(57)【要約】【課題】耐圧が高く、デバイスピッチやチップサイズが小さく、信頼性の高い半導体装置の製造方法および半導体製造装置を提供すること。【解決手段】半導体ウェハ３１の中央部３１ａにのみダイシングラインに沿って溝３２が形成される。半導体ウェハ３１のダイシング時、半導体ウェハ３１の溝３２が形成された面には、半導体ウェハ３１とダイシングテープ３４との間に溝３２による中空部３５が生じるようにダイシングテープ３４が貼り付けられる。そして、半導体ウェハ３１の溝３２がなく厚い外周部３１ｂが切断されるときには、制御部によってブレード３３の刃先がダイシングテープ３４に達するようにブレード３３の上下方向の位置が制御される。一方、半導体ウェハ３１の中央部３１ａの溝３２が形成された薄い部分が切断されるときには、制御部によってブレード３３の刃先がダイシングテープ３４に達しないようにブレード３３の上下方向の位置が制御される。【選択図】図１
2013239600.tif 000002
【特許請求の範囲】
【請求項１】
デバイス形成領域に溝が形成された半導体ウェハを切断してチップ化する半導体装置の製造方法であって、
前記半導体ウェハの前記溝が形成された面にテープを貼り付ける貼り付け工程と、
前記テープを介して前記半導体ウェハをステージに載置する載置工程と、
前記デバイス形成領域以外の領域内において、ブレードの刃先が前記テープに達した状態で前記ブレードによって前記半導体ウェハを切断する第１切断工程と、
前記デバイス形成領域において、前記ブレードの刃先が前記テープから離れた状態で前記ブレードによって前記溝に沿って前記半導体ウェハを切断する第２切断工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１切断工程後、前記第２切断工程時の前記ブレードの位置まで前記ブレードを上昇させて前記第２切断工程を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１切断工程後、前記第２切断工程時の前記ブレードの位置に達するまで、前記溝の側壁の傾斜に沿って前記ブレードを上昇させることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１切断工程において、前記半導体ウェハの溝がなく厚い外周部を完全に切断し、
前記第２切断工程において、前記半導体ウェハの中央部の前記溝が形成された薄い部分を完全に切断することを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記貼り付け工程において、前記半導体ウェハと前記テープとの間に前記溝による中空部が生じるように前記テープを貼り付けることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記貼り付け工程前に、
第１導電型の前記半導体ウェハの裏面に、前記半導体ウェハのおもて面側のｐｎ接合に達する前記溝を形成する溝形成工程と、
前記半導体ウェハの裏面に第２導電型のコレクタ領域を形成するとともに、前記溝の側壁に前記コレクタ領域から前記ｐｎ接合にまで至る第２導電型分離層を形成する層形成工程と、
前記第２導電型分離層を覆うコレクタ電極を形成する電極形成工程と、
をさらに行うことを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
【請求項７】
デバイス形成領域に溝が形成された半導体ウェハを切断してチップ化する半導体製造装置であって、
前記溝が形成された面に貼り付けられたテープを介して前記半導体ウェハを保持するステージと、
前記ステージに保持された前記半導体ウェハを前記溝に沿って切断するブレードと、
前記半導体ウェハの前記デバイス形成領域以外の領域を切断するときに、前記ブレードの刃先が前記テープに達するように前記ブレードの上下方向の位置を制御し、前記デバイス形成領域を前記溝に沿って切断するときに、前記ブレードの刃先が前記テープから離れるように前記ブレードの上下方向の位置を制御する制御手段と、
を備えることを特徴とする半導体製造装置。
【請求項８】
前記制御手段は、前記半導体ウェハの溝がなく厚い外周部から前記半導体ウェハの中央部の前記溝が形成された薄い部分へ前記ブレードを移動し、前記ブレードによって前記半導体ウェハの外周部が完全に切断された後に前記ブレードを上昇させることを特徴とする請求項７に記載の半導体製造装置。
【請求項９】
前記制御手段は、前記半導体ウェハの外周部が完全に切断された後、前記溝の側壁の傾斜に沿って前記ブレードを上昇させることを特徴とする請求項８に記載の半導体製造装置。
【請求項１０】
前記半導体ウェハと前記テープとの間に前記溝による中空部が生じるように前記テープが貼り付けられていることを特徴とする請求項７〜９のいずれか一つに記載の半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法および半導体製造装置に関する。
【背景技術】
【０００２】
逆阻止型の半導体装置においては、順阻止能力と同等の逆阻止能力が必要となる。この逆阻止能力を確保するために、逆耐圧を維持するｐｎ接合を半導体チップの裏面からおもて面まで延在させる必要がある。この裏面からおもて面に延在したｐｎ接合を形成するための拡散層が分離層である。従来、逆阻止型ＩＧＢＴの分離層を形成する方法として、塗布拡散によって分離層を形成する第１の方法がある。
【０００３】
図７−１〜図７−４は、従来の逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。図７−１〜図７−４には、従来の逆阻止型ＩＧＢＴの製造途中の状態が工程順に示されている。第１の方法では、まず、熱酸化処理を行い、ｎ-型の半導体ウェハ１のおもて面に２．５μｍ程度の厚さの酸化膜２をドーパントマスクとして形成する（図７−１）。つぎに、この酸化膜２に対してパターニング・エッチング処理を行い、分離層を形成するための１００μｍ程度の幅の開口部３を形成する（図７−２）。
【０００４】
つぎに、開口部３にボロンソース４を塗布し、拡散炉において高温で長時間の熱処理を行い、半導体ウェハ１の表面領域に数百μｍ程度の深さのｐ型拡散層を形成する（図７−３）。このｐ型拡散層が分離層５となる。その後、特に図示しないが、表面構造を形成した後、半導体ウェハ１の裏面を分離層５に達する程度まで研削して半導体ウェハ１を薄くし、この研削面６にｐコレクタ領域とコレクタ電極で構成される裏面構造を形成する。そして、分離層５の中心部に位置するダイシングラインで半導体ウェハ１を切断してＩＧＢＴチップを得る（図７−４）。図７−４において、７はｐコレクタ領域、８はｐウェル領域、９はゲート絶縁膜、１０はｐ耐圧領域、１１はダイシング面、１２はフィールド酸化膜である。エミッタ領域、ゲート電極、層間絶縁膜、エミッタ電極、フィールドプレートおよびコレクタ電極は図示省略されている。
【０００５】
逆阻止型ＩＧＢＴの分離層を形成する別の方法として、トレンチの側壁に拡散層を形成して分離層を形成する第２の方法がある。第２の方法では、まず、半導体ウェハのおもて面に数μｍの厚さの酸化膜でエッチングマスクを形成する。そして、ドライエッチング処理を行い、半導体ウェハに数百μｍ程度の深さのトレンチを形成する。つぎに、気相拡散処理を行い、トレンチの側壁に不純物を導入して、トレンチの側壁に分離層を形成する。つぎに、トレンチに補強材を充填し、ｐコレクタ領域およびコレクタ電極等の裏面構造を形成した後、ダイシングラインに沿ってダイシングして半導体ウェハからＩＧＢＴチップを得る。このようにして、逆阻止型ＩＧＢＴが完成する。この第２の方法については、例えば下記特許文献１〜３に開示されている。
【０００６】
下記特許文献１では、活性領域を囲むようにデバイスのおもて面から裏面側ｐｎ接合に達するトレンチを形成し、このトレンチの側壁に分離層となる拡散層を形成することにより、裏面側ｐｎ接合をデバイスのおもて面まで延在させることが提案されている。下記特許文献２，３では、下記特許文献１と同様にデバイスのおもて面から裏面ｐｎ接合に達するトレンチの側壁に拡散層を形成することにより逆阻止能力を確保することが提案されている。
【０００７】
また、逆阻止型ＩＧＢＴの分離層を形成する別の方法として、湿式異方性ウェットエッチングによってＶ字形状の溝を形成し、溝の側壁にｐ分離層を形成する第３の方法がある。この第３の方法については、例えば下記特許文献４〜６に開示されている。
【０００８】
下記特許文献４では、半導体チップを構成する表面構造を形成した薄い半導体ウェハの表面を両面粘着テープで支持基板に貼り付け、薄い半導体ウェハの裏面からダイシングラインとなるトレンチを湿式異方性エッチングで結晶面を出して形成し、結晶面が露出したトレンチの側面に逆耐圧を維持する分離層を裏面拡散層であるｐコレクタ領域と同時にイオン注入と低温アニールまたはレーザーアニールで形成することが提案されている。
【０００９】
下記特許文献５では、半導体チップを構成する表面構造、裏面構造を形成した薄い半導体ウェハを両面粘着テープで支持基板に貼り付け、薄い半導体ウェハにダイシングラインとなるトレンチを湿式異方性エッチングで結晶面を出して形成し、結晶面が露出したトレンチの側面に逆耐圧を維持する分離層を裏面拡散層であるｐコレクタ領域と接して表面側に延在するようにイオン注入と低温アニールまたはレーザーアニールで形成することが提案されている。
【００１０】
下記特許文献６では、ｎ半導体基板に逆台形状のダイシング刃で切削加工して第２側壁となる溝を形成する。この溝の底部をｎ半導体基板の第１主面（おもて面）に形成されるｐ拡散層と接するようにして、ｐ拡散層が切断されないようにする。そして、第２側壁にｐコレクタ層とｐ拡散層に接続するｐ分離層を形成することが提案されている。
【００１１】
また、半導体ウェハのダイシング装置として、板状物体をその厚さ方向に一定量切削するダイシング装置であって、前記板状物体を固定するステージと、このステージ上に固定される板状物体の表面の各点における高さ位置の変位状態を測定する表面変位認識手段と、この表面変位認識手段からの変位情報に基づいて前記板状物体の表面における上下動が制御されながら該板状物体の平面方向への切削を行う回転ブレード機構とを備えた装置が提案されている（例えば、下記特許文献７参照。）。
【００１２】
半導体ウェハの別のダイシング方法として、表面に複数の半導体素子となる回路パターンが形成され、裏面に粘着シートが貼着されたウェハを、ブレードでダイシングして前記半導体素子の個片とするダイシング方法において、前記ブレードが、個片となる前記半導体素子の周囲部分をダイシングするときには、前記ブレードの刃先を前記粘着シートに到達する位置まで切削し、前記ブレードが、前記半導体素子の個片とならない前記ウェハの周縁部をダイシングするときは、前記ブレードの刃先が前記ウェハの裏面まで達しないように切削する方法が提案されている（例えば、下記特許文献８参照。）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平２−０２２８６９号公報
【特許文献２】特開２００１−１８５７２７号公報
【特許文献３】特開２００２−０７６０１７号公報
【特許文献４】特開２００６−３０３４１０号公報
【特許文献５】特開２００６−１５６９２６号公報
【特許文献６】国際公開第２００９／１３９４１７号公報
【特許文献７】特開昭６４−０４０３０７号公報
【特許文献８】特開２００７−０１９４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、上述した第１の方法では、数百μｍ程度の拡散深さの分離層５を形成するには、高温で長時間（例えば１３００℃で２００時間）の拡散処理が必要となる。このため、拡散炉を構成する石英ボードや石英管（石英チューブ）や石英ノズルなどの石英治具が劣化したり、ヒーターから汚染を受けたり、失透現象によって石英治具の強度が低下するという問題点がある。また、高温で長時間（例えば１３００℃、２００時間）の拡散処理に耐え得る良質で厚い酸化膜２をドライ（乾燥酸素雰囲気）酸化法で形成するには、膜厚を２．５μｍ程度にする必要があるため、例えば１１５０℃で約２００時間の熱酸化を行う必要がある。ドライ酸化法に比べて膜質がやや劣るウェット酸化またはパイロジェニック酸化でも、約１５時間の処理が必要である。このように長時間の熱酸化処理を行う必要があるため、スループットが低下するという問題点がある。
【００１５】
また、長時間の熱酸化処理中に大量の酸素が半導体ウェハ中に導入されるため、酸素析出物が生じたり、酸化誘起積層欠陥（ＯＳＦ：Ｏｘｉｄａｔｉｏｎ  Ｉｎｄｕｃｅｄ  Ｓｔａｃｋｉｎｇ  Ｆａｕｌｔ）やスリップ転位などの結晶欠陥が導入されたり、酸素ドナーが発生したりする。それらが原因で、ｐｎ接合でのリーク電流が増大したり、半導体ウェハ上に形成された絶縁膜の耐圧や信頼性が大幅に低下するという問題点がある。通常、酸化雰囲気下で行われる拡散処理においても、同様の問題が起こる。さらに、半導体チップの裏面エッジ部において、分離層５とｐコレクタ領域７との活性領域側のなす角度が急峻であるため、電界集中による耐圧低下をもたらす虞がある。
【００１６】
また、上述した第２の方法では、高アスペクト比のトレンチをドライエッチングで形成する際に、トレンチ内にレジストや薬液の残渣などが発生することがあり、歩留まりが低下したり、信頼性が低下するという問題点がある。また、高アスペクト比のトレンチ内へ不純物を導入するにあたっては、実効ドーズ量の低下や注入均一性の低下などの理由によりイオン注入法が適当でないため、ＰＨ3（ホスフィン）やＢ2Ｈ6（ジボラン）などをガス化させたドーパント雰囲気に半導体ウェハを曝す気相拡散法が用いられる。しかし、気相拡散法は、ドーズ量の精密制御性の点でイオン注入法より劣る。また、気相拡散法では、導入できるドーパントのドーズ量が固溶限（ｓｏｌｕｂｉｌｉｔｙ  ｌｉｍｉｔ）により制限されることが多い。
【００１７】
さらに、トレンチのアスペクト比が高いと、トレンチに絶縁膜を充填させる際に、トレンチ内にボイドと呼ばれる隙間ができることがあり、信頼性が低下するという問題点がある。また、トレンチ形成時に半導体ウェハの表面が長時間プラズマ雰囲気に曝されることによるデバイス特性の劣化を避けるため、ゲート構造を形成する前にトレンチを形成する必要がある。その場合には、トレンチ形成後の種々のプロセスにおいてトレンチ内にレジストや薬液の残渣が発生するのを避けるために、トレンチを半導体膜や絶縁膜などで埋める必要がある。そのため、製造コストが上昇するという問題点がある。
【００１８】
また、上述した第３の方法では、半導体ウェハのゲート構造が形成されるおもて面からＶ字形状の溝を形成する場合、ゲート構造には所定の面積が必要であることから、Ｖ字形状の開口幅の分だけデバイスピッチが広くなる。さらに、半導体チップの裏面エッジ部において、分離層とｐコレクタ領域とが急峻な角度で接触するため、電界集中による耐圧低下をもたらす虞がある。これらの問題は、半導体ウェハの裏面からＶ字形状の溝を形成することにより回避することができる。また、半導体ウェハの裏面からＶ字形状の溝を形成することにより、第１の方法に比べて拡散処理時間を大幅に短縮することができる。
【００１９】
図４は、耐圧クラスと半導体チップの厚さとの関係の一例を示す説明図である。図４には、逆阻止型ＩＧＢＴの製品時における耐圧クラス別の半導体チップの厚さの一例を示す。図４に示すように、耐圧クラスが高いほど半導体チップの厚さは厚くなるため、半導体チップのおもて面に形成されたｐ耐圧領域の深さを一定とした場合、ｐ耐圧領域とｐコレクタ領域とを連結するためのｐ+分離層は半導体チップの厚さが増すほど厚くなる。したがって、半導体ウェハの裏面から形成したＶ字形状の溝側壁にｐ+分離層を形成する方法では、特に半導体チップの厚さが増すほど処理時間短縮の効果が大きくあらわれる。
【００２０】
しかしながら、半導体ウェハ中央部のデバイスを形成する領域（以下、デバイス形成領域とする）からデバイス形成領域を囲む半導体ウェハ外周部のデバイスを形成しない領域を横切って半導体ウェハ端部にまで抜けるように溝を形成する場合や、溝の断面形状を底面のない完全なＶ字形状とする場合など、溝の形成位置や形状により半導体ウェハの強度が低下し割れやすい状態となる虞がある。したがって、半導体ウェハの強度を確保するには、半導体ウェハ中央部のデバイス形成領域にのみ台形形状の溝を形成することが望ましい。この状態を図５に示す。図５は、半導体ウェハの裏面に溝が形成された状態を示す説明図である。図５の右側断面図には台形形状の溝２２を示し、図５の左側平面図には溝２２の形成位置を示す。最外周の溝２２に囲まれたハッチングされた部分が半導体ウェハ２１ａのデバイス形成領域である。
【００２１】
図６は、従来のダイシング時のブレードおよび半導体ウェハの位置関係を模式的に示す説明図である。図６（ａ）には図５に示す溝２２が形成された半導体ウェハ２１ａのフルカットダイシング時の状態を示し、図６（ｂ）には通常の平坦な半導体ウェハ２１ｂのフルカットダイシング時の状態を示す。フルカットダイシングとは、半導体ウェハの裏面に貼り付けたダイシングテープ２４にまで切り込むように半導体ウェハを切断することである。半導体ウェハ２１ａ，２１ｂはともに、裏面にダイシングテープ２４が貼り付けられ、ダイシングテープ２４を介してステージ２６に載置されている。
【００２２】
通常、図６（ａ）に示すように溝２２が形成された半導体ウェハ２１ａには、溝２２の側壁に沿ってダイシングテープ２４を貼り付けることができないため、半導体ウェハ２１ａとダイシングテープ２４との間に溝２２による中空部２５が生じる。溝２２はダイシングラインと一致するため、通常の平坦な半導体ウェハ２１ｂのフルカットダイシングと異なり、溝２２が形成された半導体ウェハ２１ａのフルカットダイシングではブレード２３が半導体ウェハ２１ａとダイシングテープ２４との間に生じた中空部２５を通過することとなる。
【００２３】
そこで、溝２２が形成された半導体ウェハ２１ａのダイシングについて本発明者が鋭意研究を重ねた結果、次の問題が新たに判明した。半導体ウェハ２１ａの裏面に溝２２が形成されている場合であってもフルカットダイシングは可能であるが、ダイシング後に洗浄を行っているにもかかわらず、ダイシング時の屑が溝２２付近に多量に付着していることが確認された。この理由は、ダイシング時に切削箇所に供給され切削屑を外部へ排出する水の循環が中空部２５内で滞り、かつダイシング後の洗浄時においても洗浄水が中空部２５内を十分に循環しないからであると推測される。また、溝２２付近の付着物の成分として、シリコン（Ｓｉ）成分および炭素（Ｃ）を主成分とする有機成分が検出された。このため、溝２２付近の主な付着物は、半導体ウェハ自体の切削屑と、フルカットダイシング時にブレード２３によって削り取られたダイシングテープ２４の屑とであると推測される。
【００２４】
そこで、ダイシングテープ２４にまでブレード２３を切り込ませないように、半導体ウェハ２１ａの中央部の溝２２が形成された薄い部分のみを切断するハーフダイシング（不図示）を行ったところ、溝２２付近の切削屑が低減されることが確認された。モジュール等の組立工程ではチップ裏面全体がはんだ付けされるため、はんだとの接合面であるチップ裏面に存在する裏面電極以外の異物は信頼性が悪化する原因となる虞がある。したがって、半導体チップ裏面を極力付着物のない綺麗な状態で保つことが好ましく、この点でハーフカットダイシングによる溝２２付近の付着物低減は有効である。しかしながら、図５に示すように溝２２は半導体ウェハ２１ａ中央部のデバイス形成領域にのみ形成されるため、ハーフカットダイシングでは、溝２２が形成されていない半導体ウェハ２１ａの外周部が完全に切断されない。このため、ダイシングテープ２４から半導体チップを剥離する際にチップどうしが干渉することを回避するめに、ダイシングテープ２４を引き伸ばしてチップどうしの間隔を広げるウェハエキスパンド処理を行うことができず、半導体チップの剥離作業が困難であるという問題点がある。
【００２５】
この発明は、上述した従来技術による問題点を解消するため、高い信頼性を有する半導体装置を製造することができる半導体装置の製造方法および半導体製造装置を提供することを目的とする。また、この発明は、デバイスピッチやチップサイズの小さい半導体装置を製造することができる半導体装置の製造方法および半導体製造装置を提供することを目的とする。さらに、この発明は、高い耐圧を有する半導体装置を製造することができる半導体装置の製造方法および半導体製造装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、デバイス形成領域に溝が形成された半導体ウェハを切断してチップ化する半導体装置の製造方法であって、前記半導体ウェハの前記溝が形成された面にテープを貼り付ける貼り付け工程と、前記テープを介して前記半導体ウェハをステージに載置する載置工程と、前記デバイス形成領域以外の領域において、ブレードの刃先が前記テープに達した状態で前記ブレードによって前記半導体ウェハを切断する第１切断工程と、前記デバイス形成領域において、前記ブレードの刃先が前記テープから離れた状態で前記ブレードによって前記溝に沿って前記半導体ウェハを切断する第２切断工程と、を含むことを特徴とする。
【００２７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１切断工程後、前記第２切断工程時の前記ブレードの位置まで前記ブレードを上昇させて前記第２切断工程を行うことを特徴とする。
【００２８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１切断工程後、前記第２切断工程時の前記ブレードの位置に達するまで、前記溝の側壁の傾斜に沿って前記ブレードを上昇させることを特徴とする。
【００２９】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１切断工程において、前記半導体ウェハの溝がなく厚い外周部を完全に切断し、前記第２切断工程において、前記半導体ウェハの中央部の前記溝が形成された薄い部分を完全に切断することを特徴とする。
【００３０】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記貼り付け工程において、前記半導体ウェハと前記テープとの間に前記溝による中空部が生じるように前記テープを貼り付けることを特徴とする。
【００３１】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記貼り付け工程前に、第１導電型の前記半導体ウェハの裏面に、前記半導体ウェハのおもて面側のｐｎ接合に達する前記溝を形成する溝形成工程と、前記半導体ウェハの裏面に第２導電型のコレクタ領域を形成するとともに、前記溝の側壁に前記コレクタ領域から前記ｐｎ接合にまで至る第２導電型分離層を形成する層形成工程と、前記第２導電型分離層を覆うコレクタ電極を形成する電極形成工程と、をさらに行うことを特徴とする。
【００３２】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体製造装置は、デバイス形成領域に溝が形成された半導体ウェハを切断してチップ化する半導体製造装置であって、前記溝が形成された面に貼り付けられたテープを介して前記半導体ウェハを保持するステージと、前記ステージに保持された前記半導体ウェハを前記溝に沿って切断するブレードと、前記半導体ウェハの前記デバイス形成領域以外の領域を切断するときに、前記ブレードの刃先が前記テープに達するように前記ブレードの上下方向の位置を制御し、前記デバイス形成領域を前記溝に沿って切断するときに、前記ブレードの刃先が前記テープから離れるように前記ブレードの上下方向の位置を制御する制御手段と、を備えることを特徴とする。
【００３３】
また、この発明にかかる半導体製造装置は、上述した発明において、前記制御手段は、前記半導体ウェハの溝がなく厚い外周部から前記半導体ウェハの中央部の前記溝が形成された薄い部分へ前記ブレードを移動し、前記ブレードによって前記半導体ウェハの外周部が完全に切断された後に前記ブレードを上昇させることを特徴とする。
【００３４】
また、この発明にかかる半導体製造装置は、上述した発明において、前記制御手段は、前記半導体ウェハの外周部が完全に切断された後、前記溝の側壁の傾斜に沿って前記ブレードを上昇させることを特徴とする。
【００３５】
また、この発明にかかる半導体製造装置は、上述した発明において、前記半導体ウェハと前記テープとの間に前記溝による中空部が生じるように前記テープが貼り付けられていることを特徴とする。
【００３６】
上述した発明によれば、半導体ウェハの溝が形成されていない外周部ではフルカットダイシングを行い、半導体ウェハの溝が形成された中央部ではハーフカットダイシングを行うことにより、デバイス形成領域である半導体ウェハの中央部のダイシング時にブレードによってダイシングテープが削り取られることがない。このため、ダイシング後に半導体ウェハの溝付近に残るシリコンの研削屑やダイシングテープの屑を低減することができる。
【００３７】
上述した発明によれば、半導体ウェハの裏面からおもて面のｐｎ接合に達するようにＶ字形状の溝を形成し、その溝の側壁に第２導電型分離層を形成することにより、第２導電型分離層を形成するための長時間の拡散処理を行ったり、高アスペクト比のトレンチを形成する必要がない。また、実施の形態によれば、半導体ウェハの裏面からＶ字形状の溝を形成し、その溝の側壁に第２導電型分離層を形成することにより、ドーパントの横方向の拡散を低減することができるため、デバイスピッチやチップサイズを小さくすることができる。また、実施の形態によれば、半導体ウェハの裏面からＶ字形状の溝を形成することにより、半導体チップの裏面エッジ部において第２導電型分離層とコレクタ領域との活性領域側のなす角度が急峻にならないため、電界集中による耐圧低下を回避することができる。
【発明の効果】
【００３８】
本発明にかかる半導体装置の製造方法および半導体製造装置によれば、高い信頼性を有する半導体装置を低コストで製造することができるという効果を奏する。また、本発明にかかる半導体装置の製造方法および半導体製造装置によれば、デバイスピッチやチップサイズを小さくすることができるという効果を奏する。さらに、本発明にかかる半導体装置の製造方法および半導体製造装置によれば、高い耐圧を有する半導体装置を製造することができるという効果を奏する。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態にかかる半導体装置の製造方法を説明する断面図である。
【図２】図１の切断線Ａ−Ａ’におけるダイシング時の半導体ウェハの位置関係を模式的に示す説明図である。
【図３】本発明の実施の形態にかかる半導体装置の製造方法を適用して製造することができる半導体装置の一例である。
【図４】耐圧クラスと半導体チップの厚さとの関係の一例を示す説明図である。
【図５】半導体ウェハの裏面に溝が形成された状態を示す説明図である。
【図６】従来のダイシング時のブレードおよび半導体ウェハの位置関係を模式的に示す説明図である。
【図７−１】従来の逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。
【図７−２】従来の逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。
【図７−３】従来の逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。
【図７−４】従来の逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。
【発明を実施するための形態】
【００４０】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法および半導体製造装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００４１】
（実施の形態）
図１は、本発明の実施の形態にかかる半導体装置の製造方法を説明する断面図である。図２は、図１の線Ａ−Ａ’におけるダイシング時の半導体ウェハ断面の位置関係を模式的に示す説明図である。まず、本発明の実施の形態にかかる半導体装置の製造方法を適用してダイシングする半導体ウェハ３１について説明する。図１，２に示すように、半導体ウェハ３１には、中央部３１ａのデバイスを形成する領域（デバイス形成領域）に、一方の主面から他方の主面に達しないように溝３２が設けられている。この溝３２により、半導体ウェハ３１の中央部３１ａは部分的に薄くなっている。デバイス形成領域とは、溝３２のうち、最外周の溝３２で囲まれた太枠で示す部分であり、歩留まりよく半導体装置を形成するために有効な領域である。
【００４２】
溝３２は、半導体ウェハ３１端部に達しないように設けられている。すなわち、デバイス形成領域を囲む半導体ウェハ３１の外周部３１ｂには溝３２は設けられていない。このため、半導体ウェハ３１の外周部３１ｂは、半導体ウェハ３１の中央部３１ａの溝３２が設けられた部分よりも厚い状態となっている。また、溝３２は、例えばダイシングラインに沿って格子状に設けられている。図１には、Ｘ方向の溝３２を切断する線（矢印４１）における断面構造を示す。
【００４３】
溝３２によって複数に分割されたデバイス形成領域内の各領域は、ダイシング後に半導体チップとなる領域である。図示省略するが、半導体チップとなる領域をＸ方向に平行な線で切断した断面構造は、Ｙ方向の溝３２の最深部に対して、各半導体チップとなる領域がそれぞれ凸状に突出した構成となっている。半導体チップとなる領域をＹ方向に平行な線で切断した場合の断面構造も同様である。また、溝３２は、例えば略矩形状やＶ字形状、図２に示すような台形形状であってもよい。図２には、Ｘ方向の矢印４１に直交し、凸状の半導体チップとなる領域を横切る線Ａ−Ａ’における断面構造を示す。半導体チップとなる領域に形成されるデバイス構造については後述する。
【００４４】
溝３２の側壁は、半導体ウェハ３１の主面に略垂直であってもよいし、半導体ウェハ３１の主面に対して傾斜を有していてもよい。溝３２の側壁を半導体ウェハ３１の主面に対して略垂直とする場合、溝３２は例えば異方性ウェットエッチングによって形成される。溝３２の側壁を半導体ウェハ３１の主面に対して傾斜を有する状態とする場合、例えば等方性ウェットエッチングによって、開口幅が底面側（おもて面側）よりも開口部側（裏面側）で広い溝３２が形成される。図１，２には、溝３２の側壁が、半導体ウェハ３１の主面に対して傾斜を有する状態を示す。
【００４５】
つぎに、本発明の実施の形態にかかる半導体製造装置について説明する。本発明の実施の形態にかかる半導体製造装置は、半導体ウェハ３１を保持するステージ３６、半導体ウェハ３１をダイシングするブレード３３、ブレード３３（またはステージ３６）の位置を制御する制御部（不図示）、制御部が参照する情報を記憶する記憶部（不図示）で構成される。ステージ３６には、ダイシングテープ３４を介して半導体ウェハ３１が載置される。半導体ウェハ３１の溝３２が形成された面には、半導体ウェハ３１とダイシングテープ３４との間に溝３２による中空部３５が生じるようにダイシングテープ３４が貼り付けられる。
【００４６】
ブレード３３（またはステージ３６）は、半導体ウェハ３１の主面に平行で互いに直行する２方向（Ｘ方向およびＹ方向）、および半導体ウェハ３１の主面に直交する方向（Ｚ方向）に移動可能に支持されている。半導体ウェハ３１のダイシング時、制御部によってブレード３３（またはステージ３６）の横方向（ＸＹ方向）および上下方向（Ｚ方向）の位置が制御され、半導体ウェハ３１はダイシングラインに沿って１本ずつ切断される（図１中、粗い矢印４１はＸ方向に平行な１本のダイシングラインに沿って半導体ウェハ３１が切断される方向を示す）。
【００４７】
ダイシングライン上における半導体ウェハ３１の端部から溝３２の端部までのＸ方向の距離（Ｙ方向に平行なダイシングラインに沿って半導体ウェハ３１が切断される場合はＹ方向の距離）は、ダイシングラインごとに異なる。このような溝３２に関する情報は、例えば記憶部に記憶されている。溝３２に関する情報とは、例えば半導体ウェハ３１の中心を基準とする溝３２の両端部のＸＹ座標や、ダイシングライン上における半導体ウェハ３１の端部から溝３２の端部までのＸ方向（Ｙ方向）の距離、溝３２の側壁の傾斜角度などである。
【００４８】
溝３２に関する情報は、例えば記憶部に予め記憶される。制御部は、記憶部に記憶された溝３２に関する情報に基づいて、ブレード３３のＸＹ方向および上下方向の位置を制御する。具体的には、制御部は、Ｘ方向に平行に伸び、かつＹ方向にストライブ状に並ぶ複数のダイシングライン（またはＹ方向に平行に伸び、かつＸ方向にストライブ状に並ぶ複数のダイシングライン）が１本切断されるごとに、切断済みのダイシングラインに平行な他のダイシングラインを切断させるためにブレード３３をＹ方向（またはＸ方向）に移動させる。
【００４９】
また、制御部は、ブレード３３によってデバイス形成領域以外の領域、すなわち半導体ウェハ３１の外周部３１ｂでは、ブレード３３の刃先がダイシングテープ３４に達するようにブレード３３のＺ方向の位置を制御する。制御部は、ブレード３３によってデバイス形成領域、すなわち半導体ウェハ３１の中央部３１ａでは、図２に示すようにブレード３３の刃先がダイシングテープ３４に達しないようにブレード３３のＺ方向の位置を制御する。すなわち、制御部は、ブレード３３のＺ方向の位置を半導体ウェハ３１の厚さに応じて制御する。図１には、矢印４１で示すように半導体ウェハ３１を切断するときのブレード３３の刃先の最下端の軌跡を細かい点線の矢印４２で示す。
【００５０】
制御部によるブレード３３のＺ方向の位置の制御方法についてより具体的に説明する。まず、制御部は、ブレード３３によって半導体ウェハ３１の一方の外周部３１ｂ（矢印４２の始点側）が切断される前に、ブレード３３の刃先の最下端がダイシングテープ３４に達するようにブレード３３のＺ方向の位置を決定する。そして、制御部は、半導体ウェハ３１の一方の外周部３１ｂが切断されている間、ブレード３３のＺ方向の位置を維持する。すなわち、半導体ウェハ３１の外周部３１ｂの切断は、フルカットダイシングとなる。
【００５１】
つぎに、制御部は、半導体ウェハ３１の一方の外周部３１ｂが完全に切断された後、ブレード３３を略垂直に上昇させる。このとき、制御部は、半導体ウェハ３１の中央部３１ａの溝３２により薄い部分が完全に切断され、かつブレード３３の刃先の最下端がダイシングテープ３４に達しないようにブレード３３のＺ方向の位置を決定する。そして、制御部は、半導体ウェハ３１の中央部３１ａを切断するブレード３３の刃先の進行方向側が半導体ウェハ３１の他方の外周部３１ｂ（矢印４２の終点側）に達するまで、ブレード３３のＺ方向の位置を維持する。すなわち、半導体ウェハ３１の中央部３１ａの切断は、ハーフカットダイシングとなる。
【００５２】
その後、制御部は、ブレード３３の刃先の進行方向側が半導体ウェハ３１の他方の外周部３１ｂに達した時点で、ブレード３３の刃先の最下端がダイシングテープ３４に達するようにブレード３３を略垂直に下降させる。そして、制御部は、半導体ウェハ３１の他方の外周部３１ｂが完全に切断されるまで、ブレード３３のＺ方向の位置を維持する。これにより、１本のダイシングラインで半導体ウェハ３１の切断が終了する。このような制御部によるブレード３３の制御は、ダイシングラインごとに行われる。
【００５３】
ブレード３３は、円盤状であり、所定の直径を有する。このため、半導体ウェハ３１の外周部３１ｂが完全に切断された段階で、ブレード３３の刃先は最も外側のデバイス形成領域にまで達しており、最も外側のデバイス形成領域の一部はフルカットダイシングで切断される。しかし、切断後の半導体チップのチッピング状態は、フルカットダイシング時およびハーフカットダイシング時ともに製品として使用可能な状態であることが本発明の発明者によって確認されている。したがって、好適なブレード３３の高さよりも数十μｍ程度低い位置にブレード３３が位置した状態でデバイス形成領域の一部がフルカットダイシングされたとしても、半導体チップのチッピング状態に大きな影響は及ばないと推測される。
【００５４】
制御部は、ブレード３３によって半導体ウェハ３１の一方（他方）の外周部３１ｂのダイシングテープ３４に接している部分が完全に切断された後、段階的にまたは連続的にブレード３３を上昇（下降）させてもよい。段階的にブレード３３のＺ方向の位置を変えた場合、ブレード３３の刃先の下端部の軌跡は段差状となる。連続的にブレード３３のＺ方向の位置を変えた場合、ブレード３３の刃先の下端部の軌跡は半導体ウェハ３１の主面に対して傾斜した状態となる。このように段階的にまたは連続的にブレード３３を上昇（下降）させることにより、半導体ウェハ３１を切断しながらブレード３３のＺ方向の位置を変えることができる。
【００５５】
また、例えば溝３２の側壁が半導体ウェハ３１の主面に対して傾斜している場合に、溝３２に沿って段階的にまたは連続的にブレード３３を上昇（下降）させることにより、溝３２側壁の傾斜に沿って段階的にまたは連続的にブレード３３のＺ方向の位置を変えることができる。したがって、半導体ウェハ３１の中央部３１ａの溝３２により最も薄くなっている部分にブレード３３が達する前に、ダイシングテープ３４を削り取ることなくブレード３３を上昇（下降）させることができ、かつ半導体ウェハ３１の外周部３１ｂのうち、中央部３１ａに向かって徐々に厚さが薄くなる溝３２側壁の傾斜部分３１ｃを完全に切断することができる。
【００５６】
また、ブレード３３のＺ方向位置の制御に代えて、ステージ３６のＺ方向位置を制御してもよい。この場合、制御部は、ブレード３３に対する制御と同様にブレード３３と半導体ウェハ３１との位置が保たれるように、ステージ３６のＺ方向の位置を制御する。
【００５７】
つぎに、本発明の実施の形態にかかる半導体装置の製造方法を適用して製造することができる半導体装置の一例について説明する。図３は、本発明の実施の形態にかかる半導体装置の製造方法を適用して製造することができる半導体装置の一例である。図３において、図１と同様の構成は同じ符号で示す。図３に示すように、ｎ-ドリフト領域となる半導体ウェハ３１のおもて面には、オン時に電流が流れる活性領域において、エミッタ領域、ゲート電極などのＭＯＳ（金属−酸化膜−半導体からなる絶縁ゲート）構造（不図示）、エミッタ電極（不図示）、ｐウェル領域５１およびゲート絶縁膜５２が設けられている。
【００５８】
また、半導体ウェハ３１のおもて面には、活性領域を囲むように、耐圧を保持するためのｐ+耐圧領域５３、フィールド酸化膜５４およびフィールドプレート（不図示）が設けられている。半導体ウェハ３１の裏面には、溝３２が設けられている。半導体ウェハ３１の裏面全体には、ｐ+コレクタ領域５５が設けられている。溝３２の側壁には、ｐ+耐圧領域５３とｐ+コレクタ領域５５とを連結するｐ+分離層５６が設けられている。コレクタ電極（不図示）は、ｐ+コレクタ領域５５およびｐ+分離層５６を覆う。半導体ウェハ３１は、ダイシング領域に形成された溝３２に沿ってダイシングされ、逆阻止型ＩＧＢＴチップとなる。
【００５９】
つぎに、本発明の実施の形態にかかる半導体装置の製造方法について、制御部によってブレード３３を制御する場合を例に説明する。まず、図３に示すように、周知の方法により、ｎ-ドリフト領域となるｎ型の半導体ウェハ３１のおもて面にｐウェル領域５１、ゲート絶縁膜５２、ｐ+耐圧領域５３およびフィールド酸化膜５４を含むおもて面構造を形成する。ｐ+耐圧領域５３は、後のダイシング工程において切断される領域（ダイシング領域）を含むように形成される。
【００６０】
また、周知の方法により、半導体ウェハ３１の裏面に、ｎ-ドリフト領域を貫通しｐ+耐圧領域５３に達する溝３２を形成する。そして、周知の方法により、半導体ウェハ３１の裏面にｐ+コレクタ領域５５を含む裏面構造、および溝３２の側壁にｐ+分離層５６を形成する。ｐ+コレクタ領域５５およびｐ+分離層５６は同時に形成されてもよい。ここまでの段階で、ウェハプロセスが終了する。したがって、図示省略するが、エミッタ領域、ゲート電極、層間絶縁膜、エミッタ電極、フィールドプレートおよびコレクタ電極なども形成されている。
【００６１】
つぎに、図１に示すように、半導体ウェハ３１の溝３２が形成された裏面に、溝３２による中空部３５が生じるようにダイシングテープ３４を貼り付ける。図１では、線４１による断面、すなわち溝３２の断面を示しているので、中空部３５がＸ方向に連続している。図２に示すように、半導体チップとなる領域（前記の凸状部）は、ダイシングテープに貼り付けられている。ダイシングテープ３４は、ＵＶ光の照射による硬化によって剥離可能なＵＶ硬化タイプのものであってもよいし、そうでなくてもよい。ダイシングテープ３４は、半導体ウェハ３１の径よりも大きい内径を有するフレーム（不図示）に固定されている。つぎに、半導体ウェハ３１のダイシングテープ３４側を下（ステージ３６側）にしてステージ３６に載置する。
【００６２】
つぎに、制御部は、記憶部に記憶されたブレード３３の位置情報を読み出し、この位置情報に基づいてブレード３３のＸＹ方向の位置およびＺ方向の位置を制御する。これにより、半導体ウェハ３１の外周部３１ｂは、ブレード３３の刃先がダイシングテープ３４に達するようにフルカットダイシングされる。一方、半導体ウェハ３１の中央部３１ａは、ブレード３３の刃先がダイシングテープ３４に達しないようにハーフカットダイシングされる。
【００６３】
具体的には、制御部によってブレード３３が制御される場合、ブレード３３は次のように移動され半導体ウェハ３１を切断する。まず、ブレード３３の進行方向側の刃先が半導体ウェハ３１の一方の端部側となるように、かつ、ブレード３３の刃先が所定のダイシングラインと平行になるようにブレード３３のＸＹ方向の位置が決定される。つぎに、ブレード３３の刃先の最下端がダイシングテープ３４に達するようにブレード３３のＺ方向の位置が決定される。このとき、ブレード３３によって切り込まれるダイシングテープ３４の深さは、半導体ウェハ３１の直径や厚さに応じて種々変更可能である。
【００６４】
つぎに、ブレード３３を所定のダイシングラインに沿って移動させることにより、半導体ウェハ３１の一方の端部から半導体ウェハ３１の一方の外周部３１ｂが完全に切断（フルカットダイシング）される。つぎに、半導体ウェハ３１の中央部３１ａの溝３２が形成された薄い部分のみを完全に切断することができる位置までブレード３３を上昇させる。すなわち、ブレード３３の刃先の最下端がダイシングテープ３４から離れるように、かつ溝３２による中空部３５内に露出するように、ブレード３３のＺ方向の位置を決定する。このとき、ブレード３３を略垂直に上昇させてもよいし、半導体ウェハ３１をダイシングしながら段階的にまたは連続的に上昇させてもよい。
【００６５】
つぎに、ブレード３３を所定のダイシングラインに沿って移動させることにより、半導体ウェハ３１の中央部３１ａが完全に切断（ハーフカットダイシング）される。つぎに、ブレード３３の進行方向側の刃先が半導体ウェハ３１の他方の外周部３１ｂに達した時点で、ブレード３３の刃先の最下端がダイシングテープ３４に達する位置までブレード３３を下降させる。このとき、ブレード３３を略垂直に下降させてもよいし、半導体ウェハ３１をダイシングしながら段階的にまたは連続的に下降させてもよい。
【００６６】
つぎに、ブレード３３を所定のダイシングラインに沿って移動させることにより、半導体ウェハ３１の他方の外周部３１ｂが半導体ウェハ３１の他方の端部まで完全に切断（フルカットダイシング）される。これにより、所定の１本のダイシングラインに沿って半導体ウェハ３１が切断される。このようなブレード３３の制御をＸ方向に平行なダイシングラインに沿って１本ずつ繰り返し行った後、さらに、Ｙ方向に平行なダイシングラインに沿って１本ずつ繰り返し行うことにより、半導体ウェハ３１のデバイス形成領域が個々のチップに切断される。これによって、例えば図３に示すような逆阻止型ＩＧＢＴ等の半導体チップが得られる。
【００６７】
以上説明したように、実施の形態によれば、半導体ウェハの溝が形成されていない外周部ではフルカットダイシングを行い、半導体ウェハの溝が形成された中央部ではハーフカットダイシングを行うことにより、デバイス形成領域である半導体ウェハの中央部のダイシング時にブレードによってダイシングテープが削り取られることがない。このため、ダイシング後に半導体ウェハの溝付近に残るシリコンの研削屑やダイシングテープの屑を低減することができる。したがって、高い信頼性を有する半導体装置を製造することができる。
【００６８】
また、実施の形態によれば、半導体ウェハの裏面からｐ+耐圧領域に達するようにＶ字形状（または台形形状）の溝を形成し、その溝の側壁にｐ+分離層を形成することにより、ｐ+分離層を形成するための長時間の拡散処理を行ったり、高アスペクト比のトレンチを形成する必要がない。したがって、高い信頼性を有する半導体装置を低コストで製造することができる。また、半導体ウェハの溝が形成された面に溝による中空部が生じるようにダイシングテープを貼り付けているため、中央部が部分的に薄い半導体ウェハであっても、ダイシングテープを貼り付けるための特殊な方法を必要としない。
【００６９】
また、実施の形態によれば、半導体ウェハの裏面からＶ字形状の溝を形成することにより、デバイスピッチを狭くすることができる。さらに、溝の側壁にｐ+分離層を形成する際に、ドーパントの横方向の拡散を低減することができるため、デバイスピッチやチップサイズを小さくすることができる。また、実施の形態によれば、半導体ウェハの裏面からＶ字形状の溝を形成することにより、半導体チップの裏面エッジ部においてｐ+分離層とｐ+コレクタ領域との活性領域側のなす角度が急峻にならないため、電界集中による耐圧低下を回避することができる。したがって、高い耐圧を有する半導体装置を製造することができる。
【００７０】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した溝の断面形状は一例であり、本発明はその形状に限定されるものではない。また、実施の形態では第１導電型をｐ型としたが、本発明は第１導電型をｎ型としても同様に成り立つ。また、本発明は、逆阻止型ＩＧＢＴに限らず、その他の逆阻止型デバイスや双方向型デバイス、または分離層形成を伴うＭＯＳＦＥＴやバイポーラトランジスタもしくはＭＯＳサイリスタなどの半導体デバイスにも適用でき、それらに適用した場合にも有効である。
【００７１】
なお、本実施の形態で説明した制御部によるブレード（またはステージ）の制御は、予め用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。
【産業上の利用可能性】
【００７２】
以上のように、本発明にかかる半導体装置の製造方法および半導体製造装置は、電力変換装置などに使用されるパワー半導体装置に有用であり、特に、双方向型デバイスまたは逆阻止型デバイスに適している。
【符号の説明】
【００７３】
３１  半導体ウェハ
３１ａ  半導体ウェハの中央部
３１ｂ  半導体ウェハの外周部
３１ｃ  溝側壁の傾斜部分
３２  溝
３３  ブレード
３４  ダイシングテープ
３５  中空部
【図１】
2013239600.tif 000003
【図２】
2013239600.tif 000004
【図３】
2013239600.tif 000005
【図４】
2013239600.tif 000006
【図５】
2013239600.tif 000007
【図６】
2013239600.tif 000008
【図７−１】
2013239600.tif 000009
【図７−２】
2013239600.tif 000010
【図７−３】
2013239600.tif 000011
【図７−４】
2013239600.tif 000012