(57)【要約】【課題】過電流等の異常から素子、装置等の保護をすることができ、かつ、異常要因が解消した場合に速やかに復帰できる保護回路を提供する。【解決手段】直流電源（＋Ｂ）から負荷４００へ供給される電流を制御する電流制御部１００と、負荷４００に直列に接続された検出抵抗２１０に流れる過電流又は過熱の異常を検知して異常検知信号Ｖａを出力する異常検知部２００と、異常検知信号Ｖａに基づいて、異常が解消した後の復帰タイミングを制御する復帰制御部３００と、を有して保護回路を構成する。復帰信号Ｖｆを異常解消から所定時間ｔｄだけ遅延した信号とすることにより、電流制御部１００の動作復帰を異常解消から所定時間ｔｄだけ遅延させ、復帰タイミングによって非常に早いオンオフ動作を繰り返すことを抑制する。【選択図】図１
2013165603.tif 000002
【特許請求の範囲】
【請求項１】
直流電源から負荷へ供給される電流を制御する電流制御部と、
前記負荷に直列に接続された検出抵抗に流れる過電流又は過熱の異常を検知して異常検知信号を出力する異常検知部と、
前記異常検知信号に基づいて、前記異常が解消した後の復帰タイミングを制御する復帰制御部と、を有し、
前記電流制御部は、前記復帰制御部から出力される制御信号に基づいて、オンオフ制御されることを特徴とする保護回路。
【請求項２】
前記復帰制御部は、前記異常が解消する時点において、前記復帰信号を所定時間だけ遅延させて出力する遅延制御部を有することを特徴とする請求項１に記載の保護回路。
【請求項３】
前記遅延制御部は、前記遅延の遅延時間をクロック信号に基づいて生成することを特徴とする請求項１又は２に記載の保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護回路に関し、特に、過電流又は過熱から装置を保護する保護回路に関する。
【背景技術】
【０００２】
従来の技術として、過電流から装置を保護する過電流保護回路がある。例えば、電流検出抵抗に所定電流以上の電流が流れた場合に、ベース電圧を低下させてコレクタ電流を減少させて電流を制限する。しかし、過電流が解消した場合に、電源を再投入する必要があるため、自動復帰型の過電流保護回路が提案されている。
【０００３】
自動復帰型の過電流保護回路として、電流検出抵抗に所定電流以上の電流が流れた場合に、ベース電圧を低下させてコレクタ電流を減少させて電流を制限すると共に、監視電流を電流検出抵抗に供給し、この電流検出抵抗に発生する電圧が閾値電圧を超えるとトランジスタを再びオン状態として自動復帰させるものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２２４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の自動復帰型の保護回路は、過電流等の異常要因が解消した場合に、復帰タイミングによっては非常に早いオンオフ動作を繰り返す場合がある。これにより、素子、回路、あるいは装置の保護が十分に行なわれないという問題があった。
【０００６】
従って、本発明の目的は、過電流等の異常から素子、装置等の保護をすることができ、かつ、異常要因が解消した場合に速やかに復帰できる保護回路を提供することにある。
【課題を解決するための手段】
【０００７】
[１]本発明は、上記の目的を達成するために、直流電源から負荷へ供給される電流を制御する電流制御部と、前記負荷に直列に接続された検出抵抗に流れる過電流又は過熱の異常を検知して異常検知信号を出力する異常検知部と、前記異常検知信号に基づいて、前記異常が解消した後の復帰タイミングを制御する復帰制御部と、を有し、前記電流制御部は、前記復帰制御部から出力される制御信号に基づいて、オンオフ制御されることを特徴とする保護回路を提供する。
【０００８】
[２]前記復帰制御部は、前記異常が解消する時点において、前記復帰信号を所定時間だけ遅延させて出力する遅延制御部を有することを特徴とする上記[１]に記載の保護回路であってもよい。
【０００９】
[３]また、前記遅延制御部は、前記遅延の遅延時間をクロック信号に基づいて生成することを特徴とする上記[１]又は[２]に記載の保護回路であってもよい。
【発明の効果】
【００１０】
本発明によれば、過電流等の異常から素子、装置等の保護をすることができ、かつ、異常要因が解消した場合に速やかに復帰できる保護回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施の形態に係る保護回路の構成を示す構成図である。
【図２】図２は、遅延制御部における動作フローを示すフローチャートである。
【図３】図３（ａ）〜（ｆ）は、本発明の実施の形態に係る保護回路の動作を時間軸ｔに沿って示す示す動作図である。図３（ａ）は、入力信号Ｖｉｎ、図３（ｂ）は、素子あるいは装置の検出温度Ｔ、図３（ｃ）は、負荷４００に直列に接続された検出抵抗２１０の両端の検出電圧ΔＶ、図３（ｄ）は、異常検知信号Ｖａ、図３（ｅ）は、復帰信号Ｖｆ、図３（ｆ）は、制御信号Ｖｃ（パワーMOSFET１１０のＴｒ出力）を示す。
【発明を実施するための形態】
【００１２】
[本発明の実施の形態]
（保護回路１の構成）
図１は、本発明の実施の形態に係る保護回路の構成を示す構成図である。以下、図１に基づいて、保護回路１の構成を説明する。
【００１３】
本実施の形態に係る保護回路１は、直流電源（＋Ｂ）から負荷４００へ供給される電流を制御する電流制御部１００と、負荷４００に直列に接続された検出抵抗２１０に流れる過電流又は過熱の異常を検知して異常検知信号Ｖａを出力する異常検知部２００と、異常検知信号Ｖａに基づいて、異常が解消した後の復帰タイミングを制御する復帰制御部３００と、を有する。上記の前記電流制御部１００は、復帰制御部３００から出力される制御信号Ｖｃに基づいて、オンオフ制御される構成とされている。
【００１４】
電流制御部１００は、本実施の形態では、パワーMOSFET（MetalOxideSemiconductor FET）１１０を使用する。ソースが直流電源（＋Ｂ）、ドレインが検出抵抗２１０、ゲートが復帰制御部３００の出力部に接続されている。パワーMOSFET１１０は、例えば、４ｖタイプと呼ばれるロジック駆動用デバイスで、５ｖロジックで容易に駆動できるものを使用することができる。なお、電流制御部１００は、トランジスタ等の他のスイッチング素子を使用することもできる。
【００１５】
パワーMOSFET１１０のソースには、検出抵抗２１０を介して負荷４００が直列に接続され、その一端はグランドＧＮＤに接続されている。
【００１６】
異常検知部２００は、負荷４００に直列に接続された検出抵抗２１０の両端の電圧ΔＶが所定の電圧（閾値電圧Ｖｔｈ）以上となったか、又は、温度センサ２３０の検出温度Ｔが所定の温度（閾値温度Ｔｔｈ）以上となった場合に、異常検知信号Ｖａを出力する。なお、本実施の形態では、異常検知信号Ｖａは、異常検知のときにＨレベルとし、異常を検知しない場合や異常が解消した場合はＬレベルとする。
【００１７】
コンパレータ２２０は、入力が検出抵抗２１０の両端に接続され、出力Ｖｖは、ＯＲ回路に接続されている。検出抵抗２１０の両端の電圧ΔＶが閾値電圧Ｖｔｈ以上の場合は、コンパレータ出力ＶｖはＨレベルとなる。
【００１８】
コンパレータ２４０は、入力が温度センサ２３０に接続され、出力Ｖｔは、ＯＲ回路に接続されている。検出温度Ｔが閾値温度Ｔｔｈ以上の場合は、コンパレータ出力ＶｔはＨレベルとなる。
【００１９】
ＯＲ回路２５０の入力端子には、コンパレータ２２０及びコンパレータ２４０の出力が接続され、出力Ｖｖと出力Ｖｔの論理演算（ＯＲ）である異常検知信号Ｖａする。異常検知信号Ｖａは、検出抵抗２１０の両端の電圧ΔＶが所定の電圧（閾値電圧Ｖｔｈ）以上、又は、温度センサ２３０の検出温度Ｔが所定の温度（閾値温度Ｔｔｈ）以上となった場合に、Ｈレベルとなる。
【００２０】
復帰制御部３００は、入力信号Ｖｉｎと遅延制御部３１０から出力される復帰信号Ｖｆに基づいて制御信号Ｖｃを出力し、この制御信号Ｖｃによりゲート電圧を制御することによりパワーMOSFET１１０をオンオフ制御する。
【００２１】
ＡＮＤ回路３２０は、入力端子に、それぞれ入力信号３３０と遅延制御部３１０が接続され、入力信号Ｖｉｎと遅延制御部３１０から出力される復帰信号Ｖｆの論理演算（ＡＮＤ）である制御信号Ｖｃを出力する。なお、復帰信号Ｖｆが入力される入力端子は、負論理で動作する。
【００２２】
遅延制御部３１０は、異常検知部２００からの異常検知信号Ｖａと、クロック３４０からのクロック信号に基づいて、復帰信号Ｖｆを出力する。遅延制御部３１０は、例えば、記憶されたプログラムに従って、取得したデータに演算、加工等を行うＣＰＵ（Central Processing Unit）、プログラムや予め設定された値が記憶されたＲＯＭ（Read Only Memory）、及び、演算等で発生したデータを一時的に格納するＲＡＭ（Random Access Memory）等を含んで概略構成されている。
【００２３】
クロック３４０は、水晶振動子・セラミック発振子などの固体振動子発振回路、マルチバイブレータ等の帰還型発振回路を使用できる。例えば、ＮＯＴやＮＯＲのような反転論理を奇数段用いて、出力を入力へ環状（リング）に接続することで、周期的な方形波（クロック）発生させるリングオシレータを使用できる。このリングオシレータによれば、保護回路１を構成するロジックＩＣの一部を使用して簡単かつ低コストでクロックを生成することができる。なお、本実施の形態において、外部のクロック３４０からクロック信号を入力せず、内部にクロック発生部を有する構成としてもよい。
【００２４】
図２は、遅延制御部３１０における動作フローを示すフローチャートである。以下に、本実施の形態に係る保護回路１の遅延制御部３１０の動作について図２のフローチャートを参照しながら説明する。
【００２５】
遅延制御部３１０の動作がスタートすると、遅延制御部３１０は、異常を検知したかどうかを判断する（Ｓｔｅｐ１）。すなわち、異常検知部２００から入力される異常検知信号ＶａがＨレベルとなったかどうかで判断する。異常を検知した場合は、Ｓｔｅｐ２へ進み、異常を検知しない場合は、復帰信号ＶｆをＬレベルとして出力してＳｔｅｐ１へ戻る。
【００２６】
異常が検知された場合は、遅延制御部３１０は、復帰信号ＶｆをＨレベルとして出力する（Ｓｔｅｐ２）。
【００２７】
次に、遅延制御部３１０は、異常は解消したかを判断する。すなわち、異常検知部２００から入力される異常検知信号ＶａがＨレベルからＬレベルに変化したかどうかを判断する（Ｓｔｅｐ３）。ＨレベルからＬレベルに変化した場合は、Ｓｔｅｐ４へ進み、ＨレベルからＬレベルに変化しない場合は、Ｓｔｅｐ２へ戻りＬレベルの出力を継続する。
【００２８】
異常が解消した場合は、ＣＰＵにおいて、クロック信号をカウントして、所定の時間（遅延時間ｔｄ）後に、復帰信号ＶｆをＬレベルとして出力する（Ｓｔｅｐ４）。異常が解消した後に遅延して電流制御部１００をオンにすることにより、電流制御部１００が速いオンオフ動作をすることを抑制し、素子温度がほとんど下がらない等の問題を解消させることが可能となる。
【００２９】
上記示した一連の動作フローは、保護回路１の動作中、繰り返し行なわれる。なお、動作中断の割り込み信号により、一連の動作フローは終了することができる。
【００３０】
本実施の形態では、遅延制御部３１０を、ＣＰＵ、ＲＯＭ等を備えることで、遅延時間ｔｄを任意に設定して、最適な復帰制御を行なうことができる。すなわち、Ｓｔｅｐ４において、クロックのカウンタ値を変更することにより復帰時間を設定でき、保護回路１の使われ方に応じて最適な制御を選択することが可能となる。
【００３１】
なお、遅延制御部３１０は、遅延時間ｔｄを固定して、ハードロジックのみで構成することも可能である。これにより、簡単な構成、及び、低コストで保護回路１を構成することが可能となる。
【００３２】
図３（ａ）〜（ｆ）は、本発明の実施の形態に係る保護回路の動作を時間軸ｔに沿って示す示す動作図である。図３（ａ）は、入力信号Ｖｉｎ、図３（ｂ）は、素子あるいは装置の検出温度Ｔ、図３（ｃ）は、負荷４００に直列に接続された検出抵抗２１０の両端の検出電圧ΔＶ、図３（ｄ）は、異常検知信号Ｖａ、図３（ｅ）は、復帰信号Ｖｆ、図３（ｆ）は、制御信号Ｖｃ（パワーMOSFET１１０のＴｒ出力）を示す。
【００３３】
図３（ａ）は、図１で示すように、復帰制御部３００に入力される入力信号Ｖｉｎである。この入力信号Ｖｉｎは、負荷４００への通電制御を行なう信号である。すなわち、入力信号ＶｉｎがＨレベルのときは、電流制御部１００をオンにして負荷４００に電流を流す。入力信号ＶｉｎがＬレベルのときは、電流制御部１００をオフにする。本実施の形態では、時間ｔ１〜ｔ２、ｔ３〜ｔ９、ｔ１１〜ｔ１７の期間で、入力信号ＶｉｎをＨレベルとして負荷４００へ通電させる制御を行なう。
【００３４】
図３（ｂ）は、温度センサ２３０による素子あるいは装置の検出温度Ｔである。電流制御部１００がオンの状態では負荷４００に電流が流れるため、温度Ｔは上昇する。本実施の形態では、ｔ４〜ｔ５、ｔ７〜ｔ８の期間で、温度Ｔは閾値温度Ｔｔｈ以上の過熱異常となる。
【００３５】
図３（ｃ）は、負荷４００に直列に接続された検出抵抗２１０の両端の電圧ΔＶである。電流制御部１００がオンの通電状態、又は、ショート等の異常による過電流状態で電圧ΔＶは上昇する。本実施の形態では、ｔ１１〜ｔ１２、ｔ１４〜ｔ１５の期間で、Ｔｒ出力オンに起因する正常電流が流れるが、ｔ１２〜ｔ１３、ｔ１５〜ｔ１６の期間で、Ｔｒ出力オンに起因しない過電流が流れ、電圧ΔＶは閾値電圧Ｖｔｈ以上となっている。
【００３６】
図３（ｄ）は、異常検知信号Ｖａである。図１で示すように、異常検知信号Ｖａは、ＯＲ回路２５０の出力であるから、過熱異常又は過電流異常の期間で、Ｈレベルとなる。すなわち、ｔ４〜ｔ５、ｔ７〜ｔ８、ｔ１２〜ｔ１３、ｔ１５〜ｔ１６の期間でＨレベルとなる。
【００３７】
図３（ｅ）は、復帰信号Ｖｆである。復帰信号Ｖｆは、図２で示したフローチャートに従い、異常検知信号ＶａのＨ、Ｌレベルを判断し、クロックをカウントすることにより生成される。図２のフローチャート、及び、図３（ｄ）で示した異常検知信号Ｖａから、復帰信号Ｖｆは、異常検知信号ＶａのＨからＬレベルへの立下りのエッジを所定時間ｔｄだけ遅延させたパルスとして生成される。
【００３８】
図３（ｆ）は、制御信号Ｖｃ（パワーMOSFET１１０のＴｒ出力）を示す。制御信号Ｖｃは、図１で示すように、入力信号Ｖｉｎと復帰信号Ｖｆ（負論理）の論理演算（ＡＮＤ）で生成されるので、図３（ｆ）で示すようになる。これにより、過熱異常、過電流異常、及び異常解消後の復帰までの所定時間ｔｄの期間を除いて、パワーMOSFET１１０のＴｒ出力は、入力信号ＶｉｎがＨレベルの期間でオン状態となる。
【００３９】
図３で示すように、過熱異常を示すｔ４〜ｔ５の期間、及びｔ５から異常解消後の所定時間ｔｄが経過するｔ６までの期間は、制御信号ＶｃがＬレベルとなり、パワーMOSFET１１０のＴｒ出力はオフ状態となるが、ｔ６においてパワーMOSFET１１０のＴｒ出力はオン状態に復帰する。また、過熱異常を示すｔ７〜ｔ８の期間、及びｔ８から異常解消後の所定時間ｔｄが経過するｔ１０までの期間は、制御信号ＶｃがＬレベルとなり、パワーMOSFET１１０のＴｒ出力はオフ状態となる。なお、ｔ９の時点で入力信号ＶｉｎがＬレベルとなっているので、ｔ１０においてはパワーMOSFET１１０のＴｒ出力はオン状態に復帰しない。
【００４０】
また、過電流異常を示すｔ１２〜ｔ１３の期間、及びｔ１３から異常解消後の所定時間ｔｄが経過するｔ１４までの期間は、制御信号ＶｃがＬレベルとなり、パワーMOSFET１１０のＴｒ出力はオフ状態となるが、ｔ１４においてパワーMOSFET１１０のＴｒ出力はオン状態に復帰する。また、過電流異常を示すｔ１５〜ｔ１６の期間、及びｔ１６から異常解消後の所定時間ｔｄが経過するｔ１８までの期間は、制御信号ＶｃがＬレベルとなり、パワーMOSFET１１０のＴｒ出力はオフ状態となる。なお、ｔ１７の時点で入力信号ＶｉｎがＬレベルとなっているので、ｔ１８においてはパワーMOSFET１１０のＴｒ出力はオン状態に復帰しない。
【００４１】
（本実施の実施の形態の効果）
本実施の実施の形態によれば、以下のような効果を有する。
（１）本実施の形態に係る保護回路１は、直流電源（＋Ｂ）から負荷４００へ供給される電流を制御する電流制御部１００と、負荷４００に直列に接続された検出抵抗２１０に流れる過電流又は過熱の異常を検知して異常検知信号Ｖａを出力する異常検知部２００と、異常検知信号Ｖａに基づいて、異常が解消した後の復帰タイミングを制御する復帰制御部３００と、を有する。ここで、復帰制御部３００は、異常が解消した後の復帰タイミングを制御する復帰信号Ｖｆを出力するが、この復帰信号Ｖｆは、異常解消から所定時間ｔｄだけ遅延した信号とされるので、電流制御部１００の動作復帰が異常解消から所定時間ｔｄだけ遅延する。これにより、過電流等の異常要因が解消した場合に、復帰タイミングによって非常に早いオンオフ動作を繰り返すことがなくなる。したがって、過電流等の異常から素子、装置等の保護をすることができ、かつ、異常要因が解消した場合に速やかに復帰できる保護回路を提供することができる。
（２）クロック信号をカウントして所定時間ｔｄだけ遅延させる出力制御を取り入れているので、クロックのカウンタを変更することにより、復帰時間を設定できるようになり、使われ方に応じて最適な制御を選択することが可能となる。
【００４２】
以上、本発明の実施の形態を説明したが、これらの実施の形態は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。また、これら実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態は、発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
１…保護回路
１００…電流制御部
１１０…パワーMOSFET
２００…異常検知部
２１０…検出抵抗
２２０…コンパレータ
２３０…温度センサ
２４０…コンパレータ
２５０…ＯＲ回路
３００…復帰制御部
３１０…遅延制御部
３２０…ＡＮＤ回路
３３０…入力信号
３４０…クロック
４００…負荷
＋Ｂ  …直流電源
【図１】
2013165603.tif 000003
【図２】
2013165603.tif 000004
【図３】
2013165603.tif 000005