(57)【要約】【課題】互いにオンオフ状態が反転するように制御すべき２つのスイッチング素子の特性に応じて容易にデッドタイムを調整可能なスイッチ制御装置を提供する。【解決手段】互いにオンオフ状態が反転するように制御する第１及び第２のスイッチング素子を備えるスイッチ制御装置であって、前記第１及び第２のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備える。【選択図】図２
2013090276.tif 000002
【特許請求の範囲】
【請求項１】
互いにオンオフ状態が反転するように制御する第１及び第２のスイッチング素子を備えるスイッチ制御装置であって、
前記第１及び第２のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備えることを特徴とするスイッチ制御装置。
【請求項２】
電源と誘導性負荷の一端との間に介挿された第１のスイッチング素子と、
前記誘導性負荷の一端と前記アースとの間に介挿され、前記第１のスイッチング素子に対してオンオフ状態が反転するように制御される第２のスイッチング素子と、
前記誘導性負荷の他端とアースとの間に介挿された第３のスイッチング素子と、
前記第１及び第３のスイッチング素子の両方がオフの時に前記誘導性負荷の他端から出力される逆起電流を前記電源に回生させる逆起電流回生回路と、
を備えた誘導性負荷駆動装置の前記第１、第２及び第３のスイッチング素子を制御するスイッチ制御装置であって、
前記第１及び第２のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備えることを特徴とするスイッチ制御装置。
【請求項３】
前記制御信号生成回路は、外部入力される基準タイミング信号を基に前記第１のスイッチング素子に出力する制御信号を生成する第１の制御信号生成回路と、
前記基準タイミング信号のレベル反転後の基準タイミング信号を基に前記第２のスイッチング素子に出力する制御信号を生成する第２の制御信号生成回路と、を備え、
前記第１及び第２の制御信号生成回路は、それぞれ、前記基準タイミング信号がオンレベルに遷移した時点から、コンデンサの容量で定まる時定数にて上昇する参照電圧が基準電圧以上となった時に制御信号をオンレベルに切替え、前記基準タイミング信号がオフレベルに遷移した時点から、前記参照電圧が基準電圧未満となった時に制御信号をオフレベルに切替えることを特徴とする請求項１または２に記載のスイッチ制御装置。
【請求項４】
前記第１及び第２の制御信号生成回路のそれぞれに対応して個別に設けられ、前記コンデンサを外付けするために用いられる外付け端子と、前記外付け端子に接続された外付けコンデンサと、を備えることを特徴とする請求項３に記載のスイッチ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ制御装置に関する。
【背景技術】
【０００２】
下記特許文献１には、誘導性負荷の一端と外部供給電源との間に介挿された第１のスイッチング素子と、誘導性負荷の他端とアースとの間に介挿された第２のスイッチング素子と、第１のスイッチング素子がオフ及び第２のスイッチング素子がオンの時に誘導性負荷に生じる逆起電流をアースを介して誘導性負荷に還流させる還流回路と、第１及び第２のスイッチング素子の両方がオフの時に誘導性負荷に生じる逆起電流を外部供給電源に還元（回生）させる逆起電流還元回路とを備えた誘導性負荷駆動装置が開示されている。
【０００３】
このような構成の誘導性負荷駆動装置では、第２のスイッチング素子をオン状態に維持しながら第１のスイッチング素子のオン／オフ期間の比率（デューティ比）を制御することにより、負荷電流の立上がり特性を制御することができる。また、第１のスイッチング素子をオフ状態に維持しながら第２のスイッチング素子のデューティ比を制御することにより、負荷電流の立下がり特性を制御しながら誘導性負荷に生じる逆起電流を外部供給電源に回生させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−８５０４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１には、還流回路として、誘導性負荷の一端とアースとの間に介挿された還流用スイッチング素子を使用する実施例が記載されている。この還流用スイッチング素子は、第１のスイッチング素子に対してオン／オフ状態が反転するように制御されるが、制御信号に対する応答遅れによって両方のスイッチング素子が同時にオン状態となる期間が生じる場合、外部供給電源がアースに短絡されて過大な貫通電流が発生する虞がある。
【０００６】
このような貫通電流の発生を回避するために、２つのスイッチング素子の内、一方が完全にオフ状態に切替わってから他方がオン状態に切替わるように、一方のスイッチング素子に入力する制御信号をオフレベルに切替えるタイミングと、他方のスイッチング素子に入力する制御信号をオンレベルに切替えるタイミングとの間に時間差（デッドタイム）を設定することが一般的である。
【０００７】
制御信号に対する応答遅れ時間は、各スイッチング素子のスイッチングスピード等の特性によって異なるため、各スイッチング素子の特性に応じてデッドタイムを調整する必要がある。しかしながら、従来では、このデッドタイムが制御ＩＣ（各スイッチング素子に制御信号を供給するＩＣ）に固定的に設定されており、各スイッチング素子の特性に応じてデッドタイムを調整するには、制御ＩＣの仕様を変更するか、或いは制御ＩＣを新たに選別し直さなければならなかった。
【０００８】
本発明は、上述した事情に鑑みてなされたものであり、互いにオンオフ状態が反転するように２つのスイッチング素子を制御するに当たって、各スイッチング素子の特性に応じて容易にデッドタイムを調整可能なスイッチ制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明では、スイッチ制御装置に係る第１の解決手段として、互いにオンオフ状態が反転するように制御する第１及び第２のスイッチング素子を備えるスイッチ制御装置であって、前記第１及び第２のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備える、という手段を採用する。
【００１０】
また、本発明では、スイッチ制御装置に係る第２の解決手段として、電源と誘導性負荷の一端との間に介挿された第１のスイッチング素子と、前記誘導性負荷の一端と前記アースとの間に介挿され、前記第１のスイッチング素子に対してオンオフ状態が反転するように制御される第２のスイッチング素子と、前記誘導性負荷の他端とアースとの間に介挿された第３のスイッチング素子と、前記第１及び第３のスイッチング素子の両方がオフの時に前記誘導性負荷の他端から出力される逆起電流を前記電源に回生させる逆起電流回生回路と、を備えた誘導性負荷駆動装置の前記第１、第２及び第３のスイッチング素子を制御するスイッチ制御装置であって、前記第１及び第２のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備える、という手段を採用する。
【００１１】
また、本発明では、スイッチ制御装置に係る第３の解決手段として、上記第１または第２の解決手段において、前記制御信号生成回路は、外部入力される基準タイミング信号を基に前記第１のスイッチング素子に出力する制御信号を生成する第１の制御信号生成回路と、前記基準タイミング信号のレベル反転後の基準タイミング信号を基に前記第２のスイッチング素子に出力する制御信号を生成する第２の制御信号生成回路と、を備え、前記第１及び第２の制御信号生成回路は、それぞれ、前記基準タイミング信号がオンレベルに遷移した時点から、コンデンサの容量で定まる時定数にて上昇する参照電圧が基準電圧以上となった時に制御信号をオンレベルに切替え、前記基準タイミング信号がオフレベルに遷移した時点から、前記参照電圧が基準電圧未満となった時に制御信号をオフレベルに切替える、という手段を採用する。
【００１２】
また、本発明では、スイッチ制御装置に係る第４の解決手段として、上記第３の解決手段において、前記第１及び第２の制御信号生成回路のそれぞれに対応して個別に設けられ、前記コンデンサを外付けするために用いられる外付け端子と、前記外付け端子に接続された外付けコンデンサと、を備える、という手段を採用する。
【発明の効果】
【００１３】
本発明によれば、互いにオンオフ状態が反転するように制御すべき第１及び第２のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えるタイミングと、他方のスイッチング素子に出力する制御信号をオンレベルに切替えるタイミングとの間の時間差（デッドタイム）が、コンデンサの容量で定まるので、各スイッチング素子の特性に応じてコンデンサの容量を変えることにより、容易にデッドタイムを調整することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態に係るスイッチ制御装置１００及び誘導性負荷駆動装置２００の概略構成図である。
【図２】スイッチ制御装置１００に設けられた第１の制御信号生成回路１０１及び第２の制御信号生成回路１０４の詳細な回路構成を示す図である。
【図３】第１の制御信号Ｓ１、第２の制御信号Ｓ２及び第３の制御信号Ｓ３と、誘導性負荷Ｌに流れる駆動電流との時間的な対応関係を示すタイミングチャートである。
【図４】基準タイミング信号ＢＳと、参照電圧Ｖ１と、第１の制御信号Ｓ１と、インバータ１０３の出力と、参照電圧Ｖ２と、第２の制御信号Ｓ２との時間的な対応関係を示すタイミングチャートである。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態について、図面を参照しながら説明する。なお、以下では、本発明に係るスイッチ制御装置として、誘導性負荷駆動装置に設けられたスイッチング素子を制御することにより、誘導性負荷駆動装置から誘導性負荷へ駆動電流を供給させるスイッチ制御装置を例示して説明する。
【００１６】
図１は、本実施形態に係るスイッチ制御装置１００及び誘導性負荷駆動装置２００の概略構成図である。誘導性負荷駆動装置２００は、スイッチ制御装置１００による制御の下、ソレノイドコイル或いはモータコイル等の誘導性負荷Ｌに駆動電流を供給するものであり、誘導性負荷Ｌの一端に接続された第１の負荷接続端子２０１と、誘導性負荷Ｌの他端に接続された第２の負荷接続端子２０２と、スイッチ制御装置１００に接続された第１の制御信号入力端子２０３、第２の制御信号入力端子２０４及び第３の制御信号入力端子２０５と、第１のスイッチング素子２０６と、第２のスイッチング素子２０７と、第３のスイッチング素子２０８と、回生ダイオード２０９とを備えている。
【００１７】
第１のスイッチング素子２０６は、比較的高い電源電圧（例えば３０Ｖ）が印加された電源ＰＬ１と第１の負荷接続端子２０１（つまり誘導性負荷Ｌの一端）との間に介挿されたｎ型ＭＯＳ−ＦＥＴであり、ドレイン端子が電源ＰＬ１に接続され、ソース端子が第１の負荷接続端子２０１に接続され、ゲート端子が第１の制御信号入力端子２０３に接続されている。この第１のスイッチング素子２０６は、スイッチ制御装置１００から第１の制御信号入力端子２０３を介してゲート端子に入力される第１の制御信号（パルス幅変調された信号）Ｓ１に応じてオン／オフ状態が切替わる。
【００１８】
第２のスイッチング素子２０７は、誘導性負荷Ｌの一端とアースとの間に介挿され、第１のスイッチング素子２０６に対してオンオフ状態が反転するように制御されるｎ型ＭＯＳ−ＦＥＴであり、ドレイン端子が第１の負荷接続端子２０１に接続され、ソース端子がアースに接続され、ゲート端子が第２の制御信号入力端子２０４に接続されている。この第２のスイッチング素子２０７は、スイッチ制御装置１００から第２の制御信号入力端子２０４を介してゲート端子に入力される第２の制御信号Ｓ２（第１の制御信号Ｓ１に対してレベルが反転する信号）に応じてオン／オフ状態が切替わる。
なお、この第２のスイッチング素子２０７は、第１のスイッチング素子２０６がオフ且つ第３のスイッチング素子２０８がオンの時に誘導性負荷Ｌの他端から出力される逆起電流を、アースを介して誘導性負荷Ｌの一端へ還流させるために設けられたものである。
【００１９】
第３のスイッチング素子２０８は、第２の負荷接続端子２０２（つまり誘導性負荷Ｌの他端）とアースとの間に介挿されたｎ型ＭＯＳ−ＦＥＴであり、ドレイン端子が第２の負荷接続端子２０２に接続され、ソース端子がアースに接続され、ゲート端子が第３の制御信号入力端子２０５に接続されている。この第３のスイッチング素子２０８は、スイッチ制御装置１００から第３の制御信号入力端子２０５を介してゲート端子に入力される第３の制御信号Ｓ３に応じてオン／オフ状態が切替わる。
【００２０】
回生ダイオード２０９は、アノード端子が第２の負荷接続端子２０２に接続され、カソード端子が電源ＰＬ１に接続されている。この回生ダイオード２０９は、第１及び第３のスイッチング素子２０６、２０８の両方がオフの時に誘導性負荷Ｌの他端から出力される逆起電流を電源ＰＬ１に回生させる逆起電流回生回路として設けられたものである。
【００２１】
一方、スイッチ制御装置１００は、上述した誘導性負荷駆動装置２００の第１、第２及び第３のスイッチング素子２０６、２０７、２０８を制御することにより、誘導性負荷駆動装置２００から誘導性負荷Ｌへ駆動電流を供給させる制御ＩＣであり、第１の制御信号生成回路１０１と、第１の出力回路１０２と、インバータ１０３と、第２の制御信号生成回路１０４と、第２の出力回路１０５とを備えている。
【００２２】
また、このスイッチ制御装置１００は、不図示の上位制御装置から基準タイミング信号ＢＳを入力するための基準信号入力端子１１１と、誘導性負荷駆動装置２００の第１の制御信号入力端子２０３に接続された第１の制御信号出力端子１１２と、誘導性負荷駆動装置２００の第２の制御信号入力端子２０４に接続された第２の制御信号出力端子１１３と、誘導性負荷駆動装置２００の第３の制御信号入力端子２０５に接続された第３の制御信号出力端子１１４と、第１のコンデンサＣ１を外付けするために用いられる第１の外付け端子１１５と、第２のコンデンサＣ２を外付けするために用いられる第２の外付け端子１１６とを備えている。
【００２３】
第１の制御信号生成回路１０１は、基準信号入力端子１１１を介して外部入力される基準タイミング信号ＢＳを基に誘導性負荷駆動装置２００の第１のスイッチング素子２０６に出力する第１の制御信号Ｓ１を生成し、この第１の制御信号Ｓ１を第１の出力回路１０２及び第１の制御信号出力端子１１２を介して誘導性負荷駆動装置２００の第１のスイッチング素子２０６に出力する。第１の出力回路１０２は、例えばレベルシフタや出力バッファ等から構成されている。
【００２４】
詳細には、第１の制御信号生成回路１０１は、図２に示すように、基準タイミング信号ＢＳに応じてオンオフ状態が切替わる制御用スイッチング素子１２１と、第１の抵抗分圧回路１２２と、第２の抵抗分圧回路１２３と、コンパレータ１２４とから構成されている。制御用スイッチング素子１２１は、例えばｎ型ＭＯＳ−ＦＥＴであり、ドレイン端子が低電圧（例えば３．３Ｖ）の電源ＰＬ２に接続され、ソース端子が第１の抵抗分圧回路１２２を介してアースに接続され、ゲート端子が基準信号入力端子１１１に接続されている。
【００２５】
第１の抵抗分圧回路１２２は、２つの抵抗素子１２２ａ、１２２ｂの直列回路からなり、一端が制御用スイッチング素子１２１のソース端子に接続され、他端がアースに接続されている。第２の抵抗分圧回路１２３は、２つの抵抗素子１２３ａ、１２３ｂの直列回路からなり、一端が電源ＰＬ２に接続され、他端がアースに続されている。
【００２６】
コンパレータ１２４は、反転入力端子が第１の抵抗分圧回路１２２の出力端子（抵抗素子１２２ａ、１２２ｂの接続箇所）及び第１の外付け端子１１５に接続され、非反転入力端子が第２の抵抗分圧回路１２３の出力端子（抵抗素子１２３ａ、１２３ｂの接続箇所）に接続され、出力端子が第１の出力回路１０２を介して第１の制御信号出力端子１１２に接続されている。
【００２７】
このコンパレータ１２４は、反転入力端子に印加される電圧を参照電圧Ｖ１、非反転入力端子に印加される電圧を基準電圧Ｖref1として、参照電圧Ｖ１が基準電圧Ｖref1以上となった時にオンレベルの第１の制御信号Ｓ１を出力し、参照電圧Ｖ１が基準電圧Ｖref1未満となった時にオフレベルの第１の制御信号Ｓ１を出力する。
【００２８】
つまり、第１の制御信号生成回路１０１は、基準タイミング信号ＢＳがオンレベル（本実施形態ではハイレベル）に遷移した時点（制御用スイッチング素子１２１がオンとなった時点）から、第１の外付け端子１１５に外付けされた第１のコンデンサＣ１の容量で定まる時定数にて上昇する参照電圧Ｖ１が基準電圧Ｖref1以上となった時に第１の制御信号Ｓ１をオンレベルに切替え、基準タイミング信号ＢＳがオフレベル（ローレベル）に遷移した時点（制御用スイッチング素子１２１がオフとなった時点）から、参照電圧Ｖ１が基準電圧Ｖref1未満となった時に第１の制御信号Ｓ１をオフレベルに切替える。
【００２９】
インバータ１０３は、入力端子が基準信号入力端子１１１に接続され、出力端子が第２の制御信号生成回路１０４に接続されたＮＯＴ回路（レベル反転回路）であり、基準信号入力端子１１１を介して入力される基準タイミング信号ＢＳのレベルを反転させて第２の制御信号生成回路１０４に出力する。
【００３０】
第２の制御信号生成回路１０１は、インバータ１０３から入力されるレベル反転後の基準タイミング信号ＢＳを基に誘導性負荷駆動装置２００の第２のスイッチング素子２０７に出力する第２の制御信号Ｓ２を生成し、この第２の制御信号Ｓ２を第２の出力回路１０５及び第２の制御信号出力端子１１３を介して誘導性負荷駆動装置２００の第２のスイッチング素子２０７に出力する。第２の出力回路１０５は、例えばレベルシフタや出力バッファ等から構成されている。
【００３１】
詳細には、第２の制御信号生成回路１０４は、図２に示すように、インバータ１０３から入力されるレベル反転後の基準タイミング信号ＢＳに応じてオンオフ状態が切替わる制御用スイッチング素子１３１と、第１の抵抗分圧回路１３２と、第２の抵抗分圧回路１３３と、コンパレータ１３４とから構成されている。制御用スイッチング素子１３１は、例えばｎ型ＭＯＳ−ＦＥＴであり、ドレイン端子が電源ＰＬ２に接続され、ソース端子が第１の抵抗分圧回路１３２を介してアースに接続され、ゲート端子がインバータ１０３の出力端子に接続されている。
【００３２】
第１の抵抗分圧回路１３２は、２つの抵抗素子１３２ａ、１３２ｂの直列回路からなり、一端が制御用スイッチング素子１３１のソース端子に接続され、他端がアースに接続されている。第２の抵抗分圧回路１３３は、２つの抵抗素子１３３ａ、１３３ｂの直列回路からなり、一端が電源ＰＬ２に接続され、他端がアースに続されている。
【００３３】
コンパレータ１３４は、反転入力端子が第１の抵抗分圧回路１３２の出力端子（抵抗素子１３２ａ、１３２ｂの接続箇所）及び第２の外付け端子１１６に接続され、非反転入力端子が第２の抵抗分圧回路１３３の出力端子（抵抗素子１３３ａ、１３３ｂの接続箇所）に接続され、出力端子が第２の出力回路１０５を介して第２の制御信号出力端子１１３に接続されている。
【００３４】
このコンパレータ１３４は、反転入力端子に印加される電圧を参照電圧Ｖ２、非反転入力端子に印加される電圧を基準電圧Ｖref2として、参照電圧Ｖ２が基準電圧Ｖref2以上となった時にオンレベルの第２の制御信号Ｓ２を出力し、参照電圧Ｖ２が基準電圧Ｖref2未満となった時にオフレベルの第２の制御信号Ｓ２を出力する。
【００３５】
つまり、第２の制御信号生成回路１０４は、レベル反転後の基準タイミング信号ＢＳがオンレベルに遷移した時点（制御用スイッチング素子１３１がオンとなった時点）から、第２の外付け端子１１６に外付けされた第２のコンデンサＣ２の容量で定まる時定数にて上昇する参照電圧Ｖ２が基準電圧Ｖref2以上となった時に第２の制御信号Ｓ２をオンレベルに切替え、レベル反転後の基準タイミング信号ＢＳがオフレベルに遷移した時点（制御用スイッチング素子１３１がオフとなった時点）から、参照電圧Ｖ２が基準電圧Ｖref2未満となった時に第２の制御信号Ｓ２をオフレベルに切替える。
【００３６】
また、スイッチ制御装置１００は、第３の制御信号出力端子１１４を介して第３の制御信号Ｓ３を誘導性負荷駆動装置２００の第３のスイッチング素子２０８に出力する。なお、この第３の制御信号Ｓ３は、上位制御装置から基準タイミング信号ＢＳとは別に入力される基準信号を基に生成したものでも良いし、或いはスイッチ制御装置１００内で生成したものでも良い。
【００３７】
次に、上記のように構成されたスイッチ制御装置１００及び誘導性負荷駆動装置２００の基本的な動作について図３を参照しながら詳細に説明する。
図３は、スイッチ制御装置１００から誘導負荷駆動装置２００へ出力される第１の制御信号Ｓ１、第２の制御信号Ｓ２及び第３の制御信号Ｓ３と、誘導性負荷Ｌに流れる駆動電流との時間的な対応関係を示すタイミングチャートである。
【００３８】
この図３に示すように、時刻ｔ１から時刻ｔ２までの期間において、所定のデューティ比を有し、互いにレベルが反転するパルス状の第１の制御信号Ｓ１及び第２の制御信号Ｓ２と、オンレベル一定の第３の制御信号Ｓ３がスイッチ制御装置１００から誘導負荷駆動装置２００へ出力される。つまり、時刻ｔ１から時刻ｔ２までの期間では、第３のスイッチング素子２０８がオン状態に維持されながら、第１のスイッチング素子２０６及び第２のスイッチング素子２０７が、所定のデューティ比でオン／オフ制御される。なお、第２のスイッチング素子２０７のオン／オフ状態は、第１のスイッチング素子２０６に対して反転していることに注意されたい。
【００３９】
このような時刻ｔ１から時刻ｔ２までの期間において、第１のスイッチング素子２０６がオン及び第２のスイッチング素子２０７がオフの時、誘導性負荷Ｌの一端は第１のスイッチング素子２０６を介して電源ＰＬ１に接続され、誘導性負荷Ｌの他端は第３のスイッチング素子２０８を介してアースに接続される。この時、誘導性負荷Ｌに電源電圧（約３０Ｖ）が印加されるため、誘導性負荷Ｌに流れる駆動電流は一定の傾きで増加する。なお、この時の駆動電流は、電源ＰＬ１→第１のスイッチング素子２０６→誘導性負荷Ｌ→第３のスイッチング素子２０８→アース、というルートで流れる。
【００４０】
一方、時刻ｔ１から時刻ｔ２までの期間において、第１のスイッチング素子２０６がオフ及び第２のスイッチング素子２０７がオンの時、誘導性負荷Ｌの一端は第２のスイッチング素子２０７を介してアースに接続される（誘導性負荷Ｌの他端は第３のスイッチング素子２０８を介してアースに接続されたまま）。この時、誘導性負荷Ｌに電源電圧が印加されないので、誘導性負荷Ｌに逆起電圧が発生し、誘導性負荷Ｌの他端から逆起電流が出力される。
【００４１】
この逆起電流は、第３のスイッチング素子２０８を介してアースに流入し、さらに第２のスイッチング素子２０７を介して誘導性負荷Ｌの一端に還流する。つまり、駆動電流は、誘導性負荷Ｌ→第３のスイッチング素子２０８→アース→第２のスイッチング素子２０７→誘導性負荷Ｌ、というルートで流れる。これにより、第１のスイッチング素子２０６がオフとなっても、誘導性負荷Ｌの駆動電流は一定に保持される（厳密には減少するが無視できる）。
【００４２】
このように、時刻ｔ１から時刻ｔ２までの期間において、第３のスイッチング素子２０８をオン状態に維持しながら、互いにオン／オフ状態が反転するように第１のスイッチング素子２０６及び第２のスイッチング素子２０７をＰＷＭ制御することにより、誘導性負荷Ｌに流れる駆動電流の立上がり特性を制御することができる。
【００４３】
続いて、時刻ｔ２から時刻ｔ３までの期間において、オフレベル一定の第１の制御信号Ｓ１と、オンレベル一定の第２の制御信号Ｓ２と、所定のデューティ比を有するパルス状の第３の制御信号Ｓ３とがスイッチ制御装置１００から誘導負荷駆動装置２００へ出力される。つまり、時刻ｔ２から時刻ｔ３までの期間では、第１のスイッチング素子２０６がオフ状態且つ第２のスイッチング素子２０７がオン状態に維持されながら、第３のスイッチング素子２０８が所定のデューティ比でオン／オフ制御される。
【００４４】
このような時刻ｔ２から時刻ｔ３までの期間において、第３のスイッチング素子２０８がオフの時、誘導性負荷Ｌの一端は第２のスイッチング素子２０７を介してアースに接続され、誘導性負荷Ｌの他端は回生ダイオード２０９を介して電源ＰＬ１に接続される。この時、誘導性負荷Ｌに電源電圧が印加されないので、誘導性負荷Ｌに逆起電圧が生じる。
【００４５】
この逆起電圧が電源電圧より大きくなると、回生ダイオード２０９を介して誘導性負荷Ｌの他端から電源ＰＬ１に逆起電流が回生される。つまり、誘導性負荷Ｌに流れる駆動電流は、アース→第２のスイッチング素子２０７→誘導性負荷Ｌ→回生ダイオード２０９→電源ＰＬ１、というルートで流れる。これにより、誘導性負荷Ｌの駆動電流は一定の傾きで減少する。
【００４６】
一方、時刻ｔ２から時刻ｔ３までの期間において、第３のスイッチング素子２０８がオンの時、誘導性負荷Ｌの他端は第３のスイッチング素子２０８を介してアースに接続される（誘導性負荷Ｌの一端は第２のスイッチング素子２０７を介してアースに接続されたまま）。この時、誘導性負荷Ｌに電源電圧が印加されないため、誘導性負荷Ｌに逆起電圧が発生し、誘導性負荷Ｌの他端から逆起電流が第３のスイッチング素子２０８を介してアースに流入し、さらに第２のスイッチング素子２０７を介して誘導性負荷Ｌの一端に還流する。これにより、駆動電流は一定に保持される（厳密には減少するが無視できる）。
【００４７】
このように、時刻ｔ２から時刻ｔ３までの期間において、第１のスイッチング素子２０６をオフ状態且つ第２のスイッチング素子２０７をオン状態に維持しながら、第３のスイッチング素子２０８をＰＷＭ制御することにより、誘導性負荷Ｌに流れる駆動電流の立下がり特性を制御することができる。
【００４８】
以上がスイッチ制御装置１００及び誘導性負荷駆動装置２００の基本的な動作であるが、上記のように、第１及び第２のスイッチング素子２０６、２０７は、スイッチ制御装置１００から出力される第１及び第２の制御信号Ｓ１、Ｓ２によって、互いにオン／オフ状態が反転するように制御されるので、第１及び第２の制御信号Ｓ１、Ｓ２に対する応答遅れによって第１及び第２のスイッチング素子２０６、２０７が同時にオン状態となる期間が生じる場合、電源ＰＬ１がアースに短絡されて過大な貫通電流が発生する虞がある。
【００４９】
既に述べたように、このような貫通電流の発生を回避するためには、第１及び第２のスイッチング素子２０６、２０７の内、一方が完全にオフ状態に切替わってから他方がオン状態に切替わるように、一方のスイッチング素子に入力する制御信号をオフレベルに切替えるタイミングと、他方のスイッチング素子に入力する制御信号をオンレベルに切替えるタイミングとの間に時間差（デッドタイム）を設定する必要がある。以下では、スイッチ制御装置１００において、どのようにデッドタイムが設定されるのか、図４を参照しながら詳細に説明する。
【００５０】
図４は、基準タイミング信号ＢＳと、参照電圧Ｖ１（コンパレータ１２４の反転入力端子に印加される電圧）と、第１の制御信号Ｓ１（コンパレータ１２４の出力）と、インバータ１０３の出力（レベル反転後の基準タイミング信号ＢＳ）と、参照電圧Ｖ２（コンパレータ１３４の反転入力端子に印加される電圧）と、第２の制御信号Ｓ２（コンパレータ１３４の出力）との時間的な対応関係を示すタイミングチャートである。
【００５１】
まず、図４中の基準タイミング信号ＢＳ、参照電圧Ｖ１及び第１の制御信号Ｓ１に着目する。図４中の時刻ｔ１１において、基準タイミング信号ＢＳがオフレベルからオンレベルに遷移すると、第１の制御信号生成回路１０１の制御用スイッチング素子１２１がオンとなり、参照電圧Ｖ１は第１の外付け端子１１５に外付けされた第１のコンデンサＣ１の容量で定まる時定数にて上昇する。
【００５２】
そして、時刻ｔ１３において、参照電圧Ｖ１が基準電圧Ｖref1（コンパレータ１２４の非反転入力端子に印加される電圧）以上となると、コンパレータ１２４の出力である第１の制御信号Ｓ１はオフレベルからオンレベルに切替わる。そして、時刻ｔ１４に基準タイミング信号ＢＳがオフレベルに遷移すると、第１の制御信号生成回路１０１の制御用スイッチング素子１２１がオフとなり、参照電圧Ｖ１は第１のコンデンサＣ１の容量で定まる時定数にて下降する。そして、時刻ｔ１５において、参照電圧Ｖ１が基準電圧Ｖref1未満となると、第１の制御信号Ｓ１はオンレベルからオフレベルに切替わる。
【００５３】
同様に、図４中の時刻ｔ１７において、再び基準タイミング信号ＢＳがオフレベルからオンレベルに遷移すると、第１の制御信号生成回路１０１の制御用スイッチング素子１２１がオンとなり、参照電圧Ｖ１は第１のコンデンサＣ１の容量で定まる時定数にて上昇する。そして、時刻ｔ１９において、参照電圧Ｖ１が基準電圧Ｖref1以上となると、第１の制御信号Ｓ１はオフレベルからオンレベルに切替わる。
【００５４】
そして、時刻ｔ２０に基準タイミング信号ＢＳがオフレベルに遷移すると、第１の制御信号生成回路１０１の制御用スイッチング素子１２１がオフとなり、参照電圧Ｖ１は第１のコンデンサＣ１の容量で定まる時定数にて下降する。そして、時刻ｔ２１において、参照電圧Ｖ１が基準電圧Ｖref1未満となると、第１の制御信号Ｓ１はオンレベルからオフレベルに切替わる。
【００５５】
続いて、図４中のレベル反転後の基準タイミング信号ＢＳ、参照電圧Ｖ２及び第２の制御信号Ｓ２に着目する。これらレベル反転後の基準タイミング信号ＢＳ、参照電圧Ｖ２及び第２の制御信号Ｓ２は、上述した基準タイミング信号ＢＳ、参照電圧Ｖ１及び第１の制御信号Ｓ１に対して、タイミングが半周期分ずれた波形となっている。
【００５６】
つまり、図４中の時刻ｔ１１において、レベル反転後の基準タイミング信号ＢＳがオンレベルからオフレベルに遷移すると、第２の制御信号生成回路１０４の制御用スイッチング素子１３１がオフとなり、参照電圧Ｖ２は第２の外付け端子１１６に外付けされた第２のコンデンサＣ２の容量で定まる時定数にて下降する。そして、時刻ｔ１２において、参照電圧Ｖ２が基準電圧Ｖref2（コンパレータ１３４の非反転入力端子に印加される電圧）未満となると、コンパレータ１３４の出力である第２の制御信号Ｓ２はオンレベルからオフレベルに切替わる。
【００５７】
そして、図４中の時刻ｔ１４において、レベル反転後の基準タイミング信号ＢＳがオフレベルからオンレベルに遷移すると、第２の制御信号生成回路１０４の制御用スイッチング素子１３１がオンとなり、参照電圧Ｖ２は第２のコンデンサＣ２の容量で定まる時定数にて上昇する。そして、時刻ｔ１６において、参照電圧Ｖ２が基準電圧Ｖref2以上となると、第２の制御信号Ｓ２はオフレベルからオンレベルに切替わる。
【００５８】
そして、時刻ｔ１７にレベル反転後の基準タイミング信号ＢＳがオフレベルに遷移すると、第２の制御信号生成回路１０４の制御用スイッチング素子１３１がオフとなり、参照電圧Ｖ２は第２のコンデンサＣ２の容量で定まる時定数にて下降する。そして、時刻ｔ１８において、参照電圧Ｖ２が基準電圧Ｖref2未満となると、第２の制御信号Ｓ２はオンレベルからオフレベルに切替わる。
【００５９】
同様に、図４中の時刻ｔ２０において、再びレベル反転後の基準タイミング信号ＢＳがオフレベルからオンレベルに遷移すると、第２の制御信号生成回路１０４の制御用スイッチング素子１３１がオンとなり、参照電圧Ｖ２は第２のコンデンサＣ２の容量で定まる時定数にて上昇する。そして、時刻ｔ２２において、参照電圧Ｖ２が基準電圧Ｖref2以上となると、第２の制御信号Ｓ２はオフレベルからオンレベルに切替わる。
【００６０】
このような図４において、時刻ｔ１２−ｔ１３の期間（つまり第２の制御信号Ｓ２をオフレベルに切替えるタイミングと、第１の制御信号Ｓ１をオンレベルに切替えるタイミングとの間の時間差）と、時刻ｔ１５−ｔ１６の期間（つまり第１の制御信号Ｓ１をオフレベルに切替えるタイミングと、第２の制御信号Ｓ２をオンレベルに切替えるタイミングとの間の時間差）と、時刻ｔ１８−ｔ１９の期間と、時刻ｔ２１−ｔ２２の期間とが、デッドタイムに相当する。
【００６１】
以上のように、本実施形態によれば、互いにオンオフ状態が反転するように制御すべき第１及び第２のスイッチング素子２０６、２０７の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えるタイミングと、他方のスイッチング素子に出力する制御信号をオンレベルに切替えるタイミングとの間の時間差（デッドタイム）が、外付けされたコンデンサＣ１、Ｃ２の容量で定まるので、各スイッチング素子の特性に応じて外付けコンデンサＣ１、Ｃ２の容量を変えることにより、容易にデッドタイムを調整することが可能となる。
【００６２】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されず、以下のような変形例が挙げられる。
（１）上記実施形態では、誘導性負荷駆動装置２００に設けられた第１、第２及び第３のスイッチング素子２０６、２０７、２０８を制御することにより、誘導性負荷駆動装置２００から誘導性負荷Ｌへ駆動電流を供給させるスイッチ制御装置１００を例示して説明したが、本発明はこれに限定されず、互いにオンオフ状態が反転するように２つのスイッチング素子を制御するスイッチ制御装置に広く適用することができる。
【００６３】
（２）上記実施形態では、回生ダイオード２０９からなる逆起電流回生回路を例示したが、第１及び第３のスイッチング素子２０６、２０８の両方がオフの時に誘導性負荷Ｌの他端から出力される逆起電流を電源ＰＬ１に回生させることができれば、逆起電流回生回路の構成はこれに限定されない。例えば、特開２００８−８５０４６号公報に記載されているような逆起電流還元回路（逆起電流回生回路と同義）を用いても良い。
【符号の説明】
【００６４】
１００・スイッチ制御装置、２００・誘導性負荷駆動装置、１０１・第１の制御信号生成回路、１０３・インバータ（レベル反転回路）、１０４・第２の制御信号生成回路、１１５・第１の外付け端子、１１６・第２の外付け端子、２０６・第１のスイッチング素子、２０７・第２のスイッチング素子、２０８・第３のスイッチング素子
【図１】
2013090276.tif 000003
【図２】
2013090276.tif 000004
【図３】
2013090276.tif 000005
【図４】
2013090276.tif 000006