(57)【要約】【課題】各半導体素子接続パッド上の加熱溶融処理された金属層の高さに大きな違いが無く、半導体素子の電極と半導体素子接続パッドとを常に正常に接続することが可能な配線基板を提供すること。【解決手段】上面中央部に半導体素子Ｓが搭載される搭載部１ａを有する絶縁基板１と、搭載部１ａの外周部に半導体素子Ｓの外周に沿って内側の列と外側の列との２列の並びで設けられた多数の半導体素子接続パッド４と、絶縁基板１の上面に被着されており、２列の並びの半導体素子接続パッド４を共通で露出させる開口部６ａを有するソルダーレジスト層６と、半導体素子接続パッド４の表面に被着されており、加熱溶融処理された金属層７とを有する配線基板であって、金属層７は、開口部６ａ内に露出する半導体素子接続パッド４の内側端部と外側端部とを除く中央部のみに同じ長さＬで被着されている。【選択図】図１
2013008805.tif 000002
【特許請求の範囲】
【請求項１】
上面中央部に半導体素子が搭載される搭載部を有する絶縁基板と、前記搭載部における外周部に前記半導体素子の外周に沿って内側の列と外側の列との２列の並びで設けられた多数の半導体素子接続パッドと、前記絶縁基板の上面に被着されており、内側の列の前記半導体素子接続パッドの内側端に接し、且つ外側の列の前記半導体素子接続パッドの外側端に接して前記２列の半導体素子接続パッドを共通で露出させる開口部を有するソルダーレジスト層と、前記半導体素子接続パッドの表面に被着されており、加熱溶融処理された金属層とを有する配線基板であって、前記金属層は、前記開口部内に露出する前記半導体素子接続パッドの内側端部と外側端部とを除く中央部のみに同じ長さで被着されていることを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載するために用いられる配線基板に関するものである。
【背景技術】
【０００２】
従来、図４（ａ），（ｂ）に示すように、下面外周部に電極端子Ｔがペリフェラル配置された半導体素子Ｓをフリップチップ接続により搭載する配線基板２０として、多数のスルーホール１２を有する樹脂系絶縁材料から成る絶縁基板１１の上面の中央部に半導体素子Ｓを搭載するための搭載部１１ａを設けるとともに、絶縁基板１１の上面からスルーホール１２内を介して下面に導出する銅から成る複数の配線導体１３を被着させ、この配線導体１３の一部を搭載部１１ａの外周部において半導体素子Ｓの電極端子Ｔに接続するための半導体素子接続パッド１４として内側の列と外側の列との２列の並びに配置するとともに絶縁基板１１の下面において外部電気回路基板と接続するための外部接続パッド１５として配置し、さらに絶縁基板１１の上下面およびスルーホール１２内に半導体素子接続パッド１４および外部接続パッド１５を露出させる開口部１６ａおよび１６ｂを有する樹脂系絶縁材料から成るソルダーレジスト層１６を被着させてなる配線基板２０が知られている。なお、半導体素子Ｓの電極端子Ｔの下端には半導体素子接続パッド１４と接続するための鉛フリー半田から成る半田バンプＢが被着されており、半導体素子接続パッド１４の露出する上面には半田バンプＢとの濡れ性を向上させるための金属層１７が被着されている。
【０００３】
なお、このような配線基板２０は、以下のようにして作製される。先ず、図５（ａ）に示すように、スルーホール１２を有する絶縁基板１１の上下面およびスルーホール１２内に配線導体１３を形成する。スルーホール１２は、ドリル加工やレーザ加工により形成される。配線導体１３は、ドリル加工前の絶縁基板１１の上下面に予め銅箔を被着させておくとともに、ドリル加工後にスルーホール１２の内壁および銅箔の表面に銅めっき層を被着させ、しかる後、上下面の銅箔および銅めっき層を周知のサブトラクティブ法により所定のパターンにエッチングすることにより形成される。次に、図５（ｂ）に示すように、配線導体１３が被着形成された絶縁基板１１の上下全面に感光性を有するソルダーレジスト用の樹脂ペースト１６Ｐをスルーホール１２内を充填するように塗布する。塗布にはスクリーン印刷法を用いる。次に、図５（ｃ）に示すように、周知のフォトリソグラフィー技術を用いて樹脂ペースト１６Ｐを所定のパターンに露光・現像した後、熱硬化させることにより開口部１６ａおよび１６ｂを有するソルダーレジスト層１６を形成する。次に、図５（ｄ）に示すように、ソルダーレジスト層１６の開口部１６ａから露出する半導体素子接続パッド１４の露出面に錫めっき層１７Ｐを電解めっき法により０．５〜５μｍの厚みに被着する。最後に、図５（ｅ）に示すように、被着させた錫めっき層１７Ｐを加熱溶融させて高さが２〜２５μｍのドーム状とすることにより金属層１７を形成する。
【０００４】
そして、このような配線基板２０においては、半導体素子接続パッド１４に被着された金属層１７上に半導体素子Ｓの電極端子Ｔを載置し、その状態で半田バンプＢおよび金属層１７を加熱溶融することによって半導体素子Ｓが配線基板２０上に実装される。
【０００５】
ところで、このような配線基板においては、ソルダーレジスト層１６を形成する際に図６（ａ），（ｂ）に示すように、半導体素子接続パッド１４を露出させる開口部１６ａの位置が、図６（ｂ）の破線で示した本来の形成位置から僅かにずれてしまう場合がある。これはフォトリソグラフィー技術における加工精度や絶縁基板１１の反りや変形等に起因するものであり、最大で２５μｍ程度のズレが発生する。このようにソルダーレジスト層１６の開口部１６ａの形成位置にズレが生じると、開口部１６ａから露出する半導体素子接続パッド１４の露出長さに内側の列と外側の列とで最大で５０μｍ程度の相違が発生してしまう。そして長さが異なる半導体素子接続パッド１４の露出面に錫めっき１７Ｐを被着させるとともに加熱溶融させてドーム状の金属層１７を形成すると、金属層１７の高さに内側の列と外側の列とで最大で５μｍ程度のバラツキが発生してしまう。
【０００６】
このように、各列の半導体素子接続パッド１４上に形成されたドーム状の金属層１７の高さに大きなバラツキがあると、半導体素子接続パッド１４に被着させた金属層１７上に半導体素子Ｓの電極端子Ｔを載置し、その状態で半田バンプＢおよび金属層１７を加熱溶融することによって半導体素子Ｓを配線基板２０上に実装する際に、半導体素子Ｓの電極端子Ｔの半田バンプＢと半導体素子接続パッド１４に被着させた金属層１７とが良好に接触せずに半導体素子Ｓの電極端子Ｔと半導体素子接続パッド１４とを正常に接続することができない場合があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１２７１９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、ソルダーレジスト層から露出する各半導体素子接続パッド上に形成された加熱溶融処理された金属層の高さに大きな違いが無く、それにより半導体素子の電極と半導体素子接続パッドとを常に正常に接続することが可能な配線基板を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の配線基板は、上面中央部に半導体素子が搭載される搭載部を有する絶縁基板と、前記搭載部における外周部に前記半導体素子の外周に沿って内側の列と外側の列との２列の並びで設けられた多数の半導体素子接続パッドと、前記絶縁基板の上面に被着されており、内側の列の前記半導体素子接続パッドの内側端に接し、且つ外側の列の前記半導体素子接続パッドの外側端に接して前記２列の半導体素子接続パッドを共通で露出させる開口部を有するソルダーレジスト層と、前記半導体素子接続パッドの表面に被着されており、加熱溶融処理された金属層とを有する配線基板であって、前記金属層は、前記開口部内に露出する前記半導体素子接続パッドの内側端部と外側端部とを除く中央部のみに同じ長さで被着されていることを特徴とするものである。
【発明の効果】
【００１０】
本発明の配線基板によれば、各半導体素子接続パッド上に形成された加熱溶融処理された金属層は、各半導体素子接続パッドの内側端部と外側端部とを除く中央部のみに同じ長さで被着されていることから、例えソルダーレジスト層の開口部の形成位置にズレが生じたとしても、そのズレに関係なく高さが均一なものとなる。したがって、本発明の配線基板によれば、半導体素子の電極と半導体素子接続パッドとを常に正常に接続することが可能な配線基板を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の配線基板における実施形態の一例を示す概略断面図および概略上面図である。
【図２】図２は、図１に示す配線基板の製造方法を説明するための工程毎の概略断面図である。
【図３】図３は、図１に示す配線基板において、ソルダーレジスト層にズレが生じた場合を示す概略断面図および概略上面図である。
【図４】図４は、従来の配線基板を示す概略断面図および概略上面図である。
【図５】図５は、図４に示す配線基板の製造方法を説明するための工程毎の概略断面図である。
【図６】図６は、図４に示す配線基板において、ソルダーレジスト層にズレが生じた場合を示す概略断面図および概略上面図である。
【発明を実施するための形態】
【００１２】
次に、本発明の配線基板について図１〜図３を基にして説明する。図１は、本発明の配線基板の実施形態の一例を示す概略断面図および概略上面図である。図１（ａ）に示すように、本例の配線基板１０は、主として絶縁基板１と配線導体３とソルダーレジスト層６とから構成されており、その上面中央部に半導体素子Ｓを搭載するための搭載部１ａを有している。絶縁基板１は、例えばガラスクロス基材にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた厚みが３０〜２００μｍ程度の単層または多層の絶縁層を熱硬化させた樹脂系電気絶縁材料から成り、その上面から下面にかけては直径が５０〜３００μｍ程度のスルーホール２が形成されている。
【００１３】
絶縁基板１の内部および上下面およびスルーホール２の内壁には、厚みが１０〜２０μｍ程度の銅箔や銅めっき層等の銅から成る配線導体３が被着形成されている。これらの配線導体３のうち絶縁基板１の内部および上下面の所定のもの同士がスルーホール２を介して互いに電気的に接続されている。また、絶縁基板１の上面における配線導体３の一部は、半導体素子Ｓの電極端子Ｔが接続される半導体素子接続パッド４を形成しており、絶縁基板１の下面における配線導体３の一部は外部電気回路基板に接続するための外部接続パッド５を形成している。そして、半導体素子接続パッド４には、半導体素子Ｓの電極端子Ｔが接続され、外部接続パッド５は外部電気回路の配線導体に接続される。なお、半導体素子Ｓの電極端子Ｔには半導体素子接続パッド４と接続するための鉛フリー半田から成る半田バンプＢが被着されており、半導体素子接続パッド４の上面には半田バンプＢとの濡れ性を向上させるための錫めっきから成る金属層７が被着されている。金属層７は、例えば半導体素子接続パッド４の露出面に電解めっき法により０．５〜５μｍの厚みに被着された後、加熱溶融処理されて高さが２〜２５μｍのドーム状となっている。
【００１４】
さらに、絶縁基板１の上下面およびスルーホール２の内部には、配線導体３を覆うようにしてソルダーレジスト層６が被着されている。ソルダーレジスト層６は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂の硬化物から成り、絶縁基板１の上下面での厚みが１０〜３０μｍ程度であり、スルーホール２の内部を充填している。そして上面側のソルダーレジスト層６には、半導体素子接続パッド４を露出させる開口部６ａが形成されているとともに、下面側のソルダーレジスト層６には外部接続パッド５を露出させる開口部６ｂが形成されている。
【００１５】
そして、本例の配線基板１０においては、半導体素子接続パッド４上に半導体素子Ｓの電極端子Ｔを載置し、その状態で半田バンプＢおよび金属層７を加熱溶融することによって半導体素子Ｓが配線基板１０上に実装される。
【００１６】
ところで、本例の配線基板１０においては、図１（ｂ）に上面図で示すように、多数の半導体素子接続パッド４が搭載部１ａにおける外周部に半導体素子Ｓの外周に沿った内側の列と外側の列との２列の並びに設けられている。このように２列の並びで設けられた半導体素子接続パッド４は、ソルダーレジスト６に設けられた枠状の開口部６ａ内に露出している。そして、内側の並びの半導体素子接続パッド４は搭載部１ａの内側へ延びる引出配線により搭載部１ａの内側に引き出され、外側の並びの半導体素子接続パッド４は搭載部１ａの外側に延びる引出配線により搭載部１ａの外側に引き出されている。その結果、上面側のソルダーレジスト層６は、開口部６ａの内側の縁が内側の列の半導体素子接続パッド４の内側端に接するとともに開口部６ａの外側の縁が外側の列の半導体素子接続パッド４の外側端に接した状態で２列の半導体素子接続パッド４を開口部６ａ内に共通で露出させている。
【００１７】
さらに、本例の配線基板１０においては、各半導体素子接続パッド４に被着された金属層７は、開口部６ａ内に露出する半導体素子接続パッド４の内側端部と外側端部とを除く中央部のみに同じ長さＬで被着されている。
【００１８】
このように開口部６ａ内に露出する各半導体素子接続パッド４の内側端部と外側端部とを除く中央部のみに同じ長さＬで金属層７を被着させるには、以下の方法が用いられる。先ず図２（ａ）に示すように、配線導体３が形成された絶縁基板１の上下面およびスルーホール２内に、半導体素子接続パッド４を露出させる開口部６ａおよび外部接続パッド５を露出させる開口部６ｂを有するソルダーレジスト層６を形成する。このようなソルダーレジスト層６は、配線導体３が被着形成された絶縁基板１の上下全面に感光性を有するソルダーレジスト用の樹脂ペーストをスルーホール２内を充填するようにスクリーン印刷法等により塗布した後、塗布された樹脂ペーストを周知のフォトリソグラフィー技術を用いて所定のパターンに露光・現像した後、熱硬化させることにより形成される。
【００１９】
次に図２（ｂ）に示すように、ソルダーレジスト層６が被着された絶縁基板１の上下面に、各半導体素子接続パッド４の内側端部と外側端部とを除く中央部のみを長さＬで露出させる開口部８ａを有するめっきレジスト層８を被着する。このようなめっきレジスト層８は、めっきレジスト用の感光性樹脂フィルムをソルダーレジスト層６が被着された絶縁基板１の上下面に積層するとともに周知のフォトリソグラフィー技術を採用することにより所定のパターンに露光・現像した後、熱硬化させることにより形成される。
【００２０】
次に図２（ｃ）に示すように、めっきレジスト層８の開口部８ａ内に露出する半導体素子接続パッド４の中央部に電解めっき法により厚みが０．５〜５μｍ程度の錫めっき層７Ｐを被着させる。これにより各半導体素子接続パッド４の内側端部と外側端部とを除く中央部のみに同じ長さＬの錫めっき層７Ｐが選択的に被着される。
【００２１】
次に図２（ｄ）に示すように、アルカリ性の剥離液を用いてめっきレジスト層８を剥離除去した後、図２（ｅ）に示すように、錫めっき層７Ｐを加熱溶融させることによりドーム状の金属層７を形成する。このとき、溶融した錫めっき層７Ｐと半導体素子接続パッド４を形成する銅とは濡れ性が良好ではないので、溶融した錫めっき層７Ｐは半導体素子接続パッド４上にそれ以上濡れ広がることはなく、長さＬのままで留まってドーム状となる。したがって、開口部６ａ内に露出する半導体素子接続パッド４の内側端部と外側端部とを除く中央部のみに同じ長さＬの金属層７を形成することができる。
【００２２】
このとき、各半導体素子接続パッド４に被着された金属層７は各半導体素子接続パッド４の内側端部と外側端部とを除く中央部のみに同じ長さＬで被着されるので、図３に示すように、半導体素子接続パッド４を露出させるソルダーレジスト層６の開口部６ａの形成位置に、図３（ｂ）に破線で示す本来の形成位置からのズレが発生したとしても、そのズレに関係なく高さが均一な金属層７を形成することができる。したがって、本例の配線基板１０によれば、半導体素子Ｓの電極Ｔと半導体素子接続パッド４とを常に正常に接続することが可能な配線基板１０を提供することができる。なお、半導体素子接続パッド４において金属層７が被着されない内側端部と外側端部との長さは、ソルダーレジスト層６や錫めっき層７Ｐの形成位置にズレが生じたとしても、半導体素子接続パッド４上に長さＬの錫めっき層７Ｐを形成可能な領域を確保できる長さとすればよい。
【符号の説明】
【００２３】
１    絶縁基板
１ａ    搭載部
３    配線導体
４    半導体素子接続パッド
６    ソルダーレジスト層
６ａ    ソルダーレジスト層の開口部
７    金属層
Ｓ    半導体素子
【図１】
2013008805.tif 000003
【図２】
2013008805.tif 000004
【図３】
2013008805.tif 000005
【図４】
2013008805.tif 000006
【図５】
2013008805.tif 000007
【図６】
2013008805.tif 000008