(57)【要約】      （修正有）【課題】電力損失の小さいスイッチング電源及び照明装置を提供する。【解決手段】第１のスイッチング素子８は、オンのとき第１のインダクタ１３に電源電圧を供給して電流を流す。整流要素１０は、前記第１のスイッチング素子８に直列に接続され、前記第１のスイッチング素子８がオフしたとき前記第１のインダクタ１３の電流を流す。第２のインダクタ１４は、前記第１のインダクタ１３と電磁結合し、前記第１のインダクタ１３の電流が増加しているときは前記第１のスイッチング素子８をオンさせる電位が誘起され、前記第１のスイッチング素子８の電流が減少しているときは前記第１のスイッチング素子８をオフさせる電位が誘起され、誘起された電位を前記第１のスイッチング素子８の制御端子に供給する。前記整流要素１０は、耐圧の低いダイオード１１と、カソードに直列に接続された第２のスイッチング素子１２と、を有する。【選択図】図１
2013013231.tif 000002
【特許請求の範囲】
【請求項１】
第１のインダクタと、
オンのとき前記第１のインダクタに電源電圧を供給して電流を流す第１のスイッチング素子と、
前記第１のスイッチング素子に直列に接続され、前記第１のスイッチング素子がオフしたとき前記第１のインダクタの電流を流す整流要素と、
前記第１のインダクタと電磁結合し、前記第１のインダクタの電流が増加しているときは前記第１のスイッチング素子をオンさせる電位が誘起され、前記第１のスイッチング素子の電流が減少しているときは前記第１のスイッチング素子をオフさせる電位が誘起され、誘起された電位を前記第１のスイッチング素子の制御端子に供給する第２のインダクタと、
を備え、
前記整流要素は、
前記第１のスイッチング素子よりも耐圧の低いダイオードと、
前記ダイオードのカソードに直列に接続され、前記ダイオードのアノードに制御端子が接続された第２のスイッチング素子と、
を有することを特徴とするスイッチング電源。
【請求項２】
前記第２のスイッチング素子は、ノーマリオン形の素子であることを特徴とする請求項１記載のスイッチング電源。
【請求項３】
前記ダイオードは、ショットキーバリアダイオードであることを特徴とする請求項１または２に記載のスイッチング電源。
【請求項４】
請求項１〜３のいずれか１つに記載のスイッチング電源と、
前記スイッチング電源の負荷回路として接続された照明負荷と、
を備えたことを特徴とする照明装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源および照明装置に関する。
【背景技術】
【０００２】
近年、照明装置において、照明光源は白熱電球や蛍光灯から省エネルギー・長寿命の光源、例えば発光ダイオード（Light-emitting diode：ＬＥＤ）への置き換えが進んでいる。また、例えば、ＥＬ（Electro-Luminescence）や有機発光ダイオード（Organic light-emitting diode：ＯＬＥＤ）など新たな照明光源も開発されている。これらの照明光源の輝度は流れる電流値に依存するため、照明を点灯させる場合は、定電流を供給する電源回路が必要になる。また、入力される電源電圧をＬＥＤなどの照明光源の定格電圧に合わせるために、電圧を変換する必要もある。高効率で省電力化・小型化に適した電源として、チョッパ方式のＤＣ−ＤＣコンバータなどのスイッチング電源が知られている。また、スイッチング電源を用いたＬＥＤ点灯装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１１９０７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、チョッパ方式のＤＣ−ＤＣコンバータにおいては、スイッチング素子がオフのとき、電圧降下の大きいダイオードを電流が流れるため、電力損失が大きいという問題がある。
本発明の実施形態は、電力損失の小さいスイッチング電源及び照明装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、第１のスイッチング素子と、整流要素と、第１のインダクタと、第２のインダクタと、を備えたことを特徴とするスイッチング電源が提供される。前記第１のスイッチング素子は、オンのとき前記第１のインダクタに電源電圧を供給して電流を流す。前記整流要素は、前記第１のスイッチング素子に接続され、前記第１のスイッチング素子がオフしたとき前記第１のインダクタの電流を流す。前記第２のインダクタは、前記第１のインダクタと電磁結合し、前記第１のインダクタの電流が増加しているときは前記第１のスイッチング素子をオンさせる電位が誘起され、前記第１のスイッチング素子の電流が減少しているときは前記第１のスイッチング素子をオフさせる電位が誘起され、誘起された電位を前記第１のスイッチング素子の制御端子に供給する。前記整流要素は、前記第１のスイッチング素子よりも耐圧の低いダイオードと、前記ダイオードのカソードに直列に接続され、前記ダイオードのアノードに制御端子が接続された第２のスイッチング素子と、を有する。
【発明の効果】
【０００６】
本発明の実施形態によれば、電力損失の小さいスイッチング電源及び照明装置を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係るスイッチング電源を含む照明装置を例示する回路図である。
【図２】第１の実施形態に係るスイッチング電源を含む照明装置を例示する他の回路図である。
【発明を実施するための形態】
【０００８】
以下、実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
まず、第１の実施形態について説明する。
図１は、第１の実施形態に係るスイッチング電源を含む照明装置を例示する回路図である。
図１に表したように、照明装置１は、入力される直流の電源電圧ＶＩＮを電圧ＶＯＵＴに降圧するスイッチング電源２と、スイッチング電源２の負荷回路となる照明負荷３を備えている。照明負荷３は、照明光源１８を有している。照明光源１８は、例えばＬＥＤで構成され、スイッチング電源２から電圧ＶＯＵＴを供給されて点灯する。
【００１０】
スイッチング電源２においては、第１のスイッチング素子８と定電流素子９とが、高電位電源端子４と高電位出力端子６との間に直列に接続されている。すなわち、第１のスイッチング素子８のドレインは、高電位電源端子４に接続され、第１のスイッチング素子８のソースは、定電流素子９のドレインに接続され、定電流素子９のソースは、高電位出力端子６に接続されている。第１のスイッチング素子８及び定電流素子９は、例えば電界効果トランジスタ（ＦＥＴ）であり、例えば高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）であり、ノーマリオン型の素子である。
【００１１】
また、整流要素１０は、高電位出力端子６と低電位電源端子５との間に、低電位電源端子５から高電位出力端子６に向かう方向を順方向として接続される。すなわち、整流要素１０は、定電流素子９を介して、第１のスイッチング素子８に直列に接続される。整流要素１０は、ダイオード１１と第２のスイッチング素子１２とで構成される。第２のスイッチング素子１２のドレインは、高電位出力端子６に接続され、ソースはダイオード１１のカソードに接続され、ゲートはダイオード１１のアノードに接続される。また、ダイオード１１のアノードは、低電位電源端子５に接続される。ダイオード１１は、第１のスイッチング素子８よりも耐圧の低い、例えば、ショットキーバリアダイオード（ＳＢＤ）である。また、第２のスイッチング素子１２は、第１のスイッチング素子８と同一の耐圧を有し、例えばＦＥＴであり、例えばＨＥＭＴであり、ノーマリオン型の素子である。
【００１２】
さらに、スイッチング電源２においては、第１のインダクタ１３が、低電位電源端子５と低電位出力端子７との間に接続されている。第１のインダクタ１３は、照明負荷３を介して、第１のスイッチング素子８及び定電流素子９と直列に接続される。また、第２のインダクタ１４は、第１のインダクタ１３と磁気結合され、一端は低電位出力端子７に接続され、他端はコンデンサ１６を介して第１のスイッチング素子８の制御端子としてのゲートに接続される。
【００１３】
また、電圧生成回路１５は、定電流素子９の制御端子としてのゲートと低電位電源端子５との間に接続される。電圧生成回路１５は、生成する電圧値が調整可能に構成されている。さらに、平滑コンデンサ１７は、高電位出力端子６と低電位出力端子７との間に接続されている。
【００１４】
次に、スイッチング電源２の動作について説明する。
（１）電源電圧ＶＩＮが、高電位電源端子４と低電位電源端子５との間に供給されるとき、第１のスイッチング素子８及び定電流素子９はノーマリオン型の素子であるため、いずれもオンしている。そして、高電位電源端子４、第１のスイッチング素子８、定電流素子９、平滑コンデンサ１７、第１のインダクタ１３、低電位電源端子５の経路で電流が流れ、平滑コンデンサ１７が充電される。平滑コンデンサ１７の両端の電圧、すなわち高電位出力端子６と低電位出力端子７との間の電圧は、スイッチング電源２の出力電圧ＶＯＵＴとして、照明負荷３の照明光源１８に供給される。
【００１５】
（２）また、第１のスイッチング素子８及び定電流素子９がオンしているため、整流要素１０の両端には、ほぼ電源電圧ＶＩＮが印加される。ダイオード１１は逆バイアスとなり、整流要素１０には電流は流れない。このとき、整流要素１０の両端に印加される電圧は、ダイオード１１と第２のスイッチング素子１２とで分割されている。しかし、ダイオード１１は、スイッチング素子１２のゲート・ソース間電圧分を負担できればよく、第２のスイッチング素子１２で耐圧を確保することができる。
【００１６】
（３）出力電圧ＶＯＵＴが所定電圧に達すると、照明光源１８に電流が流れ、照明光源１８が点灯する。このとき、高電位電源端子４、第１のスイッチング素子８、定電流素子９、平滑コンデンサ１７及び照明光源１８、第１のインダクタ１３、低電位電源端子５の経路で電流が流れる。例えば、照明光源１８がＬＥＤの場合、この所定電圧は、ＬＥＤの順方向電圧であり、照明光源１８に応じて定まる。
【００１７】
（４）第１のインダクタ１３には、第１のスイッチング素子８、定電流素子９を介して電源電圧ＶＩＮが供給されるため、第１のインダクタ１３を流れる電流は増加していく。第２のインダクタ１４は、第１のインダクタ１３と磁気結合しているため、第２のインダクタ１４には、コンデンサ１６側を高電位とする極性の起電力が誘起される。そのため、第１のスイッチング素子８のゲートには、コンデンサ１６を介してソースに対して正の電位が供給され、第１のスイッチング素子８はオンの状態を維持する。
【００１８】
（５）ＦＥＴで構成された定電流素子９を流れる電流が所定の電流値を超えると、定電流素子９のドレイン・ソース間電圧は、急激に上昇する。そのため、第１のスイッチング素子８のゲート・ソース間電圧がしきい値電圧よりも低くなり、第１のスイッチング素子８はオフする。なお、所定の電流値は、電圧生成回路１５が生成する電圧値により設定される定電流素子９の飽和電流値である。
【００１９】
（６）第１のインダクタ１３は、整流要素１０、平滑コンデンサ１７及び照明負荷３、第１のインダクタ１３の経路で電流を流し続ける。そのため、照明光源１８は点灯を続ける。第１のインダクタ１３は、電磁エネルギーを放出するため、第１のインダクタ１３の電流は、減少していく。そのため、第２のインダクタ１４には、コンデンサ１６側を低電位とする極性の起電力が誘起される。第１のスイッチング素子８のゲートには、コンデンサ１６を介してソースに対して負の電位が供給され、第１のスイッチング素子８はオフの状態を維持する。
【００２０】
（７）第１のインダクタ１３に蓄積されていた電磁エネルギーがゼロになると、第１のインダクタ１３を流れる電流はゼロになる。このとき、出力電圧ＶＯＵＴは、所定電圧まで低下している。第２のインダクタ１４に誘起される起電力の方向が再び反転し、コンデンサ１６側を高電位とするような起電力が誘起される。これにより、第１のスイッチング素子８のゲートにソースよりも高い電位が供給され、第１のスイッチング素子８がオンする。これにより、上記（２）の状態に戻る。
【００２１】
以後、上記（２）〜（７）を繰り返す。これにより、第１のスイッチング素子８のオン及びオフへの切替が自動的に繰り返されて、照明光源１８には電源電圧ＶＩＮを降下した出力電圧ＶＯＵＴが供給される。また、照明光源１８に供給される電流は、定電流素子９により上限値の制限された定電流となる。そのため、照明光源１８を安定に点灯させることができる。
【００２２】
次に、本実施形態の効果について説明する。
本実施形態においては、整流要素１０は、第２のスイッチング素子１２で耐圧を確保し、ダイオード１１には、第１のスイッチング素子８よりも耐圧の低い素子を用いている。したがって、整流要素１０の順方向電圧を低減して、導通損失を低減することができる。
【００２３】
例えば整流要素１０の代わりに、逆方向回復時間の短いＳｉのＰＮ接合ダイオードだけを用いた場合、ダイオードには高耐圧の素子を用いる必要がある。例えば、６００Ｖ耐圧で高速ダイオードの順方向電圧は、例えば１．２Ｖ程度になる。したがって、例えば平均１Ａの電流が流れるとすると、ダイオードの導通損失は１．２Ｗになる。また、ＳｉのＰＮ接合ダイオードの場合は、ターンオフ時の逆方向回復による損失も生じる。例えば、逆方向回復時間ｔｒｒ＝１００ｎｓのダイオードを、電流ｉの変化率ｄｉ／ｄｔ＝５０Ａ／μｓで遮断する場合、周波数ｆ＝１ＭＨｚで動作しているとすると、逆方向回復による損失は、概略１Ｗ程度になる。
【００２４】
しかし、整流要素１０においては、ダイオード１１は、第１のスイッチング素子８よりも耐圧が低い素子であり、第２のスイッチング素子１２のゲート・ソース間電圧だけの耐圧を確保できればよい。例えば、耐圧２０ＶのＳＢＤの場合、順方向電圧は０．４Ｖ程度である。また、第２のスイッチング素子１２が、例えば６００Ｖ耐圧のＧａＮのノーマリオン型のＦＥＴの場合、オン抵抗は０．１Ω程度である。
【００２５】
したがって、上記と同様に例えば平均１Ａの電流が流れるとすると、ダイオード１１の導通損失は０．４Ｗ、第２のスイッチング素子１２の導通損失０．１Ｗとなり、整流要素１０の導通損失は０．５Ｗになる。また、ＳＢＤは、原理的に逆方向回復がないため、これに伴う損失はゼロであり、整流要素１０のターンオフ時のスイッチング損失もゼロである。
【００２６】
このように、整流要素１０は、導通損失を低減でき、またＳＢＤのダイオード１１においてはターンオフ時のスイッチング損失がないため、高耐圧のダイオードだけを用いた場合と比較して、整流要素１０による電力損失を低減することができる。したがって、スイッチング電源２においては、第１のスイッチング素子８がオフしたときの電力損失を低減することができる。
【００２７】
また、スイッチング電源２は、電源電圧ＶＩＮを降圧した出力電圧ＶＯＵＴを出力する降圧形のスイッチング電源である。第１のスイッチング素子８がオンの期間をＴｏｎ、オフの期間をＴｏｆｆとすると、期間Ｔｏｎの１サイクルＴ＝Ｔｏｎ＋Ｔｏｆｆに対する比（デューティ比）αは、α＝Ｔｏｎ／Ｔ＝ＶＯＵＴ／ＶＩＮとなる。
【００２８】
したがって、降圧比ＶＩＮ／ＶＯＵＴが高いほど、デューティ比αは小さくなり、第１のスイッチング素子８がオフする期間が長くなる。例えば、商用電源を整流した１００Ｖ〜２４０Ｖの電源電圧ＶＩＮが、高電位電源端子４と低電位電源端子５との間に供給され、照明光源１８として順方向電圧５０Ｖ以下のＬＥＤを点灯させる場合、デューティ比αは０．５以下になる。第１のスイッチング素子８がオフの期間Ｔｏｆｆの方がオンの期間Ｔｏｎよりも長く、整流要素１０の順方向電圧による電力損失を低減する効果が大きい。
【００２９】
さらに、第１のスイッチング素子８、定電流素子９、第２のスイッチング素子１２などの各素子としてＨＥＭＴを用いた場合、高周波動作が可能となる。例えば、メガヘルツオーダーの動作が可能となる。特に、ＧａＮ系ＨＥＭＴを用いた場合、より一層の高周波動作が可能であると共に、素子耐圧が高いため、同一耐圧とした場合のチップサイズを小型化できる。
【００３０】
図２は、第１の実施形態に係る電源回路を含む照明装置を例示する他の回路図である。
図２に表したように、照明装置１ａは、入力される直流の電源電圧ＶＩＮを電圧ＶＯＵＴに昇圧するスイッチング電源２ａと、スイッチング電源２ａの負荷回路となる照明負荷３を備えている。照明負荷３については、図１のものと同様であり、照明光源１８は、スイッチング電源２ａから電圧ＶＯＵＴを供給されて点灯する。なお、図２において、図１と同一の要素には、同一の符号を付している。
【００３１】
スイッチング電源２ａにおいては、第１のスイッチング素子８と定電流素子９とが、第１のインダクタ１３を介して、高電位電源端子４と低電位電源端子５との間に直列に接続されている。すなわち、第１のスイッチング素子８のドレインは、第１のインダクタ１３を介して、高電位電源端子４に接続され、第１のスイッチング素子８のソースは、定電流素子９のドレインに接続され、定電流素子９のソースは、低電位電源端子５に接続されている。第１のスイッチング素子８及び定電流素子９は、図１におけるものと同様であり、例えば電界効果トランジスタ（ＦＥＴ）であり、例えば高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）であり、ノーマリオン型の素子である。
【００３２】
また、整流要素１０は、第１のインダクタ１３及び第１のスイッチング素子８と、高電位出力端子６との間に、第１のスイッチング素子８から高電位出力端子６に向かう方向を順方向として接続される。すなわち、整流要素１０は、第１のスイッチング素子８に直列に接続される。整流要素１０は、図１におけるものと同様であり、ダイオード１１と第２のスイッチング素子１２とで構成される。
【００３３】
さらに、スイッチング電源２ａにおいては、第２のインダクタ１４は、第１のインダクタ１３と磁気結合され、一端は低電位電源端子５に接続され、他端はコンデンサ１６を介して第１のスイッチング素子８の制御端子としてのゲートに接続される。
【００３４】
また、電圧生成回路１５は、定電流素子９の制御端子としてのゲートと低電位電源端子５との間に接続される。電圧生成回路１５は、図１におけるものと同様であり、生成する電圧値が調整可能に構成されている。さらに、平滑コンデンサ１７は、高電位出力端子６と低電位出力端子７との間に接続されている。
【００３５】
次に、スイッチング電源２ａの動作について説明する。
（１ａ）電源電圧ＶＩＮが、高電位電源端子４と低電位電源端子５との間に供給されるとき、第１のスイッチング素子８及び定電流素子９はノーマリオン型の素子であるため、いずれもオンしている。そして、高電位電源端子４、第１のインダクタ１３、第１のスイッチング素子８、定電流素子９、低電位電源端子５の経路で電流が流れる。
【００３６】
（２ａ）また、第１のスイッチング素子８及び定電流素子９がオンしているため、整流要素１０の両端には、ほぼ出力電圧ＶＯＵＴが印加される。ダイオード１１は逆バイアスとなり、整流要素１０には電流は流れない。このとき、整流要素１０の両端に印加される電圧は、ダイオード１１と第２のスイッチング素子１２とで分割されている。しかし、ダイオード１１は、スイッチング素子１２のゲート・ソース間電圧分を負担できればよく、第２のスイッチング素子１２で耐圧を確保することができる。
【００３７】
（３ａ）第１のインダクタ１３には、第１のスイッチング素子８、定電流素子９を介して電源電圧ＶＩＮが供給されるため、第１のインダクタ１３を流れる電流は増加していく。第２のインダクタ１４は、第１のインダクタ１３と磁気結合しているため、第２のインダクタ１４には、コンデンサ１６側を高電位とする極性の起電力が誘起される。そのため、第１のスイッチング素子８のゲートには、コンデンサ１６を介してソースに対して正の電位が供給され、第１のスイッチング素子８はオンの状態を維持する。
【００３８】
（４ａ）ＦＥＴで構成された定電流素子９を流れる電流が所定の電流値を超えると、定電流素子９のドレイン・ソース間電圧は、急激に上昇する。そのため、第１のスイッチング素子８のゲート・ソース間電圧がしきい値電圧よりも低くなり、第１のスイッチング素子８はオフする。なお、所定の電流値は、電圧生成回路１５が生成する電圧値により設定される定電流素子９の飽和電流値である。
【００３９】
（５ａ）第１のインダクタ１３は、整流要素１０、平滑コンデンサ１７、低電位電源端子５の経路で電流を流し続け、平滑コンデンサ１７が充電される。平滑コンデンサ１７の両端の電圧、すなわち高電位出力端子６と低電位出力端子７との間の電圧は、スイッチング電源２ａの出力電圧ＶＯＵＴとして、照明負荷３の照明光源１８に供給される。
【００４０】
（６ａ）出力電圧ＶＯＵＴが所定電圧に達すると、照明光源１８に電流が流れ、照明光源１８が点灯する。このとき、高電位電源端子４、第１のインダクタ１３、整流要素１０、平滑コンデンサ１７及び照明光源１８、低電位電源端子５の経路で電流が流れる。例えば、照明光源１８がＬＥＤの場合、この所定電圧は、ＬＥＤの順方向電圧であり、照明光源１８に応じて定まる。
【００４１】
（７ａ）第１のインダクタ１３は、整流要素１０、平滑コンデンサ１７及び照明光源１８、低電位電源端子５の経路で電流を流し続ける。そのため、照明光源１８は点灯を続ける。第１のインダクタ１３は、電磁エネルギーを放出するため、第１のインダクタ１３の電流は、減少していく。そのため、第２のインダクタ１４には、コンデンサ１６側を低電位とする極性の起電力が誘起される。第１のスイッチング素子８のゲートには、コンデンサ１６を介してソースに対して負の電位が供給され、第１のスイッチング素子８はオフの状態を維持する。
【００４２】
（８ａ）第１のインダクタ１３に蓄積されていた電磁エネルギーがゼロになると、第１のインダクタ１３を流れる電流はゼロになる。このとき、出力電圧ＶＯＵＴは、電源電圧ＶＩＮにほぼ等しい電圧値になる。または出力電圧ＶＯＵＴが、上記の所定電圧よりも低下したとき、第１のインダクタ１３を流れる電流はほぼゼロになる。
第２のインダクタ１４に誘起される起電力の方向が再び反転し、コンデンサ１６側を高電位とするような起電力が発生する。これにより、第１のスイッチング素子８のゲートにソースよりも高い電位が印加され、第１のスイッチング素子８がオンする。これにより、上記（１ａ）の状態に戻る。
【００４３】
以後、上記（１ａ）〜（８ａ）を繰り返す。これにより、第１のスイッチング素子８のオン及びオフへの切替が自動的に繰り返されて、照明光源１８には電源電圧ＶＩＮを昇圧した出力電圧ＶＯＵＴが供給される。なお、照明光源１８に供給される電流は、定電流素子９により上限値の制限された定電流となる。そのため、照明光源１８を安定に点灯させることができる。
【００４４】
次に、第２の実施形態の効果について説明する。
第２の実施形態においても、第１のスイッチング素子８がオフしたとき、第１のインダクタ１３の電流は、整流要素１０を流れる。したがって、第２の実施形態の効果は、第１の実施形態の効果と同様である。ただし、スイッチング電源２ａは、電源電圧ＶＩＮを昇圧した出力電圧ＶＯＵＴを出力する昇圧形のスイッチング電源である。したがって、デューティ比αは、α＝Ｔｏｎ／Ｔ＝１−ＶＩＮ／ＶＯＵＴとなる。
【００４５】
昇圧比ＶＯＵＴ／ＶＩＮが低いほど、デューティ比αは小さくなり、第１のスイッチング素子８がオフする期間が長くなる。例えば、一次電池や二次電池などの電源電圧ＶＩＮが、高電位電源端子４と低電位電源端子５との間に供給され、照明光源１８としてＬＥＤを点灯させる場合などにおいて、昇圧比が２以下の場合は、デューティ比αは０．５以下になる。第１のスイッチング素子８がオフの期間Ｔｏｆｆの方がオンの期間Ｔｏｎよりも長く、整流要素１０の順方向電圧による電力損失を低減する効果が大きい。
第２の実施形態における上記以外の効果は、上記の第１の実施形態と同様である。
【００４６】
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、種々の変形が可能である。
【００４７】
例えば、前述の第１及び第２の実施形態においては、第１のスイッチング素子８及び定電流素子９がノーマリオン型の素子である例を示したが、本発明はこれに限定されず、ノーマリオフ型の素子であってもよい。この場合は、電源電圧ＶＩＮの供給を開始したとき、スイッチング電源２、２ａを起動させるための起動回路が必要になる。
【００４８】
また、スイッチング電源の構成は、図１及び図２に表したものに限定されない。例えば、第１のインダクタ１３は、高電位電源端子４、第１のスイッチング素子８、定電流素子９、平滑コンデンサ１７、低電位電源端子５の経路にあればよく、定電流素子９と整流要素１０との接続点と高電位出力端子６との間に接続されてもよい。
【００４９】
また、第１のスイッチング素子８、定電流素子９及び第２のスイッチング素子１２はＧａＮ系ＨＥＭＴには限定されない。例えば、半導体基板に炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）やダイヤモンドのようなワイドバンドギャップを有する半導体（ワイドバンドギャップ半導体）を用いて形成した半導体素子でもよい。ここで、ワイドバンドギャップ半導体とは、バンドギャップが約１．４ｅＶのヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体をいう。例えば、バンドギャップが１．５ｅＶ以上の半導体、リン化ガリウム（ＧａＰ、バンドギャップ約２．３ｅＶ）、窒化ガリウム（ＧａＮ、バンドギャップ約３．４ｅＶ）、ダイアモンド（Ｃ、バンドギャップ約５．２７ｅＶ）、窒化アルミニウム（ＡｌＮ、バンドギャップ約５．９ｅＶ）、炭化ケイ素（ＳｉＣ）などが含まれる。このようなワイドバンドギャップ半導体素子は、寄生容量が小さく高速動作が可能なため、さらにスイッチング電源の小型化、スイッチング損失の低減が可能である。
【００５０】
さらにまた、照明光源１８はＬＥＤに限らず、ＥＬやＯＬＥＤなどでもよく、照明負荷３には、複数個の照明光源１８が直列又は並列に接続されていてもよい。
また、前述の第１及び第２の実施形態においては、スイッチング電源の負荷として照明光源を用いる場合を例示したが、例示したスイッチング電源は、照明光源だけでなく、直流で駆動される負荷であれば用いることができる。
【符号の説明】
【００５１】
１、１ａ…照明装置、  ２、２ａ…スイッチング電源、  ３…照明負荷、  ４…高電位電源端子、  ５…低電位電源端子、  ６…高電位出力端子、  ７…低電位出力端子、  ８…第１のスイッチング素子、  ９…定電流素子、  １０…整流素子、  １１…ダイオード、  １２…第２のスイッチング素子、  １３…第１のインダクタ、  １４…第２のインダクタ、  １５…電圧生成回路、  １６…コンデンサ、  １７…平滑コンデンサ、  １８…照明光源
【図１】
2013013231.tif 000003
【図２】
2013013231.tif 000004