(57)【要約】【課題】積層アライメントエラーが発生してもインダクタンス容量が変化が最小化されたチップインダクタおよびその製造方法を提供する。【解決手段】Ｃパターン電極が形成された磁性シートとＩパターン電極が形成された磁性シートが交互に積層されてなる積層体と、前記磁性シートを貫通し、前記Ｃパターン電極とＩパターン電極を連結するビアと、前記積層体の両側部に設けられた外部電極端子と、を含む、チップインダクタおよびその製造方法。【選択図】図２
2013243366.tif 000002
【特許請求の範囲】
【請求項１】
Ｃパターン電極が形成された磁性シートとＩパターン電極が形成された磁性シートが交互に積層されてなる積層体と、
前記磁性シートを貫通し、前記Ｃパターン電極とＩパターン電極を連結するビアと、
前記積層体の両側部に設けられた外部電極端子と、を含む、チップインダクタ。
【請求項２】
前記ビアは、
前記Ｃパターン電極が形成された磁性シートに形成されて前記Ｃパターン電極の一端とＩパターン電極の一端を連結する第１ビアと、
前記Ｉパターン電極が形成された磁性シートに形成されて前記Ｉパターン電極とＣパターン電極の他端を連結する第２ビアと、からなる、請求項１に記載のチップインダクタ。
【請求項３】
前記Ｃパターン電極のパターンラインは、円形、楕円形、四角形である、請求項１に記載のチップインダクタ。
【請求項４】
前記Ｃパターン電極の両端部間のギャップ間隔は５μｍ〜１００μｍである、請求項１に記載のチップインダクタ。
【請求項５】
前記Ｉパターン電極の長さは、前記Ｃパターン電極の両端部間のギャップ間隔より大きい、請求項４に記載のチップインダクタ。
【請求項６】
前記Ｃパターン電極の両端部間のギャップ間隔と、前記Ｉパターン電極の長さとの割合は１．１〜１．３である、請求項５に記載のチップインダクタ。
【請求項７】
前記磁性シートを仮想の４象限に分割したときに、前記Ｃパターン電極の両端部間のギャップはいずれか一つの象限に配置されるか連続する二つの象限にかけて配置される、請求項１に記載のチップインダクタ。
【請求項８】
前記Ｃパターン電極の両端部間のギャップは前記Ｃパターン電極の長軸に位する、請求項１に記載のチップインダクタ。
【請求項９】
前記積層体の最上層および最下層には引き出し電極が形成された磁性シートがさらに設けられ、前記最上層の磁性シートに形成された引き出し電極の一端は左側（または右側）の外部電極端子と連結され、他端は下層のＣパターン電極またはＩパターン電極と連結され、前記最下層の磁性シートに形成された引き出し電極の一端は右側（または左側）の外部電極端子と連結され、他端は上層のＣパターン電極またはＩパターン電極と連結される、請求項１に記載のチップインダクタ。
【請求項１０】
前記引き出し電極は、引き出し電極とその下層または上層のＣパターン電極またはＩパターン電極の接触点で電流の流れが順方向になるように配置される、請求項９に記載のチップインダクタ。
【請求項１１】
Ｃパターン電極が形成された磁性シートとＩパターン電極が形成された磁性シートを交互に積層する段階と、
積層された磁性シートを加圧、焼成する段階と、
前記加圧、焼成段階により得られた積層体の両側部に外部電極端子を形成する段階と、を含む、チップインダクタの製造方法。
【請求項１２】
多数の領域に区画された磁性シートの各領域にＣパターン電極またはＩパターン電極を形成するにあたり、前記Ｃパターン電極とＩパターン電極が交互に配置されるように形成する段階と、
前記磁性シートを多数枚積層するにあたり、上層のＣパターン電極（または上層のＩパターン電極）と下層のＩパターン電極（または下層のＣパターン電極）が整列するように上層または下層の磁性シートを移動させて積層する段階と、
前記積層された磁性シートを加圧、焼成した後に、切断工程により各領域の積層体を個別化する段階と、
前記個別化した積層体の両側部に外部電極端子を形成する段階と、を含む、チップインダクタの製造方法。
【請求項１３】
前記磁性シートにＣパターン電極またはＩパターン電極を形成する前に、前記磁性シートの予め指定された位置にビアを形成する段階をさらに含む、請求項１２に記載のチップインダクタの製造方法。
【請求項１４】
前記磁性シートにＣパターン電極とＩパターン電極を形成する段階において、前記Ｃパターン電極とＩパターン電極がｘ軸方向に交互に配置されるように形成する、請求項１２に記載のチップインダクタの製造方法。
【請求項１５】
前記磁性シートを積層する段階において、上層または下層の磁性シートをｘ軸方向に所定領域だけ移動させて積層する、請求項１４に記載のチップインダクタの製造方法。
【請求項１６】
前記磁性シートにＣパターン電極とＩパターン電極を形成する段階において、前記Ｃパターン電極とＩパターン電極がｙ軸方向に交互に配置されるように形成する、請求項１２に記載のチップインダクタの製造方法。
【請求項１７】
前記磁性シートを積層する段階において、上層または下層の磁性シートをｙ軸方向に所定領域だけ移動させて積層する、請求項１６に記載のチップインダクタの製造方法。
【請求項１８】
前記磁性シートにＣパターン電極とＩパターン電極を形成する段階において、前記Ｃパターン電極とＩパターン電極がｘ軸およびｙ軸方向に交互に配置されるように形成する、請求項１２に記載のチップインダクタの製造方法。
【請求項１９】
前記磁性シートを積層する段階において、上層または下層の磁性シートをｘ軸およびｙ軸方向にそれぞれ所定領域だけ移動させて積層する、請求項１８に記載のチップインダクタの製造方法。
【請求項２０】
多数の領域に区画された第１磁性シートの各領域にＣパターン電極を形成し、多数の領域に区画された第２磁性シートの各領域にＩパターン電極を形成する段階と、
前記第１磁性シートと第２磁性シートを交互に積層する段階と、
前記積層された磁性シートを加圧、焼成した後に、切断工程により各領域の積層体を個別化する段階と、
前記個別化した積層体の両側部に外部電極端子を形成する段階と、を含む、チップインダクタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップインダクタに関し、より詳細には、チップインダクタ内部のパターン電極に関する。
【背景技術】
【０００２】
近年、電子機器および通信機器の飛躍的な発達に伴い、電子機器および通信機器の頻繁な使用による相互干渉のため通信障害などの問題が頻繁に発生している。このように、無線通信機器およびマルチメディアの使用に伴う電磁気的環境を改善するために電磁気障害規制が強化されている。
【０００３】
近年、このような傾向により、電磁波障害除去素子に関する開発が要求され、その部品の需要が急増するに伴い、機能の複雑化、高集積化および高効率化への技術が発展している。この中、積層型チップインダクタは、高周波のノイズを除去するフィルタとしてパーソナルコンピュータ、携帯電話および通信装置に主に用いられている。
【０００４】
韓国公開特許第１０−２００１−０００５１６１号公報を参照すると、従来のチップインダクタは、内部電極が印刷された多数枚の磁性シートが積層されてなる積層体と、前記積層体の両側部に外部電極端子と、が基本構造として設けられている。
【０００５】
ここで、各層の内部電極は、製造の便宜上、通常同一形状のパターンに製作される。例えば、図１１は先行技術文献に開示されたチップインダクタを示すものであり、最上層および最下層以外の各層の内部電極１はすべて∩状にパターニングされた電極を使用している。
【０００６】
しかし、このような構造では、数十枚または数百枚の磁性シートを積層する過程で、磁性シート間の積層アライメントエラー（ａｌｉｇｎｍｅｎｔ  ｅｒｒｏｒ）が発生した場合に、コイル内部の断面積が大幅に変動してインダクタンス容量が所定数値に制御されないという問題がある。
【０００７】
例えば、図１２ａのように上層または下層の磁性シートが内側に押された場合、上層の内部電極と下層の内部電極との間隔Ｌ１は正常に積層された場合より減少し、それだけコイル内部の断面積は減少する。また、図１２ｂのように上層または下層の磁性シートが外側に押された場合、上層の内部電極と下層の内部電極との間隔Ｌ２は正常に積層された場合より増加し、それだけコイル内部の断面積は増加する。
【０００８】
近年、機能の複雑化および高集積化と、小型化の傾向に伴い、より精密に制御されたインダクタンス容量が要求されるが、このような積層アライメントエラーによってインダクタンス容量が変動すると製品の信頼性が低下し、特に、図１２ｂのような場合、内部電極と外部電極端子がショート（ｓｈｏｒｔ）する恐れがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】韓国公開特許第１０−２００１−０００５１６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、前記のような問題を解決するためのものであり、積層アライメントエラーが発生してもインダクタンス容量が変化しないチップインダクタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記のような目的を果たすために導き出された本発明は、Ｃパターン電極が形成された磁性シートとＩパターン電極が形成された磁性シートが交互に積層されてなる積層体と、前記磁性シートを貫通し、前記Ｃパターン電極とＩパターン電極を連結するビアと、前記積層体の両側部に設けられた外部電極端子と、を含む、チップインダクタを提供する。
【００１２】
ここで、前記ビアは、前記Ｃパターン電極が形成された磁性シートに形成されて前記Ｃパターン電極の一端とＩパターン電極の一端を連結する第１ビアと、前記Ｉパターン電極が形成された磁性シートに形成されて前記Ｉパターン電極とＣパターン電極の他端を連結する第２ビアと、からなることができる。
【００１３】
また、前記Ｃパターン電極のパターンラインは、円形、楕円形、四角形になることができる。
【００１４】
また、前記Ｃパターン電極の両端部間のギャップ間隔は５μｍ〜１００μｍであることがある。
【００１５】
また、前記Ｉパターン電極の長さは、前記Ｃパターン電極の両端部間のギャップ間隔より大きく形成されることができる。
【００１６】
また、前記Ｃパターン電極の両端部間のギャップ間隔と、前記Ｉパターン電極の長さとの割合は１．１〜１．３であることがある。
【００１７】
また、前記磁性シートを仮想の４象限に分割したときに、前記Ｃパターン電極の両端部間のギャップはいずれか一つの象限に配置されるか連続する二つの象限にかけて配置されることができる。
【００１８】
また、前記積層体の最上層および最下層には引き出し電極が形成された磁性シートがさらに設けられ、前記最上層の磁性シートに形成された引き出し電極の一端は左側（または右側）の外部電極端子と連結され、他端は下層のＣパターン電極またはＩパターン電極と連結され、前記最下層の磁性シートに形成された引き出し電極の一端は右側（または左側）の外部電極端子と連結され、他端は上層のＣパターン電極またはＩパターン電極と連結されることができる。
【００１９】
また、前記引き出し電極と連結されるＣパターン電極の両端部のうち右側の外部電極端子と近い端部は左側の外部電極端子に連結された引き出し電極と連結され、左側の外部電極端子と近い端部は右側の外部電極端子に連結された引き出し電極と連結されることができる。
【００２０】
また、前記引き出し電極と連結されるＩパターン電極の両端部のうち右側の外部電極端子と近い端部が右側の外部電極端子に連結された引き出し電極と連結され、左側の外部電極端子に近い端部が左側の外部電極端子に連結された引き出し電極と連結されることができる。
【００２１】
このような本発明のチップインダクタを製造する方法は、Ｃパターン電極が形成された磁性シートとＩパターン電極が形成された磁性シートを交互に積層する段階と、積層された磁性シートを加圧、焼成する段階と、前記加圧、焼成段階と、により得られた積層体の両側部に外部電極端子を形成する段階と、を含むことができる。
【００２２】
また他の製造方法において、多数の領域に区画された磁性シートの各領域にＣパターン電極またはＩパターン電極を形成するにあたり、前記Ｃパターン電極とＩパターン電極が交互に配置されるように形成する段階と、前記磁性シートを多数枚積層するにあたり、上層のＣパターン電極（または上層のＩパターン電極）と下層のＩパターン電極（または下層のＣパターン電極）が整列するように上層または下層の磁性シートを移動させて積層する段階と、前記積層された磁性シートを加圧、焼成した後に、切断工程により各領域の積層体を個別化する段階と、前記個別化した積層体の両側部に外部電極端子を形成する段階と、を含むことができる。
【００２３】
ここで、前記磁性シートにＣパターン電極またはＩパターン電極を形成する前に、前記磁性シートの予め指定された位置にビアを形成する段階をさらに含むことができる。
【００２４】
また、前記磁性シートにＣパターン電極とＩパターン電極を形成する段階において、前記Ｃパターン電極とＩパターン電極がｘ軸方向に交互に配置されるように形成することができ、この際、前記磁性シートを積層する段階において、上層または下層の磁性シートをｘ軸方向に所定領域だけ移動させて積層することができる。
【００２５】
また、前記磁性シートにＣパターン電極とＩパターン電極を形成する段階において、前記Ｃパターン電極とＩパターン電極がｙ軸方向に交互に配置されるように形成することができ、この際、前記磁性シートを積層する段階において、上層または下層の磁性シートをｙ軸方向に所定領域だけ移動させて積層することができる。
【００２６】
また、前記磁性シートにＣパターン電極とＩパターン電極を形成する段階において、前記Ｃパターン電極とＩパターン電極がｘ軸およびｙ軸方向に交互に配置されるように形成することができ、この際、前記磁性シートを積層する段階において、上層または下層の磁性シートをｘ軸およびｙ軸方向にそれぞれ所定領域だけ移動させて積層することができる。
【００２７】
一方、本発明のチップインダクタを製造するまた他の方法において、多数の領域に区画された第１磁性シートの各領域にＣパターン電極を形成し、多数の領域に区画された第２磁性シートの各領域にＩパターン電極を形成する段階と、前記第１磁性シートと第２磁性シートを交互に積層する段階と、前記積層された磁性シートを加圧、焼成した後に、切断工程により各領域の積層体を個別化する段階と、前記個別化した積層体の両側部に外部電極端子を形成する段階と、を含むことができる。
【発明の効果】
【００２８】
本発明によれば、磁性シートの積層過程で積層アライメントエラーが発生してもコイル内部の断面積はほとんど変化することなく、これにより、インダクタンス容量変化を最小化することができ、製品信頼性を大きく高めることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明に係るチップインダクタの外観斜視図である。
【図２】本発明に係るチップインダクタの分解斜視図である。
【図３ａ】Ｃパターン電極の例示図である。
【図３ｂ】Ｃパターン電極の例示図である。
【図３ｃ】Ｃパターン電極の例示図である。
【図４ａ】積層アライメントエラーが発生したときにＣパターン電極とＩパターン電極の連結構造を説明するための平面図である。
【図４ｂ】積層アライメントエラーが発生したときにＣパターン電極とＩパターン電極の連結構造を説明するための平面図である。
【図５ａ】Ｃパターン電極の形成位置を示す平面図である。
【図５ｂ】Ｃパターン電極の形成位置を示す平面図である。
【図５ｃ】Ｃパターン電極の形成位置を示す平面図である。
【図６】本発明に含まれた引き出し電極の配置変形例を説明するための図である。
【図７ａ】Ｃパターン電極とＩパターン電極の配置順序を説明するための平面図である。
【図７ｂ】Ｃパターン電極とＩパターン電極の配置順序を説明するための平面図である。
【図７ｃ】Ｃパターン電極とＩパターン電極の配置順序を説明するための平面図である。
【図８ａ】一面に多数のＣパターン電極とＩパターン電極が形成された磁性シートが積層された状態を示す平面図である。
【図８ｂ】一面に多数のＣパターン電極とＩパターン電極が形成された磁性シートが積層された状態を示す平面図である。
【図９ａ】Ｃパターン電極が形成された第１磁性シートの平面図である。
【図９ｂ】Ｉパターン電極が形成された第２磁性シートの平面図である。
【図１０】第１磁性シートと第２磁性シートが積層された状態を示す平面図である。
【図１１】先行技術文献に開示されたチップインダクタを示す図である。
【図１２ａ】積層アライメントエラーが発生したときの従来のチップインダクタの内部平面図である。
【図１２ｂ】積層アライメントエラーが発生したときの従来のチップインダクタの内部平面図である。
【発明を実施するための形態】
【００３０】
本発明の利点および特徴、またそれらを果たす方法は、添付図面とともに詳細に後述される実施形態を参照すると明確になるであろう。しかし、本発明は以下で開示される実施形態に限定されず、相異なる多様な形態で具現されることができる。本実施形態は、本発明の開示が完全になるようにするとともに、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に伝達するために提供されることができる。
【００３１】
本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定しようとするものではない。本明細書で、単数型は文句で特別に言及しない限り複数型も含む。また、本明細書で言及された構成要素、段階、動作および／または素子は一つ以上の他の構成要素、段階、動作および／または素子の存在または追加を排除しない。
【００３２】
以下、添付の図面を参照して本発明の構成および作用効果についてより詳細に説明する。
【００３３】
図１は本発明に係るチップインダクタの外観斜視図であり、図２は本発明に係るチップインダクタの分解斜視図である。
【００３４】
図１および図２を参照すると、本発明に係るチップインダクタは、Ｃパターン電極１４１が形成された磁性シート１４０とＩパターン電極１５１が形成された磁性シート１５０が交互に積層されてなる積層体１００と、前記積層体１００の両側部に設けられた外部電極端子２００と、を含むことができる。前記積層体１００は、多数枚の磁性シート１４０、１５０が積層された後に加圧、焼結工程により完成されるものであり、隣接する磁性シート同士はその境界を区別できないほどに一体化している。
【００３５】
前記Ｃパターン電極１４１はＣ形状にパターニングされた電極を意味し、Ｉパターン電極１５１はＩ形状にパターニングされた電極を意味する。より広い概念で前記Ｃパターン電極１４１は閉ループで一部が開口されたすべての形状を含むことができ、Ｉパターン電極１５１はその開口されたギャップを継ぐすべての形状を含むことができる。例えば、前記Ｃパターン電極１４１は、図３ａのように［ 形状にパターニングされた電極であってもよく、図３ｂまたは図３ｃのように開口されたギャップ以外のパターンラインが円形や四角形などであってもよい。
【００３６】
前記Ｃパターン電極１４１のパターンラインが図２や図３ｂのように円形や楕円形の曲線をなす場合、電流の流れが良好になり直流抵抗特性（Ｒｄｃ）を改善することができる。一方、図３ａの［ 形状や図３ｃの四角形状のように角部が角ばっている場合には内部断面積を高めることができ、これによりインダクタンス容量を最大化することができる。
【００３７】
一方、前記Ｃパターン電極１４１は、より高いインダクタンス容量を実現するために磁性シート１４０、１５０の周縁に配置されることが最も有利であるため、前記Ｃパターン電極１４１は、直方体のチップ形状に合わせて、円形よりは楕円形、正四角形よりは直四角形に形成することが好ましい。
【００３８】
また、図２に関する説明に戻り、前記Ｃパターン電極１４１とＩパターン電極１５１は、前記磁性シート１４０、１５０を貫通するビア１４２、１５２を介して互いに電気的に連結されることができる。より具体的には、前記ビア１４２、１５２は、前記Ｃパターン電極１４１が形成された磁性シート１４０に形成されて前記Ｃパターン電極１４１の一端１４１ａとＩパターン電極１５１の一端１５１ａを連結する第１ビア１４２と、前記Ｉパターン電極１５１が形成された磁性シート１５０に形成されて前記Ｉパターン電極１５１の他端１５１ｂとＣパターン電極１４１の他端１４１ｂを連結する第２ビア１５２と、からなることができる。
【００３９】
すなわち、前記Ｃパターン電極１４１の一端１４１ａは前記第１ビア１４２を介してその下部のＩパターン電極１５１の一端１５１ａと連結され、Ｉパターン電極１５１の他端１５１ｂは前記第２ビア１５２を介してその下部のＣパターン電極１４１の他端１４１ｂと連結される。このような連結構造により、多数のＣパターン電極１４１とＩパターン電極１５１は互いに電気的に連結されて一つのコイルとして動作する。
【００４０】
このように、コイルをなす電極パターンがＣパターン電極１４１とＩパターン電極１５１とからなる場合、製造過程中に磁性シート間の積層アライメントエラー（ａｌｉｇｎｍｅｎｔ  ｅｒｒｏｒ）が発生してもコイル内部の断面積はほとんど変動せず、これにより、インダクタンス容量変化を最小化することができる。
【００４１】
図４ａおよび図４ｂは積層アライメントエラーが発生した場合のＣパターン電極１４１とＩパターン電極１５１の連結構造を示す平面図であり、これを参照すると、本発明のようにＣパターン電極１４１とＩパターン電極１５１の連結構造では、積層アライメントエラーが発生してもコイル内部の断面積がほとんど変化しないことが分かる。すなわち、図４ａのように、ｙ軸方向にアライメントエラーが発生して前記Ｉパターン電極１５１が上側方向に押される場合、Ｃパターン電極１４１とＩパターン電極１５１の連結位置が変化するだけであって、コイル内部の断面積は変化しないことが分かる。
【００４２】
また、図４ｂのように、ｘ軸方向にアライメントエラーが発生して前記Ｉパターン電極１５１が外側方向に押される場合、変動するコイル内部の断面積は前記Ｃパターン電極１４１の両端部間のギャップ△Ｇ間隔×Ｉパターン電極１５１の押された長さにすぎないため、コイル内部の断面積はほとんど変化しないことが分かる。
【００４３】
ここで、アライメントエラーがｘ軸方向に発生した場合、変動するコイル内部の断面積は前記Ｃパターン電極１４１の両端部間のギャップ△Ｇ間隔に比例するため、前記Ｃパターン電極１４１の両端部間のギャップ△Ｇ間隔が狭いほど有利である。ただし、ギャップ△Ｇ間隔が狭すぎるとスクリーン印刷などによる前記Ｃパターン電極１４１の形成過程でＣパターン電極１４１の両端部間が互いにショートする可能性が高くなる。また、前記Ｃパターン電極１４１とＩパターン電極１５１を連結するビアが密集するため周辺との段差が発生し、これはクラックや剥離などの不良を誘発する要因となる。そのため、前記Ｃパターン電極１４１の両端部間のギャップ△Ｇ間隔としては５μｍ〜１００μｍの範囲内で適切な値を選択することが好ましい。
【００４４】
また、前記Ｃパターン電極１４１とＩパターン電極１５１との連結性を確保するために、前記Ｉパターン電極１５１の長さ△Ｌは前記Ｃパターン電極１４１の両端部間のギャップ△Ｇ間隔より大きく形成することが好ましい。ここで、前記Ｉパターン電極１５１の長さ△Ｌはビアが接触する端部まで含む概念である。
【００４５】
前記Ｃパターン電極１４１の両端部間のギャップ△Ｇ間隔に対する前記Ｉパターン電極１５１の長さ△Ｌが長いほどＣパターン電極１４１とＩパターン電極１５１の連結可能性は高くなるが、長すぎると積層アライメントエラーが発生したときにＩパターン電極１５１の一端が外部電極端子２００とショートする恐れがある。そのため、前記Ｃパターン電極１４１の両端部間のギャップ△Ｇ間隔と前記Ｉパターン電極１５１の長さ△Ｌとの割合としては１．１〜１．３の範囲内で適切な値を選択することが好ましい。
【００４６】
また、前記Ｃパターン電極の両端部間のギャップ△Ｇは前記Ｃパターン電極の長軸に位置するか短軸に位置してもよく、前記磁性シートを仮想の４象限、即ち、第一象限、第二象限、第三象限および第四象限に分割したときに４象限のいずれか一つの象限に配置することができる。
【００４７】
例えば、図５ａに示されたように両端部間のギャップ△Ｇが第二象限に配置するか、図５ｂに示されたように第四象限に配置してもよい。または、図５ｃに示されたように連続する二つの象限（第一象限、第二象限）にかけて配置してもよい。このように、本発明において前記Ｃパターン電極１４１の両端部間のギャップ△Ｇはその形成位置が特に制限されない。
【００４８】
また、図２に関する説明に戻り、本発明のチップインダクタは、前記積層体１００の最上層および最下層に引き出し電極１６１、１７１が形成された磁性シート１６０、１７０をさらに含むことができる。
【００４９】
前記引き出し電極１６１、１７１は、Ｃパターン電極１４１またはＩパターン電極１５１と前記外部電極端子２００とを連結するための電極であり、例えば、前記最上層の磁性シート１６０に形成された引き出し電極１６１の一端１６１ａは左側（または右側）の外部電極端子２００と連結され、他端１６１ｂは磁性シート１６０を貫通するビア１６２を介して下層のＣパターン電極１４１と連結されることができる。
【００５０】
同様に、前記最下層の磁性シート１７０に形成された引き出し電極１７１の一端１７１ａは右側（または左側）の外部電極端子２００と連結され、他端１７１ｂはその上層の磁性シート１４０を貫通するビア１４２を介して上層のＣパターン電極１４１と連結されることができる。図２には前記引き出し電極１６１、１７１がＣパターン電極１４１と連結されたことを示しているが、前記Ｃパターン電極１４１とＩパターン電極１５１の積層手順に応じて前記引き出し電極１６１、１７１はＩパターン電極１５１とも連結されることができることは自明である。
【００５１】
この際、電流の流れを考慮して、前記引き出し電極１６１、１７１は、引き出し電極１６１、１７１とその下層または上層のＣパターン電極（またはＩパターン電極）の接触点で電流の流れが順方向になるように配置することができる。
【００５２】
例えば、前記引き出し電極１６１、１７１が前記Ｃパターン電極１４１と連結された場合、前記Ｃパターン電極１４１の両端部１４１ａ、１４１ｂのうち右側の外部電極端子２００と近い端部（例えば、１４１ｂ）が左側の外部電極端子２００に連結された引き出し電極１６１と連結されることができ、左側の外部電極端子２００と近い端部１４１ａが右側の外部電極端子２００に連結された引き出し電極１７１と連結されることができる。万が一、前記引き出し電極１６１、１７１がＩパターン電極１５１と連結された場合には、Ｉパターン電極１５１の両端部１５１ａ、１５１ｂのうち右側の外部電極端子２００と近い端部が右側の外部電極端子２００に連結された引き出し電極と連結されることができ、左側の外部電極端子２００に近い端部が左側の外部電極端子２００に連結された引き出し電極と連結されることができる。
【００５３】
このような連結構造により、前記外部電極端子２００を介して入力される電流は前記引き出し電極１６１、１７１と前記Ｃパターン電極１４１（またはＩパターン電極１５１）の接触点で方向が変化することなく流れることができる。
【００５４】
勿論、これとは反対に、図６のように前記引き出し電極１６１、１７１は、引き出し電極１６１、１７１とその下層または上層のＣパターン電極（またはＩパターン電極）の接触点で電流の流れが逆方向になるように配置してもよい。
【００５５】
本発明のような構造を有するチップインダクタは、先ず、Ｃパターン電極１４１が形成された磁性シート１４０とＩパターン電極１５１が形成された磁性シート１５０を交互に積層した後、積層された磁性シート１４０、１５０を加圧、焼成し、これにより得られた積層体１００の両側部に外部電極端子２００を形成することで完成することができる。
【００５６】
前記製造過程中に、ｘ軸方向やｙ軸方向に磁性シート間の積層アライメントエラーが発生しても、本発明のチップインダクタは、図４ａおよび図４ｂから分かるように、コイル内部の断面積がほとんど変化しないためインダクタンス容量変化を最小化することができる。
【００５７】
一方、このような積層アライメントエラーは、一面にＣパターン電極１４１とＩパターン電極１５１が多数印刷された磁性シートを利用した製造過程でよく発生しうるが、本発明のチップインダクタは、このような場合にも積層アライメントエラーによるコイル内部の断面積変化を最小化することができる。
【００５８】
Ｃパターン電極１４１とＩパターン電極１５１が一面に多数印刷された磁性シート１１０を利用した本発明のチップインダクタの製造方法について説明すると、先ず、多数の領域に区画された磁性シートの各領域にＣパターン電極１４１またはＩパターン電極１５１を形成する段階を行う。その前に、前記磁性シート１１０の予め指定された位置にビアホール（ｖｉａ  ｈａｌｌ）を加工し、加工したビアホール内部に導電性ペーストを充填してビア（図２の１４２、１５２）を形成することができる。
【００５９】
前記Ｃパターン電極１４１またはＩパターン電極１５１は、スクリーン印刷など公知の技術を利用して形成することができ、この際、前記Ｃパターン電極１４１とＩパターン電極１５１が交互に配置されるように形成する。すなわち、前記Ｃパターン電極１４１とＩパターン電極１５１を図７ａのようにｘ軸方向に交互に配置されるように形成するか、図７ｂのようにｙ軸方向に交互に配置されるように形成してもよい。または、図７ｃのように、ｘ軸およびｙ軸方向に前記Ｃパターン電極１４１とＩパターン電極１５１が交互に配置されるように形成してもよい。
【００６０】
次に、Ｃパターン電極１４１とＩパターン電極１５１が印刷された磁性シート１１０を多数枚積層する段階を行う。この際、上層または下層の磁性シートを所定領域だけ移動させて積層する。
【００６１】
図８ａおよび図８ｂは、例えば、二枚の磁性シートが積層された状態を示す平面図である。ここで、陰影で表された磁性シート１１０ａは上層に位置し、無色で表された磁性シート１１０ｂは下層に位置する。
【００６２】
図８ａを参照して前記積層過程について説明すると、例えば、図７ｃのようにＣパターン電極１４１とＩパターン電極１５１がｘ軸およびｙ軸方向に交互に配置された磁性シートを使用する場合、図８ａのように上層または下層の磁性シート１１０ａ、１１０ｂをｘ軸方向に所定領域だけ移動させるか、図８ｂのようにｙ軸方向に所定領域だけ移動させて積層する。これにより、上層のＣパターン電極１４１（または上層のＩパターン電極１５１）と下層のＩパターン電極１５１（または下層のＣパターン電極１４１）が互いに整列してビアを介して連結される。
【００６３】
同様に、図７ａのようにＣパターン電極１４１とＩパターン電極１５１がｘ軸方向に交互に配置された磁性シートを使用する場合には、上層または下層の磁性シートをｘ軸方向に所定領域だけ移動させて積層すればよく、図７ｂのようにＣパターン電極１４１とＩパターン電極１５１がｙ軸方向に交互に配置された磁性シートを使用する場合には、上層または磁性シートをｙ軸方向に所定領域だけ移動させて積層すればよい。
【００６４】
このように、一面に多数のＣパターン電極１４１とＩパターン電極１５１が交互に配置された磁性シート１１０を使用する場合、積層過程で上層または下層の磁性シートを移動させなければならず、その過程で積層アライメントエラーが発生する可能性が高い。しかし、本発明のチップインダクタは、このような積層アライメントエラーが発生しても、図４ａおよび図４ｂから分かるようにコイル内部の断面積がほとんど変化せず、インダクタンス容量変化を最小化することができる。
【００６５】
多数の磁性シートが積層されるとこれを加圧、焼成した後、切断工程により各領域の積層体を個別化し、最後に、個別化した積層体の両側部に外部電極端子を形成することで本発明のチップインダクタを最終完成することができる。
【００６６】
一方、一面に同種のパターン電極が多数形成された磁性シートを使用して本発明のチップインダクタを製造することもできる。
【００６７】
これについて具体的に説明すると、先ず、図９ａのように多数の領域に区画された第１磁性シート１２０の各領域にＣパターン電極を形成し、図９ｂのように多数の領域に区画された第２磁性シート１３０の各領域にＩパターン電極を形成する。
【００６８】
次に、図１０のように、前記第１磁性シート１２０と第２磁性シート１３０を交互に積層する。この際、図８ａおよび図８ｂとは異なり、別の移動作業が必要なく、そのため積層アライメントエラーの発生可能性は低い。しかし、可能性が低いだけであって積層過程でいつでも発生する可能性があり、本発明のチップインダクタは、このように低い確率でアライメントエラーが発生しても、図４ａおよび図４ｂから分かるように、コイル内部の断面積がほとんど変化せず、これにより、インダクタンス容量変化を最小化することができる。
【００６９】
このように多数の第１磁性シート１２０と第２磁性シート１３０が積層されるとこれを加圧、焼成した後に、切断工程により各領域の積層体を個別化し、最後に、個別化した積層体の両側部に外部電極端子を形成することで本発明のチップインダクタを最終完成することができる。
【００７０】
以上の詳細な説明は本発明を例示するものである。また、上述の内容は本発明の好ましい実施形態を示して説明するものにすぎず、本発明は多様な他の組合、変更及び環境で用いることができる。即ち、本明細書に開示された発明の概念の範囲、述べた開示内容と均等な範囲及び／または当業界の技術または知識の範囲内で変更または修正が可能である。上述の実施形態は本発明を実施するにおいて最善の状態を説明するためのものであり、本発明のような他の発明を用いるにおいて当業界に公知された他の状態での実施、そして発明の具体的な適用分野及び用途で要求される多様な変更も可能である。従って、以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図ではない。また、添付された請求範囲は他の実施状態も含むと解釈されるべきであろう。
【符号の説明】
【００７１】
１００  積層体
１１０、１２０、１３０、１４０、１５０、１６０、１７０  磁性シート
１４１  Ｃパターン電極
１４２、１５２  ビア
１５１  Ｉパターン電極
１６１、１７１  引き出し電極
２００  外部電極端子
【図１】
2013243366.tif 000003
【図２】
2013243366.tif 000004
【図３ａ】
2013243366.tif 000005
【図３ｂ】
2013243366.tif 000006
【図３ｃ】
2013243366.tif 000007
【図４ａ】
2013243366.tif 000008
【図４ｂ】
2013243366.tif 000009
【図５ａ】
2013243366.tif 000010
【図５ｂ】
2013243366.tif 000011
【図５ｃ】
2013243366.tif 000012
【図６】
2013243366.tif 000013
【図７ａ】
2013243366.tif 000014
【図７ｂ】
2013243366.tif 000015
【図７ｃ】
2013243366.tif 000016
【図８ａ】
2013243366.tif 000017
【図８ｂ】
2013243366.tif 000018
【図９ａ】
2013243366.tif 000019
【図９ｂ】
2013243366.tif 000020
【図１０】
2013243366.tif 000021
【図１１】
2013243366.tif 000022
【図１２ａ】
2013243366.tif 000023
【図１２ｂ】
2013243366.tif 000024