(57)【要約】【課題】磁気抵抗効果素子間の磁気的な干渉作用を遮断し、安定した動作を可能にし、且つ、容易に製造することができる半導体記憶装置を提供する。【解決手段】本発明の実施形態にかかる半導体記憶装置は、半導体基板上にマトリックス状に配列した複数の磁気抵抗効果素子を有し、各磁気抵抗効果素子は、半導体基板上に形成された第１の磁性層と、第１の磁性層上に形成された非磁性層と、非磁性層上に形成された第２の磁性層とからなる積層構造を有し、隣り合う各磁気抵抗効果素子の間には、金属、又は、磁性体材料が分散された絶縁膜が埋め込まれている。【選択図】図２
2013008870.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にマトリックス状に配列した複数の磁気抵抗効果素子を備える半導体記憶装置であって、
前記各磁気抵抗効果素子は、前記半導体基板上に形成された第１の磁性層と、前記第１の磁性層上に形成された非磁性層と、前記非磁性層上に形成された第２の磁性層とからなる積層構造を有し、
隣り合う前記各磁気抵抗効果素子の間には、金属、又は磁性体材料からなる粉体が分散された絶縁膜が埋め込まれている、
ことを特徴とする半導体記憶装置。
【請求項２】
前記金属、又は、前記磁性体材料は、Ｆｅ、Ｃｏ、Ｎｉ、もしくはこれらの合金のいずれか１つを有する、ことを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記粉体は、前記絶縁膜の体積のうち１０％から４０％の体積を占めるように、前記絶縁膜に含まれることを特徴とする請求項１又は２に記載の半導体記憶装置。
【請求項４】
前記各磁気抵抗効果素子の側壁を覆う保護膜をさらに備える、ことを特徴とする請求項１から３のいずれか１つに記載の半導体記憶装置。
【請求項５】
前記各磁気抵抗効果素子の下に形成された下部磁気シールド膜と、前記各磁気抵抗効果素子の上に形成された上部磁気シールド膜とをさらに備える、ことを特徴とする請求項１から４のいずれか１つに記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は半導体記憶装置に関する。
【背景技術】
【０００２】
近年、不揮発性半導体メモリ（半導体記憶装置）として、トンネル磁気抵抗効果（ＴＭＲ：Tunneling  Magneto  Resistive）を利用した磁気ランダムアクセスメモリ（Magnetic Random Access Memory：以下、ＭＲＡＭと略す）が開発されている。ＭＲＡＭは、高速書き込み・読み出し、低消費電力動作、大容量化が可能といった特徴を持つ不揮発性半導体メモリであり、ワーキングメモリとして応用が期待されている。ＭＲＡＭは、磁性トンネル接合（Magnetic Tunnel Junction：以下、ＭＴＪと略す）素子を有しており、このＭＴＪ素子は、大きな磁気抵抗変化率をもつ磁気抵抗効果素子である。
【０００３】
詳細には、このＭＴＪ素子の構造は、基本的には、磁化方向を変えることでデータを記憶させるための磁化膜からなる記憶層、一方向に磁化を固定して用いるための磁化膜からなる参照層、及び、これらの層の間に形成された絶縁膜からなるトンネル接合層(非磁性層)の３層からなる積層構造をもつ。記憶層／トンネル接合層／参照層からなるＭＴＪ素子に電流を流すと、参照層の磁化方向に対する記憶層の磁化方向によりＭＴＪ素子の抵抗値が変化し、具体的には、記憶層と参照層との磁化方向が平行のときには極小値を、反平行のときには極大値をとる。この現象はトンネル磁気抵抗効果（Tunneling Magneto-Resistance effect：以下ＴＭＲ効果と記す）と呼ばれ、記憶層及び参照層の磁化が平行な状態と反平行状態とをデータの“０”、“１”とし、メモリ動作に利用する。
【０００４】
従来、ＭＲＡＭを動作させるためには、ＭＴＪ素子の記憶層の近傍に配置した配線に電流を流し、そこで発生する磁界を利用して記憶層の磁化方向の反転を行なっていた（磁場書き込み方式）。しかしながら、このような磁場書き込み方式においては、電流値を増加させることで発生磁場を大きくできるものの、ＭＲＡＭの微細化が進むと配線に許容される電流値が制限されることから、ＭＲＡＭによる大容量メモリを実現することは困難であった。また、配線を記憶層にさらに近づけたり、配線を構成する材料を工夫したりする等の手段により、書き込みに必要な書き込み電流を低減することもできるが、ＭＴＪ素子の微細化により、記憶層の保磁力も原理的に大きくなるという問題がある。すなわち、磁場書き込み方式では、ＭＴＪ素子等の微細化と書き込み電流の低減とを両立するのは非常に困難である。
【０００５】
そこで、近年、スピン偏極電流による磁化反転を利用したスピン注入書き込み方式が検討されている。この方式は、スピン偏極電流をＭＴＪ素子に流して記憶層の磁化方向を反転させるものである。スピン注入方式では磁化反転する記憶層の体積が小さいと反転に必要なスピン偏極電子数が少なくて良いことから、書き込み電流を低減することが可能となる。
【０００６】
また、ＭＴＪ素子は、大きく２つに分類することができる。１つは、磁化膜として膜面と水平方向に磁化容易軸を有する面内磁化膜を用いる、面内磁化方式のＭＴＪ素子である。もう１つは、磁化膜として膜面と垂直方向に磁化容易軸を有する垂直磁化膜を用いる垂直磁化方式のＭＴＪ素子である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２４９６３０号公報
【特許文献２】特開２０１０−１６１４８号公報
【特許文献３】特開２０１０−１１４１４３号公報
【特許文献４】特開２０１０−６７６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、ＭＴＪ素子間の磁気的な干渉作用を遮断し、安定した動作を可能にし、且つ、容易に製造することができる半導体記憶装置を提供するものである。
【課題を解決するための手段】
【０００９】
本発明の実施形態によれば、半導体記憶装置は、半導体基板上にマトリックス状に配列した複数の磁気抵抗効果素子を備え、前記各磁気抵抗効果素子は、前記半導体基板上に形成された第１の磁性層と、前記第１の磁性層上に形成された非磁性層と、前記非磁性層上に形成された第２の磁性層とからなる積層構造を有し、隣り合う前記各磁気抵抗効果素子の間には、金属、又は、磁性体材料が分散された絶縁膜が埋め込まれている。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態にかかる半導体記憶装置の平面図である。
【図２】第１の実施形態にかかる半導体記憶装置の断面図（その１）である。
【図３】第１の実施形態にかかる半導体記憶装置の断面図（その２）である。
【図４】第２の実施形態にかかる半導体記憶装置の平面図である。
【図５】第２の実施形態にかかる半導体記憶装置の断面図である。
【図６】第３の実施形態にかかる半導体記憶装置の平面図である。
【図７】第３の実施形態にかかる半導体記憶装置の断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
【００１２】
（第１の実施形態）
以下、本実施形態を図１及び図２を用いて説明する。図１は、本実施形態の半導体記憶装置の平面図であり、図２は、図１におけるＡ−Ａ´の断面図である。以下、第１の実施形態から第３の実施形態においては、垂直磁化膜を用いた、スピン注入書き込み方式のＭＴＪ素子（磁気抵抗効果素子）１を有するＭＲＡＭ（半導体記憶装置）を例に説明するが、本発明は、これに限定されるものではなく、ＭＴＪ素子として、面内磁化膜を用いた面内磁化方式のＭＴＪ素子でも良い。
【００１３】
図１に示されるように、ＭＴＪ素子１は、コンタクトプラグ８０を有する半導体基板１０上に形成された半導体基板１０上にマトリックス状に配列している。さらに、図２に示されるように、本実施形態のＭＴＪ素子１は、半導体基板１０上に形成された下部金属層１１と、下部金属層１１上に形成され、且つ、垂直磁化膜からなる記憶層（第１の磁性層）１２と、記憶層１２上に形成されたトンネル接合層（非磁性層）１５と、トンネル接合層１５上に形成され、且つ、垂直磁化膜からなる参照層（第２の磁性層）１８と、参照層１８上に形成されたキャップ層１９とからなる積層構造を有する。さらに、隣り合うＭＴＪ素子１の間には、粉体が分散された絶縁膜３０が埋め込まれている。そして、ＭＴＪ素子１及び絶縁膜３０の上には、層間絶縁膜（不図示）が設けられており、この層間絶縁膜内には、コンタクトプラグ（不図示）が設けられ、このコンタクトプラグは、ＭＴＪ素子１の上部電極層（不図示）と層間絶縁膜上の配線との間を電気的に接続している。また、隣り合うＭＴＪ素子１は、この配線により電気的に接続することができる。
【００１４】
さらに詳細には、この絶縁膜３０は、ＭＴＪ素子１の間を電気的に分離しつつ、磁気シールドとしてＭＴＪ素子１間の磁気的な干渉作用を遮断するものである。すなわち、この絶縁膜３０は、ＭＴＪ素子１どうしの間に生じる磁気的なクロストークを抑制し、各ＭＴＪ素子１で発生するノイズからの影響を妨げることができる。
【００１５】
この絶縁膜３０中に分散する粉体は、金属又は磁性体材料からなり、例えば、Ｆｅ、Ｃｏ、Ｎｉ、もしくは、ＣｏＦｅＢ、ＮｉＦｅといったこれらの合金からなるものとすることができる。その形状は、絶縁膜３０中に分散させるために球状が好ましいが、多少角ばった形状でも良い。また、粉体の粒径が大きすぎると、ＭＴＪ素子１においてショートが生じる恐れがあり、加えて、ＭＴＪ素子１間に粉体が入り込まないこともあるため、その粒径は、５ｎｍから数１０ｎｍであることが好ましい。さらに、絶縁膜３０の絶縁性が維持されるように、絶縁膜３０の体積のうち１０％から４０％の体積を占めるように、粉体は絶縁膜３０に含まれることが好ましく、加えて、粉体は絶縁膜３０中に均一に分散されることが好ましい。
【００１６】
また、図１におけるＡ−Ａ´の断面に対応する、本実施形態の変形例の断面図である図３に示されるように、記憶層１２とトンネル接合層１５との間と、トンネル接合層１５と参照層１８との間に、それぞれ界面磁性膜１４、１６を形成しても良い。さらに、記憶層１２と界面磁性層１４との間、界面磁性層１６と参照層１８との間に、それぞれ拡散防止膜１３、１７を形成しても良い。この界面磁性膜１４、１６は、高い偏極率を持ち、この界面磁性膜１４、１６を有することにより、ＭＴＪ素子１はより大きなＴＭＲ効果を得ることができる。また、ＭＴＪ素子１が拡散防止膜１３、１７を設けることにより、半導体記憶装置の製造工程における、トンネル接合層１５の結晶化熱処理、絶縁膜３０の形成、ＲＩＥ（Reactive Ion Etching）、配線形成などの熱処理工程において、各層の構成金属元素の拡散することを防止し、ひいては記憶層１２および参照層１８の磁化特性、ＭＴＪ素子１の電気特性（ＴＭＲ効果）を劣化させることを防止する。加えて、拡散防止膜１３、１７を設けることにより、界面磁界層１４、１６が、高いＴＭＲ効果を維持するための結晶性を保持することが可能となり、同様に、記憶層１２、参照層１８においては十分な垂直磁気異方性をもつための結晶性を保持することができる。なお、ＭＴＪ素子１の積層構造は、図２及び図３に示されるものに限定されるものではなく、様々な形態をとることができる。
【００１７】
詳細には、下部金属層１１は、Ｐｔ、Ｉｒ、Ｒｕ、Ｃｕ等から形成される。下部金属層１１は、下部金属層１１上に形成される記憶層１２を形成するための配向制御膜として働くことができる。
【００１８】
記憶層１２としては、Ｆｅ、Ｃｏ、Ｎｉ元素とＣｒ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕなどの元素あるいはそれらの合金が積層された人工格子の垂直磁化膜を用いることができる、具体的には、例えば、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ、Ｃｏ／Ｒｕといった磁性体層と非磁性体層との組み合わせで積層された膜である。磁性体層の組成、磁性層と非磁性層との比率などにより磁化特性を調整できる。また、反強磁性体膜のＰｔＭｎ、ＩｒＭｎ等を利用してＲｕ膜と組み合わせて記憶層１２を形成することもできる。
【００１９】
トンネル接合層１５としては、ＭｇＯ、ＣａＯ、ＳｒＯ、ＴｉＯ、ＶＯ、ＮｂＯ、Ａｌ２Ｏ３等を用いることができるが、ＮａＣｌ構造を有する酸化物が望ましい。例えば、Ｆｅ、Ｃｏ、Ｎｉなどを主成分とする合金、例えばアモルファスＣｏＦｅＢ合金構造上で結晶成長させると、（１００）優先配向した絶縁膜からなるトンネル接合層１５を得ることができる。また、トンネル接合層１５は、例えば、膜厚を例えば１０Å程度とし、その面積抵抗値を１０Ωμｍ２とする。
【００２０】
参照層１８としては、ＦｅＰｄ、ＦｅＰｔ等のＬ１０系規則性合金層を用いる。なお、これらの規則性合金層に、Ｃｕなどの元素を加えて、規則性合金層の飽和磁化、異方性磁気エネルギー密度を調整することができる。
【００２１】
キャップ層１９としては、Ｒｕ、Ｔａ等からなる膜を用いる。
【００２２】
界面層磁性層１４、１６としては、ＮａＣｌ構造の酸化物からなるトンネル接合層１５の（１００）面と、記憶層１２及び参照層１８との界面の整合性がよくなければならず、従って、界面層磁性層１４、１６として用いる材料としては、トンネル接合層１５の（１００）面との格子不整合が小さい材料を選択することが望ましい。例えば、このような材料として、ＣｏＦｅＢを用いる。さらに、先に説明したように、この界面磁性膜１４、１６は、高い偏極率を持ち、ＭＴＪ素子１は、この界面磁性膜１４、１６を有することにより、より大きなＴＭＲ効果を得ることができる。
【００２３】
拡散防止膜１３、１７としては、Ｔｉ、Ｔａ、Ｗ，Ｍｏ、Ｎｂ、Ｚｒ、Ｈｆ等の高融点金属や、これらの窒化物、炭化物からなる膜を用いることができる。先に述べたように、拡散防止膜１３、１７は、半導体記憶装置の製造工程における熱処理工程において、各層の構成金属元素の拡散することを防止し、ひいては記憶層１２および参照層１８の磁化特性、ＭＴＪ素子１の電気特性（ＴＭＲ効果等）を劣化させることを防止する。また、界面磁界層１４、１６が、高いＴＭＲ効果を維持するための結晶性を保持することが可能となり、同様に、記憶層１２、参照層１８においては十分な垂直磁気異方性をもつための結晶性を保持することができる。
【００２４】
このような半導体記憶装置は、以下のようにして作成される。
【００２５】
まず、公知の方法によりＭＴＪ素子１の積層構造を構成する各層を形成した後、積層構造の上に、ＳｉＯ２、ＳｉＮ等のハードマスクを形成し、フォトレジスト等を用いてハードマスクにパターンを形成し、そのパターンを用いて各層をＭＴＪ素子１の積層構造として加工する。この加工には、例えば、ＩＢＥ（Ion  Beam Etching）による物理的加工、あるいはＲＩＥを用いる。なお、ＭｇＯ等からなるトンネル接合層１５が薄く、貴金属が用いられているため、加工の際にＭＴＪ素子１の側壁にその残渣が付着し、それが原因となってＭＴＪ素子１にリークが生じることがあるため、トンネル接合層１５の部分については、テーパー角の最適化を行うことが好ましい。また、ＭＴＪ素子１の側壁に加工時の残渣が残らないように、加工条件、加工ガス種、後処理等を最適化することが好ましい。
【００２６】
ＭＴＪ素子１を形成した後に、絶縁膜３０を隣り合うＭＴＪ素子１間を埋め込むように形成する。この際、塗布、ＣＶＤ（Chemical Viper deposition）、スパッタ、コスパッタを用いることができる。
【００２７】
詳細には、塗布による場合には、ＳＯＧ（Spin On Glass）中に粉体を分散させておき、ＭＴＪ素子１の間を埋め込むように塗布して、粉体が分散された絶縁膜３０を形成することができる。この際、ＭＴＪ素子１の間のショートを防止し、ＭＴＪ素子１の間に均一に絶縁膜３０を埋め込むことができるように、粉体は絶縁膜３０中に均一に分散されることが望ましい。しかしながら、本実施形態はこれに限定されるものではない。例えば、本実施形態の半導体記憶装置の平面図において、ＭＴＪ素子１間の中央の部分に粉体が偏って分布していても良く、あるいは、本実施形態の半導体記憶装置の断面図において、ＭＴＪ素子１間の上部領域に粉体が偏って分布していても良い。これらの場合には、ＭＴＪ素子１間の絶縁を確保できるとともに、より磁気シールド効果を高めることが可能となる。
【００２８】
ＣＶＤ、スパッタ、コスパッタ等による場合には、絶縁膜３０の材料と粉体の材料とを、同時に、もしくは、交互に成膜することにより、粉体が分散された絶縁膜３０を形成することができるが、この場合、ＳｉＯｘ、ＳｉＮ、ＡｌＯｘ、ＭｇＯ等の絶縁材料、あるいはこれらの混合物の絶縁膜３０の材料として利用することができる。この際、先に説明したように、粉体は、絶縁膜３０の体積のうち１０から４０％の体積を占めるように、絶縁膜３０に含まれるようにすることが好ましい。そして、粉体が偏って分布するような絶縁膜３０を、絶縁膜３０の材料と粉体の材料とを同時に成膜して形成する場合には、それぞれの材料を常に同じ比率で供給しながら成膜するのではなく、その比率を変化させながら供給することにより、所望の絶縁膜３０を得ることができる。また、絶縁膜３０の材料と粉体の材料とを交互に成膜して形成する場合には、それぞれの積層膜厚を変化させることにより、所望の絶縁膜３０を得ることができる。
【００２９】
本実施形態によれば、磁気シールドとしてＭＴＪ素子１間の磁気的な干渉作用を遮断する絶縁膜３０を有することから、各ＭＴＪ素子１を構成する磁性体膜からでるもれ磁場が、隣接するＭＴＪ素子１の磁化安定性、スイッチング特性などへ影響し、ＭＴＪ素子１の正常な動作を阻害するという問題を避けることができ、ひいてはＭＴＪ素子１の安定した動作を可能にする。また、ＭＴＪ素子１に埋め込まれた絶縁膜３０中に金属、又は、磁性体材料からなる粉体を分散して磁気シールドを形成することから、大幅に製造プロセスを変更することなく、容易に製造することができる。さらに、本実施形態によれば、絶縁膜３０の絶縁性が維持されるように、５ｎｍから数１０ｎｍの粒径の粉体を、絶縁膜３０の体積のうち１０から４０％の体積を占めるように、絶縁膜３０に含まれるようにしているため、絶縁膜３０は、ＭＴＪ素子１の間を電気的に分離することができる。
【００３０】
（第２の実施形態）
本実施形態は、ＭＴＪ素子の側壁を覆う保護膜をさらに有する点で第１の実施形態と異なる。この保護膜により、より確実に、ＭＴＪ素子１の間のショートを避けることができる。
【００３１】
以下、本実施形態を図４及び図５を用いて説明する。図４は、本実施形態の半導体記憶装置の平面図であり、図５は、図４におけるＡ−Ａ´の断面図である。ここでは、第１の実施形態と共通する部分については、説明を省略する。
【００３２】
図４に示されるように、ＭＴＪ素子１は、半導体基板１０上にマトリックス状に配列しており、さらに、図５に示されるように、個々のＭＴＪ素子１の側面及び上面を覆うような保護膜２０を有する。さらに、隣り合うＭＴＪ素子１の間には、金属、又は、磁性体材料が分散された絶縁膜３０が埋め込まれている。
【００３３】
保護膜２０は、上部電極層（不図示）と下部電極層１１との絶縁を維持するために絶縁性の材料からなることが好ましい。絶縁性の材料としては、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＴｉＯｘ、ＳｉＮがある。このような保護膜２０は、ＭＴＪ素子１の側壁及び上面を覆うように形成されるが、この際、ＭＴＪ素子１の各層に対してダメージを与えないようにするため、ＡＬＤ（Atomic Layer Deposition）、ＣＶＤ、ＰＶＤ（Physical Vapor Deposition）等を用いることが好ましい。
【００３４】
本実施形態によれば、第１の実施形態と同様に、ＭＴＪ素子１の間を電気的に分離しつつ、磁気シールドとしてＭＴＪ素子１間の磁気的な干渉作用を遮断する絶縁膜３０を有することから、各ＭＴＪ素子１を構成する磁性体膜からでるもれ磁場が、隣接するＭＴＪ素子１の磁化安定性等へ影響し、ＭＴＪ素子１の正常な動作を阻害するという問題を避けることができ、ひいてはＭＴＪ素子１の安定した動作を可能にする。また、ＭＴＪ素子１に埋め込まれた絶縁膜３０中に金属、又は、磁性体材料からなる粉体を分散して磁気シールドを形成することから、大幅に製造プロセスを変更することなく、容易に製造することができる。さらに、本実施形態によれば、ＭＴＪ素子１を保護膜で覆うことにより、より確実に、ＭＴＪ素子１の間のショートを避けることができる。
【００３５】
（第３の実施形態）
本実施形態は、ＭＴＪ素子１の下に形成された下部磁気シールド膜７０と、ＭＴＪ素子１の上に形成された上部磁気シールド膜７１とを有する点で第１の実施形態と異なる。この下部磁気シールド膜７０及び上部磁気シールド膜７１により、主として外部環境からの磁場の影響を抑制することができる。
【００３６】
以下、本実施形態を図６及び図７を用いて説明する。図６は、本実施形態の半導体記憶装置の平面図であり、図７は、図６におけるＡ−Ａ´の断面図である。ここでは、第１の実施形態と共通する部分については、説明を省略する。
【００３７】
図６に示されるように、ＭＴＪ素子１は、半導体基板１０上にマトリックス状に配列しており、さらに、図７に示されるように、ＭＴＪ素子１の下には下部磁気シールド膜７０が形成され、ＭＴＪ素子１の上には上部磁気シールド膜７１が形成されている。さらに、隣り合うＭＴＪ素子１の間には、金属、又は、磁性体材料からなる粉体が分散された絶縁膜３０が埋め込まれている。
【００３８】
下部磁気シールド膜７０及び上部磁気シールド膜７１は、Ｃｏ、Ｆｅ、ＣｏＦｅＢ、Ｎｉ、ＮｉＦｅなどの金属、磁性体膜からなることが好ましい。
【００３９】
下部磁気シールド膜７０及び上部磁気シールド膜７１は、以下のようにして作成される。
【００４０】
半導体基板１０上に、金属、又は、磁性体膜を成膜し、下部磁気シールド膜７０を形成する。その際には、スパッタ法等を用いることができる。その下部磁気シールド膜７０上に下部金属層１１を形成する。下部磁気シールド膜７０をＭＴＪ素子１の断面よりも大きな面積を有するものとして形成しても良く、また、下部金属層１１に直接接するように形成せず、下部金属層１１と電気的に絶縁された状態で形成してもよい。この場合、一度パターニングを行うこととなる。さらに、ＭＴＪ素子１の下ではなく、ＭＴＪ素子１の形成される部分を囲むように、半導体基板１０上に下部磁気シールド膜７０を形成しても良い。
【００４１】
さらに、第１の実施形態と同様に、公知の方法によりＭＴＪ素子１の積層構造を構成する各層を形成し、この各層をＭＴＪ素子１の積層構造として加工する。さらに、キャップ層１９の上に、下部磁気シールド膜７０と同様の方法で、上部磁気シールド膜７１を形成する。なお、このようにキャップ層１９に接するように上部磁気シールド膜７１を形成するかわりに、キャップ層１９と電気的に接しない状態で形成してもよく、例えば、キャップ膜１９上に第２の実施形態の保護膜２０を形成し、保護膜２０上に形成しても良い。この場合、保護膜２０のカバレッジが良好であれば、その上に直接上部磁気シールド膜７１を形成することができ、保護膜２０のカバレッジが悪いときには、保護膜２０を覆う絶縁膜をＣＶＤ等で形成し、その上に上部磁気シールド膜７１を形成することができる。
【００４２】
本実施形態によれば、第１の実施形態と同様に、ＭＴＪ素子１の間を電気的に分離しつつ、磁気シールドとしてＭＴＪ素子１間の磁気的な干渉作用を遮断する絶縁膜３０を有することから、各ＭＴＪ素子１を構成する磁性体膜からでるもれ磁場が、隣接するＭＴＪ素子１の磁化安定性等へ影響し、ＭＴＪ素子１の正常な動作を阻害するという問題を避けることができ、ひいてはＭＴＪ素子１の安定した動作を可能にする。また、ＭＴＪ素子１に埋め込まれた絶縁膜３０中に金属、又は、磁性体材料からなる粉体を分散して磁気シールドを形成することから、大幅に製造プロセスを変更することなく、容易に製造することができる。さらに、本実施形態によれば、この下部磁気シールド膜７０及び上部磁気シールド膜７１により、主として外部環境からの磁場の影響を抑制することができる。
【００４３】
なお、上記の第１から第３の実施形態においては、下に記録層１２、上に参照層１８と積層したＭＴＪ素子１として説明したが、これに限るものではなく、記録層１２と参照層１８の位置を入れ替えても良い。また、第１から第３の実施形態においては、半導体基板１０は、必ずしもシリコン基板でなくてもよく、他の基板でも良い。もしくは、このような種々の基板上に半導体構造等が形成されたものでも良い。
【００４４】
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４５】
１          ＭＴＪ素子（磁気抵抗効果素子）
１０        半導体基板
１１        下部金属層
１２        記憶層（第１の磁性層）
１３、１７  拡散防止膜
１４、１６  界面磁性層
１５        トンネル接合層（非磁性層）
１８        参照層（第２の磁性層）
１９        キャップ層
２０        保護膜
３０        絶縁膜
７０        下部磁気シールド膜
７１        上部磁気シールド膜
８０        コンタクトプラグ
【図１】
2013008870.tif 000003
【図２】
2013008870.tif 000004
【図３】
2013008870.tif 000005
【図４】
2013008870.tif 000006
【図５】
2013008870.tif 000007
【図６】
2013008870.tif 000008
【図７】
2013008870.tif 000009