(57)【要約】【課題】機械強度を十分に確保した状態で、より容易に、フリップチップ実装ができるようにする。【解決手段】実装構造では、接続対象の第１電極１０３および第２電極１０４のいずれかの接続面の隅に配置された少なくとも１つのスペーサ１０５を備える。複数のスペーサ１０５を用いる場合、各スペーサ１０５は、同じ高さ（厚さ）に形成されていればよい。また、電極間を接着して電気的に接続する接続層１０６は、接続対象の第１電極１０３の接続面と第２電極１０４の接続面との間の、複数のスペーサ１０５に囲われた領域に配置される。【選択図】  図１
2013008822.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１電極を備える第１基板と、
前記第１電極の接続対象となる複数の第２電極を備えて前記第１基板が実装される第２基板と、
接続対象の前記第１電極および前記第２電極のいずれかの接続面の隅に配置されたスペーサと、
接続対象の前記第１電極の接続面と前記第２電極の接続面との間の前記スペーサに囲われた領域に配置されて前記第１電極と前記第２電極とを電気的に接続する接続層と
を少なくとも備えることを特徴とする実装構造。
【請求項２】
請求項１記載の記載の実装構造において、
前記第１電極および前記第２電極は、平面形状が矩形とされていることを特徴とする実装構造。
【請求項３】
請求項２記載の記載の実装構造において、
４つの前記スペーサが、接続対象の前記第１電極および前記第２電極のいずれかの接続面の隅に配置されていることを特徴とする実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装により実装される実装構造に関する。
【背景技術】
【０００２】
集積回路などが形成されている基板（チップ）と実装用の基板との電気的な接続では、ワイヤによって接続するワイヤ・ボンディングがある。また、チップの一方の面に配列されたバンプと呼ばれる突起状の端子によって接続するフリップチップ実装と呼ばれる実装方法がある（非特許文献１参照）。フリップチップ実装では、チップの周囲にワイヤなどが配置されないため、ワイヤ・ボンディングに比べて実装面積を小さくできる。また、ワイヤを用いる場合と比較して端子間の接続距離が短いため、電気的特性が良いという特徴もある。
【０００３】
このため、フリップチップ実装は、小型，薄型に対する要求の強い携帯機器の回路、また、電気的特性が重視される高周波回路などのチップの実装に好適である。また、フリップチップ実装では、チップの熱を基板に伝えやすいため，発熱が問題になる素子（チップ）の実装にも使われている。このようなフリップチップ実装では、接続端子間の接着材として、導電性ペーストを使う方法がある。また、Ａｕバンプ等のはんだを用いて接続端子間を電気的に接続して接着する技術もある。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】馬場玄武ら２名、「最新・電子デバイス辞典」、株式会社ラジオ技術社発行、初版発行日：１９７６年３月２０日。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、フリップチップ実装においては、チップと実装基板との間の接合（実装）において、機械強度が十分に確保されていることが求められる。この目安として、ＭＩＬ規格（８８３Ｇ）がある。しかしながら、機械強度を十分に確保した状態で実装することは、以下に説明するように容易ではないという問題がある。
【０００６】
まず、一般には、１つのチップは複数の接続端子を備えているため、これら接続端子が均一に接合されていない場合、機械的強度が低下する場合がある。例えば、接続端子間の接着材として、導電性ペーストを使う場合や、ＡｕＳｎ等の金属を高温で融解させて使用する材料を使う場合、これら接着材が各接続端子で均一な状態に形成されていることが重要となる。このような接着材を用いるフリップチップ実装では、これら接着材を接続する接続端子間に配置し、チップを実装基板に押し付けることで、各接続端子を接着材で接続している。この接着時における、実装基板対してチップを押し付ける力の制御が簡単ではない。
【０００７】
例えば、図６に示すように、チップ６０１を実装基板６０２に実装する場合、対応する電極端子６０３と電極端子６０４との間に接着材６６１を配置し、押し付け治具６１１を用いてチップ６０１を実装基板６０２に押し付ける。このとき、チップ６０１が実装基板６０２に対して水平にならずに傾いた状態で押し付けると、図７に示すように、チップ６０１と実装基板６０２との間隔が狭い領域と、チップ６０１と実装基板６０２との間隔が広い領域とが形成されるようになる。
【０００８】
間隔が狭い領域の電極端子６０３と電極端子６０４との間では、電極間が狭いために薄く引き延ばされた状態に接続層６６２が形成される。この状態では、一部の接続層６６２が、電極端子６０３，電極端子６０４の外周にまで漏れ出した状態となる場合もある。一方、間隔が広い領域の電極端子６０３と電極端子６０４との間では、電極間が広いために十分に広がらずに厚い状態で接続層６６３が形成される。
【０００９】
傾いた状態では、上述したように、各々異なる厚さの接続層６６２，接続層６６３が形成されることになり、接続層の厚さの不均一により接合強度にバラツキが生じ、結果として、製造歩留まりの低下を招く。このことは、チップおよび基板が大きくなるとより顕著になる。
【００１０】
上述した実装時の傾きを補正するための方法としては、チップを吸着して押し付ける治具（以下、コレット）自体の傾きに、機械的に補正を加えることが考えられる。しかしながら、製造毎に上記傾きは変化するため、製造毎に補正値が変化することになり、制御には限界がある。
【００１１】
傾きを補正する別の方法としては、チップに力を加えて基板に強く押し付けることが考えられる。しかしながら、押し付ける力が強すぎると、接着材の接合面への塗布量や粘度によっては、接合端子から接着材がはみ出し、接着面に残る接着材の厚みが十分確保されず、必要な接合強度が得られないことがある。
【００１２】
これをさらに改善する方法として、図８に示すように、コレット８０１のチップ押さえ８０２とチップ６０１との接触部分を小さくすることが考えられる。このような構成では、チップ６０１と実装基板６０２とを接触させた際に、コレット８０１とチップ６０１とは小さい力で吸着力が失われるので、コレット８０１が持つ傾きはチップ６０１に反映されない。接着材６６１の厚さは、この「チップ６０１を押す力」と接着材６６１からの反発力に応じて決定され、図９に示すように、チップ６０１と実装基板６０２との水平が、自動的に補正されることが期待できる。
【００１３】
しかしこの場合でも、チップ６０１がコレット８０１のチップ押さえ８０２先端の加工限界と同等程度に小さいと、この機構の効果が発揮できないという問題が残る。なお、上述した構成における接着材６６１の厚み制御については、特に、接着材６６１をＡｕＳｎはんだから構成した場合では、共晶化メカニズムを利用するため、体積と組成を精密に制御する必要があり、膜厚がばらつくと強度を確保するための設計が困難である。
【００１４】
本発明は、以上のような問題点を解消するためになされたものであり、機械強度を十分に確保した状態で、より容易に、フリップチップ実装ができるようにすることを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る実装構造は、複数の第１電極を備える第１基板と、第１電極の接続対象となる複数の第２電極を備えて第１基板が実装される第２基板と、接続対象の第１電極および第２電極のいずれかの接続面の隅に配置されたスペーサと、接続対象の第１電極の接続面と第２電極の接続面との間のスペーサに囲われた領域に配置されて第１電極と第２電極とを電気的に接続する接続層とを少なくとも備える。
【００１６】
上記実装構造において、第１電極および第２電極は、平面形状が矩形とされていればよい。また、この場合、４つのスペーサが、接続対象の第１電極および第２電極のいずれかの接続面の隅に配置されていればよい。
【発明の効果】
【００１７】
以上説明したように、本発明によれば、接続対象の第１電極および第２電極のいずれかの接続面の隅にスペーサを配置したので、機械強度を十分に確保した状態で、より容易に、フリップチップ実装ができるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の実施の形態における実装構造の構成を示す断面図である。
【図２】図２は、本発明の実施の形態における実装構造の構成を示す平面図である。
【図３】図３は、本発明の実施の形態における実装構造の構成を示す断面図である。
【図４】図４は、本発明の実施の形態における実装構造の構成を示す断面図である。
【図５】図５は、本発明の実施の形態における実装構造の構成を示す断面図である。
【図６】図６は、フリップチップ実装の状態を示す断面図である。
【図７】図７は、フリップチップ実装の状態を示す断面図である。
【図８】図８は、フリップチップ実装の状態を示す断面図である。
【図９】図９は、フリップチップ実装の状態を示す断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図１，２を参照して説明する。図１は、本発明の実施の形態における実装構造の構成を示す断面図であり、図２は、本発明の実施の形態における実装構造の構成を示す平面図である。図２のＡＡ’線の断面を図１に示している。
【００２０】
この実装構造は、まず、複数の第１電極１０３を備えるチップ（第１基板）１０１と、第１電極１０３の接続対象となる複数の第２電極１０４を備えてチップ１０１が実装される実装基板（第２基板）１０２とを備える。なお、図２では、実装基板１０２を省略して示していない。
【００２１】
このような実装構造において、本実施の形態では、接続対象の第１電極１０３および第２電極１０４のいずれかの接続面の隅に配置された少なくとも１つのスペーサ１０５を備えるようにした。複数のスペーサ１０５を用いる場合、各スペーサ１０５は、同じ高さ（厚さ）に形成されていればよい。また、電極間を接着して電気的に接続する接続層１０６は、接続対象の第１電極１０３の接続面と第２電極１０４の接続面との間の、複数のスペーサ１０５に囲われた領域に配置される。
【００２２】
図２では、４つのスペーサ１０５を設ける構成例について示している。また、第１電極１０３および第２電極１０４は、平面視矩形とされ、接続面が平面とされている場合を例示している。このように対象となる電極が平面視矩形の場合、４つのスペーサ１０５が、接続対象の第１電極１０３および第２電極１０４のいずれかの接続面の４隅に配置されているとよい。
【００２３】
なお、スペーサ１０５は、接続層１０６となる接着材（実装時）よりも硬い（変形しにくい）ことが重要である。また、スペーサ１０５は、平面視の面積が各電極の面積より小さいものとなっていればよい。また、スペーサ１０５の厚さ（高さ）は、接続される電極の間隔として、可能な範囲に適宜に設定すればよい。
【００２４】
以下、より詳細に説明する。まず、実装基板１０２について説明する。実装基板１０２は、例えば、セラミック基板から構成され、第２電極１０４とともに金（Ａｕ）から構成された配線を備える。配線は、公知のフォトリソグラフィー技術およびエッチング技術によりパターニングすることで形成されたものである。また、実装基板１０２には、フリップチップ実装（フリップチップ接合）において、チップ１０１を位置合わせするための合わせマーク（マーカ）が形成されている。また、実装時に接合対象となる第２電極１０４の上には、ＡｕＳｎはんだ材からなる接着材が形成されている。これは、例えば、公知の真空蒸着法により堆積したＡｕＳｎ膜を、公知のフォトリソグラフィー技術およびエッチング技術により、平面視矩形状に加工することで形成する。
【００２５】
この接着材の体積は、第１電極１０３の面積およびスペーサ１０５の厚さ（高さ）を考慮し、接着材が押しつぶされてもはみ出すことがないように決定すればよい。ただし、接着材の厚さ（高さ）については、スペーサ１０５の厚さ（高さ）よりも厚く（高く）することが重要である。また、スペーサ１０５の厚さ（高さ）は、接着材を押しつぶしたときにチップ１０１と実装基板１０２との間に残す隙間から決定すればよい。
【００２６】
次に、チップ１０１について説明する。チップ１０１は、例えば、ＩｎＰ系の半導体を用いたフォトダイオードである。このフォトダイオードは、次に示すようにすることで形成できる。まず、高抵抗なＩｎＰからなるＩｎＰ基板の主表面上に、有機金属気相成長（ＭＯＶＰＥ）法などのエピタキシャル成長法を利用し、ｎ型ＩｎＰ層、ノンドープＩｎＧａＡｓ層、ｐ型ＩｎＧａＡｓ層を形成する。
【００２７】
次に、公知のフォトリソグラフィーおよびエッチング技術により、上述したｐ型ＩｎＧａＡｓ、ノンドープＩｎＧａＡｓ，ｎ型ＩｎＰ層をメサ型に加工し、次いで、ｎ型ＩｎＰ層およびｐ型ＩｎＧａＡｓ層に、各々オーミック接触する電極を形成する。また、フリップチップ接合する際に接合部となる第１電極１０３に接続する配線を形成する。
【００２８】
次に、上述した配線に接続する第１電極１０３を、ＩｎＰ基板の主表面上に形成する。例えば、第１電極１０３は、上述のフォトダイオードが実装後に実装基板１０２に接触しない程度の厚さ（高さ）に設定したＡｕのパターンから構成すればよい。さらに、このように形成した第１電極１０３の上に、スペーサ１０５を形成する。例えば、スパッタ法により酸化シリコン膜を形成し、この酸化シリコン膜を公知のフォトリソグラフィーおよびエッチング技術によりパターニングすることで、第１電極１０３の接続面の４隅に配置された４つのスペーサ１０５を形成する。なお、スペーサ１０５は、実装基板１０２の第２電極１０４に形成してもよい。また、接着材として導電性ペーストなどの比較的柔らかい材料を用いる場合、スペーサ１０５を、Ａｕなどの金属から構成してもよい。
【００２９】
次に、チップ１０１と実装基板１０２との実装について説明する。公知のフリップチップ搭載装置を用い、上述したように作製したチップ１０１を実装基板１０２に実装を行う場合、図３に示すように、コレット３０１にチップ１０１の裏面を吸着させ、第１電極１０３形成面を、実装基板１０２の第２電極１０４形成面に対向させて配置する。また、実装基板１０２に形成されているマーカ（不図示）を用い、各々対応する第１電極１０３および第２電極１０４が対向して配置するように、コレット３０１を実装基板１０２の平面方向に移動させてチップ１０１を配置する。
【００３０】
上述したようにチップ１０１の位置合わせが終了した後、コレット３０１を実装基板１０２の側に移動させ、チップ１０１の第１電極１０３を、対応する実装基板１０２の第２電極１０４に押し付ける。なお、この押し付け時においては、第２電極１０４の上に設けられている接着材１６１が溶融する温度にまで加熱しておく。
【００３１】
上述したように押し付けるとき、図４に示すように、コレット３０１が、実装基板１０２に対して傾いていたとしても、コレット３０１により、チップ１０１を所定の力で実装基板１０２に押し込めばよい。例えば、コレット３０１が吸着する力よりも強い力でチップ１０１を実装基板１０２に押し込めばよい。このように押し込めば、全ての対応する第１電極１０３および第２電極１０４の間隔は、スペーサ１０５により規定されて等しい状態となる。言い換えると、対応する第１電極１０３および第２電極１０４の間隔は、いずれにおいても、スペーサ１０５の高さより小さくなることはない。この状態は、各電極が平面視矩形の場合、４つのスペーサ１０５が、接続対象の第１電極１０３および第２電極１０４のいずれかの接続面の隅に配置されていれば、最も安定して得られるようになる。
【００３２】
このため、チップ１０１は、実装基板１０２に対して水平な状態に配置されるようになる。また、第１電極１０３と第２電極１０４とに挟まれている接着材１６１は、いずれにおいても同じ厚さに押しつぶされ、いずれの接着材１６１も同じ厚さとなる。この結果、図５に示すように、対応する全ての第１電極１０３および第２電極１０４の間の接続層１０６は、部分的に電極周囲にはみ出す箇所が発生することがなく同じ厚さになるなど、同様の状態に形成されるようになる。このように、本実施の形態によれば、接続層１０６の厚さが、チップ１０１を実装基板１０２に押し付ける力に関係なく、スペーサ１０５の厚さで決定されるようになる。
【００３３】
なお、これまで１つの電極の４隅の各々にスペーサを配置した場合の形態を説明したが、１つの電極につき、少なくとも１つのスペーサが配置されていれば本発明の効果は期待できる。ただし、特に、第１電極１０３と、これに対向する第２電極１０４の数が少ない場合や、これら電極の面積が大きくなる場合には、上述した実施の形態のように１つの電極の対に対して複数のスペーサを配置したほうが、より接合の均一性を確保できるため好ましい。
【００３４】
以上に説明したように、本発明によれば、接続対象となる２つの電極の間にスペーサを設けるようにしたので、実装時の押し付ける力が大きくなっても、接着材（接続層）の厚さが制御できるようになる。この結果、接続される各電極間の接続層の厚さがより均一となり、結果として、接合強度を向上させることができる。また、これらの実装が、押し付けを高い精度で制御するなどの複雑な機構および工程を用いる必要がない。このように、本発明によれば、機械強度を十分に確保した状態で、より容易に、フリップチップ実装ができるようになる。
【００３５】
本発明では、基板の上の電極とは異なる箇所にスペーサを配置したものではなく、接合対象の電極の接合面にスペーサを配置したところに特徴がある。例えば、製造過程で発生した歪みなどによりチップに反りが発生した場合、チップの上の電極とは異なる箇所にスペーサを配置すると、一部のスペーサが、対向する実装基板に対して電極より低い位置に配置される状態となる場合も発生する。この状態では、スペーサとしての機能が全く発揮されない。これに対し、本発明では、対応する電極間にスペーサを配置しているので、チップや実装基板の反りの影響を受けにくいものとなる。
【００３６】
また、基板の上の電極とは異なる箇所にスペーサを配置する場合、各々のスペーサの間がより広い間隔となる。このような場合、離れたスペーサを支点にチップが傾きながら実装基板に接触すると、支点となるスペーサに近い箇所の電極間は接触し、支点となるスペーサより離れている電極間は、離間している状態となる場合がある。このような場合、スペーサに近い箇所の電極間の接着材は、過剰につぶれることになる。この結果、最終的に全てのスペーサが当接し、チップと実装基板とが平行な状態になっても、一部の電極間は接触不良を起こす可能性がある。これに対し、本発明によれば、電極間にスペーサを配置しているので、どの様な場合であっても、電極間が接触することがなく、上述したように過剰に接着材がつぶれることがない。
【００３７】
この結果、例えば、接着材として、ＡｕＳｎはんだを用い、この共晶化メカニズムを利用して電極間の接続を行う場合に、ＡｕとＳｎの組成の設計が容易になる。また、スペーサは、接着材（実装時）よりも硬ければ硬いほど、接合時に選択できる条件のマージンが増える。従って、本発明によれば、実装装置の製造バラツキが抑えられ、生産（実装）における歩留まり向上、安定性向上が見込め、製造コストが削減できるようになる。
【００３８】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、主に、接着材（接続層）としてＡｕＳｎはんだを用いる場合を例に説明したが、これに限るものではない。接着材としては、他のはんだ材やはんだペーストを用いるようにしてもよく、また、公知の導電性ペーストを用いるようにしてもよい。
【００３９】
また、上述した実施の形態では、第１電極および第２電極は、接続面が平面とされている場合を例に説明したが、これに限るものではない。ただし、第１電極および第２電極の各々の接続面を平面とした方が、スペーサを用いる効果がより得やすいものとなる。
【符号の説明】
【００４０】
１０１…チップ（第１基板）、１０２…実装基板（第２基板）、１０３…第１電極、１０４…第２電極、１０５…スペーサ、１０６…接続層。
【図１】
2013008822.tif 000003
【図２】
2013008822.tif 000004
【図３】
2013008822.tif 000005
【図４】
2013008822.tif 000006
【図５】
2013008822.tif 000007
【図６】
2013008822.tif 000008
【図７】
2013008822.tif 000009
【図８】
2013008822.tif 000010
【図９】
2013008822.tif 000011