(57)【要約】【課題】プルアップ又はプルダウンのための専用端子を設けず、ソフトウェアによる初期化を待たずにプルアップ又はプルダウンの有無を設定する。【解決手段】複数の端子を有する半導体装置であって、複数の端子を任意の数の端子毎に任意の数のグループにそれぞれ区分する第一の区分手段と、区分されたグループのそれぞれに含まれる任意の数の端子を、マスタ端子とスレーブ端子とに区分する第二の区分手段と、マスタ端子に対して論理レベルの設定を行う論理レベル設定手段と、マスタ端子に設定された論理レベルに応じて、スレーブ端子をプルアップ状態又は開放状態に切り替える切り替え手段と、を含む。【選択図】図１
2013090235.tif 000002
【特許請求の範囲】
【請求項１】
複数の端子を有する半導体装置であって、
前記複数の端子を任意の数の端子毎に任意の数のグループにそれぞれ区分する第一の区分手段と、
前記区分されたグループのそれぞれに含まれる任意の数の端子を、マスタ端子とスレーブ端子とに区分する第二の区分手段と、
前記マスタ端子に対して論理レベルの設定を行う論理レベル設定手段と、
前記マスタ端子に設定された論理レベルに応じて、前記スレーブ端子をプルアップ状態又は開放状態に切り替える切り替え手段と、
を含むことを特徴とする半導体装置。
【請求項２】
前記切り替え手段は、前記マスタ端子に設定された論理レベルに応じて、前記スレーブ端子をプルダウン状態又は開放状態に切り替えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記切り替え手段は、前記マスタ端子に設定された論理レベルに応じて、前記スレーブ端子をプルアップ状態又はプルダウン状態に切り替えることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記切り替え手段は、前記マスタ端子に設定された論理レベルに応じて、前記スレーブ端子をプルアップ状態、プルダウン状態、開放状態の何れかの状態に切り替えることを特徴とする請求項１に記載の半導体装置。
【請求項５】
複数の端子を有する半導体装置であって、
前記複数の端子を任意の数の端子毎に任意の数のグループにそれぞれ区分する第一の区分手段と、
前記区分されたグループのそれぞれに含まれる任意の数の端子を、マスタ端子とスレーブ端子とに区分する第二の区分手段と、
前記マスタ端子に対して論理レベルの設定を行う論理レベル設定手段と、
前記マスタ端子に設定された論理レベル及び外部から設定される論理レベルに応じて、前記スレーブ端子を、各端子毎にプルアップ状態又は開放状態に個別に切り替える切り替え手段と、
を含むことを特徴とする半導体装置。
【請求項６】
前記切り替え手段は、前記マスタ端子に設定された論理レベル及び外部から設定される論理レベルに応じて、前記スレーブ端子を、各端子毎にプルダウン状態又は開放状態に個別に切り替えることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記切り替え手段は、前記マスタ端子に設定された論理レベル及び外部から設定される論理レベルに応じて、前記スレーブ端子を、各端子毎にプルアップ状態又はプルダウン状態に個別に切り替えることを特徴とする請求項５に記載の半導体装置。
【請求項８】
前記切り替え手段は、前記マスタ端子に設定された論理レベル及び外部から設定される論理レベルに応じて、前記スレーブ端子を、各端子毎にプルアップ状態、プルダウン状態、開放状態の何れかの状態に個別に切り替えることを特徴とする請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置の多くの場合において、ＩＣ（Integrated Circuit）の端子は中間電位となることが許されないため、入力端子や双方向端子においては、プルアップ抵抗又はプルダウン抵抗が必要とされることが多い。
【０００３】
実装基板の小型化や、低コスト化が進むにつれて、上記のプルアップ抵抗又はプルダウン抵抗もＩＣ内部に取り入れて（内部プルアップ抵抗又は内部プルダウン抵抗）、ＩＣ外部にはチップ抵抗を不要とする技術が既に知られている。さらに、内部プルアップ抵抗又は内部プルダウン抵抗の有無が、ソフト設定により変更可能である構成とすることで、ＩＣ起動後に最適な設定とする技術が既に知られている。
【０００４】
特許文献１には、外付け部品に頼ることなく、Ｉ／Ｏ（Input／Output）ポートの状態を柔軟に制御する目的で、内蔵された不揮発性メモリに設定された値を元に、各Ｉ／Ｏポートのプルアップ又はプルダウンを設定する構成が開示されている。すなわち、ソフトを介在させずに内部プルアップ又は内部プルダウンを設定することができる点が記載されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、今までの内部プルアップ又は内部プルダウンを固定若しくはソフト設定する半導体装置においては、ソフトウェアによる半導体装置の初期化を実施するまでは、プルアップ又はプルダウンの設定を変更することができないという問題があった。
【０００６】
すなわち、互いに接続される双方の半導体装置（ＩＣ）が、それぞれプルアップ又はプルダウンされている場合、具体的には、ＩＣ１とＩＣ２とが接続されているとき、仮に、ＩＣ１が内部プルアップされており、ＩＣ２が内部プルダウンされているとすると、ＩＣ１とＩＣ２とを接続しているラインの信号レベルが中間電位となってしまう場合がある。そのため、ＩＣ１とＩＣ２とを接続しているラインの信号レベルが中間電位とならないよう、さらに外部にプルアップ、又はプルダウンを設ける必要がある。
【０００７】
また、仮に、ＩＣ１が、例えばクラッチ等の“Ｈｉｇｈ”レベルで動作するアクチュエータを駆動する半導体装置である場合、もし、ＩＣ１にプルアップが入っていると、このプルアップによりアクチュエータが誤動作してしまう可能性があり、この誤動作を防止するために、さらに外部にプルダウンを設ける必要がある。
【０００８】
このように、いずれの場合においても、内部プルアップ抵抗又は内部プルダウン抵抗よりも十分小さい抵抗値で外部にプルアップ又はプルダウンする必要があり、チップ抵抗分コストが上昇する、チップ抵抗の実装面積が増大する、消費電力が増加するといった諸問題がある。
【０００９】
また、特許文献１に記載された半導体装置では、内部に不揮発性メモリを搭載する必要があることから、外付け抵抗同等か、それ以上のコスト上昇の問題、及び不揮発性メモリの実装面積が必要とされるという問題は依然として解消されない。
【００１０】
そこで本発明は、上記問題点に鑑みてなされたものであって、ソフトウェアによる初期化を待つことなく、内部プルアップ又は内部プルダウンの有無を設定することを目的とし、その際、内部プルアップ又は内部プルダウンの有無の設定のための専用端子を追加することなく、かつ、一定のフレキシブル性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、請求項１に記載の本発明における半導体装置は、複数の端子を有する半導体装置であって、前記複数の端子を任意の数の端子毎に任意の数のグループにそれぞれ区分する第一の区分手段と、前記区分されたグループのそれぞれに含まれる任意の数の端子を、マスタ端子とスレーブ端子とに区分する第二の区分手段と、前記マスタ端子に対して論理レベルの設定を行う論理レベル設定手段と、前記マスタ端子に設定された論理レベルに応じて、前記スレーブ端子をプルアップ状態又は開放状態に切り替える切り替え手段と、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、プルアップ又はプルダウンの設定をするための外部端子を増設する必要がなく、内部プルアップ又は内部プルダウンの有無を既存の端子により設定することができる半導体装置を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る半導体装置における回路構成の一例を示す図である。
【図２】本発明の実施形態に係る半導体装置における図１の回路図のタイミングチャート図である。
【図３】本発明の他の実施形態に係る半導体装置における回路構成の一例を示す図である。
【図４】本発明のさらに他の実施形態に係る半導体装置における回路構成の一例を示す図である。
【図５】本発明のさらなる実施形態に係る半導体装置における回路構成の一例を示す図である。
【発明を実施するための形態】
【００１４】
次に、本発明を実施するための形態について図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化乃至省略する。本発明は、要するに、既存の外部端子を使用して、内部プルアップ又は内部プルダウンの有無を設定するので、ソフトウェアによる初期化（リセット）以前に内部プルアップ又は内部プルダウンの設定を行うことが可能となるのである。
【００１５】
具体的には、複数の既存の外部端子をグルーピングし、同一グループ内で１本又は２本のマスタ端子と、残りのスレーブ端子とに区分けし、マスタ端子による設定によりスレーブ端子の内部プルアップ又は内部プルダウンの有無を設定することとし、さらに、マスタ端子も初期化（リセット）動作以後は通常の外部端子として使用することができることを特徴としており、内部プルアップ又は内部プルダウン専用の端子を追加する必要がないのである。
【００１６】
例えば、外部端子であるＡ０、Ａ１、Ａ２、Ａ３、…、Ａ７をＡグループ、Ｂ０、Ｂ１、Ｂ２、Ｂ３、…、Ｂ７をＢグループとし、リセット動作時のＡ０端子の値（“Ｈ”（Ｈｉｇｈ）又は“Ｌ”（Ｌｏｗ））及び／又はリセット動作時のＢ０端子の値（“Ｈ”又は“Ｌ”）に基づいて、ＡグループのＡ２からＡ７端子のプルアップ設定の有無及び／又はＢグループのＢ２からＢ７端子のプルアップ設定の有無を決定する。
【００１７】
また、リセット動作時のＡ１端子の値（“Ｈ”又は“Ｌ”）及び／又はリセット動作時のＢ１端子の値（“Ｈ”又は“Ｌ”）に基づいて、ＡグループのＡ２からＡ７端子のプルアップ又はプルダウンの設定及び／又はＢグループのＢ２からＢ７端子のプルアップ又はプルダウンの設定を行う。さらに、プルアップ状態を固定とし、Ａ０端子の値（“Ｈ”又は“Ｌ”）及び／又はＢ０端子の値（“Ｈ”又は“Ｌ”）によってＡグループのＡ１からＡ７端子のプルアップの有無及び／又はＢグループのＢ１からＢ７端子のプルアップの有無を決定しても良い。以下、本発明の特徴について、図面を用いて詳細に説明する。
【００１８】
まず、本発明の実施形態に係る半導体装置における回路構成について説明する。図１は、本発明の実施形態に係る半導体装置における回路構成の一例を示す図である。図１において、半導体装置（ＩＣ）１０は、外部端子Ａ＿０からＡ＿ｎを有し、外部端子Ａ＿０には、外部プルアップ抵抗１０８が接続されている。外部端子Ａ＿０からＡ＿ｎの内部は内部ロジック１０２に、外部は外部回路１０３にそれぞれ接続されている。
【００１９】
また、外部端子Ａ＿１からＡ＿ｎは、ＩＣ１０内部において、内部プルアップ抵抗１１０と直列に接続された内部プルアップスイッチ１０４とにそれぞれ接続されている。そして、ＩＣ１０内部には、フリップフロップ１０１とセレクタ１０７とから構成される破線部で示したロジック回路が設けられており、フリップフロップ１０１は、Ｄ入力に外部端子（Ａ＿０端子）が、ＣＬＫ入力にＲｅｓｅｔ＿ｎが、Ｑ出力にセレクタ１０７がそれぞれ接続され、セレクタ１０７の出力（ＳＷ）により、内部プルアップスイッチ１０４がＯｎ／Ｏｆｆ制御される。なお、このフリップフロップ１０１とセレクタ１０７とからなるロジック回路は、真理値表１０９に示すような論理を形成する。
【００２０】
図１において、外部端子であるＡ＿０端子からＡ＿ｎ端子が1つのグループとしてグルーピングされている。Ａ＿０端子がマスタ端子１０５となり、初期状態のマスタ端子１０５（Ａ＿０端子）の状態で、スレーブ端子１０６（Ａ＿１端子からＡ＿ｎ端子）の内部プルアップ抵抗１１０の有無が決定される。
【００２１】
リセット信号（Ｒｅｓｅｔ＿ｎ）は、電源投入時等に、ＩＣチップ１０全体を初期化（イニシャライズ）するための信号である。なお、本発明に関わらず、一般的な半導体チップには同様のリセット信号が存在する。本実施形態においては、リセット期間（Ｒｅｓｅｔ＿ｎ信号が“Ｌ”状態の期間）を初期状態と見做して、その期間におけるマスタ端子１０５（Ａ＿０端子）の状態に応じてスレーブ端子１０６（Ａ＿１端子からＡ＿ｎ端子）の内部プルアップ抵抗１１０の有無を決定している。
【００２２】
本実施形態においては、リセット期間中の値を保持するために、フリップフロップ１０１を用いている。フリップフロップ１０１は、ＣＬＫ入力の立上がり時のＤ入力（マスタ端子１０５（Ａ＿０端子））の値を保持し、その値をＱ出力に出力するのである。また、Ｄ入力にマスタ端子１０５（Ａ＿０端子）の値を入力し、ＣＬＫ入力にＲｅｓｅｔ＿ｎ信号を入力することにより、リセット解除時（Ｒｅｓｅｔ＿ｎ：“Ｈ”）のマスタ端子１０５（Ａ＿０端子）の値を保持し続けるのである。さらに、リセット期間中（Ｒｅｓｅｔ＿ｎ：“Ｌ”）も、マスタ端子１０５（Ａ＿０端子）の状態をそのまま出力可能とするためにセレクタ１０７を用いている。
【００２３】
これにより、真理値表１０９に示したように、図１の破線部のロジックは、リセット期間中（Ｒｅｓｅｔ＿ｎ：“Ｌ”）は、マスタ端子１０５（Ａ＿０端子）の状態を出力し、リセット解除後（Ｒｅｓｅｔ＿ｎ：“Ｈ”）は、マスタ端子１０５（Ａ＿０端子）の出力を保持し続ける回路構成となっている。
【００２４】
なお、本回路構成は上述した、リセット期間中（Ｒｅｓｅｔ＿ｎ：“Ｌ”）は、マスタ端子１０５（Ａ＿０端子）の状態を出力し、リセット解除後（Ｒｅｓｅｔ＿ｎ：“Ｈ”）は、マスタ端子１０５（Ａ＿０端子）の出力を保持し続ける回路を実現するための一例にすぎず、図１に示した回路図以外の回路構成であっても、リセット期間中（Ｒｅｓｅｔ＿ｎ：“Ｌ”）は、マスタ端子１０５（Ａ＿０端子）の状態を出力し、リセット解除後（Ｒｅｓｅｔ＿ｎ：“Ｈ”）は、マスタ端子１０５（Ａ＿０端子）の出力を保持し続ける回路構成に該当する場合は本発明の技術的範囲に含まれ得る。
【００２５】
セレクタ１０７により選択されたスイッチ信号（ＳＷ）により、内部プルアップスイッチ１０４のＯｎ／Ｏｆｆが自動的に切り替わり、スレーブ端子１０６（Ａ＿１端子からＡ＿ｎ端子）の内部プルアップ抵抗１１０の有無、すなわち、スレーブ端子１０６（Ａ＿１端子からＡ＿ｎ端子）をプルアップ状態にするか、開放状態にするかが決定される。
【００２６】
この図１に示す回路構成のタイミングチャートを図２に示す。図２は、本発明の実施形態に係る半導体装置における図１の回路図のタイミングチャート図である。図２及び真理値表１０９に示すように、リセット状態（Ｒｅｓｅｔ＿ｎ：“Ｌ”）では、マスタ端子１０５（Ａ＿０端子）の論理状態（Ｘ：“Ｌ”→“Ｈ”）をスイッチ信号（ＳＷ）は反映し（Ｘ´：“Ｌ”→“Ｈ”）、リセット解除後（Ｒｅｓｅｔ＿ｎ：“Ｈ”）、であっても、マスタ端子１０５（Ａ＿０端子）の論理状態は保持され（Ｙ：“Ｈ”）、フリップフロップ１０１のＱ出力の論理は“Ｈ”となるが（Ｙ´）、スイッチ信号（ＳＷ）の論理は保持される。すなわち、リセットが解除された後（Ｒｅｓｅｔ＿ｎ：“Ｈ”）であっても、マスタ端子１０５（Ａ＿０端子）の信号の値に関わらずスイッチ信号（ＳＷ）の論理は固定されるため、マスタ端子１０５（Ａ＿０端子）を通常の外部端子として使用することが可能となる。
【００２７】
また、リセット解除後（Ｒｅｓｅｔ＿ｎ：“Ｈ”）だけでなく、リセット期間中（Ｒｅｓｅｔ＿ｎ：“Ｌ”）も、マスタ端子１０５（Ａ＿０端子）の論理に従ってスレーブ端子１０６（Ａ＿１端子からＡ＿ｎ端子）の内部プルアップ抵抗１１０の有無状態を設定することができるため、図２に示すようにリセット期間（Ｒｅｓｅｔ＿ｎ：“Ｌ”）が長くリセット解除が遅延した場合（Ｚ：“Ｌ”→“Ｈ”）においても、フリップフロップ１０１のＱ出力の論理は変動せず（Ｚ´）、マスタ端子１０５（Ａ＿０端子）の論理によりスイッチ信号（ＳＷ）のＯｎ／Ｏｆｆを変更することができるため、ソフトウェアによる半導体装置の初期化を実施するまでは、プルアップ又はプルダウンの設定を変更することができないという問題が起こることもない。
【００２８】
なお、図１の記載はスレーブ端子１０６（Ａ＿０からＡ＿ｎ端子）についてのみ記載しているが、同様の構成を用いることにより、スレーブ端子（Ｂ＿０からＢ＿ｍ端子）、スレーブ端子（Ｃ＿０からＣ＿ｌ端子）等のように、複数のグループ分けをすることにより、グループ毎に異なる設定が可能であり、回路構成に合わせて柔軟に対応することが可能となる。
【００２９】
また、本実施形態においては、スレーブ端子に対する端子処理は内部プルアップ状態であったが、内部プルダウン状態とすることも可能であるし、複数のグループに属するスレーブ端子１０６（Ａ＿１からＡ＿ｎ端子、Ｂ＿１からＢ＿ｍ端子、Ｃ＿１からＣ＿ｌ端子）毎に個別に内部プルアップ状態又は内部プルダウン状態を指定しておき、マスタ端子１０５（Ａ＿０端子、Ｂ＿０端子、Ｃ＿０端子）の状態によって、スレーブ端子１０６を、内部プルアップ状態の有無（プルアップ状態又は開放状態）又は内部プルダウン状態の有無（プルダウン状態又は開放状態）を決定する構成であっても良い。
【００３０】
さらに、本実施形態においては、マスタ端子１０５（Ａ＿０端子）が“Ｈ”のときに内部プルアップ有の論理構成となっているが、内部プルアップスイッチ１０４等の論理を変えることにより、マスタ端子１０５（Ａ＿０端子）が“Ｌ”のときに内部プルアップ有という論理構成としても良いことは勿論である。
【００３１】
次に、本発明の他の実施形態に係る半導体装置における回路構成について説明する。図３は、本発明の他の実施形態に係る半導体装置における回路構成の一例を示す図である。図３の回路構成は、図１の回路構成と比較して、マスタ端子２０５（Ａ＿０端子）に対して、ＩＣ２０内部に固定のプルアップ抵抗２１０が接続されている点を除き、図１の回路構成と同じである。
【００３２】
図３において、ロジック２０１と記載している破線の部分は、図１の破線部のロジックと同様であり、リセット期間中（Ｒｅｓｅｔ＿ｎ：“Ｌ”）は、マスタ端子２０５（Ａ＿０端子）の論理状態を出力し、リセット解除後（Ｒｅｓｅｔ＿ｎ：“Ｈ”）は出力を保持し続ける回路である。
【００３３】
この他の実施形態の利点としては、マスタ端子２０５（Ａ＿０端子）に対してプルアップ抵抗２１０を内蔵することにより、マスタ端子２０５をプルアップする必要があるときには、外部プルアップ抵抗を設ける必要がないので部品点数を削減することができる点が挙げられる。また、マスタ端子２０５（Ａ＿０端子）に対してプルアップ処理又はプルダウン処理の必要がある見込み（確率）が何れかに偏っている場合には、予め見込み（確率）の高い方の回路を採用することが可能である。
【００３４】
ただし、マスタ端子２０５（Ａ＿０端子）をＩＣ２０内部でプルアップしていることにより、プルダウンする必要がある場合には、ＩＣ２０外部に、内部プルアップ抵抗２１０よりも十分抵抗値の小さいプルダウン抵抗を接続する必要があるため、貫通電流により消費電力が増加する点に注意する必要がある。
【００３５】
なお、この他の実施形態においても、マスタ端子２０５（Ａ＿０端子）の状態によって、スレーブ端子２０６を、内部プルアップ状態の有無（プルアップ状態又は開放状態）又は内部プルダウン状態の有無（プルダウン状態又は開放状態）とする構成であっても良い。
【００３６】
次に、本発明のさらに他の実施形態に係る半導体装置における回路構成について説明する。図４は、本発明のさらに他の実施形態に係る半導体装置における回路構成の一例を示す図である。図４の回路構成は、図１の回路構成と比較して、スイッチ信号（ＳＷ）により制御されるスイッチ（内部プルアップ／プルダウン切替えスイッチ）３１２が、内部プルアップ抵抗の開放又は導通を行うものではなく、内部プルアップ抵抗３１０又は内部プルダウン抵抗３１１の切り替えを行うスイッチとなっている点を除き、図１の回路構成と同じである。
【００３７】
図４において、マスタ端子３０５（Ａ＿０端子)とリセット信号（Ｒｅｓｅｔ＿ｎ)から、スイッチ信号（ＳＷ）を生成する構成、及びロジック３０１の破線の部分は、図１の破線部のロジックと同様であり、リセット期間中（Ｒｅｓｅｔ＿ｎ：“Ｌ”）は、マスタ端子３０５（Ａ＿０端子）の論理状態を出力し、リセット解除後（Ｒｅｓｅｔ＿ｎ：“Ｈ”）は出力を保持し続ける回路である。
【００３８】
このさらに他の実施形態の利点としては、ＩＣ３０の実装条件毎に内部プルアップ設定又は内部プルダウン設定が任意に選択可能である点であるが、スレーブ端子３０６に常時プルアップ抵抗又はプルダウン抵抗が接続された状態である。よって、スレーブ端子３０６の同一グループ（例えば、Ａ＿１からＡ＿ｎ端子、Ｂ＿１からＢ＿ｎ端子、Ｃ＿１からＣ＿ｎ端子）内にプルアップすべき端子又はプルダウンすべき端子が混在する場合、中間電位とならないようＩＣ３０外部に十分小さい抵抗値のプルアップ抵抗又はプルダウン抵抗を接続する必要があり、チップ抵抗分のコストアップ、実装面積の増大、及び消費電力の増加といった諸問題が生じる恐れがある。
【００３９】
この問題を解消するために、マスタ端子３０５を２本（例えば、Ａ＿０とＡ＿１端子）用いることにより、内部プルアップ／プルダウン切替えスイッチ３１２の切り替えを、内部プルアップ状態、内部プルダウン状態、及び開放状態の３状態とする構成とすることも可能である（図示せず）。この回路構成の場合は、上記した諸問題が解消される代わりに、マスタ端子（例えば、Ａ＿０とＡ＿１端子）が増加することに伴い、外部プルアップ抵抗又は外部プルダウン抵抗が増加することとなる。
【００４０】
次に、本発明のさらなる実施形態に係る半導体装置における回路構成について説明する。図５は、本発明のさらなる実施形態に係る半導体装置における回路構成の一例を示す図である。図５の回路構成は、図１の回路構成と比較して、スイッチ信号（ＳＷ）を全ての内部プルアップスイッチ４０４に直接入力せずに、さらにソフト設定４１３により制御可能なロジック４０１（ロジック１からロジックｎ）を挟むことにより、スレーブ端子４０６の一端子毎に個別に設定を切り替えることができる点を除き、図１の回路構成と同じである。
【００４１】
図５において、マスタ端子４０５（Ａ＿０端子)とリセット信号（Ｒｅｓｅｔ＿ｎ)から、スイッチ信号（ＳＷ）を生成する構成、及びロジック４０１の破線の部分は、図１の破線部のロジックと同様であり、リセット期間中（Ｒｅｓｅｔ＿ｎ：“Ｌ”）はマスタ端子４０５（Ａ＿０端子）の論理状態を出力し、リセット解除後（Ｒｅｓｅｔ＿ｎ：“Ｈ”）は出力を保持し続ける回路である。
【００４２】
ソフト設定４１３により設定可能なレジスタの初期値を、マスタ端子４０５（Ａ＿０端子）の設定を優先する状態にしておくことにより、リセット期間や初期化前の期間（Ｒｅｓｅｔ＿ｎ：“Ｌ”）の端子処理はマスタ端子４０５（Ａ＿０端子）の設定に依存させ、ソフト設定４１３による設定以後はソフト設定４１３を優先することにより、個別のスレーブ端子４０６（Ａ＿１からＡ＿ｎ端子）の処理を実現する。
【００４３】
このさらなる実施形態の利点としては、同一グループ（例えば、Ａ＿１からＡ＿ｎ端子、Ｂ＿１からＢ＿ｎ端子、Ｃ＿１からＣ＿ｎ端子）にグルーピングされた端子であっても、個別にプルアップ設定の有無を選択することができるため、消費電力の削減等を実現することが可能となる。ただし、ＩＣ４０の内部回路（ロジック）が僅かに増加する。
【００４４】
なお、このさらなる実施形態においても、マスタ端子４０５（Ａ＿０端子）の状態及びソフト設定４１３による設定状態によって、スレーブ端子４０６を、個別にプルアップ状態又は開放状態、プルダウン状態又は開放状態、若しくはプルアップ状態又はプルダウン状態とする構成であっても良い。
【００４５】
さらに、マスタ端子４０５を２本（例えば、Ａ＿０とＡ＿１端子）用いることにより、内部プルアップスイッチ４０４の切り替えにより、スレーブ端子４０６を、個別にプルアップ状態、プルダウン状態、及び開放状態の３状態とする構成を採用することも可能である（図示せず）。なお、上記した図３から図５に示した実施形態は互いに排他状態にあるものではなく、任意の組み合わせによって実現することが可能である。
【００４６】
このように、本発明では、複数の端子を有する半導体装置において、複数の端子を任意の数の端子毎に任意の数のグループにそれぞれ区分し、当該区分されたグループのそれぞれに含まれる任意の数の端子を、マスタ端子とスレーブ端子とに区分し、マスタ端子に対して論理レベルの設定を行い、当該マスタ端子に設定された論理レベルに応じて、スレーブ端子をプルアップ状態、プルダウン状態、又は開放状態に切り替えることにより、プルアップ又はプルダウンの設定をするための外部端子を増設することなく、内部プルアップ又は内部プルダウンの有無を既存の端子により設定することができる半導体装置を得ることが可能となる。
【００４７】
以上、本発明の好適な実施形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨及び範囲から逸脱することなく、これら具体例に様々な修正及び変更が可能である。
【符号の説明】
【００４８】
１０、２０、３０、４０    半導体装置（ＩＣ）
１０１    フリップフロップ
２０１、３０１、４０１    ロジック
１０２、２０２、３０２、４０２    内部ロジック
１０３、２０３、３０３、４０３    外部回路
１０４、２０４、４０４    内部プルアップスイッチ
１０５、２０５、３０５、４０５    マスタ端子
１０６、２０６、３０６、４０６    スレーブ端子
１０７    セレクタ
１０８、３０８、４０８    外部プルアップ抵抗
１０９    真理値表
１１０、２１０、３１０、４１０    内部プルアップ抵抗
３１１    内部プルダウン抵抗
３１２    内部プルアップ／プルダウン切替えスイッチ
４１３    ソフト設定
【先行技術文献】
【特許文献】
【００４９】
【特許文献１】特開２０１０−１４７６０６号公報
【図１】
2013090235.tif 000003
【図２】
2013090235.tif 000004
【図３】
2013090235.tif 000005
【図４】
2013090235.tif 000006
【図５】
2013090235.tif 000007