(57)【要約】【課題】機器小型化を図ることができるとともに高温下であってもコモンモードノイズを十分に抑制することができるノイズ低減回路を提供する。【解決手段】バッテリ１９からの電力を半導体素子からなる半導体スイッチング素子１１，１２を介して電力変換して電力駆動する負荷に出力する高圧電力系統と、ボディ１７との間に、半導体スイッチング素子１１，１２の駆動による発熱温度上限値以上の耐熱温度を有するダイオード２６，２７を、それらの導通方向が逆向きになるように直列接続したことを特徴とする。【選択図】図１
2013013179.tif 000002
【特許請求の範囲】
【請求項１】
直流電源からの電力を半導体素子からなるスイッチング素子を介して電力変換して電力駆動する負荷に出力する高圧電力系統と、低圧グラウンドとの間に、前記スイッチング素子の駆動による発熱温度上限値以上の耐熱温度を有する複数の半導体デバイスを、それらの導通方向が逆向きになるように直列接続したことを特徴とするノイズ低減回路。
【請求項２】
前記半導体デバイスを、スイッチング素子を搭載した回路を内包するケース内に配置したことを特徴とする請求項１に記載のノイズ低減回路。
【請求項３】
前記半導体デバイスは、ダイオードであることを特徴とする請求項１又は２に記載のノイズ低減回路。
【請求項４】
前記半導体デバイスは、ＭＯＳＦＥＴであることを特徴とする請求項１又は２に記載のノイズ低減回路。
【請求項５】
前記複数のダイオードは、前記スイッチング素子が実装される基板上に重ねて設けられることを特徴とする請求項１ないし４の何れか一項に記載のノイズ低減回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、コモンモードノイズを低減するノイズ低減回路に関するものである。
【背景技術】
【０００２】
従来、ＡＣラインとグラウンドとの間に生じるコモンモードノイズを低減させるためにＡＣライン−グランド間にＹコンデンサが挿入される（例えば、特許文献１参照）。Ｙコンデンサは、上記ＡＣラインの場合に限られず、高圧系とグラウンドとの間で発生するコモンモードノイズを低減する目的で高圧系と低圧グラウンドとの間にも挿入される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３１９８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したＹコンデンサとして用いられるフィルムコンデンサやセラミックコンデンサなどのキャパシタは、図１０に示すように、高温時に容量低下が生じてしまう。とりわけ電源回路のインバータに用いられるスイッチング素子の近傍にＹコンデンサを配置した場合、駆動状況によってスイッチング素子が高温となるため、コンデンサが高温となり容量が低下してコモンモードノイズを十分に抑制できなくなる虞があるという課題がある。
一方、スイッチング素子からの影響を抑制するためにインバータユニットの外部にＹコンデンサを配置することも考えられるが、Ｙコンデンサ用の配置スペースを確保する分だけ機器小型化が妨げられてしまう。
【０００５】
この発明は、上記事情に鑑みてなされたものであり、機器小型化を図ることができるとともに高温下であってもコモンモードノイズを十分に抑制することができるノイズ低減回路を提供するものである。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、請求項１に記載した発明は、直流電源（例えば、実施形態におけるバッテリ１９）からの電力を半導体素子からなるスイッチング素子（例えば、実施形態における半導体スイッチング素子１１，１２）を介して電力変換して電力駆動する負荷に出力する高圧電力系統と、低圧グラウンド（例えば、実施形態におけるボディ１７）との間に、前記スイッチング素子の駆動による発熱温度上限値以上の耐熱温度を有する複数の半導体デバイス（例えば、実施形態におけるダイオード２６，２７，２６ａ，２７ａ、ｎ型ＭＯＳＦＥＴ１２６，１２７、ｐ型ＭＯＳＦＥＴ２２６，２２７）を、それらの導通方向が逆向きになるように直列接続したことを特徴としている。
【０００７】
請求項２に記載した発明は、請求項１に記載の発明において、前記半導体デバイスを、スイッチング素子を搭載した回路を内包するケース（例えば、実施形態におけるケースＣ）内に配置したことを特徴としている。
【０００８】
請求項３に記載した発明は、請求項１又は２に記載の発明において、前記半導体デバイスは、ダイオード（例えば、実施形態におけるダイオード２６，２７，２６ａ，２７ａ）であることを特徴としている。
【０００９】
請求項４に記載した発明は、請求項１又は２に記載の発明において、前記半導体デバイスは、ＭＯＳＦＥＴ（例えば、実施形態におけるｎ型ＭＯＳＦＥＴ１２６，１２７、ｐ型ＭＯＳＦＥＴ２２６，２２７）であることを特徴とする。
【００１０】
請求項５に記載した発明は、請求項１ないし４の何れか一項に記載の発明において、前記複数のダイオードは、前記スイッチング素子が実装される基板（例えば、実施形態における基板ユニット３０）上に重ねて設けられることを特徴とする。
【発明の効果】
【００１１】
請求項１に記載した発明によれば、高圧電力系統と低圧グラウンドとの間に、導通方向が対向するように複数の半導体デバイスが直列接続されるので、半導体デバイスの寄生容量を用いてコモンモードノイズを十分に抑制することができる。さらに、コモンモードノイズを低減するためのキャパシタンスとして高温下の温度特性に優れる半導体デバイスの寄生容量を利用することで、インバータのスイッチング素子近傍に半導体デバイスを配置しつつキャパシタンスの変化を少なくすることができるため、コモンモードノイズを十分に抑制しつつ機器小型化を図ることができる効果がある。
【００１２】
請求項２に記載した発明によれば、駆動状況によっては高温となるスイッチング素子と同一ケース内に、従来のＹコンダクタ用のキャパシタよりも温度特性に優れる半導体デバイスを配置してケース内のスペースを有効利用することができるため、ケース外にＹコンダクタ用のキャパシタを配置する場合と比較して機器小型化を図ることができる効果がある。
【００１３】
請求項３に記載した発明によれば、従来のＹコンダクタ用のキャパシタよりも高温下の温度特性に優れるダイオードの寄生容量をＹコンデンサのキャパシタンスとして利用して、コモンモードノイズの低減および機器小型化を図ることができる効果がある。
【００１４】
請求項４に記載した発明によれば、従来のＹコンダクタ用のキャパシタよりも高温下での温度特性に優れるＭＯＳＦＥＴの寄生容量をＹコンデンサのキャパシタンスとして利用して、コモンモードノイズの低減および機器小型化を図ることができる効果がある。
【００１５】
請求項５に記載した発明によれば、ダイオードを２つ重ねて直列接続することで、２つのダイオードをそれぞれ平置きして直列接続する場合と比較して基板の面積を縮小して更なる機器小型化を図ることができる効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態におけるインバータ装置を示す回路図である。
【図２】本発明の第１実施形態の第１変形例における図１に相当する回路図である。
【図３】図１のＡ−Ａ線に沿う断面図である。
【図４】本発明の第１実施形態における半導体モジュールの側面図である。
【図５】本発明の第２実施形態における図１に相当する回路図である。
【図６】本発明の第２実施形態の第１変形例におけるノイズ低減回路の回路図である。
【図７】本発明の第２実施形態の第２変形例における図５に相当する回路図である。
【図８】本発明の第２実施形態の第３変形例における図６に相当する回路図である。
【図９】本発明の第１実施形態の第２変形例における図２に相当する平面図である。
【図１０】従来のキャパシタを用いたＹコンデンサの温度特性を示すグラフである。
【発明を実施するための形態】
【００１７】
次に、この発明の第１実施形態におけるノイズ低減回路について図面を参照しながら説明する。
図１は、この実施形態のノイズ低減回路が適用されたインバータ装置１を示しており、このインバータ装置１は、例えば車両に搭載されたモータ制御系のインバータ装置として用いられる。
インバータ装置１は、直列に接続された一対の半導体スイッチング素子１１，１２と、正極端子１３と、負極端子１４と、出力端子１５とを具備する半導体モジュール１６と、この半導体モジュール１６に対して絶縁されたボディ（低圧系グラウンド）１７とを備え、直流電源であるバッテリ１９が接続される。半導体モジュール１６は、負荷であるモータの相数に応じた数だけ設けられ、各半導体モジュール１６の出力端子１５間にモータコイルが接続される。なお、図１においては、１相分の半導体モジュール１６を示す（以下、図２、図５、図６も同様）。
【００１８】
半導体スイッチング素子１１，１２は、例えばｐ型ＭＯＳＦＥＴ（Metal Oxide Semi-conductor Field Effect Transistor）であって、ハイ側の半導体スイッチング素子１１のソースとロー側の半導体スイッチング素子１２のドレインとが出力端子１５に接続されている。つまり、１対の半導体スイッチング素子１１，１２は、直列接続されて、その中点１８が出力端子１３に接続されている。
【００１９】
ハイ側の半導体スイッチング素子１１は、そのドレインが正極端子（Ｐ）１３に接続され、ロー側の半導体スイッチング素子１２は、そのソースが負極端子（Ｎ）１４に接続されている。各半導体スイッチング素子１１，１２のドレイン−ソース間には、ソースからドレインに向けて順方向となるようにして、転流用のダイオード２０，２０が並列接続されている。
正極端子（Ｐ）１３はバッテリ１９の正極側に接続され、負極端子（Ｎ）１４はバッテリ１９の負極側に接続されている。
【００２０】
ボディ１７と正極端子１３との間、および、ボディ１７と負極端子１４との間には、バッテリ１９の正極側および負極側のラインに重畳されるコモンモードノイズを低減する目的でノイズ低減回路２５が接続されている。
ノイズ低減回路２５は、複数の半導体デバイス、より具体的には２つのダイオード２６，２７をこれらの導通（順）方向が逆向き、より具体的にはアノード同士が接続されるように直列接続されたものを、ボディ１７と正極端子１３との間、および、ボディ１７と負極端子１４との間に接続して備える。つまり、ノイズ低減回路２５には、正極端子１３側、負極端子１４側、および、ボディ１７側の何れの方向からも直流電流が流入しないような回路構成になっている。
【００２１】
なお、上記ノイズ低減回路２５では、アノード同士を接続して２つのダイオード２６，２７を直列接続する場合について説明したが、導通方向すなわちダイオード２６，２７の順方向が逆向きになるように直列接続されていればよく、例えば、図２に示す第１実施形態の第１変形例のように、ノイズ低減回路２５ａのダイオード２６，２７の互いのカソード同士を接続して、２つのダイオード２６，２７を直列接続するようにしても良い。
【００２２】
ノイズ低減回路２５のダイオード２６，２７は、ＰＮ接合された電力整流用のいわゆるパワー半導体であって、スイッチング素子１１，１２の駆動による発熱温度以上の十分な耐熱温度を有している。半導体モジュール１６は、半導体スイッチング素子１１，１２を搭載した基板ユニット３０（図３参照）を内包するケースＣを具備しており、上述したノイズ低減回路２５のダイオード２６，２７は、半導体スイッチング素子１１，１２と同一のケースＣ内に収められる。
【００２３】
図３は、上述した半導体モジュール１６の平面図であって、絶縁基板３１の互いに平行な辺部３２，３３のうち、一方の辺部３２に正極端子１３が取り付けられ、他方の辺部３３に負極端子１４が取り付けられる。また、正極端子１３が取り付けられる辺部３２と負極端子１４が取り付けられる辺部３３とを繋ぐ辺部３４には出力端子１５が取り付けられる。絶縁基板３１の周縁には、その全周に帯状且つ略矩形状の低圧グラウンド用電極面３５が露出される。この低圧グラウンド用電極面３５は、上述したボディ１７と電気的に接続されている。上記正極端子１３、負極端子１４、および、出力端子１５は、低圧グラウンド用電極面３５上を跨いでおり、これら正極端子１３、負極端子１４、および、出力端子１５は、低圧グラウンド用電極面３５とは電気的に絶縁されている。
【００２４】
絶縁基板３１には、低圧グラウンド用電極面３５の露出部分よりも内側に、正極端子１３側から負極端子１４側に向かって順に、正極側の高圧側電極面３６、中点の高圧側電極面３８、および、負極側の高圧側電極面３７がそれぞれ並んでパターニングされている。
正極側の高圧側電極面３６には、上述した半導体モジュール１６の半導体スイッチング素子１１と転流用のダイオード２０とがマウントされ、半導体スイッチング素子１１のドレインとダイオード２０のカソードとがそれぞれ正極側の高圧側電極面３６に電気的に接続される。さらに半導体スイッチング素子１１のソースおよびダイオード２０のアノードは、中点の高圧側電極面３８にボンディングワイヤ４０により電気的に接続される。なお、図３においては、図示都合上、半導体スイッチング素子１１のゲートに接続される接続線を省略している。
【００２５】
中点の高圧側電極面３８には、半導体スイッチング素子１２と転流用のダイオード２０がマウントされ、半導体スイッチング素子１２のドレインとダイオード２０のカソードとがそれぞれ負極側の高圧側電極面３７に電気的に接続される。半導体スイッチング素子１２のソースおよびダイオード２０のアノードは、負極側の高圧側電極面３７にボンディングワイヤ４０により電気的に接続される。
なお、ボンディングワイヤ４０を用いて半導体スイッチング素子１１のソースおよびその転流用のダイオード２０のアノードを中点の高圧側電極面３８に接続したり、半導体スイッチング素子１２のドレインとその転流用のダイオード２０のカソードとを負極側の高圧側電極面３７に接続する一例を説明したが、半導体スイッチング素子１１およびダイオード２０を中点の高圧側電極面３８、負極側高圧側電極面３７に接続可能であれば接続手段はボンディングワイヤ４０に限られるものではない。
【００２６】
図３、図４に示すように、半導体モジュール１６の正極側の高圧側電極面３６と負極側の高圧側電極面３７とには、それぞれノイズ低減回路２５を構成するチップ型の２つのダイオード２６，２７が重ねて接続（換言すれば、積層して接続）される。これら重ねて接続された２つのダイオード２６，２７のうち、下側のダイオード２６は、そのアノードが正極側の高圧側電極面３６および負極側の高圧側電極面３７に電気的に接続される。そして、２つのダイオード２６，２７の互いに対向する側には、それぞれのカソードが配置されて、これらカソード同士が電気的に接続される。さらに２つのダイオード２６，２７のうち、上側のダイオード２７は、そのアノードがワイヤボンディング４１により低圧グラウンド用電極面３５に接続される。
【００２７】
上述した正極端子１３は、正極側の高圧側電極面３６に電気的に接続され、出力端子１５は、中点の高圧側電極面３８に電気的に接続され、負極端子１４は、負極側の高圧側電極面３７に電気的に接続される。つまり、ノイズ低減回路２５は、正極端子１３と低圧グラウンド用電極面３５との間に接続されるとともに、負極端子１４と低圧グラウンド用電極面３５との間に接続されることとなる。
【００２８】
したがって、上述した第１実施形態のノイズ低減回路２５によれば、高圧電力系統であるバッテリ１９のプラス側に接続される正極端子１３、および、バッテリ１９の負極側に接続される負極端子１４と、ボディ１７との間に、それぞれ導通方向が対向するように２つのダイオード２６，２７が直列接続されるので、ダイオード２６，２７の寄生容量を用いてコモンモードノイズを十分に抑制することができる。
【００２９】
さらに、コモンモードノイズを低減するためのキャパシタンスとして高温下の温度特性に優れるダイオード２６，２７の寄生容量を利用することで、インバータ装置１の半導体スイッチング素子１１，１２の近傍にノイズ低減回路２５のダイオード２６，２７を配置しつつキャパシタンスの変化を少なくすることができるため、コモンモードノイズを十分に抑制しつつ機器小型化を図ることができる。
【００３０】
また、駆動状況によっては高温となるインバータ装置１の半導体スイッチング素子１１，１２と同一ケースＣ内に、従来のＹコンダクタ用のキャパシタよりも温度特性に優れるノイズ低減回路２５のダイオード２６，２７を配置してケースＣ内のスペースを有効利用することができるため、ケースＣの外部にＹコンダクタ用のキャパシタを配置する場合と比較して機器小型化を図ることができる。
【００３１】
さらに、ノイズ低減回路２５のダイオード２６，２７を２つ重ねて直列接続することで、２つのダイオード２６，２７をそれぞれ平置きして直列接続する場合と比較して基板ユニット３０の面積を縮小して更なる機器小型化を図ることができる。
【００３２】
次に、この発明の第２実施形態におけるノイズ低減回路１２５について図面を参照しながら説明する。なお、ノイズ低減回路１２５を除く構成については上述した第１実施形態と同一であるため、同一部分に同一符号を付して詳細説明を省略する。
図５は、この実施形態におけるノイズ低減回路１２５が適用されたインバータ装置１０１であり、このインバータ装置１０１は、上述した第１実施形態のインバータ装置１と同様に、直列に接続された一対の半導体スイッチング素子１１，１２と、正極端子１３と、負極端子１４と、出力端子１５とを具備する半導体モジュール１６と、半導体モジュール１６に対して絶縁されたボディ（低圧系グラウンド）１７と、直流電源であるバッテリ１９とを備えて構成される。
【００３３】
ボディ１７と正極端子１４との間、および、ボディ１７と負極端子１４との間には、バッテリ１９の正極側および負極側のラインに重畳されるコモンモードノイズを低減する目的でノイズ低減回路１２５が接続されている。
ノイズ低減回路１２５は、複数の半導体デバイス、より具体的には２つのｎ型ＭＯＳＦＥＴ（Metal Oxide Semi-conductor Field Effect Transistor）１２６，１２７をこれらｎ型ＭＯＳＦＥＴ１２６，１２７の導通方向が逆向き、より具体的には、ドレイン同士が接続されるように直列接続して形成される。ｎ型ＭＯＳＦＥＴ１２６，１２７は、電力のスイッチングを行ういわゆるパワースイッチング素子であり、上述した半導体スイッチング素子１１，１２の駆動による発熱温度以上の十分な耐熱温度を有している。上記ｎ型ＭＯＳＦＥＴ１２６，１２７は、ゲート電圧のハイ・ローにかかわらず、ソースからドレインに向かう電流が阻止されるため、ｎ型ＭＯＳＦＥＴ１２６，１２７のドレイン同士を接続したノイズ低減回路１２５には、正極端子１３側、負極端子１４側、および、ボディ１７（低圧グラウンド用電極面３５）側の何れの方向からも直流電流が流れない。
【００３４】
上述したノイズ低減回路１２５においては、ｎ型ＭＯＳＦＥＴ１２６，１２７のドレイン同士を接続して２つのｎ型ＭＯＳＦＥＴ１２６，１２７を直列接続していたが、直流電流が流れる導通方向が逆向きになるように直列接続されていればよく、例えば、図６に示す第２実施形態の第１変形例のノイズ低減回路１２５ａのように、ｎ型ＭＯＳＦＥＴ１２６，１２７のソース同士を接続して、２つのｎ型ＭＯＳＦＥＴ１２６，１２７を直列接続するようにしてもよい。
さらに、上述した第２実施形態のノイズ低減回路１２５では、ｎ型ＭＯＳＦＥＴ１２６，１２７のドレイン同士を接続して用いていたが、例えば、図７に示す第２実施形態の第２変形例のノイズ低減回路１２５ｂのように、上述したｎ型ＭＯＳＦＥＴ１２６，１２７を、ドレイン同士を接続して直列接続したｐ型ＭＯＳＦＥＴ２２６，２２７に置き換えることもできる。これはｐ型ＭＯＳＦＥＴ２２６，２２７が、ゲート電圧にかかわらずドレインからソースに向かう直流電流を流さないためである。さらに、図８に示す第３変形例のノイズ低減回路１２５ｃのように、ｐ型ＭＯＳＦＥＴ２２６，２２７のソース同士を接続するようにしても良い。
【００３５】
したがって、上述した第２実施形態によれば、従来のＹコンダクタ用のキャパシタよりも高温下での温度特性に優れるｎ型ＭＯＳＦＥＴ１２６，１２７の寄生容量をＹコンデンサのキャパシタンスとして利用することができるため、半導体スイッチング素子１１，１２近傍が高温下であっても、半導体スイッチング素子１１，１２の近傍の同一ケースＣ内に配置されるｎ型ＭＯＳＦＥＴ１２６，１２７の寄生容量変化が少なく、十分なコモンモードノイズの低減および機器小型化を図ることができる。
【００３６】
なお、この発明は上述した各実施形態の構成に限られるものではなく、その要旨を逸脱しない範囲で設計変更可能である。
例えば、上記各実施形態では、ノイズ低減回路２５，１２５，（２５ａ，１２５ａ〜１２５ｃ）が、各２つの半導体デバイスを直列接続して形成される場合について説明したが、これら構成に限られるものではなく、３つ以上の半導体デバイスを直列接続するようにしてもよい。
さらに、上述した各実施形態では、半導体スイッチング素子１１，１２がＭＯＳＦＥＴの場合を一例に説明したが、インバータ用のスイッチング素子であればＭＯＳＦＥＴに限られるものではない。
また、上述した第１実施形態では、ダイオード２６，２７を重ねて接続する場合について説明したが、図９に示す第１実施形態の第２変形例のように、高圧側電極面３６，３７と低圧グラウンド用電極面３５とにそれぞれダイオード２６，２７を載置して、各カソード、又は各アノードを、高圧側電極面３６，３７と低圧グラウンド用電極面３５とにそれぞれ接続して、これらダイオード２６，２７のアノード同士又はカソード同士をボンディングワイヤ４１などで互いに接続するようにしても良い。
【符号の説明】
【００３７】
１１，１２  半導体スイッチング素子（スイッチング素子）
ボディ（低圧グラウンド）バッテリ（直流電源）  ２６，２７，２６ａ，２７ａ  ダイオード（半導体デバイス）
基板ユニット（基板）  １２６，１２７  ｎ型ＭＯＳＦＥＴ（半導体デバイス）
２２６，２２７  ｐ型ＭＯＳＦＥＴ（半導体デバイス）
Ｃ  ケース
【図１】
2013013179.tif 000003
【図２】
2013013179.tif 000004
【図３】
2013013179.tif 000005
【図４】
2013013179.tif 000006
【図５】
2013013179.tif 000007
【図６】
2013013179.tif 000008
【図７】
2013013179.tif 000009
【図８】
2013013179.tif 000010
【図９】
2013013179.tif 000011
【図１０】
2013013179.tif 000012