(57)【要約】【課題】  光モジュールの設計自由度を向上する。【解決手段】  同じ向きに光出射するように複数の光素子がアレイ状に並んで集積された光素子アレイを備えた光モジュールにおいて、前記複数の光素子のそれぞれが前記光素子が並んだ方向に第1電極と第2電極とを備えさせ、隣接する光素子の前記第1電極と前記第2電極を鏡像配置にする。【選択図】  図２Ａ
2013008887.tif 000002
【特許請求の範囲】
【請求項１】
同じ向きに光出射するように複数の光素子がアレイ状に並べられた状態で集積された光素子アレイを備えた光モジュールにおいて、
前記複数の光素子のそれぞれは、前記光素子が並んだ方向に第1電極と第2電極とを備え、
前記複数の光素子を構成し、隣接する第1光素子と第2光素子が鏡像配置されていることを特徴とする光モジュール。
【請求項２】
請求項１において、
前記複数の光素子は、前記第1電極と前記第2電極が光出射の光軸を軸にして非対称になっていることを特徴とする光モジュール。
【請求項３】
請求項２において、
前記複数の光素子は、隣接する光素子の第1電極同士または第2電極同士が一体となり第３電極を構成していることを特徴とする光モジュール。
【請求項４】
請求項１において、
前記光素子アレイが搭載された基板を備え、
前記基板は、第４電極を備え、
前記第４電極に、前記第1光素子の第1電極と前記第2光素子の第2電極が搭載されていることを特徴とする光モジュール。
【請求項５】
請求項４において、
前記基板は、前記第４電極の直下にビアが配置されていることを特徴とする光モジュール。
【請求項６】
請求項１において、
前記搭載は、フリップチップ実装によりなされていることを特徴とする光モジュール。
【請求項７】
請求項１において、
前記光素子は光変調素子であり、
前記第1電極は、光変調素子の電極であることを特徴とする光モジュール。
【請求項８】
請求項７において、
前記光変調素子は、直接変調レーザまたは変調器集積レーザであることを特徴とする光モジュール。
【請求項９】
請求項３において、
前記第3電極に接続された、素子数と同数の抵抗が配置されていることを特徴とするアレイ光モジュール。
【請求項１０】
請求項１において、
前記光素子を搭載する基板を備え、
前記基板は、通信チャンネル数よりも多い素子数分の電極を有することを特徴とする光モジュール。
【請求項１１】
請求項３において、
前記光素子アレイが搭載された基板を備え、
前記基板は、第４電極を備え、
前記第４電極に、前記第1光素子の第1電極と前記第2光素子の第2電極が搭載されていることを特徴とする光モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ファイバを用いた通信機器間の光伝送や、データ処理装置などの機器間又は機器内において、高速光信号を伝送する際の送信部となる光モジュールに関する。
【背景技術】
【０００２】
近年情報通信分野において、光を用いて大容量のデータを高速でやりとりする情報通信トラフィックの整備が急速に行われつつあり、これまで基幹、メトロ、アクセス系といった数ｋｍ以上の比較的長い距離について光ファイバ網が展開されてきた。今後はさらに、伝送装置間（数ｍ〜数百ｍ）或いは装置内（数ｃｍ〜数十ｃｍ）といった極めて近距離についても、大容量データを遅延なく処理するため、信号配線を光化することが有効である。
【０００３】
機器間／内の光配線化に関して、例えばルータ／スイッチなどの伝送装置では、イーサなど外部から光ファイバを通して伝送された高周波信号をラインカードと呼ばれる回路ボードに入力する。このラインカードは１枚のバックプレーンに対して数枚で構成されており、各ラインカードへの入力信号はさらにバックプレーンを介してスイッチカードと呼ばれる回路ボードに集められ、スイッチカード内のＬＳＩにて処理した後、再度バックプレーンを介して各ラインカードに出力している。ここで、現状の装置では各ラインカードから現状６００Ｇｂｉｔ／ｓ以上の信号がバックプレーンを介してスイッチカードに集まる。これを現状の電気配線で伝送するには、伝播損失の関係で配線１本あたり１〜６Ｇｂｉｔ／ｓ程度に分割する必要があるため、１００本以上の配線数が必要となる。
【０００４】
さらに、これら高周波線路に対して波形成形回路や、反射、或いは配線間クロストークの対策が必要である。今後、さらにシステムの大容量化が進み、Ｔｂｉｔ／ｓ以上の情報を処理する装置になると、従来の電気配線では配線本数やクロストーク対策等の課題がますます深刻となってくる。これに対し、装置内ラインカード〜バックプレーン〜スイッチカードのボード間、さらにはボード内チップ間の信号伝送線路を光化することによって、２５Ｇｂｐｓ以上の高周波信号を低損失で伝播可能となるため、配線本数が少なくすむことと、高周波特性として、光は電磁界の影響を受けないため狭ピッチ化しても線路間の相互作用が原因として生じる雑音ならびにクロストークは発生しない。また、光の反射、損失に関しても周波数依存性がなく制御が容易であるといった特長があり、上記の対策が必要無くなるため、装置内の信号伝送に光化が有望である。また、上記ルータ／スイッチの他にも、ビデオカメラなどの映像機器やＰＣ、携帯電話などの民生機器においても、今後画像高精細化にあたりモニタと端末間での映像信号伝送の高速・大容量化が求められるとともに、従来の電気配線では信号遅延、ノイズ対策等の課題が顕著となるため、信号伝送線路の光化が有効である。
【０００５】
そこで、通信の光化技術として、近年光インターコネクション技術が注目されている。光インターコネクションを実現し、機器間／内に適用するためには、安価な作製手段で性能面、小型・集積化、および部品実装性に優れる光モジュール、回路が必要となる。このような高速光インターコネクションモジュール向けの光源としては、垂直共振器型表面出射レーザ(Vertical Cavity Surface Emitting Laser: VCSEL)や、基板面内方向に共振器が構成され、かつ共振器の主出射光が入射する位置にテーパーミラーが配置されているか、又は基板面内方向に共振器の一部のみが構成され、かつ前記基板面上の共振器内にテーパーミラーが配置されている光素子などが提案されている。後述の、テーパーミラーにより、主たる信号光を基板表面方向に出射するレーザは、高温での高出力動作、高速動作や、レンズ集積による結合損の低減などさまざまなメリットがあり、近年では、［非特許文献１］に開示されるように、85℃、25Gbps動作が報告されている。
【０００６】
このテーパーミラー集積表面出射型レーザを実際に光モジュールに適用する際には、如何に高速電気信号を損失無く供給するかが、重要な課題となる。また、実際の光モジュールには、高速電気信号を生成する駆動回路、高速電気信号を光素子に供給するための電気配線、電気配線が形成された基板、あるいは、光素子から出射される光の一部を受光し、光素子の適切な駆動条件をフィードバックするためのモニタ機能を備えた受光素子など、多くの構成要素がある。近年の光モジュールには、小型、低消費電力が強く求められており、そのためには、前述した複数の構成要素をモジュール内に如何にコンパクトに実装するかが重要な課題である。
【０００７】
そこで、高速、高密度として、光伝送路をアレイに並べる方式が開発されている。そのため、光素子もアレイに効率良く並べる方法として、特許文献１のような用法が開示されているが、素子の電極間の接続が配線でされているため、寄生のインダクタンス成分が付加されてしまい、高周波特性の劣化原因となってしまう。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開2007-294725  “半導体複合装置、ＬＥＤヘッド、及び画像形成装置”
【非特許文献】
【０００９】
【非特許文献１】”Uncooled 25-Gb/s 2-km Transmission of a 1.3-μm Surface Emitting Laser” K. Adachi et al.， 22nd IEEE International Semiconductor Laser Conference， (ISLC2010)， TuC5
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図１４に、従来のアレイ光素子の電極構造を示す。光軸が揃うように光素子を並べアレイ光素子１０を構成する。各光素子にはｐ電極１１とｎ電極１２が配置され、光出射方向が揃うように同じ電極配置で並べる。光インターコネクションにおいては高密度化が求められており、アレイ光素子の間隔は、一般的に使用されるアレイ光ファイバのコア間隔である２５０μｍに並べる。そのため、発光素子においての個々の幅を２５０μｍにする必要がある。しかし、セラミック等の実装基板を用いた場合は、ビアを設けるためには、ビア径：１００μｍ、周囲の電極として片側５０μｍの合せて２００μｍ以上のスペースが必要である。
【００１１】
図１５に、従来のアレイ光素子および周辺実装図を示す。アレイ光素子１０と駆動回路１６が高周波線路１８で電気的に接続され、発光素子の光出射方向には高効率に光結合された光伝送媒体１７が配置されている。発光素子を２５０μｍ間隔で並べてしまうと、高周波線路の線路インピーダンスを保ちつつ、光素子近傍にビア１３を配置することは困難であった。そのため、ＧＮＤまで距離が長くなるため、特に２５Ｇｂｐｓ等高周波においては寄生インダクタンス成分が付加されてしまい、高周波特性が劣化する問題があった。
【００１２】
さらに、光素子の発熱を逃がす経路も長くなってしまい、熱が逃げにくく、光素子周辺の環境温度を上昇させ、発光素子の出力強度が劣化する等の問題があった。
【００１３】
このような問題は、高周波特性を向上させるビアをアレイ素子近傍に設けるなど、基板は光素子の電極、配線、ビアなどのレイアウト自由度が上がれば改善される。
【００１４】
本発明の目的は、素子のレイアウト設計自由度を上げることある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明者らは、同じ向きに光出射するように複数の光素子がアレイ状に並べられた状態で集積された光素子アレイを備えた光モジュールにおいて、前記複数の光素子のそれぞれは、前記光素子が並んだ方向に第1電極と第2電極とを備え、隣接する第1光素子と第2光素子を鏡像配置とした。
【００１６】
このように、隣接した第1光素子と第2光素子とを鏡像配置すると、第1光素子と第2光素子の同極性（プラス、マイナス、グランド）の電極が隣接することになるので、同極性の電極間のピッチを狭めたり、一体化するなどが可能になる。また、光素子が搭載される基板側の配線、電極やビアのレイアウト自由度が向上する。
【００１７】
たとえば、光素子として光軸に対して非対称に電極を配置する発光レーザダイオード素子を用い、近接チャンネルの同電位電極との共通化を行った場合を考える。通常、発光素子１個に対して一組以上のｐ電極、ｎ電極が存在する。そこで、２ｎ―１番目と２ｎ番目（ｎ：自然数）の電極構造を鏡面配置とすることで、隣接する光素子のｐ電極同士、ｎ電極同士が近接配置となる。さらに、アレイ光素子を実装する基板においては、アノード駆動の場合はｎ電極、カソード駆動の場合はｐ電極側の電極パターンを共通化することも可能となる。これらの共通化した電極を用いる場合、素子サイズや素子間隔を変えていないにもかかわらず、電極の面積と幅を増加させたことになる。したがって、同電位の電極であれば、セラミック基板側の電極直下にビアを配置することが可能となる。その結果、高周波、放熱に優れた光アレイ素子実装が可能となる。
【発明の効果】
【００１８】
本発明によれば、光モジュールのレイアウト設計自由度を上げることができる。
【図面の簡単な説明】
【００１９】
【図１】実施例１のアレイ光素子の電極パターン上面図である。
【図２Ａ】実施例１のアレイ光モジュールの上面図である。
【図２Ｂ】実施例１のアレイ光モジュールのA−A’断面図である。
【図２Ｃ】実施例１のアレイ光モジュールのB−B’断面図である。
【図３】実施例２のアレイ光素子の電極構造上面図である。
【図４Ａ】実施例３の面発光型アレイ光モジュール構造である。
【図４Ｂ】実施例３の面発光型アレイ光モジュールの上面図である。
【図４Ｃ】実施例３のアレイ光モジュールのC−C’断面図である。
【図５Ａ】実施例４の面発光型アレイ光モジュール構造である。
【図５Ｂ】実施例４の面発光型アレイ光モジュールの上面図である。
【図５Ｃ】実施例４の面発光型アレイ光モジュールの実装図である。
【図５Ｄ】実施例４の面発光型アレイ光モジュールの断面図である。
【図５Ｅ】実施例４の面発光型アレイ光モジュールの実装図である。
【図６】実施例５の面発光型アレイ光素子バー電極パターン図である。
【図７Ａ】実施例５の面発光型アレイ光素子電極パターン図である。
【図７Ｂ】実施例５の面発光型アレイ光素子電極パターン図である。
【図８Ａ】実施例５の面発光型アレイ光素子実装図である。
【図８Ｂ】実施例５の面発光型アレイ光素子実装図である。
【図９】実施例６の面発光型アレイ光素子電極パターン図である。
【図１０】実施例７の面発光型アレイ光素子電極パターン図である。
【図１１】実施例８の面発光型アレイ光素子電極パターン図である。
【図１２】実施例９の面発光型アレイ光素子電極パターン図である。
【図１３Ａ】実施例１０の変調器集積型アレイ光素子電極パターン図である。
【図１３Ｂ】実施例１０の端面出射変調器集積型アレイを実装した実装断面図である。
【図１４】従来のアレイ光素子電極パターン図である。
【図１５】従来のアレイ光素子実装光モジュール上面図である。
【発明を実施するための形態】
【００２０】
以下に、図面を用いて、実施の形態を詳細に述べる。
【実施例１】
【００２１】
実施例１のアレイ光素子を有する光モジュールについて説明する。図１は４チャンネルアレイ光素子の電極構造の模式図を示す。光素子として直接変調方式の発光素子を一列に４個並列に並んだものを用いている。各発光素子は同じ向きに光出射するように光出射方向と法線方向にｐ電極１１とｎ電極１２とが並んでいる。また、各光素子は光出射方向が揃うように並べて集積する。各光素子の光出射距離間隔を２５０μｍとする。このアレイ光素子は、光素子が並んだ方向に光軸に対して非対称に電極が並べる。そして、２ｎ−１番目の素子と２ｎ番目の素子の電極パターンを鏡面配置とする。そのため、ｐ電極１１−（２ｎ−１）とｐ電極１１−（２ｎ）、ｎ電極１２−（２ｎ）とｎ電極１２−（２ｎ＋１）が直近に隣接配置される構造となる。同極性の電位が供給される電極の近接配置により、ノイズ対策として機能する。
【００２２】
図２Ａにアレイ光素子１０を実装した光モジュールの上面図を示す。アレイ光素子１０の光が出射する方向（光出射方向）には、光結合された光ファイバ、光導波路等のアレイ光伝送媒体１７が配置して、反対側には駆動回路１６を配置する。この駆動回路１６とアレイ光素子１０は高周波線路１８で電気的に接続する。高周波線路１８に、隣接チャンネルとのクロストークを低減するため、隣接チャンネルの高周波線路との間にグランド（ＧＮＤ）パターンを設けたコプレーナ線路を用いる。また、特にアレイの各チャンネルの伝送速度が２５Ｇｂｐｓ以上と高速となると、ボンディングワイヤを用いた実装では、ワイヤが寄生インダクタンスとなり、高周波伝送線路に不連続点を生じてしまい、高周波特性劣化させてしまう。その上、ワイヤがアンテナとなってしまい、隣接チャンネルのワイヤと結合してクロストーク量を増大させてしてしまう等の問題があるため、光素子１０、駆動回路１６はフリップチップ実装でサブ基板１５に搭載する。
【００２３】
このとき、アレイ光素子１０をカソード駆動させるため、ｎ電極に信号を入力して光変調を行う。そのため、ｎ電極には各々個別の信号線が入力するが、ｐ電極１１−（２ｎ−１）とｐ電極１１−（２ｎ）およびｐ電極１１−（２ｎ＋１）とｐ電極１１−（２ｎ＋２）は接続されるサブ基板１５上の電極パターンで素子直下の電極において電気的に接続し共通化（一体化）する。電極を共通化することにより、アレイ光素子に接続する配線本数を減らすことができ高密度化が可能となる。さらに、電極共通化したことで、2本分の幅が利用可能になり、電極パターンの下にビアを配置することが可能となる。サブ基板１５の材質にセラミックを用いた場合、一般的にビアを設けるためには電極幅を２００μｍ以上にする必要があるため、単体の光素子を並列に並べた構造では光出射間隔が２５０μｍでは大部分をＧＮＤパターンが占めてしまうことになり、自由な高周波線路を形成することが困難となる。しかし、本実施例では、隣接チャンネルと電極パターンを鏡像配置としたことで、サブ基板１５の電極共通化が可能となる。サブ基板１５の電極共通化とともに、素子直下のサブ基板１５の電極下にビア１３を設ける。このビアは、ＧＮＤプレーンに接続することで、ＧＮＤまでの寄生インダクタンス成分を低減させることが可能で、高周波まで良好な特性を得ることが可能になっている。さらに、サブ基板１５の電極直下にビアが配置されることで、放熱効果が期待でき高温時においても良好な動作が可能となった。
【００２４】
図２Ｂに光モジュールのA−A’方向の断面構造の模式図を示す。サブ基板１５の光素子電極と接続する部分には、予めＡｕＳｎ半田１４を設けておき、ヒータの上にサブ基板１５を置いて、アレイ光素子１０を位置合せ行う。その後、ＡｕＳｎ半田周辺の環境を窒素雰囲気としてヒータ温度を３００℃以上に上昇させＡｕＳｎ半田１４を融解し、アレイ光素子１０とサブ基板１５を電気的に接続する。つまり、フリップチップ実装を行う。このとき、サブ基板１５上のパターンにはＡｕＳｎ半田１４が濡れ広がらないように半田ダム（図示せず）を設けておく。半田ダムを設けたことで、ＡｕＳｎ半田１４がドーム状に盛り上がり、ｐ電極１１、ｎ電極１２が数μｍの程度の高さバラツキがあった場合においてＡｕＳｎ半田１４で誤差を吸収することができる。アレイ光素子１０実装後、サブ基板１５上の駆動回路１６を搭載される位置に半田を設け、駆動回路１６の実装を行う。このとき、アレイ光素子１０を固定したＡｕＳｎ半田１４は融解しない２００℃前後で融解する半田を使用する。つまり、温度階層をつける。ＡｕＳｎによる実装同様、半田が濡れ広がらないようにサブ基板１５の電極周辺には半田ダムを設けておくことで、セルフアラインで簡単に所望の位置に調整する。
【００２５】
図２に、光モジュールのB−B’方向の断面構造の模式図を示す。アレイ光素子１０と光伝送媒体１７を高効率で結合するために、アレイ光素子１０をサブ基板１５の端部に配置し光伝送媒体１７近接配置させることで高効率な光結合が行われるようにする。
【実施例２】
【００２６】
実施例２のアレイ光素子を有する光モジュールについて説明する。図３にアレイ光素子の電極構造を示す。アレイ光素子の出射方向を揃え、その出射間隔を２５０μｍとする。通常、直接変調方式の発光素子は１個のダイオードであるため、光を発光する活性層に一組のｐ電極１１とｎ電極１２が必要であり、４チャンネルアレイ光素子の場合は４組の電極が必要である。また、一般的に光アクティブ素子はアノード駆動の場合はｐ電極、カソード駆動の場合はｎ電極に、変調信号を入力し他方はＧＮＤに接続する。そのため、ＧＮＤに接続される方の電極を、隣接チャンネルの電極と共通化（一体化）して電極の数を減らす。そうすることで、光素子までの配線本数を減らすことが可能となり、高密度実装が可能となる。本素子を実施例１と同様にサブ基板１５に実装し、駆動回路を搭載してアレイ光モジュールを構成する。
【実施例３】
【００２７】
第３実施例について説明する。図４Ａ（ａ）に面発光型アレイ光モジュールの断面構造図、（ｂ）に面発光型アレイ光モジュールの上面図（裏面の電極パターンは透過して図示）を示す。
【００２８】
光素子を端面発光のアレイ光素子１０とする。この発光素子と同一基板に反射ミラー２１と半導体レンズ１９を形成する。反射ミラーは、電極１１、１２の同一平面上に形成し、半導体レンズ１９は裏面に形成する。電極１１、１２に電界を印加して活性層２３から出射された光は半導体基板２２内を伝播する。その光は、反射ミラー２１にて光路を９０°曲げられ、裏面の半導体レンズ１９に入射され、光を絞りながら半導体基板２２から出射する。この面出射型光素子を２５０μｍ間隔で並べ、面出射型アレイ光素子２０を形成する。また、光素子をアレイに並べるときに、隣接チャンネルの光発光素子とはｐ電極１１とｎ電極１２の配置が反転するように配置する。この結果、隣接チャンネルとｐ電極１１同士、ｎ電極１２同士が近接配置されるようになる。このとき、アノード駆動の場合はｐ電極、カソード駆動の場合はｎ電極に、変調信号を入力し他方はグランド電位ＧＮＤにするため、ＧＮＤに接続される方の電極を、隣接チャンネルの電極と共通にして電極の数を減らしても問題はない。
【００２９】
図４Ｂに、面発光型アレイ光素子２０を実装した光モジュールの上面図を示す。面発光型アレイ光素子２０の電極側に駆動回路１６を配置し、駆動回路１６と面発光型アレイ光素子２０を、高周波線路１８で電気的に接続する。特に、隣接チャンネルとのクロストークを考慮してコプレーナ線路を用いているが、マイクロストリップ等の高周波線路を用いてもよい。サブ基板１５に、面発光型アレイ光素子２０、ＡｕＳｎ半田１４でフリップチップ実装する。また、サブ基板１５において面発光型アレイ光素子２０のＧＮＤに接続される電極（変調信号を入力しない電極側）を隣接チャンネルの電極と共通化して素子直下のＧＮＤ電極の幅を広げる。この広げた電極位置にビアを配置して、ＧＮＤまでの電気的距離を短くする。この結果により、素子の位置での放熱性が改善され良好な高周波特性が得られる。
【００３０】
図４Ｃにアレイ光モジュールのC−C’断面図である。フリップチップで実装しているため、サブ基板とは反対の面に半導体レンズ１９が位置し、そこから光が出射される。端面発光型のアレイ光素子を用いた場合、活性層２３がサブ基板１５から高さ＜２０μｍ以下と低かったため、光伝送媒体１７のコア部分と高さが合わず、基板の端面にした配置することが出来なかった。そのため、基板の端面までは、電気配線で基板内を引き回す必要があり、信号の劣化、他チャンネルとのクロストーク等の問題があった。しかし、面発光側アレイ光素子２０を用いることで、基板の端部でない平面の場所においても光素子を配置し、光伝送媒体１７と高効率で結合することが可能となり、基板内の電気配線長を短くすることができ、低損失で大容量のデータ伝送が可能となる。
【実施例４】
【００３１】
実施例４について説明する。図５Ａに電界吸収型（electronic absorption:EA）変調器一体集積型面出射型の光素子構造の断面図を示す。光を発光するレーザ部と透過量を変化させる変調器部の２ブロックから構成される。そのため、直接変調用に比べ、構造は複雑となるが、高周波特性に優れ、長伝送距離の分野で用いられている。レーザ部の活性層２３からの出射光を２４の変調器２５部分に入射する。変調器に入射された光は変調器電極２５に印加する電圧で光透過量が変更され、振幅変調した光変調信号を生成する。変調された信号は反射ミラーで光路を９０°曲げ、半導体レンズ１９より光を出射する。
【００３２】
図５Ｂ(a)にＥＡ変調器集積型面出射型アレイ光素子の電極構造、（ｂ）にＥＡ変調器集積型面出射型アレイ光素子の裏面構造示す。レーザ部のｐ電極１１、変調器部のｐ電極２５、ｎ電極１２から構成され、レーザ部と変調器部のｎ側は素子の電極で共通化されている。さらに、隣接チャンネルの電極構造とは光軸に対して線対称な電極配置となっており隣接チャンネルのｎ電極を共通化する。さらに、光の出射間隔は２５０μｍとしている。また、光の出射位置には図５（ｂ）に示すように、半導体レンズ１９を配置し出射される光を絞る構造と光結合のトレランスを広げている。
【００３３】
図５Ｃにサブ基板１５の電極パターンと周辺構造、図５Ｄに断面図を示す。ＥＡ変調器集積型面出射型アレイ光素子２６の周囲には、レーザ駆動回路２８と変調信号用の駆動回路１６、終端抵抗２７が配置されている。レーザ駆動回路２８からは、ＤＣ電流を印加してレーザを駆動し発光させる。変調信号用の駆動回路１６からは、２５Ｇｂｐｓ以上の高速信号が入力される。そのため、駆動回路１６とアレイ光素子２７の変調器部分の電極２５は高周波線路１８で接続される。また、高周波線路のインピーダンス、終端抵抗の整合が取れていないと、信号が光素子変調器部分に入力されない。しかし、変調器部分は容量成分であり、ハイインピーダンスである。そこで、高効率で信号を入力するため、アレイ光素子２７近傍に変調器とは並列に終端抵抗２７を配置する。また、高インピーダンス線路２９を設けインダクタンス成分を付加して共振にさせることでピーキングを持たせ広帯域化図る。また、隣接チャンネルのｎ電極と共通化されている部分と接続する部分のサブ基板１５側の電極部分にはビア１３を設け、良好は高周波特性でかつ高温動作可能な変調器集積型アレイ光モジュールを提供する。さらに、アレイの光素子では全ての終端抵抗２７を光素子の外側に引出すことが困難であるため、変調器部分とレーザ部分の電気の電極が分断されている部分にハイインピーダンス線路を通過させ、薄膜プロセスで作製した終端抵抗をアレイ光素子のｎ電極が接続されるサブ基板パターンを接続する。また、図５Ｅに示すように、レーザ駆動部分については直流成分であるため共通化にして印加しても問題ない。
【実施例５】
【００３４】
ここで、本実施例では４チップアレイの光モジュールを作製する場合について説明する。図６は、ウェハから切り出した状態のアレイ光素子のチップバーの模式図を示す。切り出したバーの状態では２５０μｍ間隔で、複数の光素子が並んでいる。この状態で、電極にプローブして動作確認を行い、チップ選別を行う。その中で、４チャンネルが動作する場所毎にへき開して光アレイ素子をチップ化する。その場合、各光素子の電極配置が等しい場合は、どこの位置でへき開しても、４チップアレイ光素子の電極配置は常に等しい。しかし、本発明のように２チップを１組としている配置においては、へき開する位置によって、図７Ａ、図７Ｂのように異なった電極のパターンの４チップアレイ光素子となってしまう。そのため、常に同じパターンでへき開する場合は、平常動作している光素子を捨ててしまうことになる可能性がある。そこで、図７Ａ、図７Ｂのどちらの電極配置のチップでも対応きるように、サブ基板１５にはアレイ光素子の素子数以上の電極構造を設ける。そうすると、図８Ａ、図８Ｂに示すように、どちらの電極パターンが来てもアレイ光素子を搭載することが可能となる。つまり、通信チャネルよりも多い素子分の実装用電極を備えている。
【００３５】
光素子２６Ａ、２６Ｂをサブ基板に搭載後を、駆動できる素子位置の高周波線路１８と位置調整してレーザ駆動回路２８、変調器駆動回路１６をサブ基板に搭載する。高周波部分はインピーダンスの不連続の反射等による帯域劣化等の特性劣化の原因となるためフリップチップで固定する。その他の制御信号等の低速な信号やバイアス電圧などは、ワイヤ３０で電気的に接続する。この結果、正常に駆動する光素子を無駄にせずにアレイ光素子チップの歩留り向上を図る。
【実施例６】
【００３６】
図９に変調器一体集積型アレイ光素子２６の電極配置の一例を示す。チップをへき開しやすいように、隣接光素子とｎ電極配置は近接させるが、素子上では電極を共通化しない。しかし、良好な高周波特性、放熱特性を得るために、実装するサブ基板１５側のｎ電極を共通化して、素子の直下にビアを配置する。
【実施例７】
【００３７】
図１０に変調器一体集積型アレイ光素子２６の電極配置の一例を示す。電極は、隣接する光素子の電極とはｎ電極同士、ｐ電極同士が近接配置となるように配置する。このとき、電極は素子で共通化されても、サブ基板１５側で共通化されても効果は変わらない。変調器に良好な高周波特性を得るためには終端抵抗２７が必要になる。そこで、今までは、サブ基板１５側に終端抵抗を配置する実施例について説明してきたが、アレイ光素子基板２２上に薄膜抵抗やメサ抵抗により形成する。レーザ側の電極と変調器側の電極の狭い範囲を通して配線を引き回していたため、実装位置ズレにより他の電極と短絡する危険があった。しかし、素子に終端抵抗２７を設けることで、レーザ電極、変調器電極と同一プロセスで形成することが可能となるため周辺電極パターンとの相対位置精度が高精度となる。そのため、実装で搭載位置がズレたり、ＡｕＳｎ半田１４が周囲に流れた場合においても、周囲電極と短絡する危険性が大きく改善される。
【実施例８】
【００３８】
図１１に変調器一体集積型アレイ光素子２６の電極配置の一例を示す。電極は、隣接する光素子の電極とはｎ電極同士、ｐ電極同士が近接配置となるように配置する。この時、電極は素子で共通化されても、サブ基板１５側で共通化されても効果は変わらない。これまで説明してきたアレイ光素子２６の変調器電極２５は反射ミラー２１の溝に沿った配線であった。そのため、段差等において断線等の問題が発生する要因となる。そこで、反射ミラーに配線しないように、変調器電極位置を変調器の脇に配置する。この結果、素子上の電極配線が短くなるため、素子側での配線を無視することができる。つまり、サブ基板１５の変調器電極位置の波形が変調器に印加されている直接の波形となるため、実測にて、変調器への入力信号が分るため、解析等を行いやすくなる。
【実施例９】
【００３９】
図１２に変調器一体集積型アレイ光素子２６の電極配置の一例を示す。電極は、隣接する光素子の電極とはｎ電極同士、ｐ電極同士が近接配置となるように配置する。この時。高周波線路のチャンネル間隔が狭くなってしまう問題が発生する。そこで、面出射の光の出射位置は変化しないようにして、レーザ部と変調器部の構造を反対にして配置する。これにより、光の出射間隔は２５０μｍのままであるが、高周波線路は５００μｍ間隔まで広げることが可能となり、チャンネル間のクロストーク低減が可能となり、高密度実装が可能となる。
【実施例１０】
【００４０】
図１３Ａに変調器一体集積型アレイ光素子２６の電極配置の一例を示す。電極は、隣接する光素子の電極とはｎ電極同士、ｐ電極同士が近接配置となるように配置する。この時、電極は素子で共通化されても、サブ基板１５側で共通化されても効果は変わらない。これまで、変調器集積型は、面出射型について説明してきたが、端面発光型についても本発明にて同様の効果を得ることができる。図１３Ｂに端面型の実装図面の断面図を示す。端面出射型は、光出射方向に変調器用駆動回路１６は配置されるため光伝送媒体との結合が困難である。そこで、多層基板を用いて、サブ基板に段差を設け、駆動回路１６を光素子２６よりも低い位置に配置する。この時、高周波線路１８にハイインピーダンス線路としてビア１３を用いることも可能である。
【符号の説明】
【００４１】
１０・・・アレイ光素子
１１・・・光素子ｐ電極
１２・・・光素子ｎ電極
１３・・・ビア
１４・・・ＡｕＳｎ半田
１５・・・サブ基板
１６・・・駆動回路
１７・・・光伝送媒体
１８・・・高周波線路
１９・・・半導体レンズ
２０・・・面出射型アレイ光素子
２１・・・反射ミラー
２２・・・半導体
２３・・・活性層
２４・・・変調器
２５・・・変調器電極
２６・・・変調器一体集積した面出射型アレイ光素子
２７・・・終端抵抗
２８・・・レーザ駆動回路
２９・・・ハイインピーダンス線路
３０・・・ワイヤ
３１・・・多層基板
【図１】
2013008887.tif 000003
【図２Ａ】
2013008887.tif 000004
【図２Ｂ】
2013008887.tif 000005
【図２Ｃ】
2013008887.tif 000006
【図３】
2013008887.tif 000007
【図４Ａ】
2013008887.tif 000008
【図４Ｂ】
2013008887.tif 000009
【図４Ｃ】
2013008887.tif 000010
【図５Ａ】
2013008887.tif 000011
【図５Ｂ】
2013008887.tif 000012
【図５Ｃ】
2013008887.tif 000013
【図５Ｄ】
2013008887.tif 000014
【図５Ｅ】
2013008887.tif 000015
【図６】
2013008887.tif 000016
【図７Ａ】
2013008887.tif 000017
【図７Ｂ】
2013008887.tif 000018
【図８Ａ】
2013008887.tif 000019
【図８Ｂ】
2013008887.tif 000020
【図９】
2013008887.tif 000021
【図１０】
2013008887.tif 000022
【図１１】
2013008887.tif 000023
【図１２】
2013008887.tif 000024
【図１３Ａ】
2013008887.tif 000025
【図１３Ｂ】
2013008887.tif 000026
【図１４】
2013008887.tif 000027
【図１５】
2013008887.tif 000028