(57)【要約】【課題】凹凸パターン変更が容易なパターン形成装置を提供する。【解決手段】パターン形成装置は、圧電体膜と、圧電体膜の一方の面に設けられた複数の電極と、前記圧電体膜の前記一方の面に対向する対向面に設けられた対向電極とを備え、前記複数の電極と前記対向電極との間の電圧を制御することにより前記圧電体膜に凹凸を形成することができるよう構成される。【選択図】図１
2013202991.tif 000002
【特許請求の範囲】
【請求項１】
圧電体膜と、
圧電体膜の一方の面に設けられた複数の電極と、
前記圧電体膜の前記一方の面に対向する対向面に設けられた対向電極とを備え、
前記複数の電極それぞれと前記対向電極との間に電圧を印加可能に構成された、パターン形成装置。
【請求項２】
前記圧電膜の一方の面には、前記複数の電極としての複数の画素電極と、前記画素電極に接続されたスイッチング素子と、前記スイッチング素子を介して画素電極に接続され、前記画素電極へ電圧を印加するためのデータ配線と、前記スイッチング素子に接続され、前記スイッチング素子へ制御電圧を印加するための制御配線とを備える、請求項１に記載のパターン形成装置。
【請求項３】
前記圧電膜の一方の面には、前記複数の電極として、第１の方向に沿って延びる複数の第１電極が設けられ、
前記対向電極は、前記第１の方向との異なる方向に沿って延びる複数の第２電極を含み、
前記第１電極及び前記第２電極は、前記圧電膜を挟んで交差するよう構成された、請求項１に記載のパターン形成装置。
【請求項４】
前記圧電膜の一方の面又は他方の面に設けられ、前記圧電膜の変形を受けて、当該変形に変位を増幅させる増幅層をさらに備えた、請求項１〜３のいずれか１項に記載のパターン形成装置。
【請求項５】
前記圧電膜は、前記複数の電極に応じて、複数の領域に分割されている、請求項１〜４のいずれか１項に記載のパターン形成装置。
【請求項６】
前記複数の電極が形成される基板をさらに備え、
前記圧電膜は、前記基板の上に前記複数の電極を覆うように設けられ、前記圧電膜の上に前記対向電極が設けられる、請求項１〜５のいずれか１項に記載のパターン形成装置。
【請求項７】
前記複数の電極の電圧を制御する制御部をさらに備えた、請求項１〜６のいずれか１項に記載のパターン形成装置。
【請求項８】
前記圧電膜へ形成する凹凸のパターンを表すデータ又は信号を、記録部から読み込むか、または、外部からの入力により取得し、当該データ又は信号を処理して前記制御部への制御信号として出力する画像処理部をさらに備えた、請求項７に記載のパターン形成装置。
【請求項９】
前記画像処理部は、前記取得した凹凸のパターンを表すデータに対して、前記凹凸パターンを変形する処理をする、請求項８に記載のパターン形成装置。
【請求項１０】
前記画像処理部は、文字を表す情報を含むデータを、前記取得した凹凸のパターンを表すデータとして取得した場合に、前記文字のフォントを変更する処理をする、請求項９に記載のパターン形成装置。
【請求項１１】
前記画像処理部は、文字を表す情報を含むデータを、前記取得した凹凸のパターンを表すデータとして取得した場合に、前記文字を機械で読み取り可能な記号の画像に変換する処理をする、請求項９に記載のパターン形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電体を用いたパターン形成装置に関する。
【背景技術】
【０００２】
パターン形成装置の例として印鑑が挙げられる。通常の印鑑では、木、樹脂、石、ゴムなどの基材の一平面に、捺印イメージに応じた凹凸パターンが形成されている。このような構成だと、凹凸パターンとして刻印されたイメージしか押印できない。例えば、部門名を表す文字が刻印された印鑑の場合、部門名が変わると、新しい部門名を刻印した印鑑を作成する必要が生じる。そのため、部門名が頻繁に変わる場合、何度も印鑑を作り変えなければならなくなる。
【０００３】
凹凸パターンを変更できる文字表示装置として、例えば、特許文献１には、電子式文字表示装置が開示されている。この電子式文字表示装置は、時刻等の日付情報を計時する時計機能部の情報または自ら備えた入力部や外部入力装置からの入力文字情報を受けて人工筋肉のオン、オフ電流情報に変換し、人工筋肉の稼動、静止状況を凹凸の文字情報に表現する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術では、圧電体を用いてパターン形成装置を形成することの発想はなかった。そこで、本発明は、上記従来技術とは異なる手段で、凹凸パターンを変えることができるパターン形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態にかかるパターン形成装置は、圧電体膜と、圧電体膜の一方の面に設けられた複数の電極と、前記圧電体膜の前記一方の面に対向する対向面に設けられた対向電極とを備える。パターン形成装置は、前記複数の電極それぞれと前記対向電極との間に電圧を印加可能に構成される。
【発明の効果】
【０００７】
本発明の実施形態によれば、凹凸パターン変更が容易なパターン形成装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態１にかかるはんこの構成例を示す斜視図である。
【図２】図１に示す本体１０のＩＩ−ＩＩ線断面図である。
【図３】実施形態１のはんこのさらに詳細な構成例を示す図である。
【図４】押印イメージ例を示す図である。
【図５】本体の画素電極層の１画素分の構成例を示す拡大平面図である。
【図６】図５のＶ−Ｖ線断面図である。
【図７】実施形態１のはんこの変形例を示す斜視図である。
【図８】本変形例の画素電極層における１画素分の領域を、圧電膜側から見た場合の平面図である。
【図９】図８のＶＩＩＩ−ＶＩＩＩ線断面図である。
【図１０】はんこの本体の他の変形例を示す斜視図である。
【図１１】増幅層の構成例を示す図である。
【図１２】増幅層の他の構成例を示す図である。
【図１３】増幅層のさらに他の構成例を示す図である。
【図１４】増幅層を有するはんこの他の変形例を示す斜視図である。
【図１５】増幅層を有するはんこの他の変形例を示す斜視図である。
【図１６】圧電膜が複数の層で形成される例を示す図である。
【図１７】制御部をはんこの外部に設ける場合の構成例を示す斜視図である。
【図１８】制御部をはんこの外部に設ける場合の例を示す機能ブロック図である。
【図１９】実施の形態２のはんこの構成例を示す図である。
【図２０】実施の形態２のはんこの本体の構成例を示す斜視図である。
【図２１】画像処理部の動作例を示すフローチャートである。
【図２２】画像処理部の他の動作例を示すフローチャートである。
【図２３】画像処理部のさらに他の動作例を示すフローチャートである。
【図２４】コンピュータに接続可能なはんこの構成例を示す図である。
【発明を実施するための形態】
【０００９】
本願発明の実施形態の１つは、圧電体膜に電極を形成し、電極の電圧を制御することにより圧電体膜に凹凸を形成可能としたパターン形成装置である。具体的には、圧電体膜と、圧電体膜の一方の面に設けられた複数の電極と、前記圧電体膜の前記一方の面に対向する対向面に設けられた対向電極とを備える。前記複数の電極それぞれと前記対向電極との間の電圧を印加可能に構成される。この構成において、複数の電極それぞれと対向電極との間の電圧を印加することにより前記圧電体膜の凹凸パターンを形成できる。すなわち、電極の電圧により、凹凸パターンを制御することができる。例えば、パターン形成装置をはんこに適用した場合、はんこの押印イメージを表す凹凸パターンを、電極の電圧を制御することで容易に変更することができる。
【００１０】
上記構成において、前記圧電膜の一方の面には、前記複数の電極としての複数の画素電極と、前記画素電極に接続されたスイッチング素子と、前記スイッチング素子を介して画素電極に接続され、前記画素電極へ電圧を印加するためのデータ配線と、前記スイッチング素子に接続され、前記スイッチング素子へ制御電圧を印加するための制御配線とを備える態様とすることができる。
【００１１】
上記構成により、画素電極ごとに電圧をかけて、圧電膜の体積を画素ごとに変化させることができる。そのため、圧電膜を高精細にパターニングすることができる。また、画素電極の電圧制御により、圧電膜のパターニングの変更も可能になる。
【００１２】
上記構成において、前記圧電膜の一方の面には、前記複数の電極として、第１の方向に沿って延びる複数の第１電極が設けられ、前記対向電極は、前記第１の方向との異なる方向に沿って延びる複数の第２電極を含み、前記第１電極と前記第２電極とは、前記圧電膜を挟んで交差するよう構成される。
【００１３】
この構成において、第１電極と第２電極が圧電膜を挟んで対向する領域にかかる電圧を制御することにより、圧電膜に凹凸が形成できる。すなわち、第１の電極と第２の電極とが圧電膜を挟んで対向する領域が複数形成され、これら複数の領域それぞれにおいて、それぞれ圧電膜にかかる電圧を制御することができる。そのため、圧電膜を高精細にパターニングすることができる。また、第１の電極と第２の電極の電圧制御により、圧電膜のパターニングの変更も可能になる。
【００１４】
上記構成において、パターン形成装置は、前記圧電膜の一方の面又は他方の面に設けられ、前記圧電膜の変形を受けて、当該変形に変位を増幅させる増幅層をさらに備えることができる。これにより、圧電膜の凹凸を増幅させることができる。
【００１５】
前記圧電膜は、前記複数の電極に応じて、複数の領域に分割されてもよい。これにより、圧電膜の分割された領域ごとに形状を変化させることができる。圧電膜のある領域の形状変化は、隣接する領域に影響しにくくなる。そのため、押印イメージをより鮮明にすることができる。
【００１６】
上記構成において、パターン形成装置は、前記複数の電極が形成される基板をさらに備え、前記圧電膜は、前記基板の上に前記複数の電極を覆うように設けられ、前記圧電膜の上に前記対向電極が設けられる構成にすることができる。このように、基板上に、電極及び圧電膜を積層してパターン形成装置を形成することにより製造工程を単純にすることができる。
【００１７】
上記パターン形成装置は、前記複数の電極の電圧を制御する制御部をさらに備えた構成とすることができる。このパターン形成装置は、前記圧電膜へ形成する凹凸のパターンを表すデータ又は信号を、記録部から読み込むか、または、外部からの入力により取得し、当該データ又は信号を処理して前記制御部への制御信号として出力する画像処理部をさらに備えた構成とすることもできる。
【００１８】
前記画像処理部は、前記取得した凹凸のパターンを表すデータ又は信号に対して、前記凹凸パターンを変形する処理を実行するよう構成されてもよい。凹凸パターンを変更することにより、例えば、押印イメージを偽造しにくくすることができる。一例として、前記画像処理部は、文字を表す情報を含むデータを、前記取得した凹凸のパターンを表すデータとして取得した場合に、前記文字のフォントを変更する機能を有してもよい。あるいは、前記画像処理部は、文字を表す情報を含むデータを、前記取得した凹凸のパターンを表すデータとして取得した場合に、前記文字を機械で読み取り可能な記号の画像に変換する機能を備えることもできる。前記記号には、例えば、バーコード又はＱＲコード（登録商標）等が含まれる。
【００１９】
以下、本発明のパターン形成装置の好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、本発明のパターン形成装置をはんこに適用した場合を例示して説明する。また、各図中の構成部材の寸法は、実際の構成部材の寸法及び各構成部材の寸法比率等を忠実に表したものではない。
【００２０】
（実施の形態１）
本実施形態のはんこでは、圧電素子に電圧をかけることで、圧電素子の凹凸を制御し、任意の文字や図形を押印できるようにする。図１は、本実施形態にかかるはんこの構成例を示す斜視図である。図１に示す例では、はんこは、凹凸パターンが形成される面を有する本体１０と、本体１０に接続される筐体１１を備える。図２は、図１に示す本体１０のＩＩ−ＩＩ線断面図である。本体１０は、圧電膜２と、圧電膜の一方の面側に設けられた画素電極層１（ＴＦＴ層を称することもできる）と、一方の面に対向する対向面側に設けられた対向電極３とを備える。画素電極層１は、複数の画素電極と、画素電極それぞれに接続されたスイッチング素子を備える。各画素電極には、電極へ電圧を印加するデータ配線、スイッチング素子へ制御電圧を印加するための制御配線が接続される。これにより、画素ごとに、圧電膜へ印加する電圧を制御することができる。各画素電極と対向電極との間の電圧を制御することにより圧電体膜２に凹凸パターンを形成することができる。
【００２１】
本体１０において、画素電極層１には、複数の画素電極の電圧制御を行う制御部が実装されたＦＰＣ（Flexible Printed Circuit）８、９が接続されている。本実施形態では、ＦＰＣ８、９は、画素電極層１に接続され、圧電膜２の側面に沿う方向に延びて形成されている。画素電極へスイッチング素子を介して接続されるデータ配線は、ＦＰＣ８に引き出されて、ＦＰＣ８に設けられたソースドライバ１６へ接続される。スイッチング素子へ接続される制御配線は、ＦＰＣ９に引き出されて、ＦＰＣ９に設けられたゲートドライバ１７へ接続される。ソースドライバ１７及びゲートドライバ１６は、複数の画素電極の電圧を制御する制御部の一例である。なお、制御部は、ＦＰＣ８、９ではなく圧電膜２に設けることもできる。ＦＰＣ８及びＦＰＣ９の少なくともいずれかは対向電極３に接続されてもよい。
【００２２】
筐体１１は、本体１０の凹凸パターンが形成される面を露出させた状態で、本体１０を収容可能な構成となっている。筐体１１には、例えば、表示部４、入力部５、コネクタ６、画像処理部（図示せず）、記録部（図示せず）等が設けられてもよい。表示部４は、例えば液晶ディスプレイ又は有機ＥＬ等などの表示装置とすることができ、入力部５は、例えば、ボタン、キー、タブレットなどで構成することができる。表示部４及び入力部５により、はんこの凹凸パターンをユーザが設定、更新するためのユーザインタフェースを実現することができる。
【００２３】
記録部には、例えば、はんこの凹凸パターンに関するデータを記録することができる。画像処理部は、外部から入力した画像データ又は信号、あるいは記録部から読み出した画像データに対して所定の画像処理を行ってソースドライバ１６及びゲートドライバ１７への各指示信号を生成する。画像処理部が、画像データ又は信号に応じてソースドライバ１６及びゲートドライバ１７へ各指示信号を送ることにより、その画像データ又は信号に応じた凹凸パターンが本体１０に形成される。画像処理部と外部とのデータ又は信号の入出力は、コネクタ１４を介して行うことができる。画像処理部及び記録部は、例えば、筐体１１の内側に設けられ、本体１０の制御部へ接続されるＩＣチップで構成することができる。あるいは、ＦＰＣ８，９又は圧電膜２に、画像処理部及び記録部を設けることもできる。
【００２４】
図３は、本実施形態のはんこのさらに詳細な構成例を示す図である。図３に示す例では、画素電極層１では、複数のデータ配線Ｓ１、Ｓ２、・・・、ＳＭ（Ｍは、２以上の整数、以下、“Ｓ”にて総称する。）が１つの方向に沿って形成され、データ配線Ｓと異なる方向（本例では直行する方向）にそって複数の制御配線Ｇ１、Ｇ２、・・・ＧＮ（Ｎは、２以上の整数、以下、“Ｇ”にて総称する。）が形成される。
【００２５】
データ配線Ｓと制御配線Ｇとが交わる部分に対応して、スイッチング素子の一例である薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）１８が配置される。ＴＦＴ１８のソース電極はデータ配線Ｓに、ゲート電極は制御配線Ｇに、ドレイン電極は画素電極１９にそれぞれ接続される。このように、圧電膜２に形成された画素電極層１では、複数のデータ配線（ソース配線又は信号配線）及び複数の制御配線（走査配線又はゲート配線）が、互いに交差するように、マトリクス状に配線される。すなわち、ソース配線Ｓは、マトリクス状の列方向に平行となるように圧電膜２上に設けられ、ゲート配線Ｇは、マトリクス状の行方向に平行となるように圧電膜２上に設けられている。そして、データ配線と制御配線との交差部の近傍にＴＦＴと、このＴＦＴに接続された画素電極を有する画素が、マトリクス状に配置される。そのため、画素電極層１を形成した圧電膜２は、アクティブマトリクス基板の一例であると言える。
【００２６】
ソースドライバ１６及びゲートドライバ１７は、例えば、筐体１１に設けられた画像処理部１５からの指示信号に基づいて動作することができる。例えば、ゲートドライバ１７は、画像処理部１５からの指示信号に基づいて、制御配線Ｇ１〜ＧＮに対して、各列のＴＦＴ１８のゲート電極をオン状態にする走査信号（ゲート信号）を順次出力する。また、ソースドライバ１６は、画像処理部１５からの指示信号に基づいて、凹凸パターンを形成するためのデータ信号（電圧信号（階調電圧））をソース配線Ｓ１〜ＳＭに出力する。
【００２７】
本体１０の動作の一例として、走査信号により制御配線Ｇ１〜ＧＮのいずれか１つに対応する列のＴＦＴ１８がオン状態になった時に、その列の各画素の凹凸パターンを示すデータ信号が各ソース配線Ｓ１〜Ｍへそれぞれ入力される。この動作が、各列、すなわち、各制御配線Ｇ１〜ＧＮについて繰り返されることで、圧電膜２の画素領域全体に凹凸パターンが形成される。このように、各画素電極と対向電極との間の電圧を、画素ごとに制御することにより圧電体膜２に精密な凹凸パターンを形成することができる。
【００２８】
なお、本実施形態の画素電極層の構成及び製造工程には、例えば、液晶ディスプレイのアクティブマトリクスの構成及び製造工程の一部を用いることができる。これにより、液晶ディスプレイの高精細さを、ディスプレイ以外のものに応用することができる。液晶ディスプレイでは液晶に電圧をかけて画素の階調を制御するが、本実施形態のはんこでは圧電素子に電圧をかけることで、圧電素子の凹凸を制御する。例えば、通常の液晶ディスプレイで用いられているアクティブマトリクス基板（液晶層、カラーフィルタ、偏光板は除く）の各画素に対応する領域に圧電素子層を設け、ＴＦＴのスイッチングにより圧電素子層に任意の凸型形状を得ることができるようにする。これにより、任意の文字や図形を押印できる。
【００２９】
本実施形態のはんこでは、液晶ディスプレイで用いられる、ガラス、カラーフィルタ、偏光板、バックライトなどは不要であるため、液晶ディスプレイに比べて低コストで生産が可能になる。また、圧電素子層もＴＦＴ作製工程のフォトリソグラフィーを用いたパターニングで作製することができるため、液晶ディスプレイの製造装置を用いれば、新たな装置を導入しなくとも、本実施形態のはんこを製造することができる。また、ＴＦＴを用いて凹凸を制御するため、液晶ディスプレイと同程度の精細さが得られ、表示できるものも数字など、単純なものに限定されない。
【００３０】
このように、本実施形態では、ＴＦＴを用いたアクティブマトリクスと圧電素子を組み合わせることで、高精細さを保ちつつ、可変の凹凸パターンを有するはんこを作ることが可能になる。例えば、任意の文字を押印できる印鑑を作ることができる。そのため、印鑑の文字が変わっても新たにはんこを購入しなくてよい。図４の左は凹凸パターン変更前のはんこの押印イメージ例であり、右は凹凸パターン変更後の押印イメージ例である。このように、本実施形態のはんこは、ＴＦＴで圧電膜２の凸型を制御し、文字を変更することができる。そのため、例えば、部署名が変わり、印鑑の凹凸パターンを変える必要が生じても、新たに印鑑を購入する必要がない。
【００３１】
［ＴＦＴの構成例］
図５は、本体１０の画素電極層１の１画素分の構成例を示す拡大平面図である。図６は、図５のＶ−Ｖ線断面図である。図５及び図６に示す例では、ＴＦＴ１８が制御配線Ｇとデータ配線Ｓとの交差部の近傍に設けられている。ＴＦＴ１８には、制御配線Ｇに一体的に構成されたゲート電極１８ｇと、ソース配線Ｓに一体的に構成されたソース電極１８ｓと、ソース電極１８ｓに対向するように設けられたドレイン電極１８ｄと、半導体層の一例としてのアモルファスシリコン層２３とが設けられている。ドレイン電極１８ｄはコンタクトホール２６ｃを介して画素電極１９と接続される。
【００３２】
図６に示すように、ＴＦＴ１８では、圧電膜２上に、ゲート電極１８ｇが設けられ、ゲート電極１８ｇを覆うようにゲート絶縁膜２２が設けられる。ゲート絶縁膜２２上でゲート電極１８ｇに重なる部分に、アモルファスシリコン層２３が設けられる。アモルファスシリコン層２３上で、ゲート電極１８ｇと重なる部分に、電極コンタクト層２４ａ、２４ｂを介して、ソース電極１８ｓとドレイン電極１８ｄが対向するよう形成される。また、アモルファスシリコン層２３では、チャンネル領域がソース領域とドレイン領域との間に形成されている。このチャンネル領域の上方には、電極コンタクト層２４ａ、２４ｂが形成されずに、ギャップが設けられている。また、ドレイン電極１８ｄは、電極コンタクトホール２６ｃを介して、圧電膜２上に形成された画素電極１９に接続されている。
【００３３】
ゲート電極１８ｇは、例えば、チタン膜２１ａ、銅膜２１ｂを含む層構造にすることができる。ソース電極１８ｓは、例えば、チタン膜２５ａ及びアルミニウム膜２５ｂを含む層で形成され、ドレイン電極１８ｄは、例えば、チタン膜２６ａ及びアルミニウム膜２６ｂを含む層で形成される。
【００３４】
ＴＦＴ１８では、さらに、保護層２７及び層間絶縁膜２８がソース電極１８ｓ及びドレイン電極１８ｄを覆うように、順次形成されている（図５では図示を省略）。保護層２７は、例えば窒化シリコン（ＳｉＮｘ）によって構成されている。また、層間絶縁膜２８は、例えばノボラック樹脂等の絶縁材料に感光材を混ぜた感光性層間絶縁膜材料によって構成されている。また、圧電膜２のＴＦＴ１８形成面と反対側の面には、対向電極３が設けられる。対向電極３は、圧電膜２の一方の面の複数の画素電極１９すべてと圧電膜２を挟んで向き合う領域に一体的に設けることができる。
【００３５】
（変形例１：基板、ＴＦＴの構成）
図７は、本実施形態のはんこの変形例を示す斜視図である。図７に示す例では、基板７がさらに設けられ、基板７に画素電極層１、圧電膜２、対向電極３が順次形成された構成となっている。基板７の一方の面に制御配線Ｇ、データ配線Ｓ、ＴＦＴ１８及び画素電極１９を含む画素電極層１が形成される。基板７は、例えば、平板状の透明なガラス材またはアクリル樹脂などの透明な合成樹脂とすることができる。
【００３６】
図８は、本変形例の画素電極層１における１画素分の領域を、圧電膜２側から見た場合の平面図である。図８に示す例では、画素電極１９に重なる位置にＴＦＴ１８が形成される。はんこでは、画素電極に光を透過させる必要はないので、ＴＦＴ１８と画素電極１９との位置関係は特に限定されない。例えば、ＴＦＴ１８を、画素電極１９全体を覆うようなサイズにすることもできる。すなわち、画素全体をＴＦＴ部に当ててもよい。ＴＦＴのサイズを大きくすることで、製造工程における欠陥の発生率を抑えることができる。なお、図８のＴＦＴ１８の配置は、図１に示す構成のはんこにも適用できる。
【００３７】
図９は、図８のＶＩＩＩ−ＶＩＩＩ線断面図である。図９に示す例では、基板７上にＴＦＴ１８が設けられ、ＴＦＴ１８を覆う保護層２７及び層間絶縁膜２８の上に、画素電極１９が設けられる。画素電極１９は、ＴＦＴ１８のドレイン電極１８ｄから引き出されたドレイン電極２６と接続される。画素電極１９上には、圧電膜２が設けられ、圧電膜２上に対向電極３が設けられる。
【００３８】
上記変形例の構成のはんこの本体１０は、基板７の上に、画素電極層１、圧電膜２、及び対向電極３を順次積層することにより製造することができる。そのため、工程が単純になる。また、ソースドライバ１６及びゲートドライバ１７などの制御部、画像処理部、記録部の少なくともいずれかを、例えば、画素電極層１の形成とともに、基板７に、モノリシックに形成することもできる。あるいは、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）技術を用いて、制御部、画像処理部、又は記録部の少なくとも１つを基板７に実装することもできる。
【００３９】
（変形例２:増幅層）
図１０は、はんこの本体１０の他の変形例を示す斜視図である。図１０に示す変形例では、本体１０の圧電膜２の対向電極３側に、増幅層１２が設けられた構成である。増幅層１２は、圧電膜２の変形を受けて、この変形による変位を増幅させる層である。例えば、増幅層１２は、てこの原理を用いて圧電膜の変位量を増幅するピエゾアクチュエータを含む構成とすることができる。
【００４０】
図１１（ａ）は、てこの原理を用いて圧電膜２の変位を増幅する増幅層１２の一例を示す断面図である。図１１（ａ）では、増幅層１２は、画素ごとに設けられた増幅機構を備える。増幅機構は、圧電膜２に対して固定され、圧電膜２の変位する方向に延びて形成される支柱３１と、支柱３１に一端が固定され、支柱３１に対して垂直方向に一定距離だけ延びて、その後圧電膜２の変位方向に延びるアーム３２で構成される。アーム３２は、圧電膜２の変位面へ向かって突出した凸部３２ａを有する。凸部３２aは、支柱３１に対して垂直方向に所定の距離Ｂだけ離れた位置に設けられる。この凸部３２ａが圧電膜２の変形による力を受ける作用点となる。アーム３２が支柱に３１に接続された箇所が支点Ｔとなり、アーム３２の他方の端部が作動点となる。支点Ｔから作用点である突出部３２までの距離Ｂより、支点Ｔからアーム３２の作動点である他方の端部までの距離Ａの方が長くなるよう構成される。これにより、図１１（ｂ）に示すように、圧電膜２の膜面に垂直な方向の変位Ｗ１より、作動点の同方向の変位Ｗ２を大きくすることができる。
【００４１】
図１２（ａ）は、増幅層１２の変形例を示す断面図である。図１２（ｂ）は、図１２（ｂ）に示す構成の斜視図である。図１２（ａ）及び（ｂ）に示す例では、圧電膜２は、各画素電極１９の中央に対応する位置に貫通孔２ａを有する。貫通孔２ａを覆うように圧電膜２上に対向電極３が設けられる。圧電膜２の分極の方向は、圧電膜２の面に平行（膜の厚み方向に垂直）であって貫通孔の周辺から貫通孔へ向かう方向になるよう設定されている。画素電極１９及び対向電極３の間に生じる電界は、圧電膜２の分極方向に垂直な方向となる。画素電極１９及び対向電極３の間に電圧をかけると、圧電膜２に、圧電滑り歪みが生じて、貫通孔２ａの縁がもっともせりあがるように変形する。対向電極３は、この変形を受けて、貫通孔２ａに対応する部分が最も高くなるように盛り上る。その結果、図１２（ｃ）に示すように、圧電膜２の膜面に垂直な方向の変位Ｗ１より、作動点の同方向の変位Ｗ２を大きくすることができる。この場合、対向電極３が、増幅層１２を兼ねる構成となる。
【００４２】
なお、圧電膜の分極の構成は上記例に限られない。例えば、圧電膜の分極ドメインを膜の面方向において複数に分割し、貫通孔へ向かう向きの分極のドメインと、貫通孔から遠ざかる向きの分極のドメインとが交互に配置される構成とすることができる。また、貫通孔の断面形状も円に限られず、例えば、楕円、矩形その他の形状とすることができる。
【００４３】
このように、圧電膜の電圧が印加される部分に貫通孔を設け、膜厚方向に電圧を印加した場合に前記貫通孔に沿う方向に圧電膜が変位するよう圧電膜を形成し、貫通孔を覆うように圧電膜に増幅膜を積層することができる。この構成により、圧電膜の変位が増幅されて、増幅膜（図１２に示す例では対向電極３）へ伝えられる。
【００４４】
図１３（ａ）は、増幅層１２の他の変形例を示す断面図である。図１３（ａ）に示す例では、圧電膜２の変位面上に、液体がダイ３３及びピストン３５により封入されている。ダイ３３により、圧電膜２側と反対側に筒状のシリンダ３４が形成される。シリンダ３４には、圧電膜２の変位方向（本例では膜面に垂直な方向）に可動なピストン３５が嵌められている。すなわち、液体は、圧電膜２の変位面、ダイ３３、シリンダ３４及びピストン３５により囲まれて保持される。液体の圧電膜２の変位を受ける面の面積Ｄ１は、シリンダ３４の圧電膜２の変位方向に垂直な断面の面積Ｄ２、すなわち、ピストン３５が液体に接する面積Ｄ２より大きくなっている。この構成により、図１３（ｂ）に示すように、圧電膜２の膜面に垂直な方向の変位Ｗ１より、シリンダ３４の同方向の変位Ｗ２を大きくすることができる。
【００４５】
この例では、各画素に対応する位置に、変位面に接する液体を収納する液溜部を設け、液溜部は、液体に接した状態で１方向に可動な蓋部によって封じられる。そして、液体が圧電膜の変位を受ける部分の面積より、蓋部が液体に接する部分の面積の方が小さくなるように構成される。これにより、圧電膜の変位は、増幅されて蓋部へ伝えられる。
【００４６】
上記のように、増幅層１２を設けることで、凹凸パターンのコントラストを大きくすることができる。例えば、圧電膜２の形状変化による凸型だけでは、印鑑として不十分な場合、上記例のように、増幅層１２を設け、十分な凸型を得ることができる。なお、増幅層１２の構成は、上記例に限られない。
【００４７】
また、図１４に示すように、基板７に、画素電極層１、圧電膜２、対向電極３、増幅層１２が順次形成された構成とすることもできる。
【００４８】
上記の増幅層１２は、各画素における圧電膜２の変位をそれぞれ増幅する構成である。すなわち、画素ごとに増幅機構が設けられている。圧電膜２及び対向電極３も、画素ごとに分割して形成してもよい。例えば、図１５（ａ）〜（ｃ）に示すように、圧電膜２、対向電極３及び増幅層１２を、ＴＦＴ１８の画素電極１９のそれぞれに対応する領域に分割することができる。この構成により、圧電膜２、対向電極３及び増幅層１２が、画素ごとに独立して変形する。そのため、隣り合う画素間での圧電膜２の変形による影響を抑制することができる。なお、図１５に示す例では、画素電極に対応して圧電膜２を分割しているが、画素電極に限らず、凹凸を制御する他の単位でも分割することができる（例えば、下記実施の形態２の電極が重なる領域）。また、圧電膜２、対向電極３及び増幅膜１２のうち少なくとも１つを分割した構成とすることもできる。
【００４９】
（変形例３:複数層の圧電膜）
圧電膜２は、複数の層で形成されてもよい。例えば、図１６（ａ）に示すように、圧電膜２を積層された複数の層で形成し、各層が、画素電極１９及び対向電極３で挟まれる構成とすることができる。図１６（ａ）に示す例では、画素電極１９は、圧電膜２において２層につき１層に設けられ、内部の画素電極は、コンタクトホールを通じて画素電極層１の画素電極１９と接続されている。対向電極３も同様に、圧電膜２において２層につき１層、すなわち画素電極が設けられていない層に設けられ、内部の対向電極は、コンタクトホールを通じて外側の対向電極と接続されている。
【００５０】
また、圧電層２を複数の層で形成し、さらに、画素ごとに分割してもよい。例えば、図１６（ｂ）に示すように、画素電極１９それぞれに対応する領域に、複数の層の圧電膜２がそれぞれ設けることもできる。
【００５１】
なお、図１６（ａ）又は図１６（ｂ）に示す構成に、さらに、基板７又は増幅層１２の少なくとも１つを追加することもできる。
【００５２】
（変形例４:制御部が外部にある構成）
上記実施形態では、はんこが、ソースドライバ１６及びゲートドライバ１７のような制御部を備える構成である。制御部は、必ずしもはんこに設ける必要はない。例えば、はんこは、制御部を接続可能な形態とし、必要なときに、制御部をはんこに接続できるようにしてもよい。例えば、本体１０に文字や図形など凹凸パターンを形成する時に、制御部をはんこに接続し、凹凸パターンの形成後に、制御部を取り外しても、各画素の電圧を保持しておく形態とすることができる。同様に、メモリ等の記録部、電源もはんこ内部に設けられてもよいし、はんこに接続可能にしてもよい。
【００５３】
図１７は、制御部をはんこの外部に設ける場合の構成例を示す斜視図であり、図１８は、その場合の機能部構成例を示す機能ブロック図である。図１７及び図１８に示す例では、画素電極層１の制御配線Ｇとデータ配線Ｓは、ＦＰＣ８の端子へ引き出され、筐体１１のコネクタ１３ａへ接続される。筐体１１のコネクタ１３ａに接続可能なコネクタ１３ｂを備えた外部装置４１が別途も設けられる。外部装置４１は、制御部としてのソースドライバ１６及びゲートドライバ１７に加えて、画像処理部１５及び記録部１４が設けられる。また、外部装置４１は、表示部４、入力部５、コネクタ６等が設けられてもよい。これらの機能及び動作は、上述したものと同様にすることができる。このように、制御部やユーザインタフェースをはんこに設けず、はんこの接続可能な外部装置に設けることで、はんこをコンパクトにすることができる。
【００５４】
（実施の形態２）
本実施形態のはんこは、本体１０において、圧電膜２の一方の面に１つの方向に延びる複数の電極を設け、他方の面に異なる方向に延びる複数の電極を設け、これら圧電膜２の両面に形成された複数の電極が圧電膜２をはさんで交差する領域に電圧をかけて圧電膜２の凹凸パターンを形成する構成となっている。
【００５５】
図１９は、本実施形態のはんこの構成例を示す図である。図２０は、本実施形態のはんこの本体１０の構成例を示す斜視図である。図１９及び図２０に示す例では、ソースドライバ１６に接続されるデータ配線Ｓ１、Ｓ２、Ｓ３、・・・ＳＭは、圧電膜２の一方の面に形成された複数の電極にそれぞれ接続され、ゲートドライバ１７に接続される制御配線Ｇ１、Ｇ２、Ｇ３、・・・ＧＮは、圧電膜２の前記一方の面に対向する他方の面に形成された複数の電極にそれぞれ接続される。データ配線Ｓに接続される複数の電極の延びる方向と、ゲート配線Ｇに接続される複数の電極の延びる方向とは直交している。圧電膜２において、制御配線Ｇの電極と、データ配線Ｓの電極とが重なる領域が、マトリクス状に配置されることになる。
【００５６】
図１９に示す構成において、ゲートドライバ１７は、制御配線Ｇ１、Ｇ２、Ｇ３、・・・ＧＮに順次電圧を印加する。ソースドライバ１６は、凹凸パターンを表す画像データに基づく信号電圧をデータ配線Ｓ１、Ｓ２、Ｓ３、・・・ＳＭへ印加する。画像処理部１５は、ソースドライバ１６及びゲートドライバ１７へ指示信号を送ることで、これらを制御する。制御配線Ｇに接続された複数の電極は走査、すなわち、順次選択される。例えば、選択時には選択電圧Ｖ１、非選択時には、非選択電圧Ｖ３がこれら複数の電極へ印加される。データ配線Ｓに接続された複数の電極には、凹凸パターンを表す画像データに対応して、オン電圧又はオフ電圧が印加される。これにより、制御配線Ｇの電極と、データ配線Ｓの電極とが重なる領域ごとに、圧電膜２へ印加する電圧を制御することができる。制御配線Ｇの電極及びデータ配線Ｓの電極の電圧を制御するにより、圧電膜２の凹凸パターンを制御することができる。
【００５７】
本実施形態の電極の構成及び製造工程には、例えば、パッシブ型（単純マトリクス型）の液晶ディスプレイの構成及び製造工程の一部を用いることができる。また、本願は本体１０の電極構造が単純であり、製造が容易で低コストとなるメリットを有する。また、上記変形例１の基板を備える構成、変形例２の増幅層を設ける構成、変形例３の圧電膜を複数の層で形成する構成、及び、変形例４の制御部を外部に設ける構成は、本実施形態にも適用することができる。
【００５８】
（実施の形態３）
本実施形態は、画像処理部１５の変形例であり、上記実施の形態１、２及び下記実施の形態４のいずれにも適用することができる。画像処理部１５は、印判として本体１０に形成する凹凸パターンを表すデータを、外部からの入力あるいは記録部１４から読み出すことによって取得する。本実施形態の画像処理部１５は、取得した凹凸のパターンを表すデータを変形する機能を有する。これにより、例えば、凹凸パターンをはんこ固有のものに変形することができ、はんこの偽造をしにくくすることができる。
【００５９】
例えば、画像処理部１５は、文字を表す情報を含むデータを、前記取得した凹凸パターンを表すデータとして取得した場合に、前記文字のフォントを変更する処理をすることができる。図２１は、画像処理部１５の動作例を示すフローチャートである。画像処理部１５は、文字情報を含むレイアウトデータを、凹凸パターンを表すデータとして入力する（ステップＳ１）。画像処理部１５は、レイアウトデータに含まれる文字情報のフォントを、記録部１４に予め記録されたフォントデータを参照して決定し、決定したフォントの文字の画像データを生成する（ステップＳ２）。記録部１４に、はんこ固有のフォントデータを予め記録しておくことにより、はんこ固有の画像データを生成することができる。そして、はんこ固有の画像データで表される凹凸パターンを本体１０に形成するための指示信号を生成し（ステップＳ３）、ソースドライバ１６及びゲートドライバ１７へ出力する。そのため、例えば、レイアウトデータに含まれる文字情報が、ありふれた氏のみを表す場合であっても、本体１０に形成される凹凸パターンは、固有のフォントでその氏を表すものになる。この場合、文字情報のみに基づいてはんこのイメージを偽造することは困難になる。
【００６０】
本実施形態によれば、例えば、はんこごとに、凹凸パターンで表示できるフォントをわずかに変えておくことができる。製品ごとにフォントを変えた印鑑を提供することができる。これにより、他人のはんこをそのままコピーして使用することを困難にすることができる。
【００６１】
図２２は、画像処理部１５の他の動作例を示すフローチャートである。画像処理部１５は、凹凸パターンを表す画像データを入力する（ステップＳ１１）。画像処理部１５は、画像データを変形する（ステップＳ１２）。画像処理部１５は、画像データがはんこ固有のデータになるよう変形することが好ましい。例えば、画像データの変形処理に用いるパラメータを、乱数を用いて決定することができる。画像処理部１５は、変形した画像データの凹凸パターンを本体１０に形成するようソースドライバ１６及びゲートドライバ１７を駆動させる指示信号を生成し（ステップＳ１３）、出力する（ステップＳ１４）。このように、画像処理部１４が、入力した画像データを、はんこ固有の画像データとなるように変形することで、偽造されにくいはんこの凹凸を形成することができる。
【００６２】
上記の例は、はんこごとに異なる押印ができる形態であるが、複数のはんこで同じ押印ができるような形態も採用できる。例えば、機械読み取りのための記号印字用の印鑑は各個体で同一の押印ができるようにする。それは、記号を読み取る際に、各個体によって押印された記号が異なると、うまく読み取れない可能性があるためである。
【００６３】
印鑑の製品として、通常印鑑用の、フォントを製品ごとに押印が異なる機種と、記号押印用の、どの製品でも同じ押印ができる機種の２種を製造してもよい。あるいは、機種は一つで、フォントの異なる通常印鑑モードと同じ押印のできる記号印字モードに切り替えられるようにしてもよい。
【００６４】
図２３は、画像処理部１５のさらに他の動作例を示すフローチャートである。図２３に示す例では、例えば、画像処理部１５は、文字情報を含むデータを入力し（ステップＳ２１）、データで示される情報を人ではなく機械が読み取るための記号に変換する（ステップＳ２２）。記号の例として、１次元バーコード、２次元バーコード、又はＱＲコード（登録商標）等が挙げられるが、これらに限定されない。画像処理部１５は、変換した記号の凹凸パターンを本体１０に形成するための指示信号を生成（ステップＳ２３）及び、出力（ステップＳＳ２４）する。
【００６５】
図２３に示す処理により、例えば、２次元バーコードのような機械で読み取り可能な記号を印字する製品（はんこ）も提供することができる。例えば、２次元バーコードを生成し、押印できるはんこを提供することができる。従来、２次元バーコード印刷機など、それぞれの記号に応じた専用の印刷機は存在した。しかし、それらの印刷機は、通常、紙にしか印字できず、また、専用の印刷機では１種類の記号しか印字することができなかった。しかし、本実施形態の記号印字用の印鑑を使えば、紙以外の任意の物や場所に２次元バーコードを印字可能である。また、印鑑の画像処理部に、複数の種類の記号を生成するようプログラムしておけば、複数の種類の記号を生成し、押印することが可能となる。
【００６６】
上記の例において、画像処理部１５は、例えば、上記図２１〜図２３の処理で生成されたはんこの凹凸パターンを表すデータを、画像処理部１５以外からアクセスできない状態で記録部１４に記録することができる。例えば、はんこの固有の凹凸パターンを表すデータを、外部から読み出し及び改変ができない状態で記録することにより、はんこの偽造をしにくくすることができる。
【００６７】
また、１つのはんこの画像処理部１５が上記図２１〜図２３の動作を切り替えて実行できるよう構成されてもよい。例えば、入力データやユーザから入力に基づいて、上記図２１〜図２３の動作のいずれを実行するかを判断する機能を画像処理部１５が有することができる。
【００６８】
また、画像処理部１５は、はんこに設けられてもよいが、はんこに接続可能な外部装置に設けられてもよい（図１７参照）。外部装置は、専用の装置であってもよいし、例えば、パーソナルコンピュータ等のような汎用コンピュータであってもよい。図２４に示す例では、コンピュータ４５が、画像処理部１５及び記録部１４を備え、はんこがコンピュータ４５に接続可能な構成になっている。画像処理部１５の処理を実行するためのプログラムをコンピュータ４５にインストールすることにより実現できる。プロセッサに画像処理部１５の処理を実行させるためのプログラムや、該プログラムを記録した一時的でない（non-transitory）記録媒体も本発明の実施形態に含まれる。
【産業上の利用可能性】
【００６９】
本願に開示のパターン形成装置は、圧電膜及び電極を用いて構成されるはんこ、印鑑、印判、又はスタンプとして、生産又は使用することができる。また、はんこ以外にも、本発明にかかるパターン形成装置を、例えば、視覚障害者用の表示装置（例えば、点字の形成装置）、金型部品の形成装置等として生産又は使用することができる。
【符号の説明】
【００７０】
１  画素電極層
２  圧電膜
３  対向電極
７  基板
１２  増幅層
１５  画像処理部
１６  ソースドライバ（制御部の一例）
１７  ゲートドライバ（制御部の一例）
１９  画素電極
【図１】
2013202991.tif 000003
【図２】
2013202991.tif 000004
【図３】
2013202991.tif 000005
【図４】
2013202991.tif 000006
【図５】
2013202991.tif 000007
【図６】
2013202991.tif 000008
【図７】
2013202991.tif 000009
【図８】
2013202991.tif 000010
【図９】
2013202991.tif 000011
【図１０】
2013202991.tif 000012
【図１１】
2013202991.tif 000013
【図１２】
2013202991.tif 000014
【図１３】
2013202991.tif 000015
【図１４】
2013202991.tif 000016
【図１５】
2013202991.tif 000017
【図１６】
2013202991.tif 000018
【図１７】
2013202991.tif 000019
【図１８】
2013202991.tif 000020
【図１９】
2013202991.tif 000021
【図２０】
2013202991.tif 000022
【図２１】
2013202991.tif 000023
【図２２】
2013202991.tif 000024
【図２３】
2013202991.tif 000025
【図２４】
2013202991.tif 000026