(57)【要約】【課題】表示品質を向上させることが可能な電気光学装置の製造方法、及び電気光学装置用基板を提供する。【解決手段】画素領域Ｅとシール描画領域１４ａとの間に設けられた周辺電極４１，４２と、周辺電極４１，４２と電気的に接続された引き回し配線４１ａ，４２ａと、引き回し配線４１ａ，４２ａと電気的に接続された周辺電極用外部端子４１ｂ，４２ｂと、を有する素子側マザー基板５０１を用意する工程と、対向側マザー基板を用意する工程と、シール描画領域１４ａにシール材を描画する第１工程と、複数のシール描画領域１４ａ内に液晶を滴下する第２工程と、素子側のマザー基板５０１と対向側のマザー基板とを貼り合わせる第３工程と、シール材を硬化させる第４工程と、を有し、少なくとも第１工程から第３工程の一部で周辺電極用外部端子４１ｂ，４２ｂに電圧を印加する。【選択図】図７
2013235128.tif 000002
【特許請求の範囲】
【請求項１】
端子と前記端子に電気的に接続された配線と前記配線と電気的に接続された前記複数の電気光学装置の各々において前記表示領域と前記シール材との間に設けられた周辺電極とを含む第１基板と、前記第１基板に対向配置される第２基板との少なくとも一方に、前記表示領域を各々囲むように枠状に複数のシール材を形成する第１工程と、
前記複数のシール材に取り囲まれる領域の各々に電気光学物質を塗布する第２工程と、
前記第１基板と前記第２基板とを貼り合せる第３工程と、
前記シール材を硬化させる第４工程と、
を含み、
前記第１工程から前記第３工程の一部で、前記端子に所定電位を供給することを特徴とする電気光学装置の製造方法。
【請求項２】
請求項１に記載の電気光学装置の製造方法であって、
前記周辺電極は、前記表示領域側に配置された第１周辺電極と、前記第１周辺電極の外側に配置された第２周辺電極と、を備え、
前記第１周辺電極と前記第２周辺電極とは、異なる電位が印加されることを特徴とする電気光学装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の電気光学装置の製造方法であって、
前記第１基板及び前記第２基板に配向膜を形成する工程を有し、
前記配向膜は、無機斜方蒸着膜であることを特徴とする電気光学装置の製造方法。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置の製造方法であって、
前記第１基板上に画素電極を形成する工程を有し、
前記周辺電極及び前記シール材は、前記第１基板上に形成することを特徴とする電気光学装置の製造方法。
【請求項５】
第１基板に複数の電気光学装置の表示領域を囲むと共に一部が開口する複数のシール材を形成し、複数の第２基板と貼り合わせた後、前記シール材で囲まれた中に電気光学物質を注入し前記複数の電気光学装置を形成する電気光学装置の製造方法であって、
前記複数の電気光学装置の各々において前記表示領域と前記シール材との間に設けられた周辺電極と、複数の前記周辺電極と電気的に接続された配線と、前記配線と電気的に接続された端子と、を有する前記第１基板を形成する第１１工程と、
前記第２基板を形成する第１２工程と、
前記電気光学物質を注入するための注入口を有するシール材を形成する第１３工程と、
前記第１基板と前記第２基板とを貼り合わせる第１４工程と、
前記シール材を硬化させる第１５工程と、
前記複数のシール部内に前記電気光学物質を注入する第１６工程と、
を有し、
前記第１５工程から前記第１６工程の一部で前記端子に電圧を印加することを特徴とする電気光学装置の製造方法。
【請求項６】
請求項５に記載の電気光学装置の製造方法であって、
前記周辺電極は、前記表示領域側に配置された第１周辺電極と、前記第１周辺電極の外側に配置された第２周辺電極と、を備え、
前記第１周辺電極と前記第２周辺電極とは、異なる電位が印加されることを特徴とする電気光学装置の製造方法。
【請求項７】
請求項５又は請求項６に記載の電気光学装置の製造方法であって、
前記第１基板及び前記第２基板に配向膜を形成する工程を有し、
前記配向膜は、無機斜方蒸着膜であることを特徴とする電気光学装置の製造方法。
【請求項８】
請求項５乃至請求項７のいずれか一項に記載の電気光学装置の製造方法であって、
前記第１基板上に画素電極を形成する工程を有し、
前記周辺電極及び前記シール材は、前記第１基板上に形成することを特徴とする電気光学装置の製造方法。
【請求項９】
基板上の複数の電気光学装置の表示領域を囲むように枠状に規定されたシール部と、
前記シール部と前記表示領域との間に設けられた周辺電極と、
前記複数の電気光学装置ごとに設けられた複数の前記周辺電極と電気的に接続された配線と、
前記配線と電気的に接続された端子と、
を備えることを特徴とする電気光学装置用基板。
【請求項１０】
基板上の複数の電気光学装置の表示領域を囲むと共に一部が開口するシール部と、
前記シール部と前記表示領域との間に設けられた周辺電極と、
前記複数の電気光学装置ごとに設けられた複数の前記周辺電極と電気的に接続された配線と、
前記配線と電気的に接続された端子と、
を備えることを特徴とする電気光学装置用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の製造方法、及び電気光学装置用基板に関する。
【背景技術】
【０００２】
上記電気光学装置用基板から形成される電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやライトバルブなどにおいて用いられている。
【０００３】
液晶装置は、シール材を介して貼り合わされた一対の基板間に液晶層が挟持されて構成されている。液晶装置は、この液晶層の液晶に含まれる不純物（イオン性不純物など）や、液晶と一緒に持ち込まれた不純物、また、未硬化又は硬化後のシール材が液晶と接触することによって溶出する不純物などに起因して、表示特性が劣化することが知られている。
【０００４】
このような問題に対し、例えば、特許文献１及び特許文献２には、液晶装置にイオントラップのための電極を設け、液晶層内（有効画素領域内）に不純物が拡散することを抑えている方法が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２２１５２１号公報
【特許文献２】特開２００８−５８４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の方法では、封止材から溶け出す不純物の拡散を防ぐために液晶注入口付近に電極を設けており、シール材の硬化後などに溶出する不純物や、注入方式と異なる方式のプロセスを有する液晶装置（例えば、ＯＤＦ（One Drop Fill）方式）に対しては適用できないため、１つの液晶装置ごとに液晶を注入する必要があり、生産性が低いという課題がある。
【０００７】
また、特許文献２に記載の方法では、液晶装置の駆動時にイオントラップのための電極へ電圧の印加を行っており、製造プロセス中における液晶を封入する際の不純物の拡散を防ぐことができないという課題がある。
【課題を解決するための手段】
【０００８】
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００９】
［適用例１］本適用例に係る電気光学装置の製造方法は、端子と前記端子に電気的に接続された配線と前記配線と電気的に接続された前記複数の電気光学装置の各々において前記表示領域と前記シール材との間に設けられた周辺電極とを含む第１基板と、前記第１基板に対向配置される第２基板との少なくとも一方に、前記表示領域を各々囲むように枠状に複数のシール材を形成する第１工程と、前記複数のシール材に取り囲まれる領域の各々に電気光学物質を塗布する第２工程と、前記第１基板と前記第２基板とを貼り合せる第３工程と、前記シール材を硬化させる第４工程と、を含み、前記第１工程から前記第３工程の一部で、前記端子に所定電位を供給することを特徴とする。
【００１０】
本適用例によれば、シール材を形成する第１工程から基板を貼り合わせる第３工程の一部において周辺電極に電圧を印加するので、シール材で囲まれた中に滴下された電気光学物質に不純物が含まれていたり、電気光学物質と一緒に不純物が持ち込まれたりした場合でも、周辺電極によって有効画素領域に不純物が拡散することを抑えることができる。その結果、焼き付きや表示ムラなどの表示不良の発生を抑えることができる。また、第１基板（第２基板）に複数の電気光学装置を面付けし、複数の電気光学装置の各々に形成された周辺電極と接続された端子に電圧を印加して、複数の電気光学装置を一括して不純物が拡散しないようにするため、大判（マザー基板）の状態で不純物の拡散を抑えながら一対の基板間に液晶を封入することができる。その結果、生産性を向上させることができる。
【００１１】
［適用例２］上記適用例に係る電気光学装置の製造方法において、前記周辺電極は、前記表示領域側に配置された第１周辺電極と、前記第１周辺電極の外側に配置された第２周辺電極と、を備え、前記第１周辺電極と前記第２周辺電極とは、異なる電位が印加されることが好ましい。
【００１２】
本適用例によれば、異なる電位が印加される第１周辺電極及び第２周辺電極を、表示領域の外周に形成することによって、横方向の電界をつくることができる。よって、液晶と接触することによって染み出すシール材からのイオン性不純物が、表示領域側に拡散することを抑えることができる。加えて、１本の周辺電極と第２基板側の共通電極との間に異なる電位を印加する縦電界の方法と比較して、横電界の方がイオン性不純物の拡散をより防ぐことができる。
【００１３】
［適用例３］上記適用例に係る電気光学装置の製造方法において、前記第１基板及び前記第２基板に配向膜を形成する工程を有し、前記配向膜は、無機斜方蒸着膜であることが好ましい。
【００１４】
本適用例によれば、不純物（イオン性不純物）と無機斜方蒸着膜との親和性が高い場合であっても、表示領域の周囲にイオントラップのための周辺電極を形成するので、イオン性不純物が無機斜方蒸着膜のある表示領域に拡散することを抑えることができる。よって、表示ムラなどの表示品質が劣化することを抑えることができる。
【００１５】
［適用例４］上記適用例に係る電気光学装置の製造方法において、前記第１基板上に画素電極を形成する工程を有し、前記周辺電極及び前記シール材は、前記第１基板上に形成することが好ましい。
【００１６】
本適用例によれば、第１基板上に画素電極をはじめ、周辺電極及びシール材を形成するので、周辺電極を形成するために新たな製造工程を追加することなく形成することができる。具体的には、画素電極を形成する際に用いるフォトリソグラフィ工程を利用して周辺電極をつくることができる。よって、かかるコストや工数を抑えることができる。
【００１７】
［適用例５］本適用例に係る電気光学装置の製造方法は、第１基板に複数の電気光学装置の表示領域を囲むと共に一部が開口する複数のシール材を形成し、複数の第２基板と貼り合わせた後、前記シール材で囲まれた中に電気光学物質を注入し前記複数の電気光学装置を形成する電気光学装置の製造方法であって、前記複数の電気光学装置の各々において前記表示領域と前記シール材との間に設けられた周辺電極と、複数の前記周辺電極と電気的に接続された配線と、前記配線と電気的に接続された端子と、を有する前記第１基板を形成する第１１工程と、前記第２基板を形成する第１２工程と、前記電気光学物質を注入するための注入口を有するシール材を形成する第１３工程と、前記第１基板と前記第２基板とを貼り合わせる第１４工程と、前記シール材を硬化させる第１５工程と、前記複数のシール部内に前記電気光学物質を注入する第１６工程と、を有し、前記第１５工程から前記第１６工程の一部で前記端子に電圧を印加することを特徴とする。
【００１８】
本適用例によれば、少なくとも第１５工程から第１６工程のうちいずれかの工程において周辺電極に電圧を印加するので、シール材で囲まれた中に注入された電気光学物質に不純物が含まれていたり、電気光学物質と一緒に不純物が持ち込まれたりした場合でも、周辺電極によって有効画素領域に不純物が拡散することを抑えることができる。また、第１基板（第２基板）に複数の電気光学装置を面付けし、複数の電気光学装置の各々に形成された周辺電極と接続された端子に電圧を印加して不純物が拡散しないようにするため、大判（マザー基板）の状態で不純物の拡散を抑えながら一対の基板間に液晶を封入することができる。その結果、生産性を向上させることができる。
【００１９】
［適用例６］上記適用例に係る電気光学装置の製造方法において、前記周辺電極は、前記表示領域側に配置された第１周辺電極と、前記第１周辺電極の外側に配置された第２周辺電極と、を備え、前記第１周辺電極と前記第２周辺電極とは、異なる電位が印加されることが好ましい。
【００２０】
本適用例によれば、異なる電位が印加される第１周辺電極及び第２周辺電極を、表示領域の外周に形成することによって、横方向の電界をつくることができる。よって、液晶と接触することによって染み出すシール材からのイオン性不純物が、表示領域側に拡散することを抑えることができる。加えて、１本の周辺電極と第２基板側の共通電極との間に異なる電位を印加する縦電界の方法と比較して、横電界の方がイオン性不純物の拡散をより防ぐことができる。
【００２１】
［適用例７］上記適用例に係る電気光学装置の製造方法において、前記第１基板及び前記第２基板に配向膜を形成する工程を有し、前記配向膜は、無機斜方蒸着膜であることが好ましい。
【００２２】
本適用例によれば、不純物（イオン性不純物）と無機斜方蒸着膜との親和性が高い場合であっても、表示領域の周囲にイオントラップのための周辺電極を形成するので、イオン性不純物が無機斜方蒸着膜のある表示領域に拡散することを抑えることができる。よって、表示ムラなどの表示品質が劣化することを抑えることができる。
【００２３】
［適用例８］上記適用例に係る電気光学装置の製造方法において、前記第１基板上に画素電極を形成する工程を有し、前記周辺電極及び前記シール材は、前記第１基板上に形成することが好ましい。
【００２４】
本適用例によれば、第１基板上に画素電極をはじめ、周辺電極及びシール材を形成するので、周辺電極を形成するために新たな製造工程を追加することなく形成することができる。具体的には、画素電極を形成する際に用いるフォトリソグラフィ工程を利用して周辺電極をつくることができる。よって、かかるコストや工数を抑えることができる。
【００２５】
［適用例９］本適用例に係る電気光学装置用基板は、基板上の複数の電気光学装置の表示領域を囲むように枠状に規定されたシール部と、前記シール部と前記表示領域との間に設けられた周辺電極と、前記複数の電気光学装置ごとに設けられた複数の前記周辺電極と電気的に接続された配線と、前記配線と電気的に接続された端子と、を備えることを特徴とする。
【００２６】
本適用例によれば、複数の電気光学装置ごとに設けられた複数の周辺電極が配線を介して端子に接続されているので、シール部にシール材を形成した後、シール材で囲まれた中に電気光学物質を滴下した際、端子に電圧を印加することにより、電気光学物質に不純物が含まれていたり、電気光学物質と一緒に不純物が持ち込まれたりした場合でも、周辺電極によって有効画素領域に不純物が拡散することを抑えることができる。また、電気光学装置用基板に複数の電気光学装置を面付けし、複数の電気光学装置の各々に形成された周辺電極と接続された端子に電圧を印加して不純物が拡散しないようにするため、大判（マザー基板）の状態で不純物の拡散を抑えながら一対の基板間に液晶を封入することができる。その結果、生産性を向上させることができる。
【００２７】
［適用例１０］本適用例に係る電気光学装置用基板は、基板上の複数の電気光学装置の表示領域を囲むと共に一部が開口するシール部と、前記シール部と前記表示領域との間に設けられた周辺電極と、前記複数の電気光学装置ごとに設けられた複数の前記周辺電極と電気的に接続された配線と、前記配線と電気的に接続された端子と、を備えることを特徴とする。
【００２８】
本適用例によれば、複数の電気光学装置ごとに設けられた複数の周辺電極が配線を介して端子に接続されているので、シール部にシール材を形成した後、シール材で囲まれた中に電気光学物質を注入する際、端子に電圧を印加することにより、電気光学物質に不純物が含まれていたり、電気光学物質と一緒に不純物が持ち込まれたりした場合でも、周辺電極によって有効画素領域に不純物が拡散することを抑えることができる。また、電気光学装置用基板に複数の電気光学装置を面付けし、複数の電気光学装置の各々に形成された周辺電極と接続された端子に電圧を印加して不純物が拡散しないようにするため、大判（マザー基板）の状態で不純物の拡散を抑えながら一対の基板間に液晶を封入することができる。その結果、生産性を向上させることができる。
【図面の簡単な説明】
【００２９】
【図１】電気光学装置用基板としてのマザー基板の構成を示す模式平面図。
【図２】図１に示すマザー基板のＡ部を拡大して示す拡大平面図。
【図３】第１実施形態の液晶装置の構成を示す模式平面図。
【図４】図３に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図５】液晶装置の電気的な構成を示す等価回路図。
【図６】液晶装置の構造を示す模式断面図。
【図７】ＯＤＦ方式のマザー基板の構成を示す模式平面図。
【図８】液晶装置の製造方法を工程順に示すフローチャート。
【図９】液晶装置を備えた投射型表示装置の構成を示す概略図。
【図１０】第２実施形態の注入方式のマザー基板の構成を示す模式平面図。
【図１１】液晶装置の製造方法を工程順に示すフローチャート。
【発明を実施するための形態】
【００３０】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００３１】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００３２】
本実施形態では、電気光学装置として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００３３】
（第１実施形態）
図１は、電気光学装置用基板としてのマザー基板の構成を示す模式平面図である。図２は、図１に示すマザー基板のＡ部を拡大して示す拡大平面図である。以下、マザー基板の構成を、図１及び図２を参照しながら説明する。
【００３４】
図１に示すように、マザー基板５００は、例えば、液晶装置１００（図３参照）を製造するために用いられるものであり、液晶装置１００を構成する一対の基板のうち一方の基板（例えば、素子基板）が複数個分、マトリックス状に面付けされている。マザー基板５００の大きさは、例えば、８インチである。マザー基板５００の厚みは、例えば、１．２ｍｍである。マザー基板５００の材質は、例えば、石英である。
【００３５】
なお、マザー基板５００は、平面的に円形であることに限定されず、図１に示すように、円周の一部が切り欠かれたオリフラを有する形状であってもよい。
【００３６】
図２に示すように、各液晶装置１００には、画素領域Ｅ（表示領域）の周辺に、周辺回路としてのデータ線駆動回路２２、走査線駆動回路２４、及び外部接続用端子６１が形成されている。データ線駆動回路２２及び走査線駆動回路２４と外部接続用端子６１とは、互いに配線２９によって、電気的に接続されている。以下、マザー基板５００に各種処理を施し、最終的に形成される液晶装置１００の構造について説明する。
【００３７】
＜電気光学装置としての液晶装置の構成＞
まず、本実施形態の液晶装置について図３〜図５を参照して説明する。図３は、液晶装置の構成を示す模式平面図である。図４は、図３に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図５は、液晶装置の電気的な構成を示す等価回路図である。
【００３８】
図３及び図４に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する基板としての第１基材１０ａ、および対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
【００３９】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材１４を介して接合されている。その隙間に正または負の誘電異方性を有する液晶（電気光学物質）が封入されて液晶層１５を構成している。シール材１４は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００４０】
シール材１４の内側には、複数の画素Ｐが配列した画素領域Ｅが設けられている。画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１及び図２では図示省略したが、画素領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。
【００４１】
素子基板１０の１辺部に沿ったシール材１４と該１辺部との間に、データ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４と画素領域Ｅとの間に、検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４と画素領域Ｅとの間に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部に沿ったシール材１４と検査回路２５との間には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。
【００４２】
対向基板２０側における額縁状に配置されたシール材１４の内側には、同じく額縁状に遮光部１８（見切り部）が設けられている。遮光部１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光部１８の内側が複数の画素Ｐを有する画素領域Ｅとなっている。なお、図３では図示省略したが、画素領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。
【００４３】
これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子６１に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。なお、検査回路２５の配置はこれに限定されず、データ線駆動回路２２に沿ったシール材１４と画素領域Ｅとの間に設けてもよい。
【００４４】
また、図示しないが、画素領域Ｅを囲むように、画素領域Ｅとシール材１４との間に画素領域Ｅを囲むように、周辺電極（図７参照）が設けられている。周辺電極は、例えば、一対の周辺電極（第１周辺電極、第２周辺電極）で構成されており、イオン性不純物が画素領域Ｅ内に拡散しないように設けられている。詳細については、後述する。
【００４５】
図４に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた透光性の画素電極２７およびスイッチング素子である薄膜トランジスター（ＴＦＴ：Thin Film Transistor、以降、「ＴＦＴ３０」と呼称する）と、信号配線と、これらを覆う第１配向膜２８とが形成されている。
【００４６】
また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板１０は、少なくとも画素電極２７、ＴＦＴ３０、信号配線、第１配向膜２８を含むものである。
【００４７】
対向基板２０の液晶層１５側の表面には、遮光部１８と、これを覆うように成膜された平坦化層３３と、平坦化層３３を覆うように設けられた共通電極３１と、共通電極３１を覆う第２配向膜３２とが設けられている。本発明における対向基板２０は、少なくとも遮光部１８、共通電極３１、第２配向膜３２を含むものである。
【００４８】
遮光部１８は、図３に示すように画素領域Ｅを取り囲むと共に、平面的に走査線駆動回路２４、検査回路２５と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。
【００４９】
平坦化層３３は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光部１８を覆うように設けられている。このような平坦化層３３の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００５０】
共通電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層３３を覆うと共に、図３に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００５１】
画素電極２７を覆う第１配向膜２８および共通電極３１を覆う第２配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。本実施形態では、第１配向膜２８および第２配向膜３２として上記無機配向膜が採用されている。
【００５２】
このような液晶装置１００は、例えば透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。本実施形態ではノーマリーブラックモードが採用されている。
【００５３】
図５に示すように、液晶装置１００は、少なくとも画素領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００５４】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００５５】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域（ソース領域）に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域（ドレイン領域）に電気的に接続されている。
【００５６】
データ線６ａは、データ線駆動回路２２（図３参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図３参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００５７】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００５８】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された共通電極３１との間で一定期間保持される。
【００５９】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と共通電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。容量素子１６は、２つの容量電極の間に誘電体層を有するものである。
【００６０】
図６は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図６を参照しながら説明する。なお、図６は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
【００６１】
図６に示すように、液晶装置１００は、一対の基板の一方である素子基板１０と、これに対向配置される一対の基板の他方である対向基板２０とを備えている。素子基板１０を構成する第１基材１０ａ、及び対向基板２０を構成する第２基材２０ａは、上記したように、例えば、石英基板等によって構成されている。
【００６２】
第１基材１０ａ上には、チタン（Ｔｉ）やクロム（Ｃｒ）等からなる下側遮光膜３ｃが形成されている。下側遮光膜３ｃは、平面的に格子状にパターニングされており、各画素の開口領域を規定している。なお、下側遮光膜３ｃは、走査線３ａの一部として機能するようにしてもよい。第１基材１０ａ及び下側遮光膜３ｃ上には、シリコン酸化膜等からなる下地絶縁層１１ａが形成されている。
【００６３】
下地絶縁層１１ａ上には、ＴＦＴ３０及び走査線３ａ等が形成されている。ＴＦＴ３０は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン等からなる半導体層３０ａと、半導体層３０ａ上に形成されたゲート絶縁膜１１ｇと、ゲート絶縁膜１１ｇ上に形成されたポリシリコン膜等からなるゲート電極３０ｇとを有する。上記したように、走査線３ａは、ゲート電極３０ｇとしても機能する。
【００６４】
半導体層３０ａは、例えば、リン（Ｐ）イオン等のＮ型の不純物イオンが注入されることにより、Ｎ型のＴＦＴ３０として形成されている。具体的には、半導体層３０ａは、チャネル領域３０ｃと、データ線側ＬＤＤ領域３０ｓ１と、データ線側ソースドレイン領域３０ｓと、画素電極側ＬＤＤ領域３０ｄ１と、画素電極側ソースドレイン領域３０ｄとを備えている。
【００６５】
チャネル領域３０ｃには、ボロン（Ｂ）イオン等のＰ型の不純物イオンがドープされている。その他の領域（３０ｓ１，３０ｓ，３０ｄ１，３０ｄ）には、リン（Ｐ）イオン等のＮ型の不純物イオンがドープされている。このように、ＴＦＴ３０は、Ｎ型のＴＦＴとして形成されている。
【００６６】
ゲート電極３０ｇ、下地絶縁層１１ａ、及び走査線３ａ上には、シリコン酸化膜等からなる第１層間絶縁層１１ｂが形成されている。第１層間絶縁層１１ｂ上には、容量素子１６が設けられている。具体的には、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ及び画素電極２７に電気的に接続された画素電位側容量電極としての第１容量電極１６ａと、固定電位側容量電極としての容量線３ｂ（第２容量電極１６ｂ）の一部とが、誘電体膜１６ｃを介して対向配置されることにより、容量素子１６が形成されている。
【００６７】
容量線３ｂ（第２容量電極１６ｂ）は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Ａｌ（アルミニウム）膜から形成することも可能である。
【００６８】
第１容量電極１６ａは、例えば、導電性のポリシリコン膜からなり容量素子１６の画素電位側容量電極として機能する。ただし、第１容量電極１６ａは、容量線３ｂと同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。第１容量電極１６ａは、画素電位側容量電極としての機能のほか、コンタクトホールＣＮＴ５１及びＣＮＴ５２を介して、画素電極２７とＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ（ドレイン領域）とを中継接続する機能を有する。
【００６９】
容量素子１６上には、第２層間絶縁層１１ｃを介してデータ線６ａが形成されている。データ線６ａは、第１層間絶縁層１１ｂ及び第２層間絶縁層１１ｃに開孔されたコンタクトホールＣＮＴ５３を介して、半導体層３０ａのデータ線側ソースドレイン領域３０ｓ（ソース領域）に電気的に接続されている。
【００７０】
データ線６ａ上には、第３層間絶縁層１１ｄを介して画素電極２７が形成されている。画素電極２７は、第２層間絶縁層１１ｃ及び第３層間絶縁層１１ｄに開孔されたコンタクトホールＣＮＴ５２を介して第１容量電極１６ａに接続されることにより、半導体層３０ａの画素電極側ソースドレイン領域３０ｄ（ドレイン領域）に電気的に接続されている。なお、画素電極２７は、例えば、ＩＴＯ（Indium Tin Oxide）膜等の透明導電性膜から形成されている。
【００７１】
画素電極２７及び第３層間絶縁層１１ｄ上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した第１配向膜２８が設けられている。第１配向膜２８上には、シール材１４（図４参照）により囲まれた空間に液晶等の電気光学物質が封入された液晶層１５が設けられている。
【００７２】
一方、第２基材２０ａ上には、その全面に渡って共通電極３１が設けられている。共通電極３１上（図６では下側）には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した第２配向膜３２が設けられている。共通電極３１は、上述の画素電極２７と同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００７３】
液晶層１５は、画素電極２７からの電界が印加されていない状態で第１配向膜２８及び第２配向膜３２によって所定の配向状態をとる。シール材１４は、素子基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。以下、複数の素子基板が面付けされたマザー基板の構造について説明する。
【００７４】
＜電気光学装置用基板としてのマザー基板の構成＞
図７は、ＯＤＦ方式の複数の素子基板が面付けされた電気光学装置用基板としてのマザー基板（第１基板）の構成を示す模式平面図である。以下、ＯＤＦ方式のマザー基板の構成について、図７を参照しながら説明する。
【００７５】
図７に示すように、素子側のマザー基板５０１は、上記したように、複数の素子基板１０が面付けされている。画素領域Ｅの周囲には、一対の周辺電極４０を構成する第１周辺電極４１と、第１周辺電極４１の周囲に配置された第２周辺電極４２とが配置されている。
【００７６】
一対の周辺電極４０と画素領域Ｅとの間の距離は、例えば、２００μｍである。第１周辺電極４１と第２周辺電極４２との間隔は、例えば、５μｍである。第１周辺電極４１や第２周辺電極４２の幅は、例えば、１０μｍである。
【００７７】
第１周辺電極４１及び第２周辺電極４２は、例えば、画素電極２７（図６参照）と同層に設けられており、ＩＴＯ膜で形成されている。また、一対の周辺電極４０の周囲には、シール材１４を描画する領域であるシール描画領域１４ａ（シール部）を有する。
【００７８】
複数の素子基板１０における第１周辺電極４１は、引き回し配線４１ａ（配線）を介して、全ての第１周辺電極４１と電気的に接続されている。引き回し配線４１ａは、素子側のマザー基板５０１の一部に設けられた第１周辺電極用外部端子４１ｂ（端子）と電気的に接続されている。
【００７９】
また、複数の素子基板１０における第２周辺電極４２は、引き回し配線４２ａ（配線）を介して、全ての第２周辺電極４２と電気的に接続されている。引き回し配線４２ａは、素子側のマザー基板５０１の一部に設けられた第２周辺電極用外部端子４２ｂ（端子）と電気的に接続されている。
【００８０】
また、引き回し配線４１ａと引き回し配線４２ａとが交差する部分は、どちらか一方の配線を、その下層に設けられた金属配線層を介して（ブリッジ状に引き回して）電気的接続することが望ましい。
【００８１】
また、素子側のマザー基板５０１と対向する対向側のマザー基板（第２基板）とを貼り合わせた際、対向側のマザー基板と、素子側のマザー基板５０１に形成した第１周辺電極用外部端子４１ｂ及び第２周辺電極用外部端子４２ｂとの接触を防ぐために、対向側のマザー基板のオリフラの位置と重ならして、つまり、周辺電極用外部端子４１ｂ，４２ｂが露出するように配置することが好ましい。
【００８２】
また、一対のマザー基板５００を互いのオリフラの位置を合わせて貼り合わせる場合は、素子側のマザー基板５０１の側面に周辺電極用外部端子４１ｂ，４２ｂを形成するようにしてもよい。
【００８３】
また、引き回し配線４１ａと引き回し配線４２ａとの間隔は、第１周辺電極４１と第２周辺電極４２との間隔に比べて、電気的に接触しないように広いことが好ましい。また、周辺電極４１，４２の線幅を１０μｍにすることに対し、引き回し配線４１ａ，４２ａの線幅をそれより太い、例えば２０μｍにするようにしてもよい。線幅を太くすることにより、複数の素子基板１０に対応した複数の周辺電極４０に、確実に電圧を供給することができる。
【００８４】
このような構成において、第１周辺電極用外部端子４１ｂ及び第２周辺電極用外部端子４２ｂに、異なる電圧を印加することにより、複数の素子基板１０における画素領域Ｅの周囲に電位差を生じさせることが可能となり、製造プロセスにおける、シール材１４で囲まれた中に滴下された液晶に不純物が含まれていたり、液晶と一緒に不純物が持ち込まれたりした場合でも、周辺電極４０によって画素領域Ｅに不純物が拡散することを抑えることができる。
【００８５】
また、引き回し配線４１ａ，４２ａによって複数の素子基板１０に一括して電圧を印加するので、大判（マザー基板）の状態でイオン性不純物の拡散を抑えながら一対の基板１０，２０間に液晶を封入することができる。その結果、生産性を向上させることができる。
【００８６】
＜電気光学装置の製造方法（マザー基板（液晶装置）の製造方法）＞
図８は、液晶装置の製造方法を工程順に示すフローチャートである。以下、液晶装置の製造方法を、図８を参照しながら説明する。なお、単数の液晶装置１００の製造方法を説明するが、実際は、マザー基板５００によって複数の液晶装置１００を同時に形成するものとする。
【００８７】
最初に、素子基板１０側の製造方法を説明する。ステップＳ１１では、石英基板などからなる第１基材１０ａ上にＴＦＴ３０等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第１基材１０ａ上にＴＦＴ３０などを形成する。
【００８８】
ステップＳ１２では、画素電極２７及び周辺電極４０を形成する。具体的には、ＩＴＯ膜などからなる画素電極２７、周辺電極４０（第１周辺電極４１、第２周辺電極４２）、引き回し配線４１ａ，４２ａ、及び周辺電極用外部端子４１ｂ，４２ｂを、公知のフォトリソグラフィ技術及びエッチング技術を用いて形成する。その後、画素電極２７及び周辺電極４０を含む基板上の全体にパッシベーション層（図示せず）を形成する。また、パッシベーション層の上面に生じた凹凸を平坦化するために、ＣＭＰ研磨処理を施す。
【００８９】
ステップＳ１３では、第１配向膜２８を形成する。具体的には、パッシベーション層を覆うように第１配向膜２８を形成する。第１配向膜２８の製造方法としては、例えば、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着する斜方蒸着法が用いられる。
【００９０】
本実施形態によれば、イオン性不純物と無機配向膜との親和性が高く、イオン性不純物が画素領域Ｅに集まりやすくなると考えられるが、画素領域Ｅの周囲に周辺電極４０を形成するので、イオン性不純物が画素領域Ｅ内に拡散することを抑えることができる。よって、表示品質が劣化することを抑えることができる。以上により、素子基板１０側が完成する。なお、これらが形成された素子基板１０（素子側のマザー基板５０１）を別途用意するようにしてもよい。
【００９１】
次に、対向基板２０側の製造方法を説明する。まず、ステップＳ２１では、石英基板等の透光性材料からなる第２基材２０ａ上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極３１を形成する。
【００９２】
ステップＳ２２では、共通電極３１上に第２配向膜３２を形成する。第２配向膜３２の製造方法は、第１配向膜２８と場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板２０側が完成する。なお、これらが形成された対向基板２０（対向側のマザー基板）を別途用意するようにしてもよい。次に、素子基板１０と対向基板２０とを貼り合わせる方法を説明する。
【００９３】
ステップＳ３１（第１工程）では、素子側のマザー基板５０１（素子基板１０）上のシール描画領域１４ａにシール材１４を塗布する。詳しくは、マザー基板５０１とディスペンサー（吐出装置、スクリーン印刷でも可能）との相対的な位置関係を変化させて、マザー基板５０１における画素領域Ｅの周縁部に（画素領域Ｅを囲むように）シール材１４を塗布する。
【００９４】
ステップＳ３２（第２工程）では、液晶の滴下、及び周辺電極への電圧の印加を行う。具体的には、素子側のマザー基板５０１における各シール材１４で囲まれた領域に液晶を滴下する（ＯＤＦ方式）。滴下する方法としては、例えば、インクジェットヘッドなどを用いることができる。また、液晶は、シール材１４によって囲まれた領域（画素領域Ｅ）の中央部に滴下することが望ましい。
【００９５】
また、第１周辺電極４１及び第２周辺電極４２に電圧を印加する。具体的には、第１周辺電極用外部端子４１ｂ及び引き回し配線４１ａを介して、それぞれの第１周辺電極４１に電圧を印加する。画素領域Ｅ側に配置された第１周辺電極４１には、例えば、直流０Ｖを印加する。
【００９６】
また、第２周辺電極用外部端子４２ｂ及び引き回し配線４２ａを介して、それぞれの第２周辺電極４２に電圧を印加する。第１周辺電極４１の外側に配置された第２周辺電極４２には、例えば、直流−５Ｖを印加する。
【００９７】
ステップＳ３３（第３工程、第４工程）では、素子基板１０と対向基板２０とを貼り合わせる。具体的には、素子基板１０（素子側のマザー基板５０１）に塗布されたシール材１４を介して素子基板１０と対向基板２０とを貼り合わせる。より具体的には、互いの基板１０，２０の平面的な縦方向や横方向の位置精度を確保しながら行う。その後、シール材１４を硬化させる。
【００９８】
上述したように、一対の周辺電極４０に電圧を印加しているので、不純物とされるプラス（＋）のイオン性不純物が、外側から内側に広がることを抑えることができる。具体的には、液晶は画素領域Ｅに滞留し、イオン性不純物は一対の周辺電極４１，４２によって画素領域Ｅに入ることを抑制できる。
【００９９】
ステップＳ３４では、一対のマザー基板５００を切断する。具体的には、貼り合わせた一対のマザー基板５００を、液晶装置１００の単位ごとスクライブラインに沿って切断し、個々の液晶装置１００を完成させる。なお、切断によって、引き回し配線４１ａ，４２ａの領域も切断され、液晶装置１００の中には残らない。
【０１００】
＜電子機器＞
次に、本実施形態の電子機器としての投射型表示装置について、図９を参照して説明する。図９は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
【０１０１】
図９に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【０１０２】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１０３】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１０４】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１０５】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
【０１０６】
このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１０７】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１０８】
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、イオン性不純物に起因する表示ムラや焼き付き現象などが低減された液晶装置１００を用いているので、高い表示品質と信頼性とが実現されている。
【０１０９】
以上詳述したように、第１実施形態の液晶装置１００の製造方法、及びマザー基板５０１によれば、以下に示す効果が得られる。
【０１１０】
（１）第１実施形態の液晶装置１００の製造方法によれば、素子基板１０に液晶を滴下する際に周辺電極４０に電圧の印加を行っているので、液晶にイオン性不純物が含まれていたり、液晶と一緒にイオン性不純物が持ち込まれたりした場合でも、周辺電極４０によって画素領域Ｅ内にイオン性不純物が拡散することを抑えることができる。言い換えれば、画素領域Ｅの外側にイオン性不純物を移動させることができる。また、硬化されていないシール材１４から液晶層１５に染み出すイオン性不純物を画素領域Ｅの外側に移動させることができる。その結果、画素領域Ｅ内のイオン性不純物の濃度を低くすることが可能となり、焼き付きや表示ムラなどの表示不良の発生を抑えることができる。
【０１１１】
（２）第１実施形態の液晶装置１００の製造方法によれば、素子側のマザー基板５０１に複数の素子基板１０を面付けし、各々の素子基板１０に形成された周辺電極４０と引き回し配線４１ａ，４２ａを介して接続された周辺電極用外部端子４１ｂ，４２ｂに電圧を印加して、複数の液晶装置１００に対して一括してイオン性不純物が拡散しないようにするため、マザー基板５００の状態でイオン性不純物の拡散を抑えながら一対の基板１０，２０間に液晶を封入することができる。その結果、生産性を向上させることができる。
【０１１２】
（３）第１実施形態の液晶装置１００の製造方法によれば、異なる電位が印加される第１周辺電極４１と第２周辺電極４２とを、画素領域Ｅの外周に形成することによって、横方向の電界をつくることができる。よって、液晶と接触することによって染み出すシール材１４からのイオン性不純物が、画素領域Ｅ内に拡散することを抑えることができる。
【０１１３】
（４）第１実施形態の液晶装置１００の製造方法によれば、素子基板１０側に画素電極２７や周辺電極４０を形成するので、周辺電極４０を新たな製造工程を追加することなく形成することができる。具体的には、画素電極２７を形成するためにフォトリソグラフィ工程を有するが、この工程を利用して周辺電極４０をつくることができる。よって、かかるコストや工数を抑えることができる。
【０１１４】
（５）第１実施形態のマザー基板５０１によれば、複数の素子基板１０の各々に周辺電極４０が設けられているので、液晶を滴下する際に、周辺電極用外部端子４１ｂ，４２ｂに電圧を印加することにより、液晶にイオン性不純物が含まれていたり、液晶と一緒にイオン性不純物が持ち込まれたりした場合でも、周辺電極４０によって画素領域Ｅにイオン性不純物が拡散することを抑えることができる。また、素子側のマザー基板５０１に複数の素子基板１０を面付けし、各々に形成された周辺電極４０と引き回し配線４１ａ，４２ａを介して周辺電極用外部端子４１ｂ，４２ｂに接続されているので、周辺電極用外部端子４１ｂ，４２ｂに電圧を印加することで、イオン性不純物が画素領域Ｅ内に拡散しないようにすることができる。言い換えれば、マザー基板５０１の状態でイオン性不純物の拡散を抑えながら一対の基板１０，２０に液晶を封入することができる。その結果、生産性を向上させることができる。
【０１１５】
（第２実施形態）
＜電気光学装置用基板＞
図１０は、第２実施形態の注入方式の電気光学装置用基板としてのマザー基板（第１基板）の構成を示す模式平面図である。以下、第２実施形態のマザー基板の構成について、図１０を参照しながら説明する。
【０１１６】
第２実施形態のマザー基板６０１は、上述の第１実施形態のマザー基板５０１と比べて、液晶滴下方式で製造されるのではなく、液晶注入方式で製造される部分が異なり、その他の構成については概ね同様である。このため第２実施形態では、第１実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。
【０１１７】
図１０に示すように、第２実施形態の素子側のマザー基板６０１は、上記したように、複数の素子基板１０が面付けされている。画素領域Ｅの周囲には、一対の周辺電極４０を構成する第１周辺電極４１と、第１周辺電極４１の周囲に配置された第２周辺電極４２とが配置されている。
【０１１８】
また、一対の周辺電極４０の周囲には、シール材１４を描画する領域であるシール描画領域１１４ａを有する。第２実施形態の液晶装置２００は、液晶を注入方式で封入するため、液晶注入口４５となる領域を除いた（一部が開口した）シール描画領域１１４ａとなっている。一対の周辺電極４０は、第１実施形態と同様に、画素電極２７（図６参照）と同層に設けられている。
【０１１９】
複数の素子基板１０における第１周辺電極４１は、引き回し配線４１ａを介して、全ての第１周辺電極４１と電気的に接続されている。引き回し配線４１ａは、素子側のマザー基板６０１の一部に設けられた第１周辺電極用外部端子４１ｂと電気的に接続されている。
【０１２０】
また、複数の素子基板１０における第２周辺電極４２は、引き回し配線４２ａを介して、全ての第２周辺電極４２と電気的に接続されている。引き回し配線４２ａは、素子側のマザー基板６０１の一部に設けられた第２周辺電極用外部端子４２ｂと電気的に接続されている。
【０１２１】
つまり、第１周辺電極用外部端子４１ｂ及び第２周辺電極用外部端子４２ｂに、異なる電圧を印加することにより、複数の素子基板１０における画素領域Ｅの周囲に電位差を生じさせることが可能となり、製造プロセスにおける、シール材１４で囲まれた中に注入された液晶に不純物が含まれていたり、液晶と一緒に不純物が持ち込まれたりした場合でも、周辺電極４０によって画素領域Ｅに不純物が拡散することを抑えることができる。
【０１２２】
また、引き回し配線４１ａ，４２ａによって複数の素子基板１０に一括して電圧を印加するので、大判（マザー基板）の状態でイオン性不純物の拡散を抑えながら一対の基板１０，２０間に液晶を封入することができる。その結果、生産性を向上させることができる。
【０１２３】
＜電気光学装置の製造方法（マザー基板（液晶装置）の製造方法）＞
図１１は、液晶装置の製造方法を工程順に示すフローチャートである。以下、液晶装置の製造方法を、図１１を参照しながら説明する。なお、第１実施形態と同様に、単数の液晶装置２００の製造方法を説明するが、実際は、マザー基板によって複数の液晶装置２００を同時に形成するものとする。
【０１２４】
ステップＳ１１〜Ｓ１３、及びステップＳ２１、Ｓ２２は、第１実施形態と同様である。なお、素子基板１０（素子側のマザー基板６０１）を用意する工程を第１１工程とする。対向基板２０（対向側のマザー基板）を用意する工程を第１２工程とする。以下、素子基板１０と対向基板２０とを貼り合わせる方法から説明する。
【０１２５】
ステップＳ３１（工程１３）では、素子側のマザー基板６０１（素子基板１０）上のシール描画領域１１４ａにシール材１４を塗布する。詳しくは、マザー基板６０１とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、マザー基板６０１における画素領域Ｅの周縁部に（液晶注入口４５を除いて画素領域Ｅを囲むように）シール材１４を塗布する。
【０１２６】
ステップＳ１３２（工程１４）では、素子基板１０と対向基板２０とを貼り合わせる。具体的には、素子基板１０（素子側のマザー基板６０１）に塗布されたシール材１４を介して素子基板１０と対向基板２０とを貼り合わせる。より具体的には、互いの基板１０，２０の平面的な縦方向や横方向の位置精度を確保しながら行う。
【０１２７】
ステップＳ１３３（工程１５）では、シール材１４の硬化、及び周辺電極４０への電圧の印加を行う。具体的には、シール材１４を硬化する方法としては、例えば、熱硬化樹脂であれば加熱し、紫外線硬化型樹脂であれば紫外線を照射する。
【０１２８】
また、第１周辺電極４１及び第２周辺電極４２に電圧を印加する。具体的には、第１周辺電極用外部端子４１ｂ及び引き回し配線４１ａを介して、それぞれの第１周辺電極４１に電圧を印加する。第１周辺電極４１には、例えば、直流０Ｖを印加する。
【０１２９】
また、第２周辺電極用外部端子４２ｂ及び引き回し配線４２ａを介して、それぞれの第２周辺電極４２に電圧を印加する。第１周辺電極４１の外側に配置された第２周辺電極４２には、例えば、直流−５Ｖを印加する。
【０１３０】
ステップＳ１３４（工程１６）では、液晶注入口４５（図１０参照）から構造体の内部に液晶を注入し、その後、液晶注入口４５を封止する。封止には、例えば、樹脂等の封止材が用いられる。
【０１３１】
ステップＳ１３５では、一対のマザー基板を切断する。具体的には、貼り合わせた一対のマザー基板を、液晶装置２００の単位ごとスクライブラインに沿って切断し、個々の液晶装置２００を完成させる。
【０１３２】
以上詳述したように、第２実施形態の液晶装置２００の製造方法、及びマザー基板６０１によれば、上記に記載の（２）〜（４）の効果に加えて、以下に示す効果が得られる。
【０１３３】
（６）第２実施形態の液晶装置２００の製造方法によれば、シール材１４を硬化する際に周辺電極４０に電圧を印加するので、注入した液晶にイオン性不純物が含まれていたり、液晶と一緒にイオン性不純物が持ち込まれたりした場合でも、画素領域Ｅ内にイオン性不純物が拡散することを抑えることができる。また、素子側のマザー基板６０１に複数の素子基板１０を面付けし、各々に形成された周辺電極４０と引き回し配線４１ａ，４２ａを介して接続された周辺電極用外部端子４１ｂ，４２ｂに電圧を印加して、複数の液晶装置２００に対して一括してイオン性不純物が拡散しないようにするため、マザー基板６０１の状態でイオン性不純物の拡散を抑えながら一対の基板１０，２０間に液晶を封入することができる。その結果、生産性を向上させることができる。
【０１３４】
（７）第２実施形態のマザー基板６０１によれば、複数の素子基板１０の各々に周辺電極４０が設けられているので、液晶を注入する際に、周辺電極用外部端子４１ｂ，４２ｂに電圧を印加することにより、液晶にイオン性不純物が含まれていたり、液晶と一緒にイオン性不純物が持ち込まれたりした場合でも、画素領域Ｅにイオン性不純物が拡散することを抑えることができる。また、素子側のマザー基板６０１に複数の素子基板１０を面付けし、各々に形成された周辺電極４０と引き回し配線４１ａ，４２ａを介して周辺電極用外部端子４１ｂ，４２ｂに接続されているので、周辺電極用外部端子４１ｂ，４２ｂに電圧を印加することで、イオン性不純物が画素領域Ｅ内に拡散しないようにするため、マザー基板６０１の状態でイオン性不純物の拡散を抑えながら一対の基板１０，２０に液晶を封入することができる。その結果、生産性を向上させることができる。
【０１３５】
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【０１３６】
（変形例１）
上記したように、ＯＤＦ方式の液晶装置１００の製造方法において、一対の周辺電極４０への電圧の印加のタイミングは、ステップＳ３２において液晶の滴下と一緒に行っていたが、これに限定されず、例えば、ステップＳ３２からステップＳ３３の間で行えばよく、ステップＳ３３におけるシール材１４を硬化させるタイミングと一緒に行うようにしてもよい。なお、ＯＤＦ方式においては、硬化されていないシール材１４と液晶とが接触する前（貼り合わせる前）に一対の周辺電極４０に電圧を印加することが好ましい。
【０１３７】
また、注入方式の液晶装置２００の製造方法において、一対の周辺電極４０への電圧の印加のタイミングは、ステップＳ１３３においてシール材１４の硬化と一緒に行っていたが、これに限定されず、例えば、ステップＳ１３３からステップＳ１３４の間で行えばよく、液晶を注入するタイミングと一緒に行うようにしてもよい。なお、注入方式においては、硬化されていないシール材１４と液晶とが接触する前（注入する前）に一対の周辺電極４０に電圧を印加することが好ましい。
【０１３８】
（変形例２）
上記したように、素子基板１０側に一対の周辺電極４０（第１周辺電極４１、第２周辺電極４２）を設けることに限定されず、例えば、素子基板１０側と対向基板２０側のそれぞれに１つの周辺電極を設けるようにしてもよい。具体的には、例えば、素子基板１０側に第２周辺電極４２を設け、対向基板２０側に第１周辺電極４１を設ける。第１周辺電極４１として、共通電極３１を用いるようにしてもよい。この場合、第２周辺電極４２と共通電極３１との間で、縦電界をつくってイオン性不純物の拡散を防ぐ。
【０１３９】
また、素子基板１０側に周辺電極４０を設けることに限定されず、対向基板２０側に周辺電極４０を設けるようにしてもよい。なお、素子基板１０側から電圧を供給すること、対向基板２０側にフォトリソグラフィ工程がないことなど、かかるコストが向上する恐れがあることから、素子基板１０側に周辺電極４０を形成することが好ましい。
【０１４０】
（変形例３）
上記したように、第１周辺電極４１に０Ｖを印加し、第２周辺電極４２に−５Ｖを印加することに限定されず、例えば、第２周辺電極４２の電圧を大きく（−６Ｖ側に）するようにしてもよい。これによれば、イオントラップ効果を高めることができる。
【０１４１】
（変形例４）
上記したように、一対の周辺電極４０は、液晶を封入するプロセスのみに使用することに限定されず、例えば、液晶装置１００を駆動する際（パネルの点灯時）に使用するようにしてもよい。なお、液晶装置１００を駆動する際は、製造時に印加する電圧より高電圧とならないよう、一対の周辺電極４０に０Ｖと−５Ｖ程度を印加することが好ましい。また、駆動時に使用する場合は、外部接続用端子６１に、一対の周辺電極４１，４２と電気的に接続された端子を設けることが好ましい。
【０１４２】
（変形例５）
上記したように、液晶装置１００は、透過型に限定されず、反射型でもよい。反射型の場合、周辺電極４０の材料として、例えば、画素電極と同じ反射性を有する金属膜で構成するようにする。反射性を有する金属膜としては、例えば、アルミニウムである。
【０１４３】
（変形例６）
上記した電気光学装置は、液晶装置１００であることに限定されず、例えば、有機ＥＬ（Electro Luminescence）装置、電気泳動装置などにも適用することができる。
【０１４４】
（変形例７）
上記したように、液晶装置１００を投射型表示装置に用いることに限定されず、例えば、スマートフォン、携帯電話機、ヘッドマウントディスプレイ、ＥＶＦ（Electrical View Finder）、小型プロジェクター、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
【符号の説明】
【０１４５】
３ａ…走査線、３ｂ…容量線、３ｃ…下側遮光膜、６ａ…データ線、１０…素子基板、１０ａ…第１基材、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層、１１ｃ…第２層間絶縁層、１１ｄ…第３層間絶縁層、１１ｇ…ゲート絶縁膜、１４…シール材、１４ａ，１１４ａ…シール描画領域、１５…液晶層、１６…容量素子、１６ａ…第１容量電極、１６ｂ…第２容量電極、１６ｃ…誘電体膜、１８…遮光部、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８…第１配向膜、２９…配線、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｄ１…画素電極側ＬＤＤ領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３０ｓ１…データ線側ＬＤＤ領域、３１…共通電極、３２…第２配向膜、３３…平坦化層、４０…周辺電極、４１…第１周辺電極、４１ａ…引き回し配線、４１ｂ…第１周辺電極用外部端子、４２…第２周辺電極、４２ａ…引き回し配線、４２ｂ…第２周辺電極用外部端子、４５…液晶注入口、ＣＮＴ５１，５２，５３…コンタクトホール、６１…外部接続用端子、１００，２００…液晶装置、５００，５０１，６０１…マザー基板、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。
【図１】
2013235128.tif 000003
【図２】
2013235128.tif 000004
【図３】
2013235128.tif 000005
【図４】
2013235128.tif 000006
【図５】
2013235128.tif 000007
【図６】
2013235128.tif 000008
【図７】
2013235128.tif 000009
【図８】
2013235128.tif 000010
【図９】
2013235128.tif 000011
【図１０】
2013235128.tif 000012
【図１１】
2013235128.tif 000013