(57)【要約】【課題】ＯＢ（Ｏｐｔｉｃａｌ  Ｂｌａｃｋ）の読み出しに多数の画素を使った場合に、精度（ノイズ耐性）が上がるが、読み出し速度が犠牲になる、トレードオフの関係を解消し、ＯＢブロック内に含まれる欠陥画素による固定パターンノイズの影響を除去出来る撮像素子を提供すること。【解決手段】入射光を光電変換するための画素を二次元に配列した有効画素領域と遮光された画素を二次元に配列したＯＢ画素領域を撮像面に有し、各画素がリセット手段を有する撮像素子において、ＯＢ画素領域に配されている複数の隣接する画素のリセット手段を互いに接続する接続手段がＯＢ画素領域の画素配列の１ラインにつき複数設けられている。【選択図】図４
2013090087.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換するための画素を二次元に配列した有効画素領域と遮光された画素を二次元に配列したＯＢ（Ｏｐｔｉｃａｌ  Ｂｌａｃｋ）画素領域を撮像面に有し、各画素がリセット手段を有する撮像素子において、
前記ＯＢ画素領域に配されている複数の隣接する画素の前記リセット手段を互いに接続する接続手段を備え、
前記接続手段は、前記ＯＢ画素領域の画素配列の１行につき複数設けたことを特徴とする撮像素子。
【請求項２】
各画素は前記入射光を光電変換する機能を有する光電変換手段と前記光電変換手段の光電変換信号を出力するための出力手段を有し、前記リセット手段および出力手段は、それぞれ前記撮像面に配されたリセット線および出力線に接続されていることを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記接続手段によって前記リセット手段が接続される前記複数の画素は、前記撮像面に配される選択線によって同時に読み出し画素として選択される画素であることを特徴とする請求項１または２に記載の撮像素子。
【請求項４】
請求項１乃至３のいずれか一項に記載の撮像素子と、
前記撮像素子を駆動して画素の信号を読み出す駆動手段と、
前記駆動手段により読み出された画素の信号を処理する信号処理手段を備え、
前記信号処理手段は前記有効画素領域とＯＢ画素領域の画素配列の情報を有し、前記駆動手段は、前記情報に従って前記接続手段で互いに接続された前記複数の隣接する画素に対応する信号を１画素の読み出し期間で読み出すことを特徴とする撮像装置。
【請求項５】
前記情報は少なくとも前記ＯＢ画素領域に配列された画素に含まれる欠陥画素の情報を含み、前記信号処理手段は、前記駆動手段により前記ＯＢ画素領域から読み出された欠陥画素の信号を前記欠陥画素の情報に従って補正する補正手段を有することを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記欠陥画素の情報が示す欠陥画素が１行に設けられた複数の接続手段の一つの接続手段で接続された複数の画素のいずれかである場合、前記補正手段は同一行に設けられた他の接続手段で接続された複数の画素に対応する信号を用いて補正することを特徴とする請求項４または５に記載の撮像装置。
【請求項７】
入射光を光電変換するための画素を二次元に配列した有効画素領域と遮光された画素を二次元に配列したＯＢ（Ｏｐｔｉｃａｌ  Ｂｌａｃｋ）画素領域を撮像面に有し、各画素はリセット手段を有し、前記ＯＢ画素領域に配されている複数の隣接する画素のリセット手段を互いに接続する接続手段が前記ＯＢ画素領域の画素配列の１行につき複数設けられている撮像素子を有す撮像装置の制御方法において、
前記撮像素子を駆動して画素の信号を読み出すステップと、
前記駆動ステップで読み出された画素の信号を処理するステップと、
前記有効画素領域とＯＢ画素領域の画素配列の情報に従って前記駆動ステップを制御して、前記接続手段で互いに接続された前記複数の隣接する画素に対応する信号を１画素の読み出し期間で読み出す制御ステップを備えることを特徴とする制御方法。
【請求項８】
コンピュータを、入射光を光電変換するための画素を二次元に配列した有効画素領域と遮光された画素を二次元に配列したＯＢ（Ｏｐｔｉｃａｌ  Ｂｌａｃｋ）画素領域を撮像面に有し、各画素がリセット手段を有し、前記ＯＢ画素領域に配されている複数の隣接する画素のリセット手段を互いに接続する接続手段が前記ＯＢ画素領域の画素配列の１行につき複数設けられている撮像素子を有す撮像装置の制御方法において、
前記撮像素子を駆動して画素の信号を読み出す駆動手段と、
前記駆動手段により読み出された画素の信号を処理する信号処理手段、
前記有効画素領域とＯＢ画素領域の画素配列の情報に従って前記駆動手段を制御して、前記接続手段で互いに接続された前記複数の隣接する画素に対応する信号を１画素の読み出し期間で読み出す制御手段として機能させるプログラム。
【請求項９】
請求項８のプログラムを記録したコンピュータが読み取り可能な記録媒体。
【請求項１０】
コンピュータを、請求項４乃至６のいずれか一項に記載された撮像装置の各手段として機能させるプログラム。
【請求項１１】
コンピュータを、請求項４乃至６のいずれか一項に記載された撮像装置の各手段として機能させるプログラムを格納した記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素の二次元配列を有する撮像素子、その駆動方法および制御プログラムに関する。
【背景技術】
【０００２】
ＣＣＤやＣＭＯＳなどの従来の撮像素子では、図１に示すように、撮像面１０００に有効な信号を取り出すための有効画素領域１００１と、光学的な黒の信号を取得するためのＯｐｔｉｃａｌ Ｂｌａｃｋ部（以下、ＯＢ部１００２）を備えている。ここで、有効画素領域の画素が被写体光を受光するのに対し、ＯＢ部の画素は遮光されている。
【０００３】
以下の説明は、有効画素領域とＯＢ部を撮像面に有するＣＭＯＳ型撮像素子を例に、その動作について述べる。
【０００４】
図２はＣＭＯＳ撮像素子の画素配列構成を概念的に示す図である。同図に示すように、撮像面１０００には、２次元のマトリクス状に有効画素２００３とＯＢ画素２００４が配列されている。
【０００５】
図３は、図２に示す画素配列の一つの行の配列画素の詳細な接続構成を示す図である。同図において図２に示されている部分は同じ符号を付して示す。図３に示すように、光を信号電荷に変換する光電変換機能を有するフォトダイオード(光電変換手段)３００１のアノードがグランド電位の導体に接続されている。他方、カソードはバッファアンプ３００２および読み出しスイッチ素子３００３を介して垂直バスライン２００６に接続される。また、カソ−ドは、リセットスイッチ３００４を介してリセット電位供給線３００５にも接続されている。
【０００６】
バッファアンプ３００２は例えばソースフォロア回路になっており、読み出しスイッチ３００３およびリセットスイッチ３００４はＦＥＴで形成されている。リセットスイッチ３００４はＯＢ画素２００４、有効画素２００３それぞれに備えられ、各フォトダイオード３００１のリセット端であるカソードとリセット電位供給線３００５との間に接続されている。
【０００７】
同一行の読み出しスイッチ３００３の制御入力端は行選択ライン２００５（ゲートライン）で共通に接続され、同一行のリセットスイッチ３００４の制御入力端は行リセットライン２００９（ゲートライン）で共通に接続されている。行選択ライン２００５及び行リセットライン２００９にはそれぞれ、図２の垂直シフトレジスタ２００２から行選択信号ＲＳ１及びリセット信号ＲＳＴ１が供給される。
【０００８】
行選択信号ＲＳ１のパルスにより読み出しスイッチ３００３がオンになって、読み出し行の画素が選択される。そして、フォトダイオード３００１のカソード電位がバッファアンプ３００２及び読み出しスイッチ３００３を介して垂直バスライン２００６上に読み出される。ＯＢ画素２００４についても同様に、フォトダイオード３００１のカソード電位がバッファアンプ及び読み出しスイッチ３００３を介し垂直バスライン２００６上に読み出される。次に、リセット信号ＲＳＴ１のパルスによりリセットスイッチ３００４がオンになり、選択された行のフォトダイオード３００１のカソード電位がＶＤＤにリセットされる。同様の動作が行を順次選択しながら行なわれる。
【０００９】
ＯＢ画素２００４、有効画素２００３に対するこのような読み出し及びリセットの動作は、１フレーム期間毎に行われる。リセットから次のリセットまでの１フレーム期間において、フォトダイオード３００１に蓄積された信号電荷は、有効画素２００３では入射光及び暗電流に、ＯＢ画素２００４では暗電流のみにそれぞれ起因する。
【００１０】
図２の、垂直シフトレジスタ２００２は、画素アレイを線（行）順次に走査する。これにより、選択された行の受光素子に蓄積された信号が垂直バスライン２００６上に読み出される（垂直読み出し）。各垂直バスライン２００６に読み出された信号は、図示しないサンプルホールド制御回路からの制御信号に応答して、不図示のサンプルホールド回路に保持される。その後、選択された行の受光素子が上記のようにリセットされて、この行の積分（電荷蓄積）が開始される。
【００１１】
サンプルホールド回路は例えば、相関２重サンプリング回路（ＣＤＳ）であり、この場合、積分信号（蓄積電荷）の読み出し及び保持の詳細は次の通りである。
【００１２】
サンプルホールド回路がリセットされ、第１回サンプリングにより（積分信号Ｖｘ）＋（フォトダイオード３００１に結合されたバッファアンプ３００２及び読み出しスイッチ３００３の特性のばらつきに依存した成分ΔＶ）の電圧が当該回路にサンプリングされる。次いで選択行の上記リセットが行われ、第２回サンプリングにより、Ｖｘ＋ΔＶとΔＶの差である積分信号電圧Ｖｘがサンプルホールド回路に保持される。
【００１３】
水平シフトレジスタ２００１により図３の左側から画素順次にサンプルホールド回路に保持されている信号が水平バス２００８上に読み出される。水平バス２００８上の信号は、出力アンプ２００７で増幅されて出力される。
【００１４】
上記のような読み出し方式において、ＯＢ領域１００２の画素の出力に含まれるランダムノイズを抑える方法として、特許文献１に示すような方法がある。
【００１５】
特許文献１では、複数のＯＢ画素の平均値を出力する構成が開示されている。
【００１６】
上記構成により、フレームレートを落とすことなく、ランダムノイズを抑えたＯＢ画素の信号値を取得することができる。しかし、上記構成では、ＯＢ画素内に欠陥画素が含まれる場合、出力を平均化するために、内部に含まれる欠陥画素の影響を除去することが出来なくなる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００６−１６６３６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
図２について述べた従来の読み出し方式は、ＯＢ画素２００４を垂直バスライン２００６で接続を行う構成になっている。しかし、特許文献１と同様に、ＯＢブロックに欠陥画素が混在していた場合、基準電圧を決定する際に上記欠陥画素の影響を除去することが不可能となる。また、他のＯＢブロックの信号の値と大きな差がある場合でも、特定の１ラインの出力が高くなっているのか、ＯＢブロックの信号の値がそれに含まれている欠陥画素の影響で高くなっているかを判断して対処するのが困難であった。
【００１９】
上述した従来の問題点をまとめると下記の2点となる。
（１）ＯＢの読み出しに多数の画素を使うと、基準電圧の精度（ノイズ耐性）が上がるが、読み出し速度が犠牲になり、両者はトレードオフの関係にある。
（２）１ブロックのみを読み出した場合では、欠陥画素となっているＯＢ画素からの固定パターンノイズを除去できなくなる。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、本件発明の撮像素子は、入射光を光電変換するための画素を二次元に配列した有効画素領域と遮光された画素を二次元に配列したＯＢ画素領域を撮像面に有し、各画素がリセット手段を有する撮像素子であり、ＯＢ画素領域に配されている複数の隣接する画素のリセット手段を互いに接続する接続手段を、ＯＢ画素領域の画素配列の１ラインにつき複数備えている。
【発明の効果】
【００２１】
本発明の撮像素子によれば、複数のＯＢ画素を含むＯＢブロックを１画素ラインに複数設け、１画素の読み出し期間に一つのＯＢブロックに含まれる複数のＯＢ画素の平均出力値を読み出すことができる。これにより、ノイズ耐性とＯＢの読み出し速度の両方を向上でき、さらに、ＯＢの設定において特定のＯＢ画素からの固定パターンノイズの影響を受けにくくすることが可能となる。
【図面の簡単な説明】
【００２２】
【図１】撮像素子の撮像面を模式的に示す図。
【図２】撮像素子の画素配列構造を概念的に示す図。
【図３】従来の撮像素子の配列画素の詳細な接続構成を示す図。
【図４】本発明の第１の実施例に係わる配列画素の詳細な接続構成を示す図。
【図５】本発明の第２の実施例に係わる撮像装置のブロック図。
【図６】本発明の第２の実施例に係わる撮像装置における画素値とＯＢ値との関係を示す図。
【図７】本発明の第２の実施例に係わる撮像装置の読み出し動作のフローチャートを示す図。
【図８】本発明の第２の実施例に係わる撮像装置における欠陥画素の補正動作のフローチャートを示す図。
【発明を実施するための形態】
【００２３】
以下、本件発明の最良な実施形態を、添付の図面を参照して詳細に説明する。
【実施例１】
【００２４】
図４は、本発明の第１の実施例に係わる撮像素子の配列画素の詳細な接続構成を示す図である。図において、図２および図３に示されている部分は同じ符号を付して示す。なお、ＯＢ画素と有効画素の配列構成は図１に限られるものではなく、撮像面の周囲全体に配列する構成でもよい。本発明の第１の実施例に係わる撮像素子は、フォトダイオード、電荷電圧変換部、複数のＭＯＳトランジスタからなる画素を撮像面１０００上に二次元のマトリクス状に配列した画素配列を有する。画素配列は、画像を投影して記録するための有効画素領域１００１と、遮光されている画素によって光学的な黒レベルを取得するためのＯＢ画素領域１００２とを備える。そして、図４に示すように、ＯＢ画素領域の垂直バスライン２００６の一部または全部について、読み出し時に所定数の隣接する垂直バスライン同士を接続するための接続点を備え、同じ所定数のＯＢ画素の出力を平均化する構成を有する。なお、図４においても、入射光を光電変換する機能を有するフォトダイオード３００１（光電変換手段）からの光電変換信号はバッファアンプ３００２および読み出しスイッチ素子３００３（出力手段）によって垂直バスライン２００６（出力線）に出力される。また、各画素のリセットスイッチ３００４（リセット手段）はリセット電位供給線３００５（リセット線）に接続される。同一行の読み出しスイッチ素子３００３の制御入力端は行選択ライン２００５（選択線）に共通に接続されて行選択信号ＲＳ１が供給される。また、同一行のリセットスイッチ３００４の制御入力端は行リセットライン２００９で共通に接続され、リセット信号ＲＳＴ１が供給される。
【００２５】
本発明では、図４のように、ＯＢ画素２００４のフォトダイオード３００１のリセット端は、電位の平均化線４００１(接続手段)で複数の画素に共通に接続されている。このような構成で平均化されるＯＢ画素２００４の集合を、以下においてＯＢブロックと呼ぶ。ここでは、横方向に３つの画素のリセット線を接続して１つのＯＢブロックとし、横方向に２組のＯＢブロックを１行に設けている。
【００２６】
以下の説明では、ＯＢブロックより読み出される信号値を、通常のＯＢ画素２００４の出力値と区別するため、ＯＢブロックの出力値と記す。
【００２７】
ＯＢブロックでは、３画素のどの出力をとっても、３画素の出力を平均化した同じ値が出てくるため、どれか一つの画素の出力をとれば、３画素分の平均出力を取ったのと等価となる。
【００２８】
また、３画素中２画素のバッファアンプ３００２，読み出しスイッチ３００３，垂直バスライン２００６を除いてしまって、残る１画素の出力を出力線に読み出すだけでもＯＢブロックの出力値を読み出すことが出来る。
【００２９】
図４の例では、ＯＢ画素領域の左端と、その次の垂直バスライン２００６にはＯＢブロックを設けず、左から３列目のＯＢ画素２００４からＯＢブロックを設けている。
【００３０】
この理由は、撮像素子からの出力電圧が水平バスの読み出し初期に不安定になることがあるため、読み出し開始部分に当たる画素を除くＯＢ画素２００４の一部を使用して基準電圧を決定したほうがその精度の維持が容易となるためである。
【００３１】
また、出力をＯＢとして使用しないＯＢ画素部分にＯＢブロックの構造を用いると、撮像面が横方向に大きくなって撮像素子のサイズが大きくなることを避けることも上記のような構成とする理由である。
【００３２】
一方、出力信号に対して電圧の不安定さの影響が小さい場合や、横方向に画素数が増えても十分なＯＢブロックの数を確保できていれば、左端からＯＢブロックを備える構成とすることも可能である。
【００３３】
前記のように、ＯＢ画素２００４の出力を３ライン(列)でまとめて、１つのＯＢブロックとすることにより、水平方向３画素の平均値を得ることができる。
【００３４】
ここでは、３画素の平均値を取るＯＢブロックを１行に二つ設けたが、３つ以上の複数設けることも可能である。その場合は、ＯＢブロック内に欠陥画素が存在しているときの対応策により大きな自由度を与えることが可能となる。
【００３５】
本実施例の構成によれば、従来ＯＢを読み出すのに６画素分の読み出し時間がかかるところを２画素分の読み出し時間で読み出すことができ、２つのＯＢブロックの出力値を平均したときのＯＢ出力の精度は従来の６画素分の平均値に相当する。このように、ＯＢブロックに含まれるＯＢ画素２００４の個数をｎに増やせば、その1/√ｎにランダムノイズは減少する。
【００３６】
また、ひとつのＯＢブロックに欠陥画素が含まれて正しいＯＢ値が取得できない場合でも、もう一方のＯＢブロックの値のみを参照することにより、ノイズの少ないＯＢ信号値を取得することができる。このように、素子中にどの程度の欠陥画素が含まれるかにしたがって、１つのＯＢブロックを構成するＯＢ画素の数やＯＢブロックのトータル数を決める。上記のように本実施例では、複数のＯＢ画素２００４を纏めた平均出力を1度に読み出すことによって、ノイズ耐性とＯＢの読み出し速度両方を向上でき、両者のトレードオフを解消できる。さらに、複数のＯＢブロックを読み出すことで、欠陥画素となっているＯＢ画素２００４からの固定パターンノイズの影響を受けにくくすることが可能となる。
【実施例２】
【００３７】
次に、第１の実施例の撮像素子を用いた撮像素子を本発明の第２の実施例として説明する。
【００３８】
図５は、第１の実施例の撮像素子を用いた撮像装置のブロック図である。本実施例の撮像装置は、本発明の撮像素子を用いた撮像系、撮影画像を記録するための信号処理を行なう信号処理系および露出状態を制御する露光制御系を有する。なお、撮像装置全体は、図示しない制御系に含まれるＣＰＵによって制御され、例えば制御系に含まれるメモリに記憶されている制御プログラムをＣＰＵがロードして実行することによって制御される。図５において、５００１は被写体像を像面に結像するためのレンズ等の光学系である。
【００３９】
５００２は光学系５００１からの像面光量を制御するための絞りである。
【００４０】
５００３は光学系５００１から光が入射する時間を制御するためのメカニカルシャッターである。５００４は光学系５００１により結像された被写体像を電気信号に光電変換するための撮像部であり、本実施例では第１の実施例に従ったＣＭＯＳエリアセンサが用いられる。
【００４１】
５００５は撮像部５００４を駆動するための必要な振幅のパルスを供給する撮像部駆動回路である。
【００４２】
５００８は撮像部５００４の出力信号のうち、後述するＯＢ（Ｏｐｔｉｃａｌ  Ｂｌａｃｋ）電位を基準の電位にクランプするためのクランプ回路（ＣＬＰ回路）である。
【００４３】
５００７はクランプ回路５００８の出力信号を増幅するためのＡＧＣ回路であり、使用者が撮像システムの感度設定を変更する場合や低輝度時に撮像システムが自動的にゲインアップする場合などに、この回路のゲイン設定が変更される。
【００４４】
５００９はＡＧＣ回路５００７から出力されるアナログ撮像信号をデジタル信号に変換するＡＤ変換回路である。
【００４５】
５０１０は映像信号処理回路５０１１、測光回路５０１２及びメモリ５０２０を備える映像処理回路である。
【００４６】
また、図示されていないが、映像処理回路５０１０は、撮像部５００４から入力される信号に基づいて被写体の色温度を測定し、映像信号処理回路５０１１でのホワイトバランス処理に必要な情報を得るためのＷＢ回路などの回路を適宜備える。
【００４７】
映像信号処理回路５０１１は、デジタル信号に変換された撮像信号から輝度と色（Ｒ−Ｙ、Ｂ−Ｙの色差信号、又はＲ、Ｇ、Ｂ信号）の映像信号を生成する。
【００４８】
測光回路５０１２は、撮像部５００４から入力される信号のレベルから測光量を測定する。
【００４９】
５０１３は撮像システム各部の回路に必要なタイミングパルスを発生するタイミングパルス発生回路（ＴＧ）である。タイミングパルス発生回路５０１３は撮像素子の駆動回路５００５、ＣＬＰ回路５００８，ＡＧＣ回路５００７，ＡＤ変換回路５００９および映像処理回路５０１０にタイミングパルスを供給する。
【００５０】
感度・露光制御部５０１５は、測光回路５０１２からの情報に基づいて、感度や露光を制御するために、ＡＧＣ回路５００７にゲインを変更するための命令を出力する。さらに、感度・露光制御部５０１５は、露光制御回路５０１６に露出制御用の命令を出力する。
【００５１】
撮像部５００４に固体撮像素子を用いた撮像装置においては、固体撮像素子の露光状態を最適に保つように露光制御手段が設けられる。この露光制御手段としては、固体撮像素子の電荷の蓄積時間を被写体の輝度に応じて制御する、いわゆる周知の電子シャッタなどを用いることが可能である。
【００５２】
つぎに、図６，７および８を用いて本実施例の撮像装置の信号値の読み出しおよびその後の処理の動作について説明する。
【００５３】
図６は、本発明の第２の実施例に係わる撮像装置における画素値とＯＢ値との関係を示す図、図７は、本発明の第２の実施例に係わる撮像装置の読み出し動作のフローチャートを示す図である。また、図８は、本発明の第２の実施例に係わる撮像装置での欠陥画素の補正動作のフローチャートを示す図である。
【００５４】
読み出しの構成の仕組みは従来例で述べたものと同様であるが、本発明の撮像素子におけるＯＢ画素の配列接続の構成に係わる読み出し動作およびその欠陥画素の補正動作を説明する。なお、読み出し動作および欠陥画素補正動作は、上述のように不図示の制御系によって制御され、ＯＢブロック、欠陥画素などの動作に必要な情報は予め制御系のメモリまたは映像処理回路５０１０のメモリ５０２０に記憶しておく。
【００５５】
図７のフローチャートに示すように、まず、撮像部５００４に含まれる撮像素子の出力アンプ２００７から出力される信号をＣＬＰ回路４００８に読み出す（Ｓ７００１）。
【００５６】
ＣＬＰ回路５００８で読み出された信号は、ＡＧＣ回路５００７で増幅される。この際、ＯＢ領域１００２の画素を読み出しているかどうかは、タイミング発生器４０１３より発生されるＯＢ読み出し期間信号で判定する（Ｓ７００２）。
【００５７】
上記ＯＢ読み出し期間信号がＣＬＰ回路５００８に入力されている間、クランプ処理を行い、この期間の出力電圧を基準電圧とする（Ｓ７００６）。
【００５８】
複数のＯＢ画素２００４または、複数のＯＢブロックで基準電圧を決定する場合は、1水平ラインにおいてＯＢ画素２００４またはＯＢブロックの読み出し時にＣＬＰ回路５０１７にて積分値を取って基準電圧を生成する。この値が、図２のＯＢ部の基準電圧に相当する。
【００５９】
測光回路５０１２は、ＯＢ画素の出力電圧を積分して得られた信号レベルと予め設定した黒レベル（ＯＢ値）とを比較し、その結果を感度・露光制御部５０１５に出力する。
【００６０】
感度・露光制御部５０１５は上記比較の結果を踏まえて、ＡＧＣ回路５００７にゲインの制御信号を送り、さらに、露光制御回路５０１６に絞りの制御信号を送る。
【００６１】
なお、ステップＳ７００６においては、ランダムノイズに強くするため、巡回係数を用いて、前のＯＢ画素の基準電圧と現在読み出しているＯＢ画素の出力電圧から基準電圧を算出してもよい。
【００６２】
この場合、ＯＢ値をＣＬＰ回路５００８で決定する際、先に得られた基準電圧と現在読み出しているＯＢ画素の電圧に巡回係数をかけて下記の式１のように求める。
基準電圧＝直前の基準電圧×巡回係数＋ＯＢ画素の電圧×（１−巡回係数）  (式１)
【００６３】
例えば上式を用いてＣＬＰ回路５００８にて基準電圧が決定されたら、また次のＯＢ画素（ＯＢブロック）を読み出し同様な処理を行う（Ｓ７００７）。
【００６４】
以上の動作を繰り返し、読み出し動作が有効画素部に入ったら、タイミング発生器５０１３より有効画素読み出し期間信号をＣＬＰ回路５００８に出力する。
【００６５】
ＣＬＰ回路５００８は有効画素読み出し期間信号を受けると、現在読み出されている画素の信号電圧について、先に決定された基準電圧からの差分値をＡＧＣ変換回路５００７に出力する（Ｓ７００３）。
【００６６】
上記画素の読み出しを繰り返し、タイミング発生器５０１３の有効画素読み出し期間信号が停止されたら、１水平ラインの読み出しの終了と判定しる（Ｓ７００４）。
【００６７】
すべての水平ラインの終わりまで読み出しを行ったら、読み出し動作を停止する（Ｓ７００５）。すべての水平ラインの読み出しが終了していないときは、次の水平ラインの読み出しを行い（Ｓ７００６）、１画面分の信号値を読み出すまで読み出し動作を繰り返す。
【００６８】
画素の出力電圧と信号値の関係を図６で説明する。
【００６９】
画素出力値としての黒レベルは予め定められた値（ＯＢ値）であり、ＯＢ画素領域１００２の出力電圧は基準電圧として用いられる。
【００７０】
有効画素部の画素値は、画素の出力電圧から基準電圧を差し引いた差分値にゲインを掛けた値にＯＢ領域の信号値（ＯＢ値）を足したもので表され、（式２）のようになる。この演算処理は映像処理回路５０１０で行なわれる。
画素出力値＝（画素の出力電圧−基準電圧）×ゲイン＋ＯＢ値  （式２）
【００７１】
次に、図８を用いて有効画素、ＯＢ画素２００４、ＯＢブロックに欠陥画素が存在した場合の補正方法について述べる。
ここで行う補正は、前置補間を用いたものであるが、他の方法を用いることも可能である。
【００７２】
上述のように、不具合のある画素のアドレスを予めメモリ５０２０に記憶しておく。
【００７３】
画素の読み出し時（Ｓ８００１）に現在読み出している画素のアドレスが、欠陥画素のアドレスの場合（Ｓ８００２）、タイミング発生器５０１３が欠陥補正信号をＣＬＰ回路５００８に出力する。
【００７４】
上記欠陥補正信号を受けた場合、ＣＬＰ回路５００８では、一つ前の画素の値を再度参照すると同時に、同じ値をＡＧＣ回路５００７に出力する。
【００７５】
これにより、ＣＬＰ回路５００８では正常なＯＢ画素２００４（ＯＢブロック）の値を参照できる（Ｓ８００４）。
【００７６】
欠陥画素でない場合は、その画素の値をＣＬＰ回路５００８よりそのまま出力する（Ｓ８００３）。
【００７７】
タイミング発生器５０１３より発生される、全画素の読み出し信号が止まると、１画面の終わりであると判定し（Ｓ８００５）、読み出しを終了する。
【００７８】
タイミング発生器５０１３より発生される、水平ラインの読み出し信号が止まった場合では現在の水平ラインの読み出しが終了したと見なし（Ｓ８００６）、次の水平ラインの読み出しを行う（Ｓ８００８）。
【００７９】
タイミング発生器５０１３より発生される、水平ラインの読み出し信号が止まらなければ次の水平ラインへ進み（Ｓ８００７）、同様の処理を繰り返す。
【００８０】
このようにして、１画面分の信号値を読み出す。
【００８１】
補正無しの場合との差を要約すると、メモリ５０２０に欠陥画素アドレスを保管し、その画素の信号を読み出す際に、先に読み出された画素の値を用いるか否かである。
【００８２】
なお、補正方法については、上記のように、読み出し時にリアルタイムに行う方法のほかにも、今回図示していない撮像装置の記憶部に保存した後、周囲の画素から補間する方法を用いてもよい。
【００８３】
これらの補正方法は、不具合のある画素の従来からの補正方法と何ら変わらず、信号の受け手となる撮像装置側では、新たな回路を作製する必要がない。
【００８４】
なお、水平ラインと、垂直ラインを入れ替えて、画素の信号を垂直ライン毎に順次読み出すような構成にしても良い。
【００８５】
このように本実施形態においては、複数のＯＢ画素２００４を含む、ＯＢブロックを１水平ラインに複数設け、１画素期間にＯＢブロックに含まれる複数のＯＢ画素２００４の平均出力値を読み出している。
【００８６】
上記のように本発明によれば、複数のＯＢ画素２００４を纏めて平均出力として1度に読み出すことによって、ノイズ耐性とＯＢの読み出し速度両方の向上が可能となり、両者のトレードオフの解消が可能となる。さらには、複数のＯＢブロックを読み出すことで、基準電圧の設定において、欠陥画素となっているＯＢ画素２００４からの固定パターンノイズの影響を受けにくくすることが可能となる。
【００８７】
また、上述した実施形態において図７〜８に示した各処理は、ＣＰＵなどを含む制御部が各処理の機能を実現する為のプログラムをメモリから読み出して実行することによりその機能を実現させるものである。
【００８８】
尚、上述した構成に限定されるものではなく、図７〜８に示した各全部または一部の機能を専用のハードウェアにより実現してもよい。また、上述したメモリは、光磁気ディスク装置、フラッシュメモリ等の不揮発性のメモリや、ＣＤ−ＲＯＭ等の読み出しのみが可能な記録媒体、ＲＡＭ以外の揮発性のメモリであってよい。また、それらの組合せによるコンピュータ読み取り、書き込み可能な記録媒体より構成されてもよい。
【００８９】
また、図７〜８に示した各処理の機能を実現する為のプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各処理を行っても良い。ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。具体的には、記憶媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる構成も含まれる。すなわち、書き込まれたプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含む。
【００９０】
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、一定時間プログラムを保持しているものも含むものとする。例えば、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発メモリ（ＲＡＭ）である。
【００９１】
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。
【００９２】
また、上記プログラムは、前述した機能の一部を実現する為のものであっても良い。さらに、前述した機能をコンピュータシステムに既に記録されているプログラムとの組合せで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【００９３】
また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体およびプログラムプロダクトは、本発明の範疇に含まれる。
【００９４】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【図１】
2013090087.tif 000003
【図２】
2013090087.tif 000004
【図３】
2013090087.tif 000005
【図４】
2013090087.tif 000006
【図５】
2013090087.tif 000007
【図６】
2013090087.tif 000008
【図７】
2013090087.tif 000009
【図８】
2013090087.tif 000010