(57)【要約】【課題】イメージセンサの面積増加を抑制しつつ画素のインピーダンスを低下させる。【解決手段】固体撮像素子では、画素回路に設けられた各画素における、画素を初期化するための素子の電源側の端子と、画素回路周辺にある周辺回路とが接続素子を介して接続される。そして、画素の初期化時には、接続素子がオンされることで、画素と周辺回路とが電気的に接続され、画素に対して周辺回路に接続された電源から電力が供給される。これにより、固体撮像素子の面積増加を抑制しつつ、画素のインピーダンスを低下させることができる。また、画素の初期化が終了すると、接続素子がオフされて画素と周辺回路とが電気的に切り離され、画素へのノイズの伝播が生じないようにされる。本技術は、固体撮像素子に適用することができる。【選択図】図２
2013243516.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素からなり、被写体を撮像する画素回路と、
前記画素回路近傍に設けられ、撮像に関する動作を行なう周辺回路と、
前記画素の初期化時において、前記画素を初期化するために所定電圧がかけられた前記画素内の素子と、前記所定電圧の前記周辺回路とを電気的に接続する接続素子と
を備える固体撮像素子。
【請求項２】
前記接続素子は、前記周辺回路が前記画素の初期化とは異なる、撮像に関する動作を行っているとき、前記素子と前記周辺回路とを電気的に切り離す
請求項１に記載の固体撮像素子。
【請求項３】
前記所定電圧は正の電圧である
請求項２に記載の固体撮像素子。
【請求項４】
前記周辺回路は、前記所定電圧の電力を供給する電源に接続され、
前記接続素子は、前記画素の初期化時に前記素子と前記周辺回路とを接続することで、前記素子と前記電源とを一時的に接続する
請求項３に記載の固体撮像素子。
【請求項５】
前記画素の初期化時において、前記周辺回路に前記所定電圧で電力を供給し、前記周辺回路が前記画素の初期化とは異なる、撮像に関する動作を行っている場合、前記周辺回路に前記所定電圧とは異なる電圧で電力を供給する電源制御部をさらに備える
請求項３に記載の固体撮像素子。
【請求項６】
前記所定電圧は負の電圧または零である
請求項２に記載の固体撮像素子。
【請求項７】
複数の画素からなり、被写体を撮像する画素回路と、
前記画素回路近傍に設けられ、撮像に関する動作を行なう周辺回路と、
前記画素内の素子と前記周辺回路とを接続する接続素子と
を備える固体撮像素子の駆動方法であって、
前記画素の初期化時において、前記画素を初期化するために所定電圧がかけられた前記画素内の前記素子と、前記所定電圧の前記周辺回路とを前記接続素子が電気的に接続する
ステップを含む駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は固体撮像素子および駆動方法に関し、特に、イメージセンサの面積増加を抑制しつつ画素のインピーダンスを低下させることができるようにした固体撮像素子および駆動方法に関する。
【背景技術】
【０００２】
例えば、被写体から入射した光を光電変換することで画像を撮像するイメージセンサでは、イメージセンサを構成する画素のリセット時など、画素の初期化を行なう駆動時に電源のドロップ（電圧降下）が生じる。このような電源のドロップは、イメージセンサの画素数が多くなるほど大きくなることが知られている。
【０００３】
そのため、このような電源がドロップしてしまう現象を緩和するために、画素へ電力を供給する電源配線や、画素自身の電源配線を太くすることで、インピーダンスを下げることが一般的に行なわれている。
【０００４】
また、イメージセンサには画素の周辺回路の電源の配線として、共通信号線を挟むように信号処理部に沿って２本の電源ラインを設け、それらの電源ラインをクロス接続ラインで接続することで、信号読み出し速度を向上させるものもある（例えば、特許文献１参照）。
【０００５】
さらに、複数の所定電位を供給可能な電源供給部を複数設け、それらの電源供給部から画素に供給する電位を選択的に切り替えることで、回路負荷を分散させるイメージセンサも提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−５４２４６号公報
【特許文献２】特開２００７−６７６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した技術では、画素のインピーダンスを下げるために電源配線等を太くすると、イメージセンサの配線面積、つまりイメージセンサの面積が大きくなり、コストアップにつながってしまう。
【０００８】
また、２本の電源ラインを設け、それらの電源ラインをクロス接続ラインで接続する配線方法も、ターゲット回路の周辺の配線を太くして電源のインピーダンスを下げることと等価であり、配線面積が増加してしまう。さらに、供給電位を選択的に切り替えるために複数の電源供給部を設けたイメージセンサでは、それらの電源供給部の数だけイメージセンサの面積が大きくなってしまう。
【０００９】
本技術は、このような状況に鑑みてなされたものであり、イメージセンサの面積増加を抑制しつつ画素のインピーダンスを低下させることができるようにするものである。
【課題を解決するための手段】
【００１０】
本技術の一側面の固体撮像素子は、複数の画素からなり、被写体を撮像する画素回路と、前記画素回路近傍に設けられ、撮像に関する動作を行なう周辺回路と、前記画素の初期化時において、前記画素を初期化するために所定電圧がかけられた前記画素内の素子と、前記所定電圧の前記周辺回路とを電気的に接続する接続素子とを備える。
【００１１】
前記接続素子には、前記周辺回路が前記画素の初期化とは異なる、撮像に関する動作を行っているとき、前記画素と前記周辺回路とを電気的に切り離させることができる。
【００１２】
前記所定電圧を正の電圧とすることができる。
【００１３】
前記周辺回路には、前記所定電圧の電力を供給する電源を接続し、前記接続素子には、前記画素の初期化時に前記画素と前記周辺回路とを接続することで、前記画素と前記電源とを一時的に接続させることができる。
【００１４】
固体撮像素子には、前記画素の初期化時において、前記周辺回路に前記所定電圧で電力を供給し、前記周辺回路が前記画素の初期化とは異なる、撮像に関する動作を行っている場合、前記周辺回路に前記所定電圧とは異なる電圧で電力を供給する電源制御部をさらに設けることができる。
【００１５】
前記所定電圧を負の電圧または零とすることができる。
【００１６】
本技術の一側面の駆動方法は、複数の画素からなり、被写体を撮像する画素回路と、前記画素回路近傍に設けられ、撮像に関する動作を行なう周辺回路と、前記画素内の素子と前記周辺回路とを接続する接続素子とを備える固体撮像素子の駆動方法であって、前記画素の初期化時において、前記画素を初期化するために所定電圧がかけられた前記画素内の前記素子と、前記所定電圧の前記周辺回路とを前記接続素子が電気的に接続するステップを含む。
【００１７】
本技術の一側面においては、複数の画素からなり、被写体を撮像する画素回路と、前記画素回路近傍に設けられ、撮像に関する動作を行なう周辺回路と、前記画素内の素子と前記周辺回路とを接続する接続素子とを備える固体撮像素子において、前記画素の初期化時に、前記画素を初期化するために所定電圧がかけられた前記画素内の前記素子と、前記所定電圧の前記周辺回路とが前記接続素子により電気的に接続される。
【発明の効果】
【００１８】
本技術の一側面によれば、イメージセンサの面積増加を抑制しつつ画素のインピーダンスを低下させることができる。
【図面の簡単な説明】
【００１９】
【図１】電源ドロップについて説明する図である。
【図２】固体撮像素子の構成例を示す図である。
【図３】電源ドロップの低減について説明する図である。
【図４】固体撮像素子の構成例を示す図である。
【図５】電源ドロップの低減について説明する図である。
【図６】撮像装置の構成例を示す図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して、本技術を適用した実施の形態について説明する。
【００２１】
〈第１の実施の形態〉
［本技術の概要について］
まず、本技術の概要について説明する。
【００２２】
イメージセンサ（固体撮像素子）の多画素化や、全画素での露光期間を一致させるシャッタ方式による駆動などにより、同時にリセットされる画素数が多くなると、画素のリセットによる画素電源のドロップが大きくなる。
【００２３】
例えば、図１の曲線Ｃ１１に示すように、同時にリセットされる画素数が少ない場合、画素のリセットによって画素電源のドロップ（画素電源の瞬時低下）は発生するが、その電圧の低下はわずかである。なお、図１において、横方向は時間を示しており、縦方向は画素電源の電圧を示している。また、図中、横方向における矢印ＲＴ１１の位置は、画素をリセットした時刻を示している。
【００２４】
曲線Ｃ１１により示される画素電源の電圧は、画素のリセットのタイミングでわずかに低下しているが、その後、すぐに回復している。ここで、画素電源の電圧とは、例えば各画素内の浮遊拡散領域の電位をリセット電圧のレベルにセットするために、リセットトランジスタに印加される電圧である。すなわち、リセットトランジスタに接続される電源の電圧である。
【００２５】
これに対して、同時にリセットされる画素数が多い場合、曲線Ｃ１２に示すように画素電源の電圧は、画素のリセットのタイミングで大きく低下し、その電圧が回復するまでに時間がかかってしまう。
【００２６】
上述したように、画素内の配線や画素までの配線を太くして画素（画素電源）のインピーダンスを低下させれば、画素のリセット時など、画素を初期化する駆動を行なったときに画素電源がドロップしてしまう現象を緩和することができる。しかし、この場合、イメージセンサにおける配線面積（センサ面積）が増加し、コストが高くなってしまう。
【００２７】
そこで、本技術では、画素近傍に配置された周辺回路であって、画素のリセット等、画素の初期化時に動作していない周辺回路と、画素とを接続素子により接続し、画素の初期化時に接続素子をオンして、一時的に画素に電力が供給されるようにされる。すなわち、画素の初期化時に、画素電源により電源電圧が印加されるリセットトランジスタの端子（ドレイン）に対して、周辺回路からも同じ電圧が印加されるようにされる。
【００２８】
ここで周辺回路は、画素が選択されたときに負荷電流源となる負荷MOS回路や、カラム並列に配置され、画素から読み出された電気信号をアナログ信号からデジタル信号に変換するADC（Analog Digital Converter）、画素の駆動を制御するドライバなどとされる。つまり、周辺回路は、画素近傍に設けられ、画像の撮像に関する動作を行なう回路であればよい。
【００２９】
通常、イメージセンサでは、画素の初期化（リセット）が行なわれている期間において、画素に面する周辺回路は基本的にダイナミックに動作しない。すなわち、例えば画素に供給されるパルス信号（電圧信号）のオン，オフ等の動作は行われない。そのため、画素の初期化期間では、周辺回路と画素とを接続しても、周辺回路から画素へとノイズが伝播する等の悪影響が生じることはない。
【００３０】
また、本技術では、画素の初期化動作が終了すると接続素子がオフされ、画素内のリセットトランジスタと周辺回路とが電気的に切り離され、周辺回路で発生するノイズの画素への伝播が生じないようにされる。
【００３１】
これにより、本技術では、従来のイメージセンサの配線に加えて、周辺回路と画素とを接続する接続素子を設けるだけで、画素内の配線や画素近傍から画素までの配線の増加を抑制することができるとともに、画素のインピーダンスを低下させることができる。また、イメージセンサの面積増加の抑制により、イメージセンサのコストダウンを実現することができる。
【００３２】
［固体撮像素子の構成例］
次に、本技術を適用した固体撮像素子の具体的な実施の形態について説明する。
【００３３】
図２は、本技術を適用した固体撮像素子の一実施の形態の構成例を示す図である。
【００３４】
固体撮像素子１１は、例えばCMOS（Complementary Metal Oxide Semiconductor）型イメージセンサなどからなる。
【００３５】
固体撮像素子１１は、画素回路２１、ドライバ２２、接続素子２３、列信号処理部２４、および接続素子２５から構成される。
【００３６】
画素回路２１は、図中、横方向（水平方向）および縦方向（垂直方向）に並ぶ複数の画素からなり、各画素は被写体からの光を光電変換して電気信号を生成する。画素回路２１からは、各画素で得られた電気信号が出力される。
【００３７】
例えば画素回路２１を構成する各画素には、被写体からの光を受光するフォトダイオード等の光電変換素子、光電変換素子で得られた光電荷を蓄積する浮遊拡散領域、光電変換素子から浮遊拡散領域へと電荷を転送するための転送トランジスタなどが設けられている。
【００３８】
また、各画素には、浮遊拡散領域の電位変動を電気信号に変換する増幅トランジスタや、増幅トランジスタで読み出された電気信号を、垂直方向に並ぶ画素に接続された垂直信号線に出力するための選択トランジスタなどが設けられている。
【００３９】
さらに、各画素には、画素のリセット時など、画素初期化時に浮遊拡散領域から外部に蓄積電荷を排出するか、または浮遊拡散領域に外部から電荷を注入することで、浮遊拡散領域の電位をリセット電圧のレベルにセットするリセットトランジスタも設けられている。リセットトランジスタのドレインには、浮遊拡散領域における電荷の排出または注入を行なうために画素電源が接続されて、所定の電圧がかけられている。
【００４０】
なお、画素回路２１の各画素には、光電変換素子、浮遊拡散領域、転送トランジスタ、増幅トランジスタ、選択トランジスタ、およびリセットトランジスタが設けられると説明したが、各画素はどのような構成とされてもよい。すなわち、各画素には、少なくとも光電変換を行なう構成、光電変換で得られた電荷を電気信号として読み出す構成、および画素を初期化する構成が設けられていればよい。
【００４１】
ドライバ２２は、画素回路２１の各画素を構成する素子と図示せぬ信号線により接続されており、図示せぬ電源から電力の供給を受けて各画素の駆動を制御する。
【００４２】
例えば、ドライバ２２は、画素を構成する転送トランジスタ、選択トランジスタ、およびリセットトランジスタの各ゲートに電圧を印加することで、浮遊拡散領域への電荷の転送、画素信号を読み出す画素の選択、および画素（浮遊拡散領域）の初期化を制御する。
【００４３】
また、ドライバ２２は、複数の接続素子２３により画素回路２１の各画素と接続されている。各接続素子２３は、画素回路２１の画素と、ドライバ２２に接続された図示せぬ電源とを接続するスイッチからなり、印加された電圧に応じてスイッチをオン，オフさせることで画素に電源電圧を印加する。例えば接続素子２３の画素回路２１側の端子は、画素を構成するリセットトランジスタの画素電源が接続されている端子、具体的にはリセットトランジスタのドレインに接続されている。また、接続素子２３の画素回路２１側の端子は、増幅トランジスタのドレインにも接続されている。
【００４４】
列信号処理部２４は、画素回路２１に設けられた垂直信号線に接続されており、図示せぬ電源から電力供給を受けて各垂直信号線にバイアス電流を供給する。すなわち、列信号処理部２４には、各画素の負荷電流源となる負荷MOS回路が設けられている。
【００４５】
また、列信号処理部２４は、画素回路２１内の垂直信号線から読み出された電気信号に基づいて、相関二重サンプリングや、オートゲインコントロール処理、Ａ／Ｄ変換処理などを行って各画素の画素信号を生成する。このようにして得られた各画素の画素信号からなる信号が、被写体を撮像することで得られた画像の画像信号とされる。
【００４６】
さらに、列信号処理部２４は、複数の接続素子２５により画素回路２１の各画素と接続されている。各接続素子２５は、画素回路２１の画素と、列信号処理部２４に接続された図示せぬ電源とを接続するスイッチからなり、印加された電圧に応じてスイッチをオン，オフさせることで画素に電源電圧を印加する。
【００４７】
例えば接続素子２５の画素回路２１側の端子は、画素を構成するリセットトランジスタの画素電源が接続されている端子、すなわちリセットトランジスタのドレインに接続されている。また、接続素子２５の画素回路２１側の端子は、増幅トランジスタのドレインにも接続されている。
【００４８】
［固体撮像素子の動作の説明］
次に、固体撮像素子１１の動作について説明する。
【００４９】
固体撮像素子１１による画像の撮像が開始されると、まず、ドライバ２２により画素回路２１内のいくつかの画素について、画素を構成する選択トランジスタのゲートに選択パルス（電圧）が供給され、画素が選択された状態とされる。つまり、画素から電気信号が垂直信号線に出力される状態とされる。
【００５０】
このとき、画素回路２１の垂直信号線には、列信号処理部２４からバイアス電流が供給された状態とされている。また、この状態では、接続素子２３および接続素子２５のスイッチはオフされており、ドライバ２２および列信号処理部２４と、画素回路２１の画素内のリセットトランジスタのドレインとは電気的に接続されていない。
【００５１】
続いて、リセットパルスにより選択されている画素の初期化（リセット）が行なわれる。すなわち、ドライバ２２は、画素回路２１の選択されている画素を構成するリセットトランジスタのゲートにリセットパルス（電圧）を印加し、ゲートをオンする。
【００５２】
すると、浮遊拡散領域がリセットトランジスタを介して画素電源と電気的に接続されて、浮遊拡散領域、すなわち画素が初期化される。なお、画素の初期化時には、画素回路２１の選択された画素内の転送トランジスタはオフされ、光電変換素子から浮遊拡散領域に電荷が転送されないようにされる。
【００５３】
また、リセットトランジスタのゲートがオンされるとき、接続素子２３および接続素子２５に電圧が印加されてスイッチがオンされる。これにより、リセットトランジスタの画素電源が接続されている側の端子（ドレイン）と、ドライバ２２および列信号処理部２４とが、接続素子２３および接続素子２５により電気的に接続される。つまり、画素電源により所定の電圧がかけられているリセットトランジスタの端子に、同じ電圧がかけられているドライバ２２や列信号処理部２４等の周辺回路が電気的に接続される。
【００５４】
換言すれば、リセットトランジスタの画素電源側の端子と、ドライバ２２や列信号処理部２４に接続された電源とが電気的に接続される。ここで、リセットトランジスタに接続されている画素電源と、ドライバ２２や列信号処理部２４に接続されている電源とは、同じ正の電圧の電源とされる。
【００５５】
このように接続素子２３や接続素子２５を介して画素と電源とを一時的に接続することで、画素（画素電源）のインピーダンスを低減させることができ、画素の初期化により生じる電源ドロップを低減させることができる。
【００５６】
なお、画素の初期化（リセット）期間中には、例えばドライバ２２から画素内のリセットトランジスタのゲートにはリセットパルス（電圧）が供給されたり、列信号処理部２４により垂直信号線にバイアス電流が供給されたりしている。しかし、画素のリセット期間中には、ドライバ２２や列信号処理部２４によって、画素内の素子に供給される電圧（パルス）は一定であり、ゲートのオン，オフの切り替えなどのダイナミックな動作は行われない。したがって、画素のリセット期間中は、ドライバ２２や列信号処理部２４などの周辺回路は動作していないということができる。
【００５７】
画素がリセットされると、ドライバ２２は、選択されている画素を構成するリセットトランジスタのゲートをオフし、浮遊拡散領域が初期化されないようにする。
【００５８】
このとき、接続素子２３および接続素子２５のスイッチがオフされ、リセットトランジスタの画素電源側の端子と、ドライバ２２および列信号処理部２４とが電気的に切り離される。つまり、リセットトランジスタの画素電源側の端子と、ドライバ２２や列信号処理部２４に接続された電源とが電気的に分離される。
【００５９】
このように、画素の初期化後、リセットトランジスタの画素電源側の端子が、ドライバ２２や列信号処理部２４と切り離されるのは、画素の初期化後に固体撮像素子１１において画素信号の読み出し動作が行われるからである。
【００６０】
読み出し動作では、画素回路２１やその周辺のドライバ２２、列信号処理部２４などがダイナミックに動作する。そのため、接続素子２３や接続素子２５のスイッチをオンしたままとすると、ドライバ２２や列信号処理部２４の電源を通して画素にノイズが伝播してしまう。
【００６１】
そこで、固体撮像素子１１では、画素周辺が動作しない画素の初期化期間は、接続素子２３や接続素子２５のスイッチをオンして、ドライバ２２や列信号処理部２４に画素のインピーダンスを低下させる機能をもたせる。そして、画素周辺が動作するときには、接続素子２３や接続素子２５のスイッチをオフして、画素へのノイズの伝播を抑制する。
【００６２】
これにより、画素回路２１やその周辺の電源配線幅を細くして配線面積の増加、つまり固体撮像素子１１の面積の増加を抑制しつつ、画素（画素電源）のインピーダンスを低下させることができる。また、配線面積の増加の抑制により、イメージセンサ（固体撮像素子１１）の低コスト化も実現することができる。
【００６３】
画素の初期化が行なわれると、その後、画素からの画素信号の読み出しが行なわれる。なお、画素の初期化終了時において、選択トランジスタのゲートはオンされ、転送トランジスタとリセットトランジスタのゲートはオフされた状態となっている。また、接続素子２３および接続素子２５のスイッチはオフされている。
【００６４】
このような状態において、列信号処理部２４は、垂直信号線の電圧をリセットレベルとして読み出す。
【００６５】
そして、ドライバ２２は、画素回路２１の選択された画素を構成する転送トランジスタのゲートに転送パルス（電圧）を印加し、これまでの期間で光電変換素子に蓄積された電荷を浮遊拡散領域に転送させた後、転送トランジスタのゲートをオフする。つまり、転送トランジスタのゲートに転送パルスが印加されない状態とされる。
【００６６】
浮遊拡散領域への電荷の転送により、浮遊拡散領域の電位が変動するので、列信号処理部２４は、垂直信号線の電圧を信号レベルとして読み出す。さらにドライバ２２は、選択していた画素の選択トランジスタのゲートをオフし、画素を垂直信号線から切り離す。
【００６７】
また、列信号処理部２４は、読み出したリセットレベルと信号レベルの差を画素信号の値として出力する。このとき、必要に応じてＡ／Ｄ変換処理やオートゲインコントロール処理が行われる。その後、固体撮像素子１１は、選択される画素を変化させながら、必要回数だけ上述の処理を繰り返し行い、撮像処理は終了する。
【００６８】
以上のようにして、固体撮像素子１１は画像を撮像し、各画素の画素信号からなる画像信号を出力する。
【００６９】
固体撮像素子１１では、画素の初期化時にドライバ２２や列信号処理部２４の電源と、選択されている画素とを接続して画素のインピーダンスを低下させることで、例えば図３に示すように、画素の初期化時に生じる電源ドロップを低減させることができる。
【００７０】
なお、図３において、横方向は時間を示しており、縦方向は電圧を示している。また、図中、横方向における矢印ＲＴ２１の位置は、画素を初期化（リセット）した時刻を示している。
【００７１】
図３では、曲線Ｃ２１は、画素の初期化時にドライバ２２や列信号処理部２４の電源と、選択されている画素とを接続しなかった場合における各時刻の画素電源、つまり画素内のリセットトランジスタの電源側端子の電圧を示している。これに対して、曲線Ｃ２２は、画素の初期化時にドライバ２２や列信号処理部２４の電源と、選択されている画素とを接続した場合における各時刻の画素電源の電圧を示している。
【００７２】
また、曲線Ｃ２３は、画素回路２１の近傍に配置された周辺回路、例えばドライバ２２または列信号処理部２４の各時刻の電圧を示しており、折れ線Ｃ２４は、接続素子２３および接続素子２５に供給される電圧信号（パルス）を示している。
【００７３】
ここで、折れ線Ｃ２４で示される電圧信号の電圧は、上に凸の期間において、接続素子２３および接続素子２５を構成するスイッチがオンされる電圧となり、他の期間では各スイッチがオフされる電圧となる。この例では、画素の初期化直前に、接続素子２３と接続素子２５を構成するスイッチがオンされている。
【００７４】
図３の例では、画素の初期化時にドライバ２２や列信号処理部２４の電源と、選択されている画素とを接続しないと、曲線Ｃ２１に示すように画素電源の電圧は、画素の初期化のタイミングで大きく低下し、その電圧が回復するまで時間がかかってしまう。
【００７５】
これに対して、折れ線Ｃ２４に示す電圧信号を接続素子２３および接続素子２５に供給し、画素初期化時にドライバ２２や列信号処理部２４の電源と、選択されている画素とが接続された状態とすると、画素電源の電圧は、曲線Ｃ２２に示すように変化する。
【００７６】
すなわち、曲線Ｃ２２に示す画素電源の電圧は、画素の初期化時にわずかに低下するが、その低下量は曲線Ｃ２１に示す場合と比べると大幅に小さくなっており、電源ドロップもすぐに回復している。
【００７７】
また、この場合、ドライバ２２や列信号処理部２４の電源が、画素と接続されるので、ドライバ２２や列信号処理部２４等の周辺回路の電圧も、曲線Ｃ２３に示すように画素初期化時にはわずかに低下し、その後、瞬時に回復している。
【００７８】
曲線Ｃ２２や曲線Ｃ２３から分かるように、固体撮像素子１１では、画素の初期化時にわずかに電源ドロップが生じるが、この電源ドロップはすぐに回復するため、固体撮像素子１１を高速に動作させることが可能となる。
【００７９】
また、曲線Ｃ２３に示す周辺回路の電圧は、画素の初期化後、すなわち矢印Ｄ１１に示す時刻以降においては、画素からの信号の読み出し等の動作のため、周辺回路の動作、例えば画素内の素子への電圧の供給動作に応じてわずかな振幅で上下に変化している。矢印Ｄ１１に示される時刻以降においては、接続素子２３および接続素子２５を構成するスイッチはオフとされているため、周辺回路から画素へとノイズが伝播されてしまうようなこともない。
【００８０】
なお、以上においては、画素の初期化期間中、継続してドライバ２２や列信号処理部２４の電源と、選択されている画素とを接続すると説明したが、これらの電源と画素とは、初期化期間の少なくとも一部の期間、接続されていればよい。特に、リセットトランジスタのゲートがオンされたとき、つまり画素のリセットが開始されたときに、ドライバ２２や列信号処理部２４の電源と、選択されている画素とが接続されていれば、その接続終了時刻は、初期化終了前でも後でもよい。
【００８１】
また、ドライバ２２の電源と画素とが接続される期間、および列信号処理部２４の電源と画素とが接続される期間は、同じであってもよいし、異なるようにしてもよい。
【００８２】
〈第２の実施の形態〉
［固体撮像素子の構成例］
ところで、周辺回路に供給される電源電圧と、画素電源の電圧とに差異がある場合もある。そのような場合には、画素や周辺回路が誤動作を起こさないという条件下で、周辺回路を介して画素に印加される電圧と画素電源の電圧とが一時的に合わせられて、周辺回路と画素が接続されるようにすればよい。
【００８３】
そのような場合、固体撮像素子は、例えば図４に示すように構成される。なお、図４において、図２における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００８４】
図４に示す固体撮像素子５１は、画素回路２１、ドライバ２２、接続素子２３、列信号処理部２４、接続素子２５、電源制御回路６１、接続素子６２、接続素子６３、接続素子６４、および接続素子６５から構成される。すなわち、固体撮像素子５１は、図２の固体撮像素子１１に、さらに電源制御回路６１、および接続素子６２乃至接続素子６５が設けられた構成とされている。
【００８５】
この例では、画素回路２１を構成する各画素のリセットトランジスタのドレインに供給される画素電源の電圧ＶＤＤpixと、ドライバ２２や列信号処理部２４による画素回路２１の駆動に用いられる電源の電圧ＶＤＤperiとが異なる大きさとなっている。
【００８６】
電圧ＶＤＤpixと電圧ＶＤＤperiとが異なるので、電圧ＶＤＤpixの値が、例えば画素や周辺回路が誤動作を起こさない範囲で定められるか、または画素や周辺回路が誤動作を起こさないように設計される。
【００８７】
電源制御回路６１は、図示せぬ電源からドライバ２２や列信号処理部２４への電力供給を制御する回路であり、必要に応じて異なる電圧でドライバ２２や列信号処理部２４に電力を供給する。
【００８８】
電源制御回路６１とドライバ２２とは、スイッチなどからなる接続素子６２と接続素子６３により接続されている。
【００８９】
接続素子６２および接続素子６３は、スイッチなどからなり、印加された電圧に応じてスイッチをオン，オフさせることでドライバ２２に電力を供給する。
【００９０】
例えば、画素の初期化時には、接続素子６２のスイッチがオンされ、接続素子６３のスイッチはオフされる。これにより、画素の初期化時には、電源制御回路６１からドライバ２２に、画素電源の電圧ＶＤＤpixと同じ電圧で電力が供給される。
【００９１】
また、画素の初期化時以外の期間においては、接続素子６２のスイッチはオフされ、接続素子６３のスイッチがオンされて、電源制御回路６１からドライバ２２には、電圧ＶＤＤperiで電力が供給される。
【００９２】
ドライバ２２における場合と同様に、電源制御回路６１と列信号処理部２４とは、スイッチなどからなる接続素子６４と接続素子６５により接続されている。接続素子６４および接続素子６５は、スイッチなどからなり、印加された電圧に応じてスイッチをオン，オフさせることで列信号処理部２４に電力を供給する。
【００９３】
例えば、画素の初期化時には、接続素子６４のスイッチがオンされ、接続素子６５のスイッチはオフされる。これにより、画素の初期化時には、電源制御回路６１から列信号処理部２４に、画素電源の電圧ＶＤＤpixと同じ電圧で電力が供給される。
【００９４】
また、画素の初期化時以外の期間においては、接続素子６４のスイッチはオフされ、接続素子６５のスイッチがオンされて、電源制御回路６１から列信号処理部２４には、電圧ＶＤＤperiで電力が供給される。
【００９５】
例えば、固体撮像素子５１では、接続素子６２および接続素子６４は、接続素子２３と接続素子２５がオンされるタイミングでオンされ、接続素子２３と接続素子２５がオフされるタイミングでオフされるように制御される。逆に、接続素子６３および接続素子６５は、接続素子２３と接続素子２５がオンされるタイミングでオフされ、接続素子２３と接続素子２５がオフされるタイミングでオンされるように制御される。
【００９６】
［固体撮像素子の動作の説明］
このような固体撮像素子５１は、基本的に図２の固体撮像素子１１と同じ動作をする。但し、画素の初期化時と、画素の初期化時以外の期間とで、電源制御回路６１からドライバ２２および列信号処理部２４に供給される電力の電圧の切り替えが行なわれる。
【００９７】
すなわち、画素の初期化前においては、接続素子６２および接続素子６４のスイッチはオフされ、接続素子６３および接続素子６５のスイッチがオンされている。
【００９８】
したがって、ドライバ２２および列信号処理部２４には、電圧ＶＤＤperiの電力が電源制御回路６１から供給され、ドライバ２２および列信号処理部２４は、供給された電力に基づいて画素回路２１を駆動する。例えば、ドライバ２２は、画素回路２１を構成するいくつかの画素について、画素を構成する選択トランジスタのゲートに電圧ＶＤＤperiの選択パルスを印加する。
【００９９】
なお、この状態では、接続素子２３および接続素子２５のスイッチはオフされている。
【０１００】
そして、画素の初期化時、より詳細には画素の初期化が行なわれる直前に、接続素子６２および接続素子６４のスイッチがオンされ、接続素子６３および接続素子６５のスイッチがオフされる。これにより、ドライバ２２および列信号処理部２４には、電圧ＶＤＤpixの電力が電源制御回路６１から供給されるようになる。
【０１０１】
同時に、接続素子２３および接続素子２５のスイッチがオンされる。これにより、リセットトランジスタの画素電源が接続されている側の端子と、ドライバ２２および列信号処理部２４とが、接続素子２３および接続素子２５により電気的に接続される。つまり、リセットトランジスタの画素電源側の端子に、ドライバ２２や列信号処理部２４に接続された電源制御回路６１から電圧ＶＤＤpixが印加される。
【０１０２】
また、画素初期化のタイミングとなると、ドライバ２２は、画素回路２１の選択されている画素を構成するリセットトランジスタのゲートにリセットパルス（電圧）を印加し、ゲートをオンすることで、画素を初期化する。このときリセットトランジスタのゲートに印加される電圧はＶＤＤpixである。
【０１０３】
このように接続素子２３や接続素子２５を介して画素と電源とを一時的に接続することで、画素のインピーダンスを低減させることができ、画素の初期化により生じる電源ドロップを低減させることができる。
【０１０４】
選択されている画素を構成するリセットトランジスタのゲートをドライバ２２によりオフすることで画素の初期化が終了する。
【０１０５】
このとき、接続素子２３および接続素子２５のスイッチがオフされ、リセットトランジスタの画素電源側の端子と、ドライバ２２および列信号処理部２４とが電気的に切り離される。同時に、接続素子６２および接続素子６４のスイッチがオフされ、接続素子６３および接続素子６５のスイッチがオンされる。これにより、ドライバ２２および列信号処理部２４には、電圧ＶＤＤperiの電力が電源制御回路６１から供給されるようになる。
【０１０６】
画素の初期化が終了し、画素回路２１の選択されている画素と、ドライバ２２および列信号処理部２４の電源とが切り離されると、その後、選択されている画素からの画素信号の読み出し動作が行われる。
【０１０７】
このとき、ドライバ２２や列信号処理部２４は、電源制御回路６１から供給された電圧ＶＤＤperiの電力により、画素回路２１を駆動させる。例えば、ドライバ２２は、画素を構成する転送トランジスタのゲートに電圧ＶＤＤperiの転送パルスを供給するなどして、画素信号の読み出し動作を行う。
【０１０８】
以上のようにして、固体撮像素子５１は画素の初期化期間と、そうでない期間とで電源制御回路６１からドライバ２２および列信号処理部２４に供給される電力の電圧を切り替える。画素の初期化期間においては、ドライバ２２や、画素回路２１の画素を構成するリセットトランジスタ等の素子には、本来印加されるべき電圧ＶＤＤperiとは異なる電圧ＶＤＤpixが印加される。そのため、ドライバ２２や列信号処理部２４などの周辺回路と、画素回路２１が電圧ＶＤＤpixで誤動作したり、破壊されたりしないことが前提となる。
【０１０９】
以上の動作により、固体撮像素子５１では、画素の初期化時にドライバ２２や列信号処理部２４の電源と、選択されている画素とを電気的に接続し、画素のインピーダンスを低下させることができる。これにより、例えば図５に示すように、画素の初期化時に生じる電源ドロップを低減させることができる。
【０１１０】
なお、図５において、横方向は時間を示しており、縦方向は電圧を示している。また、図中、横方向における矢印ＲＴ３１の位置は、画素を初期化した時刻を示している。
【０１１１】
図５では、曲線Ｃ３１は、画素の初期化時にドライバ２２や列信号処理部２４の電源と、選択されている画素とを接続した場合における、各時刻の画素電源の電圧を示している。また、曲線Ｃ３２は、画素回路２１の近傍に配置された周辺回路、例えばドライバ２２または列信号処理部２４の各時刻の電圧を示している。
【０１１２】
さらに、折れ線Ｃ３３は、接続素子２３、接続素子２５、接続素子６２、および接続素子６４に供給される電圧信号（パルス）を示している。ここで、折れ線Ｃ３３で示される電圧信号の電圧は、上に凸の期間において、接続素子２３、接続素子２５、接続素子６２、および接続素子６４を構成するスイッチがオンされる電圧となり、他の期間では各スイッチがオフされる電圧となる。
【０１１３】
図５の例では、折れ線Ｃ３３に示す電圧信号を接続素子２３、接続素子２５、接続素子６２、および接続素子６４に供給し、画素初期化時にドライバ２２や列信号処理部２４の電源と、選択されている画素とが接続された状態とされる。すると、画素電源の電圧は、曲線Ｃ３１に示すように変化する。
【０１１４】
すなわち、曲線Ｃ３１に示す画素電源の電圧は、画素の初期化時にわずかに低下するが、その低下量はわずかであり、電源ドロップもすぐに回復している。
【０１１５】
また、この場合、ドライバ２２や列信号処理部２４の電源が画素と接続されるので、ドライバ２２や列信号処理部２４等の周辺回路の電圧も、曲線Ｃ３２に示すように画素リセット時にはわずかに低下するが、その後、瞬時に回復している。
【０１１６】
曲線Ｃ３１や曲線Ｃ３２から分かるように、固体撮像素子５１では、画素のリセット時にわずかに電源ドロップが生じるが、この電源ドロップはすぐに回復するため、固体撮像素子５１を高速に動作させることが可能となる。
【０１１７】
また、曲線Ｃ３２に示す周辺回路の電圧は、基本的に画素の初期化期間、より詳細には接続素子６２および接続素子６４のスイッチがオンされている期間はＶＤＤpixとなり、他の期間ではＶＤＤperiとなっている。
【０１１８】
さらに、曲線Ｃ３２に示す周辺回路の電圧は、画素の初期化後、すなわち矢印Ｄ２１に示す時刻以降においては、画素からの信号の読み出し等の動作のため、周辺回路の動作に応じてわずかな振幅で上下に変化している。しかし、矢印Ｄ２１に示される時刻以降においては、接続素子２３および接続素子２５を構成するスイッチはオフとされているため、周辺回路から画素へとノイズが伝播されてしまうようなことはない。
【０１１９】
以上のように、本技術によれば、画素の初期化時に画素と周辺回路の電源とを電気的に接続し、周辺回路がダイナミックに動作する期間では、画素と周辺回路の電源とを切り離すことで、イメージセンサの面積増加を抑制しつつ、画素のインピーダンスを低下させることができる。
【０１２０】
なお、以上においては、周辺回路として、列信号処理部２４とドライバ２２を例に説明したが、周辺回路は、画素回路２１近傍にあり、画素初期化時にダイナミックに動作しないものであれば、どのようなものであってもよい。例えば相関二重サンプリング処理を行なう回路や、Ａ／Ｄ変換処理を行なう回路が周辺回路とされてもよい。
【０１２１】
また、以上では、周辺回路の電源と画素電源とを接続する場合、つまり電源配線の例について説明したが、本技術は、電源配線に限らずＧＮＤ配線（グランド配線）や負バイアスの配線であっても同様に適用可能である。すなわち、画素を初期化するために所定の電圧がかけられている画素内の素子に、同じ電圧がかけられている周辺回路が電気的に接続されればよい。
【０１２２】
ここで、所定の電圧は正の電圧、負の電圧、零（０Ｖ）の何れであってもよい。例えば、画素を構成するリセットトランジスタがＰチャンネルのＭＯＳトランジスタである場合などには、リセットトランジスタのグランドと、周辺回路のグランドとが画素の初期化期間だけ接続される。
【０１２３】
［撮像装置の構成例］
さらに、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１２４】
図６は、本技術を適用した電子機器としての、撮像装置の構成例を示す図である。
【０１２５】
図６の撮像装置９１は、レンズ群などからなる光学部１０１、固体撮像素子（撮像デバイス）１０２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路１０３を備える。また、撮像装置９１は、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７、および電源部１０８も備える。ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７および電源部１０８は、バスライン１０９を介して相互に接続されている。
【０１２６】
光学部１０１は、被写体からの入射光（像光）を取り込んで固体撮像素子１０２の撮像面上に結像する。固体撮像素子１０２は、光学部１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子１０２は、上述した固体撮像素子１１や固体撮像素子５１に対応する。
【０１２７】
表示部１０５は、例えば、液晶パネルや有機ＥＬ(electro luminescence)パネル等のパネル型表示装置からなり、固体撮像素子１０２で撮像された動画像または静止画像を表示する。記録部１０６は、固体撮像素子１０２で撮像された動画像または静止画像を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【０１２８】
操作部１０７は、ユーザによる操作に応じて、撮像装置９１が持つ様々な機能について操作指令を発する。電源部１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６および操作部１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１２９】
また、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はＣＭＯＳイメージセンサへの適用に限られるものではなく、固体撮像素子全般に対して適用可能である。
【０１３０】
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子に対して適用可能である。
【０１３１】
さらに、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１３２】
さらに、本技術は、以下の構成とすることも可能である。
【０１３３】
［１］
複数の画素からなり、被写体を撮像する画素回路と、
前記画素回路近傍に設けられ、撮像に関する動作を行なう周辺回路と、
前記画素の初期化時において、前記画素を初期化するために所定電圧がかけられた前記画素内の素子と、前記所定電圧の前記周辺回路とを電気的に接続する接続素子と
を備える固体撮像素子。
［２］
前記接続素子は、前記周辺回路が前記画素の初期化とは異なる、撮像に関する動作を行っているとき、前記素子と前記周辺回路とを電気的に切り離す
［１］に記載の固体撮像素子。
［３］
前記所定電圧は正の電圧である
［１］または［２］に記載の固体撮像素子。
［４］
前記周辺回路は、前記所定電圧の電力を供給する電源に接続され、
前記接続素子は、前記画素の初期化時に前記素子と前記周辺回路とを接続することで、前記素子と前記電源とを一時的に接続する
［３］に記載の固体撮像素子。
［５］
前記画素の初期化時において、前記周辺回路に前記所定電圧で電力を供給し、前記周辺回路が前記画素の初期化とは異なる、撮像に関する動作を行っている場合、前記周辺回路に前記所定電圧とは異なる電圧で電力を供給する電源制御部をさらに備える
［３］に記載の固体撮像素子。
［６］
前記所定電圧は負の電圧または零である
［１］または［２］に記載の固体撮像素子。
【符号の説明】
【０１３４】
１１  固体撮像素子，  ２１  画素回路，  ２２  ドライバ，  ２３  接続素子，  ２４  列信号処理部，  ２５  接続素子，  ５１  固体撮像素子，  ６１  電源制御回路
【図１】
2013243516.tif 000003
【図２】
2013243516.tif 000004
【図３】
2013243516.tif 000005
【図４】
2013243516.tif 000006
【図５】
2013243516.tif 000007
【図６】
2013243516.tif 000008