(57)【要約】【課題】ノーマリーオフ特性を具現すると共にゲートリーク電流を抑制する窒化物半導体素子及びその製造方法を提供する。【解決手段】第１の窒化物層３１とその材料より広いエネルギバンドギャップを有する材料を含む第２の窒化物層３３とが異種接合され、接合界面寄りに２次元電子ガス（２ＤＥＧ）チャネルが形成された窒化物半導体層３０と、その上にオミック接触されたソース電極５０と、これから離間して窒化物半導体３０層上にオミック接触されたドレイン電極６０と、ソース電極５０とドレイン電極６０との間の窒化物半導体層３０上に、これらから離間して形成されたＰ型窒化物層４０と、この上に形成されたＮ型窒化物層１４０と、ソース側の側壁が、Ｐ型窒化物層４０及びＮ型窒化物層１４０のソース側の側壁と整列するようにＮ型窒化物層１４０上に接触させたゲート電極７０とを含む。 【選択図】図１
2013080894.tif 000002
【特許請求の範囲】
【請求項１】
第１の窒化物層と該第１の窒化物層の材料より広いエネルギバンドギャップを有する材料を含む第２の窒化物層とが異種接合され、接合界面寄りに２次元電子ガス（２ＤＥＧ）チャネルが形成された窒化物半導体層と、
この窒化物半導体層上にオミック接触されるソース電極と、
このソース電極から離間して前記窒化物半導体層上にオミック接触されるドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記窒化物半導体層上に、前記ソース電極及び前記ドレイン電極の各々から離間して形成されたＰ型窒化物層と、
このＰ型窒化物層上に形成されたＮ型窒化物層と、
前記ソース電極と前記ドレイン電極との間で前記ソース電極に近く形成され、ソース側の側壁が、前記Ｐ型窒化物層及び前記Ｎ型窒化物層のソース側の側壁と整列すれるように前記Ｎ型窒化物層上に接触されるゲート電極と
を含む窒化物半導体素子。
【請求項２】
前記ゲート電極は、前記Ｎ型窒化物層上にオミック接触される請求項１に記載の窒化物半導体素子。
【請求項３】
前記ソース電極、前記ドレイン電極及び前記ゲート電極は、同一金属材料から成る請求項２に記載の窒化物半導体素子。
【請求項４】
前記Ｐ型窒化物層は、前記ゲート電極のドレイン側の側壁の範囲を超えてドレイン側に延在する請求項１に記載の窒化物半導体素子。
【請求項５】
前記ゲート電極のソース側の側壁は、前記Ｐ型窒化物層及び前記Ｎ型窒化物層のソース側の側壁と一致するように整列するか、または前記Ｐ型窒化物層及び前記Ｎ型窒化物層のソース側の側壁にまで至らないように整列する請求項１に記載の窒化物半導体素子。
【請求項６】
前記Ｐ型窒化物層は、前記第１の窒化物層の材料がＰ型でドープされた材料から成り、
前記Ｎ型窒化物層は、前記第１の窒化物層の材料がＮ型でドープされた材料から成る請求項１に記載の窒化物半導体素子。
【請求項７】
前記第１の窒化物層の材料はＧａＮで、
前記第２の窒化物層の材料はＡｌＧａＮである請求項１に記載の窒化物半導体素子。
【請求項８】
前記Ｐ型窒化物層は、ｐ−ＧａＮから成り、
前記Ｎ型窒化物層は、ｎ−ＧａＮから成る請求項７に記載の窒化物半導体素子。
【請求項９】
前記窒化物半導体層は、基板上に形成されたバッファ層上に形成される請求項１に記載の窒化物半導体素子。
【請求項１０】
第１の窒化物層と、該第１の窒化物層の材料より広いエネルギバンドギャップを有する材料を含む第２の窒化物層とを異種接合させ、接合界面寄りに２次元電子ガス（２ＤＥＧ）チャネルが形成される異種接合窒化物半導体層を形成するステップと、
前記窒化物半導体層上の一部領域にＰ型窒化物層を形成するステップと、
前記Ｐ型窒化物層上にＮ型窒化物層を形成するステップと、
ソース電極、ドレイン電極及びゲート電極を形成し、前記ソース電極及び前記ドレイン電極は、前記窒化物半導体層上で前記Ｐ型窒化物層及び前記Ｎ型窒化物層を介して対向するようにオミック接触させて形成し、前記ゲート電極は、前記ソース電極に近く配設され、ソース側の側壁が前記Ｐ型窒化物層及び前記Ｎ型窒化物層のソース側の側壁と整列するように前記Ｎ型窒化物層上に接触させるステップと
を含む窒化物半導体素子の製造方法。
【請求項１１】
前記ゲート電極は、前記Ｎ型窒化物層上にオミック接触される請求項１０に記載の窒化物半導体素子の製造方法。
【請求項１２】
前記ソース電極、前記ドレイン電極及び前記ゲート電極は、同一金属材料から成る請求項１１に記載の窒化物半導体素子の製造方法。
【請求項１３】
前記ゲート電極のドレイン側の側壁が前記Ｐ型窒化物層のドレイン側の側壁に至らないように、前記ゲート電極を形成する請求項１０に記載の窒化物半導体素子の製造方法。
【請求項１４】
前記ゲート電極のソース側の側壁が、前記Ｐ型窒化物層及び前記Ｎ型窒化物層のソース側の側壁と一致して整列するように、または前記Ｐ型窒化物層及び前記Ｎ型窒化物層のソース側の側壁にまで至らないように整列するように、前記ゲート電極を形成する請求項１０に記載の窒化物半導体素子の製造方法。
【請求項１５】
前記第１の窒化物層の材料がＰ型でドープされた材料を前記窒化物半導体層上に成長させて前記Ｐ型窒化物層を形成し、
前記第１の窒化物層の材料がＮ型でドープされた材料を、前記Ｐ型窒化物層に成長させて前記Ｎ型窒化物層を形成する請求項１０に記載の窒化物半導体素子の製造方法。
【請求項１６】
前記第１の窒化物層の材料はＧａＮで、
前記第２の窒化物層の材料はＡｌＧａＮである請求項１０に記載の窒化物半導体素子の製造方法。
【請求項１７】
前記窒化物半導体層上にｐ−ＧａＮを成長させて前記Ｐ型窒化物層を形成し、
前記Ｐ型窒化物層上にｎ−ＧａＮを成長させて前記Ｎ型窒化物層を形成する請求項１６に記載の窒化物半導体素子の製造方法。
【請求項１８】
前記窒化物半導体層を形成するステップにて、前記基板上に形成された前記バッファ層上に前記第１及び第２の窒化物層をエピタキシャル成長させて前記窒化物半導体層を形成する請求項１０に記載の窒化物半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体素子及びその製造方法に関し、特に、Ｐ／Ｎ型窒化物層のゲート電極が設けられた窒化物半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
グリーンエネルギ政策などに伴って、電力消費の節減への関心が増加している。このため、電力変換効率の上昇は必須な要素である。電力変換において、パワースイッチング素子の効率が全体電力変換の効率を左右する。
【０００３】
現在、通常利用される電力素子は、シリコンを用いるパワーＭＯＳＦＥＴやＩＧＢＴが大部分であるが、シリコンの材料的な限界によって素子の効率増加に限界がある。これを解決するために、窒化ガリウム（Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ：ＧａＮ）のような窒化物半導体を用いるトランジスタを製作し、変換効率を高めようとする試みが進められている。
【０００４】
しかし、ＧａＮを用いるＨＥＭＴ構造のトランジスタは、ゲート電圧が０Ｖ（ｎｏｒｍａｌ状態）の場合、ドレインとソースとの間の抵抗が低く、電流が流れるような「オン」状態になり、電流及びパワーの消耗が発生する。このようなノーマリーオン（ｎｏｒｍａｌｌｙ−ＯＮ）構造では、ノーマリーオン状態をオフ状態にするためには、ゲートに陰の電圧（例えば、−５Ｖ程度）を加えなければならないという短所がある。
【０００５】
これを解決するために、ＡｌＧａＮ／ＧａＮ  ＨＥＭＴ構造上にＰ型ＧａＮを用いるゲート電極構造を採用し、ノーマリーオフ（ｎｏｒｍａｌｌｙ−ＯＦＦ）構造を作る技術が開発されている。例えば、特許文献１では、ＡｌＧａＮ／ＧａＮ構造上にｐ−ＧａＮまたはｐ−ＡｌＧａＮゲートを適用してインヘンスドモード（Ｅｎｈａｎｃｅｄ  ｍｏｄｅ）及びホールインジェクション（ｈｏｌｅ  ｉｎｊｅｃｔｉｏｎ）による高電流素子を具現することが示されている。また、特許文献２では、ＡｌＧａＮ／ＡｌＮ／ＧａＮ構造上にｐ−ＧａＮゲートを適用し、インヘンスドモードＧａＮ  ＨＥＭＴを具現することが示されている。すなわち、これらの特許文献１及び２は、ゲート電極にＰ型ＧａＮまたはＰ型ＡｌＧａＮを形成し、ゲート下端の２ＤＥＧを空乏（ｄｅｐｌｅｔｉｏｎ）させてノーマリーオフを具現したＧａＮ  ＨＦＥＴである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−０３８１７５号公報
【特許文献２】特開２０１１−１１９３０４号公報
【特許文献３】米国特許第７７２８３５６号明細書
【特許文献４】米国特許第７８１６７０７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、従来のＰ型ＧａＮを用いるゲート電極構造では、ゲート端のＰ型ＧａＮと２ＤＥＧチャネル領域からなるＰＮ接合の低いビルトイン（ｂｕｉｌｔ−ｉｎ）電圧のため、ターンオン動作時、ゲート端のリーク電流が大きくなるか、またはゲート電圧の掃引範囲（ｇａｔｅ  ｖｏｌｔａｇｅ  ｓｗｅｅｐ  ｒａｎｇｅ）がビルトイン電圧より小さく制限されるという短所がある。
【０００８】
本発明は上記の問題点に鑑みて成されたものであって、Ｐ／Ｎ型の窒化物半導体をゲート電極として用いて、ノーマリーオフ特性を具現すると共にゲートリーク電流を抑制することができる、窒化物半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を解決するために、本発明の第１の実施形態によれば、第１の窒化物層と該第１の窒化物層の材料より広いエネルギバンドギャップを有する材料を含む第２の窒化物層とが異種接合され、接合界面寄りに２次元電子ガス（２ＤＥＧ）チャネルが形成された窒化物半導体層と、この窒化物半導体層上にオミック接触するソース電極と、このソース電極から離間して窒化物半導体層上にオミック接触するドレイン電極と、前記ソース電極と前記ドレイン電極との間の窒化物半導体層上にソース電極及びドレイン電極の各々から離間して形成されたＰ型窒化物層と、このＰ型窒化物層上に形成されたＮ型窒化物層と、前記ソース電極と前記ドレイン電極との間で該ソース電極近くに形成され、ソース側の側壁が、Ｐ型及びＮ型窒化物層のソース側の側壁と整列するようにＮ型窒化物層上に接触するゲート電極と、を含む窒化物半導体素子が提供される。
【００１０】
本発明の一実施形態によれば、前記ゲート電極は、Ｎ型窒化物層上にオミック接触される。一実施形態によれば、ソース電極、ドレイン電極及びゲート電極は、同一金属材料からなる。
【００１１】
また、一実施形態によれば、Ｐ型窒化物層は、ゲート電極のドレイン側の側壁の範囲を超えてドレイン側に延在する。
【００１２】
また、本発明の一実施形態によれば、ゲート電極のソース側の側壁は、Ｐ型及びＮ型窒化物層のソース側の側壁と一致するように整列されるか、またはＰ型及びＮ型窒化物層のソース側の側壁にまで至らないように整列される。
【００１３】
また、一実施形態によれば、Ｐ型窒化物層は、第１の窒化物層の材料がＰ型でドープされた材料から成り、Ｎ型窒化物層は、第１の窒化物層の材料がＮ型でドープされた材料からなる。
【００１４】
また、一実施形態によれば、第１の窒化物層の材料はＧａＮで、第２の窒化物層の材料は、ＡｌＧａＮである。一実施形態によれば、Ｐ型窒化物層は、ｐ−ＧａＮから成り、Ｎ型窒化物層は、ｎ−ＧａＮからなる。
【００１５】
また、本発明の一実施形態によれば、窒化物半導体層は、基板上に形成されたバッファ層上に形成される。
【００１６】
また、上記目的を解決するために、本発明の第２の実施形態によれば、第１の窒化物層と該第１の窒化物層の材料より広いエネルギバンドギャップを有する材料を含む第２の窒化物層とを異種接合させ、接合界面寄りに２次元電子ガス（２ＤＥＧ）チャネルが形成される異種接合窒化物半導体層を形成するステップと、窒化物半導体層上の一部領域にＰ型窒化物層を形成するステップと、該Ｐ型窒化物層上にＮ型窒化物層を形成するステップと、ソース電極、ドレイン電極及びゲート電極を形成し、該ソース電極及びドレイン電極は、窒化物半導体層上でＰ型及びＮ型窒化物層を介して対向するようにオミック接触させて形成し、前記ゲート電極は、前記ソース電極近くに配設され、ソース側の側壁が、Ｐ型及びＮ型窒化物層のソース側の側壁と整列するようにＮ型窒化物層上に接触させるステップと、を含む窒化物半導体素子の製造方法が提供される。
【００１７】
本発明の一実施形態によれば、前記ゲート電極は、Ｎ型窒化物層上にオミック接触する。一実施形態によれば、ソース電極、ドレイン電極及びゲート電極は、同一金属材料からなる。
【００１８】
一実施形態によれば、前記ゲート電極のドレイン側の側壁は、Ｐ型窒化物層のドレイン側の側壁にまで至らないようにゲート電極が形成される。
【００１９】
また、本発明の一実施形態によれば、前記ゲート電極のソース側の側壁は、Ｐ型及びＮ型窒化物層のソース側の側壁と一致して整列するように、またはＰ型及びＮ型窒化物層のソース側の側壁にまで至らないで整列するようにゲート電極が形成される。
【００２０】
また一実施形態によれば、第１の窒化物層の材料がＰ型でドープされた材料を窒化物半導体層上に成長させてＰ型窒化物層を形成し、第１の窒化物層の材料がＮ型でドープされた材料をＰ型窒化物層に成長させてＮ型窒化物層を形成する。
【００２１】
また、一実施形態によれば、第１の窒化物層の材料はＧａＮであり、第２の窒化物層の材料はＡｌＧａＮである。一実施形態によれば、窒化物半導体層上にｐ−ＧａＮを成長させてＰ型窒化物層を形成し、該Ｐ型窒化物層上にｎ−ＧａＮを成長させてＮ型窒化物層を形成する。
【００２２】
また、本発明の一実施形態によれば、前記窒化物半導体層を形成するステップにおいて、基板上に形成されたバッファ層上に、第１及び第２の窒化物層をエピタキシャル成長させて窒化物半導体層を形成する。
【発明の効果】
【００２３】
本発明によれば、Ｐ／Ｎ型の窒化物半導体をゲート電極として用いて、ノーマリーオフ特性を具現すると共に、ゲートリーク電流を抑制することができるという効果が奏される。また、本発明によれば、Ｐ型／Ｎ型窒化物層のゲート電極が設けられたノーマリーオフ型ＦＥＴは、従来方式に比べてゲートリーク電流が少なく、かつ、ゲート掃引電圧が高く、ターンオン電流を増加させるという効果が奏される。
【００２４】
また、本発明によれば、ソース／ドレイン／ゲート端に同じ金属材料で電極を形成することができ、製造工程を簡素化できる効果がある。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態による窒化物半導体素子の概略的な断面図である。
【図２ａ】図１の窒化物半導体素子の製造方法を概略的に示す断面図である。
【図２ｂ】図１の窒化物半導体素子の製造方法を概略的に示す断面図である。
【図２ｃ】図１の窒化物半導体素子の製造方法を概略的に示す断面図である。
【図２ｄ】図１の窒化物半導体素子の製造方法を概略的に示す断面図である。
【図３】本発明の他の実施形態による窒化物半導体素子の概略的な断面図である。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施の形態を、図面を参考にして詳細に説明する。次に示される各実施の形態は、当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく、他の形態で具体化することができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることがある。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００２７】
本明細書で使用された用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は特別に言及しない限り複数形も含む。明細書で使用される「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００２８】
以下、添付図面を参照して、本発明の実施形態による窒化物半導体素子及び製造方法について詳記する。
【００２９】
図１は、本発明の一実施形態による窒化物半導体素子の概略的な断面図で、図２ａ―図２ｄは、各々、図１の窒化物半導体素子の製造方法を概略的に示す断面図で、図３は本発明の他の実施形態による窒化物半導体素子の概略的な断面図である。
【００３０】
まず、図１及び図３を参照して、本発明の第１の実施形態による窒化物半導体素子について詳記する。
【００３１】
図１及び図３に示すように、一実施形態による窒化物半導体素子は、窒化物半導体層３０、ソース電極５０、ドレイン電極６０、Ｐ型窒化物層４０、Ｎ型窒化物層１４０及びゲート電極７０を含む。一実施形態によれば、窒化物半導体素子は、パワートランジスタ素子から成る。
【００３２】
図１及び図３に示すように、窒化物半導体層３０は、第１の窒化物層３１と、該第１の窒化物層の材料より広いエネルギバンドギャップを有する材料を含む第２の窒化物層３３とが異種接合されて成る。窒化物半導体層３０の接合界面寄りには、２次元電子ガス（２ＤＥＧ）チャネルが形成される。窒化物半導体層３０は、異種接合された窒化ガリウム系列の半導体層であり、該異種接合された界面でエネルギバンドギャップの差によって２次元電子ガスチャネル３５が形成される。異種接合される窒化ガリウム系列の半導体層３０において異種接合間の格子定数の差が小さいほど、バンドギャップ及び極性の差が減るようになる。そのため、２ＤＥＧチャネル３５の形成が抑止される。異種接合時、エネルギバンドギャップの不連続性によって、広いバンドギャップを有する材料から小さなバンドギャップを有する材料へと自由電子が移動するようになる。このような電子は、異種接合界面に蓄積されて２ＤＥＧチャネル３５を形成し、ドレイン電極６０とソース電極５０との間で電流が流れるようにする。
【００３３】
一実施形態によれば、窒化物半導体層３０を成す窒化物には、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）などが挙げられるが、これに限定されるものではない。第２の窒化物層３３は、第１の窒化物層３１上に異種接合され、第１の窒化物層３１より広いエネルギバンドギャップを有する異種の窒化ガリウム系列材料を含む。第２の窒化物層３３は、第１の窒化物膚３１内に形成される２ＤＥＧチャネル３５へ電子を供給する。一実施形態によれば、電子を供給する第２の窒化物層３３は、第１の窒化物層３１より薄い厚さに形成される。
【００３４】
一実施形態によれば、第１の窒化物層３１は窒化ガリウム（ＧａＮ）を含み、第２の窒化物層３３はアルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）のうちのいずれか一つを含む。例えば、第１の窒化物層３１の材料は、窒化ガリウム（ＧａＮ）を含み、第２の窒化物層３３の材料は、アルミニウム窒化ガリウム（ＡｌＧａＮ）を含む。
【００３５】
一実施形態によれば、図１及び図３に示すように、窒化物半導体層３０の第１の窒化物層３１は、基板１０の上部に配設される。基板１０は、一般に絶縁基板を使って、実質的に絶縁性を有する高抵抗性の基板を使ってもよい。例えば、基板１０は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、サファイヤ（Ａｌ２Ｏ３）のうちの少なくともいずれか一つを用いて製造されてもよく、公知の他の基板材料を用いて製造されてもよい。一実施形態によれば、窒化物半導体層３０は、基板１０の上部に単結晶薄膜をエピタキシャル成長させて形成する。
【００３６】
また、一実施形態によれば、図示されていないが、基板１０と窒化物半導体層３０との間にバッファ層を設け、窒化物半導体層３０を該バッファ層上に形成してもよい。窒化物半導体層３０は、バッファ層（図示せず）の上部に単結晶薄膜をエピタキシャル成長させて形成する。このバッファ層は、基板１０と窒化物半導体層３０との格子不一致（ｌａｔｔｉｃｅ  ｍｉｓｍａｔｃｈ）による問題点を解決するために設けられる。このバッファ層は、単一層であってもよく、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）などを含む複数層で形成されてもよい。また、このバッファ層は、窒化ガリウム以外の他の３−５族化合物半導体で形成されてもよい。例えば、基板１０がサファイヤ基板の場合、窒化ガリウムを含む窒化物半導体層３０との格子定数及び熱膨張係数の差によってミスマッチ（ｍｉｓｍａｔｃｈ）されることを抑止するためには、バッファ層（図示せず）の成長が重要になる。
【００３７】
図１及び図３に示すように、ソース電極５０は、窒化物半導体層３０上にオミック接触されている。また、ドレイン電極６０は、ソース電極５０から離間して窒化物半導体層３０上にオミック接触されている。
【００３８】
ソース電極５０及びドレイン電極６０は、金属、金属シリサイド、またはこれらの合金を用いて形成される。例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、チタニウム（Ｔｉ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、コバルト（Ｃｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、銅（Ｃｕ）、亜鉛（Ｚｎ）のうちの少なくともいずれか一つの金属、金属シリサイド及びこれらの合金を用いて形成される。
【００３９】
続いて、図１及び図３に示すように、Ｐ型窒化物層４０は、ソース電極５０とドレイン電極６０との間の窒化物半導体層３０上にソース電極５０及びドレイン電極６０の各々から離間して形成される。
【００４０】
また、図１及び図３に示すように、Ｎ型窒化物層１４０は、Ｐ型蜜化物層４０上に形成される。Ｎ型窒化物層１４０は、ｎ＋でドープされて、ゲート電極７０の形成時に接触抵抗を低減することができる。
【００４１】
本実施形態によれば、Ｐ型窒化物層４０、例えばｐ−ＧａＮが形成された個所には、２ＤＥＧが空乏してノーマリーオフ特性を現わすことができる。また、２ＤＥＧ領域とＰ型／Ｎ型窒化物層ゲート、例えばｐ−ＧａＮ／ｎ−ＧａＮゲートとは、ＮＰＮ接合をなし、ターンオン時、ゲートリーク電流を抑制することができる。また、２ＤＥＧ領域とＰ型／Ｎ型窒化物層ゲート構造とは、ゲート掃引電圧を増加させ、ターンオン電流を向上させることができる。
【００４２】
図３に示すように、一実施形態によれば、Ｐ型窒化物層４０は、ゲート電極７０のドレイン側の側壁の範囲を超えてドレイン側に延在する。Ｐ型窒化物層４０上に形成されたＮ型窒化物層１４０は、Ｐ型窒化物層４０と同様に、ゲート電極７０のドレイン側の側壁の範囲を超えてドレイン側に延在する。
【００４３】
また、一実施形態によれば、Ｐ型窒化物層４０の材料には、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）などがＰ型でドープされた材料が挙げられるが、これに限定されるのではない。また、Ｎ型窒化物層１４０の材料には、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）などがＮ型でドープされた材料が挙げられるが、これに限定されるのではない。
【００４４】
一実施形態によれば、Ｐ型窒化物層４０は、第１の窒化物層３１の材料がＰ型でドープされたＰ型半導体材料からなる。また、Ｎ型窒化物層１４０は、第１の窒化物層３１の材料がＮ型でドープされたＰ型半導体材料からなる。例えば、第１の窒化物層３１の材料は窒化ガリウム（ＧａＮ）を含み、Ｐ型窒化物層４０はｐ−ＧａＮからなり、Ｎ型窒化物層１４０は、ｎ−ＧａＮからなる。
【００４５】
また、図１及び図３に示すように、ゲート電極７０は、ソース電極５０とドレイン電極６０との間でソース電極５０近くに形成される。ゲート電極７０は、ソース側の側壁が、Ｐ型及びＮ型窒化物層４０、１４０のソース側の側壁と整列するように、Ｎ型窒化物層１４０上に接触している。すなわち、ゲート電極７０は、ソース側の側壁を、Ｐ型及びＮ型窒化物層４０、１４０のソース側の側壁と面一に整列させるようにしている。
【００４６】
ゲート電極７０は、金属、金属シリサイドまたはこれらの合金を用いて形成される。例えば、ゲート電極７０は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、チタニウム（Ｔｉ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、コバルト（Ｃｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、銅（Ｃｕ）、亜鉛（Ｚｎ）のうちの少なくともいずれか一つの金属、金属シリサイド及びこれらの合金を用いて形成する。
【００４７】
一実施形態によれば、ゲート電極７０は、Ｎ型窒化物層１４０上にオミック接触される。第２の窒化物層３３、Ｐ型窒化物層４０及びＮ型窒化物層１４０がＮＰＮ構造を成しているので、ゲート電極７０は、ソース電極５０及びドレイン電極６０と同様にオミック接触される。
【００４８】
一実施形態によれば、オミック接触の場合、ゲート電極７０は、ソース電極５０及びドレイン電極６０と同一金属材料からなる。
【００４９】
また、一実施形態によれば、ゲート電極７０のソース側の側壁は、図１及び図３に示すように、Ｐ型及びＮ型窒化物層４０、１４０のソース側の側壁と一致するように、すなわち、これらは面一となるように整列される。または図示されていないが、ゲート電極７０のソース側の側壁は、Ｐ型及びＮ型窒化物層４０、１４０のソース側の側壁にまで至らないように、手前に位置して整列される。
【００５０】
本発明の実施形態によれば、Ｐ型／Ｎ型窒化物層ゲートを用いて高耐圧／高電流型ノーマリーオフ素子を具現することができる。例えば、高電力素子を具現することができる。
【００５１】
本発明の実施形態によれば、Ｐ／Ｎ型の窒化物半導体をゲート電極として用いて、ノーマリーオフ特性を具現すると共に、ゲートリーク電流を抑制することができる。
【００５２】
本発明の実施形態によるＰ型／Ｎ型窒化物層構造のゲート電極を形成すると、ＮＰＮ構造が形成され、ゲートリーク電流は逆方向駆動されるＮＰダイオードによって制限されるため、ゲート掃引電圧を大きく維持することができる。これによって、ターンオン電流を増加させることができる。
【００５３】
また、本発明の実施形態によれば、ソース電極５０及びドレイン電極６０と同じ金属材料をゲート電極７０に使うことができ、すべての電極を一回の工程で設けることができる。それによって、製造工程が簡素化されることができる。
【００５４】
次に、図２ａ−図２ｄを参照して、本発明の第２の実施形態による窒化物半導体素子の製造方法について詳記する。前述の窒化物半導体素子の実施形態と重複する説明は、省略することにする。
【００５５】
図２ａ−図２ｄに示すように、本発明による窒化物半導体素子の製造方法は、異種接合窒化物半導体層形成ステップと、Ｐ型窒化物層形成ステップと、Ｎ型窒化物層形成ステップ及び電極形成ステップを含む。一実施形態によれば、窒化物半導体素子は、パワートランジスタ素子から成る。
【００５６】
図２ａに示すように、異種接合窒化物半導体層形成ステップでは、第１の窒化物層３１と該第１の窒化物層の材料より広いエネルギバンドギャップを有する材料を含む第２の窒化物層３３とが異種接合されて窒化物半導体層３０が形成される。この窒化物半導体層３０の異種接合界面寄りには、２次元電子ガス（２ＤＥＧ）チャネルが形成される。第２の窒化物層３３は、第１の窒化物層３１内に形成される２ＤＥＧチャネル３５へ電子を供給する。一実施形態によれば、電子を供給する第２の窒化物層３３は第１の窒化物層３１より薄い厚さで形成される。
【００５７】
一実施形態によれば、窒化物半導体層３０に用いられる窒化物には、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）などが挙げられるが、これに限定されるのではない。第２の窒化物層３３は、第１の窒化物層３１上に異種接合され、第１の窒化物層３１より広いエネルギバンドギャップを有する異種の窒化ガリウム系列材料を含む。
【００５８】
また、一実施形態によれば、第１の窒化物層３１は、窒化ガリウム（ＧａＮ）を含み、第２の窒化物層３３は、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）のうちのいずれか一つを含む。例えば、第１の窒化物層３１の材料は、窒化ガリウム（ＧａＮ）を含み、第２の窒化物層３３の材料は、アルミニウム窒化ガリウム（ＡｌＧａＮ）を含む。
【００５９】
また、一実施形態によれば、窒化物半導体層３０は、図１及び図３に示すように基板１０の上部に形成される。基板１０は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、サファイヤ（Ａｌ２Ｏ３）のうちの少なくともいずれか一つを用いて製造されてもよく、公知の他の基板材料を用いて製造されてもよい。窒化物半導体層３０は、単結品薄膜をエピタキシャル成長させて形成する。すなわち、第１の窒化物層３１及び第２の窒化物層３３は、エピタキシャル成長工程（Ｅｐｉｔａｘｉａｌ  Ｇｒｏｗｔｈ  Ｐｒｏｃｅｓｓ）によって形成される。例えば、第１の窒化物層３１は、基板１０の上部に窒化ガリウム系列単結晶薄膜をエピタキシャル成長させて形成する。第２の窒化物層３３は第１の窒化物層３１上に異種の窒化ガリウム系列単結晶薄膜をエピタキシャル成長させて形成する。
【００６０】
また、図示されていないが、窒化物半導体層３０は、基板１０の上部に形成されたバッファ層上に形成される。基板１０の上部にバッファ層をエピタキシャル成長させた後、該バッファ層上に第１の窒化物層３１をエピタキシャル成長させてもよい。続いて、第２の窒化物層３３は、第１の窒化物膚３１をシード層として、第１の窒化物層３１より広いエネルギバンドギャップを有する異種の窒化ガリウム系列材料を含む窒化物層をエピタキシャル成長させて形成される。
【００６１】
一実施形態によれば、第１の窒化物層３１は、窒化ガリウム（ＧａＮ）を含む窒化ガリウム系列単結晶をエピタキシャル成長させて形成する。第２の窒化物層３３は、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）及びインジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）のうちのいずれか一つを含む窒化ガリウム系列単結晶をエピタキシャル成長させて形成する。例えば、第２の窒化物層３３は、アルミニウム窒化ガリウム（ＡｌＧａＮ）をエピタキシャル成長させて形成する。
【００６２】
第１の窒化物層３１及び第２の窒化物層３３を形成するためのエピタキシャル成長工程には、液相成長法（ＬＰＥ:Ｌｉｑｕｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）、化学気相蒸着法(ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、分子ビーム成長法（ＭＢＥ:Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、有機金属気相蒸着法（Ｍ０CVD:Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）などが挙げられる。エピタキシャル成長時、選択的に成長させて過成長されないように調節する。もし、過成長された場合は、エッチバック（ｅｔｃｈｂａｃｋ）工程やＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程を用いて平坦化する過程をさらに行ってもよい。
【００６３】
続いて、図２ｂに示すように、Ｐ型窒化物層形成ステップでは、窒化物半導体層３０上の一部領域にＰ型窒化物層４０が形成される。
【００６４】
続いて、図２ｃに示すように、Ｎ型窒化物層形成ステップでは、Ｐ型窒化物層４０上にＮ型窒化物層１４０が形成される。このＮ型窒化物層１４０は、ｎ＋でドープされて、ゲート電極７０の形成時に接触抵抗を低く抑止することができる。
【００６５】
本実施形態によれば、Ｐ型窒化物層４０、例えばｐ−ＧａＮが形成された個所では、２ＤＥＧが空乏してノーマリーオフ特性を現わすことができる。また、２ＤＥＧ領域とＰ型／Ｎ型窒化物層ゲート、例えばｐ−ＧａＮ／ｎ−ＧａＮゲートとは、ＮＰＮ接合をなして、ターンオン時にゲートリーク電流を抑制することができる。また、２ＤＥＧ領域とＰ型／Ｎ型窒化物層ゲート構造とは、ゲート掃引電圧を増加させて、ターンオン電流を向上させることができる。
【００６６】
また、一実施形態によれば、Ｐ型窒化物層４０の材料には、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）などがＰ型でドープされた材料として挙げられるが、これに限定されるのではない。また、Ｎ型窒化物層１４０の材料には、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）などがＮ型でドープされた材料として挙げられるが、これに限定されるものではない。
【００６７】
一実施形態によれば、Ｐ型窒化物層４０は、第１の窒化物層３１の材料がＰ型でドープされたＰ型半導体材料からなる。このＰ型でドープされたＰ型半導体材料を窒化物半導体層３０、すなわち、第２の窒化物層３３上にエピタキシャル成長させてＰ型窒化物層４０を形成する。また、Ｎ型窒化物層１４０は、第１の窒化物層３１の材料がＮ型でドープされたＰ型半導体材料からなる。このＮ型でドープされたＮ型半導体材料をＰ型窒化物層４０上にエピタキシャル成長させてＮ型窒化物層１４０を形成する。例えば、第１の窒化物層３１の材料は、窒化ガリウム（ＧａＮ）を含み、Ｐ型窒化物層４０は、ｐ−ＧａＮを窒化物半導体層３０上に成長させて形成してもよい。Ｎ型窒化物層１４０は、ｎ−ＧａＮをＰ型窒化物層４０上で成長させて形成する。
【００６８】
続いて、図２（ｄ）に示すように、電極形成ステップでは、ソース電極５０、ドレイン電極６０及びゲート電極７０が形成される。ソース電極５０及びドレイン電極６０は、窒化物半導体層３０上で、Ｐ型窒化物層４０及びＮ型窒化物層１４０を介して対向するようにして、各々窒化物半導体層３０上にオミック接触して形成される。また、ゲート電極７０は、ソース電極５０に近く配設され、ソース側の側壁がＰ型窒化物層４０及びＮ型窒化物層１４０のソース側の側壁と整列されるように、Ｎ型窒化物層１４０上に接触して形成される。
【００６９】
ソース電極５０、ドレイン電極６０及びゲート電極７０は、金属、金属シリサイドまたはこれらの合金を用いて形成される。例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、チタニウム（Ｔｉ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、コバルト（Ｃｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、銅（Ｃｕ）、亜鉛（Ｚｎ）のうちの少なくともいずれか一つの金属、金属シリサイド及びこれらの合金を用いて形成される。
【００７０】
一実施形態によれば、ゲート電極７０は、Ｎ型窒化物層１４０上にオミック接触される。第２の窒化物層３３、Ｐ型窒化物層４０及びＮ型窒化物層１４０がＮＰＮ構造を成しているので、ゲート電極７０は、ソース電極５０及びドレイン電極６０と同様にオミック接触される。
【００７１】
一実施形態によれば、ソース電極５０、ドレイン電極６０及びゲート電極７０は、同一金属材料に形成される。
【００７２】
また、一実施形態によれば、図３に示すように、ゲート電極７０のドレイン側の側壁は、Ｐ型窒化物層４０のドレイン側の側壁にまで至らないように、ゲート電極７０が短く形成される。すなわち、Ｐ型窒化物層４０のドレイン側の側壁が、ゲート電極７０のドレイン側の側壁を超えるように、窒化物半導体層３０上に配設されている。また、Ｎ型窒化物層１４０のドレイン側の側壁は、Ｐ型窒化物層４０のドレイン側の側壁と一致するように（面一となるように）形成される。このように、ゲート電極７０のドレイン側の側壁は手前に位置し、Ｎ型窒化物側のドレイン側の側壁にまで至らなくなる。
【００７３】
一実施形態によれば、図１、図２ｄ及び図３に示すように、ゲート電極７０のソース側の側壁は、Ｐ型窒化物層４０及びＮ型窒化物層１４０のソース側の側壁と一致して（面一で）整列するように、ゲート電極７０が形成される。または図示されていないが、ゲート電極７０のソース側の側壁は、Ｐ型窒化物層４０及びＮ型窒化物層１４０のソース側の側壁まで至らないように整列させて、ゲート電極７０が形成される。
【００７４】
本発明の実施形態によるＰ型／Ｎ型窒化物層構造のゲート電極を形成すると、ＮＰＮ構造が設けられ、ゲートリーク電流は、逆方向駆動されるＮＰダイオードによって制限されることになる。そのため、ゲート掃引電圧を大きく維持することができる。これによって、ターンオン電流を増加させることができる。
【００７５】
また、本発明の実施形態によれば、ソース電極５０及びドレイン電極６０と同じ金属材料をゲート電極７０に使用でき、すべての電極を一回の工程で形成することができる。それによって、製造工程を簡素化できる。
【００７６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７７】
１０  基板
３０  窒化物半導体層
３１  第１の窒化物層
３３  第２の窒化物層
３５ａ  空乏領域
３５  ２ＤＥＧチャネル
４０  Ｐ型窒化物層
５０  ソース電極
６０  ドレイン電極
７０  ゲート電極
１４０  Ｎ型窒化物層
【図１】
2013080894.tif 000003
【図２ａ】
2013080894.tif 000004
【図２ｂ】
2013080894.tif 000005
【図２ｃ】
2013080894.tif 000006
【図２ｄ】
2013080894.tif 000007
【図３】
2013080894.tif 000008