(57)【要約】【課題】ｎ型不純物としてＴｅを用いたノンアロイ層を有していても、ベース電流、コレクタ電流のリーク電流が少ないトランジスタ素子を提供する。【解決手段】基板１１と、基板１１上に設けられた高電子移動度トランジスタ構造層２８と、高電子移動度トランジスタ構造層２８上に設けられたヘテロバイポーラトランジスタ構造層２９とを備えたトランジスタ素子１０において、ヘテロバイポーラトランジスタ構造層２９のノンアロイ層２６，２７は、ｎ型不純物としてＴｅがドーピングされており、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上２．０×１０19ｃｍ-3以下にされているものである。【選択図】図１
2013008914.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられた高電子移動度トランジスタ構造層と、前記高電子移動度トランジスタ構造層上に設けられたヘテロバイポーラトランジスタ構造層とを備えたトランジスタ素子において、
前記ヘテロバイポーラトランジスタ構造層のノンアロイ層は、ｎ型不純物としてＴｅがドーピングされており、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上２．０×１０19ｃｍ-3以下にされていることを特徴とするトランジスタ素子。
【請求項２】
前記高電子移動度トランジスタ構造層の電子供給層は、ｎ型不純物としてＳｉがドーピングされたδドープ層からなる請求項１に記載のトランジスタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に高電子移動度トランジスタ構造層とヘテロバイポーラトランジスタ構造層とを備えたトランジスタ素子に関するものである。
【背景技術】
【０００２】
携帯電話等の端末機器用の送受信用パワー増幅器には、化合物半導体を用いて形成される高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ；ＨＥＭＴ）やヘテロバイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ；ＨＢＴ）が用いられている。
【０００３】
ｉ−ＩｎＧａＡｓ層をチャネル層とし、チャネル層の両側又は片側に電子供給層を有するヘテロ結合高電子移動度トランジスタは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力、且つ、高効率動作が可能である。
【０００４】
ここで、「ｉ−」はエピタキシャル層が半絶縁性であることを表している。以下、同様に本明細書では、エピタキシャル層がｎ型である場合には「ｎ−」を、ｐ型である場合には「ｐ−」を付記する。また、相対的な不純物濃度が高い場合には「+」、低い場合には「-」と記載する。
【０００５】
図３に示すように、従来の高電子移動度トランジスタ構造３０は、半絶縁性のＧａＡｓからなる基板３１上に、ｉ−ＡｌＧａＡｓからなるバッファ層３２、ｎ+−ＡｌＧａＡｓからなる電子供給層３３、ｉ−ＡｌＧａＡｓからなるスペーサ層３４、ｉ−ＩｎＧａＡｓからなるチャネル層３５、ｉ−ＡｌＧａＡｓからなるスペーサ層３６、ｎ+−ＡｌＧａＡｓからなる電子供給層３７、ｉ−ＧａＡｓからなるショットキー層３８を順に積層して形成される。
【０００６】
ヘテロバイポーラトランジスタの動作は、基本的には通常のバイポーラトランジスタ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ；ＢＪＴ）と同様である。ｎｐｎ型ＢＪＴでは、エミッタからコレクタに向かって流れる電子量を、ベース電流（ホール電流）により制御することで、トランジスタとして動作させている。即ち、ホール電流を増やすことにより、コレクタ電流が増大する。
【０００７】
しかし、ｎｐｎ型ＢＪＴでは、ホール電流を更に増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する問題がある。
【０００８】
これに対して、エミッタにバンドギャップの大きな半導体材料を用いて構成されるｎｐｎ型ヘテロバイポーラトランジスタでは、ベース−エミッタ界面に障壁ができるため、ホールがエミッタへ漏れるのを抑えることができる。よって、ヘテロバイポーラトランジスタでは、電流増幅率を低下させずに、コレクタ電流を大きくできる。
【０００９】
図４に示すように、従来のヘテロバイポーラトランジスタ構造４０は、半絶縁性のＧａＡｓからなる基板３１上に、ｎ+−ＧａＡｓからなるサブコレクタ層４１、ｎ-−ＧａＡｓからなるコレクタ層４２、ｐ+−ＧａＡｓからなるベース層４３、ｎ+−ＩｎxＧａ(1-x)Ｐ（ｘ＝０．４８）からなるエミッタ層４４、ｎ+−ＧａＡｓからなるエミッタコンタクト層４５、ｇｒａｄｅｄ＿ｎ+−ＩｎxＧａ(1-x)Ａｓ（ｘ＝０→０．５）からなるグレーデッドのノンアロイ層４６、ｎ+−ＩｎxＧａ(1-x)Ａｓ（ｘ＝０．５）からなる均一組成のノンアロイ層４７を順に積層して形成される。
【００１０】
これらトランジスタは、主に通信端末機器の送受信用パワー増幅器に用いられてきたが、近年、通信端末機器は、音声やテキストデータだけでなく、動画像などの大容量、且つ、多様な情報を高速で送受信することが求められている。そのため、通信端末機器の中で最も電力を消費する部品である送受信用パワー増幅器にも高性能化が求められ、低消費電力化や高効率化が要求されている。
【００１１】
そこで、図５に示すように、電流駆動能力の高いヘテロバイポーラトランジスタ５１、高電子移動度トランジスタ５２を１つの増幅器モジュールに複数用いることで、出力信号の歪みを抑え、高い振幅を持つ出力信号が得られるパワー増幅器モジュール５０を使用している。
【００１２】
しかしながら、図５に示したように、複数のトランジスタを配線した場合、配線によるＲＣ遅延、素子の発熱が問題になってしまう。この配線をなくし、これらの問題を解決するのが、図６に示すような、基板３１上に高電子移動度トランジスタ構造層６１とヘテロバイポーラトランジスタ構造層６２とを成長させた２段トランジスタ構造のトランジスタ素子６０である。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００７−１８９２００号公報
【特許文献２】特開２００３−１３３３２５号公報
【特許文献３】特開２００６−２６１３６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
従来技術では、エミッタコンタクト層となるノンアロイ層のｎ型不純物としてｎ型不純物濃度が２．０×１０19ｃｍ-3超３．０×１０19ｃｍ-3以下のＳｅが用いられていた。
【００１５】
しかし、Ｓｅは、半導体製造装置内へのメモリー効果が高く、エピタキシャルウェハを連続成長させる場合、次成長への影響が大きい。特に、図６に示したようなトランジスタ素子６０を作製するためのエピタキシャルウェハを成長させる場合、１段目の高電子移動度トランジスタ構造層６１においてバッファ層３２へＳｅがメモリーし、バッファリーク電流を増大させる原因となり得る。このため、よりメモリー効果の少ないｎ型不純物としてＴｅが使用されるようになってきている。
【００１６】
しかしながら、ＴｅにてＳｅと同等のｎ型不純物濃度のドーピングを行った場合、図７に示すように、ベース電流、コレクタ電流共に１（Ｖ）程度の低電圧領域でのリーク電流が大きくなってしまい、ヘテロバイポーラトランジスタ特性を悪化させてしまう。
【００１７】
そこで、本発明の目的は、ｎ型不純物としてＴｅを用いたノンアロイ層を有していても、ベース電流、コレクタ電流のリーク電流が少ないトランジスタ素子を提供することにある。
【課題を解決するための手段】
【００１８】
この目的を達成するために創案された本発明は、基板と、前記基板上に設けられた高電子移動度トランジスタ構造層と、前記高電子移動度トランジスタ構造層上に設けられたヘテロバイポーラトランジスタ構造層とを備えたトランジスタ素子において、前記ヘテロバイポーラトランジスタ構造層のノンアロイ層は、ｎ型不純物としてＴｅがドーピングされており、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上２．０×１０19ｃｍ-3以下にされているトランジスタ素子である。
【００１９】
前記高電子移動度トランジスタ構造層の電子供給層は、ｎ型不純物としてＳｉがドーピングされたδドープ層からなると良い。
【発明の効果】
【００２０】
本発明によれば、ｎ型不純物としてＴｅを用いたノンアロイ層を有していても、ベース電流、コレクタ電流のリーク電流が少ないトランジスタ素子を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態に係るトランジスタ素子の構造を示す図である。
【図２】図１のトランジスタ素子のベース電流とコレクタ電流の電流電圧特性を示すガンメルプロットである。
【図３】従来の高電子移動度トランジスタ構造を示す図である。
【図４】従来のヘテロバイポーラトランジスタ構造を示す図である。
【図５】従来のパワー増幅器モジュールの構成を示す図である。
【図６】２段トランジスタ構造のトランジスタ素子の構造を示す図である。
【図７】図６のトランジスタ素子のベース電流とコレクタ電流の電流電圧特性を示すガンメルプロットである。
【発明を実施するための形態】
【００２２】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００２３】
図１は、本発明の好適な実施の形態に係るトランジスタ素子の構造を示す図である。
【００２４】
図１に示すように、本実施の形態に係るトランジスタ素子１０は、半絶縁性のＧａＡｓからなる基板１１と、基板１１上に設けられたｉ−ＡｌＧａＡｓからなるバッファ層１２と、バッファ層１２上に設けられたｎ+−ＡｌＧａＡｓからなる電子供給層１３と、電子供給層１３上に設けられたｉ−ＡｌＧａＡｓからなるスペーサ層１４と、スペーサ層１４上に設けられたｉ−ＩｎＧａＡｓからなるチャネル層１５と、チャネル層１５上に設けられたｉ−ＡｌＧａＡｓからなるスペーサ層１６と、スペーサ層１６上に設けられたｉ−ＩｎＧａＰからなるストッパ層１７と、ストッパ層１７上に設けられたｉ−ＧａＡｓからなるショットキー層１８と、ショットキー層１８上に設けられたｎ+−ＩｎＧａＰからなるストッパ層１９と、ストッパ層１９上に設けられたｉ−ＧａＡｓからなるバッファ層２０と、バッファ層２０上に設けられたｎ+−ＧａＡｓからなるサブコレクタ層２１と、サブコレクタ層２１上に設けられたｎ-−ＧａＡｓからなるコレクタ層２２と、コレクタ層２２上に設けられたｐ+−ＧａＡｓからなるベース層２３と、ベース層２３上に設けられたｎ+−ＩｎＧａＰからなるエミッタ層２４と、エミッタ層２４上に設けられたｎ-−ＧａＡｓからなるバラスト層２５と、バラスト層２５上に設けられたｎ+−ＩｎＧａＡｓからなるノンアロイ層２６と、ノンアロイ層２６上に設けられたｎ+−ＩｎＧａＡｓからなるノンアロイ層２７と、を備える。
【００２５】
このうち、高電子移動度トランジスタ構造層（ＨＥＭＴ構造層）２８は、バッファ層１２と、電子供給層１３と、スペーサ層１４と、チャネル層１５と、スペーサ層１６と、ストッパ層１７と、ショットキー層１８と、からなる。
【００２６】
このＨＥＭＴ構造層２８の電子供給層１３は、ｎ型不純物としてＳｉがドーピングされたδドープ層からなる。δドープ層とは、原子層ドープのことであり、原子１層分に不純物をドーピングした層を意味する。
【００２７】
また、ヘテロバイポーラトランジスタ構造層（ＨＢＴ構造層）２９は、バッファ層２０と、サブコレクタ層２１と、コレクタ層２２と、ベース層２３と、エミッタ層２４と、バラスト層２５と、ノンアロイ層２６と、ノンアロイ層２７と、からなる。
【００２８】
さて、本実施の形態に係るトランジスタ素子１０は、ノンアロイ層２６，２７にドーピングするｎ型不純物として、半導体製造装置内へのメモリー効果が高いＳｅに代えて、よりメモリー効果の少ないＴｅを使用するものであり、更にＴｅをドーピングしたときのベース電流、コレクタ電流のリーク電流を少なくするためのものである。
【００２９】
そのために、トランジスタ素子１０におけるＨＢＴ構造層２９のノンアロイ層２６，２７は、ｎ型不純物としてＴｅがドーピングされており、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上２．０×１０19ｃｍ-3以下にされている。
【００３０】
ｎ型不純物濃度を２．０×１０19ｃｍ-3以下とするのは、Ｔｅをこれより多くドーピングした場合、ダメージ層を形成してしまい、このダメージ層が素子化プロセス時にベース層２３、コレクタ層２２へ伝播してリーク電流が増大してしまうためである。
【００３１】
このようにすることで、ｎ型不純物としてＴｅを用いたノンアロイ層２６，２７を有していても、ベース電流、コレクタ電流のリーク電流が少ない、即ち、ＨＢＴ特性の悪化を抑制したトランジスタ素子１０を提供することができる。
【００３２】
なお、本発明は、前述した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。例えば、基板１１としてＳｉ基板やＩｎＰ基板を用いることも可能である。
【実施例】
【００３３】
本発明の効果を実証すべく、前述した構造のトランジスタ素子１０を作製し、作製したトランジスタ素子１０のベース電流とコレクタ電流の電流電圧特性を測定した。
【００３４】
具体的には、半絶縁性のＧａＡｓからなる基板１１上に、ｉ−ＡｌxＧａ(1-x)Ａｓ（ｘ＝０．２８）からなるバッファ層１２、ｎ+−ＡｌxＧａ(1-x)Ａｓ（ｘ＝０．３）からなる電子供給層１３、ｉ−ＡｌxＧａ(1-x)Ａｓ（ｘ＝０．３）からなるスペーサ層１４、ｉ−ＩｎxＧａ(1-x)Ａｓ（ｘ＝０．１８）からなるチャネル層１５、ｉ−ＡｌxＧａ(1-x)Ａｓ（ｘ＝０．３）からなるスペーサ層１６、ｉ−ＩｎxＧａ(1-x)Ｐ（ｘ＝０．４８）からなるストッパ層１７、ｉ−ＧａＡｓからなるショットキー層１８、ｎ+−ＩｎxＧａ(1-x)Ｐ（ｘ＝０．４８）からなるストッパ層１９、ｉ−ＧａＡｓからなるバッファ層２０、ｎ+−ＧａＡｓからなるサブコレクタ層２１、ｎ-−ＧａＡｓからなるコレクタ層２２、ｐ+−ＧａＡｓからなるベース層２３、ｎ+−ＩｎxＧａ(1-x)Ｐ（ｘ＝０．４８）からなるエミッタ層２４、ｎ-−ＧａＡｓからなるバラスト層２５、ｎ型不純物としてＴｅを使用すると共にそのｎ型不純物濃度を１．５×１０19ｃｍ-3に制御したｎ+−ＩｎxＧａ(1-x)Ａｓ（ｘ＝０．５）からなるノンアロイ層２６，２７を順に積層してトランジスタ素子１０となるエピタキシャルウェハを作製した。
【００３５】
その後、このエピタキシャルウェハに対して素子化プロセスを実施し、トランジスタ素子１０を得た。このトランジスタ素子１０についてベース電流とコレクタ電流の電流電圧特性を測定したところ、図２に示す結果が得られた。
【００３６】
図２と図７を比較すると、トランジスタ素子１０では、１（Ｖ）程度の低電圧領域におけるベース電流、コレクタ電流のリーク電流を劇的に低減することに成功していることが分かる。
【符号の説明】
【００３７】
１０  トランジスタ素子
１１  基板
１２  バッファ層
１３  電子供給層
１４  スペーサ層
１５  チャネル層
１６  スペーサ層
１７  ストッパ層
１８  ショットキー層
１９  ストッパ層
２０  バッファ層
２１  サブコレクタ層
２２  コレクタ層
２３  ベース層
２４  エミッタ層
２５  バラスト層
２６  ノンアロイ層
２７  ノンアロイ層
２８  高電子移動度トランジスタ構造層
２９  ヘテロバイポーラトランジスタ構造層
【図１】
2013008914.tif 000003
【図２】
2013008914.tif 000004
【図３】
2013008914.tif 000005
【図４】
2013008914.tif 000006
【図５】
2013008914.tif 000007
【図６】
2013008914.tif 000008
【図７】
2013008914.tif 000009