(57)【要約】【課題】映像信号線のパターニング時における映像信号線の断線を防止する。【解決手段】映像信号線１０７、ドレイン電極１０７、ソース電極１０７は同層で同時に形成される。映像信号線１０７等はベース層１０７１、ＡｌＳｉ層１０７２、キャップ層１０７３の３層によって形成される。従来は、ＡｌＳｉ層１０７２において、キャップ層１０７３との境界にエッチングレートの早い合金が形成されて映像信号線１０７等のパターニング時、断線を生じていた。本発明では、映像信号線１０７等の形成時、ＡｌＳｉ層１０７２をスパッタリングによって形成した後、ＴＦＴを大気にさらし、ＡｌＳｉ層の表面にＡｌ酸化層を形成した後、キャップ層１０７３をスパッタリングによって形成する。これによってＡｌＳｉ層に、エッチングレートが部分的に早くなる合金が発生することを防止し、映像信号線等の断線の発生を防止する。【選択図】図１
2013080159.tif 000002
【特許請求の範囲】
【請求項１】
走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成されている液晶表示装置であって、
前記画素はＴＦＴを含み、前記ＴＦＴは、半導体層、ゲート絶縁膜、ゲート電極、ドレイン電極、ソース電極を含み、
前記映像信号線は、ベース層、ＡｌＳｉ層およびキャップ層を含み、前記ＡｌＳｉ層において、前記キャップ層との境界部分における酸素の量は、前記ＡｌＳｉ層の中央部における酸素の量の５０倍以上であることを特徴とする液晶表示装置。
【請求項２】
前記ＡｌＳｉ層において、前記キャップ層との境界部分における酸素の量は、前記ＡｌＳｉ層の中央部における酸素の量の１００倍以上であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記ＴＦＴはトップゲートのＴＦＴであることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
ＴＦＴ基板上に、走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成されており、
前記映像信号線は、ベース層、ＡｌＳｉ層およびキャップ層を含む構成である液晶表示装置の製造方法であって、
前記ベース層および前記ＡｌＳｉ層をスパッタリングによって形成したあと、前記ＴＦＴ基板を真空チャンバーから取り出して大気にさらし、その後真空チャンバー中でキャップ層をスパッタリングすることを特徴とする液晶表示装置の製造方法。
【請求項５】
前記ベース層および前記ＡｌＳｉ層をスパッタリングによって形成したあと、前記ＴＦＴ基板を真空チャンバーから取り出して大気にさらす時間は３０秒以上であることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記ベース層をスパッタリングによって形成した後、前記ＴＦＴ基板を真空チャンバーから取り出し、大気にさらした後、真空チャンバー中でＡｌＳｉ層をスパッタリングによって形成することを特徴とする請求項４に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に映像信号線の断線を防止できる構成を与える液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が設置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置はフラットで軽量であることから、ＴＶ等の大型表示装置から、携帯電話やＤＳＣ（Ｄｉｇｉｔａｌ  Ｓｔｉｌｌ  Ｃａｍｅｒａ）等、色々な分野で用途が広がっている。また、液晶表示装置は、画面を視る角度によって画像が異なるという視野角が問題となるが、この視野角については、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置が優れた特性を有している。
【０００４】
液晶表示装置では、映像信号線が第１の方向に延在して第２の方向に配列し、走査線が第２の方向に延在して第１の方向に配列している。映像信号線は、線幅をおさえ、かつ、電気抵抗を小さくするために、Al合金が使用される。Al合金は、フォトリソグラフィ工程におけるエッチングあるいは現像工程において、欠陥を生じやすい。
【０００５】
ＩＰＳ方式の液晶表示装置にも色々あるが、映像信号線あるいはドレイン電極とＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）で形成された画素電極とを同じ層（例えば、ゲート絶縁膜）の上に形成し、その上に層間絶縁膜を形成し、その上に櫛歯状の対向電極を形成する方式がある。この場合、ＩＴＯの現像液によって映像信号線あるいはドレイン電極が溶解して欠陥あるいは断線を生ずるという問題がある。
【０００６】
「特許文献１」には、このような問題を防止するために、ＩＴＯによる画素電極を先に形成し、その後、ＴＦＴのドレイン電極あるいは映像信号線を形成する構成が記載されている。また、「特許文献２」には、同じ目的のために、画素電極を構成するＩＴＯを２層構造とすることによって、ＩＴＯの現像液によってドレイン電極あるいは映像信号線が侵されないようにする構成が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特願２０１０−２１７０６２号
【特許文献２】特開２０１１−１４５５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
液晶表示装置では、各画素に対応してＴＦＴが形成されている。図１３は、映像信号線１０７が縦方向に延在して横方向に配列し、走査線１０５が横方向に延在して縦方向に配列しており、映像信号線１０７と走査線１０５とで囲まれた領域に画素が形成されている構成を示す平面図である。図１３において、画素電極は省略されている。各画素への映像信号は、映像信号線１０７から、第１スルーホール１１５を介し、３個のＴＦＴを通し、第２スルーホール１１６を介して図示しない画素電極に供給される。
【０００９】
図１３において、走査線１０５がＴＦＴのゲート電極１０５を兼ねている。半導体層１０３は、映像信号線１０７と接続した第１スルーホール１１５から屈曲して、３回走査線１０５（ゲート電極）の下を通ることによって３個のトップゲートのＴＦＴが形成されている。
【００１０】
映像信号線１０７はＴＦＴに対してドレイン電極１０７になり、映像信号線１０７と同層で形成された金属層がソース電極１０７となっている。映像信号線、ドレイン電極、ソース電極は同じ材料で、同時に形成されるので、同じ番号１０７を付す。映像信号線１０７は電気抵抗を小さくするために、AlあるいはAl合金によって形成されている。ここでは、ＡｌＳｉが使用されているが、Ｓｉの量は１％程度である。Alは半導体層１０３に拡散しやすく、かつヒロックを生じ易い。
【００１１】
Alが半導体層１０３に拡散することを防止するために、ＡｌＳｉ層の下層にMoW等によるベース層１０７１を形成し、ＡｌＳｉ層１０７２の上層にMoW等によるキャップ層１０７３を形成する。このような構成の映像信号線１０７では、フォトリソグラフィにおけるエッチング工程において、図１３に例示するような、映像信号線の断線を生ずる確率があることがわかった。
【００１２】
図１４は、図１３の映像信号線１０７の断線部分における断面図である。図１４において、ＴＦＴ基板１００の上に、第１下地膜１０１、第２下地膜１０２、ゲート絶縁膜１０４、層間絶縁膜１０６が形成され、その上に映像信号線１０７が形成されているが、映像信号線１０７に断線７０が生じている。映像信号線１０７の上には、無機パッシベーション膜１０８が形成され、その上に有機パッシベーション膜１０９が形成され、その上に上部絶縁膜１１１、その上に配向膜１１３が形成されている。図１４において、映像信号線１０７が断線した部分には、無機パッシベーション膜１０８が不規則な形で堆積している。
【００１３】
このような映像信号線１０７の断線は修復できなければ、その液晶表示装置は不良になる。本発明の課題は図１３あるいは、図１４に示すような、３層構造の映像信号線１０７における断線を防止することである。
【課題を解決するための手段】
【００１４】
本発明は上記問題を克服するものであり、具体的な手段の主なものは次のとおりである。すなわち、走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成されている液晶表示装置であって、前記画素はＴＦＴを含み、前記ＴＦＴは、半導体層、ゲート絶縁膜、ゲート電極、ドレイン電極、ソース電極を含み、前記映像信号線は、ベース層、ＡｌＳｉ層およびキャップ層を含み、前記ＡｌＳｉ層において、前記キャップ層との境界部分における酸素の量は、前記ＡｌＳｉ層の中央部における酸素の量の５０倍以上であることを特徴とする液晶表示装置である。
【００１５】
また、本発明による製造方法にかかる主な手段は、ＴＦＴ基板上に、走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成されており、前記映像信号線は、ベース層、ＡｌＳｉ層およびキャップ層を含む構成である液晶表示装置の製造方法であって、前記ベース層および前記ＡｌＳｉ層をスパッタリングによって形成したあと、前記ＴＦＴ基板を真空チャンバーから取り出して大気にさらし、その後真空チャンバー中でキャップ層をスパッタリングすることを特徴とする液晶表示装置の製造方法である。
【発明の効果】
【００１６】
本発明によれば、映像信号線、ドレイン電極、ソース電極等において、パターニングプロセスにかかる断線の発生を防止することが出来るので、液晶表示装置の製造歩留まりを上げることが出来る。
【図面の簡単な説明】
【００１７】
【図１】本発明が適用される液晶表示装置の断面図である。
【図２】従来例における断線発生のメカニズムを示す断面模式図である。
【図３】従来例におけるキャップ層を形成後の放置時間と映像信号線の断線発生の関係を示すグラフである。
【図４】従来例と本発明の映像信号線の製造プロセスフローである。
【図５】本発明の映像信号線の製造プロセスの断面図である。
【図６】キャップ層形成後の放置時間と映像信号線の断線の数を従来例と本発明とで比較したグラフである。
【図７】キャップ層の接着強度試験の模式図である。
【図８】キャップ層の接着強度試験の結果である。
【図９】本発明と従来例におけるレジスト現像幅の分布である。
【図１０】本発明と従来例における映像信号線のパターン幅の分布である。
【図１１】従来例における映像信号線のＳＩＭＳによる元素分析の結果である。
【図１２】本発明における映像信号線のＳＩＭＳによる元素分析の結果である。
【図１３】本発明が適用される画素部とＴＦＴの平面図であって、映像信号線の断線を示す平面図である。
【図１４】映像信号線の断線の状態を示す断面図である。
【発明を実施するための形態】
【００１８】
以下、実施例により本発明の内容を詳細に説明する。
【実施例１】
【００１９】
図１は本発明が適用される液晶表示装置におけるＴＦＴと画素部の断面図である。図１のＴＦＴは、ゲート電極１０５がチャンネル部の上に存在するトップゲートのＴＦＴである。図１において、ガラス基板１００の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ２からなる第２下地膜１０２がＣＶＤによって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。
【００２０】
第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は第２下地膜１０２に上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。
【００２１】
半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は走査線１０５と同層で、同時に形成される。ゲート電極１０５はＭｏＷ膜によって形成される。走査線１０５の抵抗を小さくする必要あるときはＡｌ合金が使用される。
【００２２】
ゲート電極１０５はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をｐｏｌｙ−Ｓｉ層にドープしてｐｏｌｙ−Ｓｉ層にソースＳあるいはドレインＤを形成する。また、ゲート電極１０５のパターニングの際のフォトレジストを利用して、ｐｏｌｙ−Ｓｉ層のチャネル層とソースＳあるいはドレインＤの間にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）層を形成する。
【００２３】
その後、ゲート電極１０５あるいは走査線１０５を覆って層間絶縁膜１０６をＳｉＯ２によって形成する。層間絶縁膜１０６は走査線１０５と映像信号線１０７等とを絶縁するためである。層間絶縁膜１０６の上にソース電極１０７とドレイン電極１０７が形成される。ソース電極１０７、ドレイン電極１０７、映像信号線１０７は同層で同時に形成される。映像信号線１０７等は抵抗を小さくするためにＡｌＳｉ合金が使用される。ＡｌＳｉ中のSiの量は１％程度である。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、ＭｏＷによるバリア層１０７１、およびＳＤキャップ層１０７３によってサンドイッチされている。ここで、バリア層１０７１の厚さは例えば４０ｎｍ、ＡｌＳｉ層１０７２の厚さは例えば２５０ｎｍ、キャップ層１０７３の厚さは例えば７５ｎｍである。
【００２４】
ＴＦＴのドレインとドレイン電極１０７を接続するために、ゲート絶縁膜１０４に第１スルーホール１１５が形成されている。ドレイン電極１０７は映像信号線１０７と一体でつながっている。また、ＴＦＴのソースＳとソース電極１０７を接続するためにゲート絶縁膜１０４に第１スルーホール１１５が形成されている。
【００２５】
ソース電極１０７、ドレイン電極１０７、映像信号線１０７等を覆ってＴＦＴ全体を保護するために、無機パッシベーション膜１０８を被覆する。無機パッシベーション膜１０８は第１下地膜１０１と同様にＣＶＤによって形成される。無機パッシベーション膜１０８を覆って有機パッシベーション膜１０９が形成される。有機パッシベーション膜１０９は感光性のアクリル樹脂等で形成される。有機パッシベーション膜１０９は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は１〜４μｍであるが、多くの場合は２〜３μｍである。
【００２６】
有機パッシベーション膜１０９の上には透明電極であるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）によって対向電極１１０が形成される。対向電極１１０は平面ベタで形成される。対向電極１１０の上には、ＳｉＮによる上部絶縁膜１１１が形成され、その上に櫛歯状の画素電極１１２が形成されている。画素電極１１２にＴＦＴを通して映像信号を与えるために上部絶縁膜１１１、有機パッシベーション膜１０９、無機パッシベーション膜１０８に第２スルーホール１１６が形成され、ソース電極１０７と画素電極１１２が接続される。画素電極１１２に映像信号が印加されると、櫛歯状の画素電極１１２と平面べたで形成された対向電極１１０との間に発生する電気力線によって液晶分子が回転し、液晶層の透過率が変化して画像が形成される。
【００２７】
このように、有機パッシベーション膜１０９の上に平面ベタで対向電極１１０が形成され、上部絶縁膜１１１を挟んで櫛歯状の画素電極１１２が形成される構成をＩＰＳ−ＰＲＯと呼んでいる。また、図１とは逆に有機パッシベーション膜１０９の上に平面ベタで画素電極１１２を形成し、上部絶縁膜１１１を挟んで櫛歯状の対向電極１１０を形成する構成もＩＰＳ−ＰＲＯと呼ばれている。
【００２８】
図１におけるドレイン電極１０７は、図１３に示すように映像信号線１０７と一体で形成される。したがって、映像信号線１０７もベース層１０７１、ＡｌＳｉ層１０７２、キャップ層１０７３によって形成されている。映像信号線１０７は細くて長いので、図１３および図１４に示すような断線を生ずる機会が多い。ベース層１０７１、ＡｌＳｉ層１０７２、キャップ層１０７３は順にスパッタリングによって形成され、その後、フォトリソグラフィによって、各層とも同時にパターニングされる。
【００２９】
映像信号線１０７の断線の原因を調査すると、スパッタリングによるキャップ層１０７３の成膜からフォトリソグラフィによるパターニングまでの時間が長いほど、断線の数が増加することがわかった。これは、ＡｌＳｉ層１０７２とキャップ層１０７３との間に合金が形成されて、この合金が、エッチング液によってエッチングされるスピードが速いためと考えられる。
【００３０】
図２は、このメカニズムを示す断面模式図である。図２Ａは層間絶縁膜１０６の上にベース層１０７１、ＡｌＳｉ層１０７２、キャップ層１０７３からなる映像信号線１０７が成膜されている状態を示す。図２Ｂは、ＡｌＳｉ層１０７２とキャップ層１０７３との間に合金層１０７５が生成していることを示す。この合金層１０７５は部分的に厚くなっている。図２Ｃは、パターニングのために、レジスト１２０を形成し、エッチング液にさらした状態を示している。図２Ｃにおいて、エッチング速度の速い合金層１０７５が厚く形成された部分をめがけて、すなわち、白矢印の方向にエッチングが進んでいく様子を示している。図２Ｄは、その結果、合金層１０７５が厚く形成された部分において、エッチング液によって映像信号線１０７に断線７０が生じた状態を示している。
【００３１】
図２Ｂ等に示す合金層１０７５は、スパッタリングによる映像信号線１０７の成膜後、時間が経過するほど増大する。したがって、スパッタリングによる成膜からフォトリソグラフィ工程までの放置時間が長いほど、断線の割合が大きくなる。図３は、図２のような合金層１０７５が形成されている従来例において、キャップ層１０７３をスパッタリングした後、フォトリソグラフィまでの放置時間と映像信号線１０７の断線発生数（図３におけるＤ断）をプロットしたものである。
【００３２】
図３において、縦軸の映像信号線１０７の断線（Ｄ断）の数は、マザー基板１枚当たりの映像信号線１０７の断線の発生数である。すなわち、液晶表示装置の製造では、大判のマザー基板に多数の液晶表示パネルを形成し、これをダイシング等によって個々に分離する。図３におけるマザー基板は７３０ｍｍ×９２０ｍｍであり、この中に２００個の液晶表示パネルが形成される。すなわち、例えば、映像信号線１０７の断線不良が５００個も発生すると、マザー基板に形成される液晶表示パネルのほとんどが不良になってしまう。
【００３３】
図３において、映像信号線１０７の断線は５０時間までは、ほとんど発生していない。したがって、従来仕様においては、キャップ層１０７３のスパッタリング後、フォトリソグラフィまでの時間を４８時間以内とすることによって映像信号線１０７の断線を防止している。これは、プロセスに対する制約が大きいことを意味している。
【００３４】
本発明は、キャップ層１０７３のスパッタリング後の放置時間が増大しても、このような映像信号線１０７の断線が発生しないような構成を与えるものである。本発明の構成を可能とする液晶表示パネルの製造プロセスを図４に示す。図４は、本発明によるプロセスと従来例によるプロセスを対比して記載したものである。
【００３５】
まず、図４における従来例から説明する。ＴＦＴ基板１００において、層間絶縁膜１０６を形成後、バリア層１０７１を形成する前に洗浄を行う。これがバリアＭｏＷスパッタ前洗浄である。その後、バリア層１０７１となるＭｏＷをスパッタリングする。その後、このバリア層１０７１に対してＲａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ（ＲＴＡ）を行う。ＲＴＡはランプによって瞬間的にバリア層１０７１をアニールする工程である。ＲＴＡによって、バリア層１０７１のＡｌに対するブロック効果を向上させることができる。
【００３６】
その後別のスパッタリングチャンバーにおいて、ＡｌＳｉ層１０７２をスパッタリングによって形成し、続けてキャップ層１０７３であるＭｏＷをスパッタリングによって形成する。その後、Ａｌフォトリソグラフィを行い、ウェットエッチングによってキャップ層１０７３、ＡｌＳｉ層１０７２、ベース層１０７１を同時にエッチングを行い、その後、レジスト１２０を剥離する。
【００３７】
従来例では、ＡｌＳｉ層１０７２とキャップ層１０７３を連続して形成しているので、この２層の間で合金層１０７５が生成する。この合金層１０７５のエッチングレートが他の金属に比べて早いので、断線の原因となっていた。本発明では、ＡｌＳｉ層１０７２とキャップ層１０７３との間にＡｌの酸化物層１０７４を形成することによって、合金層１０７５の生成を防止するものである。なお、Ａｌの酸化物層１０７４の大部分はＡＬ２Ｏ３であると考えられる。ＡｌＳｉ層１０７２におけるＳｉの量は１％程度だからである。
【００３８】
図４の右側のプロセスが本発明によるプロセスフローである。本発明が従来例と異なるところは、ＡｌＳｉ層１０７２をスパッタリングによって形成した後、基板を真空チャンバーから取り出し、ＡｌＳｉ層１０７２を大気にさらし、ＡｌＳｉ層１０７２の表面にＡｌ酸化層１０７４を形成させる点である。これによって、ＡｌＳｉ層１０７２とキャップ層１０７３との間にエッチングレートの早い合金層１０７５が形成されることを防止することができる。また、Ａｌ酸化層１０７４のエッチングレートは遅いので、エッチングによって断線が生ずる確率は非常に小さい。
【００３９】
ＡｌＳｉ層１０７２をスパッタリング後、大気にさらす時間は極めて短時間でよい。酸化物層１０７４は極めて短時間で形成されるからである。意図的に大気にさらす時間を決めるとすると、３０秒以上とすれば十分である。また、Ａｌの酸化層１０７４は一定以上は進行しないので、ＡｌＳｉ層１０７２自体が大気中の水分等によって劣化するような長時間を除いては、特に、上限は必要ない。
【００４０】
図６は本発明による映像信号線１０７、ドレイン電極１０７、ソース電極１０７等（以後映像信号線）の製造フローである。図５において、映像信号線１０７が載っている層間絶縁膜は省略されている。図５Ａは従来どおり、ＭｏＷによるベース層１０７１、ＡｌＳｉ層１０７２を形成した状態を示す。図５ＢはＡｌＳｉ層１０７２を形成したあと、真空チャンバーから基板を取り出し、大気に晒すことによって、ＡｌＳｉ層１０７２の表面にＡｌ酸化層１０７４が形成された状態を示す断面図である。図５Ｃは、Ａｌ酸化層１０７４の上にＭｏＷによるキャップ層１０７３が形成された状態を示す。
【００４１】
図５Ｄはキャップ層１０７３の上にパターニングのためにレジスト１２０を形成した状態を示す。図５Ｅはこの状態でエッチングを行い、レジスト１２０が形成された部分以外のキャップ層１０７３、ＡｌＳｉ層１０７２、バリア層１０７１を除去した状態を示す。図５Ｆは、レジスト１２０を除去した状態を示す。図５に示すように、本発明によれば、ＡｌＳｉ層１０７２とキャップ層１０７３との間にエッチングレートの早い合金は形成されず、その代わりに、Ａｌ酸化層１０７４が形成されているので、従来のように、映像信号線１０７をエッチングするときに生ずる断線７０を防止することができる。
【００４２】
図６は本発明を実際の製品に適用した場合の、映像信号線１０７の断線の数を従来例と比較したものである。従来例は、菱形のプロットで示すように、映像信号線１０７の断線の数は、５０時間を越えると指数関数的に増大する。一方、四角のプロットで示す本発明では、映像信号線１０７の断線は、試験をした１９６時間まではゼロであった。なお、映像信号線１０７の断線７０の数は、図３と同じ、サイズが７３０ｍｍ×９２０ｍｍのマザー基板あたりの数である。このように、本発明による映像信号線１０７の断線に対する効果は非常に大きい。
【００４３】
一方、ＡｌＳｉ層１０７２とキャップ層１０７３との間にＡｌ酸化層１０７４を形成したことによる、ＡｌＳｉ層１０７２とキャップ層１０７３との接着力、あるいは、エッチング幅のばらつきを評価する必要がある。図７は、ＡｌＳｉ層１０７２とキャップ層１０７３との接着力を評価した模式図である。
【００４４】
図７Ａは従来例である。図７Ａにおいて、層間絶縁膜１０６の上にベース層１０７１、ＡｌＳｉ層１０７２、キャップ層１０７３が形成されている。キャップ層１０７３、ＡｌＳｉ層１０７２、ベース層１０７１にカッターで傷２０をつけ、キャップ層１０７３にテープ１０を貼り付けて剥がし試験を行った。図７Ｂは本発明の構成である。図７Ｂにおいて、キャップ層１０７３、Ａｌ酸化層１０７４、ＡｌＳｉ層１０７２、ベース層１０７１にカッターで傷２０をつけ、キャップ層１０７３の表面にテープ１０を貼り付けて剥がし試験をおこなった。キャップ層１０７３がＡｌＳｉ層１０７３あるいはＡｌ酸化層１０７４から剥れれば、接着力が不十分であるといえる。
【００４５】
図８Ａは、マザー基板３０において、剥がし試験を行った場所を示す。場所は、マザー基板３０の中央と４コーナーである。図８Ｂは、剥がし試験の結果である。図８Ｂの左コラムにおける連続成膜とは、ＡｌＳｉ層１０７２とキャップ層１０７３を連続して形成したもので、従来例である。Ｒｅｆはリファレンスの意味である。非連続とは、本発明によるものであり、ＡｌＳｉ層１０７２をスパッタリングした後、真空を破ってＡｌＳｉ層１０７２の表面にＡｌ酸化層１０７４を形成し、その後キャップ層１０７３を形成したものである。非連続の下に記載している時間は、ＡｌＳｉ層１０７２をスパッタリングした後、キャップ層１０７３をスパッタリングするまでの大気中における放置時間である。なお、ゼロ時間とは、ＡｌＳｉ層１０７２を大気に晒して再び、ただちに真空チャンバーに戻した場合である。
【００４６】
図８Ｂの行方向の数字は図８Ａにおける場所に対応する。図８Ａおよび図８Ｂに示すように、すべて場所において、キャップ層１０７３の剥れは発生しなかった。つまり、キャップ層１０７３の剥れについては、従来例と本発明とでは、有意差はなかった。
【００４７】
図９および図１０は、本発明の構成において、映像信号線１０７の幅のばらつきを評価した例である。スパッタリングによってキャップ層１０７３を形成した後、フォト工程によって、レジスト１２０を形成する。レジスト幅（レジストの現像寸法）を従来例と本発明とで評価した。図９において、横軸は映像信号線１０７のレジスト１２０の現像寸法であり、縦軸は、度数分布である。Refは従来例であり、ＡｌＳｉ層１０７２に連続してキャップ層１０７３をスパッタリングによって形成した例である。図９において、１２ｈ放置、２４ｈ放置、９６ｈ放置は、本発明において、ＡｌＳｉ層１０７２を形成後、キャップ層１０７３を形成するまでの間、基板を大気中にさらした時間である。
【００４８】
図９からレジスト１２０の現像寸法は、従来例、本発明における放置時間１２ｈ、２４ｈ、９６ｈとも有意差は無いといえる。図９において、３σはＲｅｆで０．４２７とやや大きく、本発明においては、１２ｈ放置で０．３９１、２４ｈ放置で０．３９０、９６ｈ放置で０．３９６であり、本発明におけるほうがやや小さいが、この程度の差は、生産ロットのばらつきの範囲内であるといえる。
【００４９】
図１０は、エッチングした後の映像信号線１０７の幅の分布を示すものである。図１０において、横軸はＡｌ完成寸法すなわち、映像信号線１０７の寸法、縦軸は度数分布である。図１０における評価対象は図９で説明したのと同様である。図１０において、映像信号線１０７の寸法は、従来例よりも本発明において大きくなっている。すなわち、本発明においては、ＡｌＳｉ層１０７２とキャップ層１０７３との間にＡｌ酸化層１０７４が形成されており、このＡｌ酸化層１０７４はエッチング速度が小さいためと考えられる。
【００５０】
一方、本発明において、ＡｌＳｉ層１０７２形成後、キャップ層１０７３を形成するまでに大気にさらした時間は、１２ｈ、２４ｈ、９６ｈで有意差は無いといえる。３σは従来例（Ｒｅｆ）で０．４３、１２ｈ放置で０．５１７、２４ｈ放置で０．４６５、９６ｈ放置で０．４７８であるが、この程度の差は生産ロットのばらつきの範囲内である。
【００５１】
このように、映像信号線１０７の幅は、本発明の構成において、従来例の構成よりも大きくなっているが、ばらつきは変化が無いといえる。したがって、エッチングレートの差を考慮してレジスト１２０の現像寸法を決めれば、所定の映像信号線幅を従来と同様のばらつきによって得ることが出来る。
【００５２】
図１１は従来仕様における映像信号線１０７およびその上下の層の成分を特定するためのＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）のデータである。ＳＩＭＳは層の上側の成分から測定される。図１１において、まず、無機パッシベーション膜１０８であるＳｉＮが観測され、その後、キャップ層１０７３であるＭｏＷが検出され、その後、ＡｌＳｉ層１０７２が検出され、その後、バリア層１０７１であるＭｏＷが検出され、その後、層間絶縁膜１０６であるＳｉＯ２が検出される。図１１において、実線が酸素であり、点線がＡｌであり、一点鎖線がＳｉである。
【００５３】
図１２は本発明における映像信号線１０７およびその上下の層の成分を特定するためのＳＩＭＳのデータである。図１１において、まず、無機パッシベーション膜１０８であるＳｉＮが観測され、その後、キャップ層１０７３であるＭｏＷが検出される。その後、ＡｌＳｉ層１０７２が検出されるが、従来例である図１１と大きく異なるところは、ＡｌＳｉ層１０７２におけるキャップ層１０７３との境界において、酸素の量が非常に大きいことである。酸素の量は、ＡｌＳｉ層１０７２の中央付近に行くにつれて小さくなり、従来例と同等になる。その後、バリア層１０７１であるＭｏＷが検出され、層間絶縁膜１０６であるＳｉＯ２が検出されることは図１１に示す従来例と同様である。
【００５４】
本発明の特徴は、図１２におけるＡｌＳｉ層１０７２での、キャップ層１０７３との境界における酸素の量と、ＡｌＳｉ層１０７２の中央における酸素の量の差が、５０倍以上、より好ましくは１００倍以上であることである。一方、従来例を示す図１１では、ＡｌＳｉ層１０７２での、キャップ層１０７３との境界における酸素の量と、ＡｌＳｉ層１０７２の中央における酸素の量の差は１０倍程度である。
【００５５】
このように、本発明では、ＡｌＳｉ層１０７２におけるキャップ層１０７３との境界にＡｌ酸化層１０７４を形成することによって、映像信号線等のパターニングにおいて、部分的にエッチングレートが異常に早くなることによる断線を防止することが出来、液晶表示パネルの製造歩留まりを向上させることが出来る。
【００５６】
以上では、本発明をトップゲートのＴＦＴを用いたＩＰＳ−ＰＲＯの構成について説明した。本発明は、ゲート電極が半導体層よりも下側に存在するいわゆるボトムゲートのＴＦＴを用いたＩＰＳ−ＰＲＯに対しても同様に適用することが出来る。また、本発明は、「特許文献１」あるいは「特許文献２」に記載されているような、無機パッシベーション膜の上に平面ベタで画素電極を形成し、層間絶縁膜の上に櫛歯状の対向電極を形成した構成のいわゆるＩＰＳ−ＬＩＴＥと呼ばれている液晶表示装置にも適用することが出来る。さらに、本発明は、いわゆるＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）あるいはＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｎｅｔ）方式の液晶表示装置にも適用することが出来る。つまり、映像信号線、ドレイン電極、あるいはソース電極をベース層、ＡｌＳｉ層、キャップ層の３層で形成している液晶表示装置に使用することが出来る。
【符号の説明】
【００５７】
１０…テープ、２０…カッターによる傷、３０…マザー基板、５０…画素、  ７０…映像信号線断線、５０…画素、１００…ＴＦＴ基板、  １０１…第１下地膜、  １０２…第２下地膜、  １０３…半導体層、  １０４…ゲート絶縁膜、  １０５…ゲート電極、  １０６…層間絶縁膜、  １０７…映像信号線、ドレイン電極、ソース電極、  １０８…無機パッシベーション膜、  １０９…有機パッシベーション膜、  １１０…対向電極、  １１１…上部絶縁膜、  １１２…画素電極、  １１３…配向膜、  １１５…第１スルーホール、  １１５…第２スルーホール、  １２０…レジスト、  １０７１…バリア層、  １０７２…ＡｌＳｉ層、  １０７３…キャップ層、  １０７４…Ａｌ酸化層、  １０７５…合金層
【図１】
2013080159.tif 000003
【図２】
2013080159.tif 000004
【図３】
2013080159.tif 000005
【図４】
2013080159.tif 000006
【図５】
2013080159.tif 000007
【図６】
2013080159.tif 000008
【図７】
2013080159.tif 000009
【図８】
2013080159.tif 000010
【図９】
2013080159.tif 000011
【図１０】
2013080159.tif 000012
【図１１】
2013080159.tif 000013
【図１２】
2013080159.tif 000014
【図１３】
2013080159.tif 000015
【図１４】
2013080159.tif 000016