(57)【要約】【課題】入力電圧の変動が大きい場合であっても、レギュレート動作及び過電流保護動作を高い精度で行えるようにする。【解決手段】定電圧電源回路１は、第１の出力トランジスタＭ１と、第１の出力トランジスタＭ１のドレイン電流により制御される第２の出力トランジスタＱ２とを有する。電流検出抵抗Ｒ３の両端電圧である電源電圧Ｖｉｎと短絡電圧Ｖｓｈｏｒｔとの差分に基づいて過電流の発生が検出される。帰還電圧Ｖｆｂと第２の基準電圧Ｖｒｅｆ２とを加算した第１の加算電圧と、過電流検出電圧Ｖｓｕｂと第３の基準電圧Ｖｒｅｆ３とを加算した第２の加算電圧との比較結果に基づいて過電流制御信号Ｖｃｏｎｔが生成される。第１の出力トランジスタＭ１のソースとグラウンドＧ２との間に設けられた過電流制御トランジスタＭ３は、第２の加算電圧が第１の加算電圧以上である場合にオフとなる。【選択図】図１
2013235469.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を一定の電圧に調整して出力する回路であって、出力電圧に比例する帰還電圧と第１の基準電圧との比較結果により制御される第１の出力トランジスタと、前記第１の出力トランジスタのドレイン電流により制御され前記入力電圧を入力する入力端子と前記出力電圧を出力する出力端子との接続を切り替える第２の出力トランジスタとを備えるレギュレータ回路と、
前記入力端子と前記第２の出力トランジスタとの間に配置される電流検出抵抗の両端電圧である前記入力電圧と短絡電圧とを比較し、前記入力電圧と前記短絡電圧との差分が所定値を超えた場合に、当該短絡電圧に比例する過電流検出電圧を出力する過電流検出回路と、
前記帰還電圧と前記第１の基準電圧を分圧して生成される第２の基準電圧とを加算した第１の加算電圧と、前記過電流検出電圧と前記第１の基準電圧を分圧して生成される第３の基準電圧とを加算した第２の加算電圧との比較結果である過電流制御信号を出力する過電流制御信号生成回路と、
前記第１の出力トランジスタのソースとグラウンドとの間に設けられ、前記第２の加算電圧が前記第１の加算電圧以上であることを示す前記過電流制御信号が出力された場合にオフとなる過電流制御トランジスタを備える過電流制御回路と、
を備える定電圧電源回路。
【請求項２】
前記過電流検出回路は、
前記入力電圧と前記短絡電圧との差分を増幅するアンプと、
ソースがグラウンドに接続し、ゲートが前記アンプの出力端子に接続し、ドレインが前記アンプの前記短絡電圧を入力する端子及び前記過電流制御信号生成回路に接続するトランジスタと、
を備える、
請求項１に記載の定電圧電源回路。
【請求項３】
過電流制御信号生成回路は、
前記帰還電圧がゲートに入力する第１のトランジスタと、前記過電流検出電圧がゲートに入力する第２のトランジスタからなる第１の差動対と、
前記第２の基準電圧がゲートに入力する第３のトランジスタと、前記第３の基準電圧がゲートに入力する第４のトランジスタとからなる第２の差動対と、
ドレインが前記第１のトランジスタのドレイン、前記第３のトランジスタのドレイン、及び前記過電流制御トランジスタのゲートに接続する第５のトランジスタと、ドレインが前記第２のトランジスタのドレイン及び前記第４のトランジスタのドレインに接続し、ゲートが前記第５のトランジスタのゲートに接続する第６のトランジスタとからなるカレントミラーと、
前記第１の差動対に定電流を供給する第１の電流源と、
前記第２の差動対に定電流を供給する第２の電流源と、
を備える、
請求項１又は２に記載の定電圧電源回路。
【請求項４】
前記過電流制御信号生成回路は、フォールデッドカスコードタイプの回路からなる、
請求項１に記載の定電圧電源回路。
【請求項５】
前記過電流制御信号生成回路は、前記第１の加算電圧及び前記第２の加算電圧に関するアナログデータをデジタルデータに変換し、前記デジタルデータに基づいて前記第１の加算電圧及び前記第２の加算電圧を比較し、当該比較結果に基づいて前記過電流制御信号を生成する、
請求項１に記載の定電圧電源回路。
【請求項６】
前記電流制御トランジスタは、ディスクリート素子である、
請求項１，４，５のいずれか１項に記載の定電圧電源回路。
【請求項７】
前記電流検出抵抗は、ディスクリート素子である、
請求項１，４，５のいずれか１項に記載の定電圧電源回路。
【請求項８】
フの字型の電流遮断特性を有する、
請求項１，４，５のいずれか１項に記載の定電圧電源回路。
【請求項９】
車載バッテリから前記入力電圧の供給を受ける、
請求項１，４，５のいずれか１項に記載の定電圧電源回路。
【請求項１０】
入力電圧を一定の電圧に調整して出力する回路であって、出力電圧に比例する帰還電圧と第１の基準電圧との比較結果により制御される第１の出力トランジスタと、前記第１の出力トランジスタのドレイン電流により制御され前記入力電圧を入力する入力端子と前記出力電圧を出力する出力端子との接続を切り替える第２の出力トランジスタとを備える定電圧電源回路の過電流保護方法であって、
前記入力端子と前記第２の出力トランジスタとの間に配置される電流検出抵抗の両端電圧である前記入力電圧と短絡電圧とを比較するステップと、
前記入力電圧と前記短絡電圧との差分が所定値を超えた場合に、当該短絡電圧に比例する過電流検出電圧を出力するステップと、
前記帰還電圧と前記第１の基準電圧を分圧して生成される第２の基準電圧とを加算した第１の加算電圧と、前記過電流検出電圧と前記第１の基準電圧を分圧して生成される第３の基準電圧とを加算した第２の加算電圧との比較結果である過電流制御信号を出力するステップと、
前記第２の加算電圧が前記第１の加算電圧以上であることを示す前記過電流制御信号が出力された場合に、前記第１の出力トランジスタのソースとグラウンドとの間に設けられた過電流制御トランジスタをオフにするステップと、
を備える定電圧電源回路の過電流保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧電源回路に関する。
【背景技術】
【０００２】
各種電子機器において、変動する入力電圧を一定の電圧にして出力する定電圧電源回路が利用されている。
【０００３】
特許文献１は、出力端子から所定の電流値を超える過電流が出力されないようにする過電流保護回路を有する定電圧電源回路を開示している。
【０００４】
特許文献２は、負荷に対する過電流を検出し負荷と過電流検出用抵抗との間に設けられたスイッチ素子のオン／オフを制御する過電流制御回路と、過電流検出用抵抗の電源側の端子と過電流制御回路との遮断を検出する検出回路とを有し、検出回路は、遮断を検出したときにスイッチ素子をオフとする電源回路を開示している。これにより、過電流検出用抵抗の電源側と過電流制御回路とが遮断された場合にも過電流保護が可能になるとされている。
【０００５】
特許文献３は、直流安定化電源回路における過電流保護回路において、回路構成の複雑化を防ぐことを目的として、短絡保護回路とリミット回路とを１つの回路に実装する構成を開示している。
【０００６】
特許文献４は、出力電流に対する過電流保護機能を有する安定化電源回路において、出力電圧の範囲を制限することなくいわゆるフの字型の電流遮断特性を実現できるようにすることを目的として、過電流を検出すると出力電流及び出力電圧を減少させる構成を開示している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３０９５６９号公報
【特許文献２】特開２００９−２４０００７号公報
【特許文献３】特開２００３−１８６５５４号公報
【特許文献４】特開２００２−２３８６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
近年、定電圧電源回路は、入力電圧の変動が大きい環境下で利用されることが多くなっている。例えば、車載の電子機器に電源を供給するバッテリの出力電圧は、放電時であるか充電時であるか等の状況に応じて大きく変化する。通常、バッテリの出力電圧は、放電時における数Ｖから充電時における数十Ｖまで変化する。
【０００９】
通常、数Ｖ程度の低い入力電圧に対しては、入出力電位差が小さいＬＤＯ(Low Dropout)タイプのレギュレータ回路が利用される。一方、数十Ｖの高い入力電圧に対しては、高耐圧、電力損失等を大きく取れるレギュレータ回路が利用される。大電流出力を要する場合には、ＩＣ内部で電力損失を許容することができないため、素子耐圧が大きいパワーデバイスと呼ばれるディスクリート素子により電力制御を行うと共にＩＣにおいて制御信号を扱うＬＤＯタイプのレギュレータ回路が利用される。
【００１０】
また、定電圧電源回路には、定電圧の供給を受けるマイクロコンピュータ等の電子機器を保護するために、過電流保護機能が必要となる。優れた過電流抑制効果が得られるものとして、特許文献１，４に記載されているようなフの字型の電流遮断特性がある。以下に、特許文献１に係る定電圧電源回路の構成、動作、及び問題点について説明する。図５は、特許文献１に係る定電圧電源回路の構成を示している。
【００１１】
図５において、定電圧電源回路１０１は、入力端子ＩＮに入力された入力電圧Ｖｉｎから所定の定電圧を生成し、出力電圧Ｖｏとして出力端子ＯＵＴから出力する。定電圧電源回路１０１は、定電圧回路部１０２及び過電流保護回路部１０３を備える。定電圧回路部１０２は、入力電圧Ｖｉｎを所定の定電圧に変換して出力電圧Ｖｏとして出力端子ＯＵＴから出力する。過電流保護回路部１０３は、出力端子ＯＵＴから出力される出力電流ｉｏが所定値以上になると、定電圧回路部１０２に対して出力電圧Ｖｏを低下させながら出力電流ｉｏを低下させ、いわゆるフの字特性を実現する。
【００１２】
定電圧回路部１０２は、所定の基準電圧Ｖｒｅｆを生成して出力する回路と、出力電圧Ｖｏを分圧して分圧電圧ＶＦＢを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２と、ゲートに入力された信号に応じて出力端子ＯＵＴから出力する電流ｉｏの制御を行うＰＭＯＳトランジスタからなる出力トランジスタＭ１と、分圧電圧ＶＦＢが基準電圧Ｖｒｅｆになるように出力トランジスタＭ１の動作制御を行う誤差増幅回路Ａ１とを有する。
【００１３】
また、過電流保護回路部１０３は、差動増幅回路Ａ２、ＰＭＯＳトランジスタＭ２，Ｍ３、ＮＭＯＳトランジスタＭ４、及び抵抗Ｒ３，Ｒ４を有する。また、差動増幅回路Ａ２は、ＰＭＯＳトランジスタＭ５，Ｍ６、ＮＭＯＳトランジスタＭ７，Ｍ８、及び定電流源１２で構成されている。誤差増幅回路Ａ１、基準電圧Ｖｒｅｆを発生する回路、及び抵抗Ｒ１，Ｒ２は、出力電圧制御部をなしている。ＰＭＯＳトランジスタＭ２は、電流検出トランジスタをなしている。抵抗Ｒ３は、電流−電圧変換回路をなしている。ＮＭＯＳトランジスタＭ４及び抵抗Ｒ４は、振幅拡張回路をなしている。
【００１４】
定電圧回路部１０２において、入力端子ＩＮと出力端子ＯＵＴとの間には出力トランジスタＭ１が接続し、出力端子ＯＵＴと接地電圧との間には抵抗Ｒ１及びＲ２が直列に接続している。誤差増幅回路Ａ１において、その出力端はＰＭＯＳトランジスタＭ１のゲートに接続し、非反転入力端には分圧電圧ＶＦＢが入力し、反転入力端には基準電圧Ｖｒｅｆが入力する。
【００１５】
過電流保護回路部１０３において、ＰＭＯＳトランジスタＭ２のソースは入力端子ＩＮに接続し、ＰＭＯＳトランジスタＭ２のゲートは出力トランジスタＭ１のゲートに接続している。ＰＭＯＳトランジスタＭ２のドレインと接地電圧との間には、抵抗Ｒ３が接続している。ＰＭＯＳトランジスタＭ２と抵抗Ｒ３との接続部は、差動増幅回路Ａ２の一方の入力端をなすＰＭＯＳトランジスタＭ６のゲートに接続している。また、入力端子ＩＮと接地電圧との間には、抵抗Ｒ４及びＮＭＯＳトランジスタＭ４が直列に接続している。差動増幅回路Ａ２の出力端、すなわちＰＭＯＳトランジスタＭ５とＮＭＯＳトランジスタＭ７との接続部は、ＮＭＯＳトランジスタＭ４のゲートに接続している。差動増幅回路Ａ２の他方の入力端には、分圧電圧ＶＦＢが入力する。入力端子ＩＮと出力トランジスタＭ１のゲートとの間には、ＰＭＯＳトランジスタＭ３が接続している。ＰＭＯＳトランジスタＭ３のゲートは、抵抗Ｒ４とＮＭＯＳトランジスタＭ４との接続部に接続している。
【００１６】
差動対をなすＰＭＯＳトランジスタＭ５及びＭ６の各ソースは互いに接続し、該接続部と入力端子との間には、定電流源１２が接続している。また、ＮＭＯＳトランジスタＭ７及びＭ８は、カレントミラー回路を形成している。ＮＭＯＳトランジスタＭ７及びＭ８の各ゲートは互いに接続し、該接続部は、ＮＭＯＳトランジスタＭ８のドレインに接続している。ＮＭＯＳトランジスタＭ７及びＭ８の各ソースは、それぞれ接地電圧に接続している。ＮＭＯＳトランジスタＭ７のドレインは、ＰＭＯＳトランジスタＭ５のドレインに接続し、該接続部は、差動増幅回路Ａ２の出力端をなし、ＮＭＯＳトランジスタＭ４のゲートに接続している。
【００１７】
ＮＭＯＳトランジスタＭ８のドレインは、ＰＭＯＳトランジスタＭ６のドレインに接続している。ＰＭＯＳトランジスタＭ５のソースに付加されている電圧Ｖｏｆは、ＰＭＯＳトランジスタＭ５，Ｍ６の差動対のオフセット電圧を表している。
【００１８】
このような構成において、誤差増幅回路Ａ１は、入力された分圧電圧ＶＦＢが基準電圧Ｖｒｅｆになるように、出力トランジスタＭ１の動作を制御する。
【００１９】
出力電流ｉｏが所定の過電流保護電流値未満の場合には、電流検出トランジスタＭ２のドレイン電流は小さく、抵抗Ｒ３における電圧降下が分圧電圧ＶＦＢにオフセット電圧Ｖｏｆを加えた電圧よりも小さいことから、ＰＭＯＳトランジスタＭ６がオンし、ＰＭＯＳトランジスタＭ５がオフし、ＰＭＯＳトランジスタＭ５のドレイン電圧がほぼ接地電圧となる。これにより、ＮＭＯＳトランジスタＭ４はオフし、ＮＭＯＳトランジスタＭ４のドレイン電圧、すなわちＰＭＯＳトランジスタＭ３のゲート電圧がほぼ入力電圧Ｖｉｎに等しくなる。これにより、ＰＭＯＳトランジスタＭ３がオフし、過電流保護動作は行われない。
【００２０】
一方、出力電流ｉｏが前記過電流保護電流値以上になると、抵抗Ｒ３の電圧降下が分圧電圧ＶＦＢにオフセット電圧Ｖｏｆを加えた電圧と等しくなる。そのため、ＰＭＯＳトランジスタＭ５のドレイン電圧は上昇し、ＮＭＯＳトランジスタＭ４がオンする。ＮＭＯＳトランジスタＭ４のソースが接地していることから、ＮＭＯＳトランジスタＭ４のドレイン電圧は、ほぼ接地電圧まで低下することができる。そのため、入力電圧Ｖｉｎが小さい場合でも、ＰＭＯＳトランジスタＭ３をオンさせることができる。ＰＭＯＳトランジスタＭ３がオンすると、出力トランジスタＭ１のゲート電圧が低下し、出力電流ｉｏの増加が抑制され、出力電圧Ｖｏが低下する。
【００２１】
出力電圧Ｖｏが低下すると、ＰＭＯＳトランジスタＭ５のゲート電圧も低下する。これにより、抵抗Ｒ３の電圧降下が小さくても過電流保護機能が機能し、出力電圧Ｖｏが低下し、出力電流ｉｏが低下する。出力端子ＯＵＴが接地電圧に短絡したときのＰＭＯＳトランジスタＭ６のゲート電圧は、オフセット電圧Ｖｏｆと同じ電圧になる。出力短絡時の出力電流ｉｏは、抵抗Ｒ３に流れている電流に、出力トランジスタＭ１と電流検出トランジスタＭ２との電流比を乗じた電流値となる。すなわち、オフセット電圧Ｖｏｆの電圧と抵抗Ｒ３の抵抗値によって短絡電流の大きさを設定することができる。
【００２２】
また、差動増幅回路Ａ２の出力電圧であるＰＭＯＳトランジスタＭ５のドレイン電圧の振幅は、上述したようにＮＭＯＳトランジスタＭ４及び抵抗Ｒ４で構成したインバータ回路により接地電圧から入力電圧Ｖｉｎまで拡張されている。そのため、入力電圧Ｖｉｎが小さい場合でも、ＰＭＯＳトランジスタＭ３のオン／オフ制御が可能となり、出力トランジスタＭ１を制御して過電流保護動作を行うことが可能となっている。
【００２３】
このように、特許文献１に係る定電圧電源回路においては、振幅の小さい差動増幅回路Ａ２の出力電圧が、ＮＭＯＳトランジスタＭ４及び抵抗Ｒ４からなるインバータ回路で構成した振幅拡張回路によって接地電圧から入力電圧Ｖｉｎ近傍まで振幅拡張され、出力トランジスタＭ１を直接制御するＰＭＯＳトランジスタＭ３のゲートに入力する。これにより、入力電圧Ｖｉｎが小さい場合でも、ＰＭＯＳトランジスタＭ３のオン／オフ制御が可能となり、出力トランジスタＭ１を制御して過電流保護動作を行うことが可能となっている。
【００２４】
ここで、特許文献１に係る定電圧電源回路においては、過電流が流れて出力電圧Ｖｏが低下すると、誤差増幅器Ａ１の出力が帰還動作により低下し、出力トランジスタＭ１のゲート電位が低下し、出力電圧Ｖｏを増加させる作用が働く。このとき、ＰＭＯＳトランジスタＭ３は、出力トランジスタＭ１のゲート電位を増加させ、出力電流ｉｏを低下させるように作用する。つまり、過電流を検出した状態では、トランジスタＭ３の電流制限動作とＡ１によるレギュレート動作とが相反し、オン／オン状態で出力トランジスタＭ１が制御されることになる。
【００２５】
従って、出力トランジスタＭ１の動作点は、誤差増幅器Ａ１の吸い込み電流とＰＭＯＳトランジスタＭ３の電流供給能力とのバランスにより決定される。しかし、電源（入力）電圧依存の少ない誤差増幅器Ａ１に対し、ＰＭＯＳトランジスタＭ３のドレイン電圧及びゲート電圧は入力電圧によって変動するため、出力トランジスタＭ１の動作点は、入力電圧によって変動する。つまり、特許文献１に係る定電圧電源回路においては、ＶｉｎとＶｏｕｔとの電位差が小さい場合には、高精度で過電流遮断特性を得られるが、電位差が大きい場合には、出力トランジスタＭ１の動作点が大きくずれるため、電流検出精度が低下し、過電流遮断特性の精度が低下するという問題がある。例えば、ＶｉｎがＶｏｕｔの１．２倍から１０倍程度の間で変動する条件において、このような問題が顕著となる。
【課題を解決するための手段】
【００２６】
一実施の形態においては、出力電圧に比例する帰還電圧と第１の基準電圧との比較結果により制御される第１の出力トランジスタと、第１の出力トランジスタのドレイン電流により制御され入力電圧を入力する入力端子と出力電圧を出力する出力端子との接続を切り替える第２の出力トランジスタとが設けられる。入力端子と第２の出力トランジスタとの間に配置される電流検出抵抗の両端電圧である入力電圧と短絡電圧との差分に基づいて過電流の発生が検出される。帰還電圧と第１の基準電圧の分圧である第２の基準電圧とを加算した第１の加算電圧と、過電流が発生した場合に出力される過電流検出電圧と第１の基準電圧の分圧である第３の基準電圧とを加算した第２の加算電圧との比較結果に基づいて、過電流制御信号が生成される。第１の出力トランジスタのソースとグラウンドとの間に過電流制御トランジスタが設けられる。過電流制御トランジスタは、第２の加算電圧が第１の加算電圧以上であることを示す過電流制御信号が出力された場合にオフとなる。
【発明の効果】
【００２７】
上記実施の形態によれば、入力電圧の変動が大きい場合であっても、レギュレート動作及び過電流保護動作を高い精度で行うことが可能となる。
【図面の簡単な説明】
【００２８】
【図１】実施の形態１に係る定電圧電源回路の構成を示す回路図である。
【図２】フの字型の電流遮断特性を示すグラフである。
【図３】実施の形態２に係る定電圧電源回路の構成を示す回路図である。
【図４】実施の形態３に係る定電圧電源回路の構成を示す回路図である。
【図５】従来の定電圧電源回路の構成を示す回路図である。
【発明を実施するための形態】
【００２９】
以下、図面を参照しつつ、実施の形態について説明する。尚、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００３０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部又は全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００３１】
更に、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似又は類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００３２】
実施の形態１
図１は、実施の形態１に係る定電圧電源回路１の構成を示している。定電圧電源回路１は、レギュレータ回路４、過電流検出回路５、過電流制御信号生成回路６、及び過電流制御回路７を有する。
【００３３】
レギュレータ回路４は、入力端子２に入力する入力電圧Ｖｉｎを一定の電圧値を有する出力電圧Ｖｏｕｔに調整して出力端子３から出力する。レギュレータ回路４は、第１の出力トランジスタＭ１及び第２の出力トランジスタＱ１を有する。第１の出力トランジスタＭ１は、出力電圧Ｖｏｕｔに比例する帰還電圧Ｖｆｂと、第１の基準電圧Ｖｒｅｆ１との比較結果により制御される。第２の出力トランジスタＱ１は、第１の出力トランジスタＭ１のドレイン電流により制御され、入力端子２と出力端子３との接続を切り替える。
【００３４】
過電流検出回路５は、電流検出抵抗Ｒ３の両端電圧である入力電圧Ｖｉｎと短絡電圧Ｖｓｈｏｒｔとの差分が所定値を超えた場合に、短絡電圧Ｖｓｈｏｒｔに比例する過電流検出電圧Ｖｓｕｂを出力する。電流検出抵抗Ｒ３は、入力端子２と第２の出力トランジスタＱ１との間に配置されている。
【００３５】
過電流制御信号生成回路６は、帰還電圧Ｖｆｂと第２の基準電圧Ｖｒｅｆ２とを加算した第１の加算電圧と、過電流検出電圧Ｖｓｕｂと第３の基準電圧とを加算した第２の加算電圧との比較結果である過電流制御信号（電圧）Ｖｃｏｎｔを出力する。第２及び第３の基準電圧Ｖｒｅｆ２，Ｖｒｅｆ３は、第１の基準電圧Ｖｒｅｆを分圧することにより生成される電圧である。
【００３６】
過電流制御回路７は、過電流制御トランジスタＭ３を有する。過電流制御トランジスタＭ３は、第１の出力トランジスタＭ１のソースとグラウンドＧ２との間に設けられ、上記第２の加算電圧（Ｖｓｕｂ＋Ｖｒｅｆ３）が上記第１の加算電圧（Ｖｆｂ＋Ｖｒｅｆ２）以上であることを示す過電流制御電圧Ｖｃｏｎｔが出力された場合に、オフとなる。
【００３７】
上記構成により、Ｖｓｕｂ＋Ｖｒｅｆ３＜Ｖｆｂ＋Ｖｒｅｆ２である場合（通常時）には、過電流制御トランジスタＭ３はオンとなり、第２に出力トランジスタＱ１は、第１の出力トランジスタＭ１のみにより制御され、通常のレギュレート動作が実行される。一方、Ｖｓｕｂ＋Ｖｒｅｆ３≧Ｖｆｂ＋Ｖｒｅｆ２である場合（過電流発生時）には、出力電圧Ｖｏｕｔが低下するため第１の出力トランジスタＭ１はオンとなるが、過電流制御トランジスタＭ３はオフとなる。これにより、第２の出力トランジスタＱ１のベース電流が減少し、第２の出力トランジスタＱ１がオフとなり、過電流抑制効果が得られる。
【００３８】
以下、上記定電圧電源回路１の構成についてより詳細に説明する。本実施の形態においては、第２の出力トランジスタＱ１及び電流検出抵抗Ｒ３は、定電圧電源回路１のＩＣパッケージ外に配置されるディスクリート素子である。これらの素子Ｑ１，Ｒ３は、発熱量が大きいためである。
【００３９】
レギュレータ回路４は、第１の出力トランジスタＭ１、第２の出力トランジスタＱ１、基準電源Ｖ１１、抵抗Ｒ２０，Ｒ２１，Ｒ２２、抵抗Ｒ１，Ｒ２、及びアンプＡ１を有する。基準電源Ｖ１１は、第１の基準電圧Ｖｒｅｆ１を生成する。抵抗Ｒ２０，Ｒ２１，Ｒ２２は、第１の基準電圧Ｖｒｅｆ１を分圧して第２の基準電圧Ｖｒｅｆ２及び第３の基準電圧Ｖｒｅｆ３を生成する。抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔを分圧して帰還信号Ｖｆｂを生成する。アンプＡ１は、第１の基準電圧Ｖｒｅｆ１と帰還信号Ｖｆｂとを比較してその差分を増幅する。本実施の形態においては、第１の出力トランジスタＭ１は、ＮＭＯＳトランジスタであり、第２の出力トランジスタＱ１は、ＰＮＰトランジスタである。第１の出力トランジスタＭ１は、アンプＡ１の出力信号を電流に変換し、第２の出力トランジスタＱ１のベース電流を制御する。
【００４０】
過電流検出回路５は、アンプＡ２、帰還抵抗Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３、及びトランジスタＭ２を有する。アンプＡ２は、入力電圧Ｖｉｎと短絡電圧Ｖｓｈｏｒｔとの差分を増幅する。トランジスタＭ２は、過電流検出電圧Ｖｓｕｂの出力を制御する。トランジスタＭ２のソースは、グラウンドＧ１に接続し、ゲートはアンプＡ２の出力端子に接続し、ドレインはアンプＡ２の短絡電圧が入力する端子（反転入力端子−）及び過電流制御信号生成回路６のトランジスタＭ６のゲートに接続している。
【００４１】
過電流制御信号生成回路６は、第１の差動対１１、第２の差動対１２、カレントミラー１３、第１の電流源Ｉ１２、及び第２の電流源Ｉ１３を有する。第１の差動対１１は、帰還電圧Ｖｆｂがゲートに入力するＰＭＯＳトランジスタＭ５と、過電流検出電圧Ｖｓｕｂがゲートに入力するＰＭＯＳトランジスタＭ６とからなり、帰還電圧Ｖｆｂと過電流検出電圧Ｖｓｕｂとの差分を増幅する。第２の差動対１２は、第２の基準電圧Ｖｒｅｆ２がゲートに入力するＰＭＯＳトランジスタＭ７と、第３の基準電圧Ｖｒｅｆ３がゲートに入力するＰＭＯＳトランジスタＭ８とからなり、第２の基準電圧Ｖｒｅｆ２と第３の基準電圧Ｖｒｅｆ３との差分を増幅する。カレントミラー１３は、ＮＭＯＳトランジスタＭ９とＮＭＯＳトランジスタＭ１０とからなる。トランジスタＭ９のドレインは、トランジスタＭ５のドレイン、トランジスタＭ７のドレイン、及び過電流制御トランジスタＭ３のゲートに接続する。トランジスタＭ１０のドレインは、トランジスタＭ６のドレイン及びトランジスタＭ８のドレインに接続し、ゲートはトランジスタＭ９のゲート及び自らのドレインに接続する。第１の電流源Ｉ１２は、第１の差動対１１に定電流を供給する。第２の電流源Ｉ１３は、第２の差動対１２に定電流を供給する。
【００４２】
過電流制御回路７を構成する過電流制御トランジスタＭ３は、ＮＭＯＳトランジスタであり、ソースがグラウンドＧ２に接続し、ドレインが第１の出力トランジスタＭ１のソースに接続している。過電流制御トランジスタＭ３は、ゲートに入力する過電流制御電圧Ｖｃｏｎｔが、Ｖｓｕｂ＋Ｖｒｅｆ３（第２の加算電圧）＜Ｖｆｂ＋Ｖｒｅｆ２（第１の加算電圧）の状態にあることを示す電圧である場合（通常時）にはオンとなり、Ｖｓｕｂ＋Ｖｒｅｆ３（第２の加算電圧）≧Ｖｆｂ＋Ｖｒｅｆ２（第１の加算電圧）の状態にあることを示す電圧である場合（過電流発生時）にはオフとなる。
【００４３】
以下、上記定電圧電源回路１の動作を説明する。先ず、レギュレート動作について説明する。レギュレータ回路４のＶｄｄに電源が供給されているとき、第１の基準電圧Ｖｒｅｆ１が生成されると共に、出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２により分圧して帰還電圧Ｖｆｂが生成される。
【００４４】
アンプＡ１は、第１の基準電圧Ｖｒｅｆ１と帰還電圧Ｖｆｂを比較し、差分増幅信号を第１の出力トランジスタＭ１のゲートに供給する。当該差分増幅信号は、第１の出力トランジスタＭ１によりドレイン電流に変換され、第２の出力トランジスタＱ１のベース電流を制御する。これにより、一定の出力電圧Ｖｏｕｔが生成される。
【００４５】
ここで、通常時（過電流非発生時）においては、過電流制御トランジスタＭ３はオンとなっているため、第１の出力トランジスタＭ１のドレイン電流は、過電流制御トランジスタＭ３により制御されない。
【００４６】
従って、帰還電圧Ｖｆｂは、アンプＡ１の帰還ル−プにより第１の基準電圧Ｖｒｅｆ１と等しくなるので、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（（Ｒ１＋Ｒ２）／（Ｒ２））×Ｖｒｅｆ１
となる。ここで、抵抗Ｒ１の抵抗値はＲ１、抵抗Ｒ２の抵抗値はＲ２とする。（以降、抵抗Ｒｘｘの抵抗値をＲｘｘと記し、ノード、端等子の名称でＶｘｘｘと示している点での電圧値をＶｘｘｘと記す。）
【００４７】
次に、過電流保護動作について説明をする。過電流の発生は、電流検出抵抗Ｒ３の両端電圧（Ｖｉｎ，Ｖｓｈｏｒｔ）を減算増幅回路である過電流検出回路５により検出し、過電流制御信号生成回路６により比較し、両電圧の差分が基準を超えたか否かを判定することにより行われる。
【００４８】
アンプＡ２は、抵抗Ｒ１０，Ｒ１１による帰還回路であり、反転入力端子（−）が非反転入力端子（＋）の電位と等しくなるように過電流検出電圧Ｖｓｕｂを出力する。ここで、抵抗Ｒ１０，Ｒ１２の抵抗値と抵抗Ｒ１１，Ｒ１３の抵抗値がそれぞれ同じであるときのアンプＡ３の増幅率をＡとすると、過電流検出電圧Ｖｓｕｂは、下記式（１）で表される。
Ｒ１０＝Ｒ１２、Ｒ１１＝Ｒ１３
Ｖｓｕｂ＝Ａ×（Ｖｉｎ−Ｖｓｈｏｒｔ）
Ａ＝（Ｒ１１／Ｒ１０）
Ｖｉｎ−Ｖｓｈｏｒｔ＝Ｉｏｕｔ×Ｒ３
よって、
Ｖｓｕｂ＝（Ｒ１１／Ｒ１０）×Ｉｏｕｔ×Ｒ３  ・・・（１）
【００４９】
従って、電流検出抵抗Ｒ３の両端電圧、即ち入力電圧Ｖｉｎと短絡電圧Ｖｓｈｏｒｔとの差電圧がＡ倍された電圧が電流検出信号Ｖｓｕｂとして出力される。
【００５０】
次に、過電流制御電圧Ｖｃｏｎｔの生成動作について説明する。過電流制御信号生成回路６は、原則的には、帰還信号Ｖｆｂと過電流検出電圧ＶｓｕｂとをＰＭＯＳトランジスタＭ５，Ｍ６の差動増幅により比較した結果に基づいて、通常のレギュレート動作と過電流保護動作とを切り替える過電流制御電圧Ｖｃｏｎｔを生成する。但し、本実施の形態においては、第２の基準電圧Ｖｒｅｆ２と第３の基準電圧Ｖｒｅｆ３とをＮＭＯＳトランジスタＭ７，Ｍ８の差動増幅により比較した結果が、上記帰還信号Ｖｆｂと過電流検出電圧Ｖｓｕｂとの比較結果に加えられる。
【００５１】
そして、Ｖｓｕｂ＋Ｖｒｅｆ３＜Ｖｆｂ＋Ｖｒｅｆ２の状態（通常時）においては、ＮＭＯＳトランジスタＭ９がオフとなり、過電流制御トランジスタＭ３がオンとなる。これにより、第１の出力トランジスタＭ１のみにより第２の出力トランジスタのオン／オフ制御が行われ、通常のレギュレート動作となる。
【００５２】
一方、Ｖｓｕｂ＋Ｖｒｅｆ３≧Ｖｆｂ＋Ｖｒｅｆ２の状態（過電流発生時）においては、出力電圧Ｖｏｕｔの低下により第１の出力トランジスタＭ１はオンとなるが、ＮＭＯＳトランジスタＭ９がＯＮとなり、過電流制御トランジスタＭ３がオフとなる。これにより、第２の出力トランジスタＱ１のベース電流が減少し、第２の出力トランジスタＱ１がオフとなり、過電流保護動作となる。
【００５３】
上記通常のレギュレート動作と過電流保護動作とが切り替わる時の過電流検出電圧Ｖｓｕｂの閾値電圧をＶｔｈとすると、Ｖｔｈは下記式（２）で表される。
Ｖｔｈ＝Ｖｆｂ＋Ｖｒｅｆ２−Ｖｒｅｆ３  ・・・（２）
ここで、Ｖｆｂは帰還電圧Ｖｆｂの電圧、Ｖｒｅｆ２は第２の基準電圧Ｖｒｅｆ２の電圧、Ｖｒｅｆ３は第３の基準電圧Ｖｒｅｆ３の電圧であり、全て基準電源Ｖ１１の出力電圧及び抵抗Ｒ２０，Ｒ２１，Ｒ２２，Ｒ１，Ｒ２の抵抗値の設定で決まる固定値である。
【００５４】
また、Ｖｔｈ＝Ｖｓｕｂとなる負荷電流Ｉｏｕｔは過電流検出電流Ｉｐｅａｋであるため、これを式（１）に加えると、Ｉｐｅａｋは下記式（３）で表わされる。
（Ｒ１１／Ｒ１０）×Ｉｐｅａｋ×Ｒ３＝Ｖｆｂ＋Ｖｒｅｆ２−Ｖｒｅｆ３
Ｉｐｅａｋ＝（Ｒ１０／（Ｒ１１×Ｒ３））×（Ｖｆｂ＋Ｖｒｅｆ２−Ｖｒｅｆ３）  ・・・（３）
【００５５】
また、Ｖｆｂが０Ｖであるため、短絡電流Ｉｓｈｏｒｔは下記式（４）で表わされる。
【００５６】
Ｉｓｈｏｒｔ＝（Ｒ１０／（Ｒ１１×Ｒ３））×（Ｖｒｅｆ２−Ｖｒｅｆ３）  ・・・（４）
【００５７】
図２は、上記過電流保護動作における電流遮断特性（ＤＣ特性）を示している。同図中、横軸は負荷電流Ｉｏｕｔを示し、縦軸は出力電圧Ｖｏｕｔを示している。同図は、「フの字特性」と呼ばれる電流遮断特性を示している。
【００５８】
当該フの字特性は、通常のレギュレート動作の特性と過電流保護動作の特性とが合わさることにより、負荷電流Ｉｏｕｔと出力電圧Ｖｏｕｔとの関係が「フ」字状となることからそう呼ばれる。同図において、Ａ点は、負荷電流Ｉｏｕｔが０の点、Ｂ点は、過電流の有無を検出して動作特性が切り替わる点、Ｃ点は、負荷が完全に短絡した点を示している。
【００５９】
通常のレギュレート動作の動作点は、負荷電流Ｉｏｕｔの増加に伴い、Ａ点からＢ点に向かって移動する。その後、負荷電流Ｉｏｕｔが増加して予め設定した電流値を超えると、過電流の発生が検出され、過電流保護動作に切り替わる。その後、過電流保護動作において負荷電流Ｉｏｕｔが制限されると、負荷のインピーダンスの低下に伴い出力電圧Ｖｏｕｔが低下するため、電流遮断特性はＢ点からＣ点の間を移動する。
【００６０】
即ち、通常のレギュレート動作において負荷電流Ｉｏｕｔが０から増加していくと、動作点はＡからＢ点に向かって移動する。その後、負荷電流Ｉｏｕｔが過電流検出電流を超えて過電流保護動作に入ると、負荷のインピーダンスの低下に応じてＢ点からＣ点に向かって動作点が移動する。そして、負荷が完全に短絡して出力Ｖｏｕｔが０になった時のＣ点の負荷電流Ｉｏｕｔが、短絡電流Ｉｓｈｏｒｔとなる。
【００６１】
ここで、Ａ点、Ｂ点、及びＣ点は、回路設計段階で計算式により設定することができるが、入力電圧Ｖｉｎの変動、回路定数のばらつき、温度変化等により変化する。しかし、本実施の形態によれば、入力電圧Ｖｉｎが大きく変動しても、過電流保護動作の特性における過電流検出電流ＩｐｅａｋのＢ点及び短絡電流ＩｓｈｏｒｔのＣ点の変動が抑制される。過電流検出回路５は、上述のように式（１）に従って動作し、入力電圧Ｖｉｎと短絡電圧Ｖｓｈｏｒｔとの差分に基づいて過電流を検出するため、入力電圧Ｖｉｎが大きく（例えば１〜１０倍に）変化した場合であっても、過電流の検出を正確に行うことができるからである。また、過電流検出電圧Ｖｓｕｂは、グラウンドＧ１を基準とした低電位の信号に変換され、レベルシフタとしての機能も果たされる。
【００６２】
また、過電流検出電流ＩｐｅａｋのＢ点は、式（３）に示すように、電流検出抵抗Ｒ３、抵抗Ｒ１，Ｒ２，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ２０，Ｒ２１，Ｒ２２、及び第１の基準電圧Ｖｒｅｆ１により定まる。即ち、式（３）には入力電圧Ｖｉｎが含まれないため、入力電圧Ｖｉｎが大きく変化した場合であっても、過電流検出電流ＩｐｅａｋのＢ点は影響を受けない。
【００６３】
また、短絡電流ＩｓｈｏｒｔのＣ点は、短絡電流Ｉｓｈｏｒｔの精度は、式（４）に示すように、電流検出素子Ｒ３、抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ２０，Ｒ２１，Ｒ２２、及び第１の基準電圧Ｖｒｅｆ１により定まる。即ち、式（４）には入力電圧Ｖｉｎが含まれないため、入力電圧Ｖｉｎが大きく変化した場合であっても、短絡電流ＩｓｈｏｒｔのＣ点は影響を受けない。
【００６４】
また、第１の出力トランジスタＭ１と過電流制御トランジスタＭ３とが縦積み（直列接続）となっていることから、チャネル長変調による両トランジスタＭ１，Ｍ３のドレイン電流の変動が抑制される。この効果は、入力電圧Ｖｉｎの変動に対しても同様であるため、過電流検出電流ＩｐｅａｋのＢ点及び短絡電流ＩｓｈｏｒｔのＣ点の変動は抑制される。
【００６５】
以上のように、本実施の形態によれば、入力電圧Ｖｉｎの変動があっても、通常のレギュレート動作と過電流保護動作との切り替えが適切に行われ、高精度な動作特性を実現することが可能となる。そのため、上記定電圧電源回路１は、出力電圧の変動が大きいバッテリから入力電圧Ｖｉｎの供給受ける車載向けの電子機器等に特に好適に用いることができる。
【００６６】
実施の形態２
図３は、実施の形態２に係る定電圧電源回路２１の構成を示している。当該定電圧電源回路２１と上記実施の形態１に係る定電圧電源回路１との相違点は、過電流制御信号生成回路２６にある。
【００６７】
本実施の形態に係る過電流制御信号生成回路２６は、実施の形態１に係る過電流制御信号生成回路６と同様の動作を行うフォールデッドカスコードタイプの増幅回路である。過電流制御信号生成回路２６は、過電流制御信号生成回路６の構成素子に加え、ＰＭＯＳトランジスタＭ２１，Ｍ２２、ＮＭＯＳトランジスタＭ２３〜Ｍ２６、及び第３の定電流源Ｉ２１を有する。図３に示す構成は、周知のフォールデッドカスコードタイプの増幅回路の構成を適用したものであるため、その構成及び動作についての説明は省略する。
【００６８】
フォールデッドカスコードタイプの増幅回路は、通常の差動増幅回路より入力電圧の範囲が広いため、過電流検出電圧Ｖｓｕｂの入力レベルが低くても動作することができる。即ち、入力電圧Ｖｉｎと短絡電圧Ｖｓｈｏｒｔとの差分が小さくても、過電流を検出できることが可能となる。これにより、電流遮断特性の過電流検出電流ＩｐｅａｋのＢ点付近の特性を、実施の形態１より向上させることが可能となる。或いは、Ｂ点付近の精度をそのままとし、電流検出抵抗Ｒ３を小さくすることにより、電流検出抵抗Ｒ３による電位降下を小さくし、入力電圧Ｖｉｎと短絡電圧Ｖｓｈｏｒｔとの差分が小さくても過電流検出動作を行うことができるようにすることも可能となる。本実施の形態は、このような利点から、電圧変動が大きいバッテリから電源供給を受ける車載向けの電子機器に特に適するものである。
【００６９】
実施の形態３
図４は、実施の形態３に係る定電圧電源回路３１の構成を示している。本実施の形態に係る定電圧電源回路３１は、上記実施の形態１，２における過電流保護動作と同様の動作を、プログラム制御によるデジタル処理により実現するものである。
【００７０】
本実施の形態に係るレギュレータ回路３４は、上記実施の形態１，２と異なり、第２及び第３の基準電圧Ｖｒｅｆ２，Ｖｒｅｆ３を生成する回路を持たない。
【００７１】
本実施の形態に係る過電流検出回路３５は、減算器４１及びアンプＡ３を有する。入力電圧Ｖｉｎ及び短絡電圧Ｖｓｈｏｒｔは減算器４１に入力し、両電圧Ｖｉｎ，Ｖｓｈｏｒｔの差分が所定値を超えた場合に、アンプＡ３が当該短絡電圧Ｖｓｈｏｒｔに比例する過電流検出電圧Ｖｓｕｂを出力する。
【００７２】
本実施の形態に係る過電流制御信号生成回路３６は、ロジック回路４５、第１のＡＤ変換器４６、第２のＡＤ変換器４７、及びＤＡ変換器４８を有する。ロジック回路４５は、プログラムに従って演算処理を行うマイクロコンピュータ、ＰＬＤ(Programmable Logic Device)等である。第１及び第２のＡＤ変換器４６，４７は、帰還電圧Ｖｆｂ、第１の基準電圧Ｖｒｅｆ１、及び過電流検出電圧ＶｓｕｂをＡＤ変換し、各デジタルデータをロジック回路４５に出力する。ＤＡ変換器４８は、ロジック回路４５により生成されたデジタルデータをＤＡ変換し、過電流制御電圧Ｖｃｏｎｔを出力する。
【００７３】
ロジック回路４５は、第１及び第２のＡＤ変換器４６から供給された第１の基準電圧Ｖｒｅｆ１のデジタルデータに基づいて、第２の基準電圧Ｖｒｅｆ２に相当するデジタルデータ及び第３の基準電圧Ｖｒｅｆ３に相当するデジタルデータを生成する。その後、ロジック回路４５は、帰還電圧Ｖｆｂ、過電流検出電圧Ｖｓｕｂ、第２の基準電圧Ｖｒｅｆ２、及び第３の基準電圧Ｖｒｅｆ３の各デジタルデータに基づいて、帰還電圧Ｖｆｂと第２の基準電圧Ｖｒｅｆ２とを加算した第１の加算電圧と過電流検出電圧Ｖｓｕｂと第３の基準電圧Ｖｒｅｆ３とを加算した第２の加算電圧との比較結果である過電流制御電圧Ｖｃｏｎｔに相当するデジタルデータを出力する。ＤＡ変換器４８は、当該デジタルデータをＤＡ変換し、過電流制御電圧Ｖｃｏｎｔを出力する。
【００７４】
これにより、過電流制御信号生成回路３６は、上記実施の形態１，２に係る過電流制御信号生成回路６，２６と同様に、過電流制御電圧Ｖｃｏｎｔを生成することができる。過電流制御トランジスタＭ３の動作は、上記実施の形態１，２と同様である。
【００７５】
このように、上述の過電流保護動作を、ソフトウェア的な手段を利用することにより行うことも可能である。これにより、各種の電子機器に対してハードウェアの共通化を図ることができる。また、プログラムのアップデート等によるメンテナンス性の向上を図ることができる。また、本実施の形態によれば、第２及び第３の基準電圧Ｖｒｅｆ２，Ｖｒｅｆ３を生成する分圧抵抗等の回路を不要にすることができる。
【００７６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施の形態においては、レギュレータ回路４，３４内に電流検出抵抗Ｒ３が含まれる構成を示したが、これは図面上の便宜のためであって、本発明の技術的範囲を規定するものではない。また、上記実施の形態に係る定電圧電源回路は、車載向けの電子機器だけでなく、家電等の様々な電子機器において好適に利用できるものであることは無論である。
【符号の説明】
【００７７】
１，２１，３６  定電圧電源回路
２  入力端子
３  出力端子
４，３４  レギュレータ回路
５，３５  過電流検出回路
６，２６，３６  過電流制御信号生成回路
７  過電流制御回路
１１  第１の差動対
１２  第２の差動対
１３  カレントミラー
４１  減算器
４５  ロジック回路
４６  第１のＡＤ変換器
４７  第２のＡＤ変換器
４８  ＤＡ変換器
Ａ１，Ａ２，Ａ３  アンプ
Ｍ１，Ｍ２，Ｍ３，Ｍ９，Ｍ１０  ＮＭＯＳトランジスタ（ＭＡ：第１の出力トランジスタ、Ｍ３：過電流制御トランジスタ、Ｍ９：第５のトランジスタ、Ｍ１０：第６のトランジスタ）
Ｍ５，Ｍ６，Ｍ７，Ｍ８  ＰＭＯＳトランジスタ（Ｍ５：第１のトランジスタ、Ｍ６：第２のトランジスタ、Ｍ７：第３のトランジスタ、Ｍ８：第４のトランジスタ）
Ｉ１２  第１の定電流源
Ｉ１３  第２の定電流源
Ｉ２１  第３の定電流源
Ｒ１，Ｒ２，Ｒ３，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ２０，Ｒ２１，Ｒ２２  抵抗（Ｒ３：電流検出抵抗）
Ｑ１  ＰＮＰトランジスタ（第２の出力トランジスタ）
Ｖ１１  基準電源
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
Ｖｆｂ  帰還電圧
Ｖｒｅｆ１  第１の基準電圧
Ｖｒｅｆ２  第２の基準電圧
Ｖｒｅｆ３  第３の基準電圧
Ｖｓｈｏｒｔ  短絡電圧
Ｖｓｕｂ  過電流検出電圧
Ｖｃｏｎｔ  過電流制御電圧（過電流制御信号）
【図１】
2013235469.tif 000003
【図２】
2013235469.tif 000004
【図３】
2013235469.tif 000005
【図４】
2013235469.tif 000006
【図５】
2013235469.tif 000007