(57)【要約】【課題】処理時間の短縮を図ることができる非線形処理型プリコーディング処理装置を提供する。【解決手段】チャネル情報の更新に応じて、非線形処理型プリコーディング処理のうちチャネル情報のみで計算する第１部分を演算する第１演算部１０１と、第１演算部１０１の演算結果を格納するメモリ１０１１と、送信信号に対してメモリ１０１１に格納されている第１演算部１０１の演算結果を用いて前記第１部分以外の残りの非線形処理型プリコーディング処理の部分を演算する第２演算部１０２と、を備えたことを特徴とする。【選択図】図１
2013243424.tif 000002
【特許請求の範囲】
【請求項１】
マルチユーザＭＩＭＯシステムにおいて、送信信号に対して予めユーザ間干渉を取り除くための非線形処理型プリコーディング処理を行う非線形処理型プリコーディング処理装置であり、
チャネル情報の更新に応じて、非線形処理型プリコーディング処理のうちチャネル情報のみで計算する第１部分を演算する第１演算部と、
前記第１演算部の演算結果を格納する記憶部と、
前記送信信号に対して、前記記憶部に格納されている前記第１演算部の演算結果を用いて、前記第１部分以外の残りの非線形処理型プリコーディング処理の部分を演算する第２演算部と、
を備えたことを特徴とする非線形処理型プリコーディング処理装置。
【請求項２】
前記第１演算部は、チャネル行列がＱＲ分解又はＬＱ分解された結果の三角行列の要素を用いた除算を行うことを特徴とする請求項１に記載の非線形処理型プリコーディング処理装置。
【請求項３】
前記第２演算部は、あるユーザ宛の送信信号に対してそれ以外のユーザ宛の送信信号から受ける干渉を除去する演算を行い、この演算結果を直ぐにそれ以外のユーザ宛の送信信号に対する干渉除去の演算に用いることを特徴とする請求項１又は２に記載の非線形処理型プリコーディング処理装置。
【請求項４】
前記第２演算部において、前記干渉を除去する演算を行う際に、ユーザ間干渉量が所定の閾値を超えているか否かを判断する閾値判定器を備え、前記閾値判定機の判定結果が閾値未満である場合には前記干渉を除去する演算器への入力を出力としてバイパスすることを特徴とする請求項３に記載の非線形処理型プリコーディング処理装置。
【請求項５】
前記第２演算部によるユーザ間干渉除去後の送信信号のうち得られたものから、ユニタリ行列との乗算を行うことを特徴とする請求項３又は４に記載の非線形処理型プリコーディング処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非線形処理型プリコーディング処理装置に関する。
【背景技術】
【０００２】
複数の送受信アンテナを用いるＭＩＭＯ（Multiple Input Multiple Output）システムが次世代の無線通信システムで幅広く用いられようとしている。図９に、シングルユーザＭＩＭＯシステムと、マルチユーザＭＩＭＯシステムの概念図を示す。マルチユーザＭＩＭＯシステムは、２本以上のアンテナを備えた送信機が１本以上のアンテナを備えた複数の受信機（ユーザ）を、同一時刻、且つ同一周波数で空間多重接続させて通信するものである。シングルユーザＭＩＭＯシステムでは送信機又は受信機のうち少ないアンテナ本数によって空間多重数が制約されるが、マルチユーザＭＩＭＯシステムによれば、シングルユーザＭＩＭＯシステムに比べて、システムスループットを大幅に向上させることが可能である。
【０００３】
マルチユーザＭＩＭＯシステムでは、送信側で予めユーザ間干渉を取り除くためのプリコーディング処理を行う。プリコーディング処理は、線形処理（線形処理型プリコーディング処理）と、「Tomlinson-Harashima Precoding」等の非線形処理（非線形処理型プリコーディング処理）と、に大別される。例えば非特許文献１に示されるように、プリコーディング処理を非線形処理で行う方が線形処理に比べて高い性能が得られることが知られている。
【０００４】
図１０は、「Tomlinson-Harashima Precoding」を用いた非線形処理型プリコーディング処理装置１のブロック図である。図１１は、図１０に示す「Interference Cancel & Modulo」部のブロック図である。図１２は、図１０に示す「Weight Coefficient」部のブロック図である。但し、図１１及び図１２は空間多重レイヤ数が４の場合である。
【０００５】
図１１において、ｘｋは図１０の送信信号ベクトルＸの要素であり、ｋ番目の空間多重レイヤの送信信号である。ｒｎｍは、チャネル行列ＨがＱＲ分解された結果の上三角行列Ｒのｍ行ｎ列の要素である。ｘ〜ｋは、ｋ番目の空間多重レイヤの「Interference Cancel & Modulo」処理後のデータである。Ｄ１は複素除算器（除算回数は１回）である。Ｍｏｄは複素剰余演算器である。Ｍ１Ｓ１は複素乗算・減算器（乗算回数は１回、減算回数は１回）である。Ｍ２Ｓ２は複素乗算・減算器（乗算回数は２回、減算回数は２回）である。Ｍ３Ｓ３は複素乗算・減算器（乗算回数は３回、減算回数は３回）である。
【０００６】
図１２において、ｘ〜ｋは、ｋ番目の空間多重レイヤの「Interference Cancel & Modulo」処理後のデータであり、「Interference Cancel & Modulo」部から入力される。ｑｎｍは、チャネル行列ＨがＱＲ分解された結果のユニタリ行列Ｑのｍ行ｎ列の要素である。ｘ^ｋはｋ番目の空間多重レイヤの「Weight Coefficient」処理後のデータ（プリコーディング後の送信信号ベクトルＸ^の要素）である。Ｍ１は複素乗算器（乗算回数は１回）である。Ａ４は複素加算器（加算回数は４回）である。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】T. Matsumoto, N. Miyazaki, S. Konishi, "A Proposal of DPC Beamforming for Open Loop Multiuser MIMO Transmissions", IEEE International Conference on Communications 2010.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、上述した従来の非線形処理型プリコーディング処理装置では処理時間が長いという課題がある。図１１の「Interference Cancel & Modulo」部では、ｘ〜２を算出するためには、前段の処理結果であるｘ〜１が必要であり、ｘ〜３及びｘ〜４についても同様である。このため、ｘ〜１からｘ〜４までを算出し終えるまでに必要な処理時間は、図１３に示される。又、図１２の「Weight Coefficient」部では、ｘ^１からｘ^４までを算出し終えるまでに必要な処理時間は、図１４に示される。
【０００９】
本発明は、このような事情を考慮してなされたもので、処理時間の短縮を図ることができる非線形処理型プリコーディング処理装置を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明に係る非線形処理型プリコーディング処理装置は、マルチユーザＭＩＭＯシステムにおいて、送信信号に対して予めユーザ間干渉を取り除くための非線形処理型プリコーディング処理を行う非線形処理型プリコーディング処理装置であり、チャネル情報の更新に応じて、非線形処理型プリコーディング処理のうちチャネル情報のみで計算する第１部分を演算する第１演算部と、前記第１演算部の演算結果を格納する記憶部と、前記送信信号に対して、前記記憶部に格納されている前記第１演算部の演算結果を用いて、前記第１部分以外の残りの非線形処理型プリコーディング処理の部分を演算する第２演算部と、を備えたことを特徴とする。
【００１１】
本発明に係る非線形処理型プリコーディング処理装置において、前記第１演算部は、チャネル行列がＱＲ分解又はＬＱ分解された結果の三角行列の要素を用いた除算を行うことを特徴とする。
【００１２】
本発明に係る非線形処理型プリコーディング処理装置において、前記第２演算部は、あるユーザ宛の送信信号に対してそれ以外のユーザ宛の送信信号から受ける干渉を除去する演算を行い、この演算結果を直ぐにそれ以外のユーザ宛の送信信号に対する干渉除去の演算に用いることを特徴とする。
【００１３】
本発明に係る非線形処理型プリコーディング処理装置においては、前記第２演算部において、前記干渉を除去する演算を行う際に、ユーザ間干渉量が所定の閾値を超えているか否かを判断する閾値判定器を備え、前記閾値判定機の判定結果が閾値未満である場合には前記干渉を除去する演算器への入力を出力としてバイパスすることを特徴とする。
【００１４】
本発明に係る非線形処理型プリコーディング処理装置においては、前記第２演算部によるユーザ間干渉除去後の送信信号のうち得られたものから、ユニタリ行列との乗算を行うことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、処理時間の短縮を図ることができる非線形処理型プリコーディング処理装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例１に係る「改良型Interference Cancel & Modulo」部１００のブロック図である。
【図２】「改良型Interference Cancel & Modulo」部１００における処理時間を示す図表である。
【図３】本発明の実施例２に係る複素乗算・減算器Ｍ１Ｓ１の概念図である。
【図４】従来の複素乗算・減算器Ｍ１Ｓ１の構成例である。
【図５】本発明の実施例２に係る複素乗算・減算器Ｍ１Ｓ１の構成例である。
【図６】本発明の実施例３に係る「改良型Weight Coefficient」部２００のブロック図である。
【図７】「改良型Weight Coefficient」部２００における各ブロックの演算量および処理時間を示す図表である。
【図８】本発明に係る効果を説明するための処理時間の比較を示す図である。
【図９】シングルユーザＭＩＭＯシステムとマルチユーザＭＩＭＯシステムの概念図である。
【図１０】「Tomlinson-Harashima Precoding」を用いた非線形処理型プリコーディング処理装置１のブロック図である。
【図１１】従来の「Interference Cancel & Modulo」部のブロック図である。
【図１２】従来の「Weight Coefficient」部のブロック図である。
【図１３】従来の「Interference Cancel & Modulo」部における処理時間を示す図表である。
【図１４】従来の「Weight Coefficient」部における処理時間を示す図表である。
【発明を実施するための形態】
【００１７】
以下、図面を参照し、本発明の実施形態について説明する。本発明に係る非線形処理型プリコーディング処理装置は、図１０に示す構成と同様である。但し、本発明では、図１０の非線形処理型プリコーディング処理装置１において、「Interference Cancel & Modulo」部、又は「Weight Coefficient」部を改良することによって、処理時間の短縮を図る。
【実施例１】
【００１８】
実施例１では、「Interference Cancel & Modulo」部を改良する。図１は、本発明の実施例１に係る「Interference Cancel & Modulo」部（以下、「改良型Interference Cancel & Modulo」部と称する）１００のブロック図である。図１の「改良型Interference Cancel & Modulo」部１００は、図１０の非線形処理型プリコーディング処理装置１において、空間多重レイヤ数が４の場合である。
【００１９】
図１において、「改良型Interference Cancel & Modulo」部１００は、第１演算部１０１と第２演算部１０２を有する。第１演算部１０１は、除算回数が１回である複素除算器Ｄ１と、メモリ１０１１とから構成される。第２演算部１０２は、複素剰余演算器Ｍｏｄと、乗算回数が１回である複素乗算器Ｍ１と、乗算回数が１回かつ減算回数が１回である複素乗算・減算器Ｍ１Ｓ１と、遅延時間が１ステージ分である遅延器Ｗ１とから構成される。
【００２０】
図１１に示す従来の「Interference Cancel & Modulo」部では、入力データｘ１〜ｘ４が入力される度に、式（１）〜（４）の計算を行っている。
【００２１】
【数１】
2013243424.tif 000003
【００２２】
但し、ｘｋはｋ番目の空間多重レイヤの送信信号である。ｒｎｍは、チャネル行列ＨがＱＲ分解された結果の上三角行列Ｒのｍ行ｎ列の要素である。ｘ〜ｋは、ｋ番目の空間多重レイヤの「Interference Cancel & Modulo」処理後のデータである。
【００２３】
一方、本実施例１では、第１演算部１０１は、チャネル情報（チャネル行列Ｈ、又は、チャネル行列ＨがＱＲ分解された結果の上三角行列Ｒ）の更新に応じて、式（５）〜（８）の計算を行う。この計算タイミングとしては、チャネル行列Ｈが更新された時、又は、チャネル行列ＨがＱＲ分解された時、などである。これは、チャネル情報が更新される頻度は、入力データｘ１〜ｘ４（送信信号）が更新される頻度に比べて、圧倒的に少ないことによる。例えば、ＬＴＥ（Long Term Evolution）システムの場合、チャネル情報が更新される頻度は、送信信号が更新される頻度の１／１５０程度である。このため、チャネル情報のみで計算する部分は、チャネル情報が更新された時にのみ計算すればよい。これにより、処理時間の短縮を図る。特に、処理時間が長い除算の回数を削減する。
【００２４】
【数２】
2013243424.tif 000004
【００２５】
第１演算部１０１は、計算結果「Ｒ１１、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２、Ｒ３３、Ｒ４１、Ｒ４２、Ｒ４３、Ｒ４４」をメモリ１０１１に格納する。
【００２６】
又、本実施例１では、第２演算部１０２は、入力データｘ１〜ｘ４が更新される度に、式（９）〜（１２）の計算を行う。
【００２７】
【数３】
2013243424.tif 000005
【００２８】
図１１に示す従来の「Interference Cancel & Modulo」部では、ｘ〜ｋが算出されるまではｘ〜ｋ＋１の計算を開始できなかった。しかし、本実施例１の「改良型Interference Cancel & Modulo」部１００では、第２演算部１０２は、入力データｘｋが入力されると直ぐに、メモリ１０１１に格納されている「Ｒ１１、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２、Ｒ３３、Ｒ４１、Ｒ４２、Ｒ４３、Ｒ４４」を使用して出力データｘ〜ｋの計算を開始できる。これにより、処理時間の短縮が可能である。
【００２９】
図２に、本実施例１の「改良型Interference Cancel & Modulo」部１００におけるｘ〜１からｘ〜４までを算出し終えるまでに必要な処理時間を示す。但し、図２において、「改良型Interference Cancel & Modulo」部の処理時間では、チャネル情報の更新時にのみ計算する部分（第１演算部１０１の処理時間）は、並列処理が可能であること、及び、チャネル情報の更新頻度は入力データの更新頻度に比べて極めて少ないことから、全体の処理時間に対するインパクトが極めて少ない（０．０３ステージ相当である）ため無視している。
【００３０】
図２に示されるように本実施例１の「改良型Interference Cancel & Modulo」部の処理時間は、図１３に示される従来の「Interference Cancel & Modulo」部の処理時間に比べて、８／３０に短縮される。
【実施例２】
【００３１】
実施例２は実施例１の改良である。実施例２では、図１の第２演算部１０２に備わる複素乗算・減算器Ｍ１Ｓ１を、図３に示すように、Ｒａの値が閾値Ｔｈ未満である場合には「ｙ＝ｘ２」となるように内部データパスを変更するように、変更する。これにより、演算量の削減やＣＭＯＳ回路の低消費電力化を図ることができる。これは、マルチユーザＭＩＭＯシステムでは、ユーザ間の干渉の大きさを表す要素Ｒａの値が小さければ、干渉除去に相当するプリコーディング処理を省略しても、性能への影響が少ないことを利用したものである。
【００３２】
図４に、実施例１の複素乗算・減算器Ｍ１Ｓ１の構成を示す。図５に、本実施例２の複素乗算・減算器Ｍ１Ｓ１の構成を示す。図５に示されるように、本実施例２の複素乗算・減算器Ｍ１Ｓ１では、図４の複素乗算・減算器Ｍ１Ｓ１の構成（複素乗算器ＣＭＵＬ及び複素減算器ＣＳＵＢ）に対して、１つのしきい値判定器と４つのマルチプレクサＭＸ、及び、それらを接続する信号線を追加することで実現できる。なお、閾値Ｔｈの値は、パラメータとして固定的に設定してもよく、又は、無線環境に応じて動的に設定してもよい。
【実施例３】
【００３３】
実施例３では、「Weight Coefficient」部を改良する。図６は、本発明の実施例３に係る「Weight Coefficient」部（以下、「改良型Weight Coefficient」部と称する）２００のブロック図である。図６の「改良型Weight Coefficient」部２００は、図１０の非線形処理型プリコーディング処理装置１において、空間多重レイヤ数が４の場合である。図６の「改良型Weight Coefficient」部２００は、図１０の非線形処理型プリコーディング処理装置１において、図１１に示す従来の「Interference Cancel & Modulo」部と組み合わせてもよく、又は、図１に示す実施例１の「改良型Interference Cancel & Modulo」部と組み合わせてもよい。
【００３４】
図６において、「改良型Weight Coefficient」部２００は、乗算回数が１回である複素乗算器Ｍ１と、乗算回数が１回かつ加算回数が１回である複素乗算・加算器Ｍ１Ａ１と、遅延時間が１ステージ分である遅延器Ｗ１とから構成される。「改良型Weight Coefficient」部２００は、チャネル行列ＨがＱＲ分解された結果のユニタリ行列Ｑを、ユーザ間干渉除去後の送信信号ｘ〜１〜ｘ〜４に乗算する。
【００３５】
「改良型Weight Coefficient」部２００では、入力データｘ〜１〜ｘ〜４の入力タイミングに時間差があることを利用して、非線形処理型プリコーディング処理装置の全体として効率的な計算を行う。図１１に示す従来の「Interference Cancel & Modulo」部であっても、図１に示す実施例１の「改良型Interference Cancel & Modulo」部であっても、入力データｘ〜１〜ｘ〜４の入力タイミングは、入力データｘ〜１、ｘ〜２、ｘ〜３、ｘ〜４の順に時間差がある。そこで、「改良型Weight Coefficient」部２００では、入力された入力データを使用して計算できる部分から、順次、出力データｘ^１〜ｘ^４の計算を行っていく。これにより、非線形処理型プリコーディング処理装置の全体としての処理時間の短縮を図る。
【００３６】
図７に、「改良型Weight Coefficient」部２００における各ブロックの演算量および処理時間を示す。本実施例３では、「改良型Weight Coefficient」部２００自体の処理時間は、図１２に示す従来の「Weight Coefficient」部の処理時間よりも長くなるが、入力データｘ〜１〜ｘ〜４が全て揃わなくても計算を開始できるので、非線形処理型プリコーディング処理装置の全体としての処理時間を短縮できる。
【００３７】
なお、本実施例３において、さらに実施例２を組み合わせるようにしてもよい。
【００３８】
上述した実施形態によれば、非線形処理型プリコーディング処理装置の処理時間を短縮できる。図８に、処理時間の比較結果を示す。図８（１）は、従来の「Interference Cancel & Modulo」部と従来の「Weight Coefficient」部を用いた場合であり、処理時間は「３４ステージ」である。
【００３９】
図８（２）は、実施例１の「改良型Interference Cancel & Modulo」部と従来の「Weight Coefficient」部を用いた場合であり、処理時間は「１２ステージ」である。従って、図８（２）では、図８（１）の従来技術に比べて、処理時間が１２／３４に短縮される。
【００４０】
図８（３）は、従来の「Interference Cancel & Modulo」部と実施例３の「改良型Weight Coefficient」部を用いた場合であり、処理時間は「３２ステージ」である。従って、図８（３）では、図８（１）の従来技術に比べて、処理時間が３２／３４に短縮される。
【００４１】
図８（４）は、実施例１の「改良型Interference Cancel & Modulo」部と実施例３の「改良型Weight Coefficient」部を用いた場合であり、処理時間は「１０ステージ」である。従って、図８（４）では、図８（１）の従来技術に比べて、処理時間が１０／３４に短縮される。
【００４２】
又、実施例２を適用すれば、ＣＭＯＳ回路の低消費電力化を図ることができる。
【００４３】
本実施形態によれば、非線形処理型プリコーディング処理装置の処理時間が短縮されることによって送信処理に要する時間の短縮を図ることができる。これにより、マルチユーザＭＩＭＯシステムにおける遅延時間の低減に寄与して、ＱｏＳの低下を防止したり、スループットの低下を防止したりする効果が期待できる。
【００４４】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【００４５】
例えば、上述した実施形態では、チャネル行列をＱＲ分解したが、ＬＱ分解した結果を用いるようにしてもよい。
【符号の説明】
【００４６】
１…非線形処理型プリコーディング処理装置、１００…「改良型Interference Cancel & Modulo」部、１０１…第１演算部、１０２…第２演算部、２００…「改良型Weight Coefficient」部、１０１１…メモリ（記憶部）
【図１】
2013243424.tif 000006
【図２】
2013243424.tif 000007
【図３】
2013243424.tif 000008
【図４】
2013243424.tif 000009
【図５】
2013243424.tif 000010
【図６】
2013243424.tif 000011
【図７】
2013243424.tif 000012
【図８】
2013243424.tif 000013
【図９】
2013243424.tif 000014
【図１０】
2013243424.tif 000015
【図１１】
2013243424.tif 000016
【図１２】
2013243424.tif 000017
【図１３】
2013243424.tif 000018
【図１４】
2013243424.tif 000019