(57)【要約】【課題】配線板の層数が少ない場合でも、インダクタの性能を確保できる配線板及び配線板の製造方法を提供する。【解決手段】配線板１０は、第１面Ｆと第２面Ｓとを有する基材２０と、基材２０を貫通する第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅ及び第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆと、基材２０の第１面Ｆ側に形成され、第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅと第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆを接続する第１導体パターン３３Ｂ，３３Ｃと、基材２０の第２面Ｓ側に形成され、第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅと第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆを接続する第２導体パターン３４Ａ，３４Ｂ，３４Ｃとを備え、これらの第１スルーホール導体及び第２スルーホール導体、第１導体パターン、第２導体パターンは、インダクタＬを構成する。【選択図】図１
2013008895.tif 000002
【特許請求の範囲】
【請求項１】
第１面と該第１面とは反対側の第２面とを有し、第１貫通孔、第２貫通孔及び開口部が設けられている基材と、
前記基材の第１面上に設けられている第１導体パターンと、
前記基材の第２面上に設けられている第２導体パターンと、
前記第１貫通孔の内部に設けられ、前記第１導体パターンと前記第２導体パターンとを接続する第１スルーホール導体と、
前記第２貫通孔の内部に設けられ、前記第１導体パターンと前記第２導体パターンとを接続する第２スルーホール導体と、
前記開口部の内部に設けられている磁性体と、
を備える配線板であって、
前記第１スルーホール導体と前記第２スルーホール導体とは、前記第１導体パターン及び前記第２導体パターンにより接続されており、
前記第１スルーホール導体及び前記第２スルーホール導体は、前記磁性体を挟んで互いに対向する箇所に設けられている配線板。
【請求項２】
前記基材の第１面上には第１絶縁層が形成され、前記基材の第２面上には第２絶縁層が形成され、前記第１貫通孔及び前記第２貫通孔は、前記第１絶縁層と前記基材と前記第２絶縁層とを貫通する請求項１に記載の配線板。
【請求項３】
前記基材の内部又は前記第１絶縁層上にはキャパシタが設けられ、該キャパシタの電極は前記第１スルーホール導体及び前記第２スルーホール導体と電気的に接続されている請求項２に記載の配線板。
【請求項４】
前記第１スルーホール導体と前記第２スルーホール導体とを接続する前記第１導体パターン及び前記第２導体パターンは、直線状に延びている請求項１乃至３の何れか１項に記載の配線板。
【請求項５】
前記第１貫通孔の内部及び前記第２貫通孔の内部には、めっきが充填されている請求項１乃至４の何れか１項に記載の配線板。
【請求項６】
前記第１スルーホール導体及び前記第２スルーホール導体はインダクタを構成する請求項１乃至５の何れか１項に記載の配線板。
【請求項７】
前記磁性体の厚みは、前記基材の厚みとほぼ同一である請求項１乃至６の何れか１項に記載の配線板。
【請求項８】
前記磁性体は、樹脂に磁性粒子を分散させてなる請求項１乃至７の何れか１項に記載の配線板。
【請求項９】
前記磁性粒子の平均粒径は、２０μｍ〜３５μｍである請求項８に記載の配線板。
【請求項１０】
前記第１貫通孔及び前記第２貫通孔は、レーザによって形成されている請求項１乃至９の何れか１項に記載の配線板。
【請求項１１】
前記基材の厚みは２００μｍ以下である請求項１乃至１０の何れか１項に記載の配線板。
【請求項１２】
第１面と該第１面とは反対側の第２面とを有する基材を用意することと、
前記基材の前記第１面側又は前記第２面側に前記基材を貫通する又は前記基材を貫通しない開口部を形成することと、
前記開口部を挟んで互いに対向する箇所に第１貫通孔及び第２貫通孔を形成することと、
前記第１貫通孔の内部に第１スルーホール導体を形成することと、
前記第２貫通孔の内部に第２スルーホール導体を形成することと、
前記開口部の内部に磁性体を設けることと、
前記基材の前記第１面上又は前記第２面上に、前記第１スルーホール導体と前記第２スルーホール導体とを接続する第１導体パターン又は第２導体パターンを形成することと、
を含む、配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線板及び配線板の製造方法に関する。
【背景技術】
【０００２】
携帯電話やノートパソコンに代表される電子機器には、駆動電圧が低く消費電力が小さな低電圧型のマイクロプロセッサが用いられる。低電圧型のマイクロプロセッサを用いることで、電子機器からの発熱を抑え、容量の少ないバッテリーで、長時間電子機器を稼動させることができる。
【０００３】
電源とマイクロプロセッサ間の配線が長いと、配線のインピーダンスが上がりやすくなり、電源の供給障害が生じる。このため、配線インピーダンスの上昇を抑制するための技術が、種々提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１６５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された技術は、異なる層に形成された導体パターンを電気的に接続することで、配線板にインダクタを形成するものである。この技術を用いることで、インピーダンスの上昇を抑制することが可能となる。
【０００６】
特許文献１に開示された配線板では、所望のインダクタンスを得られるようにするため、ある程度大きなインダクタの形成領域が必要になる。しかしながら、導体回路が高密度に形成されている、又は導体回路の層数が少ない場合には、インダクタを形成する領域を十分に確保することが困難となる。このため、インダクタの十分な性能を確保し難くなる可能性がある。
【０００７】
本発明は、上述の事情の下になされたもので、例えば配線板の層数が少ない場合でも、インダクタの性能を確保することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の観点に係る配線板は、
第１面と該第１面とは反対側の第２面とを有し、第１貫通孔、第２貫通孔及び開口部が設けられている基材と、
前記基材の第１面上に設けられている第１導体パターンと、
前記基材の第２面上に設けられている第２導体パターンと、
前記第１貫通孔の内部に設けられ、前記第１導体パターンと前記第２導体パターンとを接続する第１スルーホール導体と、
前記第２貫通孔の内部に設けられ、前記第１導体パターンと前記第２導体パターンとを接続する第２スルーホール導体と、
前記開口部の内部に設けられている磁性体と、
を備える配線板であって、
前記第１スルーホール導体と前記第２スルーホール導体とは、前記第１導体パターン及び前記第２導体パターンにより接続されており、
前記第１スルーホール導体及び前記第２スルーホール導体は、前記磁性体を挟んで互いに対向する箇所に設けられている。
【０００９】
前記基材の第１面上には第１絶縁層が形成され、前記基材の第２面上には第２絶縁層が形成され、前記第１貫通孔及び前記第２貫通孔は、前記第１絶縁層と前記基材と前記第２絶縁層とを貫通することが好ましい。
【００１０】
前記基材の内部又は前記第１絶縁層上にはキャパシタが設けられ、該キャパシタの電極は前記第１スルーホール導体及び前記第２スルーホール導体と電気的に接続されていることが好ましい。
【００１１】
前記第１スルーホール導体と前記第２スルーホール導体とを接続する前記第１導体パターン及び前記第２導体パターンは、直線状に延びていることが好ましい。
【００１２】
前記第１貫通孔の内部及び前記第２貫通孔の内部には、めっきが充填されていることが好ましい。
【００１３】
前記第１スルーホール導体及び前記第２スルーホール導体はインダクタを構成することが好ましい。
【００１４】
前記磁性体の厚みは、前記基材の厚みとほぼ同一であることが好ましい。
【００１５】
前記磁性体は、樹脂に磁性粒子を分散させてなることが好ましい。
【００１６】
前記磁性粒子の平均粒径は、２０μｍ〜３５μｍであることが好ましい。
【００１７】
前記第１貫通孔及び前記第２貫通孔は、レーザによって形成されていることが好ましい。
【００１８】
前記基材の厚みは２００μｍ以下であることが好ましい。
【００１９】
本発明の第２の観点に係る配線板の製造方法は、
第１面と該第１面とは反対側の第２面とを有する基材を用意することと、
前記基材の前記第１面側又は前記第２面側に前記基材を貫通する又は前記基材を貫通しない開口部を形成することと、
前記開口部を挟んで互いに対向する箇所に第１貫通孔及び第２貫通孔を形成することと、
前記第１貫通孔の内部に第１スルーホール導体を形成することと、
前記第２貫通孔の内部に第２スルーホール導体を形成することと、
前記開口部の内部に磁性体を設けることと、
前記基材の前記第１面上又は前記第２面上に、前記第１スルーホール導体と前記第２スルーホール導体とを接続する第１導体パターン又は第２導体パターンを形成することと、
を含む。
【発明の効果】
【００２０】
本発明に係る配線板及び配線板の製造方法によれば、第１スルーホール導体と第２スルーホール導体とが第１導体パターン及び第２導体パターンにより接続され、第１スルーホール導体及び第２スルーホール導体が磁性体を挟んで互いに対向する箇所に設けられていることから、インダクタンスの大きいインダクタをコンパクトに形成することができる。これにより、例えば配線板の層数が少ない場合でも、インダクタの性能を確保することが可能になる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る配線板の断面図である。
【図２】インダクタを構成する導体パターン及びスルーホール導体の斜視図である。
【図３】インダクタを構成する導体パターン及びスルーホール導体の平面図である。
【図４】ビルドアップに係る第１の工程を説明するための図である。
【図５】図４の工程の後の第２の工程を説明するための図である。
【図６】図５の工程の後の第３の工程を説明するための図である。
【図７】図６の工程の後の第４の工程を説明するための図である。
【図８】図７の工程の後の第５の工程を説明するための図である。
【図９】図８の工程の後の第６の工程を説明するための図である。
【図１０】図９の工程の後の第７の工程を説明するための図である。
【図１１】図１０の工程の後の第８の工程を説明するための図である。
【図１２】図１１の工程の後の第９の工程を説明するための図である。
【図１３】図１２の工程の後の第１０の工程を説明するための図である。
【図１４】図１３の工程の後の第１１の工程を説明するための図である。
【図１５】図１４の工程の後の第１２の工程を説明するための図である。
【図１６】図１５の工程の後の第１３の工程を説明するための図である。
【図１７】図１６の工程の後の第１４の工程を説明するための図である。
【図１８】図１７の工程の後の第１５の工程を説明するための図である。
【図１９】図１８の工程の後の第１６の工程を説明するための図である。
【図２０】図１９の工程の後の第１７の工程を説明するための図である。
【図２１】図２０の工程の後の第１８の工程を説明するための図である。
【図２２】図２１の工程の後の第１９の工程を説明するための図である。
【図２３】図２２の工程の後の第２０の工程を説明するための図である。
【図２４】図２３の工程の後の第２１の工程を説明するための図である。
【図２５】図２４の工程の後の第２２の工程を説明するための図である。
【図２６】図２５の工程の後の第２３の工程を説明するための図である。
【図２７】配線板の変形例を説明するための図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態を、図面を参照しつつ詳細に説明する。なお、説明にあたっては、相互に直交するＸ軸、Ｙ軸及びＺ軸からなる座標系を用いる。
【００２３】
本発明の実施形態においては、孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、スルーホール及びビアホールが含まれる。以下、スルーホール内（壁面）に形成される導体をスルーホール導体といい、ビアホール内（壁面又は底面）に形成される導体をビア導体という。
【００２４】
また、めっきとは、金属や樹脂などの表面に層状に導体（例えば金属）を析出させることと、析出した導体（例えば金属層）をいう。めっきには、無電解めっきや電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。
【００２５】
図１は、本実施形態に係る配線板１０のＸＺ断面図である。配線板１０は、第１面Ｆと、該第１面Ｆとは反対側の第２面Ｓとを有する基材２０と、基材２０の第１面Ｆ上に形成されているビルドアップ層１１と、基材２０の第２面Ｓ上に形成されているビルドアップ層１２とからなる。
【００２６】
ビルドアップ層１１は、基材２０の第１面Ｆ上に導体層１０３を介して形成されている第１絶縁層２１と、第１絶縁層２１上に形成されている第１導体パターン３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅと、第１導体パターン３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅを覆うように第１絶縁層２１の上面に形成されている第２絶縁層２３と、第２絶縁層２３上に形成されている第３導体パターン３５と、第３導体パターン３５を覆うように第２絶縁層２３の上面に形成されているソルダーレジスト層２５とからなる。
【００２７】
ビルドアップ層１２は、基材２０の第２面Ｓ上に導体層１０４を介して形成されている第１絶縁層２２と、第１絶縁層２２上に形成されている第２導体パターン３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅと、第２導体パターン３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅを覆うように第１絶縁層２２の上面に形成されている第２絶縁層２４と、第２絶縁層２４の上面に形成されている第４導体パターン３６と、第４導体パターン３６を覆うように第２絶縁層２４の上面に形成されているソルダーレジスト層２６とからなる。
【００２８】
なお、ここではビルドアップ層１１，１２は、それぞれ２層の絶縁層を有しているが、１層の絶縁層を有していてもよいし、３層以上の絶縁層を有していてもよい。
【００２９】
基材２０の内部には、磁性体４０とキャパシタ（チップキャパシタ）５０が収容されている。基材２０は、例えば、樹脂、金属、ガラス、シリコンウエハー等により形成されている。図１に示されるように、この基材２０には、第１スルーホール導体用の３つの第１貫通孔２０ａ、第２スルーホール導体用の３つの第２貫通孔２０ｂと、磁性体４０が収容される開口部２０ｃと、キャパシタ５０が収容されるキャビティ２０ｄが形成されている。
第１貫通孔２０ａ及び第２貫通孔２０ｂは、基材２０、第１絶縁層２１及び第１絶縁層２２を貫通している。開口部２０ｃ及びキャビティ２０ｄは、基材２０を貫通している。
【００３０】
第１スルーホール導体用の３つの第１貫通孔２０ａは、実線で示されるように、磁性体４０の手前側（−Ｙ側）に設けられている。第２スルーホール導体用の３つの第２貫通孔２０ｂは、破線で示されるように、磁性体４０の向こう側（＋Ｙ側）に設けられている。第１貫通孔２０ａの内部には、第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅが形成されている。第２貫通孔２０ｂの内部には、第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆが形成されている。これらの第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅ及び第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆは、銅めっきからなる。
【００３１】
これらの第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅと第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆとは、磁性体４０を挟んで互いに対向する箇所に設けられている。第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅ及び第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆの径は、１００μｍ以下であることが好ましい。この場合、インダクタンス特性を発揮しやすい。なお、ここでいう「径」とは、各スルーホール導体における最大径を意味する。
【００３２】
第１導体パターン３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅは、基材２０の第１面Ｆ（＋Ｚ側の面）に形成された第１絶縁層２１の上面（＋Ｚ側の面）に形成されている。また、第２導体パターン３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅは、基材２０の第２面Ｓ（−Ｚ側の面）に形成された第１絶縁層２２の下面（−Ｚ側の面）に形成されている。第１導体パターン３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅ及び第２導体パターン３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅそれぞれは、厚さが５〜３０μｍで、所定の形状にパターニングされている。これらの第１導体パターン３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅ及び第２導体パターン３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅは、配線板１０の電子回路を構成する。これらのうち、第１導体パターン３３Ａ，３３Ｂ，３３Ｃと、第２導体パターン３４Ａ，３４Ｂ，３４Ｃとは、第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅ及び第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆによって電気的に接続されている。
【００３３】
磁性体４０は、多数の磁性粒子と、合成樹脂とを含む。合成樹脂としては、主に、熱硬化性樹脂が用いられる。熱硬化性樹脂の代表例は、エポキシ樹脂、フェノール樹脂、ジアリルフタレート樹脂、ポリイミド樹脂、シリコン樹脂又はこれらの変性樹脂である。磁性粒子は金属酸化物であり、代表的にはフェライト磁性材料が用いられる。フェライト磁性材料としては、Ｍｎ系ソフトフェライト、Ｍｇ系ソフトフェライト、Ｎｉ系ソフトフェライト等、各種の組成系のものを用いることができる。
【００３４】
磁性粒子は、平均粒径が２０μｍ〜３５μｍの範囲にあることが好ましい。この範囲の粒径は、必要な電磁気特性を安定的に得るのに適している。また、磁性粒子と合成樹脂との配合比（磁性粒子：合成樹脂）は、重量比で、（５０：５０）〜（７５：２５）の範囲にあることが好ましい。磁性粒子の含有量が７５ｗｔ％を超えると、分散性が悪くなる可能性がある。磁性粒子の含有量が５０ｗｔ％未満では、充分なインダクタンス特性が得られない可能性がある。
【００３５】
第１絶縁層２１は、基材２０の第１面Ｆ上に形成された導電層１０３を覆うように形成されている。第１絶縁層２１は、例えば硬化したプリプレグからなる。第２絶縁層２３は、第１絶縁層２１の上面を覆うように形成されている。第２絶縁層２３は、例えば硬化したプリプレグからなる。そして、第１絶縁層２１の上面に形成された第１導体パターン３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅと、当該第２絶縁層２３の上面に形成された第３導体パターン３５とを電気的に絶縁する。
【００３６】
プリプレグは、例えばグラスファイバ又はアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を含浸させることにより形成される。配線板１０では、第１絶縁層２１及び第２絶縁層２３の厚さは、１０〜６０μｍである。
【００３７】
第１絶縁層２１の内部には、複数のビアホール２１ａが形成されている。ビアホール２１ａの内部には、ビア導体３１が形成される。これらのビア導体３１は、銅めっきからなる。これらのビア導体３１のうち一対のビア導体３１によって、キャビティ２０ｄに収容されるキャパシタ５０の一対の電極５０Ａ，５０Ｂと、第１導体パターン３３Ａ，３３Ｅとがそれぞれ接続される。
【００３８】
第２絶縁層２３の内部には、ビアホール２３ａが形成されている。ビアホール２３ａの内部には、ビア導体３３が形成される。このビア導体３３は、銅めっきからなる。
【００３９】
第１絶縁層２２は、基材２０の第２面Ｓ上に形成された導電層１０４を覆うように形成されている。第１絶縁層２２は、第１絶縁層２１と同様に、例えば硬化したプリプレグからなる。第２絶縁層２４は、第１絶縁層２２の下面を覆うように形成されている。第２絶縁層２４は、第１絶縁層２１と同様に、例えば硬化したプリプレグからなる。そして、第１絶縁層２２の下面に形成された第２導体パターン３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅと、当該第２絶縁層２４の下面に形成された第４導体パターン３６とを電気的に絶縁する。これらの第１絶縁層２２及び第２絶縁層２４の厚さは、第１絶縁層２１と同様に、１０〜６０μｍである。
【００４０】
第２絶縁層２４には、複数のビアホール２４ａが形成されている。ビアホール２４ａの内部には、ビア導体３４が形成される。このビア導体３４は、銅めっきからなる。
【００４１】
第３導体パターン３５は、第２絶縁層２３の上面に形成されている。また、第４導体パターン３６は、第２絶縁層２４の下面に形成されている。第３導体パターン３５及び第４導体パターン３６それぞれは、厚さが５〜２０μｍで、所定の形状にパターニングされている。そして、第３導体パターン３５は、第２絶縁層２３に形成されたビア導体３３によって、第１導体パターン３３Ａと電気的に接続されている。また、第４導体パターン３６は、第２絶縁層２４に形成されたビア導体３４によって、第２導体パターン３４Ｄ，３４Ｅと電気的に接続されている。
【００４２】
ソルダーレジスト層２５は、第２絶縁層２３を覆うように形成されている。ソルダーレジスト層２５は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。
【００４３】
ソルダーレジスト層２５には、第３導体パターン３５を配線板１０に実装される電子部品と接続するための複数の開口２５ａが形成されている。そして、開口２５ａの内部には、第３導体パターン３５の表面を被覆する、ニッケルめっき膜とパラジウムめっき膜と金メッキ膜とからなる半田接続層５１が形成されている。配線板１０に実装される電子部品の端子は、半田接続層５１に半田５３を介して接続される。
【００４４】
ソルダーレジスト層２６は、第２絶縁層２４を覆うように形成されている。ソルダーレジスト層２６は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。
【００４５】
ソルダーレジスト層２６には、第３導体パターン３６を配線板１０に実装される電子部品と接続するための複数の開口２６ａが形成されている。そして、開口２６ａの内部には、第３導体パターン３６の表面を被覆する、ニッケルめっき膜とパラジウムめっき膜と金メッキ膜とからなる半田接続層５２が形成されている。配線板１０に実装される電子部品の端子は、半田接続層５２に半田５４を介して接続される。
【００４６】
図２は、第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅ及び第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆ、並びに第１導体パターン３３Ａ，３３Ｂ，３３Ｃ及び第２導体パターン３４Ａ，３４Ｂ，３４Ｃを示す斜視図である。
【００４７】
上述したように、第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅは図示しない磁性体の手前側（−Ｙ側）にあり、例えばＸ軸方向に並んでいる。また、第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆは図示しない磁性体の向こう側（＋Ｙ側）にあり、Ｘ軸方向に並んでいる。
【００４８】
第１スルーホール導体３０Ａの下端と第２スルーホール導体３０Ｂの下端は、第２導体パターン３４Ａによって接続されている。第２スルーホール導体３０Ｂの上端と第１スルーホール導体３０Ｃの上端は、第１導体パターン３３Ｂによって接続されている。第１スルーホール導体３０Ｃの下端と第２スルーホール導体３０Ｄの下端は、第２導体パターン３４Ｂによって接続されている。第２スルーホール導体３０Ｄの上端と第１スルーホール導体３０Ｅの上端は、第１導体パターン３３Ｃによって接続されている。そして、第１スルーホール導体３０Ｅの下端と第２スルーホール導体３０Ｆの下端は、第２導体パターン３４Ｃによって接続されている。
【００４９】
上述したように、互いに接続された第１スルーホール導体３０Ａ、第２導体パターン３４Ａ、第２スルーホール導体３０Ｂ、第１導体パターン３３Ｂ、第１スルーホール導体３０Ｃ、第２導体パターン３４Ｂ、第２スルーホール導体３０Ｄ、第１導体パターン３３Ｃ、第１スルーホール導体３０Ｅ、第２導体パターン３４Ｃ、第２スルーホール導体３０Ｆによって、２ターンのインダクタＬが形成されている。このように形成されたインダクタＬの内部に、磁性体４０が配置されている。このインダクタＬとキャパシタ５０とは、第１導体パターン３３Ａによって電気的に接続されている。
【００５０】
具体的には、図３に示されるように、基材２０の内部に収容された磁性体４０の周りを、互いに接続された第１スルーホール導体３０Ａ、第２導体パターン３４Ａ、第２スルーホール導体３０Ｂ、第１導体パターン３３Ｂ、第１スルーホール導体３０Ｃ、第２導体パターン３４Ｂ、第２スルーホール導体３０Ｄ、第１導体パターン３３Ｃ、第１スルーホール導体３０Ｅ、第２導体パターン３４Ｃ、第２スルーホール導体３０Ｆが囲んでいる。
【００５１】
次に、上述した配線板１０の製造方法について説明する。
【００５２】
まず、図４に示されるように、両面銅張積層板１００を準備する。両面銅張積層板１００は、基板２０（コア基板）と、基板２０の第１面Ｆ上に形成された銅箔１０１と、基板２０の第２面Ｓ上に形成された銅箔１０２と、から構成される。
【００５３】
次に、図５に示されるように、銅箔１０１,１０２上にそれぞれ順次無電解めっき及び電解めっきを施す。これにより、基板２０の第１面Ｆ上と第２面Ｓ上に、それぞれ導体層１０３,１０４が形成される。
【００５４】
続いて、図６に示されるように、導体層１０３,１０４上にそれぞれエッチングレジスト１０５,１０６を形成する。
【００５５】
次に、図７に示されるように、エッチングレジスト１０５,１０６から露出されている電解めっき膜、無電解めっき膜及び銅箔を除去する。これにより導体パターン１０３Ａ,１０３Ｂ,１０３Ｃ,１０４Ａ,１０４Ｂ,１０４Ｃが形成される。
【００５６】
次に、図８に示されるように、例えばルータ等を用いて、基材２０に開口部２０ｃ、キャビティ２０ｄを形成する。本実施形態においては、開口部２０ｃが基材２０を貫通するように形成したが、開口部２０ｃは基材２０を貫通しない有底状に形成してもよい。
【００５７】
次に、図９に示されるように、基材２０の第２面Ｓ側に粘着シート２００を貼り付ける。そして、基材２０の第１面Ｆ側から、開口部２０ｃ内に磁性体４０を充填する。なお、磁性体４０の充填方法としては、例えばスクリーン印刷が挙げられるが、これに限定されるものではない。キャビティ２０ｄの内部にはキャパシタ５０を収容する。
【００５８】
次に、図１０に示されるように、基材２０の第１面Ｆ側に第１絶縁層２１を形成する。そして、図１１に示されるように、基材２０の第２面Ｓ側に貼り付けられた粘着シート２００を剥離し、第２面Ｓ側に第１絶縁層２２を形成する。この状態のときに、キャビティ２０ｄには第１絶縁層２１,２２の一部が充填される。
【００５９】
次に、図１２に示されるように、基材２０及び第１絶縁層２１，２２に、例えばＣＯ２レーザを用いて、３つの第１貫通孔２０ａ及び３つの第２貫通孔２０ｂを形成する。このとき、第１絶縁層２１側及び第１絶縁層２２側から、それぞれレーザ光を照射する。なお、第１絶縁層２１側からのみレーザ光を照射してもよい。このとき、図１３に示されるように、第１貫通孔２０ａ及び第２貫通孔２０ｂは、磁性体４０を挟んで互いに対向する箇所に設けられている。この図１３におけるＡ−Ａ断面図が図１２に相当する。
【００６０】
次いで、第１絶縁層２１にレーザ光を照射し、導体パターン１０３Ａの一部及びキャパシタ５０の電極５０Ａ，５０Ｂの一部を露出するビアホール２１ａを形成する（図１２参照）。その後、ビアホール２１ａの内部に残留するスミアを除去するためのデスミア処理を行う。
【００６１】
次に、例えば、パラジウム（Ｐｄ）を主成分とする触媒を、第１絶縁層２１，２２の表面、第１貫通孔２０ａ及び第２貫通孔２０ｂの内壁、及びビアホール２１ａの内壁に付与する。その後、基材２０及び第１絶縁層２１，２２に、無電解銅めっきを施す。これにより、第１絶縁層２１，２２の表面、第１貫通孔２０ａ及び第２貫通孔２０ｂの内壁、及びビアホール２２ａの内壁に、シード層としての無電解めっき膜が形成される。
【００６２】
次に、無電解めっき膜が形成された基材２０及び第１絶縁層２１，２２に、電解銅めっきを施す。これにより、図１４に示されるように、第１絶縁層２１，２２の表面にめっき膜３３，３４が形成され、第１貫通孔２０ａの内部に第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅが形成され、第２貫通孔２０ｂの内部に第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆが形成される。また、ビアホール２１ａの内部にビア導体３１が形成される。
【００６３】
次に、テンティング法などを実施して、めっき膜３３，３４をパターニングする。これにより、図１５に示されるように、めっき膜３３からなる第１導体パターン３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅ、及びめっき膜３４からなる第２導体パターン３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅが形成される。
【００６４】
次に、図１６に示されるように、第１絶縁層２１の上面に、熱硬化性樹脂からなるフィルム２２３を配置する。そして、フィルム２２３にラミネート処理を行い、第１絶縁層２１にフィルム２２３を圧着する。これにより、図１７に示されるように、第１絶縁層２１の上面に第２絶縁層２３が形成される。
【００６５】
次に、図１７に示されるように、第１絶縁層２２の下面に、熱硬化性樹脂からなるフィルム２２４を配置する。そして、フィルム２２４にラミネート処理を行い、第１絶縁層２２にフィルム２２４を圧着する。これにより、図１８に示されるように、第１絶縁層２２の下面に、第２絶縁層２４が形成される。
【００６６】
次に、第２絶縁層２３，２４にレーザ光を照射して、図１８に示されるように、ビアホール２３ａ，２４ａを形成する。そして、ビアホール２３ａ，２４ａの内部に残留するスミアを除去するためのデスミア処理を行う。
【００６７】
次に、第２絶縁層２３，２４を、Ｐｄ等を主成分とする触媒に浸漬する。これにより、第２絶縁層２３，２４の表面に触媒が付着する。続いて、第２絶縁層２３，２４を、無電解銅めっき液に浸漬する。これにより、図１９に示されるように、第２絶縁層２３の表面、及びビアホール２３ａの内壁に、無電解めっき膜２０５が形成される。また、第２絶縁層２４の表面、及びビアホール２４ａの内壁に、無電解めっき膜２０６が形成される。
【００６８】
次に、図２０を参照するとわかるように、無電解めっき膜２０５，２０６の表面それぞれに、感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムに、それぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムを紫外線で露光する。続いて、感光性ドライフィルムに対して、アルカリ水溶液を用いた現像を行う。これにより、感光性ドライフィルムに、第１導体パターン３３Ａ及び第２導体パターン３４Ｄ，３４Ｅが形成される部分が露出する開口３０１ａ，３０２ａが設けられ、めっきレジスト３０１，３０２が形成される。
【００６９】
次に、めっきレジスト３０１，３０２を水洗いし、乾燥させる。そして、めっきレジスト３０１，３０２の開口３０１ａ，３０２ａから露出する無電解めっき膜２０５，２０６上に電解銅めっきを施す。これにより、図２１に示されるように、めっきレジスト３０１，３０２それぞれから露出しためっき膜２０７，２０８が形成される。
【００７０】
次に、めっきレジスト３０１，３０２を除去する。そして、めっきレジスト３０１，３０２に覆われていた無電解めっき膜２０５，２０６を、エッチングすることにより除去する。これにより、図２２に示されるように、第２絶縁層２３の表面に第３導体パターン３５が形成され、ビアホール２３ａにビア導体３３が形成される。また、第２絶縁層２４の表面に第４導体パターン３６が形成され、ビアホール２４ａにビア導体３４が形成される。
【００７１】
次に、図２３に示されるように、第３導体パターン３５を覆うように、第２絶縁層２３上にソルダーレジスト層２５を形成する。また、第４導体パターン３６を覆うように、第２絶縁層２４上にソルダーレジスト層２６を形成する。
【００７２】
次に、図２４に示されるように、ソルダーレジスト層２５に開口２５ａを形成し、第３導体パターン３５の少なくとも一部を露出させる。また、ソルダーレジスト層２６に開口２６ａを形成し、第４導体パターン３６の少なくとも一部を露出させる。
【００７３】
次に、開口２５ａから露出する第３導体パターン３５の表面と、開口２６ａから露出する第４導体パターン３６の表面に、無電解Ｎｉ／Ｐｄ／Ａｕめっき処理を施す。これにより、図２５に示されるように、ソルダーレジスト層２５の開口２５ａから露出する第３導体パターン３５の表面に、半田接続層５１が形成される。また、ソルダーレジスト層２６の開口２６ａから露出する第４導体パターン３６の表面に、半田接続層５２が形成される。
【００７４】
最後に、図２６に示されるように、半導体素子を実装するための半田バンプ５３を半田接続層５１上に、半田バンプ５４を半田接続層５２上に形成する。これにより、図１に示される配線板１０が完成する。
【００７５】
以上説明したように、本実施形態では、基材２０を貫通する第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅ及び第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆが、第１導体パターン３３Ｂ，３３Ｃ又は第２導体パターン３４Ａ，３４Ｂ，３４Ｃによって接続されることで、配線板１０にインダクタが形成される。したがって、配線板１０の層構造にかかわらず、インダクタンスを大きくすることができ、適切なインダクタンスが得られる。
【００７６】
本実施形態では、基材２０に形成された開口部２０ｃに収容された磁性体４０を囲むように配置された第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅ及び第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆ、第１導体パターン３３Ｂ，３３Ｃ、第２導体パターン３４Ａ，３４Ｂ，３４Ｃによってインダクタが形成される。このため、配線板１０に形成されるインダクタの小型化を図ることができる。
【００７７】
以上から、本実施形態に係る配線板１０は、配線板１０に駆動電圧が低く消費電力が小さな低電圧型のマイクロプロセッサが実装されたとしても、インダクタ及びキャパシタ５０を含んで構成される回路を介して、マイクロプロセッサに安定して電源の供給を行うことが可能となる。
【００７８】
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。
【００７９】
例えば、上記実施形態では、磁性体４０を囲むように配置された第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅ及び第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆ、第１導体パターン３３Ｂ，３３Ｃ、及び第２導体パターン３４Ａ，３４Ｂ，３４Ｃによってインダクタが形成されている。これに限らず、例えば図２７に示されるように、第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅ及び第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆが、磁性体４０を貫通した状態で設けられていてもよい。
【００８０】
また、第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅ及び第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆ、第１導体パターン３３Ｂ，３３Ｃ、第２導体パターン３４Ａ，３４Ｂ，３４Ｃによって形成されるインダクタを、マイクロプロセッサの直下に設けてもよい。この場合、インダクタと半導体素子との距離が短縮され、マイクロプロセッサに電源をより安定に供給することが可能になる。
【００８１】
上記実施形態では、基材２０の上面に、第１導体パターン３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅ、第３導体パターン３５、及び第１絶縁層２１、第２絶縁層２３からなるビルドアップ層が形成され、基材２０の下面に、第２導体パターン３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ、第４導体パターン３６、及び第１絶縁層２２、第２絶縁層２４からなるビルドアップ層が形成される場合について説明した。これに限らず、基材２０の表面には、３以上の導体パターン、及び３以上の絶縁層からなるビルドアップ層が形成されていてもよい。
【００８２】
上記実施形態では、基材２０の内部にキャパシタ（チップキャパシタ）５０を設けたが、このチップキャパシタ５０の代わりに又はチップキャパシタ５０に加えて、ビルドアップ層１１に薄膜キャパシタを設けてもよい。このように、Ｚ軸方向において、半導体素子（図示せず）とインダクタとの間に薄膜キャパシタを設けることで、安定して電源の供給を行うことが可能となる。
【００８３】
上記実施形態では、第１絶縁層２１上の導体パターン３３Ａ，３３Ｂ，３３Ｃと第１絶縁層２２上の導体パターン３４Ａ，３４Ｂ，３４Ｃとがスルーホール導体３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆで接続されていたが、基材２０上の導体パターン１０３と基材２０上の導体パターン１０４とをスルーホール導体で接続する構成であってもよい。
【００８４】
基材２０、第１絶縁層２１，２２、第２絶縁層２３，２４、ソルダーレジスト層２５，２６の材料は、配線板１０の使用目的等に応じて任意に選択することができる。例えば、第１絶縁層２１，２２、第２絶縁層２３，２４は、プリプレグの他、ガラス繊維等の補強材を含まない熱硬化性樹脂や、それらの混合物、さらにはＲＣＦ（Resin Coated copper Foil）から構成されていてもよい。
【００８５】
無電解めっきの材料として、ニッケルや、チタン、クロム等を採用してもよい。無電解めっき以外に、ＰＶＤ膜やＣＶＤ膜を用いることもできる。ＰＶＤ膜やＣＶＤ膜の場合、触媒は不要である。
【００８６】
同様に、電解めっき膜の材料として、ニッケルや、チタン、クロム等を採用してもよい。
【００８７】
また、第１導体パターン３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅ及び第２導体パターン３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ、第３導体パターン３５、第４導体パターン３６の形成方法、パターニング方法は限定されず、セミアディティブ法、サブトラクティブ法などを、配線板１０の用途に応じて適宜選択することができる。
【００８８】
配線板１０の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
【００８９】
例えば配線板におけるスルーホール導体又は各ビア導体は、フィルド導体に限られず、例えばコンフォーマル導体であってもよい。
【００９０】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。
【産業上の利用可能性】
【００９１】
本発明に係る配線板は、例えば低電圧型のマイクロプロセッサを搭載する配線板として適している。本発明に係る配線板の製造方法は、低電圧型のマイクロプロセッサを搭載する配線板の製造に適している。
【符号の説明】
【００９２】
１０  配線板
１１，１２  ビルドアップ層
２０  基材
２０ａ  第１貫通孔
２０ｂ  第２貫通孔
２０ｃ  開口部
２０ｄ  キャビティ
２１，２２  第１絶縁層
２１ａ，２３ａ，２４ａ  ビアホール
２３，２４  第２絶縁層
２５，２６  ソルダーレジスト層
２５ａ，２６ａ  開口
３０Ａ，３０Ｃ，３０Ｅ  第１スルーホール導体
３０Ｂ，３０Ｄ，３０Ｆ  第２スルーホール導体
３１，４３，４４  ビア導体
３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅ  第１導体パターン
３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ  第２導体パターン
３５  第３導体パターン
３６  第４導体パターン
４０  磁性体
５０  キャパシタ
５１，５２  半田接続層
５３，５４  半田
１０１，１０２  銅箔
１０３，１０４  導体層
１０３Ａ，１０３Ｂ，１０３Ｃ，１０４Ａ，１０４Ｂ，１０４Ｃ  導体パターン
１０５，１０６  エッチングレジスト
２００  粘着シート
２０５，２０６  無電解めっき膜
２０７，２０８  めっき膜
２２３，２２４  フィルム
３０１，３０２  めっきレジスト
３０１ａ，３０２ａ  開口
Ｆ  第１面
Ｌ  インダクタ
Ｓ  第２面
【図１】
2013008895.tif 000003
【図２】
2013008895.tif 000004
【図３】
2013008895.tif 000005
【図４】
2013008895.tif 000006
【図５】
2013008895.tif 000007
【図６】
2013008895.tif 000008
【図７】
2013008895.tif 000009
【図８】
2013008895.tif 000010
【図９】
2013008895.tif 000011
【図１０】
2013008895.tif 000012
【図１１】
2013008895.tif 000013
【図１２】
2013008895.tif 000014
【図１３】
2013008895.tif 000015
【図１４】
2013008895.tif 000016
【図１５】
2013008895.tif 000017
【図１６】
2013008895.tif 000018
【図１７】
2013008895.tif 000019
【図１８】
2013008895.tif 000020
【図１９】
2013008895.tif 000021
【図２０】
2013008895.tif 000022
【図２１】
2013008895.tif 000023
【図２２】
2013008895.tif 000024
【図２３】
2013008895.tif 000025
【図２４】
2013008895.tif 000026
【図２５】
2013008895.tif 000027
【図２６】
2013008895.tif 000028
【図２７】
2013008895.tif 000029