(57)【要約】【課題】配線板の層数が少ない場合でも、インダクタの性能を確保できる配線板及び配線板の製造方法を提供する。【解決手段】配線板１０は、第１面Ｆと第１面Ｆとは反対側の第２面Ｓとを有し貫通孔２０ａを備える第１絶縁層２０と、第１絶縁層２０の第１面Ｆ上に形成されている第１導体パターン２１Ａと、第１絶縁層２０の第２面Ｓ上に形成されている第２導体パターン２２Ａと、貫通孔２０ａの内部に形成されて第１導体パターン２１Ａと第２導体パターン２２Ａとを接続する接続導体３０とを有するコア部材１１を備える。第１導体パターン２１Ａと第２導体パターン２２Ａは渦巻き状に形成されており、かつ、第１絶縁層２０よりも厚い。これによって、インダクタンスの大きいインダクタ４０がコンパクトに構成される。【選択図】図１
2013080846.tif 000002
【特許請求の範囲】
【請求項１】
第１面と該第１面とは反対側の第２面とを有し貫通孔を備える第１絶縁層と、前記第１絶縁層の第１面上に形成されている第１導体パターンと、前記第１絶縁層の第２面上に形成されている第２導体パターンと、前記貫通孔の内部に形成されて前記第１導体パターンと前記第２導体パターンとを接続する接続導体とを有するコア部材と、
前記コア部材の第１面上に形成されて前記第１導体パターンを被覆する第２絶縁層と、
前記コア部材の第２面上に形成されて前記第２導体パターンを被覆する第３絶縁層と、
前記第２絶縁層上に形成されている第３導体パターンと、
前記第３絶縁層上に形成されている第４導体パターンと、
を備える配線板であって、
前記第１導体パターン及び前記第２導体パターンは渦巻き状に形成されており、
前記第１導体パターンの厚み及び前記第２導体パターンの厚みは、それぞれ前記第１絶縁層よりも厚い配線板。
【請求項２】
前記第１導体パターンと前記第２導体パターンとの間に位置する前記第１絶縁層は、磁性体を含有する請求項１に記載の配線板。
【請求項３】
前記第１導体パターン及び前記第２導体パターンの横断面の断面積は、前記第３導体パターン及び前記第４導体パターンの横断面の断面積よりも大きい請求項１または２に記載の配線板。
【請求項４】
前記接続導体は、前記第１導体パターン及び前記第２導体パターンと同じ材料からなる請求項１乃至３のいずれか１項に記載の配線板。
【請求項５】
前記第１絶縁層の第１面上には第１導体層が設けられ、前記第２絶縁層の第２面上には第２導体層が設けられ、前記第１導体層及び前記第２導体層の一方は電源層として機能する請求項１乃至４のいずれか１項に記載の配線板。
【請求項６】
前記コア部材は凹部を有しており、該凹部の内部にはチップキャパシタが収容されている請求項１乃至５のいずれか１項に記載の配線板。
【請求項７】
前記チップキャパシタの電極は、前記第１導体パターン及び前記第２導体パターンの一方と接続されている請求項６に記載の配線板。
【請求項８】
前記第１導体パターン及び前記第２導体パターンの厚みは、１０μｍ以上１００μｍ以下である請求項１乃至７のいずれか１項に記載の配線板。
【請求項９】
第１面と該第１面とは反対側の第２面とを有し貫通孔を備える第１絶縁層と、前記第１絶縁層の第１面上に形成されている第１導体パターンと、前記第１絶縁層の第２面上に形成されている第２導体パターンと、前記貫通孔の内部に形成されて前記第１導体パターンと前記第２導体パターンとを接続する接続導体とを有するコア部材を準備することと、
前記コア部材上に前記第１導体パターンを被覆するように第２絶縁層を形成することと、
前記コア部材上に前記第２導体パターンを被覆するように第３絶縁層を形成することと、
前記第２絶縁層上に第３導体パターンを形成することと、
前記第３絶縁層上に第４導体パターンを形成することと、
を含む配線板の製造方法であって、
前記第１導体パターン及び前記第２導体パターンを渦巻き状に形成し、
前記第１導体パターンの厚み及び前記第２導体パターンの厚みを、それぞれ前記第１絶縁層よりも厚くする配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線板及びその製造方法に関する。
【背景技術】
【０００２】
携帯電話やノートパソコンに代表される電子機器には、駆動電圧が低く消費電力が小さな低電圧型のマイクロプロセッサが用いられる。低電圧型のマイクロプロセッサを用いることで、電子機器からの発熱を抑え、容量の少ないバッテリーで、長時間電子機器を稼動させることができる。
【０００３】
電源とマイクロプロセッサ間の配線が長いと、配線のインピーダンスが上がりやすくなり、電源の供給障害が生じる。このため、配線インピーダンスの上昇を抑制するための技術が、種々提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−０１６５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された技術は、異なる層に形成された導体パターンを電気的に接続することで、配線板にインダクタを形成するものである。この技術を用いることで、インピーダンスの上昇を抑制することが可能となる。
【０００６】
特許文献１に開示された配線板では、所望のインダクタンスを得られるようにするため、ある程度大きなインダクタの形成領域が必要になる。しかしながら、導体回路が高密度に形成されている、又は導体回路の層数が少ない場合には、インダクタを形成する領域を十分に確保することが困難となる。このため、インダクタの十分な性能を確保し難くなる可能性がある。
【０００７】
本発明は、上述の事情の下になされたもので、例えば配線板の層数が少ない場合でも、インダクタの性能を確保することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の観点に係る配線板は、
第１面と該第１面とは反対側の第２面とを有し貫通孔を備える第１絶縁層と、前記第１絶縁層の第１面上に形成されている第１導体パターンと、前記第１絶縁層の第２面上に形成されている第２導体パターンと、前記貫通孔の内部に形成されて前記第１導体パターンと前記第２導体パターンとを接続する接続導体とを有するコア部材と、
前記コア部材の第１面上に形成されて前記第１導体パターンを被覆する第２絶縁層と、
前記コア部材の第２面上に形成されて前記第２導体パターンを被覆する第３絶縁層と、
前記第２絶縁層上に形成されている第３導体パターンと、
前記第３絶縁層上に形成されている第４導体パターンと、
を備える配線板であって、
前記第１導体パターン及び前記第２導体パターンは渦巻き状に形成されており、
前記第１導体パターンの厚み及び前記第２導体パターンの厚みは、それぞれ前記第１絶縁層よりも厚い。
【０００９】
前記第１導体パターンと前記第２導体パターンとの間に位置する前記第１絶縁層は、磁性体を含有することが好ましい。
【００１０】
前記第１導体パターン及び前記第２導体パターンの横断面の断面積は、前記第３導体パターン及び前記第４導体パターンの横断面の断面積よりも大きいことが好ましい。
【００１１】
前記接続導体は、前記第１導体パターン及び前記第２導体パターンと同じ材料からなることが好ましい。
【００１２】
前記第１絶縁層の第１面上には第１導体層が設けられ、前記第２絶縁層の第２面上には第２導体層が設けられ、前記第１導体層及び前記第２導体層の一方は電源層として機能することが好ましい。
【００１３】
前記コア部材は凹部を有しており、該凹部の内部にはチップキャパシタが収容されていることが好ましい。
【００１４】
前記チップキャパシタの電極は、前記第１導体パターン及び前記第２導体パターンの一方と接続されていることが好ましい。
【００１５】
前記第１導体パターン及び前記第２導体パターンの厚みは、１０μｍ以上１００μｍ以下であることが好ましい。
【００１６】
本発明の第２の観点に係る配線板の製造方法は、
第１面と該第１面とは反対側の第２面とを有し貫通孔を備える第１絶縁層と、前記第１絶縁層の第１面上に形成されている第１導体パターンと、前記第１絶縁層の第２面上に形成されている第２導体パターンと、前記貫通孔の内部に形成されて前記第１導体パターンと前記第２導体パターンとを接続する接続導体とを有するコア部材を準備することと、
前記コア部材上に前記第１導体パターンを被覆するように第２絶縁層を形成することと、
前記コア部材上に前記第２導体パターンを被覆するように第３絶縁層を形成することと、
前記第２絶縁層上に第３導体パターンを形成することと、
前記第３絶縁層上に第４導体パターンを形成することと、
を含む配線板の製造方法であって、
前記第１導体パターン及び前記第２導体パターンを渦巻き状に形成し、
前記第１導体パターンの厚み及び前記第２導体パターンの厚みを、それぞれ前記第１絶縁層よりも厚くする。
【発明の効果】
【００１７】
本発明に係る配線板及び配線板の製造方法によれば、第１絶縁層より厚い第１導体パターン及び第２導体パターンが、第１絶縁層を挟んで渦巻き状に形成され、かつ、第１絶縁層の貫通孔の内部に形成される接続導体によって互いに接続されていることから、インダクタンスの大きいインダクタをコンパクトに形成することができる。これにより、例えば配線板の層数が少ない場合でも、インダクタの性能を確保することが可能になる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態１に係る配線板の断面図である。
【図２Ａ】インダクタを構成する導体パターンの平面図である。
【図２Ｂ】インダクタを構成する導体パターンの平面図である。
【図３】実施形態１に係る配線板の製造方法の第１の工程を説明するための図である。
【図４】図３の工程の後の第２の工程を説明するための図である。
【図５】図４の工程の後の第３の工程を説明するための図である。
【図６】図５の工程の後の第４の工程を説明するための図である。
【図７】図６の工程の後の第５の工程を説明するための図である。
【図８】図７の工程の後の第６の工程を説明するための図である。
【図９】図８の工程の後の第７の工程を説明するための図である。
【図１０】図９の工程の後の第８の工程を説明するための図である。
【図１１】図１０の工程の後の第９の工程を説明するための図である。
【図１２】図１１の工程の後の第１０の工程を説明するための図である。
【図１３】図１２の工程の後の第１１の工程を説明するための図である。
【図１４】図１３の工程の後の第１２の工程を説明するための図である。
【図１５】図１４の工程の後の第１３の工程を説明するための図である。
【図１６】図１５の工程の後の第１４の工程を説明するための図である。
【図１７】図１６の工程の後の第１５の工程を説明するための図である。
【図１８】図１７の工程の後の第１６の工程を説明するための図である。
【図１９】図１８の工程の後の第１７の工程を説明するための図である。
【図２０Ａ】本発明の実施形態２に係る配線板の断面図である。
【図２０Ｂ】インダクタを構成する導体パターンの平面図である。
【図２０Ｃ】インダクタを構成する導体パターンの平面図である。
【図２１】実施形態２に係る配線板の製造方法の第１の工程を説明するための図である。
【図２２】図２１の工程の後の第２の工程を説明するための図である。
【図２３】図２２の工程の後の第３の工程を説明するための図である。
【図２４】図２３の工程の後の第４の工程を説明するための図である。
【図２５】図２４の工程の後の第５の工程を説明するための図である。
【図２６】図２５の工程の後の第６の工程を説明するための図である。
【図２７】図２６の工程の後の第７の工程を説明するための図である。
【図２８】図２７の工程の後の第８の工程を説明するための図である。
【図２９】図２８の工程の後の第９の工程を説明するための図である。
【図３０】図２９の工程の後の第１０の工程を説明するための図である。
【図３１】図３０の工程の後の第１１の工程を説明するための図である。
【図３２】図３１の工程の後の第１２の工程を説明するための図である。
【図３３】図３２の工程の後の第１３の工程を説明するための図である。
【図３４】図３３の工程の後の第１４の工程を説明するための図である。
【図３５】図３４の工程の後の第１５の工程を説明するための図である。
【図３６】図３５の工程の後の第１６の工程を説明するための図である。
【図３７】図３６の工程の後の第１７の工程を説明するための図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態を、図面を参照しつつ詳細に説明する。なお、説明にあたっては、相互に直交するＸ軸、Ｙ軸及びＺ軸からなる座標系を用いる。
【００２０】
本発明の実施形態においては、孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、ビアホールが含まれる。以下、ビアホール内（壁面又は底面）に形成される導体をビア導体という。
【００２１】
また、めっきとは、金属や樹脂などの表面に層状に導体（例えば金属）を析出させることと、析出した導体（例えば金属層）をいう。めっきには、無電解めっきや電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。
【００２２】
［実施形態１］
図１は、本実施形態１に係る配線板１０のＸＺ断面図である。配線板１０は、第１面Ｆと第１面Ｆとは反対側の第２面Ｓとを有し貫通孔２０ａを備える第１絶縁層２０と、第１絶縁層２０の第１面Ｆ上に形成されている第１導体パターン２１Ａと、第１絶縁層２０の第２面Ｓ上に形成されている第２導体パターン２２Ａと、貫通孔２０ａの内部に形成されて第１導体パターン２１Ａと第２導体パターン２２Ａとを接続する接続導体３０とを有するコア部材１１を備える。
【００２３】
さらに、コア部材１１は、第１絶縁層２０の第１面Ｆ上に第１導体層２１を有し、第１絶縁層２０の第２面Ｓ上に第２導体層２２を有する。第１導体層２１は電源用の導体層として機能し、第２導体層２２がグランド用の導体層として機能する。
第１絶縁層２０の第１面Ｆ上には、第２絶縁層２３及び第３導体パターン３３を有するビルドアップ層１３が設けられている。第１絶縁層２０の第２面Ｓ上には、第３絶縁層２４及び第４導体パターン３４を有するビルドアップ層１４が設けられている。
【００２４】
第１導体パターン２１Ａ、第１導体層２１及び第２導体パターン２２Ａ、第２導体層２２は、金属板から形成され、金属板の厚みは例えば５０〜１００μｍである。後述するように、第１導体パターン２１Ａ及び第２導体パターン２２Ａはインダクタを構成する。
第１絶縁層２０は、磁性体の微粒子を含有した合成樹脂からなる。
【００２５】
ビルドアップ層１３は、第１導体パターン２１Ａ及び第１導体層２１の上面に形成される第２絶縁層２３と、第２絶縁層２３の上面に形成される第３導体パターン３３と、第３導体パターン３３を覆うように第２絶縁層２３の上面に形成されるソルダーレジスト層２５とからなる。
【００２６】
ビルドアップ層１４は、第２導体パターン２２Ａ及び第２導体層２２の上面に形成される第３絶縁層２４と、第３絶縁層２４の上面に形成される第４導体パターン３４と、第４導体パターン３４を覆うように第３絶縁層２４の上面に形成されるソルダーレジスト層２６とからなる。
【００２７】
なお、ここではビルドアップ層１３，１４は、それぞれ１層の絶縁層を有しているが、複数の絶縁層を有していてもよい。また、ビルドアップ層１３，１４は、それぞれ１層の導体パターンを有しているが、複数の層の導体パターンを有していてもよい。
【００２８】
第１絶縁層２０の貫通孔２０ａの内部には、めっきや導体ペースト等の導電材料が充填されることで接続導体３０が設けられている。この接続導体３０により、第１導体パターン２１Ａと第２導体パターン２２Ａとが接続される。
また、コア部材１１には貫通孔２０ｂが設けられ、貫通孔２０ｂにはチップキャパシタとしての積層セラミックコンデンサ（ＭＬＣＣ）５０が収容されている。
【００２９】
第１導体パターン２１Ａ及び第２導体パターン２２Ａは、ＸＹ平面上に渦巻き状に形成される。磁性体を含有する第１絶縁層２０を挟んで接続された渦巻き状の第１導体パターン２１Ａと第２導体パターン２２Ａとによって、インダクタ４０が構成される。また、これらの第１導体パターン２１Ａ，第２導体パターン２２Ａは、配線板１０の電子回路を構成している。
【００３０】
第２絶縁層２３は、例えば硬化したプリプレグからなる。この第２絶縁層２３の厚さは、１０〜６０μｍである。
【００３１】
プリプレグは、例えばグラスファイバ又はアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を含浸させることにより形成される。
【００３２】
第２絶縁層２３には、複数のビアホール２３ａが形成される。ビアホール２３ａの内部には、ビア導体３３ａが形成される。このビア導体３３ａは、銅めっきからなる。このビア導体３３ａによって、第１導体パターン２１Ａ、第１導体層２１及びＭＬＣＣ５０の一対の電極５１Ａ，５１Ｂと、第３導体パターン３３とが接続される。第３導体パターン３３は、第２絶縁層２３の上面（＋Ｚ側の面）に形成される。第３導体パターン３３は、厚さが５〜３０μｍで、所定の形状にパターニングされる。
【００３３】
第３絶縁層２４は、第２導体パターン２２Ａ、第２導体層２２の下面を覆うように形成される。第３絶縁層２４は、第２絶縁層２３と同様に、例えば硬化したプリプレグからなる。そして、第１絶縁層２０の下面に形成された第２導体パターン２２Ａ、第２導体層２２と、当該第３絶縁層２４の下面に形成された第４導体パターン３４とを電気的に絶縁する。この第３絶縁層２４の厚さは、第２絶縁層２３と同様に、１０〜６０μｍである。
【００３４】
第３絶縁層２４には、複数のビアホール２４ａが形成される。ビアホール２４ａの内部には、ビア導体３４ａが形成される。このビア導体３４ａは、銅めっきからなる。このビア導体３４ａによって、第２導体パターン２２Ａ、第２導体層２２と第４導体パターン３４とが接続される。第４導体パターン３４は、第３絶縁層２４の下面（−Ｚ側の面）に形成される。第４導体パターン３４は、厚さが５〜３０μｍで、所定の形状にパターニングされる。
【００３５】
ソルダーレジスト層２５は、第２絶縁層２３を覆うように形成される。ソルダーレジスト層２６は、第３絶縁層２４を覆うように形成される。ソルダーレジスト層２５，２６は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。
【００３６】
ソルダーレジスト層２５には、第３導体パターン３３を配線板１０に実装される電子部品等と接続するための複数の開口３５ａが形成される。そして、開口３５ａの内部には、第３導体パターン３３の表面を被覆する、ニッケルめっき膜と金メッキ膜からなる２層構造の半田接続層６１が形成される。配線板１０に実装される電子部品の端子は、半田接続層６１に半田６３を介して接続される。
【００３７】
ソルダーレジスト層２６には、第４導体パターン３４を配線板１０に実装される電子部品等と接続するための複数の開口３６ａが形成される。そして、開口３６ａの内部には、第４導体パターン３４の表面を被覆する、ニッケルめっき膜と金メッキ膜からなる２層構造の半田接続層６２が形成される。配線板１０に実装される電子部品の端子は、半田接続層６２に半田６４を介して接続される。
【００３８】
図２Ａは、第１導体パターン２１Ａを示す平面図（ＸＹ断面図）である。図２Ａに示されるように、第１導体パターン２１Ａは、金属板がエッチングされて、渦巻き状の導体パターンとされている。
図２Ｂは、第２導体パターン２２Ａを示す平面図（ＸＹ断面図）である。図２Ｂに示されるように、第２導体パターン２２Ａも、第１導体パターン２１Ａと同一の形状を有している。
そして、これらの一対の第１導体パターン２１Ａ，第２導体パターン２２Ａが、接続導体３０としての導体ペーストによって電気的に接続される。
【００３９】
次に、上述した配線板１０の製造方法について説明する。
【００４０】
まず、一対の金属板２１Ｂ，２２Ｂを準備し、図３に示されるように、磁性体の微粒子を含有する第１絶縁層２０によって、一対の金属板２１Ｂ，２２Ｂ同士を貼り合わせ、コア部材１１とする。ここで、第１絶縁層２０の厚みは、金属板２１Ｂ及び金属板２２Ｂの厚みより薄くなるようにする。
【００４１】
次に、図４に示されるように、金属板２１Ｂ，２２Ｂをエッチングして孔２１ａ，２２ａを形成し、第１導体パターン２１Ａ、第１導体層２１、第２導体パターン２２Ａ、第２導体層２２を形成する。インダクタ構成部分４０ａに含まれる第１導体パターン２１Ａ及び第２導体パターン２２Ａは、図２Ａ，図２Ｂに示されるように、渦巻き状に形成される。
【００４２】
ここで、第１絶縁層２０の厚みが、第１導体パターン２１Ａ及び第２導体パターン２２Ａよりも薄いことから、最終的に製造される配線板１０の全体の厚みの低減（薄型化）につながる。また、構成されるインダクタの性能（Ｑ値）の向上をもたらす。
【００４３】
次に、図５に示されるように、レーザ加工によって、コア部材１１に貫通孔２０ａ及びキャビティ２０ｂを形成する。
【００４４】
次に、図６に示されるように、コア部材１１の貫通孔２０ａに接続導体３０としての導電ペーストを充填する。これによって、渦巻き状の第１導体パターン２１Ａ、第２導体パターン２２Ａが第１絶縁層２０を挟んで接続され、インダクタ４０が形成される。
【００４５】
次に、図７に示されるように、コア部材１１の下面側に粘着シート１０１を貼り付け、キャビティ２０ｂ内に、一対の電極５１Ａ，５１Ｂを有するＭＬＣＣ５０を収容する。
【００４６】
次に、図８に示されるように、コア部材１１の上面に、熱硬化性樹脂からなるフィルム２２３を配置する。そして、フィルム２２３にラミネート処理を行い、コア部材１１にフィルム２２３を圧着する。これにより、図９に示されるように、コア部材１１の上面に第２絶縁層２３が形成される。
【００４７】
次に、図９に示されるように、コア部材１１の下面側に貼り付けられた粘着シート１０１を剥離して、コア部材１１の下面に、熱硬化性樹脂からなるフィルム２２４を配置する。そして、フィルム２２４にラミネート処理を行い、コア部材１１にフィルム２２４を圧着する。これにより、図１０に示されるように、コア部材１１の下面に、第３絶縁層２４が形成される。
【００４８】
また、このとき、キャビティ２０ｂ及び孔２１ａ，２２ａには、フィルム２２３，２２４を構成する樹脂が充填された状態になる。
【００４９】
次に、図１１に示されるように、第２絶縁層２３，第３絶縁層２４にレーザ光を照射して、外側に向かって内径が大きくなるビアホール２３ａ，２４ａを形成する。そして、ビアホール２３ａ，２４ａの内部に残留するスミアを除去するためのデスミア処理を行う。
【００５０】
そして、例えば、パラジウム（Ｐｄ）を主成分とする触媒を、第２絶縁層２３，第３絶縁層２４の表面及びビアホール２３ａ，２４ａの内壁に付与する。その後、第２絶縁層２３，第３絶縁層２４の表面及びビアホール２３ａ，２４ａの内壁に、無電解銅めっきを施す。これにより、図１２に示されるように、第２絶縁層２３，第３絶縁層２４の表面及びビアホール２３ａ，２４ａの内壁に、シード層としての無電解めっき膜２０１，２０２が形成される。
【００５１】
次に、図１３を参照するとわかるように、無電解めっき膜２０１，２０２の表面それぞれに、感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムに、それぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムを紫外線で露光する。続いて、感光性ドライフィルムに対して、アルカリ水溶液を用いた現像を行う。これにより、感光性ドライフィルムに、第１導体パターン２１Ａ，第１導体層２１，第２導体パターン２２Ａ，第２導体層２２が形成される部分が露出する開口３０１ａ，３０２ａが設けられ、めっきレジスト３０１，３０２が形成される。
【００５２】
次に、めっきレジスト３０１，３０２を水洗いし、乾燥させる。そして、めっきレジスト３０１，３０２の開口３０１ａ，３０２ａから露出する無電解めっき膜２０１，２０２上に電解銅めっきを施す。これにより、図１４に示されるように、めっきレジスト３０１，３０２それぞれから露出しためっき膜２０３，２０４が形成される。
【００５３】
次に、めっきレジスト３０１，３０２を除去する。そして、めっきレジスト３０１，３０２に覆われていた無電解めっき膜２０１，２０２を、エッチングすることにより除去する。これにより、図１５に示されるように、第２絶縁層２３の表面に第３導体パターン３３が形成され、ビアホール２３ａにビア導体３３ａが形成される。また、第３絶縁層２４の表面に第４導体パターン３４が形成され、ビアホール２４ａにビア導体３４ａが形成される。
【００５４】
次に、図１６に示されるように、第３導体パターン３３を覆うように、第２絶縁層２３上にソルダーレジスト層２５を形成する。また、第４導体パターン３４を覆うように、第３絶縁層２４上にソルダーレジスト層２６を形成する。
【００５５】
次に、図１７に示されるように、ソルダーレジスト層２５に開口３５ａを形成し、第３導体パターン３３の少なくとも一部を露出させる。また、ソルダーレジスト層２６に開口３６ａを形成し、第４導体パターン３４の少なくとも一部を露出させる。
【００５６】
次に、開口３５ａから露出する第３導体パターン３３の表面に、無電解Ｎｉ／Ｐｄ／Ａｕめっき処理を施す。また、開口３６ａから露出する第４導体パターン３４の表面に、無電解Ｎｉ／Ｐｄ／Ａｕめっき処理を施す。これにより、図１８に示されるように、ソルダーレジスト層２５の開口３５ａから露出する第３導体パターン３３の表面に、半田接続層６１が形成される。また、ソルダーレジスト層２６の開口３６ａから露出する第４導体パターン３４の表面に、半田接続層６２が形成される。
【００５７】
最後に、図１９に示されるように、半田接続層６１，６２の上に、半田６３，６４を載せる。これにより、図１に示される配線板１０が完成する。
【００５８】
以上説明したように、本実施形態１では、磁性体を含有する第１絶縁層２０の上下を、渦巻き状に形成された第１導体パターン２１Ａ，第２導体パターン２２Ａが挟むことによって、インダクタ４０が形成される。したがって、配線板１０の層構造にかかわらず、インダクタンスを大きくすることができ、適切なインダクタンスが得られる。
【００５９】
以上から、本実施形態１に係る配線板１０は、配線板１０に駆動電圧が低く消費電力が小さな低電圧型のマイクロプロセッサが実装されたとしても、インダクタ４０及びＭＬＣＣ５０を含んで構成される回路を介して、安定して電源の供給を行うことが可能となる。
【００６０】
［実施形態２］
図２０Ａは、本実施形態２に係る配線板３１０のＸＺ断面図である。配線板３１０は、第１導体パターン３２１Ａ，第１導体層３２１及び第２導体パターン３２２Ａ，第２導体層３２２と、これらの間に挟まれ、第１面Ｆと第１面Ｆとは反対側の第２面Ｓとを有し貫通孔３２０ａを備える第１絶縁層３２０と、第１導体パターン３２１Ａ，第１導体層３２１上に形成されているビルドアップ層３１３と、第２導体パターン３２２Ａ，第２導体層３２２上に形成されているビルドアップ層３１４とからなる。
【００６１】
第１導体パターン３２１Ａ，第１導体層３２１及び第２導体パターン３２２Ａ，第２導体層３２２は、それぞれ金属箔に形成される。これらの金属箔の厚みは、例えば１０〜５０μｍである。第１絶縁層３２０は磁性体を含有した合成樹脂からなり、第１導体パターン３２１Ａ，第１導体層３２１及び第２導体パターン３２２Ａ，第２導体層３２２を、絶縁するとともに貼り合わせている。第１導体パターン３２１Ａ，第１導体層３２１及び第２導体パターン３２２Ａ，第２導体層３２２と第１絶縁層３２０とによって、コア部材３１１が形成される。
【００６２】
ビルドアップ層３１３は、第１導体パターン３２１Ａ，第１導体層３２１上に形成される第２絶縁層３２３と、第２絶縁層３２３上に形成される第３導体パターン３３３と、第３導体パターン３３３を覆うように第２絶縁層３２３上に形成されるソルダーレジスト層３２５とからなる。
【００６３】
ビルドアップ層３１４は、第２導体パターン３２２Ａ，第２導体層３２２上に形成される第３絶縁層３２４と、第３絶縁層３２４上に形成される第４導体パターン３３４と、第４導体パターン３３４を覆うように第３絶縁層３２４上に形成されるソルダーレジスト層３２６とからなる。
【００６４】
なお、ここではビルドアップ層３１３，３１４は、それぞれ１層の絶縁層を有しているが、複数の絶縁層を有していてもよい。
【００６５】
コア部材３１１の内部には、接続導体３３０としての導体ペーストが充填され、積層セラミックコンデンサ（ＭＬＣＣ）３５０が収容されている。図２０Ａに示されるように、このコア部材３１１には、接続導体３３０が充填される貫通孔３２０ａと、ＭＬＣＣ３５０が収容されるキャビティ３２０ｂが形成される。
【００６６】
第１導体パターン３２１Ａ，第２導体パターン３２２Ａは、図２Ａ，図２Ｂで説明した第１導体パターン２１Ａ，第２導体パターン２２Ａと同様に、ＸＹ平面上に渦巻き状に形成される。そして、これらの第１導体パターン３２１Ａ，第２導体パターン３２２Ａは、上述した接続導体３３０によって電気的に接続される。磁性体を含有する第１絶縁層３２０を挟んで接続された渦巻き状の第１導体パターン３２１Ａ，３２２Ａによって、インダクタ３４０が構成される。また、これらの第１導体パターン３２１Ａ，第１導体層３２１，第２導体パターン３２２Ａ，第２導体層３２２は、配線板３１０の電子回路を構成する。
【００６７】
第２絶縁層３２３は、第１導体パターン３２１Ａ，第１導体層３２１の上面を覆うように形成される。第２絶縁層３２３は、例えば硬化したプリプレグからなる。そして、第１絶縁層３２０の上面に形成された第１導体パターン３２１Ａ，第１導体層３２１と、当該第２絶縁層３２３の上面に形成された第３導体パターン３３３とを電気的に絶縁する。この第２絶縁層３２３の厚さは、１０〜６０μｍである。
【００６８】
プリプレグは、例えばグラスファイバ又はアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を含浸させることにより形成される。配線板３１０では、第２絶縁層３２３の厚さは、１０〜６０μｍである。
【００６９】
第２絶縁層３２３には、複数のビアホール３２３ａが形成される。ビアホール３２３ａの内部には、ビア導体３３３ａが形成される。このビア導体３３３ａは、銅めっきからなる。このビア導体３３３ａによって、第１導体パターン３２１Ａ，第１導体層３２１及びＭＬＣＣ３５０の一対の電極３５１Ａ，３５１Ｂと、第３導体パターン３３３とが接続される。第３導体パターン３３３は、第２絶縁層３２３の上面（＋Ｚ側の面）に形成される。第３導体パターン３３３は、厚さが５〜３０μｍで、所定の形状にパターニングされる。
【００７０】
第３絶縁層３２４は、第２導体パターン３２２Ａ，第２導体層３２２の下面を覆うように形成される。第３絶縁層３２４は、第２絶縁層３２３と同様に、例えば硬化したプリプレグからなる。そして、第１絶縁層３２０の下面に形成された第２導体パターン３２２Ａ，第２導体層３２２と、当該第３絶縁層３２４の下面に形成された第４導体パターン３３４とを電気的に絶縁する。この第３絶縁層３２４の厚さは、第２絶縁層３２３と同様に、１０〜６０μｍである。
【００７１】
第３絶縁層３２４には、複数のビアホール３２４ａが形成される。ビアホール３２４ａの内部には、ビア導体３３４ａが形成される。このビア導体３３４ａは、銅めっきからなる。このビア導体３３４ａによって、第２導体パターン３２２Ａ，第２導体層３２２と第４導体パターン３３４とが接続される。第４導体パターン３３４は、第３絶縁層３２４の下面（−Ｚ側の面）に形成される。第４導体パターン３３４は、厚さが５〜３０μｍで、所定の形状にパターニングされる。
【００７２】
ソルダーレジスト層３２５は、第２絶縁層３２３を覆うように形成される。ソルダーレジスト層３２６は、第３絶縁層３２４を覆うように形成される。ソルダーレジスト層３２５，３２６は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。
【００７３】
ソルダーレジスト層３２５には、第３導体パターン３３３を配線板３１０に実装される電子部品と接続するための複数の開口３３５ａが形成される。そして、開口３３５ａの内部には、第３導体パターン３３３の表面を被覆する、ニッケルめっき膜と金メッキ膜からなる２層構造の半田接続層３６１が形成される。配線板３１０に実装される電子部品の端子は、半田接続層３６１に半田３６３を介して接続される。
【００７４】
ソルダーレジスト層３２６には、第４導体パターン３３４を配線板３１０に実装される電子部品と接続するための複数の開口３３６ａが形成される。そして、開口３３６ａの内部には、第４導体パターン３３４の表面を被覆する、ニッケルめっき膜と金メッキ膜からなる２層構造の半田接続層３６２が形成される。配線板３１０に実装される電子部品の端子は、半田接続層３６２に半田３６４を介して接続される。
【００７５】
図２０Ｂは、第１導体パターン３２１Ａを示す平面図（ＸＹ断面図）である。図２０Ｂに示されるように、第１導体パターン３２１Ａは、コア部材３１１を構成する金属箔がレーザ加工されて、渦巻き状の導体パターンとされている。
図２０Ｃは、第２導体パターン３２２Ａを示す平面図（ＸＹ断面図）である。図２０Ｃに示されるように、第２導体パターン３２２Ａも、第１導体パターン３２１Ａと同一の形状を有している。
そして、これらの一対の第１導体パターン３２１Ａ，第２導体パターン３２２Ａが、接続導体３３０としての導体ペーストによって電気的に接続される。
【００７６】
次に、上述した配線板３１０の製造方法について説明する。
【００７７】
まず、一対の金属箔３２１Ｂ，３２２Ｂを準備し、図２１に示されるように、磁性体を含有する第１絶縁層３２０によって、一対の金属箔３２１Ｂ，３２２Ｂ同士を貼り合わせ、コア部材３１１とする。ここで、第１絶縁層３２０の厚みは、金属箔３２１Ｂ及び金属箔３２２Ｂの厚みより薄くなるようにする。
【００７８】
次に、図２２に示されるように、一対の金属箔３２１Ｂ，３２２Ｂをレーザ加工して孔３２１ａ，３２２ａを形成し、第１導体パターン３２１Ａ，第１導体層３２１，第２導体パターン３２２Ａ，第２導体層３２２を形成する。インダクタ構成部分３４０ａに含まれる第１導体パターン３２１Ａ，第２導体パターン３２２Ａは、図２０Ｂ，図２０Ｃに示されるように、渦巻き状に形成される。
【００７９】
ここで、第１絶縁層３２０の厚みが、第１導体パターン３２１Ａ及び第２導体パターン３２２Ａよりも薄いことから、最終的に製造される配線板３１０の全体の厚みの低減（薄型化）につながる。また、構成されるインダクタの性能（Ｑ値）の向上をもたらす。
【００８０】
次に、図２３に示されるように、レーザ加工によって、コア部材３１１に貫通孔３２０ａ及びキャビティ３２０ｂを形成する。
【００８１】
次に、図２４に示されるように、コア部材３１１の貫通孔３２０ａに接続導体３３０としての導電ペーストを充填する。これによって、渦巻き状の第１導体パターン３２１Ａ，第２導体パターン３２２Ａが第１絶縁層３２０を挟んで接続され、インダクタ３４０が形成される。
【００８２】
次に、図２５に示されるように、コア部材３１１の下面側に粘着シート４０１を貼り付け、コア部材３１１のキャビティ３２０ｂ内に、一対の電極３５１Ａ，３５１Ｂを有する積層セラミックコンデンサ（ＭＬＣＣ）３５０を収容する。
【００８３】
次に、図２６に示されるように、コア部材３１１の上面に、熱硬化性樹脂からなるフィルム５２３を配置する。そして、フィルム５２３にラミネート処理を行い、コア部材３１１にフィルム５２３を圧着する。これにより、図２７に示されるように、コア部材３１１の上面に第２絶縁層３２３が形成される。
【００８４】
次に、図２７に示されるように、コア部材３１１の下面側に貼り付けられた粘着シート４０１を剥離して、コア部材３１１の下面に、熱硬化性樹脂からなるフィルム５２４を配置する。そして、フィルム５２４にラミネート処理を行い、コア部材３１１にフィルム５２４を圧着する。これにより、図２８に示されるように、コア部材３１１の下面に、第３絶縁層３２４が形成される。
【００８５】
このとき、キャビティ３２０ｂ及び孔３２１ａ，３２２ａには、フィルム５２３，５２４を構成する樹脂が充填された状態になる。
【００８６】
次に、図２９に示されるように、第２絶縁層３２３，第３絶縁層３２４にレーザ光を照射して、外側に向かって内径が大きくなるビアホール３２３ａ，３２４ａを形成する。そして、ビアホール３２３ａ，３２４ａの内部に残留するスミアを除去するためのデスミア処理を行う。
【００８７】
そして、例えば、パラジウム（Ｐｄ）を主成分とする触媒を、第２絶縁層３２３，第３絶縁層３２４の表面及びビアホール３２３ａ，３２４ａの内壁に付与する。その後、第２絶縁層３２３，第３絶縁層３２４の表面及びビアホール３２３ａ，３２４ａの内壁に、無電解銅めっきを施す。これにより、図３０に示されるように、第２絶縁層３２３，第３絶縁層３２４の表面及びビアホール３２３ａ，３２４ａの内壁に、シード層としての無電解めっき膜５０１，５０２が形成される。
【００８８】
次に、図３１を参照するとわかるように、無電解めっき膜５０１，５０２の表面それぞれに、感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムに、それぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムを紫外線で露光する。続いて、感光性ドライフィルムに対して、アルカリ水溶液を用いた現像を行う。これにより、感光性ドライフィルムに、第１導体パターン３２１Ａ，第１導体層３２１，第２導体パターン３２２Ａ，第２導体層３２２が形成される部分が露出する開口６０１ａ，６０２ａが設けられ、めっきレジスト６０１，６０２が形成される。
【００８９】
次に、めっきレジスト６０１，６０２を水洗いし、乾燥させる。そして、めっきレジスト６０１，６０２の開口６０１ａ，６０２ａから露出する無電解めっき膜５０１，５０２上に電解銅めっきを施す。これにより、図３２に示されるように、めっきレジスト６０１，６０２それぞれから露出しためっき膜５０３，５０４が形成される。
【００９０】
次に、めっきレジスト６０１，６０２を除去する。そして、めっきレジスト６０１，６０２に覆われていた無電解めっき膜５０１，５０２を、エッチングすることにより除去する。これにより、図３３に示されるように、第２絶縁層３２３の表面に第３導体パターン３３３が形成され、ビアホール３２３ａにビア導体３３３ａが形成される。また、第３絶縁層３２４の表面に第４導体パターン３３４が形成され、ビアホール３２４ａにビア導体３３４ａが形成される。
【００９１】
次に、図３４に示されるように、第３導体パターン３３３を覆うように、第２絶縁層３２３上にソルダーレジスト層３２５を形成する。また、第４導体パターン３３４を覆うように、第３絶縁層３２４上にソルダーレジスト層３２６を形成する。
【００９２】
次に、図３５に示されるように、ソルダーレジスト層３２５に開口３３５ａを形成し、第３導体パターン３３３の少なくとも一部を露出させる。また、ソルダーレジスト層３２６に開口３３６ａを形成し、第４導体パターン３３４の少なくとも一部を露出させる。
【００９３】
次に、開口３３５ａから露出する第３導体パターン３３３の表面に、無電解Ｎｉ／Ｐｄ／Ａｕめっき処理を施す。また、開口３３６ａから露出する第４導体パターン３３４の表面に、無電解Ｎｉ／Ｐｄ／Ａｕめっき処理を施す。これにより、図３６に示されるように、ソルダーレジスト層３２５の開口３３５ａから露出する第３導体パターン３３３の表面に、半田接続層３６１が形成される。また、ソルダーレジスト層３２６の開口３３６ａから露出する第４導体パターン３３４の表面に、半田接続層３６２が形成される。
【００９４】
最後に、図３７に示されるように、半田接続層３６１，３６２の上に、半田３６３，３６４を載せる。これにより、図２０Ａに示される配線板３１０が完成する。
【００９５】
以上説明したように、本実施形態２では、磁性体を含有する第１絶縁層３２０の上下を、渦巻き状に形成された第１導体パターン３２１Ａ，第２導体パターン３２２Ａが挟むことによって、インダクタ３４０が形成される。したがって、配線板３１０の層構造にかかわらず、インダクタンスを大きくすることができ、適切なインダクタンスが得られる。
【００９６】
以上から、本実施形態２に係る配線板３１０は、配線板３１０に駆動電圧が低く消費電力が小さな低電圧型のマイクロプロセッサが実装されたとしても、インダクタ３４０及びＭＬＣＣ３５０を含んで構成される回路を介して、安定して電源の供給を行うことが可能となる。
【００９７】
以上、本発明の実施形態について説明したが、本発明は上記各実施形態によって限定されるものではない。
【００９８】
例えば、上記各実施形態では、第１導体パターン及び第１導体層の上面に、第２絶縁層及び第３導体パターンからなるビルドアップ層が形成され、第２導体パターン及び第２導体層の下面に、第３絶縁層及び第４導体パターンからなるビルドアップ層が形成される場合について説明した。これに限らず、第１導体パターン及び第１導体層の上面並びに第２導体パターン及び第２導体層の下面には、２以上の導体パターン、及び２以上の絶縁層からなるビルドアップ層が形成されていてもよい。
【００９９】
上記各実施形態では、コア部材の内部にＭＬＣＣを設けたが、このＭＬＣＣの代わりに、ビルドアップ層に薄膜キャパシタを設けてもよい。このように、Ｚ軸方向において、半導体素子（図示せず）とインダクタとの間に薄膜キャパシタを設けることで、安定して電源の供給を行うことが可能となる。
【０１００】
第１絶縁層、第１導体パターン、第２導体パターン、第１導体層、第２導体層、第２絶縁層、第３絶縁層、第３導体パターン、第４導体パターン、ソルダーレジスト層の材料は、配線板の使用目的等に応じて任意に選択することができる。例えば、第２絶縁層、第３絶縁層は、プリプレグの他、液状又はフィルム状の熱硬化性樹脂や、それらの混合物、さらにはＲＣＦ（Resin Coated copper Foil）から構成されていてもよい。
【０１０１】
無電解めっきの材料として、ニッケルや、チタン、クロム等を採用してもよい。無電解めっき以外に、ＰＶＤ膜やＣＶＤ膜を用いることもできる。ＰＶＤ膜やＣＶＤ膜の場合、触媒は不要である。
【０１０２】
同様に、電解めっき膜の材料として、ニッケルや、チタン、クロム等を採用してもよい。
【０１０３】
また、第１導体パターン、第２導体パターン、第３導体パターン及び第４導体パターン並びに第１導体層及び第２導体層の形成方法、パターニング方法は限定されず、セミアディティブ法、サブトラクティブ法などを、配線板の用途に応じて適宜選択することができる。
【０１０４】
配線板の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
【０１０５】
例えば配線板におけるビア導体は、フィルド導体に限られず、例えばコンフォーマル導体であってもよい。
【０１０６】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した各実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。
【符号の説明】
【０１０７】
１０，３１０  配線板
１１，３１１  コア部材
１３，１４，３１３，３１４  ビルドアップ層
２０，３２０  第１絶縁層
２０ａ，３２０ａ  貫通孔
２０ｂ，３２０ｂ  キャビティ
２１，３２１  第１導体層
２１Ａ，３２１Ａ  第１導体パターン
２１Ｂ，２２Ｂ  金属板
２２，３２２  第２導体層
２２Ａ，３２２Ａ  第２導体パターン
２３，３２３  第２絶縁層
２４，３２４  第３絶縁層
２３ａ，２４ａ，３２３ａ，３２４ａ  ビアホール
２５，２６，３２５，３２６  ソルダーレジスト層
３０，３３０  接続導体
３３，３３３  第３導体パターン
３４，３３４  第４導体パターン
３３ａ，３４ａ，３３３ａ，３３４ａ  ビア導体
３５ａ，３６ａ，３３５ａ，３３６ａ  開口
４０，３４０  インダクタ
４０ａ，３４０ａ  インダクタ構成部分
５０，３５０  積層セラミックコンデンサ（ＭＬＣＣ）
５１Ａ，５１Ｂ，３５１Ａ，３５１Ｂ  一対の電極
６１，６２，３６１，３６２  半田接続層
６３，６４，３６３，３６４  半田
１０１，４０１  粘着シート
２０１，２０２，５０１，５０２  無電解めっき膜
２０３，２０４，５０３，５０４  めっき膜
２２３，２２４，５２３，５２４  フィルム
３０１，３０２，６０１，６０２  レジスト
３０１ａ，３０２ａ，６０１ａ，６０２ａ  開口
３２１Ｂ，３２２Ｂ  金属箔
【図１】
2013080846.tif 000003
【図２Ａ】
2013080846.tif 000004
【図２Ｂ】
2013080846.tif 000005
【図３】
2013080846.tif 000006
【図４】
2013080846.tif 000007
【図５】
2013080846.tif 000008
【図６】
2013080846.tif 000009
【図７】
2013080846.tif 000010
【図８】
2013080846.tif 000011
【図９】
2013080846.tif 000012
【図１０】
2013080846.tif 000013
【図１１】
2013080846.tif 000014
【図１２】
2013080846.tif 000015
【図１３】
2013080846.tif 000016
【図１４】
2013080846.tif 000017
【図１５】
2013080846.tif 000018
【図１６】
2013080846.tif 000019
【図１７】
2013080846.tif 000020
【図１８】
2013080846.tif 000021
【図１９】
2013080846.tif 000022
【図２０Ａ】
2013080846.tif 000023
【図２０Ｂ】
2013080846.tif 000024
【図２０Ｃ】
2013080846.tif 000025
【図２１】
2013080846.tif 000026
【図２２】
2013080846.tif 000027
【図２３】
2013080846.tif 000028
【図２４】
2013080846.tif 000029
【図２５】
2013080846.tif 000030
【図２６】
2013080846.tif 000031
【図２７】
2013080846.tif 000032
【図２８】
2013080846.tif 000033
【図２９】
2013080846.tif 000034
【図３０】
2013080846.tif 000035
【図３１】
2013080846.tif 000036
【図３２】
2013080846.tif 000037
【図３３】
2013080846.tif 000038
【図３４】
2013080846.tif 000039
【図３５】
2013080846.tif 000040
【図３６】
2013080846.tif 000041
【図３７】
2013080846.tif 000042