(57)【要約】【課題】  画像表示装置を周波数拡散クロックSS_CLKを用いて動作させても、表示品質の悪化のない駆動方式を提案する。【解決手段】  回路動作クロックに周波数拡散回路SSCGから供給される周波数拡散クロックSS_CLKを用いている画像表示装置であって、アクティブマトリクス型の表示部を有し、アクティブマトリクス型の表示部内のトランジスタのソース電流の開閉時間を決定する表示部電荷供給クロックHCKを周波数拡散クロックSS_CLKから生成し(周波数拡散回路SSCGから直接供給されていても良い)、前記周波数拡散クロックの基準周波数の数倍(例えば1000倍)の周波数を発振する発振回路を有し、前記周波数拡散クロックのエッジ(立ち上がり及び立ち下がり)に同期し、前記発振器から出力されるクロックパルスをカウント開始し、ある任意の回数をカウントするまでの間を表示部への出力期間、とすることを特徴とした画像表示装置。【選択図】  図１
2013080089.tif 000002
【特許請求の範囲】
【請求項１】
回路動作クロックに周波数拡散回路SSCGから供給される周波数拡散された第1のクロックSS_CLKを用いて画像データを送る画像表示装置であって、
画像表示部と
画像表示部に対して表示制御を行う画像表示部駆動制御部と
画像表示制御を行う第2クロック発生回路と
第2クロック発生回路から出力されるクロックの回数を数えるカウンタを有する
ことを特徴とした画像表示装置。
【請求項２】
第2クロック発生回路は、前記周波数拡散クロックの基準周波数より高い周波数を発振する発振回路を有し、前記周波数拡散クロックのエッジ(立ち上がり及び立ち下がり)に同期し、前記発振回路から出力される周波数をカウント開始し、ある任意の回数をカウントするまでの間を表示部への出力期間、とすることを特徴とする請求項1に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置に関し、特に周波数拡散クロックを用いて表示装置を駆動する画像表示装置するものである。
【背景技術】
【０００２】
現在、様々な形態の画像表示装置が存在している。例えば、テレビ、モニタ、プロジェクタなどが挙げられる。前記例の画像表示装置の画像表示部として多く用いられている形態にアクティブマトリクス型液晶等がある。前記アクティブマトリクス型液晶の画像表示部では、TFT(薄膜トランジスタ)が規則的に配置されており、そのTFTのゲート電圧、ソース電流を制御して画像を表示している。前記アクティブマトリクス型の表示装置が多く用いられている要因として、制御が容易であること、小型・薄型化が可能であることが挙げられる。
【０００３】
ところで、近年電子機器の高機能化、高速化によって電子機器の動作周波数が格段に上がってきている。そこで懸念されているのが不要輻射(EMI：Electromagnetic Interference)である。画像表示装置においても例に漏れることなく、その内部回路の動作パルスによって発生する不要輻射が問題となっている。そこで、EMI対策に多く用いられているのが周波数拡散回路(SSCG：Spread Spectrum Clock Generator)である。
【０００４】
周波数拡散とは、クロックの周波数に対して変調をかけることにより(例えば100MHzの基準クロックを変調±1%で変調すると99MHz〜101MHzの間を変化するクロックとなる)、その周波数のノイズエネルギーのQP(Quasi Peak)値のピークを抑えるというものである。変調前のクロックをSSCGに入力すると周波数変調された周波数拡散クロックSS_CLKを出力する。変調が正の場合は、基準周波数より周波数が高く(周期は短く)なり、負の場合は基準周波数より周波数は低く(周期は長く)なる。図2(a)に周波数変調される前のクロックと(b)に周波数変調された後の周波数拡散クロック、(c)にその変調Mの変調遷移、(d)にQP値によるエネルギー集中の分散の様子を示す。この作用によりEMI低減効果が得られる。
【０００５】
つまり、周波数拡散の変調率Mを上げると、変動する周波数帯域が広がり、EMI低減効果は増大する。そこで、変調率Mを上げたいという要求が生まれる。画像表示装置においても、EMI対策実施のために周波数拡散回路SSCGが用いられているが多い。
【０００６】
例えば、特許文献1では2つ以上の制御機構において、それぞれの制御機構に各々周波数拡散回路SSCGから駆動クロックが入力されている場合に、それぞれの周波数拡散クロックをカウンタと演算回路を用いて、2つ以上のクロック系統を同期させる手法が開示されている（特許文献1参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開2010-05470号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
一方、周波数拡散とは、意図的にジッタを与えているに等しく、アクティブマトリクス型の画像表示装置に周波数拡散回路SSCGを適用した場合に、その弊害として電子回路で重要なクロックの同期ズレや、出力の一定化ができない場合がある。そこで、周波数拡散のEMI低減効果を得つつ、周波数の揺れに対する弊害対策手法が求められている。
【０００９】
特に、アクティブマトリクス型の画像表示装置、例えばアクティブマトリクス型の液晶表示装置では、TFT(薄膜トランジスタ)の画素書き込み時間への影響が色ムラを起こす原因となっている(図3参照)。アクティブマトリクス型の画像表示装置では表示部にTFT(薄膜トランジスタ)がマトリクス状に並んでおり、TFT(薄膜トランジスタ)のドレイン側には、グランドとの間に液晶層とコンデンサが接続されている。液晶層に電荷を蓄えることで輝度を得ているが、蓄えている時間(つまり表示部駆動クロックHCK)が周波数拡散されていると、液晶層に電荷を蓄える時間が変動してしまい、画像ノイズを引き起こしてしまう恐れがあった。
【００１０】
上述した課題に対して、上述の特許文献に開示された従来技術では、周波数拡散回路の弊害である同期ズレを防ぐことは可能であるが、アクティブマトリクス型の画像表示装置において周波数拡散回路SSCGを適用した場合の画像ノイズ防ぐことはできない。
【００１１】
そこで、本発明の目的は、回路動作クロックに周波数拡散回路SSCGから供給される周波数拡散クロックを用いた画像表示装置で、周波数拡散による画像ノイズ防止可能にした画像表示装置を提供することである。
【課題を解決するための手段】
【００１２】
上記目的のために、
入力された画像データの画像クロックに対して、周波数拡散回路SSCGから供給される周波数拡散された第1のクロックSS_CLKを用いて画像データを送る表示画像生成手段と
前記表示画像生成手段からの画像データをもとに表示を行なう画像表示部を有し
前記表示部は画像表示制御を行う第2クロック発生回路と
前記第2クロック発生回路のクロックをもとに画像表示制御を行う制御部を有する
事を特徴とする。
【発明の効果】
【００１３】
本発明によれば、画像表示装置のシステムクロックSYS_CLKに周波数拡散回路SSCGから周波数拡散クロックSS_CLKを供給したとしても、周波数拡散の影響を受けることがなく、画像表示部への書き込み時間を一定化できる。すなわち、SSCに起因するノイズ等を低減しながら画像ノイズの影響を低減する事が可能となる。
【００１４】
特に、高解像度の画像表示部を一つのドライバで駆動する場合に、高画質を維持しながら不要輻射等の問題を回避するのに効果がある。
【図面の簡単な説明】
【００１５】
【図１】本発明の駆動方式が適用された画像表示装置の概略構成を示す図
【図２】本発明のタイミングチャート
【図３】ＤＡ変換部の詳細図
【図４】ＤＡ変換部のタイミングチャート
【図５】アクティブマトリクス型液晶パネルの回路図
【図６】本発明の実施例の動作を示すフローチャート
【図７】（ａ）周波数拡散前後のクロックの様子            （ｂ）周波数拡散を際の変調周期            （ｃ）周波数拡散によるＥＭＩレベルの低下
【図８】周波数拡散によるＴＦＴコンデンサの電荷容量の変化
【発明を実施するための形態】
【００１６】
以下に、本発明の好ましい実施形態を、添付の図面に基づいて詳細に説明する。図1は、本発明の実施形態にかかわる、画像表示装置である。
【００１７】
［実施例１］
図１に示すように、係る画像表示装置は、画像入力部100、画像処理部102、メモリ103、周波数拡散回路SSCG104、画像表示部駆動制御部105、DA変換部106、画像表示部109から構成される。
【００１８】
映像系の流れとしては、例えばプロジェクタ等の映像表示装置の場合には、不図示の外部映像ソース源より画像入力される。この映像入力信号は、コンポーネント等のアナログ信号、或いは、DVI、HDMI、不図示無線入力部等から出力されるデジタル信号である。
【００１９】
画像入力部100は、入力された映像入力信号をA/D変換処理或いはデコード処理等を行い所定のデジタルデータとして画像処理部102に入力する。そして画像処理部102によって、ノイズ除去・輪郭強調・画像のスケーリング及び台形補正等を行うと伴にスケーリングにより所定の画像フォーマットに変換された画像（ドット）クロックを周波数拡散回路により変調を行い、再度画像処理部に入力すると伴に、変調されたクロックにより、入力された画像データを同期化してその画像データを、画像表示部駆動制御部105に入力する。
【００２０】
同期化についての詳細は後述する。画像表示部駆動制御部105は、メモリ103に2フレーム分の画像データを記憶して公知の倍速駆動のタイミングを生成する伴に、データを生成しDA変換部106に入力し、画像表示部109に出力する。
【００２１】
画像表示部109は、DA変換部106により生成されたアナログ信号と、画像表示部駆動制御部105により生成されたタイミング信号により、画像を表示する。表示制御に関しての詳細は後述する。
【００２２】
次に前述の変調されたクロックによる同期化について説明する。
【００２３】
画像入力部100からの映像信号を受けた画像処理部102は前述の通り、ノイズ除去・輪郭強調・画像のスケーリング及び台形補正された映像信号を、2水平周期（２ライン）分のメモリを有するラインメモリ101に、1水平周期（1ライン）毎に書き込み／読み出しを行なう。ここでのラインメモリ101への書き込みは、画像入力部100より受けたクロックをもとに書き込みを行なう。その後、画像入力部100より受けたクロックを周波数拡散回路SSCG104に渡し、周波数拡散回路SSCG104は入力されたクロックに対して、周波数変調をかけ、周波数拡散クロックSS_CLKを画像処理部102に戻す。以降の動作はこのSS_CLKを用いて行われる。
【００２４】
このとき、ラインメモリに書き込まれた映像入力信号を周波数拡散クロックSS_CLKを用いて読み出しを行う。このように一旦周波数拡散されていないクロックでラインメモリに映像入力信号を保存し、周波数拡散されたクロックで読みだすことによって映像入力信号とクロックとの同期化を行う。また、このとき画像表示部109へのH操作のタイミング信号（HCK）も周波数変調が掛かったSS_HCKとして出力する。
【００２５】
次に画像表示部109の詳細な説明を行なう。ここで画像表示部109としては、本発明では液晶パネルを用いた方式で説明を行う。
【００２６】
前述の通り、画像処理部102によって各種画像処理された出力画像データは、画像表示部駆動制御部105とSDRAM等のメモリ103により出力画像データを倍速駆動タイミングの同期信号及びガンマ変換等の処理が行われた、画像表示部109を駆動するための画像データ信号を出力する。画像表示部109を駆動するための画像データ信号はDA変換部106によりアナログ信号に変換される。
【００２７】
第2クロック発生回路は内部に発振回路110を持ち、発振回路110によってクロックを作り出している。このクロックがst_CLKとなる。
【００２８】
カウンタ108は、画像表示部駆動制御部105から出力されるSS_HCKと、第2クロック発生回路107から出力されるクロックst_CLKが入力される。カウンタ108は、画像表示部駆動制御部105から入力される周波数拡散クロックSS_HCKの立ち上がりに同期する形で、第2クロック発生回路107から入力されるパルス信号st_CLKをカウント開始する。このとき、第2クロック発生回路107から入力されるパルス信号st_CLKは、画像表示部駆動制御部105から入力される周波数拡散クロックSS_HCKの基準周波数よりかなり大きい(例えば1000倍)とする。
【００２９】
カウンタ108は、カウンタ108が、第2クロック発生回路107のパルス信号st_CLKをカウントしている期間に、画像表示部書き込みクロックHCKを出力する。画像表示部書き込みクロックHCKは、画像表示部109の内部へと出力される。詳細は後述する。st_CLKをある任意の回数を計数したとき、画像表示部書き込みクロックHCKの出力をストップする。
【００３０】
そのタイミングを図2を用いて説明する。周波数拡散クロックSS_HCKの立ち上がり(図中A)のタイミングで、第2クロック発生回路107からのパルス信号st_CLKをカウント開始する。このとき、同時に画像表示部書き込みクロックHCKを画像表示部109に出力する。ある任意の回数カウントした(図中B)のタイミングで画像表示部書き込みクロックHCKの出力を停止する。同時に画像表示部書き込みクロックHCKを画像表示部109に出力する。以降同様である。
【００３１】
画像表示部109は倍速駆動タイミングの同期信号と前期DA変換部106によりアナログ信号に変換された液晶駆動信号、所謂Video信号を受けて液晶パネル上に画像が形成される。
【００３２】
図3、図4および図5をもとに画像表示部109の駆動動作を説明する。図3はDA変換部の概略図で図1の画像部駆動制御部105からのCLK、DAT、Latchの入力信号を受け、液晶駆動信号であるVideo0〜Video7を発生させる。
【００３３】
入力データ、CLKとDATAとLatchと出力信号Video0〜Video7のタイミング図4（A）、CLKの立上り信号でDATAをDA変換部106内の不図示レジスタにVideo出力分のDATAを転送する。ここではVideo出力が8チャンネルを前提として、8クロック分DATAが転送された後Latch信号の立上りでDATAをLatchする。Video信号はLatch信号の立下り後のCLKの立ち上がりでVideo信号をLatch信号が立ち上がる前までのDATAのVideo信号に更新するこの繰り返しで画像表示部109への液晶駆動信号を発生させる。
【００３４】
また、図5に画像表示部109の詳細図を示す。画像表示部109は、Vシフトレジスタ501、Hシフトレジスタ502、セル503、アクティブマトリクス部504及びスイッチングアレイ505から構成される。アクティブマトリクス部504は、セルがマトリクス状に並んで配置された集合体で構成されている。複数あるセルのそれぞれが、配置されている座標の画素を担当している。代表的にセル503と指定しているが、特に断りのない限り、セルとのみ呼ぶ。詳細はセル503を参照されたい。
【００３５】
Hシフトレジスタ502は、H走査動作を行うため、HS信号をHシフトレジスタ502のリセット信号としVideo0〜Video7の液晶の駆動信号を、HCK信号の１クロック毎にVideo0〜Video7の液晶駆動信号を更新しながら垂直に8ラインの信号線をONさせてH走査を行う。即ちHCKと、図4（A）に示すLatch信号は同じ周波数である。
【００３６】
例えば、駆動周波数が60Hz、画像の解像度がFull HD(1920×1080)であった場合、1秒間に60回フレームを書き換えていることになる。つまり、1/60秒の間に1フレームを書くためには、1/60秒の間に1920行のラインを描かなければならない。1ラインを描くためには1/60×1/1920秒の時間が必要である。この1/60×1/1920のタイミングを形成しているのがVSとなる。
【００３７】
V走査は、VS信号をVシフトレジスタ501のリセット信号及びスタート信号として、VCLK信号の１クロック毎にVシフトレジスタ501はHラインを１ライン毎シフトさせている。Vシフトレジスタ501はスイッチングアレイ505と接続されており、Data線と行電極との接続を決定している(Data線は画像表示部駆動制御部102から送信される、各セルの輝度情報を伝達している)。Hシフトレジスタ502には、画像表示部駆動制御部105から、画像表示部書き込みクロックHCKが入力されており、画像表示部書き込みクロックHCKが入力されている期間、Data線とソース電極が接続される。さらに、Hシフトレジスタ502はシフトレジスタ機能により、画像表示部書き込みクロックHCKの出力先を、1列ソース電極、2列ソース電極・・・m-1列電極と順次変更することができる。
【００３８】
スイッチングアレイ505はソース電極とData線の接続スイッチングを行っている。このスイッチング部には、Hシフトレジスタ502が接続されている。スイッチングアレイ505内のスイッチは、HCKがHi状態のときにONとなり、導通され、Data線とソース電極がつながる。
【００３９】
アクティブマトリクス部504は、2次元表示画面の縦方向(垂直方向)に各々伸張して配列されたソース電極Y0〜Ym-1、また横方向(水平方向)に各々伸張して配列されたゲート電極X0〜Xn-1が形成されている。このとき、X0〜Xn-1が各々画像表示部109における第0〜第n-1表示ラインを担う。各表示ラインX0〜Xn-1とソース電極Y0〜Yn-1の交叉部に表示セルCL(0.0)〜CL(n-1.m-1)が形成されている。つまり、第0表示ラインに属する表示セルCL(0.0)〜CL(0.m-1)、第1表示ラインに属する表示セルCL(1.0)〜CL(1.m-1)、・・・第n-1表示ラインに属する表示セルCL(n-1.0)〜CL(n-1.m-1)の各々がマトリクス状に配置されている。また、セル中にはTFT(薄膜トランジスタ)が存在し、行電極X0〜Xn-1はTFT(薄膜トランジスタ)のゲートに接続されていて、ソース電極Y0〜Yn-1はTFT(薄膜トランジスタ)のソースに接続されている。FETのドレイン側には、画素となる液晶層、そしてコンデンサがつながれ、これらの容量性素子の反対側には共通電極になっている。ゲート電極線に加えられた電圧によって、ゲート電極線に接続されているすべてのTFT(薄膜トランジスタ)がON動作となることで、ソース-ドレイン間に電流が流れ、そのときソース電極線に接続されている各々の電圧が液晶層にかかり、コンデンサには電圧に応じた電荷が蓄積される。ゲート電極線は1列分の充電を終えると電圧の印加は次の列に移り、最初の1列分のFETはゲート電圧を失って"OFF"動作となる。最初の1列分の液晶電極はソース電極線からの電圧を失うが同時にコンデンサに蓄積された電荷によって次にゲート電極線が選択されるまでの1フレーム分の時間、必要な電圧をほとんど維持できる。コンデンサの共通電極線は隣接するサブ画素のゲート電極線で代替することがある。このようにTFTをスイッチとして使ったアクティブマトリクス駆動方式では、ゲート電極線によって同時に多数のFETへ電圧を加えることができるので、膨大な画素にも対応でき、コンデンサによって表示を維持できる。
【００４０】
これらの一連の動作を、図6のフローチャートを用いて説明を行う。
【００４１】
スタート
カウンタ108により周波数拡散クロックSS_HCKの立ち上がりを検知する(s601)。
【００４２】
第2クロック発生回路107からの入力されるパルス信号st_CLKのカウントをスタート(s
602)。
【００４３】
カウンタ108より、画像表示部書き込みクロックHCKを画像表示部109に出力を開始する(s603)。
【００４４】
カウンタ108で規定のカウント数かどうかチェックする(s604)。
Y  (カウント規定数に達した場合)：画像表示部書き込みクロックHCKの出力停止(s605)
N(カウント規定数に達していない場合)：画像表示部書き込みクロックHCK出力継続する(s603)。
【００４５】
エンド
以上説明した動作により、図2に示すように、液晶層への電荷蓄積には、時間が必要であり、その時間はHCKによって決まる。つまり、スイッチングアレイ中のスイッチが接続されている時間である。本来、周波数変調の掛かっていないHCKでは電荷蓄積時間は一定であるが、周波数拡散SS_ HCKでは、電荷蓄積時間は変動してしまう。しかし、本発明ではカウンタ108と第2クロック発生回路107を用いることによって、周波数拡散クロックSS_CLKをタイミングをとるためのみに用い、他の周波数拡散されていないクロックをカウントしている期間のみ画像表示部書き込みクロックHCKの出力とし、セルへの書き込み時間を一定にするのである。
【００４６】
特に、高輝度パネルを一つのドライバで駆動する場合に、不要輻射の問題を回避するのに効果が得られる。
【００４７】
本稿では実施例としてアクティブマトリクス型の液晶パネルを用いたが、出力を一定に保ちたい場合の手法として他の分野に応用が可能である。
【符号の説明】
【００４８】
１００  画像入力部
１０２  画像処理部
１０３  メモリ
【図１】
2013080089.tif 000003
【図２】
2013080089.tif 000004
【図３】
2013080089.tif 000005
【図４】
2013080089.tif 000006
【図５】
2013080089.tif 000007
【図６】
2013080089.tif 000008
【図７】
2013080089.tif 000009
【図８】
2013080089.tif 000010