(57)【要約】【課題】正常動作する入力信号電圧範囲を広げることが可能な差動増幅回路を提供する。【解決手段】差動信号が入力され、該差動信号を構成する２つの信号の電圧の差を増幅して出力する差動増幅回路であって、差動信号を構成する２つの信号の平均電圧を検出する平均電圧検出回路２と、平均電圧検出回路２で検出した平均電圧を基準として正負の電源電圧を生成する電源電圧発生回路３と、電源電圧発生回路３で生成した正負の電源電圧を正電源、負電源として用い、差動信号を構成する２つの信号の電圧の差を増幅して出力する差動増幅回路本体４と、を備えたものである。【選択図】図１
2013090280.tif 000002
【特許請求の範囲】
【請求項１】
差動信号が入力され、該差動信号を構成する２つの信号の電圧の差を増幅して出力する差動増幅回路であって、
前記差動信号を構成する２つの信号の平均電圧を検出する平均電圧検出回路と、
該平均電圧検出回路で検出した平均電圧を基準として正負の電源電圧を生成する電源電圧発生回路と、
該電源電圧発生回路で生成した正負の電源電圧を正電源、負電源として用い、前記差動信号を構成する２つの信号の電圧の差を増幅して出力する差動増幅回路本体と、
を備えたことを特徴とする差動増幅回路。
【請求項２】
前記平均電圧検出回路は、前記差動信号を構成する２つの信号の平均電圧と等しい電圧の平均電圧信号を前記電源電圧発生回路に出力するように構成され、
前記電源電圧発生回路は、前記平均電圧信号の電圧を所定の電圧昇圧して正の電源電圧を生成すると共に、前記平均電圧信号の電圧を所定の電圧降圧して負の電源電圧を生成し、これら生成した正負の電源電圧を正電源、負電源として前記差動増幅回路本体に出力するように構成される
請求項１記載の差動増幅回路。
【請求項３】
前記差動増幅回路本体の出力信号の直流電位を変化させる信号電圧シフト回路をさらに備えた
請求項１または２記載の差動増幅回路。
【請求項４】
前記信号電圧シフト回路は、前記差動増幅回路本体の出力信号の電圧を、前記平均電圧検出回路で検出した平均電圧と等しい電圧降圧して出力するように構成される
請求項３記載の差動増幅回路。
【請求項５】
前記差動増幅回路本体は、動作基準電圧を入力する基準電圧入力端子を有し、
前記差動増幅回路本体の前記基準電圧入力端子に、前記平均電圧検出回路が検出した平均電圧と等しい電圧の信号を入力するように構成した
請求項１〜４いずれかに記載の差動増幅回路。
【請求項６】
前記平均電圧検出回路は、反転増幅回路を２段直列に接続して構成される
請求項１〜５いずれかに記載の差動増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動信号が入力され、該差動信号を構成する２つの信号の電圧の差を増幅して出力する差動増幅回路に関するものである。
【背景技術】
【０００２】
図１１に示すように、オペアンプ等を用いた差動増幅回路１２１は、非反転入力端子１２２、反転入力端子１２３、正電源端子１２４、負電源端子１２５、および出力端子１２６の各端子を有しており、非反転入力端子１２２に入力された信号の電圧ＶAと反転入力端子１２３に入力された信号の電圧ＶBとの差（ＶA−ＶB）を増幅して、出力端子１２６から出力するように構成されている。このとき、正電源端子１２４には正電源ＶCCが印加され、負電源端子１２５には負電源ＶEEが印加される。負電源端子１２５は接地される（つまり０Ｖに接続される）場合もある。
【０００３】
なお、この出願の発明に関連する先行技術文献情報としては、特許文献１，２がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１４２７０９号公報
【特許文献２】特開２００６−１９１３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の従来の差動増幅回路１２１では、その差動増幅回路１２１に印加されている電源電圧ＶCC，ＶEEにより、入力が許容される電圧ＶA，ＶBの範囲が制限されてしまうという問題がある。
【０００６】
より具体的には、図１２に示すように、従来の差動増幅回路１２１では、入力が許容される電圧ＶA，ＶBの範囲（許容入力信号電圧範囲という）は、正電源端子１２４に印加されている正電源ＶCCから、負電源端子１２５に印加されている負電源ＶEEまでの範囲内に制限される。差動増幅回路１２１の回路構成によっては、正常動作する入力信号電圧範囲はさらに制限され、上述の許容入力信号電圧範囲よりも狭くなる。正常動作する入力信号電圧範囲外の電圧の信号が入力された場合、正常な増幅出力を得ることができなくなる。
【０００７】
一例として、図１３（ａ）に示すようなシミュレーション回路を作成し、差動増幅回路１２１に入力する差動信号の直流電位Ｖ0を変化させた際における、差動増幅回路１２１の出力信号の電圧波形をシミュレーションにより求めた。
【０００８】
このシミュレーション回路では、差動増幅回路１２１として、オペアンプ１４１にリニアテクノロジー社のＬＴＣ１００１Ａを用い、差動増幅回路１２１の反転入力端子１２３とオペアンプ１４１の反転入力端子、および差動増幅回路１２１の非反転入力端子１２２とオペアンプ１４１の非反転入力端子をそれぞれ１ｋΩの抵抗を介して電気的に接続し、かつ、オペアンプ１４１の反転入力端子と出力端子とを１０ｋΩの抵抗を介して電気的に接続し、オペアンプ１４１の非反転入力端子を１０ｋΩの抵抗を介して接地した構造のものを用いた。オペアンプ１４１に印加する電源電圧は±５Ｖとした（つまり、ＶCC＝＋５Ｖ、ＶEE＝−５Ｖとした）。この場合、許容入力信号電圧範囲は−５Ｖ〜５Ｖとなる。
【０００９】
また、このシミュレーション回路では、差動増幅回路１２１の反転入力端子１２３と非反転入力端子１２２に、互いに反転した交流信号を出力する交流信号源１４２，１４３をそれぞれ接続すると共に、両交流信号源１４２，１４３を直流電源１４４に接続し、直流電源１４４で重畳する直流電圧を変化させることで、直流電位Ｖ0を変化させた差動信号を両入力端子１２３，１２２に入力するように構成した。
【００１０】
入力する差動信号の直流電位Ｖ0を４．５Ｖ，５．０Ｖ、５．５Ｖ、６．０Ｖと変化させたときの出力信号の電圧波形のシミュレーション結果を図１３（ｂ）に示す。
【００１１】
図１３（ｂ）に示すように、差動信号の直流電位Ｖ0を許容入力信号電圧範囲内の４．５Ｖとした場合、差動増幅回路１２１は正常に動作し、０Ｖを中心とした正常な電圧波形が得られる。しかし、直流電位Ｖ0が５Ｖを超えて大きくなると、出力信号の直流電位が徐々に低下すると共に、出力信号の振幅が徐々に小さくなっており、正常な増幅出力が得られなくなっていることが分かる。
【００１２】
本発明は上記事情に鑑み為されたものであり、正常動作する入力信号電圧範囲を広げることが可能な差動増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は上記目的を達成するために創案されたものであり、差動信号が入力され、該差動信号を構成する２つの信号の電圧の差を増幅して出力する差動増幅回路であって、前記差動信号を構成する２つの信号の平均電圧を検出する平均電圧検出回路と、該平均電圧検出回路で検出した平均電圧を基準として正負の電源電圧を生成する電源電圧発生回路と、該電源電圧発生回路で生成した正負の電源電圧を正電源、負電源として用い、前記差動信号を構成する２つの信号の電圧の差を増幅して出力する差動増幅回路本体と、を備えた差動増幅回路である。
【００１４】
前記平均電圧検出回路は、前記差動信号を構成する２つの信号の平均電圧と等しい電圧の平均電圧信号を前記電源電圧発生回路に出力するように構成され、前記電源電圧発生回路は、前記平均電圧信号の電圧を所定の電圧昇圧して正の電源電圧を生成すると共に、前記平均電圧信号の電圧を所定の電圧降圧して負の電源電圧を生成し、これら生成した正負の電源電圧を正電源、負電源として前記差動増幅回路本体に出力するように構成されてもよい。
【００１５】
前記差動増幅回路本体の出力信号の直流電位を変化させる信号電圧シフト回路をさらに備えてもよい。
【００１６】
前記信号電圧シフト回路は、前記差動増幅回路本体の出力信号の電圧を、前記平均電圧検出回路で検出した平均電圧と等しい電圧降圧して出力するように構成されてもよい。
【００１７】
前記差動増幅回路本体は、動作基準電圧を入力する基準電圧入力端子を有し、前記差動増幅回路本体の前記基準電圧入力端子に、前記平均電圧検出回路が検出した平均電圧と等しい電圧の信号を入力するように構成してもよい。
【００１８】
前記平均電圧検出回路は、反転増幅回路を２段直列に接続して構成されてもよい。
【発明の効果】
【００１９】
本発明によれば、正常動作する入力信号電圧範囲を広げることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態に係る差動増幅回路の構成図である。
【図２】（ａ）〜（ｄ）は、図１の差動増幅回路に用いる平均電圧検出回路の一例を示す構成図である。
【図３】（ａ）〜（ｃ）は、図１の差動増幅回路に用いる電源電圧発生回路の一例を示す構成図である。
【図４】本発明の他の実施の形態に係る差動増幅回路の構成図である。
【図５】（ａ），（ｂ）は、図４の差動増幅回路に用いる電圧シフト回路の一例を示す構成図である。
【図６】本発明の他の実施の形態に係る差動増幅回路の構成図である。
【図７】（ａ），（ｂ）は、図６の差動増幅回路に用いる信号電圧シフト回路の一例を示す構成図である。
【図８】本発明の他の実施の形態に係る差動増幅回路の構成図である。
【図９】（ａ），（ｂ）は、図８の差動増幅回路に用いる信号電圧シフト回路の一例を示す構成図である。
【図１０】図１の差動増幅回路の一変形例を示す構成図である。
【図１１】従来の差動増幅回路の構成図である。
【図１２】従来の差動増幅回路において、正常動作する入力信号電圧範囲を説明する図である。
【図１３】（ａ）は、図１１の従来の差動増幅回路の出力信号の電圧波形をシミュレーションする際のシミュレーション回路を示す図であり、（ｂ）は、そのシミュレーション結果を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を添付図面にしたがって説明する。
【００２２】
図１は、本実施の形態に係る差動増幅回路の構成図である。
【００２３】
図１に示すように、差動増幅回路１は、差動信号が入力され、該差動信号を構成する２つの信号の電圧の差を増幅して出力するものであり、平均電圧検出回路２と、電源電圧発生回路３と、差動増幅回路本体４と、を備えている。
【００２４】
差動増幅回路本体４は、図１１で説明した従来の差動増幅回路１２１と同じものであり、本発明の差動増幅回路１は、従来より用いられている差動増幅回路本体４に加え、平均電圧検出回路２と電源電圧発生回路３とを新たに備えたものである。
【００２５】
平均電圧検出回路２は、差動信号を構成する２つの信号の平均電圧（相加平均）を検出するものである。以下、差動信号を構成する２つの信号の電圧をそれぞれＶA，ＶBとし、電圧ＶAの信号が一方の信号入力端子である非反転入力端子６から、電圧ＶBの信号が他方の信号入力端子である反転入力端子７から入力されるとする。
【００２６】
差動信号を構成する２つの信号の電圧ＶA，ＶBを平均すると、交流成分が相殺されて直流成分のみを抽出することができる。つまり、平均電圧検出回路２で検出する平均電圧Ｖavr（＝（ＶA＋ＶB）／２）は、入力される差動信号の直流電位と等しくなる（なお、差動信号を構成する２つの信号の直流電位は等しいとする）。
【００２７】
平均電圧検出回路２は、非反転入力端子６と反転入力端子７の両入力端子６，７に電気的に接続された２つの入力端子２ａ，２ｂと、１つの出力端子２ｃとを有している。本実施の形態では、平均電圧検出回路２は、入力端子２ａ，２ｂから入力された信号、すなわち差動信号を構成する２つの信号の平均電圧Ｖavrと等しい電圧の平均電圧信号を、出力端子２ｃから電源電圧発生回路３に出力するように構成される。
【００２８】
電源電圧発生回路３は、平均電圧検出回路２で検出した平均電圧Ｖavrを基準として正負の電源電圧を発生させるものである。電源電圧発生回路３は、平均電圧信号の電圧（平均電圧Ｖavr）を所定の電圧Ｖ1昇圧して正の電源電圧ＶCC（＝Ｖavr＋Ｖ1）を生成すると共に、平均電圧信号の電圧（平均電圧Ｖavr）を所定の電圧Ｖ2降圧して負の電源電圧ＶEE（＝Ｖavr−Ｖ2）を生成し、これら生成した正負の電源電圧ＶCC，ＶEEを正電源、負電源として差動増幅回路本体４に出力するように構成される。
【００２９】
電源電圧発生回路３は、平均電圧検出回路２の出力端子２ｃと電気的に接続された基準電圧入力端子３ａと、生成した正の電源電圧ＶCCの電源信号を出力する正電源出力端子３ｂと、生成した負の電源電圧ＶEEの電源信号を出力する負電源出力端子３ｃと、を有している。
【００３０】
差動増幅回路本体４は、電源電圧発生回路３で生成した正負の電源電圧ＶCC，ＶEEを正電源、負電源として用い、差動信号を構成する２つの信号の電圧の差を増幅して出力するものである。
【００３１】
差動増幅回路本体４は、増幅対象の差動信号が入力される非反転入力端子６及び反転入力端子７と、電源電圧発生回路３の正電源出力端子３ｂと電気的に接続された正電源端子８と、電源電圧発生回路３の負電源出力端子３ｃと電気的に接続された負電源端子９と、出力端子１０と、を有している。
【００３２】
差動増幅回路本体４は、非反転入力端子６に入力された信号の電圧ＶAと、反転入力端子７に入力された信号の電圧ＶBとの差（ＶA−ＶB）を増幅して、出力端子１０から出力するように構成されている。差動増幅回路本体４の増幅率をＡとすると、出力端子１０から出力される出力信号の電圧Ｖoutは、Ａ・（ＶA−ＶB）となる。正電源端子８には電源電圧発生回路３で生成した正の電源電圧ＶCCが正電源として印加され、負電源端子９には電源電圧発生回路３で生成した負の電源電圧ＶEEが負電源として印加される。
【００３３】
次に、平均電圧検出回路２の具体的な回路構成について図２を用いて説明する。なお、ここで説明する平均電圧検出回路２の回路構成は、あくまで一例であり、平均電圧検出回路２の回路構成はこれに限定されるものではない。
【００３４】
図２（ａ）に示す平均電圧検出回路２は、１つのオペアンプ２１と２つの抵抗Ｒ１，Ｒ２を用いて構成される。オペアンプ２１の非反転入力端子２２は、抵抗Ｒ１を介して平均電圧検出回路２の入力端子２ａに電気的に接続されると共に、抵抗Ｒ２を介して平均電圧検出回路２の入力端子２ｂに電気的に接続され、オペアンプ２１の反転入力端子２３は、オペアンプ２１の出力端子２４に電気的に接続され、オペアンプ２１の出力端子２４は、平均電圧検出回路２の出力端子２ｃに電気的に接続される。
【００３５】
図２（ａ）の平均電圧検出回路２の出力端子２ｃから出力される電圧Ｖoutは、下式（１）
Ｖout＝（Ｒ２・ＶA＋Ｒ１・ＶB）／（Ｒ１＋Ｒ２）    ・・・（１）
となるので、Ｒ１＝Ｒ２と設定すれば、Ｖout＝（ＶA＋ＶB）／２＝Ｖavrとなり、平均電圧Ｖavrと等しい電圧の平均電圧信号が出力端子２ｃから出力されることになる。
【００３６】
図２（ｂ）に示す平均電圧検出回路２は、図２（ａ）の平均電圧検出回路２において、オペアンプ２１の非反転入力端子２２を、さらに、コンデンサＣ１を介して接地し、平均電圧検出回路２に低域フィルタの機能を持たせたものである。図２（ｂ）の平均電圧検出回路２によれば、低域フィルタの機能によりリップル成分を低減でき、また、時間平均も含めた平均電圧Ｖavrの出力を得ることができる。
【００３７】
図２（ｃ）に示す平均電圧検出回路２は、反転増幅回路を２段直列に接続し、反転を２回繰返すことで結果的に非反転の出力を得るように構成したものであり、２つのオペアンプ２１ａ，２１ｂと５つの抵抗Ｒ１〜Ｒ５を用いて構成される。
【００３８】
１段目のオペアンプ２１ａの反転入力端子２３は、抵抗Ｒ１を介して平均電圧検出回路２の入力端子２ａに電気的に接続されると共に、抵抗Ｒ２を介して平均電圧検出回路２の入力端子２ｂに電気的に接続され、オペアンプ２１ａの反転入力端子２３と出力端子２４とが抵抗Ｒ３を介して電気的に接続される。
【００３９】
２段目のオペアンプ２１ｂの反転入力端子２３は、抵抗Ｒ４を介して１段目のオペアンプ２１ａの出力端子２４に電気的に接続され、オペアンプ２１ｂの出力端子２４は、抵抗Ｒ５を介してオペアンプ２１ｂの反転入力端子２３に電気的に接続されると共に、平均電圧検出回路２の出力端子２ｃに電気的に接続される。両オペアンプ２１ａ，２１ｂの非反転入力端子２２は接地される。
【００４０】
図２（ｃ）の平均電圧検出回路２の出力端子２ｃから出力される電圧Ｖoutは、下式（２）
Ｖout＝（ＶA／Ｒ１＋ＶB／Ｒ２）・Ｒ３・Ｒ５／Ｒ４    ・・・（２）
となるので、Ｒ１＝Ｒ２＝２Ｒ３、Ｒ４＝Ｒ５と設定すれば、Ｖout＝（ＶA＋ＶB）／２＝Ｖavrとなる。
【００４１】
図２（ｃ）の平均電圧検出回路２では、オペアンプ２１ａ，２１ｂの反転入力端子２３に信号を入力するように構成しており、通常、オペアンプは反転入力端子２３に入力された電圧を基準として動作するので、図２（ｃ）の平均電圧検出回路２によれば、図２（ａ），（ｂ）の平均電圧検出回路２と比較して、平均電圧検出回路２として正常動作する入力信号電圧範囲を広げることが可能になる。なお、平均電圧検出回路２が正常に動作しないと、差動増幅回路１全体においても正常な動作が期待できないことから、平均電圧検出回路２として正常動作する入力信号電圧範囲を広げることは、差動増幅回路１が正常動作する入力信号電圧範囲を広げることに大きく寄与する。
【００４２】
図２（ｄ）に示す平均電圧検出回路２は、図２（ｃ）の平均電圧検出回路２において、抵抗Ｒ３と並列にコンデンサＣ１を、抵抗Ｒ５と並列にコンデンサＣ２を接続し、図２（ｂ）の平均電圧検出回路２と同様に、平均電圧検出回路２に低域フィルタの機能を持たせたものである。なお、コンデンサＣ１，Ｃ２のいずれか一方のみを設けるように構成しても、同様の効果を得ることができる。
【００４３】
次に、電源電圧発生回路３の具体的な回路構成について図３を用いて説明する。なお、ここで説明する電源電圧発生回路３の回路構成は、あくまで一例であり、電源電圧発生回路３の回路構成はこれに限定されるものではない。
【００４４】
図３（ａ）に示す電源電圧発生回路３は、２つの直流定電圧源Ｂ１，Ｂ２を用いて構成され、基準電圧入力端子３ａと正電源出力端子３ｂとを直流定電圧源Ｂ１を介して電気的に接続すると共に、基準電圧入力端子３ａと負電源出力端子３ｃとを直流定電圧源Ｂ２を介して電気的に接続したものである。直流定電圧源Ｂ１は正極が正電源出力端子３ｂ側となるように配置され、直流定電圧源Ｂ２は負極が負電源出力端子３ｃ側となるように配置される。
【００４５】
図３（ａ）の電源電圧発生回路３では、直流定電圧源Ｂ１の電圧をＶ1、直流定電圧源Ｂ２の電圧をＶ2とすると、電圧ＶCC＝Ｖavr＋Ｖ1の電源信号が正電源出力端子３ｂから、電圧ＶEE＝Ｖavr−Ｖ2の電源信号が負電源出力端子３ｃがそれぞれ出力されることになる。
【００４６】
図３（ｂ）に示す電源電圧発生回路３は、２つの直流定電流源ＣＳ１，ＣＳ２と、２つのツェナーダイオードＺＤ１，ＺＤ２を用いて構成される。基準電圧入力端子３ａは、ツェナーダイオードＺＤ１のアノードとツェナーダイオードＺＤ２のカソードに電気的に接続され、ツェナーダイオードＺＤ１のカソードは、正電源出力端子３ｂと直流定電流源ＣＳ１の正極に電気的に接続され、ツェナーダイオードＺＤ２のアノードは、負電源出力端子３ｃと直流定電流源ＣＳ２の負極に電気的に接続される。直流定電流源ＣＳ１の負極は外部より供給される正電源に、直流定電流源ＣＳ２の正極は外部より供給される負電源にそれぞれ電気的に接続される。
【００４７】
図３（ｂ）の電源電圧発生回路３では、ツェナーダイオードＺＤ１，ＺＤ２のツェナー電圧をＶ1，Ｖ2とすると、電圧ＶCC＝Ｖavr＋Ｖ1の電源信号が正電源出力端子３ｂから、電圧ＶEE＝Ｖavr−Ｖ2の電源信号が負電源出力端子３ｃがそれぞれ出力されることになる。
【００４８】
図３（ｃ）に示す電源電圧発生回路３は、図３（ｂ）の電源電圧発生回路３において、直流定電流源ＣＳ１，ＣＳ２を抵抗Ｒ１１，Ｒ１２とし、かつ、ツェナーダイオードＺＤ１と正電源出力端子３ｂ間と、ツェナーダイオードＺＤ２と負電源出力端子３ｃ間に、それぞれオペアンプ３１を用いたボルテージフォロワ回路３２を接続したものである。ボルテージフォロワ回路３２を用いることにより、出力インピーダンスを低くすることが可能になる。
【００４９】
本実施の形態の作用を説明する。
【００５０】
本実施の形態に係る差動増幅回路１では、差動信号を構成する２つの信号の平均電圧Ｖavrを検出する平均電圧検出回路２と、平均電圧検出回路２で検出した平均電圧Ｖavrを基準として正負の電源電圧ＶCC，ＶEEを生成する電源電圧発生回路３と、電源電圧発生回路３で生成した正負の電源電圧ＶCC，ＶEEを正電源、負電源として用い、差動信号を構成する２つの信号の電圧の差を増幅して出力する差動増幅回路本体４と、を備えている。
【００５１】
このように構成することで、差動増幅回路本体４の電源電圧（正電源、負電源）を、入力される差動信号の直流電位に追従して変化させることが可能となり、入力される差動信号が常に差動増幅回路本体４の許容入力信号電圧範囲となるように、差動増幅回路本体４の電源電圧をシフトさせることが可能になる。
【００５２】
つまり、本発明によれば、許容入力信号電圧範囲を制限する要因である電源電圧（正電源、負電源）自体を、入力される差動信号の直流電位に応じて変化させることが可能となり、その結果、正常動作する入力信号電圧範囲を広げることが可能になる。
【００５３】
次に、本発明の他の実施の形態を説明する。
【００５４】
図４に示す差動増幅回路４１は、図１の差動増幅回路１において、差動増幅回路本体４の出力信号の直流電位を変化させる信号電圧シフト回路４２をさらに備えたものである。
【００５５】
本実施の形態では、信号電圧シフト回路４２は、差動増幅回路本体４の出力信号の電圧Ｖoutを、平均電圧検出回路２で検出した平均電圧Ｖavrと等しい電圧降圧して出力するように構成される。つまり、信号電圧シフト回路４２は、電圧Ｖout’＝Ｖout−Ｖavrの出力信号を後段の回路に出力するように構成される。上述のように、平均電圧Ｖavrは差動信号の直流電位と等しく、出力信号の直流電位とも等しいので、信号電圧シフト回路４２は、出力信号の直流成分をキャンセルして（直流電位を０Ｖとして）、後段の回路に出力することになる。
【００５６】
信号電圧シフト回路４２は、差動増幅回路本体４の出力端子１０と電気的に接続された入力端子４２ａと、出力端子４２ｂと、電源電圧発生回路３の正電源出力端子３ｂと電気的に接続された第１基準電圧入力端子４２ｃと、電源電圧発生回路３の負電源出力端子３ｃと電気的に接続された第２基準電圧入力端子４２ｄと、を備えている。
【００５７】
差動増幅回路４１に用いる信号電圧シフト回路４２の回路構成の一例を図５に示す。
【００５８】
図５（ａ）に示す信号電圧シフト回路４２は、１つのオペアンプ５１と５つの抵抗Ｒ６〜Ｒ１０を用いて構成される。オペアンプ５１の非反転入力端子５２は、抵抗Ｒ６を介して入力端子４２ａに電気的に接続されると共に、抵抗Ｒ７を介して接地され、オペアンプ５１の反転入力端子５３は、抵抗Ｒ８を介して第１基準電圧入力端子４２ｃに電気的に接続されると共に、抵抗Ｒ９を介して第２基準電圧入力端子４２ｄに電気的に接続され、オペアンプ５１の出力端子５４は、抵抗Ｒ１０を介してオペアンプ５１の反転入力端子５３に電気的に接続されると共に、出力端子４２ｂに電気的に接続される。
【００５９】
図５（ａ）の信号電圧シフト回路４２の出力端子４２ｂから出力される電圧Ｖout’は、ＶCC＝Ｖavr＋Ｖ1、ＶEE＝Ｖavr−Ｖ2とすると、下式（３）
Ｖout’＝｛（Ｒ８//Ｒ９＋Ｒ１０）・Ｒ７・Ｖout｝
／｛（Ｒ８//Ｒ９）・（Ｒ６＋Ｒ７）｝
−（Ｒ１０・Ｖavr）／（Ｒ８//Ｒ９）
−（Ｒ１０・Ｖ1）／Ｒ８
＋（Ｒ１０・Ｖ2）／Ｒ９    ・・・（３）
但し、Ｒ８//Ｒ９＝（Ｒ８・Ｒ９）／（Ｒ８＋Ｒ９）
となる。よって、Ｒ８＝Ｒ９＝２Ｒ１０、Ｒ６＝Ｒ７と設定すれば、下式（４）
Ｖout’＝Ｖout−Ｖavr−（Ｖ1−Ｖ2）／２    ・・・（４）
となり、さらに電源電圧発生回路３にてＶ1＝Ｖ2と設定すると、Ｖout’＝Ｖout−Ｖavrとなる。
【００６０】
図５（ｂ）に示す信号電圧シフト回路４２は、反転増幅回路を２段直列に接続し、反転を２回繰返すことで結果的に非反転の出力を得るように構成したものであり、２つのオペアンプ５１ａ，５１ｂと６つの抵抗Ｒ２１〜Ｒ２６を用いて構成される。
【００６１】
１段目のオペアンプ５１ａの反転入力端子５３は、抵抗Ｒ２１を介して入力端子４２ａに電気的に接続され、オペアンプ５１ａの反転入力端子５３と出力端子５４とが抵抗Ｒ２２を介して電気的に接続される。
【００６２】
２段目のオペアンプ５１ｂの反転入力端子５３は、抵抗Ｒ２３を介して１段目のオペアンプ５１ａの出力端子５４に電気的に接続されると共に、抵抗Ｒ２４を介して第１基準電圧入力端子４２ｃ、抵抗Ｒ２５を介して第２基準電圧入力端子４２ｄに電気的に接続され、オペアンプ５１ｂの出力端子５４は、抵抗Ｒ２６を介してオペアンプ５１ｂの反転入力端子５３に電気的に接続されると共に、出力端子４２ｂに電気的に接続される。両オペアンプ５１ａ，５１ｂの非反転入力端子５２は接地される。
【００６３】
図５（ｂ）の信号電圧シフト回路４２の出力端子４２ｂから出力される電圧Ｖout’は、ＶCC＝Ｖavr＋Ｖ1、ＶEE＝Ｖavr−Ｖ2とすると、下式（５）
Ｖout’＝（Ｒ２２・Ｒ２６・Ｖout）／（Ｒ２１・Ｒ２３）
−（Ｒ２６・Ｖavr）／（Ｒ２４//Ｒ２５）
−（Ｒ２６・Ｖ1）／Ｒ２４
＋（Ｒ２６・Ｖ2）／Ｒ２５    ・・・（５）
但し、Ｒ２４//Ｒ２５＝（Ｒ２４・Ｒ２５）／（Ｒ２４＋Ｒ２５）
となる。よって、Ｒ２４＝Ｒ２５＝２Ｒ２６、Ｒ２２・Ｒ２６＝Ｒ２１・Ｒ２３と設定すれば、下式（６）
Ｖout’＝Ｖout−Ｖavr−（Ｖ1−Ｖ2）／２    ・・・（６）
となり、さらに電源電圧発生回路３にてＶ1＝Ｖ2と設定すると、Ｖout’＝Ｖout−Ｖavrとなる。
【００６４】
図５（ｂ）の信号電圧シフト回路４２によれば、図２（ｃ）で説明した平均電圧検出回路２と同様に、図５（ａ）の信号電圧シフト回路４２と比較して、信号電圧シフト回路４２として正常動作する入力信号電圧範囲を広げることが可能になる。
【００６５】
図６に示す差動増幅回路６１は、図４の差動増幅回路４１において、信号電圧シフト回路４２の第２基準電圧入力端子４２ｄを省略すると共に、第１基準電圧入力端子４２ｃに、平均電圧検出回路２の平均電圧信号を入力するようにしたものである。信号電圧シフト回路４２は、出力信号を平均電圧信号の電圧（平均電圧Ｖavr）と等しい電圧降圧して出力するように構成される。
【００６６】
図６の差動増幅回路６１に用いる信号電圧シフト回路４２の回路構成の一例を図７に示す。
【００６７】
図７（ａ）に示す信号電圧シフト回路４２は、図５（ａ）の信号電圧シフト回路４２において、第２基準電圧入力端子４２ｄと抵抗Ｒ９を省略したものである。
【００６８】
図７（ａ）の信号電圧シフト回路４２の出力端子４２ｂから出力される電圧Ｖout’は、下式（７）
Ｖout’＝｛（Ｒ８＋Ｒ１０）・Ｒ７・Ｖout｝
／｛Ｒ８・（Ｒ６＋Ｒ７）｝
−（Ｒ１０・Ｖavr）／Ｒ８    ・・・（７）
となるので、Ｒ８＝Ｒ１０、Ｒ６＝Ｒ７と設定すれば、Ｖout’＝Ｖout−Ｖavrとなる。
【００６９】
図７（ｂ）に示す信号電圧シフト回路４２は、図５（ｂ）の信号電圧シフト回路４２において、第２基準電圧入力端子４２ｄと抵抗Ｒ２５を省略したものである。
【００７０】
図７（ｂ）の信号電圧シフト回路４２の出力端子４２ｂから出力される電圧Ｖout’は、下式（８）
Ｖout’＝（Ｒ２２・Ｒ２６・Ｖout）／（Ｒ２１・Ｒ２３）
−（Ｒ２６・Ｖavr）／Ｒ２４    ・・・（８）
となるので、Ｒ２４＝Ｒ２６、Ｒ２２・Ｒ２６＝Ｒ２１・Ｒ２３と設定すれば、Ｖout’＝Ｖout−Ｖavrとなる。
【００７１】
図８に示す差動増幅回路８１は、図４の差動増幅回路４１において、信号電圧シフト回路４２に第３基準電圧入力端子４２ｅをさらに設け、第３基準電圧入力端子４２ｅに直流定電圧源Ｂ３を接続して基準電圧Ｖtを印加するようにしたものである。信号電圧シフト回路４２は、出力信号の直流成分をキャンセルし（直流電位を０Ｖとし）、さらに、基準電圧Ｖtと等しい電圧昇圧（または降圧）した後、後段の回路に出力するように構成される。つまり、差動増幅回路８１によれば、信号電圧シフト回路４２の後段に出力される出力信号の直流電位はＶt（または−Ｖt）となり、出力信号の直流電位を任意に設定することが可能になる。
【００７２】
図８の差動増幅回路８１に用いる信号電圧シフト回路４２の回路構成の一例を図９に示す。
【００７３】
図９（ａ）に示す信号電圧シフト回路４２は、図５（ｂ）の信号電圧シフト回路４２において、さらに、１段目のオペアンプ５１ａの反転入力端子５３を、抵抗Ｒ２７を介して第３基準電圧入力端子４２ｅに電気的に接続したものである。
【００７４】
図９（ａ）の信号電圧シフト回路４２の出力端子４２ｂから出力される電圧Ｖout’は、ＶCC＝Ｖavr＋Ｖ1、ＶEE＝Ｖavr−Ｖ2とすると、下式（９）
Ｖout’＝（Ｒ２２・Ｒ２６・Ｖout）／（Ｒ２１・Ｒ２３）
−（Ｒ２６・Ｖavr）／（Ｒ２４//Ｒ２５）
−（Ｒ２６・Ｖ1）／Ｒ２４
＋（Ｒ２６・Ｖ2）／Ｒ２５
−（Ｒ２２・Ｒ２６・Ｖt）／（Ｒ２７・Ｒ２３）  ・・・（９）
但し、Ｒ２４//Ｒ２５＝（Ｒ２４・Ｒ２５）／（Ｒ２４＋Ｒ２５）
となる。よって、Ｒ２４＝Ｒ２５＝２Ｒ２６、Ｒ２２・Ｒ２６＝Ｒ２１・Ｒ２３、Ｒ２１＝Ｒ２７と設定すれば、下式（１０）
Ｖout’＝Ｖout−Ｖavr−（Ｖ1−Ｖ2）／２＋Ｖt    ・・・（１０）
となり、さらに電源電圧発生回路３にてＶ1＝Ｖ2と設定すると、Ｖout’＝Ｖout−Ｖavr＋Ｖtとなる。
【００７５】
図９（ｂ）に示す信号電圧シフト回路４２は、図５（ｂ）の信号電圧シフト回路４２において、さらに、２段目のオペアンプ５１ｂの反転入力端子５３を、抵抗Ｒ２７を介して第３基準電圧入力端子４２ｅに電気的に接続したものである。
【００７６】
図９（ｂ）の信号電圧シフト回路４２の出力端子４２ｂから出力される電圧Ｖout’は、ＶCC＝Ｖavr＋Ｖ1、ＶEE＝Ｖavr−Ｖ2とすると、下式（１１）
Ｖout’＝（Ｒ２２・Ｒ２６・Ｖout）／（Ｒ２１・Ｒ２３）
−（Ｒ２６・Ｖavr）／（Ｒ２４//Ｒ２５）
−（Ｒ２６・Ｖ1）／Ｒ２４
＋（Ｒ２６・Ｖ2）／Ｒ２５
−（Ｒ２６・Ｖt）／Ｒ２７  ・・・（１１）
但し、Ｒ２４//Ｒ２５＝（Ｒ２４・Ｒ２５）／（Ｒ２４＋Ｒ２５）
となる。よって、Ｒ２４＝Ｒ２５＝２Ｒ２６、Ｒ２２・Ｒ２６＝Ｒ２１・Ｒ２３、Ｒ２６＝Ｒ２７と設定すれば、下式（１２）
Ｖout’＝Ｖout−Ｖavr−（Ｖ1−Ｖ2）／２−Ｖt    ・・・（１２）
となり、さらに電源電圧発生回路３にてＶ1＝Ｖ2と設定すると、Ｖout’＝Ｖout−Ｖavr−Ｖtとなる。
【００７７】
本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。
【００７８】
例えば、上記実施の形態では、差動増幅回路本体４として、基準電圧入力端子（動作基準電圧を入力する端子）を有さないものを用いたが、基準電圧入力端子を有するものを用いてもよい。
【００７９】
この場合、図１０に示すように、差動増幅回路本体４の基準電圧入力端子１０２と平均電圧検出回路２の出力端子２ｃとを電気的に接続し、基準電圧入力端子１０２に、平均電圧検出回路が検出した平均電圧Ｖavrと等しい電圧の信号である平均電圧信号を入力するように構成し、平均電圧検出回路２で検出した平均電圧Ｖavrを差動増幅回路本体４の動作基準電圧として使用するとよい。
【符号の説明】
【００８０】
１  差動増幅回路
２  平均電圧検出回路
３  電源電圧発生回路
４  差動増幅回路本体
【図１】
2013090280.tif 000003
【図２】
2013090280.tif 000004
【図３】
2013090280.tif 000005
【図４】
2013090280.tif 000006
【図５】
2013090280.tif 000007
【図６】
2013090280.tif 000008
【図７】
2013090280.tif 000009
【図８】
2013090280.tif 000010
【図９】
2013090280.tif 000011
【図１０】
2013090280.tif 000012
【図１１】
2013090280.tif 000013
【図１２】
2013090280.tif 000014
【図１３】
2013090280.tif 000015