(57)【要約】      （修正有）【課題】回路を簡素化し、小型低背で良好な特性を有するトリプレクサを得る。【解決手段】入力ポートＰ０と、第一周波数帯域ｆ１の信号を出力する第一ポートＰ１と、ｆ１より高い第二周波数帯域ｆ２の信号を出力する第二ポートＰ２と、ｆ２より高い第三周波数帯域ｆ３の信号を出力する第三ポートＰ３と、ｆ１の信号を通過させる第一フィルタ１１と、ｆ２の信号を通過させる第二フィルタ１２と、ｆ３の信号を通過させる第三フィルタ１３と、ｆ２及びｆ３の信号を通過させる一方、ｆ１を遮断するマッチング用キャパシタ１０とを備え、第一フィルタはＰ０とＰ１との間に、第二フィルタはマッチング用キャパシタを介してＰ０とＰ２との間に、第三フィルタはマッチング用キャパシタを介してＰ０とＰ３との間に夫々接続する。【選択図】図１
2013243600.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を互いに異なる３つの周波数帯域の信号に分離しそれぞれ出力するトリプレクサであって、
前記入力信号を入力可能な共通の入力ポートと、
第一の周波数帯域の信号を出力する第一ポートと、
前記第一の周波数帯域より高い第二の周波数帯域の信号を出力する第二ポートと、
前記第二の周波数帯域より高い第三の周波数帯域の信号を出力する第三ポートと、
前記第一の周波数帯域の信号を通過させる第一フィルタと、
前記第二の周波数帯域の信号を通過させる第二フィルタと、
前記第三の周波数帯域の信号を通過させる第三フィルタと、
前記第二の周波数帯域の信号および前記第三の周波数帯域の信号を通過させる一方、前記第一の周波数帯域の信号を遮断するマッチング用キャパシタと、
を備え、
前記第一フィルタは、前記入力ポートと前記第一ポートとの間に接続され、
前記第二フィルタは、前記マッチング用キャパシタを介して前記入力ポートと前記第二ポートとの間に接続され、
前記第三フィルタは、前記マッチング用キャパシタを介して前記入力ポートと前記第三ポートとの間に接続されている
ことを特徴とするトリプレクサ。
【請求項２】
入力信号を互いに異なる３つの周波数帯域の信号に分離しそれぞれ出力するトリプレクサであって、
前記入力信号を入力可能な共通の入力ポートと、
第一の周波数帯域の信号を出力する第一ポートと、
前記第一の周波数帯域より高い第二の周波数帯域の信号を出力する第二ポートと、
前記第二の周波数帯域より高い第三の周波数帯域の信号を出力する第三ポートと、
前記第一の周波数帯域の信号を通過させるフィルタと、
前記第二の周波数帯域の信号と前記第三の周波数帯域の信号とを分離して前記第二の周波数帯域の信号を前記第二ポートへ出力する第一フィルタ部、および、前記第二の周波数帯域の信号と前記第三の周波数帯域の信号とを分離して前記第三の周波数帯域の信号を前記第三ポートへ出力する第二フィルタ部を含むダイプレクサと、
前記第二の周波数帯域の信号および前記第三の周波数帯域の信号を通過させる一方、前記第一の周波数帯域の信号を遮断するマッチング用キャパシタと、
を備え、
前記フィルタは、前記入力ポートと前記第一ポートとの間に接続され、
前記ダイプレクサの前記第一フィルタ部の入力端および前記第二フィルタ部の入力端は共に前記マッチング用キャパシタを介して前記入力ポートに接続され、
前記ダイプレクサの第一フィルタ部の出力端は、前記第二ポートに接続され、
前記ダイプレクサの第二フィルタ部の出力端は、前記第三ポートに接続されている
ことを特徴とするトリプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トリプレクサに係り、特に、トリプレクサの回路構成に関する。
【背景技術】
【０００２】
無線通信装置、特に携帯電話機やスマートフォン、ノートパソコンなどの携帯型無線通信装置では、高機能・多機能化の進展に伴い、複数の通信周波数帯に対応可能なものが近年提供されている。例えば、携帯電話機で使用される８００ＭＨｚ帯や１．７ＧＨｚ帯、２ＧＨｚ帯に加えて、ＧＰＳ（Global Positioning System）の１．５ＧＨｚ帯、無線ＬＡＮの２．４ＧＨｚ帯、高速無線ＬＡＮの５ＧＨｚ帯など複数の異なる周波数帯を使用して通話やデータ通信、ＧＰＳ機能などを同時に利用可能な機器である。
【０００３】
このようなマルチバンド機器では、アンテナから受信した高周波信号を各周波数帯に分離するためトリプレクサが用いられる。このトリプレクサは、高域通過フィルタ（以下「ＨＰＦ」と言う）と低域通過フィルタ（以下「ＬＰＦ」と言う）と帯域通過フィルタ（以下「ＢＰＦ」と言う）を組み合わせることにより、入力された信号を異なる３つの周波数帯の信号に分離して出力するもので、一般に積層基板を利用した１つのチップ部品として提供される。
【０００４】
トリプレクサの回路構成としては、例えば図１０に示すようにマッチング線路３１，３２，３３とフィルタ３４，３５，３６を３つ並列に接続したものや、図１１および図１２に示すように２つのフィルタ４１〜４２，４４〜４５，５１〜５２，５４〜５５を組み合わせたダイプレクサ４３，４６，５３，５６を２段直列に接続する手法が従来から採られている。
【０００５】
また、トリプレクサを開示するものとして下記特許文献がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−１９８３０９号公報
【特許文献２】特開２００６−１０８８２４号公報
【特許文献３】特許第４４２８２９２号公報
【特許文献４】特許第４４４２０５６号公報
【特許文献５】特許第４８４２２４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、従来のトリプレクサは、小型低背と良好な特性（低挿入損失および各周波数帯の高い分波性能）を同時に実現する点で更なる改良の余地を残している。
【０００８】
具体的には、前記図１０に示した回路構成は、３つのフィルタ３４，３５，３６に加えてこれらのフィルタ３４〜３６各々についてマッチング線路３１，３２，３３を備えており、このため小型低背なチップを実現することが難しい。一方、前記図１１に示した構成例では第一の出力Ｐ１と第二の出力Ｐ２が、また前記図１２に示した構成例では第二の出力Ｐ２と第三の出力Ｐ３が、それぞれフィルタ４１，４４，４５，５２，５４，５５を２段重ねたものとなるため、いずれも挿入損失が大きくならざるを得ない。
【０００９】
また、前記図１１及び図１２の例では２個のダイプレクサ４３，４６；５３，５６を使用するため素子数が多くなり、前記図１０の場合と同様に小型低背化の点で不利なうえ、２個のダイプレクサ４３，４６；５３，５６を１つのチップ部品内に配置しようとした場合に、各ダイプレクサ４３，４６；５３，５６を構成するインダクタやキャパシタ同士が接近し或いは同じ導体層に配置されることとなり、素子間で結合が生じて高いアイソレーション特性（分波性能）を得ることが難しい。さらに、前記特許文献に記載の発明も同様の問題を含んでおり、これらの問題を解消できるものではない。
【００１０】
したがって、本発明の目的は、トリプレクサの回路構成を簡素化することにより、小型低背で挿入損失が小さく、各周波数帯について高いアイソレーション特性を備えたトリプレクサを実現する点にある。
【課題を解決するための手段】
【００１１】
前記課題を解決し目的を達成するため、本発明に係るトリプレクサは、入力信号を互いに異なる３つの周波数帯域の信号に分離しそれぞれ出力するトリプレクサであって、前記入力信号を入力可能な共通の入力ポートと、第一の周波数帯域の信号を出力する第一ポートと、前記第一の周波数帯域より高い第二の周波数帯域の信号を出力する第二ポートと、前記第二の周波数帯域より高い第三の周波数帯域の信号を出力する第三ポートと、前記第一の周波数帯域の信号を通過させる第一フィルタと、前記第二の周波数帯域の信号を通過させる第二フィルタと、前記第三の周波数帯域の信号を通過させる第三フィルタと、前記第二の周波数帯域の信号および前記第三の周波数帯域の信号を通過させる一方、前記第一の周波数帯域の信号を遮断するマッチング用キャパシタとを備え、前記第一フィルタは、前記入力ポートと前記第一ポートとの間に接続され、前記第二フィルタは、前記マッチング用キャパシタを介して前記入力ポートと前記第二ポートとの間に接続され、前記第三フィルタは、前記マッチング用キャパシタを介して前記入力ポートと前記第三ポートとの間に接続されている。
【００１２】
前記第一フィルタの通過周波数帯（第一の周波数帯域）をｆ１、第二フィルタの通過周波数帯（第二の周波数帯域）をｆ２、第三フィルタの通過周波数帯（第三の周波数帯域）をｆ３とした場合に（ｆ１＜ｆ２＜ｆ３）、本発明のトリプレクサでは、入力ポートから入力されるｆ１の信号に対して、上記第一フィルタは当該ｆ１の信号を通過させるが、上記マッチング用キャパシタは、ｆ１のときに入力インピーダンスが非常に大きくなり、当該ｆ１の信号を遮断する（第二ポートおよび第三ポート側への伝送を阻止する）。したがって、入力ポートから入力されたｆ１の信号は、第一フィルタを通過して第一ポートから出力される。
【００１３】
また、入力ポートから入力されるｆ２及びｆ３の信号に対して、上記第一フィルタはこれらの信号を遮断し、第一ポート側への当該信号の伝送を阻止する。一方、上記マッチング用キャパシタは、ｆ２及びｆ３では入力インピーダンスが小さく、当該ｆ２及びｆ３の信号を通過させる。そして、マッチング用キャパシタを通過したｆ２の信号に対して、第二フィルタは当該ｆ２の信号を通過させるが、第三フィルタは当該ｆ２の信号を遮断する。したがって、入力ポートから入力されたｆ２の信号は、マッチング用キャパシタおよび第二フィルタを通過して第二ポートから出力される。
【００１４】
他方、上記マッチング用キャパシタを通過したｆ３の信号に対して、第三フィルタは当該ｆ３の信号を通過させるが、第二フィルタは当該ｆ３の信号を遮断する。したがって、入力ポートから入力されたｆ３の信号は、マッチング用キャパシタおよび第三フィルタを経て第三ポートから出力される。
【００１５】
このように本発明のトリプレクサでは、入力ポートから入力された信号をｆ１〜ｆ３の各周波数帯に対応して第一ポートから第三ポートへそれぞれ分離して出力させることが出来る。また、本発明のトリプレクサでは、上記のように入力ポートから各出力ポート（第一ポート、第二ポート及び第三ポート）への信号伝送は、フィルタが１段のみ、或いはマッチング用キャパシタとフィルタ１段が介在されるだけであるから、挿入損失を低く抑えることが可能となる。さらに、マッチング用キャパシタを１つ備えるだけで良く、フィルタの数は３つで済むから、従来に比べ回路を簡素化することができ、構成素子数を減らして小型低背なトリプレクサを実現することが出来る。
【００１６】
なお、前記第一フィルタと前記第二フィルタは、共にＬＰＦ（低域通過フィルタ）により、第三フィルタはＨＰＦ（高域通過フィルタ）により、それぞれ構成することが出来るが、これら第一から第三フィルタのいずれか１つ又は２つ又は総てをＢＰＦ（帯域通過フィルタ）により構成することも可能である。
【００１７】
また本発明では、前記第二フィルタと前記第三フィルタを纏めて第二の周波数帯域（ｆ２）の信号と第三の周波数帯域（ｆ３）の信号を分離する一つのダイプレクサとして把握すること（第二フィルタと第三フィルタに代えダイプレクサを備えること）も可能であり、次のような発明として捉えることも出来る。
【００１８】
すなわち当該発明に係るトリプレクサは、入力信号を互いに異なる３つの周波数帯域の信号に分離しそれぞれ出力するトリプレクサであって、前記入力信号を入力可能な共通の入力ポートと、第一の周波数帯域の信号を出力する第一ポートと、前記第一の周波数帯域より高い第二の周波数帯域の信号を出力する第二ポートと、前記第二の周波数帯域より高い第三の周波数帯域の信号を出力する第三ポートと、前記第一の周波数帯域の信号を通過させるフィルタと、前記第二の周波数帯域の信号と前記第三の周波数帯域の信号とを分離して前記第二の周波数帯域の信号を前記第二ポートへ出力する第一フィルタ部、および、前記第二の周波数帯域の信号と前記第三の周波数帯域の信号とを分離して前記第三の周波数帯域の信号を前記第三ポートへ出力する第二フィルタ部を含むダイプレクサと、前記第二の周波数帯域の信号および前記第三の周波数帯域の信号を通過させる一方、前記第一の周波数帯域の信号を遮断するマッチング用キャパシタとを備え、前記フィルタは前記入力ポートと前記第一ポートとの間に接続され、前記第一フィルタ部の入力端および前記第二フィルタ部の入力端は共に前記マッチング用キャパシタを介して前記入力ポートに接続され、前記第一フィルタ部の出力端は前記第二ポートに接続され、前記第二フィルタ部の出力端は前記第三ポートに接続されている。
【発明の効果】
【００１９】
本発明によれば、トリプレクサの回路構成を簡素化し、小型低背で挿入損失が小さく高いアイソレーション特性を備えたトリプレクサを得ることが出来る。
【００２０】
本発明の他の目的、特徴および利点は、図面に基づいて述べる以下の本発明の実施の形態の説明により明らかにする。なお、各図中、同一の符号は、同一又は相当部分を示す。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の一実施形態に係るトリプレクサを示すブロック図である。
【図２】図２は、前記実施形態に係るトリプレクサを示す回路図である。
【図３】図３は、前記実施形態に係るトリプレクサの周波数特性（第一の周波数帯域）を示す線図である。
【図４】図４は、前記実施形態に係るトリプレクサの周波数特性（第二の周波数帯域）を示す線図である。
【図５】図５は、前記実施形態に係るトリプレクサの周波数特性（第三の周波数帯域）を示す線図である。
【図６Ａ】図６Ａは、前記実施形態に係るトリプレクサの周波数特性（第一の周波数帯域における挿入損失）を示す線図である。
【図６Ｂ】図６Ｂは、前記実施形態に係るトリプレクサの周波数特性（第一の周波数帯域におけるＶＳＷＲ）を示す線図である。
【図７Ａ】図７Ａは、前記実施形態に係るトリプレクサの周波数特性（第二の周波数帯域における挿入損失）を示す線図である。
【図７Ｂ】図７Ｂは、前記実施形態に係るトリプレクサの周波数特性（第二の周波数帯域におけるＶＳＷＲ）を示す線図である。
【図８Ａ】図８Ａは、前記実施形態に係るトリプレクサの周波数特性（第三の周波数帯域における挿入損失）を示す線図である。
【図８Ｂ】図８Ｂは、前記実施形態に係るトリプレクサの周波数特性（第三の周波数帯域におけるＶＳＷＲ）を示す線図である。
【図９】図９は、前記実施形態に係るトリプレクサの変形例を示すブロック図である。
【図１０】図１０は、従来のトリプレクサの一構成例を示すブロック図である。
【図１１】図１１は、従来のトリプレクサの別の一構成例を示すブロック図である。
【図１２】図１２は、従来のトリプレクサの更に別の一構成例を示すブロック図である。
【発明を実施するための形態】
【００２２】
図１に示すように、本発明の実施形態に係るトリプレクサは、アンテナからの受信信号を入力する入力ポートＰ０と、周波数が低い順にｆ１、ｆ２、ｆ３とした場合に（ｆ１＜ｆ２＜ｆ３）、第一の周波数帯域ｆ１の信号を出力する第一ポートＰ１と、第二の周波数帯域ｆ２の信号を出力する第二ポートＰ２と、第三の周波数帯域ｆ３の信号を出力する第三ポートＰ３と、ｆ１に通過帯域を有する第一フィルタ１１と、ｆ２に通過帯域を有する第二フィルタ１２と、ｆ３に通過帯域を有する第三フィルタ１３と、マッチング用キャパシタ１０とを備える。
【００２３】
第一フィルタ１１は、入力ポートＰ０と第一ポートＰ１との間に接続する。また、マッチング用キャパシタ１０は、一端を入力ポートＰ０に、他端を第二フィルタ１２と第三フィルタ１３とに接続してあり、ｆ１の信号を遮断する一方、ｆ２及びｆ３の信号を通過させるように当該キャパシタ１０を構成してある。さらに、第二フィルタ１２はマッチング用キャパシタ１０と第二ポートＰ２との間に、第三フィルタ１３はマッチング用キャパシタ１０と第三ポートＰ３との間にそれぞれ接続してある。
【００２４】
各フィルタ１１，１２，１３は、インダクタとキャパシタからなるＬＣフィルタで、第一フィルタ１１はＬＰＦにより、第二フィルタ１２はＢＰＦにより、第三フィルタ１３はＨＰＦによりそれぞれ構成することが出来る。
【００２５】
なお、構成素子数を減らして当該トリプレクサの小型低背化を図る観点からは、ＢＰＦを使用せず、第一フィルタと第二フィルタを共にＬＰＦ（低域通過フィルタ）により、第三フィルタをＨＰＦによりそれぞれ構成することが好ましい。一方、良好な特性（各周波数帯の分波性能）と小型低背化の双方をバランス良く実現する観点からは、本実施形態のように、第一フィルタをＬＰＦにより、第二フィルタをＢＰＦにより、第三フィルタをＨＰＦによりそれぞれ構成することが好ましい。
【００２６】
図２に上記各フィルタ１１，１２，１３の回路構成を例示する。この図に示すように第一フィルタ１１は、当該フィルタ１１の入力端と出力端を結ぶ伝送路上に挿入するように直列に接続したインダクタＬ１と、このインダクタＬ１に対して並列に接続したキャパシタＣ１と、このキャパシタＣ１の出力端側の接続点（前記第一フィルタ１１の入力端と出力端とを結ぶ伝送路への接続点）と当該第一フィルタ１１の出力端との間からグランドに分岐する伝送路上に接続したキャパシタＣ２とからなる。
【００２７】
また第二フィルタ１２は、当該第二フィルタの入力端と出力端を結ぶ伝送路上に直列に順に接続した２つのインダクタＬ２，Ｌ３及び２つのキャパシタＣ５，Ｃ６と、前記インダクタＬ２に並列に接続したキャパシタＣ３と、前記インダクタＬ３に並列に接続したキャパシタＣ４と、前記２つのキャパシタＣ５，Ｃ６に対して並列に（即ち前記インダクタＬ３とキャパシタＣ５との間に一端を、前記キャパシタＣ６と当該第二フィルタ１２の出力端との間に他端を）接続したキャパシタＣ７と、更に、前記２つのインダクタＬ２，Ｌ３の間からグランドに分岐する分岐路上に接続したキャパシタＣ８と、前記インダクタと前記キャパシタＣ５の間からグランドに分岐する分岐路上に接続したキャパシタＣ９と、前記２つのキャパシタＣ５，Ｃ６の間からグランドに分岐する分岐路上に接続したインダクタＬ４とからなる。
【００２８】
さらに第三フィルタ１３は、当該第三フィルタ１３の入力端から出力端を結ぶ伝送路上に直列に接続した２つのキャパシタＣ１０，Ｃ１１と、これら２つのキャパシタＣ１０，Ｃ１１に対して並列に（即ち当該第三フィルタ１３の入力端と前記キャパシタＣ１０との間に一端を、前記キャパシタＣ１１と当該第三フィルタ１３の出力端との間に他端を）接続したキャパシタＣ１２と、前記２つのキャパシタＣ１０，Ｃ１１の間からグランドへ分岐する分岐路上に接続したインダクタＬ５とからなる。
【００２９】
本実施形態では、上記各回路素子（インダクタＬ１〜Ｌ５、キャパシタＣ１〜Ｃ１１及びマッチング用キャパシタ１０）を積層基板の内部導体層に配置することにより、積層型チップトリプレクサを構成する。積層基板としては、例えばＬＴＣＣ（Low Temperature Co-fired Ceramics／低温同時焼成セラミックス）基板を使用し、当該基板の内部導体層（セラミックグリーンシートの表面）に上記各回路素子Ｌ１〜Ｌ５，Ｃ１〜Ｃ１１，１０を構成する導体パターンやグランド電極、これらの導体パターンを電気的に接続するビアホール等を形成し、これらを重ねて焼成することで一体化すれば良い。
【００３０】
また、本実施形態のトリプレクサは、使用周波数帯として１．５ＧＨｚ帯（ｆ１）、２．４ＧＨｚ帯（ｆ２）および５ＧＨｚ帯（ｆ３）を想定している。図３〜図５はそれぞれ本実施形態のトリプレクサのｆ１、ｆ２およびｆ３に関する周波数特性（実線は通過特性、破線は反射特性）を、図６Ａ、図７Ａおよび図８Ａはそれぞれｆ１、ｆ２およびｆ３に関する挿入損失を、図６Ｂ、図７Ｂおよび図８Ｂはそれぞれｆ１、ｆ２およびｆ３に関するＶＳＷＲ（電圧定在波比）を示すものである。これらの図に示すように当該３つの周波数帯ｆ１，ｆ２，ｆ３で良好な通過・減衰特性が得られることが分かる。
【００３１】
以上、本発明の実施の形態について説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。
【００３２】
例えば、前記使用周波数帯の数値は一例を示したものであって、これら以外にも様々な使用周波数帯を有するトリプレクサを本発明に基づいて構成することが可能である。また前記図２に示した第一フィルタ１１、第二フィルタ１２および第三フィルタ１３の回路構成は一例を示したものであって、各フィルタ１１〜１３の構成はこれらに限定されるものではない。
【００３３】
また本発明では、図９に示すように前記実施形態の第二フィルタ１２と第三フィルタ１３をダイプレクサ１４に置き換える（図１に示した第二フィルタ１２と第三フィルタ１３に代えダイプレクサ１４を備える）ことも可能である。即ち、当該ダイプレクサ１４は、一端を前記マッチング用キャパシタ１０を介して入力ポートＰ０に接続し、他端を第二ポートＰ２と第三ポートＰ３に接続する。また、当該ダイプレクサ１４は、ｆ２の信号をＰ２へ出力する第一フィルタ部１５と、ｆ３の信号をＰ３へ出力する第二フィルタ部１６とを備える。
【符号の説明】
【００３４】
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９，Ｃ１０，Ｃ１１  キャパシタ
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５  インダクタ
Ｐ０  入力ポート
Ｐ１  第一ポート
Ｐ２  第二ポート
Ｐ３  第三ポート
１０  マッチング用キャパシタ
１１  第一フィルタ（ＬＰＦ）
１２  第二フィルタ（ＢＰＦ）
１３  第三フィルタ（ＨＰＦ）
１４，４３，４６，５３，５６  ダイプレクサ
１５  第一フィルタ部
１６  第二フィルタ部
３１，３２，３３  マッチング線路
３４，３５，３６，４１，４２，４４，４５，５１，５２，５４，５５  フィルタ
【図１】
2013243600.tif 000003
【図２】
2013243600.tif 000004
【図３】
2013243600.tif 000005
【図４】
2013243600.tif 000006
【図５】
2013243600.tif 000007
【図６Ａ】
2013243600.tif 000008
【図６Ｂ】
2013243600.tif 000009
【図７Ａ】
2013243600.tif 000010
【図７Ｂ】
2013243600.tif 000011
【図８Ａ】
2013243600.tif 000012
【図８Ｂ】
2013243600.tif 000013
【図９】
2013243600.tif 000014
【図１０】
2013243600.tif 000015
【図１１】
2013243600.tif 000016
【図１２】
2013243600.tif 000017