(57)【要約】【課題】外部電極の厚さの偏差を減らすことにより、外部電極の薄層化の場合にも信頼性に優れた高容量積層セラミック電子部品を具現する。【解決手段】積層セラミック電子部品は、セラミック本体１０と、セラミック本体１０の内部に積層された複数の内部電極２１，２２と、セラミック本体１０の外側に形成され内部電極２１．２２と電気的に連結された外部電極３１．３２と、を含む。外部電極３１．３２の平均厚さは１０μｍ以下であり、セラミック本体１０の厚さ方向の中央部領域における外部電極３１，３２の厚さをＴｃとし、内部電極２１，２２が積層されて容量形成に寄与する容量形成部の中央部領域からセラミック本体１０の厚さ方向の長さＳの２５％離れた地点の外部電極３１，３２の厚さをＴ１とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０を満足する。【選択図】図２
2013149939.tif 000002
【特許請求の範囲】
【請求項１】
セラミック本体と、
前記セラミック本体の内部に積層された複数の内部電極と、
前記セラミック本体の外側に形成され、前記内部電極と電気的に連結された外部電極と、
を含み、
前記外部電極の平均厚さは１０μｍ以下であり、前記セラミック本体の厚さ方向の中央部領域における前記外部電極の厚さをＴｃとし、前記内部電極が積層されて容量形成に寄与する容量形成部の中央部領域から前記セラミック本体の厚さ方向の長さＳの２５％離れた地点の前記外部電極の厚さをＴ１とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０を満足する、積層セラミック電子部品。
【請求項２】
前記セラミック本体のエッジ部における前記外部電極の厚さのうち最も薄い部分の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足する、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記外部電極は、全重量に対して６０重量％以下の導電性金属を含む、請求項１に記載の積層セラミック電子部品。
【請求項４】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である、請求項３に記載の積層セラミック電子部品。
【請求項５】
セラミック本体と、
前記セラミック本体の内部に積層された複数の内部電極と、
前記セラミック本体の外側に形成され、前記内部電極と電気的に連結された外部電極と、
を含み、
前記外部電極の平均厚さは１０μｍ以下であり、前記セラミック本体の厚さ方向の中央部領域における前記外部電極の厚さをＴｃとし、前記内部電極が積層されて容量形成に寄与する容量形成部において前記内部電極が形成された最外側地点の前記外部電極の厚さをＴ２とするとき、０．５≦｜Ｔ２／Ｔｃ｜≦１．０を満足する、積層セラミック電子部品。
【請求項６】
前記セラミック本体のエッジ部における前記外部電極の厚さのうち最も薄い部分の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足する、請求項５に記載の積層セラミック電子部品。
【請求項７】
前記外部電極は、全重量に対して６０重量％以下の導電性金属を含む、請求項５に記載の積層セラミック電子部品。
【請求項８】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である、請求項７に記載の積層セラミック電子部品。
【請求項９】
セラミック本体と、
前記セラミック本体の内部に積層された複数の内部電極と、
前記セラミック本体の外側に形成され、前記内部電極と電気的に連結された外部電極と、
を含み、
前記外部電極の平均厚さは１０μｍ以下であり、前記セラミック本体の厚さ方向の中央部領域における前記外部電極の厚さをＴｃとし、前記内部電極が積層されて容量形成に寄与する容量形成部の中央部領域から前記セラミック本体の厚さ方向の長さＳの２５％離れた地点の前記外部電極の厚さをＴ１とし、前記容量形成部において前記内部電極が形成された最外側地点の前記外部電極の厚さをＴ２とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０及び０．５≦｜Ｔ２／Ｔｃ｜≦１．０を満足する、積層セラミック電子部品。
【請求項１０】
前記セラミック本体のエッジ部における前記外部電極の厚さのうち最も薄い部分の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足する、請求項９に記載の積層セラミック電子部品。
【請求項１１】
前記外部電極は、全重量に対して６０重量％以下の導電性金属を含む、請求項９に記載の積層セラミック電子部品。
【請求項１２】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である、請求項１１に記載の積層セラミック電子部品。
【請求項１３】
誘電体層と、前記誘電体層を挟んで対向するように配置される複数の第１及び第２の内部電極と、を含むセラミック本体を製造する段階と、
導電性金属を含む外部電極用導電性ペーストを製造する段階と、
前記内部電極と電気的に連結されるように前記外部電極用導電性ペーストを前記セラミック本体の端部に塗布する段階と、
前記セラミック本体を焼成して外部電極を形成する段階と、
を含み、
前記外部電極の平均厚さは１０μｍ以下であり、前記セラミック本体の厚さ方向の中央部領域における前記外部電極の厚さをＴｃとし、前記内部電極が積層されて容量形成に寄与する容量形成部の中央部領域から前記セラミック本体の厚さ方向の長さＳの２５％離れた地点の前記外部電極の厚さをＴ１とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０を満足する、積層セラミック電子部品の製造方法。
【請求項１４】
前記容量形成部において前記内部電極が形成された最外側地点の前記外部電極の厚さをＴ２とするとき、０．５≦｜Ｔ２／Ｔｃ｜≦１．０を満足する、請求項１３に記載の積層セラミック電子部品の製造方法。
【請求項１５】
前記セラミック本体のエッジ部における前記外部電極の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足する、請求項１３に記載の積層セラミック電子部品の製造方法。
【請求項１６】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である、請求項１３に記載の積層セラミック電子部品の製造方法。
【請求項１７】
前記外部電極は、全重量に対して６０重量％以下の導電性金属を含む、請求項１３に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部電極の厚さの偏差を減らすことにより、外部電極の薄層化の場合にも信頼性に優れる高容量積層セラミック電子部品に関する。
【背景技術】
【０００２】
最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品の小型化及び大容量化も求められている。
【０００３】
これにより、誘電体と内部電極の薄膜化及び多層化が多様な方法で試みられており、近年では、誘電体層の厚さが薄くなり、且つ積層数が増加した積層セラミック電子部品が製造されている。
【０００４】
これと共に、外部電極の厚さも薄くすることが求められるにつれて、薄くなった外部電極を介して、メッキ液がチップの内部に浸透する問題が発生することがある。そのため、小型化に対する技術的な困難性が存在する。
【０００５】
特に、外部電極の形状が不均一な場合、厚さが薄い部位へメッキ液が浸透する危険性がさらに高くなり、信頼性の確保に問題が発生する。
【０００６】
したがって、高容量製品において、製品のサイズが小さくなる場合、外部電極の形状が重要な因子となっている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、外部電極の厚さの偏差を減らすことにより、外部電極の薄層化の場合にも信頼性に優れた高容量積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一実施形態は、セラミック本体と、上記セラミック本体の内部に積層された複数の内部電極と、上記セラミック本体の外側に形成され上記内部電極と電気的に連結された外部電極と、を含み、この外部電極の平均厚さは１０μｍ以下であり、上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃとし、上記内部電極が積層されて容量形成に寄与する容量形成部の中央部領域から上記セラミック本体の厚さ方向の長さＳの２５％離れた地点の上記外部電極の厚さをＴ１とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０を満足する積層セラミック電子部品を提供する。
【０００９】
上記セラミック本体のエッジ部における上記外部電極の厚さのうち最も薄い部分の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足させることができる。
【００１０】
上記外部電極は、全重量に対して６０重量％以下の導電性金属を含むことができる。
【００１１】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上とすることができる。
【００１２】
本発明の他の実施形態は、セラミック本体と、このセラミック本体の内部に積層された複数の内部電極と、上記セラミック本体の外側に形成され上記内部電極と電気的に連結された外部電極と、を含み、この外部電極の平均厚さは１０μｍ以下であり、上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃとし、上記内部電極が積層されて容量形成に寄与する容量形成部において上記内部電極が形成された最外側地点の上記外部電極の厚さをＴ２とするとき、０．５≦｜Ｔ２／Ｔｃ｜≦１．０を満足する積層セラミック電子部品を提供する。
【００１３】
上記セラミック本体のエッジ部における上記外部電極の厚さのうち最も薄い部分の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足させることができる。
【００１４】
上記外部電極は、全重量に対して６０重量％以下の導電性金属を含むことができる。
【００１５】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上とすることができる。
【００１６】
本発明の他の実施形態は、セラミック本体と、上記セラミック本体の内部に積層された複数の内部電極と、上記セラミック本体の外側に形成され上記内部電極と電気的に連結された外部電極と、を含み、上記外部電極の平均厚さは１０μｍ以下であり、上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃとし、上記内部電極が積層されて容量形成に寄与する容量形成部の中央部領域から上記セラミック本体の厚さ方向の長さＳの２５％離れた地点の上記外部電極の厚さをＴ１とし、上記容量形成部において上記内部電極が形成された最外側地点の上記外部電極の厚さをＴ２とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０及び０．５≦｜Ｔ２／Ｔｃ｜≦１．０を満足する積層セラミック電子部品を提供する。
【００１７】
上記セラミック本体のエッジ部における上記外部電極の厚さのうち最も薄い部分の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足させることができる。
【００１８】
上記外部電極は、全重量に対して６０重量％以下の導電性金属を含むことができる。
【００１９】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上とすることができる。
【００２０】
本発明の他の実施形態は、誘電体層と上記誘電体層を挟んで対向するように配置される複数の第１及び第２の内部電極とを含むセラミック本体を製造する段階と、導電性金属を含む外部電極用導電性ペーストを製造する段階と、上記内部電極と電気的に連結されるように上記外部電極用導電性ペーストを上記セラミック本体の端部に塗布する段階と、上記セラミック本体を焼成して外部電極を形成する段階と、を含み、上記外部電極の平均厚さは１０μｍ以下であり、上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃとし、上記内部電極が積層されて容量形成に寄与する容量形成部の中央部領域から上記セラミック本体の厚さ方向の長さＳの２５％離れた地点の上記外部電極の厚さをＴ１とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０を満足する積層セラミック電子部品の製造方法を提供する。
【００２１】
上記容量形成部において、上記内部電極が形成された最外側地点の上記外部電極の厚さをＴ２とするとき、０．５≦｜Ｔ２／Ｔｃ｜≦１．０を満足させることができる。
【００２２】
また、上記セラミック本体のエッジ部における上記外部電極の厚さのうち最も薄い部分の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足させることができる。
【００２３】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上とすることができる。
【００２４】
上記外部電極は、全重量に対して６０重量％以下の導電性金属を含むことができる。
【発明の効果】
【００２５】
本発明によれば、外部電極の厚さの偏差を減らすことにより、外部電極の薄層化した場合にも、信頼性に優れた高容量積層セラミック電子部品を具現することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１から第３の実施例による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＢ−Ｂ’線に沿う断面図である。
【図３】本発明の第１の実施例による図２のＡ部分の拡大図である。
【図４】本発明の第２の実施例による図２のＡ部分の拡大図である。
【図５】本発明の第３の実施例による図２のＡ部分の拡大図である。
【図６】本発明の第４の実施例による積層セラミックキャパシタの製造工程図である。
【発明を実施するための形態】
【００２７】
本発明の実施形態は、多様な他の形態に変形することができ、本発明の範囲は後述する実施形態に限定されるものではない。また、本発明の実施形態は、当業界における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズなどは、より明確な説明のために誇張されることがある。なお、図面上において同一符号で表示される要素は、同一の要素である。
【００２８】
以下、添付図面を参照して本発明の好ましい実施形態を説明する。
【００２９】
図１は、本発明の第１から第３の実施例による積層セラミックキャパシタを概略的に示す斜視図であり、図２は、図１のＢ−Ｂ’線に沿う断面図であり、図３は、本発明の第１の実施例による図２のＡ部分の拡大図である。
【００３０】
図１から図３を参照すると、本発明の第１の実施例による積層セラミック電子部品は、セラミック本体１０と、このセラミック本体の内部に積層された複数の内部電極２１、２２と、上記セラミック本体１０の外側に形成され上記内部電極２１、２２と電気的に連結された外部電極３１、３２と、を含み、上記外部電極３１、３２の平均厚さは１０μｍ以下である。上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さをＴｃとし、上記内部電極２１、２２が積層されて容量形成に寄与する容量形成部の中央部領域から上記セラミック本体の厚さ方向の長さＳの２５％離れた地点の上記外部電極３１、３２の厚さをＴ１とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０を満足させることができる。
【００３１】
上記セラミック本体１０のエッジ部における上記外部電極３１、３２の厚さのうち最も薄い部分の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足させることができる。
【００３２】
上記外部電極３１、３２は、全重量に対して６０重量％以下の導電性金属を含むことができる。
【００３３】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上とすることができる。
【００３４】
以下、本発明の第１の実施例による積層セラミック電子部品を説明するにおいて積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。
【００３５】
上記セラミック本体１０は、直方体形状とすることができる。
【００３６】
なお、本実施形態による積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ方向」、「幅方向」は「Ｗ方向」、「厚さ方向」は「Ｔ方向」と定義する。ここで、「厚さ方向」は、誘電体層を積み重ねる方向、即ち、「積層方向」と同一の概念として用いられる。
【００３７】
本発明の第１の実施例によると、上記セラミック本体１０を形成する原料は、十分な静電容量が得られるものであれば特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末とすることができる。
【００３８】
上記セラミック本体１０を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）等のパウダーに、本発明の目的に応じて、多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤等が添加されたものとすることができる。
【００３９】
上記複数の内部電極２１、２２を形成する材料は特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて内部電極２１、２２を形成することができる。
【００４０】
本発明の第１の実施例による積層セラミックキャパシタは、上記複数の内部電極２１、２２と電気的に連結された外部電極３１、３２を含むことができる。
【００４１】
上記外部電極３１、３２は、静電容量の形成のために上記内部電極２１、２２と電気的に連結することができる。
【００４２】
本発明の第１の実施例によると、上記外部電極３１、３２の平均厚さは１０μｍ以下とすることができ、平均厚さが１０μｍを超える場合は外部電極の厚さが厚いため、外部電極の厚さの偏差があっても信頼性には問題がない。
【００４３】
図２及び図３を参照すると、上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さをＴｃとし、上記内部電極２１、２２が積層されて容量形成に寄与する容量形成部の中央部領域から上記セラミック本体の厚さ方向の長さＳの２５％離れた地点の上記外部電極３１、３２の厚さをＴ１とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０を満足させることができる。
【００４４】
上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さＴｃとは、上記セラミック本体１０の厚さ方向の中央部地点から上記セラミック本体１０の長さ方向に仮想線を引いたときに接する外部電極の厚さを意味することができる。
【００４５】
一方、上記内部電極２１、２２が積層されて容量形成に寄与する容量形成部の中央部領域とは、上記容量形成部において上記セラミック本体１０の厚さ方向の中央部を意味することができる。
【００４６】
上記容量形成部は、上記セラミック本体１０内で上記内部電極２１、２２が積層された領域を意味することができる。
【００４７】
上記中央部領域から上記セラミック本体の厚さ方向の長さＳの２５％離れた地点の上記外部電極３１、３２の厚さＴ１とは、上記地点から上記セラミック本体１０の長さ方向に仮想線を引いたときに接する外部電極の厚さを意味することができる。
【００４８】
本発明の第１の実施例によると、上記ＴｃとＴ１間では、０．８≦｜Ｔ１／Ｔｃ｜≦１．０の関係を満足させることができる。
【００４９】
上記｜Ｔ１／Ｔｃ｜の比が０．８≦｜Ｔ１／Ｔｃ｜≦１．０を満足することにより、上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さＴｃと、上記内部電極２１、２２が積層されて容量形成に寄与する容量形成部の中央部領域から上記セラミック本体の厚さ方向の長さＳの２５％離れた地点の上記外部電極３１、３２の厚さＴ１との偏差を減らして、信頼性低下を防止することができる。
【００５０】
上記｜Ｔ１／Ｔｃ｜の比が０．８未満の場合は、外部電極の厚さの偏差が大きくなるため、厚さが薄い部分にメッキ液が浸透する可能性があり、信頼性が低下する問題がある。
【００５１】
また、上記セラミック本体１０のエッジ部における上記外部電極３１、３２の厚さのうち最も薄い部分の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足させることができる。
【００５２】
上記セラミック本体１０のエッジ部における上記外部電極３１、３２の厚さのうち最も薄い部分の厚さＴ３とは、上記セラミック本体１０のエッジ部領域に形成されている上記外部電極３１、３２領域の中で、厚さが最も薄い部分の厚さを意味することができる。
【００５３】
上記｜Ｔ３／Ｔｃ｜の比が０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足することにより、上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さＴｃと、上記セラミック本体１０のエッジ部における上記外部電極３１、３２の厚さのうち最も薄い部分の厚さＴ３との偏差を減らして、信頼性低下を防止することができる。
【００５４】
上記｜Ｔ３／Ｔｃ｜の比が０．２未満の場合は、外部電極の厚さの偏差が大きくなるため、厚さが薄い部分にメッキ液が浸透する可能性があり、信頼性が低下する問題がある。
【００５５】
上記外部電極３１、３２の厚さは、図２のように積層セラミックキャパシタの長さ方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。
【００５６】
具体的には、図２のように、積層セラミックキャパシタの幅（Ｗ）方向の中央部に沿う長さ及び厚さ方向（Ｌ−Ｔ）の断面を、走査電子顕微鏡でスキャンしたイメージから抽出された外部電極領域に対し、外部電極の断面の各地点における厚さを測定して求めることができる。
【００５７】
上記外部電極３１、３２は内部電極と同一の材質の導電性金属を含んで形成することができるが、これに制限されず、例えば、上記導電性金属は銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上とすることができる。
【００５８】
上記外部電極３１、３２は、上記導電性金属にガラスフリットを添加して製造された導電性ペーストを塗布し焼成することにより形成することができ、上記焼成された外部電極３１、３２上にメッキ層４１、４２をさらに形成することができる。
【００５９】
本発明の第１の実施例による積層セラミックキャパシタは、上述したように、上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さＴｃと、上記外部電極の各地点の厚さＴ１及びＴ３との偏差を減らすために、上記外部電極３１、３２が全重量に対して６０重量％以下の導電性金属を含むことができる。
【００６０】
具体的には、本発明の第１の実施例によると、上記外部電極３１、３２が全重量に対して６０重量％以下の導電性金属を含むことにより、上記外部電極３１、３２の各地点の厚さが０．８≦｜Ｔ１／Ｔｃ｜≦１．０及び０．２≦｜Ｔ３／Ｔｃ｜≦１．０の関係を満足することができる。
【００６１】
即ち、全重量に対して６０重量％以下の導電性金属を含む上記外部電極３１、３２は、形成段階で塗布される導電性ペーストが低粘度の物性を有するため、上記外部電極３１、３２の形成時に塗布厚さを小さくし、厚さの偏差を減らすことができる。
【００６２】
上記外部電極３１、３２が全重量に対して６０重量％を超える導電性金属を含む場合は、形成段階で塗布される導電性ペーストの粘度が増加するため、外部電極の形成時に塗布厚さを小さくすることができず、厚さの偏差を減らすことができないため、信頼性不良をもたらす可能性がある。
【００６３】
一方、上述したように、低粘度の導電性ペーストを用いて外部電極を形成することから、外部電極の形状が不均一になる可能性がある。上記外部電極の形状を均一にする方法は特に制限されず、例えば、除去が容易な有機物コーティング膜を用いることにより、上記外部電極の形状において不均一な領域の形成を最小限に制御して上記外部電極の形状を均一にすることができる。
【００６４】
上記の方法では、セラミック本体１０に外部電極３１、３２を形成する前に、まず、除去が容易な有機物コーティング膜を、上記セラミック本体１０の表面に形成することができる。
【００６５】
その後、上記セラミック本体１０において外部電極３１、３２が形成される部分の有機物コーティング膜を除去する工程を実施することができる。
【００６６】
次に、上記セラミック本体１０の表面に導電性ペーストを塗布して外部電極３１、３２を形成する工程を行うことができる。
【００６７】
最後に、上記外部電極３１、３２が形成された上記セラミック本体１０の表面から有機物コーティング膜を除去することにより、有機物コーティング膜上に付着した外部電極用導電性ペーストが流れた部分まで除去することができる。
【００６８】
図４は、本発明の第２の実施例による図２のＡ部分の拡大図である。
【００６９】
図４を参照すると、本発明の第２の実施例による積層セラミック電子部品は、セラミック本体１０と、上記セラミック本体１０の内部に積層された複数の内部電極２１、２２と、上記セラミック本体１０の外側に形成され上記内部電極２１、２２と電気的に連結された外部電極３１、３２と、を含み、上記外部電極３１、３２の平均厚さは１０μｍ以下であり、上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さをＴｃとし、上記内部電極２１、２２が積層されて容量の形成に寄与する容量形成部Ｓにおいて、上記内部電極２１、２２が形成された最外側地点の上記外部電極３１、３２の厚さをＴ２とするとき、０．５≦｜Ｔ２／Ｔｃ｜≦１．０を満足させることができる。
【００７０】
上記セラミック本体１０のエッジ部における上記外部電極３１、３２の厚さのうち最も薄い部分の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足させることができる。
【００７１】
上記外部電極は、全重量に対して６０重量％以下の導電性金属を含むことができる。
【００７２】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上とすることができる。
【００７３】
上記の第２の実施例による積層セラミック電子部品において、上述した第１の実施例による積層セラミック電子部品と同一の特徴に関する説明は省略する。
【００７４】
本発明の第２の実施例によると、上記容量形成部Ｓにおいて上記内部電極２１、２２が形成された最外側地点の上記外部電極３１、３２の厚さをＴ２とするとき、０．５≦｜Ｔ２／Ｔｃ｜≦１．０を満足させることができる。
【００７５】
上記容量形成部Ｓにおいて上記内部電極２１、２２が形成された最外側地点の上記外部電極３１、３２の厚さＴ２とは、上記内部電極２１、２２が形成された最外側地点から上記セラミック本体１０の長さ方向に仮想線を引いたときに接する外部電極の厚さを意味することができる。
【００７６】
上記｜Ｔ２／Ｔｃ｜の比が０．５≦｜Ｔ２／Ｔｃ｜≦１．０を満足することにより、上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さＴｃと、上記内部電極２１、２２が形成された最外側地点の上記外部電極３１、３２の厚さＴ２との偏差を減らして、信頼性低下を防止することができる。
【００７７】
上記｜Ｔ２／Ｔｃ｜の比が０．５未満の場合は、外部電極の厚さの偏差が大きくなるため、厚さが薄い部分にメッキ液が浸透する可能性があり、信頼性が低下する問題がある。
【００７８】
図５は、本発明の第３の実施例による図２のＡ部分の拡大図である。
【００７９】
図５を参照すると、本発明の第３の実施例による積層セラミック電子部品は、セラミック本体１０と、上記セラミック本体１０の内部に積層された複数の内部電極２１、２２と、上記セラミック本体１０の外側に形成され上記内部電極２１、２２と電気的に連結された外部電極３１、３２と、を含み、上記外部電極３１、３２の平均厚さは１０μｍ以下であり、上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極の厚さをＴｃとし、上記内部電極２１、２２が積層されて容量形成に寄与する容量形成部の中央部領域から上記セラミック本体の厚さ方向の長さＳの２５％離れた地点の上記外部電極３１、３２の厚さをＴ１とし、上記容量形成部Ｓにおいて上記内部電極２１、２２が形成された最外側地点の上記外部電極３１、３２の厚さをＴ２とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０及び０．５≦｜Ｔ２／Ｔｃ｜≦１．０を満足させることができる。
【００８０】
上記セラミック本体１０のエッジ部における上記外部電極３１、３２の厚さのうち最も薄い部分の厚さをＴ３とするとき、０．２≦｜Ｔ３／Ｔｃ｜≦１．０を満足させることができる。
【００８１】
上記外部電極３１、３２は、全重量に対して６０重量％以下の導電性金属を含むことができる。
【００８２】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上とすることができる。
【００８３】
図６は、本発明の第４の実施例による積層セラミックキャパシタの製造工程図である。
【００８４】
図６を参照すると、本発明の第４の実施例による積層セラミック電子部品の製造方法は、誘電体層と上記誘電体層を挟んで対向するように配置される複数の第１及び第２の内部電極とを含むセラミック本体を製造する段階と、導電性金属を含む外部電極用導電性ペーストを製造する段階と、上記内部電極と電気的に連結されるように上記外部電極用導電性ペーストを上記セラミック本体の端部に塗布する段階と、上記セラミック本体を焼成して外部電極を形成する段階と、を含み、上記外部電極の平均厚さは１０μｍ以下であり、上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃとし、上記内部電極が積層されて容量形成に寄与する容量形成部の中央部領域から上記セラミック本体の厚さ方向の長さＳの２５％離れた地点の上記外部電極の厚さをＴ１とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０を満足させることができる。
【００８５】
本発明の第４の実施例による積層セラミック電子部品の製造方法により製造された積層セラミック電子部品は、上記外部電極の平均厚さが１０μｍ以下であり、上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃとし、上記内部電極が積層されて容量形成に寄与する容量形成部の中央部領域から上記セラミック本体の厚さ方向の長さＳの２５％離れた地点の上記外部電極の厚さをＴ１とするとき、０．８≦｜Ｔ１／Ｔｃ｜≦１．０を満足させることができる。
【００８６】
したがって、外部電極の厚さの偏差を減らすことにより、外部電極の厚さが薄層化する場合であっても、信頼性に優れた積層セラミック電子部品を具現することができる。
【００８７】
上記の特徴の他は、上述した本発明の第１から第３の実施例による積層セラミック電子部品の特徴と重複し、一般的な製造方法と同一であるため、ここではその説明を省略する。
【００８８】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明がこれによって制限されるものではない。
【００８９】
本実施例は、外部電極の平均厚さが１０μｍ以下の積層セラミックキャパシタに対し、外部電極の各地点の厚さ（Ｔｃ、Ｔ１、Ｔ２及びＴ３）による高温加速寿命及び信頼性向上の有無をテストするために行われた。
【００９０】
本実施例による積層セラミックキャパシタは、下記のような段階により製作された。
【００９１】
まず、チタン酸バリウム（ＢａＴｉＯ３）等のパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布し乾燥させて複数のセラミックグリーンシートを製造し、これにより、誘電体層を形成した。
【００９２】
次に、ニッケル粒子の平均サイズが０．０５から０．２μｍの内部電極用導電性ペーストを製造した。
【００９３】
上記グリーンシート上に、上記内部電極用導電性ペーストをスクリーン印刷工法により塗布して内部電極を形成した後、５０層を積層して積層体を製造した。
【００９４】
次いで、圧着、切断して０６０３規格のサイズ（Ｓｉｚｅ）のチップを製造し、上記チップをＨ２０．１％以下の還元雰囲気で１０５０〜１２００℃の温度で焼成した。
【００９５】
次いで、導電性金属及びガラスフリットを含む外部電極用導電性ペーストで外部電極を形成し、メッキ等の工程を経て積層セラミックキャパシタを製作した。
【００９６】
これに対し、比較例は、一般的な積層セラミックキャパシタであり、上記外部電極の各地点の厚さ（Ｔｃ、Ｔ１、Ｔ２及びＴ３）間の比が本発明の数値範囲を外れるように製作したことを除いては、その製造方法が同一であった。
【００９７】
下記の表１は、積層セラミックキャパシタの外部電極の平均厚さによる信頼性を比較した表である。
【００９８】
信頼性判定条件で温度８５℃、湿度８５％で１．５Ｖｒの電圧を加えて１時間テストした後、良好の場合を○、不良の場合をＸで示した。
【００９９】
【表１】
2013149939.tif 000003
【０１００】
表１を参照すると、試料１は、外部電極の平均厚さが１０μｍの場合であり、本発明の数値範囲を外れる場合は、外部電極の平均厚さが薄いため信頼性において問題が生じる可能性がある。
【０１０１】
これに対し、試料２及び３は、外部電極の平均厚さが１０μｍ以上の場合であり、本発明の数値範囲を外れる場合にも、外部電極の平均厚さが厚いため信頼性において問題がないことが分かる。
【０１０２】
したがって、後述する説明により、本発明の一実施形態による積層セラミック電子部品は、外部電極の平均厚さが１０μｍ以下のとき、本発明の数値範囲を満足するか否かに応じて、信頼性に影響を及ぼす可能性があることが分かる。
【０１０３】
下記の表２は、０６０３規格のサイズ（Ｓｉｚｅ）のチップにおいて、外部電極の平均厚さが１０μｍ以下の場合であり、上記外部電極の各地点の厚さ（Ｔｃ、Ｔ１、Ｔ２及びＴ３）間の比による信頼性向上の有無を比較した表である。
【０１０４】
【表２】
2013149939.tif 000004
【０１０５】
表２から分かるように、外部電極の平均厚さが１０μｍ以下であり０．８≦｜Ｔ１／Ｔｃ｜≦１．０、０．５≦｜Ｔ２／Ｔｃ｜≦１．０及び０．２≦｜Ｔ３／Ｔｃ｜≦１．０の数値範囲を満足する本発明の実施例である試料４から１２の場合、信頼性が向上することが認められる。
【０１０６】
これに対し、比較例である試料１３から１７は、外部電極の平均厚さが１０μｍ以下であり、本発明の上記の数値範囲を外れる場合は信頼性が低下する可能性があることが分かる。
【０１０７】
以上のことから、本発明の実施形態によると、外部電極の各地点の厚さの偏差を調節することにより、信頼性向上の効果があることが理解される。
【０１０８】
具体的には、０．８≦｜Ｔ１／Ｔｃ｜≦１．０、０．５≦｜Ｔ２／Ｔｃ｜≦１．０及び０．２≦｜Ｔ３／Ｔｃ｜≦１．０の数値範囲を満足するように外部電極を形成することにより、信頼性に優れた高容量積層セラミック電子部品を具現することができる。
【０１０９】
本発明は、上述した実施形態及び添付の図面によって限定されることなく添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載の本発明の技術的思想を逸脱しない範囲内で当技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これもまた本発明の範囲に属する。
【符号の説明】
【０１１０】
１０  セラミック本体
２１、２２  内部電極
３１、３２  外部電極
４１、４２  メッキ層
【図１】
2013149939.tif 000005
【図２】
2013149939.tif 000006
【図３】
2013149939.tif 000007
【図４】
2013149939.tif 000008
【図５】
2013149939.tif 000009
【図６】
2013149939.tif 000010