(57)【要約】【課題】改ざん対策によって改ざん検出器に導入される複雑化を回避する。【解決手段】改ざん検出器は、改ざん検出回路の両端に接続する入力ピンおよび出力ピンと、シード値およびフィードバックタップによって規定される生成多項式の関数として擬似ランダムコード化検出信号を生成するための、クロック信号によってタイミングをとられる線形フィードバックシフトレジスタの対応するセットとを有する。比較器は、検出回路から受信される信号を、コード化検出信号と比較する。マルチプレクサは、コード化検出信号を、選択的にＬＦＳＲから出力ピンおよび比較器に提供する。コントローラは、擬似ランダムコード化検出信号の値の異なる複数のサイクルに対してシード値を変化させる。コントローラは、擬似ランダムコード化検出信号の値の異なる複数のサイクルに対して生成多項式およびクロック信号の周波数を制御する。【選択図】図３
2013243656.tif 000002
【特許請求の範囲】
【請求項１】
検出回路との干渉を検出するための改ざん検出器であって、前記改ざん検出器は、
前記検出回路のそれぞれの端部に接続するための入力ピンおよび出力ピンと；
クロック信号によってタイミングをとられるとともに、シード値およびフィードバックタップによって規定される生成多項式の関数として擬似ランダムコード化検出信号を生成するための前記フィードバックタップを有する線形フィードバックシフトレジスタ（ＬＦＳＲ）であって、前記コード化検出信号は、前記出力ピンに印加されることと；
前記検出回路から前記入力ピンを経由して受信される信号を、前記コード化検出信号と比較するための比較器と；
前記シード値、前記生成多項式、および前記クロック信号の周波数のうちの少なくとも２つを制御し変化させるためのコントローラと
を備える、改ざん検出器。
【請求項２】
前記改ざん検出器は、前記出力ピン、入力ピン、線形フィードバックシフトレジスタおよび比較器のセットを有し、
前記コントローラは、異なる線形フィードバックシフトレジスタに対して異なるシード値を提供する、
請求項１に記載の改ざん検出器。
【請求項３】
前記コントローラは、前記コード化検出信号が値のサイクルを繰り返し始める前に、前記シード値、前記生成多項式、および前記クロック信号の周波数のうちの前記少なくとも２つを変化させる、
請求項１に記載の改ざん検出器。
【請求項４】
前記コントローラは、ランダムまたは擬似ランダム信号の関数である間隔おきに、前記シード値、前記生成多項式および前記クロック信号の周波数のうちの前記少なくとも２つを変化させる、
請求項１に記載の改ざん検出器。
【請求項５】
前記シード値は、オンチップ・ランダム・アクセス・メモリ・アドレス信号および前記生成多項式に関連する変数の結合の関数である、
請求項１に記載の改ざん検出器。
【請求項６】
前記結合は、非ゼロ一定入力値を含む、
請求項５に記載の改ざん検出器。
【請求項７】
モジュールへのアクセスの安全を確保する、検出回路との干渉を検出するための改ざん検出器であって、前記改ざん検出器は、
それぞれ前記検出回路の端部に接続するための入力ピンおよび出力ピンのセットと；
フィードバックタップを有する線形フィードバックシフトレジスタ（ＬＦＳＲ）のセットとであって、前記フィードバックタップは、シード値および前記フィードバックタップによって規定される生成多項式の関数として擬似ランダムコード化検出信号を生成することと；
前記検出回路から前記入力ピンを経由して受信される信号を、前記コード化検出信号と比較するための比較器のセットと；
前記コード化検出信号を前記出力ピンおよび前記比較器に提供するためのマルチプレクサのセットと；
前記マルチプレクサを制御することによって、前記コード化検出信号を選択的に前記線形フィードバックシフトレジスタのうちの１または複数から前記出力ピンおよび前記比較器に提供するためのコントローラと
を備える、改ざん検出器。
【請求項８】
前記コントローラは、前記マルチプレクサによって前記出力ピンおよび前記比較器への前記線形フィードバックシフトレジスタの選択的相互接続を規定するためのプログラム可能ルックアップテーブルを含む、
請求項７に記載の改ざん検出器。
【請求項９】
前記線形フィードバックシフトレジスタは、クロック信号によってタイミングをとられ、
前記コントローラは、前記コード化検出信号の値の異なる複数のサイクルに対して、前記シード値、前記生成多項式、および前記クロック信号の周波数のうちの少なくとも２つを制御し変化させる、
請求項７に記載の改ざん検出器。
【請求項１０】
前記コントローラは、前記コード化検出信号が値のサイクルを繰り返し始める前に、前記シード値、前記生成多項式、および前記クロック信号の周波数のうちの前記少なくとも２つを変化させる、
請求項９に記載の改ざん検出器。
【請求項１１】
前記コントローラは、ランダムまたは擬似ランダム信号の関数である間隔をおいて、前記シード値、前記生成多項式および前記クロック信号の周波数のうちの前記少なくとも２つを変化させる、
請求項９に記載の改ざん検出器。
【請求項１２】
前記シード値は、オンチップ・ランダム・アクセス・メモリ・アドレス信号および前記生成多項式に関連する変数の結合の関数である、
請求項７に記載の改ざん検出器。
【請求項１３】
前記結合は、非ゼロ一定入力値を含む、
請求項１２に記載の改ざん検出器。
【請求項１４】
モジュールへのアクセスの安全を確保する、検出回路との干渉を検出するための改ざん検出器であって、前記改ざん検出器は、
前記検出回路のそれぞれの端部に接続するための入力ピンおよび出力ピンと；
シード値およびフィードバックタップによって規定される生成多項式の関数として擬似ランダムコード化検出信号を生成するための前記フィードバックタップを有する線形フィードバックシフトレジスタ（ＬＦＳＲ）であって、前記コード化検出信号は、前記出力ピンに印加されることと；
前記検出回路から前記入力ピンを経由して受信される信号を、前記コード化検出信号と比較するための比較器と；
前記コード化検出信号の値の異なる複数のサイクルに対して前記シード値を制御し変化させるためのコントローラと
を備える、改ざん検出器。
【請求項１５】
前記改ざん検出器は、前記出力ピン、入力ピン、線形フィードバックシフトレジスタ、および比較器のセットを有し、
前記コントローラは、異なる線形フィードバックシフトレジスタに対して異なるシード値を提供する、
請求項１４に記載の改ざん検出器。
【請求項１６】
前記シード値は、オンチップ・ランダム・アクセス・メモリ・アドレス信号および前記生成多項式に関連する変数の結合の関数である、
請求項１４に記載の改ざん検出器。
【請求項１７】
前記結合は、非ゼロ一定入力値を含む、
請求項１６に記載の改ざん検出器。
【請求項１８】
前記コントローラは、前記コード化検出信号が値のサイクルを繰り返し始める前に、前記シード値を変化させる、
請求項１４に記載の改ざん検出器。
【請求項１９】
前記コントローラは、ランダムまたは擬似ランダム信号の関数である間隔をおいて前記シード値を変化させる、
請求項１４に記載の改ざん検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路に関し、より詳細には、セキュアモジュールのための改ざん検出回路に関する。
【背景技術】
【０００２】
モジュールの改ざんは、たとえば、機密情報、製品、パッケージ、またはシステムを読み出し、改変または改悪する意図をもって当該モジュールに不正にアクセスすることを含む。保護対象は、たとえば、バンクカードとともに使用するための支払い端末またはキャッシュディスペンサ、識別データおよび他の個人情報を含むスマートカードとともに使用するための認証端末、または暗号モジュールのような安全確保された電子モジュールであり得る。保護対象は、たとえば、電子的に安全確保されたケーシング、部屋、金庫または貴重品保管室内にあり得る。改ざんに対するセキュリティ対策は、モジュールを取り囲む扉、カバー、ケーシング、封入または包装のような閉鎖を含む、不正アクセスをより困難にする物理的特徴を含む。改ざんの検出は一般的に、安全確保された物理的特徴に対する攻撃の検出を含む。
【０００３】
モジュールのセキュリティは、モジュールへのアクセスの安全を確保する１または複数の検出回路への干渉を検出するための改ざん検出器を含み得る。検出回路は、その連続性が改ざんによって中断される導電体、たとえば、２つの構成要素を架橋するか、または、密閉体の一部を形成する包装内に形成され、包装が貫通される場合に開回路となる導体であり得る。代替的には、電気的検出回路は、密閉体が開かれる場合に開くかまたは閉じるように設計されるスイッチを有してもよい。検出回路は、代替的には、光学的検出回路およびトランスデューサを含んでもよい。改ざん検出器の出力は、検出信号を物理セキュリティ特徴の検出回路の一方の端部に印加し得、検出回路との干渉を検出するために、検出器は、検出信号を検出器の入力において受信される検出回路の他方の端部からの信号と比較する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１６５７５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
より高度な攻撃は、改ざん検出を無力化するよう試みる場合がある。たとえば、攻撃は、検出信号に擬態して検出回路との干渉を偽装するために、外来信号を検出器入力に注入することを含み得る。このような攻撃を困難にするために、検出信号は、擬似ランダムコード、すなわち、そのコードおよび初期シードを生成するのに使用されるアルゴリズムを知っているかまたは発見しているのでなければ予測することができない決定論的コードを含み得る。一般的に、このような擬似ランダムコードを生成するために、線形フィードバックシフトレジスタ（ＬＦＳＲ）が使用される。擬似ランダムコードを破る試みは、視覚的に、または、擬似ランダムコードの計算による電力消費の変動を統計的に解析することによって暗号中間値を導出する単純電力解析および差分電力解析（ＳＰＡおよびＤＰＡ）を含み得る。
【課題を解決するための手段】
【０００６】
改ざん検出器のインストールおよびプログラミングを行い使用することをより困難にする、攻撃に対する防御のための改ざん対策によって改ざん検出器に導入される複雑化を回避することが望ましい。
【０００７】
本発明は例として示されており、添付の図面に示されているその実施形態によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。
【図面の簡単な説明】
【０００８】
【図１】図１は、改ざん検出器を有する従来のセキュアモジュールの概略ブロック図。
【図２】図２は、従来の線形フィードバックシフトレジスタの概略図。
【図３】図３は、第１の構成にある、例として与えられる本発明の一実施形態による改ざん検出器の概略ブロック図。
【図４】図４は、第２の構成にある、図３の改ざん検出器の概略ブロック図。
【図５】図５は、図３の改ざん検出器のルックアップテーブルの図。
【図６】図６は、図４の改ざん検出器のルックアップテーブルの図。
【図７】図７は、例として与えられる本発明の一実施形態による改ざん検出器要素の概略ブロック図。
【図８】図８は、図７の改ざん検出器要素のコントローラの概略ブロック図。
【発明を実施するための形態】
【０００９】
図１および図２は、改ざん検出器１０２と、不正アクセスに対して保護される回路１０４とを有する従来のセキュアモジュール１００を示している。回路１０４の物理的保護は、保護される回路１０４を取り囲む物理的密閉体１０６と、物理的密閉体１０６と関連付けられる検出回路１０８とを含む。検出回路１０８の一方の端部は改ざん検出器１０２の出力ピン１１０に接続され、検出回路１０８の他方の端部は改ざん検出器１０２の入力ピン１１２に接続される。検出回路１０８は、通常は閉じているが、物理的密閉体１０６への干渉がある場合には開く、直列になっている検出スイッチ１１４および１１６を含んで図示されているが、多くの場合、検出回路１０８が、その連続性がそのような干渉によって中断される導電体を含むことで十分である。検出スイッチ１１４および１１６は、それら自体が、たとえば、密閉体の材料内に埋め込まれることによって、物理的密閉体１０６によってアクセスから保護される。簡潔にするために単一の検出回路１０８が示されているが、実際には、安全保障されたモジュール１００は、一般的に、改ざん検出器１０２のそれぞれの出力ピン１１０および入力ピン１１２の対に接続される２つ以上の検出回路１０８を含むことになる。
【００１０】
改ざん検出器１０２は、出力ピン１１０に印加される擬似ランダムコード化検出信号を生成するための線形フィードバックシフトレジスタ（ＬＦＳＲ）１１８を含む。改ざん検出器１０２内の比較器１２０は、信号予備調整器１２２を通じて入力ピン１１２に接続される入力を有する。信号予備調整器１２２は、検出信号内のグリッチをフィルタリングするためにプログラムされた数のクロックサイクルにわたって安定するまで入来信号を遮断するデジタルフィルタを有する。比較器１２０のもう１つの入力は、遅延回路１２４を通じてＬＦＳＲ１１８から検出信号を受信し、当該遅延回路は、検出信号を、それらを検出回路１０８から信号予備調整器１２２を経由して受信される信号と同期させるために、この場合は内部クロック信号の１サイクルだけ遅延させる。比較器１２０は、検出信号を検出回路１０８から受信される信号と比較し、顕著な差が検出される場合に改ざん信号をアサートする。改ざん検出器１０２内のプロセッサ１２６は改ざん検出論理回路１２８を含み、比較器１２０が改ざん信号をアサートすると、プロセッサ１２６は、出力ピン１１０を入力ピン１１２に接続することによって攻撃者が自身の攻撃を擬態するのを防止するために検出信号の生成を停止すること、および、コードまたは秘密鍵のような極秘情報を、攻撃者がそれらへのアクセスを取得する前に削除することのような、適切な保護措置をとる。
【００１１】
図２は、１６個の直列接続されるフリップフロップ（図面において１〜１６の番号を付されている）のセットを有するシフトレジスタ２００を含むフィボナッチＬＦＳＲ１１８の従来の例を示しており、各フリップ（第１のフリップフロップを除く）の入力は先行するフリップフロップの出力に接続されている。第１のフリップフロップを除く各フリップフロップの状態は、クロック信号に応答して先行するフリップフロップの出力によって規定される値に変化する。第１のフリップフロップ１の入力は線形フィードバックループ２０２に接続され、フィードバック信号は、最後のフリップフロップを含むシフトレジスタのフリップフロップの出力にあるタップからの信号の線形関数である。フィードバックタップ信号は、示されているように配線で接続されるか、または、ソフトウェアによって提供されるかのいずれかである、排他的ＯＲ（ＸＯＲ）ゲート２０４、２０６および２０８によって規定される生成多項式によって選択され線形に組み合わされる。生成多項式は、保護されるモジュールの製作者によって選択される。シフトレジスタ２００の最後のフリップフロップ１６の出力からの出力信号は決定論的である、すなわち、シフトレジスタのその各々の状態は、その前回の状態によって、および、シード、すなわちＬＦＳＲの初期値によって決定される。シフトレジスタ２００は、連続する状態のサイクルを繰り返す前には有限数の可能な状態を有する。フリップフロップ１１、１３、１４および１６の出力において示されている４つのタップの位置が、それ自体を繰り返す前の最大長の出力シーケンス、この場合は６５，５３５を与える。
【００１２】
図３および図４は、２つの異なる構成における、例として与えられる、本発明の一実施形態による改ざん検出器３０２を有するセキュアモジュール３００の一例を示している。セキュアモジュール３００は、不正アクセスに対して保護される回路１０４を含む。回路１０４の物理的保護は、保護される回路１０４を取り囲む物理的密閉体１０６と、物理的密閉体１０６と密接に関連付けられるとともにモジュール３００に対する不正アクセスを防止する検出回路１０８＿０〜１０８＿３のセットとを含む。改ざん検出器３０２内のプロセッサ３２６は改ざん検出論理回路３２８を含み、比較器３２０が改ざん信号をアサートすると、プロセッサ３２６は保護措置をとる。検出回路１０８＿０〜１０８＿３の構成は、種々の要件に応じて安全保障されるモジュール３００の製作者によって選択され得、製作者はそのため、標準化された改ざん検出器３０２を選択される構成に容易に適合させることができる。
【００１３】
改ざん検出器３０２は、それぞれ検出回路１０８＿０〜１０８＿３の両端を接続するための出力ピン１１０＿０〜１１０＿３のセット、および、入力ピン１１２＿０〜１１２＿３のセットを有する。改ざん検出器３０２はまた、入力ピン１１２および出力ピン１１０のセットに対応するＬＦＳＲ３１８のセットを有する。ＬＦＳＲ３１８は、シード値およびフィードバックタップによって規定される生成多項式の関数として擬似ランダムコード化検出信号を生成するためのフィードバックタップを有する。対応する比較器３２０のセットが、入力ピン１１２＿０〜１１２＿３および予備調整回路３２２を経由して検出回路１０８＿０〜１０８＿３から受信される信号を、遅延回路３２４において遅延されるコード化検出信号と比較する。対応するマルチプレクサ３１９のセットが、コード化検出信号を出力ピン１１０＿０〜１１０＿３および比較器３２０に印加する。コントローラ３２１が、マルチプレクサ３１９を、コード化検出信号を選択的にＬＦＳＲ３１８の１つまたは複数から出力ピン１１０＿０〜１１０＿３および比較器３２０に印加するように制御する。
【００１４】
図３および図４は、４対の出力ピン１１０＿０〜１１０＿３および入力ピン１１２＿０〜１１２＿３のセットを有する改ざん検出器３０２の例を示しているが、他の数の対の入力ピンおよび出力ピンが設けられてもよいことが理解されよう。検出回路１０８＿０〜１０８＿３の構成は、改ざん検出器３０２のマルチプレクサ３１９を検出回路１０８＿０〜１０８＿３の配置に応じてプログラミングすることによって、セキュアモジュール３００の製造者によってその要件に応じて容易に選択され得る。図３に示されている例では、検出回路１０８＿０〜１０８＿３の各々が他者から独立して対応する出力ピン１１０＿０〜１１０＿３および入力ピン１１２＿０〜１１２＿３の対、ならびに対応する独立したＬＦＳＲ３１８に接続されている。図４に示されている例では、第１の出力ピン１１０＿０および対応する第１のＬＦＳＲ３１８であるＬＳＦＲ０の出力がすべての検出回路１０８＿０〜１０８＿３に接続されており、したがって、これらは対応する入力ピン１１２＿０〜１１２＿３および別個の比較器３２０に別個に接続され、比較器は、異なる複数の検出回路１０８＿０〜１０８＿３を監督するために同じ検出信号を使用する。機能していないＬＦＳＲ３１８であるＬＳＦＲ１〜ＬＳＦＲ３はディセーブルされ得、対応する出力ピン１１０＿１〜１１０＿３は、たとえば、定電圧源を入力ピン１１２＿１〜１１２＿３のいずれかに接続するとともに受信される電圧を監視することによって、受動的改ざん検出のために使用され得る。
【００１５】
検出回路１０８＿０〜１０８＿３は、検出回路１０８の各々の一方の端部が改ざん検出器１０２の適切な出力ピン１１０に接続され、検出回路１０８の他方の端部が改ざん検出器１０２の適切な入力ピン１１２に接続されることによって、選択される構成に応じて設計されることができる。したがって、コントローラ３２１は、ルックアップテーブル（ＬＵＴ）５００を使用してマルチプレクサ３１９を制御するようにプログラムされることができる。図５および図６は、それぞれ図３および図４に示されている改ざん検出器３０２の構成に対応するＬＵＴ５００内の値を示している。ＬＵＴ５００の行の値は、それぞれのＬＦＳＲ３１８と、それぞれの列において特定されるマルチプレクサ３１９の出力との間の相互接続を規定する。図面内で「１」として示されている値は、同じ行内のＬＦＳＲ３１８と同じ列内のマルチプレクサ３１９の出力との間の相互接続がアサートされることに対応する。図面内で「０」として示されている値は、その相互接続がアサート停止されることに対応する。図５において、値「１」は、図３に物理的に示されているように、ＬＦＳＲ３１８のＬＦＳＲ０、ＬＦＳＲ１、ＬＦＳＲ２およびＬＦＳＲ３がそれぞれマルチプレクサ３１９のＭＵＸ０、ＭＵＸ１、ＭＵＸ２およびＭＵＸ３の出力に相互接続するようにプログラムされる。図６において、値「１」は、図４に物理的に示されているように、ＬＦＳＲ３１８のＬＦＳＲ０がすべてのマルチプレクサＭＵＸ０、ＭＵＸ１、ＭＵＸ２およびＭＵＸ３の出力に相互接続するようにプログラムされる。
【００１６】
図７は、改ざん検出器７０２と、不正アクセスに対して保護される回路１０４とを有するセキュアモジュールの一例７００を示している。回路１０４の物理的保護は、保護される回路１０４を取り囲む物理的密閉体１０６と、物理的密閉体１０６と密接に関連付けられるとともにモジュール７００に対するアクセスの安全を確保する検出回路１０８とを含む。改ざん検出器７０２は、検出回路１０８のそれぞれの端部に接続するための出力ピン１１０および入力ピン１１２を有する。改ざん検出器７０２はまた、シード値およびフィードバックタップによって規定される生成多項式の関数として擬似ランダムコード化検出信号を生成するためのフィードバックタップを有するＬＦＳＲ７１８を有する。コード化検出信号は、出力ピン１１０に印加される。比較器７２０は、入力ピン１１２によって、および予備調整回路７２２を経由して検出回路１０８から受信される信号を、遅延回路７２４によって遅延されているコード化検出信号と比較する。プロセッサ７２６は、改ざん検出論理回路７２８を含む。比較器７２０が改ざん信号をアサートすると、プロセッサ７２６は適切な保護措置をとる。モジュール７００は、単一のＬＦＳＲ７１８、出力ピン１１０および入力ピン１１２ならびに検出回路１０８を有し得るが、この例では、モジュール３００のように、モジュール７００は、検出回路１０８のセットを有し、改ざん検出要素の対応するセットは、検出回路との相互接続をプログラミングするためのマルチプレクサ７１９を有し、図７では簡潔にするために１セットのみが示されている。
【００１７】
例として与えられる本発明の一実施形態によれば、改ざん検出器７０２はまた、擬似ランダムコード化検出信号の値の種々のサイクルに対してシード値を制御し変化させるためのコントローラ７０４を有する。シード値が一定であるとすると、ｎ段のＬＦＳＲは２ｎ−１個の連続する状態のサイクル後に、すなわち、１６段のＬＦＳＲ１１８の例では６５，５３５個の状態のサイクル後にその一連の状態を繰り返すことになる。コントローラ７０４は、各シード値が前回のシード値と相関しないようにシード値を変化させる。擬似ランダムコード化検出信号の値の異なるサイクルに対してシード値を変化させることによって、攻撃者がシード値、それゆえコード化検出信号の後続の値を推定および予測することは、より困難になる。この例では、コントローラ７０４は、擬似ランダムコード化検出信号が値のサイクルの反復を開始する前にシード値を変化させ、それによって、その値は、攻撃者が解析するための、値の反復する決定論的サイクルを表しない。
【００１８】
例として与えられる本発明の別の実施形態によれば、ＬＦＳＲ７１８は、クロック信号によってタイミングをとられ、コントローラ７０４は、擬似ランダムコード化検出信号の値の異なるサイクルに対して、シード値、生成多項式およびクロック信号の周波数のうちの少なくとも２つを制御し変化させる。これらのパラメータのうちの２つ以上を変化させることによって、攻撃者が検出信号の後続の値を推定および予測することがより困難になる。
【００１９】
出力ピン１１０、入力ピン１１２、ＬＦＳＲ７１８および比較器７２０の複数のセットを有する１つの例では、コントローラ７０４は、異なるＬＦＳＲ７１８に対しては異なるシード値を提供する。この例では、コントローラ７０４は、擬似ランダムコード化検出信号が値のサイクルを繰り返し始める前に、シード値、生成多項式および／またはクロック信号の周波数を変化させる。たとえば、コントローラ７０４は、ランダムまたは擬似ランダム信号の関数である間隔をおいてシード値、生成多項式および／またはクロック信号の周波数を変化させる。一例では、シード値は、オンチップ・ランダム・アクセス・メモリ（ＲＡＭ）アドレス信号および生成多項式に関連する変数の結合の関数である。シード値が決してすべてゼロにはならないことを確実にするために、この結合は、非ゼロの一定入力値を含み得る。この結合は、種々の入力値のＸＯＲ関数のような線形結合であり得、それによって、新たなシード値は以下の式によって与えられる：
（定数）ＸＯＲ（ＲＡＭアドレス）ＸＯＲ（生成多項式）、
ここで、たとえば、この値は、１６ビットＬＦＳＲに関しては１６ビットベクトルであり、ＲＡＭアドレスは、改ざん検出器とは無相関の中央システムのメモリ領域に関する１５ビットのオンチップＲＡＭアドレス＋１ビットのオンチップＲＡＭチップ選択値である。
【００２０】
より詳細に、図８に示されている改ざん検出器７０２の要素８００の一例において、ＬＦＳＲ７１８は、シフトレジスタ２００と、構成可能フィードバックループ８０２と、コントローラ７０４によって規定されるシード値を記憶するためのレジスタ８０４と、レジスタ８０４からのシード値を並列入力としてシフトレジスタ２００に選択的に印加するためのゲート８０６のセットとを含む。マルチプレクサ７１９を制御するための信号を印加するとともに、コントローラ７０４は、多項式生成器（ｐｏｌｙｎｏｍｉａｌ  ｇｅｎｅｒａｔｏｒ）を規定するフィードバックループ８０２の構成を制御する信号と、シリアル入力であり得る、レジスタ８０４に対するシード入力信号と、ゲート８０６がレジスタ８０４からのシード値をシフトレジスタ２００に印加する時点を制御するトリガ信号を生成する。
【００２１】
コントローラ７０４はまた、生成器７３０からのシステムクロック信号のクロック周波数を、コントローラ７０４によって規定される変動比率によって分割する、改ざん検出器要素８００のための可変クロック分周器８０８を含む。この例では、結果として生じるクロック周波数は、常に１ヘルツよりも大きく、たとえば、２ヘルツ以上であり、それによって、攻撃者には、ＬＦＳＲに対応するアルゴリズムを解読し、ＬＦＳＲ出力のシミュレーションを再現する十分な時間がない。１つの例では、結果として生じるクロック周波数は、数百ヘルツ程度である。たとえば、セキュリティ要件および電力消費に応じて１または複数のクロック周波数が、ＬＦＳＲに対して選択され得る。予備調整フィルタは、受信信号の歪み、およびコード化検出信号との比較が誤りを多く含むことを回避するために、そのローパスフィルタのカットオフ周波数は、ＬＦＳＲに対するクロック周波数よりも高くなるようにプログラムされる。
【００２２】
本発明は、少なくとも部分的に、コンピュータシステムのようなプログラム可能装置上で実行されるときに本発明による方法のステップを実行するか、または、プログラム可能装置が本発明によるデバイスもしくはシステムの機能を実行することを可能にするためのコード部分を少なくとも含む、コンピュータシステム上で作動させるためのコンピュータプログラムにおいて実装されることができる。
【００２３】
コンピュータプログラムは、特定のアプリケーションプログラムおよび／またはオペレーティングシステムのような、命令のリストである。コンピュータプログラムはたとえば、サブルーチン、関数、プロシージャ、オブジェクトメソッド、オブジェクトインプリメンテーション、実行可能アプリケーション、アプレット、サーブレット、ソースコード、オブジェクトコード、共有ライブラリ／動的ロードライブラリ、および／または、コンピュータシステム上での実行のために設計される他の一連の命令のうちの１つまたは複数を含むことができる。
【００２４】
上記の明細書において、本発明が本発明の実施形態の具体例を参照して説明された。しかしながら、添付の特許請求の範囲に記載されている本発明のより広い趣旨および範囲から逸脱することなく、そこにさまざまな修正および変更を行うことができることは明らかであろう。
【００２５】
本明細書において説明されているような接続は、たとえば介在するデバイスを介してそれぞれのノード、ユニットまたデバイスから、またはそれらへと信号を転送するのに適切な任意のタイプの接続であることができる。したがって、別途暗示または提示されていない限り、接続は直接接続であってもよいし、間接接続であってもよい。接続は、単一の接続、複数の接続、一方向性接続、または双方向性接続であることに関連して例示または記載され得る。しかしながら、実施形態が異なれば、接続の実施態様は変化してもよい。たとえば、双方向性接続ではなく別個の一方向性接続が使用されてもよく、その逆であってもよい。さらに、複数の接続が、連続してまたは時分割多重方式で複数の信号を伝送する単一の接続と置き換わってもよい。同様に、複数の信号を搬送する単一の接続が、これらの信号のサブセットを搬送するさまざまな異なる接続に分離されてもよい。それゆえ、信号の伝送には多くの選択肢が存在する。
【００２６】
「アサート」または「セット」および「ネゲート」（または「アサート停止」もしくは「クリア」）という用語は、本明細書においては、信号、ステータスビット、または類似の装置をそれぞれ、その論理的に真または論理的に偽の状態にレンダリングすることを指す場合に使用される。論理的に真の状態が論理レベル１である場合、論理的に偽の状態は論理レベル０である。また、論理的に真の状態が論理レベル０である場合、論理的に偽の状態は論理レベル１である。
【００２７】
論理ブロック間の境界は例示にすぎないこと、および、代替的な実施形態は、論理ブロックもしくは回路要素を融合し、またはさまざまな論理ブロックもしくは回路要素に対する代替的な機能の分解を課してもよいことを、当業者は認識しよう。したがって、本明細書において描写したアーキテクチャは例示にすぎないこと、および、事実、同じ機能を達成する多くの他のアーキテクチャを実装することができることは理解されたい。同様に、同じ機能を達成するための構成要素の任意の構成が、所望の機能が達成されるように効果的に「関連付けられる」。したがって、特定の機能を達成するために結合される任意の２つの構成要素は互いに「関連付けられる」とみなすことができ、それによって、中間の構成要素またはアーキテクチャにかかわりなく、所望の機能が達成される。同様に、そのように関連付けられる任意の２つの構成要素も、所望の機能を達成するために互いに「動作可能に接続されている」または「動作可能に結合されている」とみなすことができる。
【００２８】
上述の複数の動作を単一の動作に組み合わせ、単一の動作を追加の動作に分散させ、複数の動作を少なくとも部分的に時間的に重ね合わせて実行することができる。その上、代替的な実施形態は、特定の動作の複数のインスタンスを含んでもよく、動作の順序は、さまざまな他の実施形態においては変更されてもよい。
【００２９】
さらに例として、１つの実施形態では、例示される実施例は、単一の集積回路上または同じデバイス内に位置する回路として実装されることができる。代替的には、実施例は、適切な様式で互いに相互接続される任意の数の別個の集積回路または別個のデバイスとして実装されてもよい。
【００３０】
特許請求の範囲において、「備える（ｃｏｍｐｒｉｓｉｎｇ）」または「有する（ｈａｖｉｎｇ）」という文言は、特許請求項内にリストされているもの以外の要素またはステップの存在を除外するものではない。さらに、本明細書において使用される場合、「１つ（”ａ”  ｏｒ  ”ａｎ”）」という用語は、１つまたは２つ以上として定義される。さらに、特許請求の範囲における「少なくとも１つの」および「１つまたは複数の」のような前置きの語句の使用は、不定冠詞「１つの  （"ａ"  ｏｒ  "ａｎ"）」による別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句「１つまたは複数の」または「少なくとも１つの」および「１つの  （"ａ"  ｏｒ  "ａｎ"）」のような不定冠詞を含む場合であっても、１つだけのこのような要素を含む発明に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。別途記載されない限り、「第１の」および「第２の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。したがって、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。特定の手段が相互に異なる特許請求項において記載されているという事実は、これらの手段の組み合わせを有利に使用することができないということを示すものではない。
【図１】
2013243656.tif 000003
【図２】
2013243656.tif 000004
【図３】
2013243656.tif 000005
【図４】
2013243656.tif 000006
【図５】
2013243656.tif 000007
【図６】
2013243656.tif 000008
【図７】
2013243656.tif 000009
【図８】
2013243656.tif 000010