(57)【要約】      （修正有）【課題】電力供給の経路と放熱（冷却）の経路を工夫してこれらを両立させる構造を提供する。【解決手段】積層チップの上面側から、積層チップを対象にして、電力供給と放熱との両立が最適化された構造体を設計する。（ａ）積層チップについて、熱伝導性のサーマルビア密度（の初期値）を設定する。（ｂ）積層チップの上面側において、積層チップに面して所定の厚みをもって配線層が形成されている、シリコンを用いた基板を設定する。（ｃ）シリコンを用いた基板の配線層から、積層チップに対して、電力供給（の初期値）を設定する。（ｄ）供給する電力の値を、（初期値から）増減させる。（ｅ）設定しているサーマルビア密度の値を、（初期値から）増減させる。（ｆ）電力の値とサーマルビア密度の値との両方が、所定の範囲内の値に収まるまで（ｄ）のステップおよび（ｅ）のステップを繰り返す。【選択図】図４
2013243263.tif 000002
【特許請求の範囲】
【請求項１】
積層チップ（複数のチップが積層されたもの）の上面側から、積層チップを対象にして、電力供給と放熱との両立が最適化された構造体を（コンピュータを利用して）シミュレーションする設計方法であって、
（ａ）積層チップについて、熱伝導性のサーマルビア密度（の初期値）を設定するステップと、
（ｂ）積層チップの上面側において、積層チップに面して所定の厚みをもって配線層が形成されている、シリコン（Ｓｉ）を用いた基板を設定するステップと、
（ｃ）シリコン（Ｓｉ）を用いた基板の配線層から（周辺部から）、積層チップに対して、電力供給（の初期値）を設定するステップと、
（ｄ）供給する電力の値を、（初期値から）増加または減少させるステップと、
（ｅ）設定しているサーマルビア密度の値を、（初期値から）増加または減少させるステップと、
（ｆ）電力の値とサーマルビア密度の値との両方が、所定の範囲内の値に収まるまで（すなわち最適化されるまで）（ｄ）のステップおよび（ｅ）のステップを繰り返すステップとを有する、
設計方法。
【請求項２】
（ｂ）のステップにおいて、設定するところの、配線層の所定の厚みの初期値が、１０μｍ〜１５μｍである、請求項１に記載の設計方法。
【請求項３】
電力供給（の初期値）を設定するところの、（ｃ）のステップを実行する前に、
シリコン（Ｓｉ）を用いた基板の上面側において、積層チップの直上に向かって放熱を行う、放熱器を設定して、放熱（として期待される性能）を設定するステップを有する、
請求項１に記載の設計方法。
【請求項４】
積層チップ（複数のチップが積層されたもの）の上面側から、積層チップを対象にした、電力供給および放熱を行う構造体であって、
積層チップの下面側に配置される、有機基板と、
積層チップの上面側において、積層チップに面して所定の厚みをもって配線層が形成されている、シリコン（Ｓｉ）を用いた基板と、
シリコン（Ｓｉ）を用いた基板の上面側において、積層チップの直上に向かって放熱を行う、放熱器とを有していて、
有機基板とシリコン（Ｓｉ）を用いた基板に形成されている配線層とが、積層チップの周辺部において電気的に接続されていて、積層チップへの電力供給が積層チップの上面側から配線層を通じて行われる、
構造体。
【請求項５】
配線層の所定の厚みが、１０μｍ〜４００μｍである、請求項４に記載の構造体。
【請求項６】
配線層の所定の厚みが、１０μｍ〜１００μｍである、請求項５に記載の構造体。
【請求項７】
配線層の所定の厚みが、１０μｍ〜１５μｍである、請求項６に記載の構造体。
【請求項８】
積層チップの周辺部における電気的接続が、ＴＡＢテープ等を通じて成されていることを特徴とする、請求項４に記載の構造体。
【請求項９】
シリコン（Ｓｉ）の代わりに、ＳｉＣが用いられる、請求項４に記載の構造体。
【請求項１０】
積層チップの下面側から、有機基板を介さないで済むように、放熱器を設けている、請求項４に記載の構造体。
【請求項１１】
積層チップ（複数のチップが積層されたもの）の上面側から、積層チップを対象にした、電力供給および放熱を行う構造体であって、
積層チップの下面側に配置される、有機基板と、
積層チップの上面側において、積層チップに面して所定の厚みをもって配線層が形成されている、シリコン（Ｓｉ）を用いた基板と、
有機基板とシリコン（Ｓｉ）を用いた基板に形成されている配線層とが、積層チップの周辺部において電気的に接続されていて、積層チップへの電力供給が積層チップの下面側から有機基板に形成されている配線層のみから（特化して）行われる、
構造体。
【請求項１２】
有機基板が凹部状に形成されていて、
２以上の積層チップが、有機基板の凹部にそれら２以上の積層チップの全体が収まるように、配置されている、請求項４または１１に記載の構造体。
【請求項１３】
積層チップ（複数のチップが積層されたもの）の上面側から、積層チップを対象にした、電力供給および放熱を行う構造体を作成する方法であって、
放熱器を準備するステップと、
放熱器の下面側に対して、所定の厚みをもって下面側に配線層が形成されている、シリコン（Ｓｉ）を用いた基板を準備するステップと、
放熱器と、シリコン（Ｓｉ）を用いた基板の上面側とを、（ＴIMを介して）接続するステップと、
シリコン（Ｓｉ）を用いた基板の下面側における配線層と、積層チップの上面側とを接合するステップと、
積層チップの下面側と、シリコン（Ｓｉ）を用いた基板の下面側における配線層との両方に対して、凹部状の有機基板を、その凹部に積層チップの全体が収まるように、接合するステップとを有する、
構造体を作成する方法。
【請求項１４】
積層チップの下面側と、シリコン（Ｓｉ）を用いた基板の下面側における配線層との両方に対して、凹部状の有機基板を、その凹部に積層チップの全体が収まるように、接合するステップが、
その両方に対する接合が、はんだバンプのリフローによる同じプロセスとして実行されることを特徴とする、
請求項１３に記載の構造体を作成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のチップが積層された３次元パッケージの構造において、電力供給と放熱（冷却）とを両立させる構造に関する。
【背景技術】
【０００２】
３次元積層パッケージにおいては、複数のチップが積層され、それらのチップにどのように電力を供給して、それらのチップから発せられる熱を冷却または放熱するかということに課題がある。
【０００３】
電気回路に対して、単位体積あたりにより多くの電力が供給されると、その結果として、単位体積あたりにより多くの発熱が生じてしまうという基本的な関係があり、近年ますます高密度化、高集積化が進んでいる状況を踏まえると、きわめて重要な課題になりつつある。
【０００４】
特許文献１は、３次元積層構造において、配線層を有するインターポーザを介してヒートスプレッダで周辺に放熱する技術を開示している。
【０００５】
特許文献２は、配線層を有するシリコンインターポーザで電力供給する技術を開示している。
【０００６】
特許文献３は、放熱部材の大型化を招くことなく、層状に設けられた複数の放熱層と、熱伝導性の（サーマル）ビアとを可能な限り多く配置して、より大きな放熱部材に連絡させて、放熱性を向上させようとしている。
【０００７】
しかし、電力の供給の経路と放熱の経路とを工夫して両立させようということについて、突っ込んだ議論は展開されていない。
【０００８】
近年における、高密度化、高集積化は、３次元的に立体的に、電力供給と冷却とを両立させるように構造を考えていかなければならないようなレベルにまで達している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−３１８３６１号公報
【特許文献２】特開２００６−９３６５９号公報
【特許文献３】特開２０１０−７３８５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、電力供給の経路と放熱（冷却）の経路とを工夫して、これらを両立させる構造を提供することにある。
【課題を解決するための手段】
【００１１】
積層チップ（複数のチップが積層されたもの）の上面側から、積層チップを対象にして、電力供給と放熱との両立が最適化された構造体を（コンピュータを利用して）シミュレーションする設計方法は、
（ａ）積層チップについて、熱伝導性のサーマルビア密度（の初期値）を設定し、
（ｂ）積層チップの上面側において、積層チップに面して所定の厚みをもって配線層が形成されている、シリコン（Ｓｉ）を用いた基板を設定し、
（ｃ）シリコン（Ｓｉ）を用いた基板の配線層から（周辺部から）、積層チップに対して、電力供給（の初期値）を設定し、
（ｄ）供給する電力の値を、（初期値から）増加または減少させ、
（ｅ）設定しているサーマルビア密度の値を、（初期値から）増加または減少させ、
（ｆ）電力の値とサーマルビア密度の値との両方が、所定の範囲内の値に収まるまで（すなわち最適化されるまで）（ｄ）のステップおよび（ｅ）のステップを繰り返す。
【発明の効果】
【００１２】
電力供給の経路と放熱（冷却）の経路とを工夫して、これらを両立させた最適化を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、積層チップの構造を示す模式図である。積層チップの側面図（または断面図）に相当している。
【図２】図２は、積層チップ内での放熱経路および放熱が有効なエリアを示す模式図である。
【図３】図３は、サーマルビア密度を説明する模式図である。積層チップの平面図に相当している。
【図４】図４は、配線層を通じての電力供給を説明する模式図である。
【図５】図５は、配線層における熱抵抗を説明する模式図である。この配線層は、積層チップ（の平面）に面して、所定の厚みをもって形成される。
【図６】図６は、配線層の厚みと熱抵抗との関係を説明する模式図である。
【図７】図７は、積層チップを有する構造体としての、３次元積層パッケージの全体図である。
【図８】図８は、３次元積層パッケージ内における、熱膨張係数（ＣＴＥ）のミスマッチを軽減させる工夫を説明する模式図である。
【図９】図９は、積層チップの下面側からの放熱を行う構成を示す模式図である。
【図１０】図１０は、電力供給と放熱との両立が最適化された構造体を（コンピュータを利用して）シミュレーションする設計方法を示すフローチャートである。
【図１１】図１１は、積層チップへの電力供給が積層チップの下面側のみから（特化して）行われる構造体の例を示す模式図である。
【図１２】図１２は、有機基板の凹部に２以上の積層チップの全体が収まるように配置されている構造体を示す模式図である。
【図１３】図１３は、積層チップ（複数のチップが積層されたもの）の上面側から、積層チップを対象にした、電力供給および放熱を行う構造体を作成する方法を説明する図である。
【発明を実施するための形態】
【００１４】
図１は、積層チップの構造を示す模式図である。積層チップの側面図（または断面図）に相当している。
【００１５】
この図では、３枚のシリコンチップが積層されて、積層チップが構成されている。シリコンチップの数は、複数枚、多数枚であってもよい。
【００１６】
各シリコンチップには、熱伝導性の（サーマル）ビアが上下面を貫通している。
【００１７】
通常、ビアは、電気的な連絡路として、若しくは、熱的な連絡路として、または、これらの両方の機能を併せ持つ連絡路として機能する。通常は、金属や金属間化合物が主体のものである。
【００１８】
シリコンチップとシリコンチップとの間は、はんだバンプを通じて、機械的にまたは電気的に接合されている。
【００１９】
はんだバンプには、電気的な導体が用いられるが、金属として良好な熱伝導性を兼ね備えている。
【００２０】
本発明においては、説明の簡略化のために、熱的な連絡路としての側面だけに着目するものとする。
【００２１】
図２は、積層チップ内での放熱経路および放熱が有効なエリアを示す模式図である。
【００２２】
シリコンチップには電力が供給されて動作するため、多かれ少なかれ発熱が生じる。
【００２３】
ここで、３枚のシリコンチップのうちの、真ん中のシリコンチップの部分の発熱に着目する場合には、金属として良好な熱伝導性を兼ね備えている上下面に配されているはんだバンプを介して、上側のシリコンチップの熱伝導性の（サーマル）ビアを介して、および、下側のシリコンチップの熱伝導性の（サーマル）ビアを介して、放熱の経路が形成される。
【００２４】
すなわち、最上層のシリコンチップは、積層チップの上面側として、放熱が特に有効なエリアとなる。一方で、最下層のシリコンチップは、積層チップの下面側として、放熱が特に有効なエリアとなる。
【００２５】
図３は、サーマルビア密度を説明する模式図である。積層チップの平面図に相当している。
【００２６】
サーマルビア密度は、本質的に、放熱に大きく影響する。
【００２７】
左側のようにサーマルビアが疎らにしか分布していないと、放熱には不利ではあるが、放熱以外の用途にシリコンチップ表面のスペースを（配線パターンなどに）有効利用できる。
【００２８】
一方で、右側のようにサーマルビアが密に分布していて、サーマルビア密度が高ければ高いほど、放熱には有利となる。
【００２９】
このことから、設計上、サーマルビア密度の適正値・最適値のようなものが想定できることが理解できる。
【００３０】
一般に考えられているところのサーマルビア密度の最大値は、平面的に円形（空間的には円柱状）のサーマルビアでは、図示のように、約１９．６％（２０％）となる。
【００３１】
もちろん、これ以上密度を上げることも可能ではあるが、スペースの有効利用という点では好ましいものではないであろう。
【００３２】
図４は、配線層を通じての電力供給を説明する模式図である。
【００３３】
放熱が特に有効なエリアと、放熱の経路とを考え合わせると、積層チップの直上に向かって放熱を行う（放熱の経路を誘導する）ことが効率的である。従って、この図では放熱器はその方向に位置付けられている。
【００３４】
放熱器の設定は、放熱（として期待される性能）を設定することになるので、設計においては重要な前提条件となる。
【００３５】
積層チップに対して、放熱器を直付けすることも考えられるが、実際には、積層チップに対しては、積層チップを電気的に動作させるためには、何らかの経路を通じて電力供給をしなければならない。
【００３６】
電力供給は、シリコン（Ｓｉ）を用いた基板上であって、積層チップに面して所定の厚みをもって形成されている配線層を通じてなされる。
【００３７】
具体的な電力供給の経路としては、積層チップの周辺部から行われることになる。
【００３８】
配線層が厚い方が、基本的に、単位面積あたりに流れる電流を多くすることができるため、電力供給には有利である。
【００３９】
配線層の厚みは、シリコン（Ｓｉ）を用いた基板の場合、現在の技術をもってすれば、１０μｍ程度の厚さまで薄く形成することができる。１５μｍくらいの厚さであれば、さらに容易に形成することができるであろう。
【００４０】
しかし、有機基板の場合には、一番薄くしたとしても、配線層の厚みは４００μｍくらいの厚さにするのが精一杯であろう。シリコン（Ｓｉ）のような材料の上にプロセス上精度よく形成するのに比べて、有機材料の上に同様の形成の精度を期待するのが難しいという現状がある。
【００４１】
もっとも、有機基板ではなく、フレックス基板でよければ、１００μｍ程度の薄さにすることができるであろう。
【００４２】
従って、シリコン（Ｓｉ）のような材料を使った場合には、配線層は有機基板に対して１０μｍ〜４００μｍという数値範囲の厚みを実現できる優位性をもっており、配線層はフレックス基板に対して１０μｍ〜１００μｍという数値範囲の厚みを実現できるという（さらなる）優位性をもっている。
【００４３】
図５は、配線層における熱抵抗を説明する模式図である。この配線層は、積層チップ（の平面）に面して、所定の厚みをもって形成される。
【００４４】
配線層は、銅などの金属をベースに形成されるといっても、全てが金属ではなく、絶縁材料と導電材料とが混在している。
【００４５】
絶縁材料は、ポリイミドまたはlow-k材料等という下地である。導電材料は、（銅などの）金属による配線パターンである。
【００４６】
絶縁材料の熱伝導率は、例として（０．４〜２）Ｗ／ｍＫである。導電材料の熱伝導率は、例として４００Ｗ／ｍＫである。このように、絶縁材料の熱伝導率と、導電材料の熱伝導率とでは、２桁近いオーダーの違いがある。
【００４７】
導電材料としての、（銅などの）金属による配線パターンが、仮に、配線層の面全体の１０％のエリアを占めると仮定しても、このような２桁近いオーダーの違いから、配線層の面全体としては、配線パターンだけが熱伝導に支配的に貢献することになり、エリアの大半（９０％）を占める絶縁材料は熱伝導には殆ど貢献しないことになってしまう。
【００４８】
このように、配線層は、本質的に、熱抵抗として作用してしまうことになるため、かかる観点からは薄い方が好ましい。
【００４９】
図６は、配線層の厚みと熱抵抗との関係を説明する模式図である。
【００５０】
有機基板の場合には、一番薄くしたとしても、配線層の厚みは４００μｍくらいの厚さにするのが精一杯であるという現状がある。
【００５１】
有機基板の熱抵抗値が、２．０Ｃ−ｃｍ２／Ｗである一方、シリコン（Ｓｉ）の熱抵抗値が０．２８Ｃ−ｃｍ２／Ｗであり、熱抵抗値は７分の１以下である。
【００５２】
よって、横軸のスケールを６倍にしてグラフを描いても、有機基板における熱抵抗値の傾きは、シリコン（Ｓｉ）を用いた基板における熱抵抗値の傾きよりも、急になっていることが見てとれる。
【００５３】
図７は、積層チップを有する構造体としての、３次元積層パッケージの全体図である。
【００５４】
積層チップが高密度化、高集積化が進んでいるので、３次元積層パッケージは、構造体として、相対的には大型になってしまう傾向にある。
【００５５】
図の例では、有機基板の内側にインターポーザーを介して積層チップが搭載されている。インターポーザーは、積層チップにおけるはんだバンプや（サーマル）ビアのピッチが細かい場合にあっても、荒いピッチのものとの間を仲介するものとして、積層チップの下面側から置かれて（インターポーズされて）いる。
【００５６】
積層チップへの電力供給は、積層チップの周辺部において電気的に接続されていることから、積層チップの上面側から配線層を通じて行われていることになる。
【００５７】
図８は、３次元積層パッケージ内における、熱膨張係数（ＣＴＥ）のミスマッチを軽減させる工夫を説明する模式図である。
【００５８】
本発明に従えば、積層チップがシリコン（Ｓｉ）であり、シリコン（Ｓｉ）を用いた基板との間では、熱膨張係数（ＣＴＥ）が同じ材料であるという点で、ＣＴＥミスマッチは生じない。
【００５９】
しかし、有機基板とシリコン（Ｓｉ）を用いた基板との間ではＣＴＥミスマッチを生じてしまう。例えば、有機基板の伸びに比べて、シリコン（Ｓｉ）が相対的に伸びないような状況が生じてしまう。
【００６０】
このＣＴＥミスマッチを解消するためには、ＴＡＢテープなどの接続体を介して、たとえ機械的なずれを生じても電気的な接続が維持できる構成にすればよく、ＣＴＥミスマッチを機械的にフレキシブルに吸収できる構成にすることが好ましい。
【００６１】
このような構成にすれば、当該箇所において、はんだ接合とアンダーフィルとが不要となる。
【００６２】
図９は、積層チップの下面側からの放熱を行う構成を示す模式図である。
【００６３】
積層チップの下面側からは、有機基板を介さないで済むように、放熱器を設けることができる。有機基板は金属ではないので、介さない方が好ましい。
【００６４】
図１０は、電力供給と放熱との両立が最適化された構造体を（コンピュータを利用して）シミュレーションする設計方法を示すフローチャートである。
【００６５】
１００において、積層チップについて、熱伝導性のサーマルビア密度（の初期値）を設定する。
【００６６】
１１０において、積層チップに面して所定の厚みをもって配線層が形成されている、シリコン（Ｓｉ）を用いた基板を設定する。
【００６７】
配線層の厚みについては、設計条件としてあらかじめ設定することが普通であろうが、供給電力との関係で決まってくるものであるため、配線層の厚みを、（初期値から）増加または減少させるようにすることもできる。
【００６８】
シリコン（Ｓｉ）を用いた基板であれば、配線層の所定の厚みの初期値を、１０μｍ〜１５μｍとすることができる。
【００６９】
１２０において、シリコン（Ｓｉ）を用いた基板の配線層から（周辺部から）、積層チップに対して、電力供給（の初期値）を設定する。
【００７０】
１３０において、電力の値とサーマルビア密度の値との両方が、設計条件としての所定の範囲内の値に収束したかどうかを判断して、収束するまで繰り返せばよい。このような判断が、電力供給と放熱との両立であり、本発明が課題として着目しているところの最適化に相当する。
【００７１】
シミュレーションの過程において、所定の範囲内に収束しない場合には、１４０において、供給する電力の値を、所定の範囲内に収まるように、（初期値から）増加または減少させる。
【００７２】
シミュレーションの過程において、所定の範囲内に収束しない場合には、１５０において、サーマルビア密度の値を、所定の範囲内に収まるように、（初期値から）増加または減少させる。
【００７３】
１４０のステップまたは１５０のステップの一方だけが先に収束して、その後の他方のステップだけを実行していけば済むような場合もあるであろう。
【００７４】
このような設計方法は、コンピュータを利用したシミュレーションとして実行させることができ、コンピュータプログラムとしても具現化することができる。
【００７５】
また、シリコン（Ｓｉ）の他にも、その代わりとして、シリコン（Ｓｉ）と同程度の高熱伝導率・低熱膨張係数を有するＳｉＣを利用してもよい。
【００７６】
一例として、以下のような物性値を挙げることができる。
【００７７】
ＳｉＣ  
熱膨張係数（ＣＴＥ）：  ４．５ｐｐｍ
熱伝導率  ：  １００−３００  Ｗ／ｍＫ
【００７８】
Ｓｉ  
熱膨張係数（ＣＴＥ）：  ２．６ｐｐｍ
熱伝導率  ：  １２０−１７０  Ｗ／ｍＫ
【００７９】
図１１は、積層チップへの電力供給が積層チップの下面側のみから（特化して）行われる構造体の例を示す模式図である。
【００８０】
積層チップへの電力供給は、積層チップの下面側から有機基板に形成されている配線層のみから（特化して）行われる。積層チップの上面側から信号供給を行い、下面側から電力供給を行うことで、各々の供給を専用化された経路で行う。このことで、有機基板に形成されている配線層において、電力供給用配線を多くすることができ、シリコン（Ｓｉ）を用いた基板に形成されている信号用配線を多くすることができる。これは、積層チップ上側面からの電力供給を行う場合には、配線を流れる電流量が大きいため、可能な限り配線長を短くするという要求に基づくものである。
【００８１】
図１２は、有機基板の凹部に２以上の積層チップの全体が収まるように配置されている構造体を示す模式図である。
【００８２】
２以上の積層チップが同じプロセスとして実行されることで、パッケージとしての機械的信頼性を向上させることができる。また、有機基板の凹部の空間を有効活用することができる。また、積層チップの積層数が各積層チップごとに異なる場合でも、総厚みを等しくすることで、図１２の構造とできる。
【００８３】
図１３は、積層チップ（複数のチップが積層されたもの）の上面側から、積層チップを対象にした、電力供給および放熱を行う構造体を作成する方法を説明する図である。
【００８４】
作成ステップ１では、放熱器を準備し、放熱器の下面側に対して、所定の厚みをもって下面側に配線層が形成されている、シリコン（Ｓｉ）を用いた基板を準備し、放熱器と、シリコン（Ｓｉ）を用いた基板の上面側とを、（ＴIMを介して）接続する。ＴＩＭとは、Ｔｈｅｒｍａｌ  Ｉｎｔｅｒｆａｃｅ  Ｍａｔｅｒｉａｌの略である。
【００８５】
作成ステップ２では、シリコン（Ｓｉ）を用いた基板の下面側における配線層と、積層チップの上面側とを接合する。シリコン（Ｓｉ）を用いた基板の下面側に、（複数の）はんだバンプを（予め）準備しておいてもよい。この接合では、熱圧着（Ｔｈｅｒｍａｌ  Ｃｏｍｐｒｅｓｓｉｏｎ  Ｂｏｎｄｉｎｇ）の手法を用いることができる。
【００８６】
作成ステップ３では、積層チップの下面側と、シリコン（Ｓｉ）を用いた基板の下面側における配線層との両方に対して、凹部状の有機基板を、その凹部に積層チップの全体が収まるように、接合する。その両方に対する接合（接合Ａ、接合Ｂ）が、はんだバンプのリフローによる同じプロセスとして実行されるようにすることができる。
【図１】
2013243263.tif 000003
【図２】
2013243263.tif 000004
【図３】
2013243263.tif 000005
【図４】
2013243263.tif 000006
【図５】
2013243263.tif 000007
【図６】
2013243263.tif 000008
【図７】
2013243263.tif 000009
【図８】
2013243263.tif 000010
【図９】
2013243263.tif 000011
【図１０】
2013243263.tif 000012
【図１１】
2013243263.tif 000013
【図１２】
2013243263.tif 000014
【図１３】
2013243263.tif 000015