(57)【要約】【課題】ＳＴＲ状態で必要なメモリのみに電源供給し、その他のメモリは電源を切ることができるようにするため、省エネ時に通電の必要がないメモリに関しては電源を切って消費電力を抑えることができる情報処理装置を提供する。【解決手段】揮発性記憶手段の情報伝達手段で接続されたＤＲＡＭα１と、揮発性記憶手段と異なる記憶手段の情報伝達手段と、異なる記憶手段の情報伝達手段を揮発性記憶手段の情報伝達手段に変換するＳＡＴＡ，ＤＲＡＭ Ｉ／Ｆ変換ＩＣ３と、ＳＡＴＡ，ＤＲＡＭ Ｉ／Ｆ変換ＩＣ３の揮発性記憶手段の情報伝達手段に接続されるＤＲＡＭβ２と、ＤＲＡＭα１が接続された揮発性記憶手段の情報伝達手段と、異なる記憶手段の情報伝達手段とが接続され、通電の必要がないＤＲＡＭβ２が省電力状態の場合に、ＤＲＡＭα１の電源を供給し、ＤＲＡＭβ２の電源を供給しない電源制御手段とを有する。【選択図】図１
2013235558.tif 000002
【特許請求の範囲】
【請求項１】
揮発性記憶手段の情報伝達手段で接続された第１の揮発性記憶手段と、
前記揮発性記憶手段と異なる記憶手段の情報伝達手段と、
該異なる記憶手段の情報伝達手段を揮発性記憶手段の情報伝達手段に変換する情報伝達変換手段と、
該情報伝達変換手段の揮発性記憶手段の情報伝達手段に接続される第２の揮発性記憶手段と、
前記第１の揮発性記憶手段が接続された揮発性記憶手段の情報伝達手段と、前記異なる記憶手段の情報伝達手段とが接続され、通電の必要がない前記第２の揮発性記憶手段が省電力状態の場合に、前記第１の揮発性記憶手段の電源を供給し、前記第２の揮発性記憶手段の電源を供給しない電源制御手段と、
を有することを特徴とする情報処理装置。
【請求項２】
前記揮発性記憶手段はＤＲＡＭで、前記情報伝達手段はＤＲＡＭのインタフェースであることを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記異なる記憶手段はハードディスクで、前記異なる記憶手段の情報伝達手段はハードディスクのインタフェースであることを特徴とする請求項１記載の情報処理装置。
【請求項４】
前記情報伝達変換手段は、ハードディスクインタフェースとＤＲＡＭインタフェースを変換する手段であることを特徴とする請求項１記載の情報処理装置。
【請求項５】
前記第２の揮発性記憶手段には省電力状態で保持が不必要な一時情報を記憶することを特徴とする請求項１記載の情報処理装置。
【請求項６】
前記省電力状態で保持が不必要な一時情報は、画像データであることを特徴とする請求項５記載の情報処理装置。
【請求項７】
請求項１から６のいずれか１項に記載の情報処理装置を備えることを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データアクセスの処理を行う情報処理装置およびこの情報処理装置を備えた画像処理装置に関する。
【背景技術】
【０００２】
近年、ますます厳しく要求される環境対策として、ＭＦＰ（Multifunction Peripheral）では、更なる低消費電力化が求められている。そのために、各社様々な技術を用いているが、その中でも最も効果が期待される技術として、ＳＴＲ（Suspend To RAM）がある。
【０００３】
これは、現在のメモリやＣＰＵのレジスタの状態をメインメモリに保存し、ＣＰＵやＨＤＤを含むほとんどのデバイスへの電力供給を停止させ、復帰時には保存したメモリやレジスタの状態の内容を書き戻すことにより、ＯＳなどの再起動を伴わずに、低消費電力でかつ高速に復帰できるというものであり、既に知られている。
【０００４】
特許文献１には、省エネ状態で消費電力を下げることが目的で、省エネ時に必要なメモリ等の部品のみに電力を供給する構成が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、今までのＭＦＰや特許文献１に開示されている技術では、情報量が大きい画像データを扱うことからメモリ量が多くなり、ＳＴＲ状態でメモリに供給する電力も増大している問題があった。
【０００６】
本発明は、前記課題を解決するためのものであり、その目的とするところは、ＳＴＲ状態で必要なメモリのみに電源供給し、その他のメモリは電源を切ることができるようにするため、省エネ時に通電の必要がないメモリに関しては電源を切って消費電力を抑えることができる情報処理装置を提供することにある。
【課題を解決するための手段】
【０００７】
かかる目的を達成するために、本発明は、以下の特徴を有する。
【０００８】
本発明に係る情報処理装置は、揮発性記憶手段の情報伝達手段で接続された第１の揮発性記憶手段と、前記揮発性記憶手段と異なる記憶手段の情報伝達手段と、該異なる記憶手段の情報伝達手段を揮発性記憶手段の情報伝達手段に変換する情報伝達変換手段と、該情報伝達変換手段の揮発性記憶手段の情報伝達手段に接続される第２の揮発性記憶手段と、前記第１の揮発性記憶手段が接続された揮発性記憶手段の情報伝達手段と、前記異なる記憶手段の情報伝達手段とが接続され、通電の必要がない前記第２の揮発性記憶手段が省電力状態の場合に、前記第１の揮発性記憶手段の電源を供給し、前記第２の揮発性記憶手段の電源を供給しない電源制御手段と、を有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ＳＴＲ状態で必要なメモリのみに電源供給し、その他のメモリは電源を切ることができるようにするため、省エネ時に通電の必要がないメモリに関しては電源を切って消費電力を抑えることができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係るＳＡＴＡ  Ｉ／ＦにＤＲＡＭを接続した構成を示す図である。
【図２】第１の実施形態に係るデジタル複合機のシステム構成を示すブロック図である。
【図３】第２の実施形態に係るデータ変換装置が接続されている構成を示す図である。
【図４】第２の実施形態に係るデータ変換装置の内部ブロック図である。
【図５】２台のＨＤＤとしてホスト装置が転送するデータを１台のＨＤＤに割り当てたことを示す図である。
【図６】ＨＤＤライト時のデータ変換装置のホスト装置側とＨＤＤ側の転送を示す図である。
【図７】ＨＤＤライト時のデータ変換装置の主制御部の処理手順についてのフローチャートである。
【図８】ＨＤＤリード時のデータ変換装置のホスト装置側とＨＤＤ側の転送を示す図である。
【図９】ＨＤＤリード時のデータ変換装置の主制御部の処理手順についてのフローチャートである。
【図１０】データ変換装置がＨＤＤからの情報をホスト装置に転送する処理手順についてのフローチャートである。
【図１１】ホスト装置側のインタフェースがＰＡＴＡインタフェースであるデータ変換装置の内部ブロック図である。
【図１２】デジタル複合機の構成を示す図である。
【図１３】デジタル複合機の制御部の構成を示すブロック図である。
【図１４】従来のデジタル複合機の構成を示すブロック図である。
【図１５】従来のデジタル複合機の制御手順を示すフローチャートである。
【図１６】従来の制御ＩＣに接続するＤＲＡＭの構成を示す図である。
【発明を実施するための形態】
【００１１】
以下、本実施形態について図面により詳細に説明する。
【００１２】
図１４は、従来の省エネ制御を行うデジタル複合機（以下、ＭＦＰと称す。）のシステム構成を示すブロック図である。ＭＦＰ１１は、エンジン１２とコントローラ１３と電源供給ユニット（以下、ＰＳＵと称す。）２１とを備えている。
【００１３】
エンジン１２は原稿画像の読み取りや転写紙への画像形成を行う部分であり、かかる制御のために、ＣＰＵ２６とＩ／Ｏ制御部２７とが搭載され、定着部２８のＯＮ／ＯＦＦ制御もＣＰＵ２６の指示により実行される。
【００１４】
メインコントローラ１３は、システム制御、インタフェース制御、省エネ制御を行う部分である。メインコントローラ１３は、ＣＰＵ１４とＤＲＡＭ１７とＨＤＤ１３１とＲＯＭ２２の制御を行う制御ＩＣ１５と省エネ制御、Ｉ／Ｏ制御を行う省エネコントローラ１６とＤＲＡＭ１７とＲＯＭ２２とＨＤＤ１３１とを備えている。
【００１５】
ＰＳＵ２１は第１のＡＣ／ＤＣコンバータ１８から定着部２８への電源供給ラインをＯＮ／ＯＦＦするリレー２３を備え、このリレー２３のＯＮ／ＯＦＦ制御をＩ／Ｏ制御部２７を介してＣＰＵ２６が実行する。なお、メインＳＷ（ＡＣＳＷ）２０はＯＮ時には第１のＡＣ／ＤＣコンバータ１８とリレー２３の一端に電力を供給する。第２のＡＣ／ＤＣコンバータ１９は電源プラグ２４からの電源ケーブル２５に直接接続されている。また、省エネコントローラ１６はメインＳＷ２０のＯＮ／ＯＦＦを検知する機能を備えている。
【００１６】
なお、以下の説明では、メインコントローラ１３側のＣＰＵ１４をメインＣＰＵ１４、エンジン１２側のＣＰＵ２６をエンジンＣＰＵ２６と称し、両者を区別する。
【００１７】
図１５は、従来の省エネ制御を行うＭＦＰ１１のメインＣＰＵ１４で実行される制御手順を示すフローチャートである。このように構成されたＭＦＰ１１では、ＡＣＳＷ２０がＯＦＦされた場合、メインＣＰＵ１４は、その状態を検知し、ＤＲＡＭ１７はＳＴＲ状態で、網点部のみ電源ＯＮとなる最小電源供給状態へ移行する（ステップＳ３１）。
【００１８】
ＡＣ／ＤＣβ１９は、ＡＣＳＷ２０を介していないので、電源ケーブル２５がコンセントに接続されている場合、常時、電源供給可能な状態である。なお、ＳＴＲ状態とは、現在のシステム状態をＤＲＡＭへ保管し、ＤＲＡＭ以外のデバイスのパワーをオフとしたSuspend To RAM（ＳＴＲ）状態のことである。
【００１９】
ここで、ＡＣＳＷ２０が、電源ＯＮされた場合（ステップＳ３２、Ｙｅｓ）、省エネコントローラ１６は、電源ＯＮとなったことを検知して、ＡＣ／ＤＣα１８をＯＮにし、メインコントローラ１３内の各部の電源をＯＮにする。
【００２０】
エンジン１２内のエンジンＣＰＵ２６は、起動後、すぐに、Ｉ／Ｏ制御部２７よりリレー２３をＯＮし、定着部２８をＯＮし、定着部２８への通電および加熱を開始する（ステップＳ３３）。
【００２１】
メインコントローラ１３では、メインＣＰＵ１４がＲＯＭ２２よりコードを読み込む。そして、イニシャライズ処理を行った後（ステップＳ３４）、ＤＲＡＭ１７に記録されているフラグを読み取る（ステップＳ３５）。
【００２２】
その結果、“０”（ウォームスタートを示す）であれば（ステップＳ３５、Ｎｏ）、ＳＴＲからの復帰と解釈し、ＤＲＡＭ１７から起動処理実行へ移行する（ステップＳ３６）。“１”（コールドスタートを示す）であれば（ステップＳ３５、Ｙｅｓ）、ＲＯＭ２２からコードおよびデータをＤＲＡＭ１７へ転送後（ステップＳ３７）、ＤＲＡＭ１７から起動処理を開始し、起動処理が行われる（ステップＳ３８）。
【００２３】
この処理におけるコールドスタート（ステップＳ３７）とは、電源ＯＦＦからＯＮへの起動シーケンスと同じ処理を指す。メインＣＰＵ１４は、ＲＯＭ２２からコードをフェッチ、ハードウェアイニシャライズ処理を実行後、ＲＯＭ２２より、圧縮されたコードとデータを解凍しながら、高速アクセス可能なＤＲＡＭ１７へ展開し、ＲＡＭ実行で起動する。
【００２４】
ウォームスタート（ステップＳ３６）では、ＲＯＭ２２からコードをフェッチ、ハードウェアイニシャライズを実行後、すでにＤＲＡＭ１７にコード・データが展開されるため、ＲＯＭ２２からＤＲＡＭ１７への転送時間なしで、ＲＡＭ実行が可能である。このように処理するので、ウォームスタートでは、ＲＯＭ２２からＤＲＡＭ１７へのＲＡＭ転送時間を省略することが可能となり、高速起動を実現することができる。
【００２５】
図１６は、図１４の制御ＩＣに接続するＤＲＡＭの構成を示す図である。制御ＩＣ１５にはＤＲＡＭα１４１とＤＲＡＭβ１４２が接続され、ｃｓ＿ｎ１とｃｎ＿ｓ２で活性状態を切り替える。共通の信号線が接続されたアドレス、ｃｔｌ信号（ＲＡＳ、ＣＡＳ）でアドレス位置が指定され、データ線でデータの入出力を行う。ｃｓ信号で切り替えるので、データ線も共通で接続されている。
【００２６】
ＭＦＰでは、ＤＲＡＭをプログラム用途と画像の一時保存用途で使用している。図１６では、ＤＲＡＭα１４１がプログラム用途とし、ＤＲＡＭβ１４２が画像の一時保存用途とする。ＳＴＲ状態で現在のメモリ状態やＣＰＵのレジスタの値を保存しておくためにＤＲＡＭα１４１だけでよいので、ＳＴＲ状態の時はＤＲＡＭα１４１だけ電源を入れた状態にしてＤＲＡＭβ１４２の電源は切ることにより、消費電力を少なくすることができる。
【００２７】
しかし、図１６に示すように、アドレスやデータ等の信号線が共通に接続されているので、片方の電源のみを切ると電流の回りこみが起きて、電源を切った側のＤＲＡＭの共通に接続されている端子を破壊する恐れがあった。
【００２８】
（第１の実施形態）
図１は、第１の実施形態に係るＳＡＴＡ  Ｉ／ＦにＤＲＡＭを接続した構成を示す図である。図１４のＨＤＤ１３１が接続されていたＳＡＴＡ  Ｉ／Ｆの先にＳＡＴＡ，ＤＲＡＭ Ｉ／Ｆ変換ＩＣ３を接続し、その先にＤＲＡＭβ２を接続する。
【００２９】
このような構成にすることで、省エネ時に通電の必要がないメモリに関してはＳＡＴＡインタフェースを介して接続し、省エネ時に電源を切ることができるので、ＳＴＲ状態でＤＲＡＭα１にのみ電源を供給し、ＤＲＡＭβ２の電源を落とすことができ、消費電力を少なくすることができる。したがって、ＨＤＤを使用しないＭＦＰの機種でＨＤＤを使用する機種と共通の制御ＩＣを利用して実現することができる。
【００３０】
以下、ＳＡＴＡ  Ｉ／ＦにつながるＳＡＴＡ，ＤＲＡＭ  Ｉ／Ｆ変換ＩＣ３とＤＲＡＭβ２の構成をＲＡＭＤＩＳＫと呼ぶ。
【００３１】
図２は、第１の実施形態に係るデジタル複合機のシステム構成を示すブロック図である。図１４と同一の事項は、同一の符号を付して説明を省略する。図２のＭＦＰは、図１６の従来のＭＦＰのＨＤＤをＲＡＭＤＩＳＫに置き換えた構成である。
【００３２】
（第２の実施形態）
図３は、第２の実施形態に係るデータ変換装置３８が接続されている構成を示す図である。ＨＤＤを２台接続できるホスト装置にデータ変換装置３８が接続され、データ変換装置３８に１台のＨＤＤ３９が接続されている構成である。なお、本実施形態は、ＨＤＤを２台接続できるホスト装置に限定されず、ＨＤＤを３台以上接続できるホスト装置であってもよい。
【００３３】
データ変換装置３８は、ホスト装置３１の主制御部３２に接続された２つのインタフェース３３，３４と接続する２つのインタフェース３５，３６と、１つのＨＤＤ３９のインタフェースと接続するインタフェース３７とを有し、インタフェース３５，３６とインタフェース３７との間の情報の変換を行う。
【００３４】
データ変換装置３８でホスト装置３１とＨＤＤの２台接続と同様な転送動作を行い、１台のＨＤＤ３９に対して転送を行う。したがって、ハードディスクの台数を減らしてコストダウン、機器の縮小、電力消費削減の効果がある。
【００３５】
図４は、第２の実施形態に係るデータ変換装置３８の内部ブロック図である。データ変換装置３８の内部は、データ変換装置３８の全体を制御する主制御部５０と、ホスト装置側に接続するＳＡＴＡインタフェース部４４と、ＳＡＴＡインタフェース制御部４２と、ＳＡＴＡインタフェース部４５と、ＳＡＴＡインタフェース制御部４３と、ＨＤＤ側に接続するＳＡＴＡインタフェース部５５と、ＳＡＴＡインタフェース制御部５４とを備えている。
【００３６】
また、ＳＡＴＡインタフェース制御部４２の制御によってホスト装置側から受信したデータと、ＨＤＤ側からデータ変換部５１を介して受信したデータを保持する保持手段である第１バッファメモリ４６と、それを制御する第１メモリ制御部４７と、ＳＡＴＡインタフェース制御部４３の制御によってホスト装置側から受信したデータと、ＨＤＤ側からデータ変換部５１を介して受信したデータを保持する保持手段である第２バッファメモリ４９と、それを制御する第２メモリ制御部４８とを備えている。
【００３７】
また、ＳＡＴＡインタフェース制御部５５の制御によってＨＤＤ側から受信したデータと、ホスト装置側からデータ変換部５１を介して受信したデータを保持する保持手段である第３バッファメモリ５３と、それを制御する第３メモリ制御部５２とを備えている。
【００３８】
図５は、２台のＨＤＤとしてホスト装置が転送するデータを１台のＨＤＤに割り当てたことを示す図である。
【００３９】
ＨＤＤが２台接続されている場合、ホスト装置は２台のＨＤＤ（ＨＤＤ ＡとＨＤＤ Ｂ）に対してアクセスするとき、常に同じアドレスから開始して、同じセクタ数をアクセスする。図の数字はアドレスを示し、１アドレスは１セクタに対応する。ゆえに、データ変換装置を介して１台のＨＤＤ（ＨＤＤ Ｃ）にアクセスするときは、図５に示すように、開始アドレスとセクタ数を２倍にして１台のＨＤＤにアクセスする必要がある。
【００４０】
図６は、ＨＤＤライト時のデータ変換装置のホスト装置側とＨＤＤ側の転送を示す図である。ホスト装置側の２つのインタフェースがそれぞれアドレス１に対してセクタ数２のライトを行う時の実施形態の時間的な流れを示している。
【００４１】
データ変換装置は、ホスト装置側の２つのインタフェースからセクタ数２、アドレス１の設定値とWriteCommandを受ける。データ変換装置はＨＤＤ側にセクタ数、アドレスを２倍に変換し、セクタ数４、アドレス２の設定値とWriteCommandを発行する。
【００４２】
データ変換装置は、ホスト装置側の２つのインタフェースにそれぞれ２セクタづつのデータを受信する。データ変換装置は、受信したデータを４セクタとしてＨＤＤ側に送信する。ＨＤＤは、WriteCommand分のデータの受信を完了するとStatusを発行する。データ変換装置は、ＨＤＤ側からStatusを受けると、ホスト装置側のそれぞれのインタフェースにStatusを返す。
【００４３】
図７は、ＨＤＤライト時のデータ変換装置の主制御部の処理手順についてのフローチャートである。ホスト装置側の２つのインタフェースからライトコマンドとアドレスと転送セクタ数を受信する（ステップＳ１）。アドレスと転送セクタ数を２倍にし、ライトコマンドをＨＤＤ側に送信する（ステップＳ２）。
【００４４】
ホスト装置側の２つのインタフェースからの１セクタづつのデータを第１のバッファメモリ４６と第２のバッファメモリ４９に蓄積する（ステップＳ３）。データ変換部５１で転送されてきたワード単位に交互の順番にして第３のバッファメモリ５３に蓄積するように変換する（ステップＳ４）。データ変換部５１で変換したデータを第３のバッファメモリ５３に蓄積する（ステップＳ５）。
【００４５】
ＨＤＤ側に２セクタ分のデータを送出する（ステップＳ６）。ホスト装置側からの全セクタ数の転送が終了していない場合は、ステップＳ３からの制御を繰り返し実施する（ステップＳ７）。ホスト装置側からの全セクタ数の転送が終了した場合は、ＨＤＤ側からのステータスの受信を待つ（ステップＳ８）。ステータスの受信をしたら、ホスト装置側の２つのインタフェースにステータスを送信して処理を終了する（ステップＳ９）。
【００４６】
図８は、ＨＤＤリード時のデータ変換装置のホスト装置側とＨＤＤ側の転送を示す図である。ホスト装置側の２つのインタフェースがそれぞれアドレス１に対してセクタ数２のリードを行う時の実施形態の時間的な流れを示している。
【００４７】
データ変換装置は、ホスト装置側の２つのインタフェースからセクタ数２、アドレス１の設定値とReadCommandを受ける。データ変換装置はＨＤＤ側にセクタ数、アドレスを２倍に変換し、セクタ数４、アドレス２の設定値とReadCommandを発行する。
【００４８】
データ変換装置は、ＨＤＤ側のインタフェースに４セクタのデータを受信する。データ変換装置は受信したデータをホスト装置側の２つのインタフェースそれぞれに２セクタづつに振り分けて送信する。ＨＤＤはReadCommand分のデータの送信を完了するとStatusを発行する。データ変換装置は、ＨＤＤ側からStatusを受けるとホスト装置側のそれぞれのインタフェースにStatusを返す。
【００４９】
図９は、ＨＤＤリード時のデータ変換装置の主制御部の処理手順についてのフローチャートである。ホスト装置側の２つのインタフェースからリードコマンドとアドレスと転送セクタ数を受信する（ステップＳ１１）。アドレスと転送セクタ数を２倍にし、リードコマンドをＨＤＤ側に送信する（ステップＳ１２）。
【００５０】
ＨＤＤ側のインタフェースからの２セクタのデータを受信し、第３のバッファメモリ５３に蓄積する（ステップＳ１３）。データ変換部５１で転送されてきたワード単位に交互の順番で第１のバッファメモリ４６と第２のバッファメモリ４９に蓄積するように変換する（ステップＳ１４）。データ変換部５１で変換したデータを第１のバッファメモリ４６と第２のバッファメモリ４９に蓄積する（ステップＳ１５）。
【００５１】
ホスト側の２つのインタフェースに１セクタづつのデータを送出する（ステップＳ１６）。ホスト装置側に全セクタ数の転送が終了していない場合は、ステップＳ１３からの制御を繰り返し実施する（ステップＳ１７）。ホスト装置側に全セクタ数の転送が終了した場合は、ＨＤＤ側からのステータスの受信を待つ（ステップＳ１８）。ステータスの受信をしたら、ホスト装置側の２つのインタフェースにステータスを送信して処理を終了する（ステップＳ１９）。
【００５２】
図１０は、データ変換装置がＨＤＤからの情報をホスト装置に転送する時の主制御部の処理手順についてのフローチャートである。
【００５３】
図５に示すように、ホスト装置側からはＨＤＤの容量が各々のインタフェースで半分に見える必要があるため、初期設定時にＨＤＤから情報を吸い上げる手順で、データ変換装置はＨＤＤからの情報を変換する。ＨＤＤから情報を読み出すコマンドにIdentifyDeviceというコマンドがある。このコマンドをＨＤＤに発行することにより、ＨＤＤからモデル名、対応転送モード、全セクタ数等の情報を得ることができる。
【００５４】
図１０に示すように、データ変換装置は、ホスト装置側の各々のＳＡＴＡインタフェースからIdentifyDeviceコマンドを受信する（ステップＳ２１）。ＨＤＤに対してＳＡＴＡインタフェースからIdentifyDeviceコマンドを発行する（ステップＳ２２）。ＨＤＤはIdentifyDeviceコマンドを受けて自身の情報を転送するので、データ変換装置は情報を受信する（ステップＳ２３）。データ変換装置は、受信した全セクタ数の情報を１／２に変換する（ステップＳ２４）。ホスト装置側の各々のＳＡＴＡインタフェースからIdentifyDeviceコマンドに対応する情報を送信する。その時、全セクタ数に関する情報のみ１／２に変換した情報を用いる（ステップＳ２５）。
【００５５】
したがって、本実施形態によれば、ホスト装置側のソフトやハード構成を変更する必要がなく、コストアップの要因を削減できる。
【００５６】
図１１は、ホスト装置側のインタフェースがＰＡＴＡインタフェース部６４，６５であるデータ変換装置６１の内部ブロック図である。図４と同一の事項は、同一の符号を付して説明を省略する。
【００５７】
データ変換装置６１は、ホスト装置側の複数のインタフェースと接続する複数のパラレルＡＴＡインタフェース部６４，６５の情報転送速度が、ＨＤＤの情報伝達手段と接続するシリアルＡＴＡインタフェース部６７よりも遅い方式である。
【００５８】
パラレルＡＴＡインタフェース部６４，６５は、シリアルＡＴＡインタフェース部６７に比べて速度が遅いため、本実施形態のデータ変換装置６１が有効である。したがって、ホスト装置側のソフトやハード構成を変更する必要がなく、コストアップの要因を削減できる。
【００５９】
本実施形態によれば、ＨＤＤが２台のシステム構成であってもソフトウェアを変更することなく、データ変換装置を追加することで、１台のＨＤＤのシステムに変更することができる。
【００６０】
（その他の実施形態）
図１２は、デジタル複合機の構成を示す図である。図１２は、デジタル複合機の構成を示す簡略的なブロック図であり、主要部のみ図示し、その他の公知の各部は図示を省略する。
【００６１】
このデジタル複合機は、スキャナ部８１とレーザ記録部８２によって画像の形成、用紙への印字を行い、後処理部８３によって出力紙揃え、ステープル、パンチ穴の処理を行う。
【００６２】
スキャナ部８１は、透明ガラス体の原稿台８４、その原稿台８４の上面に原稿を給送する自動両面原稿送り装置（ＲＡＤＦ）８５、原稿台８４の上面に載置された原稿の画像を読み取るスキャナユニット８６によって構成されている。スキャナ部８１において読み取られた画像データは、レーザ記録部８２に出力される。
【００６３】
ＲＡＤＦ８５は、図示を省略した原稿トレイから原稿台８４を経由して、同じく図示を省略した排出トレイに至る片面原稿給送路、スキャナユニット８６による片面の画像の読み取りが完了した原稿の表裏面を反転して再度原稿台に導く両面原稿給送路を有し、片面、両面の原稿どちらでも対応できる。
【００６４】
スキャナユニット８６は、原稿を半導体レーザが発生する光で照射し、レンズ、ミラー等で原稿の反射光を光電変換素子の受光面に結像させる。その光電変換素子は、原稿の画像面における反射光を電気信号に変換し、後述する画像処理部９４に出力する。レーザ記録部８２は、用紙を搬送する用紙搬送部８７、レーザ書込ユニット８８および電子写真プロセス部（画像形成部）８９を備えている。
【００６５】
用紙搬送部８７は、用紙の両面に画像を形成する両面複写モード時、定着ローラを通過した用紙の表裏面を反転して、再度電子写真プロセス部８９に導く副搬送路を備えている。レーザ書込ユニット８８は、画像処理部９４から供給される画像データに基づいてレーザ光を照射する半導体レーザ、その半導体レーザから照射された光をミラーやレンズを通して電子写真プロセス部８９の感光体ドラムの表面に配光する。
【００６６】
感光ドラム表面は静電潜像が形成され、現像装置からトナーが供給されることにより、トナー画像に顕在化される。このトナー画像は、用紙搬送部８７から導かれた用紙上に転写され、その後、定着ローラにより、加熱および加圧を受け、トナー画像が溶融して用紙の表面に定着する。
【００６７】
このようにして、用紙に画像の書き込みが終了した後、後処理部８３において一部分の出力用紙が揃えられ、ステープル、パンチ穴の処理が行われ、トレイに排出される。
【００６８】
図１３は、デジタル複合機の制御部の構成を示すブロック図である。デジタル複合機の制御部は、画像処理ボード９１に搭載されたＣＰＵ９２により、ユニット毎に配置されたボードに搭載されたＣＰＵを介して各ユニットを構成する機器を統括して制御する。ＲＡＭ９３はＣＰＵ９２の作業領域としても使用される。
【００６９】
すなわち、デジタル複合機の制御部は、このデジタル複合機の上面に設けられたＬＣＤ１１３と操作キー１１４を含む操作パネル１１５を管理するオペレーションパネルボード１１８（ＣＰＵ１１６は作業領域であるＲＡＭ１１７を用いて操作パネル１１５の制御を行う）、このデジタル複合機内のプロセス部１０５、読取スキャナ部１０６、両面ユニット１０７を含む各機器を管理するマシンコントロールボード１２１（ＣＰＵ１２０は作業領域であるＲＡＭ１１９を用いて各機器を管理する制御を行う）、光電変換素子を周辺部品と共に搭載したＣＣＤボード１００、画像データに対して各種の画像処理を施すＣＰＵを周辺部品と共に搭載した画像処理ボード９１によって構成されている。
【００７０】
次に、このデジタル複合機におけるコピーモードの画像データの処理について説明する。ＲＡＤＦ８５（ＣＰＵ１１１はＲＡＤＦ８５の動作を制御する）を介して原稿台に給送された原稿の画像がスキャナユニット８６で順次読み取られる。
【００７１】
スキャナユニット８６内のＣＣＤボード１００上のＣＣＤ１０３がＣＣＤ制御部１０２で駆動され、その出力信号はアナログ回路１０４でゲイン調整が行われ、Ａ／Ｄ変換部２１１から８ビットの画像データとして画像処理ボード９１に送られる。画像処理部９４において所定の画像処理が施された後、画像蓄積制御部９５により、１度メモリ９６に蓄えられる。メモリ９６に蓄えられた画像は、次に画像蓄積部９８に格納される。
【００７２】
これらの処理がＲＡＤＦ８５にセットされた全ての原稿について実行される。画像の読み取り終了後、画像蓄積部９８に格納された複数枚の画像データは画像蓄積制御部９５により、ページ順に読み出す処理が設定部数回だけ繰り返して実行され、画像処理部９４において所定の画像処理後、レーザコントロール部９７を介してレーザ書込部９９に供給され、用紙に画像の書き込みが終了した後、後処理部８３（ＣＰＵ１１２は後処理部８３の動作を制御する）において一部分の出力用紙が揃えられ、ステープル、パンチ穴の処理が行われ、トレイに排出される。
【００７３】
したがって、各原稿の画像を複数部ずつ画像形成する場合にも各原稿の画像についての読み取り動作を１回のみ行うだけでよい。
【００７４】
このデジタル複合機において、画像蓄積部９８が上記ＲＡＭＤＩＳＫの構成であれば、ＳＴＲ状態で必要なメモリのみに電源供給し、その他のメモリは電源を切ることができるようにするため、省エネ時に通電の必要がないメモリに関しては電源を切って消費電力を抑えることができる。
【００７５】
また、このデジタル複合機において、画像蓄積部９８が上記データ変換装置とＨＤＤの構成であれば、ＨＤＤが２台のシステム構成であってもソフトウェアを変更することなく、データ変換装置を追加することで、１台のＨＤＤのシステムに変更することができる。
【符号の説明】
【００７６】
１    ＤＲＡＭ
３    ＳＡＴＡ，ＤＲＡＭ  Ｉ／Ｆ変換ＩＣ
１１    ＭＦＰ
１２    エンジン
１３    メインコントローラ
１４    ＣＰＵ
１５    制御ＩＣ
１６    省エネコントローラ
２１    ＰＳＵ
２２    ＲＯＭ
１３１    ＨＤＤ
【先行技術文献】
【特許文献】
【００７７】
【特許文献１】特開２０１０−２６９４９６号公報
【図１】
2013235558.tif 000003
【図２】
2013235558.tif 000004
【図３】
2013235558.tif 000005
【図４】
2013235558.tif 000006
【図５】
2013235558.tif 000007
【図６】
2013235558.tif 000008
【図７】
2013235558.tif 000009
【図８】
2013235558.tif 000010
【図９】
2013235558.tif 000011
【図１０】
2013235558.tif 000012
【図１１】
2013235558.tif 000013
【図１２】
2013235558.tif 000014
【図１３】
2013235558.tif 000015
【図１４】
2013235558.tif 000016
【図１５】
2013235558.tif 000017
【図１６】
2013235558.tif 000018