(57)【要約】【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成するステップと、犠牲層の一部が露出するように半導体結晶層をエッチングし、半導体結晶層を複数の分割体に分割するステップと、転写先基板に接することとなる半導体結晶層形成基板側の第１表面と、第１表面に接することとなる転写先基板側の第２表面と、が向かい合うように、半導体結晶層形成基板と転写先基板とを貼り合わせるステップと、半導体結晶層形成基板および転写先基板をエッチング液に浸漬して犠牲層をエッチングし、半導体結晶層を転写先基板側に残した状態で、転写先基板と半導体結晶層形成基板とを分離するステップと、を有し、前記半導体結晶層が、ＧｅｘＳｉ１−ｘ（０＜ｘ≦１）からなる、複合基板の製造方法を提供する。【選択図】図９
2013080897.tif 000002
【特許請求の範囲】
【請求項１】
半導体結晶層形成基板の上に犠牲層および半導体結晶層を、前記犠牲層、前記半導体結晶層の順に形成するステップと、
前記犠牲層の一部が露出するように前記半導体結晶層をエッチングし、前記半導体結晶層を複数の分割体に分割するステップと、
前記半導体結晶層形成基板に形成された層の表面であって転写先基板または前記転写先基板に形成された層に接することとなる第１表面と、前記転写先基板または前記転写先基板に形成された層の表面であって前記第１表面に接することとなる第２表面と、が向かい合うように、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップと、
前記半導体結晶層形成基板および前記転写先基板の全部または一部をエッチング液に浸漬して前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体結晶層形成基板とを分離するステップと、
を有し、
前記半導体結晶層が、ＧｅｘＳｉ１−ｘ（０＜ｘ≦１）からなる、
前記半導体結晶層を備えた複合基板の製造方法。
【請求項２】
前記転写先基板が、非可撓性基板と有機物層とを有し、
前記有機物層の表面が、前記第２表面である
請求項１に記載の製造方法。
【請求項３】
前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記半導体結晶層の上に有機物からなる接着層を形成するステップをさらに有し、
前記接着層の表面が、前記第１表面である
請求項１または請求項２に記載の製造方法。
【請求項４】
前記半導体結晶層の厚さが、０．１ｎｍ以上１μｍ未満である
請求項１から請求項３の何れか一項に記載の製造方法。
【請求項５】
前記犠牲層および前記半導体結晶層を形成するステップの後、前記分割するステップの前に、前記半導体結晶層の上に接着層を形成するステップをさらに有し、
前記分割するステップにおいて、前記犠牲層の一部が露出するように前記接着層および前記半導体結晶層をエッチングし、前記接着層および前記半導体結晶層を複数の分割体に分割する
請求項１から請求項４の何れか一項に記載の製造方法。
【請求項６】
前記分割するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記第１表面および前記第２表面から選択された１以上の表面に、前記第１表面と前記第２表面との接合界面における接着性を強化する接着性強化処理を施すステップ、をさらに有する
請求項１から請求項５の何れか一項に記載の製造方法。
【請求項７】
前記分割するステップにおいて、前記犠牲層の一部を露出するように前記半導体結晶層をエッチングすることにより溝を形成し、
前記分離するステップにおいて、前記半導体結晶層形成基板および前記転写先基板の一部をエッチング液に浸漬することにより、前記半導体結晶層形成基板の前記溝の内壁と前記転写先基板の表面とで形成された空洞にエッチング液を供給し、前記空洞に供給された前記エッチング液により前記犠牲層をエッチングする
請求項１から請求項６の何れか一項に記載の製造方法。
【請求項８】
前記半導体結晶層形成基板の上方から見た前記溝のパターンが、複数の直線溝を平行に配列したストライプ、または、複数の前記ストライプを互いに異なる角度で重ね合わせた格子縞である
請求項７に記載の製造方法。
【請求項９】
前記溝の幅が、平行に配列された隣の溝までの距離に対し、０．００００１〜１倍の範囲内である
請求項８に記載の製造方法。
【請求項１０】
前記分離するステップにおいて、毛細管現象により前記エッチング液を前記空洞内に供給する
請求項７から請求項９の何れか一項に記載の製造方法。
【請求項１１】
前記分離するステップにおいて、前記空洞の一端を前記エッチング液に浸漬し、他端から前記エッチング液を吸引することで強制的に前記エッチング液を前記空洞内に供給する
請求項７から請求項９の何れか一項に記載の製造方法。
【請求項１２】
前記空洞の一端が開放され、他端が閉塞されており、
前記分離するステップにおいて、前記転写先基板および前記半導体結晶層形成基板を減圧状態に置き、前記空洞の開放されている一端を前記エッチング液に浸漬した後、前記転写先基板および前記半導体結晶層形成基板を大気圧状態にすることで、強制的に前記エッチング液を前記空洞内に供給する
請求項７から請求項９の何れか一項に記載の製造方法。
【請求項１３】
前記エッチング液を前記空洞に供給する前に、前記溝または前記空洞の内部を親水化するステップをさらに有する
請求項７から請求項１２の何れか一項に記載の製造方法。
【請求項１４】
前記転写先基板と前記半導体結晶層形成基板とを分離するステップにおいて、前記エッチング液で満たされた前記空洞内に、超音波を印加しつつ前記犠牲層をエッチングする
請求項７から請求項１３の何れか一項に記載の製造方法。
【請求項１５】
前記転写先基板と前記半導体結晶層形成基板とを分離するステップの後に、前記転写先基板の前記半導体結晶層側と第２の転写先基板の表面側とが向かい合うように、前記転写先基板と前記第２の転写先基板とを貼り合わせるステップと、
前記転写先基板と前記半導体結晶層との間に位置する層の物性、
前記転写先基板と前記半導体結晶層との接着性を支配する界面の物性、
前記半導体結晶層と前記第２の転写先基板との間に位置する層の物性、および、
前記半導体結晶層と前記第２の転写先基板との接着性を支配する界面の物性、から選択された１以上の物性を変化させるステップと、
前記半導体結晶層を前記第２の転写先基板側に残した状態で、前記転写先基板と前記第２の転写先基板とを分離するステップと、
をさらに有する請求項１から請求項１４の何れか一項に記載の製造方法。
【請求項１６】
前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記半導体結晶層の一部を活性領域とする電子デバイスを前記半導体結晶層に形成するステップをさらに有する
請求項１から請求項１５の何れか一項に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合基板の製造方法に関する。
【背景技術】
【０００２】
ＧａＡｓ、ＩｎＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体は、高い電子移動度を有し、Ｇｅ、ＳｉＧｅ等のＩＶ族半導体は、高い正孔移動度を有する。よって、ＩＩＩ−Ｖ族化合物半導体でＮチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）（以下単に「ｎＭＯＳＦＥＴ」という場合がある。）を構成し、ＩＶ族半導体でＰチャネル型のＭＯＳＦＥＴ（以下単に「ｐＭＯＳＦＥＴ」という場合がある。）を構成すれば、高い性能を備えたＣＭＯＳＦＥＴ（Complementary Metal-Oxide-Semiconductor Field Effect Transistor）が実現できる。非特許文献１には、ＩＩＩ−Ｖ族化合物半導体をチャネルとするＮチャネル型ＭＯＳＦＥＴとＧｅをチャネルとするＰチャネル型ＭＯＳＦＥＴが、単一基板に形成されたＣＭＯＳＦＥＴ構造が開示されている。
【０００３】
ＩＩＩ−Ｖ族化合物半導体をチャネルとするＮチャネル型ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）（以下単に「ｎＭＩＳＦＥＴ」という場合がある。）と、ＩＶ族半導体をチャネルとするＰチャネル型ＭＩＳＦＥＴ（以下単に「ｐＭＩＳＦＥＴ」という場合がある。）とを、一つの基板上に形成するには、ｎＭＩＳＦＥＴ用のＩＩＩ−Ｖ族化合物半導体と、ｐＭＩＳＦＥＴ用のＩＶ族半導体を単一基板上に形成する技術が必要になる。また、ＬＳＩ（Large Scale Integration）として製造することを考慮すれば、既存製造装置および既存工程の活用が可能なシリコン基板上にｎＭＩＳＦＥＴ用のＩＩＩ−Ｖ族化合物半導体結晶層およびｐＭＩＳＦＥＴ用のＩＶ族半導体結晶層を形成することが好ましい。
【０００４】
単一基板（たとえばシリコン基板）上に、ＩＩＩ−Ｖ族化合物半導体層およびＩＶ族半導体結晶層というような異種材料を形成する技術として、結晶成長用基板に形成した半導体結晶層を転写先基板に転写する技術が知られている。たとえば非特許文献２には、ＧａＡｓ基板上に犠牲層としてＡｌＡｓ層を形成し、当該犠牲層（ＡｌＡｓ層）上に形成したＧｅ層を、Ｓｉ基板に転写する技術が開示されている。
【０００５】
特許文献１には、犠牲層のエッチングに長い時間がかかる問題の解決を目的として、第１の基板上に、剥離層を介して設けられた半導体薄膜の上面を第２の基板の第１の面に貼り付け、前記第１の基板から剥離する工程を含む半導体装置の製造方法が開示されている。当該方法において、前記第２の基板のダイシング予定領域に、前記第２の基板を貫通する貫通孔を含むエッチング液通路を設け、前記剥離を、前記エッチング液通路を通じて供給されるエッチング液によって前記剥離層を溶解することにより行うことが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３６３２１３号公報
【非特許文献】
【０００７】
【非特許文献１】S. Takagi, et al., SSE, vol. 51, pp. 526-536, 2007.
【非特許文献２】Y. Bai and E. A. Fitzgerald, ECS Transactions, 33 (6) 927-932 (2010)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
非特許文献２に記載の技術では、犠牲層であるＡｌＡｓ層をエッチングにより除去し、転写対象の半導体結晶層であるＧｅ層を、結晶成長用基板であるＧａＡｓ基板から分離する。しかし、犠牲層は、結晶成長用基板とＧｅ層との間に挟まれて配置されており、結晶成長用基板とＧｅ層の間隙における横方向エッチングにより除去されるため、犠牲層の層厚が薄い場合には、エッチング液が十分に供給されず、犠牲層の除去に長時間を要する問題がある。この点、特許文献１に記載のように、貫通孔を含むエッチング液通路を第２の基板に設ければ、エッチング液通路を介してエッチング液が供給されるようになる。しかし、転写先基板である第２の基板に貫通孔を設けるには、加工の工数が増え、製造コストが上昇する。また、貫通孔を設けた領域はデバイスを形成する領域には使えないので、集積化に不利に作用する。
【０００９】
犠牲層を厚く形成すれば、エッチング液の供給が速やかになり、犠牲層除去の時間も短縮できるが、層厚が大きい犠牲層は、犠牲層上に形成する半導体結晶層の結晶性を低下させ、好ましくない。また、転写先基板への接着性を高く保つ観点から、半導体結晶層の平坦性を高く維持することが好ましいが、犠牲層の層厚が大きくなると、犠牲層表面の平坦性が低下し、犠牲層の影響を受ける半導体結晶層の平坦性も低下する。
【００１０】
また、結晶成長用基板から転写先基板に転写された半導体結晶層は、さらに他の転写先基板に転写されることが想定されるが、結晶成長用基板から転写先基板への転写段階における転写先基板と半導体結晶層との接着層（または接着機構）は、転写先基板から次の転写先基板への転写段階における犠牲層（または脱着機構）となるので、各転写段階におけるエッチング液と接着層（犠牲層）の材料（または各転写段階における接着機構）はエッチング耐性または接着強度の大小関係が適切になるよう選択する必要がある。これら選択の自由度を増すためには、接着層（犠牲層）の物性（エッチング耐性または接着強度等）を動的に変化させ、制御できることが好ましい。
【００１１】
本発明の目的は、結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める技術を提供することにある。また、各転写段階における接着層または犠牲層の接着性を制御することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の第１の態様においては、半導体結晶層形成基板の上に犠牲層および半導体結晶層を、前記犠牲層、前記半導体結晶層の順に形成するステップと、前記犠牲層の一部が露出するように前記半導体結晶層をエッチングし、前記半導体結晶層を複数の分割体に分割するステップと、前記半導体結晶層形成基板に形成された層の表面であって転写先基板または前記転写先基板に形成された層に接することとなる第１表面と、前記転写先基板または前記転写先基板に形成された層の表面であって前記第１表面に接することとなる第２表面と、が向かい合うように、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップと、前記半導体結晶層形成基板および前記転写先基板の全部または一部をエッチング液に浸漬して前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体結晶層形成基板とを分離するステップと、を有し、前記半導体結晶層が、ＧｅｘＳｉ１−ｘ（０＜ｘ≦１）からなる、前記半導体結晶層を備えた複合基板の製造方法を提供する。
【００１３】
前記転写先基板が、非可撓性基板と有機物層とを有するものであってもよく、この場合、前記有機物層の表面が、前記第２表面である。前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記半導体結晶層の上に有機物からなる接着層を形成するステップをさらに有してもよく、この場合、前記接着層の表面が、前記第１表面である。前記半導体結晶層の厚さは、０．１ｎｍ以上１μｍ未満であってもよい。
【００１４】
前記犠牲層および前記半導体結晶層を形成するステップの後、前記分割するステップの前に、前記半導体結晶層の上に接着層を形成するステップをさらに有してよく、この場合、前記分割するステップにおいて、前記犠牲層の一部が露出するように前記接着層および前記半導体結晶層をエッチングし、前記接着層および前記半導体結晶層を複数の分割体に分割する。前記分割するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記第１表面および前記第２表面から選択された１以上の表面に、前記第１表面と前記第２表面との接合界面における接着性を強化する接着性強化処理を施すステップをさらに有してもよい。
【００１５】
前記分割するステップにおいて、前記犠牲層の一部を露出するように前記半導体結晶層をエッチングすることにより溝を形成することができ、この場合、前記分離するステップにおいて、前記半導体結晶層形成基板および前記転写先基板の一部をエッチング液に浸漬することにより、前記半導体結晶層形成基板の前記溝の内壁と前記転写先基板の表面とで形成された空洞にエッチング液を供給し、前記空洞に供給された前記エッチング液により前記犠牲層をエッチングすることができる。前記半導体結晶層形成基板の上方から見た前記溝のパターンとして、複数の直線溝を平行に配列したストライプ、または、複数の前記ストライプを互いに異なる角度で重ね合わせた格子縞が挙げられる。前記溝の幅は、平行に配列された隣の溝までの距離に対し、０．００００１〜１倍の範囲内であることが好ましい。
【００１６】
前記分離するステップにおいて、毛細管現象により前記エッチング液を前記空洞内に供給してもよい。前記分離するステップにおいて、前記空洞の一端を前記エッチング液に浸漬し、他端から前記エッチング液を吸引することで強制的に前記エッチング液を前記空洞内に供給してもよい。前記空洞の一端が開放され、他端が閉塞されていてもよく、この場合、前記分離するステップにおいて、前記転写先基板および前記半導体結晶層形成基板を減圧状態に置き、前記空洞の開放されている一端を前記エッチング液に浸漬した後、前記転写先基板および前記半導体結晶層形成基板を大気圧状態にすることで、強制的に前記エッチング液を前記空洞内に供給してもよい。前記エッチング液を前記空洞に供給する前に、前記溝または前記空洞の内部を親水化するステップをさらに有してもよい。前記転写先基板と前記半導体結晶層形成基板とを分離するステップにおいて、前記エッチング液で満たされた前記空洞内に、超音波を印加しつつ前記犠牲層をエッチングしてもよい。
【００１７】
前記転写先基板と前記半導体結晶層形成基板とを分離するステップの後に、前記転写先基板の前記半導体結晶層側と第２の転写先基板の表面側とが向かい合うように、前記転写先基板と前記第２の転写先基板とを貼り合わせるステップと、前記転写先基板と前記半導体結晶層との間に位置する層の物性、前記転写先基板と前記半導体結晶層との接着性を支配する界面の物性、前記半導体結晶層と前記第２の転写先基板との間に位置する層の物性、および、前記半導体結晶層と前記第２の転写先基板との接着性を支配する界面の物性、から選択された１以上の物性を変化させるステップと、前記半導体結晶層を前記第２の転写先基板側に残した状態で、前記転写先基板と前記第２の転写先基板とを分離するステップと、をさらに有してもよい。前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記半導体結晶層の一部を活性領域とする電子デバイスを前記半導体結晶層に形成するステップをさらに有してもよい。
【図面の簡単な説明】
【００１８】
【図１】実施形態１の複合基板の製造方法を工程順に示した断面図である。
【図２】実施形態１の複合基板の製造方法を工程順に示した断面図である。
【図３】実施形態１の複合基板の製造方法を工程順に示した平面図である。
【図４】実施形態１における溝１１０のパターンの変更例を示した平面図である。
【図５】実施形態１の複合基板の製造方法を工程順に示した断面図である。
【図６】実施形態１の複合基板の製造方法を工程順に示した断面図である。
【図７】実施形態１の複合基板の製造方法を工程順に示した断面図である。
【図８】実施形態１の複合基板の製造方法を工程順に示した断面図である。
【図９】実施形態１の複合基板の製造方法を工程順に示した断面図である。
【図１０】実施形態１の複合基板の製造方法を工程順に示した断面図である。
【図１１】実施形態２の複合基板の製造方法を工程順に示した断面図である。
【図１２】実施形態２の複合基板の製造方法を工程順に示した断面図である。
【図１３】実施形態２の複合基板の製造方法を工程順に示した断面図である。
【図１４】実施形態２の複合基板の製造方法を工程順に示した断面図である。
【図１５】実施形態２の複合基板の製造方法を工程順に示した断面図である。
【図１６】実施形態３の複合基板の製造方法を工程順に示した断面図である。
【図１７】実施形態３の複合基板の製造方法を工程順に示した断面図である。
【図１８】実施形態３の複合基板の製造方法を工程順に示した断面図である。
【図１９】実施形態３の複合基板の製造方法を工程順に示した断面図である。
【図２０】ＧａＡｓ基板上のＡｌＡｓ結晶層およびＧｅ結晶層の断面を観察したＳＥＭ写真である。
【図２１】ＧａＡｓ基板上のＡｌＡｓ結晶層およびＧｅ結晶層の断面を観察したＳＥＭ写真である。
【図２２】ＧａＡｓ基板上のＡｌＡｓ結晶層およびＧｅ結晶層の（００４）面におけるＸ線ロッキングカーブ測定の結果を示したグラフである。
【図２３】ＡｌＡｓ結晶層およびＧｅ結晶層を形成したＧａＡｓ基板を４９％ＨＦ溶液に浸漬し、室温で５時間経過した後の様子を示した写真である。
【図２４】プラスチック基板に接着されているＧｅ結晶層（左側の写真）と、Ｇｅ結晶層を分離した後のＧａＡｓ基板（右側の写真）を示す。
【図２５】実施例２の半導体基板の製造過程における断面を示す。
【図２６】実施例２の半導体基板の製造過程における断面を示す。
【図２７】パターニングされたＧｅ結晶層が、ポリイミド膜を介してシリコン基板上に転写された後の状態を観察した光学顕微鏡写真である。
【図２８】図２７のＧｅ結晶層をホール素子に適用した例を示す。
【図２９】実施例３の半導体基板の製造過程における断面を示す。
【図３０】実施例３の半導体基板の製造過程における断面を示す。
【図３１】実施例３の半導体基板の製造過程における断面を示す。
【図３２】実施例３の半導体基板の製造過程における断面を示す。
【図３３】ガラス基板上に転写した後の、Ｇｅ結晶層に形成した素子３０２の一つであるＰチャネル型ＭＯＳＦＥＴのＩＤＳ−ＶＧ特性を示す。
【発明を実施するための形態】
【００１９】
（実施形態１）
図１〜図１０は、実施形態１の複合基板の製造方法を工程順に示した断面図または平面図である。本実施形態の製造方法は、まず、図１に示すように、半導体結晶層形成基板１０２の上に犠牲層１０４および半導体結晶層１０６を、犠牲層１０４、半導体結晶層１０６の順に形成する。
【００２０】
半導体結晶層形成基板１０２は、高品位な半導体結晶層１０６を形成するための基板である。好ましい半導体結晶層形成基板１０２の材料は、半導体結晶層１０６の材料、形成方法等に依存する。一般に、半導体結晶層形成基板１０２は、形成しようとする半導体結晶層１０６と格子整合または擬格子整合する材料からなることが望ましい。たとえば、半導体結晶層１０６としてＧａＡｓ層をエピタキシャル成長法により形成する場合、半導体結晶層形成基板１０２は、ＧａＡｓ単結晶基板が好ましく、ＩｎＰ、サファイア、Ｇｅ、ＳｉＣの単結晶基板が選択可能である。半導体結晶層形成基板１０２がＧａＡｓ単結晶基板である場合、半導体結晶層１０６が形成される面方位として（１００）面または（１１１）面が挙げられる。
【００２１】
犠牲層１０４は、半導体結晶層形成基板１０２と半導体結晶層１０６とを分離するための層である。犠牲層１０４がエッチングにより除去されることで、半導体結晶層形成基板１０２と半導体結晶層１０６とが分離する。犠牲層１０４のエッチングに際し、半導体結晶層形成基板１０２および半導体結晶層１０６が残る必要があるため、犠牲層１０４のエッチング速度は、半導体結晶層形成基板１０２および半導体結晶層１０６のエッチング速度より大きい、好ましくは数倍以上大きい必要がある。半導体結晶層形成基板１０２としてＧａＡｓ単結晶基板が、半導体結晶層１０６としてＧａＡｓ層が選択される場合、犠牲層１０４はＡｌＡｓ層が好ましく、ＩｎＡｌＡｓ層、ＩｎＧａＰ層、ＩｎＡｌＰ層、ＩｎＧａＡｌＰ層、ＡｌＳｂ層が選択できる。犠牲層１０４の厚さが大きくなると、半導体結晶層１０６の結晶性が低下する傾向にあるから、犠牲層１０４の厚さは、犠牲層としての機能が確保できる限り薄いことが好ましい。犠牲層１０４の厚さは、０．１ｎｍ〜１０μｍの範囲で選択できる。
【００２２】
犠牲層１０４は、エピタキシャル成長法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法またはＡＬＤ（Atomic Layer Deposition）法により形成することができる。エピタキシャル成長法には、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法またはＭＢＥ（Molecular Beam Epitaxy）法を利用することができる。犠牲層１０４をＭＯＣＶＤ法で形成する場合、ソースガスとして、ＴＭＧａ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩｎ（トリメチルインジウム）、ＡｓＨ３（アルシン）、ＰＨ３（ホスフィン）等を用いることができる。キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。反応温度は、３００℃から９００℃の範囲で、好ましくは４００〜８００℃の範囲内で適宜選択することができる。ソースガス供給量や反応時間を適宜選択することで犠牲層１０４の厚さを制御することができる。
【００２３】
半導体結晶層１０６は、後に説明する転写先基板に転写される転写対象層である。半導体結晶層１０６は、半導体デバイスの活性層等に利用される。半導体結晶層１０６が半導体結晶層形成基板１０２上にエピタキシャル成長法等により形成されることで、半導体結晶層１０６の結晶性が高品位に実現される一方、半導体結晶層１０６が転写先基板に転写されることで、基板との格子整合等を考慮すること無く、半導体結晶層１０６を任意の基板上に形成することが可能になる。
【００２４】
半導体結晶層１０６として、Ｇｅ結晶層またはＧｅｘＳｉ１−ｘ（０＜ｘ＜１）結晶層が挙げられる。ＧｅｘＳｉ１−ｘ結晶層のＧｅ組成比ｘは、０．９以上であることが好ましい。Ｇｅ組成比ｘを０．９以上とすることにより、Ｇｅ層に近い半導体特性を得ることができる。半導体結晶層１０６としてＧｅｘＳｉ１−ｘ（０＜ｘ≦１）結晶層、好ましくはＧｅｘＳｉ１−ｘ（０．９＜ｘ≦１）結晶層、より好ましくはＧｅ結晶層を用いることにより、半導体結晶層１０６を高移動度な電界効果トランジスタ、特に高移動度な相補型電界効果トランジスタの活性層に用いることが可能になる。
【００２５】
半導体結晶層１０６の厚さは、０．１ｎｍ〜５００μｍの範囲で適宜選択することができる。半導体結晶層１０６の厚さは、０．１ｎｍ以上１μｍ未満であることが好ましい。半導体結晶層１０６を１μｍ未満とすることにより、たとえば極薄ボディＭＩＳＦＥＴ等の高性能トランジスタの製造に適した複合基板に用いることができる。
【００２６】
半導体結晶層１０６は、エピタキシャル成長法、ＡＬＤ法により形成することができる。エピタキシャル成長法には、ＭＯＣＶＤ法、ＭＢＥ法を利用することができる。半導体結晶層１０６がＩＩＩ−Ｖ族化合物半導体からなり、ＭＯＣＶＤ法で形成する場合、ソースガスとして、ＴＭＧａ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩｎ（トリメチルインジウム）、ＡｓＨ３（アルシン）、ＰＨ３（ホスフィン）等を用いることができる。半導体結晶層１０６がＩＶ族化合物半導体からなり、ＭＯＣＶＤ法で形成する場合、ソースガスとして、ＧｅＨ４（ゲルマン）、ＳｉＨ４（シラン）またはＳｉ２Ｈ６（ジシラン）等を用いることができる。キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。反応温度は、３００℃から９００℃の範囲で、好ましくは４００〜８００℃の範囲内で適宜選択することができる。ソースガス供給量や反応時間を適宜選択することで半導体結晶層１０６の厚さを制御することができる。
【００２７】
図２に示すように、犠牲層１０４の一部を露出するように半導体結晶層１０６をエッチングし、半導体結晶層１０６を複数の分割体１０８に分割する。このエッチングにより分割体１０８と隣接する分割体１０８との間に溝１１０が形成される。ここで、「犠牲層１０４の一部を露出するように」とは、溝１１０が形成されるエッチング領域において、犠牲層１０４が実質的に露出していると言える以下のような場合を含む。すなわち、溝１１０の底部において犠牲層１０４が完全にエッチングされ、溝１１０の底部に半導体結晶層形成基板１０２が露出され、犠牲層１０４の断面が溝１１０の側面の一部として露出されるような場合、溝１１０が形成される領域において犠牲層１０４の途中までエッチングされ、溝１１０の底面に犠牲層１０４が露出されるような場合、溝１１０の底部の一部に半導体結晶層１０６が残存し、溝１１０の底部において犠牲層１０４が一部露出しているような場合、あるいは、溝１１０の底部全体に極薄い半導体結晶層１０６が残存するものの、残存する半導体結晶層１０６の厚さはエッチング液が浸透する程度に薄く、実質的に犠牲層１０４が露出していると言える場合、を含む。
【００２８】
溝１１０を形成するエッチングには、ドライ方式またはウェット方式の何れのエッチング方式も採用できる。ドライエッチングの場合、エッチングガスには、ＳＦ６、ＣＨ４−ｘＦｘ（ｘ＝１〜４の整数）等のハロゲンガスが利用できる。ウェットエッチングの場合、エッチング液として、ＨＣｌ、ＨＦ、リン酸、クエン酸、過酸化水素水、アンモニア、水酸化ナトリウムの水溶液が利用できる。エッチングのマスクには、エッチング選択比を有する適当な有機物または無機物が利用でき、マスクをパターニングすることにより、溝１１０のパターンを任意に形成できる。なお、溝１１０を形成するエッチングにおいて、半導体結晶層形成基板１０２をエッチングストッパに利用することが可能であるが、半導体結晶層形成基板１０２を再利用することを考慮すれば、犠牲層１０４の表面または途中でエッチングを停止することが望ましい。
【００２９】
溝１１０を形成することにより、犠牲層１０４のエッチングにおいて、エッチング液が溝１１０から供給され、溝１１０を多く形成することで、犠牲層１０４のエッチングが必要な距離を短くし、犠牲層１０４の除去に必要な時間を短縮できる。図３は、半導体結晶層形成基板１０２を上方から見た平面図であり、溝１１０のパターンを示す。図３に示す溝１１０のパターンは、複数の直線状の溝１１０を平行に配列したストライプである。隣接する溝１１０との間隔は、犠牲層１０４の除去に必要な時間を短縮する観点から、半導体結晶層１０６（分割体１０８）に必要な大きさの条件を満たす限り、狭いことが望ましい。溝１１０の幅は、平行に配列された隣の溝１１０までの距離に対し、０．００００１〜１倍の範囲内とすることが好ましい。なお、溝１１０のパターンは、図４に示すように、２つのストライプを直角に交わるよう重ねた格子縞とすることもできる。犠牲層１０４の除去に必要な時間を短縮する観点から、むしろ図４に示すような格子縞とする方が好ましい。溝１１０のパターンを格子縞とする場合、２つのストライプの交差角度を直角にする必然性はなく、０度および１８０度を除く任意の角度で交差させることができる。また、格子縞は部分的な格子縞としてもよい。溝１１０の平面パターンは、さらに、任意の形状であってもよい。つまり溝１１０によって分離される半導体結晶層１０６の平面形状は、短冊状、４角形、方形等に限られず、任意の形状であってもよい。
【００３０】
次に、図５に示すように、転写先基板１２０と半導体結晶層１０６との接着性を強化する接着性強化処理を転写先基板１２０の表面および半導体結晶層１０６の表面に施す。ここで、半導体結晶層形成基板１０２上の、溝１１０以外の部分の半導体結晶層１０６の表面は、半導体結晶層形成基板１０２に形成された層の表面であって転写先基板１２０または転写先基板１２０に形成された層に接することとなる「第１表面１１２」の一例である。また、転写先基板１２０の表面は、転写先基板１２０または転写先基板１２０に形成された層の表面であって第１表面１１２に接することとなる「第２表面１２２」の一例である。
【００３１】
接着性強化処理は、転写先基板１２０の表面（第２表面１２２）または半導体結晶層１０６の表面（第１表面１１２）の何れか一方にだけ施してもよい。接着性強化処理として、イオンビーム生成器１３０によるイオンビーム活性化を例示することができる。照射するイオンは、たとえばアルゴンイオンである。接着性強化処理として、プラズマ活性化を施してもよい。プラズマ活性化として、酸素プラズマ処理を例示することができる。接着性強化処理により、転写先基板１２０と半導体結晶層１０６との接着性を強化することができる。なお、接着性強化処理は、必須ではない。接着性強化処理に代えて、転写先基板１２０上に、接着層を予め形成しておいても良い。
【００３２】
転写先基板１２０は、半導体結晶層１０６が転写される先の基板である。転写先基板１２０は、半導体結晶層１０６を活性層として利用する電子デバイスが最終的に配置されるターゲット基板であってもよく、半導体結晶層１０６がターゲット基板に転写されるまでの中間状態における、仮置き基板であってもよい。転写先基板１２０は、第１表面１１２を成す部材および第２表面１２２を成す部材から選択された１以上の部材が有機物からなる。転写先基板１２０の全体が有機物からなるものであってもよく、この場合、転写先基板１２０の表面が第２表面１２２である。転写先基板１２０として、非可撓性基板と有機物層とを有してもよく、この場合、有機物層の表面が、前記第２表面１２２である。転写先基板１２０が非可撓性基板と有機物層とを有する場合、非可撓性基板は、有機物または無機物の何れからなるものでもよい。非可撓性基板として、シリコン基板、ＳＯＩ（Silicon on Insulator）基板、ガラス基板、サファイア基板、ＳｉＣ基板、ＡｌＮ基板を例示することができる。他に、非可撓性基板は、セラミックス基板、プラスティック基板等の絶縁体基板、金属等の導電体基板であっても良い。非可撓性基板にシリコン基板またはＳＯＩ基板を用いる場合、既存のシリコンプロセスで用いられる製造装置が利用でき、既知のシリコンプロセスにおける知見を利用して、研究開発および製造の効率を高めることができる。
【００３３】
転写先基板１２０が非可撓性基板を含み、シリコン基板等、容易には曲がらない硬い基板である場合、転写する半導体結晶層１０６が機械的振動等から保護され、半導体結晶層１０６の結晶品質を高く保つことができる。転写先基板１２０が、可撓性を有する基板である場合、後に説明する犠牲層１０４のエッチング工程において、可撓性基板を半導体結晶層形成基板１０２から離れる方向に曲げ、エッチング液を速やかに供給し、転写先基板１２０と半導体結晶層形成基板１０２との分離を迅速に行うことができる。
【００３４】
次に、図６に示すように、転写先基板１２０の表面（第２表面１２２）と半導体結晶層形成基板１０２の半導体結晶層１０６の表面（第１表面１１２）とが向かい合うように、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる。貼り合わせにおいて、第１表面１１２である半導体結晶層１０６の表面と、第２表面１２２である、転写先基板１２０の表面とが接合されるように、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる。接着性強化処理を行う場合、貼り合わせは室温で行うことができる。
【００３５】
次に、図７に示すように、転写先基板１２０および半導体結晶層形成基板１０２に荷重Ｆを印加し、転写先基板１２０を半導体結晶層形成基板１０２に圧着してもよい。圧着により接着強度を向上させることができる。圧着時または圧着後に熱処理を行ってもよい。熱処理温度として５０〜６００℃が好ましく、さらに好ましくは１００℃〜４００℃がよい。当該圧着により、溝１１０の内壁と転写先基板１２０の表面とによって空洞１４０が形成される。なお、転写先基板１２０自体が有機物である場合、または転写先基板１２０が非可撓性基板と有機物層とを有する場合であって、これら有機物が接着層として機能する場合には、大きな荷重の圧着は必要ではない。接着層を用いて転写先基板１２０と半導体結晶層形成基板１０２を接着する場合も、大きな荷重の圧着は必要ない。
【００３６】
次に、図８に示すように、空洞１４０にエッチング液１４２を供給する。空洞１４０にエッチング液１４２を供給する方法として、毛細管現象によりエッチング液１４２を空洞１４０内に供給する方法、空洞１４０の一端をエッチング液１４２に浸漬し、他端からエッチング液１４２を吸引することで強制的にエッチング液１４２を空洞１４０内に供給する方法、空洞１４０の一端が開放され他端が閉塞されている場合に、転写先基板１２０および半導体結晶層形成基板１０２を減圧状態に置き、空洞１４０の開放されている一端をエッチング液１４２に浸漬した後、転写先基板１２０および半導体結晶層形成基板１０２を大気圧状態にすることで、強制的にエッチング液１４２を空洞１４０内に供給する方法、を挙げることができる。
【００３７】
なお、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる前に、溝１１０の内部を親水化してもよい。溝１１０の内部を親水化することで、エッチング液の空洞１４０内への供給がスムーズになる。溝１１０の内部を親水化する方法として、溝１１０の内部をＨＣｌガスで暴露する方法、溝１１０の内部に親水化イオン（たとえば水素イオン）をイオン注入する方法等を例示することができる。
【００３８】
次に、図９に示すように、空洞１４０に供給されたエッチング液１４２により、犠牲層１０４をエッチングする。犠牲層１０４は、選択的にエッチングすることができる。ここで「選択的にエッチングする」とは、犠牲層１０４と同様にエッチング液に晒される他の部材、たとえば半導体結晶層１０６も犠牲層１０４と同様にエッチングされるものの、犠牲層１０４のエッチング速度が他の部材のエッチング速度より高くなるようエッチング液の材料その他の条件を選択し、実質的に犠牲層１０４だけを「選択的に」エッチングすることをいう。犠牲層１０４がＡｌＡｓ層である場合、エッチング液１４２として、ＨＣｌ、ＨＦ、リン酸、クエン酸、過酸化水素水、アンモニア、水酸化ナトリウムの水溶液または水を例示することができる。エッチング中の温度は、１０〜９０℃の範囲で制御することが好ましい。エッチング時間は、１分〜２００時間の範囲で適宜制御することができる。
【００３９】
なお、犠牲層１０４をエッチングする間、エッチング液１４２で満たされた空洞１４０内に超音波を印加しつつ犠牲層１０４をエッチングすることができる。超音波の印加により、エッチング速度を増すことができる。また、エッチング処理中に紫外線を照射したり、エッチング液を撹拌したりしてもよい。
【００４０】
以上のようにして、犠牲層１０４がエッチングにより除去されると、図１０に示すように、半導体結晶層１０６を転写先基板１２０側に残した状態で、転写先基板１２０と半導体結晶層形成基板１０２とが分離する。これにより、半導体結晶層１０６が転写先基板１２０に転写され、転写先基板１２０上に半導体結晶層１０６を有する複合基板が製造される。
【００４１】
上記した実施形態１の複合基板の製造方法によれば、溝１１０を形成するので、空洞１４０が形成され、犠牲層１０４のエッチングの際に、空洞１４０を経由してエッチング液が供給される。よって、転写先基板１２０が非可撓性の硬い基板の場合であっても、犠牲層１０４が迅速にエッチングされ除去される。このため、転写先基板１２０と半導体結晶層形成基板１０２とを速やかに分離することができ、製造のスループットを向上することができる。なお、転写先基板１２０が可撓性の基板である場合、転写先基板１２０と半導体結晶層形成基板１０２との分離の際、転写先基板１２０を半導体結晶層形成基板１０２から離れる方向に曲げることができ、エッチング液の供給を促進して、より迅速な分離が実現できる。
【００４２】
（実施形態２）
図１１〜図１５は、実施形態２の複合基板の製造方法を工程順に示した断面図である。実施形態２では、実施形態１の方法で製造した複合基板（転写先基板１２０上に半導体結晶層１０６を有する複合基板）を用い、転写先基板１２０上の半導体結晶層１０６を、さらに第２の転写先基板１５０に転写し、第２の転写先基板１５０上に半導体結晶層１０６を有する複合基板の製造方法について説明する。
【００４３】
図１１に示すように、第２の転写先基板１５０と半導体結晶層１０６の接着性を強化する接着性強化処理を、第２の転写先基板１５０の表面および半導体結晶層１０６の表面に施す。接着性強化処理は、第２の転写先基板１５０の表面または半導体結晶層１０６の表面の何れか一方にだけ施してもよい。接着性強化処理として、イオンビーム生成器１３０によるイオンビーム活性化を例示することができる。照射するイオンは、たとえばアルゴンイオンである。接着性強化処理として、プラズマ活性化を施してもよい。接着性強化処理により、第２の転写先基板１５０と半導体結晶層１０６との接着性を強化することができる。なお、接着性強化処理は、必須ではない。接着性強化処理に代えて、第２の転写先基板１５０上に、接着層を予め形成しておいても良い。
【００４４】
第２の転写先基板１５０は、転写先基板１２０と同様、半導体結晶層１０６が転写される先の基板である。第２の転写先基板１５０は、転写先基板１２０と同様に、最終的なターゲット基板であってもよく、仮置き基板であってもよい。第２の転写先基板１５０の材料等については、転写先基板１２０と同様であるため、説明を省略する。
【００４５】
図１２に示すように、転写先基板１２０の半導体結晶層１０６側と第２の転写先基板１５０の表面側とが向かい合うように、転写先基板１２０と第２の転写先基板１５０とを貼り合わせる。つまり半導体結晶層１０６の表面と第２の転写先基板１５０の表面とが接合されるように貼り合わせる。接着性強化処理を行う場合、貼り合わせは室温で行うことができる。
【００４６】
次に、図１３に示すように、第２の転写先基板１５０および転写先基板１２０に荷重Ｆを印加し、第２の転写先基板１５０を転写先基板１２０に圧着してもよい。なお、第２の転写先基板１５０の有機物が接着層として機能する場合、あるいは、接着層を用いて第２の転写先基板１５０と転写先基板１２０を接着する場合、大きな荷重の圧着は必要ない。
【００４７】
さらに、図１４に示すように、転写先基板１２０と半導体結晶層１０６との接着性を支配する界面または層の物性を変化させる。界面物性の変化は、たとえば、水素イオンをイオン注入することにより行う。転写先基板１２０と半導体結晶層１０６との接着界面に水素イオンをイオン注入することより、当該界面の接着力を低下させることができる。なお、イオン注入は、水素イオンが、当該界面で停止するよう加速電圧を調整して行う。層の物性変化は、当該層が有機物である場合、たとえば有機溶剤により有機物層を膨潤させることにより行う。有機物層を膨潤させることで、転写先基板１２０と半導体結晶層１０６との接着性を低下させることができる。
【００４８】
以上のようにして、転写先基板１２０と半導体結晶層１０６との接着界面の接着力が低下すると、図１５に示すように、半導体結晶層１０６を第２の転写先基板１５０側に残した状態で、転写先基板１２０と第２の転写先基板１５０とを分離できる。これにより、半導体結晶層１０６が第２の転写先基板１５０に転写され、第２の転写先基板１５０上に半導体結晶層１０６を有する複合基板が製造される。
【００４９】
上記した実施形態２の複合基板の製造方法によれば、転写先基板１２０と第２の転写先基板１５０とを張り合わせた後に、転写先基板１２０と半導体結晶層１０６との接着性を低下する物性変化を発生させるため、転写段階に応じた接着力の制御が可能となり、複数段階に渡る転写工程を安定的に実施できるようになる。
【００５０】
なお、転写先基板１２０と半導体結晶層１０６との間に接着層を有する場合は、当該接着層の物性を変化させることができる。また、上記の実施形態では転写先基板１２０と半導体結晶層１０６との接着性を低下させるよう物性を変化させたが、半導体結晶層１０６と第２の転写先基板１５０との接着性を支配する界面、つまり半導体結晶層１０６と第２の転写先基板１５０と接合界面の物性を、接着性が高くなるように変化させても良い。半導体結晶層１０６と第２の転写先基板１５０との間に接着層を有する場合には、当該接着層の物性を変化させてもよい。物性の変化は、界面における接着性の変化であっても良い。
【００５１】
接着性を増加させる物性変化の例として、界面の活性化、接着性を低下させる物性変化の例として、有機物の有機溶剤による膨潤、有機物の熱または紫外線による硬化等を例示することができる。
【００５２】
（実施形態３）
図１６〜図１９は、実施形態３の複合基板の製造方法を工程順に示した断面図である。本実施形態３では、半導体結晶層１０６と転写先基板１２０との間に接着層１６０を形成する場合の例を説明する。実施形態３の製造方法は、多くの場合に実施形態１の製造方法と共通するので、主に異なる部分について説明し、共通する部分の説明は省略する。
【００５３】
図１６に示すように、犠牲層１０４および半導体結晶層１０６を形成した後、半導体結晶層１０６の上に接着層１６０を形成する。接着層１６０は、半導体結晶層１０６と転写先基板１２０との接着性を高める層であり、有機物からなる。接着層１６０が有機物であるため、半導体結晶層１０６の表面に凹凸があっても、ある程度の凹凸は接着層１６０に吸収され、転写先基板１２０と良好に接合されるので、半導体結晶層１０６に要求される表面平坦性のレベルは低くて良い。
【００５４】
接着層１６０として、ポリイミド膜またはレジスト膜を例示することができる。この場合、接着層１６０はスピンコート法等の塗布法により形成することができる。接着層１６０の厚さは、０．１ｎｍ〜１００μｍの範囲とすることができる。転写先基板１２０は、非可撓性基板であることが好ましい。転写先基板１２０として非可撓性基板を用いた場合であっても、接着層１６０として有機物からなる層を用いるので、実施形態１と同様に、半導体結晶層形成基板１０２と転写先基板１２０とを良好に接着することができる。
【００５５】
次に、図１７に示すように、犠牲層１０４の一部を露出するように接着層１６０および半導体結晶層１０６をエッチングする。これにより溝１１０を形成する。溝１１０の形成については、実施形態１と同様である。さらに、図１８に示すように、転写先基板１２０の表面と、溝１１０以外の部分の接着層１６０の表面とが接合されるように、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる。ここで、溝１１０以外の部分の接着層１６０の表面は、半導体結晶層形成基板１０２に形成された層の表面であって転写先基板１２０または転写先基板１２０に形成された層に接することとなる「第１表面１１２」の一例である。転写先基板１２０の表面は、転写先基板１２０または転写先基板１２０に形成された層の表面であって第１表面１１２に接することとなる「第２表面１２２」の一例である。貼り合わせにおいて、第１表面１１２である接着層１６０の表面と、第２表面１２２である、転写先基板１２０の表面とが接合されるように、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる。貼り合わせについては、実施形態１と同様である。
【００５６】
なお、溝１１０を形成した後、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる前に、転写先基板１２０と接着層１６０との接着性を強化する接着性強化処理を転写先基板１２０の表面および接着層１６０の表面から選択された１以上の表面に施してよいことは、実施形態１と同様である。
【００５７】
その後、犠牲層１０４をエッチングし、図１９に示すように、接着層１６０および半導体結晶層１０６を転写先基板１２０側に残した状態で、転写先基板１２０と半導体結晶層形成基板１０２とを分離する。分離は、実施形態１と同様である。これにより、接着層１６０および半導体結晶層１０６が転写先基板１２０に転写され、転写先基板１２０上に接着層１６０および半導体結晶層１０６を有する複合基板が製造される。
【００５８】
上記した実施形態３の複合基板の製造方法によれば、接着層１６０を有するので、転写先基板１２０と半導体結晶層１０６との接着がより確実になる。接着層１６０が有機物であるため、接着層１６０により半導体結晶層１０６表面の凹凸が吸収されるので、半導体結晶層１０６に要求される平坦性の水準が低くなる。
【００５９】
なお、実施形態３の複合基板を用いて、転写先基板１２０上の半導体結晶層１０６を、さらに第２の転写先基板に転写できることは、実施形態２と同様である。この場合、接着層１６０は、半導体結晶層１０６を第２の転写先基板に転写する際の犠牲層に用いることができる。また、第２の転写先基板と半導体結晶層１０６との間には、接着層を形成してもよい。
【００６０】
また、半導体結晶層形成基板１０２上に犠牲層１０４および半導体結晶層１０６を形成した後、半導体結晶層形成基板１０２と転写先基板１２０とを貼り合わせる前に、半導体結晶層１０６の一部を活性領域とする電子デバイスを、半導体結晶層１０６に形成してもよい。この場合、半導体結晶層１０６は、そこに電子デバイスを有した状態で転写されることとなる。半導体結晶層１０６は、転写の度に表裏が逆転するので、当該方法を用いれば、半導体結晶層１０６の表裏両面に電子デバイスを作成することができる。
【００６１】
（参考例１）
半導体結晶層形成基板１０２としてＧａＡｓ基板を用い、当該ＧａＡｓ基板の上に、ＡｌＡｓ結晶層およびＧｅ結晶層を、低圧ＣＶＤ法によるエピタキシャル結晶成長法を用いて形成した。ＡｌＡｓ結晶層は、犠牲層１０４に対応し、Ｇｅ結晶層は半導体結晶層１０６に対応する。ＧａＡｓ基板の大きさは、１０ｍｍ×１０ｍｍとし、ＡｌＡｓ結晶層およびＧｅ結晶層は、ＧａＡｓ基板の全面に形成した。ＡｌＡｓ結晶層およびＧｅ結晶層の厚さは、各々１５０ｎｍおよび４．８μｍとした。
【００６２】
図２０および図２１は、上記の通り作製したＧａＡｓ基板上のＡｌＡｓ結晶層およびＧｅ結晶層の断面を観察したＳＥＭ写真であり、図２１は、ＡｌＡｓ結晶層の部分を拡大して観察したＳＥＭ写真である。図２２は、当該ＧａＡｓ基板上のＡｌＡｓ結晶層およびＧｅ結晶層の（００４）面におけるＸ線ロッキングカーブ測定の結果を示したグラフである。図２２において、ＡｌＡｓ結晶層、Ｇｅ結晶層およびＧａＡｓ基板に由来する明瞭なピークが読み取れる。Ｇｅ結晶層に由来するピークの半値幅は２５．０ (arc sec.)であり、Ｇｅ結晶層の結晶品質が非常に高いことが分かる。
【００６３】
図２３は、ＡｌＡｓ結晶層およびＧｅ結晶層を形成したＧａＡｓ基板を４９％ＨＦ溶液に浸漬し、室温で５時間経過した後の様子を示した写真である。４９％ＨＦ溶液によりＡｌＡｓ結晶層が溶解され、Ｇｅ結晶層がＧａＡｓ基板から剥離した。剥離したＧｅ結晶層はＨＦ溶液面に浮いていることが分かる。すなわち、１０ｍｍ×１０ｍｍ程度のダイサイズの大きさを有するＧｅ結晶層であっても、１５０ｎｍ厚さのＡｌＡｓ結晶層を犠牲層１０４として用いることにより、４９％ＨＦ溶液により綺麗に剥離することが可能であり、エピタキシャルリフトオフ法（ＥＬＯ法）の有用性が確認できた。なお、剥離したＧｅ結晶層は壊れやすいので、Ｇｅ結晶層を他の基板に転写する場合には、Ｇｅ結晶層を転写基板に接着した後にエピタキシャルリフトオフ法を適用することが好ましい。ただし、図２３のように、ＨＦ溶液にＧｅ結晶層を浮揚させ、浮揚したＧｅ結晶層を掬いとって他の基板に転写する結晶層形成法を排除するものではない。
【００６４】
ＧａＡｓ基板の上にＡｌＡｓ結晶層およびＧｅ結晶層を形成した後、Ｇｅ結晶層側にフレキシブルなプラスチック基板（転写先基板１２０）を接着し、プラスチック基板を接着した後のプラスチック基板／Ｇｅ結晶層／ＡｌＡｓ結晶層／ＧａＡｓ基板を、４９％ＨＦ溶液に浸漬した。浸漬した状態を室温にて５時間維持し、ＡｌＡｓ結晶層を溶解させ、プラスチック基板／Ｇｅ結晶層と、ＧａＡｓ基板とを分離した。
【００６５】
図２４は、プラスチック基板に接着されているＧｅ結晶層（左側の写真）と、Ｇｅ結晶層を分離した後のＧａＡｓ基板（右側の写真）を示す。上記した方法（エピタキシャルリフトオフ法：ＥＬＯ法）を用いて、１０ｍｍ×１０ｍｍ程度のダイサイズの大きさを有する良質なＧｅ結晶層が、プラスチック基板上に形成できることが分かった。なお、結晶性の犠牲層（ここではＡｌＡｓ結晶層）のエッチング液（ここではＨＦ溶液）に不溶である限り、基板材料に限定はない。よって、任意の基板上に結晶性が良好なＧｅ結晶層が形成できるといえる。
【００６６】
（実施例１）
本実施例１では、１００μｍ×１００μｍより小さいデバイスサイズのＧｅ結晶層をＥＬＯ法により形成する例を説明する。まず、図２５に示すように、半導体結晶層形成基板１０２の上に、犠牲層１０４および半導体結晶層１０６を順次エピタキシャル結晶成長法により形成し、半導体結晶層１０６を、５０μｍ×５０μｍの大きさにパターニングした。半導体結晶層形成基板１０２としてＧａＡｓ基板を用い、犠牲層１０４としてＡｌＡｓ結晶層を用いた。ＡｌＡｓ結晶層の厚さは１５０ｎｍとした。半導体結晶層１０６としてＧｅ結晶層を適用した。Ｇｅ結晶層のパターニングには反応性イオンエッチング法（ＲＩＥ法）を用いた。続けて純水に晒すことによりＡｌＡｓ結晶層をパターニングした。
【００６７】
非可撓性基板１２６としてシリコン基板を用い、有機物層１２８としてシリコン基板上にポリイミド膜をスピンコート法により形成した。ポリイミド膜は、接着層としても機能する。パターニングしたＧｅ結晶層（半導体結晶層１０６）とポリイミド膜（有機物層１２８）とが接するようにＧａＡｓ基板（半導体結晶層形成基板１０２）とシリコン基板（転写先基板１２０）とを貼り合わせ、図２６に示すように、４９％ＨＦ溶液によってＡｌＡｓ結晶層（犠牲層１０４）を溶解し、Ｇｅ結晶層とＧａＡｓ基板とを分離した。なお、４９％ＨＦ溶液によるＡｌＡｓ結晶層の溶解（Ｇｅ結晶層とＧａＡｓ基板との分離）は１０分以下で達成された。１０分以下のエッチング時間は、十分に実用的な水準であると思われる。
【００６８】
図２７は、パターニングされたＧｅ結晶層が、ポリイミド膜を介してシリコン基板上に転写された後の状態を観察した光学顕微鏡写真である。図２７のＧｅ結晶層は、５０μｍ×５０μｍの大きさのデバイス領域を有し、当該デバイス領域の４隅が、他のＧｅ結晶層領域と接する平面形状を呈している。すなわち、図２７の４隅のような括れた部分においても、Ｇｅ結晶層が破壊されることなく、精密なパターン形状を維持したまま転写できることが分かる。ＥＬＯ法を用いれば、Ｇｅ結晶層をパターニングした後であっても、当該パターンを維持した状態で、転写先基板１２０上にＧｅ結晶層が転写できる。
【００６９】
ところで、転写したＧｅ結晶層は、ホール素子等の半導体デバイスに加工できる。図２８は、図２７のＧｅ結晶層をホール素子に適用した例を示す。Ｇｅ結晶層は、５０μｍ×５０μｍの大きさのデバイス領域４０２を有し、デバイス領域４０２の４隅には電極領域４０４を形成する。デバイス領域４０２と電極領域４０４は狭い線幅の接続部４０６で接続される。互いに対角の位置の関係にある２つの電極対のうち一方の電極対の各電極４０８に電流を流し、他方の電極対の各電極４１０に生じる電圧を計測して磁場Ｂの強さが測定できる。
【００７０】
（実施例２）
本実施例２では、Ｇｅ結晶層にデバイスを形成した後、ＥＬＯ法を用いてＧｅ結晶層をガラス基板上に転写する例を説明する。図２９に示すように、半導体結晶層形成基板１０２であるＧａＡｓ基板の上に、犠牲層１０４であるＡｌＡｓ結晶層および半導体結晶層１０６であるＧｅ結晶層をエピタキシャル結晶成長法により形成した。Ｇｅ結晶層に、Ｐチャネル型ＭＯＳＦＥＴ、ダイオード、抵抗等の素子３０２を形成し、接着層３０４を介して転写用のシリコン基板３０６を貼り合せた。なお、シリコン基板３０６は転写用の中間基板である。
【００７１】
図３０に示すように、ＨＦ溶液によりＡｌＡｓ層（犠牲層１０４）を溶解し、Ｇｅ結晶層とＧａＡｓ基板とを分離した。ベース基板３１０としてガラス基板を適用し、図３１に示すように、ガラス基板（ベース基板３１０）とＧｅ結晶層（半導体結晶層１０６）とをファンデルワールス力を利用して接着した。さらに、図３２に示すように、接着層３０４を溶解または剥離し、Ｇｅ結晶層から転写用のシリコン基板３０６を分離した。このようにして、ターゲット基板であるベース基板３１０に、中間基板であるシリコン基板３０６を経由して、デバイスを形成したＧｅ結晶層を転写により形成した。
【００７２】
図３３は、ガラス基板上に転写した後の、Ｇｅ結晶層に形成した素子３０２の一つであるＰチャネル型ＭＯＳＦＥＴのＩＤＳ−ＶＧ特性を示す。Ｐチャネル型ＭＯＳＦＥＴのゲート長は４μｍである。図３３においてＶＤＳが−１Ｖの場合と−５０ｍＶの場合を示している。図３３が示すように、ソースドレイン間電流のオンオフ比は２桁以上であり、ＥＬＯ法を適用した後であっても素子が破壊されず、正常に動作していることがわかる。
【００７３】
上記した実施の形態および実施例では、半導体結晶層１０６が最終的に転写される基板について特に言及していないが、当該基板をシリコンウェハ等の半導体基板、ＳＯＩ基板または絶縁体基板上に半導体層が形成されたものとし、当該半導体基板、ＳＯＩ層または半導体層に予めトランジスタ等電子デバイスが形成されていてもよい。つまり、すでに電子デバイスが形成された基板上に、上記した方法を用いて半導体結晶層１０６を転写により形成できる。これにより、材料組成等が大きく異なる半導体デバイスをモノリシックに形成することができるようになる。特に、半導体結晶層１０６に電子デバイスを予め形成した後に、前記したような予め電子デバイスが形成された基板上に転写により半導体結晶層１０６を形成すると、製造プロセスが大きく異なる異種材料からなる電子デバイスを容易にモノリシックに形成することができるようになる。
【符号の説明】
【００７４】
１０２…半導体結晶層形成基板、１０４…犠牲層、１０６…半導体結晶層、１０８…分割体、１１０…溝、１１２…第１表面、１２０…転写先基板、１２２…第２表面、１２６…非可撓性基板、１２８…有機物層、１３０…イオンビーム生成器、１４０…空洞、１４２…エッチング液、１５０…第２の転写先基板、１６０…接着層、３０２…素子、３０４…接着層、３０６…転写用のシリコン基板、３１０…ベース基板、４０２…デバイス領域、４０４…電極領域、４０６…接続部、４０８…電極、４１０…電極。
【図１】
2013080897.tif 000003
【図２】
2013080897.tif 000004
【図３】
2013080897.tif 000005
【図４】
2013080897.tif 000006
【図５】
2013080897.tif 000007
【図６】
2013080897.tif 000008
【図７】
2013080897.tif 000009
【図８】
2013080897.tif 000010
【図９】
2013080897.tif 000011
【図１０】
2013080897.tif 000012
【図１１】
2013080897.tif 000013
【図１２】
2013080897.tif 000014
【図１３】
2013080897.tif 000015
【図１４】
2013080897.tif 000016
【図１５】
2013080897.tif 000017
【図１６】
2013080897.tif 000018
【図１７】
2013080897.tif 000019
【図１８】
2013080897.tif 000020
【図１９】
2013080897.tif 000021
【図２２】
2013080897.tif 000022
【図２５】
2013080897.tif 000023
【図２６】
2013080897.tif 000024
【図２８】
2013080897.tif 000025
【図２９】
2013080897.tif 000026
【図３０】
2013080897.tif 000027
【図３１】
2013080897.tif 000028
【図３２】
2013080897.tif 000029
【図３３】
2013080897.tif 000030
【図２０】
2013080897.tif 000031
【図２１】
2013080897.tif 000032
【図２３】
2013080897.tif 000033
【図２４】
2013080897.tif 000034
【図２７】
2013080897.tif 000035