(57)【要約】【課題】差動伝送方式を採用した半導体装置の試験で行われるＴＤＲタイミング測定の校正精度の低減を抑制すること。【解決手段】複数のプローブ針を有し、プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる電極パッドＰ１及びＰ２に接続するよう配置され、対となっている差動信号入力用の第１及び第２のプローブ針１ａ及び２ａと、互いに異なる電極パッドＰ１及びＰ２に接続するよう配置された第３及び第４のプローブ針１ｂ乃至２ｂ´と、第３及び第４のプローブ針１ｂ乃至２ｂ´各々と接続して、第３及び第４のプローブ針１ｂ乃至２ｂ´を導通させる配線３及び抵抗部材ＲＴと、を有し、第３及び第４のプローブ針１ｂ乃至２ｂ´、配線３及び抵抗部材ＲＴは電気的にフローティングな状態となっている。【選択図】図１
2013057523.tif 000002
【特許請求の範囲】
【請求項１】
複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、
互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第１及び第２の前記プローブ針と、
互いに異なる前記電極パッドに接続するよう配置された第３及び第４の前記プローブ針、及び、前記第３及び第４のプローブ針各々と接続して前記第３及び第４のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、
前記終端抵抗付与部材は、電気的にフローティングな状態となっているプローブカード。
【請求項２】
請求項１に記載のプローブカードにおいて、
前記第１のプローブ針と前記第３のプローブ針は同じ前記電極パッドに接続するよう配置され、前記第２のプローブ針と前記第４のプローブ針は同じ前記電極パッドに接続するよう配置されているプローブカード。
【請求項３】
請求項１または２に記載のプローブカードにおいて、
前記終端抵抗付与部材は、
前記第３及び第４のプローブ針と前記導通部材とを併せて１０Ω以上の抵抗を有するプローブカード。
【請求項４】
請求項１から３のいずれか１項に記載のプローブカードにおいて、
前記導通部材は、１０Ω以上の抵抗を有するプローブカード。
【請求項５】
請求項４に記載のプローブカードにおいて、前記導通部材は、前記第３及び第４のプローブ針の先端付近で各々と接続するプローブカード。
【請求項６】
請求項１から５のいずれか１項に記載のプローブカードにおいて、
前記第１乃至第４のプローブ針の先端は、直線状に配列されているプローブカード。
【請求項７】
請求項１から６のいずれか１項に記載のプローブカードにおいて、
前記第１乃至第４のプローブ針を含む複数の前記プローブ針は、一定の間隔をあけて直線状に配列されているプローブカード。
【請求項８】
請求項７に記載のプローブカードにおいて、
複数の前記プローブ針の配列の中には、第１のプローブ針、第３のプローブ針、第４のプローブ針及び第２のプローブ針がこの順に連続してならんだ部分が含まれるプローブカード。
【請求項９】
請求項１から５のいずれか１項に記載のプローブカードにおいて、
前記第１乃至第４のプローブ針を含む複数の前記プローブ針は、一定の間隔をあけて直線状かつ２列に配列されるとともに、第１の列のプローブ針と第２の列のプローブ針とが隣接しないように千鳥状に配列されているプローブカード。
【請求項１０】
請求項９に記載のプローブカードにおいて、
前記第１及び第２のプローブ針は前記第１の列に配列され、前記第３及び第４のプローブ針は前記第２の列に配列されているプローブカード。
【請求項１１】
複数の電極パッドが直線状に配列されている半導体装置であって、
前記電極パッドには差動信号入力用の複数の差動信号入力用電極パッドと、前記差動信号入力用電極パッドとは異なるシングル電極パッドが含まれ、
前記差動信号入力用電極パッドは、前記シングル電極パッドに比べて、前記配列方向の幅が広い半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記複数の電極パッドは、一定の間隔Ｍをあけて直線状に配列されており、
前記シングル電極パッドの前記配列方向の幅をＷ１とすると、前記差動信号入力用電極パッドの前記配列方向の幅は、２Ｗ１＋Ｍ以上である半導体装置。
【請求項１３】
請求項１１に記載の半導体装置において、
前記シングル電極パッドの配列方向の幅をＷ１とすると、複数の前記シングル電極パッドは、一定の間隔Ｍ（Ｍ≧Ｗ１）をあけて直線状かつ２列に配列されるとともに、第１の列の前記シングル電極パッドと第２の列の前記シングル電極パッドとが隣接しないように千鳥状に配列され、
複数の前記差動信号入力用電極パッドは、直線状かつ１列に配列されるとともに、前記第１及び第２の列に少なくとも一部が重なるように位置し、前記配列方向の幅は、２Ｗ１＋Ｍである半導体装置。
【請求項１４】
請求項１１から１３のいずれか１項に記載の半導体装置において、
前記差動信号入力用電極パッド及び前記シングル電極パッドとは電気的に絶縁しており、かつ、複数の前記電極パッドの配列方向と垂直な方向において少なくとも一部が前記差動信号入力用電極パッドのいずれかと重なる保護用電極パッドをさらに有する半導体装置。
【請求項１５】
複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、
互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第１及び第２の前記プローブ針と、
互いに異なる前記電極パッドに接続するよう配置された第３及び第４の前記プローブ針、及び、前記第３及び第４のプローブ針各々と接続して前記第３及び第４のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、
前記終端抵抗付与部材は電気的にフローティングな状態となっているプローブカードを用いて行う半導体装置の試験方法であって、
前記プローブ針が前記半導体装置の電極パッドと接続していない状態で、前記第１及び第２のプローブ針のタイミング校正を行う準備工程と、
前記準備工程の後、前記プローブ針を前記半導体装置の電極パッドと接続する第１試験前接続工程と、
前記第１試験前接続工程の後、前記第１及び第２のプローブ針に差動信号を入力して試験を行う第１試験工程と、
を有する半導体装置の試験方法。
【請求項１６】
複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、
互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第１及び第２の前記プローブ針と、
互いに異なる前記電極パッドに接続するよう配置された第３及び第４の前記プローブ針、及び、前記第３及び第４のプローブ針各々と接続して前記第３及び第４のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、
前記終端抵抗付与部材は電気的にフローティングな状態となっているプローブカードを用いて行う半導体装置の試験方法であって、
前記半導体装置が有する前記電極パッドには、差動信号入力用の複数の差動信号入力用電極パッドと、前記差動信号入力用電極パッドと電気的に絶縁している複数の保護用電極パッドとが含まれ、
前記プローブ針が前記半導体装置の電極パッドと接続していない状態で、前記第１及び第２のプローブ針のタイミング校正を行う準備工程と、
前記第１及び第２のプローブ針を前記差動信号入力用電極パッドに接続するとともに、前記第３及び第４のプローブ針を前記第保護用電極パッドに接続させる第２試験前接続工程と、
前記第２試験前接続工程の後、所定の試験を行う第２試験工程と、
前記準備工程及び第２試験工程の後、前記第１乃至第４のプローブ針を前記差動信号入力用電極パッドに接続する第１試験前接続工程と、
前記第１試験前接続工程の後、前記第１及び第２のプローブ針に差動信号を入力して試験を行う第１試験工程と、
を有する半導体装置の試験方法。
【請求項１７】
請求項１６に記載の半導体装置の試験方法において、
前記第２試験工程では、電極パッド間のリーク試験を行う半導体装置の試験方法。
【請求項１８】
請求項１６または１７に記載の半導体装置の試験方法において、
前記第１試験前接続工程では、
前記第１及び第３のプローブ針を１つの前記差動信号入力用電極パッドに接触させ、かつ、前記第２及び前記第４のプローブ針を他の１つの前記差動信号入力用電極パッドに接触させた後、前記第１乃至第４のプローブ針を前記差動信号入力用電極パッドに押し込むことで、前記第１乃至第４のプローブ針を前記差動信号入力用電極パッドと接続する半導体装置の試験方法。
【請求項１９】
半導体装置を製造する製造工程と、
前記製造工程の後、請求項１５から１８のいずれか１項に記載の半導体装置の試験方法を用いて、前記半導体装置を試験する試験工程と、
を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブカード、半導体装置、半導体装置の試験方法、及び、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の動作を高速化させる手法として、低電圧差動伝送（ＬＶＤＳ：Low Voltage Differential Signaling）などの差動伝送方式が利用されている。
【０００３】
特許文献１には、プローブカードを用い、差動伝送方式を採用した半導体装置を試験する技術が開示されている。
【０００４】
図２１は、特許文献１に開示されている図面である。図示するように、半導体素子４１は差動信号入力用の対の電極パッド４６を有し、当該電極パッド４６各々に、差動信号入力用の対のプローブ針４４各々が接続する。そして、プローブ針４４上には、電極１６を介して、チップ部品１５が半田によって接続固定されている。チップ部品１５は、回路素子を構成する抵抗、コンデンサ、コイル等の部品であることが記載されている。
【０００５】
ところで、最近の高速対応のＬＳＩテスタには、プローブ針をオープンにした状態で、テスタからステップ波形を出力し、その反射波が戻ってくる時間を観測することで、プローブ針ごとのタイミング校正を行う手法をとるものがある。当該手法を、ＴＤＲ（Time Domain Reflection）タイミング測定手法という。例えば、２つのプローブ針の針先での信号タイミングを合わせる場合を考えると、片方の反射波が他方の反射波より時間２△ｔだけ早く到達した場合は、片方の信号を他方の信号より時間△ｔだけ遅れて出力することで、２つのプローブ針の針先でのテスト信号のタイミングを合わせることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１９７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者は、差動伝送方式を採用した半導体装置の試験において、ＴＤＲタイミング測定手法を利用した場合の課題を発見した。以下、図１９及び２０を用いて説明する。
【０００８】
図１９及び２０においては、半導体装置に設けられた差動信号入力用の対の電極パッドＰ１００、及び、電極パッドＰ２００が２組示されている。電極パッドＰ１００、及び、電極パッドＰ２００は、図２１に示す対の電極パッド４６に相当する。
【０００９】
また、図１９及び２０においては、プローブカードに設けられた差動信号入力用の対のプローブ針１００、及び、プローブ針２００が２組示されている。プローブ針１００、及び、プローブ針２００は、図２１に示す対のプローブ針４４に相当する。
【００１０】
さらに、図１９及び２０においては、プローブ針１００とプローブ針２００との間に位置し、各々と接続した終端抵抗ＲＴ１００が示されている。終端抵抗ＲＴ１００は、図２１に示すチップ部品１５に相当する。
【００１１】
次に、試験の流れを説明する。まず、図１９に示すように、プローブ針１００及び２００をオープンにした状態で、ＴＤＲタイミング測定を行う。その後、図２０に示すように、電極パッドＰ１００にプローブ針１００を、電極パッドＰ２００にプローブ針２００を接続し、ＴＤＲタイミング測定に基づいて校正したタイミングで差動信号を入力して、所定の試験を行う。
【００１２】
ここで、図１９に示す状態で行われるＴＤＲタイミング測定の反射波は、特性インピーダンスが不連続になる点、例えば解放または短絡状態のプローブ針の先端部で発生する。しかし、図示するように、プローブ針の先端までの途中に導通部材が接続されていると、その接続点も特性インピーダンスの不連続点になる。このため、当該接続点からも意図しない反射波が発生し、ＴＤＲタイミング測定手法の校正精度を落としてしまうこととなる。または導通部材が終端抵抗ＲＴ１００の場合は、終端抵抗ＲＴ１００が正しく働くと反射波が小さくなったり全く発生せず、ＴＤＲタイミング測定が正しく行われなくなる。
【００１３】
そのため、図１９及び２０に示す構成では、高速差動入力端子のＴＤＲタイミング測定手法でのタイミングスキューの校正が十分にできず、異なるプローブカードごとや、同じカードでの高速差動入力信号ごとの違いによるタイミングスキューの変動が影響して、ＩＣが正しく試験できないという問題がある。
【課題を解決するための手段】
【００１４】
本発明によれば、複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第１及び第２の前記プローブ針と、互いに異なる前記電極パッドに接続するよう配置された第３及び第４の前記プローブ針、及び、前記第３及び第４のプローブ針各々と接続して前記第３及び第４のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、前記終端抵抗付与部材は、電気的にフローティングな状態となっているプローブカードが提供される。
【００１５】
また、本発明によれば、複数の電極パッドが直線状に配列されている半導体装置であって、前記電極パッドには差動信号入力用の複数の差動信号入力用電極パッドと、前記差動信号入力用電極パッドとは異なるシングル電極パッドが含まれ、前記差動信号入力用電極パッドは、前記シングル電極パッドに比べて、前記配列方向の幅が広い半導体装置が提供される。
【００１６】
また、本発明によれば、複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第１及び第２の前記プローブ針と、互いに異なる前記電極パッドに接続するよう配置された第３及び第４の前記プローブ針、及び、前記第３及び第４のプローブ針各々と接続して前記第３及び第４のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、前記終端抵抗付与部材は電気的にフローティングな状態となっているプローブカードを用いて行う半導体装置の試験方法であって、前記プローブ針が前記半導体装置の電極パッドと接続していない状態で、前記第１及び第２のプローブ針のタイミング校正を行う準備工程と、前記準備工程の後、前記プローブ針を前記半導体装置の電極パッドと接続する第１試験前接続工程と、前記第１試験前接続工程の後、前記第１及び第２のプローブ針に差動信号を入力して試験を行う第１試験工程と、を有する半導体装置の試験方法が提供される。
【００１７】
また、本発明によれば、複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第１及び第２の前記プローブ針と、互いに異なる前記電極パッドに接続するよう配置された第３及び第４の前記プローブ針、及び、前記第３及び第４のプローブ針各々と接続して前記第３及び第４のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、前記終端抵抗付与部材は電気的にフローティングな状態となっているプローブカードを用いて行う半導体装置の試験方法であって、前記半導体装置が有する前記電極パッドには、差動信号入力用の複数の差動信号入力用電極パッドと、前記差動信号入力用電極パッドと電気的に絶縁している複数の保護用電極パッドとが含まれ、前記プローブ針が前記半導体装置の電極パッドと接続していない状態で、前記第１及び第２のプローブ針のタイミング校正を行う準備工程と、前記第１及び第２のプローブ針を前記差動信号入力用電極パッドに接続するとともに、前記第３及び第４のプローブ針を前記保護用電極パッドに接続させる第２試験前接続工程と、前記第２試験前接続工程の後、所定の試験を行う第２試験工程と、前記準備工程及び第２試験工程の後、前記第１乃至第４のプローブ針を前記差動信号入力用電極パッドに接続する第１試験前接続工程と、前記第１試験前接続工程の後、前記第１及び第２のプローブ針に差動信号を入力して試験を行う第１試験工程と、を有する半導体装置の試験方法が提供される。
【００１８】
また、本発明によれば、半導体装置を製造する製造工程と、前記製造工程の後、上記半導体装置の試験方法を用いて、前記半導体装置を試験する試験工程と、を有する半導体装置の製造方法が提供される。
【００１９】
このように本発明によれば、第１及び第２のプローブ針をオープンにしてＴＤＲタイミング測定を行う際、第１及び第２のプローブ針に、終端抵抗などの部品が接続していない。このため、ＴＤＲタイミング測定の際、導通部材に起因して意図しない反射波が発生したり、終端抵抗によって反射波が小さくなったり、全く発生しないという不都合を回避することができる。結果、ＴＤＲタイミング測定の校正精度を高く保つことが可能となる。
【００２０】
また、本発明によれば、第１及び第２のプローブ針から対の電極パッドに差動信号を入力し、所定の試験を行う際、第３及び第４のプローブ針が当該対の電極パッド各々と接続する。かかる場合、当該対の電極パッドは、第３のプローブ針、配線、抵抗部材、及び、第４のプローブ針を介して導通し、結果、所定の抵抗（終端抵抗）が付与されることとなる。
【発明の効果】
【００２１】
本発明によれば、差動伝送方式を採用した半導体装置の試験で行われるＴＤＲタイミング測定の校正精度の低減を抑制することができる。
【図面の簡単な説明】
【００２２】
【図１】本実施形態のプローブカードと、半導体装置と、テスタとの関係の一例を示す模式図である。
【図２】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図３】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図４】本実施形態の半導体装置の試験方法の一例を示すフローチャートである。
【図５】本実施形態のプローブカードと、半導体装置と、テスタとの関係の一例を示す模式図である。
【図６】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図７】本実施形態の半導体装置の一例を示す模式図である。
【図８】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図９】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図１０】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図１１】本実施形態の半導体装置の一例を示す模式図である。
【図１２】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図１３】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図１４】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図１５】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図１６】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図１７】本実施形態のプローブカードと、半導体装置との関係の一例を示す模式図である。
【図１８】本実施形態の半導体装置の試験方法の一例を示すフローチャートである。
【図１９】従来の課題を示す図である。
【図２０】従来の課題を示す図である。
【図２１】従来のプローブカードと、半導体装置との関係の一例を示す模式図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態を図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００２４】
＜＜第１の実施形態＞＞
本実施形態では、プローブカードを用い、差動伝送方式を採用した半導体装置の試験を行う。図１は、本実施形態を説明するための図であり、プローブカード２０、テスタ１０、及び、半導体装置３０各々の要部を抽出して模式的に示している。
【００２５】
＜テスタ１０＞
テスタ１０は、図１に示すように、配線５ａ及び５ｂを介してプローブカード２０と接続する。そしてテスタ１０は、プローブカード２０を介して、半導体装置３０に所定の信号を入力するとともに、半導体装置３０から出力された信号を取得する。なお、配線５ａ及び５ｂは、配線長に差がある場合がある。このようなテスタ１０は、従来技術に準じて実現することができる。
【００２６】
＜半導体装置３０＞
半導体装置３０は、差動伝送方式を採用している。すなわち、半導体装置３０は、図１に示すように、差動信号入力用の対の第１の電極パッドＰ１及び第２の電極パッドＰ２（以下、「第１及び第２の電極パッドＰ１及びＰ２」という）を有する。なお、第１及び第２の電極パッドＰ１及びＰ２からなるペアの数は特段制限されないが、２〜８ペア程度とすることができる。また、半導体装置３０は、出力用の電極パッドや、差動信号と異なる信号入力用の電極パッド等、その他の電極パッドを備えることもできる。例えば、出力用の電極パッドとして、表示パネルのデータ線を駆動するものが含まれてもよい。また、差動信号と異なる信号入力用の電極パッドとして、電源入力パッドなどが含まれてもよい。このような半導体装置３０は、従来技術に準じて実現することができる。
【００２７】
＜プローブカード＞
プローブカード２０は、図１に示すように、基板４を有し、基板４は、第１のプローブ針１ａと、第２のプローブ針２ａと、第３のプローブ針１ｂ及び１ｂ´と、第４のプローブ針２ｂ及び２ｂ´と（以下、「第１乃至第４のプローブ針１ａ乃至２ｂ´」という）を支持している。また、プローブカード２０は、第３のプローブ針１ｂ及び１ｂ´と、第４のプローブ針２ｂ及び２ｂ´との間に、配線３及び抵抗部材ＲＴからなる導通部材を有する。
【００２８】
なお、プローブ針の本数は図示するものに限定されない。また、図示しないが、基板４は、出力用のプローブ針や、差動信号と異なる信号入力用のプローブ針等、その他のプローブ針を支持することもできる。
【００２９】
第１のプローブ針１ａ、及び、第２のプローブ針２ａ（以下、「第１及び第２のプローブ針１ａ及び２ａ」という）は、差動信号入力用の対のプローブ針である。第１及び第２のプローブ針１ａ及び２ａは、互いに異なる電極パッドに接続するよう配置される。図１に示す例では、第１のプローブ針１ａは第１の電極パッドＰ１に、第２のプローブ針２ａは第２の電極パッドＰ２に接続するよう配置されている。
【００３０】
そして、第１及び第２のプローブ針１ａ及び２ａは、配線５ａ及び５ｂ各々を介してテスタ１０と接続可能に構成されている。すなわち、第１及び第２のプローブ針１ａ及び２ａ各々を介して、テスタ１０から第１及び第２の電極パッドＰ１及びＰ２各々に信号が入力される。
【００３１】
第１及び第２のプローブ針１ａ及び２ａの材料は特段制限されず、接続する電極パッドがアルミパッドや半田バンプの場合、例えば、タングステンや銅を主材料とした合金とすることができる。また、接続する電極パッドが金バンプの場合、第１及び第２のプローブ針１ａ及び２ａの材料は、例えば、金、パラジウム、銅等を主材料とした合金とすることができる。かかる場合、第１及び第２のプローブ針１ａ及び２ａの抵抗は、数〜数十μΩ／ｃｍ程度となる。
【００３２】
このような第１及び第２のプローブ針１ａ及び２ａは、従来技術に準じて実現することができる。
【００３３】
第３のプローブ針１ｂ及び１ｂ´、および、第４のプローブ針２ｂ及び２ｂ´（以下、「第３及び第４のプローブ針１ｂ乃至２ｂ´」という）は、互いに異なる電極パッドに接続するよう配置される。また、第３のプローブ針１ｂ及び１ｂ´は第１のプローブ針１ａと同じ電極パッドに接続し、第４のプローブ針２ｂ及び２ｂ´は第２のプローブ針２ａと同じ電極パッドに接続するよう配置される。図１に示す例では、第１のプローブ針１ａ、及び、第３のプローブ針１ｂ及び１ｂ´は、第１の電極パッドＰ１に接続し、第２のプローブ針２ａ、及び、第４のプローブ針２ｂ及び２ｂ´は、第２の電極パッドＰ２に接続するよう配置されている。
【００３４】
そして、第３のプローブ針１ｂ及び１ｂ´の先端側部分である第３のプローブ針先端部１ｂと、第４のプローブ針２ｂ及び２ｂ´の先端側部分である第４のプローブ針先端部２ｂとの間には、各々と接続する配線３及び抵抗部材ＲＴからなる導通部材が位置する。なお、第３のプローブ針先端部１ｂ、及び、第４のプローブ針先端部２ｂ（以下、「第３及び第４のプローブ先端部１ｂ及び２ｂ」という）は可能な限り短くし、導通部材が可能な限り、第３及び第４のプローブ針１ｂ乃至２ｂ´の先端付近で各々と接続するようにするのが好ましい。
【００３５】
なお、第３及び第４のプローブ先端部１ｂ及び２ｂと、配線３と、抵抗部材ＲＴとを含む終端抵抗付与部材は、テスタ１０とプローブカード２０とが接続して、プローブカード２０と半導体装置３０とが接続しない状態において、電気的にフローティングな状態になる。すなわち、終端抵抗付与部材は、テスタ１０とは直接接続しない。また、終端抵抗付与部材は、１０Ω以上の抵抗を有する。
【００３６】
上述のような電気的にフローティングな状態を形成する手段は特段制限されないが、第１の例としては、第３のプローブ針１ｂ及び１ｂ´の第３のプローブ針根元部１ｂ´が導電性の材料で構成されている場合、例えば第３のプローブ針根元部１ｂ´と第３のプローブ針先端部１ｂとが一体として形成されている場合には、第３のプローブ針１ｂ及び１ｂ´を、基板４と機械的に接続して、基板４内の配線と電気的に接続しないようにすることで、第３のプローブ針１ｂ及び１ｂ´が電気的にフローティングな状態になるようにしてもよい。そして、第４のプローブ針２ｂ及び２ｂ´も同様な手段で電気的にフローティングな状態にすることで、上記終端抵抗付与部材を電気的にフローティングな状態としてもよい。
【００３７】
第２の例としては、第３及び第４のプローブ針根元部１ｂ´及び２ｂ´を絶縁性の材料で構成することで、上記終端抵抗付与部材を電気的にフローティングな状態としてもよい。
【００３８】
第３及び第４のプローブ先端部１ｂ及び２ｂの材料は特段制限されず、例えば、第１及び第２のプローブ針１ａ及び２ａと同じものとすることができる。第３及び第４のプローブ先端部１ｂ及び２ｂの材料は、上記第１の例の場合、第３及び第４のプローブ先端部１ｂ及び２ｂと同じにすることができ、上記第２の例の場合は、絶縁性であって第３及び第４のプローブ先端部１ｂ及び２ｂと十分な強度で接合できるものであれば特段制限されない。
【００３９】
抵抗部材ＲＴは、１０Ω以上、例えば１００Ω程度の抵抗を有し、テスタ１０からの配線５ａ、５ｂ及び第１、第２のプローブ針１ａ、２ａ及び第３、第４のプローブ針１ｂ、２ｂの伝達特性インピーダンスに合わせた値を持つことで終端抵抗として働く。なお、配線３及び抵抗部材ＲＴは、第３及び第４のプローブ先端部１ｂ及び２ｂの先端付近で各々と接続することが好ましい。すなわち、図１に示す距離Ｌを小さくするのが好ましい。
【００４０】
＜試験方法＞
次に、図２乃至４を用いて、本実施形態の半導体装置の試験方法について説明する。図２及び３は、図１に示した第１のプローブ針１ａと、第２のプローブ針２ａと、第３のプローブ針先端部１ｂと、第４のプローブ針先端部２ｂと、配線３と、抵抗部材ＲＴと、第１の電極パッドＰ１と、第２の電極パッドＰ２と、を示している。図４は本実施形態の半導体装置の試験方法の一例を示すフローチャートである。なお、以下では、第１のプローブ針１ａと、第２のプローブ針２ａと、第３のプローブ針先端部１ｂと、第４のプローブ針先端部２ｂとを併せて「第１乃至第４のプローブ針１ａ乃至２ｂ」という。
【００４１】
まず、図２に示すように、第１乃至第４のプローブ針１ａ乃至２ｂと、第１及び第２の電極パッドＰ１及びＰ２とが接続していない状態、すなわち第１及び第２のプローブ針１ａ及び２ａをオープンにした状態で、第１及び第２のプローブ針１ａ及び２ａのＴＤＲタイミング測定を行う（図４：準備工程Ｓ１０）。ＴＤＲタイミング測定は従来技術を利用して実現することができる。
【００４２】
その後、図３に示すように、第１の電極パッドＰ１に、第１のプローブ針１ａ、及び、第３のプローブ針先端部１ｂを接続し、第２の電極パッドＰ２に、第２のプローブ針２ａ、及び、第４のプローブ針先端部２ｂを接続する（図４：第１試験前接続工程Ｓ２０）。具体的には、第１の電極パッドＰ１に第１のプローブ針１ａ、及び、第３のプローブ針先端部１ｂを接触させ、かつ、第２の電極パッドＰ２に第２のプローブ針２ａ、及び、第４のプローブ針先端部２ｂを接触させた後、第１乃至第４のプローブ針１ａ乃至２ｂを十分な強さで第１及び第２の電極パッドＰ１及びＰ２に押し込むことで、接続する。
【００４３】
その後、上記接続状態を維持したまま、第１及び第２のプローブ針１ａ及び２ａから第１及び第２の電極パッドＰ１及びＰ２に差動信号を入力し、所定の試験を行う（図４：第１試験工程Ｓ３０）。なお、試験の内容は特段制限されない。
【００４４】
＜半導体装置の製造方法＞
本実施形態の半導体装置の製造方法は、従来技術に準じてウエハ上に半導体装置を製造後、上記本実施形態の半導体装置の試験方法を用いて、半導体装置の試験を行う工程を有する。
【００４５】
＜作用効果＞
本実施形態の場合、第１及び第２のプローブ針１ａ及び２ａのＴＤＲタイミング測定を行う際（図２参照）、第１及び第２のプローブ針１ａ及び２ａに、終端抵抗などの部品が接続していない。このため、ＴＤＲタイミング測定Ｓ１０の際、終端抵抗などの部品に起因して意図しない反射波が発生する不都合を回避することができる。結果、ＴＤＲタイミング測定の校正精度を高く保つことが可能となる。
【００４６】
また、本実施形態の場合、第１及び第２のプローブ針１ａ及び２ａから第１及び第２の電極パッドＰ１及びＰ２に差動信号を入力し、所定の試験を行う際（図３参照）、第３及び第４のプローブ針１ｂ及び２ｂと、配線３と、終端抵抗ＲＴとからなる終端抵抗付与部材が、第１及び第２の電極パッドＰ１及びＰ２と接続し、第１及び第２の電極パッドＰ１及びＰ２を終端する。結果、第１試験工程Ｓ３０では差動信号間に終端抵抗を付与して正常な試験をすることができる。
【００４７】
このような本実施形態によれば、半導体装置の製造工程で行われる半導体装置の試験の精度を十分に高めることが可能となる。
【００４８】
なお、本実施形態の試験が行われた半導体装置、すなわち本実施形態の半導体装置の製造方法により製造された半導体装置には、次のような特徴点が残ると考えられる。
【００４９】
本実施形態の場合、差動信号入力用の対の第１及び第２の電極パッドＰ１及びＰ２に２本のプローブ針が接続し、その他の電極パッド（他の入力信号用、及び出力用の電極パッド）には、１本のプローブ針が接続する。このため、プローブ針と電極パッドの接続により差動信号入力用の対の第１及び第２の電極パッドＰ１及びＰ２に形成されるプローブ痕の数は、その他の電極パッド（他の入力信号用、及び出力用の電極パッド）に形成されるプローブ痕の数より多く（例えば２倍に）なる。
【００５０】
＜＜第２の実施形態＞＞
本実施形態は、プローブ針の構成が一部異なる点で、第１の実施形態と異なる。その他の構成は第１の実施形態と同様であるので、ここでの説明は省略する。
【００５１】
図５は、本実施形態を説明するための図であり、プローブカード２０、テスタ１０、及び、半導体装置３０各々の要部を抽出して模式的に示している。
【００５２】
本実施形態のプローブカード２０は抵抗部材ＲＴを備えない。すなわち、第３のプローブ針１ｂと、第４のプローブ針２ｂと、配線３とにより、終端抵抗付与部材が構成されている。本実施形態においては、これら終端抵抗付与部材の材料等を適切に選択することで、終端抵抗付与部材に１０Ω以上、例えば１００Ω程度の抵抗を持たせる。材料の種類は前記要件を満たせば、特段制限されない。
【００５３】
配線３は、第３のプローブ針１ｂ及び１ｂ´と第４のプローブ針２ｂ及び２ｂ´とのそれぞれの接続部近傍で各々と接続し、第３のプローブ針１ｂと配線３と第４のプローブ針２ｂとで逆Ｕ字状を形成する。
【００５４】
この第２の実施形態では、終端抵抗付与部材全体で分布乗数的に終端抵抗を構成するため、より電極パッドＰ１とＰ２に近い部分で終端効果を得ることができるようになるという効果がある。このような本実施形態においても、第１の実施形態と同様の作用効果を実現することができる。
【００５５】
＜＜第３の実施形態＞＞
本実施形態は、半導体装置３０の第１及び第２の電極パッドＰ１及びＰ２の構成が、第１及び第２の実施形態と異なる。その他の構成は第１又は第２の実施形態と同様であるので、ここでの説明は省略する。
【００５６】
図６は、第１及び第２の電極パッドＰ１及びＰ２を含む複数の電極パッドを有する半導体装置３０と、複数の電極パッドに接続するプローブ針とを模式的に示す図である。なお、複数のプローブ針の中には第１乃至第４のプローブ針１ａ乃至２ｂ´が含まれ、図示しないが、第３及び第４のプローブ先端部１ｂ及び２ｂの間には、配線３が位置する（さらに抵抗部材ＲＴが位置してもよい）。図７は、図６に示す半導体装置３０のみを取り出した拡大図である。なお、図６及び７に示す電極パッドの数はあくまで一例であり、これに限定されるものではない。
【００５７】
図７に示すように、本実施形態の半導体装置３０は、差動信号入力用の複数の差動信号入力用電極パッドと、差動信号入力用電極パッドとは異なる電極パッド（シングル電極パッド）とを有する。シングル電極パッドは、入力用及び出力用の電極パッドを含む。
【００５８】
図７に示すように、差動信号入力用電極パッド及びシングル電極パッドを含む複数の電極パッドは、直線状に一列に配列されている。そして、差動信号入力用電極パッドは、シングル電極パッドに比べて、配列方向の幅が広い。
【００５９】
例えば、差動信号入力用電極パッド及びシングル電極パッドを含む複数の電極パッドは一定の間隔Ｍをあけて直線状に配列されており、シングル電極パッドの配列方向の幅をＷ１とすると、差動信号入力用電極パッドの配列方向の幅は、２Ｗ１＋Ｍ以上とすることができる。
【００６０】
なお、図示する例では、差動信号入力用電極パッドの配列方向と垂直な方向の幅が、シングル電極パッドの当該方向の幅よりも狭くなっているが、当該幅は、シングル電極パッドと同じＩＬＢ（Ｉｎｎｅｒ  Ｌｅａｄ  Ｂｏｎｄｉｎｇ）面積がとれ、かつ、接続時のオーバードライブに応じて滑る長さを確保できれば、特段制限されない。
【００６１】
図８は、図６のＡ−Ａ´断面図の一例であり、図９は図６のＡ−Ａ´断面図の他の一例である。当該図に示す半導体装置３０においては、基板３３と、基板３３上に形成された保護膜３２と、電極パッドＰ（例：Ａｌ）と、バンプ３１（例：Ａｕ、図９のみ）とが示されている。
【００６２】
このような本実施形態によれば、第１及び第２の実施形態と同様の作用効果を実現することができる。
【００６３】
また、本実施形態によれば、差動信号入力用電極パッドの配列方向の幅を十分に広くすることで、１つの差動信号入力用電極パッドに対して２本のプローブ針を同時に接続する構成を実現することができる。
【００６４】
さらに、本実施形態によれば、差動信号入力用電極パッドの配列方向の幅を２Ｗ１＋Ｍ以上、例えば２Ｗ１＋Ｍ（Ｗ１、Ｍは、本実施形態で定義した通り）とすることで、プローブカードの製造を容易にすることができる。具体的には、本実施形態によれば、第１乃至第４のプローブ針１ａ乃至２ｂ´の配置設計（例：プローブ針間の間隔等）を、その他のプローブ針の配置設計と同じにすることができる。
【００６５】
例えば、第１乃至第４のプローブ針１ａ乃至２ｂ´と、シングル電極パッドと接続するその他のプローブ針とを含む複数のプローブ針は、一定の間隔をあけて直線状に規則正しく配列されてもよい。このように設計しても、差動信号入力用電極パッドの配列方向の幅を例えば２Ｗ１＋Ｍとすれば、差動信号入力用電極パッドに２本のプローブ針を同時に接続することが可能となる。なお、当該配列の中には、第１のプローブ針１ａ、第３のプローブ針１ｂ及び１ｂ´、第４のプローブ針２ｂ及び２ｂ´、第２のプローブ針２ａがこの順に連続して並んだ部分が含まれることとなる。また、第１乃至第４のプローブ針１ａ乃至２ｂ´の先端は、例えば一定の間隔をあけて、直線状に配列されることとなる。
【００６６】
＜＜第４の実施形態＞＞
本実施形態は、半導体装置３０の第１及び第２の電極パッドＰ１及びＰ２の構成が、第１及び第２の実施形態と異なる。その他の構成は第１乃至第３のいずれかの実施形態と同様であるので、ここでの説明は省略する。
【００６７】
図１０は、第１及び第２の電極パッドＰ１及びＰ２を含む複数の電極パッドを有する半導体装置３０と、複数の電極パッドに接続するプローブ針とを模式的に示す図である。なお、複数のプローブ針の中には第１乃至第４のプローブ針１ａ乃至２ｂ´が含まれ、図示しないが、第３及び第４のプローブ先端部１ｂ及び２ｂの間には、配線３が位置する（さらに抵抗部材ＲＴが位置してもよい）。図１１は、図１０に示す半導体装置３０のみを取り出した拡大図である。なお、図１０及び１１に示す電極パッドの数はあくまで一例であり、これに限定されるものではない。
【００６８】
図１１に示すように、本実施形態の半導体装置３０は、差動信号入力用の複数の差動信号入力用電極パッドと、差動信号入力用電極パッドとは異なる電極パッド（シングル電極パッド）とを有する。シングル電極パッドは、入力用及び出力用の電極パッドを含む。
【００６９】
また、図１１に示すように、差動信号入力用電極パッド及びシングル電極パッドを含む複数の電極パッドは直線状に配列されている。そして、差動信号入力用電極パッドは、シングル電極パッドに比べて、配列方向の幅が広い。
【００７０】
例えば、シングル電極パッドの配列方向の幅をＷ１とすると、複数のシングル電極パッドは、一定の間隔Ｍ（Ｍ≧Ｗ１）をあけて直線状かつ２列に配列される。そして、第１の列のシングル電極パッドと第２の列のシングル電極パッドとが隣接しないように千鳥状に配列される。
【００７１】
複数の差動信号入力用電極パッドは、直線状かつ１列に配列される。そして、複数の差動信号入力用電極パッドは、シングル電極パッドの第１及び第２の列に少なくとも一部が重なるように位置する。すなわち、第１の列のシングル電極パッドを通り第１の列の配列方向と平行な任意の直線、及び、第２の列のシングル電極パッドを通り第２の列の配列方向と平行な任意の直線のいずれもが、差動信号入力用電極パッドを通る。そして、差動信号入力用電極パッドの配列方向の幅は、２Ｗ１＋Ｍ程度である。
【００７２】
図１２は、図１０のＢ−Ｂ´断面図の一例である。当該図に示す半導体装置３０においては、基板３３と、基板３３上に形成された保護膜３２と、電極パッドＰ（例：Ａｌ）とが示されている。また、プローブカードが有するプローブ針１ａ及び１ｂは、針先の配置が千鳥状になり、この千鳥状のプローブ針１ａ及び１ｂを同じ電極パッドに接続可能なように形成され、配列された電極パッドと接続可能になっている。
【００７３】
このような本実施形態によれば、第１及び第２の実施形態と同様の作用効果を実現することができる。
【００７４】
また、本実施形態によれば、差動信号入力用電極パッドの配列方向の幅及び配列方向に直角の幅を十分に広くすることで、１つの差動信号入力用電極パッドに対して２本のプローブ針を同時に接続する構成を実現することができる。
【００７５】
さらに、本実施形態によれば、差動信号入力用電極パッドの配列方向の幅を２Ｗ１＋Ｍ程度、例えば２Ｗ１＋Ｍ（Ｗ１、Ｍは、本実施形態で定義した通り）とすることで、プローブカードの製造を容易にすることができる。具体的には、本実施形態によれば、第１乃至第４のプローブ針１ａ乃至２ｂ´の配置設計（例：プローブ針間の間隔、並べ方等）を、その他のプローブ針の配置設計と同じにすることができる。結果、プローブカードの製造を容易にすることができる。
【００７６】
ここで、図１３に、本実施形態の第１乃至第４のプローブ針１ａ乃至２ｂの一例を示す。図示する第１乃至第４のプローブ針１ａ乃至２ｂの配置設計は、その他のプローブ針の配置設計と同様であり、第１の列において、第１のプローブ針１ａ及び第２のプローブ針２ａを含む複数のプローブ針が一定の間隔をあけて直線状に配列されており、第２の列において、第３のプローブ針１ｂ、及び、第４のプローブ針２ｂを含む複数のプローブ針が一定の間隔をあけて直線状に配列されている。そして、第１の列のプローブ針と、第２の列のプローブ針とが隣接しないように、千鳥状に配列されている。このように設計しても、差動信号入力用電極パッドの配列方向の幅を例えば２Ｗ１＋Ｍとすれば、差動信号入力用電極パッドに２本のプローブ針を同時に接続することが可能となる。なお、第２のプローブ針２ａと第４のプローブ針２ｂの位置を入れ替えることも可能である。図示しないが、第３のプローブ針１ｂのテスタ側に１ｂ'が、第４のプローブ針２ｂのテスタ側に２ｂ'があっても良い。
【００７７】
図示しないが、シングル電極パッドの配列置方法はその他の変形例とすることもできる。例えば、出力用電極パッドは図１１に示すような千鳥状配列とし、入力用のシングル電極パッドは図７に示すように一列の直線状にすることもできる。
【００７８】
＜＜第５の実施形態＞＞
本実施形態は、第１乃至第４のプローブ針１ａ乃至２ｂ´の配置方法、及び、半導体装置が備える差動信号入力用の電極パッドの構成が、第１乃至第４の実施形態と異なる。その他の構成は第１乃至第４のいずれかの実施形態と同様である。以下、異なる点を説明し、第１乃至第４の実施形態と同様の点の説明は省略する。
【００７９】
まず、図１４及び１５を用いて、本実施形態のプローブカード２０及び半導体装置３０の構成について説明する。
【００８０】
図１４は、本実施形態のプローブカード２０及び半導体装置３０を、電極パッドの配列方向に観察した際の模式図である。なお、テスタ１０は省略している。
【００８１】
図示するように、本実施形態において、第１のプローブ針１ａと、第３のプローブ針１ｂ及び１ｂ´とは、配列方向に一直線上に配列されておらず、プローブ針が電極パッドに接続する先端部では、配列方向と垂直方向に一定の間隔Ａをあけて配置されている。なお、第１のプローブ針１ａと、第３のプローブ針１ｂ及び１ｂ´を配列方向と垂直方向に観察した際、これらは当該垂直方向に一直線上に配列されていてもよいし、ずれていてもよい。
【００８２】
なお、第２のプローブ針２ａ、及び、第４のプローブ針２ｂ及び２ｂ´は、上述した第１のプローブ針１ａ、及び、第３のプローブ針１ｂ及び１ｂ´と同様の関係となっている。
【００８３】
次に、図１５に示すように、半導体装置３０は、差動信号入力用の対の第１の電極パッドＰ１ａ及びＰ１ｃ、及び、第２の電極パッドＰ２ａ及びＰ２ｃ（以下、「第１及び第２の電極パッドＰ１ａ乃至Ｐ２ｃ」という）の他に、第１の保護用電極パッドＰ１ｂ及び第２の保護用電極パッドＰ２ｂ（以下、「第１及び第２の保護用電極パッドＰ１ｂ及びＰ２ｂ」という）を有する。差動信号入力用の対の第１の電極パッドＰ１ａと第１の電極パッドＰ１ｃは、配線によって低抵抗で接続されている。また、差動信号入力用の対の第２の電極パッドＰ２ａと第２の電極パッドＰ２ｃは、配線によって低抵抗で接続されている。
【００８４】
第１及び第２の保護用電極パッドＰ１ｂ及びＰ２ｂは、差動信号入力用電極パッド及びシングル電極パッドと電気的に絶縁している。また、第１及び第２の保護用電極パッドＰ１ｂ及びＰ２ｂは、複数の電極パッドの配列方向と垂直な方向において、少なくとも一部が差動信号入力用電極パッドのいずれかと重なる。図１５の場合、第１の保護用電極パッドＰ１ｂは、複数の電極パッドの配列方向と垂直な方向において、少なくとも一部が第１の電極パッドＰ１ａ及びＰ１ｃと重なり、第２の保護用電極パッドＰ２ｂは、複数の電極パッドの配列方向と垂直な方向において、少なくとも一部が第２の電極パッドＰ２ａ及びＰ２ｃと重なっている。また、第１及び第２の保護用電極パッドＰ１ｂ及びＰ２ｂは、第１及び第２の電極パッドＰ１ａ乃至Ｐ２ｃと同じ材料で構成される。
【００８５】
なお、第１乃至第４のプローブ針１ａ乃至２ｂ´のプローブ針間の間隔を含む配列設計、及び、第１及び第２の電極パッドＰ１ａ乃至Ｐ２ｃ、及び、第１及び第２の保護用電極パッドＰ１ｂ及びＰ２ｂの配列方向の幅、及び、配列方向と垂直方向の幅等は、以下の（１）及び（２）の関係を満たすように設計される。
【００８６】
（１）図１６（Ａ）に示すように、同時に、第１のプローブ針１ａが第１の電極パッドＰ１ａに接続し、第２のプローブ針２ａが第２の電極パッドＰ２ａに接続し、第３のプローブ針１ｂが第１の保護用電極パッドＰ１ｂに接続し、かつ、第４のプローブ針２ｂが第２の保護用電極パッドＰ２ｂに接続することができる。
【００８７】
（２）図１７（Ａ）に示すように、同時に、第１のプローブ針１ａ及び第３のプローブ針１ｂが第１の電極パッドＰ１ｃ及びＰ１ａにそれぞれ接続し、かつ、第２のプローブ針２ａ及び第４のプローブ針２ｂが第２の電極パッドＰ２ｃ及びＰ２ａにそれぞれ接続することができる。
【００８８】
次に、図１５乃至１８を用いて、本実施形態の半導体装置の試験方法について説明する。なお、図１６（Ｂ）及び１７（Ｂ）には、差動信号入力用のプローブ針と異なるプローブ針、例えば出力用のプローブ針１ｃ及び２ｃと、当該プローブ針と接続する出力用の電極パッドＰ１ｄ及びＰ２ｄとを示している。なお、図１６（Ｂ）及び１７（Ｂ）の電極パッドＰ１ｄ及びＰ２ｄに接続するプローブ針１ｃ及び２ｃは、図１６（Ａ）及び１７（Ａ）の電極パッドＰ１ａ乃至Ｐ２ｃに接続するプローブ針１ａ乃至２ｂとは半導体装置を挟んで反対の側にプローブ針が配置されている例を示している。図１８は本実施形態の半導体装置の試験方法の一例を示すフローチャートである。
【００８９】
まず、図１５に示すように、第１乃至第４のプローブ針１ａ乃至２ｂと、第１及び第２の電極パッドＰ１ａ乃至Ｐ２ｃとが接続していない状態、すなわち第１及び第２のプローブ針１ａ及び２ａをオープンにした状態で、第１及び第２のプローブ針１ａ及び２ａのＴＤＲタイミング測定を行う（図１８：準備工程Ｓ１０）。ＴＤＲタイミング測定は従来技術を利用して実現することができる。
【００９０】
その後、図１６（Ａ）に示すように、第１のプローブ針１ａを第１の電極パッドＰ１ａに接続させ、第２のプローブ針２ａを第２の電極パッドＰ２ａに接続させ、第３のプローブ針１ｂを第１の保護用電極パッドＰ１ｂに接続させ、かつ、第４のプローブ針２ｂを第２の保護用電極パッドＰ２ｂに接続させる（図１８：第２試験前接続工程Ｓ１１）。具体的には、第１のプローブ針１ａを第１の電極パッドＰ１ａに接続させ、第２のプローブ針２ａを第２の電極パッドＰ２ａに接続させ、第３のプローブ針１ｂ及び１ｂ´を第１の保護用電極パッドＰ１ｂに接続させ、かつ、第４のプローブ針２ｂ及び２ｂ´を第２の保護用電極パッドＰ２ｂに接続させた後、第１乃至第４のプローブ針１ａ乃至２ｂ´を、第１及び第２の電極パッドＰ１ａ乃至Ｐ２ｃ、及び、第１及び第２の保護用電極パッドＰ１ｂ及びＰ２ｂに押し込むことで、より低抵抗で接続する。
【００９１】
この際、出力用のプローブ針１ｃ及び２ｃは、図１６（Ｂ）に示すように、出力用の電極パッドＰ１ｄ及びＰ２ｄ各々と接続する。
【００９２】
次に、図１６（Ａ）及び（Ｂ）の状態を維持したまま、所定の試験を行う（図１８：第２試験工程Ｓ１２）。例えば、第１及び第２のプローブ針１ａ及び２ａから信号を入力し、第１及び第２の電極パッドＰ１ａ乃至Ｐ２ｃの入力リーク電流や、パッド間の入力リーク電流等を試験する。
【００９３】
次に、図１７に示すように、プローブカード２０及び半導体装置３０を相対的に、複数の電極パッドの配列方向と垂直方向（図中、下方向）に移動させた後、第１のプローブ針１ａ、及び、第３のプローブ針１ｂを第１の電極パッドＰ１ｃ及びＰ１ａに接続させ、かつ、第２のプローブ針２ａ、及び、第４のプローブ針２ｂを第２の電極パッドＰ２ｃ及びＰ２ａに接続させる（図１８：第１試験前接続工程Ｓ２０）。具体的には、第１のプローブ針１ａ、及び、第３のプローブ針１ｂを第１の電極パッドＰ１ｃ及びＰ１ａに接触させ、かつ、第２のプローブ針２ａ、及び、第４のプローブ針２ｂを第２の電極パッドＰ２ｃ及びＰ２ａに接触させた後、第１乃至第４のプローブ針１ａ乃至２ｂ´を、第１及び第２の電極パッドＰ１ａ乃至Ｐ２ｃに押し込むことで、接続する。
【００９４】
その後、上記接続状態を維持したまま、第１及び第２のプローブ針１ａ及び２ａから第１及び第２の電極パッドＰ１及びＰ２に差動信号を入力し、所定の試験を行う（図１８：第１試験工程Ｓ３０）。なお、試験の内容は特段制限されない。
【００９５】
本実施形態によれば、第１乃至第４の実施形態と同様の作用効果を実現することができる。また、本実施形態によれば、図１６（Ａ）の状態ではテスタに接続したプローブ針１ａ及び２ａを終端抵抗ＲＴと電気的に切り離した状態で差動入力電極パッドＰ１ａ及びＰ２ａに接続することができるため、終点抵抗ＲＴによる誤差がない状態で、電極パッドの入力リーク電流や、パッド間の入力リーク電流等を試験することができる。
【符号の説明】
【００９６】
１ａ    第１のプローブ針
２ａ    第２のプローブ針
１ｂ    第３のプローブ針先端部
１ｂ´  第３のプローブ針根元部
２ｂ    第４のプローブ針先端部
２ｂ´  第４のプローブ針根元部
１ｃ    出力用プローブ針
２ｃ    出力用プローブ針
３      配線
４      基板
５ａ    配線
５ｂ    配線
１０    テスタ
２０    プローブカード
３０    半導体装置
３１    バンプ
３２    保護膜
３３    基板
Ｐ１    第１の電極パッド
Ｐ２    第２の電極パッド
Ｐ１ａ  第１の電極パッド
Ｐ１ｂ  第１の保護用電極パッド
Ｐ１ｃ  第１の電極パッド
Ｐ２ａ  第２の電極パッド
Ｐ２ｂ  第２の保護用電極パッド
Ｐ２ｃ  第２の電極パッド
Ｐ１ｄ  出力用電極パッド
Ｐ１ｅ  出力用電極パッド
Ｐ２ｄ  出力用電極パッド
Ｐ２ｅ  出力用電極パッド
ＲＴ    抵抗部材
【図１】
2013057523.tif 000003
【図２】
2013057523.tif 000004
【図３】
2013057523.tif 000005
【図４】
2013057523.tif 000006
【図５】
2013057523.tif 000007
【図６】
2013057523.tif 000008
【図７】
2013057523.tif 000009
【図８】
2013057523.tif 000010
【図９】
2013057523.tif 000011
【図１０】
2013057523.tif 000012
【図１１】
2013057523.tif 000013
【図１２】
2013057523.tif 000014
【図１３】
2013057523.tif 000015
【図１４】
2013057523.tif 000016
【図１５】
2013057523.tif 000017
【図１６】
2013057523.tif 000018
【図１７】
2013057523.tif 000019
【図１８】
2013057523.tif 000020
【図１９】
2013057523.tif 000021
【図２０】
2013057523.tif 000022
【図２１】
2013057523.tif 000023