(57)【要約】【課題】出力信号におけるジッタを低減する進行波型増幅器を提供する。【解決手段】進行波型増幅器１０は、２以上の差動増幅回路１２ａ，１２ｂ，１２ｃを有し、差動増幅回路１２ａ，１２ｂ，１２ｃの入力端子が、異なる遅延時間で入力信号を受ける遅延線Ｌｉｎ１，Ｌｉｎ２に接続され、差動増幅回路１２ａ，１２ｂ，１２ｃの出力端子が、異なる遅延時間で出力信号を出力する遅延線Ｌｏｕｔ１，Ｌｏｕｔ２に接続された進行波型増幅器であって、差動増幅回路１２ａ，１２ｂ，１２ｃは、差動対トランジスタＴｒ３，Ｔｒ４と、差動対トランジスタＴｒ３，Ｔｒ４のそれぞれに直列に接続された一対のカスコードトランジスタＴｒ５，Ｔｒ６と、差動対トランジスタＴｒ３，Ｔｒ４のスイッチング状態に関わらず一対のカスコードトランジスタＴｒ５，Ｔｒ６の電流端子に電流を供給する電流源Ｉ５，Ｉ６とを有する。【選択図】図２
2013239952.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個（Ｎは２以上の整数）の差動増幅回路を有し、前記Ｎ個の前記差動増幅回路の入力端子が、それぞれ、異なる遅延時間で入力信号を受ける共通の遅延線に接続され、前記Ｎ個の前記差動増幅回路の出力端子が、それぞれ、異なる遅延時間で出力信号を出力する共通の遅延線に接続された進行波型増幅器であって、
前記差動増幅回路は、
差動対トランジスタと、
前記差動対トランジスタのそれぞれに直列に接続された一対のカスコードトランジスタと、
前記差動対トランジスタのスイッチング状態に関わらず該差動対トランジスタのそれぞれに対応する前記一対のカスコードトランジスタの電流端子に電流を供給する電流源回路と、
を有することを特徴とする進行波型増幅器。
【請求項２】
前記電流源回路は、該差動対トランジスタに並列に接続された抵抗素子を含む、
ことを特徴とする請求項１記載の進行波型増幅器。
【請求項３】
前記電流源回路は、前記抵抗素子に直列に接続されたダイオード素子をさらに含む、
ことを特徴とする請求項２記載の進行波型増幅器。
【請求項４】
前記電流源回路は、該差動対トランジスタの前記電流端子間に接続された抵抗素子を含む、
ことを特徴とする請求項１記載の進行波型増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、進行波型増幅器に関するものである。
【背景技術】
【０００２】
光通信において使用される光送信モジュールは、通常、レーザダイオード等の光源と、電界吸収型光変調器（ＥＡＭ：Electro?Absorption Modulator）、マッハ・ツェンダ変調器（ＭＺＭ：Mach-Zehnder Modulator）等の光変調器と、光変調器駆動回路とで構成される。２５Ｇｂｐｓや４０Ｇｂｐｓの高速通信で使用される光送信モジュールでは、光出力波形のアイパターンにおいて、１０ｐｓ以下の短い立下り、立上り時間が要求される。そのため、広帯域な電気／光（Ｅ／Ｏ）応答を持つ光変調器を使用する必要があり、光変調器駆動回路には進行波型増幅器（ＴＷＡ：Traveling Wave Amplifier）を用いた回路が用いられる。この進行波型増幅器については様々な構成が提案されている（下記特許文献１，２参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−１３０１７０号公報
【特許文献２】特開２０１０−２７２９１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のＴＷＡ回路にはカスコード接続ＨＢＴ（ヘテロ接合バイポーラトランジスタ）を用いる場合が多い。このようにカスコード接続ＨＢＴを用いた構成では、入力信号として用いる信号ビットパターンによっては、出力信号において時間軸にジッタが発生しやすいという問題があった。
【０００５】
そこで、本発明は、かかる課題に鑑みて為されたものであり、出力信号におけるジッタを低減することが可能な進行波型増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の一側面に係る進行波型増幅器は、Ｎ個（Ｎは２以上の整数）の差動増幅回路を有し、Ｎ個の差動増幅回路の入力端子が、それぞれ、異なる遅延時間で入力信号を受ける共通の遅延線に接続され、Ｎ個の差動増幅回路の出力端子が、それぞれ、異なる遅延時間で出力信号を出力する共通の遅延線に接続された進行波型増幅器であって、差動増幅回路は、差動対トランジスタと、差動対トランジスタのそれぞれに直列に接続された一対のカスコードトランジスタと、差動対トランジスタのスイッチング状態に関わらず該差動対トランジスタのそれぞれに対応する一対のカスコードトランジスタの電流端子に電流を供給する電流源回路と、を有する。
【０００７】
このような進行波型増幅器によれば、差動増幅回路内の差動対トランジスタのスイッチング状態に関わらず該差動対トランジスタに直列に接続されたカスコードトランジスタの電流端子に電流が供給されるので、入力信号に応じたカスコードトランジスタのスイッチング動作のタイミングの遅延を防止できる。これにより、進行波型増幅器の出力信号における時間軸上でのジッタの発生を低減することができる。
【０００８】
上述した進行波型増幅器においては、電流源回路は、該差動対トランジスタに並列に接続された抵抗素子を含む、ことが好適である。こうすれば、簡易な電流源回路の構成でカスコードトランジスタに安定した電流を供給することができる。
【０００９】
また、電流源回路は、抵抗素子に直列に接続されたダイオード素子をさらに含む、ことも好適である。この場合、電流源回路を付加したことによる回路のレイアウト面積の増大を低減できる。
【００１０】
さらに、電流源回路は、該差動対トランジスタの電流端子間に接続された抵抗素子を含む、ことも好適である。かかる構成を採れば、簡易な電流源回路の構成でカスコードトランジスタに安定した電流を供給することができる。
【発明の効果】
【００１１】
本発明によれば、出力信号におけるジッタを低減することが可能な進行波型増幅器を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る進行波型増幅器１０の構成を示す回路図である。
【図２】図１の差動増幅器２０の詳細構成を示す回路図である。
【図３】図２の差動増幅器２０の一実施例を示す回路図である。
【図４】図２の差動増幅器２０の他の実施例を示す回路図である。
【図５】図２のトランジスタＴｒ６におけるベース−エミッタ間電位Ｖｂｅとエミッタ電流Ｉｅとの関係Ｓ１、及びベース−エミッタ間電圧Ｖｂｅとベース−エミッタ間抵抗Ｒｂｅとの関係Ｓ２を示すグラフである。
【図６】本実施形態及び比較例の進行波型増幅器の出力信号を示す図である。
【図７】本発明の変形例にかかる差動増幅器２０の詳細構成を示す回路図である。
【図８】比較例である差動増幅器９２０の回路図である。
【図９】図８の差動増幅器９２０のカスコードトランジスタＴｒ６の周辺部分を含む等価回路を示す図である。
【図１０】図８のトランジスタＴｒ６のコレクタ電流Ｉｃ、エミッタ電位Ｖｅ、及びエミッタ電流Ｉｅの時間変化を示すグラフである。
【図１１】図８のトランジスタＴｒ６におけるベース−エミッタ間電位Ｖｂｅとエミッタ電流Ｉｅとの関係Ｓ１、及びベース−エミッタ間電圧Ｖｂｅとベース−エミッタ間抵抗Ｒｂｅとの関係Ｓ２を示すグラフである。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照しながら本発明による進行波型増幅器の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１４】
図１は、本発明の実施形態に係る進行波型増幅器の構成を示す回路図であり、図２は、図１の差動増幅器の詳細構成を示す回路図である。この進行波型増幅器１０は、例えば光変調器の駆動回路として用いられる。光変調器１００としては例えば、電界吸収型光変調器（ＥＡＭ）が例示される。図１に示す形態においては、光変調器１００は、整合抵抗ＲＬと並列に設けられている。整合抵抗ＲＬと光変調器１００は、伝送線路Ｌｔを介して、進行波型増幅器１０の出力端子Ｔｏｕｔに接続されている。
【００１５】
図１に示すように、進行波型増幅器１０は、増幅器１２ａ、１２ｂ、及び１２ｃを備えている。また、進行波型増幅器１０は、入力伝送線路（遅延線）Ｌｉｎ１及びＬｉｎ２、出力伝送線路（遅延線）Ｌｏｕｔ１及びＬｏｕｔ２を備え得る。ここで、本実施形態の進行波型増幅器１０は、差動増幅器を増幅器１２ａ、１２ｂ、１２ｃの３個備えているが、２個以上の任意の個数に変更されてもよい。この場合は、差動増幅器の個数に対応して入力伝送線路Ｌｉｎ１、Ｌｉｎ２、及び出力伝送線路Ｌｏｕｔ１、Ｌｏｕｔ２の遅延時間（詳細は後述する。）が設定される。
【００１６】
入力伝送線路Ｌｉｎ１及びＬｉｎ２の入力端には入力端子Ｔｉｎ１及びＴｉｎ２がそれぞれ設けられている。一実施形態においては、進行波型増幅器１０は、差動信号を増幅する進行波型差動増幅器であり、当該進行波型増幅器１０には、差動入力信号が入力される。即ち、入力端子Ｔｉｎ１には正相入力信号が入力され、入力端子Ｔｉｎ２には逆相入力信号が入力される。これら入力伝送線路Ｌｉｎ１及びＬｉｎ２はそれぞれ、入力端と反対側において、終端抵抗Ｒ３及びＲ４に接続されている。
【００１７】
出力伝送線路Ｌｏｕｔ１の出力端には出力端子Ｔｏｕｔが設けられている。出力伝送線路Ｌｏｕｔ１は、出力端と反対側において終端抵抗Ｒ２を介して接地されている。また、出力伝送線路Ｌｏｕｔ２の一方端は、終端抵抗Ｒ５を介して接地されている。出力伝送線路Ｌｏｕｔ２の他方端は、終端抵抗Ｒ１を介して接地されている。
【００１８】
一実施形態においては、進行波型増幅器１０は、前置増幅器１６を備え得る。前置増幅器１６は、入力伝送線路Ｌｉｎ１及びＬｉｎ２上に設けられている。より具体的には、前置増幅器１６の非反転入力は入力端子Ｔｉｎ１に接続されており、その非反転出力は入力伝送線路Ｌｉｎ１に接続されている。また、前置増幅器１６の反転入力は入力端子Ｔｉｎ２に接続されており、その反転出力は入力伝送線路Ｌｉｎ２に接続されている。前置増幅器１６は、正相入力信号を非反転入力に受けて、非反転出力から正相出力信号を入力伝送線路Ｌｉｎ１に出力する。また、前置増幅器１６は、逆相入力信号を反転入力に受けて逆相出力信号を反転出力から入力伝送線路Ｌｉｎ１に出力する。
【００１９】
増幅器１２ａ、１２ｂ、及び１２ｃは、一実施形態においては、差動型の非反転増幅器（差動増幅回路）であり得る。増幅器１２ａ、１２ｂ、及び１２ｃは、入力側において、共通の入力伝送線路Ｌｉｎ１及びＬｉｎ２に接続され、異なる遅延時間で入力信号を受ける。より具体的には、増幅器１２ａ、１２ｂ、及び１２ｃの非反転入力は入力伝送線路Ｌｉｎ１に接続されており、増幅器１２ａ、１２ｂ、及び１２ｃの反転入力は入力伝送線路Ｌｉｎ２に接続されている。
【００２０】
また、増幅器１２ａ、１２ｂ、及び１２ｃは、出力側において、共通の出力伝送線路Ｌｏｕｔ１及びＬｏｕｔ２に接続され、異なる遅延時間で出力信号を出力する。より具体的には、増幅器１２ａ、１２ｂ、及び１２ｃの非反転出力は出力伝送線路Ｌｏｕｔ１に接続されており、増幅器１２ａ、１２ｂ、及び１２ｃの反転出力は出力伝送線路Ｌｏｕｔ２に接続されている。
【００２１】
増幅器１２ａ、１２ｂ、及び１２ｃは、前置増幅器１６からの正相信号を、入力伝送線路Ｌｉｎ１を介して受けて、正相出力信号を出力伝送線路Ｌｏｕｔ１に出力する。また、増幅器１２ａ、１２ｂ、及び１２ｃは、前置増幅器１６からの逆相信号を、入力伝送線路Ｌｉｎ２を介して受けて、逆相出力信号を出力伝送線路Ｌｏｕｔ２に出力する。
【００２２】
増幅器１２ａ、１２ｂ、及び１２ｃは、入力端子Ｔｉｎ１及びＴｉｎ２に入力される差動入力信号を、前置増幅器１６を介して、それぞれ固有の遅延時間で受ける。増幅器１２ａ、１２ｂ、及び１２ｃに入力される信号の遅延時間は、入力端子Ｔｉｎ１及びＴｉｎ２から増幅器それぞれまでの伝送線路によって規定される。即ち、伝送線路の遅延時間は、（ＬＣ）１／２により規定される。ここで、Ｌは伝送線路のインダクタンス成分であり、Ｃは伝送線路の容量成分である。
【００２３】
図１に示す伝送線路Ｌｉｎ１１は、増幅器１２ａの入力に接続する線路の伝送線路Ｌｉｎ１上の分岐ノードと増幅器１２ｂの非反転入力との間に存在する伝送線路であり、増幅器１２ｂの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｉｎ２１は、増幅器１２ａの入力に接続する線路の伝送線路Ｌｉｎ２上の分岐ノードと増幅器１２ｂの反転入力との間に存在する伝送線路であり、増幅器１２ｂの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００２４】
また、伝送線路Ｌｉｎ１２は、増幅器１２ｂの入力に接続する線路の伝送線路Ｌｉｎ１上の分岐ノードと増幅器１２ｃの非反転入力との間に存在する伝送線路であり、増幅器１２ｃの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｉｎ２２は、増幅器１２ｂの入力に接続する線路の伝送線路Ｌｉｎ２上の分岐ノードと増幅器１２ｃの反転入力との間に存在する伝送線路であり、増幅器１２ｃの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００２５】
また、伝送線路Ｌｉｎ１３は、増幅器１２ｃの入力に接続する線路の伝送線路Ｌｉｎ１上の分岐ノードと終端抵抗Ｒ３との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｉｎ２３は、増幅器１２ｃの入力に接続する線路の伝送線路Ｌｉｎ２上の分岐ノードと終端抵抗Ｒ４との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００２６】
伝送線路Ｌｏｕｔ１２は、増幅器１２ｂの出力に接続する線路と伝送線路Ｌｏｕｔ１との接続点と増幅器１２ａの非反転出力との間に存在する伝送線路であり、増幅器１２ａの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｏｕｔ２２は、増幅器１２ｂの出力に接続する線路と伝送線路Ｌｏｕｔ２との接続点と増幅器１２ａの反転出力との間に存在する伝送線路であり、増幅器１２ａの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００２７】
また、伝送線路Ｌｏｕｔ１３は、増幅器１２ｃの出力に接続する線路と伝送線路Ｌｏｕｔ１との接続点と増幅器１２ｂの非反転出力との間に存在する伝送線路であり、増幅器１２ｂの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｏｕｔ２３は、増幅器１２ｃの出力に接続する線路と伝送線路Ｌｏｕｔ２との接続点と増幅器１２ｂの反転出力との間に存在する伝送線路であり、増幅器１２ｂの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００２８】
進行波型増幅器１０においては、伝送線路Ｌｉｎ１１、Ｌｉｎ２１、Ｌｏｕｔ１２、及び、Ｌｉｎｏｕｔ２２が信号に与える遅延時間は、実質的に等しくなるように設定されている。したがって、前置増幅器１６から増幅器１２ａ、１２ｂを通り出力端子Ｔｏｕｔに到達する信号は遅延時間が実質的に同じで位相が一致することになる。また、伝送線路Ｌｉｎ１２、Ｌｉｎ２２、Ｌｏｕｔ１３、及び、Ｌｉｎｏｕｔ２３が、信号に与える遅延時間は実質的に等しくなるように設定されている。したがって、前置増幅器１６から増幅器１２ｂ、１２ｃを通り出力端子Ｔｏｕｔに到達する信号は遅延時間が実質的に同じで位相が一致することになる。これにより、入力端子Ｔｉｎ１に入力された信号が増幅器１２ａ、１２ｂ、１２ｃの各々を通ることにより出力端子Ｔｏｕｔに出力される各々の電流信号は、出力端子Ｔｏｕｔにおいて位相整合される。
【００２９】
増幅器１２ａ、１２ｂ、及び１２ｃは、図２に示すような差動増幅器２０によって構成されている。増幅器２０は、トランジスタＴｒ１、Ｔｒ２、Ｔｒ１１、Ｔｒ１２、Ｔｒ３、Ｔｒ４、Ｔｒ５、及びＴｒ６、キャパシタＣ１、抵抗素子Ｒ１１、Ｒ１２、Ｒ１３及びＲ１４、並びに、電流源Ｉ１、Ｉ２、Ｉ１１、Ｉ１２、Ｉ４、Ｉ５、及びＩ６を備えている。増幅器２０は、差動増幅器であり、入力端子Ｉｎ１及びＩｎ２に入力される差動入力信号を増幅して、差動出力信号を出力端子Ｏｕｔ１及びＯｕｔ２に出力する。
【００３０】
増幅器２０においては、トランジスタＴｒ１のベースが入力端子Ｉｎ２に接続されており、トランジスタＴｒ１のコレクタが接地電位に接続されており、トランジスタＴｒ１のエミッタが電流源Ｉ１及びトランジスタＴｒ１１のベースに接続されている。また、トランジスタＴｒ２のベースが入力端子Ｉｎ１に接続されており、トランジスタＴｒ２のコレクタが接地電位に接続されており、トランジスタＴｒ２のエミッタが電流源Ｉ２及びトランジスタＴｒ１２のベースに接続されている。また、トランジスタＴｒ１１のコレクタが接地電位に接続されており、トランジスタＴｒ１１のエミッタが電流源Ｉ１１及びトランジスタＴｒ４のベースに接続されている。また、トランジスタＴｒ１２のコレクタが接地電位に接続されており、トランジスタＴｒ１２のエミッタが電流源Ｉ１２及びトランジスタＴｒ３のベースに接続されている。これらのトランジスタＴｒ１、Ｔｒ２、Ｔｒ１１、及びＴｒ１２は、２段のエミッタフォロワ回路を構成する。
【００３１】
トランジスタＴｒ３及びトランジスタＴｒ４は一対の差動対トランジスタを構成している。トランジスタＴｒ３及びトランジスタＴｒ４には、トランジスタＴｒ５及びトランジスタＴｒ６がカスコード接続されている。すなわち、トランジスタＴｒ５及びトランジスタＴｒ６は、それぞれ、トランジスタＴｒ３及びトランジスタＴｒ４に直列に接続された一対のカスコードトランジスタである。より詳細には、トランジスタＴｒ３のコレクタにカスコードトランジスタＴｒ５のエミッタが接続されており、トランジスタＴｒ４のコレクタにカスコードトランジスタＴｒ６のエミッタが接続されている。トランジスタＴｒ３のエミッタは抵抗素子Ｒ１１を介して電流源Ｉ４に接続されており、トランジスタＴｒ４のエミッタは、抵抗素子Ｒ１２を介して電流源Ｉ４に接続されている。
【００３２】
トランジスタＴｒ５のコレクタは、出力端子Ｏｕｔ１に接続されており、トランジスタＴｒ６のコレクタは、出力端子Ｏｕｔ２に接続されている。トランジスタＴｒ５のベース及びトランジスタＴｒ６のベースは、抵抗素子Ｒ１３及びＲ１４の間のノードＮに接続されている。このノードＮには、その一端が接地電位に接続されたキャパシタＣ１の他端が接続されている。抵抗素子Ｒ１３及びＲ１４は、電源電位をノードＮにおいて分圧する分圧回路を構成している。抵抗素子Ｒ１３及びＲ１４によって与えられるノードＮの電圧は、トランジスタＴｒ３及びＴｒ４のバイアスを設定するものである。トランジスタＴｒ３及びＴｒ４は、ＩｎＰ系ｎ型のダブルへテロ接合バイポーラトランジスタ（ＩｎＰ−ＤＨＢＴ）であり得る。
【００３３】
さらに、トランジスタＴｒ５のエミッタ及びトランジスタＴｒ３のコレクタには、カスコードトランジスタであるトランジスタＴｒ５のエミッタ（電流端子）から引き出すようにトランジスタＴｒ５に電流を供給する電流源Ｉ５が接続されている。また、トランジスタＴｒ６のエミッタ及びトランジスタＴｒ４のコレクタには、カスコードトランジスタであるトランジスタＴｒ６のエミッタ（電流端子）から引き出すように電流を供給する電流源Ｉ６が接続されている。これらの電流源Ｉ５、Ｉ６は、それぞれ、トランジスタＴｒ３，Ｔｒ４のスイッチング状態（オン／オフ状態）に関わらず１０μＡ〜１ｍＡの電流を生成する電流源であり得る。
【００３４】
図３には、増幅器２０の一実施例である増幅器２０Ａの構成を示している。この増幅器２０Ａでは、電流源Ｉ５，Ｉ６として、それぞれ、トランジスタＴｒ３，Ｔｒ４に並列に接続された抵抗素子Ｒ１５，Ｒ１６を有している。これらのＲ１５，Ｒ１６は、例えば、約１Ｖ〜２Ｖの電圧が印加される場合に上記範囲の電流を生成するために、約１ｋΩ〜２００ｋΩの抵抗値に設定されている。トランジスタのベース−エミッタ間抵抗Ｒｂｅは１０〜１００Ω程度であるため、それに対して抵抗素子Ｒ１５，Ｒ１６の抵抗値が十分大きいため、抵抗素子Ｒ１５，Ｒ１６は増幅器２０Ａ内で電流源として振る舞う。このような電流源Ｉ５，Ｉ６の構成では、簡易な電流源回路の構成でカスコードトランジスタＴｒ５，Ｔｒ６に安定した電流を供給することができる。
【００３５】
図４には、増幅器２０の他の実施例である増幅器２０Ｂの構成を示している。この増幅器２０Ａでは、電流源Ｉ５，Ｉ６として、それぞれ、トランジスタＴｒ３，Ｔｒ４に並列に接続された抵抗素子Ｒ１５，Ｒ１６に加えて、該抵抗素子Ｒ１５，Ｒ１６に直列に接続されたダイオード素子Ｄｉ１，Ｄｉ２を有している。このようなダイオード素子Ｄｉ１，Ｄｉ２を備えることで、電流源Ｉ５、Ｉ６の必要な電流量に対して、抵抗素子Ｒ１５，Ｒ１６の抵抗値が小さくて済むため、抵抗素子Ｒ１５，Ｒ１６のレイアウト面積を小さくすることができ、増幅器２０Ｂのサイズを小さくすることができる。これらのダイオード素子Ｄｉ１，Ｄｉ２の直列数は、電流源Ｉ５、Ｉ６の必要な電流量、及び抵抗素子Ｒ１５，Ｒ１６の抵抗値に応じて適宜設定され得る。
【００３６】
以上のような構成の進行波型増幅器１０によれば、差動増幅器２０内の差動対トランジスタＴｒ３，Ｔｒ４のスイッチング状態に関わらず該差動対トランジスタＴｒ３，Ｔｒ４に直列に接続されたカスコードトランジスタＴｒ５，Ｔｒ６のエミッタに電流が供給されるので、入力信号に応じたカスコードトランジスタＴｒ５，Ｔｒ６のスイッチング動作のタイミングの遅延を防止できる。これにより、進行波型増幅器１０の出力信号における時間軸上でのジッタの発生を低減することができる。
【００３７】
このような進行波型増幅器１０の作用効果について詳細に説明する。
【００３８】
まず、図８に示すような比較例である差動増幅器９２０における動作を示す。この差動増幅器９２０の構成は、電流源Ｉ５，Ｉ６を備えない点以外は差動増幅器２０と同じである。この差動増幅器２０では、差動対トランジスタＴｒ３，Ｔｒ４の電流が完全にスイッチするような大振幅の信号が入力された場合にジッタが発生しやすい。
【００３９】
図９には、差動増幅器９２０のカスコードトランジスタＴｒ６の周辺部分を含む等価回路を示している。この等価回路には、トランジスタＴｒ６のエミッタ電流を示す電流源Ｉｅ、トランジスタＴｒ６のベース−エミッタ間抵抗Ｒｂｅ、及びトランジスタＴｒ６のベースエミッタ間容量Ｃｂｅが含まれる。また、トランジスタＴｒ６のベースはキャパシタＣ１を介して接地電位に接続されている。また、図１０（ａ）〜（ｃ）には、トランジスタＴｒ６のコレクタ電流Ｉｃ、トランジスタＴｒ６のエミッタ電位Ｖｅ、及びトランジスタＴｒ６のエミッタ電流Ｉｅ（トランジスタＴｒ４のコレクタ電流Ｉｃ）の時間変化の一例が示されている。このように、増幅器９２０に入力される入力信号の振幅が十分大きい場合、トランジスタＴｒ４のコレクタ電流Ｉｃはスイッチング状態がオフ状態のときに数μＡにまで低下する。
【００４０】
さらに、図１１には、トランジスタＴｒ６におけるベース−エミッタ間電位Ｖｂｅとエミッタ電流Ｉｅとの関係Ｓ１、及びベース−エミッタ間電圧Ｖｂｅとベース−エミッタ間抵抗Ｒｂｅとの関係Ｓ２を示す。ＨＢＴトランジスタにおけるベース−エミッタ間電位Ｖｂｅとエミッタ電流Ｉｅとの関係は、ダイオードの順方向特性であるため、トランジスタのエミッタ抵抗を無視できる程度に電流値が小さい領域においては、下記式（１）；
Ｉｅ＝Ｉｅ０×｛ｅｘｐ（ｑ×Ｖｂｅ／ｋ×Ｔ）−１｝    …（１）
（ここで、ｑは電気素量、ｋはボルツマン定数、Ｔは温度、Ｉｅ０は電圧零の時のエミッタ電流）
で表される。上記式（１）より、ベース−エミッタ間の微分抵抗値Ｒｂｅは、下記式（２）；
Ｒｂｅ＝ｋ×Ｔ／（ｑ×Ｉｅ０）×ｅｘｐ（−ｑ×Ｖｂｅ／ｋ×Ｔ）    …（２）
上記（２）式により、ベース−エミッタ間電位Ｖｂｅが低下するに従い（図１１中の矢印方向に向かうに従い）、微分抵抗値Ｒｂｅは指数関数的に増加する。なお、エミッタ電流Ｉｅの大きい領域（例えば、Ｖｂｅが０．８Ｖ以上）においては、トランジスタＴｒ６のエミッタ抵抗がエミッタ電流Ｉｅ及び微分抵抗値Ｒｂｅに対して支配的になる。
【００４１】
ここで、トランジスタＴｒ４のコレクタ電流Ｉｃがオン状態の場合、コレクタ電流Ｉｃが１０ｍＡ程度となり、そのときのトランジスタＴｒ６の電圧Ｖｂｅは０．９４Ｖであり、トランジスタＴｒ６の抵抗値Ｒｂｅは１０Ω程度である（図１１の電圧値Ｖｈｉｇｈ）。
それに対して、トランジスタＴｒ４のコレクタ電流Ｉｃがオフ状態で１μＡ程度になった場合、トランジスタＴｒ６の電圧Ｖｂｅは０．５５Ｖ程度であり、トランジスタＴｒ６の抵抗値Ｒｂｅは１ｋΩ以上に上昇する（図１１の電圧値Ｖｌｏｗの範囲）。抵抗Ｒｂｅには並列に０．１ｐＦ程度の容量Ｃｂｅが存在するため、抵抗値Ｒｂｅが上昇した場合、急激にエミッタ電位Ｖｅの時定数が低下する。その結果、図１０（ｂ）に示すように、コレクタ電流Ｉｃがオフ状態では、エミッタ電位Ｖｅが時間に対して緩やかに電位が変化する状態になる。その後、トランジスタＴｒ４のコレクタ電流Ｉｃがオン状態に転じた時、抵抗値Ｒｂｅが低い抵抗になるまでエミッタ電位Ｖｅがいったん回復（低下）し、その後、トランジスタＴｒ６のコレクタ電流Ｉｃがオンする。このとき、抵抗値Ｒｂｅが高い値から低い値までいったん回復するわずかな時間の分だけトランジスタＴｒ６のコレクタ電流Ｉｃがオンするタイミングが遅延する。抵抗値Ｒｂｅが高抵抗になる領域のトランジスタ特性は、製造ばらつき、及び環境温度の影響を受けやすい。進行波型増幅器の場合、伝送路で差動増幅器間を接続する必要があるため、各差動増幅回路の距離は最も離れた部分で２〜４ｍｍとなる。このため、各差動増幅回路の製造ばらつきや動作時の温度を均一にすることは難しく、この抵抗値Ｒｂｅが回復する時間も各増幅器ごとに異なってくる。このため、各増幅器を通った信号が、出力端子Ｔｏｕｔにおいてわずかな時間差を持つため光変調器１００の出力で位相が一致せず、ジッタとなって現れる。
【００４２】
上記のような現象は、トランジスタＴｒ６のベース−エミッタ間抵抗Ｒｂｅが高い領域に動作点が来る場合、つまり、下記の条件下で発生しやすい。
条件１．差動対トランジスタＴｒ３，Ｔｒ４を完全にスイッチし、トランジスタＴｒ６のエミッタ電流Ｉｅが１μＡ等の小さい値をとる場合。
条件２．上記の状態が長時間続く場合。つまり、連続ビット列を含む入力信号のパターンの場合。
差動増幅器９２０を光変調器駆動回路として用いる場合、入力信号振幅に関わらず一定の出力振幅が必要となるため、リミット動作が必要となり、差動増幅器９２０の差動対は完全にスイッチング動作させる必要がある。また、光通信用途においてはＰＲＢＳ（疑似ランダムビットシーケンス）２３１−１のような最長３１ビットの連続ビット列を含む信号パターンを伝送する条件があり、上記２つの条件を満たしてしまう。
【００４３】
これに対して、図５に示すように、本実施形態でのバイアス条件では、トランジスタＴｒ４のコレクタ電流Ｉｃがオフ状態になっても、トランジスタＴｒ６には電流源Ｉ６の生成する電流が流れるため、動作電位が抵抗値Ｒｂｅの高い領域に達することなく、抵抗値Ｒｂｅは１００Ω程度までの上昇に抑えられる（図５では電流源Ｉ６の生成する電流を１００μＡとしている）。これにより、トランジスタＴｒ６のベース−エミッタ間抵抗Ｒｂｅが高い値から低い値まで回復する時間が短くなり、また、その時間の差動増幅器間のばらつきも抑えることができる。これにより、本実施形態の進行波型増幅器１０によれば、出力信号におけるジッタが低減できる。
【００４４】
図６（ａ）には、図８に示した差動増幅器９２０を内蔵した進行波型増幅器を利用した光変調器の出力信号を示し、図６（ｂ）には、本実施形態の進行波型増幅器１０を利用した光変調器の出力信号を示している。この場合、信号パターンとして、４３．０Ｇｂｐｓ、ＰＲＢＳ  ２３１−１のパターンを用いた。比較例におけるジッタＲＭＳの値が８５０ｆｓであるのに対し、進行波型増幅器１０においてはジッタＲＭＳの値が７８５ｆｓであり、本実施形態ではジッタが少ないことが確認された。
【００４５】
なお、本発明は上述した実施形態に限定されるものではない。例えば、上記の電流源Ｉ５，Ｉ６の代わりに、カスコードトランジスタＴｒ５，Ｔｒ６に電流を供給する機能を有する他の構成の電流源回路を採用してもよい。例えば、本発明に適用される差動増幅器としては、図７に示すような差動増幅器２０Ｃであってもよい。この差動増幅器２０Ｃには、Ｔｒ５のエミッタとＴｒ６のエミッタとの間に接続された抵抗素子Ｒ１７が電流源回路として備えられている。この抵抗素子Ｒ１７としては、抵抗値１００Ω〜１０ｋΩの範囲の抵抗素子を採用し得る。トランジスタＴｒ４のコレクタ電流ＩｃがオフでトランジスタＴｒ３のコレクタ電流Ｉｃがオンの場合、トランジスタＴｒ６のエミッタからトランジスタＴｒ３のコレクタに抵抗素子Ｒ１７を介して電流が生成される。トランジスタＴｒ４のコレクタ電流ＩｃがオンでトランジスタＴｒ３のコレクタ電流Ｉｃがオフの場合、トランジスタＴｒ５のエミッタからトランジスタＴｒ４のコレクタに抵抗素子Ｒ１７を介して電流が生成される。抵抗素子Ｒ１７で生成される電流値Ｉａｄｄについては、トランジスタＴｒ５とトランジスタＴｒ６の抵抗Ｒｂｅを線形と近似した場合は、下記式（３）；
Ｉａｄｄ＝Ｒｂｅ／（Ｒａｄｄ１＋Ｒｂｅ）×Ｉｃ    …（３）
（ただし、Ｒａｄｄ１は抵抗素子Ｒ１７の抵抗値。）
で表される。この電流Ｉａｄｄを１０μＡ〜１ｍＡ程度になるように抵抗値Ｒａｄｄ１が設定されることで、抵抗素子Ｒ１７が電流源Ｉ５，Ｉ６と同じ機能を有する。
【符号の説明】
【００４６】
１０…進行波型増幅器、１２ａ，１２ｂ，１２ｃ     ，２０…差動増幅回路、Ｉ５，Ｉ６…電流源（電流源回路）、Ｌｉｎ１，Ｌｉｎ２…入力伝送線路、Ｌｏｕｔ１，Ｌｏｕｔ２…出力伝送線路、Ｒ１５，Ｒ１６，Ｒ１７…抵抗素子（電流源回路）、Ｄｉ１，Ｄｉ２…ダイオード素子（電流源回路）、Ｔｒ３，Ｔｒ４…差動対トランジスタ、Ｔｒ５，Ｔｒ６…カスコードトランジスタ。
【図１】
2013239952.tif 000003
【図２】
2013239952.tif 000004
【図３】
2013239952.tif 000005
【図４】
2013239952.tif 000006
【図５】
2013239952.tif 000007
【図７】
2013239952.tif 000008
【図８】
2013239952.tif 000009
【図９】
2013239952.tif 000010
【図１０】
2013239952.tif 000011
【図１１】
2013239952.tif 000012
【図６】
2013239952.tif 000013