(57)【要約】【課題】チップコストを抑え、消費電力を抑え、温度補償を行い高精度なＬＣ発振器の提供。            【解決手段】ＬＣ発振器のインダクタ（Ｌ）に並列接続されるキャパシタとして、それぞれの第１端子同士を共通接続し、それぞれの第２端子を前記インダクタの両端に接続した第１の可変容量素子対（Ｃ１０、Ｃ１１）と、それぞれの第２端子同士を共通接続し、それぞれの第１端子を前記インダクタの両端に接続した第２の可変容量素子対（Ｃ２０、Ｃ２１）とを備える。さらに第１の可変容量素子対（Ｃ１０、Ｃ１１）の前記第１端子の共通接続点に電圧を印加する第１の電圧源（３０）と、第２の可変容量素子対（Ｃ２０、Ｃ２１）の前記第２端子の共通接続点に、温度に依存する電圧（ＰＴＡＴ電圧）を印加する第２の電圧源（４０）を備える。【選択図】図３
2013172431.tif 000002
【特許請求の範囲】
【請求項１】
インダクタとキャパシタの共振回路を含む発振器を備え、
前記キャパシタが、
それぞれの第１端子同士を対向させて接続し、前記第１端子と反対側の第２端子をそれぞれ前記インダクタの両端のノードに接続した第１及び第２の可変容量素子からなる第１の可変容量素子対と、
それぞれの第２端子同士を対向させて接続し、前記第２端子と反対側の第１端子をそれぞれ前記インダクタの両端のノードに接続した第３及び第４の可変容量素子からなる第２の可変容量素子対と、
を備え、
前記第１の可変容量素子対の前記第１端子同士の接続ノードに第１の電圧を印加する第１の電圧源と、
前記第２の可変容量素子対の前記第２端子同士の接続ノードに第２の電圧を印加する第２の電圧源と、
を含む半導体装置。
【請求項２】
前記第１の電圧源が、定電圧源からの定電圧を受け、前記第１の電圧を生成する可変電圧源を含み、
前記第２の電圧源が、前記定電圧源からの定電圧を受け、温度に比例した電圧（ＰＴＡＴ電圧）を生成し前記第２の電圧として出力する可変電圧源を含む、請求項１記載の半導体装置。
【請求項３】
前記第１の電圧源が、前記定電圧源からの定電圧を受け、温度に比例した電圧（ＰＴＡＴ電圧）を前記第１の電圧として生成し、
温度、電源電圧変動による前記第１及び第２の電圧の誤差電圧は、電源電圧特性と温度依存特性に関して、同等の特性を示す、請求項２記載の半導体装置。
【請求項４】
前記第１の電圧源が、定電圧源からの定電圧を受け、温度に相補的に比例する電圧（ＣＴＡＴ電圧）を生成し前記第１の電圧として出力する可変電圧源を含み、
前記第２の電圧源が、前記定電圧源からの定電圧を受け、温度に比例した電圧（ＰＴＡＴ電圧）を生成し前記第２の電圧として出力する可変電圧源を含む、請求項１記載の半導体装置。
【請求項５】
前記第１及び第２の電圧源の各々が、前記発振器の発振周波数の誤差を調整するための発振周波数調整信号と、前記発振周波数の誤差を温度に応じて補正するための温度補償強度調整信号とに基づき、前記第１及び第２の電圧の各々を可変に生成する、請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１の可変容量素子対と前記第２の可変容量素子対の組を複数組備え、
前記第１の可変容量素子対の前記第１端子の共通接続点に前記第１の電圧を印加する前記第１の電圧源と、前記第２の可変容量素子対の前記第２端子の共通接続点に前記第２の電圧を印加する前記第２の電圧源の組を、複数組備えた請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記複数組の前記第１及び第２の電圧源のうち、少なくとも１組の前記第１及び第２の電圧源からそれぞれ前記第１及び第２の電圧が印加される少なくとも１組の前記第１の可変容量素子対と前記第２の可変容量素子対により、容量値対電圧特性曲線において、前記容量値が電圧に線形に変化する線形近似領域の温度補償を行う請求項６記載の半導体装置。
【請求項８】
前記複数組の前記第１及び第２の電圧源のうち、他の少なくとも１組の前記第１及び第２の電圧源からそれぞれ前記第１及び第２の電圧が印加される、他の少なくとも１組の前記第１の可変容量素子対と前記第２の可変容量素子対により、前記少なくとも１組の前記第１の可変容量素子対と前記第２の可変容量素子対による前記線形近似領域の温度補償で補正しきれない領域の微調整を行う、請求項７記載の半導体装置。
【請求項９】
前記第１組の前記第１の可変容量素子対と前記第２の可変容量素子対の可変容量素子のサイズは同一であり、
前記第２組以降の前記第１の可変容量素子対と前記第２の可変容量素子対の可変容量素子のサイズは、前記第１組の前記第１の可変容量素子対と前記第２の可変容量素子対の可変容量素子のサイズよりも小さい、請求項８記載の半導体装置。
【請求項１０】
複数の前記第１の電圧源の各々が、前記発振器の発振周波数の誤差を調整するための複数の発振周波数調整信号のうち対応する信号と、前記発振周波数の誤差を温度に応じて補正するための複数の温度補償強度調整信号のうち対応する信号とを受け、複数の前記第１の電圧の各々を生成し、
複数の前記第２の電圧源の各々が、複数の前記発振周波数調整信号のうち対応する信号と複数の前記温度補償強度調整信号のうち対応する信号を受け、複数の前記第２の電圧の各々を生成する、請求項８又は９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、発振回路を備えた半導体装置に関する。
【背景技術】
【０００２】
半導体チップ内に実装されるＬＣ発振器（例えばインダクタＬとキャパシタＣのＬＣ並列共振回路からなり、「タンク回路」ともいう）を備えたクロック発生器において、製造プロセスのばらつきや、電源電圧、温度の変動に対して、主にＬＣ共振器のキャパシタＣの容量値（キャパシタンス）を調整することで、共振周波数（発振周波数）の誤差の修正が行われる。理想的なＬＣ発振器の共振周波数ｆは、次式（１）で与えられる。
【０００３】
2013172431.tif 000003
・・・（１）
【０００４】
半導体の製造プロセスのばらつきに対する補償は、半導体製造工程の選別工程等（ウエハテスト等）において、ＬＣ発振器の発振周波数を測定し、適当なＣの値を選択することで、所望の発振周波数を実現する。
【０００５】
電源電圧変動に対する補償は、よく知られているように、例えばバンドギャップリファレンス回路等の定電圧源（基準電圧）が用いられる。
【０００６】
ＬＣ発振器の容量に、制御電圧で容量値を可変する可変容量素子（バラクタ）を用い、温度（絶対温度）に比例するＰＴＡＴ電流源（Ｐｒｏｐｏｒｔｉｏｎａｌ  Ｔｏ  Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ）や、温度（絶対温度）に比例するＰＴＡＴ電圧源を用いて制御電圧を変動させ、ＬＣ発振器の発振周波数を補償する手法が一般的に用いられている。
【０００７】
例えば特許文献１（特表２００７−５３１４７１号公報）には、ＬＣ並列共振回路（タンク回路）を備えたＶＣＯ（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ；電圧制御発振器）の一部を構成する容量（キャパシタモジュール：特許文献１の図２のＣａｐ＿ｔｕｎｅ）において、パラクタの接続点にＰＴＡＴ電圧ソース（ＰＴＡＴ電圧源）からの電圧Ｖｃｍを与える構成が開示されている（特許文献１の図３では、ＰＴＡＴ電圧ソースの出力電圧Ｖｃｍは、低域通過フィルタ、バッファを介してバラクタの共通の陽極に印加される）。すなわち、ＰＴＡＴ電圧ソースの出力電圧Ｖｃｍ（Ｖｃｍはバラクタ温度依存性を実質的に補償する温度依存性を有する）を与えることにより、容量の温度補償を行っている。しかしながら、実際には、Ｖｃｍは誤差要因を含み、その結果、ＶＣＯの発振周波数に誤差が生じる。なお、特許文献１では、このＶｃｍの誤差要因は考慮されていない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００７−５３１４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以下に関連技術の分析を与える。
【００１０】
特許文献１に開示されたＰＴＡＴ電圧ソース（特許文献１の図４）において、スイッチＴＣ１〜ＴＣｎは、一般に、Ｎｃｈ又はＰｃｈＭＯＳトランジスタが用いられる。よく知られているように、ＭＯＳトランジスタにはリーク電流があり、リーク電流の電流値は例えば、電源電圧や、周囲温度に依存して変動する（通常、変動は一次依存でない）。近時、半導体プロセスの微細化の進展、及び小面積化、低消費電力化への対応から、ゲート長の短いＭＯＳトランジスタが用いられ、オフ時のリーク電流（例えばＭＯＳトランジスタのゲートからソースに流れるゲート・トンネル電流や、ドレインからソースに流れるチャネルリーク電流（サブスレショルド電流））が多くなる。半導体装置は、消費電力低減のために動作時以外はスタンバイ状態に設定されるが、スタンバイ状態におけるリーク電流が増大する。また低電源電圧動作時における半導体装置のリーク電流の影響も大きくなる。
【００１１】
特許文献１において、バンドギャップリファレンス回路等の定電圧源を用いても、一定の温度依存や電源電圧依存は回避することができず、周囲温度や電源電圧の変化によってＰＴＡＴ電圧ソースの出力電圧Ｖｃｍが影響を受け、ＶＣＯの発振周波数の誤差につながる。
【００１２】
一方、温度依存、電源電圧依存等による誤差低減のため、精度の高い定電圧源を用いることは、一般に、面積や消費電力の点で不利である。
【００１３】
さらに、ＬＣ共振器の発振動作点側も、温度によって動作点電位（相補発振出力の中点電位）が変動し、発振周波数の誤差の要因となっている。ＬＣ発振器の動作点電位の変動は、ＬＣ共振器内の増幅回路で用いられるＰｃｈＭＯＳトランジスタとＮｃｈＭＯＳトランジスタの温度依存特性が互いに異なっていたり、あるいは、リーク電流の電流値が温度によって異なることに起因する。
【課題を解決するための手段】
【００１４】
一つの側面によれば、インダクタとキャパシタの共振回路を含む発振器を備え、前記キャパシタは、それぞれの第１端子同士を対向させて接続し、前記第１端子と反対側の第２端子をそれぞれ前記インダクタの両端のノードに接続した第１及び第２の可変容量素子からなる第１の可変容量素子対と、それぞれの第２端子同士を対向させて接続し、前記第２端子と反対側の第１端子をそれぞれ前記インダクタの両端のノードに接続した第３及び第４の可変容量素子からなる第２の可変容量素子対とを含み、さらに、前記第１の可変容量素子対の前記第１端子同士の接続ノードに第１の電圧を印加する第１の電圧源と、前記第２の可変容量素子対の前記第２端子同士の接続ノードに第２の電圧を印加する第２の電圧源とを備えた半導体装置が提供される。
【発明の効果】
【００１５】
前記実施形態によれば、例えば、消費電力を抑え、精度を向上し、コストを抑えた半導体装置を提供することができる。なお、上記以外の実施形態の効果等は、以下に開示する実施形態、図面等からも当業者には明らかとされよう。
【図面の簡単な説明】
【００１６】
【図１】一実施形態を説明する図である。
【図２】比較例を説明する図である。
【図３】実施例１の構成を示す図である。
【図４】実施例１のレイアウトの一例を示す図である。
【図５】実施例１のレイアウトのバラクタ部分を示す図である。
【図６】実施例１を説明する図（動作点変動時のバラクタ容量）である。
【図７】実施例１を説明する図（温度変動時のバラクタ容量）である。
【図８】実施例２の構成を示す図である。
【図９】実施例２を説明する図（温度上昇時のバラクタ容量）である。
【図１０】実施例３の構成を示す図である。
【図１１】バラクタの特性の例を示す図である。
【図１２】オンチップオシレータ（補償なし）の特性の例を示す図である。
【図１３】実施例３を説明する図（一次補償後の特性例）である。
【図１４】実施例３を説明する図（微調後の特性例）である。
【図１５】実施例４の構成を示す図である。
【図１６】ＬＣ発振器における動作点変化時のバラクタの容量変化を示す図である。
【発明を実施するための形態】
【００１７】
以下、実施形態について説明する。図１を参照すると、半導体装置（チップ）１に搭載されるＬＣ発振器は、インダンクタ（Ｌ）と並列に接続されるキャパシタが、第１の可変容量素子対（第１、第２の可変容量素子（バラクタ素子）Ｃ１０、Ｃ１１）及び第２の可変容量素子対（第３、第４の可変容量素子（バラクタ素子）Ｃ２０、Ｃ２１）を備えている。第１、第２のバラクタ素子（Ｃ１０、Ｃ１１）の第１端子同士を対向させて接続し、第１端子と反対側の第２端子をインダクタ（Ｌ）の両端ノード（Ｎ１、Ｎ２）にそれぞれ接続し、第３、第４のバラクタ素子（Ｃ２０、Ｃ２１）の第２端子同士を対向させて接続し、第２端子と反対側の第１端子をインダンクタ（Ｌ）の両端にそれぞれ接続している。
【００１８】
第１、第２のバラクタ素子（Ｃ１０、Ｃ１１）の第１端子の接続ノード（Ｎ０）には、バラクタの容量値を変化させる制御電圧として、第１の電圧源ＶＣＮＴ１（Ｔ）の出力電圧が印加される。
【００１９】
第３、第４のバラクタ素子（Ｃ２０、Ｃ２１）の第２端子の接続ノード（Ｎ３）には、バラクタの容量値を変化させる制御電圧として、第２の電圧源ＶＣＮＴ２（Ｔ）の出力電圧が印加される。
【００２０】
第１、第２の電圧源ＶＣＮＴ１（Ｔ）、ＶＣＮＴ２（Ｔ）の出力電圧は、例えば、電源電圧、温度に依存して変動する。また、ＬＣ発振器の発振波形の動作点も、電源電圧、温度に依存して変動する。なお、第２の電圧源ＶＣＮＴ２（Ｔ）の出力電圧は、後述される実施例で説明されるように、例えば絶対温度に比例する電圧（ＰＴＡＴ電圧）としてもよい。また、第１の電圧源ＶＣＮＴ１（Ｔ）の出力電圧は、後述される実施例で説明されるように、例えば絶対温度に相補に依存する電圧（ＣＴＡＴ電圧）としてもよい。
【００２１】
第１、第２の電圧源ＶＣＮＴ１（Ｔ）、ＶＣＮＴ２（Ｔ）にはロウドロップアウト（Ｌｏｗ  Ｄｒｏｐ  Ｏｕｔ）レギュレータ（ＬＤＯ）からの定電圧が供給される。
【００２２】
ＬＤＯ内において用いられる基準電圧（この基準電圧は、ＬＤＯがその出力端子に出力する出力電圧を分圧抵抗で分圧した電圧と電圧比較され、入力と出力間に挿入されたドロッパ用のＦＥＴのオン抵抗を制御する）は、例えばバイポーラプロセスの場合、バンドギャップリファレンス回路（例えば、シリコンのバンドギャップ電圧：１．２０５Ｖを出力する）等で生成される。ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ））構成のＬＤＯの場合、ＣＭＯＳプロセス（例えばｐ型基板、ｎウエル・プロセス等）を用いたＣＭＯＳバンドギャップリファレンス回路（コレクタをＧＮＤに接続したｐｎｐトランジスタを用いる）を備えた構成としてもよい。
【００２３】
図１において、例えば電源電圧、周囲温度の変動等により、ＬＣ発振器の発振動作点の電位（例えば図１においてＬＣ発振器の相補出力の中点電位（ＤＣ電位））が下降すると、第１のバラクタ素子Ｃ１０の第２端子（ノードＮ１）の電圧と第１端子（ノードＮ０）の電圧の差電圧が減少する。特に制限されないが、例えば、バラクタ素子Ｃ１０の第２端子をＧ（ゲート）、第１端子をＢ（バルク端子：ウェルコンタクト）とすると、第２端子Ｇの電圧ＶＧと第１端子（Ｂ）の電圧ＶＢの差電圧Ｖｇｂ（＝ＶＧ−ＶＢ）が減少する。同様に、第２のバラクタ素子Ｃ１１の第２端子Ｇ（ノードＮ２）の電圧と第１端子Ｂ（ノードＮ０）の電圧の差電圧Ｖｇｂ（＝ＶＧ−ＶＢ）が減少する。その結果、例えば図１６に示すように、第１、２のバラクタ素子Ｃ１０、Ｃ１１の容量値は減少し、Ｃ−ΔＣ（ただし、ΔＣ＞０）となる。
【００２４】
図１６には、第１、第２のバラクタ素子Ｃ１０、Ｃ１１の容量値Ｃと端子間電圧Ｖｇｂの特性が示されている。特に制限されないが、第１乃至第４のバラクタ素子Ｃ１０、Ｃ１１、Ｃ２０、Ｃ２１は、例えばＰ型半導体基板のＮウエルに形成される蓄積モードＭＯＳバラクタで構成してもよい。この場合、Ｐ型半導体基板のＮウエルのウェルコンタクト（Ｎ＋）をＢ端子（バルク端子）とし、ウェルコンタクト（Ｎ＋）間の基板表面にゲート絶縁膜を介して設けられたゲート電極をＧ端子（ゲート端子）とし、ゲート端子Ｇがバルク端子Ｂの電位よりも高電位のとき（Ｖｇｂ＞０）、蓄積状態とされ（空乏層はない）、容量値はＣｏｘ×Ｌ×Ｗ（Ｃｏｘはゲート絶縁膜の単位面積あたりの容量、Ｗはゲート幅、Ｌはゲート長）とされ、Ｖｇｂ＜０のとき、空乏層が形成され、空乏層の容量をＣｄとすると、容量値Ｃは、１／Ｃ＝１／Ｃｏｘ＋１／Ｃｄで与えられる（したがって、Ｃ＜Ｃｏｘ）。
【００２５】
第１のバラクタ素子Ｃ１０とは逆に、発振動作点の電位が下降すると、第３のバラクタ素子Ｃ２０のＧ端子（ノードＮ３）の電圧ＶＧとＢ端子（ノードＮ１）の電圧ＶＢの差電圧Ｖｇｂ（＝ＶＧ−ＶＢ）が増大し、その容量値は増大し、Ｃ＋ΔＣとなる。第４のバラクタ素子Ｃ２１についても同様のことがいえる。
【００２６】
第１のバラクタ素子対（Ｃ１０、Ｃ１１）と第２のバラクタ素子対（Ｃ２０、Ｃ２１）は並列接続されているため、総容量値の変動は抑制される。図１において、インダクタＬに並列接続される容量の総容量値は、式（２）で与えられる。
【００２７】
2013172431.tif 000004
・・・（２）
【００２８】
図１において、Ｃ１０＝Ｃ１１＝Ｃ２０＝Ｃ２１＝Ｃとすると、式（２）からインダクタＬに並列接続される容量の総容量値は
2013172431.tif 000005
・・・（３）
となる。
【００２９】
図１において、発振動作点電位の下降により、Ｃ１０、Ｃ１１が例えばともにΔＣ減少し、Ｃ２０、Ｃ２１がともにΔＣ増加した場合、式（２）から、インダクタＬに並列接続される総容量値は
2013172431.tif 000006
・・・（４）
となり、式（３）と同一であることが分かる。すなわち、図１の構成により、総容量値Ｃの変動は抑制され、ＬＣ共振器の共振周波数の変動は抑制される。
【００３０】
一方、比較例として、図２に示すような構成の場合（図２では、図１のＣ２０、Ｃ２１を備えていない）、定電圧源ＶＣＮＴも電源電圧、温度依存があるため、ノードＮ０の電圧が変動し、また動作電圧（ＬＣ発振器の発振波形）の変化により、バラクタ素子のＶｇｂが変化して容量値が変動し、誤差要因となる。さらに、定電圧源ＶＣＮＴは、高温時に、リーク電流が増大し、誤差要因となる。例えば動作点（ノードＮ１）側に電圧降下があった場合、図１６のように、バラクタの容量値Ｃが減少しＣ−ΔＣ（ただし、ΔＣ＞０）となり、発振周波数が変化する。
【００３１】
なお、図２において、Ｃ１０’＝Ｃ１１’＝Ｃ’とすると、インダクタＬに並列に接続される総容量値は、
2013172431.tif 000007
・・・（５）
となり、図２のＬＣ並列共振器の共振周波数ｆは、
2013172431.tif 000008
・・・（６）
で与えられる。
【００３２】
図１において、Ｃ１０＝Ｃ１１＝Ｃ２０＝Ｃ２１＝Ｃとすると、式（３）から、総容量値はＣとなるが、図１のＬＣ発振器の共振周波数を、図２のＬＣ発振器の共振周波数ｆと等しくする場合、
Ｃ＝Ｃ’／２      ・・・（７）
となる。
【００３３】
すなわち、図１において、第１乃至第４のバラクタ素子Ｃ１０、Ｃ１１、Ｃ２０、Ｃ２１の容量値Ｃは、図２のバラクタ素子Ｃ１０’、Ｃ１１’の容量値Ｃ’の半分（例えば、ＭＯＳバラクタ素子のゲートサイズ（ゲート幅Ｗ）が半分）となる。
【００３４】
なお、式（５）において、発振動作点電位の下降により、Ｃ１０’、Ｃ１１’の容量値がΔＣ’減少すると、インダクタＬに並列に接続される総容量値は、式（８）で与えられる。
【００３５】
2013172431.tif 000009
・・・（８）
【００３６】
すなわち、図２において、発振動作点電位の下降により、Ｃ１０’、Ｃ１１’の容量値がΔＣ’減少することで、インダクタＬに並列に接続される総容量値は、ΔＣ’／２減少し、ＬＣ共振器の共振周波数が変化する。
【００３７】
なお、図１、図２において、インバータＩＮＶ１とＩＮＶ２は、電源ＶＤＤとＶＳＳ間に直列に接続され、ゲート端子同士が接続されて入力ノードをなし、ドレイン端子同士が接続されて出力ノードをなすＰＭＯＳトランジスタとＮＭＯＳトランジスタからなるＣＭＯＳトランジスタよりなる（ＮＭＯＳトランジスタ同士はソースが共通接続されてＶＳＳに接続され、ゲートが相手のドレインに交差接続されたクロスカプルドペアを構成し、ＰＭＯＳトランジスタ同士は、ソースが共通接続されて電源ＶＤＤに接続され、ゲートが相手のドレインに交差接続されたクロスカプルドペアを構成している）。
【００３８】
図１に示したように、本実施形態によれば、小面積、低消費電力、高精度に対応した温度補償型ＬＣ−ＶＣＯのＬの両端に並列に接続される第１、第２のバラクタ素子Ｃ１０、Ｃ１１と、第３、第４のバラクタ素子Ｃ２０、Ｃ２１の接続の向きを逆とすることで、ＰＴＡＴ等による一次温度補償（温度に線形な電圧で容量を補償し、発振周波数を補償）で補償できない発振周波数誤差を抑えることができる。以下、実施例に即して説明する。
【００３９】
＜実施例１＞
図３は、実施例１の構成を示す図である。図３を参照すると、インダクタＬと、端子同士を対向させて接続し、Ｇ端子がインダクタＬの両端に接続された第１、第２のバラクタ素子Ｃ１０、Ｃ１１（第１のバラクタ素子対）と、Ｇ端子同士を対向させて接続し、Ｂ端子がインダクタＬの両端に接続された第３、第４のバラクタ素子Ｃ２０、Ｃ２１（第２のバラクタ素子対）と、定電圧源２０と、可変電圧源（第１の電圧源）３０と、ＰＴＡＴ可変電圧源（第２の電圧源）４０を備えている。定電圧源２０と、可変電圧源（第１の電圧源）３０と、ＰＴＡＴ可変電圧源（第２の電圧源）４０は、図１のＬＤＯ、ＶＣＮＴ１（Ｔ）、ＶＣＮＴ２（Ｔ）にそれぞれ対応する。特に制限されないが、各バラクタ素子は、例えばｐ型半導体基板に設けられるｎウエルの２つのウェルコンタクトを共通接続してＢ端子とし、２つのウェルコンタクトの間の基板表面上にゲート絶縁膜を介して設けられるゲート電極をＧ端子とする蓄積ＭＯＳバラクタで構成され、Ｂ端子とＧ端子間の電圧Ｖｂｇが負のとき（したがって、電圧Ｖｇｂが正のとき）、蓄積状態とされる（容量値＝ゲート絶縁膜の容量（Ｃｏｘ）×ゲート面積（Ｌ×Ｗ））。
【００４０】
Ｃ１０、Ｃ１１は、ＬＣ発振器の発振周波数を調整するためのバラクタ素子対である。第１の制御電圧Ｖｃｎｔ１が、バラクタ素子Ｃ１０、Ｃ１１のＢ端子（第２端子）の接続点Ｎ０に印加される。第１の制御電圧Ｖｃｎｔ１は可変電圧源３０から供給される。
【００４１】
Ｃ２０、Ｃ２１は、温度補償を行うためのバラクタ素子対である。温度依存を持つ第２の制御電圧Ｖｃｎｔ２がＣ２０、Ｃ２１のＢ端子の接続点Ｎ３に印加される。第２の制御電圧Ｖｃｎｔ２は、絶対温度に正比例する電圧（ＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ  ｔｏ  Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ）電圧：Ｖｐｔａｔ（Ｔ））を出力するＰＴＡＴ可変電圧源４０から供給される。第１乃至第４のバラクタ素子Ｃ１０、Ｃ１１、Ｃ２０、Ｃ２１は、ＭＯＳバラクタが用いられ、サイズ（ゲートサイズ）は互いに同一とされ、端子間電圧（例えばＶｇｂ）、温度等が同一の条件下で同一の容量値とされる。
【００４２】
可変電圧源３０は、発振周波数調整信号、温度補償強度調整信号を受け、動作電源電圧として、定電圧源２０から定電圧ＶＤＤＡを受け、電圧Ｖｃｏｎｔ１を出力する。
【００４３】
Ｃ２０、Ｃ２１の接続点ノードＮ３には、絶対温度に正比例する電圧を出力するＰＴＡＴ可変電圧源４０から供給される第２の制御電圧Ｖｃｎｔ２が供給される。
【００４４】
ＰＴＡＴ可変電圧源４０は、発振周波数調整信号、温度補償強度調整信号を受け、さらに、動作電源電圧として定電圧源２０から定電圧ＶＤＤＡを受け、電圧Ｖｃｏｎｔ２を出力する。
【００４５】
発振周波数調整信号、温度補償強度調整信号は、例えば同一チップ上の調整信号出力回路１１１から供給される。特に制限されないが、発振周波数調整信号、温度補償強度調整信号は、半導体装置（チップ）のトリミング段階等で、例えば調整信号出力回路１１１内の不図示のヒューズのプログラム（溶断）等で決定される固定値とされる。トリミング機能は、当該半導体装置（チップ）内に実装する構成以外にも、チップ外（例えばテスタ又はトリミング用の別の半導体チップ）に備える構成としてもよい。
【００４６】
定電圧源２０（バンドギャップリファレンス回路ＢＧＲと電圧アンプＶＡＭＰ等からなる）は２．５Ｖなどの電圧（ＶＤＤ）が供給され、２．５Ｖよりも低い例えば１．０Ｖなどの定電圧（ＶＤＤＡ）を出力し、可変電圧源３０、ＰＴＡＴ可変電圧源４０に供給する。
【００４７】
発振周波数調整信号を制御することで、可変電圧源３０の出力電圧Ｖｃｎｔ１が可変され、可変電圧源３０の出力電圧Ｖｃｎｔ１でＣ１０、Ｃ１１の容量値が可変され、ＬＣ発振器（ＬＣ並列共振回路Ｌ＋（Ｃ１０、Ｃ１１、Ｃ２０、Ｃ２１））の発振周波数は変化する。
【００４８】
最適な発振周波数調整信号を選択することで、温度、電源電圧に変化が無い場合には、希望する発振周波数（ＬＣ共振器の共振周波数）を得ることができる。
【００４９】
ＰＴＡＴ可変電圧源４０は、温度に比例する電圧Ｖｐｔａｔ（Ｔ）を出力する。発振周波数の誤差を一次補正することができる。発振周波数の誤差の補正の程度は、温度補償強度調整信号で制御する。
【００５０】
電源電圧ＶＤＤや周囲温度が変化することで、以下の理由により、Ｖｃｎｔ１、Ｖｃｎｔ２には、発振周波数調整信号や、温度補償強度調整信号では制御できない誤差が生じる。
【００５１】
・電源電圧ＶＤＤや温度の変化に起因する定電圧源２０からの定電圧ＶＤＤＡの変化。
【００５２】
・可変電圧源２０、ＰＴＡＴ可変電圧源４０におけるリーク電流の発生。
【００５３】
よって、Ｖｃｎｔ１、Ｖｃｎｔ２は、それぞれ式（９）、（１０）のように表わすことができる。
【００５４】
Ｖｃｎｔ１＝Ｖｃｎｓｔ＋Ｖｅｒｒ１（Ｖ、Ｔ）          ・・・（９）
Ｖｃｎｔ２＝Ｖｐｔａｔ（Ｔ）＋Ｖｅｒｒ２（Ｖ、Ｔ）    ・・・（１０）
【００５５】
ここで、Ｖｃｎｓｔは発振周波数調整信号によって制御される可変電圧である（温度、ＶＤＤ電圧に依存しない）。
【００５６】
Ｖｐｔａｔ（Ｔ）は、発振周波数調整信号、温度補償強度調整信号によって制御される絶対温度Ｔに比例する可変電圧である（温度に依存するが、電源電圧ＶＤＤには依存しない）。
【００５７】
Ｖｅｒｒ１（Ｖ、Ｔ）は、周囲温度Ｔ、電源電圧ＶＤＤの変動によってＶｃｎｔ１に発生する誤差電圧である。
【００５８】
Ｖｅｒｒ２（Ｖ、Ｔ）は、周囲温度Ｔ、電源電圧ＶＤＤ変動によってＶｃｎｔ２に発生する誤差電圧である。
【００５９】
可変電圧源３０とＰＴＡＴ可変電圧源４０を似た構成にした場合、例えば可変電圧源３０を、温度依存を最弱（＝０）としたＰＴＡＴ電圧源で構成した場合、Ｖｅｒｒ１（Ｖ、Ｔ）とＶｅｒｒ２（Ｖ、Ｔ）とは互いに似た電源電圧依存特性と温度依存特性を示す。
【００６０】
本実施例によれば、バラクタ素子対の接続の向きを第１のバラクタ素子対（Ｃ１０、Ｃ１１）と第２のバラクタ素子対（Ｃ２０、Ｃ２１）で逆にすることで、誤差電圧Ｖｅｒｒ１によるＣ１０、Ｃ１１の容量変化分ΔＣを、誤差電圧Ｖｅｒｒ２によるＣ２０、Ｃ２１の容量変化ΔＣで打ち消すことができる。この結果、発振周波数の誤差を抑えることができる。
【００６１】
図４、図５は、図３のインダクタＬと容量Ｃ１０、Ｃ１１、Ｃ２０、Ｃ２１、ドライバ（Ｄｒｉｖｅｒ）１０のレイアウトの一例を示す図である。図４において、ドライバは、図３のドライバ１０に対応する。図５は、バラクタ部の拡大図を示す。ＶＣＮＴ１をＣ１０、Ｃ１１のＢ端子（バルク端子）に共通接続し、Ｖｃｎｔ２を、Ｃ２０、Ｃ２１のＧ端子（ゲート端子）に共通接続している。
【００６２】
図６は、実施例１を説明する図である。縦軸は、バラクタ素子Ｃ１０、Ｃ１１と、Ｃ２０、Ｃ２１の１個の容量値である。Ｃ１０とＣ１１の接続と、Ｃ２０とＣ２１は接続の向きが逆であることから、横軸のＶＣＮＴ１［Ｖ］はＣ１０、Ｃ１１のＢ−Ｇ端子間電圧（Ｖｂｇ）に対応し、ＶＣＮＴ２［Ｖ］はＣ２０、Ｃ２１のＧ−Ｂ端子間電圧（Ｖｇｂ）に比例する。Ｃ１０、Ｃ１１と、Ｃ２０、Ｃ２１の容量値とＶＣＮＴ１、ＶＣＮＴ２の特性は、交点を中心に、左右対称の形になる。動作点降下時に、Ｃ１０、Ｃ１１の容量値は減少し、Ｃ２０、Ｃ２１の容量値は増加し、総容量値の変動は緩和される。
【００６３】
図６では、発振動作点の電位下降時の例を示したが、発振動作点の電位上昇時や、ＶＣＮＴ側の電位変動に対しても、Ｃ１０、Ｃ１１の容量値の増減と、Ｃ２０、Ｃ２１の容量値の増減の向きは互いに逆となり（すなわち、一方が増加のとき、他方は減少）、上記と同様、総容量値の変動は緩和される。
【００６４】
温度上昇時に、ＬＣ発振器の発振動作点電位の下降が起きる場合、Ｃ１０、Ｃ１１の容量−温度特性、Ｃ２０、Ｃ２１の容量−温度特性は、図７に示すようなものとなる。図７において、縦軸はＣ１０、Ｃ１１と、Ｃ２０、Ｃ２１の容量値、横軸は温度Ｔｊである。Ｃ２０、Ｃ２１の容量値は、ＰＴＡＴ可変電圧源４０からの温度（絶対温度）に依存して変化する電圧Ｖｃｎｔ２（Ｖｐｔａｔ（Ｔ）＋Ｖｅｒｒ２（Ｔ、ＶＤＤ））によって、温度Ｔに依存して変化する。例えば温度Ｔｊの上昇時、動作点の電位が下降時すると、Ｃ１０、Ｃ１１の容量値は減少する。一方、Ｃ２０、Ｃ２１の容量値は、温度Ｔｊの上昇時、絶対温度に比例した電圧Ｖｐｔａｔ（Ｔ）の印加により、増大する。また、Ｃ１０、Ｃ１１の容量値は、可変電圧源３０からのＶｃｎｔ１（Ｖｃｏｎｓｔ（Ｔ）＋Ｖｅｒｒ１（Ｔ、ＶＤＤ））によって温度Ｔに依存して変化する。温度上昇時、動作点の電位が下降時すると、Ｃ１０、Ｃ１１の容量値は減少するが、Ｃ２０、Ｃ２１の容量値は増大する。
【００６５】
バラクタ素子Ｃ１０、Ｃ２０の容量値の温度Ｔｊに対する特性の変化は、交差点を通過する縦軸に対して左右対称であるため、並列容量Ｃ１０＋Ｃ２０、Ｃ１１＋Ｃ２１の容量値の温度変動は相殺され、Ｃ１０＋Ｃ２０の容量対温度特性、Ｃ１１＋Ｃ２１の容量対温度特性に示すように、変動が小さく抑えられることがわかる。
【００６６】
＜実施例２＞
図８は、実施例２の構成を示す図である。開示した実施例１よりも、さらに大きな温度依存調整が必要な場合には、Ｖｃｎｔ１側にも温度依存を持たせることができる。この場合Ｖｃｎｔ１には、絶対温度に相補的に比例する電圧（絶対温度が高くなると電圧は減少）を出力するＣＴＡＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｔｏ  Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ）可変電圧源５０を使用する。Ｖｃｎｔ１を、ＣＴＡＴ可変電圧源５０で生成することで、Ｃ１０、Ｃ１１にも温度依存を持たせるようにしている。
【００６７】
Ｖｃｎｔ１、Ｖｃｎｔ２は、それぞれ式（１１）、（１２）のように表わすことができる。
【００６８】
Ｖｃｎｔ１＝Ｖｃｔａｔ（−Ｔ）＋Ｖｅｒｒ１（Ｖ、Ｔ）    ・・・（１１）
Ｖｃｎｔ２＝Ｖｐｔａｔ（Ｔ）＋Ｖｅｒｒ２（Ｖ、Ｔ）      ・・・（１２）
【００６９】
本実施例によれば、図９に示すように、容量値の温度依存度を高め、大きな温度補償量を得ることができる。図９の縦軸は容量、横軸はＶＣＮＴ１、ＶＣＮＴ２である。
【００７０】
温度上昇時、ＣＴＡＴ電圧Ｖｃｔａｔ（−Ｔ）は下降し、したがって電圧Ｖｃｎｔ１は下降し、ＰＴＡＴ電圧Ｖｐｔａｔ（Ｔ）は上昇し、したがって電圧Ｖｃｎｔ２は上昇する。
【００７１】
電圧Ｖｃｎｔ１が下降することでＣ１０、Ｃ１１の容量値は減少し、
電圧Ｖｃｎｔ２が上昇することでＣ２０、Ｃ２１の容量値は減少する。
【００７２】
このため、温度上昇時の容量の変動は、前記実施例１の２倍となり、温度依存調整範囲を拡大している。
【００７３】
ＰＴＡＴ可変電圧源４０とＣＴＡＴ可変電圧源５０は、定電圧源２０からの定電圧ＶＤＤＡを受け、発振周波数調整信号、温度補償強度調整信号を共通に受け、式（１１）、（１２）の電圧Ｖｃｎｔ１、Ｖｃｎｔ２を生成出力するが、ＰＴＡＴ可変電圧源４０は第１の発振周波数調整信号、第１の温度補償強度調整信号、ＣＴＡＴ可変電圧源５０は、第２の発振周波数調整信号、第２の温度補償強度調整信号を受ける構成としてもよいことは勿論である。
【００７４】
＜実施例３＞
図１０は、実施例３の構成を示す図である。実施例３は、前記実施例１、２よりもさらに細かい制御を可能にしている。Ｃ１０、Ｃ１１、Ｃ２０、Ｃ２１は同じサイズ、Ｃ３０、Ｃ３１、Ｃ４０、Ｃ４１は同じサイズであることが望ましい。Ｃ１０＋Ｃ３０、Ｃ１１＋Ｃ３１、Ｃ２０＋Ｃ４０、Ｃ２１＋Ｃ４１のサイズは同じでも良い。電圧Ｖｃｎｔ１、Ｖｃｎｔ２、Ｖｃｎｔ３、Ｖｃｎｔ４は独立した制御信号を持ち、それぞれ独立した中心電圧、温度依存強度を持つ。ＣＴＡＴ可変電圧源５０１は、発振周波数調整信号１、温度補償強度調整信号１を受け、ＣＴＡＴ電圧Ｖｃｔａｔ（Ｔ）を含む電圧Ｖｃｎｔ１をＣ１０とＣ１１の接続点（例えばＣ１０、Ｃ１１のＢ端子同士の接続点）に印加する。ＰＴＡＴ可変電圧源４０１は、発振周波数調整信号２、温度補償強度調整信号２を受け、ＰＴＡＴ電圧Ｖｐｔａｔ（Ｔ）を含む電圧Ｖｃｎｔ２をＣ２０とＣ２１の接続点（例えばＣ２０、Ｃ２１のＧ端子同士の接続点）に印加する。ＣＴＡＴ可変電圧源５０２は、発振周波数調整信号３、温度補償強度調整信号３を受け、ＣＴＡＴ電圧Ｖｃｔａｔ２（Ｔ）を含む電圧Ｖｃｎｔ３をＣ３０とＣ３１の接続点（例えばＣ３０、Ｃ３１のＢ端子同士の接続点）に印加する。ＰＴＡＴ可変電圧源４０２は、発振周波数調整信号４、温度補償強度調整信号４を受け、ＰＴＡＴ電圧Ｖｐｔａｔ２（Ｔ）を含む電圧Ｖｃｎｔ４をＣ４０とＣ４１の接続点（例えばＣ４０、Ｃ４１のＧ端子同士の接続点）に印加する。発振周波数調整信号１〜４、温度補償強度調整信号１〜４は、不図示の調整信号出力回路から出力される。発振周波数調整信号１〜４、温度補償強度調整信号１〜４は、前記実施例１と同様、例えば半導体装置のトリミング段階等で、例えば調整信号出力回路内の不図示のヒューズのプログラム（溶断）等で決定される固定値とされる。
【００７５】
バラクタ素子Ｃ１０、Ｃ１１、Ｃ２０、Ｃ２１はバラクタの線形近似領域となるように、Ｖｃｎｔ１、Ｖｃｎｔ２を設定し、一次温度補償を行う。
【００７６】
バラクタ素子Ｃ３０、Ｃ３１、Ｃ４０、Ｃ４１は、バラクタ素子Ｃ１０、Ｃ１１、Ｃ２０、Ｃ２１よりも小さいサイズ（ゲートサイズ小）で構成し、一次温度補償で補正しきれない微調整を行う。Ｖｃｎｔ３、Ｖｃｎｔ４は、バラクタの線形領域を使わないことで、例えば高温時のみ補償強度を強くし、低温時は補償強度を弱くするなどの調整が可能になる。補償強度は、ＣＴＡＴ可変電圧源５０２、ＰＴＡＴ可変電圧源４０２において、温度補償強度調整信号３、４により設定される。
【００７７】
図１１に、ＭＯＳバラクタ素子の容量値−端子間電圧（Ｃ−Ｖ特性）の一例を示す。なお、図１１のＣ−Ｖ特性は図１６のＣ−Ｖ特性と端子間電圧に関して容量値の高低が逆の関係にあるが、これは、図１１では、横軸がバラクタ素子の端子間電圧Ｖｂｇであり、図１６では、横軸がバラクタ素子の端子間電圧Ｖｇｂであることによる。図１１の縦軸は容量値である。なお、図１１において、Ｖｂｇが０以下では、蓄積状態となる。本実施例においても、図１１の「線形近似領域」のＶｂｇ（バルク端子Ｂとゲート端子Ｇ間の電圧）を用いて一次補償を行う。
【００７８】
Ｃ−Ｖ特性曲線の中間の線形近似領域では、バラクタ素子の容量値は、ほぼＶｂｇに比例し、温度下降時、容量値は増加し、温度上昇時、容量値は減少する。
【００７９】
本実施例では、線形近似領域に対応させて、ＰＴＡＴ可変電圧源４０からのＶｐｔａｔ（Ｔ）を用いることで、バラクタ素子の容量値を、温度（絶対温度）に比例して変化させる。
【００８０】
Ｖｂｇが線形近似領域よりも低い側の非線形領域（１）では、
温度下降時に、容量値は不変であり、
温度上昇時に、容量値は減少する。
【００８１】
Ｖｂｇが線形近似領域よりも高い側の非線形領域（２）では、
温度上昇時に、容量値は不変であり、
温度下降時に、容量値は増加する。
【００８２】
図１２に、比較例として、温度補償なしのオンチップオシレータ（図２参照）の特性例を示す。図１２において、横軸は温度、縦軸は発振周波数の誤差（実際の特性の理想の特性からの誤差）である。
【００８３】
図１３は、本実施例において一次補償後の特性を示す図である。図１３において、横軸は温度、縦軸は発振周波数の誤差（実際の特性の理想の特性からの誤差）である。本実施例では、図１３の様に、一次補償する。図１３において、１次補償の矢印で示す太実線の「実際の特性」は、図１２の「実際の特性」を温度に関して、１次補償したものである（バラクタの容量を、線形近似領域では、ＰＴＡＴ電圧により温度補償する）。
【００８４】
線形近似領域も完全な線形ではないことや、前述したリーク電流や定電圧源の誤差などの影響により、理想の特性から外れる。そこで、本実施例では、図１１の「非線形領域」に対応させて、図１０（Ａ）のバラクタ素子Ｃ３０、Ｃ３１、Ｃ４０、Ｃ４１を備え、
高温時のみに選択的に行われる微調、及び、
低温時のみに選択的に行われる微調を、
Ｖｃｎｔ３により、バラクタ素子Ｃ３０、Ｃ３１に対して行い、
Ｖｃｎｔ４により、バラクタ素子Ｃ４０、Ｃ４１に対して行う。
【００８５】
その結果、本実施例によれば、図１４に示すように、低温から高温の全温度範囲で、発振周波数特性をフラット（発振周波数は温度によらず一定）としている。本実施例によれば、このように微調を行うことで、さらに誤差を抑えることができる。
【００８６】
バラクタ素子の向き、ＰＴＡＴ電圧Ｖｐｔａｔ、ＣＴＡＴ電圧Ｖｃｔａｔを選択することで、高温時（又は低温時）のみ容量値を増やす（又は容量値を減らす）ことが選択的に可能となる。
【００８７】
バラクタ素子Ｃ３０、Ｃ３１、Ｃ４０、Ｃ４１のサイズ（ゲートサイズ）の少なくとも１つを他から異なるように変更することで、微調が可能となる。
【００８８】
＜実施例４＞
図１５は、本実施例のオシレータを備えた半導体チップ１００の一例を示す図である。Ｓｅｒｄｅｓ等高速クロックが必要なモジュールにはオシレータ１０１からクロック信号を差動で供給する。オシレータ１０１のクロックを分周器（Ｄｉｖｉｄｅｒ）１０２で分周したクロック信号をＰＬＬ１０３に基準クロック信号として供給する。また分周回路１０２の出力はシステムクロックとしてＣＴＳ（Ｃｌｏｃｋ  Ｔｒｅｅ  Ｓｙｅｎｔｈｅｓｉｓ）バッファ１０４を介して内部回路に分配される。
【００８９】
上記実施例によれば、半導体デバイス上でリファレンスクロックを必要とせずに高精度な発振周波数のクロック信号を発生させるオシレータ１０１について、インダクタＬの両端間に並列接続されるバラクタ素子対に関して、互いに異なる向きに接続した複数組のバラクタ素子対を備えることで、電源電圧の振れやリーク電流などによる誤差の影響を抑えることを可能にしている。バラクタの制御電圧は、一次補償用に線形近似領域を使用するものと、一次補償のみでは補償できない微調整を行うために非線形領域を使用するものの両方を持つようしてしてもよい。
【００９０】
なお、上記実施例では、ＬＣ共振器のキャパシタを構成する可変容量素子の一例として、ｐ型基板に形成された蓄積モードＭＯＳバラクタで構成した例に即して説明したが、かかる構成に制限されるものでないことは勿論である。さらに、可変容量素子は、蓄積モードＭＯＳバラクタに制限されるものでないことは勿論である。
【００９１】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００９２】
１  半導体装置
１０  ドライバ
２０  定電圧源
３０  可変電圧源
４０  ＰＴＡＴ可変電圧源
５０  ＣＴＡＴ可変電圧源
１００  半導体チップ
１０１  オシレータ
１０２  分周器
１０３  ＰＬＬ
１０４  ＣＴＳ
１０５  Ｓｅｒｄｅｓ
１１１  調整信号出力回路
【図１】
2013172431.tif 000010
【図２】
2013172431.tif 000011
【図３】
2013172431.tif 000012
【図４】
2013172431.tif 000013
【図５】
2013172431.tif 000014
【図６】
2013172431.tif 000015
【図７】
2013172431.tif 000016
【図８】
2013172431.tif 000017
【図９】
2013172431.tif 000018
【図１０】
2013172431.tif 000019
【図１１】
2013172431.tif 000020
【図１２】
2013172431.tif 000021
【図１３】
2013172431.tif 000022
【図１４】
2013172431.tif 000023
【図１５】
2013172431.tif 000024
【図１６】
2013172431.tif 000025