(57)【要約】【課題】保護継電器の不良誤検出を回避することができると共に、保護継電器の不良検出を不要にロックすることがないディジタル形保護継電器を得る。【解決手段】系統電気量にＤＣオフセット成分Ａを重畳して出力するアナログ入力回路２０−１〜２０−ｎと、アナログ入力回路２０−１〜２０−ｎからの出力を各々所定のタイミングでサンプリングしてディジタルデータとして出力するＡ／Ｄ変換器１３と、リレー演算を行う演算回路１４と、を備え、演算回路１４は、各アナログ入力回路２０−１〜２０−ｎからの出力毎にディジタルデータのＤＣオフセット成分Ａを抽出して複数のＤＣオフセット抽出分を求め、ＤＣオフセット抽出分とＤＣオフセット成分Ａとの差分を各アナログ入力回路２０−１〜２０−ｎからの出力毎に演算することで各アナログ入力回路２０−１〜２０−ｎの不良を検出する不良検出部１９を有する。【選択図】図１
2013066261.tif 000002
【特許請求の範囲】
【請求項１】
電力系統で検出された系統電気量に重畳されるＤＣオフセット成分を発生するＤＣオフセット成分発生回路と、
前記系統電気量に含まれるノイズを除去すると共に、前記系統電気量に前記ＤＣオフセット成分発生回路からのＤＣオフセット成分を重畳して出力する複数のアナログ入力回路と、
前記各アナログ入力回路からの出力を各々所定のタイミングでサンプリングしてディジタルデータとして出力するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器からのディジタルデータを用いてリレー演算を行う演算回路と、
を備え、
前記演算回路は、
前記ディジタルデータから前記各アナログ入力回路に対応したＤＣオフセット抽出分を求め、このＤＣオフセット抽出分と前記ＤＣオフセット成分との差分を演算することで前記各アナログ入力回路の不良を検出する不良検出部を有することを特徴とするディジタル形保護継電器。
【請求項２】
前記不良検出部には、所定の判定基準値が設定され、
前記不良検出部は、
前記差分の何れかが所定の判定基準値を超えている場合、前記各アナログ入力回路の何れかに不良が生じていることを検出し、
前記差分の全てが前記判定基準値を超えている場合、前記各アナログ入力回路の不良を検出しないことを特徴とする請求項１に記載のディジタル形保護継電器。
【請求項３】
前記不良検出部は、前記差分の何れかが前記判定基準値を超えている場合、前記判定基準値を超えたアナログ入力回路に不良が生じていることを検出することを特徴とする請求項２に記載のディジタル形保護継電器。
【請求項４】
前記不良検出部には、前記各アナログ入力回路に不良が生じているか否かを判定する第１の判定基準値と、前記第１の判定基準値より小さい値に設定され電力系統側に原因があるか否かを判定する第２の判定基準値とが設定され、
前記不良検出部は、
前記差分の何れかが前記第１の判定基準値を超え、かつ、前記第１の判定基準値を超えた差分以外の差分が前記第２の判定基準値以下の場合、前記各アナログ入力回路の何れかに不良が生じていることを検出し、
前記差分の何れかが前記第１の判定基準値を超え、かつ、前記差分の全てが前記第２の判定基準値を超えている場合、前記各アナログ入力回路の不良を検出しないことを特徴とする請求項１に記載のディジタル形保護継電器。
【請求項５】
前記不良検出部は、前記差分の何れかが前記第１の判定基準値を超え、かつ、前記第１の判定基準値を超えた差分以外の差分が前記第２の判定基準値以下の場合、前記第１の判定基準値を超えたアナログ入力回路に不良が生じていることを検出することを特徴とする請求項４に記載のディジタル形保護継電器。
【請求項６】
前記不良検出部には、所定の判定基準値が設定され、
前記不良検出部は、
前記差分の最大値と前記差分の最小値との差分を演算し、この差分が所定の判定基準値を超えている場合、前記各アナログ入力回路の何れかに不良が生じていることを検出し、この差分が前記判定基準値以下の場合、前記各アナログ入力回路の不良を検出しないことを特徴とする請求項１に記載のディジタル形保護継電器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力系統の故障の検出および除去、ならびに故障範囲の局限化を行うために、電力系統にて検出された系統電気量（電流、電圧）を常時監視している保護継電器に関し、特に、保護継電器本体に不良がないかを常時監視する自己監視機能を備えたディジタル形保護継電器に関するものである。
【背景技術】
【０００２】
一般的なディジタル形保護継電器は、保護継電器本体の不良により誤動作（監視対象の電力系統に異常が発生していないにも拘わらず遮断器に動作信号を不要に出力する）や、誤不動作（監視対象の電力系統に異常が発生しているにも拘わらず遮断器に動作信号を出力しない）を防止するために、自己監視機能を備え、この自己監視機能によって保護継電器に不良がないか常時チェックし、不良が検出された際には保護継電器の動作をロックすると同時に、監視用接点の出力を行うことによって外部に保護継電器に不良が生じていることを知らせる。
【０００３】
この自己監視機能のうち、特にアナログ入力回路（系統電気量に含まれる高調波成分の除去などを行う回路）の監視においては、電力系統にて検出された電気量によっては、保護継電器本体に不良が生じていないにも拘わらず、保護継電器の不良が誤検出される場合がある。このような不良誤検出の対策として、アナログ入力回路の監視に用いられるＤＣオフセット監視と呼ばれる手法は、アナログ入力回路にて系統電気量にＤＣオフセット成分を重畳し、アナログ・ディジタル（Ａ／Ｄ）変換後のディジタルデータからＤＣオフセット成分を抽出し、アナログ入力回路で重畳されたＤＣオフセット重畳分とディジタルデータから抽出されたＤＣオフセット抽出分とを比較することによって、ＤＣオフセット成分の変動（ＤＣオフセット重畳分とＤＣオフセット抽出分との差分）が一定値以下であることをチェックする。そして、アナログ入力回路の不良時は、アナログ入力回路の不良に伴ってＤＣオフセット成分の差分が大きくなるため、保護継電器の不良を検出することができる。ただし、ＤＣオフセット成分が重畳された電流や電圧が電力系統において検出された場合や、入力周波数が低下した場合にもＤＣオフセット成分が変動するため、上記手法では、ＤＣオフセット成分の変動の要因が電力系統側にあるにも拘わらず、保護継電器の不良が誤検出される場合がある。
【０００４】
このような誤検出対策として、下記特許文献１に示される従来技術では、複数の保護継電器が、自己監視機能によって同じ内容の不良を同時に検出した場合、保護継電器の不良ではなく電力系統側に原因があると判断して、保護継電器の不良検出とはしないように構成されている。
【０００５】
また、下記特許文献２に示される従来技術は、不良検出方法が異なるものの、複数のチャンネルのうち不良を検出したチャンネル数によって、不良の有無を判定するように構成されている。なお、チャンネルとは、系統電気量を保護継電器内で使用できる適切な電圧・電流信号に変換する１つの入力変換部に対応付けて配設されるアナログ入力回路の単位を表す。例えば、１つの入力変換部に対してアナログ入力回路が２重化されている場合、これらのアナログ入力回路群が１つのチャンネルとなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−１８２２７３号公報（図１など）
【特許文献２】特開２００１−２８８２９号公報（段落「００１４」など）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に示される従来技術では、保護継電器の不良誤検出を回避するためには、２台以上の保護継電器が必要という課題があった。また、上記特許文献２に示される従来技術では、１台の保護継電器で保護継電器の不良誤検出を回避することができるものの、チャンネルが複数必要となるため、チャンネルが１つしかない場合や、チャンネルが複数あっても運用の際に１つのチャネルのみに系統電気量（入力変換器の出力）が取り込まれるような場合には、アナログ入力回路（すなわち保護継電器）の不良誤検出を回避することができないという課題があった。
【０００８】
また、上記特許文献１、２に示される従来技術では、例えば、保護継電器外部からのサージや衝撃等によって、複数の保護継電器が同時に不良となった場合や、保護継電器内の複数の入力チャンネルが同時に不良になった場合には、保護継電器本体に不良が発生しているにも拘わらず、電力系統側に原因があるとして保護継電器に生じた不良を確定しないおそれがあるという課題があった。
【０００９】
本発明は、上記に鑑みてなされたものであって、保護継電器の不良誤検出を回避することができると共に、保護継電器の不良検出を不要にロックすることがないディジタル形保護継電器を得ることを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、本発明は、電力系統で検出された系統電気量に重畳されるＤＣオフセット成分を発生するＤＣオフセット成分発生回路と、前記系統電気量に前記ＤＣオフセット成分発生回路からのＤＣオフセット成分を重畳して出力する複数のアナログ入力回路と、前記各アナログ入力回路からの出力を各々所定のタイミングでサンプリングしてディジタルデータとして出力するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器からのディジタルデータを用いてリレー演算を行う演算回路と、を備え、前記演算回路は、前記ディジタルデータから前記各アナログ入力回路に対応したＤＣオフセット抽出分を求め、このＤＣオフセット抽出分と前記ＤＣオフセット成分との差分を演算することで前記各アナログ入力回路の不良を検出する不良検出部を有することを特徴とする。
【発明の効果】
【００１１】
この発明によれば、自己監視機能として複数のアナログ入力回路からの出力を用いてアナログ入力回路の不良を個別に検出するようにしたので、保護継電器の不良誤検出を回避することができると共に、保護継電器の不良検出を不要にロックすることがない、という効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態１〜４にかかるディジタル形保護継電器の構成図である。
【図２】図２は、ＤＣオフセット監視の原理を説明するための図である。
【図３】図３は、１つのチャンネル内の各アナログ入力回路の出力から抽出されたＤＣオフセット抽出分を表す図である。
【図４】図４は、本発明の実施の形態１にかかる不良誤検出を防止するためのロジック回路の構成図である。
【図５】図５は、本発明の実施の形態２にかかる不良誤検出を防止するためのロジック回路の構成図である。
【図６】図６は、図５に示されるロジック回路の動作を説明するための図である。
【図７】図７は、本発明の実施の形態３にかかる不良誤検出を防止するためのロジック回路の構成図である。
【図８】図８は、本発明の実施の形態４にかかる不良誤検出を防止するためのロジック回路の構成図である。
【図９】図９は、図８に示されるロジック回路の動作を説明するための図である。
【発明を実施するための形態】
【００１３】
以下に、本発明にかかるディジタル形保護継電器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１４】
実施の形態１．
図１は、本発明の実施の形態１〜４にかかるディジタル形保護継電器（以下「保護継電器」）１の構成図であり、図２は、ＤＣオフセット監視の原理を説明するための図である。
【００１５】
図１に示される保護継電器１は、主たる構成として、複数の入力変換部１０−１〜１０−ｎ（ｎは２以上の整数）と、複数のチャンネル１２−１〜１２−ｎ（ｎは２以上の整数）と、ＤＣオフセット成分発生回路１１と、マルチプレクサ１７と、Ａ／Ｄ変換器１３と、演算回路１４と、出力回路１５と、監視異常出力回路１６とを有して構成されている。
【００１６】
一般的な保護継電器１では、１つの入力変換部１０−１〜１０−ｎからの出力が１つのアナログ入力回路に入力されるが、保護継電器１の種類によっては図１に示されるように、１つの入力変換部１０−１〜１０−ｎの出力が２以上のアナログ入力回路２０−１〜２０−ｎに入力されるように構成されているものもある。
【００１７】
このように、１つの入力変換部１０−１〜１０−ｎに対して２以上のアナログ入力回路２０−１〜２０−ｎが多重化された保護継電器１は、広範囲の電流・電圧入力（系統電気量）に対し分解能が比較的粗く（１０ビットや１２ビット）、かつ、安価なＡ／Ｄ変換器１３を使用する場合に用いられる。すなわち、図１に示される保護継電器１は、ゲインの異なる２以上のアナログ入力回路２０−１〜２０−ｎを多重化し、入力（系統電気量）の大きさに応じて各アナログ入力回路２０−１〜２０−ｎを切り替えることによって見掛け上の量子化誤差を小さくする場合や、同じゲインのアナログ入力回路２０−１〜２０−ｎを複数用いて信頼性の向上を図るときに用いられる。
【００１８】
各入力変換部１０−１〜１０−ｎには、それぞれ複数のアナログ入力回路２０−１〜２０−ｎが接続され、これらのアナログ入力回路２０−１〜２０−ｎ群は、それぞれ１つのチャンネル１２−１〜１２−ｎを成す。
【００１９】
各入力変換部１０−１〜１０−ｎは、系統電気量を保護継電器１内で使用できる適切な電圧・電流信号に変換する。各入力変換部１０−１〜１０−ｎの出力信号は、チャンネル１２−１〜１２−ｎ内のアナログ入力回路２０−１〜２０−ｎに入力される。また、ＤＣオフセット成分発生回路１１から出力されたＤＣオフセット成分Ａは、チャンネル１２−１〜１２−ｎ内の各アナログ入力回路２０−１〜２０−ｎに入力されると共に、演算回路１４にも入力される。
【００２０】
各アナログ入力回路２０−１〜２０−ｎは、入力変換部１０−１〜１０−ｎからの出力信号の中から保護継電器１の演算に都合の悪い高調波（ノイズ）成分を除去すると共に、オペアンプ回路（図示せず）で入力変換部１０−１〜１０−ｎからの出力信号を増幅する。さらに、各アナログ入力回路２０−１〜２０−ｎは、図２に示されるように、入力変換部１０−１〜１０−ｎからの出力信号に、ＤＣオフセット成分発生回路１１からのＤＣオフセット成分Ａを重畳してマルチプレクサ１７へ出力する。
【００２１】
各チャンネル１２−１〜１２−ｎからの出力は、マルチプレクサ１７で交互に取り出されてＡ／Ｄ変換器１３へ送出される。Ａ／Ｄ変換器１３は、マルチプレクサ１７からのデータを所定のタイミングでＡ／Ｄ変換し、ディジタルデータを演算回路１４に出力する。
【００２２】
演算回路１４では、Ａ／Ｄ変換器１３からのディジタルデータを用いてリレー演算が行われ、その演算結果は出力回路１５を介して外部に出力される。また、演算回路１４は、各アナログ入力回路２０−１〜２０−ｎの不良を検出する不良検出部１９を有する。
【００２３】
不良検出部１９は、Ａ／Ｄ変換器１３からのディジタルデータの中から、ディジタルフィルター演算によってアナログ入力回路２０−１〜２０−ｎに対応したＤＣオフセット抽出分Ａ１〜Ａｎを求める。さらに、不良検出部１９は、アナログ入力回路２０−１〜２０−ｎに重畳されたＤＣオフセット重畳分（Ａ）とＤＣオフセット抽出分Ａ１〜Ａｎとの差分Ｂ１〜Ｂｎを計算する。
【００２４】
差分Ｂ１〜Ｂｎが所定の判定基準値Ｋを超えた場合、不良検出部１９は、アナログ入力回路２０−１〜２０−ｎに不良が生じていると判定し、保護継電器１の動作出力をロックすると共に監視異常出力回路１６を動作させる。なお、判定基準値Ｋは、アナログ入力回路２０−１〜２０−ｎに不良があるか否かを判定可能な値（例えば、ＤＣオフセット重畳回路１１から出力されるＤＣオフセット成分の１０％程度に相当する値）や、アナログ入力回路２０−１〜２０−ｎ間のバラつきを考慮して決定される値であってもよい。
【００２５】
監視異常出力回路１６は、不良検出部１９からの不良検出信号ａを受信したとき外部に異常を通報する。
【００２６】
図３は、１つのチャンネル１２−１〜１２−ｎ内の各アナログ入力回路２０−１〜２０−ｎの出力から抽出されたＤＣオフセット抽出分Ａ１〜Ａｎを表す図である。図３に示されるように、Ａ／Ｄ変換器１３でディジタルデータに変換されたアナログ入力回路２０−１の出力と、Ａ／Ｄ変換器１３でディジタルデータに変換されたアナログ入力回路２０−２の出力と、Ａ／Ｄ変換器１３でディジタルデータに変換されたアナログ入力回路２０−ｎの出力とが示されている。これらの出力は、演算回路１４に取り込まれ、演算回路１４内の不良検出部１９では、これらの出力からＤＣオフセット成分が抽出される。図３の右側には、一例として、不良検出部１９で抽出されたＤＣオフセット抽出分Ａ１、Ａ２、Ａｎが示されている。
【００２７】
図４は、本発明の実施の形態１にかかる不良誤検出を防止するためのロジック回路の構成図である。図４には、実施の形態１にかかる不良検出部１９の構成要素の一部として、差分算出回路５０−１〜５０−ｎ、比較回路４０−１〜４０−ｎ、ＡＮＤ回路３０、ＯＲ回路３１、インヒビット付ＡＮＤ回路３２、およびＡＮＤ回路３３−１〜３３−ｎが示されている。
【００２８】
差分算出回路５０−１は、ＤＣオフセット重畳分（Ａ）とＤＣオフセット抽出分Ａ１との差分Ｂ１を求める。同様に、差分算出回路５０−２は、ＤＣオフセット重畳分（Ａ）とＤＣオフセット抽出分Ａ２との差分Ｂ２を求め、差分算出回路５０−ｎは、ＤＣオフセット重畳分（Ａ）とＤＣオフセット抽出分Ａｎとの差分Ｂｎを求める。
【００２９】
比較回路４０−１では、差分Ｂ１が判定基準値Ｋを超えたか否かが判定される。同様に、比較回路４０−２では、差分Ｂ２が判定基準値Ｋを超えたか否かが判定され、比較回路４０−ｎでは、差分Ｂｎが判定基準値Ｋを超えたか否かが判定される。
【００３０】
ＡＮＤ回路３０およびＯＲ回路３１には、それぞれ、差分Ｂ１〜Ｂｎと判定基準値Ｋとの比較結果が入力され、例えば、差分Ｂ１〜Ｂｎが判定基準値Ｋを超えている場合には「１」、差分Ｂ１〜Ｂｎが判定基準値Ｋ以下の場合には「０」、という比較結果が入力される。
【００３１】
インヒビット付ＡＮＤ回路３２には、ＡＮＤ回路３０からの出力が反転して入力され、かつ、ＯＲ回路３１からの出力が入力される。従って、ＡＮＤ回路３０の出力とＯＲ回路３１の出力が共に「１」の場合、インヒビット付ＡＮＤ回路３２の出力は「０」である。
【００３２】
ＡＮＤ回路３３−１には、インヒビット付ＡＮＤ回路３２の出力と比較回路４０−１の出力とが入力される。同様に、ＡＮＤ回路３３−２には、インヒビット付ＡＮＤ回路３２の出力と比較回路４０−２の出力とが入力され、ＡＮＤ回路３３−ｎには、インヒビット付ＡＮＤ回路３２の出力と比較回路４０−ｎの出力とが入力される。
【００３３】
以下、ＤＣオフセット監視の動作を説明する。
【００３４】
例えば、チャンネル１２−１内のアナログ入力回路２０−１〜２０−ｎの出力における差分Ｂ１〜Ｂｎが全て判定基準値Ｋを超えている場合、比較回路４０−１、４０−２、４０−ｎの出力は全て「１」となる。従って、ＡＮＤ回路３０の出力は「１」となり、インヒビット付ＡＮＤ回路３２の出力は「０」となり、ＡＮＤ回路３３−１〜３３−ｎの各出力は「０」となる。
【００３５】
ここで、比較回路４０−１、４０−２、４０−ｎの出力は全て「１」であるので、あたかも１つのチャンネル１２−１内の全てのアナログ入力回路２０−１〜２０−ｎに不良が生じているように見えるが、ＡＮＤ回路３０の出力が「１」であるため、不良検出部１９は、電力系統側に原因があるとしてアナログ入力回路２０−１〜２０−ｎの不良とは判定しない。すなわち、不良検出部１９は、保護継電器１の不良誤検出を防止する。
【００３６】
一方、各チャンネル１２−１〜１２−ｎ内の１以上のアナログ入力回路２０−１、２０−２のＤＣオフセットの差分が判定基準値Ｋ以下の場合、インヒビット付ＡＮＤ回路３２の出力は「１」となる。例えば、チャンネル１２−１内のアナログ入力回路２０−１、２０−２の差分Ｂ１、Ｂ２が判定基準値Ｋ以下であり、チャンネル１２−１内のアナログ入力回路２０−ｎの差分Ｂｎが判定基準値Ｋを超えている場合、比較回路４０−１、４０−２の出力は「０」、４０−ｎの出力は「１」となる。従って、ＡＮＤ回路３０の出力は「０」、ＯＲ回路３１の出力は「１」となり、インヒビット付ＡＮＤ回路３２の出力は「１」となる。また、ＡＮＤ回路３３−１、３３−２の出力は「０」となり、ＡＮＤ回路３３−ｎの出力は「１」となる。この場合、チャンネル１２−１内のアナログ入力回路２０−ｎに不良が生じている状態であるため、不良検出部１９は、保護継電器１の動作出力をロックすると共に、不良検出信号ａを出力することで監視異常出力回路１６を動作させる。
【００３７】
なお、入力変換部１０−１〜１０−ｎの不良によってＤＣオフセット成分が変動する可能性は低いため、不良検出部１９のＤＣオフセット監視によって不良が検出される要因は、大別して２つ有る。一方は、アナログ入力回路２０−１〜２０−ｎの不良であり、他方は、保護継電器１の外部におけるＤＣオフセット成分の変動（保護継電器１に入力される電流や電圧へのＤＣオフセット成分の重畳や入力周波数の低下など）である。また、保護継電器１本体の不良は、外部環境に関係なく突発的に発生するもののほか、保護継電器１外部からのサージや衝撃等によって引き起こされるものもある。この場合、複数の保護継電器１あるいは複数のチャンネル１２−１〜１２−ｎが同時に不良になることは十分に考えられる。
【００３８】
従来技術は、複数台の保護継電器１や複数のチャンネル１２−１〜１２−ｎで同じ不良が発生しているか否かを基準にして、不良検出の要因を特定するように構成されている。ただし、保護継電器１の機種によっては、入力が１入力しかないものもあり、ある保護対象に対して１つの保護継電器１しか設置しないケースも多いため、不良検出の要因を特定することができない場合もある。
【００３９】
また、従来技術は、電力系統からのＤＣオフセット成分重畳や周波数変動によるアナログ入力回路２０−１〜２０−ｎの不良誤検出を防止するため、不良検出（この時点では保護継電器１の動作ロックや監視用接点の出力はしない）から不良確定（動作ロックや監視用接点の出力を行う）までの時間を長く（通常１０秒程度）設定している。ただし、発電機保護継電器のように低周波数の入力が長時間（例えば数分程度）継続するような場合、ＤＣオフセット成分が重畳されているように見えてしまい、保護継電器１本体に不良が生じていないにも拘わらず不良確定（アナログ入力回路２０−１〜２０−ｎの不良誤検出）に至ってしまうことがある。
【００４０】
実施の形態１にかかる保護継電器１は、自己監視機能として複数のアナログ入力回路２０−１〜２０−ｎからの出力を用いてアナログ入力回路２０−１〜２０−ｎの不良を個別に検出する不良検出部１９を備えるようにしたので、アナログ入力回路２０−１〜２０−ｎの不良によるＤＣオフセット成分の変動と電力系統側の原因で発生したＤＣオフセット成分の変動とを見分けることができる。
【００４１】
また、実施の形態１にかかる保護継電器１は、ＤＣオフセット成分の変動が電力系統側に起因するものである場合には、アナログ入力回路２０−１〜２０−ｎの不良誤検出を防止すると共に、アナログ入力回路２０−１〜２０−ｎが不良となった場合には、不良検出を不要にロックすることを防止するように構成されている。特に、実施の形態１にかかる自己監視機能である不良検出部１９を発電機保護継電器に適用した場合、低周波数の入力が長時間継続することに起因するアナログ入力回路２０−１〜２０−ｎの不良誤検出を回避することが可能である。
【００４２】
なお、不良検出部１９によるＤＣオフセット監視は、各チャンネル１２−１〜１２−ｎ内に多重化された全てのアナログ入力回路２０−１〜２０−ｎに対して行われる。そのため、保護継電器１内に２以上のチャンネル１２−１〜１２−ｎが設けられている場合でも、アナログ入力回路２０−１〜２０−ｎの不良を個別に検出することができると共に、電力系統側に原因がある場合にはアナログ入力回路２０−１〜２０−ｎの不良誤検出を防止することができる。
【００４３】
以上に説明したように、実施の形態１にかかる保護継電器１は、電力系統で検出された系統電気量に重畳されるＤＣオフセット成分Ａを発生するＤＣオフセット成分発生回路１１と、前記系統電気量に含まれるノイズを除去すると共に、系統電気量にＤＣオフセット成分発生回路１１からのＤＣオフセット成分Ａを重畳して出力する複数のアナログ入力回路２０−１〜２０−ｎと、各アナログ入力回路２０−１〜２０−ｎからの出力を各々所定のタイミングでサンプリングしてディジタルデータとして出力するＡ／Ｄ変換器１３と、Ａ／Ｄ変換器１３からのディジタルデータを用いてリレー演算を行う演算回路１４と、を備え、演算回路１４は、ディジタルデータから各アナログ入力回路２０−１〜２０−ｎに対応したＤＣオフセット抽出分Ａ１〜Ａｎを求め、このＤＣオフセット抽出分Ａ１〜ＡｎとＤＣオフセット成分Ａとの差分Ｂ１〜Ｂｎを演算することで各アナログ入力回路２０−１〜２０−ｎの不良を検出する不良検出部１９を有するようにしたので、１つのチャンネル１２−１〜１２−ｎを構成する複数のアナログ入力回路２０−１〜２０−ｎの不良によるＤＣオフセット成分の変動と電力系統側の原因で発生したＤＣオフセット成分の変動とを見分けることができる。
【００４４】
また、本実施の形態１にかかる不良検出部１９には、所定の判定基準値Ｋ（例えばアナログ入力回路２０−１〜２０−ｎに不良があるか否かを判定可能な値）が設定され、不良検出部１９は、図４に示されるインヒビット付ＡＮＤ回路３２によって、差分Ｂ１〜Ｂｎの何れかが判定基準値Ｋを超えている場合、各アナログ入力回路２０−１〜２０−ｎの何れかに不良が生じていることを検出し、差分Ｂ１〜Ｂｎの全てが判定基準値Ｋを超えている場合、各アナログ入力回路２０−１〜２０−ｎの不良を検出しないように構成されているので、各アナログ入力回路２０−１〜２０−ｎの不良検出を不要にロックすることを防止することができと共に各アナログ入力回路２０−１〜２０−ｎの不良誤検出を防止することができる。その結果、従来技術よりも信頼性の高い保護継電器１を得ることが可能である。
【００４５】
また、本実施の形態１にかかる不良検出部１９は、図４に示されるＡＮＤ回路３３−１〜３３−ｎによって、差分Ｂ１〜Ｂｎの何れかが判定基準値Ｋを超えている場合、判定基準値Ｋを超えたアナログ入力回路２０−１〜２０−ｎに不良が生じていることを検出するようにしたので、不良となったアナログ入力回路２０−１〜２０−ｎを容易に特定することが可能である。その結果、不良となった各アナログ入力回路２０−１〜２０−ｎを容易に特定することができ、メンテナンスコストを低減することが可能となる。
【００４６】
実施の形態２．
実施の形態１にかかる保護継電器１では、１つの判定基準値Ｋを用いてアナログ入力回路２０−１〜２０−ｎの不良を検出するように構成されているが、例えば、電力系統側に原因があるか否か判定するための値とアナログ入力回路２０−１〜２０−ｎに不良があるか否かを判定するための値とを同じ値に設定した場合、アナログ入力回路２０−１〜２０−ｎ間のバラつきによって、実際には電力系統側に原因があるにも拘わらず、あるアナログ入力回路の出力における差分Ｂ１〜Ｂｎが判定基準値Ｋを超えてしまい、アナログ入力回路２０−１の不良と判断（不良誤検出）される可能性がある。実施の形態２にかかる保護継電器１は、値の異なる２つの第１の判定基準値Ｋ２、第２の判定基準値Ｋ１を用いることによって、アナログ入力回路２０−１〜２０−ｎ間のバラつきに起因する保護継電器１の不良誤検出を防止するように構成されている。以下、実施の形態１と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
【００４７】
図５は、本発明の実施の形態２にかかる不良誤検出を防止するためのロジック回路の構成図であり、図６は、図５に示されるロジック回路の動作を説明するための図である。図５には、実施の形態２にかかる不良検出部１９の構成要素の一部として、差分算出回路５０−１〜５０−ｎ、比較回路４１−１〜４１−ｎ、比較回路４２−１〜４２−ｎ、ＡＮＤ回路３０、ＯＲ回路３１、インヒビット付ＡＮＤ回路３２、およびＡＮＤ回路３３−１〜３３−ｎが示されている。
【００４８】
比較回路４２−１、４２−２、４２−ｎには、それぞれ、アナログ入力回路２０−１〜２０−ｎに不良があるか否かを判定する第１の判定基準値Ｋ２が設定されている。また、比較回路４１−１、４１−２、４１−ｎには、それぞれ、第１の判定基準値Ｋ２より小さい値に設定され電力系統側に原因があるか否かを判定する第２の判定基準値Ｋ１が設定されている。
【００４９】
比較回路４２−１では、差分Ｂ１が第１の判定基準値Ｋ２を超えたか否かが判定される。同様に、比較回路４２−２では、差分Ｂ２が第１の判定基準値Ｋ２を超えたか否かが判定され、比較回路４２−ｎでは、差分Ｂｎが第１の判定基準値Ｋ２を超えたか否かが判定される。
【００５０】
比較回路４１−１では、差分Ｂ１が第２の判定基準値Ｋ１を超えたか否かが判定される。同様に、比較回路４１−２では、差分Ｂ２が第２の判定基準値Ｋ１を超えたか否かが判定され、比較回路４１−ｎでは、差分Ｂｎが第２の判定基準値Ｋ１を超えたか否かが判定される。
【００５１】
ＡＮＤ回路３０には、差分Ｂ１〜Ｂｎと第２の判定基準値Ｋ１との比較結果が入力され、例えば、差分Ｂ１〜Ｂｎが第２の判定基準値Ｋ１を超えている場合には「１」、差分Ｂ１〜Ｂｎが第２の判定基準値Ｋ１以下の場合には「０」、という比較結果が入力される。
【００５２】
ＯＲ回路３１には、差分Ｂ１〜Ｂｎと第１の判定基準値Ｋ２との比較結果が入力され、例えば、差分Ｂ１〜Ｂｎが第１の判定基準値Ｋ２を超えている場合には「１」、差分Ｂ１〜Ｂｎが第１の判定基準値Ｋ２以下の場合には「０」、という比較結果が入力される。
【００５３】
以下、図６を用いて実施の形態２にかかる不良検出部１９のＤＣオフセット監視の動作を説明する。
【００５４】
図６（ａ）において、例えばチャンネル１２−１内のアナログ入力回路２０−１の出力における差分Ｂ１が第１の判定基準値Ｋ２を超えており、チャンネル１２−１内のアナログ入力回路２０−２、２０−ｎの各出力における差分Ｂ２、Ｂｎが第１の判定基準値Ｋ２未満かつ第２の判定基準値Ｋ１を超えている状態を仮定する。この場合、図５に示される比較回路４１−１、４２−１４１−２、４１−ｎの出力は「１」となり、比較回路４２−２、４２−ｎの出力は「０」となる。従って、ＡＮＤ回路３０の出力は「１」となり、インヒビット付ＡＮＤ回路３２の出力は「０」となり、ＡＮＤ回路３３−１〜３３−ｎの各出力は「０」となる。
【００５５】
ここで、差分Ｂ１がアナログ入力回路２０−１〜２０−ｎが不良と判定するレベルである第１の判定基準値Ｋ２を超えたことによってＯＲ回路３１の出力が「１」となっているものの、差分Ｂ２、Ｂｎも第２の判定基準値Ｋ１を超えたことによってＡＮＤ回路３０の出力が「１」となっている。そのため、不良検出部１９は、差分Ｂ１が第１の判定基準値Ｋ２を超えた要因が電力系統側にあり、アナログ入力回路２０−１〜２０−ｎ間にバラつきがあるものとしてアナログ入力回路２０−１の不良とは判定しない。
【００５６】
図６（ｂ）において、チャンネル１２−１内のアナログ入力回路２０−１の出力における差分Ｂ１が第１の判定基準値Ｋ２を超えており、チャンネル１２−１内のアナログ入力回路２０−２出力における差分Ｂ２が第１の判定基準値Ｋ２未満かつ第２の判定基準値Ｋ１を超えており、チャンネル１２−１内のアナログ入力回路２０−ｎの出力における差分Ｂｎは、第２の判定基準値Ｋ１以下である状態を仮定する。この場合、図５に示される比較回路４１−１、４２−１４１−２の出力は「１」となり、比較回路４２−２、４１−ｎ、４２−ｎの出力は「０」となる。従って、ＡＮＤ回路３０の出力は「０」、インヒビット付ＡＮＤ回路３２の出力は「１」、ＡＮＤ回路３３−１の出力は「１」、ＡＮＤ回路３３−２、３３−ｎの出力は「０」となる。
【００５７】
ここで、差分Ｂ１がアナログ入力回路２０−１〜２０−ｎが不良と判定するレベルである第１の判定基準値Ｋ２を超えたことによってＯＲ回路３１の出力が「１」となり、かつ、差分Ｂｎが第２の判定基準値Ｋ１以下であることによってＡＮＤ回路３０の出力が「０」となっている。そのため、不良検出部１９は、差分Ｂ１が第１の判定基準値Ｋ２を超えた要因がアナログ入力回路２０−１〜２０−ｎ間のバラつきではなく、アナログ入力回路２０−１に不良が発生している判定し、保護継電器１の動作出力をロックすると共に監視異常出力回路１６を動作させる。
【００５８】
なお、実施の形態２にかかる不良検出部１９によるＤＣオフセット監視は、実施の形態１と同様に、各チャンネル１２−１〜１２−ｎ内に多重化された全てのアナログ入力回路２０−１〜２０−ｎに対して行われる。
【００５９】
以上に説明したように、実施の形態２にかかる不良検出部１９には、各アナログ入力回路２０−１〜２０−ｎに不良があるか否かを判定する第１の判定基準値Ｋ２と、第１の判定基準値Ｋ２より小さい値に設定され電力系統側に原因があるか否かを判定する第２の判定基準値Ｋ１とが設定され、不良検出部１９は、図５に示されるインヒビット付ＡＮＤ回路３２によって、差分Ｂ１〜Ｂｎの何れかが第１の判定基準値Ｋ２を超え、かつ、第１の判定基準値Ｋ２を超えた差分Ｂ１〜Ｂｎ以外の差分Ｂ１〜Ｂｎが第２の判定基準値Ｋ１以下の場合、各アナログ入力回路２０−１〜２０−ｎの何れかに不良が生じていることを検出し、差分Ｂ１〜Ｂｎの何れかが第１の判定基準値Ｋ２を超え、かつ、差分Ｂ１〜Ｂｎの全てが第２の判定基準値Ｋ１を超えている場合、各アナログ入力回路２０−１〜２０−ｎの不良を検出しないようにしたので、各アナログ入力回路２０−１〜２０−ｎ間にバラつきがある場合でも、各アナログ入力回路２０−１〜２０−ｎの不良誤検出を防止することができると共に、各アナログ入力回路２０−１〜２０−ｎの不良検出を不要にロックすることを防止することができる。その結果、実施の形態１にかかる保護継電器１に比して、より信頼性の高い保護継電器１を得ることが可能である。
【００６０】
また、実施の形態２かかる不良検出部１９は、図５に示されるＡＮＤ回路３３−１〜３３−ｎによって、差分Ｂ１〜Ｂｎの何れかが第１の判定基準値Ｋ２を超え、かつ、第１の判定基準値Ｋ２を超えた差分Ｂ１〜Ｂｎ以外の差分Ｂ１〜Ｂｎが第２の判定基準値Ｋ１以下の場合、第１の判定基準値Ｋ２を超えたアナログ入力回路２０−１〜２０−ｎに不良が生じていることを検出するようにしたので、不良となったアナログ入力回路２０−１〜２０−ｎを容易に特定することが可能である。その結果、不良となった各アナログ入力回路２０−１〜２０−ｎを容易に特定することができ、メンテナンスコストを低減することが可能となる。
【００６１】
実施の形態３．
実施の形態２にかかる保護継電器１は、各チャンネル１２−１〜１２−ｎ内の複数のアナログ入力回路２０−１〜２０−ｎから出力における差分Ｂ１〜Ｂｎを用いてアナログ入力回路２０−１〜２０−ｎの不良を検出するように構成されていたが、実施の形態３にかかる保護継電器１は、各チャンネル１２−１〜１２−ｎに１つのアナログ入力回路２０が配設されている場合でも、２以上の各チャンネル１２−１〜１２−ｎからの出力を用いて、アナログ入力回路２０−１〜２０−ｎの不良を検出するように構成されている。以下、実施の形態１と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
【００６２】
図７は、本発明の実施の形態３にかかる不良誤検出を防止するためのロジック回路の構成図である。図７に示されるチャンネル１２−１には、１つのアナログ入力回路２０が配設され、同様に、チャンネル１２−２およびチャンネル１２−ｎには、それぞれアナログ入力回路２０が配設されている。
【００６３】
図７に示される演算回路１４には、実施の形態２にかかる演算回路１４と同様の不良検出部１９が設けられており、この不良検出部１９は、第１の判定基準値Ｋ２、第２の判定基準値Ｋ１を用いることによって、各チャンネル１２−１〜１２−ｎのバラつき（すなわちアナログ入力回路２０のバラつき）に起因する不良誤検出を防止する。また、不良検出部１９は、アナログ入力回路２０に不良が発生している判定した場合、保護継電器１の動作出力をロックすると共に監視異常出力回路１６を動作させる。
【００６４】
上記特許文献２に示される従来技術は、特許文献２の段落「００１４」に記載されているように、複数存在するチャンネルの内、不良を検出したチャンネル数により不良の有無を推定し、不良であると推定されたとき監視手段より監視不良信号を出力するように構成されている。ただし、この従来技術では、チャンネル１２−１〜１２−ｎ間のバラつきがある場合、電力系統側に原因があるにも拘わらず不要に不良検出する場合がある。
【００６５】
実施の形態３にかかる保護継電器１は、実施の形態２と同様の不良検出部１９を有するようにしたので、チャンネル１２−１〜１２−ｎ間のバラつきがある場合でも、各チャンネル１２−１〜１２−ｎの不良誤検出を防止することができると共に、各チャンネル１２−１〜１２−ｎの不良検出を不要にロックすることを防止することができる。その結果、実施の形態２にかかる保護継電器２と同様に、信頼性の高い保護継電器１を得ることが可能である。
【００６６】
実施の形態４．
電力系統側に原因があってＤＣオフセット成分が変動する場合、１つのチャンネル（例えばチャンネル１２−１）内に多重化されたアナログ入力回路２０−１〜２０−ｎからの出力におけるＤＣオフセット成分の変動分は、ほぼ同じレベルとなる。これは、図１に示されるように、アナログ入力回路２０−１〜２０−ｎの前段に設けられた入力変換部１０−１〜１０−ｎおよび電力系統からの入力が１つしかないためである。換言すると、１つの入力変換部（例えば１０−１）に対してアナログ入力回路２０−１〜２０−ｎが多重化されているためである。実施の形態４にかかる保護継電器１は、１つのチャンネル内に多重化されたアナログ入力回路２０−１〜２０−ｎからの出力におけるＤＣオフセット成分の変動幅をそれぞれ算出することによって、アナログ入力回路２０−１〜２０−ｎの不良誤検出を防止するように構成されている。以下、実施の形態１、２と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
【００６７】
図８は、本発明の実施の形態４にかかる不良誤検出を防止するためのロジック回路の構成図であり、図９は、図８に示されるロジック回路の動作を説明するための図である。図８には、実施の形態４にかかる不良検出部１９の構成要素の一部として、差分算出回路５０−１〜５０−ｎ、最大値算出回路５０、最小値算出回路６０、差分算出回路７０、および比較回路８０が示されている。
【００６８】
最大値算出回路５０は、差分算出回路５０−１〜５０−ｎからの差分Ｂ１〜Ｂｎを取り込み、これらの差分Ｂ１〜Ｂｎの中で最大のものを最大値ＸＢｍａｘとして算出する。最小値算出回路６０は、差分算出回路５０−１〜５０−ｎからの差分Ｂ１〜Ｂｎを取り込み、これらの差分Ｂ１〜Ｂｎの中で最小のものを最小値ＸＢｍｉｎとして算出する。
【００６９】
差分算出回路７０は、最大値ＸＢｍａｘと最小値ＸＢｍｉｎと差分Ｂ（変動幅）を求める。比較回路８０では、最大値ＸＢｍａｘと最小値ＸＢｍｉｎと差分Ｂが判定基準値Ｋ３を超えたか否かが判定される。判定基準値Ｋ３は、実施の形態１にかかる判定基準値Ｋと同様に、アナログ入力回路２０に不良があるか否かを判定可能な値として比較回路８０に設定されている。
【００７０】
以下、図９を用いて実施の形態４にかかる不良検出部１９のＤＣオフセット監視の動作を説明する。
【００７１】
図９（ａ）において、例えばチャンネル１２−１内のアナログ入力回路２０−１の出力における差分Ｂ１が最大値ＸＢｍａｘを示し、チャンネル１２−１内のアナログ入力回路２０−ｎの出力における差分Ｂｎが最小値ＸＢｍｉｎを示している状態を仮定する。そして、最大値ＸＢｍａｘと最小値ＸＢｍｉｎとの差分Ｂは、アナログ入力回路２０−１〜２０−ｎが不良と判定するレベルである判定基準値Ｋ３以下である。この場合、不良検出部１９は、最大値ＸＢｍａｘと最小値ＸＢｍｉｎとの差分Ｂが判定基準値Ｋ３を超えた要因が電力系統側にあり、アナログ入力回路２０−１〜２０−ｎ間のバラつきがあるものとしてアナログ入力回路２０−１の不良とは判定しない。すなわち、不良検出部１９は、不良誤検出を防止する。
【００７２】
一方、図９（ｂ）において、最大値ＸＢｍａｘと最小値ＸＢｍｉｎとの差分Ｂは、アナログ入力回路２０−１〜２０−ｎが不良と判定するレベルである判定基準値Ｋ３を超えている。複数のアナログ入力回路２０−１〜２０−ｎが同時に不良となった場合、不良の程度は、アナログ入力回路２０−１〜２０−ｎの出力における差分Ｂ１〜Ｂｎの大きさとして現れる。そのため、差分Ｂ１の値が最大であるアナログ入力回路２０−１と差分Ｂｎの値が最小のアナログ入力回路２０−ｎとの間では、最大値ＸＢｍａｘと最小値ＸＢｍｉｎとの差分Ｂがある程度大きくなる。そして、最大値ＸＢｍａｘと最小値ＸＢｍｉｎとの差分Ｂが判定基準値Ｋ３を超えた場合、不良検出部１９は、保護継電器１の不良検出を不要にロックすることなく、アナログ入力回路２０−１の不良を正しく検出する。
【００７３】
なお、実施の形態４にかかる不良検出部１９によるＤＣオフセット監視は、実施の形態１と同様に、各チャンネル１２−１〜１２−ｎ内に多重化された全てのアナログ入力回路２０−１〜２０−ｎに対して行われる。
【００７４】
以上に説明したように、実施の形態４にかかる不良検出部１９には、所定の判定基準値Ｋ３が設定され、不良検出部１９は、差分Ｂ１〜Ｂｎの最大値ＸＢｍａｘと差分Ｂ１〜Ｂｎの最小値ＸＢｍｉｎとの差Ｂを演算し、この差分Ｂが判定基準値Ｋ３（例えば実施の形態１にかかる判定基準値Ｋと同様の判定基準値）を超えている場合、各アナログ入力回路２０−１〜２０−ｎの何れかに不良が生じていることを検出し、この差分Ｂが判定基準値Ｋ３以下の場合、各アナログ入力回路２０−１〜２０−ｎの不良を検出しないようにしたので、実施の形態１〜３にかかる不良検出部１９と同様に、各アナログ入力回路２０−１〜２０−ｎの不良誤検出を防止することができると共に、各アナログ入力回路２０−１〜２０−ｎの不良検出を不要にロックすることを防止することができる。また、実施の形態４にかかる保護継電器１は、実施の形態１〜３にかかる保護継電器１よりも回路構成を簡素化することが可能である。
【００７５】
なお、実施の形態１〜４では、一例として演算回路１４内に不良検出部１９が設けられているが、演算回路１４外に不良検出部１９を設けるように構成してもよい。また、実施の形態１〜４にかかる保護継電器１は、本発明の内容の一例を示すものであり、更なる別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは無論である。
【産業上の利用可能性】
【００７６】
以上のように、本発明は、ディジタル形保護継電器に適用可能であり、特に、遮断器の開放後に発生する共振電流が変圧器の一端のＣＴだけに流れても不要動作を回避することができる発明として有用である。
【符号の説明】
【００７７】
１  保護継電器
１０−１、１０−２、１０−ｎ  入力変換部
１１  ＤＣオフセット成分発生回路
１２−１、１２−２、１２−ｎ  チャンネル
１３  Ａ／Ｄ変換器
１４  演算回路
１５  出力回路
１６  監視異常出力回路
１７  マルチプレクサ
１９  不良検出部
２０−１、２０−２、２０−ｎ  アナログ入力回路
３０、３３−１、３３−２、３３−ｎ  ＡＮＤ回路
３１  ＯＲ回路
３２  インヒビット付ＡＮＤ回路
４０−１、４０−２、４０−ｎ、４１−１、４１−２、４１−ｎ、４２−１、４２−２、４２−ｎ、８０  比較回路
５０  最大値算出回路
５０−１、５０−２、５０−ｎ、７０  差分算出回路
６０  最小値算出回路
ａ  不良検出信号
Ａ  ＤＣオフセット成分
Ａ１、Ａ２、Ａｎ  ＤＣオフセット抽出分
Ｂ  最大値と最小値との差分
Ｂ１〜Ｂｎ  差分
Ｋ、Ｋ３  判定基準値
Ｋ１  第２の判定基準値
Ｋ２  第１の判定基準値
ＸＢｍａｘ  最大値
ＸＢｍｉｎ  最小値
【図１】
2013066261.tif 000003
【図２】
2013066261.tif 000004
【図３】
2013066261.tif 000005
【図４】
2013066261.tif 000006
【図５】
2013066261.tif 000007
【図６】
2013066261.tif 000008
【図７】
2013066261.tif 000009
【図８】
2013066261.tif 000010
【図９】
2013066261.tif 000011