(57)【要約】【課題】装置構成における電気的接続を劣化させることなく、酸素欠陥に起因したキャリアトラップの生成を十分に抑制して、良好なチャネルの伝導性を実現する半導体装置を得る。【解決手段】電界効果型トランジスタは、絶縁性基板１上に、例えばＩｎ−Ｓｎ−Ｏ（ＩＴＯ）、Ｉｎ−Ｚｎ−Ｏ（ＩＺＯ）、Ｇａ−Ｚｎ−Ｏ（ＧＺＯ）、Ａｌ−Ｚｎ−Ｏ（ＡＺＯ）等から選ばれた透明金属酸化物からなるソース電極２及びドレイン電極３が形成され、更に亜鉛を含有する酸化物半導体膜４（第１の酸化物半導体層４ａと、第１の酸化物半導体層４ａの一方の面に積層される第２の酸化物絶縁体層４ｂ及び他方の面に積層される第２の酸化物絶縁体層４ｃを備えてなる）と、酸化物半導体膜４上にゲート絶縁膜５を介したゲート電極６とが設けられて構成される。【選択図】図１
2013172031.tif 000002
【特許請求の範囲】
【請求項１】
透明金属酸化物を材料とする一対の電極と、
双方の前記電極と電気的に接する、亜鉛を含有する酸化物半導体膜と
を含むことを特徴とする半導体装置。
【請求項２】
前記酸化物半導体膜上に形成された絶縁膜を更に含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記酸化物半導体膜は、
亜鉛を含有する第１の酸化物半導体層と、
前記第１の酸化物半導体層の少なくとも一方の面に積層された、亜鉛を含有する第２の酸化物半導体層と
を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記酸化物半導体膜は、
亜鉛を含有する第１の酸化物半導体層と、
前記第１の酸化物半導体層の一方の面及び他方の面にそれぞれ積層された、亜鉛を含有する第２の酸化物半導体層と
を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記第１の酸化物半導体層は非晶質であることを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
透明金属酸化物を材料として、一対の電極を形成する工程と、
双方の前記電極と電気的に接するように、亜鉛を含有する酸化物半導体膜を形成する工程と、
酸素雰囲気中において、前記酸化物半導体膜をアニール処理する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記アニール処理の温度を、２００℃以上４００℃以下の範囲内の値とすることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記酸化物半導体膜上に絶縁膜を形成する工程を更に含むことを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【請求項９】
前記酸化物半導体膜及び前記絶縁膜をIn Situで連続して形成することを特徴とする請求項６〜８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記アニール処理を、前記絶縁膜を形成した後に行うことを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、亜鉛を含む酸化物半導体を用いた光学デバイス及び電子デバイスの研究開発が行われている。酸化物半導体は、非晶質であっても、同じ非晶質のシリコン半導体と比べてキャリアの移動度が高い。非晶質の酸化物半導体膜は、例えば、室温でスパッタリング法を用いて形成することができるので、大きな面積の酸化物半導体膜を大量に生産することが可能であると考えられている。亜鉛を含む酸化物半導体の例として、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含む非晶質（アモルファス）な酸化物半導体（ａ−ＩＧＺＯ）が挙げられる。ａ−ＩＧＺＯを用いた電界効果型トランジスタを、樹脂性フィルム等のフレキシブルな絶縁性基板上に形成することが提案されており、そのような電界効果型トランジスタが、６ｃｍ2／Ｖｓ〜７ｃｍ2／Ｖｓの電界効果移動度を示すことが報告されている。
【０００３】
ａ−ＩＧＺＯ等の酸化物半導体には、可視光を透過する性質を有するものがあるので、このような酸化物半導体を用いて、フラットパネルディスプレイ用の電界効果型トランジスタを開発することも行われている。
また、ａ−ＩＧＺＯの価電子帯と伝導帯との間のエネルギーギャップは約３ｅＶであり、ａ−ＩＧＺＯを用いた電界効果型トランジスタは、優れた絶縁破壊電圧特性を示すことが期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−０６２５４３号公報
【特許文献２】特開２００５−７２０６７号公報
【特許文献３】特開２００２−７６３５６号公報
【非特許文献】
【０００５】
【非特許文献１】J．Nishii et al., Jpn．J．Appl．Phys．Vol42，L347（2003）
【非特許文献２】K．Nomura et al., Nature（London）Vol432, p488（2004）
【非特許文献３】K．Nomura ｅｔ al., Appl.Phys.Lett.92, 202117（2008）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ａ−ＩＧＺＯを含む酸化物半導体中には酸素欠陥が生じ易く、その欠陥に起因してキャリアが生成される。これは、例えばｎ型の酸化物半導体では、酸素欠陥があると、金属原子から供給される電子を受け取る酸素原子が存在しないので、欠陥起因の電子がキャリアとして生成されるためである。例えば、ａ−ＩＧＺＯでは、表面から数ｎｍまでの深さの領域に１０20／ｃｍ3以上のキャリア濃度を有する酸素欠乏領域が存在するという報告がある。従って、酸化物半導体を用いた電界効果型トランジスタでは、酸素欠陥に起因したキャリアの生成を抑制することが求められる。
【０００７】
また、電界効果型トランジスタの絶縁破壊電圧を向上するために、ゲート絶縁体層の物理的な厚さを厚くすることが可能な高誘電（High-k）材料を用いることがある。High-k材料を含むゲート絶縁体層を室温で形成した場合には、通常、多結晶のゲート絶縁体層が得られる。そして、多結晶のゲート絶縁体層が、非晶質の酸化物半導体層上に形成された場合、ゲート絶縁体層と酸化物半導体層との界面には、酸素欠陥に起因したキャリアトラップが生成される。このキャリアトラップよって、トランジスタのヒステリシスの発生、オンオフ比の低下、又はノーマリーオン等の不具合が生じる場合がある。
【０００８】
上述の問題に対処すべく、ａ−ＩＧＺＯを含む酸化物半導体の少なくとも一方の面にＺｎＭｇＯ等の亜鉛を含む酸化物半導体を積層することが考えられる。この構造を採ることにより、酸化物半導体中の酸素欠陥を補償し、その欠陥に起因したキャリアトラップの生成を抑制することが期待される。
【０００９】
上記の構造をａ−ＩＧＺＯを用いた電界効果型トランジスタに適用して、例えばゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上にＺｎＭｇＯ等の亜鉛を含む酸化物半導体層を介してａ−ＩＧＺＯを含む酸化物半導体層を形成することが考えられる。このトランジスタでは、酸素欠陥に起因したキャリアトラップの生成をある程度は抑えることは期待できる。しかしながら、当該キャリアの生成の十分な抑制という所期の効果を確実に得るには、更なる技術的な工夫を要することが判明した。しかもこのような技術的な工夫を重ねると、装置構成における電気的接続を劣化させるという不都合が生じることが懸念される。
【００１０】
本発明は、上記の課題に鑑みてなされたものであり、装置構成における電気的接続を劣化させることなく、酸素欠陥に起因したキャリアトラップの生成を十分に抑制して、良好なチャネルの伝導性を実現する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
半導体装置の一態様は、透明金属酸化物を材料とする一対の電極と、双方の前記電極と電気的に接する、亜鉛を含有する酸化物半導体膜とを含む。
【００１２】
半導体装置の製造方法の一態様は、透明金属酸化物を材料として、一対の電極を形成する工程と、双方の前記電極と電気的に接するように、亜鉛を含有する酸化物半導体膜を形成する工程と、酸素雰囲気中において、前記酸化物半導体膜をアニール処理する工程とを含む。
【発明の効果】
【００１３】
上記の諸態様によれば、装置構成における電気的接続を劣化させることなく、酸素欠陥に起因したキャリアトラップの生成を十分に抑制して、良好なチャネルの伝導性を実現する半導体装置を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態による電界効果型トランジスタの構成を示す概略断面図である。
【図２】本実施形態による電界効果型トランジスタの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、本実施形態による電界効果型トランジスタの製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、本実施形態による電界効果型トランジスタの製造方法を工程順に示す概略断面図である。
【発明を実施するための形態】
【００１５】
以下、半導体装置及びその製造方法の具体的な実施形態について、図面を参照しながら詳細に説明する。
【００１６】
（電界効果型トランジスタの構成）
図１は、本実施形態による電界効果型トランジスタの構成を示す概略断面図である。
この電界効果型トランジスタは、いわゆるトップゲート型であって、絶縁性基板１上にソース電極２及びドレイン電極３が形成され、更に亜鉛を含有する酸化物半導体膜４と、酸化物半導体膜４上にゲート絶縁膜５を介したゲート電極６とが設けられて構成される。
【００１７】
絶縁性基板１は、例えば絶縁樹脂等からなるものである。ソース電極２及びドレイン電極３は、絶縁性基板１上にパターン形成された一対の電極である。酸化物半導体膜４は、後述するように亜鉛（Ｚｎ）を含有する酸化物半導体層の積層構造とされており、絶縁性基板１上でソース電極２及びドレイン電極３と電気的に接するように形成される。酸化物半導体膜４は、ソース電極２及びドレイン電極３と確実に電気的接触することにより、チャネル層として機能する。
【００１８】
絶縁性基板１は、酸化物半導体膜４以外にキャリアの流れを防止する観点から電気的絶縁性の基板とされており、電界効果型トランジスタの製造工程中で施される熱処理に耐えられる材料であれば、特に制限なく用いることができる。特に、絶縁性基板１の形成材料として、可視光透過性を有するものを用いると、パネルディスプレイ装置等の可視光透過性が求められる用途に用いることができる観点から好ましい。なお、絶縁性基板１の代わりに、シリコン基板上に絶縁膜が形成された基板を用いても良い。
【００１９】
ソース電極２及びドレイン電極３は、酸素雰囲気中において２００℃程度〜６００℃程度で加熱しても酸化や拡散する懸念がなく、その材料自体の伝導性が高く、酸化物半導体膜４との接触抵抗が小さく確実なオーミック接触が得られる材料からなる。具体的には、透明金属酸化物、例えばＩｎ−Ｓｎ−Ｏ（ＩＴＯ）、Ｉｎ−Ｚｎ−Ｏ（ＩＺＯ）、Ｇａ−Ｚｎ−Ｏ（ＧＺＯ）、Ａｌ−Ｚｎ−Ｏ（ＡＺＯ）等から選ばれた１種又は複数種が挙げられる。本実施形態では、透明金属酸化物として例えばＩＴＯを例示し、膜厚は例えば５ｎｍ〜５００ｎｍ程度、ここでは５０ｎｍ程度である。
【００２０】
酸化物半導体膜４は、キャリアの供給源となるＺｎを含有しており、第１の酸化物半導体層４ａと、第１の酸化物半導体層４ａの両面（一方の面及び他方の面）を挟むように積層された第２の酸化物半導体層４ｂ，４ｃとの積層構造に形成される。
【００２１】
第１の酸化物半導体層４ａは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ，Ｉｎ−Ａｌ−Ｚｎ−Ｏ，Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ｃｕ−Ｚｎ−Ｏ，Ｉｎ−Ｔａ−Ｚｎ−Ｏ，Ｉｎ−Ｈｆ−Ｚｎ−Ｏから選ばれた材料からなる。ここでは例えば、非晶質（アモルファス）のＩｎ−Ｇａ−Ｚｎ−Ｏ（ａ−ＩＧＺＯ）からなる場合を例示し、膜厚は例えば５ｎｍ〜１００ｎｍ程度、ここでは２５ｎｍ程度である。第１の酸化物半導体層４ａのａ−ＩＧＺＯは、非晶質であっても、同じ非晶質のシリコン半導体と比べてキャリアの移動度が高い。また、非晶質であれば、第１の酸化物半導体層４ａを室温で形成することも容易である。なお、第１の酸化物半導体層としては、キャリアの供給源として、Ｚｎの代わりにＩｎ又はＧａ等の金属元素を含有する酸化物半導体で形成しても良い。また、第１の酸化物半導体層は、非晶質以外の非晶質又は多結晶又は単結晶であっても良い。
【００２２】
Ｚｎを含む酸化物半導体は、通常、表面近傍に酸素欠陥が生じ易く、その欠陥に起因してキャリアが生成される。これは、例えばｎ型の酸化物半導体では、酸素欠陥があると、金属原子から供給される電子を受け取る酸素原子がいないので、欠陥起因の電子がキャリアとして生成され得るためである。
【００２３】
酸化物半導体膜４は、第１の酸化物半導体層４ａにおける酸素欠陥を防止するために、第１の酸化物半導体層４ａの一方の面に積層される第２の酸化物絶縁体層４ｂ及び他方の面に積層される第２の酸化物絶縁体層４ｃを備える。
【００２４】
第２の酸化物半導体層４ｂ，４ｃは、例えば、ＺｎＭｇＯ，ＺｎＡｌＯ，ＺｎＳｎＯ，ＺｎＣｕＯ，ＺｎＴａＯ、ＺｎＨｆＯから選ばれた材料からなる。ここでは例えば、ＺｎＭｇＯからなる場合を例示し、それぞれの膜厚は、第１の酸化物半導体層４ａの表面近傍に存在する酸素欠陥領域に酸素を供給できるだけの厚みとすることが好ましい。具体的には、例えば、第２の酸化物半導体層４ｂが０．５ｎｍ〜５０ｎｍ程度でここでは４ｎｍ程度、第２の酸化物半導体層４ｃが０．５ｎｍ〜５０ｎｍ程度でここでは４ｎｍ程度とされる。第２の酸化物半導体層４ｂにより、第１の酸化物半導体層４ａに下方から酸素が供給される。第２の酸化物半導体層４ｃにより、第１の酸化物半導体層４ａに上方から酸素が供給される。ここで、第２の酸化物半導体層４ｂよりも厚い第２の酸化物半導体層４ｃの存在により、ゲート絶縁膜５が多結晶材料で形成された場合でも、第１の酸化物半導体層４ａの酸素欠陥に起因したキャリアトラップの発生が抑止される。
【００２５】
第２の酸化物半導体層４ｂ，４ｃは、例えば、酸素雰囲気中の加熱処理において、第１の酸化物半導体層４ａの表面に酸素原子を供給して表面近傍の酸素欠陥の形成を防止する。従って、第１の酸化物半導体層４ａでは、酸素欠陥に起因して生成されるキャリアが低減されており、第１の酸化物半導体層４ａ内のキャリアは、主に金属元素であるＺｎから供給される。
【００２６】
上述した観点から、第２の酸化物半導体層は、第１の酸化物半導体層４ａの少なくとも一方の面に積層される。第２の酸化物絶縁体層が第１の酸化物半導体層４ａの一方の面のみに積層された場合、第２の酸化物絶縁体層が積層された第１の酸化物半導体層４ａの一方の面近傍の酸素欠陥の形成が防止される。しかし、第２の酸化物絶縁体層が積層されない第１の酸化物半導体層４ａの他方の面には、酸素欠陥及び酸素欠陥に起因するキャリアが生成される懸念がある。従って、第２の酸化物絶縁体層は、本実施形態のように、第１の酸化物半導体層４ａの両面に積層されることが好ましい。
【００２７】
第２の酸化物半導体層４ｂ，４ｃは、第１の酸化物半導体層４ａ内にキャリアを閉じ込めると共に、第１の酸化物半導体層４ａの電気的特性に影響を与えないように、第１の酸化物半導体層４ａよりも低い導電性を有する。第２の酸化物半導体層４ｂ，４ｃは、非晶質又は多結晶又は単結晶であっても良い。なお、第２の酸化物半導体層としては、第１の酸化物半導体層がキャリアの供給源としてＺｎ以外の金属元素を含有する酸化物半導体からなる場合には、Ｚｎの代わりに第１の酸化物半導体層と同様の金属元素を含有するものであることが望ましい。
【００２８】
ゲート絶縁膜５は、例えばHigh-k材料であるＭｇＯ，ＨｆＯ，ＡｌＯ，ＴｉＯ等から選ばれた材料からなる。ここでは例えば、ＭｇＯからなる場合を例示し、膜厚は比較的厚く１０ｎｍ〜３００ｎｍ程度、ここでは６０ｎｍ程度に形成される。
本実施形態では、トップゲート型を採用しており、チャネル層となる酸化物半導体膜４が絶縁性基板１上でソース電極２及びドレイン電極３と電気的に接するように形成され、酸化物半導体膜４上にゲート絶縁膜５が形成される。ゲート絶縁膜５のHigh-k材料は、表面のラフネスが比較的大きく、ボトムゲート型の場合ではゲート絶縁膜上にチャネル層が形成されるため、チャネル層がゲート絶縁膜のラフネスを反映し、チャネル層を伝導する電子の移動度低下の要因となる。これに対して本実施形態では、酸化物半導体膜４上にゲート絶縁膜５が形成されるため、チャネル層である酸化物半導体膜４にはゲート絶縁膜５のラフネスは反映されることなく、酸化物半導体膜４は平坦な表面を有する均一膜厚に形成される。
【００２９】
また、本実施形態では、ゲート絶縁膜５は、酸化物半導体膜４の表面を覆って酸化物半導体膜４を外気から保護する保護膜としても機能する。これにより、酸化物半導体膜４の表面からの不純物の混入が防止され、チャネル部におけるキャリアトラップの生成が抑制される。ボトムゲート型の場合では、ゲート絶縁膜上にチャネル層が形成されるため、ゲート絶縁膜は酸化物半導体膜４を外気から保護することはできない。
【００３０】
ゲート電極６は、例えばＰｔ及びＴｉの２層構造とし、ゲート絶縁膜５上でソース電極２とドレイン電極３との間の領域に形成される。
【００３１】
（電界効果型トランジスタの製造方法）
以下、本実施形態による電界効果型トランジスタの製造方法について説明する。
図２〜図４は、本実施形態による電界効果型トランジスタの製造方法を工程順に示す概略断面図である。
【００３２】
図２に示すように、絶縁性基板１上にソース電極２及びドレイン電極３を形成する。
詳細には、先ず図２（ａ）のように、ソース電極２及びドレイン電極３を形成するためのレジストマスク１１を形成する。
絶縁性基板１を用意し、絶縁性基板１上にレジストを塗布する。リソグラフィーによりレジストを加工する。これにより、絶縁性基板１上の電極形成部位を露出する開口１１ａ，１１ｂを有するレジストマスク１１が形成される。
【００３３】
次に、図２（ｂ）のように、透明金属酸化物１２を堆積する。
開口１１ａ，１１ｂを埋め込むようにレジストマスク１１の全面に、透明金属酸化物１２、例えばＩｎ−Ｓｎ−Ｏ（ＩＴＯ）、Ｉｎ−Ｚｎ−Ｏ（ＩＺＯ）、Ｇａ−Ｚｎ−Ｏ（ＧＺＯ）、Ａｌ−Ｚｎ−Ｏ（ＡＺＯ）等、ここではＩＴＯを堆積する。透明金属酸化物１２は、例えば蒸着法、電子線蒸着法又は熱抵抗加熱蒸着法により膜厚５０ｎｍ程度に堆積される。
【００３４】
次に、図２（ｃ）のように、ソース電極２及びドレイン電極３を形成する。
リフトオフにより、レジストマスク１１と共に、レジストマスク１１上に堆積した透明金属酸化物１２を除去する。以上により、絶縁性基板１上に所定距離の間隔で離間するソース電極２及びドレイン電極３が形成される。
【００３５】
続いて、図３に示すように、酸化物半導体膜４からなるチャネル部及びゲート絶縁膜５を形成する。
詳細には、先ず図３（ａ）のように、チャネル部及びゲート絶縁膜５を形成するためのレジストマスク１３を形成する。
ソース電極２及びドレイン電極３を覆うように絶縁性基板１上にレジストを塗布する。リソグラフィーによりレジストを加工する。これにより、酸化物半導体膜４及びゲート絶縁膜５の電極形成部位を露出する開口１３ａを有するレジストマスク１３が形成される。レジストマスク１３では、開口１３ａにおいて絶縁性基板１の表面の一部と共にソース電極２及びドレイン電極３の一部が露出する。
【００３６】
次に、図３（ｂ）のように、チャネル部となる酸化物半導体膜４とゲート絶縁膜５とを堆積する。
開口１３ａを埋め込むように、レジストマスク１３の全面に酸化物半導体膜４を堆積し、引き続き酸化物半導体膜４上にゲート絶縁膜５を堆積する。酸化物半導体膜４及びゲート絶縁膜５の堆積は、いわゆるIn Situにおいて、外気に晒されることなく所定の真空中で連続的に行われる。本実施形態では、例えば高周波スパッタリング法により、多元カソードを有する同一のチャンバ内で酸化物半導体膜４及びゲート絶縁膜５を連続的に堆積する。
【００３７】
酸化物半導体膜４は、第１の酸化物半導体層４ａと、第１の酸化物半導体層４ａの一方の面に積層される第２の酸化物絶縁体層４ｂ及び他方の面に積層される第２の酸化物絶縁体層４ｃとを有して構成される。そのため先ず、第２の酸化物半導体層４ｂを堆積する。スパッタリング条件としては、例えば、チャンバ内にＡｒガスを３０ｓｃｃｍの流量で導入し、チャンバ内の圧力が１．０Ｐａ程度とし、絶縁体基板１に対して５０Ｗの高周波電力を用いる。第２の酸化物半導体層４ｂの組成はターゲットの組成に対応して決定される。ターゲットの材料としては、ＺｎＭｇＯ，ＺｎＡｌＯ，ＺｎＳｎＯ，ＺｎＣｕＯ，ＺｎＴａＯ、ＺｎＨｆＯから選ばれた材料、ここでは例えばＺｎＭｇＯとする。
【００３８】
第２の酸化物半導体層４ｂ上に、第１の酸化物半導体層４ａを堆積する。第１の酸化物半導体層４ａの組成はターゲットの組成に対応して決定される。ターゲットの材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ，Ｉｎ−Ａｌ−Ｚｎ−Ｏ，Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ｃｕ−Ｚｎ−Ｏ，Ｉｎ−Ｔａ−Ｚｎ−Ｏ，Ｉｎ−Ｈｆ−Ｚｎ−Ｏから選ばれた材料、ここでは例えばアモルファスのＩｎ−Ｇａ−Ｚｎ−Ｏ（ａ−ＩＧＺＯ）とする。
【００３９】
第１の酸化物半導体層４ａ上に、第２の酸化物半導体層４ｃを堆積する。第２の酸化物半導体層４ｃの組成はターゲットの組成に対応して決定される。ターゲットの材料としては、ＺｎＭｇＯ，ＺｎＡｌＯ，ＺｎＳｎＯ，ＺｎＣｕＯ，ＺｎＴａＯ、ＺｎＨｆＯから選ばれた材料、ここでは例えば第２の酸化物半導体層４ｂと同様にＺｎＭｇＯとする。
【００４０】
第２の酸化物半導体層４ｃ上に、ゲート絶縁膜５を堆積する。ゲート絶縁膜５の組成はターゲットの組成に対応して決定される。ターゲットの材料としては、ＺｎＭｇＯ，ＺｎＡｌＯ，ＺｎＳｎＯ，ＺｎＣｕＯ，ＺｎＴａＯ、ＺｎＨｆＯから選ばれた材料、ここでは例えばＺｎＭｇＯとする。
【００４１】
上記のように、酸化物半導体膜４及びゲート絶縁膜５をIn Situで連続的に堆積することにより、層間等への不純物の混入が防止され、チャネル部におけるキャリアトラップの生成が抑制される。
【００４２】
次に、図３（ｃ）のように、リフトオフを行う。
リフトオフにより、レジストマスク１３と共に、レジストマスク１３上に堆積した酸化物半導体膜４を除去する。これにより、チャネル部となる酸化物半導体膜４及びその上のゲート絶縁膜５が残存する。この酸化物半導体膜４は、絶縁性基板１上でソース電極２及びドレイン電極３と電気的に接触する。
【００４３】
次に、図３（ｄ）のように、残存した酸化物半導体膜４をアニール処理する。
ソース電極２及びドレイン電極３、酸化物半導体膜４及びゲート絶縁膜５が積層された絶縁体基板１を、酸素雰囲気中でアニール処理する。これにより、表面（上面）がゲート絶縁膜５で覆われた酸化物半導体膜４からなるチャネル部が形成される。
【００４４】
上記のアニール処理により、第１の酸化物半導体層４ａの表面近傍に存在する酸素欠陥に対して、酸素雰囲気及び第２の酸化物半導体層４ｂ，４ｃから酸素が供給される。このアニール処理は、例えば、赤外線加熱炉を用いて行われる。アニール処理の条件としては、例えば、加熱炉内の基本真空度を１×１０-2Ｐａ程度として、加熱炉内に酸素ガスを２００ｓｃｃｍの流量で導入し、加熱炉内の圧力を１．０Ｐａ程度とする。アニール処理の温度としては、例えば、２００℃程度〜６００℃程度の範囲内、ここでは４００℃程度とする。処理温度が２００℃よりも低いと、第１の酸化物半導体層４ａに対して十分に酸素を供給することができない。処理温度が６００℃よりも低いと、第１の酸化物半導体層４ａのａ−ＩＧＺＯが多結晶化してしまう懸念がある。従って、２００℃程度〜６００℃程度の範囲内でアニール処理することにより、ａ−ＩＧＺＯを多結晶化させることなく第１の酸化物半導体層４ａに十分な酸素を供給することができる。アニール処理の時間としては、例えば、温度が４００℃の場合に、１時間程度とすることができる。
【００４５】
本実施形態では、ゲート絶縁膜５は、酸化物半導体膜４の表面を覆って酸化物半導体膜４を外気から保護する保護膜としても機能する。上記のように、酸化物半導体膜４及びゲート絶縁膜５がIn Situで連続的に堆積される。そのため、酸化物半導体膜４及びゲート絶縁膜５の形成された絶縁性基板１をスパッタ装置のチャンバから大気に開放したときも、またアニール処理を行うときも、酸化物半導体膜４の表面はゲート絶縁膜５により外気から遮断されている。これにより、酸化物半導体膜４の表面からの不純物の混入が可及的に防止され、チャネル部におけるキャリアトラップの生成が抑制される。
【００４６】
更に、本実施形態では、酸化物半導体膜４を覆うようにゲート絶縁膜５が形成されるため、ゲート絶縁膜５の表面にラフネスが存在しても、チャネル層である酸化物半導体膜４にはゲート絶縁膜５のラフネスは反映されない。これにより、酸化物半導体膜４は平坦な表面を有する均一膜厚に形成される。
【００４７】
また、上記のアニール処理は、絶縁性基板１上に、酸化物半導体膜４及びゲート絶縁膜５と共にソース電極２及びドレイン電極３が形成された状態で行うことになる。ソース電極２及びドレイン電極３は、ＩＴＯ等の透明金属酸化物を材料として形成されている。通常、ソース電極及びドレイン電極の材料には、例えばＴｉ、Ａｕ等が用いられる。この場合、本実施形態のように２００℃程度〜６００℃程度で加熱されると、Ｔｉは酸化し、Ａｕは拡散してしまい、良好な電気的な接続を得ることができない。これに対して本実施形態では、ソース電極２及びドレイン電極３は、上記の透明金属酸化物で形成されている。そのため、２００℃程度〜６００℃程度で加熱しても酸化や拡散することなく、その材料自体の伝導性が高く、酸化物半導体膜４との接触抵抗が小さくオーミック接触を確実に得ることができる。
【００４８】
続いて、図４に示すように、ゲート電極６を形成する。
詳細には、ゲート絶縁膜５を覆うように全面にレジストを塗布する。リソグラフィーによりレジストを加工する。これにより、絶縁性基板１上の電極形成部位を露出する開口を有するレジストマスクが形成される。スパッタ法等により、開口を埋め込むようにレジストマスクの全面にゲート材料、ここではＴｉ及びＰｔを膜厚１０ｎｍ程度及び５０ｎｍ程度に堆積する。リフトオフにより、レジストマスクと共に、レジストマスク上に堆積したＰｔ及びＴｉを除去する。以上により、ゲート絶縁膜５上でソース電極２とドレイン電極３との間の領域にゲート電極６が形成される。
【００４９】
しかる後、所定の後処理工程を経て、本実施形態による電界効果型トランジスタが形成される。
【００５０】
以上説明したように、本実施形態によれば、装置構成における電気的接続を劣化させることなく、酸素欠陥に起因したキャリアトラップの生成を十分に抑制して、良好なチャネルの伝導性を実現する電界効果型トランジスタを得ることができる。
【００５１】
以下、半導体基板及びその製造方法の諸態様を付記としてまとめて記載する。
【００５２】
（付記１）透明金属酸化物を材料とする一対の電極と、
双方の前記電極と電気的に接する、亜鉛を含有する酸化物半導体膜と
を含むことを特徴とする半導体装置。
【００５３】
（付記２）前記酸化物半導体膜上に形成された絶縁膜を更に含むことを特徴とする付記１に記載の半導体装置。
【００５４】
（付記３）前記酸化物半導体膜は、
亜鉛を含有する第１の酸化物半導体層と、
前記第１の酸化物半導体層の少なくとも一方の面に積層された、亜鉛を含有する第２の酸化物半導体層と
を有することを特徴とする付記１又は２に記載の半導体装置。
【００５５】
（付記４）前記酸化物半導体膜は、
亜鉛を含有する第１の酸化物半導体層と、
前記第１の酸化物半導体層の一方の面及び他方の面にそれぞれ積層された、亜鉛を含有する第２の酸化物半導体層と
を有することを特徴とする付記１又は２に記載の半導体装置。
【００５６】
（付記５）前記第１の酸化物半導体層は非晶質であることを特徴とする付記３又は４に記載の半導体装置。
【００５７】
（付記６）透明金属酸化物を材料として、一対の電極を形成する工程と、
双方の前記電極と電気的に接するように、亜鉛を含有する酸化物半導体膜を形成する工程と、
酸素雰囲気中において、前記酸化物半導体膜をアニール処理する工程と
を含むことを特徴とする半導体装置の製造方法。
【００５８】
（付記７）前記アニール処理の温度を、２００℃以上４００℃以下の範囲内の値とすることを特徴とする付記６に記載の半導体装置の製造方法。
【００５９】
（付記８）前記酸化物半導体膜上に絶縁膜を形成する工程を更に含むことを特徴とする付記６又は７に記載の半導体装置の製造方法。
【００６０】
（付記９）前記酸化物半導体膜及び前記絶縁膜をIn Situで連続して形成することを特徴とする付記６〜８のいずれか１項に記載の半導体装置の製造方法。
【００６１】
（付記１０）前記アニール処理を、前記絶縁膜を形成した後に行うことを特徴とする付記９に記載の半導体装置の製造方法。
【００６２】
（付記１１）前記酸化物半導体膜は、
亜鉛を含有する第１の酸化物半導体層と、
前記第１の酸化物半導体層の少なくとも一方の面に積層された、亜鉛を含有する第２の酸化物半導体層と
を有することを特徴とする付記６〜１０のいずれか１項に記載の半導体装置の製造方法。
【００６３】
（付記１２）前記酸化物半導体膜は、
亜鉛を含有する第１の酸化物半導体層と、
前記第１の酸化物半導体層の一方の面及び他方の面にそれぞれ積層された、亜鉛を含有する第２の酸化物半導体層と
を有することを特徴とする付記６〜１０のいずれか１項に記載の半導体装置の製造方法。
【００６４】
（付記１３）前記第１の酸化物半導体層は非晶質であることを特徴とする付記１１又は１２に記載の半導体装置の製造方法。
【符号の説明】
【００６５】
１  絶縁性基板
２  ソース電極
３  ドレイン電極
４  酸化物半導体膜
４ａ  第１の酸化物半導体層
４ｂ，４ｃ  第２の酸化物半導体層
５  ゲート絶縁膜
６  ゲート電極
１１，１３  レジストマスク
１１ａ，１１ｂ，１３ａ  開口
１２  透明金属酸化物
【図１】
2013172031.tif 000003
【図２】
2013172031.tif 000004
【図３】
2013172031.tif 000005
【図４】
2013172031.tif 000006