(57)【要約】【課題】反転電流値およびそのばらつきを低減可能なスピン注入書き込み方式の磁気抵抗素子を提供すること。【解決手段】磁気抵抗素子は、膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第１磁性層２、膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第２磁性層３、第１磁性層２と第２磁性層３の間に設けられた第１非磁性層４、膜面垂直方向に磁化容易軸を有し、磁化の向きが第１磁性層２と反対方向に固定された第３磁性層２２を含む。第１磁性層２は、第１非磁性層４に接するように設けられた第１磁性材料膜２ａと、磁性材料膜２ａに接するように設けられた非磁性材料膜２ｂと、非磁性材料膜２ｂに接するように設けられ、Ｃｏ100-xＷx（０＜ｘ＜４０［at％］）を含む第２磁性材料膜２ｃとが積層された構造を含む。磁性層２と磁性層３との間に非磁性層４を介して電流を流すことにより、磁性層３の磁化の向きを変える。【選択図】図１
2013235914.tif 000002
【特許請求の範囲】
【請求項１】
膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第１磁性層と、
膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第２磁性層と、
前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
膜面垂直方向に磁化容易軸を有し、磁化の向きが前記第１磁性層と反対方向に固定された第３磁性層と、
前記第１磁性層と前記第３磁性層との間に設けられた第２非磁性層とを具備してなり、
前記第１磁性層は、前記第１非磁性層に接するように設けられた第１磁性材料膜と、前記第１磁性材料膜に接するように設けられた非磁性材料膜と、前記非磁性材料膜に接するように設けられ、Ｃｏ100-xＷx（０＜x＜４０［at％］）、Ｃｏ100-yＨｆy（０＜y＜６０［at％］）またはＣｏ100-zＴａz（０＜z＜４０［at％］）を含む第２磁性材料膜と、前記第２磁性材料膜に接するように設けられた第３磁性材料膜とが積層された構造を具備し、
前記第１磁性層と前記第２磁性層との間に前記第１非磁性層を介して電流を流すことにより、前記第２磁性層の磁化の向きが可変となることを特徴する磁気抵抗素子。
【請求項２】
膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第１磁性層と、
膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第２磁性層と、
前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
膜面垂直方向に磁化容易軸を有し、磁化の向きが前記第１磁性層と反対方向に固定された第３磁性層とを具備してなり、
前記第１磁性層は、前記第１非磁性層に接するように設けられた第１磁性材料膜と、前記第１磁性材料膜に接するように設けられた非磁性材料膜と、前記非磁性材料膜に接するように設けられ、Ｃｏ100-xＷx（０＜x＜４０［at％］）、Ｃｏ100-yＨｆy（０＜y＜６０［at％］）またはＣｏ100-zＴａz（０＜z＜４０［at％］）を含む第２磁性材料膜とが積層された構造を具備し、
前記第１磁性層と前記第２磁性層との間に前記第１非磁性層を介して電流を流すことにより、前記第２磁性層の磁化の向きが可変となることを特徴する磁気抵抗素子。
【請求項３】
前記ｘは１０＜x＜３０［at％］、前記ｙは２０＜ｙ＜５０［at％］、前記ｚは１０＜ｚ＜３０［at％］であることを特徴とする請求項２に記載の磁気抵抗素子。
【請求項４】
前記第１磁性層は、前記第２磁性材料膜に接するように設けられた第３磁性材料膜をさらに具備することを特徴とする請求項２または３に記載の磁気抵抗素子。
【請求項５】
前記第３磁性層は、前記第１磁性層の前記第１磁性材料膜が配置された面と反対の面側、または、前記第２磁性層の前記第１非磁性層が配置された面と反対の面側に配置されていることを特徴とする請求項２ないし４のいずれか１項に記載の磁気抵抗素子。
【請求項６】
前記第２磁性層は２層構造を有することを特徴とする請求項２ないし５のいずれか１項に記載の磁気抵抗素子。
【請求項７】
前記第１磁性層と前記第３磁性層との間に設けられた第２非磁性層をさらに具備してなることを特徴とする請求項２ないし６のいずれか１項に記載の磁気抵抗素子。
【請求項８】
請求項２ないし７のいずれかに記載の磁気抵抗素子を有するメモリセルと、
前記磁気抵抗素子の一端が電気的に接続される第１配線と、
前記磁気抵抗素子の他端が電気的に接続される第２配線と
を具備してなることを特徴とする磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗素子および磁気メモリに関する。
【背景技術】
【０００２】
近年、高速読み書き、大容量、低消費電力動作も可能な次世代の固体不揮発性メモリとして、強磁性体の磁気抵抗効果を利用した磁気ランダムアクセスメモリ（Magnetic Random Access Memory：以下、ＭＲＡＭと記す）への関心が高まっている。
【０００３】
特に、強磁性トンネル接合を有する磁気抵抗素子は、大きな磁気抵抗変化率を示すことが見いだされて以来、注目されている。強磁性トンネル接合は、磁化方向が可変な記憶層と、絶縁体層と、記憶層と対向し、所定の磁化方向を維持する固定層との三層積層構造を有している。
【０００４】
上記強磁性トンネル接合を有する磁気抵抗素子はＭＴＪ（Magnetic Tunnel Junction）素子とも呼ばれ、その書き込み方式としてスピン角運動量移動（ＳＭＴ：spin-momentum-transfer）を用いた書き込み（スピン注入書き込み）方式が提案されている。
【０００５】
上記スピン注入書き込み方式は、磁気抵抗素子にスピン偏極電流を流して記憶層の磁化方向を反転させるもので、さらに記憶層を形成する磁性層の体積が小さいほど注入するスピン偏極電子も少なくてよい。このため、素子の微細化と低電流化を両立できる書き込み方式として期待されている。
【０００６】
上記磁気抵抗素子を構成する強磁性材料に、膜面垂直方向に磁化容易軸を有する、いわゆる垂直磁化膜を用いることが考えられている。
【０００７】
垂直磁化型の構成で結晶磁気異方性を利用する場合、形状異方性を利用しないため、素子形状を面内磁化型に比べて小さくすることができる。また、磁化容易方向の分散も小さくできるため、大きな結晶磁気異方性を有する材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流の両立が実現できると期待される。
【０００８】
上記ＭＴＪ素子を構成する記憶層および参照層は強磁性体からなっており、外部に磁場を発生している。
【０００９】
一般に、記憶層および参照層が垂直磁化型であるＭＴＪ素子において参照層から発生する漏れ磁場は、面内磁化型のＭＴＪ素子のそれに比べて大きい。
【００１０】
また、参照層に比べて保磁力の小さい記憶層は、参照層からの漏れ磁場の影響を強く受ける。具体的には、参照層からの漏れ磁場の影響により、熱安定性が低下し、反転電流値およびそのばらつきが増大する問題が発生する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−８０７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の実施形態は、反転電流値およびそのばらつきを低減可能なスピン注入書き込み方式の磁気抵抗素子およびそれを用いた磁気メモリを提供する。
【課題を解決するための手段】
【００１３】
実施形態の磁気抵抗素子は、膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第１磁性層と、膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、膜面垂直方向に磁化容易軸を有し、磁化の向きが前記第１磁性層と反対方向に固定された第３磁性層とを具備している。
【００１４】
ここで、前記第１磁性層は、前記第１非磁性層に接するように設けられた第１磁性材料膜と、前記第１磁性材料膜に接するように設けられた非磁性材料膜と、前記非磁性材料膜に接するように設けられ、Ｃｏ100-xＷx（０＜x＜４０［at％］）、Ｃｏ100-yＨｆy（０＜y＜６０［at％］）またはＣｏ100-zＴａz（０＜z＜４０［at％］）を含む第２磁性材料膜とが積層された構造を具備する。
【００１５】
このような構成を有する磁気抵抗素子では、第１磁性層と第２磁性層との間に前記第１非磁性層を介して電流を流すことにより、第２磁性層の磁化の向きが可変となる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態の磁気抵抗素子の断面図である。
【図２】第２の実施形態の磁気抵抗素子の断面図である。
【図３】第３の実施形態の磁気抵抗素子の断面図である。
【図４】第４の実施形態の磁気抵抗素子の断面図である。
【図５】記憶層における垂直磁気異方性のＰｄ濃度依存性を示す図である。
【図６】ＣｏＷ、ＣｏＨｆおよびＣｏＴａの磁化の大きさの添加元素の組成依存性を示す図である。
【図７】ＣｏＷ、ＣｏＨｆおよびＣｏＴａのＭＲ比の添加元素の組成依存性を示す図である。
【図８】実施形態の磁気抵抗素子における下地層および記憶層を含む積層構造の断面図である。
【図９】第７実施形態のＭＲＡＭの構成を示す回路図である。
【図１０】第７実施形態のＭＲＡＭにおけるメモリセルの断面図である。
【図１１】適用例としてのＤＳＬモデムのＤＳＬデータパス部を示すブロック図である。
【図１２】適用例としての携帯電話端末を示すブロック図である。
【図１３】適用例としてのＭＲＡＭカードの上面図である。
【図１４】適用例としてのカード挿入型の転写装置の平面図である。
【図１５】適用例としてのカード挿入型の転写装置の断面図である。
【図１６】適用例としてのはめ込み型の転写装置の断面図である。
【図１７】適用例としてのスライド型の転写装置の断面図である。
【発明を実施するための形態】
【００１７】
以下の説明において、略同一の機能および構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは云うまでもない。
【００１８】
（第１の実施形態）
図１は、第１の実施形態の磁気抵抗素子の断面図である。
【００１９】
図１以降の断面図において、矢印は磁化方向を示している。本明細書および特許請求の範囲でいう磁気抵抗素子とは、半導体または絶縁体をトンネルバリア層に用いるＭＲ（トンネル磁気抵抗効果）素子を指す。また、図１以降の断面図では、磁気抵抗素子の主要部を示しているが、図示の構成を含んでいれば、さらなる層を含んでいても構わない。
【００２０】
磁気抵抗素子１は、スピン注入磁化反転方式によって書き込みを行う。すなわち、各層に対し膜面垂直方向に流すスピン偏極電流の方向に応じて、記憶層と固定層の磁化の相対角を平行、反平行状態（すなわち、抵抗の極小、極大）に変化させ、二進情報の“０”または“１”に対応づけることにより、情報を記憶する。
【００２１】
図１に示すように、磁気抵抗素子１は、強磁性体からなる磁性層２、３、２２と、磁性層２と磁性層３との間に設けられた非磁性層４と、磁性層２と磁性層２２との間に設けられた非磁性層２１を有する。
【００２２】
磁性層２は、膜面に垂直な方向に磁化容易軸を有し、記憶層３に対し磁化方向が固定されている。ここで、磁化方向が固定されるとは、書き込みの前後で磁化方向が変化しないことを意味する。以下、磁性層２を固定層（磁化固定層、参照層、ピン層、または基準層、磁化基準層）と称する。本実施形態の固定層２は、非磁性層４に接する側から第１磁性材料膜２ａ、非磁性材料膜２ｂ、第２磁性材料膜２ｃ、および第３磁性材料膜２ｄの順に積層された構造を有している。固定層２の詳細な性質については後述する。
【００２３】
磁性層３は、下地層５上に設けられ、膜面に垂直な方向に磁化容易軸を有し、磁性層３の磁化方向は可変となる。ここで、磁化方向が可変とは、書き込みの前後で磁化方向が変化することを意味する。また、本明細書では、膜面とは、対象となる層の上面を意味する。以下、磁性層３を記憶層（自由層、磁化自由層、磁化可変層、または記録層）と称する。記憶層３の詳細な性質については後述する。
【００２４】
磁性層２２は、膜面垂直方向に磁化容易軸を有する垂直磁化膜であり、かつ磁化方向が非磁性層２１によって隔てられた固定層２の磁化方向と反対方向（逆方向、または反平行）に固定されている。磁性層２２は、磁気抵抗素子が微細になった場合に問題となる、固定層２からの漏れ磁場による記憶層反転特性のオフセットを、逆方向へ調整する効果を有する、すなわち固定層２からの漏れ磁場による記憶層３の反転電流のシフトを緩和および調整する効果を有する。以下、磁性層２２をバイアス層（シフト層、シフト緩和層、またはシフト調整層）と称する。バイアス層２２および非磁性層２１の詳細な性質については後述する。
【００２５】
なお、本実施形態の構造と本質的に同等とみなせる場合には、各名称はこの限りではない。また、膜面に垂直方向の磁化を垂直磁化と称する。図１では、固定層２の磁化方向は、典型例として、下地層５の下方に設けられた図示しない基板に対し反対方向（上）を向いているが、基板の方向（下）を向いていても構わない。
【００２６】
非磁性層４はトンネルバリア層とも呼ばれ、酸化物などの絶縁膜から構成される。非磁性層４のより詳細な性質については、後述する。
【００２７】
本実施形態の磁気抵抗素子１は、スピン注入書込み方式に用いる磁気抵抗素子である。すなわち、書き込みの際は、固定層２から記憶層３へ、または記憶層３から固定層２へ、膜面垂直方向に電流を流すことによって、スピン情報を有する電子が固定層２から記憶層３へ注入される。この注入される電子のスピン角運動量が、スピン角運動量の保存則に従って記憶層３の電子に移動されることによって、記憶層３の磁化が反転することになる。
【００２８】
例えば、記憶層３の磁化方向と、固定層２の磁化方向が反平行な場合には、記憶層３から固定層２に向かって電流を流す。この場合、電子は固定層２から記憶層３に流れる。このとき、固定層２によってスピン偏極された電子は非磁性層４を通って記憶層３に流れ、記憶層３にスピン角運動量が移動されて記憶層３の磁化方向が反転し、固定層２の磁化方向に平行になる。
【００２９】
これに対して、記憶層３の磁化方向と、固定層２の磁化方向が平行な場合には、固定層２から記憶層３に向かって電流を流す。この場合、電子は記憶層３から固定層２に流れる。このとき、記憶層３によってスピン偏極された電子は非磁性層４を通って固定層２に流れ、固定層２の磁化方向と同じスピンを有する電子は固定層２を通過するが、固定層２の磁化方向と逆のスピンを有する電子は非磁性層４と固定層２との界面で反射され、非磁性層４を通って記憶層３に流れる。すると、記憶層３にスピン角運動量が移動されて記憶層３の磁化方向が反転し、固定層２の磁化方向に反平行になる。
【００３０】
なお、磁気抵抗素子１から情報を読み出す場合は、記憶層３と固定層２との間に非磁性層４を通して記憶層３の磁化が反転しない読み出し電流を流す。これにより、磁気抵抗素子１から情報を読み出すことができる。
【００３１】
図１に示す第１の実施形態の磁気抵抗素子１は、下地層５の上に記憶層３が形成され、非磁性層４の上に固定層２が形成される、いわゆるトップピン構造を示している。下地層５は、記憶層３より上の層の結晶配向性および結晶粒径などの結晶性を制御するために用いられるが、詳細な性質については後述する。固定層２上にはキャップ層６がさらに形成されていてもよい。キャップ層６は、磁性層の酸化防止等、主として保護層として機能する。
【００３２】
（第２の実施形態）
図２は、第２の実施形態の磁気抵抗素子の断面図である。
【００３３】
第２の実施形態の磁気抵抗素子１Ａは、図１に示した第１の実施形態の磁気抵抗素子１において、記憶層３が、磁性膜３ａと、非磁性層４に接する界面磁性膜３ｂとが積層された構造を有するように構成したものである。
【００３４】
界面磁性膜３ｂは非磁性層４と接しているため、界面での格子不整合を緩和する効果を有する。さらに、界面磁性膜３ｂに高いスピン分極率を有する材料を用いることにより、高いトンネル磁気抵抗比（ＭＲ比）と高いスピン注入効率を実現することができる。磁性膜３ａと界面磁性膜３ｂの詳細な性質については後述する。
【００３５】
なお、本実施形態において、磁性膜３ａと界面磁性膜３ｂとの間に極薄非磁性膜を設けても構わない。上記極薄非磁性膜の材料としては、上記極薄非磁性膜を熱処理しても拡散しないものが使用され、例えば、ＷまたはＴａである。上記極薄非磁性膜の厚さは、例えば、３±１オングストロームである。上記極薄非磁性膜を設けることにより、下地膜５の材料によっては、垂直磁気特性（熱安定性）およびＭＲ比の向上を図れるようになる。
【００３６】
（第３の実施形態）
図３は、第３の実施形態の磁気抵抗素子の断面図である。
【００３７】
第５の実施形態の磁気抵抗素子１Ｂは、図１に示した第１の実施形態の磁気抵抗素子１において、固定層２が含む第３磁性材料膜２ｄを削除した構成となっている。
【００３８】
本実施形態では、非磁性層２１を介して固定層２とバイアス層２２の磁化が磁気結合しており、それぞれの磁化が反対方向に固定されている。また、バイアス層２２は、素子加工時に問題となる、固定層２からの漏れ磁場による記憶層３の反転電流のシフトを緩和および調整する効果を有する。
【００３９】
（第４の実施形態）
図４は、第４の実施形態の磁気抵抗素子の断面図である。
【００４０】
第４の実施形態の磁気抵抗素子１Ｃは、図２に示した第２の実施形態の磁気抵抗素子１Ａにおいて、固定層２が含む第３磁性材料膜２ｄを削除した構成となっている。
【００４１】
本実施形態では、非磁性層２１を介して固定層２とバイアス層２２の磁化が磁気結合しており、それぞれの磁化が反対方向に固定されている。その他の構成および効果は、第４の実施形態と同様である。
【００４２】
なお、前記第１−第４の実施形態においては、下地層５の上に記憶層３が形成され、非磁性層４の上に固定層２が形成された、いわゆるトップピン構造を示したが、下地層５の上に固定層２が形成され、非磁性層４の上に記憶層３が形成された、いわゆるボトムピン構造であってもよい。
【００４３】
また、第２の実施形態の場合と同様に、磁性膜３ａと界面磁性膜３ｂとの間に極薄非磁性膜を設けても構わない。この極薄非磁性膜の材料、厚さは第２の実施形態のそれらと同じである。本実施形態においても、上記極薄非磁性膜を設けることにより、第２の実施形態と同様に、下地膜５の材料によっては、垂直磁気特性（熱安定性）およびＭＲ比の向上を図れるようになる。
【００４４】
［第１−第４の実施形態における各層について］
次に、第１−第４の実施形態において用いられた各層について以下に説明する。
【００４５】
［１］記憶層  
まず、第１−第４の実施形態における記憶層について説明する。記憶層３として垂直磁化膜を用いる場合、前述の通り形状異方性を利用しないため、素子形状を面内磁化型に比して小さくでき、大きな垂直磁気異方性を示す材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流化の両立が可能となる。以下に、記憶層３として具備すべき性質、および材料選択の具体例について詳細に説明する。
【００４６】
（１）記憶層が具備すべき性質
記憶層３として垂直磁化材料を用いる場合、その熱擾乱指数Δは、実効的な異方性エネルギー（Ｋｕｅｆｆ・Ｖ）と熱エネルギー（ｋＢＴ）との比をとって、下記の式（１）ように表される。
【００４７】
Δ＝Ｋｕｅｆｆ・Ｖ／（ｋＢＴ）  
＝（Ｋｕ−２πＮＭＳ２）・Ｖa／（ｋＢＴ）  ・・・（１）
ここで、  
Ｋｕｅｆｆ：実効的な垂直磁気異方性  
Ｖ：垂直磁化材料の体積  
Ｔ：垂直磁化材料の温度  
ｋＢ：ボルツマン定数  
Ｋｕ：垂直磁気異方性  
ＭＳ：飽和磁化  
Ｎ：反磁場係数  
Ｖa：磁化反転単位体積  
である。
【００４８】
熱エネルギーにより磁化が揺らぐ問題（熱擾乱）を回避するには、熱擾乱指数Δが６０より大きな値が望ましいが、大容量化を念頭に素子サイズが小さくなる、若しくは膜厚が薄くなると、磁化反転単位体積Ｖaが小さくなり、記憶が維持できなくなり（＝熱擾乱）、不安定となることが懸念される。そのため、記憶層３としては、垂直磁気異方性Ｋｕが大きい、かつ／あるいは、飽和磁化ＭＳが小さい材料を選択することが望ましい。
【００４９】
一方、垂直磁化方式のスピン注入書き込みによる磁化反転に必要な臨界電流ＩＣは、一般的に、α／（η・Δ）に比例する。ここで、  
α：磁気緩和定数  
η：スピン注入効率係数  
である。
【００５０】
（２）記憶層の材料  
上述したように、記憶層３が垂直磁化膜であり、かつ高い熱擾乱耐性と低電流での磁化反転とを両立するためには、飽和磁化ＭＳが小さく、熱擾乱指数Δを維持するに足る高い磁気異方性Ｋｕを持ち、また、高分極率を示す材料であることが好ましい。以下により具体的に説明する。
【００５１】
記憶層３は、コバルト（Ｃｏ）およびパラジウム（Ｐｄ）、白金（Ｐｔ）を含む合金、あるいはＣｏ、鉄（Ｆｅ）、ニッケル（Ｎｉ）のうち1つ以上の元素にボロン（Ｂ）が０から３０ａｔ％添加された合金、あるいはその積層構造から構成される。図１−図４に示した下地層５として、稠密面が配向した下地層を適切に選択することにより、記憶層３の結晶配向性を制御し、記憶層３を垂直磁化膜とする。下地層５の詳細および具体的な作製方法については後述する。
【００５２】
図５は、記憶層３として用いられるＣｏＰｄ膜の実効的な垂直磁気異方性ＫｕｅｆｆのＰｄ濃度依存性を示している。横軸はＰｄ濃度を示し、縦軸は実効的な磁気異方性Ｋｕｅｆｆを示している。
【００５３】
図５からわかるように、Ｐｄ濃度が３０ａｔ％以上であれば、１×１０7 （ｅｒｇ／ｃｍ3 ）以上の高い垂直磁気異方性が可能となる。この高い垂直磁気異方性により、微細化しても、高い熱安定性を示す磁気抵抗素子を提供することが可能となる。なお、記憶層３は、Ｆｅ、Ｎｉ、Ｂ、バナジウム（Ｖ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）などの添加元素を含んでいてもよい。
【００５４】
記憶層３は第２および第４の実施形態のように、磁性膜３ａと、非磁性層４に接する界面磁性膜３ｂとが積層された構造でもよい。界面磁性膜３ｂは、Ｃｏ、Ｆｅ、Ｎｉのうちの少なくとも１つの元素を含む材料、あるいはその材料にＢ、Ａｌ、Ｓｉの少なくとも１つの元素を０−３０ａｔ％添加した合金、あるいはそれらの多層構造である。
【００５５】
非磁性層４にＮａＣｌ構造の酸化物を用いた場合、これらのＮａＣｌ構造の酸化物は、
（i）Ｆｅ、Ｃｏ、Ｎｉの１つ以上を含む、例えば、アモルファスＣｏＦｅＮｉＢ合金上、あるいは、  
（ii）体心立方（ＢＣＣ）構造で（１００）優先配向面を有し、Ｆｅ、Ｃｏ、Ｎｉの１つ以上を含む合金上で、  
結晶成長させると、（１００）面を優先配向面として成長し易い。特に、Ｂ、Ｃ、Ｎなどを添加したＣｏＦｅＸ（Ｘは、Ｂ、Ｃ、Ｎの少なくとも１つの元素を表す）のアモルファス合金上では、非常に容易に（１００）面を優先配向させることが可能である。このため、非磁性層４に接する磁性材料層は、Ｃｏ、Ｆｅ、Ｂを含む合金（ＣｏＦｅ）100-yＢy（０≦ｙ≦３０ａｔ％）であることが好ましい。
【００５６】
界面磁性膜３ｂは前記磁性材料層と非磁性材料層の積層構造でもよい。非磁性材料層には、融点が高い、Ｔａ、Ｗ、Ｈｆ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｉ、Ｖ、Ｃｒのいずれかの元素か、あるいはそれらの合金が好ましい。なお、非磁性材料層にＴａを用い、磁性材料層にＣｏＦｅＢを用いた場合には、磁性材料層のＣｏＦｅＢ中のＢは熱処理後にＴａに吸い寄せられるため、Ｔａ層に近づくにつれてＢの濃度が高くなる分布を有することになる。
【００５７】
界面磁性膜３ｂは、磁性材料層と非磁性材料層とが１周期あるいはそれ以上繰り返して積層された構成であるが、磁性材料層は非磁性材料層を介して磁気的な交換結合を有していることが望ましく、非磁性材料層は１０Å以下であることが好ましく、５Å以下であることがより好ましい。これにより、界面磁性膜３ｂは、磁性膜３ａとそれぞれ磁化方向を揃えることができる。
【００５８】
［２］固定層  
次に、第１−第４の実施形態における固定層２について説明する。固定層２としては、記憶層３に対し、容易に磁化方向が変化しない材料および多層膜構造を選択することが好ましい。すなわち、実効的な磁気異方性Ｋｕｅｆｆおよび飽和磁化Ｍｓが大きく、また磁気緩和定数αが大きい材料あるいは多層膜構造を選択することが好ましい。
【００５９】
第１および第２の実施形態における固定層２は、非磁性層４に接する側から第１磁性材料膜２ａ、非磁性材料膜２ｂ、第２磁性材料膜２ｃ、第３磁性材料膜２ｄの順に積層された構造を有する。以下に、各層について説明する
（１）第１磁性材料膜２ａ
第１磁性材料膜２ａは、Ｃｏ、Ｆｅ、Ｎｉの少なくとも１つの元素を含む材料、あるいはその材料にＢ、Ａｌ、Ｓｉの少なくとも１つの元素を０−３０ａｔ％添加した合金、あるいはそれらの多層構造である。
【００６０】
（２）非磁性材料膜２ｂ
非磁性材料膜２ｂは、Ｔａ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｔｉ、Ｖ、Ｃｒ、Ｗ、Ｈｆ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒから選ばれる少なくとも１つの元素を含む材料である。
【００６１】
（３）第２磁性材料膜２ｃ
第２磁性材料膜２ｃは、Ｆｅ、Ｎｉ、Ｂ、Ａｌ、Ｓｉ、Ｔａ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｔｉ、Ｖ、Ｃｒ、Ｈｆが添加元素として含まれていてもよい。後述のように、記憶層に発生する固定層からの漏洩磁界をバイアス層の漏洩磁界によってキャンセルさせるためには、固定層の磁化×膜厚（Ｍｓ２×ｔ２）をできるだけ小さくすることが望ましい。固定層の第２磁性材料膜２ｃはＣｏ100-xＷx（０＜ｘ＜４０at％）を主成分とする材料である。
【００６２】
図６は、Ｃｏ100-xＷxの規格化した磁化の大きさのＷ組成依存性、Ｃｏ100-yＨｆyの規格化した磁化の大きさのＨｆ組成依存性およびＣｏ100-zＴａzの規格化した磁化の大きさのＴａ組成依存性を示す。Ｃｏ100-xＷxの磁化の大きさはＷ組成の増加に伴って略単調に減少する。Ｃｏ100-yＨｆyおよびＣｏ100-zＴａzの磁化の大きさもＨｆ組成およびＴａ組成の増加に伴って略単調に減少する。
【００６３】
図７は、Ｃｏ100-xＷxの規格化したＭＲ比のＷ組成依存性、Ｃｏ100-yＨｆyの規格化したＭＲ比のＨｆ組成依存性およびＣｏ100-zＴａzの規格化したＭＲ比のＴａ組成依存性を示す。Ｃｏ100-xＷxのＭＲ比はＷ組成＝約３０［at％］を境にして急激に減少する。Ｃｏ100-zＴａzのＭＲ比はＴａ組成＝約３０［at％］を境にして急激に減少する。Ｃｏ100-yＨｆyのＭＲ比はＨｆ組成＝約４５［at％］を境にして急激に減少する。
【００６４】
上記ＭＲ比の添加元素の組成の依存性および必要なＭＲ比などを考慮すると、Ｃｏ100-xＷxは０＜x＜４０が好ましく、より好ましくは１０＜x＜３０であり、Ｃｏ100-yＨｆyは０＜y＜６０が好ましく、より好ましくは２０＜x＜５０であり、そして、Ｃｏ100-zＴａzは０＜z＜４０が好ましく、より好ましくは１０＜x＜３０である。
【００６５】
すなわち、本発明者らの鋭意研究によれば、第２磁性材料膜２ｃの材料として、所定の添加元素組成を有するＣｏＷ、ＣｏＨｆまたはＣｏＴａを用いることで、ＭＲ比を劣化させることなく固定層の磁化×膜厚を大きく減少させることができる。これにより、記憶層に発生する漏洩磁界をキャンセルすることが可能となり、反転電流値およびそのばらつきを低減可能なスピン注入書き込み方式の磁気抵抗素子が実現できる。
【００６６】
参照層と同程度の飽和磁化を有する材料をシフト調整層に用いた場合、シフト調整層の膜厚は参照層の膜厚より厚く設計する必要がある。本実施形態の場合、ＭＲ比を劣化させることなく固定層の磁化×膜厚を大きく減少させることができるので、シフト調整層２２の膜厚の増加を抑制できる。例えば、周知の第２磁性材料膜の厚さが３６ｎｍであれば、本実施形態のシフト調整層２２の厚さは１８ｎｍとなり、半分にできる。これにより、参照層と同程度の飽和磁化を有する材料をシフト調整層に用いた場合でも、素子加工は困難にならない。
【００６７】
なお、第２磁性材料膜２ｃとしてＣｏＷ合金を用いる場合には、透過型電子顕微鏡の電子エネルギー損失分光法（ＴＥＭ−ＥＥＬＳ）、あるいは二次イオン質量分析法（ＳＩＭＳ）を用いた解析により、Ｗの組成分布および膜厚は同定可能である。さらに、エネルギー分散型Ｘ線分光法（ＴＥＭ-ＥＤＸ）を用いることで、磁気抵抗素子においてもこれらを同定することが可能である。
【００６８】
固定層の第２磁性材料膜２ｃの主成分が、Ｃｏ100-yＨｆy（０＜y＜６０［at％］）またはＣｏ100-zＴａz（０＜z＜４０［at％］）の場合も、Ｃｏ100-xＷr（１０＜ｘ＜４０［at％］）の場合と同様の結果が得られた。好ましくは、前記ｘは１０＜x＜３０［at％］、前記ｙは２０＜ｙ＜５０［at％］、前記ｚは１０＜ｘ＜３０［at％］である。また、Ｃｏの代わりに、ＦｅまたはＮｉを用いても同様の結果が期待できる。
【００６９】
上記化合物の代わりに、ＣｏとＮｂの化合物、ＣｏとＭｏの化合物、ＣｏとＲｕの化合物、ＣｏとＲｈの化合物、ＣｏとＯｓの化合物またはＣｏとＩｒの化合物を用いた場合も同様の結果が期待できる。また、Ｃｏの代わりに、ＦｅまたはＮｉを用いても同様の結果が期待できる。
【００７０】
（４）第３磁性材料膜２ｄ  
第３磁性材料膜２ｄには以下の材料が用いられる。
【００７１】
（ａ）人工格子系  
人工格子系としては、Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つの元素を含む合金（磁性層）と、Ｃｒ、Ｐｔ、Ｐｄ、Ａｇ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕ、Ｃｕのうちの少なくとも１つの元素を含む合金（非磁性層）とが交互に積層される構造である。
【００７２】
例えば、Ｃｏ／Ｐｔ人工格子、Ｃｏ／Ｐｄ人工格子、ＣｏＣｒ／Ｐｔ人工格子、Ｃｏ／Ｒｕ人工格子、Ｃｏ／Ｏｓ、Ｃｏ／Ａｕ、Ｎｉ／Ｃｕ人工格子等が挙げられる。また、２つの磁性層を用いた人工格子系構造の例として、Ｃｏ／Ｎｉ人工格子、Ｆｅ／Ｎｉ人工格子が挙げられる。これらの人工格子は、磁性層への元素の添加、磁性層と非磁性層の膜厚比および積層周期を調整することで、実効的な磁気異方性および飽和磁化を調整することができる。
【００７３】
（ｂ）規則合金系  
規則合金系としては、Ｆｅ、Ｃｏ、Ｎｉのうち１つ以上の元素と、Ｐｔ、Ｐｄのうち１つ以上の元素とを含む合金であり、この合金の結晶構造がＬ１０型の規則合金である。このＬ１０型の規則合金としては、例えば、Ｆｅ５０Ｐｔ５０、Ｆｅ５０Ｐｄ５０、Ｃｏ５０Ｐｔ５０、Ｆｅ３０Ｎｉ２０Ｐｔ５０、Ｃｏ３０Ｆｅ２０Ｐｔ５０、Ｃｏ３０Ｎｉ２０Ｐｔ５０等が挙げられる。これらの規則合金は上記組成比に限定されない。
【００７４】
これらの規則合金に、Ｃｕ、Ｃｒ、Ａｇ、Ｂ等の不純物元素、あるいはその合金、絶縁物を加えて実効的な磁気異方性および飽和磁化を調整することができる。
【００７５】
（ｃ）不規則合金系  
不規則合金系としては、Ｃｏを主成分とし、Ｃｒ、Ｔａ、Ｎｂ、Ｖ、Ｗ、Ｈｆ、Ｔｉ、Ｚｒ、Ｐｔ、Ｐｄ、Ｂ、Ｆｅ、Ｎｉのうち１つ以上の元素を含む金属である。
【００７６】
例えば、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ合金等が挙げられる。これらの合金は、非磁性元素の割合を変化させて実効的な磁気異方性および飽和磁化を調整することができる。
【００７７】
（ｄ）ＲＥ（希土類金属）−ＴＭ（遷移金属）合金系  
希土類金属と遷移金属との合金は、希土類金属の材料によりフェリ磁性体、フェロ磁性体の両方を実現することができる。
【００７８】
フェリ磁性体の具体例として、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、あるいはガドリニウム（Ｇｄ）と、Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素とを含む合金が挙げられる。このようなフェリ磁性体としては、例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏ等が挙げられる。
【００７９】
フェロ磁性体の具体例として、サマリウム（Ｓｍ）、ネオジウム（Ｎｄ）、ホルミウム（Ｈｏ）と、Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素とを含む合金が挙げられる。このようなフェロ磁性体としては、例えば、ＳｍＣｏ５、ＮｄＦｅＢ等が挙げられる。これらの合金は、組成を調整することで磁気異方性および飽和磁化を調整することができる。
【００８０】
［３］バイアス層  
図１−図４に示すように固定層２とキャップ層６の間に、非磁性層２１と、バイアス層（シフト調整層）２２を配置する。これにより、固定層２からの漏れ磁場による記憶層３の反転電流のシフトを緩和および調整することが可能となる。
【００８１】
非磁性層２１は、固定層２とバイアス層２２とが熱工程によって混ざらない耐熱性、およびバイアス層２２を形成する際の結晶配向を制御する機能を具備することが望ましい。さらに、非磁性層２１の膜厚が厚くなるとバイアス層２２と記憶層３との距離が離れるため、バイアス層２２から記憶層３に印加されるシフト調整磁界が小さくなってしまう。このため、非磁性層２１の膜厚は、５ｎｍ以下であることが望ましい。
【００８２】
バイアス層２２は、膜面垂直方向に磁化容易軸を有する、強磁性材料から構成される。具体的には、固定層２で挙げた材料を用いることができる。但し、バイアス層２２は、固定層２に比べて記憶層３から離れているため、記憶層３に印加される漏れ磁場をバイアス層２２によって調整するためには、バイアス層２２の膜厚、あるいは飽和磁化Ｍｓの大きさを固定層２より大きく設定する必要がある。
【００８３】
すなわち、固定層２の膜厚および飽和磁化をそれぞれｔ２、ＭＳ２、バイアス層２２の膜厚および飽和磁化をそれぞれｔ２２、ＭＳ２２とすると、以下の関係式（２）を満たす必要がある。  
ＭＳ２×ｔ２＜ＭＳ２２×ｔ２２  ・・・（２）
例えば、素子サイズ５０ｎｍの加工を想定した場合、反転電流のシフトを相殺するためには、固定層２に飽和磁化Ｍｓが１０００ｅｍｕ／ｃｍ３、膜厚が５ｎｍの磁性材料を用いたとすると、非磁性層２１の膜厚は３ｎｍ、バイアス層２２には飽和磁化Ｍｓが１０００ｅｍｕ／ｃｍ３、膜厚が１５ｎｍ程度のバイアス層特性が要求される。
【００８４】
また、上述した反転電流のシフトをキャンセルする効果を得るには、固定層２とバイアス層２２との磁化方向は反平行に設定される必要がある。この関係を満たすためには、固定層２の保磁力Ｈｃ２とバイアス層２２の保磁力Ｈｃ２２との間には、Ｈｃ２＞Ｈｃ２２、あるいはＨｃ２＜Ｈｃ２２の関係を満たす材料を選択すればよい。この場合、予めマイナーループ（Minor Loop）着磁により保磁力の小さい層の磁化方向を反転させることにより、固定層２とバイアス層２２との磁化方向は反平行に設定することが可能となる。
【００８５】
また、非磁性層２１を介して固定層２およびバイアス層２２を反強磁性結合（ＳＡＦ（Synthetic Anti-Ferromagnetic）結合）させることによっても、同様に固定層２とバイアス層２２との磁化方向は反平行に設定することが可能となる。
【００８６】
具体的には、非磁性層２１の材料として、例えば、ルテニウム（Ｒｕ）を用い、固定層２とバイアス層２２との磁化方向を反平行に結合させることができる。これにより、バイアス層２２によって固定層２から出る漏れ磁界を低減することができ、結果的に、記憶層３の反転電流のシフトを低減することができる。この結果、素子間での記憶層３の反転電流のばらつきを低減することも可能となる。
【００８７】
上述では、固定層２とキャップ層６の間に、非磁性層２１とバイアス層２２を配置した例を説明したが、記憶層３と下地層５の間に、非磁性層とバイアス層（シフト調整層）を配置してもよい。この場合も、固定層２からの漏れ磁場による記憶層３の反転電流のシフトを緩和および調整することが可能である。さらに、固定層２とキャップ層６の間、および記憶層３と下地層５の間の両方に、非磁性層とバイアス層（シフト調整層）を配置してもよい。
【００８８】
［４］下地層  
上述の記憶層の説明に示す通り、膜面に対して垂直方向を磁化容易軸とする垂直磁化膜を形成するには、原子稠密面が配向しやすい構造を取る必要がある。すなわち、結晶配向性を面心立方（ＦＣＣ）構造の（１１１）面、六方最密充填（ＨＣＰ）構造の（００１）面が配向するように制御する必要があり、そのため下地層材料および積層構成の選択が重要となる。
【００８９】
（１）下地層の積層構成  
図８は、実施形態の磁気抵抗素子における下地層５および記憶層３を含む積層構造の断面図である。
【００９０】
この積層構造は、下部電極７と下地層５との間に、密着層８として、例えば、膜厚５ｎｍ程度のＴａを設けた構造である。そして、下地層５は下地膜５ａ、５ｂ、５ｃがこの順序で積層された積層構造を有する。また、下地層５上には、記憶層３として、例えば、膜厚２ｎｍ程度のＣｏＰｄ層を設ける。記憶層３よりも上の構成は、図１−図４に示す通りである。
【００９１】
第１−第４の実施形態の磁気抵抗素子において、下地層５が含む下地膜５ｃは記憶層３と格子整合性する金属材料が好ましい。下地膜５ａは、下地膜５ｂ、５ｃが平滑かつ結晶配向性が向上するような材料および構成が好ましい。下地膜５ｂ、５ｃは、膜厚３ｎｍ程度のＲｕ層、膜厚３ｎｍ程度のＰｔ層などからそれぞれ構成するのが好ましい。
【００９２】
（２）下地層の材料  
次に、下地層５を構成する下地膜５ａ、５ｂ、５ｃの具体的な材料について説明する。
【００９３】
下地膜５ｃとしては、稠密構造を有する金属が用いられる。記憶層３、例えばＣｏＰｄ合金、ＣｏＰｔ合金と格子整合し、稠密構造を有する金属としては、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ等が挙げられる。また、例えば、金属が１元素ではなく、Ｐｔ−Ｐｄ、Ｐｔ−Ｉｒのように、上述の金属が２元素、あるいは３元素以上で構成される合金を用いてもよい。また、上述の金属と、Ｃｕ、Ａｕ、Ａｌ等のｆｃｃ金属との合金であるＰｔ−Ｃｕ、Ｐｄ−Ｃｕ、Ｉｒ−Ｃｕ、Ｐｔ−Ａｕ、Ｒｕ−Ａｕ、Ｐｔ−Ａｌ、Ｉｒ−Ａｌ等や、Ｒｅ、Ｔｉ、Ｚｒ、Ｈｆ等のｈｃｐ金属との合金であるＰｔ−Ｒｅ、Ｐｔ−Ｔｉ、Ｒｕ−Ｒｅ、Ｒｕ−Ｔｉ、Ｒｕ−Ｚｒ、Ｒｕ−Ｈｆ等であってもよい。
【００９４】
下地層５の膜厚が厚すぎると平滑性が悪くなるため、膜厚範囲としては、３０ｎｍ以下の範囲にあることが好ましい。下地膜５ｂ、５ｃの積層構成とするのは、格子定数の異なる材料を積層することにより、ＣｏＰｄ合金、ＣｏＰｔ合金を形成前に格子定数を調整するためである。例えば、下地膜５ｂにＲｕ、下地膜５ｃにＰｔを形成した場合、下地膜５ｃのＰｔは下地膜５ｂのＲｕの影響を受けて、バルクの格子定数とは異なる格子定数となる。但し、上述したように、合金を用いても格子定数を調整できるため、下地膜５ｂ、５ｃはいずれかを省くこともできる。
【００９５】
下地層５のうち、下地膜５ａは、平滑性、および下地膜５ｂ，５ｃの稠密構造を有する金属の結晶配向性を向上させる目的で用いられる。具体的には、下地膜５ａにはＴａ等が用いられる。さらに、下地膜５ａは、その膜厚が厚すぎると成膜に時間がかかり、生産性が低下する要因となり、また、薄すぎると上述の配向制御の効果を失う。このため、下地膜５ａの膜厚は、１ｎｍ−１０ｎｍの範囲にあることが好ましい。
【００９６】
［５］非磁性層  
第１−第４の実施形態における非磁性層４の材料としては、ＮａＣｌ構造を有する酸化物が好ましい。具体的には、ＭｇＯ、ＣａＯ、ＳｒＯ、ＴｉＯ、ＶＯ、ＮｂＯなどが挙げられる。これらのＮａＣｌ構造の酸化物は、
（i）Ｆｅ、Ｃｏ、Ｎｉのいずれか、あるいは２種以上を主成分として含む、例えば、アモルファスＣｏＦｅＮｉＢ合金上、あるいは
（ii）体心立方（ＢＣＣ）構造で（１００）優先配向面を有するＦｅＣｏＮｉのいずれか、あるいは２種以上を主成分として含む合金上で、
結晶成長させると、（１００）面を優先配向面として成長し易い。
【００９７】
特に、Ｂ、Ｃ、Ｎなどを添加したＣｏＦｅＸ（Ｘは、Ｂ、Ｃ、Ｎの少なくとも１つを表す）のアモルファス合金上では、非常に容易に（１００）面を優先配向させることが可能である。
【００９８】
また、記憶層３の磁化方向と固定層２の磁化方向とが反平行の場合、スピン分極したΔ１バンドがトンネル伝導の担い手となるため、マジョリティースピン電子のみが伝導に寄与することとなる。この結果、磁気抵抗素子の伝導率が低下し、抵抗値が大きくなる。
【００９９】
反対に、記憶層３の磁化方向と固定層２の磁化方向とが平行であると、スピン偏極していないΔ５バンドが伝導を支配するために、磁気抵抗素子の伝導率が上昇し、抵抗値が小さくなる。従って、Δ１バンドの形成が高いＭＲ比を発現させるためのポイントとなる。Δ１バンドを形成するためには、ＮａＣｌ構造の酸化物からなる非磁性層４の（１００）面と、記憶層３および固定層２との界面の整合性が良くなければならない。
【０１００】
ＮａＣｌ構造の酸化物層からなる非磁性層４の（１００）面での格子整合性をさらに良くするために、上述したように記憶層および固定層を積層構造とすることが好ましい。Δ１バンドを形成するという観点からは、記憶層３を形成する界面磁性膜３ｂおよび固定層２を形成する界面磁性膜２ａとして、非磁性層４の（１００）面での格子不整合が５％以下となるような材料を選択することがより好ましい。
【０１０１】
以上説明したように、第１−第４の実施形態によれば、固定層２が含む第２磁性材料膜２ｃをＣｏ１−ｘＷｘ（０＜ｘ＜４０at％）とすることにより、記憶層に発生する固定層からの漏洩磁界を、バイアス層からの漏洩磁界によりキャンセルすることができる。すなわち、反転電流値およびそのばらつきを低減可能なスピン注入書き込み方式の磁気抵抗素子を得ることができる。
【０１０２】
（第５の実施形態）
第５の実施形態による磁気ランダムアクセスメモリ（ＭＲＡＭ）について図９および図１０を参照して説明する。第５の実施形態のＭＲＡＭは、第１−第４の実施形態のいずれかの磁気抵抗素子を記憶素子として用いた構成となっている。以下の実施形態では、磁気抵抗素子として、第１の実施形態の磁気抵抗素子１を用いた場合を述べる。
【０１０３】
図９は、第５の実施形態のＭＲＡＭの構成を示す回路図である。
【０１０４】
第５の実施形態のＭＲＡＭは、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ４０を備えている。メモリセルアレイ４０には、複数のビット線対ＢＬ，／ＢＬがそれぞれ列（カラム）方向に延在するように、配設されている。また、メモリセルアレイ４０には、複数のワード線ＷＬがそれぞれ行（ロウ）方向に延在するように、配設されている。
【０１０５】
ビット線ＢＬとワード線ＷＬとの交差部分には、メモリセルＭＣが配置されている。各メモリセルＭＣは、磁気抵抗素子１、および選択トランジスタ（例えば、ｎチャネルＭＯＳトランジスタ）４１を備えている。磁気抵抗素子１の一端は、ビット線ＢＬに接続されている。磁気抵抗素子１の他端は、選択トランジスタ４１のドレイン端子に接続されている。選択トランジスタ４１のソース端子は、ビット線／ＢＬに接続されている。さらに、選択トランジスタ４１のゲート端子は、ワード線ＷＬに接続されている。
【０１０６】
ワード線ＷＬには、ロウデコーダ４２が接続されている。ビット線対ＢＬ，／ＢＬには、書き込み回路４４および読み出し回路４５が接続されている。書き込み回路４４および読み出し回路４５には、カラムデコーダ４３が接続されている。そして、各メモリセルＭＣは、ロウデコーダ４２およびカラムデコーダ４３により選択される。
【０１０７】
メモリセルＭＣへのデータの書き込みは、以下のように行われる。まず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されるワード線ＷＬが活性化される。これにより、選択トランジスタ４１がターンオンする。
【０１０８】
ここで、磁気抵抗素子１には、書き込みデータに応じて、双方向の書き込み電流Ｉｗが供給される。具体的には、磁気抵抗素子１に左から右へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、磁気抵抗素子１に右から左へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”、あるいはデータ“１”を書き込むことができる。
【０１０９】
次に、メモリセルＭＣからのデータ読み出しは、以下のように行われる。まず、選択されるメモリセルＭＣの選択トランジスタ４１がターンオンする。読み出し回路４５は、磁気抵抗素子１に、例えば右から左へ流れる読み出し電流Ｉｒを供給する、すなわちビット線／ＢＬからビット線ＢＬへ読み出し電流Ｉｒを供給する。読み出し回路４５は、この読み出し電流Ｉｒに基づいて磁気抵抗素子１の抵抗値を検出する。さらに、読み出し回路４５は、検出した抵抗値から磁気抵抗素子１に記憶されたデータを読み出す。
【０１１０】
次に、実施形態のＭＲＡＭの構造について図１０を参照して説明する。図１０は、１個のメモリセルＭＣの構造を示す断面図である。
【０１１１】
図示するように、メモリセルＭＣは、磁気抵抗素子（ＭＴＪ）１と選択トランジスタ４１を有している。ｐ型半導体基板５１の表面領域には、素子分離絶縁層４６が設けられている。この素子分離絶縁層４６が設けられていない半導体基板５１の表面領域は、素子が形成される素子領域（active area）となる。素子分離絶縁層４６は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。ＳＴＩとしては、例えば酸化シリコンが用いられる。
【０１１２】
半導体基板５１の素子領域には、互いに離隔したソース領域Ｓおよびドレイン領域Ｄが形成されている。このソース領域Ｓおよびドレイン領域Ｄは、それぞれ半導体基板５１内に高濃度の不純物、例えばｎ+型不純物を導入して形成されたｎ+型拡散領域から構成される。
【０１１３】
ソース領域Ｓとドレイン領域Ｄ間の半導体基板５１上には、ゲート絶縁膜４１Ａが形成されている。このゲート絶縁膜４１Ａ上には、ゲート電極４１Ｂが形成されている。このゲート電極４１Ｂは、ワード線ＷＬとして機能する。このように、半導体基板５１には、選択トランジスタ４１が設けられている。
【０１１４】
ソース領域Ｓ上には、コンタクトプラグ５２を介して配線層５３が形成されている。配線層５３は、ビット線／ＢＬとして機能する。ドレイン領域Ｄ上には、コンタクトプラグ５４を介して引き出し線５５が形成されている。
【０１１５】
引き出し線５５上には、下部電極７および上部電極９に挟まれた磁気抵抗素子１が設けられている。上部電極９上には、配線層５６が形成されている。配線層５６は、ビット線ＢＬとして機能する。また、半導体基板５１と配線層５６との間は、例えば酸化シリコンからなる層間絶縁層５７で満たされている。
【０１１６】
以上、詳述したように、第５の実施形態によれば、磁気抵抗素子１を用いてＭＲＡＭを構成することができる。なお、磁気抵抗素子１は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリとして使用することも可能である。
【０１１７】
第５の実施形態で示したＭＲＡＭは、様々な装置に適用することが可能である。以下に、ＭＲＡＭのいくつかの適用例について説明する。
【０１１８】
［１］適用例１  
図１１は、デジタル加入者線（ＤＳＬ）用モデムのＤＳＬデータパス部を抽出して示している。
【０１１９】
このモデムは、プログラマブルデジタルシグナルプロセッサ（ＤＳＰ：Digital Signal Processor）１００、アナログ−デジタル（Ａ／Ｄ）コンバータ１１０、デジタル−アナログ（Ｄ／Ａ）コンバータ１２０、送信ドライバ１３０、および受信機増幅器１４０等を備えている。
【０１２０】
図１１では、バンドパスフィルタを省略しており、その代わりに回線コードプログラム（ＤＳＰで実行される、コード化される加入者回線情報、伝送条件等（回線コード：ＱＡＭ、ＣＡＰ、ＲＳＫ、ＦＭ、ＡＭ、ＰＡＭ、ＤＷＭＴ等）に応じてモデムを選択、動作させるためのプログラム）を保持するための種々のタイプのオプションのメモリとして、第７実施形態のＭＲＡＭ１７０と、ＥＥＰＲＯＭ（electrically erasable and programmable ROM）１８０とを示している。
【０１２１】
なお、本適用例では、回線コードプログラムを保持するためのメモリとしてＭＲＡＭ１７０とＥＥＰＲＯＭ１８０との２種類のメモリを用いているが、ＥＥＰＲＯＭ１８０をＭＲＡＭに置き換えてもよい。すなわち、２種類のメモリを用いず、ＭＲＡＭのみを用いるように構成してもよい。
【０１２２】
［２］適用例２  
図１２は、別の適用例であり、携帯電話端末３００を示している。
【０１２３】
通信機能を実現する通信部２００は、送受信アンテナ２０１、アンテナ共用器２０２、受信部２０３、ベースバンド処理部２０４、音声コーデックとして用いられるＤＳＰ（デジタル信号処理回路）２０５、スピーカ（受話器）２０６、マイクロホン（送話器）２０７、送信部２０８、および周波数シンセサイザ２０９等を備えている。
【０１２４】
また、この携帯電話端末３００には、当該携帯電話端末３００の各部を制御する制御部２２０が設けられている。制御部２２０は、ＣＰＵ２２１、ＲＯＭ２２２、第７実施形態のＭＲＡＭ２２３、およびフラッシュメモリ２２４がバス２２５を介して接続されて形成されるマイクロコンピュータである。
【０１２５】
上記ＲＯＭ２２２には、ＣＰＵ２２１において実行されるプログラムや表示用のフォント等の必要となるデータが予め記憶されている。
【０１２６】
ＭＲＡＭ２２３は、主に作業領域として用いられるものであり、ＣＰＵ２２１がプログラムの実行中において計算途中のデータ等を必要に応じて記憶したり、制御部２２０と各部との間でやり取りするデータを一時的に記憶したりする場合等に用いられる。
【０１２７】
また、フラッシュメモリ２２４は、携帯電話端末３００の電源がオフされても、例えば、直前の設定条件等を記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これによって、携帯電話端末３００の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。
【０１２８】
また、この携帯電話端末３００には、音声データ再生処理部２１１、外部出力端子２１２、ＬＣＤコントローラ２１３、表示用のＬＣＤ（液晶ディスプレイ）２１４、および呼び出し音を発生するリンガ２１５等が設けられている。
【０１２９】
音声データ再生処理部２１１は、携帯電話端末３００に入力される音声データ（あるいは、後述する外部メモリ２４０に記憶されるオーディオ情報（音声データ））を再生する。再生される音声データ（オーディオ情報）は、外部出力端子２１２を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。
【０１３０】
このように、音声データ再生処理部２１１を設けることにより、オーディオ情報の再生が可能となる。ＬＣＤコントローラ２１３は、例えばＣＰＵ２２１からの表示情報を、バス２２５を介して受け取り、ＬＣＤ２１４を制御するためのＬＣＤ制御情報に変換し、ＬＣＤ２１４を駆動して表示させる。
【０１３１】
さらに、携帯電話端末３００には、インターフェース回路（Ｉ／Ｆ）２３１，２３３，２３５、外部メモリ２４０、外部メモリスロット２３２、キー操作部２３４、および外部入出力端子２３６等が設けられている。上記外部メモリスロット２３２にはメモリカード等の外部メモリ２４０が挿入される。この外部メモリスロット２３２は、インターフェース回路（Ｉ／Ｆ）２３１を介してバス２２５に接続される。
【０１３２】
このように、携帯電話端末３００にスロット２３２を設けることにより、携帯電話端末３００の内部の情報を外部メモリ２４０に書き込んだり、あるいは外部メモリ２４０に記憶された情報（例えば、オーディオ情報）を携帯電話端末３００に入力したりすることが可能となる。
【０１３３】
キー操作部２３４は、インターフェース回路（Ｉ／Ｆ）２３３を介してバス２２５に接続される。キー操作部２３４から入力されるキー入力情報は、例えば、ＣＰＵ２２１に伝えられる。外部入出力端子２３６は、インターフェース回路（Ｉ／Ｆ）２３５を介してバス２２５に接続される。この外部入出力端子２３６は、携帯電話端末３００に外部から種々の情報を入力したり、あるいは携帯電話端末３００から外部へ情報を出力したりする際の端子として機能する。
【０１３４】
なお、本適用例では、ＲＯＭ２２２、ＭＲＡＭ２２３、およびフラッシュメモリ２２４を用いているが、フラッシュメモリ２２４をＭＲＡＭに置き換えてもよいし、さらにＲＯＭ２２２もＭＲＡＭに置き換えることが可能である。
【０１３５】
［３］適用例３  
図１３−図１７は、ＭＲＡＭをスマートメディア等のメディアコンテンツを収納するカード（ＭＲＡＭカード）に適用した例をそれぞれ示している。
【０１３６】
図１３に示すように、ＭＲＡＭカード本体４００には、ＭＲＡＭチップ４０１が内蔵されている。このカード本体４００には、ＭＲＡＭチップ４０１に対応する位置に開口部４０２が形成され、ＭＲＡＭチップ４０１が露出されている。この開口部４０２にはシャッター４０３が設けられており、当該ＭＲＡＭカードの携帯時にＭＲＡＭチップ４０１がシャッター４０３で保護されるようになっている。このシャッター４０３は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。
【０１３７】
データを転写する場合には、シャッター４０３を開放してＭＲＡＭチップ４０１を露出させて行う。外部端子４０４は、ＭＲＡＭカードに記憶されたコンテンツデータを外部に取り出すためのものである。
【０１３８】
図１４および図１５は、ＭＲＡＭカードにデータを転写するための、カード挿入型の転写装置を示している。
【０１３９】
データ転写装置５００は、収納部５００ａを有している。この収納部５００ａには、第１ＭＲＡＭカード５５０が収納されている。収納部５００ａには、第１ＭＲＡＭカード５５０に電気的に接続される外部端子５３０が設けられており、この外部端子５３０を用いて第１ＭＲＡＭカード５５０のデータが書き換えられる。
【０１４０】
エンドユーザの使用する第２ＭＲＡＭカード４５０を、矢印で示すように転写装置５００の挿入部５１０より挿入し、ストッパ５２０で止まるまで押し込む。このストッパ５２０は、第１ＭＲＡＭカード５５０と第２ＭＲＡＭカード４５０を位置合わせするための部材としても働く。第２ＭＲＡＭカード４５０が所定位置に配置されると、第１ＭＲＡＭデータ書き換え制御部から外部端子５３０に制御信号が供給され、第１ＭＲＡＭカード５５０に記憶されるデータが第２ＭＲＡＭカード４５０に転写される。
【０１４１】
図１６は、ＭＲＡＭカードにデータを転写するための、はめ込み型の転写装置を示す断面図である。
【０１４２】
この転写装置６００は、矢印で示すように、ストッパ５２０を目標に、第１ＭＲＡＭカード５５０上に第２ＭＲＡＭカード４５０をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。
【０１４３】
図１７は、ＭＲＡＭカードにデータを転写するための、スライド型の転写装置を示す断面図である。
【０１４４】
この転写装置７００は、ＣＤ−ＲＯＭドライブやＤＶＤドライブと同様に、転写装置７００に受け皿スライド５６０が設けられており、この受け皿スライド５６０が矢印で示すように移動する。受け皿スライド５６０が破線の位置に移動したときに第２ＭＲＡＭカード４５０を受け皿スライド５６０に載置し、続いて受け皿スライド５６０が移動して第２ＭＲＡＭカード４５０を転写装置７００の内部へ搬送する。
【０１４５】
ストッパ５２０に第２ＭＲＡＭカード４５０の先端部が当接するように搬送される点、および転写方法についてはカード挿入型と同一であるので、説明を省略する。
【０１４６】
第５の実施形態で説明したＭＲＡＭは、高速ランダム書き込み可能なファイルメモリ、高速ダウンロード可能な携帯端末、高速ダウンロード可能な携帯プレーヤー、放送機器用半導体メモリ、ドライブレコーダ、ホームビデオ、通信用大容量バッファメモリ、および防犯カメラ用半導体メモリなどに対して用いることができ、産業上のメリットは多大である。
【０１４７】
以上説明したように実施形態によれば、熱的に安定であると共に、磁気抵抗比の低下が抑制できるスピン注入書き込み方式の磁気抵抗素子およびそれを用いた磁気メモリを提供することができる。
【０１４８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１４９】
１，１Ａ，１Ｂ，１Ｃ…磁気抵抗素子、２…固定層（第１磁性層）、２ａ…第１磁性材料膜、２ｂ…非磁性材料膜、２ｃ…第２磁性材料膜、２ｄ…第３磁性材料膜、３…記憶層（第２磁性層）、３ａ…磁性膜、３ｂ…界面磁性膜、４…非磁性層（第１非磁性層）、５…下地層、５ａ，５ｂ，５ｃ…下地膜、６…キャップ層、７…下部電極、８…密着層、９…上部電極、２１…非磁性層（第２非磁性層）、２２…バイアス層（第３磁性層）、４０…メモリセルアレイ、４１…選択トランジスタ、４１Ａ…ゲート絶縁膜、４１Ｂ…ゲート電極、４２…ロウデコーダ、４３…カラムデコーダ、４４…書き込み回路、４５…読み出し回路、４６…素子分離絶縁層、５１…半導体基板、５２…コンタクトプラグ、５３…配線層、５４…コンタクト、５５…引き出し線、５６…配線層、５７…層間絶縁層。
【図１】
2013235914.tif 000003
【図２】
2013235914.tif 000004
【図３】
2013235914.tif 000005
【図４】
2013235914.tif 000006
【図５】
2013235914.tif 000007
【図６】
2013235914.tif 000008
【図７】
2013235914.tif 000009
【図８】
2013235914.tif 000010
【図９】
2013235914.tif 000011
【図１０】
2013235914.tif 000012
【図１１】
2013235914.tif 000013
【図１２】
2013235914.tif 000014
【図１３】
2013235914.tif 000015
【図１４】
2013235914.tif 000016
【図１５】
2013235914.tif 000017
【図１６】
2013235914.tif 000018
【図１７】
2013235914.tif 000019