(57)【要約】【課題】ＥＭＩシールドされた半導体パッケージ及びＥＭＩシールドされた基板モジュールを提供する。【解決手段】本発明のＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）シールドされた半導体パッケージは、半導体パッケージと、その表面の少なくとも一部に形成されたＥＭＩシールド層と、を有し、ＥＭＩシールド層は、マトリックス層と、マトリックス層の上部に配置された金属層と、マトリックス層と金属層との界面に配置された第１シード粒子と、を含む。これにより、半導体パッケージ及び基板モジュールは、従来デバイス単位で行われたシールディング工程を、実装基板のレベルで進められるように拡張可能なため、短時間で高い生産性をもって廉価で製造することができる。【選択図】図１
2013080926.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージと、
前記半導体パッケージの表面の少なくとも一部に形成されたＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）シールド層と、を有し、
前記ＥＭＩシールド層は、
マトリックス層と、
前記マトリックス層の上部に配置された金属層と、
前記マトリックス層と前記金属層との界面に配置された第１シード粒子と、を含むことを特徴とするＥＭＩシールドされた（ＥＭＩ  ｓｈｉｅｌｄｅｄ）半導体パッケージ。
【請求項２】
前記第１シード粒子は、コア粒子及び該コア粒子の表面の少なくとも一部分をコーティングしている表面改質層を含むことを特徴とする請求項１に記載のＥＭＩシールドされた半導体パッケージ。
【請求項３】
前記表面改質層は、前記コア粒子と前記マトリックス層との間に配置されることを特徴とする請求項２に記載のＥＭＩシールドされた半導体パッケージ。
【請求項４】
前記表面改質層は、チオール基（−ＳＨ）を含むポリマー、Ｃ１−Ｃ１０アルコキシ基を含むシラン系化合物、アセチルアセトン、又はそれらの混合物の層であることを特徴とする請求項２に記載のＥＭＩシールドされた半導体パッケージ。
【請求項５】
前記コア粒子は、金属又は金属酸化物のうちの少なくとも一つであることを特徴とする請求項２に記載のＥＭＩシールドされた半導体パッケージ。
【請求項６】
前記ＥＭＩシールド層は、前記マトリックス層内に含まれる第２シード粒子を更に含むことを特徴とする請求項２に記載のＥＭＩシールドされた半導体パッケージ。
【請求項７】
前記第２シード粒子は、コア粒子及び表面改質層を含み、
前記第２シード粒子の表面改質層は、前記第２シード粒子のコア粒子の実質的に全体表面をコーティングしていることを特徴とする請求項６に記載のＥＭＩシールドされた半導体パッケージ。
【請求項８】
前記第１シード粒子の直径は、２μｍ〜８０μｍであることを特徴とする請求項１に記載のＥＭＩシールドされた半導体パッケージ。
【請求項９】
前記半導体パッケージは、上部表面と側面とを有し、
前記ＥＭＩシールド層は、前記上部表面の少なくとも一部及び前記側面の少なくとも一部に具備されることを特徴とする請求項１に記載のＥＭＩシールドされた半導体パッケージ。
【請求項１０】
基板と、
前記基板上に提供された半導体パッケージと、
前記基板及び前記半導体パッケージの表面の少なくとも一部に提供されたＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）シールド層と、を有し、
前記ＥＭＩシールド層は、
マトリックス層と、
前記マトリックス層の上部に配置された金属層と、
前記マトリックス層と前記金属層との界面に配置された第１シード粒子と、を含むことを特徴とするＥＭＩシールドされた（ＥＭＩ  ｓｈｉｅｌｄｅｄ）基板モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）シールドされた半導体パッケージ及びＥＭＩシールドされた基板モジュールに係り、より詳しくは、短時間に高い生産性をもって廉価で製造することができる半導体パッケージ及び基板モジュールに関する。
【背景技術】
【０００２】
電子製品を使用中に発生する電磁波からユーザを保護するために、各国別に半導体電子装置のＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）シールディングを奨励又は義務化している。
【０００３】
従来のＥＭＩシールディングは、工程上の制約がかなり伴い、製品の耐久性も脆弱になる側面があった。
【０００４】
更に、工程コストも割高であり、生産性も非常に低く、ＥＭＩ遮蔽効果も十分ではないという短所があった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、短時間に高い生産性をもって廉価で製造することが可能なＥＭＩシールドされた半導体パッケージを提供することにある。
また、本発明の目的は、短時間に高い生産性をもって廉価で製造することが可能なＥＭＩシールドされた基板モジュールを提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明の一特徴によるＥＭＩシールドされた（ＥＭＩ  ｓｈｉｅｌｄｅｄ）半導体パッケージは、半導体パッケージと、前記半導体パッケージの表面の少なくとも一部に形成されたＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）シールド層と、を有し、前記ＥＭＩシールド層は、マトリックス層と、前記マトリックス層の上部に配置された金属層と、前記マトリックス層と前記金属層との界面に配置された第１シード粒子と、を含む。
【０００７】
前記第１シード粒子は、コア粒子及び該コア粒子の表面の少なくとも一部分をコーティングしている表面改質層を含み得る。
前記表面改質層は、前記コア粒子と前記マトリックス層との間に配置され得る。
前記表面改質層は、チオール基（−ＳＨ）含むポリマー、Ｃ１−Ｃ１０アルコキシ基を含むシラン系化合物、アセチルアセトン、又はそれらの混合物の層であり得る。
前記コア粒子は、金属又は金属酸化物のうちの少なくとも一つであり得る。
前記ＥＭＩシールド層は、前記マトリックス層内に含まれる第２シード粒子を更に含み得る。
このとき、前記第２シード粒子は、コア粒子及び表面改質層を含み、前記第２シード粒子の表面改質層は、前記第２シード粒子のコア粒子の実質的に全体表面をコーティングし得る。
前記第１シード粒子の直径は、２μｍ〜８０μｍであり得る。
前記半導体パッケージは、上部表面と側面とを有し、前記ＥＭＩシールド層は、前記上部表面の少なくとも一部及び前記側面の少なくとも一部に形成され得る。
【０００８】
上記目的を達成するためになされた本発明の一特徴によるＥＭＩシールドされた（ＥＭＩ  ｓｈｉｅｌｄｅｄ）基板モジュールは、基板と、前記基板上に提供された半導体パッケージと、前記基板及び前記半導体パッケージの表面の少なくとも一部に形成されたＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）シールド層と、を有し、前記ＥＭＩシールド層は、マトリックス層と、前記マトリックス層の上部に配置された金属層と、前記マトリックス層と前記金属層との界面に配置された第１シード粒子と、を含む。
【０００９】
前記基板上には、前記半導体パッケージが１個又は複数個が実装され得る。
前記基板モジュールは、前記基板が接地電極を含み、前記金属層は、前記接地電極に電気的に連結されるように構成され得る。
前記マトリックス層は、前記接地電極又は前記接地電極に電気的に連結された配線パターンの少なくとも一部を露出するように構成され得る。
前記金属層は、前記露出された接地電極又は前記接地電極に電気的に連結された配線パターンの少なくとも一部に接触し得る。
前記マトリックス層は、前記マトリックス層を貫くホール（ｈｏｌｅ）を含み、前記マトリックス層は、前記ホールを介して前記接地電極又は前記接地電極に電気的に連結された配線パターンの少なくとも一部を露出させ得る。
選択的に、前記金属層は、前記マトリックス層の外側壁に延長されて前記接地電極又は前記接地電極に電気的に連結された配線パターンに電気的に連結されてもよい。
【発明の効果】
【００１０】
本発明によれば、１枚の基板に複数個の半導体パッケージを実装した後、一挙にＥＭＩシールド層を形成することで、各半導体パッケージ別のＥＭＩシールド層形成に比べて生産性が大きく向上する。また、高価な金属物質を効率的に使うことができ、工程コストも減らすことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態による半導体パッケージを示した側断面図である。
【図２】コア粒子と金属層との関係を説明するための部分断面図である。
【図３】本発明の一実施形態によるＥＭＩシールドされた基板モジュールを示した側断面図である。
【図４】本発明の他の実施形態によるＥＭＩシールドされた基板モジュールを示した側断面図である。
【図５】本発明の一実施形態によるＥＭＩシールドされた基板モジュールの製造方法を段階別に示した側断面図である。
【図６】本発明の一実施形態によるＥＭＩシールドされた基板モジュールの製造方法を段階別に示した側断面図である。
【図７】本発明の一実施形態によるＥＭＩシールドされた基板モジュールの製造方法を段階別に示した側断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。しかし、本発明の実施形態は、多くの異なる形態で変形されてもよく、本発明の範囲が、後述する実施形態によって限定されるものと解釈されてはならない。本発明の実施形態は、当業界で当業者に本発明を更に完全に説明するために提供するものである。同一の符号は終始同一の要素を意味する。更に、図面での多様な要素と領域は概略的に描かれている。従って、本発明は、図面に描いた相対的な大きさや間隔によって制限されるものではない。
【００１３】
第１、第２などの用語は、多様な構成要素を説明するために使用するが、各構成要素は、これらの用語によって限定されるものではない。用語は、１つの構成要素を、他の構成要素から区別する目的のみで使用する。例えば、本発明の権利範囲を外れずに、第１構成要素は、第２構成要素と命名することがあり、反対に、第２構成要素は、第１構成要素と命名することもある。
【００１４】
本明細書で使用する用語は、単に特定の実施形態を説明するために使用するものであり、本発明を限定しようとする意図ではない。
【００１５】
単数の表現は、文脈上明白に取り立てて意味しない限り、複数の表現を含む。本明細書で、「含む」又は「有する」の表現は、明細書に記載した特徴、個数、段階、動作、構成要素、部分品、又はそれらを組み合わせたものが存在することを指定しようとするものであり、一つ又はそれ以上の異なる特徴や個数、動作、構成要素、部分品、又はそれらを組み合わせたものなどの存在又は付加の可能性を予め排除するものではないと理解しなければならない。
【００１６】
取り立てて定義されるものではない限り、ここで使用する全ての用語は、技術用語と科学用語とを含み、本発明が属する技術分野で、当業者が共通して理解していることと同一の意味を有する。また、一般的に使われる、前もって定義した用語は、関連する技術の脈絡で、それらが意味する一貫した意味を有するものと解釈しなければならず、ここに明示的に定義しない限り、過度に形式的な意味に解釈してはならない。
【００１７】
図１は、本発明の一実施形態による半導体パッケージ１００を示した側断面図である。
【００１８】
図１を参照すると、半導体パッケージ１１０の表面の少なくとも一部の上に、ＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）シールド層１２０が形成されている。ＥＭＩシールド層１２０は、半導体パッケージ１１０の上部表面の少なくとも一部の上に形成されている。また、ＥＭＩシールド層１２０は、半導体パッケージ１１０の側面の少なくとも一部の上に形成されている。
【００１９】
半導体パッケージ１１０は、チップスケール・パッケージ（ＣＳＰ：ｃｈｉｐ  ｓｃａｌｅ  ｐａｃｋａｇｅ）、ウェーハレベル・パッケージ（ＷＬＰ：ｗａｆｅｒ  ｌｅｖｅｌ  ｐａｃｋａｇｅ）、ボールグリッドアレイ（ＢＧＡ：ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）・パッケージ、ピングリッドアレイ（ＰＧＡ：ｐｉｎ  ｇｒｉｄ  ａｒｒａｙ）・パッケージ、フリップチップ・パッケージ（ｆｌｉｐ  ｃｈｉｐ  ｐａｃｋａｇｅ）、スルーホール・パッケージ（ｔｈｒｏｕｇｈ  ｈｏｌｅ  ｐａｃｋａｇｅ）、直接チップ付着（ＤＣＡ：ｄｉｒｅｃｔ  ｃｈｉｐ  ａｔｔａｃｈ）パッケージ、クアッドフラット・パッケージ（ＱＦＰ：ｑｕａｄ  ｆｌａｔ  ｐａｃｋａｇｅ）、クアッドフラットノーリード（ＱＦＮ：ｑｕａｄ  ｆｌａｔ  ｎｏ−ｌｅａｄ）・パッケージ、デュアルインライン・パッケージ（ＤＩＰ：ｄｕａｌ  ｉｎ−ｌｉｎｅ  ｐａｃｋａｇｅ）、シングルインライン・パッケージ（ＳＩＰ：ｓｉｎｇｌｅ  ｉｎ−ｌｉｎｅ  ｐａｃｋａｇｅ）、ジグザグインライン・パッケージ（ＺＩＰ：ｚｉｇｚａｇ  ｉｎ−ｌｉｎｅ  ｐａｃｋａｇｅＰ）、テープキャリア・パッケージ（ＴＣＰ：ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）、マルチチップ・パッケージ（ＭＣＰ：ｍｕｌｔｉ−ｃｈｉｐ  ｐａｃｋａｇｅ）、スモールアウトライン・パッケージ（ＳＯＰ：ｓｍａｌｌ  ｏｕｔｌｉｎｅ  ｐａｃｋａｇｅ）、スルーシリコンビア（ＴＳＶ：ｔｈｒｏｕｇｈ  ｓｉｌｉｃｏｎ  ｖｉａ）・パッケージなどであり、特別に限定されるものではない。
【００２０】
ＥＭＩシールド層１２０は、マトリックス層１２１、マトリックス層１２１の上部に位置する金属層１２９、及びマトリックス層１２１と金属層１２９との界面に位置する第１シード粒子１２３を含む。
【００２１】
金属層１２９は、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、レニウム（Ｒｅ）などであり、特別に限定されるものではない。金属層１２９の厚みは、約０．１μｍ〜約１，０００μｍであり、特別に限定されるものではない。
【００２２】
金属層１２９と半導体パッケージ１１０との間に、マトリックス層１２１が形成されている。マトリックス層１２１は、任意のポリマーであり、特別に限定されるものではない。マトリックス層１２１は、例えば、エポキシ樹脂、ウレタン樹脂、ポリイミド樹脂、アクリル樹脂、ポリオレフィン樹脂などである。特に、マトリックス層１２１は、エポキシ樹脂であり得る。
【００２３】
マトリックス層１２１として使われるポリマーは、例えば、約５，０００〜約５００，０００の重量平均分子量（ＭＷ：ｗｅｉｇｈｔ  ａｖｅｒａｇｅ  ｍｏｌｅｃｕｌａｒ  ｗｅｉｇｈｔ）を有する。重量平均分子量は、ゲル浸透クロマトグラフィ（ＧＰＣ：ｇｅｌ  ｐｅｒｍｅａｔｉｏｎ  ｃｈｒｏｍａｔｏｇｒａｐｈｙ）などで測定した値である。ゲル浸透クロマトグラフィは、例えば、溶媒として、テトラヒドロフラン（ＴＨＦ：ｔｅｔｒａｈｙｄｒｏｆｕｒａｎ）を、約１ｍｌ／分の流量で利用し、カラムとして、Ｓｈｏｄｅｘ  ＫＦ−８００シリーズを利用して得た値である。
【００２４】
第１シード粒子１２３は、コア粒子１２３ａと表面改質層１２３ｂとを含む。表面改質層１２３ｂは、コア粒子１２３ａの表面の少なくとも一部分をコーティングしている。図１から分かるように、マトリックス層１２１と金属層１２９との界面に位置する第１シード粒子１２３は、マトリックス層１２１と接する部分で、主に表面改質層１２３ｂを有する。図１では、表面改質層１２３ｂがマトリックス層１２１の領域を外れないように図示しているが、図１とは異なり、表面改質層１２３ｂが、コア粒子１２３ａの表面に沿って、金属層１２９内部に一部延長されてもよい。
【００２５】
また、図１では、コア粒子１２３ａとマトリックス層１２１との間に、表面改質層１２３ｂが介在しており、コア粒子１２３ａが、マトリックス層１２１に直接接触しないように図示しているが、コア粒子１２３ａの表面のうちの一部分において、表面改質層１２３ｂが形成されずに、マトリックス層１２１に直接接触してもよい。
【００２６】
コア粒子１２３ａは、金属粒子又は金属酸化物の粒子である。粒子の大きさは、約０．１μｍ〜約７０μｍである。コア粒子１２３ａをなす金属は、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、レニウム（Ｒｅ）などであるが、これらに限定されるものではない。コア粒子１２３ａをなす金属酸化物は、例えば、シリコン酸化物、チタン酸化物、セリウム酸化物、タングステン酸化物、ニッケル酸化物、ジルコニウム酸化物、バナジウム酸化物、ハフニウム酸化物、モリブデン酸化物などであるが、これらに限定されるものではない。
【００２７】
表面改質層１２３ｂは、コア粒子１２３ａとイオン性結合又は配位結合を形成することができる任意の物質である。例えば、表面改質層１２３ｂをなす物質は、シラン基、シラノール基、チオール基、カルボン酸基、アミノ基、アンモニウム基、ニトロ基、ヒドロキシル基、カルボニル基、スルホン酸基、スルホニウム基、オキサゾリン基、ピロリドン基、ニトリル基、アルコキシ基などを含む。特に、表面改質層１２３ｂをなす物質は、それらの作用基を介して、コア粒子１２３ａと結合される。
【００２８】
表面改質層１２３ｂは、作用基を含む有機化合物であり、特別に制限されるものではない。例えば、表面改質層１２３ｂを構成する物質は、（不）飽和炭化水素、芳香族炭化水素、（不）飽和チオール、芳香族チオール、（不）飽和脂肪酸、芳香族カルボン酸、（不）飽和ケトン、芳香族ケトン、（不）飽和アルコール、芳香族アルコール、（不）飽和アミン、芳香族アミン、シラン系又はシロキサン系の化合物、それらの誘導体、それらが縮合されて生成された生成物、又はそれらから誘導された重合体である。ここで「（不）飽和」は、「飽和又は不飽和」を意味する。
【００２９】
縮合生成物又は重合体としては、例えば、ポリエチレン、ポリプロピレン、ポリブタジエンのようなポリオレフィン類、ポリエチレングリコール、ポリプロピレングリコールのようなポリエーテル類、ポリスチレン、ポリ（メト）アクリレート、ポリ（メト）アクリル酸エステル、ポリビニルアルコール、ポリビニルエステル、フェノール樹脂、メラミン樹脂、エポキシ樹脂、シリコン樹脂、ポリイミド樹脂、ポリウレタン樹脂、テフロン（登録商標）樹脂、アクリロニトリル−スチレン樹脂、スチレン−ブタジエン樹脂、ポリアミド樹脂、ポリカーボネート樹脂、ポリアセタール樹脂、ポリエーテルスルホン、ポリフェニレンオキシドなどである。
【００３０】
選択的に、表面改質層１２３ｂは、Ｃ１−Ｃ１０アルコキシ基を含むシラン系化合物、アセチルアセトン（ａｃｅｔｙｌａｃｅｔｏｎｅ）などであってもよい。或いは、以上で説明した物質の混合物であってもよい。
【００３１】
続けて図１を参照すると、半導体パッケージ１００は、マトリックス層１２１内に、第２シード粒子１２５を更に含む。
【００３２】
第２シード粒子１２５は、コア粒子１２５ａ、及びコア粒子１２５ａの表面の少なくとも一部分をコーティングする表面改質層１２５ｂを含む。コア粒子１２５ａは、上述のコア粒子１２３ａと実質的に同一であるために、詳細な説明は省略する。また、表面改質層１２５ｂも、上述の表面改質層１２３ｂと実質的に同一であるので、詳細な説明を省略する。
【００３３】
図１では、表面改質層１２５ｂが、コア粒子１２５ａの実質的な全体表面をコーティングしているように図示しているが、必ずしもそうである必要はなく、コア粒子１２５ａの表面の少なくとも一部分をコーティングしていてもよい。
【００３４】
第１シード粒子１２３及び／又は第２シード粒子１２５の直径は、約２μｍ〜約８０μｍである。第１シード粒子１２３及び第２シード粒子１２５のいずれも完全な球形ではなくともよい。そのような場合、第１シード粒子１２３内、又は第２シード粒子１２５内の２点間の距離のうち、最も長い距離が約２μｍ〜約８０μｍの範囲である。
【００３５】
図１の半導体パッケージ１００は、半導体パッケージ１００が基板上に実装されたとき、ＥＭＩシールド層１２０の金属層１２９が、基板上の接地端子（図示せず）に接触するように構成される。選択的に、半導体パッケージ１１０が、別途の接地端子（図示せず）を具備し、ＥＭＩシールド層１２０の金属層１２９が、接地端子に接触するように構成してもよい。
【００３６】
図２は、コア粒子１２３ａと金属層１２９との関係を説明するための部分断面図である。図２を参照すると、第１シード粒子１２３のコア粒子１２３ａが金属である場合、金属層１２９と異種の金属であってもよいが、同種の金属であってもよい。コア粒子１２３ａが、金属層１２９と異種の金属である場合、それらの間の界面が鮮明に観察される。一方、コア粒子１２３ａが、金属層１２９と同種の金属である場合、それらの間の界面が鮮明に観察されないこともある。
【００３７】
図３は、本発明の一実施形態によるＥＭＩシールドされた基板モジュール２００を示した側断面図である。図３を参照すると、半導体パッケージ２１０が基板２０５上に実装され、半導体パッケージ２１０と基板２０５の一部との上に、ＥＭＩシールド層２２０が形成される。
【００３８】
ＥＭＩシールド層２２０は、マトリックス層２２１、金属層２２９、及びマトリックス層２２１と金属層２２９との界面に位置する第１シード粒子２２３を含む。第１シード粒子２２３は、コア粒子２２３ａ及び表面改質層２２３ｂを含む。また、マトリックス層２２１内には、第２シード粒子２２５が存在し、第２シード粒子２２５は、コア粒子２２５ａ及び表面改質層２２５ｂを含む。ＥＭＩシールド層２２０の主な部分は、図１の主要部分と共通するので、ここではこれ以上の詳細な説明は省略する。
【００３９】
基板２０５は、接地電極２６０を含む印刷回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）であり、ウェーハ、ガラス基板などの他の基板であってもよい。基板２０５上に、複数個の半導体パッケージ２１０が実装される。基板２０５の上部表面又は内部には、電気的な連結のための配線が具備されている。
【００４０】
特に、基板２０５は、接地電極２６０を具備する。マトリックス層２２１は、接地電極２６０、又は接地電極に電気的に連結された配線パターンの少なくとも一部を露出するように構成される。
【００４１】
例えば、マトリックス層２２１は、マトリックス層２２１を貫くホール２３０を含み、金属層２２９は、ホール２３０の内部に延長され、接地電極２６０に電気的に連結される。図３では、接地電極２６０がホール２３０によって露出されているように図示したが、ホールによって接地電極が露出するのではなく、接地電極に電気的に連結された配線パターンが露出するようにしてもよい。また、金属層２２９は、ホール２３０内部に延長され、接地電極に電気的に連結された配線パターンに電気的に連結される。
【００４２】
図４は、本発明の他の実施形態によるＥＭＩシールドされた基板モジュール２００を示した側断面図である。図４を参照すると、金属層２２９が、マトリックス層２２１の外側壁に延長され、接地電極２６０に電気的に連結されるように構成されている。図４では、金属層２２９が接地電極２６０に電気的に連結される構成を例示したが、接地電極の代わりに、接地電極に電気的に連結された配線パターンに電気的に連結されるように構成してもよい。
【００４３】
このように構成する場合、図３でのように、マトリックス層２２１の内部に、接地電極２６０などを露出させるホール２３０を設ける必要がないため、全体製造工程が簡単なものになる。
【００４４】
図５〜図７は、本発明の一実施形態によるＥＭＩシールドされた基板モジュール２００の製造方法を段階別に示した側断面図である。
【００４５】
図５を参照すると、基板２０５上に、一つ又は複数の半導体パッケージ２１０を実装した後、各半導体パッケージ２１０を覆うように、マトリックス物質層２２０ａを形成する。マトリックス物質層２２０ａは、先ずマトリックス組成物を形成した後、これを各半導体パッケージ２１０の周りに配置し、これを硬化させることによって形成する。マトリックス組成物を、各半導体パッケージ２１０の周りに配置するために、モールドを利用することができる。
【００４６】
マトリックス組成物は、第２シード粒子２２５を更に含む。特に、第２シード粒子２２５は、適切な濃度で、マトリックス組成物内に均一に分布させる。第２シード粒子２２５の濃度は、全体マトリックス組成物の重量に対して、約１ｗｔ％〜約１５ｗｔ％である。第２シード粒子２２５の濃度が過度に低い場合、その後金属層が円滑に形成されないことがある。一方、第２シード粒子２２５の濃度が過度に高い場合、組成物の加工性が低下する恐れがある。
【００４７】
第２シード粒子２２５を得る方法は、特別に限定されるものではなく、当技術分野で公知の粒子表面改質方法による。言い換えると、作用基を介して、金属粒子又は金属酸化物粒子の表面に、有機化合物を結合させる任意の方法を利用することができる。例えば、金属粒子又は金属酸化物粒子の表面に、有機化合物をグラフトさせる方法、特定金属成分に対して結合性を有する作用基を含む有機化合物を結合させる方法、有機化合物前駆体で金属表面を被覆した後、有機化合物を架橋及び／又は重合させる方法などを利用することができる。
【００４８】
マトリックス組成物の硬化は、熱硬化、ＵＶ（ｕｌｔｒａｖｉｏｌｅｔ）硬化など、当技術分野で公知の技術を利用して遂行される。
【００４９】
図６を参照すると、マトリックス物質層２２０ｂをデスメアリング（ｄｅ−ｓｍｅａｒｉｎｇ）し、第１シード粒子２２３としてその内のコア粒子２２３ａを露出させる。デスメアリングは、プラズマによるソフトエッチングや、過マンガン酸カリウム、過マンガン酸ナトリウムなどのデスメアリング液による湿式デスメアリングによって行われる。デスメアリングを湿式で行う場合、上昇した温度で所定時間の間、マトリックス物質層２２０ｂをデスメアリング液に浸漬させる。例えば、デスメアリング温度は、約６０℃〜約９０℃である。デスメアリング時間は、約１分〜約１０分である。
【００５０】
このように、デスメアリングを遂行することにより、図６から分かるように、コア粒子２２３ａが露出する。
【００５１】
その後、接地電極２６０が露出するように、マトリックス物質層２２０ｂにホール２３０を形成する。ホール２３０は、例えば、レーザ加工を介して形成される。また、ここでは、接地電極２６０が露出するように、ホール２３０を形成する場合を図示したが、接地電極に電気的に連結された導電パターンが露出するように、ホールを形成することも可能である。
【００５２】
更に、ここでは、デスメアリングを遂行した後でホールを形成すると説明したが、ホールを先ず形成した後、デスメアリングを遂行することもできる。
【００５３】
図７を参照すると、コア粒子２２３ａをシードとして、マトリックス層２２１の全表面に対して、無電解メッキを遂行することにより金属層２２９を形成する。無電解メッキで形成される金属層２２９の種類は、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、レニウム（Ｒｅ）などである。選択的に、無電解メッキは、全体金属層２２９が形成されるまで持続的に遂行され、薄厚にシード層が形成されるまで遂行されてもよい。後者の場合、所望厚の金属層２２９を得るために、無電解メッキに続いて電解メッキを遂行することができる。
【００５４】
図７のＢ部分は、ホール内に形成された金属層２２９の様子を拡大して示している。図７のＢ部分を参照すると、デスメアリングを遂行した後、レーザを利用してホール２３０を形成するため、ホール２３０に接しているコア粒子２２３ａが、一部消失又は損傷したことが分かる。
【００５５】
一方、Ａ部分のマトリックス層２２１の上部表面は、レーザによる加工が加えられず、デスメアリングが遂行されるだけであるから、コア粒子２２３ａの損傷なしに露出していることが分かる。
【００５６】
また、上述のようにホールを形成した後、デスメアリングを遂行することも可能であり、そのような場合には、損傷したコア粒子をデスメアリング過程で除去してもよい。従って、ホール内部も、マトリックス層２２１の上部表面のように、コア粒子２２３ａの損傷なしに露出する。
【００５７】
以上、本発明の実施形態について図面を参照しながら説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【産業上の利用可能性】
【００５８】
本発明のＥＭＩシールドされた半導体パッケージ及びＥＭＩシールドされた基板モジュールは、例えば、電子製品関連の技術分野に効果的に適用可能である。
【符号の説明】
【００５９】
１００、１１０、２１０    半導体パッケージ
１２０、２２０    ＥＭＩシールド層
１２１、２２１    マトリックス層
１２３、２２３    第１シード粒子
１２３ａ、２２３ａ、１２５ａ、２２５ａ    コア粒子
１２３ｂ、２２３ｂ、１２５ｂ、２２５ｂ    表面改質層
１２５、２２５    第２シード粒子
１２９、２２９    金属層
２００    基板モジュール
２０５    基板
２２０ａ、２２０ｂ    マトリックス物質層
２３０    ホール
２６０    接地電極
【図１】
2013080926.tif 000003
【図２】
2013080926.tif 000004
【図３】
2013080926.tif 000005
【図４】
2013080926.tif 000006
【図５】
2013080926.tif 000007
【図６】
2013080926.tif 000008
【図７】
2013080926.tif 000009