(57)【要約】【課題】クロスレギュレーションの影響を小さくするようにした単一インダクタ多出力ＤＣ／ＤＣ変換回路であるスイッチング電源回路を提供する。【解決手段】単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧を制御する本発明のスイッチング電源回路は、入力電圧を複数の出力電圧に変換する単一インダクタ多出力ＤＣ／ＤＣ変換回路であって、１の出力電圧を得るチャネルを複数有している単一インダクタ多出力ＤＣ／ＤＣ変換回路と、前記１の出力電圧を得るための前記スイッチングの各スイッチングサイクル毎に該単一インダクタ多出力ＤＣ／ＤＣ変換回路の各チャネルにおける出力電圧と所望の電圧との誤差が最も大きいチャネルを選択し、各チャネルの制御周期の合計時間は変更せずに、出力電圧の制御周期を変更して、スイッチングを行うことにより出力電圧を得る制御回路とを備えていることを特徴とする。【選択図】図６
2013172468.tif 000002
【特許請求の範囲】
【請求項１】
単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧を制御するスイッチング電源回路において、
入力電圧を複数の出力電圧に変換する単一インダクタ多出力ＤＣ／ＤＣ変換回路であって、該単一インダクタ多出力ＤＣ／ＤＣ変換回路は、複数のチャネルを有し、該複数のチャネルの各チャネルからは、インダクタを時分割して、スイッチングを行うことにより１の出力電圧を得る、単一インダクタ多出力ＤＣ／ＤＣ変換回路と、
前記１の出力電圧を得るための前記スイッチングの各スイッチングサイクル毎に該単一インダクタ多出力ＤＣ／ＤＣ変換回路の各チャネルにおける出力電圧と所望の電圧との誤差が最も大きいチャネルを選択し、各チャネルの制御周期の合計時間は変更せずに、前記選択したチャネルにおける出力電圧の制御周期を選択しないチャネルにおける出力電圧の制御周期に対して相対的に大きく変更し、前記選択しないチャネルにおける出力電圧の制御周期を選択したチャネルにおける出力電圧の制御周期に対して相対的に小さく変更して、前記各チャネルについて、前記スイッチングを行うことにより出力電圧を得て、前記単一インダクタ多出力電源回路の各出力電圧の制御を行う制御回路と
を備えていることを特徴とするスイッチング回路。
【請求項２】
前記単一インダクタ多出力ＤＣ／ＤＣ変換回路は、
前記各チャネルにおいて前記出力電圧と前記所望の電圧との誤差を出力するエラーアンプを備え、
前記制御回路は、
前記各チャネルにおける前記エラーアンプの出力を比較して、前記各チャネルのうちエラーアンプの出力の大きなチャネルを選択して、各チャネルの制御周期の合計時間は変更せずに、前記選択したチャネルにおける出力電圧の制御周期を選択しないチャネルにおける出力電圧の制御周期に対して相対的に大きく変更し、前記選択しないチャネルにおける出力電圧の制御周期を選択したチャネルにおける出力電圧の制御周期に対して相対的に小さく変更して、前記各チャネルについて、前記スイッチング制御を行うことにより出力電圧を得て、前記単一インダクタ多出力電源回路の各出力電圧の制御を行うこと特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧を制御するスイッチング電源回路において、
入力電圧を複数の出力電圧に変換する単一インダクタ多出力ＤＣ／ＤＣ変換回路であって、該単一インダクタ多出力ＤＣ／ＤＣ変換回路は、複数のチャネルを有し、該複数のチャネルの各チャネルからは、インダクタを時分割して、スイッチングを行うことによりそれぞれ１の出力電圧を得る、単一インダクタ多出力ＤＣ／ＤＣ変換回路と、
前記１の出力電圧を得るための前記スイッチングの各スイッチングサイクル毎に該単一インダクタ多出力ＤＣ／ＤＣ変換回路の各チャネルにおける出力電圧と所望の電圧との誤差が最も大きいチャネル以外のチャネルを選択し、各チャネルのスイッチングサイクルは変更せずに、前記選択したチャネルにおける出力電圧の制御周期を前記スイッチングサイクルに対して相対的に小さくして、前記各チャネルについて、前記スイッチングを行うことにより出力電圧を得て、前記単一インダクタ多出力電源回路の各出力電圧の制御を行う制御回路と
を備えていることを特徴とするスイッチング回路。
【請求項４】
前記単一インダクタ多出力ＤＣ／ＤＣ変換回路は、
前記各チャネルにおいて前記出力電圧と前記所望の電圧との誤差を出力するエラーアンプを備え、
前記制御回路は、
前記各チャネルにおける前記エラーアンプの出力を比較して、前記各チャネルのうちエラーアンプの出力が最も大きなチャネル以外のチャネルを選択して、各チャネルの制御周期の合計時間は変更せずに、前記選択したチャネルにおける出力電圧の制御周期を選択しないチャネルに対して相対的に小さくして、前記各チャネルについて、前記スイッチング制御を行うことにより出力電圧を得て、前記単一インダクタ多出力電源回路の各出力電圧の制御を行うことを特徴とする請求項３に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関し、より詳細には、負荷応答時の出力電圧リプルを小さくするとともに、クロスレギュレーションの影響を小さくするようにした単一インダクタ・マルチ出力電源におけるスイッチング電源回路に関する。
【背景技術】
【０００２】
近年の電子機器は、小型でありながらも高性能化や多機能化が進んでおり、これらの電子機器の電源は、入力電圧変動及び負荷変動などの外乱に対する高い出力電圧安定性や高速な負荷応答特性などといった高い性能が求められている。
【０００３】
また、家庭用電源からＡＣ／ＤＣパワーサプライを用いてパソコンなどのＤＣ入力機器を用いる場合には、交流電源から平滑回路を用いてＡＣ整流を行なうが、非安定な直流電流しか得られないので、ＤＣ／ＤＣコンバータを用いて安定な直流電流を得る必要がある。そのためには、ＤＣ入力機器に各ＩＣの駆動電圧を生成するためのＤＣ／ＤＣコンバータが組み込まれている。これらのＤＣ／ＤＣコンバータの求められる性能としては、高効率化や高速過渡応答などがある。これらを要求に答えるためには、ＤＣ／ＤＣコンバータの制御部から改善しなければならない。また、ＤＣ／ＤＣコンバータには小型化や低コスト化が求められている。そのためには、ＤＣ／ＤＣコンバータのパワーステージから改善しなければならない。
【０００４】
従来から知られているスイッチング電源装置として、ＰＷＭ制御によるＤＣ／ＤＣコンバータがある。このＰＷＭ制御によるＤＣ／ＤＣコンバータは、パワーステージとして入力電圧を降圧又は昇圧するためのスイッチング素子やインダクタを含み、制御部としてパルス幅が入力信号に比例したＰＷＭ信号によりスイッチング素子のオンオフを制御するＰＷＭ変調器を備えている。
【０００５】
また、近年、携帯電話を始め、電子機器の多機能化が進み、一つの電子機器に多くの電子部品が搭載されている。また、電子機器の小型化の要求もあり、単一のバッテリーで駆動される電子機器が普及しつつある。
【０００６】
ところで、電子機器における各電子部品は、駆動するための電源電圧が異なるので、単一のバッテリーで電力を供給するためには、単一のバッテリーの電圧から各電子部品を駆動するための電源電圧を生成するＤＣ／ＤＣコンバータが、電子部品ごとに必要となる。ところが、電子部品ごとにＤＣ／ＤＣコンバータを用意することは、部品数の増加を招くという問題がある。そこで、電子部品ごとにＤＣ／ＤＣコンバータを用意するのではなく、インダクタを共有化、つまり、単一のインダクタで構成し、複数の電源電圧を生成する多出力電源装置が知られている（例えば、特許文献１参照）。
【０００７】
ＤＣ／ＤＣコンバータは、電源の出力電圧変化に応じてＰＷＭ信号のパルス幅を変化させて出力電圧を補正する性質を有する。この特徴を生かして電源の設計をすることにより、スイッチング電源の出力状態に変化の少ない定常状態のときには、スイッチング電源のＰＷＭ信号のパルス幅の変化は小さくなる。一方、負荷電流を大きく変化して、電源の出力が変化する過渡状態のとき、ＰＷＭ信号のパルス幅は大きくなる。さらに、過渡状態のとき、スイッチング電源のスイッチング周波数を高くする等の工夫により出力電圧の急激な変化に対して高速な応答が可能となるといった動作が可能となる。
【０００８】
図１（ａ），（ｂ）は、従来の多出力ＤＣ／ＤＣコンバータを示す構成回路図である。図１（ａ）は、多出力ＤＣ／ＤＣコンバータの構成回路図であり、図１（ｂ）は、図１（ａ）に示された制御回路の具体的な回路構成図である。この図１（ａ），（ｂ）は、特許文献２に記載されたもので、単一インダクタとＰＷＭ制御を用いた多出力ＤＣ／ＤＣコンバータである。
【０００９】
図１（ａ）に示された多出力ＤＣ／ＤＣコンバータは、入力直流電源１に接続され入力直流電圧Ｅｉが入力されている。この多出力ＤＣ／ＤＣコンバータには、ＮチャネルＭＯＳＦＥＴの第１の主スイッチ２１、ＰチャネルＭＯＳＦＥＴの第２の主スイッチ２２、インダクタ３１、ダイオードの第１の整流手段５１、コンデンサの第１の平滑手段６１、ダイオードの第２の整流手段５２、コンデンサの第２の平滑手段６２を備えている。さらに、第１の主スイッチ２１と第２の主スイッチ２２をそれぞれ所定のオン期間とオフ期間で駆動する制御回路８１が設けられている。第１の平滑手段６１の両端には第１の負荷７１が接続され、昇圧出力電圧Ｖｏ１が第１の負荷７１へ出力される。第２の平滑手段６２の両端には第２の負荷７２が接続され、反転出力電圧Ｖｏ２が第２の負荷７２へ出力される。入出力条件は、Ｖｏ１＞Ｅｉ＞０＞Ｖｏ２ である。第２の主スイッチ２２がオン状態の時、第１の主スイッチ２１とインダクタ３１と第１の整流手段５１と第１の平滑手段６１が、昇圧コンバータとして動作する。一方、第１の主スイッチ２１がオン状態の時は、第２の主スイッチ２２とインダクタ３１と第２の整流手段５２と第２の平滑手段６２が反転コンバータとして動作する。
【００１０】
図１（ｂ）において、抵抗８０１と抵抗８０２は昇圧出力電圧Ｖｏ１を検出し、抵抗８０３と抵抗８０４は反転出力電圧Ｖｏ２を検出する。各検出電圧は、誤差増幅器８０５及び誤差増幅器８０６によって基準電圧源８０７の基準電圧とそれぞれ比較され、昇圧出力用誤差信号Ｖｅ１と反転出力用誤差信号Ｖｅ２がそれぞれ出力される。抵抗８０１〜８０４、誤差増幅器８０５、誤差増幅器８０６及び基準電圧源８０７により、検出回路９０が構成されている。発振回路８０８は、所定の周期で電位が増減する三角波電圧Ｖｔと、三角波電圧Ｖｔが増加している時に“Ｈ”となり、減少している時に“Ｌ”となる信号Ｖｔ１を出力する。比較器８０９は昇圧出力用誤差信号Ｖｅ１と三角波電圧Ｖｔとを比較する。比較器８１０は反転出力用誤差信号Ｖｅ２と三角波電圧Ｖｔとを比較する。各比較器８０９，８１０の出力信号は、それぞれＡＮＤ回路８１１及び８１２によって信号Ｖｔ１との論理積を示す信号Ｖ１及び信号Ｖ２として出力される。ここで、信号Ｖ１は昇圧出力用パルス信号であり、信号Ｖ２は反転出力用パルス信号である。比較器８０９，８１０とＡＮＤ回路８１１，８１２とによりＰＷＭ回路９１が構成されている。分周回路であるＴフリップフロップ８１３には信号Ｖｔ１が入力され、信号Ｖｔ２を出力する。ＯＲ回路８１４には信号Ｖ１と信号Ｖｔ２が入力され、駆動信号Ｖｇ２１を出力する。駆動信号Ｖｇ２１はＮチャネルＭＯＳＦＥＴである第１の主スイッチ２１を駆動し、“Ｈ”で第１の主スイッチ２１をオン状態にする。ＮＯＲ回路８１５は信号Ｖ２と信号Ｖｔ２の反転信号が入力され、駆動信号Ｖｇ２２を出力する。駆動信号Ｖｇ２２はＰチャネルＭＯＳＦＥＴである第２の主スイッチ２２を駆動し、“Ｌ”で第２の主スイッチ２２をオン状態にする。駆動信号Ｖｇ２１と駆動信号Ｖｇ２２が主スイッチ駆動信号である。ＯＲ回路８１４及びＮＯＲ回路８１５により論理回路９２が構成されている。
【００１１】
また、非特許文献１及び２には、単一インダクタ正負２出力ＤＣ／ＤＣコンバータが記載されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００３−１６４１４３号公報
【非特許文献】
【００１３】
【非特許文献１】電気情報通信学会論文「擬似連続モードを用いた単一インダクタ正負２出力ＤＣ−ＤＣコンバータの検討」（津志田健吾他８名  第２２回  回路とシステム（軽井沢）ワークショップ）
【非特許文献２】第２２回  回路とシステム軽井沢ワークショップ「単一インダクタンス２出力ＤＣ−ＤＣコンバータの検討」（津志田健吾他１３名  ４．１９〜２０、２０１０）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ｎ個（ｎは２以上の整数）のチャネルの電源の昇圧動作を均等に時分割して制御する多出力ＤＣ／ＤＣコンバータにおいて、１つのチャネルの出力端子における負荷電流が大きく変化して出力電圧が変動した場合、そのチャネルの出力電圧が安定するまでに多くの時間を必要とし、出力電圧リプルが大きくなるという問題がある。一般的に、１出力ＤＣ／ＤＣコンバータでは、負荷電流が大きく変化してから安定するまでに１０スイッチングサイクル以上の時間が必要であり、ｎ個のチャネルを有する多出力ＤＣ／ＤＣコンバータでは、そのｎ倍の時間が必要となり、出力電圧リプルが大きくなる。一つの出力端子の出力電圧の昇降圧動作から他の出力端子の出力電圧の昇降圧動作に切り替えたとき、前の昇降圧動作時にインダクタに充電した充電電流が、他の出力端子に漏れるという問題がある。すなわち、一つの出力端子に転送すべき充電電流が、他の出力端子に転送されてその出力電圧が変動するクロスレギュレーションの影響が大きいという問題がある。
【００１５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、負荷変動時の出力電圧リプルを小さくするとともに、クロスレギュレーションの影響を小さくするようにした単一インダクタ多出力ＤＣ／ＤＣ変換回路であるスイッチング電源回路を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、このような目的を達成するためになされたもので、その目的とするところは、負荷変動時の出力電圧リプルを小さくするとともに、クロスレギュレーションの影響を小さくするようにした単一インダクタ多出力ＤＣ／ＤＣ変換回路であるスイッチング電源回路を提供することにある。
【００１７】
単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧を制御する本発明のスイッチング電源回路は、入力電圧を複数の出力電圧に変換する単一インダクタ多出力ＤＣ／ＤＣ変換回路であって、該単一インダクタ多出力ＤＣ／ＤＣ変換回路は、複数のチャネルを有し、該複数のチャネルの各チャネルからは、インダクタを時分割して、スイッチングを行うことにより１の出力電圧を得る、単一インダクタ多出力ＤＣ／ＤＣ変換回路と、前記１の出力電圧を得るための前記スイッチングの各スイッチングサイクル毎に該単一インダクタ多出力ＤＣ／ＤＣ変換回路の各チャネルにおける出力電圧の値と所望の電圧との誤差が最も大きいチャネルを選択し、各チャネルの制御周期の合計時間は変更せずに、前記選択したチャネルにおける出力電圧の制御周期を選択しないチャネルにおける出力電圧の制御周期に対して相対的に大きく変更し、前記選択しないチャネルにおける出力電圧の制御周期を選択したチャネルにおける出力電圧の制御周期に対して相対的に小さく変更して、前記各チャネルについて、前記スイッチング制御を行うことにより出力電圧を得て、前記単一インダクタ多出力電源回路の各出力電圧の制御を行う制御回路とを備えていることを特徴とする。
【００１８】
また、本発明の前記単一インダクタ多出力ＤＣ／ＤＣ変換回路は、前記各チャネルにおいて前記出力電圧と前記所望の電圧との誤差を出力するエラーアンプを備え、前記制御回路は、前記各チャネルにおける前記エラーアンプの出力を比較して、前記各チャネルのうちエラーアンプの出力の大きなチャネルを選択して、各チャネルの制御周期の合計時間は変更せずに、前記選択したチャネルにおける出力電圧の制御周期を選択しないチャネルにおける出力電圧の制御周期に対して相対的に大きく変更し、前記選択しないチャネルにおける出力電圧の制御周期を選択したチャネルにおける出力電圧の制御周期に対して相対的に小さく変更して、前記各チャネルについて、前記スイッチング制御を行うことにより出力電圧を得て、前記単一インダクタ多出力電源回路の各出力電圧の制御を行うこと特徴とする。
【００１９】
単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧を制御する本発明のスイッチング電源回路は、入力電圧を複数の出力電圧に変換する単一インダクタ多出力ＤＣ／ＤＣ変換回路であって、該単一インダクタ多出力ＤＣ／ＤＣ変換回路は、複数のチャネルを有し、該複数のチャネルの各チャネルからは、インダクタを時分割して、スイッチングを行うことによりそれぞれ１の出力電圧を得る、単一インダクタ多出力ＤＣ／ＤＣ変換回路と、前記１の出力電圧を得るための前記スイッチングの各スイッチングサイクル毎に該単一インダクタ多出力ＤＣ／ＤＣ変換回路の各チャネルにおける出力電圧と所望の電圧との誤差が最も大きいチャネル以外のチャネルを選択し、各チャネルのスイッチングサイクルは変更せずに、前記選択したチャネルにおける出力電圧の制御周期を前記スイッチングサイクルに対して相対的に小さくして、前記各チャネルについて、前記スイッチングを行うことにより出力電圧を得て、前記単一インダクタ多出力電源回路の各出力電圧の制御を行う制御回路とを備えていることを特徴とする。
【００２０】
また、本発明の前記単一インダクタ多出力ＤＣ／ＤＣ変換回路は、前記各チャネルにおいて前記出力電圧と前記所望の電圧との誤差を出力するエラーアンプを備え、前記制御回路は、前記各チャネルにおける前記エラーアンプの出力を比較して、前記各チャネルのうちエラーアンプの出力が最も大きなチャネル以外のチャネルを選択して、各チャネルの制御周期の合計時間は変更せずに、前記選択したチャネルにおける出力電圧の制御周期を選択しないチャネルに対して相対的に小さくして、前記各チャネルについて、前記スイッチング制御を行うことにより出力電圧を得て、前記単一インダクタ多出力電源回路の各出力電圧の制御を行うことを特徴とする。
【発明の効果】
【００２１】
本発明によれば、各チャネルの負荷変動に応じて各チャネルの電源の制御期間又は制御周期を制御して、出力電圧が安定するまでの時間を早くすることができるため、負荷変動時の出力電圧リプルを小さくできるとともに、クロスレギュレーションの影響を小さくすることができる。
【図面の簡単な説明】
【００２２】
【図１】従来の多出力ＤＣ／ＤＣコンバータを示す構成回路図である。（ａ）は、多出力ＤＣ／ＤＣコンバータの構成回路図であり、（ｂ）は、（ａ）に示された制御回路の具体的な回路構成図である。
【図２】従来から用いられていたＰＷＭ制御によるスイッチング電源回路の構成ブロック図で、（ａ）はスイッチング電源回路の全体構成図、（ｂ）は鋸歯状波とエラーアンプ（誤差増幅器）の出力の関係を示す図、（ｃ）は、ＰＷＭ回路の出力信号を示す図である。
【図３】単一インダクタ２出力ＤＣ／ＤＣ変換回路を説明するための図で、（ａ）は従来の２出力ＤＣ／ＤＣ変換回路、（ｂ）は単一インダクタ２出力ＤＣ／ＤＣ変換回路を示す図である。
【図４】単一インダクタ２出力ＤＣ／ＤＣ変換回路の原理図で、（ａ）は、２出力昇圧コンバータの回路構成図、（ｂ）はそのインダクタの電流波形を示す図である。
【図５】多出力ＤＣ／ＤＣ変換回路におけるクロスレギュレーションを説明するための図である。
【図６】本発明に係る多出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路を説明するための回路構成図である。
【図７】図７は、図６の本発明に係る単一インダクタ２出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路において、クロック開始時にいずれかの電源のＰＷＭ期間を短縮する方法を行った場合のインダクタ電流の波形を示す図である。
【図８】図８は、図６の本発明に係る単一インダクタ２出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路において、クロック開始時に２つの電源の制御デューティを可変して、制御する方法を行った場合のインダクタ電流の波形を示す図である。
【図９】図６におけるスイッチ制御回路の具体的な回路構成図で、（ａ）は制御比率発生器及び差動増幅器の出力を受けて各スイッチを操作する概念図、（ｂ）はスイッチ制御回路の回路構成図、（ｃ）は真理値表を示す図である。
【図１０】本発明に係る単一インダクタ２出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路を説明するための図であり、各チャネルのエラーアンプからスイッチ制御回路までの回路構成図である。
【図１１】図１０に示した回路における各ノードの波形を示した図である。
【発明を実施するための形態】
【００２３】
本発明に係るスイッチング電源回路の実施例について説明する前に、まずＰＷＭ制御によるスイッチング電源回路について以下に説明する。
【００２４】
図２（ａ）乃至（ｂ）は、ＰＷＭ制御によるスイッチング電源回路を説明するための図で、図２（ａ）はスイッチング電源回路の全体構成図、図２（ｂ）は、鋸歯状波とエラーアンプ（増幅誤差器）との関係を示す図である。
【００２５】
図２（ａ）において、入力電圧がＤＣ／ＤＣ変換回路（ＤＣ／ＤＣコンバータ）１０１に入力されると、入力電圧が昇圧もしくは降圧されて、出力電圧が出力される。その出力電圧がエラーアンプ１０２に入力され、基準電圧Ｖｒｅｆからの誤差に対応する誤差信号がＰＷＭ回路１０５に出力される。そして、ＰＷＭ回路１０５を構成するコンパレータ１０３によって鋸歯状波発生回路１０４からの鋸歯状波とエラーアンプ１０２からの誤差信号とが比較される。ここで鋸歯状波とエラーアンプの出力の関係は、例えば図２（ｂ）のようになる。つまり、鋸歯状波の１周期が１のスイッチングサイクルとなり、スイッチングサイクルごとにエラーアンプ１０２の誤差信号は変化し、ＰＷＭ回路１０５の出力信号は、図２（ｃ）のような、パルス幅の異なる信号が出力される。ここで、パルス幅はスイッチング電源回路の出力電圧の所望の出力電圧からの誤差に対応する。スイッチ制御回路１０６を介して、ＤＣ／ＤＣ変換回路１０１でパルス幅に応じたスイッチング動作が行われ、入力電圧を昇圧もしくは降圧した出力電圧が、スイッチング電源回路の出力電圧として得られる。
【００２６】
次に、多出力ＤＣ／ＤＣ変換回路について以下に説明する。
【００２７】
図３（ａ）（ｂ）は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を説明するための図で、図３（ａ）は、従来の２出力ＤＣ／ＤＣ変換回路、図３（ｂ）は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を示している。
【００２８】
従来の２出力ＤＣ／ＤＣ変換回路１１１ａ、１１１ｂは、インダクタＬが２個必要であり、サイズもコストも大きい。これに対して、単一のインダクタ２出力ＤＣ／ＤＣ変換回路１１２は、インダクタＬが１個であり、サイズもコストも小さい。
【００２９】
図３（ａ）に示すように、電子機器における各電子部品は、駆動するための電源電圧が異なるので、単一のバッテリーで電力を供給するためには、単一のバッテリーの電圧から各電子部品を駆動するための電源電圧を生成するＤＣ／ＤＣ変換回路が、電子部品ごとに必要となる。ところが、電子部品ごとにＤＣ／ＤＣ変換回路を用意することは、部品数の増加を招くという問題がある。そこで、電子部品ごとにＤＣ／ＤＣ変換回路を用意するのではなく、図３（ｂ）のように、インダクタを共有化、つまり、単一のインダクタで構成し、複数の電源電圧を生成する多出力電源装置が必要になる。つまり、単一インダクタ多出力（ＳＩＭＯ（Ｓｉｎｇｌｅ−Ｉｎｄｕｃｔｏｒ，Ｍｕｌｔｉｐｌｅ  Ｏｕｔｐｕｔ））ＤＣ／ＤＣ変換回路が有用である。
【００３０】
図４（ａ）、（ｂ）は、単一インダクタ２出力ＤＣ／ＤＣ変換回路の原理図で、図４（ａ）は、単一インダクタ２出力ＤＣ／ＤＣ変換回路の回路構成図、図４（ｂ）は、そのインダクタ電流波形を示している。
【００３１】
単一インダクタ２出力ＤＣ／ＤＣ変換回路１２１は２つのチャネルを有し、第１のチャネルからは第１の出力電圧Ｖｏ１が得られ、第１の電源を構成する。また、第２のチャネルからは第２の出力電圧Ｖｏ２が得られ、第２の電源を構成する。
【００３２】
まず、第１のチャネルは、入力電圧Ｖｉｎを入力する電源ＥとインダクタＬとスイッチＳＷ０及びＳＷ１と容量Ｃ１から構成される。ここで、インダクタＬの一端は電源Ｅのプラス側に接続され、他端はスイッチＳＷ０およびＳＷ１に接続される。また、スイッチＳＷ０の一端は、グランドに接地されている。スイッチＳＷ１は、容量Ｃ１と抵抗Ｒ１の一端に接続され、第１の出力電圧Ｖｏ１を得る第１の電源を構成する。容量Ｃ１と抵抗Ｒ１の他端は、それぞれグランドに接地されている。また、容量Ｃ１の両端は、電子機器等の負荷Ｒ１に接続される。
【００３３】
次に、第２のチャネルは、入力電圧Ｖｉｎを入力する電源ＥとインダクタＬとスイッチＳＷ０及びＳＷ２と容量Ｃ２から構成される。ここで、インダクタＬの一端は電源Ｅのプラス側に接続され、他端はスイッチＳＷ０およびＳＷ２に接続される。また、スイッチＳＷ０の一端は、グランドに接地されている。スイッチＳＷ２は、容量Ｃ２と抵抗Ｒ２の一端に接続され、第２の出力電圧Ｖｏ２を得る第２の電源を構成する。容量Ｃ２と抵抗Ｒ２の他端は、それぞれグランドに接地されている。また、容量Ｃ２の両端は、電子機器等の負荷Ｒ２に接続される。
【００３４】
次に、図４（ａ）に示した単一インダクタ２出力ＤＣ／ＤＣ変換回路１２１の動作を説明する。このときのインダクタＬに流れる充電電流ＩLの波形を図４（ｂ）に例示する。例示した波形は、スイッチＳＷ０〜ＳＷ２をＰＷＭ信号によりスイッチング動作を行ったときの波形であり、安定した定常状態における波形である。
【００３５】
単一インダクタ２出力ＤＣ／ＤＣ変換回路１２１は、２つの出力電圧Ｖｏ１、Ｖｏ２を得るために、容量Ｃ１、Ｃ２に電荷を充電するスイッチングサイクルを２つ設けて、インダクタを時分割して利用することで、充電を行う。すなわち、２つの期間のうち、１つ目のサイクル（第１のスイッチングサイクル）では、第１の出力電圧Ｖｏ１を得るための昇圧動作を行い、２つの期間のうち２つ目のサイクル（第２のスイッチングサイクル）では、第２の出力電圧Ｖｏ２を得るための昇圧動作を行う。
【００３６】
まず、第１のスイッチングサイクルにおいて、スイッチＳＷ２はオフし、スイッチＳＷ０、ＳＷ１のオンオフで昇圧動作を行う。最初にスイッチＳＷ０がオンし、スイッチＳＷ１がオフして、インダクタＬに充電電流が充電される（１ｕｐ：図４（ｂ）のＶｏ１期間の上り傾斜部）。次に、スイッチＳＷ０がオフし、スイッチＳＷ１がオンして、インダクタＬに充電された充電電流が容量Ｃ１に放電され、容量Ｃ１は充電される（１ｄｏｗｎ：図４（ｂ）のＶｏ１期間の下り傾斜部）。そして、第１の出力電圧Ｖｏ１が得られる。このとき、１周期に対する上り傾斜部の時間の比率を時比率（デューティ）と呼び、デューティは、入力電圧Ｖｉｎと出力電圧Ｖｏ１の比率により決定される。
【００３７】
次に、第２のスイッチングサイクルにおいて、スイッチＳＷ１はオフし、スイッチＳＷ０、ＳＷ２のオンオフで昇圧動作を行う。最初にスイッチＳＷ０がオンし、スイッチＳＷ２がオフして、インダクタＬに充電電流が充電される（２ｕｐ：図４（ｂ）のＶｏ２期間の上り傾斜部）。次にスイッチＳＷ０がオフし、スイッチＳＷ２がオンして、インダクタＬに充電電流が容量Ｃ２に放電され、容量Ｃ１は充電される（２ｄｏｗｎ：図４（ｂ）のＶｏ２期間の下り傾斜部）。そして第２の出力電圧Ｖｏ２が得られる。このような回路によってインダクタを時分割して交互に利用することで、２つの出力電圧を得ることができる。この場合のデューティは、入力電圧Ｖｉｎと出力電圧Ｖｏ２の比率により決定される。
【００３８】
図５は、ＰＷＭ制御方式の多出力ＤＣ／ＤＣ変換回路におけるクロスレギュレーションの影響を説明するための図である。多出力電源において、片方の電源の出力で負荷電流が変動した場合、他方の電源の出力電圧に変動（リプル）が現れる現象をクロスレギュレーションという。第１の出力電圧Ｖｏ１側の負荷が重負荷になり、第２の出力電圧Ｖｏ２が定常状態のときのクロスレギュレーションの様子を図５に示す。
【００３９】
つまり、複数の出力を取り出す場合、ある出力が他の出力に与える影響である。図４（ａ）に示す２出力ＤＣ／ＤＣコンバータの場合、片方の出力で負荷変動が生じると、スイッチに与えるＰＷＭ信号のパルス幅が変動する。例えば、第１の出力電圧側の負荷が重負荷になったとき、第１の期間において、スイッチＳＷ０、ＳＷ１に与えられるＰＷＭ信号のパルス幅は大きくなる。すなわち、インダクタに充電される充電電流ＩLは大きくなる。そして、充電電流ＩLが容量Ｃ１にすべて放電される前に、第２の期間に移行するため、第２の期間において、放電されなかった充電電流ＩLが容量Ｃ２に一部充電され、第２の出力Ｖｏ２に変動が生じるという問題がある。
【００４０】
ＰＷＭ制御の場合、第１の出力において負荷変動が生じ、第２の出力が定常状態のとき、１つの期間において一方の電源しか制御できないため、チャネルの出力電圧が安定するまでに多くの時間を必要とし、出力電源リプルが大きくなる。つまり、第１の期間と第２の期間とが交互にしかこないため、パルス幅を調整して出力誤差電圧を小さくするのに、次の第１の期間まで待たなければならず、出力電圧リプルは大きくなり、ひいてはクロスレギュレーションの影響が大きくなる。一方で、各チャネルの出力誤差電圧に応じて各チャネルの電源の制御期間又は制御周期を制御できれば、一方の電源の制御期間にインダクタＬに充電された充電電流が、他方の電源の制御期間に移行する前に容量にすべて放電されるため、出力電圧リプルを短時間で小さくすることができ、ひいてはクロスレギュレーションの影響を小さくできることがわかる。
【００４１】
以下、図面を参照して本発明の実施例１について説明する。
【００４２】
図６は、本発明に係る単一インダクタ２出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路を説明するための回路構成図である。
【００４３】
本発明に係るスイッチング電源回路は、単一インダクタ２出力ＤＣ／ＤＣ変換回路（デュアル昇圧コンバータ）１３０と、第１の出力電圧Ｖｏ１及び第１の基準電圧Ｖｒｅｆ１を入力する第１のエラーアンプ（誤差増幅器）１３１と、この第１のエラーアンプ１３１及び鋸歯状発信回路１３６に接続された第１のコンパレータ（比較器）１３３と、第２の出力電圧Ｖｏ２及び第２の基準電圧Ｖｒｅｆ２を入力する第２のエラーアンプ１３２（誤差増幅器）と、この第２のエラーアンプ１３２及び鋸歯状波発生回路１３６に接続された第２のコンパレータ（比較器）１３４と、この第１のコンパレータ１３３及び第２のコンパレータ１３４に接続された差動増幅器１３５と、差動増幅器１３５の出力とを入力する制御比率発生器１３７と、第１のコンパレータ１３３の出力及び制御比率発生器１３７の出力を入力する第１の周波数シンセサイザ１３９と、第２のコンパレータの出力１３４及び制御比率発生器１３７の出力を入力する第２の周波数シンセサイザ１４０と、制御比率発生器１３７、第１の周波数シンセサイザ１３９の出力及び第２の周波数シンセサイザ１４０の出力を入力するスイッチ制御回路１３８から構成されている。なお、単一インダクタ２出力ＤＣ／ＤＣ変換回路１３０については、図４（ａ）に示した単一インダクタ２出力ＤＣ／ＤＣ変換回路１２１と同様である。
【００４４】
つまり、本発明に係るスイッチング電源回路は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を備えており、２電源の誤差アンプの出力の比較あるいは２電源の負荷電流の比較により、ＰＷＭクロック周期毎に２電源の各制御比率又は各制御期間を決定し、スイッチング素子を切り替え制御する。このスイッチング電源回路は２つのチャネルを有し、第１のチャネルからは第１の出力電源Ｖｏ１が得られ、第１の電源を構成する。また、第２のチャネルからは第２の出力電源Ｖｏ２が得られ、第２の電源を構成する。また、本発明に係るスイッチング電源回路は、差動増幅器１３５と制御比率発生器１３７と第１の周波数シンセサイザ１３９と第２の周波数シンセサイザ１４０とで、単一インダクタ多出力ＤＣ／ＤＣ変換回路の各チャネルにおける出力信号の値と所望の値との誤差が最も大きいチャネルを選択し、その選択したチャネルにおける出力信号の制御周期を相対的に大きくして、出力信号をスイッチング制御する制御回路、又は単一インダクタ多出力ＤＣ／ＤＣ変換回路の各チャネルにおける出力信号の値と所望の値との誤差が最も大きいチャネルを選択し、その選択したチャネルにおける出力信号の制御周期のみを短縮して、出力信号をスイッチング制御する制御回路を構成する。
【００４５】
入力電圧が単一インダクタ２出力ＤＣ／ＤＣ変換回路１３０に入力されると、その出力電圧が、第１及び第２のエラーアンプ１３１、１３２と第１及び第２のコンパレータ１３３、１３４と第１の周波数シンセサイザ１３９及び第２の周波数シンセサイザ１４０とスイッチ制御回路１３８とを介して制御され、単一インダクタ２出力ＤＣ／ＤＣ変換回路１３０からの出力電圧を得る。
【００４６】
図６に示した本発明のスイッチング電源回路の動作を以下に説明する。
【００４７】
本発明のスイッチング電源回路は、２つの出力電圧Ｖｏ１、Ｖｏ２を得るために、容量Ｃ１、Ｃ２に電荷を充電する期間を設けて、インダクタを時分割して利用することで、充電を行う。すなわち、２つの期間のうち第１の期間では、第１の電源として第１の出力電圧Ｖｏ１を得るための昇圧動作を行い、２つの期間のうち第２の期間では、第２の電源として第２の出力電圧Ｖｏ２を得るための昇圧動作を行う。
【００４８】
まず、第１のスイッチングサイクルにおいて、スイッチＳＷ２はオフし、スイッチＳＷ０、ＳＷ１のオンオフで昇圧動作を行う。最初にスイッチＳＷ０がオンし、スイッチＳＷ１がオフして、インダクタＬに充電電流が充電される。次に、スイッチＳＷ０がオフし、スイッチＳＷ１がオンして、インダクタＬに充電された充電電流が容量Ｃ１に放電され、容量Ｃ１は充電される。そして、インダクタＬの充放電の動作を第１の期間に行うことを繰り返すことで、第１の出力電圧Ｖｏ１が得られる。つまり、第１の期間の間、それぞれ１個のパルスがスイッチＳＷ０、ＳＷ１に入力されて、昇圧動作が行われる。
【００４９】
第１の出力電圧Ｖｏ１は、第１のエラーアンプ１３１によって基準電源電圧Ｖｒｅｆ１と比較され、第１の出力誤差電圧ΔＶｏ１が出力される。基準電源電圧Ｖｒｅｆ１は、所望の第１の出力電圧に対応した電圧である。鋸歯状波発生回路１３６は、所定の周期で電圧が増加する鋸歯状波電圧Ｖｔを出力する。第１のコンパレータ１３３は第１の出力誤差電圧ΔＶｏ１と鋸歯状波電圧Ｖｔとを比較してＰＷＭ信号ＰＷＭ１を出力する。ここで、負荷Ｒ１が重負荷となったとき、第１の出力誤差電圧ΔＶｏ１は、電圧値が正でその絶対値が大きくなる。つまり、第１の出力誤差電圧ΔＶｏ１は、電圧値が大きな値となる。一方、負荷Ｒ１が軽負荷となったとき、第１の出力誤差電圧ΔＶｏ１は、電圧値が負でその絶対値が大きくなる。つまり、第１の出力誤差電圧ΔＶｏ１は、電圧値が小さな値となる。
【００５０】
次に、第２のスイッチングサイクルにおいて、スイッチＳＷ１はオフし、スイッチＳＷ０、ＳＷ２のオンオフで昇圧動作を行う。最初にスイッチＳＷ０がオンし、スイッチＳＷ２がオフして、インダクタＬに充電電流が充電される。次に、スイッチＳＷ０がオフし、スイッチＳＷ２がオンして、インダクタＬに充電された充電電流が容量Ｃ２に放電され、容量Ｃ２は充電される。そして、インダクタＬに充電された充電電流が容量Ｃ２に放電され、第２の出力Ｖｏ２が得られる。つまり、第２のスイッチングサイクルの間、それぞれ１個のパルスがスイッチＳＷ０、ＳＷ２に入力されて、昇圧動作が行われる。
【００５１】
第２の出力電圧Ｖｏ２は、第２のエラーアンプ１３２によって基準電源電圧Ｖｒｅｆ２と比較され、第２の出力誤差電圧ΔＶｏ２が出力される。基準電源電圧Ｖｒｅｆ２は、所望の第２の出力電圧に対応した電圧である。鋸歯状波発生回路１３６は、所定の周期で電圧が増加する鋸歯状波電圧Ｖｔを出力する。第２のコンパレータ１３４は第２の出力用誤差電圧ΔＶｏ２と鋸歯状波電圧Ｖｔとを比較してＰＷＭ信号ＰＷＭ２を出力する。ここで、負荷Ｒ２が重負荷となったとき、第２の出力誤差電圧ΔＶｏ２は、電圧値が正でその絶対値が大きくなる。つまり、第２の出力誤差電圧ΔＶｏ２は、電圧値が大きな値となる。一方、負荷Ｒ２が軽負荷となったとき、第２の出力誤差電圧ΔＶｏ２は、電圧値が負でその絶対値が大きくなる。つまり、第２の出力誤差電圧ΔＶｏ２は、電圧値が小さな値となる。
【００５２】
チャネルの切り替えは、まず、第１のスイッチングサイクルにおいて、第１の出力電圧Ｖｏ１を容量Ｃ１に充電し、次に、第２のスイッチングサイクルにおいて、第２の出力電圧Ｖｏ２を容量Ｃ２に充電する。これを１つのチャネル切り替えサイクルとして、このチャネル切り替えサイクルを繰り返し行う。
【００５３】
ここで、制御対象となる出力電圧は、第１の出力誤差電圧ΔＶｏ１と、第２の出力誤差電圧ΔＶｏ２とを比較して決定される。この比較は、差動増幅器１３５によって行われる。
【００５４】
第１の方法は、１つのチャネル切り替えサイクルのうちの第１のスイッチングサイクル開始時に、各電源のスイッチングサイクルの期間自体は変更せずに、いずれか１つの電源を制御する周期を短くする方法である。例えば、今クロックの開始時にΔＶｏ１がΔＶｏ２より大きい場合、出力電圧Ｖｏ２の制御に対応する周期を短くする。ただし、第２のスイッチングサイクルの期間自体が変更短縮されることはない。第２の電源制御の期間周期を短くすると、相対的に第１の制御周期が長くなり、第１の電源が優先的に制御されて第１の出力電源誤差ΔＶｏ１が小さくなるように補正される。出力電圧が安定するまでの時間を早くすることができるため、負荷変動時の出力電源リプルを小さくできる。また、インダクタＬに充電された充電電流は、その電源の制御期間が終了する前に十分に容量Ｃに放電され、クロスレギュレーションの影響を少なくすることができる。
【００５５】
まず、差動増幅器１３５は、第１の出力誤差電圧ΔＶｏ１と、第２の出力誤差電圧ΔＶｏ２とを比較して、出力誤差電圧ΔＶｏ１が大きい場合はローレベル（論理値０）の信号を、出力誤差電圧ΔＶｏ２が大きい場合はハイレベル（論理値１）の信号を、スイッチングサイクル開始時に制御比率発生器１３７に送信する。制御比率発生器１３７は、差動増幅器１３５から送信された信号から、制御周期を短縮する電源及び制御周期を決定する。短縮する制御周期は、例えば制御比率発生器１３７に内蔵する参照電源の比較等により決定する。制御比率発生器１３７は、さらにその短縮する制御周期を信号化し、ＰＷＭ期間を短縮する側の電源に対応する周波数シンセサイザに送信する。
【００５６】
例えばセレクタ制御比率発生器１３７がローレベルの信号を受信した場合、制御比率発生器１３７は、決定した制御周期を第１の周波数シンセサイザ１３９に送信する。第１の周波数シンセサイザ１３９は第１のコンパレータ１３３から送信されたＰＷＭ１の期間（制御周期）を制御比率発生器１３７により決定された期間に短縮して信号Ｍ０１とし、信号Ｍ０１を、スイッチ制御回路１３８に送信する。一方、第２の周波数シンセサイザ１４０は第２のコンパレータ１３４から送信されたＰＷＭ信号をそのまま信号Ｍ０２とし、信号Ｍ０２を、スイッチ制御回路１３８に送信する。この場合、第１のスイッチングサイクルにおいて、スイッチ制御回路１３８は、信号Ｍ０１に基づいてスイッチＳＷ０とＳＷ１をＯＮ／ＯＦＦ制御して、出力コンデンサＣ１に電荷を供給して第１の電源を制御することにより出力電圧Ｖｏ１を補正する。その後、第２のスイッチングサイクルにおいて信号Ｍ０２に基づいてインダクタＬのスイッチＳＷ０とスイッチＳＷ２をＯＮ／ＯＦＦ駆動して、出力コンデンサＣ２に電荷を供給し第２の電源を制御する。
【００５７】
また、制御比率発生器１３７がハイレベルの信号を受信した場合、制御比率発生器１３７は、決定した制御周期を第２の周波数シンセサイザ１４０に送信する。第２の周波数シンセサイザ１４０は第２のコンパレータ１３４から送信されたＰＷＭ２の期間（制御周期）を制御比率発生器１３７により決定された期間に短縮して信号Ｍ０２とし、信号Ｍ０２を、スイッチ制御回路１３８に送信する。一方、第１の周波数シンセサイザ１３９は第１のコンパレータ１３３から送信されたＰＷＭ信号をそのまま信号Ｍ０１とし、信号Ｍ０１を、スイッチ制御回路１３８に送信する。この場合、第１のスイッチングサイクルにおいて、スイッチ制御回路１３８は、信号Ｍ０１に基づいてスイッチＳＷ０とＳＷ１をＯＮ／ＯＦＦ制御して、出力コンデンサＣ１に電荷を供給して第１の電源を制御する。その後、第２のスイッチングサイクルにおいて信号Ｍ０２に基づいてインダクタＬのスイッチＳＷ０とスイッチＳＷ２をＯＮ／ＯＦＦ駆動して、出力コンデンサＣ２に電荷を供給し第２の電源を制御して出力電圧Ｖｏ２を補正する。
【００５８】
第１の出力誤差電圧ΔＶｏ１が第２の出力誤差電圧ΔＶｏ２より小さい場合、第１の電源の制御周期は短縮されるが、第２の電源の制御周期は短縮されない。一方で、第２の出力電圧誤差ΔＶｏ２が第１の出力電圧誤差ΔＶｏ１より小さい場合、第１の電源の制御周期は短縮されないが、第２の電源の制御周期は短縮される。
【００５９】
図７は、図６の本発明に係る単一インダクタ２出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路において、スイッチングサイクル開始時にいずれかの電源の制御周期を短縮する方法を行った場合のインダクタ電流の波形を表したものである。
【００６０】
図７（ａ）は、第２の出力誤差電圧ΔＶｏ２が第１の出力誤差電圧ΔＶｏ１より小さい場合のインダクタ電流の波形例を示す。この場合、第１の電源の制御周期は短縮されないが、第２の電源の制御周期は短縮される。
【００６１】
図７（ｂ）は、第１の出力誤差電圧ΔＶｏ１が第２の出力誤差電圧ΔＶｏ２より小さい場合のインダクタ電流の波形例を示す。この場合第２の電源の制御周期は短縮されないが、第１の電源の制御周期は短縮される。
【００６２】
図６に戻って、第２の方法は、１つのチャネル切り替えサイクルのうちの第１のスイッチングサイクル開始時に２つの電源の制御デューティを可変して、制御する方法である。例えば、スイッチングサイクルの開始時にΔＶｏ１がΔＶｏ２より大きい場合、１つのチャネル切り替えサイクルの期間は変更せずに、出力電圧Ｖｏ１の制御に対応する第１のスイッチングサイクルの期間の割合を増やし、出力電圧Ｖｏ２の制御に対応する第２のスイッチングサイクルの期間の割合をその分だけ少なくする。出力誤差電圧ΔＶｏ１、ΔＶｏ２のうち大きいほうの電源の制御期間を長くすることにより、早く出力誤差電圧を小さくすることが、つまり出力電圧が安定するまでの時間を早くすることができるため負荷変動時の出力電圧リプルを小さくできる。また、インダクタＬに充電される電流は、その電源の制御期間が終了するまでに十分に容量Ｃ１に放電され、クロスレギュレーションの影響を少なくすることができる。
【００６３】
まず、差動増幅器１３５は、第１の出力誤差電圧ΔＶｏ１と、第２の出力誤差電圧ΔＶｏ２とを比較して、出力誤差電圧ΔＶｏ１が大きい場合はローレベル（論理値０）の信号を、出力誤差電圧ΔＶｏ２が大きい場合はハイレベル（論理値１）の信号を、制御比率発生器１３７に送信する。制御比率発生器１３７は、時間変位αを決定する。ここで、αは、−１≦α≦１とし、ローレベルの信号を受信した場合には、正の数とし、ハイレベルの信号を受信した場合には、負の数とする。また、その大きさは制御比率発生器１３７に内蔵する基準電圧源との比較等により決定する。制御比率発生器１３７は、決定した時間変位αを信号化し、第１の周波数シンセサイザ１３９及び第２のシンセサイザ１４０に送信する。第１の周波数シンセサイザ１３９は、第１のコンパレータ１３３から送信されたＰＷＭ１及び制御比率発生器１３７から送信された時間変位αによりスイッチングサイクルの期間を決定する。本発明では各電源の通常のスイッチングサイクルの期間（ＰＷＭ期間）をＴｏとすると、第１のスイッチングサイクルの期間（第１の電源の制御周期）を（１＋α）Ｔｏとした制御信号Ｍ０１に可変し、スイッチ制御回路に送信する。また、第２の周波数シンセサイザ１４０は、第２のコンパレータ１３４から送信されたＰＷＭ２及び制御比率発生器１３７から送信された時間変位αにより制御周期を決定する。本実施例では第２のスイッチングサイクルの期間（第２の電源の制御周期）を（１―α）Ｔｏとした制御信号Ｍ０２に可変し、スイッチ制御回路１３８に送信する。
【００６４】
制御比率発生器１３７はさらに第１の電源又は第２の電源を選択する信号である選択信号ＳＥＬを、その期間を変更してスイッチ制御回路に送信する。選択信号ＳＥＬは通常、ローレベル（論理値０）とハイレベル（論理値１）を交互に繰り返し、各期間はともに１のスイッチングサイクルの期間と同一である。本実施例の場合、制御比率発生器１３７は選択信号ＳＥＬのローレベルの期間Ｔｏを（１＋α）Ｔｏに変更し、ハイレベルの期間Ｔｏを（１−α）Ｔｏに変更し、スイッチ制御回路１３８に送信する。ただし、ローレベルの期間と、ハイレベルの期間の合算期間は変わらない。
【００６５】
この第１のスイッチングサイクルにおいて、スイッチ制御回路１３８は、信号Ｍ０１に基づいてスイッチＳＷ０とＳＷ１をＯＮ／ＯＦＦ制御して、出力コンデンサＣ１に電荷を供給して出力電圧Ｖｏ１を補正制御する。その後、第２のスイッチングサイクルにおいて、スイッチ制御回路１３８は、信号Ｍ０２に基づいてインダクタＬのスイッチＳＷ０とスイッチＳＷ２をＯＮ／ＯＦＦ駆動して、出力コンデンサＣ２に電荷を供給し出力電圧Ｖｏ２を制御駆動する。以降、この動作を繰返す。
【００６６】
第１の出力電圧誤差ΔＶｏ１が第２の出力電圧誤差ΔＶｏ２より大きい場合、第１のスイッチングサイクルは長くなり、第２のスイッチングサイクルは短くなる。一方で、第２の出力電源誤差ΔＶｏ２が第１の出力電源誤差ΔＶｏ１より大きい場合、第１のスイッチングサイクルは短くなり、第２のスイッチングサイクルは長くなる。
【００６７】
図８は、図６の本発明に係る単一インダクタ２出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路において、クロック開始時に２つの電源の制御デューティを可変して、制御する方法を行った場合のインダクタ電流の波形を表したものである。
【００６８】
図８（ａ）は第１の出力電圧誤差ΔＶｏ１が第２の出力電圧誤差より大きい場合のインダクタ電流の波形例を示す。この場合０≦α≦１となり、第１のスイッチングサイクルが通常の第１のスイッチングサイクルの期間より長くなり（（１＋α）倍）、第２のスイッチングサイクルが通常の第２のスイッチングサイクルの期間よりも短くなる（（１−α）倍）。
【００６９】
図８（ｂ）は、第２の出力誤差電圧ΔＶｏ２が第１の出力誤差電圧ΔＶｏ１より大きい場合のインダクタ電流の波形例を示す。この場合−１≦α≦０となり、第１のスイッチングサイクルが通常の第１のスイッチングサイクルの期間より短くなり（（１＋α）倍）、第２のスイッチングサイクルが通常の第２のスイッチングサイクルの期間よりも長くなる（（１−α）倍）。
【００７０】
一方の出力において負荷変動が生じると、出力コンデンサの電荷が一時的に充放電されて出力電圧が変化し、出力電圧誤差が大きくなる。このような場合に、出力電圧誤差が大きいほうの電源を優先的に制御対象とすることにより、制御対象となった電源は、誤差を縮小する方向にすばやく制御され、誤差が大きいほうの電源をより早く安定化させる。そのため、出力電圧リプルを小さくすることができるとともに、クロスレギュレーションの影響をすばやく減少することができる。
【００７１】
図９（ａ）乃至（ｃ）は、図６におけるスイッチ制御部の具体的な回路構成図で、図９（ａ）は、第１の周波数シンセサイザ１３９の出力Ｍ０１及び第２の周波数シンセサイザ１４０の出力Ｍ０２を受けて各スイッチを操作する概念図、図９（ｂ）は、スイッチ制御回路１３８の回路構成図、図９（ｃ）は、真理値表を示している。
【００７２】
スイッチ制御回路１３８は、第１の周波数シンセサイザ１３９の出力信号Ｍ０１、第２の周波数シンセサイザ１４０の出力信号Ｍ０２、選択信号ＳＥＬを入力し、スイッチＳＷ０〜ＳＷ２にＰＷＭ信号を出力する。選択信号ＳＥＬは、第１の期間、第２の期間を決める信号である。第１の期間は、ローレベル（論理値が０）のときで、第２の期間は、ハイレベル（論理値が１）のときである。
【００７３】
選択信号ＳＥＬが０のとき、第１の周波数シンセサイザ１３９の出力信号Ｍ０１はイネーブルされ、第２の周波数シンセサイザ１４０の出力信号Ｍ０２はディスイネーブルされる。そして、スイッチＳＷ０には、第１の周波数シンセサイザ１３９の出力信号Ｍ０１が出力され、スイッチＳＷ１には、第１の周波数シンセサイザ１３９の出力信号Ｍ０１を反転した信号が出力され、スイッチＳＷ２には、０が出力される。
【００７４】
選択信号ＳＥＬが１のとき、第１の周波数シンセサイザ１３９の出力信号Ｍ０１はディスイネーブルされ、第２の周波数シンセサイザ１４０の出力信号Ｍ０２はイネーブルされる。そして、スイッチＳＷ０には、第２の周波数シンセサイザ１４０の出力信号Ｍ０２が出力され、スイッチＳＷ１には、０が出力され、スイッチＳＷ２には、第２の周波数シンセサイザ１４０の出力信号Ｍ０２を反転した信号が出力される。
【００７５】
このように、ＳＷ１とＳＷ２とが同時にオンすることなく、第１の周波数シンセサイザ１３９からの出力Ｍ０１及び第２の周波数シンセサイザ１４０からの出力Ｍ０２とを時分割して、スイッチＳＷ０〜ＳＷ２に与えることができる。このように、選択信号ＳＥＬにより、Ｖｏ１とＶｏ２の制御を選択する。
【００７６】
なお、上記２つの実施例では、２つの出力電圧誤差ΔＶｏ１とΔＶｏ２との比較により制御する電源及びそのスイッチング期間を決定したが、他の実施例では、出力誤差電圧ΔＶｏに代えて、第１及び第２の電源の負荷電流Ｉｏ１及びＩｏ２を比較して、制御する電源及びそのスイッチング期間を決定することもできる。
【００７７】
以上は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を用いた場合について説明したが、単一インダクタ多出力ＤＣ／ＤＣ変換回路を用いることも可能である。つまり、単一インダクタ多出力変換回路として、単一インダクタｎ（ｎは２以上）出力ＤＣ／ＤＣ変換回路を用いる場合には、この単一のインダクタｎ出力回路の出力電圧と基準電圧との差分を増幅した誤差電圧をｎ個の比較器に出力するｎこのエラーアンプと、エラーアンプから出力された誤差電圧と鋸歯状波との比較したＰＷＭ信号を制御比率発生器に出力するｎ個の比較器が必要になる。
【００７８】
次に、本発明の実施例２について説明する。
【００７９】
図１０は、本発明に係る単一インダクタ２出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路を説明するための図であり、各チャネルのエラーアンプからスイッチ制御回路までの回路構成図である。
【００８０】
本発明に係るスイッチング電源回路は、単一インダクタ２出力ＤＣ／ＤＣ変換回路（デュアル昇圧コンバータ）１３０と、第１の出力電圧Ｖｏ１及び第１の基準電圧Ｖｒｅｆ１を入力する第１のエラーアンプ（誤差増幅器）１３１と、第２の出力電圧Ｖｏ２及び第２の基準電圧Ｖｒｅｆ２を入力する第２のエラーアンプ１３２と、この第１のエラーアンプ１３１の出力と第２のエラーアンプ１３２の出力とを入力とする差動増幅器１３５と、第１の鋸歯状波発生回路１４１と、この第１の鋸歯状波発生回路１４１の出力と差動増幅器１３５の出力を入力とする制御比率信号発生器１４２と、この制御比率信号発生器１４２の出力を入力とする第２及び第３の鋸歯状波発生回路１４３、１４４と、第１のエラーアンプ１３１の出力ΔＶｏ１と第２の鋸歯状波発生回路１４３の出力を入力とする第１のコンパレータ１４５と、第２のエラーアンプ１３２の出力Ｖｏ２と第２の鋸歯状波発生回路１４４の出力を入力とする第２のコンパレータ１４６から構成されている。制御比率信号発生器１４２はコンパレータで構成されており、第１の電源と第２の電源のうち制御対象を選択する選択信号ＳＥＬをスイッチ制御回路１３８に出力する。
【００８１】
なお、実施例２では、スイッチ制御回路１３８については実施例１と同じであり、単一インダクタ２出力ＤＣ／ＤＣ変換回路１３０については、図４（ａ）に示した単一インダクタ２出力ＤＣ／ＤＣ変換回路１２１と同様である。
【００８２】
つまり、本発明に係るスイッチング電源回路は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を備えており、２電源のエラーアンプの出力の比較あるいは２電源の負荷電流の比較により、第１の鋸歯状波発生回路１４１の周期毎に２電源の各制御比率又は各制御期間を決定し、スイッチング素子を切り替え制御する。このスイッチング電源回路は２つのチャネルを有し、第１のチャネルからは第１の出力電源Ｖｏ１が得られ、第１の電源を構成する。また、第２のチャネルからは第２の出力電源Ｖｏ２が得られ、第２の電源を構成する。
【００８３】
入力電圧が単一インダクタ２出力ＤＣ／ＤＣ変換回路１３０に入力されると、その出力電圧が、第１及び第２のエラーアンプ１３１、１３２と第１及び第２のコンパレータ１３３、１３４とスイッチ制御回路１３８とを介して制御され、単一インダクタ２出力ＤＣ／ＤＣ変換回路１３０からの出力電圧を得る。
【００８４】
図１０に示した本発明のスイッチング電源回路の動作を以下に説明する。
【００８５】
本発明のスイッチング電源回路は、２つの出力電圧Ｖｏ１、Ｖｏ２を得るために、容量Ｃ１、Ｃ２に電荷を充電する期間を設けて、インダクタを時分割して利用することで、充電を行う。すなわち、２つの期間のうち第１の期間では、第１の電源として第１の出力電圧Ｖｏ１を得るための昇圧動作を行い、２つの期間のうち第２の期間では、第２の電源として第２の出力電圧Ｖｏ２を得るための昇圧動作を行う。
【００８６】
まず、第１の期間（スイッチングサイクル）において、スイッチＳＷ２はオフし、スイッチＳＷ０、ＳＷ１のオンオフで昇圧動作を行う。最初にスイッチＳＷ０がオンし、スイッチＳＷ１がオフして、インダクタＬに充電電流が充電される。次に、スイッチＳＷ０がオフし、スイッチＳＷ１がオンして、インダクタＬに充電された充電電流が容量Ｃ１に放電され、容量Ｃ１は充電される。そして、インダクタＬの充放電の動作を行う１つの期間を繰り返すことで、第１の出力電圧Ｖｏ１が得られる。つまり、交互にくる第１の期間の間、それぞれ１個のパルスがスイッチＳＷ０，ＳＷ１に入力されて、昇圧動作が行われる。第１の出力電圧Ｖｏ１は、第１のエラーアンプ１３１によって基準電源電圧Ｖｒｅｆ１と比較され、第１の出力誤差電圧ΔＶｏ１が出力される。
【００８７】
次に、第２の期間（スイッチングサイクル）において、スイッチＳＷ１はオフし、スイッチＳＷ０、ＳＷ２のオンオフで昇圧動作を行う。最初にスイッチＳＷ０がオンし、スイッチＳＷ２がオフして、インダクタＬに充電電流が充電される。次に、スイッチＳＷ０がオフし、スイッチＳＷ２がオンして、インダクタＬに充電された充電電流が容量Ｃ２に放電され、容量Ｃ２は充電される。そして、インダクタＬの充放電の動作を行う１つの期間を繰り返すことで、第２の出力Ｖｏ２が得られる。つまり、第２のスイッチングサイクルの間、それぞれ１個のパルスがスイッチＳＷ０、ＳＷ２に入力されて、昇圧動作が行われる。第２の出力電圧Ｖｏ２は、第２のエラーアンプ１３２によって基準電源電圧Ｖｒｅｆ２と比較され、第２の出力誤差電圧ΔＶｏ２が出力される。
【００８８】
第１のエラーアンプ１３１の出力ΔＶｏ１と第２のエラーアンプ１３２の出力ΔＶｏ２は、差動増幅器１３５にその差分が増幅される。この差動増幅器１３５の出力と第１の鋸歯状波発生回路１４１の出力を入力とする制御比率信号発生回路１４２において比較され、制御対象の電源を選択する制御比率パルスＳＥＬを出力する。このＳＥＬ信号は次段の第２及び第３の鋸歯状波発生回路１４３、１４４に入力され、ＳＥＬ信号のＬ期間及びＨ期間にあった幅の鋸歯状波をそれぞれ発生する。第２の鋸波状波発生回路１４３は、ＳＥＬ信号がＬ期間のとき、鋸波状波を発生し、Ｈ期間のとき、停止する。第３の鋸波状波発生回路１４４は、ＳＥＬ信号がＬ期間のとき、停止し、Ｈ期間のとき、鋸波状波を発生する。
【００８９】
第１のコンパレータ１４５は第１の出力誤差電圧ΔＶｏ１と第２の鋸歯状波発生回路１４３の出力とを比較し、ＰＷＭ信号ＰＷＭ１を出力する。第２のコンパレータ１４６は第２の出力用誤差電圧ΔＶｏ２と第３の鋸歯状波発生回路１４４の出力とを比較してＰＷＭ信号ＰＷＭ２を出力する。
【００９０】
チャネルの切り替えはＳＥＬ信号により行われ、まず、第１のスイッチングサイクルにおいて、第１の出力電圧Ｖｏ１を容量Ｃ１に充電し、次に、第２のスイッチングサイクルにおいて、第２の出力電圧Ｖｏ２を容量Ｃ２に充電する。これを１つのチャネル切り替えサイクルとして、このチャネル切り替えサイクルを繰り返し行う。このチャネル切り替えサイクルの周期は、第１の鋸歯状波発生回路１４１の周期に一致している。
【００９１】
図１１は、図１０に示した回路における各ノードの波形を示した図である。
【００９２】
上述のように、制御比率信号生成回路１４２が、出力誤差電圧ΔＶｏ１とΔＶｏ２との差に応じたデューティのＰＷＭ信号をＳＥＬ信号として出力する。
【００９３】
そして、ＳＥＬ信号のＬ期間のとき鋸波状波を出力してＨ期間のとき停止する第２の鋸波状波発生回路１４３の出力と、出力誤差電圧ΔＶｏ１とを比較して、第１の電源を制御するＰＷＭ信号ＰＷＭ１をＭ０１として第１のコンパレータ１４５より出力する。
【００９４】
また、ＳＥＬ信号のＬ期間のとき停止してＨ期間のとき鋸波状波を出力する第３の鋸波状波発生回路１４４の出力と、出力誤差電圧ΔＶｏ２とを比較して、第２の電源を制御するＰＷＭ信号ＰＷＭ２をＭ０２として第２のコンパレータ１４６より出力する。
このようにして、各チャネルにおける電源の出力電圧誤差の比率に応じた期間、各チャネルの電源の制御を行うことができる。これにより、出力誤差電圧が大きい方のチャネルを優先的に制御すること、すなわち負荷電流が大きい方のチャネルを優先的に制御することができる。つまり負荷電流が大きい方のチャネルを他のチャネルに比べて相対的に多く制御することができるため、出力電圧が安定するまでの時間を早くすることができる。
【００９５】
したがって、負荷変動時の出力電圧リプルを小さくできるとともに、クロスレギュレーションの影響を小さくすることができる。
【符号の説明】
【００９６】
１  入力直流電源
２１  第１の主スイッチ
２２  第２の主スイッチ
３１  インダクタ
５１  第１の整流手段
５２  第２の整流手段
６１  第１の平滑手段
６２  第２の平滑手段
７１  第１の負荷
７２  第２の負荷
８１  制御回路
９０  検出回路
９１  ＰＷＭ回路
９２  論理回路
１０１  ＤＣ／ＤＣ変換回路
１０２  エラーアンプ
１０３  コンパレータ
１０４  鋸歯状波発生回路
１０５  ＰＷＭ回路
１０６  スイッチ制御回路
１１１  従来の２出力ＤＣ／ＤＣ変換回路
１１２、１２１、１３０  単一インダクタ多出力ＤＣ／ＤＣ変換回路
１３１  第１のエラーアンプ
１３２  第２のエラーアンプ
１３３  第１のコンパレータ
１３４  第２のコンパレータ
１３５  差動増幅器
１３６  鋸歯状波発生回路
１３７  制御比率発生器
１３８  スイッチ制御回路
１３９  第１の周波数シンセサイザ
１４０  第２の周波数シンセサイザ
１４１  第１の鋸歯状波発生回路
１４２  制御比率信号発生器
１４３  第２の鋸歯状波発生回路
１４４  第３の鋸歯状波発生回路
１４５  第１のコンパレータ
１４６  第２のコンパレータ
８０１、８０２、８０３、８０４  抵抗
８０５、８０６  誤差増幅器
８０７  基準電圧源
８０８  発振回路
８０９、８１０  比較器
８１１、８１２  ＡＮＤ回路
８１３  Ｔフリップフロップ
８１４  ＯＲ回路
８１５  ＮＯＲ回路
【図１】
2013172468.tif 000003
【図２】
2013172468.tif 000004
【図３】
2013172468.tif 000005
【図４】
2013172468.tif 000006
【図５】
2013172468.tif 000007
【図６】
2013172468.tif 000008
【図７】
2013172468.tif 000009
【図８】
2013172468.tif 000010
【図９】
2013172468.tif 000011
【図１０】
2013172468.tif 000012
【図１１】
2013172468.tif 000013