(57)【要約】【課題】ウェハの反り量に応じて任意に反りを調整することは困難であり、一度、反りの調整を組み込んでしまうと、その調整した反りをなくすことは困難であった。【解決手段】ウェハの第１主面を、接着剤を介して支持体に貼り付ける工程と、前記ウェハの前記第１主面の反対側の第２主面上に第１金属汚染防止膜を形成する工程と、前記第１金属汚染防止膜上に前記第１金属汚染防止膜の応力よりも大きい第２金属汚染防止膜を形成する工程と、前記第２金属汚染防止膜を除去する工程と、前記ウェハから前記支持体及び前記接着剤を剥離する工程と、を含む。【選択図】図１２
2013239567.tif 000002
【特許請求の範囲】
【請求項１】
ウェハの第１主面を、接着剤を介して支持体に貼り付ける工程と、
前記ウェハの前記第１主面の反対側の第２主面上に第１金属汚染防止膜を形成する工程と、
前記第１金属汚染防止膜上に前記第１金属汚染防止膜の応力よりも大きい第２金属汚染防止膜を形成する工程と、
前記第２金属汚染防止膜を除去する工程と、
前記ウェハから前記支持体及び前記接着剤を剥離する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１金属汚染防止膜及び前記第２金属汚染防止膜は、それぞれシリコン窒化膜を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記シリコン窒化膜は、プラズマシリコン窒化膜からなることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記第２金属汚染防止膜を形成する工程の後、かつ、前記第２金属汚染防止膜を除去する工程の前に、前記ウェハの前記第２主面にバンプを形成する工程を含むことを特徴とする請求項１乃至３のいずれか一に記載の半導体装置の製造方法。
【請求項５】
前記第２金属汚染防止膜を除去する工程では、前記バンプをマスクとして前記第１金属汚染防止膜が表れるまで前記第２金属汚染防止膜を除去することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記支持体に貼り付ける工程では、前記ウェハの前記第１主面を、前記接着剤及び密着脱離用介在層を介して支持体に貼り付け、
前記支持体及び前記接着剤を剥離する工程では、レーザを照射することにより前記密着脱離用介在層を焼き切り、その後、前記支持体を剥離し、その後、前記接着剤を剥離することを特徴とする請求項１乃至５のいずれか一に記載の半導体装置の製造方法。
【請求項７】
第１主面にデバイス層が形成された半導体基板の前記デバイス層を、接着剤を介してガラス支持体に貼り付ける工程と、
前記半導体基板の前記第１主面の反対側の第２主面を所定の膜厚に研削する工程と、
前記半導体基板の前記第２主面上に第１シリコン窒化膜を形成する工程と、
前記第１シリコン窒化膜上に前記第１シリコン窒化膜の応力よりも大きい第２シリコン窒化膜を形成する工程と、
前記第１シリコン窒化膜及び前記第２シリコン窒化膜を含む前記半導体基板を貫通する貫通電極を形成する工程と、
前記第２シリコン窒化膜を除去する工程と、
前記半導体基板から前記ガラス支持体及び前記接着剤を剥離する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板と、
前記半導体基板の第１主面上に形成されたデバイス層と、
前記半導体基板の前記第１主面の反対側の第２主面上に形成された第１金属汚染防止膜と、
前記第１金属汚染防止膜上の一部の領域に形成されるとともに、前記第１金属汚染防止膜の応力よりも大きい第２金属汚染防止膜と、
前記第２金属汚染防止膜、前記第１金属汚染防止膜、及び、前記半導体基板を貫通するとともに、前記第２金属汚染防止膜上に形成された貫通電極と、
を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、貫通電極（ＴＳＶ；Through Silicon Via）を有する半導体装置の製造方法において、貫通電極を形成する工程では、ウェハの回路面を、接着剤を介してガラス支持体に固定して貫通電極を形成している。ウェハを、接着剤を介してガラス支持体に固定すると、接着剤の収縮によりウェハに反りが発生する。接着剤の収縮によるウェハの反りは、貫通電極の形成の際に用いるステッパ（縮小投影型露光装置）で搬送エラーを起こす。そのため、ウェハの裏面（回路面に対する反対側の面）上には貫通電極の材料となるＣｕの汚染を防止するためのバリアとしてシリコン窒化膜（（プラズマＣＶＤ（Chemical Vapor Deposition）；化学気相成長）によるシリコン窒化膜）を形成し、当該シリコン窒化膜に応力（ストレス）を持たせることで、接着剤の収縮によるウェハの反りと相殺して、ウェハの反り量を抑えるようにしている。シリコン窒化膜に応力は、シリコン窒化膜を形成するときのＲＦ（Radio Frequency）パワーを変化させることで持たせることができる。
【０００３】
しかしながら、貫通電極６２を形成した後、ウェハ（半導体装置１０１）をガラス支持体７３から剥離する際に接着剤７１も剥離するので、ウェハ（半導体装置１０１）の裏面上に付いているシリコン窒化膜（第２金属汚染防止膜１５）の応力によりウェハ（半導体装置１０１）が反ってしまい、組立工程での歩留まりの低下が生じることがある（図１４参照）。
【０００４】
そこで、特許文献１では、ウェハ（半導体装置）の裏面上のシリコン窒化膜（絶縁膜）に形成されたシード層を選択的に残すことで、ウェハの反りを調整することが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１７１５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下の分析は、本願発明者により与えられる。
【０００７】
しかしながら、特許文献１のようにシード層で反りを調整する手法では、ウェハに接着剤を付けた後と、ウェハから接着剤を剥離した後とでの反りの調整ができない。反り量はウェハ毎に異なるところ、ウェハの反り量に応じて、任意に反りを調整することは困難である。また、一度、反りの調整を組み込んでしまうと、その調整した反りをなくすことは困難である。
【課題を解決するための手段】
【０００８】
本発明の第１の視点においては、半導体装置の製造方法において、ウェハの第１主面を、接着剤を介して支持体に貼り付ける工程と、前記ウェハの前記第１主面の反対側の第２主面上に第１金属汚染防止膜を形成する工程と、前記第１金属汚染防止膜上に前記第１金属汚染防止膜の応力よりも大きい第２金属汚染防止膜を形成する工程と、前記第２金属汚染防止膜を除去する工程と、前記ウェハから前記支持体及び前記接着剤を剥離する工程と、を含むことを特徴とする。
【０００９】
本発明の第２の視点においては、半導体装置の製造方法において第１主面にデバイス層が形成された半導体基板の前記デバイス層を、接着剤を介してガラス支持体に貼り付ける工程と、前記半導体基板の前記第１主面の反対側の第２主面を所定の膜厚に研削する工程と、前記半導体基板の前記第２主面上に第１シリコン窒化膜を形成する工程と、前記第１シリコン窒化膜上に前記第１シリコン窒化膜の応力よりも大きい第２シリコン窒化膜を形成する工程と、前記第１シリコン窒化膜及び前記第２シリコン窒化膜を含む前記半導体基板を貫通する貫通電極を形成する工程と、前記第２シリコン窒化膜を除去する工程と、前記半導体基板から前記ガラス支持体及び前記接着剤を剥離する工程と、を含むことを特徴とする。
【００１０】
本発明の第３の視点においては、半導体装置において、半導体基板と、前記半導体基板の第１主面上に形成されたデバイス層と、前記半導体基板の前記第１主面の反対側の第２主面上に形成された第１金属汚染防止膜と、前記第１金属汚染防止膜上の一部の領域に形成されるとともに、前記第１金属汚染防止膜の応力よりも大きい第２金属汚染防止膜と、前記第２金属汚染防止膜、前記第１金属汚染防止膜、及び、前記半導体基板を貫通するとともに、前記第２金属汚染防止膜上に形成された貫通電極と、を備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ウェハ（半導体装置）から支持体を剥離した後は、ウェハの第２主面には、バンプを除く領域において、応力を有さない（第２金属汚染防止膜よりも応力が小さい）第１金属汚染防止膜しか付いていないため、半導体装置（ウェハ）の反りが抑制される。また、支持体にウェハを貼り付けている状態では、ウェハの第１主面には、バンプを除く領域において、応力を有する（第１金属汚染防止膜よりも応力が大きい）第２金属汚染防止膜が付いているため、ウェハの反りが抑制される。その結果、半導体装置の組み立て歩留まりを向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る半導体装置の構成を模式的に示した（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図３】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図２に続く（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図３に続く（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図５】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図４に続く（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図６】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図５に続く（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図７】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図６に続く（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図８】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図７に続く（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図９】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図８に続く（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図１０】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図９に続く（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図１１】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図１０に続く（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図１２】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図１１に続く（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【図１３】本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図１２（Ａ）に続く工程断面図である。
【図１４】従来例に係る半導体装置の製造方法を模式的に示した工程断面図である。
【発明を実施するための形態】
【００１３】
本発明の一実施形態に係る半導体装置について図面を用いて説明する。図１は、本発明の一実施形態に係る半導体装置の構成を模式的に示した（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。
【００１４】
図１の半導体装置１は、貫通電極６２（ＴＳＶ；Through Silicon Via）を有するＤＲＡＭ（Dynamic Random Access Memory）の一例である。半導体装置１は、半導体基板１１の表面１１ａ上に半導体集積回路となるデバイス層２を有するとともに、表面１１ａに対する反対側の裏面１１ｂ上に貫通電極６２の材料となる金属の汚染を防止するための第１金属汚染防止膜１４を有する。半導体装置１は、第１金属汚染防止膜１４及び半導体基板１１を貫通してデバイス層２に通ずる貫通電極６２を有し、貫通電極６２の裏面側の面上にめっき膜６３を有する。なお、デバイス層２は、シード層６１及び貫通電極６２を除く、半導体基板１１の表面１１ａより上の第１層間絶縁膜２０乃至はんだめっき膜５３の部分の層である。
【００１５】
半導体基板１１（例えば、シリコン基板）の表面１１ａ上には、第１層間絶縁膜２０（例えば、シリコン酸化膜）を介して第１配線２１（例えば、Ａｌ）が形成されている。半導体基板１１の裏面１１ｂ上には、応力を有さない（又は第２金属汚染防止膜１５の応力よりも小さい）第１金属汚染防止膜１４（例えば、シリコン窒化膜）が形成されている。第１金属汚染防止膜１４上の一部（第１配線２１が配置された領域と重なる部分）には、応力を有する（又は第１金属汚染防止膜１４の応力よりも大きい）第２金属汚染防止膜１５（例えば、シリコン窒化膜）が形成されている。なお、第１金属汚染防止膜１４及び第２金属汚染防止膜１５は、貫通電極６２の材料となる金属（例えば、Ｃｕ）の汚染を防止するための金属汚染防止膜１３である。
【００１６】
第２金属汚染防止膜１５、第１金属汚染防止膜１４、半導体基板１１、及び第１層間絶縁膜２０には、第１配線２１に通ずる貫通孔１６が形成されている。貫通孔１６内、乃至、第２金属汚染防止膜１５上には、シード層６１（例えば、Ｃｕ／Ｔｉ）を介して貫通電極６２（例えば、Ｃｕめっき）が形成されている。貫通電極６２は、貫通孔１６内を満たすよう形成されている。貫通電極６２の裏面側の面上には、めっき膜６３（例えば、Ａｕ／Ｎｉめっき）が形成されている。シード層６１及び貫通電極６２を含むめっき膜６３は、裏面バンプ６０である。
【００１７】
半導体基板１１においては、貫通孔１６の壁面から所定の間隔をおいて貫通電極６２を囲むように円筒状絶縁材１２（例えば、シリコン窒化膜、シリコン酸化膜）が形成されている。円筒状絶縁材１２は、貫通電極６２とその他の部分の半導体基板１１とを電気的に絶縁するためのものであり、半導体基板１１を貫通するように形成されている。
【００１８】
第１配線２１を含む第１層間絶縁膜２０上には、第２層間絶縁膜２２（例えば、シリコン酸化膜）、ストッパ絶縁膜２３（例えば、シリコン窒化膜）、第３層間絶縁膜２４（例えば、シリコン酸化膜）、及び、第４層間絶縁膜２５（例えば、シリコン酸化膜）がこの順に積層して形成されている。第２層間絶縁膜２２、ストッパ絶縁膜２３、第３層間絶縁膜２４、及び、第４層間絶縁膜２５には、第１配線２１に通ずる貫通孔が形成されており、当該貫通孔にコンタクトプラグ２６（例えば、Ｗ）が埋め込まれている。コンタクトプラグ２６を含む第４層間絶縁膜２５上には第２配線３１（例えば、Ａｌ）が形成されている。
【００１９】
第２配線３１を含む第４層間絶縁膜２５上には、第５層間絶縁膜３２（例えば、シリコン酸化膜）が形成されている。第５層間絶縁膜３２には、第２配線３１に通ずる貫通孔が形成されており、当該貫通孔にコンタクトプラグ３３（例えば、Ｗ）が埋め込まれている。コンタクトプラグ３３を含む第５層間絶縁膜３２上には第３配線３４（例えば、Ａｌ）が形成されている。
【００２０】
第３配線３４を含む第５層間絶縁膜３２上には、第６層間絶縁膜３５（例えば、シリコン酸化膜）が形成されている。第６層間絶縁膜３５には、第３配線３４に通ずる貫通孔が形成されており、当該貫通孔にコンタクトプラグ３６（例えば、Ｗ）が埋め込まれている。コンタクトプラグ３６を含む第６層間絶縁膜３５上には第４配線４１（例えば、Ａｌ）が形成されている。
【００２１】
第４配線４１を含む第６層間絶縁膜３５上には、第１保護膜４２（例えば、シリコン酸化窒化膜）が形成されている。第１保護膜４２には、第４配線４１に通ずる貫通孔が形成されている。当該貫通孔内、乃至、第１保護膜４２（貫通孔の周縁部分）上には、シード層５１（例えば、Ｃｕ／Ｔｉ）を介して表面電極５２（例えば、Ｃｕめっき）が形成されている。表面電極５２は、貫通孔内を満たすよう形成されている。表面電極５２の表面側の面上には、はんだめっき膜５３（例えば、Ｓｎ／Ａｇめっき）が形成されている。シード層５１及び表面電極５２を含むはんだめっき膜５３は、表面バンプ５０である。第１保護膜４２上には、表面バンプ５０と所定の間隔をおいて配された第２保護膜４４（例えば、ポリイミド膜）が形成されている。
【００２２】
なお、デバイス層２は、図示されていない領域において、半導体集積回路となるメモリ回路及び周辺回路が形成され、メモリ回路及び周辺回路が配線２１、３１、３４、４１のいずれかと電気的に接続されることがある。
【００２３】
また、第１金属汚染防止膜１４及び第２金属汚染防止膜１５のそれぞれの厚さ及び形状は、半導体装置１の構成、サイズ等に応じて決定することになる。
【００２４】
次に、本発明の一実施形態に係る半導体装置の製造方法について図面を用いて説明する。図２〜図１２は、本発明の一実施形態に係る半導体装置の製造方法を模式的に示した（Ａ）部分断面図、及び、（Ｂ）領域Ｘの拡大断面図である。図１３は、本発明の一実施形態に係る半導体装置の製造方法を模式的に示した図１２（Ａ）に続く工程断面図である。
【００２５】
まず、半導体基板１１上にデバイス層２を形成した半導体装置（ウェハ）の中間体を製造する（ステップＡ１）。ここでの半導体装置の中間体は、公知の手法によって製造することができ、裏面バンプ（図１の６０）が形成されていないものである。また、半導体基板１１中に形成された円筒状絶縁材１２は、裏面１１ｂから露出していない状態となっている（図２参照）。
【００２６】
次に、ガラス支持体７３（例えば、３００ｍｍφのガラス基板）に密着脱離用介在層７２を介して接着剤７１を塗布し、その後、ステップＡ１で製造した半導体装置（ウェハ）の中間体のデバイス層２側の面をガラス支持体７３に向けて、中間体を接着剤７１及び密着脱離用介在層７２を介してガラス支持体７３に貼り付ける（ステップＡ２；図２参照）。この接着剤７１が後工程で収縮し、ウェハ（半導体装置）の反りの原因となる。
【００２７】
次に、半導体基板１１中の円筒状絶縁材１２が露出するまで半導体基板１１の裏面１１ｂを研削し、その後、半導体基板１１の裏面１１ｂをＣＭＰ（Chemical Mechanical Polishing；化学機械研磨）を行う（ステップＡ３；図３参照）。
【００２８】
ここで、ガラス支持体７３の厚さが６７５μｍ、接着剤７１の厚さが５０μｍ、かつ、半導体基板１１の厚さが研削により７７５μｍから５０μｍになる場合、ステップＡ３後のウェハ（半導体装置）の反り量（絶対値）は１００μｍ程度となる（ただし、デバイス層２の厚さや材料等によっては数値が前後する）。
【００２９】
次に、半導体基板１１の裏面１１ｂ上に、応力を有さない（又は第２金属汚染防止膜（図１の１５）の応力よりも小さい）第１金属汚染防止膜１４（例えば、シリコン窒化膜、３００ｎｍ程度）を成膜する（ステップＡ４；図４参照）。
【００３０】
なお、第１金属汚染防止膜１４は、ＲＦパワーを調整することで応力を有さない（又は応力を小さく）ようにすることができる。例えば、第１金属汚染防止膜１４が応力を有さないシリコン窒化膜とする場合の成膜条件として、例えば、プラズマＣＶＤにより、ガスがＳｉＨ４、ＮＨ３、Ｎ２であり、ＲＦパワーが１０００Ｗ〜１１００Ｗであり、温度が１８０℃とすることができる。このプラズマＣＶＤの熱により接着剤の収縮が起こり、ウェハ（半導体装置）の反り量（絶対値）が２００μｍ程度に拡大する。
【００３１】
次に、第１金属汚染防止膜１４上に、応力を有する（又は第１金属汚染防止膜１４の応力よりも大きい）第２金属汚染防止膜１５（例えば、シリコン窒化膜、３００ｎｍ程度）を成膜する（ステップＡ５；図５参照）。
【００３２】
なお、第２金属汚染防止膜１５は、ＲＦパワーを調整することで応力を有する（又は応力を大きく）ようにすることができる。例えば、第２金属汚染防止膜１５が応力を有するシリコン窒化膜とする場合の成膜条件として、例えば、プラズマＣＶＤにより、ガスがＳｉＨ４、ＮＨ３、Ｎ２であり、ＲＦパワーが１４００Ｗ（製品の反り量の差によって１１００Ｗ〜１７００Ｗの範囲で調整可能）、温度が１８０℃とすることができる。ステップＡ５後のウェハ（半導体装置）の反り量（絶対値）は、応力を有するシリコン窒化膜により反りを抑制する力が加わるため、５０μｍ程度となり、ステップＡ３後の反り量（１００μｍ程度）よりも小さくなる（ただし、デバイス層２の厚さや材料等によっては数値が前後する）。
【００３３】
次に、第２金属汚染防止膜１５上に、リソグラフィー技術を用いて貫通孔（図７の１６）形成用の開口部７５を有するレジスト７４を形成する（ステップＡ６；図６参照）。
【００３４】
ここで、ステップＡ６後のウェハ（半導体装置）の反り量（絶対値）は５０μｍ程度のままであり、リソグラフィーでの反りによるチャック不良が回避できる。なお、第２金属汚染防止膜１５（応力有り）による補正がない場合、貫通孔形成用レジスト形成後のウェハ（半導体装置）の反り量（絶対値）は３００μｍ程度となり、チャック不良が発生する。
【００３５】
次に、レジスト（図６の７４）をマスクとして第１配線２１が表れるまで第２金属汚染防止膜１５、第１金属汚染防止膜１４、半導体基板１１、及び第１層間絶縁膜２０をこの順にドライエッチングすることにより貫通孔１６を形成し、その後、レジスト（図６の７４）を除去する（ステップＡ７；図７参照）。ステップＡ７後のウェハ（半導体装置）の反り量（絶対値）は５０μｍ程度のままである。
【００３６】
次に、貫通孔１６（側壁、底面を含む）を含む第２金属汚染防止膜１５上に、スパッタによりシード層６１（例えば、シードＣｕ６００ｎｍ／バリアＴｉ１５０ｎｍ）を成膜する（ステップＡ８；図８参照）。ステップＡ８後のウェハ（半導体装置）の反り量（絶対値）は１５０μｍ程度となる。
【００３７】
次に、シード層６１上に、リソグラフィー技術を用いて裏面バンプ（図１０の６０）形成用の開口部７７を有するレジスト７６を形成する（ステップＡ９；図９参照）。ステップＡ９後のウェハ（半導体装置）の反り量（絶対値）は１５０μｍ程度となる。なお、第２金属汚染防止膜１５（応力有り）による補正がない場合、裏面バンプ形成用レジスト形成後のウェハ（半導体装置）の反り量（絶対値）は４００μｍ程度となり、チャック不良が発生する。
【００３８】
次に、レジスト７６をマスクとして、シード層６１上に、めっきにより貫通電極６２（例えば、Ｃｕ、貫通孔１６を除く表面上の膜厚６μｍ）を形成し、その後、貫通電極６２上にめっき膜６３（例えば、Ａｕ／Ｎｉ、Ａｕ膜厚０．１μｍ／Ｎｉ膜厚３μｍ）を形成する（ステップＡ１０；図１０参照）。
【００３９】
なお、めっき前には、めっき液の濡れ性を良くするため、Ｏ２プラズマ処理にて、レジスト７６を親水化する。また、ステップＡ９では、ウェハ外周１．９ｍｍに周辺露光をし、外側をシールドし、その外周のシード層６１から給電し、めっき成長させる。
【００４０】
次に、レジスト７６を除去し、その後、裏面バンプ６０をマスクとして第２金属汚染防止膜１５が表れるまでシード層６１を除去し、各裏面バンプ６０間を電気的に分離する（ステップＡ１１；図１１参照）。
【００４１】
次に、裏面バンプ６０をマスクとして、ドライエッチング法を用いて時間固定で、第１金属汚染防止膜１４が表れるまで第２金属汚染防止膜１５を除去する（ステップＡ１２；図１２参照）。
【００４２】
次に、ダイシングリング７８に取り付けられたダイシングテープ７９上に、ステップＡ１２後の半導体装置（ウェハ；ガラス支持体７３、接着剤７１等に貼り付けられたもの）のめっき膜６３側の面を貼り付ける（ステップＡ１３；図１３（Ａ）参照）。
【００４３】
次に、ダイシングテープ７９の下側（半導体装置を側に対する反対側）からレーザを照射することにより、密着脱離用介在層７２を焼き切る（ステップＡ１４；図１３（Ｂ）参照）。
【００４４】
次に、半導体装置（ウェハ）からガラス支持体７３（密着脱離用介在層７２の一部を含む）を剥離する（ステップＡ１５；図１３（Ｃ）参照）。
【００４５】
次に、半導体装置（ウェハ）から接着剤７１（密着脱離用介在層７２、第１金属汚染防止膜１４の一部を含む）を剥離する（ステップＡ１６；図１３（Ｄ）参照）。
【００４６】
最後に、ダイシングによりチップを個片化した後、半導体装置（ウェハ）からダイシングテープ７９を剥離する（ステップＡ１７；図１３（Ｅ）参照）。
【００４７】
以上により、本実施形態によれば、半導体装置１（ウェハ）からガラス支持体７３やダイシングテープ７９を剥離した後は、半導体装置（ウェハ）の裏面には、裏面バンプ６０を除く領域において、応力を有さない第１金属汚染防止膜１４しか付いていないため、半導体装置（ウェハ）の反りが抑制される。個片になった半導体チップにおいても同様に反りが抑制されているため、半導体チップの積層時の反りによる歩留まり低下を抑制できる。一方で、ガラス支持体７３に半導体装置１（ウェハ）を貼り付けている状態では、半導体装置（ウェハ）の裏面には、裏面バンプ６０を除く領域において、応力を有する第２金属汚染防止膜１５が付いているため、半導体装置（ウェハ）の反りが抑制される。その結果、半導体装置１の組み立て歩留まりを向上させることができる。
【００４８】
なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。
【００４９】
また、本発明の全開示（請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００５０】
１、１０１  半導体装置（ウェハ）
２  デバイス層
１１  半導体基板
１１ａ  表面
１１ｂ  裏面
１２  円筒状絶縁材
１３  金属汚染防止膜
１４  第１金属汚染防止膜（第１シリコン窒化膜）
１５  第２金属汚染防止膜（第２シリコン窒化膜）
１６  貫通孔
２０  第１層間絶縁膜
２１  第１配線
２２  第２層間絶縁膜
２３  ストッパ絶縁膜
２４  第３層間絶縁膜
２５  第４層間絶縁膜
２６  コンタクトプラグ
３１  第２配線
３２  第５層間絶縁膜
３３  コンタクトプラグ
３４  第３配線
３５  第６層間絶縁膜
３６  コンタクトプラグ
４１  第４配線
４２  第１保護膜
４３  開口部
４４  第２保護膜
４５  開口部
５０  表面バンプ
５１  シード層
５２  表面電極
５３  はんだめっき膜
６０  裏面バンプ
６１  シード層
６２  貫通電極
６３  めっき膜
７１  接着剤
７２  密着脱離用介在層
７３  ガラス支持体（支持体）
７４  レジスト
７５  開口部
７６  レジスト
７７  開口部
７８  ダイシングリング
７９  ダイシングテープ
【図１】
2013239567.tif 000003
【図２】
2013239567.tif 000004
【図３】
2013239567.tif 000005
【図４】
2013239567.tif 000006
【図５】
2013239567.tif 000007
【図６】
2013239567.tif 000008
【図７】
2013239567.tif 000009
【図８】
2013239567.tif 000010
【図９】
2013239567.tif 000011
【図１０】
2013239567.tif 000012
【図１１】
2013239567.tif 000013
【図１２】
2013239567.tif 000014
【図１３】
2013239567.tif 000015
【図１４】
2013239567.tif 000016