(57)【要約】【課題】  回路セルをより安定して駆動できる半導体集積回路の設計方法および設計装置を提供する。【解決手段】  電源部１２から電力を供給するための電源配線１４を半導体基板１１に敷設するための電源配線工程と、電源配線１４が敷設された半導体基板１１を、半導体集積回路を構成する回路セル２０を配置するための複数の領域１３ａに区画する区画工程と、電源部１４と複数の領域１３ａとの間に敷設された電源配線１４の配線抵抗を複数の領域１３ａごとに算出する抵抗算出工程と、算出した複数の領域１３ａごとの配線抵抗、および回路セル２０の消費電流情報に基づき、複数の領域１３ａごとのＩＲドロップが互いにほぼ均等になるように、複数の回路セル２０を複数の領域１３ａにそれぞれ配置する配置工程と、配置した複数の回路セル２０同士を接続して半導体集積回路を構成するための接続配線工程と、を備えている。【選択図】図１
2013239069.tif 000002
【特許請求の範囲】
【請求項１】
電源部（１２）から供給される電力によって駆動される半導体集積回路を設計するための半導体集積回路の設計方法であって、
前記電源部から電力を供給するための電源配線（１４）を半導体基板（１１）に敷設するための電源配線工程と、
前記電源配線が敷設された半導体基板を、前記半導体集積回路を構成する回路セル（２０）を配置するための複数の領域（１３ａ）に区画する区画工程と、
前記電源部と前記複数の領域との間に敷設された前記電源配線の配線抵抗を前記複数の領域ごとに算出する抵抗算出工程と、
当該算出した前記複数の領域ごとの配線抵抗、および前記回路セルの消費電流情報に基づき、前記複数の領域ごとのＩＲドロップが互いにほぼ均等になるように、複数の前記回路セルを前記複数の領域にそれぞれ配置する配置工程と、
当該配置した複数の前記回路セル同士を接続して前記半導体集積回路を構成するための接続配線工程と、
を備えていることを特徴とする半導体集積回路の設計方法。
【請求項２】
前記配置工程は、前記抵抗算出工程において算出した前記複数の領域ごとの配線抵抗に基づいて、通電可能な電流値の上限を許容電流値として前記複数の領域ごとに算出する許容電流算出工程を含み、
前記配置工程では、当該算出した複数の領域ごとの許容電流値にさらに基づき、複数の前記回路セルを配置することを特徴とする請求項１に記載の半導体集積回路の設計方法。
【請求項３】
前記配置工程では、前記複数の領域における発熱密度がほぼ均等になるように複数の前記回路セルを配置することを特徴とする請求項１または２に記載の半導体集積回路の設計方法。
【請求項４】
前記配置工程において複数の前記回路セルを前記複数の領域に配置した後、当該回路セルを安定して駆動できるか否かを、当該回路セルのＩＲドロップに応じて判定する判定工程と、
当該判定工程によって、前記配置工程において配置した前記回路セルを安定して駆動できないと判定されたときには、当該回路セルを再配置することによって、当該回路セルのＩＲドロップを低減させる再配置工程と、
をさらに備えていることを特徴とする請求項１ないし３のいずれか１項に記載の半導体集積回路の設計方法。
【請求項５】
電源部（１２）から供給される電力によって駆動される半導体集積回路を設計するための半導体集積回路の設計装置で（１）あって、
前記電源部から電力を供給するための電源配線（１４）を半導体基板（１１）に敷設するための電源配線手段（２）と、
前記電源配線が敷設された半導体基板を、前記半導体集積回路を構成する回路セル（２０）を配置するための複数の領域（１３ａ）に区画する区画手段（２）と、
前記電源部と前記複数の領域との間に敷設された前記電源配線の配線抵抗を前記複数の領域ごとに算出する抵抗算出手段（２）と、
前記回路セルの消費電流情報を記憶する記憶手段（３）と、
前記抵抗算出手段によって算出した前記複数の領域ごとの配線抵抗、および前記記憶手段に記憶された前記回路セルの消費電流情報に基づき、前記複数の領域ごとのＩＲドロップが互いにほぼ均等になるように、複数の前記回路セルを前記複数の領域にそれぞれ配置する配置手段（２）と、
当該配置した複数の前記回路セル同士を接続して前記半導体集積回路を構成するための接続配線手段（２）と、
を備えていることを特徴とする半導体集積回路の設計装置。
【請求項６】
前記抵抗算出手段によって算出した前記複数の領域ごとの配線抵抗に基づいて、通電可能な電流値の上限を許容電流値として前記複数の領域ごとに算出する許容電流算出手段（２）をさらに備え、
前記配置手段は、当該算出した複数の領域ごとの許容電流値にさらに基づき、複数の前記回路セルを配置することを特徴とする請求項５に記載の半導体集積回路の設計装置。
【請求項７】
前記記憶手段には、前記複数の領域における発熱密度を制約するための発熱密度制約情報がさらに記憶され、
前記配置手段は、前記記憶手段に記憶された発熱密度制約情報に基づき、前記複数の領域における発熱密度がほぼ均等になるように複数の前記回路セルを配置することを特徴とする請求項５または６に記載の半導体集積回路の設計装置。
【請求項８】
前記配置手段によって複数の前記回路セルを前記複数の領域に配置した後、当該回路セルを安定して駆動できるか否かを、当該回路セルのＩＲドロップに応じて判定する判定手段（２）と、
当該判定手段によって、前記配置手段によって配置した前記回路セルを安定して駆動できないと判定されたときには、当該回路セルを再配置することによって、当該回路セルのＩＲドロップを低減させる再配置手段（２）と、
をさらに備えていることを特徴とする請求項５ないし７のいずれか１項に記載の半導体集積回路の設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計方法、およびその半導体集積回路を設計するための半導体集積回路の設計装置に関するものである。
【背景技術】
【０００２】
従来の半導体集積回路の設計方法として、例えば特許文献１に開示されたものが知られている。この設計方法では、まず、標準セル同士を互いに接続するための論理回路の回路接続情報、自動配置配線を行う際に必要な制約情報、各標準セルの配置データ、固有の消費電流データ、および各標準セルの回路活性化率データ並びに負荷インピーダンスデータなどをそれぞれ読み込む。
【０００３】
次いで、各標準セルの実質的な消費電流である平均消費電流、およびその総和である総消費電流を、回路接続情報、消費電流データおよび回路活性化率データに基づいて算出する。そして、この算出結果に応じ、回路接続情報およびレイアウト面積を考慮しながら、実質的な消費電流の合計値が互いにほぼ均等になるように、複数の標準セルを制約情報に基づいて所定数のセル群に分割する。そして、セル群に分割された各標準セルを回路接続情報に基づいて配置し、配置された標準セル同士の配線処理を行う。以上により、論理回路内での電圧降下を均等化することによって、回路遅延のばらつきを低減している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２３８８０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上述した特許文献に係る半導体集積回路の設計方法では、セル群ごとの消費電流が均等化されるように、複数の標準セルを分割するものの、電源とセル群とを接続して各セル群に電力を供給する電源配線での電圧降下（以下、「ＩＲドロップ」という）が考慮されていない。したがって、ＩＲドロップがセル群の間で最終的に均等にならず、例えば電源配線の配線抵抗によって、セル群を適切に駆動できないおそれがある。また、そのような事態を回避するには、電源配線の配線幅を拡張したり、電力供給を安定化させるためのキャパシタを用いたりして電圧降下を抑制しなければならないため、その分、半導体集積回路のサイズや規模が大きくなり、製造コストが増大してしまう。
【０００６】
本発明は、以上のような課題を解決するためになされたものであり、回路セルをより安定して駆動できる半導体集積回路の設計方法および設計装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明に係る半導体集積回路の設計方法は、電源部（実施形態における（以下、本項において同じ）電源パッド１２）から供給される電力によって駆動される半導体集積回路を設計するための半導体集積回路の設計方法であって、前記電源部から電力を供給するための電源配線１４を半導体基板（シリコン基板１１）に敷設するための電源配線工程と、前記電源配線１４が敷設された半導体基板を、前記半導体集積回路を構成する回路セル（ＮＡＮＤセル２０）を配置するための複数の領域（部分領域１３ａ）に区画する区画工程と、前記電源部と前記複数の領域との間に敷設された前記電源配線の配線抵抗を前記複数の領域ごとに算出する抵抗算出工程と、当該算出した前記複数の領域ごとの配線抵抗、および前記回路セルの消費電流情報に基づき、前記複数の領域ごとのＩＲドロップが互いにほぼ均等になるように、複数の前記回路セルを前記複数の領域にそれぞれ配置する配置工程と、当該配置した複数の前記回路セル同士を接続して前記半導体集積回路を構成するための接続配線工程と、を備えていることを特徴とする。
【０００８】
この半導体集積回路の設計方法によれば、電源配線工程において、電源部から電力を供給するための電源配線が、半導体基板に敷設され、区画工程において、半導体集積回路を構成する回路セルを配置するための複数の領域が、半導体基板に区画される。また、抵抗算出工程において、電源部と複数の領域との間の電源配線の配線抵抗が、複数の領域ごとに算出され、算出された配線抵抗および回路セルの消費電流情報に基づいて、ＩＲドロップが複数の領域の間でほぼ均等になるように、配置工程において、複数の回路セルが複数の領域に配置される。そして、接続配線工程において、複数の回路セル同士が接続されることによって、半導体集積回路が構成される。
【０００９】
以上のように、電源と各領域とを接続する電源配線での配線抵抗を勘案して、半導体基板に区画した複数の領域ごとのＩＲドロップがほぼ均等になるように、回路セルが配置されることによって、半導体集積回路を実際に製造した場合に、各領域の間のＩＲドロップの乖離をより小さくすることができる。したがって、各領域に供給される電力にばらつきが生じることを抑制でき、各領域に安定して電力が供給されるので、各領域に配置された回路セルを安定して駆動できる半導体集積回路を設計することができる。
【００１０】
また、電源配線での配線抵抗による影響を勘案して、すなわち電源配線でのＩＲドロップを考慮して回路セルが配置され、電源配線にキャパシタなどを設けなくてもよいので、半導体集積回路の規模や製造コストの増大を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】半導体集積回路の設計装置、および半導体集積回路の設計方法を示すフローチャートである。
【図２】半導体集積回路を構成するためのシリコン基板を模式的に示す図である。
【図３】（Ａ）半導体集積回路の一部を構成するＮＡＮＤセル、および（Ｂ）ＩＲドロップの低減のために再配置されたＮＡＮＤセルを、それぞれ模式的に示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態に係る半導体集積回路の設計方法および設計装置について、図面を参照しながら説明する。本実施形態では、図１に示す半導体集積回路の設計装置（以下、単に「設計装置」という）１によって、半導体集積回路（以下、単に「集積回路」という）の設計を実施する。この設計装置１は、コンピュータ装置２と、コンピュータ装置２にネットワークを介して接続され、コンピュータ装置２と相互に通信することのできるデータベース装置３（記憶装置）などを備えている。
【００１３】
コンピュータ装置２は、本実施形態において、電源配線手段、区画手段、抵抗算出手段、配置手段、接続配線手段、許容電流算出手段、および判定手段を構成するものであり、ＣＰＵ、ＲＡＭおよびＲＯＭなどを有しており（いずれも図示せず）、集積回路を設計するためのプログラムを実行する。また、データベース装置３は、第１および第２の記憶装置３ａ、３ｂなどの複数の記憶装置を有しており、各記憶装置には、集積回路の設計に用いられるデータがそれぞれ記憶されている。
【００１４】
以下、設計装置１を用いた集積回路の設計方法について説明する。以下に説明する集積回路の設計は、上記のプログラムによって、設計装置１でシミュレーションを実行しながら行われる。この設計方法では、図１に示すように、まず、ステップ１（Ｓ１と図示。以下、同じ）（電源配線工程）において、フロアプランを作成する。これにより、集積回路を構成するために必要な記憶素子や演算器などの様々なモジュールを、図２に示す集積回路を設けるためのシリコン基板１１（半導体基板）にどのように配置するかを設定する。そして、作成したフロアプランに基づいて、シリコン基板１１の周縁部に、複数の電源パッド１２（電源部）を配置し、電源パッド１２に接続された電源配線１４（一部のみ図示）、およびグランド配線（図示せず）を敷設する。
【００１５】
また、シリコン基板１１の周縁部よりも内側を、集積回路を構成するための回路セルを配置する配置領域１３として設定する。電源配線１４は、複数の電源パッド１２のいずれかから配置領域１３の各所に延びており、電源パッド１２に電気的に接続されたバッテリ（図示せず）などから、電源パッド１２および電源配線１４を介して、配置領域１３の各所に電力が供給される。
【００１６】
次いで、ステップ２（区画工程）において、上記の配置領域１３を、複数の部分領域１３ａ（複数の領域）に区画する。区画した複数の部分領域１３ａのそれぞれの形状および大きさは任意であり、例えば配置領域１３の形状や電源配線１４の経路などに応じて、図２に一点鎖線で示すように網目状に区画したり、複数の列形状に区画したりしてもよい。
【００１７】
次いで、ステップ３（抵抗算出工程）において、電源パッド１２と部分領域１３ａとを接続する電源配線１４の配線抵抗を、シート抵抗などに基づいて、区画した部分領域１３ａごとに算出する。次いで、ステップ４（配置工程、許容電流算出工程）において、上記ステップ３で算出した配線抵抗に基づいて、複数の部分領域１３ａ間のＩＲドロップの値がほぼ均等になるように、各部分領域１３ａで許容される消費電流の値を算出する。電源配線１４におけるＩＲドロップの大きさは、電源配線１４の配線抵抗と、電源配線１４を経由して部分領域１３ａに通電され、その部分領域１３ａで消費される電流の大きさとによって規定されるので、１つの部分領域１３ａ全体で消費される電流値の上限を、その部分領域１３ａに電力を供給する電源配線１４の配線抵抗に基づいて、部分領域１３ａごとに許容電流値として設定する。
【００１８】
次に、ステップ５（配置工程）において、各部分領域１３ａに配置する回路セルの消費電流情報および発熱密度制約情報を、第１および第２の記憶装置３ａ、３ｂからそれぞれ読み込む。消費電流情報は、回路セルに通電したときに消費される電流を、回路セルの種類ごとに表すデータである。また、発熱密度は、単位面積あたりの消費電流の値によって規定される一方、回路セルの集合に電流を通電したときの発熱密度は、通常、各回路セルのサイズが小さいほど、大きくなる。したがって、本ステップでは、回路セルの集合に通電したときの総消費電流が、部分領域１３ａの許容電流値を超えないように、且つ部分領域１３ａ内の発熱密度の偏りをなるべく小さくすることで、集積回路全体からの発熱が均等化されるように、配置すべき複数の回路セルを部分領域１３ａごとに対応づける。
【００１９】
そして、ステップ６（接続配線工程）において、上記ステップ５で対応づけた回路セルを各部分領域１３ａに配置し、ステップ７において、自動配線ツールを用い、配置した回路セル同士を接続するための概略配線を行う。この概略配線では、詳細な配線を最終的に決定する前段階として、配線を通過させる部分領域１３ａの設定などを暫定的に実施する。
【００２０】
次いで、ステップ８において、上記ステップ１〜７で設定した回路セルの配置や概略配線による集積回路のＩＲドロップの解析を実行する。この解析は、例えば以下のように実行される。まず、集積回路全体の総消費電流を、ソフトウェアによるシミュレーションによって算出し、算出した総消費電流を、各回路セルのサイズに応じて分配することによって、各回路セルごとの消費電流を算出する。また、各回路セルごとの電源配線１４の配線抵抗を有限差分法などによって算出し、この配線抵抗および算出した回路セルごとの消費電流から、各回路セルのＩＲドロップを求める。
【００２１】
次に、ステップ９において、上記のステップ８で求めたＩＲドロップの解析結果に応じて、各回路セルを安定して駆動することができるか否かを判別する。この答がＹｅｓのとき、例えば各回路セルごとのＩＲドロップの値が所定の閾値を下回っており、各回路セルに所要の電圧が供給され、各回路セルを安定して駆動できるときには、ステップ１０（接続配線工程）において詳細配線を実行する。これにより、電源配線１４、グランド配線および他の配線の経路を、概略配線の際の配線同士の干渉などの不具合を解消するように調整しながら変更することによって最終的に決定し、集積回路の設計を終了する。
【００２２】
一方、上記ステップ９の答がＮｏのとき、すなわち、例えば回路セルごとのＩＲドロップの値が所定の閾値以上で、各回路セルを安定して駆動できる電圧を供給できないおそれがあるときには、ステップ１１において、回路セルの再配置を、以下のように実行する。
【００２３】
図３は、回路セルの１つとして部分領域１３ａに配置されるＮＡＮＤセル２０を模式的に示している。同図に示すように、ＮＡＮＤセル２０は、電源配線１４およびグランド配線１５の間に配置されており、ｐ型半導体で構成されたシリコン基盤２４上に形成され、ｎ型半導体で構成されたドレイン２１およびソース２２と、両者２１，２２の間に形成されたゲート２３などを有している。同図（Ａ）に示すように、電源パッド１２から供給された電源電圧ＶＤＤは、ドレイン端子２１ａを介してドレイン２１に供給され、ソース２２は、電源電圧ＶＤＤよりも低い電圧ＧＮＤのグランドに、ソース端子２２ａを介して接地されている。
【００２４】
このＮＡＮＤセル２０のＩＲドロップに関し、上記のステップ８での解析の結果、ＮＡＮＤセル２０を安定して駆動できないおそれがあるときには、同図（Ｂ）に示すように、ソース端子２２ａが、グランド配線１５上において、グランド側により近い位置に配置されるように、ＮＡＮＤセル２０の各構成要素の物理的な配置を変更する。これにより、再配置前のＮＡＮＤセル２０と論理的な同一性を保持したまま、ソース端子２２ａが、グランド配線１５上においてグランドに間隔ｄだけ、より近い位置に移動する。その結果、間隔ｄの分だけ、グランド配線１５における配線抵抗が低減され、その分、ＮＡＮＤセル２０におけるＩＲドロップの値が低減される。また、部分領域１３ａ内において、ＮＡＮＤセル２０などの回路セルを、他の回路セルとの間で配置を入れ換えることによって、ＩＲドロップを低減させてもよい。
【００２５】
以上のように回路セルの再配置が完了すると、前述したステップ８において、ＩＲドロップの解析を再度、実行し、その結果、ステップ９での判別がＹｅｓになったときには、ステップ１０において詳細配線を実行して半導体集積回路の設計を終了する。一方、ステップ９での判別結果が再度、Ｎｏになったときには、ＩＲドロップをさらに低減するために、上述したように回路セルの再配置を再度、実行する。
【００２６】
以上のように、本実施形態に係る設計装置１を用いた設計方法によれば、電源配線１４の配線抵抗を算出し、配線抵抗による影響を勘案して、部分領域１３ａごとの許容電流値を算出する。そして、この許容電流値に基づいて、ＩＲドロップが部分領域１３ａの間でほぼ均等になるように、回路セルを各部分領域１３ａに配置する。それにより、本実施形態による設計の際に解析した各回路セルのＩＲドロップと、実際に製造した半導体集積回路におけるＩＲドロップとの乖離をより小さくすることができる結果、各回路セルに所要の電圧が安定して供給されるので、回路セルをより安定して駆動することのできる半導体集積回路を設計することができる。
【００２７】
また、電源配線１４での配線抵抗による影響を勘案して、すなわち電源配線１４でのＩＲドロップを考慮して回路セルが配置されるので、電源配線１４にキャパシタなどを設けなくても、各回路セルに電圧が安定して供給される。したがって、半導体集積回路の規模や製造コストの増大を抑制することができる。
【００２８】
また、発熱密度が複数の部分領域１３ａの間でほぼ均等になるように、回路セルが配置されるので、高温の生じる部位が特定の部分領域１３ａに偏るのを防止することができる。それにより、誤作動や耐久性の低下などの熱による悪影響が緩和され、各回路セルをより安定して駆動することができる。
【００２９】
また、部分領域１３ａに配置した回路セルのＩＲドロップを解析した結果、回路セルを安定して駆動できないおそれがあるときには、回路セルの配置を、部分領域１３ａ内で前述したように変更する。それにより、回路セルの配置を大きく変更することなくＩＲドロップを低減できるとともに、集積回路の設計を効率的に行うことができる。
【００３０】
なお、回路セルを部分領域１３ａ内で再配置するだけでは、ＩＲドロップを十分、低減させることができない回路セルが残存する場合には、そのような回路セルを、例えば、他の部分領域１３ａにおいてＩＲドロップの小さい回路セルと入れ換えることによって、ＩＲドロップを低減させてもよい。その他、本発明の趣旨の範囲内で、細部の構成を適宜、変更することが可能である。
【符号の説明】
【００３１】
１    設計装置
２    コンピュータ装置（電源配線手段、区画手段、抵抗算出手段、配置手段、
接続配線手段、許容電流算出手段、判定手段）
３    データベース装置（記憶手段）
１１    シリコン基板（半導体基板）
１２    電源パッド（電源部）
１３ａ  部分領域（複数の領域）
１４    電源配線
２０    ＮＡＮＤセル（回路セル）
【図１】
2013239069.tif 000003
【図２】
2013239069.tif 000004
【図３】
2013239069.tif 000005