(57)【要約】【課題】実装後の信頼性を向上させることができる半導体パッケージおよびそれを用いた半導体ディスク装置を実現する。【解決手段】本発明の実施形態における半導体パッケージおよびそれを用いた半導体ディスク装置は、第１の主面に半導体チップ１２が実装されるパッケージ基板１１と、パッケージ基板１１の第２の主面に形成され、半導体チップ１２には電気的に接続されない複数の検知用バンプ１６１ａ〜１６４ｃと、パッケージ基板１１上に設けられ、少なくとも２つの検知用バンプ１６１ａ〜１６４ｃを電気的に接続するための検知用配線１７ａ〜１７ｆと、を有する。【選択図】  図１
2013080750.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面に不揮発性半導体メモリチップが実装されたパッケージ基板と、
前記パッケージ基板の前記第１の主面と対向する第２の主面に形成され、前記不揮発性半
導体メモリチップと電気的に接続される接続用バンプと、
前記第２の主面において、前記パッケージ基板の中心から見て前記接続用バンプより前記
パッケージ基板の外周に近い部分に形成され、前記不揮発性半導体メモリチップには電気
的に接続されない２ｎ（ｎはｎ＞０の整数。）個の検知用バンプと、
前記２ｎ個の前記検知用バンプを電気的に直列に接続するために、前記第１の主面または
前記第２の主面に設けられ、前記２ｎ個の前記検知用バンプをそれぞれ１回だけ通る一筆
書きの経路に沿って順次２つの前記検知用バンプからなる対それぞれにおいて前記２つの
前記検知用バンプを電気的に接続するｎ個の検知用配線と、
を有することを特徴とする半導体パッケージ。
【請求項２】
第１の主面に半導体チップが実装されるパッケージ基板と、
前記パッケージ基板の前記第１の主面と対向する第２の主面に形成され、前記半導体チッ
プには電気的に接続されない複数の検知用バンプと、
前記第１の主面または前記第２の主面に設けられ、少なくとも２つの前記検知用バンプを
電気的に接続するための検知用配線と、
を有することを特徴とする半導体パッケージ。
【請求項３】
前記第２の主面に形成され、前記半導体チップと電気的に接続される接続用バンプをさ
らに有し、
前記検知用バンプの少なくとも一部は、前記パッケージ基板中心から見て前記接続用バン
プより前記パッケージ基板の外周に近い部分に形成されていることを特徴とする請求項２
に記載の半導体パッケージ。
【請求項４】
前記検知用バンプは前記接続用バンプより小さく形成されていることを特徴とする請求
項１または請求項３のいずれか１項に記載の半導体パッケージ。
【請求項５】
不揮発性半導体メモリチップが実装された請求項１〜請求項４のいずれか１項に記載の
半導体パッケージと、
前記半導体パッケージが複数個実装されたモジュール基板と、
前記半導体パッケージの前記検知用バンプの故障を外部から検知するために前記モジュー
ル基板に設けられた検知用端子と、を備え、
前記半導体パッケージの少なくとも１つの前記検知用バンプと前記検知用端子とが電気的
に接続されていることを特徴とする半導体ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体パッケージおよびそれを用いた半導体ディスク装置に関す
る。
【背景技術】
【０００２】
近年、ＮＡＮＤ型フラッシュメモリなどの不揮発性半導体メモリを記録媒体とした半導
体ディスク装置（以下「ＳＳＤ装置」（Solid State Drive）ともいう。）がＨＤＤ装置
（Hard Disk Drive）に代わってコンピュータなどの補助記憶装置として広く用いられる
ようになってきている。ＳＳＤ装置は、ＮＡＮＤ型フラッシュメモリやそれを制御するコ
ントローラＩＣなどがプリント回路基板（モジュール基板）に複数実装されて構成されて
いる（例えば、「特許文献１」を参照。）。ＳＳＤ装置では、外形寸法や形状が規格で規
定された筐体にＮＡＮＤ型フラッシュメモリを多数搭載する必要があるため、半導体パッ
ケージとして安価なＢＧＡパッケージを用いることが主流になっている。ＢＧＡパッケー
ジは、裏面にボール状の電極（バンプ）がアレイ状に配置され高密度に実装できるという
利点を持っている（例えば、「特許文献２」を参照。）。
【０００３】
しかしながら、ボールグリッドアレイ（ＢＧＡ）構造の従来の半導体パッケージには、
半導体パッケージがプリント回路基板（モジュール基板）に実装された状態、つまり、Ｓ
ＳＤ装置の実動作状態において熱サイクル等による熱ストレス（熱応力）でハンダバンプ
にクラック等の破壊（破断）が発生するという問題があった。特に、ＳＳＤ装置において
は、大容量の半導体メモリチップが多数、例えば、２.５インチ型４００ＧＢ（ギガバイ
ト）製品では、３２ＧＢのＮＡＮＤ型フラッシュメモリが１６パッケージ搭載されるため
、実動作状態での発熱による熱サイクルへの信頼性要求は非常に厳しくなっている。今後
、半導体製造プロセスの微細化に伴い大容量化する半導体メモリチップの発熱問題は、半
導体パッケージおよびそれを用いた半導体ディスク装置にとってますます重要になるもの
と推察される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１３４１３８号公報
【特許文献２】特開平１１−１７６９８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、実装後の信頼性を向上させることができる半導体パッケージおよびそれを用
いた半導体ディスク装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態における一態様によれば、第１の主面に不揮発性半導体メモリチップ
が実装されたパッケージ基板と、前記パッケージ基板の前記第１の主面と対向する第２の
主面に形成され、前記不揮発性半導体メモリチップと電気的に接続される接続用バンプと
、前記第２の主面において、前記パッケージ基板の中心から見て前記接続用バンプより前
記パッケージ基板の外周に近い部分に形成され、前記不揮発性半導体メモリチップには電
気的に接続されない２ｎ（ｎはｎ＞０の整数。）個の検知用バンプと、前記２ｎ個の前記
検知用バンプを電気的に直列に接続するために、前記第１の主面または前記第２の主面に
設けられ、前記２ｎ個の前記検知用バンプをそれぞれ１回だけ通る一筆書きの経路に沿っ
て順次２つの前記検知用バンプからなる対それぞれにおいて前記２つの前記検知用バンプ
を電気的に接続するｎ個の検知用配線と、を有することを特徴とする半導体パッケージが
提供される。
【０００７】
また、本発明の実施形態における別の一態様によれば、第１の主面に半導体チップが実
装されるパッケージ基板と、前記パッケージ基板の前記第１の主面と対向する第２の主面
に形成され、前記半導体チップには電気的に接続されない複数の検知用バンプと、前記第
１の主面または前記第２の主面に設けられ、少なくとも２つの前記検知用バンプを電気的
に接続するための検知用配線と、を有することを特徴とする半導体パッケージが提供され
る。
【０００８】
さらに、本発明の実施形態における別の一態様によれば、不揮発性半導体メモリチップ
が実装された上述の半導体パッケージと、前記半導体パッケージが実装されたモジュール
基板と、前記半導体パッケージの前記検知用バンプの故障を外部から検知するために前記
モジュール基板に設けられた検知用端子と、を備え、前記半導体パッケージの少なくとも
１つの前記検知用バンプと前記検知用端子とが電気的に接続されていることを特徴とする
半導体ディスク装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係る半導体パッケージの構造を示す断面図および平面図。
【図２】本発明の実施例２に係る半導体ディスク装置における半導体パッケージの電気的な接続を示すイメージ図。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら、本発明の実施の形態を説明する。
【実施例１】
【００１１】
図１は、本発明の実施例１に係る半導体パッケージの構造を示す断面図および平面図で
ある。ここでは、主に、バンプの熱ストレスによる破壊を検知するための検知用バンプと
その配線接続にかかわる部分を示した。図１（ａ）は半導体パッケージの断面（図１（ｂ
）に示したＡ−Ｂ断面。）を示し、図１（ｂ）は半導体パッケージの裏面から見た平面図
を示している。
【００１２】
本発明の実施例１に係る半導体パッケージは、パッケージ基板１１、半導体チップ１２
を覆うモールド１３、ボンディングワイヤ１４、外部接続用バンプ１５、１２個の検知用
バンプ１６１ａ〜１６４ｃ、および検知用配線１７ａ〜１７ｆを備えている。
【００１３】
パッケージ基板１１の一方の主面（以下、「パッケージ基板表面」という。）にはＮＡ
ＮＤ型フラッシュメモリチップ（半導体チップ１２）が実装され、パッケージ基板１１の
対向する他方の主面（以下、「パッケージ基板裏面」という。）には複数の外部接続用バ
ンプ１５および１２個の検知用バンプ１６１ａ〜１６４ｃ（以下、総称して「バンプ電極
」ともいう。）が形成されている。検知用バンプ１６１ａ〜１６４ｃと外部接続用バンプ
１５との区別を分かり易くするために、図１では検知用バンプ１６１ａ〜１６４ｃにハッ
チングを施してある。
【００１４】
また、パッケージ基板表面には、検知用バンプ１６１ａ〜１６４ｃを互いに電気的に接
続するための検知用配線１７ａ〜１７ｆが設けられている。図１（ｂ）では、検知用配線
１７ａ〜１７ｆによる接続は太い破線で示した。
【００１５】
半導体パッケージは、図１（ａ）に示したように、パッケージ基板裏面とモジュール基
板表面が対向するようにモジュール基板２２上に実装され、バンプ電極を介してモジュー
ル基板２２と電気的に接続される。
【００１６】
パッケージ基板１１は、ガラスエポキシ基板表面に絶縁層と配線用の導体層が積層され
て形成されている。パッケージ基板裏面にバンプ電極が配置されている箇所にはパッケー
ジ基板１１を貫通する導電性のスループラグ（図１には図示していない。）が形成されて
いる。スループラグはパッケージ基板裏面のバンプ電極とパッケージ基板表面の配線用導
体とを電気的に接続する。配線用の導体層には検知用配線１７ａ〜１７ｆ、および外部接
続用バンプ１５とボンディングワイヤ１４を電気的に接続する配線が形成されている。
【００１７】
半導体チップ１２としては、例えば、３２ＧＢ（ギガバイト）のＮＡＮＤ型フラッシュ
メモリが搭載される。
【００１８】
外部接続用バンプ１５は、例えばハンダがボール状に形成され、図１（ｂ）に示したよ
うに、パッケージ基板裏面にアレイ状に配置されている。外部接続用バンプ１５は、それ
ぞれがスループラグ、配線用導体、およびボンディングワイヤ１４を介して半導体チップ
１２上の回路に電気的に接続されている。そして、外部接続用バンプ１５は、半導体チッ
プ１２が必要とする入出力信号や電源などをモジュール基板２２上に設けられた接続用配
線（モジュール配線）を介して外部と送受する。
【００１９】
検知用バンプ１６１ａ〜１６４ｃは、外部接続用バンプ１５と同じ材質、同じ形状で形
成され、外部接続用バンプ１５と同様に、スループラグを介してパッケージ基板表面に設
けられた検知用配線１７ａ〜１７ｆに電気的に接続されている。
【００２０】
１２個の検知用バンプ１６１ａ〜１６４ｃは、３個ずつの４つの組が、図１（ｂ）に示
したように、それぞれパッケージ基板１１の４隅に配置されている。すなわち、パッケー
ジ基板裏面の中心から見て外部接続用バンプ１５の外側、つまり、パッケージ基板１１の
外周により近い角部分に配置され、検知用バンプ１６１ａ〜１６１ｃは図面右下角部分に
配置され、検知用バンプ１６２ａ〜１６２ｃは図面左下角部分に配置され、検知用バンプ
１６３ａ〜１６３ｃは図面左上角部分に配置され、検知用バンプ１６４ａ〜１６４ｃは図
面右上角部分に配置されている。
【００２１】
検知用バンプ１６１ａ〜１６４ｃは、パッケージ基板表面に設けられた検知用配線１７
ａ〜１７ｆとモジュール基板２２上に設けられた接続用配線２１ａ〜２１ｅ（以下、「モ
ジュール配線２１ａ〜２１ｅ」という。）とを介して、それぞれを１回だけ通る一筆書き
の経路に沿って電気的に直列に接続されている。なお、検知用バンプ１６１ａ〜１６４ｃ
は、半導体メモリチップ１２とは電気的に接続されていない。
【００２２】
すなわち、検知用バンプ１６１ａと検知用バンプ１６１ｂは検知用配線１７ａで電気的
に接続され、検知用バンプ１６１ｂと検知用バンプ１６２ａはモジュール配線２１ａで電
気的に接続され、検知用バンプ１６２ａと検知用バンプ１６２ｂは検知用配線１７ｂで電
気的に接続され、検知用バンプ１６２ｂと検知用バンプ１６２ｃはモジュール配線２１ｂ
で電気的に接続され、検知用バンプ１６２ｃと検知用バンプ１６３ａは検知用配線１７ｃ
で電気的に接続され、検知用バンプ１６３ａと検知用バンプ１６３ｂはモジュール配線２
１ｃで電気的に接続され、検知用バンプ１６３ｂと検知用バンプ１６３ｃは検知用配線１
７ｄで電気的に接続され、検知用バンプ１６３ｃと検知用バンプ１６４ａはモジュール配
線２１ｄで電気的に接続され、検知用バンプ１６４ａと検知用バンプ１６４ｂは検知用配
線１７ｅで電気的に接続され、検知用バンプ１６４ｂと検知用バンプ１６４ｃはモジュー
ル配線２１ｅで電気的に接続され、検知用バンプ１６４ｃと検知用バンプ１６１ｃは検知
用配線１７ｆで電気的に接続されている。そして、検知用バンプ１６１ａおよび１６１ｃ
は、それぞれモジュール基板２２上の配線によってモジュール基板２２に設けられた検知
用端子（図１には図示していない。）に接続されている。
【００２３】
言い替えると、検知用配線１７ａ〜１７ｆは、１２個の検知用バンプ１６１ａ〜１６４
ｃを一筆書きの経路に沿って順次２つずつを互いに電気的に接続して６組の対を形成し、
モジュール配線２１ａ〜２１ｅは、検知用配線１７ａ〜１７ｆで接続された６組の検知用
バンプをそれぞれ接続するように配置されている。すなわち、モジュール配線２１ａ〜２
１ｅは、検知用配線１７ａ〜１７ｆも含めた一筆書きの経路に沿ってこれら６組の対を順
次電気的に接続している。図１（ｂ）では、モジュール配線２１ａ〜２１ｅによる電気的
な接続は細い点線で示した。
【００２４】
このように、パッケージ基板表面に設けられた検知用配線１７ａ〜１７ｆとモジュール
基板２２上に設けられたモジュール配線２１ａ〜２１ｅとを交互に一筆書きの経路に沿っ
て検知用バンプ１６１ａ〜１６４ｃに接続することで、つまり、検知用バンプ１６１ａ〜
１６４ｃを電気的に直列に接続することで、検知用バンプ１６１ａ〜１６４ｃのうち１つ
が破断した場合にその故障を外部から容易に検知することができる。
【００２５】
一般に、熱ストレスによるバンプの破断はパッケージ基板１１とモジュール基板２２の
熱膨張の違いによる応力が主な原因であるので、パッケージ基板１１の中心から遠いバン
プ、つまり、より外側に配置されたバンプほど破断の確率が高くなる。このため、同じ材
質、同じ形状でかつ同様の実装方法で外部接続用バンプ１５より外側に配置された検知用
バンプ１６１ａ〜１６４ｃは、同じ熱ストレスに対して破断する確率が外部接続用バンプ
１５より高く、したがって、上述した検知用バンプ１６１ａ〜１６４ｃの接続方法によれ
ば、外部接続用バンプ１５が破断する前にその故障を外部から容易に予知することが可能
となる。
【００２６】
上記実施例１によれば、検知用バンプ１６１ａ〜１６４ｃが電気的に直列に接続されて
いるので、その破断を外部から容易に検知でき、半導体パッケージの実装後の信頼性を大
幅に向上させることができる。特に、発熱量が大きい大容量の不揮発性半導体メモリチッ
プを搭載する半導体パッケージの信頼性を大きく向上させることができる。
【００２７】
また、上記実施例１によれば、検知用バンプ１６１ａ〜１６４ｃの接続はパッケージ基
板１１に設けられた検知用配線１７ａ〜１７ｆとモジュール基板２２に設けられたモジュ
ール配線２１ａ〜２１ｅとで行うことができるので、半導体チップ１２を実装せずに、テ
ストに長時間を要する信頼性試験を半導体パッケージ単体で実施でき、製品開発の効率ア
ップ、開発コストの低減を図ることができる。
【００２８】
さらに、上記実施例１によれば、半導体チップ１２を実装せずに半導体パッケージ単体
で信頼性試験を実施できるので、例えば、容量の異なるメモリチップの実装に容易に対応
でき、製品開発の効率アップ、開発コストの低減を図ることができる。
【００２９】
さらに、上記実施例１によれば、モジュール基板２２に設けられたモジュール配線を介
して外部から容易に検知用バンプ１６１ａ〜１６４ｃの破断を検知できるので、半導体パ
ッケージを装置製品に実装した後、例えば、装置製品の最終出荷テストや実稼働状態での
メンテナンスなどでも外部接続用バンプ１５の故障を容易に予知することができる。
【００３０】
上述の実施例１では、半導体チップ１２はＮＡＮＤ型フラッシュメモリであるとしたが
、本発明はこれに限られるものではない。
【００３１】
また、上述の実施例１では、１２個の検知用バンプ１６１ａ〜１６４ｃを３個ずつパッ
ケージ基板裏面の４隅に配置し、これらを電気的に直列に接続するとしたが、本発明はこ
れに限られるものではなく、原理的には任意の偶数個（２ｎ個。ｎはｎ＞０である整数。
）の検知用バンプに対して適用可能である。
【００３２】
さらに、上述の実施例１では、検知用バンプ１６１ａ〜１６４ｃのすべてが電気的に直
列に接続されるとしたが、本発明はこれに限られるものではなく、検知用バンプをいくつ
かのグループに分けそれぞれで直列接続されるように構成しても良い。この場合、それぞ
れのグルーブにおいて検知用バンプが２ｎ個になるように構成すれば良い。その結果、パ
ッケージ基板裏面のどの隅が熱ストレスに弱いか検知することが可能である。
【００３３】
さらに、上述の実施例１では、検知用バンプ１６１ａ〜１６４ｃは外部接続用バンプ１
５と同じ材質、同じ形状で形成されるとしたが、本発明はこれに限られるものではなく、
例えば、外部接続用バンプ１５より破断しやすい材質で形成しても良いし、あるいは、外
部接続用バンプ１５より小さいサイズで形成しても良い。すなわち、検知用バンプ１６１
ａ〜１６４ｃを外部接続用バンプ１５よりも破断させやすくすることにより、外部接続用
バンプ１５の信頼性を大きく向上させることができる。またこの場合、同じ熱ストレスに
よる熱応力に対して外部接続用バンプ１５より破断する確率が高くなるので、必ずしも検
知用バンプを外部接続用バンプ１５より外側に配置する必要は無い。その結果、検知用バ
ンプを外部接続用バンプ１５の間に配置することができる。その結果、周囲に検知用バン
プを形成する必要が無いので半導体パッケージをよりコンパクトにすることができる。特
に、検知用バンプのサイズを外部接続用バンプ１５よりも小さくした場合、この効果は大
きい。
【００３４】
さらに、上述の実施例１では、検知用配線１７ａ〜１７ｆはパッケージ基板表面に形成
されるとしたが、本発明はこれに限られるものではなく、例えば、パッケージ基板裏面、
つまり、検知用バンプ１６１ａ〜１６４ｃが形成されている面に設けても良い。
【実施例２】
【００３５】
図２は、本発明の実施例２に係る半導体ディスク装置における半導体パッケージの電気
的な接続を示すイメージ図である。ここでは、主に、半導体パッケージにおける検知用バ
ンプの破断を検知する方法にかかわる部分を示した。
【００３６】
本発明の実施例２に係る半導体ディスク装置は、モジュール基板２２、検知用端子２３
ａおよび２３ｂ、ｍ個の半導体パッケージ２４ａ〜２４ｍ、およびｍ＋１個のモジュール
配線２５ａ〜２５ｍ+1を備えている。
【００３７】
半導体パッケージ２４ａ〜２４ｍには、それぞれ半導体チップ１２としてＮＡＮＤ型フ
ラッシュメモリが実装され、これら半導体パッケージ２４ａ〜２４ｍがモジュール基板２
２の表面に実装されている。半導体パッケージ２４ａ〜２４ｍの構造、機能、および各構
成要素の電気的な接続関係などは実施例１と同様であるので、詳しい説明は省略し各構成
要素については実施例１と同じ符号を用いる。
【００３８】
モジュール基板２２は、ガラスエポキシ基板に配線層と絶縁層が積層された通常のプリ
ント回路基板であり、モジュール基板２２の表面には、半導体パッケージ２４ａ〜２４ｍ
の他に検知用端子２３ａ、２３ｂ、およびモジュール配線２５ａ〜２５ｍ+1が設けられて
いる。
【００３９】
モジュール配線２５ａ〜２５ｍ+1は、ｍ個の半導体パッケージ２４ａ〜２４ｍのすべて
の検知用バンプ１６１ａ〜１６４ｃ（合計１２ｍ個。）が電気的に直列に接続されるよう
配線されている。そして、これら１２ｍ個の検知用バンプをそれぞれ１回だけ通る一筆書
きの経路の一端は検知用端子２３ａに電気的に接続され、他端は検知用端子２３ｂに電気
的に接続されている。
【００４０】
すなわち、検知用端子２３ａと半導体パッケージ２４ａの検知用バンプ１６１ａがモジ
ュール配線２５ａを介して接続され、半導体パッケージ２４ａの検知用バンプ１６１ｃと
半導体パッケージ２４ｂの検知用バンプ１６１ａがモジュール配線２５ｂを介して接続さ
れ、半導体パッケージ２４ｂの検知用バンプ１６１ｃと半導体パッケージ２４ｃの検知用
バンプ１６１ａがモジュール配線２５ｃを介して接続され、・・・、半導体パッケージ２
４ｍ-1の検知用バンプ１６１ｃと半導体パッケージ２４ｍの検知用バンプ１６１ａがモジ
ュール配線２５ｍを介して接続され、半導体パッケージ２４ｍの検知用バンプ１６１ｃと
検知用端子２３ｂがモジュール配線２５ｍ+1を介して接続されている。
【００４１】
このように、モジュール基板２２に設けられたモジュール配線２５ａ〜２５ｍ+1を一筆
書きの経路に沿って半導体パッケージ２４ａ〜２４ｍの検知用バンプ１６１ａおよび１６
１ｃに電気的に接続することで、つまり、半導体パッケージ２４ａ〜２４ｍの検知用バン
プ１６１ａ〜１６４ｃをすべて電気的に直列に接続することで、これら検知用バンプ１６
１ａ〜１６４ｃのうち１つが破断した場合にその故障を検知用端子２３ａ、２３ｂから容
易に検知することができる。したがって、上述したモジュール配線２５ａ〜２５ｍ+1の接
続方法によれば、モジュール基板２２上に実装された半導体パッケージ２４ａ〜２４ｍの
外部接続用バンプ１５が破断する前にその故障を検知用端子２３ａ、２３ｂから容易に予
知することが可能となる。
【００４２】
上記実施例２によれば、半導体パッケージ２４ａ〜２４ｍの１２ｍ個のすべての検知用
バンプ１６１ａ〜１６４ｃが電気的に直列に接続されているので、その破断を検知用端子
２３ａ、２３ｂから容易に検知でき、モジュール基板２２が搭載された半導体ディスク装
置の信頼性を大幅に向上させることができる。特に、発熱量が大きい大容量の不揮発性半
導体メモリチップが多数搭載された半導体ディスク装置の信頼性を大きく向上させること
ができる。
【００４３】
また、上記実施例２によれば、半導体チップ１２を実装していない半導体パッケージと
モジュール基板２２とで信頼性試験を実施できるので、例えば、容量の異なるメモリチッ
プの実装に容易に対応でき、より大容量の半導体ディスク装置の製品開発において開発効
率アップ、開発コストの低減を図ることができる。
【００４４】
さらに、上記実施例２によれば、モジュール基板２２に設けられた検知用端子２３ａ、
２３ｂから容易に検知用バンプ１６１ａ〜１６４ｃの破断を検知できるので、例えば、半
導体ディスク装置の最終出荷テストや実稼働状態でのメンテナンスなどにおいて半導体パ
ッケージ２４ａ〜２４ｍの外部接続用バンプ１５の故障を容易に予知することができる。
【００４５】
上述の実施例２では、半導体チップ１２はＮＡＮＤ型フラッシュメモリであるとしたが
、本発明はこれに限られるものではなく、半導体ディスク装置に搭載されるメモリチップ
であれば、原理的には適用可能である。
【００４６】
また、上述の実施例２では、ｍ個の半導体パッケージ２４ａ〜２４ｍをすべて電気的に
直列に接続するとしたが、本発明はこれに限られるものではなく、半導体パッケージをい
くつかのグループに分けそれぞれで直列接続されるように構成しても良い。この場合、そ
れぞれのグルーブに検知用端子を設ければ良い。
【００４７】
さらに、上述の実施例２では、一筆書き経路の両端に検知用端子２３ａ、２３ｂが接続
されるとしたが、本発明はこれに限られるものではなく、例えば、一筆書き経路の一端を
モジュール基板２２の接地配線など、電源電位に接続するようにしても良い。
【００４８】
また、半導体パッケージには、不揮発性半導体メモリチップだけでなく、不揮発性半導
体メモリチップを制御するコントローラが配置されている場合が多い。また、半導体ディ
スク装置には不揮発性半導体メモリチップを搭載した半導体パッケージだけでなく、ＤＲ
ＡＭを搭載した半導体パッケージ、主制御回路を搭載した半導体パッケージなども配置さ
れる。この場合、全ての半導体パッケージにおいて、検知用バンプを用いることができる
。
【００４９】
また、特にパッケージサイズが大きく、熱ストレスに弱い半導体パッケージのみに検知
用バンプを用いても良い。その結果、半導体ディスクシステム装置を小型化することがで
きる。
【００５０】
以上において本発明のいくつかの実施形態を説明したが、これらの実施形態は、例とし
て提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施
形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範
囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、
発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範
囲に含まれる。
【符号の説明】
【００５１】
１１  パッケージ基板
１２  半導体チップ
１３  モールド
１４  ボンディングワイヤ
１５  外部接続用バンプ
１６１ａ〜１６４ｃ  検知用バンプ
１７ａ〜１７ｆ  検知用配線
２１ａ〜２１ｅ  モジュール配線
２２  モジュール基板
【図１】
2013080750.tif 000003
【図２】
2013080750.tif 000004