(57)【要約】【課題】高電子移動度トランジスタにおいて、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減でき、これによって、高電子移動度トランジスタを含む半導体装置の性能向上を図る。【解決手段】チャネル層ＣＨ１と電子供給層ＥＳ１との間に、電子供給層ＥＳ１のバンドギャップよりもバンドギャップの大きなスペーサ層ＳＰ１を設ける。これにより、スペーサ層ＳＰ１のバンドギャップが大きいことに起因して、チャネル層ＣＨ１と電子供給層ＥＳ１との界面近傍に高いポテンシャル障壁（電子障壁）が形成される。【選択図】図４
2013235873.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタを含む半導体装置であって、
前記電界効果トランジスタは、
（ａ）第１窒化物半導体層からなるチャネル層と、
（ｂ）前記チャネル層上に形成された第２窒化物半導体層からなるスペーサ層と、
（ｃ）前記スペーサ層上に形成された第３窒化物半導体層からなる電子供給層と、
（ｄ）前記電子供給層上に形成されたソース電極と、
（ｅ）前記ソース電極から離間して、前記電子供給層上に形成されたドレイン電極と、
（ｆ）前記ソース電極と前記ドレイン電極で挟まれた前記電子供給層上に形成されたｐ型キャップ層と、
（ｇ）前記ｐ型キャップ層上に形成されたゲート電極と、を有し、
前記スペーサ層のバンドギャップは、前記電子供給層のバンドギャップよりも大きい半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記チャネル層は、ＧａＮから形成され、
前記スペーサ層は、ＡｌｘＧａ１−ｘＮから形成され、
前記電子供給層は、ＡｌｙＧａ１−ｙＮから形成され、
組成比ｘと組成比ｙは、ｙ＜ｘの関係を満たす半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記チャネル層は、ＧａＮから形成され、
前記スペーサ層は、ＡｌｕＩｎ１−ｕＮから形成され、
前記電子供給層は、ＡｌｖＧａ１−ｖＮから形成され、
組成比ｕと組成比ｖは、２．８ｖ＋２．５＜５．３ｕの関係を満たす半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、
前記チャネル層は、ＧａＮから形成され、
前記スペーサ層は、ＡｌａＧａ１−ａＮから形成され、
前記電子供給層は、ＡｌｂＩｎ１−ｂＮから形成され、
組成比ａと組成比ｂは、５．３ｂ＜２．８ａ＋２．５の関係を満たす半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、
前記チャネル層は、ＧａＮから形成され、
前記スペーサ層は、ＡｌｄＩｎ１−ｄＮから形成され、
前記電子供給層は、ＡｌｅＩｎ１−ｅＮから形成され、
組成比ｄと組成比ｅは、ｅ＜ｄの関係を満たす半導体装置。
【請求項６】
請求項１に記載の半導体装置であって、
前記ｐ型キャップ層は、ｐ型ＡｌｚＧａ１−ｚＮ（０≦ｚ≦１）から形成されている半導体装置。
【請求項７】
請求項１に記載の半導体装置であって、
前記ｐ型キャップ層は、ｐ型ＡｌｃＩｎ１−ｃＮ（０≦ｃ≦１）から形成されている半導体装置。
【請求項８】
請求項１に記載の半導体装置であって、
前記スペーサ層の膜厚は、前記電子供給層の膜厚よりも小さい半導体装置。
【請求項９】
請求項１に記載の半導体装置であって、
前記ｐ型キャップ層と前記ゲート電極との接触は、ショットキー接触である半導体装置。
【請求項１０】
請求項１に記載の半導体装置であって、
前記ｐ型キャップ層と前記ゲート電極との接触は、オーミック接触である半導体装置。
【請求項１１】
請求項１に記載の半導体装置であって、
さらに、前記チャネル層の下層に形成されたバッファ層と、
前記バッファ層の下層に形成された核生成層と、
前記核生成層の下層に形成された半導体基板と、を有する半導体装置。
【請求項１２】
請求項１に記載の半導体装置であって、
さらに、前記チャネル層の下層に形成されたバッファ層と、
前記バッファ層の下層に形成された半導体基板と、を有する半導体装置。
【請求項１３】
請求項１に記載の半導体装置であって、
前記スペーサ層の表面および裏面には、分極電荷が発生しており、
前記電子供給層の表面および裏面には、分極電荷が発生している半導体装置。
【請求項１４】
請求項１３に記載の半導体装置であって、
前記スペーサ層に発生している分極電荷の極性は、表面側が負極性で、かつ、裏面側が正極性であり、
前記電子供給層に発生している分極電荷の極性は、表面側が負極性で、かつ、裏面側が正極性である半導体装置。
【請求項１５】
請求項１４に記載の半導体装置であって、
前記スペーサ層に発生している分極電荷の面密度は、前記電子供給層に発生している分極電荷の面密度よりも大きい半導体装置。
【請求項１６】
請求項１に記載の半導体装置であって、
前記電界効果トランジスタは、ノーマリオフ型トランジスタである半導体装置。
【請求項１７】
請求項１に記載の半導体装置であって、
前記スペーサ層の、電子供給層との界面は、（０００１）ＩＩＩ族面である半導体装置。
【請求項１８】
（ａ）第１窒化物半導体層からなるチャネル層を形成する工程と、
（ｂ）前記チャネル層上に、第２窒化物半導体層からなるスペーサ層を形成する工程と、
（ｃ）前記スペーサ層上に、前記第２窒化物半導体層のバンドギャップよりも小さなバンドギャップを有する第３窒化物半導体層からなる電子供給層を形成する工程と、
（ｄ）前記電子供給層上に、ｐ型窒化物半導体層を形成する工程と、
（ｅ）前記（ｄ）工程後、前記ｐ型窒化物半導体層の一部をエッチング除去することにより、ｐ型キャップ層を形成する工程と、
（ｆ）前記（ｅ）工程後、露出している前記電子供給層上で、前記ｐ型キャップ層を挟むようにソース電極およびドレイン電極を形成する工程と、
（ｇ）前記（ｆ）工程後、前記ｐ型キャップ層上にゲート電極を形成する工程と、を備える半導体装置の製造方法。
【請求項１９】
請求項１８に記載の半導体装置の製造方法であって、
前記スペーサ層の膜厚は、前記電子供給層の膜厚よりも小さい半導体装置の製造方法。
【請求項２０】
請求項１８に記載の半導体装置の製造方法であって、
前記チャネル層、前記スペーサ層、および、前記電子供給層は、〔０００１〕結晶軸方向に積層するＩＩＩ族面成長により形成される半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、例えば、窒化物半導体を使用したトランジスタを含む半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
特開平１１−２６１０５３号公報（特許文献１）、特開２００５−２４４０７２号公報（特許文献２）、および、特開２００６−３３９５６１号公報（特許文献３）には、例えば、以下に示す技術が記載されている。すなわち、上記文献には、チャネル層と、チャネル層上に形成された電子供給層と、電子供給層に直接接触するように形成された一対のソース電極およびドレイン電極と、を備える高電子移動度トランジスタ（ＨＥＭＴ：High electron mobility transistor）が記載されている。そして、この高電子移動度トランジスタは、ソース電極とドレイン電極に挟まれるように形成されたｐ型キャップ層と、ｐ型キャップ層上に形成されたゲート電極と、をさらに備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２６１０５３号公報
【特許文献２】特開２００５−２４４０７２号公報
【特許文献３】特開２００６−３３９５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した高電子移動度トランジスタでは、ｐ型キャップ層に含まれるアクセプタのイオン化に起因して、ｐ型キャップ層内に負電荷が生成される。このため、ゲート電極下のチャネル層が空乏化して、ノーマリオフ動作が可能となる。しかし、上述した高電子移動度トランジスタにおいて、発明者は、以下の課題があることを見出した。高電子移動度トランジスタをオンするために、ゲート電極に正電圧を印加して、チャネル層と電子供給層との界面に発生する２次元電子ガスのキャリア濃度を増加させると、この２次元電子ガスからゲート電極へ電子が流れ、ゲートリーク電流が発生する。このゲートリーク電流が存在することにより、チャネル層内に蓄積される２次元電子ガスの最大キャリア濃度が制限されることになる。２次元電子ガスの最大キャリア濃度が制限されるということは、チャネル電流として寄与するキャリアの量が制限されることを意味し、これによって、オン抵抗の低減が困難になる。つまり、上述した高電子移動度トランジスタでは、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減することが困難であるという課題が存在する。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００７】
一実施の形態によれば、高電子移動度トランジスタ（電界効果トランジスタ）は、チャネル層と電子供給層の間にスペーサ層を有し、スペーサ層のバンドギャップは、電子供給層のバンドギャップよりも大きいものである。
【発明の効果】
【０００８】
一実施の形態によれば、高電子移動度トランジスタにおいて、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減でき、これによって、高電子移動度トランジスタを含む半導体装置の性能向上を図ることができる。
【図面の簡単な説明】
【０００９】
【図１】関連技術における高電子移動度トランジスタの構成を示す断面図である。
【図２】関連技術による高電子移動度トランジスタにおいて、ゲート電極直下の伝導帯エネルギー分布（実線）と、キャリア濃度分布（破線）の計算結果を示す図である。
【図３】ゲートリーク電流と２次元電子ガスのキャリア濃度との関係を示す計算結果である。
【図４】実施の形態１における高電子移動度トランジスタの構成を示す断面図である。
【図５】別態様の高電子移動度トランジスタの構成を示す断面図である。
【図６】実施の形態１による高電子移動度トランジスタと、関連技術による高電子移動度トランジスタにおいて、ゲート電極下の伝導帯エネルギー分布を示す図である。
【図７】実施の形態１における高電子移動度トランジスタと、関連技術による高電子移動度トランジスタにおいて、ゲートリーク電流と、２次元電子ガスのキャリア濃度との関係を示す計算結果である。
【図８】実施の形態１における高電子移動度トランジスタと、関連技術における高電子移動度トランジスタにおいて、しきい値電圧に対する電子供給層の膜厚依存性を示す数値シミュレーション結果である。
【図９】実施の形態１における高電子移動度トランジスタと、関連技術における高電子移動度トランジスタにおいて、２次元電子ガスのキャリア濃度のゲート電圧依存性を示す計算結果を示す図である。
【図１０】別態様の高電子移動度トランジスタの構成を示す断面図である。
【図１１】実施の形態１における半導体装置の製造工程を示す断面図である。
【図１２】図１１に続く半導体装置の製造工程を示す断面図である。
【図１３】図１２に続く半導体装置の製造工程を示す断面図である。
【図１４】図１３に続く半導体装置の製造工程を示す断面図である。
【図１５】図１４に続く半導体装置の製造工程を示す断面図である。
【図１６】図１５に続く半導体装置の製造工程を示す断面図である。
【図１７】図１６に続く半導体装置の製造工程を示す断面図である。
【図１８】実施の形態２における高電子移動度トランジスタの構成を示す断面図である。
【図１９】実施の形態２における高電子移動度トランジスタと、関連技術における高電子移動度トランジスタにおいて、しきい値電圧に対する電子供給層の膜厚依存性を示す数値シミュレーション結果である。
【図２０】実施の形態２における半導体装置の製造工程を示す断面図である。
【図２１】図２０に続く半導体装置の製造工程を示す断面図である。
【図２２】図２１に続く半導体装置の製造工程を示す断面図である。
【図２３】実施の形態３における高電子移動度トランジスタの構成を示す断面図である。
【図２４】実施の形態３における高電子移動度トランジスタと、関連技術における高電子移動度トランジスタにおいて、しきい値電圧に対する電子供給層の膜厚依存性を示す数値シミュレーション結果である。
【図２５】実施の形態３における半導体装置の製造工程を示す断面図である。
【図２６】図２５に続く半導体装置の製造工程を示す断面図である。
【図２７】図２６に続く半導体装置の製造工程を示す断面図である。
【図２８】実施の形態４における高電子移動度トランジスタの構成を示す断面図である。
【図２９】実施の形態４における高電子移動度トランジスタと、関連技術における高電子移動度トランジスタにおいて、しきい値電圧に対する電子供給層の膜厚依存性を示す数値シミュレーション結果である。
【図３０】実施の形態４における半導体装置の製造工程を示す断面図である。
【図３１】図３０に続く半導体装置の製造工程を示す断面図である。
【図３２】図３１に続く半導体装置の製造工程を示す断面図である。
【図３３】実施の形態５における高電子移動度トランジスタの構成を示す断面図である。
【図３４】実施の形態５における半導体装置の製造工程を示す断面図である。
【図３５】図３４に続く半導体装置の製造工程を示す断面図である。
【図３６】図３５に続く半導体装置の製造工程を示す断面図である。
【図３７】実施の形態６における高電子移動度トランジスタの構成を示す断面図である。
【図３８】実施の形態６における半導体装置の製造工程を示す断面図である。
【図３９】図３８に続く半導体装置の製造工程を示す断面図である。
【図４０】図３９に続く半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【００１０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１１】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１２】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１３】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１４】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１５】
（実施の形態１）
＜関連技術の説明＞
まず、本実施の形態１における技術的思想を説明する前に、関連技術について説明し、その後、この関連技術にはオン抵抗を低減する上で改善の余地がある点について説明する。そして、この点を改善する工夫を施した本実施の形態１における技術的思想について説明する。
【００１６】
図１は、関連技術における高電子移動度トランジスタ（ＨＥＭＴ）の構成を示す断面図である。図１に示すように、関連技術における高電子移動度トランジスタは、例えば、シリコン（Ｓｉ）からなる半導体基板１Ｓ上に、例えば、アンドープの窒化ガリウム（ＧａＮ）からなるバッファ層ＢＦが形成されている。そして、このバッファ層ＢＦ上に、例えば、アンドープの窒化ガリウム（ＧａＮ）からなるチャネル層ＣＨが形成されている。
【００１７】
ここで、バッファ層ＢＦは、半導体基板１Ｓを構成するシリコン（Ｓｉ）の格子間隔と、チャネル層ＣＨを構成する窒化ガリウム（ＧａＮ）の格子間隔の不整合を緩和する目的で形成される。すなわち、シリコンからなる半導体基板１Ｓ上に、直接、窒化ガリウム（ＧａＮ）からなるチャネル層ＣＨを形成すると、チャネル層ＣＨに結晶欠陥が多数形成されることになり、高電子移動度トランジスタの性能低下を招くことになる。このことから、半導体基板１Ｓとチャネル層ＣＨとの間に格子緩和を目的としたバッファ層ＢＦを挿入しているのである。このバッファ層ＢＦを形成することにより、バッファ層ＢＦ上に形成されるチャネル層ＣＨの品質を向上させることができ、これによって、高電子移動度トランジスタの性能向上を図ることができる。
【００１８】
続いて、チャネル層ＣＨ上には、例えば、アンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）からなる電子供給層ＥＳが形成されている。そして、電子供給層ＥＳ上に離間してソース電極ＳＥおよびドレイン電極ＤＥが形成されている。このソース電極ＳＥと電子供給層ＥＳ、あるいは、ドレイン電極ＤＥと電子供給層ＥＳとは、オーミック接触となるようにソース電極ＳＥおよびドレイン電極ＤＥの材料が選択されている。
【００１９】
次に、離間したソース電極ＳＥとドレイン電極ＤＥに挟まれる電子供給層ＥＳ上には、例えば、ｐ型窒化ガリウム（ｐ−ＧａＮ）からなるｐ型キャップ層ＣＡＰが形成され、このｐ型キャップ層ＣＡＰ上にゲート電極ＧＥが形成されている。
【００２０】
以上のように構成された関連技術における高電子移動度トランジスタでは、チャネル層ＣＨと電子供給層ＥＳの界面近傍に、２次元電子ガス２ＤＥＧが生成される。すなわち、チャネル層ＣＨを構成する窒化ガリウム（ＧａＮ）の電子親和力と、電子供給層ＥＳを構成する窒化アルミニウムガリウム（ＡｌＧａＮ）の電子親和力とは相違する。このため、電子親和力の相違に基づく伝導帯オフセットと、チャネル層ＣＨおよび電子供給層ＥＳに存在するピエゾ分極と自発分極の影響により、チャネル層ＣＨと電子供給層ＥＳの界面近傍にフェルミ準位よりも低い井戸型ポテンシャルが生成される。この結果、この井戸型ポテンシャル内に電子が蓄積されることになり、これによって、チャネル層ＣＨと電子供給層ＥＳの界面近傍に２次元電子ガス２ＤＥＧが生成されるのである。
【００２１】
ここで、図１に示す高電子移動度トランジスタでは、ｐ型キャップ層ＣＡＰがゲート電極ＧＥの下に形成されているため、閾値電圧を正、つまりノーマリオフ型デバイスにすることができる。ここで、このｐ型キャップ層ＣＡＰが無く電子供給層ＥＳの上に直接接してゲート電極ＧＥが形成された場合、閾値電圧が負、つまりノーマリオン型デバイスになってしまう。電力制御用トランジスタでは、ノーマリオフ型デバイスであることが要求されているため、ｐ型キャップ層ＣＡＰがゲート電極ＧＥの下に形成された図１の構造が提案されている。
【００２２】
窒化物半導体をチャネル層ＣＨおよび電子供給層ＥＳに用いた場合、チャネル層ＣＨと電子供給層ＥＳとの間の伝導帯オフセットによる井戸型ポテンシャルに加え、窒化物半導体を用いたことによるピエゾ分極と自発分極とにより、井戸型ポテンシャルの底が押し下げられる。この結果、ｐ型キャップ層ＣＡＰがない場合、ゲート電極ＧＥに電圧を印加しなくとも、チャネル層ＣＨの電子供給層ＥＳとの界面近傍に２次元電子ガス２ＤＥＧが発生する。この結果、ノーマリオン型デバイスになってしまう。
【００２３】
一方、ｐ型キャップ層ＣＡＰがゲート電極ＧＥの下に形成されている図１の構成の場合、ｐ型キャップ層ＣＡＰのアクセプタのイオン化による負電荷により、電子供給層ＥＳの伝導帯が引き上げられる。その結果、熱平衡状態において、２次元電子ガスがチャネル層ＣＨに形成されないようにすることができる。こうして、図１に示される構成のトランジスタでは、ノーマリオフ型デバイスを実現することができる。
【００２４】
ところが、高電子移動度トランジスタをオンするために、ゲート電極ＧＥに正電圧を印加して、チャネル層ＣＨと電子供給層ＥＳとの界面近傍に発生する２次元電子ガス２ＤＥＧのキャリア濃度を増加させると、ゲート電極ＧＥからチャネル層ＣＨへリーク電流が発生する。このゲートリーク電流が存在することにより、チャネル層ＣＨ内に蓄積される２次元電子ガス２ＤＥＧの最大キャリア濃度が制限されることになる。２次元電子ガス２ＤＥＧの最大キャリア濃度が制限されるということは、チャネル電流として寄与するキャリアの量が制限されることを意味し、これによって、オン抵抗の低減が困難になる。つまり、関連技術における高電子移動度トランジスタでは、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減する点で改善の余地があった。
【００２５】
以下に、この課題の詳細内容について、さらに説明する。図２は、関連技術による高電子移動度トランジスタにおいて、ゲート電極直下の伝導帯エネルギー分布（実線）と、キャリア濃度分布（破線）の計算結果を示す図である。図２において、横軸はゲート電極ＧＥからの深さ（ｎｍ）を示している。また、左縦軸は電子エネルギー（ｅＶ）、つまり、伝導帯のエネルギーを示しており、右縦軸はキャリア濃度（１０１８ｃｍ−３）を示している。図２において、深さが３０ｎｍ程度までの領域がｐ型キャップ層ＣＡＰとなっており、深さが３０ｎｍ〜５０ｎｍ程度までの領域が電子供給層ＥＳとなっている。そして、深さが５０ｎｍ以上の領域がチャネル層ＣＨとなっている。ここで、ｐ型キャップ層ＣＡＰの不純物濃度は、例えば、５×１０１８ｃｍ−３程度であり、電子供給層ＥＳを構成する窒化アルミニウムガリウム（ＡｌＧａＮ）のアルミニウム組成は０．２２である。
【００２６】
図２は、ゲート電極ＧＥに正電圧を印加した状態を示しており、チャネル層ＣＨと電子供給層ＥＳの界面近傍のキャリア濃度が高くなっていることがわかる。つまり、図２に示すように、ゲート電極ＧＥに正電圧を印加すると、チャネル層ＣＨと電子供給層ＥＳとの界面近傍に２次元電子ガスが蓄積されていることがわかる。具体的に、図２に示すキャリア濃度を深さ方向に積分した２次元電子ガスのキャリア濃度（面密度）は、１×１０１３ｃｍ−２程度になる。
【００２７】
このようにチャネル層ＣＨ内に充分なキャリア（電子）が誘起されるバイアス条件では、ｐ型キャップ層ＣＡＰの伝導帯は、チャネル層ＣＨ中のフェルミレベルより低エネルギーになる。一方、窒化アルミニウムガリウム（ＡｌＧａＮ）からなる電子供給層ＥＳの伝導帯は、チャネル層ＣＨ中のフェルミレベルより高エネルギーとなっている。このため、電子供給層ＥＳの伝導帯が、チャネル層ＣＨ内に形成される２次元電子ガスに対して、ポテンシャル障壁を形成していることになる。このとき、ゲート電極ＧＥに印加されるゲート電圧を正方向に増加させて、キャリア濃度が増加すると、このポテンシャル障壁が低下する。このことから、ゲート電極ＧＥに印加されるゲート電圧が大きくなるにしたがって、２次元電子ガスの電子の一部が、低下したポテンシャル障壁を乗り越え、ゲート電極側に流れる。この結果、ゲート電極ＧＥからチャネル層ＣＨへゲートリーク電流が流れると考えられる。
【００２８】
以下に、ゲートリーク電流を計算した結果を示す。図３は、ゲートリーク電流と２次元電子ガスのキャリア濃度との関係を示す計算結果である。図３において、横軸は２次元電子ガスのキャリア濃度（１０１２ｃｍ−２）を示しており、縦軸はゲートリーク電流（Ａ／ｃｍ２）を示している。図３には、キャップ層としてｐ型キャップ層ＣＡＰ（ｐ型不純物濃度が５×１０１９ｃｍ−３）を使用する場合と、アンドープのキャップ層を使用する場合が示されている。具体的に、図３中の●印がｐ型キャップ層ＣＡＰを使用する場合を示しており、▲印がアンドープのキャップ層を使用する場合を示している。
【００２９】
図３に示すように、２次元電子ガスのキャリア濃度が同じであれば、ゲートリーク電流は、キャップ層の不純物濃度によらず一定値を取ることがわかる。同様に、ゲートリーク電流と、２次元電子ガスのキャリア濃度の関係は、キャップ層の厚さにも依存しないことが実験によりわかった。これらの結果は、２次元電子ガスに対するポテンシャル障壁を形成する層が、電子供給層ＥＳであって、キャップ層ではないことを裏付けるものである。以上の本発明者らによる解析結果から、ゲートリーク電流が所定値（１ｍＡ／ｍｍ）になる条件で定義した２次元電子ガスの最大キャリア濃度は、約９×１０１２ｃｍ−２と見積もられる（図３参照）。この値は、キャップ層の不純物濃度や厚さを変えても変化しない。したがって、ゲートリーク電流を抑制するためには、キャップ層ではなく、ポテンシャル障壁を構成する電子供給層に対して工夫を施すことが有用であることがわかる。
【００３０】
以上のように、関連技術による高電子移動度トランジスタでは、ゲート電極ＧＥに正電圧を印加して２次元電子ガスのキャリア濃度が増加すると、ゲートリーク電流が発生する。このため、チャネル層ＣＨ内に蓄積できる２次元電子ガスの最大キャリア濃度が制限されることになる。この結果、関連技術における高電子移動度トランジスタでは、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減する点で改善の余地があった。そこで、本実施の形態１では、この点を改善すべく工夫を施している。具体的に、本実施の形態１は、ゲート電極ＧＥに正電圧を印加したバイアス条件でも、ゲートリーク電流が抑制される結果、ノーマリオフ動作を維持したまま、オン抵抗を低減できる。以下に、この工夫を施した本実施の形態１における技術的思想について説明する。
【００３１】
＜実施の形態１の概要＞
本実施の形態１では、図４に示すように、チャネル層ＣＨ１、スペーサ層ＳＰ１、および、電子供給層ＥＳ１が、この順に、それぞれ、ＩＩＩ族窒化物半導体材料を用いて形成される。そして、電子供給層ＥＳ１上には、チャネル層ＣＨ１と電気的に接続されるソース電極ＳＥとドレイン電極ＤＥが離間して配置される。このソース電極ＳＥとドレイン電極ＤＥで挟まれた電子供給層ＥＳ１上には、選択的に形成されたｐ型キャップ層ＣＡＰ１を介して、ゲート電極ＧＥが形成されている。以上のように構成された本実施の形態１における高電子移動度トランジスタによれば、スペーサ層ＳＰ１のバンドギャップが、電子供給層ＥＳ１のバンドギャップよりも大きくなっている。この点が本実施の形態１の特徴である。
【００３２】
この結果、本実施の形態１における高電子移動度トランジスタによれば、アクセプタのイオン化に起因してｐ型キャップ層ＣＡＰ１内に負電荷が生成されるため、ｐ型キャップ層ＣＡＰ１の伝導帯位置が引き上げられる。その結果、ゲート電極ＧＥ下のチャネル層ＣＨ１が空乏化してノーマリオフ動作が可能となる。そして、本実施の形態１では、スペーサ層ＳＰ１のバンドギャップが大きいことに起因して、チャネル層ＣＨ１と電子供給層ＥＳ１との界面近傍に高いポテンシャル障壁（電子障壁）が形成される。この結果、本実施の形態１における高電子移動度トランジスタによれば、高いポテンシャル障壁によって、ゲートリーク電流が大幅に抑制される。したがって、本実施の形態１における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態１における高電子移動度トランジスタのオン抵抗を充分に小さくすることができるという顕著な効果を得ることができる。さらに、２次元電子ガスの最大キャリア濃度（チャネル電子濃度）が増加していることから、相互コンダクタンスｇｍが向上し、素子特性を高めることができる。
【００３３】
＜半導体装置の構成＞
以下に、本実施の形態１における半導体装置の詳細な構成について説明する。図４は、本実施の形態１における高電子移動度トランジスタ（半導体装置）の構成を示す断面図である。図４に示すように、本実施の形態１における高電子移動度トランジスタは、例えば、シリコン（Ｓｉ）からなる半導体基板１Ｓ上に、例えば、アンドープの窒化アルミニウム（ＡｌＮ）とアンドープの窒化ガリウム（ＧａＮ）を交互に積層した超格子からなる核生成層ＣＦが形成されている。例えば、核生成層ＣＦの厚さは、２００ｎｍである。この核生成層ＣＦ上には、例えば、アンドープの窒化ガリウム（ＧａＮ）からなるバッファ層ＢＦが形成されている。バッファ層ＢＦの表面は（０００１）Ｇａ面である。このバッファ層ＢＦの膜厚は、例えば、１μｍである。そして、このバッファ層ＢＦの（０００１）Ｇａ面上に、例えば、アンドープの窒化ガリウム（ＧａＮ）からなるチャネル層ＣＨ１が形成されている。チャネル層ＣＨ１の膜厚は、例えば、５０ｎｍである。
【００３４】
ここで、核生成層ＣＦやバッファ層ＢＦは、半導体基板１Ｓを構成するシリコン（Ｓｉ）の格子間隔と、チャネル層ＣＨ１を構成する窒化ガリウム（ＧａＮ）の格子間隔の不整合を緩和する目的で形成される。すなわち、シリコンからなる半導体基板１Ｓ上に、直接、窒化ガリウム（ＧａＮ）からなるチャネル層ＣＨ１を形成すると、例えば、格子歪みに起因して、チャネル層ＣＨ１に結晶欠陥が多数形成されることになり、高電子移動度トランジスタの性能低下を招くことになる。このことから、半導体基板１Ｓとチャネル層ＣＨ１との間に格子緩和を目的とした核生成層ＣＦおよびバッファ層ＢＦを挿入しているのである。この核生成層ＣＦやバッファ層ＢＦを形成することにより、バッファ層ＢＦ上に形成されるチャネル層ＣＨ１の品質を向上させることができ、これによって、高電子移動度トランジスタの性能向上を図ることができる。
【００３５】
続いて、チャネル層ＣＨ１上には、例えば、アンドープのＡｌｘＧａ１−ｘＮからなるスペーサ層ＳＰ１が形成されている。スペーサ層ＳＰ１の膜厚は、例えば、１ｎｍである。そして、このスペーサ層ＳＰ１上には、例えば、アンドープのＡｌｙＧａ１−ｙＮからなる電子供給層ＥＳ１が形成されている。電子供給層ＥＳ１の膜厚は、例えば、１４ｎｍである。そして、電子供給層ＥＳ１上に離間してソース電極ＳＥおよびドレイン電極ＤＥが形成されている。このソース電極ＳＥと電子供給層ＥＳ１、あるいは、ドレイン電極ＤＥと電子供給層ＥＳ１とは、オーミック接触となるようにソース電極ＳＥおよびドレイン電極ＤＥの材料が選択されている。
【００３６】
次に、離間したソース電極ＳＥとドレイン電極ＤＥに挟まれる電子供給層ＥＳ１上には、例えば、ｐ型ＡｌｚＧａ１−ｚＮ（０≦ｚ≦１）からなるｐ型キャップ層ＣＡＰ１が形成され、このｐ型キャップ層ＣＡＰ１上にゲート電極ＧＥが形成されている。ｐ型キャップ層ＣＡＰ１の不純物濃度は、例えば、５×１０１８／ｃｍ３であり、ｐ型キャップ層ＣＡＰ１の膜厚は、例えば、３０ｎｍである。
【００３７】
バッファ層ＢＦと、チャネル層ＣＨ１と、スペーサ層ＳＰ１と、電子供給層ＥＳ１、ｐ型キャップ層ＣＡＰ１からなる半導体層構造は、［０００１］結晶軸（Ｃ軸）方向に積層するＩＩＩ族面成長により形成されている。つまり、バッファ層ＢＦ、チャネル層ＣＨ１、スペーサ層ＳＰ１、電子供給層ＥＳ１、ｐ型キャップ層ＣＡＰ１のそれぞれの表面（ゲート電極ＧＥ側）は、（０００１）ＩＩＩ族面（単に（０００１）面と呼ぶこともある）である。例えば、スペーサ層ＳＰ１の、電子供給層ＥＳ１との界面は、（０００１）ＩＩＩ族面である。
【００３８】
なお、図４では、例えば、シリコン（Ｓｉ）からなる半導体基板１Ｓを使用する例について説明したが、窒化ガリウム（ＧａＮ）からなる半導体基板１Ｓを使用することもできる。図５は、窒化ガリウム（ＧａＮ）からなる半導体基板１Ｓを使用する場合の高電子移動度トランジスタの構成を示す断面図である。図５に示す高電子移動度トランジスタの構成は、図４に示す高電子移動度トランジスタの構成とほぼ同様である。相違する点は、図５に示す高電子移動度トランジスタでは、窒化ガリウム（ＧａＮ）からなる半導体基板１Ｓ上に、直接、例えば、アンドープの窒化ガリウム（ＧａＮ）からなるバッファ層ＢＦが形成されている点である。すなわち、図５に示す高電子移動度トランジスタでは、半導体基板１Ｓとバッファ層ＢＦが同じ窒化ガリウム（ＧａＮ）から構成されているため、半導体基板１Ｓとバッファ層ＢＦとの格子不整合を解消する必要がないのである。言い換えれば、図５に示す高電子移動度トランジスタでは、半導体基板１Ｓとチャネル層ＣＨ１の間の格子不整合による格子緩和を考慮する必要がないため、図４に示す高電子移動度トランジスタでは必要とされている核生成層ＣＦが設けられていない。このように本実施の形態１における高電子移動度トランジスタの構成は、図４や図５に示す構成が考えられるが、本実施の形態１における技術的思想は、いずれの構成であっても適用することができる。以下に、本実施の形態１における特徴について説明する。
【００３９】
＜実施の形態１の特徴＞
本実施の形態１における特徴は、図４や図５に示すように、チャネル層ＣＨ１と電子供給層ＥＳ１との間に、電子供給層ＥＳ１のバンドギャップよりもバンドギャップの大きなスペーサ層ＳＰ１を設ける点にある。これにより、スペーサ層ＳＰ１のバンドギャップが大きいことに起因して、チャネル層ＣＨ１と電子供給層ＥＳ１との界面近傍に高いポテンシャル障壁（電子障壁）が形成される。すなわち、スペーサ層ＳＰ１を設ける場合、スペーサ層ＳＰ１を設けない場合よりも高いポテンシャル障壁が形成されるのである。この結果、本実施の形態１における高電子移動度トランジスタによれば、高いポテンシャル障壁によって、ゲートリーク電流が大幅に抑制される。これにより、本実施の形態１における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態１における高電子移動度トランジスタのオン抵抗を充分に小さくすることができるのである。
【００４０】
具体的に、本実施の形態１において、スペーサ層ＳＰ１は、アンドープのＡｌｘＧａ１−ｘＮ（ｘ＝１の場合のＡｌＮを含む）から形成され、電子供給層ＥＳ１は、アンドープのＡｌｙＧａ１−ｙＮから形成される。そこで、以下では、スペーサ層ＳＰ１のバンドギャップが電子供給層ＥＳ１のバンドギャップよりも大きくなる条件について説明する。
【００４１】
まず、ＡｌｒＧａ１−ｒＮのバンドギャップＥｇは、例えば、以下に示す式（１）によって近似的に表すことができる。
【００４２】
Ｅｇ（ＡｌｒＧａ１−ｒＮ）＝３．４＋２．８ｒ・・・（１）
この（１）式から窒化アルミニウムガリウム（ＡｌｒＧａ１−ｒＮ）のＡｌ組成比ｒを大きくするほどバンドギャップが大きくなることがわかる。したがって、この式（１）から、スペーサ層ＳＰ１のＡｌ組成比ｘと、電子供給層ＥＳ１のＡｌ組成比ｙが式（２）を満たすように設定すれば、スペーサ層ＳＰ１のバンドギャップが、電子供給層ＥＳ１のバンドギャップよりも大きくなる。
【００４３】
ｙ＜ｘ            ・・・（２）
このようにスペーサ層ＳＰ１の組成比ｘと電子供給層ＥＳ１の組成比ｙが式（２）を満たすようにスペーサ層ＳＰ１と電子供給層ＥＳ１を形成することにより、スペーサ層ＳＰ１を設ける場合、スペーサ層ＳＰ１を設けない場合よりも高いポテンシャル障壁を形成することができる。この結果、高いポテンシャル障壁によって、ゲートリーク電流が大幅に抑制されるので、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態１における高電子移動度トランジスタのオン抵抗を充分に小さくすることができる。
【００４４】
図６は、本実施の形態１による高電子移動度トランジスタと、関連技術による高電子移動度トランジスタにおいて、ゲート電極ＧＥ下の伝導帯エネルギー分布を示す図である。この図６においては、例えば、スペーサ層ＳＰ１の組成比ｘ＝１であり、電子供給層ＥＳ１の組成比ｙ＝０．２２である。言い換えれば、スペーサ層ＳＰ１は、窒化アルミニウム（ＡｌＮ）から構成され、電子供給層ＥＳ１は、Ａｌ０．２２Ｇａ０．７８Ｎから構成されていることになる。
【００４５】
図６において、横軸は、ゲート電極ＧＥからの深さ（ｎｍ）を示しており、縦軸は、電子エネルギー（ｅＶ）を示している。図６において、本実施の形態１における高電子移動度トランジスタでは、深さが３０ｎｍ程度までの領域がｐ型キャップ層ＣＡＰ１となっており、深さが３０ｎｍ〜４４ｎｍ程度までの領域が電子供給層ＥＳ１となっている。そして、深さが４５ｎｍ以上の領域がチャネル層ＣＨ１となっており、電子供給層ＥＳ１とチャネル層ＣＨ１の間にスペーサ層ＳＰ１が形成されている。一方、関連技術における高電子移動度トランジスタでは、深さが３０ｎｍ程度までの領域がｐ型キャップ層ＣＡＰとなっており、深さが３０ｎｍ〜５０ｎｍ程度までの領域が電子供給層ＥＳとなっている。そして、深さが５０ｎｍ以上の領域がチャネル層ＣＨとなっている。ここで、ｐ型キャップ層ＣＡＰ１やｐ型キャップ層ＣＡＰの不純物濃度は、例えば、５×１０１８ｃｍ−３程度であり、電子供給層ＥＳ１や電子供給層ＥＳを構成する窒化アルミニウムガリウム（ＡｌＧａＮ）のアルミニウム組成比は０．２２である。
【００４６】
図６は、ゲート電極ＧＥに正電圧を印加した状態を示している。このとき、本実施の形態１における高電子移動度トランジスタでは、チャネル層ＣＨ１とスペーサ層ＳＰ１の界面近傍に井戸型ポテンシャルが形成されており、この井戸型ポテンシャル内のキャリア濃度が高くなることがわかる。つまり、図６に示すように、ゲート電極ＧＥに正電圧を印加すると、チャネル層ＣＨ１とスペーサ層ＳＰ１との界面近傍に２次元電子ガスが蓄積されることがわかる（実線）。一方、関連技術における高電子移動度トランジスタでは、チャネル層ＣＨと電子供給層ＥＳの界面近傍に井戸型ポテンシャルが形成されており、この井戸型ポテンシャル内のキャリア濃度が高くなることがわかる。つまり、図６に示すように、ゲート電極ＧＥに正電圧を印加すると、チャネル層ＣＨと電子供給層ＥＳとの界面近傍に２次元電子ガスが蓄積されることがわかる（破線）。
【００４７】
ここで、まず、関連技術における高電子移動度トランジスタに着目する。図６の破線で示すように、関連技術においては、電子供給層ＥＳによるポテンシャル障壁が形成されている。このポテンシャル障壁の高さは約０．３ｅＶ程度と低いことがわかる。このため、チャネル層ＣＨと電子供給層ＥＳの界面近傍の井戸型ポテンシャル内に蓄積されている２次元電子ガスの一部の電子が容易にポテンシャル障壁を乗り越えて、ゲート電極ＧＥ側に流れることができると考えられる。この結果、ゲート電極ＧＥからチャネル層ＣＨへ向かって流れるゲートリーク電流が増加することが推察される。したがって、チャネル層ＣＨ内に蓄積できる２次元電子ガスの最大キャリア濃度が制限されることになる。このことから、関連技術における高電子移動度トランジスタでは、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減する点で改善の余地がある。
【００４８】
続いて、本実施の形態１における高電子移動度トランジスタに着目する。図６の実線に示すように、実施の形態１においては、電子供給層ＥＳ１によるポテンシャル障壁とスペーサ層ＳＰ１によるポテンシャル障壁が形成されていることがわかる。このとき、電子供給層ＥＳ１によるポテンシャル障壁は、関連技術における電子供給層ＥＳのポテンシャル障壁と同程度であるが、スペーサ層ＳＰ１によるポテンシャル障壁が著しく高くなっていることがわかる。これは、スペーサ層ＳＰ１を構成する窒化アルミニウム（ＡｌＮ）と、チャネル層ＣＨ１を構成する窒化ガリウム（ＧａＮ）との間の伝導帯オフセットが約１．９ｅＶと大きいこと起因する。さらには、スペーサ層ＳＰ１を構成する窒化アルミニウム（ＡｌＮ）の内部には、ピエゾ分極と自発分極に伴う内部電界も発生する。したがって、上述した大きな伝導帯オフセットと内部電界の相乗効果により、チャネル層ＣＨ１の界面近傍に高さが２ｅＶ以上のポテンシャル障壁が形成されるのである。
【００４９】
このことから、チャネル層ＣＨ１とスペーサ層ＳＰ１の界面近傍の井戸型ポテンシャル内に蓄積されている２次元電子ガスの一部が高いポテンシャル障壁を乗り越えることが困難になると推察される。このことは、ゲート電極ＧＥからチャネル層ＣＨへ向かって流れるゲートリーク電流が充分に低減されることを意味している。この結果、本実施の形態１における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態１における高電子移動度トランジスタのオン抵抗を充分に小さくすることができるという顕著な効果を得ることができる。
【００５０】
具体的に、本実施の形態１における高電子移動度トランジスタによれば、関連技術における高電子移動度トランジスタに比べて、大幅にゲートリーク電流を低減できることについて説明する。
【００５１】
図７は、本実施の形態１における高電子移動度トランジスタと、関連技術による高電子移動度トランジスタにおいて、ゲートリーク電流と、２次元電子ガスのキャリア濃度との関係を示す計算結果である。図７において、横軸は、２次元電子ガスのキャリア濃度（１０１２ｃｍ−２）を示しており、縦軸は、ゲートリーク電流（Ａ／ｃｍ２）を示している。そして、図７の実線が本実施の形態１を示しており、図７の破線が関連技術を示している。図６に示すように、本実施の形態１における高電子移動度トランジスタでは、チャネル層ＣＨ１とスペーサ層ＳＰ１との界面近傍に、高いポテンシャル障壁（高さが２ｅＶ以上）を有している。このため、図７に示すように、同じ２次元電子ガスのキャリア濃度で比べた場合、本実施の形態１におけるゲートリーク電流は、関連技術におけるゲートリーク電流よりも、約６桁も抑制されていることがわかる。例えば、２次元電子ガスのキャリア濃度が９×１０１２ｃｍ−２の位置に着目すると、関連技術のゲートリーク電流は、１×１０２（Ａ／ｃｍ２）となっているのに対し、本実施の形態１のゲートリーク電流は、１×１０−４（Ａ／ｃｍ２）となっている。
【００５２】
このことから、本実施の形態１における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態１における高電子移動度トランジスタのオン抵抗を充分に小さくすることができることが具体的に図７に示されていることがわかる。
【００５３】
このように、本実施の形態１では、電子供給層ＥＳ１のバンドギャップよりもバンドギャップの大きなスペーサ層ＳＰ１を挿入する構成を取っている。これにより、チャネル層ＣＨ１の界面近傍に約２ｅＶ程度の高いポテンシャル障壁が形成されるというメカニズムによって、ゲートリーク電流を低減でき、最終的に、本実施の形態１における高電子移動度トランジスタのオン抵抗を充分に低減することができる。
【００５４】
さらに、本実施の形態１では、上述したメカニズムとは別のメカニズムによっても、高電子移動度トランジスタのオン抵抗を低減することができるので、このメカニズムについても説明する。例えば、関連技術では、電子供給層ＥＳとチャネル層ＣＨの界面近傍に、２次元電子ガスが生成され、この２次元電子ガスを構成する電子は、電子供給層ＥＳとチャネル層ＣＨの界面に沿って走行する。このとき、電子供給層ＥＳは、窒化アルミニウムガリウム（ＡｌＧａＮ）から形成されており、したがって、電子供給層ＥＳは、３元混晶半導体材料から構成されることになる。３元混晶半導体材料である窒化アルミニウムガリウム（ＡｌＧａＮ）では、アルミニウム原子（Ａｌ原子）とガリウム原子（Ｇａ原子）がランダムに配置される。このため、電子供給層ＥＳの界面に沿って走行する電子は、アルミニウム原子（Ａｌ原子）とガリウム原子（Ｇａ原子）のランダムな配置に起因する合金散乱を受けて、電子移動度が低下する。この結果、関連技術における高電子移動度トランジスタでは、電子移動度の低下に起因してオン抵抗が増大してしまう。
【００５５】
これに対し、本実施の形態１では、スペーサ層ＳＰ１とチャネル層ＣＨ１の界面近傍に、２次元電子ガスが生成され、この２次元電子ガスを構成する電子は、スペーサ層ＳＰ１とチャネル層ＣＨ１の界面に沿って走行する。このとき、本実施の形態１では、スペーサ層ＳＰ１として、窒化アルミニウム（ＡｌＮ）を使用している。この場合、２次元電子ガスを構成する電子は、２元化合物半導体材料である窒化アルミニウム（ＡｌＮ）とチャネル層ＣＨ１との界面近傍に沿って走行する。窒化アルミニウム（ＡｌＮ）は、２元化合物半導体材料であるため、３元混晶半導体材料である窒化アルミニウムガリウム（ＡｌＧａＮ）のようにアルミニウム原子（Ａｌ原子）とガリウム原子（Ｇａ原子）のランダムな配置に起因する合金散乱は抑制される。このため、本実施の形態１における高電子移動度トランジスタによれば、電子移動度の向上を図ることができ、これによって、オン抵抗の低減を充分に図ることができる。
【００５６】
以上のことから、本実施の形態１における高電子移動度トランジスタによれば、電子供給層ＥＳ１のバンドギャップよりもバンドギャップの大きなスペーサ層ＳＰ１を挿入することにより、チャネル層ＣＨ１の界面近傍に高いポテンシャル障壁が形成されるという第１メカニズムが存在する。また、本実施の形態１における高電子移動度トランジスタによれば、スペーサ層に２元化合物半導体材料である窒化アルミニウム（ＡｌＮ）を使用することにより、合金散乱が抑制されて電子移動度が向上するという第２メカニズムが存在する。したがって、本実施の形態１によれば、上述した第１メカニズムと第２メカニズムの相乗効果によって、ゲートリーク電流の低減と電子移動度の向上を図ることができる。このことから、本実施の形態１における高電子移動度トランジスタによれば、ゲートリーク電流の低減による２次元電子ガスの最大キャリア濃度の増大効果と、電子移動度の向上との相乗効果によって、オン抵抗の大幅な低減を図ることができるという顕著な効果を得ることができる。これにより、本実施の形態１によれば、半導体装置の性能向上を図ることができる。
【００５７】
ここで、電子供給層ＥＳ１とチャネル層ＣＨ１の間にバンドギャップの大きなスペーサ層ＳＰ１を挿入して、チャネル層ＣＨ１とｐ型キャップ層ＣＡＰ１（ゲート電極ＧＥ）の間に高いポテンシャル障壁を形成することに本実施の形態１の特徴がある。それならば、電子供給層ＥＳ１とチャネル層ＣＨ１の間にスペーサ層ＳＰ１を挿入するのではなく、電子供給層ＥＳ１自体をスペーサ層ＳＰ１に入れ替えることも考えられる。この場合も、チャネル層ＣＨ１とｐ型キャップ層ＣＡＰ１（ゲート電極ＧＥ）の間に高いポテンシャル障壁を形成することができるので、ゲートリーク電流を低減することができると考えられるからである。
【００５８】
ところが、電子供給層ＥＳ１自体をスペーサ層ＳＰ１に入れ替える構成を取る場合、高電子移動度トランジスタのしきい値電圧が負側にシフトするため、ノーマリオフ型デバイスの実現が困難になるのである。つまり、本実施の形態１の目的は、ノーマリオフ動作を維持しながら、オン抵抗の低減を図ることにあることから、ノーマリオフ動作が困難となる構成は回避する必要があるのである。
【００５９】
以下に、電子供給層ＥＳ１自体をスペーサ層ＳＰ１に入れ替える構成を取る場合、高電子移動度トランジスタのしきい値電圧が負側にシフトすることについて説明する。つまり、電子供給層ＥＳ１自体を窒化アルミニウム（ＡｌＮ）とし、スペーサ層ＳＰ１を導入しない構成と、本実施の形態１の構成とを比較する。
【００６０】
まず、バッファ層ＢＦと、チャネル層ＣＨ１と、スペーサ層ＳＰ１と、電子供給層ＥＳ１からなる半導体層構造は、［０００１］結晶軸（Ｃ軸）方向に積層するＩＩＩ族面成長により形成されている。つまり、バッファ層ＢＦの（０００１）Ｇａ面上にチャネル層ＣＨ１が形成され、チャネル層ＣＨ１の（０００１）面上にスペーサ層ＳＰ１が形成される。そして、スペーサ層ＳＰ１の（０００１）面上に電子供給層ＥＳ１が形成されていることになる。スペーサ層ＳＰ１の、電子供給層ＥＳ１との界面は、（０００１）ＩＩＩ族面となる。
【００６１】
この場合、自発分極とピエゾ分極に基づいて、各半導体層の上下界面には、分極電荷が発生する。この分極電荷の面密度は、スペーサ層ＳＰ１を構成する窒化アルミニウム（ＡｌＮ）が６．４×１０１３ｃｍ−２であり、電子供給層ＥＳ１を構成する窒化アルミニウムガリウム（Ａｌ０．２２Ｇａ０．７８Ｎ）が１．２×１０１３ｃｍ−２である。つまり、スペーサ層ＳＰ１に発生している分極電荷の面密度は、電子供給層ＥＳ１に発生している分極電荷の面密度よりも大きくなっている。そして、分極電荷の極性は、ＩＩＩ族面成長の場合、表面側が負極性であり、裏面側が正極性である。すなわち、スペーサ層ＳＰ１に発生している分極電荷の極性は、表面側が負極性で、かつ、裏面側が正極性であり、電子供給層ＥＳ１に発生している分極電荷の極性も、表面側が負極性で、かつ、裏面側が正極性である。
【００６２】
本実施の形態１では、キャップ層ＣＡＰ１とチャネル層ＣＨ１との間に、スペーサ層ＳＰ１と電子供給層ＥＳ１とが挿入された構造となっており、電子供給層ＥＳ１のＡｌ組成比はスペーサ層ＳＰ１のＡｌ組成比よりも低い。そのため、キャップ層ＣＡＰ１とチャネル層ＣＨ１との間の平均的なＡｌ組成比は、スペーサ層ＳＰ１よりも低くすることができる。一方、図１において、キャップ層ＣＡＰとチャネル層ＣＨとの間に、スペーサ層ＳＰ１と同じＡｌ組成比の電子供給層ＥＳを形成した場合は、キャップ層ＣＡＰとチャネル層ＣＨとの間のＡｌ組成比は高くなる。Ａｌ組成比が高いほど分極電荷量が多くなるため、本実施の形態１と比較して、電子供給層ＥＳの裏面側すなわちチャネル層ＣＨ側に正の多くの分極電荷が形成されることになる。この結果、電子供給層ＥＳとチャネル層ＣＨの界面近傍の伝導帯が下がって２次元電子ガス濃度が増加することにより、閾値電圧が負になってしまう。以上のように、ノーマリオフ動作を維持する観点から、電子供給層ＥＳ１自体をスペーサ層ＳＰ１に入れ替える構成は望ましいとはいえないのである。
【００６３】
そこで、本実施の形態１では、スペーサ層ＳＰ１による高いポテンシャル障壁を確保しながら、できるだけ、しきい値電圧の負側へのシフトを抑制するために、電子供給層ＥＳ１自体をスペーサ層ＳＰ１に置き換えるのではなく、電子供給層ＥＳ１とチャネル層ＣＨ１の間に薄いスペーサ層ＳＰ１を挿入する構成を取っているのである。このとき、電子供給層ＥＳ１とチャネル層ＣＨ１の間にスペーサ層ＳＰ１を挿入する構成を取る場合であっても、スペーサ層ＳＰ１のＡｌ組成比が高いことから、スペーサ層ＳＰ１のチャネル層ＣＨ１側に正の分極電荷が発生する。これにより、チャネル層ＣＨ１とスペーサ層ＳＰ１との界面近傍の伝導帯が引き下げられ、スペーサ層ＳＰ１を挿入しない場合に比べて、閾値電圧が負側にシフトする影響がある。しかし、本実施の形態１では、スペーサ層ＳＰ１と電子供給層ＥＳ１との平均的なＡｌ組成比はほとんど高くならないため、閾値電圧の低下を小さくできる。さらに、スペーサ層ＳＰ１の膜厚を薄くすることにより、相対的に、分極電荷の面密度の高いスペーサ層ＳＰ１の影響は小さくなると考えられるので、本実施の形態１のように、電子供給層ＥＳ１とチャネル層ＣＨ１の間にスペーサ層ＳＰ１を挿入する構成では、しきい値電圧の負側へのシフトを最小限に抑制することができ。これによって、ノーマリオフ動作を維持することができるのである。したがって、例えば、ノーマリオフ動作を維持する観点からは、電子供給層ＥＳ１とチャネル層ＣＨ１の間に挿入するスペーサ層ＳＰ１の膜厚は、電子供給層ＥＳ１の膜厚よりも薄くなっていることが好ましいといえる。
【００６４】
本実施の形態１でも、関連技術と同様に、アクセプタのイオン化に起因してｐ型キャップ層ＣＡＰ１内に負電荷が生成される。このため、電子供給層ＥＳ１の膜厚を適宜調整することにより、熱平衡状態では、ゲート電極ＧＥ下のチャネル層ＣＨ１が空乏化して、しきい値電圧が正電圧のノーマリオフ動作を実現することが可能となる。
【００６５】
図８は、本実施の形態１における高電子移動度トランジスタと、関連技術における高電子移動度トランジスタにおいて、しきい値電圧に対する電子供給層ＥＳ１の膜厚依存性を示す数値シミュレーション結果である。図８において、横軸は、電子供給層ＥＳ１の膜厚（ｍ）を示しており、縦軸はしきい値電圧（閾値電圧）（Ｖ）を示している。このとき、ｐ型キャップ層ＣＡＰ１のアクセプタ濃度を５×１０１８ｃｍ−３に設定し、ｐ型キャップ層ＣＡＰ１の膜厚を３０ｎｍに設定している。図８において、実線が本実施の形態１における高電子移動度トランジスタを示しており、破線が関連技術における高電子移動度トランジスタを示している。
【００６６】
図８に示すように、本実施の形態１における高電子移動度トランジスタのしきい値電圧は、スペーサ層ＳＰ１を挿入した影響により、スペーサ層ＳＰ１を挿入していない関連技術における高電子移動度トランジスタのしきい値電圧よりも負側にシフトしていることがわかる。ただし、この場合であっても、電子供給層ＥＳ１の膜厚を１８ｎｍ程度以下に設定することにより、本実施の形態１における高電子移動度トランジスタでも、充分に、ノーマリオフ動作が可能になることがわかる。
【００６７】
なお、本実施の形態１では、電子供給層ＥＳ１よりもバンドギャップの大きいスペーサ層ＳＰ１を導入し、スペーサ層ＳＰ１によりゲートリーク電流が抑制されるため、関連技術よりも電子供給層ＥＳ１の層厚が減少してもゲートリーク電流は悪化しない。
【００６８】
図９は、本実施の形態１における高電子移動度トランジスタと、関連技術における高電子移動度トランジスタにおいて、２次元電子ガスのキャリア濃度（１０１２ｃｍ−２）のゲート電圧依存性を示す計算結果を示す図である。図９において、横軸は、ゲート電圧（Ｖ）を示しており、縦軸は２次元電子ガスのキャリア濃度（１０１２ｃｍ−２）を示している。このとき、ｐ型キャップ層ＣＡＰ１のアクセプタ濃度を５×１０１８ｃｍ−３に設定し、電子供給層ＥＳ１の膜厚を１４ｎｍに設定している。図９において、実線が本実施の形態１における高電子移動度トランジスタを示しており、破線が関連技術における高電子移動度トランジスタを示している。図９に示すように、スペーサ層ＳＰ１を挿入している本実施の形態１においても、スペーサ層ＳＰ１を挿入していない関連技術とほぼ同様に、しきい値電圧が約＋２Ｖのノーマリオフ動作が実現できていることがわかる。
【００６９】
以上のことから、本実施の形態１によれば、高電子移動度トランジスタにおいて、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減でき、これによって、高電子移動度トランジスタを含む半導体装置の性能向上を図ることができることがわかる。
【００７０】
なお、本実施の形態１では、チャネル層ＣＨ１と電子供給層ＥＳ１の間にスペーサ層ＳＰ１を設ける構成について説明したが、例えば、図１０に示すように、電子供給層ＥＳ１とｐ型キャップ層ＣＡＰ１の間にスペーサ層ＳＰ１を挿入する構成をとっても、本実施の形態１と同様の効果を得ることができる。すなわち、スペーサ層ＳＰ１を電子供給層ＥＳ１とｐ型キャップ層ＣＡＰ１の間に挿入する場合も、ｐ型キャップ層ＣＡＰ１と２次元電子ガスが生成されるチャネル層ＣＨ１との間に高いポテンシャル障壁を形成することができるので、ゲートリーク電流を低減することができる。つまり、電子供給層ＥＳ１とｐ型キャップ層ＣＡＰ１の間にスペーサ層ＳＰ１を挿入する構成の場合も、高いポテンシャル障壁を形成するという上述した第１メカニズムによって、ゲートリーク電流の低減による２次元電子ガスの最大キャリア濃度の増大効果を得ることができる。これにより、オン抵抗の大幅な低減を図ることができ、引いては、半導体装置の性能向上を図ることができる。ここで、スペーサ層ＳＰ１のバンドギャップが大きいことに伴うコンタクト抵抗の増大を回避するため、スペーサ層ＳＰ１はキャップ層ＣＡＰ１の下部のみに形成するのが望ましい。
【００７１】
ただし、電子供給層ＥＳ１とｐ型キャップ層ＣＡＰ１の間にスペーサ層ＳＰ１を挿入する構成の場合、２次元電子ガスを構成する電子は、電子供給層ＥＳ１とチャネル層ＣＨ１の界面に沿って走行する。このとき、電子供給層ＥＳ１は、窒化アルミニウムガリウム（ＡｌＧａＮ）から形成されており、したがって、電子供給層ＥＳ１は、３元混晶半導体材料から構成されることになる。３元混晶半導体材料である窒化アルミニウムガリウム（ＡｌＧａＮ）では、アルミニウム原子（Ａｌ原子）とガリウム原子（Ｇａ原子）がランダムに配置される。このため、電子供給層ＥＳ１の界面に沿って走行する電子は、アルミニウム原子（Ａｌ原子）とガリウム原子（Ｇａ原子）のランダムな配置に起因する合金散乱を受けることになる。したがって、電子供給層ＥＳ１とｐ型キャップ層ＣＡＰ１の間にスペーサ層ＳＰ１を挿入する構成の場合、合金散乱が抑制されて電子移動度が向上するという第２メカニズムによるオン抵抗の低減効果は得られない。
【００７２】
このことから、上述した第１メカニズムと第２メカニズムの相乗効果により、ゲートリーク電流の低減と電子移動度の向上を図る観点からは、実施の形態１のように、チャネル層ＣＨ１と電子供給層ＥＳ１の間にスペーサ層ＳＰ１を設ける構成の方が望ましい。
【００７３】
＜半導体装置の製造方法＞
本実施の形態１における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。具体的には、ｘ＝１、ｙ＝０．２２、ｚ＝０に設定した場合を例にとって、本実施の形態１における半導体装置の製造方法について説明する。この場合、スペーサ層ＳＰ１は、窒化アルミニウム（ＡｌＮ）（バンドギャップ：約６．２ｅＶ）となり、電子供給層ＥＳ１は、Ａｌ０．２２Ｇａ０．７８Ｎ（バンドギャップ：約４．０ｅＶ）となる。また、ｐ型キャップ層ＣＡＰ１は、窒化ガリウム（ＧａＮ）（バンドギャップ：約３．４ｅＶ）となる。
【００７４】
まず、図１１に示すように、例えば、（１１１）面が露出しているシリコンからなる半導体基板１Ｓ上に、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により、半導体層構造を形成する。この半導体層構造では、まず、半導体基板１Ｓ上に、アンドープの窒素アルミニウム（ＡｌＮ）と、アンドープの窒化ガリウム（ＧａＮ）を交互に積層した超格子からなる核生成層ＣＦを形成する。この核生成層ＣＦの膜厚は、例えば、２００ｎｍである。次に、核生成層ＣＦ上に、例えば、アンドープの窒化ガリウム（ＧａＮ）からなるバッファ層ＢＦを形成する。このバッファ層ＢＦの膜厚は、例えば、１μｍである。続いて、バッファ層ＢＦ上に、アンドープの窒化ガリウム（ＧａＮ）からなるチャネル層ＣＨ１を形成する。このチャネル層ＣＨ１の膜厚は、例えば、５０ｎｍである。その後、チャネル層ＣＨ１上に、アンドープの窒化アルミニウム（ＡｌＮ）からなるスペーサ層ＳＰ１を形成する。スペーサ層ＳＰ１の膜厚は、例えば、１ｎｍである。そして、スペーサ層ＳＰ１上に、アンドープのＡｌ０．２２Ｇａ０．７８Ｎからなる電子供給層ＥＳ１を形成する、この電子供給層ＥＳ１の膜厚は、例えば、１４ｎｍである。次に、電子供給層ＥＳ１上に、ｐ型窒化ガリウム（ｐ型ＧａＮ）からなる半導体膜ＳＦを形成する。この半導体膜ＳＦの不純物濃度は、例えば、５×１０１８ｃｍ−３であり、その膜厚は、例えば、３０ｎｍである。また、ｐ型不純物としては、例えば、マグネシウム（Ｍｇ）を使用することができる。このようにして、半導体層構造が形成される。この半導体層構造は、［０００１］結晶軸（Ｃ軸）方向に積層するＩＩＩ族面成長により形成される。
【００７５】
ここで、スペーサ層ＳＰ１の膜厚は、電子供給層ＥＳ１の膜厚よりも薄くなっており、さらに、電子供給層ＥＳ１の膜厚は、バッファ層ＢＦ上において転位が発生する臨界膜厚よりも薄くなるように設定されている。これにより、本実施の形態１によれば、転位の発生が抑制された良好な結晶品質が得られる。
【００７６】
上述した半導体層構造を構成する各半導体層には、自発分極とピエゾ分極に基づいて、各半導体層の上下界面に分極電荷が発生している。この分極電荷の面密度は、例えば、窒化アルミニウム（ＡｌＮ）から構成されるスペーサ層ＳＰ１では、６．４×１０１３ｃｍ−２となり、Ａｌ０．２２Ｇａ０．７８Ｎから構成される電子供給層ＥＳ１では、１．２×１０１３ｃｍ−２となる。分極電荷の極性は、ＩＩＩ族面成長の場合、表面側が負極性であり、裏面側が正極性である。
【００７７】
次に、図１２に示すように、半導体膜ＳＦ上にレジスト膜を塗布し、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ｐ型キャップ層ＣＡＰ１を形成する領域にレジスト膜が残存するように行なわれる。そして、パターニングしたレジスト膜をマスクにして、半導体膜ＳＦをエッチングすることにより、半導体膜ＳＦからなるｐ型キャップ層ＣＡＰ１を形成する。具体的に、半導体膜ＳＦのエッチングは、例えば、塩化ホウ素（ＢＣｌ３）などのエッチングガスを使用したドライエッチングにより行なうことができる。
【００７８】
続いて、パターニングしたレジスト膜を除去した後、図１３に示すように、ｐ型キャップ層ＣＡＰ１を形成した電子供給層ＥＳ１上にレジスト膜ＦＲ１を塗布する。そして、このレジスト膜ＦＲ１に対して露光・現像処理を施すことにより、レジスト膜ＦＲ１をパターニングする。レジスト膜ＦＲ１のパターニングは、ソース電極形成領域およびドレイン電極形成領域を露出するように行なわれる。
【００７９】
その後、図１４に示すように、パターニングしたレジスト膜ＦＲ１上に金属膜ＭＦを形成する。これにより、ソース電極形成領域およびドレイン電極形成領域においては、電子供給層ＥＳ１上に、直接、金属膜ＭＦが形成される。一方、その他の領域では、レジスト膜ＦＲ１上に金属膜ＭＦが形成される。このとき、金属膜ＭＦは、例えば、チタン膜（Ｔｉ）と、チタン膜上に形成されたアルミニウム膜（Ａｌ）と、アルミニウム膜上に形成されたニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｔｉ／Ａｌ／Ｎｉ／Ａｕ）。この金属膜ＭＦは、例えば、蒸着法により形成することができる。
【００８０】
次に、図１５に示すように、レジスト膜ＦＲ１をリフトオフする。すると、レジスト膜ＦＲ１と、レジスト膜ＦＲ１上に形成されている金属膜ＭＦが除去され、電子供給層ＥＳ１上に直接接触するように形成されている金属膜ＭＦだけが残存する。これにより、電子供給層ＥＳ１と直接接触する金属膜ＭＦからなるソース電極ＳＥおよびドレイン電極ＤＥを形成することができる。このソース電極ＳＥとドレイン電極ＤＥは、離間して配置され、ソース電極ＳＥとドレイン電極ＤＥで挟まれるように、ｐ型キャップ層ＣＡＰ１が形成されることになる。その後、半導体基板１Ｓに対して、熱処理（アロイ処理）を施すことにより、ソース電極ＳＥと、２次元電子ガスが形成されているチャネル層ＣＨ１とのオーミック接触を取る。同様に、この熱処理により、ドレイン電極ＤＥとチャネル層ＣＨ１との間でもオーミック接触が取られることになる。そして、図示はしないが、デバイス間の素子分離を図るため、窒素（Ｎ）などのイオン注入法により、素子分離領域を形成する。
【００８１】
続いて、図１６に示すように、ソース電極ＳＥ、ドレイン電極ＤＥおよびｐ型キャップ層ＣＡＰ１を形成した電子供給層ＥＳ１上にレジスト膜ＦＲ２を塗布する。そして、このレジスト膜ＦＲ２に対して露光・現像処理を施すことにより、レジスト膜ＦＲ２をパターニングする。レジスト膜ＦＲ２のパターニングは、ｐ型キャップ層ＣＡＰ１上のゲート電極形成領域を露出するように行なわれる。
【００８２】
その後、図１７に示すように、パターニングしたレジスト膜ＦＲ２上に金属膜ＭＦ２を形成する。これにより、ゲート電極形成領域においては、ｐ型キャップ層ＣＡＰ１上に、直接、金属膜ＭＦ２が形成される。一方、その他の領域では、レジスト膜ＦＲ２上に金属膜ＭＦ２が形成される。このとき、金属膜ＭＦ２は、例えば、ニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｎｉ／Ａｕ）。この金属膜ＭＦ２は、例えば、蒸着法により形成することができる。そして、図４に示すように、レジスト膜ＦＲ２をリフトオフする。すると、レジスト膜ＦＲ２と、レジスト膜ＦＲ２上に形成されている金属膜ＭＦ２が除去され、ｐ型キャップ層ＣＡＰ１上に直接接触するように形成されている金属膜ＭＦ２だけが残存する。これにより、ｐ型キャップ層ＣＡＰ１と直接接触する金属膜ＭＦ２からなるゲート電極を形成することができる。以上のようにして、本実施の形態１における高電子移動度トランジスタ（半導体装置）を製造することができる。
【００８３】
なお、本実施の形態１では、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ）からなるスペーサ層ＳＰ１のアルミニウム組成比をｘ＝１としたが、例えば、ｘ＝０．５としても、一定のオン抵抗の改善効果を得ることができる。この場合には、例えば、スペーサ層ＳＰ１の膜厚を２ｎｍとすることにより、本実施の形態１と同等のしきい値電圧を得ることができる。
【００８４】
また、本実施の形態１では、窒化アルミニウムガリウム（ＡｌｚＧａ１−ｚＮ）からなるｐ型キャップ層ＣＡＰ１のアルミニウム組成比をｚ＝０としたが、例えば、ｚ＝０．２２としてもよい。この場合には、ｐ型キャップ層ＣＡＰ１の不純物濃度を１×１０１９ｃｍ−３程度とし、電子供給層ＥＳ１の膜厚を４ｎｍ程度以下とすることにより、本実施の形態１と同様に、ノーマリオフ動作が可能となる。
【００８５】
（実施の形態２）
＜実施の形態２の特徴＞
図１８は、本実施の形態２における高電子移動度トランジスタの構成を示す断面図である。図１８において、図４と同じ符号は、図４と同一の内容を示しており、前記実施の形態１とは、スペーサ層ＳＰ２の構成と、電子供給層ＥＳ２の構成が相違する。すなわち、本実施の形態２では、スペーサ層ＳＰ２を窒化アルミニウムインジウム（ＡｌｕＩｎ１−ｕＮ）から構成し、電子供給層ＥＳ２を窒化アルミニウムガリウム（ＡｌｖＧａ１−ｖＮ）から構成する点に特徴がある。
【００８６】
ここで、窒化アルミニウムインジウム（ＡｌｕＩｎ１−ｕＮ）からなるスペーサ層ＳＰ２のバンドギャップは、窒化アルミニウムガリウム（ＡｌｖＧａ１−ｖＮ）からなる電子供給層ＥＳ２のバンドギャップよりも大きくなっている。これにより、スペーサ層ＳＰ２のバンドギャップが大きいことに起因して、チャネル層ＣＨ１と電子供給層ＥＳ２との界面近傍に高いポテンシャル障壁（電子障壁）が形成される。すなわち、スペーサ層ＳＰ２を設ける場合、スペーサ層ＳＰ２を設けない場合よりも高いポテンシャル障壁が形成されるのである。この結果、本実施の形態２における高電子移動度トランジスタによれば、高いポテンシャル障壁によって、ゲートリーク電流が大幅に抑制される。これにより、本実施の形態２における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態２における高電子移動度トランジスタのオン抵抗を充分に小さくすることができるのである。
【００８７】
具体的に、本実施の形態２において、スペーサ層ＳＰ２は、アンドープのＡｌｕＩｎ１−ｕＮから形成され、電子供給層ＥＳ２は、アンドープのＡｌｖＧａ１−ｖＮから形成される。そこで、以下では、スペーサ層ＳＰ２のバンドギャップが電子供給層ＥＳ２のバンドギャップよりも大きくなる条件について説明する。
【００８８】
まず、ＡｌｓＩｎ１−ｓＮのバンドギャップＥｇは、例えば、以下に示す式（３）によって近似的に表すことができる。
【００８９】
Ｅｇ（ＡｌｓＩｎ１−ｓＮ）＝０．９＋５．３ｓ・・・（３）
したがって、この式（３）および前記実施の形態１で説明した式（１）から、スペーサ層ＳＰ２の組成比ｕと、電子供給層ＥＳ２の組成比ｖが式（４）を満たすように設定すれば、スペーサ層ＳＰ２のバンドギャップが、電子供給層ＥＳ２のバンドギャップよりも大きくなる。
【００９０】
２．８ｖ＋２．５＜５．３ｕ      ・・・（４）
このようにスペーサ層ＳＰ２の組成比ｕと電子供給層ＥＳ２の組成比ｖが式（４）を満たすようにスペーサ層ＳＰ２と電子供給層ＥＳ２を形成することにより、スペーサ層ＳＰ２を設ける場合、スペーサ層ＳＰ２を設けない場合よりも高いポテンシャル障壁を形成することができる。この結果、高いポテンシャル障壁によって、ゲートリーク電流が大幅に抑制されるので、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態２における高電子移動度トランジスタのオン抵抗を充分に小さくすることができる。
【００９１】
本実施の形態２では、スペーサ層ＳＰ２によるポテンシャル障壁が著しく高くなっている。これは、スペーサ層ＳＰ２を構成する窒化アルミニウムインジウム（ＡｌｕＩｎ１−ｕＮ）と、チャネル層ＣＨ１を構成する窒化ガリウム（ＧａＮ）との間の伝導帯オフセットが約０．９ｅＶと大きいこと起因する。さらには、スペーサ層ＳＰ２を構成する窒化アルミニウムインジウム（ＡｌｕＩｎ１−ｕＮ）の内部には、自発分極に伴う内部電界も発生する。したがって、上述した大きな伝導帯オフセットと内部電界の相乗効果により、チャネル層ＣＨ１の界面近傍に、スペーサ層ＳＰ２のない関連技術に比べて、高いポテンシャル障壁が形成されるのである。
【００９２】
このことから、チャネル層ＣＨ１とスペーサ層ＳＰ２の界面近傍の井戸型ポテンシャル内に蓄積されている２次元電子ガスの一部が高いポテンシャル障壁を乗り越えることが困難になると推察される。このことは、ゲート電極ＧＥからチャネル層ＣＨ１へ向かって流れるゲートリーク電流が充分に低減されることを意味している。この結果、本実施の形態２における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加する。これによって、本実施の形態２における高電子移動度トランジスタのオン抵抗を充分に小さくすることができるという顕著な効果を得ることができる。
【００９３】
一方、本実施の形態２でも、アクセプタのイオン化に起因してｐ型キャップ層ＣＡＰ１内に負電荷が生成される。このため、電子供給層ＥＳ２の膜厚を適宜調整することにより、熱平衡状態では、ゲート電極ＧＥ下のチャネル層ＣＨ１が空乏化して、しきい値電圧が正電圧のノーマリオフ動作を実現することが可能となる。
【００９４】
図１９は、本実施の形態２における高電子移動度トランジスタと、関連技術における高電子移動度トランジスタにおいて、しきい値電圧に対する電子供給層ＥＳ２の膜厚依存性を示す数値シミュレーション結果である。図１９において、横軸は、電子供給層ＥＳ２の膜厚（ｍ）を示しており、縦軸はしきい値電圧（閾値電圧）（Ｖ）を示している。このとき、ｐ型キャップ層ＣＡＰ１のアクセプタ濃度を５×１０１８ｃｍ−３に設定し、ｐ型キャップ層ＣＡＰ１の膜厚を３０ｎｍに設定している。図１９において、実線が本実施の形態２における高電子移動度トランジスタを示しており、破線が関連技術における高電子移動度トランジスタを示している。
【００９５】
図１９に示すように、本実施の形態２における高電子移動度トランジスタのしきい値電圧は、スペーサ層ＳＰ２を挿入した影響により、スペーサ層ＳＰ２を挿入していない関連技術における高電子移動度トランジスタのしきい値電圧よりも負側にシフトしていることがわかる。ただし、この場合であっても、電子供給層ＥＳ２の膜厚を２０ｎｍ程度以下に設定することにより、本実施の形態２における高電子移動度トランジスタでも、充分に、ノーマリオフ動作が可能になることがわかる。
【００９６】
以上のことから、本実施の形態２によれば、高電子移動度トランジスタにおいて、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減でき、これによって、高電子移動度トランジスタを含む半導体装置の性能向上を図ることができることがわかる。
【００９７】
＜半導体装置の製造方法＞
本実施の形態２における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。具体的には、ｕ＝０．８２、ｖ＝０．２２、ｚ＝０に設定した場合を例にとって、本実施の形態２における半導体装置の製造方法について説明する。この場合、スペーサ層ＳＰ２は、窒化アルミニウムインジウム（Ａｌ０．８２Ｉｎ０．１８Ｎ）（バンドギャップ：約５．２ｅＶ）となり、電子供給層ＥＳ２は、Ａｌ０．２２Ｇａ０．７８Ｎ（バンドギャップ：約４．０ｅＶ）となる。また、ｐ型キャップ層ＣＡＰ１は、窒化ガリウム（ＧａＮ）（バンドギャップ：約３．４ｅＶ）となる。
【００９８】
まず、図２０に示すように、例えば、（１１１）面が露出しているシリコンからなる半導体基板１Ｓ上に、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により、半導体層構造を形成する。この半導体層構造では、まず、半導体基板１Ｓ上に、アンドープの窒素アルミニウム（ＡｌＮ）と、アンドープの窒化ガリウム（ＧａＮ）を交互に積層した超格子からなる核生成層ＣＦを形成する。この核生成層ＣＦの膜厚は、例えば、２００ｎｍである。次に、核生成層ＣＦ上に、例えば、アンドープの窒化ガリウム（ＧａＮ）からなるバッファ層ＢＦを形成する。このバッファ層ＢＦの膜厚は、例えば、１μｍである。続いて、バッファ層ＢＦ上に、アンドープの窒化ガリウム（ＧａＮ）からなるチャネル層ＣＨ１を形成する。このチャネル層ＣＨ１の膜厚は、例えば、５０ｎｍである。その後、チャネル層ＣＨ１上に、アンドープの窒化アルミニウムインジウム（Ａｌ０．８２Ｉｎ０．１８Ｎ）からなるスペーサ層ＳＰ２を形成する。スペーサ層ＳＰ２の膜厚は、例えば、１ｎｍである。そして、スペーサ層ＳＰ２上に、アンドープのＡｌ０．２２Ｇａ０．７８Ｎからなる電子供給層ＥＳ２を形成する。この電子供給層ＥＳ２の膜厚は、例えば、１６ｎｍである。次に、電子供給層ＥＳ２上に、ｐ型窒化ガリウム（ｐ型ＧａＮ）からなる半導体膜ＳＦを形成する。この半導体膜ＳＦの不純物濃度は、例えば、５×１０１８ｃｍ−３であり、その膜厚は、例えば、３０ｎｍである。また、ｐ型不純物としては、例えば、マグネシウム（Ｍｇ）を使用することができる。このようにして、半導体層構造が形成される。この半導体層構造は、［０００１］結晶軸（Ｃ軸）方向に積層するＩＩＩ族面成長により形成される。バッファ層ＢＦ、チャネル層ＣＨ１、スペーサ層ＳＰ２、電子供給層ＥＳ２、半導体膜ＳＦ（ＣＡＰ１）の、それぞれの層のゲート電極ＧＥ側の表面は（０００１）ＩＩＩ族面となる。例えば、スペーサ層ＳＰ２の、電子供給層ＥＳ２との界面は、（０００１）ＩＩＩ族面になる。
【００９９】
ここで、スペーサ層ＳＰ２の膜厚は、電子供給層ＥＳ２の膜厚よりも薄くなっており、さらに、電子供給層ＥＳ２の膜厚は、バッファ層ＢＦ上において転位が発生する臨界膜厚よりも薄くなるように設定されている。これにより、本実施の形態２によれば、転位の発生が抑制された良好な結晶品質が得られる。
【０１００】
上述した半導体層構造を構成する各半導体層には、自発分極とピエゾ分極に基づいて、各半導体層の上下界面に分極電荷が発生している。この分極電荷の面密度は、例えば、窒化アルミニウムインジウム（Ａｌ０．８２Ｉｎ０．１８Ｎ）から構成されるスペーサ層ＳＰ２では、４．５×１０１３ｃｍ−２となり、Ａｌ０．２２Ｇａ０．７８Ｎから構成される電子供給層ＥＳ２では、１．２×１０１３ｃｍ−２となる。分極電荷の極性は、ＩＩＩ族面成長の場合、表面側が負極性であり、裏面側が正極性である。
【０１０１】
次に、図２１に示すように、半導体膜ＳＦ上にレジスト膜を塗布し、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ｐ型キャップ層ＣＡＰ１を形成する領域にレジスト膜が残存するように行なわれる。そして、パターニングしたレジスト膜をマスクにして、半導体膜ＳＦをエッチングすることにより、半導体膜ＳＦからなるｐ型キャップ層ＣＡＰ１を形成する。具体的に、半導体膜ＳＦのエッチングは、例えば、塩化ホウ素（ＢＣｌ３）などのエッチングガスを使用したドライエッチングにより行なうことができる。
【０１０２】
続いて、パターニングしたレジスト膜を除去した後、ｐ型キャップ層ＣＡＰ１を形成した電子供給層ＥＳ２上にレジスト膜を塗布する。そして、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ソース電極形成領域およびドレイン電極形成領域を露出するように行なわれる。
【０１０３】
その後、パターニングしたレジスト膜上に金属膜を形成する。これにより、ソース電極形成領域およびドレイン電極形成領域においては、電子供給層ＥＳ２上に、直接、金属膜が形成される。一方、その他の領域では、レジスト膜上に金属膜が形成される。このとき、金属膜は、例えば、チタン膜（Ｔｉ）と、チタン膜上に形成されたアルミニウム膜（Ａｌ）と、アルミニウム膜上に形成されたニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｔｉ／Ａｌ／Ｎｉ／Ａｕ）。この金属膜は、例えば、蒸着法により形成することができる。
【０１０４】
次に、レジスト膜をリフトオフする。すると、レジスト膜と、レジスト膜上に形成されている金属膜が除去され、電子供給層ＥＳ２上に直接接触するように形成されている金属膜だけが残存する。これにより、図２２に示すように、電子供給層ＥＳ２と直接接触する金属膜からなるソース電極ＳＥおよびドレイン電極ＤＥを形成することができる。このソース電極ＳＥとドレイン電極ＤＥは、互いに離間して配置され、ソース電極ＳＥとドレイン電極ＤＥで挟まれるように、ｐ型キャップ層ＣＡＰ１が形成されることになる。その後、半導体基板１Ｓに対して、熱処理（アロイ処理）を施すことにより、ソース電極ＳＥと、２次元電子ガスが形成されているチャネル層ＣＨ１とのオーミック接触を取る。同様に、この熱処理により、ドレイン電極ＤＥとチャネル層ＣＨ１との間でもオーミック接触が取られることになる。そして、図示はしないが、デバイス間の素子分離を図るため、窒素（Ｎ）などのイオン注入法により、素子分離領域を形成する。
【０１０５】
続いて、ソース電極ＳＥ、ドレイン電極ＤＥおよびｐ型キャップ層ＣＡＰ１を形成した電子供給層ＥＳ２上にレジスト膜を塗布する。そして、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ｐ型キャップ層ＣＡＰ１上のゲート電極形成領域を露出するように行なわれる。
【０１０６】
その後、パターニングしたレジスト膜上に金属膜を形成する。これにより、ゲート電極形成領域においては、ｐ型キャップ層ＣＡＰ１上に、直接、金属膜が形成される。一方、その他の領域では、レジスト膜上に金属膜が形成される。このとき、金属膜は、例えば、ニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｎｉ／Ａｕ）。この金属膜は、例えば、蒸着法により形成することができる。そして、図１８に示すように、レジスト膜をリフトオフする。すると、レジスト膜と、レジスト膜上に形成されている金属膜が除去され、ｐ型キャップ層ＣＡＰ１上に直接接触するように形成されている金属膜だけが残存する。これにより、ｐ型キャップ層ＣＡＰ１と直接接触する金属膜からなるゲート電極を形成することができる。以上のようにして、本実施の形態２における高電子移動度トランジスタ（半導体装置）を製造することができる。
【０１０７】
スペーサ層ＳＰ２を窒化アルミニウムインジウム（ＡｌｕＩｎ１−ｕＮ）から構成し、アルミニウム組成比をｕ＝０．８２程度に設定した場合は、さらに次に示す効果を有する。Ａｌ０．８２Ｉｎ０．１８Ｎからなるスペーサ層ＳＰ２は、ＧａＮからなるバッファ層ＢＦと格子整合させることができる。格子整合させることができるため、内部歪みのない良好な結晶品質を得ることができ、高電子移動度トランジスタの長期信頼性を格段に向上させることができる。
【０１０８】
なお、本実施の形態２では、窒化アルミニウムガリウム（ＡｌｚＧａ１−ｚＮ）からなるｐ型キャップ層ＣＡＰ１のアルミニウム組成比をｚ＝０としたが、例えば、ｚ＝０．２２としてもよい。この場合には、ｐ型キャップ層ＣＡＰ１の不純物濃度を１×１０１９ｃｍ−３程度とし、電子供給層ＥＳ２の膜厚を６ｎｍ程度以下とすることにより、本実施の形態２と同様に、ノーマリオフ動作が可能となる。
【０１０９】
（実施の形態３）
＜実施の形態３の特徴＞
図２３は、本実施の形態３における高電子移動度トランジスタの構成を示す断面図である。図２３において、図４と同じ符号は、図４と同一の内容を示しており、前記実施の形態１とは、スペーサ層ＳＰ３の構成と、電子供給層ＥＳ３の構成が相違する。すなわち、本実施の形態３では、スペーサ層ＳＰ３を窒化アルミニウムガリウム（ＡｌａＧａ１−ａＮ）から構成し、電子供給層ＥＳ３を窒化アルミニウムインジウム（ＡｌｂＩｎ１−ｂＮ）から構成する点に特徴がある。
【０１１０】
ここで、窒化アルミニウムガリウム（ＡｌａＧａ１−ａＮ）からなるスペーサ層ＳＰ３のバンドギャップは、窒化アルミニウムインジウム（ＡｌｂＩｎ１−ｂＮ）からなる電子供給層ＥＳ３のバンドギャップよりも大きくなっている。これにより、スペーサ層ＳＰ３のバンドギャップが大きいことに起因して、チャネル層ＣＨ１と電子供給層ＥＳ３との界面近傍に高いポテンシャル障壁（電子障壁）が形成される。すなわち、スペーサ層ＳＰ３を設ける場合、スペーサ層ＳＰ３を設けない場合よりも高いポテンシャル障壁が形成されるのである。この結果、本実施の形態３における高電子移動度トランジスタによれば、高いポテンシャル障壁によって、ゲートリーク電流が大幅に抑制される。これにより、本実施の形態３における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態３における高電子移動度トランジスタのオン抵抗を充分に小さくすることができるのである。
【０１１１】
具体的に、本実施の形態３において、スペーサ層ＳＰ３は、アンドープのＡｌａＧａ１−ａＮから形成され、電子供給層ＥＳ３は、アンドープのＡｌｂＩｎ１−ｂＮから形成される。そこで、以下では、スペーサ層ＳＰ３のバンドギャップが電子供給層ＥＳ３のバンドギャップよりも大きくなる条件について説明する。
【０１１２】
まず、前記実施の形態１で説明した式（１）および前記実施の形態２で説明した式（３）から、スペーサ層ＳＰ３の組成比ａと、電子供給層ＥＳ３の組成比ｂが式（５）を満たすように設定すれば、スペーサ層ＳＰ３のバンドギャップが、電子供給層ＥＳ３のバンドギャップよりも大きくなる。
【０１１３】
５．３ｂ＜２．８ａ＋２．５      ・・・（５）
このようにスペーサ層ＳＰ３の組成比ａと電子供給層ＥＳ３の組成比ｂが式（５）を満たすようにスペーサ層ＳＰ３と電子供給層ＥＳ３を形成することにより、スペーサ層ＳＰ３を設ける場合、スペーサ層ＳＰ３を設けない場合よりも高いポテンシャル障壁を形成することができる。この結果、高いポテンシャル障壁によって、ゲートリーク電流が大幅に抑制されるので、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態３における高電子移動度トランジスタのオン抵抗を充分に小さくすることができる。
【０１１４】
本実施の形態３では、スペーサ層ＳＰ３によるポテンシャル障壁が著しく高くなっている。これは、スペーサ層ＳＰ３を構成する窒化アルミニウムガリウム（ＡｌａＧａ１−ａＮ）と、チャネル層ＣＨ１を構成する窒化ガリウム（ＧａＮ）との間の伝導帯オフセットが約１．９ｅＶと大きいこと起因する。さらには、スペーサ層ＳＰ３を構成する窒化アルミニウムガリウム（ＡｌａＧａ１−ａＮ）の内部には、自発分極に伴う内部電界も発生する。したがって、上述した大きな伝導帯オフセットと内部電界の相乗効果により、チャネル層ＣＨ１の界面近傍に、スペーサ層ＳＰ３のない関連技術に比べて、高いポテンシャル障壁が形成されるのである。
【０１１５】
このことから、チャネル層ＣＨ１とスペーサ層ＳＰ３の界面近傍の井戸型ポテンシャル内に蓄積されている２次元電子ガスの一部が高いポテンシャル障壁を乗り越えることが困難になると推察される。このことは、ゲート電極ＧＥからチャネル層ＣＨ１へ向かって流れるゲートリーク電流が充分に低減されることを意味している。この結果、本実施の形態３における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態３における高電子移動度トランジスタのオン抵抗を充分に小さくすることができるという顕著な効果を得ることができる。
【０１１６】
一方、本実施の形態３でも、アクセプタのイオン化に起因してｐ型キャップ層ＣＡＰ１内に負電荷が生成される。このため、電子供給層ＥＳ３の膜厚を適宜調整することにより、熱平衡状態では、ゲート電極ＧＥ下のチャネル層ＣＨ１が空乏化して、しきい値電圧が正電圧のノーマリオフ動作を実現することが可能となる。
【０１１７】
図２４は、本実施の形態３における高電子移動度トランジスタと、関連技術における高電子移動度トランジスタにおいて、しきい値電圧に対する電子供給層ＥＳ３の膜厚依存性を示す数値シミュレーション結果である。図２４において、横軸は、電子供給層ＥＳ３の膜厚（ｍ）を示しており、縦軸はしきい値電圧（閾値電圧）（Ｖ）を示している。このとき、ｐ型キャップ層ＣＡＰ１のアクセプタ濃度を５×１０１８ｃｍ−３に設定し、ｐ型キャップ層ＣＡＰ１の膜厚を３０ｎｍに設定している。図２４において、実線が本実施の形態３における高電子移動度トランジスタを示しており、破線が関連技術における高電子移動度トランジスタを示している。
【０１１８】
図２４に示すように、本実施の形態３における高電子移動度トランジスタのしきい値電圧は、スペーサ層ＳＰ３を挿入した影響により、スペーサ層ＳＰ３を挿入していない関連技術における高電子移動度トランジスタのしきい値電圧よりも負側にシフトしていることがわかる。ただし、この場合であっても、電子供給層ＥＳ３の膜厚を５ｎｍ程度以下に設定することにより、本実施の形態３における高電子移動度トランジスタでも、充分に、ノーマリオフ動作が可能になることがわかる。
【０１１９】
以上のことから、本実施の形態３によれば、高電子移動度トランジスタにおいて、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減でき、これによって、高電子移動度トランジスタを含む半導体装置の性能向上を図ることができることがわかる。
【０１２０】
＜半導体装置の製造方法＞
本実施の形態３における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。具体的には、ａ＝１、ｂ＝０．８２、ｚ＝０に設定した場合を例にとって、本実施の形態３における半導体装置の製造方法について説明する。この場合、スペーサ層ＳＰ３は、窒化アルミニウム（ＡｌＮ）（バンドギャップ：約６．２ｅＶ）となり、電子供給層ＥＳ３は、Ａｌ０．８２Ｉｎ０．１８Ｎ（バンドギャップ：約５．２ｅＶ）となる。また、ｐ型キャップ層ＣＡＰ１は、窒化ガリウム（ＧａＮ）（バンドギャップ：約３．４ｅＶ）となる。
【０１２１】
まず、図２５に示すように、例えば、（１１１）面が露出しているシリコンからなる半導体基板１Ｓ上に、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により、半導体層構造を形成する。この半導体層構造では、まず、半導体基板１Ｓ上に、アンドープの窒素アルミニウム（ＡｌＮ）と、アンドープの窒化ガリウム（ＧａＮ）を交互に積層した超格子からなる核生成層ＣＦを形成する。この核生成層ＣＦの膜厚は、例えば、２００ｎｍである。次に、核生成層ＣＦ上に、例えば、アンドープの窒化ガリウム（ＧａＮ）からなるバッファ層ＢＦを形成する。このバッファ層ＢＦの膜厚は、例えば、１μｍである。続いて、バッファ層ＢＦ上に、アンドープの窒化ガリウム（ＧａＮ）からなるチャネル層ＣＨ１を形成する。このチャネル層ＣＨ１の膜厚は、例えば、５０ｎｍである。その後、チャネル層ＣＨ１上に、アンドープの窒化アルミニウム（ＡｌＮ）からなるスペーサ層ＳＰ３を形成する。スペーサ層ＳＰ３の膜厚は、例えば、１ｎｍである。そして、スペーサ層ＳＰ３上に、アンドープのＡｌ０．８２Ｉｎ０．１８Ｎからなる電子供給層ＥＳ３を形成する、この電子供給層ＥＳ３の膜厚は、例えば、５ｎｍである。次に、電子供給層ＥＳ３上に、ｐ型窒化ガリウム（ｐ型ＧａＮ）からなる半導体膜ＳＦを形成する。この半導体膜ＳＦの不純物濃度は、例えば、５×１０１８ｃｍ−３であり、その膜厚は、例えば、３０ｎｍである。また、ｐ型不純物としては、例えば、マグネシウム（Ｍｇ）を使用することができる。このようにして、半導体層構造が形成される。この半導体層構造は、［０００１］結晶軸（Ｃ軸）方向に積層するＩＩＩ族面成長により形成される。半導体各層のゲート電極ＧＥ側の表面は、（０００１）ＩＩＩ族面になる。例えば、スペーサ層ＳＰ３の、電子供給層ＥＳ３との界面は、（０００１）ＩＩＩ族面になる。
【０１２２】
ここで、窒化アルミニウムインジウム（ＡｌｂＩｎ１−ｂＮ）からなる電子供給層ＥＳ３のアルミニウム組成比をｂ＝０．８２程度に設定している。これにより、Ａｌ０．８２Ｉｎ０．１８Ｎからなる電子供給層ＥＳ３を、窒化ガリウム（ＧａＮ）からなるバッファ層ＢＦと格子整合させることができるため、内部歪みのない良好な結晶品質を得ることができる。
【０１２３】
上述した半導体層構造を構成する各半導体層には、自発分極とピエゾ分極に基づいて、各半導体層の上下界面に分極電荷が発生している。この分極電荷の面密度は、例えば、窒化アルミニウム（ＡｌＮ）から構成されるスペーサ層ＳＰ３では、６．４×１０１３ｃｍ−２となり、Ａｌ０．８２Ｉｎ０．１８Ｎから構成される電子供給層ＥＳ３では、４．５×１０１３ｃｍ−２となる。分極電荷の極性は、ＩＩＩ族面成長の場合、表面側が負極性であり、裏面側が正極性である。
【０１２４】
次に、図２６に示すように、半導体膜ＳＦ上にレジスト膜を塗布し、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ｐ型キャップ層ＣＡＰ１を形成する領域にレジスト膜が残存するように行なわれる。そして、パターニングしたレジスト膜をマスクにして、半導体膜ＳＦをエッチングすることにより、半導体膜ＳＦからなるｐ型キャップ層ＣＡＰ１を形成する。具体的に、半導体膜ＳＦのエッチングは、例えば、塩化ホウ素（ＢＣｌ３）などのエッチングガスを使用したドライエッチングにより行なうことができる。
【０１２５】
続いて、パターニングしたレジスト膜を除去した後、ｐ型キャップ層ＣＡＰ１を形成した電子供給層ＥＳ３上にレジスト膜を塗布する。そして、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ソース電極形成領域およびドレイン電極形成領域を露出するように行なわれる。
【０１２６】
その後、パターニングしたレジスト膜上に金属膜を形成する。これにより、ソース電極形成領域およびドレイン電極形成領域においては、電子供給層ＥＳ３上に、直接、金属膜が形成される。一方、その他の領域では、レジスト膜上に金属膜が形成される。このとき、金属膜は、例えば、チタン膜（Ｔｉ）と、チタン膜上に形成されたアルミニウム膜（Ａｌ）と、アルミニウム膜上に形成されたニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｔｉ／Ａｌ／Ｎｉ／Ａｕ）。この金属膜は、例えば、蒸着法により形成することができる。
【０１２７】
次に、レジスト膜をリフトオフする。すると、レジスト膜と、レジスト膜上に形成されている金属膜が除去され、電子供給層ＥＳ３上に直接接触するように形成されている金属膜だけが残存する。これにより、図２７に示すように、電子供給層ＥＳ３と直接接触する金属膜からなるソース電極ＳＥおよびドレイン電極ＤＥを形成することができる。このソース電極ＳＥとドレイン電極ＤＥは、互いに離間して配置され、ソース電極ＳＥとドレイン電極ＤＥで挟まれるように、ｐ型キャップ層ＣＡＰ１が形成されることになる。その後、半導体基板１Ｓに対して、熱処理（アロイ処理）を施すことにより、ソース電極ＳＥと、２次元電子ガスが形成されているチャネル層ＣＨ１とのオーミック接触を取る。同様に、この熱処理により、ドレイン電極ＤＥとチャネル層ＣＨ１との間でもオーミック接触が取られることになる。そして、図示はしないが、デバイス間の素子分離を図るため、窒素（Ｎ）などのイオン注入法により、素子分離領域を形成する。
【０１２８】
続いて、ソース電極ＳＥ、ドレイン電極ＤＥおよびｐ型キャップ層ＣＡＰ１を形成した電子供給層ＥＳ３上にレジスト膜を塗布する。そして、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ｐ型キャップ層ＣＡＰ１上のゲート電極形成領域を露出するように行なわれる。
【０１２９】
その後、パターニングしたレジスト膜上に金属膜を形成する。これにより、ゲート電極形成領域においては、ｐ型キャップ層ＣＡＰ１上に、直接、金属膜が形成される。一方、その他の領域では、レジスト膜上に金属膜が形成される。このとき、金属膜は、例えば、ニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｎｉ／Ａｕ）。この金属膜は、例えば、蒸着法により形成することができる。そして、図２３に示すように、レジスト膜をリフトオフする。すると、レジスト膜と、レジスト膜上に形成されている金属膜が除去され、ｐ型キャップ層ＣＡＰ１上に直接接触するように形成されている金属膜だけが残存する。これにより、ｐ型キャップ層ＣＡＰ１と直接接触する金属膜からなるゲート電極を形成することができる。以上のようにして、本実施の形態３における高電子移動度トランジスタ（半導体装置）を製造することができる。
【０１３０】
なお、本実施の形態３のように、スペーサ層ＳＰ３として、窒化アルミニウム（ＡｌＮ）を使用した場合は、２次元電子ガスを構成するキャリア（電子）の合金散乱が抑制されるため、電子の移動度も向上する。したがって、本実施の形態３によれば、２次元電子ガスの最大キャリア濃度の増大効果と移動度の増大効果の相乗効果により、高電子移動度トランジスタのオン抵抗を大幅に低減することができる。
【０１３１】
また、本実施の形態３では、窒化アルミニウムガリウム（ＡｌａＧａ１−ａＮ）からなるスペーサ層ＳＰ３のアルミニウム組成比をａ＝１としたが、例えば、ａ＝０．５としても、一定のオン抵抗の改善効果を得ることができる。この場合には、例えば、スペーサ層ＳＰ３の膜厚を２ｎｍとすることにより、本実施の形態３と同等のしきい値電圧を得ることができる。
【０１３２】
（実施の形態４）
＜実施の形態４の特徴＞
図２８は、本実施の形態４における高電子移動度トランジスタの構成を示す断面図である。図２８において、図４と同じ符号は、図４と同一の内容を示しており、前記実施の形態１とは、スペーサ層ＳＰ４の構成と、電子供給層ＥＳ４の構成が相違する。すなわち、本実施の形態４では、スペーサ層ＳＰ４を窒化アルミニウムインジウム（ＡｌｄＩｎ１−ｄＮ）から構成し、電子供給層ＥＳ４を窒化アルミニウムインジウム（ＡｌｅＩｎ１−ｅＮ）から構成する点に特徴がある。
【０１３３】
ここで、窒化アルミニウムインジウム（ＡｌｄＩｎ１−ｄＮ）からなるスペーサ層ＳＰ４のバンドギャップは、窒化アルミニウムインジウム（ＡｌｅＩｎ１−ｅＮ）からなる電子供給層ＥＳ４のバンドギャップよりも大きくなっている。これにより、スペーサ層ＳＰ４のバンドギャップが大きいことに起因して、チャネル層ＣＨ１と電子供給層ＥＳ４との界面近傍に高いポテンシャル障壁（電子障壁）が形成される。すなわち、スペーサ層ＳＰ４を設ける場合、スペーサ層ＳＰ４を設けない場合よりも高いポテンシャル障壁が形成されるのである。この結果、本実施の形態４における高電子移動度トランジスタによれば、高いポテンシャル障壁によって、ゲートリーク電流が大幅に抑制される。これにより、本実施の形態４における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態４における高電子移動度トランジスタのオン抵抗を充分に小さくすることができるのである。
【０１３４】
具体的に、本実施の形態４において、スペーサ層ＳＰ４は、アンドープのＡｌｄＩｎ１−ｄＮから形成され、電子供給層ＥＳ４は、アンドープのＡｌｅＩｎ１−ｅＮから形成される。そこで、以下では、スペーサ層ＳＰ４のバンドギャップが電子供給層ＥＳ４のバンドギャップよりも大きくなる条件について説明する。
【０１３５】
まず、前記実施の形態２で説明した式（３）から、スペーサ層ＳＰ４の組成比ｄと、電子供給層ＥＳ４の組成比ｅが式（６）を満たすように設定すれば、スペーサ層ＳＰ４のバンドギャップが、電子供給層ＥＳ４のバンドギャップよりも大きくなる。
【０１３６】
ｅ＜ｄ      ・・・（６）
このようにスペーサ層ＳＰ４の組成比ｄと電子供給層ＥＳ４の組成比ｅが式（６）を満たすようにスペーサ層ＳＰ４と電子供給層ＥＳ４を形成することにより、スペーサ層ＳＰ４を設ける場合、スペーサ層ＳＰ４を設けない場合よりも高いポテンシャル障壁を形成することができる。この結果、高いポテンシャル障壁によって、ゲートリーク電流が大幅に抑制されるので、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態４における高電子移動度トランジスタのオン抵抗を充分に小さくすることができる。
【０１３７】
本実施の形態４では、スペーサ層ＳＰ４によるポテンシャル障壁が著しく高くなっている。これは、スペーサ層ＳＰ４を構成する窒化アルミニウムインジウム（ＡｌｄＩｎ１−ｄＮ）と、チャネル層ＣＨ１を構成する窒化ガリウム（ＧａＮ）との間の伝導帯オフセットが約１．５ｅＶと大きいこと起因する。さらには、スペーサ層ＳＰ４を構成する窒化アルミニウムインジウム（ＡｌｄＩｎ１−ｄＮ）の内部には、自発分極に伴う内部電界も発生する。したがって、上述した大きな伝導帯オフセットと内部電界の相乗効果により、チャネル層ＣＨ１の界面近傍に、スペーサ層ＳＰ４のない関連技術に比べて、高いポテンシャル障壁が形成されるのである。
【０１３８】
このことから、チャネル層ＣＨ１とスペーサ層ＳＰ４の界面近傍の井戸型ポテンシャル内に蓄積されている２次元電子ガスの一部が高いポテンシャル障壁を乗り越えることが困難になると推察される。このことは、ゲート電極ＧＥからチャネル層ＣＨ１へ向かって流れるゲートリーク電流が充分に低減されることを意味している。この結果、本実施の形態４における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態４における高電子移動度トランジスタのオン抵抗を充分に小さくすることができるという顕著な効果を得ることができる。
【０１３９】
一方、本実施の形態４でも、アクセプタのイオン化に起因してｐ型キャップ層ＣＡＰ１内に負電荷が生成される。このため、電子供給層ＥＳ４の膜厚を適宜調整することにより、熱平衡状態では、ゲート電極ＧＥ下のチャネル層ＣＨ１が空乏化して、しきい値電圧が正電圧のノーマリオフ動作を実現することが可能となる。
【０１４０】
図２９は、本実施の形態４における高電子移動度トランジスタと、関連技術における高電子移動度トランジスタにおいて、しきい値電圧に対する電子供給層ＥＳ４の膜厚依存性を示す数値シミュレーション結果である。図２９において、横軸は、電子供給層ＥＳ４の膜厚（ｍ）を示しており、縦軸はしきい値電圧（閾値電圧）（Ｖ）を示している。このとき、ｐ型キャップ層ＣＡＰ１のアクセプタ濃度を５×１０１８ｃｍ−３に設定し、ｐ型キャップ層ＣＡＰ１の膜厚を３０ｎｍに設定している。図２９において、実線が本実施の形態４における高電子移動度トランジスタを示しており、破線が関連技術における高電子移動度トランジスタを示している。
【０１４１】
図２９に示すように、本実施の形態４における高電子移動度トランジスタのしきい値電圧は、スペーサ層ＳＰ４を挿入した影響により、スペーサ層ＳＰ４を挿入していない関連技術における高電子移動度トランジスタのしきい値電圧よりも負側にシフトしていることがわかる。ただし、この場合であっても、電子供給層ＥＳ４の膜厚を８ｎｍ程度以下に設定することにより、本実施の形態４における高電子移動度トランジスタでも、充分に、ノーマリオフ動作が可能になることがわかる。
【０１４２】
以上のことから、本実施の形態４によれば、高電子移動度トランジスタにおいて、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減でき、これによって、高電子移動度トランジスタを含む半導体装置の性能向上を図ることができることがわかる。
【０１４３】
＜半導体装置の製造方法＞
本実施の形態４における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。具体的には、ｄ＝０．９、ｅ＝０．７、ｚ＝０に設定した場合を例にとって、本実施の形態４における半導体装置の製造方法について説明する。この場合、スペーサ層ＳＰ４は、窒化アルミニウムインジウム（Ａｌ０．９Ｉｎ０．１Ｎ）（バンドギャップ：約５．７ｅＶ）となり、電子供給層ＥＳ４は、窒化アルミニウムインジウム（Ａｌ０．７Ｉｎ０．３Ｎ）（バンドギャップ：約４．６ｅＶ）となる。また、ｐ型キャップ層ＣＡＰ１は、窒化ガリウム（ＧａＮ）（バンドギャップ：約３．４ｅＶ）となる。
【０１４４】
まず、図３０に示すように、例えば、（１１１）面が露出しているシリコンからなる半導体基板１Ｓ上に、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により、半導体層構造を形成する。この半導体層構造では、まず、半導体基板１Ｓ上に、アンドープの窒素アルミニウム（ＡｌＮ）と、アンドープの窒化ガリウム（ＧａＮ）を交互に積層した超格子からなる核生成層ＣＦを形成する。この核生成層ＣＦの膜厚は、例えば、２００ｎｍである。次に、核生成層ＣＦ上に、例えば、アンドープの窒化ガリウム（ＧａＮ）からなるバッファ層ＢＦを形成する。このバッファ層ＢＦの膜厚は、例えば、１μｍである。続いて、バッファ層ＢＦ上に、アンドープの窒化ガリウム（ＧａＮ）からなるチャネル層ＣＨ１を形成する。このチャネル層ＣＨ１の膜厚は、例えば、５０ｎｍである。その後、チャネル層ＣＨ１上に、アンドープの窒化アルミニウムインジウム（Ａｌ０．９Ｉｎ０．１Ｎ）からなるスペーサ層ＳＰ４を形成する。スペーサ層ＳＰ４の膜厚は、例えば、１ｎｍである。そして、スペーサ層ＳＰ４上に、アンドープのＡｌ０．７Ｉｎ０．３Ｎからなる電子供給層ＥＳ４を形成する、この電子供給層ＥＳ４の膜厚は、例えば、７ｎｍである。次に、電子供給層ＥＳ４上に、ｐ型窒化ガリウム（ｐ型ＧａＮ）からなる半導体膜ＳＦを形成する。この半導体膜ＳＦの不純物濃度は、例えば、５×１０１８ｃｍ−３であり、その膜厚は、例えば、３０ｎｍである。また、ｐ型不純物としては、例えば、マグネシウム（Ｍｇ）を使用することができる。このようにして、半導体層構造が形成される。この半導体層構造は、［０００１］結晶軸（Ｃ軸）方向に積層するＩＩＩ族面成長により形成される。これにより、半導体各層のゲート電極ＧＥ側の表面は、（０００１）ＩＩＩ族面となる。例えば、スペーサ層ＳＰ４の、電子供給層ＥＳ４との界面は、（０００１）ＩＩＩ族面になる。
【０１４５】
ここで、スペーサ層ＳＰ４の膜厚は、電子供給層ＥＳ４の膜厚よりも薄くなっており、さらに、電子供給層ＥＳ４の膜厚は、バッファ層ＢＦ上において転位が発生する臨界膜厚よりも薄くなるように設定されている。これにより、本実施の形態４によれば、転位の発生が抑制された良好な結晶品質が得られる。
【０１４６】
上述した半導体層構造を構成する各半導体層には、自発分極とピエゾ分極に基づいて、各半導体層の上下界面に分極電荷が発生している。この分極電荷の面密度は、例えば、窒化アルミニウムインジウム（Ａｌ０．９Ｉｎ０．１Ｎ）から構成されるスペーサ層ＳＰ４では、５．３×１０１３ｃｍ−２となり、Ａｌ０．７Ｉｎ０．３Ｎから構成される電子供給層ＥＳ４では、３．２×１０１３ｃｍ−２となる。分極電荷の極性は、ＩＩＩ族面成長の場合、表面側が負極性であり、裏面側が正極性である。
【０１４７】
次に、図３１に示すように、半導体膜ＳＦ上にレジスト膜を塗布し、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ｐ型キャップ層ＣＡＰ１を形成する領域にレジスト膜が残存するように行なわれる。そして、パターニングしたレジスト膜をマスクにして、半導体膜ＳＦをエッチングすることにより、半導体膜ＳＦからなるｐ型キャップ層ＣＡＰ１を形成する。具体的に、半導体膜ＳＦのエッチングは、例えば、塩化ホウ素（ＢＣｌ３）などのエッチングガスを使用したドライエッチングにより行なうことができる。
【０１４８】
続いて、パターニングしたレジスト膜を除去した後、ｐ型キャップ層ＣＡＰ１を形成した電子供給層ＥＳ４上にレジスト膜を塗布する。そして、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ソース電極形成領域およびドレイン電極形成領域を露出するように行なわれる。
【０１４９】
その後、パターニングしたレジスト膜上に金属膜を形成する。これにより、ソース電極形成領域およびドレイン電極形成領域においては、電子供給層ＥＳ４上に、直接、金属膜が形成される。一方、その他の領域では、レジスト膜上に金属膜が形成される。このとき、金属膜は、例えば、チタン膜（Ｔｉ）と、チタン膜上に形成されたアルミニウム膜（Ａｌ）と、アルミニウム膜上に形成されたニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｔｉ／Ａｌ／Ｎｉ／Ａｕ）。この金属膜は、例えば、蒸着法により形成することができる。
【０１５０】
次に、レジスト膜をリフトオフする。すると、レジスト膜と、レジスト膜上に形成されている金属膜が除去され、電子供給層ＥＳ４上に直接接触するように形成されている金属膜だけが残存する。これにより、図３２に示すように、電子供給層ＥＳ４と直接接触する金属膜からなるソース電極ＳＥおよびドレイン電極ＤＥを形成することができる。このソース電極ＳＥとドレイン電極ＤＥは、互いに離間して配置され、ソース電極ＳＥとドレイン電極ＤＥで挟まれるように、ｐ型キャップ層ＣＡＰ１が形成されることになる。その後、半導体基板１Ｓに対して、熱処理（アロイ処理）を施すことにより、ソース電極ＳＥと、２次元電子ガスが形成されているチャネル層ＣＨ１とのオーミック接触を取る。同様に、この熱処理により、ドレイン電極ＤＥとチャネル層ＣＨ１との間でもオーミック接触が取られることになる。そして、図示はしないが、デバイス間の素子分離を図るため、窒素（Ｎ）などのイオン注入法により、素子分離領域を形成する。
【０１５１】
続いて、ソース電極ＳＥ、ドレイン電極ＤＥおよびｐ型キャップ層ＣＡＰ１を形成した電子供給層ＥＳ４上にレジスト膜を塗布する。そして、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ｐ型キャップ層ＣＡＰ１上のゲート電極形成領域を露出するように行なわれる。
【０１５２】
その後、パターニングしたレジスト膜上に金属膜を形成する。これにより、ゲート電極形成領域においては、ｐ型キャップ層ＣＡＰ１上に、直接、金属膜が形成される。一方、その他の領域では、レジスト膜上に金属膜が形成される。このとき、金属膜は、例えば、ニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｎｉ／Ａｕ）。この金属膜は、例えば、蒸着法により形成することができる。そして、図２８に示すように、レジスト膜をリフトオフする。すると、レジスト膜と、レジスト膜上に形成されている金属膜が除去され、ｐ型キャップ層ＣＡＰ１上に直接接触するように形成されている金属膜だけが残存する。これにより、ｐ型キャップ層ＣＡＰ１と直接接触する金属膜からなるゲート電極を形成することができる。以上のようにして、本実施の形態４における高電子移動度トランジスタ（半導体装置）を製造することができる。
【０１５３】
（実施の形態５）
図３３は、本実施の形態５における高電子移動度トランジスタの構成を示す断面図である。本実施の形態５は、前記実施の形態３において、ｐ型キャップ層ＣＡＰ１をｐ型ＡｌｃＩｎ１−ｃＮ（０≦ｃ≦１））からなるキャップ層ＣＡＰ２で置き換えた構成をしている以外は、前記実施の形態３と同様の構成をしている。したがって、本実施の形態５においても、前記実施の形態３と同様の効果を得ることができる。すなわち、本実施の形態５でも、スペーサ層ＳＰ３によるポテンシャル障壁が著しく高くなっている。これは、スペーサ層ＳＰ３を構成する窒化アルミニウムガリウム（ＡｌａＧａ１−ａＮ）と、チャネル層ＣＨ１を構成する窒化ガリウム（ＧａＮ）との間の伝導帯オフセットが約１．９ｅＶと大きいこと起因する。さらには、スペーサ層ＳＰ３を構成する窒化アルミニウムガリウム（ＡｌａＧａ１−ａＮ）の内部には、自発分極に伴う内部電界も発生する。したがって、上述した大きな伝導帯オフセットと内部電界の相乗効果により、チャネル層ＣＨ１の界面近傍に、スペーサ層ＳＰ３のない関連技術に比べて、高いポテンシャル障壁が形成されるのである。
【０１５４】
このことから、チャネル層ＣＨ１とスペーサ層ＳＰ３の界面近傍の井戸型ポテンシャル内に蓄積されている２次元電子ガスの一部が高いポテンシャル障壁を乗り越えることが困難になると推察される。このことは、ゲート電極ＧＥからチャネル層ＣＨ１へ向かって流れるゲートリーク電流が充分に低減されることを意味している。この結果、本実施の形態５における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態５における高電子移動度トランジスタのオン抵抗を充分に小さくすることができるという顕著な効果を得ることができる。
【０１５５】
一方、本実施の形態５でも、アクセプタのイオン化に起因してｐ型キャップ層ＣＡＰ２内に負電荷が生成される。このため、電子供給層ＥＳ３の膜厚を適宜調整することにより、熱平衡状態では、ゲート電極ＧＥ下のチャネル層ＣＨ１が空乏化して、しきい値電圧が正電圧のノーマリオフ動作を実現することが可能となる。
【０１５６】
以上のことから、本実施の形態５によれば、高電子移動度トランジスタにおいて、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減でき、これによって、高電子移動度トランジスタを含む半導体装置の性能向上を図ることができることがわかる。
【０１５７】
＜半導体装置の製造方法＞
本実施の形態５における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。具体的には、ａ＝１、ｂ＝０．８２、ｃ＝０．８２に設定した場合を例にとって、本実施の形態５における半導体装置の製造方法について説明する。この場合、スペーサ層ＳＰ３は、窒化アルミニウム（ＡｌＮ）（バンドギャップ：約６．２ｅＶ）となり、電子供給層ＥＳ３およびｐ型キャップ層ＣＡＰ２は、Ａｌ０．８２Ｉｎ０．１８Ｎ（バンドギャップ：約５．２ｅＶ）となる。
【０１５８】
まず、図３４に示すように、例えば、（１１１）面が露出しているシリコンからなる半導体基板１Ｓ上に、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により、半導体層構造を形成する。この半導体層構造では、まず、半導体基板１Ｓ上に、アンドープの窒素アルミニウム（ＡｌＮ）と、アンドープの窒化ガリウム（ＧａＮ）を交互に積層した超格子からなる核生成層ＣＦを形成する。この核生成層ＣＦの膜厚は、例えば、２００ｎｍである。次に、核生成層ＣＦ上に、例えば、アンドープの窒化ガリウム（ＧａＮ）からなるバッファ層ＢＦを形成する。このバッファ層ＢＦの膜厚は、例えば、１μｍである。続いて、バッファ層ＢＦ上に、アンドープの窒化ガリウム（ＧａＮ）からなるチャネル層ＣＨ１を形成する。このチャネル層ＣＨ１の膜厚は、例えば、５０ｎｍである。その後、チャネル層ＣＨ１上に、アンドープの窒化アルミニウム（ＡｌＮ）からなるスペーサ層ＳＰ３を形成する。スペーサ層ＳＰ３の膜厚は、例えば、１ｎｍである。そして、スペーサ層ＳＰ３上に、アンドープのＡｌ０．８２Ｉｎ０．１８Ｎからなる電子供給層ＥＳ３を形成する、この電子供給層ＥＳ３の膜厚は、例えば、５ｎｍである。次に、電子供給層ＥＳ３上に、ｐ型Ａｌ０．８２Ｉｎ０．１８Ｎからなる半導体膜ＳＦ２を形成する。この半導体膜ＳＦ２の不純物濃度は、例えば、５×１０１９ｃｍ−３であり、その膜厚は、例えば、２５ｎｍである。また、ｐ型不純物としては、例えば、マグネシウム（Ｍｇ）を使用することができる。このようにして、半導体層構造が形成される。この半導体層構造は、［０００１］結晶軸（Ｃ軸）方向に積層するＩＩＩ族面成長により形成される。これにより、半導体各層の表面は、（０００１）ＩＩＩ族面になる。
【０１５９】
ここで、窒化アルミニウムインジウム（ＡｌｂＩｎ１−ｂＮ）からなる電子供給層ＥＳ３のアルミニウム組成比をｂ＝０．８２程度に設定している。これにより、Ａｌ０．８２Ｉｎ０．１８Ｎからなる電子供給層ＥＳ３を、窒化ガリウム（ＧａＮ）からなるバッファ層ＢＦと格子整合させることができるため、内部歪みのない良好な結晶品質を得ることができる。
【０１６０】
上述した半導体層構造を構成する各半導体層には、自発分極とピエゾ分極に基づいて、各半導体層の上下界面に分極電荷が発生している。この分極電荷の面密度は、例えば、窒化アルミニウム（ＡｌＮ）から構成されるスペーサ層ＳＰ３では、６．４×１０１３ｃｍ−２となり、Ａｌ０．８２Ｉｎ０．１８Ｎから構成される電子供給層ＥＳ３では、４．５×１０１３ｃｍ−２となる。分極電荷の極性は、ＩＩＩ族面成長の場合、表面側が負極性であり、裏面側が正極性である。
【０１６１】
次に、図３５に示すように、半導体膜ＳＦ２上にレジスト膜を塗布し、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ｐ型キャップ層ＣＡＰ２を形成する領域にレジスト膜が残存するように行なわれる。そして、パターニングしたレジスト膜をマスクにして、半導体膜ＳＦ２をエッチングすることにより、半導体膜ＳＦ２からなるｐ型キャップ層ＣＡＰ２を形成する。具体的に、半導体膜ＳＦのエッチングは、例えば、塩化ホウ素（ＢＣｌ３）などのエッチングガスを使用したドライエッチングにより行なうことができる。
【０１６２】
続いて、パターニングしたレジスト膜を除去した後、ｐ型キャップ層ＣＡＰ２を形成した電子供給層ＥＳ３上にレジスト膜を塗布する。そして、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ソース電極形成領域およびドレイン電極形成領域を露出するように行なわれる。
【０１６３】
その後、パターニングしたレジスト膜上に金属膜を形成する。これにより、ソース電極形成領域およびドレイン電極形成領域においては、電子供給層ＥＳ３上に、直接、金属膜が形成される。一方、その他の領域では、レジスト膜上に金属膜が形成される。このとき、金属膜は、例えば、チタン膜（Ｔｉ）と、チタン膜上に形成されたアルミニウム膜（Ａｌ）と、アルミニウム膜上に形成されたニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｔｉ／Ａｌ／Ｎｉ／Ａｕ）。この金属膜は、例えば、蒸着法により形成することができる。
【０１６４】
次に、レジスト膜をリフトオフする。すると、レジスト膜と、レジスト膜上に形成されている金属膜が除去され、電子供給層ＥＳ３上に直接接触するように形成されている金属膜だけが残存する。これにより、図３６に示すように、電子供給層ＥＳ３と直接接触する金属膜からなるソース電極ＳＥおよびドレイン電極ＤＥを形成することができる。このソース電極ＳＥとドレイン電極ＤＥは、互いに離間して配置され、ソース電極ＳＥとドレイン電極ＤＥで挟まれるように、ｐ型キャップ層ＣＡＰ２が形成されることになる。その後、半導体基板１Ｓに対して、熱処理（アロイ処理）を施すことにより、ソース電極ＳＥと、２次元電子ガスが形成されているチャネル層ＣＨ１とのオーミック接触を取る。同様に、この熱処理により、ドレイン電極ＤＥとチャネル層ＣＨ１との間でもオーミック接触が取られることになる。そして、図示はしないが、デバイス間の素子分離を図るため、窒素（Ｎ）などのイオン注入法により、素子分離領域を形成する。
【０１６５】
続いて、ソース電極ＳＥ、ドレイン電極ＤＥおよびｐ型キャップ層ＣＡＰ２を形成した電子供給層ＥＳ３上にレジスト膜を塗布する。そして、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ｐ型キャップ層ＣＡＰ２上のゲート電極形成領域を露出するように行なわれる。
【０１６６】
その後、パターニングしたレジスト膜上に金属膜を形成する。これにより、ゲート電極形成領域においては、ｐ型キャップ層ＣＡＰ２上に、直接、金属膜が形成される。一方、その他の領域では、レジスト膜上に金属膜が形成される。このとき、金属膜は、例えば、ニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｎｉ／Ａｕ）。この金属膜は、例えば、蒸着法により形成することができる。そして、図３３に示すように、レジスト膜をリフトオフする。すると、レジスト膜と、レジスト膜上に形成されている金属膜が除去され、ｐ型キャップ層ＣＡＰ２上に直接接触するように形成されている金属膜だけが残存する。これにより、ｐ型キャップ層ＣＡＰ２と直接接触する金属膜からなるゲート電極を形成することができる。以上のようにして、本実施の形態５における高電子移動度トランジスタ（半導体装置）を製造することができる。
【０１６７】
なお、本実施の形態５のように、スペーサ層ＳＰ３として、窒化アルミニウム（ＡｌＮ）を使用した場合は、２次元電子ガスを構成するキャリア（電子）の合金散乱が抑制されるため、電子の移動度も向上する。したがって、本実施の形態５によれば、２次元電子ガスの最大キャリア濃度の増大効果と移動度の増大効果の相乗効果により、高電子移動度トランジスタのオン抵抗を大幅に低減することができる。
【０１６８】
（実施の形態６）
図３７は、本実施の形態６における高電子移動度トランジスタの構成を示す断面図である。本実施の形態６は、前記実施の形態４において、ｐ型キャップ層ＣＡＰ１をｐ型ＡｌｆＩｎ１−ｆＮ（０≦ｆ≦１）からなるキャップ層ＣＡＰ２で置き換えた構成をしている以外は、前記実施の形態４と同様の構成をしている。したがって、本実施の形態６においても、前記実施の形態４と同様の効果を得ることができる。すなわち、本実施の形態６でも、スペーサ層ＳＰ４によるポテンシャル障壁が著しく高くなっている。これは、スペーサ層ＳＰ４を構成する窒化アルミニウムインジウム（ＡｌｄＩｎ１−ｄＮ）と、チャネル層ＣＨ１を構成する窒化ガリウム（ＧａＮ）との間の伝導帯オフセットが約１．５ｅＶと大きいこと起因する。さらには、スペーサ層ＳＰ４を構成する窒化アルミニウムインジウム（ＡｌｄＩｎ１−ｄＮ）の内部には、自発分極に伴う内部電界も発生する。したがって、上述した大きな伝導帯オフセットと内部電界の相乗効果により、チャネル層ＣＨ１の界面近傍に、スペーサ層ＳＰ４のない関連技術に比べて、高いポテンシャル障壁が形成されるのである。
【０１６９】
このことから、チャネル層ＣＨ１とスペーサ層ＳＰ４の界面近傍の井戸型ポテンシャル内に蓄積されている２次元電子ガスの一部が高いポテンシャル障壁を乗り越えることが困難になると推察される。このことは、ゲート電極ＧＥからチャネル層ＣＨ１へ向かって流れるゲートリーク電流が充分に低減されることを意味している。この結果、本実施の形態６における高電子移動度トランジスタによれば、チャネル層ＣＨ１内に蓄積される２次元電子ガスの最大キャリア濃度が増加し、これによって、本実施の形態６における高電子移動度トランジスタのオン抵抗を充分に小さくすることができるという顕著な効果を得ることができる。
【０１７０】
一方、本実施の形態６でも、アクセプタのイオン化に起因してｐ型キャップ層ＣＡＰ２内に負電荷が生成される。このため、電子供給層ＥＳ４の膜厚を適宜調整することにより、熱平衡状態では、ゲート電極ＧＥ下のチャネル層ＣＨ１が空乏化して、しきい値電圧が正電圧のノーマリオフ動作を実現することが可能となる。
【０１７１】
以上のことから、本実施の形態６によれば、高電子移動度トランジスタにおいて、ノーマリオフ動作を維持したまま、オン抵抗を充分に低減でき、これによって、高電子移動度トランジスタを含む半導体装置の性能向上を図ることができることがわかる。
【０１７２】
＜半導体装置の製造方法＞
本実施の形態６における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。具体的には、ｄ＝０．９、ｅ＝０．７、ｆ＝０．７に設定した場合を例にとって、本実施の形態６における半導体装置の製造方法について説明する。この場合、スペーサ層ＳＰ４は、窒化アルミニウムインジウム（Ａｌ０．９Ｉｎ０．１Ｎ）（バンドギャップ：約５．７ｅＶ）となり、電子供給層ＥＳ４およびｐ型キャップ層ＣＡＰ２は、窒化アルミニウムインジウム（Ａｌ０．７Ｉｎ０．３Ｎ）（バンドギャップ：約４．６ｅＶ）となる。
【０１７３】
まず、図３８に示すように、例えば、（１１１）面が露出しているシリコンからなる半導体基板１Ｓ上に、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により、半導体層構造を形成する。この半導体層構造では、まず、半導体基板１Ｓ上に、アンドープの窒素アルミニウム（ＡｌＮ）と、アンドープの窒化ガリウム（ＧａＮ）を交互に積層した超格子からなる核生成層ＣＦを形成する。この核生成層ＣＦの膜厚は、例えば、２００ｎｍである。次に、核生成層ＣＦ上に、例えば、アンドープの窒化ガリウム（ＧａＮ）からなるバッファ層ＢＦを形成する。このバッファ層ＢＦの膜厚は、例えば、１μｍである。続いて、バッファ層ＢＦ上に、アンドープの窒化ガリウム（ＧａＮ）からなるチャネル層ＣＨ１を形成する。このチャネル層ＣＨ１の膜厚は、例えば、５０ｎｍである。その後、チャネル層ＣＨ１上に、アンドープの窒化アルミニウムインジウム（Ａｌ０．９Ｉｎ０．１Ｎ）からなるスペーサ層ＳＰ４を形成する。スペーサ層ＳＰ４の膜厚は、例えば、１ｎｍである。そして、スペーサ層ＳＰ４上に、アンドープのＡｌ０．７Ｉｎ０．３Ｎからなる電子供給層ＥＳ４を形成する、この電子供給層ＥＳ４の膜厚は、例えば、７ｎｍである。次に、電子供給層ＥＳ４上に、ｐ型Ａｌ０．７Ｉｎ０．３Ｎからなる半導体膜ＳＦ２を形成する。この半導体膜ＳＦ２の不純物濃度は、例えば、５×１０１９ｃｍ−３であり、その膜厚は、例えば、２０ｎｍである。また、ｐ型不純物としては、例えば、マグネシウム（Ｍｇ）を使用することができる。このようにして、半導体層構造が形成される。この半導体層構造は、［０００１］結晶軸（Ｃ軸）方向に積層するＩＩＩ族面成長により形成される。
【０１７４】
ここで、スペーサ層ＳＰ４の膜厚は、電子供給層ＥＳ４の膜厚よりも薄くなっており、さらに、電子供給層ＥＳ４の膜厚は、バッファ層ＢＦ上において転位が発生する臨界膜厚よりも薄くなるように設定されている。これにより、本実施の形態６によれば、転位の発生が抑制された良好な結晶品質が得られる。
【０１７５】
上述した半導体層構造を構成する各半導体層には、自発分極とピエゾ分極に基づいて、各半導体層の上下界面に分極電荷が発生している。この分極電荷の面密度は、例えば、窒化アルミニウムインジウム（Ａｌ０．９Ｉｎ０．１Ｎ）から構成されるスペーサ層ＳＰ４では、５．３×１０１３ｃｍ−２となり、Ａｌ０．７Ｉｎ０．３Ｎから構成される電子供給層ＥＳ４では、３．２×１０１３ｃｍ−２となる。分極電荷の極性は、ＩＩＩ族面成長の場合、表面側が負極性であり、裏面側が正極性である。
【０１７６】
次に、図３９に示すように、半導体膜ＳＦ２上にレジスト膜を塗布し、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ｐ型キャップ層ＣＡＰ２を形成する領域にレジスト膜が残存するように行なわれる。そして、パターニングしたレジスト膜をマスクにして、半導体膜ＳＦ２をエッチングすることにより、半導体膜ＳＦ２からなるｐ型キャップ層ＣＡＰ２を形成する。具体的に、半導体膜ＳＦ２のエッチングは、例えば、塩化ホウ素（ＢＣｌ３）などのエッチングガスを使用したドライエッチングにより行なうことができる。
【０１７７】
続いて、パターニングしたレジスト膜を除去した後、ｐ型キャップ層ＣＡＰ２を形成した電子供給層ＥＳ４上にレジスト膜を塗布する。そして、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ソース電極形成領域およびドレイン電極形成領域を露出するように行なわれる。
【０１７８】
その後、パターニングしたレジスト膜上に金属膜を形成する。これにより、ソース電極形成領域およびドレイン電極形成領域においては、電子供給層ＥＳ４上に、直接、金属膜が形成される。一方、その他の領域では、レジスト膜上に金属膜が形成される。このとき、金属膜は、例えば、チタン膜（Ｔｉ）と、チタン膜上に形成されたアルミニウム膜（Ａｌ）と、アルミニウム膜上に形成されたニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｔｉ／Ａｌ／Ｎｉ／Ａｕ）。この金属膜は、例えば、蒸着法により形成することができる。
【０１７９】
次に、レジスト膜をリフトオフする。すると、レジスト膜と、レジスト膜上に形成されている金属膜が除去され、電子供給層ＥＳ４上に直接接触するように形成されている金属膜だけが残存する。これにより、図４０に示すように、電子供給層ＥＳ４と直接接触する金属膜からなるソース電極ＳＥおよびドレイン電極ＤＥを形成することができる。このソース電極ＳＥとドレイン電極ＤＥは、互いに離間して配置され、ソース電極ＳＥとドレイン電極ＤＥで挟まれるように、ｐ型キャップ層ＣＡＰ２が形成されることになる。その後、半導体基板１Ｓに対して、熱処理（アロイ処理）を施すことにより、ソース電極ＳＥと、２次元電子ガスが形成されているチャネル層ＣＨ１とのオーミック接触を取る。同様に、この熱処理により、ドレイン電極ＤＥとチャネル層ＣＨ１との間でもオーミック接触が取られることになる。そして、図示はしないが、デバイス間の素子分離を図るため、窒素（Ｎ）などのイオン注入法により、素子分離領域を形成する。
【０１８０】
続いて、ソース電極ＳＥ、ドレイン電極ＤＥおよびｐ型キャップ層ＣＡＰ２を形成した電子供給層ＥＳ４上にレジスト膜を塗布する。そして、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。レジスト膜のパターニングは、ｐ型キャップ層ＣＡＰ２上のゲート電極形成領域を露出するように行なわれる。
【０１８１】
その後、パターニングしたレジスト膜上に金属膜を形成する。これにより、ゲート電極形成領域においては、ｐ型キャップ層ＣＡＰ２上に、直接、金属膜が形成される。一方、その他の領域では、レジスト膜上に金属膜が形成される。このとき、金属膜は、例えば、ニッケル膜（Ｎｉ）と、ニッケル膜上に形成された金膜（Ａｕ）から構成される（Ｎｉ／Ａｕ）。この金属膜は、例えば、蒸着法により形成することができる。そして、図３７に示すように、レジスト膜をリフトオフする。すると、レジスト膜と、レジスト膜上に形成されている金属膜が除去され、ｐ型キャップ層ＣＡＰ２上に直接接触するように形成されている金属膜だけが残存する。これにより、ｐ型キャップ層ＣＡＰ２と直接接触する金属膜からなるゲート電極を形成することができる。以上のようにして、本実施の形態６における高電子移動度トランジスタ（半導体装置）を製造することができる。
【０１８２】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１８３】
（変形例）
（１）前記実施の形態では、半導体基板としてシリコン（Ｓｉ）を使用する例について説明したが、これに限らず、炭化シリコン（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）、ダイヤモンド（Ｃ）などから構成される基板を使用してもよい。
【０１８４】
（２）前記実施の形態では、核生成層として、窒化アルミニウム（ＡｌＮ）と窒化ガリウム（ＧａＮ）からなる超格子を使用する例について説明したが、これに限らず、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）などからなる単層膜を使用してもよい。
【０１８５】
（３）前記実施の形態では、バッファ層として、窒化ガリウム（ＧａＮ）を使用する例について説明したが、これに限らず、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、ＡｌＧａＩｎＮに代表されるその他のＩＩＩ族窒化物半導体を使用してもよい。
【０１８６】
（４）前記実施の形態では、チャネル層として、窒化ガリウム（ＧａＮ）を使用する例について説明したが、これに限らず、ＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮ、窒化インジウム（ＩｎＮ）に代表されるその他のＩＩＩ族窒化物半導体を使用してもよい。
【０１８７】
（５）前記実施の形態では、スペーサ層として、窒化アルミニウムガリウム（ＡｌＧａＮ）や窒化アルミニウムインジウム（ＡｌＩｎＮ）を使用する例について説明したが、これに限らず、電子供給層よりもバンドギャップの大きなその他のＩＩＩ族窒化物半導体を使用してもよい。例えば、ＧａＮ，ＡｌＧａＩｎＮ、ＩｎＧａＮなどであってもよい。
【０１８８】
（６）前記実施の形態では、電子供給層として、窒化アルミニウムインジウム（ＡｌＩｎＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）を使用する例について説明したが、これに限らず、チャネル層よりもバンドギャップの大きなその他のＩＩＩ族窒化物半導体を使用してもよい。例えば、ＡｌＮ、ＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮなどであってもよい。
【０１８９】
（７）前記実施の形態において、電子供給層は、アンドープとしたが、例えば、シリコン（Ｓｉ）などのｎ型不純物を添加してもよい。さらに、電子供給層は、アンドープ層とｎ型層の２層構造や、アンドープ層とｎ型層とアンドープ層の３層構造などの多層構造から構成してもよい。
【０１９０】
（８）前記実施の形態では、ｐ型キャップ層をｐ型ＡｌＧａＮやｐ型ＡｌＩｎＮから構成する例について説明したが、これに限らず、ｐ型ＡｌＧａＩｎＮ、ｐ型ＩｎＧａＮ、ｐ型ＩｎＮに代表されるその他のＩＩＩ族窒化物半導体を使用してもよい。このとき、ｐ型不純物として、マグネシウム（Ｍｇ）を使用したが、亜鉛（Ｚｎ）や水素（Ｈ）などの他のｐ型不純物を使用してもよい。
【０１９１】
（９）前記実施の形態では、デバイスの最表面に保護膜が設けられていないが、窒化シリコン（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化シリコン（ＳｉＯ２）などからなる絶縁膜を形成してもよい。
【０１９２】
（１０）前記実施の形態では、ソース電極およびドレイン電極をＴｉ／Ａｌ／Ｎｉ／Ａｕから構成する例について説明したが、これに限らず、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／モリブデン（Ｍｏ）／Ａｕ、Ｔｉ／Ａｌ／ニオブ（Ｎｂ）／Ａｕに代表されるその他の材料を使用してもよい。
【０１９３】
（１１）前記実施の形態では、ゲート電極をＮｉ／Ａｕから構成する例について説明したが、これに限らず、Ｎｉ／パラジウム（Ｐｄ）／Ａｕ、Ｎｉ／プラチナ（Ｐｔ）／Ａｕ、Ｔｉ／Ａｕ、Ｔｉ／Ｐｄ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕなどの他の材料を使用してもよい。このとき、ゲート電極とｐ型キャップ層との接触をショットキー接触にしてもよいし、オーミック接触にしてもよい。
【０１９４】
（１２）前記実施の形態では、デバイス間の素子分離を窒素（Ｎ）によるイオン注入で行なう例について説明したが、これに限らず、ホウ素（Ｂ）などの他のイオンを使用したイオン注入で行なってもよいし、メサエッチングにより素子分離を行なってもよい。
【０１９５】
以上、本技術的思想によれば、ノーマリオフ動作を維持したまま、ゲートリーク電流が大幅に抑制された高電子移動度トランジスタを得ることができる。このため、チャネル層内に蓄積できる２次元電子ガスの最大キャリア濃度が増加してオン抵抗を低減することができる。特に、スペーサ層として窒化アルミニウム（ＡｌＮ）を使用した場合には、電子移動度が向上して、さらなるオン抵抗の低減が実現される。また、スペーサ層として、アルミニウム組成比が０．８２程度の窒化アルミニウムインジウム（ＡｌＩｎＮ）を使用する場合には、内部歪みのない良好な結晶品質を得ることができ、これによって、高電子移動度トランジスタの長期信頼性を格段に向上させることができる。したがって、本技術的思想を適用した高電子移動度トランジスタによれば、オン抵抗が低減されたノーマリオフ型デバイスを提供することが可能となる。この結果、携帯電話基地局、固定無線伝送装置、デジタル放送地上局、レーダ装置、モータ制御装置、高周波発生装置、電源装置、インバータ照明に代表される電子機器の高性能化に大きく寄与する高電子移動度トランジスタを提供することができる。
【０１９６】
（付記１）
実施の形態のいくつかは次のようにまとめることも出来る。
【０１９７】
電界効果トランジスタを含む半導体装置であって、
前記電界効果トランジスタは、
（ａ）第１窒化物半導体層からなるチャネル層と、
（ｂ）前記チャネル層上に形成された第２窒化物半導体層からなる電子供給層と、
（ｃ）前記電子供給層上に形成された第３窒化物半導体層からなるスペーサ層と、
（ｄ）前記電子供給層上に形成されたソース電極と、
（ｅ）前記ソース電極から離間して、前記電子供給層上に形成されたドレイン電極と、
（ｆ）前記ソース電極と前記ドレイン電極で挟まれた前記スペーサ層上に形成されたｐ型キャップ層と、
（ｇ）前記ｐ型キャップ層上に形成されたゲート電極と、を有し、
前記スペーサ層のバンドギャップは、前記電子供給層のバンドギャップよりも大きい半導体装置。
【符号の説明】
【０１９８】
１Ｓ  半導体基板
２ＤＥＧ  ２次元電子ガス
ＢＦ  バッファ層
ＣＡＰ  ｐ型キャップ層
ＣＡＰ１  ｐ型キャップ層
ＣＡＰ２  ｐ型キャップ層
ＣＦ  核生成層
ＣＨ  チャネル層
ＣＨ１  チャネル層
ＤＥ  ドレイン電極
ＥＳ  電子供給層
ＥＳ１  電子供給層
ＥＳ２  電子供給層
ＥＳ３  電子供給層
ＥＳ４  電子供給層
ＦＲ１  レジスト膜
ＦＲ２  レジスト膜
ＧＥ  ゲート電極
ＭＦ  金属膜
ＭＦ２  金属膜
ＳＥ  ソース電極
ＳＦ  半導体膜
ＳＦ２  半導体膜
ＳＰ１  スペーサ層
ＳＰ２  スペーサ層
ＳＰ３  スペーサ層
ＳＰ４  スペーサ層
【図１】
2013235873.tif 000003
【図２】
2013235873.tif 000004
【図３】
2013235873.tif 000005
【図４】
2013235873.tif 000006
【図５】
2013235873.tif 000007
【図６】
2013235873.tif 000008
【図７】
2013235873.tif 000009
【図８】
2013235873.tif 000010
【図９】
2013235873.tif 000011
【図１０】
2013235873.tif 000012
【図１１】
2013235873.tif 000013
【図１２】
2013235873.tif 000014
【図１３】
2013235873.tif 000015
【図１４】
2013235873.tif 000016
【図１５】
2013235873.tif 000017
【図１６】
2013235873.tif 000018
【図１７】
2013235873.tif 000019
【図１８】
2013235873.tif 000020
【図１９】
2013235873.tif 000021
【図２０】
2013235873.tif 000022
【図２１】
2013235873.tif 000023
【図２２】
2013235873.tif 000024
【図２３】
2013235873.tif 000025
【図２４】
2013235873.tif 000026
【図２５】
2013235873.tif 000027
【図２６】
2013235873.tif 000028
【図２７】
2013235873.tif 000029
【図２８】
2013235873.tif 000030
【図２９】
2013235873.tif 000031
【図３０】
2013235873.tif 000032
【図３１】
2013235873.tif 000033
【図３２】
2013235873.tif 000034
【図３３】
2013235873.tif 000035
【図３４】
2013235873.tif 000036
【図３５】
2013235873.tif 000037
【図３６】
2013235873.tif 000038
【図３７】
2013235873.tif 000039
【図３８】
2013235873.tif 000040
【図３９】
2013235873.tif 000041
【図４０】
2013235873.tif 000042