(57)【要約】【課題】相変化記録材料膜／上部電極層界面の接触抵抗の増大とばらつきを抑制することができる相変化素子を提供する。【解決手段】導電性プラグ（１３）と、相変化記録材料膜（２０）と上部電極層（１５）とを含む相変化素子であって、該導電性プラグ（１３）と該相変化記録材料膜（２０）とが縦方向に接続されるとともに、該相変化記録材料膜（２０）と該上部電極層（１５）とが、該相変化記録材料膜（２０）の側面の少なくとも一部で接続されている相変化素子。【選択図】図１
2013008718.tif 000002
【特許請求の範囲】
【請求項１】
導電性プラグと、相変化記録材料膜と上部電極層とを含む相変化素子であって、
該導電性プラグと該相変化記録材料膜とが縦方向に接続されるとともに、該相変化記録材料膜と該上部電極層とが、該相変化記録材料膜の側面の少なくとも一部で接続されている、相変化素子。
【請求項２】
前記相変化記録材料膜の横断面の径が、前記導電性プラグの横断面の径よりも大きく、かつ該相変化記録材料膜の側面全体が前記上部電極と接続されていることを特徴とする、請求項１に記載の相変化素子。
【請求項３】
前記上部電極層が、導電性サイドウォールとして前記相変化記録材料膜の横側面全体を囲むように形成され、かつ該導電性サイドウォールとコンタクトプラグとを接続する導電性電極層を有することを特徴とする、請求項１又は２に記載の相変化素子。
【請求項４】
前記相変化記録材料膜はその横断面が円形に形成されていることを特徴とする、請求項１〜３のいずれか一に記載の相変化素子。
【請求項５】
前記相変化記録材料膜は横方向に線状に形成されており、複数の相変化素子の相変化記録材料膜として共有されていることを特徴とする、請求項１〜３のいずれか一に記載の相変化素子。
【請求項６】
導電性プラグと、相変化記録材料膜と上部電極層とを含む相変化素子の製造方法であって、
第１の絶縁層に第１の開口部を形成して該第１の開口部に導電性プラグを埋め込む工程と、
該導電性プラグを埋め込んだ該第１の絶縁層の上面に上部電極層を形成する工程と、
該上部電極層に第２の開口部を形成して、該第２の開口部に相変化記録材料膜を埋め込む工程と、
を含むことを特徴とする、相変化素子の製造方法。
【請求項７】
前記相変化記録材料膜の横断面の径が、前記導電性プラグの横断面の径よりも大きいことを特徴とする、請求項６に記載の製造方法。
【請求項８】
前記上部電極層を形成する工程の前に、前記導電性プラグを埋め込んだ前記第１の絶縁層の上面に第２の絶縁層を形成する工程を含み、該上部電極層は該第２の絶縁層の上面に形成され、
該第２の絶縁層と該上部電極層に前記第２の開口部を形成して、該第２の開口部に前記相変化記録材料膜を埋め込むことを特徴とする、請求項６に記載の製造方法。
【請求項９】
前記第２の開口部は、その開口形状が円形又は線状に形成されることを特徴とする、請求項６〜８のいずれか一に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化記録膜埋設型の相変化素子において、エッジコンタクト型相変化素子の電気特性に見られるＳｅｔ抵抗及びＲｅｓｅｔ抵抗の増大とばらつきを抑えることができる構造を有する相変化素子及びその製造方法に関する。
【背景技術】
【０００２】
相変化記録メモリ（ＰＲＡＭ）は、相変化記録材料における結晶と非結晶間の相転移による抵抗変化を利用して情報を蓄積するものである。メモリセル回路は、図８のような１セルあたり１Ｔ／１Ｒ（１トランジスタ／１抵抗）の構成をしている（非特許文献１）。
【０００３】
１Ｒに対する典型的な素子構造は、図９に示すようになる（非特許文献２）。非結晶と結晶間の相転移は、導電性プラグに電流を流し、導電性プラグと相変化記録材料膜の接触界面で起こる発熱を利用することで実現している。結晶状態の抵抗値はＳｅｔ抵抗、非結晶状態の抵抗値はＲｅｓｅｔ抵抗と呼ばれている。
【０００４】
近年、低消費電力化を実現するために、図１０に示すような相変化記録材料膜を閉じ込めた構造が考案された（非特許文献３）。この構造の場合、図９に示すようなボトムコンタクト型相変化素子とは異なり、相変化記録材料が閉じ込められているために、相変化材料自身の熱逃げを抑えることができる。よって発熱効率を高めることができるため、Ｉｒｅｓｅｔは低減を図ることができる。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｍ．  Ｇｉｌｌ，  Ｔ．  Ｌｏｗｒｅｙ，  ａｎｄ  Ｊ．  Ｐａｒｋ，  “Ｏｖｏｎｉｃ  Ｕｎｉｆｉｅｄ  Ｍｅｍｏｒｙ  −  Ａ  Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ  Ｎｏｎｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  Ｓｔａｎｄ  Ａｌｏｎｅ  Ｍｅｍｏｒｙ  ａｎｄ  Ｅｍｂｅｄｄｅｄ  Ａｐｐｌｉｃａｔｉｏｎｓ，”ＩＳＳＣＣ  ２００２  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ  ｖｏｌ．４５，ｐｐ．２０２−２０３  ａｎｄ  ４５９，  Ｆｅｂｒｕａｒｙ  ２００２
【非特許文献２】Ｓ．  Ｌａｉ  ａｎｄ  Ｔ．  Ｌｏｗｒｅｙ，  “ＯＵＭ  −  Ａ  １８０  ｎｍ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ｃｅｌｌ  Ｅｌｅｍｅｎｔ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  Ｓｔａｎｄ  Ａｌｏｎｅ  ａｎｄ  Ｅｍｂｅｄｄｅｄ  Ａｐｐｌｉｃａｔｉｏｎｓ，”  ＩＥＤＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ，  ｐｐ．  ３６−５−１  ｔｈｒｏｕｇｈ  ３６−５−３，  Ｄｅｃｅｍｂｅｒ  ２００１
【非特許文献３】Ｊ．Ｉ．Ｌｅｅ，  Ｈ．Ｐａｒｋ，  Ｓ．Ｌ．Ｃｈｏ，  Ｙ．Ｌ．Ｐａｒｋ，  Ｂ．Ｊ．Ｂａｅ，  Ｊ．Ｈ．Ｐａｒｋ，  Ｊ．Ｓ．Ｐａｒｋ，  Ｈ．Ｇ．Ａｎ，  Ｊ．Ｓ．Ｂａｅ，  Ｄ．Ｈ．Ａｈｎ，  Ｙ．Ｔ．Ｋｉｍ，  Ｈ．Ｈｏｒｉｉ，  Ｓ．Ａ．Ｓｏｎｇ，  Ｊ．Ｃ．Ｓｈｉｎ，  Ｓ．Ｏ．Ｐａｒｋ，  Ｈ．Ｓ．Ｋｉｍ，  Ｕ．Ｉ．Ｃｈｕｎｇ，  Ｊ．Ｔ．Ｍｏｏｎ，  ａｎｄ  Ｂ．Ｉ．Ｒｙｕ， “Ｈｉｇｈｌｙ  Ｓｃａｌａｂｌｅ  Ｐｈａｓｅ  Ｃｈａｎｇｅ  Ｍｅｍｏｒｙ  ｗｉｔｈ  ＣＶＤ  ＧｅＳｂＴｅ  ｆｏｒ  Ｓｕｂ  ５０ｎｍ  Ｇｅｎｅｒａｔｉｏｎ”，  Ｓｙｍｐ．ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ  ｐ１０２
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１０のような相変化記録材料の閉じ込め構造を作製するためには、ボトムコンタクト型相変化素子構造とは異なり、相変化記録材料膜を上下電極層間の層間絶縁膜内に堆積した後のエッチバック又はＣＭＰ（chemical mechanical polishing）処理が必要不可欠である。それらの処理のダメージにより、ボトムコンタクト型相変化素子構造と比べて、相変化記録材料膜／上部電極層界面の接触抵抗の増大とばらつきが生じることにより、電気特性におけるＳｅｔ抵抗とＲｅｓｅｔ抵抗の識別が困難になることが懸念されている。
【課題を解決するための手段】
【０００７】
本発明に係る相変化素子は、導電性層間膜を用いることで、導電性電極プラグ上部にあった上部電極層を、相変化記録材料膜を埋設している開口部の側壁に作製し、相変化記録材料膜堆積後のエッチバック又はＣＭＰ処理のダメージを回避する。これにより、相変化記録材料膜／上部電極層界面の接触抵抗の増大とばらつきを抑制することができる。
【０００８】
第１の視点において、本発明に係る相変化素子は、導電性プラグと、相変化記録材料膜と上部電極層とを含む相変化素子であって、該導電性プラグと該相変化記録材料膜とが縦方向に接続されるとともに、該相変化記録材料膜と該上部電極層とが、該相変化記録材料膜の側面の少なくとも一部で接続されている。
【０００９】
本明細書において、「縦（方向）」とは、薄層内ないし薄膜内に形成された相変化素子において、この層ないし膜に垂直な方向（ないし厚み方向）を意味する。またこの層ないし膜に平行な方向を「横（方向）」という。即ち縦断面図においては、特に記載がない限り、左右方向が横方向であり、上下方向が縦方向に相当する。なお、「側面」とは横方向軸に交叉する（典型的には直交する）面である。
【００１０】
第２の視点において、本発明に係る相変化素子の製造方法は、導電性プラグと、相変化記録材料膜と上部電極層とを含む相変化素子の製造方法であって、第１の絶縁層に第１の開口部を形成して該第１の開口部に導電性プラグを埋め込む工程と、該導電性プラグを埋め込んだ該第１の絶縁層の上面に上部電極層を形成する工程と、該上部電極層に第２の開口部を形成して、該第２の開口部に相変化記録材料膜を埋め込む工程と、を含むことを特徴とする。
【発明の効果】
【００１１】
このような相変化素子により、相変化記録材料膜／上部電極層界面の接触抵抗の増大とばらつきを抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１に係る相変化素子の構造を示す断面図である。
【図２】本発明の実施例１に係る相変化素子の製造方法を示す断面図である。
【図３】本発明の実施例２に係る相変化素子の構造を示す断面図である。
【図４】本発明の実施例３に係る相変化素子の構造を示す断面図である。
【図５】本発明の実施例４に係る相変化素子の構造を示す断面図である。
【図６】本発明の実施例４に係る相変化素子の製造方法を示す断面図である。
【図７】本発明の実施例４に係る相変化素子の製造方法を示す断面図である。
【図８】従来技術の相変化記録メモリ（ＰＲＡＭ）のメモリセル回路の一例である。
【図９】従来技術の相変化記録メモリセルの相変化抵抗素子の構造例である。
【図１０】相変化記録材料膜を閉じ込めた構造を有する従来技術の相変化記録メモリセルの相変化抵抗素子の構造例である。
【発明を実施するための形態】
【００１３】
第１の視点において、前記相変化記録材料膜の横断面の径が、前記導電性プラグの横断面の径よりも大きく、かつ該相変化記録材料膜の側面全体が前記上部電極と接続されていることが好ましい。
【００１４】
また、前記上部電極層が、導電性サイドウォールとして前記相変化記録材料膜の横側面全体を囲むように形成され、かつ該導電性サイドウォールとコンタクトプラグとを接続する導電性電極層を有することが好ましい。
【００１５】
また、前記相変化記録材料膜はその横断面を円形に形成することができる。
【００１６】
また、前記相変化記録材料膜は横方向に線状に形成し、複数の相変化素子の相変化記録材料膜として共有することができる。
【００１７】
第２の視点において、前記相変化記録材料膜の横断面の径が、前記導電性プラグの横断面の径よりも大きいことが好ましい。
【００１８】
また、前記上部電極層を形成する工程の前に、前記導電性プラグを埋め込んだ前記第１の絶縁層の上面に第２の絶縁層を形成する工程を含み、該上部電極層は該第２の絶縁層の上面に形成され、該第２の絶縁層と該上部電極層に前記第２の開口部を形成して、該第２の開口部に前記相変化記録材料膜を埋め込むことが好ましい。
【００１９】
前記第２の開口部は、その開口形状が円形又は線状に形成することができる。
【実施例】
【００２０】
以下に図面を参照して本発明の実施例に係る相変化素子（相変化メモリ素子）について詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【００２１】
（実施例１）
図１（ａ）は、本発明の実施例１に係る相変化記録材料膜埋設型の相変化素子の横断面（平面）図であり、図１（ｂ）は横断面図に一点鎖線で示した位置における縦断面図である。なお、横断面図においては内部構造をわかりやすく説明するため、上部電極層１５と開口部１６に埋め込まれた相変化記録材料膜（相変化記録材料層）２０の平面的構造が見えるように記載したが、同時にコンタクトプラグ２１の平面的構造も見えるように、場所により断面位置を適宜変えた平面図的な記載としている。また、図において同じ構成が複数記載されているが、同一の部分に同一符号を繰り返して付すことはしていない。また、本明細書でいう「横」、「縦」とは、薄層状ないし薄膜状に構成された素子の層ないし膜に平行な方向を「横」とし、それに垂直な方向（ないし厚み方向）を「縦」としている。
【００２２】
図１（ｂ）に示すように、本発明の実施例１に係る相変化素子では、導電性プラグ１３の上部に相変化記録材料膜２０を配置し、相変化記録材料膜２０の側面でかつ第２の層間絶縁膜（絶縁層）１８の上部に上部電極層１５を配置した構造となっている。即ち相変化記録材料膜２０はその側面で上部電極層１５と電気的に接続されている。相変化記録材料膜２０の上部には第３の層間絶縁膜（絶縁層）２２が配置され、上部電極層１５の上にコンタクトプラグ２１が形成されている。なお、下部電極は本発明において主要な要素ではないために図１（ｂ）においては記載されていないが、下部電極は導電性プラグ１３の下方に形成されている。
【００２３】
相変化記録材料、絶縁膜（絶縁層）、電極層等の構成材料としては、それぞれに必要な性質を有する公知の材料を用いることができ、特に限定されるものではない。
【００２４】
なお、断面図において、相変化記録材料膜２０が３箇所記載されているが、中央の相変化記録材料膜２０においては一部が相変化した状態を例示している（Programmable volumeと図示した部分）。
【００２５】
このように、上部電極層１５を相変化記録材料膜２０の側面と接するように設けていることから、その接触面は相変化記録材料膜２０に対しエッチバック又はＣＭＰ処理がなされるときの影響を受けない。したがって、相変化記録材料膜を堆積した後のエッチバック又はＣＭＰ処理によるダメージによって、相変化記録材料膜／上部電極層界面の接触抵抗の増大とばらつきが発生しやすいという問題を回避することができる。
【００２６】
次に図２を参照して、本発明の実施例１に係る相変化素子の製造方法について説明する。各図２（ａ）〜（ｄ）において、上は横断面図（平面図）を示し、下は横断面図に一点鎖線で示した位置における縦断面図を示す。なお横断面図においては、図１（ａ）と同様に内部構造をわかりやすく説明するために適宜内部の注目部分を記載した平面図的な記載となっている。
【００２７】
まず、図２（ａ）に示すように、第１の層間絶縁膜（絶縁層）１１を堆積し、レジスト塗布・露光・現像をする。続いてレジストをマスクとし、第１の層間絶縁膜１１をエッチングして第１の開口部（図示せず、導電性プラグ１３が堆積した部分）を形成し、レジストを除去する。そして全面にＴｉＮ等の導電性膜成長を行って第１の開口部を埋め、さらにＣＭＰを行って導電性プラグ１３を形成する。
【００２８】
次に、第２の層間絶縁膜１８と上部電極層１５をこの順に堆積し、レジスト塗布・露光・現像をする。そのレジストをマスクとし、上部電極層１５及び第２の層間絶縁膜１８をエッチングして第２の開口部１６を形成し、レジストを除去すると図２（ｂ）に示す構造になる。
【００２９】
次に、相変化記録材料膜２０の堆積とＣＭＰを行う。これにより、図２（ｃ）に示すように開口部１６内に相変化記録材料膜２０を埋め込んだ構造が得られる。相変化記録材料膜２０に対しＣＭＰを実施することにより、相変化記録材料膜２０の上面はダメージを受ける。しかしながら、第２の開口部１６に埋め込まれた相変化記録材料膜２０の側面は、ＣＭＰによるダメージを受けない。
【００３０】
次に、図２（ｄ）に示すように、第３の層間絶縁膜２２を堆積し、これを適宜レジストマスクでエッチングしたのち、ＢＬを接続するコンタクトプラグ２１を形成する。こうして図１に示す相変化素子が完成する。
【００３１】
（実施例２）
図３（ａ）、（ｂ）は、本発明の実施例２に係る相変化素子のそれぞれ横断面（平面）図及び縦断面図である。なお、横断面図における記載方法は図１、２と同様である。図３における相変化素子は、相変化記録材料膜２０を埋め込んだ領域が、ホール状（円形）ではなく横方向（横断面図である図３（ａ）においては上下方向）に長いライン形状（線状、即ち長矩形）の構成としている。これは図２に示す製造方法において、円形の第２の開口部１６の代わりに線状（長矩形）の第２の開口部１６ａを設けることにより製造することができる。本実施例２では、１つのライン形状の相変化記録材料膜２０が複数の相変化素子に共通化されている（図示していないが、図３（ａ）において上下方向にも他の素子が配列されており、それらの素子の相変化記録材料膜２０として共通化されている）。これにより、図１に示すホール形状の相変化記録材料膜２０の場合よりも埋設性が向上するメリットがある。
【００３２】
（実施例３）
図４（ａ）、（ｂ）は、本発明の実施例３に係る相変化素子のそれぞれ横断面（平面）図及び縦断面図である。なお、横断面図における記載方法は図１〜３と同様である。図４における相変化素子は、図１の相変化素子の上部電極層１５と第２の層間絶縁層１８からなる層を、上部電極層１５のみに置き換えた構造である。
【００３３】
図４に示す構造においては、導電性プラグ１３と上部電極層１５とが接触しないように、相変化記録材料膜２０の大きさ（本実施例では横断面の径）を導電性プラグ１３の大きさ（本実施例では横断面の径）よりも大きく形成している。図４のような構造とすることで、製造プロセスの工程数を減らすことができ、製造コストを下げることができる。
【００３４】
なお、図４に示す相変化素子は、例えば図２に示す製造方法において、第２の層間絶縁膜１８を形成しないかわりに、開口部１６を導電性プラグ１３よりも大きく形成することで製造することができる。
【００３５】
（実施例４）
図５（ａ）、（ｂ）は、本発明の実施例４に係る相変化素子のそれぞれ横断面（平面）図及び縦断面図である。なお、横断面図における記載方法は図１〜４と同様である。図５における構造は、図１の上部電極層１５のかわりに、導電性Ｓ／Ｗ（サイドウォール）１９を用いたものである。導電性電極層１５ａは、コンタクトプラグ２１と導電性Ｓ／Ｗ１９とを接続する層である。このような形状によっても、上記実施例２、３と同等の効果を得ることができる。
【００３６】
次に、図５に示す相変化素子の製造方法を、図６、７により説明する。まず、図６（ａ）に示すように、第１の層間絶縁膜１１を堆積し、レジスト塗布・露光・現像をする。続いてレジストをマスクとし、第１の層間絶縁膜１１をエッチングして第１の開口部（図示せず）を形成し、レジストを除去する。そして全面にＴｉＮ等の導電性膜成長を行って第１の開口部を埋め、さらにＣＭＰを行って導電性プラグ１３を形成する。
【００３７】
次に、導電性電極層１５ａと第２の層間絶縁膜１８をこの順に堆積し、レジスト塗布・露光・現像をする。そのレジストをマスクとし、第２の層間絶縁膜１８及び上部電極層１５ａをエッチングして第２の開口部１９ａを形成し、レジストを除去すると図６（ｂ）に示す構造になる。
【００３８】
次に、導電性Ｓ／Ｗ１９を全面に堆積し、第２の開口部１９ａの側壁部のみ残してエッチングして図６（ｃ）のような形状を得る。
【００３９】
さらに相変化記録材料膜２０の堆積とＣＭＰを行うことにより、図７（ｄ）に示すように第２の開口部１９ａ内に相変化記録材料膜２０を埋め込んだ構造が得られる。
【００４０】
次に、図７（ｅ）に示すように、第３の層間絶縁膜２２を堆積し、さらに第３の層間絶縁膜２２と第２の層間絶縁膜１８をレジストで導電性電極層１５ａに達するまでエッチングしたのち、ＢＬを接続するコンタクトプラグ２１を形成する。こうして図５に示す相変化素子が完成する。
【００４１】
以上、本発明を上記実施形態に即して説明したが、本発明の全開示（請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４２】
１１  第１の層間絶縁膜（絶縁層）
１３  導電性プラグ
１５  上部電極層
１５ａ  導電性電極層
１６、１６ａ  第２の開口部
１８  第２の層間絶縁膜（絶縁層）
１９  導電性Ｓ／Ｗ
１９ａ  第２の開口部
２０  相変化記録材料膜（相変化記録材料層）
２１  コンタクトプラグ
２２  第３の層間絶縁膜（絶縁層）
【図１】
2013008718.tif 000003
【図２】
2013008718.tif 000004
【図３】
2013008718.tif 000005
【図４】
2013008718.tif 000006
【図５】
2013008718.tif 000007
【図６】
2013008718.tif 000008
【図７】
2013008718.tif 000009
【図８】
2013008718.tif 000010
【図９】
2013008718.tif 000011
【図１０】
2013008718.tif 000012