(57)【要約】【課題】ビアを簡単に形成することができ、且つ不良品の発生頻度を十分に抑えた電子部品内蔵基板の製造方法を提供する。【解決手段】基板２の主面に実装した電子部品２１をモールドした熱硬化性樹脂の基板２の主面に当接する面と反対面に銅箔４１を積層し、超鋼金型で銅箔４１を基板２側にプレスする。そして、ビア穴４２から流出した熱硬化性樹脂を取り除くとともに、デスミア処理により、電子部品２１の電極２１ａ上の樹脂を除去し、電極２１ａを露出させる。ホットプレート上に載置する等して、熱硬化性樹脂を完全に硬化させる。そして、ビア穴４２において、メッキを行い、電極２１ａと銅箔４１とを電気的に接続することによりビアを形成する。熱硬化性樹脂の基板２の主面に当接する面と反対面に貼り付けた銅箔４１に対して、フォトリソ、およびエッチングを行い、所望の回路パターンに形成する。【選択図】図４
2013239655.tif 000002
【特許請求の範囲】
【請求項１】
基板の主面に形成されたランドに電子部品を実装する第１の工程と、
前記第１の工程で前記基板の主面に実装した前記電子部品を絶縁性の樹脂でモールドする第２の工程と、
前記基板に形成された回路パターンと電気的に接続する位置に穴を開けた銅箔を、前記第２の工程で前記電子部品をモールドした前記絶縁性の樹脂の前記基板の主面に当接する面と反対面に積層し、前記銅箔をプレスする第３の工程と、
前記銅箔の穴位置における前記絶縁性の樹脂を取り除いて、前記基板側の回路パターンに電気的に接続されている導電部を露出させる第４の工程と、
前記第２の工程で前記電子部品をモールドした前記絶縁性の樹脂を硬化させる第５の工程と、
前記銅箔の穴位置で、この銅箔と、前記第４の工程で露出させた前記基板側の回路パターンに電気的に接続されている前記導電部と、を電気的に接続する第６の工程と、
前記第３の工程で前記絶縁性の樹脂の前記基板の主面に当接する面と反対面に積層した前記銅箔を回路パターンに形成する第７の工程と、有する電子部品内蔵基板の製造方法。
【請求項２】
前記第４の工程は、前記第１の工程で前記基板の主面に実装した前記電子部品の電極を、前記導電部として露出させる、請求項１に記載の電子部品内蔵基板の製造方法。
【請求項３】
前記第１の工程は、前記電子部品に加えて、前記基板に導電性のピンを立設し、
前記第４の工程は、前記第１の工程で前記基板に立設した前記ピンの前記銅箔側の端部を、前記導電部として露出させる、請求項１、または２に記載の電子部品内蔵基板の製造方法。
【請求項４】
請求項１〜３のいずれかに記載の電子部品内蔵基板の製造方法により製造された電子部品内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板の主面に実装した電子部品を絶縁性の封止層で覆って封止した電子部品内蔵基板の製造方法、および、この製造方法によって製造される電子部品内蔵基板に関する。
【背景技術】
【０００２】
従来、電子部品内蔵基板は、高密度実装化のために、基板の主面に実装した半導体素子や、コンデンサ等の電子部品を樹脂で封止するとともに、この樹脂の基板の主面に当接する面と反対面にも回路パターンを形成している。基板に形成した回路パターンと、樹脂の基板の主面に当接する面と反対面に形成した回路パターンとは、ビアを形成して電気的に接続している。
【０００３】
また、基板に形成した回路パターンと、樹脂の基板の主面に当接する面と反対面に形成した回路パターンと、を電子部品の電極を利用して電気的に接続した構成の電子部品内蔵基板もある（特許文献１、２参照）。基板の主面に実装している電子部品の両端部には、それぞれ電極が形成されている。両端部に形成されている電極は、直接つながっていない。また、各端部の電極は、端部を覆うように形成している。
【０００４】
特許文献１は、樹脂の基板の主面に当接する面と反対面から、この樹脂で封止されている電子部品（基板の主面に実装されている電子部品）の電極までビア穴を形成し、樹脂の基板の主面に当接する面と反対面にメッキで形成した回路パターンと、樹脂で封止された電子部品の電極と、を電気的に接続することにより、基板に形成した回路パターンと、樹脂の基板の主面に当接する面と反対面に形成した回路パターンとを電気的に接続している。樹脂で封止されている電子部品の電極は、基板の主面に形成されている回路パターン（ランド）との当接面において、はんだ付けしている。
【０００５】
また、特許文献２は、導電性の突起を、基板の主面に実装した電子部品の電極に形成している。この導電性の突起は、電極が基板の主面に当接する面と反対側に形成している。そして、導電性の突起が樹脂を貫通し、外部に露出するように、基板の主面に実装した電子部品を樹脂で封止する。特許文献２は、この外部に露出した導電性の突起と、樹脂の基板の主面に当接する面と反対面に形成した回路パターンとを電気的に接続している。この特許文献２も、特許文献１と同様に、樹脂で封止されている電子部品の電極は、基板の主面に形成されている回路パターン（ランド）との当接面において、はんだ付けしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−３０９３７３号公報
【特許文献２】特開２００７−  ９６１８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１は、ビア穴の形成をレーザ加工により行っている。したがって、ビア穴の形成時に、レーザ光が電子部品の電極に直接照射される。このため、電子部品の電極が照射されたレーザ光によって損傷し、不良品が発生することがある。また、ビア穴を端子電極に対向する位置に形成することから、レーザ光を照射する位置の位置決め精度や、上述した電極の損傷を抑えるためのレーザパワーの制御（出力パワー制御）等を含めた加工条件の設定がきびしい。その結果、形成したビア穴の大きさや位置ズレにより不良品が発生することもある。
【０００８】
また、特許文献２は、電子部品の電極に対してメタルマスクによる印刷で導電性材料の突起を形成している。電子部品の電極は、形状安定性が低いことから、この電極に導電性の突起を印刷で形成することが困難である。したがって、導電性の突起を電子部品の電極に適正に形成することができず、不良品が発生することがある。
【０００９】
この発明の目的は、ビアを簡単に形成することができ、且つ不良品の発生頻度を十分に抑えた電子部品内蔵基板の製造方法、およびこの製造方法により製造された電子部品内蔵基板を提供することにある。
【課題を解決するための手段】
【００１０】
この発明の電子部品内蔵基板の製造方法は、上記課題を解決し、その目的を達するために以下のように構成している。
【００１１】
この発明にかかる電子部品内蔵基板の製造方法は、第１の工程で、基板の主面に形成されたランドに載置した電子部品を実装する。第１の工程は、例えば公知のリフロー工程で、基板の主面に対して、電子部品のはんだ付けを行う。
【００１２】
第２の工程で、基板の主面に実装した電子部品を絶縁性の樹脂でモールドする。そして、第３の工程で、基板に形成された回路パターンと電気的に接続する位置に穴を開けた銅箔を、第２の工程で電子部品をモールドした絶縁性の樹脂の基板の主面に当接する面と反対面に積層し、この銅箔をプレスする。これにより、銅箔の穴から、モールドした樹脂が流出する。銅箔の穴は、基板に形成した回路パターンと電気的に接続する位置、すなわちビアを形成する位置、に設けている。
【００１３】
第４の工程で、銅箔の穴位置における絶縁性の樹脂、すなわち第３の工程で流出した樹脂、を取り除いて、基板側の回路パターンに電気的に接続している導電部を露出させる。この第４の工程は、例えばデスミアで行う。
【００１４】
第５の工程で、電子部品をモールドした絶縁性の樹脂を硬化させる。そして、第６の工程で、銅箔の穴位置で、この銅箔と、第４の工程で露出させた基板側の回路パターンに電気的に接続している導電部と、を電気的に接続する。第５の工程では、メッキ等により銅箔と、導電部と、を電気的に接続する。
【００１５】
さらに、第７の工程で、第３の工程で絶縁性の樹脂の基板の主面に当接する面と反対面に積層した銅箔を回路パターンに形成する。
【００１６】
このように、基板側の回路パターンと、樹脂の基板の主面に当接する面と反対面に形成した回路パターンとを電気的に接続するビアの形成において、レーザ加工を行わないので、電子部品の電極がレーザ光の照射により損傷することがない。また、基板の主面に実装する電子部品の電極に対する加工も必要としないので、電子部品の電極に対する加工不良にともなう不良品の発生が生じない。したがって、不良品の発生頻度を十分に抑えることができる。
【００１７】
また、ビアの形成が、銅箔の穴から流出した樹脂を含む、余分な樹脂をデスミア等で取り除いて基板側の回路パターンに電気的に接続されている導電部を露出させ、この露出させた導電部と、銅箔とを電気的に接続するという簡単な工程で行える。したがって、製造コストも低減できる。
【００１８】
また、第４の工程は、基板の主面に実装した電子部品の電極を、導電部として露出させてもよい。この場合、第１の工程でプリント基板の主面に実装する電子部品は、その端部を覆うように電極を形成したものであるのが望ましい。
【００１９】
また、第１の工程で、電子部品に加えて、基板の主面に導電性のピンを立設し、第４の工程で、第１の工程で基板の主面に立設したピンの銅箔側の端部を、導電部として露出させてもよい。これにより、電極が端部を覆うように形成されていないＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）等の電子部品を基板の主面に実装する場合であっても、ビアが適正に形成できる。
【発明の効果】
【００２０】
この発明によれば、ビアを簡単に形成することができ、且つ不良品の発生頻度を十分に抑えることができる。
【図面の簡単な説明】
【００２１】
【図１】電子部品内蔵基板の断面図である。
【図２】電子部品の外観を示す概略図である。
【図３】電子部品内蔵基板の製造工程を示す図である。
【図４】電子部品内蔵基板の製造工程を示す図である。
【図５】別の電子部品内蔵基板の断面図である。
【発明を実施するための形態】
【００２２】
以下、この発明の実施形態について説明する。
【００２３】
図１は、電子部品内蔵基板の断面図である。この電子部品内蔵基板１は、プリント基板２と、封止層３と、導電層４と、を積層した構成である。
【００２４】
基板２は、第１の主面、および、この第１の主面と反対面である第２の主面のそれぞれに回路パターン（不図示）を形成している。第１の主面が、この発明で言う主面に相当する。この実施形態では、第１の主面が、電子部品２１を実装する実装面である。回路パターンは、基板２の第１の主面にのみ形成されていてもよい。また、基板２は、半導体素子や、コンデンサ等の電子部品２１の電極２１ａを接続するランド２５を第１の主面に形成している。
【００２５】
電子部品２１は、図２に示すように、電極２１ａを両端部に形成している。両端部の電極２１ａは、直接つながっていない。また、各端部の電極２１ａは、端部を覆うように形成している。ランド２５は、実装する電子部品２１の端部（電極２１ａ）が対応する位置に形成している。また、基板２は、図示していないスルーホールにより、第１の主面、および第２の主面に形成している回路パターンを電気的に接続している。
【００２６】
封止層３は、絶縁性の樹脂で構成され、基板２の第１の主面に実装されている電子部品２１を覆って封止する。基板２の第１の主面に実装されている電子部品２１は、封止層３によって埋設している。
【００２７】
導電層４は、封止層３の基板２の第１の主面に当接する面と反対面に形成した回路パターンである。この導電層４は、例えば銅箔４１で形成した回路パターンである。導電層４は、電子部品２１の電極２１ａと電気的に接続している。すなわち、導電層４が形成する回路パターンと、基板２に形成されている回路パターンとは、電子部品２１の電極２１ａを介して電気的に接続している。
【００２８】
以下、この電子部品内蔵基板１の製造方法について説明する。
【００２９】
図３は、電子部品内蔵基板の製造方法を示す図である。
【００３０】
基板２は、上述したように、ランド２５を第１の主面に形成している。まず、はんだを基板２の第１の主面に塗布し、電子部品２１を基板２の実装位置（ランド２５）に載置し、その後、炉にいれてリフローする（図３（Ａ）参照）このリフローにより、電子部品２１が基板２にはんだ付けされる。
【００３１】
なお、基板２には、位置合わせ穴が形成されている。
【００３２】
次に、基板２の第１の主面に対して、はんだ付けした電子部品２１を封止する絶縁性の熱硬化性樹脂でモールドする（図３（Ｂ）参照）。この熱硬化性樹脂が封止層３を形成する。熱硬化性樹脂をモールドする高さは、電子部品２１を覆う高さである。
【００３３】
熱硬化性樹脂の基板２の第１の主面に当接する面と反対面に銅箔４１を積層する（図３（Ｃ）参照）。このとき、位置合わせ台を利用して、熱硬化性樹脂をモールドした基板２と、銅箔４１との位置合わせを行う。位置合わせ台には、図３（Ｃ）に示すように位置合わせピンが立設している。また、基板２、および銅箔４１には、位置合わせピンが対応する位置に、位置合わせ穴が形成されている。基板２を、位置合わせ台に載置する。このとき、位置合わせ台の位置合わせピンを、基板２の位置合わせ穴に通す。そして、熱硬化性樹脂の基板２の第１の主面に当接する面と反対面に銅箔４１を積層する。銅箔４１は、位置合わせ穴に、位置合わせ台の位置合わせピンが通るように載置する。
【００３４】
銅箔４１は、ビアを形成する位置に予めビア穴４２を開けている。このビア穴４２は、基板２の第１の主面に実装した電子部品２１の電極２１ａの位置に合わせた位置に形成している。位置合わせ台の位置合わせピンにより、基板２と、銅箔４１との位置を合わせている。したがって、銅箔４１のビア穴４２は、基板２の第１の主面に実装した電子部品２１の電極２１ａに対向する。
【００３５】
なお、この時点では、基板２の第１の主面にモールドした熱硬化性樹脂は、半硬化状態である。
【００３６】
銅箔４１を、基板２の第１の主面にモールドした熱硬化性樹脂上に積層した後、超鋼金型で銅箔４１を基板２側にプレスする（図４（Ａ）参照）。このとき、銅箔４１が、基板２の第１の主面に実装した電子部品２１に接触する程度までプレスする。これにより、銅箔４１のビア穴４２から、電子部品２１の電極２１ａ上にモールドされている半硬化状態の熱硬化性樹脂が流出する。
【００３７】
ビア穴４２から流出した熱硬化性樹脂を取り除くとともに、デスミア処理により、電子部品２１の電極２１ａ上の樹脂を除去し、電極２１ａを露出させる（図４（Ｂ）参照）。このとき、デスミア液に不溶な銅箔４１が熱硬化性樹脂の基板２の第１の主面に当接する面と反対面を覆っているので、ビア穴４２に対向する箇所の熱硬化性樹脂を取り除いて電極２１ａを露出させることができるとともに、その他の箇所については熱硬化性樹脂を無駄に溶かすことがない。
【００３８】
この後、ホットプレート上に載置し、熱硬化性樹脂を完全に硬化させる。そして、ビア穴４２において、メッキを行い、電極２１ａと銅箔４１とを電気的に接続することによりビアを形成する（図４（Ｃ）参照）。封止層３を形成する熱硬化性樹脂の基板２の第１の主面に当接する面と反対面に貼り付けた銅箔４１に対して、フォトリソ、およびエッチングを行い、所望の回路パターンに形成する（図４（Ｄ）参照）。最後に余分な部分をカットし、図１に示す電子部品内蔵基板１を得る。
【００３９】
このように、ビアをレーザ加工により形成するのではなく、デスミア処理により形成するので、電子部品２１の電極２１ａがレーザ光の照射により損傷することがない。また、基板２の第１主面に実装した電子部品２１の電極２１ａに対して加工を施すのではなく、基板２の第１主面に実装した電子部品２１をモールドした樹脂上に載置する銅箔４１に予めビア穴４２を開けているだけであるので、基板２の第１主面に実装する電子部品２１の電極２１ａに対する加工不良も生じない。したがって、不良品の発生頻度を十分に抑えられる。また、レーザ加工を必要としないので、生産コストも低減できる。また、デスミア処理は、従来より、熱硬化性樹脂をモールドしたときに、余分な樹脂を取り除くために行っている工程であり、製造において工程数を増加させるものでもない。
【００４０】
また、厚み出しプレスにより、銅箔４１と、電子部品２１の電極２１ａとの距離を十分に短くすることができるので、ビアのアスペクト比を小さくできる。これにより、ビアによる電気的接続の信頼性を向上させることができる。
【００４１】
なお、上記の説明では、銅箔４１を所望の回路パターンに形成した後に、カットするとしたが、熱硬化性樹脂を完全に硬化させた後であれば、上記以前のタイミングであってもよい。
【００４２】
次に、この発明の別の実施形態にかかる電子部品内蔵基板の製造方法について説明する。この例にかかる電子部品内蔵基板１は、図５に示すように、電子部品２１は、電極２１ａが端部を覆うように形成されていない、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）等の電子部品である。電子部品２１の電極２１ａは、基板２の第１の主面側に対向している。
【００４３】
この電子部品内蔵基板１は、基板２に形成した回路パターンに電気的に接続した導電性のピン５を基板２の第１の主面に立設している。そして、導電層４が形成する回路パターンと、基板２に形成されている回路パターンとは、このピン５を介して電気的に接続している点で、上述した例と異なる。ピン５は、例えば、Ｃｕ、Ａｇ、Ｎｉ−ＣｒめっきされたＣｕ，やリフロー温度よりも高融点をもつはんだ（一般的なＰｂフリーはんだのリフローに耐える融点（２４５℃程度）をもつはんだ）である。また、その形状は、円柱、角柱、Ｔ字型などであればよい。
【００４４】
この電子部品内蔵基板１も上述したものと、ほぼ同様の製造工程により製造される。異なる点を、以下に示す。
【００４５】
電子部品２１をはんだ付けにより基板２の第１主面に実装するときに、ピン５についても基板２の第１主面に実装する。基板２の第１主面に実装したピン５の高さは、この基板２の第１主面に実装した電子部品２１の高さよりも高い。
【００４６】
また、電子部品２１、およびピン５をモールドした熱硬化性樹脂の基板２の第１の主面に当接する面と反対面に積層する銅箔４１には、基板２の第１の主面に実装したピン５の端部が対応する位置に、ビア穴４２が予め形成されている。
【００４７】
そして、デスミア処理では、基板２の回路パターンに電気的に接続されている導電部として、ピン５の銅箔４１側の端部を露出させ、銅箔４１とピン５の端部とをメッキにより電気的に接続する。
【００４８】
したがって、電子部品２１が、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）等の電子部品であっても、上述したものと同様に、ビアを簡単に形成することができ、且つ不良品の発生頻度を十分に抑えることができる。
【符号の説明】
【００４９】
１…電子部品内蔵基板
２…基板
３…封止層
４…導電層
５…ピン
２１…電子部品
２１ａ…電極
２５…ランド
４１…銅箔
４２…ビア穴
【図１】
2013239655.tif 000003
【図２】
2013239655.tif 000004
【図３】
2013239655.tif 000005
【図５】
2013239655.tif 000006
【図４】
2013239655.tif 000007