(57)【要約】【課題】発光特性を良好に確保することを可能とする素子構造からなる半導体発光素子、表示装置および半導体発光素子の製造方法を提供する。【解決手段】半導体発光素子１は、発光層が、ｎ型半導体層１２、絶縁体である中間層１３およびｐ型半導体層１４が同順にて積層された構成をなし、当該発光層は、貼り合わせ界面Ｘにて貼り合わされてなる構造とされるとともに、ｎ型半導体層１２からｐ型半導体層１４、ないしはｐ型半導体層１４からｎ型半導体層１２への少数キャリアの注入は、絶縁体である中間層１３を介した量子力学的トンネリングによるものとされる。【選択図】図１
2013239523.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型半導体層、絶縁体である中間層およびｐ型半導体層が同順に積層された構成をなす発光層を備え、
前記発光層は、前記中間層における前記ｎ型半導体層と前記ｐ型半導体層とのそれぞれの界面を含めて、前記ｎ型半導体層と前記ｐ型半導体層との間に位置する界面のいずれかにおいて貼り合わされてなる構造である、
ことを特徴とする半導体発光素子。
【請求項２】
前記中間層の層厚は、１５ｎｍ以上３０ｎｍ以下である、
ことを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記ｐ型半導体層は、ＺｎＯ系半導体化合物からなる半導体材料により構成されている、
ことを特徴とする請求項１または２に記載の半導体発光素子。
【請求項４】
前記ｎ型半導体層は、ＺｎＯからなる半導体材料により構成されている、
ことを特徴とする請求項３に記載の半導体発光素子。
【請求項５】
前記発光層は、前記ｎ型半導体層と前記中間層との界面において貼り合わされてなる構造である、
ことを特徴とする請求項３又は４に記載の半導体発光素子。
【請求項６】
前記ｎ型半導体層は、非晶質基板上に陰極を介して形成されている、
ことを特徴とする請求項３ないし５の何れか１項に記載の半導体発光素子。
【請求項７】
前記ｎ型半導体層は、半導体材料とn型不純物とを含む結晶粉体の焼結体からなり、基板として用いられている、
ことを特徴とする請求項３ないし５の何れか１項に記載の半導体発光素子。
【請求項８】
前記中間層は、ＭｇＯからなる絶縁材料により構成されている、
ことを特徴とする請求項３ないし７の何れか１項に記載の半導体発光素子。
【請求項９】
前記貼り合わされてなる界面は、酸素プラズマ処理がなされている、
ことを特徴とする請求項１ないし８の何れか１項に記載の半導体発光素子。
【請求項１０】
青色光から紫外光の波長域の励起光を発光する半導体発光層を有する背面板と、
前記励起光によって可視光領域の蛍光を発する蛍光体が、画素単位として、基板の主面上に行列状に配されてなり、当該基板の主面には、前記半導体発光層の発光駆動を制御する薄膜トランジスタが前記画素単位に一対一に対応して形成されており、これら薄膜トランジスタの各ドレイン電極に接続した透光性導電性材料からなる各画素電極と、前記画素単位をなす各蛍光体とが、前記基板の主面に向かう平面視において重なる形で、前記基板を挟んで対向配置されてなる前面板と、を備え、
前記背面板と前記前面板とは、前記半導体発光層と前記画素電極とが接合されて一体とされてなり、
前記背面板の前記前面板とは反対側の主面には電極が形成されており、当該電極、前記半導体発光層および前記画素電極とにより構成される半導体発光素子の素子構造は、請求項１ないし９の何れか１項に記載の半導体発光素子の素子構造とされる、
ことを特徴とする表示装置。
【請求項１１】
第１基板上に、陰極、ｎ型半導体層を同順に積層形成し、
第２基板上に、陽極、ｐ型半導体層を同順に積層形成し、
前記ｎ型半導体層および前記ｐ型半導体層の少なくとも何れかの層上に、中間層を形成して、前記ｎ型半導体層を有する第１積層体、および前記ｐ型半導体層を有する第２積層体となし、
前記第１積層体と前記第２積層体とを貼り合わせて、前記ｎ型半導体層、前記中間層および前記ｐ型半導体層が同順に積層された構成をなす発光層を形成する、
ことを特徴とする半導体発光素子の製造方法。
【請求項１２】
ｎ型半導体層をなす焼結体を形成し、
基板上に、陽極、ｐ型半導体層を同順に積層形成し、
前記ｎ型半導体層および前記ｐ型半導体層の少なくとも何れかの層上に、中間層を形成して、前記ｎ型半導体層を有する第１積層体、およびｐ型半導体層を有する第２積層体となし、
前記第１積層体と前記第２積層体とを貼り合わせて、前記ｎ型半導体層、前記中間層および前記ｐ型半導体層が同順に積層された構成をなす発光層を形成する、
ことを特徴とする半導体発光素子の製造方法。
【請求項１３】
前記中間層を形成した後に、前記貼り合わせる表面に対して、酸素を含むプラズマを照射して表面処理を施し、
前記表面処理を施した後に、前記貼り合せを行う、
ことを特徴とする請求項１１または１２に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子、半導体発光素子を用いた表示装置、および半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
半導体発光素子は、発光層を構成する物質のバンドギャップエネルギーに応じた発光特性を示す。そこで、特定の波長領域に対応するバンドギャップエネルギーを有する各種半導体化合物が発光素子の材料として期待されるとともに、製品化に向けて研究・開発がなされている。例えば、ＺｎＯ系半導体化合物もその一つであり、青色光から紫外光の発光波長領域に対応した発光素子の材料として注目を集めている。
【０００３】
半導体発光素子は、少なくとも、ｐｎ接合をなすｎ型半導体層およびｐ型半導体層を有する発光層を備えた素子構造からなり、その発光特性は、発光層の結晶性に大きく依存する。そこで、発光層の結晶性を向上させる目的から、格子整合性が良好な基板を選択し、スパッタリング法などの気相成長法を用いて、当該基板上にｎ型半導体層およびｐ型半導体層を原子層レベルで制御して積層成長させた素子構造が開示されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２７３４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、スパッタリング法などの気相成長法を用いて発光層を積層成長させる場合、積層界面に表面ダメージが生じて、当該界面の平滑性を低下させるとともに、その上に成長させる層が結晶欠陥を多く含んだものとなることがある。当該表面ダメージがｐｎ接合界面に生じると、整流特性を低下させる要因となるとともに、その上に積層させるｎ型半導体層またはｐ型半導体層の結晶性を低下させる要因となり、発光特性の悪化を招来する結果となる。
【０００６】
本発明は、以上の課題に鑑みてなされたものであって、発光特性を良好に確保することが可能な半導体発光素子、表示装置および半導体発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一態様に係る半導体発光素子は、ｎ型半導体層、絶縁体である中間層およびｐ型半導体層が同順に積層された構成をなす発光層を備え、前記発光層は、前記中間層における前記ｎ型半導体層と前記ｐ型半導体層とのそれぞれの界面を含めて、前記ｎ型半導体層と前記ｐ型半導体層との間に位置する界面のいずれかにおいて貼り合わされてなる構造である。
【発明の効果】
【０００８】
本発明の一態様に係る半導体発光素子は、発光層が貼り合わせ構造をなしており、ｎ型半導体層を含む積層体とｐ型半導体層を含む積層体とが貼り合わされてなるものである。そのため、ｎ型半導体層およびｐ型半導体層は、それぞれの層を個別に積層成長させるなどして形成した後に貼り合わせることが可能である。その結果、ｎ型半導体層およびｐ型半導体層は、その結晶性が良好に確保されたものとなる。
【０００９】
また、ｎ型半導体層からｐ型半導体層、ないしはｐ型半導体層からｎ型半導体層への少数キャリアの注入は、絶縁体である中間層を介した量子力学的トンネリングによるものとされる。そのため、中間層が有するｎ型半導体層とｐ型半導体層とのそれぞれの界面（以下、ｐｎ接合界面ともいう）におけるキャリア再結合電流の発生を抑制することが可能となる。
【００１０】
以上の素子構成を採用することにより、本発明の一態様に係る半導体発光素子は、発光特性を良好に確保することを可能とする。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１に係る半導体発光素子の素子構造を示す模式的な断面図である。
【図２】本発明の実施形態１に係る半導体発光素子の素子構造を示す模式的な断面図である。
【図３】（ａ），（ｂ）は、本発明の実施形態１に係る半導体発光素子の製造方法を説明するための素子構造の模式的な断面図である。
【図４】本発明の実施形態１に係る半導体発光素子の製造方法を説明するための工程図である。
【図５】本発明の実施形態２に係る半導体発光素子の製造方法を説明するための工程図である。
【図６】本発明の実施形態３に係る半導体発光素子の素子構造を示す模式的な断面図である。
【図７】本発明の実施形態３に係る半導体発光素子における電流電圧特性を示すものである。
【図８】（ａ）は、本発明の実施形態３に係るn型半導体層（ＺｎＯ層）の表面を酸素プラズマ処理した後の表面分析結果であり、（ｂ）は、本発明の実施形態３に係るｐ型半導体層（ＺｎＮｉＯ層）の表面を酸素プラズマ処理した後の表面分析結果である。
【図９】本発明の実施形態３に係る中間層（ＭｇＯ層）の表面を酸素プラズマ処理した後の表面分析結果である。
【図１０】本発明の実施形態３に係る半導体発光素子における電流電圧特性を示すものである。
【図１１】本発明の実施形態１，３に係る半導体発光素子における発光効率の比較結果を示すものである。
【図１２】本発明の実施形態３に係る半導体発光素子における中間層の層厚に対する電流電圧特性の相関を示すものである。
【図１３】本発明の実施形態１，３に係る半導体発光素子における順方向バイアス印加時の電流電圧特性を説明するための図である。
【図１４】本発明の実施形態１，３に係る半導体発光素子における逆方向バイアス印加時の電流電圧特性を説明するための図である。
【図１５】本発明の実施形態４に係る表示装置の構成を示す模式ブロック図である。
【図１６】（ａ）は、本発明の実施形態４に係る表示装置を模式的に示す部分断面図であり、（ｂ）は、本発明の実施形態４に係る表示装置の構成を模式的に示す部分断面図である。
【発明を実施するための形態】
【００１２】
〔本発明の実施形態に至った経緯〕
半導体発光素子の発光特性は、発光層を形成するｎ型半導体層およびｐ型半導体層の結晶性やドーピング性に依存する。そこで、例えば、気相成長法を用いて、一原子層レベルで精密に制御して積層成長させることにより、結晶性の向上を図ることがなされている。
しかしながら、発光層を構成する半導体材料は求められる発光波長に対応して選択されるため、結晶の成長温度・成長速度・配向特性も異なり、基板を含めた異種組成物間における格子整合性の大きさも異なる。そのため、積層界面において良好に結晶成長がなされないために、当該積層界面の平滑性が確保されず、当該積層界面近傍における下地層の結晶性をも悪化させる場合があり、また、例えばスパッタリング法などを用いた場合には、積層界面において良好に結晶化せずに、当該積層界面に欠陥などの表面ダメージを残す結果を招来することがある。
【００１３】
また、同一材料からなる層を積層成長させる過程において、層厚の増加に伴い結晶性は向上する傾向を示す。しかしながら、積層界面ないしは成長界面の平滑性や結晶性についていえば、積層させた後に熱処理などの方法にて結晶性を向上させる方法を採用せざるを得ない。そこで、熱処理を施すことにより、積層界面ないしは成長界面の平滑性などが改善されたとしても、熱処理における処理温度によっては、例えば基板が非晶質基板であれば軟化するという不具合や、下地層となる半導体層のドーピング性が低下する不具合などが生じる場合がある。
【００１４】
上記のように、気相成長法を用いることは、積層させる層の結晶性を確保する上で有効な手段ではあるが、積層界面の悪化は、当該積層界面がｐｎ接合界面であれば、発光特性に与える影響が大きい。そのため、当該問題は解消されるべきであるが、例えば、高品質の結晶を得ることが比較的困難とされる半導体材料を用いる場合には、ある程度の積層界面の悪化は規定済みとして、層厚を大きくすることにより、積層させる層の結晶性を確保することを第一としているのが現状である。
そこで、本発明者等は、ｐｎ接合界面の平滑性や結晶性を良好に確保しつつ、発光層の結晶性をも確保することが可能な素子構造について鋭意検討した。検討過程において、ｐｎ接合界面は、ｎ型半導体層とｐ型半導体層とを機械的に接触させたものでも、比較的良好な整流特性を示すという知見を得た。当該知見に基づき、ｐｎ接合をなすｎ型半導体層とｐ型半導体層とは、貼り合わせてなる素子構造とすることが有用であるという第一の帰結に至った。
しかしながら、ｎ型半導体層とｐ型半導体層とを直接貼り合わせてｐｎ接合を形成すると、整流特性は比較的良好であるが、キャリア注入性を良好に確保できないという問題が生じた。当該問題は、貼り合わせ界面に何らかの欠陥準位ないしは不純物準位が形成されていることに起因していると推定した。そして、ｎ型半導体層とｐ型半導体層との間に絶縁体である中間層を介層して、当該中間層が有するｎ型半導体層およびｐ型半導体層とのそれぞれの界面（以下、ｐｎ接合界面ともいう）を含む、ｎ型半導体層とｐ型半導体層との間に位置するいずれかの界面にて貼り合わせてなる素子構造とすることが有用であるという第二の帰結に至った。
［本発明の一態様の概要］
本発明の一態様に係る半導体発光素子は、ｎ型半導体層、絶縁体である中間層およびｐ型半導体層が同順に積層された構成をなす発光層を備え、前記発光層は、前記中間層における前記ｎ型半導体層と前記ｐ型半導体層とのそれぞれの界面を含めて、前記ｎ型半導体層と前記ｐ型半導体層との間に位置する界面のいずれかにおいて貼り合わされてなる構造である。
【００１５】
上記［本発明の実施形態に至った経緯］にて説明したごとく、発光層は、貼り合わせ構造をなしている。ここで、貼り合わせとは、気相成長法による積層構造とは異なり、ｎ型半導体層、ｐ型半導体層を個別に製造した後に、界面を介して両者を結合させたものを指す。また、貼り合わせがなされる界面は、例えば、機械的結合をなしているものとされる。当該貼り合せ構造を採用することにより、例えば、気相成長法を用いて、異なる基板上にｎ型半導体層とｐ型半導体層とをそれぞれ積層成長させた後に貼り合わせることが可能となる。その結果、ｐｎ接合界面上にｎ型半導体層ないしはｐ型半導体層を積層成長させる際に生じる表面ダメージの発生を回避できるとともに、発光層を構成するｎ型半導体層およびｐ型半導体層の結晶性を確保することが可能となる。
【００１６】
なお、詳細に述べれば、本願における貼り合わせとは、個別に積層形成した積層体同士を、それぞれの積層体の積層表面において当接させて一の積層体となすことをいう。また、本願における機械的結合とは、貼り合わせをなす表面同士において、一方の表面の凹部に他方の表面の凸部の少なくとも一部が入り込んで固着ないし溶着することによる結合をいう。他方、化学的結合とは、共有結合や水素結合による結合をいい、例えば、気相成長法などを用いて結晶成長させた界面における結合状態をさすものとして、機械的結合とは区別される。さらにいえば、分子間力（ファン・デル・ワールス力）による結合である物理的結合とも異なる。但し、本願において、貼り合わせ界面における結合状態を、機械的結合、化学的結合および物理的結合の３区分に従い特定するのは、積層成長させた界面ではなく、貼り合わせによる界面であることを明確にするためである。そのため、機械的に結合させた領域中において、局所的に化学的結合や物理的結合をなしている領域があることを排除するものではない。
【００１７】
本願における貼り合わせ界面は、例えば、透過型電子顕微鏡による断面観察により、機械的結合をなしていることを反映して、貼り合わせをなしたそれぞれの表面の凹凸形状が不連続に接合した界面として観察されるといえる。
また、絶縁体である中間層は、発光層を構成するｎ型半導体層とｐ型半導体層との間に介層されてなる。ｎ型半導体層からｐ型半導体層へ、ないしはｐ型半導体層からｎ型半導体層への少数キャリアの注入は、量子力学的トンネリングによることになる。貼り合わせ界面に不純物準位ないしは欠陥準位が生じたとしても、当該準位は局在準位といえるため、当該準位に係る波動関数の広がりは、非局在準位に係るものに比して極めて小さい。隣接する準位間を遷移する割合は、当該準位間に係る波動関数の重さなりの大きさによる。そのため、ｎ型半導体層と中間層との界面を貼り合わせ界面とする場合を例にすれば、ｐ型半導体層の価電子帯に存在するホールが、トンネリング効果を介して、ｎ型半導体層の価電子帯に遷移する割合と、貼り合わせ界面の不純物準位ないしは欠陥準位に遷移する割合とは、中間層の層厚をゼロから増加させると、非局在準位である価電子帯間を遷移する割合の方が相対的に増大する関係にあるといえる。よって、ｎ型半導体層とｐ型半導体層とを直接貼り合わせた素子構造に比して、当該不純物準位ないしは欠陥準位を経由するキャリア再結合電流の発生を抑制することが可能となる。
【００１８】
以上の素子構造を採用することにより、本発明の一態様に係る半導体発光素子は、発光特性を良好に確保することを可能とする。
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記中間層の層厚は、１５ｎｍ以上３０ｎｍ以下である。
本発明の一態様に係る中間層は、絶縁体として構成されており、中間層におけるキャリアの移動は量子力学的トンネリングによりなされる。そのため、中間層の層厚は小さいほどキャリアのトンネリング確率は大きくなり良好であるといえる。しかしながら、過度に小さくすると、ｐｎ接合界面に生じるキャリア再結合電流の発生をよりよく抑制できない場合が生じ得る。そのため、中間層の層厚の下限値は、１５ｎｍとすることが良好である。他方、中間層の層厚を過度に大きくすると、キャリアの伝導性を良好に確保できない場合が生じるため、３０ｎｍを層厚の上限値とすることが良好である。
【００１９】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記ｐ型半導体層を構成する半導体材料は、ＺｎＯ系半導体化合物である。
ＺｎＯに代表される、ＺｎＯ系半導体化合物は、高品質な結晶を積層成長させることが比較的困難な物質とされる。ＺｎＯは酸素欠損により容易にｎ型化するため、ｐ型のＺｎＯ系半導体化合物を材料とする層を形成することが特には困難とされる。そのため、基板上に、ｐｎ接合をなすｎ型半導体層とｐ型半導体層とを同順にて積層させることにより、下地層となるｎ型半導体層の結晶性を確保した上で、良好な格子整合性を確保してｐ型半導体層を積層成長させる素子構造が多く採用されている。しかしながら、当該素子構造においても、気相成長法を用いてｐ型半導体層を積層成長させる際にｎ型半導体層とｐ型半導体層との積層界面に表面ダメージが発生すると、ｐｎ接合界面の平坦性や結晶性を良好に確保できず、その上に積層されるｐ型半導体層は結晶欠陥を多く含んだものとなり、高品質なｐ型半導体層を得ることを妨げる事由となる。そこで、本発明の一態様として、ｐｎ接合をなすｐ型半導体層を構成する半導体材料をＺｎＯ系半導体化合物とする構成を採用することは有用である。
【００２０】
具体的には、ＺｎＯ系半導体化合物からなるｐ型半導体層を基板上に積層成長させた後に、貼り合わせることが可能となるため、ｐｎ接合界面の平坦性を良好に確保できる。また、基板上にｐ型半導体層を積層成長させる際、層厚の増加に伴い結晶性は向上する傾向を示すため、例えば、当該結晶性が向上した層領域を用いて、貼り合わすことが可能となり、良好な結晶性を有するｎ型半導体層とｐ型半導体層とにより発光層を形成することができる。
また、半導体発光素子を構成する基板を非晶質基板となす場合においても、例えば、ｎ型半導体層を積層成長させる基板を、半導体発光素子を構成する非晶質基板とすれば、ｐ型半導体層を積層成長させる際に用いる基板を結晶基板とすることができる。その結果、必要とされる処理温度にて熱処理を施してｐ型半導体層を積層成長させて、良好な結晶性を有するｐ型半導体層となすことが可能となる。
【００２１】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記ｎ型半導体層を構成する半導体材料は、ＺｎＯである。
ｐ型半導体層を構成する半導体材料をＺｎＯ系半導体化合物とする場合、ｎ型半導体層を構成する半導体材料は、ｐｎ接合界面に生じるエネルギー障壁の大きさなどを考慮して、適宜、例えば、ＺｎＯ系半導体化合物に属するものから選択すればよい。発光に係る内部量子効率を向上させる観点からいえば、次のように材料選択するのが良好である。ｎ型半導体層はｐ型半導体層に比して結晶性を良好に確保することができるため、キャリア散乱などによる発光に寄与すべきキャリアの損失も少なく、ｎ型半導体層側でのキャリア再結合に係る発光効率は、ｐ型半導体層側のものに比して良好になりやすい。そのため、ｎ型半導体層の結晶性はできる限り良好に確保することが好ましく、混晶化合物とすることなく、ＺｎＯを半導体材料としてｎ型半導体層を構成することが良好である。
【００２２】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記発光層は、前記ｎ型半導体層と前記中間層との界面において貼合わされてなる構造である。
上記したように、ｎ型半導体層側での発光効率は、ｐ型半導体層側のものに比して良好になりやすい。そのため、中間層を介して形成されるｐｎ接合界面においては、ｎ型半導体層側の界面に係る発光効率をより良好に確保することにより、半導体発光素子における光取り出し効率を向上させる態様を選択することは有用であるといえる。そこで、例えば、真空蒸着法にて中間層を形成する場合には、スパッタリング法にて中間層を形成する場合に比して表面ダメージの問題はないともいえるが、中間層を形成する際に生じ得る表面ダメージの影響は、できる限りｐ型半導体層側にのみ与えるものとする。具体的には、ｐ型半導体層上に中間層を形成した後に、当該中間層とｎ型半導体層とを貼り合わせてなる素子構造を採用することが、良好な発光特性を確保する上で有用である。
【００２３】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記ｎ型半導体層は、非晶質基板上に陰極を介して形成されている。
製造コストの低減化を図る観点より、半導体発光素子の基板としては、非晶質基板を用いることが良好な態様の一つであるといえる。しかしながら、非晶質基板を用いた場合、例えば、結晶性やドーピング性を向上させるためにｐ型半導体層に施す熱処理の温度が、３００℃〜８００℃とされて、ガラスの軟化温度を超えたものであるために、当該熱処理を採用し難いという問題があった。本発明の一態様に係る半導体発光素子においては、ｎ型半導体層とｐ型半導体層とを異なる基板上に積層成長させた後に貼り合わせることを可能とする素子構造である。そのため、ｎ型半導体層を積層させる基板を半導体発光素子に用いるものとして非晶質基板とし、ｐ型半導体層を積層成長させる基板は結晶基板とすることにより、必要とされる温度にて熱処理を施しながらｐ型半導体層を形成することが可能となる。その結果、良好な結晶性が確保されたｐ型半導体層となすことが可能となる。
【００２４】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記ｎ型半導体層は、半導体材料とn型不純物とを含む結晶粉体の焼結体からなり、基板として用いられている。
粉体自体の結晶性は、例えば市販されている純度９９．９％以上の試料粉末を用いれば、積層成長が比較的困難とされる半導体化合物を基板上に積層成長させたものの結晶性に比して優れたものといえる。また、基板上に積層成長させる方法を採用しないことにより、例えば、半導体層に対する熱処理により基板が形質変化するなどの不具合の発生を考慮することなく、仮焼き・本焼きといった必要な温度での多段階の熱処理を施して、焼結体の結晶性やドーピング性の向上を図ることが可能となる。
なお、n型半導体層を構成する半導体材料として、例えばＺｎＯを採用した場合には、ＺｎＯは酸素欠損によりn型不純物をドーピングしたのと同様にn型を示す。そのため、本発明においては、酸素欠損も不純物をドープしたものとみなす。
また、焼結体は、圧力を印加して成型した後に焼結させることにより、機械的に自立できる程度の厚みを有するシート状のものとすることが可能である。そのため、n型半導体層を基板として用いることが可能である。その結果、基板を別途必要としないため、より任意に選択される温度にて熱処理を施すことが可能となり、n型半導体層およびその上に積層形成させる層の結晶性の向上を図るための熱処理を効果的に行うことを可能とする。また、n型半導体層を基板として用いるため、基板に係る製造コストを抑制することが可能となる。
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記中間層を構成する絶縁材料は、ＭｇＯである。
【００２５】
本発明の一態様に係る中間層は、ｐｎ接合をなすｎ型半導体層とｐ型半導体層との間に介層されてなり、当該中間層が有するｎ型半導体層およびｐ型半導体層とのそれぞれの界面をｐｎ接合界面とするものである。そのため、当該ｐｎ接合界面において発光した光の一部は、中間層を介して、陽極側ないしは陰極側から取り出しがなされることになり、当該光取り出しの効率を向上させるためには、当該発光に対して透光性を有する材料から中間層を構成することが良好である。例えば、ｎ型半導体層ないしはｐ型半導体層をＺｎＯ系半導体化合物から構成する場合には、当該化合物に係る発光波長に対して透光性を有する絶縁体材料のＭｇＯを選択することが良好である。
【００２６】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記貼り合わされてなる界面は、酸素プラズマ処理がなされている。
上記［本発明の実施形態に至った経緯］にて説明したごとく、ｐｎ接合をなすｎ型半導体層とｐ型半導体層とを貼り合わせる素子構造を採用する場合、貼り合わせ界面に生じる不純物準位ないしは欠陥準位を経由するキャリア再結合電流が生じるために、発光特性の低下を招く問題があった。本発明者等は、当該キャリア再結合電流を誘起する準位の一つが、貼り合わせ界面に付着した炭素に由来するものであるという知見を得た。そこで、本発明の一態様に係る半導体発光素子は、貼り合わせ界面が酸素プラズマ処理を施してなるものとされる。酸素プラズマ処理を施すことにより、貼り合わせがなされる表面に存在する炭素を効果的に除去することが可能となり、貼り合わせ界面に生じる炭素由来の不純物準位の発生を抑制することができる。その結果、発光特性を良好なものとすることが可能となる。
【００２７】
本態様においては、貼り合わせ界面に対して酸素プラズマ処理をなしている。貼り合わせをなす表面に照射されたプラズマ化した酸素は、当該表面に存在する炭素と結合して表面から離脱させる役割を担うが、中には、表面にて酸化物を形成するものもある。そのため、本態様に係る半導体発光素子においては、その貼り合わせ界面の酸素濃度が、酸素プラズマ処理を施してないものに比して大きなものとなり、例えば、酸素濃度の層厚方向における濃度曲線は、貼り合わせ界面を含む界面近傍領域において局所的に酸素濃度が増大した不連続な濃度曲線として観測されると考えられる。また、例えば、１０-4Ｐａ程度（１０-6Ｔｏｒｒ程度）の真空状態で気相成長させた層においても、ｐｎ接合界面をなす積層界面には、炭素不純物が、その濃度として１０モル％程度存在する。しかしながら、本形態においては、その貼り合わせ界面の炭素濃度は、層厚方向に対して界面にて不連続的に低減したものとなり、例えば、０．１モル％ないしはそれ以下のものとすることができる。ここで、表面における酸素濃度や炭素濃度の測定は、例えば、電子プローブマイクロアナリシス（ＥＰＭＡ）などにより行うことができる。
【００２８】
本発明の一態様に係る表示装置は、青色光から紫外光の波長域の励起光を発光する半導体発光層を有する背面板と、前記励起光によって可視光領域の蛍光を発する蛍光体が、画素単位として、基板の主面上に行列状に配されてなり、当該基板の主面には、前記半導体発光層の発光駆動を制御する薄膜トランジスタが前記画素単位に一対一に対応して形成されており、これら薄膜トランジスタの各ドレイン電極に接続した透光性導電性材料からなる各画素電極と、前記画素単位をなす各蛍光体とが、前記基板の主面に向かう平面視において重なる形で、前記基板を挟んで対向配置されてなる前面板と、を備え、前記背面板と前記前面板とは、前記半導体発光層と前記画素電極とが接合されて一体とされてなり、前記背面板の前記前面板とは反対側の主面には電極が形成されており、当該電極、前記半導体発光層および前記画素電極とにより構成される半導体発光素子の素子構造は、本発明の一態様に係る半導体発光素子の素子構造とされる。
【００２９】
本発明の一態様に係る表示装置は、背面板を構成する半導体発光層における発光を励起光として、前面板を構成する蛍光体にて光の三原色のうちの少なくとも一つの色に色変換する色変換型の表示装置である。背面板を構成する半導体発光層は、前面板を構成する画素電極および背面板を構成する電極と接合しており、当該素子構造は、上記した本発明の一態様に係る半導体発光素子の素子構造とされる。そのため、良好な発光特性が確保された背面板とすることが可能であり、例えば、半導体発光層を構成する半導体材料として、ＺｎＯ系半導体化合物を用いた場合にも、良好な発光特性が確保されたものとすることが可能である。
【００３０】
また、n型半導体層を焼結体から構成する場合においては、当該n型半導体層を基板として用いることが可能である。例えば、１００ｍｍ×１００ｍｍのシート状に成型した焼結体を用いれば、前面板とは反対側のn型半導体層の主面に形成する電極を、各画素電極に対する共通電極として機能させることも可能である
以上、本発明の一態様に係る表示装置は、本発明の一態様に係る半導体発光素子を用いた色変換型の表示装置とされることにより、良好な発光特性とされる半導体発光素子を備えた表示装置とすることを可能とする。
【００３１】
本発明の一態様に係る半導体発光素子の製造方法は、第１基板上に、陰極、ｎ型半導体層を同順に積層形成し、第２基板上に、陽極、ｐ型半導体層を同順に積層形成し、前記ｎ型半導体層および前記ｐ型半導体層の少なくとも何れかの層上に、中間層を形成して、前記ｎ型半導体層を有する第１積層体、および前記ｐ型半導体層を有する第２積層体となし、前記第１積層体と前記第２積層体とを貼り合わせて、前記ｎ型半導体層、前記中間層および前記ｐ型半導体層が同順に積層された構成をなす発光層を形成する。
【００３２】
本発明の一態様に係る半導体発光素子の製造方法は、その製造対象を上記した本発明の一態様に係る半導体発光素子とするものである。本態様に係る製造方法においては、第１基板および第２基板を用意して、それぞれの基板上に、異なる製造工程にて、例えば気相成長法を用いてｎ型半導体層およびｐ型半導体層をそれぞれ積層形成する。ｎ型半導体層とｐ型半導体層とを分離して積層形成することにより、基板選択も含めて良好な結晶性を得るための積層成長条件を採用して、それぞれｎ型半導体層およびｐ型半導体層を積層成長させることを可能とする。具体的には、例えば、ｎ型半導体層を積層成長させる際に必要となる熱処理の処理温度は比較的低温（例えば、３００℃程度）であるために、第１基板としては非晶質基板を用いることとし、ｐ型半導体層を積層成長させる際に必要となる熱処理の処理温度は比較的高温（例えば、８００℃程度）であるために、第２基板としては結晶基板を用いる、といった製造条件を採用することが可能となる。
【００３３】
そして、ｎ型半導体層およびｐ型半導体層の少なくとも何れかの層上に、例えば気相成長法を用いて中間層を形成して、ｎ型半導体層を有する第１積層体と、ｐ型半導体層を有する第２積層体となした後、当該第一積層体と第二積層体とを貼り合わせる。貼り合わせる方法としては、単に接触させる方法でもよいが、例えば、貼り合わせの強度を高める観点からは、機械的結合させるべく貼り合わせ表面を加熱して溶接する方法を用いることが良好であり、また、密着性を高めるべく、加圧化において貼り合わせる方法を用いることも良好な方法といえる。
【００３４】
以上、本発明の一態様に係る製造方法を用いることにより、良好な発光特性を有する半導体発光素子を製造することが可能となる。
本発明の一態様に係る半導体発光素子の製造方法は、ｎ型半導体層をなす焼結体を形成し、基板上に、陽極、ｐ型半導体層を同順に積層形成し、前記ｎ型半導体層および前記ｐ型半導体層の少なくとも何れかの層上に、中間層を形成して、前記ｎ型半導体層を有する第１積層体、およびｐ型半導体層を有する第２積層体となし、前記第１積層体と前記第２積層体とを貼り合わせて、前記ｎ型半導体層、前記中間層および前記ｐ型半導体層が同順に積層された構成をなす発光層を形成する。
【００３５】
本発明の一態様に係る半導体発光素子の製造方法は、上記した本発明の一態様に係る半導体発光素子におけるｎ型半導体層を焼結体とするものを製造対象とする。ｎ型半導体層とｐ型半導体層とを分離して形成することにより、基板選択も含めて良好な結晶性を得るための形成条件を採用して、それぞれｎ型半導体層およびｐ型半導体層を形成することを可能とする。具体的には、ｎ型半導体層については、焼結体を作成する工程において仮焼き・本焼きといった必要な温度での多段階の熱処理を施すことが可能であり、ｐ型半導体層については、例えば、焼結体からなるｎ型半導体層を半導体発光素子の基板として用いることとして、ｐ型半導体層を積層成長させる基板については、必要となる熱処理温度が比較的高温（例えば、８００℃程度）であるならば結晶基板を用いて積層成長させる、といった製造条件を採用することが可能となる。
【００３６】
そして、ｎ型半導体層およびｐ型半導体層の少なくとも何れかの層上に、例えば気相成長法を用いて中間層を形成して、ｎ型半導体層を有する第１積層体と、ｐ型半導体層を有する第２積層体となした後、当該第一積層体と第二積層体とを貼り合わせる。貼り合わせる方法としては、単に接触させる方法でもよいが、例えば、貼り合わせの強度を高める観点からは、機械的結合させるべく貼り合わせ表面を加熱して溶接する方法を用いることが良好であり、また、密着性を高めるべく、加圧化において貼り合わせる方法を用いることも良好な方法といえる。
【００３７】
なお、本形態において、陰極の形成は、ｎ型半導体層をなす焼結体を形成した後の工程であれば、特に限定されない。例えば、貼り合わせる前でもよいし、貼り合わせた後でもよい。
以上、本発明の一態様に係る製造方法を用いることにより、良好な発光特性を有する半導体発光素子を製造することが可能となる。
また、本発明の一態様に係る半導体発光素子の製造方法の特定の局面では、前記中間層を形成した後に、前記貼り合わせる表面に対して、酸素を含むプラズマを照射して表面処理を施し、前記表面処理を施した後に、前記貼り合せを行う。
【００３８】
貼り合わせ界面における貼り合わせ強度を確保する方法としては、機械的結合させるべく貼り合わせ表面を加熱して溶接する方法がある。ここで、加熱方法としては、プラズマを照射する方法が、貼り合わせ強度を確保する観点、および、加熱に伴い貼り合わせ界面近傍の層状態が変化することを防止する観点から好ましい方法といえる。なぜなら、貼り合わせる表面ないしはその深さ方向における表面からの微小領域のみを局所的に高温化させることが可能であり、貼り合わせ界面近傍の結晶性やドーピング性を良好に保持することを可能とするからである。
【００３９】
また、プラズマを照射する方法を採用した場合、酸素を含む雰囲気下でプラズマを照射することにより、プラズマ化した酸素が、発光特性を悪化させる原因となる貼り合わせる表面に存在する炭素を除去する作用を示すため、貼り合わせ界面の汚染除去の作業もかねることが可能となる。
以上、酸素を含むプラズマを照射して表面処理を施し後に、当該表面を貼り合せることにより、より良好な発光特性を有する半導体発光素子を製造することが可能となる。
［実施の形態１］
本実施形態に係る半導体発光素子について、図面を用いて説明する。
≪素子構造の構成≫
図１は、本実施形態に係る半導体発光素子を模式的に示す断面図である。半導体発光素子１は、基板１０上に陰極１１、n型半導体層１２、中間層１３、ｐ型半導体層１４および陽極１５が同順で積層された素子構造とされる。また、ｎ型半導体層１２と中間層１３との界面Ｘは、それぞれの層を貼り合わせて形成されている。ここで、n型半導体層１２、中間層１３およびｐ型半導体層１４から構成される積層体が、本願の発光層に該当する。
なお、本実施形態では、貼り合わせ界面Ｘは、ｎ型半導体層１２と中間層１３との界面とされるが、これに限定されない。例えば、図２に示すように、中間層１３が貼り合わせ界面Ｘを有する形態でもよく、中間層１３とｐ型半導体層１４との界面を貼り合わせ界面とする形態でもよい。
＜基板＞
基板１０は、半導体発光素子１の背面基板としての役割を担う。
基板１０は、非晶質基板からなる。非晶質基板としては、例えば、ガラス基板を用いることができる。基板１０の厚みは、機械的に自立できる程度の厚みがあれば特に限定されないが、例えば適度に弾性を有した形態とするのであれば、０．５mm程度とすることができる。
＜陰極＞
陰極１１は、半導体発光素子１の発光を駆動させる電極の役割を担うものであるが、本実施形態では、陽極１５側から光取り出しがなされるため、反射部材としての役割も担うものとすることが望ましい。
陰極１１は、反射部材としての役割も担うものとする場合には、金属材料として、例えばＭｏ（モリブデン）、Ａｌ（アルミニウム）などから構成することができる。勿論、反射部材としての役割を担う構成は必須ではなく、例えば、透光性導電性材料から構成することも可能であり、例えばＩＴＯ（酸化インジウムスズ）から構成することができる。
＜ｎ型半導体層＞
ｎ型半導体層１２は、キャリアとなる電子を生成して、ｐ型半導体層１４へ注入する役割を担う。
ｎ型半導体層１２は、半導体材料とｎ型不純物を含む半導体化合物から構成される。具体的な半導体材料は、特に限定されないが、例えば、紫外領域から青色領域に属する発光波長を求めるのであれば、ＺｎＯ（酸化亜鉛）などのＺｎＯ系半導体化合物を選択することが可能である。
また、ｎ型不純物についても、特に限定されず、選択される半導体材料に対応して適宜公知のものを用いることが可能である。例えば、半導体材料としてＺｎＯを選択した場合には、n型不純物としては、Ｇａ、Ｉｎなどの公知の不純物を用いればよく、結晶性を良好に確保する観点からは、例えば、できる限りイオン半径がＺｎに近いＧａを用いることが良好である。
なお、ＺｎＯは酸素欠損して結晶化しやすく、n型半導体となりやすい。そのため、n型不純物を別途含有させることは必須の構成要素ではなく、本発明においては酸素欠損も不純物をドープしたものとみなすが、酸素欠損が多く発生すると、ＺｎＯ結晶の結晶性の低下に繋がるため、酸素欠損の発生を抑制した形で、n型不純物を別途含有させることが良好である。
＜中間層＞
中間層１３は、中間層１３が有するｎ型半導体層１２およびｐ型半導体層１４との界面（ｐｎ接合界面）におけるキャリア再結合電流の発生を抑制する役割を担う。
中間層１３は、絶縁体とされる。構成する材料は絶縁材料であれば、特に限定されないが、発光波長に対して透光性を有する材料から構成することが良好である。例えば、ｎ型半導体層１２およびｐ型半導体層１４を構成する半導体材料がＺｎＯ系半導体化合物であれば、紫外領域から青色領域に属する発光波長に対して透光性を有する絶縁材料であるＭｇＯを選択することが良好である。
中間層１３は、絶縁体とされることから、ｎ型半導体層１２とｐ型半導体層１４との間のキャリア移動は、量子力学的トンネンリングによることになる。そのため、中間層１３の層厚は、トンネリング効果が十分に生じるものとすることが望ましく、例えば、３０ｎｍ以下とすることが良好である。また、中間層１３の層厚を過度に小さくすると、キャリア再結合電流の発生をよりよく抑制できない場合が生じ得る。そのため、下限値は、１５ｎｍとすることが良好である。
＜ｐ型半導体層＞
ｐ型半導体層１４は、キャリアとなる正孔を生成し、ｎ型半導体層１２に注入する役割を担う。
【００４０】
ｐ型半導体層１４は、半導体材料とｐ型不純物を含む半導体化合物から構成される。具体的な半導体材料は、特に限定されないが、例えば、本実施形態においては、陽極１５側から光取り出しをなすため、光取り出し効率を向上させる目的で、n型半導体層１２を構成する半導体材料のバンドギャップエネルギーと同一ないしはそれ以上の半導体材料からｐ型半導体層１４を構成することが良好である。当該目的においては、例えば、n型半導体層１２をＺｎＯから構成する場合、ｐ型半導体層１４は、ＺｎＯ系半導体化合物から構成することが良好である。具体的には、ＺｎＯから構成してもよいし、ＮｉＯ（酸化ニッケル）、ＺｎサイトをＮｉにて部分的に置換させたＺｎＮｉＯ混晶、ＮｉＯとＺｎＯとの混合体、ないしはＮｉＯ層とＺｎＯ層からなる構成のうちのいずれかを任意に選択することができる。ＮｉＯ以外にもＭｇＯ（酸化マグネシウム）などを選択してもよいが、ＮｉＯはｐ型の性質を示しやすい半導体化合物であるため、ｐ型半導体層１４における正孔生成効率の観点からはＭｇＯよりもＮｉＯを選択することが望ましい。
【００４１】
なお、例えば半導体材料としてＺｎＮｉＯを採用する場合には、Ｎｉはｐ型不純物としての役割も担うものである。
ｐ型半導体層１４は、公知のｐ型不純物が含有されたものとされる。例えば、ｐ型半導体層１４をＺｎＯから構成する場合、ｐ型不純物としては、ＮｉやＣｕをはじめとする３ｄ電子を最外殻に持ち４ｓ軌道よりも３ｄ軌道のエネルギーレベルが高い元素を採用することが可能である。また、Ｏ（酸素）とイオン半径が同程度のＮ（窒素）をｐ型不純物として、同時ドーピング効果を生じさせるために、Ｇａ、ＩｎおよびＡｌのうち少なくともいずれか１種とともに含有させることも可能である。
ｐ型半導体層１４の層厚は、特に限定されるものではないが、層厚の増加に伴う積層成長に係る結晶性の向上と、層厚の増加に伴う光取出し効率の低下との調和の観点からは、ｐ型半導体層１４の層厚は、１００nm以上４００nm以下とすることが望ましい。
＜陽極＞
陽極１５は、陰極１１と一対の電極をなして半導体発光素子１の発光を駆動させる電極の役割を担うものであるが、本実施形態では、陽極１５側から光取り出しをなすため、陽極１５は透光部材としての役割も担う。
【００４２】
陽極１５は、電極および透光部材の役割を果たすために透光性導電性材料から構成される。具体的には、ＩＴＯやＩＺＯ（酸化インジウム亜鉛）などから構成することが可能である。
≪半導体発光素子の製造方法≫
図１に示す本実施形態に係る半導体発光素子の製造方法について、図面を用いて説明する。ここで説明する製造方法は、本発明の実施形態に係る半導体発光素子の製造方法であり、図１に示す半導体発光素子１を代表させて説明することにする。
【００４３】
＜概要＞
図３は、本発明の実施形態に係る半導体発光素子の製造方法を説明するための素子構造の模式断面図である。図３（ａ）に示すように、本発明の実施形態に係る半導体発光素子の製造方法は、第１基板１０’上に陰極１１’、ｎ型半導体層１２’を積層して第１積層体２０を形成し、第２基板１６’上に陽極１５’、ｐ型半導体層１４’、中間層１３’を積層して第２積層体３０を形成した後に、第１積層体２０と第２積層体３０とを貼り合わせることにより、貼り合わせ界面Ｘを有する半導体発光素子１を製造する（図３（ｂ））。
【００４４】
図４は、本発明の実施形態に係る半導体発光素子の製造方法を説明する工程図である。図４に示すように、製造工程は、第１積層体形成工程（ステップＳ１Ａ）・第２積層体形成工程（ステップＳ１Ｂ）、貼り合わせ工程（ステップＳ２）の流れにて構成される。第１積層体形成工程は、第１基板準備工程（ステップＳ１Ａ−１）、陰極形成工程（ステップＳ１Ａ−２）、ｎ型半導体層形成工程（ステップＳ１Ａ−３）の流れにて構成され、第２積層体形成工程は、第２基板準備工程（ステップＳ１Ｂ−１）、陽極形成工程（ステップＳ１Ｂ−２）、ｐ型半導体層形成工程（ステップＳ１Ｂ−３）、中間層形成工程（ステップＳ１Ｂ−４）の流れにて構成される。
【００４５】
なお、中間層の形成工程は、ステップＳ１Ａ−３のあとステップＳ１Ａ−４として、Ｓ１Ａ側の工程に導入してもよい。
以下、各製造工程について説明する。
＜第１積層体形成工程＞
（第１基板準備工程）
ガラスなどの非晶質材料からなる第１基板１０’を準備する。
【００４６】
(陰極形成工程)
第１基板１０’上に、真空蒸着法またはスパッタリング法を用いて、厚み１００ｎｍ程度となるＭｏなどの金属材料から構成される陰極１１’を形成する。
（ｎ型半導体層形成工程）
陰極１１’上に、例えば、スパッタリング法などを用いて、厚み１μｍ程度となる所定の半導体化合物から構成されるｎ型半導体層１２’を形成する。
スパッタリング法を用いてｎ型半導体層１２’を形成する場合、ｎ型半導体層を構成する半導体材料の組成比およびｎ型不純物のドーピング比が同一となるように制御されたターゲットを用意して積層成長させる。ここで、ｎ型半導体層の半導体材料をＺｎＯとし、ｎ型不純物としてＧａを用いる場合、ＺｎＯ中にＧａを１モル％程度含有させたターゲットを用いることになる。また、ｎ型半導体層をＺｎＯから構成する場合には、酸素欠損させるべく、還元雰囲気ないしは低酸素分圧にて積層成長させてｎ型化させることも可能である。
【００４７】
＜第２積層体形成工程＞
（第２基板準備工程）
ガラスなどの非晶質材料からなる第２基板１６’を準備する。
製造コストを考慮すれば、非晶質基板を用いることが良好であるが、結晶基板を用いるものとしてもよい。図１に示す半導体発光素子１においては、第１基板１０’を基板１０とするものである。そのため、第２基板１６’を結晶基板として、ｐ型半導体層１４’を積層成長させる際に格子整合性を確保するとともに、例えば、ガラス転移温度を超える８００℃といった温度にて熱処理を施すものとすることも可能である。そして、例えば、貼り合わせ工程の後に、第２基板１６’をエッチングなどにより除去するものとする。
【００４８】
（陽極形成工程）
第２基板１６’上に、真空蒸着法またはスパッタリング法を用いて、厚み１００ｎｍ程度となるＩＴＯなどの透明導電性材料から構成される陽極１５’を形成する。
（ｐ型半導体層形成工程）
陽極１５’上に、例えば、スパッタリング法などを用いて、層厚１００ｎｍ以上４００ｎｍ以下となる所定の半導体化合物から構成されるｐ型半導体層１４’を形成する。
【００４９】
スパッタリング法を用いてｐ型半導体層１４’を形成する場合、ｐ型半導体層を構成する半導体材料の組成比およびｐ型不純物のドーピング比が同一となるように制御されたターゲットを用意して積層成長させる。ここで、ｐ型半導体層の半導体材料をＺｎＯとし、ｐ型不純物としてＮを用いる場合、ＡｌＮ、ＧａＮないしＩｎＮのうちの少なくとも１種をＺｎＯ中に１モル％程度含有させたターゲットを用いることがよい。なぜなら、同時ドーピング効果を生じさせることが可能となり、低温（６００℃以下）において十分にドーピング効率が良好なｐ型半導体層を積層成長させることが可能となるからである。また、ｐ型半導体層をＺｎＯから構成する場合には、酸素雰囲気下における酸素分圧を精密に制御して積層成長させることになる。
【００５０】
（中間層形成工程）
ｐ型半導体層１４’上に、例えば、真空蒸着法などを用いて、層厚１５ｎｍ以上３０ｎｍ以下となる絶縁材料から構成される中間層１３’を形成する。
真空蒸着法以外にも、スパッタリング法などの気相成長法を用いることが可能であるが、積層界面の表面ダメージの発生をできる限り回避する観点からは、真空蒸着法を採用することが良好である。
【００５１】
＜貼り合わせ工程＞
第１積層体形成工程にて形成した第１積層体２０と、第２積層体形成工程にて形成した第２積層体３０とを、ｎ型半導体層１２’と中間層１３’との表面を当接させて貼り合わせる。貼り合わせる方法は、単なる機械的接触させる方法でもよいが、貼り合わせ強度を持たせるために、例えば、プラズマによる加熱方法を用いて機械的結合させる方法を採用することが良好である。プラズマによる加熱方法を用いる場合であれば、例えば、第１積層体２０および第２積層体３０を平行平板型のＲＦ（高周波）プラズマ発生装置におけるＲＦが重畳される電極側に配置して、貼り合わせる表面をプラズマ処理することになる。
【００５２】
＜その他＞
貼り合わせ工程を経て、図３（ｂ）に示す半導体発光素子１が製造される。ここでは、第２基板１６が陽極１５上に形成されたものとされる。第２基板１６が、例えば非晶質基板とされるために、発光波長に対して透過性を有するものであれば、陽極１５側からの光取り出しの効率を低下させるものとはならない。そのため、第２基板１６を除去せずに半導体発光素子１とすることが可能である。しかしながら、第２基板１６が、例えば結晶基板とされるために、発光波長に対して吸収性を有するものであるならば、公知のドライエッチングないしはウエットエッチングを用いて除去することになる。
［実施の形態２］
本実施形態に係る半導体発光素子における実施形態１とは異なる構成部分について説明する。
本実施形態の半導体発光素子は、実施形態１のものと素子構成は同じであるが、貼り合わせ界面Ｘが酸素プラズマ処理を施したものとされる。そのため、素子構造は、図１で示したものと同様であり、上記≪素子構造の構成≫の記載と同一の内容から構成することが可能である。
実施形態１と異なる要素は、図１における貼り合わせ界面Ｘが酸素プラズマ処理を施したものとされる点のみであり、製造過程において、貼り合わせる表面に対して酸素を含むプラズマを照射して表面処理を施すことにより実現される。そのため、以下では、製造方法のみを図面を用いて説明する。
【００５３】
≪半導体発光素子の製造方法≫
本実施形態に係る半導体発光素子の製造方法について、図面を用いて説明する。ここで説明する製造方法は、本発明の実施形態に係る半導体発光素子の製造方法である。
図５は、本発明の実施形態に係る半導体発光素子の製造方法を説明する工程図である。図４と異なるのは、図４における第１積層体形成工程（ステップＳ１Ａ）・第２積層体形成工程（ステップＳ１Ｂ）と貼り合わせ工程（ステップＳ２）の間に、表面処理工程（ステップＳ１２）がある点である。そのため、表面処理工程以外の工程については、実施形態１における≪半導体発光素子の製造方法≫の記載と同一の内容から構成することが可能である。
なお、中間層形成工程は、ステップＳ１Ａ−３のあとステップＳ１Ａ−４として、Ｓ１Ａ側の工程に導入してもよい。
以下、表面処理工程のみについて説明する。
＜表面処理工程＞
第１積層体２０および第２積層体３０を平行平板型のＲＦ（高周波）プラズマ発生装置におけるＲＦが重畳される電極側に配置する。酸素ガスを装置内に導入して、酸素雰囲気下においてプラズマを発生させることにより、酸素プラズマを貼り合わせる表面に対して照射して表面処理する。その結果、当該表面に存在する炭素を除去することができる。
なお、表面処理工程においてプラズマ処理を行うため、貼り合わせ方法としてプラズマ加熱を用いた機械的結合による方法を採用するのであれば、同一工程とすることが可能である。
［実施の形態３］
本実施形態に係る半導体発光素子における実施形態１，２とは異なる形態について、図面を用いて説明する。
≪素子構造の構成≫
図６は、本実施形態に係る半導体発光素子を模式的に示す断面図である。半導体発光素子１は、陰極１１、n型半導体層１２、中間層１３、ｐ型半導体層１４および陽極１５が同順で積層された素子構造とされる。また、ｎ型半導体層１２と中間層１３との界面Ｘは、それぞれの層を貼り合わせて形成されている。ここで、n型半導体層１２、中間層１３およびｐ型半導体層１４から構成される積層体が、本願の発光層に該当する
実施形態１と異なる要素は、基板１０が構成要素とされず、n型半導体層１２が基板として用いられる点である。その他の構成要素については、実施形態１と同様に構成することが可能であるので、n型半導体層１２についてのみ説明する。
＜n型半導体層＞
n型半導体層１２は、粉体を焼結させた焼結体から構成される。粉体は、n型半導体層１２を構成する半導体材料およびn型不純物を含む結晶粉末の混合体である。半導体材料およびｎ型不純物は、特に限定されず、公知のものを用いることが可能であるが、例えば、半導体材料としてＺｎＯを選択した場合には、Ｚｎとイオン半径が同程度のＧａなどを含有させることが可能である。
【００５４】
焼結体は、例えば、加圧成型した後に焼結させることにより、十分な剛性を有する機械的に自立したシート状のものとすることが可能である。また、当該シート状の形状としては、１００ｍｍ×１００ｍｍ×０．５ｍｍ程度のサイズのものとすることが可能である。そこで、本実施形態においては、当該シート状に成型した焼結体をn型半導体層１２とするとともに基板としての役割も担うものとする。
【００５５】
≪半導体発光素子の製造方法≫
本実施形態に係る半導体発光素子の製造方法ついて説明する。ここで説明する製造方法は、本発明の実施形態に係る半導体発光素子の製造方法である。
ｎ型半導体層１２を除く半導体発光素子１を構成する各層の形成は、実施形態１において図４を用いて説明した製造方法と同様のものが、第１積層体形成工程（ステップＳ１Ａ）を除いて用いることが可能であるので、第１積層体形成工程についてのみ説明する。
＜第１積層体形成工程＞
第１積層体形成工程は、ｎ型半導体層形成工程、陰極形成工程の流れから構成される。
｛ｎ型半導体形成工程｝
（粉体形成工程）
ｎ型半導体層１２を構成する半導体材料の組成比およびn型不純物のドーピング比率になるように秤量した試料粉末を用意する。ここで用意する試料粉末は、例えば、市販の純度９９．９％以上の試料粉末を用いることが可能である。
【００５６】
用意した試料粉末をボールミルなどにより湿式混合した後、乾燥させることにより粉体を形成する。
なお、n型不純物を別途含有させることは必須ではなく、例えば、n型半導体層１２をＺｎＯから構成する場合には、粉体を焼結させる際に酸素欠損を生じさせるとn型半導体の性質を示すため、n型不純物を必ずしも別途含有させる必要がない。
【００５７】
（焼結体形成工程）
作成した粉体を、構成する組成物の融点を越える温度に設定して所定の雰囲気下で２時間程度電気炉にて仮焼きを行う。得られた仮焼きの焼結体を、再度ボールミルなどにより粉砕して湿式混合した後、乾燥させる。そして、得られた粉体について、例えば半径７０ｍｍ程度の円柱孔が形成された有底円筒状の金型を用いて５×１０7Ｐａ程度（５００ｋｇ／ｃｍ2程度）の圧力で一軸加圧成型した後、所定の焼成温度・雰囲気下で２時間程度電気炉にて本焼きを行うことにより、焼結体が形成される。
【００５８】
ここで、例えば、シート状の焼結体を得る場合には、当該シート状に対応した金型を用いて仮焼きした粉体を成型してもよいし、上記の方法で得られた円柱型の焼結体に対してダイヤモンドカッターなどを用いて成型してもよい。
なお、粉体を焼結体になすための焼成回数は、特に限定されず、本焼き一回だけでもよく、仮焼きの後に焼成温度を変化させた本焼きを複数回行うこととしてもよい。良好な結晶性およびドーピング性が得られる方法を適宜選択すればよい。また、得られた焼結体に対して、ドーピング性を向上させるための熱処理を行ってもよい。
｛陰極形成工程｝
焼結体からなるｎ型半導体層１２上に、真空蒸着法またはスパッタリング法を用いて、厚み１００ｎｍ程度となるＭｏなどの金属材料から構成される陰極１１を形成する。
以上、形成した第１積層体と、別途形成した第２積層体とを、表面処理工程（実施形態２参照）を任意に行った後に、貼り合わせ工程（実施形態１参照）にて貼り合わせて半導体発光素子１が製造される。
［各種実験と考察］
本発明者等は、発光層をｎ型半導体層、中間層およびｐ型半導体層が同順で積層された構成となし、当該発光層を貼り合わせ構造とすることが、例えば、気相成長法による積層成長が困難な半導体化合物に対して特には有用なものとして、発光特性を良好に確保できる素子構造であるという帰結に至った。
【００５９】
以下、当該帰結に至った各種実験結果について説明する。ここでは、ｎ型半導体層の半導体材料をＺｎＯとして、ｐ型半導体層を構成する半導体材料をＺｎＮｉＯとし、中間層を構成する絶縁材料をＭｇＯとして、ｎ型半導体層においてはｎ型不純物であるＧａをＺｎＯ中に０．５モル％含有させるとともに、ｐ型半導体層においてはｐ型不純物（添加物）でもあるＮｉをＺｎＯ中に５０モル％含有させた構成とし、ｎ型半導体層の層厚は焼結体のものについては５０μｍ、積層成長させたものについては１μｍ、ｐ型半導体層の層厚は１００ｎｍ、中間層の層厚３０ｎｍとしたものついての結果を代表させて説明する。
＜貼り合わせ構造における整流特性について＞
実施形態３で説明した製造方法に従い、市販の純度９９．９％以上のＺｎＯおよびｎ型不純物としてのＧａを含有するＧａ2Ｏ3（三酸化二ガリウム）の試料粉末を用意して、ＺｎＯ中に０．５モル％のＧａが添加されるように各試料粉末を秤量して粉体を形成した。形成した粉体に対して、焼成温度１３００℃で大気中にて２時間、電気炉にて仮焼きを行い、加圧成型したものに対して仮焼きと同条件にて本焼きを行い、焼結体を形成した。形成した焼結体上にスパッタリング法を用いてＩＴＯをからなる陰極を形成して第１積層体とした。また、ガラス基板上にスパッタリング法を用いてＩＴＯからなる陽極を形成し、さらに、その上にスパッタリング法を用いてＺｎＮｉＯからなるｐ型半導体層を形成した。そして、ｐ型半導体層上に真空蒸着法を用いてＭｇＯからなる中間層を形成して第２積層体とした。当該第１積層体および第２積層体を、表面処理を行わずに、プラズマ加熱方法を用いて表面同士を機械的に結合させて貼り合わせた。ここで、プラズマによる表面の加熱は、プラズマ発生装置を用いて、圧力２Ｐａ、パワー１０Ｗの条件で行った。以上の条件にて作成した半導体発光素子に対して電流電圧特性の測定を行った。測定は、ＨＰ社（品番４１５６Ａ）を用いて行った。測定結果を図７に示す。
図７は、横軸を電圧、縦軸を電流とするものである。図７に示すように、逆方向バイアスにおけるリーク電流が若干認められるが、良好な整流特性が認められるものといえる。ここで観測されるリーク電流は、中間層を形成しても抑制しきれないキャリア再結合電流に起因したものと考えられる。
＜表面処理による炭素除去効果について＞
上記電流電圧特性の測定に用いた半導体発光素子と同一の条件にて作成した、ｎ型半導体層（焼結体）、中間層を形成していないｐ型半導体層、ｐ型半導体層上に形成した中間層のそれぞれの表面に対して、酸素プラズマ処理を施した。酸素プラズマ処理は、プラズマ発生装置を用いて、Ａｒガスに対してＯ2ガスが１０モル％となる雰囲気下で、圧力２Ｐａ、パワー１０Ｗの条件で行った。酸素プラズマ処理を行ったそれぞれの表面に対する組成分析をＡＥＳ（オージェ電子分光）測定装置（アルバックファイ社  品番ＰＩＩＩ４７００）を用いて行った。測定結果を図８，９に横軸を電子エネルギー、縦軸を微分強度として示す。図８（ａ）がｎ型半導体層、図８（ｂ）がｐ型半導体層、図９が中間層の結果を示すものであり、それぞれ初期状態、１５分処理した表面および３０分処理した表面についての結果を示すものである。
図８（ａ）に示すように、ｎ型半導体層はＺｎＯを半導体材料とするものであるが、構成元素でない炭素が初期状態においては観測される。しかしながら、酸素プラズマ処理を１５分以上行うことにより、炭素に係るピークは観測されず、表面から炭素が十分に除去されたことが分かる。また、ｎ型半導体層の構成元素であるＺｎないしはＯに係るピークは変動していないことから、表面の結晶状態は、酸素プラズマ処理によってダメージを受けていないものといえる。
図８（ｂ）に示すように、ｐ型半導体層はＺｎＮｉＯを半導体材料とするものであるが、構成元素でない炭素が初期状態においては観測される。しかしながら、酸素プラズマ処理を３０分以上行うことにより、炭素に係るピークは観測されず、表面から炭素が十分に除去されたことが分かる。また、ｐ型半導体層の構成元素であるＺｎ、ＮｉないしはＯに係るピークは変動していないことから、表面の結晶状態は、酸素プラズマ処理によってダメージを受けていないものといえる。
図９に示すように、中間層はＭｇＯを構成材料とするものであるが、構成元素でない炭素が初期状態において観測される。しかしながら、酸素プラズマ処理を３０分以上行うことにより、炭素に係るピークは観測されず、表面から炭素が十分に除去されたことが分かる。また、中間層の構成元素である、ＭｇないしはＯに係るピークは変動していないことから、表面の結晶状態は、酸素プラズマ処理によってダメージを受けていないものといえる。
以上、各図に示す結果より、表面に対して酸素プラズマ処理を行うことにより、表面に存在する炭素は十分に除去されることが分かった。また、酸素プラズマ処理を３０分以上行うことにより、表面における炭素濃度は、少なくとも０．１モル％以下となった。
【００６０】
＜表面処理と発光特性との相関について＞
上記電流電圧特性の測定に用いた半導体発光素子と同一の条件にて、第１積層体および第２積層体を作成し、第１積層体の表面（ｎ型半導体層の表面）および第２積層体の表面（中間層の表面）に対して、酸素プラズマ処理を行い、当該表面同士を貼り合わせて半導体発光素子（ｉ）を作成した。また、ｎ型半導体層を焼結体とせずに、ガラス基板上にスパッタリング法を用いてＩＴＯからなる陰極を形成し、さらに、その上にスパッタリング法を用いてＺｎＯからなるｎ型半導体層を形成して第１積層体とした以外は、半導体発光素子（ｉ）と同一の条件にて半導体発光素子（ｉｉ）を作成した。酸素プラズマ処理は、＜表面処理による炭素除去効果について＞において記載した条件と同一条件にて、プラズマを３０分間照射することにより行い、また、貼り合わせは、プラズマ発生装置内において、表面に炭素が再度付着しないように行った。作成した半導体発光素子ｉ，ｉｉに対して、ＨＰ社（品番４１５６Ａ）の機器を用いて電流電圧特性の測定を行った。測定結果を図１０に示す。
【００６１】
図１０に示すように、半導体発光素子ｉ，ｉｉともに、図７の結果に比してより良好な整流特性を示すことが分かる。この結果は、貼り合わせ界面を酸素プラズマ処理がなされたものとすることにより、貼り合わせ界面に生じる炭素由来の不純物準位の発生が抑制されて、ひいては当該不純物準位を経由したキャリア再結合電流の発生がよりよく抑制されることを示しているといえる。
【００６２】
また、ｎ型半導体層を焼結体とした半導体発光素子ｉは、ｎ型半導体層を積層成長させた半導体発光素子ｉｉに比して、電圧の増加に伴う電流の立ち上がりが緩やかなものとなっているが、貼り合わせをなすｎ型半導体層の表面の平滑性が、焼結体のものについては比較的粗いものとされているためと考えられる。そのため、例えば、焼結体の表面を化学的機械研磨することにより、さらに良好な整流特性を示すと考えられる。
【００６３】
＜貼り合わせ構造の構成と発光特性との相関について＞
図７に示した電流電圧特性の測定に用いた半導体発光素子と同一の条件にて作成した半導体発光素子（ｉ）、ｎ型半導体層を焼結体とせずに、ガラス基板上にスパッタリング法を用いてＩＴＯからなる陰極を形成し、さらに、その上にスパッタリング法を用いてＺｎＯからなるｎ型半導体層を形成して第１積層体とした以外は、半導体発光素子（ｉ）と同一の条件にて作成した半導体発光素子（ｉｉ）、ｐ型半導体層を構成する半導体材料をＮｉＯとした以外は、半導体発光素子（ｉ）と同一の条件にて作成した半導体発光素子（ｉｉｉ）、および中間層を形成しないとともにｐ型半導体層を構成する半導体材料をＮｉＯとした以外は、半導体発光素子（ｉ）と同一の条件にて作成した半導体発光素子（ｉｖ）を用意した。これら用意した半導体発光素子に対して、発光の電流効率を測定した。測定は、浜松フォトニクス社（品番Ｃ９９２０）を用いて行った。測定により得られた各半導体発光素子におけるデータ値をグラフ化したものを図１１に示す。
【００６４】
図１１に示すように、半導体発光素子ｉｖは、中間層を有さず、ｎ型半導体層とｐ型半導体層とが直接貼り合わされた構造とされるが、発光の電流効率は他のものに比して著しく小さいものとされる。他方、半導体発光素子ｉｖにおけるｎ型半導体層およびｐ型半導体層と構成が同一であり、中間層を形成して貼り合わされた構造である半導体発光素子ｉｉｉは、半導体発光素子ｉｖに比して発光の電流効率は著しく増大したものとなる。このことは、中間層を設けることにより、貼り合わせ界面（ｐｎ接合界面）に存在する不純物準位ないしは欠陥準位を経由するキャリア再結合電流の発生が効果的に抑制されることを示しているといえる。
【００６５】
また、ｐ型半導体層を構成する半導体材料をＮｉＯとする半導体発光素子ｉｉｉよりもｐ型半導体層を構成する半導体材料をＺｎ0.5Ｎｉ0.5Ｏとする半導体発光素子ｉ，ｉｉの方が良好な発光効率を示し、ｎ型半導体層を焼結体とした半導体発光素子ｉよりもｎ型半導体層を積層成長させた半導体発光素子ｉｉの方が良好な発光効率を示すことが分かる。
＜中間層の層厚と整流特性との相関について＞
図７に示した電流電圧特性の測定に用いた半導体発光素子と同一の条件にて、第１積層体および第２積層体を作成し、第１積層体の表面（ｎ型半導体層の表面）および第２積層体の表面（中間層の表面）に対して、酸素プラズマ処理を行い、当該表面同士を貼り合わせた半導体発光素子について、中間層の層厚を３０ｎｍ、５０ｎｍとしたものを作成した。酸素プラズマ処理は、＜表面処理と発光特性との相関について＞にて述べたものと同一の条件にて行った。作成した各半導体発光素子に対してＨＰ社（品番４１５６Ａ）の機器を用いて電流電圧特性の測定を行った。測定結果を図１２に示す。
【００６６】
図１２に示すように、整流特性は中間層の層厚に依存することが分かる。中間層の層厚が３０ｎｍのものは、中間層によってキャリア再結合電流の発生が抑制されたものとして、リーク電流も観測されず良好な整流特性を示し、順方向バイアスにおいて電圧の増加に伴い良好な電流の立ち上がりが認められる。
他方、中間層の層厚が５０ｎｍのものは、層厚が３０ｎｍのものと同様に良好な整流特性を示すが、量子力学的トンネリング効果によるキャリア伝導が十分に確保できず、順方向バイアスにおいて電圧の増加に伴い増加する電流の大きさが飽和したものとなっている。
【００６７】
以上、中間層の層厚が３０ｎｍを超えた場合、中間層を介したキャリアの伝導を十分に確保できない場合が想定される。そのため、中間層の層厚は３０ｎｍを上限とすることが良好である。
なお、中間層の層厚が１５ｎｍのものも、層厚３０ｎｍ，５０ｎｍのものと同条件にて作成したが、層厚の不均一性に起因したリーク電流が過大なものとなり、良好な整流特性を示す結果が得られなかった。上記したが、理論的には、中間層の層厚をゼロから増加させると、ｎ型半導体層とｐ型半導体層との間における少数キャリアの遷移割合につき、非局在準位である伝導帯間ないしは価電子帯間を遷移する割合が、ｐｎ接合界面に存在する局在準位である不純物準位ないしは欠陥準位に遷移する割合に比して相対的に増大する。そのため、中間層の層厚を少なくとも１５ｎｍ以上としておけば、理論的には、中間層によるキャリア再結合電流を抑制する効果が良好に確保できるものといえる。
【００６８】
＜中間層の効果について＞
本実施形態に係る中間層の果たすメカニズムについて図面を用いて説明する。
図１３は順方向バイアスの場合、図１４は逆方向バイアスの場合を示す図である。図１３（ａ）と図１４（ａ）は、例えばＺｎＯを半導体材料とするｎ型半導体層と、ＺｎＮｉＯを半導体材料とするｐ型半導体層の素子形成前のエネルギー状態を示す。図１３（ｂ）と図１４（ｂ）は、中間層を介してｎ型半導体層とｐ型半導体層がｐｎ接合を形成した場合のエネルギー状態を示す。図１３（ｃ）と図１４（ｃ）は、従来の構造であるｎ型半導体層とｐ型半導体層とを直接接合した場合のエネルギー状態を示す。
【００６９】
図１３（ａ）のエネルギー状態を持つｎ型半導体層とｐ型半導体層とが適当な厚さｄの中間層を介して接合されて、順方向バイアスとした場合、図１３（ｂ）のようにｎ型半導体層の伝導帯に存在している電子がｐ型半導体層の伝導帯に、ｐ型半導体層の価電子帯に存在しているホールがｎ型半導体層の価電子帯に量子力学的トンネンリングによって遷移することが可能である。その結果、両半導体層に少数キャリアが注入される。例えば、ｎ型半導体層とｐ型半導体層との結晶性の優劣に伴い、ｎ型半導体層側での発光効率の向上を期待する場合には、ホールの注入によってｎ型半導体層側での発光効率の向上を図ることができる。他方、逆方向バイアスとした場合、図１４（ｂ）に示すように、ｎ型半導体層の伝導帯に存在している電子およびｐ型半導体層の価電子帯に存在しているホールが遷移できる状態が存在しなくなり、量子力学的トンネンリングが生じない。そのため、本発明に係る半導体発光素子は、図７ないしは図１０に示すように、良好な整流特性を示しているといえる。
【００７０】
一方、従来の構造の場合は、図１３（ｃ）に示すように、接合界面に存在する禁制帯内の再結合センターを通じて、ｎ型半導体層からの電子とｐ型半導体層からのホールが再結合するメカニズムが支配的になる。このため、発光はほとんど生じない。また、逆方向バイアスとした場合、図１４（ｃ）に示すように、再結合電流が支配的となり整流特性を示さないものとなる。
【００７１】
以上のように、中間層を介した少数キャリアの注入は量子力学的トンネンリングにより生じることから、中間層の層厚ｄが小さいほど、低電圧で多くのキャリア注入をすることができる。しかしながら、中間層の層厚ｄを過度に小さくすると、図１３（ｃ），図１４（ｃ）に示した不具合が生じることが想定される。そのため、中間層の層厚を最適化することが良好であり、例えば、１５ｎｍ以上３０ｎｍ以下とすることが良好である。
[実施の形態４]
本実施形態に係る表示装置について、図面を用いて説明する。
≪表示装置の構成≫
図１５は、本発明の実施形態に係る表示装置の構成を示す模式ブロック図である。
図１５に示すように、表示装置１００は、表示パネル１１０と、これに接続された駆動・制御部１２０とを有し構成されている。
表示パネル１１０は、半導体発光素子の発光を励起光として蛍光体によって赤色・緑色・青色に対応した蛍光に変換する色変換型のパネルであり、当該三原色に対応した各蛍光体を一組とする蛍光体層が行列状に配列されて構成されている。駆動・制御部１２０は、４つの駆動回路１２１〜１２４と制御回路１２５とから構成されている。
なお、本実施形態に係る表示装置１００において、表示パネル１１０に対する駆動・制御部１２０の配置については、これに限られない。
≪表示パネルの構成≫
図１６（ａ）は、本発明の実施形態に係る表示パネルを模式的に示す部分断面図である。
表示パネル１１０は、図面上側を表示面とする色変換型の表示パネルであり、半導体発光層４６を有する背面板４０と蛍光体層５２を有する前面板５０とを備えた構成とされる。
背面板４０は、基板４１、共通電極４２および半導体発光層４６を備えた構成からなる。また、前面板５０は、基板５１を保持部材として、基板５１の一方の主面にＴＦＴ（薄膜トランジスタ）が行列状に配設されたＴＦＴ層（図面ではドレイン電極５３のみを図示）、その上に積層された平坦化膜５４、平坦化膜５４のコンタクトホールを介してドレイン電極５３に接続する画素電極５５と、基板５１の他方の主面に行列状に配設された蛍光体層５２とを備えた構成からなる。
なお、図面では、基板５１の主面上に行例状に配設された蛍光体層５２のうち２つの蛍光体層５２が配設された部分の断面を模式的に示している。
＜背面板＞
背面板４０は、本実施形態に係る半導体発光素子の素子構造とされるものである。ここでは、実施形態１における素子構造と同様のものからなる。以下、各構成層について説明する。
（基板）
基板４１は、非晶質基板からなる。非晶質基板としては、例えば、ガラス基板を用いることができる。基板４１の厚みは、機械的に自立できる程度の厚みがあれば特に限定されないが、例えば適度に弾性を有した形態とするのであれば、０．５mm程度とすることができる。
（共通電極）
共通電極４２は、陰極として半導体発光層４６の発光を駆動させる役割を担うものであり、各画素電極５５に対して共通の電極として用いられる。
本実施形態では、表示面は図面上側であり、半導体発光層４６の発光に係る光取り出しは陽極である画素電極５５側からなされる。そのため、実施形態１と同様にして、共通電極は反射部材としての役割も担うものとすることが望ましい。その他の構成内容についても、実施形態１の陰極と同様のものを採用することができる。
（半導体発光層）
半導体発光層４６は、蛍光体層５２における三原色への色変換を生起させるための励起光を発する役割を担う。
半導体発光層４６は、n型半導体層４３上に中間層４４、ｐ型半導体層４５が積層された構造とされ、各層を構成する半導体化合物を除いて実施形態１と同様の構成内容を採用することができる。
半導体発光層４６におけるn型半導体層とｐ型半導体層とにより構成されるｐｎ接合界面での発光は、青色領域から紫外領域の間に属する必要がある。そのため、n型半導体層およびｐ型半導体層を構成する半導体化合物は、そのバンドギャップエネルギーが、当該発光領域に対応するものが採用される。具体的に採用すべき半導体化合物は特に限定されないが、例えば、n型半導体層４３の半導体材料をＺｎＯとし、ｐ型半導体層４５の半導体材料をＺｎＯよりバンドギャップエネルギーが大きくｐ型半導体となりやすいＮｉＯないしはＺｎ0.5Ｎｉ0.5ＯといったＺｎＮｉＯ混晶化合物から構成することが可能である。また、n型半導体層４３およびｐ型半導体層４５を構成する半導体材料をＺｎＯ系半導体化合物とした場合には、中間層４４の構成材料としては、例えば、ＭｇＯを用いることが可能である。
＜前面板＞
（基板）
基板５１は、その主面に前面板５０を構成する各層が形成される保持部材としての役割を担う。
基板５１は、蛍光体層５２と半導体発光層４６の間に位置するために、半導体発光層４６における発光に対して良好な透光性を有する透光性絶縁材料から構成される。例えば、公知の各種ガラス材料や樹脂材料から構成することが可能である。
（ＴＦＴ層）
ＴＦＴ層は、表示パネル１１０をアクティブマトリクス方式で駆動するためのＴＦＴが配設された層であり、半導体発光層４６の発光駆動を制御する役割を担う。
ＴＦＴは、基板５１の主面に、蛍光体層５２を構成する画素単位をなす蛍光体（５２ａ，５２ｂ，５２ｃ）毎に行列状に設けられており、当該ＴＦＴ層を形成した基板５１は、いわゆる薄膜トランジスタを用いたアクティブマトリクス基板とされる。
（平坦化膜）
平坦化膜５４は、基板５１の主面にＴＦＴ層が配設されていることにより生じる表面段差を平坦に調整する役割を担う。
平坦化膜５４は、絶縁性に優れる有機材料で構成することが可能であり、例えばポリイミド、ポリアミド、アクリル系樹脂材料から構成することが可能である。
（画素電極）
画素電極５５は、陽極として半導体発光層４６の発光を駆動させる役割を担うものである。
画素電極５５は、蛍光体層５２を構成する画素単位をなす蛍光体（５２ａ，５２ｂ，５２ｃ）毎に形成されており、平坦化膜５４に設けられたコンタクトホールを介してＴＦＴのドレイン電極５３と接続されている。
画素電極５５は、蛍光体層５２と半導体発光層４６の間に位置するために、半導体発光層４６における発光に対して良好な透光性を有する透光性導電性材料から構成される。具体的には、ＩＴＯやＩＺＯ（酸化インジウム亜鉛）などから構成することが可能である。
（蛍光体層）
蛍光体層５２は、赤色（Ｒ）・緑色（Ｇ）・青色（Ｂ）に対応する蛍光を発する各蛍光体５２ａ，５２ｂ，５２ｃから構成されており、半導体発光層４６の発光を励起光として三原色に色変換する役割を担うものである。
蛍光体５２ａ，５２ｂ，５２ｃから構成される蛍光体層５２は、基板５１の主面上に行例状に配設されている。各蛍光体５２ａ，５２ｂ，５２ｃは、画素単位をなすものであり、当該画素単位に一対一に対応して設けられた画素電極５５と、基板５１の主面に向かう平面視において重なる形で、基板５１を挟んで対向配置されてなる。
各蛍光体５２ａ，５２ｂ，５２ｃは、半導体発光層４６の発光波長に応じて、適宜公知の有機材料から選択することが可能である。
【００７２】
（その他）
図１６には図示していないが、蛍光体層５２の上には、水分や空気等に触れて劣化することを抑制する目的で封止層が設けられる。封止層の材料としては、例えばＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）等の光透過性材料を選択する。
≪表示パネルの製造方法≫
図１６に示す本実施形態に係る表示パネルの製造方法の一例について概略的に説明する。
図１６（ｂ）に示すように、表示パネル１１０は、背面板４０と前面板５０を個別に製造した後に、それぞれを接合する工程を経て製造される。
＜背面板製造工程＞
背面板４０に係る製造方法は、実施形態１において上記した製造方法と同様のものを用いることができる。第１基板上に、陰極およびｎ型半導体層を積層して第１積層体を形成し、第２基板上に、ｐ型半導体層および中間層を積層して第２積層体を形成した後、当該第１積層体と第２積層体とを貼り合わせる。ここで、実施形態１と異なる点は、第２基板上に陽極を形成しない点のみである。そして、貼り合わせた後に、第２基板をエッチングなどにより除去し、さらに、図１６に示すように、画素電極５５ごとにｐ型半導体層４５が位置するように、ｐ型半導体層の所定領域をパターンエッチングするなどして除去する。
以上の工程を経て、背面板４０は製造される。
＜前面板製造工程＞
先ず、基板５１の主面にＴＦＴ層が形成されたアクティブマトリクス基板を準備する。
【００７３】
その後、フォトレジスト法に基づき、ＴＦＴ層の上に絶縁性に優れる有機材料を用いて、厚み約４μｍの平坦化膜５４を形成する。このとき、コンタクトホールをドレイン電極５３の位置に合わせて形成する。所望のパターンマスクを用いたフォトレジスト法によって、平坦化膜５４とコンタクトホールを同時に形成することができる。なお、コンタクトホールの形成方法はこれに限定されない。例えば、一様に平坦化膜５４を形成した後、所定の位置の平坦化膜５４を除去して、コンタクトホールを形成するなど公知の方法を用いることができる。
次に、基板５１上に、真空蒸着法またはスパッタリング法を用いて、厚み１００ｎｍ程度の透光性導電性材料からなる画素電極５５を、ドレイン電極５３と電気接続させながら、画素単位（蛍光体）毎に形成する。
次に、基板５１の主面上に形成される蛍光体層５２のパターニングに合わせて基板５１の主面をパターンエッチングする。そして、エッチングされた規定の開口部分に、蛍光体５２ａ，５２ｂ，５２ｃを印刷する。なお、蛍光体層５２の形成方法はこれに限定されない。例えば、基板５１の主面にフォトレジスト法によって蛍光体層５２の各蛍光体を区画するリブ層を形成した後、当該リブ層によって規定された開口部分に、蛍光体５２ａ，５２ｂ，５２ｃを印刷するなどの公知の方法を用いて形成することもできる。
蛍光体層５２を形成した後、蛍光体層５２上にスパッタリング法やＣＶＤ法などを用いて不図示の封止層を形成する。
以上の工程を経て、前面板５０は製造される。
＜背面板・前面板接合工程＞
準備した背面板４０および前面板５０における、背面板４０の半導体発光層４６側の主面および前面板５０の画素電極５５側の主面に対して、例えば、プラズマ発生装置を用いて表面汚染処理を行った後に、当該主面同士を当接させて機械的に結合させる。
以上の工程を経て、表示パネル１１０は製造される。
［その他］
以上、本発明の実施形態に係る半導体発光素子、表示装置および半導体発光素子の製造方法について具体的に説明してきたが、上記実施の形態は、本発明の構成および作用・効果を分かり易く説明するために用いた例示であって、本発明の内容は、上記の実施の形態に限定されない。
≪半導体発光素子≫
（基板）
実施形態１では、基板を非晶質基板とする形態を示したが、これに限定されない。製造コストの観点からいえば非晶質基板を用いることが良好であるが、良好な格子整合性を確保してｎ型半導体層を積層成長させる観点から、結晶基板を用いるものとしてもよい。
【００７４】
実施形態３では、ｎ型半導体層を焼結体からなるものとして、当該ｎ型半導体層を基板として用いる形態を示したが、これに限定されない。例えば、基板としの機械的自立性をより確保する観点から、ガラス基板上に焼結体を積層させたものを基板として用いることも可能である。
本実施形態においては、陽極側から発光に係る光取り出しがなされるものとされるが、例えば、陰極側から光取り出しをなす形態とする場合には、基板としては、ガラス基板など発光波長に対して良好な透光性を有する基板を用いることになる。
【００７５】
本実施形態においては、図３（ｂ）に示す陽極上に存在する第２基板を除去した形態とされるが、第２基板をガラス基板など発光波長に対して透光性を有する基板とすれば、第２基板を除去せずに、図３（ｂ）に示すものを半導体発光素子とすることも可能である。
（貼り合わせ界面）
本実施形態では、ｎ型半導体層と中間層との界面を貼り合わせ界面とする形態とされるが、ｐ型半導体層と中間層との界面を貼り合わせ界面とする形態も可能であり、図２に示すように、中間層が貼り合わせ界面を有する形態とすることも可能である。
【００７６】
（陰極・陽極）
本実施形態では、陽極を透光性導電性材料から構成して当該陽極側から光取り出しをなす構成を採用しているが、これに限定されない。例えば、陰極を透光性導電性材料から構成し、陽極を金属材料からなる反射部材も兼ねたものとして構成することにより、当該陰極側から光取り出しをなすものとすることも可能である。勿論、陰極および陽極ともに透光性導電材料から構成して、いずれからも光取り出しをなすものとしてもよい。
【００７７】
≪半導体発光素子の製造方法≫
（ｎ型半導体層形成工程・ｐ型半導体形成工程）
本実施形態１では、スパッタリング法を用いてｎ型半導体層およびｐ型半導体層を積層成長させるものとしているが、公知の気相成長法を用いることが可能である。また、結晶性やドーピング性を向上させる目的で、適宜熱処理を施しながら積層成長させることも可能である。
【００７８】
（中間層形成工程）
本実施形態においては、ｐ型半導体層上に中間層を形成した後に、貼り合わせがなされる形態を示した。しかしながら、例えば、中間層を個別に形成して第３積層体として、第１基板上に陰極、ｎ型半導体層を形成した第１積層体と、第２基板上に陽極、ｐ型半導体層を形成した第２積層体とともに準備した後に、当該第１積層体・第２積層体・第３積層体をプラズマ発生装置内においてそれぞれの積層体の表面をプラズマ加熱して、貼り合わせるものとすることも可能である。
【００７９】
（陰極形成工程）
実施形態３においては、ｎ型半導体層を焼結体とするものとして、当該ｎ型半導体層を形成した後に陰極を形成し、その後に貼り合わせをなすものとされるが、貼り合わせをなした後に陰極を形成するものとしてもよい。
≪表示装置≫
本実施形態に係る表示装置としては、色変換型の表示装置であり、励起光を発光させるための半導体発光層に係る素子構造が、本実施形態に係る半導体発光素子の素子構造とされる構成であればよい。そのため、前面板の構成についても、公知のものを適宜選択することが可能である。例えば、基板５１の主面に蛍光体層５２を形成しているが、基板５１の主面に透光性材料からなる層を蛍光体層のパターンニングに合わせて形成した上で、当該層の主面に蛍光体層を形成したものでもよい。また、本実施形態では、蛍光体層５２は、赤色・緑色・青色に対応して蛍光体５２ａ，５２ｂ，５２ｃを備えたものとされるが、例えば、青色に対応した５２ｃのみを備えたものとすることも可能であり、少なくとも三原色のうちの一つに対応した蛍光体を備えたものであればよい。
【００８０】
また、背面板の構成については、本実施形態の他に、焼結体からなるｎ型半導体層を基板として用いたものを採用することが可能である。この場合、背面板４０は、図１６に示す基板４１を有しないものとされ、半導体発光層４６を構成するn型半導体層４３が、シート状の焼結体からなる。そのシート面積の大きさは、表示パネル１１０の表示面の大きさに対応して規定することが可能であり、例えば、１００ｍｍ×１００ｍｍ×０．５ｍｍ程度のサイズとすることが可能である。当該シート面積に比して表示面が大きなものとされる場合には、それに対応して複数の焼結体を用いればよい。また、本実施形態では、複数のｐ型半導体層が画素電極ごとに位置するように構成されるが、例えば、第二基板のみをエッチング等により除去し、ｐ型半導体層に対してはエッチング処理せずに複数の画素電極と接合するものとしてもよい。
【産業上の利用可能性】
【００８１】
本発明は、良好な発光特性を有する半導体発光素子および当該半導体発光素子を用いた表示装置および当該半導体素子の製造方法を実現するのに有用である。
【符号の説明】
【００８２】
１  半導体発光素子
１０  基板
１１  陰極
１２  ｎ型半導体層
１３  中間層
１４  ｐ型半導体層
１５  陽極
４０  背面板
４２  共通電極
４６  半導体発光層
５０  前面板
５１  基板
５２  蛍光体層
５３  ドレイン電極
５５  画素電極
１００  表示装置
１１０  表示パネル
【図１】
2013239523.tif 000003
【図２】
2013239523.tif 000004
【図３】
2013239523.tif 000005
【図４】
2013239523.tif 000006
【図５】
2013239523.tif 000007
【図６】
2013239523.tif 000008
【図７】
2013239523.tif 000009
【図８】
2013239523.tif 000010
【図９】
2013239523.tif 000011
【図１０】
2013239523.tif 000012
【図１１】
2013239523.tif 000013
【図１２】
2013239523.tif 000014
【図１３】
2013239523.tif 000015
【図１４】
2013239523.tif 000016
【図１５】
2013239523.tif 000017
【図１６】
2013239523.tif 000018