(57)【要約】      （修正有）【課題】静電容量が１ｎＦ程度の低容量であっても安定して良好なＥＳＤ耐性を得ることができ、良好な信頼性を確保できるＳｒＴｉＯ３系粒界絶縁型の積層型半導体セラミックコンデンサを提供する。【解決手段】Ｓｒ化合物、Ｔｉ化合物、及びドナー化合物を混合粉砕して仮焼し仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、熱処理粉末からセラミックグリーンシートを作製し、その後Ｎｉを主成分とする導電膜とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含み、前記一次焼成処理は、最高焼成温度で焼成する前に６００〜９００℃の温度で所定時間保持する。【選択図】図２
2013243281.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｒ化合物、Ｔｉ化合物、及びドナー化合物を所定量秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を前記仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、前記熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後卑金属材料を主成分とする導電膜と前記セラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含む積層型半導体セラミックコンデンサの製造方法において、
前記一次焼成処理は、最高焼成温度で焼成する前に６００〜９００℃の温度で所定時間保持することを特徴とする積層型半導体セラミックコンデンサの製造方法。
【請求項２】
前記卑金属材料は、Ｎｉ及びＮｉ合金のうちのいずれかを含むことを特徴とする請求項１記載の積層型半導体セラミックコンデンサの製造方法。
【請求項３】
前記仮焼処理における仮焼温度は、前記一次焼成処理における前記最高焼成温度よりも高いことを特徴とする請求項１又は請求項２記載の積層型半導体セラミックコンデンサの製造方法。
【請求項４】
前記仮焼粉末作製工程では、ＳｒサイトとＴｉサイトの配合モル比ｍが０．９９０≦ｍ≦１．０１０の範囲となるように前記Ｓｒ化合物及びＴｉ化合物を秤量することを特徴とする請求項１乃至請求項３のいずれかに記載の積層型半導体セラミックコンデンサの製造方法。
【請求項５】
前記熱処理粉末作製工程では、Ｔｉ元素１００モルに対し０．５モル以下（ただし、０モルを含まず。）となるようにアクセプタ化合物を秤量することを特徴とする請求項１乃至請求項４のいずれかに記載の積層型半導体セラミックコンデンサの製造方法。
【請求項６】
低融点酸化物を、Ｔｉ元素１００モルに対し０．１モル以下の範囲で添加することを特徴とする請求項１乃至請求項５のいずれかに記載の積層型半導体セラミックコンデンサの製造方法。
【請求項７】
請求項１乃至請求項６のいずれかに記載の製造方法を使用して製造されたことを特徴とする積層型半導体セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックに関し、より詳しくはＳｒＴｉＯ３系粒界絶縁型の積層型半導体セラミックコンデンサの製造方法、及びこの製造方法を使用して製造された積層型半導体セラミックコンデンサに関する。
【背景技術】
【０００２】
近年のエレクトロニクス技術の発展に伴い、携帯電話やノート型パソコン等の携帯用電子機器や、自動車などに搭載される車載用電子機器の普及と共に、電子機器の小型化、多機能化が求められている。
【０００３】
一方、電子機器の小型化、多機能化を実現するために、各種ＩＣ、ＬＳＩなどの半導体素子が多く用いられるようになってきており、それに伴って電子機器のノイズ耐力が低下しつつある。
【０００４】
そこで、従来より、半導体素子の電源ラインにバイパスコンデンサとしてフィルムコンデンサ、積層型セラミックコンデンサ、積層型半導体セラミックコンデンサなどを配し、これにより電子機器のノイズ耐力を確保することが行われている。
【０００５】
特に、カーナビやカーオーディオ、車載ＥＣＵ等では、静電容量が１ｎＦ程度のコンデンサを外部端子に接続し、これにより高周波ノイズを吸収することが広く行われている。
【０００６】
しかしながら、これらのコンデンサは、高周波ノイズの吸収に対しては優れた性能を示すが、コンデンサ自体は高電圧パルスや静電気を吸収する機能を有さない。このため斯かる高電圧パルスや静電気が電子機器内に侵入すると、電子機器の誤動作や半導体素子の破損を招くおそれがある。特に、静電容量が１ｎＦ程度の低容量になると、ＥＳＤ（Electro-Static Discharge：「静電気放電」）に対する破壊耐性（以下、「ＥＳＤ耐性」という。）が極端に低くなり(例えば、２ｋＶ〜４ｋＶ程度)、コンデンサそのものの破損を招くおそれがある。
【０００７】
そこで、従来では、図４に示すように、外部端子１０１と半導体素子１０２とを接続する電源ライン１０３にバイパスコンデンサ１０４を配すると共に、該バイパスコンデンサ１０４と並列に、例えばツェナーダイオード１０５を接続することが広く行われている。ツェナーダイオード１０５は、バイパスコンデンサ１０４を保護すると共に半導体素子１０２を保護する役割を担い、これによりＥＳＤ耐圧を確保すると共に、半導体素子１０２をも保護している。
【０００８】
しかしながら、上述のようにバイパスコンデンサ１０４に対し並列にツェナーダイオード１０５を設けた場合は、部品個数が増加しコスト高を招く上に、設置スペースを確保しなければならず、デバイスの大型化を招くおそれがある。
【０００９】
一方、ＳｒＴｉＯ３系粒界絶縁型の積層型半導体セラミックコンデンサは、バリスタ特性を有することが知られており、一定の電圧以上の電圧が印加されると大きな電流が流れることから、ＥＳＤ対策品としても注目されている。
【００１０】
したがって、この種の積層型半導体セラミックコンデンサが、ＥＳＤ耐性だけではなく、半導体素子１０２の保護をも担うことができれば、従来のコンデンサとツェナーダイオードに代え、図５に示すように、１個の積層型半導体セラミックコンデンサ１０６のみで賄うことができる。そしてこれにより、部品点数の削減や低コスト化と共に、設計の標準化も容易となり、付加価値を有するコンデンサの提供が可能となる。
【００１１】
そして、特許文献１では、ドナー化合物を含むセラミック素原料を、ＳｒサイトとＴｉサイトの配合モル比ｍが１．０００＜ｍ≦１．０２０の範囲となるように秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、Ｔｉ元素１００モルに対し０．５モル以下（ただし、０モルを含まず。）となるようにアクセプタ化合物を秤量し、該アクセプタ化合物を前記仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、前記熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後内部電極層とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、弱還元雰囲気下、大気雰囲気下、又は酸化雰囲気下で二次焼成処理を行う焼成工程とを含むバリスタ機能付き積層型半導体セラミックコンデンサの製造方法が提案されている。
【００１２】
また、この特許文献１では、内部電極材料としてＮｉやＣｕ等の卑金属材料が好んで使用されている。
【００１３】
そして、この特許文献１では、一次焼成処理を仮焼温度（１３００〜１４５０℃）よりも低い焼成温度（例えば、１１００〜１３００℃）で行い、その後の二次焼成処理を６００〜９００℃の焼成温度で行うことにより、絶縁性やＥＳＤ耐性が良好で薄層化・小型化が可能なＳｒＴｉＯ３系粒界絶縁型のバリスタ機能付き積層型半導体セラミックコンデンサを得ている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特許第４６６６２６９号公報（請求項８、段落番号〔００７２〕〜〔００８２〕）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１のバリスタ機能付き積層型半導体セラミックコンデンサは、ＥＳＤ耐圧が３０ｋＶ以上と高いものの、ＥＳＤが繰り返し発生すると、絶縁抵抗が低下し、十分な信頼性を確保することができないという問題点があった。
【００１６】
すなわち、本発明者の研究結果により、３０ｋＶの高電圧を多数回繰り返し印加して、ＥＳＤ限界試験を行なうと、内部電極からセラミック層側の方向にクラックが発生したり、内部電極近傍の結晶粒子が粗粒化して黒色に変色し、これが絶縁抵抗の低下原因となってＥＳＤ耐性が低下し、このため十分な信頼性が確保できないことが分かった。
【００１７】
本発明はこのような事情に鑑みなされたものであって、静電容量が１ｎＦ程度の低容量であっても安定して良好なＥＳＤ耐性を得ることができ、良好な信頼性を確保できるＳｒＴｉＯ３系粒界絶縁型の積層型半導体セラミックコンデンサの製造方法、及びこの製造方法を使用して得られた積層型半導体セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【００１８】
上述したＳｒＴｉＯ３系粒界絶縁型の積層型半導体セラミックコンデンサでは、内部電極材料として安価で良導電性を有するＮｉやＣｕ等の卑金属材料が広く使用される。
【００１９】
一方、この種の積層型半導体セラミックコンデンサでは、焼成後には内部電極となる導電膜及び半導体セラミック層となるセラミックグリーンシートには、通常、有機バインダが含まれているため、焼成処理を行なう前に予め脱バインダ処理を行ない、有機バインダを焼失させている。
【００２０】
しかるに、この脱バインダ処理は大気雰囲気で行なわれることから、導電膜の主成分である卑金属材料が酸化されて金属酸化物に変化し、これが絶縁抵抗の低下を招き、ＥＳＤ耐性の信頼性低下を招いているものと考えられる。
【００２１】
そこで、本発明者は、斯かる点に着目して鋭意研究を行ったところ、焼成工程における一次焼成処理において、最高焼成温度で焼成する前に６００〜９００℃の温度で所定時間保持することにより、絶縁抵抗の低下が抑制可能であり、これによりＥＳＤ耐性を改善することができ、信頼性の向上を図ることができるという知見を得た。
【００２２】
本発明はこれらの知見に基づきなされたものであって、本発明に係る積層型半導体セラミックコンデンサの製造方法は、Ｓｒ化合物、Ｔｉ化合物、及びドナー化合物を所定量秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を前記仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、前記熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後卑金属材料を主成分とする内部電極層とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含む積層型半導体セラミックコンデンサの製造方法において、前記一次焼成処理は、最高焼成温度で焼成する前に６００〜９００℃の温度で所定時間保持することを特徴としている。
【００２３】
また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記卑金属材料が、Ｎｉ及びＮｉ合金のうちのいずれかを含むのが好ましい。
【００２４】
また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記仮焼処理における仮焼温度は、前記一次焼成処理における前記最高焼成温度よりも高いのが好ましい。
【００２５】
さらに、本発明の積層型半導体セラミックコンデンサの製造方法は、前記仮焼粉末作製工程では、ＳｒサイトとＴｉサイトの配合モル比ｍが０．９９０≦ｍ≦１．０１０の範囲となるように前記Ｓｒ化合物及びＴｉ化合物を秤量するのが好ましい。
【００２６】
また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記熱処理粉末作製工程では、Ｔｉ元素１００モルに対し０．５モル以下（ただし、０モルを含まず。）となるようにアクセプタ化合物を秤量するのが好ましい。
【００２７】
さらに、本発明の積層型半導体セラミックコンデンサの製造方法は、低融点酸化物を、Ｔｉ元素１００モルに対し０．１モル以下の範囲で添加するのが好ましい。
【００２８】
また、本発明に係る積層型半導体セラミックコンデンサは、上記いずれかに記載の製造方法を使用して製造されたことを特徴としている。
【発明の効果】
【００２９】
本発明の積層型半導体セラミックコンデンサの製造方法によれば、一次焼成処理は、最高焼成温度で焼成する前に６００〜９００℃の温度で所定時間保持するので、焼成工程前の脱バインダ処理等で卑金属材料が酸化されて金属酸化物となった場合であっても金属に還元することが可能となる。したがって、焼成工程で金属酸化物がセラミックシート中に拡散するのを低減することができ、粗粒の生成が抑制される。そしてこれにより、絶縁抵抗の低下が抑制され、ＥＳＤ耐性が改善され、信頼性の向上を図ることが可能となる。
【００３０】
また、本発明の積層型半導体セラミックコンデンサによれば、上記製造方法を使用して製造されているので、静電容量が１ｎＦ程度に低容量化してもＥＳＤ耐性の信頼性が良好となり、コンデンサとツェナーダイオードと併用した場合に比べても遜色のないＥＳＤ耐性を得ることができる。したがって、コンデンサとツェナーダイオードとの機能を１素子で担うことができ、部品点数の削減や低コスト化を図ることができ、更には設計の標準化も容易となり、付加価値の高い積層型半導体セラミックコンデンサを実現することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明に係る製造方法により製造された積層型半導体セラミックコンデンサの一実施の形態を模式的に示す断面図である。
【図２】一次焼成処理の焼成プロファイルを示す図である。
【図３】実施例で使用したＥＳＤの電圧波形測定装置の電気回路図である。
【図４】電源ラインに配されたバイパスコンデンサにツェナーダイオードを並列接続した場合の電気回路図である。
【図５】積層型半導体セラミックコンデンサを電源ラインに接続した場合の電気回路図である。
【発明を実施するための形態】
【００３２】
次に、本発明の実施の形態を詳説する。
【００３３】
図１は本発明に係る積層型半導体セラミックコンデンサの一実施の形態を模式的に示す断面図である。
【００３４】
この積層型半導体セラミックコンデンサは、部品素体１と、該部品素体１の両端部に形成された外部電極２ａ、２ｂとを備えている。
【００３５】
部品素体１は、複数の半導体セラミック層３ａ〜３ｇと複数の内部電極層４ａ〜４ｆとが交互に積層されて焼成された積層焼結体からなり、内部電極層４ａ、４ｃ、４ｅは、部品素体１の一方の端面に露出すると共に、一方の外部電極２ａと電気的に接続され、内部電極層４ｂ、４ｄ、４ｆは、部品素体１の他方の端面に露出すると共に、他方の外部電極２ｂと電気的に接続されている。
【００３６】
また、前記内部電極層４ａ〜４ｆは、安価で良導電性を有するＮｉ、Ｃｕ又はこれらの合金類等、卑金属材料を主成分として形成されている。
【００３７】
上記半導体セラミック層３ａ〜３ｇは、主成分がＳｒＴｉＯ３系材料からなり、ドナー元素が結晶粒子中に固溶されると共に、アクセプタ元素が、粒界層中に存在しており、結晶粒子同士が粒界層を介して静電容量を形成する。そしてこれら半導体セラミック層３ａ〜３ｇを内部電極層４ａ、４ｃ、４ｅと内部電極層４ｂ、４ｄ、４ｆとの対向面間で直列に、或いは並列に繋げることで、全体として所望の静電容量を得ている。
【００３８】
そして、上記積層型半導体セラミックコンデンサでは、後述するように一次焼成処理において、最高焼成温度で焼成する前に６００〜９００℃の温度で所定時間保持し、これによりＥＳＤ耐性を改善し、信頼性向上を図っている。
【００３９】
すなわち、粒界絶縁型の積層型半導体セラミックコンデンサでは、焼成工程は、通常、一次焼成処理と二次焼成処理の２段階に分けて行われる。そして、一次焼成処理は、酸素の少ない還元雰囲気下で行なわれ、これによりセラミックが半導体化される。また、二次焼成処理は、大気雰囲気下で行なわれ、半導体化されたセラミックが再酸化され、粒界絶縁層が形成される。
【００４０】
しかるに、半導体セラミック層３ａ〜３ｇ及び内部電極層４ａ〜４ｆとなるべき焼成前のセラミックグリーンシート及び導電膜は、通常、製造過程で有機バインダを含むことから、大気雰囲気下で脱バインダ処理（熱処理）を行ない、有機バインダを焼失させた後、還元雰囲気下で一次焼成処理を行っている。
【００４１】
このため、上記脱バインダ処理で卑金属材料が部分的に酸化されて金属酸化物に変化し、その結果、金属酸化物が、その後の一次焼成処理でセラミックグリーンシート中に拡散するおそれがある。そして、このように金属酸化物がセラミックグリーンシート中に拡散すると、斯かる拡散領域では焼結が過度に進行し、その結果、結晶粒子が異常粒成長して結晶粒子の粗大化を招くおそれがある。このため、ＥＳＤ（静電気放電）が繰り返し発生すると、結晶粒子の粗粒部分と内部電極層４ａ〜４ｆとの接点を起点として内部電極４ａ〜４ｆから半導体セラミック層３ａ〜３ｇ方向にクラックが発生し、その結果、絶縁抵抗の低下を招き、ＥＳＤ耐性の信頼性低下を招くおそれがある。
【００４２】
そこで、本実施の形態では、一次焼成処理において、最高焼成温度で焼成する前に６００〜９００℃の温度で所定時間保持させた後、最高焼成温度で焼成処理を行なうことにより、ＥＳＤ耐性を改善し、高信頼性を得ている。
【００４３】
図２は、一次焼成処理の焼成プロファイルを示す図であり、横軸が時間ｔ（ｈｒ）、縦軸が温度Ｔ（℃）である。
【００４４】
すなわち、まず、焼成炉の炉内温度を一定速度（例えば、５℃／min）で室温Ｔ０から昇温させ、時間ｔ１で所定の保持温度Ｔ１に到達させる。そして、時間ｔ１から時間ｔ２までの保持時間Δｔ１（＝ｔ２−ｔ１）（例えば、１〜１０時間）、保持温度Ｔ１を維持する。
【００４５】
次いで、時間ｔ２に達すると、再び一定速度で炉内温度を昇温させ、時間ｔ３で最高焼成温度Ｔ２（例えば、１２００〜１２５０℃）に到達させる。そして、時間ｔ３から時間ｔ４までの焼成時間Δｔ２（＝ｔ４−ｔ３）（例えば、２時間）、最高焼成温度Ｔ２で保持して焼成処理を行ない、これによりセラミックグリーンシートを半導体化させ、その後一定速度で降温させ、時間ｔ５で室温Ｔ０に低下させている。
【００４６】
このように本実施の形態では、最高焼成温度Ｔ２で焼成する前に保持時間Δｔ１の間、保持温度Ｔ１を維持しているので、脱バインダ処理等で生成された金属酸化物を再び金属に還元することができ、これにより、セラミックグリーンシート中に金属酸化物が拡散するのを抑制することができる。そして、このようにセラミックグリーンシート中に金属酸化物が拡散するのを抑制できることから、結晶粒子が粗大化するのを回避することができ、これによりＥＳＤが繰り返し発生しても絶縁抵抗が低下するのを回避することができ、ＥＳＤ耐性の向上を図ることができる。
【００４７】
そして、このような保持温度Ｔ１としては、金属酸化物が金属に還元されるのに適した温度、具体的には６００〜９００℃に設定される。
【００４８】
すなわち、保持温度Ｔ１が６００℃未満になると、焼成雰囲気における金属−金属酸化物の平衡酸素分圧の関係から金属酸化物を金属に十分に還元することができず、粗粒の生成を抑制できない。
【００４９】
一方、保持温度Ｔ１が９００℃を超えると、導電膜やセラミックグリーンシートの収縮が開始すると考えられることから、この場合も金属酸化物を金属に十分に還元することができず、粗粒の生成を抑制できない。
【００５０】
したがって、保持温度Ｔ１は６００〜９００℃に設定する必要があり、好ましくは７００〜８００℃である。
【００５１】
尚、本実施の形態の製造方法では、ＳｒサイトとＴｉサイトとの配合モル比ｍは、特に限定されるものではないが、好ましくは０．９９０≦ｍ≦１．０１０となるようにＳｒ化合物やＴｉ化合物等のセラミック素原料を秤量するのがよい。
【００５２】
すなわち、Ｓｒを化学量論組成よりも過剰に含有させることにより、結晶粒子に固溶されずに結晶粒界に析出したＳｒが粒成長を抑制し、これにより微粒の結晶粒子が得られる。そして結晶粒子が微粒化することによって結晶粒界に酸素が行き届きやすくなり、ショットキー障壁の形成を促進し、良好な絶縁抵抗を確保することができる。
【００５３】
ただし、配合モル比ｍは１．０１０を超えると、結晶粒子に固溶されなかったＳｒの結晶粒界への析出が増加し、粒界絶縁層の厚みが過度に厚くなって静電容量の過度の低下を招くおそれがある。
【００５４】
一方、Ｔｉを化学量論組成よりも過剰に含有させた場合は、結晶粒子が若干粗大化し、絶縁抵抗は低下傾向となるものの、製品間でバラツキが生じることなく十分に実用性に耐えうる絶縁抵抗を確保でき、しかもＥＳＤ耐圧も良好に維持することができる。
【００５５】
ただし、配合モル比ｍが０．９９０未満になると、結晶粒子の平均粒径が過度に粗大化して絶縁性の低下が顕著となり、しかもＥＳＤ耐圧も低下する。
【００５６】
したがって、配合モル比ｍは０．９９０≦ｍ≦１．０１０となるように調製するのが好ましい。
【００５７】
ドナー元素は、還元雰囲気で焼成処理を行ってセラミックを半導体化するために結晶粒子中に固溶させているが、その含有量は特に限定されない。ただし、ドナー元素がＴｉ元素１００モルに対し０．２モル未満の場合は静電容量の過度の低下を招くおそれがある。一方、ドナー元素がＴｉ元素１００モルに対し１．２モルを超えると焼成温度の許容温度幅が狭くなるおそれがある。
【００５８】
したがって、ドナー元素の含有モル量はＴｉ元素１００モルに対し０．２〜１．２モル、好ましくは０．４〜１．０モルがよい。
【００５９】
そして、このようなドナー元素としては、特に限定されるものではなく、例えば、Ｌａ、Ｎｄ、Ｓｍ、Ｄｙ、Ｎｂ、及びＴａ等を使用することができる。
【００６０】
また、上述したようにアクセプタ元素を粒界絶縁層中に存在させることにより、粒界絶縁層は、電気的に活性化するエネルギー準位（粒界準位）を形成してショットキー障壁の形成を促進し、これにより絶縁抵抗が向上し、良好な絶縁性を有する積層型半導体セラミックコンデンサを得ることができる。ただし、アクセプタ元素の含有モル量がＴｉ元素１００モルに対し０．５モルを超えると、ＥＳＤ耐圧の低下を招き、好ましくない。
【００６１】
したがって、アクセプタ元素の含有モル量をＴｉ元素１００モルに対し０．５モル以下（ただし、０モルを含まず。）が好ましい。
【００６２】
そして、このようなアクセプタ元素としては、特に限定されるものではないが、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｒ等を使用することができ、特にＭｎが好んで使用される。
【００６３】
また、上記半導体セラミック１中に、Ｔｉ元素１００モルに対し、０．１モル以下の範囲で低融点酸化物を添加するのも好ましく、このような低融点酸化物を添加することにより、焼結性を向上させることができると共に上記アクセプタ元素の結晶粒界への偏析を促進することができる。
【００６４】
尚、低融点酸化物の含有モル量を上記範囲としたのは、その含有モル量がＴｉ元素１００モルに対し、０．１モルを超えると静電容量の過度の低下を招き、所望の電気特性が得られないおそれがあるからである。
【００６５】
また、低融点酸化物としては、特に限定されるものではなく、ＳｉＯ２、Ｂやアルカリ金属元素（Ｋ、Ｌｉ、Ｎａ等）を含有したガラスセラミック、銅−タングステン塩等を使用することができるが、ＳｉＯ２が好んで使用される。
【００６６】
次に、上記積層型半導体セラミックコンデンサの製造方法の一実施の形態を説明する。
【００６７】
まず、セラミック素原料としてＳｒＣＯ３等のＳｒ化合物、ＬａやＳｍ等のドナー元素を含有したドナー化合物、及び、例えば比表面積が１０ｍ２／ｇ以上（平均粒径：約０．１μｍ以下）のＴｉＯ２等、微粒のＴｉ化合物をそれぞれ用意し、所定量秤量する。
【００６８】
次いで、この秤量物に所定量（例えば、１〜３重量部）の分散剤を添加し、ＰＳＺ（Partially Stabilized Zirconia；「部分安定化ジルコニア」）ボール等の粉砕媒体及び純水と共にボールミルに投入し、該ボールミル内で十分に湿式混合してスラリーを作製する。
【００６９】
次に、このスラリーを蒸発乾燥させた後、大気雰囲気下、所定温度（例えば、１２５０℃〜１４００℃）で２時間程度、仮焼処理を施し、ドナー元素が固溶した仮焼粉末を作製する。
【００７０】
次いで、さらにＭｎやＣｏ等のアクセプタ元素の含有モル量が、Ｔｉ元素１００モルに対し、０．５モル以下となるようにアクセプタ化合物を秤量し、必要に応じてＳｉＯ２等の低融点酸化物の含有モル量がＴｉ元素１００モルに対し０〜０．１モルとなるように秤量する。次いでこれらアクセプタ化合物及び低融点酸化物に対し前記仮焼粉末及び純水並びに必要に応じて分散剤を添加し、再度前記粉砕媒体と共にボールミルに投入し、該ボールミル内で十分に湿式で混合する。そしてその後、蒸発乾燥させ、大気雰囲気下、所定温度（例えば、５００〜７００℃）で５時間程度、熱処理を行い、熱処理粉末を作製する。
【００７１】
次に、この熱処理粉末にトルエン、アルコール等の有機溶媒や有機バインダ、消泡剤、表面改質剤等を適宜添加して十分に湿式で混合し、これによりセラミックスラリーを得る。
【００７２】
次に、ドクターブレード法、リップコータ法、ダイコータ法等の成形加工法を使用してセラミックスラリーに成形加工を施し、焼成後の厚みが所定厚み（例えば、３〜４μｍ程度）となるようにセラミックグリーンシートを作製する。
【００７３】
次いで、ＮｉやＣｕ等の卑金属材料を主成分とした内部電極用導電性ペーストを使用してセラミックグリーンシート上にスクリーン印刷法、グラビア印刷法、又は真空蒸着法、スパッタリング法などを用いた転写等を施し、前記セラミックグリーンシートの表面に所定パターンの導電膜を形成する。
【００７４】
次いで、導電膜が形成されたセラミックグリーンシートを所定方向に複数枚積層すると共に、導電膜の形成されていない外層用のセラミックグリーンシートを積層した後、圧着し、所定寸法に切断して積層体を作製する。
【００７５】
そしてこの後、大気雰囲気下、３００〜５００℃の温度で２時間程度、脱バインダ処理を行なう。次いで、Ｈ２ガスとＮ２ガスが所定の流量比（例えば、Ｈ２／Ｎ２＝０．０２５／１００〜１／１００）となるように還元雰囲気とされた焼成炉を使用し、該焼成炉内で、上述した図２に示す焼成プロファイルで一次焼成処理を行い、積層体を半導体化する。
【００７６】
すなわち、まず、焼成炉の炉内温度を一定速度（例えば、５℃／min）で室温Ｔ０から昇温させ、時間ｔ１で保持温度Ｔ１、すなわち６００〜９００℃に到達させる。
【００７７】
次いで、炉内温度を保持時間Δｔ１の間、保持温度Ｔ１に保持した後、再び一定速度で炉内温度を昇温させ、時間ｔ３で最高焼成温度Ｔ２、例えば１２００〜１２５０℃とする。そして、時間ｔ３から時間ｔ４までの焼成時間Δｔ２（例えば、２時間）、最高焼成温度Ｔ２で保持して焼成処理を行ない、これによりセラミックグリーンシートを半導体化し、その後一定速度で降温させ、時間ｔ５で室温Ｔ０に低下させ、これにより一次焼成処理を行なう。
【００７８】
そして、このように積層体を半導体化した後、大気雰囲気下、前記卑金属材料が酸化しないように６００〜９００℃の低温で１時間程度、二次焼成を行い半導体セラミックに再酸化処理を施し、これにより内部電極層４ａ〜４ｆが埋設された積層焼結体からなる部品素体１が作製される。すなわち、この二次焼成処理では、酸素が結晶粒界に拡散されて結晶粒界に絶縁層（粒界絶縁層）が形成され、結晶粒界にはショットキー障壁が形成される。
【００７９】
この後、部品素体１の両端部に外部電極用導電性ペーストを塗布し、焼付処理を行い、外部電極２ａ、２ｂを形成し、これにより積層型半導体セラミックコンデンサが製造される。
【００８０】
尚、外部電極２ａ、２ｂの形成方法として、印刷、真空蒸着、又はスパッタリング等で形成してもよい。また、未焼成の積層体の両端部に外部電極用導電性ペーストを塗布した後、積層体と同時に焼成処理を施すようにしてもよい。
【００８１】
外部電極用導電性ペーストに含有される導電性材料についても特に限定されるものではないが、Ｇａ、Ｉｎ、Ｎｉ、Ｃｕ等の材料を使用するのが好ましく、さらに、これらの電極上にＡｇ電極を形成することも可能である。
【００８２】
このように本実施の形態では、最高焼成温度Ｔ２で焼成する前に６００〜９００℃の保持温度Ｔ１で所定の保持時間Δｔ１維持しているので、脱バインダ処理等で生成された金属酸化物を再び金属に還元することができ、これにより、セラミックグリーンシート中に金属酸化物が拡散するのを抑制することができる。そして、このようにセラミックグリーンシート中に金属酸化物が拡散するのを抑制できることから、結晶粒子が粗大化するのを回避することができ、これによりＥＳＤが繰り返し発生しても絶縁抵抗が低下するのを回避することができ、ＥＳＤ耐性の向上を図ることができる。
【００８３】
さらに、仮焼処理における仮焼温度（１２５０〜１４００℃）を、一次焼成処理における焼成温度（１２００〜１２５０℃）よりも高くすることによっても、結晶粒子の粒成長を抑制することができ、結晶粒子が粗大化するのを抑制することができる。
【００８４】
そして、このようにＥＳＤ耐性の信頼性が向上することから、コンデンサとツェナーダイオードとを併用した場合に比べても、遜色がない程度のＥＳＤ耐性を得ることができる。すなわち、積層型半導体セラミックコンデンサ１素子で良好なＥＳＤ耐性を得ることができ、コンデンサ機能の破損から保護されると共に、接続される半導体素子をも保護することが可能となる。
【００８５】
また、このように積層型半導体セラミックコンデンサ１素子でコンデンサとツェナーダイオードの機能を担うことができることから、部品点数の削減や低コスト化を図ることができ、更には設計の標準化も容易となり、付加価値の高い積層型半導体セラミックコンデンサを実現することができる。
【００８６】
尚、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、固溶体を固相法で作製しているが、固溶体の作製方法は特に限定されるものではなく、例えば水熱合成法、ゾル・ゲル法、加水分解法、共沈法等任意の方法を使用することができる。
【００８７】
次に、本発明の実施例を具体的に説明する。
【実施例】
【００８８】
〔試料の作製〕
（試料番号１〜１０）
セラミック素原料としてＳｒＣＯ３、比表面積が３０ｍ２／ｇ（平均粒径：約３０ｎｍ）のＴｉＯ２、及びドナー化合物としてのＬａＣｌ３を用意した。そして、Ｌａの含有量がＴｉ元素１００モルに対し０．８モルとなるようにＬａＣｌ３を秤量し、さらにＳｒサイトとＴｉサイトとの配合モル比ｍ（＝Ｓｒサイト／Ｔｉサイト）が１．００５となるように上記セラミック素原料を秤量した。
【００８９】
次いで、これらの秤量物１００重量部に対し３重量部のポリカルボン酸アンモニウム塩を分散剤として添加した後、粉砕媒体として直径２ｍｍのＰＳＺボール及び純水と共にボールミルに投入し、該ボールミル内で１６時間湿式混合してスラリーを作製した。
【００９０】
次に、このスラリーを蒸発乾燥させた後、大気雰囲気下、１３５０℃の温度で２時間仮焼処理を施し、ドナー元素が結晶粒子に固溶した仮焼粉末を得た。
【００９１】
次に、アクセプタ元素としてのＭｎ元素の含有量が、Ｔｉ元素１００モルに対し０．３モルとなるようにＭｎＣＯ３を前記仮焼粉末に添加し、さらにＴｉ元素１００モルに対し０．１モルとなるようにＳｉＯ２を添加し、再び直径２ｍｍのＰＳＺボール及び純水と共にボールミルに投入し、該ボールミル内で１６時間湿式混合した。
【００９２】
そしてこの後、蒸発乾燥させ、大気雰囲気下、６００℃で５時間、熱処理を行い、熱処理粉末を得た。
【００９３】
次に、トルエン、アルコール等の有機溶媒、及び分散剤を前記熱処理粉末に適量添加し、再び直径２ｍｍのＰＳＺボールと共にボールミルに投入し、該ボールミル内にて湿式で１６時間混合した。そしてこの後、有機バインダとしてのポリビニルビチラール（ＰＶＢ）や可塑剤としてのジオクチルフタレート（ＤＯＰ）を適量添加し、湿式で２４時間混合処理を行い、これによりセラミックスラリーを作製した。
【００９４】
次に、リップコータ法を使用してこのセラミックスラリーに成形加工を施し、厚みが約３．２μｍのセラミックグリーンシートを作製した。次いで、Ｎｉを主成分とする内部電極用導電性ペーストを使用してセラミックグリーンシート上にスクリーン印刷を施し、前記セラミックグリーンシートの表面に所定パターンの導電膜を形成した。
【００９５】
次いで、導電膜の形成されたセラミックグリーンシートを所定方向に１０枚積層した後、導電膜の形成されていない外層用のセラミックグリーンシートを上下に付与し、その後厚みが０．７ｍｍ程度となるように熱圧着し、セラミックグリーンシートと内部電極とが交互に積層されたブロック体を得た。
【００９６】
そしてこの後、このブロック体を所定寸法に切断して積層体とし、該積層体を大気雰囲気中、温度３７５℃で２時間脱バインダ処理を行なった。次いで、Ｈ２：Ｎ２＝１：１００の流量比に調製された還元雰囲気下、５℃／minの昇温速度で５００〜１０００℃（保持温度Ｔ１）まで上昇させ、１〜１０時間（保持時間Δｔ１）保持した。その後、再び５℃／minの昇温速度で１２５０℃（最高焼成温度Ｔ２）まで炉内温度を昇温させ、この最高焼成温度Ｔ２で２時間（焼成時間Δｔ２）、積層体に一次焼成を施し、積層体を半導体化した。
【００９７】
次に、大気雰囲気下、７００℃の温度で１時間、二次焼成を行って再酸化処理を施し、これにより粒界に酸素を分散させて粒界絶縁層を形成し、その後、端面を研磨して部品素体を作製した。
【００９８】
次いで、この部品素体の両端面にスパッタリングを施し、Ｎｉ−Ｃｒ層、Ｎｉ−Ｃｕ層、Ａｇ層からなる三層構造の外部電極を形成した。次いで、電解めっきを施し、外部電極の表面にＮｉ皮膜及びＳｎ皮膜を順次形成し、これにより試料番号１〜１０の試料を作製した。尚、得られた各試料の外径寸法は、長さＬ：１．０ｍｍ、幅Ｗ：０．５ｍｍ、厚みＴ：０．５ｍｍであった。
【００９９】
（試料番号１１）
一次焼成処理を保持温度Ｔ１で保持せず、５℃／minで最高焼成温度Ｔ２まで一気に昇温させた以外は、試料番号１〜１０と同様の方法・手順で試料番号１１の試料を作製した。
【０１００】
〔試料の評価〕
次に、試料番号１〜１１の各試料１００個について、インピーダンスアナライザ（アジレント・テクノロジー社製：ＨＰ４１９４Ａ）を使用し、周波数１ｋＨｚ、電圧１Ｖの条件で静電容量を測定した。また、この静電容量の測定と同時にＤＣ５０Ｖの直流電圧を各試料に１分間印加して絶縁抵抗を測定し、初期絶縁抵抗ＩＲ０とした。
【０１０１】
また、試料番号１〜１１の各試料について、イミュニティ試験規格であるＩＥＣ６１０００−４−２（国際規格）に準拠し、３０ｋＶの接触電圧を正逆１００回印加し、ＥＳＤ限界試験を行なった。
【０１０２】
図３はＥＳＤ限界試験で使用した測定装置の電気回路図である。
【０１０３】
すなわち、放電抵抗Ｒ１と充電抵抗Ｒ２との間の接続点に電源Ｖと並列に充電コンデンサＣが接続されている。また、電源Ｖと放電抵抗Ｒ１との間にスィッチＳ１が介装され、充電抵抗Ｒ２の出力側にスィッチＳ２が設けられ、出力端子間に試料が介装されている。
【０１０４】
充電コンデンサＣの静電容量を１５０ｐＦ、放電抵抗Ｒ１を３３０Ωとし、充電コンデンサＣに３０ｋＶの接触電圧を正逆１００回印加して、試料番号１〜１１の各試料について放電試験（ＥＳＤ限界試験）を行った。
【０１０５】
そして、試料番号１〜１１の各試料について、ＥＳＤ限界試験の終了後、上述と同様、絶縁抵抗ＩＲを測定し、絶縁抵抗ＩＲが１００ＭΩ（常用対数で８．０）未満の試料を不良品とした。そして、不良発生率を求め、かつ、不良品については、その絶縁抵抗ＩＲNGを求めた。
【０１０６】
表１は、試料番号１〜１１の各試料について、一次焼成処理における保持温度Ｔ１（℃）、保持時間Δｔ１（ｈｒ）、ＥＳＤ限界試験前に測定した静電容量及び絶縁抵抗logＩＲ（平均値）、ＥＳＤ限界試験後に求めた不良発生率及び不良品の絶縁抵抗logＩＲNG（平均値）を示している。
【０１０７】
【表１】
2013243281.tif 000003
【０１０８】
試料番号１１は、保持温度Ｔ１で保持することなく、一気に最高焼成温度Ｔ２まで昇温させているため、初期絶縁抵抗logＩＲ０が８．６であったが、ＥＳＤ限界試験後には不良発生率が１９％となり、また、不良品の絶縁抵抗logＩＲNGも６．２と低く、ＥＳＤ耐性の信頼性に劣ることが分かった。
【０１０９】
試料番号１及び２は、初期絶縁抵抗logＩＲ０は、それぞれ８．５、８．７と良好であったが、ＥＳＤ限界試験後には不良発生率がそれぞれ２０％、２２％となり、不良品の絶縁抵抗logＩＲNGも６．８、６．７と低かった。これは５００℃の低温で保持した場合、脱バインダ処理等で酸化してしまったＮｉＯがＮｉに十分に還元しきれず、ＮｉＯとして半導体セラミック層中に拡散するのを十分抑制できなかったためと思われる。
【０１１０】
一方、試料番号９及び１０も、初期絶縁抵抗logＩＲ０は、それぞれ８．４、８．７と良好であったが、ＥＳＤ限界試験後には不良発生率がそれぞれ１９％、２１％となり、不良品の絶縁抵抗logＩＲNGも６．２、６．６と低かった。これは保持温度が１０００℃と高いため、導電膜やセラミックグリーンシートの収縮が開始し、酸化したＮｉＯがＮｉに十分に還元されなくなったためと考えられる。
【０１１１】
これに対し試料番号３〜８は、保持時間Ｔ１が６００〜９００℃と本発明範囲内であるので、ＥＳＤ限界試験後の不良発生率も４〜７％と少なく、しかも不良品の絶縁抵抗logＩＲNGも７．０〜７．３となって本発明範囲外の試料に比べ、絶縁抵抗の低下も抑制することができ、ＥＳＤ耐性の改善効果が現れていることが分かった。
【産業上の利用可能性】
【０１１２】
静電容量が１ｎＦ程度の低容量品であっても、ＥＳＤ耐性の信頼性が良好な積層型半導体セラミックコンデンサを得ることができ、コンデンサ機能とツェナー機能とを１素子で実現することが可能となる。
【符号の説明】
【０１１３】
３ａ〜３ｇ  半導体セラミック層
４ａ〜４ｆ  内部電極層
【図１】
2013243281.tif 000004
【図２】
2013243281.tif 000005
【図３】
2013243281.tif 000006
【図４】
2013243281.tif 000007
【図５】
2013243281.tif 000008