(57)【要約】【課題】ゲート面積およびバイアス電流を増大させることなく、雑音を低減できる電流源を提供する。【解決手段】本発明に係る電流源１は、トランジスタＭ１とトランジスタＭ２とを備え、トランジスタＭ１のソース端子は、トランジスタＭ２のドレイン端子に接続され、トランジスタＭ１のゲート端子は、トランジスタＭ２のゲート端子に接続され、トランジスタＭ１・Ｍ２の各ゲート端子には、一定電圧が印加されるように構成されている。【選択図】図５
2013243614.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと第２のトランジスタとを備え、
第１のトランジスタのソース端子は、第２のトランジスタのドレイン端子に接続され、
第１のトランジスタのゲート端子は、第２のトランジスタのゲート端子に接続され、
第１および第２のトランジスタの各ゲート端子には、一定電圧が印加されるように構成されていることを特徴とする電流源。
【請求項２】
第１〜第４のトランジスタを備え、
第１〜第４のトランジスタの各ゲート端子は、互いに接続され、
第１のトランジスタのドレイン端子は、定電流源に接続され、
第１のトランジスタのソース端子は、第２のトランジスタのドレイン端子に接続され、
第３のトランジスタのソース端子は、第４のトランジスタのドレイン端子に接続されていることを特徴とするカレントミラー型電流源。
【請求項３】
第１のトランジスタのゲート面積と第２のトランジスタのゲート面積との比率は、第３のトランジスタのゲート面積と第４のトランジスタのゲート面積との比率に等しいことを特徴とする請求項２に記載のカレントミラー型電流源。
【請求項４】
第１のトランジスタのゲート幅と第２のトランジスタのゲート幅との比率は、第３のトランジスタのゲート幅と第４のトランジスタのゲート幅との比率に等しいことを特徴とする請求項３に記載のカレントミラー型電流源。
【請求項５】
アンプトランジスタと、
上記アンプトランジスタに接続されるカレントミラー型電流源とを備え、
上記カレントミラー型電流源は、請求項２〜４のいずれか１項に記載のカレントミラー型電流源であることを特徴とするソース接地アンプ。
【請求項６】
上記アンプトランジスタのゲート端子に印加される電圧の絶対値は、該アンプトランジスタの閾値電圧の絶対値以下であることを特徴とする請求項５に記載のソース接地アンプ。
【請求項７】
アンプトランジスタと、
上記アンプトランジスタに接続されるカレントミラー型電流源とを備え、
上記アンプトランジスタのゲート端子に印加される電圧の絶対値は、該アンプトランジスタの閾値電圧の絶対値以下であることを特徴とするソース接地アンプ。
【請求項８】
差動対を構成する第１および第２の差動トランジスタと、
第１および第２の差動トランジスタに接続されるカレントミラー型電流源とを備え、
上記カレントミラー型電流源は、請求項２〜４のいずれか１項に記載のカレントミラー型電流源であることを特徴とするオペレーショナルトランスコンダクタンスアンプ。
【請求項９】
第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、
第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることを特徴とする請求項８に記載のオペレーショナルトランスコンダクタンスアンプ。
【請求項１０】
差動対を構成する第１および第２の差動トランジスタと、
第１および第２の差動トランジスタに接続されるカレントミラー型電流源とを備え、
第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、
第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることを特徴とするオペレーショナルトランスコンダクタンスアンプ。
【請求項１１】
差動対を構成する第１および第２の差動トランジスタと、
少なくとも１つのカレントミラー回路とを備え、
上記カレントミラー回路の少なくとも１つは、カレントミラーを構成する各電流源として請求項１に記載の電流源を備えることを特徴とするオペアンプ。
【請求項１２】
第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、
第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることを特徴とする請求項１１に記載のオペアンプ。
【請求項１３】
差動対を構成する第１および第２の差動トランジスタを備え、
第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、
第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることを特徴とするオペアンプ。
【請求項１４】
請求項５〜７のいずれか１項に記載のソース接地アンプに負帰還を掛けたことを特徴とする増幅器。
【請求項１５】
請求項１１〜１３のいずれか１項に記載のオペアンプに負帰還を掛けたことを特徴とする増幅器。
【請求項１６】
互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、
上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、
上記複数の電流源の各々は、請求項１に記載の電流源であることを特徴とする参照電圧源。
【請求項１７】
上記オペアンプとして請求項１１〜１３のいずれか１項に記載のオペアンプを備えることを特徴とする請求項１６に記載の参照電圧源。
【請求項１８】
互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、
上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、
上記オペアンプとして請求項１１〜１３のいずれか１項に記載のオペアンプを備えることを特徴とする参照電圧源。
【請求項１９】
互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、
上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、
上記複数の電流源の各々は、請求項１に記載の電流源であることを特徴とする参照電流源。
【請求項２０】
上記オペアンプとして請求項１１〜１３のいずれか１項に記載のオペアンプを備えることを特徴とする請求項１９に記載の参照電流源。
【請求項２１】
互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、
上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、
上記オペアンプとして請求項１１〜１３のいずれか１項に記載のオペアンプを備えることを特徴とする参照電流源。
【請求項２２】
物理量を電気信号に変換するセンシングデバイスと、
該電気信号を増幅する増幅器と、
該増幅器によって増幅された上記電気信号を処理する信号処理回路とを備え、
上記増幅器は、請求項１４または１５に記載の増幅器であることを特徴とするセンサー装置。
【請求項２３】
電波を受信して電気信号に変換する受信デバイスと、
該電気信号を増幅する受信用増幅器と、
該受信用増幅器によって増幅された上記電気信号を処理する信号処理回路とを備え、
上記受信用増幅器は、請求項１４または１５に記載の増幅器であることを特徴とする通信装置。
【請求項２４】
電気信号を出力する信号処理回路と、
該電気信号を増幅する送信用増幅器と、
該送信用増幅器によって増幅された上記電気信号を電波に変換して送信する送信デバイスとを備え、
上記送信用増幅器は、請求項１４または１５に記載の増幅器であることを特徴とする通信装置。
【請求項２５】
電波を受信して電気信号に変換する受信デバイスと、
該電気信号を増幅する受信用増幅器と、
該受信用増幅器によって増幅された上記電気信号を処理する信号処理回路と、
該信号処理回路から出力された電気信号を増幅する送信用増幅器と、
該送信用増幅器によって増幅された上記電気信号を電波に変換して送信する送信デバイスとを備え、
上記受信用増幅器および上記送信用増幅器の少なくとも一方は、請求項１４または１５に記載の増幅器であることを特徴とする通信装置。
【請求項２６】
通信路を介して互いに通信可能な複数の通信装置を備え、
該複数の通信装置の少なくともいずれかは、請求項２３〜２５のいずれか１項に記載の通信装置であることを特徴とする通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタで構成された電流源等に関し、特にＭＯＳトランジスタで構成された電流源等に関する。
【背景技術】
【０００２】
図２３に示すＭＯＳトランジスタＭ１０１では、熱雑音電流Ｐｔおよびフリッカ雑音電流Ｐｆが、主たる雑音源となる。これらの雑音電流は、表１のように示される。
【０００３】
【表１】
2013243614.tif 000003
【０００４】
ここで、各数式の記号は、
ｋＢ  :  ボルツマン定数
Ｔ  :  接合温度（Ｋｅｌｖｉｎ）
γ  :  ノイズ係数（典型値≒３／２）
Ｇｍ  :  ゲート−ドレイン間のトランスコンダクタンス
ＫＦ  :  フリッカ雑音係数
Ｃｏｘ  :  ゲート膜容量
ｆ  :  周波数（Ｈｚ）
Ｗ  :  ゲート幅
Ｌ  :  ゲート長
である。
【０００５】
従って、１個のトランジスタＭ１０１のドレイン端子に流れる雑音電流は、式（１）のようになる。
【０００６】
【数１】
2013243614.tif 000004
【０００７】
続いて、ソース接地アンプの雑音について説明する。図２４に示すソース接地アンプ１０１では、トランジスタＭ１０１とトランジスタＭ１０２とがカレントミラーを構成している。そのため、トランジスタＭ１０１の雑音電流もカレントミラーされて、トランジスタＭ１０２に、トランジスタＭ１０１の雑音電流と同一量の雑音電流が発生する。したがって、ソース接地アンプ１０１の出力ノードには、トランジスタＭ１０１・Ｍ１０２・Ｍ１０３の雑音電流の総和が観測される。ソース接地アンプ１０１の出力ノードで観測される雑音電流は、式（２）のようになる。
【０００８】
【数２】
2013243614.tif 000005
【０００９】
増幅器の雑音は、その増幅度に大きく依存するため、入力換算雑音で評価することが多い。式（２）の雑音電流を、トランジスタＭ１０３のトランスコンダクタンスＧｍＡで割ることで、ソース接地アンプ１０１の雑音電圧入力換算の雑音電圧を求めることができる。当該雑音電圧は、式（３）のようになる。
【００１０】
【数３】
2013243614.tif 000006
【００１１】
一方、ＭＯＳトランジスタのトランスコンダクタンスＧｍは、下記の式（４）に示すドレイン−ソース間電流Ｉｄｓを、ゲート−ソース間電圧Ｖｇｓで微分することで、求めることができる。
【００１２】
【数４】
2013243614.tif 000007
【００１３】
すなわち、ＭＯＳトランジスタのトランスコンダクタンスＧｍは、式（５）のようになる。
【００１４】
【数５】
2013243614.tif 000008
【００１５】
なお、Ｖｅｆｆ≡Ｖｇｓ−Ｖｔｈである。
【００１６】
式（５）を、式（３）に代入することで、図２４に示すソース接地アンプ１０１の入力換算雑音は、式（６）のようになる。
【００１７】
【数６】
2013243614.tif 000009
【００１８】
したがって、式（６）の分母に含まれるバイアス電流（ドレイン−ソース間電流Ｉｄｓ）を増大させると、ソース接地アンプ１０１の入力換算雑音を減少させることができることがわかる。また、フリッカ雑音Ｐｆを減少させるためには、表１より、Ｐｆの分母に含まれるＷ＊Ｌ、すなわちゲート面積を増大させればよいことがわかる。これらの雑音低減のための必要条件は公知であり、例えば、非特許文献１に記載されている。
【先行技術文献】
【非特許文献】
【００１９】
【非特許文献１】Behzad Razavi著、「アナログCMOS集積回路の設計  基礎編」、丸善株式会社、2003年3月30日、p.276
【発明の概要】
【発明が解決しようとする課題】
【００２０】
公知の方法で増幅回路の低雑音化を図るためには、バイアス電流の増大、あるいは、トランジスタのゲート面積の増大を伴うという問題がある。
【００２１】
本発明は、上記の問題点を解決するためになされたもので、その目的は、ゲート面積およびバイアス電流を増大させることなく、雑音を低減できる電流源等を提供することにある。
【課題を解決するための手段】
【００２２】
上記の課題を解決するために、本発明に係る電流源は、第１のトランジスタと第２のトランジスタとを備え、第１のトランジスタのソース端子は、第２のトランジスタのドレイン端子に接続され、第１のトランジスタのゲート端子は、第２のトランジスタのゲート端子に接続され、第１および第２のトランジスタの各ゲート端子には、一定電圧が印加されるように構成されていることを特徴としている。
【００２３】
上記の構成によれば、第１のトランジスタのドレイン端子から定電流が出力される。ここで、第１のトランジスタが飽和領域で動作している状況下では、第２のトランジスタは線形領域で動作する。そのため、バイアス電流が等しい場合、第１のトランジスタが発生する雑音と第２のトランジスタが発生する雑音との和は、第１および第２のトランジスタのゲート面積の総和と等しいゲート面積を有する１個のトランジスタが発生する雑音よりも、１／２（γ−１）＊Ｐｔだけ小さくなる。サブミクロン化が進んだ現在のＭＯＳトランジスタではγ＞１となるので、本発明に係る電流源は、第１および第２のトランジスタのゲート面積の総和と等しいゲート面積を有する１個のトランジスタで構成される電流源よりも雑音が小さくなる。したがって、ゲート面積およびバイアス電流を増大させることなく、雑音を低減できる電流源を提供することができる。
【００２４】
本発明に係るカレントミラー型電流源は、第１〜第４のトランジスタを備え、第１〜第４のトランジスタの各ゲート端子は、互いに接続され、第１のトランジスタのドレイン端子は、定電流源に接続され、第１のトランジスタのソース端子は、第２のトランジスタのドレイン端子に接続され、第３のトランジスタのソース端子は、第４のトランジスタのドレイン端子に接続されていることを特徴としている。
【００２５】
上記の構成によれば、第３のドレイン端子から定電流が出力される。ここで、第１のトランジスタは、ドレイン端子とゲート端子とがダイオード接続され、ゲート端子が第２のトランジスタのゲート端子と接続され、第１および第２のトランジスタの各ゲート端子には、第１のトランジスタのドレイン電圧が印加される。そのため、第１および第２のトランジスタの雑音は、上述した本発明に係る電流源の雑音と等しくなる。
【００２６】
また、第３のトランジスタのゲート端子と第４のトランジスタのゲート端子とが互いに接続され、第３および第４のトランジスタの各ゲート端子には、第１のトランジスタのドレイン電圧が印加される。そのため、第３のトランジスタが飽和領域で動作している状況下では、第４のトランジスタは線形領域で動作する。そのため、バイアス電流が等しい場合、第３および第４のトランジスタの雑音は、ゲート面積が第３および第４のトランジスタのゲート面積の総和と等しい１個のトランジスタの雑音よりも小さくなる。
【００２７】
したがって、本発明に係るカレントミラー型電流源の雑音は、ゲート面積が第１および第２のトランジスタのゲート面積の総和と等しいトランジスタと、ゲート面積が第３および第４のトランジスタのゲート面積の総和と等しいトランジスタとの２個のトランジスタで構成されるカレントミラー型電流源の雑音よりも小さくなる。したがって、本発明に係るカレントミラー型電流源は、ゲート面積およびバイアス電流を増大させることなく、雑音を低減できる。
【００２８】
本発明に係るカレントミラー型電流源では、第１のトランジスタのゲート面積と第２のトランジスタのゲート面積との比率は、第３のトランジスタのゲート面積と第４のトランジスタのゲート面積との比率に等しくてもよい。
【００２９】
本発明に係るカレントミラー型電流源では、第１のトランジスタのゲート幅と第２のトランジスタのゲート幅との比率は、第３のトランジスタのゲート幅と第４のトランジスタのゲート幅との比率に等しくてもよい。
【００３０】
本発明に係るソース接地アンプは、アンプトランジスタと、上記アンプトランジスタに接続されるカレントミラー型電流源とを備え、上記カレントミラー型電流源は、本発明に係るカレントミラー型電流源であることを特徴としている。
【００３１】
上記の構成によれば、カレントミラー型電流源はアンプトランジスタの能動負荷となる。さらに、本発明に係るカレントミラー型電流源は従来に比べ低雑音であるため、ソース接地アンプの雑音も、従来のカレントミラー型電流源を備えるソース接地アンプに比べ低減することができる。
【００３２】
本発明に係るソース接地アンプでは、上記アンプトランジスタのゲート端子に印加される電圧の絶対値は、該アンプトランジスタの閾値電圧の絶対値以下であることが好ましい。
【００３３】
本発明に係るソース接地アンプは、アンプトランジスタと、上記アンプトランジスタに接続されるカレントミラー型電流源とを備え、上記アンプトランジスタのゲート端子に印加される電圧の絶対値は、該アンプトランジスタの閾値電圧の絶対値以下であることを特徴としている。
【００３４】
上記の構成によれば、アンプトランジスタは、弱反転モードで動作する。弱反転モードで動作するＭＯＳトランジスタは、強反転モードで動作するＭＯＳトランジスタよりも、トランスコンダクタンスが大きい。すなわち、バイアス電流を増大させることなく、トランスコンダクタンスを大きくすることができるので、ソース接地アンプの雑音を低減することができる。
【００３５】
本発明に係るオペレーショナルトランスコンダクタンスアンプは、差動対を構成する第１および第２の差動トランジスタと、第１および第２の差動トランジスタに接続されるカレントミラー型電流源とを備え、上記カレントミラー型電流源は、本発明に係るカレントミラー型電流源であることを特徴としている。
【００３６】
上記の構成によれば、本発明に係るカレントミラー型電流源は従来に比べ低雑音であるため、オペレーショナルトランスコンダクタンスアンプの雑音も、従来のカレントミラー型電流源を備えるオペレーショナルトランスコンダクタンスアンプに比べ低減することができる。
【００３７】
本発明に係るオペレーショナルトランスコンダクタンスアンプでは、第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、
第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることが好ましい。
【００３８】
本発明に係るオペレーショナルトランスコンダクタンスアンプは、差動対を構成する第１および第２の差動トランジスタと、第１および第２の差動トランジスタに接続されるカレントミラー型電流源とを備え、第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることを特徴としている。
【００３９】
上記の構成によれば、第１および第２の差動トランジスタは、弱反転モードで動作する。弱反転モードで動作するＭＯＳトランジスタは、強反転モードで動作するＭＯＳトランジスタよりも、トランスコンダクタンスが大きい。すなわち、バイアス電流を増大させることなく、トランスコンダクタンスを大きくすることができるので、オペレーショナルトランスコンダクタンスアンプの雑音を低減することができる。
【００４０】
本発明に係るオペアンプは、差動対を構成する第１および第２の差動トランジスタと、少なくとも１つのカレントミラー回路とを備え、上記カレントミラー回路の少なくとも１つは、カレントミラーを構成する各電流源として本発明に係る電流源を備えることを特徴としている。
【００４１】
上記の構成によれば、本発明に係る電流源は従来に比べ低雑音であるため、オペアンプの雑音も、従来の電流源を備えるオペアンプに比べ低減することができる。
【００４２】
本発明に係るオペアンプでは、第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることが好ましい。
【００４３】
本発明に係るオペアンプは、差動対を構成する第１および第２の差動トランジスタを備え、第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることを特徴としている。
【００４４】
上記の構成によれば、第１および第２の差動トランジスタは、弱反転モードで動作する。弱反転モードで動作するＭＯＳトランジスタは、強反転モードで動作するＭＯＳトランジスタよりも、トランスコンダクタンスが大きい。すなわち、バイアス電流を増大させることなく、トランスコンダクタンスを大きくすることができるので、オペアンプの雑音を低減することができる。
【００４５】
本発明に係る増幅器は、本発明に係るソース接地アンプに負帰還を掛けたことを特徴としている。
【００４６】
上記の構成によれば、本発明に係るソース接地アンプは従来に比べ低雑音であるため、増幅器の雑音も、従来のソース接地アンプに負帰還を掛けた構成である増幅器に比べ低減することができる。
【００４７】
本発明に係る増幅器は、本発明に係るオペアンプに負帰還を掛けたことを特徴としている。
【００４８】
上記の構成によれば、本発明に係るオペアンプは従来に比べ低雑音であるため、増幅器の雑音も、従来のオペアンプに負帰還を掛けた構成である増幅器に比べ低減することができる。
【００４９】
本発明に係る参照電圧源は、互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、上記複数の電流源の各々は、本発明に係る電流源であることを特徴としている。
【００５０】
上記の構成によれば、本発明に係る電流源は従来に比べ低雑音であるため、参照電圧源の雑音も、従来の電流源を備える参照電圧源に比べ低減することができる。
【００５１】
本発明に係る参照電圧源は、上記オペアンプとして本発明に係るオペアンプを備えることが好ましい。
【００５２】
本発明に係る参照電圧源は、互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、上記オペアンプとして本発明に係るオペアンプを備えることを特徴としている。
【００５３】
上記の構成によれば、本発明に係るオペアンプは従来に比べ低雑音であるため、参照電圧源の雑音も、従来のオペアンプを備えた参照電圧源に比べ低減することができる。
【００５４】
本発明に係る参照電流源は、互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、上記複数の電流源の各々は、本発明に係る電流源であることを特徴としている。
【００５５】
上記の構成によれば、本発明に係る電流源は従来に比べ低雑音であるため、参照電流源の雑音も、従来の電流源を備える参照電流源に比べ低減することができる。
【００５６】
本発明に係る参照電流源は、上記オペアンプとして本発明に係るオペアンプを備えることが好ましい。
【００５７】
本発明に係る参照電流源は、互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、上記オペアンプとして本発明に係るオペアンプを備えることを特徴としている。
【００５８】
上記の構成によれば、本発明に係るオペアンプは従来に比べ低雑音であるため、参照電流源の雑音も、従来のオペアンプを備えた参照電流源に比べ低減することができる。
【００５９】
本発明に係るセンサー装置は、物理量を電気信号に変換するセンシングデバイスと、該電気信号を増幅する増幅器と、該増幅器によって増幅された上記電気信号を処理する信号処理回路とを備え、上記増幅器は、本発明に係る増幅器であることを特徴としている。
【００６０】
上記の構成によれば、本発明に係る増幅器は従来に比べ低雑音であるため、本発明に係るセンサー装置は、従来の増幅器を備えたセンサー装置に比べ、高い精度で物理量を検知することができる。
【００６１】
本発明に係る通信装置は、電波を受信して電気信号に変換する受信デバイスと、該電気信号を増幅する受信用増幅器と、該受信用増幅器によって増幅された上記電気信号を処理する信号処理回路とを備え、上記受信用増幅器は、請求項１４または１５に記載の増幅器であることを特徴としている。
【００６２】
上記の構成によれば、本発明に係る増幅器は従来に比べ低雑音であるため、本発明に係る通信装置は、従来の増幅器を受信用増幅器として備えた通信装置に比べ、良好に信号の受信を行うことが可能となる。
【００６３】
本発明に係る通信装置は、電気信号を出力する信号処理回路と、該電気信号を増幅する送信用増幅器と、該送信用増幅器によって増幅された上記電気信号を電波に変換して送信する送信デバイスとを備え、上記送信用増幅器は、本発明に係る増幅器であることを特徴としている。
【００６４】
上記の構成によれば、本発明に係る増幅器は従来に比べ低雑音であるため、本発明に係る通信装置は、従来の増幅器を送信用増幅器として備えた通信装置に比べ、良好に信号の送信を行うことが可能となる。
【００６５】
本発明に係る通信装置は、電波を受信して電気信号に変換する受信デバイスと、該電気信号を増幅する受信用増幅器と、該受信用増幅器によって増幅された上記電気信号を処理する信号処理回路と、該信号処理回路から出力された電気信号を増幅する送信用増幅器と、該送信用増幅器によって増幅された上記電気信号を電波に変換して送信する送信デバイスとを備え、上記受信用増幅器および上記送信用増幅器の少なくとも一方は、本発明に係る増幅器であることを特徴としている。
【００６６】
上記の構成によれば、本発明に係る増幅器は従来に比べ低雑音であるため、本発明に係る通信装置は、従来の増幅器を受信用増幅器または送信用増幅器として備えた通信装置に比べ、良好に信号の送受信を行うことが可能となる。
【００６７】
本発明に係る通信システムは、通信路を介して互いに通信可能な複数の通信装置を備え、該複数の通信装置の少なくともいずれかは、本発明に係る通信装置であることを特徴としている。
【００６８】
上記の構成によれば、通信状態の良好な通信システムを構築することができる。
【発明の効果】
【００６９】
以上のように、本発明に係る電流源は、第１のトランジスタと第２のトランジスタとを備え、第１のトランジスタのソース端子は、第２のトランジスタのドレイン端子に接続され、第１のトランジスタのゲート端子は、第２のトランジスタのゲート端子に接続され、第１および第２のトランジスタの各ゲート端子には、一定電圧が印加されるように構成されているので、ゲート面積およびバイアス電流を増大させることなく、雑音を低減できるという効果を奏する。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１の実施形態に係る電流源の構成を示す回路図である。
【図２】本発明の第１の実施形態に係るカレントミラー型電流源の構成を示す回路図である。
【図３】従来のカレントミラー型電流源の構成を示す回路図である。
【図４】本発明の第１の実施形態に係るカレントミラー型電流源の雑音電流、および従来のカレントミラー型電流源の雑音電流のシミュレーション結果を示すグラフである。
【図５】本発明の第２の実施形態に係るソース接地アンプの構成を示す回路図である。
【図６】本発明の第２の実施形態に係るソース接地アンプの入力換算雑音、および従来のソース接地アンプの入力換算雑音のシミュレーション結果を示すグラフである。
【図７】本発明の第３の実施形態に係るＯＴＡの構成を示す回路図である。
【図８】従来のＯＴＡの構成を示す回路図である。
【図９】本発明の第４の実施形態に係るＯＰＡＭＰの構成を示す回路図である。
【図１０】従来のＯＰＡＭＰの構成を示す回路図である。
【図１１】本発明の第４の実施形態に係るＯＰＡＭＰの入力換算雑音、および従来のＯＰＡＭＰの入力換算雑音のシミュレーション結果を示すグラフである。
【図１２】本発明の第５の実施形態に係る増幅器の構成を示す回路図である。
【図１３】従来の増幅器の構成を示す回路図である。
【図１４】（ａ）は、本発明の第５の実施形態に係る増幅器の出力波形を示しており、（ｂ）は、従来の増幅器の出力波形を示している。
【図１５】本発明の第６の実施形態に係る増幅器の構成を示す回路図である。
【図１６】従来の増幅器の構成を示す回路図である。
【図１７】（ａ）は、本発明の第６の実施形態に係る増幅器の出力波形を示しており、（ｂ）は、従来の増幅器の出力波形を示している。
【図１８】本発明の第７の実施形態に係る参照電圧／参照電流発生回路の構成を示す回路図である。
【図１９】従来の参照電圧／参照電流発生回路の構成を示す回路図である。
【図２０】本発明の第７の実施形態に係る参照電圧／参照電流発生回路の雑音、および従来の参照電圧／参照電流発生回路の雑音のシミュレーション結果を示すグラフである。
【図２１】本発明の第８の実施形態に係るセンサー装置の構成を示すブロック図である。
【図２２】本発明の第９の実施形態に係る通信システムの構成を示すブロック図である。
【図２３】１個のトランジスタから構成される従来の電流源を示す回路図である。
【図２４】従来のソース接地アンプの構成を示す回路図である。
【発明を実施するための形態】
【００７１】
以下、発明を実施するための最良の形態を、図面を参照して説明する。なお、以下に説明する図面および後述する内容は、本発明の好適な実施形態を説明しようとするものであって、本発明を実施し得る唯一の形態を表すものではない。
【００７２】
〔実施形態１〕
本発明の第１の実施形態について図１〜図４に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係る電流源およびカレントミラー型電流源の一形態について説明する。
【００７３】
（電流源１の構成）
図１は、本実施形態に係る電流源１の構成を示す回路図である。電流源１は、トランジスタＭ１（第１のトランジスタ）およびトランジスタＭ２（第２のトランジスタ）を備えている。トランジスタＭ１・Ｍ２は、ともにＮＭＯＳトランジスタである。トランジスタＭ１のソース端子は、トランジスタＭ２のドレイン端子に接続され、トランジスタＭ１のゲート端子は、トランジスタＭ２のゲート端子に接続されている。トランジスタＭ１・Ｍ２の各ゲート端子には、一定の電圧Ｖｇｓが印加される。これにより、トランジスタＭ２のドレイン端子から定電流が出力される。
【００７４】
ここで、各トランジスタＭ１・Ｍ２は、ゲート面積が、図２３に示すトランジスタＭ１０１のゲート面積の１／２となっている。すなわち、トランジスタＭ１・Ｍ２の各ゲート面積の合計は、トランジスタＭ１０１のゲート面積と等しい。
【００７５】
さらに、トランジスタＭ１・Ｍ２で構成される電流源１の雑音は、図２３に示すトランジスタＭ１０１の雑音よりも小さくなる。以下、その原理を説明する。
【００７６】
（雑音低減の説明）
トランジスタＭ１に雑音電流が流れると、トランジスタＭ１のソース電位が上昇する。一方、トランジスタＭ１のゲート端子に印加される電圧Ｖｇｓは一定であるため、トランジスタＭ１のゲート−ソース間電圧Ｖｇｓが低下する。この結果、トランジスタＭ１に流れる電流が減少し、雑音が抑制される。すなわち、雑音を抑制する相殺電流が発生する。
【００７７】
電流源１において、トランジスタＭ２は、トランジスタＭ１が飽和領域で動作している状況下では、線形領域（非飽和領域）で動作する。その理由を説明する。トランジスタのゲート端子に印加される電圧をＶｇｓとすると、トランジスタが線形領域で動作するためには、
条件（Ａ）｜Ｖｇｓ｜＞｜Ｖｔｈ｜、および、
条件（Ｂ）｜Ｖｇｄ｜＞｜Ｖｔｈ｜
を同時に満たすことである。図１において、トランジスタＭ１が飽和領域で動作しているならば、式（７）が成立する。
【００７８】
【数７】
2013243614.tif 000010
【００７９】
ここで、Ｖｇｓ１は、トランジスタＭ１のゲート−ソース間電圧、Ｖｄｓ２は、トランジスタＭ２のドレイン−ソース間電圧である。よって、トランジスタＭ２は、条件（Ａ）を満たす。
【００８０】
また、トランジスタＭ２のゲート−ドレイン間電圧Ｖｇｄは、式（８）のようになる。
【００８１】
【数８】
2013243614.tif 000011
【００８２】
したがって、トランジスタＭ２は、条件（Ｂ）を満たす。
【００８３】
このように、トランジスタＭ１が飽和領域で動作している状況下では、トランジスタＭ２は、必ず条件（Ａ）・（Ｂ）を同時に満たしており、線形領域で動作する。
【００８４】
線形領域で動作するＭＯＳトランジスタでは、Ｖｄｓ≪Ｖｅｆｆならば、ドレイン−ソース間電流は、式（９）のようになる。
【００８５】
【数９】
2013243614.tif 000012
【００８６】
ドレイン−ソース間の抵抗値Ｒｏｎは、Ｒｏｎ＝Ｖｄｓ／Ｉｄｓであるから、線形領域で動作するＭＯＳトランジスタの熱雑音は、式（１０）のようになる。
【００８７】
【数１０】
2013243614.tif 000013
【００８８】
ここで、トランジスタＭ２のゲート面積は、図２３に示すトランジスタＭ１０１のゲート面積の１／２であるため、β値も１／２となる。したがって、トランジスタＭ２の雑音は、式（１１）のようになる。
【００８９】
【数１１】
2013243614.tif 000014
【００９０】
同様に、トランジスタＭ１のゲート面積も、図２３に示すトランジスタＭ１０１のゲート面積の１／２であるため、β値も１／２となる。したがって、トランジスタＭ１の雑音は、式（１２）のようになる。
【００９１】
【数１２】
2013243614.tif 000015
【００９２】
よって、本実施形態に係る電流源１の雑音は、式（１３）のようになる。
【００９３】
【数１３】
2013243614.tif 000016
【００９４】
一方、図２３に示すトランジスタＭ１０１の雑音は、〔背景技術〕で説明したように、式（１）のようになる。
【００９５】
【数１】
2013243614.tif 000017
【００９６】
よって、式（１３）と式（１）の比較から、トランジスタＭ１０１の雑音から電流源１の雑音を差し引いた値は、１／２（γ−１）＊Ｐｔとなる。ここで、ノイズ係数γの値の理論導出は、現時点で研究途上であるが、実測では１．１〜７．９となる（Reza Navid et.al.、「A Circuit-Based Noise Parameter Extraction Technique for MOSFETs」、IEEE JSSC、2005年3月、p.726-735、Fig.1）。すなわち、γ＞１となるので、電流源１の雑音は、図２３に示すトランジスタＭ１０１の雑音よりも小さくなることがわかる。
【００９７】
なお、１９８０年代に主流であった、１ｕｍを超えるチャネル長のＭＯＳトランジスタでは、γ＝２／３（≒０．６７）が典型値として使われてきた。一方、１９９０年代以降に主流となっている、チャネル長が１ｕｍ以下のサブミクロン・プロセスで製造されたＭＯＳトランジスタでは、ノイズ係数γの値は増大する傾向にあり、上記のように、１．１〜７．９とする報告がある。本発明では、サブミクロン・プロセスで製造されるＭＯＳトランジスタへの適用を鑑み、以下の説明において、数式上の比較のために用いるノイズ係数γの典型値は、γ＝３／２（＝１．５）としている。
【００９８】
（まとめ）
以上のように、図１に示す電流源１の雑音は、図２３に示すトランジスタＭ１０１で構成される電流源の雑音よりも小さくなる。ここで、電流源１を構成するために、ＭＯＳトランジスタが２個必要であるが、１個のＭＯＳトランジスタで電流源を構成する場合と同じゲート面積であるため、ゲート面積は増大しない。また、バイアス電流（Ｉｄｓ）を増大させる必要もない。したがって、ゲート面積およびバイアス電流を増大させることなく、雑音を低減できる。
【００９９】
（カレントミラー型電流源２の構成）
続いて、カレントミラー型電流源の実施形態について説明する。
【０１００】
図２は、本実施形態に係るカレントミラー型電流源２の構成を示す回路図である。カレントミラー型電流源２は、４個のトランジスタＭ１〜Ｍ４（第１〜第４トランジスタ）を備えている。トランジスタＭ１〜Ｍ４は、いずれもＮＭＯＳトランジスタである。トランジスタＭ１〜Ｍ４の各ゲート端子は、互いに接続されているとともに、トランジスタＭ１のドレイン端子に接続されている。トランジスタＭ１のドレイン端子は、バイアス電流Ｉｄｓを流す定電流源に接続されている。トランジスタＭ１のソース端子は、トランジスタＭ２のドレイン端子に接続され、トランジスタＭ３のソース端子は、トランジスタＭ４のドレイン端子に接続されている。これにより、トランジスタＭ３のドレイン端子から定電流が出力される。
【０１０１】
ここで、トランジスタＭ１のゲート幅Ｗと、トランジスタＭ２のゲート幅Ｗとの比率、および、トランジスタＭ３のゲート幅Ｗと、トランジスタＭ４のゲート幅Ｗとの比率は、ともにｘ：ｙである。ｘおよびｙは、ｘ＋ｙ＝１を満たす任意の正の数値である。すなわち、トランジスタＭ１のゲート面積とトランジスタＭ２のゲート面積との比率は、トランジスタＭ３のゲート面積とトランジスタＭ４のゲート面積との比率に等しい。
【０１０２】
また、トランジスタＭ１・Ｍ２の各ゲート面積の総和と、トランジスタＭ３・Ｍ４の各ゲート面積の総和との比率は、Ｎ：Ｍである。ＮおよびＭは、任意の正の数値である。
【０１０３】
（従来構成との比較）
続いて、従来のカレントミラー型電流源について説明する。
【０１０４】
図３は、従来のカレントミラー型電流源１０２の構成を示す回路図である。カレントミラー型電流源１０２は、２個のトランジスタＭ１０１・Ｍ１０２を備えている。トランジスタＭ１０１・Ｍ１０２の各ゲート端子は互いに接続されているとともに、トランジスタＭ１０１のドレイン端子に接続されている。トランジスタＭ１０１のドレイン端子は、バイアス電流Ｉｄｓを流す定電流源に接続されている。これにより、トランジスタＭ１０２のドレイン端子から定電流が出力される。
【０１０５】
トランジスタＭ１０１のゲート面積は、カレントミラー型電流源２のトランジスタＭ１・Ｍ２の各ゲート面積の総和と等しい。トランジスタＭ１０２のゲート面積は、カレントミラー型電流源２のトランジスタＭ３・Ｍ４の各ゲート面積の総和と等しい。したがって、トランジスタＭ１０１のゲート面積とトランジスタＭ１０２のゲート面積との比率は、Ｎ：Ｍである。
【０１０６】
カレントミラー型電流源２とカレントミラー型電流源１０２とを比較すると、カレントミラー型電流源２のトランジスタＭ３のドレイン端子に流れる電流、および、カレントミラー型電流源１０２のトランジスタＭ１０２のドレイン端子に流れる電流は、互いに等しく、ともにＩｄｓ＊（１＋Ｍ／Ｎ）である。また、カレントミラー型電流源２を構成する全トランジスタのゲート面積、および、カレントミラー型電流源１０２を構成する全トランジスタのゲート面積も、互いに等しく、ともにＬ＊（Ｎ＊Ｗ＋Ｍ＊Ｗ）である。
【０１０７】
このように、カレントミラー型電流源２およびカレントミラー型電流源１０２は、出力電流およびゲート面積の総和が互いに等しい。一方、カレントミラー型電流源２の雑音は、カレントミラー型電流源１０２の雑音よりも小さくなる。以下、その原理を説明する。
【０１０８】
（雑音低減の説明）
雑音計算の簡略化のため、ｘ＝ｙ＝１／２、Ｎ＝Ｍ＝１とする。従来のカレントミラー型電流源１０２では、トランジスタＭ１０１の雑音がカレントミラーされるため、トランジスタＭ１０２にもトランジスタＭ１０１の雑音と同じ雑音が発生する。そのため、カレントミラー型電流源１０２の雑音は、式（１４）のようになる。
【０１０９】
【数１４】
2013243614.tif 000018
【０１１０】
一方、本実施形態に係るカレントミラー型電流源２では、トランジスタＭ２は、図１に示すトランジスタＭ２と接続関係が等しいため、線形領域で動作する。同様に、トランジスタＭ４も、線形領域で動作する。また、トランジスタＭ２・Ｍ４のゲート面積は、トランジスタＭ１０１・Ｍ１０２のゲート面積の１／２であることから、線形領域で動作するトランジスタＭ２・Ｍ４の雑音は、式（１５）のようになる。
【０１１１】
【数１５】
2013243614.tif 000019
【０１１２】
また、トランジスタＭ１・Ｍ３のゲート面積も、トランジスタＭ１０１・Ｍ１０２のゲート面積の１／２であることから、飽和領域で動作するトランジスタＭ１・Ｍ３の雑音は、式（１６）のようになる。
【０１１３】
【数１６】
2013243614.tif 000020
【０１１４】
カレントミラー型電流源２の雑音は、トランジスタＭ１〜Ｍ４の各雑音の合計であるため、式（１７）のようになる。
【０１１５】
【数１７】
2013243614.tif 000021
【０１１６】
よって、式（１４）と式（１７）の比較から、カレントミラー型電流源１０２の雑音からカレントミラー型電流源２の雑音を差し引いた値は、（γ−１）＊Ｐｔとなる。既に述べたように、サブミクロン・プロセスで製造されるＭＯＳトランジスタでは、γ＞１であるため、カレントミラー型電流源２の雑音は、従来のカレントミラー型電流源１０２の雑音よりも小さくなることが分かる。
【０１１７】
また、図４は、ｘ＝ｙ＝１／２、Ｎ＝Ｍ＝１である場合の、本実施形態に係るカレントミラー型電流源２の雑音電流、および従来のカレントミラー型電流源１０２の雑音電流のシミュレーション結果を示すグラフである。
【０１１８】
以上のように、本実施形態に係るカレントミラー型電流源２は、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。
【０１１９】
〔実施形態２〕
本発明の第２の実施形態について図５〜図６に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係る増幅器（ソース接地アンプ）の一形態について説明する。
【０１２０】
（ソース接地アンプ３の構成）
図５は、本実施形態に係るソース接地アンプ３の構成を示す回路図である。ソース接地アンプ３は、トランジスタＭ１〜Ｍ５を備えている。トランジスタＭ５は、ＰＭＯＳトランジスタであり、特許請求の範囲に記載のアンプトランジスタに相当する。トランジスタＭ５のドレイン端子は、トランジスタＭ４のドレイン端子に接続されている。トランジスタＭ１〜Ｍ４は、図２に示すカレントミラー型電流源２を構成しており、トランジスタＭ５の能動負荷となる。トランジスタＭ５のゲート端子が、ソース接地アンプ３の入力端子となり、トランジスタＭ５のドレイン端子とトランジスタＭ４のドレイン端子との接続点が、ソース接地アンプ３の出力ノードとなる。
【０１２１】
また、トランジスタＭ５のゲート端子には、電圧Ｖｇｓが印加される。電圧Ｖｇｓの絶対値は、トランジスタＭ５の閾値電圧Ｖｔｈの絶対値以下である。そのため、トランジスタＭ５は、弱反転モードで動作する。
【０１２２】
（従来構成との比較）
ソース接地アンプ３を、図２４に示す従来のソース接地アンプ１０１と比較すると、ソース接地アンプ３のカレントミラー型電流源２を構成するトランジスタＭ１〜Ｍ４のゲート面積の総和は、ソース接地アンプ１０１のカレントミラー型電流源を構成するトランジスタＭ１０１・Ｍ１０２のゲート面積の総和と等しい。また、ソース接地アンプ３のトランジスタＭ５のサイズは、ソース接地アンプ１０１のトランジスタＭ１０３のサイズと同一である。一方、トランジスタＭ５と異なり、トランジスタＭ１０３のゲート端子に印加される電圧Ｖｇｓの絶対値は、トランジスタＭ１０３の閾値電圧Ｖｔｈの絶対値よりも大きい。すなわち、トランジスタＭ１０３は、強反転モードで動作する。
【０１２３】
したがって、ソース接地アンプ３およびソース接地アンプ１０１は、ゲート面積の総和が互いに等しい。一方、ソース接地アンプ３の雑音は、ソース接地アンプ１０１の雑音よりも小さくなる。以下、その原理を説明する。
【０１２４】
（雑音低減の説明）
雑音計算の簡略化のため、トランジスタＭ１のゲート幅Ｗと、トランジスタＭ２のゲート幅Ｗとが等しく、トランジスタＭ３のゲート幅Ｗと、トランジスタＭ４のゲート幅Ｗとが等しいとする（ｘ＝ｙ＝１／２）。また、トランジスタＭ１・Ｍ２の各ゲート面積の総和と、トランジスタＭ３・Ｍ４の各ゲート面積の総和との比率、および、トランジスタＭ１０１のゲート面積とトランジスタＭ１０２のゲート面積との比率を、ともに１：１とする（Ｎ＝Ｍ＝１）。
【０１２５】
従来のソース接地アンプ１０１では、出力ノードにおける雑音電流の総和は、式（１８）のようになる。
【０１２６】
【数１８】
2013243614.tif 000022
【０１２７】
ソース接地アンプ１０１の入力換算雑音は、トランジスタＭ１０３のトランスコンダクタンスで割ることにより得られる。上述のように、トランジスタＭ１０３のゲート端子に印加される電圧Ｖｇｓの絶対値は、閾値電圧Ｖｔｈの絶対値よりも大きいので、トランジスタＭ１０３は強反転モードで動作する。ここで、強反転モードのＭＯＳトランジスタのトランスコンダクタンスＧｍは、強反転領域のドレイン−ソース間電流（式（４））をゲート−ソース間電圧Ｖｇｓで微分することで算出され、式（５）のようになる。
【０１２８】
【数５】
2013243614.tif 000023
【０１２９】
したがって、ソース接地アンプ１０１の入力換算雑音は、式（１９）のようになる。
【０１３０】
【数１９】
2013243614.tif 000024
【０１３１】
一方、本実施形態に係るソース接地アンプ３では、出力ノードにおける雑音電流の総和は、式（２０）のようになる。
【０１３２】
【数２０】
2013243614.tif 000025
【０１３３】
ソース接地アンプ３の入力換算雑音は、トランジスタＭ５のトランスコンダクタンスで割ることにより得られる。上述のように、トランジスタＭ５のゲート端子に印加される電圧Ｖｇｓの絶対値は、閾値電圧Ｖｔｈの絶対値以下であるので、トランジスタＭ１０３は弱反転モードで動作する。ここで、弱反転モードのＭＯＳトランジスタのトランスコンダクタンスＧｍは、式（２１）に示される弱反転領域のドレイン−ソース間電流をゲート−ソース間電圧Ｖｇｓで微分することで算出され、式（２２）のようになる。
【０１３４】
【数２１】
2013243614.tif 000026
【０１３５】
【数２２】
2013243614.tif 000027
【０１３６】
ここで、
ｑ  ：  素電荷量
ｎ  ：  弱反転係数パラメータ（典型値：ｎ＝１．６）
である。
【０１３７】
したがって、ソース接地アンプ３の入力換算雑音は、式（２３）のようになる。
【０１３８】
【数２３】
2013243614.tif 000028
【０１３９】
式（１９）、（２２）より、ソース接地アンプ３・１０１の各入力換算雑音は、以下のように比較できる。
【０１４０】
ソース接地アンプ３・１０１の熱雑音係数およびフリッカ雑音計数を、表２のように定義する。
【０１４１】
【表２】
2013243614.tif 000029
【０１４２】
したがって、ソース接地アンプ３・１０１の入力換算雑音式は、表３のようになる。
【０１４３】
【表３】
2013243614.tif 000030
【０１４４】
バイアス電流Ｉｄｓが一定の場合、雑音係数が小さいほど、雑音が抑制される。そこで、ソース接地アンプ３・１０１の各々の雑音係数を、ＭＯＳトランジスタのパラメータの典型値（Ｔ＝３００Ｋｅｌｖｉｎ、γ＝３／２、Ｖｅｆｆ＝０．２Ｖ、ｎ＝１．６）を入れて比較すると、表４のようになる。
【０１４５】
【表４】
2013243614.tif 000031
【０１４６】
表４から、ソース接地アンプ３の雑音係数は、ソース接地アンプ１０１の雑音係数よりも小さいことがわかる。したがって、ソース接地アンプ３の雑音は、ソース接地アンプ１０１の雑音よりも小さくなる。
【０１４７】
また、図６は、ｘ＝ｙ＝１／２、Ｎ＝Ｍ＝１である場合の、本実施形態に係るソース接地アンプ３の入力換算雑音、および従来のソース接地アンプ１０１の入力換算雑音のシミュレーション結果を示すグラフである。
【０１４８】
（まとめ）
以上のように、本実施形態に係るソース接地アンプ３は、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。
【０１４９】
言い換えると、本実施形態では、カレントミラー型電流源を図２に示す構成とすることに加え、アンプトランジスタ（トランジスタＭ５）のトランスコンダクタンスＧｍを大きくすることで、さらなる雑音低減を達成している。従来の技術では、トランスコンダクタンスＧｍを増大させるために、バイアス電流Ｉｄｓを増大させていた。これに対し、本実施形態では、アンプトランジスタを弱反転モードにバイアスすることで、バイアス電流Ｉｄｓを増大させることなく、トランスコンダクタンスＧｍを大きくしている。
【０１５０】
上述の式（５）、（２２）から、ＭＯＳトランジスタの強反転モードおよび弱反転モードにおけるトランスコンダクタンスＧｍは、表５のようになる。
【０１５１】
【表５】
2013243614.tif 000032
【０１５２】
ここで、ＭＯＳトランジスタのパラメータの典型値を入れた場合、強反転モードのトランスコンダクタンスＧｍは、１０＊Ｉｄｓとなるのに対し、弱反転モードのトランスコンダクタンスＧｍは、２５＊Ｉｄｓとなる。すなわち、弱反転モードでは、強反転モードと同じバイアス電流Ｉｄｓにおいて、トランスコンダクタンスＧｍが約２．５倍となる。そこで、本実施形態では、アンプトランジスタを弱反転モードにバイアスするために、アンプトランジスタのゲート端子に印加する電圧Ｖｇｓの絶対値が、アンプトランジスタの閾値電圧Ｖｔｈの絶対値以下となるように設定している。これにより、バイアス電流Ｉｄｓを増大させることなく、トランスコンダクタンスＧｍを増大させ、入力換算雑音を低減することが可能となる。
【０１５３】
なお、ソース接地アンプ３において、トランジスタＭ５を強反転モードで動作させた場合であっても、カレントミラー型電流源２の雑音が、２つのトランジスタで構成される従来のカレントミラー型電流源の雑音よりも小さいため、ソース接地アンプ３の雑音は、従来のソース接地アンプ１０１の雑音よりも小さくなる。また、ソース接地アンプ３において、カレントミラー型電流源２を従来のカレントミラー型電流源に置き換えた場合であっても、トランジスタＭ５を弱反転モードで動作させることにより、ソース接地アンプ３の雑音を従来よりも抑えることができる。
【０１５４】
〔実施形態３〕
本発明の第３の実施形態について図７〜図８に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係る増幅器を適用したオペレーショナルトランスコンダクタンスアンプ（Ｏｐｅｒａｔｉｏｎａｌ Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ａｍｐｌｉｆｉｅｒ、以下「ＯＴＡ」）の一形態について説明する。
【０１５５】
（ＯＴＡ４の構成）
図７は、本実施形態に係るＯＴＡ４の構成を示す回路図である。ＯＴＡ４は、トランジスタＭ１〜Ｍ６を備えている。トランジスタＭ５・Ｍ６は、ＰＭＯＳトランジスタであり、ＯＴＡ４の差動対を構成している。トランジスタＭ５・Ｍ６はそれぞれ、特許請求の範囲に記載の第１および第２の差動トランジスタに相当する。トランジスタＭ５のドレイン端子は、トランジスタＭ４のドレイン端子に接続され、トランジスタＭ５のソース端子は、定電流源に接続されている。同様に、トランジスタＭ６のドレイン端子は、トランジスタＭ１のドレイン端子に接続され、トランジスタＭ６のソース端子は、定電流源に接続されている。トランジスタＭ１〜Ｍ４は、図２に示すカレントミラー型電流源２を構成しており、差動対の能動負荷となる。トランジスタＭ５・Ｍ６の各ゲート端子が、ＯＴＡ４の差動入力端子となり、トランジスタＭ５のドレイン端子とトランジスタＭ４のドレイン端子との接続点が、ＯＴＡ４の出力ノードとなる。
【０１５６】
また、トランジスタＭ５・Ｍ６の各ゲート端子には、電圧Ｖｇｓが印加される。電圧Ｖｇｓの絶対値は、それぞれトランジスタＭ５・Ｍ６の閾値電圧Ｖｔｈの絶対値以下である。そのため、トランジスタＭ５・Ｍ６は、弱反転モードで動作する。
【０１５７】
（従来構成との比較）
図８は、従来のＯＴＡ１０４の構成を示す回路図である。ＯＴＡ１０４は、トランジスタＭ１０１〜１０４を備えている。トランジスタＭ１０３・Ｍ１０４は、ＰＭＯＳトランジスタであり、ＯＴＡ１０４の差動対を構成している。トランジスタＭ１０３のドレイン端子は、トランジスタＭ１０２のドレイン端子に接続され、トランジスタＭ１０３のソース端子は、定電流源に接続されている。同様に、トランジスタＭ１０４のドレイン端子は、トランジスタＭ１０１のドレイン端子に接続され、トランジスタＭ１０４のソース端子は、定電流源に接続されている。トランジスタＭ１０１・Ｍ１０２は、図３に示す従来のカレントミラー型電流源１０２を構成しており、差動対の能動負荷となる。トランジスタＭ１０３・Ｍ１０４の各ゲート端子が、ＯＴＡ１０４の差動入力端子となり、トランジスタＭ１０３のドレイン端子とトランジスタＭ１０２のドレイン端子との接続点が、ＯＴＡ１０４の出力ノードとなる。
【０１５８】
本実施形態に係るＯＴＡ４と従来のＯＴＡ１０４とを比較すると、トランジスタＭ１０３・Ｍ１０４のサイズは、ＯＴＡ４のトランジスタＭ５・Ｍ６のサイズと同一である。そのため、ＯＴＡ４を構成するトランジスタＭ１〜Ｍ６のゲート面積の総和は、ＯＴＡ１０４を構成するトランジスタＭ１０１〜Ｍ１０４のゲート面積の総和と等しい。また、トランジスタＭ５・Ｍ６に流される電流値は、トランジスタＭ１０３・Ｍ１０４に流される電流値と等しい。
【０１５９】
一方、トランジスタＭ１０３・Ｍ１０４のゲート端子に印加される電圧Ｖｇｓの絶対値は、トランジスタＭ１０３・Ｍ１０４の閾値電圧Ｖｔｈの絶対値よりも大きい。すなわち、トランジスタＭ１０３・Ｍ１０４は、強反転モードで動作する。
【０１６０】
以上のように、ＯＴＡ４およびＯＴＡ１０４は、ゲート面積の総和およびバイアス電流が互いに等しい。ここで、トランジスタＭ１のゲート幅Ｗと、トランジスタＭ２のゲート幅Ｗとが等しく、トランジスタＭ３のゲート幅Ｗと、トランジスタＭ４のゲート幅Ｗとが等しいとする（ｘ＝ｙ＝１／２）。また、トランジスタＭ１・Ｍ２の各ゲート面積の総和と、トランジスタＭ３・Ｍ４の各ゲート面積の総和との比率、および、トランジスタＭ１０１のゲート面積とトランジスタＭ１０２のゲート面積との比率を、ともに１：１とする（Ｎ＝Ｍ＝１）。
【０１６１】
この場合、本実施形態に係るＯＴＡ４のトランジスタＭ１〜Ｍ５の構成は、図５に示すソース接地アンプ３と同一であるため、ＯＴＡ４の入力換算雑音は、ソース接地アンプ３の入力換算雑音と等しくなる。そのため、ＯＴＡ４の入力換算雑音は、式（２３）のようになる。
【０１６２】
【数２３】
2013243614.tif 000033
【０１６３】
一方、従来のＯＴＡ１０４のトランジスタＭ１０１〜Ｍ１０３の構成は、図２４に示すソース接地アンプ１０１と同一であるため、ＯＴＡ１０４の入力換算雑音は、ソース接地アンプ１０１の入力換算雑音と等しくなる。そのため、ＯＴＡ１０４の入力換算雑音は、式（１９）のようになる。
【０１６４】
【数１９】
2013243614.tif 000034
【０１６５】
式（１９）および（２３）から、本実施形態に係るＯＴＡ４は、従来のＯＴＡ１０４と比較して、ゲート面積およびバイアス電流を増大させることなく入力換算雑音を低減できる。
【０１６６】
なお、ＯＴＡ４において、トランジスタＭ５・Ｍ６を強反転モードで動作させた場合であっても、カレントミラー型電流源２の雑音が、２つのトランジスタで構成される従来のカレントミラー型電流源の雑音よりも小さいため、ＯＴＡ４の雑音は、従来のＯＴＡ１０４の雑音よりも小さくなる。また、ＯＴＡ４において、カレントミラー型電流源２を従来のカレントミラー型電流源に置き換えた場合であっても、トランジスタＭ５・Ｍ６を弱反転モードで動作させることにより、ＯＴＡ４の雑音を従来よりも抑えることができる。
【０１６７】
〔実施形態４〕
本発明の第４の実施形態について図９〜図１１に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係るオペアンプ（Ｏｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉｆｉｅｒ、以下「ＯＰＡＭＰ」）の一形態について説明する。
【０１６８】
（ＯＰＡＭＰ５の構成）
図９は、本実施形態に係るＯＰＡＭＰ５の構成を示す回路図である。ＯＰＡＭＰ５は、トランジスタＭ１１〜Ｍ６４を備えている。トランジスタＭ１１〜Ｍ３９は、ＮＭＯＳトランジスタであり、トランジスタＭ４０〜Ｍ６４は、ＰＭＯＳトランジスタである。また、トランジスタＭ１１〜Ｍ２０、Ｍ４０〜Ｍ４３は、ＯＰＡＭＰ５のバイアス部を構成しており、トランジスタＭ２１〜Ｍ３９、Ｍ４３〜Ｍ６４は、ＯＰＡＭＰ５のオペアンプ部を構成している。
【０１６９】
これらのトランジスタのうち、トランジスタＭ１１・Ｍ１２・Ｍ１５・Ｍ１８・Ｍ２５・Ｍ２８・Ｍ３１・Ｍ３４で構成される第１のトランジスタ群、トランジスタＭ１３・Ｍ１４・Ｍ１６・Ｍ１７・Ｍ１９・Ｍ２０・Ｍ２１〜２４・Ｍ２６・Ｍ２７・Ｍ２９・Ｍ３０・Ｍ３２・Ｍ３３・Ｍ３５・Ｍ３６で構成される第２のトランジスタ群、トランジスタＭ３７・Ｍ３８で構成される第３のトランジスタ群、トランジスタＭ４０・Ｍ４３・Ｍ４６・Ｍ４９・Ｍ５６・Ｍ５９・Ｍ６３で構成される第４のトランジスタ群、トランジスタＭ４１・Ｍ４２・Ｍ４４・Ｍ４５・Ｍ４７・Ｍ４８・Ｍ６１・Ｍ６２で構成される第５のトランジスタ群、トランジスタＭ５４・Ｍ５５・Ｍ５７・Ｍ５８で構成される第６のトランジスタ群、および、トランジスタＭ５３・Ｍ６０で構成される第７のトランジスタ群の各トランジスタ群が、カレントミラー回路を構成している。さらに、これらのトランジスタ群の中で、第２、第５および第６のトランジスタ群は、本発明の技術を適用した雑音の少ない回路構成を有している。すなわち、第２、第５および第６のトランジスタ群では、各電流源を２つのトランジスタによって構成しており、該２つのトランジスタの各ゲート端子は、互いに接続され、一定電圧が印加される。
【０１７０】
具体的には、第２のトランジスタ群では、直列に接続されたトランジスタＭ１３・Ｍ１４、トランジスタＭ１６・Ｍ１７、トランジスタＭ１９・Ｍ２０、トランジスタＭ２１・Ｍ２２、トランジスタＭ２３・Ｍ２４、トランジスタＭ２６・Ｍ２７、トランジスタＭ２９・Ｍ３０、トランジスタＭ３２・Ｍ３３およびトランジスタＭ３５・Ｍ３６の各々が電流源を構成している。第５のトランジスタ群では、トランジスタＭ４１・Ｍ４２、トランジスタＭ４４・Ｍ４５、トランジスタＭ４７・Ｍ４８およびトランジスタＭ６１・Ｍ６２の各々が電流源を構成している。第６のトランジスタ群では、トランジスタＭ５４・Ｍ５５およびトランジスタＭ５７・Ｍ５８の各々が電流源を構成している。
【０１７１】
また、トランジスタＭ５０・Ｍ５１は、ＯＰＡＭＰ５の差動対を構成している。トランジスタＭ５０・Ｍ５１の各ゲート端子には、電圧Ｖｇｓが印加される。電圧Ｖｇｓの絶対値は、それぞれトランジスタＭ５０・Ｍ５１の閾値電圧Ｖｔｈの絶対値以下である。そのため、トランジスタＭ５０・Ｍ５１は、弱反転モードで動作する。
【０１７２】
（従来構成との比較）
図１０は、従来のＯＰＡＭＰ１０５の構成を示す回路図である。ＯＰＡＭＰ１０５は、トランジスタＭ１１１〜Ｍ１４９を備えている。トランジスタＭ１１１〜Ｍ１３０は、ＮＭＯＳトランジスタであり、トランジスタＭ１３１〜Ｍ１４９は、ＰＭＯＳトランジスタである。また、トランジスタＭ１１１〜Ｍ１１７、Ｍ１３１〜Ｍ１３３は、ＯＰＡＭＰ１０５のバイアス部を構成しており、トランジスタＭ１１８〜Ｍ１３０、Ｍ１３４〜Ｍ１４９は、ＯＰＡＭＰ１０５のオペアンプ部を構成している。
【０１７３】
これらのトランジスタのうち、トランジスタＭ１１１・Ｍ１１２・Ｍ１１４・Ｍ１１６・Ｍ１２０・Ｍ１２２・Ｍ１２４・Ｍ１２６で構成される第８のトランジスタ群、トランジスタＭ１１３・Ｍ１１５・Ｍ１１７〜Ｍ１１９・Ｍ１２１・Ｍ１２３・Ｍ１２５・Ｍ１２７で構成される第９のトランジスタ群、トランジスタＭ１２８・Ｍ１２９で構成される第１０のトランジスタ群、トランジスタＭ１３１・Ｍ１３３・Ｍ１３５・Ｍ１３７・Ｍ１４３・Ｍ１４５・Ｍ１４８で構成される第１１のトランジスタ群、トランジスタＭ１３２・Ｍ１３４・Ｍ１３６で構成される第１２のトランジスタ群、トランジスタＭ１４２・Ｍ１４４で構成される第１３のトランジスタ群、および、トランジスタＭ１４１・Ｍ１４６で構成される第１４のトランジスタ群の各トランジスタ群が、カレントミラー回路を構成している。いずれのトランジスタ群においても、各電流源は１つのトランジスタによって構成されている。
【０１７４】
また、トランジスタＭ１３８・Ｍ１３９は、ＯＰＡＭＰ１０５の差動対を構成している。トランジスタＭ１３８・Ｍ１３９の各ゲート端子には、電圧Ｖｇｓが印加される。電圧Ｖｇｓの絶対値は、それぞれトランジスタＭ１３８・Ｍ１３９の閾値電圧Ｖｔｈの絶対値よりも大きい。そのため、トランジスタＭ１３８・Ｍ１３９は、強反転モードで動作する。
【０１７５】
本実施形態に係るＯＰＡＭＰ５と従来のＯＰＡＭＰ１０５とを比較すると、ＯＰＡＭＰ５の第１、第３、第４および第７のトランジスタ群と、ＯＰＡＭＰ１０５の第８、第１０、第１１および第１４のトランジスタ群とは、それぞれトランジスタ群を構成するトランジスタの個数および構成するトランジスタのサイズが等しい。一方、ＯＰＡＭＰ５の第２、第５および第６のトランジスタ群は、それぞれＯＰＡＭＰ１０５の第９、第１２および第１３のトランジスタ群と比較して、トランジスタ群を構成するトランジスタの個数は２倍であるが、トランジスタ群を構成するトランジスタのゲート面積の総和は等しい。そのため、ＯＰＡＭＰ５を構成するトランジスタのゲート面積の総和は、ＯＰＡＭＰ１０５を構成するトランジスタのゲート面積の総和と等しい。また、ＯＰＡＭＰ５のトランジスタＭ１１・Ｍ１２に流されるバイアス電流は、ＯＰＡＭＰ１０５のトランジスタＭ１１１・Ｍ１１２に流されるバイアス電流とそれぞれ等しい。
【０１７６】
ここで、ＯＰＡＭＰ５の第２、第５および第６のトランジスタ群では、各電流源を構成する２個のトランジスタの一方は、線形領域で動作する。そのため、実施形態１において説明したように、各電流源の雑音は、１つのトランジスタで構成される電流源に比べ、小さくなる。よって、ＯＰＡＭＰ５の第２、第５および第６のトランジスタ群の雑音は、ＯＰＡＭＰ１０５の第９、第１２および第１３のトランジスタ群の雑音よりも小さくなる。
【０１７７】
また、ＯＰＡＭＰ５では、差動対を構成するトランジスタＭ５０・Ｍ５１が弱反転モードで動作する。これに対し、ＯＰＡＭＰ１０５では、差動対を構成するトランジスタＭ１３８・Ｍ１３９が強反転モードで動作する。そのため、実施形態２において説明したように、ＯＰＡＭＰ５の入力換算雑音は、ＯＰＡＭＰ１０５の入力換算雑音よりも小さくなる。
【０１７８】
したがって、本実施形態に係るＯＰＡＭＰ５は、従来のＯＰＡＭＰ１０５と比較して、ゲート面積およびバイアス電流を増大させることなく入力換算雑音を低減できる。
【０１７９】
図１１は、本実施形態に係るＯＰＡＭＰ５の入力換算雑音、および従来のＯＰＡＭＰ１０５の入力換算雑音のシミュレーション結果を示すグラフである。なお、このグラフは、ＯＰＡＭＰ５の第２、第５および第６のトランジスタ群において、各電流源を構成する２つのトランジスタのゲート面積が等しい場合のシミュレーション結果を示している。
【０１８０】
以上のように、本実施形態に係るＯＰＡＭＰ５は、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。
【０１８１】
なお、ＯＰＡＭＰ５において、トランジスタＭ５０・Ｍ５１を強反転モードで動作させた場合であっても、第２、第５および第６のトランジスタ群の雑音が、従来のＯＰＡＭＰ１０５の第９、第１２および第１３のトランジスタ群の雑音よりもそれぞれ小さいため、ＯＰＡＭＰ５の雑音は、従来のＯＰＡＭＰ１０５の雑音よりも小さくなる。また、ＯＰＡＭＰ５において、第２、第５および第６のトランジスタ群を従来のＯＰＡＭＰ１０５の第９、第１２および第１３のトランジスタ群にそれぞれ置き換えた場合であっても、トランジスタＭ５０・Ｍ５１を弱反転モードで動作させることにより、ＯＰＡＭＰ１０５の雑音を従来よりも抑えることができる。
【０１８２】
〔実施形態５〕
本発明の第５の実施形態について図１２〜図１４に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係るソース接地アンプを用いた信号処理回路の一形態について説明する。
【０１８３】
（増幅器６の構成）
図１２は、本実施形態に係る増幅器６の構成を示す回路図である。増幅器６は、トランジスタＭ１〜Ｍ５および抵抗Ｒ１・Ｒ２を備えている。トランジスタＭ１〜Ｍ５は、図５に示すソース接地アンプ３を構成している。トランジスタＭ５のゲート端子は、抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端には信号が入力される。また、ソース接地アンプ３の出力ノード（トランジスタＭ５のドレイン端子とトランジスタＭ４のドレイン端子との接続点）は、抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は、トランジスタＭ５のゲート端子と抵抗Ｒ１の一端との接続点に接続されている。抵抗Ｒ２の抵抗値は抵抗Ｒ１の抵抗値の１０倍である。このように、増幅器６は、抵抗Ｒ１・Ｒ２によってソース接地アンプ３に負帰還を掛け、抵抗Ｒ２に入力される信号を１０倍に増幅する。
【０１８４】
また、トランジスタＭ５のゲート端子に印加される電圧Ｖｇｓの絶対値は、トランジスタＭ５の閾値電圧Ｖｔｈの絶対値以下である。そのため、トランジスタＭ５は、弱反転モードで動作する。
【０１８５】
（従来構成との比較）
図１３は、従来の増幅器１０６の構成を示す回路図である。増幅器６は、トランジスタＭ１０１〜Ｍ１０３および抵抗Ｒ１・Ｒ２を備えている。トランジスタＭ１０１〜Ｍ１０３は、図２４に示すソース接地アンプ１０１を構成している。抵抗Ｒ１・Ｒ２は、増幅器６の抵抗Ｒ１・Ｒ２と同一構成であり、抵抗Ｒ２の抵抗値は抵抗Ｒ１の抵抗値の１０倍である。トランジスタＭ１０３のゲート端子は、抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端には信号が入力される。また、ソース接地アンプ１０１の出力ノード（トランジスタＭ１０３のドレイン端子とトランジスタＭ１０２のドレイン端子との接続点）は、抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は、トランジスタＭ１０３のゲート端子と抵抗Ｒ１の一端との接続点に接続されている。このように、増幅器６は、抵抗Ｒ１・Ｒ２によってソース接地アンプ１０１に負帰還を掛け、入力信号を１０倍に増幅する。
【０１８６】
また、トランジスタＭ１０３のゲート端子に印加される電圧Ｖｇｓの絶対値は、トランジスタＭ１０３の閾値電圧Ｖｔｈの絶対値より大きい。そのため、トランジスタＭ１０３は、強反転モードで動作する。
【０１８７】
増幅器６と増幅器１０６とを比較すると、ソース接地アンプの回路構成が異なっているのに対し、負帰還を掛けるための抵抗は同一構成である。実施形態２において説明したように、増幅器６に含まれるソース接地アンプ３の雑音は、増幅器１０６に含まれるソース接地アンプ１０１の雑音よりも小さい。そのため、本実施形態に係る増幅器６は、従来の増幅器１０６に比べ、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。
【０１８８】
さらに、増幅器に微弱な信号を入力したシミュレーション結果を図１４に示す。図１４（ａ）は、本実施形態に係る増幅器６の出力波形を示しており、図１４（ｂ）は、従来の増幅器１０６の出力波形を示している。これらの波形から、増幅器６の雑音は、増幅器１０６の雑音よりも小さいことがわかる。
【０１８９】
〔実施形態６〕
本発明の第６の実施形態について図１５〜図１７に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係るＯＰＡＭＰ（オペアンプ）を用いた増幅器の一形態について説明する。
【０１９０】
（増幅器７の構成）
図１５は、本実施形態に係る増幅器７の構成を示す回路図である。増幅器７は、ＯＰＡＭＰ５および抵抗Ｒ３・Ｒ４を備えている。ＯＰＡＭＰ５は、図９に示す回路構成を備えている。ＯＰＡＭＰ５の反転入力端子は、抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端には、信号が入力される。ＯＰＡＭＰ５の出力端子は、抵抗Ｒ４の一端に接続され、抵抗Ｒ４の他端は、ＯＰＡＭＰ５の反転入力端子と抵抗Ｒ３の一端との接続点に接続されている。抵抗Ｒ４の抵抗値は抵抗Ｒ３の抵抗値の１０倍である。このように、増幅器７は、抵抗Ｒ３・Ｒ４によってＯＰＡＭＰ５に負帰還を掛け、入力信号を１０倍に増幅する。
【０１９１】
（従来構成との比較）
図１６は、従来の増幅器１０７の構成を示す回路図である。増幅器１０７は、ＯＰＡＭＰ１０５および抵抗Ｒ３・Ｒ４を備えている。抵抗Ｒ３・Ｒ４は、増幅器７の抵抗Ｒ３・Ｒ４と同一構成であり、抵抗Ｒ４の抵抗値は抵抗Ｒ３の抵抗値の１０倍である。ＯＰＡＭＰ１０５は、図１０に示す回路構成を備えている。ＯＰＡＭＰ１０５の反転入力端子は、抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端には、信号が入力される。ＯＰＡＭＰ１０５の出力端子は、抵抗Ｒ４の一端に接続され、抵抗Ｒ４の他端は、ＯＰＡＭＰ１０５の反転入力端子と抵抗Ｒ３の一端との接続点に接続されている。
【０１９２】
このように、増幅器１０７は、増幅器７において、ＯＰＡＭＰ５をＯＰＡＭＰ１０５に置き換えた構成である。実施形態４において説明したように、増幅器７に含まれるＯＰＡＭＰ５の雑音は、増幅器１０７に含まれるＯＰＡＭＰ１０５の雑音よりも小さい。そのため、本実施形態に係る増幅器７は、従来の増幅器１０７に比べ、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。
【０１９３】
さらに、増幅器に微弱な信号を入力したシミュレーション結果を図１７に示す。図１７（ａ）は、本実施形態に係る増幅器７の出力波形を示しており、図１７（ｂ）は、従来の増幅器１０７の出力波形を示している。これらの波形から、増幅器７の雑音は、増幅器１０７の雑音よりも小さいことがわかる。
【０１９４】
〔実施形態７〕
本発明の第７の実施形態について図１８〜図２０に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係るＯＰＡＭＰ（オペアンプ）を用いた参照電圧／参照電流発生回路の一形態について説明する。
【０１９５】
（参照電圧／参照電流発生回路８の構成）
図１８は、本実施形態に係る参照電圧／参照電流発生回路８の構成を示す回路図である。参照電圧／参照電流発生回路８は、ＯＰＡＭＰ５、トランジスタＭ８０〜Ｍ８７、ダイオードＤ１・Ｄ２および抵抗Ｒ５〜Ｒ８を備えている。ＯＰＡＭＰ５の反転入力端子は、抵抗Ｒ５の一端、ダイオードＤ１のアノードおよびトランジスタＭ８１のドレイン端子に接続されている。ＯＰＡＭＰ５の非反転入力端子は、抵抗Ｒ６の一端、抵抗Ｒ７の一端およびトランジスタＭ８３のドレイン端子に接続されている。抵抗Ｒ６の他端は、ダイオードＤ２のアノードに接続されている。抵抗Ｒ５の他端、ダイオードＤ１のカソード、ダイオードＤ２のカソードおよび抵抗Ｒ７の他端は、接地されている。
【０１９６】
トランジスタＭ８０〜Ｍ８７は、カレントミラー回路を構成している。より具体的には、トランジスタＭ８１のソース端子は、トランジスタＭ８０のドレイン端子に接続され、トランジスタＭ８３のソース端子は、トランジスタＭ８２のドレイン端子に接続され、トランジスタＭ８５のソース端子は、トランジスタＭ８４のドレイン端子に接続され、トランジスタＭ８７のソース端子は、トランジスタＭ８６のドレイン端子に接続されている。また、トランジスタＭ８０〜Ｍ８７の各ゲート端子は、互いに接続されているとともに、ＯＰＡＭＰ５の出力端子に接続されている。これにより、トランジスタＭ８０・Ｍ８１、トランジスタＭ８２・Ｍ８３、トランジスタＭ８４・Ｍ８５、トランジスタＭ８６・Ｍ８７は、それぞれ電流源を構成しており、各電流源を構成するトランジスタの各ゲート端子に電圧を印加するレギュレーション用ＯＰＡＭＰとして、ＯＰＡＭＰ５が用いられる。また、トランジスタＭ８５のドレイン端子は、抵抗Ｒ８の一端に接続され、抵抗Ｒ８の他端は接地されている。なお、ダイオードＤ１・Ｄ２を、ダイオード接続されたＰＮＰバイポーラトランジスタで構成してもよい。
【０１９７】
以上の構成により、トランジスタＭ８５のドレイン端子と抵抗Ｒ８の一端との接続点から参照電圧が出力され、トランジスタＭ８７のドレイン端子から参照電流が出力される。このように、参照電圧／参照電流発生回路８は、２個のダイオードＤ１・Ｄ２の温度特性を利用して参照電圧および参照電流を発生させる。
【０１９８】
（従来構成との比較）
図１９は、従来の参照電圧／参照電流発生回路１０８の構成を示す回路図である。参照電圧／参照電流発生回路１０８は、ＯＰＡＭＰ１０５、トランジスタＭ１８０〜Ｍ１８３、ダイオードＤ１・Ｄ２および抵抗Ｒ５〜Ｒ８を備えている。トランジスタＭ１８０〜Ｍ１８３は、カレントミラー回路を構成している。トランジスタＭ１８０〜Ｍ１８３の各ゲート面積は、参照電圧／参照電流発生回路８のトランジスタＭ８０・Ｍ８１のゲート面積の総和、トランジスタＭ８２・Ｍ８３のゲート面積の総和、トランジスタＭ８４・Ｍ８５のゲート面積の総和およびトランジスタＭ８６・Ｍ８７のゲート面積の総和にそれぞれ等しい。このように、参照電圧／参照電流発生回路１０８は、参照電圧／参照電流発生回路８において、ＯＰＡＭＰ５およびトランジスタＭ８０〜Ｍ８７からなるカレントミラー回路を、ＯＰＡＭＰ１０５およびトランジスタＭ１８０〜Ｍ１８３からなるカレントミラー回路にそれぞれ置き換えた構成である。
【０１９９】
実施形態４において説明したように、参照電圧／参照電流発生回路８に含まれるＯＰＡＭＰ５の雑音は、参照電圧／参照電流発生回路１０８に含まれるＯＰＡＭＰ１０５の雑音よりも小さい。また、参照電圧／参照電流発生回路８に含まれるカレントミラー回路では、各電流源を２つのトランジスタによって構成しており、該２つのトランジスタの各ゲート端子は、互いに接続され、一定電圧が印加される。そのため、各電流源を構成する２個のトランジスタの一方は、線形領域で動作する。これに対し、参照電圧／参照電流発生回路１０８に含まれるカレントミラー回路では、各電流源を１つのトランジスタによって構成している。よって、参照電圧／参照電流発生回路８に含まれるカレントミラー回路の雑音は、参照電圧／参照電流発生回路１０８に含まれるカレントミラー回路の雑音よりも小さくなる。
【０２００】
したがって、本実施形態に係る参照電圧／参照電流発生回路８は、従来の参照電圧／参照電流発生回路１０８に比べ、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。
【０２０１】
図２０は、本実施形態に係る参照電圧／参照電流発生回路８の雑音、および従来の参照電圧／参照電流発生回路１０８の雑音のシミュレーション結果を示すグラフである。なお、このグラフは、参照電圧／参照電流発生回路８に含まれるカレントミラー回路において、各電流源を構成する２つのトランジスタのゲート面積が等しい場合のシミュレーション結果を示している。
【０２０２】
以上のように、本実施形態に係る参照電圧／参照電流発生回路８は、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。
【０２０３】
なお、参照電圧／参照電流発生回路８において、ＯＰＡＭＰ５を従来のＯＰＡＭＰ１０５に置き換えた構成であっても、トランジスタＭ８０〜Ｍ８７からなるカレントミラー回路は、トランジスタＭ１８０〜Ｍ１８３からなる従来のカレントミラー回路よりも雑音が小さいので、従来の参照電圧／参照電流発生回路１０８に比べ雑音を低減できる。また、参照電圧／参照電流発生回路８において、トランジスタＭ８０〜Ｍ８７からなるカレントミラー回路をトランジスタＭ１８０〜Ｍ１８３からなる従来のカレントミラー回路に置き換えた構成であっても、ＯＰＡＭＰ５は従来のＯＰＡＭＰ１０５よりも雑音が小さいので、従来の参照電圧／参照電流発生回路１０８に比べ雑音を低減できる。
【０２０４】
なお、本実施形態では、参照電圧および参照電流の両方を出力可能な回路について説明したが、本発明はこれに限定されず、参照電圧および参照電流のいずれかを出力可能な回路であってもよい。
【０２０５】
〔実施形態８〕
本発明の第８の実施形態について図２１に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係る増幅器を用いたセンサー装置の一形態について説明する。
【０２０６】
（センサー装置９の構成）
図２１は、本実施形態に係るセンサー装置９の構成を示すブロック図である。センサー装置９は、センシングデバイス（トランスデューサー）９１、増幅器９２および信号処理回路９３を備えている。センシングデバイス９１は、光強度や放射線量等の物理量を電気信号に変換して、該電気信号を増幅器９２に出力する。増幅器９２は、センシングデバイス９１からの電気信号を増幅して、信号処理回路９３に出力する。信号処理回路９３は、増幅器９２によって増幅された電気信号に基づいて、所定の演算処理を行う。ここで、本実施形態では、増幅器９２として、実施形態６に係る増幅器７が用いられている。
【０２０７】
一般に、センサー装置においては、センシングデバイスから出力される電気信号は微弱な場合が多い。このため、電気信号のみを大きく増幅して信号処理を行う必要がある。この際、電気信号を増幅する増幅器は、低雑音であることが求められる。
【０２０８】
この点、本実施形態に係るセンサー装置９は、増幅器として、従来構成に比べ雑音が抑制された増幅器７を備えている。そのため、センサー装置９は、より高い精度で物理量を検知することができる。なお、センサー装置９は、増幅器９２として、実施形態５に係る増幅器６を備えてもよい。
【０２０９】
〔実施形態９〕
本発明の第９の実施形態について図２２に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係る増幅器を用いた通信装置および通信システムの一形態について説明する。
【０２１０】
（通信装置および通信システムの構成）
図２２は、本実施形態に係る通信システム１０の構成を示すブロック図である。通信システム１０は、２つの通信装置１１を備えている。各通信装置１１は、通信路を介して互いに通信可能となっている。通信装置１１の台数は３つ以上であってもよい。
【０２１１】
通信装置１１は、受信デバイス１２、送信デバイス１３、受信用増幅器１４、送信用増幅器１５および信号処理回路１６を備えている。受信デバイス１２は、通信路から受信した電波を電気信号に変換して、受信用増幅器１４に出力する。受信用増幅器１４は、受信デバイス１２からの電気信号を増幅して、信号処理回路１６に出力する。また、送信用増幅器１５は、信号処理回路１６からの電気信号を増幅して、送信デバイス１３に出力する。送信デバイス１３は、増幅された電気信号を電波に変換して通信路に送信する。ここで、本実施形態では、受信用増幅器１４および送信用増幅器１５として、実施形態６に係る増幅器７が用いられている。
【０２１２】
一般に、通信装置においては、受信デバイスから得られる電気信号は微弱な場合が多い。このため、電気信号のみを大きく増幅して信号処理を行う必要がある。この際、電気信号を増幅する増幅器は、低雑音であることが求められる。また、送信デバイスが通信路に電波を送信するためには大きな電力が必要となるが、同時に、送信デバイスに入力される電気信号を増幅する増幅器は、低歪・低雑音であることが求められる。
【０２１３】
この点、本実施形態に係る通信装置１１は、送受信用の増幅器として、従来構成に比べ雑音が抑制された増幅器７を備えている。そのため、通信装置１１は、従来の増幅器を用いた通信装置に比べ、良好に信号の送受信を行うことが可能となる。なお、通信装置１１は、受信用増幅器１４および送信用増幅器１５として、実施形態５に係る増幅器６を備えてもよい。また、通信装置１１は、送信および受信の両方が可能であるが、送信および受信のいずれか一方が可能な通信装置も本発明の技術的範囲に含まれる。
【０２１４】
本実施形態では、通信装置が無線を介して信号の送受信を行う通信システムについて説明したが、本発明はこれに限定されず、各通信装置が光ファイバを介して接続され、光通信によって信号の送受信を行う通信システムも本発明に含まれる。この場合、通信装置の受信デバイスは、光信号を電気信号に変換し、送信デバイスは、電気信号を光信号に変換する。なお、特許請求の範囲に記載の「電波」には、光信号も含まれる。
【０２１５】
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０２１６】
本発明は、低雑音であることが求められる回路等に特に好適である。
【符号の説明】
【０２１７】
１  電流源
２  カレントミラー型電流源
３  ソース接地アンプ
４  ＯＴＡ
５  ＯＰＡＭＰ
６  増幅器
７  増幅器
８  参照電圧／参照電流発生回路
９  センサー装置
１０  通信システム
１１  通信装置
１２  受信デバイス
１３  送信デバイス
１４  受信用増幅器
１５  送信用増幅器
１６  信号処理回路
９１  センシングデバイス
９２  増幅器
９３  信号処理回路
１０１  ソース接地アンプ
１０２  カレントミラー型電流源
１０４  ＯＴＡ
１０５  ＯＰＡＭＰ
１０６  増幅器
１０７  増幅器
１０８  参照電圧／参照電流発生回路
Ｄ１  ダイオード
Ｄ２  ダイオード
Ｍ１  トランジスタ（第１のトランジスタ）
Ｍ２  トランジスタ（第２のトランジスタ）
Ｍ３  トランジスタ（第３のトランジスタ）
Ｍ４  トランジスタ（第４のトランジスタ）
Ｍ５  トランジスタ（アンプトランジスタ、第１の差動トランジスタ）
Ｍ６  トランジスタ（第２の差動トランジスタ）
Ｍ１１〜Ｍ６４、Ｍ８０〜Ｍ８７  トランジスタ
Ｒ１〜Ｒ８  抵抗
【図１】
2013243614.tif 000035
【図２】
2013243614.tif 000036
【図３】
2013243614.tif 000037
【図４】
2013243614.tif 000038
【図５】
2013243614.tif 000039
【図６】
2013243614.tif 000040
【図７】
2013243614.tif 000041
【図８】
2013243614.tif 000042
【図９】
2013243614.tif 000043
【図１０】
2013243614.tif 000044
【図１１】
2013243614.tif 000045
【図１２】
2013243614.tif 000046
【図１３】
2013243614.tif 000047
【図１４】
2013243614.tif 000048
【図１５】
2013243614.tif 000049
【図１６】
2013243614.tif 000050
【図１７】
2013243614.tif 000051
【図１８】
2013243614.tif 000052
【図１９】
2013243614.tif 000053
【図２０】
2013243614.tif 000054
【図２１】
2013243614.tif 000055
【図２２】
2013243614.tif 000056
【図２３】
2013243614.tif 000057
【図２４】
2013243614.tif 000058