(57)【要約】【課題】スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、スイッチング素子を過熱から保護することが可能なスイッチ回路及びパック電池を提供する。【解決手段】過熱したときの安全性が確保されるべきＦＥＴ３０と熱的に密結合されたＰＴＣ素子３７及び抵抗器３８の接続点の電圧をＦＥＴ３３のゲートに印加し、ＦＥＴ３３のドレインの電圧を抵抗器３２を介してＦＥＴ３１のゲートに与える。ＦＥＴ３０のゲート・ドレイン間の短絡故障によりオン抵抗が増加し、ジュール熱が増大してＦＥＴ３０の温度が上昇した場合、ＰＴＣ素子３７及び抵抗器３８の接続点の電圧、即ちＦＥＴ３３のゲートの電圧が大きく低下してＦＥＴ３３がオンし、更にＦＥＴ３３のドレインの電圧がＦＥＴ３１のゲートの電圧を上昇させることにより、ＦＥＴ３１がオンする。これにより、ＦＥＴ３０のドレイン電流がＦＥＴ３０のゲートを介してＦＥＴ３１に分流する。【選択図】図４
2013165631.tif 000002
【特許請求の範囲】
【請求項１】
制御端子に印加される電圧によってオン／オフする第１スイッチング素子を備えるスイッチ回路において、
前記第１スイッチング素子の一の端子及び制御端子間に並列的に接続された第２スイッチング素子と、
前記第１スイッチング素子と熱的に結合されており、温度に応じて抵抗が変化する感熱素子と、
該感熱素子と直列に接続された抵抗回路と、
前記感熱素子及び抵抗回路の接続点の電圧信号を前記第２スイッチング素子の制御端子に伝播させる伝播回路とを備え、
前記第１スイッチング素子が制御端子及び他の端子間の短絡故障によるオン抵抗の増加に伴って温度上昇した場合、前記伝播回路を伝播した電圧信号によって前記第２スイッチング素子がオンして前記第１スイッチング素子の一の端子及び他の端子間の電流を分流するようにしてあること
を特徴とするスイッチ回路。
【請求項２】
前記伝播回路は、前記接続点の電圧信号と前記スイッチ回路の外部から入力された外部信号とを加算するようにしてあり、加算した信号を前記第２スイッチング素子の制御端子に伝播させるようにしてあることを特徴とする請求項１に記載のスイッチ回路。
【請求項３】
前記伝播回路は、前記第２スイッチング素子と並列的に接続された第４スイッチング素子及び抵抗器の直列回路を含み、該第４スイッチング素子の制御端子に、前記スイッチ回路の外部から入力された第２の外部信号を印加するようにしてあることを特徴とする請求項１又は２に記載のスイッチ回路。
【請求項４】
前記伝播回路は、前記接続点の電圧信号が制御端子に印加される第３スイッチング素子を有し、該第３スイッチング素子の一の端子の電圧信号を前記第２スイッチング素子の制御端子に伝播させるようにしてあり、
前記第１スイッチング素子の温度が上昇した場合、前記第３スイッチング素子の制御端子に印加される電圧信号によって前記第３スイッチング素子がオンするようにしてあること
を特徴とする請求項１に記載のスイッチ回路。
【請求項５】
前記伝播回路は、前記第３スイッチング素子の一の端子の電圧信号と前記スイッチ回路の外部から入力された外部信号とを加算するようにしてあり、加算した信号を前記第２スイッチング素子の制御端子に伝播させるようにしてあることを特徴とする請求項４に記載のスイッチ回路。
【請求項６】
前記伝播回路は、前記第２スイッチング素子と並列的に接続された第４スイッチング素子及び抵抗器の直列回路を含み、該第４スイッチング素子の制御端子に、前記スイッチ回路の外部から入力された第２の外部信号を印加するようにしてあることを特徴とする請求項４又は５に記載のスイッチ回路。
【請求項７】
前記感熱素子は、ＰＴＣ素子であることを特徴とする請求項１から６の何れか１項に記載のスイッチ回路。
【請求項８】
請求項１から７の何れか１項に記載のスイッチ回路と、
該スイッチ回路によって放電電流がオン／オフされる二次電池と
を備えることを特徴とするパック電池。
【請求項９】
請求項２又は５に記載のスイッチ回路と、
該スイッチ回路によって放電電流がオン／オフされる二次電池と、
前記二次電池の過放電を検出する第１検出回路、又は前記第１スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいことを検出する第２検出回路とを備え、
前記外部信号は、前記第１検出回路又は第２検出回路による検出信号であること
を特徴とするパック電池。
【請求項１０】
請求項３又は６に記載のスイッチ回路と、
該スイッチ回路によって放電電流がオン／オフされる二次電池と、
前記第１スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいことを検出する第２検出回路とを備え、
前記第２の外部信号は、前記第２検出回路による検出信号であること
を特徴とするパック電池。
【請求項１１】
前記スイッチ回路が備える感熱素子は、ＰＴＣ素子であることを特徴とする請求項９又は１０に記載のパック電池。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御端子に印加される電圧によってオン／オフするスイッチング素子を備えるスイッチ回路及びパック電池に関する。
【背景技術】
【０００２】
近年、モータ等の大電流を消費する負荷機器をコードレスで使用する目的で二次電池が盛んに用いられている。例えば、通常の使用時に２０〜３０Ａにも及ぶ負荷電流が流れる電動工具では、高パワー・高エネルギー密度の二次電池の特性が最大限に活かされており、商用電源を用いた場合に匹敵する電力が二次電池から供給される。
【０００３】
ところで、二次電池は定格を超えた過充電及び過放電に対する耐性が不十分なものが多いため、二次電池がケースに収容されたパック電池には、過充電防止回路、過放電防止回路等の保護回路が備わっている。これにより、パック電池及び該パック電池が装着される負荷機器の安全性が確保される。このような保護回路には、ＭＯＳＦＥＴ等のスイッチング素子が用いられており、回路の短絡及びスイッチング素子の何らかの故障によってスイッチング素子が過熱した場合には、保護回路を遮断したり保護回路の異常をいち早く検出したりすることが重要である。
【０００４】
例えば、特許文献１では、充電電流又は放電電流を遮断するＮチャネル型の一のＭＯＳＦＥＴとＰＴＣ素子（セラミック正特性サーミスタ）とが熱的に結合されたパック電池において、二次電池の充放電時の過電流で一のＭＯＳＦＥＴが過熱したときにＰＴＣの抵抗値が増大することを利用して他のＭＯＳＦＥＴをオンさせ、該他のＭＯＳＦＥＴが一のＭＯＳＦＥＴのゲート・ソース間の電圧を低下させることにより、一のＭＯＳＦＥＴをオフさせる技術が開示されている。
【０００５】
また、特許文献２では、負荷に対する放電電流を遮断するＭＯＳＦＥＴが熱破壊してソース・ドレイン間が短絡した場合、前記ＭＯＳＦＥＴのゲート・ソース間に接続された他のＭＯＳＦＥＴによって短絡障害を検出する電源装置が開示されている。更に、充放電電流を遮断するＭＯＳＦＥＴと直列に接続され、且つ熱的に結合された温度ヒューズが、ＭＯＳＦＥＴの過熱時に溶断することにより、ＭＯＳＦＥＴを保護するようなことも行われていた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４０４６１０６号公報
【特許文献２】特開２００６−１８０５９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２に開示された技術は、短絡障害を検出できたとしても保護の実効性に乏しいものであった。また、特許文献１に開示された技術では、ドレイン・ゲート間が短絡して一のＭＯＳＦＥＴのゲート電位がオフ方向に変動し、且つゲート回路のインピーダンスが大幅に低下するような障害において、オン抵抗の増大と共にジュール熱が増大して一のＭＯＳＦＥＴが過熱した場合に、他のＭＯＳＦＥＴが一のＭＯＳＦＥＴのゲート・ソース間の電圧を十分低下させることまで考慮されていなかった。更に、電動工具のように負荷電流が非常に大きい用途では、ＭＯＳＦＥＴと直列に接続された温度ヒューズが負荷電流そのものによって溶断するため、保護回路の用をなさないという問題があった。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、スイッチング素子を過熱から保護することが可能なスイッチ回路及びパック電池を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係るスイッチ回路は、制御端子に印加される電圧によってオン／オフする第１スイッチング素子を備えるスイッチ回路において、前記第１スイッチング素子の一の端子及び制御端子間に並列的に接続された第２スイッチング素子と、前記第１スイッチング素子と熱的に結合されており、温度に応じて抵抗が変化する感熱素子と、該感熱素子と直列に接続された抵抗回路と、前記感熱素子及び抵抗回路の接続点の電圧信号を前記第２スイッチング素子の制御端子に伝播させる伝播回路とを備え、前記第１スイッチング素子が制御端子及び他の端子間の短絡故障によるオン抵抗の増加に伴って温度上昇した場合、前記伝播回路を伝播した電圧信号によって前記第２スイッチング素子がオンして前記第１スイッチング素子の一の端子及び他の端子間の電流を分流するようにしてあることを特徴とする。
【００１０】
本発明にあっては、制御端子に印加される電圧によってオン／オフする第１スイッチング素子の一の端子及び制御端子間に第２スイッチング素子を並列的に接続し、第１スイッチング素子に熱的に結合された感熱素子と該感熱素子に直列接続された抵抗回路との接続点の電圧信号を、伝播回路によって第２スイッチング素子の制御端子に伝播させる。第１スイッチング素子の制御端子及び他の端子間が短絡するような故障によって制御端子の電位が変動し、それに伴うオン抵抗の増加によりジュール熱が増大して第１スイッチング素子の温度が上昇した場合、感熱素子及び抵抗回路の接続点の電圧が変化し、変化した電圧信号が伝播回路を伝播して第２スイッチング素子の制御端子の電圧を変化させることにより、第２スイッチング素子がオンする。
つまり、過熱したときの安全性が確保されるべき第１スイッチング素子と熱的に結合された感熱素子が、第２スイッチング素子のバイアス回路に含まれる抵抗回路と直列に接続されているため、感熱素子の温度が上昇したときに感熱素子及び抵抗回路の接続点の電圧が大きく変化し、更にその電圧が伝播回路を伝播して第２スイッチング素子の制御端子の電圧を変化させることから第２スイッチング素子がオンする。
これにより、第１スイッチング素子の他の端子及び制御端子間が障害によって短絡したためにオン抵抗が増大して第１スイッチング素子が過熱した場合に、第２スイッチング素子が第１スイッチング素子の他の端子及び一の端子間の電流を分流させるため、第１スイッチング素子の温度上昇が抑制されて安全性が確保される。
【００１１】
本発明に係るスイッチ回路は、前記伝播回路は、前記接続点の電圧信号と前記スイッチ回路の外部から入力された外部信号とを加算するようにしてあり、加算した信号を前記第２スイッチング素子の制御端子に伝播させるようにしてあることを特徴とする。
【００１２】
本発明にあっては、感熱素子及び抵抗回路の接続点の電圧信号と、スイッチ回路に与えられた外部信号とを加算した信号を第２スイッチング素子の制御端子に伝播させる。
これにより、外部信号がオンした場合、第２スイッチング素子がオンし、第１スイッチング素子の制御端子及び一の端子間の電圧が低下して第１スイッチング素子がオフするため、外部信号によって第１スイッチング素子がオフに制御される。
【００１３】
本発明に係るスイッチ回路は、前記伝播回路は、前記第２スイッチング素子と並列的に接続された第４スイッチング素子及び抵抗器の直列回路を含み、該第４スイッチング素子の制御端子に、前記スイッチ回路の外部から入力された第２の外部信号を印加するようにしてあることを特徴とする。
【００１４】
本発明にあっては、第１スイッチング素子の一の端子及び制御端子間に、第２スイッチング素子と第４スイッチング素子及び抵抗器の直列回路とを並列的に接続してあり、スイッチ回路に与えられた第２の外部信号を第４スイッチング素子の制御端子に印加する。
これにより、第２の外部信号がオンした場合、第４スイッチング素子がオンし、第１スイッチング素子の制御端子及び一の端子間の電圧が低下して第１スイッチング素子がオフするため、第２の外部信号によって第１スイッチング素子がオフに制御される。また、第１スイッチング素子の他の端子及び制御端子間が障害によって短絡した場合に、前記抵抗器が電流を制限するため、第４スイッチング素子に大きな電流が流れて破損することが防止される。
【００１５】
本発明に係るスイッチ回路は、前記伝播回路は、前記接続点の電圧信号が制御端子に印加される第３スイッチング素子を有し、該第３スイッチング素子の一の端子の電圧信号を前記第２スイッチング素子の制御端子に伝播させるようにしてあり、前記第１スイッチング素子の温度が上昇した場合、前記第３スイッチング素子の制御端子に印加される電圧信号によって前記第３スイッチング素子がオンするようにしてあることを特徴とする。
【００１６】
本発明にあっては、感熱素子及び抵抗回路の接続点の電圧を第３スイッチング素子の制御端子に印加し、第３スイッチング素子の一の端子の電圧信号を第２スイッチング素子の制御端子に伝播させる。第１スイッチング素子の温度が上昇した場合、感熱素子及び抵抗回路の接続点の電圧、即ち第３スイッチング素子の制御端子の電圧が変化して第３スイッチング素子がオンし、更に第３スイッチング素子の一の端子の電圧信号が第２スイッチング素子の制御端子の電圧を変化させることにより、第２スイッチング素子がオンする。
これにより、第１スイッチング素子が過熱して感熱素子の温度が上昇したときに第３スイッチング素子の制御端子の電圧が大きく変化して第３スイッチング素子がオンし、該第３スイッチング素子の一の端子からオン信号が第２スイッチング素子の制御端子に伝播して第２スイッチング素子がオンする。
【００１７】
本発明に係るスイッチ回路は、前記伝播回路は、前記第３スイッチング素子の一の端子の電圧信号と前記スイッチ回路の外部から入力された外部信号とを加算するようにしてあり、加算した信号を前記第２スイッチング素子の制御端子に伝播させるようにしてあることを特徴とする。
【００１８】
本発明にあっては、第３スイッチング素子の一の端子の電圧信号と、スイッチ回路に与えられた外部信号とを加算した信号を第２スイッチング素子の制御端子に伝播させる。
これにより、外部信号がオンした場合、第２スイッチング素子がオンし、第１スイッチング素子の制御端子及び一の端子間の電圧が低下して第１スイッチング素子がオフするため、外部信号によって第１スイッチング素子がオフに制御される。
【００１９】
本発明に係るスイッチ回路は、前記伝播回路は、前記第２スイッチング素子と並列的に接続された第４スイッチング素子及び抵抗器の直列回路を含み、該第４スイッチング素子の制御端子に、前記スイッチ回路の外部から入力された第２の外部信号を印加するようにしてあることを特徴とする。
【００２０】
本発明にあっては、第１スイッチング素子の一の端子及び制御端子間に、第２スイッチング素子と第４スイッチング素子及び抵抗器の直列回路とを並列的に接続してあり、スイッチ回路に与えられた第２の外部信号を第４スイッチング素子の制御端子に印加する。
これにより、第２の外部信号がオンした場合、第４スイッチング素子がオンし、第１スイッチング素子の制御端子及び一の端子間の電圧が低下して第１スイッチング素子がオフするため、第２の外部信号によって第１スイッチング素子がオフに制御される。また、第１スイッチング素子の他の端子及び制御端子間が障害によって短絡した場合に、前記抵抗器が電流を制限するため、第４スイッチング素子に大きな電流が流入して破損することが防止される。
【００２１】
本発明に係るスイッチ回路は、前記感熱素子は、ＰＴＣ素子であることを特徴とする。
【００２２】
本発明にあっては、正の抵抗温度係数を有するＰＴＣ素子及び抵抗回路の接続点の電圧信号を、伝播回路によって第２スイッチング素子の制御端子に伝播させる。
これにより、所謂キュリー温度を境にＰＴＣ素子の抵抗値が急激に増大して、第２スイッチング素子の制御電圧が大きく変化するため、ＰＴＣ素子に熱的に結合された第１スイッチング素子の異常な温度上昇に対して保護を行うか否かの閾値が明確になる。
【００２３】
本発明に係るパック電池は、上述のスイッチ回路と、該スイッチ回路によって放電電流がオン／オフされる二次電池とを備えることを特徴とする。
【００２４】
本発明にあっては、上述のスイッチ回路によって二次電池の放電電流がオン／オフされる。
これにより、第１スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第１スイッチング素子を過熱から保護することが可能なスイッチ回路がパック電池に適用される。
【００２５】
本発明に係るパック電池は、上述のスイッチ回路と、該スイッチ回路によって放電電流がオン／オフされる二次電池と、前記二次電池の過放電を検出する第１検出回路、又は前記第１スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいことを検出する第２検出回路とを備え、前記外部信号は、前記第１検出回路又は第２検出回路による検出信号であることを特徴とする。
【００２６】
本発明にあっては、上述のスイッチ回路によって二次電池の放電電流がオン／オフされており、二次電池の過放電の検出信号、又は第１スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいときに検出する検出信号を、スイッチ回路に与えられる外部信号としてある。
これにより、第１スイッチング素子の制御端子が他の端子と短絡するような障害に対して、第１スイッチング素子を過熱から保護することが可能なスイッチ回路がパック電池に適用される。更に、二次電池の過放電、及び第１スイッチング素子の両端電圧の異常な上昇について、何れか一方又は両方が防止される。
【００２７】
本発明に係るパック電池は、上述のスイッチ回路と、該スイッチ回路によって放電電流がオン／オフされる二次電池と、前記第１スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいことを検出する第２検出回路とを備え、前記第２の外部信号は、前記第２検出回路による検出信号であることを特徴とする。
【００２８】
本発明にあっては、上述のスイッチ回路によって二次電池の放電電流がオン／オフされており、第１スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいときに検出する検出信号を、スイッチ回路に与えられる第２の外部信号としてある。
これにより、第１スイッチング素子の制御端子が他の端子と短絡するような障害に対して、第１スイッチング素子を過熱から保護することが可能なスイッチ回路がパック電池に適用される。更に、第１スイッチング素子の両端電圧の異常な上昇が防止される。
【００２９】
本発明に係るパック電池は、前記スイッチ回路が備える感熱素子は、ＰＴＣ素子であることを特徴とする。
【００３０】
本発明にあっては、スイッチ回路の感熱素子がＰＴＣ素子であるため、ＰＴＣ素子に熱的に結合された第１スイッチング素子の異常な温度上昇に対して保護を行うか否かの閾値が明確なスイッチ回路がパック電池に適用される。
【発明の効果】
【００３１】
本発明によれば、第１スイッチング素子の他の端子及び制御端子間が障害によって短絡したためにオン抵抗が増大して第１スイッチング素子が過熱した場合に、第２スイッチング素子が第１スイッチング素子の他の端子及び一の端子間の電流を分流させるため、第１スイッチング素子の温度上昇が抑制されて安全性が確保される。
従って、第１スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第１スイッチング素子を過熱から保護することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１に係るパック電池の接続構成を例示する回路図である。
【図２】ＦＥＴのソース接地出力静特性を例示する特性図である。
【図３】ＰＴＣ素子の温度に対する抵抗の変化を例示する特性図である。
【図４】本発明の実施の形態２に係るパック電池の放電用スイッチ回路の接続構成を例示する回路図である。
【図５】本発明の実施の形態３に係るパック電池の放電用スイッチ回路の接続構成を例示する回路図である。
【図６】ＰＴＣ素子及びＮＴＣ素子の温度に対する抵抗の変化を例示する特性図である。
【図７】本発明の実施の形態４に係るパック電池の放電用スイッチ回路の接続構成を例示する回路図である。
【図８】本発明の実施の形態５に係るパック電池の放電用スイッチ回路の接続構成を例示する回路図である。
【発明を実施するための形態】
【００３３】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明の実施の形態１に係るパック電池の接続構成を例示する回路図である。パック電池は、リチウムイオン電池からなる二次電池１０、該二次電池１０の正極及び負極端子に接続されて前記二次電池１０の過放電を検出する保護ＩＣ１１、該保護ＩＣ１１の（過放電の）検出信号端子にゲートが接続されたＰチャネル型のＭＯＳＦＥＴ（以下、ＦＥＴという）１２、並びに該ＦＥＴ１２のドレインに接続されたダイオード１３及び抵抗器１４の直列回路を有する単位電池回路１を５つ備える。各二次電池１０はリチウムイオン電池に限定されず、単位電池回路１の数は５つに限定されない。
【００３４】
各単位電池回路１の二次電池１０は、パック電池の公称電圧を１８Ｖ（３．６Ｖ×５）とすべく互いに直列に接続されている。最も低電位側の二次電池１０の負極端子は接地電位に接続されており、最も高電位側の二次電池１０の正極端子は、ケースの外部に露出したプラス端子（＋）２０に接続されている。
各単位電池回路１のダイオード１３及び抵抗器１４の直列回路は、抵抗器１４側の一端が互いに接続されている。
【００３５】
各単位電池回路１のＦＥＴ１２は、二次電池１０の正極端子にソースが接続されており、保護ＩＣ１１が二次電池１０の過放電を検出したときに検出信号端子から出力する負極性の検出信号によってＦＥＴ１２がオンした場合、ダイオード１３及び抵抗器１４の直列回路からハイ（Ｈ）レベルのオン信号が、後述するＦＥＴ３１のゲートに与えられるようになっている。
【００３６】
パック電池は、また、ケースの外部に露出した放電端子（Ｄ−）２１，充電端子（Ｃ−）２２夫々及び接地電位間に介装された放電用スイッチ回路３，充電用スイッチ回路４と、二次電池１０，１０，１０，１０，１０の電圧から３Ｖの定電圧を生成する電源ＩＣ５と、該電源ＩＣ５が生成した３Ｖの電圧を抵抗器６１，６２で分圧した電圧が反転入力端子（−）に入力されるコンパレータ６とを備える。コンパレータ６の非反転入力端子（＋）は、放電端子２１に接続されている。放電用スイッチ回路３が、請求項に記載のスイッチ回路に対応する。
【００３７】
尚、各単位電池回路１の保護ＩＣ１１は、過電圧を検出する機能をも有しており、保護ＩＣ１１の過電圧の検出信号端子から出力される負極性の検出信号を、Ｐチャネル型のＦＥＴで極性反転した電圧信号を充電用スイッチ回路４に与えることにより、各二次電池１０の過電圧検出時に充電を停止させることが可能であるが、本実施の形態では過電圧検出に係る構成の図示とその説明とを省略する。その他、回路の動作を安定化させるための抵抗器及びコンデンサについても、図示及び説明を省略する。
【００３８】
放電用スイッチ回路３は、放電端子２１及び接地電位間の接続をオン／オフするＮチャネル型のＦＥＴ（第１スイッチング素子に対応）３０と、該ＦＥＴ３０のゲート（制御端子に対応  以下同様），ソース（一の端子に対応）の夫々にドレイン，ソースが接続されたＮチャネル型のＦＥＴ（第２スイッチング素子に対応）３１とを備える。ＦＥＴ３０のゲートは、最も高電位側の二次電池１０の正極端子（即ちプラス端子２０）に一端が接続されている抵抗器３４の他端と接続されている。ＦＥＴ３０のゲート・ソース間には、抵抗器３５が接続されている。
【００３９】
抵抗器３４の一端及び接地電位間には、正の温度係数を有する感熱素子であるＰＴＣ（Positive Temperature Coefficient )素子３７及び抵抗器（抵抗回路に対応）３８の直列回路が、ＰＴＣ素子３７を接地電位側にして接続されており、ＰＴＣ素子３７及び抵抗器３８の接続点がＦＥＴ３１のゲートに接続されている。ＰＴＣ素子３７は、ＦＥＴ３０と熱的に密結合されている。ＦＥＴ３１のゲートは、また、抵抗器６３及びダイオード６４の直列回路を介してコンパレータ６の出力端子に接続されると共に、各ダイオード１３及び抵抗器１４からなる直列回路の抵抗器１４側の一端に接続されている。本実施の形態では、ＰＴＣ素子３７及び抵抗器３８の接続点と、ＦＥＴ３１のゲートとを接続する導線が、請求項に記載の伝播回路に対応する。
【００４０】
コンパレータ６は、反転入力端子に入力される基準電圧と、非反転入力端子に入力される放電端子２１の電圧（即ち、ＦＥＴ３０のソース・ドレイン間の電圧）とを比較するものである。非反転入力端子には、３Ｖを抵抗器６１，６２で分圧した分圧電圧が印加されているから、ＦＥＴ３０の放電電流が増大してソース・ドレイン間の電圧が前記分圧電圧を超えたときに、コンパレータ６の出力端子から抵抗器６３及びダイオード６４の直列回路を介してＦＥＴ３１のゲートにオン信号が与えられる。つまり、コンパレータ６は、パック電池の放電時の過電流検出回路として機能する。
【００４１】
つまり、ＦＥＴ３１のゲートには、ＰＴＣ素子３７及び抵抗器３８の接続点の電圧に、各保護ＩＣ１１から夫々のＦＥＴ１２、ダイオード１３及び抵抗器１４を介して出力される各二次電池１０の過放電の検出信号（外部信号に対応）に応じた電圧と、コンパレータ６から抵抗器６３及びダイオード６４を介して出力される各二次電池１０の過電流の検出信号（もう１つの外部信号に対応）に応じた電圧とが加算されて印加される。
【００４２】
上述の回路構成におけるパック電池の通常の放電状態では、抵抗器３８の抵抗と比較してＰＴＣ素子３７の抵抗が十分小さいため、ＦＥＴ３１のゲートがロウ（Ｌ）レベルとなってＦＥＴ３１がオフしている。一方、ＦＥＴ３０は、プラス端子２０の電圧が抵抗器３４，３５で分圧されたハイ（Ｈ）レベルの電圧がゲートに印加されてオンしており、ＦＥＴ３０が放電電流を導通させる。
【００４３】
ＦＥＴ３０が何らかの障害により異常発熱して高温になった場合、該ＦＥＴ３０と熱的に密結合されているＰＴＣ素子３７も高温となって抵抗が増大する。ＦＥＴ３０が異常発熱する原因として考えられる障害としては、例えば静電気によるゲート・ドレイン間の絶縁破壊、又はゲート・ドレイン間への半田ボールの混入が挙げられる。ＦＥＴ３０のゲート・ソース間が絶縁破壊又は短絡した場合は、ＦＥＴ３０がオフし続けるため、ＦＥＴ３０が異常発熱する虞はない。
【００４４】
次に、ＦＥＴ３０のゲート・ドレイン間が短絡した場合のＦＥＴ３０における熱損失について説明する。
図２は、ＦＥＴ３０のソース接地出力静特性を例示する特性図である。図２の横軸はドレイン・ソース間の電圧（Ｖｄｓ（Ｖ））を表し、縦軸はドレイン電流（Ｉｄ（Ａ））を表す。図２では、７通りのゲート電圧Ｖｇｓ（２．５Ｖ、３Ｖ、３．５Ｖ、４Ｖ、４．５Ｖ、５Ｖ及び１０Ｖ）をパラメータにして、ドレイン電圧Ｖｄｓに対するドレイン電流Ｉｄの変化を実線で示す。図２上の動作点と原点とを結ぶ直線の傾きが大きいほど、ＦＥＴ３０のオン抵抗が小さいことを示す。例えばＦＥＴ３０のＶｇｓを１０Ｖにして２０Ａの放電電流を導通させる場合、ＦＥＴ３０の動作点は図２の×印で示す点にあってＶｄｓが約０．５Ｖとなるため、ＦＥＴ３０にて約１０Ｗのジュール熱が発生する。
【００４５】
ここで、ＦＥＴ３０のゲート・ドレイン間が短絡した場合、ＶｇｓとＶｄｓとが等しくなるから、ＦＥＴの動作点は図２の破線で示す線上に移動する。破線上の動作点におけるオン抵抗は、×印を示した動作点におけるオン抵抗よりも大きいため、各二次電池１０の放電電流としてのドレイン電流が流れ難くなる。例えば、ＦＥＴ３０の動作点が、図の△印で示した点に移動した場合、Ｖｄｓが３Ｖであり、Ｉｄが１０Ａであるから、ＦＥＴ３０にて発生するジュール熱が約３０Ｗまで増大する。
【００４６】
次に、ＰＴＣ素子３７の温度特性について説明する。
図３は、ＰＴＣ素子３７の温度に対する抵抗の変化を例示する特性図である。図２の横軸は温度（℃）を表し、縦軸は、２５℃のときの抵抗（Ｒ２５）に対するその温度のときの抵抗（Ｒ）の抵抗値比を表す。図２に示すように、常温より低い温度では抵抗値比が１前後であるが、抵抗値比が２となる所謂キュリー温度（図２では、約４５℃）より高い温度では抵抗値比が急激に上昇し、８０℃以上では抵抗値比が４００以上となる。
【００４７】
抵抗器３８の抵抗値は、ＰＴＣ素子３７の温度特性及びＦＥＴ３１のＶｄｓ−Ｉｄ特性に応じて適宜定めることができる。例えば図１において、抵抗器３８の抵抗値が４．７Ｍオーム（Ω）、ＰＴＣ素子３７の常温での抵抗値が１０ｋオーム、プラス端子２０の電圧が１８Ｖとした場合、ＦＥＴ３１のＶｇｓ（ソースを基準にしたゲートの電圧）は約０．０４Ｖであって、ＦＥＴ３１はオフしている。これに対し、ＰＴＣ素子３７が８０℃となった場合、ＰＴＣ素子３７の抵抗値が約４００倍に増加して約４Ｍオームとなるから、ＦＥＴ３１のＶｇｓが８．３Ｖまで上昇し、ＦＥＴ３１がオンとなる。これによりＦＥＴ３１がＦＥＴ３０のドレイン電流をＦＥＴ３０のゲートを介して分流させるため、ＦＥＴ３０の異常な発熱が防止される。
【００４８】
以上のように本実施の形態１によれば、ゲートに印加される電圧によってオン／オフするＦＥＴ３０（第１スイッチング素子）のソース及びゲート間にＦＥＴ３１を並列に接続し、ＦＥＴ３０に熱的に密結合されたＰＴＣ素子３７（感熱素子）と該ＰＴＣ素子３７に直列接続された抵抗器３８との接続点の電圧を、ＦＥＴ３１のゲートに与える。ＦＥＴ３０のゲート及びドレイン間の短絡故障によってゲート電位が変動し、それに伴うオン抵抗の増加によりジュール熱が増大してＦＥＴ３０の温度が上昇した場合、ＰＴＣ素子３７及び抵抗器３８の接続点の電圧が変化してＦＥＴ３１のゲート電圧を変化させることにより、ＦＥＴ３１がオンする。
つまり、過熱したときの安全性が確保されるべきＦＥＴ３０と熱的に密結合された感熱素子が、ＦＥＴ３１のバイアス回路に含まれる抵抗器３８と直列に接続されているため、感熱素子の温度が上昇したときに感熱素子及び抵抗器３８の接続点の電圧が大きく変化してＦＥＴ３１のゲート電圧を変化させることからＦＥＴ３１がオンする。
これにより、ＦＥＴ３０のドレイン及びソース間が障害によって短絡したためにオン抵抗が増大してＦＥＴ３０が過熱した場合に、ＦＥＴ３１がＦＥＴ３０のドレイン及びソース間の電流を分流させるため、ＦＥＴ３０の温度上昇が抑制されて安全性が確保される。
従って、第１スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第１スイッチング素子を過熱から保護することが可能となる。
【００４９】
また、ＰＴＣ素子３７及び抵抗器３８の接続点の電圧に、各二次電池１０の過放電の検出信号に応じてＦＥＴ１２で各生成された電圧と、コンパレータ６による過電流の検出信号に応じた電圧とを加算した電圧をＦＥＴ３１のゲートに印加する。
従って、各二次電池１０の過放電が検出された場合及び／又は過電流が検出された場合にＦＥＴ３１がオンし、ＦＥＴ３０のゲート及びソース間の電圧が低下してＦＥＴ３０がオフするため、各二次電池１０の過放電の検出信号及び／または過電流の検出信号によってＦＥＴ３０をオフに制御することが可能となる。
【００５０】
（実施の形態２）
実施の形態１が、放電用スイッチ回路３におけるＰＴＣ素子３７及び抵抗器３８の接続点をＦＥＴ３１（第２スイッチング素子）のゲートに接続する形態であるのに対し、実施の形態２は、前記接続点を、第３のＦＥＴのゲートに接続し、第３のＦＥＴのドレイン（一の端子）を、抵抗器を介してＦＥＴ３１のゲートに接続する形態である。
図４は、本発明の実施の形態２に係るパック電池の放電用スイッチ回路３ａの接続構成を例示する回路図である。
【００５１】
放電用スイッチ回路３ａは、ＦＥＴ３０，３１に加えて、該ＦＥＴ３１のゲートに抵抗器３２を介してドレインが接続されたＰチャネル型のＦＥＴ３３（第３スイッチング素子に対応）を備える。ＦＥＴ３３及び抵抗器３２が、請求項に記載の伝播回路に対応する。ＦＥＴ３１のゲート・ソース間には、抵抗器３６が接続されている。抵抗器３４の一端及び接地電位間には、ＰＴＣ素子３７及び抵抗器３８の直列回路が、抵抗器３８を接地電位側にして接続されており、ＰＴＣ素子３７及び抵抗器３８の接続点がＦＥＴ３１のゲートに接続されている。
【００５２】
つまり、ＦＥＴ３１のゲートには、ＰＴＣ素子３７及び抵抗器３８の接続点の電圧を反転増幅した電圧に、各保護ＩＣ１１から夫々のＦＥＴ１２、ダイオード１３及び抵抗器１４を介して出力される各二次電池１０の過放電の検出信号（外部信号に対応）に応じた電圧と、コンパレータ６から抵抗器６３及びダイオード６４を介して出力される各二次電池１０の過電流の検出信号（もう１つの外部信号に対応）に応じた電圧とが加算されて印加される。
【００５３】
上述の回路構成におけるパック電池の通常の放電状態では、抵抗器３８の抵抗と比較してＰＴＣ素子３７の抵抗が十分小さいため、ＦＥＴ３３のゲートがハイ（Ｈ）レベルとなってＦＥＴ３３がオフしている。この結果、ゲート・ソース間に抵抗器３６が接続されてゲート電圧が０となっているＦＥＴ３１もオフしている。ＦＥＴ３０が何らかの障害により異常発熱して高温になった場合、該ＦＥＴ３０と熱的に密結合されているＰＴＣ素子３７も高温となって抵抗が増大する。
【００５４】
例えば図１において、抵抗器３８の抵抗値が４．７Ｍオーム（Ω）、ＰＴＣ素子３７の常温での抵抗値が１０ｋオーム、プラス端子２０の電圧が１８Ｖとした場合、ＦＥＴ３３のＶｇｓ（ソースを基準にしたゲートの電圧）は約−０．０４Ｖであって、ＦＥＴ３３はオフしている。これに対し、ＰＴＣ素子３７が８０℃となった場合、ＰＴＣ素子３７の抵抗値が約４００倍に増加して約４Ｍオームとなるから、ＦＥＴ３３のＶｇｓが−８．３Ｖまで低下し、ＦＥＴ３３がオンとなる。これによりＦＥＴ３１がオンしてＦＥＴ３０のドレイン電流をＦＥＴ３０のゲートを介して分流させるため、ＦＥＴ３０の異常な発熱が防止される。
【００５５】
その他、実施の形態１に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
【００５６】
以上のように本実施の形態２によれば、ＰＴＣ素子３７（感熱素子）及び抵抗器３８の接続点の電圧をＦＥＴ３３（第３スイッチング素子）のゲートに印加し、ＦＥＴ３３のドレインの電圧を抵抗器３２を介してＦＥＴ３１（第２スイッチング素子）のゲートに与える。ＦＥＴ３０の温度が上昇した場合、ＰＴＣ素子３７及び抵抗器３８の接続点の電圧、即ちＦＥＴ３３のゲートの電圧が変化してＦＥＴ３３がオンし、更にＦＥＴ３３のドレインの電圧がＦＥＴ３１のゲートの電圧を変化させることにより、ＦＥＴ３１がオンする。
従って、第１スイッチング素子が過熱して感熱素子の温度が上昇したときに第３スイッチング素子及び第２スイッチング素子を次々にオンさせることによって、第１スイッチング素子を過熱から保護することが可能となる。
【００５７】
また、ＰＴＣ素子３７及び抵抗器３８の接続点の電圧に応じたＦＥＴ３３のドレインの電圧に、各二次電池１０の過放電の検出信号に応じてＦＥＴ１２で各生成された電圧と、コンパレータ６による過電流の検出信号に応じた電圧とを加算した電圧をＦＥＴ３１のゲートに与える。
従って、各二次電池１０の過放電が検出された場合及び／又は過電流が検出された場合にＦＥＴ３１がオンし、ＦＥＴ３０のゲート及びソース間の電圧が低下してＦＥＴ３０がオフするため、各二次電池１０の過放電の検出信号及び／または過電流の検出信号によってＦＥＴ３０をオフに制御することが可能となる。
【００５８】
更に、実施の形態１，２によれば、正の抵抗温度係数を有するＰＴＣ素子３７及び抵抗器３８の接続点の電圧を、直接的に又はＦＥＴ３３で反転増幅してＦＥＴ３１（第２スイッチング素子）のゲートに与える。
従って、所謂キュリー温度を境にＰＴＣ素子３７の抵抗値が急激に増大したときに、第２スイッチング素子のゲート電圧（制御電圧）が大きく変化するため、ＰＴＣ素子３７に熱的に結合された第１スイッチング素子の異常な温度上昇に対して保護を行うか否かの閾値を明確にすることが可能となる。
【００５９】
（実施の形態３）
実施の形態２が、放電用スイッチ回路３ａにおけるＰＴＣ素子３７及び抵抗器３８の接続点をＦＥＴ３３のゲートに接続する形態であるのに対し、実施の形態３は、ＮＴＣ素子３７ｂ及び抵抗器３８ｂの接続点をＦＥＴ３３のゲートに接続する形態である。
図５は、本発明の実施の形態３に係るパック電池の放電用スイッチ回路３ｂの接続構成を例示する回路図である。
【００６０】
放電用スイッチ回路３ｂは、抵抗器３４の一端及び接地電位間に、負の温度係数を有する感熱素子であるＮＴＣ（Negative Temperature Coefficient )素子３７ｂ及び抵抗器（抵抗回路に対応）３８ｂの直列回路を備える。ＮＴＣ素子３７ｂは接地電位側に接続されており、ＮＴＣ素子３７ｂ及び抵抗器３８ｂの接続点がＦＥＴ３１のゲートに接続されている。ＮＴＣ素子３７ｂは、ＦＥＴ３０と熱的に密結合されている。
【００６１】
つまり、ＦＥＴ３１のゲートには、ＮＴＣ素子３７ｂ及び抵抗器３８ｂの接続点の電圧を反転増幅した電圧に、各保護ＩＣ１１から夫々のＦＥＴ１２、ダイオード１３及び抵抗器１４を介して出力される各二次電池１０の過放電の検出信号（外部信号に対応）に応じた電圧と、コンパレータ６から抵抗器６３及びダイオード６４を介して出力される各二次電池１０の過電流の検出信号（もう１つの外部信号に対応）に応じた電圧とが加算されて印加される。
【００６２】
次に、ＮＴＣ素子３７ｂの抵抗温度特性について説明する。
図６は、ＰＴＣ素子３７及びＮＴＣ素子３７ｂの温度に対する抵抗の変化を例示する特性図である。図６の横軸は温度（℃）を表し、縦軸は比抵抗（Ω・ｍ）を表す。図６に破線で示すＰＴＣ素子３７は、図３に示したＰＴＣ素子３７よりもキュリー温度が約４０℃高いものである。既に図２で説明したように、ＰＴＣ素子３７の抵抗比は、キュリー温度を境にして急激に増大する。図４のように、抵抗比を比抵抗と置き換えて図示した場合であっても、この傾向は変わらない。
【００６３】
これに対し、図６に実線で示すＮＴＣ素子３７ｂの比抵抗は、温度のべき乗に反比例して低下する。図６の例では、常温のときの比抵抗に対し、１００℃のときの比抵抗が約１／１０に低下する。例えば、抵抗器３８ｂの抵抗値が４ｋオーム（Ω）、ＮＴＣ素子３７ｂの常温での抵抗値が１００ｋオーム、ＦＥＴ３３のソースの電圧が１８Ｖとした場合、ＦＥＴ３３のＶｇｓ（ソースを基準にしたゲートの電圧）は約−０．７Ｖであって、ＦＥＴ３３はオフしている。これに対し、ＮＴＣ素子３７ｂが１００℃となった場合、ＮＴＣ素子３７ｂの抵抗値が約１／１０の１０ｋオームとなるから、ＦＥＴ３３のＶｇｓが約−５．１Ｖまで低下し、ＦＥＴ３３をオンさせることができる。これによりＦＥＴ３１がオンしてＦＥＴ３０のドレイン電流を分流させるのは、実施の形態２の場合と同様である。
【００６４】
その他、実施の形態１，２に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
【００６５】
以上のように本実施の形態３によれば、ＮＴＣ素子３７ｂ（感熱素子）及び抵抗器３８ｂの接続点の電圧をＦＥＴ３３（第３スイッチング素子）のゲートに印加し、ＦＥＴ３３のドレインの電圧を抵抗器３２を介してＦＥＴ３１（第２スイッチング素子）のゲートに与える。ＦＥＴ３０の温度が上昇した場合、ＮＴＣ素子３７ｂ及び抵抗器３８ｂの接続点の電圧、即ちＦＥＴ３３のゲートの電圧が変化してＦＥＴ３３がオンし、更にＦＥＴ３３のドレインの電圧がＦＥＴ３１のゲートの電圧を変化させることにより、ＦＥＴ３１がオンする。
従って、第１スイッチング素子が過熱して感熱素子の温度が上昇したときに第３スイッチング素子及び第２スイッチング素子を次々にオンさせることによって、第１スイッチング素子を過熱から保護することが可能となる。
【００６６】
また、ＮＴＣ素子３７ｂ及び抵抗器３８ｂの接続点の電圧をＦＥＴ３３のゲートに印加し、ＦＥＴ３３のドレインの電圧に、各二次電池１０の過放電の検出信号に応じてＦＥＴ１２で各生成された電圧と、コンパレータ６による過電流の検出信号に応じた電圧とを加算した電圧をＦＥＴ３１のゲートに与える。
従って、各二次電池１０の過放電が検出された場合及び／又は過電流が検出された場合にＦＥＴ３１がオンし、ＦＥＴ３０のゲート及びソース間の電圧が低下してＦＥＴ３０がオフするため、各二次電池１０の過放電の検出信号及び／または過電流の検出信号によってＦＥＴ３０をオフに制御することが可能となる。
【００６７】
更に、実施の形態１，２，３によれば、放電用スイッチ回路３，３ａ，３ｂによって各二次電池１０の放電電流がオン／オフされる。
従って、第１スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第１スイッチング素子を過熱から保護することが可能なスイッチ回路をパック電池に適用することが可能となる。
【００６８】
（実施の形態４）
実施の形態１が、コンパレータ６の出力端子の電圧を、ＰＴＣ素子３７及び抵抗器３８の接続点の電圧に加算する形態であるのに対し、実施の形態４は、コンパレータ６の出力端子の電圧（第２の外部信号に対応）を第４のＦＥＴのゲートに印加し、抵抗器及び第４のＦＥＴの直列回路をＦＥＴ３１に並列に接続する形態である。
図７は、本発明の実施の形態４に係るパック電池の放電用スイッチ回路３ｃの接続構成を例示する回路図である。
【００６９】
前述の実施の形態１では、ＦＥＴ３０のドレイン・ゲート間が短絡してＦＥＴ３０が高温となった場合にＦＥＴ３１がオンしてＦＥＴ３０のドレイン電流を分流させ、その後ＦＥＴ３１が高温となる一方でＦＥＴ３０の温度が低下した場合に再びＦＥＴ３０がオンするようになっている。このようにＦＥＴ３０，３１が交互にオン／オフを繰り返すことによって、各二次電池１０の放電電流がＦＥＴ３０，３１に分担されるようになる。しかしながら、ＦＥＴ３０のドレイン・ゲート間が短絡してＦＥＴ３０のＶｄｓが上昇したときに、コンパレータ６が各二次電池１０の過電流を検出するのを回避できない場合は、ＦＥＴ３０のドレイン・ゲート間が短絡した瞬間に過電流が検出されてＦＥＴ３１がオンし、その後もＦＥＴ３１がオンし続けるため、ＦＥＴ３１が過熱する虞がある。そこで本実施の形態４では、実施の形態１とは異なる放電用スイッチ回路３ｃによってこの問題を解消する。
【００７０】
放電用スイッチ回路３ｃは、ＦＥＴ３０，３１に加えて、抵抗器４２及びＮチャネル型のＦＥＴ４１（第４スイッチング素子に対応）の直列回路を備える。該直列回路は、ＦＥＴ３１のドレイン・ソース間（即ちＦＥＴ３０のゲート・ソース間）に並列に接続されている。ＦＥＴ４１のゲート・ソース間には、抵抗器４３が接続されている。上記抵抗器４２の抵抗値（例えば１０ｋΩ）は、抵抗器３４の抵抗値（例えば３ＭΩ）と比較して十分に小さくしてあるため、過電流の検出信号に応じた電圧よってＦＥＴ４１がオンした場合は、ＦＥＴ３０のＶｇｓが実質的に０Ｖに低下してＦＥＴ３０がオフするため、各二次電池１０の過電流が防止される。
【００７１】
また、放電用スイッチ回路３ｃでは、ＦＥＴ３１のゲート・ソース間に抵抗器３９が接続されており、ＦＥＴ３１のゲートとＰＴＣ素子３７及び抵抗器３８の接続点との間にダイオード４０が介装されている。このダイオード４０は、ＰＴＣ素子３７及び抵抗器３８の接続点の電圧、及び、各抵抗器１４から与えられた過放電の検出信号に応じた電圧を加算するためのものであるが、実施の形態１の図１に示すように、ダイオード４０を導線に置き換え、抵抗器３９を省略しても同様の効果を奏する。また、抵抗器６３及びダイオード６４を省略して、コンパレータ６の出力端子をＦＥＴ４１のゲートに直結してもよい。なお、本実施の形態４では、各保護ＩＣ１１及びＦＥＴ１２が、請求項に記載の第１検出回路に対応し、コンパレータ６及び抵抗器６１，６２が、請求項に記載の第２検出回路に対応する。
【００７２】
次に、ＦＥＴ３０のゲート・ドレイン間が何らかの原因で短絡した場合、ＦＥＴ３０は、Ｖｄｓが上昇してドレイン電流によるジュール熱で高温となり、ＦＥＴ３０と熱的に密結合されているＰＴＣ素子３７の抵抗が増大してＦＥＴ３１のＶｇｓとなるべき電圧が上昇する。このため、ＦＥＴ３１がオンしてＦＥＴ３０のドレイン電流をＦＥＴ３０のゲートを介して分流させるのは、実施の形態１と同様である。また、ＦＥＴ３０のＶｄｓが上昇するすることにより、コンパレータ６が各二次電池１０の過電流を検出するのも実施の形態１と同様である。
【００７３】
ここで、過電流の検出信号に応じた電圧がＦＥＴ４１のゲートに印加されてＦＥＴ４１がオンした場合、ＦＥＴ３０のゲートがドレインと短絡されて低インピーダンスとなっているため、ドレインに抵抗器４２が直列接続されたＦＥＴ４１が、ＦＥＴ３０をオフさせたり、ＦＥＴ３０のドレイン電流を実質的に分流させたりすることはない。従って、ＦＥＴ３０は、該ＦＥＴ３０と熱的に結合されたＰＴＣ素子３７の抵抗値が増大してＰＴＣ素子３７及び抵抗器３８の接続点の電圧が十分に上昇するまで、即ちＦＥＴ３１がオンするまで温度上昇を続ける。その後、ＦＥＴ３１がＦＥＴ３０のドレイン電流を分流させて高温となる一方でＦＥＴ３０の温度が低下した場合は、再びＦＥＴ３０がオンする。このようにして各二次電池１０の放電電流が、ＦＥＴ３０，３１を交互に分流することとなる。
【００７４】
なお、本実施の形態４では、抵抗器３８及びＰＴＣ素子３７の直列回路を用いたが、実施の形態２及び３の違いで説明したように、ＮＴＣ素子３７ｂ及び抵抗器３８ｂの直列回路を用いてもよい。この場合は、抵抗器３８ｂを接地電位側に接続する。
その他、実施の形態１に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
【００７５】
以上のように本実施の形態４によれば、ＦＥＴ３０のソース及びゲート間に、ＦＥＴ３１と、抵抗器４２及びＦＥＴ４１の直列回路とを並列に接続してあり、コンパレータ６から与えられた過電流の検出信号に応じた電圧をＦＥＴ４１のゲートに印加する。
従って、過電流の検出信号がオンした場合、ＦＥＴ４１がオンし、ＦＥＴ３０のゲート及びソース間の電圧が低下してＦＥＴ３０がオフするため、過電流の検出信号によってＦＥＴ３０をオフに制御することが可能となる。また、ＦＥＴ３０のドレイン及びゲート間が障害によって短絡した場合に、抵抗器４２がＦＥＴ４１を流れる電流を制限するため、ＦＥＴ４１に大きな電流が流れて破損するのを防止することが可能となる。
【００７６】
また、放電用スイッチ回路３ｃによって二次電池１０の放電電流がオン／オフされており、二次電池１０の過放電の検出信号に応じた電圧と、ＦＥＴ３０のソースに対するドレインの電圧が所定電圧より大きいときに検出する過電流の検出信号に応じた電圧とが、ＰＴＣ素子３７及び抵抗器３８の接続点の電圧に加算されてＦＥＴ３１（第１スイッチング素子）のゲートに印加される。
従って、ＦＥＴ３０のゲートがドレインと短絡するような障害に対して、ＦＥＴ３０をを過熱から保護することが可能な放電用スイッチ回路３ｃをパック電池に適用することが可能となり、更に、各二次電池１０の過放電及び過電流を防止することが可能となる。また、ＦＥＴ３０のゲートがドレインと短絡するような障害時に意図せず検出した過電流の検出信号が、ＦＥＴ３０，３１の動作に影響を与えないようにすることが可能となる。
【００７７】
（実施の形態５）
実施の形態２が、コンパレータ６の出力端子の電圧を、ＦＥＴ３１のゲートに印加する形態であるのに対し、実施の形態４は、コンパレータ６の出力端子の電圧（第２の外部信号に対応）を第４のＦＥＴのゲートに印加し、抵抗器及び第４のＦＥＴの直列回路をＦＥＴ３１に並列に接続する形態である。換言すれば、実施の形態４は、実施の形態２の放電用スイッチ回路３ａに対して、実施の形態１及び４の差分となったＦＥＴ４１及び抵抗器４２，４３を追加した形態である。
【００７８】
図８は、本発明の実施の形態５に係るパック電池の放電用スイッチ回路３ｄの接続構成を例示する回路図である。上述したように、ＰＴＣ素子３７及びＦＥＴ３３と、その周辺の抵抗器類とによる構成は、実施の形態２と同様であり、ＦＥＴ３０，３１，４１と、その周辺の抵抗器類とによる構成は、実施の形態４と同様であるため、放電用スイッチ回路３ｄの部分的な動作説明を省略する。
【００７９】
さて、ＦＥＴ３０のゲート・ドレイン間が何らかの原因で短絡した場合、ＦＥＴ３０のＶｄｓが上昇してドレイン電流によるジュール熱で高温となり、ＦＥＴ３０と熱的に密結合されているＰＴＣ素子３７の抵抗が増大してＦＥＴ３３のＶｇｓとなるべき電圧が低下する。このため、ＦＥＴ３３がオンし、更にＦＥＴ３１がオンしてＦＥＴ３０のドレイン電流をＦＥＴ３０のゲートを介して分流させるのは、実施の形態２と同様である。また、ＦＥＴ３０のＶｄｓが上昇するすることにより、コンパレータ６が各二次電池１０の過電流を検出するのは実施の形態１，２と同様である。更に、ＰＴＣ素子３７及び抵抗器３８の接続点の電圧に応じたＦＥＴ３３のドレインの電圧に、各二次電池１０の過放電の検出信号に応じてＦＥＴ１２で各生成された電圧が加算されてＦＥＴ３１のゲートに印加されるのも実施の形態２と同様である。
【００８０】
なお、本実施の形態５では、抵抗器３８及びＰＴＣ素子３７の直列回路を用いたが、実施の形態２及び３の違いで説明したように、ＮＴＣ素子３７ｂ及び抵抗器３８ｂの直列回路を用いてもよい。この場合は、実施の形態３と同様にＮＴＣ素子３７ｂを接地電位側に接続する。
その他、実施の形態１，２に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
【００８１】
以上のように本実施の形態５によれば、ＦＥＴ３０のソース及びゲート間に、ＦＥＴ３１と抵抗器４２及びＦＥＴ４１の直列回路とを並列に接続してあり、コンパレータ６から与えられた過電流の検信号をＦＥＴ４１のゲートに印加する。
従って、過電流の検出信号がオンした場合、ＦＥＴ４１がオンし、ＦＥＴ３０のゲート及びソース間の電圧が低下してＦＥＴ３０がオフするため、過電流の検出信号によってＦＥＴ３０をオフに制御することが可能となる。また、ＦＥＴ３０のドレイン及びゲート間が障害によって短絡した場合に、抵抗器４２がＦＥＴ４１に流入する電流を制限するため、ＦＥＴ４１に大きな電流が流入して破損するのを防止することが可能となる。
【００８２】
また、放電用スイッチ回路３ｄによって二次電池１０の放電電流がオン／オフされており、ＦＥＴ３０のソースに対するドレインの電圧が所定電圧より大きいときに検出する過電流の検出信号に応じた電圧がＦＥＴ４１（第４スイッチング素子）のゲートに印加される。
従って、ＦＥＴ３０のゲートがドレインと短絡するような障害に対して、ＦＥＴ３０を過熱から保護することが可能な放電用スイッチ回路３ｄをパック電池に適用することが可能となり、更に、各二次電池１０の過電流を防止することが可能となる。また、ＦＥＴ３０のゲートがドレインと短絡するような障害時に意図せず検出した過電流の検出信号が、ＦＥＴ３０，３１の動作に影響を与えないようにすることが可能となる。
【００８３】
更に、実施の形態４，５によれば、放電用スイッチ回路３ｃ，３ｄの感熱素子がＰＴＣ素子３７であるため、ＰＴＣ素子３７に熱的に結合されたＦＥＴ３０の異常な温度上昇に対して保護を行うか否かの閾値が明確なスイッチ回路をパック電池に適用することが可能となる。
【００８４】
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００８５】
１  単位電池回路
６  コンパレータ
１０  二次電池
１１  保護ＩＣ
１２  ＦＥＴ
３，３ａ，３ｂ，３ｃ，３ｄ  放電用スイッチ回路
３０、３１、３３  ＦＥＴ
３７  ＰＴＣ素子
３７ｂ  ＮＴＣ素子
３８、３８ｂ  抵抗器
４１  ＦＥＴ
４２  抵抗器
【図１】
2013165631.tif 000003
【図２】
2013165631.tif 000004
【図３】
2013165631.tif 000005
【図４】
2013165631.tif 000006
【図５】
2013165631.tif 000007
【図６】
2013165631.tif 000008
【図７】
2013165631.tif 000009
【図８】
2013165631.tif 000010