(57)【要約】【課題】酸化物半導体層へ酸素を効率よく供給し、トランジスタ特性を向上することが可能な薄膜トランジスタおよびこれを備えた表示装置および電子機器を提供する。【解決手段】本技術の薄膜トランジスタは、基板上に設けられたゲート電極と、ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、チャネル領域を覆うチャネル保護膜と、チャネル保護膜の両側の酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくともソース電極およびドレイン電極上に設けられた保護膜と、酸化物半導体層に設けられ、保護膜と同一の構成材料が充填された１または２以上の凹部とを備える。【選択図】図１
2013080769.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられたゲート電極と、
前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、
前記チャネル領域を覆うチャネル保護膜と、
前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、
少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、
前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された１または２以上の凹部と
を備えた薄膜トランジスタ。
【請求項２】
前記凹部は、前記チャネル保護膜および前記酸化物半導体層を貫通している、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体層に設けられた凹部は、前記チャネル保護膜に設けられた貫通孔と同径、または、前記チャネル保護膜に設けられた貫通孔よりも大きい、請求項２に記載の薄膜トランジスタ。
【請求項４】
前記保護膜は無機酸化物を含む、請求項１に記載の薄膜トランジスタ。
【請求項５】
前記保護膜は少なくとも酸化ケイ素または酸化アルミニウムを含む、請求項１に記載の薄膜トランジスタ。
【請求項６】
前記酸化物半導体層は前記ソース電極または前記ドレイン電極の端からのはみ出し領域を有し、前記はみ出し領域に前記保護膜が接している、請求項１に記載の薄膜トランジスタ。
【請求項７】
前記ソース電極および前記ドレイン電極は、アルミニウム，銅，銀あるいはモリブデンを主成分とする金属層を含み、前記金属層の単層膜、または、前記金属層と、チタン，バナジウム，ニオブ，タンタル，クロム，タングステン，ニッケル，亜鉛あるいはインジウムを主成分とする金属層あるいは金属化合物層との積層膜により構成されている、請求項１に記載の薄膜トランジスタ。
【請求項８】
表示素子と、前記表示素子を駆動するための薄膜トランジスタを備え、
前記薄膜トランジスタは、
基板上に設けられたゲート電極と、
前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、
前記チャネル領域を覆うチャネル保護膜と、
前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、
少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、
前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された１または２以上の凹部と
を有する表示装置。
【請求項９】
表示素子と、この表示素子を駆動するための薄膜トランジスタとを有する表示装置を備え、
前記薄膜トランジスタは、
基板上に設けられたゲート電極と、
前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、
前記チャネル領域を覆うチャネル保護膜と、
前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、
少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、
前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された１または２以上の凹部と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、酸化物半導体をチャネル層に用いた薄膜トランジスタならびにこれを用いた表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）や発光デバイス、透明導電膜等の電子デバイスへの応用を目的として、酸化亜鉛や酸化インジウムガリウム亜鉛等の酸化物半導体の研究開発が活発化している。このような酸化物半導体をＴＦＴの活性層（チャネル）に用いた場合、液晶ディスプレイなどに一般的に用いられている非晶質（アモルファス）シリコン（ａ−Ｓｉ：Ｈ）を用いた場合と比較して、電子移動度が大きく、優れた電気特性を示すことがわかっている。また、室温付近の低温でも高い移動度が期待できる等の利点もあり、積極的な開発が進められている。このような酸化物半導体層を用いたＴＦＴとしては、ボトムゲート型およびトップゲート型の構造が報告されている（例えば、特許文献１参照）。
【０００３】
ボトムゲート型のＴＦＴとしては、基板上にゲート電極が設けられ、このゲート電極上にゲート絶縁膜を介して酸化物半導体の薄膜層が形成された構造が知られている（例えば、特許文献２参照）。この構造は、非晶質シリコンをチャネルとして用いたボトムゲート型のＴＦＴ構造と類似している。このため、酸化物半導体によるＴＦＴの製造に際して、既存の非晶質シリコンによるＴＦＴの製造プロセスを転用し易く、上記のような酸化物半導体をチャネルとして用いたＴＦＴの事業化も進みつつある。
【０００４】
ところが、上記酸化物半導体は耐熱性が充分でなく、ＴＦＴ製造プロセス中の熱処理によって、酸素や亜鉛等が脱離し格子欠陥を形成することが知られている。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体層の低抵抗化を引き起こす。そのため、酸化物半導体をＴＦＴのチャネルに用いた場合、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型、即ちデプレッション型の動作となり、欠陥準位の増大と共に、閾値電圧が小さくなり、リーク電流が増大してしまう。また、このような格子欠陥以外にも、水素等の元素の混入によって上記と同様の不純物準位を形成することがわかっている（例えば、非特許文献１参照）。これらのことから、製造プロセス等においてＴＦＴの伝達特性が変動し、閾値電圧が負（−（マイナス））の方向にシフトしてしまうという問題があった。
【０００５】
このため、従来では、ＴＦＴを形成したのちに高温下で酸素アニールをすることで、酸化物半導体層中の酸素が不足していた、または酸素が脱離した欠損部分に酸素を供給し、特性回復をすることが知られている（例えば、特許文献３および特許文献４参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】ＷＯ２００５−０８８７２６号公報
【特許文献２】特開２００７−１９４５９４号公報
【特許文献３】特開２００６−１６５５２９号公報
【特許文献４】特開２００６−１６５５３２号公報
【非特許文献】
【０００７】
【非特許文献１】Cetin Kilic他１著，「n-type doping of oxides by hydrogen」，APPLIED PHYSICS LETTERS，2002年7月１日Vol.81，No.1 ，p.73−75
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＴＦＴの形状や大きさによっては酸化物半導体層への酸素が供給されにくく、トランジスタ特性が回復しにくいという問題があった。
【０００９】
本技術はかかる問題点に鑑みてなされたもので、その目的は、酸化物半導体層へ酸素を効率よく供給し、トランジスタ特性を向上することが可能な薄膜トランジスタならびにこれを備えた表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
本技術の薄膜トランジスタは、基板上に設けられたゲート電極と、ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、チャネル領域を覆うチャネル保護膜と、チャネル保護膜の両側の酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくともソース電極およびドレイン電極上に設けられた保護膜と、酸化物半導体層に設けられ、保護膜と同一の構成材料が充填された１または２以上の凹部とを備えたものである。
【００１１】
本技術の表示装置および電子機器は、表示素子と、上記薄膜トランジスタとを備えたものである。
【００１２】
本技術の薄膜トランジスタでは、保護膜が充填された１または２以上の凹部を酸化物半導体層に設けることにより、酸素が酸化物半導体層へ効率よく供給される。
【発明の効果】
【００１３】
本技術の薄膜トランジスタによれば、酸化物半導体層のチャネル領域に保護膜が充填された凹部を設けるようにしたので、酸素が効率よく酸化物半導体層へ供給される。これにより、閾値電圧が正方向に制御され、トランジスタ特性を向上することが可能となる。よって、信頼性の向上した表示装置および電子機器を提供することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本開示の一実施の形態に係る薄膜トランジスタの断面図である。
【図２】図１に示した薄膜トランジスタの平面図である。
【図３Ａ】図１に示した薄膜トランジスタの製造方法を工程順に表す図である。
【図３Ｂ】図３Ａに続く工程を表す図である。
【図３Ｃ】図３Ｂに続く工程を表す図である。
【図３Ｄ】図３Ｃに続く工程を表す図である。
【図３Ｅ】図３Ｄに続く工程を表す図である。
【図３Ｆ】図３Ｅに続く工程を表す図である。
【図４】酸化物半導体層の長さと薄膜トランジスタの伝達特性との関係を表す図である。
【図５】酸化物半導体層の幅と薄膜トランジスタの伝達特性との関係を表す図である
【図６】本開示の変形例に係る薄膜トランジスタの平面図である。
【図７】実施例および比較例の薄膜トランジスタの伝達特性図である。
【図８】ＴＦＴを備えた表示装置の構成例を表すブロック図である。
【図９】図９に示した画素の詳細構成例を表す回路図である。
【図１０】図１０に示した表示装置を含むモジュールの概略構成を表す平面図である。
【図１１】図９に示した表示装置の適用例１の外観を表す斜視図である。
【図１２】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１３】適用例３の外観を表す斜視図である。
【図１４】適用例４の外観を表す斜視図である。
【図１５】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１５】
以下、本開示の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
［ボトムゲート型ＴＦＴ］
１．実施の形態（チャネル保護膜および酸化物半導体層に複数の凹部を設けた例）
２．変形例（酸化物半導体層をｎ個に分離した例）
３．適用例（表示装置および電子機器の例）
【００１６】
＜実施の形態＞
［薄膜トランジスタ１の構成］
図１は、本開示の一実施の形態に係る薄膜トランジスタ１の断面構成を表したものであり、図２は薄膜トランジスタ１の平面構成を表したものである。なお、図１は図２のＩ−Ｉ’一点鎖線における断面図である。薄膜トランジスタ１は、いわゆるボトムゲート型（逆スタガー構造）のＴＦＴであり、活性層（チャネル）として酸化物半導体を用いたものである。この薄膜トランジスタ１では、ガラス等よりなる基板１１上に、ゲート電極１２、ゲート絶縁膜１３、酸化物半導体層１４、チャネル保護膜１５およびソース・ドレイン電極１６Ａ，１６Ｂがこの順に形成されている。ソース・ドレイン電極１６Ａ，１６Ｂ上には、基板１１の全面に渡って保護膜１７が形成されている。本実施の形態の薄膜トランジスタ１では、チャネル保護膜１５および酸化物半導体層１４には凹部１８が設けられており、この凹部１８には保護膜１７を構成する材料が充填されている。
【００１７】
ゲート電極１２は、薄膜トランジスタ１に印加されるゲート電圧によって酸化物半導体層１４中のキャリア密度（ここでは、電子密度）を制御する役割を果たすものである。このゲート電極１２は、例えばモリブデン（Ｍｏ），アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。なお、アルミニウム合金としては、例えばアルミニウム−ネオジム合金が挙げられる。
【００１８】
ゲート絶縁膜１３は、シリコン酸化膜，シリコン窒化膜，シリコン窒化酸化膜および酸化アルミニウム膜等のうちの１種よりなる単層膜、またはこれらのうちの２種以上よりなる積層膜である。ゲート絶縁膜１３の厚みは、例えば２００ｎｍ〜３００ｎｍである。
【００１９】
酸化物半導体層１４は、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），Ａｌ，チタン（Ｔｉ）のうち少なくとも１種の元素の酸化物を主成分として含んでいる。この酸化物半導体層１４は、ゲート電圧の印加によりソース・ドレイン電極１６Ａ，１６Ｂ間にチャネルを形成するものであり、酸化物半導体層１４の厚みは、例えば５ｎｍ〜１００ｎｍである。
【００２０】
チャネル保護膜１５は、酸化物半導体層１４上に形成され、ソース・ドレイン電極１６Ａ，１６Ｂ形成時におけるチャネルの損傷を防止するためのものである。チャネル保護膜１５の厚みは、例えば１０〜３００ｎｍである。このチャネル保護膜１５は酸化物半導体薄膜層１４からの酸素の脱離が少なく、また水素の供給が少ないことが望ましい。チャネル保護膜１５は、例えば、シリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜あるいは酸化アルミニウム膜、またはこれらの積層膜により構成されている。
【００２１】
ソース・ドレイン電極１６Ａ，１６Ｂは、チャネル保護膜１５の両側の酸化物半導体層１４上に形成されている。ソース・ドレイン電極１６Ａ，１６Ｂの材料としては、例えばＭｏ，Ａｌ，銅（Ｃｕ），Ｔｉ，ＩＴＯ（インジウム錫酸化物）および酸化チタン等のうち１種よりなる単層膜またはこれらのうちの２種以上よりなる積層膜である。例えば、Ｍｏ／Ａｌ／Ｍｏの順に、例えば５０ｎｍ、５００ｎｍ、５０ｎｍの膜厚で積層した３層膜や、ＩＴＯおよび酸化チタン等の酸素を含む金属化合物のような酸素との結びつきの弱い金属または金属化合物を用いることが望ましい。これにより、酸化物半導体の電気特性を安定して保持することができる。逆に、ソース・ドレイン電極１６Ａ，１６Ｂを酸素との結びつきが強い金属で構成した場合には、ソース・ドレイン電極１６Ａ，１６Ｂは、酸化物半導体に接触して形成されるため、酸化物半導体中の酸素が引き抜かれて酸素欠陥を生じ、電気特性が悪化してしまう。
【００２２】
保護膜１７は、例えば酸化アルミニウム膜またはシリコン酸化膜等の単層膜、もしくは酸化アルミニウム膜とシリコン酸化膜との積層膜により構成されている。なお、ここで用いる酸化アルミニウム膜は、薄膜トランジスタで通常用いられる高密度な酸化アルミニウム膜であることが好ましい。この保護膜１７の厚みは、例えば１０ｎｍ〜１００ｎｍであり、好ましくは５０ｎｍ以下である。酸化物半導体膜は水素の混入や水分の吸着等によって、その電気特性が変化するという課題があるが、保護膜１７に高密度な酸化アルミニウム膜を用いることにより、その優れたガスバリア性によって前述のような水素や水分の影響を防止することができる。また、保護膜１７として酸化アルミニウム膜を用いることにより、酸化物半導体の電気特性を劣化させることなく、保護膜形成が可能となる。
【００２３】
本実施の形態における薄膜トランジスタ１には、酸化物半導体層１４のソース電極１５Ａおよびドレイン電極１５Ｂの間のチャネル領域１４Ａとその直上のチャネル保護膜１５にはゲート絶縁膜１３に達する、換言するとチャネル保護膜１５を貫通する凹部１８が設けられている。この凹部１８の寸法、形状および個数等は特に限定されないが、例えば、２μｍ×２μｍの凹部１８をチャネル幅Ｗ方向に２０μｍ以下の間隔で配置することが好ましい。なお、２μｍは貫通孔を形成する際の加工限界であり、加工可能であれば２μｍ以下でも構わない。また、矩形状に限らず、円形状でもよい。この凹部１８内には酸化アルミニウム等の保護膜１７の構成材料が充填されており、保護膜１７と酸化物半導体層１４とが凹部１８の断面において直接接するようになっている。これにより、保護膜１７を構成する無機酸化物から酸化物半導体層１４へ効率よく酸素が供給され、前述した酸素の脱離等により形成される酸化物半導体層１４の格子欠陥が低減される。なお、凹部１８は必ずしも酸化物半導体層１４を貫通していなくてもよい。但し、凹部１８の形成時におけるエッチングにより酸化物半導体１４に損傷が生じ、これにより特性劣化を引き起こす虞がある。このため凹部１８は酸化物半導体層１８を貫通していることが好ましい。
【００２４】
また、凹部１８の形成位置は、ここではソース電極１６Ａおよびドレイン電極１６Ｂの間に設けが、これに限らず、凹部１８がソース電極１６Ａまたはドレイン電極１６Ｂを貫通する位置に形成しても構わない。但し、酸化物半導体層１４の特にチャネル領域１４Ａへの酸素の供給効率の観点から、凹部１８の形成位置はチャネル領域１４Ａ内またはその近傍に設けることが好ましい。
【００２５】
［薄膜トランジスタ１の製造方法］
図３Ａ〜図３Ｆは、薄膜トランジスタ（ＴＦＴ）１の製造方法を説明するための図である。ＴＦＴ１は、例えば次のようにして製造することができる。
【００２６】
まず、図３Ａに示したように、基板１１上の全面にスパッタリング法や蒸着法により金属薄膜を形成したのち、この金属薄膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、ゲート電極１２を形成する。次に、基板１１およびゲート電極１２上を覆うように、ゲート絶縁膜１３をプラズマＣＶＤ法を用いて形成する。具体的には、例えば原料ガスとしてシラン（ＳｉＨ4）、アンモニア（ＮＨ3）、窒素を含む混合ガスを用いたプラズマＣＶＤ法により、シリコン窒化膜よりなるゲート絶縁膜１３を成膜する。
【００２７】
続いて、図３Ｂに示したように、酸化物半導体層１４を、例えばスパッタ法により形成する。具体的には、酸化物半導体として酸化インジウムガリウム亜鉛（ＩＧＺＯ）を用いる場合には、ＩＧＺＯのセラミックをターゲットとしたＤＣスパッタを行う。この際、例えばＤＣスパッタ装置において、真空容器内をその真空度が例えば１×１０-4Ｐａ以下になるまで排気したのち、アルゴン（Ａｒ）と酸素の混合ガスを導入してプラズマ放電させるとよい。また、チャネルのキャリア濃度は、上記混合ガスにおけるアルゴンと酸素の流量比を調節することにより制御することができる。
【００２８】
あるいは、酸化物半導体として酸化亜鉛を用いる場合には、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタを行うか、または、アルゴンと酸素の混合ガス雰囲気において、亜鉛をターゲットとしたＤＣスパッタを行えばよい。この後、形成した酸化物半導体層１４を、例えばフォトリソグラフィ法を用いて所望の形状にパターニングする。
【００２９】
次いで、図３Ｃに示したように、形成した酸化物半導体層１４上に負の固定電荷を有する酸化アルミニウムからなるチャネル保護膜１５を、例えばＡｌをターゲットとして用いたＤＣスパッタにより成膜する。この際、例えばＤＣスパッタ装置において、真空容器内をその真空度が例えば１×１０-4Ｐａ以下になるまで排気したのち、アルゴン（Ａｒ）と酸素の混合ガスを導入してプラズマ放電させるとよい。チャネル保護膜１５を形成する酸化アルミニウム膜は低密度であるほど負の固定電荷密度が大きくなり、ＴＦＴの閾値電圧を正方向にシフトさせることができる。酸化アルミニウム膜の密度は、成膜時のＤＣパワーを高くしたり、温度を低くすることによって低密度にすることができる。また、膜厚によって固定電荷量が変わるため、所望の特性に応じて膜厚を変えることにより閾値電圧を制御することが可能となる。続いて、形成したチャネル保護膜１５を、例えばフォトリソグラフィ法を用いて所望の形状にパターニングする。
【００３０】
次いで、図３Ｄに示したように、酸化物半導体層１４上のチャネル保護膜１５を含む領域に、例えばＭｏ／Ａｌ／Ｍｏの順に積層された金属薄膜を例えばスパッタ法により成膜する。この後、リン酸、硝酸および酢酸を含む混合液を用いたウェットエッチング法により、形成した金属薄膜をパターニングする。その際、チャネル保護膜１５によって、酸化物半導体層１４の表面（チャネル表面）が保護されているため、エッチングによって酸化物半導体層１４が損傷を受けることが防止される。これにより、ソース・ドレイン電極１６Ａ，１６Ｂがそれぞれ形成される。
【００３１】
続いて、図３Ｅに示したように、チャネル保護膜１５および酸化物半導体層１４に凹部１８を形成する。具体的には、例えば酸化物半導体層１４のチャネル領域１４Ａに対向する位置に開口を有するフォトレジスト膜を形成し、これをマスクとしてドライエッチングにより凹部１８を形成する。なお、凹部１８はチャネル保護膜１５のパターニングおよび酸化物半導体層１４のパターニングと同時に行ってもよい。
【００３２】
次いで、図３Ｆに示したように、ソース・ドレイン電極１６Ａ，１６Ｂ上および凹部１８内に、保護膜１７を、例えば酸化アルミニウム膜を例えばスパッタ法や原子層成膜（ＡＬＤ：Atomic Layer Deposition）法を用いて形成することにより、図１に示したＴＦＴ１が完成する。
【００３３】
［ＴＦＴ１の作用・効果］
次いで、本実施の形態のＴＦＴ１の作用、効果について説明する。
【００３４】
ＴＦＴ１では、図示しない配線層を通じてゲート電極１２に所定の閾値電圧以上のゲート電圧が印加されると、酸化物半導体層１４にチャネルが形成され、ソース・ドレイン電極１６Ａ，１６Ｂ間に電流（ドレイン電流）が流れ、トランジスタとして機能する。
【００３５】
前述のように、活性層として酸化物半導体を用いたＴＦＴでは、製造時の熱処理等によって酸化物半導体から酸素が脱離し、トランジスタとしての伝達特性が変動、換言すると閾値電圧が負（−）の方向にシフトするという問題があった。例えば、酸化物半導体を用いたＴＦＴでは、ｐ型のチャネルを形成することが困難なため、ｎ型のＴＦＴのみで回路を形成する必要がある。しかし、酸化部半導体を用いてｎ型のチャネルを形成した場合には、チャネル内の電子濃度が高くなり、閾値電圧が負の値になりやすいが、閾値電圧が負の値になると回路構成が複雑になり望ましくない。
【００３６】
閾値電圧（Ｖｔｈ）を正（＋）方向に制御するためには、前述のように活性層である酸化物半導体層の酸素欠乏状態または酸素等の脱離により形成された格子欠陥に酸素を供給する方法がある。ボトム型のＴＦＴにおける酸化物半導体層への酸素供給経路としては、酸化物半導体層のチャネル領域直上のチャネル保護膜や、ソース・ドレイン電極の端面からの供給が考えられる。
【００３７】
図４は酸化物半導体層の幅（Ｗ）が同一長を有するＴＦＴにおけるチャネルの長さ（Ｌ）と電流電圧特性との関係を表したものである。図４の結果からチャネルの幅（Ｌ）が大きくなるほど閾値電圧（Ｖｔｈ）が正（＋）方向にシフトとしていることがわかる。これは、チャネルの長さ（Ｌ）が大きくなることによって酸化物半導体層への酸素の供給が多くなったためと考えられる。このことから、酸素供給経路の１つとして、チャネル直上経由が考えられ、L長の増加は閾値電圧のプラスシフトに有効であると考えられる。但し、L長が大きくなると平面方向の電界強度が小さくなりオン電流が低下してしまうという問題がある。
【００３８】
図５は、酸化物半導体層の長さ（Ｌ）が同一長を有するＴＦＴにおけるチャネルの幅（Ｗ）と電流電圧特性との関係を表したものである。図５の結果から、チャネル幅（Ｗ）が大きくなるほど閾値電圧（Ｖｔｈ）が負（−）方向にシフトとしていることがわかる。これは、チャネル領域直上のソース・ドレイン電極に覆われていない部分の面積が増大するが、チャネルの幅（Ｗ）が大きくなることによってソース・ドレイン電極の端面からチャネル領域の中央部分が遠ざかり、十分な酸素供給が行われなくなったためと考えられる。
【００３９】
以上のことから、チャネル領域への酸素供給量は、ソード・ドレイン電極のエッジ経由の方が多く、ＴＦＴのチャネルのＷ長がＴＦＴの閾値電圧（Ｖｔｈ）を決める大きな因子であることがわかる。
【００４０】
これに対して、本実施の形態の薄膜トランジスタ（ＴＦＴ）１では、酸化物半導体層１４のソース電極１６Ａとドレイン電極１６Ｂとの間のチャネル領域１４Ａに、酸化物半導体層１４およびチャネル保護膜１５を貫通する凹部１８を形成した。更に、チャネル保護膜１５，ソース電極１６Ａおよびドレイン電極１６Ｂ上に形成される無機酸化物を含む保護膜１７を、この凹部１８内に充填することにより、酸化物半導体層１４と保護膜１７が直接接するようになる。これにより、保護膜１７を構成する無機酸化物から酸化物半導体層１４（特にチャネル領域１４Ａ）へ酸素が効率よく供給される。
【００４１】
以上のように本実施の形態では、酸化物半導体層１４（特にチャネル領域１４Ａまたはその近傍）に凹部１８を設け、この凹部１８内に保護膜１７を充填するようにしたので、保護膜１７に含まれる酸素が酸化物半導体層１４へ効率よく供給される。これにより、閾値電圧（Ｖｔｈ）が正（＋）方向に制御され、エンハンスメントモード（Ｖｔｈ＞０）のＴＦＴが得られる。よって、信頼性の向上した表示装置および電子機器を提供することが可能となる。
【００４２】
＜変形例＞
図６は、本開示の変形例に係る薄膜トランジスタ（ＴＦＴ）２の平面構成を表したものである。このＴＦＴ２は、凹部」２８によって酸化物半導体層２４を幅（Ｗ）方向にｎ個に分割し、それぞれにチャネル保護膜２５，ソース・ドレイン電極２６Ａ，２６Ｂを設け、隣り合うソース電極２６Ａ〜２６Ａｎおよびドレイン電極２６Ｂ１〜２６Ｂｎを配線２９Ｃで接続した構成を有する。
【００４３】
近年、酸化物半導体を用いたＴＦＴは、その高移動度を活かしてドライバー回路を内蔵したＴＦＴバックプレーンに用いられ、その開発が進められている。ＴＦＴバックプレーンは、ドライバー回路を内蔵することによりコスト削減やディスプレイデザインの多様性が期待できる。ドライバー回路に用いられるＴＦＴは画素内のＴＦＴに比べ大電流を流す必要があるためＷ長を大きくし、よりオン電流が大きくなるように設計される。しかし上述したように、Ｗ長が大きくなるほどＴＦＴの閾値電圧は負（−）方向にシフトし、インバータ回路がオフ状態のときでもリーク電流が流れるという問題があった。
【００４４】
図７は、酸化物半導体層２４の幅（Ｗ）＝１２００μｍをｎ＝６０個に分割し、Ｗ／ｎ＝２０とした本変形例におけるＴＦＴ２および酸化物半導体層を分割せずに形成した従来のＴＦＴ（従来例）の電流電圧特性を表したものである。従来例であるＴＦＴの閾値電圧（Ｖｔｈ）が−２．４Ｖであるのに対し、ＴＦＴ２の閾値電圧（Ｖｔｈ）は−０．３８Ｖであり、およそ２Ｖの正（＋）方向へのシフトをオン電流の減少なく達成することができた。
【００４５】
以上のことから本変形例では、上述したように、酸化物半導体層２４，チャネル保護膜２５，ソース電極２６Ａおよびドレイン電極２６Ｂを幅（Ｗ）方向にｎ個に分割する凹部２８を設けるようにした。これにより、酸化物半導体層２４への主な酸素供給路である、酸化物半導体層２４と保護膜２７との接触部分が酸化物半導体層２４のチャネル近傍２４Ａに増大し、酸化物半導体層２４へ効率よく酸素が供給される。よって、ＴＦＴの閾値電圧（Ｖｔｈ）は正（−）方向に制御され、インバータ回路がオフ状態におけるリーク電流の発生を低減することが可能となる。
【００４６】
＜適用例＞
次に、上記一実施の形態および変形例に係るＴＦＴ１，２の表示装置および電子機器への適用例について説明する。
【００４７】
［表示装置］
図８は、有機ＥＬディスプレイとして用いられる表示装置（有機ＥＬ素子を用いた表示装置）の構成例を表すものである。この表示装置は、例えば、ＴＦＴ基板（前述した基板１１）上に、表示素子としての有機ＥＬ素子（有機電界発光素子）を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域３０を有している。この表示領域３０の周辺には、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）３１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）３２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）３３とが設けられている。
【００４８】
表示領域３０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）に対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ３１に接続され、この水平セレクタ３１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ３２に接続され、このライトスキャナ３２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ３３に接続され、この電源スキャナ３３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。
【００４９】
図９は、画素ＰＸＬＣにおける回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子３Ｄを含む画素回路４０を有している。この画素回路４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量素子３Ｃと、有機ＥＬ素子３Ｄとを有するアクティブ型の駆動回路である。これらのトランジスタ３Ａ，３Ｂが、上記実施の形態等のＴＦＴに相当する。
【００５０】
サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ３Ｂのゲートに接続されている。駆動用トランジスタ３Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子３Ｄのアノードに接続されている。また、この有機ＥＬ素子３Ｄのカソードは、接地配線３Ｈに接続されている。なお、この接地配線３Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子３Ｃは、駆動用トランジスタ３Ｂのソースとゲートとの間に配置されている。
【００５１】
サンプリング用トランジスタ３Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子３Ｃに保持するものである。駆動用トランジスタ３Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子３Ｄへ供給するものである。有機ＥＬ素子３Ｄは、この駆動用トランジスタ３Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
【００５２】
この表示装置では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ３Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子３Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ３Ｂへ電流が供給され、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子３Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。
【００５３】
［電子機器］
以下、上記表示装置の電子機器への適用例について説明する。上記表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００５４】
（モジュール）
上記表示装置は、例えば図１０に示したようなモジュールとして、後述の適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板５０から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ３１、ライトスキャナ３２および電源スキャナ３３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００５５】
（適用例１）
図１１は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が上記表示装置に相当する。
【００５６】
（適用例２）
図１２は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記表示装置に相当する。
【００５７】
（適用例３）
図１３は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記表示装置に相当する。
【００５８】
（適用例４）
図１４は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。この表示部６４０が上記表示装置に相当する。
【００５９】
（適用例５）
図１５は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置に相当する。
【００６０】
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、ゲート絶縁膜１３を単層膜として説明したが、シリコン酸化膜とシリコン窒化膜との２層膜や低密度の酸化アルミニウムをシリコン酸化膜またはシリコン窒化膜で挟持した３層膜、あるいは４層以上を積層した構造であってもよい。
【００６１】
なお、本技術は以下のような構成もとることができる。
（１）基板上に設けられたゲート電極と、前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、前記チャネル領域を覆うチャネル保護膜と、前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された１または２以上の凹部とを備えた薄膜トランジスタ。
（２）前記凹部は、前記チャネル保護膜および前記酸化物半導体層を貫通している、前記（１）に記載の薄膜トランジスタ。
（３）前記酸化物半導体層に設けられた凹部は、前記チャネル保護膜に設けられた貫通孔と同径、または、前記チャネル保護膜に設けられた貫通孔よりも大きい、前記（２）に記載の薄膜トランジスタ。
（４）前記保護膜は無機酸化物を含む、前記（１）乃至（３）のいずれか１つに記載の薄膜トランジスタ。
（５）前記保護膜は少なくとも酸化ケイ素または酸化アルミニウムを含む、前記（１）乃至（４）のいずれか１つに記載の薄膜トランジスタ。
（６）前記酸化物半導体層は前記ソース電極または前記ドレイン電極の端からはみ出した領域を有する、前記（１）乃至（５）のいずれか１つに記載の薄膜トランジスタ。
（７）前記ソース電極および前記ドレイン電極は、アルミニウム，銅，銀あるいはモリブデンを主成分とする金属層を含み、前記金属層の単層膜、または、前記金属層と、チタン，バナジウム，ニオブ，タンタル，クロム，タングステン，ニッケル，亜鉛あるいはインジウムを主成分とする金属層あるいは金属化合物層との積層膜により構成されている、前記（１）乃至（６）のいずれか１つに記載の薄膜トランジスタ。
（８）表示素子と、前記表示素子を駆動するための薄膜トランジスタを備え、前記薄膜トランジスタは、基板上に設けられたゲート電極と、前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、前記チャネル領域を覆うチャネル保護膜と、前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された１または２以上の凹部とを有する表示装置。
（９）表示素子と、この表示素子を駆動するための薄膜トランジスタとを有する表示装置を備え、前記薄膜トランジスタは、基板上に設けられたゲート電極と、前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、前記チャネル領域を覆うチャネル保護膜と、前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された１または２以上の凹部とを有する電子機器。
【符号の説明】
【００６２】
１，２…薄膜トランジスタ、１１…基板、１２…ゲート電極、１３，２３…ゲート絶縁膜、１４，２４…酸化物半導体層、１５，２５…チャネル保護膜、１６Ａ，２６Ａ…ソース電極、１６Ｂ，２６Ｂ…ドレイン電極、１７，２７…保護膜、１８，２８…凹部。
【図１】
2013080769.tif 000003
【図２】
2013080769.tif 000004
【図３Ａ】
2013080769.tif 000005
【図３Ｂ】
2013080769.tif 000006
【図３Ｃ】
2013080769.tif 000007
【図３Ｄ】
2013080769.tif 000008
【図３Ｅ】
2013080769.tif 000009
【図３Ｆ】
2013080769.tif 000010
【図４】
2013080769.tif 000011
【図５】
2013080769.tif 000012
【図６】
2013080769.tif 000013
【図７】
2013080769.tif 000014
【図８】
2013080769.tif 000015
【図９】
2013080769.tif 000016
【図１０】
2013080769.tif 000017
【図１１】
2013080769.tif 000018
【図１２】
2013080769.tif 000019
【図１３】
2013080769.tif 000020
【図１４】
2013080769.tif 000021
【図１５】
2013080769.tif 000022