(57)【要約】【課題】簡易な構成で、外光輝度に応じた補正を映像信号に対して行うことの可能な表示パネルならびにそれを備えた表示装置および電子機器を提供する。【解決手段】表示パネルは、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに備えている。各画素回路は、保持容量と、映像信号に対応する電圧を保持容量に書き込む第１トランジスタと、保持容量の電圧に基づいて自発光素子を駆動する第２トランジスタとを有している。各画素のうち全部または一部の画素に含まれる画素回路において、第１トランジスタは、外光の輝度の大きさに応じた電圧を保持容量の電圧にフィードバックするようになっている。【選択図】図１
2013057726.tif 000002
【特許請求の範囲】
【請求項１】
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに備え、
各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第２トランジスタとを有し、
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、外光の輝度の大きさに応じた電圧を前記第２トランジスタのゲート電圧にフィードバックするようになっている
表示パネル。
【請求項２】
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、外光の入射する位置に配置されている
請求項１に記載の表示パネル。
【請求項３】
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、当該第１トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記第２トランジスタのゲート電圧を変化させるようになっている
請求項２に記載の表示パネル。
【請求項４】
前記表示パネルは、前記画素回路と、列方向に延在する複数の帯状配線とが形成された基板を有し、
各画素回路は、行方向および列方向に２次元配置されており、
各自発光素子は、第１電極、有機層および第２電極を前記基板側から順に有し、
列方向に並んで配置された各第２電極は、共通の帯状配線と電気的に接続されているか、または、共通の帯状配線と一体に形成されている
請求項１に記載の表示パネル。
【請求項５】
前記表示パネルは、前記画素回路と、シート状配線とが形成された基板を有し、
各自発光素子は、第１電極、有機層および第２電極を前記基板側から順に有し、
各第２電極は、前記シート状配線と電気的に接続されているか、または、前記シート状配線と一体に形成されている
請求項１に記載の表示パネル。
【請求項６】
前記表示パネルは、前記画素回路が形成された基板を有し、
各自発光素子は、透明電極、有機層および反射電極を前記基板側から順に有し、
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、前記透明電極と対向する領域、または前記透明電極の外縁と対向する領域に配置されている
請求項１に記載の表示パネル。
【請求項７】
前記表示パネルは、前記画素回路が形成された基板を有し、
各自発光素子は、反射電極、有機層および透明電極を前記基板側から順に有し、
前記反射電極は、開口を有し、
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、前記開口と対向する領域に配置されている
請求項１に記載の表示パネル。
【請求項８】
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する駆動回路と
を備え、
各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第２トランジスタとを有し、
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、外光の輝度の大きさに応じた電圧を前記第２トランジスタのゲート電圧にフィードバックするようになっている
表示装置。
【請求項９】
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、外光の入射する位置に配置されている
請求項８に記載の表示装置。
【請求項１０】
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、当該第１トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記第２トランジスタのゲート電圧を変化させるようになっている
請求項９に記載の表示装置。
【請求項１１】
前記表示パネルは、前記画素回路と、列方向に延在する複数の帯状配線とが形成された基板を有し、
各画素回路は、行方向および列方向に２次元配置されており、
各自発光素子は、第１電極、有機層および第２電極を前記基板側から順に有し、
列方向に並んで配置された各第２電極は、共通の帯状配線と電気的に接続されているか、または、共通の帯状配線と一体に形成されている
請求項８に記載の表示装置。
【請求項１２】
前記駆動回路は、前記帯状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正を、映像信号に対して行うようになっている
請求項１１に記載の表示装置。
【請求項１３】
前記駆動回路は、前記帯状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じて発光輝度およびγ特性のうち少なくとも一方を補正するようになっている
請求項１１に記載の表示装置。
【請求項１４】
前記表示パネルは、前記画素回路と、シート状配線とが形成された基板を有し、
各自発光素子は、第１電極、有機層および第２電極を前記基板側から順に有し、
各第２電極は、前記シート状配線と電気的に接続されているか、または、前記シート状配線と一体に形成されている
請求項８に記載の表示装置。
【請求項１５】
前記駆動回路は、前記シート状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正を、映像信号に対して行うようになっている
請求項１４に記載の表示装置。
【請求項１６】
前記駆動回路は、前記シート状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じて発光輝度およびγ特性のうち少なくとも一方を補正するようになっている
請求項１４に記載の表示装置。
【請求項１７】
表示装置を備え、
前記表示装置は、
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する駆動回路と
を有し、
各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第２トランジスタとを有し、
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、外光の輝度の大きさに応じた電圧を前記第２トランジスタのゲート電圧にフィードバックするようになっている
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、有機ＥＬ(electro luminescence)素子などの自発光素子を備えた表示パネルならびにそれを備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている（例えば、特許文献１参照）。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００３】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
【０００４】
ところで、一般的に、有機ＥＬ表示装置では、強い外光下での視認性があまりよくない。強い外光下で視認性をよくするためには、有機ＥＬ素子の発光輝度を大きくすることが必要となる。また、屋内においては、視聴環境の明るさに応じて発光輝度やγ特性を変化させることにより、低消費電力化や、高画質化、視認性の向上が可能となる。
【０００５】
しかし、従来の有機ＥＬ表示装置には、外光を検出してフィードバックする機能がない。そのため、例えば、パネルに外光輝度センサを設け、その輝度に応じて映像信号を変化させ、輝度を変化させることが考えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、そのようにした場合には、パネルの構成が複雑になってしまうという問題があった。
【０００８】
本技術はかかる問題点に鑑みてなされたものであり、その目的は、簡易な構成で、外光輝度に応じた補正を映像信号に対して行うことの可能な表示パネルならびにそれを備えた表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本技術による表示パネルは、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに備えている。各画素回路は、保持容量と、映像信号に対応する電圧を保持容量に書き込む第１トランジスタと、保持容量の電圧に基づいて自発光素子を駆動する第２トランジスタとを有している。各画素のうち全部または一部の画素に含まれる画素回路において、第１トランジスタは、外光の輝度の大きさに応じた電圧を第２トランジスタのゲート電圧にフィードバックするようになっている。
【００１０】
本技術による表示装置は、上記の表示パネルと、画素回路を駆動する駆動回路とを備えている。本技術による電子機器は、上記の表示装置を備えている。
【００１１】
本技術による表示パネル、表示装置および電子機器では、第１トランジスタが、外光の輝度の大きさに応じた電圧が第２トランジスタのゲート電圧にフィードバックするようになっている。そのため、表示パネルに特殊な回路を設けることなく、外光輝度に応じて自発光素子の発光輝度を変えることができる。
【発明の効果】
【００１２】
本技術による表示パネル、表示装置および電子機器によれば、表示パネルに特殊な回路を設けることなく、外光輝度に応じて自発光素子の発光輝度を変えることができるようにしたので、簡易な構成で、外光輝度に応じた補正を映像信号に対して行うことができる。
【図面の簡単な説明】
【００１３】
【図１】本技術による一実施の形態に係る表示装置の概略図である。
【図２】図１のサブピクセルの回路図である。
【図３】図１のサブピクセルのレイアウト図である。
【図４】図３のサブピクセルの断面図である。
【図５】図１の補正信号生成回路の機能ブロック図である。
【図６】図１の表示パネルの動作の一例を表す波形図である。
【図７】外光の強さの違いによるリーク電流量について説明するための波形図である。
【図８】外光の強さに応じてゲート−ソース間電圧が変化する様子を表す波形図である。
【図９】表示パネルに部分的に外光が照射されているときの様子を表す模式図である。
【図１０】表示パネルに部分的に外光が照射されているときのカソード電流ついて説明するための模式図である。
【図１１】カソード線の一変形例を表す模式図である。
【図１２】図１のサブピクセルの一変形例のレイアウト図である。
【図１３】図１２のサブピクセルの断面図である。
【図１４】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１５】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１６】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１７】適用例３の外観を表す斜視図である。
【図１８】適用例４の外観を表す斜視図である。
【図１９】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１４】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
書込トランジスタに外光が照射されるようになっている例
表示パネルがボトムエミッション構造となっている例
２．変形例
表示パネルがトップエミッション構造となっている例
３．モジュールおよび適用例
【００１５】
＜１．実施の形態＞
[構成]
図１は、本技術による一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。
【００１６】
（表示パネル１０）
表示パネル１０は、複数の表示画素１４が行方向および列方向に２次元配置された表示領域１０Ａを有している。表示パネル１０は、外部から入力された映像信号２０Ａに基づく画像を、各表示画素１４をアクティブマトリクス駆動することにより表示するものである。各表示画素１４は、例えば、赤色用のサブピクセル１３Ｒと、緑色用のサブピクセル１３Ｇと、青色用のサブピクセル１３Ｂとを含んでいる。なお、以下では、サブピクセル１３Ｒ，１３Ｇ，１３Ｂの総称としてサブピクセル１３を用いるものとする。
【００１７】
図２は、サブピクセル１３の回路構成の一例を表したものである。サブピクセル１３は、図２に示したように、有機ＥＬ素子１１と、有機ＥＬ素子１１を駆動する画素回路１２とを有している。有機ＥＬ素子１１は、「自発光素子」の一具体例に相当する。なお、サブピクセル１３Ｒには、有機ＥＬ素子１１として、赤色光を発する有機ＥＬ素子１１Ｒが設けられている。同様に、サブピクセル１３Ｇには、有機ＥＬ素子１１として、緑色光を発する有機ＥＬ素子１１Ｇが設けられている。サブピクセル１３Ｂには、有機ＥＬ素子１１として、青色光を発する有機ＥＬ素子１１Ｂが設けられている。
【００１８】
画素回路１２は、例えば、書込トランジスタＴｗｓと、駆動トランジスタＴｄｒと、保持容量Ｃｓとを含んで構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。なお、画素回路１２は、２Ｔｒ１Ｃの回路構成に限られるものではなく、上記以外のトランジスタや、容量を有していてもよい。
【００１９】
書込トランジスタＴｗｓは、映像信号２０Ａに対応する電圧を保持容量Ｃｓに書き込むトランジスタである。書込トランジスタＴｗｓは、さらに、後に詳述するように、外光輝度の大きさに応じた電圧を駆動トランジスタＴｄｒのゲート電圧にフィードバックするものでもある。駆動トランジスタＴｄｒは、書込トランジスタＴｗｓによって書き込まれた保持容量Ｃｓの電圧に基づいて有機ＥＬ素子１１を駆動するトランジスタである。トランジスタＴｗｓ，Ｔｄｒは、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により構成されている。トランジスタＴｗｓ，Ｔｄｒは、ｐチャネルＭＯＳ型のＴＦＴにより構成されていてもよい。なお、書込トランジスタＴｗｓが「第１トランジスタ」の一具体例に相当し、駆動トランジスタＴｄｒが「第２トランジスタ」の一具体例に相当する。
【００２０】
次に、図２、図３を参照して、各構成要素の接続関係および配置について説明する。なお、図３は、サブピクセル１３のレイアウトの一例を表したものである。
【００２１】
ゲート線ＷＳＬは、行方向に延在して形成されており、コンタクト３７Ａを介して、書込トランジスタＴｗｓのゲート３１Ａに接続されている。ドレイン線ＤＳＬも行方向に延在して形成されており、コンタクト３７Ｂを介して、駆動トランジスタＴｄｒのドレイン３２Ｃに接続されている。データ線ＤＴＬは列方向に延在して形成されており、コンタクト３７Ｃを介して、書込トランジスタＴｗｓのドレイン３１Ｃに接続されている。
【００２２】
書込トランジスタＴｗｓのソース３１Ｂは駆動トランジスタＴｄｒのゲート３２Ａと、保持容量Ｃｓの一端（端子３３Ａ）に接続されている。駆動トランジスタＴｄｒのソース３２Ｂと保持容量Ｃｓの他端（端子３３Ｂ）とが、コンタクト３７Ｄを介して、有機ＥＬ素子１１のアノード電極３５Ａに接続されている。有機ＥＬ素子１１の有機層３５Ｃはアノード電極３５Ａ上に配置されている。有機ＥＬ素子１１のカソード電極３５Ｂは、有機層３５Ｃ上に配置されており、かつ、カソード線ＣＴＬに接続されている。
【００２３】
次に、表示パネル１０における書込トランジスタＴｗｓおよびその近傍の断面構成について説明する。図４は、書込トランジスタＴｗｓおよびその近傍の断面構成の一例を表したものである。表示パネル１０は、例えば、図４に示したように、書込トランジスタＴｗｓおよびその近傍において、基板４１上に、絶縁層４２、絶縁層４３、絶縁層４４および基板４５を基板４１側からこの順に有している。絶縁層４３は開口４３Ａを有しており、開口４３Ａに有機ＥＬ素子１１が設けられている。有機ＥＬ素子１１は、例えば、図４に示したように、アノード電極３５Ａ、有機層３５Ｃおよびカソード電極３５Ｂを開口４３Ａの底面側から順に積層して構成されている。アノード電極３５Ａは、「第１電極」の一具体例に相当し、カソード電極３５Ｂは、「第２電極」の一具体例に相当する。
【００２４】
基板４１，４５は、例えば、ガラス基板，シリコン（Ｓｉ）基板あるいは樹脂基板などからなる。アノード電極３５Ａは、絶縁層４２の平坦面にならった平坦な膜となっている。アノード電極３５Ａは、可視光に対して透明な導電性材料、例えばＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）によって構成されている。有機層３５Ｃは、例えば、アノード電極３５Ａ側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを有している。カソード電極３５Ｂは、少なくとも有機層３５Ｃの上面に接して形成されている。カソード電極３５Ｂは、例えば、後述のカソード線ＣＴＬと共に、絶縁層４３を含む表面全体に形成された共通電極として機能する。カソード電極３５Ｂおよびカソード線ＣＴＬは、金属材料で構成されており、反射ミラーとして機能する。これにより、有機ＥＬ素子１１の有機層３５Ｃから発せられた光は、アノード電極３５Ａ、絶縁層４２および基板４１を介して外部に出力されるようになっている。従って、表示パネル１０は、ボトムエミッション構造となっている。
【００２５】
ところで、本実施の形態では、例えば、図４に示したように、書込トランジスタＴｗｓが映像表示面Ｓに近接して配置されており、しかも、外光が書込トランジスタＴｗに直接入射するのを遮る構造が設けられていない。つまり、書込トランジスタＴｗは、外光が直接入射する位置に配置されている。書込トランジスタＴｗｓは、例えば、アノード電極３５Ａと対向する領域、またはアノード電極３５Ａの外縁と対向する領域に配置されている。一方、図示しないが、駆動トランジスタＴｄｒに外光が入射するのを遮る構造が設けられている。つまり、駆動トランジスタＴｄｒは、外光が直接入射しない位置に配置されている。
【００２６】
（駆動回路２０）
駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４、ドレイン線駆動回路２５および補正信号生成回路２６を有している。表示パネル１０は、データ線駆動回路２３の出力に接続されたデータ線ＤＴＬと、ゲート線駆動回路２４の出力に接続されたゲート線ＷＳＬと、ドレイン線駆動回路２５の出力に接続されたドレイン線ＤＳＬとを有している。表示パネル１０は、さらに、補正信号生成回路２６の入力に接続されたカソード線ＣＴＬを有している。カソード線ＣＴＬは、有機ＥＬ素子１１のカソード電極３５Ｂにも接続されている。
【００２７】
カソード線ＣＴＬは、列方向に延在する複数の帯状配線（後述の図９参照）で構成されている。各帯状配線は、例えば、画素列ごとに１本ずつ設けられており、画素列の含まれる各カソード電極３５Ｂと電気的に接続されているか、または、画素列の含まれる各カソード電極３５Ｂと一体に形成されている。なお、各帯状配線は、複数の画素列ごとに１本ずつ設けられていてもよい。この場合には、各帯状配線は、複数の画素列の含まれる各カソード電極３５Ｂと電気的に接続されているか、または、複数の画素列の含まれる各カソード電極３５Ｂと一体に形成されている。
【００２８】
タイミング生成回路２１は、例えば、データ線駆動回路２３、ゲート線駆動回路２４、ドレイン線駆動回路２５および補正信号生成回路２６が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２１Ａを出力するようになっている。
【００２９】
映像信号処理回路２２は、例えば、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号をアナログに変換して信号電圧２２Ａをデータ線駆動回路２３に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。映像信号処理回路２２は、さらに、例えば、補正信号生成回路２６からの補正指示がある場合には、補正信号生成回路２６から入力される補正信号２６Ａを用いて映像信号２０Ａを補正するようになっている。映像信号処理回路２２は、例えば、補正信号生成回路２６から入力され、図示しない記憶回路に格納しておいた補正信号２６Ａを記憶回路から読み出し、読み出した補正信号２６Ａを映像信号２０Ａに掛け合わせたり、足し合わせたりすることにより、映像信号２０Ａを補正するようになっている。映像信号処理回路２２は、補正信号２６Ａを用いて発光輝度およびγ特性のうち少なくとも発光輝度を変化させるように、映像信号２０Ａに対して補正を行うようになっている。
【００３０】
データ線駆動回路２３は、制御信号２１Ａの入力に応じて（同期して）、映像信号処理回路２２から入力されたアナログの信号電圧２２Ａを、各データ線ＤＴＬを介して、選択対象の表示画素１４（またはサブピクセル１３）に書き込むものである。データ線駆動回路２３は、例えば、信号電圧２２Ａと、映像信号とは無関係の一定電圧とを出力することが可能となっている。
【００３１】
ゲート線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数のゲート線ＷＳＬに選択パルスを順次印加して、複数の表示画素１４（またはサブピクセル１３）をゲート線ＷＳＬ単位で順次選択するものである。ゲート線駆動回路２４は、例えば、書込トランジスタＴｗｓをオンさせるときに印加する電圧と、書込トランジスタＴｗｓをオフさせるときに印加する電圧とを出力することが可能となっている。
【００３２】
ドレイン線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、所定の電圧を、各ドレイン線ＤＳＬを介して、各画素回路１２の駆動トランジスタＴｄｒのドレインに出力するようになっている。ドレイン線駆動回路２５は、例えば、有機ＥＬ素子１１を発光させるときに印加する電圧と、有機ＥＬ素子１１を消光させるときに印加する電圧とを出力することが可能となっている。
【００３３】
補正信号生成回路２６は、カソード線ＣＴＬに流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正信号２６Ａを生成するものである。図５は、補正信号生成回路２６の機能ブロックの一例を表したものである。補正信号生成回路２６は、例えば、発光電流検出部２６−１、電流計算部２６−２、照度計算部２６−３および補正信号生成部２６−４で構成されている。
【００３４】
発光電流検出部２６−１は、カソード線ＣＴＬに流れる電流を検出するものである。発光電流検出部２６−１は、例えば、カソード線ＣＴＬごとに電流を検出するようになっており、カソード線ＣＴＬごとに１つずつ設けられた複数の電流計測回路を含んで構成されている。発光電流検出部２６−１は、例えば、検出した電流（検出電流）の値を電流計算部２６−２に出力するようになっている。このとき、発光電流検出部２６−１は、例えば、検出電流の値をカソード線ＣＴＬごとに出力するようになっている。なお、発光電流検出部２６−１は、例えば、カソード線ＣＴＬに流れる電流に対応する特性信号（例えば電圧）を電流計算部２６−２に出力するようになっていてもよい。このとき、発光電流検出部２６−１は、例えば、特性信号（例えば電圧）をカソード線ＣＴＬごとに出力するようになっていてもよい。
【００３５】
電流計算部２６−２は、映像信号２０Ａから、カソード線ＣＴＬに流れる電流を予測するものである。電流計算部２６−２は、例えば、映像信号２０Ａから、カソード線ＣＴＬごとに電流を予測するようになっている。発光電流検出部２６−１が検出電流の値を出力するようになっている場合には、電流計算部２６−２は、映像信号２０Ａから導出した予測電流の値を出力するようになっている。このとき、電流計算部２６−２は、例えば、映像信号２０Ａから導出した予測電流の値を画素行ごとに出力するようになっている。なお、発光電流検出部２６−１が、上述の特性信号を出力するようになっている場合には、電流計算部２６−２は、映像信号２０Ａから導出した予測電流に対応する予測信号（例えば電圧）を出力するようになっていてもよい。このとき、電流計算部２６−２は、例えば、予測信号（例えば電圧）を画素行ごとに出力するようになっていてもよい。
【００３６】
照度計算部２６−３は、発光電流検出部２６−１からの入力信号と、電流計算部２６−２からの入力信号とを用いて、表示領域１０Ａに入射する外光の照度を計算するものである。照度計算部２６−３は、例えば、発光電流検出部２６−１から入力された検出電流の値と、電流計算部２６−２から入力された予測電流の値とを比較し、その比較結果から、表示領域１０Ａに入射する外光の照度を計算するようになっている。なお、照度計算部２６−３は、例えば、発光電流検出部２６−１から入力された特性信号と、電流計算部２６−２から入力された予測信号とを比較し、その比較結果から、表示領域１０Ａに入射する外光の照度を計算するようになっていてもよい。照度計算部２６−３は、例えば、上記の比較結果から、表示領域１０Ａに入射する外光の照度を表示画素１４（またはサブピクセル１３）ごとに計算するようになっている。
【００３７】
補正信号生成部２６−４は、照度計算部２６−３で計算された外光の照度に応じて補正信号２６Ａを生成し、出力するものである。補正信号２６Ａは、映像信号２０Ａから得られた信号電圧２２Ａが表示画素１４（またはサブピクセル１３）に入力されたときに表示輝度が本来の輝度となるように、映像信号２０Ａに対して補正するためのものである。補正信号生成部２６−４は、例えば、補正信号２６Ａを表示画素１４（またはサブピクセル１３）ごとに生成するようになっている。補正信号生成部２６−４は、例えば、外光の照度と、補正信号２６Ａとを対応づけたテーブルを格納した記憶回路を有していることが好ましい。補正信号生成部２６−４がそのようなテーブルを格納した記憶回路を有している場合には、その記憶回路から読み出したテーブルから、照度計算部２６−３で計算された外光の照度に対応する補正信号２６Ａを抽出し、出力することが可能である。
【００３８】
なお、補正信号生成回路２６において照度計算部２６−３が省略されていてもよい。ただし、その場合には、補正信号生成部２６−４は、発光電流検出部２６−１からの入力信号と、電流計算部２６−２からの入力信号とを用いて、補正信号２６Ａを直接生成し、出力するようになっていることが必要である。この場合、補正信号生成部２６−４は、例えば、発光電流検出部２６−１からの入力信号と電流計算部２６−２からの入力信号との差分または比と、補正信号２６Ａとを対応づけたテーブルを格納した記憶回路を有していることが好ましい。補正信号生成部２６−４がそのようなテーブルを格納した記憶回路を有している場合には、その記憶回路から読み出したテーブルから、照度計算部２６−３で計算された外光の照度に対応する補正信号２６Ａを抽出し、出力することが可能である。
【００３９】
［動作］
次に、本実施の形態の表示装置１の動作の一例について説明する。
【００４０】
この表示装置１では、映像信号２０Ａに対応する信号電圧２２Ａがデータ線駆動回路２３によって各データ線ＤＴＬに印加されると共に、制御信号２１Ａに応じた選択パルスがゲート線駆動回路２４およびドレイン線駆動回路２５によって複数のゲート線ＷＳＬおよびドレイン線ＤＳＬに順次印加される。実際には、以下に説明する動作を経て映像が表示される。なお、以下では、書込トランジスタＴｗｓに外光が入射していないときの動作について説明する。
【００４１】
図６は、ある画素回路１２に印加される電圧波形の一例と、駆動トランジスタＴｄｒのゲート電圧Ｖｇおよびソース電圧Ｖｓの変化の一例とを表したものである。図６（Ａ）にはデータ線ＤＴＬに、映像信号２０Ａに対応する信号電圧Ｖｓｉｇと、映像信号２０Ａとは無関係の一定電圧であるオフセット電圧Ｖｏｆｓが印加されている様子が示されている。図６（Ｂ）にはゲート線ＷＳＬに、書込トランジスタＴｗｓをオンする電圧Ｖｏｎと、書込トランジスタＴｗｓをオフする電圧Ｖｏｆｆが印加されている様子が示されている。図６（Ｃ）にはドレイン線ＤＳＬに、電圧Ｖｃｃと、電圧Ｖｉｎｉ（＜電圧Ｖｃｃ）が印加されている様子が示されている。さらに、図６（Ｄ），（Ｅ）には、ドレイン線ＤＳＬ、データ線ＤＴＬおよびゲート線ＷＳＬへの電圧印加に応じて、駆動トランジスタＴｄｒのゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々変化している様子が示されている。
【００４２】
（Ｖｔｈ補正準備期間）
まず、Ｖｔｈ補正の準備を行う。なお、Ｖｔｈとは、駆動トランジスタＴｄｒの閾値電圧を指している。具体的には、ゲート線ＷＳＬの電圧ＶｗｓがＶｏｆｆとなっており、ドレイン線ＤＳＬの電圧ＶｄｓがＶｃｃとなっている時（つまり有機ＥＬ素子１１が発光している時）に、ドレイン線駆動回路２５がドレイン線ＤＳＬの電圧ＶｄｓをＶｃｃからＶｉｎｉに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｉｎｉとなり、有機ＥＬ素子１１が消光する。その後、データ線ＤＴＬの電圧ＶｄｔがＶｏｆｓとなっている時にゲート線駆動回路２４がゲート線ＷＳＬの電圧ＶｗｓをＶｏｆｆからＶｏｎに上げ、駆動トランジスタＴｄｒのゲート電圧ＶｇをＶｏｆｓとする。
【００４３】
（最初のＶｔｈ補正期間）
次に、Ｖｔｈの補正を行う。具体的には、書込トランジスタＴｗｓがオンしており、データ線ＤＴＬの電圧ＶｄｔがＶｏｆｓとなっている間に、ドレイン線駆動回路２５がドレイン線ＤＳＬの電圧ＶｄｓをＶｉｎｉからＶｃｃに上げる（Ｔ２）。すると、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その後、データ線駆動回路２３がデータ線ＤＴＬの電圧ＶｄｔをＶｏｆｓからＶｓｉｇに切り替える前に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧ＶｗｓをＶｏｎからＶｏｆｆに下げる（Ｔ３）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなり、Ｖｔｈの補正が休止する。
【００４４】
（最初のＶｔｈ補正休止期間）
Ｖｔｈ補正が休止している期間中は、例えば、先のＶｔｈ補正を行った行（画素）とは異なる他の行（画素）において、データ線ＤＴＬの電圧Ｖｄｔのサンプリングが行われる。なお、このとき、先のＶｔｈ補正を行った行（画素）において、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行（画素）において、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも上昇する。
【００４５】
（２回目のＶｔｈ補正期間）
次に、Ｖｔｈ補正を再び行う。具体的には、データ線ＤＴＬの電圧ＶｄｔがＶｏｆｓとなっており、Ｖｔｈ補正が可能となっている時に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧ＶｗｓをＶｏｆｆからＶｏｎに上げ、駆動トランジスタＴｄｒのゲート電圧ＶｇをＶｏｆｓにする（Ｔ４）。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（Ｖｔｈ補正がまだ完了していない場合）には、駆動トランジスタＴｄｒがカットオフするまで（ゲート−ソース間電圧ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れる。その後、データ線駆動回路２３がデータ線ＤＴＬの電圧ＶｄｔをＶｏｆｓからＶｓｉｇに切り替える前に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧ＶｗｓをＶｏｎからＶｏｆｆに下げる（Ｔ５）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなるので、ゲート−ソース間電圧Ｖｇｓをデータ線ＤＴＬの電圧の大きさに拘わらず一定に維持することができる。
【００４６】
なお、このＶｔｈ補正期間において、保持容量ＣｓがＶｔｈに充電され、ゲート−ソース間電圧ＶｇｓがＶｔｈとなった場合には、駆動回路２０は、Ｖｔｈ補正を終了する。しかし、ゲート−ソース間電圧ＶｇｓがＶｔｈにまで到達しない場合には、駆動回路２０は、ゲート−ソース間電圧ＶｇｓがＶｔｈに到達するまで、Ｖｔｈ補正と、Ｖｔｈ補正休止とを繰り返し実行する。
【００４７】
（書き込み・μ補正期間）
Ｖｔｈ補正休止期間が終了した後、書き込みとμ補正を行う。なお、μとは、駆動トランジスタＴｄｒの移動度を指している。具体的には、データ線ＤＴＬの電圧ＶｄｔがＶｓｉｇとなっている間に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ６）、駆動トランジスタＴｄｒのゲートをデータ線ＤＴＬに接続する。すると、駆動トランジスタＴｄｒのゲート電圧Ｖｇがデータ線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶだけ上昇し、やがてゲート−ソース間電圧ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタＴｄｒの移動度が大きい程、ΔＶも大きくなるので、ゲート−ソース間電圧Ｖｇｓを発光前にΔＶだけ小さくすることにより、サブピクセル１３ごとのμのばらつきを取り除くことができる。
【００４８】
（発光期間）
最後に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧ＶｗｓをＶｏｎからＶｏｆｆに下げる（Ｔ７）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなり、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１１に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１１が所望の輝度で発光を開始する。
【００４９】
このように、本実施の形態の表示装置１では、各サブピクセル１３において画素回路１２がオンオフ制御され、各サブピクセル１３の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル１０の表示領域１０Ａにおいて画像が表示される。
【００５０】
［作用・効果］
次に、本実施の形態の表示装置１の作用・効果について説明する。本実施の形態では、表示パネル１０がボトムエミッション構造となっており、かつ書込トランジスタＴｗｓが、映像表示面Ｓから入射した外光が直接入射する位置に配置されている。そのため、書込トランジスタＴｗｓの特性は外光によって変化する。
【００５１】
一般的に、トランジスタは、光を受光すると、図７のように特性が変化し、オフ領域のリーク電流が光の強度に応じて増加する特性をもつ。これを画素回路１２にあてはめて考えてみる。なお、以下では、書込トランジスタＴｗｓがｎチャネルＭＯＳ型のトランジスタで構成されている場合には、駆動回路２０（ゲート線駆動回路２４）が、書込トランジスタＴｗｓのゲートに、Ｖｏｆｆ（つまり、書込トランジスタＴｗｓのソース電圧およびドレイン電圧よりも低い電圧）を印加している状態で、有機ＥＬ素子１１が発光を開始したものとする。また、書込トランジスタＴｗｓがｐチャネルＭＯＳ型のトランジスタで構成されている場合には、駆動回路２０（ゲート線駆動回路２４）が、書込トランジスタＴｗｓのゲートに、Ｖｏｆｆ（つまり、書込トランジスタＴｗｓソース電圧およびドレイン電圧よりも高い電圧）を印加している状態で、有機ＥＬ素子１１が発光を開始したものとする。
【００５２】
書込トランジスタＴｗｓに外光が入射すると、図２に示したように、保持容量Ｃｓから電荷がリークし、書込トランジスタＴｗｓにリーク電流ＩLが流れる。そのため、例えば、図６（Ｄ），（Ｅ）に示したように、駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓが低下して、電流が低下する。なお、図６（Ｄ），（Ｅ）では、通常のゲート−ソース間電圧がＶｇｓ０となっているときに、本実施の形態では、ゲート−ソース間電圧がＶｇｓ０よりも小さなＶｇｓ１となっていることが示されている。
【００５３】
保持容量Ｃｓからのリーク電流は外光の強度に依存する。そのため、入射する外光輝度の高い表示画素１４（またはサブピクセル１３）ではリーク電流が大きくなり、入射する外光輝度の低い表示画素１４（またはサブピクセル１３）ではリーク電流が小さくなる。つまり、本実施の形態では、書き込みトランジスタＴｗｓが、有機ＥＬ素子１１の直下に配置されていることにより、入射する外光輝度の大きさに応じた電圧を駆動トランジスタＴｄｒのゲート電圧にフィードバックするようになっている。これにより、例えば、図８（Ｂ），（Ｃ）に示したように、入射する外光輝度の高い表示画素１４（またはサブピクセル１３）では、ゲート−ソース間電圧Ｖｇｓ１が大幅に狭まり、カソード線ＣＴＬに流れる電流が大幅に小さくなる。一方、例えば、図８（Ｄ），（Ｅ）に示したように、輝度の低い表示画素１４（またはサブピクセル１３）では、ゲート−ソース間電圧Ｖｇｓ２がわずかに狭まり、その結果、カソード線ＣＴＬに流れる電流はわずかに小さくなる。
【００５４】
以上をまとめると、補正信号２６Ａによる補正がなされていない場合には、入射する外光輝度の高い表示画素１４（またはサブピクセル１３）では、カソード線ＣＴＬに流れる電流が大幅に小さくなり、入射する外光輝度の低い表示画素１４（またはサブピクセル１３）では、カソード線ＣＴＬに流れる電流がわずかに小さくなる。
【００５５】
補正信号生成回路２６は、カソード線ＣＴＬに流れる電流が予測電流よりも大幅に小さい場合には、映像信号２０Ａに対して相対的に大きな補正を行う補正信号２６Ａを生成する。さらに、補正信号生成回路２６は、カソード線ＣＴＬに流れる電流が予測電流よりもわずかに小さい場合には、映像信号２０Ａに対して相対的に小さな補正を行う補正信号２６Ａを生成する。これにより、映像信号処理回路２２は、入射する外光輝度の高い表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対して、補正信号２６Ａを用いて表示輝度を大幅に高くする補正を行う。さらに、映像信号処理回路２２は、入射する外光輝度の低い表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対して、補正信号２６Ａを用いて表示輝度を若干高くする補正を行う。その結果、入射する外光輝度の高い表示画素１４（またはサブピクセル１３）は、映像信号２０Ａに対応する輝度よりも大幅に高い輝度で発光するので、画質や視認性が向上する。また、入射する外光輝度の低い表示画素１４（またはサブピクセル１３）は、映像信号２０Ａに対応する輝度よりも若干大きな輝度で発光する。その結果、入射する外光輝度の低い表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対してまで表示輝度を大幅に高くする補正を行った場合と比べて、消費電力が低くなる。
【００５６】
図９は、表示パネル１０の映像表示面Ｓに対して外光が部分的に入射している様子を模式的に表したものである。図９において、明領域αとは、外光が入射している領域を指しいており、暗領域βとは、外光がわずかに（弱く）入射している領域を指している。なお、図９では、ｎ本のゲート線ＷＳＬ（ＷＳＬ（１），ＷＳＬ（２），…，ＷＳＬ（ｉ），ＷＳＬ（ｎ−１），ＷＳＬ（ｎ））が設けられており、かつｍ本のカソード線ＣＴＬ（ＣＴＬ（１），ＣＴＬ（２），…，ＣＴＬ（ｊ），ＣＴＬ（ｍ−１），ＣＴＬ（ｍ））が設けられている場合が例示されている。
【００５７】
図１０は、外光が映像表示面Ｓに対して図９に示したように部分的に入射している間に、ゲート線駆動回路２４がｎ本のゲート線ＷＳＬを１本ずつまたは複数本ずつ選択（スキャン）しているときに、補正信号生成回路２６で検出される電流値をグラフで表したものである。図１０（Ａ）は、ゲート線駆動回路２４が１ライン目のゲート線ＷＳＬ（１）を選択しているときに補正信号生成回路２６が各カソード線ＣＴＬの電流をセンシングすることにより得られた電流を表したものである。図１０（Ｂ）は、ゲート線駆動回路２４がｉライン目のゲート線ＷＳＬ（ｉ）を選択しているときに補正信号生成回路２６が各カソード線ＣＴＬの電流をセンシングすることにより得られた電流を表したものである。なお、図１０（Ａ），（Ｂ）において、Ｉ0は、外光が入射していない表示画素１４（またはサブピクセル１３）がゲート線駆動回路２４によって選択されているときに得られる電流値である。また、図１０（Ａ），（Ｂ）において、Ｉ1は、外光が入射している表示画素１４（またはサブピクセル１３）がゲート線駆動回路２４によって選択されているときに得られる電流値である。
【００５８】
外光が映像表示面Ｓに対して図９に示したように部分的に入射している場合には、ゲート線駆動回路２４がｎ本のゲート線ＷＳＬを１本ずつまたは複数本ずつ選択（スキャン）することにより、補正信号生成回路２６は、得られた電流値の大きさによって、映像表示面Ｓのどこに外光が強く入射し、映像表示面Ｓのどこに外光が弱く入射しているかを、表示画素１４（またはサブピクセル１３）レベルで検出することができる。そのため、補正信号生成回路２６は、明領域α内の表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対して相対的により大きな補正を行う補正信号２６Ａを生成する。さらに、補正信号生成回路２６は、暗領域β内の表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対して相対的により小さな補正を行う補正信号２６Ａを生成する。これにより、映像信号処理回路２２は、明領域α内の表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対して、補正信号２６Ａを用いて表示輝度を大幅に高くする補正を行う。さらに、映像信号処理回路２２は、暗領域β内の表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対して、補正信号２６Ａを用いて表示輝度を若干高くする補正を行う。その結果、明領域α内の表示画素１４（またはサブピクセル１３）は、映像信号２０Ａに対応する輝度よりも大幅に高い輝度で発光するので、明領域αにおける画質や視認性が向上する。また、暗領域β内の表示画素１４（またはサブピクセル１３）は、映像信号２０Ａに対応する輝度よりも若干大きな輝度で発光する。その結果、暗領域β内の表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対してまで表示輝度を大幅に高くする補正を行った場合と比べて、消費電力が低くなる。
【００５９】
以上のことから、本実施の形態では、外光が映像表示面Ｓに対して部分的に入射している場合に、外光が入射している部分の画質や視認性を向上させることができ、さらに、従来の場合と比べて低消費電力化を実現することができる。
【００６０】
また、本実施の形態では、表示パネル１０内に外光輝度センサを新たに設けなくても、映像信号２０Ａに対して、外光に応じた補正を行うことができる。従って、簡易な構成で、外光輝度に応じた補正を映像信号２０Ａに対して行うことができる。
【００６１】
＜２．変形例＞
[変形例１]
上記実施の形態では、カソード線ＣＴＬは、複数の帯状配線で構成されていたが、例えば、図１１に示したように、シート状配線となっていてもよい。この場合に、シート状配線は、各カソード電極３５Ｂと電気的に接続されているか、または、各カソード電極３５Ｂと一体に形成されている。本変形例において、補正信号生成回路２６は、シート状のカソード線ＣＴＬに流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正信号２６Ａを生成するようになっている。映像信号処理回路２２は、補正信号２６Ａを用いて発光輝度およびγ特性のうち少なくとも発光輝度を変化させるように、全ての表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対して補正を行うようになっている。つまり、本変形例では、表示画素１４（またはサブピクセル１３）ごとの補正ができないが、映像表示面Ｓ全体が明領域αとなったときに、映像表示面Ｓ全体の画質や視認性を向上させることができる。さらに、映像表示面Ｓ全体が暗領域βとなったときに、低消費電力化を実現することができる。
【００６２】
また、本変形例では、上記の実施の形態と同様、表示パネル１０内に外光輝度センサを新たに設けなくても、映像信号２０Ａに対して、外光に応じた補正を行うことができる。従って、簡易な構成で、外光輝度に応じた補正を映像信号２０Ａに対して行うことができる。
【００６３】
[変形例２]
また、上記実施の形態およびその変形例では、表示パネル１０がボトムエミッション構造となっていたが、トップエミッション構造となっていてもよい。
【００６４】
図１２は、本変形例におけるサブピクセル１３のレイアウトの一例を表したものである。図１３は、図１２のサブピクセル１３における書込トランジスタＴｗｓおよびその近傍の断面構成の一例を表したものである。
【００６５】
本変形例では、有機ＥＬ素子１１のアノード電極３５Ａおよび有機層３５Ｃがサブピクセル１３の上面に広く形成されている。アノード電極３５Ａは、書込トランジスタＴｗｓの直上に開口Ｈを有している（図１３参照）。アノード電極３５Ａは、金属材料で構成されており、反射ミラーとして機能する。有機層３５Ｃは、書込トランジスタＴｗｓの直上を含むサブピクセル１３の上面に広く形成されており、書込トランジスタＴｗｓの直上には、開口Ｈを介して有機層３５Ｃが見えている。つまり、書込トランジスタＴｗｓは、開口Ｈと対向する領域に配置されており、有機ＥＬ素子１１から発せられた光が入射する位置に配置されている。カソード電極３５Ｂは、可視光に対して透明な導電性材料、例えばＩＴＯによって構成されている。これにより、有機ＥＬ素子１１の有機層３５Ｃから発せられた光は、カソード電極３５Ｂ、絶縁層４４および基板４５を介して外部に出力されるようになっている。
【００６６】
本変形例では、表示パネル１０がトップエミッション構造となっており、かつ書込トランジスタＴｗｓが外光の直接入射する位置に配置されている。そのため、書込トランジスタＴｗｓの特性は外光によって変化するので、書込トランジスタＴｗｓに外光が入射すると、図２に示したように、保持容量Ｃｓから電荷がリークし、書込トランジスタＴｗｓにリーク電流ＩLが流れる。そのため、例えば、図６（Ｄ），（Ｅ）に示したように、駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓが低下して、電流が低下する。保持容量Ｃｓからのリーク電流は光の強度に依存する。そのため、図７に示したように、輝度の高い画素ではリーク電流は大きくなり、輝度の低い画素ではリーク電流が小さくなる。つまり、本変形例では、書込トランジスタＴｗｓが、開口Ｈを介して有機ＥＬ素子１１の直下に配置されることにより、外光の輝度の大きさに応じた電圧を駆動トランジスタＴｄｒのゲート電圧にフィードバックするようになっている。これにより、例えば、図８（Ｂ），（Ｃ）に示したように、入射する外光輝度の高い表示画素１４（またはサブピクセル１３）では、ゲート−ソース間電圧Ｖｇｓ１が大幅に狭まり、カソード線ＣＴＬに流れる電流が大幅に小さくなる。一方、例えば、図８（Ｄ），（Ｅ）に示したように、輝度の低い表示画素１４（またはサブピクセル１３）では、ゲート−ソース間電圧Ｖｇｓ２がわずかに狭まり、その結果、カソード線ＣＴＬに流れる電流はわずかに小さくなる。
【００６７】
補正信号生成回路２６は、カソード線ＣＴＬに流れる電流が予測電流よりも大幅に小さい場合には、映像信号２０Ａに対して相対的に大きな補正を行う補正信号２６Ａを生成する。さらに、補正信号生成回路２６は、カソード線ＣＴＬに流れる電流が予測電流よりもわずかに小さい場合には、映像信号２０Ａに対して相対的に小さな補正を行う補正信号２６Ａを生成する。これにより、映像信号処理回路２２は、入射する外光輝度の高い表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対して、補正信号２６Ａを用いて表示輝度を大幅に高くする補正を行う。さらに、映像信号処理回路２２は、入射する外光輝度の低い表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対して、補正信号２６Ａを用いて表示輝度を若干高くする補正を行う。その結果、入射する外光輝度の高い表示画素１４（またはサブピクセル１３）は、映像信号２０Ａに対応する輝度よりも大幅に高い輝度で発光するので、画質や視認性が向上する。また、入射する外光輝度の低い表示画素１４（またはサブピクセル１３）は、映像信号２０Ａに対応する輝度よりも若干大きな輝度で発光する。その結果、入射する外光輝度の低い表示画素１４（またはサブピクセル１３）に対応する映像信号２０Ａに対してまで表示輝度を大幅に高くする補正を行った場合と比べて、消費電力が低くなる。
【００６８】
また、本変形例では、上記実施の形態と同様、表示パネル１０内に外光輝度センサを新たに設けなくても、映像信号２０Ａに対して、外光に応じた補正を行うことができる。従って、簡易な構成で、外光輝度に応じた補正を映像信号２０Ａに対して行うことができる。
【００６９】
＜３．モジュールおよび適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１の適用例について説明する。表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００７０】
［モジュール］
表示装置１は、例えば、図１４に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３８の一辺に、表示パネル１０を封止する封止用基板３９から露出した領域２１０を設け、この露出した領域２１０に、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４、ドレイン線駆動回路２５および補正回路生成回路２６の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００７１】
［適用例１］
図１５は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、表示装置１により構成されている。
【００７２】
［適用例２］
図１６は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、表示装置１により構成されている。
【００７３】
［適用例３］
図１７は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、表示装置１により構成されている。
【００７４】
［適用例４］
図１８は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、表示装置１により構成されている。
【００７５】
［適用例５］
図１９は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、表示装置１により構成されている。
【００７６】
以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術はそれらに限定されるものではなく、種々変形が可能である。
【００７７】
例えば、実施の形態等では、全ての画素回路１２において、書込トランジスタＴｗｓは、外光の輝度の大きさに応じた電圧を駆動トランジスタＴｄｒのゲート電圧Ｖｇにフィードバックするようになっていた。しかし、一部の画素回路１２において、書込トランジスタＴｗｓは、外光の輝度の大きさに応じた電圧を駆動トランジスタＴｄｒのゲート電圧Ｖｇにフィードバックするようになっていてもよい。例えば、一部の画素回路１２において、書込トランジスタＴｗｓが、外光の入射する位置に配置されていてもよい。また、例えば、一部の画素回路１２において、書込トランジスタＴｗｓが、当該書込トランジスタＴｗｓに入射する外光の輝度の大きさに応じたリーク電流によって、駆動トランジスタＴｄｒのゲート電圧Ｖｇを変化させるようになっていてもよい。
【００７８】
また、実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１２の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路１２に追加することが可能である。その場合、画素回路１２の変更に応じて、上述したタイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００７９】
また、実施の形態等では、データ線駆動回路２３、ゲート線駆動回路２４、ドレイン線駆動回路２５および補正信号生成回路２６の駆動をタイミング生成回路２１および映像信号処理回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路２３、ゲート線駆動回路２４、ドレイン線駆動回路２５および補正信号生成回路２６の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００８０】
また、実施の形態等では、書込トランジスタＴｗｓのソースおよびドレインや、駆動トランジスタＴｄｒのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。
【００８１】
また、実施の形態等では、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒがｎチャネルＭＯＳ型のＴＦＴにより形成されているものとして説明されていたが、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒの少なくとも一方がｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。なお、駆動トランジスタＴｄｒがｐチャネルＭＯＳ型のＴＦＴにより形成されている場合には、上記実施の形態等において、有機ＥＬ素子１１のアノード３５Ａがカソードとなり、有機ＥＬ素子１１のカソード３５Ｂがアノードとなる。また、上記実施の形態等において、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、常に、アモルファスシリコン型のＴＦＴやマイクロシリコン型のＴＦＴである必要はなく、例えば、低温ポリシリコン型のＴＦＴであってもよい。
【００８２】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに備え、
各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第２トランジスタとを有し、
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、外光の輝度の大きさに応じた電圧を前記第２トランジスタのゲート電圧にフィードバックするようになっている
表示パネル。
（２）
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、外光の入射する位置に配置されている
（１）に記載の表示パネル。
（３）
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、当該第１トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記第２トランジスタのゲート電圧を変化させるようになっている
（２）に記載の表示パネル。
（４）
前記表示パネルは、前記画素回路と、列方向に延在する複数の帯状配線とが形成された基板を有し、
各画素回路は、行方向および列方向に２次元配置されており、
各自発光素子は、第１電極、有機層および第２電極を前記基板側から順に有し、
列方向に並んで配置された複数の第２電極は、共通の帯状配線と電気的に接続されているか、または、共通の帯状配線と一体に形成されている
（１）ないし（３）のいずれか１つに記載の表示パネル。
（５）
前記表示パネルは、前記画素回路と、シート状配線とが形成された基板を有し、
各自発光素子は、第１電極、有機層および第２電極を前記基板側から順に有し、
各第２電極は、前記シート状配線と電気的に接続されているか、または、前記シート状配線と一体に形成されている
（１）ないし（３）のいずれか１つに記載の表示パネル。
（６）
前記表示パネルは、前記画素回路が形成された基板を有し、
各自発光素子は、透明電極、有機層および反射電極を前記基板側から順に有し、
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、前記透明電極と対向する領域、または前記透明電極の外縁と対向する領域に配置されている
（１）ないし（５）のいずれか１つに記載の表示パネル。
（７）
前記表示パネルは、前記画素回路が形成された基板を有し、
各自発光素子は、反射電極、有機層および透明電極を前記基板側から順に有し、
前記反射電極は、開口を有し、
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、前記開口と対向する領域に配置されている
（１）ないし（５）のいずれか１つに記載の表示パネル。
（８）
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する駆動回路と
を備え、
各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第２トランジスタとを有し、
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、外光の輝度の大きさに応じた電圧を前記第２トランジスタのゲート電圧にフィードバックするようになっている
表示装置。
（９）
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、外光の入射する位置に配置されている
（８）に記載の表示装置。
（１０）
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、当該第１トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記第２トランジスタのゲート電圧を変化させるようになっている
（９）に記載の表示装置。
（１１）
前記表示パネルは、前記画素回路と、列方向に延在する複数の帯状配線とが形成された基板を有し、
各画素回路は、行方向および列方向に２次元配置されており、
各自発光素子は、第１電極、有機層および第２電極を前記基板側から順に有し、
列方向に並んで配置された複数の第２電極は、共通の帯状配線と電気的に接続されているか、または、共通の帯状配線と一体に形成されている
（８）ないし（１０）のいずれか１つに記載の表示装置。
（１２）
前記駆動回路は、前記帯状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正を、映像信号に対して行うようになっている
（１１）に記載の表示装置。
（１３）
前記駆動回路は、前記帯状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じて発光輝度およびγ特性のうち少なくとも一方を補正するようになっている
（１１）に記載の表示装置。
（１４）
前記表示パネルは、前記画素回路と、シート状配線とが形成された基板を有し、
各自発光素子は、第１電極、有機層および第２電極を前記基板側から順に有し、
各第２電極は、前記シート状配線と電気的に接続されているか、または、前記シート状配線と一体に形成されている
（８）ないし（１０）のいずれか１つに記載の表示装置。
（１５）
前記駆動回路は、前記シート状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正を、映像信号に対して行うようになっている
（１４）に記載の表示装置。
（１６）
前記駆動回路は、前記シート状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じて発光輝度およびγ特性のうち少なくとも一方を補正するようになっている
（１４）に記載の表示装置。
（１７）
表示装置を備え、
前記表示装置は、
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する駆動回路と
を有し、
各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第２トランジスタとを有し、
各画素のうち全部または一部の画素に含まれる画素回路において、前記第１トランジスタは、外光の輝度の大きさに応じた電圧を前記第２トランジスタのゲート電圧にフィードバックするようになっている
電子機器。
【符号の説明】
【００８３】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素回路、１３，１３Ｒ，１３Ｇ，１３Ｂ…サブピクセル、１４…表示画素、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２２Ａ…信号電圧、２３…データ線駆動回路、２４…ゲート線駆動回路、２５…ドレイン線駆動回路、２６…補正信号生成回路、２６Ａ…補正信号、２６−１…発光電流検出部、２６−２…電流計算部、２６−３…照度計算部、２６−４…補正信号生成部、３１Ａ，３２Ａ…ゲート、３１Ｂ，３２Ｂ…ソース、３１Ｃ，３２Ｃ…ドレイン、３３Ａ，３３Ｂ…端子、３５Ａ…アノード電極、３５Ｂ…カソード電極、３５Ｃ…有機層、３７Ａ，３７Ｂ，３７Ｃ，３７Ｄ…コンタクト、３８，４１，４５…基板、３９…封止用基板、４２，４３，４４…絶縁層、４３Ａ，Ｈ…開口、２１０…領域、２２０…ＦＰＣ、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃｓ…保持容量、ＣＴＬ…カソード線、ＤＳＬ…ドレイン線、ＤＴＬ…データ線、Ｓ…映像表示面、Ｔｄｒ…駆動トランジスタ、Ｔｗｓ…書込トランジスタ、ＷＳＬ…ゲート線、α…明領域、β…暗領域。
【図１】
2013057726.tif 000003
【図２】
2013057726.tif 000004
【図３】
2013057726.tif 000005
【図４】
2013057726.tif 000006
【図５】
2013057726.tif 000007
【図６】
2013057726.tif 000008
【図７】
2013057726.tif 000009
【図８】
2013057726.tif 000010
【図９】
2013057726.tif 000011
【図１０】
2013057726.tif 000012
【図１１】
2013057726.tif 000013
【図１２】
2013057726.tif 000014
【図１３】
2013057726.tif 000015
【図１４】
2013057726.tif 000016
【図１５】
2013057726.tif 000017
【図１６】
2013057726.tif 000018
【図１７】
2013057726.tif 000019
【図１８】
2013057726.tif 000020
【図１９】
2013057726.tif 000021