(57)【要約】【課題】電圧制御発振器の発振周波数の上限を制御することができる位相同期回路を提供する【解決手段】ＶＣＯ１５０は、制御電圧ＶＣＴＲＬ１を受け、閾値変動に伴って変動するモニタ電圧ＶＭＯＮＩ１を発生するモニタ電圧発生回路１５２と、モニタ電圧発生回路から供給される制御電圧ＶＣＴＲＬ２に応じて発振周波数が変化するリングオシレータ１５４とを含み、ＶＣＯ制御回路１０４は、モニタ電圧ＶＭＯＮＩ１および基準電圧ＶＲＥＦ１を比較して、制御電圧ＶＣＴＲＬ１を調整する。【選択図】図１
2013239998.tif 000002
【特許請求の範囲】
【請求項１】
受信した基準クロック信号と内部で生成した比較クロック信号の位相を比較し、比較結果に応じた位相差信号を出力する位相比較回路と、
前記位相差信号に基づいて生成される第１の制御電圧に応じて、発振クロック信号を生成する発振回路と、
前記発振クロック信号を予め定められた分周比で分周して、前記比較クロック信号を生成する分周器と、
前記第１の制御電圧を調整する制御回路と、
第１の基準電圧を受けて第２の基準電圧を生成する制御電圧入力部とを備え、
前記発振回路は、
前記第１の制御電圧を受け、閾値変動に伴って変動するモニタ電圧を発生するモニタ電圧発生回路と、
前記モニタ電圧発生回路から供給される第２の制御電圧に応じて発振周波数が変化するリングオシレータとを含み、
前記制御回路は、前記モニタ電圧および前記第２の基準電圧を比較して、前記第１の制御電圧を調整する、位相同期回路。
【請求項２】
前記モニタ電圧発生回路は、
電源電圧とグランドとの間に直列接続される第１のスイッチング素子、第２のスイッチング素子および第１の抵抗を含み、
前記制御電圧入力部は、
前記第１のスイッチング素子と同じ特性を有する第３のスイッチング素子と、
電源電圧とグランドとの間に前記第３のスイッチング素子と直列接続される第２の抵抗とを含み、
前記制御回路は、
第１端子に前記モニタ電圧として前記第２のスイッチング素子と前記第１の抵抗との接続ノードからの出力を受け、第２端子に前記第２の基準電圧として前記第３のスイッチング素子と前記第２の抵抗との接続ノードからの出力を受ける比較器と、
前記第１の制御電圧を出力するノードとグランドとの間に接続され、前記比較器の出力を受けスイッチング動作を行なう第４のスイッチング素子とを含む、請求項１に記載の位相同期回路。
【請求項３】
前記位相同期回路は、
スイッチング素子の閾値を測定する閾値測定回路と、
測定された閾値を格納する閾値格納回路と、
前記閾値格納回路に格納された閾値に基づき前記第１の基準電圧を調整する基準電圧設定回路とをさらに備える、請求項１または請求項２に記載の位相同期回路。
【請求項４】
前記閾値測定回路は、
前記分周器を構成するスイッチング素子と同じ特性を有する第５のスイッチング素子と、
電源電圧と前記発振回路の出力とを選択可能に切換える切換素子とを含み、
前記切換素子は電源電圧を選択するように切換えることにより、前記第５のスイッチング素子のゲートに電源電圧が供給され、前記閾値測定回路に測定される前記第５のスイッチング素子の閾値が前記閾値格納回路に格納される、請求項３に記載の位相同期回路。
【請求項５】
前記位相同期回路は、
第１の時刻に、前記切換素子は電源電圧を選択するように切換えることにより、前記第５のスイッチング素子のゲートに電源電圧が供給され、前記閾値測定回路に測定される第１の閾値を格納する初期閾値格納回路をさらに備え、
前記閾値格納回路は、前記第１の時刻より後の第２の時刻に、前記切換素子が電源電圧を選択するように切換えることにより、前記第５のスイッチング素子のゲートに電源電圧が供給され、前記閾値測定回路に測定される前記第５のスイッチング素子の第２の閾値を格納し、
前記第１の閾値と前記第２の閾値とを比較する閾値比較回路とをさらに備え、
前記基準電圧設定回路は、前記閾値比較回路の出力に基づいて、前記第１の基準電圧を調整する、請求項４に記載の位相同期回路。
【請求項６】
受信した基準クロック信号と内部で生成した比較クロック信号の位相を比較し、比較結果に応じた位相差信号を出力する位相比較回路と、
前記位相差信号に基づいて生成される第１の制御電圧に応じて、発振クロック信号を生成する発振回路と、
前記発振クロック信号を予め定められた分周比で分周して、前記比較クロック信号を生成する分周器と、
前記第１の制御電圧を調整する制御回路と、
第１の基準電圧を受けて第２の基準電圧を生成する制御電圧入力部とを備え、
前記分周器は、前記発振クロック信号を受け、前記分周器の消費電流に応じて変化するモニタ電圧を発生させ、
前記制御回路は、前記モニタ電圧および前記第２の基準電圧を比較して、前記第１の制御電圧を調整する、位相同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相同期回路（ＰＬＬ回路）に関し、例えば、発振周波数上限制限付き電圧制御発振器（ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）回路）を備える位相同期回路に好適に利用できるものである。
【背景技術】
【０００２】
従来、ＰＬＬ（Ｐｈａｓｅ−ｌｏｃｋｅｄ  Ｌｏｏｐ）回路では、外部の基準電圧と制御電圧を比較する回路を配置し、制御電圧が外部の基準電圧を超えた場合に制御電圧を下げる働きをするＮＭＯＳトランジスタなどを配置することで、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）の発振周波数に制限をかけるように構成されている。
【０００３】
このＶＣＯの発振周波数に制限し、デッドロック状態に陥ることを防止する技術として下記のようなものが存在する。
【０００４】
特開２００７−１０４５８５号公報（特許文献１）は、ＰＬＬ回路での電源投入後の発振周波数の収束過程における誤動作を確実に防止し、所望の発振周波数で出力信号を発振できるようにすることを目的としている。特開２００７−１０４５８５号公報（特許文献１）に開示された発明のＰＬＬ回路は、参照信号と帰還信号の位相差を検出する位相比較器と、その位相差に応じて電荷が充電又は放電されるループフィルタと、ループフィルタに蓄積される電荷量に基づく入力電圧に応じた発振周波数で出力信号を発振する電圧制御発振器とを備える。さらに、電圧制御発振器に入力される入力電圧が所定範囲外である場合に、ループフィルタに電荷を充電又は放電して入力電圧を所定範囲内の電圧にする制御回路を備える。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１０４５８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来回路では制御電圧が基準電圧との比較に直接用いられていたため、制御電圧が入力される後段のトランジスタに対して、ＶＣＯ内部の素子の製造バラツキ等による特性変動が制御電圧に反映されることのない構成となっていた。
【０００７】
従って、制御電圧が入力されるトランジスタのバラツキによる特性変動の影響で発振周波数の上限を超えてしまう問題があった。
【０００８】
また、特開２００７−１０４５８５号公報（特許文献１）に開示された発明においても、ＶＣＯの発振周波数の上限値を外部の基準電圧と制御電圧を比較する回路によって構成されるために、ＶＣＯの発振周波数の上限値の制御精度が低く、上限周波数に対して相当の設計マージンを確保しなければならない問題があった。
【０００９】
一実施の形態の目的は、電圧制御発振器の発振周波数の上限を制御することができる位相同期回路を提供することである。
【００１０】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
一実施の形態によれば、位相同期回路は、電圧制御発振器の出力をフィードバックする系に加え、電圧制御発振器内の電流モニタ回路からのフィードバック系を設け、電圧制御発振器への入力電圧を電流モニタ回路からのフィードバック系で制御可能とする。
【発明の効果】
【００１２】
前記一実施例の形態によれば、電圧制御発振器の発振周波数の上限を制御することができる位相同期回路を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１の位相同期回路１００のブロック図である。
【図２】実施の形態１の位相同期回路１００のＶＣＯ１５０の発振周波数を示す図である。
【図３】実施の形態２の位相同期回路１００Ａの構成を示す図である。
【図４】実施の形態３の位相同期回路１００Ｂの構成を示す図である。
【図５】実施の形態４の位相同期回路１００Ｃの構成を示す図である。
【図６】参考例としての位相同期回路１００Ｘの構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明について図面を参照して詳しく説明する。なお、図中同一又は相当部分には同一の符号を付してその説明は繰り返さない。
【００１５】
［実施の形態１］
図１は、実施の形態１の位相同期回路（ＰＬＬ：Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐｅ）１００のブロック図である。図１を参照して、位相同期回路１００は、位相比較器（ＰＦＤ：Ｐｈａｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｄｅｔｅｃｔｏｒ）１１０と、チャージポンプ（ＣＰ：Ｃｈａｒｇｅ  Ｐｕｍｐ）１２０と、ループフィルタ（ＬＰＦ：Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）１３０と、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）１５０と、分周器１４０とを含む。
【００１６】
分周器１４０は、出力される発振クロック信号ＣＬＫＯＵＴを分周比Ｎで分周（周波数を１／Ｎに分周）して帰還分周クロック信号ＦＢＣＬＫを生成する。ＰＬＬ１１０は、基準クロック信号ＲＥＦＣＬＫと帰還分周クロック信号ＦＢＣＬＫの立上がりエッジ差を検出し、検出結果に応じたパルス幅の位相差信号を出力する。ＣＰ１２０は、ＰＬＬ１１０からの位相差信号に応答して正電流あるいは負電流を供給する。ＬＰＦ１３０は、ＣＰ１２０の出力電流を積分して制御電圧ＶＣＴＲＬ１を出力する。ＶＣＯ１５０は、ＬＰＦ１３０からの制御電圧ＶＣＴＲＬ１に応じた周波数の発振クロック信号ＣＬＫＯＵＴを生成する。次段回路１８０および分周器１４０は、この発振クロック信号ＣＬＫＯＵＴを受ける。
【００１７】
ＶＣＯ１５０は、モニタ電圧ＶＭＯＮＩ１を発生させるモニタ電圧発生回路１５２と、モニタ電圧発生回路から供給される制御電圧ＶＣＴＲＬ２に応じて発振周波数が変化するリングオシレータ１５４とを含む。
【００１８】
モニタ電圧発生回路１５２は、ＰチャネルＭＯＳトランジスタＴＰ０と、ＮチャネルＭＯＳトランジスタＴＮ０と、抵抗Ｒ０とを含む。トランジスタＴＮ０は、ゲートに制御電圧ＶＣＴＲＬ１を受ける。トランジスタＴＮ０のドレインはＴＰ０のゲートおよびドレインに接続され、ソースは抵抗Ｒ０の一方端と接続される。なお、トランジスＴＰ０およびトランジスタＴＮ０の接続ノードは、リングオシレータ１５４の発振周波数を変化させる制御電圧（ＶＣＴＲＬ２）が与えられ、ＰチャネルＭＯＳトランジスタＴＰ１〜ＴＰｎのゲートに接続される。
【００１９】
また、トランジスタＴＰ０は、ソースに電源電圧ＶＣＣを受け、トランジスタＴＰ０のドレインとゲートとは互いに接続され、このドレインとゲートの接続ノードは、リングオシレータ１５４を構成するＴＰ１〜ＴＰｎのゲートおよびトランジスタＴＮ０のドレインにも接続される。抵抗Ｒ０は、一方端にトランジスタＴＮ０のソースに接続され、他方端にはグランドと接続される。ここで、トランジスタＴＮ０と抵抗Ｒ０との接続ノードの電圧をモニタ電圧ＶＭＯＮＩ１として、後述する比較器ＣＯＭＰの一方端に与えられる。これによりモニタ電圧発生回路１５２は、リングオシレータ１５４に流れる電流をモニタする電流モニタ回路として動作する。なお、トランジスタＴＰ０とトランジスタＴＮ０との接続ノードに流れる電流をＩ０とする。
【００２０】
リングオシレータ１５４は、簡単に説明すると、ＰチャネルＭＯＳトランジスタＴＰ１１〜ＴＰｎ１とＮチャネルＭＯＳトランジスタＴＮ１１〜ＴＮｎ１とから構成されるｎ段（奇数段）のインバータと、ＰチャネルＭＯＳトランジスタＴＰ１〜ＴＰｎとを含む。なお、各インバータに流れる電流をＩ１〜Ｉｎとする。ここで、ｎ段目のインバータの発振クロック信号ＣＬＫＯＵＴは、帰還して１段目のインバータに入力される。またＶＣＯ１５０の発振周波数は、トランジスタＴＰ１〜ＴＰｎの大きさにより決定される。
【００２１】
次にＰＬＬ１００は、制御電圧入力部１０２と、ＶＣＯ制御回路１０４とをさらに含む。制御電圧入力部１０２は、電源電圧ＶＣＣとグランドとの間にＰチャネルＭＯＳトランジスタＴＰ０Ａと抵抗Ｒ４とが直列接続される。トランジスタＴＰ０は、ゲートに外部から入力された外部基準電圧ＶＲＥＦ０を受け、ソースに電源電圧ＶＣＣと接続され、ドレインに抵抗Ｒ４の一方端と接続される。一方、抵抗Ｒ４の他方端は、グランドが与えられる。このトランジスタＴＰ０と抵抗Ｒ４との接続ノードの出力電圧が基準電圧ＶＲＥＦ１として、ＶＣＯ制御回路１０４に与えられる。なおトランジスタＴＰ０Ａと、モニタ電圧発生回路１５２に含まれるトランジスタＴＰ０とは、同じプロセスにより生成され、同じ形状を有する。また、モニタ電圧発生回路１５２のＴＮ０のドレインに流れる電流Ｉ０と同じ電流値を用いて、制御電圧入力部１０２は外部基準電圧ＶＲＥＦ０に基づいて基準電圧ＶＲＥＦ１を生成する。
【００２２】
ＶＣＯ制御回路１０４は、比較器ＣＯＭＰと、比較器ＣＯＭＰの出力をゲートに受けるＮチャネルＭＯＳトランジスタＴＮ１とを含む。
【００２３】
比較器ＣＯＭＰは、一方端子に基準電圧ＶＲＥＦ１を受け、他方端子にモニタ電圧ＶＭＯＮＩ１を受ける。比較器ＣＯＭＰは、出力電圧ＶＣＯＭＰをトランジスタＴＮ０のゲートに与える。
【００２４】
比較器ＣＯＭＰは、モニタ電圧ＶＭＯＮＩ１が基準電圧ＶＲＥＦ１を上回った場合、比較器ＣＯＭＰの出力電圧ＶＣＯＭＰは「Ｈレベル」を出力する。この出力電圧ＶＣＯＭＰが「Ｈレべル」のときのみ、トランジスタＴＮ１はオン状態（活性化状態）となる。これにより制御電圧ＶＣＴＲＬ１の上昇は抑制される。
【００２５】
上述したように、モニタ電圧ＶＭＯＮＩ１は、モニタ電圧発生回路１５２のトランジスタＴＮ０と抵抗Ｒ０との間の接続ノードの電圧である。また、モニタ電圧ＶＭＯＮＩ１の電圧値はトランジスタＴＰ０，ＴＮ０を流れる電流Ｉ０と抵抗Ｒ０から決定される。
【００２６】
モニタ電圧ＶＭＯＮＩ１が基準電圧ＶＲＥＦ１を上回った場合、即座にトランジスタＴＮ１がＯＮ状態することで制御電圧ＶＣＴＲＬ１の上昇を抑制することができる。その結果、トランジスタＴＮ０の電流上昇も抑制され、モニタ電圧ＶＭＯＮＩ１は一定に保たれる。すなわち、ＶＣＯ制御回路１０４は、ＶＣＯ１５０がデッドロック状態を回避するように制御電圧ＶＣＴＲＬ１を調整する。
【００２７】
図２は、実施の形態１の位相同期回路１００のＶＣＯ１５０の発振周波数を示す図である。図２を参照して、横軸に制御電圧ＶＣＴＲＬ１が示され、縦軸にＶＣＯの発振周波数が示される。また、図２には、ＶＣＯ１５０がデットロック状態に陥る周波数帯域である領域Ｘを合わせて示す。さらに、ここで「リミット」とは、トランジスタＴＮ１がオン状態のときのＶＣＯ１５０の周波数特性の最大値のことを示し、「目標仕様」とは、実際の設計段階での仕様目標を示し、これらも合わせて示されている。
【００２８】
本実施の形態１に係る位相同期回路１００は、制御電圧ＶＣＴＲＬ１の電圧が上昇すると、図１の比較器ＣＯＭＰに入力されるモニタ電圧ＶＭＯＮＩ１も上昇することになり基準電圧ＶＲＥＦ１を超えたところで図１に示す比較器ＣＯＭＰから「Ｈレベル」の出力電圧ＶＣＯＭＰが出力される。
【００２９】
そうすると、ゲートに電圧ＶＣＯＭＰを受けるトランジスタＴＮ１がオン状態となり導通し、制御電圧ＶＣＴＲＬ１の信号線から電流を引き抜くことにより、制御電圧ＶＣＴＲＬ１の電圧を降下させ、ＶＣＯ１５０の発振周波数が上昇することを防止する。
【００３０】
逆に、制御電圧ＶＣＴＲＬ１の電圧が降下すると、ＶＣＯ１５０が生成する発振周波数が下がり、基準電圧ＶＲＥＦ１よりもモニタ電圧ＶＭＯＮＩ１が下がって比較器ＣＯＭＰから「Ｌレベル」の電圧ＶＣＯＭＰが出力される。
【００３１】
そうすると、ゲートに電圧ＶＣＯＭＰを受けるトランジスタＴＮ１がオフ状態となり、制御電圧ＶＣＴＲＬ１の信号線から電流を引き抜くことなく、制御電圧ＶＣＴＲＬ１の電圧を維持する。
【００３２】
以上の動作を繰り返すことによって、制御電圧ＶＣＴＲＬ１の電圧を一定値に維持する。
【００３３】
ＶＣＯ制御回路１０４によれば制御電圧ＶＣＴＲＬ１の上昇に伴いＶＣＯの発振周波数が上昇した場合、ＶＣＯ出力を受ける次段回路１８０や分周器１４０の動作も高速となり消費電流が増え、この次段回路１８０や分周器１４０の消費電流から生成するモニタ電圧ＶＭＯＮＩ１が上昇することにつながる。比較器ＣＯＭＰに入力されるモニタ電圧ＶＭＯＮＩ１が基準電圧を超えたところでＶＣＯ制御回路１０４が動作し、制御電圧ＶＣＴＲＬ１を降下させることでＶＣＯ１５０の発振周波数が上昇することを防止する。
【００３４】
［実施の形態２］
実施の形態１の位相同期回路１００と比較しつつ、実施の形態２の位相同期回路１００Ａを説明する。
【００３５】
図３は、実施の形態２の位相同期回路１００Ａの構成を示す図である。図３を参照して、図１の位相同期回路１００と比較して、位相同期回路１００Ａは、位相同期回路１００の構成に加えて、Ｖｔｈ測定回路（閾値測定回路）１６０と、Ｖｔｈ格納回路（閾値格納回路）１７０と、Ｖｔｈ格納回路１７０に格納される閾値に基づき外部基準電圧ＶＲＥＦ０を調整するＶＲＥＦ０設定回路１８５とをさらに含む。
【００３６】
Ｖｔｈ測定回路１６０は、切換素子ＳＷと、ＮチャネルＭＯＳトランジスタ１６２と、抵抗Ｒとを含む。切換素子ＳＷは、端子ＳＡ，端子ＳＢを切換える。端子ＳＡに接続されると、トランジスタ１６２のゲートに電源電圧ＶＣＣが与えられる。一方、端子ＳＢに接続されると、トランジスタ１６２のゲートに発振クロック信号ＣＬＫＯＵＴが与えられる。なお、切換素子ＳＷは、図示はしないがＶｔｈ測定回路１６０によって、制御され、端子を切換えてもよいし、本実施の形態の位相同期回路１００Ａの外部から制御され、端子を切換えてもよい。
【００３７】
ここで、トランジスタ１６２は、分周器１４０を構成するトランジスタと同じ特性を有する。具体的には、分周器１４０は、図示はしないが、フリップフロップ回路（以下、ＦＦと記す）等を含み、このＦＦはＭＯＳトランジスタ等で構成されている。従って、信号ＣＬＫＯＵＴを受けるＦＦを構成するＭＯＳトランジスタと同じ特性をもつトランジスタを使用する。
【００３８】
なお、トランジスタ１６２にＮチャネルＭＯＳトランジスタを用いたが、これに限定されることなく、ＰチャネルＭＯＳトランジスタでも同様の動作が可能である。
【００３９】
位相同期回路１００Ａとしてこのような構成をとれば、たとえば、製造後のテスト段階において、ＶＣＯ１５０からの発振クロック信号ＣＬＫＯＵＴを受ける分周器１４０を構成するＦＦ等を成すＭＯＳトランジスタと同じプロセスで形成されるＮチャネルＭＯＳトランジスタ１６２の初期Ｖｔｈを測定する。
【００４０】
この初期Ｖｔｈの測定は、Ｖｔｈ測定回路１６０のトランジスタ１６２のゲートに電源電圧が印加されるように、切換素子ＳＷが端子ＳＡを選択するように切換を行なう。
【００４１】
次に、Ｖｔｈ格納回路１７０は、この測定された初期Ｖｔｈを受けて、ＶＲＥＦ０設定回路１８５に出力し、ＶＲＥＦ０設定回路１８５が外部基準電圧ＶＲＥＦ０を調整（再設定）する。
【００４２】
このように実施の形態３の位相同期回路１００Ａの構成をとれば、分周器１４０を構成するトランジスタの特性である初期Ｖｔｈに合わせて外部基準電圧ＶＲＥＦ０を設定することができる。具体的には、位相同期回路１００Ａは、信号ＣＬＫＯＵＴが入力される分周器１４０を構成するＦＦ等の回路の特性バラツキを予め外部基準電圧に反映出来るため、ＶＣＯ１５０が生成する信号ＣＬＫＯＵＴの周波数の制御に製造バラツキの影響をも反映できるようになる。
【００４３】
なお、この実施の形態２の位相同期回路１００Ａでは、Ｖｔｈ測定回路１６０のトランジスタ１６２にＮチャネルＭＯＳトランジスタを用いたが、これがＰチャネルＭＯＳトランジスタの場合でも同様の動作が可能である。また、Ｖｔｈ測定回路１６０では、ＭＯＳトランジスタと抵抗素子を用いたソースフォロワー型の構成としたが、閾値電圧値が取得出来るいかなる方法を用いても良い。また、ＶＲＥＦ０設定回路１８５は、位相同期回路１００Ａに配置してもよいし、位相同期回路１００Ａの外部に配置してもよい。なお、ＶＲＥＦ０設定回路１８５は、格納された閾値に基づき、外部基準電圧そのものを制限電圧入力部１０２に与えてもよいし、別回路が外部基準電圧を生成されている場合に、その回路にＶＲＥＦ０設定回路がこの別回路に指示するまたは生成された外部基準電圧を調整して、制御電圧入力部１０２に与えてもよい。
【００４４】
位相同期回路１００Ａのその他の構成および動作は、実施の形態１の位相同期回路１００と同様であるため、ここでは説明は繰返さない。
【００４５】
［実施の形態３］
実施の形態２の位相同期回路１００Ａと比較しつつ、実施の形態３の位相同期回路１００Ｂを説明する。
【００４６】
図４は、実施の形態３の位相同期回路１００Ｂの構成を示す図である。図４を参照して、図３の位相同期回路１００Ａと比較して、位相同期回路１００Ｂは、位相同期回路１００Ａの構成に加えて、初期Ｖｔｈ格納回路（初期閾値格納回路）１７２と、Ｖｔｈ比較回路１９０とをさらに含む。
【００４７】
位相同期回路１００Ｂは、長期使用に伴い、各回路を構成するＭＯＳトランジスタの経時劣化分を、比較器ＣＯＭＰの入力に用いる外部基準電圧ＶＲＥＦ０に反映させ、基準電圧ＶＲＥＦ１を変更する機能を追加する。
【００４８】
具体的には、長期の使用により、ＶＣＯ１５０が出力する発振クロック信号ＣＬＫＯＵＴを入力する回路（たとえば、分周器１４０）を構成するＭＯＳトランジスタの特性の劣化を考慮して、トランジスタ１６２に対して初期閾値と、長期使用後の閾値をそれぞれ取得し、Ｖｔｈ比較回路１９０により、予め決められた上昇電圧を超えた場合には、外部基準電圧ＶＲＥＦ０を強制的に予め決められた電圧分下げる動作を行なう。
【００４９】
すなわち、製造時点において、切換素子ＳＷが端子ＳＡに選択することにより、次段回路のＭＯＳトランジスタと同じ特性をもつトランジスタ１６２の閾値（初期Ｖｔｈ）を測定し、その値を初期Ｖｔｈ格納回路１７２に格納する。その後、切換素子ＳＷによって端子ＳＡから端子ＳＢに切換わるように選択し、その後長期使用した後に、再度端子ＳＢからＳＡに切換わるように選択し、トランジスタ１６２の閾値を測定し、その値をＶｔｈ格納回路１７０に格納する。
【００５０】
基準電圧設定回路１８５は、初期Ｖｔｈ格納回路１７２に格納された初期Ｖｔｈと、Ｖｔｈ格納回路１７０に格納された閾値とをＶｔｈ比較回路１９０によって比較し、その出力に応じて、外部基準電圧ＶＲＥＦ０を調整（再設定）する。
【００５１】
この実施の形態３の位相同期回路１００Ｂの構成をとれば、製造時点でのトランジスタ特性の状態に合わせてＶＣＯ１５０の発振周波数を制御するための外部基準電圧ＶＣＴＲＬ０を選択できる機能に加えて、長期使用に伴う次段回路の特性の劣化状態に合わせて外部基準電圧ＶＲＥＦ０を再設定できる。基準電圧ＶＲＥＦ０を回路の劣化状態に合わせて変更可能にすることで経年劣化が発生しても劣化分を反映することで一定のマージンを維持することができる。
【００５２】
なお、位相同期回路１００Ｂのその他の構成および動作は、実施の形態２の位相同期回路１００Ａと同様であるため、ここでは説明は繰返さない。
【００５３】
［実施の形態４］
実施の形態１の位相同期回路１００と比較しつつ、実施の形態４の位相同期回路１００Ｃを説明する。
【００５４】
図５は、実施の形態４の位相同期回路１００Ｃの構成を示す図である。図５を参照して、図１の位相同期回路１００と比較して、位相同期回路１００Ｃは、位相同期回路１００のＶＣＯ制御回路１０４、制御電圧入力部１０２および分周器１４０の代わりに、ＶＣＯ制御回路１０４Ｃ、制御電圧入力部１０２Ｃおよび分周器１４０Ｃとを含む。
【００５５】
図１のＶＣＯ制御回路１０４では、制御電圧ＶＣＴＲＬ１を制御するためにモニタ電圧ＶＭＯＮＩ１を使用したが、実施の形態４の位相同期回路１００Ｃでは、モニタ電圧ＶＭＯＮＩ２として、次段回路１８０や分周器１４０Ｃの消費電流を用いる。この消費電流を電流−電圧変換した電圧をモニタ電圧ＶＭＯＮＩ２として比較器ＣＯＭＰの一方端子に入力する。制御電圧入力部１０２Ｃは、図１のトランジスタＴＰ０Ａの代わりに、ＰチャネルＭＯＳトランジスタＴＰＣを含む。ここで、トランジスタＴＰＣは、分周器１０４Ｃを構成するＣＭＯＳトランジスタと同じプロセス特性を有していればよい。また、分周器１０４Ｃを構成するトランジスタに流れる電流ＩＣと同じ電流をトランジスタＴＰＣに流すことにより、分周器１０４Ｃの動作に応じて変化する基準電圧ＶＲＥＦ１を生成できる。
【００５６】
ＶＣＯ制御回路１０４Ｃによれば制御電圧ＶＣＴＲＬ１上昇に伴いＶＣＯ１５０の発振周波数が上昇した場合、ＶＣＯ１５０の出力を受ける次段回路（たとえば分周器１４０Ｃ）の動作も高速となり消費電流が増える。
【００５７】
そうすると、この次段回路の消費電流から生成されるモニタ電圧ＶＭＯＮＩ２が上昇する。従って、比較器ＣＯＭＰに入力されるモニタ電圧ＶＭＯＮＩ２が基準電圧ＶＲＥＦ１を超えたところでＶＣＯ制御回路１０４Ｃが動作し、制御電圧ＶＣＴＲＬ１を降下させることでＶＣＯ１５０の発振周波数が上昇することを防止する。
【００５８】
実施の形態４の位相同期回路１００Ｃの構成をとれば、モニタ電圧ＶＭＯＮＩ２として次段回路１８０や分周器１４０Ｃの消費電流を用いることで、デッドロック状態を防止できる。すなわち、ＶＣＯ１５０の出力である信号ＣＬＫＯＵＴを受ける次段回路の動作状況に応じて、ＶＣＯ１５０の出力を制御することができる。
【００５９】
また、この実施の形態４と実施の形態２，３と組み合せることにより、ＶＣＯ１５０からの発振周波数をより安定的に制御することができる。
【００６０】
（参考例）
実施の形態１の位相同期回路１００の理解を容易にするために、参考例として位相同期回路１００Ｘを説明する。
【００６１】
図６は、参考例としての位相同期回路１００Ｘの構成を示す図である。図６を参照して、制御電圧入力部１０２、ＶＣＯ制御回路１０４およびＶＣＯ１５０の代わりに、ＶＣＯ制御回路１０４ＸおよびＶＣＯ１５０Ｘを含む。
【００６２】
ここでＶＣＯ制御回路１０４Ｘは、比較器ＣＯＭＰと、ＮチャネルＭＯＳトランジスタＴＮ１とを含む。ここで、図１のＶＣＯ制御回路１０４と異なり、ＶＣＯ制御回路１０４Ｘでは、この比較器ＣＯＭＰの第１の入力端子は制御電圧ＶＣＴＲＬ１を受け、第２の入力端子は、外部基準電圧ＶＲＥＦ０を受ける。
【００６３】
参考例の位相同期回路１００Ｘでは、比較器ＣＯＭＰの入力端子のうちの１つに制御電圧ＶＣＴＲＬ１が用いられているため、制御電圧ＶＣＴＲＬ１にバラツキが発生すると、ＶＣＯ１５０Ｘの初段のトランジスタＴＮ０に印加される電圧にもこのバラツキの影響を受けることになる。
【００６４】
すなわち、参考例の位相同期回路１００ＸのＶＣＯ制御回路１０４Ｘは、ＶＣＯの発振周波数は、外部基準電圧ＶＲＥＦ０と制御電圧ＶＣＴＲＬ１とにより決定されるため、デッドロック状態に陥った場合であっても、制御電圧ＶＣＴＲＬ１が降下することなくＶＣＯの発振周波数が高い状態となる。
【００６５】
しかしながら、実施の形態１の位相同期回路１００では、図１に示すように、モニタ電圧発生回路１５２のＴＮ０のドレインに流れる電流Ｉ０と同じ電流値を用い制御電圧入力部１０２において基準電圧ＶＲＥＦ１を生成することで、モニタ電圧発生回路１５２のトランジスタＴＮ０のバラツキの影響を排除できる。なお、電流を電圧に変換する際、抵抗Ｒ０、Ｒ４を使用しているため抵抗のバラツキの影響は受けることになるが、トランジスタのバラツキに比べて抵抗のバラツキは小さいため、モニタ電圧発生回路１５２のトランジスタＴＮ０のバラツキの影響を排除できることによる効果は高くなる。
【００６６】
最後に、図等を用いて実施の形態１〜４を総括する。
実施の形態１〜３の位相同期回路１００，１００Ａ，１００Ｂは、図１、図３、図４に示すように、受信した基準クロック信号ＲＥＦＣＬＫと内部で生成した比較クロック信号の位相を比較し、比較結果に応じた位相差信号を出力するＰＦＤ１１０と、位相差信号に基づいて生成される制御電圧ＶＣＴＲＬ１に応じて、発振クロック信号ＣＬＫＯＵＴを生成するＶＣＯ１５０と、発振クロック信号ＣＬＫＯＵＴを予め定められた分周比で分周して、比較クロック信号を生成する分周器１４０と、制御電圧ＶＣＴＲＬ１を調整するＶＣＯ制御回路１０４と、外部基準電圧ＶＲＥＦ０を受けて基準電圧ＶＲＥＦ１を生成する制御電圧入力部１０２とを備える。ＶＣＯ１５０は、制御電圧ＶＣＴＲＬ１を受け、閾値変動に伴って変動するモニタ電圧ＶＭＯＮＩ１を発生するモニタ電圧発生回路１５２と、モニタ電圧発生回路から供給される制御電圧ＶＣＴＲＬ２に応じて発振周波数が変化するリングオシレータ１５４とを含み、ＶＣＯ制御回路１０４は、モニタ電圧ＶＭＯＮＩ１および基準電圧ＶＲＥＦ１を比較して、制御電圧ＶＣＴＲＬ１を調整する。
【００６７】
好ましくは、実施の形態１〜３の位相同期回路１００，１００Ａ，１００Ｂのモニタ電圧発生回路１５２は、電源電圧ＶＣＣとグランドとの間に直列接続されるトランジスタＴＰ０、トランジスタＴＮ０および抵抗Ｒ０を含み、制御電圧入力部１０２は、トランジスタＴＰ０と同じ特性を有するトランジスタＴＰ０Ａと、電源電圧ＶＣＣとグランドとの間にトランジスタＴＰ０Ａと直列接続される抵抗Ｒ４とを含み、ＶＣＯ制御回路１０４は、第１端子にモニタ電圧ＶＭＯＮＩ１としてトランジスタＴＮ０と抵抗Ｒ０との接続ノードからの出力を受け、第２端子に基準電圧ＶＲＥＦ１としてトランジスタＴＰ０Ａと抵抗Ｒ４との接続ノードからの出力を受ける比較器ＣＯＭＰと、制御電圧ＶＣＴＲＬ１を出力するノードとグランドとの間に接続され、比較器ＣＯＭＰの出力を受けスイッチング動作を行なうトランジスタＴＮ１とを含む。
【００６８】
さらに好ましくは、実施の形態２の位相同期回路１００Ａは、図３に示すように、トランジスタの閾値を測定するＶｔｈ測定回路１６０と、測定された閾値を格納するＶｔｈ格納回路１７０と、Ｖｔｈ格納回路１７０に格納された閾値に基づき外部基準電圧ＶＲＥＦ０を調整するＶＲＥＦ０設定回路１８５とをさらに備える。
【００６９】
さらに好ましくは、実施の形態２の位相同期回路１００Ａ，１００ＢのＶｔｈ測定回路１６０は、図３、図４に示すように、分周器１４０を構成するトランジスタと同じ特性を有するトランジスタ１６２と、電源電圧と発振回路の出力とを選択可能に切換える切換素子ＳＷとを含み、切換素子ＳＷは電源電圧を選択するように切換えることにより、トランジスタ１６２のゲートに電源電圧が供給され、Ｖｔｈ測定回路１６０に測定されるトランジスタ１６２の閾値がＶｔｈ格納回路１７０に格納される。
【００７０】
実施の形態３の位相同期回路１００Ｂは、図４に示すように、第１の時刻に、切換素子ＳＷは電源電圧を選択するように切換えることにより、トランジスタ１６２のゲートに電源電圧が供給され、Ｖｔｈ測定回路１６０に測定される第１の閾値を格納する初期Ｖｔｈ格納回路１７２をさらに備え、Ｖｔｈ格納回路１７０は、第１の時刻より後の第２の時刻に、切換素子ＳＷが電源電圧を選択するように切換えることにより、トランジスタ１６２のゲートに電源電圧が供給され、Ｖｔｈ測定回路１６０に測定される第５のトランジスタの第２の閾値を格納し、第１の閾値と第２の閾値とを比較する閾値比較回路１９０とをさらに備え、ＶＲＥＦ０設定回路１８５は、閾値比較回路の出力に基づいて、外部基準電圧ＶＣＴＲＬ０を調整する。
【００７１】
別の局面から見ると、実施の形態４の位相同期回路１００Ｃは、図５に示すように、受信した基準クロック信号ＲＥＦＣＬＫと内部で生成した比較クロック信号の位相を比較し、比較結果に応じた位相差信号を出力するＰＦＤ１１０と、位相差信号に基づいて生成される制御電圧ＶＣＴＲＬ１に応じて、発振クロック信号ＣＬＫＯＵＴを生成するＶＣＯ１５０と、発振クロック信号ＣＬＫＯＵＴを予め定められた分周比で分周して、比較クロック信号を生成する分周器１４０Ｃと、制御電圧ＶＣＴＲＬ１を調整するＶＣＯ制御回路１０４Ｃと、外部基準電圧ＶＲＥＦ０を受けて基準電圧ＶＲＥＦ１を生成する制御電圧入力部１０２とを備え、分周器１４０Ｃは、発振クロック信号を受け、分周器１４０Ｃの消費電流に応じて変化するモニタ電圧ＶＭＯＮＩ２を発生させ、ＶＣＯ制御回路１０４Ｃは、モニタ電圧ＶＭＯＮＩ２および基準電圧ＶＲＥＦ１を比較して、制御電圧ＶＣＴＲＬ１を調整する。
【００７２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるべきものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７３】
また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７４】
１００，１００Ａ〜１００Ｃ  位相同期回路、１０２  制御電圧入力部、１０４，１０４Ｃ  ＶＣＯ制御回路、１４０，１４０Ｃ  分周器、１１０  位相比較器、１２０  チャージポンプ、１３０  ループフィルタ、１５０  電圧制御発振器、１５２  モニタ電圧発生回路、１５４  リングオシレータ、１６０  Ｖｔｈ測定回路、１７０，１７２  格納回路、１８０  次段回路、１８５  ＶＲＥＦ０設定回路、１９０  Ｖｔｈ比較回路、ＣＯＭＰ  比較器、Ｒ，Ｒ０，Ｒ４  抵抗、ＳＷ  切換素子、ＴＮ，ＴＰ  トランジスタ。
【図１】
2013239998.tif 000003
【図２】
2013239998.tif 000004
【図３】
2013239998.tif 000005
【図４】
2013239998.tif 000006
【図５】
2013239998.tif 000007
【図６】
2013239998.tif 000008