(57)【要約】      （修正有）【課題】複数のアナログ信号を互いに異なる分解能で同時にデジタル信号に変換するアナログ・デジタル変換装置を、少ない回路規模かつ低消費電力で実現する。【解決手段】アナログ／デジタル変換装置１０は、第１の分解能でアナログ信号をデジタル信号に変換する第１のアナログ／デジタル変換器（ＡＤＣ）１０３−１と、第１の分解能よりも低い第２の分解能でアナログ信号をデジタル信号に変換する第２のＡＤＣ１０３−２と、第１のアナログ信号および第２のアナログ信号ならびに制御信号を受信し、第１のアナログ信号および第２のアナログ信号を第１のＡＤＣおよび第２のＡＤＣのいずれに出力するかを、制御信号に応じて切り替える第１の切替器１０１と、を備える。【選択図】図１
2013239838.tif 000002
【特許請求の範囲】
【請求項１】
第１の分解能でアナログ信号をデジタル信号に変換する第１のアナログ／デジタル変換器（ＡＤＣ）と、
前記第１の分解能よりも低い第２の分解能でアナログ信号をデジタル信号に変換する第２のＡＤＣと、
第１のアナログ信号および第２のアナログ信号ならびに制御信号を受信し、前記第１のアナログ信号および前記第２のアナログ信号を前記第１のＡＤＣおよび前記第２のＡＤＣのいずれに出力するかを、前記制御信号に応じて切り替える第１の切替器と、を備える、アナログ／デジタル変換装置。
【請求項２】
前記第１のＡＤＣから出力された第１のデジタル信号および前記第２のＡＤＣから出力された第２のデジタル信号、ならびに、前記制御信号を受信するともに、前記第１のデジタル信号および前記第２のデジタル信号を第１の出力経路および第２の出力経路のいずれに出力するかを、前記制御信号に応じて切り替える第２の切替器を備える、請求項１に記載のアナログ／デジタル変換装置。
【請求項３】
前記第１のデジタル信号および前記第２のデジタル信号を受信し、前記第１のデジタル信号の遅延量と前記第２のデジタル信号の遅延量との差が小さくなるように、前記第１のデジタル信号および前記第２のデジタル信号の遅延量を調整して前記第２の切替器に出力する遅延補正回路をさらに備える、請求項２に記載のアナログ／デジタル変換装置。
【請求項４】
前記第１のＡＤＣは、複数のコンパレータの一部から成る第１のコンパレータ群と、前記第１のコンパレータから出力された信号を符号化してデジタル信号を生成する第１のエンコーダとに基づいて、前記第１の分解能でアナログ信号をデジタル信号に変換し、
前記第２のＡＤＣは、前記複数のコンパレータの残部から成る第２のコンパレータ群と、前記第２のコンパレータ群から出力された信号を符号化してデジタル信号を生成する第２のエンコーダとに基づいて、前記第２の分解能でアナログ信号をデジタル信号に変換する、請求項１に記載のアナログ／デジタル変換装置。
【請求項５】
前記第１の切替器は、前記第１のアナログ信号および前記第２のアナログ信号の振幅を調整して、振幅調整後の前記第１のアナログ信号および前記第２のアナログ信号を、前記第１のコンパレータ群および前記第２のコンパレータ群の一方および他方に出力する、請求項４に記載のアナログ／デジタル変換装置。
【請求項６】
前記第１の分解能よりも低い分解能でアナログ信号をデジタル信号に変換する第３ないし第Ｎ（Ｎ≧３）のＡＤＣをさらに備え、
前記第１の切替器は、第３ないし第Ｎのアナログ信号をさらに受信するとともに、前記第１ないし第Ｎのアナログ信号を、前記第１ないし第ＮのＡＤＣのいずれに出力するかを、前記制御信号に応じて切り替える、請求項１に記載のアナログ／デジタル変換装置。
【請求項７】
前記第２ないし第Ｎ（Ｎ≧３）のＡＤＣは、前記第２の分解能でアナログ信号をデジタル信号に変換し、
前記第１の切替器は、前記第１ないし第Ｎのアナログ信号のうちのいずれか１つを前記制御信号に応じて選択し、選択した１つのアナログ信号を前記第１のＡＤＣに出力するとともに、それ以外のＮ−１個のアナログ信号をそれぞれ前記第２ないし第ＮのＡＤＣに出力する、請求項６に記載のアナログ／デジタル変換装置。
【請求項８】
光ディスクの再生および記録を制御する半導体装置であって、
請求項１ないし５のいずれか１項に記載のアナログ／デジタル変換装置を備え、
前記第１のアナログ信号は、前記光ディスクから読み出された和信号（ＲＦ信号）であり、
前記第２のアナログ信号は、前記光ディスクから読み出された差信号（ウォブル信号）である、半導体装置。
【請求項９】
前記制御信号は、前記光ディスクに記録された情報を再生する再生モードであるか、前記光ディスクに情報を記録する記録モードであるかに応じて変動する、請求項８に記載の半導体装置。
【請求項１０】
前記第１の切替器は、前記再生モードである場合には、前記第１のアナログ信号を前記第１のＡＤＣに出力するとともに前記第２のアナログ信号を前記第２のＡＤＣに出力し、前記記録モードである場合には、前記第１のアナログ信号を前記第２のＡＤＣに出力するとともに前記第２のアナログ信号を前記第１のＡＤＣに出力する、請求項９に記載の半導体装置。
【請求項１１】
前記第１の出力経路に出力された前記第１のデジタル信号に基づいて、前記和信号に含まれる情報を検出するリードチャネル回路と、
前記第２の出力経路に出力された前記第２のデジタル信号に基づいて、前記差信号に含まれる物理アドレス情報を検出するとともに、前記差信号に含まれる記録クロックを抽出するライトチャネル回路と、を備える、請求項１０に記載の半導体装置。
【請求項１２】
請求項８に記載の半導体装置を備え、
前記半導体装置の制御に基づいて光ディスクの再生および記録を行う光ディスク装置。
【請求項１３】
第１のアナログ／デジタル変換器（ＡＤＣ）および第２のＡＤＣを備えたアナログ／デジタル変換装置が、
第１のアナログ信号および第２のアナログ信号ならびに制御信号を受信する工程と、
前記制御信号に応じて、前記第１のアナログ信号および前記第２のアナログ信号を前記第１のＡＤＣおよび前記第２のＡＤＣのいずれに出力するかを決定する工程と、
前記決定に従って前記第１のアナログ信号および前記第２のアナログ信号の一方のアナログ信号を前記第１のＡＤＣに入力するとともに、他方のアナログ信号を前記第２のＡＤＣに入力する工程と、
前記第１のＡＤＣが第１の分解能で前記一方のアナログ信号をデジタル信号に変換する工程と、
前記第２のＡＤＣが前記第１の分解能よりも低い第２の分解能で前記他方のアナログ信号をデジタル信号に変換する工程と、を含む、アナログ／デジタル変換方法。
【請求項１４】
前記第１のＡＤＣから出力された第１のデジタル信号の遅延量と、前記第２のＡＤＣから出力された第２のデジタル信号の遅延量との差が小さくなるように、前記第１のデジタル信号および前記第２のデジタル信号の遅延量を調整する工程を含む、請求項１３に記載のアナログ／デジタル変換方法。
【請求項１５】
前記アナログ／デジタル変換装置は、前記第１の分解能よりも低い分解能でアナログ信号をデジタル信号に変換する第３ないし第Ｎ（Ｎ≧３）のＡＤＣをさらに備え、
第３ないし第Ｎのアナログ信号を受信する工程と、
前記第１ないし第Ｎのアナログ信号を、前記第１ないし第ＮのＡＤＣのいずれに出力するかを、前記制御信号に応じて切り替える工程と、を含む、請求項１３に記載のアナログ／デジタル変換方法。
【請求項１６】
前記第２ないし第Ｎ（Ｎ≧３）のＡＤＣは、前記第２の分解能でアナログ信号をデジタル信号に変換し、
前記第１ないし第Ｎのアナログ信号のうちのいずれか１つを前記制御信号に応じて選択する工程と、
選択した１つのアナログ信号を前記第１のＡＤＣに出力するとともに、それ以外のＮ−１個のアナログ信号をそれぞれ前記第２ないし第ＮのＡＤＣに出力する工程と、を含む、請求項１５に記載のアナログ／デジタル変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ／デジタル変換装置、半導体装置、光ディスク装置、および、アナログ／デジタル変換方法に関し、例えば、光ディスク装置に対して好適なアナログ／デジタル変換装置、アナログ／デジタル変換装置に基づいて光ディスク装置を制御する半導体装置、かかる半導体装置を備えた光ディスク装置、および、複数のアナログ信号を同時にアナログ／デジタル変換するアナログ／デジタル変換方法に関する。
【背景技術】
【０００２】
フラッシュ型アナログ／デジタル（Ａ／Ｄ：Analog/Digital）変換器は、高速なＡ／Ｄ変換ができる反面、変換ビット数が増えるに従ってＬＳＩ（Large Scale Integration）中の占有面積および消費電力が増大する。これは、変換ビット数をＮとすると、閾値レベルの異なるコンパレータが２Ｎ−１個必要であり、電力の大半がこれらのコンパレータによって消費されることに起因する。
【０００３】
特許文献１には、状況に応じてＡ／Ｄ変換器のビット精度を切り替えるスイッチ制御部を有し、低分解能でのＡ／Ｄ変換時には、不要となるコンパレータへの入力と電源供給をオフ（ＯＦＦ）とすることで、消費電力を削減する技術が記載されている。
【０００４】
また、特許文献２には、和信号（ＲＦ信号）と差信号（ウォブル信号）をプリアンプ７により選択出力してＡ／Ｄ変換する光ディスク記録再生装置が記載されている。必要に応じて、和信号と差信号を切り替えることで、Ａ／Ｄ変換器の個数を１つに削減することができる。和信号用のＡ／Ｄ変換器と差信号用のＡ／Ｄ変換器（ウォブル信号）を共通化することで、和信号用と差信号用に別個にＡ／Ｄ変換器を設けた場合と比較して、回路規模を削減することができる。
【０００５】
さらに、特許文献３には、１つのセンサが故障した場合にもう１つのセンサがバックアップできるように、互いに同一の機能を有する２つのセンサを設け、２つセンサのそれぞれから受信した２つのアナログ信号を２つのＡ／Ｄ変換器に割り付けて、２つのアナログ信号を同時にＡ／Ｄ変換することで、フェイルセーフを実現する技術が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２８８２３７号公報
【特許文献２】特開２００９−１５１８８３号公報
【特許文献３】特開２０１０−０６８４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以下の分析は、本発明者によってなされたものである。
【０００８】
特許文献１に記載されたＡ／Ｄ変換器によると、低分解能でＡ／Ｄ変換を行う場合、不要なコンパレータへの入力と電源供給をオフ（ＯＦＦ）にすることで、消費電力を削減することができる。しかしながら、低分解能でＡ／Ｄ変換を行う場合にも、コンパレータの個数自体は不変であるため、回路面積を削減することができない。
【０００９】
また、光ディスク記録再生装置では、ウォブル信号のバランス調整をデジタル化した和信号を用いて制御する場合や、既に記録済みの領域の直後に追記する場合等、ＲＦ信号とウォブル信号を同時にデジタル変換する必要がある。しかしながら、特許文献２に記載された光ディスク記録再生装置では、和信号（ＲＦ信号）と差信号（ウォブル信号）を同時にＡ／Ｄ変換することができないため、これらの場合に対応することができない。
【００１０】
ところで、光ディスク記録再生装置においては、記録または再生の動作モードに応じて、ＲＦ信号およびウォブル信号のそれぞれにおいて必要とされるデジタル信号の精度が異なる。したがって、光ディスク記録再生装置においては、複数のアナログ信号を互いに異なる分解能で同時にデジタル変換すればよい。特許文献３に記載された技術によると、複数のアナログ信号を同時にＡ／Ｄ変換することができるものの、複数のアナログ信号はいずれも同一の分解能でＡ／Ｄ変換されるため、複数のアナログ信号を互いに異なる分解能で同時にＡ／Ｄ変換することはできない。
【００１１】
そこで、複数のアナログ信号を互いに異なる分解能で同時にデジタル信号に変換するアナログ／デジタル変換装置を、少ない回路規模かつ低消費電力で実現することが課題となる。なお、その他の課題および新規な特徴は、本明細書の記載および添付図面から明らかにされる。
【課題を解決するための手段】
【００１２】
一実施の形態に係るアナログ／デジタル変換装置は、
第１の分解能でアナログ信号をデジタル信号に変換する第１のアナログ／デジタル変換器（ＡＤＣ）と、
前記第１の分解能よりも低い第２の分解能でアナログ信号をデジタル信号に変換する第２のＡＤＣと、
第１のアナログ信号および第２のアナログ信号ならびに制御信号を受信する第１の切替器と、を備え、
前記第１の切替器は、前記第１のアナログ信号および前記第２のアナログ信号を前記第１のＡＤＣおよび前記第２のＡＤＣのいずれに出力するかを、前記制御信号に応じて切り替える。
【００１３】
他の実施の形態に係るアナログ／デジタル変換方法は、
第１のアナログ／デジタル変換器（ＡＤＣ）および第２のＡＤＣを備えたアナログ／デジタル変換装置が、
第１のアナログ信号および第２のアナログ信号ならびに制御信号を受信する工程と、
前記制御信号に応じて、前記第１のアナログ信号および前記第２のアナログ信号を前記第１のＡＤＣおよび前記第２のＡＤＣのいずれに出力するかを決定する工程と、
前記決定に従って前記第１のアナログ信号および前記第２のアナログ信号の一方のアナログ信号を前記第１のＡＤＣに入力するとともに、他方のアナログ信号を前記第２のＡＤＣに入力する工程と、
前記第１のＡＤＣが第１の分解能で前記一方のアナログ信号をデジタル信号に変換する工程と、
前記第２のＡＤＣが前記第１の分解能よりも低い第２の分解能で前記他方のアナログ信号をデジタル信号に変換する工程と、を含む。
【発明の効果】
【００１４】
前記実施の形態に係るアナログ／デジタル変換装置およびアナログ／デジタル変換方法によると、複数のアナログ信号を互いに異なる分解能で同時にデジタル信号に変換するアナログ／デジタル変換装置を、少ない回路規模かつ低消費電力で実現することができる。
【図面の簡単な説明】
【００１５】
【図１】一実施形態に係るアナログ／デジタル変換装置の構成を一例として示すブロック図である。
【図２】第１の実施形態に係る光ディスク装置の構成を一例として示すブロック図である。
【図３】第１の実施形態に係る光ディスク装置の動作を一例として示すタイミング図である。
【図４】第２の実施形態に係る光ディスク装置の構成を一例として示すブロック図である。
【図５】第３の実施形態に係るアナログ／デジタル変換装置の構成を一例として示すブロック図である。
【図６】第４の実施形態に係るアナログ／デジタル変換装置の構成を一例として示すブロック図である。
【発明を実施するための形態】
【００１６】
はじめに、本発明の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。
【００１７】
図１は、一実施形態に係るアナログ／デジタル（Ａ／Ｄ）変換装置（１０）の構成を一例として示すブロック図である。図１を参照すると、Ａ／Ｄ変換装置（１０）は、第１の分解能でアナログ信号をデジタル信号に変換する第１のアナログ／デジタル変換器（ＡＤＣ）（１０３−１）と、第１の分解能よりも低い第２の分解能でアナログ信号をデジタル信号に変換する第２のＡＤＣ（１０３−２）と、第１のアナログ信号（ＲＦ＿１）および第２のアナログ信号（ＲＦ＿２）ならびに制御信号（ＲＳＥＬ）を受信し、第１のアナログ信号（ＲＦ＿１）および第２のアナログ信号（ＲＦ＿２）を第１のＡＤＣ（１０３−１）および第２のＡＤＣ（１０３−２）のいずれに出力するかを、制御信号（ＲＳＥＬ）に応じて切り替える第１の切替器（１０１）と、を備える。なお、図１においては、一例として、第１のＡＤＣ（１０３−１）の分解能を７ビットとし、第２のＡＤＣ（１０３−２）の分解能を４ビットとしたが、分解能はこれらに限定されない。
【００１８】
図１に示したＡ／Ｄ変換装置（１０）は、異なる分解能でアナログ信号をデジタル信号に変換する第１のＡＤＣ（１０３−１）および第２のＡＤＣ（１０３−２）を備える。かかるアナログ／デジタル変換装置によると、第１のアナログ信号および第２のアナログ信号の双方に対して同一の分解能の複数のＡＤＣを設けた場合と比較して、ＡＤＣ（１０３−１、１０３−２）に含まれるコンパレータの個数を削減することができる。したがって、上記一実施形態に係るＡ／Ｄ変換装置（１０）によると、複数のアナログ信号を互いに異なる分解能で同時にデジタル信号に変換するアナログ／デジタル変換装置を、少ない回路規模かつ低消費電力で実現することができる。
【００１９】
また、図１に示したＡ／Ｄ変換装置（１０）において、第１の切替器（１０１）は、第１のアナログ信号（ＲＦ＿１）および第２のアナログ信号（ＲＦ＿２）を第１のＡＤＣ（１０３−１）および第２のＡＤＣ（１０３−２）のいずれに出力するかを、制御信号（ＲＳＥＬ）に応じて切り替える。かかるＡ／Ｄ変換装置（１０）によると、ある期間において第１のアナログ信号のＡ／Ｄ変換に対して第２のアナログ信号のＡ／Ｄ変換よりも高い分解能が必要とされ、他の期間において第２のアナログ信号のＡ／Ｄ変換に対して第１のアナログ信号のＡ／Ｄ変換よりも高い分解能が必要とされる場合に、複数のアナログ信号を同時にデジタル信号に変換するＡ／Ｄ変換装置を、少ない回路規模かつ低消費電力で実現することが可能となる。
【００２０】
図１を参照すると、Ａ／Ｄ変換装置（１０）は、第１のＡＤＣ（１０３−１）から出力された第１のデジタル信号および第２のＡＤＣ（１０３−２）から出力された第２のデジタル信号、ならびに、制御信号（ＲＳＥＬ）を受信する第２の切替器（１０２）をさらに備えることが好ましい。第２の切替器（１０２）は、第１のデジタル信号および第２のデジタル信号を第１の出力経路および第２の出力経路のいずれに出力するかを、制御信号（ＲＳＥＬ）に応じて切り替える。
【００２１】
かかるＡ／Ｄ変換装置（１０）によると、第１の切替器（１０１）および第２の切替器（１０２）が、いずれも制御信号（ＲＳＥＬ）に応じて動作することで、第１の切替器（１０１）によって切り替えられた信号の経路を第２の切替器（１０２）によって元の経路に戻すことが可能となる。かかるＡ／Ｄ変換装置（１０）によると、Ａ／Ｄ変換装置（１０）が受信するアナログ信号（ＲＦ＿１、ＲＦ＿２）と、Ａ／Ｄ変換装置（１０）が出力するデジタル信号（ＤＲＦ＿１、ＤＲＦ＿２）との対応関係を保持することができる。
【００２２】
（実施形態１）
第１の実施形態に係る光ディスク装置について図面を参照して説明する。図２は、本実施形態の光ディスク装置の構成を一例として示すブロック図である。図２を参照すると、光ディスク装置は、光ディスク１に対する情報の書き込みおよび読み出しを行う装置であって、光ヘッド２、ＲＦ（Radio Frequency）アンプ３、ＡＡＦ（Anti Aliasing Filter）４、５、レーザダイオード（ＬＤ：Laser Diode）ドライバ６、アナログ／デジタル（Ａ／Ｄ）変換装置２０、リードチャネル回路１１、復調回路１２、ライトチャネル回路１７、変調回路１５、および、システムコントローラ１６を備える。
【００２３】
また、Ａ／Ｄ変換装置２０は、切替器１０１、１０２、および、ＡＤＣ１０３−１、１０３−２を備える。さらに、ライトチャネル回路１７は、ウォブル検出回路１３および逓倍ＰＬＬ（Phase Locked Loop）回路１４を備える。
【００２４】
図２において光ディスク１は、図示しないスピンドルモータにより回転制御され、光ヘッド２から光ディスク１に照射された集光ビームは、図示しないアクチュエータおよびサーボ機構により、フォーカスおよびトラック方向に正確に位置が制御される。光ディスク１からの反射光は、光学系を経由してフォトディテクタによって電気信号に変換され、ＲＦアンプ３により増幅される。これにより、光ディスク１の情報ピットの有無に応じて変化する明暗信号（和信号、ＲＦ信号）ＲＦと、半径方向に分割したディテクタの差信号（ウォブル信号）ＷＢＬが得られる。
【００２５】
光ディスク１上に形成された案内溝は、トラッキングサーボが追従できない周波数で半径方向に蛇行している。この蛇行成分は大部分において単一周波数であるが、部分的に位相変調や振幅変調により物理アドレスが埋め込まれる。この蛇行成分は、ウォブル信号ＷＢＬから抽出することができる。光ディスク１に情報を記録する場合には、この物理アドレスを検出して光ディスク１上の任意の位置から情報を記録することができる。ＲＦ信号とウォブル信号ＷＢＬは、それぞれＡＡＦ（Anti Aliasing Filter）４，５により帯域制限された後、Ａ／Ｄ変換装置２０によってデジタル値に変換され、それぞれリードチャネル回路１１とウォブル検出回路１３に入力される。
【００２６】
リードチャネル回路１１は、ＲＦ信号から同期クロック信号ＲＣＬＫを抽出するリードＰＬＬ（Phase Locked Loop）手段（非図示）と、同期クロック信号ＲＣＬＫ毎にＲＦ信号を２値情報（ＲＤＡＴ）として識別するＰＲＭＬ（Partial Response Maximum Likelihood）等の信号処理手段（非図示）を有する。復調回路１２は、リードチャネル回路１１から出力された２値情報ＲＤＡＴに対して、復調処理、ＥＣＣ（Error Checking and Correcting）エラー訂正処理、およびデスクランブル処理を施し、画像情報やアプリケーションデータとして上位システムに渡す。
【００２７】
ウォブル検出回路１３は、ウォブル信号の同期クロック信号を位相同期ループ（ＰＬＬ：Phase Locked Loop）によって生成するとともに、ＡＤＩＰ（Address In Pre-groove）等の位相変調部を識別して物理アドレス情報を生成する（DVD+R/RWメディアの場合）。逓倍ＰＬＬ回路１４は、ウォブル検出回路１３によって生成された同期クロック信号を逓倍して、記録クロック信号ＷＣＬＫを生成する。
【００２８】
光ディスク１への記録情報は、スクランブル、ＥＣＣパリティー情報の付加、変調等の処理が変調回路１５により行われ、指定の物理アドレス検出タイミングで記録クロック信号ＷＣＬＫ毎に信号ＷＤＡＴとしてＬＤドライバ６に入力される。ＬＤドライバ６は、電気信号ＷＤＡＴを電流に変換し、光ヘッド２によりレーザーパワーを変調することで、光ディスク媒体上にユーザー情報が記録される。
【００２９】
システムコントローラ１６は、図示しない上位システムとのＩ／Ｆとして機能するとともに、光ディスク装置全体を制御する。
【００３０】
Ａ／Ｄ変換装置２０は、ＲＦ信号ＲＦおよびウォブル信号ＷＢＬの出力経路を切替可能な第１の切替器１０１を備える。切替器１０１の２つの出力は、それぞれ、分解能が異なる２つの単一入力Ａ／Ｄ変換器（ＡＤＣ）１０３−１、１０３−２によってデジタル値に変換される。分解能は、システム全体のスペックに応じて決定される。一例として、高分解能のＡＤＣ１０３−１を７ビットとし、低分解能のＡＤＣ１０３−２を４ビットとしてもよい。ただし、ＡＤＣ１０３−１、１０３−２の分解能は、これらに限定されない。
【００３１】
単一入力Ａ／Ｄ変換器１０３−１、１０３−２の出力は、出力経路を切替可能な第２の切替器１０２に入力され、それぞれリードチャネル回路１１とウォブル検出回路１３に入力される。第１および第２の切替器１０１、１０２は、システムコントローラ１６から出力された制御信号ＲＳＥＬに応じてＲＦ信号ＲＦおよびウォブル信号ＷＢＬの出力経路を制御し、ＲＦ信号ＲＦを高分解能とするとともにウォブル信号ＷＢＬを低分解能とするか、ＲＦ信号ＲＦを低分解能とするとともにウォブル信号ＷＢＬを高分解能とするかを切り替える。なお、ＡＤＣ１０３−１、１０３−２に対して、パワーセーブ制御を行うようにしてもよい。ＡＤＣ１０３−１、１０３−２のサンプリングクロック信号は図示していないが、別個のサンプリングクロック信号を用いる場合には、ＡＤＣ１０３−１とＡＤＣ１０３−２との間でレイテンシが異なるため、第１の切替器１０１用の制御信号ＲＳＥＬと、第２の切替器１０２用の制御信号ＲＳＥＬを異なるタイミングで制御する。
【００３２】
次に、図３を参照して、本実施形態の光ディスク装置の動作について説明する。図３は、制御信号ＲＳＥＬの切り替えのタイミングを例示する。光ディスク１上の情報マークの検出を行う再生時には、ＲＦ信号ＲＦを高分解能（例えば、７ビット）でＡ／Ｄ変換することで再生マージンを確保する。このとき、ウォブル信号ＷＢＬは、ウォブルＰＬＬの位相同期ができる程度の低分解能（例えば、４ビット）でＡ／Ｄ変換する。なお、再生に続いて記録動作を行う必要がない場合、低分解能のＡＤＣ１０３−２に対するパワーセーブを行ってもよい。
【００３３】
一方、情報を記録する場合には、記録開始位置を特定するために物理アドレスを識別するが必要があり、また、安定な記録クロック信号ＷＣＬＫを生成するためにウォブル信号ＷＢＬを高分解能でＡ／Ｄ変換する必要がある。そこで、光ディスク１への情報記録を開始する前に、制御信号ＲＳＥＬによってウォブル信号ＷＢＬを高分解能のＡＤＣ１０３−１に切り替える。このとき、ＲＦ信号ＲＦの出力先を低分解能のＡＤＣ１０３−２に切り替えてもよいし、ＡＤＣ１０３−２をパワーセーブしてもよい。ただし、デジタル化したＲＦ信号（和信号）ＲＦからウォブル信号（差信号）ＷＢＬのゲインバランスを制御する場合には、記録動作中においても、ＲＦ信号ＲＦを低分解能でＡ／Ｄ変換する必要がある。
【００３４】
このように、光ディスク装置の動作状況（例えば、再生モード、記録モード）に応じて、ＲＦ信号ＲＦとウォブル信号ＷＢＬとの間で必要とされる信号の精度が入れ替わることを利用して、状況に応じて高分解能のＡＤＣ１０３−１と低分解能のＡＤＣ１０３−２の入出力経路を切り替えることにより、高分解能のＡＤＣを２つ設けた場合と比較して、光ディスク装置のシステム性能を低下させることなく、消費電力および回路規模を削減することが可能となる。
【００３５】
本実施形態の光ディスク装置では、分解能の異なる２個のＡＤＣ１０３−１、１０３−２の前後に、ＡＤＣ１０３−１、１０３−２への入力信号の経路を切り替える切替器１０１と、ＡＤＣ１０３−１、１０３−２からの出力信号の経路を切り替える切替器１０２を設け、制御信号ＲＳＥＬによって切替器１０１、１０２を制御する。また、切替器１０１にはＲＦ信号ＲＦおよびウォブル信号ＷＢＬを入力し、光ディスク装置の動作モードに応じて制御信号ＲＳＥＬによりデジタル化したＲＦ信号とウォブル信号の分解能を切り替える。
【００３６】
このとき、ＲＦ信号ＲＦおよびウォブル信号ＷＢＬの２つの信号を同時にデジタル化することができ、再生時にはＲＦ信号ＲＦの分解能を上げ、記録時／アドレス認識時にはウォブル信号ＷＢＬの分解能を上げることができる。したがって、本実施形態の光ディスク装置によると、光ディスク装置としてのパフォーマンスを低下させることなく、２個のＡＤＣ１０３−１、１０３−２の消費電力および回路量を削減することが可能となる。
【００３７】
（実施形態２）
第２の実施形態に係る光ディスク装置について、図面を参照して説明する。
【００３８】
切替器１０１と、ＡＤＣ１０３−１、１０３−２のアナログ経路中またはＡＤＣ１０３−１、１０３−２のパイプライン遅延数差により、ＡＤＣ１０３−１から出力されるデジタル信号とＡＤＣ１０３−２から出力されるデジタル信号との間で遅延量の差が生じる可能性がある。遅延量の差は、特に高倍速の記録再生時に顕著となり、制御信号ＲＳＥＬを切り替えた直後に位相が回転し、ＡＤＩＰの認識不良、記録タイミングずれ等が生じるおそれがある。本実施形態では、予めキャリブレーションを行うことにより、上述の信号間の遅延量の差を補償する。
【００３９】
図４は、本実施形態の光ディスク装置の構成を一例として示すブロック図である。図４を参照すると、本実施形態の光ディスク装置は、第１の実施形態に係る光ディスク装置（図２）におけるアナログ／デジタル（Ａ／Ｄ）変換装置２０を、Ａ／Ｄ変換装置３０に変更した構成を有する。Ａ／Ｄ変換装置３０は、Ａ／Ｄ変換装置２０（図２）に対して、さらに、遅延補正回路１０９および遅延量検出回路１１０を追加した構成を有する。
【００４０】
遅延補正回路１０９は、アナログ／デジタル変換器（ＡＤＣ）１０３−１から出力された第１のデジタル信号およびＡＤＣ１０３−２から出力された第２のデジタル信号を受信し、第１のデジタル信号の遅延量と第２のデジタル信号の遅延量との差が小さくなるように、第１のデジタル信号および第２のデジタル信号の遅延量を調整して切替器１０２に出力する。
【００４１】
遅延量検出回路１１０は、遅延補正回路１０９から出力された、遅延量補正後の第１のデジタル信号および第２のデジタル信号を受信し、両信号の間の遅延量の差を検出するとともに、検出した遅延量の差を遅延量補正回路１０９にフィードバックする。
【００４２】
遅延補正回路１０９は、例えば、ＦＩＦＯ（First-In First-Out）構成としてもよい。ただし、より高精度な補正を行うためには、遅延補正回路１０９をデジタル補間器により構成し、リサンプリングを行うことが好ましい。また、遅延量検出回路１１０は、相関器により構成して、２つの入力信号間の位相ずれを検出するようにしてもよい。
【００４３】
チャンネル間の遅延量のキャリブレーションは、システムＬＳＩの出荷時に行い、補正量をフラッシュメモリ等に書き込んでおくか、または、光ディスク装置の電源投入時に毎回行うようにしてもよい。キャリブレーションは、例えば、次のようにして行ってもよい。光ディスク１からのＲＦ信号ＲＦを切替器１０１に入力して２つのＡＤＣ１０３−１、１０３−２に同時に出力する特殊モードに切換え、同一信号に対する低分解能と高分解能のＡ／Ｄ変換結果を得る。次に、遅延補正回路１０９により遅延量を変更しつつ、遅延量検出回路１１０にて遅延量を検出し、遅延量の差が最も小さくなる遅延量に設定する。なお、２信号の間における、振幅量およびＤＣレベルのズレも併せて補正するようにしてもよい。
【００４４】
本実施形態の光ディスク装置に設けられたＡ／Ｄ変換装置３０によると、ＡＤＣ１０３−１から出力されるデジタル信号とＡＤＣ１０３−２から出力されるデジタル信号との間に生じた遅延量の差を補償することが可能となる。
【００４５】
また、本実施形態の光ディスク装置によると、遅延量の差を補正することにより、製造時のばらつき等によるチャンネル切替時の位相回り等を補償することができ、高倍速時にも安定した動作を確保することができる。
【００４６】
（実施形態３）
第３の実施形態に係るアナログ／デジタル（Ａ／Ｄ）変換装置について、図面を参照して説明する。図５は、本実施形態のＡ／Ｄ変換装置４０の構成を一例として示すブロック図である。図５を参照すると、Ａ／Ｄ変換装置４０は、切替器１０１、１０２、コンパレータ群１０５、１０６、および、エンコーダ１０７、１０８を備える。
【００４７】
図５を参照すると、第１のＡＤＣは、コンパレータ群１０５とエンコーダ１０７を備える。一方、第２のＡＤＣは、コンパレータ群１０６とエンコーダ１０８を備える。第１のＡＤＣは、複数のコンパレータの一部であるコンパレータ群１０５と、コンパレータ群１０５から出力された信号を符号化してデジタル信号を生成する第１のエンコーダ１０７とに基づいて、第１の分解能でアナログ信号をデジタル信号に変換する。一方、第２のＡＤＣは、上記複数のコンパレータの残部であるコンパレータ群１０６と、コンパレータ１０６から出力された信号を符号化してデジタル信号を生成するエンコーダ１０８とに基づいて、第２の分解能でアナログ信号をデジタル信号に変換する。
【００４８】
第１の切替器１０１は、第１のアナログ信号および第２のアナログ信号の振幅を調整して、コンパレータ群１０５およびコンパレータ群１０６の一方および他方に出力する。
【００４９】
本実施形態では、例えば、単一入力の７ビットＡＤＣのリーソースを最大限に活用して１２７（＝２７−１）個のコンパレータを、１１２個のコンパレータから成る第１のコンパレータ群１０５と１５個のコンパレータから成る第２のコンパレータ群１０６に分割し、それぞれ切替器１０１を通して別々の入力を可能とする。エンコーダも２系統用意して、第２の切替器１０２で出力経路を選択できるようする。
【００５０】
本実施形態のＡ／Ｄ変換装置４０によると、アナログ信号ＲＦ＿１およびアナログ信号ＲＦ＿２を、それぞれ、７ビット（１２７個のコンパレータを使用した場合）のデジタル信号に異なるタイミングで変換することができ、６．８（＝ｌｏｇ２１１２）ビットのデジタル信号と４ビットのデジタル信号に同時に変換することもできる。また、本実施形態のＡ／Ｄ変換装置によると、切替時のチャンネル間遅延量を小さくすることができる。
【００５１】
（実施形態４）
第４の実施形態に係るアナログ／デジタル（Ａ／Ｄ）変換装置について、図面を参照して説明する。上記の第１ないし第３の実施形態では、異なる分解能で同時に２つのアナログ信号をＡ／Ｄ変換する場合について説明した。本実施形態では、異なる分解能で同時に３つ以上のＮ個のアナログ信号をＡ／Ｄ変換する。ここで、複数のアナログ／デジタル変換器（ＡＤＣ）の間で、Ａ／Ｄ変換の分解能を互いに異なる分解能としてもよいし、一部のＡＤＣの間では同一の分解能としてもよい。
【００５２】
図６を参照すると、Ａ／Ｄ変換装置５０は、図１に示したＡ／Ｄ変換装置１０に対して、さらに、ＡＤＣ１０３−１の分解能よりも低い分解能でアナログ信号をデジタル信号に変換する第３のＡＤＣ１０３−３ないし第Ｎ（Ｎ≧３）のＡＤＣ１０３−Ｎをさらに備える。第１の切替器１０１は、第３のアナログ信号ＲＦ＿３〜第Ｎのアナログ信号ＲＦ＿Ｎをさらに受信するとともに、第１のアナログ信号ＲＦ＿１〜第Ｎのアナログ信号ＲＦ＿Ｎを、第１のＡＤＣ１０３＿１〜第ＮのＡＤＣ１０３＿Ｎのいずれに出力するかを、制御信号ＲＳＥＬに応じて切り替える。
【００５３】
ここで、第２のＡＤＣ１０３＿２ないし第ＮのＡＤＣ１０３＿Ｎは、いずれも、第１のＡＤＣ１０３＿１の分解能よりも低い同一の分解能でアナログ信号をデジタル信号に変換するようにしてもよい。このとき、第１の切替器１０１は、第１のアナログ信号ＲＦ＿１ないし第Ｎのアナログ信号ＲＦ＿Ｎのうちのいずれか１つを制御信号ＲＳＥＬに応じて選択し、選択した１つのアナログ信号を第１のＡＤＣ１０３＿１に出力するとともに、それ以外のＮ−１個のアナログ信号をそれぞれ第２のＡＤＣ１０３＿２ないし第ＮのＡＤＣ１０３＿Ｎに出力すればよい。
【００５４】
本実施形態に係るＡ／Ｄ変換装置５０によると、３つ以上の複数のアナログ信号を、異なる分解能で同時にＡ／Ｄ変換することが可能となる。
【００５５】
本実施形態に係るＡ／Ｄ変換装置５０は、一例として、次のような場合に適用することができる。特許文献３に記載された、内燃機関の制御装置においては、平常時に使用するセンサと故障時のバックアップ用のセンサとの間で分解能を同一としている。しかし、センサ自体が異常かどうかを判定するには、高い分解能は必要とされない。そこで、平常時の制御のために高分解能のＡＤＣを１つだけ設け、センサの異常監視のために低分解能の複数のＡＤＣを設けることが考えられる。この場合、高分解能のＡＤＣの出力結果と、低分解能のＡＤＣの出力結果との間に大きな差がある場合には、センサが故障したものと判断して、高分解能のＡＤＣへの入力信号を別のセンサに切り替えることができる。
【００５６】
本発明に係るアナログ／デジタル変換装置は、光ディスク装置に対して好適に適用することができる。また、本発明に係るアナログ／デジタル変換装置は、光ディスク以外の記録媒体を通して情報を記録再生する情報記録再生装置や、内燃機関の制御装置にも適用でき、さらに、２種類以上の高周波アナログ信号を同時にデジタル処理する必要がある通信分野にも適用することができる。
【００５７】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００５８】
１    光ディスク
２    光ヘッド
３    ＲＦアンプ
４、５    ＡＡＦ
６    ＬＤドライバ
１０、２０、３０、４０、５０    アナログ／デジタル（Ａ／Ｄ）変換装置
１１    リードチャネル回路
１２    復調回路
１３    ウォブル検出回路
１４    逓倍ＰＬＬ回路
１５    変調回路
１６    システムコントローラ
１７    ライトチャネル回路
１０１、１０２    切替器
１０３−１〜１０３−Ｎ    アナログ／デジタル変換器（ＡＤＣ）
１０５、１０６    コンパレータ群
１０７、１０８    エンコーダ（Encoder）
１０９    遅延補正回路
１１０    遅延量検出回路
ＤＲＦ＿１〜ＤＲＦ＿Ｎ    デジタル信号
ＲＣＬＫ    同期クロック信号
ＲＤＡＴ    ２値情報
ＲＦ    和信号（ＲＦ信号、明暗信号）
ＲＦ＿１〜ＲＦ＿Ｎ    アナログ信号
ＲＳＥＬ    制御信号
ＷＢＬ    差信号（ウォブル信号）
ＷＣＬＫ    記録クロック信号
【図１】
2013239838.tif 000003
【図２】
2013239838.tif 000004
【図３】
2013239838.tif 000005
【図４】
2013239838.tif 000006
【図５】
2013239838.tif 000007
【図６】
2013239838.tif 000008