(57)【要約】【課題】着脱可能な静電気対策用部材を用いずに、静電気障害を防止できる半導体装置を提供する。【解決手段】ＩＧＢＴチップ４のゲート端子とエミッタ端子である一対の外部導出端子１３，１４間を接続する静電対策用部材であるチップ抵抗器１６を樹脂ケース１５内に設けることで、着脱可能で樹脂ケース１５外に装着される静電気対策部材であるＩＣフォームを用いずに、保管・出荷工程で発生する静電気障害を防止することができる。【選択図】図１
2013239697.tif 000002
【特許請求の範囲】
【請求項１】
放熱ベースと、該放熱ベース上に載置される導電パターン薄膜付絶縁基板と、主電極およびゲート電極を有し、該導電パターン薄膜付絶縁基板上に載置される半導体チップと、前記放熱ベースに載置され前記半導体チップを覆うケースと、該ケース内部から該ケースを貫通して該ケース外部に導出され、前記主電極および前記ゲート電極に制御信号が入力される一対の第１外部導出端子および第２外部導出端子と、一対の第１端子および第２端子を備える静電気対策用部材と、を備え、前記静電気対策用部材は前記ケース内に設置され、前記第１端子は前記第１外部導出端子と、前記第２端子は前記第２外部導出端子と電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記導電パターン薄膜付絶縁基板は、第１導電パターン薄膜および第２導電パターン薄膜を備え、前記半導体チップは、前記第１導電パターン薄膜上に載置され、前記第１端子は、前記第２導電パターン薄膜上に載置され、該第２導電パターン薄膜は前記主電極および前記第１外部導出端子と、前記第２端子は前記ゲート電極および前記第２外部導出端子と、電気的に接続されていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記第１端子は、前記主電極に載置され、前記第２端子は前記ゲート電極と、前記主電極は前記第１外部導出端子と、前記第２端子もしくは前記ゲート電極は前記第２外部導出端子と、電気的に接続されていることを特徴とする、請求項１に記載の半導体装置。
【請求項４】
前記第１端子は、前記ゲート電極に載置され、前記主電極は前記第２端子および前記第１外部導出端子と、前記ゲート電極は前記第２外部導出端子と、電気的に接続されていることを特徴とする、請求項１に記載の半導体装置。
【請求項５】
前記第１端子は、前記ゲート電極に載置され、前記第２端子は、前記主電極に載置され、前記ゲート電極は前記第２外部導出端子と、前記主電極は前記第１外部導出端子と、電気的に接続されていることを特徴とする、請求項１に記載の半導体装置。
【請求項６】
前記静電気対策用部材は、前記ケースを構成する部材の内部に設置され、前記第１端子は前記第１外部導出端子と、前記第２端子は前記第２外部導出端子と、前記ケースを構成する部材の内部で電気的に接続されていることを特徴とする、請求項１に記載の半導体装置。
【請求項７】
前記静電気対策用部材が、抵抗体であることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記抵抗体が、表面実装用のチップ抵抗器であることを特徴する請求項７に記載の半導体装置。
【請求項９】
前記抵抗体の抵抗値が５ｋΩ以上で、５００ｋΩ以下であることを特徴とする請求項７または８に記載の半導体装置。
【請求項１０】
前記抵抗体の抵抗値が１０ｋΩ以上で、１００ｋΩ以下であることを特徴とする請求項７または８に記載の半導体装置。
【請求項１１】
前記ケースを構成する部材が、樹脂であることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）のゲート・エミッタ間やパワーＭＯＳＦＥＴのゲート・ソース間に静電気対策用抵抗を挿入した半導体装置に関する。
【背景技術】
【０００２】
ＩＧＢＴやパワーＭＯＳＦＥＴなどのＭＯＳ構造を有する半導体チップを搭載した半導体装置は、装置の出荷試験終了後、保管し出荷することになるが、この保管中と出荷工程での梱包などの人的作業で発生する静電気が半導体チップのゲートに印加される場合がある。その静電気の電圧が高い場合にはゲート絶縁膜を破壊してゲートショートを引き起こす。それを防止するために、保管・出荷工程ではＩＧＢＴのゲート端子とエミッタ端子間やパワーＭＯＳＦＥＴのゲート端子とソース端子間を静電気対策用部材で接続する。この静電気対策用部材として、ＩＣフォームという１ＭΩ／□程度の抵抗を有するウレタンシートを用いることが多い。また、静電気対策用部材としては、ＩＣフォームの他に数Ω程度の抵抗を有する導電性銅箔の粘着テープ、素子を入れる静電対策袋および端子間を短絡する銅バーなどがある。これらの静電気対策用部材は着脱可能であり、顧客に半導体装置が渡ってからこれらの部材は取り外され廃棄処分される。
【０００３】
図８は、静電気対策用部材を外部に取り付けた半導体装置６００のパッケージ６００ａと回路を示し、同図（ａ）はパッケージ６００ａの要部平面図、同図（ｂ）は半導体装置６００の回路図である。ここでは半導体装置６００としてＩＧＢＴモジュールを例に挙げた。尚、パッケージ６００ａは樹脂ケース６１５および外部導出端子６１０〜６１４などで構成される。
【０００４】
樹脂ケース６１５の上部には、ゲート端子Ｇ１，Ｇ２、コレクタ端子Ｃ１、エミッタ・コレクタ端子Ｃ２Ｅ１およびエミッタＥ２と接続するエミッタ補助端子Ｅ１，Ｅ２（エミッタ端子と同一符号を用いる）などの外部導出端子６１０〜６１４が導出されている。半導体装置動作時の制御信号はゲート端子Ｇ１，Ｇ２とエミッタ補助端子Ｅ１，Ｅ２に入力される。このゲート端子Ｇ１，Ｇ２とエミッタ補助端子Ｅ１，Ｅ２間には、保管・出荷工程において静電気対策のためにＩＣフォーム６１６などの静電気対策用部材が配置され、抵抗体であるＩＣフォーム６１６を介してゲート端子Ｇ１，Ｇ２とエミッタ補助端子間Ｅ１，Ｅ２は接続されている。
【０００５】
このＩＣフォーム６１６で、ゲート端子Ｇ１，Ｇ２となる外部導出端子６１３とエミッタ補助端子Ｅ１，Ｅ２となる外部導出端子６１４を接続すると、同図（ｂ）で示すように両外部導出端子６１３，６１４間は例えば数１００ｋΩ程度の抵抗６１６ａを介して接続される。このＩＣフォーム６１６をＩＧＢＴ６０４，６０７の外部導出端子６１３，６１４に装着することで、保管・出荷工程での梱包などの人的作業で発生する静電気障害を防止することができる。
【０００６】
また、特許文献１では、モジュールのゲート端子とソース端子のいずれか一方を弾性部材で構成し、その弾性力で両端子を接触させ短絡するようにして静電気の印加によるゲートショートを防止している。またモジュールを使用するときにはファストン端子の絶縁被膜で絶縁して機能を発揮できるようにして、モジュールの静電気破壊を防止することが記載されている。
【０００７】
また、特許文献２では、半導体装置の外装ケースの上面に備えたコネクタ接続用ファストン端子としてなるゲート・エミッタ端子に対し、常時は双方の端子間を短絡し、該端子へのコネクタ差込みに応動して短絡状態を解除する可動接触式の短絡バーを架設して構成するものが記載されている。
また、特許文献３では、プリント基板の回路パターンに半導体素子の静電気破壊を防止する保護用の抵抗器を取り付けてから、前記回路パターンに前記半導体素子を取り付けることが記載されている。
【０００８】
また、非特許文献１では、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）のゲート・エミッタ間に１０ｋΩ程度の抵抗を接続して、ゲート回路が故障したときにゲートがオープン状態で主回路に電圧が印加されてもＩＧＢＴが故障しないようにすることが記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１−２６８１６０号公報
【特許文献２】特開平８−３２０２２号公報
【特許文献３】特開平１１−３４０４１２号公報
【非特許文献】
【００１０】
【非特許文献１】富士  ＩＧＢＴモジュール  アプリケーションマニュアル、Ｒｈ９８４、富士電機デバイステクノロジー株式会社、  ２００４年２月
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、前記のＩＣフォーム６１６を保管・出荷工程での静電気対策用部材として用いた場合は、長期にわたる保管の際にＩＣフォーム６１６は経時変化を起こして外部導出端子６１３，６１４から外れやすくなる。またＩＣフォーム６１６は弾性体であるので、端子配列や端子形状によっては変形して装着することになり、装着しづらいという問題も発生する。
【００１２】
また、前記したＩＣフォーム６１６などの着脱可能な静電気対策用部材は、半導体装置使用時には顧客側で取り外され、廃棄処分されるので、環境負荷の観点から好ましくない。
また、特許文献１〜特許文献３、非特許文献１では、静電気対策をケース外で行なっており、ケース内に静電気対策用部材を取り付けることについては記載されていない。
また、パワーＩＣ（集積回路）などで、半導体チップ上にポリシリコン抵抗などを形成したり、ケース内に抵抗体を設けたりした例はある。しかし、ケース内でゲートとエミッタ（またはソース）間を静電気対策用部材（例えば、大きな抵抗値を有する抵抗体）で接続し、静電気障害を防止した半導体装置について示唆する文献は見当たらない。
この発明の目的は、前記の課題を解決して、着脱可能な静電気対策用部材を用いることなく、静電気障害を防止できる半導体装置を提供することにある。
【課題を解決するための手段】
【００１３】
前記の目的を達成するために、この発明の一態様では、放熱ベースと、該放熱ベース上に載置される導電パターン薄膜付絶縁基板と、主電極およびゲート電極を有し、該導電パターン薄膜付絶縁基板上に載置される半導体チップと、前記放熱ベースに載置され前記半導体チップを覆うケースと、該ケース内部から該ケースを貫通して該ケース外部に導出され、前記主電極および前記ゲート電極に制御信号が入力される一対の第１外部導出端子および第２外部導出端子と、一対の第１端子および第２端子を備える静電気対策用部材と、を備え、前記静電気対策用部材は前記ケース内に設置され、前記第１端子は前記第１外部導出端子と、前記第２端子は前記第２外部導出端子と電気的に接続されている構成とする。
【発明の効果】
【００１４】
上記の手段によれば、ＭＯＳ構造を有する半導体チップを搭載する半導体装置において、制御信号が入力される一対の外部導出端子（ゲート端子とエミッタ端子もしくはゲート端子とソース端子）の間を、電気的に接続する一対の端子を備える静電気対策用部材をケース内に設けることで、着脱可能でケース外に装着される静電気対策用部材を用いることなく、保管・出荷工程で発生する静電気障害を防止することができる。
このことから、静電気対策用部材の誤脱落による静電気障害を防止できるとともに、静電気対策用部材の取り付けが不要となるため、半導体装置製造の簡素化が可能となる。さらに従来、装置使用時には廃棄されていた着脱可能な静電気対策用部材が不要になることから、環境負荷の低減にも寄与することができる。
【図面の簡単な説明】
【００１５】
【図１】この発明の第１実施例に係る半導体装置１００の概略の構成図であり、（ａ）は模式的な断面図、（ｂ）は部分的な平面図である。
【図２】半導体装置１００のパッケージ１００ａの要部平面図である。
【図３】半導体装置１００の回路図である。
【図４】この発明の第２実施例に係る半導体装置２００の要部平面図である。
【図５】この発明の第３実施例に係る半導体装置３００の要部平面図である。
【図６】この発明の第４実施例に係る半導体装置４００の要部平面図である。
【図７】この発明の第５実施例に係る半導体装置５００のパッケージ５００ａと断面図を示し、（ａ）はパッケージ５００ａの要部平面図、（ｂ）はパッケージ６００ａの要部断面図である。
【図８】静電気対策用部材を外部に取り付けた半導体装置６００のパッケージ６００ａと回路を示し、（ａ）はパッケージ６００ａの要部平面図、（ｂ）は半導体装置６００の回路図である。
【発明を実施するための形態】
【００１６】
本発明の実施の形態を以下の実施例で説明する。
＜実施例１＞
図１は、この発明の第１実施例に係る半導体装置１００の概略の構成図であり、同図（ａ）は模式的な断面図、同図（ｂ）は部分的な平面図である。ここで半導体装置１００は、２ｉｎ１のＩＧＢＴモジュールを例にあげている。
【００１７】
図２および図３は、半導体装置１００のパッケージ１００ａと回路を示し、図２はパッケージ１００ａの要部平面図、図３は半導体装置１００の回路図である。図２において、パッケージ１００ａは樹脂ケース１５および外部導出端子１０〜１４で構成されている。また、図３は２ｉｎ１のＩＧＢＴモジュールの回路図であり、ＩＧＢＴチップ４とＦＷＤ（フリー・ホイーリング・ダイオード）チップ４ａが逆並列接続された回路と、ＩＧＢＴチップ７とＦＷＤ（フリー・ホイーリング・ダイオード）チップ７ａが逆並列接続された回路が２直列に接続されて、インバータ回路の１相分が構成されている。
ＩＧＢＴチップ４およびＩＧＢＴチップ７は、ＭＯＳ構造を有する公知の半導体チップである。ＩＧＢＴチップ４は表（おもて）面にエミッタ電極５およびゲート電極６を、裏面にコレクタ電極（図示せず）を備える。ゲート電極６はＭＯＳ構造を構成している。ＩＧＢＴチップ７も同様にエミッタ電極８、ゲート電極９およびコレクタ電極（図示せず）を備える。
【００１８】
図１において、放熱ベース板１上に導電パターン薄膜付絶縁基板２が載置され、導電パターン薄膜付絶縁基板２を構成する導電パターン薄膜３ａ上にＩＧＢＴチップ４が、導電パターン薄膜３ｃ上に静電気対策用部材としてチップ抵抗器１６が、それぞれ載置されている。導電パターン薄膜付絶縁基板２は複数領域のパターンを構成する導電バターン薄膜３ａ〜３ｆを備える。チップ抵抗器１６は一対の端子を備える。ＩＧＢＴチップ４のエミッタ電極５と、導電パターン薄膜３ｅは、ボンディングワイヤ２６で接続されている。  
【００１９】
ＩＧＢＴチップ４のゲート電極６と、チップ抵抗器１６の一方の端子は、ボンディングワイヤ２１で接続されている。チップ抵抗器１６の他方の端子が載置されている導電パターン薄膜３ｃと、ＩＧＢＴチップ４のエミッタ電極５は、ボンディングワイヤ２３で接続されている。導電パターン薄膜３ｆには、エミッタ端子Ｅ２となる外部導出端子１１が載置されている。チップ抵抗器１６の一方の端子と、ゲート端子Ｇ１となる外部導出端子１３は、ボンディングワイヤ２２で接続されている。ＩＧＢＴチップ４のコレクタ電極が載置されている導電パターン薄膜３ａと、コレクタ端子Ｃ１となる外部導出端子１０が載置されている導電パターン薄膜３ｂは、ボンディングワイヤ２５で接続されている。半導体チップ４は樹脂ケース１５で覆われ、樹脂ケース１５の下部は放熱ベース板１に固着されている。ここで、前記の外部導出端子１０，１１，１２は主端子であり，外部導出端子１３，１４は制御信号が入力される一対の端子である。これらの外部導出端子１０〜１４の先端は樹脂ケース１５の上面に導出されている。また、樹脂ケース１５の下側からは放熱ベース板１が露出されている。前記のボンディングワイヤ２３はボンディングワイヤ２３ａのように配置される場合もある。
【００２０】
ＩＧＢＴチップ４に加えて、半導体装置１００はＩＧＢＴチップ７を備える。ＩＢＧＴチップ７は、導電パターン薄膜付絶縁基板２を構成する導電パターン薄膜３ｄ上に載置されていて、エミッタ電極８およびゲート電極９を備える。エミッタ電極８、ゲート電極９、エミッタ補助端子Ｅ２としての外部導出端子１４およびゲート端子Ｇ２としての外部導出端子１３の間には同様にチップ抵抗器１６が接続されている。
【００２１】
前記の静電気対策用部材であるチップ抵抗器１６は、表面実装でよく用いられチップ抵抗または抵抗チップなどとも称される。このチップ抵抗器は、例えば、極めて比抵抗の高い半導体ウェハ（例えば、シリコンウエハ）に不純物原子を拡散して所望の抵抗値にする。その後半導体ウェハの両面にＡｌ−Ｓｉ（少量のシリコンを添加したアルミニウム）などの導電膜を蒸着などの処理をして一対の端子を形成し、半導体ウェハをダイシングカッターで切断しチップ化して製造される。このチップ抵抗器１６は半導体を用いた抵抗体である。また、チップ抵抗器１６には、半導体以外の金属系や炭素系などの材質を用いたものもある。その抵抗範囲は１０Ω程度からＭΩのオーダーまで実用化されている。
チップ抵抗器１６の抵抗値は、５ｋΩ〜５００ｋΩであり、好ましくは１０ｋΩ〜１００ｋΩとする。抵抗値が５００ｋΩを超えると、保管・出荷工程で発生する静電気で流れる電流によるチップ抵抗器１６の電圧降下が大きくなる。この電圧降下がＩＧＢＴチップ４のゲート絶縁膜の絶縁破壊電圧を超えるほど大きくなるとゲート絶縁膜が絶縁破壊される。その結果、ゲートショートが発生するので好ましくない。
【００２２】
一方、５ｋΩ未満では、チップ抵抗器１６を通して流れる電流が大きくなり、図示しないゲート駆動回路の消費電力が増大して好ましくない。また、ＩＧＢＴチップ４を駆動する場合にゲート信号の電圧が推奨ゲート抵抗とチップ抵抗器１６で分圧されて低くなり、ＩＧＢＴチップ４が誤動作する場合も生ずる。
つまり、チップ抵抗器１６の抵抗値が大きい方の値（５００ｋΩ）は、静電気障害を防止するために必要とする抵抗値の最大値である。一方、チップ抵抗器１６の抵抗値の小さい方の値（５ｋΩ）は、ＩＧＢＴを正常に動作させるために必要とする抵抗値の最小値である。
【００２３】
前記のチップ抵抗器１６の抵抗値は、ＩＧＢＴチップ４のゲート端子Ｇ１，Ｇ２に直列に挿入されている推奨ゲート抵抗の１０００倍程度に設定するとよい。
このチップ抵抗器１６を樹脂ケース１５内に設けることで、樹脂ケース１５の外に露出したゲート端子Ｇ１である外部導出端子１３とエミッタ補助端子Ｅ１である外部導出端子１４の間に設置される着脱可能な従来の静電気対策用部材は不要となる。そのため、この半導体装置１００は環境負荷の小さい半導体装置ということになる。
また、この半導体装置１００では保管・出荷工程で着脱可能な従来の静電気対策用部材の装着は不要となり、半導体装置１００の取り扱いが簡素化できる。また、従来のように、着脱可能な静電気対策用部材（ＩＣフォームなど）が保管・出荷工程で端子１３，１４から外れて静電気障害を引き起こすということも無くなり、保管・出荷工程で発生する静電気障害を確実に防止することができる。
【００２４】
尚、ここでは静電気対策用部材としてチップ抵抗器１６を例に挙げて説明したが、これに限るものではなく、金属皮膜抵抗などの抵抗体を用いても構わない。
また、前記のボンディングワイヤをリードフレームなどの導電板に換える場合もある。
【００２５】
＜実施例２＞
図４は、この発明の第２実施例に係る半導体装置２００の要部平面図である。図４は図１（ｂ）に相当する図である。以下、半導体装置１００と異なる点を説明し、共通する構成については省略する。
【００２６】
前記の半導体装置１００との違いは、チップ抵抗器１６がＩＧＢＴチップ４上に配置されている点である。具体的には、チップ抵抗器１６の一方の端子がエミッタ電極５上に載置されることにより接続され、他方の端子がボンディングワイヤ２１，２１ａで、ゲート電極６およびゲート端子Ｇ１となる外部導出端子１３に接続されている。また、エミッタ電極５と、エミッタ補助端子Ｅ１となる外部導出端子１４は、ボンディングワイヤ２３ｂで接続されている。また、ボンディングワイヤ２３ｂはボンディングワイヤ２３ａのように配置されている場合もある。実施例２も実施例１と同様の効果が得られる。
尚、チップ抵抗器１６の他方の端子と外部導出端子１３を接続するボンディングワイヤ２１ａの代わりに外部導出端子１３とゲート電極６を点線で示すようにボンディングワイヤ２１ｃで直接接続しても構わない。
【００２７】
＜実施例３＞
図５は、この発明の第３実施例に係る半導体装置３００の要部平面図である。図５は図１（ｂ）に相当する図である。以下、半導体装置１００と異なる点を説明し、共通する構成については省略する。
半導体装置１００との違いは、チップ抵抗器１６が半導体チップ４上に配置されている点である。具体的には、チップ抵抗器１６の一方の端子はゲート電極６上に載置されることにより接続され、他方の端子はボンディングワイヤ２１ｃでエミッタ電極５に接続されている。また、ゲート電極６と、ゲート端子Ｇ１となる外部導出端子１３は、ボンディングワイヤ２１ｂで接続されている。さらにエミッタ電極５と、エミッタ補助端子Ｅ１となる外部導出端子１４は、ボンディングワイヤ２３ｂで接続されている。また、ボンディングワイヤ２３ｂはボンディングワイヤ２３ａのように配置されている場合もある。実施例３も実施例１と同様の効果が得られる。
【００２８】
＜実施例４＞
図６は、この発明の第４実施例に係る半導体装置４００の要部平面図である。図６は図１（ｂ）に相当する図である。以下、半導体装置１００と異なる点を説明し、共通する構成については省略する。
半導体装置１００との違いは、チップ抵抗器１６が半導体チップ４上に配置されている点である。具体的には、チップ抵抗器１６の両端部に一対の端子が設けられ、同端子がそれぞれゲート電極６上と、エミッタ電極５上に載置されることにより接続されている。またゲート電極６と、ゲート端子Ｇ１となる外部導出端子１３は、ボンディングワイヤ２１ｃで接続されている。さらにエミッタ電極５と、エミッタ補助端子Ｅ１となる外部導出端子１４は、ボンディングワイヤ２３ｂで接続されている。また、ボンディングワイヤ２３ｂはボンディングワイヤ２３ａのように配置されている場合もある。実施例４も実施例１と同様の効果が得られる。
【００２９】
＜実施例５＞
図７は、この発明の第５実施例に係る半導体装置５００のパッケージ５００ａとその要部断面図を示し、同図（ａ）はパッケージ５００ａの要部平面図、同図（ｂ）は（ａ）のＡ−Ａ’断面図である。以下、半導体装置１００と異なる点を説明し、共通する構成については省略する。
【００３０】
前記の半導体装置１００との違いは、チップ抵抗器１６がケース１５の枠内部に配置されている点である。具体的には、ケース１５の枠内部にあるチップ抵抗器１６の一方の端子は、ゲート端子Ｇ１となる外部導出端子１３に接続されている。また他方の端子は、エミッタ補助端子Ｅ１となる外部導出端子１４に接続されている。
また同様に、ゲート端子Ｇ２となる外部導出端子１３とエミッタ補助端子Ｅ２となる外部導出端子１４に、それぞれチップ抵抗器１６の一対の端子が接続されている。
前記半導体装置５００は、例えば樹脂で構成されるケース１５を成形する前に、チップ抵抗器１６のそれぞれの端子を外部導出端子１３及び１４に半田付けなどの手法を用いて接合し、その後外部導出端子１３、１４及びチップ抵抗器１６を金型内に組み込んでケース１５をモールド成形することにより作製することができる。実施例５も実施例１と同様の効果が得られる。
【００３１】
本実施例においてチップ抵抗器１６はケース１５の枠内部に配置されており、実施例１〜４と同じくケース内に設置されているとみなすことができる。なぜなら実施例１〜４と同様にチップ抵抗器１６は半導体装置５００の外部に露出しておらず、静電気対策部材の誤脱落による静電気障害を防止できるとともに、静電気対策用部材の取り付けが不要となるため、半導体装置製造の簡素化が可能となるからである。
【符号の説明】
【００３２】
１    放熱ベース板
２    導電パターン薄膜付絶縁基板
３ａ〜３ｆ  導電パターン薄膜
４、７  ＩＧＢＴチップ
４ａ、７ａ  ＦＷＤチップ
５、８  エミッタ電極
６、９  ゲート電極
１０    外部導出端子（Ｃ１）
１１    外部導出端子（Ｅ２）
１２    外部導出端子（Ｃ２Ｅ１）
１３    外部導出端子（ゲート端子）
１４    外部導出端子（エミッタ補助端子）
１５    樹脂ケース
１６    チップ抵抗器
２１〜２７、２１ａ〜２１ｃ、２３ａ、２３ｂ  ボンディングワイヤ
１００、２００、３００、４００、５００、６００  半導体装置
【図１】
2013239697.tif 000003
【図２】
2013239697.tif 000004
【図３】
2013239697.tif 000005
【図４】
2013239697.tif 000006
【図５】
2013239697.tif 000007
【図６】
2013239697.tif 000008
【図７】
2013239697.tif 000009
【図８】
2013239697.tif 000010