(57)【要約】【課題】コルピッツ型発振回路を用いた電圧制御発振器において、可変容量素子の非線形歪みによる位相雑音特性の劣化を抑制することができる技術を提供すること。【解決手段】２つのバリキャップダイオード１２、１３が設けられたコルピッツ型発振回路で構成したＶＣＯ回路において、共振部１と帰還部２の間にバリキャップダイオード１２をそのカソード側で帰還部２と接続するように設けると共に、バリキャップダイオード１２のカソードと帰還部２との間に逆電圧印加部３を接続して、バリキャップダイオード１２のカソードに制御電圧を印加している。またバリキャップダイオード１２のカソードと帰還部２との間にバイパス部４を接続して、インダクタ４０のインピーダンスを適切に調整することにより、バリキャップダイオード１２のカソードに印加される発振段トランジスタ２０のベース交流電圧の振幅を低減し、可変容量素子の非線形歪みを低減することができる。【選択図】図１
2013090214.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧を印加する制御電圧用の端子部と、発振用のトランジスタと、前記端子部と前記トランジスタのベースとを接続する信号路と、を備え、前記信号路に、カソードが前記端子部側となる第１のバリキャップダイオード、共振部及び直流カット用のコンデンサを前記端子部側から前記ベース側にこの順に設けたコルピッツ型発振回路を用いた電圧制御発振器において、
前記信号路における前記コンデンサと前記共振部との間から分岐した分岐路と、
この分岐路に介挿して設けられ、前記ベース側からの発振周波数帯域における高周波の振幅を小さくするためのインダクタまたは抵抗からなる振幅抑制用素子と、
前記分岐路における前記振幅抑制用素子の前記ベース側とは反対側の端部とアースとの間に設けられ、発振周波数帯域における交流電圧をアースに落とすためのコンデンサと、
前記信号路における分岐路の分岐点とアースとの間、前記信号路における前記共振部と前記分岐点との間、及び前記第１のバリキャップダイオードのカソード側とアースとの間、の少なくともいずれかに設けられ、第１のバリキャップダイオードと共に制御電圧に応じて共振点を調整するための第２のバリキャップダイオードと、を備えたことを特徴とする電圧制御発振器。
【請求項２】
前記第２のバリキャップダイオードは、前記分岐路の分岐点とアースとの間、及び前記信号路における前記共振部と前記分岐点との間の少なくとも一方に設けられ、
前記分岐路の分岐点とは反対側に、当該分岐路を介して第２のバリキャップダイオードに逆バイアス電圧を印加するための逆バイアス電圧用の端子部を設け、
前記分岐路における、交流電圧をアースに落とすためのコンデンサよりも前記逆バイアス電圧用の端子部側に、前記逆バイアス電圧調整用のインピーダンス素子を介挿したことを特徴とする請求項１記載の電圧制御発振器。
【請求項３】
前記分岐路における分岐点とは反対側は前記制御電圧用の端子部に接続され、前記制御電圧用の端子部は前記逆バイアス電圧用の端子部を兼用していることを特徴とする請求項２記載の電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コルピッツ型発振回路を用いた電圧制御発振器に関する。
【背景技術】
【０００２】
電圧制御発振器（ＶＣＯ；Voltage Controlled Oscillator）は、の性能を測る上で重要な特性の一つとして位相雑音特性が挙げられる。この位相雑音特性とは、所望の発振周波数のスペクトルピークの鋭さのことを表しており、このピークが鋭いほど望ましい位相雑音特性であると言える。この位相雑音特性の主な決定要因としては、発振段トランジスタに起因する雑音及び共振回路のＱ値などがある。
【０００３】
図６は、従来のコルピッツ型発振回路で構成したＶＣＯ回路を示し、Ｔ１はＶＣＯの電源電圧Ｖｃｃが印加される端子であり、Ｔ２はＶＣＯの発振周波数を制御する制御電圧Ｖｃｏｎｔが印加される制御電圧用の端子であり、Ｔ３はＶＣＯの発振信号の出力端子である。コンデンサ１０、インダクタ１１は、制御電圧Ｖｃｏｎｔを印加する側のインピーダンスが発振回路側に影響を及ぼさないようにするため設けられている。このコンデンサ１０は発振周波数を含めた帯域で低インピーダンスになるように静電容量が設定され、インダクタ１１は発振周波数を含めた帯域で高インピーダンスになるようにインダクタンスが設定されることにより、端子Ｔ２と発振回路の共振部１とを疎結にしている。共振部１は、バリキャップダイオード１３、１３ａ、コンデンサ１４、１７、インダクタ１５、１６で構成されており、バリキャップダイオードを２つ用いることで発振回路の可変周波数を広帯域にしている。
【０００４】
共振部１におけるバリキャップダイオード１３、１３ａ及びコンデンサ１４、１７の静電容量と、インダクタ１５、１６のインダクタンスとは、当該共振部１における共振周波数の決定因子の一つとされる。端子部Ｔ２に印加する制御電圧を変えることにより、この共振周波数を変更することができる。
【０００５】
また共振部１とトランジスタ２０のベースとの間には、コンデンサ１８が設けられており、このコンデンサ１８は直流をカットする役割を持っている。発振回路を発振させた場合、コンデンサ１４とインダクタ１５とによる共振周波数は発振周波数とほぼ同じとなるため、コンデンサ１４及びインダクタ１５のインピーダンスは高く見えている。インダクタ１６は、コンデンサ１４及びインダクタ１５の共振周波数に影響を及ぼさないように、高インピーダンスとなるように設定されている。なお、このインダクタ１６を周波数調整回路の一部として使用する場合でも、ある程度のインピーダンスが必要となる。従って、帰還部２のトランジスタ２０のベースに印加される交流電圧は、ほぼそのままバリキャップダイオード１３のアノード側に印加されることになる。
【０００６】
次に帰還部２について説明する。電源電圧用の端子部Ｔ１と接地との間にはコンデンサ２７が設けられている。また端子部Ｔ１は、インダクタ２６を介して発振段トランジスタ２０のコレクタに接続されると共に、抵抗（抵抗素子）２４を介して発振段トランジスタ２０のベースに接続されている。当該ベースは、抵抗２５を介して接地されているため、抵抗２４、２５の抵抗値を調整することにより発振段トランジスタ２０のバイアス電圧を設定することができる。発振段トランジスタ２０のエミッタは、コンデンサ２１を介して発振段トランジスタ２０のベースに接続され、またコンデンサ２２を介して接地されている。これらのコンデンサ２１、２２は分圧用コンデンサを形成しており、これらの静電容量を調整することにより、発振信号の増幅率を調整することができる。また当該エミッタは、発振出力の出力端子である端子部Ｔ３に接続されており、抵抗２３を介して接地されている。本実施形態のＶＣＯにおいて、このような構成により、共振部１及び帰還部２からなる発振ループが形成される。
【０００７】
ところでトランジスタ２０のベース交流電圧は、ほぼそのままバリキャップダイオード１３のアノード側に印加されることから、バリキャップダイオード１３のアノード側に印加される交流電圧の振幅が大きい場合がある。このためバリキャップダイオード１３に印加されるアノード−カソード間の電圧差とバリキャップダイオード１３の静電容量との線形関係が崩れて非線形歪みが生じることがある。この非線形歪みによりＶＣＯの位相雑音特性が劣化し、さらには位相雑音の温度特性が大きく変化する要因となる。
【０００８】
この対策として、狭帯域ＶＣＯの発振回路では、帰還部２のコンデンサ２１、２２夫々の静電容量を適切に調整することによりベース交流電圧の振幅を小さくする方法がある。一方広帯域ＶＣＯの発振回路では、帰還部２のコンデンサ２１、２２夫々の静電容量の調整だけでは、ベース交流電圧の振幅を可変可能な全周波数帯域において一定に小さくすることは難しく、バリキャップダイオード１３の非線形歪みによる位相雑音特性の劣化を抑制することは困難である。
【０００９】
特許文献１には、制御電圧感度を変化させるバリキャップダイオードを設けて制御電圧に対する感度を大きくして発振周波数を素早く変更することができるＶＣＯが記載されているが、本発明とは異なる。また特許文献２には、誘導性として動作するバリキャップダイオードを備え、そのインダクタンスを制御電圧により調整することで、広帯域において発振出力の出力レベルを一定に保つ発振回路が記載されているが、本発明とは異なる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１０−０６５４４４号公報
【特許文献２】特開２００３−０４６３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、このような背景の下になされたものであり、その目的はコルピッツ型発振回路を用いた電圧制御発振器において、バリキャップダイオードの非線形歪みによる位相雑音特性の劣化を抑制することができる技術を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、制御電圧を印加する制御電圧用の端子部と、発振用のトランジスタと、前記端子部と前記トランジスタのベースとを接続する信号路と、を備え、前記信号路に、カソードが前記端子部側となる第１のバリキャップダイオード、共振部及び直流カット用のコンデンサを前記端子部側から前記ベース側にこの順に設けたコルピッツ型発振回路を用いた電圧制御発振器において、
前記信号路における前記コンデンサと前記共振部との間から分岐した分岐路と、
この分岐路に介挿して設けられ、前記ベース側からの発振周波数帯域における高周波の振幅を小さくするためのインダクタまたは抵抗からなる振幅抑制用素子と、
前記分岐路における前記振幅抑制用素子の前記ベース側とは反対側の端部とアースとの間に設けられ、発振周波数帯域における交流電圧をアースに落とすためのコンデンサと、
前記信号路における分岐路の分岐点とアースとの間、前記信号路における前記共振部と前記分岐点との間、及び前記第１のバリキャップダイオードのカソード側とアースとの間、の少なくともいずれかに設けられ、第１のバリキャップダイオードと共に制御電圧に応じて共振点を調整するための第２のバリキャップダイオードと、を備えたことを特徴とする。
【００１３】
本発明の具体例を以下のように挙げておく。
ａ．  前記第２のバリキャップダイオードは、前記分岐路の分岐点とアースとの間、及び前記信号路における前記共振部と前記分岐点との間の少なくとも一方に設けられ、
前記分岐路の分岐点とは反対側に、当該分岐路を介して第２のバリキャップダイオードに逆バイアス電圧を印加するための逆バイアス電圧用の端子部を設け、
前記分岐路における、交流電圧をアースに落とすためのコンデンサよりも前記逆バイアス電圧用の端子部側に、前記逆バイアス電圧調整用のインピーダンス素子を介挿した構成。
ｂ．  前記分岐路における分岐点とは反対側は前記制御電圧用の端子部に接続され、前記制御電圧用の端子部は前記逆バイアス電圧用の端子部を兼用している構成。
【発明の効果】
【００１４】
制御電圧を印加する制御電圧用の端子部と発振用のトランジスタのベースとを接続する信号路に、カソードが前記端子部側となるバリキャップダイオードを設けたコルピッツ型発振回路において、バリキャップダイオードのアノード側に印加される高周波の振幅が大きいと、バリキャップダイオードに非線形歪みが発生する場合がある。そこで本発明では、前記信号路における前記共振部よりもトランジスタ側から分岐路を分岐させ、この分岐路に設けたインダクタまたは抵抗からなる振幅抑制用素子と、コンデンサとを介して、トランジスタ側からの高周波の一部をアースに分流させ、これによりバリキャップダイオードに加わる高周波の振幅を低減している。従って、バリキャップダイオードの非線形歪みによる位相雑音特性の劣化を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態におけるＶＣＯを示す回路図である。
【図２】前記実施形態における位相雑音特性の改善量の算出結果を示すグラフである。
【図３】前記実施形態の他の例におけるＶＣＯを示す回路図である。
【図４】前記実施形態の他の例におけるＶＣＯを示す回路図である。
【図５】前記実施形態の他の例におけるＶＣＯを示す回路図である。
【図６】従来のＶＣＯの一例を示す回路図である。
【発明を実施するための形態】
【００１６】
コルピッツ型発振回路を用いた本発明の電圧制御発振器における実施形態について説明する。図１に示すように発振回路は主に、共振部１、帰還部２、逆バイアス印加部３、バイパス部４からなる。また図１において、図６に示す回路と同等の部分については、同符号を付し、当該部分の説明を省略あるいは簡略化している。以下に図１の回路について、図６の回路と異なる点を中心に説明する。
【００１７】
制御電圧用の端子部Ｔ２とトランジスタ２０のベースとを結ぶ信号路Ｐ１において、共振部１とコンデンサ１８との間から分岐路Ｐ２が分岐している。また信号路Ｐ１における、分岐路Ｐ２の分岐点とインダクタ１５との間には、カソードがトランジスタ２０のベース側となるように第２のバリキャップダイオード１２が設けられている。第２のバリキャップダイオード１２を図１に示す位置に設けた理由は、後述のようにバイパス部４によりトランジスタ２０のベース電圧の振幅を低減させることに加えて、第２のバリキャップダイオード１２の逆バイアスにより、第１のバリキャップダイオード１３のアノードに印加される高周波の交流電圧振幅を低減させるためである。
【００１８】
分岐路Ｐ２には、インダクタ４０が介挿して設けられ、インダクタ４０における分岐路Ｐ２の分岐点とは反対側はコンデンサ４１を介して接地されている。前記インダクタ４０のインピーダンスは、前記分岐点に印加される交流電圧の振幅を小さくする値が設定される。前記インダクタ４０は、前記トランジスタ２０のベース側からの発振周波数帯域における交流電圧の振幅を小さくするための振幅抑制用素子をなすものである。前記コンデンサ４１は、発振周波数帯域における交流電圧をアースに落とすためのものであり、コンデンサ４１の静電容量は、発振回路の発振周波数を含めた帯域において低いインピーダンスとなるように設定されている。インダクタ４０及びコンデンサ４１によりバイパス部４が形成されている。
【００１９】
この例では、インダクタ４０及びコンデンサ４１の接続点はインダクタ３０を介して制御電圧用の端子部Ｔ２に接続されている。このように構成した理由は、端子部Ｔ２の制御電圧を分岐路Ｐ２を介して第２のバリキャップダイオード１２のアノード側に供給し、当該第２のバリキャップダイオード１２に対して逆バイアスを印加するためである。インダクタ３０のインダクタンスは、発振回路の発振周波数帯域において高いインピーダンスとなるように設定されている。
【００２０】
このように構成することにより、インダクタ４０のインダクタンスを調整することで、信号路Ｐ１と分岐路Ｐ２との分岐点に印加される発振段トランジスタ２０のベース交流電圧の振幅の大きさを調整することができる。
【００２１】
続いて本実施形態における作用について説明する。周波数設定用の制御電圧を端子部Ｔ２に印加すると、この制御電圧が信号路Ｐ１及び分岐路Ｐ２を介して夫々第１のバリキャップダイオード１３及び第２のバリキャップダイオード１２に逆バイアスとして印加され、これらバリキャップダイオード１３、１２が逆バイアスに対応する容量値となって、共振周波数が調整される。そしてトランジスタ２０のベースにおける交流電圧の一部は、分岐路Ｐ２のインダクタ４０及びコンデンサ４１を介してアースに落ち、また第２バリキャップダイオード１２が信号路Ｐ１に逆バイアスが加わるように配置されているので、第１のバリキャップダイオード１３のアノードに加わる交流電圧の振幅は小さくなる。このため第１のバリキャップダイオード１３における電圧と容量との線形性が保たれて位相雑音特性の改善が図られる。以下にバイパス部４を設けることによる位相雑音特性の改善効果について説明する。
【００２２】
先ずバイパス部４がない場合に第２のバリキャップダイオード１２のカソードに印加される交流電圧の振幅値をＶ０、バイパス部４を第２のバリキャップダイオード１２のカソードに接続した場合にバリキャップダイオード１２のカソードに印加される交流電圧をＶ１とし、バリキャップダイオード１２のカソードからバリキャップダイオード１２のアノード側を見たときのインピーダンスをＺＤ、バリキャップダイオード１２のカソード端子からインダクタ４０側を見たときのインピーダンスをＺＬとすると、以下の式が成り立つ。  
Ｖ１＝√｛ＺＬ／（ＺＤ＋ＺＬ）｝・Ｖ０
この式から、バイパス部４を設けることにより、バリキャップダイオード１２のカソードに印加される交流電圧の振幅値を、Ｖ０からＶ１に低減することができる。
【００２３】
バリキャップダイオードの非線形歪みでは奇数次の影響が最も大きいことを考慮して、３次歪みによる位相雑音劣化に対する改善量を算出すると、以下のようになる。なお、位相雑音改善量とは、バイパス部４を設けた場合と設けない場合の位相雑音（ｄＢ）の差の絶対値である。この値が大きいほど改善の度合が大きいことを意味する。位相雑音改善量を算出すると
３×２０ｌｏｇ（Ｖ０／Ｖ１）＝３×１０ｌｏｇ（（ＺＤ＋ＺＬ）／ＺＬ）
の改善量が見込めることになる。
【００２４】
図２に、バイパス部４を設けることによる位相雑音特性の改善効果の算出結果を示す。この図の横軸はＺＬ／ＺＤ比であり、上式で表される位相雑音改善量（ｄＢ）をプロットしている。図２より明らかなように、ＺＬ／ＺＤ比を小さくすることにより、即ちインダクタ４０のインピーダンスが低くなるように設定することにより、位相雑音特性が改善されることが推測される。しかし位相雑音改善量を大きくとろうとすると、インダクタ４０のインピーダンスが低くなり過ぎてしまい、発振回路の発振余裕度が低下することがある。この場合、発振段と共振回路とを疎結にするような大きさに結合コンデンサ１８の静電容量を設定することで、発振余裕度の低下を防ぐことができる。
【００２５】
抵抗による熱雑音が所望の位相雑音に影響しない場合で、周波数特性を平坦にしたい場合には、振幅抑制素子としてインダクタ３０、４０の代わりに抵抗を用いることもできる。
【００２６】
本実施形態によれば、２つのバリキャップダイオード１２、１３が設けられた広帯域ＶＣＯにおいて、共振部１と帰還部２の間にバリキャップダイオード１２をそのカソード側で帰還部２と接続するように設けている。またこのバリキャップダイオード１２のカソードと帰還部２との間に逆電圧印加部３を接続して、バリキャップダイオード１２のカソードに制御電圧Ｖｃｏｎｔを印加している。これにより、広範囲な周波数帯域を維持しながら、帰還部２の発振段トランジスタ２０のベース電圧Ｖｂが直接バリキャップダイオードのアノードに印加することを抑制している。またバリキャップダイオード１２のカソードと帰還部２との間にバイパス部４を接続して、そのインピーダンスを適切に調整することにより、バリキャップダイオード１２のカソードに印加される発振段トランジスタ２０のベース交流電圧の振幅を低減することができる。これらのことから、バリキャップダイオード１２の非線形歪みが生じにくくなり、位相雑音特性の劣化を抑制することができる。
【００２７】
次に本発明における他の実施形態について、図３〜図８を参照しながら上述の実施形態との相違点を中心に説明する。なお以下において、上述の実施形態と同様な点については同一の符号を付すなどしてその説明を省略する。  
図３は、分岐路Ｐ２の分岐点とアースとの間に第２のバリキャップダイオード１２を、アノードがアース側となるように接続した例である。この場合においても交流電圧の一部がバイパス部４を介してアースに落ちるので第１のバリキャップダイオード１３のアノードに大きな振幅の交流電圧が加わることが抑制される効果がある。
【００２８】
図４は、図１の例に加えて第３のバリキャップダイオード１２ａを、分岐路Ｐ２の分岐点とアースとの間に、アノードをアース側に向けて設けた例である。図５は、図４の実施形態に加えて、第４のバリキャップダイオード１２ｂを、第１のバリキャップダイオード１３のカソードとアースとの間にアノードをアース側に向けて接続した例である。また本発明では、図５の実施形態において、第２のバリキャップダイオード１２を設けない構成、または第３のバリキャップダイオード１２ａを設けない構成、更にはまた第２のバリキャップダイオード１２及び第３のバリキャップダイオード１２ａのいずれも設けない構成としてもよい。これらの実施の形態においても同様の効果がある。  
なお、図１の実施形態や図３の実施形態のように分岐路Ｐ２の分岐点側にバリキャップダイオードを設ける場合には、端子部Ｔ２とは別の端子部から逆バイアス電圧を前記バリキャップダイオードに印加するようにしてもよい。
【符号の説明】
【００２９】
Ｔ１            電源電圧用の端子
Ｔ２            制御電圧用の端子
１              共振部
１２            第２のバリキャップダイオード
１３            第１のバリキャップダイオード
１２ａ、１２ｂ  バリキャップダイオード
３０、４０      インダクタ
１８      結合コンデンサ
２        帰還部
２０      トランジスタ
３        逆電圧印加部
４        バイパス部
【図１】
2013090214.tif 000003
【図２】
2013090214.tif 000004
【図３】
2013090214.tif 000005
【図４】
2013090214.tif 000006
【図５】
2013090214.tif 000007
【図６】
2013090214.tif 000008