(57)【要約】      （修正有）【課題】光インターポーザのための方法及びシステムを提供する。【解決手段】シリコン光インターポーザに結合した光源アセンブリ又は光ファイバーのいずれかの外部光源から１以上の連続波（ＣＷ）光信号をシリコン光インターポーザ内で受信することを含む。受信したＣＷ光信号が、電子ダイから受信した電気信号に基づいて処理される。シリコン光インターポーザに結合した光ファイバーからの変調光信号がシリコン光インターポーザ内で受信される。受信した変調光信号に基づいて電気信号がシリコン光インターポーザ内で生成され、次に、銅ピラーを介して電子ダイへ通信される。光信号が、グレーティング結合器を用いてシリコン光インターポーザの内及び／又は外へ通信される。電子ダイが、プロセッサコア、スイッチコア、又はルーターの１つ以上を備える。【選択図】なし【特許請求の範囲】
【請求項１】
シリコン光インターポーザに結合した１以上の相補型金属酸化膜半導体（ＣＭＯＳ）電子ダイを備える集積光通信システムにおける通信方法であって、
前記シリコン光インターポーザの外部の光源から１以上の連続波（ＣＷ）光信号を前記シリコン光インターポーザ内で受信し、
前記１以上のＣＭＯＳ電子ダイから受信した電気信号に基づいて前記１以上の受信したＣＷ光信号を処理し、
前記シリコン光インターポーザに結合した１以上の光ファイバーから変調された光信号を前記シリコン光インターポーザ内で受信し、
前記受信した変調光信号に基づいて前記シリコン光インターポーザ内で電気信号を生成し、
前記１以上のＣＭＯＳ電子ダイへ前記生成した電気信号を通信する、方法。
【請求項２】
銅ピラーを介して前記１以上のＣＭＯＳ電子ダイへ前記生成した電気信号を通信する、請求項１に記載の方法。
【請求項３】
前記シリコン光インターポーザに結合した光源アセンブリから前記１以上のＣＷ光信号を前記シリコン光インターポーザ内で受信する、請求項１に記載の方法。
【請求項４】
前記シリコン光インターポーザに結合した１以上の光ファイバーから前記１以上のＣＷ光信号を受信する、請求項１に記載の方法。
【請求項５】
前記シリコン光インターポーザ内の１以上の光変調器を用いて前記１以上の受信したＣＷ光信号を処理する、請求項１に記載の方法。
【請求項６】
前記１以上の光変調器がマッハツェンダー干渉計変調器を備える、請求項５に記載の方法。
【請求項７】
前記シリコン光インターポーザに集積化された１以上の光検出器を用いて前記シリコン光インターポーザ内で前記電気信号を生成する、請求項１に記載の方法。
【請求項８】
グレーティング結合器を用いて前記シリコン光インターポーザの内及び／又は外へ光信号を通信する、請求項１に記載の方法。
【請求項９】
前記１以上の電子ダイが、プロセッサコア、スイッチコア、又はルーターの１つ以上を備える、請求項１に記載の方法。
【請求項１０】
前記集積光通信システムが複数のトランシーバを備える、請求項１に記載の方法。
【請求項１１】
通信システムであって、当該システムが、シリコン光インターポーザに結合した１以上の相補型金属酸化膜半導体（ＣＭＯＳ）電子ダイを備える集積光通信システムを備え、
前記集積光通信システムが、
前記シリコン光インターポーザの外部の光源から１以上の連続波（ＣＷ）光信号を前記シリコン光インターポーザ内で受信し、
前記１以上のＣＭＯＳ電子ダイから受信した電気信号に基づいて前記１以上の受信したＣＷ光信号を処理し、
前記シリコン光インターポーザに結合した１以上の光ファイバーから変調された光信号を前記シリコン光インターポーザ内で受信し、
前記受信した変調光信号に基づいて前記シリコン光インターポーザ内で電気信号を生成し、
前記１以上のＣＭＯＳ電子ダイへ前記生成した電気信号を通信するように動作可能である、システム。
【請求項１２】
前記集積光通信システムは、銅ピラーを介して前記１以上のＣＭＯＳ電子ダイへ前記生成した電気信号を通信するように動作可能である、請求項１１に記載のシステム。
【請求項１３】
前記ハイブリッド集積光通信システムは、前記シリコン光インターポーザに結合した光源アセンブリから前記１以上のＣＷ光信号を前記シリコン光インターポーザ内で受信するように動作可能である、請求項１１に記載のシステム。
【請求項１４】
前記ハイブリッド集積光通信システムは、前記シリコン光インターポーザに結合した１以上の光ファイバーから前記１以上のＣＷ光信号を受信するように動作可能である、請求項１１に記載のシステム。
【請求項１５】
前記ハイブリッド集積光通信システムは、前記シリコン光インターポーザ内の１以上の光変調器を用いて前記１以上の受信したＣＷ光信号を処理するように動作可能である、請求項１１に記載のシステム。
【請求項１６】
前記１以上の光変調器がマッハツェンダー干渉計変調器を備える、請求項１５に記載のシステム。
【請求項１７】
前記ハイブリッド集積光通信システムは、前記シリコン光インターポーザに集積化された１以上の光検出器を用いて前記シリコン光インターポーザ内で前記電気信号を生成するように動作可能である、請求項１１に記載のシステム。
【請求項１８】
前記ハイブリッド集積光通信システムは、グレーティング結合器を用いて前記シリコン光インターポーザの内及び／又は外へ光信号を通信するように動作可能である、請求項１１に記載のシステム。
【請求項１９】
前記１以上の電子ダイが、プロセッサコア、スイッチコア、又はルーターの１つ以上を備える、請求項１１に記載のシステム。
【請求項２０】
通信システムであって、当該システムが、シリコン光インターポーザに結合した１以上の相補型金属酸化膜半導体（ＣＭＯＳ）電子ダイを備える集積光通信システムを備え、
前記集積光通信システムが、
１以上の光ファイバーを介して前記シリコン光インターポーザに結合した光源から１以上の連続波（ＣＷ）光信号を前記フォトニクスダイ内で受信し、
前記１以上のＣＭＯＳ電子ダイから受信した電気信号に基づいて前記１以上の受信したＣＷ光信号を処理し、
前記シリコン光インターポーザに結合した１以上の光ファイバーから変調光信号を前記シリコン光インターポーザ内で受信し、
前記受信した変調光信号に基づいて前記シリコン光インターポーザ内で電気信号を生成し、
前記１以上のＣＭＯＳ電子ダイへ前記生成した電気信号を通信するように動作可能である、システム。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照／参照による組み込み
本出願は、２００９年９月４日に出願された米国出願シリアルＮｏ．１２／５５４，４４９の一部継続であり、また２０１１年３月３０日に出願された米国仮出願６１／５１６，２２６に基づく優先権を主張し、これらの各内容は、その全体において参照により本明細書に組み込まれる。
【０００２】
連邦政府支援の研究又は開発
［不適用］
【０００３】
［マイクロフィッシュ／著作権参照］
［不適用］
【０００４】
本発明の特定の実施形態が、半導体処理に関する。より端的には、本発明の特定の実施形態が、光インターポーザのための方法及びシステムに関する。
【背景技術】
【０００５】
絶えず拡大する帯域幅要求を満足するためにデータネットワークがスケールされるに応じて、銅データ・チャンネルの欠点が顕著になりつつある。放射電磁エネルギーに起因する信号減衰及びクロストークは、そのようなシステムの設計者が遭遇する主な障害である。これらは、同等化、符号化、及び遮蔽によりある程度は緩和可能であるが、これらの技術は、理解可能な範囲の適度な向上や非常に限定された拡張性を提供するのみであるにも関わらず、相当な電力、複雑さ、及びケーブルの体積の不利益を要求する。そのようなチャンネル制限が無い、光通信が、銅リンクの後継として認識されている。
【０００６】
図面を参照した本出願の以降に述べる本発明とそのようなシステムの対比を通して、従来及び伝統的なアプローチの更なる制限や不利益が当業者には明らかになるだろう。
【発明の概要】
【課題を解決するための手段】
【０００７】
少なくとも一つの図面との関係において実質的に図示及び／又は記述の、光インターポーザのためのシステム及び／又は方法が、請求項においてより完全に明記される。
【０００８】
本発明の様々な利益、側面、及び斬新な特徴は、その図示の実施形態の詳細も同様に、次の記述や図面からより十分に理解されるだろう。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の実施形態に係る光インターポーザを活用したＣＭＯＳトランシーバのブロック図である。
【図２Ａ】図２Ａは、本発明の実施形態に係る光インターポーザを含む例示の光トランシーバを図示する図である。
【図２Ｂ】図２Ｂは、本発明の実施形態に係る混成集積光トランシーバの斜視図である。
【図２Ｃ】図２Ｃは、本発明の実施形態に係る、２つの結合した電子ダイを有する光インターポーザの斜視図である。
【図３】図３は、本発明の実施形態に係る、光インターポーザへの電子ダイの混成集積を図示する図である。
【図４】図４は、本発明の実施形態に係る、例示の金属ピラー結合の電気及び光電子装置の横断面を図示する図である。
【図５Ａ】図５Ａは、本発明の実施形態に係る、複数のスイッチコアを有する例示の光インターポーザを図示する図である。
【図５Ｂ】図５Ｂは、本発明の実施形態に係る、スイッチコア及び光電子ダイを有する例示の光及び電気インターポーザを図示する図である。
【図５Ｃ】図５Ｃは、本発明の実施形態に係る、スイッチコア及び光電子ダイを有する例示の光インターポーザを図示する図である。
【図６】図６は、本発明の実施形態に係る、単一のスイッチコアを有する例示の光インターポーザを図示する図である。
【図７】図７は、本発明の実施形態に係る、マルチコア相互接続及び導波路を有する光インターポーザを図示する図である。
【図８】図８は、本発明の実施形態に係る、マルチコア相互接続及び導波路を有する光インターポーザを図示する図である。
【発明を実施するための形態】
【００１０】
本発明のある側面が、光インターポーザのための方法及びシステムに見られる。本発明の例示の側面が、シリコン光インターポーザの外部光源からの１以上の連続波（ＣＷ）光信号をシリコン光インターポーザ内で受信することを含む。受信したＣＷ光信号が、１以上のＣＭＯＳ電子ダイから受信した電気信号に基づいて処理される。シリコン光インターポーザに結合した１以上の光ファイバーから変調された光信号がシリコン光インターポーザ内で受信される。電気信号は、受信した変調光信号に基づいてシリコン光インターポーザ内で生成される。生成された電気信号は、例えば銅ピラーを介して１以上のＣＭＯＳ電子ダイへ通信される。シリコン光インターポーザに結合した光源アセンブリから１以上のＣＷ光信号がシリコン光インターポーザ内で受信される。シリコン光インターポーザに結合した１以上の光ファイバーから１以上のＣＷ光信号が受信される。１以上の受信したＣＷ光信号が、シリコン光インターポーザ内の１以上の光変調器を利用して処理される。１以上の光変調器は、マッハツェンダー干渉計変調器を備える。シリコン光インターポーザに集積された１以上の光検出器を用いてシリコン光インターポーザ内で電気信号が生成される。光信号が、グレーティング結合器を用いてシリコン光インターポーザ内及び／又は外へ通信される。１以上の電子ダイが、１以上の、プロセッサコア、スイッチコア、又はルーターを備える。集積光通信システムが、複数のトランシーバを備える。
【００１１】
図１は、本発明の実施形態に係る光インターポーザを活用したＣＭＯＳトランシーバのブロック図である。図１を参照すると、トランシーバ１００内の光電子装置が図示され、高速光変調器１０５Ａ‐１０５Ｄ、高速フォトダイオード１１１Ａ‐１１１Ｄ、モニターフォトダイオード１１３Ａ‐１１３Ｈ、及び光学装置にして、タップ１０３Ａ‐１０３Ｋ、光学終端１１５Ａ‐１１５Ｄ、及びグレーティング結合器１１７Ａ‐１１７Ｈを含むものを備える。トランスインピーダンス及び制限増幅器（ＴＩＡ（ＴｒａｎｓＩｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）／ＬＡ（Ｌｉｍｉｔｉｎｇ  Ａｍｐｌｉｆｉｅｒ））１０７Ａ‐１０７Ｅ、アナログ及びデジタル制御回路１０９、及び制御部１１２Ａ‐１１２Ｄを含む電気装置及び回路も図示される。光信号が、ＣＭＯＳインターポーザチップに形成された光導波路を介して光学及び光電子装置の間で通信され、図１において光導波路を破線楕円により示唆する。光学及び光電子装置が、シリコン光インターポーザに集積化され、他方、電子装置が、シリコン光インターポーザに結合される１以上のＣＭＯＳ電子チップに集積化される。
【００１２】
高速光変調器１０５Ａ‐１０５Ｄは、例えば、マッハツェンダー又はリング変調器を備え、ＣＷレーザー入力信号の変調を可能にする。高速光変調器１０５Ａ‐１０５Ｄは、制御部１１２Ａ‐１１２Ｄにより制御され、変調器の出力が、グレーティング結合器１１７Ｅ‐１１７Ｈに導波路を介して光学的に結合される。タップ１０３Ｄ‐１０３Ｋが、例えば、４つのポート光結合器を備え、高速光変調器１０５Ａ‐１０５Ｄにより生成された光信号をサンプリングすることに用いられ、サンプリングされた信号がモニターフォトダイオード１１３Ａ‐１１３Ｈにより測定される。タップ１０３Ｄ‐１０３Ｋの不使用のブランチが、光学終端１１５Ａ‐１１５Ｄにより終端され、不要信号の反射戻りが回避される。
【００１３】
グレーティング結合器１１７Ａ‐１１７Ｈが、シリコン光インターポーザの光の入出力の結合を可能にする光学グレーティングを備える。グレーティング結合器１１７Ａ‐１１７Ｄが光ファイバーから受光した光をシリコン光インターポーザ内に結合することに用いられ、また偏光独立グレーティング結合器を備え得る。グレーティング結合器１１７Ｅ‐１１７Ｈは、シリコン光インターポーザからの光を光ファイバー内に結合することに用いられる。光ファイバーは、例えば、ＣＭＯＳチップにエポキシされ、またシリコン光インターポーザの面に対して垂直からある角度に整列され、結合効率が最適化される。
【００１４】
高速フォトダイオード１１１Ａ‐１１１Ｄが、グレーティング結合器１１７Ａ‐１１７Ｄから受光した光信号を電気信号に変換し、これらが、ＴＩＡ／ＬＡ１０７Ａ‐１０７Ｄに処理のために伝送される。アナログ及びデジタル制御回路１０９が、ＴＩＡ／ＬＡ１０７Ａ‐１０７Ｄの動作においてゲインレベル又は他のパラメーターを制御する。ＴＩＡ／ＬＡ１０７Ａ‐１０７Ｄ、アナログ及びデジタル制御回路１０９、及び制御部１１２Ａ‐１１２Ｄが、銅ピラーを介してシリコン光インターポーザの固着される１以上の電子ＣＭＯＳチップ上に集積され得る。このような態様において、電子及び光特性が、異なるＣＭＯＳノード上において独立に最適化される。ＴＩＡ／ＬＡ１０７Ａ‐１０７Ｄが、次に、電気信号を電子チップ上の他の回路に伝送する。
【００１５】
ＴＩＡ／ＬＡ１０７Ａ‐１０７Ｄが、狭帯域、非リニア光電子レシーバー回路を備える。従って、狭帯域レシーバーのフロントエンドが、例えば、ゼロ非復帰（ＮＲＺ）レベルのレストアラー回路（再生回路（Ｒｅｓｔｏｒｅｒ））といったレストアラー回路により追随される。レストアラー回路が、光レシーバーの帯域幅を制限し、積算されたノイズが低減され、これにより、信号対ノイズ比が高められる。ＮＲＺレベルのレストアラーが、結果として得られるデータパルスをＮＲＺデータに変換して戻すために用いられる。
【００１６】
制御部１１２Ａ‐１１２Ｄは、タップ１０３Ａ‐１０３Ｃから受信したＣＷレーザー信号の変調を可能にする電子回路を備える。高速光変調器１０５Ａ‐１０５Ｄは、高速電気信号を要求し、例えば、マッハツェンダー干渉計（ＭＺＩ）の個別のブランチの屈折率を変調する。
【００１７】
本発明の実施形態においては、単一のシリコン光インターポーザへのトランシーバーに要求される全ての光学及び光電子装置、及び１以上のＣＭＯＳ電子チップ上の全ての要求される電子装置の集積化により、結果として得られる単一のハイブリッドパッケージの最適な動作が達成される。この態様においては、シリコン光インターポーザの光装置の最適化とは独立に電子装置のパフォーマンスが最適化される。例えば、電子ＣＭＯＳチップが、３２ｎｍＣＭＯＳプロセス上で最適化され、他方、シリコン光インターポーザが、１３０ｎｍＣＭＯＳノード上で最適化される。電子装置が電子チップ上に配置され、シリコン光インターポーザに固着されるとき、これらがこれに関連のフォトニクス（ｐｈｏｔｏｎｉｃｓ）装置の直上に配置される。例えば、制御部１１２Ａ‐１１２Ｄが電子ＣＭＯＳチップ上に配置され、これらが高速光変調器１０５Ａ‐１０５Ｂの直上に配置され、また、低い寄生の銅ピラーにより結合され得る。
【００１８】
例示の実施形態においては、ハイブリッドトランシーバ１００が、一つの光源を有する４つの光電子トランシーバを備え、また、シリコン光インターポーザの表面に及びそこから垂直に光信号の通信を可能し、これにより、ＣＭＯＳガードリングを含むＣＭＯＳプロセス及び構造の使用が可能になる。シリコン光インターポーザが、光検出器及び変調器といった能動装置と、導波路、分波器、結合器、及びグレーティング結合器といった受動装置の両方を含み、これにより、ＣＭＯＳチップ上への光回路の集積化が可能になる。
【００１９】
図２Ａは、本発明の実施形態に係る光インターポーザを含む例示の光トランシーバを図示する図である。図２Ａを参照すると、プリント回路基板（ＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ））／基板２０１、シリコン光インターポーザ２０３、電子ＣＭＯＳダイ２０５、貫通シリコンビア（ＴＳＶ（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  ｖｉａｓ））２０６、銅ピラー２０７、光源モジュール２０９、光入出力（Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ））２１１、ワイヤーボンド２１３、光エポキシ２１５、及び光ファイバー２１７を備える光トランシーバ２００が図示される。
【００２０】
ＰＣＢ／基板２０１が光トランシーバ２００のためのサポート構造を含み、また、装置を絶縁し、同様に、シリコン光インターポーザ２０３上の能動素子、同様にシリコン光インターポーザ２０３を介して電子ダイ２０５上の装置に電気的接続を提供するための絶縁及び導電材料の両方を含む。加えて、ＰＣＢ／基板が熱的伝導経路を提供し、電子ダイ２０５及び光源モジュール２０９内の装置及び回路で生成される熱を逃がすように運ぶ。
【００２１】
シリコン光インターポーザ２０３が、例えば、導波路、変調器、光検出器、グレーティング結合器、タップ及び結合器といった能動及び受動光学装置を有するＣＭＯＳチップを備える。シリコン光インターポーザ２０３によりサポートされる機能が、光検出、光変調、光ルーティング、及び高速Ｉ／Ｏ用及び光パワー伝送用光インターフェースを含む。
【００２２】
シリコン光インターポーザ２０３は、また、電子ダイ２０５をシリコン光インターポーザ２０３に結合するための銅ピラー２０７、また光源モジュール２０９からダイ内並びに光Ｉ／Ｏ２１１を介してダイの内外に光を結合するためのグレーティング結合器も含む。加えて、シリコン光インターポーザ２０３が、ダイを介した電気相互接続のためのＴＳＶ２０６を、例えばＰＣＢ／基板２０１及び電子ダイ２０５の間に含む。光インターフェースが光エポキシ２１５によっても促進され、光透過性及び機械的固定の両方が提供される。
【００２３】
電子ダイ２０５が、光トランシーバ２００の要求される電子機能を提供する１以上の電子ＣＭＯＳチップを含む。電子ダイ２０５は、銅ピラー２０７を介してシリコン光インターポーザ２０３に結合した単一のチップ又は複数のダイを含む。電子ダイ２０５が、フォトニクスチップ２０３内の光信号を処理するためのＴＩＡ’ｓ、ＬＮＡｓ、及び制御回路を備える。例えば、電子ダイ２０５が、シリコン光インターポーザ２０３内の光変調器を制御するための駆動回路、及びシリコン光インターポーザ２０３内の光検出器から受信した電気信号を増幅するための可変ゲイン増幅器を含む。電子ダイ２０５の電子装置とシリコン光インターポーザ２０３内のフォトニクス装置を組み合わせることにより、各チップのためのＣＭＯＳプロセスが、組み込まれる装置の種類にとって最適化される。
【００２４】
ＴＳＶ２０６は、シリコン光インターポーザ２０３を垂直に延在して電子ダイ２０５及びＰＣＢ／基板２０１の間で電気的接続を提供する導電通路を備える。これは、ワイヤーボンド２１３といったワイヤーボンドの代わりに、又はワイヤーボンドと併せて用いられる。
【００２５】
銅ピラー２０７が、金属ピラーのリニア又は２次元アレイを備え、シリコン光インターポーザ２０３と電気ダイ２０５の間で電気接続を提供する。例えば、銅ピラー２０７が、シリコン光インターポーザ２０３内の光検出器と電子ダイ２０５内の関連のレシーバー回路の間で電気接続を提供する。加えて、銅ピラー２０７が、電子及びフォトニクスダイの機械的結合を提供し、また金属及び他の表面を保護するアンダーフィルに封入される。
【００２６】
光源モジュール２０９が、半導体レーザーといった光源、及びシリコン光インターポーザ２０３内に１以上の光信号を向ける関連の光及び電気素子を有するアセンブリを備える。光源モジュールの例が２００９年７月９日に出願の米国特許出願１２／５００、４６５に開示され、これがその全体において参照により本明細書に此処に組み込まれる。別の例示のシナリオとしては、光源アセンブリ２０９からの光信号又は信号が、シリコン光インターポーザ２０３のグレーティング結合器上に固定の光ファイバーを介してシリコン光インターポーザ２０３内に結合される。
【００２７】
光Ｉ／Ｏ２１１が、シリコン光インターポーザ２０３へ光ファイバー２１７を結合するためのアセンブリを含む。従って、光Ｉ／Ｏ２１１が、１以上の光ファイバー、及び光エポキシ２１５によるといったシリコン光インターポーザ２０３へ結合される光学面のための機械的サポートを備える。別の例示のシナリオにおいては、光Ｉ／Ｏ２１１が、また、破線の光Ｉ／Ｏ２１１により示されるように、シリコン光インターポーザ２０３の端部に沿って固定され、シリコン光インターポーザ２０３の表面上のグレーティング結合器に向き合って光導波路内への直接的な光信号の結合が可能になる。
【００２８】
動作においては、連続波（ＣＷ）光信号が、シリコン光インターポーザ２０３内の１以上のグレーティング結合器を介して光源モジュール２０９からシリコン光インターポーザ２０３内に通信される。シリコン光インターポーザ２０３内の光装置が、次に、受光した光信号を処理する。例えば、１以上の光変調器が、電子ダイ２０５から受信した電気信号に基づいてＣＷ信号を変調する。電気信号が、Ｃｕピラー２０７を介して電子ダイ２０５から受信される。電子ダイ２０５内の電気信号源の直下のシリコン光インターポーザ２０３に変調器を組み込むことにより、信号パス長が最小化され、非常に高速の動作になる。例えば、＜２０ｆＦキャパシタンスの〜２０ミクロンＣＵピラーを用いることにより、５０ＧＨｚ以上の速度が達成可能である。
【００２９】
次に、変調された光信号が、光Ｉ／Ｏ２１１の下に位置するグレーティング結合器を介してシリコン光インターポーザ２０３の外へ通信される。この態様において、電子ダイ２０５内で生成された高速電気信号が、ＣＷ光信号を変調するように用いられ、続いて、光ファイバー２１７を介してシリコン光インターポーザ２０３の外に通信される。
【００３０】
同様に、変調された光信号が、光ファイバー２１７及び光Ｉ／Ｏ２１１を介してシリコン光インターポーザ２０３内で受信される。受信された光信号が、シリコン光インターポーザ２０３に組み込まれた１以上の光検出器へ光導波路を介してシリコン光インターポーザ２０３内で通信される。光検出器がシリコン光インターポーザ２０３に組み込まれ、低い寄生容量Ｃｕピラー２０７により固着され及び電気的に結合される時、電子ダイ２０５内の関連のレシーバー電子回路の直下にこれらが設けられる。
【００３１】
Ｃｕピラーを介したシリコン光インターポーザ上のＣＭＯＳ電子ダイの混成集積により、ＣＭＯＳプロセスを用いた非常に高速の光トランシーバが可能になる。加えて、別々の光及び電子ダイを集積化することにより、各ＣＭＯＳプロセス内の電子及び光機能のパフォーマンスの独立の最適化が可能になる。シリコン光インターポーザにフェースートゥーフェースボンディングにより実装される電子ダイが、インターポーザ上の光回路を「駆動」する電気回路を含む。これらの回路により従来の電気相互接続解決からの電子信号方式の駆動回路が置換される。
【００３２】
加えて、複数の電子ダイの間の光相互接続、すなわち、チップートゥーチップの相互接続がシリコン光インターポーザ２０３により可能になり、ここで、組み合わされた電子ダイ及びインターポーザ及びシリコン光インターポーザダイ２０３上の関連の光ルーティングによりトランシーバ機能がサポートされる。本発明は、図２Ａに開示の配置に限られない。従って、様々な積層配置が可能である。例えば、光インターポーザが電子チップとインターポーザ／電子チップの積層の間で挟み込まれ、３次元構造になるように構成される。
【００３３】
図２Ｂは、本発明の実施形態に係る、混成集積光トランシーバの斜視図である。図２Ｂを参照すると、ＰＣＢ／基板２０１、シリコン光インターポーザ２０３、電子ダイ２０５、Ｃｕピラー２０７、光源アセンブリ２０９、光Ｉ／Ｏ２１１、ワイヤーボンド２１３、光ファイバー２１７、及びコンタクトパッド２１９が図示される。
【００３４】
各ダイの下の破線矢印により示されるように、Ｃｕピラー２０７を介してシリコン光インターポーザ２０３の表面にボンディングされる前の電子ダイ２０５が図示される。２つの電子ダイ２０５が図２Ｂに図示されるが、本発明がそのように限定されるものではない。従って、任意の数の電子ダイが、例えば、トランシーバの数、用いられる特定のＣＭＯＳノード、熱コンダクタンス、及び空間制約に依存してシリコン光インターポーザ２０３に結合される。
【００３５】
別の例示の実施形態においては、光源アセンブリ２０９が離間して設けられ、１以上の光ファイバーが、例えば、グレーティング結合器を介してシリコン光インターポーザ２０３内に光源信号を結合するために用いられる。
【００３６】
例示の実施形態においては、独立のＣＭＯＳプロセスを用いて、電子機能が電子ダイ２０５内に集積化され、フォトニクス回路がシリコン光インターポーザ２０３内に集積化される。電子ダイ２０５が、シリコン光インターポーザ２０３内の光装置に関連する電子装置を含み、これにより、電気長を最小化し、他方、依然として電子及び光装置の独立のパフォーマンスの最適化ができる。例えば、最速のスイッチング速度といった最高の電子特性をもたらすＣＭＯＳプロセスが、ＣＭＯＳフォトニクス特性には最適ではないかもしれない。同様に、異なる技術が異なるダイに組み込まれ得る。例えば、ＳｉＧｅのＣＭＯＳプロセスが、光検出器といった光装置のために用いられ、そして３２ｎｍのＣＭＯＳプロセスが電子ダイ２０５上の電子装置のために用いられる。
【００３７】
シリコン光インターポーザ２０３が、光回路を含み、これにより、光信号が、受信され、処理され、またシリコン光インターポーザ２０３の外へ送信される。光源アセンブリ２０９がシリコン光インターポーザ２０３にＣＷ光信号を供給し、シリコン光インターポーザ２０３内のフォトニクス回路がＣＷ信号を処理する。例えば、ＣＷ信号がグレーティング結合器を介してシリコン光インターポーザ２０３内に結合され、光導波路を介してダイ上の様々な位置へ通信され、マッハツェンダー干渉計（ＭＺＩ）変調器により変調され、また光ファイバー内へシリコン光インターポーザ２０３の外へ通信される。この態様において、複数のハイパフォーマンス光トランシーバの混成集積がＣＭＯＳプロセスにおいて可能になる。
【００３８】
別の例示のシナリオにおいては、シリコン光インターポーザ２０３が、電子ダイ間の光ルーティングを提供する。例えば、電子ダイ２０５が、複数のプロセッサ及びメモリーダイを含む。電子ダイ２０５からの電子信号が、銅ピラーを介してシリコン光インターポーザ２０３上の変調器に通信され、例えば、光検出器を用いて電気信号に変換により戻される前、光導波路を介して別の電子ダイへルーティングされるために光信号に変換される。この態様においては、複数の電子ダイにとって非常に高速なカップリングが可能であり、例えば、プロセッサチップに要求されるメモリ要求が低減される。
【００３９】
制御されたインピーダンス配線が必要ではないため、電子ダイを相互接続するための光信号の利用により、非常に高密度の低パワーの相互接続が可能になる。更に、インターポーザ内の消費電力ダイが無いため、フォトニクスのみのダイ上の集積に伴ってコストが低減され、また、電子ダイが慣例の方法によりヒートシンクされる。
【００４０】
図２Ｃは、本発明の実施形態に係る、２つの結合した電子ダイを有する光インターポーザの斜視図である。図２Ｃを参照すると、ＰＣＢ／基板２０１、シリコン光インターポーザ２０３、電子ダイ２０５、光源アセンブリ２０９、光Ｉ／Ｏ２１１、ワイヤーボンド２１３、及び光ファイバー２１７が図示される。
【００４１】
電子ダイ２０５が、Ｃｕピラーを介してシリコン光インターポーザ２０３の表面にボンディングされていることが図示される。２つの電子ダイ２０５が図２Ｃに図示されるが、本発明はそのように限定される必要がないことに再び注意されたい。従って、任意の数の電子ダイが、例えば、トランシーバの数、用いられる特定のＣＭＯＳノード、熱コンダクタンス、及び空間制約に依存してシリコン光インターポーザ２０３に結合される。
【００４２】
例示の実施形態においては、独立のＣＭＯＳプロセスを用いて、電子機能が電子ダイ２０５に集約され、フォトニクス回路がシリコン光インターポーザ２０３内に集積化される。電子ダイ２０５が、シリコン光インターポーザ２０３内の光装置に関連する電子装置を含み、これにより、電気配線長を最小化し、他方、依然として電子及び光装置の独立のパフォーマンスの最適化ができる。異なる技術が異なるダイに組み込まれ得る。例えば、ＳｉＧｅのＣＭＯＳプロセスが、光検出器及び変調器といったシリコン光インターポーザ２０３内の光装置のために用いられ、そして３２ｎｍのＣＭＯＳプロセスが電子ダイ２０５上の電子装置のために用いられる。
【００４３】
別の例示のシナリオにおいては、電子ダイ２０５の一つが、従来の特定用途向け集積回路（ＡＳＩＣ）を備え、二つ目の電子ダイ２０５が、シリコン光インターポーザ２０３内のフォトニクス装置を駆動するための回路を有するドライバーダイを備える。従って、ドライバーダイが、シリコン光インターポーザ２０３を介してＡＳＩＣから電子信号を受信し、また、受信した信号を用いてシリコン光インターポーザ２０３内の光装置を続いて駆動する。この態様において、ＡＳＩＣ内の駆動回路の集積に対向するように、二つ目のダイが駆動回路を提供する。これにより、ＡＳＩＣのＩ／Ｏ回路にどの変更を伴うことなく、既存のＡＳＩＣ設計がシリコン光インターポーザ２０３に集積化されることが許容される。これらの例示の実施形態が、図５Ｂ及び５Ｃにおいて更に図示される。
【００４４】
シリコン光インターポーザ２０３が、光回路を含み、これにより、光信号が、受信され、処理され、またシリコン光インターポーザ２０３の外へ送信される。光源アセンブリ２０９がシリコン光インターポーザ２０３にＣＷ光信号を供給し、ワイヤーボンド２１３を介して光源アセンブリ２０９に結合される電圧によりバイアスされる。シリコン光インターポーザ２０３内のフォトニクス回路が次にＣＷ信号を処理する。例えば、ＣＷ信号がグレーティング結合器を介してシリコン光インターポーザ２０３内に結合され、光導波路を介してダイ上の様々な位置へ通信され、ＭＺＩ変調器により変調され、また光Ｉ／Ｏ２１１を介して光ファイバー２１７内へシリコン光インターポーザ２０３の外へ通信される。
【００４５】
ＰＣＢ／基板２０１を介してダイから熱が伝わり逃げる。この態様において、シリコン光インターポーザと電子ダイ２０５により、別々に最適化されたＣＭＯＳプロセスを用いて複数のハイパフォーマンスの光トランシーバが可能になる。同様に、シリコン光インターポーザ２０３により、例えば、プロセッサコアとメモリの間といった電子ダイ２０５内の電子回路の間の高速な相互接続が可能になる。
【００４６】
図３は、本発明の実施形態に係る、光インターポーザへの電子ダイの混成集積を図示する図である。図３を参照すると、電子ダイ２０５、銅ピラー２０７、及びシリコン光インターポーザ２０３が図示される。シリコン光インターポーザ２０３が、グレーティング結合器３０１、偏光スプリッタグレーティング結合器３０３、光検出器３０５、光変調器３０７、ＴＳＶ３０９、及び光導波路３１１を備える。
【００４７】
電子ダイ２０５とシリコン光インターポーザ２０３間の電気及び機械的結合の両方がＣｕピラー２０７により提供される。グレーティング結合器３０１が、フォトニクスダイ／インターポーザ３００の内及び／又は外へ光結合することを提供する。同様に、偏光スプリッタグレーティング結合器３０３により、フォトニクスダイ／インターポーザ３００の内及び／又は外へ光の２つの偏光の結合が可能になる。
【００４８】
変調器３０７が、ＭＺＩ変調器を含み、例えば、Ｃｕピラー２０７を介して電子ダイ２０５から受信した電気信号に基づいて光信号を変調するように動作する。例示のシナリオにおいては、ＣＷ光信号がグレーティング結合器３０１の一つを介して光源から受信され、光導波路３１１を介して通信され、光変調器３０７により変調され、光導波路３１１に通信されて戻されて他方のグレーティング結合器３０１を介してシリコン光インターポーザ２０３の外へ通信される。
【００４９】
光検出器３０５が、例えば、半導体フォトダイオードを含み、受信した光信号を電気信号に変換するように動作する。例示のシナリオにおいては、垂直の偏光の光信号が偏光スプリッタグレーティング結合器３０３により受光され、導波路３１１を介して通信され、光検出器３０５により電気信号に変換され、結果として生じる電気信号がＣｕピラー２０７を介して電子ダイ２０５へ通信される。電気信号が、更に、電子ダイ２０５内の素子により処理され、及び／又はワイヤーボンド又はＣｕピラー２０７及びＴＳＶ３０９を介して別の回路へ通信される。
【００５０】
シリコン光インターポーザ２０３が、複数の電子ダイへ光回路を提供するＣＭＯＳフォトニクスダイを備え、これにより、高速素子間の電気相互接続が低減又は除去される。これは、例えば、高速メモリアクセス、高速プロセッサインターコネクト、及び複数の高速電子チップのカップリングのために用いられる。
【００５１】
図４は、本発明の実施形態に係る、例示の金属ピラー結合の電気及び光電子装置の横断面を図示する図である。図４を参照すると、ＣＭＯＳフォトニクス基板／チップ／ダイ４５０、ＣＭＯＳ電子基板／チップ／ダイ４６０、及び基板／チップの物理及び電気結合のための金属層４２７を備えるハイブリッド集積半導体構造４００が図示される。ＣＭＯＳフォトニクス基板／チップ／ダイ４５０が、光学装置４２０および関連の層を備え、及びＣＭＯＳ電子基板／チップ／ダイ４６０が、トランジスタ４１０及び４１０Ｂおよび関連の層を備える。ダイの層が、例えば、トランジスタ４１０Ａ及び４１０Ｂおよび光学装置４２０を製造し、隔離し、装置に電気的接続を提供するために用いられる。
【００５２】
ＣＭＯＳフォトニクス基板／チップ／ダイ４５０が、基板４０１Ａ、埋め込み酸化物４０３、Ｓｉ‐層４０５、コンタクト層４１５Ａ、メタル１層４１７Ａ、および貫通シリコンビア（ＴＳＶ）４４３Ａ及び４４３Ｂを備える。光学装置４２０が、Ｓｉ‐層４０５のドープ及び／又はアンドープ領域、サリサイドブロック４１３、ドープコンタクト領域４３５及び４３７、エッチング領域４３９、およびＧｅ‐層４４５を備える。サリサイドブロック４１３が、光学装置４２０及び他の光学装置のシリコンが標準ＣＭＯＳプロセスの過程でシリサイド化されることを阻止する材料層を備える。光学装置のシリコンがシリサイド化されるならば、光学的ロスが大きくなる。加えて、サリサイドブロック４１３は、不要なロスを生じさせる導波路や他の光学装置への不要な打ち込み（インプラント）をブロックする。サリサイドブロック４１３がＳｉ‐層４０５までエッチングされ、Ｇｅ‐層４４５が堆積される。例えば、Ｇｅ‐層４４５が、光検出器装置内で利用される。加えて、Ｓｉ‐層４０５内のエッチング領域４３９が、光学的閉じ込めのために利用される。エッチング領域４３９が、例えば、低ｋ‐誘電体により再充填され、若しくは何らの充填材料も有しない空気ギャップを備える。充填材料は、例えば、シリコン酸化又はオキシ窒化材料である。
【００５３】
ＣＭＯＳ電子基板／チップ／ダイ４６０が、シリコン基板４０１Ｂ、ウェル４０７、コンタクト層４１５Ｂ、メタル１層４１７Ｂ、最後の金属層４２３、パッシベーション層４２５、及び金属層４２７を備える。メタル１層４１７Ｂ、最後の金属層４２３、および金属層４２７が、層の間に電気コンタクトを提供し、またトランジスタ４１０Ａ及び４１０Ｂ及び光学装置４２０といった光電子装置らに電気コンタクトを提供する。コンタクト層４１５は、絶縁材料を導電性ビアの間に組み込むことにより装置間に電気絶縁を提供しつつ、装置への電気コンタクトも有効にする。
【００５４】
トランジスタ４１０Ａ及び４１０Ｂは、例えば、ゲート４３１及びパッシベーション層４３３も同様に、ドーパント注入プロセスから、各々、ウェル４０７又は基板４０１Ｂに形成されたソース及びドレイン領域を有するバルクトランジスタを備える。ゲート４３１は、例えば、金属又はポリシリコンであり、薄酸化層（不図示）によりウェル４０７から絶縁される。
【００５５】
本発明の実施形態においては、別々のＣＭＯＳプロセスを用いてＣＭＯＳフォトニクス基板／チップ／ダイ４５０とＣＭＯＳ電子基板／チップ／ダイ４６０を用いて製造し、プロセスが各装置タイプに最適化できる。ＣＭＯＳフォトニクス基板／チップ／ダイ４５０が、シリコン光インターポーザ２０３といった光インターポーザを備え、これは、インピーダンス制御された電気通路を必要とせずに電子ダイ間の高速な信号通信のための１以上の電子ダイに結合するように動作可能である。インターポーザと電子ダイは、異なるＣＭＯＳプロセスで製造され得る。この態様において、電子及び光構造を同時に製造することに伴う特性のトレードオフを無くして各々の構造において最善の電子及び光特性のために層厚やドーピングレベルを構成し得る。
【００５６】
図５Ａは、本発明の実施形態に係る、複数のスイッチコアを有する例示の光インターポーザを図示する図である。図５Ａを参照すると、ＰＣＢ／基板２０１、シリコン光インターポーザ２０３、電子ダイ２０５、光Ｉ／Ｏ２１１、光ファイバー２１７、ＴＳＶ３０９、及び光源５０７を備えるマルチコア光インターポーザスイッチ５００が図示される。
【００５７】
光源５０７が、レーザーといった光源から光信号を受信するファイバー及び光Ｉ／Ｏを備え、これにより、図２Ａ‐２Ｃに示すようにシリコン光インターポーザ２０３に光源アセンブリが直接的に結合される必要が省かれる。光源５０７のファイバーが、シリコン光インターポーザ２０３内にシングルモードを結合するためのシングルモードファイバーを備える。例示の実施形態においては、光源５０７が、シリコン光インターポーザにＣＷ光信号を提供する。
【００５８】
別の例示のシナリオにおいては、４つの電子ダイ２０５が、ルーター、スイッチ、及び／又は電気信号を処理するためのプロセッサコアを備える。電子ダイ２０５が、チップの裏面を介してヒートシンクされ、この裏面が、シリコン光インターポーザ２０３に結合する側に反対の、図５Ｂにおいて電子ダイ２０５の上に向いた面である。マルチコア光インターポーザスイッチ５００が、シリコン光インターポーザ２０３を介した各コアの間の相互接続速度が３００Ｇｂ／ｓであり、光ファイバー２１７を介したマルチコア光インターポーザスイッチ５００の内外の１．２Ｔｂ／ｓ通信の１．２テラビットスイッチを備える。
【００５９】
図５Ｂは、本発明の実施形態に係る、スイッチコア及び光電子ダイを有する例示の光及び電気インターポーザを図示する図である。図５Ｂを参照すると、ＰＣＢ／基板２０１、シリコン光インターポーザ２０３、電子ダイ２０５、光Ｉ／Ｏ２１１、光ファイバー２１７、及び光源ファイバー５０７を備えるスイッチコアアセンブリ５２０が図示される。また、はんだバンプ５２１、光電子ドライバダイ５２３、及び電子インターポーザ５２５も図示される。
【００６０】
電子インターポーザ５２３が、光インターポーザ２０３及び光電子ドライバーダイ５２３において光回路に標準ＡＳＩＣチップを電気的に結合するためのインターポーザを備える。これにより、電子ダイ２０５内の如何なるＩ／Ｏ変更も要求せずに光アセンブリに標準チップを集積できる。このように、電子ダイ２０５が、光インターポーザ２０３内の変調器又はフォトダイオードといった光電子装置から信号を駆動又は受信する必要がない。これらの機能が光電子ドライバーダイ５２３内に集積化され、電子ダイ２０５の標準電気インターフェースを利用するのに完全な柔軟性が確保される。
【００６１】
はんだバンプ５２１は、ＰＣＢ／基板２０１に電子インターポーザ５２５を電気的及び物理的に結合するための球状の金属コンタクトである。
【００６２】
図５Ｃは、本発明の実施形態に係る、スイッチコア及び光電子ダイを有する例示の光インターポーザを図示する図である。図５Ｃを参照すると、ＰＣＢ／基板２０１、シリコン光インターポーザ２０３、電子ダイ２０５、光Ｉ／Ｏ２１１、光ファイバー２１７、及び光源ファイバー５０７、はんだバンプ５２１、及び光電子ドライバダイ５２３を備えるスイッチコアアセンブリ５４０が図示される。
【００６３】
例示のシナリオにおいては、シリコン光インターポーザ２０３が、フォトニック光電子ドライバダイ５２３の光回路に標準ＡＳＩＣチップを電気的に結合し、図５Ｂの電子インターポーザ５２５の機能を図５Ｃのシリコン光インターポーザ２０３内に実質的に組み込む。これにより電子ダイ２０５の如何なるＩ／Ｏ変更も要求せずに標準チップを光アセンブリに集積化することができる。このように、電子ダイ２０５が、光インターポーザ２０３内の変調器又はフォトダイオードといった光電子装置から信号を直接的に駆動又は受信する必要がない。これらの機能が光電子ドライバーダイ５２３内に集積化され、電子ダイ２０５の標準電気インターフェースを利用するのに完全な柔軟性が確保される。
【００６４】
図６は、本発明の実施形態に係る、単一のスイッチコアを有する例示の光インターポーザを図示する図である。図６を参照すると、ＰＣＢ／基板２０１、シリコン光インターポーザ２０３、電子ダイ２０５、光Ｉ／Ｏ２１１、光ファイバー２１７、ＴＳＶ３０９、及び光源５０７を備えるシングルコア光インターポーザスイッチ６００が図示される。
【００６５】
例示のシナリオにおいては、単一の電子ダイ２０５が、ルーター、スイッチ、及び／又は電気信号を処理するためのプロセッサコアを含み、チップの裏面を介してヒートシンクされる。シングルコア光インターポーザスイッチ６００が、光源ファイバー５０７からＣＷ光信号を受信する。電子ダイ２０５内で生成された電子信号が、シリコン光インターポーザ２０３内の１以上の変調器を駆動するために用いられる。１以上の変調器が、シリコン光インターポーザ２０３を介してデータ通信するためのデジタル光信号を生成し、この信号も、光ファイバー２１７又は電子ダイ２０５の別の部分を介してシングルコア光インターポーザスイッチ６００の外に通信される。
【００６６】
シリコン光インターポーザ２０３内の全ての光装置と電子ダイ２０５内の全ての電子装置を集積化することにより、専用のＣＭＯＳプロセスにおいて装置が独立に最適化される。この態様において、ＣＭＯＳインターポーザ２０３が、電子ダイ技術ノードとは無関係に最適な光特性に構成される。同様に、シリコン光インターポーザ２０３を介して信号を光学的に通信することにより、電子信号の通信のための制御されたインピーダンス配線が必要ない。加えて、ハイブリッド化の際に関連の光装置の直上に駆動回路を設けることにより、速度特性や電力効率が格段に高められ得る。
【００６７】
図７は、本発明の実施形態に係る、マルチコア相互接続及び導波路を有する光インターポーザを図示する図である。図７を参照すると、ＰＣＢ／基板２０１、ＣＭＯＳ光インターポーザ２０３、電子ダイ２０５、銅ピラー２０７、光Ｉ／Ｏ２１１、光ファイバー２１７、光導波路３１１、及び光源５０７を備えるマルチコアインターポーザ７００が図示される。
【００６８】
図７は、シリコン光インターポーザ２０３と電子ダイ２０５の透視図を図示し、導波路３１１と銅ピラー２０７を図示する。例えば、光Ｉ／Ｏ２１１をシリコン光インターポーザ２０３の特定の領域に結合する光導波路３１１のセットが図示され、これらの領域において電子ダイ２０５へ／から電気信号が次に通信される。同様に、光導波路３１１により光源５０７がシリコン光インターポーザ２０３の領域に結合され、電子ダイ２０５内の関連の回路の下に配置された変調器により続いて変調され、これにより、光源信号がＣＭＯＳ光インターポーザ２０３を介して配信され、例えば、フォトダイオードにより電気信号に変換される際に各電子ダイ２０５により使用される。
【００６９】
図７に示すように、銅ピラー２０７は、電子ダイ２０５の外周部に配置され、及び／又はダイの中央に設けられる。同様に、ＴＳＶが、シリコン光インターポーザの全体に設けられ、電子ダイ２０５内の装置とＰＣＢ／基板２０１の間の電気コンタクトを提供する。このように、ＴＳＶが、幾つかの銅ピラー２０７の下に集積化される。
【００７０】
シングルモード光通信の非常に高い帯域幅能力によって、マルチコアインターポーザ７００が、毎秒１テラビットを超える通信が可能である。例えば、＜２０ｆＦキャパシタンスの〜２０ミクロンＣＵピラーを用いることにより、５０ＧＨｚ以上の速度が達成可能である。従って、導波路３１１及び次の光ファイバー２１７内の複数の信号を集約することにより、テラビット速度が可能になる。
【００７１】
図８は、本発明の実施形態に係る、マルチコア相互接続及び導波路を有する光インターポーザを図示する図である。図８を参照すると、ＰＣＢ／基板２０１、シリコン光インターポーザ２０３、電子ダイ２０５、光Ｉ／Ｏ２１１、光ファイバー２１７、光検出器３０５、変調器３０７、及び光源５０７が図示される。
【００７２】
シリコン光インターポーザ２０３内において光検出器３０５と変調器３０７が組として構成され、光Ｉ／Ｏ２１１において２方向の通信が提供され、光ファイバー２１７から到来する光信号が、１以上の光検出器３０５により電気信号に変換され、電子ダイ２０５へ銅ピラーを介して通信される。同様に、電子ダイ２０５からシリコン光インターポーザ２０３内の１以上の変調器３０７へ電気信号が通信されて光信号へ変換され、これが、光Ｉ／Ｏ２１１へ光導波路を介して通信され、続いて１以上の光ファイバー２１７の外へ通信される。
【００７３】
加えて、光源５０７からのＣＷ光信号が１以上のグレーティング結合器を介してシリコン光インターポーザ２０３内に通信され、電子ダイ２０５内の電子回路により駆動される変調器３０７による次の処理のためにインターポーザ全体に配信される。
【００７４】
本発明の実施形態においては、光インターポーザのための方法及びシステムが開示される。この点において、本発明の側面が、シリコン光インターポーザ２０３の外部の光源２０９、５０７からシリコン光インターポーザ２０３内で１以上の連続波（ＣＷ）光信号１０１を受信することを含む。受信したＣＷ光信号１０１が、１以上のＣＭＯＳ電子ダイ２０５から受信した電気信号に基づいて処理される。変調された光信号、光信号イン、が、シリコン光インターポーザ２０３に結合した１以上の光ファイバー２１７からシリコン光インターポーザ２０３内に受信される。
【００７５】
電気信号が、受信した変調光信号、光信号インに基づいてシリコン光インターポーザ２０３内で生成される。生成された電気信号が、１以上のＣＭＯＳ電子ダイ２０５へ通信される。生成された電気信号が、銅ピラー２０７を介して１以上のＣＭＯＳ電子ダイ２０５へ通信される。シリコン光インターポーザに結合した光源アセンブリから１以上のＣＷ光信号がシリコン光インターポーザ内で受信される。シリコン光インターポーザ２０３に結合した１以上の光ファイバー２１７から１以上のＣＷ光信号１０１が受信される。
【００７６】
シリコン光インターポーザ内の１以上の光変調器１０５Ａ‐１０５Ｄを用いて１以上の受信したＣＷ光信号１０１が処理される。１以上の光変調器１０５Ａ‐１０５Ｄ、３０７が、例えば、マッハツェンダー干渉計変調器を含む。シリコン光インターポーザ２０３に集積された１以上の光検出器１１１Ａ‐１１１Ｄ、３０５を活用してシリコン光インターポーザ２０３内で電気信号が生成される。光信号が、グレーティング結合器１１７Ａ‐１１７Ｈ、３０１、３０３を活用してシリコン光インターポーザ２０３の内、光信号イン、及び／又は、外、光信号アウト、へ通信される。１以上の電子ダイ２０５が、プロセッサコア、スイッチコア、又はルーターの１以上を含む。集積光通信システム１００が、複数のトランシーバ１０５／１１２／１１７／１０７／１１１（Ａ‐Ｆ）を含む。
【００７７】
特定の実施形態を参照して本発明を説明してきたが、本発明のスコープから逸脱することなく様々な変更が為し得、また均等物が置換され得ると当業者が理解するだろう。加えて、本発明のスコープから逸脱すること無く本発明の教示に照らし、多くの修正が為されて特定の状況や材料に適合される。従って、開示の特定の実施形態に本発明が限定されるべきものではなく、本発明が添付請求項のスコープ範囲内の全実施形態を包含することが意図される。
【図１】
2013243649.tif 000002
【図２Ａ】
2013243649.tif 000003
【図２Ｂ】
2013243649.tif 000004
【図２Ｃ】
2013243649.tif 000005
【図３】
2013243649.tif 000006
【図４】
2013243649.tif 000007
【図５Ａ】
2013243649.tif 000008
【図５Ｂ】
2013243649.tif 000009
【図５Ｃ】
2013243649.tif 000010
【図６】
2013243649.tif 000011
【図７】
2013243649.tif 000012
【図８】
2013243649.tif 000013
【外国語明細書】
2013243649000001.pdf