(57)【要約】【課題】簡素な構成の制御器で高速応答とロバスト性の両立を実現可能な力率改善装置およびそれを備えた電源装置を提供する。【解決手段】例えば、昇圧コンバータ部ＢＳＴＣを制御対象とする電流制御器ＩＣＭＰと、ＢＳＴＣおよびＩＣＭＰを制御対象とする電圧制御器ＶＣＭＰを備える。ＩＣＭＰは、ＢＳＴＣの極を設定するための状態フィードバック部ＦＢＢＫと、目標値制御に対する応答と外乱（ｑｖ，ｑｙ）制御に対する応答とを個別に設定できるようにするためのロバスト補償器ＲＴＣＭｉを備える。ＶＣＭＰは、状態フィードバック部を備えずに、ＩＣＭＰと同様のロバスト補償器ＲＴＣＭｖを備える。【選択図】図１５
2013059141.tif 000002
【特許請求の範囲】
【請求項１】
インダクタ、ダイオードおよびスイッチ用トランジスタを含み、交流入力電圧が入力される整流器の出力電圧を受けて所定の直流電圧値を持つ第１出力電圧を生成する昇圧コンバータ部を制御対象とし、
前記交流入力電圧を反映した第１目標信号、前記インダクタに流れるインダクタ電流、前記第１出力電圧をそれぞれディジタル信号に変換し、前記第１目標信号に対応する第１ディジタル信号、前記インダクタ電流に対応する第２ディジタル信号、前記第１出力電圧に対応する第３ディジタル信号を出力するアナログ・ディジタル変換器と、
前記第１および第２ディジタル信号を受けて、前記インダクタ電流を前記交流入力電圧に追従させるための第１操作量を生成し、前記第１操作量に基づくデューティ比を持つＰＷＭ信号を前記スイッチ用トランジスタに向けて出力する電流ループと、
前記第３ディジタル信号を受けて、前記第１出力電圧を予め定められた目標電圧に設定するための第２操作量を生成し、前記第２操作量を前記第１目標信号に反映させる電圧ループとを備え、
前記電流ループは、
前記昇圧コンバータ部の極を定めるための状態フィードバック部と、
前記状態フィードバック部を含めた前記昇圧コンバータ部の第１伝達関数に対する近似的な第１逆伝達関数ならびに第１ディジタルロウパスフィルタを含み、前記電流ループの目標値制御に対する応答と外乱制御に対する応答とを個別に設定するための第１ロバスト補償器とを有することを特徴とする力率改善装置。
【請求項２】
請求項１記載の力率改善装置において、
前記電圧ループは、前記電流ループを含めた前記昇圧コンバータ部の第２伝達関数に対する近似的な第２逆伝達関数ならびに第２ディジタルロウパスフィルタを含み、前記電圧ループの目標値制御に対する応答と外乱制御に対する応答とを個別に設定するための第２ロバスト補償器を有することを特徴とする力率改善装置。
【請求項３】
請求項２記載の力率改善装置において、
前記第１逆伝達関数は、前記第１伝達関数を１次近似した関数に基づいて設定され、
前記第２逆伝達関数は、前記第２伝達関数を１次近似した関数に基づいて設定されることを特徴とする力率改善装置。
【請求項４】
請求項３記載の力率改善装置において、
前記第１および第２ディジタルロウパスフィルタのそれぞれの伝達関数Ｋ（ｚ）は、係数ｋｚおよびパラメータｚ（＝ｅｘｐ（ｊωＴ））を用いて、
Ｋ（ｚ）＝ｋｚ／（ｚ−１＋ｋｚ）
で定められることを特徴とする力率改善装置。
【請求項５】
請求項４記載の力率改善装置において、
前記第１逆伝達関数は、前記第１伝達関数の出力を入力とし、
前記第１ディジタルロウパスフィルタは、前記第１伝達関数の入力から前記第１逆伝達関数の出力を減算した値を入力とし、出力を前記第１伝達関数の入力に帰還し、
前記第２逆伝達関数は、前記第２伝達関数の出力を入力とし、
前記第２ディジタルロウパスフィルタは、前記第２伝達関数の入力から前記第２逆伝達関数の出力を減算した値を入力とし、出力を前記第２伝達関数の入力に帰還することを特徴とする力率改善装置。
【請求項６】
請求項３記載の力率改善装置において、
前記昇圧コンバータ部は、デューティ比を操作量とし、前記インダクタ電流と、前記第１出力電圧と、前記アナログ・ディジタル変換器の遅延を含めたシステム遅延時間とを状態変数とする離散化された状態方程式で表され、
前記状態フィードバック部は、前記インダクタ電流を前記デューティ比に反映させるための第１フィードバックゲインと、前記第１出力電圧を前記デューティ比に反映させるための第２フィードバックゲインと、前記システム遅延時間を前記デューティ比に反映させるための第３フィードバックゲインとを備えることを特徴とする力率改善装置。
【請求項７】
請求項３記載の力率改善装置において、
前記第１伝達関数は、代表極となる第１極によって１次近似され、
前記第１伝達関数における前記第１極とは異なる第２極は、前記第１伝達関数の零点の一つを打ち消す値に設定され、
前記第２伝達関数は、前記第２極によって１次近似されることを特徴とする力率改善装置。
【請求項８】
請求項２記載の力率改善装置において、
前記電流ループおよび前記電圧ループは、プロセッサによる演算処理で実現されることを特徴とする力率改善装置。
【請求項９】
交流入力電圧を整流する整流器と、
昇圧コンバータ部と、
プロセッサを含んだ力率改善装置とを備え、
前記昇圧コンバータ部は、
一端が前記整流器の出力に結合される第１インダクタと、
アノードが前記第１インダクタの他端に結合される第１ダイオードと、
一端が前記第１ダイオードのカソードに結合され、他端が基準電圧ノードに結合され、両端間に第１出力電圧を生成する出力容量と、
前記第１ダイオードのアノードと前記基準電圧ノードの間に結合される第１スイッチ用トランジスタと、
第１ＰＷＭ信号が入力され、前記第１ＰＷＭ信号に基づいて前記第１スイッチ用トランジスタのオン・オフを制御する第１ドライバ回路とを備え、
前記力率改善装置は、
前記交流入力電圧を反映した第１目標信号、前記第１インダクタに流れるインダクタ電流、前記第１出力電圧をそれぞれディジタル信号に変換し、前記第１目標信号に対応する第１ディジタル信号、前記インダクタ電流に対応する第２ディジタル信号、前記第１出力電圧に対応する第３ディジタル信号を出力するアナログ・ディジタル変換器と、
前記第１および第２ディジタル信号を受けて、前記インダクタ電流を前記交流入力電圧に追従させるための第１操作量を生成し、前記第１操作量に基づくデューティ比を持つ前記第１ＰＷＭ信号を前記第１ドライバ回路に向けて出力する電流ループと、
前記第３ディジタル信号を受けて、前記第１出力電圧を予め定められた目標電圧に設定するための第２操作量を生成し、前記第２操作量を前記第１目標信号に反映させる電圧ループとを備え、
前記電流ループは、
前記昇圧コンバータ部の極を定めるための状態フィードバック部と、
前記状態フィードバック部を含めた前記昇圧コンバータ部の第１伝達関数に対する近似的な第１逆伝達関数ならびに第１ディジタルロウパスフィルタを含み、前記電流ループの目標値制御に対する応答と外乱制御に対する応答とを個別に設定するための第１ロバスト補償器とを有することを特徴とする電源装置。
【請求項１０】
請求項９記載の電源装置において、
前記電圧ループは、前記電流ループを含めた前記昇圧コンバータ部の第２伝達関数に対する近似的な第２逆伝達関数ならびに第２ディジタルロウパスフィルタを含み、前記電圧ループの目標値制御に対する応答と外乱制御に対する応答とを個別に設定するための第２ロバスト補償器を有することを特徴とする電源装置。
【請求項１１】
請求項１０記載の電源装置において、
前記第１逆伝達関数は、前記第１伝達関数を１次近似した関数に基づいて設定され、
前記第２逆伝達関数は、前記第２伝達関数を１次近似した関数に基づいて設定されることを特徴とする電源装置。
【請求項１２】
請求項１１記載の電源装置において、
前記第１および第２ディジタルロウパスフィルタのそれぞれの伝達関数Ｋ（ｚ）は、係数ｋｚおよびパラメータｚ（＝ｅｘｐ（ｊωＴ））を用いて、
Ｋ（ｚ）＝ｋｚ／（ｚ−１＋ｋｚ）
で定められることを特徴とする電源装置。
【請求項１３】
請求項１２記載の電源装置において、
前記第１逆伝達関数は、前記第１伝達関数の出力を入力とし、
前記第１ディジタルロウパスフィルタは、前記第１伝達関数の入力から前記第１逆伝達関数の出力を減算した値を入力とし、出力を前記第１伝達関数の入力に帰還し、
前記第２逆伝達関数は、前記第２伝達関数の出力を入力とし、
前記第２ディジタルロウパスフィルタは、前記第２伝達関数の入力から前記第２逆伝達関数の出力を減算した値を入力とし、出力を前記第２伝達関数の入力に帰還することを特徴とする電源装置。
【請求項１４】
請求項１１記載の電源装置において、
前記昇圧コンバータ部は、デューティ比を操作量とし、前記インダクタ電流と、前記第１出力電圧と、前記アナログ・ディジタル変換器の遅延を含めたシステム遅延時間とを状態変数とする離散化された状態方程式で表され、
前記状態フィードバック部は、前記インダクタ電流を前記デューティ比に反映させるための第１フィードバックゲインと、前記第１出力電圧を前記デューティ比に反映させるための第２フィードバックゲインと、前記システム遅延時間を前記デューティ比に反映させるための第３フィードバックゲインとを備えることを特徴とする電源装置。
【請求項１５】
請求項１１記載の電源装置において、
前記第１伝達関数は、代表極となる第１極によって１次近似され、
前記第１伝達関数における前記第１極とは異なる第２極は、前記第１伝達関数の零点の一つを打ち消す値に設定され、
前記第２伝達関数は、前記第２極によって１次近似されることを特徴とする電源装置。
【請求項１６】
請求項１１記載の電源装置において、
前記昇圧コンバータ部は、さらに、
一端が前記整流器の出力に結合される第２インダクタと、
アノードが前記第２インダクタの他端に結合され、カソードが前記第１ダイオードのカソードに結合される第２ダイオードと、
前記第２ダイオードのアノードと前記基準電圧ノードの間に結合される第２スイッチ用トランジスタと、
第２ＰＷＭ信号が入力され、前記第２ＰＷＭ信号に基づいて前記第２スイッチ用トランジスタのオン・オフを制御する第２ドライバ回路とを備え、
前記力率改善装置は、さらに、前記第１ＰＷＭ信号のサイクルから半サイクルずれるタイミングで前記第２ドライバ回路に向けて前記第２ＰＷＭ信号を出力することを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善装置およびそれを備えた電源装置に関し、特にディジタル制御によって力率改善を行う力率改善装置およびそれを備えたＡＣ−ＤＣコンバータ（電源装置）に適用して有益な技術に関するものである。
【背景技術】
【０００２】
例えば、特許文献１には、制御対象の伝達関数を外乱や遅れ要素を含む二次近似のモデル伝達関数に定め、当該モデル伝達関数に対して当該モデル伝達関数の逆関数と動的補償器とを結合した系を構成し、この系を等価変換して得た積分形制御系を実現する制御補償手段を備えたロバストディジタル制御器が示されている。ここで、制御対象は、ＤＣ−ＤＣコンバータとなっている。また、二次近似のモデル伝達関数に定める際には、状態フィードバック則および状態フィードフォワード則が適用される。非特許文献１には、ディジタル制御を行うＰＦＣ（power factor correction）コントローラを備えたＡＣ−ＤＣコンバータが示されている。ＰＦＣコントローラには、離散時間系のＰＩ（Ｐ：比例、Ｉ：積分）制御器が用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４３４１７５３号明細書
【非特許文献】
【０００４】
【非特許文献１】「トランジスタ技術」、２００９年９月号、ｐ．１４５−１５３
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、スイッチング電源装置の制御方式として、従来のアナログ制御方式に変わってディジタル制御方式を適用する技術が注目されている。ディジタル制御方式を用いることで、例えば、制御アルゴリズムの変更がソフトウエアの変更によって容易に可能となったり、あるいは、高度な制御理論を用いて電源制御の高精度化が見込めるなど、様々なメリットが得られる。このようなスイッチング電源装置の一つとして、ＡＣ−ＤＣコンバータが挙げられる。ＡＣ−ＤＣコンバータの中には、外部電源ラインからのＡＣ入力電力の力率を改善し、外部電源ラインに重畳する高調波電流を低減するための力率改善装置（ＰＦＣ）を備えたものが多く存在する。
【０００６】
力率改善装置にディジタル制御方式を適用する場合、例えば、非特許文献１に示されるようなＰＩ（Ｐ：比例、Ｉ：積分）制御器、あるいはこれに微分（Ｄ）を加えたＰＩＤ制御器を用いることが考えられる。しかしながら、ＰＩＤ制御器では、高速応答とロバスト性の両立が困難となる恐れがある。スイッチング電源装置において、ロバスト性とは、系を安定させた上で、制御量を目標値に精度よく追従させること、外乱の悪影響を除去・抑制すること、入力急変や負荷急変等のパラメータ変動に対して不感であること、をそれぞれ満たすことを言う。高速応答のため入出力特性の帯域を広げると外乱に対する感度が上がり過ぎ、逆にロバスト性を保つため外乱に対する感度を下げると入出力特性の応答性が低下する。
【０００７】
そこで、特許文献１の技術を用いることが考えられる。特許文献１の技術を用いると、前述した制御補償手段によって、入力に対する応答と外乱に対する応答を個別に制御することが可能になる（すなわち近似的２自由度制御が可能になる）。これによって、ＰＩＤ制御器において困難であった高速応答とロバスト性の両立が図れる。ただし、特許文献１では、電圧ループで構成されるＤＣ−ＤＣコンバータに近似的２自由度制御を適用する技術が示されているが、これを単純に力率改善装置（ＰＦＣ）に応用することは容易でない。ＰＦＣは、電流ループと電圧ループの二重ループの構成が必要であるが、特許文献１の技術をＰＦＣの各ループにそのまま適用すると、演算及び係数決定が非常に複雑となり、その演算時間がＤＣ−ＤＣコンバータの場合の２倍程度必要となる恐れがある。
【０００８】
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、簡素な構成で高速応答とロバスト性の両立を実現可能な力率改善装置およびそれを備えた電源装置を提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１０】
本実施の形態による力率改善装置は、昇圧コンバータ部を制御対象とし、アナログ・ディジタル変換器と、電流ループと、電圧ループとを備える。制御対象となる昇圧コンバータ部（ＢＳＴＣ）は、インダクタ（Ｌ０）、容量（Ｃ０）、負荷（ＲＬ）、ダイオード（Ｄ０）およびスイッチ用トランジスタ（Ｑ０）を含み、交流入力電圧（ｖｉ）が入力される整流器（ＲＣＴ１）の出力電圧（Ｖｉ）を受けて所定の直流電圧値を持つ第１出力電圧（ｖｏ）を生成する。アナログ・ディジタル変換器（ＡＤＣ）は、交流入力電圧を反映した第１目標信号（ｖａｃ）、インダクタに流れるインダクタ電流（ｉＬ）、第１出力電圧（ｖｏ）をそれぞれディジタル信号に変換し、第１目標信号に対応する第１ディジタル信号（ｒ）、インダクタ電流に対応する第２ディジタル信号（ｉＬ）、第１出力電圧に対応する第３ディジタル信号（ｖｏ）を出力する。電流ループは、第１および第２ディジタル信号を受けて、インダクタ電流を交流入力電圧に追従させるための第１操作量（ｖ）を生成し、第１操作量に基づくデューティ比を持つＰＷＭ信号をスイッチ用トランジスタに向けて出力する。電圧ループは、第３ディジタル信号を受けて、第１出力電圧を予め定められた目標電圧（ｒｖ）に設定するための第２操作量（ｕｖ）を生成し、第２操作量を第１目標信号に反映させる。また、交流入力電圧の振幅変動に対応するため、第２ディジタル信号を平均値計算器（ＡＶＧ）に入力し、平均値（ｖａｖｇ）を生成し、この逆数を第１目標信号に反映させる。ここで、電流ループは、昇圧コンバータ部の極を定めるための状態フィードバック部（ＦＢＢＫ）と、第１ロバスト補償器（ＲＴＣＭｉ）とを有する。第１ロバスト補償器（ＲＴＣＭｉ）は、状態フィードバック部を含めた昇圧コンバータ部の第１伝達関数（Ｗｒｙ）に対する近似的な第１逆伝達関数（Ｗｍ−１）ならびに第１ディジタルロウパスフィルタ（Ｋ（ｚ））を含み、電流ループの目標値制御に対する応答（Ｗｒｙ）と外乱制御に対する応答（ＷＱｙ）とを個別に設定するためものである。
【００１１】
このように、電流ループと電圧ループを備え、電流ループに対して状態フィードバック部とロバスト補償器を設けることで、電流ループにおいて高速応答とロバスト性の両立が実現可能となり、その結果、電流ループを制御対象とする電圧ループにおいても当該効果を十分に得ることが可能になる。また、当該電流ループの構成によって電流ループを含めた昇圧コンバータ部を低次の伝達関数に近似することができ、その結果、電圧ループの構成を簡素化することが可能になる。特に、当該伝達関数を１次に近似することで、電圧ループの構成をより簡素化することができ、更に、電圧ループを電流ループと同様なロバスト補償器で構成することで、高速応答とロバスト性の両立をより図ることが可能になる。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、力率改善装置およびそれを備えた電源装置において、簡素な構成の制御器で高速応答とロバスト性の両立が実現可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１による電源装置において、その構成の一例を示すブロック図である。
【図２】図１の電源装置において、その制御器のマイクロコントローラユニットの機能概要を示すブロック図である。
【図３】（ａ）は、図２の電源装置における昇圧コンバータ部の回路モデルの一例を示す図であり、（ｂ）は、（ａ）に対応する状態方程式のブロック線図モデルの一例を示す図である。
【図４】（ａ）は、図３（ｂ）を離散状態方程式で表したブロック線図モデルの一例を示す図であり、（ｂ）は、図４（ａ）を簡略表示した図である。
【図５】図４（ａ）、（ｂ）を対象に状態フィードバック則を適用した後のブロック線図モデルの一例を示す図である。
【図６】（ａ）は、本発明の実施の形態１による電源装置において、電流ループに対するロバスト補償器のブロック線図モデルの一例を示す図であり、（ｂ）は、（ａ）を等価変換したブロック線図モデルの一例を示す図である。
【図７】図６（ｂ）のブロック線図モデルに図５のブロック線図モデルを適用した電流制御器を示す図である。
【図８】図７のブロック線図モデルを等価変換した電流制御器のブロック線図モデルの一例を示す図である。
【図９】本発明の実施の形態１による電源装置において、その電流制御器のパラメータ決定に伴う根軌跡の例を示す説明図である。
【図１０】図８の電流制御器に乗算器を接続したブロック線図モデルの一例を示す図である。
【図１１】（ａ）は、図１０のブロック線図モデルに基づき生成した新たな制御対象のブロック線図モデルの一例を示す図であり、（ｂ）は、（ａ）を近似的に表現した図である。
【図１２】本発明の実施の形態１による電源装置において、電圧ループに対するロバスト補償器のブロック線図モデルの一例を示す図である。
【図１３】図１２のブロック線図モデルを等価変換すると共に図１１（ａ）のブロック線図モデルを適用した電圧制御器のブロック線図モデルの一例を示す図である。
【図１４】本発明の実施の形態１による電源装置において、その昇圧コンバータ部の回路モデルの一例を纏めた説明図である。
【図１５】本発明の実施の形態１による電源装置において、その構成例を纏めたブロック線図である。
【図１６】図１５を等価変換したブロック線図である。
【図１７】本発明の実施の形態１による電源装置において、その比較例として検討した電源装置の構成例を示すブロック線図である。
【図１８】（ａ）、（ｂ）は、動特性変化に対する出力電圧と入力電流の変化を検証した結果を示すものであり、（ａ）は図１５又は図１６の構成例を用いた場合の結果であり、（ｂ）はその比較例となる図１７の構成例を用いた場合の結果である。
【図１９】図１５又は図１６の構成例を用いた場合の力率改善効果を検証した結果を示す図である。
【図２０】本発明の実施の形態２による電源装置において、その構成例を纏めたブロック線図である。
【図２１】本発明の実施の形態３による電源装置において、その構成例を纏めたブロック線図である。
【図２２】本発明の実施の形態４による電源装置において、その構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１５】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
《（１）電源装置の全体構成》
図１は、本発明の実施の形態１による電源装置において、その構成の一例を示すブロック図である。図１に示す電源装置は、整流回路ＲＣＴ１，ＲＣＴ２、フィルタＦＬＴ１，ＦＬＴ２、容量ＣＩ，Ｃ０、電流検出回路ＩＤＥＴ、インダクタＬ０、ダイオードＤ０、スイッチ用トランジスタＱ０、ドライバ回路ＤＲＶ、負荷ＲＬ、およびマイクロコントローラユニットＭＣＵ等を備える。このうち、Ｃ０，ＩＤＥＴ，Ｌ０，Ｄ０，Ｑ０，ＤＲＶ，ＲＬは昇圧コンバータ部ＢＳＴＣを構成する。整流回路ＲＣＴ１は、外部交流電源ＶＡＣからの商用の交流入力電圧ｖｉおよび交流入力電流ｉａｃを受け、内部のダイオードブリッジ等を用いて全波整流を行う。同様に、整流回路ＲＣＴ２は、交流入力電圧ｖｉおよび交流入力電流ｉａｃを受けて全波整流を行い、全波整流後の入力電圧ｖａｃを出力する。
【００１８】
容量ＣＩは、容量値Ｃｉを持ち、ＲＣＴ１の出力を平滑化することで、基準電源ノードの電圧を基準として略直流の入力電圧Ｖｉを生成する。インダクタＬ０は、インダクタンスＬ０を持ち、一端に入力電圧Ｖｉが印加される。スイッチ用トランジスタＱ０は、ソースが基準電源ノードに、ドレインがＬ０の他端にそれぞれ接続され、ゲートがドライバ回路ＤＲＶによって制御される。ダイオードＤ０は、アノードがＬ０の他端に接続され、カソードが容量値Ｃ０を持つ容量Ｃ０の一端に接続される。
【００１９】
容量Ｃ０は、他端が基準電源ノードに接続され、Ｄ０からの出力電流ｉｏに伴う電荷を蓄えることで出力電圧ｖｏを生成する。この出力電圧ｖｏおよび出力電流ｉｏは、抵抗値ＲＬを持つ負荷ＲＬに供給される。電流検出回路ＩＤＥＴは、インダクタＬ０に流れるインダクタ電流ｉＬを検出する。フィルタＦＬＴ１は、整流回路ＲＣＴ２からの全波整流後の入力電圧ｖａｃとＩＤＥＴからのインダクタ電流ｉＬをフィルタリングしたのち、マイクロコントローラユニットＭＣＵに出力する。フィルタＦＬＴ２は、出力電圧ｖｏをフィルタリングしたのち、ＭＣＵに出力する。
【００２０】
マイクロコントローラユニット（力率改善装置の一部となる制御器）ＭＣＵは、例えば一つの半導体チップで実現され、アナログ・ディジタル変換回路ＡＤＣと、制御回路ＣＴＬと、ＰＷＭ（Pulse Width Modulation）信号生成回路ＰＷＭＧを備えている。ＡＤＣは、前述したフィルタＦＴＬ１，ＦＴＬ２を介して出力された全波整流後の入力電圧ｖａｃ、インダクタ電流ｉＬ、および出力電圧ｖｏをそれぞれディジタル信号に変換する。ＣＴＬは、当該ディジタル信号を受けて、出力電圧ｖｏが予め定めた所定の目標電圧となり、かつ交流入力電流ｉａｃが交流入力電圧ｖｉと同様の正弦波となるようにＰＷＭデューティ比の演算を行う。ＰＷＭＧは、このＰＷＭデューティ比の演算結果を受けてＰＷＭ信号を生成する。前述したドライバ回路ＤＲＶは、このＰＷＭＧからのＰＷＭ信号に基づいてスイッチ用トランジスタＱ０のオン・オフを制御する。
【００２１】
このような構成により、昇圧コンバータ部ＢＳＴＣでは、スイッチ用トランジスタＱ０がオンの場合には、ダイオードＤ０がオフになると共にインダクタＬ０に電力が蓄積され、Ｑ０がオフとなった際にはＤ０がオンになると共にＬ０の蓄積電力がＤ０を介して容量Ｃ０および負荷ＲＬに供給される。特に限定はされないが、本実施の形態では、例えば、交流入力電圧ｖｉは１００［Ｖｒｍｓ］、Ｃｉは１［μＦ］、Ｌ０は１５０［μＨ］、ＲＬは２９２［Ω］、Ｃ０は９４０［μＦ］、Ｖｉは１４０［Ｖ］、ｖｏは３８５［Ｖ］を用いる。
【００２２】
図２は、図１の電源装置において、その制御器を構成するマイクロコントローラユニットの機能概要を示すブロック図である。図２に示すＭＣＵは、主に図１の制御回路ＣＴＬの部分の詳細を示したものであり、電流制御器ＩＣＭＰ、電圧制御器ＶＣＭＰ、乗算器ＭＵＬ、平均値計算器ＡＶＧを備えている。ＣＴＬは、具体的には、ＤＳＰ（Digital Signal Processor）等のプロセッサである。力率改善を行いながら、出力電圧ｖｏを安定化させるためには、出力電圧ｖｏ、インダクタ電流ｉＬ、全波整流後の入力電圧ｖａｃをフィードバックして演算に使用する必要がある。ここでは、ディジタル制御を使用するため、ｖｏ，ｉＬ，ｖａｃが、それぞれフィルタを通して、アナログ・ディジタル変換回路ＡＤＣでディジタル値に変換されている。また、ＰＷＭ信号は、０〜１のデューティ比をＰＷＭ信号生成回路ＰＷＭＧが備えるＰＷＭタイマカウンタに入力することで生成される。
【００２３】
図２においては、まず、デューティ比ｖを入力、インダクタ電流ｉＬを出力とする系を制御対象とする電流制御器ＩＣＭＰが設けられる。ＩＣＭＰは、目標信号ｒにインダクタ電流ｉＬが追従するようにデューティ比ｖを定める。ここで、目標信号ｒは、全波整流後の入力電圧ｖａｃとその平均値の逆数1/ｖａｖｇに基づいて定められる。これによって、入力電流ｉａｃは入力電圧ｖｉに追従することになり、力率が改善され、高調波特性が改善される。さらに、乗算器ＭＵＬの入力となる制御信号ｕｖを入力、出力電圧ｖｏを出力とする系を新たな制御対象として、電圧制御器ＶＣＭＰが設けられる。ＭＵＬは、全波整流後の入力電圧ｖａｃとその平均値の逆数1/ｖａｖｇの積に制御信号ｕｖを乗算することで前述した目標信号ｒを生成する。ＶＣＭＰは、出力電圧ｖｏが所定の目標電圧ｒｖと一致するように制御信号ｕｖを生成する。これによって、入力電流ｉａｃは入力電圧ｖｉに追従したまま、出力電圧ｖｏを所定の目標電圧ｒｖに保つようにデューティ比ｖの平均値を操作するような処理が行われる。
【００２４】
《（２）電流制御器の詳細》
《（２−１）昇圧コンバータ部の状態方程式の導出と離散化》
図３（ａ）は、図２の電源装置における昇圧コンバータ部の回路モデルの一例を示す図であり、図３（ｂ）は、図３（ａ）に対応する状態方程式のブロック線図モデルの一例を示す図である。図４（ａ）は、図３（ｂ）を離散状態方程式で表したブロック線図モデルの一例を示す図であり、図４（ｂ）は、図４（ａ）を簡略表示した図である。
【００２５】
ここでは、図２に示す電流制御器ＩＣＭＰを設計することを目的として、図３（ａ）に示す回路モデルを用いて、デューティ比μを入力、インダクタ電流ｉＬを出力として、昇圧コンバータ部ＢＳＴＣの回路状態方程式を導出する。図３（ａ）において、Ｒ０はインダクタンスＬ０を持つインダクタ（Ｌ０）とスイッチ用トランジスタＱ０の等価直列抵抗である。また、μはデューティ比で、μはμの平均値μｓとμの微小変動Δμの和で表される（μ＝μｓ＋Δμ）。ｖｏおよびｉＬも、同様に、平均値ＶｓおよびＩｓと、微小変動ΔｖOおよびΔｉＬの和で表される（ｖｏ＝Ｖｓ＋ΔｖO、ｉＬ＝Ｉｓ＋ΔｉＬ）。
【００２６】
動作点近傍においては、平均値はそれぞれ動作点を定める定数であり、微小変動が変数となる。Ｖｓ、Ｉｓは、それぞれμｓに依存し、式（１）、式（２）で表される。特に限定はされないが、本実施の形態では、例えば、Ｒ０＝１．８［Ω］、μｓ＝０．６５１（Ｖｓがｖｏの仕様３８５［Ｖ］になる点）を用いる。
【００２７】
【数１】
2013059141.tif 000003
【００２８】
【数２】
2013059141.tif 000004
【００２９】
インダクタ電流ΔｉＬを第１の状態変数、出力電圧ΔｖOを第２の状態変数とし、所謂状態平均化法を用いて、動作点近傍における線形近似された状態方程式を導出すると、式（３）となる。ただし、式（３）において、Ａｃ，Ｂｃ，ｘ（ｔ），ｕ（ｔ），Ｃｃは、それぞれ式（４）で与えられる。また、Ａｃ，Ｂｃは、前述した各数値例を代入すると、式（５）となる。
【００３０】
【数３】
2013059141.tif 000005
【００３１】
【数４】
2013059141.tif 000006
【００３２】
【数５】
2013059141.tif 000007
【００３３】
ここで、式（３）の状態方程式をブロック線図モデルに書き直すと、図３（ｂ）のようになる。但し、Ａｃ（ｉ，ｊ）,Ｂｃ（ｉ，ｊ）は行列Ａｃ，Ｂｃの行列要素である。このモデルをディジタル制御器で扱うために、特許文献１と同様な方式を用いて、入力に時間遅れを持たせながら、離散時間モデル（差分方程式）に変換すると、離散化された状態方程式モデルは式（６）となる。ただし、式（６）において、Ａｗ，Ｂｗはそれぞれ式（７）で与えられ、ｘｗ（ｋ），ｖ（ｋ），Ｃｗは、それぞれ式（８）で与えられる。式（７）において、Ｔはサンプリング周期、Ｌｄは入力の遅れ時間である。
【００３４】
【数６】
2013059141.tif 000008
【００３５】
【数７】
2013059141.tif 000009
【００３６】
【数８】
2013059141.tif 000010
【００３７】
ここで、動作点やパラメータ変化が生じた場合を考える。動作点変化は、負荷抵抗ＲＬの抵抗値ＲＬ、デューティ比μ、ならびに入力電圧Ｖｉの変化と、それらに伴うＶｓ、Ｉｓの変化になるので、ＡｃとＢｃの全ての要素の変動となる。これらのパラメータ変動は、前述した時間遅れ考慮の制御対象の入出力に入る等価外乱ｑｖ，ｑｙに置き換えることができる。図４（ａ）は、この等価外乱ｑｖ，ｑｙを含めて式（６）をブロック線図モデルで表したものであり、図４（ｂ）は、その簡易表示となる。但し、ａｉｊ,ｂｉｊは行列Ａｗ，Ｂｗの行列要素である。
【００３８】
特に限定はされないが、本実施の形態では、例えば、サンプリング周波数ｆｓ＝１００［ｋＨｚ］、サンプリング周期Ｔｓ＝１０［μｓ］、遅れ時間Ｌｄ＝０．９９Ｔｓを用いる。この際には、式（７）は式（９）となる。また、式（６）の状態方程式を伝達関数Ｇｗ（ｚ）に変換し、各零点ｎ１，ｎ２および各極ｐ１，ｐ２を求めると、式（１０）のようになる。
【００３９】
【数９】
2013059141.tif 000011
【００４０】
【数１０】
2013059141.tif 000012
【００４１】
《（２−２）状態フィードバック則の適用》
次に、図４（ａ）、（ｂ）の構成例を対象に所謂状態フィードバック則を適用し、制御対象の応答特性（極）を任意のものに変更する。図５は、図４（ａ）、（ｂ）を対象に状態フィードバック則を適用した後のブロック線図モデルの一例を示す図である。状態フィードバック則を適用する場合、図５に示されるように、まず、Ａｗ−ＢｗＦの固有値（極）がベクトルＰ＝［Ｈ１  Ｈ２  Ｈ３］で指定される固有値となる状態フィードバック行列Ｆ＝［ｆ１  ｆ２  ｆ３］を計算する。次いで、入力から出力までのゲインを１とするようなゲインＧを計算して、ｖ（ｋ）＝−Ｆｘｗ（ｋ）＋Ｇｒ（ｋ）となるようにフィードバックを形成する。このような状態フィードバック則を適用すると、入力ｒから出力ｙ（ｉＬ）までの応答特性（伝達関数）Ｗｒｙを式（１１）のように変更することができる。また、ゲインＧは式（１２）で表される。ただしＩは３行３列の単位行列である。
【００４２】
【数１１】
2013059141.tif 000013
【００４３】
【数１２】
2013059141.tif 000014
【００４４】
ここで、式（１１）の導出方法について説明する。式（１１）において、（ｚ−ｎ１）（ｚ−ｎ２）は制御対象の元々の零点であり、（ｚ−Ｈ１）（ｚ−Ｈ２）（ｚ−Ｈ３）は極配置後の極である。ここで、１次遅れ系（１／（ｚ−Ｈ１））を考える。連続システムの１次遅れ系Ｇｃ（ｓ）は、直流ゲインＧｄｃと時定数τｄを用いて式（１３）で表記される。
【００４５】
【数１３】
2013059141.tif 000015
【００４６】
この１次遅れ系のステップ応答は、ステップ入力のラプラス変換（１／ｓ）をかけて、式（１４）となる。これをサンプリング周期Ｔｓでｚ変換すると、式（１５）となり、ステップ入力のｚ変換（ｚ／（ｚ−１））を除くと、離散１次遅れ系のパルス伝達関数は式（１６）で表される。ただしｅｘｐ（−Ｔｓ／τｄ）＝Ｈ１である。
【００４７】
【数１４】
2013059141.tif 000016
【００４８】
【数１５】
2013059141.tif 000017
【００４９】
【数１６】
2013059141.tif 000018
【００５０】
式（１６）より、離散システムでは、極をＨ１においた場合、直流ゲインとしてＧｄｃの他に（１−Ｈ１）が必要であることがわかる。そこで、全ての極・零点に対して、Ｇｄｃ＝１とし、同様の直流ゲインを追加すると、Ｗｒｙは式（１１）のようになる。
【００５１】
また、式（１２）の導出方法について説明する。まず、前述した式（６）の状態方程式の直流ゲインを求める。この状態方程式は、１入力１出力の伝達関数に置き換えると、Ｇｗ＝Ｃｗ（ｚＩ−Ａｗ）−１Ｂｗとなる。当該伝達関数の直流ゲインは、ｚ＝１の場合に相当する。したがって、伝達関数Ｇｗにｚ＝１を代入すると、直流ゲインＧｗｄｃは式（１７）となる。
【００５２】
【数１７】
2013059141.tif 000019
【００５３】
ここで、状態フィードバックは、状態フィードバックゲインＦを使って、系のＡ行列を（Ａ−ＢＦ）に変えることで、Ａ行列の固有値（極）を移動する手法であるから、状態フィードバックを適用した系の直流ゲインは、式（１７）における直流ゲインのＡ行列を（Ａ−ＢＦ）に置き換えたものとなる。よって、状態フィードバック則（ｖ（ｋ）＝−Ｆｘｗ（ｋ）＋ｒ）を適用した系の直流ゲインＧｗｆｄｃは、式（１８）であり、これを打ち消して、直流ゲインを１とするためのゲインＧは、その逆数となる式（１２）で与えられる。
【００５４】
【数１８】
2013059141.tif 000020
【００５５】
式（１１）において、一般的に、零点ｎ１，ｎ２は応答特性に与える影響が小さく、例えば極を、Ｈ１＞＞Ｈ２，Ｈ３となるように指定することで、Ｗｒｙを１次モデルに近似することができる。この近似された特性を式（１９）に示すようにＷｍとおく。
【００５６】
【数１９】
2013059141.tif 000021
【００５７】
しかしながら、昇圧コンバータの場合、負荷の抵抗とキャパシタンスによって零点ｎ１の位置が大きく変化し、応答特性に影響を与えることがある。昇圧コンバータの電流特性において、時定数τ＝ＲＬＣ０が小さい場合、零点ｎ１は単位円の中心近くに、時定数τが大きい場合、零点ｎ１は単位円内の単位円付近にそれぞれ存在する。離散システムにおいては、零点ａが単位円内にあり、単位円に近い場合、オーバーシュートを生じ、ａが単位円に近いほど、それが大きくなり、またａが単位円より遠い位置にある場合は、影響は無視して良いほど小さく、零点は単なるゲイン的要素となることが知られている。よって、昇圧コンバータの電流特性では、時定数τが大きい場合に、応答特性にオーバーシュートを生じることがわかる。オーバーシュートを抑えるには、時定数τ＝ＲＬＣ０を小さくする必要があるが、負荷抵抗ＲＬを小さくすると出力電圧のリプルが増え、容量Ｃ０を増やしてそれを抑える必要が出るため、通常の使用で、τを小さくすることは難しく、零点ｎ１の影響が無視できない。
【００５８】
このように、零点ｎ１が、単位円内の単位円近くに存在するものとし、もう一つの零点ｎ２は無視しても構わないものとすると、零点ｎ１を除去しないと安定した特性が得られないため、本実施の形態では、Ｈパラメータの指定手法を変更し、Ｈ２で零点ｎ１を打ち消すようにする。すなわち、Ｈ２＝ｎ１とし、残りの極に関しては、Ｈ１＞＞Ｈ３と定める。こうすると、式（１１）に示したｒ−ｙ伝達関数Ｗｒｙは式（２０）のようになり、式（１９）の場合と同様に、Ｗｒｙを１次モデルで近似することができる。
【００５９】
【数２０】
2013059141.tif 000022
【００６０】
《（２−３）ロバスト補償器の接続》
続いて、図５に示したモデルに対してロバスト補償器を接続する。図６（ａ）は、本発明の実施の形態１による電源装置において、ロバスト補償器のブロック線図モデルの一例を示す図であり、図６（ｂ）は、図６（ａ）を等価変換したブロック線図モデルの一例を示す図である。図５に示したモデルに、２自由度制御を適用するため、図６（ａ）に示すようなロバスト補償器ＲＴＣＭｉを接続する。図６（ａ）に示すＷｒｙは、図５の式（２０）に示した伝達関数Ｗｒｙに対応する。ＲＴＣＭｉは、逆システムとなるＷｍ−１とロウパスフィルタとして機能するＫ（ｚ）を備え、Ｗｍ−１は式（２０）の逆数となる式（２１）で与えられ、Ｋ（ｚ）は、式（２２）で与えられる。また、前述した等価外乱ｑｖ，ｑｙは、図６（ａ）における等価外乱ベクトルＱ＝［ｑｖ  ｑｙ］Ｔで示され、その伝達関数がＷＱｙである。
【００６１】
【数２１】
2013059141.tif 000023
【００６２】
【数２２】
2013059141.tif 000024
【００６３】
ただし、図６（ａ）に示すロバスト補償器ＲＴＣＭｉは、分子の次数が分母よりも大きい逆システムを持つため、そのままでは実現が困難である。そのため、条件を定めて、その条件下で、実現できる形に等価変換することが望ましい。この等価変換に際し、まず、図６（ａ）より式（２３）が得られる。式（２３）を変形して（ｚ）を省略すると式（２４）となる。
【００６４】
【数２３】
2013059141.tif 000025
【００６５】
【数２４】
2013059141.tif 000026
【００６６】
次いで、式（２４）においてＷｍ−１とＫに式（２１）および式（２２）を代入すると、式（２５）が得られる。式（２５）を変形すると式（２６）が得られ、さらに、式（２６）における左辺の括弧内を右辺に移して整理すると式（２７）が得られる。Ｗｒｙの入力λが式（２７）で表されることをブロック線図にしたものが図６（ｂ）である。
【００６７】
【数２５】
2013059141.tif 000027
【００６８】
【数２６】
2013059141.tif 000028
【００６９】
【数２７】
2013059141.tif 000029
【００７０】
図７は、図６（ｂ）のブロック線図モデルに図５のブロック線図モデルを適用した電流制御器を示す図である。図８は、図７のブロック線図モデルを等価変換したブロック線図モデルの一例を示す図である。図８は、図７にブロック線図モデルを式（２８）の係数を使用して等価変換したものである。図８において、目標信号ｒおよびインダクタ電流ｉＬを入力とし、デューティ比ｖを出力する部分が図２の電流制御器ＩＣＭＰに該当する。
【００７１】
【数２８】
2013059141.tif 000030
【００７２】
ここで、図６（ａ）を例とすると、ｒ→ｙの伝達関数は式（２９）で与えられ、Ｑ→ｙの伝達関数は式（３０）で与えられる。ただし、式（３０）におけるＷＱｙ（ｚ）は、式（３１）で与えられ、式（２９）および式（３０）におけるＷｓ（ｚ）は式（２０）のＷｒｙと式（２１）のＷｍ−１の積（ＷｒｙＷｍ−１）を用いて式（３２）で与えられる。
【００７３】
【数２９】
2013059141.tif 000031
【００７４】
【数３０】
2013059141.tif 000032
【００７５】
【数３１】
2013059141.tif 000033
【００７６】
【数３２】
2013059141.tif 000034
【００７７】
式（２９）を算出する際にはＱ→ｙの特性は関係ないためＱ＝０とし、式（３０）を算出する際にはｒ→ｙの特性は関係ないためｒ＝０とする。例えば、式（３０）を算出するにあたりｒ＝０とした場合、図６（ａ）より、λは式（３３）となる。また、図６（ａ）より、ｙ＝Ｗｒｙλ＋ＷＱｙＱであるため、これを変形すると、式（３４）が得られる。式（３４）よりｙを求め、それを変形すると式（３０）が得られる。
【００７８】
【数３３】
2013059141.tif 000035
【００７９】
【数３４】
2013059141.tif 000036
【００８０】
式（２９）および式（３０）において、Ｗｓ（ｚ）≒１であれば式（３５）となる。これにより、ｒ→ｙの伝達特性はＨ１のみで定めることができ、Ｑ→ｙの伝達特性はｋｚで定めることができる。すなわち、通常の入力（ｒ）に対する応答と、外乱（Ｑ）に対する応答をそれぞれ独立に制御できる近似的２自由度制御が実現可能になる。
【００８１】
【数３５】
2013059141.tif 000037
【００８２】
《（２−４）パラメータの決定》
前述した項目（２−２）及び（２−３）より、電流制御器ＩＣＭＰのパラメータの決定に際しては、以下の条件があることがわかる。
（条件１）極の一つであるＨ２は、単位円内の零点ｎ１と近い値にして打ち消す。
（条件２）電流制御器のｒ−ｙ特性を決める代表極Ｈ１をもう一つの極Ｈ３より十分大きくする。
（条件３）Ｈ１はＨ２に対して速く（Ｈ２＞＞Ｈ１）にする。
（条件４）Ｗｓ（ｚ）≒１とし、近似度を良くする。
（条件５）ｋｚを上げ、外乱の影響を小さくする。
【００８３】
ここで、外乱の影響を小さくするためにはｋｚを大きくする必要があるが、ｋｚを大きくすると、式（２９）における（ｚ−１＋ｋｚＷｓ（ｚ））の極ｐｚ１，ｐｚ２が代表極Ｈ１に近づき、近似度が悪くなる可能性がある。図９は、本発明の実施の形態１による電源装置において、その電流制御器のパラメータ決定に伴う根軌跡の例を示す説明図である。図９では、ｋｚを０から増加させた時のｐｚ１，ｐｚ２の根軌跡の例が示されている。図９において、根は１，Ｈ３から出発し、点線に沿って移動していく。ここから、ｋｚが十分大きな値の時に、｜Ｈ１｜＞＞｜Ｈ３｜，｜ｐｚ１｜，｜ｐｚ２｜、かつＨ２≒ｎ１を満たすように、Ｈ１，Ｈ２，Ｈ３，ｋｚを決めれば良いことがわかる。
【００８４】
特に限定はされないが、本実施の形態では、例えば、式（１０）に基づきＨ２＝ｎ１＝０．９９９９２７とし、また、Ｈ１＝０．５、Ｈ３＝−０．２、ｋｚ＝０．３５とする。この場合、図５で述べたＦ行列［ｆ１  ｆ２  ｆ３］は、Ｆ＝［０．０１７３７２  −０．００１４３０８  ０．５８２４１］となり、ゲインＧは式（１２）より、Ｇ＝０．０２４８０９となり、ｒ−ｙ伝達関数Ｗｒｙは、式（１０）の零点ｎ２を用いて式（３６）となる。
【００８５】
【数３６】
2013059141.tif 000038
【００８６】
また、図８における電流制御器ＩＣＭＰの各係数をそれぞれ計算すると、式（２８）より、ｋ１＝−０．０３４７３８、ｋ２＝０．００１４３０８、ｋ３＝−０．５８２４１、ｋｉ＝０．００８６８３１、ｋｒ＝０．０２４８０９となる。さらに移動後の極は、ｐｚ１＝０．３９７７７＋０．２４１０６ｉ、ｐｚ２＝０．３９７７７−０．２４１０６ｉとなり、条件を満たすものとなる。
【００８７】
《（３）電圧制御器の詳細（本実施の形態の主要な特徴）》
《（３−１）乗算器の接続》
図１０は、図８の電流制御器に乗算器を接続したブロック線図モデルの一例を示す図である。前述した図２においては、インダクタ電流ｉＬの平均値が、入力電流ｉａｃを全波整流したものになる。そのため、ｉＬを、整流後の入力電圧ｖａｃに追従させれば、入力電流ｉａｃは、入力電圧ｖｉに追従することになり、力率が改善され、高調波特性が改善される。このため、図１０に示すように乗算器にｖａｃを入力することで電流の目標信号ｒを生成し、ｉＬをｖａｃに追従させるようにする。また、そのままでは目標信号ｒが大きくなりすぎてしまうため、ｖａｃの平均値ｖａｖｇの逆数も同時に乗算器に入力する。
【００８８】
《（３−２）新たな制御対象の定義》
図１０において、制御信号ｕｖを入力、出力電圧ｖOを出力ｙｖとおいた、新たな制御対象を考え、それを用いて図２の電圧制御器ＶＣＭＰを設計する。この新たな制御対象は、昇圧コンバータ部の離散化モデルにおける３次に電流制御器の１次を加えた計４次のシステムとなるが、これに対して、前述した電流制御器の場合と同様にして、再度状態フィードバック則を適用すると、システムが複雑になる。そこで、本実施の形態では、新たな制御対象を１次（低次）のモデルに近似し、それに対してロバスト補償器を接続する手法で電圧制御器を構成することが主要な特徴となっている。
【００８９】
まず、新たな制御対象の特性を１次モデルに近似する手法を考える。電圧を制御するため、式（６）〜式（８）に示した昇圧コンバータ部の離散化状態方程式において、状態変数であるｖOとｉＬとを入れ替える。この場合、電流と電圧の特性の違いを考えると、式（６）に示した離散化状態方程式の状態変数ｘｗ（ｋ）をｘｗ’（ｋ）＝［ｖｏ（ｋ）  ｉＬ（ｋ）  ξ１（ｋ）］Ｔと置き換えても、Ａｗ行列の固有値は変わらず、それは状態フィードバックをかけたＡｗ−ＢｗＦの場合も同様である。
【００９０】
再度、この状態変数で伝達関数Ｇｗ’を求めると、式（３７）となり、前述した式（１０）と比較すると、極は共通し、零点と直流ゲインが変化するのみである。そのため、新たな制御対象の伝達特性は、電流制御器を設計する際の状態フィードバックとロバスト補償器に大きく依存することになる。
【００９１】
【数３７】
2013059141.tif 000039
【００９２】
したがって、デューティ比をμとして、μ→ｉＬに対して、μ→ｖｏは零点と直流ゲインのみ変化したものと捉えると、新たな制御対象のｕｖ→ｖｏの伝達特性は、式（３８）で表される。ただし、Ｇｒｉｖはインダクタ電流から出力電圧までの直流ゲインである。
【００９３】
【数３８】
2013059141.tif 000040
【００９４】
式（３８）において、ｖａｃに関して、入力電圧の変化全てを考慮することは困難であるため、ｖａｃをピーク値Ｖｉとし、Ｇｒｉｖを展開すると、式（３９）が得られる。ただし、Ｇｕｉは式（４０）で与えられる。
【００９５】
【数３９】
2013059141.tif 000041
【００９６】
【数４０】
2013059141.tif 000042
【００９７】
ここで、式（３８）〜式（４０）は、次のようにして導出される。まず、ｕｖ→ｖｏの伝達関数は、前述した式（３７）と式（１０）との比較から、式（１１）のＷｒｙに対して、零点ｎ１とｎ２がｎ１ｖとｎ２ｖに変化したものとなる。また、それに伴い、電流制御器では打ち消されていた極Ｈ２が、打ち消されずに残ることになる。さらに、極Ｈ３と、ロバスト補償器によって追加された極が、ｋｚによってｐｚ１，ｐｚ２に変化する。極Ｈ１はそのまま残る。以上のことから、極・零点をそれぞれ書き出し、式（１１）の場合と同様にして直流ゲインを付加すると式（４１）となる。
【００９８】
【数４１】
2013059141.tif 000043
【００９９】
ただし、式（４１）の直流ゲインはｒ→ｉＬのものを前提としているため、さらにｉＬ→ｖｏの直流ゲインを追加する必要がある。インダクタ電流ｉＬから出力電圧ｖｏまでの直流ゲインＧｒｉｖは、図４（ａ）にｚ＝１を代入することで得られる。図４（ａ）、（ｂ）のブロック線図モデルの状態方程式を展開し、ｚ＝１、つまり、ｘ（ｋ＋１）＝ｘ（ｋ）を適用すると、式（４２）が得られる。
【０１００】
【数４２】
2013059141.tif 000044
【０１０１】
また、前述した式（１２）の場合と同様にして求めたｖからｉＬまでの直流ゲインＧｕｉ（式（４０））を使って式（４２）を変形すると式（４３）となり、その結果、式（４４）のＧｒｉｖが得られる。そして、この式（４４）を用いて前述した式（３９）が得られる。
【０１０２】
【数４３】
2013059141.tif 000045
【０１０３】
【数４４】
2013059141.tif 000046
【０１０４】
図１１（ａ）は、図１０のブロック線図モデルに基づき生成した新たな制御対象のブロック線図モデルの一例を示す図であり、図１１（ｂ）は、図１１（ａ）を近似的に表現した図である。前述した式（３９）において、零点ｎ１ｖ，ｎ２ｖはｚ平面での単位円外の遠くに配置されるため、伝達特性には大きな影響を与えない。そこで、図１１（ａ）に示すように、図１０に対して直流ゲインを打ち消して「１」とするゲインＧｖ＝ｖａｖｇ／（ＶｉＧｒｉｖ）を追加し、新たな入力ｒｖおよび出力ｙｖ（＝ｖ０）を設けてその伝達特性を考える。この場合、入力ｒｖからの伝達特性は、式（３９）よりＨ１，Ｈ２，Ｈ３，ｋｚ（Ｈ３，ｋｚによって値が決まるｐｚ１，ｐｚ２）によって決定される。一般に電流制御器ＩＣＭＰの零点ｎ１は単位円に近い位置にあり、｜Ｈ２｜＞＞｜Ｈ１｜となるため、項目（２−４）で述べたパラメータ決定法から、同時に｜Ｈ２｜＞＞｜Ｈ３｜，｜ｐｚ１｜，｜ｐｚ２｜となる。これによって、ｒｖ−ｙｖ（＝ｖ０）の伝達関数Ｗｒｙｖは、式（４５）および図１１（ｂ）に示す１次モデルＷｍｖに近似される。特に限定はされないが、本実施の形態では、例えば、Ｇｒｉｖ＝４８．３７５、Ｇｖ＝０．０１３１６とする。
【０１０５】
【数４５】
2013059141.tif 000047
【０１０６】
ここで、前述した｜Ｈ２｜＞＞｜Ｈ１｜となる理由および条件について補足する。２重ループの制御器においては、内側ループ（今回は電流制御器）の制御性能に外ループ（電圧制御器）が影響せぬよう、内側ループの制御帯域幅を、外側より広く取る必要がある。一般にＰＦＣ制御器においては、電流ループの制御帯域は、１００［Ｈｚ］の整流ｓｉｎ波に追従するため２［ｋＨｚ］〜１０［ｋＨｚ］程度、電圧ループの制御帯域は〜１０［Ｈｚ］程度とされる。本実施の形態では、項目（２−４）で述べたように零点ｎ１＝０．９９９９あたりになるので、これを打ち消す極Ｈ２＝ｎ１を電圧ループの目標特性とすると、その制御帯域は、サンプリング周波数Ｆｓ＝１００［ｋＨｚ］において１．５７［Ｈｚ］となる。電流ループは、電流の追従性を高めるために目標特性の極Ｈ１が例えば０．８８１９１〜０．５３３４９（制御帯域１［ｋＨｚ］〜１０［ｋＨｚ］）程度であるため、｜Ｈ２｜＞＞｜Ｈ１｜となる。
【０１０７】
《（３−３）ロバスト補償器の接続》
図１１（ｂ）に示したように、入力ｒｖ−出力ｖｏの伝達関数が１次モデルに近似されたので、このモデルに対して、前述した項目（２−３）の場合と同様にして、ロバスト補償器を接続する。図１２は、本発明の実施の形態１による電源装置において、電圧ループに対するロバスト補償器のブロック線図モデルの一例を示す図である。図１２において、Ｗｒｙｖは、式（４５）に示した伝達関数Ｗｒｙｖに対応する。ロバスト補償器ＲＴＣＭｖは、逆システムとなるＷｍｖ−１とロウパスフィルタとして機能するＫｖ（ｚ）を備える。Ｗｍｖ−１は式（４５）に基づいてＷｍｖ−１＝（ｚ−Ｈ２）／（１−Ｈ２）で与えられ、Ｋｖ（ｚ）は、式（２２）と同様に、Ｋｖ（ｚ）＝ｋｚｖ／（ｚ−１＋ｋｚｖ）で与えられる。また、等価外乱ｑｖ，ｑｙからｙｖまでの伝達関数ＷＱｙｖは、ＷＱｙｖ（ｚ）＝［Ｗｑｖｙｖ（ｚ）  Ｗｑｙｙｖ（ｚ）］である。
【０１０８】
図１３は、図１２のブロック線図モデルを等価変換すると共に図１１（ａ）のブロック線図モデルを適用した電圧制御器のブロック線図モデルの一例を示す図である。すなわち、図１３は、図１２に対して、前述した図６（ａ）、（ｂ）の場合と同様の等価変換を行い、更に、伝達関数Ｗｒｙｖ，ＷＱｙｖの部分に図１１（ａ）のモデルを適用したものである。ここで、等価変換に伴い追加された各係数は、式（４６）で与えられる。
【０１０９】
【数４６】
2013059141.tif 000048
【０１１０】
図１３において、ｒｖ，ｖｏを入力とし、ｕｖを出力する部分が、図２における電圧補償器ＶＣＭＰに該当する。ここで、図１２を例とすると、ｒｖ→ｙｖの伝達関数は、式（２９）と同様に式（４７）で与えられ、Ｑ→ｙｖの伝達関数は式（３０）と同様に式（４８）で与えられる。ただし、式（４７）および式（４８）におけるＷｓｖは、式（４５）のＷｒｙｖと式（４５）のＷｍｖ−１の積（ＷｒｙｖＷｍｖ−１）を用いて式（４９）で与えられる。
【０１１１】
【数４７】
2013059141.tif 000049
【０１１２】
【数４８】
2013059141.tif 000050
【０１１３】
【数４９】
2013059141.tif 000051
【０１１４】
式（４７）および式（４８）において、Ｗｓｖ（ｚ）≒１であれば式（５０）となる。これにより、ｒｖ→ｙｖの伝達特性はＨ２のみで定めることができ、Ｑ→ｙｖの伝達特性はｋｚｖで定めることができる。すなわち、通常の入力（ｒｖ）に対する応答と、外乱（Ｑ）に対する応答をそれぞれ独立に制御できる近似的２自由度制御が実現可能になる。
【０１１５】
【数５０】
2013059141.tif 000052
【０１１６】
特に限定はされないが、本実施の形態では、電流制御器の場合と同様にして、根軌跡から、ｋｚｖが変化したときに移動する極の値が全てＨ２より十分小さくなるよう、例えばｋｚｖ＝０．２５とする。この場合、図１３の電圧制御器ＶＣＭＰの各係数は、式（４６）により、それぞれ、ｋｒｖ＝０．０１３１６、ｋｆ＝−４５．０６９、ｋｉｖ＝０．００３２９となる。
【０１１７】
《（４）電源装置（力率改善装置）の主要な構成および効果の纏め》
図１４は、本発明の実施の形態１による電源装置において、その昇圧コンバータ部の回路モデルの一例を纏めた説明図である。項目（２−１）で述べたように、本実施の形態による電源装置では、制御対象となる昇圧コンバータ部ＢＳＴＣをディジタル制御するために、ＢＳＴＣを図１４に示すような状態方程式によってモデル化する。この際には、まず、ＰＦＣ用昇圧コンバータの等価回路（Ｓ１０１）を基に連続時間の状態方程式を求め（Ｓ１０２）、この連続時間の状態方程式を離散化された状態方程式に変換する（Ｓ１０３）。更に、アナログ・ディジタル変換回路の変換時間やプロセッサの演算時間等の遅延時間を考慮し、これを反映した状態ξ１を追加し、遅延時間をシステムの入力遅延時間Ｌｄ＝０．９９Ｔｓとして、Ｓ１０３における制御対象の離散化された状態方程式に反映させる（Ｓ１０４）。その結果、操作量（デューティ比）ｖを入力とし、インダクタ電流ｉＬ、出力電圧ｖｏ、およびシステム入力遅延時間ξ１を状態とする離散化された状態方程式が得られる。
【０１１８】
図１５は、本発明の実施の形態１による電源装置において、その構成例を纏めたブロック線図である。図１５においては、昇圧コンバータ部ＢＳＴＣと、電流制御器ＩＣＭＰと、電圧制御器ＶＣＭＰと、乗算器ＭＵＬが示されている。このうち、ＩＣＭＰ，ＶＣＭＰ，ＭＵＬが図２で述べたように力率改善装置（ＰＦＣ）の一部を構成する制御器に該当する。力率改善装置（ＰＦＣ）（制御器）は、図１４で説明した昇圧コンバータ部ＢＳＴＣの回路モデルに基づいてその内部構成が定められる。ＩＣＭＰは、状態フィードバック部ＦＢＢＫとロバスト補償器ＲＴＣＭｉを備えている。
【０１１９】
状態フィードバック部ＦＢＢＫは、項目（２−２）で述べたように、状態フィードバックゲインＦ＝［ｆ１  ｆ２  ｆ３］と、直流ゲインを補償する（λｉ→ｉＬの直流ゲインを１にする）ためのフィードフォワードゲインＧｉと、加算器（減算器）ＡＤＤ１を備える。ロバスト補償器ＲＴＣＭｉは、項目（２−３）で述べたように、ＢＳＴＣおよびＦＢＢＫを制御対象として、当該制御対象を１次で近似した際の逆システムとロウパスフィルタとを備えている。ただし、前述したように、当該逆システムおよびロウパスフィルタは等価変換されることで、ＲＴＣＭｉは、係数（−ｋｚｉ／（１−Ｈ１ｉ））と、係数および積分器（ｋｚｉ／（ｚ−１））と、加算器（減算器）ＡＤＤ２，ＡＤＤ３を備える。なお、パラメータｚは、サンプリング周期をＴとしてｅｊωＴに等しい。
【０１２０】
電圧制御器ＶＣＭＰは、状態フィードバック補償部ＦＢＣＭとロバスト補償器ＲＴＣＭｖを備えている。ＦＢＣＭは、項目（３−２）で述べたように、直流ゲインを補償する（λｖ→ｖｏの直流ゲインを１にする）ためのフィードフォワードゲインＧｖを備える。ＲＴＣＭｖは、項目（３−３）で述べたように、ＢＳＴＣ，ＦＢＢＫ，ＲＴＣＭｉ，ＭＵＬを制御対象として、当該制御対象を１次で近似した際の逆システムとロウパスフィルタとを備えている。ただし、前述したように、当該逆システムおよびロウパスフィルタは等価変換されることで、ＲＴＣＭｖは、係数（−ｋｚｖ／（１−Ｈ２ｖ））と、係数および積分器（ｋｚｖ／（ｚ−１））と、加算器（減算器）ＡＤＤ４，ＡＤＤ５を備える。
【０１２１】
以上のように、本実施の形態による電源装置（力率改善装置（ＰＦＣ））は、ＰＦＣを電流ループと電圧ループから構成する。電流ループでは、制御対象に状態フィードバック則を適用し、更に近似的な逆システムとロウパスフィルタで構成されるロバスト補償器を加えることで２自由度制御が行われる。一方、電圧ループでは、簡素化のため新たに状態フィードバック則の適用は行わずに、電流ループ全体の簡易的（近似的）な逆システムとロウパスフィルタで構成されるロバスト補償器を備えることで２自由度制御が行われる。電流ループ、電圧ループ共に２自由度制御が行われるため、目標値制御に対する応答と外乱制御に対する応答を独立に設定でき、入力電流に対する応答と負荷変動などの動特性に対する応答を同時に改善できる。すなわち、高速応答とロバスト性の両立が実現可能になる。
【０１２２】
更に、電圧ループは、電流ループのような状態フィードバック則の適用を行わずに、ロバスト補償器を備えた簡素な構成で実現している。これにより、設計の容易化が図れ、また、電圧ループに状態フィードバック則の適用を行った場合と比較して積和演算回数等が減るため、ＰＦＣの実動作における演算時間の短縮等が可能となる。なお、図１５には、構成を判り易くするため、図７に示したような等価変換前のブロック線図が示されているが、勿論、これに対して図８に示したような等価変換を行い、これに基づいてＰＦＣを構成することも可能である。
【０１２３】
図１６は、図１５を等価変換したブロック線図である。図１６のブロック線図は、前述した図１３のブロック線図と同一のものである。図１６において、電流制御器ＩＣＭＰは、フィードバック係数ｋ１，ｋ２，ｋ３と、フィードフォワード係数ｋｒと、積分器（１／（ｚ−１））と、係数ｋｉと、加算器（減算器）ＡＤＤ６，ＡＤＤ７を備える。一方、電圧制御器ＶＣＭＰは、フィードバック係数ｋｆと、フィードフォワード係数ｋｒｖと、積分器（１／（ｚ−１））と、係数ｋｉｖと、加算器（減算器）ＡＤＤ８，ＡＤＤ９を備える。
【０１２４】
《（５）比較例との対比ならびに検証結果》
図１７は、本発明の実施の形態１による電源装置において、その比較例として検討した電源装置の構成例を示すブロック線図である。図１７に示す電源装置は、例えば、前述した非特許文献１に示されるようなＰＩ（Ｐ：比例、Ｉ：積分）制御器を備えている。電流ループのＰＩ制御器ＩＰＩは、係数ｋｐｉからなるＰ部と、（１／（ｚ−１））および係数ｋｉｉからなるＩ部を備え、その外側に位置する電圧ループのＰＩ制御器ＶＰＩは、係数ｋｐｖからなるＰ部と、（１／（ｚ−１））および係数ｋｉｖからなるＩ部を備える。
【０１２５】
図１８（ａ）、（ｂ）は、動特性変化に対する出力電圧と入力電流の変化を検証した結果を示すものであり、図１８（ａ）は図１５又は図１６の構成例を用いた場合の結果であり、図１８（ｂ）はその比較例となる図１７の構成例を用いた場合の結果である。図１８（ａ）、（ｂ）から判るように、図１５又は図１６の構成例を用いることで、図１７の構成例と比較して外乱に対する出力電圧および入力電流の変動を抑制することが可能になる。例えば、図１８（ｂ）では、外乱に対して２０Ｖ程度の出力電圧変動が生じているが、図１８（ａ）では、それが７Ｖ程度に抑制されている。すなわち、図１５又は図１６の構成例を用いることで、図１７の構成例と比較してロバスト性を向上させることができる。図１９は、図１５又は図１６の構成例を用いた場合の力率改善効果を検証した結果を示す図である。ここでは、出力電圧ｖｏ＝３８５Ｖ、ＲＬ＝３００Ωとして、０．９９４程度の力率が得られている。
【０１２６】
以上、本実施の形態１による力率改善装置および電源装置を用いることで、代表的には簡素な構成で高速応答とロバスト性の両立が実現可能となる。
【０１２７】
（実施の形態２）
図２０は、本発明の実施の形態２による電源装置において、その構成例を纏めたブロック線図である。図２０に示す電源装置は、前述した図１６の変形例となっており、図１６のＶＣＭＰが図２０の電圧制御器ＶＣＭＰａに変更され、図１６のＩＣＭＰが図２０の電流制御器ＩＣＭＰａに変更された構成となっている。ＶＣＭＰａは、図１６のＶＣＭＰからフィードフォワード係数Ｋｒｖが削除された構成を備えており、ＩＣＭＰａは、図１６のＶＣＭＰからフィードフォワード係数Ｋｒが削除された構成を備えている。
【０１２８】
例えば前述した図７の構成例において、係数ｋｚが十分に大きく、「（ｚ−１＋ｋｚ）／（ｚ−１＋ｋｚ）≒ｋｚ／（ｚ−１＋ｋｚ）」と近似できる場合、図７におけるｒからλへのフィードフォワード経路を近似的に削除することができる。この場合、図８の電流制御器ＩＣＭＰにおけるｋｒのフィードフォワード経路は必ずしも必要ではなくなる。すなわち、図１５の構成例において、ｋｚｉが十分に大きい場合には図１５のＩＣＭＰにおけるｒｉからλｉへのフィードフォワード経路を近似的に削除することができ、図１６のＩＣＭＰにおけるｋｒのフィードフォワード経路は必ずしも必要ではなくなる。これと同様に、図１６の電圧制御器ＶＣＭＰにおいても、図１５の係数ｋｚｖが十分に大きい場合には図１６の係数Ｋｒｖのフィードフォワード経路は必ずしも必要ではなくなる。
【０１２９】
このように、フォードフォワード経路の削除を行うことで、力率改善装置（ＰＦＣ）の構成をより簡素化することができ、また、ＰＦＣの動作に伴う演算時間をより短縮することが可能になる。
【０１３０】
（実施の形態３）
図２１は、本発明の実施の形態３による電源装置において、その構成例を纏めたブロック線図である。図２１に示す電源装置は、前述した図１６の変形例となっており、図１６のＶＣＭＰが図２０の電圧ループ用ＰＩ制御器ＶＰＩに変更された構成となっている。ＶＰＩは、図１７の場合と同様に、係数ｋｐｖからなるＰ（比例）部と、積分器（１／（ｚ−１））および係数ｋｉｖからなるＩ（積分）部と、２個の加算器（減算器）ＡＤＤ１０，ＡＤＤ１１を備える。
【０１３１】
前述したように、電流ループに関しては、電流制御器ＩＣＭＰによって高いロバスト性が実現できると共に、電流ループ全体を十分に近似度の高い１次モデルで近似することができる。このため、図２１に示すように、電圧制御器を一般的なＰＩ制御器ＶＰＩ等で構成した場合でも、簡素な構成で、ある程度十分な高速応答とロバスト性の両立が実現可能となる。
【０１３２】
（実施の形態４）
図２２は、本発明の実施の形態４による電源装置において、その構成の一例を示すブロック図である。図２２に示す電源装置は、前述した図１の電源装置の変形例となっており、図１と比較して昇圧コンバータ部の構成が異なっている。図２２の昇圧コンバータ部ＢＳＴＣａは、図１のＢＳＴＣに対して、インダクタＬ１、ダイオードＤ１、スイッチ用トランジスタＱ１、およびドライバ回路ＤＲＶ２が追加されている。Ｌ１およびＤ１は直列接続され、当該直列接続回路が前述したインダクタＬ０およびダイオードＤ０からなる直列接続回路と並列に接続される。Ｑ１は、ソースが基準電源ノードに、ドレインがＬ１とＤ１の接続ノード（Ｄ１のアノード側）にそれぞれ接続され、ゲートがＤＲＶ２によって制御される。ＤＲＶ２は、マイクロコントローラユニット（力率改善装置の一部を構成する制御器）ＭＣＵ内のＰＷＭ信号生成回路ＰＷＭＧから出力されたＰＷＭ信号を入力として動作する。
【０１３３】
ドライバ回路ＤＲＶ２のＰＷＭ信号は、ドライバ回路ＤＲＶ１のＰＷＭ信号のサイクルを基準としてそこから半サイクルずれるタイミングで生成される。これによって、スイッチ用トランジスタＱ０，Ｑ１では、インターリーブ方式によるスイッチングが行われる。このようなインターリーブ方式を適用することで、スイッチングによって生じるＬ０，Ｌ１のインダクタ電流ｉｏ０，ｉｏ１のリプル成分を低減できるため、結果的に、図１の場合と比較して入力電流ｉａｃに生じる高調波成分をより低減することが可能になる。力率改善装置の制御器は実施の形態１、２または３と同様の構成に、インターリーブ制御を加えた構成である。
【０１３４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【産業上の利用可能性】
【０１３５】
本実施の形態による力率改善装置および電源装置は、特に、マイクロコンピュータ（又はディジタルシグナルプロセッサ（ＤＳＰ））等によるディジタル演算処理を用いて力率改善を行うＡＣ−ＤＣコンバータに適用して有益なものであり、これに限らず、ＰＦＣ機能を備えたＡＣ−ＤＣコンバータ全般に広く適用可能である。
【符号の説明】
【０１３６】
ＡＤＣ  アナログ・ディジタル変換回路
ＡＤＤ  加算器（減算器）
ＡＶＧ  平均値計算器
ＢＳＴＣ  昇圧コンバータ部
ＣＩ，ＣＯ  容量
ＣＴＬ  制御回路
Ｄ  ダイオード
ＤＲＶ  ドライバ回路
ＦＬＴ  フィルタ
ＩＣＭＰ  電流制御器
ＩＤＥＴ  電流検出回路
ＩＰＩ，ＶＰＩ  ＰＩ制御器
Ｌ  インダクタ
ＭＣＵ  マイクロコントローラユニット
ＭＵＬ  乗算器
ＰＷＭＧ  ＰＷＭ信号生成回路
Ｑ  スイッチ用トランジスタ
ＲＣＴ  整流回路
ＲＬ  負荷
ＲＴＣＭ  ロバスト補償器
ＶＡＣ  外部交流電源
ＶＣＭＰ  電圧制御器
【図１】
2013059141.tif 000053
【図２】
2013059141.tif 000054
【図３】
2013059141.tif 000055
【図４】
2013059141.tif 000056
【図５】
2013059141.tif 000057
【図６】
2013059141.tif 000058
【図７】
2013059141.tif 000059
【図８】
2013059141.tif 000060
【図９】
2013059141.tif 000061
【図１０】
2013059141.tif 000062
【図１１】
2013059141.tif 000063
【図１２】
2013059141.tif 000064
【図１３】
2013059141.tif 000065
【図１４】
2013059141.tif 000066
【図１５】
2013059141.tif 000067
【図１６】
2013059141.tif 000068
【図１７】
2013059141.tif 000069
【図２０】
2013059141.tif 000070
【図２１】
2013059141.tif 000071
【図２２】
2013059141.tif 000072
【図１８】
2013059141.tif 000073
【図１９】
2013059141.tif 000074