(57)【要約】【課題】デジタル制御方式のＤＣＤＣコンバータＣＶにおいて、ＤＣＤＣコンバータＣＶの出力電圧のリプルを好適に抑制することのできるＤＣＤＣコンバータを提供する。【解決手段】ＡＤ変換部Ｂ１において、ＤＣＤＣコンバータＣＶの出力電圧の１周期毎に、上記出力電圧の１周期を２のＮ乗（Ｎ＝１）で除算した時間間隔で上記出力電圧をサンプリングしてかつ、サンプリングされた出力電圧をデジタルデータとして取得する。そして、平均値算出部Ｂ２において、取得されたデジタルデータとしての上記出力電圧Ｖｏｕｔの平均値ＶＡをデジタル処理によって算出する。そして、フィードバック制御部Ｂ３において、上記平均値ＶＡを目標電圧ＶＲＥＦにフィードバック制御するための閾値Ｃαを算出し、算出された閾値Ｃαを入力としてスイッチング素子１６に対する操作信号ＳＷ（ＰＷＭ信号）を生成する。【選択図】      図１
2013090520.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子の開閉操作信号に基づく該スイッチング素子の開閉操作によって電力変換を行うＤＣＤＣコンバータにおいて、
当該ＤＣＤＣコンバータの出力電圧又は出力電流のいずれかである電気的状態量の１周期の「１／２」の期間を規定期間とし、
前記規定期間だけ離間した一対のタイミングにおいて前記電気的状態量をサンプリングしてかつ、該サンプリングされた電気的状態量をデジタルデータとして取得するデータ取得手段と、
前記データ取得手段によって取得された一対のタイミングにおけるデジタルデータの１組又は複数組の平均値をデジタル処理によって算出する平均値算出手段と、
前記算出された平均値を目標値にフィードバック制御すべく前記操作信号をデジタル処理によって生成する操作信号生成手段とを備えることを特徴とするＤＣＤＣコンバータ。
【請求項２】
前記平均値算出手段は、前記データ取得手段によって取得された２のＮ乗個（Ｎは正の整数）のデジタルデータの平均値をデジタル処理によって算出することを特徴とする請求項１記載のＤＣＤＣコンバータ。
【請求項３】
当該ＤＣＤＣコンバータは、車両に搭載され、
前記車両には、当該ＤＣＤＣコンバータの給電先となる車載機器が備えられることを特徴とする請求項１又は２記載のＤＣＤＣコンバータ。
【請求項４】
前記スイッチング素子の両端には、電源が接続され、
前記データ取得手段は、前記スイッチング素子の閉操作によって該スイッチング素子に電流の流通が開始されるタイミング、及び前記スイッチング素子の開操作によって該スイッチング素子の電流の流通が停止されるタイミングのうち少なくとも１つを避けて前記電気的状態量をサンプリングすることを特徴とする請求項１〜３のいずれか１項に記載のＤＣＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子の開閉操作信号に基づく該スイッチング素子の開閉操作によって電力変換を行うＤＣＤＣコンバータに関する。
【背景技術】
【０００２】
従来、下記特許文献１に見られるように、スイッチング素子及びＡＤコンバータ等を備えて構成されるアナログ制御方式のＤＣＤＣコンバータが知られている。詳しくは、このＤＣＤＣコンバータでは、まず、ＤＣＤＣコンバータの出力電圧の検出値をＡＤコンバータによって所定周期ｔでＡＤ変換し、ＡＤ変換された出力電圧と規定値とを比較器（コンパレータ）で比較する。そして、ＡＤ変換された出力電圧がｎ回（ｎは２以上の整数）連続して規定値よりも大きい場合、出力電圧を低下させるようにスイッチング素子の操作信号を変更する。一方、上記出力電圧がｎ回連続して規定値よりも小さい場合、出力電圧を上昇させるようにスイッチング素子の操作信号を変更する。
【０００３】
ここでは、さらに、リプル（変動）を伴うＤＣＤＣコンバータの出力電圧の１周期をＴとすると、下式（ｅ１）が成立するように出力電圧のＡＤ変換周期ｔを設定している。
ｔ＜Ｔ／２  かつ  ｔ×（ｎ―１）≧Ｔ／２  …（ｅ１）
こうした構成によれば、ＤＣＤＣコンバータの出力電圧のリプルが大きい場合であっても、出力電圧の制御に用いる電圧検出値を出力電圧の平均値に極力近づけることができる。これにより、電圧検出値及び上記平均値の偏差が出力電圧の制御に及ぼす影響の抑制を図っている。
【０００４】
なお、ＤＣＤＣコンバータの出力電圧の制御に用いる電圧検出値を上記平均値に近づける技術としては、上述した技術の他に、例えば、ＤＣＤＣコンバータの出力側にリアクトル及びコンデンサからなる平滑回路を設けたり、ローパスフィルタ回路（例えばＲＣフィルタ）によって電圧検出値の高周波成分を除去したりする技術もある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３３９５０８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、ＤＣＤＣコンバータとしては、上記アナログ制御方式のものの他に、デジタル制御方式のものもある。このＤＣＤＣコンバータでは通常、ＡＤ変換された出力電圧（２進数表記されたデジタルデータ）を目標電圧にフィードバック制御するためのスイッチング素子の操作信号がデジタル処理によって生成される。
【０００７】
ここで、デジタル制御方式のＤＣＤＣコンバータにおいても、電圧検出値及び上記平均値の偏差が出力電圧の制御に及ぼす影響の抑制を図る観点から、電圧検出値を上記平均値に近づけることが望まれる。しかしながら、上述した平滑回路を設ける技術を採用すると、ＤＣＤＣコンバータの体格の増大を招くおそれがある。また、ローパスフィルタ回路を用いる技術を採用すると、出力電圧の変化が大きくなまされるため、出力電圧のフィードバック制御の応答性が大きく低下するおそれもある。このように、デジタル制御方式のＤＣＤＣコンバータにおいて、出力電圧のリプルが大きい状況下で出力電圧を適切にフィードバック制御する技術は、未だ改善の余地を残すものとなっている。
【０００８】
なお、出力電圧がフィードバック制御されるＤＣＤＣコンバータに限らず、ＤＣＤＣコンバータの出力電流がその目標値にフィードバック制御されるＤＣＤＣコンバータであっても、出力電流のリプルが生じ得るため、上述した問題が起こり得る。
【０００９】
本発明は、上記課題を解決するためになされたものであり、その目的は、デジタル制御方式のＤＣＤＣコンバータにおいて、ＤＣＤＣコンバータの出力電圧又は出力電流のフィードバック制御を適切に行うことのできるＤＣＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１０】
以下、上記課題を解決するための手段、及びその作用効果について記載する。
【００１１】
請求項１記載の発明は、スイッチング素子の開閉操作信号に基づく該スイッチング素子の開閉操作によって電力変換を行うＤＣＤＣコンバータにおいて、当該ＤＣＤＣコンバータの出力電圧又は出力電流のいずれかである電気的状態量の１周期の「１／２」の期間を規定期間とし、前記規定期間だけ離間した一対のタイミングにおいて前記電気的状態量をサンプリングしてかつ、該サンプリングされた電気的状態量をデジタルデータとして取得するデータ取得手段と、前記データ取得手段によって取得された一対のタイミングにおけるデジタルデータの１組又は複数組の平均値をデジタル処理によって算出する平均値算出手段と、前記算出された平均値を目標値にフィードバック制御すべく前記操作信号をデジタル処理によって生成する操作信号生成手段とを備えることを特徴とする。
【００１２】
上記発明では、ＤＣＤＣコンバータの上記電気的状態量の１周期の「１／２」の期間を規定期間とし、規定期間だけ離間した一対のタイミングにおいて電気的状態量をサンプリングしてかつ、サンプリングされた電気的状態量をデジタルデータとして取得する。次に、取得された上記一対のタイミングにおけるデジタルデータの１組又は複数組の平均値を平均値算出手段によって算出する。こうして算出される平均値は、リプルを伴う電気的状態量の時間平均値に近似する。すなわち、平均値算出手段によって算出される平均値は、リプルが極力除去されたものとなっている。そして、算出される平均値を目標値にフィードバック制御すべくスイッチング素子の操作信号を生成し、生成された操作信号に基づくスイッチング素子の開閉操作によってＤＣＤＣコンバータの電力変換を行う。
【００１３】
こうした上記発明によれば、ＤＣＤＣコンバータの電気的状態量及びその時間平均値の偏差が電気的状態量のフィードバック制御に及ぼす影響を抑制することができる。すなわち、電気的状態量のフィードバック制御を適切に行うことができる。したがって、例えば、ＤＣＤＣコンバータの出力側に平滑回路を設けたり、制御量としての電気的状態量の高周波成分をローパスフィルタ回路によって除去したりする必要がなくなる。このため、ＤＣＤＣコンバータの体格が増大したり、フィードバック制御の応答性が大きく低下したりすることを回避することができる。
【００１４】
請求項２記載の発明は、請求項１記載の発明において、前記平均値算出手段は、前記データ取得手段によって取得された２のＮ乗個（Ｎは正の整数）のデジタルデータの平均値をデジタル処理によって算出することを特徴とする。
【００１５】
上記発明では、操作信号を生成するための一連の処理をデジタル処理としている。デジタル処理では通常、２進数表記されたデジタルデータを扱うこととなる。ここで、上記発明では、２のＮ乗個のデジタルデータとしての電気的状態量の平均値をデジタル処理によって算出している。ここでは、具体的には、これら２のＮ乗個のデジタルデータの加算処理の後、加算されたデジタルデータ（被除数）の除算処理が行われる。ここで、上記除算処理は、除数が「２のＮ乗」であるため、被除数であるデジタルデータをＮビットシフトさせる処理となる。すなわち、除算処理に要する時間を好適に短縮することができる。このため、上記発明によれば、操作信号を生成するためのデジタル処理に要する演算時間が長くなることを好適に回避することができる。
【００１６】
請求項３記載の発明は、請求項１又は２記載の発明において、当該ＤＣＤＣコンバータは、車両に搭載され、前記車両には、当該ＤＣＤＣコンバータの給電先となる車載機器が備えられることを特徴とする。
【００１７】
上記発明では、ＤＣＤＣコンバータの給電先が車載機器（例えば、車載補機やヘッドライト）とされている。ここで、車載機器の要求電力が変化しやすいことから、給電元となるＤＣＤＣコンバータの電気的状態量が変化しやすい。こうした状況下において、変化した電気的状態量を速やかに目標値にフィードバック制御することが要求される。こうした要求を満たすためには、例えば、ローパスフィルタ回路（例えばＲＣフィルタ）によって出力電圧の検出値の高周波成分を除去する手法を採用することはできない。このため、フィードバック制御の高い応答性が要求される上記発明は、応答性の低下の抑制を図ることが可能な請求項１記載の発明の発明特定事項を備えるメリットが大きい。
【００１８】
請求項４記載の発明は、請求項１〜３のいずれか１項に記載の発明において、前記スイッチング素子の両端には、電源が接続され、前記データ取得手段は、前記スイッチング素子の閉操作によって該スイッチング素子に電流の流通が開始されるタイミング、及び前記スイッチング素子の開操作によって該スイッチング素子の電流の流通が停止されるタイミングのうち少なくとも１つを避けて前記電気的状態量をサンプリングすることを特徴とする。
【００１９】
スイッチング素子の閉操作によって上記電流の流通が開始されるタイミングや、スイッチング素子の開操作によって上記電流の流通が停止されるタイミングでは、スイッチングノイズが発生しやすい。この点に鑑み、上記発明では、上記態様にて電気的状態量をサンプリングする。このため、サンプリングされる電気的状態量にスイッチングノイズが重畳されることを抑制できる。
【図面の簡単な説明】
【００２０】
【図１】第１の実施形態にかかるＤＣＤＣコンバータの構成を示す図。
【図２】同実施形態にかかる出力電圧のサンプリング態様の一例を示す図。
【図３】従来技術にかかる出力電圧のサンプリング態様の一例を示す図。
【図４】第２の実施形態にかかるＤＣＤＣコンバータの構成を示す図。
【図５】同実施形態にかかる出力電圧のサンプリング態様の一例を示す図。
【図６】従来技術にかかる出力電圧のサンプリング態様の一例を示す図。
【図７】従来技術にかかる出力電圧のサンプリング態様の一例を示す図。
【図８】第３の実施形態にかかる出力電圧のサンプリング態様の一例を示す図。
【図９】第４の実施形態にかかるＤＣＤＣコンバータの構成を示す図。
【図１０】同実施形態にかかる出力電圧のサンプリング態様の一例を示す図。
【図１１】第５の実施形態にかかるＤＣＤＣコンバータの構成を示す図。
【図１２】同実施形態にかかる出力電圧のサンプリング態様の一例を示す図。
【発明を実施するための形態】
【００２１】
（第１の実施形態）
以下、本発明にかかるデジタル制御方式のＤＣＤＣコンバータを具体化した第１の実施形態について、図面を参照しつつ説明する。
【００２２】
図１に、本実施形態にかかるＤＣＤＣコンバータの全体構成を示す。
【００２３】
図示されるように、ＤＣＤＣコンバータＣＶは、バッテリ１０に接続可能とされている。ＤＣＤＣコンバータＣＶは、降圧回路１２及び制御回路１４を備えて構成され、バッテリ１０の電圧を降圧して出力するバックコンバータである。なお、ＤＣＤＣコンバータＣＶは、例えば、降圧回路１２及び制御回路１４が回路基板（例えば単一の回路基板）上に実装されて且つ上記回路基板が筐体（ケース）に収容されてなるものである。
【００２４】
上記降圧回路１２は、スイッチング素子１６としてのＰＮＰ型バイポーラトランジスタ、ダイオード１８、リアクトル２０及びコンデンサ２２を備えて構成されている。詳しくは、バッテリ１０の正極側は、スイッチング素子１６のエミッタに接続され、スイッチング素子１６のコレクタは、ダイオード１８のカソード側に接続されている。また、バッテリ１０の負極側は、ダイオード１８のアノード側に接続されている。なお、スイッチング素子１６のベース及びコレクタ間は、抵抗体２４を介して接続されている。また、ダイオード１８の両端には、リアクトル２０及びコンデンサ２２からなる平滑回路（ＬＣフィルタ）が接続されている。
【００２５】
ＤＣＤＣコンバータＣＶの一対の出力側は、負荷２６に接続されている。なお、ＤＣＤＣコンバータＣＶの出力側には、ＤＣＤＣコンバータＣＶの出力電圧（平滑回路の出力電圧）を検出する電圧センサ２８が備えられている。
【００２６】
次に、本実施形態の特徴的構成である制御回路１４について説明する。
【００２７】
制御回路１４は、ＡＤ変換部Ｂ１、平均値算出部Ｂ２、フィードバック制御部Ｂ３、ＰＷＭ生成部Ｂ４、第１の検出信号生成部Ｂ５及び第２の検出信号生成部Ｂ６を備えて構成されるデジタル処理手段である。なお、制御回路１４は、例えば、これらＢ１〜Ｂ６がＩＣチップ（単一のＩＣチップ）に内蔵されてなるマイコンである。
【００２８】
ＡＤ変換部Ｂ１は、電圧センサ２８によって検出されるアナログデータとしての出力電圧を所定のタイミングでサンプリングしてかつ、サンプリングされた出力電圧を２進数表記のデジタルデータに変換するＡＤ変換処理を行うデータ取得手段である。なお、ＡＤ変換処理は、後述する第１の検出信号生成部Ｂ５及び第２の検出信号生成部Ｂ６によって指示されるタイミングで実行される。また、本実施形態では、以降、２進数表記されたデジタルデータとしての上記出力電圧を「Ｖｏｕｔ」として示すこととする。
【００２９】
平均値算出部Ｂ２は、ＡＤ変換部Ｂ１から出力される出力電圧Ｖｏｕｔを順次レジスタに格納し、格納された２のＮ乗個（Ｎは１以上の整数であり、本実施形態では「Ｎ＝１」）の出力電圧Ｖｏｕｔの平均値（以下、フィードバック電圧ＶＡ）をデジタル処理によって算出する。この処理について詳しく説明すると、まず、２のＮ乗個の出力電圧Ｖｏｕｔの加算処理を行う、そして、加算された被除数としての出力電圧Ｖｏｕｔを除数「２のＮ乗」で除算する処理を行う。ここでは、除数が「２のＮ乗」であるため、被除数であるデジタルデータをＮビットシフトさせる処理となる。こうした処理によれば、除算処理に要する時間を好適に短縮できる。
【００３０】
フィードバック制御部Ｂ３は、上記フィードバック電圧ＶＡと目標電圧ＶＲＥＦとに基づき、フィードバック電圧ＶＡを目標電圧ＶＲＥＦにフィードバック制御するための操作量としての閾値Ｃαを算出する。ここで、閾値Ｃαは、具体的には例えば、フィードバック電圧ＶＡ及び目標電圧ＶＲＥＦの偏差に基づく比例積分制御（ＰＩ制御）によって算出すればよい。
【００３１】
ＰＷＭ生成部Ｂ４は、フィードバック制御部Ｂ３から出力される閾値Ｃαと、所定周期で入力されるクロック（マスタクロック）に同期してカウントアップされるカウンタ値との大小比較に基づき、スイッチング素子１６の操作信号ＳＷとしてのＰＷＭ信号（２値信号）を生成する。詳しくは、カウンタ値が閾値Ｃαよりも小さい場合に論理「Ｈ」のＰＷＭ信号を生成し、カウンタ値が閾値Ｃα以上となる場合に論理「Ｌ」のＰＷＭ信号を生成する。
【００３２】
上記態様にて生成された操作信号ＳＷは、スイッチング素子１６のベースに伝達され、これにより、スイッチング素子１６がオンオフ操作される。そして、これにより、ＤＣＤＣコンバータＣＶの出力電圧が目標電圧ＶＲＥＦにフィードバック制御される。
【００３３】
ちなみに、上記カウンタ値がその上限値に到達する場合、カウンタ値のリセット処理が行われる。このため、カウンタ値は、デジタル処理によって生成されたのこぎり波状の信号（キャリア）となる。また、カウンタ値が所定周期でリセットされること、及びＤＣＤＣコンバータＣＶの備えるスイッチング素子１６が１つであることから、本実施形態では、カウンタ値のリセット周期がスイッチング素子１６のスイッチング周期Ｔｓｗとなる。
【００３４】
第１の検出信号生成部Ｂ５は、ＡＤ変換部Ｂ１に対して第１の検出タイミング信号ＡＤ１を出力する。また、第２の検出信号生成部Ｂ６は、ＡＤ変換部Ｂ１に対して第２の検出タイミング信号ＡＤ２を出力する。詳しくは、これら検出信号生成部Ｂ５，Ｂ６は、ＰＷＭ生成部Ｂ４の出力値から把握されるスイッチング素子１６のオンタイミングを基準タイミングとして、マスタクロックに同期してカウントアップされるカウンタ値に基づき上記検出タイミング信号ＡＤ１，ＡＤ２を出力する。これら検出タイミング信号ＡＤ１，ＡＤ２は、ＡＤ変換部Ｂ１におけるＡＤ変換処理の実行タイミングを指示するための信号である。以下、図２を用いて、第１の検出信号生成部Ｂ５及び第２の検出信号生成部Ｂ６からの上記検出タイミング信号ＡＤ１，ＡＤ２の出力態様について説明する。
【００３５】
図２は、本実施形態にかかるＤＣＤＣコンバータＣＶの出力電圧のサンプリング態様の一例である。詳しくは、図２（ａ）は、ＤＣＤＣコンバータＣＶの出力電圧の推移を示し、図２（ｂ）は、ＰＷＭ生成部Ｂ４からの操作信号ＳＷの出力状態の推移を示し、図２（ｃ）は、第１の検出信号生成部Ｂ５からの第１の検出タイミング信号ＡＤ１の出力状態の推移を示し、図２（ｄ）は、第２の検出信号生成部Ｂ６からの第２の検出タイミング信号ＡＤ２の出力状態の推移を示す。なお、図２（ａ）では、上記出力電圧の波形として、略正弦波状の波形（例えば、出力電圧の基本波成分）を示しているが、実際には、出力電圧には基本波成分の他に高調波成分も含まれ得る。
【００３６】
図示されるように、ＤＣＤＣコンバータＣＶの出力電圧はリプルを伴っている。ここで、本実施形態では、ＤＣＤＣコンバータＣＶの出力電圧の１周期（スイッチング周期Ｔｓｗと同じ周期）であるサンプリング期間毎に、上記出力電圧の１周期をサンプリング数である「２」で除算した時間間隔（サンプリング周期Ｔｓｐ）で上記出力電圧をサンプリングする。なお、本実施形態では、サンプリング周期Ｔｓｐは、スイッチング周期Ｔｓｗの「１／２」となる。
【００３７】
詳しくは、スイッチング素子１６のオンタイミングである時刻ｔ１から所定時間Ｔ０経過する時刻ｔ２において、第１の検出信号生成部Ｂ５から第１の検出タイミング信号ＡＤ１が出力される。これにより、ＤＣＤＣコンバータＣＶの出力電圧「Ｖ１」がサンプリングされる。
【００３８】
その後、時刻ｔ２からサンプリング周期Ｔｓｐ経過した時刻ｔ３において、第２の検出信号生成部Ｂ６から第２の検出タイミング信号ＡＤ２が出力される。これにより、ＤＣＤＣコンバータＣＶの出力電圧「Ｖ２」がサンプリングされる。
【００３９】
こうしてサンプリングされた１対の出力電圧Ｖ１，Ｖ２を入力として平均値算出部Ｂ２によって算出されるフィードバック電圧ＶＡは、ＤＣＤＣコンバータＣＶの出力電圧の時間平均値を平均電圧Ｖａｖｅとし、「Ｖ１―Ｖａｖｅ＝α、Ｖａｖｅ―Ｖ２＝β」とすると、下式（ｅ２）で表される。
ＶＡ＝（Ｖ１＋Ｖ２）／２＝Ｖａｖｅ＋（α―β）／２…（ｅ２）
本実施形態では、上述したように、ＤＣＤＣコンバータＣＶの出力電圧の１周期を「２」で除算した時間間隔としてサンプリング周期Ｔｓｐを設定していることから、上式（ｅ２）で表される上記フィードバック電圧ＶＡの「（α―β）／２」が非常に小さい値となる。すなわち、フィードバック電圧ＶＡは、上記平均電圧Ｖａｖｅに近似する。さらに換言すれば、上記フィードバック電圧ＶＡは、リプルが適切に除去されたものとなっている。こうして算出されるフィードバック電圧ＶＡを用いてフィードバック制御を行うことで、平均電圧Ｖａｖｅ及びサンプリングされた出力電圧の偏差がフィードバック制御に及ぼす影響を好適に抑制することができる。
【００４０】
これに対し、図３に示す従来技術にかかる出力電圧のサンプリング手法では、制御量としての上記出力電圧を平均電圧Ｖａｖｅに近似させることができないおそれがある。詳しくは、図３（ａ）及び図３（ｂ）は、先の図２（ａ）及び図２（ｂ）に対応している。
【００４１】
図示される例では、ＤＣＤＣコンバータＣＶの出力電圧の１周期（スイッチング周期Ｔｓｗ）毎に、出力電圧を１回サンプリングしている。本実施形態では、時刻ｔ２においてサンプリングされた出力電圧を下式（ｅ３）にて表す。
Ｖ１＝Ｖａｖｅ＋α…（ｅ３）
上式（ｅ３）にて表される出力電圧の「α」は、上述した（ｅ２）の「（α―β）／２」とは異なり、必ずしも小さい値にならない。このため、制御量としての出力電圧が平均電圧Ｖａｖｅから大きく乖離する蓋然性が高い。したがって、こうして取得された出力電圧を用いる場合、出力電圧及び平均電圧Ｖａｖｅの偏差がフィードバック制御に及ぼす影響を適切に抑制できない蓋然性が高い。
【００４２】
このように、本実施形態では、ＤＣＤＣコンバータＣＶの出力電圧の１周期を「２」で除算した時間間隔をサンプリング周期Ｔｓｐとし、ＡＤ変換部Ｂ１において、ＤＣＤＣコンバータＣＶの出力電圧の１周期毎に、上記サンプリング周期Ｔｓｐで出力電圧のＡＤ変換処理を行った。そして、平均値算出部Ｂ２において、ＡＤ変換処理によって取得された２つの出力電圧Ｖｏｕｔを入力としてデジタル処理によってフィードバック電圧ＶＡを算出し、算出されたフィードバック電圧ＶＡを用いてフィードバック制御を行った。
【００４３】
こうした構成によれば、フィードバック電圧ＶＡを上記平均電圧Ｖａｖｅに近似させることができるため、ＤＣＤＣコンバータＣＶの出力電圧のフィードバック制御を適切に行うことができる。したがって、例えば、リアクトル２０のインダクタンスやコンデンサ２２の静電容量を大きくしたり、制御量としての上記出力電圧の高周波成分をローパスフィルタ回路によって除去したりする必要がない。このため、ＤＣＤＣコンバータＣＶの体格が増大したり、フィードバック制御の応答性が大きく低下したりすることを回避することができる。
【００４４】
さらに、２のＮ乗個（Ｎ＝１）のデジタルデータとしての出力電圧Ｖｏｕｔを入力としてデジタル処理によってフィードバック電圧ＶＡを算出した。このため、制御回路１４において、スイッチング素子１６の操作信号ＳＷを生成するためのデジタル処理に要する演算時間が長くなることを好適に回避することもできる。
【００４５】
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００４６】
図４に、本実施形態にかかるＤＣＤＣコンバータの全体構成を示す。なお、図４において、先の図１に示した部材等と同一の部材等については、便宜上同一の符号を示している。
【００４７】
本実施形態では、ＤＣＤＣコンバータＣＶが、車載主機として回転機及びエンジンを備えるハイブリッド車両に搭載されている。
【００４８】
詳しくは、高圧バッテリ３０は、車載主機としての図示しない回転機(モータジェネレータ)等の電力供給源であり、例えば数百Ｖ以上の所定の高電圧を有する蓄電池である。なお、高圧バッテリ３０としては、例えば、リチウムイオン蓄電池や、ニッケル水素蓄電池を採用することができる。
【００４９】
上記降圧回路１２は、一対のスイッチング素子Ｓｐ１，Ｓｎ１の直列接続体及び一対のスイッチング素子Ｓｐ２，Ｓｎ２の直列接続体の並列接続体（フルブリッジ回路）と、トランス３２とを備えて構成されている。ここで、本実施形態では、上記スイッチング素子Ｓｊｋ（ｊ＝ｐ，ｎ、ｋ＝１，２）として、ＮチャネルＭＯＳトランジスタを想定している。
【００５０】
高電位側のスイッチング素子Ｓｐ１，Ｓｐ２の入力端子（ドレイン）は、高圧バッテリ３０の正極側に接続され、低電位側のスイッチング素子Ｓｎ１，Ｓｎ２の出力端子（ソース）は、高圧バッテリ３０の負極側に接続されている。なお、スイッチング素子Ｓｊｋのドレイン−ソース間のそれぞれには、スイッチング素子Ｓｊｋの図示しない寄生ダイオード又はフリーホイールダイオードが接続されている。
【００５１】
一対のスイッチング素子Ｓｐ１，Ｓｎ１の接続点、及び一対のスイッチング素子Ｓｐ２，Ｓｎ２の接続点のそれぞれには、トランス３２の１次側コイル３２ａの両端のそれぞれが接続されている。
【００５２】
トランス３２の２次側コイル３２ｂの両端のそれぞれは、ダイオードＲＤ１，ＲＤ２のアノード側に接続され、これらダイオードＲＤ１，ＲＤ２のカソード側は短絡されている。そして、ダイオードＲＤ１，ＲＤ２は、リアクトル３４及びコンデンサ３６からなる平滑回路に接続されている。
【００５３】
上記高圧バッテリ３０やＤＣＤＣコンバータＣＶの１次側は、車載高圧システムを構成し、ＤＣＤＣコンバータＣＶの上記ケースに接続されたグランドラインＧＬから絶縁されている。これに対し、ＤＣＤＣコンバータＣＶの２次側は、グランドラインＧＬを基準電位として動作する車載低圧システムを構成する。
【００５４】
このため、本実施形態では、トランス３２の２次側コイル３２ｂの中点タップｍｔがグランドラインＧＬに接続されている。こうした構成によれば、ダイオードＲＤ１，ＲＤ２は、高電位側のスイッチング素子Ｓｐ１及び低電位側のスイッチング素子Ｓｎ２がオン状態とされるか、高電位側のスイッチング素子Ｓｐ２及び低電位側のスイッチング素子Ｓｎ１がオン状態とされるかに応じて、２次側コイル３２ｂの両端の電圧の「１／２」の電圧を交互に出力することとなる。なお、中点タップｍｔとは、トランス３２の２次側コイル３２ｂの中央(両端子から等距離にある点である中点)に接続された端子のことである。
【００５５】
ＤＣＤＣコンバータＣＶの一対の出力側は、車載負荷３８に接続されている。本実施形態では、車載負荷３８として、低圧バッテリや、車室内空調用の空調装置（より詳しくは、空調装置の備える送風用ファンや暖房用のヒータ等）、ヘッドライト、更にはエンジン駆動用のアクチュエータ（燃料噴射弁等）を想定している。なお、低圧バッテリは、所定の低電圧（例えば１２Ｖ）を出力する蓄電池（例えば鉛蓄電池）である。
【００５６】
制御回路１４において、ＰＷＭ生成部Ｂ４は、スイッチング素子Ｓｊｋの操作信号ｇｊｋ（ｊ＝ｐ，ｎ、ｋ＝１，２）をデジタル処理によって生成する。
【００５７】
次に、図５を用いて、本実施形態にかかるＤＣＤＣコンバータＣＶの出力電圧のサンプリング態様について説明する。詳しくは、図５（ｂ）〜図５（ｅ）は、ＰＷＭ生成部Ｂ４からの操作信号ｇｊｋの出力状態の推移を示し、図５（ａ）、図５（ｆ）及び図５（ｇ）は、先の図２（ａ）、図２（ｃ）及び図２（ｄ）に対応している。
【００５８】
図示されるように、本実施形態では、ＤＣＤＣコンバータＣＶの出力電圧の１周期がスイッチング周期Ｔｓｗの半分となっている。これは、本実施形態では、フルブリッジ回路を備えるＤＣＤＣコンバータＣＶを採用しているからである。
【００５９】
そして、上記第１の実施形態と同様に、サンプリング期間において出力電圧の１周期を「２」で除算した時間間隔をサンプリング周期Ｔｓｐとする。
【００６０】
詳しくは、スイッチング素子１６のオンタイミングである時刻ｔ１から所定時間Ｔ０経過する時刻ｔ２において、第１の検出信号生成部Ｂ５から第１の検出タイミング信号ＡＤ１が出力される。これにより、ＤＣＤＣコンバータＣＶの出力電圧「Ｖ１」がサンプリングされる。
【００６１】
その後、時刻ｔ２からサンプリング周期Ｔｓｐ経過した時刻ｔ３において、第２の検出信号生成部Ｂ６から第２の検出タイミング信号ＡＤ２が出力される。これにより、ＤＣＤＣコンバータＣＶの出力電圧「Ｖ２」がサンプリングされる。
【００６２】
こうしてサンプリングされた出力電圧を入力として平均値算出部Ｂ２によって算出されるフィードバック電圧ＶＡを、上記第１の実施形態の（ｅ２）で表す。こうして算出されるフィードバック電圧ＶＡによれば、出力電圧のフィードバック制御を適切に行うことができる。
【００６３】
これに対し、従来技術にかかる出力電圧のサンプリング態様を図６に示す。詳しくは、図６（ａ）〜図６（ｅ）は、先の図５（ａ）〜図５（ｅ）に対応している。
【００６４】
図示される例では、ＤＣＤＣコンバータＣＶのスイッチング周期Ｔｓｗ毎に出力電圧を１回サンプリングしている。こうしてサンプリングされた出力電圧を上記第１の実施形態の（ｅ３）にて表す。
【００６５】
ちなみに、従来技術にかかる出力電圧のサンプリング態様の他の一例を図７に示す。詳しくは、図７（ａ）〜図７（ｅ）は、先の図６（ａ）〜図６（ｅ）に対応している。
【００６６】
図示される例では、先の図６と同様に、ＤＣＤＣコンバータＣＶのスイッチング周期Ｔｓｗ毎に出力電圧を１回サンプリングしている。なお、時刻ｔ２においてサンプリングされた出力電圧「Ｖ３」を下式（ｅ４）にて表す。
Ｖ３＝Ｖａｖｅ―α…（ｅ４）
上式（ｅ３），（ｅ４）にて表される出力電圧の「α」は、上記第１の実施形態で述べたように必ずしも小さい値とならない。このため、こうして取得された出力電圧Ｖｏｕｔによっては、出力電圧のフィードバック制御を適切に行うことができない蓋然性が高い。
【００６７】
このように、本実施形態では、フルブリッジ回路を備えるＤＣＤＣコンバータＣＶにおいて、上述したサンプリング手法を用いることで、ＤＣＤＣコンバータＣＶの出力電圧のフィードバック制御を適切に行うことができる。
【００６８】
さらに、本実施形態では、車載負荷３８の要求電力が変化しやすいことから、給電元となるＤＣＤＣコンバータＣＶの出力電圧が変化しやすい。こうした状況下において、変化した出力電圧を速やかに目標電圧ＶＲＥＦにフィードバック制御することが要求される。こうした要求を満たすためには、制御量の応答性の低下が大きくなるリプル抑制手法（例えばローパスフィルタ回路）を採用することはできない。このため、出力電圧が変化しやすい本実施形態は、フィードバック制御の応答性の低下を抑制可能な上述した出力電圧のサンプリング手法を採用するメリットが大きい。
【００６９】
（第３の実施形態）
以下、第３の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７０】
図８に、本実施形態にかかるＤＣＤＣコンバータＣＶの出力電圧のサンプリングの一例を示す。詳しくは、図８（ａ）〜図８（ｅ）は、先の図５（ａ）〜図５（ｅ）に対応している。なお、図８では、第１の検出タイミング信号ＡＤ１及び第２の検出タイミング信号ＡＤ２の出力状態の推移の図示を省略している。
【００７１】
図示されるように、本実施形態では、高電位側のスイッチング素子Ｓｐ１及び低電位側のスイッチング素子Ｓｎ２の双方がオン状態とされるタイミング（時刻ｔ１，ｔ５）、これらスイッチング素子Ｓｐ１，Ｓｎ２の双方がオン状態とされる状況下、少なくとも一方がオフ状態とされるタイミング（時刻ｔ２，ｔ６）、高電位側のスイッチング素子Ｓｐ２及び低電位側のスイッチング素子Ｓｎ１の双方がオン状態とされるタイミング（時刻ｔ３）、及びこれらスイッチング素子Ｓｐ２，Ｓｎ１の双方がオン状態とされる状況下、少なくとも一方がオフ状態とされるタイミング（時刻ｔ４）を避けて、上記第１，第２の検出信号生成部Ｂ５，Ｂ６にてＤＣＤＣコンバータＣＶの出力電圧のサンプリングタイミングを設定する。
【００７２】
これは、上述したタイミングにおいてスイッチングノイズが発生しやすいことから、スイッチングノイズが重畳されたＤＣＤＣコンバータＣＶの出力電圧がＡＤ変換部Ｂ１に取り組まれることを回避するためである。こうした手法によれば、ＤＣＤＣコンバータＣＶの出力電圧及び平均電圧Ｖａｖｅの偏差の増大を好適に抑制でき、ひいては出力電圧のフィードバック制御をより適切に行うことができる。
【００７３】
（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７４】
図９に、本実施形態にかかるＤＣＤＣコンバータの全体構成を示す。なお、図９において、先の図１に示した部材等と同一の部材等については、便宜上同一の符号を示している。
【００７５】
図示されるように、制御回路１４は、検出信号生成部Ｂ７を備えて構成されている。検出信号生成部Ｂ７は、上記第１の実施形態の第１の検出信号生成部Ｂ５及び第２の検出信号生成部Ｂ６と同様に、検出タイミング信号ＡＤの出力によってＡＤ変換部Ｂ１におけるＡＤ変換処理の実行タイミングを指示する機能を有する。
【００７６】
図１０に、本実施形態にかかるＤＣＤＣコンバータＣＶの出力電圧のサンプリング態様の一例を示す。詳しくは、図１０（ａ）及び図１０（ｂ）は、先の図２（ａ）及び図２（ｂ）に対応しており、図１０（ｃ）は、検出信号生成部Ｂ７からの検出タイミング信号ＡＤの出力状態の推移を示す。
【００７７】
図示されるように、スイッチング素子１６のオンタイミングである時刻ｔ１から所定時間Ｔ０経過する時刻ｔ２において、検出信号生成部Ｂ７から検出タイミング信号ＡＤが出力される。これにより、ＤＣＤＣコンバータＣＶの出力電圧「Ｖ１」がサンプリングされる。
【００７８】
その後、時刻ｔ２からサンプリング周期Ｔｓｐ経過した時刻ｔ３において、上記検出信号生成部Ｂ７から検出タイミング信号ＡＤが再度出力される。これにより、ＤＣＤＣコンバータＣＶの出力電圧「Ｖ２」がサンプリングされる。
【００７９】
このように、本実施形態では、上記検出信号生成部Ｂ７を備えることで、平均電圧に近似するＤＣＤＣコンバータＣＶの出力電圧を適切にサンプリングすることができる。
【００８０】
（第５の実施形態）
以下、第５の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００８１】
図１１に、本実施形態にかかるＤＣＤＣコンバータの全体構成を示す。なお、図１１において、先の図４に示した部材等と同一の部材等については、便宜上同一の符号を示している。
【００８２】
図示されるように、制御回路１４は、第１の検出信号生成部Ｂ５及び第２の検出信号生成部Ｂ６に加えて、第３の検出信号生成部Ｂ８及び第４の検出信号生成部Ｂ９を備えて構成されている。第３の検出信号生成部Ｂ８は、ＡＤ変換部Ｂ１に対して第３の検出タイミング信号ＡＤ３を出力し、第４の検出信号生成部Ｂ９は、ＡＤ変換部Ｂ１に対して第４の検出タイミング信号ＡＤ４を出力する機能を有する。こうした構成を用いて、本実施形態では、サンプリング期間を上記第２の実施形態の２倍の期間（スイッチング周期Ｔｓｗ）とし、上記サンプリング期間毎において、出力電圧の１周期の「１／２」の期間だけ離間したタイミングで２のＮ乗個（本実施形態では「Ｎ＝２」）の出力電圧をサンプリングする。そして、平均値算出部Ｂ２において、４つの出力電圧Ｖｏｕｔの平均値としてフィードバック電圧ＶＡを算出する。
【００８３】
図１２に、本実施形態にかかるＤＣＤＣコンバータＣＶの出力電圧のサンプリング態様の一例を示す。詳しくは、図１２（ａ）〜図１２（ｇ）は、先の図５（ａ）〜図５（ｇ）に対応しており、図１２（ｈ）は、第３の検出信号生成部Ｂ８からの第３の検出タイミング信号ＡＤ３の出力状態の推移を示し、図１２（ｉ）は、第４の検出信号生成部Ｂ９からの第４の検出タイミング信号ＡＤ４の出力状態の推移を示す。
【００８４】
図示されるように、第２の検出信号生成部Ｂ６から第２の検出タイミング信号ＡＤ２が出力される時刻ｔ３からサンプリング周期Ｔｓｐ経過する時刻ｔ４において、第３の検出信号生成部Ｂ８から第３の検出タイミング信号ＡＤ３が出力される。これにより、ＤＣＤＣコンバータＣＶの出力電圧がサンプリングされる。
【００８５】
その後、時刻ｔ４からサンプリング周期Ｔｓｐ経過した時刻ｔ５において、第４の検出信号生成部Ｂ９から第４の検出タイミング信号ＡＤ４が出力される。これにより、ＤＣＤＣコンバータＣＶの出力電圧がサンプリングされる。
【００８６】
このように、本実施形態では、上記第１〜第４の検出信号生成部Ｂ５，Ｂ６，Ｂ８，Ｂ９を備えることで、平均電圧に近似するＤＣＤＣコンバータＣＶの出力電圧を適切にサンプリングすることができる。
【００８７】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００８８】
・上記各実施形態において、出力電圧の１周期のＭ倍（Ｍは３以上の整数）の期間をサンプリング期間とし、サンプリング期間において「２×Ｍ」個の出力電圧をサンプリングしてもよい。この場合、フィードバック電圧ＶＡの算出に用いる出力電圧Ｖｏｕｔが２のＬ乗個（Ｌは３以上の整数）ならば、平均値算出部Ｂ２において、２のＬ乗個の出力電圧Ｖｏｕｔの平均値としてフィードバック電圧ＶＡが算出されることとなる。
【００８９】
・フィードバック電圧ＶＡの算出に用いる出力電圧Ｖｏｕｔnの個数としては、２のＮ乗個に限らずそれ以外であってもよい。この場合、フィードバック電圧ＶＡの算出において、除算処理の除数が２のＮ乗とならないことから、除算処理に要する時間を短くできないものの、フィードバック電圧ＶＡを平均電圧Ｖａｖｅに近似させることはできる。
【００９０】
・上記各実施形態では、１のサンプリング期間においてサンプリングされた１組（例えば、上記第１の実施形態では２つ）の出力電圧の平均値をフィードバック電圧ＶＡとして算出したがこれに限らない。例えば、互いに隣接するサンプリング期間又は互いに離間するサンプリング期間のそれぞれでサンプリングされた複数組の出力電圧の平均値としてフィードバック電圧ＶＡを算出してもよい。具体的には、例えば、上記第２の実施形態の図５（ａ）に示すように、互いに隣接するサンプリング期間において図中「●」にて表記した２組（４つ）の出力電圧の平均値としてフィードバック電圧ＶＡを算出してもよい。
【００９１】
・ＤＣＤＣコンバータとしては、出力電圧をフィードバック制御するものに限らず、例えば、ＤＣＤＣコンバータの出力電流を目標電流（例えば、ＤＣＤＣコンバータの信頼性を維持可能な電流の上限値）にフィードバック制御するものであってもよい。こうした構成であっても、スイッチング素子のオンオフ操作によって出力電流にリプルが伴うことがあることから、フィードバック制御の制御量としての出力電流のリプルを除去することが要求される。このため、本願発明の適用が有効であると考えられる。
【００９２】
・上記各実施形態では、ＰＷＭ信号の生成に用いるカウンタ値（キャリア）として、のこぎり波状の信号を用いたがこれに限らず、例えば、三角波状の信号を用いてもよい。
【００９３】
・ＤＣＤＣコンバータへの電力供給源としては、蓄電池に限らず、例えば、交流電力の外部電源（商用電源）であってもよい。この場合、ＤＣＤＣコンバータは、整流器を介して外部電源と接続されることとなる。
【００９４】
・上記第１の実施形態において、ＤＣＤＣコンバータとしては、非絶縁側のものに限らず、フライバック式コンバータやフォワード式コンバータ等の絶縁型のものであってもよい。
【００９５】
また、ＤＣＤＣコンバータとしては、降圧コンバータに限らず、昇圧コンバータであってもよい。
【００９６】
・ＤＣＤＣコンバータの備えるスイッチング素子としては、上記各実施形態に例示したものに限らず、例えばＩＧＢＴであってもよい。
【００９７】
・本願発明が適用される車両としては、ハイブリッド車両に限らず、例えば、車載主機として回転機のみを備える電気自動車であってもよい。また、本願発明の適用対象としては、車両に限らない。
【符号の説明】
【００９８】
１０…バッテリ、１２…降圧回路、１４…制御回路、１６…スイッチング素子、２６…負荷、Ｂ１…ＡＤ変換部、Ｂ２…平均値算出部、Ｂ３…フィードバック制御部、Ｂ４…ＰＷＭ生成部、Ｂ５…第１の検出信号生成部、Ｂ６…第２の検出信号生成部、ＣＶ…ＤＣＤＣコンバータ。
【図１】
2013090520.tif 000003
【図２】
2013090520.tif 000004
【図３】
2013090520.tif 000005
【図４】
2013090520.tif 000006
【図５】
2013090520.tif 000007
【図６】
2013090520.tif 000008
【図７】
2013090520.tif 000009
【図８】
2013090520.tif 000010
【図９】
2013090520.tif 000011
【図１０】
2013090520.tif 000012
【図１１】
2013090520.tif 000013
【図１２】
2013090520.tif 000014