(57)【要約】【課題】実質的に平坦な振幅と直線的な位相レスポンスを要する広帯域信号を発生する。【解決手段】信号発生システムは、入力ラジオ周波数（ＲＦ）信号を提供するように構成された入力源と、補償フィルタパラメータを決定するように構成された補償フィルタ計算（ＣＦＣ）ブロックと、ＡＬＣループ情報をＣＦＣブロックに提供するように構成された自動レベル制御（ＡＬＣ）ループとを含むことができる。補償フィルタパラメータがＡＬＣ情報の少なくとも一部に基づいて決定される。システムは、また、補償フィルタパラメータの少なくとも一部に基づく補償フィルタを入力ＲＦ信号に適用するように構成された予歪フィールドプログラマブルゲートアレイ（ＦＰＧＡ）と、ＲＦ出力信号を提供するように構成されたＲＦ出力を含むこともできる。【選択図】        図３Ｂ
2013013090.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を提供するように構成された入力源と、
補償フィルタパラメータを決定するように構成された補償フィルタ計算ブロックと、
自動レベル制御ループ情報を前記補償フィルタ計算ブロックに提供するように構成された自動レベル制御ループであって、前記補償フィルタパラメータが前記自動レベル制御ループ情報の少なくとも一部に基づいて決定される自動レベル制御ループと、
前記入力信号と前記補償フィルタ計算ブロックから補償フィルタパラメータを受信して濾過された出力信号を発生する予歪コンポーネントであって、前記補償フィルタパラメータの少なくとも一部に基づく第１の補償フィルタを、少なくとも前記入力信号に適用するように構成された予歪コンポーネントと、
該適用された補償フィルタを有する濾過された出力信号を提供するように構成された出力とからなる信号発生システム
【請求項２】
信号発生システムにおいてベクトル広帯域ラジオ（ＲＦ）信号を補償する方法であって、
入力源から入力ＲＦ信号を受信する工程と、
予歪コンポーネントを用いて、少なくとも第１の補償フィルタを入力されたＲＦ信号に適用することによって濾過されたＲＦ信号を発生する工程と、
該濾過されたＲＦ信号を自動レベル制御減衰器に提供する工程と、
自動レベル制御コントローラを用いて、前記自動レベル制御減衰器の出力から自動レベル制御ループ情報を発生する工程と、
補償フィルタ計算ブロックを用いて、前記自動レベル制御ループ情報の少なくとも一部に基づいて補償フィルタパラメータを決定する工程と、
該補償フィルタパラメータを予歪コンポーネントに適用して少なくとも第１の補償フィルタを発生する工程と、
濾過されたＲＦ信号を用いてＲＦ出力信号を発生する工程とからなる方法
【発明の詳細な説明】
【技術分野】
【０００１】
本開示事項は、信号発生器に関する。特には、補償されたベクトル広帯域ラジオ周波数（ＲＦ）信号を発生する方法と装置に関連する。
【背景技術】
【０００２】
現在利用できるＲＦベクトル変調ジェネレータは、周波数関数としての不安定なチャンネルレスポンスに苦しんでいる傾向にある。結果的に、特定のユニットのパフォーマンスを特徴付けるために安定したレスポンスを必要とする利用者は、それが生み出す歪みを理解しなければならない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−４１１５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
レーダーパルスのような実質的に平坦な振幅と直線的な位相レスポンスを必要とする広帯域信号を発生したい利用者にとってこのことは特に問題である。少なくともこのために、そのような利用者は、システム修正用の基準送信機としての自家製のＧＯＬＤＥＮ  ＲＡＤＩＯＳを当てにしていることが多い。
【０００５】
このように、校正され補償されたチャンネルレスポンスを有する、ＮＩＳＴ（アメリカ国立標準機関）トレーサビリティの可能な広帯域ジェネレーション能力を提供できる機器に対するニーズが残っている。
【課題を解決するための手段】
【０００６】
ある種の実施の形態において、ラジオ周波数（ＲＦ）マイクロウェーブ信号発生システムは、アナログハードウェアのチャンネル振幅と位相の非直線性を補償するための予歪として適用されるデジタル変調補償器を含んでいる。ここに用いられるチャンネルは、一般的に、出力のキャリア周波数の近辺において転送時の当該システムの変調帯域幅を言う。このようなシステムは、振幅のレベルと平坦さや位相の直線性における変動や、同相及び直交（ＩＱ）位相におけるエラーや、複雑な有限インパルス応答（ＦＩＲ）フィルタの良くある組における変調器ゲインオフセットを補正するように構成されうる。このようなシステムは、また、自動レベル制御（ＡＬＣ）ループの帯域幅を超えたチャンネル／変調器の帯域幅のために、自動レベル制御（ＡＬＣ）ループを用いて、システムにおけるチャンネル歪みを補正することを可能にする。
【０００７】
また、ある種の実施の形態においては、発生器の変調帯域幅は、数百メガヘルツ（ＭＨｚ）又は数ギガヘルツ（ＧＨｚ）すらの幅を有するが、ＲＦキャリア周波数は、主に、ほぼＤＣからマイクロ波又はミリメータ波の範囲に亘っている。そのようなシステムは、一般に、デジタル補足サブシステムを含んでいない。
【０００８】
ある種の実施の形態においては、方法は、補償フィルタの通常の再生と一又はそれ以上のアナログパラメータが変動したときの補償フィルタの適用を含んでいる。このようなアナログパラメータには、それに限定されるわけではないが、出力周波数チューニングや温度による増幅器ゲイン変動やＡＬＣ減衰又は増加セッティングや、ＲＦ  ＩＱ変調器増幅器及びオフセット値や、ＲＦ出力減衰器設定を含むことができる。この方法は、また、発生器のＡＬＣシステムに応じて、リアルタイム若しくはほぼリアルタイムにおいて補償フィルタを再計算して適用することを含むことも可能である。
【０００９】
本発明の第１態様は、入力信号を提供するように構成された入力源と、補償フィルタパラメータを決定するように構成された補償フィルタ計算ブロックと、自動レベル制御ループ情報を前記補償フィルタ計算ブロックに提供するように構成された自動レベル制御ループであって、前記補償フィルタパラメータが前記自動レベル制御ループ情報の少なくとも一部に基づいて決定される自動レベル制御ループと、前記入力信号と前記補償フィルタ計算ブロックから補償フィルタパラメータを受信して濾過された出力信号を発生する予歪コンポーネントであって、前記補償フィルタパラメータの少なくとも一部に基づく第１の補償フィルタを、少なくとも前記入力信号に適用するように構成された予歪コンポーネントと、該適用された補償フィルタを有する濾過された出力信号を提供するように構成された出力とからなる信号発生システムである。
【００１０】
本発明の第２態様は、上記第１態様において、入力源がメモリーベースのデータ発生ブロックとデジタル同相／直交（Ｉ／Ｑ）入力とアナログデジタルＩ／Ｑ入力からなる群のうちの１つであることを特徴とする信号発生システムである。
【００１１】
本発明の第３態様は、上記第２態様において、更に、第１と第２の補償フィルタであって、該フィルタの一方が入力信号のＩ信号成分を発生し、他方が入力信号のＱ信号成分を発生するものとからなることを特徴とする信号発生システムである。
【００１２】
本発明の第４態様は、上記第１態様において、更に、工場において計測された信号発生システムに関連する校正データを保存するように構成された校正メモリとからなることを特徴とする信号発生システムである。
【００１３】
本発明の第５態様は、上記第４態様において、前記補償フィルタ計算ブロックが校正メモリから校正データを受け取るように構成されているも、前記補償フィルタパラメータが校正データの少なくとも一部に基づくものであることを特徴とする信号発生システムである。
【００１４】
本発明の第６態様は、上記第１態様において、前記自動レベル制御ループが、前記予歪コンポーネントと出力の間を連結する自動レベル制御減衰器であって、濾過された出力信号を受け取るように構成されたものと、前記自動レベル制御減衰器と前記補償フィルタ計算ブロックの間を連結する自動レベル制御コントローラであって、自動レベル制御ループ情報を前記補償フィルタ計算ブロックに提供するように構成されたものとからなることを特徴とする信号発生システムである。
【００１５】
本発明の第７態様は、上記第６態様において、前記自動レベル制御ループ情報が前記自動レベル制御減衰器から受け取った情報の少なくとも一部に基づくものであることを特徴とする信号発生システムである。
【００１６】
本発明の第８態様は、上記第６態様において、更に、前記自動レベル制御減衰器の出力と自動レベル制御コントローラの間を連結する電力検波器であって、自動レベル制御コントローラに減衰された濾過出力信号に関連する電力情報を提供するように構成されたものとからなることを特徴とする信号発生システムである。
【００１７】
本発明の第９態様は、上記第８態様において、自動レベル制御コントローラによって提供された前記自動レベル制御ループ情報が前記電力情報の少なくとも一部に基づくことを特徴とする信号発生システムである。
【００１８】
本発明の第１０態様は、上記第６態様において、更に、前記予歪コンポーネントと前記自動レベル制御減衰器の間を連結するデジタル／アナログ変換器であって、前記補償フィルタが適用された後に入力信号を表すアナログ出力信号を発生するものとからなることを特徴とする信号発生システムである。
【００１９】
本発明の第１１態様は、上記第１０態様において、更に、前記デジタル／アナログ変換器と前記自動レベル制御減衰器の間を連結するＲＦ変調器とからなることを特徴とする信号発生システムである。
【００２０】
本発明の第１２態様は、上記第１１態様において、 更に、前記デジタル／アナログ変換器と前記ＲＦ変調器の間を連結する中間フィルタとからなることを特徴とする信号発生システムである。
【００２１】
本発明の第１３態様は、上記第１態様において、前記予歪コンポーネントがフィールドプログラマブルゲートアレイからなることを特徴とする信号発生システムである。
【００２２】
本発明の第１４態様は、上記第１態様において、前記予歪コンポーネントが特定用途向け集積回路からなることを特徴とする信号発生システムである。
【００２３】
本発明の第１５態様は、信号発生システムにおいてベクトル広帯域ラジオ（ＲＦ）信号を補償する方法であって、入力源から入力ＲＦ信号を受信する工程と、予歪コンポーネントを用いて、少なくとも第１の補償フィルタを入力されたＲＦ信号に適用することによって濾過されたＲＦ信号を発生する工程と、該濾過されたＲＦ信号を自動レベル制御減衰器に提供する工程と、自動レベル制御コントローラを用いて、前記自動レベル制御減衰器の出力から自動レベル制御ループ情報を発生する工程と、補償フィルタ計算ブロックを用いて、前記自動レベル制御ループ情報の少なくとも一部に基づいて補償フィルタパラメータを決定する工程と、該補償フィルタパラメータを予歪コンポーネントに適用して少なくとも第１の補償フィルタを発生する工程と、濾過されたＲＦ信号を用いてＲＦ出力信号を発生する工程とからなる方法である。
【００２４】
本発明の第１６態様は、上記第１５態様において、更に、信号発生システムに関連する校正データを保存する工程であって、補償フィルタ計算ブロックによって決定された補償フィルタパラメータが校正データの少なくとも一部に基づく工程からなることを特徴とする方法である。
【００２５】
本発明の第１７態様は、上記第１５態様において、入力ＲＦ信号がＩ信号成分とＱ信号成分を有し、前記濾過されたＲＦ信号を発生する工程が、更に、第１のＩ成分補償フィルタをＲＦ信号のＩ信号成分に適用すると共に第２のＱ成分補償フィルタをＲＦ信号のＱ信号成分に適用することでそれぞれのＩとＱの濾過されたＲＦ信号を発生する工程を含んでいることを特徴とする方法である。
【００２６】
本発明の第１８態様は、上記第１５態様において、前記自動レベル制御ループ情報を発生する工程が、更に、自動レベル制御減衰器の出力の一部を電力検波器に連結する工程と、電力検波器を用いて自動レベル制御減衰器の出力に関連するＲＦ電力情報を発生する工程と、該ＲＦ電力情報を自動レベル制御コントローラに連結する工程と、自動レベル制御減衰器に対し粗い出力制御信号と微調整の出力制御信号を発生し、減衰レベルを設定する工程と、ＲＦ電力レベル情報に一部由来する自動レベル制御ループ情報を補償フィルタ計算ブロックに提供する工程とからなることを特徴とする方法である。
【００２７】
本発明の第１９態様は、上記第１５態様において、前記濾過されたＲＦ信号を提供する工程が、更に、濾過されたＲＦ信号をＲＦ変調器に提供する工程と、濾過されたＲＦ信号によって変調されたＲＦ信号を発生する工程とからなることを特徴とする方法である。
【００２８】
本発明の第２０態様は、上記第１９態様において、前記濾過されたＲＦ信号を提供する工程が、更に、濾過されたＲＦ信号のＩ信号成分とＱ信号成分をＲＦ変調器に提供する工程とからなることを特徴とする方法である。
【図面の簡単な説明】
【００２９】
【図１】図１は、信号発生器と被試験デバイスと試験測定器を含むシステムを示す略図である。
【図２Ａ】図２Ａは、９００ＭＨｚのキャリア周波数に関して、代表的な従来の信号発生器により露呈された信号の歪みを示すグラフである。
【図２Ｂ】図２Ｂは、１．８ＧＨｚのキャリア周波数に関して、代表的な従来の信号発生器により露呈された信号の歪みを示すグラフである。
【図２Ｃ】図２Ｃは、２．４ＧＨｚのキャリア周波数に関して、代表的な従来の信号発生器により露呈された信号の歪みを示すグラフである。
【図２Ｄ】図２Ｄは、３８ＧＨｚのキャリア周波数に関して、代表的な従来の信号発生器により露呈された信号の歪みを示すグラフである。
【図３Ａ】図３Ａは、本願発明の実施の形態の例に従った、例えば、図１の信号発生器のような信号発生器を含むシステムを示すブロック図である。
【図３Ｂ】図３Ｂは、本願発明の実施の形態の例に従った、例えば、図１の信号発生器のような信号発生器を含むシステムを示すブロック図である。
【図３Ｃ】図３Ｃは、本願発明の実施の形態の例に従った、例えば、図１の信号発生器のような信号発生器を含むシステムを示すブロック図である。
【図３Ｄ】図３Ｄは、本願発明の実施の形態の例に従った、例えば、図１の信号発生器のような信号発生器を含むシステムを示すブロック図である。
【図４Ａ】図４Ａは、自動レベル制御（ＡＬＣ）ループにおいて一般に使用される代表的な従来の電圧変動減衰器のための設定された減衰関数としての周波数及び位相レスポンスの変化を示すグラフである。
【図４Ｂ】図４Ｂは、自動レベル制御（ＡＬＣ）ループにおいて一般に使用される代表的な従来の電圧変動減衰器のための設定された減衰関数としての周波数及び位相レスポンスの変化を示すグラフである。
【図４Ｃ】図４Ｃは、自動レベル制御（ＡＬＣ）ループにおいて一般に使用される代表的な従来の電圧変動減衰器のための設定された減衰関数としての周波数及び位相レスポンスの変化を示すグラフである。
【図５Ａ】図５Ａは、本発明のある実施の形態の例に従った発生されたベクトル広帯域ＲＦ信号を補償する技術例（その１）を示す流れ図である。
【図５Ｂ】図５Ｂは、本発明のある実施の形態の例に従った発生されたベクトル広帯域ＲＦ信号を補償する技術例（その２）を示す流れ図である。
【発明を実施するための形態】
【００３０】
各実施の形態は、信号発生器とベクトル広帯域ラジオ周波数（ＲＦ）信号を補償する技術を含んでいる。本発明のこれらの特徴及び他の特徴と各実施の形態の説明は、各図面に関連して続けられる。
【００３１】
図１は、信号発生器１０５と被試験デバイス（ＤＵＴ）１１０と試験測定器１２０を含むシステム１００を図示している。信号発生器１０５は、例えば試験目的の信号発生することのできる適切なデバイスであればよい。信号発生器１０５は、例えば、任意波形発生器（ＡＷＧ）のような高速シリアルジェネレータであればよい。
【００３２】
ＤＵＴ１１０は、信号を送受信可能な適切なデジタル又はアナログデバイスであればよい。ＤＵＴ１１０は、例えば、受信器１１２と内部ロジック１１６と送信器１１４を内蔵することが可能である。ＤＵＴ１１０の出力は、試験測定器１２０に連結されている。試験測定器１２０は、オシロスコープ、スペクトラムアナライザー、ロジックアナライザー、ネットワークアナライザー又はその他であればよい。
【００３３】
図２は、種種のキャリア周波数に関し、代表的な従来の信号発生器により露呈された信号の歪みを示すグラフを示している。図２Ａ、図２Ｂ、図２Ｃ、図２Ｄは、それぞれ、９００メガヘルツ（ＭＨｚ）と１．８ギガヘルツ（ＧＨｚ）と２．４ギガヘルツ（ＧＨｚ）と３８ギガヘルツ（ＧＨｚ）のＲＦキャリア周波数における、代表的な従来の信号発生器内のチャンネルレスポンス変動を図示している。それぞれのグラフ２Ａ乃至２Ｄにおける非平坦性は、ここに説明される開示技術の実施によって提供されるような校正及び補償されたチャンネルレスポンスを有する広帯域信号発生性能の必要性を明らかにしている。
【００３４】
図３は、本願発明の実施の形態の例に従った、例えば、図１の信号発生器１０５のような信号発生器３０１を含むシステム３００のブロック図を図示している。完備した計測器ソルーションに一般的に含まれるであろうある種のコンポーネントは、説明を簡略化するために省略されている。そのようなコンポーネントには、それに限定されるわけではないけれども、出力高調波阻止フィルタやユーザインタフェースや電源が含まれる。
【００３５】
システム３００は、それぞれ入力データを信号発生器３０１に提供するように構成された３つの異なるデータ源を含んでいる。それらのデータ源は、メモリベースのデータ発生ブロック３０２とデジタル同相及び直交（Ｉ／Ｑ）入力３０４とアナログＩ／Ｑ入力３０６を含んでいる。Ｉ／Ｑデータルーティングフィールドプログラマブルゲートアレイ（ＦＰＧＡ）３３０は、それぞれのデータ源３０２、３０４、３０６からデータを受信する。
【００３６】
ある種の実施の形態においては、メモリベースのデータ発生ブロック３０２は、メモリから直接的に保存されているデータファイルを流す任意波形発生器（ＡＷＧ）と内部機能的に等価である。
【００３７】
ある種の実施の形態においては、デジタルＩ／Ｑ入力３０４からのデータは、Ｉ／ＱデータルーティングＦＰＧＡ３３０によって束縛されるかも知れないレートの任意のリアルタイムデジタルデータストリームからなる。
【００３８】
ある種の実施の形態においては、アナログＩ／Ｑ入力３０６からのデータは、まず、エイリアスイメージを引き起こすであろう情報のようなある種の情報を取り除くフィルタ３０８と３０９を通過する。次いで、このデータは、フィルタ３０８と３０９からアナログ／デジタル変換器（ＡＤＣ）３１０と３１１をそれぞれ通過することもある。ＡＤＣ３１０と３１１は、出力データをＩ／ＱデータルーティングＦＰＧＡ３３０に通過するができる。
【００３９】
信号発生器３０１は、予歪ＦＰＧＡ３５０とデジタル／アナログ変換器（ＤＡＣ）３５２とＲＦ変調器３５６を含んでいる。予歪ＦＰＧＡ３５０は、Ｉ／ＱデータルーティングＦＰＧＡ３３０から入力情報を受信することができる。予歪ＦＰＧＡ３５０は、ＤＡＣ３５２によるデータをアナログに変換する前に、デジタル信号プロセシング（ＤＳＰ）のＩ信号成分とＱ信号成分のそれぞれにチャンネル補償フィルタを適用する。他の実施の形態においては、特定用途集積回路（ＡＳＩＣ）又は他の適切なコンポーネントが、予歪チャンネル補償フィルタの適用のために、ＦＰＧＡに代わって、用いられる。
【００４０】
それとは別に、Ｉ／ＱデータルーティングＦＰＧＡ３３０は、非直交信号を受信することができる。このような信号は、メモリベースのデータ発生ブロック３０２によって、Ｉ／ＱデータルーティングＦＰＧＡ３３０のＩ入力又はＱ入力の一方に提供されることができる。非直交信号は、予歪ＦＰＧＡ３５０と連結されて、そこでチャンネル補償フィルタが信号に適用される。
【００４１】
ある種の実施の形態においては、予歪ＦＰＧＡ３５０の補償フィルタは、出力チャンネルの帯域幅、すなわち、変調されたキャリア周波数にかかわらない、データの情報帯域幅に亘っての振幅の非平坦さと直線的な位相からのずれを補償する。チャンネル帯域幅は、ＤＡＣ３５２のナイキスト（Ｎｙｑｕｉｓｔ）帯域幅にすぎないこともあるが、一般には、それよりもはるかに小さい。予歪ＦＰＧＡ３５０は、ＤＡＣ３５２に送られるＩ／Ｑデータを調整することができ、ＲＦ変調器３５６の利得と位相の不均衡を補償する。２つのフィルタ３５４と３５５は、更に、データからＤＡＣ３５２のエイリアス生成物を取り除くことによって、ＲＦ変調器３５６に送られるデータを更に調整することができる。
【００４２】
例えば、デジタルＩ／Ｑ入力３０４からのデータのような、Ｉ／ＱデータルーティングＦＰＧＡ３３０から予歪ＦＰＧＡ３５０に伝達されたある種のデータは、予歪ＦＰＧＡ３５０の処理速度とＤＡＣ３５２のクロックレートによって規制されることもある。
【００４３】
信号発生器３０１の予歪ＦＰＧＧＡ３５０は、カスタムＦＰＧＡ、ＡＳＩＣ、又はホストプロセッサ又はコントローラ３８５上でランニングするコードとして実装されうる補償フィルタ計算（ＣＦＣ）ブロック３６０からチャンネル補償フィルタパラメータを受信するように構成されている。
【００４４】
ＣＦＣブロック３６０の実装は、一般的に、ＲＦ／アナログ回路のパフォーマンスの変化に応じた速度要件に依拠する。カスタムＦＰＧＡ又はＡＳＩＣとしての実装を行う要件の例は、ＤＡＣ３５２単独による支持可能な帯域幅よりもはるかに離れた周波数間を飛び回る、補償フィルタの信号への適用である。
【００４５】
信号発生器３０１のＣＦＣブロック３６０は、２つの源からの情報を用いることができる。すなわち、校正メモリ３５８と自動レベル制御（ＡＬＣ）コントローラＦＰＧＡ３６２である。校正メモリ３５８は、各種のメモリであってもよい。例えば、校正メモリ３５８は、ダイナミックメモリ、スタティックメモリ、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）又はその他のメモリでよい。
【００４６】
校正メモリ３５８は、一般的に、ＮＩＳＴトレーサビリティ可能な機器の工場で計測されたときの校正データを保存している。このような校正データは、多くのＲＦキャリア周波数や出力減衰器３９８の設定やＡＬＣ減衰器３９０の設定やシステム３００のチャンネルレスポンスに影響を与えるかもしれない他のＲＦ信号経路設定において計測された信号発生器３０１のアナログチャンネルパフォーマンスを表している。校正データは、各周波数と設定における振幅の平坦さと位相リニアリティを記述したベクトルデータとして校正メモリ３５８に保存されることもある。
【００４７】
ある種の実施の形態においては、ＡＬＣ減衰器３９０のアナログパフォーマンスは、工場において校正されており、コントローラ３８５やＣＦＣブロック３６０による現状で行われている探索のために校正メモリ３５８にデータが保存されている。
【００４８】
ＡＬＣコントローラＦＰＧＡ３６２は、自動レベル制御ＡＬＣ減衰器３９０と方向性カップラー３９７と、例えば、ナローバンドエンベロープ検波器のような電力検波器３９６を含む自動レベル制御ＡＬＣループの一部である。ＡＬＣ減衰器３９０からのＲＦ出力は、方向性カップラー３９７を用いてサンプリングされて、電力検波器３９６に提供される。電力検波器３９６は、サンプリングされたＲＦ出力をベースバンドエンベロープ電圧波形に変換する。ベースバンドエンベロープ電圧はＡＬＣ  ＡＤＣ３６４によりデジタル化されて、ＡＬＣコントローラＦＰＧＡ３６２と連結される。ＡＬＣコントローラＦＰＧＡ３６２は、粗い調整値と微調整値を発生するが、微調整値はＡＬＣ  ＤＡＣ３６５によりアナログ値に変換されている。粗い調整値と微調整値は、ＡＬＣ減衰器３９０に提供されて名目上の定出力電力レベルを維持する。
【００４９】
ＡＬＣ  ＡＤＣ３６４とＡＬＣ  ＤＡＣ３６５は、図示しないサンプリングクロックを必要とすることがある。ＡＬＣコントローラＦＰＧＡ３６２は、マスタデジタルシステムクロック３１５に基づいて作動するようにしてもよい。
【００５０】
ＡＬＣコントローラＦＰＧＡ３６２は、好適には、ＡＬＣ減衰器３９０の設定を示す情報をＣＦＣブロック３６０に提供するように構成されており、単数又は複数の予歪フィルタがＡＬＣループ設定の関数として正確に計算される。ＣＦＣブロック３６０は、校正メモリ３５８にアクセスしてＡＬＣ減衰器の設定に関連して以前に保存されている校正データを取り出す。ＡＬＣコントローラＦＰＧＡ３６２からの設定情報は早急に変わることもある。
【００５１】
ある種の実施の形態においては、長い一連のＲＦ変調パルスの各パルスエンベロープの５０％の点で出力電力をサンプリングするときにはＡＬＣモードは軽微な調整が行われる状況を含んでいる。このような状況は、各パルスに対して補償フィルタのチャンネル再計算を必要とすることがあるかも知れない。このようなチャンネル再計算は、減衰器設定の関数として、ＡＬＣ減衰器３９０の入出力インピーダンスの変動に応じてこれらの実施の形態において必要とされる。
【００５２】
ある種の実施の形態においては、整合サイクルが行われた場合、ＡＬＣコントローラＦＰＧＡ３６２は、利得や振幅の平坦性や位相直線性のようなチャンネルパフォーマンス情報をＣＦＣブロック３６０に提供する。位相情報は、振幅測定と既知の内部発生された信号を介して決定されうる。これらの整合は、経時的にシステムのアナログパフォーマンスの変動と温度における変動を補償とすることを必要とする場合が多い。整合は、メモリベースのデータ発生ブロック３０２によって役立つ、保存された波形を使用する。ＣＦＣブロック３６０は、校正メモリ３５８にアクセスして、その整合サイクルに関連して予め保存された校正データを取り出す。
【００５３】
他のコンポーネントは、システム３００の一般的な機能を支持するために用いられることも可能である。例えば、基準発振器３８４は、マスタ周波数基準として働き、安定なタイミングをＡ／Ｄサンプリングクロック３８０とＤ／Ａサンプリングクロック３８２とマイクロウェーブローカル発振器３８６とマスタデジタルシステムクロック３１５に提供する。Ａ／Ｄサンプリングクロック３８０とＤ／Ａサンプリングクロック３８２は、ある種の実施の形態においては、同じ発振器でもよいが、それらは図面において別々のコンポーネントとして示されており、アナログのＩ／Ｑ入出力変調帯域幅が異なることができることを示している。
【００５４】
マイクロウェーブローカル発振器３８６は、ＲＦキャリア信号をＲＦ変調器３５６に提供することもできる。このキャリア信号は、無変調連続波（ＣＷ）モード出力のために、任意のスイッチ３８８と３８９を用いてＲＦ変調器３５６をバイパスすることもできる。ＲＦ増幅ブロック３９５は、増幅がシステム３００内に存在しうることと校正と補償を必要とする周波数、チャンネル、温度レスポンスの問題が存在していることを示すために図示されている。
【００５５】
最終の出力減衰器３９８は、電力検波器３９６が測定できる限界を超えてＲＦ出力３９９にフルパワーレンジを与えるためにシステム３００内に実装されることもできる。最終の出力減衰器３９８は、出力源３９９においてインピーダンス制御するのに役立ち、振幅の不確実性を最小限にすることも可能である。最終の出力減衰器３９８は、周波数レスポンス用に校正されるが、一般的には、ＡＬＣゲインコントロールのループの枠外にある。
最終の出力減衰器３９８の校正されたパフォーマンスは、校正メモリ３５８に保存されることも可能である。温度変化に関する最終の出力減衰器３９８のパフォーマンスの変動は、それが内部整合ループの枠外であるので、仕様見積もり誤差と説明されうる。
【００５６】
ある種の実施の形態においては、コントローラ３８５は、これらに限定されるわけではないが、周波数を設定することやＦＰＧＡ画像データファイルをロードすることや整合シーケンスを行うことやＡＬＣモードを制御することやＲＦ信号経路設定を調節することや所定の時間や状況においてそこからデータを取るソースをＩ／ＱデータルーティングＦＰＧＡ３３０に知らせることを含む、システム３００の部品として実装された全てのコンポーネントの動作を調整する。簡略化のために、コントローラ３８５からシステム３００の各種のコンポーネントへのインタフェースは図から省略されている。
【００５７】
図４は、代表的な従来の電圧変動減衰器のための設定された減衰関数としての周波数及び位相レスポンスの変化を示す多数のグラフ４Ａ乃至４Ｃを図示している。図４Ａと図４Ｂと図４Ｃは、それぞれ、相対的な減衰と反射損出対減衰と相対的な位相を図示している。
【００５８】
グラフ４Ａ乃至４Ｃは、ＡＬＣ設定の関数として補償フィルタの再計算の必要性を示している。ＡＬＣループの帯域幅は、主に、例えば、キロヘルツ（ｋＨｚ）範囲において低レートに亘っており、例えば、変調帯域幅はギガへルツ（ＧＨｚ）範囲において明らかに高レートである。開示された技術の実施の形態に関する補償フィルタの再計算は、ＡＬＣのループ帯域幅以外のチャンネルパフォーマンスの変動を補償する。
【００５９】
グラフ４Ａ乃至４Ｃは、減衰器設定の関数としての周波数及び位相レスポンスの明らかな変化を示めしている。反射損出対減衰設定における変動は、システムの隣接する部材に整合されたときに振幅及び位相のリップルに影響を与える。例えば、ほぼ１９ＧＨｚにおける図４Ｂのグラフの点は、減衰が最小例えば２．２ｄＢから５ｄＢに変動した場合に約−１３ｄＢから−２５ｄＢへの反射損失の変動を示している。平坦な−２０ｄＢの反射損失で部材と整合した場合、このミスマッチにおける変動は、±０．２ｄＢから±０．０５ｄＢへ変化する振幅エラーと±１．２８度から±０．３２度に変動する位相誤差を引き起こす。これらは、ＡＬＣ設定の関数として減衰器のそのままの周波数と位相レスポンス変動の初めに組み合わされるチャンネル振幅位相誤差である。これらの効果は、チャンネルの帯域幅が数百メガヘルツ（ＭＨｚ）以上に拡大すると著しく悪くなる。
【００６０】
図５は、本発明のある実施の形態の例に従った発生されたベクトル広帯域ＲＦ信号を補償する技術例を示す流れ図を図示している。
【００６１】
予備的段階として、工程５０５に示すように、校正データが校正メモリ３５８に保存されることもある。工程５１０で、入力源からの入力信号は、信号発生器３０１によって受信される。入力源は、例えば、メモリベースのデータ発生ブロック３０２又はデジタルＩ／Ｑ入力３０４若しくはアナログＩ／Ｑ入力３０６でよい。入力信号は、Ｉ／Ｑ直交信号若しくは非直交信号でよい。ある種の実施の形態においては、入力信号は信号発生器３０１のＩ／ＱデータルーティングＦＰＧＡ３３０によって受信される。入力信号は、工程５１５に示すように、予歪ＦＰＧＡ３５０に送られる前に、任意に濾過されることもある。工程５２０で、予歪ＦＰＧＡ３５０は入力信号を受信する。
【００６２】
工程５２５で、予歪ＦＰＧＡ３５０は、補償フィルタ計算（ＣＦＣ）ブロック３６０からチャンネル補償フィルタパラメータを受信する。ＣＦＣブロック３６０は、カスタムＦＰＧＡ、ＡＳＩＣ又はホストプロセッサ上でランニングするコードとして実装されうる。特定の実施に依存して、工程５２５は、工程５２０の前後又はその際中において行うことができる。
【００６３】
工程５３０において、予歪ＦＰＧＡ３５０は、例えば、チャンネル補償フィルタである一又はそれ以上の予歪補償フィルタを入力信号に適用し、その後それをＤＡＣ３５２に送る。一又はそれ以上の補償フィルタは、例えば、出力チャンネルの帯域幅に亘って振幅の非平坦性と直線な位相からのずれを補償する。一又はそれ以上の補償フィルタは、自動レベル制御（ＡＬＣ）システムに応じてリアルタイム又はほぼリアルタイムで再計算されて適用されることもある。ＡＬＣシステムは、一般的に、ＡＬＣ減衰器３９０と方向性カップラー３９７と電力検波器３９６とＡＬＣコントローラＦＰＧＡ３６２を含んでいる。
【００６４】
工程５３５において、ＤＡＣ３５２は、単数また複数の信号を受信して、単数また複数の信号をＲＦ変調器３５６に送る前にデジタルからアナログに変換する。工程５４５において、単数また複数の信号はＲＦ変調器３５６により受信される。単数又は複数の信号は、工程５４０に示すように、ＲＦ変調器３５６に送られる前に任意に濾過されることもある。ＲＦ変調器３５６からの信号は、次いで、工程５５０に示すように、ＡＬＣ減衰器３９０によって受信される。
【００６５】
工程５５５において、ＡＬＣコントローラＦＰＧＡ３６２は、ＣＦＣブロック３６０にＡＬＣ情報を提供する。ある種の実施の形態においては、ＡＬＣ情報は、予歪ＦＰＧＡ３５０により適用された一又はそれ以上の予歪フィルタがＡＬＣループ設定の関数として正確に計算されるようにＡＬＣ減衰器設定を示している。システムは、ＡＬＣループ帯域幅を超えてチャンネル／変調帯域幅用のＡＬＣループを使用することもある。ある種の実施の形態においては、ＡＬＣコントローラＦＰＧＡ３６２は、ＣＦＣブロック３６０に、例えば、利得や振幅平坦性や位相の直線性のようなチャンネルパフォーマンス情報を提供することもある。
【００６６】
工程５６０において、ＡＬＣコントローラＦＰＧＡ３６２は、電力検波器３９６からＲＦ出力電力情報を受信する。工程５６５において、ＡＬＣコントローラＦＰＧＡ３６２は、一定の出力電力レベルに維持するようにＡＬＣ減衰器３９０を調節する。様々な実施の形態において、工程５６０と５６５のいずれか一方又は双方は、工程５５５の前後又はその際中において行うことができる。
【００６７】
工程５７０において、ＲＦ出力３９９が信号発生器に提供される。
【００６８】
特定の実施の形態が説明されたが、本発明の原理はそれらの実施の形態に限定されるものでないことは明らかである。以下の特許請求の範囲に記載された発明の原理から逸脱することなく、各種の変形例や修正例がなされうる。例示したように、ＲＦ変調器を用いることなく、本発明はベースバンドにおいても実施されうる。このような実施においても、予歪ＦＰＧＡ３５０の補償フィルタは、信号チャンネルの振幅利得と位相ずれを補償する。
【符号の説明】
【００６９】
１００・・・システム
１０５・・・信号発生器
１１０・・・被試験デバイス
１１２・・・受信器
１１４・・・送信器
１１６・・・内部ロジック
１２０・・・試験測定器
３０１・・・信号発生器
３０２・・・メモリベースのデータ発生ブロック
３０４・・・デジタル同相及び直交（Ｉ／Ｑ）入力
３０６・・・アナログＩ／Ｑ入力
３０８，３０９・・・フィルタ
３１０，３１１・・・アナログ／デジタル変換器（ＡＤＣ）
３１５・・・マスタデジタルシステムクロック
３３０・・・Ｉ／Ｑデータルーティングフィールドプログラマブルゲートアレイ（ＦＰＧＡ）
３５０・・・予歪ＦＰＧＡ
３５２・・・デジタル／アナログ変換器（ＤＡＣ）
３５４，３５５・・・フィルタ
３５６・・・ＲＦ変調器
３５８・・・校正メモリ
３６０・・・補償フィルタ計算（ＣＦＣ）ブロック
３６２・・・自動レベル制御（ＡＬＣ）コントローラＦＰＧＡ
３６４・・・ＡＬＣ  ＡＤＣ
３６５・・・ＡＬＣ  ＤＡＣ
３８０・・・Ａ／Ｄサンプリングクロック
３８２・・・Ｄ／Ａサンプリングクロック
３８４・・・基準発振器
３８５・・・ホストプロセッサ又はコントローラ
３８６・・・マイクロウェーブローカル発振器
３９０・・・ＡＬＣ減衰器
【図１】
2013013090.tif 000003
【図２Ａ】
2013013090.tif 000004
【図２Ｂ】
2013013090.tif 000005
【図２Ｃ】
2013013090.tif 000006
【図２Ｄ】
2013013090.tif 000007
【図３Ａ】
2013013090.tif 000008
【図３Ｂ】
2013013090.tif 000009
【図３Ｃ】
2013013090.tif 000010
【図３Ｄ】
2013013090.tif 000011
【図４Ａ】
2013013090.tif 000012
【図４Ｂ】
2013013090.tif 000013
【図４Ｃ】
2013013090.tif 000014
【図５Ａ】
2013013090.tif 000015
【図５Ｂ】
2013013090.tif 000016
【外国語明細書】
2013013090.tif 000017
2013013090.tif 000018
2013013090.tif 000019
2013013090.tif 000020
2013013090.tif 000021
2013013090.tif 000022
2013013090.tif 000023
2013013090.tif 000024
2013013090.tif 000025
2013013090.tif 000026
2013013090.tif 000027
2013013090.tif 000028
2013013090.tif 000029
2013013090.tif 000030
2013013090.tif 000031
2013013090.tif 000032
2013013090.tif 000033
2013013090.tif 000034
2013013090.tif 000035
2013013090.tif 000036
2013013090.tif 000037
2013013090.tif 000038
2013013090.tif 000039
2013013090.tif 000040
2013013090.tif 000041
2013013090.tif 000042
2013013090.tif 000043
2013013090.tif 000044
2013013090.tif 000045