(57)【要約】【課題】選択エピタキシャル成長において、できるだけ形状のばらつきを少なくした等方的な構造の結晶形状を形成することができる製造方法を提供する。【解決手段】シリコン基板上でのシリコンの選択エピタキシャル成長方法であって、エピタキシャル成長を行う第１の工程と、エピタキシャル成長させた結晶のエッチングを行う第２の工程と、を交互に行うことを特徴とする選択エピタキシャル成長方法。【選択図】図２
2013239541.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上でのシリコンの選択エピタキシャル成長方法であって、
エピタキシャル成長を行う第１の工程と、
エピタキシャル成長させた結晶のエッチングを行う第２の工程と、
を交互に行うことを特徴とする、選択エピタキシャル成長方法。
【請求項２】
前記第１の工程のあとに前記第２の工程を行う手順を１サイクルとし、該サイクルを１以上行うことにより、所望のエピタキシャル成長を完了させることを特徴とする、請求項１に記載の選択エピタキシャル成長方法。
【請求項３】
前記第１及び第２の工程を順次少なくとも１回以上行い、最後に、
最後の前記第２の工程のあとに前記第１の工程を行うことにより、所望のエピタキシャル成長を完了させることを特徴とする、請求項１に記載の選択エピタキシャル成長方法。
【請求項４】
前記第２の工程は、エピタキシャル結晶の｛１１１｝面を除去する程度に行うことを特徴とする、請求項１〜３のいずれか一に記載の選択エピタキシャル成長方法。
【請求項５】
前記第１の工程は、成長（成膜）原料ガスを４０〜４００ｓｃｃｍ、エッチングガスを２０〜２００ｓｃｃｍ、キャリアガスを５〜４０ＳＬＭで供給し、温度を５５０〜９００℃で処理することを特徴とする、請求項１〜４のいずれか一に記載の選択エピタキシャル成長方法。
【請求項６】
前記第２の工程は、成長（成膜）原料ガスを０〜１５０ｓｃｃｍ、エッチングガスを４０〜２０００ｓｃｃｍ、キャリアガスを３〜４０ＳＬＭで供給し、温度を５５０〜９００℃で処理することを特徴とする、請求項１〜４のいずれか一に記載の選択エピタキシャル成長方法。
【請求項７】
前記成長（成膜）原料ガスはジクロロシラン（ＤＣＳ）又はトリクロロシラン（ＴＣＳ）であり、前記エッチングガスはＨＣｌであり、前記キャリアガスはＨ２であることを特徴とする、請求項５又は６に記載の選択エピタキシャル成長方法。
【請求項８】
絶縁領域及び半導体領域が順に連続的に配置されることによって得られた複数の絶縁領域及び複数の半導体領域を含み、該複数の絶縁領域の各上面及び該複数の半導体領域の各上面が略同一平面となるように構成された半導体装置であって、
該複数の半導体領域上に、夫々が該複数の半導体領域に対応した複数のエピタキシャル層を有し、該複数のエピタキシャル層の夫々の高さに対し、該エピタキシャル層の一方の絶縁領域側及び他方の絶縁領域側にはみ出た幅の合計が該エピタキシャル層の高さの４０％以下であることを特徴とする半導体装置。
【請求項９】
表面の高さが実質的に同一である半導体領域を含み、該半導体領域に深さが実質的に同一である複数のコンタクト孔が設けられた半導体装置であって、
該複数のコンタクト孔の夫々にエピタキシャル層が設けられ、該エピタキシャル層の夫々の高さのバラツキが１０％以下であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、選択エピタキシャル成長の等方的成長方法及びそれを用いた半導体装置に関する。
【背景技術】
【０００２】
選択エピタキシャル成長は、Ｓｉ基板が露出している部分と酸化膜や窒化膜で覆われている部分が混在している下地に、Ｓｉ基板上のみ選択的にエピタキシャル成長させる技術で、例えばデポ（成長）ガスにＤＣＳ（ジクロロシラン）、エッチングガスにＨＣｌ、キャリアにＨ２を用いて選択成長させている。
【０００３】
半導体のシリコン（Ｓｉ）基板上にシリコン結晶を選択的に成長させる選択エピタキシャル成長は、微細化が進む半導体構造の製造工程においていろいろな方法が提案されてきている。
【０００４】
例えば特許文献１には、先端部の形状をテーパ状にした素子分離領域の両側に選択エピタキシャル層を設けて、その電気特性を改善する構造が開示されている。また特許文献２には、選択エピタキシャル成長によってソース及び／又はドレインをせり上げて成長させた構造の半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２３７５０９号公報
【特許文献２】特開２００６−３０３３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
選択エピタキシャルの成長速度は方位依存が大きく、｛１００｝面＞その他の方位面＞＞｛１１１｝面という傾向が見られる（図７（Ａ），図７（Ｂ））。｛１１１｝面が形成されると、その面はほとんど成長しないため歪（いびつ）な（異方的な）形状（ファセット等）の原因となる。この｛１１１｝面は下地の影響を受けて発生する。例えば図８Ａに示すように、Ｓｉ基板上の絶縁膜をエッチングしてホールを形成する場合は主に｛１００｝面が現れるが、ボトムはラウンド（曲面形状）しているため｛１１１｝面が形成される場合もある。このような下地に選択エピタキシャル成長すると歪な形状になる（図８（Ｂ））。
【０００７】
また、エッチング不良や前処理の不足などによってホールボトムのＳｉ基板上の酸化膜が除去しきれていない部分があると、選択エピタキシャル成長しにくいため｛１１１｝面が形成される（図８（Ｃ））。
【０００８】
このような歪なエピタキシャル形状は、例えばビットコンタクト選択エピタキシャル成長＋メタル配線のプロセスの際には、局所的に配線と基板が隣接しリーク原因となりうる（図９（Ａ））。また、Ｓ／Ｄの選択エピタキシャル成長の際に歪な形状になると、隣接するエピタキシャル間のショート、基板とプラグの距離が短くなるためリークの発生、後工程のコンタクトホール形成時に抜け不良が発生するなどの問題がありうる（図９（Ｂ））。
【０００９】
従来の選択エピタキシャル成長は、図１０（Ａ）に示すように選択成長を１ステップで行っていたため、｛１１１｝面が発生しても成長形状は成り行きまかせで修正ができなかった。その結果、成長したエピタキシャル結晶は図１０（Ｂ）に示すように、形状が歪でばらつきがあった。これは特許文献１、２に開示された構造においても、同様の問題が生じて所望の形状が形成できにくい可能性があった。
【課題を解決するための手段】
【００１０】
本発明に係る第１の視点（形態）によれば、シリコン基板上でのシリコンの選択エピタキシャル成長方法であって、エピタキシャル成長を行う第１の工程と、エピタキシャル成長させた結晶のエッチングを行う第２の工程と、を交互に行う方法が提供される。
【００１１】
即ちこの形態では、１例として図２に示すように、途中までエピタキシャル成長させた後にエッチングステップを追加して｛１１１｝面を一度除去し、その後にさらにエピタキシャル成長させることで形状を等方的に改善する。
【００１２】
第２の視点によれば、本発明に係る半導体装置は、絶縁領域及び半導体領域が順に連続的に配置されることによって得られた複数の絶縁領域及び複数の半導体領域を含み、該複数の絶縁領域の各上面及び該複数の半導体領域の各上面が略同一平面となるように構成された半導体装置であって、該複数の半導体領域上に、夫々が該複数の半導体領域に対応した複数のエピタキシャル層を有し、該複数のエピタキシャル層の夫々の高さに対し、該エピタキシャル層の一方の絶縁領域側及び他方の絶縁領域側にはみ出た幅の合計が該エピタキシャル層の高さの４０％以下であることを特徴とする。
【００１３】
第３の視点によれば、本発明に係る半導体装置は、表面の高さが実質的に同一である半導体領域を含み、該半導体領域に深さが実質的に同一である複数のコンタクト孔が設けられた半導体装置であって、該複数のコンタクト孔の夫々にエピタキシャル層が設けられ、該エピタキシャル層の夫々の高さのバラツキが１０％以下であることを特徴とする。
【００１４】
（発明の効果）
このような形態により、選択エピタキシャル成長形状を等方的にそろえることができ、基板と配線やコンタクトプラグとのリーク低減、エピタキシャル間ショート抑制、コンタクトプラグの抜け不良低減を図ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例に係る選択エピタキシャル成長方法によるエピタキシャル結晶の形状変化を示す図である。
【図２】本発明の一実施例に係る選択エピタキシャル成長方法でのガス流量変化を示すグラフである。
【図３】本発明に係る方法を用いて、縦型ＭＯＳ構造の拡散層上部に選択エピタキシャル成長を行った構造を示す概略断面図である。
【図４】本発明に係る方法を用いて、縦型ＭＯＳ構造の拡散層上部に選択エピタキシャル成長を行った構造を示す概略断面図である。
【図５】本発明に係る方法を用いて、シリコン、ＳＴＩが連続して設けられた面に対して選択エピタキシャル構造を設けた概略断面図である。
【図６】本発明に係る方法を用いて、コンタクトホール内に選択エピタキシャル成長を設けた概略断面図である。
【図７】選択エピタキシャル成長の成長面による成長速度の違いを説明するための概略断面図である。
【図８】選択エピタキシャル成長の成長面による成長速度の違いにより生じる従来技術の問題点を説明するための概略断面図である。
【図９】選択エピタキシャル成長の成長面による成長速度の違いにより生じる従来技術の問題点を説明するための概略断面図である。
【図１０】従来技術の選択エピタキシャル成長方法を示すガス流量グラフと生成する結晶形状である。
【発明を実施するための形態】
【００１６】
本発明の形態１は第１の視点に記載のとおりである。この形態１によれば、例えば選択エピタキシャル成長時に、成長ステップ（第１の工程）→エッチングステップ（第２の工程）→成長ステップ→エッチングステップのようにデポ（成長）とエッチングを繰り返すことを特徴とする。従来の１ステップの成長のみでは下地などに依存して歪な形状になる。本発明では成長の途中で、｛１１１｝面を除去するためのエッチングを追加することにより、特定の面の形成を抑制しながら成長させ、エピタキシャル結晶形状をそろえることが出来る（図１（Ａ）−（Ｃ）、なお図では「選択エピタキシャル」を「選択エピ」と記載している）。
【００１７】
なお、図１（Ｂ）のようにエッチングによりエピタキシャル形状が丸くなるのは、角にあるＳｉ原子は面にある原子と比べて結合手が少なく、エッチングされやすいためである。角にあるＳｉ原子が選択的にエッチングされていくと、全体的に丸い形状になっていき、図のような形状が形成される。
【００１８】
形態１において、前記第１の工程を行ったあとに前記第２の工程を行う手順を１サイクルとし、該サイクルを１以上行うことにより、所望のエピタキシャル成長を完了させることが好ましい。つまり、エッチング工程をもって所望のエピタキシャル成長が完了するプロセスである。
【００１９】
また、前記第１及び第２の工程を順次少なくとも１回以上行い、最後の前記第２の工程のあとに前記第１の工程を行うことにより、所望のエピタキシャル成長を完了させることにより、所望のエピタキシャル成長を完了させることもできる。これは、成長工程をもって所望のエピタキシャル成長が完了するプロセスである。
【００２０】
また、前記第２の工程は、エピタキシャル結晶の｛１１１｝面を除去する程度に行う。
【００２１】
また、前記第１の工程は、成長（成膜）原料ガスを４０〜４００ｓｃｃｍ、エッチングガスを２０〜２００ｓｃｃｍ、キャリアガスを５〜４０ＳＬＭで供給し、温度を５５０〜９００℃で処理することが好ましい。
【００２２】
また、前記第２の工程は、成長（成膜）原料ガスを０〜１５０ｓｃｃｍ、エッチングガスを４０〜２０００ｓｃｃｍ、キャリアガスを３〜４０ＳＬＭで供給し、温度を５５０〜９００℃で処理することが好ましい。
【００２３】
また、前記成長（成膜）原料ガスはジクロロシラン（ＤＣＳ）又はトリクロロシラン（ＴＣＳ）であり、前記エッチングガスはＨＣｌであり、前記キャリアガスはＨ２であることが好ましい。
【実施例】
【００２４】
（実施例１）
図２に本発明の一実施例であるプロセス条件を示す。ここでは、選択エピタキシャル成長工程とエッチング工程を１サイクルとして、２サイクル繰り返すプロセスを示している。成長（成膜）原料ガスはＤＣＳ、エッチングガスはＨＣｌを用いている。
【００２５】
最初の選択エピタキシャル成長ステップは、例えば成長（成膜）原料ガスのＤＣＳ（ジクロロシラン）を４０〜４００ｓｃｃｍ、エッチングガスのＨＣｌを２０〜２００ｓｃｃｍ、キャリアガスのＨ２を５〜４０ＳＬＭ供給し、５５０〜９００℃で処理することができる。図２に示す実施例では、選択エピタキシャル成長ステップでＤＣＳガスを１４０ｓｃｃｍ、ＨＣｌガスを４０ｓｃｃｍで流している。こうして成長させると図１（Ａ）に示すような選択エピタキシャル結晶ができる。この時点ではその形状はさまざまであり、ばらつきが大きい。
【００２６】
次のエッチングステップは、例えばＤＣＳを０〜１５０ｓｃｃｍ、ＨＣｌを４０〜２０００ｓｃｃｍ、Ｈ２を３〜４０ＳＬＭで供給し、５５０〜９００℃で処理することができる。図２に示す実施例では、エッチングステップでＤＣＳガスを１００ｓｃｃｍ、ＨＣｌガスを２００ｓｃｃｍで流している。これにより、図１（Ｂ）に示すように、結晶の角がとれて丸みを帯びた形状となる。
【００２７】
このサイクルを２回繰り返して得られた形状を図１（Ｃ）に示す。全体として形状が均一となり、ばらつきが改善されている。この形状改善により、結果としてリークやショートが低減される。
【００２８】
なお、図２では、成長（成膜）原料ガスとしてＤＣＳ、エッチングガスとしてＨＣｌ、キャリアガスとしてＨ２を流量を変えつつ用いているが、これらに限定されるわけではなく、一般的に成長工程、エッチング工程で用いられるガスが利用可能であることはいうまでもない。
【００２９】
（実施例２）
本発明は、図９（Ａ）に示すようなビットコンコンタクト部に適用すると、リーク低減効果が見込まれる。また、図９（Ｂ）に示すＳ／Ｄ部のせり上げに適用すると、エピタキシャル間ショートの抑制、コンタクト抜け不良改善、リーク低減（リフレッシュ改善）などの効果がある。
【００３０】
図９（Ｂ）に示すせり上げエピタキシャル構造は、特許文献２に開示されたように、半導体シリコン基板の表面が露出した部分にソース及び／又はドレインのせり上げ構造を選択エピタキシャル成長法で形成したものである。これは、温度やガス流量等の成長条件を２段階に変える２段階製造法により形成することができる。
【００３１】
（実施例３）
また、図３（Ａ），（Ｂ）や図４に示すような縦ＭＯＳに適用すると、上記実施例と同様にリークの低減、コンタクトプラグの抜け不良改善という効果が見込まれる。
【００３２】
図５は、本実施例の方法を採用したことにより出来上がった構造の一例を示す図面である。図５は、Ｓｉ（シリコン基板）−ＳＴＩ（素子分離領域）−Ｓｉ（シリコン基板）とあるように順に連続して形成された構造を示すものであり、且つＳＴＩ上に何も無い構造に対し、本発明の方法を採用してエピタキシャル構造を設けた断面図を示す図面である。本実施例の方法では、エピ高さに対して横に対する総伸び量、つまり、エピ高さに対してＳＴＩ上に成長した部分の幅を４０％以下で均一にそろえることが可能になり、隣接するエピ構造間によるショートを防ぐことが出来る。
【００３３】
図６は、ビットコンタクトや、コンタクトの底など側壁に沿って本実施例の方法を採用して出来上がった断面構造を示す図面である。本実施例の方法によれば、シリコンの真上の高さのバラツキを１０％以下に揃えることができる。一方、従来の方法で作成した場合、高さバラツキが大きく、シリコンの真上でも３０％程度の差が発生する。
【００３４】
また、本発明の製造方法によって作成できた構造は、｛１１１｝や｛１１０｝などの特定の面を抑制し、つまり、エピの表面に面方位に対応する平坦な面は存在しなく丸いものとなる。
【００３５】
本発明の全開示（請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図１】
2013239541.tif 000003
【図２】
2013239541.tif 000004
【図４】
2013239541.tif 000005
【図８】
2013239541.tif 000006
【図９】
2013239541.tif 000007
【図３】
2013239541.tif 000008
【図５】
2013239541.tif 000009
【図６】
2013239541.tif 000010
【図７】
2013239541.tif 000011
【図１０】
2013239541.tif 000012