(57)【要約】【課題】  読出領域に電荷を容易に転送することが可能な固体撮像素子を提供する。【解決手段】  固体撮像素子１は、第１導電型の半導体から成る基板１１と、基板１１の上面に形成される絶縁体から成るゲート絶縁膜１２と、ゲート絶縁膜１２の上面に形成されるフォトゲート１６と、フォトゲート１６と電気的に接続するとともに離間して形成される第１電極１７Ｐ及び第２電極１７Ｎと、基板１１中の第２導電型の半導体から成る読出領域１４と、ゲート絶縁膜１２の上面でありフォトゲート１６と読出領域１４との間に形成される転送ゲート１５と、を備える。第１電極１７Ｐは、フォトゲート１６の転送ゲート１５側の端部に形成され、第２電極１７Ｎは、フォトゲート１６の転送ゲート１５側とは反対側の端部に形成される。【選択図】  図１
2013239866.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体から成る基板と、
前記基板の上面に形成される絶縁体から成るゲート絶縁膜と、
前記ゲート絶縁膜の上面に形成されるフォトゲートと、
前記フォトゲートと電気的に接続する第１電極及び第２電極と、
前記基板中の領域であり、前記第１導電型とは異なる第２導電型の半導体から成る読出領域と、
前記ゲート絶縁膜の上面であり、前記フォトゲートと前記読出領域との間に形成される転送ゲートと、を備え、
前記第１電極は、前記フォトゲートの前記転送ゲート側の端部に形成され、前記第２電極は、前記フォトゲートの前記転送ゲート側とは反対側の端部に形成されて、相互に離間していることを特徴とする固体撮像素子。
【請求項２】
前記第１導電型がｐ型であり、前記第２導電型がｎ型である場合、
前記基板内の前記フォトゲートの直下の領域に蓄積された電子が前記読出領域に転送される際に、前記第１電極の電位が前記第２電極の電位以上になり、
前記第１導電型がｎ型であり、前記第２導電型がｐ型である場合、
前記基板内の前記フォトゲートの直下の領域に蓄積された正孔が前記読出領域に転送される際に、前記第１電極の電位が前記第２電極の電位以下になることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
第１電位を供給する第１電源と、
前記第１電位よりも低い第２電位を供給する第２電源と、をさらに備え、
前記第１導電型がｐ型であり、前記第２導電型がｎ型である場合、
前記基板内の前記フォトゲートの直下の領域に蓄積された電子が前記読出領域に転送される際に、前記第１電極に前記第１電位が供給されるとともに前記第２電極に前記第２電位が供給されない状態となる第１動作と、前記第２電極に前記第２電位が供給されるとともに前記第１電極に前記第１電位が供給されない状態となる第２動作と、が少なくとも１回ずつ行われ、
前記第１導電型がｎ型であり、前記第２導電型がｐ型である場合、
前記基板内の前記フォトゲートの直下の領域に蓄積された正孔が前記読出領域に転送される際に、前記第１電極に前記第２電位が供給されるとともに前記第２電極に前記第１電位が供給されない状態となる第３動作と、前記第２電極に前記第１電位が供給されるとともに前記第１電極に前記第２電位が供給されない状態となる第４動作と、が少なくとも１回ずつ行われることを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
前記第１導電型がｐ型であり、前記第２導電型がｎ型である場合、前記第１動作の後に前記第２動作が行われ、
前記第１導電型がｎ型であり、前記第２導電型がｐ型である場合、前記第３動作の後に前記第４動作が行われることを特徴とする請求項３に記載の固体撮像素子。
【請求項５】
ドレインが前記第１電源に電気的に接続されたｐチャネル型のトランジスタである第１トランジスタと、
ソースが前記第２電源に電気的に接続されゲートが前記第１トランジスタのゲートと電気的に接続されるｎチャネル型のトランジスタである第２トランジスタと、をさらに備え、
前記第１導電型がｐ型であり、前記第２導電型がｎ型である場合、
前記第１トランジスタのソースが前記第１電極に電気的に接続され、前記第２トランジスタのドレインが前記第２電極に電気的に接続され、
前記第１導電型がｎ型であり、前記第２導電型がｐ型である場合、
前記第１トランジスタのソースが前記第２電極に電気的に接続され、前記第２トランジスタのドレインが前記第１電極に電気的に接続されることを特徴とする請求項３または４に記載の固体撮像素子。
【請求項６】
前記基板中の前記フォトゲートの直下の領域が、前記第２導電型の半導体から成ることを特徴とする請求項１〜５のいずれか１項に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサやＣＣＤ（Charge Coupled Device）イメージセンサなどに代表される固体撮像素子に関する。
【背景技術】
【０００２】
ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの固体撮像素子が、デジタルビデオカメラやデジタルスチルカメラなどの撮像装置や、カメラ付き携帯電話機、スキャナ、複写機、ファクシミリなどの撮像機能を備えた様々な電子機器に搭載されている。
【０００３】
固体撮像素子は、光電変換によって電荷を生成して蓄積する画素部を備え、当該画素部から得られる電荷に基づいて画素データを生成する。この画素部の構造例について、図１０及び図１１を参照して説明する。図１０及び図１１は、画素部の構造例について示す断面図である。なお、図１０及び図１１に例示する画素部は、いずれも光電変換によって生成された電子を蓄積するものである。
【０００４】
図１０（ａ）に示す画素部１００は、ｐ型の半導体から成る（以下、「ｐ型の」とする）基板１０１と、基板１０１の上面に形成される絶縁体から成るゲート絶縁膜１０２と、基板１０１中に形成されるｎ型の半導体から成る（以下、「ｎ型の」とする）領域である蓄積領域１０３と、基板１０１中に形成されるｎ型の領域である読出領域１０４と、導体から成りゲート絶縁膜１０２の上面かつ蓄積領域１０３と読出領域１０４との間に形成される転送ゲート１０５と、を備える。なお、読出領域１０４のｎ型不純物の濃度は、蓄積領域１０３よりも大きくなっている。
【０００５】
画素部１００では、基板１０１及び蓄積領域１０３（フォトダイオード）の光電変換によって生じた電子が、蓄積領域１０３に蓄積される。そして、転送ゲート１０５を正の電位にすることで、基板１０１中の蓄積領域１０３と読出領域１０４との間に反転層が形成され、当該反転層を通じて蓄積領域１０３から読出領域１０４に電子が転送される。
【０００６】
また、図１０（ｂ）に示す画素部２００は、ｐ型の基板２０１と、基板２０１の上面に形成されるゲート絶縁膜２０２と、基板２０１中に形成されるｎ型の領域である蓄積領域２０３と、基板２０１中に形成されるｎ型の領域である読出領域２０４と、導体から成りゲート絶縁膜２０２の上面かつ蓄積領域２０３と読出領域２０４との間に形成される転送ゲート２０５と、基板２０１中に形成されるｐ型の領域であり基板２０１の上面と蓄積領域２０３との間に位置する表面領域２０６と、を備える。なお、読出領域２０４のｎ型不純物の濃度は、蓄積領域２０３よりも大きくなっている。
【０００７】
画素部２００では、基板２０１及び蓄積領域２０３（フォトダイオード）の光電変換によって生じた電子が、蓄積領域２０３に蓄積される。そして、転送ゲート２０５を正の電位にすることで、基板２０１中の蓄積領域２０３と読出領域２０４との間に反転層が形成され、当該反転層を通じて蓄積領域２０３から読出領域２０４に電子が転送される。画素部２００では、表面領域２０６を形成することによって、蓄積領域２０３を基板２０１の上面から離間させる。これにより、基板２０１の上面の欠陥等に電子がトラップされ難くなるため、蓄積領域２０３から読出領域２０４に電子を転送し易くすることが可能になる。
【０００８】
また、図１１（ａ）に示す画素部３００は、ｐ型の基板３０１と、基板３０１の上面に形成されるゲート絶縁膜３０２と、基板３０１中に形成されるｎ型の領域である読出領域３０３と、導体から成りゲート絶縁膜３０２の上面かつ読出領域３０３と隣接する位置に形成される転送ゲート３０４と、導体から成りゲート絶縁膜３０２の上面かつ転送ゲートと隣接する位置に形成されるとともに光を透過する（例えば、膜厚が薄い、透光性の材料から成るなど、以下同じ）フォトゲート３０５と、を備える。
【０００９】
画素部３００では、フォトゲート３０５を正の電位にすることで、フォトゲート３０５の直下に蓄積領域３０６が形成され、この蓄積領域３０６に基板３０１の光電変換によって生じた電子が蓄積される。そして、転送ゲート３０４を正の電位にすることで、基板３０１中の蓄積領域３０６と読出領域３０３との間に反転層が形成され、当該反転層を通じて蓄積領域３０６から読出領域３０３に電子が転送される。なお、この画素部３００と同様の構造の画素部を備える固体撮像素子が、特許文献１で提案されている。
【００１０】
また、図１１（ｂ）に示す画素部４００は、ｐ型の基板４０１と、基板４０１の上面に形成される絶縁体から成るゲート絶縁膜４０２と、基板４０１中に形成されるｎ型の領域である蓄積領域４０３と、基板４０１中に形成されるｎ型の領域である読出領域４０４と、導体から成りゲート絶縁膜４０２の上面かつ蓄積領域４０３と読出領域４０４との間に形成される転送ゲート４０５と、導体から成りゲート絶縁膜３０２の上面かつ蓄積領域４０３の直上に形成されるとともに光を透過するフォトゲート４０６と、を備える。なお、読出領域４０４のｎ型不純物の濃度は、蓄積領域４０３よりも大きくなっている。
【００１１】
画素部４００では、基板４０１及び蓄積領域４０３（フォトダイオード）の光電変換によって生じた電子が、蓄積領域４０３に蓄積される。そして、転送ゲート４０５を正の電位にすることで、基板４０１中の蓄積領域４０３と読出領域４０４との間に反転層が形成され、当該反転層を通じて蓄積領域４０３から読出領域４０４に電子が転送される。画素部４００では、フォトゲート４０６を負の電位にすることで、蓄積領域４０３に蓄積される電子を、基板４０１の上面から離間させる。これにより、基板４０１の上面の欠陥等に電子がトラップされ難くなるため、蓄積領域４０３から読出領域４０４に電子を転送し易くすることが可能になる。
【００１２】
上述のような画素部を、所定の方向（例えば、直線状やマトリクス状）に並べることによって、固体撮像素子が得られる。例えば、特許文献２では、画素部を直線状に並べた固体撮像素子（ラインセンサ）が提案されている。なお、この固体撮像素子の画素部では、各画素部における電荷の転送方向（この場合、画素部の整列方向に対して垂直な方向）に対して、蓄積領域を長くしている。このように、蓄積領域を長くする（蓄積領域の面積を大きくする）と、高感度化を図ることができるため、好ましい。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０００−２０９５０４号公報
【特許文献２】特開２０１１−２２４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献２で提案されている固体撮像素子のように、電荷の転送方向に対して蓄積領域を長くすると、高感度化を図ることはできるが、読出領域から離間した転送が困難な位置にまで電荷が存在するようになるため、問題となる。
【００１５】
そこで、本発明は、読出領域に電荷を容易に転送することが可能な固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明は、第１導電型の半導体から成る基板と、前記基板の上面に形成される絶縁体から成るゲート絶縁膜と、前記ゲート絶縁膜の上面に形成されるフォトゲートと、前記フォトゲートと電気的に接続する第１電極及び第２電極と、前記基板中の領域であり、前記第１導電型とは異なる第２導電型の半導体から成る読出領域と、前記ゲート絶縁膜の上面であり、前記フォトゲートと前記読出領域との間に形成される転送ゲートと、を備え、前記第１電極は、前記フォトゲートの前記転送ゲート側の端部に形成され、前記第２電極は、前記フォトゲートの前記転送ゲート側とは反対側の端部に形成されて、相互に離間していることを特徴とする固体撮像素子を提供する。
【００１７】
この固体撮像素子によれば、フォトゲートの両端に設けられた第１電極及び第２電極の電位をそれぞれ制御することによって、フォトゲートの電位に勾配をつけることが可能になる。そのため、フォトゲートの直下の領域に蓄積された電荷を、容易に移動させることが可能になる。
【００１８】
なお、「第１導電型の基板」とは、基板の素子構造が形成される部分が第１導電型であることを示したものであり、全体が第１導電型である基板のみに限られず、ウエルが第１導電型である基板（例えば、全体が第２導電型である基板に第１導電型の不純物を注入することで第１導電型のウエルが形成された基板）も、当然に含まれる。
【００１９】
さらに、上記特徴の固体撮像素子において、前記第１導電型がｐ型であり、前記第２導電型がｎ型である場合、前記基板内の前記フォトゲートの直下の領域に蓄積された電子が前記読出領域に転送される際に、前記第１電極の電位が前記第２電極の電位以上になり、
前記第１導電型がｎ型であり、前記第２導電型がｐ型である場合、前記基板内の前記フォトゲートの直下の領域に蓄積された正孔が前記読出領域に転送される際に、前記第１電極の電位が前記第２電極の電位以下になると、好ましい。
【００２０】
この固体撮像素子によれば、フォトゲートの直下の領域に蓄積された電荷を読出領域に転送する際に、フォトゲートの直下の領域に蓄積された電荷が転送ゲート側に寄せられるように、フォトゲートの電位に勾配をつけることが可能になる。
【００２１】
さらに、上記特徴の固体撮像素子において、第１電位を供給する第１電源と、前記第１電位よりも低い第２電位を供給する第２電源と、をさらに備え、前記第１導電型がｐ型であり、前記第２導電型がｎ型である場合、前記基板内の前記フォトゲートの直下の領域に蓄積された電子が前記読出領域に転送される際に、前記第１電極に前記第１電位が供給されるとともに前記第２電極に前記第２電位が供給されない状態となる第１動作と、前記第２電極に前記第２電位が供給されるとともに前記第１電極に前記第１電位が供給されない状態となる第２動作と、が少なくとも１回ずつ行われ、前記第１導電型がｎ型であり、前記第２導電型がｐ型である場合、前記基板内の前記フォトゲートの直下の領域に蓄積された正孔が前記読出領域に転送される際に、前記第１電極に前記第２電位が供給されるとともに前記第２電極に前記第１電位が供給されない状態となる第３動作と、前記第２電極に前記第１電位が供給されるとともに前記第１電極に前記第２電位が供給されない状態となる第４動作と、が少なくとも１回ずつ行われると、好ましい。
【００２２】
この固体撮像素子によれば、第１動作及び第２動作の双方によって、電子を転送ゲート側に寄せることが可能になる。また、この固体撮像素子によれば、第３動作及び第４動作の双方によって、正孔を転送ゲート側に寄せることが可能になる。
【００２３】
さらに、上記特徴の固体撮像素子において、前記第１導電型がｐ型であり、前記第２導電型がｎ型である場合、前記第１動作の後に前記第２動作が行われ、前記第１導電型がｎ型であり、前記第２導電型がｐ型である場合、前記第３動作の後に前記第４動作が行われると、好ましい。
【００２４】
この固体撮像素子によれば、第２動作において、フォトゲートの電位が全体的に低くなるため、転送ゲート側に寄せられた電子が読出領域に転送される。したがって、第１動作の後に第２動作を行うことによって、第１動作及び第２動作で転送ゲート側に寄せた電子を、効果的に読出領域へ転送することが可能になる。また、この固体撮像素子によれば、第４動作において、フォトゲートの電位が全体的に高くなるため、転送ゲート側に寄せられた正孔が読出領域に転送される。したがって、第３動作の後に第４動作を行うことによって、第３動作及び第４動作で転送ゲート側に寄せた正孔を、効果的に読出領域へ転送することが可能になる。
【００２５】
さらに、上記特徴の固体撮像素子において、ドレインが前記第１電源に電気的に接続されたｐチャネル型のトランジスタである第１トランジスタと、ソースが前記第２電源に電気的に接続されゲートが前記第１トランジスタのゲートと電気的に接続されるｎチャネル型のトランジスタである第２トランジスタと、をさらに備え、前記第１導電型がｐ型であり、前記第２導電型がｎ型である場合、前記第１トランジスタのソースが前記第１電極に電気的に接続され、前記第２トランジスタのドレインが前記第２電極に電気的に接続され、
前記第１導電型がｎ型であり、前記第２導電型がｐ型である場合、前記第１トランジスタのソースが前記第２電極に電気的に接続され、前記第２トランジスタのドレインが前記第１電極に電気的に接続されると、好ましい。
【００２６】
この固体撮像素子によれば、第１トランジスタ及び第２トランジスタのそれぞれのゲートに供給する１つの制御電位を制御するだけで、上記の第１動作及び第２動作、または、第３動作及び第４動作を実行することが可能になる。したがって、固体撮像素子の動作の制御を簡略化することが可能になる。
【００２７】
さらに、上記特徴の固体撮像素子において、前記基板中の前記フォトゲートの直下の領域が、前記第２導電型の半導体から成るようにしてもよい。
【発明の効果】
【００２８】
上記特徴の固体撮像素子によれば、フォトゲートの両端に設けられた第１電極及び第２電極のそれぞれの電位を制御することによってフォトゲートの電位に勾配をつけ、フォトゲートの直下の領域に蓄積された電荷を容易に移動させることが可能になる。そのため、読出領域に電荷を容易に転送することが可能になる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態に係る固体撮像素子が備える画素部の構造例について示す平面図及び断面図。
【図２】蓄積領域、ゲート絶縁膜及びフォトゲートをモデル化した回路図。
【図３】第１フォトゲートコンタクトに所定の電位を供給したときのフォトゲートの電位の分布の経時変化を示すグラフ。
【図４】第２フォトゲートコンタクトに所定の電位を供給したときのフォトゲートの電位の分布の経時変化を示すグラフ。
【図５】本発明の実施形態に係る固体撮像素子の構成例について示す回路図。
【図６】本発明の実施形態に係る固体撮像素子の動作例について示すタイミングチャート。
【図７】図６に示す転送期間の初期期間における画素部の電位の状態を示す図。
【図８】図６に示す転送期間の第１期間における画素部の電位の状態を示す図。
【図９】図６に示す転送期間の第２期間における画素部の電位の状態を示す図。
【図１０】画素部の構造例について示す断面図。
【図１１】画素部の構造例について示す断面図。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態に係る固体撮像素子について、図面を参照して説明する。なお、以下では説明の具体化のため、本発明の実施形態に係る固体撮像素子が、ｐ型の基板中にｎ型の蓄積領域が形成されている画素部を備える場合について例示する。
【００３１】
なお、「ｐ型の基板」とは、素子構造が形成される部分がｐ型である基板を示したものであり、全体がｐ型となる基板のみに限られず、ウエルがｐ型である基板（例えば、全体がｎ型となる基板にｐ型不純物を注入してｐ型のウエルが形成された基板）も当然に含まれる。ただし、以下の説明において参照する各図では、基板の全体がｐ型であるかのように図示するものとする。
【００３２】
また、基板の材料として、シリコンを用いることができる。この場合、ｐ型不純物として、ホウ素などを用いることができる。またこの場合、ｎ型不純物として、リンやヒ素などを用いることができる。さらに、これらの不純物は、例えばイオン注入などの方法を適用することで、基板内に注入することができる。
【００３３】
本発明の実施形態に係る固体撮像素子について、以下図面を参照して説明する。最初に、本発明の実施形態に係る固体撮像素子が備える画素部の構造例について、図１を参照して説明する。図１は、本発明の実施形態に係る固体撮像素子が備える画素部の構造例について示す平面図及び断面図である。なお、図１（ａ）は、固体撮像素子が有する１つの画素部の平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ断面を示す断面図である。
【００３４】
図１（ａ）及び図１（ｂ）に示すように、画素部１０は、ｐ型の基板１１と、基板１１の上面に形成される絶縁体から成るゲート絶縁膜１２と、基板１１中に形成されるｎ型の領域である蓄積領域１３と、基板１１中に形成されるｎ型の領域である読出領域１４と、導体から成りゲート絶縁膜１２の上面かつ蓄積領域１３と読出領域１４との間に形成される転送ゲート１５と、導体から成りゲート絶縁膜１２の上面かつ蓄積領域１３の直上に形成されるとともに光を透過するフォトゲート１６と、フォトゲート１６と電気的に接続する第１フォトゲートコンタクト１７Ｐ（第１電極）及び第２フォトゲートコンタクト１７Ｎ（第２電極）と、第１フォトゲートコンタクト１７Ｐと電気的に接続する第１フォトゲート配線１８Ｐと、第２フォトゲートコンタクト１７Ｎと電気的に接続する第２フォトゲート配線１８Ｎと、転送ゲート１５と電気的に接続する転送ゲートコンタクト１９と、転送ゲートコンタクト１９と電気的に接続する転送ゲート配線２０と、基板１１の上面で読出領域１４と電気的に接続する読出領域コンタクト２１と、読出領域コンタクト２１と電気的に接続する読出領域配線２２と、を備える。なお、読出領域１４のｎ型不純物の濃度は、蓄積領域１３よりも大きくなっている。また、図１（ａ）及び図１（ｂ）では、図示の簡略化のため、ゲート絶縁膜１２上に形成される層間絶縁膜を省略している。
【００３５】
例えば、基板１１はシリコンから成り、ゲート絶縁膜１２は酸化シリコンから成り、転送ゲート１５及びフォトゲート１６はポリシリコンから成り、各種コンタクト１７Ｐ，１７Ｎ，１９，２１及び各種配線１８Ｐ，１８Ｎ，２０，２２は金属から成る。
【００３６】
第１フォトゲートコンタクト１７Ｐは、フォトゲート１６の転送ゲート１５側の端部に形成される。また、第２フォトゲートコンタクト１７Ｎは、フォトゲート１６の転送ゲート１５側とは反対側の端部に形成される。したがって、第１フォトゲートコンタクト１７Ｐ及び第２フォトゲートコンタクト１７Ｎは、相互に離間している。
【００３７】
画素部１０では、基板１１及び蓄積領域１３（フォトダイオード）の光電変換によって生じた電子が、蓄積領域１３に蓄積される。そして、転送ゲート１５を正の電位にすることで、基板１１中の蓄積領域１３と読出領域１４との間に反転層が形成され、当該反転層を通じて蓄積領域１３から読出領域１４に電子が転送される。このとき、フォトゲート１６を負の電位にすることで、蓄積領域１３に蓄積される電子を、基板１１の上面から離間させることができる。この場合、基板１１の上面の欠陥等に電子がトラップされ難くなり、蓄積領域１３から読出領域１４に電子を転送し易くすることが可能になる。
【００３８】
フォトゲートの電位の分布の経時変化について、図２〜図４を参照して説明する。図２は、蓄積領域、ゲート絶縁膜及びフォトゲートをモデル化した回路図である。また、図３は、第１フォトゲートコンタクトに所定の電位を供給したときのフォトゲートの電位の分布の経時変化を示すグラフである。また、図４は、第２フォトゲートコンタクトに所定の電位を供給したときのフォトゲートの電位の分布の経時変化を示すグラフである。なお、図３及び図４のグラフは、第１フォトゲートコンタクト１７Ｐ及び第２フォトゲートコンタクト１７Ｎの距離を１００μｍと仮定した場合のものであり、縦軸を電位（Ｖ）、横軸を第１フォトゲートコンタクト１７Ｐからの距離としている。したがって、これらのグラフの横軸において、第１フォトゲートコンタクト１７Ｐの位置が０μｍ、第２フォトゲートコンタクト１７Ｎの位置が１００μｍとなる。
【００３９】
図２に示すように、蓄積領域１３、ゲート絶縁膜１２及びフォトゲート１６を積層した構造は、フォトゲート１６の抵抗成分Ｒとゲート絶縁膜１２の容量成分Ｃから成るＲＣ回路としてモデル化される。そのため、フォトゲート１６は、部分的に電位を変動させた場合において、即座に全体の電位が変動するのではなく、所定の時間をかけて過渡的に変動することになる。
【００４０】
図３は、フォトゲート１６の電位が０Ｖで一様となっているときに、第１フォトゲートコンタクト１７Ｐに５Ｖの電位を供給するとともに、第２フォトゲートコンタクト１７Ｎには外部から電位が供給されない状態にした場合のグラフである。なお、このグラフでは、上記のＲＣ回路の時定数を、１．７５×１０−１２と想定している。また、図３中に示す各グラフは、第１フォトゲートコンタクト１７Ｐに５Ｖの電位を供給し始めてから所定の時間（０．１ｎｓ、０．８ｎｓ、６ｎｓ及び２０ｎｓ）が経過した時点におけるフォトゲート１６の電位の分布を示すものである。
【００４１】
図３に示すように、第１フォトゲートコンタクト１７Ｐに５Ｖの電位を供給すると、フォトゲート１６の第１フォトゲートコンタクト１７Ｐ側ほど速く電位が増大し、その反対側ほど遅く電位が増大する。そのため、いずれの時点においても、フォトゲート１６の第１フォトゲートコンタクト１７Ｐ側ほど電位が高くなる（それぞれのグラフが、第１フォトゲートコンタクト１７Ｐから第２フォトゲートコンタクト１７Ｎに向かって、単調減少する）。なお、十分に長い時間が経過すれば、フォトゲート１６の電位は５Ｖで一様になる。
【００４２】
図４は、フォトゲート１６の全体の電位が５Ｖで一様となっているときに、第２フォトゲートコンタクト１７Ｎに０Ｖの電位を供給するとともに、第１フォトゲートコンタクト１７Ｐには外部から電位が供給されない状態にした場合のグラフである。なお、このグラフでも、上記のＲＣ回路の時定数を、１．７５×１０−１２と想定している。また、図４中に示す各グラフは、第２フォトゲートコンタクト１７Ｎに０Ｖの電位を供給し始めてから所定の時間（０．１ｎｓ、０．８ｎｓ、６ｎｓ及び２０ｎｓ）が経過した時点におけるフォトゲート１６の電位の分布を示すものである。
【００４３】
図４に示すように、第２フォトゲートコンタクト１７Ｎに０Ｖの電位を供給すると、フォトゲート１６の第２フォトゲートコンタクト１７Ｎ側ほど速く電位が低下し、その反対側ほど遅く電位が低下する。そのため、いずれの時点においても、フォトゲート１６の第２フォトゲートコンタクト１７Ｎ側ほど電位が低くなる（それぞれのグラフが、第１フォトゲートコンタクト１７Ｐから第２フォトゲートコンタクト１７Ｎに向かって、単調減少する）。なお、十分に長い時間が経過すれば、フォトゲート１６の電位は０Ｖで一様になる。
【００４４】
次に、図１に示した画素部１０を備える本発明の実施形態に係る固体撮像素子の構成例について、図５を参照して説明する。図５は、本発明の実施形態に係る固体撮像素子の構成例について示す回路図である。なお、図５に例示する固体撮像素子１は、複数の画素部１０を、電子の転送方向（蓄積領域１３、転送ゲート１５及び読出領域１４が並ぶ方向であり、図１（ａ）、図１（ｂ）及び図５中の左右方向）に対して垂直な方向に並べたラインセンサである。
【００４５】
図５に示すように、固体撮像素子１は、複数の画素部１０と、第１電位ＶＰを供給する第１電源ＥＰと、第１電位よりも低い第２電位ＶＮを供給する第２電源ＥＮと、ドレインが第１電源ＥＰに電気的に接続されソースがそれぞれの画素部１０の第１フォトゲートコンタクト１７Ｐに電気的に接続されるｐチャネル型のトランジスタである第１トランジスタＴＰと、ソースが第２電源ＥＮに電気的に接続されドレインがそれぞれの画素部１０の第２フォトゲートコンタクト１７Ｎに電気的に接続されゲートが第１トランジスタＴＰのゲートと電気的に接続されるｎチャネル型のトランジスタである第２トランジスタＴＮと、ソースにリセット電位ＶＲが供給されドレインがそれぞれの画素部１０の読出領域コンタクト２１に電気的に接続されゲートにリセット制御電位ＶＲＳＴが供給されるｎチャネル型のトランジスタであり画素部１０と同数設けられるリセットトランジスタＴＲと、ソースにリセット電位ＶＲが供給されドレインから出力信号が出力されゲートがそれぞれの画素部１０の読出領域コンタクト２１に電気的に接続されるｎチャネル型のトランジスタであり画素部１０と同数設けられる出力トランジスタＴＤと、を備える。
【００４６】
画素部１０の第１フォトゲート配線１８Ｐは、それぞれの画素部１０で共通化され、第１トランジスタＴＰのソースと接続されている。また、画素部１０の第２フォトゲート配線１８Ｎは、それぞれの画素部１０で共通化され、第２トランジスタＴＮのドレインと接続されている。また、画素部１０の転送ゲート配線２０は、それぞれの画素部１０で共通化され、転送制御電位ＶＴＸが供給される。また、第１トランジスタＴＰ及び第２トランジスタＴＮのそれぞれのゲートには、フォトゲート制御電位ＶＧＸが供給される。
【００４７】
固体撮像素子１の動作例について、図６〜図９を参照して説明する。図６は、本発明の実施形態に係る固体撮像素子の動作例について示すタイミングチャートである。また、図７〜図９は、図６に示す所定の期間（転送期間の初期期間、転送期間の第１期間及び転送期間の第２期間）における画素部の電位の状態を示す図である。
【００４８】
図６に示すように、最初に、固体撮像素子１は、リセット期間Ｐ１において、読出領域１４のリセットを行う。このリセット期間Ｐ１では、リセット制御電位ＶＲＳＴがハイになる。これにより、リセットトランジスタＴＲがオンになり、読出領域１４がリセット電位ＶＲになる。
【００４９】
次に、固体撮像素子１は、基準設定期間Ｐ２において、基準となる出力信号を出力する。この基準設定期間Ｐ２では、リセット制御電位ＶＲＳＴがローになり、読出領域１４が初期電位ＶＳになる。そのため、初期電位ＶＳがゲートに供給される出力トランジスタＴＤのドレインから、初期電位ＶＳに対応した出力信号が出力される。なお、読出領域１４の電位は、リセット制御電位ＶＲＳＴがハイからローに変動する際に、容量結合によって低下する（フィードスルーが生じる）。そのため、初期電位ＶＳは、リセット電位ＶＲよりも低くなる。
【００５０】
リセット期間Ｐ１及び基準設定期間Ｐ２では、転送制御電位ＶＴＸがローになる。そのため、蓄積領域１３から読出領域１４への電子の転送は、行われない。また、リセット期間Ｐ１及び基準設定期間Ｐ２では、フォトゲート制御電位ＶＧＸがハイ（第１電位ＶＰ）になる。そのため、第１トランジスタＴＰがオフになり、第１フォトゲートコンタクト１７Ｐに第１電位ＶＰが供給されない状態となる。一方、第２トランジスタＴＮはオンになり、第２フォトゲートコンタクト１７Ｎに第２電位ＶＮが供給される。
【００５１】
次に、固体撮像素子１は、転送期間Ｐ３において、蓄積領域１３から読出領域１４への電子の転送を行う。転送期間Ｐ３では、転送制御電位ＶＴＸがハイになる。そのため、蓄積領域１３内の電子が、読出領域１４へ転送される。
【００５２】
冒頭の初期期間Ｑ０では、フォトゲート制御電位ＶＧＸがハイ（第１電位ＶＰ）のまま維持される。この初期期間Ｑ０では、図７に示すように、蓄積領域１３から読出領域１４へと電子が転送される。
【００５３】
初期期間Ｑ０の次の第１期間Ｑ１では、フォトゲート制御電位ＶＧＸがロー（第２電位ＶＮ）になる。そのため、第１トランジスタＴＰがオンになり、第１フォトゲートコンタクト１７Ｐに第１電位ＶＰが供給される。一方、第２トランジスタＴＮはオフになり、第２フォトゲートコンタクト１７Ｎに第２電位ＶＮが供給されない状態となる。
【００５４】
この第１期間Ｑ１では、フォトゲート１６の第１フォトゲートコンタクト１７Ｐ側ほど速く電位が増大し、その反対側ほど遅く電位が増大する。そのため、いずれの時点においても、フォトゲート１６の第１フォトゲートコンタクト１７Ｐ側ほど電位が高くなる（図３参照）。したがって、第１期間Ｑ１では、蓄積領域１３内の電子が、第１フォトゲートコンタクト１７Ｐ側（転送ゲート１５側）に寄せられる。なお、十分に長い時間が経過すれば、フォトゲート１６の電位は第１電位ＶＰで一様になる。
【００５５】
第１期間Ｑ１の次の第２期間Ｑ２では、フォトゲート制御電位ＶＧＸがハイ（第１電位ＶＰ）になる。そのため、第１トランジスタＴＰがオフになり、第１フォトゲートコンタクト１７Ｐに第１電位ＶＰが供給されない状態となる。一方、第２トランジスタＴＮはオンになり、第２フォトゲートコンタクト１７Ｎに第２電位ＶＮが供給される。
【００５６】
この第２期間Ｑ２では、フォトゲート１６の第２フォトゲートコンタクト１７Ｎ側ほど速く電位が低下し、その反対側ほど遅く電位が低下する。そのため、いずれの時点においても、フォトゲート１６の第１フォトゲートコンタクト１７Ｐ側ほど電位が高くなる（図４参照）。したがって、第２期間Ｑ２では、蓄積領域１３内の電子が、第１フォトゲートコンタクト１７Ｐ側（転送ゲート１５側）に寄せられる。なお、十分に長い時間が経過すれば、フォトゲート１６の電位は第２電位ＶＮで一様になる。
【００５７】
第２期間Ｑ２では、フォトゲート１６の電位が全体的に低くなるため、第１フォトゲートコンタクト１７Ｐ側（転送ゲート１５側）に寄せられた電子が、読出領域１４に転送される。そのため、第１期間Ｑ１の後に第２期間Ｑ２を設けることによって、第１期間Ｑ１及び第２期間Ｑ２において、蓄積領域１３内で第１フォトゲートコンタクト１７Ｐ側（転送ゲート１５側）に寄せた電子を、効果的に読出領域１４へ転送することが可能になる。
【００５８】
図６に示す動作例では、１つの転送期間Ｐ３において、第１期間Ｑ１及び第２期間Ｑ２を２回繰り返す。なお、第１期間Ｑ１及び第２期間Ｑ２は、１つの転送期間Ｐ３に１回ずつ含まれてもよいし、３回以上ずつ含まれてもよい。
【００５９】
次に、固体撮像素子１は、出力期間Ｐ４において、画素部１０が生成及び蓄積した電子に対応した出力信号を出力する。この出力期間Ｐ４では、転送制御電位ＶＴＸがローになり、読出領域１４に転送された電子に対応した電位がゲートに供給される出力トランジスタＴＤのドレインから、当該電位に対応した出力信号が出力される。ただし、読出領域１４の電位は、転送制御電位ＶＴＸがハイからローに変動する際に、容量結合によって低下する（フィードスルーが生じる）。
【００６０】
転送期間Ｐ３及び出力期間Ｐ４では、リセット制御電位ＶＲＳＴがローのまま維持される。また、出力期間Ｐ４では、フォトゲート制御電位ＶＧＸがハイ（第１電位ＶＰ）になる。そのため、第１トランジスタＴＰがオフになり、第１フォトゲートコンタクト１７Ｐに第１電位ＶＰが供給されない状態となる。一方、第２トランジスタＴＮはオンになり、第２フォトゲートコンタクト１７Ｎに第２電位ＶＮが供給される。
【００６１】
固体撮像素子１は、上述のリセット期間Ｐ１、基準設定期間Ｐ２、転送期間Ｐ３及び出力期間Ｐ４を繰り返し行うことで、画素データを生成する。このとき、基準設定期間Ｐ２で得られる基準となる出力信号と、出力期間Ｐ４で得られる画素部１０が生成及び蓄積した電子に対応した出力信号と、の差分を求める（相関二重サンプリングを行う）ことで、画素データを生成する。このように画素データを生成することによって、例えば上述の容量結合（フィードスルー）等によるノイズがキャンセルされた画素データを生成することが可能になる。
【００６２】
以上のように、固体撮像素子１では、フォトゲート１６の両端に設けられた第１フォトゲートコンタクト１７Ｐ及び第２フォトゲートコンタクト１７Ｎのそれぞれの電位を制御することによって、フォトゲート１６の電位に勾配を付けることが可能になる。そのため、蓄積領域１３に蓄積された電子を容易に移動させることが可能になり、読出領域１４に電子を容易に転送することが可能になる。
【００６３】
特に、固体撮像素子１では、蓄積領域１３に蓄積された電子を読出領域１４に転送する転送期間Ｐ３において、蓄積領域１３に蓄積された電子が転送ゲート１５側に寄せられるように、フォトゲート１６の電位に勾配をつけることが可能になる。具体的には、第１期間Ｑ１及び第２期間Ｑ２の双方において、電子を転送ゲート１５側に寄せることが可能になる。
【００６４】
また、固体撮像素子１は、第１トランジスタＴＰ及び第２トランジスタＴＮのそれぞれのゲートに供給する１つのフォトゲート制御電位ＶＧＸを制御するという簡易な制御のみで、第１期間Ｑ１及び第２期間Ｑ２における動作を実行することが可能である。
【００６５】
＜変形等＞
本発明の実施形態に係る固体撮像素子１として、図１１（ｂ）に示したようなｎ型の蓄積領域１３を有する構造の画素部１０を備える場合について例示したが、固体撮像素子１はこれ以外の構造の画素部を備えてもよい。例えば、固体撮像素子１が、図１１（ａ）に示したようなｎ型の蓄積領域１３を有しない構造の画素部を備えてもよい。
【００６６】
ｐ型の基板１１中に、ｎ型の蓄積領域１２及びｎ型の読出領域１４を形成する場合（蓄積領域１３及び読出領域１４に電子を蓄積する場合）について例示したが、これらのｐ型及びｎ型を逆にしてもよい。即ち、ｎ型の基板中に、ｐ型の蓄積領域及び読出領域を形成（蓄積領域及び読出領域に正孔を蓄積）してもよい。この場合であっても、上述の固体撮像素子１と同様の効果を得ることができる。ただし、この場合、図５に示す回路図において、第１フォトゲートコンタクト１７Ｐと第２トランジスタＴＮのドレインとが接続され、第２フォトゲートコンタクト１７Ｎと第２トランジスタＴＰのソースとが接続されるように変更するとともに、図６に示すフローチャートにおいて、転送制御電位ＶＴＸのハイ及びローを逆にする。
【００６７】
本発明の実施形態に係る固体撮像素子１として、画素部１０を直線状に並べたラインセンサを例示したが、本発明に係る固体撮像素子は、例えば画素部１０をマトリクス状に並べたエリアセンサであってもよい。また、本発明に係る固体撮像素子は、上述のようなＣＭＯＳイメージセンサであってもよいし、ＣＭＯＳイメージセンサ以外（例えば、ＣＣＤイメージセンサ）であってもよい。
【産業上の利用可能性】
【００６８】
本発明に係る固体撮像素子は、例えば撮像機能を有する各種電子機器に搭載される固体撮像素子に利用され得るものであり、特にラインセンサに好適に利用され得る。
【符号の説明】
【００６９】
１      ：  固体撮像素子
１０    ：  画素部
１１    ：  基板
１２    ：  ゲート絶縁膜
１３    ：  蓄積領域
１４    ：  読出領域
１５    ：  転送ゲート
１６    ：  フォトゲート
１７Ｐ  ：  第１フォトゲートコンタクト（第１電極）
１７Ｎ  ：  第２フォトゲートコンタクト（第２電極）
１８Ｐ  ：  第１フォトゲート配線
１８Ｎ  ：  第２フォトゲート配線
１９    ：  転送ゲートコンタクト
２０    ：  転送ゲート配線
２１    ：  読出領域コンタクト
２２    ：  読出領域配線
ＴＰ    ：  第１トランジスタ
ＴＮ    ：  第２トランジスタ
ＥＰ    ：  第１電源
ＥＮ    ：  第２電源
ＴＲ    ：  リセットトランジスタ
ＴＤ    ：  出力トランジスタ
【図１】
2013239866.tif 000003
【図２】
2013239866.tif 000004
【図３】
2013239866.tif 000005
【図４】
2013239866.tif 000006
【図５】
2013239866.tif 000007
【図６】
2013239866.tif 000008
【図７】
2013239866.tif 000009
【図８】
2013239866.tif 000010
【図９】
2013239866.tif 000011
【図１０】
2013239866.tif 000012
【図１１】
2013239866.tif 000013