(57)【要約】【課題】不要なパルスによって生じる突入電流を効果的に抑制させる電源回路を提供する。【解決手段】本電源回路によると、ルーチンＰｒ３の信頼性向上処理が機能することにより、トリガー信号のパルス形成タイミングを、ノイズの発生タイミングよりも幾分遅らせるという特徴がある。このため、当該電源回路では、ノイズに伴うパルスＸが発生しても、抵抗値の高いバイパス経路に一旦電流を投入させてから、トライアックにより成る電圧降下の低い主経路へ電流を投入させることとなる。即ち、トライアック３００の導通が開始するとき、補充すべき電荷量が抑えられるので、ノイズパルスＸに伴う突入電流が抑制される。【選択図】図４
2013066274.tif 000002
【特許請求の範囲】
【請求項１】
交流電源が印加される電源入力ラインと、前記電源入力ラインが接続され前記交流電源の電圧波形を全波整流させるダイオードブリッジと、前記ダイオードブリッジの後段に設けられると共に全波整流された電力が印加される平滑コンデンサと、前記電圧波形のゼロクロス信号に基づいてトリガー信号を出力するマイクロコンピュータと、前記電源入力ラインの何れかに設けられ前記トリガー信号に応じて電流の導通状態または遮断状態を形成させるトライアックと、前記トライアックに並列接続され前記トライアックが遮断状態のときに前記電流を通過させるバイパス抵抗と、を備える電源回路において、
前記マイクロコンピュータは、前記ゼロクロス信号に基づいて前記トリガー信号を生成するトリガー信号生成処理を、内部割込み間隔毎に起動させ、
前記トリガー信号生成処理は、前記ゼロクロス信号が入力される入力ポートの電圧レベルを判定するポートレベル判定処理と、前記ポートレベル判定処理の処理結果が複数回連続して一致する場合に前記処理結果を反映させる信頼性向上処理と、を具備していることを特徴とする電源回路。
【請求項２】
前記バイパス抵抗は、正特性抵抗であることを特徴とする請求項１に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関し、特に、突入電流を防止する際に用いて好適のものである。
【背景技術】
【０００２】
従来より、交流電源から直流電力を生成する回路としてコンデンサインプット型電源回路が広く用いられている。コンデンサインプット型電源回路は、ダイオードブリッジの出力側に平滑コンデンサを設けた回路構成とされ、トランス等といった大型素子を用いることのない簡素な構成とされる。
【０００３】
例えば、実公平３−０１８６３９号公報（特許文献１）では、図６に示す如く、電流制限抵抗２０と、トライアック３０と、ゲートトリガ回路５０とを追加構成させたコンデンサインプット型電源回路１が紹介されている。かかるコンデンサインプット型電源回路１は、ゲートトリガ回路５０に遅延回路が内蔵されており、交流電源が投入されるとトライアックの導通を遮断させ、其の遅延期間について電流制限抵抗２０の経路へ電流を流す（図７ａ参照）。
【０００４】
電源投入時にあっては、電源投入当初の電流値を抑制させ且つ遅延期間終了に到達するにつれ電流値を向上させることが、回路内の突入電流を抑制させる上で重要な事項となる。このため、電流制限抵抗２０は、発熱に応じて抵抗値が徐々に低下する負特性抵抗が用いられる。
【０００５】
トライアック３０をマイクロコンピュータで制御するには、交流電源の波形からゼロクロス信号を検出し、この信号をマイクロコンピュータで処理して、交流電源に同期してトリガー信号を出力させる。このようにすることで、トライアック３０では、点弧／消弧を繰り返し、交流電流を通過させることが可能となる（図７ｂ参照）。
【０００６】
かかるマイクロコンピュータでは、ゼロクロス点を起点としてトリガー信号の成形ルーチンを起動させる、所謂、外部割込み方式が採用されるのが一般的である。以下、図８及び図９を参照して、外部割込み方式による信号処理について具体的に説明する。尚、図８は外部割込み方式によるトリガー信号の成形ルーチンＰｒ１を示し、図９は、交流電源１０の電圧Ｖｉｎａ（絶対値表示）、ゼロクロス信号Ｓｚ、トリガー信号Ｓｔ、の状態が各々示されている。
【０００７】
図９に示す如く、交流電源１０の電圧は正弦波を呈し、同図では便宜的に全波整流波形として示されている。マイクロコンピュータへゼロクロス信号を与えるには、当該ゼロクロス信号を生成するゼロクロス検出回路から行われる。ゼロクロス検出回路では、電圧閾値Ｖｚが回路構成によって設定されており、「Ｖｚ≦Ｖｉｎａ」のときゼロクロス信号ＳｚをＬＯＷとさせ、「Ｖｚ＞Ｖｉｎａ」のときゼロクロス信号ＳｚをＨＩＧＨとする。このように、マイクロコンピュータでは、ゼロクロス信号のＨＩＧＨ／ＬＯＷを数μｓｅｃ毎に認識し、当該ゼロクロス信号の波形を把握していく。そして、マイクロコンピュータは、ゼロクロス信号Ｓｚが「ＬＯＷ→ＨＩＧＨ」に切換った時点で、外部割込み方式に係るルーチンＰｒ１を起動させる。即ち、ルーチンＰｒ１は、ゼロクロス信号Ｓｚのパルス立ち上がりタイミングに応じて起動される。
【０００８】
ルーチンＰｒ１は、先ず、ルーチンの起動と同時にトリガー信号Ｓｔを「ＨＩＧＨ→ＬＯＷ」へ切換え（Ｓ１０１）、１０μｓｅｃ程度の一定時間をタイムカウントした後（Ｓ１０２）、ゼロクロス信号ＳｚのＨＩＧＨ／ＬＯＷ判定を実施する（Ｓ１０３）。この判定処理Ｓ００３でゼロクロス信号ＳｚがＨＩＧＨを維持している場合、トリガー信号ＳｔについてもＬＯＷを維持する（Ｓ１０４）。そして、「処理Ｓ１０２→処理Ｓ１０３→処理Ｓ１０４→処理Ｓ１０２」を繰り返し、ゼロクロス信号ＳｚがＬＯＷに切換った時点で、トリガー信号ＳｔをＨＩＧＨへ復帰させ（Ｓ１０５）、本ルーチンＰｒ１が終了する。このように、ルーチンＰｒ１は、ゼロクロス信号Ｓｚのパルス毎に起動され、当該パルスに対応してトリガー信号のパルスを順次形成させる。
【０００９】
トライアック３０では、ゲート端子にトリガー信号Ｓｔのパルスが入力され、ゼロクロス点で一時的に電流を遮断させ、当該ゼロクロス点を境に電流の通過方向が切換る。尚、本電源回路は、コンデンサインプット型が採用されるところ、所定の位相で入力電流の急峻な波形（高調波）が現れる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】実公平３−０１８６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述したように、外部割込み方式の信号処理では、ゼロクロス信号Ｓｚの波形にパルスが形成されると、トリガー信号Ｓｔを成形するルーチンＰｒ１が起動される。このため、図１０に示す如く、電圧閾値Ｖｚに到達するようなノイズが交流電源１０に重畳されると、其のノイズの度に、トリガー信号ＳｔのルーチンＰｒ１が不必要なタイミングで起動されることとなり、マイクロコンピュータで実行されていた他の処理が中断されてしまう。このようなノイズが継続的に発生すると、マイクロコンピュータで実施されるべき他の処理が不必要に停滞してしまう。
【００１２】
そこで、マイクロコンピュータでの処理停滞を解消させるには、内部割込み方式による信号処理を採用することが考えられる。以下、図１１及び図１２を参照して、内部割込み方式による信号処理について具体的に説明する。尚、図１１は内部割込み方式によるトリガー信号の成形ルーチンＰｒ２を示し、図１２は、交流電源１０の電圧Ｖｉｎａ（絶対値表示）、マイクロコンピュータでの内部タイミングｔｍ、ゼロクロス信号Ｓｚ、ゼロクロス信号の認識値Ｓｚｍ、トリガー信号Ｓｔ、の状態が各々示されている。尚、交流電源１０の周波数が５０Ｈｚ（１周期＝２０ｍｓｅｃ）であるとする。
【００１３】
内部割込み方式によるトリガー信号の成形ルーチンＰｒ２は、内部割込み間隔毎（内部タイミングｔｍ毎）に起動され、同図によれば、２５０μｓｅｃ毎に起動される。このルーチンＰｒ２は、ｔｍの到来によって起動され、先ず、ゼロクロス信号の入力ポートの電位レベルを検出し、当該ゼロクロス信号ＳｚについてＨＩＧＨ／ＬＯＷの判定を実行する（Ｓ２０１）。そして、ゼロクロス信号ＳｚのポートレベルがＨＩＧＨのとき、処理Ｓ２０２によってゼロクロス信号の認識値ＳｚｍをＨＩＧＨとし、これに呼応して、トリガー信号Ｓｔを直ちに反転（ＬＯＷに設定）させる。一方、ゼロクロス信号ＳｚのポートレベルがＬＯＷのとき、処理Ｓ２０３によってゼロクロス信号の認識値ＳｚｍをＬＯＷとし、これに呼応して、トリガー信号Ｓｔを直ちに反転（ＨＩＧＨに設定）させる。ルーチンＰｒ２は、同図に示される一連の処理が終了すると、次の起動タイミングまで待機する。このように、本ルーチンＰｒ２は、パルスエッジの発生に関わらず所定時間毎に起動されるので、外部割込み方式のような処理停滞に係る不具合が解消される。
【００１４】
図１２（ｂ）を参照して具体的に説明する。内部タイミング「ｔｍ＝ｔａ」への到達前では、「ゼロクロス信号：Ｓｚ＝ＬＯＷ」であるので、ゼロクロス信号の認識値は「Ｓｚｍ＝ＬＯＷ」とされ、トリガー信号ＳｔはＨＩＧＨとされている。その後、時刻ｔａに到達すると、ゼロクロス信号ＳｚがＨＩＧＨへと切換えられるが、この時はまだルーチンＰｒ２が起動されないので、「Ｓｚｍ＝ＬＯＷ」が維持され、トリガー信号ＳｔはＨＩＧＨのままである。かかる後、内部タイミング「ｔｍ＝０」が到来すると、ルーチンＰｒ２は、「Ｓｚ＝ＨＩＧＨ」を受けて、ゼロクロス信号の認識値を「Ｓｚｍ＝ＨＩＧＨ」へ切換える。このときのルーチンＰｒ２は、「Ｓｚｍ＝ＨＩＧＨ」を受けて、トリガー信号ＳｔをＬＯＷへ設定する。そして、次の内部タイミング「ｔｍ＝２５０μｓｅｃ」でも、「Ｓｚｍ＝ＨＩＧＨ」なので、ルーチンＰｒ２は、トリガー信号ＳｔをＬＯＷに維持させる。その後、時刻ｔｂに到達すると、ゼロクロス信号が「Ｓｚ＝ＬＯＷ」に切換る。このため、其の次の内部タイミング「ｔｍ＝５００」に至ると、ルーチンＰｒ２は、「Ｓｚ＝ＬＯＷ」への変化を受けて、トリガー信号ＳｔをＨＩＧＨへ切換える。内部タイミング「ｔｍ＝７５０μｓｅｃ」の後にあっては、ゼロクロス信号Ｓｚの次のパルスエッジが形成されるまで、トリガー信号ＳｔをＨＩＧＨの状態に維持させる。
【００１５】
このように、トリガー信号Ｓｔは、内部タイミング毎にＨＩＧＨ／ＬＯＷが設定され、ゼロクロス信号の認識値Ｓｚｍに対応した波形を形成させる（図１２ａ参照）。ところが、図１３ｂに示す如く、ルーチンＰｒ２の起動タイミングの近傍時刻で電圧閾値Ｖｚに到達する程度のノイズＮが発生すると、マイクロコンピュータでもこのノイズを認識してしまい、これと同時に、トリガー信号に不要なノイズパルスＸを形成させてしまう。このため、トライアック３０は、ノイズに伴って電源ラインを一時的に遮断させてしまう（図１３ａ参照）。
【００１６】
上述したように、マイクロコンピュータは、ゼロクロス信号の認識値Ｓｚｍが変わると、トリガー信号Ｓｔを直ちに切換えて設定する。従って、各信号におけるノイズに伴うパルスＸは、高調波が発生するタイミングに現れると、其の回復直後にトライアックの導通を開始させる。このため、電圧降下の低いトライアックは、高調波付近でノイズパルスＸが回復すると、突入電流を発生させてしまう。そして、この突入電流は、家屋等に設けられているブレーカーの作動原因となる。
【００１７】
本発明は上記課題に鑑み、不要なパルスによって生じる突入電流を効果的に抑制させる電源回路の提供を目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、本発明では次のような電源回路の構成とする。即ち、交流電源が印加される電源入力ラインと、前記電源入力ラインが接続され前記交流電源の電圧波形を全波整流させるダイオードブリッジと、前記ダイオードブリッジの後段に設けられると共に全波整流された電力が印加される平滑コンデンサと、前記電圧波形のゼロクロス信号に基づいてトリガー信号を出力するマイクロコンピュータと、前記電源入力ラインの何れかに設けられ前記トリガー信号に応じて電流の導通状態または遮断状態を形成させるトライアックと、前記トライアックに並列接続され前記トライアックが遮断状態のときに前記電流を通過させるバイパス抵抗と、を備える電源回路において、
前記マイクロコンピュータは、前記ゼロクロス信号に基づいて前記トリガー信号を生成するトリガー信号生成処理を、内部割込み間隔毎に起動させ、
前記トリガー信号生成処理は、前記ゼロクロス信号が入力される入力ポートの電圧レベルを判定するポートレベル判定処理と、前記ポートレベル判定処理の処理結果が複数回連続して一致する場合に前記処理結果を反映させる信頼性向上処理と、を具備していることとする。
【００１９】
前記バイパス抵抗は、正特性抵抗であるのが好ましい。これにより、かかるバイパス抵抗は、トライアックが故障しても、バイパス経路へ流れる電流を制限させ、発熱量を一定範囲に抑えるよう機能する。
【発明の効果】
【００２０】
本発明に係る電源回路によると、信頼性向上処理によってトリガー信号のパルス成形タイミングを遅延させるので、ノイズに伴うパルスがトリガー信号波形に重畳されても、電源入力ラインでは、抵抗値の高いバイパス経路に一旦電流を投入させてから、トライアックにより成る電圧降下の低い主経路へ電流を投入させることとなる。このように、本発明に係る電源回路では、電源入力ラインに流れる電流値が段階を経て上昇するよう制御されるので、ノイズパルスに伴う突入電流を抑制することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本実施の形態に係るコンデンサインプット型電源回路の回路構成を示す図。
【図２】入力側電源ラインに流れる電流の経路を示す図（本実施の形態）。
【図３】内部割込みにより起動されるトリガー信号成形ルーチンのフローチャート。
【図４】本実施の形態に係る各種波形のタイミングチャート（正常時）。
【図５】本実施の形態に係る各種波形のタイミングチャート（ノイズ発生時）。
【図６】従来例に係るコンデンサインプット型電源回路の回路構成を示す図。
【図７】入力側電源ラインに流れる電流の経路を示す図（従来例）。
【図８】外部割込みにより起動されるトリガー信号成形ルーチンのフローチャート。
【図９】外部割込み処理による各種波形のタイミングチャート（従来例／正常時）。
【図１０】外部割込み処理による各種波形のタイミングチャート（従来例／ノイズ発生時）。
【図１１】内部割込みにより起動されるトリガー信号成形ルーチンのフローチャート。
【図１２】内部割込み処理による各種波形のタイミングチャート（従来例／正常時）。
【図１３】内部割込み処理による各種波形のタイミングチャート（従来例／ノイズ発生時）。
【発明を実施するための形態】
【００２２】
以下、本発明に係る実施の形態につき図面を参照して説明する。図１に示す如く、コンデンサインプット型電源回路１０００は、電源入力ラインＬ１〜Ｌ２と、バイパス抵抗２００と、トライアック３００と、フォトカプラ４００を具備する信号伝達回路４１０と、マイクロコンピュータ５００と、フィルター回路６００と、ゼロクロス検出回路７００と、ダイオードブリッジ８００と、平滑コンデンサ９００と、レギュレータＲｅｇ１及びレギュレータＲｅｇ２とから構成される。また、コンデンサインプット型電源回路１０００は、入力側に交流電源１００が接続され、電力入力ラインＬ１及びＬ２を介して交流電力が入力される。一方、出力側には、図示されないドライブ回路とこれに接続されるモータとが設けられている。
【００２３】
電源入力ラインＬ１は、其の一方に交流電源１００が接続され、他方にダイオードブリッジ８００が接続される。電源入力ラインＬ２についても同様である。ダイオードブリッジ８００は、其の後段に平滑コンデンサ９００が設けられ、適宜に電源ラインが配線されている。この電源ラインには、図示の如く、レギュレータＲｅｇ１及びＲｅｇ２が配線されている。
【００２４】
電源入力ラインの双方には、ヒューズ１０１及び１０２が設けられ、過電流が生じたときに交流電源１００から電気的に遮断される。また、電源入力ラインＬ１には、リレー１０３が設けられ、当該リレー１０３では、所定の入力信号に基づいて、交流電源投入を許可／不許可の状態に切換える。
【００２５】
かかる構成を具備する電源回路１００は、ダイオードブリッジ８００によって交流電源の電圧波形を全波整流させ、この電圧が平滑コンデンサ９００に印加される。平滑コンデンサ９００では、入力側から与えられる供給電荷と負荷側への放電電荷とによって極板間に蓄積される電荷量がバランスされ、出力電圧Ｖａが制御される。また、レギュレータＲｅｇ１によって定電圧Ｖｂが制御され、レギュレータＲｇｅ２によって定電圧Ｖｃが制御される。
【００２６】
本実施の形態で用いられる電源回路は、ダイオードブリッジの出力側に平滑コンデンサを設けたコンデンサインプット型とされ、トランス等といった大型素子を用いることのない簡素な構成とされる。当該電源回路は、周知の如く、全波整流波のピーク値毎に大きな電流が流れ、所謂、高調波を周期的に発生させる特徴がある。
【００２７】
バイパス抵抗２００及びトライアック３００は、互いに並列接続され、この並列回路が電源ラインＬ１に介挿される。本実施の形態では、当該並列回路を電源入力ラインＬ１に設けているが、当該並列回路を電源入力ラインＬ２へ設けるようにしても良い。以下、バイパス抵抗を具備する経路をバイパス経路と呼び、トライアックを具備する経路を主経路と呼ぶ。
【００２８】
バイパス抵抗２００は、バイパス経路に介挿入される素子である。本実施の形態では、例えば、ポジスタ（登録商標）又はポジアール（登録商標）といった、正特性抵抗が用いられている。
【００２９】
バイパス抵抗２００は、交流電源１００が投入されると、トライアック３００の導通が開始されるまで、バイパス経路に交流電流を流し（図２ａ）、平滑コンデンサ９００をプレチャージさせる。このため、バイパス抵抗２００は、第１の条件として、リレー１０３による交流電源投入時の突入電流がブレーカーを駆動させないよう、その抵抗値が設定される。
【００３０】
また、「発明が解決しようとする課題」で指摘したように、内部割込み方式の信号処理では、電源回路の運転中にノイズパルスに伴う突入電流を発生させることがある。従って、バイパス抵抗２００は、第２の条件として、ノイズパルスに伴う突入電流によってもブレーカーを駆動させないように、其の抵抗値が適宜に設定されなければならない。
【００３１】
更に、このバイパス抵抗２００は、第３の条件として、トライアック３００が非導通とされているときの発熱量を一定範囲に抑えるため、その抵抗値について上限値が課される。当該抵抗値の上限は、トライアックの故障を想定して、バイパス抵抗２００に電流が流れ続けても、発熱量が放熱能力を超えないよう設定されるのが好ましい。このため、第３の条件に係る抵抗値は、通常の運転状態よりも温度が上昇してしまったときに当該抵抗値が上昇する特性とされるのが好ましく、かかる条件を満足するため、正特性抵抗を用いるのが好ましい。
【００３２】
そして、バイパス抵抗３００は、これらの条件を充足するような特性を有する抵抗素子が選定される。尚、本実施の形態にあっては、バイパス抵抗として正特性抵抗を用いているが、要求される特性が異なる場合には、負特性抵抗又は温度依存されない抵抗を用いても良い。
【００３３】
図１に戻り回路構成の説明を続ける。トライアック３００は、ゲート端子に信号伝達回路４１０が接続配線され、当該ゲート端子にゲート信号が入力される。交流電源１００の半周期に同期した信号（ゲート信号）がゲート端子に入力されると、トライアック３００は、点弧／消弧を繰り返すように駆動され、交流電流が導通できるよう導通方向を切換える。当該トライアック３００は、バイパス抵抗２００と比較して電圧降下の低い素子であり、当該トライアック３００の駆動時には主経路へ電流を導引させる（図２ｂ参照）。
【００３４】
信号伝達回路４１０は、フォトトライアックカプラ４００、保護抵抗ｒ１及び抵抗ｒ２、トランジスタＴｒによって構成される。このうち、フォトトライアックカプラ４００は、パルスの状態に応じて発光／消光する発光素子部と、これ応じて信号を形成する受光素子部とによって成る。このフォトトライアックカプラ４００は、光学的結合素子の一形態である。発光素子部と抵抗ｒ２とトランジスタＴｒは、定電圧電源Ｖｂが印加される直列回路を成し、トリガー信号を受信して発光素子部を点滅させる。一方、受光素子部は、一端が保護抵抗ｒ１を介してトライアック３００のゲート端子に接続され、他端が電源入力ラインＬ１へ直接的に接続されている。信号伝達回路４１０では、トリガー信号に応じて瞬時にゲート信号を発生させれば良いので、ゲート信号の印加を遅延させる回路構成は不要とされる。このため、ゲート端子→保護抵抗ｒ１→受光素子部（４００）→電源入力ラインＬ１という配線経路では、時定数を形成させる容量性素子（コンデンサ）などを設けないのが好ましい。
【００３５】
フィルター回路６００は、例えば、ラインフィルタ及びこれにπ接続させたコンデンサとからなる構成が考えられる。但し、これに限らず、適宜な回路構成を適用すれば良い。
【００３６】
ゼロクロス検出回路７００は、図示の如く、抵抗素子及びコンデンサ及びフォトカプラ等から構成され、定電圧電源Ｖｃによって電力が与えられている。このゼロクロス検出回路７００は、電源入力ラインＬ１及びＬ２の双方に接続され、交流電源の電圧を検出しゼロクロス信号を出力する。このゼロクロス信号は、ゼロクロス検出回路７００の回路構成によって電圧閾値Ｖｚが決定され、図４に示す如く、電圧閾値Ｖｚを下回る時にゼロクロス信号Ｓｚのパルスを発生させる。
【００３７】
マイクロコンピュータ５００は、ＡＤ変換回路及びＣＰＵ及びメモリ回路及びクロック回路等を内蔵させており、図１に示す如く、ＡＤ入力ポート、その他、信号の入力ポートＰｚ及び出力ポートＰｔを配備させている。内蔵のメモリ回路には、複数のプログラム及び検出データが格納されており、そのプログラムは、各ルーチンでの処理を規定している。その一つとして、当該プログラムは、トリガー信号の成形ルーチン（特許請求の範囲におけるトリガー信号生成処理）を規定している。そして、マイクロコンピュータ５００では、これらプログラムとハードウェアとが協働して、各プログラムで規定される処理を順次実行していく。
【００３８】
マイクロコンピュータ５００では、内部タイミング毎（内部割込み間隔毎）にトリガー信号の成形ルーチンを起動させ、これにより、トリガー信号を成形出力させる。ここで、内部タイミングとは、例えば、後段負荷として設けられるモータ回転数の検出タイミングとしても良い。但し、これに限定されるものではなく、適宜のタイミングを用いれば良い。
【００３９】
トリガー信号の成形ルーチンＰｒ３は、図３に示す如く、ポートレベル判定処理（Ｓ０１１）と、第１の信頼性向上処理（Ｓ０１２〜Ｓ０１３）と、第２の信頼性向上処理（Ｓ０１４〜Ｓ０１５）と、トリガー信号設定処理（Ｓ０１７）とが規定されている。以下、各々の処理について説明する。
【００４０】
ルーチンＰｒ３が内部タイミングによって起動されると、先ず、ポートレベル判定処理Ｓ０１１が実行され、ゼロクロス信号Ｓｚが入力される入力ポートＰｔの電圧レベルについて、ＨＩＧＨ／ＬＯＷの何れであるかを判定する。ポートレベル判定処理Ｓ０１１では、判定精度を高めるために多数決等の誤検知対策を施すと良い。そして、ポートレベル判定処理Ｓ０１１は、判定結果がＨＩＧＨのとき第１の信頼性向上処理Ｓ０１２〜Ｓ０１３へ移行させ、判定結果がＬＯＷのとき第２の信頼性向上処理Ｓ０１４〜Ｓ０１５へと移行させる。
【００４１】
第１の信頼性向上処理は、先ず、「ＨＩＧＨ」という処理結果が複数回連続しているか否かを判定する（Ｓ０１２）。本実施の形態では、連続性を判定する基準を２回と設定している。即ち、連続性判定処理Ｓ０１２では、前回の内部タイミングにおけるポートレベルの処理結果と今回の処理結果とが共にＨＩＧＨとなるとき、其の処理結果の連続性を肯定し（ＹＥＳ判定）、一方、双方の処理結果が一致しないとき、其の処理結果の連続性を否定する（ＮＯ判定）。そして、連続性が肯定された場合、現在ＨＩＧＨと判定されたゼロクロス信号Ｓｚが正しいとして、ゼロクロス信号の認識値ＳｚｍをＨＩＧＨと決定する（Ｓ０１３）。一方、連続性が否定された場合には、ポートレベルが「ＬＯＷ→ＨＩＧＨ」へと変化した場面であるところ、その変化を即座に反映させずに、ゼロクロス信号の認識値Ｓｚｍを前回の状態（ＬＯＷ）に維持する。
【００４２】
第２の信頼性向上処理（Ｓ０１４〜Ｓ０１５）についても、ポートレベルの判定結果（ＬＯＷ）に基づいて処理することを除き、処理Ｓ０１２〜処理Ｓ０１３と同様である。即ち、連続性判定処理Ｓ０１４によって「ポートレベル：ＬＯＷ」の連続性を判定し、連続性が認められれば（ＹＥＳ判定）、ゼロクロス信号の認識値ＳｚｍをＬＯＷとし（Ｓ０１５）、連続性が認められなければ（ＮＯ判定）、ゼロクロス信号の認識値ＳｚｍをＨＩＧＨとする。
【００４３】
このように、第１の信頼性向上処理（Ｓ０１２〜Ｓ０１３）又は第２の信頼性向上処理（Ｓ０１４〜Ｓ０１５）の何れかのルートで認識値Ｓｚｍが決定されると、ルーチンＲｔ３では、この認識値Ｓｚｍに基づいて、トリガー信号Ｓｔの波形状態を決定する（Ｓ０１６）。本実施の形態の場合、トリガー信号設定処理Ｓ０１６は、ゼロクロス信号の認識値ＳｚｍがＨＩＧＨのときトリガー信号の出力レベルをＬＯＷとさせ、当該認識値ＳｚｍがＬＯＷのときトリガー信号の出力レベルをＨＩＧＨとさせる。即ち、処理Ｓ０１６では、認識値Ｓｚｍの状態を反転させ、これをトリガー信号Ｓｔとして設定する。
【００４４】
図４（ｂ）を参照して具体的に説明する。内部タイミング「ｔｍ＝ｔａ」への到達前では、「ゼロクロス信号：Ｓｚ＝ＬＯＷ」であるので、ゼロクロス信号の認識値は「Ｓｚｍ＝ＬＯＷ」とされ、トリガー信号ＳｔはＨＩＧＨとされている。その後、時刻ｔａに到達すると、ゼロクロス信号ＳｚがＨＩＧＨへと切換えられるが、この時はまだルーチンＰｒ３が起動されないので、「Ｓｚｍ＝ＬＯＷ」が維持され、トリガー信号ＳｔはＨＩＧＨのままである。
【００４５】
その後、内部タイミング「ｔｍ＝０」が到来すると、ルーチンＰｒ３では、ポートレベルを「ＨＩＧＨ」と判定するが、このポートレベルは「ＬＯＷ→ＨＩＧＨ」へ切換った直後なので、連続性については否定されることとなる。このとき、ルーチンＰｒ３は、ゼロクロス信号の認識値を「Ｓｚ＝ＬＯＷ」のままとし、トリガー信号ＳｔをＨＩＧＨに維持する。
【００４６】
次の内部タイミング「ｔｍ＝２５０μｓｅｃ」が到来すると、ルーチンＰｒ３は、ポートレベル（ＨＩＧＨ）の連続性を肯定するので、ゼロクロス信号の認識値を「Ｓｚｍ＝ＨＩＧＨ」に切換え、これに応じて、トリガー信号Ｓｔを「Ｓｔ＝ＬＯＷ」に切換える。
【００４７】
その後、時刻ｔｂでゼロクロス信号が立下り、更に後、内部タイミング「ｔｍ＝５００μｓｅｃ」が到来すると、ルーチンＰｒ３は、ポートレベルの立下りエッジを検出するが、この場合、ポートレベルの連続性が否定されるので、「Ｓｚｍ＝ＨＩＧＨ」を維持し、トリガー信号ＳｔをＬＯＷに維持させる。
【００４８】
かかる後、内部タイミング「ｔｍ＝７５０μｓｅｃ」に至ると、ルーチンＰｒ３は、ポートレベル（ＬＯＷ）の連続性を肯定し、「Ｓｚ＝ＬＯＷ」と認識し、トリガー信号ＳｔをＨＩＧＨへ切換える。内部タイミング「ｔｍ＝７５０μｓｅｃ」の後にあっては、ゼロクロス信号Ｓｚの次のパルスエッジが形成されるまで、トリガー信号ＳｔをＨＩＧＨの状態に維持させる。
【００４９】
このように、本ルーチンＰｒ３は、ゼロクロス信号Ｓｚに対して、少なくとも２５０μｓｅｃ（内部タイミングの１クロック分）以上遅らせてゼロクロス信号の認識値Ｓｚｍを決定する。従って、トリガー信号Ｓｔについても、ゼロクロス信号に対して、２５０μｓｅｃ以上遅れて形成されることとなる（図４参照）。本実施の形態に係る電源回路では、このようにトリガー信号の形成を遅延させることで、突入電流が効果的に抑制される。
【００５０】
例えば、図５（ａ）のように、ゼロクロス信号に影響を与える大きさのノイズＮが発生する場合（単発の場合）、ゼロクロス信号Ｓｚには、ノイズＮに伴うパルスが唯一形成されるのみである（参照：１．０ｍｓｅｃ）。従って、本実施の形態に係るルーチンＰｒ３では、ゼロクロス信号の連続性を判定する処理が設けられているので、ゼロクロス信号の認識値Ｓｚｍ及びトリガー信号Ｓｔでは、ノイズＮに伴うパルスが形成させることはない。このため、本実施の形態に係る電源回路では、このようなノイズＮが生じていても突入電流を発生させることはない。
【００５１】
一方、図５（ｂ）のように、ノイズＮが複数連続して発生する場合、ゼロクロス信号Ｓｚには、ノイズＮに伴うパルスが複数連続して形成されることがある（参照：１．０〜１．２５ｍｓｅｃ）。この場合、ゼロクロス信号の認識値Ｓｚｍは、ノイズＮの発生が反映され、トリガー信号Ｓｔについても同様のパルスが反映されてしまう。従って、本実施の形態に係る電源回路であっても、ノイズパルスＸを発生させてしまう。
【００５２】
ところが、同電源回路では、ルーチンＰｒ３の信頼性向上処理が機能することにより、トリガー信号のパルス形成タイミングを、ノイズの発生タイミングよりも幾分（数百μｓｅ程度以上）遅らせるという特徴がある。このため、当該電源回路では、ノイズパルスＸがトリガー信号波形等に重畳されても、抵抗値の高いバイパス経路に一旦電流を投入させてから、トライアックにより成る電圧降下の低い主経路へ電流を投入させることとなる。即ち、本実施の形態に係る電源回路では、トライアック３００が遮断されている間、バイパス経路を介して緩慢な電流を供給させ、或る時間が経過してから、より多い電流を主経路経由で供給させる。
【００５３】
このため、平滑コンデンサ９００では、先ず、バイパス経路を経由する電流によって電荷量が徐々に増加し、或る時間が経過した後、主経路を経由する電流によって、目標値までの残余分を補充するように電荷が供給される。このように、本実施の形態では、トライアック３００の導通が開始するとき、補充すべき電荷量が抑えられるので、ノイズパルスＸに伴う突入電流を抑制することができる。
【００５４】
然るに、本実施の形態によると、内部割込みの信号処理に伴ってトリガー信号にノイズパルスＸが現れたとしても、これに伴う突入電流が抑制され、家屋等に設けられるブレーカーの駆動を回避できる。
【００５５】
以上の如く、本発明の要旨とするところは、ノイズに伴うパルスの回復直後にトライアックを導通させる制御を止め、トリガー信号の形成及び出力を敢えて遅延させたところにある。そして、本発明は、かかる制御を上述した回路構成に適用させることで、ノイズパルスが生じても、突入電流を抑制せしめる極めて顕著な作用効果を齎すものである。
【符号の説明】
【００５６】
１０００  コンデンサインプット型電源回路， １００  交流電源，  Ｌ１〜Ｌ２  電源入力ライン，  ２００  バイパス抵抗，  ３００  トライアック，  ５００  マイクロコンピュータ，７００  ゼロクロス検出回路，  ８００ダイオードブリッジ，  ９００  平滑コンデンサ。
【図１】
2013066274.tif 000003
【図２】
2013066274.tif 000004
【図３】
2013066274.tif 000005
【図４】
2013066274.tif 000006
【図５】
2013066274.tif 000007
【図６】
2013066274.tif 000008
【図７】
2013066274.tif 000009
【図８】
2013066274.tif 000010
【図９】
2013066274.tif 000011
【図１０】
2013066274.tif 000012
【図１１】
2013066274.tif 000013
【図１２】
2013066274.tif 000014
【図１３】
2013066274.tif 000015