(57)【要約】【課題】クラックが生じる可能性が低く、信頼性の高い半導体装置を提供する。【解決手段】半導体基板１上の、回路素子が形成される為の複数の素子領域３をそれぞれ囲み、素子領域３をそれぞれ絶縁することにより他所と分離する分離部２と、分離部２をそれぞれ囲む枠となるフレーム部１０とを備える。【選択図】図１
2013235963.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の、回路素子が形成される為の複数の素子領域をそれぞれ囲み、前記素子領域をそれぞれ絶縁することにより他所と分離する分離部と、
前記分離部をそれぞれ囲む枠となるフレーム部と
を備えることを特徴とする半導体装置。  
【請求項２】
前記分離部は、角部が丸形に屈曲することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記分離部は、延長線上に、隣接する他の分離部の延長線が位置しないように、互いにずらして配置されることを特徴とする請求項１又は２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁構造を有する半導体装置に関する。
【背景技術】
【０００２】
半導体基板上に種々の回路素子が形成された半導体装置において、素子部を他所と絶縁する絶縁構造として、ＳＴＩ（Shallow Trench Isolation）法により形成されるトレンチ等が知られている（特許文献１参照）。トレンチは一般に、半導体基板上に格子状に形成されることにより、半導体基板を複数の領域に分離する。素子部は、半導体基板の、分離される複数の領域に形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１７９６３２公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、トレンチが格子状に設けられた半導体基板は、過大な力が掛かると、クラックが生じやすいという問題がある。
【０００５】
本発明は、上記問題点を鑑み、クラックが生じる可能性が低く、信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の第１の態様は、半導体基板上の、回路素子が形成される為の複数の素子領域をそれぞれ囲み、前記素子領域をそれぞれ絶縁することにより他所と分離する分離部と、前記分離部をそれぞれ囲む枠となるフレーム部とを備える半導体装置であることを要旨とする。
【０００７】
また、本発明の第１の態様に係る半導体装置においては、前記分離部は、角部が丸形に屈曲することができる。
【０００８】
また、本発明の第１の態様に係る半導体装置においては、前記分離部は、延長線上に、隣接する他の分離部の延長線が位置しないように、互いにずらして配置されることができる。
【発明の効果】
【０００９】
本発明によれば、クラックが生じる可能性が低く、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係る半導体装置の基本的な構成を説明する模式的な上面図である。
【図２】本発明の実施の形態に係る半導体装置のトレンチ部を説明する模式的な拡大断面図である。
【図３】本発明の実施の形態に係る半導体装置のトレンチ部を説明する上面図である。
【図４】本発明の実施の形態に係る半導体装置の基本的な構成を説明する模式的な上面図である。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、回路素子や構成部品の種類、構造、配置等を下記のものに特定するものでなく、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
【００１２】
本発明の実施の形態に係る半導体装置は、図１に示すように、半導体基板１に形成された分離部２と、分離部２に絶縁されることにより他所と分離された素子領域３と、素子領域３を囲む枠となるフレーム部１０とを備える。フレーム部１０は、半導体基板１のうち、分離部２に囲まれない領域である。フレーム部１０の電位を任意に設定することにより、半導体装置の性能を向上させることができる。
【００１３】
半導体基板１は、例えば図２に示すように、半導体層１１と、半導体層１１の上面に積層された絶縁層１２と、絶縁層１２の上面に積層された活性層１３とを備えるＳＯＩ（Silicon on insulator）基板からなる。素子領域３は、例えば、半導体基板１の活性層１３の、種々の回路素子が形成される為の領域である。
【００１４】
分離部２は、例えばＳＴＩ（Shallow Trench Isolation）法により形成される。分離部２は、例えば、異方性エッチングで形成されたトレンチ部（溝部）に、シリコン酸化物（ＳｉＯ２）等の絶縁物１４を埋め込んだ後、活性層１３上に積層された絶縁物１４を除去して平坦化することにより形成される。分離部２は、ＳＴＩ法により形成されることにより、トレンチ部の側壁部を急峻にでき、素子領域３同士の間の幅を狭くできる。
【００１５】
素子領域３は、それぞれ、分離部２に囲まれており、分離部２に囲まれた素子領域３は、すべて、フレーム部１０を介して、互いに隣接している。分離部２及び素子領域３は、例えば図１に示すように、平面パターンがそれぞれ矩形であり、直交する２方向に配列されている。
【００１６】
本発明の実施の形態に係る半導体装置は、分離部２が、互いに交差する箇所がなく、素子領域３が、互いにフレーム部１０及び分離部２を介して隣接する構成となっている。よって、分離部２が連続して延伸する長さが短く、力が掛かった場合に半導体基板１にクラックが生じる可能性を低減できる。
【００１７】
また、図１においては、分離部２及び素子領域３は、角部が直角に屈曲する矩形である例を示したが、図３に示すように、角部が丸形に屈曲する分離部２ａ及び素子領域３ａとしてもよい。
【００１８】
本発明の実施の形態に係る半導体装置によれば、分離部２の角部が丸形に屈曲することにより、過大な力が印加された際に、半導体基板１にかかる応力を分散することができ、強度を更に向上することができる。
【００１９】
また、図１においては、素子領域３の辺である分離部２は、直交する２方向の延長上に、それぞれ、他の分離部２が位置する構造となっているが、図４に示すように、少なくとも１方向について、互い違いに配列されるようにしてもよい。
【００２０】
本発明の実施の形態に係る半導体装置によれば、分離部２が、延長線について、隣接する他の分離部と互いにずらして配置されることにより、過大な力が印加された際に、応力の集中を防止し、強度を更に向上することができる。
【００２１】
上記のように、本発明は上記の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００２２】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００２３】
１  半導体基板
２，２ａ  分離部
３，３ａ  素子領域
１０  フレーム部
１１  半導体層
１２  絶縁層
１３  活性層
１４  絶縁物
【図１】
2013235963.tif 000003
【図２】
2013235963.tif 000004
【図３】
2013235963.tif 000005
【図４】
2013235963.tif 000006