(57)【要約】【課題】安定して電圧を出力可能なＤＣ−ＤＣコンバータおよびＤＣ−ＤＣコンバータ用の半導体集積回路装置ならびに電圧変換方法を提供する。【解決手段】実施形態によれば、ＰＷＭ信号に応じて負荷に供給する電圧をスイッチングし、入力電圧を出力電圧に変換するＤＣ−ＤＣコンバータに用いられる半導体集積回路装置が提供される。この半導体集積回路装置は、誤差電圧生成部と、モード設定部と、発振信号生成部と、パルス生成部と、制御部と、を備える。前記発振信号生成部は、前記非軽負荷モードに設定された場合には所定周期の発振信号を生成し、前記軽負荷モードに設定された場合には前記発振信号を停止する。前記パルス生成部は、前記軽負荷モードから前記非軽負荷モードへ切り替わると、前記発振信号生成部が前記発振信号の生成を開始する前に、パルス信号を生成する。【選択図】図１
2013165570.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ信号に応じて負荷に供給する電圧をスイッチングし、入力電圧を出力電圧に変換するＤＣ−ＤＣコンバータに用いられる半導体集積回路装置であって、
前記出力電圧に対応する帰還電圧と、予め定めた参照電圧と、の差に基づく誤差電圧を生成する誤差電圧生成部と、
前記誤差電圧に応じて、動作モードを軽負荷モードまたは非軽負荷モードに設定するモード設定部と、
前記非軽負荷モードに設定された場合には所定周期の発振信号を生成し、前記軽負荷モードに設定された場合には前記発振信号を停止する発振信号生成部と、
前記軽負荷モードから前記非軽負荷モードへ切り替わると、前記発振信号生成部が前記発振信号の生成を開始する前に、前記軽負荷モードから前記非軽負荷モードへの切り替わりタイミングに同期して、パルス信号を生成するパルス生成部と、
前記発振信号および前記パルス信号が生成されない場合は、前記ＰＷＭ信号を停止し、前記発振信号または前記パルス信号が生成される場合は、前記生成された信号に同期して、前記誤差電圧に応じたデューティ比の前記ＰＷＭ信号を生成する制御部と、を備え、
前記パルス生成部は、
前記動作モードが前記軽負荷モードであるか前記非軽負荷モードであるかを示すモード信号を反転して第１の信号を生成する第１のインバータと、
前記第１の信号を遅延して第２の信号を生成する遅延回路と、
前記第２の信号を反転して第３の信号を生成する第２のインバータと、
前記第１の信号と前記第３の信号との論理積を算出して前記パルス信号を生成する論理積回路と、を有することを特徴とする半導体集積回路装置。
【請求項２】
ＰＷＭ信号に応じて負荷に供給する電圧をスイッチングし、入力電圧を出力電圧に変換するＤＣ−ＤＣコンバータに用いられる半導体集積回路装置であって、
前記出力電圧に対応する帰還電圧と、予め定めた参照電圧と、の差に基づく誤差電圧を生成する誤差電圧生成部と、
前記誤差電圧に応じて、動作モードを軽負荷モードまたは非軽負荷モードに設定するモード設定部と、
前記非軽負荷モードに設定された場合には所定周期の発振信号を生成し、前記軽負荷モードに設定された場合には前記発振信号を停止する発振信号生成部と、
前記軽負荷モードから前記非軽負荷モードへ切り替わると、前記発振信号生成部が前記発振信号の生成を開始する前に、パルス信号を生成するパルス生成部と、
前記誤差電圧、前記発振信号および前記パルス信号に基づいて、前記ＰＷＭ信号を制御する制御部と、を備えることを特徴とする半導体集積回路装置。
【請求項３】
前記制御部は、
前記発振信号および前記パルス信号が生成されない場合は、前記ＰＷＭ信号を停止し、
前記発振信号または前記パルス信号が生成される場合は、前記生成された信号に同期して、前記誤差電圧に応じたデューティ比の前記ＰＷＭ信号を生成することを特徴とする請求項２に記載の半導体集積回路装置。
【請求項４】
前記制御部は、前記軽負荷モードから前記非軽負荷モードへ切り替わると、
まず、前記パルス信号に同期して前記ＰＷＭ信号を生成し、
続いて、前記発振信号に同期して前記ＰＷＭ信号を生成することを特徴とする請求項３に記載の半導体集積回路装置。
【請求項５】
前記パルス生成部は、前記軽負荷モードから前記非軽負荷モードへの切り替わりタイミングに同期して、前記パルス信号を生成することを特徴とする請求項２乃至４のいずれかに記載の半導体集積回路装置。
【請求項６】
前記パルス生成部は、
前記動作モードが前記軽負荷モードであるか前記非軽負荷モードであるかを示すモード信号を反転して第１の信号を生成する第１のインバータと、
前記第１の信号を遅延して第２の信号を生成する遅延回路と、
前記第２の信号を反転して第３の信号を生成する第２のインバータと、
前記第１の信号と前記第３の信号との論理積を算出して前記パルス信号を生成する論理積回路と、を有することを特徴とする請求項２乃至５のいずれかに記載の半導体集積回路装置。
【請求項７】
前記ＰＷＭ信号に応じて、前記負荷に供給する電圧をスイッチングするスイッチング部を備えることを特徴とする請求項２乃至６のいずれかに記載の半導体集積回路装置。
【請求項８】
請求項１乃至７のいずれかに記載の半導体集積回路装置と、
前記半導体集積回路装置の出力端子と接地端子との間に縦続接続されるインダクタおよびコンデンサを備え、
前記インダクタと前記コンデンサとの接続ノードから前記出力電圧が出力されることを特徴とするＤＣ−ＤＣコンバータ。
【請求項９】
ＰＷＭ信号に応じて負荷に供給する電圧をスイッチングし、入力電圧を出力電圧に変換する電圧変換方法であって、
前記出力電圧に対応する帰還電圧と、予め定めた参照電圧と、の差に基づく誤差電圧を生成するステップと、
前記誤差電圧に応じて、動作モードを軽負荷モードまたは非軽負荷モードを設定するステップと、
前記非軽負荷モードに設定された場合には所定周期の発振信号を生成し、前記軽負荷モードに設定された場合には前記発振信号を停止するステップと、
前記軽負荷モードから前記非軽負荷モードへ切り替わると、前記発振信号の生成が開始される前に、パルス信号を生成するステップと、
前記誤差電圧、前記発振信号および前記パルス信号に基づいて、前記ＰＷＭ信号を制御するステップと、
前記ＰＷＭ信号に応じて負荷に供給する電圧をスイッチングするステップと、を備えることを特徴とする電圧変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体集積回路装置、ＤＣ−ＤＣコンバータおよび電圧変換方法に関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、直流入力電圧側のＰＭＯＳトランジスタおよび接地電圧側のＮＭＯＳトランジスタを交互にスイッチングさせて、直流出力電圧を生成するものである。出力電圧が印加される負荷にそれほど大きな電流が流れないときは、「軽負荷モード」としてスイッチングを停止することで、ＤＣ−ＤＣコンバータの消費電力を低減できる。
【０００３】
しかしながら、負荷に流れる電流が急に大きくなると、軽負荷モードから通常の動作モードに復帰するまでに時間がかかり、その間、出力電圧が大きくドロップしてしまうという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−３０３３０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
安定して電圧を出力可能なＤＣ−ＤＣコンバータおよびＤＣ−ＤＣコンバータ用の半導体集積回路装置ならびに電圧変換方法を提供する。
【課題を解決するための手段】
【０００６】
実施形態によれば、ＰＷＭ信号に応じて負荷に供給する電圧をスイッチングし、入力電圧を出力電圧に変換するＤＣ−ＤＣコンバータに用いられる半導体集積回路装置が提供される。この半導体集積回路装置は、誤差電圧生成部と、モード設定部と、発振信号生成部と、パルス生成部と、制御部と、を備える。前記誤差電圧生成部は、前記出力電圧に対応する帰還電圧と、予め定めた参照電圧と、の差に基づく誤差電圧を生成する。前記モード設定部は、前記誤差電圧に応じて、動作モードを軽負荷モードまたは非軽負荷モードに設定する。前記発振信号生成部は、前記非軽負荷モードに設定された場合には所定周期の発振信号を生成し、前記軽負荷モードに設定された場合には前記発振信号を停止する。前記パルス生成部は、前記軽負荷モードから前記非軽負荷モードへ切り替わると、前記発振信号生成部が前記発振信号の生成を開始する前に、パルス信号を生成する。前記制御部は、前記誤差電圧、前記発振信号および前記パルス信号に基づいて、前記ＰＷＭ信号を制御する。
【図面の簡単な説明】
【０００７】
【図１】一実施形態に係るＤＣ−ＤＣコンバータの回路図。
【図２】発振信号生成部４の一例を示す回路図。
【図３】発振信号生成部４の動作を示す電圧波形図。
【図４】パルス生成部５の一例を示す回路図。
【図５】パルス生成部５の動作を示す電圧波形図。
【図６】図１のＤＣ−ＤＣコンバータの動作を示すより詳細に示す波形図。
【発明を実施するための形態】
【０００８】
以下、実施形態について、図面を参照しながら具体的に説明する。
【０００９】
図１は、一実施形態に係るＤＣ−ＤＣコンバータの回路図である。このＤＣ−ＤＣコンバータは、入力電圧ＶＤＤより低い所望の出力電圧Ｖｏｕｔを生成して負荷Ｚに印加する、降圧型のＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータは、例えば低消費電力で動作することが要求されるモバイル機器に搭載され、このモバイル機器を制御するＩＣが負荷Ｚとして接続される。また、例えば、入力電圧ＶＤＤはリチウムイオン電池から供給される３．７Ｖであり、出力電圧ＶｏｕｔはＩＣを駆動する１．５Ｖである。
【００１０】
ＤＣ−ＤＣコンバータは、半導体集積回路装置１００と、その出力端子と接地端子との間に直列接続されるインダクタＬｏｕｔ，コンデンサＣｏｕｔとを備えている。そして、インダクタＬｏｕｔとコンデンサＣｏｕｔとの接続ノードに負荷Ｚが接続される。
【００１１】
半導体集積回路装置１００は、誤差電圧生成部１と、位相補償部２と、モード設定部３と、発振信号生成部４と、パルス生成部５と、制御部６と、スイッチング部７とを有する。また、半導体集積回路装置１００の入力端子である電源端子Ｔｖｄｄ，接地端子Ｔｖｓｓ，帰還端子Ｔｆｂには、それぞれ入力電圧ＶＤＤ、接地電圧ＶＳＳおよび出力電圧Ｖｏｕｔが入力される。図１では、端子Ｔｖｄｄ，Ｔｖｓｓは半導体集積回路装置１００内の一部のみに接続されているが、実際にはそれぞれ電源端子および接地端子として、各部に接続されている。また、半導体集積回路装置１００の出力端子Ｔｏｕｔから半導体集積回路装置１００の出力電圧Ｖｓｗが出力される。
【００１２】
誤差電圧生成部１は、出力電圧Ｖｏｕｔおよび所定の参照電圧Ｖｒｅｆ１に基づいて、誤差電圧Ｖｅｒｒを生成する。より具体的には、誤差電圧生成部１は、出力電圧Ｖｏｕｔが入力される帰還端子Ｔｆｂと接地端子との間に直列接続されるフィードバック抵抗Ｒ１１，Ｒ１２と、誤差増幅器Ａ１３とを有する。誤差増幅器Ａ１３の正入力端子には参照電圧Ｖｒｅｆ１が入力され、負入力端子には出力電圧Ｖｏｕｔを抵抗Ｒ１１，Ｒ１２により分圧した帰還電圧Ｖｆｂが入力される。そして、誤差増幅器Ａ１３は、参照電圧Ｖｒｅｆ１と電圧Ｖｆｂとの差を増幅して、誤差電圧Ｖｅｒｒを出力する。これにより、帰還電圧Ｖｆｂと参照電圧Ｖｒｅｆとの差の積分値を示す誤差電圧Ｖｅｒｒが得られる。参照電圧Ｖｒｅｆ１は必要な出力電圧Ｖｏｕｔの値に応じて設定される。
【００１３】
位相補償部２は、誤差増幅器Ａ１３の出力端子と接地端子との間に直列接続される位相補償抵抗Ｒ２１および位相補償コンデンサＣ２２を有する。そして、位相補償部２は、抵抗Ｒ２１およびコンデンサＣ２２の大きさと誤差増幅器Ａ１３の増幅率とに応じた時定数で、誤差電圧Ｖｅｒｒの位相を補償する。これにより、帰還系の発振を防止し、動作を安定させることができる。
【００１４】
モード設定部３は、正入力端子に所定の参照電圧Ｖｒｅｆ２が入力され、負入力端子に誤差電圧Ｖｅｒｒが入力される比較器Ａ３１を有する。そして、モード設定部３は、誤差電圧Ｖｅｒｒに応じて、半導体集積回路装置１００の動作モードが軽負荷モードであるか非軽負荷モードであるかを示す、モード信号Ｖｍｏｄｅを生成する。すなわち、誤差電圧Ｖｅｒｒが参照電圧Ｖｒｅｆ２より小さい場合、比較器Ａ３１はモード信号Ｖｍｏｄｅをハイに設定する。これは、動作モードが軽負荷モードであることを意味する。一方、誤差電圧Ｖｅｒｒが参照電圧Ｖｒｅｆ２以上である場合、比較器Ａ３１はモード信号Ｖｍｏｄｅをロウに設定する。これは、動作モードが非軽負荷モードであることを意味する。
【００１５】
軽負荷モードには、負荷Ｚが必要とする以上の電力を一定期間供給し、その後、半導体集積回路装置１００内の一部の動作を一定期間停止する、というサイクルを繰り返す。これにより、ＤＣ−ＤＣコンバータの低消費電力化を図る。一方、非軽負荷モードでは、連続してスイッチング動作を行い、負荷Ｚが必要とする電力を安定して供給する。
【００１６】
発振信号生成部４は、動作モードが非軽負荷モードに設定された場合には、所定の周期でハイに設定される発振信号Ｖｏｓｃを生成し、動作モードが軽負荷モードに設定された場合には、発振信号Ｖｏｓｃを停止する。発振信号Ｖｏｓｃはスイッチング部７を制御するＰＷＭ（Pulse Width Modulation）信号Ｖｐｗｍｐ，Ｖｐｗｍｎ（後述）を生成するために用いられる。
【００１７】
図２は、発振信号生成部４の一例を示す回路図である。発振信号生成部４は、電流源Ｉ４１と、スイッチＳＷ４２〜ＳＷ４４と、コンデンサＣ４５と、比較器Ａ４６とを有する。
【００１８】
電流源Ｉ４１、スイッチＳＷ４２およびコンデンサＣ４５は、電源端子Ｔｖｄｄと接地端子Ｔｖｓｓとの間に縦続接続される。そして、モード信号Ｖｍｏｄｅがロウの場合、すなわち、動作モードが非軽負荷モードに設定されている場合、スイッチＳＷ４２はオンし、電流源Ｉ４１はコンデンサＣ４５を充電する。一方、モード信号Ｖｍｏｄｅがハイの場合、すなわち、動作モードが軽負荷モードに設定されている場合、スイッチＳＷ４２はオフし、コンデンサＣ４５は充電されない。
【００１９】
スイッチＳＷ４３はモード信号Ｖｍｏｄｅがロウの場合にオンし、比較器Ａ４６を動作させるために、入力電圧ＶＤＤを電源として印加する。一方、スイッチＳＷ４３はモード信号Ｖｍｏｄｅがハイの場合にオフし、比較器Ａ４６の動作を停止する。
【００２０】
比較器Ａ４６の正入力端子にはコンデンサＣ４５の一端の電圧Ｖｐが入力され、負入力端子には所定の参照電圧Ｖｒｅｆ３が入力され、出力端子から発振信号Ｖｏｓｃを出力する。より具体的には、電圧Ｖｐが参照電圧Ｖｒｅｆ３以上である場合、比較器Ａ４６は発振信号Ｖｏｓｃをハイに設定する。一方、電圧Ｖｐが参照電圧Ｖｒｅｆ３より小さい場合、比較器Ａ４６は発振信号Ｖｏｓｃをロウに設定する。
【００２１】
スイッチＳＷ４４は発振信号Ｖｏｓｃがハイの場合にオンする。これにより、電圧Ｖｐは接地電圧ＶＳＳに設定される。
【００２２】
図３は、図２の発振信号生成部４の動作を示す電圧波形図である。図３の横軸は時間であり、縦軸は電圧Ｖｐおよび発振信号Ｖｏｓｃである。まずは、モード信号Ｖｍｏｄｅがロウ（非軽負荷モード）の場合の動作について説明する。
【００２３】
時刻ｔ１以前は発振信号Ｖｏｓｃがロウであるため、スイッチＳＷ４４はオフしている。そのため、コンデンサＣ４５が電流源Ｉ４１により充電され、電圧Ｖｐが上昇する。そして、時刻ｔ１で電圧Ｖｐが参照電圧Ｖｒｅｆ３に達すると、比較器Ａ４６は発振信号Ｖｏｓｃをハイに設定する。すると、スイッチＳＷ４４がオンし、時刻ｔ２で電圧Ｖｐが接地電圧ＶＳＳとなる。よって、比較器Ａ４６は発振信号Ｖｏｓｃをロウに設定する。この動作を繰り返すことで、一定周期の発振信号Ｖｏｓｃが生成される。
【００２４】
一方、モード信号Ｖｍｏｄｅがハイ（軽負荷モード）の場合、スイッチＳＷ４２がオフするため、電流源Ｉ４１はコンデンサＣ４５を充電しない。また、スイッチＳＷ４３がオフするため、比較器Ａ４６が動作しない。よって、発振信号Ｖｏｓｃはロウに固定される。このように、軽負荷モード時は電流源Ｉ４１および比較器Ａ４６の動作を停止することで、低消費電力化を図れる。
【００２５】
図１に戻り、パルス生成部５について説明する。パルス生成部５は、モード信号Ｖｍｏｄｅがハイからロウに切り替わるのに同期して、パルス信号Ｖｐｌｓを生成する。言い換えると、パルス生成部５は、動作モードが軽負荷モードから非軽負荷モードに切り替わると、発振信号生成部４が発振信号Ｖｏｓｃの生成を開始する前に、パルス信号Ｖｐｌｓを生成する。
【００２６】
図４は、パルス生成部５の一例を示す回路図である。また、図５は、同図のパルス生成部５の動作を示す電圧波形図である。パルス生成部５は、モード信号Ｖｍｏｄｅを反転して信号Ｖａ（第１の信号）を生成するインバータ５１と、信号Ｖａを遅延して信号Ｖｂ（第２の信号）を生成する遅延回路５２と、信号Ｖｂを反転して信号Ｖｃ（第３の信号）を生成するインバータ５３と、信号Ｖａおよび信号Ｖｃに対して論理積を算出してパルス信号Ｖｐｌｓを生成するＡＮＤ回路５４とを有する。図５に示すように、時刻ｔ１５でモード信号Ｖｍｏｄｅがハイからロウに切り替わると、これに同期して、パルス生成部５はパルス信号Ｖｐｌｓを１回だけハイに設定する。その後、遅延回路５２の遅延時間に対応する時刻ｔ１６で、パルス生成部５はパルス信号Ｖｐｌｓをロウに設定する。
【００２７】
本実施形態の特徴の１つは、動作モードが軽負荷モードから非軽負荷モードに切り替わると、すぐにパルス信号Ｖｐｌｓを生成することにより、負荷Ｚが急激に変化した場合でも、出力電圧Ｖｏｕｔのドロップを抑制し、安定した出力電圧Ｖｏｕｔを生成できることである。
【００２８】
図１に戻り、制御部６およびスイッチング部７について説明する。制御部６は、出力電圧Ｖｏｕｔが一定になるよう、誤差電圧Ｖｅｒｒに応じたデューティ比のＰＷＭ信号Ｖｐｗｍｐ，Ｖｄｗｍｎを生成する。スイッチング部７は、電源端子Ｔｖｄｄと接地端子Ｔｖｓｓとの間に縦続接続されるＰＭＯＳトランジスタＱｐおよびＮＭＯＳトランジスタＱｎを有する。そして、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｄｗｍｎに応じて各トランジスタが交互にオンして、出力端子Ｔｏｕｔの電圧Ｖｓｗを制御する。以下、より詳しく説明する。
【００２９】
制御部６は、ＲＳフリップフロップ６１と、インバータ６２と、ＯＲ回路６３と、ＡＮＤ回路６４と、のこぎり波生成部６５と、電流検出部６６と、加算器６７と、比較器６８と、比較器６９と、ＰＷＭ信号生成部６Ａと、ドライバ６Ｂ，６Ｃとを有する。
【００３０】
インバータ６２はモード信号Ｖｍｏｄｅを反転する。ＯＲ回路６３はパルス信号Ｖｐｌｓと発振信号Ｖｏｓｃとの論理和を算出する。ＡＮＤ回路６４はインバータ６２の出力とＯＲ回路６３の出力との論理積を算出し、ＲＳフリップフロップ６１のセット信号Ｖｓｅｔを生成する。すなわち、モード信号Ｖｍｏｄｅがハイ（軽負荷モード）の場合、セット信号Ｖｓｅｔはロウに固定される。一方、モード信号Ｖｍｏｄｅがロウ（非軽負荷モード）の場合、パルス信号Ｖｐｌｓおよび発振信号Ｖｏｓｃの少なくとも一方が生成されてハイになると、セット信号Ｖｓｅｔはハイに設定される。
【００３１】
のこぎり波生成部６５は、周期が発振信号Ｖｏｓｃと等しく、その立ち下がりに同期してリセットされるのこぎり波電圧を生成する。電流検出部６６は、例えばスイッチング部７に流れる電流に比例する電流を生成し、これを抵抗に流して電圧に変換することにより、インダクタＬｏｕｔに流れる電流ＩＬに対応した電圧を生成する。加算器６７は、のこぎり波生成部６５が生成するのこぎり波電圧と、電流検出部６６の出力電圧とを加算する。比較器６８の正入力端子には加算器６７の出力が入力され、負入力端子には誤差電圧Ｖｅｒｒが入力される。そして、比較器６８は、誤差電圧Ｖｅｒｒの方が大きいときは出力をロウに設定するが、加算器６７の出力が誤差電圧Ｖｅｒｒに達すると出力をハイに設定し、ＲＳフリップフロップ６１のリセット信号Ｖｒｓｔを生成する。このように、ＲＳフリップフロップ６１の動作タイミングは誤差電圧ＶｅｒｒおよびインダクタＬｏｕｔに流れる電流ＩＬに依存する。
【００３２】
ＲＳフリップフロップ６１は、セット信号Ｖｓｅｔの立ち上がりに同期して出力信号Ｑをハイに設定し、リセット信号Ｖｒｓｔの立ち上がりに同期して出力信号Ｑをロウに設定する。上述したように、軽負荷モードではセット信号Ｖｓｅｔがロウに固定されるため、出力信号Ｑもロウに固定される。
【００３３】
比較器６９の正入力端子には半導体集積回路装置１００の出力端子Ｔｏｕｔの電圧Ｖｓｗが入力され、負入力端子には接地電圧が入力される。そして、電圧Ｖｓｗの方が高くなると、比較器６９は出力をハイに設定する。
【００３４】
ＰＷＭ信号生成部６Ａは、ＲＳフリップフロップ６１の出力信号Ｑと比較器６９の出力とに応じて、スイッチング部７を制御するＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎを生成する。より具体的には、軽負荷モードでは、ＲＳフリップフロップ６Ａの出力信号Ｑがロウに固定されているため、ＰＷＭ信号生成部６ＡはＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎを停止する。結果としてスイッチング部７のスイッチング動作が停止し、ＤＣ−ＤＣコンバータは低消費電力で動作する。
【００３５】
一方、非軽負荷モードでは、ＰＷＭ信号生成部６Ａは、ＲＳフリップフロップ６１の出力信号Ｑに基づき、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎを生成する。そして、バッファ６Ｂ，６ＣによりトランジスタＱｐ，Ｑｎのゲートを駆動して、スイッチング部７内のトランジスタＱｐ，Ｑｎを交互にオン・オフ制御する。
【００３６】
ただし、非軽負荷モード時において、負荷Ｚに流れる電流が小さい場合に、インダクタＬｏｕｔに流れる電流が半導体集積回路装置１００に逆流するのを防ぐために、比較器６９の出力がハイになると、すなわち、電圧Ｖｓｗが接地電圧を超えると、ＰＷＭ信号生成部６ＡはトランジスタＱｎがオフするようＰＷＭ信号Ｖｐｗｍｎを生成する。
【００３７】
発振信号Ｖｏｓｃの周期に応じたＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎの周期と、トランジスタＱｐがオンする時間との比をデューティ比と呼ぶ。以下では、ＰＷＭ信号ＶｐｗｍｐがロウのときにトランジスタＱｐがオンし，ＶｐｗｍｎがハイのときにトランジスタＱｎがオンするものとする。
【００３８】
なお、ＰＷＭ信号生成部６Ａは、トランジスタＱｐ，Ｑｎの両方が瞬間的にオンして、電源端子Ｔｖｄｄから接地端子Ｔｖｓｓへ貫通電流が流れるのを防止するために、トランジスタＱｐ，Ｑｎがオンするタイミングをずらしてもよい。
【００３９】
また、図１のインダクタＬｏｕｔおよびコンデンサＣｏｕｔは、半導体集積回路装置１００の出力端子Ｔｏｕｔと接地端子Ｔｖｓｓとの間に直列接続される。これらの接続ノードから出力電圧Ｖｏｕｔが出力され、負荷Ｚに印加される。インダクタＬｏｕｔにはスイッチング部７から出力される電圧Ｖｓｗと、出力電圧Ｖｏｕｔと電圧差が印加される。インダクタＬｏｕｔの負荷Ｚ側を基準にすると、電圧差は、トランジスタＱｐがオンしているときは入力電圧ＶＤＤ−出力電圧Ｖｏｕｔであり、トランジスタＱｎがオンしているときは接地電圧ＶＳＳ−出力電圧Ｖｏｕｔである。したがって、インダクタＬｏｕｔに印加される電圧は正および負の電圧が交互に繰り返され、インダクタＬｏｕｔには三角波状の電流ＩＬが流れる。
【００４０】
インダクタＬｏｕｔに流れる電流ＩＬと負荷Ｚに流れる電流とが平衡すると、コンデンサＣｏｕｔに流れる直流電流が等価的に０となり、出力電圧Ｖｏｕｔが安定状態となる。
【００４１】
以上説明した図１のＤＣ−ＤＣコンバータのうち、半導体集積回路装置１００内の一部または全部の回路をディスクリート部品を用いて構成してもよい。例えば、スイッチング部７が大電流を流す必要がある場合、スイッチング部７を半導体集積回路装置１００に内蔵せず、ディスクリート部品を用いて構成してもよい。逆に、インダクタＬｏｕｔおよびコンデンサＣｏｕｔを半導体集積回路装置に内蔵してもよい。
【００４２】
ＤＣ−ＤＣコンバータの動作の概略は以下の通りである。負荷Ｚに流れる電流が小さくなると、余分な電流がコンデンサＣｏｕｔに流れる。すると、出力電圧Ｖｏｕｔが所望の電圧より高くなり、帰還電圧Ｖｆｂが高くなる。そのため、誤差電圧Ｖｅｒｒが低くなる。その結果、ＰＷＭ信号Ｖｐｗｍｐのデューティ比が低くなり、トランジスタＱｐがオンする期間が短くなる。よって、出力電圧Ｖｏｕｔが低下し、所望の電圧で安定する。
【００４３】
一方、負荷Ｚに流れる電流が大きくなると、不足する電流がコンデンサＣｏｕｔから流れる。すると、出力電圧Ｖｏｕｔが所望の電圧より低くなり、帰還電圧Ｖｆｂが低くなる。そのため、誤差電圧Ｖｅｒｒが高くなる。その結果、ＰＷＭ信号Ｖｐｗｍｐのデューティ比が高くなり、トランジスタＱｐがオンする期間が長くなる。よって、出力電圧Ｖｏｕｔが上昇し、所望の電圧で安定する。以上のような帰還動作により、負荷Ｚが多少変動しても、ＤＣ−ＤＣコンバータは一定の出力電圧Ｖｏｕｔを生成できる。
【００４４】
図６は、図１のＤＣ−ＤＣコンバータの動作を示すより詳細に示す波形図である。横軸は時間であり、縦軸は順に、負荷Ｚに流れる電流Ｉｏｕｔ、負荷Ｚに印加される出力電流Ｖｏｕｔ、モード信号Ｖｍｏｄｅ、発振信号Ｖｏｓｃ、パルス信号Ｖｐｌｓ、セット信号Ｖｓｅｔ、リセット信号Ｖｒｓｔ、トランジスタＱｐ用のＰＷＭ信号Ｖｐｗｍｐ、半導体集積回路装置１００の出力である電圧Ｖｓｗ、および、インダクタＬｏｕｔに流れる電流ＩＬである。
【００４５】
時刻ｔ２１以前は負荷Ｚに流れる電流Ｉｏｕｔが小さいとする。この場合、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆ１より高くなるため、モード設定部３はモード信号Ｖｍｏｄｅをハイ（軽負荷モード）に設定している。図２を用いて説明したように、発振信号生成部４内のスイッチＳＷ４２，ＳＷ４３がオフするため、電流源Ｉ４１および比較器Ａ４６は動作しない。また、図１のインバータ６２およびＡＮＤ回路６４によりセット信号Ｖｓｅｔはロウに固定され、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎは、それぞれハイおよびロウに固定される。結果として、スイッチング部７内のトランジスタＱｐ，Ｑｎはオフである。このように、軽負荷モードでは半導体集積回路装置１００装置内の各部の動作が停止し、かつ、トランジスタＱｐ，Ｑｎに電流が流れないため、消費電力を削減できる。
【００４６】
時刻ｔ２１で負荷Ｚに流れる電流Ｉｏｕｔが大きくなると、出力電圧Ｖｏｕｔが低下し始める。これに伴い、帰還電圧Ｖｆｂも低下し、参照電圧Ｖｒｅｆ１との差が大きくなる。そして、時刻ｔ２２で、モード設定部３はモード信号Ｖｍｏｄｅをロウ（非軽負荷モード）に設定する。
【００４７】
非軽負荷モードに設定されても、発振信号生成部４は、すぐには発振信号Ｖｏｓｃを生成できない。図２および図３に示すように、スイッチＳＷ４２がオンした後、コンデンサＣ４５が充電され、電圧Ｖｐが参照信号Ｖｒｅｆ３を超えるまで発振信号Ｖｏｓｃはハイに設定されないためである。よって、図６の時刻ｔ２２からある程度時間が経過した時刻ｔ２３でようやく発振信号Ｖｏｓｃがハイに設定される。
【００４８】
一方、パルス生成部５は、図４および図５を用いて説明したように、モード信号Ｖｍｏｄｅがハイからロウに切り替わるのに同期して、すぐにパルス信号Ｖｐｌｓをハイに設定する。よって、図１のインバータ６２、ＯＲ回路６３およびＡＮＤ回路６４により、図６の時刻ｔ２２でセット信号Ｖｓｅｔが立ち上がる。これに同期して、ＲＳフリップフロップ６１の出力信号Ｑが立ち上がるとともに、制御部６はＰＷＭ信号Ｖｐｗｍｐをロウに設定する。
【００４９】
よって、出力信号Ｖｏｕｔが低下し始めた時刻ｔ２２の直後に、図１のトランジスタＱｐがオンし、電圧Ｖｓｗを入力電圧ＶＤＤに設定する。これにより、インダクタＬｏｕｔに流れる電流ＩＬが増加し、出力電圧Ｖｏｕｔの低下を抑制できる。
【００５０】
電流ＩＬが増加し、時刻ｔ２４で加算器６７の出力が誤差電圧Ｖｅｒｒに達すると、比較器６８はリセット信号Ｖｒｓｔを立ち上げる。これに同期して、制御部６はＰＷＭ信号Ｖｐｗｍｐをハイに設定し、トランジスタＱｐはオフする。このとき、インダクタＬｏｕｔに流れる電流ＩＬは急激には変化しないため、トランジスタＱｎの寄生ダイオード（不図示）を介して、接地端子ＴｖｓｓからインダクタＬｏｕｔに電流が流れる。そのため、時刻ｔ２４の直後の貫通電流防止期間中は電圧Ｖｓｗが負となる。
【００５１】
時刻ｔ２３以降では、時刻ｔ２５，２６等で発振信号生成部４が周期的に発振信号Ｖｏｓｃをハイに設定する。そのため、ＤＣ−ＤＣコンバータは通常の非軽負荷モード時の動作となり、発振信号Ｖｏｓｃに同期して制御部６がＰＷＭ信号Ｖｐｗｍｐを生成する。そして、出力電圧Ｖｏｕｔは時刻ｔ２１以前の元の値に復帰する。
【００５２】
仮にパルス生成部５を設けないと、セット信号Ｖｓｅｔがハイに設定されるのは時刻ｔ２３となる。この場合、図６の点線で示すように、出力電圧Ｖｏｕｔは時刻ｔ２３まで大きく低下し続けてしまう。
【００５３】
これに対し、本実施形態では、パルス生成部５が、モード信号Ｖｍｏｄｅがハイ（軽負荷モード）からロウ（非軽負荷モード）へ切り替わるのと同期して、パルス信号Ｖｐｌｓを生成する。そして、パルス信号Ｖｐｌｓの生成と同期して、ＲＳフリップフロップ６１およびＰＷＭ信号生成部６Ａはスイッチング部７のトランジスタＱｐをオンする。そのため、負荷Ｚに流れる電流が大きくなっても、迅速に負荷Ｚに電力供給を開始できる。したがって、出力電圧Ｖｏｕｔの低下Ｖｄｒｏｐを抑制できる。
【００５４】
このように、本実施形態では、パルス生成部５を設けるため、負荷Ｚに流れる電流が大きくなると、すぐにセット信号Ｖｓｅｔをハイに設定できる。結果として、ＤＣ−ＤＣコンバータは安定した出力電圧を負荷Ｚに印加できる。
【００５５】
図１のＤＣ−ＤＣコンバータは一例に過ぎず、種々の変形が可能である。例えば、ＭＯＳトランジスタの少なくとも一部を、バイポーラトランジスタ等の他の半導体素子を用いて構成してもよい。また、トランジスタの導電型を逆にし、それに応じてトランジスタの入力信号の極性を逆にしたＤＣ−ＤＣコンバータ回路を構成してもよい。例えば、図１のＰＭＯＳトランジスタＱｐに代えてＮＭＯＳトランジスタを用いてもよい。この場合も基本的な動作原理は同じである。
【００５６】
本実施形態に係るＤＣ−ＤＣコンバータは、回路全体を同一の半導体基板上に形成してもよいし、回路の一部を別の半導体基板上に形成してもよい。また、ＤＣ−ＤＣコンバータをプリント基板等にディスクリート部品を用いて実装してもよい。
【００５７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５８】
１  誤差電圧生成部
２  位相補償部
３  モード設定部
４  発振信号生成部
５  パルス生成部
６  制御部
７  スイッチング部
１００  半導体集積回路装置
【図１】
2013165570.tif 000003
【図２】
2013165570.tif 000004
【図３】
2013165570.tif 000005
【図４】
2013165570.tif 000006
【図５】
2013165570.tif 000007
【図６】
2013165570.tif 000008