(57)【要約】【課題】インダクタンスの調整の自由度が高く、所望のインダクタンスを確実に得られるインダクタンス素子を実現する。【解決手段】インダクタンス素子１００は、第１電極パターン１０および導電性ワイヤ３０を備える。第１電極パターン１０は線状電極からなる。第１電極パターン１０の第１端部１０１は接地されている。第１電極パターン１０の第２端部１０２には、他の回路素子等、なにも接続されていない。第１電極パターン１０は、主線路の電極パターン２０に対して、略平行に形成されている。第１電極パターン１０と主線路の電極パターン２０とは、所定の位置で導電性ワイヤ３０によって接続されている。この導電性ワイヤ３０のボンディング位置を調整することで、第１電極パターン１０のボンディング位置から第１端部１０１までの導体部と、導電性ワイヤ３０からなるインダクタンス素子１００のインダクタンスを調整できる。【選択図】  図１
2013085046.tif 000002
【特許請求の範囲】
【請求項１】
第１入出力端子と第２入出力端子とを接続する主線路の電極パターンに接続されるインダクタンス素子であって、
該主線路の電極パターンから所定距離離間して、該主線路の電極パターンと平行に配設された第１電極パターンと、
前記主線路の電極パターンと前記第１電極パターンとを接続する導電性ワイヤと、を備え、
前記第１電極パターンは、第１端が他の回路素子に接続されておらず、第２端が他の回路素子に接続されており、
前記導電性ワイヤは、前記主線路の電極パターンと前記第１電極パターンとの所定位置にそれぞれの端部がボンディングされている、インダクタンス素子。
【請求項２】
前記導電性ワイヤは複数本である、請求項１に記載のインダクタンス素子。
【請求項３】
第１入出力端子と第２入出力端子とを接続する主線路の電極パターンに接続されるインダクタンス素子であって、
前記主線路の電極パターンから所定距離離間して、前記主線路の電極パターンと平行に配設された第１電極パターンと、
前記主線路の電極パターンと前記第１電極パターンとの間に配設された第２電極パターンと、
前記主線路の電極パターンと前記第２電極パターンとを接続する第１導電性ワイヤと、
前記第１電極パターンと前記第２電極パターンとを接続する第２導電性ワイヤと、を備え、
前記第１電極パターンは、第１端が他の回路素子に接続されておらず、第２端が他の回路素子に接続されており、
前記第２電極パターンは、両端が他の回路素子に接続されておらず、
前記第１導電性ワイヤは、前記主線路の電極パターンと前記第２電極パターンとの所定位置にそれぞれの端部がボンディングされており、
前記第２導電性ワイヤは、前記第１電極パターンと前記第２電極パターンとの所定位置にそれぞれの端部がボンディングされている、インダクタンス素子。
【請求項４】
請求項１乃至請求項３のいずれかに記載のインダクタンス素子と、
該インダクタンス素子の前記第１入出力端子と前記第２入出力端子の少なくとも一方に接続された他のインダクタンス素子またはキャパシタンス素子と、を備える整合回路モジュール。
【請求項５】
請求項４に記載の整合回路モジュールで実現される整合回路と、
該整合回路によってインピーダンス整合される高周波増幅回路と、を備えた高周波回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性ワイヤと電極パターンとを用いて実現するインダクタンス素子に関するものである。
【背景技術】
【０００２】
従来、高周波回路モジュールに利用するインダクタンス素子として、基板に実装するディスクリート型のインダクタンス素子と、電極パターンや導電性ワイヤを用いたインダクタンス素子とがある。電極パターンと導電性ワイヤを用いたインダクタンス素子としては、例えば、特許文献１に示すようなものがある。
【０００３】
特許文献１に示すインダクタンス素子は、基板上に形成された複数の電極パターンと、当該複数の電極パターンの各端部をそれぞれに接続する導電性ワイヤとからなる。特許文献１では、電極パターンと導電性ワイヤとを交互に接続して擬似的にスパイラル形状を形成することで、インダクタンス素子を実現している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３６７８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のインダクタンス素子は、導電性ワイヤで接続する電極パターンを切り替えることで、インダクタンスを変化させているため、インダクタンスを離散的にしか調整できない。これにより、インダクタンスを微調整することができず、所望のインダクタンスを実現できない場合が生じてしまう。
【０００６】
したがって、本発明の目的は、インダクタンスの調整の自由度が高く、所望のインダクタンスを確実に得られるインダクタンス素子を実現することにある。
【課題を解決するための手段】
【０００７】
この発明のインダクタンス素子は、第１入出力端子と第２入出力端子とを接続する主線路の電極パターンと、該主線路の電極パターンから所定距離離間して、主線路の電極パターンと平行に配設された第１電極パターンと、主線路の電極パターンと第１電極パターンとを接続する導電性ワイヤと、を備える。第１電極パターンは、第１端が他の回路素子に接続されておらず、第２端が他の回路素子に接続されている。導電性ワイヤは、主線路の電極パターンと第１電極パターンとの所定位置にそれぞれの端部がボンディングされている。
【０００８】
この構成では、導電性ワイヤのボンディング位置によって、第１電極パターンにおけるボンディング位置から他の回路素子までの距離が変化する。これにより、第１電極パターンに接続する他の回路素子と主線路の電極パターンとの間の導体長が変化し、インダクタンスが変化する。すなわち、ボンディング位置に応じて、離散的（段階的）ではなく、無段階でインダクタンスを調整できる。
【０００９】
また、この発明のインダクタンス素子では、導電性ワイヤは複数本にすることもできる。この構成では、導電性ワイヤ数を複数にすることで、インダクタンスの取り得る範囲を、さらに広げることができる。
【００１０】
また、この発明のインダクタンス素子は、次の構成であってもよい。インダクタンス素子は、第１入出力端子と第２入出力端子とを接続する主線路の電極パターンと、該主線路の電極パターンから所定距離離間して主線路の電極パターンと平行に配設された第１電極パターンと、主線路の電極パターンと第１電極パターンとの間に配設された第２電極パターンと、主線路の電極パターンと第２電極パターンとを接続する第１導電性ワイヤと、第１電極パターンと第２電極パターンとを接続する第２導電性ワイヤと、を備える。第１電極パターンは、第１端が他の回路素子に接続されておらず、第２端が他の回路素子に接続されている。第２電極パターンは、両端が他の回路素子に接続されていない。第１導電性ワイヤは、主線路の電極パターンと第２電極パターンとの所定位置にそれぞれの端部がボンディングされている。第２導電性ワイヤは、第１電極パターンと第２電極パターンとの所定位置にそれぞれの端部がボンディングされている。
【００１１】
この構成では、インダクタンスの取り得る範囲を、さらに広げることができる。
【００１２】
この発明の整合回路モジュールは、上述のいずれかのインダクタンス素子と、該インダクタンス素子の第１入出力端子と第２入出力端子の少なくとも一方に接続された他のインダクタンス素子またはキャパシタンス素子と、を備える。
【００１３】
この構成では、上述のインダクタンスが調整可能なインダクタンス素子を含む整合回路を実現できる。そして、上述のインダクタンス素子を用いることで、無段階にインピーダンス調整を行うことができる。
【００１４】
また、この発明の高周波回路モジュールは、上述の整合回路モジュールで実現される整合回路と、該整合回路によってインピーダンス整合される高周波増幅回路と、を備える。
【００１５】
この構成では、上述の整合回路を備えることで、高周波増幅回路のインピーダンス整合と適切に行うことができ、高周波増幅回路と他の高周波回路との間での高周波信号の伝送損失を低減できる。
【発明の効果】
【００１６】
この発明によれば、所望のインダクタンスを確実に得られるインダクタンス素子を実現できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係るインダクタンス素子１００の構成図である。
【図２】本発明の第１の実施形態に係る高周波回路モジュール１１０の回路図である。
【図３】本発明の第１の実施形態に係る高周波回路モジュール１１０の構成図である。
【図４】本発明の第２の実施形態に係るインダクタンス素子１００Ａの構成図である。
【図５】本発明の第３の実施形態に係るインダクタンス素子１００Ｂの構成図である。
【図６】本発明の第４の実施形態に係るインダクタンス素子１００Ｃの構成図である。
【発明を実施するための形態】
【００１８】
本発明の第１の実施形態に係るインダクタンス素子について、図を参照して説明する。図１（Ａ）は、本発明の第１の実施形態に係るインダクタンス素子１００の構成図である。図１（Ｂ）は図１（Ａ）に示したインダクタンス素子よりもインダクタンスを大きくしたい場合のインダクタンス素子１００（Ｈ）の構成図である。図１（Ｃ）は図１（Ａ）に示したインダクタンス素子よりもインダクタンスを小さくしたい場合のインダクタンス素子１００（Ｌ）の構成図である。
【００１９】
インダクタンス素子１００は、第１電極パターン１０と、導電性ワイヤ３０とを備える。インダクタンス素子１００は、同じく絶縁性基板（図示せず）の表面に形成された主線路の電極パターン２０に接続されている。
【００２０】
主線路の電極パターン２０は、高周波信号の主伝送路となる線状の導体パターンである。主線路の電極パターン２０は、銅（Ｃｕ）等の導電性が高い材質によって形成されており、所定の電極幅および電極厚みで形成されている。電極幅および電極厚みは、仕様に応じて適宜設定すればよい。ただし、電極幅は、導電性ワイヤがボンディング可能な幅に形成されている。
【００２１】
主線路の電極パターン２０は、一方端が第１入出力端子ＰｏｒｔＡに接続し、他方端が第２入出力端子ＰｏｒｔＢに接続されている。主線路の電極パターン２０は、図１に示すように、少なくとも第１電極パターン１０と平行に配設する範囲において、直線状であることが好ましい。
【００２２】
第１電極パターン１０は、主線路の電極パターン２０と同様に、銅（Ｃｕ）等の導電性が高い材質によって形成されている。第１電極パターン１０は、所定の電極長、電極幅および電極厚みで形成されている。電極長、電極幅および電極厚みは、仕様に応じて適宜設定すればよい。ただし、電極幅は、導電性ワイヤがボンディング可能な幅に形成されている。
【００２３】
第１電極パターン１０は、主線路の電極パターン１０の上述の直線状に形成された部分と略平行に形成されている。第１電極パターン１０の第１端部１０１は接地されている。第１電極パターン１０の第２端部１０２（長さ方向において第１端部１０１と反対側の端部）には、他の回路素子等、なにも接続されていない。すなわち、第１電極パターン１０の第２端部１０２は、電極パターンの単なる物理的な終端となっている。言い換えれば、第１電極パターン１０の第２端部１０２は、高周波信号的には開放端となっている。
【００２４】
導電性ワイヤ３０は、第１電極パターン１０と主線路の電極パターン２０とを接続するようにボンディングされている。導電性ワイヤ３０の一方端は主線路の電極パターン２０にボンディングされている。導電性ワイヤ３０の他方端は第１電極パターン１０にボンディングされている。この際、導電性ワイヤ３０は、絶縁性基板に投影したラインが、主線路の電極パターン２０および第１電極パターン１０の延びる方向と略直交するように、ボンディングされている。
【００２５】
導電性ワイヤ３０は、銅（Ｃｕ）や金（Ａｕ）等を材質とする。導電性ワイヤ３０は、主線路の電極パターン２０と第１電極パターン１０の表面が銅（Ｃｕ）であれば銅（Ｃｕ）ワイヤを用いることが好ましく、表面が金（Ａｕ）めっきされていれば金（Ａｕ）ワイヤを用いることが好ましい。
【００２６】
このような構成とすることで、主線路の電極パターン２０に一端が接続し、他端が接地されたインダクタンス素子１００を実現することができる。
【００２７】
このような構成において、図１（Ｂ），（Ｃ）に示すように、導電性ワイヤ３０のボンディング位置を変化させる。
【００２８】
図１（Ｂ）に示すように、導電性ワイヤ３０を、第１電極パターン１０の第１端部１０１から距離ＤＬ１だけ離れた位置にボンディングする。これにより、主線路の電極パターン２０から、第１電極パターン１０の第１端部１０１までの導体長は、導電性ワイヤ３０のワイヤ長ＤＷと、第１電極パターン１０のボンディング位置から第１端部１０１までの距離ＤＬ１との加算値（ＤＷ＋ＤＬ１）となる。したがって、主線路の電極パターン２０に接続するインダクタンス素子１００（Ｈ）のインダクタンスは、加算した導体長（ＤＷ＋ＤＬ１）に応じた値となる。
【００２９】
図１（Ｃ）に示すように、導電性ワイヤ３０を、第１電極パターン１０の第１端部１０１から距離ＤＬ２（＜ＤＬ１）だけ離れた位置にボンディングする。これにより、主線路の電極パターン２０から、第１電極パターン１０の第１端部１０１までの導体長は、導電性ワイヤ３０のワイヤ長ＤＷと、第１電極パターン１０のボンディング位置から第１端部１０１までの距離ＤＬ２との加算値（ＤＷ＋ＤＬ２）となる。したがって、主線路の電極パターン２０に接続するインダクタンス素子１００（Ｌ）のインダクタンスは、加算した導体長（ＤＷ＋ＤＬ２）に応じた値となる。そして、この図１（Ｃ）に示す構成のインダクタンス素子１００（Ｌ）の導体長（ＤＷ＋ＤＬ２）は、図１（Ｂ）に示す構成のインダクタンス素子１００（Ｈ）の導体長（ＤＷ＋ＤＬ１）よりも低くなる。
【００３０】
このように、本実施形態の構成を用いれば、導電性ワイヤ３０のボンディング位置を適宜設定することで、インダクタンス素子１００のインダクタンスを、所定の範囲内で無段階に調整することができる。すなわち、インダクタンスの調整自由度が高いインダクタンス素子を実現することができる。
【００３１】
このようなインダクタンス素子１００は、図２、図３に示すような高周波回路モジュール１１０に適用される。図２は本発明の第１の実施形態に係る高周波回路モジュール１１０の回路図である。図３は本発明の第１の実施形態に係る高周波回路モジュール１１０の構成図である。
【００３２】
高周波回路モジュール１１０は、モード切り替えタイプＰＡ４０、整合回路４２Ｈ、スイッチ素子６０を備える。モード切り替えタイプＰＡ４０は、ハイパワーアンプ４１Ｈ、ミドルパワーアンプ４１Ｍ、ローパワーアンプ４１Ｌを備える。ハイパワーアンプ４１Ｈ、ミドルパワーアンプ４１Ｍ、ローパワーアンプ４１Ｌの入力端は、高周波回路モジュール１１０の入力端子Ｐｉｎに接続されている。
【００３３】
ハイパワーアンプ４１Ｈの出力端は、整合回路４２Ｈを介してスイッチ素子６０に接続されている。ミドルパワーアンプ４１Ｍの出力端は、整合回路４２Ｍを介してスイッチ素子６０に接続されている。ローパワーアンプ４１Ｌの出力端は、整合回路４２Ｌを介して、スイッチ素子６０に接続されている。
【００３４】
スイッチ素子６０は、高周波回路モジュール１１０の出力端子Ｐｏｕｔに接続されている。スイッチ素子６０は、外部からの制御信号によって、ハイパワーアンプ４１Ｈ、ミドルパワーアンプ４１Ｍ、ローパワーアンプ４１Ｌの出力端のいずれかを、高周波回路モジュール１１０の出力端子Ｐｏｕｔに接続する。
【００３５】
整合回路４２Ｈは、インダクタンス素子１００，５１、キャパシタンス素子５２，５３，５４を備える。インダクタンス素子５１は、ハイパワーアンプ４１Ｈとスイッチ素子６０との間に接続されている。インダクタンス素子５１のハイパワーアンプ４１Ｈ側の端部は、インダクタンス素子１００とキャパシタンス素子５３との直列回路を介して接地されている。インダクタンス素子５１のハイパワーアンプ４１Ｈ側の端部は、キャパシタンス素子５２を介して接地されている。インダクタンス素子５１のスイッチ素子６０側の端部は、キャパシタンス素子５４を介して接地されている。
【００３６】
このような回路構成において、図３に示すように、ハイパワーアンプ４１Ｈ、ミドルパワーアンプ４１Ｍ、ローパワーアンプ４１Ｌを備えるモード切り替えタイプＰＡ４０は、実装型の半導体パッケージ部品によって実現される。モード切り替えタイプＰＡ４０を実現する半導体パッケージ部品には、整合回路４２Ｍ，４２Ｌ、およびキャパシタンス素子５３も内蔵されている。
【００３７】
スイッチ素子６０も実装型の半導体パッケージ部品によって実現される。整合回路４２Ｈを構成するインダクタンス素子５１、キャパシタンス素子５２，５４は実装型チップ部品によって実現される。そして、これら、モード切り替えタイプＰＡ４０の半導体パッケージ部品、スイッチ素子６０の半導体パッケージ部品、インダクタンス素子５１、キャパシタンス素子５２，５４となる各実装型チップ部品は、上述のインダクタンス素子１００を形成する絶縁性基板上に実装される。そして、これらの回路素子を接続し、図２に示す回路構成を実現するための電極パターンも絶縁性基板に形成されている。なお、電極パターンは、絶縁性基板の表面のみでなく、内層や裏面に設けてもよい。
【００３８】
このような構成とすることで、整合回路４２Ｈのインダクタンス素子１００が可変インダクタンス素子となるので、整合回路４２Ｈは、インピーダンス可変型の整合回路モジュールとして機能する。そして、上述のインダクタンス素子１００を用いることで、インダクタンスを無段階に調整できるため、インピーダンスを無段階に調整できる整合回路を実現できる。これにより、ハイパワーアンプ４１Ｈとスイッチ素子６０との間のインピーダンス整合を、高精度に行うことができる。
【００３９】
そして、このように高精度なインピーダンスが実現できることで、ハイパワーアンプ４１Ｈとスイッチ素子６０との間での伝送損失を低減できる。これにより、低損失な高周波増幅回路モジュールを実現することができる。
【００４０】
なお、本実施形態では、高周波増幅回路のモジュールを例に説明したが、他の高周波回路モジュールにも、上述の構成を適用することができる。
【００４１】
次に、第２の実施形態に係るインダクタンス素子について、図を参照して説明する。図４は、本発明の第２の実施形態に係るインダクタンス素子１００Ａの構成図である。本実施形態のインダクタンス素子１００Ａは、第１の実施形態に示したインダクタンス素子１００に対して、導電性ワイヤが二本ボンディングされたものである。したがって、異なる箇所のみを詳細に説明し、他の箇所の説明は省略する。
【００４２】
主線路の電極パターン２０と、第１電極パターン１０とは、導電性ワイヤ３０１，３０２によって接続されている。導電性ワイヤ３０１，３０２は、所定の間隔をおいて、略平行にボンディングされている。
【００４３】
このような構成では、第１端部１０１に近い導電性ワイヤ３０１のボンディング位置によって、第１電極パターン１０のインダクタンスが決定される。そして、導電性ワイヤ３０１のインダクタンスと、導電性ワイヤ３０２のインダクタンスは、並列接続された回路構成となる。これにより、インダクタンス素子１００Ａのインダクタンスは、導電性ワイヤ３０１のインダクタンスと導電性ワイヤ３０２とが近接してボンディングされていれば、導電性ワイヤ３０１のインダクタンスと導電性ワイヤ３０２のインダクタンスの並列インダクタンスと、第１電極パターン１０のインダクタンスとの直列インダクタンスとなる。すなわち、導電性ワイヤ３０１のインダクタンスＬ３０１と導電性ワイヤ３０２のインダクタンスＬ３０２の並列インダクタンスＬ（Ｌ３０１／／Ｌ３０２）と、第１電極パターン１０のインダクタンスＬ１０とを加算したものになる。この場合、合成インダクタンスは、Ｌ（Ｌ３０１／／Ｌ３０２）＋Ｌ１０となる。また、導電性ワイヤ３０１のインダクタンスと導電性ワイヤ３０２とが離間してボンディングされていれば、次のように算出されるインダクタンスとなる。第１電極パターン１０の導電性ワイヤ３０１，３０２間の電極によるインダクタンスをＬ３１２とすれば、導電性ワイヤ３０１のインダクタンスＬ３０１とインダクタンスＬ３１２とを加算する。そして、この合成インダクタンスと導電性ワイヤ３０２のインダクタンスＬ３０２の並列インダクタンスＬ（（Ｌ３０１＋Ｌ３１２）／／Ｌ３０２）が得られ、この並列インダクタンスＬ（（Ｌ３０１＋Ｌ３１２）／／Ｌ３０２）に第１電極パターン１０のインダクタンスＬ１０が加算されたものになる。この場合、合成インダクタンスは、Ｌ（（Ｌ３０１＋Ｌ３１２）／／Ｌ３０２）＋Ｌ１０となる。
【００４４】
このように、導電性ワイヤの本数を複数にすることで、導電性ワイヤが一本の場合では取り得ない小さいインダクタンスに設定することが可能になる。これにより、インダクタンス素子の取り得るインダクタンスの範囲を、さらに広くすることができる。
【００４５】
なお、本実施形態では、導電性ワイヤを二本用いた例を示したが、三本以上であってもよい。
【００４６】
また、上述の説明では、二本の導電性ワイヤ３０１，３０２の間隔を特に指定していない。しかし、導電性ワイヤ３０１，３０２の間隔を調整することでも、上述のように、第１電極パターン１０における導電性ワイヤ３０１のボンディング位置と導電性ワイヤ３０２のボンディング位置との間の電極部分の長さが変化し、導電性ワイヤ３０２によるインダクタンスに直列接続されるインダクタンスを調整できるので、さらに広範囲なインダクタンスの調整に利用することができる。すなわち、必要なインダクタンスに応じて、適宜間隔を設定すればよい。
【００４７】
次に、第３の実施形態に係るインダクタンス素子について、図を参照して説明する。図５は、本発明の第３の実施形態に係るインダクタンス素子１００Ｂの構成図である。本実施形態のインダクタンス素子１００Ｂは、第１の実施形態に示したインダクタンス素子１００に対して、さらに第２電極パターン１１を追加したものである。したがって、異なる箇所のみを詳細に説明し、他の箇所の説明は省略する。
【００４８】
主線路の電極パターン２０と、第１電極パターン１０との間には、第２電極パターン１１が形成されている。第２電極パターン１１は、第１電極パターン１０と同様に、所定の電極長からなる直線状の電極パターンである。第２電極パターン１１は、第１電極パターン１０に対して略平行になるように、形成されている。第２電極パターン１１は、両端部１０３ともに他の回路素子等に接続されていない。すなわち、第２電極パターン１１の両端部１０３は、電極パターンの単なる物理的な終端となっている。言い換えれば、第２電極パターン１１の両端部１０３は、高周波信号的には開放端となっている。
【００４９】
主線路の電極パターン２０と第２電極パターン１１は、第１導電性ワイヤ３０Ａによって、接続されている。第１導電性ワイヤ３０Ａの主線路の電極パターン２０と第２電極パターン１１に対するボンディング位置は、所望とするインダクタンスによって決定されている。
【００５０】
第２電極パターン１１と第１電極パターン１０は、第２導電性ワイヤ３０Ｂによって、接続されている。第２導電性ワイヤ３０Ｂの第２電極パターン１１と第１電極パターン１０に対するボンディング位置は、所望とするインダクタンスによって決定されている。
【００５１】
このような構成とすることで、さらに広い範囲のインダクタンスを無段階で実現することができる。
【００５２】
なお、本実施形態では、第２電極パターン１１は一つであるが、複数であってもよい。第２電極パターン１１が複数の場合には、順次導電性ワイヤで複数の電極パターン１１を直列に接続していけばよい。
【００５３】
また、本実施形態の構成に、第２の実施形態の構成をさらに適用してもよい。すなわち、いずれかの電極パターンに接続する導電性ワイヤを、複数本にしてもよい。これにより、さらに取り得るインダクタンスの範囲を広くすることができる。
【００５４】
次に、第４の実施形態に係るインダクタンス素子について、図を参照して説明する。図６は、本発明の第４の実施形態に係るインダクタンス素子１００Ｃの構成図である。本実施形態のインダクタンス素子１００Ｃは、第３の実施形態に示したインダクタンス素子１００Ｂに対して、さらに導電性ワイヤＣを追加したものである。したがって、異なる箇所のみを詳細に説明し、他の箇所の説明は省略する。
【００５５】
主線路の電極パターン２０と、第１電極パターン１０とは、導電性ワイヤ３０Ｃによって接続されている。導電性ワイヤ３０Ｃの主線路の電極パターン２０と第１電極パターン１０に対するボンディング位置は、所望とするインダクタンスによって決定されている。
【００５６】
この構成とすることで、さらに広い範囲のインダクタンスを無段階で実現することができる。
【００５７】
なお、上述の各実施形態に示す、第１電極パターン１０の第２端部１０２側を、高周波信号の高調波の波長の１／４にすれば、第１電極パターン１０の第２端部１０２側をオープンスタブとして機能させることも可能である。この場合、さらにスプリアスの低減効果も得られる。
【符号の説明】
【００５８】
１００，１００Ａ，１００Ｂ，１００Ｃ：インダクタンス素子、
１１０：高周波回路モジュール
１０：第１電極パターン、
１１：第２電極パターン、
２０：主線路電極パターン、
３０：導電性ワイヤ、
１０１：第１電極パターン１０の第１端部、１０２：第１電極パターン１０の第２端部、１０３：第２電極パターンの両端部、
４０：モード切り替えタイプＰＡ、
４１Ｈ：ハイパワーアンプ、４１Ｍ：ミドルパワーアンプ、４１Ｌ：ローパワーアンプ、
４２Ｈ，４２Ｍ，４２Ｌ：整合回路、
５１：インダクタンス素子、
５２，５３，５４：キャパシタンス素子、
６０：スイッチ素子、
【図１】
2013085046.tif 000003
【図２】
2013085046.tif 000004
【図３】
2013085046.tif 000005
【図４】
2013085046.tif 000006
【図５】
2013085046.tif 000007
【図６】
2013085046.tif 000008