(57)【要約】【課題】小型で高容量な積層セラミックコンデンサを製造し得る方法を提供する。【解決手段】マザーブロック２２を第２の方向ｙにおいて隣り合う第１の導電層２１ａ間で第１の方向ｘに沿って切断すると共に、第１の方向ｘにおいて隣り合う第２の導電層２１ｂ間で第２の方向ｙに沿って切断することにより、第１及び第２の内部電極２５，２６が積層方向に沿って相互に間隔をおいて交互に設けられており、第１の内部電極２５が露出している一方、第２の内部電極２６が露出していない第１の端面２４ｅ並びに第１及び第２の側面２４ｃ、２４ｄと、第２の内部電極２６が露出している一方、第１の内部電極２５が露出していない第２の端面２４ｆとを有する直方体状のチップ２３を作製する。【選択図】図３
2013165211.tif 000002
【特許請求の範囲】
【請求項１】
表面上に、第１の方向に沿って延びる矩形状の第１の導電層が形成された複数の第１のセラミックグリーンシートを用意する工程と、
表面上に、第１の方向に沿って延び、前記第１の方向に垂直な第２の方向の長さが、前記第１の導電層より短い第２の導電層が形成された複数の第２のセラミックグリーンシートとを用意する工程と、
前記第１のセラミックグリーンシートと、前記第２のセラミックグリーンシートとを、前記第１の導電層と前記第２の導電層とが対向し、前記第１の導電層の前記第２の方向における両端辺が前記第２の導電層の前記第２の方向における両端辺とずれるように積層してマザーブロックを作製する工程と、
前記マザーブロックを前記第１の導電層を含み前記第２の導電層を含まない位置で前記第１の方向に沿って切断すると共に、前記第１及び第２の導電層の少なくとも一方を含まない位置で前記第２の方向に沿って切断することにより、前記第１の導電層から形成された第１の内部電極と前記第２の導電層から形成された第２の内部電極とが積層方向に沿って交互に設けられており、前記第２の内部電極が露出している一方、前記第１の内部電極が露出していない第２の端面並びに第１及び第２の側面と、前記第１の内部電極が露出している一方、前記第２の内部電極が露出していない第１の端面とを有する直方体状のチップを作製する工程と、
を備える、積層セラミックコンデンサの製造方法。
【請求項２】
第１の方向に沿って延び、前記第１の方向に対して垂直な第２の方向に沿って相互に間隔をおいて配列された複数の第１の導電層が配された複数の第１のセラミックグリーンシートを用意する工程と、
前記第２の方向に沿って延び、前記第１の方向に沿って相互に間隔をおいて配列された複数の第２の導電層が配された複数の第２のセラミックグリーンシートとを用意する工程と、
前記第１のセラミックグリーンシートと、前記第２のセラミックグリーンシートとを、前記複数の第２の導電層が前記第２の方向において隣接する２つの第１の導電層のそれぞれと重なるように交互に積層してマザーブロックを作製する工程と、
前記マザーブロックを前記第２の方向において隣り合う前記第１の導電層間で前記第１の方向に沿って切断すると共に、前記第１の方向において隣り合う前記第２の導電層間で前記第２の方向に沿って切断することにより、前記第１の導電層から形成された第１の内部電極と前記第２の導電層から形成された第２の内部電極とが積層方向に沿って交互に設けられており、前記第２の内部電極が露出している一方、前記第１の内部電極が露出していない第２の端面並びに第１及び第２の側面と、前記第１の内部電極が露出している一方、前記第２の内部電極が露出していない第１の端面とを有する直方体状のチップを作製する工程と、
を備える、積層セラミックコンデンサの製造方法。
【請求項３】
前記チップの前記第１及び第２の側面の上に絶縁層を形成した後に焼成する、請求項１または２に記載の積層セラミックコンデンサの製造方法。
【請求項４】
前記絶縁層としてセラミック層を形成する、請求項３に記載の積層セラミックコンデンサの製造方法。
【請求項５】
前記セラミック層を、セラミックグリーンシートを貼り付けることにより形成する、請求項４に記載の積層セラミックコンデンサの製造方法。
【請求項６】
前記セラミック層を、セラミックペーストを塗布することにより形成する、請求項５に記載の積層セラミックコンデンサの製造方法。
【請求項７】
前記マザーブロックの切断を押切りにより行う、請求項１〜６のいずれか一項に記載の積層セラミックコンデンサの製造方法。
【請求項８】
前記セラミックグリーンシートの厚みを前記導電層の厚みよりも大きくする、請求項１〜７のいずれか一項に記載の積層セラミックコンデンサの製造方法。
【請求項９】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する直方体状のセラミック素体と、
前記セラミック素体の内部において厚み方向に沿って相互に間隔をおいて交互に積層された複数の第１及び第２の内部電極と、
を備え、
前記第１の内部電極は、前記第１の端面に露出している一方、前記第２の端面には露出しておらず、
前記第２の内部電極は、前記第２の端面に露出している一方、前記第１の端面には露出しておらず、
前記第１の内部電極の幅方向における両端部は、前記第２の内部電極の幅方向における両端部よりも幅方向における内側に位置し、前記第１の内部電極の両端部の厚みは、両端部以外の内部電極の厚みより厚い、積層セラミックコンデンサ。
【請求項１０】
前記第１及び第２の内部電極間の距離が前記第１及び第２の内部電極のそれぞれの厚み以上である、請求項９に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサの製造方法及び積層セラミックコンデンサに関する。
【背景技術】
【０００２】
近年、携帯電話やパーソナルコンピュータ、デジタルカメラ、デジタルオーディオ機器などの電子機器の小型化に伴って、電子機器に搭載される積層セラミックコンデンサに対するさらなる小型化及び高容量化の要求が高まってきている。
【０００３】
積層セラミックコンデンサを大型化することなく高容量化する有力な方法としては、内部電極の対向面積を大きくする方法が挙げられる。例えば特許文献１には、内部電極の対向面積を大きくする方法として、第１及び第２の側面のそれぞれに、第１及び第２の内部電極の両方が露出した生チップを作製した後に、第１及び第２の側面の上にセラミック層を形成する方法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６-１３２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の方法では、第１及び第２の内部電極の間に配されたセラミック層の厚みが薄いと、第１及び第２の内部電極が短絡してしまう場合がある。このため、セラミック層の厚みを十分に薄くすることができず、小型化を達成するために積層枚数を減らさざる得なくなり容量を増やすことができなくなる。従って、小型で高容量な積層セラミックコンデンサを得ることは困難である。
【０００６】
本発明は、小型で高容量な積層セラミックコンデンサを製造し得る方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る第１の積層セラミックコンデンサの製造方法では、表面上に、第１の方向に沿って延びる矩形状の第１の導電層が形成された複数の第１のセラミックグリーンシートを用意する。表面上に、第１の方向に沿って延び、第１の方向に垂直な第２の方向の長さが、第１の導電層より短い第２の導電層が形成された複数の第２のセラミックグリーンシートとを用意する。第１のセラミックグリーンシートと、第２のセラミックグリーンシートとを、第１の導電層と第２の導電層とが対向し、第１の導電層の第２の方向における両端辺が第２の導電層の第２の方向における両端辺とずれるように積層してマザーブロックを作製する。マザーブロックを第１の導電層を含み第２の導電層を含まない位置で第１の方向に沿って切断すると共に、第１及び第２の導電層の少なくとも一方を含まない位置で第２の方向に沿って切断することにより、第１の導電層から形成された第１の内部電極と第２の導電層から形成された第２の内部電極とが積層方向に沿って交互に設けられており、第２の内部電極が露出している一方、第１の内部電極が露出していない第２の端面並びに第１及び第２の側面と、第１の内部電極が露出している一方、第２の内部電極が露出していない第１の端面とを有する直方体状のチップを作製する。
【０００８】
本発明に係る第２の積層セラミックコンデンサの製造方法では、第１の方向に沿って延び、第１の方向に対して垂直な第２の方向に沿って相互に間隔をおいて配列された複数の第１の導電層が配された複数の第１のセラミックグリーンシートを用意する。第２の方向に沿って延び、第１の方向に沿って相互に間隔をおいて配列された複数の第２の導電層が配された複数の第２のセラミックグリーンシートとを用意する。第１のセラミックグリーンシートと、第２のセラミックグリーンシートとを、複数の第２の導電層が第２の方向において隣接する２つの第１の導電層のそれぞれと重なるように、交互に積層してマザーブロックを作製する。マザーブロックを第２の方向において隣り合う第１の導電層間で第１の方向に沿って切断すると共に、第１の方向において隣り合う第２の導電層間で第２の方向に沿って切断することにより、第１の導電層から形成された第１の内部電極と第２の導電層から形成された第２の内部電極とが積層方向に沿って交互に設けられており、第２の内部電極が露出している一方、第１の内部電極が露出していない第２の端面並びに第１及び第２の側面と、第１の内部電極が露出している一方、第２の内部電極が露出していない第１の端面とを有する直方体状のチップを作製する。
【０００９】
本発明に係る第１及び第２のそれぞれの積層セラミックコンデンサの製造方法のある特定の局面では、チップの第１及び第２の側面の上に絶縁層を形成した後に焼成する。
【００１０】
本発明に係る第１及び第２のそれぞれの積層セラミックコンデンサの製造方法の他の特定の局面では、絶縁層としてセラミック層を形成する。
【００１１】
本発明に係る第１及び第２のそれぞれの積層セラミックコンデンサの製造方法の別の特定の局面では、セラミック層を、セラミックグリーンシートを貼り付けることにより形成する。
【００１２】
本発明に係る第１及び第２のそれぞれの積層セラミックコンデンサの製造方法のさらに他の特定の局面では、セラミック層を、セラミックペーストを塗布することにより形成する。
【００１３】
本発明に係る第１及び第２のそれぞれの積層セラミックコンデンサの製造方法のさらに別の特定の局面では、マザーブロックの切断を押切りにより行う。
【００１４】
本発明に係る第１及び第２のそれぞれの積層セラミックコンデンサの製造方法のまたさらに他の特定の局面では、セラミックグリーンシートの厚みを導電層の厚みよりも大きくする。
【００１５】
本発明に係る積層セラミックコンデンサは、直方体状のセラミック素体と、複数の第１及び第２の内部電極とを備えている。セラミック素体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びている。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びている。第１及び第２の端面は、幅方向及び厚み方向に沿って延びている。複数の第１及び第２の内部電極は、セラミック素体の内部において厚み方向に沿って相互に間隔をおいて交互に積層されている。第１の内部電極は、第１の端面に露出している一方、第２の端面には露出していない。第２の内部電極は、第２の端面に露出している一方、第１の端面には露出していない。第１の内部電極の幅方向における両端部は、第２の内部電極の幅方向における両端部よりも幅方向における内側に位置している。第１の内部電極の両端部の厚みは、両端部以外の内部電極の厚みより厚い。
【００１６】
本発明に係る積層セラミックコンデンサのある特定の局面では、第１及び第２の内部電極間の距離が第１及び第２の内部電極のそれぞれの厚み以上である。
【発明の効果】
【００１７】
本発明によれば、小型で高容量な積層セラミックコンデンサを製造し得る方法を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態におけるセラミックグリーンシート２０ａの略図的平面図である。
【図２】本発明の一実施形態におけるセラミックグリーンシート２０ｂの略図的平面図である。
【図３】本発明の一実施形態におけるセラミックグリーンシートの積層態様を説明するための模式的平面図である。
【図４】本発明の一実施形態におけるマザー積層体の略図的分解側面図である。
【図５】本発明の一実施形態における生のチップの略図的斜視図である。
【図６】本発明の一実施形態における生のチップの幅方向及び厚み方向に沿った略図的断面図である。
【図７】本発明の一実施形態における生のチップの長さ方向及び厚み方向に沿った略図的断面図である。
【図８】本発明の一実施形態における生のチップの長さ方向及び幅方向に沿った略図的断面図である。
【図９】本発明の一実施形態における生のセラミック素体の略図的斜視図である。
【図１０】本発明の一実施形態において製造された積層セラミックコンデンサの略図的斜視図である。
【図１１】本発明の一実施形態において製造された積層セラミックコンデンサの長さ方向及び厚み方向に沿った略図的断面図である。
【図１２】本発明の一実施形態において製造された積層セラミックコンデンサの幅方向及び厚み方向に沿った略図的断面図である。
【図１３】本発明の一実施形態において製造された積層セラミックコンデンサの長さ方向及び幅方向に沿った略図的断面図である。
【図１４】各セラミックグリーンシートの上に導電層が設けられた部分を切断する工程を説明するための略図的断面図である。
【図１５】内部電極の端部の模式的断面図である。
【図１６】変形例におけるセラミックグリーンシート２０ｂの略図的平面図である。
【発明を実施するための形態】
【００１９】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００２０】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００２１】
（第１の実施形態）
図１は、本実施形態におけるセラミックグリーンシート２０ａの略図的平面図である。図２は、本実施形態におけるセラミックグリーンシート２０ｂの略図的平面図である。図３は、本実施形態におけるセラミックグリーンシートの積層態様を説明するための模式的平面図である。図４は、本実施形態におけるマザー積層体の略図的分解側面図である。図５は、本実施形態における生のチップの略図的斜視図である。図６は、本実施形態における生のチップの幅方向及び厚み方向に沿った略図的断面図である。図７は、本実施形態における生のチップの長さ方向及び厚み方向に沿った略図的断面図である。図８は、本実施形態における生のチップの長さ方向及び幅方向に沿った略図的断面図である。図９は、本実施形態における生のセラミック素体の略図的斜視図である。
【００２２】
本実施形態では、図１〜図９を参照しながら、図１０に示す積層セラミックコンデンサ１の製造方法の一例について説明する。
【００２３】
（表面上に導電層２１ａ、２１ｂが形成されたセラミックグリーンシート２０ａ、２０ｂの準備）
まず、図１及び図２に示す、複数の導電層２１ａ、２１ｂが表面上に形成されたセラミックグリーンシート２０ａ、２０ｂと、図４に示す、導電層が表面上に形成されていないセラミックグリーンシート２０ｃとを用意する。
【００２４】
セラミックグリーンシート２０ａ〜２０ｃは、セラミックペーストをダイコーター法、グラビアコーター法、マイクログラビアコーター法などの印刷法によりシート状に印刷し、乾燥させることにより作製することができる。セラミックグリーンシート２０ａ〜２０ｃの作製に用いられるセラミックペーストに含まれるセラミック粉末の種類は、製造しようとする積層セラミックコンデンサ１の特性に応じて適宜選択することができる。
【００２５】
例えば、誘電体セラミック粉末を含むセラミックペーストを用いることができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などが挙げられる。
【００２６】
次に、セラミックグリーンシート２０ａ、２０ｂの表面上に、内部電極を構成するための矩形状の複数の導電層２１ａ、２１ｂを形成する。具体的には、セラミックグリーンシート２０ａの上には、第１の方向（ｘ方向）に沿って延び、ｘ方向に対して垂直な第２の方向（ｙ方向）に沿って相互に間隔をおいて配列された複数の帯状の導電層２１ａを形成する。一方、セラミックグリーンシート２０ｂの上には、ｙ方向に沿って延び、ｘ方向に沿って相互に間隔をおいて配列された複数の導電層２１ｂを形成する。詳細には、本実施形態では、ｘ方向及びｙ方向のそれぞれに沿って相互に間隔をおいてマトリクス状に配列された複数の導電層２１ｂを形成する。
【００２７】
なお、導電層２１ａ、２１ｂの形成は、スクリーン印刷法、グラビア印刷法、インクジェット法などの各種印刷法により行うことができる。
【００２８】
セラミックグリーンシート２０ａ〜２０ｃの厚みは、導電層２１ａ、２１ｂの厚みと同じかそれ以上の大きさであることが好ましい。具体的には、セラミックグリーンシート２０ａ〜２０ｃの厚みは、焼成後の厚みで、０．３μｍ〜３．０μｍであることが好ましい。セラミックグリーンシート２０ａの厚みと、セラミックグリーンシート２０ｂの厚みと、セラミックグリーンシート２０ｃの厚みとは、同じであってもよいし、異なっていてもよい。導電層２１ａ、２１ｂの焼成後の厚みは、０．３μｍ〜１．５μｍであることが好ましい。導電層２１ａの厚みと、導電層２１ｂの厚みとは、同じであってもよいし、異なっていてもよい。
【００２９】
セラミックグリーンシート２０ａ〜２０ｃの厚みが薄すぎると、セラミックグリーンシート２０ａ〜２０ｃの取り扱いが困難となる場合がある。一方、セラミックグリーンシート２０ａ〜２０ｃの厚みが厚すぎると、得られる積層セラミックコンデンサ１の性能（例えば静電容量）が低くなりすぎる場合がある。導電層２１ａ、２１ｂの厚みが薄すぎると、形成される内部電極２５，２６の厚みが薄くなりすぎ、得られる積層セラミックコンデンサ１の性能が低くなってしまう場合がある。一方、導電層２１ａ、２１ｂの厚みが厚すぎると、導電層２１ａ、２１ｂが設けられていない部分と、導電層２１ａ、２１ｂが設けられている部分との間に形成される段差が大きくなりすぎるため、構造欠陥が生じやすく、得られる積層セラミックコンデンサ１の信頼性が低くなる場合がある。
【００３０】
なお、セラミックグリーンシート２０ａ〜２０ｃの焼成後の厚みや、導電層２１ａ、２１ｂの焼成後の厚みは、得られた積層セラミックコンデンサ１を端面から長さ方向Ｌにおける中央部まで研磨して得られる断面を顯微鏡観察することにより測定することができる。
【００３１】
（マザーブロック２２の作製）
次に、図４に示されるように、表面上に導電層が形成されていないセラミックグリーンシート２０ｃを複数枚積層する。その後に、図３及び図４に示されるように、複数の導電層２１ａが表面上に形成されたセラミックグリーンシート２０ａと、複数の導電層２１ｂが表面上に形成されたセラミックグリーンシート２０ｂとを交互に複数枚ずつ積層していく。この際に、導電層２１ｂがｙ方向において隣接する２つの導電層２１ａのそれぞれと重なるようにセラミックグリーンシート２０ａ、２０ｂを積層していく。より具体的には、導電層２１ｂのｙ方向における中央が、ｙ方向において隣接する２つの導電層２１ａのｙ方向における中央と一致するようにセラミックグリーンシート２０ａ、２０ｂを積層していく。その後、図４に示されるように、表面上に導電層が形成されていないセラミックグリーンシート２０ｃをさらに複数枚積層する。これにより、内部に導電層２１ａ、２１ｂを有するマザーブロック２２を作製する。
【００３２】
なお、必要に応じてマザーブロック２２に、静水圧プレス等の各種プレスを施してもよい。
【００３３】
（生のチップ２３の作製）
次に、マザーブロック２２をｘ方向及びｙ方向に沿って切断することにより、マザーブロック２２から、図５〜図８に示す生のチップ２３を作製する。具体的には、図３に示されるように、マザーブロック２２を、ｙ方向において隣り合う導電層２１ａ間でｘ方向に沿って切断すると共に、ｘ方向において隣り合う導電層２１ｂ間でｙ方向に沿って切断する。より具体的には、マザーブロック２２を、ｙ方向において隣り合う導電層２１ａ間のｙ方向における中央でｘ方向に沿って延びるカットラインＬ１に沿って切断すると共に、ｘ方向において隣り合う導電層２１ｂ間のｘ方向における中央でｙ方向に沿って延びるカットラインＬ２に沿って切断する。これらカットラインＬ１，Ｌ２における切断を行うことにより、マザーブロック２２を複数の生のチップ２３に分断する。
【００３４】
なお、マザーブロック２２の切断は、例えば、切断刃を押しつける押切り、ダイシング、レーザー切断などの方法により行うことができる。なかでも、マザーブロック２２の切断方法としては、押切りが好ましい。マザーブロック２２の切断に要する時間が短くなり、また、ダイシングによる切断等と比較して、切断時に除去される部分を小さくできるため、材料の利用効率を高めることができるためである。
【００３５】
具体的には、本実施形態では、図示しない切断刃を厚み方向に移動させることによりマザーブロック２２の切断を行う。
【００３６】
図５〜図８に示されるように、生のチップ２３は、直方体状のチップ本体２４を有する。一対の主面２４ａ、２４ｂと、一対の側面２４ｃ、２４ｄと、一対の端面２４ｅ、２４ｆとを有する。主面２４ａ、２４ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。側面２４ｃ、２４ｄは、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。端面２４ｅ、２４ｆは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。
【００３７】
チップ本体２４の内部には、導電層２１ａ、２１ｂから形成された矩形状の複数の第１及び第２の内部電極２５，２６が配されている。複数の第１の内部電極２５と、複数の第２の内部電極２６とは、厚み方向Ｔに沿って、相互に間隔をおいて交互に配されている。厚み方向Ｔにおいて隣接する第１の内部電極２５と第２の内部電極２６とは、セラミック層２９を介して対向している。
【００３８】
第１及び第２の内部電極２５，２６は、長さ方向Ｌ及び幅方向Ｗに沿って配されている。第１の内部電極２５は、端面２４ｅに露出している。第１の内部電極２５は、端面２４ｆ及び側面２４ｃ、２４ｄには露出していない。第２の内部電極２６は、端面２４ｆ及び側面２４ｃ、２４ｄに露出している。第２の内部電極２６は、端面２４ｅには露出していない。即ち、端面２４ｅ及び側面２４ｃ、２４ｄには第１の内部電極２５が露出している一方、第２の内部電極２６は露出していない。端面２４ｆには第２の内部電極２６が露出している一方、第１の内部電極２５は露出していない。
【００３９】
（セラミック層２７ａ、２７ｂの形成）
次に、図９に示されるように、第２の内部電極２６が露出した側面２４ｃ、２４ｄの上に、セラミック層２７ａ、２７ｂを形成する。これにより、内部電極２５，２６が端面２４ｅ、２４ｆにのみ露出している生のセラミック素体２８を作製する。
【００４０】
セラミック層２７ａ、２７ｂは、例えば、セラミックグリーンシートを貼り付けることにより形成してもよい。この場合、厚みの均一性の高いセラミック層２７ａ、２７ｂを形成することができる。また、セラミック層２７ａ、２７ｂは、セラミックペーストを塗布し、乾燥させることにより形成してもよい。
【００４１】
セラミック層２７ａ、２７ｂの貼り付けて形成に先立って、側面２４ｃ、２４ｄの上に接着剤を塗布しておいてもよい。この塗布された接着剤は、後の焼成工程において焼失により除去される。
【００４２】
なお、生のセラミック素体２８に、バレル研磨等を適宜施し、稜線部や角部を丸められた形状としておくことが好ましい。
【００４３】
（焼成）
次に、生のセラミック素体２８を焼成することにより、図１０に示す、第１及び第２の内部電極２５，２６を有するセラミック素体１０を得る。その後、第１及び第２の外部電極１３，１４を形成することにより積層セラミックコンデンサ１を完成させる。なお、第１及び第２の外部電極１３，１４は、めっき法、ディップ法などにより導電性ペーストを塗布した後に焼成する方法等により形成することができる。
【００４４】
以上、本実施形態では、焼成の後に外部電極１３，１４を形成する、ポストファイアの場合について説明した。但し、本発明は、これに限定されない。生のセラミック素体に導電性ペーストを塗布した後に生のセラミック素体と同時に焼成するコファイアにより外部電極を形成してもよい。
【００４５】
（積層セラミックコンデンサ１の構成）
図１０は、本施形態において製造された積層セラミックコンデンサの略図的斜視図である。図１１は、本実施形態において製造された積層セラミックコンデンサの長さ方向及び厚み方向に沿った略図的断面図である。図１２は、本実施形態において製造された積層セラミックコンデンサの幅方向及び厚み方向に沿った略図的断面図である。図１３は、本実施形態において製造された積層セラミックコンデンサの長さ方向及び幅方向に沿った略図的断面図である。
【００４６】
図１０〜図１３に示されるように、積層セラミックコンデンサ１は、直方体状のセラミック素体１０を備えている。セラミック素体１０は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面１０ａ、１０ｂと、厚み方向Ｔ及び長さ方向Ｌに沿って延びる第１及び第２の側面１０ｃ、１０ｄと、厚み方向Ｔ及び幅方向Ｗに沿って延びる第１及び第２の端面１０ｅ、１０ｆを有する。
【００４７】
なお、本発明において、「直方体状」には、角部や稜線部が面取り状またはＲ面取り状である直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。
【００４８】
セラミック素体１０の寸法は、特に限定されない。セラミック素体１０の高さ寸法、長さ寸法及び幅寸法は、それぞれ、０．１ｍｍ〜３．０ｍｍ、０．２ｍｍ〜４．０ｍｍ、０．１ｍｍ〜３．０ｍｍ程度とすることができる。
【００４９】
セラミック素体１０は、適宜のセラミックスからなる。セラミック素体１０を構成するセラミックスの種類は、コンデンサである場合は、セラミック素体１０を誘電体セラミックスにより形成することができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などが挙げられる。
【００５０】
セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極２５，２６が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極２５，２６のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。第１及び第２の内部電極２５，２６は、厚み方向Ｔにおいて、セラミック層１０ｇを介して、互いに対向している。
【００５１】
なお、第１及び第２の内部電極２５，２６間の厚み方向Ｔに沿った距離、即ち、セラミック層１０ｇの厚みは、第１及び第２の内部電極２５，２６のそれぞれの厚みよりも大きい。セラミック層１０ｇの厚みは、第１及び第２の内部電極２５，２６のそれぞれの厚みと同じであることが好ましく、セラミック層の厚みが厚い方ががより好ましい。具体的には、セラミック層１０ｇの厚みは、０．３μｍ〜３μｍであることが好ましい。第１及び第２の内部電極２５，２６のそれぞれの厚みは、０．３μｍ程度であることが好ましく、０．４〜３．０であることがより好ましい。
【００５２】
第１の内部電極２５は、第１の端面１０ｅに露出しており、第１及び第２の主面１０ａ、１０ｂ、第２の端面１０ｆ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。第２の内部電極２６は、第２の端面１０ｆに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１の端面１０ｅ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。
【００５３】
図１２及び図１３に示されるように、第１の内部電極２５の幅方向Ｗにおける長さは、第２の内部電極２６の幅方向Ｗにおける長さよりも短い。第１の内部電極２５の幅方向Ｗの両端部は、第２の内部電極２６の幅方向Ｗの両端部よりも幅方向Ｗにおける内側に位置している。
【００５４】
第１及び第２の内部電極２５，２６は、適宜の導電材料により構成することができる。第１及び第２の内部電極２５，２６は、例えば、Ｎｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた金属またはＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた一種以上の金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）により構成することができる。
【００５５】
図１０、図１１及び図１３に示されるように、積層セラミックコンデンサ１は、第１及び第２の外部電極１３，１４を備えている。図１１及び図１３に示されるように、第１の外部電極１３は、第１の内部電極２５に接続されている。一方、第２の外部電極１４は、第２の内部電極２６に接続されている。
【００５６】
第１及び第２の外部電極１３，１４は、適宜の導電材料により構成することができる。また、第１及び第２の外部電極１３，１４は、複数の導電膜の積層体により構成されていてもよい。
【００５７】
本実施形態では、具体的には、第１及び第２の外部電極１３，１４のそれぞれは、１または複数の下地層と、下地層の上に形成されている１または複数のめっき層とを有する。
【００５８】
下地層は、例えば、焼結金属層や、めっき層、熱硬化性樹脂または光硬化性樹脂に導電性フィラーを添加した導電性樹脂からなる導電性樹脂層により構成することができる。焼結金属層は、第１及び第２の内部電極２５，２６と同時焼成したコファイアによるものであってもよいし、導電性ペーストを塗布して焼き付けたポストファイアによるものであってもよい。
【００５９】
下地層に含ませる導電材料は、特に限定されないが、下地層に含ませる導電材料の具体例としては、例えば、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｕなどの金属、Ａｇ−Ｐｄなどの上記金属の１種以上を含む合金などが挙げられる。
【００６０】
下地層の最大厚みは、例えば、２０μｍ〜１００μｍとすることができる。
【００６１】
めっき層は、例えば、Ｃｕ，Ｎｉ，Ｓｎ，Ａｇ，Ｐｄ，Ａｕなどの金属、Ａｇ−Ｐｄなどの上記金属の１種以上を含む合金などにより形成することができる。
【００６２】
めっき層１層あたりの最大厚みは、例えば、１μｍ〜１０μｍとすることができる。
【００６３】
なお、下地層とめっき層との間に、応力緩和用の樹脂層を配置してもよい。
【００６４】
ところで、図１４に示されるように、マザーブロック１２２の、第１の内部電極を構成するための導電層１２１ａと、第２の内部電極を構成するための導電層１２１ｂとの両方が設けられている部分を切断刃１２０を積層方向に移動させることにより押切りした場合、切断刃１２０の移動に伴って、セラミックグリーンシート１２３及び導電層１２１ａ、１２１ｂの切断部付近がｚ方向に変位する。これにより、形成される第１及び第２の電極が短絡してしまう場合がある。
【００６５】
それに対して本実施形態では、図３に示されるように、隣り合う導電層２１ｂ間でマザーブロック２２を切断する。すなわち、カットラインＬ１，Ｌ２には、第２の内部電極２６を構成するための導電層２１ａと、第１の内部電極２５を構成するための導電層２１ｂとのうちのいずれか一方のみが存在する。このため、押切りする際に導電層２１ａやセラミックグリーンシート２０ａ、２０ｂが変形したとしても、第１の内部電極２５と第２の内部電極２６とは短絡しない。従って、高性能な積層セラミックコンデンサ１を製造することができる。
【００６６】
また、第１の内部電極２５と第２の内部電極２６との間の短絡が確実に規制できるため、マザーブロック２２の切断速度を高くすることができる。従って、マザーブロック２２の切断に要する時間を短くすることができる。その結果、積層セラミックコンデンサ１の製造に要する時間を短くすることができる。
【００６７】
また、本実施形態のように、セラミック層２７ａ、２７ｂを事後的に設けることによって、セラミック層２７ａ、２７ｂの厚みを薄くすることができる。よって、第１の内部電極２５と第２の内部電極２６との対向面積を大きくすることができる。よって、より高性能な積層セラミックコンデンサ１を製造することができる。
【００６８】
また、チップ本体２４の側面２４ｃ、２４ｄには、第１の内部電極２５が露出していないため、側面２４ｃ、２４ｄにおける内部電極２５，２６の占める面積割合が小さい。このため、チップ本体２４とセラミック層２７ａ、２７ｂとの間の密着強度を高めることができる。よって、セラミック素体１０内に水分が侵入しにくく、優れた信頼性を有する積層セラミックコンデンサ１を得ることができる。
【００６９】
より優れた信頼性を有する積層セラミックコンデンサ１を得る観点からは、セラミックグリーンシート２０ａ〜２０ｃの厚みを導電層２１ａ、２１ｂの厚みよりも大きくすることが好ましい。セラミックグリーンシート２０ａ〜２０ｃの厚みを導電層２１ａ、２１ｂの厚みと同程度の厚みとすることが好ましく、セラミックグリーンシートの厚みの方が厚い方がよりに好ましい。但し、セラミックグリーンシート２０ａ〜２０ｃの厚みを導電層２１ａ、２１ｂの厚みに対して大きくしすぎると、セラミックグリーンシート２０ａ〜２０ｃが厚くなりすぎて、容量が取れなくなる場合がある。このため、セラミックグリーンシート２０ａ〜２０ｃの厚みを導電層２１ａ、２１ｂの厚みの３．０倍以下とすることがより好ましく、２．０倍以下とすることがさらに好ましい。
【００７０】
ところで、例えば、第１の内部電極の幅方向の一方側端部と、第２の内部電極の幅方向の一方側端部との幅方向における位置をそろえると共に、第１の内部電極の幅方向の他方側端部と、第２の内部電極の幅方向の他方側端部との幅方向における位置をそろえることも考えられる。しかしながら、この場合は、セラミック素体において、第１及び第２の内部電極の両方が設けられた部分と、第１及び第２の内部電極の両方が設けられていない部分とが隣り合うこととなる。このため、第１及び第２の内部電極の両方が設けられた部分と、第１及び第２の内部電極の両方が設けられていない部分との境界領域に大きな厚み差が生じる。よって、第１及び第２の内部電極の両方が設けられた部分と、第１及び第２の内部電極の両方が設けられていない部分との境界領域に電界が集中しやすい。また、セラミック素体の内部に構造欠陥が生じやすく、その結果、セラミック素体の内部に水分が侵入しやすくなる。従って、積層セラミックコンデンサの信頼性が低くなる場合がある。
【００７１】
それに対して本実施形態では、第１及び第２の内部電極２５，２６の両方が設けられた領域と、第１及び第２の内部電極２５，２６の両方が設けられていない領域との間に、第２の内部電極２６のみが設けられた領域が配されている。このため、急激な厚み変化が抑制されている。従って、電界集中を抑制することができると共に、構造欠陥の発生を抑制することができ、水分の侵入も抑制することができる。その結果、より優れた信頼性を得ることができる。
【００７２】
ところで、図１５に示すように、切断されていない第１の内部電極２５の端部２５ｂは、他の部分と比べて厚い。このため、複数の第１の内部電極２５のそれぞれの端部２５ｂが厚み方向Ｔにおいて重なって積層していると端部の厚みが蓄積され、結果として、大きな段差が生じ、セラミック素体１０内に構造欠陥が生じやすい。従って、複数の第１の内部電極２５のそれぞれの端部２５ｂの幅方向Ｗにおける位置はばらついていることが好ましい。
【００７３】
なお、上記実施形態では、チップの側面にセラミック層を設ける例について説明したが、セラミック層に換えて、樹脂層やガラス層などの絶縁層を設けてもよい。
【００７４】
（変形例）
図１６は、変形例におけるセラミックグリーンシート２０ｂの略図的平面図である。図１６に示すように、一枚のセラミックグリーンシート２０ａ、２０ｂに、ひとつの導電層２１ａ、２１ｂを設けてもよい。その場合は、セラミックグリーンシート２０ａ、２０ｂを、導電層２１ａと導電層２１ｂとが対向し、かつ、導電層２１ｂのｘ方向における両端辺が導電層２１ａの両端辺とずれるように積層してマザーブロック２２を作製することが好ましい。マザーブロック２２を導電層２１ａを含み導電層２１ｂを含まない位置でｙ方向に沿って切断すると共に、導電層２１ａ、２１ｂの少なくとも一方を含まない位置でｘ方向に沿って切断することにより、生のチップ２３を作製することが好ましい。
【符号の説明】
【００７５】
１…積層セラミックコンデンサ
１０…セラミック素体
１０ａ、１０ｂ…主面
１０ｃ、１０ｄ…側面
１０ｅ、１０ｆ…端面
１０ｇ…セラミック層
１３…第１の外部電極
１４…第２の外部電極
２０ａ〜２０ｃ…セラミックグリーンシート
２１ａ、２１ｂ…導電層
２２…マザーブロック
２３…生のチップ
２４…チップ本体
２４ａ、２４ｂ…主面
２４ｃ、２４ｄ…側面
２４ｅ、２４ｆ…端面
２５…第１の内部電極
２６…第２の内部電極
２７ａ、２７ｂ…セラミック層
２８…セラミック素体
２９…セラミック層
Ｌ１，Ｌ２…カットライン
【図１】
2013165211.tif 000003
【図２】
2013165211.tif 000004
【図３】
2013165211.tif 000005
【図４】
2013165211.tif 000006
【図５】
2013165211.tif 000007
【図６】
2013165211.tif 000008
【図７】
2013165211.tif 000009
【図８】
2013165211.tif 000010
【図９】
2013165211.tif 000011
【図１０】
2013165211.tif 000012
【図１１】
2013165211.tif 000013
【図１２】
2013165211.tif 000014
【図１３】
2013165211.tif 000015
【図１４】
2013165211.tif 000016
【図１５】
2013165211.tif 000017
【図１６】
2013165211.tif 000018