(57)【要約】【課題】感光画素に光を入射させることなく、ブルーミングを評価できるようにする。【解決手段】画素アレイ部１は、光電変換した電荷を蓄積する画素ＰＣがマトリックス状に配置され、行走査回路２は、画素ＰＣをロウごとに駆動し、電流源Ｇ´は、画素アレイ部１の一部の画素ＰＣ´に電荷を注入し、タイミング制御回路７は、画素ＰＣの駆動タイミングおよび画素ＰＣ´の電荷注入タイミングを制御する。【選択図】      図１
2013009215.tif 000002
【特許請求の範囲】
【請求項１】
光電変換した電荷を蓄積する画素がマトリックス状に配置された画素アレイ部と、
前記画素をロウごとに駆動する行走査回路と、
前記画素アレイ部の一部の画素に電荷を注入する電荷注入部と、
前記画素の駆動タイミングおよび電荷注入タイミングを制御するタイミング制御回路とを備えることを特徴とする固体撮像装置。
【請求項２】
前記電荷注入部から電荷が注入される画素は、前記画素アレイ部の端部に配置されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記電荷注入部から電荷が注入される画素は、前記画素アレイ部の感光画素に隣接して配置されていることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記電荷注入部から前記画素への電荷の注入を遮断する第１のセレクタを備えることを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記電荷注入部から電荷が注入される画素に設けられ、前記画素に蓄積された電荷の読み出しを遮断する第２のセレクタを備えることを特徴とする請求項１から４のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサでは、高照度の光が入射すると、フォトダイオードにて大量の電荷が発生し、排出能力を超える分が周辺画素に溢れることで、ブルーミングが発生する。
【０００３】
このようなブルーミングの評価方法として、高照度の光を全ての感光画素に入射させ、そこから溢れた電荷を遮光画素で検出することで定量化する方法がある。この方法では、屋外での晴天下の環境で使用される条件を想定すると、太陽光と同等の照度を有する光源を用意する必要があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２２１２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一つの実施形態の目的は、感光画素に光を入射させることなく、ブルーミングを評価することが可能な固体撮像装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の固体撮像装置によれば、画素アレイ部と、行走査回路と、電荷注入部と、タイミング制御回路とが設けられている。画素アレイ部は、光電変換した電荷を蓄積する画素がマトリックス状に配置されている。行走査回路は、前記画素をロウごとに駆動する。電荷注入部は、前記画素アレイ部の一部の画素に電荷を注入する。タイミング制御回路は、前記画素の駆動タイミングおよび電荷注入タイミングを制御する。
【図面の簡単な説明】
【０００７】
【図１】図１は、一実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図２】図２（ａ）は、図１の画素ＰＣの構成を示す回路図、図２（ｂ）は、図１の画素ＰＣ´の構成を示す回路図である。
【図３】図３（ａ）は、図２（ａ）の画素ＰＣの要部を示す断面図、図３（ｂ）は、図２（ａ）の画素ＰＣの低照度時の電荷の状態を示すポテンシャル図、図３（ｃ）は、図２（ａ）の画素ＰＣの高照度時の電荷の状態を示すポテンシャル図である。
【図４】図４（ａ）は、図２（ｂ）の画素ＰＣ´の要部を示す断面図、図４（ｂ）は、図２（ａ）の画素ＰＣ´の電荷注入時の電荷の状態を示すポテンシャル図である。
【図５】図５は、図２（ａ）の画素ＰＣ´の電荷注入時における周辺画素への電荷の拡散状態を示す平面図である。
【発明を実施するための形態】
【０００８】
以下、実施形態に係る固体撮像装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００９】
図１は、一実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、この固体撮像装置には、光電変換した電荷を蓄積する画素ＰＣがロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部１、読み出し対象となる画素ＰＣをロウごとに駆動する行走査回路２、画素ＰＣから読み出された信号に垂直信号線Ｖｌｉｎの電位を追従させる負荷回路３、各画素ＰＣの信号成分をＣＤＳにてデジタル化するカラムＡＤＣ回路４、カラムＡＤＣ回路４にてデジタル化された各画素ＰＣの信号成分を１ライン分だけ保存するラインメモリ５、読み出し対象となる画素ＰＣを水平方向に走査するカラム走査回路６、画素ＰＣの駆動タイミングおよび画素ＰＣ´の電荷注入タイミングを制御するタイミング制御回路７、カラムＡＤＣ回路４にランプ信号Ｖｒａｍｐを出力するＤＡコンバータ８、画素アレイ部１の一部の画素ＰＣ´に電荷を注入する電流源Ｇ´、画素ＰＣ´への電荷の注入を遮断するセレクタ１０および画素ＰＣ´への電荷の注入の切替制御を行う切替制御部９が設けられている。なお、画素ＰＣ´は画素アレイ部１の端部に配置することが好ましい。端部に設けることにより、画素アレイ部１の配線構造／レイアウトを画素ＰＣ´周辺以外はほぼ従来のままにすることが可能となる。
【００１０】
ここで、画素アレイ部１において、ロウ方向には画素ＰＣ、ＰＣ´の読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向には画素ＰＣ、ＰＣ´から読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。
【００１１】
そして、撮像動作では、切替制御部９にてセレクタ１０がオフされ、画素ＰＣ´と電流源Ｇ´とが切り離される。そして、行走査回路２にて画素ＰＣ、ＰＣ´が垂直方向に走査されることで、ロウ方向の画素ＰＣ、ＰＣ´が選択され、その画素ＰＣ、ＰＣ´から読み出された信号は垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に伝送される。ここで、負荷回路３では、画素ＰＣ、ＰＣ´から信号が読み出される時にその画素ＰＣ、ＰＣ´との間でソースフォロアが構成されることで、垂直信号線Ｖｌｉｎの電位が画素ＰＣから読み出された信号に追従される。
【００１２】
そして、カラムＡＤＣ回路４において、各画素ＰＣ、ＰＣ´の信号からリセットレベルおよび読み出しレベルがサンプリングされ、リセットレベルおよび読み出しレベルとの差分がとられることで各画素ＰＣ、ＰＣ´の信号成分がＣＤＳにてデジタル化され、ラインメモリ５を介して出力信号Ｖｏｕｔとして出力される。
【００１３】
一方、ブルーミングの評価時では、切替制御部９にてセレクタ１０がオンされ、画素ＰＣ´と電流源Ｇ´とが接続される。そして、電流源Ｇ´から画素ＰＣ´に電流が注入され、画素ＰＣ´から周辺の画素ＰＣに電荷が溢れ出すように電流量が設定される。この時、行走査回路２にて画素ＰＣ、ＰＣ´が垂直方向に走査されることで、ロウ方向の画素ＰＣ、ＰＣ´が選択され、その画素ＰＣ、ＰＣ´から読み出された信号は垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に伝送される。
【００１４】
そして、カラムＡＤＣ回路４において、各画素ＰＣの信号からリセットレベルおよび読み出しレベルがサンプリングされ、リセットレベルおよび読み出しレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにてデジタル化され、ラインメモリ５を介して出力信号Ｖｏｕｔとして出力される。そして、この時の画像を参照し、どの程度の範囲まで画素ＰＣ´から周辺の画素ＰＣに電荷が溢れ出しているかを確認することで、ブルーミングを評価することができる。そして、このブルーミングの評価結果に基づいて、固体撮像装置の出荷時の合否判定を行うことができる。
【００１５】
ここで、画素アレイ部１の一部の画素ＰＣ´に電荷を注入できるようにすることにより、画素アレイ部１に光を入射させることなくブルーミングを評価することができる。このため、ブルーミング評価時において、太陽光と同等の照度を有する光源を用意することなく、屋外での晴天下の環境で使用される条件を再現することができる。
【００１６】
図２（ａ）は、図１の画素ＰＣの構成を示す回路図、図２（ｂ）は、図１の画素ＰＣ´の構成を示す回路図である。
図２（ａ）において、画素ＰＣには、フォトダイオードＰＤ、行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｃおよび読み出しトランジスタＴｄが設けられている。また、増幅トランジスタＴｂとリセットトランジスタＴｃと読み出しトランジスタＴｄとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。
【００１７】
そして、読み出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読み出しトランジスタＴｄのゲートには、読み出し信号ＲＥＡＤが入力される。また、リセットトランジスタＴｃのソースは、読み出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｃのゲートには、リセット信号ＲＥＳＥＴが入力され、リセットトランジスタＴｃのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａのゲートには、行選択信号ＡＤＲＥＳが入力され、行選択トランジスタＴａのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂのゲートは、読み出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、行選択トランジスタＴａのソースに接続されている。また、電流源Ｇは垂直信号線Ｖｌｉｎに接続されている。
【００１８】
なお、図１の水平制御線Ｈｌｉｎは、読み出し信号ＲＥＡＤ、リセット信号ＲＥＳＥＴおよび行選択信号ＡＤＲＥＳをロウごとに画素ＰＣに伝送することができる。
【００１９】
そして、行選択信号ＡＤＲＥＳがロウレベルの場合、行選択トランジスタＴａがオフ状態となりソースフォロワ動作しないため、垂直信号線Ｖｌｉｎに信号は出力されない。この時、読み出し信号ＲＥＡＤとリセット信号ＲＥＳＥＴがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに排出される。そして、リセットトランジスタＴｃを介して電源ＶＤＤに排出される。
【００２０】
フォトダイオードＰＤに蓄積されていた電荷が電源ＶＤＤに排出された後、読み出し信号ＲＥＡＤがロウレベルになると、フォトダイオードＰＤでは、有効な信号電荷の蓄積が開始される。
【００２１】
次に、行選択信号ＡＤＲＥＳがハイレベルになると、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴｂと負荷回路３とでソースフォロアが構成される。
【００２２】
そして、リセット信号ＲＥＳＥＴが立ち上がると、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤにリーク電流などで発生した余分な電荷がリセットされる。そして、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと負荷回路３とでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、リセットレベルの出力電圧Ｖｓｉｇが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。
【００２３】
そして、カラムＡＤＣ回路４において、リセットレベルの出力電圧Ｖｓｉｇが入力された状態で、ランプ信号Ｖｒａｍｐとして三角波が与えられ、リセットレベルの出力電圧Ｖｓｉｇとランプ信号Ｖｒａｍｐとが比較される。
【００２４】
そして、リセットレベルの出力電圧Ｖｓｉｇがランプ信号Ｖｒａｍｐのレベルと一致するまでダウンカウントされることで、リセットレベルの出力電圧Ｖｓｉｇがデジタル値に変換され保持される。
【００２５】
次に、読み出し信号ＲＥＡＤが立ち上がると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送され、フローティングディフュージョンＦＤの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと負荷回路３とでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、読み出しレベルの出力電圧Ｖｓｉｇが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。
【００２６】
そして、カラムＡＤＣ回路４において、読み出しレベルの出力電圧Ｖｓｉｇが入力された状態で、ランプ信号Ｖｒａｍｐとして三角波が与えられ、読み出しレベルの出力電圧Ｖｓｉｇとランプ信号Ｖｒａｍｐとが比較される。
【００２７】
そして、読み出しレベルの出力電圧Ｖｓｉｇがランプ信号Ｖｒａｍｐのレベルと一致するまで今度はアップカウントされることで、読み出しレベルの出力電圧Ｖｓｉｇとリセットレベルの出力電圧Ｖｓｉｇとの差分がデジタル値に変換され、ラインメモリ５に送られる。
【００２８】
図２（ｂ）は、図１の画素ＰＣ´の構成を示す回路図である。
図２（ｂ）において、画素ＰＣ´には、フォトダイオードＰＤ´、行選択トランジスタＴａ´、増幅トランジスタＴｂ´、リセットトランジスタＴｃ´、読み出しトランジスタＴｄ´およびセレクトランジスタＴｅ´が設けられている。また、増幅トランジスタＴｂ´とリセットトランジスタＴｃ´と読み出しトランジスタＴｄ´との接続点には検出ノードとしてフローティングディフュージョンＦＤ´が形成されている。
【００２９】
そして、読み出しトランジスタＴｄ´のソースは、フォトダイオードＰＤ´に接続され、読み出しトランジスタＴｄ´のゲートは、セレクトランジスタＴｅ´のソースに接続されている。また、リセットトランジスタＴｃ´のソースは、読み出しトランジスタＴｄ´のドレインに接続され、リセットトランジスタＴｃ´のゲートには、リセット信号ＲＥＳＥＴが入力され、リセットトランジスタＴｃ´のドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａ´のゲートには、行選択信号ＡＤＲＥＳが入力され、行選択トランジスタＴａ´のドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂ´のソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂ´のゲートは、読み出しトランジスタＴｄ´のドレインに接続され、増幅トランジスタＴｂ´のドレインは、行選択トランジスタＴａ´のソースに接続されている。セレクトランジスタＴｅ´のゲートは、図１の切替制御部９に接続され、セレクトランジスタＴｅ´のドレインには、読み出し信号ＲＥＡＤが入力される。
【００３０】
そして、ブルーミングの評価時では、切替制御部９にてセレクタ１０がオンされ、画素ＰＣ´と電流源Ｇ´とが接続される。また、切替制御部９にてセレクトランジスタＴｅ´がオフされ、読み出しトランジスタＴｄ´のゲートへの読み出し信号ＲＥＡＤの入力が遮断される。
【００３１】
そして、電流源Ｇ´からフォトダイオードＰＤ´に電流が注入され、画素ＰＣ´から周辺の画素ＰＣに電荷が溢れ出すように電流量が設定される。この時、行走査回路２にて画素ＰＣ、ＰＣ´が垂直方向に走査されることで、ロウ方向の画素ＰＣ、ＰＣ´が選択され、その画素ＰＣ、ＰＣ´から読み出された信号は垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に伝送される。
【００３２】
そして、カラムＡＤＣ回路４において、各画素ＰＣの信号からリセットレベルおよび読み出しレベルがサンプリングされ、リセットレベルおよび読み出しレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにてデジタル化され、ラインメモリ５を介して出力信号Ｖｏｕｔとして出力される。そして、この時の出力信号Ｖｏｕｔに基づいて、画素ＰＣ´から周辺の画素ＰＣに溢れ出した電荷量を定量的に評価することができる。
【００３３】
ここで、ブルーミングの評価時において、読み出しトランジスタＴｄ´のゲートへの読み出し信号ＲＥＡＤの入力を遮断させることにより、電流源Ｇ´からフォトダイオードＰＤ´に注入された電荷が読み出しトランジスタＴｄ´を介してフローティングディフュージョンＦＤ´に排出されるのを防止することができる。このため、電流源Ｇ´からフォトダイオードＰＤ´に注入された電荷が無駄になるのを防止することができ、電流源Ｇ´からフォトダイオードＰＤ´への電荷の注入効率を向上させることができる。
【００３４】
図３（ａ）は、図２（ａ）の画素ＰＣの要部を示す断面図、図３（ｂ）は、図２（ａ）の画素ＰＣの低照度時の電荷の状態を示すポテンシャル図、図３（ｃ）は、図２（ａ）の画素ＰＣの高照度時の電荷の状態を示すポテンシャル図である。
図３（ａ）において、半導体基板にはウェル２１が形成されている。ウェル２１には素子分離領域２２が形成され、素子分離領域２２にてウェル２１が画素ＰＣごとに素子分離されている。また、ウェル２１には、互いに分離された不純物拡散層２３〜２５が形成され、不純物拡散層２３、２４間のチャネル領域上にはゲート絶縁膜を介してゲート電極２６が形成され、不純物拡散層２４、２５間のチャネル領域上にはゲート絶縁膜を介してゲート電極２７が形成されている。
【００３５】
なお、不純物拡散層２３には、図２（ａ）のフォトダイオードＰＤおよび読み出しトランジスタＴｄのソースを設けることができる。不純物拡散層２４には、図２（ａ）の読み出しトランジスタＴｄのドレイン、リセットトランジスタＴｃのソースおよびフローティングディフュージョンＦＤを設けることができる。不純物拡散層２５には、図２（ａ）のリセットトランジスタＴｃのドレインを設けることができる。ゲート電極２６は、図２（ａ）の読み出しトランジスタＴｄのゲートを構成することができる。ゲート電極２７は、図２（ａ）のリセットトランジスタＴｃのゲートを構成することができる。
【００３６】
そして、低照度時では、フォトダイオードＰＤにて光電変換された電荷ｅ−はフォトダイオードＰＤに蓄積される。そして、読み出しトランジスタＴｄがオンすることで、フォトダイオードＰＤの電荷ｅ−がフローティングディフュージョンＦＤに排出される。また、リセットトランジスタＴｃがオンすることで、フローティングディフュージョンＦＤが電源電位ＶＤＤに排出される。
【００３７】
一方、高照度時では、フォトダイオードＰＤにて光電変換された電荷ｅ−はフォトダイオードＰＤに蓄積される。そして、読み出しトランジスタＴｄがオフしている場合においても、フォトダイオードＰＤの電荷ｅ−がフローティングディフュージョンＦＤに溢れ出す。また、素子分離領域２２のポテンシャルバリアが読み出しトランジスタＴｄがオフ時のポテンシャルバリアよりも小さいと、自分の画素ＰＣのフォトダイオードＰＤの電荷ｅ−が周辺の画素ＰＣに溢れ出す。
【００３８】
図４（ａ）は、図２（ｂ）の画素ＰＣ´の要部を示す断面図、図４（ｂ）は、図２（ａ）の画素ＰＣ´の電荷注入時の電荷の状態を示すポテンシャル図である。
図４（ａ）において、半導体基板にはウェル２１が形成されている。ウェル２１には素子分離領域２２が形成され、素子分離領域２２にてウェル２１が画素ＰＣ´ごとに素子分離されている。また、ウェル２１には、互いに分離された不純物拡散層２３´〜２５´が形成され、不純物拡散層２３´、２４´間のチャネル領域上にはゲート絶縁膜を介してゲート電極２６´が形成され、不純物拡散層２４´、２５´間のチャネル領域上にはゲート絶縁膜を介してゲート電極２７´が形成されている。
【００３９】
なお、不純物拡散層２３´には、図２（ｂ）のフォトダイオードＰＤ´および読み出しトランジスタＴｄ´のソースを設けることができる。不純物拡散層２４´には、図２（ｂ）の読み出しトランジスタＴｄ´のドレイン、リセットトランジスタＴｃ´のソースおよびフローティングディフュージョンＦＤ´を設けることができる。不純物拡散層２５´には、図２（ｂ）のリセットトランジスタＴｃ´のドレインを設けることができる。ゲート電極２６´は、図２（ｂ）の読み出しトランジスタＴｄ´のゲートを構成することができる。ゲート電極２７´は、図２（ｂ）のリセットトランジスタＴｃ´のゲートを構成することができる。
【００４０】
また、画素ＰＣ´には、画素ＰＣ´に蓄積された電荷ｅ−の読み出しを遮断するセレクタ１１が設けられている。ここで、読み出し信号ＲＥＡＤは、セレクタ１１を介してゲート電極２６´に供給される。このセレクタ１１は、図２（ｂ）のセレクトランジスタＴｅ´にて構成することができる。
【００４１】
そして、電荷注入時では、セレクタ１１にて読み出し信号ＲＥＡＤがゲート電極２６´に印加されるのが遮断され、読み出しトランジスタＴｄ´がオフされる。また、セレクタ１０にて電流源Ｇ´と不純物拡散層２３´とが接続されることで、電流源Ｇ´からフォトダイオードＰＤ´に電流が注入され、画素ＰＣ´から周辺の画素ＰＣに電荷ｅ−が溢れ出すように電流量が設定される。
【００４２】
図５は、図２（ａ）の画素ＰＣ´の電荷注入時における周辺画素への電荷の拡散状態を示す平面図である。
図５において、図１の画素アレイ部１には、感光画素領域３１およびＯＢ（Ｏｐｔｉｃａｌ  Ｂｌａｃｋ）画素領域３２が設けられている。そして、感光画素領域３１とＯＢ画素領域３２との間には、感光画素領域３１から溢れ出した電荷ｅ−がＯＢ画素領域３２に侵入するのを防止するバリア領域３３が形成されている。
【００４３】
感光画素領域３１には、画素ＰＣ´が感光画素に隣接するようにして感光画素領域３１の端部に配置されている。そして、電流源Ｇ´から画素ＰＣ´に電流が注入されると、画素ＰＣ´から周辺の画素ＰＣに電荷ｅ−が溢れ出す。そして、この状態で画素アレイ部１の画素ＰＣを駆動し、画素ＰＣから信号を読み出すことでブルーミングを評価することができる。
【００４４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４５】
ＰＣ、ＰＣ´  画素、Ｔａ、Ｔａ´  行選択トランジスタ、Ｔｂ、Ｔｂ´  増幅トランジスタ、Ｔｃ、Ｔｃ´  リセットトランジスタ、Ｔｄ、Ｔｄ´  読み出しトランジスタ、Ｔｅ´  セレクトランジスタ、ＰＤ、ＰＤ´  フォトダイオード、ＦＤ、ＦＤ´  フローティングディフュージョン、Ｖｌｉｎ  垂直信号線、Ｈｌｉｎ  水平制御線、１  画素アレイ部、２  行走査回路、３  負荷回路、４  カラムＡＤＣ回路、５  ラインメモリ、６  カラム走査回路、７  タイミング制御回路、８  ＤＡコンバータ、９  切替制御部、１０、１１  セレクタ、Ｇ、Ｇ´  電流源、２１  ウェル、２２  素子分離領域、２３、２３´、２４、２４´、２５、２５´  不純物拡散層、２６、２６´、２７、２７´  ゲート電極、３１  感光画素領域、３２  ＯＢ画素領域、３３  バリア領域
【図１】
2013009215.tif 000003
【図２】
2013009215.tif 000004
【図３】
2013009215.tif 000005
【図４】
2013009215.tif 000006
【図５】
2013009215.tif 000007