(57)【要約】【課題】トランジスタのベース−エミッタ間電圧に基づいて温度などの物理量を検出する検出回路において、ノイズによる影響を抑え、検出の精度を改善し得る検出回路を提供することを目的とする。【解決手段】第１ＮＰＮ型バイポーラトランジスタＴ１は、定電流源Ｉ０に導通するベースと、電源部Ｖｃに導通するコレクタと、エミッタとを備えている。また、第２ＮＰＮ型バイポーラトランジスタＴ２は、第１ＮＰＮ型バイポーラトランジスタＴ１のベースに導通すると共に定電流源Ｉ０に導通するコレクタと、グランドＧｎｄに導通するエミッタと、第１ＮＰＮ型バイポーラトランジスタＴ１のエミッタに導通すると共に第１ＮＰＮ型バイポーラトランジスタＴ１のエミッタ電流に応じたベース電流が流れるベースとを備えている。そして、第２ＮＰＮ型バイポーラトランジスタＴ２のベース−エミッタ間の電圧を出力可能とされている。【選択図】図１
2013003122.tif 000002
【特許請求の範囲】
【請求項１】
定電流源と、
前記定電流源に導通するベースと、電源部又はグランドに導通するコレクタと、エミッタとを備えた第１トランジスタと、
前記第１トランジスタのベースに導通すると共に前記定電流源に導通するコレクタと、電源部又はグランドに導通するエミッタと、前記第１トランジスタのエミッタに導通すると共に前記第１トランジスタのエミッタ電流に応じたベース電流が流れるベースとを備えた第２トランジスタと、
を備え、
前記第２トランジスタのベース−エミッタ間の電圧を出力可能とされていることを特徴とする検出回路。
【請求項２】
前記第１トランジスタは第１ＮＰＮ型バイポーラトランジスタであり、
前記第２トランジスタは第２ＮＰＮ型バイポーラトランジスタであり、
前記第１ＮＰＮ型バイポーラトランジスタは、ベースが前記定電流源に導通し、コレクタが抵抗部を介して電源部に導通し、エミッタが前記第２ＮＰＮ型バイポーラトランジスタのベースに導通しており、
前記第２ＮＰＮ型バイポーラトランジスタは、コレクタが前記第１ＮＰＮ型バイポーラトランジスタのベースに導通すると共に前記定電流源に導通し、エミッタがグランドに導通し、ベースが前記第１ＮＰＮ型バイポーラトランジスタのエミッタに導通すると共に当該第１ＮＰＮ型バイポーラトランジスタのエミッタ電流に応じたベース電流が流れるように構成されていることを特徴とする請求項１に記載の検出回路。
【請求項３】
前記第１トランジスタは第１ＰＮＰ型バイポーラトランジスタであり、
前記第２トランジスタは第２ＰＮＰ型バイポーラトランジスタであり、
前記第１ＰＮＰ型バイポーラトランジスタは、ベースが前記定電流源に導通し、コレクタがグランドに導通し、エミッタが前記第２ＰＮＰ型バイポーラトランジスタのベースに導通しており、
前記第２ＰＮＰ型バイポーラトランジスタは、コレクタが前記第１ＰＮＰ型バイポーラトランジスタのベースに導通すると共に前記定電流源に導通し、エミッタが電源部に導通し、ベースが前記第１ＰＮＰ型バイポーラトランジスタのエミッタに導通すると共に当該第１ＰＮＰ型バイポーラトランジスタのエミッタ電流に応じたベース電流が流れるように構成されていることを特徴とする請求項１に記載の検出回路。
【請求項４】
定電流源と、
前記定電流源に導通するベースと、電源部及びグランドの一方に導通するコレクタと、他方に導通するエミッタとを備えたトランジスタと、
を備え、
前記トランジスタは、前記定電流源からの定電流に応じたベース電流が流れるように構成されると共に、ベースとコレクタとの間の通電が遮断された構成をなし、且つベース−エミッタ間の電圧を出力可能とされていることを特徴とする検出回路。
【請求項５】
前記トランジスタは、ＮＰＮ型バイポーラトランジスタであり、
前記ＮＰＮ型バイポーラトランジスタは、コレクタが抵抗部を介して電源部に導通し、エミッタがグランドに導通しており、
更に、前記ＮＰＮ型バイポーラトランジスタと並列に接続されると共に、１又は直列接続された複数のダイオードによって構成されるダイオード部を備え、
前記ダイオード部は、アノード側が前記抵抗部と前記ＮＰＮ型バイポーラトランジスタの間に接続され、カソード側がグランド側に接続されていることを特徴とする請求項４に記載の検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は検出回路に係り、詳しくは、トランジスタのベース−エミッタ間電圧に基づいて温度などの物理量を検出する検出回路に関する。
【背景技術】
【０００２】
従来、半導体装置や光学系部品、駆動系部品などは、温度により特性が変動するため、温度の変化に応じて抵抗値が変化する抵抗体などを用いて温度などの物理量を検出する検出回路を構成し、監視することが行われている。このような抵抗体を用いて温度などの物理量を検出する構成として、例えば、下記特許文献１に示すものが知られている。
【０００３】
特許文献１には、抵抗体とこの抵抗体に流れる電流を蓄積するコンデンサからなる積分回路を備え、抵抗体の抵抗値の変化を検出することにより温度の変化を検出する温度センサ（半導体装置）が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１１４４６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、半導体装置の分野では、温度検出素子（温度センサ）が半導体ウェハの中に作り込まれていない場合には、半導体ウェハに作り込まれたトランジスタのベース−エミッタ間のＰＮ接合（図９）や高耐圧ダイオード（図１０）の順方向電圧の変化を測定して温度を検出することがある。しかしながら、これらトランジスタや高耐圧ダイオードでは、温度を検出する際、以下の問題があった。
【０００６】
すなわち、図９に示すように、トランジスタＴのベース−コレクタ間を短絡させて、ベース−エミッタ間の電圧（Ｖｂｅ）を検出する場合には、コレクタのＮ＋層がトレンチの側壁に面していると、このトレンチの側壁側からノイズの影響を受けやすく、このノイズの電位がベースに印加されてしまうといった問題があった。そして、このノイズによって、ベースに供給される電流が増減してしまい、ベース−エミッタ間の電圧（Ｖｂｅ）に影響を与えるといった虞があった。
【０００７】
また、図１０に示すように、高耐圧ダイオードＤを用いる場合には、トレンチの側壁に面したＮ−側を接地することで、インピーダンスが低くノイズの影響を受けにくい構成とすることができるものの、ＰＮ端子間で検出される電圧は、ＰＮ接合の順方向電圧に加え、Ｎ−抵抗の電圧降下分も含まれるため、このＮ−抵抗のばらつきの影響により、温度検出の精度が低下するといった問題があった。
【０００８】
なお、上述の特許文献１では、温度検出素子が半導体ウェハの中に予め作り込まれた構成であり、既設のトランジスタ等を用いて温度を検出する際のノイズの低減や温度検出の精度を改善する点については何ら言及されていなかった。
【０００９】
本発明は、上述した課題を解決するためになされたものであり、トランジスタのベース−エミッタ間電圧に基づいて温度などの物理量を検出する検出回路において、ノイズによる影響を抑え、検出の精度を改善し得る検出回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、定電流源と、前記定電流源に導通するベースと、電源部又はグランドに導通するコレクタと、エミッタとを備えた第１トランジスタと、前記第１トランジスタのベースに導通すると共に前記定電流源に導通するコレクタと、電源部又はグランドに導通するエミッタと、前記第１トランジスタのエミッタに導通すると共に前記第１トランジスタのエミッタ電流に応じたベース電流が流れるベースとを備えた第２トランジスタと、を備え、前記第２トランジスタのベース−エミッタ間の電圧を出力可能とされていることを特徴とする。
【００１１】
また、第２の発明は、定電流源と、前記定電流源に導通するベースと、電源部及びグランドの一方に導通するコレクタと、他方に導通するエミッタとを備えたトランジスタと、を備え、前記トランジスタは、前記定電流源からの定電流に応じたベース電流が流れるように構成されると共に、ベースとコレクタとの間の通電が遮断された構成をなし、且つベース−エミッタ間の電圧を出力可能とされていることを特徴とする。
【発明の効果】
【００１２】
請求項１の発明では、定電流源と、第１トランジスタ及び第２トランジスタとを備えている。第１トランジスタは、定電流源に導通するベースと、電源部又はグランドに導通するコレクタと、エミッタとを備えている。また、第２トランジスタは、第１トランジスタのベースに導通すると共に定電流源に導通するコレクタと、電源部又はグランドに導通するエミッタと、第１トランジスタのエミッタに導通すると共に第１トランジスタのエミッタ電流に応じたベース電流が流れるベースとを備えている。そして、第２トランジスタのベース−エミッタ間の電圧を出力可能とされている。
【００１３】
この構成では、第２トランジスタのコレクタ及びこれに導通する第１トランジスタのベースにノイズが印加される懸念があるが、このようにノイズが印加されても第２トランジスタのコレクタ電流が変動しにくく、第２トランジスタのベース電流の変動も抑えられることになる。一方、上記ノイズの影響により第１トランジスタのベース電流がある程度変動する懸念があるが、第１トランジスタのエミッタ電流は第２トランジスタのベース電流に対応するため、第１トランジスタ側ではエミッタ電流が一定に保たれるように電流増幅率が変化することになる。このように動作するため、第２トランジスタのコレクタ端子側（即ち、第１トランジスタのベース端子側）にノイズが印加されても、第２トランジスタのベース−エミッタ間の電圧（Ｖｂｅ）はそれほど影響を受けにくく、ばらつきが抑えられるため、所望の特性（例えば、約０．６Ｖ、約−２ｍＶ／℃等）が得られやすくなる。従って、このような第２トランジスタのベース−エミッタ間の電圧に基づいて温度などの物理量をより正確に検出できるようになる。
【００１４】
請求項２の発明では、第１トランジスタは第１ＮＰＮ型バイポーラトランジスタであり、この第１ＮＰＮ型バイポーラトランジスタは、ベースが定電流源に導通し、コレクタが抵抗部を介して電源部に導通し、エミッタが第２ＮＰＮ型バイポーラトランジスタのベースに導通している。また、第２トランジスタは第２ＮＰＮ型バイポーラトランジスタであり、この第２ＮＰＮ型バイポーラトランジスタは、コレクタが第１ＮＰＮ型バイポーラトランジスタのベースに導通すると共に定電流源に導通し、エミッタがグランドに導通し、ベースが第１ＮＰＮ型バイポーラトランジスタのエミッタに導通すると共に当該第１ＮＰＮ型バイポーラトランジスタのエミッタ電流に応じたベース電流が流れるように構成されている。
【００１５】
この構成では、第２ＮＰＮ型バイポーラトランジスタのコレクタ及びこれに導通する第１ＮＰＮ型バイポーラトランジスタのベースにノイズが印加される懸念があるが、このようにノイズが印加されても第２ＮＰＮ型バイポーラトランジスタのコレクタ電流が変動しにくく、第２ＮＰＮ型バイポーラトランジスタのベース電流の変動も抑えられることになる。一方、上記ノイズの影響により第１ＮＰＮ型バイポーラトランジスタのベース電流がある程度変動する懸念があるが、第１ＮＰＮ型バイポーラトランジスタのエミッタ電流は第２ＮＰＮ型バイポーラトランジスタのベース電流に対応するため、第１ＮＰＮ型バイポーラトランジスタ側ではエミッタ電流が一定に保たれるように電流増幅率が変化することになる。このように動作するため、第２ＮＰＮ型バイポーラトランジスタのコレクタ端子側（即ち、第１ＮＰＮ型バイポーラトランジスタのベース端子側）にノイズが印加されても、第２ＮＰＮ型バイポーラトランジスタのベース−エミッタ間の電圧（Ｖｂｅ）はそれほど影響を受けにくく、ばらつきが抑えられるため、所望の特性（例えば、約０．６Ｖ、約−２ｍＶ／℃等）が得られやすくなる。従って、このような第２ＮＰＮ型バイポーラトランジスタのベース−エミッタ間の電圧に基づいて、温度などの物理量をより正確に検出することができる。また、この構成では、第２ＮＰＮ型バイポーラトランジスタのコレクタ端子の電位がある程度高い電位付近（例えば、ほぼ２Ｖｂｅ（＞Ｖｂｅ）付近）に固定されやすくなるので、ノイズが印加されたときでもコレクタの電位をある程度の電位に維持することができ、コレクタでの電圧降下に起因するトランジスタの誤動作を効果的に抑えることができる。
【００１６】
請求項３の発明では、第１トランジスタは第１ＰＮＰ型バイポーラトランジスタであり、この第１ＰＮＰ型バイポーラトランジスタは、ベースが定電流源に導通し、コレクタがグランドに導通し、エミッタが第２ＰＮＰ型バイポーラトランジスタのベースに導通している。また、第２トランジスタは第２ＰＮＰ型バイポーラトランジスタであり、この第２ＰＮＰ型バイポーラトランジスタは、コレクタが第１ＰＮＰ型バイポーラトランジスタのベースに導通すると共に定電流源に導通し、エミッタが電源部に導通し、ベースが第１ＰＮＰ型バイポーラトランジスタのエミッタに導通すると共に当該第１ＰＮＰ型バイポーラトランジスタのエミッタ電流に応じたベース電流が流れるように構成されている。
【００１７】
この構成では、第２ＰＮＰ型バイポーラトランジスタのコレクタ及びこれに導通する第１ＰＮＰ型バイポーラトランジスタのベースにノイズが印加される懸念があるが、このようにノイズが印加されても第２ＰＮＰ型バイポーラトランジスタのコレクタ電流が変動しにくく、第２ＰＮＰ型バイポーラトランジスタのベース電流の変動も抑えられることになる。一方、上記ノイズの影響により第１ＰＮＰ型バイポーラトランジスタのベース電流がある程度変動する懸念があるが、第１ＰＮＰ型バイポーラトランジスタのエミッタ電流は第２ＰＮＰ型バイポーラトランジスタのベース電流に対応するため、第１ＰＮＰ型バイポーラトランジスタ側ではエミッタ電流が一定に保たれるように電流増幅率が変化することになる。このように動作するため、第２ＰＮＰ型バイポーラトランジスタのコレクタ端子側（即ち、第１ＰＮＰ型バイポーラトランジスタのベース端子側）にノイズが印加されても、第２ＰＮＰ型バイポーラトランジスタのベース−エミッタ間の電圧（Ｖｂｅ）はそれほど影響を受けにくく、ばらつきが抑えられるため、所望の特性（例えば、約０．６Ｖ、約−２ｍＶ／℃等）が得られやすくなる。従って、このような第２ＰＮＰ型バイポーラトランジスタのベース−エミッタ間の電圧に基づいて、温度などの物理量をより正確に検出することができる。
【００１８】
請求項４の検出回路は、定電流源と、トランジスタとを備えている。このトランジスタは、定電流源に導通するベースと、電源部及びグランドの一方に導通するコレクタと、他方に導通するエミッタとを備えており、定電流源からの定電流に応じたベース電流が流れるように構成されると共に、ベースとコレクタとの間の通電が遮断された構成をなし、且つベース−エミッタ間の電圧を出力可能とされている。
【００１９】
この構成では、ベースとコレクタとの間の通電が遮断されているので（ベース−コレクタ間は短絡されていないので）、コレクタ側にノイズが印加されても、このノイズがベースに与える影響を抑えることができる。また、図９（Ａ）の従来構成においてベースにノイズが印加されたときのベース電流の変動と比較すると、本発明においてコレクタ側にノイズが印加されたときの電流変動は小さいため、ノイズに起因するベース−エミッタ間の電圧（Ｖｂｅ）の変動は小さくなる。
【００２０】
請求項５の発明では、トランジスタは、ＮＰＮ型バイポーラトランジスタであり、このＮＰＮ型バイポーラトランジスタは、コレクタが抵抗部を介して電源部に導通し、エミッタがグランドに導通している。更に、ＮＰＮ型バイポーラトランジスタと並列に接続されると共に、１又は直列接続された複数のダイオードによって構成されるダイオード部を備えている。そして、ダイオード部は、アノード側が抵抗部とＮＰＮ型バイポーラトランジスタの間に接続され、カソード側がグランド側に接続されている。
【００２１】
この構成では、ＮＰＮ型バイポーラトランジスタのコレクタ端子の電位がある程度高い電位付近（例えば、１段のダイオードであれば、当該ダイオードによる電圧降下分程度）に固定されやすくなるので、ノイズが印加されたときでもコレクタの電位をある程度の電位に維持することができ、コレクタでの電圧降下に起因するトランジスタの誤動作を効果的に抑えることができる。
【図面の簡単な説明】
【００２２】
【図１】図１は、第１実施形態に係る検出回路の構成例を示す回路図である。
【図２】図２は、図１に示す検出回路を備えた半導体装置の要部の縦断面図である。
【図３】図３は、第１実施形態の変形例に係る検出回路の構成例を示す回路図である。
【図４】図４は、図３に示す検出回路を備えた半導体装置の要部の縦断面図である。
【図５】図５は、第２実施形態に係る検出回路の構成例を示す回路図である。
【図６】図６は、図５に示す検出回路を備えた半導体装置の要部の縦断面図である。
【図７】図７は、第２実施形態の変形例に係る検出回路の構成例を示す回路図である。
【図８】図８は、図７に示す検出回路を備えた半導体装置の要部の縦断面図である。
【図９】図９（Ａ）は、従来の検出回路の構成例を示す回路図であり、図９（Ｂ）は、図９（Ａ）に示す検出回路を備えた半導体装置の要部の縦断面図である。
【図１０】図１０（Ａ）は、従来の検出回路の構成例を示す回路図であり、図１０（Ｂ）は、図１０（Ａ）に示す検出回路を備えた半導体装置の要部の縦断面図である。
【発明を実施するための形態】
【００２３】
［第１実施形態］
以下、本発明の半導体装置を具現化した第１実施形態について、図面を参照して説明する。
図１は、第１実施形態に係る検出回路の構成例を示す回路図である。図２は、図１に示す検出回路を備えた半導体装置の要部の縦断面図である。
【００２４】
本実施形態の検出回路１は、定電流源Ｉ０と、第１ＮＰＮ型バイポーラトランジスタＴ１及び第２ＮＰＮ型バイポーラトランジスタＴ２とを備えている。より具体的には、図１に示すように、第１ＮＰＮ型バイポーラトランジスタＴ１は、ベースが定電流源Ｉ０に導通し、コレクタが抵抗部Ｒ（本実施形態では、抵抗部Ｒの抵抗値が１ＫΩに設定されている）を介して電源部Ｖｃに導通し、エミッタが第２ＮＰＮ型バイポーラトランジスタＴ２のベースに導通している。
【００２５】
また、第２ＮＰＮ型バイポーラトランジスタＴ２は、コレクタが第１ＮＰＮ型バイポーラトランジスタＴ１のベースと短絡して導通すると共に定電流源Ｉ０に導通し、エミッタがグランドＧｎｄに導通し、ベースが第１ＮＰＮ型バイポーラトランジスタＴ１のエミッタと短絡して導通すると共に当該第１ＮＰＮ型バイポーラトランジスタＴ１のエミッタ電流に応じたベース電流が流れるように構成されている。そして、第２ＮＰＮ型バイポーラトランジスタＴ２のベース−エミッタ間の電圧Ｖｂｅを出力端子２０から出力可能とされている。なお、第１ＮＰＮ型バイポーラトランジスタＴ１は、「第１トランジスタ」の一例に相当する。また、第２ＮＰＮ型バイポーラトランジスタＴ２は、「第２トランジスタ」の一例に相当する。
【００２６】
そして、本実施形態の検出回路１は、例えば、図２に示すように、ＳＯＩ（Silicon On Insulator）構造を有する半導体基板５上に形成されている。具体的に、半導体基板５には、例えば、シリコンなどからなる支持基板（図示略）上に、シリコン酸化膜（ＳｉＯ２）からなる埋込酸化膜４を介してシリコンからなるＮ＋層１２及びＮ−層１３を順に積層したものを用いることができる。そして、Ｎ−層１３には、第１ＮＰＮ型バイポーラトランジスタＴ１及び第２ＮＰＮ型バイポーラトランジスタＴ２がそれぞれ形成されている。
【００２７】
具体的に、図２に示すように、Ｎ−層１３にＰ＋領域１４ａが形成されており、このＰ＋領域１４ａ内にはＮ＋領域１５ａが形成されており、また、Ｎ−層１３にはＮ＋領域１５ｂが形成されている。そして、これらによって、第１ＮＰＮ型バイポーラトランジスタＴ１が構成されている。Ｐ＋領域１４ａには、ベース端子Ｂ１が接続されており、Ｐ＋領域１４ａ内のＮ＋領域１５ａには、エミッタ端子Ｅ１が接続されており、Ｎ＋領域１５ｂには、コレクタ端子Ｃ１が接続されている。
【００２８】
また、図２に示すように、Ｎ−層１３にＰ＋領域１４ｂが形成されており、このＰ＋領域１４ｂ内にＮ＋領域１５ｃが形成されており、また、Ｎ−層１３にはＮ＋領域１５ｄが形成されている。そして、これらによって、第２ＮＰＮ型バイポーラトランジスタＴ２が構成されている。Ｐ＋領域１４ｂには、ベース端子Ｂ２が接続されており、Ｐ＋領域１４ｂ内のＮ＋領域１５ｃには、エミッタ端子Ｅ２が接続されており、Ｎ＋領域１５ｄには、コレクタ端子Ｃ２が接続されている。
【００２９】
更に、第１ＮＰＮ型バイポーラトランジスタＴ１のベース端子Ｂ１と第２ＮＰＮ型バイポーラトランジスタＴ２のコレクタ端子Ｃ２は電気的に接続（図１の例では短絡）されている。また、第１ＮＰＮ型バイポーラトランジスタＴ１のエミッタ端子Ｅ１と第２ＮＰＮ型バイポーラトランジスタＴ２のベース端子Ｂ２は電気的に接続（図１の例では短絡）されている。
【００３０】
そして、第１ＮＰＮ型バイポーラトランジスタＴ１及び第２ＮＰＮ型バイポーラトランジスタＴ２は、それぞれ、複数のトレンチ分離部６により他の素子と絶縁分離されている。各トレンチ分離部６は、Ｎ−層１３の表面から埋込酸化膜４に達するトレンチ７とトレンチ７内を充填するように埋め込まれた埋込膜８（例えば、ＳｉＯ２などの酸化膜）とによって構成されている。
【００３１】
次に、上述のように構成される検出回路１において行われる検出動作について図１を参照して説明する。
図１に示す検出回路１において、第２ＮＰＮ型バイポーラトランジスタＴ２のコレクタ電流Ｉｃ２は、第１ＮＰＮ型バイポーラトランジスタＴ１のベース電流Ｉｂ１に比べて非常に大きくなるので、Ｉｃ２≫Ｉｂ１となり、Ｉｃ≒Ｉ０と近似できる。したがって、第２ＮＰＮ型バイポーラトランジスタＴ２のベース電流をＩｂ２、第２ＮＰＮ型バイポーラトランジスタＴ２の電流増幅率をｈｆｅ２とすると、Ｉｂ２≒Ｉ０／ｈｆｅ２となる。第１ＮＰＮ型バイポーラトランジスタＴ１のエミッタ電流Ｉｅ１はＩｂ２と等しいので、Ｉｅ１＝Ｉｂ２＝Ｉｃ１＋Ｉｂ１となり、また、Ｉｅ１≒Ｉ０／ｈｆｅ２となる。
【００３２】
そして、第１ＮＰＮ型バイポーラトランジスタＴ１の電流増幅率をｈｆｅ１とすると、ｈｆｅ１≫１であるので、Ｉｅ１≒ｈｆｅ１・Ｉｂ１となる。ここで、Ｉｅ１は、ほぼ一定の値（Ｉ０／ｈｆｅ２）で安定するため、例えば、第２ＮＰＮ型バイポーラトランジスタＴ２のコレクタ端子Ｃ２側からノイズ電流が印加されて、第１ＮＰＮ型バイポーラトランジスタＴ１のベース電流Ｉｂ１がΔＩｂ１増加すると、Ｉｅ１を一定の値に保つように、ｈｆｅ１が変化することとなる。そして、Ｉｅ１＝（Ｉｃ１−ΔＩｂ１）＋（Ｉｂ１＋ΔＩｂ１）となるので、第２ＮＰＮ型バイポーラトランジスタＴ２のベース−エミッタ間の電圧Ｖｂｅは、バラツキが抑えられて一定の値（例えば、約０．６Ｖ、約−２ｍＶ／℃）が得られやすくなる。また、この構成により、第２ＮＰＮ型バイポーラトランジスタＴ２のコレクタ端子Ｃ２が、ほぼ２Ｖｂｅ（＞Ｖｂｅ）に固定されるので、ノイズによって生じるコレクタ電圧降下でのトランジスタの誤動作を防ぐことができる。
【００３３】
以上説明したように、本第１実施形態に係る検出回路１では、第１ＮＰＮ型バイポーラトランジスタＴ１は、ベースが定電流源Ｉ０に導通し、コレクタが抵抗部Ｒを介して電源部Ｖｃに導通し、エミッタが第２ＮＰＮ型バイポーラトランジスタＴ２のベースに導通している。また、第２ＮＰＮ型バイポーラトランジスタＴ２は、コレクタが第１ＮＰＮ型バイポーラトランジスタＴ１のベースに導通すると共に定電流源Ｉ０に導通し、エミッタがグランドＧｎｄに導通し、ベースが第１ＮＰＮ型バイポーラトランジスタＴ１のエミッタに導通すると共に当該第１ＮＰＮ型バイポーラトランジスタＴ１のエミッタ電流に応じたベース電流が流れるように構成されている。
この構成では、第２ＮＰＮ型バイポーラトランジスタＴ２のコレクタ及びこれに導通する第１ＮＰＮ型バイポーラトランジスタＴ１のベースにノイズが印加される懸念があるが、このようにノイズが印加されても第２ＮＰＮ型バイポーラトランジスタＴ２のコレクタ電流が変動しにくく、第２ＮＰＮ型バイポーラトランジスタＴ２のベース電流の変動も抑えられることになる。一方、上記ノイズの影響により第１ＮＰＮ型バイポーラトランジスタＴ１のベース電流がある程度変動する懸念があるが、第１ＮＰＮ型バイポーラトランジスタＴ１のエミッタ電流は第２ＮＰＮ型バイポーラトランジスタＴ２のベース電流に対応するため、第１ＮＰＮ型バイポーラトランジスタＴ１側ではエミッタ電流が一定に保たれるように電流増幅率が変化することになる。
【００３４】
そして、このように動作するため、第２ＮＰＮ型バイポーラトランジスタＴ２のコレクタ端子Ｃ２側（即ち、第１ＮＰＮ型バイポーラトランジスタＴ１のベース端子Ｂ１側）にノイズが印加されても、第２ＮＰＮ型バイポーラトランジスタＴ２のベース−エミッタ間の電圧（Ｖｂｅ）はそれほど影響を受けにくく、ばらつきが抑えられるため、所望の特性（例えば、約０．６Ｖ、約−２ｍＶ／℃等）が得られやすくなる。従って、このような第２ＮＰＮ型バイポーラトランジスタＴ２のベース−エミッタ間の電圧に基づいて、温度などの物理量をより正確に検出することができる。
【００３５】
また、この構成では、第２ＮＰＮ型バイポーラトランジスタＴ２のコレクタ端子Ｃ２の電位がある程度高い電位付近（例えば、ほぼ２Ｖｂｅ（＞Ｖｂｅ）付近）に固定されやすくなるので、ノイズが印加されたときでもコレクタの電位をある程度の電位に維持することができ、コレクタでの電圧降下に起因するトランジスタの誤動作を効果的に抑えることができる。
【００３６】
次に、本発明の第１実施形態における変形例に係る検出回路１０１について、図３及び図４を参照して説明する。本第１実施形態における変形例では、第１トランジスタが第１ＰＮＰ型バイポーラトランジスタであり、第２トランジスタが第２ＰＮＰ型バイポーラトランジスタである点が、上記第１実施形態にて述べた検出回路１と主に異なる。したがって、第１実施形態の検出回路１と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
【００３７】
図３は、第１実施形態の変形例に係る検出回路の構成例を示す回路図である。図４は、図３に示す検出回路を備えた半導体装置の要部の縦断面図である。
【００３８】
本変形例の検出回路１０１は、定電流源Ｉ０と、第１ＰＮＰ型バイポーラトランジスタＴ３及び第２ＰＮＰ型バイポーラトランジスタＴ４とを備えている。より具体的には、図３に示すように、第１ＰＮＰ型バイポーラトランジスタＴ３は、ベースが定電流源Ｉ０と短絡して導通し、コレクタがグランドＧｎｄに導通し、エミッタが第２ＰＮＰ型バイポーラトランジスタＴ４のベースと短絡して導通している。
【００３９】
また、第２ＰＮＰ型バイポーラトランジスタＴ４は、コレクタが第１ＰＮＰ型バイポーラトランジスタＴ３のベースと短絡して導通すると共に定電流源Ｉ０に導通し、エミッタが電源部Ｖｃに導通している。更に、ベースが第１ＰＮＰ型バイポーラトランジスタＴ３のエミッタと短絡して導通すると共に当該第１ＰＮＰ型バイポーラトランジスタＴ３のエミッタ電流に応じたベース電流が流れるように構成されている。そして、第２ＰＮＰ型バイポーラトランジスタＴ４のベースエミッタ間の電圧Ｖｂｅを出力端子１２０から出力可能とされている。なお、第１ＰＮＰ型バイポーラトランジスタＴ３は、「第１トランジスタ」の一例に相当する。また、第２ＰＮＰ型バイポーラトランジスタＴ４は、「第２トランジスタ」の一例に相当する。
【００４０】
そして、本変形例の検出回路１０１は、上述の第１実施形態と同様に、例えば、図４に示すように、ＳＯＩ構造を有する半導体基板５上に形成されている。具体的に、半導体基板５には、例えば、シリコンなどからなる支持基板（図示略）上に、シリコン酸化膜（ＳｉＯ２）からなる埋込酸化膜４を介してシリコンからなるＮ＋層１２及びＮ−層１３を順に積層したものを用いることができる。そして、Ｎ−層１３には、第１ＰＮＰ型バイポーラトランジスタＴ３及び第２ＰＮＰ型バイポーラトランジスタＴ４がそれぞれ形成されている。
【００４１】
具体的に、図４に示すように、Ｎ−層１３にＰ＋領域１１４ａ、Ｐ＋領域１１４ｂ及びＮ＋領域１１５ａが形成されている。そして、これらによって、第１ＰＮＰ型バイポーラトランジスタＴ３が構成されている。Ｐ＋領域１１４ａには、コレクタ端子Ｃ１が接続されており、Ｐ＋領域１１４ｂには、エミッタ端子Ｅ１が接続されており、Ｎ＋領域１１５ａにはベース端子Ｂ１が接続されている。
【００４２】
また、図４に示すように、Ｎ−層１３にＰ＋領域１１４ｃ、Ｐ＋領域１１４ｄ及びＮ＋領域１１５ｂが形成されている。そして、これらによって、第２ＰＮＰ型バイポーラトランジスタＴ４が構成されている。Ｐ＋領域１１４ｃには、コレクタ端子Ｃ２が接続されており、Ｐ＋領域１１４ｄには、エミッタ端子Ｅ２が接続されており、Ｎ＋領域１１５ｂにはベース端子Ｂ２が接続されている。
【００４３】
更に、第１ＰＮＰ型バイポーラトランジスタＴ３のベース端子Ｂ１と第２ＰＮＰ型バイポーラトランジスタＴ４のコレクタ端子Ｃ２は電気的に接続されている。また、第１ＰＮＰ型バイポーラトランジスタＴ３のエミッタ端子Ｅ１と第２ＰＮＰ型バイポーラトランジスタＴ４のベース端子Ｂ２は電気的に接続されている。
【００４４】
そして、第１ＰＮＰ型バイポーラトランジスタＴ３及び第２ＰＮＰ型バイポーラトランジスタＴ４は、それぞれ、複数のトレンチ分離部６により他の素子と絶縁分離されている。各トレンチ分離部６は、Ｎ−層１３の表面から埋込酸化膜４に達するトレンチ７とトレンチ７内を充填するように埋め込まれた埋込膜８（例えば、ＳｉＯ２などの酸化膜）とによって構成されている。
【００４５】
次に、上述のように構成される検出回路１０１において行われる検出動作について図３を参照して説明する。
図３に示す検出回路１０１において、第２ＰＮＰ型バイポーラトランジスタＴ４のコレクタ電流Ｉｃ２は、第１ＰＮＰ型バイポーラトランジスタＴ３のベース電流Ｉｂ１に比べて非常に大きくなるので、Ｉｃ２≫Ｉｂ１となり、Ｉｃ≒Ｉ０と近似できる。したがって、第２ＰＮＰ型バイポーラトランジスタＴ４のベース電流をＩｂ２、第２ＰＮＰ型バイポーラトランジスタＴ２の電流増幅率をｈｆｅ２とすると、Ｉｂ２≒Ｉ０／ｈｆｅ２となる。第１ＰＮＰ型バイポーラトランジスタＴ３のエミッタ電流Ｉｅ１はＩｂ２と等しいので、Ｉｅ１＝Ｉｂ２＝Ｉｃ１＋Ｉｂ１となり、また、Ｉｅ１≒Ｉ０／ｈｆｅ２となる。
【００４６】
そして、第１ＰＮＰ型バイポーラトランジスタＴ３の電流増幅率をｈｆｅ１とすると、ｈｆｅ１≫１であるので、Ｉｅ１≒ｈｆｅ１・Ｉｂ１となる。ここで、Ｉｅ１は、ほぼ一定の値（Ｉ０／ｈｆｅ２）で安定するため、例えば、第２ＰＮＰ型バイポーラトランジスタＴ４のコレクタ端子Ｃ２側からノイズ電流が印加されて、第１ＰＮＰ型バイポーラトランジスタＴ１のベース電流Ｉｂ１がΔＩｂ１増加すると、Ｉｅ１を一定の値に保つように、ｈｆｅ１が変化することとなる。そして、Ｉｅ１＝（Ｉｃ１−ΔＩｂ１）＋（Ｉｂ１＋ΔＩｂ１）となるので、第２ＰＮＰ型バイポーラトランジスタＴ４のベース−エミッタ間の電圧Ｖｂｅは、バラツキが抑えられて一定の値（例えば、約０．６Ｖ、約−２ｍＶ／℃）が得られやすくなる。
【００４７】
以上説明したように、本変形例に係る検出回路１０１では、第１ＰＮＰ型バイポーラトランジスタＴ３は、ベースが定電流源Ｉ０に導通し、コレクタがグランドＧｎｄに導通し、エミッタが第２ＰＮＰ型バイポーラトランジスタＴ４のベースに導通している。また、第２ＰＮＰ型バイポーラトランジスタＴ４は、コレクタが第１ＰＮＰ型バイポーラトランジスタＴ３のベースに導通すると共に定電流源Ｉ０に導通し、エミッタが電源部Ｖｃに導通し、ベースが第１ＰＮＰ型バイポーラトランジスタＴ３のエミッタに導通すると共に当該第１ＰＮＰ型バイポーラトランジスタＴ３のエミッタ電流に応じたベース電流が流れるように構成されている。
この構成では、第２ＰＮＰ型バイポーラトランジスタＴ４のコレクタ及びこれに導通する第１ＰＮＰ型バイポーラトランジスタＴ３のベースにノイズが印加される懸念があるが、このようにノイズが印加されても第２ＰＮＰ型バイポーラトランジスタＴ４のコレクタ電流が変動しにくく、第２ＰＮＰ型バイポーラトランジスタＴ４のベース電流の変動も抑えられることになる。
【００４８】
一方、上記ノイズの影響により第１ＰＮＰ型バイポーラトランジスタＴ３のベース電流がある程度変動する懸念があるが、第１ＰＮＰ型バイポーラトランジスタＴ３のエミッタ電流は第２ＰＮＰ型バイポーラトランジスタＴ４のベース電流に対応するため、第１ＰＮＰ型バイポーラトランジスタＴ３側ではエミッタ電流が一定に保たれるように電流増幅率が変化することになる。
【００４９】
このように動作するため、第２ＰＮＰ型バイポーラトランジスタＴ４のコレクタ端子側（即ち、第１ＰＮＰ型バイポーラトランジスタＴ３のベース端子側）にノイズが印加されても、第２ＰＮＰ型バイポーラトランジスタＴ４のベース−エミッタ間の電圧（Ｖｂｅ）はそれほど影響を受けにくく、ばらつきが抑えられるため、所望の特性（例えば、約０．６Ｖ、約−２ｍＶ／℃等）が得られやすくなる。従って、このような第２ＰＮＰ型バイポーラトランジスタＴ４のベース−エミッタ間の電圧に基づいて、温度などの物理量をより正確に検出することができる。
【００５０】
［第２実施形態］
次に、本発明の第２実施形態に係る検出回路２０１について、図５及び図６を用いて説明する。本第２実施形態では、ＮＰＮ型バイポーラトランジスタを１つのみ用いる点、ベースとコレクタとの間の通電が遮断されている点が、上記第１実施形態にて述べた検出回路２０１と主に異なる。したがって、第１実施形態の検出回路１と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
【００５１】
図５は、第２実施形態に係る検出回路の構成例を示す回路図である。図６は、図５に示す検出回路を備えた半導体装置の要部の縦断面図である。
【００５２】
本第２実施形態の検出回路２０１は、定電流源Ｉ０と、ＮＰＮ型バイポーラトランジスタＴとを主に備えている。より具体的には、図５に示すように、ＮＰＮ型バイポーラトランジスタＴは、ベースが定電流源Ｉ０に導通し、コレクタが抵抗部Ｒを介して電源部Ｖｃに導通し、エミッタがグランドＧｎｄに導通している。このＮＰＮ型バイポーラトランジスタＴは、定電流源Ｉ０からの定電流に応じたベース電流が流れるように構成されており、また、ベースとコレクタとの間の通電が遮断された構成をなしている。そして、ベースエミッタ間の電圧Ｖｂｅを出力端子２２０から出力可能とされている。なお、抵抗部Ｒ及び電源部Ｖｃは、コレクタ電位がＶｂｅ以上となる定数に予め設定されている。また、ＮＰＮ型バイポーラトランジスタＴは、「トランジスタ」の一例に相当する。
【００５３】
そして、本実施形態の検出回路２０１は、上述の第１実施形態と同様に、例えば、図６に示すように、ＳＯＩ構造を有する半導体基板５上に形成されている。具体的に、半導体基板５には、例えば、シリコンなどからなる支持基板（図示略）上に、シリコン酸化膜（ＳｉＯ２）からなる埋込酸化膜４を介してシリコンからなるＮ＋層１２及びＮ−層１３を順に積層したものを用いることができる。そして、Ｎ−層１３には、ＮＰＮ型バイポーラトランジスタＴが形成されている。
【００５４】
具体的に、図６に示すように、Ｎ−層１３にＰ＋領域２１４ａが形成されており、このＰ＋領域２１４ａ内にはＮ＋領域２１５ａが形成されており、また、Ｎ−層１３にはＮ＋領域２１５ｂが形成されている。そして、これらによって、ＮＰＮ型バイポーラトランジスタＴが構成されている。Ｐ＋領域２１４ａには、ベース端子Ｂが接続されており、Ｐ＋領域２１４ａ内のＮ＋領域２１５ａには、エミッタ端子Ｅが接続されており、Ｎ＋領域２１５ｂには、コレクタ端子Ｃが接続されている。
【００５５】
そして、ＮＰＮ型バイポーラトランジスタＴは、トレンチ分離部６により他の素子と絶縁分離されている。トレンチ分離部６は、Ｎ−層１３の表面から埋込酸化膜４に達するトレンチ７とトレンチ７内を充填するように埋め込まれた埋込膜８（例えば、ＳｉＯ２などの酸化膜）とによって構成されている。
【００５６】
このように構成される検出回路２０１では、例えば、コレクタ側に負側のノイズが加わると、コレクタには電源部Ｖｃから電流が供給されているため、ベース側からコレクタ側への電流の引き抜き（ベース電流の引き抜き）を抑えることができる。また、ベースとコレクタとの間の通電が遮断されており、更に、定電流源Ｉ０からベースへ定電流が流れるように構成されているので、ベース−エミッタ間の電圧Ｖｂｅは、この定電流によって決定されることとなり、ノイズにより影響を受けにくくなる。
【００５７】
以上説明したように、本第２実施形態に係る検出回路２０１は、定電流源Ｉ０と、ＮＰＮ型バイポーラトランジスタＴとを備えている。このＮＰＮ型バイポーラトランジスタＴは、定電流源Ｉ０に導通するベースと、電源部Ｖｃに導通するコレクタと、グランドＧｎｄに導通するエミッタとを備えており、定電流源Ｉ０からの定電流に応じたベース電流が流れるように構成されると共に、ベースとコレクタとの間の通電が遮断された構成をなし、且つベース−エミッタ間の電圧を出力可能とされている。
この構成では、ベースとコレクタとの間の通電が遮断されているので（ベース−コレクタ間は短絡されていないので）、コレクタ側にノイズが印加されても、このノイズがベースに与える影響を抑えることができる。また、図９（Ａ）の従来構成においてベースにノイズが印加されたときのベース電流の変動と比較すると、本発明においてコレクタ側にノイズが印加されたときの電流変動は小さいため、ノイズに起因するベース−エミッタ間の電圧（Ｖｂｅ）の変動は小さくなる。
【００５８】
次に、本発明の第２実施形態における変形例に係る検出回路３０１について、図７及び図８を参照して説明する。本第２実施形態における変形例では、更にダイオード部Ｄｉを備える点が、上記第２実施形態にて述べた検出回路２０１と主に異なる。したがって、第２実施形態の検出回路２０１と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
【００５９】
図７は、第２実施形態の変形例に係る検出回路の構成例を示す回路図である。図８は、図７に示す検出回路を備えた半導体装置の要部の縦断面図である。
【００６０】
本変形例の検出回路３０１は、上記第２実施形態の検出回路２０１の構成に加え、図７に示すように、更に、ＮＰＮ型バイポーラトランジスタＴと並列に接続されると共に、直列接続されたダイオードＤ１、Ｄ２によって構成されるダイオード部Ｄｉを備えている。そして、このダイオード部Ｄｉは、アノード側が抵抗部ＲとＮＰＮ型バイポーラトランジスタＴの間に接続され、カソード側がグランドＧｎｄ側に接続されている。
【００６１】
そして、本実施形態の検出回路３０１は、上述の第１実施形態と同様に、例えば、図８に示すように、ＳＯＩ構造を有する半導体基板５上に形成されている。具体的に、半導体基板５には、例えば、シリコンなどからなる支持基板（図示略）上に、シリコン酸化膜（ＳｉＯ２）からなる埋込酸化膜４を介してシリコンからなるＮ＋層１２及びＮ−層１３を順に積層したものを用いることができる。そして、Ｎ−層１３には、ＮＰＮ型バイポーラトランジスタＴが形成されている。
【００６２】
具体的に、図８に示すように、Ｎ−層１３にＰ＋領域３１４ａが形成されており、このＰ＋領域３１４ａ内にはＮ＋領域３１５ａが形成されており、また、Ｎ−層１３にはＮ＋領域３１５ｂが形成されている。そして、これらによって、ＮＰＮ型バイポーラトランジスタＴが構成されている。Ｐ＋領域３１４ａには、ベース端子Ｂが接続されており、Ｐ＋領域３１４ａ内のＮ＋領域３１５ａには、エミッタ端子Ｅが接続されており、Ｎ＋領域３１５ｂには、コレクタ端子Ｃが接続されている。
【００６３】
また、Ｎ−層１３にＰ＋領域３１４ｂが形成されており、また、Ｎ−層１３にはＮ＋領域３１５ｃが形成されている。そして、これらによって、ダイオードＤ１が構成されている。Ｐ＋領域３１４ｂには、Ｐ１端子（アノード側端子）が接続されており、Ｎ＋領域３１５ｃには、Ｎ１端子（カソード側端子）が接続されている。
【００６４】
さらに、Ｎ−層１３にＰ＋領域３１４ｃが形成されており、また、Ｎ−層１３にはＮ＋領域３１５ｄが形成されている。そして、これらによって、ダイオードＤ２が構成されている。Ｐ＋領域３１４ｃには、Ｐ２端子（アノード側端子）が接続されており、Ｎ＋領域３１５ｄには、Ｎ２端子（カソード側端子）が接続されている。
【００６５】
そして、コレクタ端子ＣとダイオードＤ１のＰ１端子は電気的に接続されている。また、ダイオードＤ１のＮ１端子は、ダイオードＤ２のＰ２端子と電気的に接続されている。さらに、ダイオードＤ２のＮ２端子はグランドＧｎｄ側に接続されている（図７参照）。
【００６６】
なお、ＮＰＮ型バイポーラトランジスタＴ、ダイオードＤ１及びダイオードＤ２は、それぞれ、複数のトレンチ分離部６により他の素子と絶縁分離されている。各トレンチ分離部６は、Ｎ−層１３の表面から埋込酸化膜４に達するトレンチ７とトレンチ７内を充填するように埋め込まれた埋込膜８（例えば、ＳｉＯ２などの酸化膜）とによって構成されている。
【００６７】
そして、検出回路３０１では、例えば、コレクタ側に正側のノイズが加わると、ダイオード部Ｄｉを介してグランドＧｎｄ側へノイズを逃がすことができる。このため、ベースへノイズが影響するのを（ノイズ電流が印加されるのを）、抑えることができる。また、ベースとコレクタとの間の通電が遮断されており、さらに、定電流源Ｉ０からベースへ定電流が流れるように構成されているので、ベース−エミッタ間の電圧Ｖｂｅは、この定電流によって決定されることとなり、ノイズにより影響を受けにくくなる。
【００６８】
このように、本変形例に係る検出回路３０１では、ＮＰＮ型バイポーラトランジスタＴは、コレクタが抵抗部Ｒを介して電源部Ｖｃに導通し、エミッタがグランドＧｎｄに導通している。更に、ＮＰＮ型バイポーラトランジスタＴと並列に接続されると共に、直列接続されたダイオードＤ１及びダイオードＤ２によって構成されるダイオード部Ｄｉを備えている。そして、ダイオード部Ｄｉは、アノード側が抵抗部ＲとＮＰＮ型バイポーラトランジスタＴの間に接続され、カソード側がグランドＧｎｄ側に接続されている。
この構成では、ＮＰＮ型バイポーラトランジスタＴのコレクタ端子Ｃの電位がある程度高い電位付近に固定されやすくなるので、ノイズが印加されたときでもコレクタの電位をある程度の電位に維持することができ、コレクタでの電圧降下に起因するトランジスタの誤動作を効果的に抑えることができる。
【００６９】
［他の実施形態］
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【００７０】
上記各実施形態では、ＳＯＩ構造を有する半導体基板５上に検出回路が形成された構成を例示したが、これに限定されず、例えば、シリコンのみからなる半導体基板上に検出回路を形成することもできる。
【００７１】
上記各実施形態では、トレンチ分離部６により各素子が絶縁分離されている構成を例示したが、これに限定されず、トレンチ分離部６を設けない構成としてもよい。
【００７２】
上記第２実施形態およびその変形例では、ＮＰＮ型バイポーラトランジスタを用いた構成を例示したが、これに限らず、ＰＮＰ型バイポーラトランジスタを用いた構成とすることもできる。
【００７３】
上記第２実施形態の変形例では、ダイオード部Ｄｉが２つのダイオードＤ１、Ｄ２から構成された例を示したが、ダイオード部Ｄｉのダイオードの数はこれに限らず、１つのダイオードのみから構成されていてもよく、また３つ以上のダイオードから構成されていてもよい。
【符号の説明】
【００７４】
１、１０１、２０１、３０１…検出回路
４…埋込酸化膜
５…半導体基板
６…トレンチ分離部
７…トレンチ
８…埋込膜
１２…Ｎ＋層
１３…Ｎ−層
１４ａ、１４ｂ、１１４ａ、１１４ｂ、１１４ｃ、１１４ｄ、２１４ａ、３１４ａ、３１４ｂ、３１４ｃ…Ｐ＋領域
１５ａ、１５ｂ、１５ｃ、１５ｄ、１１５ａ、１１５ｂ、２１５ａ、３１５ａ、３１５ｂ、３１５ｃ、３１５ｄ…Ｎ＋領域
２０、１２０、２２０、３２０…出力端子
Ｂ、Ｂ１、Ｂ２…ベース端子
Ｃ、Ｃ１、Ｃ２…コレクタ端子
Ｄｉ…ダイオード部
Ｄ１、Ｄ２…ダイオード
Ｅ、Ｅ１、Ｅ２…エミッタ端子
Ｇｎｄ…グランド
Ｉ０…定電流源
Ｎ１、Ｎ２…カソード側端子
Ｐ１、Ｐ２…アノード側端子
Ｒ…抵抗部
Ｔ…ＮＰＮ型バイポーラトランジスタ（トランジスタ）
Ｔ１…第１ＮＰＮ型バイポーラトランジスタ（第１トランジスタ）
Ｔ２…第２ＮＰＮ型バイポーラトランジスタ（第２トランジスタ）
Ｔ３…第１ＰＮＰ型バイポーラトランジスタ（第１トランジスタ）
Ｔ４…第２ＰＮＰ型バイポーラトランジスタ（第２トランジスタ）
Ｖｃ…電源部
【図１】
2013003122.tif 000003
【図２】
2013003122.tif 000004
【図３】
2013003122.tif 000005
【図４】
2013003122.tif 000006
【図５】
2013003122.tif 000007
【図６】
2013003122.tif 000008
【図７】
2013003122.tif 000009
【図８】
2013003122.tif 000010
【図９】
2013003122.tif 000011
【図１０】
2013003122.tif 000012