(57)【要約】【課題】サポート膜の連続性を確保する。【解決手段】シリンダ層間膜、サポート膜及び犠牲膜を積層形成する。これらの層を貫く複数のシリンダホールを、互いに直交する第１及び第２の方向に沿って等間隔に配列形成する。シリンダホールの内壁面をそれぞれ覆うメタル膜からなる複数の電極を形成する。犠牲膜を除去して電極の一部をサポート膜の上面から突出させる。第１及び第２の方向に隣接する突出部間を埋め、かつ第１及び第２の方向以外の第３の方向に隣接する突出部間に隙間を残すようにマスク膜をサポート膜上に形成する。マスク膜をエッチバックしてサポート膜の一部を露出させる。サポート膜の露出部分を除去して第１の開口を形成する。第１の開口を完全に埋め込まないように、第１の開口内の露出面を覆う補強膜を形成する。補強膜をエッチバックして第１の開口内に第２の開口を形成する。第２の開口を通じてシリンダ層間膜を除去する。【選択図】図８
2013165203.tif 000002
【特許請求の範囲】
【請求項１】
シリンダ層間膜、サポート膜及び犠牲膜をこの順に積層形成し、
前記犠牲膜、前記サポート膜及び前記シリンダ層間膜を貫く複数のシリンダホールを、互いに直交する第１及び第２の方向に沿って等間隔に配列形成し、
前記複数のシリンダホールの内壁面をそれぞれ覆うメタル膜からなる複数の電極を形成し、
前記犠牲膜を除去して前記複数の電極の一部を前記サポート膜の上面から突出させて複数の突出部を形成し、
前記第１及び前記第２の方向に隣接する突出部間を埋め、かつ前記第１及び前記第２の方向以外の第３の方向に隣接する突出部間に隙間を残すように、前記複数の突出部を覆うマスク膜を前記サポート膜上に形成し、
前記マスク膜をエッチバックして前記サポート膜の一部を露出させ、
前記サポート膜の露出部分を除去して当該サポート膜に第１の開口を形成し、
前記第１の開口を完全に埋め込まないように、前記第１の開口内に露出する露出面を覆う補強膜を形成し、
前記補強膜をエッチバックして前記第１の開口内に第２の開口を形成して前記シリンダ層間膜の上面の一部を露出させ、
前記第２の開口を通じて前記シリンダ層間膜を除去する、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記補強膜は、前記サポート膜と同一組成の膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記サポート膜及び前記補強膜として、前記シリンダ層間膜及び犠牲膜に対してエッチング選択比が取れる膜を用いることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記補強サポート膜の形成は、ＡＬＤ法を用いて行われることを特徴とする請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記シリンダ層間膜の形成前に、
素子が形成された半導体基板上に層間絶縁膜を形成し、
前記層間絶縁膜を貫いて前記素子に接続される複数のプラグを、前記複数のシリンダホールに対応するように前記第１及び前記第２の方向に沿って配列形成し、
前記プラグを覆うように前記層間絶縁膜上にストッパー膜を形成し、
前記シリンダ層間膜は、前記ストッパー膜上に形成され、
前記シリンダホールは、前記ストッパー膜をも貫くように形成される、
ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、配列形成された高アスペクト比の複数の電極を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の一つであるＤＲＡＭ（Dynamic Random Memory）では、微細化に伴う占有面積の減少に抗してセルキャパシタの静電容量を確保するため、セルキャパシタとしてシリンダ型キャパシタが採用されている。
【０００３】
シリンダ型キャパシタの下部電極は、高アスペクト比を有するので、製造時に倒壊のおそれがある。この倒壊を防ぐため、複数の下部電極は、サポート膜を用いて相互に連結されている。
【０００４】
関連する半導体装置の製造方法は、例えば、特許文献１に示される。
【０００５】
特許文献１の製造方法では、下部電極を形成するためのシリンダ層間膜の上にサポート膜及び酸化膜を順に形成する。酸化膜、サポート膜及びシリンダ層間膜を貫くように下部電極形成用のシリンダホールを形成し、その内部に下部電極を形成する。酸化膜を除去し、下部電極の一部を突出させる。突出した下部電極を覆うようにサポート膜上にマスク膜を形成する。マスク膜をエッチバックしてサポート膜の一部を露出させる。このとき下部電極の突出部の周囲にマスク膜が残存する。残存するマスク膜をマスクとして露出したサポート膜をエッチング除去し、サポート膜に開口を形成する。サポート膜に形成された開口を通じて、サポート膜の下のシリンダ層間膜を除去する。シリンダ層間膜が除去されても、複数の下部電極はサポート膜により相互接続されているので、それらの倒壊は防止される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２２９０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の製造方法では、下部電極の突出部の周囲にマスク膜を残存させる。隣接する下部電極の周囲に残存させたマスク膜が互いに連続していれば、それを用いてサポート膜に開口を形成しても、そのサポート膜は、隣接する下部電極を相互に連結する。これにより、下部電極の倒壊を防止し、倒壊によるショート（短絡）の発生などを防止する。
【０００８】
しかしながら、この方法は、複数の下部電極が全て同一に形成されることを前提としている。つまり、製造バラツキによって生じる複数の下部電極のサイズのばらつきについて全く考慮されていない。
【０００９】
詳述すると、下部電極の周囲に残存するマスク膜が覆う範囲は、その膜厚に依存する。隣接する下部電極間の距離が一定であれば、マスク膜の膜厚をその距離よりも大きくすることで隣接する下部電極の周囲に残存するマスク膜を連続させることができる。ところが、製造バラツキによって、複数の下部電極の一部に径の小さい下部電極が形成されると、その周囲に残存するマスク膜は、隣接する下部電極の周囲に残存するマスク膜から分離したものとなる。このようなマスク膜を用いてサポート膜に開口を形成すると、径の小さい下部電極の周囲のサポート膜は、他の下部電極の周囲のサポート膜から切り離される。なお、マスク膜の膜厚を大きくしすぎるとサポート膜に開口を形成することができなくなる。
【００１０】
下部電極の径は、シリンダホールの径に依存する。微細化の進展に伴い、多数のシリンダホールの径を均一に形成することは困難になっており、上記問題は、ますます大きくなっている。
【課題を解決するための手段】
【００１１】
本発明の一実施の形態に係る半導体装置の製造方法は、シリンダ層間膜、サポート膜及び犠牲膜をこの順に積層形成し、前記犠牲膜、前記サポート膜及び前記シリンダ層間膜を貫く複数のシリンダホールを、互いに直交する第１及び第２の方向に沿って等間隔に配列形成し、前記複数のシリンダホールの内壁面をそれぞれ覆うメタル膜からなる複数の電極を形成し、前記犠牲膜を除去して前記複数の電極の一部を前記サポート膜の上面から突出させて複数の突出部を形成し、前記第１及び前記第２の方向に隣接する突出部間を埋め、かつ前記第１及び前記第２の方向以外の第３の方向に隣接する突出部間に隙間を残すように、前記複数の突出部を覆うマスク膜を前記サポート膜上に形成し、前記マスク膜をエッチバックして前記サポート膜の一部を露出させ、前記サポート膜の露出部分を除去して当該サポート膜に第１の開口を形成し、前記第１の開口を完全に埋め込まないように、前記第１の開口内に露出する露出面を覆う補強膜を形成し、前記補強膜をエッチバックして前記第１の開口内に第２の開口を形成して前記シリンダ層間膜の上面の一部を露出させ、前記第２の開口を通じて前記シリンダ層間膜を除去する、ことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、補強膜を形成するようにしたことで、サポート膜に第１の開口を形成したときに孤立したサポート膜部分が存在しても、孤立したサポート膜部分をサポート膜の他の部分に連結することができる。これにより、下部電極の倒壊を防止し、歩留まりの向上を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための図であって、シリンダホール形成用のマスクパターンを形成した後の状態を示す（ａ）平面図及び（ｂ）Ｂ−Ｂ線断面図である。
【図２】図１に続く工程を説明するための（ａ）平面図及び（ｂ）Ｂ−Ｂ線断面図である。
【図３】図２に続く工程を説明するための（ａ）平面図及び（ｂ）Ｂ−Ｂ線断面図である。
【図４】図３に続く工程を説明するための（ａ）平面図及び（ｂ）Ｂ−Ｂ線断面図である。
【図５】図４に続く工程を説明するための（ａ）平面図及び（ｂ）Ｂ−Ｂ線断面図である。
【図６】図５に続く工程を説明するための（ａ）平面図及び（ｂ）Ｂ−Ｂ線断面図である。
【図７】図６に続く工程を説明するための（ａ）平面図及び（ｂ）Ｂ−Ｂ線断面図である。
【図８】図７に続く工程を説明するための（ａ）平面図及び（ｂ）Ｂ−Ｂ線断面図である。
【図９】図８に続く工程を説明するための（ａ）平面図及び（ｂ）Ｂ−Ｂ線断面図である。
【図１０】図９に続く工程を説明するための（ａ）平面図及び（ｂ）Ｂ−Ｂ線断面図である。
【図１１】図１０に続く工程を説明するための（ａ）平面図及び（ｂ）Ｂ−Ｂ線断面図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明の実施の形態について詳細に説明する。ここでは、半導体装置としてシリンダー型セルキャパシタを採用するＤＲＡＭを例示するが、本発明は、これに限らず、種々の半導体装置に適用可能である。
【００１５】
図１乃至図１１は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための図である。各図（ａ）は、各工程における製造途中の半導体装置の一部を表す平面図、各図（ｂ）は、そのＢ−Ｂ線断面図である。
【００１６】
以下、本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。
【００１７】
まず、公知の方法を用いて、図１（ａ）及び（ｂ）に示す状態を得る。
【００１８】
即ち、Ｓｉ基板等の半導体基板１１に、図示しない複数の素子を形成する。複数の素子には複数のセルトランジスタが含まれる。複数のセルトランジスタは、互いに交差する２方向に沿って配列形成される。
【００１９】
次に、半導体基板１１の上に、素子を覆う第１の層間絶縁膜（酸化膜）１２を形成する。そして、第１層間絶縁膜１２を貫いて半導体基板１１に達する複数の容量コンタクト１３を形成する。容量コンタクト１３は、セルトランジスタのソース・ドレイン領域の一方と、後述する下部電極との間を電気的に接続する。容量コンタクト１３は、セルトランジスタの配列に応じて互いに交差する２方向に沿って配列形成される。ここでは、互いに直交する第１及び第２の方向（図１（ａ）の上下方向及び左右方向）に沿って配列されているものとする。
【００２０】
また、第１層間膜１２の上に、周辺配線１４を形成する。
【００２１】
次に、第１層間膜１２の上に、容量コンタク１３の上面及び周辺配線１４を覆う、ストッパー窒化膜１５を形成する。続いて、ストッパー窒化膜１５の上に、シリンダー層間膜（酸化膜）１６、サポート窒化膜（サポート膜）１７、酸化膜（犠牲膜）１８、非晶質カーボン膜１９、反射防止膜２０、及びフォトレジスト２１をこの順に形成する。なお、ストッパー窒化膜１５は、後にシリンダー層間膜をエッチング除去する際のストッパーとして機能する。また、サポート窒化膜１７は、シリンダー層間膜１６及び酸化膜１８に対して、エッチング選択比を取れるものとする。
【００２２】
次に、フォトレジスト２１に、複数のシリンダー開口２２を配列形成する。複数のシリンダー開口２２の配列は、容量コンタクト１３の配列に一致させる。
【００２３】
図１（ａ）及び（ｂ）において、複数のシリンダー開口２２が配列形成されている領域がメモリセル領域２３である。メモリセル領域２３の周囲には、メモリセルを駆動する周辺回路等が配置される周辺回路領域２４が設けられている。
【００２４】
ここで、複数のシリンダー開口２２は、全て同一径に設計されている。しかし、実際には製造バラツキにより、必ずしも全てのシリンダー開口２２は同一径を有するものとはならない。図１（ａ）及び（ｂ）では、適正範囲内の径を有するシリンダー開口２２を比較的大きい○で示し、適正範囲外の径を有するシリンダー開口２２を比較的小さい○で示している。なお、シリンダー開口パターンの連続性が途切れるメモリセル領域２３の周辺部において、シリンダー開口２２の径のバラツキが大きい傾向がある。
【００２５】
次に、フォトレジスト２１を最初のマスクとして、反射防止膜２０、非晶質カーボン膜１９、酸化膜１８、サポート窒化膜１７、シリンダー層間膜１６及びストッパー窒化膜１５を順次ドライエッチングし、図２（ａ）及び（ｂ）に示すように、シリンダホール２５-１，２５−２を形成する。このとき、径の大きいシリンダー開口２２に対応するシリンダホール２５−１は、容量コンタクト１３に達する。一方、径の小さいシリンダー開口２２に対応するシリンダーホール２５−２は、容量コンタクト１３に達しない場合がある。
【００２６】
シリンダホール２５の形成中にフォトレジストマスク２１及び反射防止膜２０は消失する。その後、非晶質カーボン膜１９を除去し、酸化膜１８の上面を露出させる。
【００２７】
次に、図３（ａ）及び（ｂ）に示すように、露出面全面に下部電極となるメタル膜３１を形成する。シリンダホール２５-１，２５-２の内壁面にもメタル膜が形成されるように、ＣＶＤ（Chemical Vapor Deposition）法やＡＬＤ（Atomic Layer Deposition）法を用いることができる。メタル膜３１としては、窒化チタン（ＴｉＮ）膜を用いることができる。
【００２８】
次に、ドライエッチングにより、メタル膜３１を全面エッチバックする。これにより、メタル膜３１は、図４（ａ）及び（ｂ）に示すように、シリンダホール２５-１，２５-２の各々に対応する部分、即ち下部電極４１、に分離される。以下、シリンダホール２５−１に形成された下部電極４１を正常下部電極、シリンダホール２５-２に形成された下部電極を不良下部電極と呼ぶことがある。
【００２９】
次に、図５（ａ）及び（ｂ）に示すように、酸化膜１８を除去し、サポート窒化膜１７の上面を露出させるとともに、下部電極４１の一部をサポート窒化膜１７の上面から突出させる。酸化膜１８の除去には、フッ化水素酸（ＨＦ）をエッチング薬液とするウエットエッチングを用いることができる。
【００３０】
なお、サポート窒化膜１７の上に酸化膜１８を形成したのは、上述のように下部電極４１の一部をサポート窒化膜上に突出させるためである。下部電極４１の一部を突出させることにより、以下に説明するように、サポート窒化膜１７のセルフアラインエッチングが可能になる。
【００３１】
次に、図６（ａ）及び（ｂ）に示すように、マスク用酸化膜６１を形成する。マスク用酸化膜６１の形成には、埋設性に優れるＡＬＤ法を用いる。マスク用酸化膜６１は、突出した下部電極４１の周囲を覆い円柱状部を形成する。マスク用酸化膜６１の膜厚の増加に伴い、隣接する下部電極４１を覆うマスク用酸化膜６１の円柱状部は互いに連結する。図６（ａ）の左右方向（第１の方向）及び上下方向（第２の方向）に隣接する正常下部電極を覆うマスク用酸化膜６１の円柱状部が互いに連結され、かつ斜め方向（第３の方向）に隣接する円柱状部間には隙間６２が残るように、マスク用酸化膜６１の膜厚を設定する。これにより、不良下部電極４１の周囲のマスク用酸化膜６１の円柱状部と、隣接する下部電極４１の周囲のマスク用酸化膜６１の円柱状部との間には空間６３が残る。
【００３２】
次に、マスク用酸化膜６１をエッチバックし、サポート窒化膜１７の上面を露出させる。このエッチバックによっても、下部電極４１の周囲のマスク用酸化膜６１の円柱状部は残存する。即ち、下部電極４１の周囲では、サポート窒化膜１７は、依然マスク用酸化膜６１に覆われたままである。このとき、不良下部電極４１の周囲のマスク用酸化膜６１の円柱状部は、周囲のマスク用酸化膜６１の円柱状部から切り離されて孤立する。
【００３３】
次に、マスク用酸化膜６１をマスクとして、サポート窒化膜１７をエッチングし、サポート窒化膜に開口（第１の開口）を形成し、図７（ａ）及び（ｂ）に示すように、開口内にシリンダー層間膜１６の上面を露出させる。このとき、四方をマスク用酸化膜６１の円柱状部で囲まれた領域７２（隙間６２）においてもシリンダー層間膜１６が露出する。また、孤立したマスク用酸化膜６１の円柱状部の周囲のサポート窒化膜１７も除去され、その円柱状部に覆われたサポート窒化膜１７の部分は周囲から孤立する。この状態でシリンダー層間膜１６を除去したとすると、不良下部電極を支持する部材が存在しなくなり、不良下部電極は倒壊する。
【００３４】
このような不良下部電極の倒壊を防ぐため、本実施の形態では、シリンダー層間膜１６の除去に先立ち、図８（ａ）及び（ｂ）に示すように、補強窒化膜（補強膜）を形成する。補強窒化膜８１は、サポート窒化膜１７と同一の組成を有し、ＡＬＤ法を用いて、露出面全面に形成される。これにより、補強窒化膜８１は、サポート窒化膜１７と一体化し、孤立していた不良下部電極の周囲のサポート窒化膜１７を、周囲のサポート窒化膜１７に連結する。
【００３５】
補強窒化膜８１の膜厚は、シリンダー層間膜１６を除去する際のウエットエッチングにより目減りする分を考慮して設定する。また、その膜厚は、マスク用酸化膜６１の円柱状部に四方を囲まれた領域７２を埋め込まない厚さ、換言すると、第１の開口を完全に埋め込まない厚さ、とする。
【００３６】
補強窒化膜８１をエッチバックし、補強窒化膜８１に開口（第２の開口）を形成する。これにより、第２の開口内に再びシリンダー層間膜１６の上面を露出させる。このとき、マスク用酸化膜６１の円柱状部に四方を囲まれた領域においてもシリンダー層間膜１６が露出する。
【００３７】
次に、露出させたシリンダー層間膜１６を除去する。エッチング薬液としてフッ化水素酸（ＨＦ）を用いるウエットエッチングにより、図９（ａ）及び（ｂ）に示すように、サポート窒化膜１７の直下に位置するシリンダー層間膜１６も完全に除去する。
【００３８】
不良下部電極を含む全ての下部電極４１は、サポート窒化膜１７（補強窒化膜８１の一部を含む）によって相互に連結されているので、倒壊が防止される。ここで、図９（ａ）と図７（ａ）との比較から理解されるように、サポート窒化膜１７の連結部の幅は補強窒化膜８１によって拡げられている。これによりサポート窒化膜１７による連結強度が向上し、下部電極４１の倒壊をより高い確率で防止する。
【００３９】
次に、図１０（ａ）及び（ｂ）に示すように、容量絶縁膜１０１を露出表面全面に形成する。続いて、容量絶縁膜１０１の上に、上部電極となるＴｉＮ膜１０１及びＢ−ＳｉＧｅ層を形成する。こうして、配列形成されたシリンダー型のキャパシタが完成する。
【００４０】
この後、図１１（ａ）及び（ｂ）に示すように、タングステン膜１１１、層間絶縁膜１１２，１１３、プラグ１１４，１１５、配線１１６，１１７等の形成を行って、半導体装置が完成する。
【００４１】
以上、本発明について実施の形態に即して説明したが、本発明は上記実施の形態に限らず、本発明の趣旨を逸脱することなく、種々の変更、変形が可能である。各膜の組成や、形成方法は、特に限定されず、種々の公知の組成や形成方法が、その目的に応じて採用できる。
【符号の説明】
【００４２】
１１    半導体基板
１２    第１の層間絶縁膜
１３    容量コンタクト
１４    周辺回線
１５    ストッパー窒化膜
１６    シリンダー層間膜
１７    サポート窒化膜
１８    酸化膜
１９    非晶質カーボン膜
２０    反射防止膜
２１    フォトレジスト
２２    シリンダー開口
２３    メモリセル領域
２４    周辺回路領域
２５−１，２５−２    シリンダホール
３１    メタル膜
４１    下部電極
６１    マスク用酸化膜
６２    隙間
６３    空間
７２    領域
８１    補強窒化膜
１０１    容量絶縁膜
１０２    ＴｉＮ膜
１０３    Ｂ−ＳｉＧｅ層
１１１    タングステン膜
１１２，１１３    層間絶縁膜
１１４，１１５    プラグ
１１６，１１７    配線
【図１】
2013165203.tif 000003
【図２】
2013165203.tif 000004
【図３】
2013165203.tif 000005
【図４】
2013165203.tif 000006
【図５】
2013165203.tif 000007
【図６】
2013165203.tif 000008
【図７】
2013165203.tif 000009
【図８】
2013165203.tif 000010
【図９】
2013165203.tif 000011
【図１０】
2013165203.tif 000012
【図１１】
2013165203.tif 000013