(57)【要約】【課題】クロックエンベデッドシリアルデータ伝送を可能にするとともに、簡易な構成で符号化または復号化することを可能にする。【解決手段】本発明に係る符号化方法は、入力されるデータ列の上位４ビットまたは下位４ビットにおいて同じビット値が連続するか否か判定し（Ｓ２０１、Ｓ２０３）、連続しないと判定された場合、隣接ビットと異なるビット値である反転ビットを中間ビットに有する符号列ＣＷ１へ、データ列を変換し（Ｓ２０９）、連続すると判定された場合、隣接ビットと同じビット値である連続ビットを中間ビットに有するとともに、反転ビットを上位ビット列または下位ビット列に有する符号列ＣＷ２，ＣＷ３へ、前記データ列を変換するものである（Ｓ２０２、Ｓ２０４）。【選択図】図１９
2013098655.tif 000002
【特許請求の範囲】
【請求項１】
入力されるデータ列の上位ビット列または下位ビット列において同じビット値が所定ビット連続するか否か判定し、
前記所定ビット連続しないと判定された場合、隣接ビットと異なるビット値である反転ビットを中間ビットに有する第１符号列へ、前記データ列を変換し、
前記所定ビット連続すると判定された場合、隣接ビットと同じビット値である連続ビットを前記中間ビットに有するとともに、前記反転ビットを上位ビット列または下位ビット列に有する第２符号列へ、前記データ列を変換する、
符号化方法。
【請求項２】
前記第２符号列への変換では、前記データ列の上位ビット列が前記所定ビット連続する場合と、前記データ列の下位ビット列が前記所定ビット連続する場合とで、前記第２符号列の中間ビットに異なるビット値を設定する、
請求項１に記載の符号化方法。
【請求項３】
前記データ列の全ビットが同じビット値の場合、ビットの反転回数が多くなるように前記第２符号列の中間ビットを設定する、
請求項２に記載の符号化方法。
【請求項４】
前記第１の符号列および、前記第２の符号列を複数連結した場合に、同じビット値のビットが最も長く連続する場合、前記連続ビットを前記中間ビットに有するとともに、前記連続ビットを上位ビット列または下位ビット列に有する第３符号列へ、前記データ列を変換する、
請求項１乃至３のいずれか一項に記載の符号化方法。
【請求項５】
前記第３符号列への変換では、前記最も長く連続するビットのビット値に応じて、前記第３符号列の中間ビットに異なるビット値を設定するとともに、前記第３符号列の上位ビット列または下位ビット列に異なるビット値を設定する、
請求項４に記載の符号化方法。
【請求項６】
前記最も長く連続する複数のビットは、前記第１の符号列及び前記第２の符号列における上位ビット列または下位ビット列である、
請求項４または５に記載の符号化方法。
【請求項７】
前記最も長く連続する複数のビットは、前記第１の符号列及び前記第２の符号列における中間ビットを含むビット列である、
請求項４または５に記載の符号化方法。
【請求項８】
前記符号列のビット長は、前記データ列よりも１ビット長い、
請求項１乃至７のいずれか一項に記載の符号化方法。
【請求項９】
データ列を符号化した符号列の中間ビットが、隣接ビットと同じビット値の連続ビットであるか否か判定し、
前記連続ビットではないと判定された場合、前記符号列の中間ビットを除くビットを有する第１復号列へ、前記符号列を変換し、
前記連続ビットであると判定された場合、同じビット値が所定ビット連続した上位ビット列または下位ビット列を有する第２復号列へ、前記符号列を変換する、
復号化方法。
【請求項１０】
前記第２復号列への変換では、前記符号列の中間ビットのビット値に応じて、前記第２復号列の上位ビット列または下位ビット列のいずれかを、前記所定ビット連続させる
請求項９に記載の復号方法。
【請求項１１】
前記符号列の中間ビットが前記連続ビットであり、かつ、前記符号列の上位ビット列または下位ビット列が前記連続ビットを有する場合、同じビット値が前記所定ビットよりも少ないビット連続した上位ビット列または下位ビット列を有する第３復号列へ、前記符号列を変換する、
請求項９または１０に記載の復号化方法。
【請求項１２】
前記第３復号列への変換では、前記符号列の中間ビットと前記符号列の上位ビット列または下位ビット列のビット値に応じて、前記第３復号列の連続ビットのビット値を決定する、
請求項１１に記載の復号化方法。
【請求項１３】
前記符号列の中間ビットが前記連続ビットであり、かつ、前記符号列の上位ビット列または下位ビット列が前記連続ビットを有する場合、中間ビットから上位ビット列または下位ビット列まで同じビット値が連続する第３復号列へ、前記符号列を変換する、
請求項９または１０に記載の復号化方法。
【請求項１４】
前記第３復号列への変換では、前記符号列の中間ビットと前記符号列の上位ビット列または下位ビット列のビット値に応じて、前記第３復号列の連続ビットのビット値を決定する、
請求項１３に記載の復号化方法。
【請求項１５】
前記復号列のビット長は、前記符号列よりも１ビット短い、
請求項９乃至１４のいずれか一項に記載の復号化方法。
【請求項１６】
入力されるデータ列の上位ビット列または下位ビット列において同じビット値が所定ビット連続するか否か判定し、
前記所定ビット連続しないと判定された場合、隣接ビットと異なるビット値である反転ビットを中間ビットに有する第１符号列へ、前記データ列を変換し、
前記所定ビット連続すると判定された場合、隣接ビットと同じビット値である連続ビットを前記中間ビットに有するとともに、前記反転ビットを上位ビット列または下位ビット列に有する第２符号列へ、前記データ列を変換し、
前記変換した前記第１符号列または前記第２符号列を含む符号列を伝送し、
前記伝送された符号列の中間ビットが、隣接ビットと同じビット値の連続ビットであるか否か判定し、
前記連続ビットではないと判定された場合、前記伝送された符号列の中間ビットを除くビットを有する第１復号列へ、前記伝送された符号列を変換し、
前記連続ビットであると判定された場合、同じビット値が所定ビット連続した上位ビット列または下位ビット列を有する第２復号列へ、前記伝送された符号列を変換する、
伝送方法。
【請求項１７】
入力されるデータ列の上位ビット列または下位ビット列において同じビット値が所定ビット連続するか否か判定するビット判定部と、
前記所定ビット連続しないと判定された場合、隣接ビットと異なるビット値である反転ビットを中間ビットに有する第１符号列へ、前記データ列を変換する第１変換部と、
前記所定ビット連続すると判定された場合、隣接ビットと同じビット値である連続ビットを前記中間ビットに有するとともに、前記反転ビットを上位ビット列または下位ビット列に有する第２符号列へ、前記データ列を変換する第２変換部と、
を備える符号化装置。
【請求項１８】
データ列を符号化した符号列の中間ビットが、隣接ビットと同じビット値の連続ビットであるか否か判定するビット判定部と、
前記連続ビットではないと判定された場合、前記符号列の中間ビットを除くビットを有する第１復号列へ、前記符号列を変換する第１変換部と、
前記連続ビットであると判定された場合、同じビット値が所定ビット連続した上位ビット列または下位ビット列を有する第２復号列へ、前記符号列を変換する第２変換部と、
を備える復号化装置。
【請求項１９】
入力されるデータ列の上位ビット列または下位ビット列において同じビット値が所定ビット連続するか否か判定する第１ビット判定部と、
前記所定ビット連続しないと判定された場合、隣接ビットと異なるビット値である反転ビットを中間ビットに有する第１符号列へ、前記データ列を変換する第１変換部と、
前記所定ビット連続すると判定された場合、隣接ビットと同じビット値である連続ビットを前記中間ビットに有するとともに、前記反転ビットを上位ビット列または下位ビット列に有する第２符号列へ、前記データ列を変換する第２変換部と、
前記変換した前記第１符号列または前記第２符号列を含む符号列を伝送する伝送部と、
前記伝送された符号列の中間ビットが、隣接ビットと同じビット値の連続ビットであるか否か判定する第２ビット判定部と、
前記連続ビットではないと判定された場合、前記伝送された符号列の中間ビットを除くビットを有する第１復号列へ、前記伝送された符号列を変換する第３変換部と、
前記連続ビットであると判定された場合、同じビット値が所定ビット連続した上位ビット列または下位ビット列を有する第２復号列へ、前記伝送された符号列を変換する第４変換部と、
を備える伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、符号化方法、復号化方法、伝送方法、符号化装置、復号化装置及び伝送システムに関し、特に、隣接ビットの反転ビットや連続ビットを含む符号列を用いる符号化方法、復号化方法、伝送方法、符号化装置、復号化装置及び伝送システムに関する。
【背景技術】
【０００２】
近年、様々な伝送システムにおいて、高速伝送の要求が高まっているため、パラレルデータ伝送よりも高速なデータ伝送を可能にする高速シリアルインタフェースが広く利用されている。
【０００３】
例えば、液晶パネルなどの表示装置は、高精細化、多色化と共に、動画表示及び、３Ｄ表示のために、フレーム周波数の増加が進んでいる。そのため、タイミングコントローラから表示ドライバＩＣへ転送するデータ量は、年々増加しており、タイミングコントローラと表示ドライバＩＣに使用されるＩ／Ｆの高速化が必要とされており、多くのクロックエンベデッドシリアルデータ伝送方式が提案されている。
【０００４】
一般的にクロックエンベデッドシリアルデータ伝送においては、受信部において受信した信号からクロック成分を抽出し、クロックを再生するクロック再生方式が採用されている。クロック再生方式による伝送は、同一レベルの信号が連続して受信されるとクロック成分を精度よく再生することができないため、同一レベルの信号が連続して現れないような符号化方式を採用する必要がある。
【０００５】
同一レベルの信号が連続しないような符号化方式として、ｍＢｎＢ符号化方式が知られている。これは、ある変換テーブルに基づき、ｍ（ｍは自然数）ビットの信号をｎ（ｎは自然数かつｎ＞ｍ）ビットの信号に符号化して伝送することによって、同一レベルの信号が連続しないようにするものである。４Ｂ５Ｂ符号化方式や、８Ｂ１０Ｂ符号化方式などが広く採用されており、一例としてイーサネット（登録商標）の規格であるＩＥＥＥ８０２．３ｕでも４Ｂ５Ｂ符号化方式が採用されている。
【０００６】
特許文献１には、４Ｂ５Ｂ符号化の変換テーブルにおいて、なるべく変化の多いコードを採用することによって、全体のマーク率（０と１の比率）の改善と同一レベルの信号が連続して現れないようにすることが記載されている。
【０００７】
特許文献２には、ｍＢｎＢ符号化の変換テーブルを２組用意しておき、一定周期で変換テーブルを切り替えながら伝送することによって、より同一レベルの信号が連続して現れないようにすることが記載されている。
【０００８】
特許文献３には、ｍＢｎＢ符号化の際に、ノーリターンインバースＮＲＺｘ変換を施して伝送することによって、より同一レベルの信号が連続して現れないようにすることが記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭５９−２００５６１号公報
【特許文献２】特開平１−１０９８２６号公報
【特許文献３】特開２００１−０６９１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のように、従来の伝送システムでは、クロックエンベデッドシリアルデータ伝送を行うために、ｍＢｎＢ符号化方式が採用されている。一方で、シリアルデータ伝送ではさらなる高速化が望まれている。
【００１１】
しかしながら、クロックエンベデッドシリアルデータ伝送を可能にするためｍＢｎＢ符号化方式を採用すると、ｍビットに対するｎビットの長さによっては、符号化効率が悪化し、符号化によるオーバーヘッドが増大するため、符号化や復号化が複雑化するという問題があった。
【課題を解決するための手段】
【００１２】
本発明に係る符号化方法は、入力されるデータ列の上位ビット列または下位ビット列において同じビット値が所定ビット連続するか否か判定し、前記所定ビット連続しないと判定された場合、隣接ビットと異なるビット値である反転ビットを中間ビットに有する第１符号列へ、前記データ列を変換し、前記所定ビット連続すると判定された場合、隣接ビットと同じビット値である連続ビットを前記中間ビットに有するとともに、前記反転ビットを上位ビット列または下位ビット列に有する第２符号列へ、前記データ列を変換するものである。
【００１３】
本発明に係る復号化方法は、データ列を符号化した符号列の中間ビットが、隣接ビットと同じビット値の連続ビットであるか否か判定し、前記連続ビットではないと判定された場合、前記符号列の中間ビットを除くビットを有する第１復号列へ、前記符号列を変換し、前記連続ビットであると判定された場合、同じビット値が所定ビット連続した上位ビット列または下位ビット列を有する第２復号列へ、前記符号列を変換するものである。
【００１４】
本発明に係る伝送方法は、入力されるデータ列の上位ビット列または下位ビット列において同じビット値が所定ビット連続するか否か判定し、前記所定ビット連続しないと判定された場合、隣接ビットと異なるビット値である反転ビットを中間ビットに有する第１符号列へ、前記データ列を変換し、前記所定ビット連続すると判定された場合、隣接ビットと同じビット値である連続ビットを前記中間ビットに有するとともに、前記反転ビットを上位ビット列または下位ビット列に有する第２符号列へ、前記データ列を変換し、前記変換した前記第１符号列または前記第２符号列を含む符号列を伝送し、前記伝送された符号列の中間ビットが、隣接ビットと同じビット値の連続ビットであるか否か判定し、前記連続ビットではないと判定された場合、前記伝送された符号列の中間ビットを除くビットを有する第１復号列へ、前記伝送された符号列を変換し、前記連続ビットであると判定された場合、同じビット値が所定ビット連続した上位ビット列または下位ビット列を有する第２復号列へ、前記伝送された符号列を変換するものである。
【００１５】
本発明に係る符号化装置は、入力されるデータ列の上位ビット列または下位ビット列において同じビット値が所定ビット連続するか否か判定するビット判定部と、前記所定ビット連続しないと判定された場合、隣接ビットと異なるビット値である反転ビットを中間ビットに有する第１符号列へ、前記データ列を変換する第１変換部と、前記所定ビット連続すると判定された場合、隣接ビットと同じビット値である連続ビットを前記中間ビットに有するとともに、前記反転ビットを上位ビット列または下位ビット列に有する第２符号列へ、前記データ列を変換する第２変換部と、を備えるものである。
【００１６】
本発明に係る復号化装置は、データ列を符号化した符号列の中間ビットが、隣接ビットと同じビット値の連続ビットであるか否か判定するビット判定部と、前記連続ビットではないと判定された場合、前記符号列の中間ビットを除くビットを有する第１復号列へ、前記符号列を変換する第１変換部と、前記連続ビットであると判定された場合、同じビット値が所定ビット連続した上位ビット列または下位ビット列を有する第２復号列へ、前記符号列を変換する第２変換部と、を備えるものである。
【００１７】
本発明に係る伝送システムは、入力されるデータ列の上位ビット列または下位ビット列において同じビット値が所定ビット連続するか否か判定する第１ビット判定部と、前記所定ビット連続しないと判定された場合、隣接ビットと異なるビット値である反転ビットを中間ビットに有する第１符号列へ、前記データ列を変換する第１変換部と、前記所定ビット連続すると判定された場合、隣接ビットと同じビット値である連続ビットを前記中間ビットに有するとともに、前記反転ビットを上位ビット列または下位ビット列に有する第２符号列へ、前記データ列を変換する第２変換部と、前記変換した前記第１符号列または前記第２符号列を含む符号列を伝送する伝送部と、前記伝送された符号列の中間ビットが、隣接ビットと同じビット値の連続ビットであるか否か判定する第２ビット判定部と、前記連続ビットではないと判定された場合、前記伝送された符号列の中間ビットを除くビットを有する第１復号列へ、前記伝送された符号列を変換する第３変換部と、前記連続ビットであると判定された場合、同じビット値が所定ビット連続した上位ビット列または下位ビット列を有する第２復号列へ、前記伝送された符号列を変換する第４変換部と、を備えるものである。
【００１８】
本発明では、反転ビットを中間ビットに有する第１符号列、連続ビットを中間ビットに有するとともに、反転ビットを上位ビット列または下位ビット列に有する第２符号列を用いることにより、クロックエンベデッドシリアルデータ伝送を可能にするとともに、簡易な構成で符号化または復号化することができる。
【発明の効果】
【００１９】
本発明によれば、クロックエンベデッドシリアルデータ伝送を可能にするとともに、簡易な構成で符号化または復号化することが可能な符号化方法、復号化方法、伝送方法、符号化装置、復号化装置及び伝送システムを提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の前提例に係る表示装置用データ伝送システムの構成を示すブロック図である。
【図２】本発明の前提例に係るエンコーダ及びデコーダの変換テーブルを示す図である。
【図３】本発明の前提例に係るクロックデータリカバリ回路の構成を示すブロック図である。
【図４】本発明の前提例のｍＢｎＢ符号のオーバーヘッドを説明するための図である。
【図５】本発明の実施の形態１に係る符号設計方法を示すフローチャートである。
【図６】本発明の実施の形態１に係る符号列を説明するための図である。
【図７】本発明の実施の形態１に係る符号列を説明するための図である。
【図８】本発明の実施の形態１に係る符号列を説明するための図である。
【図９】本発明の実施の形態１に係る符号列を説明するための図である。
【図１０】本発明の実施の形態１に係る符号列を説明するための図である。
【図１１】本発明の実施の形態１に係る符号列を説明するための図である。
【図１２】本発明の実施の形態１に係る復号列を説明するための図である。
【図１３】本発明の実施の形態１に係る復号列を説明するための図である。
【図１４】本発明の実施の形態１に係る復号列を説明するための図である。
【図１５】本発明の実施の形態１に係る復号列を説明するための図である。
【図１６】本発明の実施の形態１に係る復号列を説明するための図である。
【図１７】本発明の実施の形態１に係る表示装置用データ伝送システムの構成を示すブロック図である。
【図１８】本発明の実施の形態１に係る表示装置用データ伝送システムの構成を示すブロック図である。
【図１９】本発明の実施の形態１に係る符号化方法を示すフローチャートである。
【図２０】本発明の実施の形態１に係るエンコーダの回路イメージを示す図である。
【図２１】本発明の実施の形態１に係るエンコーダの回路イメージを示す図である。
【図２２】本発明の実施の形態１に係るエンコーダの回路イメージを示す図である。
【図２３】本発明の実施の形態１に係るエンコーダの回路イメージを示す図である。
【図２４】本発明の実施の形態１に係るエンコーダの回路イメージを示す図である。
【図２５】本発明の実施の形態１に係る復号化方法を示すフローチャートである。
【図２６】本発明の実施の形態１に係るデコーダの回路イメージを示す図である。
【図２７】本発明の実施の形態１に係るデコーダの回路イメージを示す図である。
【図２８】本発明の実施の形態１に係るデコーダの回路イメージを示す図である。
【図２９】本発明の実施の形態１に係るデコーダの回路イメージを示す図である。
【図３０】本発明の実施の形態１に係るデコーダの回路イメージを示す図である。
【図３１】本発明の実施の形態２に係る符号化方法を示すフローチャートである。
【図３２】本発明の実施の形態３に係る符号列を説明するための図である。
【図３３】本発明の実施の形態３に係る符号列を説明するための図である。
【図３４】本発明の実施の形態３に係る符号列を説明するための図である。
【図３５】本発明の実施の形態３に係る符号列を説明するための図である。
【図３６】本発明の実施の形態３に係る符号列を説明するための図である。
【図３７】本発明の実施の形態３に係る復号列を説明するための図である。
【図３８】本発明の実施の形態３に係る復号列を説明するための図である。
【図３９】本発明の実施の形態３に係る復号列を説明するための図である。
【図４０】本発明の実施の形態３に係る復号列を説明するための図である。
【図４１】本発明の実施の形態３に係る復号列を説明するための図である。
【図４２】本発明の実施の形態３に係る表示装置用データ伝送システムの構成を示すブロック図である。
【図４３】本発明の実施の形態３に係る符号化方法を示すフローチャートである。
【図４４】本発明の実施の形態３に係る復号化方法を示すフローチャートである。
【図４５】本発明の実施の形態４に係る符号列を説明するための図である。
【図４６】本発明の実施の形態４に係る符号列を説明するための図である。
【図４７】本発明の実施の形態４に係る符号列を説明するための図である。
【図４８】本発明の実施の形態４に係る符号列を説明するための図である。
【図４９】本発明の実施の形態４に係る符号列を説明するための図である。
【図５０】本発明の実施の形態４に係る復号列を説明するための図である。
【図５１】本発明の実施の形態４に係る復号列を説明するための図である。
【図５２】本発明の実施の形態４に係る復号列を説明するための図である。
【図５３】本発明の実施の形態４に係る復号列を説明するための図である。
【図５４】本発明の実施の形態４に係る復号列を説明するための図である。
【図５５】本発明の実施の形態４に係る表示装置用データ伝送システムの構成を示すブロック図である。
【図５６】本発明の実施の形態４に係る符号化方法を示すフローチャートである。
【図５７】本発明の実施の形態４に係る復号化方法を示すフローチャートである。
【発明を実施するための形態】
【００２１】
（本発明の前提例）
本発明の実施の形態について説明する前に、まず、本発明が適用される表示装置用データ伝送システムの前提例について説明する。
【００２２】
図１は、前提例の表示装置用データ伝送システムの構成を示すブロック図である。図１に示すように、この表示装置用データ伝送システムは、データ送信側のタイミングコントローラ（Timing Controller）１１０、データ受信側の表示ドライバ（Display Driver）１２０、データ出力先の表示素子（Display Element）１３０を備えている。例えば、タイミングコントローラ（Timing Controller）１１０及びデータ受信側の表示ドライバ（Display Driver）１２０は、それぞれ図１において点線で囲まれた別々のＩＣチップから構成されている。
【００２３】
ここで、タイミングコントローラ１１０は、クロック生成回路ＣＧ、４Ｂ５ＢエンコーダＥＮＣ１、パラレルシリアルコンバータＰＳＣを備えている。また、表示ドライバ１２０は、クロックデータリカバリ（Clock Data Recovery）回路ＣＤＲ、シリアルパラレルコンバータＳＰＣ、４Ｂ５ＢデコーダＤＥＣ１、ラッチ回路１２１、デジタルアナログコンバータ（ＤＡＣ：Digital Analog Converter）１２２、出力ドライバ１２３を備えている。
【００２４】
クロック生成回路ＣＧは、クロックｃｌｋを生成し、４Ｂ５ＢエンコーダＥＮＣ１及びパラレルシリアルコンバータＰＳＣに生成したクロックｃｌｋを供給している。
【００２５】
４Ｂ５ＢエンコーダＥＮＣ１は、クロック生成回路ＣＧから供給されたクロックｃｌｋに応じて動作する。また、４Ｂ５ＢエンコーダＥＮＣ１は、４Ｂ５Ｂ変換テーブルを有しており、この４Ｂ５Ｂ変換テーブルを用いて、入力画像データであるパラレル送信データｐｄｔ１をパラレル送信データｐｄｔ２に符号化する。
【００２６】
パラレルシリアルコンバータＰＳＣも、クロック生成回路ＣＧから供給されたクロックｃｌｋに応じて動作し、パラレル送信データｐｄｔ２をシリアルデータｓｄに変換する。このシリアルデータｓｄが、タイミングコントローラ１１０から出力され、伝送路ＴＬを介して、表示ドライバ１２０に入力される。
【００２７】
クロックデータリカバリ回路ＣＤＲは、受信したシリアルデータｓｄからリカバリクロックｃｌｋｒを再生し、パラレルシリアルコンバータＰＳＣ及び４Ｂ５ＢデコーダＤＥＣ１にそのリカバリクロックｃｌｋｒを供給している。
【００２８】
シリアルパラレルコンバータＳＰＣは、クロックデータリカバリ回路ＣＤＲから供給されたリカバリクロックｃｌｋｒに応じて動作し、シリアルデータｓｄをパラレル受信データｐｄｒ１に変換する。
【００２９】
４Ｂ５ＢデコーダＤＥＣ１も、クロックデータリカバリ回路ＣＤＲから供給されたリカバリクロックｃｌｋｒに応じて動作する。また、４Ｂ５ＢデコーダＤＥＣ１は、４Ｂ５ＢエンコーダＥＮＣ１において符号化したデータを復号化するための４Ｂ５Ｂ変換テーブルを有している。そして、４Ｂ５ＢデコーダＤＥＣ１は、この４Ｂ５Ｂ変換テーブルを用いて、入力されたパラレル受信データｐｄｒ１をパラレル受信データｐｄｒ２に復号化する。
【００３０】
ラッチ回路１２１は、復号化されたパラレル受信データｐｄｒ２を一時的に保持し、所定のタイミングで、ＤＡＣ１２２へ出力する。ＤＡＣ１２２は、デジタル信号であるパラレル受信データｐｄｒ２をアナログ電圧信号に変換する。
【００３１】
出力ドライバ１２３は、表示素子１３０においてマトリクス状に配置されたＴＦＴ（Thin Film Transistor）の複数のソース線のそれぞれに対応する複数のアンプから構成されている（不図示）。そして、出力ドライバ１２３の各アンプは、上記アナログ電圧信号を増幅することにより階調電圧を生成し、この階調電圧を表示素子１３０のソース線に出力する。
【００３２】
表示素子１３０は、例えば液晶表示素子である。図１には図示されていないが、表示素子１３０は、周知の通り、マトリクス状に配置された多数の画素から構成されている。各画素は、スイッチング素子としてＴＦＴ（Thin Film Transistor）を有している。ＴＦＴは、図１の上下方向に延設された複数のソース線、図１の左右方向に延設された複数のゲート線、ソース線及びゲート線の各交差部に設けられている。
【００３３】
図２（ａ）は、４Ｂ５ＢエンコーダＥＮＣ１の４Ｂ５Ｂエンコーダテーブルを示しており、図２（ｂ）は、４Ｂ５ＢデコーダＤＥＣ１の４Ｂ５Ｂデコーダテーブルを示している。
【００３４】
図２（ａ）の例では、テーブルの最下段に示された４ビットの最大値４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）には、５ビットのビットパターン５Ｂ＝１０１０１が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣ１は、画像データ「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」を、「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」へ符号化する。図２（ａ）のように、４Ｂ５Ｂ符号の符号化を行うためには、１６パターンの５ビットに対応するため、１６×５ビットのサイズのテーブルが必要になる。
【００３５】
図２（ｂ）は、図２（ａ）の変換テーブル（エンコードテーブル）の逆変換テーブル（デコードテーブル）である。つまり、図２（ｂ）の変換テーブルにより、５ビットのビットパターンのそれぞれが元の４ビットのビットパターンに復号化される。例えば、４Ｂ５ＢデコーダＤＥＣ１は、符号化された画像データ「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」を、「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」へ復号化する。図２（ｂ）のように、４Ｂ５Ｂ符号の復号化を行うためには、１６パターンの４ビットに対応するため、１６×４ビットのサイズのテーブルが必要になる。
【００３６】
図３は、クロックデータリカバリ回路ＣＤＲのブロック図である。図３に示すように、クロックデータリカバリ回路ＣＤＲは、ＰＬＬ（Phase Locked Loop）回路であって、周波数検出回路（Frequency Detector）ＦＤ、位相検出回路（Phase Detector）ＰＤ、周波数制御チャージポンプ（Frequency Control Charge Pump）ＦＣＰ、位相制御チャージポンプＰＣＰ（Phase Control Charge Pump）、ループフィルタ（Loop Filter）ＬＦ、電圧制御発振回路（Voltage Controlled Oscillator）ＶＣＯを備えている。
【００３７】
周波数検出回路ＦＤは、タイミングコントローラから伝送されたシリアルデータｓｄと、リカバリクロックｃｌｋｒとの周波数差を検出する。つまり、受信したシリアルデータｓｄからクロック周波数情報を抽出する。周波数検出回路ＦＤでは、リカバリクロックｃｌｋｒの周波数の粗調を実施する。
【００３８】
リカバリクロックｃｌｋｒの周波数が受信したシリアルデータｓｄの周波数よりも低ければ、周波数検出回路ＦＤは、リカバリクロックｃｌｋｒの周波数を上げるための信号ｆｕｐを生成し、周波数制御チャージポンプＦＣＰに出力する。リカバリクロックｃｌｋｒの周波数が受信したシリアルデータｓｄの周波数よりも高ければ、周波数検出回路ＦＤは、リカバリクロックｃｌｋｒの周波数を下げるための信号ｆｄｎを生成し、周波数制御チャージポンプＦＣＰに出力する。
【００３９】
位相検出回路ＰＤは、タイミングコントローラから伝送されたシリアルデータｓｄと、リカバリクロックｃｌｋｒとの位相差を検出する。つまり、受信したシリアルデータｓｄからクロック位相情報を抽出する。位相検出回路ＰＤでは、リカバリクロックｃｌｋｒの周波数の微調を実施する。
【００４０】
リカバリクロックｃｌｋｒの位相が受信したシリアルデータｓｄの位相よりも遅れていれば、位相検出回路ＰＤは、リカバリクロックｃｌｋｒの位相を進めるための信号ｐｕｐを生成し、位相制御チャージポンプＰＣＰに出力する。リカバリクロックｃｌｋｒの位相が受信したシリアルデータｓｄの位相よりも進んでいれば、位相検出回路ＰＤは、リカバリクロックｃｌｋｒの位相を遅らせるための信号ｐｄｎを生成し、位相制御チャージポンプＰＣＰに出力する。
【００４１】
周波数制御チャージポンプＦＣＰは、入力された信号ｆｕｐ又は信号ｆｄｎからアナログ電流信号を生成し、ループフィルタＬＦに出力する。同様に、位相制御チャージポンプＰＣＰは、入力された信号ｐｕｐ又は信号ｐｄｎからアナログ電流信号を生成し、ループフィルタＬＦに出力する。ループフィルタＬＦは、周波数制御チャージポンプＦＣＰ及び位相制御チャージポンプＰＣＰから入力されたアナログ電流信号に基づいて制御電圧信号を生成する。
【００４２】
そして、電圧制御発振回路ＶＣＯは、ループフィルタＬＦから入力された制御電圧信号に応じた周波数のリカバリクロックｃｌｋｒを生成する。このリカバリクロックｃｌｋｒは、図１のシリアルパラレルコンバータＳＰＣ及び４Ｂ５ＢデコーダＤＥＣ１へ出力されると共に、周波数検出回路ＦＤ及び位相検出回路ＰＤへフィードバックされる。
【００４３】
ここで、周波数検出回路ＦＤは、受信したシリアルデータｓｄの変化点を検出し、リカバリクロックｃｌｋｒと比較することにより、周波数情報を抽出する。同様に、位相検出回路ＰＤは、受信したシリアルデータｓｄの変化点を検出し、リカバリクロックｃｌｋｒと比較することにより、位相情報を抽出する。従って、同一レベルの信号が連続するほど、周波数情報及び位相情報の抽出ができなくなる。そのため、同一レベルの信号が連続しないようなｍＢｎＢ符号化方式を採用する必要があり、前提例では、一般的な４Ｂ５Ｂ符号化方式を採用している。
【００４４】
このように、前提例では、ｍＢｎＢ符号化方式として４Ｂ５Ｂ符号化方式を採用し、データ伝送を行っている。しかし、ｍＢｎＢ符号化方式は、符号化によりｍビットからｎビットにビット長が長くなるため、符号化効率が悪化するとともに、符号化することにより転送するデータ量が増加し、オーバーヘッドが生じるため、転送速度が増加することになる。
【００４５】
４Ｂ５Ｂ符号化方式のオーバーヘッドは、ｎ／ｍ＝５／４＝１．２５である。このｎ/ｍの値が小さいほど、変換によるオーバーヘッドが小さくなり、転送速度の増加を抑制できる。オーバーヘッドを小さくするには（ｎ/ｍを小さくするには）、４Ｂ５Ｂ符号化方式よりも８Ｂ９Ｂ符号方式のように、符号化するビット単位を長くし、ｍビットとｎビットの比を小さくすると良い。例えば、８Ｂ９Ｂ符号化方式のオーバーヘッドは、ｎ／ｍ＝８／９＝１．１２５となる。
【００４６】
図４は、ｍＢｎＢ符号のオーバーヘッドのイメージを示している。すなわち、図４（ａ）のように、４Ｂ５Ｂ符号化方式では、１画素のデータであるＲＧＢデータを伝送するためには、８ビットが１０ビットに符号化されるため、１画素あたり３０ビットの伝送データとなる。
【００４７】
これに対し、図４（ｂ）のように、８Ｂ９Ｂ符号化方式では、ＲＧＢデータを伝送するためには、８ビットが９ビットに符号化されるため、１画素あたり２７ビットの伝送データとなる。したがって、４Ｂ５Ｂ符号化方式に対し、８Ｂ９Ｂ符号化方式では、オーバーヘッドを１２．５％削減することができる。
【００４８】
一方で、図２で示したように、ｍＢｎＢ符号化方式では一般的に変換テーブルを用いて符号化／復号化を行っている。４Ｂ５Ｂ符号化方式から８Ｂ９Ｂ符号化方式のようにビット単位を長くすると、変換テーブルのサイズが大きくなる。
【００４９】
４Ｂ５Ｂ符号化方式では、４ビット単位で符号化するため１６パターンのテーブルが必要であり、８Ｂ９Ｂ符号化方式では８ビット単位で符号化するため２５６パターンのテーブルが必要となる。つまり、４Ｂ５Ｂ符号化方式の場合、エンコードテーブルのサイズは１６×５ビット、デコードテーブルのサイズは１６×４ビットであるのに対し、８Ｂ９Ｂ符号化方式の場合、エンコードテーブルのサイズは２５６×９ビット、デコードテーブルのサイズは２５６×８ビットとなり、８Ｂ９Ｂ符号化方式ではテーブルサイズが大幅に増大する。
【００５０】
このように、オーバーヘッドを削減するため８Ｂ９Ｂ符号化方式を採用すると、変換テーブルのサイズが大きくなる。このため、回路規模が増大するという問題が発生する。
【００５１】
特に、高電圧出力を必要とするＰＤＰ、有機ＥＬ、液晶などの表示装置に使用される表示ドライバＩＣでは、微細プロセスを使用することが難しく、０．３５ｕｍ〜０．１５ｕｍ程度のプロセスが使用されているため、テーブルサイズがチップサイズに与える影響が大きい。
【００５２】
そこで、以下に説明するように、本発明では、同一レベルの信号が連続して現れないデータ変化率が高い符号化方式を実現すると共に、オーバーヘッドが少なく簡易な構成でｍＢｎＢ変換を可能にするものである。
【００５３】
（本発明の実施の形態１）
以下、図面を参照して本発明の実施の形態１について説明する。まず、本発明の実施の形態１で用いる８Ｂ９Ｂ符号化方式について説明する。なお、ｍＢｎＢ符号化方式において、符号化前のｍビットの情報パターンをデータ列と称し、データ列を符号化するためのｎビットの情報パターンを符号列と称し、符号列を復号化するためのｍビットの情報パターンを復号列と称する。
【００５４】
本実施形態に係る符号化方式では、図５に示す方法によりデータ列に対し符号列、復号列を割り当てる。
【００５５】
図に示すように、まず、連続ビットが生じない第１のデータ列に対し、中間ビットを反転ビットとする第１の符号列を割り当てる（Ｓ１０１）。
【００５６】
１単位のデータをビット列において、中央に位置するビットを中間ビット（または中間ビット列）といい、中央より上位に位置するビットを上位ビット（または上位ビット列）といい、中央より下位に位置するビットを下位ビット（下位ビット列）という。また、隣接ビットを反転した（隣接ビットと異なる）ビット値を有するビットを反転ビットといい、隣接ビットと同じビット値を有するビットを連続ビットという。また、ビットが連続するとは、同じビット値のビットが続けて隣接することである。
【００５７】
次いで、第１の符号列を連結させた場合に所定ビット連続し得るデータ列を特定する（Ｓ１０２）。次いで、上位ビットまたは下位ビットが連続ビットとなる第２のデータ列に対し、中間ビットを連続ビットとし上位ビット及び下位ビットを反転ビットとする第２の符号列を割り当てる（Ｓ１０３）。
【００５８】
次いで、第２の符号列を用いても所定ビット連続し得る第３のデータ列に対し、中間ビットを連続ビットとし上位（または下位）ビットを連続ビットとする第３の符号列を割り当てる（Ｓ１０４）。次いで、第１〜第３の符号列を復号化するための第１〜第３の復号列を割り当てる（Ｓ１０５）。
【００５９】
具体的に、図５を参照しつつ、図６〜図１６を用いて、本発明の実施の形態１で用いる８Ｂ９Ｂ符号化方式の割り当て例について説明する。
【００６０】
図６に示すように、まず、ビットが所定ビット連続しないデータ列ＤＷ１（第１のデータ列）に対し、中間ビットである符号ビットｃ４を反転ビットとする符号列ＣＷ１（第１の符号列）を割り当てる（Ｓ１０１）。
【００６１】
データ列は、データビットｄ７〜ｄ０の８ビットで構成されている。なお、ビット番号７の方を上位ビットとしビット番号０の方を下位ビットとして説明するが、ビットの順番は逆であってもよい。
【００６２】
符号列ＣＷ１は、符号ビットｃ０〜ｃ８の９ビットで構成されており、各符号ビットにデータ列の各データビットが設定される。なお、￣（オーバーライン）が付されたビットは、反転ビットを示している。
【００６３】
つまり、符号列ＣＷ１では、上位ビットの符号ビットｃ８〜ｃ５をそれぞれデータビットｄ７〜ｄ４とし、中間ビットの符号ビットｃ４をデータビットｄ４の反転ビットとし、下位ビットの符号ビットｃ３〜ｃ０をそれぞれデータビットｄ３〜ｄ０とする。
【００６４】
符号列ＣＷ１では、符号ビットｃ４が符号ビットｃ５の反転ビットとなるため、符号ビットｃ８〜ｃ５の範囲でビットが連続する可能性があり、また、符号ビットｃ４〜ｃ０の範囲でビットが連続する可能性がある。つまり、最大で連続し得るビット数は、符号ビットｃ４〜ｃ０が連続した場合の５ビットとなる。この符号化方式では、全てのデータ列で、連続ビットが５ビット以下となるように、符号列を割り当てる。
【００６５】
次に、図７に示すように、符号列ＣＷ１を連結させた場合に所定ビット連続し得るデータ列を特定する（Ｓ１０２）。ビットの連続が５ビット以下となるようにするため、ビットの連続が６ビット以上となるようなデータ列を見つけ出す。
【００６６】
図７（ａ）のように、符号列（データ列）の下位ビットまたは上位ビットが４ビット連続する場合に、最も長くビットが連続する。すなわち、符号列の下位ビットである符号ビットｃ３〜ｃ０（データビットｄ３〜ｄ０）が「００００」または「１１１１」の場合、符号列の上位ビットである符号ビットｃ８〜ｃ５（データビットｄ７〜ｄ４）が「００００」または「１１１１」の場合、６ビット以上連続する可能性が最も高い。
【００６７】
また、図７（ｂ）のように、次に長くビットが連続する可能性が高い場合が、符号列（データ列）の上位ビット（下位ビット）が３ビット連続する場合となる。
【００６８】
本実施形態では、符号列ＣＷ１を２つ連結すると６ビット以上のビットが連続する「上位または下位４ビットが同じデータ列」（第２のデータ列）、「上位３ビットが同じデータ列」（第３のデータ列）、その他「６ビット以上連続しないデータ列」（第１のデータ列）に分類し、それぞれで、中間符号ビット（ｃ５、ｃ４）、上位符号ビット（ｃ７、ｃ６）に特定のデータ値を有する符号列を割り当てる。
【００６９】
次に、図８及び図９に示すように、ビットが連続する可能性の最も高い下位４ビットが連続するデータ列ＤＷ２と上位ビットが連続するデータ列ＤＷ３（第２のデータ列）に対し、中間符号ビットｃ５、ｃ４を連続ビットとし、上位符号ビットｃ６及び下位符号ビットｃ３を反転ビットとする符号列ＣＷ２、ＣＷ３（第２の符号列）を割り当てる（Ｓ１０３）。
【００７０】
図８のように、下位ビットのデータビットｄ３〜ｄ０が「００００」または「１１１１」と連続するデータ列ＤＷ２には、符号列ＣＷ２を割り当てる。符号列ＣＷ２では、符号ビットｃ８、ｃ７をそれぞれデータビットｄ７、ｄ６とし、符号ビットｃ６をデータビットｄ６の反転ビットとし、符号ビットｃ５、ｃ４をそれぞれ「１」とし、符号ビットｃ３をデータビットｄ５の反転ビットとし、符号ビットｃ２、ｃ１、ｃ０をそれぞれデータビットｄ５、ｄ４、ｄ０とする。
【００７１】
図９のように、上位ビットのデータビットｄ７〜ｄ４が「００００」または「１１１１」と連続するデータ列ＤＷ３には、符号列ＣＷ３を割り当てる。符号列ＣＷ３では、符号ビットｃ８、ｃ７をそれぞれデータビットｄ７、ｄ３とし、符号ビットｃ６をデータビットｄ３の反転ビットとし、符号ビットｃ５、ｃ４をそれぞれ「０」とし、符号ビットｃ３をデータビットｄ２の反転ビットとし、符号ビットｃ２、ｃ１、ｃ０をそれぞれデータビットｄ２、ｄ１、ｄ０とする。
【００７２】
本実施形態では、図６のように、６ビット以上連続しないデータ列に符号ビットｃ５、ｃ４が反転した符号列ＣＷ１を割り当てるため、その他のデータ列の場合、符号ビットｃ５とｃ４が同じビット値とはならない。そこで、上位ビットまたは下位ビットが４ビット連続するデータ列には、符号ビットｃ５とｃ４を同じビット値とする符号列ＣＷ２，ＣＷ３を割り当てる。
【００７３】
また、符号列ＣＷ２，ＣＷ３では、上位ビットの符号ビットｃ８〜ｃ６の範囲でビットの連続を２ビット以下とし、下位ビットの符号ビットｃ２〜ｃ０の範囲でビットの連続を３ビット以下とすることで、単体の符号列でビットの連続が５ビット以下となるようにする。
【００７４】
つまり、本実施形態では、符号ビットｃ５とｃ４を同じビットとし、かつ、符号ビットｃ６をｃ７の反転ビットとし、符号ビットｃ３を符号ビットｃ２の反転ビットとする。このように割り当てることで、符号ビットｃ８〜ｃ６が３ビット連続することがなく、符号ビットｃ３〜ｃ０で４ビット連続することがない。そのため、複数の符号列を連続させた場合においても、一番長く同じビットが連続するのは、符号列の符号ビットｃ２〜ｃ０とその次に続く符号列の符号ビットｃ８〜ｃ７までとなり、ビットの連続が６ビット以上となることはない。
【００７５】
次に、図１０及び図１１に示すように、符号列ＣＷ２，ＣＷ３を用いても連続ビットが生じるデータ列として、連続ビットとなる可能性が２番目に高い上位３ビットが連続するデータ列ＤＷ４、ＤＷ５（第３のデータ列）に対し、中間ビットｃ５、ｃ４を連続ビットとし、上位符号ビットｃ７，６を連続ビットとする符号列ＣＷ４，ＣＷ５（第３の符号列）を割り当てる（Ｓ１０４）。すなわち、符号列ＣＷ１〜ＣＷ３を用いてビットが最も長く連続するデータ列ＤＷ４，ＤＷ５に対し、符号列ＣＷ４，ＣＷ５を割り当てる。
【００７６】
図１０のように、上位ビットのデータビットｄ７〜ｄ４が「０００１」と３ビット連続するデータ列ＤＷ４には、符号列ＣＷ４を割り当てる。符号列ＣＷ４では、符号ビットｃ８〜ｃ４を「１００１１」とし、符号ビットｃ３〜ｃ０をそれぞれデータビットｄ３〜ｄ０とする。
【００７７】
図１１のように、上位ビットのデータビットｄ７〜ｄ４が「１１１０」と３ビット連続するデータ列ＤＷ５には、符号列ＣＷ５を割り当てる。符号列ＣＷ５では、符号ビットｃ８〜ｃ４を「０１１００」とし、符号ビットｃ３〜ｃ０をそれぞれデータビットｄ３〜ｄ０とする。
【００７８】
本実施形態では、図８、図９のように、上位ビットまたは下位ビットが４ビット連続するデータ列の場合、符号ビットｃ７、ｃ６が反転した符号列ＣＷ２，ＣＷ３を割り当てているため、上位ビットが３ビット連続するデータ列では、符号ビットｃ７とｃ６が同じビットにはならない。つまり、符号列ＣＷ２，ＣＷ３では、符号ビットｃ８〜ｃ４に「１００１１」と「０１１００」は使用されていないため、符号列ＣＷ４，ＣＷ５にこの未使用のビットパターンを割り当てる。さらに、符号ビットｃ３〜ｃ０にデータビットｄ３〜ｄ０を割り当てる。
【００７９】
下位ビットが４ビット連続するデータ列には符号列ＣＷ２を割り当てているため、符号列ＣＷ４，５の符号ビットｃ３〜ｃ０では、ビットの連続が３ビット以下となる。したがって、複数の符号列を連続させても一番長く同じビットが連続するのは、符号列の符号ビットｃ２〜ｃ０とその次に続く符号列の符号ビットｃ８〜ｃ７までとなり、ビットの連続が６ビット以上となることはない。
【００８０】
次に、符号列ＣＷ１〜ＣＷ５（第１の符号列〜第３の符号列）に対し、復号列ＲＷ１〜ＲＷ５（第１の復号列〜第３の復号列）を割り当てる（Ｓ１０５）。
【００８１】
図１２に示すように、データ列ＤＷ１に対し符号列ＣＷ１を割り当てたため、符号列ＣＷ１に対応する復号列ＲＷ１（第１の復号列）を割り当てる。
【００８２】
符号列ＣＷ１では、符号ビットｃ４を冗長ビットとし、符号ビットｃ８〜ｃ５、ｃ３〜ｃ０がデータを示すビットとした。また、符号ビットｃ８〜ｃ５、ｃ３〜ｃ０は、符号化前のデータビットｄ７〜ｄ４、ｄ３〜ｄ０に対応している。このため、復号列ＲＷ１では、復号ビットｒ７〜ｒ４をそれぞれ符号ビットｃ８〜ｃ５とし、復号ビットｒ３〜ｒ０をそれぞれ符号ビットｃ３〜ｃ０とする。
【００８３】
図１３に示すように、データ列ＤＷ２に対し符号列ＣＷ２を割り当てたため、符号列ＣＷ２に対応する復号列ＲＷ２（第２の復号列）を割り当てる。
【００８４】
符号列ＣＷ２では、符号ビットｃ６〜ｃ３を冗長ビットとし、符号ビットｃ８〜ｃ７、ｃ２〜ｃ０がデータを示すビットとした。また、符号ビットｃ８〜ｃ７、ｃ２〜ｃ１は、符号化前のデータビットｄ７〜ｄ６、ｄ５〜ｄ４に対応し、符号ビットｃ０が符号化前のデータビットｄ３〜ｄ０を示している。このため、復号列ＲＷ２では、復号ビットｒ７〜ｒ６をそれぞれ符号ビットｃ８〜ｃ７とし、復号ビットｒ５〜ｒ４をそれぞれ符号ビットｃ２〜ｃ１とし、復号ビットｒ３〜ｒ０をそれぞれ符号ビットｃ０とする。
【００８５】
図１４に示すように、データ列ＤＷ３に対し符号列ＣＷ３を割り当てたため、符号列ＣＷ３に対応する復号列ＲＷ３（第２の復号列）を割り当てる。
【００８６】
符号列ＣＷ３では、符号ビットｃ６〜ｃ３を冗長ビットとし、符号ビットｃ８〜ｃ７、ｃ２〜ｃ０がデータを示すビットとした。また、符号ビットｃ７、ｃ２〜ｃ０は、符号化前のデータビットｄ３〜ｄ０に対応し、符号ビットｃ８が符号化前のデータビットｄ７〜ｄ４を示している。このため、復号列ＲＷ３では、復号ビットｒ７〜ｒ５をそれぞれ符号ビットｃ８とし、復号ビットｒ３を符号ビットｃ７とし、復号ビットｒ２〜ｒ０をそれぞれ符号ビットｃ２〜ｃ０とする。
【００８７】
図１５に示すように、データ列ＤＷ４に対し符号列ＣＷ４を割り当てたため、符号列ＣＷ４に対応する復号列ＲＷ４（第３の復号列）を割り当てる。
【００８８】
符号列ＣＷ４では、符号ビットｃ８〜ｃ４を冗長ビットとし、符号ビットｃ３〜ｃ０がデータを示すビットとした。また、符号列ＣＷ４で符号化する前のデータビットｄ７〜ｄ４は「０００１」であり、符号ビットｃ３〜ｃ０は、符号化前のデータビットｄ３〜ｄ０に対応している。このため、復号列ＲＷ４では、復号ビットｒ７〜ｒ４を「０００１」とし、復号ビットｒ３〜ｒ０をそれぞれ符号ビットｃ３〜ｃ０とする。
【００８９】
図１６に示すように、データ列ＤＷ５に対し符号列ＣＷ５を割り当てたため、符号列ＣＷ５に対応する復号列ＲＷ５（第３の復号列）を割り当てる。
【００９０】
符号列ＣＷ５では、符号ビットｃ８〜ｃ４を冗長ビットとし、符号ビットｃ３〜ｃ０がデータを示すビットとした。また、符号列ＣＷ５で符号化する前のデータビットｄ７〜ｄ４は「１１１０」であり、符号ビットｃ３〜ｃ０は、符号化前のデータビットｄ３〜ｄ０に対応している。このため、復号列ＲＷ５では、復号ビットｒ７〜ｒ４を「１１１０」とし、復号ビットｒ３〜ｒ０をそれぞれ符号ビットｃ３〜ｃ０とする。
【００９１】
以下、上記８Ｂ９Ｂ符号化方式を採用した本発明の実施の形態１に係る表示装置用データ伝送システムの構成及び動作を説明する。
【００９２】
図１７及び図１８は、本発明の実施の形態１に係る表示装置用データ伝送システムの構成を示している。図１７に示されるように、この表示装置用データ伝送システムは、図１の構成と比べて、エンコーダとデコーダが異なっており、その他の構成は同様である。すなわち、図１７では、エンコーダとして８Ｂ９ＢエンコーダＥＮＣ２を備えており、デコーダとして８Ｂ９ＢデコーダＤＥＣ２を備えている。
【００９３】
８Ｂ９ＢエンコーダＥＮＣ２は、クロック生成回路ＣＧから供給されたクロックｃｌｋに応じて、入力画像データである８ビットのパラレル送信データｐｄｔ１（データ列）を９ビットのパラレル送信データｐｄｔ２（符号列）に符号化する。
【００９４】
図１８のように、８Ｂ９ＢエンコーダＥＮＣ２は、８ビット判定部１１と８Ｂ９Ｂ変換部１２を有している。８ビット判定部１１は、８ビットのデータ列の各データビットを判定し、どの符号列に変換するか決定する。
【００９５】
８Ｂ９Ｂ変換部１２は、８ビット判定部１１の判定結果に基づいて、データ列を、当該データ列に対応した符号列に変換する。つまり、８Ｂ９ＢエンコーダＥＮＣ２では、図１の４Ｂ５ＢエンコーダＥＮＣ１とは異なり変換テーブルを使用せず、演算回路により符号化回路を実現している。
【００９６】
８Ｂ９ＢデコーダＤＥＣ２は、クロックデータリカバリ回路ＣＤＲから供給されたリカバリクロックｃｌｋｒに応じて、入力された９ビットのパラレル受信データｐｄｒ１（符号列）を８ビットのパラレル受信データｐｄｒ２（復号列）に復号化する。
【００９７】
図１８のように、８Ｂ９ＢデコーダＤＥＣ２は、９ビット判定部２１と９Ｂ８Ｂ変換部２２を有している。９ビット判定部２１は、９ビットの符号列の各符号ビットを判定し、符号列をどの復号列に変換するか決定する。特に符号ビットｃ７及びｃ６、符号ビットｃ５及びｃ４のビットを判断することでどの符号列か判定し変換する復号列を決定する。
【００９８】
９Ｂ８Ｂ変換部２２は、９ビット判定部２１の判定結果に基づいて、符号列を、当該符号列に対応した復号列に変換する。つまり、８Ｂ９ＢデコーダＤＥＣ２では、図１の４Ｂ５ＢデコーダＤＥＣ１とは異なり変換テーブルを使用せず、演算回路により復号化回路を実現している。
【００９９】
図１９は、本発明の実施の形態１に係る８Ｂ９ＢエンコーダＥＮＣ２の符号化動作を示している。
【０１００】
まず、８ビット判定部１１は、データ列のデータビットｄ７〜ｄ４が全て同じビット値かどうか判定する（Ｓ２０１）。Ｓ２０１で、データビットｄ７〜ｄ４が全て同じビット値である場合、８Ｂ９Ｂ変換部１２は、データ列ＤＷ３を符号列ＣＷ３へ符号化する（Ｓ２０２）。すなわち、この場合、図９のように、データ列の上位４ビットが連続しているため、符号列ＣＷ３を用いて、符号ビットｃ５、ｃ４を「００」とし、符号ビットｃ６、ｃ３を反転ビットとして符号化を行う。
【０１０１】
Ｓ２０１で、データビットｄ７〜ｄ４が全て同じビット値ではない場合、８ビット判定部１１は、データ列のデータビットｄ３〜ｄ０が全て同じビット値であるかどうか判定する（Ｓ２０３）。Ｓ２０３で、データビットｄ３〜ｄ０が全て同じビット値である場合、８Ｂ９Ｂ変換部１２は、データ列を符号列ＣＷ２へ符号化する（Ｓ２０４）。すなわち、この場合、図８のように、データ列の下位４ビットが連続しているため、符号列ＣＷ２を用いて、符号ビットｃ５、ｃ４を「１１」とし、符号ビットｃ６、ｃ３を反転ビットとして符号化を行う。
【０１０２】
Ｓ２０３で、データビットｄ３〜ｄ０が全て同じビット値ではない場合、８ビット判定部１１は、データ列のデータビットｄ７〜ｄ５が「０００」であるかどうか判定する（Ｓ２０５）。Ｓ２０５で、データビットｄ７〜ｄ５が「０００」である場合、８Ｂ９Ｂ変換部１２は、データ列をＣＷ４へ符号化する（Ｓ２０６）。すなわち、この場合、図１０のように、上位３ビットが「０００」と連続しているため、符号列ＣＷ４を用いて、符号ビットｃ５、ｃ４を「１１」とし、符号ビットｃ７、ｃ６を「１１」として符号化を行う。
【０１０３】
Ｓ２０５で、データビットｄ７〜ｄ５が「０００」ではない場合、８ビット判定部１１は、データ列のデータビットｄ７〜ｄ５が「１１１」であるかどうか判定する（Ｓ２０７）。Ｓ２０７で、データビットｄ７〜ｄ５が「１１１」である場合、８Ｂ９Ｂ変換部１２は、データ列をＣＷ５へ符号化する（Ｓ２０８）。すなわち、この場合、図１１のように、上位３ビットが「１１１」と連続しているため、符号列ＣＷ５を用いて、符号ビットｃ５、ｃ４を「１１」とし、符号ビットｃ７、ｃ６を「００」として符号化を行う。
【０１０４】
Ｓ２０７で、データビットｄ７〜ｄ５が「１１１」ではない場合、８Ｂ９Ｂ変換部１２は、データ列をＣＷ１へ符号化する（Ｓ２０９）。すなわち、この場合、ビットが６ビット以上連続していないため、図６のように、符号列ＣＷ１を用いて、符号ビットｃ４を反転ビットとして符号化を行う。
【０１０５】
次に、図２０〜図２５を用いて、図１９で示した８Ｂ９ＢエンコーダＥＮＣ２の各動作を実現するための回路イメージを説明する。なお、図２０〜図２５は一例であって、図１９で示した動作を実現できればその他の回路構成であってもよい。また、ここでは、説明簡略化のため、図１９の各動作に対応した各回路を個別に説明するが、実際には、各回路を１つの回路に結合して８Ｂ９ＢエンコーダＥＮＣ２が構成される。
【０１０６】
図２０は、図１９のＳ２０１及びＳ２０２に対応した８Ｂ９ＢエンコーダＥＮＣ２の回路イメージである。８ビット判定部１１は、ＡＮＤ回路２０１，２０２とＯＲ回路２０３を有している。なお、ＡＮＤ回路２０１，２０２とＯＲ回路２０３は第１のビット判定回路２００を構成する。
【０１０７】
ＡＮＤ回路２０１には、データビットｄ７〜ｄ４が入力され、データビットｄ７〜ｄ４が全て「０」の場合に「１」を出力し、ＡＮＤ回路２０２には、データビットｄ７〜ｄ４が入力され、データビットｄ７〜ｄ４が全て「１」の場合に「１」を出力し、ＯＲ回路２０３は、ＡＮＤ回路２０１，２０２の出力に応じて、データビットｄ７〜ｄ４が全て同じビット値の場合に「１」を出力する。この出力に応じて、８Ｂ９Ｂ変換部１２はビット列を符号列ＣＷ３へ変換する。
【０１０８】
８Ｂ９Ｂ変換部１２は、インバータ回路２０４、２０５を有している。８Ｂ９Ｂ変換部１２は、符号ビットｃ８へデータビットｄ７を出力し、符号ビットｃ７へデータビットｄ３を出力し、符号ビットｃ６へデータビットｄ３をインバータ回路２０４により反転させた反転ビットを出力し、符号ビットｃ５、ｃ４へ「００」を出力し、符号ビットｃ３へデータビットｄ２をインバータ回路２０４により反転させた反転ビットを出力し、符号ビットｃ２〜ｃ０へデータビットｄ２〜ｄ０をそれぞれ出力する。こうして、演算回路によりデータ列ＤＷ３を符号列ＣＷ３へ変換する。
【０１０９】
図２１は、図１９のＳ２０１、Ｓ２０３及びＳ２０４に対応した８Ｂ９ＢエンコーダＥＮＣ２の回路イメージである。８ビット判定部１１は、第１のビット判定回路２００、ＡＮＤ回路２１１，２１２、ＯＲ回路２１３、ＡＮＤ回路２１４を有している。なお、ＡＮＤ回路２１１，２１２及びＯＲ回路２１３は第２のビット判定回路２１０を構成する。
【０１１０】
ＡＮＤ回路２１１には、データビットｄ３〜ｄ０が入力され、データビットｄ３〜ｄ０が全て「０」の場合に「１」を出力し、ＡＮＤ回路２１２には、データビットｄ３〜ｄ０が入力され、データビットｄ３〜ｄ０が全て「１」の場合に「１」を出力し、ＯＲ回路２１３は、ＡＮＤ回路２１１，２１２の出力に応じて、データビットｄ３〜ｄ０が全て同じビット値の場合に「１」を出力する。ＡＮＤ回路２１４は、第１のビット判定回路２００によりデータビットｄ７〜ｄ４が全て同じビットではない場合、かつ、ＯＲ回路２１３によりデータビットｄ３〜ｄ０が全て同じビットの場合に「１」を出力する。この出力に応じて、８Ｂ９Ｂ変換部１２はビット列を符号列ＣＷ２へ変換する。
【０１１１】
８Ｂ９Ｂ変換部１２は、インバータ回路２１５、２１６を有している。８Ｂ９Ｂ変換部１２は、符号ビットｃ８へデータビットｄ７を出力し、符号ビットｃ７へデータビットｄ６を出力し、符号ビットｃ６へデータビットｄ６をインバータ回路２１５により反転させた反転ビットを出力し、符号ビットｃ５、ｃ４へ「１１」を出力し、符号ビットｃ３へデータビットｄ５をインバータ回路２１６により反転させた反転ビットを出力し、符号ビットｃ２へデータビットｄ５を出力し、符号ビットｃ１へデータビットｄ４を出力し、符号ビットｃ０へデータビットｄ０を出力する。こうして、演算回路によりデータ列ＤＷ２を符号列ＣＷ２へ変換する。
【０１１２】
図２２は、図１９のＳ２０１、Ｓ２０３、Ｓ２０５及びＳ２０６に対応した８Ｂ９ＢエンコーダＥＮＣ２の回路イメージである。８ビット判定部１１は、第２のビット判定回路２１０、ＡＮＤ回路２２１、ＡＮＤ回路２２２を有している。なお、ＡＮＤ回路２２１は第３のビット判定回路２２０を構成する。
【０１１３】
ＡＮＤ回路２２１には、データビットｄ７〜ｄ５が入力され、データビットｄ７〜ｄ５が「０００」の場合に「１」を出力する。ＡＮＤ回路２２２は、第２のビット判定回路２１０によりデータビットｄ３〜ｄ０が全て同じビットではない場合、かつ、ＡＮＤ回路２２１によりデータビットｄ７〜ｄ５が「０００」の場合に「１」を出力する。この出力に応じて、８Ｂ９Ｂ変換部１２はビット列を符号列ＣＷ４へ変換する。
【０１１４】
８Ｂ９Ｂ変換部１２は、符号ビットｃ８〜ｃ４へ「１００１１」を出力し、符号ビットｃ３〜ｃ０へデータビットｄ３〜ｄ０を出力する。こうして、演算回路によりデータ列ＤＷ４を符号列ＣＷ４へ変換する。
【０１１５】
図２３は、図１９のＳ２０１、Ｓ２０３、Ｓ２０７及びＳ２０８に対応した８Ｂ９ＢエンコーダＥＮＣ２の回路イメージである。８ビット判定部１１は、第２のビット判定回路２１０、ＡＮＤ回路２３１、ＡＮＤ回路２３２を有している。なお、ＡＮＤ回路２３１は第４のビット判定回路２３０を構成する。
【０１１６】
ＡＮＤ回路２３１には、データビットｄ７〜ｄ４が入力され、データビットｄ７〜ｄ５が「１１１」の場合に「１」を出力する。ＡＮＤ回路２３２は、第２のビット判定回路２１０によりデータビットｄ３〜ｄ０が全て同じビットではない場合、かつ、ＡＮＤ回路２３１によりデータビットｄ７〜ｄ５が「１１１」の場合に「１」を出力する。この出力に応じて、８Ｂ９Ｂ変換部１２はビット列を符号列ＣＷ５へ変換する。
【０１１７】
８Ｂ９Ｂ変換部１２は、符号ビットｃ８〜ｃ４へ「０１１００」を出力し、符号ビットｃ３〜ｃ０へデータビットｄ３〜ｄ０を出力する。こうして、演算回路によりデータ列ＤＷ５を符号列ＣＷ５へ変換する。
【０１１８】
図２４は、図１９のＳ２０１、Ｓ２０３、Ｓ２０５。Ｓ２０７及びＳ２０９に対応した８Ｂ９ＢエンコーダＥＮＣ２の回路イメージである。８ビット判定部１１は、第１のビット判定回路２００、第２のビット判定回路２１０、第３のビット判定回路２２０、第４のビット判定回路２３０、ＡＮＤ回路２４１を有している。
【０１１９】
ＡＮＤ回路２３２は、第１のビット判定回路２００によりデータビットｄ７〜ｄ４が全て同じビットではない場合、かつ、第２のビット判定回路２１０によりデータビットｄ３〜ｄ０が全て同じビットではない場合、かつ、第３のビット判定回路２２０によりデータビットｄ７〜ｄ４が「０００１」ではない場合、かつ、第４のビット判定回路３４０によりデータビットｄ７〜ｄ４が「１１１０」ではない場合に「１」を出力する。この出力に応じて、８Ｂ９Ｂ変換部１２はビット列を符号列ＣＷ１へ変換する。
【０１２０】
８Ｂ９Ｂ変換部１２は、インバータ回路２４２を有している。８Ｂ９Ｂ変換部１２は、符号ビットｃ７〜ｃ５へデータビットｄ７〜ｄ４を出力し、符号ビットｃ４へデータビットｄ４をインバータ回路２４２により反転させた反転ビットを出力し、符号ビットｃ３〜ｃ０へデータビットｄ３〜ｄ０を出力する。こうして、演算回路によりデータ列ＤＷ１を符号列ＣＷ１へ変換する。
【０１２１】
図２５は、本発明の実施の形態１に係る８Ｂ９ＢデコーダＤＥＣ２の復号化動作を示している。
【０１２２】
まず、９ビット判定部２１は、符号列の符号ビットｃ７とｃ６が同じビット値、かつ、符号ビットｃ５とｃ４が同じビット値かどうか判定する（Ｓ２１１）。Ｓ２１１で、符号列の符号ビットｃ７とｃ６が同じビット値、かつ、符号ビットｃ５とｃ４が同じビット値の場合、９ビット判定部２１は、符号列の符号ビットｃ７が１かどうか判定する（Ｓ２１２）。Ｓ２１２で、符号ビットｃ７が１である場合、９Ｂ８Ｂ変換部２２は、符号列ＣＷ５から復号列ＲＷ５へ復号化する（Ｓ２１３）。すなわち、この場合、図１６のように、上位３ビットが「１１１」で連続しているデータ列を符号化しているため、復号列ＲＷ５を用いて、復号ビットｒ７〜ｒ５を「１１１」として復号化を行う。
【０１２３】
Ｓ２１２で、符号ビットｃ７が１ではない場合、９Ｂ８Ｂ変換部２２は、符号列ＣＷ４から復号列ＲＷ４へ復号化する（Ｓ２１４）。すなわち、この場合、図１５のように、上位３ビットが「０００」で連続しているデータ列を符号化しているため、復号列ＲＷ４を用いて、復号ビットｒ７〜ｒ５を「０００」として復号化を行う。
【０１２４】
Ｓ２１１で、符号列の符号ビットｃ７とｃ６が同じビット値、かつ、符号ビットｃ５とｃ４が同じビット値ではない場合、９ビット判定部２１は、符号列の符号ビットｃ５とｃ４が同じビット値かどうか判定する（Ｓ２１５）。Ｓ２１５で、符号列の符号ビットｃ５とｃ４が同じビット値である場合、９ビット判定部２１は、符号列の符号ビットｃ５が１かどうか判定する（Ｓ２１６）。Ｓ２１６で、符号ビットｃ５が１である場合、９Ｂ８Ｂ変換部２２は、符号列ＣＷ２から復号列ＲＷ２へ復号化する（Ｓ２１７）。すなわち、この場合、図１３のように、下位４ビットが連続しているデータ列を符号化しているため、復号列ＲＷ２を用いて、復号ビットｒ３〜ｒ０を連続ビットとして復号化を行う。
【０１２５】
Ｓ２１６で、符号ビットｃ５が１ではない場合、９Ｂ８Ｂ変換部２２は、符号列ＣＷ３から復号列ＲＷ３へ復号化する（Ｓ２１８）。すなわち、この場合、図１４のように、上位４ビットが連続しているデータ列を符号化しているため、復号列ＲＷ３を用いて、復号ビットｒ７〜ｒ４を連続ビットとして復号化を行う。
【０１２６】
Ｓ２１５で、符号列の符号ビットｃ５とｃ４が同じビット値ではない場合、９Ｂ８Ｂ変換部２２は、符号列ＣＷ１から復号列ＲＷ１へ復号化する（Ｓ２１９）。すなわち、この場合、図１２のように、ビットが６ビット以上連続しないデータ列を符号化しているため、復号列ＲＷ１を用いて、反転している符号ビットｃ４を除いて復号化を行う。
【０１２７】
次に、図２６〜図３０を用いて、図２５で示した８Ｂ９ＢデコーダＤＥＣ２の各動作を実現するための回路イメージを説明する。なお、図２６〜図３０は一例であって、図２５で示した動作を実現できればその他の回路構成であってもよい。また、ここでは、説明簡略化のため、図２５の各動作に対応した各回路を個別に説明するが、実際には、各回路を１つの回路に結合して８Ｂ９ＢデコーダＤＥＣ２が構成される。
【０１２８】
図２６は、図２５のＳ２１１、Ｓ２１２及びＳ２１３に対応した８Ｂ９ＢデコーダＤＥＣ２の回路イメージである。９ビット判定部２１は、ＥＸＮＯＲ回路３０１，３０２とＡＮＤ回路３０３を有している。なお、ＥＸＮＯＲ回路３０１，３０２とＡＮＤ回路３０３は第５のビット判定回路３００を構成する。
【０１２９】
ＥＸＮＯＲ回路３０１は、符号ビットｃ７、ｃ６が入力され、符号ビットｃ７とｃ６が同じビット値の場合に「１」を出力し、ＥＸＮＯＲ回路３０２は、符号ビットｃ５、ｃ４が入力され、符号ビットｃ５とｃ４が同じビット値の場合に「１」を出力し、ＡＮＤ回路３０３は、ＥＸＮＯＲ回路３０１により符号ビットｃ７、ｃ６が同じビット値であり、かつ、ＥＸＮＯＲ回路３０２により符号ビットｃ５、ｃ４が同じビット値であり、かつ、符号ビットｃ７が「１」の場合に「１」を出力する。この出力に応じて、９Ｂ８Ｂ変換部２２は符号列ＣＷ５からデータ列へ変換する。
【０１３０】
９Ｂ８Ｂ変換部２２は、データビットｄ７〜ｄ４へ「１１１０」を出力し、復号ビットｒ３〜ｒ０へ符号ビットｃ３〜ｃ０をそれぞれ出力する。こうして、演算回路により符号列ＣＷ５を復号列ＲＷ５へ変換する。
【０１３１】
図２７は、図２５のＳ２１１、Ｓ２１２及びＳ２１４に対応した８Ｂ９ＢデコーダＤＥＣ２の回路イメージである。９ビット判定部２１は、ＥＸＮＯＲ回路３１１，３１２とＡＮＤ回路３１３を有している。なお、ＥＸＮＯＲ回路３１１，３１２とＡＮＤ回路３１３は第６のビット判定回路３１０を構成する。
【０１３２】
ＥＸＮＯＲ回路３１１は、符号ビットｃ７、ｃ６が入力され、符号ビットｃ７とｃ６が同じビット値の場合に「１」を出力し、ＥＸＮＯＲ回路３１２は、符号ビットｃ５、ｃ４が入力され、符号ビットｃ５とｃ４が同じビット値の場合に「１」を出力し、ＡＮＤ回路３１３は、ＥＸＮＯＲ回路３１１により符号ビットｃ７、ｃ６が同じビット値であり、かつ、ＥＸＮＯＲ回路３１２により符号ビットｃ５、ｃ４が同じビット値であり、かつ、符号ビットｃ７が「０」の場合に「１」を出力する。この出力に応じて、９Ｂ８Ｂ変換部２２は符号列ＣＷ４からデータ列へ変換する。
【０１３３】
９Ｂ８Ｂ変換部２２は、データビットｄ７〜ｄ４へ「０００１」を出力し、復号ビットｒ３〜ｒ０へ符号ビットｃ３〜ｃ０をそれぞれ出力する。こうして、演算回路により符号列ＣＷ４を復号列ＲＷ４へ変換する。
【０１３４】
図２８は、図２５のＳ２１１、Ｓ２１５、Ｓ２１６及びＳ２１７に対応した８Ｂ９ＢデコーダＤＥＣ２の回路イメージである。９ビット判定部２１は、第５のビット判定回路３００、第６のビット判定回路３１０、ＥＸＮＯＲ回路３２１とＡＮＤ回路３２２を有している。なお、ＥＸＮＯＲ回路３２１は第７のビット判定回路３２０を構成する。
【０１３５】
ＥＸＮＯＲ回路３２１は、符号ビットｃ５、ｃ４が入力され、符号ビットｃ５とｃ４が同じビット値の場合に「１」を出力し、ＡＮＤ回路３２２は、第５のビット判定回路３００、第６のビット判定回路３１０の条件を満たさない符号ビットｃ７、ｃ６が違うビット値であり、かつ、ＥＸＮＯＲ回路３２１により符号ビットｃ５、ｃ４が同じビット値であり、かつ、符号ビットｃ５が「１」の場合に「１」を出力する。この出力に応じて、９Ｂ８Ｂ変換部２２は符号列ＣＷ２からデータ列へ変換する。
【０１３６】
９Ｂ８Ｂ変換部２２は、復号ビットｒ７〜ｒ６へ符号ビットｃ８〜ｃ７をそれぞれ出力し、復号ビットｒ５〜ｒ４へ符号ビットｃ２〜ｃ１をそれぞれ出力し、復号ビットｒ３〜ｒ０へ符号ビットｃ０をそれぞれ出力する。こうして、演算回路により符号列ＣＷ２を復号列ＲＷ２へ変換する。
【０１３７】
図２９は、図２５のＳ２１１、Ｓ２１５、Ｓ２１６及びＳ２１８に対応した８Ｂ９ＢデコーダＤＥＣ２の回路イメージである。９ビット判定部２１は、第５のビット判定回路３００、第６のビット判定回路３１０、ＥＸＮＯＲ回路３３１とＡＮＤ回路３３２を有している。なお、ＥＸＮＯＲ回路３３１は第８のビット判定回路３３０を構成する。
【０１３８】
ＥＸＮＯＲ回路３３１は、符号ビットｃ５、ｃ４が入力され、符号ビットｃ５とｃ４が同じビット値の場合に「１」を出力し、ＡＮＤ回路３３２は、第５のビット判定回路３００、第６のビット判定回路３１０の条件を満たさない符号ビットｃ７、ｃ６が違うビット値であり、かつ、ＥＸＮＯＲ回路３３１により符号ビットｃ５、ｃ４が同じビット値であり、かつ、符号ビットｃ５が「０」の場合に「１」を出力する。この出力に応じて、９Ｂ８Ｂ変換部２２は符号列ＣＷ３からデータ列へ変換する。
【０１３９】
９Ｂ８Ｂ変換部２２は、復号ビットｒ７〜ｒ４へ符号ビットｃ８をそれぞれ出力し、復号ビットｒ３へ符号ビットｃ７を出力し、復号ビットｒ２〜ｒ０へ符号ビットｃ２〜ｃ０をそれぞれ出力する。こうして、演算回路により符号列ＣＷ３を復号列ＲＷ３へ変換する。
【０１４０】
図３０は、図２５のＳ２１１、Ｓ２１５及びＳ２１９に対応した８Ｂ９ＢデコーダＤＥＣ２の回路イメージである。９ビット判定部２１は、第５のビット判定回路３００、第６のビット判定回路３１０、第７のビット判定回路３２０、第８のビット判定回路３３０、ＡＮＤ回路３４１を有している。
【０１４１】
ＡＮＤ回路３４１は、第５のビット判定回路３００、第６のビット判定回路３１０の条件を満たさない符号ビットｃ７、ｃ６が違うビット値の場合、かつ、第７のビット判定回路３２０、第８のビット判定回路３３０の条件を満たさない符号ビットｃ５、ｃ４が違うビット値の場合に「１」を出力する。この出力に応じて、９Ｂ８Ｂ変換部２２は符号列ＣＷ１からデータ列へ変換する。
【０１４２】
９Ｂ８Ｂ変換部２２は、復号ビットｒ７〜ｒ４へ符号ビットｃ８〜ｃ５をそれぞれ出力し、復号ビットｒ３〜ｒ０へ符号ビットｃ３〜ｃ０をそれぞれ出力する。こうして、演算回路により符号列ＣＷ１を復号列ＲＷ１へ変換する。
【０１４３】
以上のように、本実施形態では、８Ｂ９Ｂ符号化方式を採用することで、クロックエンベデッドシリアル伝送を可能にするとともに、符号化によるオーバーヘッドを削減している。
【０１４４】
さらに、本実施形態では、同一符号が６回以上連続で発生しないようかつ、回路規模が小さく出来るように、反転データと連続データ（固定データ）を用いた符号列を割り当てている。
【０１４５】
具体的には、第１の符号列（ＣＷ１）で、データビットｄ４の反転ビットを符号ビットｃ４に配置することで、単体の符号列におけるビット連続を最大５ビットとする。
【０１４６】
符号列が連続する場合に、上位３ビットでビットが連続しない場合で、かつ、下位４ビットでビットが連続しない場合には、６ビット以上のビット連続が発生しなくなるので、この条件のデータ列だけ別の第２の符号列（ＣＷ２，ＣＷ３）を使用する。
【０１４７】
第２の符号列においても、簡単な判断でエンコード、デコードできるように符号ビットｃ５とｃ４を同じビット値とし、かつ、符号ビットｃ７とｃ６を同じビット値とする条件を使用して残りの第３の符号列（ＣＷ４、ＣＷ５）を割り当てる。このとき、同じビット値が連続しないように反転ビットおよび、連続ビットの固定パターンを使用する。
【０１４８】
また、デコード側は、固定パターンを判断するだけで、固定パターン用の配置か、それ以外の配置かを選択して、符号列を復号列に再配置しなおす。
【０１４９】
これにより、オーバーヘッドが少なく、同一レベルの信号が連続して現れないデータ変化率が高い符号化方式を実現すると共に、回路規模が小さい演算回路により簡易な構成でｍＢｎＢ変換することが可能となる。
【０１５０】
（本発明の実施の形態２）
以下、図面を参照して本発明の実施の形態２について説明する。本実施形態は、実施の形態１の８Ｂ９ＢエンコーダＥＮＣ２において、符号化の条件を追加した例であり、８Ｂ９Ｂ符号化方式やシステム構成は実施の形態１と同様である。
【０１５１】
図３１は、本発明の実施の形態２に係る８Ｂ９ＢエンコーダＥＮＣ２の符号化動作を示している。実施の形態１の図１９と比べて、Ｓ２２０，Ｓ２２１が追加されている。
【０１５２】
すなわち、本実施形態では、まず、８ビット判定部１１は、データ列が２５５、つまり、データビットｄ７〜ｄ０が全て「１」であるかどうか判定する（Ｓ２２０）。Ｓ２２０で、データ列が２５５の場合、８Ｂ９Ｂ変換部１２は、データ列を符号列ＣＷ２へ符号化する（Ｓ２２１）。データビットｄ７〜ｄ０が全て「１」の場合、図８のように、符号列ＣＷ２を用いて、符号ビットｃ５、ｃ４を「１１」とし、符号ビットｃ６、ｃ３を反転ビットとして符号化を行う。その他のＳ２０１〜Ｓ２０９は、図１９と同様である。
【０１５３】
このように、全データビットが「１」の場合には、符号列ＣＷ２へ変換することにした。仮にデータ列「１１１１１１１」を符号列ＣＷ３へ符号化すると「１１００００１１１」となるため、符号列におけるビットの反転回数は２回となる。これに対し、本実施形態のように、データ列「１１１１１１１」を符号列ＣＷ２へ符号化すると「１１０１１０１１１」となるため、符号列におけるビットの反転回数が３回となる。したがって、全データビットが「１」の場合に符号列ＣＷ２へ変換することで、必ず３回以上ビットが反転することが保証されるため、デコード時に精度よくクロックを再生することができる。
【０１５４】
（本発明の実施の形態３）
以下、図面を参照して本発明の実施の形態３について説明する。本実施形態は１２Ｂ１３Ｂ符号化方式を採用する例である。１２Ｂ１３Ｂ符号化方式の場合でも、実施の形態１の図５と同様に符号列、復号列の割り当てが可能である。
【０１５５】
図５を参照しつつ、図３２〜図４１を用いて、本発明の実施の形態３で用いる１２Ｂ１３Ｂ符号化方式の割り当て例について説明する。
【０１５６】
図３２に示すように、まず、ビットが所定ビット連続しないデータ列ＤＷ１１（第１のデータ列）に対し、中間ビットである符号ビットｃ６を反転ビットとする符号列ＣＷ１１（第１の符号列）を割り当てる（Ｓ１０１）。
【０１５７】
符号列ＣＷ１１では、符号ビットｃ１２〜ｃ７をそれぞれデータビットｄ１１〜ｄ６とし、符号ビットｃ６をデータビットｄ６の反転ビットとし、符号ビットｃ５〜ｃ０をそれぞれデータビットｄ５〜ｄ０とする。
【０１５８】
符号列ＣＷ１１では、符号ビットｃ６が符号ビットｃ７の反転ビットとなるため、符号ビットｃ１２〜ｃ７の範囲でビットが連続する可能性があり、また、符号ビットｃ６〜ｃ０の範囲でビットが連続する可能性がある。つまり、最大で連続し得るビット数は、符号ビットｃ６〜ｃ０が連続した場合の７ビットとなる。この符号化方式では、全てのデータ列で、連続ビットが７ビット以下となるように、符号列を割り当てる。
【０１５９】
次に、符号列ＣＷ１１を連結させた場合に所定ビット連続し得るデータ列を特定する（Ｓ１０２）。ここでは、実施の形態１と同様に、符号列（データ列）の下位ビットまたは上位ビットが４ビット連続する場合が、最も長くビットが連続するものとする。すなわち、符号列の下位ビットである符号ビットｃ３〜ｃ０（データビットｄ３〜ｄ０）が「００００」または「１１１１」の場合、符号列の上位ビットである符号ビットｃ１２〜ｃ９（データビットｄ１１〜ｄ８）が「００００」または「１１１１」の場合、８ビット以上連続する可能性が最も高い。
【０１６０】
次に、図３３及び図３４に示すように、ビットが連続する可能性の最も高い下位４ビットが連続するデータ列ＤＷ１２と上位ビットが連続するデータ列ＤＷ１３（第２のデータ列）に対し、中間符号ビットｃ７、ｃ６を連続ビットとし、上位符号ビットｃ１０及び下位符号ビットｃ２を反転ビットとする符号列ＣＷ１２、ＣＷ１３（第２の符号列）を割り当てる（Ｓ１０３）。
【０１６１】
図３３のように、下位ビットのデータビットｄ３〜ｄ０が「００００」または「１１１１」と連続するデータ列ＤＷ１２には、符号列ＣＷ１２を割り当てる。符号列ＣＷ１２では、符号ビットｃ１２〜ｃ１１をそれぞれデータビットｄ１１〜ｄ１０とし、符号ビットｃ１０をデータビットｄ９の反転ビットとし、符号ビットｃ９、ｃ８をデータビットｄ９、ｄ８とし、符号ビットｃ７、ｃ６をそれぞれ「０」とし、符号ビットｃ５〜ｃ３をそれぞれデータビットｄ７〜ｄ５とし、符号ビットｃ２をデータビットｄ５の反転ビットとし、符号ビットｃ１、ｃ０をそれぞれデータビットｄ４、ｄ０とする。
【０１６２】
図３４のように、上位ビットのデータビットｄ１１〜ｄ８が「００００」または「１１１１」と連続するデータ列ＤＷ１３には、符号列ＣＷ１３を割り当てる。符号列ＣＷ１３では、符号ビットｃ１２、ｃ１１をそれぞれデータビットｄ１１、ｄ７とし、符号ビットｃ１０をデータビットｄ６の反転ビットとし、符号ビットｃ９、ｃ８をデータビットｄ６、ｄ５とし、符号ビットｃ７、ｃ６をそれぞれ「１」とし、符号ビットｃ５、ｃ４、ｃ３をそれぞれデータビットｄ４、ｄ３、ｄ２とし、符号ビットｃ２をデータビットｄ２の反転ビットとし、符号ビットｃ１〜ｃ０をそれぞれデータビットｄ１〜ｄ０とする。
【０１６３】
符号列ＣＷ１２、ＣＷ１３では、符号ビットｃ９、ｃ３を反転ビットとているため、符号ビットｃ９〜ｃ３の範囲で７ビット連続する可能性がある。
【０１６４】
次に、図３５及び図３６に示すように、符号列ＣＷ１２，ＣＷ１３を用いても連続ビットが生じるビット列として、符号列ＣＷ１２，ＣＷ１３の符号ビットｃ９〜ｃ３が連続する場合に対応したデータ列ＤＷ１４，ＤＷ１５（第３のデータ列）に対し、中間ビットｃ７、ｃ６を連続ビットとし、上位符号ビットｃ１０，９を連続ビットとする符号列ＣＷ１４，ＣＷ１５（第３の符号列）を割り当てる（Ｓ１０４）。すなわち、符号列列ＣＷ１１〜ＣＷ１３を用いてビットが最も長く連続するデータ列ＤＷ１４，ＤＷ１５に対し、符号列ＣＷ１４，ＣＷ１５を割り当てる。
【０１６５】
図３５のように、データビットｄ９〜ｄ５が「０００００」と連続するデータ列ＤＷ１４には、符号列ＣＷ１４を割り当てる。符号列ＣＷ１４では、符号ビットｃ１２をデータビットｄ１１とし、符号ビットｃ１１〜ｃ９を「０１１」とし、符号ビットｃ８をデータビットｄ１０とし、符号ビットｃ７、ｃ６をそれぞれ「０」とし、符号ビットｃ５、ｃ４をそれぞれデータビットｄ４、ｄ３とし、符号ビットｃ３をデータビットｄ２の反転ビットとし、符号ビットｃ２〜ｃ０をそれぞれデータビットｄ２〜ｄ０とする。
【０１６６】
図３６のように、データビットｄ６〜ｄ２が「１１１１１」と連続するデータ列ＤＷ１５には、符号列ＣＷ１５を割り当てる。符号列ＣＷ１５では、符号ビットｃ１２をデータビットｄ１１とし、符号ビットｃ１１〜ｃ９を「１００」とし、符号ビットｃ８をデータビットｄ１０とし、符号ビットｃ７、ｃ６をそれぞれ「１」とし、符号ビットｃ５、ｃ４をそれぞれデータビットｄ９、ｄ８とし、符号ビットｃ３をデータビットｄ７の反転ビットとし、符号ビットｃ２〜ｃ０をそれぞれデータビットｄ７、ｄ１〜ｄ０とする。
【０１６７】
符号列ＣＷ１４，１５では、符号ビットｃ８〜ｃ３の範囲で連続ビットとなる可能性があるものの、最大でも連続するビットは６ビットに抑えられる。
【０１６８】
次に、符号列ＣＷ１１〜ＣＷ１５（第１の符号列〜第３の符号列）に対し、復号列ＲＷ１１〜ＲＷ１５（第１の復号列〜第３の復号列）を割り当てる（Ｓ１０５）。
【０１６９】
図３７に示すように、データ列ＤＷ１１に対し符号列ＣＷ１１を割り当てたため、符号列ＣＷ１１に対応する復号列ＲＷ１１（第１の復号列）を割り当てる。
【０１７０】
符号列ＣＷ１１では、符号ビットｃ６を冗長ビットとし、符号ビットｃ１２〜ｃ７、ｃ５〜ｃ０がデータを示すビットとした。また、符号ビットｃ１２〜ｃ７、ｃ５〜ｃ０は、符号化前のデータビットｄ１１〜ｄ６、ｄ５〜ｄ０に対応している。このため、復号列ＲＷ１１では、復号ビットｒ１１〜ｒ６をそれぞれ符号ビットｃ１２〜ｃ７とし、復号ビットｒ５〜ｒ０をそれぞれ符号ビットｃ５〜ｃ０とする。
【０１７１】
図３８に示すように、データ列ＤＷ１２に対し符号列ＣＷ１２を割り当てたため、符号列ＣＷ１２に対応する復号列ＲＷ１２（第２の復号列）を割り当てる。
【０１７２】
符号列ＣＷ１２では、符号ビットｃ１０、ｃ７、ｃ６、ｃ２を冗長ビットとし、符号ビットｃ１２〜ｃ１１、ｃ９、ｃ８、ｃ５、ｃ４、ｃ３、ｃ１〜ｃ０がデータを示すビットとした。また、符号ビットｃ１２〜ｃ１１、ｃ９、ｃ８、ｃ５、ｃ４、ｃ３、ｃ１は、符号化前のデータビットｄ１１〜ｄ９、ｄ８、ｄ７、ｄ６、ｄ５、ｄ４に対応し、符号ビットｃ０が符号化前のデータビットｄ３〜ｄ０を示している。このため、復号列ＲＷ１２では、復号ビットｒ１１〜ｒ１１をそれぞれ符号ビットｃ１２〜ｃ１１とし、復号ビットｒ９、ｒ８を符号ビットｃ９、ｃ８とし、復号ビットｒ７〜ｒ５をそれぞれ符号ビットｃ５〜ｃ３とし、復号ビットｒ４を符号ビットｃ１とし、復号ビットｒ３〜ｒ０をそれぞれ符号ビットｃ０とする。
【０１７３】
図３９に示すように、データ列ＤＷ１３に対し符号列ＣＷ１３を割り当てたため、符号列ＣＷ１３に対応する復号列ＲＷ１３（第２の復号列）を割り当てる。
【０１７４】
符号列ＣＷ１３では、符号ビットｃ１０、ｃ７、ｃ６、ｃ２を冗長ビットとし、符号ビットｃ１２〜ｃ１１、ｃ９、ｃ８、ｃ５、ｃ４、ｃ３、ｃ１〜ｃ０がデータを示すビットとした。また、符号ビットｃ１１、ｃ９、ｃ８、ｃ５、ｃ４、ｃ３、ｃ１、ｃ０は、符号化前のデータビットｄ７、ｄ６、ｄ５、ｄ４、ｄ３、ｄ２、ｄ１、ｄ０に対応し、符号ビットｃ１２が符号化前のデータビットｄ１１〜ｄ８を示している。このため、復号列ＲＷ１３では、復号ビットｒ１１〜ｒ８をそれぞれ符号ビットｃ１２とし、復号ビットｒ７〜ｒ６をそれぞれ符号ビットｃ１１、ｃ９とし、復号ビットｒ５を符号ビットｃ８とし、復号ビットｒ４〜ｒ２をそれぞれ符号ビットｃ５〜ｃ３とし、復号ビットｒ１〜ｒ０をそれぞれ符号ビットｃ１〜ｃ０とする。
【０１７５】
図４０に示すように、データ列ＤＷ１４に対し符号列ＣＷ１４を割り当てたため、符号列ＣＷ１４に対応する復号列ＲＷ１４（第３の復号列）を割り当てる。
【０１７６】
符号列ＣＷ１４では、符号ビットｃ１１〜ｃ９、ｃ７、ｃ６、ｃ３を冗長ビットとし、符号ビットｃ１２、ｃ８、ｃ５、ｃ４、ｃ２〜ｃ０がデータを示すビットとした。また、符号ビットｃ１２、ｃ１０、ｃ５、ｃ４、ｃ２〜ｃ０は、符号化前のデータビットｄ１１、ｄ１０、ｄ４、ｄ３、ｄ２〜ｄ０に対応している。また、符号列ＣＷ１４で符号化する前のデータビットｄ９〜ｄ５は「０００００」である。このため、復号列ＲＷ１４では、復号ビットｒ１１を符号ビットｃ１１とし、復号ビットｒ１０を符号ビットｃ８とし、復号ビットｒ９〜ｒ５を「０００００」とし、復号ビットｒ４〜ｒ３をそれぞれ符号ビットｃ５〜ｃ４とし、復号ビットｒ２〜ｒ０をそれぞれ符号ビットｃ２〜ｃ０とする。
【０１７７】
図４１に示すように、データ列ＤＷ１５に対し符号列ＣＷ１５を割り当てたため、符号列ＣＷ１５に対応する復号列ＲＷ１５（第３の復号列）を割り当てる。
【０１７８】
符号列ＣＷ１５では、符号ビットｃ１１〜ｃ９、ｃ７、ｃ６、ｃ３を冗長ビットとし、符号ビットｃ１２、ｃ８、ｃ５、ｃ４、ｃ２〜ｃ０がデータを示すビットとした。また、符号ビットｃ１２、ｃ１０、ｃ５、ｃ４、ｃ２〜ｃ０は、符号化前のデータビットｄ１１、ｄ１０、ｄ９、ｄ８、ｄ７、ｄ１、ｄ０に対応している。また、符号列ＣＷ１５で符号化する前のデータビットｄ６〜ｄ２は「１１１１１」である。このため、復号列ＲＷ１５では、復号ビットｒ１１を符号ビットｃ１２とし、復号ビットｒ１０を符号ビットｃ８とし、復号ビットｒ９を符号ビットｃ５とし、復号ビットｒ８を符号ビットｃ４とし、復号ビットｒ７を符号ビットｃ２とし、復号ビットｒ６〜ｒ２を「１１１１１」とし、復号ビットｒ１〜ｒ０をそれぞれ符号ビットｃ１〜ｃ０とする。
【０１７９】
以下、上記１２Ｂ１３Ｂ符号化方式を採用した本発明の実施の形態３に係る表示装置用データ伝送システムの構成及び動作を説明する。
【０１８０】
図４２は、本発明の実施の形態３に係る表示装置用データ伝送システムの構成を示している。
表示装置用データ伝送システムの全体構成は、実施の形態１の図１７と同様であり、図１７と比べてエンコーダとデコーダが異なっており、その他の構成は同様である。
【０１８１】
すなわち、図４２では、エンコーダとして１２Ｂ１３ＢエンコーダＥＮＣ３を備えており、デコーダとして１２Ｂ１３ＢデコーダＤＥＣ３を備えている。
【０１８２】
１２Ｂ１３ＢエンコーダＥＮＣ３は、クロック生成回路ＣＧから供給されたクロックｃｌｋに応じて、入力画像データである１２ビットのパラレル送信データｐｄｔ１（データ列）を１３ビットのパラレル送信データｐｄｔ２（符号列）に符号化する。
【０１８３】
１２Ｂ１３ＢエンコーダＥＮＣ２は、１２ビット判定部３１と１２Ｂ１３Ｂ変換部３２を有している。１２ビット判定部３１は、１２ビットのデータ列の各データビットを判定し、どの符号列に変換するか決定する。
【０１８４】
１２Ｂ１３Ｂ変換部３２は、１２ビット判定部３１の判定結果に基づいて、データ列を、当該データ列に対応した符号列に変換する。本実施形態では、実施の形態１と同様に、変換テーブルを使用せず、演算回路により符号化回路を実現している。
【０１８５】
１２Ｂ１３ＢデコーダＤＥＣ３は、クロックデータリカバリ回路ＣＤＲから供給されたリカバリクロックｃｌｋｒに応じて、入力された１３ビットのパラレル受信データｐｄｒ１（符号列）を１２ビットのパラレル受信データｐｄｒ２（復号列）に復号化する。
【０１８６】
１２Ｂ１３ＢデコーダＤＥＣ３は、１３ビット判定部４１と１３Ｂ１２Ｂ変換部４２を有している。１３ビット判定部４１は、１３ビットの符号列の各符号ビットを判定し、符号列をどの復号列に変換するか決定する。特に符号ビットｃ１０及びｃ９、符号ビットｃ７及びｃ６のビットを判断することでどの符号列か判定し変換する復号列を決定する。
【０１８７】
１３Ｂ１２Ｂ変換部４２は、１３ビット判定部４１の判定結果に基づいて、符号列を、当該符号列に対応した復号列に変換する。本実施形態では、実施の形態１と同様に、変換テーブルを使用せず、演算回路により復号化回路を実現している。
【０１８８】
図４３は、本発明の実施の形態３に係る１２Ｂ１３ＢエンコーダＥＮＣ３の符号化動作を示している。
【０１８９】
まず、１２ビット判定部３１は、データ列のデータビットｄ９〜ｄ５が「０００００」であるかどうか判定する（Ｓ３０１）。Ｓ３０１で、データビットｄ９〜ｄ５が「０００００」である場合、１２Ｂ１３Ｂ変換部３２は、データ列をＣＷ１４へ符号化する（Ｓ３０２）。すなわち、この場合、図３５のように、データ列の中間ビットから上位ビットまで「０００００」が連続しているため、符号列ＣＷ１４を用いて、符号ビットｃ７、ｃ６を「００」とし、符号ビットｃ１０、ｃ９を「１１」とし、符号ビットｃ３を反転ビットとして符号化を行う。
【０１９０】
Ｓ３０１で、データビットｄ９〜ｄ５が「０００００」ではない場合、１２ビット判定部３１は、データ列のデータビットｄ６〜ｄ２が「１１１１１」であるかどうか判定する（Ｓ３０３）。Ｓ３０３で、データビットｄ７〜ｄ２が「１１１１１」である場合、１２Ｂ１３Ｂ変換部３２は、データ列をＣＷ１５へ符号化する（Ｓ３０４）。すなわち、この場合、図３６のように、データ列の中間ビットから下位ビットまで「１１１１１」が連続しているため、符号列ＣＷ１５を用いて、符号ビットｃ７、ｃ６を「１１」とし、符号ビットｃ１０、ｃ９を「００」とし、符号ビットｃ３を反転ビットとして符号化を行う。
【０１９１】
Ｓ３０３で、データビットｄ６〜ｄ２が「１１１１１」ではない場合、１２ビット判定部３１は、データ列のデータビットｄ３〜ｄ０が全て同じビット値かどうか判定する（Ｓ３０５）。Ｓ３０５で、データビットｄ３〜ｄ０が全て同じビット値である場合、１２Ｂ１３Ｂ変換部３２は、データ列を符号列ＣＷ１２へ符号化する（Ｓ３０６）。すなわち、この場合、図３３のように、データ列の下位４ビットが連続しているため、符号列ＣＷ１２を用いて、符号ビットｃ７、ｃ６を「００」とし、符号ビットｃ１０、ｃ２を反転ビットとして符号化を行う。
【０１９２】
Ｓ３０５で、データビットｄ３〜ｄ０が全て同じビット値ではない場合、１２ビット判定部３１は、データ列のデータビットｄ１１〜ｄ８が全て同じビット値であるかどうか判定する（Ｓ３０７）。Ｓ３０７で、データビットｄ１１〜ｄ８が全て同じビット値である場合、１２Ｂ１３Ｂ変換部３２は、データ列を符号列ＣＷ１３へ符号化する（Ｓ３０８）。すなわち、この場合、図３４のように、データ列の上位４ビットが連続しているため、符号列ＣＷ１３を用いて、符号ビットｃ７、ｃ６を「１１」とし、符号ビットｃ１０、ｃ２を反転ビットとして符号化を行う。
【０１９３】
Ｓ３０７で、データ列のデータビットｄ１１〜ｄ８が全て同じビット値ではない場合、１２Ｂ１３Ｂ変換部３２は、データ列をＣＷ１１へ符号化する（Ｓ３０９）。すなわち、この場合、ビットが７ビット以上連続していないため、図３２のように、符号列ＣＷ１１を用いて、符号ビットｃ６を反転ビットとして符号化を行う。
【０１９４】
１２Ｂ１３ＢエンコーダＥＮＣ３の具体的な回路構成については、実施の形態１と同様に演算回路により実現可能であるため説明を省略する。
【０１９５】
図４４は、本発明の実施の形態３に係る１２Ｂ１３ＢデコーダＤＥＣ３の復号化動作を示している。
【０１９６】
まず、１３ビット判定部４１は、符号列の符号ビットｃ１０とｃ９が同じビット値、かつ、符号ビットｃ７とｃ６が同じビット値かどうか判定する（Ｓ３１１）。Ｓ３１１で、符号列の符号ビットｃ１０とｃ９が同じビット値、かつ、符号ビットｃ７とｃ６が同じビット値の場合、１３ビット判定部４１は、符号列の符号ビットｃ１０が１かどうか判定する（Ｓ３１２）。Ｓ３１２で、符号ビットｃ１０が１である場合、１３Ｂ１２Ｂ変換部４２は、符号列ＣＷ１４から復号列ＲＷ１４へ復号化する（Ｓ３１３）。すなわち、この場合、図４０のように、中間ビットから上位ビットまで「０００００」で連続しているデータ列を符号化しているため、復号列ＲＷ１４を用いて、復号ビットｒ９〜ｒ５を「０００００」として復号化を行う。
【０１９７】
Ｓ３１２で、符号ビットｃ１０が１ではない場合、１３Ｂ１２Ｂ変換部４２は、符号列ＣＷ１５から復号列ＲＷ１５へ復号化する（Ｓ３１４）。すなわち、この場合、図４１のように、中間ビットから下位ビットまで「１１１１１」で連続しているデータ列を符号化しているため、復号列ＲＷ１５を用いて、復号ビットｒ６〜ｒ１を「１１１１１」として復号化を行う。
【０１９８】
Ｓ３１１で、符号列の符号ビットｃ１０とｃ９が同じビット値、かつ、符号ビットｃ７とｃ６が同じビット値ではない場合、１３ビット判定部４１は、符号列の符号ビットｃ７とｃ６が同じビット値かどうか判定する（Ｓ３１５）。Ｓ３１５で、符号列の符号ビットｃ７とｃ６が同じビット値である場合、１３ビット判定部４１は、符号列の符号ビットｃ７が１かどうか判定する（Ｓ３１６）。Ｓ３１６で、符号ビットｃ７が１である場合、１３Ｂ１２Ｂ変換部４２は、符号列ＣＷ１３から復号列ＲＷ１３へ復号化する（Ｓ３１７）。すなわち、この場合、図３９のように、上位４ビットが連続しているデータ列を符号化しているため、復号列ＲＷ１３を用いて、復号ビットｒ１１〜ｒ８を連続ビットとして復号化を行う。
【０１９９】
Ｓ３１６で、符号ビットｃ７が１ではない場合、１３Ｂ１２Ｂ変換部４２は、符号列ＣＷ１２から復号列ＲＷ１２へ復号化する（Ｓ３１８）。すなわち、この場合、図３８のように、下位４ビットが連続しているデータ列を符号化しているため、復号列ＲＷ１２を用いて、復号ビットｒ３〜ｒ０を連続ビットとして復号化を行う。
【０２００】
Ｓ３１５で、符号列の符号ビットｃ７とｃ６が同じビット値ではない場合、１３Ｂ１２Ｂ変換部４２は、符号列ＣＷ１１から復号列ＲＷ１１へ復号化する（Ｓ３１９）。すなわち、この場合、図３７のように、ビットが７ビット以上連続しないデータ列を符号化しているため、復号列ＲＷ１１を用いて、反転している符号ビットｃ６を除いて復号化を行う。
【０２０１】
１２Ｂ１３ＢデコーダＤＥＣ３の具体的な回路構成については、実施の形態１と同様に演算回路により実現可能であるため説明を省略する。
【０２０２】
以上のように、本実施形態では、１２Ｂ１３Ｂ符号化方式を採用することで、クロックエンベデッドシリアル伝送を可能にするとともに、符号化によるオーバーヘッドを削減している。１２Ｂ１３Ｂ符号化方式では、オーバーヘッドが１３／１２＝１．０８３となるため、さらにオーバーヘッドを削減することができ、低消費電力化を図ることができる。
【０２０３】
また、本実施形態では、実施の形態１と同様に、所定ビット連続しないように、第１の符号列（ＣＷ１１）、第２の符号列（ＣＷ１２，ＣＷ１３）、第３の符号列（ＣＷ１４，ＣＷ１５）を割り当て、符号ビットｃ７、ｃ６と符号ビットｃ１０、ｃ９に反転ビットまたは連続ビット（固定ビット）を設定するようにした。これにより、変換テーブルを使用せずに、簡易な構成でエンコード、デコードできるようになり、回路規模を小さくすることができる。
【０２０４】
（本発明の実施の形態４）
以下、図面を参照して本発明の実施の形態４について説明する。本実施形態は１６Ｂ１７Ｂ符号化方式を採用する例である。１６Ｂ１７Ｂ符号化方式の場合でも、実施の形態１の図５と同様に符号列、復号列の割り当てが可能である。
【０２０５】
図４５〜図５４を用いて、本発明の実施の形態４で用いる１６Ｂ１７Ｂ符号化方式の割り当て例について説明する。
【０２０６】
図４５に示すように、まず、ビットが所定ビット連続しないデータ列ＤＷ２１（第１のデータ列）に対し、中間ビットである符号ビットｃ８を反転ビットとする符号列ＣＷ２１（第１の符号列）を割り当てる（Ｓ１０１）。
【０２０７】
符号列ＣＷ２１では、符号ビットｃ１６〜ｃ９をそれぞれデータビットｄ１５〜ｄ８とし、符号ビットｃ８をデータビットｄ８の反転ビットとし、符号ビットｃ７〜ｃ０をそれぞれデータビットｄ７〜ｄ０とする。
【０２０８】
符号列ＣＷ２１では、符号ビットｃ８が符号ビットｃ９の反転ビットとなるため、符号ビットｃ１６〜ｃ９の範囲でビットが連続する可能性があり、また、符号ビットｃ８〜ｃ０の範囲でビットが連続する可能性がある。つまり、最大で連続し得るビット数は、符号ビットｃ８〜ｃ０が連続した場合の９ビットとなる。この符号化方式では、全てのデータ列で、連続ビットが９ビット以下となるように、符号列を割り当てる。
【０２０９】
次に、符号列ＣＷ２１を連結させた場合に所定ビット連続し得るデータ列を特定する（Ｓ１０２）。ここでは、実施の形態１と同様に、  符号列（データ列）の下位ビットまたは上位ビットが４ビット連続する場合が、最も長くビットが連続するものとする。すなわち、符号列の下位ビットである符号ビットｃ３〜ｃ０（データビットｄ３〜ｄ０）が「００００」または「１１１１」の場合、符号列の上位ビットである符号ビットｃ１６〜ｃ１３（データビットｄ１５〜ｄ１２）が「００００」または「１１１１」の場合、８ビット以上連続する可能性が最も高い。
【０２１０】
次に、図４６及び図４７に示すように、ビットが連続する可能性の最も高い下位４ビットが連続するデータ列ＤＷ２２と上位ビットが連続するデータ列ＤＷ２３（第２のデータ列）に対し、中間符号ビットｃ９、ｃ８を連続ビットとし、上位符号ビットｃ１３及び下位符号ビットｃ３を反転ビットとする符号列ＣＷ２２、ＣＷ２３（第２の符号列）を割り当てる（Ｓ１０３）。
【０２１１】
図４６のように、下位ビットのデータビットｄ３〜ｄ０が「００００」または「１１１１」と連続するデータ列ＤＷ２２には、符号列ＣＷ２２を割り当てる。符号列ＣＷ２２では、符号ビットｃ１６〜ｃ１４をそれぞれデータビットｄ１５〜ｄ１４とし、符号ビットｃ１３をデータビットｄ１２の反転ビットとし、符号ビットｃ１２〜ｃ１０をそれぞれデータビットｄ１２〜１０とし、符号ビットｃ９、ｃ８をそれぞれ「０」とし、符号ビットｃ７〜ｃ４をそれぞれデータビットｄ９〜ｄ６とし、符号ビットｃ３をデータビットｄ６の反転ビットとし、符号ビットｃ２、ｃ１、ｃ０をそれぞれデータビットｄ５、ｄ４、ｄ０とする。
【０２１２】
図４７のように、上位ビットのデータビットｄ１５〜ｄ１２が「００００」または「１１１１」と連続するデータ列ＤＷ２３には、符号列ＣＷ３を割り当てる。符号列ＣＷ２３では、符号ビットｃ１６〜ｃ１４をそれぞれデータビットｄ１５、ｄ１１〜ｄ１０とし、符号ビットｃ１３をデータビットｄ９の反転ビットとし、符号ビットｃ１２〜ｃ１０をそれぞれデータビットｄ９〜７とし、符号ビットｃ９、ｃ８をそれぞれ「１」とし、符号ビットｃ７〜ｃ４をそれぞれデータビットｄ６〜ｄ３とし、符号ビットｃ３をデータビットｄ３の反転ビットとし、符号ビットｃ２、ｃ１、ｃ０をそれぞれデータビットｄ２、ｄ１、ｄ０とする。
【０２１３】
符号列ＣＷ２２、ＣＷ２３では、符号ビットｃ１３、ｃ３を反転ビットとているため、符号ビットｃ１２〜ｃ４の範囲で９ビット連続する可能性がある。
【０２１４】
次に、図４８及び図４９に示すように、符号列ＣＷ２２，ＣＷ２３を用いても連続ビットが生じるビット列として、符号列ＣＷ２２，ＣＷ２３の符号ビットｃ１２〜ｃ４が連続する場合に対応したデータ列ＤＷ２４，ＤＷ２５（第３のデータ列）に対し、中間ビットｃ９、ｃ８を連続ビットとし、上位符号ビットｃ１３，１２を連続ビットとする符号列ＣＷ２４，ＣＷ２５（第３の符号列）を割り当てる（Ｓ１０４）。すなわち、符号列ＣＷ２１〜ＣＷ２３を用いてビットが最も長く連続するデータ列ＤＷ２４，ＤＷ２５に対し、符号列ＣＷ２４，ＣＷ２５を割り当てる。
【０２１５】
図４８のように、データビットｄ９〜ｄ３が「０００００００」と連続するデータ列ＤＷ２４には、符号列ＣＷ２４を割り当てる。符号列ＣＷ２４では、符号ビットｃ１６〜ｃ１５をそれぞれデータビットｄ１５〜ｄ１４とし、符号ビットｃ１４〜ｃ１２を「０１１」とし、符号ビットｃ１１をデータビットｄ１３とし、符号ビットｃ１０をデータビットｄ１３の反転ビットとし、符号ビットｃ９〜８をそれぞれ「０」とし、符号ビットｃ７をデータビットｄ１２の反転ビットとし、符号ビットｃ６〜４をそれぞれデータビットｄ１２〜ｄ１０とし、符号ビットｃ３をデータビットｄ２の反転ビットとし、符号ビットｃ２〜ｃ０をそれぞれデータビットｄ２〜ｄ０とする。
【０２１６】
図４９のように、データビットｄ１２〜ｄ６が「１１１１１１１」と連続するデータ列ＤＷ２５には、符号列ＣＷ２５を割り当てる。符号列ＣＷ２５では、符号ビットｃ１６〜ｃ１５をそれぞれデータビットｄ１５〜ｄ１４とし、符号ビットｃ１４〜ｃ１２を「１００」とし、符号ビットｃ１１をデータビットｄ１３とし、符号ビットｃ１０をデータビットｄ１３の反転ビットとし、符号ビットｃ９〜８をそれぞれ「１」とし、符号ビットｃ７をデータビットｄ５の反転ビットとし、符号ビットｃ６〜４をそれぞれデータビットｄ５〜ｄ３とし、符号ビットｃ３をデータビットｄ２の反転ビットとし、符号ビットｃ２〜ｃ０をそれぞれデータビットｄ２〜ｄ０とする。
【０２１７】
符号列ＣＷ２４，ＣＷ２５では、符号ビットｃ１２〜ｃ４の範囲でビットが連続することを防ぐために、符号ビットｃ１０、ｃ７に反転ビットを設けている。このため、符号列ＣＷ２４，ＣＷ２５では、最大でも連続するビットは３ビットに抑えられる。特に、符号列ＣＷ２４，ＣＷ２５では、ほぼ等間隔でビットが反転するように配置されているため、デコード時のクロック再生能力の低下を防ぐことができる。
【０２１８】
次に、符号列ＣＷ２１〜ＣＷ２５（第１の符号列〜第３の符号列）に対し、復号列ＲＷ２１〜ＲＷ２５（第１の復号列〜第３の復号列）を割り当てる（Ｓ１０５）。
【０２１９】
図５０に示すように、データ列ＤＷ２１に対し符号列ＣＷ２１を割り当てたため、符号列ＣＷ２１に対応する復号列ＲＷ２１（第１の復号列）を割り当てる。
【０２２０】
符号列ＣＷ２１では、符号ビットｃ８を冗長ビットとし、符号ビットｃ１６〜ｃ９、ｃ７〜ｃ０がデータを示すビットとした。また、符号ビットｃ１６〜ｃ９、ｃ７〜ｃ０は、符号化前のデータビットｄ１５〜ｄ８、ｄ７〜ｄ０に対応している。このため、復号列ＲＷ２１では、復号ビットｒ１５〜ｒ８をそれぞれ符号ビットｃ１６〜ｃ９とし、復号ビットｒ７〜ｒ０をそれぞれ符号ビットｃ７〜ｃ０とする。
【０２２１】
図５１に示すように、データ列ＤＷ２２に対し符号列ＣＷ２２を割り当てたため、符号列ＣＷ２２に対応する復号列ＲＷ２２（第２の復号列）を割り当てる。
【０２２２】
符号列ＣＷ２２では、符号ビットｃ１３、ｃ９、ｃ８、ｃ３を冗長ビットとし、符号ビットｃ１６〜ｃ１４、ｃ１２〜ｃ１０、ｃ７〜ｃ４、ｃ２〜ｃ０がデータを示すビットとした。また、符号ビットｃ１６〜ｃ１４、ｃ１２〜１０、ｃ７〜ｃ４、ｃ２、ｃ１は、符号化前のデータビットｄ１５〜ｄ１３、ｄ１２〜１０、ｄ９〜ｄ６、ｄ５、ｄ４に対応し、符号ビットｃ０が符号化前のデータビットｄ３〜ｄ０を示している。このため、復号列ＲＷ２２では、復号ビットｒ１５〜ｒ１３をそれぞれ符号ビットｃ１６〜ｃ１４とし、復号ビットｒ１２〜ｒ１０をそれぞれ符号ビットｃ１２〜ｃ１０とし、復号ビットｒ９〜ｒ６をそれぞれ符号ビットｃ７〜ｃ４とし、復号ビットｒ５〜ｒ４をそれぞれ符号ビットｃ２〜ｃ１とし、復号ビットｒ３〜ｒ０をそれぞれ符号ビットｃ０とする。
【０２２３】
図５２に示すように、データ列ＤＷ２３に対し符号列ＣＷ２３を割り当てたため、符号列ＣＷ２３に対応する復号列ＲＷ２３（第２の復号列）を割り当てる。
【０２２４】
符号列ＣＷ２３では、符号ビットｃ１３、ｃ９、ｃ８、ｃ３を冗長ビットとし、符号ビットｃ１６〜ｃ１４、ｃ１２〜ｃ１０、ｃ７〜ｃ４、ｃ２〜ｃ０がデータを示すビットとした。また、符号ビットｃ１５〜ｃ１４、ｃ１２〜１０、ｃ７〜ｃ４、ｃ２、ｃ１は、符号化前のデータビットｄ１１〜ｄ１０、ｄ９〜７、ｄ６〜ｄ３、ｄ２、ｄ１に対応し、符号ビットｃ１６が符号化前のデータビットｄ１５〜ｄ１２を示している。このため、復号列ＲＷ２３では、復号ビットｒ１５〜ｒ１２をそれぞれ符号ビットｃ１６とし、復号ビットｒ１１〜ｒ１０をそれぞれ符号ビットｃ１５〜ｃ１４とし、復号ビットｒ９〜７をそれぞれ符号ビットｃ１２〜ｃ１０とし、復号ビットｒ５〜ｒ３をそれぞれ符号ビットｃ６〜ｃ４とし、復号ビットｒ２〜ｒ０をそれぞれ符号ビットｃ２〜ｃ０とする。
【０２２５】
図５３に示すように、データ列ＤＷ２４に対し符号列ＣＷ２４を割り当てたため、符号列ＣＷ２４に対応する復号列ＲＷ２４（第３の復号列）を割り当てる。
【０２２６】
符号列ＣＷ２４では、符号ビットｃ１４〜ｃ１２、ｃ１０〜ｃ７、ｃ３を冗長ビットとし、符号ビットｃ１６〜ｃ１５、ｃ１１、ｃ６〜ｃ４、ｃ２〜ｃ０がデータを示すビットとした。また、符号ビットｃ１６〜ｃ１５、ｃ１３、ｃ６〜４、ｃ２〜ｃ０は、符号化前のデータビットｄ１５〜ｄ１４、ｄ１３、ｄ１２〜ｄ１０、ｄ２〜ｄ０に対応し、符号列ＣＷ２４で符号化する前のデータビットｄ９〜ｄ３は「０００００００」である。このため、復号列ＲＷ２４では、復号ビットｒ１５〜ｒ１４をそれぞれ符号ビットｃ１６〜ｃ１５とし、復号ビットｒ１３を符号ビットｃ１１とし、復号ビットｒ１２〜ｒ１０それぞれ符号ビットｃ６〜ｃ４とし、復号ビットｒ９〜ｒ３を「０００００００」とし、復号ビットｒ２〜ｒ０をそれぞれ符号ビットｃ２〜ｃ０とする。
【０２２７】
図５４に示すように、データ列ＤＷ２５に対し符号列ＣＷ２５を割り当てたため、符号列ＣＷ２５に対応する復号列ＲＷ２５（第３の復号列）を割り当てる。
【０２２８】
符号列ＣＷ２５では、符号ビットｃ１４〜ｃ１２、ｃ１０〜ｃ７、ｃ３を冗長ビットとし、符号ビットｃ１６〜ｃ１５、ｃ１１、ｃ６〜ｃ４、ｃ２〜ｃ０がデータを示すビットとした。また、符号ビットｃ１６〜ｃ１５、ｃ１３、ｃ６〜４、ｃ２〜ｃ０は、符号化前のデータビットｄ１５〜ｄ１４、ｄ１３、ｄ５〜ｄ３、ｄ２〜ｄ０に対応し、符号列ＣＷ２５で符号化する前のデータビットｄ１２〜ｄ６は「１１１１１１１」である。このため、復号列ＲＷ２５では、復号ビットｒ１５〜ｒ１４をそれぞれ符号ビットｃ１６〜ｃ１５とし、復号ビットｒ１３を符号ビットｃ１１とし、復号ビットｒ１２〜ｒ６を「１１１１１１１」とし、復号ビットｒ５〜ｒ３それぞれ符号ビットｃ６〜ｃ４とし、復号ビットｒ２〜ｒ０をそれぞれ符号ビットｃ２〜ｃ０とする。
【０２２９】
以下、上記１６Ｂ１７Ｂ符号化方式を採用した本発明の実施の形態４に係る表示装置用データ伝送システムの構成及び動作を説明する。
【０２３０】
図５５は、本発明の実施の形態４に係る表示装置用データ伝送システムの構成を示している。
表示装置用データ伝送システムの全体構成は、実施の形態１の図１７と同様であり、図１７と比べてエンコーダとデコーダが異なっており、その他の構成は同様である。
【０２３１】
すなわち、図５５では、エンコーダとして１６Ｂ１７ＢエンコーダＥＮＣ４を備えており、デコーダとして１６Ｂ１７ＢデコーダＤＥＣ４を備えている。
【０２３２】
１６Ｂ１７ＢエンコーダＥＮＣ４は、クロック生成回路ＣＧから供給されたクロックｃｌｋに応じて、入力画像データである１６ビットのパラレル送信データｐｄｔ１（データ列）を１７ビットのパラレル送信データｐｄｔ２（符号列）に符号化する。
【０２３３】
１６Ｂ１７ＢエンコーダＥＮＣ２は、１６ビット判定部５１と１６Ｂ１７Ｂ変換部５２を有している。１６ビット判定部５１は、１６ビットのデータ列の各データビットを判定し、どの符号列に変換するか決定する。
【０２３４】
１６Ｂ１７Ｂ変換部５２は、１６ビット判定部５１の判定結果に基づいて、データ列を、当該データ列に対応した符号列に変換する。本実施形態では、実施の形態１と同様に、変換テーブルを使用せず、演算回路により符号化回路を実現している。
【０２３５】
１６Ｂ１７ＢデコーダＤＥＣ４は、クロックデータリカバリ回路ＣＤＲから供給されたリカバリクロックｃｌｋｒに応じて、入力された１７ビットのパラレル受信データｐｄｒ１（符号列）を１６ビットのパラレル受信データｐｄｒ２（復号列）に復号化する。
【０２３６】
１６Ｂ１７ＢデコーダＤＥＣ４は、１７ビット判定部６１と１７Ｂ１６Ｂ変換部６２を有している。１７ビット判定部６１は、１７ビットの符号列の各符号ビットを判定し、符号列をどの復号列に変換するか決定する。特に符号ビットｃ１３及びｃ１２、符号ビットｃ９及びｃ８のビットを判断することでどの符号列か判定し変換する復号列を決定する。
【０２３７】
１７Ｂ１６Ｂ変換部６２は、１７ビット判定部６１の判定結果に基づいて、符号列を、当該符号列に対応した復号列に変換する。本実施形態では、実施の形態１と同様に、変換テーブルを使用せず、演算回路により復号化回路を実現している。
【０２３８】
図５６は、本発明の実施の形態４に係る１６Ｂ１７ＢエンコーダＥＮＣ４の符号化動作を示している。
【０２３９】
まず、１６ビット判定部５１は、データ列のデータビットｄ９〜ｄ３が「０００００００」であるかどうか判定する（Ｓ４０１）。Ｓ４０５で、データビットｄ９〜ｄ３が「０００００００」である場合、１６Ｂ１７Ｂ変換部５２は、データ列をＣＷ２４へ符号化する（Ｓ４０２）。すなわち、この場合、図４８のように、データ列の中間ビットから下位ビットまで「０００００００」が連続しているため、符号列ＣＷ２４を用いて、符号ビットｃ９、ｃ８を「００」とし、符号ビットｃ１３、ｃ１２を「１１」とし、符号ビットｃ１０、ｃ７、ｃ３を反転ビットとして符号化を行う。
【０２４０】
Ｓ４０１で、データビットｄ９〜ｄ３が「０００００００」ではない場合、１６ビット判定部５１は、データ列のデータビットｄ１２〜ｄ６が「１１１１１１１」であるかどうか判定する（Ｓ４０３）。Ｓ４０３で、データビットｄ１２〜ｄ６が「１１１１１１１」である場合、１６Ｂ１７Ｂ変換部５２は、データ列をＣＷ２５へ符号化する（Ｓ４０４）。すなわち、この場合、図４９のように、データ列の中間ビットから上位ビットまで「１１１１１１１」が連続しているため、符号列ＣＷ２５を用いて、符号ビットｃ９、ｃ８を「１１」とし、符号ビットｃ１３、ｃ１２を「００」とし、符号ビットｃ１０、ｃ７、ｃ３を反転ビットとして符号化を行う。
【０２４１】
Ｓ４０３で、データビットｄ１２〜ｄ６が「１１１１１１１」ではない場合、１６ビット判定部５１は、データ列のデータビットｄ３〜ｄ０が全て同じビット値かどうか判定する（Ｓ４０５）。Ｓ４０５で、データビットｄ３〜ｄ０が全て同じビット値である場合、１６Ｂ１７Ｂ変換部５２は、データ列を符号列ＣＷ２２へ符号化する（Ｓ４０６）。すなわち、この場合、図４６のように、データ列の下位４ビットが連続しているため、符号列ＣＷ２２を用いて、符号ビットｃ９、ｃ８を「００」とし、符号ビットｃ１３、ｃ３を反転ビットとして符号化を行う。
【０２４２】
Ｓ４０５で、データビットｄ３〜ｄ０が全て同じビット値ではない場合、１６ビット判定部５１は、データ列のデータビットｄ１５〜ｄ１２が全て同じビット値であるかどうか判定する（Ｓ４０７）。Ｓ４０７で、データビットｄ１５〜ｄ１２が全て同じビット値である場合、１６Ｂ１７Ｂ変換部５２は、データ列を符号列ＣＷ２３へ符号化する（Ｓ４０８）。すなわち、この場合、図４７のように、データ列の上位４ビットが連続しているため、符号列ＣＷ２３を用いて、符号ビットｃ９、ｃ８を「１１」とし、符号ビットｃ１３、ｃ３を反転ビットとして符号化を行う。
【０２４３】
Ｓ４０７で、データビットｄ１５〜ｄ１２が全て同じビット値ではない場合、１６Ｂ１７Ｂ変換部５２は、データ列をＣＷ２１へ符号化する（Ｓ４０９）。すなわち、この場合、ビットが９ビット以上連続していないため、図４５のように、符号列ＣＷ２１を用いて、符号ビットｃ８を反転ビットとして符号化を行う。
【０２４４】
１６Ｂ１７ＢエンコーダＥＮＣ４の具体的な回路構成については、実施の形態１と同様に演算回路により実現可能であるため説明を省略する。
【０２４５】
図５７は、本発明の実施の形態４に係る１６Ｂ１７ＢデコーダＤＥＣ４の復号化動作を示している。
【０２４６】
まず、１７ビット判定部６１は、符号列の符号ビットｃ１３とｃ１２が同じビット値、かつ、符号ビットｃ９とｃ８が同じビット値かどうか判定する（Ｓ４１１）。Ｓ４１１で、符号列の符号ビットｃ１３とｃ１２が同じビット値、かつ、符号ビットｃ９とｃ８が同じビット値の場合、１７ビット判定部６１は、符号列の符号ビットｃ１３が１かどうか判定する（Ｓ４１２）。Ｓ４１２で、符号ビットｃ１３が１である場合、１７Ｂ１６Ｂ変換部６２は、符号列ＣＷ２４から復号列ＲＷ２４へ復号化する（Ｓ４１３）。すなわち、この場合、図５３のように、中間ビットから下位ビットまで「０００００００」で連続しているデータ列を符号化しているため、復号列ＲＷ２４を用いて、復号ビットｒ９〜ｒ３を「０００００００」として復号化を行う。
【０２４７】
Ｓ４１２で、符号ビットｃ１３が１ではない場合、１７Ｂ１６Ｂ変換部６２は、符号列ＣＷ２５から復号列ＲＷ２５へ復号化する（Ｓ４１４）。すなわち、この場合、図５４のように、中間ビットから上位ビットまで「１１１１１１１」で連続しているデータ列を符号化しているため、復号列ＲＷ２５を用いて、復号ビットｒ１２〜ｒ６を「１１１１１１１」として復号化を行う。
【０２４８】
Ｓ４１１で、符号列の符号ビットｃ１３とｃ１２が同じビット値、かつ、符号ビットｃ９とｃ８が同じビット値ではない場合、１７ビット判定部６１は、符号列の符号ビットｃ９とｃ８が同じビット値かどうか判定する（Ｓ４１５）。Ｓ４１５で、符号列の符号ビットｃ９とｃ８が同じビット値である場合、１７ビット判定部６１は、符号列の符号ビットｃ９が１かどうか判定する（Ｓ４１６）。Ｓ４１６で、符号ビットｃ９が１である場合、１７Ｂ１６Ｂ変換部６２は、符号列ＣＷ２３から復号列ＲＷ２３へ復号化する（Ｓ４１７）。すなわち、この場合、図５２のように、上位４ビットが連続しているデータ列を符号化しているため、復号列ＲＷ２３を用いて、復号ビットｒ１５〜ｒ１１を連続ビットとして復号化を行う。
【０２４９】
Ｓ４１６で、符号ビットｃ９が１ではない場合、１７Ｂ１６Ｂ変換部６２は、符号列ＣＷ２２から復号列ＲＷ２２へ復号化する（Ｓ４１８）。すなわち、この場合、図５１のように、下位４ビットが連続しているデータ列を符号化しているため、復号列ＲＷ２２を用いて、復号ビットｒ３〜ｒ０を連続ビットとして復号化を行う。
【０２５０】
Ｓ４１５で、符号列の符号ビットｃ９とｃ８が同じビット値ではない場合、１７Ｂ１６Ｂ変換部６２は、符号列ＣＷ２１から復号列ＲＷ２１へ復号化する（Ｓ４１９）。すなわち、この場合、図５０のように、ビットが９ビット以上連続しないデータ列を符号化しているため、復号列ＲＷ２１を用いて、反転している符号ビットｃ８を除いて復号化を行う。
【０２５１】
１６Ｂ１７ＢデコーダＤＥＣ４の具体的な回路構成については、実施の形態１と同様に演算回路により実現可能であるため説明を省略する。
【０２５２】
以上のように、本実施形態では、１６Ｂ１７Ｂ符号化方式を採用することで、クロックエンベデッドシリアル伝送を可能にするとともに、符号化によるオーバーヘッドを削減している。１６Ｂ１７Ｂ符号化方式では、オーバーヘッドが１３／１２＝１．０６２５となるため、さらにオーバーヘッドを削減することができ、低消費電力化を図ることができる。
【０２５３】
また、本実施形態では、実施の形態１と同様に、所定ビット連続しないように、第１の符号列（ＣＷ２１）、第２の符号列（ＣＷ２２，ＣＷ２３）、第３の符号列（ＣＷ２４，ＣＷ２５）を割り当て、符号ビットｃ８、ｃ９と符号ビットｃ１３、ｃ１２に反転ビットまたは連続ビット（固定ビット）を設定するようにした。これにより、変換テーブルを使用せずに、簡易な構成でエンコード、デコードできるようになり、回路規模を小さくすることができる。
【０２５４】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記の例では、表示装置用データ伝送システムについて説明したが、その他の伝送システムであってもよい。
【符号の説明】
【０２５５】
１１０  タイミングコントローラ
１２０  表示ドライバ
１２１  ラッチ回路
１２３  出力ドライバ
１３０  表示素子
１１  ８ビット判定部
１２  ８Ｂ９Ｂ変換部
２１  ９ビット判定部
２２  ９Ｂ８Ｂ変換部
３１  １２ビット判定部
３２  １２Ｂ１３Ｂ変換部
４１  １３ビット判定部
４２  １３Ｂ１２Ｂ変換部
５１  １６ビット判定部
５２  １６Ｂ１７Ｂ変換部
６１  １７ビット判定部
６２  １７Ｂ１６Ｂ変換部
ＣＷ１〜ＣＷ５  符号列
ＣＷ１１〜ＣＷ１５  符号列
ＣＷ２１〜ＣＷ２５  符号列
ＣＤＲ  クロックデータリカバリ回路
ＣＧ    クロック生成回路
ＤＥＣ１  ４Ｂ５Ｂデコーダ
ＤＥＣ２  ８Ｂ９Ｂデコーダ
ＤＥＣ３  １２Ｂ１３Ｂデコーダ
ＤＥＣ４  １６Ｂ１７Ｂデコーダ
ＤＷ１〜ＤＷ５  データ列
ＤＷ１１〜ＤＷ１５  データ列
ＤＷ２１〜ＤＷ２５  データ列
ＥＮＣ１  ４Ｂ５Ｂエンコーダ
ＥＮＣ２  ８Ｂ９Ｂエンコーダ
ＥＮＣ３  １２Ｂ１３Ｂエンコーダ
ＥＮＣ４  １６Ｂ１７Ｂエンコーダ
ＦＣＰ  周波数制御チャージポンプ
ＦＤ    周波数検出回路
ＬＦ    ループフィルタ
ＰＣＰ  位相制御チャージポンプ
ＰＤ    位相検出回路
ＰＳＣ    パラレルシリアルコンバータ
ＲＷ１〜ＲＷ５    復号列
ＲＷ１１〜ＲＷ１５  復号列
ＲＷ２１〜ＲＷ２５  復号列
ＳＰＣ  シリアルパラレルコンバータ
ＴＬ    伝送路
ＶＣＯ  電圧制御発振回路
【図１】
2013098655.tif 000003
【図２】
2013098655.tif 000004
【図３】
2013098655.tif 000005
【図４】
2013098655.tif 000006
【図５】
2013098655.tif 000007
【図６】
2013098655.tif 000008
【図７】
2013098655.tif 000009
【図８】
2013098655.tif 000010
【図９】
2013098655.tif 000011
【図１０】
2013098655.tif 000012
【図１１】
2013098655.tif 000013
【図１２】
2013098655.tif 000014
【図１３】
2013098655.tif 000015
【図１４】
2013098655.tif 000016
【図１５】
2013098655.tif 000017
【図１６】
2013098655.tif 000018
【図１７】
2013098655.tif 000019
【図１８】
2013098655.tif 000020
【図１９】
2013098655.tif 000021
【図２０】
2013098655.tif 000022
【図２１】
2013098655.tif 000023
【図２２】
2013098655.tif 000024
【図２３】
2013098655.tif 000025
【図２４】
2013098655.tif 000026
【図２５】
2013098655.tif 000027
【図２６】
2013098655.tif 000028
【図２７】
2013098655.tif 000029
【図２８】
2013098655.tif 000030
【図２９】
2013098655.tif 000031
【図３０】
2013098655.tif 000032
【図３１】
2013098655.tif 000033
【図３２】
2013098655.tif 000034
【図３３】
2013098655.tif 000035
【図３４】
2013098655.tif 000036
【図３５】
2013098655.tif 000037
【図３６】
2013098655.tif 000038
【図３７】
2013098655.tif 000039
【図３８】
2013098655.tif 000040
【図３９】
2013098655.tif 000041
【図４０】
2013098655.tif 000042
【図４１】
2013098655.tif 000043
【図４２】
2013098655.tif 000044
【図４３】
2013098655.tif 000045
【図４４】
2013098655.tif 000046
【図４５】
2013098655.tif 000047
【図４６】
2013098655.tif 000048
【図４７】
2013098655.tif 000049
【図４８】
2013098655.tif 000050
【図４９】
2013098655.tif 000051
【図５０】
2013098655.tif 000052
【図５１】
2013098655.tif 000053
【図５２】
2013098655.tif 000054
【図５３】
2013098655.tif 000055
【図５４】
2013098655.tif 000056
【図５５】
2013098655.tif 000057
【図５６】
2013098655.tif 000058
【図５７】
2013098655.tif 000059