(57)【要約】【課題】Ｓ／Ｎ特性及び画質の劣化を抑制する。【解決手段】本発明に係る固体撮像装置１０Ａは、行列状に配置された複数の画素セル１１と、複数の垂直信号線２２と、１以上の列毎に一つ設けられており、対応する列に配置された垂直信号線２２に出力された信号電圧が入力される複数の列回路２０とを備え、列回路２０の各々は、定電流源トランジスタ１１５及び１２２を含むアンプ４０と、定電流源トランジスタ１１５及び１１２とカレントミラー回路を構成するカレントミラートランジスタ１７２と、カレントミラートランジスタ１７２に電流を供給する基準電流源トランジスタ１７１とを備え、固体撮像装置１０Ａは、アンプ４０に接続されている電源電圧線Ｌ１１と、アンプ４０及びカレントミラー回路に接続されているグランド線Ｌ１２と、基準電流源トランジスタ１７１に接続されている電源電圧線Ｌ１３とを備える。【選択図】図３
2013051527.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じて信号電荷を生成する光電変換素子と、前記信号電荷を増幅することで信号電圧を生成する増幅トランジスタとを各々が含み、行列状に配置された複数の画素セルと、
列毎に一つ設けられており、前記複数の画素セルのうち対応する列に配置された複数の画素セルにより生成された前記信号電圧が出力される複数の垂直信号線と、
１以上の列毎に一つ設けられており、対応する列に配置された前記垂直信号線に出力された前記信号電圧が入力される複数の列回路とを備える固体撮像装置であって、
前記列回路の各々は、
前記信号電圧に基づく入力信号が入力され、定電流源トランジスタを含むアンプと、
前記定電流源トランジスタとカレントミラー回路を構成するカレントミラートランジスタと、
前記カレントミラートランジスタに電流を供給する基準電流源トランジスタと、
前記固体撮像装置は、さらに、
前記複数の列回路に含まれる複数の前記アンプに接続されており、電源電圧線及びグランド線の一方である第１電源線と、
前記複数の列回路に含まれる前記複数のアンプ及び複数の前記カレントミラー回路に接続されており、電源電圧線及びグランド線の他方である第２電源線と、
前記複数の列回路に含まれる前記基準電流源トランジスタに接続されており、電源電圧線及びグランド線の前記一方である第３電源線とを備え、
前記第３電源線は前記第１電源線と、前記複数の列回路内で電気的に分離されている
固体撮像装置。
【請求項２】
前記列回路の各々は、前記信号電圧をデジタル信号に変換するＡＤ変換部を備え、
前記ＡＤ変換部は、前記信号電圧と参照信号とを比較する比較器を備え、
前記アンプは、前記比較器に含まれ、前記信号電圧と前記参照信号とが入力されるアンプである
請求項１記載の固体撮像装置。
【請求項３】
前記列回路の各々は、前記アンプを含み、前記信号電圧を増幅する信号増幅器を備える
請求項１記載の固体撮像装置。
【請求項４】
前記列回路の各々は、
前記信号電圧を増幅することで前記入力信号を生成する信号増幅器と、
前記入力信号をデジタル信号に変換するＡＤ変換部とを備え、
前記ＡＤ変換部は、前記入力信号と参照信号とを比較する比較器を備え、
前記アンプは、（１）前記比較器に含まれ、前記入力信号と前記参照信号とが入力されるアンプ、又は、（２）前記信号増幅器に含まれるアンプである
請求項１記載の固体撮像装置。
【請求項５】
前記列回路の各々は、さらに、
前記カレントミラートランジスタのゲートと、前記第２電源線との間に接続された第１容量素子を備える
請求項１〜４のいずれかに１項に記載の固体撮像装置。
【請求項６】
前記列回路の各々は、さらに、
前記基準電流源トランジスタのゲートと、前記第３電源線との間に接続された第２容量素子を備える
請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
受光量に応じて信号電荷を生成する光電変換素子と、前記信号電荷を増幅することで信号電圧を生成する増幅トランジスタとを各々が含み、行列状に配置された複数の画素セルと、
列毎に一つ設けられており、前記複数の画素セルのうち対応する列に配置された複数の画素セルにより生成された前記信号電圧が出力される複数の垂直信号線と、
列毎に一つ設けられており、対応する列に配置された前記垂直信号線に接続されている複数の定電流源とを備える固体撮像装置であって、
前記複数の定電流源の各々は、
対応する列に設けられている複数の前記増幅トランジスタに定電流を供給する定電流源トランジスタと、
前記定電流源トランジスタとカレントミラー回路を形成するカレントミラートランジスタと、
前記カレントミラートランジスタに電流を供給する基準電流源トランジスタとを備え、
前記固体撮像装置は、さらに、
前記複数の画素に含まれる複数の前記増幅トランジスタに接続されており、電源電圧線及びグランド線の一方である第１電源線と、
前記複数の定電流源に含まれる複数の前記カレントミラー回路に接続されており、電源電圧線及びグランド線の他方である前記第２電源線と、
前記複数の定電流源に含まれる複数の前記基準電流源トランジスタに接続されており、電源電圧線及びグランド線の前記一方である第３電源線とを備え、
前記第３電源線は、前記第１電源線と電気的に分離されている
固体撮像装置。
【請求項８】
前記定電流源は、さらに、
前記カレントミラートランジスタのゲートと、前記第２電源線との間に接続された第１容量素子を備える
請求項７記載の固体撮像装置。
【請求項９】
前記定電流源は、さらに、
前記基準電流源トランジスタのゲートと、前記第３電源線との間に接続された第２容量素子を備える
請求項７又は８記載の固体撮像装置。
【請求項１０】
前記列回路は、さらに、
前記カレントミラー回路を停止させるパワーダウン制御部を備える
請求項１〜９のいずれか１項に記載の固体撮像装置。
【請求項１１】
請求項１〜１０のいずれか１項に記載の固体撮像装置を備える
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及び撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルビデオカメラ及びデジタルスチルカメラ等への応用に適した固体撮像装置として、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像装置の開発が活発に進められている。このＭＯＳ型固体撮像装置は、画素毎に光電変換素子で光電変換された信号電荷を増幅して取り出すよう構成されている。また、ＭＯＳ型固体撮像装置は、画素が行列状に２次元配置されてなる画素アレイの駆動回路、及び信号処理回路を、当該画素アレイと同一チップ上に集積できるという特長を持つ。
【０００３】
また、その信号出力系としては、画素アレイの複数の画素を行単位で選択し、その選択行の複数の画素の信号を同時に列方向（画素列に沿った方向）へと読み出す列並列出力型が主流である。この列並列出力型の固体撮像装置の信号出力回路については様々な構成が提案されている。その最も進んだ形態の一つとして、例えば列毎にＡＤ変換器を配置し、画素から出力されるアナログ信号をデジタル信号として取り出す構成の列並列型ＡＤ変換装置を搭載したＭＯＳ型固体撮像装置が知られている。
【０００４】
図１７は、特許文献１に示された列並列型ＡＤ変換装置を搭載したＭＯＳ型固体撮像装置１０を示すブロック図である。
【０００５】
図１７に示すように、複数の画素セル１１で生成された信号は、列毎に配置される複数の垂直信号線２２−１、２２−２、・・・２２−ｍへ同時に読み出される。また、固体撮像装置１０は、比較器３１を備え、垂直信号線２２に読み出された信号は、各々の垂直信号線２２−１、２２−２、・・・２２−ｍに対して配置されている列並列型のＡＤ変換器２３−１、２３−２、・・・２３−ｍにより、同時にＡＤ変換される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２８１５４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、従来技術で示された固体撮像装置は、比較器等のアンプに起因するノイズにより、Ｓ／Ｎ特性及び画質が劣化するという課題を有していた。
【０００８】
上記課題に鑑み、本発明は、Ｓ／Ｎ特性及び画質の劣化を抑制できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一形態に係る固体撮像装置は、受光量に応じて信号電荷を生成する光電変換素子と、前記信号電荷を増幅することで信号電圧を生成する増幅トランジスタとを各々が含み、行列状に配置された複数の画素セルと、列毎に一つ設けられており、前記複数の画素セルのうち対応する列に配置された複数の画素セルにより生成された前記信号電圧が出力される複数の垂直信号線と、１以上の列毎に一つ設けられており、対応する列に配置された前記垂直信号線に出力された前記信号電圧が入力される複数の列回路とを備える固体撮像装置であって、前記列回路の各々は、前記信号電圧に基づく入力信号が入力され、定電流源トランジスタを含むアンプと、前記定電流源トランジスタとカレントミラー回路を構成するカレントミラートランジスタと、前記カレントミラートランジスタに電流を供給する基準電流源トランジスタとを備え、前記固体撮像装置は、さらに、前記複数の列回路に含まれる複数の前記アンプに接続されており、電源電圧線及びグランド線の一方である第１電源線と、前記複数の列回路に含まれる前記複数のアンプ及び複数の前記カレントミラー回路に接続されており、電源電圧線及びグランド線の他方である第２電源線と、前記複数の列回路に含まれる前記基準電流源トランジスタに接続されており、電源電圧線及びグランド線の前記一方である第３電源線とを備え、前記第３電源線は前記第１電源線と、前記複数の列回路内で電気的に分離されている。
【００１０】
この構成によれば、基準電流源トランジスタに接続されている第３電源線は、アンプに接続されている第１電源線と電気的に分離される。これにより、複数のアンプのうちのいずれかのアンプの電流変動に起因して第１電源線の電圧変動が発生した場合の、他のアンプに流れる電流の変動を抑制できる。これにより、本発明の一形態に係る固体撮像装置は、Ｓ／Ｎ特性及び画質の劣化を抑制できる。
【００１１】
また、前記列回路の各々は、前記信号電圧をデジタル信号に変換するＡＤ変換部を備え、前記ＡＤ変換部は、前記信号電圧と参照信号とを比較する比較器を備え、前記アンプは、前記比較器に含まれ、前記信号電圧と前記参照信号とが入力されるアンプであってもよい。
【００１２】
この構成によれば、本発明の一形態に係る固体撮像装置は、ある比較器に含まれるアンプの出力信号が反転したことに起因して第１電源線の電圧変動が発生した場合の、他の比較器に含まれるアンプに流れる電流の変動を抑制できる。
【００１３】
また、前記列回路の各々は、前記アンプを含み、前記信号電圧を増幅する信号増幅器を備えてもよい。
【００１４】
この構成によれば、本発明の一形態に係る固体撮像装置は、ある信号増幅器に含まれるアンプの出力信号が変化したことに起因して第１電源線の電圧変動が発生した場合の、他の信号増幅器に含まれるアンプに流れる電流の変動を抑制できる。
【００１５】
また、前記列回路の各々は、前記信号電圧を増幅することで前記入力信号を生成する信号増幅器と、前記入力信号をデジタル信号に変換するＡＤ変換部とを備え、前記ＡＤ変換部は、前記入力信号と参照信号とを比較する比較器を備え、前記アンプは、（１）前記比較器に含まれ、前記入力信号と前記参照信号とが入力されるアンプ、又は、（２）前記信号増幅器に含まれるアンプであってもよい。
【００１６】
この構成によれば、本発明の一形態に係る固体撮像装置は、あるアンプの出力信号が変化したことに起因して第１電源線の電圧変動が発生した場合の、他のアンプに流れる電流の変動を抑制できる。
【００１７】
また、前記列回路の各々は、さらに、前記カレントミラートランジスタのゲートと、前記第２電源線との間に接続された第１容量素子を備えてもよい。
【００１８】
この構成によれば、瞬時（ＡＣ）的な第２電源線の変動に、カレントミラートランジスタのゲートの電圧変動を連動させることができる。したがって、あるアンプの出力信号が変化したことにより、第２電源線の電圧が変動した場合の、他のアンプの電流変動を抑制できる。
【００１９】
また、前記列回路の各々は、さらに、前記基準電流源トランジスタのゲートと、前記第３電源線との間に接続された第２容量素子を備えてもよい。
【００２０】
この構成によれば、瞬時（ＡＣ）的なカップリングによる基準電流源トランジスタのゲート−ソース間の電圧変動を抑制できる。
【００２１】
また、本発明の一形態に係る固体撮像装置は、受光量に応じて信号電荷を生成する光電変換素子と、前記信号電荷を増幅することで信号電圧を生成する増幅トランジスタとを各々が含み、行列状に配置された複数の画素セルと、列毎に一つ設けられており、前記複数画の画素セルのうち対応する列に配置された複数の画素セルにより生成された前記信号電圧が出力される複数の垂直信号線と、列毎に一つ設けられており、対応する列に配置された前記垂直信号線に接続されている複数の定電流源とを備える固体撮像装置であって、前記複数の定電流源の各々は、対応する列に設けられている複数の前記増幅トランジスタに定電流を供給する定電流源トランジスタと、前記定電流源トランジスタとカレントミラー回路を形成するカレントミラートランジスタと、前記カレントミラートランジスタに電流を供給する基準電流源トランジスタとを備え、前記固体撮像装置は、さらに、前記複数の画素に含まれる複数の前記増幅トランジスタに接続されており、電源電圧線及びグランド線の一方である第１電源線と、前記複数の定電流源に含まれる複数の前記カレントミラー回路に接続されており、電源電圧線及びグランド線の他方である前記第２電源線と、前記複数の定電流源に含まれる複数の前記基準電流源トランジスタに接続されており、電源電圧線及びグランド線の前記一方である第３電源線とを備え、前記第３電源線は、前記第１電源線と電気的に分離されている。
【００２２】
この構成によれば、本発明の一形態に係る固体撮像装置は、増幅トランジスタと定電流源トランジスタとで構成される複数の画素信号増幅器のうち、ある画素信号増幅器の出力信号が変化したことに起因して第１電源線の電圧変動が発生した場合の、他の画素信号増幅器に流れる電流の変動を抑制できる。
【００２３】
また、前記定電流源は、さらに、前記カレントミラートランジスタのゲートと、前記第２電源線との間に接続された第１容量素子を備えてもよい。
【００２４】
この構成によれば、瞬時（ＡＣ）的な第２電源線の変動に、カレントミラートランジスタのゲートの電圧変動を連動させることができる。したがって、ある画素信号増幅器の出力信号が変化したことにより、第２電源線の電圧が変動した場合の、他の画素信号増幅器の電流変動を抑制できる。
【００２５】
また、前記定電流源は、さらに、前記基準電流源トランジスタのゲートと、前記第３電源線との間に接続された第２容量素子を備えてもよい。
【００２６】
この構成によれば、瞬時（ＡＣ）的なカップリングによる基準電流源トランジスタのゲート−ソース間の電圧変動を抑制できる。
【００２７】
また、前記列回路は、さらに、前記カレントミラー回路を停止させるパワーダウン制御部を備えてもよい。
【００２８】
この構成によれば、本発明の一形態に係る固体撮像装置は、動作が完了したアンプを停止させることで低消費電力化を実現できる。さらに、あるアンプを停止させたことにより第１電源線の電圧変動が発生した場合の、他のアンプに流れる電流の変動を抑制できる。
【００２９】
なお、本発明は、このような固体撮像装置として実現できるだけでなく、固体撮像装置に含まれる特徴的な手段をステップとする固体撮像装置の制御方法又は駆動方法として実現できる。
【００３０】
さらに、本発明は、このような固体撮像装置の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現したり、このような固体撮像装置を備える撮像装置（カメラ）として実現したりできる。
【発明の効果】
【００３１】
以上より、本発明は、Ｓ／Ｎ特性及び画質の劣化を抑制できる固体撮像装置を提供できる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態に係る固体撮像装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係る画素セルの回路図である。
【図３】本発明の第１の実施形態に係る比較器の回路図である。
【図４】本発明の第１の実施形態に係る固体撮像装置の動作を示すタイミングチャートである。
【図５】本発明の第１の実施形態の比較例に係る比較器の回路図である。
【図６】本発明の第１の実施形態に係る、画像の一例を示す図である。
【図７Ａ】本発明の第１の実施形態に係る、ノイズ発生例を示す図である。
【図７Ｂ】本発明の第１の実施形態に係る、ノイズ発生例を示す図である。
【図８】本発明の第２の実施形態に係る比較器の回路図である。
【図９】本発明の第３の実施形態に係る固体撮像装置の構成を示すブロック図である。
【図１０】本発明の第３の実施形態に係る信号増幅器の回路図である。
【図１１Ａ】本発明の第３の実施形態に係る、ノイズ発生例を示す図である。
【図１１Ｂ】本発明の第３の実施形態に係る、ノイズ発生例を示す図である。
【図１２】本発明の第４の実施形態に係る定電流源の回路図である。
【図１３】本発明の第５の実施形態に係る固体撮像装置の構成を示すブロック図である。
【図１４】本発明の第５の実施形態に係る比較器の回路図である。
【図１５】本発明の第５の実施形態の変形例に係る比較器の回路図である。
【図１６】本発明の第６の実施形態に係る撮像装置の構成例を示すブロック図である。
【図１７】従来の固体撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００３３】
（第１の実施形態）
以下、本発明の第１の実施形態について図面を参照して詳細に説明する。なお、以下で説明する実施形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００３４】
本発明の第１の実施形態に係る固体撮像装置は、列毎に設けられたアンプと、当該アンプに電流を供給するカレントミラー回路とを備える。そして、アンプに接続される電源電圧線と、カレントミラー回路に接続される電源電圧線とを独立に設ける。これにより、複数のアンプのうちのいずれかのアンプの電流変動に起因してアンプに接続された電源電圧線の電圧変動が発生した場合の、他のアンプに流れる電流の変動を抑制できる。このように、当該固体撮像装置は、Ｓ／Ｎ特性及び画質の劣化を抑制できる。
【００３５】
まず、本発明の第１の実施形態に係る固体撮像装置１０Ａの構成を説明する。
【００３６】
図１は、本発明の第１の実施形態に係る固体撮像装置１０Ａの構成を示すブロック図である。図１に示すように、固体撮像装置１０Ａは、少なくとも１つの光電変換素子を含む繰返し単位である画素セル１１が行列状（マトリックス状）に２次元配置されている画素アレイ１２と、行走査回路１３と、カラム処理部１４Ａと、参照信号生成部１５と、列走査回路１６と、水平出力線１７と、タイミング制御回路１８とを備える。
【００３７】
この構成において、タイミング制御回路１８は、マスタークロックＭＣＫに基づいて、行走査回路１３、カラム処理部１４Ａ、参照信号生成部１５及び列走査回路１６などの動作の基準となるクロック信号及び制御信号などを生成する。そして、タイミング制御回路１８は、生成したクロック信号及び制御信号を、行走査回路１３、カラム処理部１４Ａ、参照信号生成部１５及び列走査回路１６などに供給する。
【００３８】
行走査回路１３、カラム処理部１４Ａ、参照信号生成部１５、列走査回路１６、水平出力線１７及びタイミング制御回路１８は、画素アレイ１２の各画素セル１１を駆動及び制御する周辺の駆動系及び信号処理系である。これら駆動系及び信号処理系は、画素アレイ１２と同一のチップ（半導体基板）上に集積される。
【００３９】
画素アレイ１２には、ｍ列ｎ行の画素セル１１が２次元配置されている。このｍ列ｎ行の画素配置に対して行毎に行制御線２１（２１−１〜２１−ｎ）が配置され、列毎に垂直信号線２２（２２−１〜２２−ｍ）が配置されている。行制御線２１−１〜２１−ｍの各一端は、行走査回路１３の各行に対応した各出力端子に接続されている。行走査回路１３は、シフトレジスタ及びアドレスデコーダなどによって構成され、行制御線２１−１〜２１−ｎを介して画素アレイ１２の行アドレス及び行走査の制御を行う。
【００４０】
カラム処理部１４Ａは、例えば、画素アレイ１２の画素列毎、即ち垂直信号線２２−１〜２２−ｍ毎に１対１の対応関係をもって設けられたＡＤ変換器（アナログ−デジタル変換器）２３Ａ−１〜２３Ａ−ｍを有する。このＡＤ変換器２３Ａは、対応する列に配置されている画素セル１１から出力されるアナログ信号（画素信号又は信号電圧とも呼ぶ）をデジタル信号に変換し、変換したデジタル信号を出力する。
【００４１】
また、固体撮像装置１０Ａは、列毎に一つ設けられた複数の列回路２０（２０−１〜２０−ｍ）を備える。この列回路２０〜１〜２０−ｍの各々は、対応する列に配置されているＡＤ変換器２３を含む。
【００４２】
参照信号生成部１５は、時間が経過するにつれて電圧値が階段状に変化する、いわゆるランプ（ＲＡＭＰ）波形の参照信号Ｖｒｅｆを生成する手段として、例えばＤＡＣ（デジタル−アナログ変換器）１５１を有している。なお、ランプ波形の参照信号Ｖｒｅｆを生成する手段は、ＤＡＣ１５１に限られるものではない。
【００４３】
ＤＡＣ１５１は、タイミング制御回路１８から与えられる制御信号ＣＳ１による制御に従い、タイミング制御回路１８から与えられるクロックＣＫに基づいてランプ波形の参照信号Ｖｒｅｆを生成する。また、ＤＡＣ１５１は、生成した参照信号Ｖｒｅｆをカラム処理部１４Ａに含まれるＡＤ変換器２３Ａ−１〜２３Ａ−ｍに供給する。
【００４４】
ＡＤ変換器２３Ａ−１〜２３Ａ−ｍは全て同じ構成となっており、ここでは、ＡＤ変換器２３Ａ−ｍを例に挙げて説明する。ＡＤ変換器２３Ａ−ｍは、比較器３１Ａと、計数手段である例えばアップ／ダウンカウンタ（図中、「Ｕ／ＤＣＮＴ」と記している）３２と、転送スイッチ３３と、メモリ３４とを有する。
【００４５】
比較器３１Ａは、画素アレイ１２のｍ列目の各画素セル１１から出力される画素信号に応じた垂直信号線２２−ｍの信号電圧Ｖｘと、参照信号生成部１５から供給されるランプ波形の参照信号Ｖｒｅｆとを比較する。そして、比較器３１Ａは、例えば、参照信号Ｖｒｅｆが信号電圧Ｖｘよりも大きい場合に出力信号ＶｃｏをＨレベルにし、参照信号Ｖｒｅｆが信号電圧Ｖｘ以下の場合に出力信号ＶｃｏをＬレベルにする。
【００４６】
アップ／ダウンカウンタ３２は、非同期カウンタであり、タイミング制御回路１８から与えられる制御信号ＣＳ２による制御に従い動作する。また、アップ／ダウンカウンタ３２には、タイミング制御回路１８からクロックＣＫがＤＡＣ１５１と同時に与えられる。アップ／ダウンカウンタ３２は、当該クロックＣＫに同期してダウン（ＤＯＷＮ）カウント又はアップ（ＵＰ）カウントを行うことにより、比較器３１Ａでの比較動作の開始から比較動作の終了までの比較期間を計測する。
【００４７】
転送スイッチ３３は、タイミング制御回路１８から与えられる制御信号ＣＳ３による制御に従い、ある行の画素セル１１についてのアップ／ダウンカウンタ３２のカウント動作が完了した時点でオン（閉）状態になる。これにより、当該アップ／ダウンカウンタ３２のカウント結果がメモリ３４に転送される。
【００４８】
このようにして、画素アレイ１２の各画素セル１１から垂直信号線２２−１〜２２−ｍを経由して列毎に供給されるアナログ信号が、ＡＤ変換器２３Ａ（２３Ａ−１〜２３Ａ−ｍ）に含まれる比較器３１Ａ及びアップ／ダウンカウンタ３２の各動作により、Ｎビットのデジタル信号に変換される。そして、変換されたＮビットのデジタル信号がメモリ３４に格納される。
【００４９】
列走査回路１６は、シフトレジスタ及びアドレスデコーダなどによって構成され、カラム処理部１４ＡにおけるＡＤ変換器２３Ａ−１〜２３Ａ−ｍの列アドレス及び列走査の制御を行う。この列走査回路１６による制御に従い、ＡＤ変換器２３Ａ−１〜２３Ａ−ｍの各々でＡＤ変換されたＮビットのデジタル信号は、順にＮビット幅の水平出力線１７に読み出される。そして、読み出されたデジタル信号は、当該水平出力線１７を経由して撮像データとして外部に出力される。
【００５０】
なお、本発明には直接関連しないため特に図示しないが、水平出力線１７を経由して出力される撮像データに対して各種の信号処理を施す回路等を、上記構成要素以外に設けることも可能である。
【００５１】
上記構成の本実施形態に係る固体撮像装置１０Ａにおいては、アップ／ダウンカウンタ３２のカウント結果を、転送スイッチ３３を介して選択的にメモリ３４に転送することができる。これにより、アップ／ダウンカウンタ３２のカウント動作と、当該アップ／ダウンカウンタ３２のカウント結果の水平出力線１７への読み出し動作とを独立して制御することが可能である。
【００５２】
図２は、画素セル１１及び定電流源３５の回路構成を示す回路図である。図３は、本発明の第１の実施形態に係る比較器３１Ａの回路構成例を示す回路図である。図２及び図３には、ｘ列及びｘ列の隣のｉ列の画素セル１１（１１−ｘ、１１−ｉ）と、比較器３１Ａ（３１Ａ−ｘ、３１Ａ−ｉ）との具体的な回路構成を示している。
【００５３】
画素セル１１は、光電変換素子１０１と、ＦＤ（フローティングディフュージョン）１０５と、転送トランジスタ１０２と、リセットトランジスタ１０３と、増幅トランジスタ１０４とを有する３トランジスタ構成である。
【００５４】
光電変換素子１０１は、例えばフォトダイオードであり、受光量に応じて信号電荷を生成する。転送トランジスタ１０２は、光電変換素子１０１で光電変換して得られる信号電荷をＦＤ１０５に転送する。リセットトランジスタ１０３は、ＦＤ１０５の電圧Ｖｆｄを制御（リセット）する。増幅トランジスタ１０４は、光電変換素子１０１で生成された信号電荷を増幅することで信号電圧Ｖｘを生成する。具体的には、増幅トランジスタ１０４は、ＦＤ１０５の電圧Ｖｆｄに応じた信号電圧Ｖｘを生成し、生成した信号電圧Ｖｘを、対応する列の垂直信号線２２に出力する。
【００５５】
なお、画素セル１１は、上記３トランジスタ構成のものに限られるものではない。例えば、画素セル１１として、上記３つのトランジスタに加えて、画素選択を行うための選択トランジスタを別に有する４トランジスタ構成を用いることも可能である。
【００５６】
垂直信号線２２は、列毎に一つ設けられており、対応する列に配置された複数の画素セル１１により生成された信号電圧Ｖｘが出力される。この垂直信号線２２の一端は、定電流源３５に接続されている。
【００５７】
定電流源３５は、定電流源トランジスタ１４２を備える。また、固体撮像装置１０Ａは、ゲートとドレインとが共通接続されたダイオード接続構成のトランジスタ１４１を備える。定電流源トランジスタ１４２は、垂直信号線２２の各一端とグランド（接地電位）との間に接続され、ゲートがトランジスタ１４１のゲートに接続されている。つまり、定電流源トランジスタ１４２はトランジスタ１４１と共にカレントミラー回路を形成する。また、トランジスタ１４１は、複数の定電流源トランジスタ１４２のゲートに共通に接続されている。
【００５８】
比較器３１Ａは、信号電圧Ｖｘと参照信号Ｖｒｅｆとを比較する。この比較器３１Ａは、アンプ４０と、インバータ４３とを有する。
【００５９】
アンプ４０には、信号電圧Ｖｘに基づく入力信号が入力される。この、アンプ４０は、差動アンプ４１と、反転アンプ４２とを有する。
【００６０】
差動アンプ４１は、差動対トランジスタ１１１及び１１２と、能動負荷トランジスタ１１３及び１１４と、定電流源トランジスタ１１５と、容量素子１１６及び１１７と、スイッチトランジスタ１１８及び１１９とを備える。
【００６１】
差動対トランジスタ１１１及び１１２は、ソースが共通に接続されており、差動対を形成している。一方の差動対トランジスタ１１１のゲートには、容量素子１１６を介して参照信号Ｖｒｅｆが入力される。他方の差動対トランジスタ１１２のゲートには、容量素子１１７を介して信号電圧Ｖｘが入力される。
【００６２】
スイッチトランジスタ１１８は、差動対トランジスタ１１１のゲートとドレインとの間に接続され、ゲートにはセット信号ＰＳＥＴが選択的に与えられる。同様に、スイッチトランジスタ１１９は、差動対トランジスタ１１２のゲートとドレインとの間に接続され、ゲートにはセット信号ＰＳＥＴが選択的に与えられる。
【００６３】
能動負荷トランジスタ１１３は、差動対トランジスタ１１１のドレインと、電源電圧線Ｌ１１との間に接続されている。能動負荷トランジスタ１１４は、差動対トランジスタ１１２のドレインと、電源電圧線Ｌ１１との間に接続されている。この能動負荷トランジスタ１１３及び１１４は、ゲートが互いに共通に接続されている。能動負荷トランジスタ１１３は、ゲートとドレインとが共通に接続されたダイオード接続構成となっており、能動負荷トランジスタ１１４と共にカレントミラー回路を形成している。
【００６４】
また、電源電圧線Ｌ１１には電源電圧Ｖｄｄａが印加されており、電源電圧線Ｌ１３には電源電圧Ｖｄｄｂが印加されており、グランド線Ｌ１２には接地電位Ｖｓｓ（グランド電位）が印加されている。ここで、電源電圧線Ｌ１１は本発明の第１電源線に相当し、グランド線Ｌ１２は本発明の第２電源線に相当し、電源電圧線Ｌ１３は本発明の第３電源線に相当する。
【００６５】
なお、本実施形態では、電源電圧が印加される配線を電源電圧線と呼び、接地電位が印加される配線をグランド線と呼ぶ。また、これらを特に区別せずに、電源電圧又は接地電位が印加される配線を電源線と呼ぶ。つまり、電源線は電源電圧線又はグランド線を意味する。
【００６６】
定電流源トランジスタ１１５は、差動対トランジスタ１１１及び１１２のソース共通接続ノードと、グランド線Ｌ１２との間に接続され、ゲートには一定の電圧ＶＧ１が与えられる。
【００６７】
本実施形態に係る固体撮像装置１０Ａの特徴はカレントミラートランジスタ１７２と、基準電流源トランジスタ１７１とを有する点である。カレントミラートランジスタ１７２は、定電流源トランジスタ１１５及び１２２のゲートに接続されており、当該定電流源トランジスタ１１５及び１２２と共にカレントミラー回路を形成する。基準電流源トランジスタ１７１は、カレントミラートランジスタ１７２に電流を供給する。さらに、本実施形態に係る固体撮像装置１０Ａでは、基準電流源トランジスタ１７１のソースに接続されている電源電圧線Ｌ１３と、アンプ４０に接続されている電源電圧線Ｌ１１とを少なくとも列回路２０内で電気的に分離している。これらの基準電流源トランジスタ１７１とカレントミラートランジスタ１７２との作用の詳細については後述する。
【００６８】
反転アンプ４２は、反転トランジスタ１２１と、定電流源トランジスタ１２２とを備える。反転トランジスタ１２１は、ソースが電源電圧線Ｌ１１に、ゲートが差動アンプ４１の出力端子である差動対トランジスタ１１２のドレインにそれぞれ接続されている。この反転トランジスタ１２１は、差動アンプ４１の出力信号の極性を反転する。定電流源トランジスタ１２２は、反転トランジスタ１２１のドレインとグランド線Ｌ１２との間に接続され、ゲートに一定の電圧ＶＧ１が与えられている。
【００６９】
インバータ４３は、電源電圧線Ｌ１１とグランド線Ｌ１２との間に直列に接続されている。このインバータ４３は、ＣＭＯＳインバータであり、各ゲートが反転アンプ４２の出力端子である反転トランジスタ１２１のドレインに共通に接続された逆導電型のトランジスタ１３１及び１３２を含む。
【００７０】
次に、上記構成の比較器３１Ａを用いた固体撮像装置１０Ａの動作について、図４のタイミングチャートを用いて説明する。
【００７１】
ここでは、画素セル１１の具体的な動作については説明を省略するが、周知のように、画素セル１１では、リセットトランジスタ１０３によるリセット動作と、転送トランジスタ１０２による転送動作とが行われる。そして、リセット動作では、所定の電圧にリセットされたときのＦＤ１０５の電圧がリセット成分として画素セル１１から垂直信号線２２−１〜２２−ｍに出力される。また、転送動作では、光電変換素子１０１から光電変換による信号電荷が転送されたときのＦＤ１０５の電圧が信号成分として画素セル１１から垂直信号線２２−１〜２２−ｍに出力される。
【００７２】
行走査回路１３による行走査によってある行ｋが選択される。その選択行ｋの画素セル１１から垂直信号線２２−１〜２２−ｍへの１回目の読み出し動作が安定した後、セット信号ＰＳＥＴがアクティブ状態（Ｌ（ロー）レベル）になる。これにより、差動対トランジスタ１１１及び１１２の動作点が決定される。その後、セット信号ＰＳＥＴが非アクティブ状態（Ｈ（ハイ）レベル）になり、ＤＡＣ１５１から階段波の参照信号ＶｒｅｆがＡＤ変換器２３Ａ−１〜２３Ａ−ｍの各比較器３１Ａに与えられる。これにより、差動アンプ４１は、画素セル１１の増幅トランジスタ１０４のゲート電圧で決定される差動対トランジスタ１１２の入力電圧と、階段波である参照信号Ｖｒｅｆで決定される差動対トランジスタ１１１の入力電圧との比較動作を行う。
【００７３】
動作シーケンスとしては、階段波である参照信号Ｖｒｅｆが比較器３１Ａに入力されると同時に、タイミング制御回路１８からアップ／ダウンカウンタ３２に対してクロックＣＫが与えられる。これにより、当該アップ／ダウンカウンタ３２は、１回目の読み出し動作時の比較器３１Ａでの比較時間をダウンカウント動作によって計測する。そして、参照信号Ｖｒｅｆと垂直信号線２２−１〜２２−ｍの信号電圧Ｖｘとが等しくなったときに比較器３１Ａの出力信号ＶｃｏはＨレベルからＬレベルへ反転する。この比較器３１Ａの出力信号Ｖｃｏの極性反転を受けて、アップ／ダウンカウンタ３２は、ダウンカウント動作を停止して比較器３１Ａでの１回目の比較期間に応じたカウント値を保持する。
【００７４】
この１回目の読み出し動作では、先述したように、画素セル１１のリセット成分ΔＶが読み出される。このリセット成分ΔＶ内には、画素セル１１毎にばらつく固定パターンノイズがオフセットとして含まれている。しかし、このリセット成分ΔＶのばらつきは一般に小さく、またリセットレベルは全画素共通であるため、垂直信号線２２−１〜２２−ｍの信号電圧Ｖｘはおおよそ既知である。したがって、１回目のリセット成分ΔＶの読み出し時には、参照信号Ｖｒｅｆを調整することにより比較期間を短くすることが可能である。
【００７５】
本実施形態では、７ビット分のカウント期間（１２８クロック）でリセット成分ΔＶの比較を行っている。２回目の読み出し動作では、リセット成分ΔＶに加えて、画素セル１１毎の入射光量に応じた信号成分Ｖｓｉｇが、１回目のリセット成分ΔＶの読み出し動作と同様の動作によって読み出される。すなわち、選択行ｋの画素セル１１から垂直信号線２２−１〜２２−ｍへの２回目の読み出しが安定した後、ＤＡＣ１５１から参照信号ＶｒｅｆがＡＤ変換器２３Ａ−１〜２３Ａ−ｍの各比較器３１Ａに与えられる。これにより、比較器３１Ａは、垂直信号線２２−１〜２２−ｍの各信号電圧Ｖｘと参照信号Ｖｒｅｆとの比較動作を行う。これと同時に、アップ／ダウンカウンタ３２は、この比較器３１Ａでの２回目の比較時間を、１回目とは逆にアップカウント動作によって計測する。
【００７６】
このように、アップ／ダウンカウンタ３２は、１回目にダウンカウント動作し、２回目にアップカウント動作することにより、当該アップ／ダウンカウンタ３２内で自動的に（２回目の比較期間）−（１回目の比較期間）の減算処理が行われる。そして、参照信号Ｖｒｅｆと垂直信号線２２−１〜２２−ｍの信号電圧Ｖｘとが等しくなったときに比較器３１Ａの出力信号Ｖｃｏが極性反転する。この極性反転を受けてアップ／ダウンカウンタ３２のカウント動作が停止する。その結果、アップ／ダウンカウンタ３２には、（２回目の比較期間）−（１回目の比較期間）の減算処理の結果に応じたカウント値が保持される。
【００７７】
つまり、（２回目の比較期間）−（１回目の比較期間）＝（信号成分Ｖｓｉｇ＋リセット成分ΔＶ＋ＡＤ変換器２３Ａのオフセット成分）−（リセット成分ΔＶ＋ＡＤ変換器２３Ａのオフセット成分）＝（信号成分Ｖｓｉｇ）である。よって、以上の２回の読み出し動作とアップ／ダウンカウンタ３２での減算処理とにより、画素セル１１毎のばらつきを含んだリセット成分ΔＶに加えて、ＡＤ変換器２３Ａ（２３Ａ−１〜２３Ａ−ｍ）毎のオフセット成分も除去される。このように、固体撮像装置１０Ａは、画素セル１１毎の入射光量に応じた信号成分Ｖｓｉｇのみを取り出すことができる。ここで、画素セル１１毎のばらつきを含んだリセット成分ΔＶを除去する処理は、いわゆるＣＤＳ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ：相関二重サンプリング）処理である。
【００７８】
また、２回目の読み出し時には、入射光量に応じた信号成分Ｖｓｉｇが読み出されるので、光量の大小を広い範囲で判定するために参照信号Ｖｒｅｆを大きく変化させる必要がある。そこで、本実施形態に係る固体撮像装置１０Ａでは、信号成分Ｖｓｉｇの読み出しを１０ビット分のカウント期間（１０２４クロック）で行うようにしている。この場合、１回目と２回目との比較ビット数が異なるが、参照信号Ｖｒｅｆのランプ波形の傾きを１回目と２回目とで同じにすることにより、ＡＤ変換の精度を等しくできる。これにより、アップ／ダウンカウンタ３２による（２回目の比較期間）−（１回目の比較期間）の減算処理の結果として正しい減算結果が得られる。
【００７９】
上述した一連のＡＤ変換動作の終了後、アップ／ダウンカウンタ３２にはＮビットのデジタル値が保持される。そして、カラム処理部１４Ａの各ＡＤ変換器２３Ａ−１〜２３Ａ−ｍでＡＤ変換されたＮビットのデジタル値（デジタル信号）は、列走査回路１６による列走査により、Ｎビット幅の水平出力線１７を経て順次外部へ出力される。その後、同様の動作が順次行毎に繰り返されることによって２次元画像が生成される。
【００８０】
また、本実施形態に係る固体撮像装置１０Ａでは、ＡＤ変換器２３Ａ−１〜２３Ａ−ｍの各々がメモリ３４を有している。これにより、ｉ行目の画素セル１１についてのＡＤ変換後のデジタル値をメモリ３４に転送するとともに、転送したデジタル値を水平出力線１７から外部へ出力する動作と、ｉ＋１行目の画素セル１１についての読み出し動作及びアップ／ダウンカウント動作とを並行して実行することができる。
【００８１】
次に、電源電圧線及びグランド線の電圧変動による回路ノイズについて考える。
【００８２】
まず、本発明の理解を容易とするため、図５に示すような、列毎に配されるＡＤ変換器２３Ａを構成する比較器として、差動アンプ４１、反転アンプ４２及びインバータ４３を有する差動アンプ型の比較器３１Ｂの構成について考察する。
【００８３】
図５に示す比較器３１Ｂは、図２に示す比較器３１Ａに対して、本実施形態の特徴である基準電流源トランジスタ１７１及びカレントミラートランジスタ１７２を備えない点が異なる。つまり、定電流源トランジスタ１１５及び１２２のゲートには、全列に対して共通のバイアス線から電圧ＶＧが印加されている。
【００８４】
ここで、差動アンプ４１において信号電圧Ｖｘと参照信号Ｖｒｅｆとの大小関係が反転するときに、反転アンプ４２において電源電圧線Ｌ１１からグランド線Ｌ１２へ電流が流れる。これにより、対応する列において電源電圧線Ｌ１１の電圧降下、又はグランド線Ｌ１２の電圧上昇が発生する。
【００８５】
ここで、ある列の比較器３１Ｂの出力信号がまだ反転していない状況において、その隣の列の比較器３１Ｂの出力信号が反転した場合を想定する。この未反転の比較器３１Ｂにおいては、グランド線Ｌ１２の電圧上昇に対応して、当該未反転の比較器３１Ｂの電流が変動する。電流変動の一例として、差動アンプ４１の例に示す。グランド線Ｌ１２の電圧上昇をΔＶ、差動アンプ４１の変動前の電流をＩ、電流変動をΔＩ、定電流源トランジスタ１１５のｇｍをｇｍ１とすると、下記（式１）の関係が成り立つ。
【００８６】
ΔＩ＝ｇｍ１×ΔＶ、ｇｍ１＝√（２βＩ）、β＝Ｗ／Ｌ×μＣｏｘ  （式１）
【００８７】
ここで、Ｗは定電流源トランジスタ１１５のゲート幅、Ｌはゲート長、Ｃｏｘはゲート酸化膜容量、μは移動度である。
【００８８】
また、反転アンプ４２についても同様に（式１）に示す電流が変動する。
【００８９】
差動アンプ４１及び反転アンプ４２に流れる電流が変動するとその変動量に応じて差動アンプ４１の出力信号Ｖｙ及び反転アンプ４２の出力信号Ｖｚが変動する。これにより、当該未反転の比較器３１Ｂの反転時間がその変動量に応じて変化する。また、差動アンプ４１及び反転アンプ４２に流れる電流が変動することで、差動アンプ４１及び反転アンプ４２のゲイン及び帯域が変動する。これにより、当該未反転の比較器３１Ｂの反転時間がその変動量に応じて変化する。ＡＤ変換器２３Ａは比較器３１Ｂの出力信号Ｖｃｏを基準にアナログ信号を時間方向に変換し、その時間を計測することによってデジタル信号を得るＡＤ変換手段である。よって、当該未反転の比較器３１Ｂの反転時間が変動すると、その影響が回路ノイズとして画像上に現れる。特に、列並列型ＡＤ変換装置を備えるＭＯＳ型固体撮像装置においては、１列につき例えば比較器が１つずつ存在する。これにより、比較器の出力信号が一斉に反転したときのグランド線Ｌ１２の電圧変動が大きくなり、このノイズが問題となる。
【００９０】
このノイズの一例として、図６に示すような横方向に長く、周囲より暗い被写体２００が存在する画像を例に説明する。
【００９１】
周囲より暗い被写体２００に対応する光が撮像面に照射された場合、図７Ａに示すように第ｉ列から第ｊ列に対して配される複数列の比較器３１Ｂの電流が変動する。これにより、第ｉ列から第ｊ列を含む第１列から第ｍ列に対して共通に接続される電源電圧線及びグランド線の電圧が変動する。その結果、暗い被写体２００の左右に位置する第１列から第ｉ−１列、及び第ｊ＋１列から第ｍ列に対して配置される未反転の複数の比較器３１Ｂ内のアンプ４０の接地電位が変動する。当該接地電位が変動すると、上記のとおり、当該未反転のアンプ４０の出力信号が変動することで、当該未反転の比較器３１Ｂの反転時間が変動する。
【００９２】
当該未反転の比較器３１Ｂの反転時間が長い方向に変動すると、図７Ａに示すように、暗い被写体２００の左右に位置する第１列から第ｉ−１列の領域２０１と、第ｊ＋１列から第ｍ列の領域２０２とに白い帯状のノイズが発生する。一方、当該未反転の比較器３１Ｂの反転時間が短い方向に変動すると、図７Ｂに示すように、上記領域２０１及び２０２に黒い帯状のノイズが発生する。なお、帯状のノイズの白黒は、上記領域２０１及び２０２に対して配置される第１列から第ｉ−１列、及び第ｊ＋１列から第ｍ列の複数の比較器３１Ｂの電流変動と、共通に接続される電源電圧線又はグランド線の電圧変動と、差動アンプ４１に入力される信号の極性とに依存する。
【００９３】
次に、これまで図１から図４までを用いて説明した固体撮像装置１０Ａにおける、電源電圧線及びグランド線の電圧変動による回路ノイズについて考える。
【００９４】
本実施形態に係る比較器３１Ａにおいては、参照信号Ｖｒｅｆと信号電圧Ｖｘとの比較動作時に、反転アンプ４２に含まれる反転トランジスタ１２１には電源電圧線Ｌ１１から電流が流れる。反転トランジスタ１２１に電流が流れると、定電流源トランジスタ１２２のドレイン電圧が高くなる。これにより、定電流源トランジスタ１２２のドレインからグランド線Ｌ１２に流れる電流が増加する。そのため、対応する列の電源電圧線Ｌ１１又はグランド線Ｌ１２の電圧が変動する。
【００９５】
また、信号電圧Ｖｘと参照信号Ｖｒｅｆとの大小関係が反転したときに、反転アンプ４２の定電流源トランジスタ１２２のドレイン電圧が大きく変動する場合、グランド線Ｌ１２の電圧は大きく変動する。具体的には信号電圧Ｖｘと参照信号Ｖｒｅｆとの大小関係が反転したときに、定電流源トランジスタ１２２の動作領域が非飽和領域から飽和領域に変化する場合、定電流源トランジスタ１２２に流れる電流が大きく変動する。この電流変動により、グランド線Ｌ１２の電圧は大きく変動する。
【００９６】
例えば図４に示すように、ダウンカウント開始前に誤反転が発生しないように、ｔ＝ａのタイミングで参照信号Ｖｒｅｆにオフセットを設ける。このように信号電圧Ｖｘに対して高い方向に、参照信号Ｖｒｅｆの電圧にオフセットを設けることで、ダウンカウント前に参照信号Ｖｒｅｆと信号電圧Ｖｘとの大小関係が反転しないようにすることができる。すなわちダウンカウント開始前に誤反転が発生しないようにできる。
【００９７】
また、参照信号Ｖｒｅｆのオフセット電圧を、ダウンカウント期間中に変動させるＶｒｅｆの電圧幅よりも小さくすることで、ダウンカウント期間中に、参照信号Ｖｒｅｆと信号電圧Ｖｘとの大小関係を確実に反転させることが可能になる。
【００９８】
また、ｔ＝ａのタイミングで参照信号Ｖｒｅｆにオフセット電圧を設けると、オフセット電圧は差動アンプ４１及び反転アンプ４２でそれぞれ増幅される。これにより、反転アンプ４２の出力信号ＶｚはＶｓｓの近くまで低下する。反転アンプ４２の出力信号ＶｚがＶｓｓの近くまで低下すると、定電流源トランジスタ１２２は非飽和領域で動作するので、定電流源トランジスタ１２２からグランド線Ｌ１２に流れる電流が減少する。また、ダウンカウントが開始された後の参照信号Ｖｒｅｆと信号電圧Ｖｘとの比較動作時には、差動アンプ４１の出力信号Ｖｙの電圧が下がることで、反転トランジスタ１２１には電源電圧線Ｌ１１から電流が流れる。また、反転アンプ４２の出力信号Ｖｚの電圧が高くなることで、定電流源トランジスタ１２２は飽和領域で動作する。これにより、グランド線Ｌ１２に流れる電流が増加する。
【００９９】
先ほど定電流源トランジスタ１２２の電流が大きく変動する場合の例を説明したが、ダウンカウント開始前に参照信号Ｖｒｅｆにオフセットを設けない場合においても、信号電圧Ｖｘと参照信号Ｖｒｅｆとの大小関係が反転するときに、定電流源トランジスタ１２２の電流は変動する。例えば、信号電圧Ｖｘと参照信号Ｖｒｅｆとの大小関係が反転する前に、定電流源トランジスタ１２２のドレイン電圧がＶｓｓ近くまで下がっていない場合においても、信号電圧Ｖｘと参照信号Ｖｒｅｆとの大小関係が反転すると、反転トランジスタ１２１には電源電圧線Ｌ１１から電流が流れる。これにより、反転アンプ４２の出力信号Ｖｚが高くなる。反転アンプ４２の出力信号Ｖｚが高くなると、定電流源トランジスタ１２２のドレイン−ソース間電圧Ｖｄｓが高くなる。これにより、（式２）に示すチャネル長変調効果（１＋λＶｄｓ）により、定電流源トランジスタ１２２からグランド線Ｌ１２に流れる電流が増加する。
【０１００】
Ｉｄ＝β／２×（Ｖｇｓ−Ｖｔ）２×（１＋λＶｄｓ）  （式２）
【０１０１】
上述したように、列並列型ＡＤ変換装置を備えるＭＯＳ型固体撮像装置においては、１列につき例えば比較器が１つずつ存在する。よって、比較器が一斉に反転したときの定電流源トランジスタ１２２の電流変動に伴うグランド線Ｌ１２の電圧変動が大きくなる。そしてこの電圧変動に伴うノイズが問題となる。
【０１０２】
具体的には、ある列の比較器３１Ａの出力信号がまだ反転していない状況において、その隣の列の比較器３１Ａの出力信号が反転した場合を想定する。この場合、未反転の比較器３１Ａにおいて、グランド線Ｌ１２の電圧変動の影響を受け、当該比較器の差動アンプ４１及び反転アンプ４２に流れる電流が変化すると、この影響が回路ノイズとして画像に現れる。例えば、図７Ａ及び図７Ｂに示すような横帯状の回路ノイズが発生する。
【０１０３】
本実施形態に係る比較器３１Ａは、この電源電圧線及びグランド線の電圧変動による回路ノイズを、カレントミラートランジスタ１７２と基準電流源トランジスタ１７１とを有すること、さらに基準電流源トランジスタ１７１のソースに接続されている電源電圧線Ｌ１３と、差動アンプ４１及び反転アンプ４２の電源電圧線Ｌ１１と、を少なくとも列回路内で電気的に分離することによって低減する。この作用について具体的に説明する。
【０１０４】
基準電流源トランジスタ１７１は、トランジスタ１６１と共にカレントミラー回路を形成する。また、トランジスタ１６１は、複数列に対して共通に設けられ、ゲートとドレインとが共通接続されたダイオード接続構成をとる。
【０１０５】
参照電流源１８１は基準電流をトランジスタ１６１に供給する。この参照電流源１８１は、列回路２０の外側に設けられており、接地電位Ｖｓｓｂが供給されている。
【０１０６】
このように、列毎にカレントミラー回路を設けることで、当該反転する比較器３１Ａの電流変動、及びそれに伴うグランド線Ｌ１２の電圧変動の影響を受けず、未反転の差動アンプ４１及び反転アンプ４２に定電流を供給することができる。
【０１０７】
さらに、基準電流源トランジスタ１７１に接続されている電源電圧線Ｌ１３は、差動アンプの電源電圧線Ｌ１１と少なくとも列内で電気的に分離されている。これにより、トランジスタ１６１と基準電流源トランジスタ１７１とで形成されるカレントミラー回路は、差動アンプの電源電圧線Ｌ１１の電圧変動の影響を受けずに差動アンプ４１及び反転アンプ４２に定電流を供給することができる。
【０１０８】
ノイズ低減の一例として、例えば、ｘ列の比較器３１Ａ−ｘの出力信号がまだ反転していない状況において、その隣のｉ列の比較器３１Ａ−ｉの出力信号が反転した場合を想定する。ｉ列の比較器３１Ａ−ｉの出力信号が反転した際の、グランド線Ｌ１２の電圧の変動量をΔＶとすると、ｘ列の比較器３１Ａ−ｘのグランド線Ｌ１２の電圧もΔＶ変動する。
【０１０９】
ここで、本発明の実施形態に係る比較器３１Ａでは、差動アンプ４１に流れる電流は基準電流源トランジスタ１７１から供給される。基準電流源トランジスタ１７１から供給される電流は基準電流源トランジスタ１７１のゲートに印加される電圧Ｖｂｉａｓａとソースに印加される電源電圧Ｖｄｄｂの電圧差に依存する。よって、基準電流源トランジスタ１７１は、グランド線Ｌ１２の電圧変動ΔＶの影響を受けずに定電流を供給することができる。
【０１１０】
また、カレントミラートランジスタ１７２に対してこの定電流が供給される。よって、グランド線Ｌ１２の電圧がΔＶ変動したとしても、カレントミラーの効果によりカレントミラートランジスタ１７２のゲート電圧及びドレイン電圧は自動的にΔＶ変動する。これにより、カレントミラートランジスタ１７２は、ｘ列の差動アンプ４１及び反転アンプ４２に対して定電流を供給することができる。
【０１１１】
このように、比較器３１Ａ−ｉの出力信号が反転することで、グランド線Ｌ１２の電圧が変動しても比較器３１Ａ−ｘの電流は変動しない。つまり、本実施形態に係る固体撮像装置１０Ａは、図７Ａ及び図７Ｂに示すような横帯状のノイズを低減することができる。
【０１１２】
さらに、本実施形態に係る固体撮像装置１０Ａは、電源電圧線Ｌ１１の電圧変動による回路ノイズ低減することができる。先ほどの例と同様に、ｘ列の比較器３１Ａ−ｘの出力信号がまだ反転していない状況において、その隣のｉ列の比較器３１Ａ−ｉの出力信号が反転した場合を想定する。ｉ列の比較器３１Ａ−ｉの出力信号が反転した際の、電源電圧線Ｌ１１の電圧の変動量をΔＶとすると、ｘ列の比較器３１Ａ−ｘの電源電圧線Ｌ１１の電圧もΔＶ変動する。
【０１１３】
本発明の実施形態に係る比較器３１Ａでは、電源電圧線Ｌ１１と、基準電流源トランジスタ１７１に接続されている電源電圧線Ｌ１３とは少なくとも列内で電気的に分離されている。よって、基準電流源トランジスタ１７１は電源電圧線Ｌ１１の電圧変動の影響を受けない。つまり、基準電流源トランジスタ１７１はグランド線Ｌ１２及び電源電圧線Ｌ１１の影響を受けずにカレントミラートランジスタ１７２、差動アンプ４１及び反転アンプ４２に対して定電流を供給することができる。
【０１１４】
ここで、列内で電気的に分離されるとは、列毎に設けられた各回路単位（この場合、各列回路２０）内において、２つの配線が独立している（接続されていない）ことを意味する。なお、図３等に示すように、電源電圧線Ｌ１１及び電源電圧線Ｌ１３の各々は、複数の列回路２０内において電気的に分離されていてもよい。つまり、電源電圧線Ｌ１１と電源電圧線Ｌ１３とは、複数の列回路２０の外部（例えば、カラム処理部１４Ａの外部）において、接続されていてもよい。また、電源電圧線Ｌ１１と電源電圧線Ｌ１３とには同一の電圧レベルの電圧が供給されていてもよいし、異なる電圧レベルの電圧が供給されていてもよい。また、回路内において２つの配線が電気的に分離されているとは、当該回路のレイアウトブロック内において、２つの配線が接続されていないこと意味し、典型的には、当該回路のレイアウトブロックが配置される領域において、２つの配線が接続されていないこと意味する。
【０１１５】
以上のように、本実施形態に係る固体撮像装置１０Ａは、画素が行列状に２次元配置されてなる画素アレイの駆動回路及び信号処理回路を、当該画素アレイと同一チップ上に集積できるという利点を有する。さらに、固体撮像装置１０Ａは、画素アレイの各画素を行単位で選択し、その選択行の各画素の信号を同時に列方向（画素列に沿った方向）へと読み出すことができるので、信号出力（読出し）の高速化を実現できる。これにより、固体撮像装置１０Ａは、動画撮影機能の向上できるとともに、高速オートフォーカスに対応できる。
【０１１６】
さらに、固体撮像装置１０Ａは、比較器３１Ａ−ｉの出力信号が反転したことに起因してグランド線又は電源電圧線の電圧が変動した場合の、比較器３１Ａ−ｘに流れる電流の変動を抑制できる。これにより、固体撮像装置１０Ａは、図７Ａ及び図７Ｂに示すような横帯状のノイズを低減できる。このように、固体撮像装置１０Ａは、装置の小型化、信号の高速読出し、及び高画質化を高い次元で両立させることができる。
【０１１７】
（第２の実施形態）
本発明の第２の実施形態では、上述した第１の実施形態に係る固体撮像装置１０Ａの変形例について説明する。なお、以下では、第１の実施形態との違いを中心に説明し、重複する説明は省略する。
【０１１８】
図８は、本発明の第２の実施形態に係る比較器３１Ｃ（３１Ｃ−ｘ、３１Ｃ−ｉ）の回路構成例を示す回路図である。
【０１１９】
図８に示すように第２の実施形態に係る比較器３１Ｃは、第１の実施形態に係る比較器３１Ａの構成に加え、さらに、容量素子１７３と、容量素子１７４とを備える。
【０１２０】
容量素子１７３は、カレントミラートランジスタ１７２のゲートに電気的に接続されるバイアス線Ｌ１４と、グランド線Ｌ１２との間に接続されている。
【０１２１】
以下、容量素子１７３を設けたことによるノイズ低減効果について説明する。
【０１２２】
ノイズ低減の一例として、例えば、ｘ列の比較器３１Ｃ−ｘの出力信号がまだ反転していない状況において、ｉ列の比較器３１Ｃ−ｉの出力信号が反転した場合を想定する。比較器３１Ｃ−ｉの出力信号が反転した際のグランド線Ｌ１２の電圧の変動量をΔＶとすると、ｘ列の比較器３１Ｃ−ｘのグランド線Ｌ１２の電圧もΔＶ変動する。
【０１２３】
第１の実施形態で示したとおり、グランド線Ｌ１２の電圧がΔＶ変動したとしても、カレントミラーの効果によりカレントミラートランジスタ１７２のゲート電圧及びドレイン電圧は自動的にΔＶ変動する。これにより、カレントミラートランジスタ１７２は、ｘ列のアンプ４０に対して定電流を供給することができる。但し、基準電流源トランジスタ１７１又はカレントミラートランジスタ１７２からΔＶに相当する電流を充放電する時間が必要である。よって、グランド線Ｌ１２の変動と同時に、カレントミラートランジスタ１７２のゲートに電気的に接続されるバイアス線Ｌ１４の電圧ＶＧ１をΔＶ変動させることはできない。
【０１２４】
本発明の第２の実施形態に係る比較器３１Ｃにおいては、この瞬時（ＡＣ）的な接地電位の変動による回路ノイズを、容量素子１７３の作用によって低減することができる。
【０１２５】
比較器３１Ｃにおいて、容量素子１７３は、グランド線Ｌ１２の電圧が変動したときに、当該電圧変動に追随させて、バイアス線Ｌ１４の電圧を容量カップリングによって変動させる。このように、容量素子１７３の作用により、瞬時（ＡＣ）的なグランド線Ｌ１２の変動に、バイアス線Ｌ１４の電圧変動を連動させることができる。したがって、比較器３１Ｃ−ｉの出力信号が反転したことにより、グランド線Ｌ１２の電圧が変動した場合の比較器３１Ｃ−ｘの電流変動を抑制できる。これにより、図７Ａ及び図７Ｂに示すような横帯状のノイズを低減することができる。
【０１２６】
次に、容量素子１７４の付与によるノイズ低減効果について説明する。図８に示すように容量素子１７４は、基準電流源トランジスタ１７１のゲートと、基準電流源トランジスタ１７１のソースに接続されている電源電圧線Ｌ１３との間に接続されている。
【０１２７】
バイアス線Ｌ１４がグランド線Ｌ１２の変動に追随する際に、カレントミラートランジスタ１７２のドレイン電圧も瞬時的にΔＶ変動する。そして、カレントミラートランジスタ１７２のドレインは、基準電流源トランジスタ１７１のドレインに接続されるため、基準電流源トランジスタ１７１のゲート−ドレイン間のカップリング容量を介して、基準電流源トランジスタ１７１のゲート電圧も変動する。基準電流源トランジスタ１７１のゲート電圧が変動した場合、複数の列で共通に接続されるバイアス線Ｌ１５の電圧Ｖｂｉａｓａが変動する。その変動を抑制するためにトランジスタ１６１又は参照電流源１８１から充放電電流がバイアス線Ｌ１４に供給されるが、充放電期間が必要である。そのため、グランド線Ｌ１２の変動と同時にバイアス線Ｌ１４の変動を抑制することはできない。
【０１２８】
カップリング容量による電圧変動ΔＶｇｓは基準電流源トランジスタ１７１のゲート−ドレイン間容量をＣｇｄ、ゲート−ソース間容量をＣｇｄとすると、下記（式３）で表される。
【０１２９】
ΔＶｇｓ＝Ｃｇｄ／（Ｃｇｄ＋Ｃｇｓ）  （式３）
【０１３０】
ここで、容量素子１７４を設けることで、基準電流源トランジスタ１７１のゲート−ソース間容量Ｃｇｓの値を大きくすることができる。よって、上記（式３）から、瞬時（ＡＣ）的なカップリングによる基準電流源トランジスタ１７１のゲート−ソース間の電圧変動ΔＶｇｓを抑制することができる。
【０１３１】
（第３の実施形態）
上記第１及び第２の実施形態では、ＡＤ変換器に含まれる比較器に対して本発明を適用した例を述べたが、第３の実施形態では、列毎に設けられた信号増幅器に同様の技術を適用する例を説明する。なお、本発明は、ソースが共通に接続される定電流源トランジスタを備えるアンプ全般に適用可能である。
【０１３２】
図９は、本発明の第３の実施形態に係る固体撮像装置１０Ｃの構成を示すブロック図である。図１０は、本発明の第３の実施形態に係る信号増幅器２４の回路構成例を示す回路図である。
【０１３３】
第３の実施形態に係る固体撮像装置１０Ｃの特徴は、列回路２０Ｃが、垂直信号線２２と列並列型ＡＤ変換器２３Ａとの間に、画素セル１１から出力されるアナログ信号（信号電圧Ｖｘ）を増幅する信号増幅器２４を備える点と、図１０に示すように信号増幅器２４内にカレントミラー回路を設ける点とである。これにより、固体撮像装置１０Ｃは、電源電圧線及びグランド線の電圧変動による信号増幅器２４の電流変動を抑制できるので、回路ノイズを低減できる。
【０１３４】
信号増幅器２４（２４−ｘ、２４−ｉ）は、アンプ４５と、基準電流源トランジスタ２７１と、カレントミラートランジスタ２７２と、容量素子２７３及び２７４とを備える。
【０１３５】
アンプ４５は、例えば、シングルエンドタイプの反転アンプである。このアンプ４５は、信号電圧Ｖｘが入力される入力容量２１６と、フィードバック容量２１７と、入力信号を増幅する増幅トランジスタ２１１と、増幅トランジスタに電流を供給する定電流源トランジスタ２１５と、信号増幅器２４の入出力をリセットするリセットトランジスタ２１８とを備える。
【０１３６】
この信号増幅器２４は、基準電流源トランジスタ２７１と、カレントミラートランジスタ２７２とを備える点を特徴とする。
【０１３７】
カレントミラートランジスタ２７２は、定電流源トランジスタ２１５と共にカレントミラー回路を形成する。基準電流源トランジスタ２７１はカレントミラートランジスタ２７２に電流を供給する。
【０１３８】
基準電流源トランジスタ２７１は、トランジスタ２６１と共にカレントミラー回路を形成する。また、トランジスタ２６１は、複数列に対して共通に設けられ、ゲートとドレインとが共通接続されたダイオード接続構成をとる。
【０１３９】
参照電流源２８１は基準電流をトランジスタ２６１に供給する。この参照電流源２８１は、列回路２０Ｃの外側に設けられており、電源電圧Ｖｄｄｄが供給されている。
【０１４０】
さらに、信号増幅器２４は、基準電流源トランジスタ２７１のソースに接続されているグランド線Ｌ２３と、定電流源トランジスタ２１５に接続されているグランド線Ｌ２２とを少なくとも列回路２０内で電気的に分離する点を特徴とする。なお、グランド線Ｌ２２及びグランド線Ｌ２３の各々は、複数の列回路２０内において電気的に分離されていてもよい。
【０１４１】
また、電源電圧線Ｌ２１には電源電圧Ｖｄｄｃが印加されており、グランド線Ｌ２２には接地電位Ｖｓｓｃが印加されており、グランド線Ｌ２３には接地電位Ｖｓｓｄが印加されている。ここで、電源電圧線Ｌ２１は本発明の第２電源線に相当し、グランド線Ｌ２２は本発明の第１電源線に相当し、グランド線Ｌ２３は本発明の第３電源線に相当する。
【０１４２】
容量素子２７３は、カレントミラートランジスタ２７２のゲートに電気的に接続されるバイアス線Ｌ２４と、電源電圧線Ｌ２１との間に接続されている。容量素子２７４は、基準電流源トランジスタ２７１のゲートに電気的に接続されるバイアス線Ｌ２５と、グランド線Ｌ２２との間に接続されている。
【０１４３】
はじめに、カレントミラートランジスタ２７２及び基準電流源トランジスタ２７１を有する点、及びグランド線Ｌ２３とグランド線Ｌ２２と、を少なくとも列回路２０内で電気的に分離する点の作用について説明する。
【０１４４】
ノイズ低減の一例として、例えば、ｉ列の信号増幅器２４−ｉの入力信号が変動し、ｘ列の入力信号が変動しない状況を想定する。
【０１４５】
信号増幅器２４−ｉに入力される信号の電圧レベルが変動すると、電圧レベルに応じて、信号増幅器２４−ｉに含まれる定電流源トランジスタ２１５、又は増幅トランジスタ２１１に充放電電流が発生する。
【０１４６】
ここで、図１１Ａ及び図１１Ｂに示すように、第ｉから第ｊ列に周囲よりも明るい被写体２０３が存在する画像の例を説明する。この場合、第ｉから第ｊ列の信号増幅器２４の出力信号は大きく変動する。これにより、第ｉから第ｊ列の定電流源トランジスタ２１５、又は増幅トランジスタ２１１が飽和領域で動作することができなくなるので、これらのトランジスタに流れる電流が大きく変動する。これにより、グランド線Ｌ２２又は電源電圧線Ｌ２１の電圧が変動する。その結果、図１１Ａ及び図１１Ｂに示すように、明るい被写体２０３の左右に位置する第１列から第ｉ−１列の領域２０４と、第ｊ＋１列から第ｍ列の領域２０５とに白い帯状のノイズ、又は黒い帯状のノイズが発生する。
【０１４７】
これに対して、本実施形態に係る信号増幅器２４では、アンプ４５に流れる電流は基準電流源トランジスタ２７１から供給される。基準電流源トランジスタ２７１から供給される電流は基準電流源トランジスタ２７１のゲートに接続されるバイアス線Ｌ２５の電圧Ｖｂｉａｓｄと、ソースに接続されるグランド線Ｌ２３の接地電位Ｖｓｓｄとの電圧差に依存する。よって、基準電流源トランジスタ２７１は、電源電圧線Ｌ２１及びグランド線Ｌ２２の電圧変動の影響を受けずに定電流を供給することができる。これにより、カレントミラートランジスタ２７２に対して定電流が供給される。よって、電源電圧線Ｌ２１及びグランド線Ｌ２２の電圧が変動したとしても、カレントミラーの効果によりカレントミラートランジスタ２７２のゲート電圧及びドレイン電圧は自動的にΔＶ変動する。これにより、カレントミラートランジスタ２７２は、アンプ４５に対して定電流を供給することができる。
【０１４８】
したがって、信号増幅器２４−ｉの入出力信号が変動することにより、グランド線Ｌ２２、及び電源電圧線Ｌ２１の電圧が変動しても信号増幅器２４−ｘの電流は変動しない。よって、図１１Ａ及び図１１Ｂに示すような横帯状のノイズを低減することができる。
【０１４９】
次に、容量素子２７３の付与によるノイズ低減効果について説明する。電源電圧線Ｌ２１の電圧変動ΔＶに対して、基準電流源トランジスタ２７１又はカレントミラートランジスタ２７２からΔＶに相当する電流を充放電する時間が必要である。よって、カレントミラートランジスタ２７２のゲートに電気的に接続されるバイアス線Ｌ２４の電圧ＶＧ２を、電源電圧線Ｌ２１の電圧変動と同時にΔＶ変動させることはできない。本実施形態に係る信号増幅器２４においては、この瞬時（ＡＣ）的な電源電圧の変動による回路ノイズを、容量素子２７３の作用によって低減する。
【０１５０】
信号増幅器２４において、容量素子２７３は、電源電圧線Ｌ２１の電圧が変動したときに、当該電圧変動に追随させてバイアス線Ｌ２４の電圧ＶＧ２を容量カップリングによって変動させる。このように、容量素子２７３の作用により、瞬時（ＡＣ）的な電源電圧線Ｌ２１の変動に、バイアス線Ｌ２４の電圧変動を追随させることができる。
【０１５１】
したがって、信号増幅器２４−ｉの入出力信号が変動することにより、電源電圧線Ｌ２１の電圧が変動した場合の信号増幅器２４−ｘの電流変動を抑制できる。これにより、図１１Ａ及び図１１Ｂに示すような横帯状のノイズを低減することができる。
【０１５２】
なお、図１０に示すように、基準電流源トランジスタ２７１のゲートと、基準電流源トランジスタ２７１のソースに接続されているグランド線Ｌ２３との間に容量素子２７４を設けてもよい。ここで、電圧ＶＧ２の電圧変動ΔＶと同時に、カレントミラートランジスタ２７２のドレイン電圧もΔＶ変動する。また、カレントミラートランジスタ２７２のドレインは基準電流源トランジスタ２７１のドレインに接続されている。よって、基準電流源トランジスタ２７１のゲート−ドレイン間のカップリング容量を介して、基準電流源トランジスタ２７１のゲート電圧が変動する。
【０１５３】
カップリングによる電圧変動ΔＶｇｓは基準電流源トランジスタ２７１のゲートドレイン間容量をＣｇｄ、ゲートソース間容量をＣｇｄとすると、上記（式３）で表される。よって、容量素子２７４を設けることで、Ｃｇｓの値を大きくできるので、カップリングによるΔＶｇｓの変動を抑制することができる。これにより、瞬時（ＡＣ）的なカップリングによる基準電流源トランジスタ２７１のゲート−ソース間電圧の電圧変動を抑制することができる。
【０１５４】
（第４の実施形態）
本発明の第４の実施形態では、列毎に設けられた定電流源に上記実施形態と同様の技術を適用する例を説明する。
【０１５５】
図１２は、本発明の第４の実施形態に係る画素セル１１及び定電流源３５Ｄの回路構成を示す回路図である。第４の実施形態の特徴は、図１２に示すように定電流源３５Ｄ内にカレントミラー回路を設ける点である。これにより、電源電圧線、及びグランド線の電圧変動に起因する、増幅トランジスタ１０４及び定電流源トランジスタ１４２で構成される画素信号増幅器（アンプ）の電流変動を抑制できるので、回路ノイズを低減できる。
【０１５６】
定電流源３５Ｄ（３５Ｄ−ｘ、３５Ｄ−ｉ）は、定電流源トランジスタ１４２と、基準電流源トランジスタ３７１と、カレントミラートランジスタ３７２と、容量素子３７３及び３７４とを備える。
【０１５７】
カレントミラートランジスタ３７２は、定電流源トランジスタ１４２のゲートに接続されており、当該定電流源トランジスタ１４２と共にカレントミラー回路を形成する。
【０１５８】
基準電流源トランジスタ３７１は、カレントミラートランジスタ３７２に電流を供給する。また、基準電流源トランジスタ３７１は、トランジスタ３６１と共にカレントミラー回路を形成する。
【０１５９】
トランジスタ３６１は、複数列に対して共通に設けられ、ゲートとドレインとが共通接続されたダイオード接続構成をとる。
【０１６０】
参照電流源３８１は基準電流をトランジスタ３６１に供給する。
【０１６１】
定電流源トランジスタ１４２は、増幅トランジスタ１０４と共に画素信号増幅器を構成する。この画素信号増幅器は、ＦＤ１０５の電圧Ｖｆｄを増幅することで信号電圧を生成し、当該信号電圧を垂直信号線２２へ出力する。
【０１６２】
また、増幅トランジスタ１０４には電源電圧線Ｌ３３が接続されている。
【０１６３】
また、当該固体撮像装置は、基準電流源トランジスタ３７１のソースに接続されている電源電圧線Ｌ３１と、増幅トランジスタ１０４に接続されている電源電圧線Ｌ３３とを、を少なくとも列内で電気的に分離する点を特徴とする。
【０１６４】
ここで、列内で電気的に分離されるとは、列毎に設けられた各回路単位（この場合、各列に配置された複数の画素セル１１とて定電流源３５Ｄとを含む回路単位）内において、２つの配線が独立している（接続されていない）ことを意味する。なお、電源電圧線Ｌ３１及び電源電圧線Ｌ３３の各々は、複数の上記回路単位（この場合、画素アレイ１２と複数の定電流源３５Ｄとを含む回路）内において電気的に分離されていてもよい。つまり、電源電圧線Ｌ３１と電源電圧線Ｌ３３とは、複数の上記回路単位の外部において、接続されていてもよい。
【０１６５】
また、電源電圧線Ｌ３１には電源電圧Ｖｄｄｆが印加されており、電源電圧線Ｌ３３には電源電圧Ｖｄｄｅが印加されており、グランド線Ｌ３２には接地電位Ｖｓｓｅが印加されている。ここで、電源電圧線Ｌ３１は本発明の第１電源線に相当し、グランド線Ｌ３２は本発明の第２電源線に相当し、電源電圧線Ｌ３３は本発明の第３電源線に相当する。
【０１６６】
容量素子３７３は、カレントミラートランジスタ３７２のゲートに電気的に接続されるバイアス線Ｌ３５と、グランド線Ｌ３２との間に接続されている。容量素子３７４は、基準電流源トランジスタ３７１のゲートに電気的に接続されるバイアス線Ｌ３４と、電源電圧線Ｌ３１との間に接続されている。
【０１６７】
はじめに、カレントミラートランジスタ３７２及び基準電流源トランジスタ３７１を有する点、及び電源電圧線Ｌ３１と、電源電圧線Ｌ３３とを少なくとも列内で電気的に分離する点の作用について説明する。
【０１６８】
ノイズ低減の一例として、例えば、ｉ列の増幅トランジスタ１０４の入力信号が変動し、ｘ列の増幅トランジスタ１０４の入力信号が変動しない状況を想定する。
【０１６９】
ｉ列の増幅トランジスタ１０４に入力される信号の電圧レベルが変動すると、電圧レベルに応じて、ｉ列の定電流源トランジスタ１４２、又は増幅トランジスタ１０４に充放電電流が発生する。また、図１１Ａ及び図１１Ｂに示すように第ｉから第ｊ列に対して周囲よりも明るい被写体２０３が存在する場合、第ｉから第ｊ列の画素信号増幅器の出力信号は大きく変動する。これにより、ｉ列の定電流源トランジスタ１４２が飽和領域で動作することができなくなるので、当該定電流源トランジスタ１４２に流れる電流が大きく変動する。これにより、グランド線Ｌ３２又は電源電圧線Ｌ３３の電圧が変動する。
【０１７０】
これに対して、本実施形態に係る固体撮像装置では、画素信号増幅器に流れる電流は基準電流源トランジスタ３７１から供給される。基準電流源トランジスタ３７１から供給される電流は基準電流源トランジスタ３７１のゲートに接続されるバイアス線Ｌ３４の電圧Ｖｂｉａｓｆと、ソースに接続される電源電圧線Ｌ３１の電源電圧Ｖｄｄｆとの電圧差に依存する。よって、基準電流源トランジスタ３７１は、電源電圧線Ｌ３３及びグランド線Ｌ３２の電圧変動の影響を受けずに定電流を供給することができる。これにより、カレントミラートランジスタ３７２に対して定電流が供給される。よって、電源電圧線Ｌ３３及びグランド線Ｌ３２の電圧が変動したとしても、カレントミラーの効果によりカレントミラートランジスタ３７２のゲート及びドレイン電圧は自動的にΔＶ変動する。これにより、カレントミラートランジスタ３７２は、画素信号増幅器に対して定電流を供給することができる。
【０１７１】
したがって、ｉ列の増幅トランジスタ１０４及び定電流源トランジスタ１４２で構成される画素信号増幅器の入出力信号が変動することにより、グランド線Ｌ３２、及び電源電圧線Ｌ３３の電圧が変動しても画素信号増幅器の電流は変動しない。よって、図１１Ａ及び図１１Ｂに示すような横帯状のノイズを低減することができる。
【０１７２】
次に、容量素子３７３の付与によるノイズ低減効果について説明する。グランド線Ｌ３２の電圧変動ΔＶに対して、基準電流源トランジスタ３７１又はカレントミラートランジスタ３７２からΔＶに相当する電流を充放電する時間が必要である。よって、カレントミラートランジスタ３７２のゲートに電気的に接続されるバイアス線Ｌ３５の電圧ＶＧ３を、グランド線Ｌ３２の電圧変動と同時にΔＶ変動させることはできない。本実施形態に係る画素信号増幅器においては、この瞬時（ＡＣ）的な接地電位の変動による回路ノイズを、容量素子３７３の作用によって低減する。
【０１７３】
容量素子３７３は、グランド線Ｌ３２の電圧が変動したときに、当該電圧変動に追随させてバイアス線Ｌ３５の電圧ＶＧ３を容量カップリングによって変動させる。このように、容量素子３７３の作用により、瞬時（ＡＣ）的なグランド線Ｌ３２の変動に、バイアス線Ｌ３５の電圧変動を追随させることができる。
【０１７４】
したがって、ｉ列の画素信号増幅器の入出力信号が変動することにより、グランド線Ｌ３２の電圧が変動した場合のｘ列の画素信号増幅器の電流変動を抑制できる。これにより、図１１Ａ及び図１１Ｂに示すような横帯状のノイズを低減することができる。
【０１７５】
なお、図１２に示すように、基準電流源トランジスタ３７１のゲートと、基準電流源トランジスタ３７１のソースである電源電圧線Ｌ３１との間に容量素子３７４を設けてもよい。ここで、電圧ＶＧ３がΔＶ変動すると同時に、カレントミラートランジスタ３７２のドレイン電圧もΔＶ変動する。また、カレントミラートランジスタ３７２のドレインは基準電流源トランジスタ３７１のドレインに接続される。よって、基準電流源トランジスタ３７１のゲート−ドレイン間のカップリング容量を介して、基準電流源トランジスタ３７１のゲート電圧が変動する。
【０１７６】
カップリングによる電圧変動ΔＶｇｓは、基準電流源トランジスタ３７１のゲートドレイン間容量をＣｇｄ、ゲートソース間容量をＣｇｄとすると、上記（式３）で表される。よって、容量素子３７４を設けることで、Ｃｇｓの値を大きくできるので、カップリングによるΔＶｇｓの変動を抑制することができる。これにより、瞬時（ＡＣ）的なカップリングによる基準電流源トランジスタ３７１のゲート−ソース間の電圧変動を抑制することができる。
【０１７７】
（第５の実施形態）
本発明の第５の実施形態に係る固体撮像装置は、上述した第２の実施形態に係る固体撮像装置の特徴に加え、比較動作が終わった比較器をパワーダウン状態にする。これにより、比較器で消費される電力を低減できる。
【０１７８】
図１３は、本発明の第５の実施形態に係る固体撮像装置１０Ｅの構成を示すブロック図である。本発明の第５の実施形態に係る固体撮像装置１０Ｅは、上述した第２の実施形態に係る固体撮像装置の構成に加え、さらに、カラム処理部１４Ｅに含まれるＡＤ変換器２３Ｅ（列回路２０Ｅ）がパワーダウン制御部５１を備える点を特徴とする。このパワーダウン制御部５１は、比較器３１Ｅとアップ／ダウンカウンタ３２との間に配置されており、比較器３１Ｅを流れる電流を制御する。具体的には、パワーダウン制御部５１は、比較器３１Ｅに含まれるカレントミラー回路を停止させる。
【０１７９】
図１４は、比較器３１Ｅ及びパワーダウン制御部５１の回路図である。
【０１８０】
図１４に示す比較器３１Ｅは、第２の実施形態に係る比較器３１Ｃの構成に加え、さらに、比較器３１Ｅの電流を制御するためのトランジスタ１７５及び１７６を備える。トランジスタ１７５は、定電流源トランジスタ１１５のゲート及び１２２のゲートと、グランド線Ｌ１２との間に接続されている。トランジスタ１７６は、カレントミラートランジスタ１７２のゲート及びドレインと、定電流源トランジスタ１１５のゲート及び１２２のゲートとの間に接続されている。
【０１８１】
パワーダウン制御部５１は、フリップフロップ５１１を含み、比較器３１Ｅからの出力信号ＶｃｏがＬレベルからＨレベルに反転したタイミングで、パワーダウン信号ＶｐｄをＨレベルにする。パワーダウン信号Ｖｐｄは、比較器３１Ｅに入力される。パワーダウン信号ＶｐｄがＬレベルの場合、比較器３１Ｅは動作状態であり、パワーダウン信号ＶｐｄがＨレベルの場合、比較器３１Ｅは停止（パワーダウン状態）である。つまり、パワーダウン制御部５１は、出力信号ＶｃｏがＨレベルからＬレベルに反転したタイミングで、比較器３１Ｅへの電力の供給を停止する。具体的には、パワーダウン制御部５１は比較器３１Ｅへの駆動電流の供給を停止する。
【０１８２】
より具体的には、パワーダウン信号ＶｐｄがＨレベルになると、トランジスタ１７５がオンし、トランジスタ１７６がオフする。これにより、定電流源トランジスタ１１５及び定電流源トランジスタ１２２がオフするので、カレントミラー回路が停止する。よって、比較器３１Ｅを構成するアンプ４０に駆動電流が供給されないので、比較器３１Ｅは停止状態となる。
【０１８３】
ノイズ低減の一例として、ｘ列の比較器３１Ｅ−ｘの出力信号がまだ反転しない状況において、ｉ列の比較器３１Ｅ−ｉの出力信号が反転した場合を想定する。比較器３１Ｅ−ｉの出力信号が反転することにより、ｉ列のアンプ４０の電流が停止する。これにより、グランド線Ｌ１２の電圧が変動する。この変動量をΔＶとすると、隣のｘ列の比較器３１Ｅ−ｘのグランド線Ｌ１２の電圧もΔＶ変動する。
【０１８４】
このような場合でも、上述した第２の実施形態と同様に、電源電圧線Ｌ１１と電源電圧線Ｌ１３とが少なくとも列回路２０Ｅ内で電気的に分離されているので、カレントミラートランジスタ１７２は、ｘ列のアンプ４０に定電流を供給することができる。これにより、図７Ａ及び図７Ｂに示すようなノイズを低減することができる。
【０１８５】
なお、比較器３１Ｅの構成は、図１４に示す構成に限定されるものではなく、同様の機能を有する構成であればよい。例えば、図１５に示す比較器３１Ｆように、トランジスタ１７６の代わりにトランジスタ１７７を設けてもよい。トランジスタ１７７は、基準電流源トランジスタ１７１のドレインと、カレントミラートランジスタ１７２のゲート及びドレインとの間に接続されている。
【０１８６】
この場合、パワーダウン信号ＶｐｄがＨレベルになると、トランジスタ１７５がオンし、トランジスタ１７７がオフする。これにより、カレントミラートランジスタ１７２、定電流源トランジスタ１１５及び定電流源トランジスタ１２２がオフする。よって、比較器３１Ｆに含まれるアンプ４０に駆動電流が供給されないので、比較器３１Ｆは停止状態となる。
【０１８７】
ここで、列の比較器３１Ｅ−ｘの出力信号がまだ反転しない状況において、ｉ列の比較器３１Ｅ−ｉの出力信号が反転した場合を想定する。ｉ列のアンプ４０の電流停止により、電源電圧線Ｌ１１の電圧が変動する。これに対して、本実施形態では、アンプ４０に接続されている電源電圧線Ｌ１１と、基準電流源トランジスタ１７１に接続されている電源電圧線Ｌ１３が少なくとも列内で電気的に分離される。これにより、ｘ列の基準電流源トランジスタ１７１とカレントミラートランジスタ１７２とで形成されるカレントミラー回路は、少なくとも、電源電圧線Ｌ１１の電圧変動を受けない。よって、当該カレントミラー回路は、ｘ列のアンプ４０に定電流を供給することができる。これにより、図７Ａ及び図７Ｂに示すようなノイズを低減することができる。
【０１８８】
なお、上記第１〜第５の実施形態では、比較器を含むＡＤ変換器が画素ピッチに合わせて画素列の数だけ、即ち画素列に対して１対１の対応関係で配置されている場合を例に説明したが、本発明はこの適用例に限られるものではない。つまり、複数本の垂直信号線２２に対して１つのＡＤ変換器を配置してもよい。この場合、このＡＤ変換器は、時分割で対応する複数本の垂直信号線２２に出力された信号電圧をＡＤ変換する。
【０１８９】
また、上記各実施形態では、画素セル１１から垂直信号線２２−１、２２−２、…、２２−ｍを通して出力される画素信号（アナログ信号）を、列回路において、ＡＤ変換、又は信号増幅する例を説明したが、これは一例に過ぎない。例えば、複数の画素セル１１の各々に、信号増幅器及びＡＤ変換器の少なくとも一方が内蔵される場合にも本発明を適用できる。この場合、当該画素セル１１に内蔵される信号増幅器及びＡＤ変換器の少なくとも一方に、上述したＡＤ変換器及び信号増幅器と同様の技術を適用すればよい。
【０１９０】
また、上記実施形態では、ＡＤ変換器が、時間を計測することによってデジタル信号を得る例に説明したが、これは一例にすぎず、本発明は、他の構成のＡＤ変換器にも適用できる。さらに、本発明は、列毎に１又は複数配置されるアンプを含み、当該アンプ内の定電流源トランジスタのソースが複数列間で共通に接続される信号増幅器及びＡＤ変換器全般に対して適用可能である。
【０１９１】
さらに、上記各実施形態では、被写体からの像光の光量分布を画素単位で物理量分布として検知する固体撮像装置、例えばＭＯＳイメージセンサを例に挙げて説明したが、本発明はこの適用例に限られるものではない。例えば、本発明は、ＭＯＳイメージセンサ以外の、Ｘ−Ｙアドレス方式を用い、かつ、列並列アンプ、又は列並列型ＡＤ変換装置を搭載した固体撮像装置全般に対して同様に適用可能である。さらに、本発明は、Ｘ−Ｙアドレス方式を用い、かつ、列並列アンプ、又は列並列型ＡＤ変換装置を搭載した、物理量分布を検知する物理量分布検出装置全般に適用で可能である。
【０１９２】
（第６の実施形態）
本発明の第６の実施形態では、上記した第１〜第５まで実施形態に係る固体撮像装置を備える撮像装置について説明する。この撮像装置は、例えば、デジタルビデオカメラ、デジタルスチルカメラ、又は、携帯電話等のモバイル機器向けカメラモジュール等である。
【０１９３】
図１６は、本発明に係る撮像装置の構成の一例を示すブロック図である。図１６に示すように、本実施形態に係る撮像装置は、レンズ６１を含む光学系と、撮像デバイス６２と、カメラ信号処理回路６３と、システムコントローラ６４とを備える。
【０１９４】
レンズ６１は、被写体からの像光を撮像デバイス６２の撮像面に結像する。撮像デバイス６２は、レンズ６１によって撮像面に結像された像光を画素単位で電気信号に変換し、変換することで得られた画像信号を出力する。この撮像デバイス６２として、上述した各実施形態に係る固体撮像装置が用いられる。
【０１９５】
カメラ信号処理回路６３は、撮像デバイス６２から出力される画像信号に対して種々の信号処理を行う。
【０１９６】
システムコントローラ６４は、撮像デバイス６２及びカメラ信号処理回路６３を制御する。例えば、撮像デバイス６２は、通常フレームレートモードと高速フレームレートモードとを有する。さらに、撮像デバイス６２はこれらのモードに応じて、ＡＤ変換動作を制御する。ここで、通常フレームレートモードとは、全ての画素の情報を読み出すプログレッシブ走査方式における動作モードである。また、高速フレームレートモードとは、通常フレームレートモード時に比べて、画素の露光時間を１／Ｍに設定することでフレームレートをＭ倍に上げる動作モードである。このような場合には、システムコントローラ６４は、外部からの指令に応じてこの動作モードの切り替え制御を行う。
【０１９７】
以上により、本発明の第６の実施形態に係る撮像装置は、撮像デバイス６２として上述した各実施形態に係る固体撮像装置を用いることで、ＣＤＳ処理では除去できないノイズをも比較器で低減できる。これにより、当該撮像装置は、イメージセンサとしてのＳ／Ｎを向上できるので、画質を大幅に向上できる利点がある。
【０１９８】
以上、本発明の実施形態に係る固体撮像装置及び撮像装置について説明したが、本発明は、この実施形態に限定されるものではない。
【０１９９】
また、上記実施形態に係る固体撮像装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【０２００】
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【０２０１】
また、本発明の実施形態に係る、固体撮像装置又は撮像装置の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。
【０２０２】
さらに、本発明は上記プログラムであってもよいし、上記プログラムが記録された非一時的なコンピュータ読み取り可能な記録媒体であってもよい。また、上記プログラムは、インターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
【０２０３】
また、上記実施の形態１〜６に係る、固体撮像装置、撮像装置、及びそれらの変形例の機能のうち少なくとも一部を組み合わせてもよい。
【０２０４】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ等のｎ型及びｐ型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【０２０５】
また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。
【０２０６】
また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、他のトランジスタを用いてもよい。
【０２０７】
また、上記回路図に示す回路構成は、一例であり、本発明は上記回路構成に限定されない。つまり、上記回路構成と同様に、本発明の特徴的な機能を実現できる回路も本発明に含まれる。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列又は並列に、スイッチング素子（トランジスタ）、抵抗素子、又は容量素子等の素子を接続したものも本発明に含まれる。言い換えると、上記実施の形態における「接続される」とは、２つの端子（ノード）が直接接続される場合に限定されるものではなく、同様の機能が実現できる範囲において、当該２つの端子（ノード）が、素子を介して接続される場合も含む。
【０２０８】
更に、本発明の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
【産業上の利用可能性】
【０２０９】
本発明は、固体撮像装置に適用できる。また、本発明は固体撮像装置を用いるデジタルビデオカメラ、デジタルスチルカメラ及び携帯電話機器等に適用できる。
【符号の説明】
【０２１０】
１０、１０Ａ、１０Ｃ、１０Ｅ  固体撮像装置
１１、１１−ｉ、１１−ｘ  画素セル
１２  画素アレイ
１３  行走査回路
１４、１４Ａ、１４Ｅ  カラム処理部
１５  参照信号生成部
１６  列走査回路
１７  水平出力線
１８  タイミング制御回路
２０、２０−１〜２０−ｍ、２０Ｃ、２０Ｃ−１〜２０Ｃ−ｍ、２０Ｅ、２０Ｅ−１〜２０Ｅ−ｍ  列回路
２１、２１−１〜２１−ｎ  行制御線
２２、２２−１〜２２−ｍ、２２−ｉ、２２−ｘ  垂直信号線
２３、２３−１〜２３−ｍ、２３Ａ、２３Ａ−１〜２３Ａ−ｍ、２３Ｅ、２３Ｅ−１〜２３Ｅ−ｍ  ＡＤ変換器
２４、２４−ｉ、２４−ｘ  信号増幅器
３１、３１Ａ、３１Ａ−ｉ、３１Ａ−ｘ、３１Ｂ、３１Ｂ−ｉ、３１Ｂ−ｘ、３１Ｃ、３１Ｃ−ｉ、３１Ｃ−ｘ、３１Ｅ、３１Ｅ−ｉ、３１Ｅ−ｘ、３１Ｆ、３１Ｆ−ｉ、３１Ｆ−ｘ  比較器
３２  アップ／ダウンカウンタ
３３  転送スイッチ
３４  メモリ
３５、３５−１〜３５−ｍ、３５−ｉ、３５−ｘ、３５Ｄ、３５Ｄ−ｉ、３５Ｄ−ｘ  定電流源
４０、４５  アンプ
４１  差動アンプ
４２  反転アンプ
４３  インバータ
５１  パワーダウン制御部
６１  レンズ
６２  撮像デバイス
６３  カメラ信号処理回路
６４  システムコントローラ
１０１  光電変換素子
１０２  転送トランジスタ
１０３  リセットトランジスタ
１０４  増幅トランジスタ
１０５  フローティングディフュージョン（ＦＤ）
１１１、１１２  差動対トランジスタ
１１３、１１４  能動負荷トランジスタ
１１５  定電流源トランジスタ
１１６、１１７  容量素子
１１８、１１９  スイッチトランジスタ
１２１  反転トランジスタ
１２２、１４２、２１５  定電流源トランジスタ
１３１、１３２、１４１  トランジスタ
１４２  定電流源トランジスタ
１６１、２６１、３６１  トランジスタ
１７１、２７１、３７１  基準電流源トランジスタ
１７２、２７２、３７２  カレントミラートランジスタ
１７３、１７４、２７３、２７４、３７３、３７４  容量素子
１７５、１７６、１７７  トランジスタ
１８１、２８１、３８１  参照電流源
２００、２０３  被写体
２０１、２０２、２０４、２０５  領域
２１１  増幅トランジスタ
２１６  入力容量
２１７  フィードバック容量
２１８  リセットトランジスタ
５１１  フリップフロップ
ＣＫ  クロック
ＣＳ１、ＣＳ２、ＣＳ３  制御信号
Ｌ１１、Ｌ１３、Ｌ２１、Ｌ３１、Ｌ３３  電源電圧線
Ｌ１２、Ｌ２２、Ｌ２３、Ｌ３２  グランド線
Ｌ１４、Ｌ１５、Ｌ２４、Ｌ２５、Ｌ３４、Ｌ３５  バイアス線
ＭＣＫ  マスタークロック
ＰＳＥＴ  セット信号
Ｖｂｉａｓａ、Ｖｂｉａｓｄ、Ｖｂｉａｓｆ、ＶＧ、ＶＧ１、ＶＧ２、ＶＧ３  電圧
Ｖｄｄａ、Ｖｄｄｂ、Ｖｄｄｃ、Ｖｄｄｄ、Ｖｄｄｅ、Ｖｄｄｆ  電源電圧
Ｖｆｄ  電圧
Ｖｒｅｆ  参照信号
Ｖｓｉｇ  信号成分
Ｖｓｓ、Ｖｓｓｂ、Ｖｓｓｃ、Ｖｓｓｄ、Ｖｓｓｅ  接地電位
Ｖｘ  信号電圧
Ｖｃｏ、Ｖｙ、Ｖｚ  出力信号
【図１】
2013051527.tif 000003
【図２】
2013051527.tif 000004
【図３】
2013051527.tif 000005
【図４】
2013051527.tif 000006
【図５】
2013051527.tif 000007
【図６】
2013051527.tif 000008
【図７Ａ】
2013051527.tif 000009
【図７Ｂ】
2013051527.tif 000010
【図８】
2013051527.tif 000011
【図９】
2013051527.tif 000012
【図１０】
2013051527.tif 000013
【図１１Ａ】
2013051527.tif 000014
【図１１Ｂ】
2013051527.tif 000015
【図１２】
2013051527.tif 000016
【図１３】
2013051527.tif 000017
【図１４】
2013051527.tif 000018
【図１５】
2013051527.tif 000019
【図１６】
2013051527.tif 000020
【図１７】
2013051527.tif 000021