(57)【要約】【課題】本発明は従来よりも設計の自由度を向上させた等価時間サンプリング方式の検出装置を提供する。【解決手段】送信手段（２０）は、各送信パルスが所定の送信パルス繰り返し周期内に配置されるパルス列信号であって、各送信パルスの位相を当該送信パルス繰り返し周期内において段階的にシフトした送信パルス列信号を検出波として送出する。受信手段（３０）は、反射波を受信して受信パルス列信号を形成し、受信パルス列信号をサンプリングして複数の受信パルスの波形データを出力する。信号処理手段（４０）は、複数の受信パルスの各波形データの時間軸を各送信パルスの位相の段階的シフトに対応して調整し、各波形データを合成して一つの受信パルスの波形データを形成する。【選択図】図１６
2013003071.tif 000002
【特許請求の範囲】
【請求項１】
検出波を対象物に対して送信する送信手段と、前記検出波が当該対象物から反射した反射波を受信して受信信号を生成する受信手段と、前記受信信号を処理する信号処理手段と、を備える検出装置であって、
前記検出波は、複数の送信パルスが第１の周期で繰り返される送信パルス列信号であり、
前記受信手段は、前記反射波を受信して複数のパルスを含む受信パルス列信号を生成し、当該受信パルス列信号を第２の周期で前記第２の周期より長い第３の周期の間にサンプリングして複数の受信パルス信号を形成し、
前記信号処理手段は、前記複数の受信パルス信号の各々の時間軸を前記複数の受信パルス信号の各々と前記複数の送信パルスの各々との位相差に応じて補正し、補正された当該複数の受信パルス信号を合成して１つの受信パルス信号を形成する、ことを特徴とする検出装置。
【請求項２】
前記検出装置内部又は外部で前記第３の周期のトリガー信号を生成し、
前記送信手段及び前記受信手段は、前記トリガー信号に応答して動作する、ことを特徴とする請求項１に記載の検出装置。
【請求項３】
前記複数の受信パルス信号の合成は、１つの時間軸上に当該複数の受信パルス信号のデータを時系列的に配置することで行われる、ことを特徴とする請求項１又は２に記載の検出装置。
【請求項４】
前記送信手段は前記複数の送信パルスの位相設定に関わる第１のＰＬＬ回路を含み、前記受信手段は前記サンプリングに関わる第２のＰＬＬ回路を含み、前記第１及び第２のＰＬＬ回路は基準発振器を共通にする、ことを特徴とする請求項１乃至３のいずれかに記載の検出装置。
【請求項５】
前記検出波が、電磁波、音波、及び光波のいずれかである、請求項１乃至４のいずれかに記載の検出装置。
【請求項６】
検出波を対象物に対して送信する送信装置であって、
前記検出波を前記対象物に対して送信する送信手段を含み、
前記検出波は、複数の送信パルスが第１の周期で繰り返される送信パルス列信号であり、
前記対象物から反射した反射波は受信装置に受信され、受信パルスが繰り返される受信パルス列信号が生成され、当該受信パルス列信号は第２の周期で前記第２の周期より長い第３の周期の間にサンプリングされ複数の受信パルス信号が生成され、前記複数の受信パルス信号の各々の時間軸は前記複数の受信パルス信号の各々と前記複数の送信パルスの各々との位相差に応じて補正され、補正された当該複数の受信パルス信号は合成されて１つの受信パルス信号が形成される、ことを特徴とする送信装置。
【請求項７】
送信された検出波が対象物から反射した反射波を受信する受信装置であって、
受信手段と、信号処理手段と、を含み、
前記検出波は、複数の送信パルスが第１の周期で繰り返される送信パルス列信号であり、
前記受信手段は、前記反射波を受信して複数のパルスを含む受信パルス列信号を生成し、当該受信パルス列信号を第２の周期で前記第２の周期より長い第３の周期の間にサンプリングして複数の受信パルス信号を形成し、
前記信号処理手段は、前記複数の受信パルス信号の各々の時間軸を前記複数の受信パルス信号の各々と前記複数の送信パルスの各々との位相差に応じて補正し、補正された当該複数の受信パルス信号を合成して１つの受信パルス信号を形成する、ことを特徴とする受信装置。
【請求項８】
検出波を対象物に対して送信し、当該対象物から反射した反射波を受信して前記反射波を検出する検出方法であって、
複数の送信パルスが第１の周期で繰り返される送信パルス列信号である前記検出波を前記対象物に送信する過程と、
前記反射波を受信して受信パルスが繰り返される受信パルス列信号を生成し、当該受信パルス列信号を第２の周期で前記第２の周期より長い第３の周期の間にサンプリングし、複数の受信パルス信号を生成する過程と、
前記複数の受信パルス信号の各々の時間軸を前記複数の受信パルス信号の各々と前記複数の送信パルスの各々との位相差に応じて補正し、補正された当該複数の受信パルス信号を合成して１つの受信パルス信号を形成する過程と、を含む検出方法。
【請求項９】
供給されるトリガー信号に応答して前記検出波の送信及び前記反射波の受信の動作が開始される、ことを特徴とする請求項８に記載の検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は等価時間サンプリング方式により対象物からの反射波を検出する検出装置等に関する。
【背景技術】
【０００２】
高周波信号のサンプリングにおいて時間分解能向上を図るための手法として、例えば特許文献１（特開平１−２３５８６３号公報）に開示されているような等価時間サンプリング方式が知られている。等価時間サンプリングは、繰り返し周期を持った高周波入力信号の順次異なる一部分を入力信号の周期に比して十分長い周期で抽出し、これ等サンプリングされた多数のサンプリング点のデータを用い、入力信号に相当する信号を形成するものである。
【０００３】
また、反射波の検出器として等価時間サンプリング方式を用いたパルス型レーダーも特許文献２（特開２００８−１４５２３６号公報）などで知られている。
【０００４】
等価時間サンプリング方式レーダーは、パルス列中の個々の送信パルスに対応する目標からの反射波に対して、１周期毎に少しずつオフセットした時刻でサンプリング（標本化）を行い、得られた複数の送信パルスの反射波のデータを一つの時間軸上に再構成して反射波を再現する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１−２３５８６３号公報
【特許文献２】特開２００８−１４５２３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した等価時間サンプリング方式を用いるとＡＤ変換器の時間分解能を等価的に高めることが出来る。
【０００７】
しかしながら、例えば、乳がん検査器のように被測定対象が送受信アンテナからごく短距離（２ｃｍ程度）に存在するような場合、探知波の往復時間が数１００psec（数１００×１０-12秒）程度しかない。この場合、ＡＤ変換の時間分解能は１０〜２０psec程度必要とされる。現状ではＡＤ変換器のサンプリング間隔は４０psec程度が限界である。更に、等価時間サンプリングレーダー方式においてはパルス送出間隔やサンプリングレート等のパラメーター設定に一定の条件が課される。また、ＡＤ変換器のサンプリング信号の位相を高速でシフトする回路、例えば、高速で動作するＰＬＬ回路の形成が難しい。
【０００８】
このため、等価時間サンプリングレーダー方式を採用して所要の時間分解能を持つ検出器を製作しようとするとき装置設計の制約が問題となる。
【０００９】
よって、本発明は従来よりも設計の自由度を向上させた等価時間サンプリング方式の検出装置を提供することを課題の一つとする。
【００１０】
また、本発明は送受信アンテナから対象物までの距離が極短距離である場合にも適用可能とした等価時間サンプリング方式レーダーを提案することを課題の一つとする。
【００１１】
また、本発明は従来よりも設計の自由度を向上させた等価時間サンプリング方法を提供することを課題の一つとする。
【課題を解決するための手段】
【００１２】
（第１のグループ）
上記課題を達成する本発明の一つの形態の検出装置は、検出波を対象物に対して送信する送信手段と、上記検出波が当該対象物から反射した反射波を受信して受信信号を生成する受信手段と、上記受信信号を処理する信号処理手段と、を備える検出装置において、上記検出波は、複数の送信パルスが第１の周期で繰り返される送信パルス列信号であり、上記受信手段は、上記反射波を受信して複数のパルスを含む受信パルス列信号を生成し、当該受信パルス列信号を第２の周期で上記第２の周期より長い第３の周期の間にサンプリングして複数の受信パルス信号を形成し、上記信号処理手段は、上記複数の受信パルス信号の各々の時間軸を上記複数の受信パルス信号の各々と上記複数の送信パルスの各々との位相差に応じて補正し、補正された当該複数の受信パルス信号を合成して１つの受信パルス信号を形成することを特徴とする。
【００１３】
かかる構成とすることによって、設計の自由度を向上させた等価時間サンプリング方式の検出装置を得ることが可能となる。
【００１４】
上記検出装置内部又は外部で上記第３の周期のトリガー信号を生成し、上記送信手段及び上記受信手段は、前記トリガー信号に応答して動作することが望ましい。それにより、送信系及び受信系で用いられる信号の時間軸を合わせることが可能となる。
【００１５】
上記複数の受信パルス信号の合成は、１つの時間軸上に当該複数の受信パルス信号のデータを時系列的に配置することで行われることが望ましい。それにより、１つの受信パルス波形が複数の受信パルス信号のデータで形成されるのでより細密な波形が形成され、サンプリングにおける分解能を向上させた場合と同じ結果が得られる。
【００１６】
上記送信手段は上記複数の送信パルスの位相設定に関わる第１のＰＬＬ回路を含み、上記受信手段は上記サンプリングに関わる第２のＰＬＬ回路を含み、上記第１及び第２のＰＬＬ回路は基準発振器を共通にする。それによって、回路の簡略化が可能となる。
【００１７】
上記検出波が、電磁波、音波、及び光波のいずれかであることが望ましい。、検出波は電磁波が望ましいが、これに限定されるものではない。
【００１８】
また、本発明の一つの形態の送信装置は、検出波を対象物に対して送信する送信装置において、上記検出波を上記対象物に対して送信する送信手段を含み、上記検出波は、複数の送信パルスが第１の周期で繰り返される送信パルス列信号であり、上記対象物から反射した反射波は受信装置に受信され、受信パルスが繰り返される受信パルス列信号が生成され、当該受信パルス列信号は第２の周期で前記第２の周期より長い第３の周期の間にサンプリングされ複数の受信パルス信号が生成され、上記複数の受信パルス信号の各々の時間軸は上記複数の受信パルス信号の各々と上記複数の送信パルスの各々との位相差に応じて補正され、補正された当該複数の受信パルス信号は合成されて１つの受信パルス信号が形成される。
【００１９】
かかる構成とすることによって、設計の自由度を向上させた等価時間サンプリング方式の送信装置を得ることが可能となる。
【００２０】
また、本発明の一つの形態の受信装置は、送信された検出波が対象物から反射した反射波を受信する受信装置において、受信手段と、信号処理手段と、を含み、上記検出波は、複数の送信パルスが第１の周期で繰り返される送信パルス列信号であり、上記受信手段は、上記反射波を受信して複数のパルスを含む受信パルス列信号を生成し、当該受信パルス列信号を第２の周期で上記第２の周期より長い第３の周期の間にサンプリングして複数の受信パルス信号を形成し、上記信号処理手段は、上記複数の受信パルス信号の各々の時間軸を上記複数の受信パルス信号の各々と上記複数の送信パルスの各々との位相差に応じて補正し、補正された当該複数の受信パルス信号を合成して１つの受信パルス信号を形成する。
【００２１】
かかる構成とすることによって、設計の自由度を向上させた等価時間サンプリング方式の受信装置を得ることが可能となる。
【００２２】
また、本発明の一つの形態の検出方法は、検出波を対象物に対して送信し、当該対象物から反射した反射波を受信して上記反射波を検出する検出方法において、複数の送信パルスが第１の周期で繰り返される送信パルス列信号である上記検出波を上記対象物に送信する過程と、上記反射波を受信して受信パルスが繰り返される受信パルス列信号を生成し、当該受信パルス列信号を第２の周期で上記第２の周期より長い第３の周期の間にサンプリングし、複数の受信パルス信号を生成する過程と、上記複数の受信パルス信号の各々の時間軸を上記複数の受信パルス信号の各々と上記複数の送信パルスの各々との位相差に応じて補正し、補正された当該複数の受信パルス信号を合成して１つの受信パルス信号を形成する過程と、を含む。
【００２３】
かかる構成とすることによって、設計の自由度を向上させた等価時間サンプリング方式の検出方法を得ることが可能となる。
【００２４】
供給されるトリガー信号に応答して上記検出波の送信及び前記反射波の受信の動作が開始される、ことが望ましい。それにより、信号の位置（時間軸）合わせが容易になる。
【００２５】
（第２のグループ）
本発明の一つの形態の検出装置は、検出波を対象物に対して送出する送信手段と当該対象物からの反射波を受信する受信手段と信号処理手段とを備える検出装置において、上記送信手段は、各送信パルスが所定の送信パルス繰り返し周期内に配置されるパルス列信号であって、各送信パルスの位相を当該送信パルス繰り返し周期内において段階的にシフトした送信パルス列信号を上記検出波として送出し、上記受信手段は、上記反射波を受信して各受信パルスが同波形で位相が異なる受信パルス列信号を形成し、当該受信パルス列信号のレベルを所定のサンプリング周期のサンプリング信号でサンプリングして複数の受信パルスの波形データを出力し、上記信号処理手段は、上記複数の受信パルスの各波形データの時間軸を上記各送信パルスの位相の段階的シフトに対応して調整し、当該複数の受信パルスの各波形データを時系列的に配置して一つの受信パルスの波形データを形成する。
【００２６】
かかる構成とすることによって、ＡＤ変換器においてサンプリングのタイミングをシフトして同じ受信波形についてサンプリング点が異なる複数のデータを得てこれ等データを合成することによってＡＤ変換の時分解能を向上する等価時間サンプリング方式の場合と比べて設計の自由度を向上する（設計の制約を減らす）ことが可能となる。
【００２７】
上記送信パルス繰り返し周期がトリガー信号の繰り返しによって形成され、上記サンプリングが当該トリガー信号に対応して開始されることが望ましい。それにより、トリガー信号に応じて送信動作及び受信動作を同期させることが容易になる。
【００２８】
上記複数の受信パルスの各波形データの時間軸の調整は、上記複数の受信パルスの各波形データが担う受信パルス波形の位相を合わせるものである、ことが望ましい。それにより、受信波形上にサンプリング点を揃えることができる。
【００２９】
上記送信手段は各送信パルスの位相設定に関わる第１のＰＬＬ回路を含み、上記受信手段は上記サンプリング信号の形成に関わる第２のＰＬＬ回路を含み、上記第１及び第２のＰＬＬ回路は基準発振器の周波数を共通にすることが望ましい。
【００３０】
上記検出波が、電磁波、音波、光波のいずれかであることが望ましい。これ等を検査対象物の特性に応じて適宜に選択することによって装置の性能をよく発揮することが出来る。
【００３１】
また、本発明の一つの形態は、検出波を対象物に対して送出し、当該対象物からの上記検出波の反射波を受信して当該対象物の位置を検出する検出方法において、各送信パルスが所定の送信パルス繰り返し周期内に配置されるパルス列信号であって、各送信パルスの位相を当該送信パルス繰り返し周期内において段階的にシフトした送信パルス列信号を上記検出波として送出する過程と、上記反射波を受信して各受信パルスが同波形で位相が異なる受信パルス列信号を形成する過程と、当該受信パルス列信号のレベルを所定のサンプリング周期のサンプリング信号でサンプリングして複数の受信パルスの波形データを出力する過程と、上記複数の受信パルスの各波形データの時間軸を上記各送信パルスの位相の段階的シフトに対応して調整する過程と、当該複数の受信パルスの各波形データを時系列的に配置して一つの受信パルスの波形データを形成する過程と、を含む。
【００３２】
かかる構成とすることによって、ＡＤ変換器においてサンプリングのタイミングをシフトして同じ受信波形についてサンプリング点が異なる複数のデータを得てこれ等データを合成することによってＡＤ変換の時分解能を向上する等価時間サンプリング方式の場合と比べて設計の自由度を向上する（設計の制約を減らす）ことが可能となる。
【００３３】
上記送信パルス繰り返し周期がトリガー信号の繰り返しによって形成され、上記サンプリングが当該トリガー信号に対応して開始されることが望ましい。それにより、トリガー信号に応じて送信動作及び受信動作を同期させることが容易になる。
【発明の効果】
【００３４】
本発明によれば等価時間サンプリング方式を採用する装置の設計の自由度を向上することが可能となる。例えば、ＡＤ変換器をその限界動作付近で動作させて等価時間サンプリング方式を実現することが可能となる。
【図面の簡単な説明】
【００３５】
【図１】ＡＤ変換器における等価時間サンプリング方式を説明する説明図である。
【図２】クロック発生器で作られるクロック信号の例を説明する説明図である。
【図３】、入力信号を複数の各ＡＤ変換器でサンプリングする例を説明する説明図である。
【図４】コントローラーにより複数のＡＤ変換器の出力ょ合成する例を説明する説明図である。
【図５】リングオシレーターの構成例を説明する説明図である。
【図６】リングオシレーターを構成するインバーターの出力の例を説明する説明図である。
【図７】図６に示したクロック出力の順番を並べ替え他例を説明する説明図である。
【図８】ＰＬＬ回路でリングオシレーターの周波数を一定に制御する例を説明する説明図である。
【図９】等価時間サンプリングレーダーにおける受信信号のサンプリングの例を説明する説明図である。
【図１０】サンプリングデータを再構成して受信信号の波形を形成する例を説明する説明図である。
【図１１】従来の等価時間サンプリング方式における制約を説明する説明図である。
【図１２】実施例の送信系（送信機）から出力される送信パルスの送出タイミング（遅延）を説明する説明図である。
【図１３】遅延した送信パルスの反射波（受信信号）をサンプリングした例を説明する説明図である。
【図１４】各送信パルスの遅延分で受信したサンプリングデータを補正した例を説明する説明図である。
【図１５】一つの時間軸上に時間位置を補正した各測定回のサンプリングデータを並べて波形を再現する例を説明する説明図である。
【図１６】実例の等価時間サンプリングレーダー（検出装置）の構成例を説明する説明図である。
【図１７】検出装置の送信系の構成例を説明する説明図である。
【図１８】リング発振回路を説明する説明図である。
【図１９】リング発振回路を構成するインバーターの出力例を説明する説明図である。
【図２０】インバーターの出力の順番を変えた例を説明する説明図である。
【図２１】遅延部が出力する遅延信号の波形例を説明する説明図である。
【図２２】パルス発生器の動作例を説明する説明図である。
【図２３】パルス発生器の動作例を説明する説明図である。
【図２４】パルス発生器の動作例を説明する説明図である。
【図２５】パルス発生器の動作例を説明する説明図である。
【図２６】パルス発生器の動作例を説明する説明図である。
【図２７】パルス発生器の動作例を説明する説明図である。
【図２８】パルス発生器のスイッチＳＷ１〜ＳＷ３の動作―態様を説明する説明図である。
【図２９】パルス発生器のスイッチＳＷ１〜ＳＷ３の動作と形成されるパルス電圧を説明する説明図である。
【図３０】３つの遅延信号に基づいて出力パルスが形成されことを説明する説明図である。
【図３１】本発明の利点を説明する説明図である。
【図３２】本発明の利点を説明する説明図である。
【図３３】コントローラーの動作を説明するフローチャートである。
【発明を実施するための形態】
【００３６】
以下、本発明の実施の形態について説明する。
本発明は、説明の便宜のため以下のような順序で説明されている。
（１）等価時間サンプリング方式
（１−１）リングオシレーター
（１−２）ＰＬＬ回路
（２）等価時間サンプリングレーダー方式
（３）等価時間サンプリング方式における制約
（４）本発明の実施例
（４−１）検出装置の構成の概略
（４−２）アンテナ系
（４−３）送信系
（４−４）受信系
（４−５）共通系
（４−６）コントローラーの制御動作例
（４−７）送信系の回路要素
（４−８）リング発振回路
（４−９）ＰＬＬ回路
（４−１０）遅延部
（４−１１）パルス発生器
（５）実施例の効果
（５−１）従来の等価時間サンプリング方式の場合
（５−２）本実施例の等価時間サンプリング方式の場合
（６）むすび
【００３７】
（１）等価時間サンプリング方式
まず、本発明の理解を容易にするために、先に先行する等価時間サンプリング方式の説明をし、続いて本発明の改良された等価時間サンプリング方式について説明する。
【００３８】
図１は、ＡＤ変換器における等価時間サンプリング方式を説明する説明図である。この例では、一つの入力信号Ａinをサンプリング時期をシフトした複数のＡＤ変換器でサンプリングし、各サンプリング値をコントローラーで一つの時間軸上に合成する。
図１において、１０１〜１０５は供給されるアナログ信号Ａinをデジタル信号に変換するＡＤ変換器、１０７はＡＤ変換器１０１〜１０５から出力された各デジタルデータを合成処理等する（一つの時間軸上に信号波形を合成する。）コントローラーである。１０６は各ＡＤ変換器１０１〜１０５及びコントローラー１０７にクロック信号ＣＫ１〜ＣＫ５を供給するクロック発生器である。
【００３９】
図２は、クロック発生器１０６で作られるクロック信号ＣＫ１〜ＣＫ５の例を示している。同図に示されるように、クロック信号ＣＫ１〜ＣＫ５は時間ｔdだけ順次遅れている（なお、ＡＤ変換器、クロックの数は任意数である。）。各ＡＤ変換器はクロックの立ち上がり又は立ち下がりでサンプリングを始めるが、以下の説明では立ち上がりで動作するものとする。
【００４０】
図３は、入力信号Ａinの同じ波形を各ＡＤ変換器１０１〜１０５でサンプリングした例を示している。同図において横軸は時間軸、縦軸は遅延時間（相対値）を示している。複数のチャンネルを示している。
【００４１】
図４は、コントローラー１０７の出力例を示しており、各ＡＤ変換器１０１〜１０５の各出力（サンプリング値）を一つの時間軸上に時系列的に重ねあわせることで、入力信号Ａinを等価的に時間間隔ｔdでサンプリングしたことと同じ結果を得ている。になる。
【００４２】
（１−１）リングオシレーター
ＡＤ変換器のクロックは、例えば、リングオシレーターと呼ばれる発振回路で作られる。図５はリングオシレーターの構成例を示している。同図において、５０１〜５０５は遅延時間ｔaで動作するインバーターである。奇数個のインバーター５０１〜５０５は環状（直列）に接続され、後端のインバーター５０５の出力は始端のインバーター５０１の入力となる。
【００４３】
図６は、インバーター５０１〜５０６の各出力（のクロック波形）Ｖ１〜Ｖ５を示している。同図に示されるように、インバーター５０２のクロック出力Ｖ２はインバーター５０１のクロック出力Ｖ１が立ち上がってから時間ｔaだけ遅れて立ち下る。インバーター５０３のクロック出力Ｖ３はクロック出力Ｖ１が立ち上がってから時間２ｔaだけ遅れて立ち上がる。インバーター５０４のクロック出力Ｖ４はクロックＶ１が立ち上がってから時間３ｔaだけ遅れて立ち下る。インバーター４０５のクロック出力Ｖ５はクロック出力Ｖ１が立ち上がってから時間４ｔaだけ遅れて立ち上がる。クロック出力Ｖ１はクロック出力Ｖ１が立ち上がってから時間５ｔaだけ遅れて立ち下がる。クロック出力Ｖ２はクロック出力Ｖ１が立ち下がってから時間ｔaだけ遅れて立ち上がる。この結果、クロック出力Ｖ２はクロック出力Ｖ１が立ち上がってから時間６ｔaだけ遅れて立ち上がる。
【００４４】
図７は、図６に示したクロック出力の順番を並べ替えている。図７に示すように、クロック出力Ｖ１、Ｖ３、Ｖ５、Ｖ２、Ｖ４の順番で並べるとインバーターの遅延時間の２倍の２ｔaだけずれたクロックが得られる。これが等価時間サンプリング方式で使用するＡＤ変換器のクロックとなる。この場合、クロックの周波数はｆ＝１/(２×ｎ×ｔa)で表される。ここで、ｎはインバーターの段数（通常は奇数）、ｔaは一段あたりのインバーターの遅延時間である。
このリングオシレーターの出力は常に制御していないとクロック周期が一定にならないため、通常はＰＬＬ回路を用いてクロック間隔を制御する。
【００４５】
（１−２）ＰＬＬ回路
図８は、ＰＬＬ回路でリングオシレーターの周波数（クロック間隔）を一定にする例を示している。同図において、８０１は基準発振器、８０２は分周器、８０３は位相比較器、８０４はチャージポンプ、８０５はローパスフィルター、８０６はリングオシレーター、８０７は分周器である。
【００４６】
基準発振器８０１は水晶発振器などで構成され、この出力信号の周波数の安定度がクロック間隔を決める。基準発振器８０１のクロック出力は分周器８０２によって分周されて位相比較器８０３の一方の比較入力端に供給される。比較器８０３の他方の比較入力端には、リングオシレーター８０６のクロック出力を分周器８０７で分周したクロック信号が供給される。位相比較器８０３は両信号の位相差分に相当する信号をチャージポンプ回路８０４に供給する。チャージポンプ回路８０４は位相差の大きさに応じた電流に変換され、ローパスフィルーター８０５に入力される。入力された信号は不要な雑音成分をローパスフィルーターで取り除かれ直流信号としてリングオシレーター８０６の制御回路に供給される。制御回路は位相差分が減少するようにリングオシレーター８０６の電源電圧や閾値を制御して発振周波数を安定にする。
【００４７】
（２）等価時間サンプリングレーダー方式
等価時間サンプリングレーダーは上述した等価時間サンプリング方式をレーダーに応用したものである。すなわち、送信機側から高周波パルス信号を送信アンテナで電磁波に変換して一定の時間間隔で対象物に対して繰り返し放射する。対象物で反射した電磁波を受信アンテナで高周波信号に変換して受信し、受信信号を１つのＡＤ変換器でサンプリングする。この際、パルス信号の送出の度にＡＤ変換器のサンプリングタイミングをずらして受信信号からデータの採取を行う。各回の送信パルス信号に対応するサンプリング値群を一つの時間軸上に時系列的に再配置することによって解像度が向上した受信信号が得られ、等価時間サンプリングレーダーを実現することができる。
【００４８】
例えば、図９に示すように、アンテナから繰り返し発射する送信パルスの周期を１００００psec間隔とし、定位置の被測定対象物から反射してアンテナに戻った受信信号のＡＤ変換のサンプリングレートを７０psecとして、例えば、７回のパルス送信について計測する。各回の受信信号のサンプリングポイントは同図の各受信波形に示されるように一定量でシフトしている。
【００４９】
図１０に示すように、これ等の各回のサンプリング値をコントローラーでデータ処理して同一時間軸上に再構築すると、多点でサンプリングした受信信号を得ることができる。この例では、１０psecのサンプリングレートでサンプリングを行った場合と同じ結果を得ている。このように等価時間サンプリングレーダーでは通常のレーダーよりも受信信号の時間分解能が向上する。
【００５０】
（３）等価時間サンプリング方式における制約
等価時間サンプリング方式を採用することによる制約について説明する。等価時間サンプリングレーダーでは、送信パルスの繰り返し周期をｔp、送信パルスの送出回数ｋp、ＡＤ変換器のサンプリング周期をｔadとすると、ｋp＝ｌcm（ｔp，ｔad）/ｔpの関係が成り立つようにする必要がある。ここで、ｌcm（ｔp，ｔad）はｔp、ｔadの最小公倍数を意味する。このとき等価時間サンプリングレーダーのサンプリング周期ｔsは、ｔs＝ｔad/ｋpとなる。
【００５１】
図１１は、等価時間サンプリングにおける、送信パルスの繰り返し周期ｔp、ＡＤ変換器のサンプリング周期ｔad、送信パルスの送出回数ｋp、サンプリング周期ｔs（時間分解能）の各パラメーターの設定例を示している。
【００５２】
同図に示されるように、特定の等価サンプリングパルス周期（等価時間分解能）ｔsに設定したい場合、送信パルスの繰り返し周期ｔp、サンプリング周期ｔadが特定の組合せに限られる。例えば、等価時間分解能ｔsを１０psecに設計したい場合、例えば、送信系と受信系でクロックを共有するためにパルス繰り返し周期ｔpを１００００（psec）に選定することを条件にすると、サンプリング周期ｔadが７０（psec）と９０secの場合に限られる。ＡＤ変換器のサンプリング周期ｔadが４０psecの場合には、時間分解能ｔsを１０psecに設定することはできない。すなわち、等価時間サンプリングレーダー方式は設計に制約がある（設計の自由度が低い）。
【００５３】
（４）本発明の実施例
本発明では、受信系（受信機側）におけるＡＤ変換のタイミングを順次ずらす等価時間サンプリングではなく、送信系（送信機側）に着目する。所定繰り返し発射周期内で各回の送信パルスの送出タイミングを順次にずらして送信（パルス位置変調（ＰＰＭ）に類似の送信パルスの送信）し、被測定対象物からの反射波である受信信号のサンプリングを行い、各受信パルスについてのサンプリングデータ群（サンプリング点）のずれ（ＰＰＭパルス位置のずれ）を補正して一つの時間軸上に再構成することによって時間分解能を向上したサンプリング結果を得る。それにより、ＡＤ変換器における制約を減らして設計の自由度を向上する。
【００５４】
図１２乃至図１５は、本発明の着目点を説明する説明図である。
図１２は、送信系（送信機）から出力される送信パルスの送出タイミングを説明する説明図である。同図において、点線の矢印は時間軸上における検出動作の開始位置（トリガーのタイミング）、実線の矢印は時間軸上における実際にパルスを送出した位置である。各点線のトリガー位置で被測定対象体からの受信信号のサンプリング（データ取り込み）が開始され、各実線の位置で被測定対象体に向けて送信パルスが送出される。この例では、説明の便宜上各トリガー位置は時間軸上に等間隔で配置されているが、これに限定されるものではない。トリガーのタイミング（あるいはデータ取り込み開始）とパルス送信のタイミングとのずれ（遅延時間）が所要の関係にあれば良い。
【００５５】
なお、１つのトリガー信号（トリガータイミング）に対応して１つの送信パルスを送信することを所定周期で複数回繰り返し、各回毎にトリガー信号から送信パルスの送出までの遅延時間を設定する（例えば、回が増す毎に遅延時間を順次増大させる。）ことにより、図１２の送信パルス（実線矢印）の列を形成することができる。また、１つのトリガー信号（トリガータイミング）に対応して、遅延時間が順次増大するように予めパルス位置が設定された複数の送信パルス（パルス列）を送信するようにしても良い。トリガー信号（トリガータイミング）から各送信パルスまでの位置（時間）は設計の際に設定され、既知である。送信パルス列のパルス間隔（遅延）と、送信パルスが被測定対象体から反射して戻った受信パルスの列のパルス間隔とは対応している。
【００５６】
図１２に示すように、１回目のパルス送出のトリガーとパルス送信のタイミングは重なっているが、これらの２つの時間的なタイミングは時間経過に伴い徐々にずれていく。この例では２回目から各トリガーのタイミング毎にパルス送出のタイミングのずれが５０psecずつ増える。例えば、２回目の送出のトリガーとパルス送出のタイミングは５０psec、３回目の送出のトリガーとパルス送信のタイミングは１００psec、４回目の送出のトリガーとパルス送出のタイミングは１５０psecずれている。
【００５７】
図１３は、１回目から４回目まで送出したパルス信号の反射波を受信信号としてコントローラー側でトリガーに対応して取り込んだ波形の例である。１回目から４回目で送出したパルス信号が５０psecずつずれていることから、受信信号のパルス波形も１回目から４回目まで５０psecずつずれている。この受信パルス信号を同じトリガタイミングでサンプリング間隔４０psecのＡＤ変換器でサンプリングすると図１３中の各グラフに示すような、複数のサンプリング点のデータ（ＰＰＭ信号）が得られる。これ等の各回のサンプリング・データ群はコントローラー内のメモリーに各送信（あるいは受信）回毎に区別可能に記憶される。
【００５８】
ＡＤ変換器で取り込まれたデータはコントローラーに送られるが、コントローラー側では１回目の受信パルスはトリガータイミングと比べて０psecのずれ、２回目の受信パルスはトリガータイミングと比べて５０psecのずれ、３回目の受信パルスはトリガータイミングと比べて１００psecのずれ、４回目のパルスはトリガータイミングと比べて１５０psecのずれと予め把握している。
【００５９】
そこで、コントローラーは、図１４に示すように、記憶した各測定回の波形データ（ＰＰＭ信号類似）をトリガータイミングからのずれ分を補正した波形に変換する。それにより、サンプリングした各回のパルス波形の位相は揃う。
そして、図１５に示すように、一つの時間軸上に各測定回の波形データをサンプリング時点の時間順に並べて再構成すると、等価的に１０psecのサンプリングによる波形データが実現できる。
【００６０】
（４−１）検出装置の構成の概略
図１６は、上述した送信信号（送信パルス）を順次シフトすることによって等価時間サンプリングを行う等価時間サンプリングレーダー（検出装置）の構成例を示している。
【００６１】
この例では、送信系と受信系の動作の同期の容易化（時間軸の共通化）や構成の簡略化、コスト低減等の理由により送信系（送信機）３０と受信系（受信機）２０の基準信号発生器４１を共通（共用）にしている。なお、基準信号発生器４１が出力する基準クロック信号の周期をレーダーのパルス発射の繰り返し周期（トリガー周期）に対応するように設定することができる。また、基準クロック信号の立ち上がりや立ち下がりを送受信動作のトリガー信号として利用することができる。また、トリガー信号は図示しない外部の装置（回路）で形成し、これを検出装置に供給することも可能である。
【００６２】
図１６に示すように、検出装置は、大別して、アンテナ系１０、送信系２０、受信系３０、共通系４０によって構成されている。
【００６３】
（４−２）アンテナ系
アンテナ系１０は、送受信アンテナ１１と方向性結合器（あるいはアンテナ切替器）１１を備えている。送受信アンテナ１１は高周波の送信信号を電磁波に変換して被測定対象物に向けて放射する。また、被測定対象物から反射して戻ってきた電磁波を高周波の受信信号に変換する。方向性結合器１１は送信信号をアンテナ１１に送り、受信信号を受信系３０に送る。このため、アンテナ１１を送信と受信で共用することができる。
【００６４】
なお、図１６に示す例では、送信系２０及び受信系３０でアンテナ１１を共用しているが、アンテナ系１１を送信系に接続される送信アンテナと受信系に接続される受信アンテナとで別々に構成しても良い。
【００６５】
（４−３）送信系
送信系２０は、コントローラー４２から供給されるトリガー信号に対応して基準クロック信号から各パルスが所定時間ずつずれた高周波の送信パルス列を発生してアンテナ１１に供給する（図１２参照）。アンテナ１１はこの送信パルスを電磁波として放出する。
【００６６】
より具体的に説明すると、送信系２０は、基準信号発生器４１の基準クロック信号（トリガー）を所定時間遅延させる信号遅延部２１、遅延した基準クロック信号の波形の立ち上がり部又は立ち下がり部で短いパルス信号、例えば、モノサイクルガウシアンパルスを発生するパルス発生部２２、発生したパルス信号をパワー増幅してアンテナ１１へ送るパワーアンプ２３等を備えている。
【００６７】
送信系２０は、例えば、ＵＷＢ通信と同様に直接高周波パルスをアンテナ１１に出力し、図示しない被測定対象物に向けて電磁波パルスを放射する。信号遅延部２１の遅延時間は後述するようにコントローラー４２によって設定される。送信系２０はコントローラー４２から供給されるトリガー信号から所定時間遅延した送信パルスを発生する。これ等の具体的な構成については後述する。
【００６８】
（４−４）受信系
受信系３０は、受信信号の波形を整形し、基準クロック信号に同期したサンプリング信号で動作するＡＤ変換器によって受信信号のレベルをデータ化する。受信系３０は、コントローラー４２から供給されるトリガー信号に対応して受信信号のサンプリングを開始する。得られたサンプリングデータはコントローラー４２に記憶される。
【００６９】
より具体的に説明すると、受信系３０は、アンテナ１１で受信した高周波パルス信号（例えば、モノサイクルパルス信号）を増幅する低雑音増幅器（ＬＮＡ）３１、低雑音増幅器３１で増幅されたモノサイクルパルス信号の絶対値を得る絶対値（ＡＢＳ）回路３２、絶対値回路３２の出力から高調波成分を除去するローパスフィルター回路（ＬＰＦ）３３、ローパスフィルター回路３３から出力されるアナログ信号（パルス信号波形）をサンプリングしてデータ（デジタル）信号に変換してコントローラー４２に供給するＡＤ変換器３４、ＡＤ変換器３４に動作クロックを供給するサンプリングクロック発生部３５等を備える。
【００７０】
サンプリングクロック発生部３５は、例えば、位相同期回路（ＰＬＬ発振回路）を備え、基準信号発生器４１から供給される基準クロック信号ＣＬＯＣＫに同期したサンプリング信号を発生する。サンプリングクロック発生部３５はいわゆる周波数シンセサイザー（図示せず）を使用することができ、この場合には、サンプリング信号の周期をコントローラー４２によって容易に設定することができる。また、サンプリングクロック発生部３５はコントローラー４２から供給されるトリガー信号に対応してサンプリング信号のＡＤ変換器への供給を開始するように構成される。これによりコントローラー４２で、受信系におけるサンプリング動作の開始を制御することができる。
【００７１】
（４−５）共通系
共通系４０は、基準信号発生器４１、コントローラー４２等を備えている。基準信号発生器４１は、例えば、周波数変動が少ない水晶発振器を使用することができる。上述したように、基準信号発生器４１から出力された基準クロック信号ＣＬＯＣＫは信号遅延部２１、サンプリングクロック発生部３５等に供給される。なお、分周器などを用いて基準信号発生器４１が出力する基準クロック信号の周期（周波数）をコントローラー４２によって調整可能である。
【００７２】
コントローラー４２は、マイクロコンピュータシステムによって構成され、ＣＰＵ、メモリー（ＲＡＭ，ＲＯＭ）、インタフェース等を備えている。コントローラー４２は、受信したデータの取り込み、データ処理、送信系・受信系のＰＬＬなどの制御等を行う。コントローラーは各種のものが市販されている。
【００７３】
コントローラー４２は、送信系２０に所定周期でトリガー信号を供給して送信パルスを送出させる。上述したように、送信パルスはトリガタイミングに対して順次遅延するパルスとなっている。コントローラー４２はトリガー信号を受信系３０にも供給することによって送信した送信パルスの反射波をサンプリングさせることができる。コントローラー４２は受信した信号波形のサンプリングデータを各トリガー信号毎に記憶する。
【００７４】
なお、受信系３０にトリガー信号を与えることは必須ではない。例えば、ＡＤ変換器３４を常時動作させておき、コントローラー４２はトリガー信号を送信系２０に送出したときにＡＤ変換器３４の出力するデータを取り込むようにしても良い。このような場合もトリガー信号に対応してサンプリングデータをコントローラー４２に取り込む態様に含まれる。
【００７５】
コントローラー４２は、各トリガー信号における送信パルスの遅延時間を予め記憶している。そして、これ等の複数の信号波形のデータを送信時のずれ（遅延）を調整して合成して、等価的にサンプリングの解像度を高めた反射波パルスの波形を形成する。
【００７６】
このようにして得られた高解像度の信号波形から電磁波の往復時間を計算することによって検出装置（アンテナ）から被測定対象物まで距離が計算される。アンテナを複数点の位置に移動して、あるいはアンテナを複数の方向に向けて計測を繰り返して被測定対象物までの距離を求めることによって被測定対象物の形状が抽出される。これ等の結果を図示しない画面表示器に表示することによってレーダー画像を得ることができる。
【００７７】
（４−６）コントローラーの制御動作例
図３３は、コントローラー４２の動作の概要を説明するフローチャートである。
まず、コントローラー４２には、検出装置の各部が動作可能な状態になっているときに、等価時間サンプリングにおける各種パラメーター等（送信パルスの繰り返し周期ｔp、ＡＤ変換器のサンプリング周期ｔad、送信パルスの送出回数ｋp、サンプリング周期ｔs等）が予め設定されている（図３１参照）。
【００７８】
操作者等によって図示しないインタフェース（スイッチなど）から検出動作が指令されると、コントローラー４２（のＣＰＵ）は、本ルーチンを実行する。
まず、コントローラー４２は検出動作を開始するべくトリガー信号をインタフェースを介して送信系の信号遅延部２１及び受信系のサンプリングクロック発生部３５に送出する（ステップＣ１２）。
【００７９】
信号遅延部２１はトリガー信号に応答して遅延信号の出力を開始し（ステップＳ１２）、モノサイクルパルス発生部２２は遅延信号に基づいてモノサイクルパルス信号（送信パルス）を形成して出力する（ステップＳ１４）。
【００８０】
また、受信系のサンプリングクロック発生部３５は上記トリガー信号に応答してＡＤ変換器３４にサンプリングクロック（動作クロック）を供給して受信系を活性化させ（ステップＲ１２）。受信信号をサンプリングして送信パルスの反射波を抽出する。サンプリングデータはコントローラー４２に供給される（Ｒ１４）。
【００８１】
コントローラー４２は、サンプリングされた１つの送信パルスについての受信信号のデータをメモリーに記憶する。この際、他の送信パルスの受信データと区別可能に記憶する（ステップＣ１４）。コントローラー４２は、トリガー信号の出力回数（あるいは送信パルスの送出回数）が予め定めた回数ｋpに達したかどうかを判断する（ステップＣ１６）。
【００８２】
所定数に達しない場合には（ステップＣ１５；Ｎｏ）、コントローラー４２はステップＣ１２及びＣ１４を繰り返して送信パルスの出力指令と、送信パルスに対応する受信データを取り込みを繰り返す（ステップＣ１２からＣ１４）。送信系において、２回目以降の送信バルスの発射に際しては送信パルスの遅延が行われる。この遅延はトリガー信号の発生タイミングからパルス回数に応じて所定時間ずつ増大される（ステップＳ１２〜Ｓ１４）。
【００８３】
トリガー信号の出力回数が所定数ｋpを越えると（ステップＣ１８；Ｙｅｓ）、コントローラー４２はトリガー信号の送出をやめ、メモリーに取り込んだ各送信パルスに対応する複数の受信データ群（図１３参照）の時間軸（位相）を調整する。調整は送信パルスの遅延時間分だけ対応する受信データ群の時間軸の位置を進める（受信波形をずらす）ことによって行われる（ステップＣ１８）。それによって、図１４に示すように各受信データ群が担っている潜在的な受信波形の位相が同じになる。コントローラー４２はこれ等の波形のデータ群を一つの時間軸上に集めて（各受信波形の合成）、図１５に示すような高い時間分解能でサンプリングされた受信信号と等価の受信信号の波形データを形成する（ステップＣ２０）。得られた高時間分解能の受信波形データをメモリーに記憶する（ステップＣ２２）。
【００８４】
なお、トリガー信号の繰り返し周期と基準信号発生器４１から出力される基準クロック信号ＣＬＯＣＫの周期が同じである場合、基準クロック信号の立ち上がり（あるいは立ち下がり）をトリガー信号として利用することが可能である。
【００８５】
更に、図示しない信号処理においてこの受信波形に基づいて送信パルスの往復時間を計算することによってアンテナから被測定対象までの距離が求められる。このようにして、一箇所についての被測定対象物の位置（距離）検出が行われる（ステップＣ２４）。複数の箇所から上述した被測定対象物の位置検出を繰り返してデータを集めることによって被測定対象物の形状を知ることが可能となる。
【００８６】
（４−７）送信系３０の回路要素
更に、上述した送信系２０の要部（信号遅延部、モノサイクルパルス発生部）の具体的な構成例について説明する。
【００８７】
図１７は、送信系２０の信号遅延部２１とパルス発生部２２に相当する部分を説明するもので、当該部分ではトリガタイミングから所定時間遅延した送信パルス（遅延パルス）を発生させる。
【００８８】
信号遅延部２１は、複数（奇数）個のインバーターを直列に接続してなるリング発振回路２１１、ローカル発振器、Ｎ分周器、Ｍ分周器、位相比較器、ローパスフィルターを備えるＰＬＬ回路２１２、直列に接続された複数（偶数）個のインバーターによって構成される遅延部２１３等によって構成される。Ｎ分周器及びＭ分周器の分周比はコントローラー４２によって設定される。ＰＬＬ回路２１２はローカル発振器とリング発振回路２１１の位相差に基づいて直流電圧を発生し、これをリング発振回路２１１を構成する各インバーターの電源電圧やＭＯＳトランジスター基板のゲートバイアス電圧としてフィードバックする。それにより、インバーター波形の立ち上がり特性が変化し、リング発振回路２１１の周波数が調整される。また、ＰＬＬ回路２１２の直流電圧は後述の遅延部２１３を構成するインバーターの電源やＭＯＳトランジスター基板のゲートバイアス電圧としても供給される。これにより、遅延部２１３の遅延時間が設定される。遅延部２１３の入力端には基準クロック信号ＣＬＯＣＫが供給され、遅延部２１３の出力端Ｖ１〜Ｖ６にそれぞれ所定時間ずつ遅延したクロック信号Ｖ１〜Ｖ６が得られる。
【００８９】
（４−８）リング発振回路
図１８は、リング発振回路２１１を説明する図である。この例では５段のインバーターＩＶ１〜ＩＶ５で環状に構成されている。各インバーターＩＶは同じ動作特性を持っている。各インバーターＩＶに入力された入力信号は時間ｔdだけ遅れて出力信号として出力される。インバーターＩＶの入力レベルと出力レベルをそれぞれＶHとＶLで表す。例えば、ＶHは電源電圧（例えば５Ｖや３．３Ｖ）、ＶLは共通電圧（例えば、０Ｖやグランド電位）とする。例えば、インバーターＩＶ１の出力電圧がある時間ｔ0で電圧ＶLから電圧ＶHに変化した場合、インバーターＩＶ２の出力電圧はｔ0＋ｔd遅延して、電圧ＶHから電圧ＶLに変化する。
【００９０】
リング発振回路２１１に電源を投入した当初、インバーターＩＶ１、ＩＶ２、ＩＶ３、ＩＶ４、及びＩＶ５が不定状態（電位が決まらない状態）であるが、何らかの要因（ばらつきなど）で、例えば、インバーターＩＶ１の出力電圧がＶLになったとすると、インバーターＩＶ２は時間ｔdだけ遅れて出力電圧がＶHに、インバーターＩＶ３はさらに時間ｔdだけ遅れて出力電圧がＶLとなる。インバーターＩＶ４はさらに時間ｔdだけ遅れて出力電圧がＶH、インバーターＩＶ５はさらに時間ｔdだけ遅れて出力電圧がＶL、インバーターＶ１はさらに時間ｔdだけ遅れて電位がＶHと変化する。この変化を順次繰り返す。この結果、インバーターＩＶ１〜５の出力電圧はある周期で変化し、この周期はインバーターＩＶの段数×２ｔdである。
【００９１】
図１９は、インバーターＩＶ１〜ＩＶ５の出力が遅延時間ｔdで順次変化する様子を示している。
【００９２】
図２０は、インバーターＩＶの出力の順番を図１９の状態からインバーターＶ１、Ｖ３、Ｖ５、Ｖ２、Ｖ４と並べ変えると各インバーター出力から２ｔdだけ遅れた信号が作られることを示している。これにより、各２ｔdだけ遅延されたクロック信号を作ることができる。
【００９３】
（４−９）ＰＬＬ回路
図１８に示したリング発振回路２１１は温度などの外因の影響で発振周波数が変化しやすい傾向がある。実施例では、図１７に示したように、ＰＬＬ回路２１２を用いてリング発振回路２１１の周波数を安定に制御している。また、ＰＬＬ回路２１２でリング発振回路２１１の周波数を制御することによってインバーターＩＶ１〜ＩＶ５の遅延時間を調整する。各インバーターＩＶ１〜ＩＶ５は、例えば、図示しないインバーターの回路電源の電圧やＭＯＳトランジスターのバックゲート電圧を変えることによって出力波形の立ち上がり・立ち下がり特性が調整可能になされている。この制御電圧をＰＬＬ回路２１２で形成する。
【００９４】
上述したように、ＰＬＬ回路２１２は、基準発振回路の出力信号の周波数をＮ分周するＮ分周器、リング発振回路２１１の出力信号の周波数をＭ分周するＭ分周器、両分周器の出力信号の位相を比較する位相比較器、ローパスフィルター（ＬＰＦ）を備えている。分周数Ｍ，Ｎはコントローラー４２によって設定される。ＰＬＬ回路２１２はＭ分周器の出力信号の位相がＮ分周器の出力信号の位相と同じになるようにリング発振回路２１１の周波数をを可変する。位相比較器の出力はローパスフィルターで平滑化されて雑音成分が除去され、リング発振器２１１及び遅延部２１３に制御電圧として供給される。
【００９５】
（４−１０）遅延部
上述したように、ＰＬＬ回路２１２は遅延部２１３を制御する電圧信号を生成する。図１７に示すように、遅延部２１３を構成する遅延素子は、リング発振回路２１１を構成するインバーターと同じ回路構成のインバーターを使用している。２つのインバーターを一組として一段遅延素子を構成し、これを所要遅延時間に対応して複数段縦列接続して遅延部２１３を構成している。実施例では遅延素子Ｄ１〜Ｄ６の六段構成としているが、これに限定されない。遅延素子としてのインバーターはＰＬＬ回路２１２から供給される電圧信号のレベルによって遅延時間ｔdが設定される。一段の遅延素子Ｄの遅延時間Δｔは２ｔdとなっている。例えば、遅延素子Ｄ１〜Ｄ６は、１００psecの遅延時間に設定される（インバーター１つ当たりの遅延時間ｔdが５０psec）。遅延部２１３は一端に入力される基準クロック信号ＣＬＯＣＫを遅延して遅延素子Ｄ１〜Ｄ６の各出力端にそれぞれ遅延信号Ｖ１〜Ｖ６を出力する。
【００９６】
図２１は遅延信号Ｖ１〜Ｖ６の波形例を示している。遅延信号Ｖ１は基準クロック信号ＣＬＯＣＫに対して１００psec遅延した信号である。遅延信号Ｖ２は基準クロック信号ＣＬＯＣＫに対して２００psec遅延した信号である。遅延信号Ｖ３はＣＬＯＣＫに対して３００psec遅延した信号である。遅延信号Ｖ４は基準クロック信号ＣＬＯＣＫに対して４００psec遅延した信号である。遅延信号Ｖ５は基準クロック信号ＣＬＯＣＫに対して５００psec遅延した信号である。遅延信号Ｖ６は基準クロック信号ＣＬＯＣＫに対して６００psec遅延した信号である。
【００９７】
これら遅延素子Ｄ１〜Ｄ６の各出力はパルス発生器２２２〜２２５に供給される。パルス発生器２２２は、遅延信号Ｖ１〜Ｖ３（１００psec遅延、２００psec遅延、３００psec遅延）からモノサイクルパルスＰＧ１を形成する（図２１参照）。パルス発生器２２３は遅延信号Ｖ２〜Ｖ４（２００psec遅延、３００psec遅延、４００psec遅延）からモノサイクルパルスＰＧ２を形成する。パルス発生器２２４は、遅延信号Ｖ３〜Ｖ５（３００psec遅延、４００psec遅延、５００psec遅延）からモノサイクルパルスＰＧ３を形成する。パルス発生器２２５は、遅延信号Ｖ４〜Ｖ６（４００psec遅延、５００psec遅延、６００psec遅延）からモノサイクルパルスＰＧ４を形成する。
【００９８】
図２１に示されるように、基準クロック信号ＣＬＯＣＫ（トリガー）から各パルスＰＧ１〜ＰＧ４（送信パルスに相当）は１００psecずつずれる。パルスＰＧの幅は遅延素子Ｄの遅延時間によって設定される。
【００９９】
（４−１１）パルス発生器
図２２はパルス発生回路２２２を説明する説明図である。パルス発生回路２２３〜２２５もパルス発生回路２２２と同様に構成されるのでその説明は省略する。モノサイクルパルス（短パルス）の形成は、以下に説明するものに限らるものではなく、例えば、特開２００７−２７４６８１に開示されている短パルス形成の技術を使用することが出来る。
【０１００】
図２２乃至図２７に示すように、パルス発生器２２２は、３つの電流源Ｉ１〜Ｉ３、電流源Ｉ１〜Ｉ３の各電流をそれぞれ制御するスイッチＳＷ１〜ＳＷ３、及び電流源Ｉ１〜Ｉ３の電流が流れる負荷抵抗（例えば、１Ｋ［Ω］）で構成されている。
電流源Ｉ１〜Ｉ３は、予め定められた所定の電流値を流す。例えば、電流源Ｉ１は１ｍＡ、電流源Ｉ２は２ｍＡ、電流源Ｉ３は１ｍＡ流すように設定される。電流の向きは、電流源記号内の矢印方向（下向き）である。
【０１０１】
パルス発生器２２２のスイッチＳＷ１〜３は、遅延信号Ｖ１〜Ｖ３（図２１の遅延信号Ｖ１〜Ｖ３参照）で制御されている。遅延信号Ｖ１〜Ｖ３は、ある一定時間ごとに信号のレベルが反転する。遅延信号Ｖ１とＶ２とＶ３との間では、遅延信号Ｖ２は時間Δt（２ｔd）だけ遅延信号Ｖ１より遅れている。遅延信号Ｖ３は時間２Δｔ（４ｔd）だけ遅延信号Ｖ１より遅れている。
【０１０２】
なお、パルス発生器２２３のスイッチＳＷ１〜３は遅延信号Ｖ２〜Ｖ４、パルス発生器２２４のスイッチＳＷ１〜３は遅延信号Ｖ３〜Ｖ５、パルス発生器２２５のスイッチＳＷ１〜３は遅延信号Ｖ４〜Ｖ６で制御されている（図１７参照）。
図２２〜図２７は、パルス発生回路２２２のスイッチＳＷ１〜ＳＷ３の動作態様を示している。
【０１０３】
図２８はスイッチＳＷ１〜３の動作条件を示している。スイッチＳＷ１とＳＷ３は遅延信号Ｖ１とＶ３の電圧レベルがＶLのときには、スイッチが非導通状態になり、電流源の電流を負荷抵抗に流さない。また、遅延信号Ｖ１とＶ３のレベルがＶHのときにはスイッチＳＷ１とＳＷ３が導通状態となり電流源の電流Ｉ１と電流Ｉ３を負荷抵抗に流す。スイッチＳＷ２はスイッチＳＷ１及びＳＷ３と逆の特性で、スイッチＳＷ２は遅延信号Ｖ２のレベルがＶLのときには、スイッチＳＷが導通状態になり、電流源Ｉ２の電流を抵抗に流す。スイッチＳＷ２がＶHのときに非導通状態になり、電流源Ｉ２の電流を負荷抵抗に流さない。負荷抵抗に発生する電圧Ｖ0は、負荷抵抗に流れた電流値×抵抗値の積になる。
【０１０４】
図２９及び図３０は、遅延信号Ｖ１〜Ｖ３がスイッチＳＷ１〜ＳＷ３に供給されたときの各スイッチＳＷの動作と、負荷抵抗に発生する出力電圧Ｖ0のパルス波形を示している。図３０に示す出力電圧Ｖ0の時間軸上の領域Ａ〜ＦにおけるスイッチＳＷ１〜３の動作が図２９に示されている。また、領域Ａ〜ＦにおけるスイッチＳＷ１〜３の動作が図２２〜図２７に示されている。
【０１０５】
図２１及び図３０に示すように、パルス発生器２２２は３つの遅延信号Ｖ１〜Ｖ３に基づいて領域Ｂで凸状のパルス（正パルス）であり領域Ｃで凹状のパルス（負パルス）である１サイクルのパルス波形に相当するモノサイクルパルス（出力信号Ｖ0）を形成する。パルス発生器２２２の出力のパルス幅は基準クロック信号の遅延信号（Ｖ１，Ｖ２，Ｖ３，…）の遅延時間で設定されることが判る。
【０１０６】
パルス発生器２２３〜２２５も同様に３つの遅延信号に基づいてモノサイクルパルスを形成する。パルス発生器２２２〜２２５は形成したモノサイクルパルスを信号選択器２２１に供給する。信号選択器２２１はコントローラー４２によって制御され、一連の送信パルスの出力に対応してトリガー信号から所定時間ずつずれた複数のモノサイクルパルスを順次選択する。
【０１０７】
図１２に示すように、選択された複数のモノサイクルパルスは一つの時間軸上に送信パルスとして配置され、周期的な基準時間位置（基準周期、あるいはトリガー位置）から所定時間ずつ遅延した（ずれた）送信パルスの列としてパワーアンプ２３に供給される。既述したように、送信パルスは送受信アンテナ１１を介して電磁波として被測定対象物に放射され、被測定対象物からの反射波が送受信アンテナ１１に戻る。
【０１０８】
送受信アンテナ１１で受信された反射波は受信系３０において受信信号（アナログパルス波形）に復調され、サンプリングされる。データのサンプリングは基準周期の間中行っても良いが、例えば、トリガー位置から反射波全体が戻る所定時間以内の時間幅について行うこととしてもよい。それにより、データ量を減らすことができる。
なお、送信パルスの基準時間位置に対するずれとこの送信パルスの受信データの対応が判っていればコントローラー４２で時間軸を調整して受信波形の合成ができるので、信号選択器２２１におけるモノサイクルパルスの選択順序は任意の順序で設定しも良い。
【０１０９】
（５）実施例の効果
図１１及び図３１，図３２を参照して従来例の等価時間サンプリング方式（一定周期で送信パルスを送信し、受信パルス毎に受信側のサンプリング位置をシフトする形式）と本発明の実施例の等価時間サンプリング方式（送信パルス側の各パルス位置をシフト（パルス位置変調）し、受信側のサンプリング間隔を一定とする形式）との効果の差異について説明する。
【０１１０】
（５−１）従来の等価時間サンプリング方式の場合
既述したように（図１１参照）、パルス発射の繰り返し周期をｔｐ、ＡＤのサンプリング周期をｔad、パルスの送出回数をｋｐとすると、ｋｐ＝ｌｃｍ（ｔp, ｔad）/ｔp  なる関係がある。ここで、ｌｃｍ（ａ，ｂ）はａ，ｂの最小公倍数である。パルスの送出回数は等価時間サンプリング周期が最小となるようにした場合のパルス発射の繰り返し数である。
【０１１１】
例えば、基準発振器の発振周波数（周期）と同じになるように送信パルス発射の繰り返し周期ｔpを１００００psecとし、ＡＤ変換器のサンプリング周期ｔadを種々に設定してパラメーターを計算すると図１１のように特定のパラメーターの組合せになる。もし、パルス発射の繰り返し周期ｔpを１００００psecに限定しないならば、図３１に示すようにより多くのパラメーターを選定することが出来る。
【０１１２】
パルス発射の繰り返し周期ｔpを１００００psecに選定した場合、図１１に示すようにＡＤ変換器のサンプリング周期ｔadが７０psec（サンプリング回数ｋpが７回）及び９０psec（サンプリング回数ｋpが９回）の場合でしかサンプリングの時間分解能１０psecを実現できない。すなわち、設計の自由度が少ない。
【０１１３】
（５−２）本実施例の等価時間サンプリング方式の場合
図３２に示すように、実施例ではパルス発射の繰り返し周期ｔpは１００００psecに選定するが、送信パルスの位置（位相）を各送信パルス発射の繰り返し周期ｔp毎にシフトする。この周期ｔp内でパルス位置変調（ＰＰＭ）信号のように送信パルスの位置を移動すると、ＡＤ変換器のサンプリング点をシフトした場合と同様の結果を得ることが出来る。
【０１１４】
例えば、パルス繰り返し周期１００００psecでＡＤ変換器のサンプリング周期を４０psecに選定した場合、パルス繰り返し周期内での送信パルスの遅延（位相シフト）を５０psecに設定し、パルス位置をずらすとパルス送信回数４回で時間分解能１０psecが実現できる（図１３乃至図１５参照）。これは上記(1)の場合（送信回数７回、９回）に比べて送信パルスの送信回数を減らすことが出来る。また、ＡＤ変換器の動作性能を発揮させること出来る。
【０１１５】
また、パルス繰り返し周期１００００psecでＡＤ変換器のサンプリング周期が５０psecの場合、パルス繰り返し周期内での送信パルスの遅延（位相シフト）を４０psecに設定し、この周期内でパルス位置をずらすと送信回数５回で時間分解能１０psecのサンプリングを実現できる。これは上記(1)の場合（送信回数７回、９回）に比べて送信パルスの送信回数を減らすことが出来る。また、ＡＤ変換器の動作性能を発揮させること出来る。
【０１１６】
（別途の表現）
また、実施例の発明（検出装置）を別の表現で示せば、検出波を対象物に対して送出する送信手段と当該対象物からの反射波を受信する受信手段と信号処理手段とを備える検出装置において、上記送信手段は、各送信パルスが所定の送信パルス繰り返し周期内に配置されるパルス列信号であって、各送信パルスの位相を当該送信パルス繰り返し周期内において予め段階的にシフトした送信パルス列信号を上記検出波として送出し、上記受信手段は、上記反射波を受信して各受信パルスが同波形で位相が異なる受信パルス列信号を形成し、当該受信パルス列信号のレベルを所定のサンプリング周期のサンプリング信号でサンプリングして複数の受信パルスの波形データを出力し、上記信号処理手段は、上記複数の受信パルスの各波形データの時間軸を上記各送信パルスの位相の段階的シフトに対応して調整し、当該複数の受信パルスの各波形データを時系列的に配置して一つの受信パルスの波形データを形成するもの、であるとも言える。
【０１１７】
また、実施例の発明（検出装置）を別の表現で示せば、検出波を対象物に対して送信する送信手段と、上記検出波が当該対象物から反射した反射波を受信して受信信号を生成する受信手段と、上記受信信号を処理する信号処理手段と、を備える検出装置であって、上記検出波は、第１の周期のパルス列であって当該周期におけるパルスの位相が互いに異なるようにシフトされた複数の送信パルスを含む送信パルス列信号であり、上記受信手段は、上記反射波を受信して複数のパルスを含む受信パルス列信号を生成し、当該受信パルス列信号を第２の周期でサンプリングして複数の受信パルス信号を形成し、上記信号処理手段は、上記複数の受信パルス信号の各位相を上記複数の送信パルスにおけるパルス位相のシフトに対応して揃えて、当該複数の受信パルス信号を合成して１つの受信パルス信号を形成する、ことを特徴とする検出装置とも言える。
【０１１８】
また、実施例の発明（方法）を別の表現で示せば、検出波を対象物に対して送出し、当該対象物からの上記検出波の反射波を受信して当該対象物の位置を検出する検出方法において、各送信パルスが所定の送信パルス繰り返し周期内に配置されるパルス列信号であって、各送信パルスの位相を当該送信パルス繰り返し周期内において予め段階的にシフトした送信パルス列信号を上記検出波として送出する過程と、上記反射波を受信して各受信パルスが同波形で位相が異なる受信パルス列信号を形成する過程と、当該受信パルス列信号のレベルを所定のサンプリング周期のサンプリング信号でサンプリングして複数の受信パルスの波形データを出力する過程と、上記複数の受信パルスの各波形データの時間軸を上記各送信パルスの位相の段階的シフトに対応して調整する過程と、当該複数の受信パルスの各波形データを時系列的に配置して一つの受信パルスの波形データを形成する過程と、を含むものであるとも言える。
【０１１９】
また、実施例の発明（方法）を別の表現で示せば、検出波を対象物に対して送信し、当該対象物から反射した反射波を受信して上記反射波を検出する検出方法であって、第１の周期のパルス列であって当該周期におけるパルスの位相が互いに異なるようにシフトされた複数の送信パルスを含む送信パルス列信号を上記検出波として上記対象物に送信する過程と、上記反射波を受信して受信パルスが繰り返される受信パルス列信号を生成し、当該受信パルス列信号を第２の周期でサンプリングし、複数の受信信号を生成する過程と、上記複数の受信信号の各々の時間軸を前記複数の送信パルスの位相シフトに応じて補正し、１つの時間軸上に合成することにより上記受信パルスの波形データを形成する過程と、を含むものであるとも言える。
【０１２０】
（６）むすび
以上説明したように、本発明の実施例によれば従来の等価時間サンプリング方式に比べて設計の自由度が増す。また、所要の送信パルスの送信回数を減らすことが出来るので好都合である。
【０１２１】
前述したように、例えば、乳がん検査器のように被測定対象が送受信アンテナからごく短距離（２ｃｍ程度）に存在する場合、探知波の往復時間が数１００psec（psec＝１０-12秒）程度しかない。この場合、ＡＤ変換の時間分解能は１０〜２０psec程度必要とされるが、現状ではＡＤ変換器のサンプリング間隔は４０psec程度が限界である。本発明を適用すれば現状のＡＤ変換器（４０〜５０psec程度）を使用してサンプリングの時間分解能１０psecを実現できる。
【０１２２】
なお、実施例では、センス波（検出波）として電磁波（電波）を使用しているが、これに代えて超音波や光を使用することが可能である。被測定対象の特性に応じて選択することができる。
【０１２３】
また、上記発明の実施の形態を通じて説明された実施例は、用途に応じて適宜に変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【０１２４】
例えば、実施例では送信系と受信系の基準発振器４１を共通にしている場合について説明しているが、送信系と受信系とで別々に発振器を備えていても良い。そのような場合に本発明を適用すれば、更に設計の自由度が増して好ましい。また、発振器あるいは発振器の機能をコントローラーに内蔵することが出来る。
【産業上の利用可能性】
【０１２５】
本発明によれば、等価時間サンプリング方式における設計の自由度を向上することができるので、高い時間分解能を容易に得ることが可能となる。したがって、等価時間サンプリング方式レーダーなどの検出装置の設計の自由度を向上することができる。例えば、乳がんの検査装置のようにアンテナから被測定対象物までの距離が極めて短いために等価時間サンプリング方式におけるパラメーター選定が制約される場合に設計がより容易化されて好ましい。
【符号の説明】
【０１２６】
１０  アンテナ系、１１  送受信アンテナ、１２  方向性結合器、２０  送信系、２１  信号遅延部、２２  モノサイクルパルス発生部、２３  パワー増幅部、３０  受信系、３１  低雑音増幅器、３２  絶対値回路、３３  ローパスフィルター、３４  ＡＤ変換器、４０  共通系、４１  基準発振器、４２  コントローラー
【図１】
2013003071.tif 000003
【図２】
2013003071.tif 000004
【図３】
2013003071.tif 000005
【図４】
2013003071.tif 000006
【図５】
2013003071.tif 000007
【図６】
2013003071.tif 000008
【図７】
2013003071.tif 000009
【図８】
2013003071.tif 000010
【図９】
2013003071.tif 000011
【図１０】
2013003071.tif 000012
【図１１】
2013003071.tif 000013
【図１２】
2013003071.tif 000014
【図１３】
2013003071.tif 000015
【図１４】
2013003071.tif 000016
【図１５】
2013003071.tif 000017
【図１６】
2013003071.tif 000018
【図１７】
2013003071.tif 000019
【図１８】
2013003071.tif 000020
【図１９】
2013003071.tif 000021
【図２０】
2013003071.tif 000022
【図２１】
2013003071.tif 000023
【図２２】
2013003071.tif 000024
【図２３】
2013003071.tif 000025
【図２４】
2013003071.tif 000026
【図２５】
2013003071.tif 000027
【図２６】
2013003071.tif 000028
【図２７】
2013003071.tif 000029
【図２８】
2013003071.tif 000030
【図２９】
2013003071.tif 000031
【図３０】
2013003071.tif 000032
【図３１】
2013003071.tif 000033
【図３２】
2013003071.tif 000034
【図３３】
2013003071.tif 000035