(57)【要約】      （修正有）【課題】インダクタを構成する補助巻線の短絡時における当該補助巻線の温度上昇を防止して安全性を高める。【解決手段】インダクタ５を構成する補助巻線５１が基板腐食等に因る短絡時において、この補助巻線の電圧レベルは、短絡検出回路１１の短絡検出用閾値未満であるため、短絡検出用トランジスタＱ1はオフ状態が保持される。また、電源投入直後より２次側分圧回路８を経由して分圧された出力電圧Ｖoutの電圧レベルが上昇し、電圧レベル検出回路１２の電圧レベル検出用閾値以上になると、電圧レベル検出用トランジスタＱ2、Ｑ3はそれぞれオフ状態からオン状態に切換えられ、電源供給制御用トランジスタＱ4、Ｑ5もそれぞれオン状態からオフ状態に切換えられるため、電源供給遮断用トランジスタＱ6がオン状態からオフ状態に切換えられることから、外部電源９から制御部１０への電源供給が遮断され、トランジスタ６へのスイッチング動作が停止する。【選択図】図１
2013176239.tif 000002
【特許請求の範囲】
【請求項１】
交流電源（２）を整流・平滑して脈流電源を生成するための全波整流回路（３）と、
前記全波整流回路に接続され主巻線（５０）及び補助巻線（５１）を有するインダクタ（５）と、
前記インダクタをスイッチング駆動させ、前記全波整流回路にて生成される前記脈流電源をもとに前記主巻線にスイッチング電流を蓄えるためのトランジスタ（６）と、
外部電源（９）からの電源供給により起動し前記トランジスタのスイッチング動作を制御するための制御部（１０）と、
前記主巻線に蓄えられたスイッチング電流を整流・平滑するための整流平滑回路（７）と、
前記整流平滑回路の出力電圧の電圧レベルを分圧するための２次側分圧回路（８）と、
前記補助巻線の電圧降下をもとに当該補助巻線が短絡状態であることを検出するための短絡検出回路（１１）と、
前記トランジスタのスイッチング動作が開始された後、前記２次側分圧回路にて生成される出力電圧の電圧レベルを検出するための電圧レベル検出回路（１２）と、
前記短絡検出回路にて前記短絡状態が検出され、かつ前記電圧レベル検出回路にて検出される電圧レベルが予め設定された閾値レベル以上であるとき、前記外部電源から前記制御部への電源供給を遮断するための電源供給遮断回路（１３）とを有することを特徴とする力率改善回路。
【請求項２】
前記短絡検出回路は、前記補助巻線に発生する電圧を整流・平滑するためのダイオード（Ｄ2）及びコンデンサ（Ｃ3）と、前記コンデンサにて平滑された出力電圧の電圧レベルと比較される短絡検出用閾値レベルを設定するための短絡検出用閾値レベル設定抵抗（Ｒ7、Ｒ8）と、前記コンデンサにて平滑された出力電圧の電圧レベルが前記短絡検出用閾値レベル以上のときオフ状態からオン状態に切換わる短絡検出用トランジスタ（Ｑ1）とを備え、
前記電圧レベル検出回路は、前記２次側分圧回路にて生成される前記出力電圧の電圧レベルと比較される出力電圧用閾値レベルを設定するための出力電圧用閾値レベル設定抵抗（Ｒ9、Ｒ10）と、前記２次側分圧回路にて生成される前記出力電圧の電圧レベル及び前記出力電圧検出用閾値レベルを比較するためのツェナーダイオード（ＺＤ）と、前記ツェナーダイオードの比較結果をもとにオフ状態からオン状態に切換る電圧レベル検出用トランジスタ（Ｑ2、Ｑ3）とを備え、
前記電源供給遮断回路は、前記短絡検出回路の前記短絡検出用トランジスタ及び前記電圧レベル検出回路の前記電圧レベル検出用トランジスタがそれぞれオン状態であるとき、オフ状態からオン状態に切換わる電源供給制御用トランジスタ（Ｑ4、Ｑ5）と、前記電源供給制御用トランジスタのスイッチング状態に連動してオン状態からオフ状態に切換えられ、前記外部電源から前記制御部への電源供給を遮断するための電源供給遮断用トランジスタ（Ｑ6）とを備えることを特徴とする請求項１記載の力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に用いられる力率変換回路に係り、特に、安全性を高めた力率改善回路に関する。
【背景技術】
【０００２】
従来から、この種のスイッチング電源装置として、一般に交流電源を入力整流平滑回路により整流・平滑して直流電圧に変換し、この直流電圧をスイッチング素子によって断続し、断続して得られたスイッチング出力を出力整流平滑回路に供給し、整流・平滑して任意の直流出力電圧を得ることが知られている。
【０００３】
このようなスイッチング電源装置において、入力側の平滑回路がコンデンサインプット型であると、入力電流が流れるのは、整流電圧が入力平滑コンデンサの充電電圧より高い期間のみとなり、力率を低下させる難点があった。この難点を解消するにあたっては、力率改善機能を有する昇圧型のスイッチング電源装置や、その後段に降圧型スイッチング電源装置を接続して所望の出力を得る方式が採用されている。
【０００４】
そこで、臨界動作型のスイッチング電源装置として、電流検出回路に、抵抗、コンデンサ、ダイオードからなるインピーダンス回路を内蔵し、交流入力電圧の実効値が低い場合にもスイッチング素子をオン状態に維持することにより、設計の自由度を広くし、スイッチング素子のディレーティングを改善することができるスイッチング電源装置が開示されている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３５０３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、背景技術に記載した特許文献１のスイッチング電源装置によれば、インダクタを構成する補助巻線が基板腐食等に因り短絡すると、短絡部分の抵抗値によってはスイッチング動作が継続するため、補助巻線に過多な短絡電流が流れることによって当該補助巻線の温度が上昇し、発煙や発火の危険性があった。
【０００７】
本発明は、この難点を解消するためになされたもので、インダクタを構成する補助巻線の短絡時における当該補助巻線の温度上昇を防止して安全性を高めた力率改善回路を提供することを目的としている。
【課題を解決するための手段】
【０００８】
前述の目的を達成するため、本発明の第１の態様である力率改善回路は、交流電源を整流・平滑して脈流電源を生成するための全波整流回路と、全波整流回路に接続され主巻線及び補助巻線を有するインダクタと、インダクタをスイッチング駆動させ、全波整流回路にて生成される脈流電源をもとに主巻線にスイッチング電流を蓄えるためのトランジスタと、外部電源からの電源供給により起動しトランジスタのスイッチング動作を制御するための制御部と、主巻線に蓄えられたスイッチング電流を整流・平滑するための整流平滑回路と、整流平滑回路の出力電圧の電圧レベルを分圧するための２次側分圧回路と、補助巻線の電圧降下をもとに当該補助巻線が短絡状態であることを検出するための短絡検出回路と、トランジスタのスイッチング動作が開始された後、２次側分圧回路にて生成される出力電圧の電圧レベルを検出するための電圧レベル検出回路と、短絡検出回路にて短絡状態が検出され、かつ電圧レベル検出回路にて検出される電圧レベルが予め設定された閾値レベル以上であるとき、外部電源から制御部への電源供給を遮断するための電源供給遮断回路とを有するものである。
【０００９】
また、本発明の第２の態様である力率改善回路は、本発明の第１の態様において、短絡検出回路は、補助巻線に発生する電圧を整流・平滑するためのダイオード及びコンデンサと、コンデンサにて平滑された出力電圧の電圧レベルと比較される短絡検出用閾値レベルを設定するための短絡検出用閾値レベル設定抵抗と、コンデンサにて平滑された出力電圧の電圧レベルが短絡検出用閾値レベル以上のときオフ状態からオン状態に切換わる短絡検出用トランジスタとを備えている。電圧レベル検出回路は、２次側分圧回路にて生成される出力電圧の電圧レベルと比較される出力電圧用閾値レベルを設定するための出力電圧用閾値レベル設定抵抗と、２次側分圧回路にて生成される出力電圧の電圧レベル及び出力電圧検出用閾値レベルを比較するためのツェナーダイオードと、ツェナーダイオードの比較結果をもとにオフ状態からオン状態に切換わる電圧レベル検出用トランジスタとを備えている。電源供給遮断回路は、短絡検出回路の短絡検出用トランジスタ及び電圧レベル検出回路の電圧レベル検出用トランジスタがそれぞれオン状態であるとき、オフ状態からオン状態に切換わる電源供給制御用トランジスタと、電源供給制御用トランジスタのスイッチング状態に連動してオン状態からオフ状態に切換えられ、外部電源から制御部への電源供給を遮断するための電源供給遮断用トランジスタとを備えている。
【発明の効果】
【００１０】
本発明の力率改善回路によれば、インダクタを構成する補助巻線が基板腐食等に因る短絡時において、外部電源から制御部への電源供給を遮断し、この制御部によるトランジスタへのスイッチング動作を停止させることにより、補助巻線に過多な短絡電流が流れることはなく当該補助巻線の温度上昇を防止することができ、発煙や発火の危険性を抑えることで安全性を高めることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施例による力率改善回路の具体的な構成を示す回路ブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の力率改善回路を適用した実施の形態例について、図面を参照して説明する。
【００１３】
図１は、本発明の実施例による力率改善回路の具体的な構成を示す回路ブロック図である。この力率改善回路には、電気機器等の負荷１、交流電源２、全波整流回路３、１次側分圧回路４、昇圧型のインダクタ５、トランジスタ６、整流平滑回路７、２次側分圧回路８、外部電源９、制御部１０、短絡検出回路１１、電圧レベル検出回路１２、電源供給遮断回路１３、電流制限抵抗Ｒ1及び電流・電圧変換抵抗Ｒ2が備えられている。
【００１４】
ここで、全波整流回路３は、交流電源２を整流・平滑して脈流電源を生成するためのものであり、交流入力電圧Ｖinを整流するダイオードブリッジＤＢと、インダクタ５のスイッチング駆動によりリップル電流を供給するコンデンサＣ1とを有している。また、ダイオードブリッジＤＢにおいて、その（＋）側は、インダクタ５を構成する主巻線５０の一端側に接続されており、（−）側は基準電位点に接続されている。さらに、コンデンサＣ1において、その一端側は、ダイオードブリッジＤＢの（＋）側及び主巻線５０の一端側間に接続されており、他端側は基準電位点に接続されている。
【００１５】
１次側分圧回路４は、全波整流回路３にて生成される脈流電源の電圧レベルを分圧するために直列接続された第１、第２の分圧抵抗Ｒ3、Ｒ4を有している。また、直列接続された第１、第２の分圧抵抗Ｒ3、Ｒ4は、全波整流回路３を構成するダイオードブリッジＤＢの（＋）側及び（−）側間に並列接続されており、この分圧抵抗Ｒ3、Ｒ4の間には、制御部１０を構成する入力電圧検出回路１００が接続されている。
【００１６】
インダクタ５は、その一端側が全波整流回路３を構成するダイオードブリッジＤＢの（＋）側に接続される主巻線５０と、主巻線５０の誘起電圧が受電される補助巻線５１とを有している。また、主巻線５０において、その他端側は、整流平滑回路７を構成するダイオードＤ1のアノードに接続されている。さらに、補助巻線５１において、その一端側は基準電位点に接続されており、他端側は、電流制限抵抗Ｒ1を経由して制御部１０を構成するゼロ電流検出回路１０１と、短絡検出回路１１を構成するダイオードＤ2のアノードにそれぞれ接続されている。
【００１７】
トランジスタ６は、インダクタ５に逆起電圧を発生させて当該インダクタをスイッチング駆動し、全波整流回路３にて生成される脈流電源をもとに主巻線５０にスイッチング電流（によるエネルギー）を蓄えるためのものである。このトランジスタ６として本実施例によれば、ＭＯＳ型ＦＥＴにて構成され、当該ＦＥＴのゲートは、制御部１０を構成するトランジスタ駆動回路１０２に接続されている。また、当該ＦＥＴのソースは、主巻線５０の他端側及び整流平滑回路７を構成するダイオードＤ1のアノード間に接続されている。さらに、当該ＦＥＴのドレインは、電流・電圧変換抵抗Ｒ2を経由して基準電位点と、制御部１０を構成する電流検出回路１０３にそれぞれ接続されている。ここで、電流・電圧変換抵抗Ｒ2は、トランジスタ６のスイッチング動作により流れるスイッチング電流を電圧に変換するためのものである。
【００１８】
整流平滑回路７は、トランジスタ６のスイッチング動作によりインダクタ５に発生する電圧を整流するためのダイオードＤ1と、ダイオードＤ1により整流された電圧を平滑するためのコンデンサＣ2とを有している。また、ダイオードＤ1のカソードは、他端側が基準電位点に接続された負荷１の一端側に接続されている。さらに、コンデンサＣ2において、その一端側は、ダイオードＤ1のカソード及び負荷１の一端側間に接続されており、他端側は基準電位点に接続されている。
【００１９】
２次側分圧回路８は、整流平滑回路７を構成するコンデンサＣ1により平滑された電圧を分圧し、負荷１への出力電圧Ｖoutを生成するためのものであり、直列接続された第３、第４の分圧抵抗Ｒ5、Ｒ6を有している。また、この分圧抵抗Ｒ5、Ｒ6の間には、制御部１０を構成する出力電圧検出回路１０４が接続されている。
【００２０】
外部電源９は、制御部１０に動作電源を供給するためのものである。この外部電源９としては、当該力率改善回路の後段側に設けられる図示しないＤＣ／ＤＣコンバータが有する補助巻線からの電源供給や、専用の小容量電源が好適とされる。
【００２１】
制御部１０には、前述の入力電圧検出回路１００、ゼロ電流検出回路１０１、トランジスタ駆動回路１０２、電流検出回路１０３及び出力電圧検出回路１０４と、制御ＣＰＵ１０５とが備えられている。
【００２２】
この制御部１０において、入力電圧検出回路１００は、１次側分圧回路４の出力波形を検出するためのものである。また、ゼロ電流検出回路１０１は、インダクタ５に蓄えられる（スイッチング電流による）エネルギーが放出されたことを、電流制限抵抗Ｒ1を経由して接続される補助巻線５１の出力電圧をもとに検出するためのものであって、この電流制限抵抗Ｒ1は、ゼロ電流検出回路１０１への入力電流を制限するためのものであり、当該ゼロ電流検出回路の回路内に設けることもできる。また、トランジスタ駆動回路１０２は、トランジスタ６のオン状態又はオフ状態を切換えるようなスイッチング動作を制御し、インダクタ５に逆起電力を発生させるためのものである。また、電流検出回路１０３は、電流・電圧変換抵抗Ｒ2を経由して変換された電圧をもとにスイッチング電流の検出を行うためのものである。また、出力電圧検出回路１０４は、２次側分圧回路８から負荷１への出力電圧Ｖoutの電圧レベルを検出するためのものであり、この出力電圧Ｖoutが一定となるように制御ＣＰＵ１０５によって制御される。さらに、制御ＣＰＵ１０５は、交流電源２からの入力電流が入力電圧と同様の正弦波となり、出力電圧Ｖoutが一定となるように、制御部１０を構成する前述の各回路１００、１０１、１０２、１０３、１０４をそれぞれ制御するためのものである。
【００２３】
短絡検出回路１１は、インダクタ５を構成する補助巻線５１の電圧降下をもとに当該補助巻線が基盤腐食等に因り短絡状態であることを検出するためのものであり、補助巻線５１に発生する電圧を整流・平滑するためのダイオードＤ2及びコンデンサＣ3と、コンデンサＣ3により平滑された出力電圧の電圧レベルと比較される短絡検出用閾値レベルを設定するための短絡検出用閾値レベル設定抵抗Ｒ7、Ｒ8、コンデンサＣ3により平滑された出力電圧の電圧レベルが短絡検出用閾値レベル以上であるとき、オフ状態からオン状態に切換わる（ＮＰＮ型の）短絡検出用トランジスタＱ1と、短絡検出用トランジスタＱ1の動作として、ノイズによる誤動作を防止するためのコンデンサＣ4とを有している。なお、短絡検出用閾値レベル設定抵抗Ｒ8は、短絡検出用トランジスタＱ1のベース電圧を安定させる機能を有している。
【００２４】
この短絡検出回路１１において、短絡検出用トランジスタＱ1のベースは、短絡検出用閾値レベル設定抵抗Ｒ7、ダイオードＤ2を経由してインダクタ５を構成する補助巻線５１の他端側に接続されている。また、短絡検出用トランジスタＱ1のベース／エミッタ間には、短絡検出用閾値レベル設定抵抗Ｒ8、コンデンサＣ4がそれぞれ並列接続されている。また、短絡検出用トランジスタＱ1のコレクタは、電圧レベル検出回路１２を構成する（ＰＮＰ型の）電圧レベル検出用トランジスタＱ3のエミッタに接続され、短絡検出用トランジスタＱ1のエミッタは、基準電位点に接続されている。さらに、ダイオードＤ2のカソードと短絡検出用閾値レベル設定抵抗Ｒ7の間には、他端側が基準電位点に接続されたコンデンサＣ3の一端側が接続されている。
【００２５】
電圧レベル検出回路１２は、トランジスタ６のスイッチング動作が開始された後、２次側分圧回路８にて生成される出力電圧Ｖoutの電圧レベルを検出するためのものであり、２次側分圧回路８にて生成される出力電圧Ｖoutの電圧レベルと比較される出力電圧検出用閾値レベルを設定するために直列接続された分圧抵抗（以下、電圧レベル検出用閾値レベル設定抵抗という。）Ｒ9、Ｒ10と、２次側分圧回路８にて生成される出力電圧Ｖout及び出力電圧検出用閾値レベルを比較するためのツェナーダイオードＺＤと、ツェナーダイオードＺＤの比較結果もとにオフ状態からオン状態に切換わる（ＮＰＮ型の）電圧レベル検出用トランジスタＱ2及び（ＰＮＰ型の）電圧レベル検出用トランジスタＱ3と、電圧レベル検出用トランジスタＱ2、Ｑ3のベース電圧をそれぞれ安定させるための抵抗（安定抵抗）Ｒ11、Ｒ12と、外部電源９からの電源供給により電圧レベル検出用トランジスタＱ3に流れるエミッタ電流を制限するための抵抗（制限抵抗）Ｒ13とを有している。
【００２６】
この電圧レベル検出回路１２おいて、直列接続された電圧レベル検出用閾値レベル設定抵抗Ｒ9、Ｒ10の間には、ツェナーダイオードＺＤ、抵抗Ｒ11を経由して基準電位点が接続されている。また、ツェナーダイオードＺＤ及び抵抗Ｒ11の間には、電圧レベル検出用トランジスタＱ2のベースが接続されている。また、電圧レベル検出用トランジスタＱ2のコレクタは、電圧レベル検出用トランジスタＱ3のベースに接続され、電圧レベル検出用トランジスタＱ2のエミッタは、基準電位点に接続されている。また、電圧レベル検出用トランジスタＱ3のコレクタは、電源供給遮断回路１３を構成する（ＮＰＮ型の）電源供給制御用トランジスタＱ4のベースに接続されている。また、電圧レベル検出用トランジスタＱ3のベース／エミッタ間には、抵抗Ｒ12が接続されている。
【００２７】
電源供給遮断回路１３は、短絡検出回路１１にてインダクタ５を構成する補助巻線５１の短絡状態が検出され、かつ電圧レベル検出回路１２にて検出される電圧レベルが、電圧レベル検出用閾値レベル設定抵抗Ｒ9、Ｒ10にて設定された電圧レベル検出用閾値レベル以上であるとき、外部電源９から制御部１０への電源供給を遮断するためのものであり、短絡検出回路１１の短絡検出用トランジスタＱ1及び電圧レベル検出回路１２の電圧レベル検出用トランジスタＱ2、Ｑ3がそれぞれオン状態であるとき、オフ状態からオン状態に切換わる（ＮＰＮ型の）電源供給制御用トランジスタＱ4及び（ＰＮＰ型の）電源供給制御用トランジスタＱ5と、電源供給制御用トランジスタＱ4、Ｑ5のスイッチング状態に連動してオン状態からオフ状態に切換えられ、外部電源９から制御部１０への電源供給を遮断するための（ＮＰＮ型の）電源供給遮断用トランジスタＱ6と、電源供給制御用トランジスタＱ4の動作として、ノイズによる誤動作を防止するためのコンデンサＣ5と、電源供給制御用トランジスタＱ4、Ｑ5のベース電圧をそれぞれ安定させるための抵抗（安定抵抗）Ｒ14、Ｒ15と、電源供給遮断用トランジスタＱ6のベース電圧を安定させるための抵抗（安定抵抗）Ｒ16とを有している。
【００２８】
この電源供給遮断回路１３において、電源供給制御用トランジスタＱ4のベース／エミッタ間には、抵抗Ｒ14、コンデンサＣ4がそれぞれ並列接続されている。また、電源供給制御用トランジスタＱ4のコレクタは、電源供給制御用トランジスタＱ5のベースに接続され、電源供給制御用トランジスタＱ4のエミッタは、基準電位点に接続されている。また、電源供給制御用トランジスタＱ5のエミッタは、電源供給遮断用トランジスタＱ6のベースに接続され、電源供給制御用トランジスタＱ5のコレクタは、抵抗Ｒ14を経由して基準電位点に接続されている。また、電源供給制御用トランジスタＱ5のベース／エミッタ間には、抵抗Ｒ15が接続されている。また、電源供給遮断用トランジスタＱ6のコレクタには、外部電源９が接続され、このトランジスタＱ6のエミッタには、制御部１０が接続されている。さらに、電源供給遮断用トランジスタＱ6のベース／エミッタ間には、抵抗Ｒ16が接続されている。
【００２９】
このように構成された本発明の実施例による力率改善回路において、以下、電流臨界モードの具体的な動作について説明する。
【００３０】
図１に示す交流電源２からの交流入力電圧Ｖinが印加されると、この交流入力電圧Ｖinは、全波整流回路３を構成するダイオードブリッジＤＢにて全波整流される。ここで、コンデンサＣ1の容量は、通常、１μＦのように小さいため、このコンデンサＣ1の両端には、全波整流された電圧波形が印加されることになる。
【００３１】
このとき、電源投入直後の動作として、予めオン状態に設定されている電源供給遮断回路１３の電源供給遮断用トランジスタＱ6を経由して外部電源９から制御部１０への動作電源の供給が開始されると、制御ＣＰＵ１０５は、トランジスタ駆動回路１０２を制御してトランジスタ６をオフ状態からオン状態に切換える。この制御により、インダクタ５を構成する主巻線５０には、交流電源２から全波整流回路３を経由した電圧が供給されるため、当該インダクタに流れる電流は「０」から時間の経過とともに上昇し、オン状態のトランジスタ６、電流・電圧変換抵抗Ｒ2の経路でスイッチング電流が流れることから、インダクタ５にエネルギーが蓄えられる。
【００３２】
ここで、電流臨界モードにおける力率を改善するにあたっては、交流電源２からの入力電流を入力電圧Ｖinと同様の正弦波状にする必要があるため、制御部１０の制御ＣＰＵ１０５は、電流検出回路１０３に入力されるスイッチング電流のピーク電流の波形と、１次側分圧回路４から入力電圧検出回路１００に印加される全波整流された電圧波形とが同一の波形となるようなインダクタ５に流れる電流が所定の電流値まで上昇したとき、トランジスタ駆動回路１０２を制御してトランジスタ６をオン状態からオフ状態に切換える。
【００３３】
また、トランジスタ６がオン状態からオフ状態に切換えられると、インダクタ５に逆起電力が発生するため、主巻線５０におけるトランジスタ６側の端子Ｐ3には、全波整流回路３を構成するコンデンサＣ1の両端間電圧よりも高い電圧が発生し、インダクタ５から整流平滑回路７を構成するダイオードＤ1、コンデンサＣ2の経路で電流が流れ、２次側分圧回路８を経由して分圧された出力電圧Ｖoutが発生することで、この出力電圧Ｖoutが負荷１に電源供給される。
【００３４】
なお、電圧レベル検出回路１２のツェナーダイオードＺＤは、前述のような電源投入直後より、２次側分圧回路８を経由して分圧された出力電圧Ｖoutの電圧レベルと、電圧レベル用閾値レベル設定抵抗Ｒ9、Ｒ10にて設定される電圧レベル検出用閾値との比較を開始する。ここでは、２次側分圧回路８を経由して分圧された出力電圧Ｖoutの電圧レベルが電圧レベル検出用閾値レベル未満であるとツェナーダイオードＺＤにて判断されるため、電圧レベル検出用トランジスタＱ2、Ｑ3はそれぞれオフ状態が保持されている。
【００３５】
また、前述のような電源投入直後において、インダクタ５にエネルギーが蓄えられることで主巻線５０から誘起される補助巻線５１の電圧レベルは、短絡検出回路１１の短絡検出用閾値レベル設定抵抗Ｒ7、Ｒ8にて設定される短絡検出用閾値レベル（例えば、約０．６Ｖ）未満であるため、短絡検出用トランジスタＱ1はオフ状態が保持されている。
【００３６】
したがって、短絡検出回路１１の短絡検出用トランジスタＱ1、電圧レベル検出回路１２の電圧レベル検出用トランジスタＱ2、Ｑ3がそれぞれオフ状態で保持されていると、電源供給遮断回路１３の電源供給制御用トランジスタＱ4、Ｑ5についてもオン状態が保持され、これに連動して電源供給遮断用トランジスタＱ6のオン状態も保持されることにより、外部電源９から制御部１０への電源供給が遮断されることはない。
【００３７】
なお、前述の電源投入時において、インダクタ５に流れるスイッチング電流は下降して、時間の経過とともに「０」となるため、制御部１０を構成するゼロ電流検出回路１０１は、電流制限抵抗Ｒ1を経由して接続される補助巻線５１の出力電圧、すなわち、主巻線５０から補助巻線５１への誘起電圧の電圧レベルに基づき、インダクダ５のエネルギーが放出されたことを確認することができる。これを検出した制御ＣＰＵ１０５は、トランジスタ駆動回路１０２を制御してトランジスタ６をオフ状態からオン状態に切換えるように、以降、ここまでのスイッチング動作を繰り返すことで負荷１への電源供給を継続することができる。
【００３８】
次に、インダクタ５を構成する補助巻線５１の端子間Ｐ1、Ｐ2間が基板腐食等に因る短絡時であって当該補助巻線が破損すると、この補助巻線５１の電圧レベルは、短絡検出回路１１の短絡検出用閾値レベル設定抵抗Ｒ7、Ｒ8にて設定される短絡検出用閾値（例えば、約０．６Ｖ）未満であるため、短絡検出用トランジスタＱ1はオフ状態が保持される。
【００３９】
ここで、インダクタ５にエネルギーが蓄えられることで、前述のような電源投入直後より２次側分圧回路８を経由して分圧された出力電圧Ｖoutの電圧レベルが上昇し、電圧レベル検出回路１２の電圧レベル用閾値レベル設定抵抗Ｒ9、Ｒ10にて設定される電圧レベル検出用閾値以上になると、これを検出したツェナーダイオードＺＤの制御により、電圧レベル検出用トランジスタＱ2、Ｑ3はそれぞれオフ状態からオン状態に切換えられる。
【００４０】
したがって、短絡検出回路１１の短絡検出用トランジスタＱ1がオフ状態で保持される一方、電圧レベル検出回路１２の電圧レベル検出用トランジスタＱ2、Ｑ3がそれぞれオフ状態からオン状態に切換えられると、電源供給遮断回路１３の電源供給制御用トランジスタＱ4、Ｑ5についてもそれぞれオン状態からオフ状態に切換えられ、これに連動して電源供給遮断用トランジスタＱ6がオン状態からオフ状態に切換えられるため、外部電源９から制御部１０への電源供給が遮断される。
【００４１】
これにより、制御部１０を構成するトランジスタ駆動回路１０２によるトランジスタ６へのスイッチング動作が停止され、インダクタ５にエネルギーが蓄えられる動作を停止するため、補助巻線５１の温度上昇を防止することができ、発煙や発火の危険性を抑えることで安全性が高められる。
【００４２】
本発明の力率改善回路においては、特定の実施の形態をもって説明してきたが、この形態に限定されるものでなく、本発明の効果を奏する限り、これまで知られた如何なる構成の当該回路であっても採用できるということはいうまでもないことである。
【符号の説明】
【００４３】
２……交流電源
３……全波整流回路
４……１次側分圧回路
５……インダクタ
５０……主巻線
５１……補助巻線
６……トランジスタ
７……整流平滑回路
８……２次側分圧回路
９……外部電源
１０……制御部
１１……短絡検出回路
Ｄ2……ダイオード
Ｃ3……コンデンサ
Ｒ7、Ｒ8……短絡検出用閾値レベル設定抵抗
Ｑ1……短絡検出用トランジスタ
１２……電圧レベル検出回路
Ｒ9、Ｒ10……電圧レベル検出用閾値レベル設定抵抗
ＺＤ……ツェナーダイオード
Ｑ2、Ｑ3……電圧レベル検出用トランジスタ
１３……電源供給遮断回路
Ｑ4、Ｑ5……電源供給制御用トランジスタ
Ｑ6……電源供給遮断用トランジスタ
【図１】
2013176239.tif 000003