(57)【要約】【課題】絶縁膜に開口部を設けた回路基板において、開口率が充分に向上された回路基板、回路基板の製造方法、及び、表示装置を提供する。【解決手段】ガラス基板、及び、絶縁膜を有する回路基板であって、上記絶縁膜は、少なくとも第１開口部及び第２開口部があり、上記回路基板は、基板主面を平面視したときに、第１開口部と重畳する第１導電体、第１導電体と電気的に接続する第２導電体又は半導体、第２開口部と重畳する第３導電体、及び、第３導電体と電気的に接続する第４導電体を有し、上記第２導電体又は半導体が設けられている層は、該第４導電体が設けられている層よりも、よりガラス基板側であり、上記第１導電体は、該第３導電体よりも厚い回路基板である。【選択図】図９
2013165243.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板、及び、絶縁膜を有する回路基板であって、
該絶縁膜は、少なくとも第１開口部及び第２開口部があり、
該回路基板は、基板主面を平面視したときに、第１開口部と重畳する第１導電体、第１導電体と電気的に接続する第２導電体又は半導体、第２開口部と重畳する第３導電体、及び、第３導電体と電気的に接続する第４導電体を有し、
該第２導電体又は半導体が設けられている層は、該第４導電体が設けられている層よりも、よりガラス基板側であり、
該第１導電体は、該第３導電体よりも厚い
ことを特徴とする回路基板。
【請求項２】
前記第１導電体は、前記第３導電体よりも多く積層されたものである
ことを特徴とする請求項１に記載の回路基板。
【請求項３】
前記第１導電体は、複数層のソースメタルを含み、
前記第３導電体は、単層のソースメタルを含む
ことを特徴とする請求項１又は２に記載の回路基板。
【請求項４】
前記回路基板は、薄膜トランジスタ素子を有するアレイ基板であり、
該薄膜トランジスタ素子は、ゲート電極、ソース電極、ドレイン電極及び半導体を有し、
前記第４導電体は、ゲート電極である
ことを特徴とする請求項１〜３のいずれかに記載の回路基板。
【請求項５】
前記回路基板は、回路基板を断面視したときに、前記第２導電体又は半導体が設けられている層と、前記第３導電体が設けられている層との間に、少なくとも第４導電体、及び、ゲート酸化膜が設けられている
ことを特徴とする請求項１〜４のいずれかに記載の回路基板。
【請求項６】
前記回路基板は、回路基板を断面視したときに、前記第２導電体が設けられている層と、前記第３導電体が設けられている層との間に、少なくとも第４導電体、ゲート酸化膜、半導体、及び、絶縁膜が設けられている
ことを特徴とする請求項５に記載の回路基板。
【請求項７】
前記第２導電体は、遮光膜である
ことを特徴とする請求項１〜６のいずれかに記載の回路基板。
【請求項８】
前記回路基板は、更に平坦化膜が設けられ、
該平坦化膜は、基板主面を平面視したときに、前記第１開口部と重畳するように開口部が設けられるとともに、前記第２開口部と重畳するように開口部が設けられる
ことを特徴とする請求項１〜７のいずれかに記載の回路基板。
【請求項９】
前記平坦化膜の開口部の径は、８μｍ以下である
ことを特徴とする請求項８に記載の回路基板。
【請求項１０】
前記第２導電体又は半導体は、前記薄膜トランジスタ素子の半導体である
ことを特徴とする請求項４に記載の回路基板。
【請求項１１】
ガラス基板、及び、絶縁膜を有する回路基板の製造方法であって、
該回路基板の製造方法は、第２導電体又は半導体を形成する工程、
絶縁膜を形成する工程、
第４導電体を形成する工程、
該第２導電体又は半導体と電気的に接続する第１導電体を形成し、第４導電体と電気的に接続する第３導電体を形成する工程、
平坦化膜を形成する工程、並びに、
露光により該平坦化膜の第１導電体と重畳する領域、及び、該平坦化膜の第３導電体と重畳する領域をそれぞれ開口する工程を含み、
該第１導電体は、該第３導電体よりも厚く、
該平坦化膜の第１導電体と重畳する領域を開口するための露光時間と、該平坦化膜の第３導電体と重畳する領域を開口するための露光時間は、同じである
ことを特徴とする回路基板の製造方法。
【請求項１２】
請求項１〜１０のいずれかに記載の回路基板、又は、請求項１１記載の回路基板の製造方法により得られた回路基板を備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板、回路基板の製造方法、及び、表示装置に関する。より詳しくは、高精細な液晶表示装置の構成部材として用いられる回路基板、回路基板の製造方法、及び、表示装置に関するものである。
【背景技術】
【０００２】
回路基板は、電子回路を構成要素として有するものであり、例えば、薄膜トランジスタ（ＴＦＴ）等の素子を含む回路基板は、液晶表示装置、有機エレクトロルミネセンス表示装置、及び、太陽電池等の電子装置の構成部材として広く利用されている。
【０００３】
以下、ＴＦＴ駆動の液晶表示パネルを構成するＴＦＴアレイ基板の回路構成を例に挙げて説明する。ＴＦＴアレイ基板は、通常、ｍ行のゲートバスラインとｎ列のソースバスラインとからなるｍ×ｎマトリクス配線の交点に、スイッチング素子であるＴＦＴが設けられた構造を含む画素回路を有する。ここで、ＴＦＴのドレイン配線が、コンタクトホールを介して、絵素電極に電気的に接続される等、ＴＦＴアレイ基板には異なる層の間を電気的に接続するためのコンタクトホールが設けられている。
【０００４】
なお、近年、スマートフォン、タブレット、携帯型ゲーム機、カーナビゲーション等の中小型等の、高精細の表示装置が普及していることから、高精細の表示装置に適合するような開口率の高い回路基板が強く望まれている。
【０００５】
従来の回路基板としては、例えば、互いに異なる層に設けられているゲート電極及びソースメタルが、それぞれコンタクトホール部で絵素電極と接続された回路基板が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２０１１／１０４９３８号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述した従来の回路基板におけるコンタクトホール部は、２種類以上の段差が存在する箇所に平坦化膜である有機絶縁膜（レジスト）を形成し、平坦化膜を開口する工程を経て形成されるものであるが、後述するように、製造歩留まりを充分なものとしながら開口率が高い回路基板とするための工夫の余地があった。
【０００８】
本発明は、上記現状に鑑みてなされたものであり、絶縁膜に開口部を設けた回路基板において、開口率が充分に向上された回路基板、回路基板の製造方法、及び、表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明者は、回路基板の開口率が向上され、表示装置等に適切に用いることができる回路基板について種々検討した。ここで、本発明者は、コンタクトホールは、通常は遮光されるところ、そのために回路基板の開口面積が小さくなる（回路基板の開口率が低下する）ことに着目した。そして、この開口率の低下を防ぐため、ホール径をコンタクトホールの機能に不具合が生じない手法で適切に小さくすることを検討した。そして、２種類以上の段差が存在する箇所に平坦化膜である有機絶縁膜（レジスト）を形成してその開口を行う場合、段差が低い箇所にパターニング露光時のフォーカスを合わせこむ、例えば、段差が低い箇所まで有機絶縁膜を充分に除去できるように露光時間Ｙミリ秒（Ｙは、後述するＸよりも大きい）だけ露光すると、段差が高い方は露光過剰になり、コンタクトホール部の開口部の径が大きくなってしまうこと（例えば、図１６における径Ｗ２）、一方、もし段差が高い箇所にフォーカスを合わせて露光をおこなう、例えば、段差が高い箇所の有機絶縁膜を充分に除去できる程度の露光時間Ｘミリ秒の露光だけをおこなうと、段差が高い箇所のコンタクトホール部の開口部の径が大きくなることは防止されるものの（例えば、図１７における径Ｗ１）、段差が低い箇所に未露光の有機絶縁膜（レジスト）が残ってしまうこと（例えば、図１７における平坦化膜１３６Ｒ）に着目した。
【００１０】
なお、従来の回路基板においては、例えば、ソース／ゲートコンタクト部とソース／Ｓｉコンタクト部、又は、ソース／ゲートコンタクト部とソース／遮光膜コンタクト部との間に段差が存在する。ここで、先ず本発明者は、パターニング用の有機絶縁膜を露光にてパターニングする場合、段差が低い方に露光時間を合わせることの有利な効果に着目した。すなわち、段差が高い方に露光時間を合わせた場合、段差が低い方のコンタクト部において、未露光の有機膜がコンタクトホール下部に残ることにより接続が断線されて電気的接続が妨げられ、回路基板の製造歩留まりが低下したり、レジスト残りが次工程で飛散することによるクロスコンタミネーションが生じたりするおそれがあることを見いだした。そして、段差が低い方に露光時間を合わせることにより、このような断線やクロスコンタミネーションを充分に防止することができることを見いだした。しかしながら、例えば、従来の回路基板においては、ソース／ゲートコンタクト部とソース／Ｓｉコンタクト部には、ゲート電極及びゲート酸化膜に匹敵する段差が存在するところ、段差が低い箇所に露光時間を合わせて平坦化膜を開口すると、上述したように、段差が高い箇所の開口部は開口面積が大きくなる傾向があり、これにより回路基板の開口率は低くなるおそれがあった。本発明者は、先ずこのような課題を見いだし、次いで、特に表示装置が高精細になるほど、高い開口率を維持することが重要となることを見いだした。
【００１１】
そして、本発明者は、コンタクトホール部としての機能を損なう等の不具合がなく、平坦化膜の開口部面積を大きくしないようなプロセスが重要であると認識し、これについて鋭意検討をおこなった。そして、段差を導電体によって埋め、小さくすることによって、作製される平坦化膜の開口部面積の段差間での差を小さくすることができること、例えば、第１ソースメタルを段差が低い場所だけにパターニングして配置することにより、段差を小さくでき、その結果、平坦化膜の開口部面積の増加を抑制することができることを見いだした。
【００１２】
更に、従来のデバイスの構造では、段差がゲート電極及びゲート酸化膜分であったが、最近ではトランジスタ下部に遮光膜を採用することがある。膜上（有機絶縁膜上）の金属とこの遮光膜とをコンタクトホール部で導通させる場合、従来の構造では、ソース／ゲートコンタクト部における導電体（ソースメタル等）とソース／遮光膜コンタクト部における導電体（ソースメタル等）との段差は、上述したソース／ゲートコンタクト部とソース／Ｓｉコンタクト部との段差と比べて、例えばトランジスタ下に存在する最下層絶縁膜（例えば、３００ｎｍ程度）と半導体層（例えば、１０００ｎｍ程度）の段差分、更に増加する。このような回路基板においては開口部の開口面積が特に大きくなる傾向があった。本発明者は、このような回路基板において本発明を特に好適に適用できることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
【００１３】
すなわち、本発明は、ガラス基板、及び、絶縁膜を有する回路基板であって、上記絶縁膜は、少なくとも第１開口部及び第２開口部があり、上記回路基板は、基板主面を平面視したときに、第１開口部と重畳する第１導電体、第１導電体と電気的に接続する第２導電体又は半導体、第２開口部と重畳する第３導電体、及び、第３導電体と電気的に接続する第４導電体を有し、上記第２導電体又は半導体が設けられている層は、該第４導電体が設けられている層よりも、よりガラス基板側であり、上記第１導電体は、該第３導電体よりも厚い回路基板である。なお、本発明の回路基板は、通常は表示装置用の回路基板である。また、第１導電体〜第４導電体は、例えば、遮光性のメタルから構成され、後述する平坦化膜上に堆積されるものではない。
【００１４】
上記第１導電体は、通常は第１導電体の下側（ガラス基板側）で第２導電体又は半導体と電気的に接続し、第３導電体は、通常は第３導電体の下側で第４導電体と電気的に接続する。第１導電体及び第３導電体は、同じ導電性材料から構成されるものであることが好ましい。より好ましくは、ソースメタルから構成されることである。なお、通常、第１導電体と第３導電体とは別個に分かれており、電気的に接続されていない。
【００１５】
上記第１導電体は、上記第３導電体よりも厚く、その差の分だけ、第１導電体の上面（ガラス基板側と反対側の面を言う。）と第３導電体の上面との段差がより小さくなっている。なお、第１導電体又は第３導電体の上面とは、コンタクト部における第１導電体又は第３導電体の上面の最も低い箇所の高さである。
【００１６】
上記第１導電体は、導電体の積層体であることが好ましい。例えば、上記第３導電体も導電体の積層体である場合は、第３導電体よりも多く積層されたものであることが好ましい。また、上記第１導電体は、複数層のソースメタルを含み、上記第３導電体は、単層のソースメタルを含むことが本発明の好ましい形態の１つである。上記第１導電体が、更にゲートメタルを含むこともまた、本発明の好ましい形態の１つである。
【００１７】
上記回路基板は、薄膜トランジスタ素子を有するアレイ基板であり、上記薄膜トランジスタ素子は、ゲート電極、ソース電極、ドレイン電極及び半導体を有し、上記第４導電体は、ゲート電極であることが好ましい。
【００１８】
上記第２導電体又は半導体は、上記薄膜トランジスタ素子の半導体であることが本発明の好ましい形態の１つである。
なお、上記薄膜トランジスタ素子は、アモルファスＳｉＴＦＴや多結晶ＳｉＴＦＴ等であってもよく、酸化物半導体を含むものであってもよい。例えば、上記薄膜トランジスタ素子の半導体層は、アモルファスＳｉ半導体層であることが好ましい。
【００１９】
上記回路基板は、回路基板を断面視したときに、上記第２導電体又は半導体が設けられている層と、上記第３導電体が設けられている層との間に、少なくとも第４導電体、及び、ゲート酸化膜が設けられていることが好ましい。層とは、そのガラス基板側、及び／又は、ガラス基板側と反対側において、共通する部材（例えば、絶縁層等）と接しているものを言う。
【００２０】
上記回路基板は、回路基板を断面視したときに、上記第２導電体が設けられている層と、上記第３導電体が設けられている層との間に、少なくとも第４導電体、ゲート酸化膜、半導体、及び、絶縁膜が設けられていることが、本発明の回路基板の好ましい形態の１つである。また、上記第２導電体は、遮光膜であることが好ましい。上記ゲート酸化膜及び遮光膜は、基板主面を平面視したときに、通常は第４導電体であるゲート電極と重畳する。このような回路基板において本発明を適用することにより、コンタクトホールの面積の増加を充分に抑制できる等、回路基板の開口率を高める効果を顕著に発揮することができる。
【００２１】
なお、上記開口される絶縁膜の膜厚は、２μｍ以上であることが好ましい。また、例えば１０μｍ以下であることが好ましい。
【００２２】
上記回路基板は、更に平坦化膜が設けられ、上記平坦化膜は、基板主面を平面視したときに、上記第１開口部と重畳するように開口部が設けられるとともに、上記第２開口部と重畳するように開口部が設けられることが好ましい。平坦化膜は、通常、回路基板におけるガラス基板の反対側の面を平坦化するための膜を言う。更に、上記回路基板は、更に平坦化膜及び該平坦化膜上の第５導電体及び第６導電体が設けられ、該平坦化膜は、基板主面を平面視したときに、該回路基板は、該第１開口部と重畳する平坦化膜の開口部を介して平坦化膜上の第５導電体と前記第１導電体とを電気的に接続する第１コンタクトホール、及び、該第２開口部と重畳する平坦化膜の開口部を介して平坦化膜上の第６導電体と前記第３導電体とを電気的に接続する第２コンタクトホールが設けられているものが好適なものとして挙げられる。言い換えれば、上記回路基板は、平坦化膜である有機絶縁膜（レジスト）を更に形成して、第１開口部、第２開口部と重畳する箇所にその開口を行い、金属又は透明導電膜を堆積して、コンタクトホールを形成するものであってもよい。なお、上記第５導電体及び第６導電体は、少なくともその一部が平坦化膜上に設けられている金属又は透明導電体であればよい。
【００２３】
上記平坦化膜の開口部の径は、８μｍ以下であることが好ましい。本発明の効果の１つとして、このように平坦化膜において、第１開口部と重畳する開口部の径とともに第２開口部と重畳する開口部の径を充分に小さくすることができる。これにより、回路基板の開口率を更に充分に高いものとすることができる。上記径は、径の平均の長さであればよいが、中でも、開口部の最大径が上記上限値内であることがより好適である。また、上記最大径は、３μｍ以上であることが好ましい。
【００２４】
上記開口部は、遮光膜と重畳することが本発明の好ましい形態の１つである。なお、上記開口部が上記遮光膜と重畳するとは、上記コンタクトホールが上記第２導電体と実質的に重畳するものであればよい。
【００２５】
本発明の回路基板は、上述したように、例えば、平坦化膜上に更に画素電極が配置され、画素電極と、上記第１電極、及び、第２電極又は半導体とが、コンタクトホールとしての第１開口部を介して電気的に接続されるとともに、画素電極と、上記第３電極及び第４電極とが、コンタクトホールとしての第２開口部を介して電気的に接続される。
【００２６】
本発明はまた、ガラス基板、及び、絶縁膜を有する回路基板の製造方法であって、上記回路基板の製造方法は、第２導電体又は半導体を形成する工程、絶縁膜を形成する工程、第４導電体を形成する工程、該第２導電体又は半導体と電気的に接続する第１導電体を形成し、第４導電体と電気的に接続する第３導電体を形成する工程、平坦化膜を形成する工程、並びに、露光により該平坦化膜の第１導電体と重畳する領域、及び、該平坦化膜の第３導電体と重畳する領域をそれぞれ開口する工程を含み、該第１導電体は、該第３導電体よりも厚く、該平坦化膜の第１導電体と重畳する領域を開口するための露光時間と、該平坦化膜の第３導電体と重畳する領域を開口するための露光時間は、同じである回路基板の製造方法でもある。露光時間が同じとは、本発明の技術分野において実質的に同じと言えるものであればよい。
【００２７】
ここで、上記第２導電体又は半導体と電気的に接続する第１導電体を形成し、第４導電体と電気的に接続する第３導電体を形成する工程とは、例えば、第３導電体としてソースメタルを１回堆積（第２ソースメタルを堆積）するのに対し、第１導電体としてソースメタルを２回堆積（第１ソースメタル及び第２ソースメタルを堆積）することができる。これにより、第１ソースメタル膜厚分の段差を吸収することができ、その結果、段差が最も高い箇所の開口部の過剰露光が抑制され、結果としてその部分の開口面積の余分な増大を防いだり、又は、段差が低い箇所のレジスト残りを抑制したりすることができる。
【００２８】
より具体的には、上記第２導電体又は半導体と電気的に接続する第１導電体を形成し、第４導電体と電気的に接続する第３導電体を形成する工程とは、以下のようにおこなうことができる。先ず、第１ソースメタルを堆積する。次いで、レジストを塗布する。次いで、第１パターニング露光をおこなう。次いで、ウェット（ｗｅｔ）エッチングをおこなう。これにより、第１ソースメタルが第２導電体又は半導体と電気的に接続するように第１領域（基板主面を平面視したときに、第１開口部となる領域）だけに形成される。そして、レジストを剥離する。次いで、第２ソースメタルを堆積する。次いで、レジストを塗布する。次いで、第２パターニング露光をおこなう。次いで、ウェット（ｗｅｔ）エッチングをおこなう。これにより、第２ソースメタルが第２導電体又は半導体と第１ソースメタルを介して電気的に接続するように第１領域に形成されるとともに、第４導電体と電気的に接続するように第２領域（基板主面を平面視したときに、第２開口部となる領域）第２開口部に形成される。次いで、レジストを剥離する。以上より、パターニングを完了する。  
【００２９】
本発明の回路基板の製造方法においては、更に、平坦化膜上に画素電極を形成すると同時に、通常、画素電極と、上記第１電極及び第２電極又は半導体とが、第１開口部を介して電気的に接続されるとともに、画素電極と、上記第３電極及び第４電極とが、第２開口部を介して電気的に接続される。これによっても、コンタクトホールが形成される。
【００３０】
なお、本発明の回路基板の製造方法により得られる回路基板の好ましい形態は、上述した本発明の回路基板の好ましい形態と同様である。
【００３１】
本発明は更に、本発明の回路基板、又は、本発明の回路基板の製造方法により得られた回路基板を備える表示装置でもある。上記表示装置としては、液晶表示装置、有機ＥＬ表示装置や無機ＥＬ表示装置等のＥＬ表示装置等が挙げられる。中でも、スマートフォン、タブレット、携帯型ゲーム機、カーナビゲーション等の中小型の、高精細の表示装置が特に好ましい。また、表示装置としては、液晶表示装置が好ましい。
【００３２】
本発明の表示装置が備える回路基板の好ましい形態は、上述した本発明の回路基板、又は、本発明の回路基板の製造方法により得られた回路基板の好ましい形態と同様である。
【００３３】
本発明の回路基板、回路基板の製造方法、及び、表示装置の構成としては、上述した構成要素を必須とするものである限り、その他の構成要素により特に限定されるものではなく、回路基板、回路基板の製造方法、及び、表示装置に通常用いられるその他の構成を適宜適用することができる。
【発明の効果】
【００３４】
本発明によれば、絶縁膜に開口部を設けた回路基板において、回路基板の開口率を充分に向上することができる。
【図面の簡単な説明】
【００３５】
【図１】実施形態１の回路基板の製造工程の１つを示す断面模式図である。
【図２】実施形態１の回路基板の製造工程の１つを示す断面模式図である。
【図３】実施形態１の回路基板の製造工程の１つを示す断面模式図である。
【図４】実施形態１の回路基板の製造工程の１つを示す断面模式図である。
【図５】実施形態１の回路基板の製造工程の１つを示す断面模式図である。
【図６】実施形態１の回路基板の製造工程の１つを示す断面模式図である。
【図７】実施形態１の回路基板の製造工程の１つを示す断面模式図である。
【図８】実施形態１の回路基板の製造工程の１つを示す断面模式図である。
【図９】実施形態１の回路基板の製造工程の１つを示す断面模式図である。
【図１０】実施形態２の回路基板の製造工程の１つを示す断面模式図である。
【図１１】実施形態３の回路基板の製造工程の１つを示す断面模式図である。
【図１２】比較例１の回路基板の製造工程の１つを示す断面模式図である。
【図１３】比較例１の回路基板の製造工程の１つを示す断面模式図である。
【図１４】比較例１の回路基板の製造工程の１つを示す断面模式図である。
【図１５】比較例１の回路基板の製造工程の１つを示す断面模式図である。
【図１６】比較例１の回路基板の製造工程の１つを示す断面模式図である。
【図１７】比較例１の回路基板の製造工程の１つの別形態を示す断面模式図である。
【図１８】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図１９】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図２０】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図２１】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図２２】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図２３】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図２４】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図２５】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図２６】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図２７】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図２８】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図２９】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図３０】比較例２の回路基板の製造工程の１つを示す断面模式図である。
【図３１】比較例２の回路基板の製造工程の１つを示す平面模式図である。
【図３２】比較例２の回路基板の製造工程の１つを示す平面模式図である。
【図３３】比較例２の回路基板の製造工程の１つを示す平面模式図である。
【図３４】比較例２の回路基板の製造工程の１つを示す平面模式図である。
【図３５】比較例２の回路基板の製造工程の１つを示す平面模式図である。
【図３６】比較例２の回路基板の製造工程の１つを示す平面模式図である。
【発明を実施するための形態】
【００３６】
本明細書において、ソースメタルは、ＴＦＴにおけるソース電極、ソースバスライン、又は、これらと同じ材料からなるメタルを言う。ゲートメタルは、ＴＦＴにおけるゲート電極、ゲートバスライン、又は、これらと同じ材料からなるメタルを言う。回路基板は、実施形態においてＴＦＴが設けられる基板であることから、ＴＦＴ基板ともいう。また、本発明の回路基板を備える液晶表示装置において、上記回路基板に対向する基板は、実施形態においてカラーフィルタ（ＣＦ）が配置される基板であることから、ＣＦ基板ともいう。また、回路基板の開口率は、回路基板を表示装置に適用した場合に画像を表示する表示領域内の、回路基板における透光領域と遮光領域との合計面積に対する透光領域の割合である。平坦化膜の開口部は表示品位を高める観点から通常は遮光されるため、平坦化膜の開口面積を小さくすることにより、回路基板の開口面積（開口率）を大きくすることができる。また、本明細書中、説明の便宜上、製造工程の途中でまだ電気的な導通がなされていない開口部（ホール）であっても、「コンタクトホール部」と言うことがある。更に、互いに電気的に接続されたソースメタル及びゲートメタルからなる構成部材を、ソース／ゲートコンタクト部とも言い、当該コンタクト部が形成されるコンタクトホールをゲートコンタクトホールとも言う。互いに電気的に接続されたソースメタルとケイ素（Ｓｉ）半導体とからなる構成部材を、ソース／Ｓｉコンタクト部とも言い、当該コンタクト部が形成されるコンタクトホールをアクティブコンタクトホールとも言う。互いに電気的に接続されたソースメタル及び遮光膜を含んでなる構造体を、ソース／遮光膜コンタクト部とも言う。これらコンタクト部は、コンタクト部と重畳するコンタクトホールを介して更に平坦化膜上の金属又は画素電極等の透明電極と電気的に接続するものであってもよい。また、製造工程の途中でまだ電気回路が完全に形成されていない基板であっても、「回路基板」と言うことがある。
【００３７】
以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。また、各実施形態等において、同様の機能を発揮する部材及び部分は同様の符号を付している。
【００３８】
（実施形態１）
実施形態１の回路基板は、ソース／ゲートコンタクト部とソース／Ｓｉコンタクト部とを有する。この場合、従来の回路基板ではソース／ゲートコンタクト部のソースメタルとソース／Ｓｉコンタクト部のソースメタルとの間に段差があるところ、後述するように、ソース／Ｓｉコンタクト部に第１ソースメタルを残すことにより、段差を小さくすることができる。すなわち、ソース／Ｓｉコンタクト部において複数層のソースメタルを配置し、ソース／ゲートコンタクト部において単層のソースメタルを配置することにより、段差を小さくすることができる。
なお、実施形態１の回路基板は、薄膜トランジスタ（ＴＦＴ）が設けられたＴＦＴ基板であり、絵素電極エリア（表示領域）と絵素電極エリアの外側の領域（非表示領域）とを備える。また、半導体層の層厚は、例えば、５０００ｎｍ以下（低温ポリシリコン〔ＬＴＰＳ〕を用いた場合は数百ｎｍ）である。ゲート絶縁膜（ゲート酸化膜）の膜厚は、例えば、２０００ｎｍ以下（ＬＴＰＳを用いた場合は数百ｎｍ）である。
以下に、ＴＦＴにおけるパターニング膜の形成工程について説明する。
【００３９】
図１〜図９は、それぞれ、実施形態１の回路基板の製造工程の１つを示す断面模式図である。実施形態１の回路基板は、本発明の技術分野で通常用いられる手法の組み合わせにより作製することが可能であるが、以下に、本発明において特に特徴的な作製工程について詳述する。
【００４０】
層間絶縁膜のパターニング工程Ｓ１
図１は、層間絶縁膜２０のパターニング工程をおこなった後の回路基板の断面模式図である。実施形態１の回路基板は、ガラス基板（示さず）を有し、ガラス基板上に、バリア層１１、ケイ素（Ｓｉ）半導体層１４、ゲート酸化膜１６、ゲート電極１８、層間絶縁膜２０をこの順で有する。アクティブコンタクトホール部ＣＨＡでは、ケイ素（Ｓｉ）半導体層１４の上面が露出している。また、ゲートコンタクトホール部ＣＨＧでは、ゲート電極１８の上面が露出している。両上面間の段差は、ゲート酸化膜１６、及び、ゲート電極１８の厚み分である。
【００４１】
バリアメタル及び第１ソースメタルの堆積工程Ｓ２
図２は、図１に示した回路基板から更に、バリアメタル２１及び第１ソースメタル２３を堆積する工程をおこなった後の回路基板の断面模式図である。バリアメタル２１及び第１ソースメタル２３は、アクティブコンタクトホール部ＣＨＡにおいては、ケイ素（Ｓｉ）半導体層１４の上面と電気的に接続されている。なお、バリアメタル２１及び第１ソースメタル２３は、ゲートコンタクトホール部ＣＨＧにおいては、ゲート電極１８の上面と電気的に接続される。
【００４２】
フォトレジストのコーティング工程Ｓ３
図３は、図２に示した回路基板から更に、フォトレジスト２５をコーティングする工程をおこなった後の回路基板の断面模式図である。
【００４３】
露光工程Ｓ４
図４は、図３に示した回路基板から更に、フォトレジスト２５をパターニング露光する工程をおこなった後の回路基板の断面模式図である。パターニング後のフォトレジスト２６Ａは、アクティブコンタクトホール部ＣＨＡだけに設けられている。
なお、実施形態１における露光工程では、フォトマスクを用いていないが、フォトマスクを用いても構わない。
【００４４】
第１ソースメタル及びバリアメタルのウェットエッチング工程Ｓ５
図５は、図４に示した回路基板から更に、第１ソースメタル２３及びバリアメタル２１のウェットエッチング工程をおこなった後の回路基板の断面模式図である。エッチング後の第１ソースメタル２４Ａ及びバリアメタル２２Ａは、アクティブコンタクトホール部ＣＨＡだけに設けられ、ケイ素（Ｓｉ）半導体層１４の上面と電気的に接続されている。
【００４５】
フォトレジストの剥離工程Ｓ６、並びに、バリアメタル、第２ソースメタル及び反射防止メタルの堆積工程Ｓ７
図６は、図５に示した回路基板から更に、フォトレジスト２６Ａの剥離工程をおこない、次いで、バリアメタル２７、第２ソースメタル２９及び反射防止メタル３１を堆積する工程をおこなった後の回路基板の断面模式図である。なお、バリアメタル２７、第２ソースメタル２９及び反射防止メタル３１は、アクティブコンタクトホール部ＣＨＡにおいては、第１ソースメタル２４Ａ及びバリアメタル２２Ａを介してケイ素（Ｓｉ）半導体層１４の上面と電気的に接続され、また、ゲートコンタクトホール部ＣＨＧにおいては、ゲート電極１８の上面と電気的に接続される。
【００４６】
フォトレジストのコーティング及びパターニング工程（露光工程）Ｓ８、並びに、反射防止メタル、第２ソースメタル及びバリアメタルのウェットエッチング工程Ｓ９
図７は、図６に示した回路基板から更に、フォトレジストをコーティングし、これをパターニングしてフォトレジスト３４Ａ、３４Ｇを形成し、次いで、反射防止メタル３１、第２ソースメタル２９及びバリアメタル２７をウェットエッチングする工程をおこなった後の回路基板の断面模式図である。なお、アクティブコンタクトホール部ＣＨＡにおいては、反射防止メタル３２Ａ、第２ソースメタル３０Ａ及びバリアメタル２８Ａが形成され、これらは、第１ソースメタル２４Ａ及びバリアメタル２２Ａを介してケイ素（Ｓｉ）半導体層１４の上面と電気的に接続されている。また、ゲートコンタクトホール部ＣＨＧにおいては、反射防止メタル３２Ｇ、第２ソースメタル３０Ｇ及びバリアメタル２８Ｇが形成され、これらは、ゲート電極１８の上面と電気的に接続される。
【００４７】
フォトレジストの剥離工程Ｓ１０、及び、平坦化膜のコーティング工程Ｓ１１
図８は、図７に示した回路基板から更に、フォトレジスト３４Ａ及びフォトレジスト３４Ｇを剥離し、平坦化膜３５をコーティングする工程をおこなった後の回路基板の断面模式図である。
【００４８】
平坦化膜の露光工程Ｓ１２
図９は、図８に示した回路基板から更に、平坦化膜３５をパターニング露光する工程をおこなった後の回路基板の断面模式図である。図９では、パターニング露光された平坦化膜３６が形成されている。アクティブコンタクトホール部ＣＨＡにおける露光時間と、ゲートコンタクトホール部ＣＨＧにおける露光時間とは、実質的に同じである。
【００４９】
透明電極（画素電極）の形成工程Ｓ１３
図９に示した回路基板から更に、平坦化膜３６上に透明電極（示さず）を形成する。透明電極は、アクティブコンタクトホール部ＣＨＡにおいては、ケイ素（Ｓｉ）半導体層１４と電気的に接続され、ゲートコンタクトホール部ＣＨＧにおいては、ゲート電極と電気的に接続される。実施形態１における透明電極は、ＩＴＯ（酸化インジウム錫）からなるが、ＩＴＯの代わりに、ＩＺＯ（酸化インジウム亜鉛）等のその他の透明電極からなるものとすることも可能である。
【００５０】
図９に示されるコンタクトホール部（開口部）の径（最大径）は、ともに、例えば８μｍと、微細化することができる。ここで、本発明を適用したことにより、後述する比較例１の回路基板において段差が低い方に露光時間を合わせた場合と比べて、段差が高い方の開口部の直径を１μｍ弱、例えば０．５μｍ小さくすることが可能である。なお、本実施形態中、層間絶縁膜２０としては、例えば、酸化シリコン膜（ＳｉＯ２）、窒化シリコン膜（ＳｉＮｘ）、窒化酸化シリコン膜（ＳｉＮＯ）等が用いられる。
【００５１】
実施形態１の回路基板は、高精細の液晶表示パネルに適用した場合にも、開口率を充分に優れたものとすることができ、特に好適である。なお、実施形態１における半導体層１４の代わりに、導電体層を用いる構成であっても、実施形態１と同様の作用効果を発揮することができる。
【００５２】
実施形態１の回路基板は、上記工程Ｓ２〜Ｓ６により、第１導電体に相当する、第１ソースメタル２４Ａ及びバリアメタル２２Ａが設けられている。これにより、コンタクトホール部における断線などの不具合を生じさせることなく、平坦化膜をコーティングする際に、コンタクトホール部間の接続部分の段差が小さくなっている。その結果、平坦化膜をパターニング露光する際に、両コンタクトホール部を過不足無く、適切に露光することができ、アクティブコンタクトホール部ＣＨＡにおいてレジスト残りが充分に抑制され、断線等から生じる歩留まりの悪化が充分に抑制されたうえで、ゲートコンタクトホール部ＣＨＧにおける径を小さくすることができ、回路基板の開口率を高いものとすることができる。
【００５３】
なお、ソースメタルとしては、通常用いられるものを用いることができ、例えばタンタル（Ｔａ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、銅（Ｃｕ）等の金属、これらの金属の窒化物や、アルミニウム合金等とすることができる。なお、ゲートメタル（ゲート電極）も同様である。
【００５４】
実施形態１の回路基板は、アクティブマトリクス基板であることが好ましく、これによりＴＦＴのスイッチング機能に起因して画素ごとに電圧の印加が制御され、精密なアクティブマトリクス駆動を行うことができる。
【００５５】
実施形態１の回路基板は、ｍ行のゲートバスラインと、ｎ列のソースバスラインとからなるｍ×ｎマトリクス配線の交点に、スイッチング素子であるＴＦＴが設けられた構造を含む画素回路を有する。言い換えれば、ゲートバスラインとソースバスラインとで囲まれる領域ごとに絵素電極及びＴＦＴが設けられている。
【００５６】
上記第１開口部における第１導電体の上面と、第２開口部における第３導電体の上面とは、ガラス基板からの高さが略同じであることが特に好ましい。高さとは、ガラス基板面に対して垂直方向の距離を言う。また、実施形態１においては、ゲート電極１８の厚みと、ゲート酸化膜１６の厚みとの合計が段差となるため、第１ソースメタル（追加して配置されるソースメタル）の厚みが、ゲート電極１８の厚みと、ゲート酸化膜１６の厚みとの合計と実質的に同じであることが好ましい。
【００５７】
（実施形態２）
図１０は、実施形態２の回路基板の製造工程の１つを示す断面模式図である。
実施形態２の回路基板は、ソース／ゲートコンタクト部とソース／遮光膜コンタクト部とを有する。図１０では、実施形態１におけるフォトレジストの剥離工程Ｓ１０に相当する工程の後における回路基板を示す。すなわち、実施形態２の回路基板は、図１０に示された形態から、平坦化膜である有機絶縁膜（レジスト）を更に形成して、ソース／ゲートコンタクト部、及び、ソース／遮光膜コンタクト部と重畳する箇所にその開口を行い、平坦化膜上の導電体（金属又は透明導電膜）を堆積して、平坦化膜上の導電体とも電気的に接続するコンタクトホールを形成する。なお、図示していないが、図示された部材の下側（遮光膜１０の下側）はガラス基板である。
【００５８】
従来の回路基板では、ソース／ゲートコンタクト部のソースメタルとソース／遮光膜コンタクト部のソースメタルとの間に段差があるところ、実施形態２では、ソース／遮光膜コンタクト部に第１ソースメタル２４Ｓを残すことにより、段差を小さくし、緩和することができる。すなわち、ソース／遮光膜コンタクト部において複数層のソースメタル（ソースメタル２４Ｓ及びソースメタル配線３０Ｓ）を積層させ、ソース／ゲートコンタクト部において単層のソースメタル３０Ｇを配置することにより、段差を小さくすることができる。
遮光膜１０は、遮光膜１０の材料としてのメタル（例えば、モリブデン等）を堆積（デポジット）し、フォトレジスト形成工程をおこない、更に、エッチング（主に、ウェットエッチングが適用される。）をおこなうことにより、形成することができる。
【００５９】
実施形態２は、トランジスタに流れる光電流を最小限にするために、トランジスタ下部に遮光膜１０を採用したものであり、平坦化膜上のソースメタル配線３０Ｓと遮光膜１０とをコンタクトホールで導通させている。
【００６０】
実施形態２の構成においては、第１ソースメタル２４Ｓの厚みが、ゲート電極１８の厚みと、ゲート酸化膜１６の厚みと、半導体層１４の厚みと、絶縁膜（バリア層）１１の厚みの合計に対して、５０％以上であることが好ましい。上限に関しては、１５０％以下であることが好ましい。本発明の効果を奏するうえでは、第１ソースメタル２４Ｓの厚みが、ゲート電極１８の厚みと、ゲート酸化膜１６の厚みと、半導体層１４の厚みと、絶縁膜（バリア層）１１の厚みの合計と、実質的に同じであることが特に好ましい。なお、実施形態２のその他の構成部材は、実施形態１の構成部材と同様であり、実施形態１と同様にして形成することができる。
【００６１】
ここで、第１ソースメタル（追加して配置されるソースメタル２４Ｓ）を設けない従来の回路基板であれば、ゲート電極１８の厚みと、ゲート酸化膜１６の厚みと、半導体層１４の厚みと、絶縁膜（バリア層）１１の厚みの合計が段差となる。このように従来の構成であれば段差がより大きくなり、その結果、段差が低いソース／遮光膜コンタクト部に合わせて有機絶縁膜を開口するための露光をおこなうと、段差が高い方のソース／ゲートコンタクト部における有機絶縁膜（平坦化膜）に形成される開口部（コンタクトホール）の面積が増加し、回路基板の開口率が低くなっていたが、実施形態２の回路基板においては、このような面積の増加を抑制して、回路基板の開口率を充分に高めることができる。
【００６２】
（実施形態３）
図１１は、実施形態３の回路基板の製造工程の１つを示す断面模式図である。
図１１では、図１０と同様に、実施形態１におけるフォトレジストの剥離工程Ｓ１０に相当する工程の後における回路基板を示す。すなわち、実施形態３の回路基板は、図１１に示された形態から、平坦化膜である有機絶縁膜（レジスト）を更に形成して、基板主面を平面視したときに、ソース／ゲートコンタクト部、及び、ソース／遮光膜コンタクト部と重畳する箇所にその開口を行い、平坦化膜上に導電体（金属又は透明導電膜）を堆積して、コンタクトホールを形成する。
【００６３】
実施形態３として、実施形態２のようにソース／遮光膜コンタクト部（層間絶縁膜２０上のソースメタル配線３０Ｓが遮光膜１０と電気的に接続している部分）に第１ソースメタル２４Ｓを追加した形態から、該ソース／遮光膜コンタクト部にゲートメタル１８Ｓを追加して段差を更に緩和したより好ましい形態を示す。ゲートメタル１８Ｓは、ソース／ゲートコンタクト部におけるゲートメタル（ゲート電極）１８Ｇの形成工程で同時に形成することができる。この場合、ゲートメタル１８Ｓの形成工程前にゲート酸化膜１６の開口が必要であるが、例えば、フォトレジスト形成工程、及び、ウェットエッチング工程により開口することができる。
【００６４】
ゲートメタル１８Ｓの厚みと第１ソースメタル２４Ｓの厚みの合計が、ゲートメタル１８Ｇの厚みと、ゲート酸化膜１６の厚みと、半導体層１４の厚みと、絶縁膜（バリア層）１１の厚みの合計に対して、５０％以上であることが好ましい。より好ましくは、７０％以上である。上限に関しては、１５０％以下であることが好ましい。更に、ゲートメタル１８Ｓの厚みと第１ソースメタル２４Ｓの厚みの合計が、ゲート電極１８Ｇの厚みと、ゲート酸化膜１６の厚みと、半導体層１４の厚みと、絶縁膜（バリア層）１１の厚みの合計と、実質的に同じであることが特に好ましい。なお、実施形態３のその他の構成は、上述した実施形態２の構成と同様である。
【００６５】
実施形態３の回路基板においては、段差が高い方のソース／ゲートコンタクト部におけるコンタクトホールの基板主面を平面視したときの面積の増加を抑制して、回路基板の開口率を更に充分に高めることができる。
【００６６】
上述した実施形態１〜３の回路基板は、上述したように、本発明の技術分野において通常用いられる方法の組み合わせで作製することが可能である。例えば、ソースメタルの形成方法は、ソースメタル層を形成した後、例えばマスクプロセスにより、レジストを形成し、ソースメタル層に対してウェットエッチングを行って、ソースバスライン、ソース電極及びソースメタルで形成されたドレイン電極を形成する。次いで、基板上のレジストを除去する。
またコンタクトホールの形成方法は、平坦化膜（有機絶縁膜）等を上述したように堆積させたうえで、露光パターニング等によりおこなうことができる。なお、無機絶縁膜は、ドライエッチングによりエッチングすることができる。
【００６７】
なお、段差が低いコンタクト部と段差が高いコンタクト部の距離が基板主面を平面視したときにセンチメートル単位で離れている場合は、上述した実施形態のように追加してメタルを堆積する代わりに、段差が高い方への露光強度を、段差が低い方の露光強度よりも弱くして、本発明の課題を解決することも考えられる。しかしながら、このとき、高い開口部のための露光、及び、低い開口部のための露光の、最低計２回の露光をおこなうこととなる。また、当然、フォトマスクを２枚用いることになる。これに対して、本願発明は、露光工程を煩雑でないものとすることができる。
更に、上述した実施形態１〜３の場合、基板主面を平面視したときに、段差が高いコンタクト部と段差が低いコンタクト部との距離は数μｍなので、フォトリソグラフィ工程のアライメント精度、レジスト膜厚等、プロセスバラツキを考えると、そもそもこのような２回露光は不可能と言っていいと考えられる。このような観点からは、本願発明は、基板主面を平面視したときに、段差が高い開口部と段差が低い開口部との距離が１ｍｍ以下であることが好ましい。より好ましくは、上記距離が、１０μｍ以下であることである。
【００６８】
回路基板及び表示装置（液晶テレビ等）においては、製品のＴＦＴ基板を解析することにより、本発明の回路基板及び表示装置に係る構成を確認することができる。
【００６９】
（その他の実施形態）
上述した実施形態１〜３に係るアクティブコンタクトホール部においては、ソースメタルを積層させており、このようにメタルを追加して積層させることが好ましいが、アクティブコンタクトホール部の導電体をゲートコンタクトホール部の導電体よりも厚くするものであれば、本発明の作用効果を得ることが可能である。
【００７０】
また実施形態１のように、アクティブコンタクトホール部において、バリアメタル２２Ａ、ソースメタル２４Ａ、バリアメタル２８Ａ、ソースメタル３０Ａ、反射防止メタル３２Ａをガラス基板側からこの順で積層させ、このように積層させることが好ましいが、例えば、バリアメタル及び反射防止メタルは省略してもよい。
【００７１】
上述した実施形態１〜３に係るコンタクトホールの形態は、上述した形態以外の表示領域内のコンタクトホールに適用しても本発明の効果が発揮されるものであり、これらコンタクトホールに本発明の構成を適用した形態も、本発明に含まれる。また、絵素内のすべてのコンタクトホールに本発明が適用されていることが好ましいが、回路基板の開口率を高める作用効果を発揮できる限り、絵素内の少なくとも一部のコンタクトホールに本発明が適用されていればよい。なお、このような本発明に係るコンタクトホールの形態は、表示領域内のコンタクトホールの少なくとも一部に適用されている限り、例えば、走査ドライバＩＣやデータドライバＩＣといった非表示領域のコンタクトホールに適用しても構わない。
【００７２】
半導体としては、ａ−Ｓｉ（アモルファスシリコン）半導体以外に、例えばＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の酸化物半導体を好適に用いることができる。また、本発明に係るコンタクトホール部において半導体を用いることが好ましいが、半導体の代わりに、実施形態２、３に例示した遮光膜のように第２導電体（メタル等）を用いてもよく、本発明の作用効果を発揮することができる。
【００７３】
なお、実施形態１〜３に記載の回路基板は、液晶表示装置に適用した際に有利な効果を発揮できるものでありるが、本発明の表示装置はこれに限定されることはなく、有機ＥＬ表示装置や無機ＥＬ表示装置等のＥＬ表示装置等においても有利な効果を発揮できる。
【００７４】
上記その他の実施形態は、上述した以外の構成は、実施形態１又は実施形態２の構成と同様である。
【００７５】
（比較例１）
図１２〜図１６は、比較例１の回路基板の製造工程の１つを示す断面模式図である。図１７は、比較例１の回路基板の製造工程の１つの別形態を示す断面模式図である。
比較例１の構成は、実施形態１におけるパターニングされていないバリアメタル２２Ａ、及び、パターニングされたソースメタル２４Ａを設けていないこと、言い換えれば、実施形態１における工程Ｓ２〜Ｓ６をおこなっていないこと以外は、実施形態１の構成と同様である。比較例１においては、アクティブコンタクトホール部ＣＨａとゲートコンタクトホール部ＣＨｇとの間の平坦化膜形成前の段差が大きいため、コンタクトホールの形成の際にゲートコンタクトホール部ＣＨｇのコンタクトホールに対して露光過剰となり、該コンタクトホールの開口部面積が増加してしまったり（図１６における径Ｗ２）、アクティブコンタクトホール部ＣＨａにレジスト残り（図１７におけるフォトレジスト１３６Ｒ）が生じてしまったりするため、製造歩留まりを充分なものとしながら開口率が充分に高い回路基板とすることができないものであった。
【００７６】
（比較例２）
図１８〜図３０は、比較例２の回路基板の製造工程の１つを示す断面模式図である。
【００７７】
遮光膜２１０の形成工程ｓ１
図１８は、ガラス基板２００上に遮光膜２１０を形成した後の回路基板の断面模式図である。本工程では、フォトダイオード部に遮光膜２１０を形成している。なお、遮光膜２１０を形成した後の回路基板は、基板主面を平面視したときは、後述する図３１に示すようになる。
【００７８】
バリア層（絶縁膜層）２１１及びケイ素（Ｓｉ）半導体層２１３の堆積工程ｓ２
図１９は、図１８に示した回路基板から更に、バリア層（絶縁膜層）２１１及び半導体層２１３を堆積する工程ｓ２をおこなった後の回路基板の断面模式図である。
【００７９】
半導体層２１３のパターニング工程ｓ３
図２０は、図１９に示した回路基板から更に、半導体層２１３のパターニング工程ｓ３をおこなった後の回路基板の断面模式図である。バリア層（絶縁膜層）２１１上に、半導体層２１４が形成されている。なお、半導体層２１３をパターニングした後の回路基板は、基板主面を平面視したときは、後述する図３２に示すようになる。
【００８０】
ゲート酸化膜２１６の堆積工程ｓ４
図２１は、図２０に示した回路基板から更に、ゲート酸化膜２１６を堆積させる工程ｓ４
をおこなった後の回路基板の断面模式図である。
【００８１】
ゲートメタル２１７の堆積工程ｓ５
図２２は、図２１に示した回路基板から更に、ゲートメタル２１７を堆積させる工程ｓ５をおこなった後の回路基板の断面模式図である。
【００８２】
ゲートメタル２１７のパターニング工程ｓ６
図２３は、図２２に示した回路基板から更に、ゲートメタル２１７をパターニングする工程ｓ６をおこなった後の回路基板の断面模式図である。ゲート酸化膜２１６上にゲートメタル２１８が形成されている。なお、ゲートメタル２１７をパターニングした後の回路基板は、基板主面を平面視したときは、後述する図３３に示すようになる。
【００８３】
ＴＦＴ及びダイオードに対するＮ型不純物の拡散工程ｓ７
図２４は、図２３に示した回路基板から更に、フォトレジスト２２６ｎをコーティングし、ＴＦＴ及びフォトダイオード部における半導体層２１４の一部にＮ型不純物を拡散させてＮ＋とする工程ｓ７をおこなった後の回路基板の断面模式図である。半導体層中、Ｎ型不純物が拡散された部分を２１４ｎと表記している。
【００８４】
ＴＦＴ及びダイオードに対するＰ型不純物の拡散工程ｓ８
図２５は、図２４に示した回路基板から更に、フォトレジスト２２６ｎを除去し、フォトレジスト２２６ｐをコーティングし、ＴＦＴ及びフォトダイオード部における半導体層２１４の他の一部にＰ型不純物を拡散させてＰ＋とする工程ｓ８をおこなった後の回路基板の断面模式図である。半導体層中、Ｐ型不純物が拡散された部分を２１４ｐと表記している。なお、これら不純物が拡散された後の回路基板は、基板主面を平面視したときは、後述する図３４に示すようになる。
【００８５】
遮光膜２１０上のコンタクトホール形成工程ｓ９
図２６は、図２５に示した回路基板から更に、フォトレジスト２２６ｐを除去し、遮光膜２１０上にコンタクトホール部ＣＨを形成する工程ｓ９をおこなった後の回路基板の断面模式図である。
【００８６】
絶縁膜２１９の堆積工程ｓ１０
図２７は、図２６に示した回路基板から更に、絶縁膜２１９を堆積する工程ｓ１０をおこなった後の回路基板の断面模式図である。
【００８７】
コンタクトホールの形成工程ｓ１１
図２８は、図２７に示した回路基板から更にコンタクトホールを形成した図である。すなわち、遮光膜２１０上の絶縁膜２１９の一部を除去してコンタクトホール部ＣＨ１を形成し、半導体層２１４ｎ上の絶縁膜２１９及びゲート酸化膜２１６の一部を除去してコンタクト部ＣＨ２ｎを形成し、半導体層２１４ｐ上の絶縁膜２１９及びゲート酸化膜２１６の一部を除去してコンタクト部ＣＨ２ｐを形成し、ゲートメタル２１８上の絶縁膜２１９の一部を除去してコンタクト部ＣＨ３を形成した。これらコンタクトホールが形成された後の絶縁膜は、２２０と表記している。なお、これらコンタクトホールが形成された後の回路基板は、基板主面を平面視したときは、後述する図３５に示すようになる。
【００８８】
ソースメタル２２９の堆積工程ｓ１２
図２９は、図２８に示した回路基板から更に、ソースメタル２２９を堆積する工程ｓ１２をおこなった後の回路基板の断面模式図である。
【００８９】
ソースメタル２２９のパターニング工程ｓ１３
図３０は、図２９に示した回路基板から更に、ソースメタル２２９をパターニングする工程ｓ１２をおこなった後の回路基板の断面模式図である。絶縁膜２２０上にソースメタル２３０が形成されている。なお、パターニング後のソースメタル２３０は、基板主面を平面視したときは、後述する図３６に示すような形状となる。
【００９０】
図３１〜図３６は、比較例２の回路基板の製造工程の１つを示す平面模式図である。なお、上述した断面模式図に対して、一部図面を省略している。
図３１は、遮光膜２１０の形成工程ｓ１が完了した後の平面模式図である。図３２は、半導体層２１３のパターニング工程ｓ３が完了した後の、半導体層２１４が形成された平面模式図である。図３４は、ＴＦＴ及びダイオードに対するＮ型不純物拡散工程ｓ７、及び、Ｐ型不純物拡散工程ｓ８が完了した後の平面模式図である。図３５は、コンタクトホールの形成工程ｓ１１までが完了した後の平面模式図である。図３６は、ソースメタル２２９のパターニング工程ｓ１３が完了した後の、ソースメタル２３０が形成された平面模式図である。
【００９１】
上述した比較例２は、上述した実施形態２、３に示されたようなソース／ゲートコンタクト部とソース／遮光膜コンタクト部とを有する従来の回路基板を説明するものでもあり、低い方の段差のコンタクト部に対して、更に、第１ソースメタル（追加して配置されるソースメタル）を設けること、及び／又は、ゲートメタルを設けるように改変し、そのうえで有機絶縁膜を設け、これを開口することにより、ソース／ゲートコンタクト部とソース／Ｓｉコンタクト部とを有する上述した実施形態１と同様の構成となり、かつソース／ゲートコンタクト部とソース／Ｓｉコンタクト部とを有する上述した実施形態２、３と同様の構成となる。これにより、上述した実施形態で発揮されたのと同様の作用効果を発揮することができ、本発明の好ましい実施形態の１つとなる。ここで、追加してソースメタル、及び／又は、ゲートメタルが配置される上記「低い方の段差のコンタクトホール」は、例えば、比較例２におけるコンタクト部ＣＨ１だけであってもよいが、コンタクト部ＣＨ１、コンタクト部ＣＨ２ｎ、及び、コンタクト部ＣＨ２ｐであることが好ましい。また、例えば、最も低いコンタクト部ＣＨ１に対して第１ソースメタル及びゲートメタルの両方を設けるようにし、コンタクト部ＣＨ２ｎ及びコンタクト部ＣＨ２ｐに対して第１ソースメタル又はゲートメタルの一方だけを設けることが、全体のコンタクト部間の段差をより小さくすることができ、特に好ましい形態である。
【符号の説明】
【００９２】
１０、２１０：遮光膜
１１、１１１、２１１：バリア層
１４、１１４、２１３、２１４、２１４ｎ、２１４ｐ：半導体層
１６、１１６、２１６：ゲート酸化膜
１８、１１８：ゲート電極
１８Ｇ、１８Ｓ、２１７、２１８：ゲートメタル
２０、１２０：層間絶縁膜
２１、２２Ａ、２７、２８Ａ、２８Ｇ、１２７、１２８ａ、１２８ｇ：バリアメタル
２３、２４Ａ、２４Ｓ、２９、３０Ａ、３０Ｇ、１３０ａ、１３０ｇ：ソースメタル
２５、２６Ａ、３４Ａ、３４Ｇ、１３４ａ、１３４ｇ、１３６Ｒ、２２６ｎ、２２６ｐ：フォトレジスト
３０Ｓ：ソースメタル配線
３１、３２Ａ、３２Ｇ：反射防止メタル
３５、３６、１３５、１３６：平坦化膜（有機絶縁膜）
２００：ガラス基板
２１９：絶縁膜
２２９、２３０：ソースメタル
ＣＨＡ、ＣＨａ：アクティブコンタクトホール部
ＣＨＧ、ＣＨｇ：ゲートコンタクトホール部
【図１】
2013165243.tif 000003
【図２】
2013165243.tif 000004
【図３】
2013165243.tif 000005
【図４】
2013165243.tif 000006
【図５】
2013165243.tif 000007
【図６】
2013165243.tif 000008
【図７】
2013165243.tif 000009
【図８】
2013165243.tif 000010
【図９】
2013165243.tif 000011
【図１０】
2013165243.tif 000012
【図１１】
2013165243.tif 000013
【図１２】
2013165243.tif 000014
【図１３】
2013165243.tif 000015
【図１４】
2013165243.tif 000016
【図１５】
2013165243.tif 000017
【図１６】
2013165243.tif 000018
【図１７】
2013165243.tif 000019
【図１８】
2013165243.tif 000020
【図１９】
2013165243.tif 000021
【図２０】
2013165243.tif 000022
【図２１】
2013165243.tif 000023
【図２２】
2013165243.tif 000024
【図２３】
2013165243.tif 000025
【図２４】
2013165243.tif 000026
【図２５】
2013165243.tif 000027
【図２６】
2013165243.tif 000028
【図２７】
2013165243.tif 000029
【図２８】
2013165243.tif 000030
【図２９】
2013165243.tif 000031
【図３０】
2013165243.tif 000032
【図３１】
2013165243.tif 000033
【図３２】
2013165243.tif 000034
【図３３】
2013165243.tif 000035
【図３４】
2013165243.tif 000036
【図３５】
2013165243.tif 000037
【図３６】
2013165243.tif 000038