(57)【要約】【課題】例えば正極性書き込みの期間を負極性書き込み期間よりも長くして書込不足を解消する。【解決手段】走査信号は、走査線の各々に対応して出力されたパルス信号と、１０系統のイネーブル信号のうち、走査線に割り当てられたイネーブル信号との論理演算によって出力される。１０系統のイネーブル信号は、パルス信号の出力期間である単位期間ｗにわたって所定の順序でアクティブレベルとなるように出力されるとともに、予め設けられた調整用期間では、いずれも非アクティブレベルのＬレベルとされる。１０系統のイネーブル信号のうち、一のイネーブル信号に割り当てられた走査線の単位回路に含まれる液晶素子を、負極性状態から正極性状態に切り替えるときに、当該一のイネーブル信号のパルス幅を、前記調整用期間で長くなるように変更する。【選択図】図９
2013218030.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
複数の単位回路と、
を備え、
前記複数の単位回路の一の単位回路は、
前記複数の走査線のうち、一の走査線に供給された走査信号によって制御されるスイッチング素子と、
前記走査信号によって前記スイッチング素子がオン状態となったときに、前記複数のデータ線のうち、一のデータ線に供給される少なくとも第１の信号レベルを有する第１のデータ信号及び第２の信号レベルを有する第２のデータ信号に応じて輝度のレベルが設定される電気光学素子と、
を含み、
前記第１の信号レベルは所定値より高く、
前記第２の信号レベルは前記所定値よりも低く、
前記スイッチング素子がオン状態となる期間の長さは、前記第１のデータ信号を前記スイッチング素子を介して供給し、前記電気光学素子の輝度レベルを設定するときと、前記第２のデータ信号を前記スイッチング素子を介して供給し、前記電気光学素子の輝度レベルを設定するときとでは異なり、
前記走査信号は、
前記一の走査線に対応して出力されるパルス信号と、複数のイネーブル信号のうち、前記一の走査線に割り当てられた一のイネーブル信号との論理演算によって出力されたものであり、
前記一のイネーブル信号は、複数の期間でアクティブレベルに設定され、
前記複数の期間は少なくとも第１の期間と前記第１の期間の長さとは異なる第２の期間とを含んでいること、
を特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置において、
前記第１のデータ信号を前記電気光学素子の輝度レベルを設定するために前記スイッチング素子をオン状態とする前記走査信号を生成する際には前記一のイネーブル信号の前記アクティブレベルは前記第１の期間継続するように設定し、
前記第２のデータ信号を前記電気光学素子の輝度レベルを設定するために前記スイッチング素子をオン状態とする前記走査信号を生成する際には前記一のイネーブル信号の前記アクティブレベルは前記第２の期間継続するように設定すること、
を特徴とする電気光学装置。
【請求項３】
請求項１または２に記載の電気光学装置において、
前記電気光学素子の輝度レベルが前記第１のデータ信号と前記第２のデータ信号のみで設定されることにより、階調を表現する
ことを特徴とする電気光学装置。
【請求項４】
請求項１乃至３のいずれかに記載の電気光学装置において、
前記第１のデータ信号は正極性の電圧信号であり、
前記第２のデータ信号は負極性の電圧信号であること、
を特徴とする電気光学装置。
【請求項５】
前記スイッチング素子はＮチャネル型のトランジスターであり、
当該トランジスターがオン状態となる期間は、前記電気光学素子を負極性で書き込むときよりも、正極性で書き込むときの方が長い
ことを特徴とする請求項１に記載の電気光学装置。
【請求項６】
前記スイッチング素子はＰチャネル型のトランジスターであり、
当該トランジスターがオン状態となる期間は、前記電気光学素子を正極性で書き込むときよりも、負極性で書き込むときの方が長い
ことを特徴とする請求項１に記載の電気光学装置。
【請求項７】
前記パルス信号は、スタートパルスをシフトレジスタによって順次シフトされたものであり、
当該スタートパルスに同期して、前記一のイネーブル信号のパルス幅が変更される
ことを特徴とする請求項１、５または６に記載の電気光学装置。
【請求項８】
前記電気光学素子が前記負極性または前記正極性の書き込みの一方から他方の書き込み切り替わるときでも、前記一のイネーブル信号のパルス幅が変更されない場合がある
ことを特徴とする請求項１、５、６または７に記載の電気光学装置。
【請求項９】
複数の走査線と、
複数のデータ線と、
複数の単位回路と、
を備え、
前記複数の単位回路の一の単位回路は、
前記複数の走査線のうち、一の走査線に供給された走査信号によって制御されるスイッチング素子と、
前記走査信号によって前記スイッチング素子がオン状態となったときに、前記複数のデータ線のうち、一のデータ線に供給される少なくとも第１の信号レベルを有する第１のデータ信号及び第２の信号レベルを有する第２のデータ信号に応じて輝度のレベルが設定される電気光学素子と、
を含む電気光学装置の駆動方法であって、
前記第１の信号レベルを所定値より高くし、
前記第２の信号レベルを前記所定値よりも低くし、
前記スイッチング素子がオン状態となる期間の長さを、前記第１のデータ信号を前記スイッチング素子を介して供給し、前記電気光学素子の輝度レベルを設定するときと、前記第２のデータ信号を前記スイッチング素子を介して供給し、前記電気光学素子の輝度レベルを設定するときとで異ならせ、
前記走査信号を、
前記一の走査線に対応して出力されるパルス信号と、複数のイネーブル信号のうち、前記一の走査線に割り当てられた一のイネーブル信号との論理演算によって出力し、
前記一のイネーブル信号を、複数の期間でアクティブレベルに設定し、
前記複数の期間に、少なくとも第１の期間と前記第１の期間の長さとは異なる第２の期間とを含ませる、
ことを特徴とする電気光学装置の駆動方法。
【請求項１０】
請求項１乃至８のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明のいくつかの態様は、例えば電気光学素子の階調を表現する技術に関する。
【背景技術】
【０００２】
液晶表示装置などの電気光学装置では、走査線とデータ線との交差に対応して画素を有する構成が一般的である。このような電気光学装置においては、例えばシフトレジスタから順次出力されるパルス信号と、複数のイネーブル信号のうちいずれかの一のイネーブル信号との論理積信号を走査信号として走査線に供給する技術が提案されている（例えば特許文献１参照）。
また、このような電気光学装置では、フレーム（フィールド）を分割した複数のサブフィールド毎に、電気光学素子をオン状態またはオフ状態のいずれか一方で駆動するとともに、オン状態またはオフ状態で駆動する時間の割合を変化させることによって中間階調を表現する技術が提案されている（特許文献２参照）。
ここで、電気光学素子として液晶素子を用いる場合に、オン状態には正極性書込状態と負極性書込状態との２状態がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１７７９３０号公報
【特許文献２】特開２００１−３３７６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明のいくつかの態様の目的の一つは、ところで、イネーブル信号の論理演算によって走査信号を供給する技術と、電気光学素子のオンオフ駆動によって中間階調を表現するような技術とを組み合わせた場合の問題点を解決することができる技術を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明の当該態様に係る電気光学装置にあっては、複数の走査線と、複数のデータ線と、複数の単位回路と、を備え、前記複数の単位回路の一の単位回路は、前記複数の走査線のうち、一の走査線に供給された走査信号によって制御されるスイッチング素子と、前記走査信号によって前記スイッチング素子がオン状態となったときに、前記複数のデータ線のうち、一のデータ線に供給される少なくとも第１の信号レベルを有する第１のデータ信号及び第２の信号レベルを有する第２のデータ信号に応じて輝度のレベルが設定される電気光学素子と、を含み、前記第１の信号レベルは所定値より高く、前記第２の信号レベルは前記所定値よりも低く、前記スイッチング素子がオン状態となる期間の長さは、前記第１のデータ信号を前記スイッチング素子を介して供給し、前記電気光学素子の輝度レベルを設定するときと、前記第２のデータ信号を前記スイッチング素子を介して供給し、前記電気光学素子の輝度レベルを設定するときとでは異なり、前記走査信号は、前記一の走査線に対応して出力されるパルス信号と、複数のイネーブル信号のうち、前記一の走査線に割り当てられた一のイネーブル信号との論理演算によって出力されたものであり、前記一のイネーブル信号は、複数の期間でアクティブレベルに設定され、前記複数の期間は少なくとも第１の期間と前記第１の期間の長さとは異なる第２の期間とを含んでいること、を特徴とする。
【０００６】
本発明によれば、イネーブル信号の論理演算によって走査信号を供給する場合であって、第１のデータ信号及び第２のデータ信号に応じて電気光学素子の輝度のレベルが設定される場合に、スイッチング素子がオン状態となる期間の長さが、第１のデータ信号によって電気光学素子の輝度レベルを設定するときと、第２のデータ信号によって電気光学素子の輝度レベルを設定するときとで異なる。このため、互いに信号レベルの異なる第１のデータ信号または第２のデータ信号の一方で生じる書込不足の傾向を抑えることができる。
なお、ここでいうパルス信号とは、論理演算に用いられるアクティブレベル、非アクティブレベルとの２値的なレベルをとる信号である。また、アクティブレベル、非アクティブレベルとは相対的概念であり、論理演算におけるＨ、Ｌレベルの一方と他方とを指す。
【０００７】
上記態様において、前記第１のデータ信号を前記電気光学素子の輝度レベルを設定するために前記スイッチング素子をオン状態とする前記走査信号を生成する際には前記一のイネーブル信号の前記アクティブレベルは前記第１の期間継続するように設定し、前記第２のデータ信号を前記電気光学素子の輝度レベルを設定するために前記スイッチング素子をオン状態とする前記走査信号を生成する際には前記一のイネーブル信号の前記アクティブレベルは前記第２の期間継続するように設定する構成としても良い。また、この構成において、前記電気光学素子の輝度レベルが前記第１のデータ信号と前記第２のデータ信号のみで設定されることにより、階調を表現しても良い。また、前記第１のデータ信号は正極性の電圧信号であり、前記第２のデータ信号は負極性の電圧信号であることが好ましい。
なお、正極性とは、その電圧信号がスイッチング素子を介して供給されたときに、例えば電気光学素子が二端子型であれば、スイッチング素子側の一方の電位を他方の電位よりも高位になることをいう。また、負極性とは、その電圧信号がスイッチング素子を介して供給されたときに、当該電気光学素子の二端子のうち、スイッチング素子側の一方の電位を他方の電位よりも低位になることをいう。
【０００８】
上記態様において、前記スイッチング素子はＮチャネル型のトランジスターであり、当該トランジスターがオン状態となる期間は、前記電気光学素子を負極性で書き込むときよりも、正極性で書き込むときの方が長い構成が好ましい。この構成によれば、スイッチング素子としてＮチャネル型トランジスターを用いた場合に、正極性で書き込むときの書込不足を解消することができる。
また、上記態様において、前記スイッチング素子はＰチャネル型のトランジスターであり、当該トランジスターがオン状態となる期間は、前記電気光学素子を正極性で書き込むときよりも、負極性で書き込むときの方が長い構成が好ましい。この構成によれば、スイッチング素子としてＰチャネル型トランジスターを用いた場合に、負極性で書き込むときの書込不足を解消することができる。
【０００９】
上記態様において、前記パルス信号が、スタートパルスをシフトレジスタによって順次シフトされたものである場合、当該スタートパルスに同期して、前記一のイネーブル信号のパルス幅が変更される態様が好ましい。この態様によれば、スタートパルスに同期して、態様によれば、極性状態の切り替わりに合わせて、イネーブル信号のパルス幅が変更されることになる。
【００１０】
上記態様において、前記電気光学素子が前記負極性または前記正極性の書き込みの一方から他方の書き込み切り替わるときでも、前記一のイネーブル信号のパルス幅が変更されない場合がある態様が好ましい。この態様によれば、イネーブル信号のパルス幅が変更されない場合があるので、パルス信号の出力期間においてアクティブレベルとなる期間の移動が抑えられる。この態様において、短い方の書込状態を、あえて長い書込状態とさせることが好ましい。
なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法、さらには当該電気光学装置を有する電子機器として概念することも可能である。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置における画素回路を示す図である。
【図３】同電気光学装置におけるフィールドの構成を図である。
【図４】同電気光学装置における走査線駆動回路を示す図である。
【図５】同走査線駆動回路の動作を示すタイミングチャートである。
【図６】同電気光学装置におけるデータ線駆動回路の要部構成を示す図である。
【図７】同電気光学装置における走査線の選択の推移を示す図である。
【図８】同電気光学装置における走査線の選択の推移を示す図である。
【図９】同電気光学装置におけるイネーブル信号の再設定を示す図である。
【図１０】再設定によるイネーブル信号の例を示す図である。
【図１１】同イネーブル信号の再設定の具体例を示す図である。
【図１２】同イネーブル信号の再設定の具体例を示す図である。
【図１３】同イネーブル信号の再設定の具体例を示す図である。
【図１４】正極性書込と負極性書込とを説明するための図である。
【図１５】イネーブル信号の再設定の別例（その１）を示す図である。
【図１６】イネーブル信号の再設定の別例（その２）を示す図である。
【図１７】同電気光学装置を適用したプロジェクターを示す図である。
【図１８】同プロジェクターの光学的な構成を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図面を参照して説明する。
【００１３】
図１は、実施形態に係る電気光学装置１の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１は、制御回路１０、記憶部１２、変換部１４、表示回路１００、走査線駆動回路１３０およびデータ線駆動回路１４０を含む。
このうち、表示回路１００には、単位回路としての画素回路１１０がマトリクス状に配列している。詳細には、表示回路１００には、本実施形態では８００行の走査線１１２が図において横方向に延在し、１２８０列のデータ線１１４が走査線１１２と電気的な絶縁を保ちつつ、図において縦方向に延在している。そして、これらの走査線１１２とデータ線１１４との交差に対応するように画素回路１１０がそれぞれ設けられている。したがって、本実施形態において画素回路１１０は、縦８００行×横１２８０列でマトリクス状に配列することになる。
【００１４】
ここで走査線１１２や、画素回路１１０のマトリクス配列における行（ロウ）を区別するために、図において上から順に１、２、３、４、…、７９９、８００行と呼ぶ場合がある。同様にデータ線１１４や、マトリクス配列における列（カラム）を区別するために、図において左から順に１、２、３、４、…、１２７９、１２８０列と呼ぶ場合がある。
【００１５】
電気光学装置１には、図示省略された上位回路から表示データ（映像データ）Ｄaが同期信号Ｓynに同期して供給される。同期信号Ｓynには、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、表示データＤaは、表示すべき画像の画素の階調レベルを例えば８ビットで指定するデジタルデータである。
制御回路１０は、同期信号Ｓynにしたがって各種のクロック信号や制御信号などを生成するとともに、供給することによって各部を制御する。なお、これらの信号等の詳細については、適宜、後述することにする。
変換部１４は、記憶部１２に記憶された表示データＤaを、当該表示データＤaで指定される階調レベルと制御回路１０から通知されるサブフィールドの番号とにしたがって、画素回路１１０に含まれる液晶素子をオンまたはオフのいずれかで駆動するのかを指定するデータ（ビット）Ｄbに変換するものであるが、詳細については後述することにする。
【００１６】
走査線駆動回路１３０は、走査信号Ｇ(1)を１行目の走査線１１２に供給し、以下同様に、走査信号Ｇ(2)、Ｇ(3)、Ｇ(4)、…、Ｇ(799)、Ｇ(800)を、それぞれ２、３、４、…、７９９、８００行目の走査線１１２にそれぞれ供給する。ここで、走査線駆動回路１３０は、選択した走査線への走査信号を選択電圧に相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧に相当するＬレベルとする。
【００１７】
データ線駆動回路１４０は、あるｊ列についてみれば、走査線駆動回路１３０によって選択された行であってｊ列の画素に対応するデータＤbと、制御回路１０によって指定された書込極性とに応じた電圧を選択して、データ信号ｄ(j)としてｊ列目のデータ線１１４に供給する。この供給動作を、データ線駆動回路１４０は、選択された走査線１１２の１行分、すなわち１〜１２８０列の各々にわたってそれぞれ実行する。
図１においては、１、２、３、４、…、１２７９、１２８０列目のデータ線１１４に供給されるデータ信号は、ｄ(1)、ｄ(2)、ｄ(3)、ｄ(4)、…、ｄ(1279)、ｄ(1280)と表記されている。なお、走査線駆動回路１３０およびデータ線駆動回路１４０の詳細については、後述することにする。
【００１８】
図２は、画素回路１１０の詳細な構成を示す図であり、ｉ行およびこれに隣接する（ｉ＋１）行と、ｊ列およびこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成を示している。ここで、ｉ、（ｉ＋１）は、行を一般的に示す場合の記号であって、特にｉを奇数（１、３、５、…、７９７、７９９）とし、（ｉ＋１）を偶数（２、４、６、…、７９８、８００）としている。また、ｊ、（ｊ＋１）は、列を一般的に示す場合の記号であって、１以上１２８０以下の整数である。
【００１９】
図２に示されるように、各画素回路１１０は、スイッチング素子としてのＮチャネル型のトランジスター１１６と、電気光学素子としての液晶素子１２０とを含む。
ここで、各画素回路１１０については互いに同一構成なので、ｉ行ｊ列に位置するものについて代表して説明すると、当該ｉ行ｊ列の画素回路１１０におけるトランジスター１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は液晶素子１２０の一端である画素電極１１８に接続されている。また、液晶素子１２０の他端は、対向電極１０８である。この対向電極１０８は、全ての画素回路１１０にわたって共通であって、本実施形態では電圧ＬＣcomに保たれている。
【００２０】
特に図示しないが、表示回路１００は、走査線１１２や、データ線１１４、トランジスター１１６、画素電極１１８などが形成された素子基板と、対向電極１０８が形成された対向基板とが一定の間隙を保って、電極形成面が互いに対向するように貼り合わせられるとともに、この間隙に液晶１０５が封止された構成となっている。このため、本実施形態において液晶素子１２０は、画素電極１１８と対向電極１０８とで誘電体としての液晶１０５を挟持した構成である。
なお、本実施形態では、素子基板に光透過性を有する基板を用い、対向基板にガラス等の透明基板を用いて、液晶素子１２０を透過型としている。
【００２１】
この構成において、走査線１１２に選択電圧を印加して、トランジスター１１６を導通（オン）状態にさせるとともに、画素電極１１８に、データ線１１４および当該オン状態のトランジスター１１６を介して、データ信号を供給すると、選択電圧を印加した走査線１１２と当該データ線１１４との交差に対応する液晶素子１２０には、当該データ信号の電圧と対向電極１０８に印加された電圧ＬＣcomとの差に相当する電圧が書き込まれる。なお、走査線１１２が非選択電圧（Ｌレベル）になると、トランジスター１１６が非導通（オフ）状態となるが、液晶素子１２０では、トランジスター１１６が導通状態となったときに書き込まれた電圧が、その容量性により保持される。
なお、本説明において電圧は、例えば走査線１１２に印加される非選択電圧のＬレベルを接地電位Ｇndとして０ボルトの基準としている。
【００２２】
本実施形態において、液晶素子１２０はノーマリーブラックモードとしている。このため、液晶素子１２０の透過率は、画素電極１１８の電圧および対向電極１０８の電圧との差である印加電圧の実効値が小さくなるにつれて暗くなり、電圧無印加状態においてほぼ黒色となる。ノーマリーブラックモードにおいて、最も暗い状態の透過率を０％とし、最も明るい状態の透過率を１００％として正規化したとき、液晶素子１２０への印加電圧のうち、相対透過率が１０％となる電圧を光学的しきい値電圧といい、相対透過率が９０％となる電圧を光学的飽和電圧という。
電圧変調方式（アナログ駆動）において、液晶素子１２０を中間調（灰色）とさせる場合、液晶素子１２０には、光学的しきい値以上であって光学的飽和電圧以下の電圧が印加されるように設計される。このため、液晶素子１２０の透過率は、印加電圧にほぼ比例した値となる。
【００２３】
ただし、本実施形態は、液晶素子１２０を、印加電圧を飽和電圧以上とするオン、または、しきい値電圧以下のオフのいずれか一方で駆動する構成となっている。このような構成において、階調は、画像を表現する単位であるフィールドを複数のサブフィールドに分割したサブフィールドを単位として液晶素子１２０をオンまたはオフで駆動して、フィールドにおいてオン（またはオフ）で駆動する期間の配分を制御することによって表現される。
【００２４】
ここで、液晶素子１２０をオン駆動する場合に、当該液晶素子１２０の画素電極１１８には、対向電極１０８の電圧ＬＣcomに対して絶対値で飽和電圧以上のオン電圧が印加される。このオン電圧は、電圧ＬＣcomよりも高位側の正極性のオン電圧と、低位側の負極性のオン電圧との２種類がある。
一方、液晶素子１２０をオフ駆動する場合に、当該液晶素子１２０の画素電極１１８には、電圧ＬＣcomに対して絶対値で光学的しきい値電圧以下とさせるオフ電圧が印加される。本実施形態では、オフ電圧としては、正極性と負極性とで兼用するために電圧ＬＣcomを用いる。
データ線駆動回路１４０は、後述する構成によって、データＤbの“０”（Ｌ）によってオン駆動が指定され、かつ、正極性書込が指定されたとき、データ信号として正極性のオン電圧Ｖon(+)を選択し、オン駆動が指定され、かつ、負極性書込が指定されたとき、データ信号として負極性のオン電圧Ｖon(-)を選択する。一方、データ線駆動回路１４０は、データＤbの“１”（Ｈ）によってオフ駆動が指定されたとき、指定された書込極性にかかわらず、データ信号として電圧ＬＣcomを選択する。
なお、オフ電圧については、正極性および負極性で兼用することなく、正極性のオフ駆動に相当するオフ電圧と、負極性のオフ駆動に相当するオフ電圧とに分けても良いのはもちろんである。
【００２５】
オン電圧としては、当該オン電圧が画素電極１１８に印加されたときに、液晶素子１２０の印加電圧が飽和電圧の１〜１．５倍程度となる電圧が用いられる。これは液晶の応答特性における立ち上がりが液晶素子に印加される電圧レベルとほぼ比例関係にあるから、液晶の応答特性を改善するために好ましいからである。また、液晶素子１２０における実際の透過率は、液晶１０５の応答特性のためにオン駆動される期間の積分値におおよそ比例して大きくなるが、説明を簡略化するために、オン駆動される期間に比例するものとして説明する場合がある。
【００２６】
図３は、本実施形態におけるフィールドの構成を示す図である。この図において、フィールド（ｆ）とは、１枚分の画像を形成するのに要する期間をいい、ノンインターレース方式におけるフレームと同義であって、垂直走査周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒で一定である。
この図に示されるように、本実施形態においてフィールドは、前半と後半との２グループに分割され、さらに各グループは、例えば互いに重み（時間的な長さ）の異なる５つのサブフィールドにそれぞれ分割されたパターンを４回繰り返したものとなっている。このため、１フィールドは、計４０個のサブフィールドで構成されるので、各サブフィールドについて、便宜的にフィールドの最初から順番にｓｆ１、ｓｆ２、ｓｆ３、…、ｓｆ４０と呼ぶことにする。なお、この説明では、サブフィールドの重みを５種類としているが、実際には、１０種類まで可能である。その理由は、後述するように、イネーブル信号Ｅnb-1〜Ｅnb-10の１０系統を備えているからである。
ここで、本実施形態において、サブフィールドｓｆ１〜ｓｆ２０では負極性、正極性の繰り返した極性で書き込まれるとともに、前半のサブフィールドｓｆ１〜ｓｆ２０と後半のサブフィールドｓｆ２１〜ｓｆ４０とはデータＤbが、同じパターンで極性反転した関係で書き込まれる。このため、前半のサブフィールドｓｆ１〜ｓｆ２０の奇数フィールドでは負極性書込が指定され、偶数フィールドでは正極性書込が指定される一方、後半のサブフィールドｓｆ３１〜ｓｆ４０のうち、奇数フィールドでは正極性書込が指定され、偶数フィールドでは負極性書込が指定される。
【００２７】
上述したように、走査線１１２がＨレベルになったときに画素電極１１８に印加されたオンまたはオフ電圧は、走査線１１２がＬレベルになっても保持される。したがって、画素回路１１０を、あるサブフィールドに応じた期間だけオンまたはオフ駆動の状態にさせるためには、走査線を選択するとともに、データ線１１４を介して画素電極１１８にオン電圧またはオフ電圧を書き込んでから再び当該走査線を選択するまでの期間を、当該サブフィールドに応じた期間とすれば良いことになる。
【００２８】
なお、階調レベルに対して、サブフィールドｓｆ１〜ｓｆ２０（ｓｆ２１〜ｓｆ４０）をどのようにオン、オフ駆動するかの割り当てについては詳細を省略するが、おおむね次のような内容になっている。すなわち、階調レベルが最低値であるとき、すなわち表示すべき画素を最も暗い状態とするとき、サブフィールドｓｆ１〜ｓｆ２０（ｓｆ２１〜ｓｆ４０）のすべてにオフ駆動が割り当てられるとともに、階調レベルが上がるにつれて、オン駆動するサブフィールドの期間の合計長が徐々に長くなるように、サブフィールドにオン駆動が割り当てられる。
このようなオン、オフ駆動の割り当てを示す内容が変換部１４に記憶されている。すなわち、変換部１４は、例えば階調レベルとサブフィールド番号とに対してオン、オフ駆動を示すデータＤbを決定する二次元テーブルとなっている。
【００２９】
ところで、すべての画素回路１１０について、サブフィールドｓｆ１〜ｓｆ４０を用いてオン、オフ駆動する際に、走査線を１、２、３、…、８００行目というように１行ずつ順番に選択する順次駆動では、最も重みの小さいサブフィールドの時間内で全走査線の選択を完結しなければならない。このためには、走査線駆動回路１３０におけるシフトレジスタを高速で動作させる必要がある。換言すれば、順次駆動では、全走査線を選択するのに要する期間よりも、最も重みの小さいサブフィールドの期間を短くすることができないので、表現可能な階調数が制限されてしまう。
そこで、本実施形態では、走査線を次のような飛び越し走査を採用している。
【００３０】
図７および図８は、走査線１１２の１〜８００行を縦軸にとり、時間を横軸とったときに、選択される走査線の時間的推移を示す図である。なお、走査線の選択タイミングを仮に黒丸状のドットで示したとき、走査線は飛び越し走査されるので、走査線の時間的推移は、実際にはドットの非連続打点で示されるが、簡略的に表記するため、図７および図８においては、それぞれ右下がりの実線で示している。
これらの図においては、あるタイミングにおいて１０本の走査線１１２が同時に選択されるかのようにみえるが、実際には時間的に同時ではなく、後述するように異なるタイミングで選択される。
【００３１】
図４は、このような飛び越し走査をするための走査線駆動回路１３０の構成を示す図である。この図に示されるように、走査線駆動回路１３０は、走査線１１２の各々に対応した出力段を有するシフトレジスタ１３２と、奇数行目の走査線１１２と当該奇数行に続く偶数行目の走査線１１２との２行に対応して設けられた出力制御回路３０とを含む。
このうち、シフトレジスタ１３２には、デューティ比が５０％のクロック信号Ｃlyと、例えばクロック信号Ｃlyの半周期に相当する幅のスタートパルスＳpyと、が制御回路１０から供給される。シフトレジスタ１３２は、１〜８００行目の走査線１１２に対応した出力段を有し、スタートパルスＳpyをクロック信号Ｃlyの半周期ずつ順次遅延させて各出力段から出力する。シフトレジスタ１３２において、１行目に対応した出力段から出力される信号をＳＲ(1)とし、以下２、３、４、…、７９９、８００行目に対応した出力段から出力される信号をＳＲ(2)、ＳＲ(3)、ＳＲ(4)、…、ＳＲ(799)、ＳＲ(800)とする。
【００３２】
走査線駆動回路１３０には、制御回路１０からイネーブル信号Ｅnb-1〜Ｅnb-10の１０系統がそれぞれ供給される。
【００３３】
出力制御回路３０には、シフトレジスタ１３２の出力段のうち、２行に対応した出力段からの信号とともに、制御回路１０からイネーブル信号Ｅnb-1〜Ｅnb-10のうち、いずれかが次のルールにしたがって供給される。
詳細には、奇数ｉおよび偶数（ｉ＋１）行目に対応した出力制御回路３０には、（ｉ＋１）／２を１０で割った際の剰余をＮとしたときにイネーブル信号Ｅnb-kが供給される。ここで、ｋは、Ｎ＝０であればｋ＝１０であり、Ｎ≠０であればｋ＝Ｎである。例えば、１５行目と１６行目とに対応した出力制御回路３０では、ｉ＝１５であるから（ｉ＋１）／２が８になり、１０で割った剰余が８になるので、イネーブル信号Ｅnb-8が供給される。また例えば、４３行目と４４行目とに対応した出力制御回路３０では、ｉ＝４３であるから（ｉ＋１）／２が２２になり、１０で割った剰余が２となるので、イネーブル信号Ｅnb-2が供給される。
【００３４】
出力制御回路３０は、ｉ行目と（ｉ＋１）行目とに対応したものでいえば、ｉ行目において信号ＳＲ(i)とイネーブル信号Ｅnb-kとの否定論理積信号を出力するＮＡＮＤ回路１３４と、当該否定論理積信号の論理を再反転するＮＯＴ回路１３５と、（ｉ＋１）行目において信号ＳＲ(i+1)とイネーブル信号Ｅnb-kとの否定論理積信号を出力するＮＡＮＤ回路１３６と、当該否定論理積信号の論理を再反転するＮＯＴ回路１３７とを有する。
したがって、結局、信号ＳＲ(i)とイネーブル信号Ｅnb-kとの論理積信号が走査信号Ｇ(i)としてｉ行目の走査線１１２に供給されるとともに、信号ＳＲ(i+1)とイネーブル信号Ｅnb-kとの論理積信号が走査信号Ｇ(i+1)として（ｉ＋１）行目の走査線１１２に供給される構成となっている。
なお、走査信号を出力するにあたっての論理演算は、論理積以外であっても良いのはもちろんである。
【００３５】
図５は、走査線駆動回路１３０の動作を説明するためのタイミングチャートである。
この図に示されるように、クロック信号Ｃlyに対してイネーブル信号Ｅnb-1〜Ｅnb-10が同期して走査線駆動回路１３０に供給される。
イネーブル信号Ｅnb-1〜Ｅnb-10の各々は、それぞれクロック信号Ｃlyの半周期（以下、「単位期間ｗ」という）において、排他的にアクティブレベルのＨレベルとなるパルスである。なお、図５では説明のため、イネーブル信号Ｅnb-1〜Ｅnb-10のパルス幅を同じとしているが、実際には、後述するように幅狭のパルスと幅広のパルスとの２種類がある。
【００３６】
単位期間ｗにおいて時間の順でアドレス１、２、３、…、１０としたとき、イネーブル信号Ｅnb-1〜Ｅnb-10は、次のようなルールにしたがってＨレベルとなる。詳細には、イネーブル信号Ｅnb-1の１周期は、単位期間ｗの２０個（クロック信号Ｃlyの１０周期）分であって、２０個の単位期間において、それぞれアドレス１０、１０、９、９、８、８、７、７、６、６、５、５、４、４、３、３、２、２、１、１の順でＨレベルとなった後、再び１０、１０でＨレベルとなって、以下、この繰り返しとなる。また、イネーブル信号Ｅnb-2〜Ｅnb-10はイネーブル信号Ｅnb-1に対して２個の単位期間（クロック信号Ｃlyの１周期）ずつ順次遅延した波形である。したがって、イネーブル信号Ｅnb-1〜Ｅnb-10は、単位期間ｗの２０個（クロック信号Ｃlyの１０周期）分を１周期としてローテーションすることになる。
なお、図においては、クロック信号Ｃlyの半周期を特定するために、アドレス１、１でイネーブル信号Ｅnb-1がＨレベルとなる単位期間ｗを、便宜的に、ｋ1、ｋ2という符号で表すとともに、以下順にｋ3、ｋ4、ｋ5、ｋ6、…という符号を付している。
【００３７】
さて、制御回路１０は、単位期間ｋ1よりも前に１回目スタートパルスＳpy（図５では省略）を供給したとき、当該スタートパルスＳpyは、シフトレジスタ１３２によって、図に示されるように単位期間ｗずつ順次シフトされる。したがって、信号ＳＲ(1)は単位期間ｋ1でＨレベルになり、信号ＳＲ(2)、ＳＲ(3)、ＳＲ(4)、…、は、以降、単位期間ｋ2、ｋ3、ｋ4、…で順にＨレベルになる。これらの信号ＳＲ(1)〜ＳＲ(800)の各々は、それぞれ対応するイネーブル信号との論理積が求められ、これにより、走査信号Ｇ(1)〜Ｇ(800)は、順次Ｈレベルになって出力されることになる。
【００３８】
ここで、信号ＳＲ(1)〜ＳＲ(800)とイネーブル信号Ｅnb-1〜Ｅnb-10のいずれかとの論理積が求められるタイミングはアドレス１であり、この論理積によって走査信号Ｇ(1)〜Ｇ(800)が順にＨレベルとなる。詳細には、１回目のスタートパルスＳpyのシフトによって順次Ｈレベルとなる信号ＳＲ(1)〜ＳＲ(800)と、アドレス１でＨレベルとなるイネーブル信号Ｅnb-1〜Ｅnb-10との論理積によって、走査信号Ｇ(1)〜Ｇ(800)が順次Ｈレベルとなる。本実施形態では、アドレス１で順次Ｈレベルとなる走査信号Ｇ(1)〜Ｇ(800)によってサブフィールドｓｆ１のデータが書き込まれる。
【００３９】
次に、１回目のスタートパルスＳpyの供給からサブフィールドｓｆ１の重みに対応する期間経過後、２回目のスタートパルスＳpyが供給される。当該スタートパルスＳpyは、シフトレジスタ１３２によってに単位期間ｗずつ順次シフトされる。図５の例では、サブフィールドｓｆ１の重みに対応する期間を単位期間ｗの１８個（クロック信号Ｃlyの９周期）分とした例であり、信号ＳＲ(1)が単位期間ｋ19でＨレベルとなり、信号ＳＲ(2)以降が単位期間ｋ20以降で順次Ｈレベルとなる状態を示している。
ここで、２回目のスタートパルスＳpyのシフトによって順次Ｈレベルとなる信号ＳＲ(1)〜ＳＲ(800)とイネーブル信号Ｅnb-1〜Ｅnb-10のいずれかとの論理積が求められるタイミングは、先のアドレス１とは異なるアドレス２であり、この論理積によって走査信号Ｇ(1)〜Ｇ(800)が順にＨレベルとなる。本実施形態では、アドレス２で順次Ｈレベルとなる走査信号Ｇ(1)〜Ｇ(800)によってサブフィールドｓｆ２のデータが書き込まれる。
なお、単位期間ｋ19において２回目のスタートパルスＳpyのシフトによって信号ＳＲ(1)がＨレベルとなるとき、１回目のスタートパルスＳpyのシフトによって信号ＳＲ(19)がＨレベルとなるが、Ｈレベルとなるイネーブル信号のアドレスが異なるので、走査信号Ｇ(1)、Ｇ(19)が同時にＨレベルとなることはない。
【００４０】
２回目のスタートパルスＳpyの供給からサブフィールドｓｆ２の重みに対応する期間経過後、３回目のスタートパルスＳpyが供給される。ここで、３回目のスタートパルスＳpyのシフトによって順次Ｈレベルとなる信号ＳＲ(1)〜ＳＲ(800)と、イネーブル信号Ｅnb-1〜Ｅnb-10のいずれかとの論理積が求められるタイミングは、先のアドレス１、２とは異なるアドレス３であり、この論理積によって走査信号Ｇ(1)〜Ｇ(800)が順にＨレベルとなる。本実施形態では、アドレス３で順次Ｈレベルとなる走査信号Ｇ(1)〜Ｇ(800)によってサブフィールドｓｆ３のデータが書き込まれる。
【００４１】
以降同様にして、９回目のスタートパルスＳpyの供給からサブフィールドｓｆ９の重みに対応する期間経過後、１０回目のスタートパルスＳpyが供給される。１０回目のスタートパルスＳpyのシフトによって順次Ｈレベルとなる信号ＳＲ(1)〜ＳＲ(800)と、イネーブル信号Ｅnb-1〜Ｅnb-10のいずれかとの論理積が求められるタイミングは、最後に残ったアドレス１０であり、この論理積によって走査信号Ｇ(1)〜Ｇ(800)が順にＨレベルとなる。本実施形態では、アドレス１０で順次Ｈレベルとなる走査信号Ｇ(1)〜Ｇ(800)によってサブフィールドｓｆ１０のデータが書き込まれる。
【００４２】
さて、１回目のスタートパルスＳpyのシフトによってＨレベルとなった走査信号Ｇ(800)がＬレベルになると、アドレス１の再利用が可能になる。このため、１０回目のスタートパルスＳpyの供給からサブフィールドｓｆ１０の重みに対応する期間経過した後であって、１回目のスタートパルスＳpyのシフトによって走査信号Ｇ(800)がＨからＬレベルになった後、１１回目のスタートパルスＳpyが供給される。１１回目のスタートパルスＳpyのシフトによって順次Ｈレベルとなる信号ＳＲ(1)〜ＳＲ(800)と、イネーブル信号Ｅnb-1〜Ｅnb-10のいずれかとの論理積が求められるタイミングとしては、再びアドレス１が用いられる。そして、この論理積によって走査信号Ｇ(1)〜Ｇ(800)が順にＨレベルとなって、サブフィールドｓｆ１１のデータが書き込まれる。
このようなデータ書き込みがサブフィールドｓｆ４０まで繰り返し実行される。
【００４３】
なお、ここでは、イネーブル信号Ｅnb-1〜Ｅnb-10のパルス幅を同じとして説明しているが、実際には上述したように、幅狭のパルスと幅広のパルスとの２種類がある。幅狭のパルスは負極性書込用であり、幅広のパルスは正極性書込用である。交流駆動では、負極性書込と正極性書込用とで交互に入れ替える必要があるが、この入れ替えについては、さらに後述するものとする。
【００４４】
次に、データ線駆動回路１４０について説明する。
【００４５】
図６は、データ線駆動回路１４０において、１列分の要部構成を示す図である。
この図に示されるように、データ線駆動回路１４０には、変換部１４から、１〜１２８０列に対応したデータＤbがシリアルで供給される一方、制御回路１０から、ラッチ信号Ｌpと極性指定信号Ｐol（／Ｐol）とが供給されるとともに、電圧Ｖon(+)、ＬＣcom、Ｖon(-)が給電される。
【００４６】
データ線駆動回路１４０において、１列分の構成は、スイッチ１４０２、１４０６と、ラッチ回路１４０４、１４０８と、ＮＯＲ回路１４１０と、ＮＯＴ回路１４１２、１４１８、１４２２と、トランジスター１４１４、１４１６、１４２４と、ＮＡＮＤ回路１４２０とを含む。
ここで、ｊ列目に着目して説明すると、サンプリング信号Ｘ(j)は、図示省略したシフトレジスタによって供給され、１〜１２８０列に対応したデータＤbがシリアルで供給されているときに、ｊ列目に対応したものが供給されるタイミングにおいてＨレベルとなる。
なお、ある行についての１から１２８０列までのデータＤbは、当該行に対応した走査線１１２に選択電圧が印加される前に供給される。また、当該行に対応した走査線１１２に選択電圧が印加されている期間では、その次に選択される走査線の行についての１から１２８０列までのデータＤbが供給される関係にある。
【００４７】
スイッチ１４０２は、サンプリング信号Ｘ(j)がＨレベルのときにオンして、データＤbをラッチ回路１４０２にサンプリングする。ラッチ回路１４０２はサンプリングされたデータＤbをラッチする。
ラッチ信号Ｌpは、特に図示しないが、イネーブル信号Ｅnb-1〜Ｅnb-10のいずれかがＨレベルとなるときに立ち上がるパルスであり、そのパルス幅は、イネーブル信号のパルス幅よりも短い。
スイッチ１４０６は、ラッチ信号ＬpはＨレベルに立ち上がったときにオンする。このため、いすれかの走査線に対応する走査信号がＨレベルになるとき、ラッチ回路１４０４にラッチされたデータＤb、詳細には当該走査線の行およびｊ列目に対応したデータＤbがラッチ回路１４０８に転送される構成となっている。
【００４８】
極性指定信号Ｐolは、書込極性を指定する信号であり、例えばＨレベルのときに正極書込を指定し、Ｌレベルのとき負極性書込を指定する。なお、極性指定信号／Ｐolは、極性指定信号Ｐolとは相補の関係、すなわち論理を反転した信号である。
ＮＯＲ回路１４１０は、極性指定信号／Ｐolと、ラッチ回路１４０８でラッチされたデータＤbとの否定論理和信号を出力する。ＮＯＴ回路１４１２は、ＮＯＲ回路１４１０による否定論理和信号の論理を反転して出力して、Ｐチャネル型のトランジスター１４１４のゲート電極に供給する。トランジスター１４１４のソース電極には電圧Ｖon(+)が給電される一方、そのドレイン電極はｊ列目のデータ線１１４に接続されている。
このため、極性指定信号／ＰolがＬレベルであって正極性書込が指定される場合であって、ラッチ回路１４０８でラッチされたデータＤbが“０”（Ｌ）となるオン駆動が指定された場合に、トランジスター１４１４が導通（オン）状態になるので、データ信号ｄ(j)として電圧Ｖon(+)がｊ列目のデータ線１１４に供給される構成となっている。
【００４９】
トランジスター１４１６は、Ｎチャネル型であり、そのゲート電極には、ラッチ回路１４０８でラッチされたデータＤbが供給される。トランジスター１４１６のソースまたはドレインの一方の電極には、対向電極１０８にも印加される電圧ＬＣcomが給電される一方、ソースまたはドレインの他方の電極はｊ列目のデータ線１１４に接続されている。
このため、ラッチ回路１４０８でラッチされたデータＤbが“１”（Ｈ）となるオフ駆動が指定された場合、極性指定信号Ｐol、／Ｐolにかかわらず、トランジスター１４１６が導通状態になるので、データ信号ｄ(j)として電圧ＬＣcomがｊ列目のデータ線１１４に供給される構成となっている。
【００５０】
ＮＯＴ回路１４１８は、ラッチ回路１４０８でラッチされたデータＤbの論理を反転して出力する。ＮＡＮＤ回路１４２０は、極性指定信号Ｐolと、ラッチ回路１４０８でラッチされたデータＤbの論理反転信号との否定論理積信号を出力する。ＮＯＴ回路１４２２は、ＮＡＮＤ回路１４２０による否定論理積信号の論理を反転して出力して、Ｎチャネル型のトランジスター１４２４のゲート電極に供給する。トランジスター１４２４のソース電極には電圧Ｖon(-)が給電される一方、そのドレイン電極はｊ列目のデータ線１１４に接続されている。
このため、極性指定信号ＰolがＬレベルであって負極性書込が指定される場合であって、ラッチ回路１４０８でラッチされたデータＤbが“０”（Ｌ）となるオン駆動が指定された場合に、トランジスター１４２４が導通状態になるので、データ信号ｄ(j)として電圧Ｖon(-)がｊ列目のデータ線１１４に供給される構成となっている。
【００５１】
ところで、図２に示した画素回路１１０にあっては、スイッチング素子としてＮチャネル型のトランジスター１１６を用いたが、後述するようにＰチャネル型を用いることも可能である。いずれにしても、スイッチング素子としては、Ｎチャネル型またはＰチャネル型の一方のチャネル型とした、いわゆる片チャネル型のトランジスターが一般的である。その理由は、片チャネル型のトランジスターの方が、スイッチング素子として両チャネル型を組み合わせた相補型とした例よりも、オフリークが小さく、透過型では開口率の面で有利であるためである。
【００５２】
図１４（ａ）は、トランジスター１１６をＮチャネル型とした場合に、対向電極１０８の電圧ＬＣcomで時間的に一定とした構成において、正極性書込時における画素電極１１８の電圧変化を示す図であり、同図（ｂ）は、負極性書込時における画素電極１１８の電圧変化を示す図である。
図において、
（１）は、オフ駆動からオン駆動に変化する場合を示し、
（２）は、書込極性が変化する場合であって、オン駆動が維持される場合を示し、
（３）は、正極性のオン駆動からオフ駆動に変化する場合を示し、
（４）は、負極性のオン駆動からオフ駆動に変化する場合を示している。
この構成においては、負極性よりも正極性の書き込みが困難になる、具体的には、図１４（ａ）において（２）で示されるように、走査信号がＨレベルの期間中に画素電極１１８が目的とする電圧Ｖon(+)に達しない、という書込不足が発生しやすい。その理由は、負極性書込時におけるトランジスター１１６のゲート・ソース間電圧よりも、正極性書込時におけるゲート・ソース間電圧が小さくなるためである。
なお、負極性書き込みでは、トランジスター１１６のゲート・ソース間電圧が大きくなるので、上記書き込み不足は発生しにくい。
【００５３】
この書込不足を解消するためには、対向電極１０８の電圧ＬＣcomを高位側と低位側とで切り替える駆動も考えられるが、当該駆動では、電圧を切り替える前に液晶素子１２０の蓄積電荷をリセットする、すなわち保持電圧をゼロにする動作が必要となる。ノーマリーブラックモードでは、この動作によって液晶素子１２０が暗状態になることから、画面の明るさを減殺させる方向に働くので、採用しにくい、という事情がある。
【００５４】
そこで、図１４（ｃ）および（ｄ）で示されるように、正極性の書き込み期間（走査信号をＨレベルとする期間）を長くするとともに、その分、書き込みに余裕がある負極性の書き込み期間を短くして、書込不足を防止させる駆動を想定する。
シフトレジスタ１３２による信号ＳＲ(1)〜ＳＲ(800)と、イネーブル信号Ｅnb-1〜Ｅnb-10との論理積信号を走査信号Ｇ(1)〜Ｇ(800)とする構成では、走査信号がＨレベルとなる期間は、上述したようにイネーブル信号Ｅnb-1〜Ｅnb-10がＨレベルとなるパルス幅で規定される。
したがって、正極性の書き込みに用いられるイネーブル信号のパルス幅については、負極性の書き込みに用いられるイネーブル信号のパルス幅よりも時間的に長く（広く）すれば良いことになる。
【００５５】
ここで、イネーブル信号のパルス幅については、例えば奇数（１、３、５、７、９）アドレスでＨレベルになるものを負極性用の幅狭とするとともに、偶数（２、４、６、８、１０）アドレスになるものを正極性用として幅広とした構成が考えられるが、この構成では、交流駆動のバランスが崩れてしまう。
例えば上述したように負極性で書き込むサブフィールドｓｆ１においてアドレス１でＨレベルとなるイネーブル信号を用いた場合、同じデータを正極性で書き込むサブフィールドｓｆ２１ではアドレス１以外のアドレス、例えば直近のアドレス２を用いなければならないが、アドレス２は、他のサブフィールドの書き込みに用いられているので、当該書き込みが完了するまで待機させる必要が生じる。このため、結果的に、対となるサブフィールド同士で正負の保持期間が異なってしまう、という不都合が生じる。
【００５６】
そこで本実施形態では、第１に、対となるサブフィールド同士では、同じアドレスでＨレベルとなるイネーブル信号を用いてデータを書き込むとともに、負極性書込にはパルス幅が幅狭のイネーブル信号を用いる一方、正極性書込にはパルス幅が幅広のイネーブル信号を用いた構成にする。
この構成では、同じアドレスでイネーブル信号が幅狭となったり幅広となったりする。そこで、本実施形態では、第２に、単位期間ｗにおいて、いずれのイネーブル信号もＬレベルとなる調整用期間を設けるとともに、幅狭から幅広に切り替わる場合には、当該調整用期間を潰すようにしてパルス幅を長くする一方、幅広から幅狭に切り替わる場合には、当該調整用期間が発生するようにパルス幅を短くする構成とする。
【００５７】
図９は、サブフィールドｓｆ１〜ｓｆ４０のデータＤbについて、どのアドレスを用いて、正極性または負極性のいずれかで書き込むのかを示す図である。なお、この図におい縦軸のｓｆ１in〜ｓｆ４０inは、図７および図８に示したサブフィールドｓｆ１〜ｓｆ４０の開始タイミング、詳細には、各サブフィールドに対応するデータの書き込みが１行目で開始するタイミングである。また、図において各書込極性の幅は、書き込みに用いるイネーブル信号のパルス幅、すなわち書込期間に対応しており、正極性書込では幅広であり、負極性書込では幅狭となっている。
上述した調整用期間は、図９において※印で示されるように、単位期間ｗの開始端から、負極性のサブフィールｓｆ１、ｓｆ１１の書き込みが開始するまでの期間である。
【００５８】
さて、図９において、タイミングｓｆ１inの項目は、サブフィールドｓｆ１の書き込みにおいて、アドレス１で幅狭のパルスとなるイネーブル信号が用いられることを示している。
次に、タイミングｓｆ２inの項目は、サブフィールドｓｆ１の書き込みにおいて、アドレス１で幅狭のパルスとなるイネーブル信号が用いられるとともに、サブフィールドｓｆ２の書き込みにおいて、アドレス２で幅広のパルスとなるイネーブル信号が用いられることを示している。
以下同様に、タイミングｓｆ１０inの項目まで進行すると、サブフィールドｓｆ１〜ｓｆ１０の書き込みとなり、負極性書込と正極性書込とが交互に配列することになる。
【００５９】
次に、図７に示されるように書込の推移においてタイミングｓｆ１１inに至ると、サブフィールドｓｆ１の書き込みが終了しているので、図９においてタイミングｓｆ１inの項目で示されるように、アドレス１には、サブフィールドｓｆ１１の書き込みが割り当てられる。同様に、図７に示されるように書込の推移においてタイミングｓｆ１２inに至ると、サブフィールドｓｆ２の書き込みが終了しているので、図９においてタイミングｓｆ１２inの項目で示されるように、アドレス２には、サブフィールドｓｆ１２の書き込みが割り当てられる。
以下同様にして（１）のタイミングｓｆ２０inの項目まで進行すると、サブフィールドｓｆ１１〜ｓｆ２０の書き込みとなり、負極性書込と正極性書込とが交互に配列することになる。
【００６０】
また、図１０は、図９における（１）〜（４）の項目において、イネーブル信号がどのような波形となるのかを示す図である。
（１）で示されるタイミングｓｆ２０inでは、イネーブル信号Ｅnb-1〜Ｅnb-10が、単位期間の開始端での調整期間を経た後に、負極性書込では幅狭のパルスとなり、正極性書込では幅広のパルスとなることを示している。
このため、タイミングｓｆ２０in（から次のタイミングｓｆ２１まで）の期間において、クロック信号Ｃlyと、イネーブル信号Ｅnb-1〜Ｅnb-10とは、図１１（ａ）に示されるような波形となる。
なお、イネーブル信号Ｅnb-1〜Ｅnb-10は、上述したようにローテーションしている。このため、図１０は、例えばイネーブル信号Ｅnb-1が常にアドレス１でＨレベルとなることを示しているのではない点に留意する必要がある。
【００６１】
さて、図９において、（２）のタイミングｓｆ２１inに至ると、サブフィールドｓｆ２１での書き込みを、それまでのサブフィールドｓｆ１１の負極性から正極性に切り替える必要がある。このため、図１０（２）で示されるように、タイミングｓｆ２１inでは、アドレス１を利用するイネーブル信号のパルス幅が時間的に前方に、すなわち調整用期間まで延長される。
このため、図１１（ｂ）に示されるように、サブフィールドｓｆ２１の書き込みのために、単位期間ｋ41で信号ＳＲ(1)がＨレベルとなるタイミングｓｆ２１in（から次のタイミングｓｆ２２まで）の期間において、イネーブル信号Ｅnb-1〜Ｅnb-10は、アドレス１において幅狭から幅広のパルスに順次切り替わる。
なお、図１１（後述する図１２および図１３）において、単位期間を区別するためのｋ17〜ｋ30と、k37〜ｋ50とは、便宜的なものであって連続性を担保するものではない。すなわち、図１２等は、単位期間ｗが２０個（クロック信号Ｃlyの１０周期）の倍数分だけ離間していることを示しているに過ぎない。
【００６２】
図９において、（３）のタイミングｓｆ２２inに至ると、サブフィールドｓｆ２２での書き込みを、それまでのサブフィールドｓｆ１２の正極性から負極性に切り替える必要がある。このため、図１０（３）で示されるように、タイミングｓｆ２１inでは、アドレス２を利用するイネーブル信号のパルス幅が時間的に後方の部分が狭められ、これにより再び調整用期間が設けられることになる。
このため、図１２（ｂ）に示されるように、サブフィールドｓｆ２２の書き込みのために、単位期間ｋ39で信号ＳＲ(1)がＨレベルとなるタイミングｓｆ２２in（から次のタイミングｓｆ２３まで）の期間において、イネーブル信号Ｅnb-1〜Ｅnb-10は、アドレス２において幅広から幅狭のパルスに順次切り替わる。
なお、図１２（ａ）は、直前であるサブフィールドｓｆ２１の書き込む際のイネーブル信号Ｅnb-1〜Ｅnb-10の波形を示している。
【００６３】
図９において、（４）のタイミングｓｆ２３inに至ると、サブフィールドｓｆ２３での書き込みを、それまでのサブフィールドｓｆ１３の負極性から正極性に切り替える必要がある。このため、図１０（４）で示されるように、タイミングｓｆ２３inでは、アドレス３を利用するイネーブル信号のパルス幅が時間的に前方に、すなわち新たに設けられた調整用期間まで延長される。
このため、図１３（ｂ）に示されるように、サブフィールドｓｆ２３の書き込みのために、単位期間ｋ41で信号ＳＲ(1)がＨレベルとなるタイミングｓｆ２３in（から次のタイミングｓｆ２４まで）の期間において、イネーブル信号Ｅnb-1〜Ｅnb-10は、アドレス３において幅狭から幅広のパルスに順次切り替わる。
なお、図１３（ａ）は、直前であるサブフィールドｓｆ２２の書き込む際のイネーブル信号Ｅnb-1〜Ｅnb-10の波形を示している。
【００６４】
以下同様にしてタイミングｓｆ３０inの項目まで進行すると、サブフィールドｓｆ２１〜ｓｆ３０の書き込みとなって、結果的に、調整用期間が単位期間ｗの後端に移動することになる。
そして、タイミングｓｆ３１inからｓｆ４０inまで、サブフィールドｓｆ３１〜ｓｆ４０の書き込みが順次開始され、タイミングｓｆ４０inの項目まで進行して、サブフィールドｓｆ３１〜ｓｆ４０の書き込みとなる。なお、図７乃至図９に示されるように、サブフィールドｓｆ３２〜ｓｆ４０の書き込みは、次のフィールドにおけるサブフィールドｓｆ１〜ｓｆ９の書き込みと並行して実行される。
これにより、１フィールド分のサブフィールドｓｆ１〜ｓｆ４０の書き込みが完了することになる。
【００６５】
本実施形態によれば、正極性および負極性の保持期間が揃った状態で、正極性の書き込み期間を長くすることができるので、液晶の劣化を抑え、所定の階調を表現するとともに、書き込み不足が生じにくくすることが可能になる。
【００６６】
なお、サブフィールドｓｆ１〜ｓｆ４０のデータＤbについて、どのアドレスを用いて、いずれの極性で書き込むのかについては、図９に示した例に限られない。例えば、図１５に示される例（その１）のように、各サブフィールドのデータを書き込むようにしても良い。図９の例と比較して、この例では、サブフィールドｓｆ２〜ｓｆ６（ｓｆ１２〜ｓｆ１６、ｓｆ２２〜ｓｆ２６、ｓｆ３２〜ｓｆ３６）の書き込みにアドレス６〜１０を用いるとともに、サブフィールドｓｆ７〜ｓｆ１０（ｓｆ１７〜ｓｆ２０、ｓｆ２７〜ｓｆ３０、ｓｆ３７〜ｓｆ４０）の書き込みにアドレス５〜２を用いた例である。
このようにサブフィールドの書き込みに用いるアドレスについては適宜変更できる。
【００６７】
また、図１６に示される例（その２）のように、各サブフィールドのデータを書き込むようにしても良い。図９の例と比較して、この例では、単位期間ｗにおいて時間的に先頭のアドレス１を用いたサブフィールドｓｆ１、ｓｆ１１の負極性書込について、幅狭のイネーブル信号ではなく、幅広のイネーブル信号を用いた例である。負極性書込においては、図１４（ｂ）で示したように、もともと書込不足が生じにくい。このため、書き込み時間を長くしてもなんら問題はない。
この例では、調整用期間が設けられる項目数が半減しているほか、単位期間ｗにおいてサブフィールドの時間的な移動が抑えられる。
【００６８】
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
【００６９】
実施形態においては、イネーブル信号Ｅnb-1〜Ｅnb-10の１０系統を用いて単位期間ｗにおいて１０行の走査信号を順にＨレベルとしたが、系統数は「２」以上であれば良い。また、サブフィールド数についても任意である。
【００７０】
画素回路１１０におけるスイッチング素子としてのトランジスター１１６をＮチャネル型とした場合、正極性書込時に書込不足が生じやすくなる。このため、実施形態では、Ｎチャネル型のトランジスター１１６を導通状態にさせる期間、すなわち走査信号がＨレベルとなる期間を、負極性書込時よりも正極性書込時の方を長くする構成とした。
一方、画素回路１１０におけるトランジスター１１６をＰチャネル型とした場合、反対に負極性書込時に書込不足が生じやすくなるので、Ｐチャネル型のトランジスターを導通状態にさせる期間、すなわち走査信号がＬレベルとなる期間を、正極性書込時よりも負極性書込時の方を長くする構成とすれば良い。
【００７１】
また、実施形態では、液晶素子１２０を透過型としたが、反射型としても良いのはもちろんである。反射型とする場合、素子基板に半導体基板を用いたＬＣＯＳ（Liquid Crystal on Silicon）型としても良い。ＬＣＯＳ型とする場合、素子基板に、走査線駆動回路１３０、データ線駆動回路１４０のほかに、制御回路１０や、記憶部１２、変換部１４を内蔵した構成でも良い。
【００７２】
次に、上述した電気光学装置１を適用した電子機器について説明する。
図１７は、表示回路１００をライトバルブとして用いたプロジェクター２１００の外観構成を示す図であり、図１８は、プロジェクター２１００の光学的構成を示す平面図である。
図１８に示されるように、プロジェクター２１００は、透過型の表示回路１００を、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の各色に対応させた３板式である。プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤色）、Ｇ（緑色）、Ｂ（青色）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００７３】
このプロジェクター２１００では、実施形態に係る電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する表示データ（映像データ）Ｄaがそれぞれ上位回路から供給される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した表示回路と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する表示データに応じて駆動される。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００７４】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００７５】
なお、電子機器としては、図１７および図１８を参照して説明したプロジェクターの他、ビデオカメラやレンズ交換式デジタルカメラにおける電子式ビューファインダーや、ヘッドマウントディスプレイなどにも適用可能である。
【符号の説明】
【００７６】
１…電気光学装置、１００…表示回路、１１０…画素回路、１１２…走査線、１１４…データ線、１１６…トランジスター、１２０…液晶素子、２１００…プロジェクター。
【図１】
2013218030.tif 000003
【図２】
2013218030.tif 000004
【図３】
2013218030.tif 000005
【図４】
2013218030.tif 000006
【図５】
2013218030.tif 000007
【図６】
2013218030.tif 000008
【図７】
2013218030.tif 000009
【図８】
2013218030.tif 000010
【図９】
2013218030.tif 000011
【図１０】
2013218030.tif 000012
【図１１】
2013218030.tif 000013
【図１２】
2013218030.tif 000014
【図１３】
2013218030.tif 000015
【図１４】
2013218030.tif 000016
【図１５】
2013218030.tif 000017
【図１６】
2013218030.tif 000018
【図１７】
2013218030.tif 000019
【図１８】
2013218030.tif 000020