(57)【要約】【課題】  センサモジュールの検出感度の向上を図ることができる電子機器を提供する。【解決手段】  電子機器は、表示パネル及びセンサモジュールを備える。表示パネルは、複数の信号線と、複数の走査線と、複数の画素とを有したアレイ基板ＡＳを具備する。センサモジュールは、それぞれ隣合う複数の画素が設けられた領域内に１つの割合で配置された複数のセンサ回路を具備する。センサ回路は、行方向に延在し、入力手段３０による入力動作に応じて結合容量が変化する検知電極ＤＥと、検知電極に接続された接続電極１６と、接続電極１６を介して検知電極ＤＥに接続され、検知電極ＤＥでの検知電圧を増幅するアンプと、を有する。検知電極ＤＥは、信号線より表示パネルの前記入力手段による接触側に位置している。【選択図】図５
2013003829.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示し、入力手段にて接触される個所の位置情報を抽出する電子機器において、
列方向に延在した複数の信号線と、行方向に延在した複数の走査線と、前記複数の信号線及び前記複数の走査線に接続された複数の画素と、を有したアレイ基板を具備した表示パネルと、
それぞれ隣合う前記複数の画素が設けられた領域内に１つの割合で配置され、前記行方向に延在し、前記入力手段による入力動作に応じて結合容量が変化する検知電極と、前記検知電極に接続された接続電極と、前記接続電極を介して前記検知電極に接続され、前記検知電極での検知電圧を増幅するアンプと、を有した複数のセンサ回路を具備したセンサモジュールと、を備え、
前記検知電極は、前記信号線より前記表示パネルの前記入力手段による接触側に位置していることを特徴とする電子機器。
【請求項２】
前記前記入力手段による接触側は、前記アレイ基板の外面側であり、
前記接続電極は、前記信号線と同一の層に形成されていることを特徴とする請求項１に記載の電子機器。
【請求項３】
前記接続電極は、Ａｌで形成され、
前記検知電極は、ＭｏＷで形成されていることを特徴とする請求項２に記載の電子機器。
【請求項４】
前記表示パネルは、前記アレイ基板に対向配置された対向基板をさらに有し、
前記前記入力手段による接触側は、前記対向基板の外面側であることを特徴とする請求項１に記載の電子機器。
【請求項５】
前記接続電極は、Ａｌで形成され、
前記検知電極は、ＩＴＯで形成されていることを特徴とする請求項４に記載の電子機器。
【請求項６】
前記検知電極は、前記行方向に沿った全域に亘って同一の幅を有していることを特徴とする請求項１に記載の電子機器。
【請求項７】
前記複数のセンサ回路は、それぞれ、前記検知電極に接続され、前記プリチャージ電圧を前記検知電極に出力するかどうかを切替えるプリチャージ制御スイッチと、前記アンプに接続され、前記増幅された検知電圧を出力するかどうかを切替える出力制御スイッチと、をさらに有していることを特徴とする請求項１に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子機器に関する。
【背景技術】
【０００２】
一般に、ＰＤＡ（パーソナル・デジタル・アシスタント）及びタブレットＰＣ（パーソナルコンピュータ）のような電子機器は、指や導体等の入力手段を用いて表示画面から直接データを入力可能に構成されている。上記電子機器は、画像を表示する表示パネルに静電容量の変化を検出するセンサ回路を設けている。このため、電子機器は、センサ回路の静電容量の変化を取り出すことで、入力手段にて接触される個所の位置情報を抽出することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２７１７５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、表示パネルにセンサ回路を設けた場合、検知電極での入力手段の有り無しにおける電位変化量の差を大きくすることができず、センサ回路の検出感度が十分ではない問題がある。  
この発明は以上の点に鑑みなされたもので、その目的は、センサ回路の検出感度の向上を図ることができる電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
一実施形態に係る電子機器は、
画像を表示し、入力手段にて接触される個所の位置情報を抽出する電子機器において、
列方向に延在した複数の信号線と、行方向に延在した複数の走査線と、前記複数の信号線及び前記複数の走査線に接続された複数の画素と、を有したアレイ基板を具備した表示パネルと、
それぞれ隣合う前記複数の画素が設けられた領域内に１つの割合で配置され、前記行方向に延在し、前記入力手段による入力動作に応じて結合容量が変化する検知電極と、前記検知電極に接続された接続電極と、前記接続電極を介して前記検知電極に接続され、前記検知電極での検知電圧を増幅するアンプと、を有した複数のセンサ回路を具備したセンサモジュールと、を備え、
前記検知電極は、前記信号線より前記表示パネルの前記入力手段による接触側に位置していることを特徴としている。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１の実施形態に係る電子機器を示す概略斜視図である。
【図２】図２は、図１に示した電子機器を示す概略構成図であり、アレイ基板を示す平面図である。
【図３】図３は、上記電子機器の画素及びセンサ回路等の等価回路を示す図である。
【図４】図４は、上記電子機器のアレイ基板の一部を示す拡大平面図である。
【図５】図５は、図４の線Ａ−Ａに沿った上記電子機器を示す断面図である。
【図６】図６は、第２の実施形態に係る電子機器のアレイ基板の一部を示す拡大平面図である。
【図７】図７は、図６の線Ｂ−Ｂに沿った上記電子機器を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照しながら第１の実施形態に係る電子機器について詳細に説明する。  
図１に示すように、電子機器は、画像を表示する表示パネルとしての液晶表示パネルＰと、液晶表示パネルＰに設けられたセンサモジュールＭと、バックライトユニットＢとを備えている。
【０００８】
図１、図２及び図５に示すように、液晶表示パネルＰは、アレイ基板ＡＳと、対向基板ＯＳと、液晶層ＬＣとを備えている。アレイ基板ＡＳ及び対向基板ＯＳは、それぞれ矩形状に形成されている。アレイ基板ＡＳは、対向基板ＯＳよりも大きな寸法に形成されている。アレイ基板ＡＳ及び対向基板ＯＳは、各々の３辺がほぼ重なるように配置されている。
【０００９】
図示しないが、アレイ基板ＡＳの残る一辺において、アレイ基板ＡＳは対向基板ＯＳよりも外側へ延出している。アレイ基板ＡＳの延出部及び基板５０は、ＦＰＣ（flexible printed circuit）５２で接続されている。液晶表示パネルＰは、アレイ基板ＡＳ及び対向基板ＯＳに重なった矩形状の表示領域（アクティブエリア）Ｒ１を有している。なお、後述する入力領域Ｒ２は表示領域Ｒ１に重なっている。
【００１０】
表示領域Ｒ１の外側において、アレイ基板ＡＳ側（後述するガラス基板１上）には、ＸドライバＸＤ及びＹドライバＹＤ１、ＹＤ２が形成されている。基板５０上に形成（搭載）されたＩＣ５１（センサ用ＬＳＩ）は、ＦＰＣ５２を介してＸドライバＸＤ及びＹドライバＹＤ１、ＹＤ２に電気的に接続されている。ＩＣ５１は、少なくともセンサの出力をデジタル信号に変換する等処理を行う。なお、ＸドライバＸＤ及びＹドライバＹＤ１、ＹＤ２には、図示しない他のＦＰＣを介して画像表示用のデータが与えられる。
【００１１】
アレイ基板ＡＳ及び対向基板ＯＳは、図示しない複数本の柱状スペーサにより所定の間隙を保持して対向配置されている。アレイ基板ＡＳ及び対向基板ＯＳは、表示領域Ｒ１の周縁部である両基板の周縁部に配置された矩形枠状のシール材３１により互いに接合されている。
【００１２】
液晶層ＬＣは、アレイ基板ＡＳ及び対向基板ＯＳ間に挟持され、シール材３１で囲まれている。シール材３１の一部に形成された液晶注入口３２は、封止材３３により封止されている。この実施形態において、液晶表示パネルＰは、アレイ基板ＡＳ側に表示面Ｓｃを有している。また、表示面Ｓｃは入力面としても機能している。このため、液晶表示パネルＰは、フロントアレイ構造と呼ばれる構造を採っており、アレイ基板ＡＳは対向基板ＯＳよりユーザ側に配置されている。
【００１３】
バックライトユニットＢは、対向基板ＯＳに対してアレイ基板ＡＳの反対側に配置されている。バックライトユニットＢは、対向基板ＯＳに対向配置された導光板と、導光板の一側縁に対向配置された光源及び反射板とを備えている。バックライトユニットＢは、対向基板ＯＳに向けて光を放出する。
【００１４】
液晶表示パネルＰは、入射されるバックライトを透過させるかどうかを制御する。液晶表示パネルＰは、対向基板ＯＳの外面側に光を透過させることにより、表示領域Ｒ１に画像を表示する。
【００１５】
図２及び図３に示すように、アレイ基板ＡＳは、互いに直交する行方向Ｘ及び列方向Ｙに沿ってマトリクス状に設けられた複数の画素ＰＸを有している。複数の画素ＰＸは、表示領域Ｒ１に重なっている。画素ＰＸは、行方向Ｘにｎ個並べられ、列方向Ｙにｍ個並べられている（ｍ，ｎ：自然数）。画素ＰＸの数はｍ×ｎである。
【００１６】
画素ＰＸは、複数色の何れかを表示し、この実施形態において、赤色、緑色及び青色の何れかを表示する。この実施形態において、赤色の画素ＰＸ、緑色の画素ＰＸ及び青色の画素ＰＸは、行方向Ｘに繰返し並べられている。赤色の画素ＰＸは後述する赤色の着色層に、緑色の画素ＰＸは後述する緑色の着色層に、青色の画素ＰＸは後述する青色の着色層に、それぞれ重ねられている。
【００１７】
アレイ基板ＡＳは、複数（ｎ本）の信号線ｓと、複数（ｍ本）の走査線ｇと、複数（ｍ本）の補助容量線ｃとを有している。信号線ｓは、列方向Ｙに延在し、行方向Ｘに間隔を置いて並んでいる。信号線ｓは、ＸドライバＸＤに接続されている。水平走査期間中や垂直走査期間中、複数の信号線ｓには、ＸドライバＸＤを介して映像信号が与えられる。
【００１８】
走査線ｇは、行方向Ｘに延在し、列方向Ｙに間隔を置いて並んでいる。補助容量線ｃは、走査線ｇに間隔を置いて並べられている。補助容量線ｃは、走査線ｇと同様、行方向Ｘに延在し、列方向Ｙに間隔を置いて並んでいる。走査線ｇ及び補助容量線ｃは、ＹドライバＹＤ１及びＹドライバＹＤ２の少なくとも一方に接続されている。
【００１９】
複数の画素ＰＸは、複数の信号線ｓ並びに複数の走査線ｇ及び複数の補助容量線ｃの交差部近傍に設けられている。画素ＰＸは、信号線ｓ、走査線ｇ及び補助容量線ｃに接続されている。画素ＰＸは、スイッチング素子ＧＳＷと、画素電極ＥＰと、補助容量Ｃｓとを有している。
【００２０】
スイッチング素子ＧＳＷは、走査線ｇ及び信号線ｓに電気的に接続され、ＴＦＴ（薄膜トランジスタ）で形成され、ここでは、ＮＭＯＳ型のＴＦＴで形成されている。画素電極ＥＰは、スイッチング素子ＧＳＷに電気的に接続されている。補助容量Ｃｓは、画素電極ＥＰに電気的に接続されている。補助容量Ｃｓは、補助容量線ｃ及び図示しない補助容量電極を有し、容量を形成する。
【００２１】
図２乃至図５に示すように、センサモジュールＭは、複数のセンサ回路ＳＮと、複数（９ｎ／１２本）の容量カップリング線ｃｕｐと、複数（ｎ／１２本）の第１プリチャージ線ｐｒｅ１と、複数（ｎ／１２本）の第２プリチャージ線ｐｒｅ２と、複数（ｍ／２本）のプリチャージ制御線ｐｒｅｇと、複数（ｎ／１２本）の出力線ｏｕｔと、複数（ｍ／２本）の出力制御線ｏｕｔｇと、を有している。
【００２２】
センサ回路ＳＮは、それぞれ隣合う複数の画素ＰＸが設けられた領域（画素群）内に１つの割合で配置されている。この実施形態において、センサ回路ＳＮは、２４画素ＰＸ（２行×１２列）毎に１つ配置されている。センサ回路ＳＮの数は（ｍ／２）×（ｎ／１２）である。
【００２３】
プリチャージ制御線ｐｒｅｇは、走査線ｇ及び補助容量線ｃに間隔を置いて並べられている。プリチャージ制御線ｐｒｅｇは、行方向Ｘに延在し、列方向Ｙに間隔を置いて並んでいる。プリチャージ制御線ｐｒｅｇは、ＹドライバＹＤ１及びＹドライバＹＤ２の少なくとも一方に接続されている。プリチャージ制御線ｐｒｅｇには、ＹドライバＹＤ１、ＹＤ２からプリチャージ制御信号が与えられる。
【００２４】
ここで、プリチャージ制御線ｐｒｅｇは、複数の分割部を有している。隣合う分割部同士（断線部）は、接続電極（継手）１１により接続されている。これは、後述するゲート絶縁膜のＥＳＤ（Electro Static Discharge）破壊を抑制するためである。すなわち、後述するプリチャージ制御スイッチＰＳＷの半導体層３とゲート電極６がショートし、プリチャージ制御スイッチＰＳＷが破損することを抑制するためである。
【００２５】
出力制御線ｏｕｔｇは、走査線ｇ、補助容量線ｃ及びプリチャージ制御線ｐｒｅｇに間隔を置いて並べられている。出力制御線ｏｕｔｇは、行方向Ｘに延在し、列方向Ｙに間隔を置いて並んでいる。出力制御線ｏｕｔｇは、ＹドライバＹＤ１及びＹドライバＹＤ２の少なくとも一方に接続されている。出力制御線ｏｕｔｇには、ＹドライバＹＤ１、ＹＤ２から出力制御信号が与えられる。
【００２６】
ここで、出力制御線ｏｕｔｇは、複数の分割部を有している。隣合う分割部同士（断線部）は、接続電極（継手）１２により接続されている。これは、後述するゲート絶縁膜のＥＳＤ破壊を抑制するためである。すなわち、後述する出力制御スイッチＯＳＷの半導体層５とゲート電極８がショートし、出力制御スイッチＯＳＷが破損することを抑制するためである。
【００２７】
第１プリチャージ線ｐｒｅ１、第２プリチャージ線ｐｒｅ２、出力線ｏｕｔ及び容量カップリング線ｃｕｐは、信号線ｓと共用している。第１プリチャージ線ｐｒｅ１、第２プリチャージ線ｐｒｅ２及び出力線ｏｕｔは、１つのセンサ回路ＳＮ毎に１本ずつ配置されている。容量カップリング線ｃｕｐは、１つのセンサ回路ＳＮ毎に９本ずつ配置されている。
【００２８】
容量カップリング線ｃｕｐは、後述する検知電極ＤＥとの間に容量を形成し、検知電極ＤＥの電圧をプルアップ又はプルダウンする。なお、この実施形態において、第２プリチャージ線ｐｒｅ２は、検知電極ＤＥに電気的に接続されたゲート電極７との間に容量を形成し、ゲート電極７（検知電極ＤＥ）の電圧をプルアップ又はプルダウンするため、容量カップリング線としても機能すると言うことができる。
【００２９】
センサ回路ＳＮは、検知電極ＤＥと、プリチャージ制御スイッチＰＳＷと、アンプＡＭＰと、出力制御スイッチＯＳＷとを有している。  
検知電極ＤＥは、行方向Ｘに延在し、入力手段３０による入力動作に応じて結合容量が変化するものである。
【００３０】
プリチャージ制御スイッチＰＳＷは、ＴＦＴで形成され、ここでは、ＮＭＯＳ型のＴＦＴで形成されている。プリチャージ制御スイッチＰＳＷは、第１プリチャージ線ｐｒｅ１及び検知電極ＤＥ間に接続され、第１プリチャージ線ｐｒｅ１を介して入力されるプリチャージ電圧としての第１プリチャージ電圧を検知電極ＤＥに与えるかどうか切替える。
【００３１】
詳しくは、プリチャージ制御スイッチＰＳＷにおいて、ゲート電極６はプリチャージ制御線ｐｒｅｇに接続され、半導体層３のソース領域は第１プリチャージ線ｐｒｅ１に接続され、半導体層３のドレイン領域は接続電極１３等を介して検知電極ＤＥに接続されている。プリチャージ制御スイッチＰＳＷは、プリチャージ制御信号に応じて第１プリチャージ電圧を検知電極ＤＥに出力するかどうかを切替える。
【００３２】
プリチャージ制御スイッチＰＳＷは、プリチャージ制御線ｐｒｅｇを介してゲート電極６にハイ（Ｈ）レベルのプリチャージ制御信号が与えられるタイミングで、第１プリチャージ電圧を検知電極ＤＥに与える。プリチャージ制御スイッチＰＳＷは検知電極ＤＥの電位を初期化し、また、詳細を後述するアンプＡＭＰの動作点を制御するものである。
【００３３】
アンプＡＭＰは、ＴＦＴで形成され、ここでは、ＮＭＯＳ型のＴＦＴで形成されている。アンプＡＭＰのゲート電極７において、一端は接続電極１６を介して検知電極ＤＥに接続され、他端は接続電極１３を介して半導体層３のドレイン領域に接続されている。アンプＡＭＰのソース電極１４は第２プリチャージ線ｐｒｅ２に接続されている。
【００３４】
アンプＡＭＰは、第２プリチャージ線ｐｒｅ２を介して与えられる第２プリチャージ電圧をソース電圧として供給され、検知電極ＤＥの電位を増幅してドレイン電極１５に出力する。
【００３５】
出力制御スイッチＯＳＷは、ＴＦＴで形成され、ここでは、ＮＭＯＳ型のＴＦＴで形成されている。出力制御スイッチＯＳＷは、アンプＡＭＰに接続されている。出力制御スイッチＯＳＷは、アンプＡＭＰのドレイン電極１５及び出力線ｏｕｔ間に接続されている。出力制御スイッチＯＳＷは、増幅された検知電圧を出力するかどうかを切替えるものである。出力制御スイッチＯＳＷは、検知電極ＤＥの静電容量変動を読み取る際に導通状態に切替えられる。
【００３６】
詳しくは、出力制御スイッチＯＳＷにおいて、ゲート電極８は出力制御線ｏｕｔｇに接続され、半導体層５のソース領域はアンプＡＭＰのドレイン電極１５に接続され、半導体層５のドレイン領域は出力線ｏｕｔに接続されている。ここで、出力線ｏｕｔには第３プリチャージ電圧が与えられる。第３プリチャージ電圧を与えることにより、出力線ｏｕｔの電位をリセットすることができる。
【００３７】
出力制御スイッチＯＳＷは、出力制御線ｏｕｔｇを介してゲート電極にハイ（Ｈ）レベルの出力制御信号が与えられるタイミングで導通状態に切替えられる。その際、出力線ｏｕｔの電位は、入力手段３０及び検知電極ＤＥ間の結合容量Ｃｆの有無や強弱に基づいた検知電極ＤＥの静電容量変動に応じて変動することになる。すなわち、出力線ｏｕｔの電位の変動を取得することにより、入力手段３０にて接触される個所の位置情報を抽出することができる。
【００３８】
なお、センサモジュールＭを用いた入力手段３０にて接触される個所の位置情報の抽出は、映像信号の書込みをしていない水平ブランキング期間中や垂直ブランキング期間中等に行われる。
【００３９】
検知電極ＤＥにおいて、容量カップリング線ｃｕｐと交差する個所の幅（列方向Ｙの長さ）は、容量カップリング線ｃｕｐ間に位置する個所の幅より小さい。これにより、検知電極ＤＥと容量カップリング線ｃｕｐとの間に形成される寄生容量Ｃｐを小さくすることができる。
【００４０】
図４に示すように、容量カップリング線ｃｕｐは、行方向Ｘに突き出た複数のシールド電極ＳＬＤを有している。検知電極ＤＥは、複数のシールド電極ＳＬＤで囲まれている。検知電極ＤＥは、複数のシールド電極ＳＬＤ（容量カップリング線ｃｕｐ）で静電遮蔽されている。このため、検知電極ＤＥが各々の配線や電極との間に形成する恐れのある寄生容量を抑制することができる。
【００４１】
複数の画素ＰＸは、行方向Ｘに沿って一様に並べられ、列方向Ｙに沿って１行毎に反転して並べられている。  
列方向Ｙにおいて、センサ部の幅ｗは、列方向Ｙに並んだ補助容量Ｃｓの２個分と略同一である。
【００４２】
次に、上記センサモジュールＭが設けられた液晶表示パネルＰの積層構造について説明する。  
図３乃至図５に示すように、アレイ基板ＡＳは、透明な絶縁基板として、矩形状のガラス基板１を有している。ガラス基板１上に、下地層２が形成されている。下地層２は、ガラス基板１上に成膜されたアンダーコート絶縁膜と、アンダーコート絶縁膜上に形成された半導体層３、４、５、スイッチング素子ＧＳＷの半導体層及び補助容量電極と、各半導体層及び補助容量電極を覆ったゲート絶縁膜を含んでいる。この実施形態において、各半導体層及び補助容量電極は、ポリシリコンで形成されている。
【００４３】
下地層２（ゲート絶縁膜）上には、ＭｏＷ（モリブデン・タングステン）で形成された複数の導電層が形成されている。これらの導電層としては、プリチャージ制御線ｐｒｅｇ、出力制御線ｏｕｔｇ、ゲート電極６、７、８、検知電極ＤＥ、走査線ｇ、補助容量線ｃ等を挙げることができる。
【００４４】
導電層が形成された下地層２上には、層間絶縁膜が形成されている。層間絶縁膜は、ＳｉＮで形成された絶縁膜９と、ＳｉＯ２で形成された絶縁膜１０とが積層して形成されている。
【００４５】
層間絶縁膜（絶縁膜１０）上には、アルミニウム（Ａｌ）で形成された複数の導電層が形成されている。これらの導電層としては、信号線ｓ（第１プリチャージ線ｐｒｅ１、第２プリチャージ線ｐｒｅ２、出力線ｏｕｔ、容量カップリング線ｃｕｐ）、接続電極１１、１２、１６、ソース電極１４、ドレイン電極１５、シールド電極ＳＬＤ等を挙げることができる。例えば、接続電極１６は、一方で絶縁膜９、１０を貫通するコンタクトホールを通ってゲート電極７に接続され、他方で絶縁膜９、１０を貫通する他のコンタクトホールを通って検知電極ＤＥに接続されている。
【００４６】
導電層が形成された層間絶縁膜上には、パッシベーション膜１７及び平坦化膜１８が順に形成されている。平坦化膜１８上には、上部層１９が形成されている。上部層１９は、平坦化膜１８上に形成された共通電極ＥＴと、共通電極ＥＴが形成された平坦化膜１８上に形成された絶縁膜と、絶縁膜上に形成され共通電極ＥＴと対向した画素電極ＥＰと、画素電極ＥＰが形成された絶縁膜上に形成された配向膜とを有している。画素電極ＥＰには複数のスリットが形成されている。このため、液晶表示パネルＰは、横電界を利用するＦＦＳ（Fringe Field Switching）モードを採っている。
【００４７】
共通電極ＥＴ及び画素電極ＥＰは、光透過性を有する導電材料として、例えばＩＴＯ（インジウム錫酸化物）で形成されている。画素電極ＥＰはセンサ部には形成されていないが、共通電極ＥＴの一部はセンサ部にも形成されている。但し、共通電極ＥＴは、ゲート電極７及び検知電極ＤＥと対向した複数の欠落部を有している。
【００４８】
対向基板ＯＳは、透明な絶縁基板として、矩形状のガラス基板２１を有している。ガラス基板２１上に、対向パターン２２が形成されている。対向パターン２２は、ガラス基板２１上に形成されたカラーフィルタと、カラーフィルタ上に形成された配向膜とを有している。カラーフィルタは、ブラックマトリクス層と、赤色、緑色、青色の複数の着色層を有している。  
ガラス基板１の外面には偏光板を含む光学素子ＯＤ１が配置され、ガラス基板２１の外面には偏光板を含む光学素子ＯＤ２が配置されている。
【００４９】
上記のように構成された第１の実施形態に係る電子機器によれば、電子機器は、液晶表示パネルＰ及びセンサモジュールＭを備えている。入力面側は、アレイ基板ＡＳの外面側である。
【００５０】
センサ回路ＳＮにおける検知電極ＤＥにおいて、タッチする入力手段３０（指や導体）の有り無しでは電位変化量（容量の一端の電位を変化させたときの他端の電位変化量）が異なるため、アンプＡＭＰのゲート電極７の電位には差が生じる。この電位差は、出力制御スイッチＯＳＷを通して、アンプＡＭＰから出力線ｏｕｔに出力信号となって現れる。
【００５１】
検知電極ＤＥでの入力手段３０の有り無しにおける電位変化量の差（ΔＶ）を大きくするためには、結合容量Ｃｆをできるだけ大きく、寄生容量Ｃｐをできるだけ小さくする必要がある。
【００５２】
そこで、検知電極ＤＥを、信号線ｓより液晶表示パネルＰの入力面側（入力手段３０による接触側）に位置するように形成している。これにより、アレイ基板ＡＳの外面側の入力面を入力手段３０で接触する場合に、検知電極ＤＥと入力手段３０とのカップリングが信号線ｓでシールドされてしまう量を少なくすることができ、結合容量Ｃｆを大きくすることができる。検知電極ＤＥでの入力手段３０の有り無しにおける電位変化量の差を大きくすることができるため、センサモジュールＭの検出感度の向上を図ることができ、その結果、Ｓ／Ｎ比を改善することもできる。
【００５３】
アンプＡＭＰのゲート電極７と、検知電極ＤＥは、直接接続されておらず、接続電極１６を介して間接的に接続されている。ゲート電極７及び検知電極ＤＥはＭｏＷで形成されているが、接続電極１６は、Ａｌで形成されている。ゲート電極７と、検知電極ＤＥとを接続電極１６を介して接続することにより、アレイ基板ＡＳの製造工程中の静電破壊（ＥＳＤ破壊）の発生を低減することができ、静電破壊の広がりを抑制することができる。  
上記のことから、センサモジュールの検出感度の向上を図ることができる電子機器を得ることができる。
【００５４】
次に、第２の実施形態に係る電子機器について説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
【００５５】
図６及び図７に示すように、液晶表示パネルＰは、対向基板ＯＳ側に表示面Ｓｃを有している。また、表示面Ｓｃは入力面としても機能している。このため、液晶表示パネルＰは、リアアレイ構造と呼ばれる構造を採っており、対向基板ＯＳはアレイ基板ＡＳよりユーザ側に配置されている。バックライトユニットＢは、アレイ基板ＡＳに対して対向基板ＯＳの反対側に配置されている。バックライトユニットＢは、アレイ基板ＡＳに向けて光を放出する。
【００５６】
下地層２上には、電極ＣＥが形成されている。電極ＣＥは、ゲート電極７と同一の層に同一材料で形成されている。電極ＣＥは、ゲート電極７に間隔を置いて形成され、ゲート電極７とは接続電極１６を介して接続されている。
【００５７】
平坦化膜１８上には、検知電極ＤＥが形成されている。検知電極ＤＥは、共通電極ＥＴと同一の層に同一材料（ＩＴＯ）で形成されている。検知電極ＤＥは、共通電極ＥＴに間隔を置いて形成されている。検知電極ＤＥは、パッシベーション膜１７及び平坦化膜１８を貫通して形成されたコンタクトホールを通って接続電極１６に接続されている。
【００５８】
検知電極ＤＥは、行方向Ｘに延在し、入力手段３０による入力動作に応じて結合容量が変化するものである。検知電極ＤＥにおいて、容量カップリング線ｃｕｐと交差する個所の幅（列方向Ｙの長さ）は、容量カップリング線ｃｕｐ間に位置する個所の幅より小さい。
【００５９】
検知電極ＤＥが形成された平坦化膜１８上には、上部層１９が形成されている。上部層１９は、共通電極ＥＴ及び検知電極ＤＥが形成された平坦化膜１８上に形成された絶縁膜と、絶縁膜上に形成され共通電極ＥＴと対向した画素電極ＥＰと、画素電極ＥＰが形成された絶縁膜上に形成された配向膜とを有している。
【００６０】
上記のように構成された第２の実施形態に係る電子機器によれば、電子機器は、液晶表示パネルＰ及びセンサモジュールＭを備えている。入力面側は、対向基板ＯＳの外面側である。
【００６１】
検知電極ＤＥは、信号線ｓより液晶表示パネルＰの入力面側に位置するように形成している。これにより、対向基板ＯＳの外面側の入力面を入力手段３０で接触する場合に、検知電極ＤＥと入力手段３０とのカップリングが信号線ｓでシールドされてしまう量を少なくすることができ、結合容量Ｃｆを大きくすることができる。検知電極ＤＥでの入力手段３０の有り無しにおける電位変化量の差を大きくすることができるため、センサモジュールＭの検出感度の向上を図ることができ、その結果、Ｓ／Ｎ比を改善することもできる。
【００６２】
アンプＡＭＰのゲート電極７と、検知電極ＤＥは、直接接続されておらず、接続電極１６を介して間接的に接続されている。ゲート電極７及び検知電極ＤＥはＭｏＷで形成されているが、接続電極１６は、Ａｌで形成されている。このため、ゲート電極７と、検知電極ＤＥとを接続電極１６を介して接続することにより、アレイ基板ＡＳの製造工程中の静電破壊（ＥＳＤ破壊）の発生を低減することができ、静電破壊の広がりを抑制することができる。  
上記のことから、センサモジュールの検出感度の向上を図ることができる電子機器を得ることができる。
【００６３】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００６４】
例えば、第１の実施形態に係る検知電極ＤＥ及び容量カップリング線ｃｕｐ間に形成される寄生容量Ｃｐに比べ、第２の実施形態に係る検知電極ＤＥ及び容量カップリング線ｃｕｐ間に形成される寄生容量Ｃｐは小さい。このため、第１の実施形態に比べて第２の実施形態の方が、検知電極ＤＥにおける容量カップリング線ｃｕｐと交差する個所の幅を大きくすることができる。
【００６５】
検知電極ＤＥは、行方向Ｘに沿った全域に亘って同一の幅を有していてもよい。すなわち、検知電極ＤＥにおいて、容量カップリング線ｃｕｐと交差する個所の幅（列方向Ｙの長さ）は、容量カップリング線ｃｕｐ間に位置する個所の幅と同一であってもよい。検知電極ＤＥの面積をより大きくすることができるため、より結合容量Ｃｆを大きくすることができる。なお、上記のことは、上述した第２の実施形態で示したように、検知電極ＤＥが共通電極ＥＴと同一の層に形成されている場合に、特に有効である。
【００６６】
液晶表示パネルＰは、横電界を利用するＦＦＳ（Fringe Field Switching）モードを採っているが、これに限らず、各種のモードを採ることができる。この場合、液晶表示パネルＰの配線構造や積層構造は異なるが、上述した効果が得られることは言うまでもない。
【００６７】
表示パネルは、液晶表示パネルＰに限定されるものではなく、画像を表示領域Ｒ１に表示するように構成されたものであれば良い。  
この発明は、上記電子機器に限定されるものではなく、各種の電子機器に適応可能である。
【符号の説明】
【００６８】
１…ガラス基板、７…ゲート電極、１６…接続電極、Ｐ…液晶表示パネル、Ｍ…センサモジュール、ＡＳ…アレイ基板、ＯＳ…対向基板、ＬＣ…液晶層、Ｓｃ…表示面、ＰＸ…画素、ｓ…信号線、ｇ…走査線、ｃ…補助容量線、ＧＳＷ…スイッチング素子、ＥＰ…画素電極、ＥＴ…共通電極、Ｃｓ…補助容量、ＳＮ…センサ回路、ｃｕｐ…容量カップリング線、ｐｒｅ１…第１プリチャージ線、ｐｒｅ２…第２プリチャージ線、ｐｒｅｇ…プリチャージ制御線、ｏｕｔ…出力線、ｏｕｔｇ…出力制御線、ＤＥ…検知電極、Ｃｆ…結合容量、ＰＳＷ…プリチャージ制御スイッチ、ＡＭＰ…アンプ、ＯＳＷ…出力制御スイッチ、ＳＬＤ…シールド電極、Ｒ１…表示領域、Ｒ２…入力領域、Ｘ…行方向、Ｙ…列方向。
【図１】
2013003829.tif 000003
【図２】
2013003829.tif 000004
【図３】
2013003829.tif 000005
【図４】
2013003829.tif 000006
【図５】
2013003829.tif 000007
【図６】
2013003829.tif 000008
【図７】
2013003829.tif 000009