(57)【要約】【課題】上記実情を考慮してなされたものであり、画像処理回路のパラメータ設定において、よりフレキシブルなパラメータ設定処理を可能とすること。【解決手段】パラメータ値の設定に関する情報が記述されたパラメータ設定記述情報に基づいてパラメータ値の設定動作を制御するパラメータ設定記述制御回路２０１と、パラメータ設定記述情報に基づいて画像処理回路へのパラメータ設定処理を行うデータ転送制御回路２０２とを含み、パラメータ設定記述情報は、画像処理装置に設けられたメインメモリ３０においてパラメータ値が格納されている記憶領域を特定するための情報及びパラメータ値を設定するべき対象の画像処理回路を特定するための情報を含むことを特徴とする。【選択図】図３
2013098627.tif 000002
【特許請求の範囲】
【請求項１】
画像処理装置において画像情報を処理する画像処理部にパラメータ値を設定する画像処理制御回路であって、
前記パラメータ値の設定に関する情報が記述されたパラメータ設定記述情報に基づいて前記パラメータ値の設定動作を制御するパラメータ設定記述制御部と、
前記パラメータ設定記述情報に基づいて前記画像処理部へのパラメータ設定処理を行うパラメータ設定部とを含み、
前記パラメータ設定記述情報は、前記画像処理装置に設けられた記憶装置において前記パラメータ値が格納されている記憶領域を特定するためのパラメータ値記憶領域特定情報及び前記パラメータ値を設定するべき対象の画像処理部を特定するためのパラメータ設定対象情報を含み、
前記パラメータ設定記述制御部は、前記パラメータ設定記述情報における前記記憶領域特定情報に基づいて前記記憶装置から前記パラメータ値を取得し、
前記パラメータ設定部は、前記パラメータ設定対象情報及び前記取得されたパラメータ値に基づき、前記画像処理部へのパラメータ設定処理を行うことを特徴とする画像処理制御回路。
【請求項２】
前記パラメータ設定記述情報は、次に取得するべきパラメータ設定記述情報が前記記憶装置において格納されている記憶領域を特定するための次取得記憶領域特定情報を含み、
前記パラメータ設定記述制御部は、前記次取得記憶領域特定情報に基づいて前記記憶装置から前記パラメータ設定記述情報を取得することを特徴とする請求項１に記載の画像処理制御回路。
【請求項３】
前記パラメータ設定記述情報は、前記パラメータ設定対象情報によって特定される前記画像処理部へのパラメータ値の設定要否を示す情報を含み、
前記パラメータ設定記述制御部は、前記設定要否を示す情報に基づき、前記パラメータ設定対象情報によって特定される前記画像処理部へのパラメータ値の設定要否を判断することを特徴とする請求項１または２に記載の画像処理制御回路。
【請求項４】
前記パラメータ設定記述情報は、前記パラメータ値の設定動作の一次停止命令に係る情報を含み、
前記パラメータ設定記述制御部は、前記一次停止命令に係る情報に応じて前記パラメータ設定記述情報の取得動作を制御することを特徴とする請求項１乃至３いずれかに記載の画像処理制御回路。
【請求項５】
前記パラメータ値記憶領域特定情報は、前記パラメータ値の読出し開始アドレス及び前記パラメータ値のデータサイズの情報を含むことを特徴とする請求項１乃至４いずれか１項に記載の画像処理制御回路。
【請求項６】
請求項１乃至５いずれか１項に記載の画像処理制御回路を含むことを特徴とする画像処理装置。
【請求項７】
画像処理装置において画像情報を処理する画像処理部にパラメータ値を設定する画像処理制御方法であって、
前記画像処理装置に設けられた記憶装置において前記パラメータ値が格納されている記憶領域を特定するためのパラメータ値記憶領域特定情報及び前記パラメータ値を設定するべき対象の画像処理部を特定するためのパラメータ設定対象情報を含むパラメータ設定記述情報を取得し、
前記パラメータ設定記述情報における前記記憶領域特定情報に基づいて前記記憶装置から前記パラメータ値を取得し、
前記パラメータ設定対象情報及び前記取得されたパラメータ値に基づき、前記画像処理部へのパラメータ設定処理を行うことを特徴とする画像処理制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理制御回路、画像処理装置及び画像処理制御方法に関し、特に、画像処理回路の動作パラメータの設定に関する。
【背景技術】
【０００２】
近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ及び書類の電子化に用いるスキャナ等の画像処理装置は欠かせない機器となっている。このような画像処理装置は、撮像機能、画像形成機能及び通信機能等を備えることにより、プリンタ、ファクシミリ、スキャナ、複写機として利用可能な複合機として構成されることが多い。
【０００３】
このような画像処理装置においては、スキャンによって生成された画像情報を処理する機能や、画像形成出力するべき画像情報を処理する機能等、画像処理機能を担う画像処理回路が設けられている。このような画像処理回路を動作させるためには、パラメータの設定が必要である。
【０００４】
このような画像処理回路へのパラメータ設定の方法として、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等のメモリ領域に用意されたパラメータ値を、ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｅｒ）により画像処理回路に転送することにより、パラメータ設定によるプロセッサの処理効率の低下を抑える方法が既に提案されている（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画像処理装置の運用においては、画像品質の向上や装置制御の効率化等の目的で、実行するべき画像処理の順番を変更したり、特定の画像処理の実行要否を変更したりする場合がある。
【０００６】
ここで、特許文献１に開示されているパラメータ設定方法によれば、上述したような画像処理回路に対して、予め定められた順番で、予め定められた種類のパラメータ値の設定が実行される。従って、画像処理回路の処理順序を装置ごとに変更するような対応が困難である。また、設定するべきパラメータの種類が装置ごとに変わる場合や、パラメータの数が変わる場合においても、対応が困難である。
【０００７】
また、複数設けられた画像処理回路のうち動画が不要な回路が存在するような場合であっても、上述したように予め定められた順番でパラメータの設定処理が実行されるため、無駄な処理が発生することとなる。即ち、従来の画像処理回路のパラメータ設定方法においては、フレキシブルな対応が困難である。
【０００８】
本発明は、上記実情を考慮してなされたものであり、画像処理回路のパラメータ設定において、よりフレキシブルなパラメータ設定処理を可能とすることを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様は、画像処理装置において画像情報を処理する画像処理部にパラメータ値を設定する画像処理制御回路であって、前記パラメータ値の設定に関する情報が記述されたパラメータ設定記述情報に基づいて前記パラメータ値の設定動作を制御するパラメータ設定記述制御部と、前記パラメータ設定記述情報に基づいて前記画像処理部へのパラメータ設定処理を行うパラメータ設定部とを含み、前記パラメータ設定記述情報は、前記画像処理装置に設けられた記憶装置において前記パラメータ値が格納されている記憶領域を特定するためのパラメータ値記憶領域特定情報及び前記パラメータ値を設定するべき対象の画像処理部を特定するためのパラメータ設定対象情報を含み、前記パラメータ設定記述制御部は、前記パラメータ設定記述情報における前記記憶領域特定情報に基づいて前記記憶装置から前記パラメータ値を取得し、前記パラメータ設定部は、前記パラメータ設定対象情報及び前記取得されたパラメータ値に基づき、前記画像処理部へのパラメータ設定処理を行うことを特徴とする。
【００１０】
また、本発明の他の態様は、画像処理装置であって、上記画像処理制御回路を含むことを特徴とする。
【００１１】
また、本発明の更に他の態様は、画像処理装置において画像情報を処理する画像処理部にパラメータ値を設定する画像処理制御方法であって、前記画像処理装置に設けられた記憶装置において前記パラメータ値が格納されている記憶領域を特定するためのパラメータ値記憶領域特定情報及び前記パラメータ値を設定するべき対象の画像処理部を特定するためのパラメータ設定対象情報を含むパラメータ設定記述情報を取得し、前記パラメータ設定記述情報における前記記憶領域特定情報に基づいて前記記憶装置から前記パラメータ値を取得し、前記パラメータ設定対象情報及び前記取得されたパラメータ値に基づき、前記画像処理部へのパラメータ設定処理を行うことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、画像処理回路のパラメータ設定において、よりフレキシブルなパラメータ設定処理を可能とすることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る画像処理装置の全体構成を示すブロック図である。
【図２】本発明の実施形態に係るエンジンコントローラＡＳＩＣの機能構成を示す図である。
【図３】本発明の実施形態に係るパラメータＤＭＡＣの機能構成を示す図である。
【図４】本発明の実施形態に係るパラメータ設定記述情報の例を示す図である。
【図５】本発明の実施形態に係るメインメモリに用意される情報の例を示す図である。
【図６】本発明の実施形態に係るパラメータ設定動作を示すフローチャートである。
【図７】本発明の実施形態に係るパラメータ設定動作におけるデータの流れを示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、プリンタ、スキャナ、複写機等の機能を含む複合機（ＭＦＰ：Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ）としての画像処理装置を例として説明する。
【００１５】
図１は、本実施形態に係る画像形成装置１のハードウェア構成を示すブロック図である。図１に示すように、本実施形態に係る画像形成装置１は、一般的なサーバやＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）等の情報処理端末と同様の構成に加えて、画像形成出力に係るエンジンを有する。即ち、本実施形態に係る画像形成装置１は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０、チップセット２０、メインメモリ３０、Ｉ／Ｏ  ＡＳＩＣ４０、エンジンコントローラＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）５０、スキャナ６０及びプロッタ７０を含む。
【００１６】
ＣＰＵ１０は演算装置であり、画像形成装置１全体の動作を制御する。チップセット２０は、ＣＰＵ１０、エンジンコントローラ５０、Ｉ／Ｏ  ＡＳＩＣ４０によるメインメモリ３０へのアクセスを制御する。メインメモリ３０は、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）によって構成され、情報の高速な読み書きが可能な揮発性の記憶媒体であり、ＣＰＵ１０が情報を処理する際の作業領域や、エンジンコントローラ５０に設定するパラメータを一時的に格納する領域として用いられる。
【００１７】
Ｉ／Ｏ  ＡＳＩＣ４０は、画像形成装置１に付加機能を持たせるための外部インタフェースであり、ネットワークインタフェース、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＳＤカード、ディスプレイパネル、ＳＰＩ（Ｓｙｓｔｅｍ  Ｐａｃｋｅｔ  Ｉｎｔｅｒｆａｃｅ）、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等のインタフェースや、画像処理を高速化するためのハードウェアアクセラレータ、暗号化処理回路等が接続される。
【００１８】
エンジンコントローラＡＳＩＣ５０は、本実施形態の要旨に係る構成であり、スキャナ６０によって原稿が読み取られて生成された画像情報に対して画像処理を行い、処理結果の画像データをチップセット２０を介してメインメモリ３０に格納する。また、エンジンコントローラＡＳＩＣ５０は、プロッタ７０に画像形成出力を実行させるため、メインメモリ３０からチップセット２０を介して入力された画像情報に対して画像処理を行う。
【００１９】
スキャナ６０は、原稿を光学的に走査して画像情報を生成する画像読取用のエンジンである。また、スキャナ６０は、コピー動作の際の原稿の読み取り部としても用いられる。プロッタ７０は、用紙に対して画像形成出力を実行するプリンタエンジンである。
【００２０】
このような画像形成装置１において、本実施形態に係る要旨は、エンジンコントローラＡＳＩＣ５０に含まれる画像処理を実行するモジュールに対するパラメータ値の設定態様にある。以下、本実施形態に係るエンジンコントローラＡＳＩＣ５０の詳細について説明する。
【００２１】
図２は、本実施形態に係るエンジンコントローラＡＳＩＣ５０の機能構成を示すブロック図である。図２に示すように、本実施形態に係るエンジンコントローラＡＳＩＣ５０は、ＰＣＩｅエンドポイント１０１、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｆａｃｅ  Ｅｘｐｒｅｓｓ）  Ｉ／Ｆ１０２、レジスタ制御部回路１０３、画像処理回路１０４ａ〜１０４ｃ、画像処理回路１０５ａ〜１０５ｃ、スキャナＩ／Ｆ１０６、プロッタＩ／Ｆ１０７及びパラメータＤＭＡＣ２００を含む。
【００２２】
チップセット２０とエンジンコントローラＡＳＩＣ５０とはＰＣＩｅバスで接続されており、ＰＣＩｅエンドポイント１０１は、ＰＣＩｅバスのＩ／Ｏデバイスである。画像形成出力動作において、ＰＣＩｅエンドポイント１０１は、メインメモリ３０に格納されている画像形成出力対象の画像情報をチップセット３０を介して取得する。
【００２３】
また、スキャン動作において、ＰＣＩｅエンドポイント１０１は、スキャンによって生成された画像情報をチップセット３０を介してメインメモリ３０に格納する。更に、エンジンコントローラＡＳＩＣ５０に含まれる各種モジュールへのパラメータ設定処理において、ＰＣＩｅエンドポイント１０１は、チップセット３０を介したＣＰＵ１０の制御に従い、レジスタ制御回路を介して各種モジュールへのレジスタのリード／ライト処理を行う。
【００２４】
ＰＣＩｅエンドポイント１０１は、上述したような画像形成出力対象の画像情報のメインメモリ３０からの取得要求、スキャンによって生成された画像情報のメインメモリ３０への格納要求及びレジスタ値のリード要求を調停し、情報のやり取りを実行する。
【００２５】
ＰＣＩｅ  Ｉ／Ｆ１０２は、エンジンコントローラＡＳＩＣ５０に含まれる各モジュールが、ＰＣＩｅエンドポイントとの間で情報をやり取りするためのインタフェースである。レジスタ制御回路１０３は、エンジンコントローラＡＳＩＣ５０に含まれる各モジュールへのパラメータ設定を行う。レジスタ制御回路１０３は、ＰＣＩｅエンドポイント１０１からのレジスタアクセスとパラメータＤＭＡＣ１０２からのレジスタアクセスの排他制御を行い、通知されたアドレスをデコードして転送先の画像処理回路を決定し、レジスタデータのリード／ライト処理を行う。
【００２６】
パラメータＤＭＡＣ２００は、本実施形態の要旨に係る構成であり、メインメモリ３０内に保持されたパラメータ値を読み出してレジスタ制御回路１０３に入力することにより、レジスタ制御回路１０３にパラメータ設定を実行させる。その際、本実施形態に係るパラメータＤＭＡＣ２００は、パラメータ値を設定する対象や設定するべきパラメータ値を特定するための情報が記述された情報（以降、パラメータ設定記述情報とする）に基づいてパラメータ設定処理を実行する。これが、本実施形態に係る要旨の１つである。
【００２７】
次に、パラメータＤＭＡＣ２００の機能について説明する。図３は、本実施形態に係るパラメータＤＭＡＣ２００の機能構成を示す図である。図３に示すように、本実施形態に係るパラメータＤＭＡＣ２００は、パラメータ設定記述制御回路２０１、データ転送制御回路２０２、制御レジスタ２０３、入力制御部２０４及びレジスタ出力Ｉ／Ｆ２０５を含む。
【００２８】
パラメータ設定記述制御回路２０１は、メインメモリ３０から上述したパラメータ設定記述情報を取得し、パラメータ設定記述情報に基づいてデータ転送制御回路２０２の動作設定を行う。即ち、パラメータ設定記述制御回路２０１が、パラメータ設定記述制御部として機能する。データ転送制御回路２０２は、パラメータ設定記述制御回路２０１の制御に従い、メインメモリ３０に用意されているパラメータ値を取得し、設定対象の画像処理回路１０４ａ〜１０４ｃ、画像処理回路１０５ａ〜１０５ｃにパラメータ値を設定する。即ち、データ転送制御回路２０２が、パラメータ設定部として機能する。
【００２９】
制御レジスタ２０３は、パラメータＤＭＡＣ２００の動作に必要なパラメータ値を格納するレジスタ群であり、ＣＰＵ１０からレジスタ制御回路１０３を介してレジスタ値が設定される。制御レジスタ２０３にレジスタ値が設定されることにより、パラメータ設定記述制御回路２０１及びデータ転送制御回路２０２の動作に必要なパラメータ値が設定される。
【００３０】
制御レジスタ２０３に含まれるレジスタ群の種類としては、パラメータＤＭＡＣ２００の起動制御を行う起動レジスタ、パラメータＤＭＡＣ２００が動作開始した後、パラメータ設定記述制御回路２０１が最初に読み込むパラメータ設定記述情報を特定するためのＤｅｓｃｒｉｐｔｅｒＰｏｉｎｔｅｒレジスタ、割り込み信号を通知したりマスクしたりする割り込みレジスタ、エラー系信号を通知するエラーレジスタ、パラメータ設定記述制御回路２０１がリードしたパラメータ設定記述情報を一次格納するための保持レジスタ等がある。等、上記“Ｄｅｓｃｒｉｐｔｅｒ”とは、本実施形態に係るパラメータ設定記述情報を示す。
【００３１】
入力制御部２０４は、ＰＣＩｅ  Ｉ／Ｆとの間で情報のやり取りを行う制御回路であり、メインメモリ３０からロードされたデータの取り込み制御を行う。レジスタ出力Ｉ／Ｆ２０５は、レジスタ制御回路１０３との間で情報のやり取りを行う制御回路であり、データ転送制御回路２０２によるパラメータ値の設定処理のために、設定するべきパラメータ値及びパラメータ値を設定する対象のモジュールのアドレスをレジスタ制御回路１０３に通知する。
【００３２】
ここで、本実施形態に係るパラメータ設定記述情報について説明する。図４は、本実施形態に係るパラメータ設定記述情報の内容を示す図である。図４に示すように、本実施形態に係るパラメータ設定記述情報は、３２ｂｉｔ×４ｗｏｒｄの構成となっており、３２ｂｉｔの“ＮｅｘｔＤｅｓｃｒｉｐｔｅｒＰｏｉｎｔｅｒ”、３２ｂｉｔの“ＳｔａｒｔＡｄｄｒｅｓｓ”、３２ｂｉｔの“ＲｅｓｉｓｔｅｒＡｄｄｒｅｓｓ”、１６ｂｉｔの“Ｓｉｚｅ”、１６ｂｉｔの“Ｍｏｄｅ”の情報を含む。
【００３３】
“ＮｅｘｔＤｅｓｃｒｉｐｔｅｒＰｏｉｎｔｅｒ”は、パラメータ設定記述制御回路２０１が１つのパラメータ設定記述情報を処理し終えた後、次に読み込むパラメータ設定記述情報がメインメモリ３０において格納されているアドレスを示す情報である。尚、上述したように、最初に読み込むパラメータ設定記述情報のアドレスは、ＣＰＵ１０によって制御レジスタ２０３を介して設定される。また、“ＮｅｘｔＤｅｓｃｒｉｐｔｅｒＰｏｉｎｔｅｒ”が“０”である場合は、次のパラメータ設定記述情報が存在せず、最後のパラメータ設定記述情報であることを示す。即ち、本実施形態においては、“ＮｅｘｔＤｅｓｃｒｉｐｔｅｒＰｏｉｎｔｅｒ”が、次取得記憶領域特定情報として用いられる。
【００３４】
“ＳｔａｒｔＡｄｄｒｅｓｓ”は、画像処理回路１０４ａ〜１０４ｃ、画像処理回路１０５ａ〜１０５ｃのいずれかに設定するべきパラメータ値をメインメモリ３０から読み出す際のスタートアドレスを示す情報である。“ＲｅｓｉｓｔｅｒＡｄｄｒｅｓｓ”は、“ＳｔａｒｔＡｄｄｒｅｓｓ”によって特定されるパラメータ値を設定する対象のモジュールを特定するためのアドレスを示す情報である。即ち、本実施形態においては、“ＲｅｓｉｓｔｅｒＡｄｄｒｅｓｓ”がパラメータ設定対象情報として用いられる。
【００３５】
“Ｓｉｚｅ”は、“ＳｔａｒｔＡｄｄｒｅｓｓ”によって特定されるパラメータ値を読み出すサイズを示す情報である。即ち、本実施形態においては、“ＳｔａｒｔＡｄｄｒｅｓｓ”及び“Ｓｉｚｅ”の情報が、パラメータ値記憶領域特定情報として用いられる。“Ｍｏｄｅ”は、パラメータ設定記述情報のメインメモリ３０からの読み出しを一次的に停止したり、複数のパラメータ設定記述情報によるチェーン動作時に割り込みを発生させたり、夫々のパラメータ設定記述情報の有効性、即ち、夫々の画像処理回路へのパラメータ値の設定要否を示すための制御情報である。
【００３６】
図５は、メインメモリ３０において、パラメータ設定記述情報及びパラメータ値が格納されて用意された状態を示す図である。本実施形態においては、ＣＰＵ１０が所定の制御プログラムに従って演算を行うことにより、図５に示すように、メインメモリ３０にパラメータ設定記述情報及びパラメータ値が格納されると共に、制御レジスタ２０３にパラメータＤＭＡＣ２００が動作するためのパラメータ設定が行われる。
【００３７】
その結果、パラメータＤＭＡＣ２００が、図５に示すように格納されたパラメータ設定記述情報に従って、画像処理回路１０４ａ〜１０４ｃ及び画像処理回路１０５ａ〜１０５ｃにパラメータ値の設定を行う。そして、パラメータ設定記述情報の内容を調整することにより、画像処理回路１０４ａ〜１０４ｃ及び画像処理回路１０５ａ〜１０５ｃに対するパラメータ値の設定順序や、パラメータ値の設定要否を調整することが可能となり、よりフレキシブルなパラメータ設定動作を容易に実現することが可能となる。
【００３８】
次に、本実施形態に係る画像処理回路１０４ａ〜１０４ｃ、画像処理回路１０５ａ〜１０５ｃへのパラメータ設定動作について説明する。図６は、本実施形態に係るパラメータ設定動作を示すフローチャートであり、図７は、メインメモリ３０からエンジンコントローラＡＳＩＣ５０へのデータの流れを、破線、点線及び一点鎖線にて示す図である。
【００３９】
図６に示すように、先ずは、ＣＰＵ１０が、パラメータ設定記述情報やパラメータ値等の各種の情報を図５に示すようにメインメモリ３０に格納すると共に、メインメモリ３０に格納したパラメータ設定記述情報のうち、先頭となるもののアドレスを、ＤｅｓｃｒｉｐｔｅｒＰｏｉｎｔｅｒレジスタに設定する（Ｓ６０１）。
【００４０】
そして、ＣＰＵ１０は、制御レジスタ２０３の起動レジスタに、パラメータＤＭＡＣ２００の起動指示を行う（Ｓ６０２）。パラメータＤＭＡＣ２００が起動指示を受けると、パラメータ設定記述制御回路２０１が、ＤｅｓｃｒｉｐｔｅｒＰｏｉｎｔｅｒレジスタに設定されたアドレスに基づき、最初のパラメータ設定記述情報をメインメモリ３０から読み出して取得する（Ｓ６０３）。この処理が、図７において１−１で示すデータの流れである。
【００４１】
パラメータ設定記述情報を取得したパラメータ設定記述制御回路２０１は、パラメータ設定記述情報に含まれる“ＳｔａｒｔＡｄｄｒｅｓｓ”及び“Ｓｉｚｅ”に基づき、メインメモリ３０からパラメータ値を取得する（Ｓ６０４）。パラメータ値を取得したパラメータ設定記述制御回路２０１は、取得したパラメータ値及びパラメータ設定記述情報の“ＲｅｓｉｓｔｅｒＡｄｄｒｅｓｓ”をデータ転送制御回路２０２に通知する（Ｓ６０５）。
【００４２】
パラメータ値及び“ＲｅｓｉｓｔｅｒＡｄｄｒｅｓｓ”の通知を受けたデータ転送制御回路は、通知されたパラメータ値及び“ＲｅｓｉｓｔｅｒＡｄｄｒｅｓｓ”をレジスタ出力Ｉ／Ｆ２０５を介してレジスタ制御回路１０３に転送する。これにより、レジスタ制御回路１０３が、“ＲｅｓｉｓｔｅｒＡｄｄｒｅｓｓ”によって特定される画像処理回路に対してパラメータ値を設定する（Ｓ６０６）。Ｓ６０４〜Ｓ６０６の処理が、図７において１−２で示すデータの流れである。
【００４３】
他方、レジスタ制御回路１０３への情報の転送を完了したデータ転送制御回路２０２は、処理の完了をパラメータ設定記述制御回路２０１に通知する。この通知により、パラメータ設定記述制御回路２０１は、パラメータ設定記述情報の“ＮｅｘｔＤｅｓｃｒｉｐｔｅｒＰｏｉｎｔｅｒ”を参照し、次に読み出すべきパラメータ設定記述情報の有無を確認する（Ｓ６０７）。
【００４４】
Ｓ６０７において、次に読み出すべきパラメータ設定記述情報が無ければ、即ち、“ＮｅｘｔＤｅｓｃｒｉｐｔｅｒＰｏｉｎｔｅｒ”が“０”であれば（Ｓ６０７／ＹＥＳ）、パラメータ設定記述制御回路２０１は、パラメータ設定動作の完了を判断し、制御レジスタ２０３に完了通知を行う。完了通知を受けた制御レジスタ２０３は、動作完了割り込みのステータスを立てて割り込み信号の制御を行う。これにより、本実施形態に係るパラメータ設定動作が完了する。
【００４５】
他方、“ＮｅｘｔＤｅｓｃｒｉｐｔｅｒＰｏｉｎｔｅｒ”が“０”でなければ（Ｓ６０７／ＮＯ）、Ｓ６０３の処理に戻り、“ＮｅｘｔＤｅｓｃｒｉｐｔｅｒＰｏｉｎｔｅｒ”において指定されているアドレスに基づき、パラメータ設定記述情報をメインメモリ３０から取得する。このように処理を繰り返すことにより、図７に示す他のデータの流れが、上記と同様に実行される。
【００４６】
また、パラメータ設定記述制御回路２０１は、パラメータ設定記述情報の“Ｍｏｄｅ”の情報をデータ転送制御回路２０２に通知する。データ転送制御回路２０２は、“Ｍｏｄｅ”の値によって動作の一時停止が指示されている場合、パラメータ設定記述制御回路２０１への処理の完了を通知しない。このため、パラメータ設定記述制御回路２０１は、制御レジスタ２０３から処理の再開通知があるまで次のパラメータ設定記述情報の読み出しを一次停止したり、次のパラメータ設定記述情報へのチェーン動作時に割り込み通知を制御レジスタ２０３に行ったりする。
【００４７】
また、“Ｍｏｄｅ”においてパラメータ設定記述情報の無効指示がある場合、パラメータ設定記述制御回路２０１は、該当するパラメータ設定記述情報においてアドレスが特定されているパラメータ値を無効とみなす。その結果、パラメータ設定記述制御回路２０１は、データ転送制御回路にパラメータ値や“ＲｅｓｉｓｔｅｒＡｄｄｒｅｓｓ”の通知をせず、Ｓ６０７の処理に進む。
【００４８】
このように、本実施形態に係る画像形成装置１によれば、パラメータＤＭＡＣ２００の機能により、夫々の画像処理回路１０４ａ〜１０４ｃ、画像処理回路１０５ａ〜１０５ｃ毎にパラメータ設定記述情報を用意し、パラメータＤＭＡＣ２００が“ＲｅｓｉｓｔｅｒＡｄｄｒｅｓｓ”に従ってパラメータ値の設定を行うため、複数の画像処理回路の処理順序が異なるような様々なエンジンコントローラＡＳＩＣに対して、単一のパラメータＤＭＡＣ２００で対応することが可能である。
【００４９】
また、夫々の画像処理回路毎にパラメータ数の増減があったとしても、パラメータ設定記述情報における“Ｓｉｚｅ”の値を変更することによって、パラメータ数の増減に対応することが可能となるため、本実施形態に係るパラメータＤＭＡＣ２００によってそのような課題を解決することができる。
【００５０】
更に、“Ｍｏｄｅ”の値に従ってパラメータ値の設定要否を判断するため、動作不要な画像処理回路へのパラメータ設定という不要な処理を回避することが可能となり、装置を効率的に制御することが可能となる。尚、このような対応は、“Ｍｏｄｅ”設定の他、動作不要な画像処理回路のアドレスが“ＲｅｓｉｓｔｅｒＡｄｄｒｅｓｓ”によって特定されたパラメータ設定記述情報を用意しないことによっても対応可能である。
【００５１】
以上、説明したように、本実施形態によれば、画像処理回路のパラメータ設定において、よりフレキシブルなパラメータ設定処理を可能とすることができる。
【符号の説明】
【００５２】
１  画像処理装置
１０  ＣＰＵ
２０  チップセット
３０  メインメモリ
４０  Ｉ／Ｏ  ＡＳＩＣ
５０  エンジンコントローラＡＳＩＣ
６０  スキャナ
７０  プロッタ
１０１  ＰＣＩｅエンドポイント
１０２  ＰＣＩｅ  Ｉ／Ｆ
１０３  レジスタ制御回路
１０４ａ、１０４ｂ、１０４ｃ、１０５ａ、１０５ｂ、１０５ｃ  画像処理回路
１０６  スキャナＩ／Ｆ
１０７  プロッタＩ／Ｆ
２００  パラメータＤＭＡＣ
２０１  パラメータ設定記述制御回路
２０２  データ転送制御回路
２０３  制御レジスタ
２０４  入力制御部
２０５  レジスタ出力Ｉ／Ｆ
【先行技術文献】
【特許文献】
【００５３】
【特許文献１】特開２００９−１２３０９１号公報
【図１】
2013098627.tif 000003
【図２】
2013098627.tif 000004
【図３】
2013098627.tif 000005
【図４】
2013098627.tif 000006
【図５】
2013098627.tif 000007
【図６】
2013098627.tif 000008
【図７】
2013098627.tif 000009