(57)【要約】【課題】  位相制御方式を採用したコンバータにおいて、ＶｉｎとＶｏの大きさに差が生じていても、リアクトル電流や出力電流をうまく制御できるようにする。【解決手段】  第１、第２のフルブリッジインバータ回路と、前記第１のフルブリッジインバータ回路、前記第２のフルブリッジインバータ回路のそれぞれの出力側に接続したリアクトル、及び絶縁のためのトランスと、前記第１の二次電池と前記第２の二次電池の電圧が入力され、これらの電圧に基づいて各スイッチ素子に対してＰＷＭ制御信号を出力する制御回路と、各フルブリッジインバータ回路のスナバコンデンサに接続され該コンデンサの充電電圧を電源に回生する回生回路とを備え、前記制御回路は、前記スナバコンデンサの充電電荷を放電して電源に回生するために、回生用スイッチ素子のオンオフを制御する回生パルスを出力する。【選択図】図１２
2013176174.tif 000002
【特許請求の範囲】
【請求項１】
第１の二次電池が入力側に接続され、各々逆方向ダイオードとスナバコンデンサとが並列接続された４個のスイッチ素子をブリッジ接続した第１のフルブリッジインバータ回路と、
第２の二次電池が入力側に接続され、各々逆方向ダイオードとスナバコンデンサとが並列接続された４個のスイッチ素子をブリッジ接続した第２のフルブリッジインバータ回路と、
前記第１のフルブリッジインバータ回路の出力側に接続した第１のリアクトルと、
前記第２のフルブリッジインバータ回路の出力側に接続した第２のリアクトルと、
前記第１のリアクトルと前記第２のリアクトルとを接続するトランスと、
前記第１の二次電池と前記第２の二次電池の電圧が入力され、これらの電圧に基づいて前記第１のフルブリッジインバータ回路と前記第２のフルブリッジインバータ回路の各スイッチ素子に対してＰＷＭ制御信号を出力する制御回路と、
前記第１のフルブリッジインバータ回路のスナバコンデンサに接続され該コンデンサの充電電圧を電源に回生する第１の回生回路と、
前記第２のフルブリッジインバータ回路のスナバコンデンサに接続され該コンデンサの充電電圧を電源に回生する第１の回生回路と、
を備え、
前記回生回路は、
回生用スイッチ素子と前記スナバコンデンサと共振する共振リアクトルと回生電流用ダイオードとを直列に接続した回路と、
前記スナバコンデンサに直列に接続され、この前記スナバコンデンサの充電電荷の放電を禁止する放電禁止ダイオードｄｓと、
で構成され、
前記制御回路は、前記スナバコンデンサの充電電荷を放電して電源に回生するために、前記回生用スイッチ素子のオンオフを制御する回生パルスを出力することを特徴とする双方向コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、リアクトルを介して２つのフルブリッジインバータ回路を接続し、それらのインバータ回路間で双方向に直流電力伝送を選択的に可能にする双方向コンバータに関する。
【背景技術】
【０００２】
この種の双方向コンバータとしては、従来、図１に示すような回路が提案されている（非特許文献１）。
【０００３】
図１のコンバータでは、トランスＴｒの左右に対称にフルブリッジインバータ回路ＩＮＶ１とＩＮＶ２が接続され、位相制御方式で電力伝送が行われる。すなわち、一次側のＩＮＶ１の端子に接続される電源をＶｉｎ、二次側のＩＮＶ２の端子に接続される電源をＶｏ、トランスＴｒの一次側の電圧をＶ１、トランスＴｒの二次側の電圧をＶ２とすると、Ｖ１がＶ２よりもδだけ位相が進んでいれば、ＶｉｎからＶｏに直流電力が伝送され、反対に、Ｖ１がＶ２よりもδだけ位相が遅れていれば、ＶｏからＶｉｎに直流電力が伝送される。このとき、δの大きさを変えることで伝送する電力の大きさも変わる。このように左右のインバータ回路のV１とV２の電圧位相差を制御することで、インバータ回路間で双方向に直流電力伝送を選択的に可能にする方式を、位相制御方式と称する。
【０００４】
また、各スイッチ素子に並列にスナバコンデンサCｓ１〜Ｃｓ２とダイオードＤ１〜Ｄ８を逆並列に接続している。このスナバコンデンサは、各インバータ回路のスイッチング時に設定されるデッドタイム（上下のスイッチ素子が同時オンするのを避けるために設定される時間）において、リアクトル（Ｌｅ１、Ｌｅ２）と共振することでスナバコンデンサ端子電圧、つまりスイッチ素子の端子電圧の上昇を緩慢にするためのもので、電圧上昇が緩慢になることで、スイッチ素子のターンオンやターンオフ時の電力損失を小さくする（ゼロボルテージスイッチング動作：ＺＶＳ動作）ことを実現する。
【０００５】
このように、上記位相制御方式を採用したコンバータでは、各インバータを構成するスイッチ素子に与えるパルスの位相制御を行うだけで双方向の電力制御ができるため制御が簡単であり、また、スナバコンデンサにより、コンバータの電力損失を小さくでき、高効率とすることができる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】「電気学会論文誌  Ｄ１２７巻第２号  ２００７年」
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記のコンバータでは、Ｖｉｎ＝Ｖｏの場合は、問題なく制御できるが、Ｖｉｎ＞Ｖｏのときは、リアクトルにＶｉｎとＶｏの電位差分の電圧が印加されており、そのエネルギー放出時間において同リアクトルへの再充電も生じるために、一次側インバータ回路の出力電流が漸増していき、一次側インバータと二次側インバータの位相差δをゼロに制御しても（電力伝送が行われない制御）、実際には電力伝送されてしまう。
【０００８】
Ｖｉｎ＜Ｖｏのときも上述同様、リアクトルにＶｏとＶｉｎの電位差分の電圧が印加されており、そのエネルギー放出時間において同リアクトルの放電も生じるために、二次側インバータ回路の出力電流が漸減していき、一次側インバータと二次側インバータの位相差δをゼロに制御しても（電力伝送が行われない制御）、実際には電力伝送されてしまう。
【０００９】
さらに、Ｖｉｎ＜Ｖｏの場合でＶｏとＶｉｎの電位差が大きすぎると、１次側インバータ回路の出力電流が急な傾きで減少していき、スイッチングデューティ（上下スイッチ素子のオンデューティ）５０％の場合でも、リアクトルからのエネルギー放出時間において上記出力電流がゼロを切ってしまう場合が生じる(電流方向が逆方向になる)。
【００１０】
この問題について、図２〜図１０を参照の上、以下説明する。
【００１１】
図２は、このコンバータ回路の動作原理の説明に供するため、図１においてトランスＴｒやスナバコンデンサを外した回路を示している。図３は、タイムチャートである。図４〜図９は、各期間においての電流の流れを示す図である。図１０は、Ｖｉｎ＞Ｖｏ、Ｖｉｎ＝Ｖｏ、Ｖｉｎ＜Ｖｏの場合の一部波形図を示している。
【００１２】
図３に示すように、この例では、一次側から二次側に電力伝達を行うために、スイッチ
素子Ｑ１〜Ｑ８のゲートに供給される制御パルスを図示のようにδの位相差で制御している。
【００１３】
ｔ０〜ｔ１（図４）
ｔ０より前では、図４で見て矢印方向を正方向として、ＩＤＣ１，ＩＤＣ２が正方向に流れる状態で、ｔ０でＧ２，３がオフになると、リアクトルＬｅにＶ１＋Ｖ２に略等しいＶｉｎ＋Ｖｏの充電電圧が印加され、ＩＣは負電流よりゼロに向かい（Ｖｉｎ＋Ｖｏ）／Ｌｅの傾きで負方向の電流が増加しやがて転流動作が始まる。ｔ０からＱ１，４に逆並列接続されている逆方向ダイオードｄ１，４から電流ｄ１，４（Ｉ）が流れ始める。その後Ｑ１，４に電流Ｑ１，４（Ｉ）が流れていない状態でG１，４がオンする。したがってＱ１，４は、ＺＣＳ（ゼロカレントスイッチ）−ＯＮ動作する。また、ｄ１，４（Ｉ）がゼロになるまでの期間、Q１，４の電圧Ｑ１，４（Ｖ）はほぼゼロでスイッチングするため、Ｑ１，４はＺＶＳ（ゼロボルテージスイッチ）−ＯＮ動作する。
【００１４】
ｔ１〜ｔ２（図５）
Leは充電され続け、電流はゼロから極性を変えるが、（Ｖｉｎ＋Ｖｏ）／Ｌｅの傾きは変わらない。
【００１５】
ｔ２〜ｔ３（図６）
ｔ２でG６，７がオフしＴｄ後にＧ５，８がオンしたとき、ダイオードｄ５，８に電流が流れているため、Ｑ５，８（Ｉ）に電流が流れていない状態でオンになるので、上述同様Ｑ５，８がＺＶＳかつＺＣＳ−ＯＮ動作し、Ｌｅを電流源としてＶｉｎ→ＶｏにＩｃ＝Ｌｅ（Ｉ）＝ＩＤＣ１＝ＩＤＣ２が流れる。
【００１６】
ｔ３〜t４（図７）
ｔ３でＧ１，４がオフになり、ｔ３からＬｅの蓄積エネルギーに基づいてｄ２，３（Ｉ）が流れる。また、図では示していないが、各逆方向ダイオードに並列にスナバコンデンサを接続することで、Ｌｅの蓄積エネルギーに基づいて、ｔ３でＧ１，４がオフした瞬間から、スナバコンデンサに充電電流が流れる。この電流はスナバコンデンサとＬｅとの共振電流となる。これにより、コンデンサの充電電圧（すなわちＱ１，４（Ｖ））が緩慢に上昇することになって、Ｑ１，４はｔ３のタイミングでＺＶＳ−ＯＦＦ動作する。その後Ｇ２，３がオンすると、ｄ２，３に電流が流れた状態のため、上述同様Ｑ２，３がＺＶＳかつＺＣＳ−ＯＮ動作する。
【００１７】
ｔ５からの残り半周期は上記と同様な動作となり、スイッチ素子Ｑ１，４とＱ２，３が、Ｑ５，８とＱ６，７が入替わる。
【００１８】
この動作により、平均電流Ｉ（ａｖ）がＶｏに対して出力され続け、一次側から二次側に電力伝達が実現される。また、スナバコンデンサの働きによりＺＶＳの動作も行われる。
【００１９】
図１０は、図３のｔ０〜ｔ５の波形を示している。同図（Ａ）はＶｉｎ＞Ｖｏ、同図（Ｂ）はＶｉｎ＝Ｖｏ、同図（Ｃ）はＶｉｎ＜Ｖｏのときの波形である。
【００２０】
図１０（Ｂ）に示すように、Ｖｉｎ＝Ｖｏであれば、ｔ０〜ｔ２間にＬｅに蓄積されたエネルギーがｔ２〜ｔ３間で定電流として出力される。しかし、図１０（Ａ）に示すように、Ｖｉｎ＞Ｖｏであると、ｔ２〜ｔ３の期間においてＶｉｎからＬｅに再充電が行われる。図中、Ｌｅ（Ｖ）ｂがＶｉｎとＶｏの電位差で、Ｌｅに印加される再充電電圧である。この再充電のため、Ｌｅから流れる電流Ｌｅ（Ｉ）は漸増していく。このような再充電が行われると、一次側インバータと二次側インバータの位相差δをゼロに制御しても（電力伝送が行われない制御）、漸増していく電流Ｌｅ（Ｉ）の分だけ電力伝送されてしまう。また、図１０（Ｃ）に示すように、Ｖｉｎ＜Ｖｏであると、ｔ２〜ｔ３の期間においてＶｏからＬｅに逆電圧が印加される。図中、Ｌｅ（Ｖ）ｂがＬｅに印加されるＶｉｎとＶｏの電位差分の電圧である。この電圧のため、Ｌｅから流れる電流Ｌｅ（Ｉ）は漸減していく。このような電圧が印加されると、Ｖｉｎ＜Ｖｏの電位差が一定以上の場合、ｔ２〜ｔ３の期間においてＬｅ（Ｉ）の傾きが大きくなりすぎてリアクトル電流がゼロを切る現象を起こし、ｄ１，４が導通する状態となる。その場合、次のｔ３の期間でＱ２、３がオンしたときQ２，３にはＣｓ２，３からの短絡電流が流れ，Ｑ１，４の逆並列ダイオードにリカバリ電流が流れる。また、リアクトルの電流がゼロを切った時から、次の動作が始まるまでの区間分の面積が不足電力となり（図１２（ｄ））、位相差に応じた電力伝送ができなくなる。このように、位相制御方式を採用したコンバータでは、ＶｉｎとＶｏの大きさに差があると、位相差δに応じた電力伝送ができず、不足分を補うため効率の悪い電力伝送となり、さらに、上述のようにリカバリ電流とスナバ短絡の電流がリアクトルの電流に重畳されて、ＺＶＳかつＺＣＳ−ＯＮ動作ができなくなりスイッチング損失の増加や素子破損の可能性が大きくなること、効率の悪い電力伝送となる問題が生じる。
【００２１】
そこで、この発明の目的は、位相制御方式を採用したコンバータにおいて、ＶｉｎとＶｏの電位差が大きくても、スイッチ素子やスナバ回路の損失増加や素子破損の可能性を低減し、効率の良い電力伝送とするためリアクトル電流または出力電流をうまく制御できるようにすることである。
【課題を解決するための手段】
【００２２】
この発明は、位相制御方式を採用したコンバータにおいて、第１のフルブリッジインバータ回路ＩＮＶ１と前記第２のフルブリッジインバータ回路ＩＮＶ２の各スイッチ素子に対してＰＷＭ制御信号を出力する制御回路を設け、各スイッチ素子をＶｉｎとＶｏの大きさに応じてＰＷＭ制御する。また、第１のフルブリッジインバータ回路ＩＮＶ１のスナバコンデンサに接続され該コンデンサの充電電圧を電源に回生する第１の回生回路と、前記第２のフルブリッジインバータ回路ＩＮＶ２のスナバコンデンサに接続され該コンデンサの充電電圧を電源に回生する第２の回生回路を設ける。
【００２３】
本発明では、位相制御方式の電力伝送においてＶｉｎとＶｏの大きさに差があって上述のような問題がある場合でも、ＰＷＭ制御により、リアクトル電流や出力電流をうまく制御する。ＰＷＭ制御は、各スイッチ素子のオン時間を制御するため、そのオン時間により出力電流を直接制御できるからである。したがって、全スイッチ素子を遮断し、リアクトルの電流がゼロになるようにＰＷＭ制御を行うことで、通常の動作のように、逆並列ダイオードに電流が流れてから、スイッチ素子が導通するＺＣＳ−ＯＮ動作や、ＺＶＳ−ＯＮ、スナバコンデンサの充放電によるZＶS−ＯＦＦ動作が可能となる。さらに、図１０（Ａ）（Ｃ）のような場合でも、ＰＷＭ制御によるＬｅ（Ｖ）ｂを原因とする余剰ないし不足の電力伝送分は位相制御に反映すれば良い。
【００２４】
また、スナバコンデンサの充電電圧を電源に回生する回生回路を設けることで、次の理由によりスイッチ素子のＺＶＳ−ＯＦＦ動作を実現する。
【００２５】
ＰＷＭ制御では、第１、第２のフルブリッジインバータ回路ＩＮＶ１、ＩＮＶ２において直列接続されている上下スイッチ素子のオンオフ期間を制御してリアクトル電流または出力電流を制御するが、このＰＷＭ制御では上下スイッチ素子のパルス幅を変化させるためデッドタイムｔｄも変動する。このため、上下スイッチ素子のデッドタイムｔｄが一定であることを前提とするＺＶＳ−ＯＦＦ動作が出来ない。そこで、スナバコンデンサと直列に接続しているダイオードにより、ｔｄ期間中のスナバコンデンサの充電電圧がリアクトルとの共振をしないようにする。オフさせるまでの期間中、スナバコンデンサのエネルギーを適当なタイミングで放電することにより、ＺＶＳ−ＯＦＦ動作を可能としスイッチング損失を低減する。さらに回生回路によりスナバコンデンサの放電エネルギーを電源に回生させ、効率改善ができる。
【発明の効果】
【００２６】
ＰＷＭ制御と回生動作により、ＺＣＳ−ＯＮやＺＶＳ動作が可能になるとともに、効率が改善する。
【図面の簡単な説明】
【００２７】
【図１】位相制御方式の双方向コンバータの回路例
【図２】双方向コンバータの動作原理を説明するための回路図
【図３】波形図
【図４】電流の流れを示す図
【図５】電流の流れを示す図
【図６】電流の流れを示す図
【図７】電流の流れを示す図
【図８】電流の流れを示す図
【図９】電流の流れを示す図
【図１０】ＶｉｎとＶｏの差があるときの波形図
【図１１】位相制御、PWM制御時の波形図
【図１２】本発明の実施形態である双方向コンバータの回路図
【図１３】実施形態の波形図
【図１４】実施形態の波形図
【図１５】実施形態の波形図
【図１６】実施形態の波形図
【図１７】他の実施形態の回路図
【発明を実施するための形態】
【００２８】
図１２は、本発明の実施形態であるＰＷＭ制御式スナバエネルギ回生型双方向コンバータの回路図である。
【００２９】
トランスＴｒの左右に対称にフルブリッジインバータ回路ＩＮＶ１とＩＮＶ２が接続され、位相制御方式で電力伝送が行われる。フルブリッジインバータ回路ＩＮＶ１は、スイッチ素子Ｑ１〜Ｑ４がブリッジ配置され、各スイッチ素子Ｑには、逆方向ダイオードＤとスナバコンデンサＣｓが並列的に接続される。インバータ出力は、リアクトルＬｅ１を介してトランスＴｒに入力される。フルブリッジインバータ回路ＩＮＶ２は、スイッチ素子Ｑ５〜Ｑ８がブリッジ配置され、各スイッチ素子Ｑには、逆方向ダイオードＤとスナバコンデンサＣｓが並列的に接続される。インバータ出力は、リアクトルＬｅ２を介してトランスＴｒに入力される。トランスＴｒは一次側と二次側を絶縁するためと、一次側と二次側の巻線の巻数比による任意の電圧変換を行うためのものである。なお、各スイッチ素子ＱはＩＧＢＴが好適であるが、ＭＯＳＦＥＴ等のスイッチ素子でも良い。また、リアクトルＬｅ１、Ｌｅ２はトランスＴｒの巻線で代用することが可能である。
【００３０】
第１のフルブリッジインバータ回路のスナバコンデンサＣｓ１、Ｃｓ４には、該コンデンサの充電電圧を電源に回生する回生回路ＲＧ１が接続され、スナバコンデンサＣｓ２、Ｃｓ３には、該コンデンサの充電電圧を電源に回生する回生回路ＲＧ２が接続され、第２のフルブリッジインバータ回路のスナバコンデンサＣｓ５、Ｃｓ８には、該コンデンサの充電電圧を電源に回生する回生回路ＲＧ３が接続され、スナバコンデンサＣｓ６、Ｃｓ７には、該コンデンサの充電電圧を電源に回生する回生回路ＲＧ４が接続されている。回生回路ＲＧ１、ＲＧ２で第１の回生回路が構成され、回生回路ＲＧ３、ＲＧ４で第２の回生回路が構成される。
【００３１】
各回生回路は、Ｃｓの充電電荷の放電を禁止する放電禁止ダイオードｄｓと、ブリッジ配置された対角上にあるＣｓに直列に接続した、回生用スイッチ素子Ｓｆと、スナバコンデンサＣｓと共振する共振リアクトルＬｆと、回生電流用ダイオードｄｓで構成される。
【００３２】
ＰＷＭ制御回路は、Ｑ１〜Ｑ８にＰＷＭパルスを供給し、Ｓｆ１〜Ｓｆ４に回生パルスを供給する。
【００３３】
次に動作を説明する。
【００３４】
上記の双方向コンバータは、位相制御方式で一次側から二次側へ、または二次側から一次側へ電力伝送する。
【００３５】
すなわち、一次側のＩＮＶ１の端子に接続される電源をＶｉｎ、二次側のＩＮＶ２の端子に接続される電源をＶｏ、トランスＴｒの一次側の電圧をＶ１、トランスＴｒの二次側の電圧をＶ２とすると、Ｖ１がＶ２よりもδだけ位相が進んでいれば、ＶｉｎからＶｏに直流電力が伝送され、反対に、Ｖ１がＶ２よりもδだけ位相が遅れていれば、ＶｏからＶｉｎに直流電力が伝送される。このとき、δの大きさを変えることで伝送する電力の大きさと方向を変えることが出来る。
【００３６】
位相制御の基本動作として、図３に示すように、Ｖｉｎ＝Ｖｏであれば、ｔ０〜ｔ２間、ｔ３〜ｔ５間にＬｅに蓄積されたエネルギーがｔ２〜ｔ３間、ｔ５〜ｔ６間で定電流として出力されるため、位相差δを制御することで一次側と二次側間での電力伝送方向と伝送量の制御が可能である。
【００３７】
進み位相、遅れ位相は次のように定義される。
【００３８】
（１）進み位相（一次側の位相が二次側に対して進んでいる）
電力は一次側から二次側に伝送される。
【００３９】
（２）遅れ位相（二次側の位相が一次側に対して進んでいる）
電力は二次側から一次側に伝送される。
【００４０】
次に、下記条件（Ａ）（Ｂ）のときの位相制御とＰＷＭ制御の動作を説明する。
【００４１】
条件（Ａ）：進み位相Ｖｉｎ＞Ｖｏ、遅れ位相Ｖｉｎ＜Ｖｏ、又はＶｉｎ＝Ｖｏのとき。
【００４２】
図１１(Ａ)，（Ｂ）において、ｔ０〜ｔ２の区間に位相制御動作により、位相差で決まる電圧がリアクトルＬｅに印加され、リアクトルＬｅにエネルギーが蓄えられ電流が増加する。
【００４３】
ｔ２〜ｔ３では、進み位相Ｖｉｎ＞Ｖｏ、遅れ位相Ｖｉｎ＜Ｖｏのとき、リアクトルにＶｉとＶｏの電位差が印加されており、リアクトルに電位差分のエネルギーが蓄えられ、さらに電流が増加する。同区間Ｖｉｎ＝Ｖｏのときはリアクトルの電流がほぼ一定を維持する。（図１０（Ｂ））
その後のｔ３〜ｔ３’では、伝送電力と位相差δで演算により求められたＰＷＭ制御のパルス幅にて、Ｑ１，４、Ｑ５，８を同時にオフさせ、全ＳＷオフすることで、リアクトルの印加電圧を０とする。リアクトルに充電電圧を与えなくすることで、スイッチ素子がオフしているｔｄ区間中にリアクトルのエネルギーを放出させ、リアクトルの電流が０となる区間ができ、全スイッチ素子の電流もゼロとすることができる。また、ＶｉとＶｏの電位差で図１１（Ｂ）のような動作となる場合ダイオード導通の動作となる。
【００４４】
条件（Ｂ）：進み位相Ｖｉｎ＜Ｖｏ、遅れ位相Ｖｉｎ＞Ｖｏのとき。
【００４５】
図１１（Ｃ）（Ｄ）において、ｔ０〜ｔ２の区間で位相制御動作によりリアクトルに蓄えられ電流が増加する。
【００４６】
ｔ２〜ｔ３の区間ではＶｉとＶｏの電位差分の電圧がリアクトルＬｅに印加されエネルギーを放出するため、電流が減少する。
【００４７】
その後、ｔ３〜ｔ４で伝送電力と位相差δで演算により求められたＰＷＭ制御のパルス幅でＱ１，４、Ｑ５，８を同時オフし、リアクトルの印加電圧を０としエネルギーを放出することで、リアクトルの電流を０または、逆並列ダイオードを導通する動作となる。
【００４８】
しかし、このｔ３〜ｔ４の区間、電位差が大きすぎるときや低出力時では、図１１（Ｄ）のように、ＶｉとＶｏの電位差でリアクトルの電流が急な傾きで減少しゼロを切り流れ続けることによって、この区間でオンしているスイッチ素子Ｑ１，４、Ｑ５，８の逆並列ダイオードが導通する動作となる。この状態でデッドタイム後スイッチ素子Ｑ２，３、Ｑ６，７がオンすると、リカバリ電流とスナバ短絡による電流がリアクトルの電流に重畳され、スイッチング損失の増加や素子破損の可能性を招く。また、図１１（Ｄ）斜線部の面積分の不足エネルギーを補うため、ｔ０〜ｔ２の位相制御区間で必要電力分に応じた位相差で制御され、ｔ０〜ｔ２’の区間でさらに電力が増大し効率の悪い電力伝送となる。加えてスイッチ素子の電流ピーク値増加による半導体損失増加となる。
【００４９】
そこで、図１１（Ｄ）のような波形となる場合、損失増加や素子破損の問題を解決するために、ｔ２〜ｔ３の区間でリアクトルの電流が０になるまでにＰＷＭ制御を行い、この区間でオンしているスイッチ素子をオフし、全スイッチ素子がオフとなる期間を作る。図１１（Ｅ）はこの場合の波形を示す。
【００５０】
図１１（Ｅ）において、ｔ２’〜ｔ４が全スイッチ素子オフの期間であり、リアクトルの印加電圧は０となり、リアクトルのエネルギーを放出することでｔｄ中にリアクトルの電流が０になる区間ができる。この時、伝送電力と向きはパルス幅と位相差によって決まる。伝送電力と向きはパルス幅と位相差のどちらか一方が決まれば演算によって求めることができる。
【００５１】
このような制御により、伝送電力の制御が可能である。
【００５２】
一方、ＰＷＭ制御を行う場合、スナバコンデンサがあると、ＺＶＳ−ＯＮ動作が出来なくなる（不完全になる）。通常のＺＶＳ動作は、上下スイッチ素子のデッドタイムｔｄが一定であることを前提とし、ｔｄ区間中に、スナバコンデンサＣｓに、このＣｓとリアクトルＬｅの正弦波共振電流が流れ、それによってＣｓの充電電位が一定の傾きで緩慢に上昇することを利用している。もし、ＰＷＭ制御でデッドタイムｔｄが一定でなくなった場合、リアクトル電流がゼロになると、ＺＶＳ動作のために接続したスナバコンデンサＣｓとリアクトルＬｅの共振により、電圧振動が起こる。その結果、ＺＶＳ−ＯＮ動作が不完全または出来なくなる。
【００５３】
そこで、本実施形態では、ＰＷＭ制御回路で回生回路を制御し、ＣｓとＬｅの共振電流による不完全ＺＶＳ動作をなくす。回生回路によってＣｓの放電を別途行うことで電圧振動を抑制しこれを実現する。
【００５４】
代表として、回生回路ＲＧ２の動作を以下説明する。図１３〜図１６は、Ｖｉｎ、Ｖｏ、δ、ＰＷＭデッドレショが図示のような一定の条件下での波形図を示している。
【００５５】
Ｃｓ２の充電電荷が放電されるタイミングｔ３（図３参照）では、その放電を禁止するｄｓ２のため、さらにｓｆ２がオフであるとＣｓ２は放電できない（図１５参照）。このままでは、Ｃｓ２に電荷が溜まる一方であり、次にＱ２がオフするタイミングｔ６（図３参照）でＺＶＳ−ＯＦＦ動作ができない。そこで、次にＱ２がオフするタイミングがくるまでにＳｆ２をオンする。図では、Ｇ２オンのタイミングと同じタイミングでＳｆ２をオンするための回生パルスＧｆ２を生成している。ｓｆ２がオンの期間は、Ｃｓ２の充電電荷を全部電源に回生するのに必要十分な長さにする。Ｓｆ２がオンすると、Ｃｓ２の充電電荷は、ｄｆ２、Ｃｓ２とＬｆ２との共振回路、及びＣｓ２とＣｓ３を経て、Ｖｉｎに回生される（図１６参照）。なお、回生回路ＲＧ２にはＣｓ２とＣｓ３が直列接続されている。共振動作の原理より、このような構成であれば、Ｃｓ２とＣｓ３のそれぞれの充電電位がＶｉｎと同じであるため（それぞれの充電電位の加算値がＶｉｎの２倍であるため）、Ｃｓ２とＣｓ３の充電電荷が全て放電されて回生される。
【００５６】
上記の回生動作により、次にＱ２がオフするタイミングがくるまでの任意のときに、Ｃｓ２の充電電荷はＧｆ２がオンすることで全てＶｉｎに回生される。そして、次にＱ２がオフするときには、Ｃｓ２の電位はゼロであるため（Ｑ２（Ｖ）はゼロ）、Ｑ２はＺＶＳ−ＯＦＦ動作する。また、充電電荷は全てＶｉｎに回生されて、回路内で熱消費されることがないため、効率が良くなる。
【００５７】
以上の通り、Ｃｓの放電は回生回路で制御されて完全放電されるため、Ｃｓへの次の充電開始時にはＺＶＳ−ＯＦＦが確実に行われる。以上の動作は、その他のスイッチ素子と回生回路においても同様である。
【００５８】
ＰＷＭ制御を行うことによってデッドタイムが変動しても、Ｃｓの放電は回生回路の放電禁止ダイオードによって、放電できないためスナバ短絡やスイッチング損失増加とならず、ＺＶＳかつＺＣＳ−ＯＮできる。
【００５９】
図１７は、変形例である。この回路では、回生回路にコンデンサＣｏ−１、Ｃｏ−２とダイオードｄｆ３−１、ｄｆ４−２とスイッチ素子ｓｆ３−１とｓｆ４−２を接続する。Ｃｓ５の電荷は、Ｌｆ３との共振動作でＣｏ−１に一旦充電され、Ｃｓ６の電荷は、Ｌｆ３との共振動作でＣｏ−２に一旦充電される。その後、Ｃｏ−１とＣｏ−２が電源に回生される。電圧の分担は、Ｃｏ−１（Ｖ）がＣｓ５（Ｖ）の２分の１である。Ｃｏ−２（Ｖ）がＣｓ６（Ｖ）の２分の１である。Ｃｓ７、Ｃｓ８についても同様である。したがって、Ｃｏ−１（Ｖ）＋Ｃｏ−２（Ｖ）＝Ｖｏとなる。
【符号の説明】
【００６０】
ＩＮＶ１−第１のフルブリッジインバータ回路
ＩＮＶ２−第２のフルブリッジインバータ回路
Ｑ１〜Ｑ８−スイッチ素子
ＲＧ１〜ＲＧ４−回生回路
【図１】
2013176174.tif 000003
【図２】
2013176174.tif 000004
【図３】
2013176174.tif 000005
【図４】
2013176174.tif 000006
【図５】
2013176174.tif 000007
【図６】
2013176174.tif 000008
【図７】
2013176174.tif 000009
【図８】
2013176174.tif 000010
【図９】
2013176174.tif 000011
【図１０】
2013176174.tif 000012
【図１１】
2013176174.tif 000013
【図１２】
2013176174.tif 000014
【図１７】
2013176174.tif 000015
【図１３】
2013176174.tif 000016
【図１４】
2013176174.tif 000017
【図１５】
2013176174.tif 000018
【図１６】
2013176174.tif 000019