(57)【要約】【課題】移相量のばらつきを抑制すること。【解決手段】第１および第２インダクタと第１キャパシタとを備えるＴ型のＬＣＬローパスフィルタと、第２および第３キャパシタと第３インダクタとを備えるＴ型のＣＬＣハイパスフィルタと、を具備し、前記ローパスフィルタと前記ハイパスフィルタとの位相差により移相を行ない、移相を行なう高周波信号の特性インピーダンスをＺ０、前記高周波信号の角周波数をω、移相量をΔΘとしたとき、各インダクタおよびキャパシタの値を製造ばらつきによるΔΘが小さくなるように設定する移相器。【選択図】図１
2013098744.tif 000002
【特許請求の範囲】
【請求項１】
インダクタンスＬ１を有する第１インダクタとキャパシタンスＣ１を有する第１キャパシタと前記インダクタンスＬ１を有する第２インダクタとを備えるＴ型のＬＣＬローパスフィルタと、
キャパスタンスＣ２を有する第２キャパシタとインダクタンスＬ２を有する第３インダクタと前記キャパシタンスＣ２を有する第３キャパシタとを備えるＴ型のＣＬＣハイパスフィルタと、
を具備し、
前記ローパスフィルタと前記ハイパスフィルタとの位相差により移相を行ない、
移相を行なう高周波信号の角周波数をω、前記ローパスフィルタおよび前記ハイパスフィルタが接続される線路の前記高周波信号における特性インピーダンスをＺ０、移相量をΔΘとしたとき、Ｌ１、Ｌ２、Ｃ１およびＣ２は、
2013098744.tif 000045
、
2013098744.tif 000046
、
2013098744.tif 000047
、
2013098744.tif 000048
かつ
2013098744.tif 000049
を満足する値を中心値として定めて構成されてなることを特徴とする移相器。
【請求項２】
インダクタンスＬ１を有する第１インダクタとキャパシタンスＣ１を有する第１キャパシタと前記インダクタンスＬ１を有する第２インダクタとを備えるＴ型のＬＣＬローパスフィルタと、
キャパスタンスＣ２を有する第２キャパシタとインダクタンスＬ２を有する第３インダクタと前記キャパシタンスＣ２を有する第３キャパシタとを備えるＴ型のＣＬＣハイパスフィルタと、
を具備し、
前記ローパスフィルタと前記ハイパスフィルタとの位相差により移相を行ない、
移相を行なう高周波信号の角周波数をω、前記ローパスフィルタおよび前記ハイパスフィルタが接続される線路の前記高周波信号における特性インピーダンスをＺ０、移相量をΔΘとしたとき、Ｌ１、Ｌ２、Ｃ１およびＣ２は、
2013098744.tif 000050
、
2013098744.tif 000051
、
2013098744.tif 000052
、
2013098744.tif 000053
、かつ
2013098744.tif 000054
を満足する値を中心値として定めて構成されてなることを特徴とする移相器。
【請求項３】
第１端子を前記ローパスフィルタの一端と前記ハイパスフィルタの一端とのいずれか一方に電気的に接続する第１スイッチと、
第２端子を前記ローパスフィルタの他端と前記ハイパスフィルタの他端とのいずれか一方に電気的に接続する第２スイッチと、
を具備することを特徴とする請求項１または２記載の移相器。
【請求項４】
前記第１スイッチおよび前記第２スイッチは、窒化物半導体を用いたＦＥＴを含むことを特徴とする請求項３記載の移相器。
【請求項５】
インダクタンスＬ１を有する第１インダクタとキャパシタンスＣ１を有する第１キャパシタと前記インダクタンスＬ１を有する第２インダクタとを備えるＴ型のＬＣＬローパスフィルタと、
キャパスタンスＣ２を有する第２キャパシタとインダクタンスＬ２を有する第３インダクタと前記キャパシタンスＣ２を有する第３キャパシタとを備えるＴ型のＣＬＣハイパスフィルタと、
を具備し、
前記ローパスフィルタと前記ハイパスフィルタとの位相差により移相を行なう移相器の設計方法であって、
移相を行なう高周波信号の角周波数をω、前記ローパスフィルタおよび前記ハイパスフィルタが接続される線路の前記高周波信号における特性インピーダンスをＺ０、移相量をΔΘとしたとき、Ｌ１、Ｌ２、Ｃ１およびＣ２を、
2013098744.tif 000055
、
2013098744.tif 000056
、
2013098744.tif 000057
、
2013098744.tif 000058
かつ
2013098744.tif 000059
を満足する関係で決定することを特徴とする移相器の設計方法。
【請求項６】
インダクタンスＬ１を有する第１インダクタとキャパシタンスＣ１を有する第１キャパシタと前記インダクタンスＬ１を有する第２インダクタとを備えるＴ型のＬＣＬローパスフィルタと、
キャパスタンスＣ２を有する第２キャパシタとインダクタンスＬ２を有する第３インダクタと前記キャパシタンスＣ２を有する第３キャパシタとを備えるＴ型のＣＬＣハイパスフィルタと、
を具備し、
前記ローパスフィルタと前記ハイパスフィルタとの位相差により移相を行なう移相器の設計方法であって、
移相を行なう高周波信号の角周波数をω、前記ローパスフィルタおよび前記ハイパスフィルタが接続される線路の前記高周波信号における特性インピーダンスをＺ０、移相量をΔΘとしたとき、Ｌ１、Ｌ２、Ｃ１およびＣ２を、
2013098744.tif 000060
、
2013098744.tif 000061
、
2013098744.tif 000062
、
2013098744.tif 000063
、かつ
2013098744.tif 000064
を満足する関係で決定することを特徴とする移相器の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は移相器およびその設計方法に関し、例えばローパスフィルタとハイパスフィルタとの位相差を用い移相する移相器およびその設計方法に関する。
【背景技術】
【０００２】
ローパスフィルタとハイパスフィルタとの位相差を用いて移相する移相器が用いられている。ローパスフィルタとしては、例えばＬＣＬのＴ型回路が用いられる。ハイパスフィルタとしてはＣＬＣのＴ型回路が用いられる。
【０００３】
特許文献1には、ハイパスフィルタおよびローパスフィルタを有する移相器において、ハイパスフィルタとローパスフィルタの各出力相互のレベル差を検出する比較回路を有し、比較回路で検出されたレベル差で、ハイパスフィルタおよびローパスフィルタの遮断周波数をフォードバック制御することが記載されている。これにより、各出力相互の位相誤差および振幅誤差を抑制している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１３１６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ローパスフィルタ（以下ＬＰＦともいう）およびハイパスフィルタ（以下ＨＰＦともいう）に用いられるキャパシタのキャパシタンスが製造によりばらつく。または、ＬＰＦおよびＨＰＦに用いられるインダクタのインダクタンスが製造によりばらつく。これにより、ＬＰＦおよびＨＰＦの位相差がばらついてしまい、移相量がばらついてしまう。特許文献１のように、位相誤差等を新たな回路を追加して抑制したのでは、移相器が大きくなってしまう。また、製造コストのアップになる。
【０００６】
本発明は、上記課題に鑑みなされたものであり、追加の回路を用いず、移相量のばらつきを抑制することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、インダクタンスＬ１を有する第１インダクタとキャパシタンスＣ１を有する第１キャパシタと前記インダクタンスＬ１を有する第２インダクタとを備えるＴ型のＬＣＬローパスフィルタと、キャパスタンスＣ２を有する第２キャパシタとインダクタンスＬ２を有する第３インダクタと前記キャパシタンスＣ２を有する第３キャパシタとを備えるＴ型のＣＬＣハイパスフィルタと、を具備し、前記ローパスフィルタと前記ハイパスフィルタとの位相差により移相を行ない、移相を行なう高周波信号の角周波数をω、前記ローパスフィルタおよび前記ハイパスフィルタが接続される線路の前記高周波信号における特性インピーダンスをＺ０、移相量をΔΘとしたとき、Ｌ１、Ｌ２、Ｃ１およびＣ２は、
2013098744.tif 000003
、
2013098744.tif 000004
、
2013098744.tif 000005
、
2013098744.tif 000006
かつ
2013098744.tif 000007
を満足する値を中心値として定めて構成されてなることを特徴とする移相器である。本発明によれば、追加の回路を用いず、移相量のばらつきを抑制することができる。
【０００８】
本発明は、インダクタンスＬ１を有する第１インダクタとキャパシタンスＣ１を有する第１キャパシタと前記インダクタンスＬ１を有する第２インダクタとを備えるＴ型のＬＣＬローパスフィルタと、キャパスタンスＣ２を有する第２キャパシタとインダクタンスＬ２を有する第３インダクタと前記キャパシタンスＣ２を有する第３キャパシタとを備えるＴ型のＣＬＣハイパスフィルタと、を具備し、前記ローパスフィルタと前記ハイパスフィルタとの位相差により移相を行ない、移相を行なう高周波信号の角周波数をω、前記ローパスフィルタおよび前記ハイパスフィルタが接続される線路の前記高周波信号における特性インピーダンスをＺ０、移相量をΔΘとしたとき、Ｌ１、Ｌ２、Ｃ１およびＣ２は、
2013098744.tif 000008
、
2013098744.tif 000009
、
2013098744.tif 000010
、
2013098744.tif 000011
、かつ
2013098744.tif 000012
を満足する値を中心値として定めて構成されてなることを特徴とする移相器である。追加の回路を用いず、移相量のばらつきを抑制することができる。
【０００９】
上記構成において、第１端子を前記ローパスフィルタの一端と前記ハイパスフィルタの一端とのいずれか一方に電気的に接続する第１スイッチと、第２端子を前記ローパスフィルタの他端と前記ハイパスフィルタの他端とのいずれか一方に電気的に接続する第２スイッチと、を具備する構成とすることができる。
【００１０】
上記構成において、前記第１スイッチおよび前記第２スイッチは、窒化物半導体を用いたＦＥＴを含む構成とすることができる。
【００１１】
本発明は、インダクタンスＬ１を有する第１インダクタとキャパシタンスＣ１を有する第１キャパシタと前記インダクタンスＬ１を有する第２インダクタとを備えるＴ型のＬＣＬローパスフィルタと、キャパスタンスＣ２を有する第２キャパシタとインダクタンスＬ２を有する第３インダクタと前記キャパシタンスＣ２を有する第３キャパシタとを備えるＴ型のＣＬＣハイパスフィルタと、を具備し、前記ローパスフィルタと前記ハイパスフィルタとの位相差により移相を行なう移相器の設計方法であって、移相を行なう高周波信号の角周波数をω、前記ローパスフィルタおよび前記ハイパスフィルタが接続される線路の前記高周波信号における特性インピーダンスをＺ０、移相量をΔΘとしたとき、Ｌ１、Ｌ２、Ｃ１およびＣ２を、
2013098744.tif 000013
、
2013098744.tif 000014
、
2013098744.tif 000015
、
2013098744.tif 000016
かつ
2013098744.tif 000017
を満足する関係で決定することを特徴とする移相器の設計方法である。本発明によれば、追加の回路を用いず、移相量のばらつきを抑制することができる。
【００１２】
本発明は、インダクタンスＬ１を有する第１インダクタとキャパシタンスＣ１を有する第１キャパシタと前記インダクタンスＬ１を有する第２インダクタとを備えるＴ型のＬＣＬローパスフィルタと、キャパスタンスＣ２を有する第２キャパシタとインダクタンスＬ２を有する第３インダクタと前記キャパシタンスＣ２を有する第３キャパシタとを備えるＴ型のＣＬＣハイパスフィルタと、を具備し、前記ローパスフィルタと前記ハイパスフィルタとの位相差により移相を行なう移相器の設計方法であって、移相を行なう高周波信号の角周波数をω、前記ローパスフィルタおよび前記ハイパスフィルタが接続される線路の前記高周波信号における特性インピーダンスをＺ０、移相量をΔΘとしたとき、Ｌ１、Ｌ２、Ｃ１およびＣ２を、
2013098744.tif 000018
、
2013098744.tif 000019
、
2013098744.tif 000020
、
2013098744.tif 000021
、かつ
2013098744.tif 000022
を満足する関係で決定することを特徴とする移相器の設計方法である。本発明によれば、追加の回路を用いず、移相量のばらつきを抑制することができる。
【発明の効果】
【００１３】
本発明によれば、追加の回路を用いず、移相量のばらつきを抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施例１に係る移相器の回路図である。
【図２】図２は、実施例１に係る移相器が形成された基板の上面模式図である。
【図３】図３は、実施例１に用いるキャパシタの断面図である。
【図４】図４は、実施例１に用いるインダクタの断面図である。
【図５】図５は、スイッチに用いる窒化物半導体を用いたＦＥＴの断面図である。
【図６】図６は、数式７および数式１０を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照し本発明の実施例について説明する。
【実施例１】
【００１６】
図１は、実施例１に係る移相器の回路図である。図１に示すように、実施例１に係る移相器１００は、ＬＰＦ３０、ＨＰＦ３２、スイッチ３４（第１スイッチ）およびスイッチ３６（第２スイッチ）を備えている。スイッチ３４は、端子Ｔ１（第１端子）をＬＰＦ３０の一端とＨＰＦ３２の一端とのいずれか一方に電気的に接続する。スイッチ３６は、端子Ｔ２（第２端子）をＬＰＦ３０の他端とＨＰＦ３２の他端とのいずれか一方に電気的に接続する。スイッチ３４とスイッチ３６とがともにＬＰＦ３０に電気的に接続されると、端子Ｔ１と端子Ｔ２との間に直列にＬＰＦ３０が電気的に接続される。スイッチ３４とスイッチ３６とがともにＨＰＦ３２に電気的に接続されると、端子Ｔ１と端子Ｔ２との間に直列にＨＰＦ３２が電気的に接続される。ＬＰＦ３０を通過した信号とＨＰＦ３２を通過した信号とは位相が異なる。このため、端子Ｔ１と端子Ｔ２との間に直列に、ＬＰＦ３０とＨＰＦ３２とのいずれが接続されるかにより、端子Ｔ１から端子Ｔ２に通過する高周波信号を移相することができる。
【００１７】
ＬＰＦ３０は、インダクタンスＬ１を有するインダクタＬ１（第１インダクタ）とインダクタンスＬ１を有するインダクタＬ２（第２インダクタ）とキャパシタンスＣ１を有するキャパシタＣ１（第１キャパシタ）とを備えるＴ型のＬＣＬ  ＬＰＦである。すなわち、ＬＰＦ３０は、一端と他端との間に、インダクタＬ１とインダクタＬ２とが直列に接続されている。インダクタＬ１とインダクタＬ２との間のノードはキャパシタＣ１を介し接地されている。インダクタＬ１とインダクタＬ２とのインダクタンスは同じである。
【００１８】
ＨＰＦ３２は、キャパシタンスＣ２を有するインダクタＣ２（第２キャパシタ）とキャパシタンスＣ２を有するキャパシタＣ３（第３キャパシタ）とインダクタンスＬ２を有するインダクタＬ３（第３インダクタ）とを備えるＴ型のＣＬＣ  ＨＰＦである。すなわち、ＨＰＦ３２は、一端と他端との間に、キャパシタＣ２とキャパシタＣ３とが直列に接続されている。キャパシタＣ２とキャパシタＣ３との間のノードはインダクタＬ３を介し接地されている。キャパシタＣ２とＣ３とのキャパシタンスは同じである。
【００１９】
図２は、実施例１に係る移相器が形成された基板の上面模式図である。基板１０上に、インダクタＬ１〜Ｌ３としてスパイラルコイルが形成されている。また。基板１０上に、キャパシタＣ１〜Ｃ３としてＭＩＭ（Metal Insulator Metal）キャパシタが形成されている。基板１０上にグランドパッドＧ１およびＧ２が形成されている。グランドパッドＧ１およびＧ２は、基板１０を貫通するビアにより裏面のグランドに電気的に接続されている。基板１０上に、スイッチ３４および３６がＦＥＴを用い形成されている。スイッチ３４および３６の詳細は図示を省略する。基板１０上に、端子Ｔ１およびＴ２としてパッドが形成されている。インダクタ、キャパシタ、スイッチ、グランドパッドおよびパッドは、基板１０上に形成された配線により電気的に接続されている。
【００２０】
図３は、実施例１に用いるキャパシタの断面図である。図２に示されたキャパシタＣ１〜Ｃ３を抜き出して図示している。基板１０上に、絶縁膜１２が形成されている。基板１０は、例えばＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板を用いることができる。図２のように、スイッチ３４および３６を基板１０上に形成しない場合は、基板１０として、樹脂またはセラミック等の絶縁基板を用いることもできる。絶縁膜１２は、例えば酸化シリコン膜、窒化シリコン膜またはポリイミド等の樹脂膜である。絶縁膜１２上に、下部電極１４が形成されている。下部電極１４は、例えばＡｕまたはＣｕ等の金属膜である。下部電極１４上に誘電体膜１６が形成されている。誘電体膜１６は、例えば窒化シリコン膜、酸化シリコン膜または高誘電体膜である。誘電体膜１６上に上部電極１８が形成されている。上部電極１８は、例えば、ＡｕまたはＣｕ等の金属膜である。キャパシタＣ１からＣ３は、同じ製造工程で形成される。例えば、キャパシタＣ１〜Ｃ３の誘電体膜１６は同時に形成される。よって、例えば誘電体膜１６の膜厚Ｔ１は、キャパシタＣ１〜Ｃ３でほぼ同じである。
【００２１】
図４は、実施例１に用いるインダクタの断面図である。図２に示されたインダクタＬ１〜Ｌ３を抜き出して図示している。基板１０上に、絶縁膜１２が形成されている。基板１０および絶縁膜１２は、図４と同じである。インダクタＬ１〜Ｌ３は、金属層２０により形成されている。金属層２０は、例えばＡｕまたはＣｕである。金属層２０は、下部電極１４または上部電極１８と同時に形成されてもよい。インダクタＬ１からＬ３は、同じ製造工程で形成される。よって、例えば金属層２０の膜厚Ｔ２は、インダクタＬ１〜Ｌ３でほぼ同じである。また、金属層２０の幅Ｗのシフト量もインダクタＬ１〜Ｌ３でほぼ同じである。
【００２２】
図５は、スイッチ３４および３６に用いる窒化物半導体を用いたＦＥＴの断面図である。図５に示すように、基板４０上に、バッファ層４２、電子走行層４４、電子供給層４６およびキャップ層４８が順次形成され窒化物半導体層５０を形成している。基板４０は、例えばＳｉＣ、サファイアまたはＳｉからなる基板である。バッファ層４２は、例えば膜厚が３００ｎｍのＡｌＮ層である。電子走行層４４は、例えば膜厚が１０００ｎｍのＧａＮ層である。電子供給層４６は、例えば膜厚が２０ｎｍのｎ型ＡｌＧａＮ層である。キャップ層４８は、例えば膜厚が５ｎｍのｎ型ＧａＮ層である。
【００２３】
窒化物半導体層５０上にゲート電極５４、ソース電極５２およびドレイン電極５６が形成されている。ゲート電極５４は、窒化物半導体層５０の上面において、ソース電極５２とドレイン電極５６の間に配置されている。ソース電極５２およびドレイン電極５６は、例えば窒化物半導体層５０側からＴａ層およびＡｌ層から形成されている。ゲート電極５４は、例えば窒化物半導体層５０側からＮｉ層およびＡｕ層から形成されている。ゲート電極５４を覆うように、窒化物半導体層５０上に例えば窒化シリコン膜からなる絶縁膜５８が形成されている。窒化物半導体層５０は、上記各層に限られない。窒化物半導体層５０としては、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮもしくはＡｌＩｎＧａＮまたはこれらの層の積層を用いることができる。
【００２４】
スイッチ３４および３６に用いるＦＥＴとしては、ＧａＡｓを用いたＦＥＴ、Ｓｉを用いたＦＥＴを用いることもできる。
【００２５】
次に、キャパシタＣ１〜Ｃ３の誘電体膜の膜厚が製造ばらつきにより変動し、キャパシタンスＣ１〜Ｃ３が変動した場合であっても、ＬＰＦ３０とＨＰＦ３２との位相差に影響しない条件を検討する。
【００２６】
移相を行なう高周波信号の角周波数をω、ＬＰＦ３０およびＨＰＦ３２が接続される線路の高周波信号における特性インピーダンスをＺ０としたとき。ＬＰＦ３０の位相ΘＬＰＦは数式１で表される。
【数１】
2013098744.tif 000023
【００２７】
ＬＰＦ３０の入出力インピーダンスを特性インピーダンスＺ０と整合させるための条件は数式２で表される。
【数２】
2013098744.tif 000024
【００２８】
高周波信号の角周波数をω、移相器１００内の線路の特性インピーダンスをＺ０としたとき。ＨＰＦ３２の位相ΘＨＰＦは数式３で表される。
【数３】
2013098744.tif 000025
【００２９】
ＬＰＦ３０の入出力インピーダンスを特性インピーダンスＺ０と整合させるための条件は数式４で表される。
【数４】
2013098744.tif 000026
【００３０】
移相量ΔΘは、ＬＰＦ３０の位相ΘＬＰＦとＨＰＦ３２の位相ΘＨＰＦとの差となる。よって、移相量ΔΘは、数式５で表される。
【数５】
2013098744.tif 000027
【００３１】
計算を簡単にするために、数式６のようにＣ１およびＣ２をそれぞれａ１およびａ２に置き換える。
【数６】
2013098744.tif 000028
【００３２】
これにより、数式５は、数式７で表される。
【数７】
2013098744.tif 000029
【００３３】
キャパシタンスＣ１およびＣ２が変動した場合を想定し、変動係数ｋを用い位相差ΔΘを表すと数式８となる。
【数８】
2013098744.tif 000030
【００３４】
キャパシタンスＣ１およびＣ２が変動しても位相差ΔΘが変動し難くするため、数式９のように、ΔΘを変動係数ｋについてｋ＝１の周辺で微分する。
【数９】
2013098744.tif 000031
【００３５】
数式９が０となる付近においては、変動係数ｋが変化しても位相差ΔΘがほとんど変化しない。よって、数式１０を満足するキャパシタンスＣ１およびＣ２とすることにより、キャパシタンスの製造バラツキにより位相差ΔΘが変動し難くなる。
【数１０】
2013098744.tif 000032
【００３６】
数式２、４、６、７および１０を満足するように、インダクタンスＬ１およびＬ２、並びにキャパシタンスＣ１およびＣ２を設定することにより、入出力整合条件を満足し、かつ位相差ΔΘがキャパシタの製造ばらつきにより変動し難い移相器を提供できる。
【００３７】
次に、上記数式２、４、６、７および１０を満足する場合と、満足しない場合について、キャパシタンスＣ１およびＣ２の製造ばらつきに起因した位相差ΔΘの変動について計算した。まず、実施例として、高周波信号の周波数を２ＧＨｚ、特性インピーダンスＺ０を５０Ωとした場合、移相量を５２°とする場合について計算した。
【００３８】
図６は、数式７および数式１０を示す図である。図６において、ΔΘ＝５２°のときの数式７を破線、数式１０を実線で示している。数式７と数式１０との交点Ｐが、数式２、４、６、７および１０を満足する場合である。交点Ｐより、ａ１＝２．３９６３３およびａ２＝０．２４３１８となる。数式６より、Ｃ１＝０．６６４ｐＦおよびＣ２＝６．５４４ｐＦが求まる。数式２および数式４を用い、Ｌ１＝０．８６９８８ｎＨおよびＬ２＝８．６６４ｎＨが求まる。求まったＣ１、Ｃ２、Ｌ１およびＬ２を用い、数式８の変動係数ｋが、０．９、１．０および１．１のときの、ＬＰＦ３０の位相ΘＬＰＦ、ＨＰＦ３２の位相ΘＨＰＦおよび移相量ΔΘを計算した。計算結果を表１に示す。
【表１】
2013098744.tif 000033
【００３９】
表１のように、変動係数ｋを±１０％変化させたにもかかわらず、移相量ΔΘは０．３°とほとんど変化しない。
【００４０】
次に、比較例として、図６において、数式７は満足するが数式１０は満足しない点Ｑについて、同様に、変動係数ｋが、０．９、１．０および１．１のときの、ＬＰＦ３０の位相ΘＬＰＦ、ＨＰＦ３２の位相ΘＨＰＦおよび移相量ΔΘを計算した。点Ｑは、ａ１＝１．５、ａ２＝０．０８９１５５である。計算結果を表２に示す。
【表２】
2013098744.tif 000034
【００４１】
表２のように、変動係数ｋを±１０％変化させることにより、移相量ΔΘが３．３°変化し、変化量は表１の１０倍以上になる。
【００４２】
実施例１によれば、表１のように、数式２、４、６、７および１０を満足するように、インダクタンスＬ１およびＬ２、並びにキャパシタンスＣ１およびＣ２を設定する。これにより、キャパシタＣ１〜Ｃ３の製造ばらつきに起因した移相量の変動を抑制できる。かつ、入出力整合条件を満足できる。例えば、実施例１に係る移相器が数式２、４、６、７および１０を満足する値を中心として定められて構成される。これにより、移相量の変動を抑制できる。
【００４３】
図３に示したように、キャパシタＣ１〜Ｃ３は、同一基板上に形成されたＭＩＭキャパシタであることが好ましい。例えば、キャパシタＣ１〜Ｃ３の誘電体膜１６の膜厚は、製造ばらつきに起因し同じように変動する。例えば、キャパシタＣ１〜Ｃ３の誘電体膜１６の膜厚は同じである。よって、数式２、４、６、７および１０を満足することにより、移相量の変動を抑制できる。
【実施例２】
【００４４】
実施例２は、インダクタＬ１〜Ｌ３を形成する配線の膜厚および配線幅が製造ばらつきにより変動し、インダクタンスＬ１〜Ｌ３が変動した場合であっても、ＬＰＦ３０とＨＰＦ３２との位相差に影響しない条件を検討する。移相器の構成は実施例１の図１から図５と同じであり説明を省略する。
【００４５】
高周波信号の角周波数をω、移相器１００内の線路の特性インピーダンスをＺ０としたとき。ＬＰＦ３０の位相ΘＬＰＦは数式１１で表される。
【数１１】
2013098744.tif 000035
【００４６】
ＬＰＦ３０の入出力インピーダンスを特性インピーダンスＺ０と整合させるための条件は数式１２で表される。
【数１２】
2013098744.tif 000036
【００４７】
高周波信号の角周波数をω、移相器１００内の線路の特性インピーダンスをＺ０としたとき。ＨＰＦ３２の位相ΘＨＰＦは数式１３で表される。
【数１３】
2013098744.tif 000037
【００４８】
ＬＰＦ３０の入出力インピーダンスを特性インピーダンスＺ０と整合させるための条件は数式１４で表される。
【数１４】
2013098744.tif 000038
【００４９】
移相量ΔΘは、ＬＰＦ３０の位相ΘＬＰＦとＨＰＦ３２の位相ΘＨＰＦとの差となる。よって、移相量ΔΘは、数式１５で表される。
【数１５】
2013098744.tif 000039
【００５０】
計算を簡単にするために、数式１６のようにＬ１およびＬ２をそれぞれａ１およびａ２に置き換える。
【数１６】
2013098744.tif 000040
【００５１】
これにより、数式１５は、数式１７で表される。
【数１７】
2013098744.tif 000041
【００５２】
インダクタンスＬ１およびＬ２が変動した場合を想定し、変動係数ｋを用い位相差ΔΘを表すと数式１８となる。
【数１８】
2013098744.tif 000042
【００５３】
インダクタンスＬ１およびＬ２が変動しても位相差ΔΘが変動し難くするため、数式１９のように、ΔΘを変動係数ｋについてｋ＝１の周辺で微分する。
【数１９】
2013098744.tif 000043
【００５４】
数式１９が０となる付近においては、変動係数ｋが変化しても位相差ΔΘがほとんど変化しない。よって、数式２０を満足するインダクタンスＬ１およびＬ２とすることにより、インダクタンスの製造バラツキにより位相差ΔΘが変動し難くなる。
【数２０】
2013098744.tif 000044
【００５５】
実施例２によれば、数式１２、１４、１６、１７および２０を満足するように、インダクタンスＬ１およびＬ２、並びにキャパシタンスＣ１およびＣ２を設定することにより、入出力整合条件を満足し、かつ位相差ΔΘがインダクタの製造ばらつきにより変動し難い移相器を提供できる。例えば、実施例２に係る移相器が数式１２、１４、１６、１７および２０を満足する値を中心として定められて構成される。これにより、移相量の変動を抑制できる。
【００５６】
図４に示したように、インダクタＬ１〜Ｌ３は、同一基板上に形成された配線により形成されたインダクタであることが好ましい。例えば、インダクタＬ１〜Ｌ３を形成する配線の膜厚および幅は、製造ばらつきに起因し同じように変動する。例えば、インダクタＬ１〜Ｌ３を形成する配線の膜厚は同じである。よって、数式１２、１４、１６、１７および２０を満足することにより、移相量の変動を抑制できる。
【００５７】
実施例１および実施例２は、ＬＰＦ３０およびＨＰＦがそれぞれ１つの移相器の例である。この場合、２種類の位相を選択できる。実施例１または実施例２の位相器を複数直列に接続する。これにより、複数種類の位相を選択できる移相器を提供することができる。
【００５８】
なお、実施例１および実施例２において、上記数式を満足するインダクタンスＬ１およびＬ２、並びにキャパシタンスＣ１およびＣ２とは、製造ばらつき程度に上記数式を満足すればよい。例えばインダクタンスＬ１およびＬ２、並びにキャパシタンスＣ１およびＣ２は±１０％程度に上記数式を満足すればよい。好ましくは±５％程度に上記数式を満足すればよい。
【００５９】
また、実施例１および実施例２は、移相器を設計するための手法として利用することができる。すなわち、あらかじめ必要な移相量が決まれば、インダクタンスＬ１およびＬ２、並びにキャパシタンスＣ１およびＣ２を、以上において説明した数式を満足する関係で決定するように求める演算を行なえばよい。そのために、移相量を入力することで、前記数式からインダクタンスＬ１およびＬ２、並びにキャパシタンスＣ１およびＣ２を計算する電算機プログラムを用意することもできる。
【００６０】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６１】
１０        基板
１４        下部電極
１６        誘電体膜
１８        上部電極
２０        金属層
３０        ＬＰＦ
３２        ＨＰＦ
３４、３６  スイッチ
Ｃ１〜Ｃ３  キャパシタ
Ｌ１〜L３  インダクタ
【図１】
2013098744.tif 000065
【図２】
2013098744.tif 000066
【図３】
2013098744.tif 000067
【図４】
2013098744.tif 000068
【図５】
2013098744.tif 000069
【図６】
2013098744.tif 000070