(57)【要約】      （修正有）【課題】パチンコ機スロット機等に好適な省電力なソレノイド駆動信号発生器を作成する。保持状態での電力消費の７５％を節減し、主基板、サブ基板に実装出来る小型化をする。【解決手段】コイル１９に並列にダイオード２０が接続されているソレノイドの可動部を吸引する駆動用時間は１００％で駆動し、吸着されて保持状態時の保持用時間にはパルス駆動する。５０％ＯＮ、５０％ＯＦＦのパルスなら、コイル１９に流れる電流は１／２となり、その内５０％が外部電源から供給される。従来の保持状態でも１００％駆動していた方式に対して、７５％の電力節減が出来る。１ゲートロジックＩＣ、２ゲートロジックＩＣ、３ゲートロジックＩＣ等小型部品の利用と、徹底的に簡素化した回路構成で小型化と低価格化を実現した。パルス発生器をソレノイド駆動信号発生器内に作成したことで、従来回路のＦＥＴ等のスイッチング部材の前に挿入するだけで、省電力が実現する。【選択図】図１
2013009926.tif 000002
【特許請求の範囲】
【請求項１】
ソレノイドコイルに並列にダイオードが接続されているソレノイドをスイッチング部材で駆動する用途において、入力端子に制御信号が加わった制御信号時間の内、可動部を吸引するに必用な駆動用時間は１００％のＯＮ信号を、吸引され、保持状態の保持用時間にはパルス信号を出力端子を介し前記スイッチング部材の制御端子に与えるソレノイド駆動信号発生器にあって、
１個の前記ソレノイドを駆動する事を目的に、
入力端子に加わった制御信号を抵抗とコンデンサーで遅延させ、この遅延信号を、２又は３ゲートヒステリシス付きインバーターの内部の１つのヒステリシス付きインバーターに与える事で、
駆動用時間を作成する駆動用時間作成部と、
前記２又は３ゲートヒステリシス付きインバーターの内部の他の１つのヒステリシス付きインバーターの入力端子と出力端子間に抵抗を結び、入力端子とグランド間にコンデンサーを結んで構成されるパルス発生器と、
前記駆動用時間中は継続して出力される該駆動用時間作成部の信号と該パルス発生器の信号を処理する１ゲートＯＲ回路と、
該１ゲートＯＲ回路出力と入力端子の信号を処理する１ゲートＡＮＤ回路と、
を備えて、
該１ゲートＡＮＤ回路の出力を前記制御信号として、出力端子を介して該スイッチング部材の制御端子に与える事を特徴とするソレノイド駆動信号発生器。
【請求項２】
ソレノイドコイルに並列にダイオードが接続されているソレノイドをスイッチング部材で駆動する用途において、入力端子に制御信号が加わった制御信号時間の内、可動部を吸引するに必用な駆動用時間は１００％のＯＮ信号を、吸引され、保持状態の保持用時間にはパルス信号を出力端子を介し前記スイッチング部材の制御端子に与えるソレノイド駆動信号発生器にあって、
２個の前記ソレノイドを駆動する事を目的に、
第１入力端子に加わった制御信号を抵抗とコンデンサーで遅延させ、この遅延信号を、３ゲートヒステリシス付きインバーターの内部の第１のヒステリシス付きインバーターに与える事で駆動用時間を作成する駆動用時間作成部と、
前記３ゲートヒステリシス付きインバーターの内部の第３のヒステリシス付きインバーターの入力端子と出力端子間に抵抗を結び、入力端子とグランド間にコンデンサーを結んで構成されるパルス発生器と、
前記駆動用時間中は継続して出力される該駆動用時間作成部の信号と該パルス発生器の信号を処理する２ゲートＯＲ回路の内部の第１のＯＲ回路と、
該第１のＯＲ回路出力と第１入力端子の信号を処理する２ゲートＡＮＤ回路の内部の第１のＡＮＤ回路と、
を備えて、
該第１ＡＮＤ回路の出力を、前記制御信号の内、第１の制御信号として、第１出力端子を介して第１のスイッチング部材の制御端子に与えると共に、
第２入力端子に加わった制御信号を抵抗とコンデンサーで遅延させ、この遅延信号を、３ゲートヒステリシス付きインバーターの内部の第２のヒステリシス付きインバーターに与える事で駆動用時間を作成する駆動用時間作成部と、
前記駆動用時間中は継続して出力される該駆動用時間作成部の信号と該パルス発生器の信号を処理する２ゲートＯＲ回路の内部の第２のＯＲ回路と、
該第２のＯＲ回路出力と第２入力端子の信号を処理する２ゲートＡＮＤ回路の内部の第２のＡＮＤ回路と、
を備えて、
該第２ＡＮＤ回路の出力を、前記制御信号の内、第２の制御信号として、第２出力端子を介して第２のスイッチング部材の制御端子に与える事を特徴とするソレノイド駆動信号発生器。
【請求項３】
ソレノイドコイルに並列にダイオードが接続されているソレノイドをスイッチング部材で駆動する用途において、入力端子に制御信号が加わった制御信号時間の内、可動部を吸引するに必用な駆動用時間は１００％のＯＮ信号を、吸引され、保持状態の保持用時間にはパルス信号を出力端子を介し前記スイッチング部材の制御端子に与えるソレノイド駆動信号発生器にあって、
４個の前記ソレノイドを駆動する事を目的に、
第１、第２、第３、第４の各々の入力端子に加わった制御信号を抵抗とコンデンサーで遅延させ、
この遅延信号を、ベアチップ６ゲートヒステリシス付きインバーターの内部の各々第１、第２、第３、第４のヒステリシス付きインバーターに与える事で駆動用時間を作成する
各駆動用時間作成部と、
前記ベアチップ６ゲートヒステリシス付きインバーターの内部の第５のヒステリシス付きインバーターの入力端子と出力端子間に抵抗を結び、入力端子とグランド間にコンデンサーを結んで構成されるパルス発生器と、
前記駆動用時間中は継続して出力される該各駆動用時間作成部の信号と該パルス発生器の信号を処理するベアチップ４ゲートＯＲ回路内部の、各々第１、第２、第３、第４のＯＲ回路と、
該第１、第２、第３、第４のＯＲ回路出力と第１、第２、第３、第４入力端子の信号を処理するベアチップ４ゲートＡＮＤ回路の内部の各々第１、第２、第３、第４のＡＮＤ回路と、
を備えて、
該第１、第２、第３、第４ＡＮＤ回路の出力を前記第１、第２、第３、第４制御信号として、第１、第２、第３、第４出力端子を介して該各スイッチング部材の制御端子に与える事を特徴とするソレノイド駆動信号発生器。
【請求項４】
ソレノイドコイルに並列にダイオードが接続されているソレノイドをスイッチング部材で駆動する用途において、入力端子に制御信号が加わった制御信号時間の内、可動部を吸引するに必用な駆動用時間は１００％のＯＮ信号を、吸引され、保持状態の保持用時間にはパルス信号を出力端子を介し前記スイッチング部材の制御端子に与えるソレノイド駆動信号発生器にあって、
入力端子に加わった制御信号をソレノイド駆動信号発生器を構成するＩＣチップ内の抵抗とソレノイド駆動信号発生器を構成するＩＣチップの外部のコンデンサーで遅延させ、
この遅延信号を波形成形する事で、駆動用時間を作成する駆動用時間作成部と、
ソレノイド駆動信号発生器を構成するＩＣチップの外部にコンデンサーが付けられる事で発振するパルス発生器と、
前記駆動用時間中は継続して出力される該駆動用時間作成部の信号と該パルス発生器の信号を処理する該ＩＣチップ内のＯＲ回路と、
該ＯＲ回路出力と入力端子の信号を処理する該ＩＣチップ内のＡＮＤ回路と、
を備えて、
該ＡＮＤ回路出力を、前記制御信号として、出力端子を介して該スイッチング部材の制御端子に与える事を特徴とするソレノイド駆動信号発生器。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、パチンコ機、スロット機等に関連する。
【背景技術】
【０００２】  パチンコ機等遊技機は遊技者の好み、製造者の競争関係から、高度に電子化され、電子、電気部品のかたまりと成り、多大な電力消費が必要と成っている。しかし、東日本大震災を機に、その電力消費が反社会的との声さえ出ている。パチンコ機では普通電動役物、特別電動役物のソレノイドは必須部品であり、また、演出用のソレノイドも廃止は出来ない。省電力化に対しては数を減らすのが精一杯の努力である。
今まで、電気は無制限に利用出来るのは当然と考えられ、スイッチング部材（トランジスター等）でＯＮ−ＯＦＦするのが安価であり、省電力化の進歩が遅れた。また一方で、ソレノイドには発熱、温度上昇での吸引力低下と言う問題は以前から検討されており、特開平６−３１０３５、実開平５−２５７０４、実開平７−４２１０５等が先行技術としてある。【０００３】  ソレノイドには可動部を吸引させるには大きな電流を必要とするが、吸着状態を保持するには１〜２割の電流でよいと言う特性があり、特開平６−３１０３５、実開平７−４２１０５等は２電源を持ち、駆動時は大きな電流、保持時は小さな電流をの考えで構成される。
実開平５−２５７０４は大変優れた考えで、１個の電源で駆動時は１００％で、保持時はパルス状に電流を流す方式を取っている。ソレノイドのコイルは磁気エネルギーを蓄え、駆動パルスのＯＦＦの時間には磁気エネルギーがダイオードを介してコイルに電流を流し続ける事を利用している。本件出願人は既に特願２０１１−１３７７９９、特願２０１１−１３７７９８でソフト的手段、ハード的手段でソレノイドの保持状態での大幅な省電力に関する技術を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３１０３５
【特許文献２】実開平５−２５７０４
【特許文献３】実開平７−４２１０５
【特許文献３】特願２０１１−１３７７９８
【特許文献３】特願２０１１−１３７７９９
【発明の概要】
【発明が解決しようとする課題】
【０００５】本発明が解決しようとする課題は、以下の通りである。
（１）  真にソレノイドの保持状態消費電力を大幅（７５％）削減するには、省電力化が        出来るとは言え、追加の部品に成る事から、極限まで小型化と、低価格化を可能        とする構成が必要である。【０００６】  ソレノイドをパルス的に駆動するにはソフト的にも可能で、出願人はソフトでの具体化を特願２０１１−１３７７９９で開示している。が、検討の結果、プログラムは必ずしも短く成らず、従来の遊技制御ソフトに追加するのは簡単でもない。との結果も得ている。パチンコ機で認められるＲＯＭ容量は４Ｋバイト、ＲＡＭ容量は２５６バイトに適用するには抵抗が多いと感ずる。
また、ハード的な手段として特願２０１１−１３７７９８で保持用時間に必要なパルス信号をマイコンのタイマー割込で得る手段、及び、可動部を吸引するに必用な駆動用時間の作成方法、全体としてソレノイド駆動回路の構成方法を開示している。【０００７】
【課題を解決する為の手段】
【０００８】  請求項１のソレノイド駆動信号発生器は、ソレノイドコイルに並列にダイオードが接続されているソレノイドをスイッチング部材で駆動する用途において、入力端子に制御信号が加わった制御信号時間の内、可動部を吸引するに必用な駆動用時間は１００％のＯＮ信号を、吸引され、保持状態の保持用時間にはパルス信号を出力端子を介し前記スイッチング部材の制御端子に与えるソレノイド駆動信号発生器にあって、１個の前記ソレノイドを駆動する事を目的に、
入力端子に加わった制御信号を抵抗とコンデンサーで遅延させ、この遅延信号を、２又は３ゲートヒステリシス付きインバーターの内部の１つのヒステリシス付きインバーターに与える事で、駆動用時間を作成する駆動用時間作成部と、前記２又は３ゲートヒステリシス付きインバーターの内部の他の１つのヒステリシス付きインバーターの入力端子と出力端子間に抵抗を結び、入力端子とグランド間にコンデンサーを結んで構成されるパルス発生器と、
前記駆動用時間中は継続して出力される該駆動用時間作成部の信号と該パルス発生器の信号を処理する１ゲートＯＲ回路と、該１ゲートＯＲ回路出力と入力端子の信号を処理する１ゲートＡＮＤ回路と、を備えて、該１ゲートＡＮＤ回路の出力を前記制御信号として、出力端子を介して該スイッチング部材の制御端子に与える事を特徴とするソレノイド駆動信号発生器であるから、
課題（１）の極限までの小型化と、低価格化に対して、構成部品の２又は３ゲートヒステリシス付きインバーター、１ゲートＯＲ回路、１ゲートＡＮＤ回路が携帯電話、ノートパソコン等に大量に使用される汎用品あり、極めて安価である。又、極めて小型化された部品であり、１個のソレノイド駆動信号発生器として、縦１０ｍｍ、横１０ｍｍ以下の寸法を実現する。パルス発生器の作成方法、駆動用時間作成部であるワンパルスの作成方法のシンプルさも極限に達していると言える。
【０００９】  請求項２のソレノイド駆動信号発生器はソレノイドコイルに並列にダイオードが接続されているソレノイドをスイッチング部材で駆動する用途において、入力端子に制御信号が加わった制御信号時間の内、可動部を吸引するに必用な駆動用時間は１００％のＯＮ信号を、吸引され、保持状態の保持用時間にはパルス信号を出力端子を介し前記スイッチング部材の制御端子に与えるソレノイド駆動信号発生器にあって、２個の前記ソレノイドを駆動する事を目的に、
第１入力端子に加わった制御信号を抵抗とコンデンサーで遅延させ、この遅延信号を、３ゲートヒステリシス付きインバーターの内部の第１のヒステリシス付きインバーターに与える事で駆動用時間を作成する駆動用時間作成部と、前記３ゲートヒステリシス付きインバーターの内部の第３のヒステリシス付きインバーターの入力端子と出力端子間に抵抗を結び、入力端子とグランド間にコンデンサーを結んで構成されるパルス発生器と、
前記駆動用時間中は継続して出力される該駆動用時間作成部の信号と該パルス発生器の信号を処理する２ゲートＯＲ回路の内部の第１のＯＲ回路と、
該第１のＯＲ回路出力と第１入力端子の信号を処理する２ゲートＡＮＤ回路の内部の第１のＡＮＤ回路と、を備えて、該第１ＡＮＤ回路の出力を、前記制御信号の内、第１の制御信号として、第１出力端子を介して第１のスイッチング部材の制御端子に与えると共に、
第２入力端子に加わった制御信号を抵抗とコンデンサーで遅延させ、この遅延信号を、３ゲートヒステリシス付きインバーターの内部の第２のヒステリシス付きインバーターに与える事で駆動用時間を作成する駆動用時間作成部と、前記駆動用時間中は継続して出力される該駆動用時間作成部の信号と該パルス発生器の信号を処理する２ゲートＯＲ回路の内部の第２のＯＲ回路と、該第２のＯＲ回路出力と第２入力端子の信号を処理する２ゲートＡＮＤ回路の内部の第２のＡＮＤ回路と、を備えて、該第２ＡＮＤ回路の出力を、前記制御信号の内、第２の制御信号として、第２出力端子を介して第２のスイッチング部材の制御端子に与える事を特徴とするソレノイド駆動信号発生器であるから、
課題（１）の極限までの小型化と、低価格化に対して、構成部品の３ゲートヒステリシス付きインバーター、２ゲートＯＲ回路、２ゲートＡＮＤ回路が携帯電話、ノートパソコン等に大量に使用される汎用品あり、極めて安価である。又、極めて小型化された部品であり、２個のソレノイド駆動信号発生器として、縦１０ｍｍ、横１５ｍｍ以下の寸法を実現する。パルス発生器の作成方法、駆動用時間作成部であるワンパルスの作成方法のシンプルさも極限に達していると言える。特にこの２個のソレノイド用がバランスが取れていて、１個用を２個用いるより価格、寸法で有利である。また、３個用には不合理があり、４個用は樹脂に封入されたチップＩＣ部品は通常の大きな部品より入手出来ない。
【００１０】  請求項３のソレノイド駆動信号発生器はソレノイドコイルに並列にダイオードが接続されているソレノイドをスイッチング部材で駆動する用途において、入力端子に制御信号が加わった制御信号時間の内、可動部を吸引するに必用な駆動用時間は１００％のＯＮ信号を、吸引され、保持状態の保持用時間にはパルス信号を出力端子を介し前記スイッチング部材の制御端子に与えるソレノイド駆動信号発生器にあって、４個の前記ソレノイドを駆動する事を目的に、
第１、第２、第３、第４の各々の入力端子に加わった制御信号を抵抗とコンデンサーで遅延させ、この遅延信号を、ベアチップ６ゲートヒステリシス付きインバーターの内部の各々第１、第２、第３、第４のヒステリシス付きインバーターに与える事で駆動用時間を作成する各駆動用時間作成部と、前記ベアチップ６ゲートヒステリシス付きインバーターの内部の第５のヒステリシス付きインバーターの入力端子と出力端子間に抵抗を結び、入力端子とグランド間にコンデンサーを結んで構成されるパルス発生器と、
前記駆動用時間中は継続して出力される該各駆動用時間作成部の信号と該パルス発生器の信号を処理するベアチップ４ゲートＯＲ回路内部の、各々第１、第２、第３、第４のＯＲ回路と、該第１、第２、第３、第４のＯＲ回路出力と第１、第２、第３、第４入力端子の信号を処理するベアチップ４ゲートＡＮＤ回路の内部の各々第１、第２、第３、第４のＡＮＤ回路と、を備えて、該第１、第２、第３、第４ＡＮＤ回路の出力を前記第１、第２、第３、第４制御信号として、第１、第２、第３、第４出力端子を介して該各スイッチング部材の制御端子に与える事を特徴とするソレノイド駆動信号発生器であるから、
課題（１）の極限までの小型化と、低価格化に対して、構成部品のベアチップ６ゲートヒステリシス付きインバーター、ベアチップ４ゲートＯＲ回路、ベアチップ４ゲートＡＮＤ回路は一般産業機器、パソコン等に大量に使用される汎用品の内部部品あり、極めて安価である。又、極めて小型化された部品であり、４個のソレノイド駆動信号発生器として、縦１０ｍｍ、横２５ｍｍ以下の寸法を実現する。パルス発生器の作成方法、駆動用時間作成部であるワンパルスの作成方法のシンプルさも極限に達していると言える。
【００１１】  請求項４のソレノイド駆動信号発生器は、ソレノイドコイルに並列にダイオードが接続されているソレノイドをスイッチング部材で駆動する用途において、入力端子に制御信号が加わった制御信号時間の内、可動部を吸引するに必用な駆動用時間は１００％のＯＮ信号を、吸引され、保持状態の保持用時間にはパルス信号を出力端子を介し前記スイッチング部材の制御端子に与えるソレノイド駆動信号発生器にあって、
入力端子に加わった制御信号をソレノイド駆動信号発生器を構成するＩＣチップ内の抵抗と
ソレノイド駆動信号発生器を構成するＩＣチップの外部のコンデンサーで遅延させ、この遅延信号を波形成形する事で、駆動用時間を作成する駆動用時間作成部と、ソレノイド駆動信号発生器を構成するＩＣチップの外部にコンデンサーが付けられる事で発振するパルス発生器と、
前記駆動用時間中は継続して出力される該駆動用時間作成部の信号と該パルス発生器の信号を処理する該ＩＣチップ内のＯＲ回路と、該ＯＲ回路出力と入力端子の信号を処理する該ＩＣチップ内のＡＮＤ回路と、を備えて、
該ＡＮＤ回路出力を、前記制御信号として、出力端子を介して該スイッチング部材の制御端子に与える事を特徴とするソレノイド駆動信号発生器であるから、
課題（１）の極限までの小型化と、低価格化に対して、専用のＩＣチップにしているので究極の小型化と大量生産時の究極の低価格を可能とする。
また、パルス周波数決定コンデンサーと駆動用時間決定コンデンサーをＩＣチップの外部部品とした事から、利用者が任意のパルス周波数、任意の駆動用時間を決定出来る。言い換えると、いかなる仕様のソレノイドに対しても、ＩＣチップ部分は全くの汎用品として利用出来、大量生産が可能と成り、より低価格が可能となる。
【００１２】
【図面の簡単な説明】
【００１３】
【図１】  本発明のソレノイド駆動信号発生器の第１実施例を示す説明図。
【図２】  本発明のソレノイド駆動信号発生器の第２実施例を示す説明図。
【図３】  本発明のソレノイド駆動信号発生器の第３実施例を示す説明図。
【図４】  本発明のソレノイド駆動信号発生器の第４実施例を示す説明図。
【図５】  本発明のソレノイド駆動信号発生器の動作を説明する電流波形図。
【発明を実施する為の形態】
【００１４】  図１は本発明のソレノイド駆動信号発生器の第１実施例を示す説明図であり、図（ａ）は回路構成を示す。図（ｂ）は部品構成を示す。説明の為、別紙図５の発明の基礎と成るソレノイド電流波形図を用いる。図（ａ）は全体電流波形図。図（ｂ）は同電流波形の拡大図である。図１の図（ａ），（ｂ）、図５の図（ａ），（ｂ）を一体的に用いて説明する。
【００１５】  本発明のソレノイド駆動信号発生器１６は電源＋端子４と、電源−端子１の間に電源を受け、入力端子２にプラスの電位のソレノイド制御信号として、制御信号時間Ｔｂを受けると、出力端子３にソレノイドの可動部が吸引、吸着するに必要な駆動用時間Ｔａの間は、１００％ＯＮの出力を。吸引され、保持状態の保持用時間Ｔｂ−Ｔａの間はパルス状のＯＮ−ＯＦＦ信号を、抵抗１７を介してＦＥＴ１８のゲート端子１８ａに与える。
同ＦＥＴのドレイン端子はソレノイドコイル１９とダイオード２０のアノードに結ばれており、同ソレノイドコイル１９の他端とダイオード２０のカソードは外部電源２１の＋に結ばれ、ＦＥＴ１８のソース端子は外部電源２１の−に結ばれている。
詳しくは後に説明するが、上記配線でソレノイド作動時間Ｔｂのソレノイド駆動の指示が出ると、可動部を吸引させる動作を行う駆動用時間である、Ｔａの間は１００％ＯＮでＦＥＴ１８は駆動され、吸引、吸着が完了し、保持用時間であるＴｂ−Ｔａはソレノイド駆動信号発生器１６内のパルス発生器からのパルス信号でＦＥＴ１８が駆動される。
なお、ＦＥＴ１８はトランジスタでもＩＰＤ（インテリジェント  パワー  デバイス）でも良いので総称してスイッチング部材と言う。また、ＦＥＴ１８のゲート端子１８ａはトランジスタではベースに成る。これも総称しで制御端子と言う。
【００１６】  次ぎに、図５、図（ａ）でソレノイド電流波形の説明をする。駆動用時間ＴａでＦＥＴ１８を
2013009926.tif 000003
速し、再び上記式に従い上昇する。Ｉ０は外部電源２１の電圧値をソレノイドコイル１９の抵抗値で割った値であり、Ｉｐで示す点で上昇が減速するのはソレノイドの可動鉄心、または鉄片が動く事で起電力が外部電源と逆極性で生ずる事に起因する。動きが停止すれば、起電力は無くなり、再び元の式に従う。
【００１７】  Ｔａが終わり、保持用時間Ｔｂ−Ｔａに入ると、ソレノイド駆動信号発生器１６内のパルス発生器からのパルス信号でＦＥＴ１８が駆動される。同パルス発生器の出力波形が５０％ＯＮ、５０％ＯＦＦであったとすると、半分の電流値Ｉ０／２の電流がソレノイドコイル１９に流れる。
１／２以下、又は１／２以上にしたい時はパルスのＯＮとＯＦＦの比率を変える事で可能である。
【００１８】  次ぎに、図（ｂ）で５０％ＯＮ、５０％ＯＦＦのパルス駆動の細部を説明する。Ｉ０／２の電流値を中心に指数関数に従う上昇と下降の繰り返しであるが、上昇する時は初期値ＩＬから、目標値Ｉ０に向かい、目標値Ｉ０と初期値ＩＬと差が係数となる。結果、時間と共に変化する電流値の
2013009926.tif 000004
から電流値０に向かう指数関数であり、式はｉ＝ＩＨ＊ｅ−Ｒｔ／Ｌで表せる。ここで、記号Ｌはソレノイドコイルのインダクタンスであり、ＲはＯＮ時はソレノイドコイル及びＦＥＴ１８，外部電源２１，配線上の抵抗分であり、ＯＦＦ時はソレノイドコイル及びダイオード２０の抵抗分である。ＯＮ時とＯＦＦ時で抵抗分が異なる事は５０％ＯＮ、５０％ＯＦＦのパルス駆動をした時、完全な１／２の電流値Ｉ０／２と差が生ずる事を意味する。抵抗分は発熱で損失に成る成分であるから、ダイオード２０は整流用ダイオードよりショットキーダイオードが望ましいし、ＦＥＴもより抵抗値の低い物が望ましい。
【００１９】  図（ｂ）でもう一つ大切な事がある。ＯＮ時は電流は外部電源２１からソレノイドコイル１９、ＦＥＴ１８を通り流れ、外部電源の電力を消費する。が、ＯＦＦ時はソレノイドコイル１９からダイオード２０へ流れるのみで外部電源の電力を消費していない事に注意を要する。これは、ＯＮ時にソレノイドコイル１９に蓄えられた磁気エネルギーがＯＦＦ時にダイオード２０を通して放出される現象を利用しているからである。結果、パルス駆動しなかった時に流れる電流値Ｉ０の半分の更に半分である、１／４Ｉ０が外部電源から供給されるのみであり、７５％の省電力と言える。
【００２０】  次に、先ほど説明を省略した、ソレノイド駆動信号発生器１６を詳しく説明する。
入力端子２は２又は３ゲートヒステリシス付きインバーター５の内部の１つ、ヒステリシス付きインバーター５−１の入力端子へ抵抗６を介して結ばれる。同ヒステリシス付きインバーター５−１の入力からは抵抗７，コンデンサー８を介してグランドされると共に、ダイオード９のアノードが結ばれ、同ダイオード９のカソードは入力端子２に結ばれている。同入力端子２は抵抗１０を介してグランドに結ばれている。以上の構成は駆動用時間Ｔａを作成する駆動用時間作成部を構成している。
その動作は「ソレノイドを作動させよ！」の意味で外部のマイコン基板、手動スイッチ、マイコンを含まない基板から、入力端子２へハイ（Ｈ）の信号を出すと、
抵抗６、抵抗７を介し、コンデンサー８へ電流が流れ、コンデンサー８の電位を上昇させる。ヒステリシス付きインバーター５−１はその電位上昇を監視し、しきい値に達する迄はローの入力と判断し、出力はハイを出している。ここで、抵抗７の抵抗値は抵抗６に比べて十分に小さく充電時間に関して無視出来る程とする。
ヒステリシス付きインバーター５−１は、抵抗６とコンデンサー８で決まる時定数で決まる時間まではハイ出力を保ち、しきい値まで電位が上昇すると、ローの出力に変化する。この、入力端子２にハイが入ってからハイを続けていて、ローに切り替わる迄の時間がＴａであり、駆動用時間である。
ヒステリシス付きインバーターを用いる理由はロー、ハイの切り替わり近辺で、チャタリングが発生し、ソレノイドに流れる大きな電流の異常振動を防止する為である。ダイオード９，抵抗１０は、一度動作した後にコンデンサー８の電荷を放電させ、次の動作に備える為である。又、抵抗７はコンデンサー８に貯まった電荷がダイオード９を介して入力端子２に結ばれた外部回路に過大な電流が流れるのを防止する保護抵抗である。抵抗１０は上述の様にコンデンサー８の電荷の放電用であるが、殆ど全ての使用状態では入力端子２を動作させる外部回路はローの状態では電流を吸い込む作用が有るため、省略が可能である。即ち、抵抗７，抵抗１０は必須部品ではない、またダイオード９も入力端子２に加わる信号の頻度に左右されるが、必須では無いが有るのが好ましい。他の全ての部品はソレノイド駆動信号発生器１６の必須部品である。
【００２１】  ヒステリシス付きインバーター５−１の出力とパルス発生器からの信号は、１ゲートＯＲ回路１１の入力として各々入れられる。同１ゲートＯＲ回路の出力は１ゲートＡＮＤ回路１４の一方の入力へ、他方の入力は入力端子２へ結ばれる。上記パルス発生器は２又は３ゲートヒステリシス付きインバーター５の内部の１つのヒステリシス付きインバーター５−２の入力端子とグランド間にコンデンサー１２を結び、同入力端子と出力端子間に抵抗１３を結ぶ事で作成される。その発振周波数はｆ＝１／−１／ＣＲ｛ｌｎ（ＶＤＤ−ＶＴＨ）／ＶＤＤ−ＶＴＬ｝＋ｌｎＶＴＬ／ＶＴＨ｝で決まる。また、そのＯＮ−ＯＦＦの比率はほぼ５０％、５０％である。ここで、Ｃはコンデンサー１２の静電容量値、Ｒは抵抗１３の抵抗値、ＶＤＤは電源＋端子４と電源−端子１間の電圧値、ＶＴＨはヒステリシス付きインバーター５−２のＨレベルしきい値電圧値、ＶＴＬはＬレベルしきい値電圧値である。
【００２２】  ここで、ヒステリシス付きインバーター５−３が点線で図示されている事を説明する。
パルス発生器であるヒステリシス付きインバーター５−２の出力はＣＭＯＳである１ゲートＯＲ回路１１の入力に直接、結んで何ら問題は無い。が、図ではバッファとして中間に入れられている。インバータで信号を反転したい訳でもない。その理由は２ゲートヒステリシス付きインバーターも３ゲートヒステリシス付きインバーターも同一寸法であり、価格も殆ど差が無く、汎用性が高い３ゲート品を採用し無用ではあるが、バッファとした例を示した。
なお、半導体メーカによっては３ゲート品は有るが、２ゲートヒステリシス付きインバーターは生産していない例も有る。また、ＨＤ７４ＬＶ２ＧＴ１４ＡＵＳの品番の物は２Ｇで示す２ゲート入りの表記に拘わらず３個のゲートが入っている事例も有る。
結果、２ゲートでも３ゲートでも良いので部品５の名称を２又は３ゲートヒステリシス付きインバーターとした。
【００２３】以上説明の結果として、出力端子３である、１ゲートＡＮＤ回路１４の出力は以下の動作をする。
１；入力端子２がローで有意信号の無いときは１ゲートＡＮＤ回路１４の出力即ち出力端    子３はローである。
２；入力端子２がハイに成ると、１ゲートＡＮＤ回路の一方はハイが保証されたので、１    ゲートＯＲ回路の出力に依存するが、
２ａ；入力端子２がハイに成った直後からヒステリシス付きインバーター５−１がローに    切り替わる迄の駆動用時間Ｔａはパルス発生器側のＯＦＦ時間帯もＯＲだからハイを    出し続け出力はＯＮのまま。
２ｂ；駆動用時間Ｔａの後はヒステリシス付きインバーター５−１がロー出力だから、１    ゲートＯＲ回路１１はパルス発生器のパルスを出力として出させる。この動作は保持    用時間Ｔｂ−Ｔａの動作となる。
【００２４】  あまりにも簡単な回路と思われると感ずるが、ワンショットマルチバイブレータ等の他の方式も有るが、本発明は出来る限りの簡単、安価を大切にしている。また、ＣＲ遅延回路はノイズに強く信頼性が高い。特に汎用性の高いゲート素子だけで構成出来る点が優れる。
パルス発生器であるヒステリシス付きインバーター５−２のパルスに関し、さらに説明する。図５の図（ｂ）のＯＮ−ＯＦＦの周波数は５０Ｈｚ以上数ＫＨｚ以下が良い、低すぎると吸着状態の保持力に問題が生じ、高すぎるとスイッチングロスを生ずる。１ＫＨｚ程の周波数にするには０．０１μＦ程のコンデンサーと数１００ＫΩの抵抗で実現出来、共に１００５と言われる長さ１ｍｍ幅０．５ｍｍの小型チップ部品が入手出来る。
【００２５】  次ぎに図１の図（ｂ）で部品構成を説明する。プリント基板１５は多数のＶカットライン１５ａ（又は、レーザー光線切断マーカー）で区切られており、その１個の中に上述の図（ａ）の各部品が図示の様に配置されている。１０ｃｍ角の中に１００個程が配置出来、基板寸法を大きくすれば更に多くの製品が１枚の基板上に配置出来る。結果、部品実装作業は大変効率が良くなり、低価格化を可能とする。又、このシート状に並んだ状態で各ソレノイド駆動信号発生器１６は試験される。
【００２６】  電源−端子１、入力端子２，出力端子３、電源＋端子４は、横に連なる基板、一列分が一括してハイブリッドＩＣ用クリップ端子が嵌められた後、同時に基板に対して半田付けされ、フープ状に連結されたハイブリッドＩＣ用クリップ端子の連結部分が切断され、図示の様に分離した各端子となる。その後、各ソレノイド駆動信号発生器１６はＶカットライン１５ａに沿って分断、分離される。（又は、レーザー光線切断マーカーに従い切断される。）小型化を極限まで追求する時、この分離作業が問題と成る。分割用の治具が電子部品に当たれば不良の原因と成る。この問題を解決するため、本発明では各ソレノイド駆動信号発生器１６のプリント基板１５の、電源−端子１等の端子が出る線と直交する側面に、縦Ｙ、横Ｘの領域に部品実装禁止領域１５ｂが設けられている。また、同部品実装禁止領域に位置決め穴１５ｃを設け、分割用の治具が正確な位置を確保出来る様に作られている。
プリント基板１５は、ハイブリッドＩＣで用いられるセラミック基板に導体を印刷等で固着させた基板に置き換え出来るのは当然であるから、符号１５は総称として回路基板とも言う。又、抵抗６，抵抗７，抵抗１０，抵抗１３はセラミック基板上に厚膜抵抗として作成できる事も当然であり、この時はチップ抵抗として図示した図（ｂ）と差違が出るが内容は同一である。
【００２７】  次ぎに図２の本発明のソレノイド駆動信号発生器の第２実施例を説明図に基づき説明する。
図（ａ）は回路構成図であり、図（ｂ）は部品構成図である。図１と対比して、一目で優れた構成である事が判る。それは、２個のソレノイドの駆動が可能であるのに、ゲートＩＣの数が３個のままで増えていない事である。以下に内容が重複するが構成、動作の説明を行う。
【００２８】  入力端子１０２は３ゲートヒステリシス付きインバーター１０７の内部の１つ、ヒステリシス付きインバーター１０７−１の入力端子へ抵抗１０８を介して結ばれる。同ヒステリシス付きインバーター１０７−１の入力からは抵抗１０９，コンデンサー１１０を介してグランドされると共に、ダイオード１１１のアノードが結ばれ、同ダイオード１１１のカソードは入力端子１０２に結ばれている。同入力端子１０２は抵抗１１２を介してグランドに結ばれている。以上の構成は駆動用時間Ｔａを作成する駆動用時間作成部を構成している。抵抗１０９は抵抗１０８に比べ十分に小さい抵抗値である事。その機能が保護用である事。ダイオード１１１，抵抗１１２がコンデンサー１１０の電荷の放電用であることも図１と同様である。
その動作は入力端子１０２がローからハイに変化した後、抵抗１０８とコンデンサー１１０で決まる時間、ヒステリシス付きインバーター１０７−１の出力をハイに保つ事であり、その時間が図のＴａであり、駆動用時間である。
【００２９】  ヒステリシス付きインバーター１０７−１の出力とパルス発生器であるヒステリシス付きインバーター１０７−２からの信号は、２ゲートＯＲ回路１１３の一方のＯＲ回路１１３−１の入力として各々入れられる。同ＯＲ回路１１３−１の出力は２ゲートＡＮＤ回路１１６の一方のＡＮＤ回路１１６−１の入力へ、他方の入力は入力端子１０２へ結ばれる。上記パルス発生器は３ゲートヒステリシス付きインバーター１０７の内部の１つヒステリシス付きインバーター１０７−２の入力端子とグランド間にコンデンサー１１４を結び、同入力端子と出力端子間に抵抗１１５を結ぶ事で作成される。ヒステリシス付きインバーター１０７−２の出力は図１の点線で示したヒステリシス付きインバータを介さず、直接ＯＲ回路１１３−１の入力に結ばれている。
【００３０】以上構成で、入力端子１０２にＴｂの時間、ソレノイドを駆動すべきハイの信号が加わると、出力端子１０３であるＡＮＤ回路１１６−１の出力は、Ｔａの時間はＯＮのまま、Ｔｂ−Ｔａの時間はパルス発生器であるヒステリシス付きインバーター１０７−２からのパルスでＯＮ−ＯＦＦを繰り返す。
【００３１】  入力端子１０４にＴｄの時間、ソレノイド駆動用の信号が加わった場合も上記説明と同様に動作する。抵抗１１７の値とコンデンサー１１９の値で決まる時間Ｔｃが、上述のＴａと違ってもよい様に示されているが、実際には殆どのソレノイドは０．２秒以内には吸引、吸着されるので、汎用品として駆動用時間は０．２秒程としてよい。図２の第２実施例は図（ｂ）で示す様に２ゲートＯＲ回路１１３と２ゲートＡＮＤ回路１１６が８ピンのＩＣで、５ピンの１ゲートＩＣより、やや大きく成っているがムダの無い合理的な構成である、部品配置に関しても図（ｂ）に示す様に図１の場合と同様に部品実装禁止領域１２２ｂ，位置決め穴１２２ｃがプリント基板１２２に設けられている。
また、回路基板１２２をプリント基板として説明したが、ハイブリッドＩＣで用いられるセラミック基板に導体を印刷等で固着させた基板に置き換え出来るのは当然であるから、符号１２２は総称として回路基板とも言う。又、
抵抗１０８，１０９、１１２，１１５，１１７，１１８，１２１はセラミック基板上に厚膜抵抗として作成できる事も当然であり、この時はチップ抵抗として図示した図（ｂ）と差違が出るが内容は同一である。
【００３２】  さて、２個以上、例えば４個のソレノイドを駆動するソレノイド駆動信号発生器を作成する場合は、チップＩＣ部品ではなく、ベアチップＩＣ部品を用いるのが好適である。ベアチップＩＣ部品とは集積回路のままで、樹脂等に封入されていない状態の部品である。
また、抵抗も集合化した物を用いるのが好ましい。例えば、図１の図（ａ）の抵抗６，７，１０はお互いが結ばれた点を有することから、同一素材の上に、内部配線済みに作成し、外部の対グランド、対入力端子、対ヒステリシス付きインバータ、対コンデンサー用の配線用パッドを設けた物が良い。
【００３３】  その実施例を図３の本発明のソレノイド駆動信号発生器の第３実施例で説明する。図（ａ）は回路構成を示し、図（ｂ）は部品構成を示す。回路構成はソレノイドを４個駆動する為に、図１で示した回路が４個入っているのみであるから、説明は簡略にする。但し、ベアチップ６ゲートヒステリシス付きインバーター２１１の内部の１つのヒステリシス付きインバーター２１１−５で作られるパルス発生器は１個で、ヒステリシス付きインバーター２１１−６を介してベアチップ４ゲートＯＲ回路２２０の各ＯＲ回路にパルスを与えている。また、抵抗２１３と抵抗２１４と抵抗２１５を一体にした集合抵抗２１２で部品点数を少なくしている。
【００３４】  ベアチップ６ゲートヒステリシス付きインバーター２１１はよく知られた７４ＨＣ１４及び相当品の内部に納められている半導体チップその物（ベアチップと言う）であり、ベアチップ４ゲートＯＲ回路もよく知られた７４ＨＣ３２及び相当品の内部に納められている半導体チップその物であり、ベアチップ４ゲートＡＮＤ回路もよく知られた７４ＨＣ０８及び相当品の内部に納められている半導体チップその物である。
ちなみに、図１，図２で用いた２又は３ゲートヒステリシス付きインバーターはＳＮ７４ＬＶＣ２Ｇ１４、ＳＮ７４ＬＶＣ３Ｇ１４相当品であり、１ゲートＯＲ回路はＳＮ７４ＬＶＣ１Ｇ３２相当品であり、１ゲートＡＮＤ回路はＳＮ７４ＬＶＣ１Ｇ０８相当品であり、また、２ゲートＯＲ回路はＳＮ７４ＬＶＣ２Ｇ３２相当品であり、２ゲートＡＮＤ回路はＳＮ７４ＬＶＣ２Ｇ０８相当品である。
【００３５】  図（ｂ）に部品構成が示されているが、ベアチップ６ゲートヒステリシス付きインバーター２１１，ベアチップ４ゲートＯＲ回路２２０，ベアチップ４ゲートＡＮＤ回路２２１の各素子はプリント基板２２２のパターンにワイヤーボンディング等で接続される。他の抵抗、集合抵抗、コンデンサー、ダイオードは通常のリフローハンダ付けで配線されている。また、プリント基板２２２には部品実装禁止領域２２２ｂ，位置決め穴２２２ｃは設けられ分割作業の簡単化がされている。
また、回路基板２２２をプリント基板として説明したが、ハイブリッドＩＣで用いられるセラミック基板に導体を印刷等で固着させた基板に置き換え出来るのは当然であるから、符号２２２は総称として回路基板とも言う。又、抵抗２１９，集合抵抗２１２はセラミック基板上に厚膜抵抗として作成できる事も当然であり、この時はチップ抵抗、集合抵抗として図示した図（ｂ）と差違が出るが内容は同一である。
【００３６】  次ぎに図４の本発明のソレノイド駆動信号発生器の第４実施例を説明図に基づき説明する。
図（ａ）は回路構成図であり、図（ｂ）は部品構成図である。
回路構成は図１の実施例と全く同一とした。また、各部品の符号も同一の符号を付けた。
異なる点は、コンデンサー８，コンデンサー１２以外の全ての部品を半導体集積回路であるＩＣチップＩＣＣにした事である。ソレノイド駆動信号発生器１６はＩＣチップＩＣＣと外付け部品コンデンサー８，とコンデンサー１２で構成されており、両コンデンサーとの結合の為、パルス周波数決定コンデンサー端子Ｃ１と駆動用時間決定コンデンサー端子Ｃ２が追加されている。
ＩＣチップＩＣＣ内には、ヒステリシス付きインバータ、ＯＲ回路、ＡＮＤ回路、ダイオード、抵抗が図（ａ）と同一に構成されてもよいが、通常は半導体製造プロセスの関係と、構成要素の数量の制限が緩やかに成る事から、回路形式は変化させられてもよく、入力と出力との論理関係が同一であれば、製造し易い構成に変更されてもよい。
図（ｂ）の部品構成図には、ＩＣチップＩＣＣからＩＣリードフレームであるＩＣＬにボンディングワイヤーＢＷで結線がされている状態が示されている。ＩＣリードフレームはよく知られる様に、連結部が切断されるまでは一体であり、切断されると図示の様に、電源−端子１，入力端子２，出力端子３，電源＋端子４，パルス周波数決定コンデンサー端子Ｃ１，駆動用時間決定コンデンサー端子Ｃ２は各独立した端子と成る。
【００３７】  図４では１個のソレノイドを駆動する例を示したが、２個、４個と任意の数に対応する様に作成出来る事は当然である。この複数個の場合は、パルス周波数決定コンデンサー端子は１個でよく、駆動用時間決定コンデンサー端子はソレノイドの数分必要となる。
【００３８】以上で記載した内容は先に出願した特願２０１１−１３７７９８をより詳細、明確にした物であるが、［課題］で述べた様に、消費電力を大幅に削減し、省電力化が出来るとは言え、追加部品の発生だから、極限まで小型化と、低価格化を可能としない限りは、広く利用され社会に貢献は出来ない。その点で極限の簡単化を実現出来たと自負する。
【００３９】  最後にソレノイドの保持状態での省電力に関し、ラッチングソレノイドとの対比に関して述べる。ラッチングソレノイドは吸着させる時、吸着状態から離す時のみ電力を必要とするが、保持状態は永久磁石を用いて、全く電力を必要としない。
明らかに本発明のソレノイド駆動信号発生器を用いるより優れる様に見える。
が、それは、ソレノイドの駆動頻度が低い時の話であり、パチンコ機等遊技機での役物作動の様に、１秒間毎の繰り返し動作の様な駆動頻度が高い時には様子が異なる。それでも、消費電力ゼロのラッチングソレノイドが優れると感ずる人がいると思うが、ラッチングソレノイドは構造が複雑で、生産性が低く、安価でない。又、小型化に関しても通常ソレノイドが上回る。
結果、駆動頻度を中心に各種要因を総合して、適材適所で選択的に用いられるのが正しい両者の優劣関係と考える。
【００４０】  追記であるが、本発明はパチンコ機、スロット機等に好適として記載したが、電磁弁等他の分野でも動作頻度が高い使用条件では省電力に大きな貢献が出来ると信ずる。
【符号の説明】
【００４１】１                      電源−端子（グランド）
２                      入力端子
３                      出力端子
４                      電源＋端子
５                      ２又は３ゲートヒステリシス付きインバーター
５−１                  ヒステリシス付きインバーター
５−２                  ヒステリシス付きインバーター
５−３                  ヒステリシス付きインバーター
６                      抵抗
７                      抵抗
８                      コンデンサー
９                      ダイオード
１０                    抵抗
１１                    １ゲートＯＲ回路
１２                    コンデンサー
１３                    抵抗
１４                    １ゲートＡＮＤ回路
１５                    プリント基板（回路基板）
１５ａ                  Ｖカットライン（レーザー光線切断マーカー）
１５ｂ                  部品実装禁止領域
１５ｃ                  位置決め穴
１６                    ソレノイド駆動信号発生器
１７                    抵抗
１８                    ＦＥＴ（スイッチング部材）
１８ａ                  ゲート端子（制御端子）
１９                    ソレノイドコイル
２０                    ダイオード
２１                    外部電源
１０１                  電源−端子（グランド）
１０２                  第１入力端子
１０３                  第１出力端子
１０４                  第２入力端子
１０５                  第２出力端子
１０６                  電源＋端子
１０７                  ３ゲートヒステリシス付きインバーター
１０７−１              ヒステリシス付きインバーター
１０７−２              ヒステリシス付きインバーター
１０７−３              ヒステリシス付きインバーター
１０８                  抵抗
１０９                  抵抗
１１０                  コンデンサー
１１１                  ダイオード
１１２                  抵抗
１１３                  ２ゲートＯＲ回路
１１４                  コンデンサー
１１５                  抵抗
１１６                  ２ゲートＡＮＤ回路
１１７                  抵抗
１１８                  抵抗
１１９                  コンデンサー
１２０                  ダイオード
１２１                  抵抗
１２２                  プリント基板（回路基板）
１２２ａ                Ｖカットライン（レーザー光線切断マーカー）
１２２ｂ                部品実装禁止領域
１２２ｃ                位置決め穴
１２３                  ソレノイド駆動信号発生器
２０１                  電源−端子
２０２                  第１入力端子
２０３                  第２入力端子
２０４                  第３入力端子
２０５                  第４入力端子
２０６                  第１出力端子
２０７                  第２出力端子
２０８                  第３出力端子
２０９                  第４出力端子
２１０                  電源＋端子
２１１                  ベアチップ６ゲートヒステリシス付きインバーター
２１２                  集合抵抗
２１３                  抵抗
２１４                  抵抗
２１５                  抵抗
２１６                  ダイオード
２１７                  コンデンサー
２１８                  コンデンサー
２１９                  抵抗
２２０                  ベアチップ４ゲートＯＲ回路
２２１                  ベアチップ４ゲートＡＮＤ回路
２２２                  プリント基板（回路基板）
２２２ａ                Ｖカットライン（レーザー光線切断マーカー）
２２２ｂ                部品実装禁止領域
２２２ｃ                位置決め穴
２２３                  ソレノイド駆動信号発生器
ＩＣＣ                  ＩＣチップ
ＩＣＬ                  ＩＣリードフレーム
ＢＷ                    ボンディングワイヤー
Ｃ１                    パルス周波数決定コンデンサー端子
Ｃ２                    駆動用時間決定コンデンサー端子
【図１】
2013009926.tif 000005
【図２】
2013009926.tif 000006
【図３】
2013009926.tif 000007
【図４】
2013009926.tif 000008
【図５】
2013009926.tif 000009