(57)【要約】【課題】動作トランジスタのエミッタ電圧の温度依存性を抑制する。【解決手段】動作トランジスタＱ８にベースには、バイアス電流Ｉｂが第１抵抗Ｒ３，Ｒ４、第１トランジスタＱ７を介し供給される。少なくとも１つのカレントミラー回路を含み、バイアス電流Ｉｂに応じた対応電流Ｉｂ’が第２トランジスタＱ３に流れる。第３トランジスタＱ２は、第１トランジスタとベースが共通接続され、対応電流Ｉｂ’を流し、第２抵抗Ｒ２は、前記第１抵抗Ｒ３における電圧降下に対応する電圧降下を得る。第４トランジスタＱ１はエミッタ側に基準電圧Ｖｒｅｆを受け、ベースが前記第３トランジスタＱ２のエミッタ側に接続される。動作トランジスタＱ８の１ＶＢＥを第４トランジスタＱ１の１ＶＢＥで相殺し、第２トランジスタＱ７の１ＶＢＥを前記第３トランジスタＱ２の１ＶＢＥで相殺することによって、基準電圧Ｖｒｅｆを動作トランジスタＱ８のエミッタ側に設定する。【選択図】図１
2013009133.tif 000002
【特許請求の範囲】
【請求項１】
動作トランジスタのバイアス回路であって、
前記動作トランジスタにベースにバイアス電流を供給する経路に配置された第１抵抗と、
この第１抵抗に流れるバイアス電流を流す第１トランジスタと、
少なくとも１つのカレントミラー回路を含み、前記バイアス電流に対応する対応電流を流す第２トランジスタと、
前記第１トランジスタとベースが共通接続され、前記対応電流を流す第３トランジスタと、
前記対応電流を流し、前記第１抵抗における電圧降下に対応する電圧降下を得る第２抵抗と、
エミッタ側に基準電圧を受け、ベースが前記第３トランジスタのエミッタ側に接続される第４トランジスタと、
を有し、
前記動作トランジスタの１ＶＢＥを前記第４トランジスタの１ＶＢＥで相殺し、前記第２トランジスタの１ＶＢＥを前記第３トランジスタの１ＶＢＥで相殺することによって、前記基準電圧を前記動作トランジスタのエミッタ側に設定することを特徴とするバイアス回路。
【請求項２】
請求項１に記載のバイアス回路において、
前記第１抵抗は、前記第１トランジスタのエミッタと、前記動作トランジスタのベースの間に配置され、
前記第２抵抗は、前記第３トランジスタのエミッタと、前記第４トランジスタのベースの間に配置されることを特徴とするバイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動作トランジスタのベースにバイアス電流を供給するバイアス回路に関する。
【背景技術】
【０００２】
従来より、差動増幅器などでは、図４に示すようなエミッタが共通接続された一対の差動トランジスタＱ５１、Ｑ５２を有し、このエミッタが定電流回路に接続されている。そして、差動トランジスタＱ５１，Ｑ５２に信号が入力されるが、この差動トランジスタには、バイアス回路からのバイアス電流が供給されて、入力信号に応じた動作を可能としている。
【０００３】
図１では、電源Ｖ５１、抵抗Ｒ５１，Ｒ５２を有し、電源Ｖ５１の出力電圧を抵抗Ｒ５１，Ｒ５２を介し差動トランジスタＱ５１，Ｑ５２のベースにバイアス電圧として供給する。
【０００４】
ところが、バイポーラトランジスタでは、ベースエミッタ間電圧ＶＢＥ、直流電流増幅率ｈｆｅ等のパラメータに温度依存性を有している。従って、図４のようなバイアス回路を用いると、差動トランジスタＱ５１，Ｑ５２のエミッタ電位が温度依存性を持つことになる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−３４０２２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
低電圧動作が要求される回路や混合回路（ＭＩＸ）等，比較的ダイナミックレンジ（Ｄ−ｒａｎｇｅ）の狭いアプリケーションを広い温度範囲で動作させる場合には、動作点（エミッタ、コレクタ電位）に温度依存性を持たせずに、ダイナミックレンジを確保することが必要となる。
【課題を解決するための手段】
【０００７】
本発明は、動作トランジスタのバイアス回路であって、前記動作トランジスタにベースにバイアス電流を供給する経路に配置された第１抵抗と、この第１抵抗に流れるバイアス電流を流す第１トランジスタと、少なくとも１つのカレントミラー回路を含み、前記バイアス電流に対応する対応電流を流す第２トランジスタと、前記第１トランジスタとベースが共通接続され、前記対応電流を流す第３トランジスタと、前記対応電流を流し、前記第１抵抗における電圧降下に対応する電圧降下を得る第２抵抗と、エミッタ側に基準電圧を受け、ベースが前記第３トランジスタのエミッタ側に接続される第４トランジスタと、を有し、前記動作トランジスタの１ＶＢＥを前記第４トランジスタの１ＶＢＥで相殺し、前記第２トランジスタの１ＶＢＥを前記第３トランジスタの１ＶＢＥで相殺することによって、前記基準電圧を前記動作トランジスタのエミッタ側に設定することを特徴とする。
【０００８】
また、前記第１抵抗は、前記第１トランジスタのエミッタと、前記動作トランジスタのベースの間に配置され、前記第２抵抗は、前記第３トランジスタのエミッタと、前記第４トランジスタのベースの間に配置されることが好適である。
【発明の効果】
【０００９】
本発明によれば、動作トランジスタのエミッタ電圧を基準電圧に設定することができ、エミッタ電圧の温度依存を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態のバイアス回路の構成を示す図である。
【図２】バイアス回路の温度特性を示す図である。
【図３】他の実施形態のバイアス回路の構成を示す図である。
【図４】従来のバイアス回路の構成を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１２】
図２には、実施形態に係るバイアス回路を含む回路構成が示されている。
【００１３】
ＮＰＮ型の差動トランジスタＱ８、Ｑ９は、エミッタが共通接続され、このエミッタが定電流回路ＣＣ２を介しグランドに接続されている。ここで、差動トランジスタＱ８，Ｑ９のエミッタ電圧をＶｅとする。差動トランジスタＱ８，Ｑ９は差動アンプの一部であり、差動トランジスタＱ８，Ｑ９のベースには、一対の相補的な信号である、信号Ｖｉｎ＿Ｐと信号Ｖｉｎ＿Ｎが供給される。そして、このトランジスタＱ８，Ｑ９のベースには、抵抗Ｒ３，Ｒ４をそれぞれ介してバイアス電流が供給される。
【００１４】
抵抗Ｒ３，Ｒ４に流れる電流の和である電流値Ｉｂは、信号Ｖｉｎ＿Ｐと信号Ｖｉｎ＿Ｎがない場合の差動トランジスタＱ８，Ｑ９のベース電流（バイアス電流）であり、この電流値Ｉｂは、基本的に抵抗値Ｒ３，Ｒ４で決まり、差動トランジスタＱ８，Ｑ９に要求される適当な値（差動アンプに適切なバイアス電流値）に設定される。
【００１５】
抵抗Ｒ３，Ｒ４は、下側端が差動トランジスタＱ８，Ｑ９にそれぞれ接続され、その上側端はトランジスタＱ７、Ｑ６を介し電源ＶＣＣに接続されている。すなわち、ＰＮＰトランジスタＱ６のエミッタがＶＣＣに接続されており、コレクタがＮＰＮトランジスタＱ７のコレクタに接続されており、トランジスタＱ７のエミッタが抵抗Ｒ３、Ｒ４の上側端に接続されている。
【００１６】
トランジスタＱ６は、コレクタベース間が短絡されており、このベースには、エミッタがＶＣＣに接続されたＰＮＰトランジスタＱ５のベースが接続されている。従って、トランジスタＱ６とトランジスタＱ５はカレントミラーを構成し、トランジスタＱ５に流れる電流に応じた電流（例えば、同一の電流）がトランジスタＱ５に流れる。
【００１７】
トランジスタＱ５のコレクタには、エミッタがグランドに接続されたＮＰＮトランジスタＱ４のコレクタが接続されている。このトランジスタＱ４はコレクタベース間が短絡されており、このトランジスタＱ４のベースには、エミッタがグランドに接続されたＮＰＮトランジスタＱ３のベースが接続されている。従って、トランジスタＱ４とトランジスタＱ３がカレントミラーを構成しており、トランジスタＱ５に流れる電流がトランジスタＱ４に流れ、このトランジスタＱ４に流れる電流に応じた電流Ｉｂ’がトランジスタＱ３にも流れることになる。例えば、トランジスタＱ４に対し、トランジスタＱ３のエミッタ面積がＮ倍であれば、Ｉｂ’＝Ｎ・Ｉｂとなり、ＩｂのＮ倍の電流がトランジスタＱ３に流れる。
【００１８】
トランジスタＱ３のコレクタは抵抗Ｒ２を介しＮＰＮトランジスタＱ２のエミッタに接続され、このトランジスタＱ２のコレクタがＶＣＣに接続されている。従って、トランジスタＱ２，抵抗Ｒ２にもトランジスタＱ３と同じ電流が流れる。
【００１９】
また、電源ＶＣＣには、定電流回路ＣＣ１を介し、ＮＰＮトランジスタＱ１のコレクタが接続され、トランジスタＱ１のエミッタは抵抗Ｒ１を介しグランドに接続されている。
【００２０】
そして、トランジスタＱ１のコレクタと定電流回路ＣＣ１の接続点には、トランジスタＱ２およびトランジスタＱ７のベースが接続され、トランジスタＱ１のベースは、抵抗Ｒ２とトランジスタＱ３のコレクタの接続点に接続されている。
【００２１】
従って、定電流回路ＣＣ１に流れる定電流が抵抗Ｒ１に流れ、抵抗Ｒ１の上側電圧が基準電圧Ｖｒｅｆとして決定され、これがトランジスタＱ１のエミッタ電圧になる。このため、抵抗Ｒ２の下側電圧は、基準電圧ＶｒｅｆからトランジスタＱ１の１ＶＢＥ分上がった電圧Ｖｒｅｆ＋１ＶＢＥになる。抵抗Ｒ２に流れる電流をＩｂ’とすれば、抵抗Ｒ２の上側電圧はＶｒｅｆ＋１ＶＢＥ＋Ｉｂ’・Ｒ２となる。そして、この電圧Ｖｒｅｆ＋１ＶＢＥ＋Ｉｂ’・Ｒ２は、トランジスタＱ２およびトランジスタＱ７のエミッタ側電圧になり、トランジスタＱ７のエミッタは抵抗Ｒ３，Ｒ４を介し、差動トランジスタＱ８，Ｑ９のベースに接続されているため、差動トランジスタＱ８，Ｑ９のエミッタの電圧は、Ｖｒｅｆ＋１ＶＢＥ＋Ｉｂ’・Ｒ２から抵抗Ｒ３またはＲ４の電圧降下を減算した電圧から１ＶＢＥ下がった電圧になる。
【００２２】
抵抗Ｒ２における電圧降下と、抵抗Ｒ３およびＲ４におけるそれぞれの電圧降下が等しいとすれば、差動トランジスタＱ８，Ｑ９のエミッタ電圧Ｖｅは、差動トランジスタＱ８，Ｑ９での１ＶＢＥがトランジスタＱ１の１ＶＢＥで補償され、基準電圧Ｖｒｅｆとなり、温度依存性のない電圧となる。
【００２３】
すなわち、図１の回路では、トランジスタＱ７に流れる電流Ｉｂがカレントミラー回路によって伝達され、Ｉｂに対応する電流Ｉｂ’がトランジスタＱ２に流れる。そして、抵抗Ｒ３，Ｒ４で発生する電圧降下分を抵抗Ｒ２でキャンセルする。従って、トランジスタＱ１，Ｑ２，Ｑ７、Ｑ８，Ｑ９のＶＢＥが等しいとすれば、Ｖｒｅｆ＝Ｖｅとなり、差動トランジスタＱ８，Ｑ９のエミッタ電圧Ｖｅを温度依存性のないものにできる。なお、Ｖｒｅｆについては、バンドギャップ回路などを用いて温度依存性のないものにすることは容易である。
【００２４】
ここで、抵抗Ｒ２、Ｒ３，Ｒ４，Ｉｂ，Ｉｂ’の関係は次のようになる。ここで、ＮはＩｂとＩｂ’の電流比を示している・
【数１】
2013009133.tif 000003
【００２５】
式（２−１）を整理すると次式（２−２）が得られる。同式はＲ２はベースバイアス抵抗Ｒ３，Ｒ４，電流比Ｎによって任意に選択できることを示している。
【数２】
2013009133.tif 000004
【００２６】
ここで、図１に示すバイアス回路について，シミュレーションによる動作確認を行った。このシミュレーションには、時系列解析プログラムの１つであるＡｂｉｃを使用する市販のシミュレーションプログラムを用い、式（２−２）中のパラメータをそれぞれＮ＝１，Ｒ２＝１０ｋｏｈｍ，Ｒ３＝２０ｋｏｈｍ，Ｒ４＝２０ｋｏｈｍと設定した。
【００２７】
図２に−５０〜１５０°Ｃの温度範囲でのシミュレーション結果を示す。図における破線は、図４に示す従来のバイアス回路を使用した場合の差動トランジスタのエミッタ電位Ｖｅ（ｂ）を破線で示す。このように、エミッタ電位Ｖｅ（ｂ）は、４８６ｍＶ程変動する。一方、本実施形態のバイアス回路を使用した場合の差動トランジスタのエミッタ電位Ｖｅ（ａ）を実線で示す。この場合、変動は１３ｍＶ程度であり、変動が大きく軽減されていることがわかる。
【００２８】
図３には、変形例の回路が示されている。この図３の回路では、電源ＶＣＣがより低電圧の場合にも動作可能となっている。すなわち、トランジスタＱ７のコレクタ側を折り返しカレントミラー回路とすることで、図１に示した回路よりも低電圧動作が可能な特徴を有している。
【００２９】
トランジスタＱ７のコレクタは抵抗Ｒ７を介しＶＣＣに接続されている。そして、このトランジスタＱ７のコレクタと抵抗Ｒ７の接続点にＰＮＰトランジスタＱ１３のエミッタが接続され、このトランジスタＱ１３のコレクタには、エミッタがグランドに接続されたＮＰＮトランジスタＱ１５のコレクタが接続されている。このトランジスタＱ１５はコレクタベース間が短絡されており、このベースにはエミッタがグランドに接続されたＮＰＮトランジスタＱ１４のベースが接続されている。従って、トランジスタＱ１５，Ｑ１４はカレントミラーを構成している。そして、トランジスタＱ１４のコレクタは、トランジスタＱ４のコレクタに接続されている。
【００３０】
トランジスタＱ４のコレクタには、ＰＮＰ型トランジスタＱ１０のコレクタが接続され、トランジスタＱ１０のエミッタは抵抗Ｒ５を介し、ＶＣＣに接続されている。
【００３１】
また、電源ＶＣＣには、抵抗Ｒ６を介し、ＰＮＰトランジスタＱ１１のエミッタが接続され、このトランジスタＱ１１のコレクタは、定電流Ｉｒｅｆを流す定電流回路ＣＣ３を介しグランドに接続されている。トランジスタＱ１１は、コレクタベースが短絡されており、ベースがトランジスタ１０のベースに接続されている。さらに、トランジスタＱ１１のベースには、トランジスタＱ１３のベースも共通接続されている。
【００３２】
このような回路において、抵抗Ｒ７の両端電圧ＶR7は次式によって導ける。すなわち、抵抗Ｒ６には、定電流回路ＣＣ３に流れる定電流Ｉｒｅｆが流れるため、抵抗Ｒ７での電圧降下ＶR7は、ＶＣＣから抵抗Ｒ６の電圧降下Ｉｒｅｆ・Ｒ６を減算した電圧から、トランジスタＱ１１のベースエミッタ間電圧ＶＢＥ１１減算し、トランジスタＱ１３のベースエミッタ間電圧ＶＢＥ１３を加算した電圧となる。なお、トランジスタＱ１３に流れる電圧をＩｆｃとした。また、Ｉｓは、飽和電流であり、ＶTは熱電圧である。
【数３】
2013009133.tif 000005
【００３３】
また、抵抗Ｒ７に流れる電流ＩR7とすると，Ｉｂ’は次式によって導ける。ここで、トランジスタＱ３：Ｑ４の電流比をＮとする（トランジスタＱ３にトランジスタＱ４のＮ倍の電流が流れる）。
【数４】
2013009133.tif 000006
【００３４】
ここで、Ｒ４＝Ｒ５、Ｉｒｅｆ／Ｉｆｃ≒１と設定したとすると、Ｉｂ’は、次のように表される。
【数５】
2013009133.tif 000007
【００３５】
このように、式（３−３）は、上述した式（２−１）と同様な式であり，図３に示すバイアス回路も図１に示すバイアス回路と同様の動作が得られることがわかる。
【００３６】
この図３の回路によれば、トランジスタＱ８，Ｑ９と電源ＶＣＣとの間に存在するトランジスタは、トランジスタＱ７、１つだけである。従って、電源ＶＣＣが低電圧となった場合にも動作が可能になる。
【００３７】
ここで、定電流回路ＣＣ１には、電源ＶＣＣにコレクタが接続されるＰＮＰトランジスタが用いられるが、このＰＮＰトランジスタにおける電圧降下はエミッタコレクタ間電圧であり、この電圧降下はかなり小さくできる。そして、この電圧からトランジスタＱ７の１ＶＢＥ分下がった電圧を抵抗Ｒ３，Ｒ４の上側電圧にすることができ、電源ＶＣＣの電圧が低くても動作可能が可能になる。
【００３８】
このように、本実施形態のバイアス回路によれば、差動トランジスタＱ８，Ｑ９のエミッタ電位の温度依存性を小さく抑えることができる。一例として，−５０〜１５０°Ｃの温度範囲でエミッタ電位を１３ｍＶ以下の変動に抑えることが可能であることを示した。従って、低電圧動作を要求される回路やＭＩＸ等において、動作点に温度依存性を持たせずにダイナミックレンジを確保し、広い温度範囲で動作させることが可能になる。
【００３９】
さらに、図３のような構成を採ることによって、低電圧動作が要求される場合にも対応可能となる。
【符号の説明】
【００４０】
ＣＣ１〜ＣＣ３  定電流回路、Ｑ１〜Ｑ１５  トランジスタ、Ｒ１〜Ｒ７  抵抗。
【図１】
2013009133.tif 000008
【図２】
2013009133.tif 000009
【図３】
2013009133.tif 000010
【図４】
2013009133.tif 000011