(57)【要約】【課題】複数の電池セルを接続して構成される組電池の電圧の均等化制御において、電池セル均等化の使用状況に応じた最適な電池セルの均等化を実現する。【解決手段】バランス回路内のスイッチング素子を含む回路素子における電力損失が小さくなるようにスイッチ制御部を制御する高効率制御モード（Ｓ５１０、Ｓ５１２）と、均等化を実施する電池セルの内部抵抗を算出しながらその電池セルの内部抵抗損失が小さくなるようにスイッチ制御部を制御する保護制御モード（Ｓ５１１）と、均等化を実施する電池セルの放電または充電の電圧変化の収束を早めるようにバランス回路を制御する時間短縮制御モード（Ｓ５１３）とを、組電池の使用状況を判定しながら切り替えて（Ｓ５０４〜Ｓ５０９）制御する。【選択図】図５
2013169031.tif 000002
【特許請求の範囲】
【請求項１】
複数の電池セルが接続される組電池における該複数の電池セルの電圧を均等化させる電池均等化装置であって、
スイッチング素子によるスイッチング動作を実行しながら、１つ以上の前記電池セルから電力を放電する動作と前記放電した電力を１つ以上の他の前記電池セルに充電させる動作を実行することによって前記電池セルの電圧を均等化させるバランス回路と、
前記スイッチング素子にパルス信号を供給して前記スイッチング動作を実行させるスイッチ制御部と、
前記バランス回路内のスイッチング素子を含む回路素子における電力損失が小さくなるように前記スイッチ制御部を制御する高効率制御モードと、前記均等化を実施する電池セルの内部抵抗を算出しながら該電池セルの内部抵抗損失が小さくなるように前記スイッチ制御部を制御する保護制御モードと、前記均等化を実施する電池セルの放電または充電の電圧変化の収束を早めるように前記バランス回路を制御する時間短縮制御モードとを、前記組電池の使用状況を判定しながら切り替えて制御するバランス制御部と、
を備えることを特徴とする電池均等化装置。
【請求項２】
前記バランス制御部は、前記高効率制御モード、前記保護制御モード、および前記時間短縮制御モードを、ユーザによる指定、前記組電池が搭載される車両のイグニッションスイッチがオフされてから次にオンされるまでの時間平均値、前記組電池の温度、前記組電池の周辺の環境温度、前記均等化を実施する電池セルの劣化度、またはナビゲーションシステムから得た場所情報のいずれか１つ以上を判定して切り替える、
ことを特徴とする請求項１に記載の電池均等化装置。
【請求項３】
前記バランス制御部は、前記高効率制御モードにおいて、前記バランス回路内のスイッチング素子を含む回路素子における電力損失が小さくなるように前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項１または２のいずれかに記載の電池均等化装置。
【請求項４】
前記バランス制御部は、前記保護制御モードにおいて、前記均等化を実施する電池セルの内部抵抗を算出しながら該電池セルの内部抵抗損失が小さくなるように、前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項１または２のいずれかに記載の電池均等化装置。
【請求項５】
前記バランス制御部は、前記時間短縮制御モードにおいて、前記電池セルの電圧および電流の計測に基づいて、前記均等化を実施する電池セルの内部抵抗に対応する補正電圧を算出し、該補正電圧によって該電池セルに対応する均等化制御の終了電圧を補正し、該電池セルの電圧を監視しながら前記補正した終了電圧を制御終了の目標値として、該電池セルに対して前記バランス回路による均等化制御を実行する、
ことを特徴とする請求項１または２のいずれかに記載の電池均等化装置。
【請求項６】
複数の電池セルが接続される組電池における該複数の電池セルの電圧を均等化させる電池均等化方法であって、
スイッチング素子によるスイッチング動作を実行しながら、１つ以上の前記電池セルから電力を放電する動作と前記放電した電力を１つ以上の他の前記電池セルに充電させる動作を実行することによって前記電池セルの電圧を均等化させ、
前記スイッチング素子にパルス信号を供給して前記スイッチング動作を実行させ、
前記均等化を実施する回路内のスイッチング素子を含む回路素子における電力損失が小さくなるように前記スイッチング動作を制御する高効率制御モードと、前記均等化を実施する電池セルの内部抵抗を算出しながら該電池セルの内部抵抗損失が小さくなるように前記スイッチング動作を制御する保護制御モードと、前記均等化を実施する電池セルの放電または充電の電圧変化の収束を早めるように前記均等化の動作を制御する時間短縮制御モードとを、前記組電池の使用状況を判定しながら切り替えて制御する、
ことを特徴とする電池均等化方法。
【請求項７】
前記高効率制御モード、前記保護制御モード、および前記時間短縮制御モードを、ユーザによる指定、前記組電池が搭載される車両のイグニッションスイッチがオフされてから次にオンされるまでの時間平均値、前記組電池の温度、前記組電池の周辺の環境温度、前記均等化を実施する電池セルの劣化度、またはナビゲーションシステムから得た場所情報のいずれか１つ以上を判定して切り替える、
ことを特徴とする請求項６に記載の電池均等化方法。
【請求項８】
前記高効率制御モードにおいて、前記バランス回路内のスイッチング素子を含む回路素子における電力損失が小さくなるように前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項６または７のいずれかに記載の電池均等化方法。
【請求項９】
前記保護制御モードにおいて、前記均等化を実施する電池セルの内部抵抗を算出しながら該電池セルの内部抵抗損失が小さくなるように、前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項６または７のいずれかに記載の電池均等化方法。
【請求項１０】
前記時間短縮制御モードにおいて、前記電池セルの電圧および電流の計測に基づいて、前記均等化を実施する電池セルの内部抵抗に対応する補正電圧を算出し、該補正電圧によって該電池セルに対応する均等化制御の終了電圧を補正し、該電池セルの電圧を監視しながら前記補正した終了電圧を制御終了の目標値として、該電池セルに対して前記バランス回路による均等化制御を実行する、
ことを特徴とする請求項６または７のいずれかに記載の電池均等化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電池セルを接続して構成される組電池の電圧の均等化を制御する電池均等化装置および方法に関する。
【背景技術】
【０００２】
いわゆるハイブリッドカー、プラグインハイブリッドカー、あるいはハイブリッドビークル、ハイブリッドエレクトリックビークルなどと呼ばれる、エンジンに加えてモータ（電動機）を動力源として備えた車両または輸送機械（以下、「車両等」と称する）が実用化されている。さらには、エンジンを備えずモータのみで車両を駆動する電気自動車も実用化されつつある。それらのモータを駆動する電源として、小型、大容量の特徴を有するリチウムイオン電池などが多く使用されるようになってきている。そして、このような用途においては、複数の電池セルが例えば直列に接続されて電池ブロックが構成され、さらにこの電池ブロックを組み合わして接続される組電池として供給される場合がある。電池セルの直列接続により車両のモータを駆動するのに必要な高電圧が得られ、電池ブロックをさらに直列や並列に組み合わして接続することにより必要な電流容量やさらなる高電圧が得られる。
【０００３】
この場合、リチウムイオン電池などは温度による特性の変化が大きく、電池が使用される環境の温度によって電池の残存容量や充電効率も大きく変化する。自動車のような使用環境ではなおさらである。
【０００４】
この結果、電池ブロックを構成する電池セル等において、各セル等の残存容量および出力電圧にばらつきが生じる。各セル等が発生する電圧にばらつきが発生すると、１つのセルの電圧が駆動可能な閾値を下回ったような場合に、全体の電源供給を止めたり抑制したりする必要が生じ、電力効率が低下してしまう。このため、各セルの電圧の均等化を行う電池均等化制御が必要となる。さらには、電池ブロック間でも電圧の均等化を行う必要も生じる。
【０００５】
電池均等化制御の従来技術として、放電が必要な電池セルまたは電池スタックからの放電電力を、インダクタやトランスを用いたバランス回路におけるスイッチング動作によって、充電が必要な電池セルに充電させる、いわゆるアクティブ方式の電池均等化制御技術が知られている（例えば特許文献１）。
【０００６】
この従来技術は、ある電池セルからの放電電力を他の電池セルへの充電電力として使用することで少ない電力損失で電池セルの均等化を行わせることを目的にしている。
しかし、この従来技術では、しかしながら、単純に電池セル間の電位差に基づいて制御をおこなっているため、活用シーンに応じた制御は必ずしも最適な制御ではないという問題点があった。例えば、ユーザによっては、イグニッションをオンしている時間が長いため、効率よりも時間を優先して短いイグニッションオフの期間に短時間で電池セルの均等化を行うほうがよい場合がある。逆に、イグニッションをオフしている時間のほうが長いユーザに対しては、時間がかかってもよいので効率的な電池セルの均等化が行われたほうがよい。一方では、電池セルの劣化による電力損失やバランス回路での電力損失を考慮しないと、効率の高い電池セルの均等化を行うことは難しい。従来技術は、このような様々な要求に見合った電池セルの均等化を行うことはできないという問題点を有していた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１８５２２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、電池セル均等化の使用状況に応じた最適な電池セルの均等化を実現することを目的とする。
【課題を解決するための手段】
【０００９】
態様の一例は、複数の電池セルが接続される組電池におけるその複数の電池セルの電圧を均等化させる電池均等化装置であって、スイッチング素子によるスイッチング動作を実行しながら、１つ以上の電池セルから電荷を放電する動作と放電した電荷を１つ以上の他の電池セルに充電させる動作を実行することによって電池セルの電圧を均等化させるバランス回路と、スイッチング素子にパルス信号を供給してスイッチング動作を実行させるスイッチ制御部と、バランス回路内のスイッチング素子を含む回路素子における電力損失が小さくなるようにスイッチ制御部を制御する高効率制御モードと、均等化を実施する電池セルの内部抵抗を算出しながらその電池セルの内部抵抗損失が小さくなるようにスイッチ制御部を制御する保護制御モードと、均等化を実施する電池セルの放電または充電の電圧変化の収束を早めるようにバランス回路を制御する時間短縮制御モードとを、組電池の使用状況を判定しながら切り替えて制御するバランス制御部とを備える。
【発明の効果】
【００１０】
本発明によれば、電池セル均等化の使用状況に応じた最適な電池セルの均等化を実現することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態におけるコンバータバランス回路の構成図である。
【図２】本実施形態におけるスイッチ制御部の構成図である。
【図３】本実施形態が適用される車両システムの構成図である。
【図４】本実施形態の制御動作を示すタイミングチャートである。
【図５】本実施形態において、高効率制御モード、保護制御モード、または時間短縮制御モードを切り替えて均等化の制御を実施するための制御動作を示すフローチャートである。
【図６】高効率制御モードの制御動作を示すフローチャートである。
【図７】時短制御モードの動作説明図である。
【図８】時短制御モードの制御動作を示すフローチャートである。
【図９】バランス回路の他の実施形態の構成例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための形態について図面を参照しながら詳細に説明する。
図１は、本実施形態におけるコンバータバランス回路の構成図である。
複数の電池セルが接続されて組電池が構成される。本実施形態では、組電池は、連続的に直列接続された所定数の電池セル１０２からなるスタック１０１の集合として構成される。図１には、１つのスタック１０１の部分が示されている。
【００１３】
コンバータバランス回路１００は、スイッチング素子ＳＷ１，ＳＷ２によるスイッチング動作を実行しながら、スタック１０１内の１つ以上の電池セル１０２から電荷を放電する動作と放電した電荷をスタック１０１内の１つ以上の他の電池セル１０２に充電させる動作を実行する。
【００１４】
具体的には、コンバータバランス回路１００は、組電池を構成するスタック１０１について、スタック１０１内の電池セル１０２のうちの１つ以上の電池セル１０２からスイッチング素子ＳＷ１（＃１、＃２、＃３）によるスイッチング動作を介して電荷を放電する動作を実行する。これに続いて、コンバータバランス回路１００は、放電した電荷をスタック１０１内の１つ以上の他の電池セル１０２にスイッチング素子ＳＷ２（＃１、＃２、＃３）によるスイッチング動作を介して充電させる動作を実行する。これにより、コンバータバランス回路１００は、スタック１０１内の電池セル１０２の電圧を均等化させる。
【００１５】
さらに具体的には、コンバータバランス回路１００は、バランス回路１０３、スイッチ制御部１０４、電流測定部１０７、およびバランス制御部として動作するＣＰＵ（中央演算処理装置）１０５とそれに接続されるメモリ１０９を備える。また、コンバータバランス回路１００には、電池セル監視部１０６が接続される。電池セル監視部１０６は、スタック１０１内の各電池セル１０２の電圧を監視しデジタル信号値として検出する。また、電池セル監視部１０６は、スタック１０１内の代表的な電池セル１０２に近接して設置された温度センサ１０８が検出する温度を監視しデジタル信号値として検出する。温度センサ１０８は例えば、各部位のいくつかの電池セル１０２ごとに設置される。
【００１６】
バランス回路３０１は、スタック１０１を構成する例えば＃１から＃４の４つの電池セル１０２に対して、複数のインダクタＬと複数組のスイッチング素子ＳＷ１、ＳＷ２（以下、単に「ＳＷ１」「ＳＷ２」と呼ぶことがある）の組を備える。具体的には、＃１と＃２の電池セル１０２の共通の接続端子に＃１のインダクタＬの第１の端子が、＃２と＃３の電池セル１０２の共通接続端子に＃２のインダクタＬの第１の端子が、＃３と＃４の電池セル１０２の共通接続端子に＃３のインダクタＬの第１の端子がそれぞれ接続される。また、＃１のインダクタＬの第２の端子は＃１のＳＷ１およびＳＷ２の共通接続端子に、＃２のインダクタＬの第２の端子は＃２のＳＷ１およびＳＷ２の共通接続端子に、＃３のインダクタＬの第２の端子は＃３のＳＷ１およびＳＷ２の共通接続端子にそれぞれ接続される。さらに、＃１の電池セル１０２の出力端子側は、＃１のＳＷ１の単独接続端子に接続される。＃１と＃２の電池セル１０２の共通接続端子は、＃２のＳＷ１に接続される。＃２と＃３の電池セル１０２の共通接続端子は、＃１のＳＷ２と＃３のＳＷ１の共通接続端子に接続される。＃３と＃４の電池セル１０２の共通接続端子は、＃２のＳＷ２に接続される。＃４の電池セル１０２の出力端子側は、＃３のＳＷ２の単独接続端子に接続される。
【００１７】
スイッチ制御部１０４は、スイッチング素子ＳＷ１，ＳＷ２にそれぞれパルス信号を供給してスイッチング動作を実行させる。具体的には、スイッチ制御部１０４は、ＣＰＵ１０５から指定される所定の周波数およびデューティー比を有するパルス信号を発振する発振回路である。＃１、＃２、および＃３のスイッチング素子ＳＷ１と、＃１、＃２、および＃３のスイッチング素子ＳＷ２は、例えばＦＥＴ（電界効果トランジスタ）である。＃１、＃２、および＃３のスイッチング素子ＳＷ１は、スイッチ制御部１０４からの第１のパルス信号によりスイッチング動作を行う。＃１、＃２、および＃３のスイッチング素子ＳＷ２は、スイッチ制御部１０４からの第２のパルス信号によりスイッチング動作を行う。
【００１８】
電池セル監視部１０６は、スタック１０１を構成する＃１から＃４の各電池セル１０２の各両端電圧を検出し、その検出した電圧をデジタル値としてＣＰＵ１０５に出力する。
上述のコンバータバランス回路１００の構成において、ＣＰＵ１０５は、例えば＃１と＃２の電池セル１０２間のバランス制御を実施すると判定したときには、スイッチ制御部１０４に対して、所定の周波数とデューティー比を指定して、＃１のＳＷ１，ＳＷ２を動作させるように指示する。そして例えば、ＣＰＵ１０５が、電池セル監視部１０６の電圧監視結果に基づいて、＃１の電池セル１０２の電圧が＃２の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃１のＳＷ１のオンオフ動作により、＃１の電池セル１０２から放電された電力が＃１のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃１のＳＷ２のオンオフ動作により、＃１のインダクタＬに蓄積された電力が＃２の電池セル１０２に充電される。逆に例えば、ＣＰＵ１０５が、電池セル監視部１０６の電圧監視結果に基づいて、＃２の電池セル１０２の電圧が＃１の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃１のＳＷ２のオンオフ動作により、＃２の電池セル１０２から放電された電力が＃１のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃１のＳＷ１のオンオフ動作により、＃１のインダクタＬに蓄積された電力が＃１の電池セル１０２に充電される。
【００１９】
また、ＣＰＵ１０５は、＃２と＃３の電池セル１０２間のバランス制御を実施すると判定したときには、スイッチ制御部１０４に対して、所定の周波数とデューティー比を指定して、＃２のＳＷ１，ＳＷ２を動作させるように指示する。そして例えば、ＣＰＵ１０５が、電池セル監視部１０６の電圧監視結果に基づいて、＃２の電池セル１０２の電圧が＃３の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃２のＳＷ１のオンオフ動作により、＃２の電池セル１０２から放電された電力が＃２のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃２のＳＷ２のオンオフ動作により、＃２のインダクタＬに蓄積された電力が＃３の電池セル１０２に充電される。逆に例えば、ＣＰＵ１０５が、電池セル監視部１０６の電圧監視結果に基づいて、＃３の電池セル１０２の電圧が＃２の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃２のＳＷ２のオンオフ動作により、＃３の電池セル１０２から放電された電力が＃２のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃２のＳＷ１のオンオフ動作により、＃２のインダクタＬに蓄積された電力が＃２の電池セル１０２に充電される。
【００２０】
さらに、ＣＰＵ１０５は、＃３と＃４の電池セル１０２間のバランス制御を実施すると判定したときには、スイッチ制御部１０４に対して、所定の周波数とデューティー比を指定して、＃３のスイッチング素子ＳＷ１，ＳＷ２を動作させるように指示する。そして例えば、ＣＰＵ１０５が、電池セル監視部１０６の電圧監視結果に基づいて、＃３の電池セル１０２の電圧が＃４の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃３のＳＷ１のオンオフ動作により、＃３の電池セル１０２から放電された電力が＃３のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃３のＳＷ２のオンオフ動作により、＃３のインダクタＬに蓄積された電力が＃４の電池セル１０２に充電される。逆に例えば、ＣＰＵ１０５が、電池セル監視部１０６の電圧監視結果に基づいて、＃４の電池セル１０２の電圧が＃３の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃３のＳＷ２のオンオフ動作により、＃４の電池セル１０２から放電された電力が＃３のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃３のＳＷ１のオンオフ動作により、＃３のインダクタＬに蓄積された電力が＃３の電池セル１０２に充電される。
【００２１】
以上のようにして、コンバータバランス回路１００では、電池セル監視部１０６でのスタック１０１内の各電池セル１０２の電圧監視の結果、バランス制御が必要であると判定されたときには、＃１から＃３のインダクタＬおよび＃１から＃３のスイッチング素子ＳＷ１，ＳＷ２の組が順次選択的に動作させられる。この結果、＃１から＃４の各電池セル１０２のそれぞれ隣接する電池セル１０２間でバランス制御が順次実施され、その動作が繰り返されることにより、最終的にスタック１０１内の＃１から＃４の電池セル１０２の電圧が均一になる。
【００２２】
図２は、一組のスイッチング素子ＳＷ１，ＳＷ２を制御するためのスイッチ制御部１０４の詳細な回路構成図である。
スイッチ制御部１０４内のドライバ２０１は、ＣＰＵ１０５から指定される周波数およびデューティー比を有する各パルス信号を発振し、それぞれスイッチング素子ＳＷ１およびＳＷ２に供給する。
【００２３】
スイッチ制御部１０４内のマルチプレクサ（ＭＵＸ）２０２は、スイッチング素子ＳＷ１の両端（ドレイン−ソース）電圧／電流、スイッチング素子ＳＷ２の両端（ドレイン−ソース）電圧／電流、およびインダクタＬに直列に接続される抵抗Ｒ（図１では省略してある）を流れる電流（インダクタ平均電流またはピーク電流）をそれぞれアナログ信号として検出する。各電圧／電流検出信号は、Ａ／Ｄ（アナログ／デジタル）変換器２０３でデジタル信号に変換されてＣＰＵ１０５に通知される。
【００２４】
スイッチ制御部１０４内の差動アンプ２０４は、インダクタ平均電流またはピーク電流が所定の閾値を超えた場合に、電流リミッタ出力をアクティブにする。電流リミッタ出力がアクティブになると、ドライバ２０１は、各パルス信号の出力を停止してスイッチング素子ＳＷ１，ＳＷ２のスイッチング動作を停止させる。これにより、回路障害等により過大なインダクタ平均電流またはピーク電流が流れて電池セル１０２やスイッチング素子ＳＷ１、ＳＷ２、インダクタＬ等が破壊される事故を未然に防ぐ。
【００２５】
図３は、本実施形態が適用される車両システムの構成図である。図３において、コンバータバランス回路１００、スタック１０１、電池セル監視部１０６は、図１または図２の構成に示されているものと同じである。
【００２６】
スタック１０１、電池セル監視部１０６、コンバータバランス回路１００からなる部分が複数組組み合わせられて１つの電池パック３０１を構成する。
電池制御部３０２は、電池パック３０１全体の状態を制御する。電池制御部３０２は、電池セル監視部１０６と通信を行って電池セル１０２やスタック１０１全体の電圧情報や温度情報を取得し、スタック１０１間で電圧の均等化を行う制御等を実施する。電池パック３０１内の電池制御部３０２は、車両の走行を制御する走行制御部３０３とコントローラエリアネットワーク（ＣＡＮ：Ｃｏｎｒｏｌｌｅｒ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）を介して接続される。ＣＡＮを介して、電池制御部３０２は、電池パック３０１に関する情報を走行制御部３０３に通知する。
【００２７】
車両のイグニッションのオン／オフの情報（ＩＧ−ＯＮ／ＯＦＦ信号）は、電池パック３０１内の電池セル監視部１０６、電池制御部３０２、走行制御部３０３等に通知される。電池セル監視部１０６は、受信したＩＧ−ＯＮ／ＯＦＦ信号を、コンバータバランス回路１００内のＣＰＵ１０５（図１参照）に通知する。
【００２８】
エコモードＯＮ／ＯＦＦ指示部３０４は、ＣＡＮから電池制御部３０２を介してコンバータバランス回路１００内のＣＰＵ１０５に、ユーザによるエコモードのＯＮ／ＯＦＦの指示情報を通知する。
【００２９】
環境温度センサ３０５は、ＣＡＮから電池制御部３０２を介してコンバータバランス回路１００内のＣＰＵ１０５に、計測した車両周囲の環境温度を通知する。
そして、ナビシステム３０６は、ＣＡＮから電池制御部３０２を介してコンバータバランス回路１００内のＣＰＵ１０５に、車両の現在の位置情報を通知する。
【００３０】
本実施形態では、コンバータバランス回路１００内でバランス制御部として動作するＣＰＵ１０５は、電池セル１０２の均等化の制御において、高効率制御モード、保護制御モード、または時間短縮制御モードの３つのモードを切り替えることができる。これらのモードの切替えでは、ＩＧ−ＯＮ／ＯＦＦ信号、エコーモードＯＮ／ＯＦＦ指示情報、環境温度情報が判定される。また、図１の代表的な電池セル１０２に近接して設置された温度センサ１０８からの電池温度情報が判定される。さらに、図１の電圧監視部１０６から通知される電池セル１０２の電圧情報から算出した均等化の制御対象となる電池セル１０２の劣化度が判定される。ここで、高効率制御モードは、均等化のための回生電流は抑制して均等化を行う電池セル１０２の発熱を抑えることにより、電池セル１０２の均等化の時間はかかるが、スタック１０１内の電池セル１０２を高い効率でかつ高精度に実施できるモードである。保護制御モードは、劣化が進んだ電池セル１０２に対して均等化制御を行う場合に、均等化のための回生電流はさらに抑制してその電池セル１０２の発熱を抑えることにより、その電池セル１０２の寿命を延ばすモードである。時間短縮制御モードは、均等化を行う電池セル１０２の発熱は許して均等化のための回生電流を多く流してできる限り早く電池セル１０２の均等化を完了させるモードである。本実施形態では、これらのモードを電池パック３０１の使用状況に関する上述の各種情報を判定しながら切り替えることにより、ユーザによる車両の使用状況に応じて、電池パワーや電池寿命が最適に制御された均等化を実現することが可能となる。
【００３１】
一実施形態として、高効率制御モードでは、図１、図２のバランス回路１０３内のスイッチング素子ＳＷ１，ＳＷ２を含む回路素子における電力損失が小さくなるようにスイッチ制御部１０４が制御される。さらに具体的には、ＣＰＵ１０５は、スイッチ制御部１０４がスイッチング素子ＳＷ１，ＳＷ２に供給するパルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，ＳＷ２に電力を供給する特には図示しないスイッチング信号源のいずれか１つ以上を制御する。なお、単純にバランス回路１０３を流れる電流をある程度抑制するために、パルス信号のデューティー比を小さくするだけでも一定の効果がある。
【００３２】
また、保護制御モードでは、均等化を実施する電池セル１０２の内部抵抗が算出されながらその電池セル１０２の内部抵抗損失が小さくなるようにスイッチ制御部１０４が制御される。さらに具体的には、ＣＰＵ１０５は、スイッチ制御部１０４がスイッチング素子ＳＷ１，ＳＷ２に供給するパルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，ＳＷ２に電力を供給する特には図示しないスイッチング信号源のいずれか１つ以上を制御する。なお、単純にバランス回路１０３を流れる電流をさらに抑制するために、パルス信号のデューティー比を十分に小さくするだけでも一定の効果がある。
【００３３】
さらに、時間短縮制御モードでは、均等化を実施する電池セルの放電または充電の電圧変化の収束を早めるようにバランス回路１０３を制御する。さらに具体的には、ＣＰＵ１０５は、電池セル監視部１０６での電池セル１０２の電圧および電流の計測に基づいて、均等化を実施する電池セル１０２の内部抵抗に対応する補正電圧を算出する。次に、ＣＰＵ１０５は、その補正電圧によってその電池セル１０２に対応する均等化制御の終了電圧を補正する。そして、ＣＰＵ１０５は、その電池セル１０２の電圧を電池セル監視部１０６を介して監視しながら、補正した終了電圧を制御終了の目標値として、その電池セル１０２に対してバランス回路１０３による均等化制御を実行する。なお、単純にバランス回路１０３を流れる電流を増加させるために、パルス信号のデューティー比を大きくしたり、周波数を低くするだけでも一定の効果がある。
【００３４】
図４は、本実施形態の制御動作のタイミングチャートである。（ａ）に示される時刻ｔ１で、車両がイグニッションオフ（ＩＧ−ＯＦＦ）またはアイドリング開始となった後、（ｂ）に示されるように内部のタイマーにて一定時間が待機された後、（ｃ）に示されるように、時刻ｔ２で本実施形態のコンバータバランス回路１００が均等化の動作を開始する。コンバータバランス回路１００は、スタック１０１内の全ての電池セル１０２について均等化の動作を終了すると、時刻ｔ３で均等化の制御動作を停止する。時刻ｔ２からｔ３までのコンバータバランス回路１００による均等化の動作は、イグニッションオフまたはアイドリング開始後に１回だけ実行されてもよいし、一定時間間隔で繰返し実行されてもよい。
【００３５】
図５は、図１または図２のＣＰＵ１０５が実行する高効率制御モード、保護制御モード、または時間短縮制御モードを切り替える制御を実施するための制御動作を示すフローチャートである。この制御動作は、ＣＰＵ１０５が、メモリ１０９に記憶された制御プログラムを実行する処理として実現される。なお、均等化を行うべき電池セル１０２やスタック１０１の組を選択する制御は、別のルーチンで実行されており、ここの制御動作では、その別ルーチンから均等化制御を行う電池セル１０２に関する情報を受け取り、その電池セル１０２に対する均等化制御のモードを決定して均等化制御を実施するように動作する。
【００３６】
まず、ＣＰＵ１０５は、ＩＧ−ＯＮ／ＯＦＦ信号、エコーモードＯＮ／ＯＦＦ指示情報、環境温度情報、電池温度情報等の各パラメータを取得し、メモリ１０９に保持する（ステップＳ５０１）。
【００３７】
次に、ＣＰＵ１０５は、メモリ１０９に保持されているＩＧ−ＯＮ／ＯＦＦ信号に基づいて、イグニッションがオフ（ＩＧ−ＯＦＦ）してから次にオン（ＯＮ）するまでの時間の平均値を取得する（ステップＳ５０２）。
【００３８】
ＣＰＵ１０５は、別ルーチンから、均等化の制御を行うべき電池セル１０２またはスタック１０１の組（放電側、充電側）の識別情報を取得する（ステップＳ５０３）。
ＣＰＵ１０５は、ユーザが図３のエコモードＯＮ／ＯＦＦ指示部３０４を操作することによりエコモードがＯＮにされたかＯＦＦにされたかを判定する（ステップＳ５０４）。
【００３９】
ステップＳ５０４でユーザによりエコモードがＯＮにされたと判定された場合には、高効率制御モードが選択され実行される（ステップＳ５０４→Ｓ５１０）。時間的にそれほど急がないから最適な電池セル１０２の均等化制御を実施したいというユーザの意思により、このモードを選択することができる。高効率制御モードの一実施形態の詳細については後述する。
【００４０】
ステップＳ５０４でユーザによりエコモードがＯＦＦにされたと判定された場合には、ＣＰＵ１０５はさらに、ステップＳ５０２で算出しているイグニッションオフからオンまでの時間平均値が、所定の閾値以上であるか否かを判定する（ステップＳ５０５）。
【００４１】
ステップ５０５でイグニッションオフからオンまでの時間平均値が所定の閾値よりも小さいと判定された場合には、時間短縮制御モード（時短制御モード）が選択され実行される（ステップＳ５０５→Ｓ５１３）。ユーザが頻繁に車両に乗車し、イグニッションがオフにされている時間が短いような場合には、その短い期間でできる限り早く電池セル１０２の均等化制御を完了させるために、時間短縮制御モードが選択される。この場合には、電池セル１０２が発熱しやすく寿命も短くなるということを犠牲にして、均等化制御の時間短縮が優先される。時間短縮制御モードの一実施形態の詳細については後述する。
【００４２】
ステップ５０５でイグニッションオフからオンまでの時間平均値が所定の閾値以上であって時間的に余裕があると判定された場合には、ＣＰＵ１０５はさらに、図３の環境温度センサ３０５が検出している環境温度が所定の適正範囲に対して、高いか、範囲内であるか、低いかが判定される（ステップＳ５０６）。
【００４３】
ステップＳ５０６で環境温度が所定の適正範囲よりも高いと判定された場合には、高効率制御モードが選択され実行される（ステップＳ５０６→Ｓ５１０）。環境温度がかなり高い場合には、電池セル１０２の発熱も早まるため、ステップＳ５０５で時間に余裕があると判定されている場合には発熱を抑制するためにこのモードが選択される。
【００４４】
ステップＳ５０６で環境温度が所定の適正範囲よりも低いと判定された場合には、時間短縮制御モードが選択され実行される（ステップＳ５０６→Ｓ５１３）。環境温度がかなり低い場合には、電池セル１０２の発熱が遅く車両の起動時に適切な稼動状態になりにくいため、起動に備えて時間短縮制御モードで電池セル１０２の発熱が促進される。
【００４５】
ステップＳ５０６で環境温度が所定の適正範囲内にあると判定された場合には、ＣＰＵ１０５はさらに、図１の温度センサ１０８が検出している電池温度が所定の適正範囲に対して、高いか、範囲内であるか、低いかが判定される（ステップＳ５０７）。
【００４６】
ステップＳ５０７で電池温度が所定の適正範囲よりも高いと判定された場合には、保護制御モードが選択され実行される（ステップＳ５０７→Ｓ５１１）。この場合には、電池セル１０２が既にかなり発熱している。この場合には、均等化制御時に回生電流をできる限り抑制して内部抵抗損失を抑制し、電池セル１０２の発熱を抑制して電池セル１０２の寿命を延ばすために、このモードが選択される。
【００４７】
ステップＳ５０７で電池温度が所定の適正範囲よりも低いと判定された場合には、時間短縮制御モードが選択され実行される（ステップＳ５０７→Ｓ５１３）。この場合は、電池温度がかなり低い場合には、電池セル１０２の発熱が遅く車両の起動時に適切な稼動状態になりにくいため、起動に備えて時間短縮制御モードで電池セル１０２の発熱が促進される。
【００４８】
ステップＳ５０６で電池温度が所定の適正範囲内にあると判定された場合には、ＣＰＵ１０５はさらに、ステップＳ５０３により取得した均等化制御を行う電池セル１０２について、内部抵抗を算出し、その電池セル１０２の劣化度を算出する（ステップＳ５０８）。内部抵抗が大きい場合には、その電池セル１０２が劣化している場合が多い。そこで、ＣＰＵ１０５は、その電池セル１０２の内部抵抗値から劣化度を判定する。ここで、図１または図２のスタック１０１が電力供給状態にあるときに、ＣＰＵ１０５は、電池セル監視部１０６が監視するその電池セル１０２の電圧、電流、および／または温度に基づいて、それらのパラメータから内部抵抗を決定する第１のマップデータ（例えばメモリ１０９上に保持されている）を参照し、その電池セル１０２に対応する内部抵抗を算出する。また、スタック１０１が電力供給状態にないときに、ＣＰＵ１０５は、電池セル監視部１０６が監視するその電池セル１０２の電圧、および／または温度に基づいて、それらのパラメータから内部抵抗を決定する第２のマップデータ（例えばメモリ１０９上に保持されている）を参照し、その電池セル１０２に対応する内部抵抗を算出する。
【００４９】
続いて、ＣＰＵ１０５は、ステップＳ５０８で算出した電池の劣化度が所定の閾値以上であるか否かを判定する（ステップＳ５０９）。
ステップＳ５０９で電池の劣化度が所定の閾値以上であると判定された場合には、ＣＰＵ１０５は、保護制御モードを選択して実行する（ステップＳ５０９→Ｓ５１１）。劣化が進んだ電池セル１０２に対しては、均等化のための回生電流を十分に抑制してその電池セル１０２の発熱を抑えることにより、その電池セル１０２の寿命を延ばすために、このモードが選択される。
【００５０】
ステップＳ５０９で電池の劣化度が所定の閾値よりも小さいと判定された場合には、ＣＰＵ１０５は、高効率制御モードを選択して実行する（ステップＳ５０９→Ｓ５１２）。環境温度や電池温度が適正範囲内で電池セル１０２の劣化も進んでおらず、なおかつステップＳ５０５で時間的に余裕があると判定された場合には、電池の寿命も短くならず最適かつ精度の高い均等化制御を実施できるこのモードが選択される。
【００５１】
以上の制御動作により、本実施形態では、高効率制御モード、保護制御モード、または時間短縮制御モードの３つのモードを適切に切り替えることにより、ユーザによる車両の使用状況に応じて、電池パワーや電池寿命が最適に制御された均等化を実現することが可能となる。
【００５２】
なお、ＣＰＵ１０５は、図３のナビシステム３０６から車両の現在の位置情報を取得し、例えばコンビニエンスストアのように短い時間しかイグニッションがオフにならないような場合に車両が停車したと判定した場合には、時間短縮制御モードで均等化制御を起動するようにしてもよい。
【００５３】
次に、図５のステップＳ５１０またはＳ５１２において選択され実行される高効率制御モードの実施形態について詳細に説明する。
高効率制御モードでは、図２において、ＣＰＵ１０５は、バランス回路１０３内のスイッチング素子ＳＷ１，２を含む回路素子における電力損失が小さくなるように、スイッチ制御部１０４内のドライバ２０１が出力する各パルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，２に電力を供給するスイッチング信号源のいずれか１つ以上を制御する。図２の構成では、スイッチング信号源およびそれに対する制御は省略されているが、これらを入れてもよい。
【００５４】
より具体的には、スイッチング素子ＳＷ１，ＳＷ２がＦＥＴ（電界効果トランジスタ）である場合に、ＣＰＵ１０５は次のように動作する。まず、ＣＰＵ１０５は、スイッチング素子ＳＷ１，ＳＷ２のそれぞれについて、オフ時のドレイン−ソース間電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の各値に対してターンオン遷移時間およびターンオフ遷移時間の各値をあらかじめ計測したマップデータを保持する。次に、ＣＰＵ１０５は、スイッチング素子ＳＷ１，ＳＷ２のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の値を計測する。そして、ＣＰＵ１０５は、計測したスイッチング素子ＳＷ１，ＳＷ２のオフ時のドレイン−ソース間電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の値と、それらの値を用いて前述のマップデータを参照して得られるターンオン遷移時間およびターンオフ遷移時間とを算出する。ＣＰＵ１０５は、その算出結果に基づいてスイッチング素子ＳＷ１，ＳＷ２のスイッチング損失が小さくなるように、各パルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源のいずれか１つ以上を制御する。
【００５５】
図２に示される実施形態では、ＣＰＵ１０５は、スイッチ制御部１０４内のＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して、スイッチング素子ＳＷ１，ＳＷ２のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧を計測する。温度の計測は省略されている。ＣＰＵ１０５は、これらの計測値と、それらの値を用いて前述のマップデータを参照して得られるターンオン遷移時間およびターンオフ遷移時間とを算出する。ＣＰＵ１０５は、その算出結果に基づいてスイッチング素子ＳＷ１，ＳＷ２のスイッチング損失が小さくなるように、各パルス信号の周波数およびデューティー比を制御する。図２の構成では、スイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源およびそれに対する制御は省略されているが、これらを入れてもよい。
【００５６】
図２の構成において、上述の計測結果に基づいてスイッチング素子ＳＷ１，ＳＷ２のオン抵抗損失もさらに小さくなるように、各パルス信号の周波数、デューティー比、スイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源のいずれか１つ以上を制御してもよい。
【００５７】
図２の構成において、さらに次のような制御をしてもよい。ＣＰＵ１０５は、スイッチ制御部１０４内のＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して、インダクタ平均電流またはピーク電流をさらに計測する。そして、ＣＰＵ１０５は、計測したインダクタ平均電流またはピーク電流に基づいてインダクタＬにおける電力損失もさらに小さくなるように、各パルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源のいずれか１つ以上を制御する。
【００５８】
以上の実施形態の構成により、高効率制御モードにおいて、バランス回路１０３を構成する少なくともスイッチング素子ＳＷ１，ＳＷ２のスイッチング損失またはオン抵抗損失を含めた最適な電池セル１０２の均等化を実現することが可能となる。また、必要に応じてインダクタＬの寄生抵抗損失またはコア損失、充電される電池セル１０２の内部抵抗損失等の電力損失も含めた最適な電池セル１０２の均等化を実現することが可能となる。
【００５９】
以上の高効率制御モードの実施形態の詳細な動作について、以下に説明する。
スイッチング素子ＳＷ１，２がＦＥＴによって構成されている場合、ＦＥＴのスイッチング損失を数式で表すと、次式に示されるようになる。
【００６０】
【数１】
2013169031.tif 000003
この式から理解されるように、ＦＥＴのスイッチング損失は、スイッチング素子ＳＷ１，ＳＷ２を構成するＦＥＴのドレイン−ソース電圧とドレイン−ソース電流の積で表すことができる。ここで、図２の構成における均等化制御において、数１式のスイッチング損失を低減することを考える。
【００６１】
スイッチング損失を減らすためには、数１式より、
条件１．電池バランスを取るためのオンタイムドレイン−ソース電流Ｉｄを減らす
条件２．パルス信号４０５（図５（ａ）（ｂ））のスイッチング周波数ｆｓを下げる
条件３．トランジスタの遷移時間ｔ＿ｓｗ（ｏｎ）とｔ＿ｓｗ（ｏｆｆ）を減らす
条件４．オフタイムのドレイン−ソース電圧Ｖｄを下げる
等の方法が有効であることがわかる。
【００６２】
このうち、条件１．については、スイッチング信号のデューティー比を下げる、もしくは図２のインダクタＬを大きくすることで、オンタイムドレイン−ソース電流Ｉｄを下げることができる。
【００６３】
条件２．の周波数ｆｓは、単純に周波数下げるだけでは、電流が増えてしまう。そのため、周波数を下げるのに併せてデューティー比を下げることにより、電流を抑制することができる。あるいは、インダクタＬを大きくすることでも、電流を抑制することができる。このことは、次式で表すことができる。
【００６４】
【数２】
2013169031.tif 000004
この式において、Ｅ2 はパルス信号４０５がハイレベルであるときの電位、Ｅ1 はパルス信号４０５がローレベルであるときの電位（一般的にはゼロボルト）である。また、ｔ１からｔ２はパルス信号４０５がハイレベルである期間、ｔ２からｔ３はパルス信号４０５がローレベルである期間である。従って、ｔ１からｔ３はパルス信号４０５の周期に等しい。Ｌは図５のインダクタンスＬに等しい。そして、ＩL は、インダクタＬに流れる電流でる。上記数２式より、パルス信号４０５の周波数を下げるとｔ１からｔ３までの積分期間が長くなるため、電流ＩLは大きくなる。そこで、数２式において、Ｅ1 は例えばゼロとして、パルス信号４０５がハイレベルとなるｔ１からｔ２までの期間を短く、すなわちデューティー比を小さくすることにより、またはインダクタＬを大きくすることにより、電流ＩLを小さくすることができる。以上の考察より、周波数を下げ、かつデューティー比を小さくまたはインダクタＬを大きくすることにより、数１式のスイッチング損失を小さくすることができる。なお、周波数ｆｓを下げた場合、ＦＥＴのオン抵抗損失が大きくなるため、それ以上にならないように下げる。
【００６５】
条件３．については、ＦＥＴの特性上、遷移時間は電流Ｉｄの大きさによって変化する。そのため、図１または図２のＣＰＵ１０５内に予め、使用するＦＥＴの電流Ｉｄと遷移時間との関係をマップとしてメモリ１０９に記憶しておき、最適な電流値となるように、デューティー比、周波数ｆｓの制御を行う。また、ＦＥＴのスイッチング信号源の駆動力を上げることでも遷移時間を短くできる。その場合は例えば、スイッチング信号源の出力を通常１つ使うところを２つ使って出力を大きくすることで、駆動力を上げることが可能である。
【００６６】
条件４．については制御対象の電池セル１０２自体の特性のため制御はできない。
図６は、以上の考察に基づく、高効率制御モードにおいて実行されるスイッチング損失を小さくする均等化制御を示すフローチャートである。この制御動作は、図１または図２のＣＰＵ１０５が、メモリ１０９に記憶された制御プログラムを実行する動作として実現される。以下、図２を随時参照するものとする。また、以下の説明では、例えば図２のスイッチング素子ＳＷ１を制御する場合を例に説明するが、スイッチング素子ＳＷ２の場合も同様である。
【００６７】
まず、ＣＰＵ１０５は、特には図示しない温度センサでスイッチング素子ＳＷ１のＦＥＴ付近の温度を測定し、その値を取得する（ステップＳ６０１）。
次に、ＣＰＵ１０５は、スイッチング素子ＳＷ１のＦＥＴのオフ時の電圧Ｖｄを、ＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して取得する（ステップＳ６０２）。
【００６８】
ＣＰＵ１０５は、スイッチング素子ＳＷ１のＦＥＴのオン時の電流Ｉｄと電圧Ｖｄ′を、ＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して取得する（ステップＳ６０３）。
ＣＰＵ１０５は、メモリ１０９に保持しているスイッチング素子ＳＷ１のＦＥＴの特性マップを使って、ステップＳ６０１〜Ｓ６０３で取得した温度、オフ時電圧Ｖｄ、オン時電流Ｉｄ、オン時電圧Ｖｄ′に対応する、ＦＥＴのターンオン遷移時間ｔｒ、およびターンオフ遷移時間ｔｆを取得する（ステップＳ６０４）。
【００６９】
ＣＰＵ１０５は、上述の取得した各値を用いて、前述の数１式に従ってスイッチング損失を計算し、また、次式に従ってオン抵抗損失を計算する（ステップＳ６０５）。
【００７０】
【数３】
2013169031.tif 000005
ＣＰＵ１０５は、ステップＳ６０５で計算した各損失の大きさを比較する（ステップＳ６０６）。
【００７１】
ステップＳ６０６での比較の結果、スイッチング損失のほうがオン抵抗損失よりも大きければ、ＣＰＵ１０５は、遷移時間ｔｒ、ｔｆが最小になるように電流またはデューティー比を計算し、調整する。また、パルス信号４０５のスイッチング周波数ｆｓを下げる。あるいは、前述したように、スイッチング信号源の出力を上げる（以上、ステップＳ６０６→Ｓ６０７）。
【００７２】
ステップＳ６０６での比較の結果、オン抵抗損失のほうがスイッチング損失よりも大きければ、ＣＰＵ１０５は、遷移時間ｔｒ、ｔｆが最小になるように電流またはデューティー比を計算し、調整する。また、パルス信号４０５のスイッチング周波数ｆｓを上げる。あるいは、前述したように、スイッチング信号源の出力を上げる（以上、ステップＳ６０６→Ｓ６０８）。
【００７３】
以上のフローチャートで示される制御動作により、本実施形態における高効率制御モードでは、スイッチング素子ＳＷ１およびスイッチング素子ＳＷ２におけるスイッチング損失およびオン抵抗損失が小さくなるようにしながら、電池セル１０２の均等化動作を実行することが可能となる。
【００７４】
以上の説明では、スイッチング素子ＳＷ１、ＳＷ２を構成するＦＥＴのスイッチング損失およびオン抵抗損失に着目して、それらの電力損失を小さくするような高効率制御モードの均等化制御が実施された。これらに加えて、インダクタＬにおける寄生抵抗損失またはコア損失を考慮に入れることも可能である。これらの損失は、次式で表すことができる。
【００７５】
【数４】
2013169031.tif 000006
従って、インダクタＬにおける損失を小さくするためには、図２のＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して取得されるインダクタ平均電流またはピーク電流が小さくなるようにＣＰＵ１０５が高効率制御モードの均等化制御を実施する。
【００７６】
なお、上述の実施形態は、最適な高効率制御モードに関する実施形態であるが、本発明はこれに限られるものではなく、最も単純には、バランス回路１０３を流れる電流をある程度抑制するために、スイッチ制御部１０４がスイッチング素子ＳＷ１，ＳＷ２に出力するパルス信号のデューティー比を小さくするだけでも、ある程度の効果がある。
【００７７】
次に、図５のステップＳ５１１において選択され実行される保護制御モードの実施形態について詳細に説明する。
保護制御モードでは、均等化を実施する電池セル１０２の内部抵抗が算出されながらその電池セル１０２の内部抵抗損失が小さくなるようにスイッチ制御部１０４が制御される。まず、ＣＰＵ１０５は、均等化を行う電池セル１０２の内部抵抗については、図５のステップＳ５０８の場合と同様の方法で算出する。この場合、電池セル１０２の内部抵抗損失は、次式で表すことができる。
【００７８】
【数５】
2013169031.tif 000007
従って、電池セル１０２における内部抵抗損失を小さくするためには、均等化における充電側の電池セル１０２に流れる平均電流、内部抵抗値、およびデューティー比が小さくなるようにＣＰＵ１０５が均等化制御を実施する。具体的には、ＣＰＵ１０５は、スイッチ制御部１０４がスイッチング素子ＳＷ１，ＳＷ２に供給するパルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，ＳＷ２に電力を供給する特には図示しないスイッチング信号源のいずれか１つ以上を、数５式で算出される内部抵抗損失が許容範囲内に入るように制御すればよい。
【００７９】
なお、上述の実施形態は、最適な保護制御モードに関する実施形態であるが、本発明はこれに限られるものではなく、最も単純には、バランス回路１０３を流れる電流を十分に抑制するために、パルス信号のデューティー比を十分に小さくするだけでも一定の効果がある。
【００８０】
次に、図５のステップＳ５１３において選択され実行される時間短縮制御モードの実施形態について詳細に説明する。
図７は、時間短縮制御モードの動作説明図である。
【００８１】
図７（ａ）のバランス回路に例示されるように、＃１の電池セル１０２の電位のほうが＃２の電池セル１０２の電位よりも高い状態で、２つの電池セル１０２の電圧を均等化する場合を考える。この場合、＃１の電池セル１０２の理想電圧は、図７（ｂ）の破線ＯＣＶ１で示されるように、放電によって、当初の最高電位から徐々に下降してゆく。一方、＃２の電池セル１０２の理想電圧は、図７（ｂ）の破線ＯＣＶ２で示されるように、充電によって、当初の最低電位から徐々に上昇してゆく。そして、均等化制御の目標電圧Ｇは例えば、
目標電圧Ｇ＝（ＯＣＶ１＋ＯＣＶ２）／２      ・・・（１）
である。しかしながら、図１の電池セル監視部１０６で実際に観測される＃２の電池セル１０２の観測電圧は、図７（ｂ）の観測電圧１の実線で示されるように、均等化制御開始から所定時間（数秒程度）が経過した後から、理想電圧ＯＣＶ１よりも電位差ΔＶ１だけ低い電圧値として観測される。一方、図１の電池セル監視部１０６で実際に観測される＃２の電池セル１０２の観測電圧は、図７（ｂ）の観測電圧２の実線で示されるように、均等化制御開始から所定時間（数秒程度）が経過した後から、理想電圧ＯＣＶ２よりも電位差ΔＶ２だけ高い電圧値として観測される。これらの電位差ΔＶ１およびΔＶ２はそれぞれ、＃１の電池セル１０２および＃２の電池セル１０２の分極抵抗を含む内部抵抗により生ずる電位である。
【００８２】
ここで、観測電圧１および観測電圧２が目標電圧Ｇに所定の許容誤差の範囲で一致するように、単純に均等化制御を実施する場合を考える。この場合、図７（ｂ）の時点ｔ１で、観測電圧１および観測電圧２がほぼ一致して目標電圧Ｇに到達し、＃１の電池セル１０２および＃２の電池セル１０２に対する均等化制御が終了する。この均等化制御に要する時間ｔ１は、電池パック３０１の特性や均等化制御の度合いによって異なるが、例えば数時間である。しかしこの場合、均等化制御の終了により図７（ａ）のバランス回路に流れる平均電流Ｉが停止する結果、観測電圧１は＃１の電池セル１０２の内部抵抗×平均電流Ｉの分だけ上昇してしまう。逆に、観測電圧２は＃２の電池セル１０２の内部抵抗×平均電流Ｉの分だけ下降してしまう。これらにより、上述のような単純な制御では、均等化制御が終了した時点ｔ１以降、＃１の電池セル１０２と＃２の電池セル１０２がそれぞれ示す電圧値が図７（ｂ）の目標電圧Ｇからはずれてしまい、収束時点ｔ２では両者の電圧値は均等でなくなってしまう。この結果、さらに均等化制御を実施する必要が生じ、均等化制御の時間が長時間に及ぶ可能性がある。
【００８３】
そこで、本実施形態の時間短縮制御モードでは、＃１の電池セル１０２および＃２の電池セル１０２の各内部抵抗に起因する電位差ΔＶ１およびΔＶ２（正の値とする）が補正電圧として算出される。そして、ＣＰＵ１０５は、放電側の＃１の電池セル１０２に対しては、図１の電池セル監視部１０６による観測電圧１が、
終了電圧１＝目標電圧Ｇ−補正電圧ΔＶ１      ・・・（２）
になったときに均等化制御を終了するように、目標電圧Ｇを終了電圧１に補正する。一方、ＣＰＵ１０５は、充電側の＃２の電池セル１０２に対しては、図１の電池セル監視部１０６による観測電圧２が、
終了電圧２＝目標電圧Ｇ＋補正電圧ΔＶ２      ・・・（３）
になったときに均等化制御を終了するように、目標電圧Ｇを終了電圧２に補正する。
【００８４】
この結果、本実施形態による時間短縮制御モードでは、＃１の電池セル１０２および＃２の電池セル１０２に対する均等化制御は、図７（ｂ）の時点ｔ１′で終了する。この時点ｔ１′では、放電側の＃１の電池セル１０２は目標電圧Ｇに対して、＃１の電池セル１０２の内部抵抗×セルバランス回路に流れる平均電流Ｉの分だけ低い電圧値を示す。また、充電側の＃２の電池セル１０２は目標電圧Ｇに対して、＃２の電池セル１０２の内部抵抗×セルバランス回路に流れる平均電流Ｉの分だけ高い電圧値を示す。そして、本実施形態の場合、図７（ｂ）に示されるように、均等化制御の終了により図７（ａ）のバランス回路に流れる平均電流Ｉが停止する結果、観測電圧１は、時点ｔ１′以降、＃１の電池セル１０２の内部抵抗×平均電流Ｉの分だけ上昇し、ほぼちょうど目標電圧Ｇに一致する。逆に、観測電圧２は、時点ｔ１′以降、＃２の電池セル１０２の内部抵抗×平均電流Ｉの分だけ下降し、やはりほぼちょうど目標電圧Ｇに一致する。このようにして、本実施形態による時間短縮制御モードでは、均等化制御が終了した時点ｔ１′以降の収束時点ｔ２では、両者の電圧値を均等にすることが可能となる。この結果、均等化制御に要する時間も従来よりも短くすることが可能となる。
【００８５】
図８は、時間短縮制御モードによる均等化制御の開始処理の制御動作例を示すフローチャートである。この制御動作は例えば、ＣＰＵ１０５がメモリ１０９に記憶された制御プログラムを実行する動作として実現される。
【００８６】
まず、ＣＰＵ１０５は、図１の電流測定部１０７から電池セル監視部１０６を介して、電池セル１０２に電流が流れているか否かを判定する（ステップＳ８０１）。
ステップＳ８０１で電池セル１０２に電流が流れていると判定され、図１のスタック１０１が電力供給状態にあるときに、ＣＰＵ１０５は、図５のステップＳ５０３で取得した電圧を均等化する電池セル１０２について、電池セル監視部１０６が監視するその電池セル１０２の電圧および電流を取得する。そして、ＣＰＵ１０５は、これらの取得した電圧および電流の組を用いて、電圧と電流から内部抵抗を決定するマップデータを参照し、内部抵抗を推定する（以上、ステップＳ８０２）。このマップデータでは、電池セル１０２から検出された電圧ＣＣＶ（Ｖ：ボルト）と電流（Ａ：アンペア）を用いてこのマップデータが参照されると、それらの組合せの交点に相当する記憶位置に記憶されている内部抵抗（ｍΩ：ミリオーム）のデータが読み出される。このように、内部抵抗は、電池セル１０２の電圧と電流の組に対応するデータとして、あらかじめマップデータとして持たせておくことができ、本実施形態の時間短縮制御モードではこのマップデータを利用して、スタック１０１が電源供給状態にあるときの電池セル１０２の内部抵抗を推定することができる。
【００８７】
次に、ＣＰＵ１０５は、均等化制御のために選択された２つの電池セル１０２の電位差に応じて、以下の（４）式および（５）式に基づいて、図２のスイッチング素子ＳＷ１，ＳＷ２でのスイッチング制御のパルス周波数とデューティー比（Ｄｕｔｙ比）を計算し、スイッチ制御部１０４に設定する（ステップＳ８０３）。
【００８８】
【数６】
2013169031.tif 000008
上記（４）式および（５）式において、Ｅ１、Ｅ２は、均等化制御される２つの電池セル１０２の各電圧値である。ここで、Ｅ１＞Ｅ２であるとする。電位差ΔＶ＝Ｅ１−Ｅ２で算出される。Ｉmax は電池セル１０２に流すことのできる許容電流値である。αは適切な重み付け係数である。これらのパラメータと（４）式によって、動作中のスイッチング素子ＳＷ１，ＳＷ２が接続されるインダクタＬに流れる電流値ＩL が算出される。この電流値ＩL とインダクタ値Ｌと予め決定したパルス周波数ｆｒｅｑを（５）式に代入することにより、デューティー比Ｄが算出される。（４）式のαは単純な比例係数だが、電位差ΔＶに閾値を設けておいて、閾値を境にαを変化させても良い。例えば、一定の電位差までは一定の電流になるように重み付けを行い、ある電位差以下になった場合は電流が下がるようにするなどである。また、（５）式の計算において、デューティー比Ｄを任意で決定しおき、パルス周波数ｆｒｅｑを計算するようにしても良い。
【００８９】
その後、ＣＰＵ１０５は、スイッチ制御部１０４のドライバ２０１（図２）に対して、均等化制御の動作開始を指示する（ステップＳ８０４）。
その後、ＣＰＵ１０５は、ステップＳ８０２で推定した内部抵抗の値に、図１の電流測定部１０７および電池セル監視部１０６を介して検出される電流の値を乗算することにより、補正電圧値を算出する。そして、ＣＰＵ１０５は、前述した（２）式（放電の場合）または（３）式（充電の場合）に基づいて、均等化制御を行う電池セル１０２に対する終了電圧値を補正し、均等化制御の開始処理を終了する（ステップＳ８０５）。
【００９０】
図８のステップＳ８０１で電池セル１０２に電流が流れていないと判定され、組電池１０１が電力供給状態にないとき、ＣＰＵ１０５は、電圧を均等化する電池セル１０２について、次の動作を実行する。
【００９１】
まず、ＣＰＵ１０５は、均等化制御のために選択された２つの電池セル１０２の電位差に応じて、前述した（４）式および（５）式に基づいて、スイッチング素子ＳＷ１，ＳＷ２でのスイッチング制御のパルス周波数とデューティー比（Ｄｕｔｙ比）を計算し、スイッチ制御部１０４に設定する（ステップＳ８０６）。この処理は、ステップＳ８０３の処理と同じである。
【００９２】
次に、ＣＰＵ１０５は、スイッチ制御部１０４内のドライバ２０１に対して、均等化制御の動作開始を指示する（ステップＳ８０７）。
次に、ＣＰＵ１０５は、ステップＳ８０７による均等化制御の開始時の該当する電池セル１０２の電圧の値（図７のＯＣＶに対応する）を電池セル監視部１０６から取得しておく。続いて、ＣＰＵ１０５は、上記開始指示後所定時間経過時の該当する電池セル１０２の電圧の値を電池セル監視部１０６から取得する。そして、ＣＰＵ１０５は、取得した上記２つの電圧の値の差の絶対値を計算して、ＯＣＶから所定時間経過後までの変化電圧の値を、補正電圧として算出する。そして、ＣＰＵ１０５は、前述した（２）式（放電の場合）または（３）式（充電の場合）に基づいて、均等化制御を行う電池セル１０２に対する終了電圧値を補正し、均等化制御の開始処理を終了する（以上、ステップＳ８０８）。
【００９３】
以上のようにして図８のフローチャートで示される時間短縮制御モードによる均等化制御の開始処理を終了した後、ＣＰＵ１０５は、均等化制御中の電池セル１０２に関して、図１の電池セル監視部１０６から通知される電圧の値が、図８のステップＳ８０５またはＳ８０８で得られた補正された終了電圧の値に所定の許容誤差範囲で一致したか否かを判定し、一致したら該当する電池セル１０２に対するスイッチング素子ＳＷ１，ＳＷ２のスイッチング動作の停止をスイッチ制御部１０４に指示し、時間短縮制御モードによる均等化制御の処理を終了する。
【００９４】
以上説明した実施形態では、図１または図２に示されるコンバータバランス回路１００により均等化制御を実現する回路構成例について説明したが、この回路部分は上記回路構成例に限られるものではない。
【００９５】
セルバランス回路（セルバランス部）１０３としては例えば、図９（ａ）、（ｂ）、（ｃ）に示されるようなトランスと整流用ダイオード、トランスと整流用ダイオードとキャパシタとインダクタ、またはトランスのみを用いて、放電を行う電池セルと充電を行う電池セルを結合するような、バランス回路９００等によって実現することが可能である。
【００９６】
さらに、バランス回路として例えば、トランス型とインダクタによるコンバータ型を組み合わせて、放電を行う電池セルと充電を行う電池セルを結合するようなコンバータ、トランス方式のバランス回路によって実現することも可能である。
【符号の説明】
【００９７】
１００  コンバータバランス回路
１０１  スタック
１０２  電池セル
１０３  バランス回路
１０４  スイッチ制御部
１０５  ＣＰＵ（中央演算処理装置）
１０６  電圧監視部
１０７  電流測定部
１０８  温度センサ
２０１  ドライバ
２０２  マルチプレクサ（ＭＵＸ）
２０３  Ａ／Ｄ（アナログ／デジタル）変換器
２０４  差動アンプ
３０１  電池パック
３０２  電池制御部
３０３  走行制御部
３０４  エコモードＯＮ／ＯＦＦ指示部
３０５  環境温度センサ
３０６  ナビシステム
ＳＷ１、ＳＷ２  スイッチング素子
Ｌ  インダクタ
Ｒ  抵抗
【図１】
2013169031.tif 000009
【図２】
2013169031.tif 000010
【図３】
2013169031.tif 000011
【図４】
2013169031.tif 000012
【図５】
2013169031.tif 000013
【図６】
2013169031.tif 000014
【図８】
2013169031.tif 000015
【図９】
2013169031.tif 000016
【図７】
2013169031.tif 000017