(57)【要約】【課題】ＦＰＧＡ内部回路を動的に書き換えた後の制御に待ち時間を発生させないＦＰＧＡ内部回路変更方法および画像形成装置を提供する。【解決手段】画像形成装置は、複数のコネクタから受信された信号を検知する検知手段と、検知手段による信号の検知をＡＳＩＣに通知する信号検知通知手段と、信号検知通知手段による信号検知通知を受けたＡＳＩＣにより複数のメモリの何れかから読み出された内部回路の書換情報に基づいて一の内部回路が動作中に他の内部回路を書き換える書換手段と、他の内部回路の書換完了をＡＳＩＣに通知する書換完了通知手段と、書換完了通知手段による書換完了通知と同時に出力切替回路及び出力変更回路を切り替える回路切替手段を備える。【選択図】図２
2013098930.tif 000002
【特許請求の範囲】
【請求項１】
パーシャルリコンフィグ機能を備えたＦＰＧＡと、
前記ＦＰＧＡに内蔵される複数の内部回路と、
前記内部回路の書換情報を格納する複数のメモリと、
前記内部回路への書換タイミング制御その他の制御を司るＡＳＩＣと、
入出力信号用の複数のコネクタと、
モータ駆動を制御するモータドライバと、
前記モータドライバの出力信号先を切替える出力切替回路と、
前記内部回路に応じて出力先を変更する出力変更回路とを備える画像形成装置であって、
前記複数のコネクタから受信された信号を検知する検知手段と、
前記検知手段による信号の検知を前記ＡＳＩＣに通知する信号検知通知手段と、
前記信号検知通知手段による信号検知通知を受けた前記ＡＳＩＣにより前記複数のメモリの何れかから読み出された前記内部回路の書換情報に基づいて一の内部回路が動作中に他の内部回路を書き換える書換手段と、
前記他の内部回路の書換完了を前記ＡＳＩＣに通知する書換完了通知手段と、
前記書換完了通知手段による書換完了通知と同時に前記出力切替回路及び前記出力変更回路を切り替える回路切替手段を備えることを特徴とする画像形成装置。
【請求項２】
前記書換手段は、前記一の内部回路の内処理が完了した部分を含めて前記他の内部回路を書き換える手段を更に備えることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記書換手段は、前記一の内部回路と前記他の内部回路との共有部を除外して前記他の内部回路を書き換える手段を更に備えることを特徴とする請求項１に記載の画像形成装置。
【請求項４】
前記一の内部回路の演算結果に基づいて前記他の内部回路の書換量を判定する判定手段を備えることを特徴とする請求項１に記載の画像形成装置。
【請求項５】
前記書換手段は、前記一の内部回路においてＦＡＸ画像処理ロジックを実行中に、前記他の内部回路をプロッタ制御ロジックに書き換えることを特徴とする請求項１から４の何れか１項に記載の画像形成装置。
【請求項６】
前記書換手段は、前記一の内部回路においてスキャナ画像処理ロジックを実行中に、前記他の内部回路をプロッタ制御ロジックに書き換えることを特徴とする請求項１から４の何れか１項に記載の画像形成装置。
【請求項７】
前記書換手段は、前記一の内部回路においてプロッタ制御ロジックを実行中に、前記他の内部回路をメンテナンスロジックに書き換えることを特徴とする請求項１から４の何れか１項に記載の画像形成装置。
【請求項８】
パーシャルリコンフィグ機能を備えたＦＰＧＡと、
前記ＦＰＧＡに内蔵される複数の内部回路と、
前記内部回路の書換情報を格納する複数のメモリと、
前記内部回路への書換タイミング制御その他の制御を司るＡＳＩＣと、
入出力信号用の複数のコネクタと、
モータ駆動を制御するモータドライバと、
前記モータドライバの出力信号先を切替える出力切替回路と、
前記内部回路に応じて出力先を変更する出力変更回路とを備えた画像形成装置におけるＦＰＧＡ内部回路変更方法であって、
前記複数のコネクタから受信された信号を検知する検知工程と、
前記検知工程による信号の検知を前記ＡＳＩＣに通知する信号検知通知工程と、
前記信号検知通知工程による信号検知通知を受けた前記ＡＳＩＣにより前記複数のメモリの何れかから読み出された前記内部回路の書換情報に基づいて一の内部回路が動作中に他の内部回路を書き換える書換工程と、
前記他の内部回路の書換完了を前記ＡＳＩＣに通知する書換完了通知工程と、
前記書換完了通知工程における書換完了通知と同時に前記出力切替回路及び前記出力変更回路を切り替える回路切替工程を備えることを特徴とするＦＰＧＡ内部回路変更方法。
【請求項９】
前記書換工程は、前記一の内部回路の内処理が完了した部分を含めて前記他の内部回路を書き換える工程を更に備えることを特徴とする請求項８に記載のＦＰＧＡ内部回路変更方法。
【請求項１０】
前記書換工程は、前記一の内部回路と前記他の内部回路との共有部を除外して前記他の内部回路を書き換える工程を更に備えることを特徴とする請求項８に記載のＦＰＧＡ内部回路変更方法。
【請求項１１】
前記一の内部回路の演算結果に基づいて前記他の内部回路の書換量を判定する判定工程を備えることを特徴とする請求項８に記載のＦＰＧＡ内部回路変更方法。
【請求項１２】
前記判定工程は、前記ＡＳＩＣからの書換情報に基づいて前記他の内部回路の書換量を判定することを特徴とする請求項１１に記載のＦＰＧＡ内部回路変更方法。
【請求項１３】
前記判定工程は、ユーザインターフェースからの情報に基づいて前記他の内部回路の書換量を判定することを特徴とする請求項１１に記載のＦＰＧＡ内部回路変更方法。
【請求項１４】
前記書換工程は、前記一の内部回路においてＦＡＸ画像処理ロジックを実行中に、前記他の内部回路をプロッタ制御ロジックに書き換えることを特徴とする請求項８から１３の何れか１項に記載のＦＰＧＡ内部回路変更方法。
【請求項１５】
前記書換工程は、前記一の内部回路においてスキャナ画像処理ロジックを実行中に、前記他の内部回路をプロッタ制御ロジックに書き換えることを特徴とする請求項８から１３の何れか１項に記載のＦＰＧＡ内部回路変更方法。
【請求項１６】
前記書換工程は、前記一の内部回路においてプロッタ制御ロジックを実行中に、前記他の内部回路をメンテナンスロジックに書き換えることを特徴とする請求項８から１３の何れか１項に記載のＦＰＧＡ内部回路変更方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＰＧＡ内部回路を動的に書き換える内部回路変更方法およびＦＰＧＡ内部回路を備えた画像形成装置に関する。
【背景技術】
【０００２】
現在、プリンタやコピー機は多機能に対応する為、ＡＳＩＣの大規模化が進み、ＣＴＬボード上の部品点数も増えている。そこで、大規模なＡＳＩＣを置き換える事例として、プログラマブルな集積回路であるＦＰＧＡを用いて内部回路を動的に書き換えるパーシャルリコンフィグという技術が既に知られている。
【０００３】
特許文献１には、プログラマブルデバイスを備えた論理動作回路であって、時系列的に同時動作しない論理グループが書き込まれた複数の記憶手段と、指示信号にもとづき複数の記憶手段の中から一つの記憶手段を選択する選択手段と、選択された記憶手段内の論理をプログラマブルデバイスに書き込む書込手段とを備えることにより時系列的に同時動作しない機能の論理回路を順番に書き換え、部品点数の増加や基板面積の拡大することなく多機能を実現することができる発明が開示されている。
【０００４】
図１２に、パーシャルリコンフィグ機能を搭載した従来のＣＴＬボード９０の構成図を示す。ＣＴＬボード９０は、ＦＰＧＡの内部回路書換情報を格納したＲＯＭ１０（ＲＯＭ_Ａ）〜１３（ＲＯＭ_Ｄ）・制御の中枢を司るＡＳＩＣ１４０・パーシャルリコンフィグ機能を備えたＦＰＧＡ１５０・ＦＡＸ画像処理ロジック等が実行される内部回路１６０・入出力信号用コネクタ１８〜２１・スキャナモータ等のモータ駆動を制御するモータドライバ２２・モータドライバの出力信号先を切り替えるスイッチ２３・スイッチ２３を制御するイネーブル信号５０を有し、各々の内部回路に応じて出力先が定められている。具体的には、例えばＦＡＸ画像処理ロジックが実行される内部回路Ａに応じてＦＡＸ画像入出力信号用のコネクタ１８（ＣＮ_Ａ）が定められている。なお、内部回路Ｂ・Ｃ・Ｄにおいては、それぞれスキャナ画像処理ロジック・プロッタ制御ロジック・メンテナンスロジックが実行されるものとする。また、これに対応するコネクタ１９・２０・２１を、それぞれスキャナ画像入力信号用コネクタ（ＣＮ_Ｂ）・プロッタ出力信号用コネクタ（ＣＮ_Ｃ）・メンテナンス入出力信号用コネクタ（ＣＮ_Ｄ）とする。
【０００５】
図１３に上述の内部回路１６０（ＦＡＸ画像処理ロジックが実行される場合）の内部ブロック図を示す。ＦＡＸデータ送受信の機能を有するＦＡＸ／ＩＦ６１、送受信データや演算前後のデータを一時格納するメモリ６２、データの圧縮・伸長、変調・復調等の機能を有する演算部６３、ＡＳＩＣ１４０とのデータ送受信の機能を有するＡＳＩＣ／ＩＦ６４を有し、ＡＳＩＣと組み合わせることでＦＡＸ送受信が可能な構成となっている。
【０００６】
図１４に上述の内部回路１７０（プロッタ制御ロジックが実行される場合）内のブロック図を示す。プリントデータ送受信の機能を有するＰＲＯＴＴＥＲ／ＩＦ７１、送受信データや演算前後のデータを一時格納するメモリ７２、データのシリアル／パラレル変換・タイミング変換の機能を有する変換処理部７３、ＡＳＩＣ１４０とのデータ送受信の機能を有するＡＳＩＣ／ＩＦ７４を有し、ＡＳＩＣと組み合わせることでプリント出力動作が可能な構成となっている。なお、スキャナ画像処理ロジック・メンテナンスロジックを実行する場合の内部回路内のブロック図も図１３及び図１４に準じて示すことができるが、ここでは省略する。
【０００７】
図１５は、従来のパーシャルリコンフィグ機能搭載ＦＰＧＡの制御フロー図を示したものである。ＦＡＸデータを受信し、プリント出力する際、ＦＰＧＡ１５０において、内部回路１６０がＡ（ＦＡＸ画像処理ロジック）の状態でＦＡＸデータが受信され（ステップＳ１）、受信データが内蔵メモリ６２に格納される（ステップＳ２）。その後、復調する処理機能を備えた演算モジュール６３で受信データが処理される（ステップＳ３）。処理後のデータが内蔵メモリ６２に格納され（ステップＳ４）、メモリ内のデータが順次ＡＳＩＣ１４０側へ送信された（ステップＳ５）後、ＦＰＧＡ１５０において内部回路１６０が“Ｃ（プロッタ制御ロジック）”に書き換えられるまでの待機状態となる。データ受信をしたＡＳＩＣ１４０は、ＲＯＭ１２（ＲＯＭ_Ｃ）からデータを読み取り、ＦＰＧＡ１５０へ内部回路書換情報を送信する。また、ＡＳＩＣ１４０において受信されたデータがプリント出力用のデータに変換された後、ＦＰＧＡ１５０の内部回路１６０が“Ｃ”状態へ書き換わる待機状態となる。その後ＦＰＧＡ１５０の内部回路１６０が書き換わる（ステップＳ６）。ＡＳＩＣ１４０において、シリアル通信等によりＦＰＧＡ１５０の内部回路１６０が“Ｃ”（内部回路１７０）に書き換えられたことが検知されると（ステップＳ７）、ＡＳＩＣ１４０からスイッチ２３を制御するイネーブル信号５０が出力される。イネーブル信号５０よりモータドライバ２２の出力信号が切り替えられると、ＡＳＩＣ１４０よりＦＰＧＡ１５０にプリントデータが出力される。ＦＰＧＡ１５０にプリントデータが受信され（ステップＳ８）、受信データがプロッタ側のフォーマットに合うよう変換され（ステップＳ９）、その変換後データがコネクタ２０経由でプロッタへ送信されることで（ステップＳ１０）、プリント出力動作が実現する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１に係る発明のように、今までのパーシャルリコンフィグを利用したＦＰＧＡ搭載ボードではＦＰＧＡ内部回路規模は削減可能であるが、書換時間が見積もれない（すなわち、内部回路１６０においてＦＡＸ画像処理が完了した後にプロッタ制御ロジックを実行するために内部回路１６０の接続情報の書き換えを行う）ため書き換え後の制御に待ち時間が発生するという問題がある。上記の従来技術においても、書き込み完了をシリアル通信等で検知する点、ＡＳＩＣによりＦＰＧＡ以外のＣＴＬボード上のデバイス（例えばモータドライバ２２）の設定が必要になる点から、ＦＰＧＡ内部回路を動的に書き換えた後の制御に待ち時間が発生するという問題がある。
【０００９】
そこで、本発明は、ＦＰＧＡ内部回路を動的に書き換えた後の制御に待ち時間を発生させないＦＰＧＡ内部回路変更方法および画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するため、本発明の画像形成装置は、パーシャルリコンフィグ機能を備えたＦＰＧＡと、ＦＰＧＡに内蔵される複数の内部回路と、内部回路の書換情報を格納する複数のメモリと、内部回路への書換タイミング制御その他の制御を司るＡＳＩＣと、入出力信号用の複数のコネクタと、モータ駆動を制御するモータドライバと、モータドライバの出力信号先を切替える出力切替回路と、内部回路に応じて出力先を変更する出力変更回路とを備える画像形成装置であって、複数のコネクタから受信された信号を検知する検知手段と、検知手段による信号の検知をＡＳＩＣに通知する信号検知通知手段と、信号検知通知手段による信号検知通知を受けたＡＳＩＣにより複数のメモリの何れかから読み出された内部回路の書換情報に基づいて一の内部回路が動作中に他の内部回路を書き換える書換手段と、他の内部回路の書換完了をＡＳＩＣに通知する書換完了通知手段と、書換完了通知手段による書換完了通知と同時に出力切替回路及び出力変更回路を切り替える回路切替手段を備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ＦＰＧＡ内部回路を動的に書き換えた際の完了信号がＣＴＬボード上に出力され、その信号によりＣＴＬボード上の回路がスイッチングされ、また内部回路の書換処理が書き換え前の内部回路による処理と並行したタイミングで実施されるので、ＦＰＧＡ内部回路を動的に書き換えた後の制御に待ち時間を発生させないようにすることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態の画像形成装置の簡易ブロック説明図である。
【図２】本発明の第１実施形態の画像形成装置のＣＴＬボード構成図である。
【図３】本発明の第１実施形態のＦＰＧＡの制御フロー図である。
【図４】本発明の第２実施形態の画像形成装置のＣＴＬボード構成図である。
【図５】本発明の第２実施形態のＦＰＧＡの制御フロー図である。
【図６】本発明の第３実施形態の画像形成装置のＣＴＬボード構成図である。
【図７】本発明の第４実施形態の画像形成装置のＣＴＬボード構成図である。
【図８】本発明の第４実施形態の画像形成装置のＣＴＬボード構成図における内部回路１７０の書き換え量を示した図である。
【図９】本発明の第４実施形態のＦＰＧＡの制御フロー図である。
【図１０】本発明の第５実施形態のＦＰＧＡの制御フロー図である。
【図１１】本発明の第６実施形態のＦＰＧＡの制御フロー図である。
【図１２】従来の画像形成装置のＣＴＬボード構成図である。
【図１３】ＦＰＧＡ内部回路がＦＡＸ画像処理ロジックにて動作する場合のブロック図である。
【図１４】ＦＰＧＡ内部回路がプロッタ制御ロジックにて動作する場合のブロック図である。
【図１５】従来のＦＰＧＡの制御フロー図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態を説明する。本発明は、ＦＰＧＡ内部回路を動的に書き換えた後の制御において、待ち時間を発生させない処理に際し以下の特徴を有する。概括的にいえば、本発明はＦＰＧＡ内部回路を動的に書き換えた際の完了信号をＣＴＬボード上に出力し、その信号でＣＴＬボード上の回路をスイッチングすることを特徴としたものである。以下、本発明の特徴について図面を用いて詳細に解説する。なお、『ＦＰＧＡ内部回路を動的に書き換える』とは、所定の処理ロジックを実行するために内部回路の接続情報を各処理に応じて書き換える（回路構成を変更する）ことをいう。
【００１４】
本発明の実施形態のＦＰＧＡ内部回路を備えた画像形成装置１（例えば、複合印刷機）の概要を図１の簡易ブロック図を用いて概説する。コントローラ１００は、制御の中枢を司るＡＳＩＣ／ＦＰＧＡ１０１・操作パネル６００とのＩＦ制御を行うＯＰＵ／ＩＦ部１１０・スキャナ５００とのＩＦ制御を行うＳＣＮ／ＩＦ部１１１・ＥＮＧ２００とのＩＦ制御を行うＥＮＧ／ＩＦ部１１２・ネットワークとのＩＦ制御を行うＬＡＮ／ＩＦ部１１３・ＵＳＢ部（Ｂ−ｔｙｐｅ）とのＩＦ制御を行うＵＳＢ（Ｄ）１１４・ＵＳＢ部（Ａ−ｔｙｐｅ）とのＩＦ制御を行うＵＳＢ（Ｈ）１１５・ＦＡＸ３００とのＩＦ制御を行うＦＡＸ／ＩＦ部１１６を有し、各々のＩＦ制御以外にも、印刷に必要な画像処理等の機能を有する。
【００１５】
また、コントローラ１００と接続されたＥＮＧ２００はセンサやモータ等のエンジン制御機能を有し、同じくコントローラ１００と接続されたＦＡＸ３００はＦＡＸ制御に必要な機能を有する。ＰＳＵ４００はＡＣ−ＤＣ変換を行い、画像形成装置に電源を供給する機能を有する。スキャナ５００は、コピーに必要な機能を有し、操作パネル６００はディスプレイ表示が可能なＬＣＤ６０１・操作ボタン６０２を有する。印刷された用紙は、排紙トレイ７００〜７０２に排出され、印刷用の用紙は給紙トレイ８００から給紙される。
【００１６】
［第1実施形態］
本発明の第１実施形態の画像形成装置が備えるＣＴＬボード９１の構成について図２を用いて以下説明する。ＣＴＬボード９１は、ＦＰＧＡの内部回路書換情報を格納したＲＯＭ１０〜１３・制御の中枢を司るＡＳＩＣ（ＦＰＧＡへの書換タイミング制御含む）１４１・パーシャルリコンフィグ機能を備えたＦＰＧＡ１５１・一の内部回路としての内部回路１６１（ＦＡＸ画像処理ロジックを処理Ａ、スキャナ画像処理ロジックを処理Ｂとし、処理Ａと処理Ｂが同時動作することはないものとする）・他の内部回路としての内部回路１７１（プロッタ制御ロジックを処理Ｃ、メンテナンスロジックを処理Ｄとし、処理Ｃと処理Ｄが同時動作することはないものとする）・ＦＡＸ画像入出力信号のコネクタ１８（ＣＮ_Ａ）・スキャナ画像入力信号のコネクタ１９（ＣＮ_Ｂ）・プロッタ出力信号のコネクタ２０（ＣＮ_Ｃ）・メンテナンス入出力信号のコネクタ２１（ＣＮ_Ｄ）・スキャナモータ・プロッタモータ等のモータ駆動を制御するモータドライバ２２・モータドライバの出力信号先を切り替える出力切替スイッチ２３（出力切替回路）・ＦＰＧＡ内部回路に応じて出力先を変更する出力変更スイッチ２４（出力変更回路）・内部回路の処理を切り替える切替スイッチ２５を有し、各々の内部回路に応じて出力先を設定することができる。なお、内部回路内で各処理を実行するモジュール等の構成については従来技術と同様の構成をとるため、図１３及び図１４を用いて説明する（後述する第２実施形態以降の各実施形態においても同様）。
【００１７】
ＦＰＧＡ１５１においては、ＦＡＸ画像入出力信号のコネクタ１８等から受信された信号が検知され（検知手段）、その内容が検出信号ＤＥＴＥＣＴ４０としてＡＳＩＣ１４１へ通知される（信号検知通知手段）。検出信号ＤＥＴＥＣＴ４０のＡＳＩＣ１４１への通知を受けてＡＳＩＣ１４１によりＲＯＭ１２からプロッタ制御ロジックを実行するための内部回路書換情報が読み出される。ＡＳＩＣ１４１から書換情報がＦＰＧＡ１５１へ送信され、内部回路１６１におけるＦＡＸ画像処理ロジックが実行中に、内部回路１７１の接続情報がプロッタ制御ロジックを実行するための書換情報により書き換えられる。また、ＦＰＧＡ１５１において内部回路１７１の書き換えが完了した旨が書換完了信号ＣＯＭＰ５０としてＡＳＩＣ１４１へ通知される（書換完了通知手段）。この書き換え完了信号ＣＯＭＰ５０の通知と同時に出力切替スイッチ２３及び出力変更スイッチ２４がそれぞれ切り替えられることにより（回路切替手段）、プロッタ出力用コネクタ２０からプリントデータが出力されプリント出力動作が実行される。
【００１８】
本発明の第１実施形態に関し、例えばＦＡＸデータを受信し、その受信したデータをプリント出力する場合におけるＦＰＧＡ制御手順について、図３を用いて以下説明する。ＦＰＧＡ１５１において、内部回路１６１が処理Ａの状態でＦＡＸデータが受信され（ステップＳ１０１）、その受信データが内蔵メモリ６２に格納される（ステップＳ１０２）。その後、復調する処理機能を備えた演算モジュール６３で受信データが処理される（ステップＳ１０３）。処理後のデータが内蔵メモリ６２に格納され（ステップＳ１０４）、メモリ内のデータが順次ＡＳＩＣ１４１側へ送信された（ステップＳ１０５）後、ＦＰＧＡ１５１において内部回路１７１が “処理Ｃ”に書き換えられるまで待機状態となる。
【００１９】
上記と並行して、ＦＰＧＡ１５１においてＦＡＸ受信が検知されると、ＦＰＧＡ１５１からＡＳＩＣ１４１に検出信号ＤＥＴＥＣＴ４０が出力され、その旨が通知される（ステップＳ１０６）。ＡＳＩＣ１４１によってＲＯＭ１２から読み取られた内部回路書換情報がＦＰＧＡ１５１へ送信される。ＦＰＧＡ１５１において、内部回路１６１において処理Ａが実行中に、内部回路１７１が“処理Ｃ”に書き替えられ（ステップＳ１０７）、書き替えが完了すると、その旨を示す完了信号ＣＯＭＰ５０がＦＰＧＡ１５１から出力される（ステップＳ１０８）。完了信号ＣＯＭＰ５０により、ＣＴＬボード上の出力切替スイッチ及び出力変更スイッチが切り替えられ、ＡＳＩＣ１４１へ内部回路の書替完了が通知される。ＦＰＧＡ１５１において、ＡＳＩＣ１４１からプリントデータが受信され（ステップＳ１０９）、その受信データがプロッタ側のフォーマットに合うよう変換され（ステップＳ１１０）、変換後データがコネクタ２０経由でプロッタへ送信されることで（ステップＳ１１１）プリント出力動作が実現する。
【００２０】
上記第１実施形態によれば、検出信号ＤＥＴＥＣＴ４０により内部回路１６１において処理Ａを実行中に、内部回路１７１を処理Ｃへ書き換え可能であり、また完了信号ＣＯＭＰ５０により、ＡＳＩＣ１５１へ書換完了が通知され、同時にＣＴＬボード９１上の回路切替も可能であることから、ＦＰＧＡ内部回路を動的に書き換えた後の制御に待ち時間が発生しない。
【００２１】
［第２実施形態］
本発明の第２実施形態の画像形成装置が備えるＣＴＬボード９２の構成について図４を用いて以下説明する。なお、第１実施形態と同様の構成については、その説明を省略する。図４に示すように、本発明の第２実施形態においては、第１実施形態の構成と異なりＦＰＧＡ内部回路に重複部３０を追加した構成をとる。重複部３０とは、書き換えられる内部回路内の処理が完了したモジュールがある場合、そのモジュールのことをいう。
【００２２】
第２実施形態について具体的な例を用いて右に説明する。第１実施形態で説明した" ＦＡＸデータを受信し、その受信したデータをプリント出力する"場合において、書き換えられるモジュールが処理Ａを実行する内部回路１６２であるとして、その内処理が完了したモジュールを演算モジュール６３とする。演算モジュール６３によるデータ復調処理が完了した段階で、演算モジュール６３においてはその後処理が行われないので、演算モジュール６３を含めて処理Ｃを実行する内部回路１７２に書き換えられる。これがＦＰＧＡ内部回路に重複部３０を設けたことの意義である。
【００２３】
本発明の第２実施形態に関し、第１実施形態と同様に、例えばＦＡＸデータを受信し、その受信したデータをプリント出力する場合におけるＦＰＧＡ制御手順について、図５を用いて以下説明する。なお、第１実施形態と同様の手順については、その説明を省略する。すなわち、第２実施形態においてはステップＳ２０６までが第１実施形態と同様の手順をとり、続くステップＳ２０７における処理が第１実施形態と異なる。なお、内部回路が書き換えられた（ステップＳ２０８）以降の手順についても第１実施形態と同様であるため、その説明を省略する。
【００２４】
具体的には、書き換えられる内部回路１７２において実行される処理Ｃの処理領域が大きい場合、処理Ａが実行されている内部回路１６２の内、処理が完了したモジュール（重複部３０としての演算モジュール６３）を含めて書き換えることで、ＦＰＧＡ回路をより有効に利用することが出来る。図５に示すとおり、ＦＰＧＡ１５２において、内部回路１６２の演算モジュール処理完了が検知されると、演算モジュール６３を含めて、処理Ｃを実行するための内部回路１７２に書き換えられる（ステップＳ２０３→ステップＳ２０７）。
【００２５】
以上の制御により、ＦＰＧＡ内部回路を動的に書き換えた後の制御に待ち時間が発生しない上、処理が完了したモジュールを含め書換部を重複して使用することで、より大規模なモジュールの書き換え及び効率のよい書き換えが可能となる。
【００２６】
［第３実施形態］
本発明の第３実施形態の画像形成装置が備えるＣＴＬボード９３の構成について図６を用いて以下説明する。なお、第１実施形態と同様の構成については、その説明を省略する。図６に示すように、本発明の第３実施形態においては、第１実施形態の構成と異なりＦＰＧＡ内部回路に共有部３１を追加した構成をとる。共有部３１とは、書き換えられる内部回路と書き換える内部回路で、共有して使用するモジュールがある場合、そのモジュールのことをいう。
【００２７】
第３実施形態について具体的な例を用いて右に説明する。第１実施形態で説明した" ＦＡＸデータを受信し、その受信したデータをプリント出力する"場合において、書き換えられるモジュールが処理Ａを実行する内部回路１６３のＡＳＩＣ／ＩＦ６４であるとして、書き換えるモジュールを処理Ｃを実行する内部回路１７３のＡＳＩＣ／ＩＦ７４とする。この場合、内部回路の書き換え後もＡＳＩＣ／ＩＦは不変なので、ＡＳＩＣ／ＩＦモジュールを書き換える必要がない。これがＦＰＧＡ内部回路に共有部３１を設けたことの意義である。なお、第３実施形態のＦＰＧＡ制御手順は共有部を除外して書き換える手順を除き第２実施形態と同様であるため、その説明を省略する。
【００２８】
以上の制御により、ＦＰＧＡ内部回路を動的に書き換える制御において、共有部の書き換えを行わないことで、書換時間の短縮化および効率のよい書き換えが可能となる。
【００２９】
［第４実施形態］
本発明の第４実施形態の画像形成装置が備えるＣＴＬボード９４の構成について図７を用いて以下説明する。なお、第１実施形態と同様の構成については、その説明を省略する。図７に示すように、本発明の第４実施形態においては、第１実施形態の構成と異なりＦＰＧＡ内部回路１７４を処理Ｃを実行する回路へ書き換える際、内部回路１６４における処理Ａの処理結果に基づいて内部回路１７４の書換量を判定し（判定手段）、内部回路１７４の書換量を変更制御する構成をとる。本制御は、内部回路１６４における処理Ａの演算結果に基づき内部回路１７４における処理Ｃの書換量を変化させるというものである。図８は内部回路１７４における処理Ｃの書換量の変化を示したイメージ図である。
【００３０】
本発明の第４実施形態に関し、第１実施形態と同様に、例えばＦＡＸデータを受信し、その受信したデータをプリント出力する場合におけるＦＰＧＡ制御手順について、図９を用いて以下説明する。なお、第１実施形態と同様の手順については、その説明を省略する。すなわち、第４実施形態においてはステップＳ４０６までが第１実施形態と同様の手順をとり、続くステップＳ４０７における処理が第１実施形態と異なる。なお、内部回路が書き換えられた（ステップＳ４０８）以降の手順についても第１実施形態と同様であるため、その説明を省略する。
【００３１】
具体的には、ＦＰＧＡにおいて受信データ処理による演算結果に基づき受信データの解像度情報等が判断され、プリント時にどのような解像度モードで出力するかが判定される（ステップＳ４０３→ステップＳ４０７）。その後、内部回路１７４において必要量の処理領域が処理Ｃに書き換えられる（ステップＳ４０８）。内部回路１７４の書換量の変更は、プリント出力の解像度によって対応する回路規模を変化させることにより行う。
【００３２】
以上の制御により、内部回路１６４における処理Ａの演算結果に基づき、内部回路１７４における処理Ｃへの書換量を変化させることで、不要な書き換えが削減され、書換時間の短縮化を図ることができる。
【００３３】
［第５実施形態］
本発明の第５実施形態のＦＰＧＡ制御手順について図１０を用いて以下説明する。第５実施形態においては、第４実施形態と制御手順の一部が異なるため、第４実施形態と同様の手順については、その説明を省略する。なお、第５実施形態のＦＰＧＡボードの構成は第４実施形態と同様の構成をとるため、その説明を省略する。
【００３４】
すなわち、第４実施形態においては、ＦＰＧＡにおいて内部回路１６４における処理Ａの演算結果に基づいて内部回路１７４における処理Ｃへの書換規模の変更処理を行っていた。一方、第５実施形態においては、ＦＰＧＡ１５４がＡＳＩＣ１４４から書換量データを受信し（ステップＳ５０１→ステップＳ５０６）、そのデータに基づいて内部回路１７４の書換量を判定し（ステップＳ５０７）、内部回路１７４における処理Ｃへの書換量を変更する処理を行うものである（ステップＳ５０８）。
【００３５】
以上の制御により、ＡＳＩＣからの書換量データに基づき、内部回路１７４における処理Ｃへの書換量を変化させることで、不要な書き換えが削減され、書換時間の短縮化を図ることができる。
【００３６】
［第６実施形態］
本発明の第６実施形態のＦＰＧＡ制御手順について図１１を用いて以下説明する。第６実施形態においては、第５実施形態と制御手順の一部が異なるため、第５実施形態と同様の手順については、その説明を省略する。なお、第６実施形態のＦＰＧＡボードの構成は第４実施形態と同様の構成をとるため、その説明を省略する。
【００３７】
すなわち、第５実施形態においては、ＦＰＧＡ１５４においてＡＳＩＣ１４４からの書換量データに基づいて内部回路１７４における処理Ｃへの書換規模の変更処理を行っていた。一方、第６実施形態においては、ＦＰＧＡ１５４がユーザインターフェースからの情報を受信し、その情報に基づいて必要な書換量を判定し（ステップＳ６０７）、内部回路１７４における処理Ｃへの書き換えを行うものである（ステップＳ６０８）。ユーザインターフェースからの情報とは、例えば印刷処理における『高速印刷モード』や『高精細モード』などの印刷モード設定情報を言う。『高速印刷モード』であれば内部回路の処理領域は少なくて済み、一方『高精細モード』であれば内部回路はより多くの処理領域を必要とする。つまり、内部回路が必要とする処理領域の大小により必要な書換量が判定される。
【００３８】
以上の制御により、ユーザインターフェースからの情報に基づき、内部回路１７４における処理Ｃへの書換量を判断させることで、不要な書き換えが削減され、書換時間の短縮化を図ることができる。
【００３９】
上記各実施形態においては、ＦＡＸデータを受信し、その受信したデータをプリント出力する場合におけるＦＰＧＡ制御手順について述べたが、かかる場合に限られるものではない。例えば、スキャナ画像処理ロジックによるコピー処理による画像データを受信し、その受信したデータをプリント出力する場合、またプリント出力される画像データを受け、メンテナンスロジックにより画像形成装置のメンテナンス処理を行う場合にも適用されることは言うまでもない。
【００４０】
なお、上述する各実施の形態は、本発明の好適な実施の形態であり、本発明の要旨を逸脱しない範囲内において種々変更実施が可能である。
【符号の説明】
【００４１】
１    画像形成装置
１０〜１３    ＲＯＭ_Ａ〜ＲＯＭ_Ｄ
１８〜２１    入出力信号用コネクタＣＮ_Ａ〜ＣＮ_Ｄ
２２    モータドライバ
２３    出力切替スイッチ
２４    出力変更スイッチ
３０    重複部
３１    共有部
４０    検出信号ＤＥＴＥＣＴ
５０    完了信号ＣＯＭＰ
６１    ＦＡＸ／ＩＦ
７１    ＰＲＯＴＴＥＲ／ＩＦ
６２、７２    メモリ（ＳＲＡＭ）
６３、７３    演算モジュール
６４、７４    ＡＳＩＣ／ＩＦ
９０〜９４    ＣＴＬボード
１４０〜１４４    ＡＳＩＣ
１５０〜１５４    ＦＰＧＡ
１６０〜１６４、１７１〜１７４    内部回路
【先行技術文献】
【特許文献】
【００４２】
【特許文献１】特開２００８−４２５４６号公報
【図１】
2013098930.tif 000003
【図２】
2013098930.tif 000004
【図３】
2013098930.tif 000005
【図４】
2013098930.tif 000006
【図５】
2013098930.tif 000007
【図６】
2013098930.tif 000008
【図７】
2013098930.tif 000009
【図８】
2013098930.tif 000010
【図９】
2013098930.tif 000011
【図１０】
2013098930.tif 000012
【図１１】
2013098930.tif 000013
【図１２】
2013098930.tif 000014
【図１３】
2013098930.tif 000015
【図１４】
2013098930.tif 000016
【図１５】
2013098930.tif 000017