(57)【要約】【課題】複数の電池セルを接続して構成される組電池の電圧の均等化制御において、バランス回路を構成する回路素子の電力損失も含めた最適な電池セルの均等化を実現する。【解決手段】  ＤＳＰ１０５は、バランス回路１０３内のスイッチング素子ＳＷ１，ＳＷ２におけるスイッチング損失やオン抵抗損失等が小さくなるように、スイッチ制御部１０４内のＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して検出される例えばスイッチング素子ＳＷ１，ＳＷ２のドレイン−ソース電圧／電流やインダクタ平均電流またはピーク電流等に基づいて、スイッチ制御部１０４内のドライバ２０１がスイッチング素子ＳＷ１，ＳＷに出力する各パルス信号の周波数、デューティー比等を制御する。【選択図】図２
2013169051.tif 000002
【特許請求の範囲】
【請求項１】
複数の電池セルが接続される組電池における該複数の電池セルの電圧を均等化させる電池電圧均等化装置であって、
スイッチング素子によるスイッチング動作を実行しながら、１つ以上の前記電池セルから電力を放電する動作と前記放電した電力を他の前記電池セルに充電させる動作を実行することによって前記電池セルの電圧を均等化させるバランス回路と、
前記スイッチング素子にパルス信号を供給して前記スイッチング動作を実行させるスイッチ制御部と、
前記バランス回路内のスイッチング素子を含む回路素子における電力損失が小さくなるように、前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御するバランス制御部と、
を備えることを特徴とする電池電圧均等化装置。
【請求項２】
前記スイッチング素子は電界効果トランジスタであり、
前記バランス制御部は、
前記スイッチング素子のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の各値に対してターンオン遷移時間およびターンオフ遷移時間の各値をあらかじめ計測したマップデータを保持し、
前記スイッチング素子のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の値を計測し、
前記計測した前記スイッチング素子のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の値と、該値を用いて前記マップデータを参照して得られるターンオン遷移時間およびターンオフ遷移時間とを算出し、該算出結果に基づいて前記スイッチング素子のスイッチング損失が小さくなるように、前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項１に記載の電池電圧均等化装置。
【請求項３】
前記バランス制御部は、前記算出結果に基づいて前記スイッチング素子のオン抵抗損失もさらに小さくなるように、前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項２に記載の電池電圧均等化装置。
【請求項４】
前記バランス回路は、前記放電された電力を一時保持するインダクタをさらに備え、
前記バランス制御部は、
前記インダクタに流れる電流をさらに計測し、
前記計測したインダクタに流れる電流に基づいて前記インダクタにおける電力損失もさらに小さくなるように、前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項２または３のいずれかに記載の電池電圧均等化装置。
【請求項５】
前記バランス制御部は、
前記充電動作が実行される前記１つ以上の他の電池セルの内部抵抗をさらに計測し、
前記計測した内部抵抗に基づいて前記均等化における充電動作が実行される前記１つ以上の他の電池セルの内部抵抗損失もさらに小さくなるように、前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項２乃至４のいずれかに記載の電池電圧均等化装置。
【請求項６】
複数の電池セルが接続される組電池における該複数の電池セルの電圧を均等化させる電池電圧均等化方法であって、
スイッチング素子によるスイッチング動作を実行しながら、１つ以上の前記電池セルから電力を放電する動作と、１つ以上の他の前記電池セルに充電させる動作を実行することによって前記電池セルの電圧を均等化させ、
前記スイッチング素子にそれぞれパルス信号を供給して前記スイッチング素子にそれぞれ前記スイッチング動作を実行させ、
前記均等化を行う回路内の前記スイッチング素子を含む回路素子における電力損失が小さくなるように、前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする電池電圧均等化方法。
【請求項７】
前記スイッチング素子は電界効果トランジスタであり、
前記スイッチング素子のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の各値に対してターンオン遷移時間およびターンオフ遷移時間の各値をあらかじめ計測したマップデータを保持し、
前記スイッチング素子のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の値を計測し、
前記計測した前記スイッチング素子のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の値と、該値を用いて前記マップデータを参照して得られるターンオン遷移時間およびターンオフ遷移時間とを算出し、
該算出結果に基づいて前記スイッチング素子のスイッチング損失が小さくなるように、前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項６に記載の電池電圧均等化方法。
【請求項８】
前記算出結果に基づいて前記スイッチング素子のオン抵抗損失もさらに小さくなるように、前記パルス信号の周波数およびデューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項７に記載の電池電圧均等化方法。
【請求項９】
前記均等化を行う回路内で前記放電された電力を一時保持するインダクタに流れる電流をさらに計測し、
前記計測したインダクタに流れる電流に基づいて前記インダクタにおける電力損失もさらに小さくなるように、前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項７または８のいずれかに記載の電池電圧均等化方法。
【請求項１０】
前記充電動作が実行される前記１つ以上の他の電池セルの内部抵抗をさらに計測し、
前記計測した内部抵抗に基づいて前記均等化における充電動作が実行される前記１つ以上の他の電池セルの内部抵抗損失もさらに小さくなるように、前記パルス信号の周波数、デューティー比、または前記スイッチング素子に電力を供給するスイッチング信号源のいずれか１つ以上を制御する、
ことを特徴とする請求項７乃至９のいずれかに記載の電池電圧均等化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電池セルを接続して構成される組電池電圧の均等化を制御する電池電圧均等化装置および方法に関する。
【背景技術】
【０００２】
いわゆるハイブリッドカー、プラグインハイブリッドカー、あるいはハイブリッドビークル、ハイブリッドエレクトリックビークルなどと呼ばれる、エンジンに加えてモータ（電動機）を動力源として備えた車両または輸送機械（以下、「車両等」と称する）が実用化されている。さらには、エンジンを備えずモータのみで車両を駆動する電気自動車も実用化されつつある。それらのモータを駆動する電源として、小型、大容量の特徴を有するリチウムイオン電池などが多く使用されるようになってきている。そして、このような用途においては、複数の電池セルが例えば直列に接続されて電池ブロックが構成され、さらにこの電池ブロックを組み合わして接続される組電池として供給される場合がある。電池セルの直列接続により車両のモータを駆動するのに必要な高電圧が得られ、電池ブロックをさらに直列や並列に組み合わして接続することにより必要な電流容量やさらなる高電圧が得られる。
【０００３】
この場合、リチウムイオン電池などは温度による特性の変化が大きく、電池が使用される環境の温度によって電池の残存容量や充電効率も大きく変化する。自動車のような使用環境ではなおさらである。
【０００４】
この結果、電池ブロックを構成する電池セル等において、各セル等の残存容量および出力電圧にばらつきが生じる。各セル等が発生する電圧にばらつきが発生すると、１つのセルの電圧が駆動可能な閾値を下回ったような場合に、全体の電源供給を止めたり抑制したりする必要が生じ、電力効率が低下してしまう。このため、各セルの電圧の均等化を行う電池均等化制御が必要となる。さらには、電池ブロック間でも電圧の均等化を行う必要も生じる。
【０００５】
電池均等化制御の従来技術として、放電が必要な電池セルまたは電池スタックからの放電電力を、インダクタやトランスを用いたバランス回路におけるスイッチング動作によって、充電が必要な電池セルに充電させる、いわゆるアクティブ方式の電池均等化制御技術が知られている。
【０００６】
この従来技術は、ある電池セルからの放電電力を他の電池セルへの充電電力として使用することで少ない電力損失で電池セルの均等化を行わせることを目的にしている。
しかし、この従来技術では、バランス回路を構成するスイッチング素子（例えば電界効果トランジスタ）やインダクタ等の回路素子における電力損失は考慮されておらず、これらも含めた電力損失を最小化することはできないという問題点を有していた。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、バランス回路を構成する回路素子の電力損失も含めた最適な電池セル電圧の均等化を実現することを目的とする。
【課題を解決するための手段】
【０００８】
態様の一例は、複数の電池セルが接続される組電池におけるその複数の電池セルの電圧を均等化させる電池均等化装置として構成され、スイッチング素子によるスイッチング動作を実行しながら、１つ以上の電池セルから電力を放電する動作と、放電した電力を１つ以上の他の電池セルに充電させる動作を実行することによって電池セルの電圧を均等化させるバランス回路と、スイッチング素子にパルス信号を供給してスイッチング動作をそれぞれ実行させるスイッチ制御部と、バランス回路内のスイッチング素子を含む回路素子における電力損失が小さくなるように、パルス信号の周波数、デューティー比、またはスイッチング素子に供給される電力のスイッチング信号源のいずれか１つ以上を制御するバランス制御部とを備える。
【発明の効果】
【０００９】
本発明によれば、バランス回路を構成するスイッチング素子や、インダクタ等の回路素子の電力損失も含めた最適な電池セル電圧の均等化を実現することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態の全体システム構成図である。
【図２】本実施形態におけるスイッチ制御部の構成図である。
【図３】本実施形態の制御動作を示すタイミングチャートである。
【図４】スイッチング素子の回路構成図である。
【図５】ＦＥＴのスイッチング損失の説明図である。
【図６】ＦＥＴのスイッチング損失の低減動作の説明図である。
【図７】遷移時間算出マップの構成例を示す図である。
【図８】本実施形態によるスイッチング損失を小さくする均等化制御を示すフローチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態について図面を参照しながら詳細に説明する。
図１は、本実施形態の全体システム構成図である。
複数の電池セルが接続されて組電池が構成される。本実施形態では、組電池は、所定数の電池セル１０２からなるスタック１０１の集合として構成される。図１には、１つのスタック１０１の部分が示されている。
【００１２】
コンバータバランス回路１００は、スイッチング素子ＳＷ１，ＳＷ２によるスイッチング動作を実行しながら、スタック１０１内の１つ以上の電池セル１０２から電荷を放電する動作と放電した電荷をスタック１０１内の１つ以上の他の電池セル１０２に充電させる動作を実行する。
【００１３】
具体的には、コンバータバランス回路１００は、組電池を構成するスタック１０１について、スタック１０１内の電池セル１０２のうちの１つ以上の電池セル１０２からスイッチング素子ＳＷ１（＃１、＃２、＃３）によるスイッチング動作を介して電荷を放電する動作を実行する。これに続いて、コンバータバランス回路１００は、放電した電荷をスタック１０１内の１つ以上の他の電池セル１０２にスイッチング素子ＳＷ２（＃１、＃２、＃３）によるスイッチング動作を介して充電させる動作を実行する。これにより、コンバータバランス回路１００は、スタック１０１内の電池セル１０２の電圧を均等化させる。
【００１４】
さらに具体的には、コンバータバランス回路１００は、バランス回路１０３、スイッチ制御部１０４、およびバランス制御部として動作するデジタルシグナルプロセッサ（ＤＳＰ：Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）１０５を備える。また、コンバータバランス回路１００には、電圧監視部１０６が接続される。電圧監視部１０６は、スタック１０１内の各電池セル１０２の電圧を監視しデジタル信号値として検出する。
【００１５】
バランス回路１０３は、スタック１０１を構成する例えば＃１から＃４の４つの電池セル１０２に対して、複数のインダクタＬと複数組のスイッチング素子ＳＷ１、ＳＷ２（以下、単に「ＳＷ１」「ＳＷ２」と呼ぶことがある）の組を備える。具体的には、＃１と＃２の電池セル１０２の共通の接続端子に＃１のインダクタＬの第１の端子が、＃２と＃３の電池セル１０２の共通接続端子に＃２のインダクタＬの第１の端子が、＃３と＃４の電池セル１０２の共通接続端子に＃３のインダクタＬの第１の端子がそれぞれ接続される。また、＃１のインダクタＬの第２の端子は＃１のＳＷ１およびＳＷ２の共通接続端子に、＃２のインダクタＬの第２の端子は＃２のＳＷ１およびＳＷ２の共通接続端子に、＃３のインダクタＬの第２の端子は＃３のＳＷ１およびＳＷ２の共通接続端子にそれぞれ接続される。さらに、＃１の電池セル１０２の出力端子側は、＃１のＳＷ１の単独接続端子に接続される。＃１と＃２の電池セル１０２の共通接続端子は、＃２のＳＷ１に接続される。＃２と＃３の電池セル１０２の共通接続端子は、＃１のＳＷ２と＃３のＳＷ１の共通接続端子に接続される。＃３と＃４の電池セル１０２の共通接続端子は、＃２のＳＷ２に接続される。＃４の電池セル１０２の出力端子側は、＃３のＳＷ２の単独接続端子に接続される。
【００１６】
スイッチ制御部１０４は、スイッチング素子ＳＷ１，ＳＷ２にそれぞれパルス信号を供給してスイッチング動作を実行させる。具体的には、スイッチ制御部１０４は、ＤＳＰ１０５から指定される所定の周波数およびデューティー比を有するパルス信号を発振する発振回路である。＃１、＃２、および＃３のスイッチング素子ＳＷ１と、＃１、＃２、および＃３のスイッチング素子ＳＷ２は、例えばＦＥＴ（電界効果トランジスタ）である。＃１、＃２、および＃３のスイッチング素子ＳＷ１は、スイッチ制御部１０４からの第１のパルス信号によりスイッチング動作を行う。＃１、＃２、および＃３のスイッチング素子ＳＷ２は、スイッチ制御部１０４からの第２のパルス信号によりスイッチング動作を行う。
【００１７】
電圧監視部１０６は、スタック１０１を構成する＃１から＃４の各電池セル１０２の各両端電圧を検出し、その検出した電圧をデジタル値としてＤＳＰ１０５に出力する。
上述のコンバータバランス回路１００の構成において、ＤＳＰ１０５は、例えば＃１と＃２の電池セル１０２間のバランス制御を実施すると判定したときには、スイッチ制御部１０４に対して、所定の周波数とデューティー比を指定して、＃１のＳＷ１，ＳＷ２を動作させるように指示する。そして例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃１の電池セル１０２の電圧が＃２の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃１のＳＷ１のオンオフ動作により、＃１の電池セル１０２から放電された電力が＃１のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃１のＳＷ２のオンオフ動作により、＃１のインダクタＬに蓄積された電力が＃２の電池セル１０２に充電される。逆に例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃２の電池セル１０２の電圧が＃１の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃１のＳＷ２のオンオフ動作により、＃２の電池セル１０２から放電された電力が＃１のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃１のＳＷ１のオンオフ動作により、＃１のインダクタＬに蓄積された電力が＃１の電池セル１０２に充電される。
【００１８】
また、ＤＳＰ１０５は、＃２と＃３の電池セル１０２間のバランス制御を実施すると判定したときには、スイッチ制御部１０４に対して、所定の周波数とデューティー比を指定して、＃２のＳＷ１，ＳＷ２を動作させるように指示する。そして例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃２の電池セル１０２の電圧が＃３の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃２のＳＷ１のオンオフ動作により、＃２の電池セル１０２から放電された電力が＃２のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃２のＳＷ２のオンオフ動作により、＃２のインダクタＬに蓄積された電力が＃３の電池セル１０２に充電される。逆に例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃３の電池セル１０２の電圧が＃２の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃２のＳＷ２のオンオフ動作により、＃３の電池セル１０２から放電された電力が＃２のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃２のＳＷ１のオンオフ動作により、＃２のインダクタＬに蓄積された電力が＃２の電池セル１０２に充電される。
【００１９】
さらに、ＤＳＰ１０５は、＃３と＃４の電池セル１０２間のバランス制御を実施すると判定したときには、スイッチ制御部１０４に対して、所定の周波数とデューティー比を指定して、＃３のスイッチング素子ＳＷ１，ＳＷ２を動作させるように指示する。そして例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃３の電池セル１０２の電圧が＃４の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃３のＳＷ１のオンオフ動作により、＃３の電池セル１０２から放電された電力が＃３のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃３のＳＷ２のオンオフ動作により、＃３のインダクタＬに蓄積された電力が＃４の電池セル１０２に充電される。逆に例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃４の電池セル１０２の電圧が＃３の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃３のＳＷ２のオンオフ動作により、＃４の電池セル１０２から放電された電力が＃３のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃３のＳＷ１のオンオフ動作により、＃３のインダクタＬに蓄積された電力が＃３の電池セル１０２に充電される。
【００２０】
以上のようにして、コンバータバランス回路１００では、電圧監視部１０６でのスタック１０１内の各電池セル１０２の電圧監視の結果、バランス制御が必要であると判定されたときには、＃１から＃３のインダクタＬおよび＃１から＃３のスイッチング素子ＳＷ１，ＳＷ２の組が順次選択的に動作させられる。この結果、＃１から＃４の各電池セル１０２のそれぞれ隣接する電池セル１０２間でバランス制御が順次実施され、その動作が繰り返されることにより、最終的にスタック１０１内の＃１から＃４の電池セル１０２の電圧が均一になる。
【００２１】
図２は、一組のスイッチング素子ＳＷ１，ＳＷ２を制御するためのスイッチ制御部１０４の詳細な回路構成図である。
スイッチ制御部１０４内のドライバ２０１は、ＤＳＰ１０５から指定される周波数およびデューティー比を有する各パルス信号を発振し、それぞれスイッチング素子ＳＷ１およびＳＷ２に供給する。
【００２２】
スイッチ制御部１０４内のマルチプレクサ（ＭＵＸ）２０２は、スイッチング素子ＳＷ１の両端（ドレイン−ソース）電圧／電流、スイッチング素子ＳＷ２の両端（ドレイン−ソース）電圧／電流、およびインダクタＬに直列に接続される抵抗Ｒ（図１では省略してある）を流れる電流（インダクタ平均電流またはピーク電流）をそれぞれアナログ信号として検出する。各電圧／電流検出信号は、Ａ／Ｄ（アナログ／デジタル）変換器２０３でデジタル信号に変換されてＤＳＰ１０５に通知される。
【００２３】
スイッチ制御部１０４内の差動アンプ２０４は、インダクタ平均電流またはピーク電流が所定の閾値を超えた場合に、電流リミッタ出力をアクティブにする。電流リミッタ出力がアクティブになると、ドライバ２０１は、各パルス信号の出力を停止してスイッチング素子ＳＷ１，ＳＷ２のスイッチング動作を停止させる。これにより、回路障害等により過大なインダクタ平均電流またはピーク電流が流れて電池セル１０２やスイッチング素子ＳＷ１、ＳＷ２、インダクタＬ等が破壊される事故を未然に防ぐ。
【００２４】
図３は、本実施形態の制御動作のタイミングチャートである。（ａ）に示される時刻ｔ１で、車両がイグニッションオフ（ＩＧ−ＯＦＦ）またはアイドリング開始となった後、（ｂ）に示されるように内部のタイマーにて一定時間が待機された後、（ｃ）に示されるように、時刻ｔ２で本実施形態のコンバータバランス回路１００が均等化の動作を開始する。コンバータバランス回路１００は、スタック１０１内の全ての電池セル１０２について均等化の動作を終了すると、時刻ｔ３で均等化の制御動作を停止する。時刻ｔ２からｔ３までのコンバータバランス回路１００による均等化の動作は、イグニッションオフまたはアイドリング開始後に１回だけ実行されてもよいし、一定時間間隔で繰返し実行されてもよい。
【００２５】
図２の構成を有する本実施形態において、バランス制御部として動作するＤＳＰ１０５は、バランス回路１０３内のスイッチング素子ＳＷ１，２を含む回路素子における電力損失が小さくなるように、スイッチ制御部１０４内のドライバ２０１が出力する各パルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，２に電力を供給するスイッチング信号源のいずれか１つ以上を制御する。図２の構成では、スイッチング信号源およびそれに対する制御は省略されているが、これらを入れてもよい。
【００２６】
より具体的には、スイッチング素子ＳＷ１，ＳＷ２がＦＥＴ（電界効果トランジスタ）である場合に、ＤＳＰ１０５は次のように動作する。まず、ＤＳＰ１０５は、スイッチング素子ＳＷ１，ＳＷ２のそれぞれについて、オフ時のドレイン−ソース間電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の各値に対してターンオン遷移時間およびターンオフ遷移時間の各値をあらかじめ計測したマップデータを保持する。次に、ＤＳＰ１０５は、スイッチング素子ＳＷ１，ＳＷ２のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の値を計測する。そして、ＤＳＰ１０５は、計測したスイッチング素子ＳＷ１，ＳＷ２のオフ時のドレイン−ソース間電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の値と、それらの値を用いて前述のマップデータを参照して得られるターンオン遷移時間およびターンオフ遷移時間とを算出する。ＤＳＰ１０５は、その算出結果に基づいてスイッチング素子ＳＷ１，ＳＷ２のスイッチング損失が小さくなるように、各パルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源のいずれか１つ以上を制御する。
【００２７】
図２に示される実施形態では、ＤＳＰ１０５は、スイッチ制御部１０４内のＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して、スイッチング素子ＳＷ１，ＳＷ２のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧を計測する。温度の計測は省略されている。ＤＳＰ１０５は、これらの計測値と、それらの値を用いて前述のマップデータを参照して得られるターンオン遷移時間およびターンオフ遷移時間とを算出する。ＤＳＰ１０５は、その算出結果に基づいてスイッチング素子ＳＷ１，ＳＷ２のスイッチング損失が小さくなるように、各パルス信号の周波数およびデューティー比を制御する。図２の構成では、スイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源およびそれに対する制御は省略されているが、これらを入れてもよい。
【００２８】
図２の構成において、上述の計測結果に基づいてスイッチング素子ＳＷ１，ＳＷ２のオン抵抗損失もさらに小さくなるように、各パルス信号の周波数、デューティー比、スイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源のいずれか１つ以上を制御してもよい。
【００２９】
図２の構成において、さらに次のような制御をしてもよい。ＤＳＰ１０５は、スイッチ制御部１０４内のＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して、インダクタ平均電流またはピーク電流をさらに計測する。そして、ＤＳＰ１０５は、計測したインダクタ平均電流またはピーク電流に基づいてインダクタＬにおける電力損失もさらに小さくなるように、各パルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源のいずれか１つ以上を制御する。
【００３０】
また、本実施形態において、さらに次のような制御をしてもよい。ＤＳＰ１０５は、均等化において充電動作が実行されるスタック１０１内の１つ以上の他の電池セルの内部抵抗を、図１の電圧監視部１０６を介してさらに計測する。そして、ＤＳＰ１０５は、計測した内部抵抗に基づいて上記充電動作が実行される電池セル１０２の内部抵抗損失もさらに小さくなるように、各パルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源のいずれか１つ以上を制御する。
【００３１】
以上の本実施形態の構成により、バランス回路１０３を構成する少なくともスイッチング素子ＳＷ１，ＳＷ２のスイッチング損失またはオン抵抗損失を含めた最適な電池セル１０２の均等化を実現することが可能となる。また、必要に応じてインダクタＬの寄生抵抗損失またはコア損失、充電される電池セル１０２の内部抵抗損失等の電力損失も含めた最適な電池セル１０２の均等化を実現することが可能となる。
【００３２】
以上の構成を有する実施形態の詳細な動作について、以下に説明する。
図４は、図１および図２に示されるスイッチング素子ＳＷ１，ＳＷ２の回路構成図である。両方のスイッチング素子とも同じ回路によって構成される。この図に示されるように、スイッチング素子ＳＷ１，２は、ＦＥＴによって構成されている。ＦＥＴのゲート端子４０１には、図２のスイッチ制御部１０４内のドライバ２０１からのパルス信号４０５が入力する。図２に示されるように、ＦＥＴがスイッチング素子ＳＷ１である場合には、そのドレイン端子４０２は図２の＃１の電池セル１０２のプラス極に接続され、ソース端子４０３はインダクタＬに接続される。ＦＥＴがスイッチング素子ＳＷ２である場合には、そのドレイン端子４０２は図２のインダクタＬに接続され、ソース端子４０３は＃２の電池セル１０２のマイナス極に接続される。ＦＥＴのドレイン端子４０２とソース端子４０３間には、寄生ダイオードであるボディダイオード４０４が存在する。そして、本実施形態では、図２のスイッチ制御部１０４内のＭＵＸ２０２およびＡ／Ｄ変換器２０３が、スイッチング素子ＳＷ１，ＳＷ２であるＦＥＴのドレイン端子４０２とソース端子４０３間の電圧（ドレイン−ソース電圧）４０６および電流（ドレイン−ソース電流）４０７を検出し、ＤＳＰ１０５に通知している。
【００３３】
ここで、スイッチング素子ＳＷ１，ＳＷ２であるＦＥＴにおいて発生するスイッチング損失について考察する。
図５は、ＦＥＴにおけるスイッチング損失の説明図である。図５（ａ）および（ｂ）はそれぞれ、スイッチング素子ＳＷ１，ＳＷ２に印加されるパルス信号４０５（図４参照）の波形例を示している。このようにスイッチング素子ＳＷ１，ＳＷ２に印加されるパルス信号４０５は、デューティー比分だけ位相がずれて印加される。この結果、図５の例では、例えば＃１の電池セル１０２の電圧が＃２の電池セル１０２の電圧よりも高い場合に、まず、図５（ａ）のパルス信号の立上がりによりスイッチング素子ＳＷ１が動作し、＃１の電池セル１０２から放電された電力がインダクタＬに蓄電される。その直後の図５（ａ）のパルス信号の立下がりおよび図５（ｂ）のパルス信号の立上がりによりスイッチング素子ＳＷ２が動作し、インダクタＬ内の電力が＃２の電池セル１０２に充電される。＃２の電池セル１０２の電圧のほうが＃１の電池セル１０２の電圧よりも高い場合には、図５（ａ）および（ｂ）のパルス信号の位相関係は逆になる。これによりまず、＃２の電池セル１０２から放電された電力がインダクタＬに蓄電され、続いて、インダクタＬ内の電力が＃１の電池セル１０２に充電される。いま、スイッチング素子ＳＷ１のスイッチング損失について着目してみる。なお、スイッチング素子ＳＷ２についても同じ考え方が適用できる。図５（ａ）のパルス信号４０５を拡大すると図５（ｃ）のようになる。このパルス信号４０５の印加により、スイッチング素子ＳＷ１のＦＥＴのドレイン−ソース電圧は、図５（ｄ）に示されるように変化する。また、スイッチング素子ＳＷ１のＦＥＴのドレイン−ソース電流は図５（ｅ）に示されるように変化する。そして、このときのスイッチング素子ＳＷ１のＦＥＴのスイッチング損失は、図５（ｆ）の塗りつぶし部分５０１として示されるように、ドレイン−ソース電圧とドレイン−ソース電流の積で表すことができる。ＦＥＴのスイッチング損失を数式で表すと、次式に示されるようになる。
【００３４】
【数１】
2013169051.tif 000003
ここで、図２の構成における均等化制御において、数１式のスイッチング損失を低減することを考える。
【００３５】
スイッチング損失を減らすためには、数１式より、
条件１．電池バランスを取るためのオンタイムドレイン−ソース電流Ｉｄを減らす
条件２．パルス信号４０５（図５（ａ）（ｂ））のスイッチング周波数ｆｓを下げる
条件３．トランジスタの遷移時間ｔ＿ｓｗ（ｏｎ）とｔ＿ｓｗ（ｏｆｆ）を減らす
条件４．オフタイムのドレイン−ソース電圧Ｖｄを下げる
等の方法が有効であることがわかる。
【００３６】
このうち、条件１．については、スイッチング信号のデューティー比を下げる、もしくは図２のインダクタＬを大きくすることで、オンタイムドレイン−ソース電流Ｉｄを下げることができる。
【００３７】
条件２．の周波数ｆｓは、図６の破線６０１として示されるように単純に周波数下げるだけでは、図６の破線６０２として示されるように電流が増えてしまう。そのため、周波数を下げるのに併せて図６の６０３としてデューティー比を下げることにより、図６の６０４として示されるように電流を抑制することができる。あるいは、インダクタＬを大きくすることでも、図６の６０５として示されるように電流を抑制することができる。このことは、次式で表すことができる。
【００３８】
【数２】
2013169051.tif 000004
この式において、Ｅ2 はパルス信号４０５がハイレベルであるときの電位、Ｅ1 はパルス信号４０５がローレベルであるときの電位（一般的にはゼロボルト）である。また、ｔ１からｔ２はパルス信号４０５がハイレベルである期間、ｔ２からｔ３はパルス信号４０５がローレベルである期間である。従って、ｔ１からｔ３はパルス信号４０５の周期に等しい。Ｌは図５のインダクタンスＬに等しい。そして、ＩL は、インダクタＬに流れる電流である。上記数２式より、パルス信号４０５の周波数を下げるとｔ１からｔ３までの積分期間が長くなるため、電流ＩLは大きくなる。そこで、数２式において、Ｅ1 は例えばゼロとして、パルス信号４０５がハイレベルとなるｔ１からｔ２までの期間を短く、すなわちデューティー比を小さくすることにより、またはインダクタＬを大きくすることにより、電流ＩLを小さくすることができる。以上の考察より、周波数を下げ、かつデューティー比を小さくまたはインダクタＬを大きくすることにより、数１式のスイッチング損失を小さくすることができる。なお、周波数ｆｓを下げた場合、ＦＥＴのオン抵抗損失が大きくなるため、それ以上にならないように下げる。
【００３９】
条件３．については、ＦＥＴの特性上、遷移時間は電流Ｉｄの大きさによって変化する。そのため、図１または図２のＤＳＰ１０５内に予め、使用するＦＥＴの電流Ｉｄと遷移時間との関係を例えば図７に示される構成のマップとして記憶しておき、最適な電流値となるように、デューティー比、周波数ｆｓの制御を行う。また、ＦＥＴのスイッチング信号源の駆動力を上げることでも遷移時間を短くできる。その場合は例えば、スイッチング信号源の出力を通常１つ使うところを２つ使って出力を大きくすることで、駆動力を上げることが可能である。
【００４０】
条件４．については制御対象の電池セル１０２自体の特性のため制御はできない。
図８は、以上の考察に基づく、本実施形態によるスイッチング損失を小さくする均等化制御を示すフローチャートである。この制御動作は、図１または図２のＤＳＰ１０５の内部の特には図示しないプロセッサが、特には図示しないメモリに記憶された制御プログラムを実行する動作として実現される。以下、図２を随時参照するものとする。また、以下の説明では、例えば図２のスイッチング素子ＳＷ１を制御する場合を例に説明するが、スイッチング素子ＳＷ２の場合も同様である。
【００４１】
まず、ＤＳＰ１０５は、特には図示しない温度センサでスイッチング素子ＳＷ１のＦＥＴ付近の温度を測定し、その値を取得する（ステップＳ８０１）。
次に、ＤＳＰ１０５は、スイッチング素子ＳＷ１のＦＥＴのオフ時の電圧Ｖｄを、ＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して取得する（ステップＳ８０２）。
【００４２】
ＤＳＰ１０５は、スイッチング素子ＳＷ１のＦＥＴのオン時の電流Ｉｄと電圧Ｖｄ′を、ＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して取得する（ステップＳ８０３）。
ＤＳＰ１０５は、内部に保持しているスイッチング素子ＳＷ１のＦＥＴの特性マップを使って、ステップＳ８０１〜Ｓ８０３で取得した温度、オフ時電圧Ｖｄ、オン時電流Ｉｄ、オン時電圧Ｖｄ′に対応する、ＦＥＴのターンオン遷移時間ｔｒ、およびターンオフ遷移時間ｔｆを取得する（ステップＳ８０４）。図７の説明では、マップは、電流Ｉｄによって遷移時間が定まるように構成されたが、ここでは、Ｖｄ、Ｉｄ、およびＶｄ′のいずれか１つ以上によってｔｒおよびｔｆが得られるように構成される。
【００４３】
ＤＳＰ１０５は、上述の取得した各値を用いて、前述の数１式に従ってスイッチング損失を計算し、また、次式に従ってオン抵抗損失を計算する（ステップＳ８０５）。
【００４４】
【数３】
2013169051.tif 000005
ＤＳＰ１０５は、ステップＳ８０５で計算した各損失の大きさを比較する（ステップＳ８０６）。
【００４５】
ステップＳ８０６での比較の結果、スイッチング損失のほうがオン抵抗損失よりも大きければ、ＤＳＰ１０５は、遷移時間ｔｒ、ｔｆが最小になるように電流またはデューティー比を計算し、調整する。また、パルス信号４０５のスイッチング周波数ｆｓを下げる。あるいは、前述したように、スイッチング信号源の出力を上げる（以上、ステップＳ８０６→Ｓ８０７）。
【００４６】
ステップＳ８０６での比較の結果、オン抵抗損失のほうがスイッチング損失よりも大きければ、ＤＳＰ１０５は、遷移時間ｔｒ、ｔｆが最小になるように電流またはデューティー比を計算し、調整する。また、パルス信号４０５のスイッチング周波数ｆｓを上げる。あるいは、前述したように、スイッチング信号源の出力を上げる（以上、ステップＳ８０６→Ｓ８０８）。
【００４７】
以上のフローチャートで示される制御動作により、本実施形態では、スイッチング素子ＳＷ１およびスイッチング素子ＳＷ２におけるスイッチング損失およびオン抵抗損失が小さくなるようにしながら、電池セル１０２の均等化動作を実行することが可能となる。
【００４８】
以上の説明では、スイッチング素子ＳＷ１、ＳＷ２を構成するＦＥＴのスイッチング損失およびオン抵抗損失に着目して、それらの電力損失を小さくするような均等化制御が実施された。これらに加えて、インダクタＬにおける寄生抵抗損失またはコア損失を考慮に入れることも可能である。これらの損失は、次式で表すことができる。
【００４９】
【数４】
2013169051.tif 000006
従って、インダクタＬにおける損失を小さくするためには、図２のＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して取得されるインダクタ平均電流またはピーク電流が小さくなるようにＤＳＰ１０５が均等化制御を実施する。
【００５０】
またさらに、均等化制御において充電されるべき電池セル１０２の内部抵抗損失を考慮に入れることも可能である。この損失は、次式で表すことができる。
【００５１】
【数５】
2013169051.tif 000007
従って、電池セル１０２における内部抵抗損失を小さくするためには、均等化における充電側の電池セル１０２に流れる平均電流、内部抵抗値、およびデューティー比が小さくなるようにＤＳＰ１０５が均等化制御を実施する。
【００５２】
以上説明した実施形態では、均等化制御は、インダクタＬを用いたバランス回路を用いて実施された。このほか、トランスやキャパシタを含んでスイッチング素子によるスイッチング動作を行いながら、所定の電池セル、スタック内の電池セル、または組電池全体から電力を放電させてその電力を所定の電池セルまたはスタック内の電池セルへ充電する動作を実行するバランス回路を用いてもよい。その場合には、スイッチング素子に加えて、トランスやキャパシタにおける損失が小さくなるようにＤＳＰ等が均等化制御を実施してもよい。
【００５３】
さらに、ＦＥＴにかかる電流と電圧とスイッチ制御信号の関係から、ＦＥＴの各パラメータを推定して、マップを使用せずに、効率が最大となる均等化制御を行うことも可能である。
【符号の説明】
【００５４】
１００  コンバータバランス回路
１０１  スタック
１０２  電池セル
１０３  バランス回路
１０４  スイッチ制御部
１０５  デジタルシグナルプロセッサ（ＤＳＰ）
１０６  電圧監視部
２０１  ドライバ
２０２  マルチプレクサ（ＭＵＸ）
２０３  Ａ／Ｄ（アナログ／デジタル）変換器
２０４  差動アンプ
４０１  ゲート端子
４０２  ドレイン端子
４０３  ソース端子
４０４  ボディダイオード
４０５  パルス信号
４０６  ドレイン−ソース電圧
４０７  ドレイン−ソース電流
５０１  スイッチング損失
ＳＷ１、ＳＷ２  スイッチング素子
Ｌ  インダクタ
Ｒ  抵抗
【図１】
2013169051.tif 000008
【図２】
2013169051.tif 000009
【図３】
2013169051.tif 000010
【図４】
2013169051.tif 000011
【図７】
2013169051.tif 000012
【図８】
2013169051.tif 000013
【図５】
2013169051.tif 000014
【図６】
2013169051.tif 000015