(57)【要約】【課題】半田ペースト溶融時の半導体チップの傾きを抑制し、半導体チップと電極板との接合の信頼性を向上できる半導体装置及び半導体装置の製造方法を提供すること。【解決手段】実施形態に係る半導体装置は、電極を有する裏面電極板と、裏面電極板に半田により接合された半導体チップと、電極が露出した状態で、半導体チップを封止する封止材と、を備え、裏面電極板と半導体チップとの接合面に、１以上の第１のバンプが形成されていることを特徴とする。【選択図】図１
2013065758.tif 000002
【特許請求の範囲】
【請求項１】
電極を有する裏面電極板と、
前記裏面電極板に半田により接合された半導体チップと、
前記電極が露出した状態で、前記半導体チップを封止する封止材と、
を備え、
前記裏面電極板と前記半導体チップとの接合面に、１以上の第１のバンプが形成されていることを特徴とする半導体装置。
【請求項２】
前記半導体チップは、矩形状であり、
前記裏面電極板と前記半導体チップとの接合面には、前記半導体チップの少なくとも四隅に対応する位置に前記第１のバンプが形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体チップの略中央に対応する位置に前記第１のバンプがさらに形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記裏面電極板の前記半導体チップとの接合面には、前記第１のバンプの各々に対応して形成されたアライメント用の凹部が設けられていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記裏面電極板は、前記半導体チップに接合された第１電極板と、前記第１電極板から離間して配置された第２電極板とから構成され、
前記半導体チップ及び前記第２電極板とに跨って、前記半導体チップ及び前記第２電極板に半田により接合された表面電極板をさらに備え、
前記表面電極板と前記半導体チップとの接合面、及び前記表面電極板と前記表面電極板の前記第２電極板との接合面には、夫々１以上の第２，第３のバンプが形成されていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記表面電極板の前記半導体チップとの接合面には、前記第２のバンプの各々に対応して形成されたアライメント用の凹部が設けられていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記表面電極板表面の端部付近には、段差が形成されていることを特徴とする請求項５又は請求項６に記載の半導体装置。
【請求項８】
前記表面電極板側面には、該側面に沿って溝が形成されていることを特徴とする請求項５又は請求項６に記載の半導体装置。
【請求項９】
前記封止体は、
前記表面電極板の前記半導体チップとの接合面と対向する面の少なくとも一部が露出した状態で、前記半導体チップを封止することを特徴とする請求項５乃至請求項８のいずれか１項に記載の半導体装置。
【請求項１０】
電極を有する裏面電極板上に半導体チップを実装し、該電極板及び半導体チップを封止材で封止した半導体装置の製造方法であって、
前記裏面電極板の前記半導体チップの実装面に１以上の第１のバンプを形成する工程と、
前記第１のバンプが形成された領域に半田ペーストを塗布する工程と、
前記第１のバンプが形成された領域を含む前記半導体チップの実装面に前記半導体チップをマウントする工程と、
前記半田ペーストを加熱及び冷却し、前記裏面電極板と前記半導体チップとを電気的に接合する工程と、
前記電極が露出した状態で、前記半導体チップを前記封止材で封止する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項１１】
前記裏面電極板は、前記半導体チップに接合された第１電極板と、前記第１電極板から離間して配置された第２電極板とから構成され、
前記半田ペーストを塗布する工程と、前記半田ペーストを加熱及び冷却し、前記裏面電極板と前記半導体チップとを電気的に接合する工程との間に、
前記半導体チップ表面及び前記第２電極板表面に、夫々１以上の第２，第３のバンプを形成する工程と、
前記第２，第３のバンプが形成された領域に半田ペーストを塗布する工程と、
前記第２のバンプが形成された領域及び前記第３のバンプが形成された領域にまたがるように、表面電極板をマウントする工程と、
をさらに備えることを特徴とする請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表面実装型の半導体装置（ＳＭＤ：Surface Mount Device）及び該半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置は、半導体チップを複数の電極を有する電極板（裏面電極板）上に接合した後、封止材により封止して製造される。この半導体チップと裏面電極板との接合には、通常、半田が使用される。半導体チップ裏面と裏面電極板との間に加熱（リフロー）・冷却により半田となる半田ペーストを塗布し、この半田ペーストを加熱後、冷却することにより、半導体チップ裏面と裏面電極板とが半田により電気的に接合される。また、近年では、半導体チップの放熱性を高めるため、半導体チップ表面と接合する電極板（表面電極板）をさらに備え、この表面電極板の半導体チップとの接合面に対向する面（表面）を露出させた状態で、封止材により封止したものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−５０９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半田ペーストを加熱すると、半田ペーストは加熱により一旦溶融するが、この際、半導体チップが重みで傾いてしまう虞がある。半導体チップが傾いた状態で半田ペーストが冷却されると、半導体チップが傾いた状態で裏面電極板に接合されてしまう。このため、半導体チップ裏面の半田の厚みが均一とならない。さらに、半導体チップが傾いた状態で、昇温及び降温を繰り返す信頼性テスト実施した場合、半田厚みの薄い箇所から半田の脆化が進むため半導体チップと裏面電極板との接合信頼性が低下する。また、表面電極板を備える半導体装置では、表面電極板が傾くことにより、表面電極板表面が封止材から露出しない状態となる。このため、半導体チップの放熱性が低下してしまう。
本発明の実施形態は、半田ペースト溶融時の半導体チップの傾きを抑制し、半導体チップと電極板との接合の信頼性を向上できる半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、電極を有する裏面電極板と、裏面電極板に半田により接合された半導体チップと、電極が露出した状態で、半導体チップを封止する封止材と、を備え、裏面電極板と半導体チップとの接合面に、１以上の第１のバンプが形成されていることを特徴とする。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体装置の構成図。
【図２】第１の実施形態に係る半導体装置の製造工程図。
【図３】第１の実施形態に係る半導体装置の製造工程図。
【図４】比較例に係る半導体装置の構成断面図。
【図５】第２の実施形態に係る半導体装置の構成断面図。
【図６】第３の実施形態に係る半導体装置の構成断面図。
【図７】第４の実施形態に係る半導体装置の構成断面図。
【図８】第５の実施形態に係る半導体装置の構成断面図。
【図９】第６の実施形態に係る半導体装置の構成断面図。
【図１０】その他の実施形態に係る半導体装置の上面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して、実施形態について詳細に説明する。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１の構成図である。図１（ａ）は、半導体装置１の上面図である。図１（ｂ）は、図１（ａ）の半直線Ｘ−Ｙにおける半導体装置１の断面図である。なお、図１（ａ）では、封止材１０４を透視した状態で半導体装置１を図示している。以下、図１（ａ）及び図１（ｂ）を参照して、第１の実施形態に係る半導体装置１について説明する。
【０００９】
（半導体装置１の構成）
半導体装置１は、半導体チップ１０１と、半導体チップ１０１裏面に半田Ｐ１により接合された裏面電極板１０２と、半導体チップ１０１表面に半田Ｐ１により接合された表面電極板１０３と、半導体チップ１０１、裏面電極板１０２及び表面電極板１０３を封止する封止材１０４とを備えている。
【００１０】
裏面電極板１０２は、半導体チップ１０１裏面に接合された第１電極板１０２ａと、第１電極板１０２ａから離間して配置された第２電極板１０２ｂ（ポスト部）とから構成される。第１電極板１０２ａ表面、すなわち半導体チップ１０１裏面との接合面には、略同一高さの複数のバンプＢ１が形成されている。また、第２電極板１０２ｂ表面、すなわち表面電極板１０３との接合面には、略同一高さの複数のバンプＢ３が形成されている。さらに、第１電極板１０２ａ及び第２電極板１０２ｂは、夫々複数の電極１０２ｃを有しており、この複数の電極１０２ｃが露出した状態で、封止材１０４により封止されている。
【００１１】
半導体チップ１０１は、裏面電極板１０２の第１電極板１０２ａ上に半田Ｐ１により接合されている。半導体チップ１０１表面、すなわち表面電極板１０３との接合面には、略同一高さの複数のバンプＢ２が形成されている。
【００１２】
表面電極板１０３は、半導体チップ１０１表面及び裏面電極板１０２の第２電極板１０２ｂに跨った状態で、一端側が半導体チップ１０１表面に半田Ｐ１により接合され、他端側が第２電極板１０２ｂ表面に半田Ｐ１により接合されている。表面電極板１０３裏面、すなわち第２電極板１０２ｂとの接合面には、略同一高さの複数のバンプＢ３が形成されている。また、表面電極板１０３表面、すなわち、表面電極板１０３の半導体チップ１０１との接合面と対向する面は、露出した状態で封止材１０４により封止されている。
【００１３】
なお、バンプＢ１〜Ｂ３は、Ａｕ（金）バンプ又はＣｕ（銅）バンプである。Ａｕ及びＣｕの融点は、それぞれ約１０６４℃及び約１０８４℃である。一方、加熱・冷却により半田Ｐ１となる半田ペーストのリフロー温度は、半田ペーストの材料にもよるが、一般的には、２２０〜２６０℃程度であり、Ａｕ及びＣｕの融点よりも十分に低いものとなっている。このため、バンプＢ１〜Ｂ３が、半田ペーストのリフロー時に溶融することはない。
【００１４】
（半導体装置１の製造方法）
図２、図３は、第１の実施形態に係る半導体装置１の組み立て工程を示した図である。次に、図１〜図３を参照して、第１の実施形態に係る半導体装置１の製造方法について説明する。
【００１５】
（工程１：図２（ａ）参照）
第１電極板１０２ａ表面、すなわち半導体チップ１０１裏面との接合面に、略同一高さの複数のバンプＢ１を形成する。
【００１６】
（工程２：図２（ｂ）参照）
第１電極板１０２ａ表面上に形成した複数のバンプＢ１上に所定量の半田ペーストＰ２を塗布する。
【００１７】
（工程３：図２（ｃ）参照）
第１電極板１０２ａ表面に形成した複数のバンプＢ１上に半導体チップ１０１をマウントする。
【００１８】
（工程４：図２（ｄ）参照）
半導体チップ１０１表面、すなわち表面電極板１０３との接合面に、略同一高さの複数のバンプＢ２を形成する。また、第２電極板１０２ｂ表面、すなわち表面電極板１０３との接合面に、略同一高さの複数のバンプＢ３を形成する。
【００１９】
（工程５：図３（ｅ）参照）
半導体チップ１０１表面に形成した複数のバンプＢ２及び第２電極板１０２ｂ表面に形成した複数のバンプＢ３上に所定量の半田ペーストＰ２を夫々塗布する。
【００２０】
（工程６：図３（ｆ）参照）
一端側が半導体チップ１０１表面に、他端側が第２電極板１０２ｂ表面に跨った状態となるように表面電極板１０３を所定位置にマウンドする。その後、半田ペーストＰ２の加熱（リフロー）及び冷却を行う。半田ペーストＰ２の加熱（リフロー）及び冷却を行うことで、裏面電極板１０２の第１電極板１０２ａ表面と半導体チップ１０１裏面、半導体チップ１０１表面と表面電極板１０３裏面、及び裏面電極板１０２の第２電極板１０２ｂ表面と表面電極板１０３裏面が半田Ｐ１により電気的に接合される。
【００２１】
（工程７：図３（ｇ）参照）
裏面電極板１０２が有する複数の電極１０２ｃ及び表面電極板１０３表面が露出するように封止材１０４で半導体チップ１０１を封止する。
【００２２】
（比較例）
図４は、比較例に係る半導体装置１Ａの構成断面図である。以下、図４を参照して比較例に係る半導体装置１Ａの構成について説明するが、比較例に係る半導体装置１Ａは、バンプＢ１〜Ｂ３が形成されていない点が、図１を参照して説明した半導体装置１と異なる。その他の構成は、図１を参照して説明した構成と同じ構成であるため、同一の構成には同一の符号を付して重複した説明を省略する。
【００２３】
図４に示すように、比較例に係る半導体装置１Ａには、裏面電極板１０２の第１電極板１０２ａ表面と半導体チップ１０１裏面との間、半導体チップ１０１表面と表面電極板１０３裏面との間、及び裏面電極板１０２の第２電極板１０２ｂ表面と表面電極板１０３裏面との間に夫々バンプＢ１〜Ｂ３が形成されていない。
【００２４】
このため、加熱・冷却により半田Ｐ１となる半田ペーストをリフローする際に、半導体チップ１０１が自重により傾く虞がある。また、半導体チップ１０１が傾いた状態で裏面電極板１０２表面に接合された場合、半導体チップ１０１裏面の半田Ｐ１の厚みが均一とならないため、半田Ｐ１の厚みの薄い箇所から半田の脆化が進み、半導体チップ１０１と裏面電極板１０２との接合信頼性が低下してしまう。
【００２５】
また、半導体チップ１０１表面上にマウントされた表面電極板１０３についても傾いてしまう虞がある。表面電極板１０３が傾いた状態で、半導体チップ１０１表面及び裏面電極板１０２の第２電極板１０２ｂ表面に接合されると、表面電極板１０３表面が封止材１０４から露出しない状態で封止されてしまう。表面電極板１０３表面が封止材１０４から露出しないと、半導体チップ１０１の放熱性が低下し、その結果、半導体装置１Ａの信頼性が低下する。
【００２６】
一方、第１の実施形態に係る半導体装置１は、裏面電極板１０２の第１電極板１０２ａ表面と半導体チップ１０１裏面との間にバンプＢ１が形成されている。さらに、バンプＢ１は、半田ペーストＰ２よりも融点の高いＡｕバンプ又はＣｕバンプである。このため、半田ペーストＰ２をリフローする際に、バンプＢ１は溶融することがなく、半導体チップ１０１が自重により傾くことがない。その結果、半導体チップ１０１裏面の半田Ｐ１の厚みが均一となるので、半導体チップ１０１と裏面電極板１０２との接合信頼性が向上する。
【００２７】
また、第１の実施形態に係る半導体装置１は、半導体チップ１０１表面と表面電極板１０３裏面との間、及び裏面電極板１０２の第２電極板１０２ｂ表面と表面電極板１０３裏面との間に夫々バンプＢ２、Ｂ３が形成されている。さらに、バンプＢ２、Ｂ３は、半田ペーストＰ２よりも融点の高いＡｕバンプ又はＣｕバンプである。このため、半田ペーストＰ２をリフローする際に、バンプＢ２、Ｂ３は溶融することがなく、表面電極板１０３が傾くことがない。その結果、半導体チップ１０１表面と表面電極板１０３裏面との間、及び裏面電極板１０２の第２電極板１０２ｂ表面と表面電極板１０３裏面との間の半田Ｐ１の厚みが均一となるので、表面電極板１０３裏面と半導体チップ１０１表面、及び表面電極板１０３裏面と裏面電極板１０２の第２電極板１０２ｂ表面との接合信頼性が向上する。
【００２８】
また、表面電極板１０３が傾いた状態で接合されないので、表面電極板１０３表面が封止材１０４から露出しない状態で封止されてしまうことがない。その結果、半導体チップ１０１の放熱性が低下することがなく、半導体装置１の信頼性が向上する。
【００２９】
（第２の実施形態）
図５（ａ）は、第２の実施形態に係る半導体装置２Ａの構成断面図である。図５（ｂ）は、第２の実施形態に係る半導体装置２Ｂの構成断面図である。以下、図５（ａ）及び図５（ｂ）を参照して、第２の実施形態に係る半導体装置２Ａ、２Ｂについて説明するが、図１を参照して説明した第１の実施形態の係る半導体装置１と同一の構成には、同一の符号を付して、重複した説明を省略する。
【００３０】
図５（ａ）に示す半導体装置２Ａは、半導体チップ１０１表面と表面電極板１０３裏面との間、及び裏面電極板１０２の第２電極板１０２ｂ表面と表面電極板１０３裏面との間に夫々バンプＢ２、Ｂ３が形成されていないが、裏面電極板１０２の第１電極板１０２ａ表面と半導体チップ１０１裏面との間にバンプＢ１が形成されている。このため、加熱・冷却により半田Ｐ１となる半田ペーストのリフロー時に、半導体チップ１０１が傾いてしまうことを防止できる。その結果、半導体チップ１０１裏面の半田Ｐ１の厚みが均一となるので、半導体チップ１０１と裏面電極板１０２との接合信頼性が向上する。また、半導体チップ１０１の傾きを小さくできるので、半導体チップ１０１上に接合される表面電極板１０３の傾きも小さくできる。
【００３１】
図５（ｂ）に示す半導体装置２Ｂは、裏面電極板１０２の第１電極板１０２ａ表面と半導体チップ１０１裏面との間にバンプＢ１が形成されていないが、半導体チップ１０１表面と表面電極板１０３裏面との間、及び裏面電極板１０２の第２電極板１０２ｂ表面と表面電極板１０３裏面との間に夫々バンプＢ１、Ｂ２が形成されている。その結果、半導体チップ１０１表面と表面電極板１０３裏面との間、及び裏面電極板１０２の第２電極板１０２ｂ表面と表面電極板１０３裏面との間の半田Ｐ１の厚みが均一となるので、表面電極板１０３裏面と半導体チップ１０１表面、及び表面電極板１０３裏面と裏面電極板１０２の第２電極板１０２ｂ表面との接合信頼性が向上する。また、表面電極板１０３の傾きを抑制することができるので、表面電極板１０３表面が封止材１０４から露出しない状態で封止されてしまうことを抑制できる。その結果、半導体チップ１０１の放熱性の低下を抑制することができる。
【００３２】
（第３の実施形態）
図６（ａ）は、第３の実施形態に係る半導体装置３の構成断面図である。図６（ｂ）は、半導体装置３が備える表面電極板１０３Ａの拡大断面図である。以下、図６（ａ）及び図６（ｂ）を参照して、第３の実施形態に係る半導体装置３について説明するが、図１を参照して説明した第１の実施形態の係る半導体装置１と同一の構成には、同一の符号を付して、重複した説明を省略する。
【００３３】
第３の実施形態に係る半導体装置３は、表面電極板１０３Ａの形状が、図１を参照して説明した第１の実施形態に係る半導体装置１の表面電極板１０３と異なる。図６（ｂ）に示すように、表面電極板１０３Ａの端部付近には、段差Ｄ１、Ｄ２が形成されている。このため、表面電極板１０３Ａ表面は、３つの領域（第１領域Ａ１〜第３領域Ａ３）に分かれている。表面電極板１０３Ａは、半導体チップ１０１表面と第１領域Ａ１において接合され、裏面電極板１０２の第２電極板１０２ｂ表面と第２領域Ａ２において接合されている。表面電極板１０３Ａでは、半導体チップ１０１表面からの高さが、第２領域Ａ２において最も高くなっている。
【００３４】
ここで、第１領域Ａ１及び第２領域Ａ２は、夫々半導体チップ１０１表面及び第２電極板１０２ｂ表面との接合面積が、図１及び図５を参照して説明した第１，第２の実施形態に係る半導体装置１、２Ａ及び２Ｂに比べて小さく構成されているため、半導体チップ１０１表面に形成するバンプＢ２の数を少なくすることができる。このため、バンプＢ２を形成する時間及びコストを低減することができる。さらに、表面電極板１０３Ａ表面に段差Ｄ１、Ｄ２が形成されているので、表面電極板１０３Ａが封止材１０４から抜け落ちることを防止できる。その他の効果は、第１の実施形態に係る半導体装置１と同じである。
【００３５】
（第４の実施形態）
図７（ａ）は、第４の実施形態に係る半導体装置４の構成断面図である。図７（ｂ）は、第４の実施形態に係る半導体装置４が備える裏面電極板１０２Ｂの第１電極板１０２Ｂａ及び表面電極板１０３Ｂの拡大断面図である。以下、図７（ａ）及び図７（ｂ）を参照して、第４の実施形態に係る半導体装置４について説明するが、図１を参照して説明した第１の実施形態の係る半導体装置１と同一の構成には、同一の符号を付して、重複した説明を省略する。
【００３６】
第４の実施形態に係る半導体装置４が備える裏面電極板１０２Ｂの第１電極板１０２Ｂａ表面には、複数のバンプＢ１と各々勘合する複数のアライメント孔Ｈ１が形成されている。また、表面電極板１０３Ｂ裏面には、複数のバンプＢ２と各々勘合する複数のアライメント孔Ｈ２が形成されている。
【００３７】
以上のように、この第４の実施形態に係る半導体装置４が備える裏面電極板１０２Ｂａ表面及び表面電極板１０３Ｂ裏面に、夫々、複数のバンプＢ１及びバンプＢ２と勘合する複数のアライメント孔Ｈ１及びアライメント孔Ｈ２を形成しているので、半導体装置４を組み立てる際の位置精度を向上することができる。その他の効果は、第１の実施形態に係る半導体装置１と同じである。なお、裏面電極板１０２Ｂのアライメント孔Ｈ１を利用して半導体チップ１０１をアライメントするためには、半導体チップ１０１裏面側にバンプＢ１を形成する必要がある点に留意する。
【００３８】
（第５の実施形態）
図８（ａ）は、第５の実施形態に係る半導体装置５の構成断面図である。図８（ｂ）は、第５の実施形態に係る半導体装置５が備える表面電極板１０３Ｃの拡大断面図である。図８（ｃ）は、第５の実施形態の他の例に係る半導体装置５が備える表面電極板１０３Ｄの拡大断面図である。以下、図８（ａ）〜図８（ｃ）を参照して、第５の実施形態に係る半導体装置５について説明するが、図１を参照して説明した第１の実施形態の係る半導体装置１と同一の構成には、同一の符号を付して、重複した説明を省略する。
【００３９】
図８（ｂ）に示すように、この第５の実施形態に係る半導体装置５が備える表面電極板１０３Ｃ表面には、段差Ｄ３及び段差Ｄ４が形成されている。このため、表面電極板１０３Ｃが封止材１０４から抜け落ちることを防止できる。なお、段差Ｄ３及び段差Ｄ４の代わりに、図８（ｃ）に示すように、表面電極板１０３Ｄの側面に溝Ｄ５及び溝Ｄ６を形成した、いわゆる食付き構造としてもよい。このように構成しても、表面電極板１０３Ｄが封止材１０４から抜け落ちることを防止できる。その他の効果は、第１の実施形態に係る半導体装置１と同じである。
【００４０】
（第６の実施形態）
図９は、第６の実施形態に係る半導体装置６の構成断面図である。以下、図９を参照して、第６の実施形態に係る半導体装置６について説明するが、図１を参照して説明した第１の実施形態の係る半導体装置１と同一の構成には、同一の符号を付して、重複した説明を省略する。
【００４１】
図９に示す半導体装置６は、表面電極板１０３を備えておらず、裏面電極板１０２の第２電極板１０２ｂと、半導体チップ１０１とをボンディングワイヤＷで接続した構成となっている。なお、図９では、半導体チップ１０１側をウエッジ接合としているが、裏面電極板１０２の第２電極板１０２ｂ側をウエッジ接合としてもよい。このような構成においても、裏面電極板１０２の第１電極板１０２ａ表面と半導体チップ１０１裏面との間にバンプＢ１が形成されているため、半導体チップ１０１が自重により傾くことがない。その結果、半導体チップ１０１裏面の半田Ｐ１の厚みが均一となるので、半導体チップ１０１と裏面電極板１０２との接合信頼性が向上する。
【００４２】
（その他の実施形態）
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【００４３】
例えば、図１０（ａ）に示す半導体装置１ＢのようにバンプＢ１を半導体チップ１０１の四辺に沿って形成してよく、図１０（ｂ）に示す半導体装置１ＣのようにバンプＢ１を半導体チップ１０１の四隅及び中央に形成してもよい。なお、図１０（ａ）及び図１０（ｂ）では、封止材１０４を透視した状態で半導体装置１を図示するとともに、半導体チップ１０１表面と表面電極板１０３裏面との間に形成されているバンプＢ２の図示を省略している。
【００４４】
また、上記各実施形態では、半導体チップ１０１がアノード（陽極）とカソード（陰極）を備えた２極構造であるものとして記載しているが、半導体チップ１０１が、ソース、ドレイン及びゲートを備えた３極構造チップであっても適用することができる。
【符号の説明】
【００４５】
１〜６…半導体装置、１０１…半導体チップ、１０２…裏面電極板、１０２ａ…第１電極板、１０２ｂ…第２電極板、１０２ｃ…電極、１０３，１０３Ａ〜１０３Ｄ…表面電極板、１０４…封止材、Ｂ１〜Ｂ３…バンプ、Ｄ１〜Ｄ４…段差、Ｄ５，Ｄ６…溝、Ｈ１，Ｈ２…アライメント孔、Ｐ１…半田、Ｐ２…半田ペースト、Ｗ…ボンディングワイヤ。
【図１】
2013065758.tif 000003
【図２】
2013065758.tif 000004
【図３】
2013065758.tif 000005
【図４】
2013065758.tif 000006
【図５】
2013065758.tif 000007
【図６】
2013065758.tif 000008
【図７】
2013065758.tif 000009
【図８】
2013065758.tif 000010
【図９】
2013065758.tif 000011
【図１０】
2013065758.tif 000012