(57)【要約】【課題】  ＩＣの直下にＶＩＡを形成すると半田がＶＩＡへ吸収され、ダイパッドとプリント基板の第１層のパターンとの間に半田が十分にいき渡らず、電気的接続、熱的接続ともに目的を果たすことができない。【解決手段】  プリント基板との接触面に放熱板を有する素子を実装する多層プリント基板であって、その放熱板をはんだ接続するためのべたパターンをプリント基板の実装面に形成し、そのべたパターンとプリント基板の実装面の直下層とを接続するＶＩＡをべたパターンに設ける。【選択図】  図１
2013165244.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板との接触面に放熱板を有する素子を実装する多層プリント基板であって、
前記放熱板をはんだ接続するためのべたパターンを実装面に形成し、
前記べたパターンと前記プリント基板の前記実装面の直下層とを接続するＶＩＡを前記べたパターンに設けることを特徴とする多層プリント基板。
【請求項２】
プリント基板との接触面に放熱板を有する素子を実装する多層プリント基板であって、
前記放熱板をはんだ接続するためのべたパターンを実装面に形成し、
前記べたパターンと前記プリント基板の下層とを接続するＶＩＡを前記べたパターンに設け、前記べたパターン上で前記ＶＩＡの周囲をレジストで囲むことを特徴とする多層プリント基板。
【請求項３】
前記ＶＩＡは、第１層のべたパターンと第２層とをビルドアップの手法で接続して形成されていることを特徴とする請求項１に記載の多層プリント基板。
【請求項４】
前記べたパターンの面積は、前記放熱板の面積に等しいか、或はそれ以下であることを特徴とする請求項１乃至３のいずれか１項に記載の多層プリント基板。
【請求項５】
プリント基板との接触面に放熱板を有する素子を実装する多層プリント基板の製造方法であって、
前記放熱板をはんだ接続するためのべたパターンを実装面に形成し、
前記べたパターンと前記プリント基板の前記実装面の直下層とを接続するＶＩＡを前記べたパターンに設けることを特徴とする多層プリント基板の製造方法。
【請求項６】
プリント基板との接触面に放熱板を有する素子を実装する多層プリント基板の製造方法であって、
前記放熱板をはんだ接続するためのべたパターンを実装面に形成し、
前記べたパターンと前記プリント基板の下層とを接続するＶＩＡを前記べたパターンに設け、前記べたパターン上で前記ＶＩＡの周囲をレジストで囲むことを特徴とする多層プリント基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層プリント基板とその製造方法に関する。
【背景技術】
【０００２】
近年、ＩＣのパッケージには半田接合面（ダイパッドと称する）が形成され、電気的接合だけでなく放熱効果を期待するよう設計されたものがある。このようなＩＣのダイパッドに対してプリント基板では、べたパターン（ダイパッドパターンと称する）として全面半田接合されるようにしている。従来例として下記の文献がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２２７４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この特許文献１に記載の発明は、パッケージ裏面に放熱板を有するＬＳＩをはんだ接続するプリント配線板において、その放熱板をはんだ接続するためのべたパターンとして放熱板接続部より大きなべたパターンを搭載面に形成する。そして、そのべたパターンとプリント配線板の内層及び外層を接続するＶＩＡを、放熱板接続部の外側に設けることを特徴としている。この特許文献１に記載の従来技術では、べたパターンから他層へ接続するＶＩＡをＩＣからの最短距離で接続することができない。高速信号を扱うＩＣのＧＮＤは、そのＩＣから最短距離で他の層に形成したＧＮＤ層へ接続する必要があり、上記従来技術ではこれが困難となる。
【０００５】
これを図４を用いて説明する。図４（Ａ）は、ＩＣ１を実装したプリント基板の断面図であり、図４（Ｂ）は、ＩＣ１を実装したプリント基板の外形を示す図である。
【０００６】
図において、１はＩＣ、２はＩＣのダイパッド、３はプリント基板１１の表面である第１層、４〜７はプリント基板１１の内層である第２〜第５層を示している。また８はプリント基板１１の裏面となる第６層である。９は半田であり、１０は、プリント基板１１の第１層から第６層を貫通して接続するＶＩＡを示している。ここでＩＣ１のダイパッド２がプリント基板１１の第１層３のパターンへ充分な半田で接合される。しかしＶＩＡ１０がＩＣ１から離れており、ＩＣ１の直下からの最短距離で他層へ接続できない。
【０００７】
ＧＮＤ層は面積が大きいため、ここへ接続されるパターンに半田が載ると熱がＧＮＤ層へ吸収されやすい。多層基板において、そのＧＮＤに貫通ＶＩＡがあると、そのＶＩＡを経由して熱が他の層へ吸収されてダイパッドの全面に半田がいき渡らず、放熱効果が設計通りに上げられないという現象が発生しやすくなる。
【０００８】
これを図３を参照して説明する。図３（Ａ）は、ＩＣ１を実装したプリント基板１１の断面図、図３（Ｂ）は、ＩＣ１を実装したプリント基板１１の外形を示す図である。ここでは図４と共通する部分は同じ記号で示している。
【０００９】
図３では、ＩＣ１の直下にＶＩＡ１０を形成すると半田９がＶＩＡ１０へ吸収され、ダイパッド２とプリント基板１１の第１層３のパターンとの間に半田が十分いき渡らず、電気的接続、熱的接続ともに目的を果たすことができない。
【００１０】
このように以前は、ＩＣのダイパッドが全面半田接合することで放熱と電気的な接続とを実現する素子がなかったが、近年は、ダイパッドによって放熱と電気的接続を実現する素子が現れてきている。これに対して十分な放熱と電気的な接続を実現できるプリント基板の実現が求められていた。
【００１１】
本発明の目的は、上記従来技術の問題点を解決することにある。
【００１２】
本発明の特徴は、基板上に実装される素子の直下にＶＩＡを設け、かつ素子の放熱板とプリント基板のべたパターンとの間に半田が十分にいき渡るようにする技術を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために本発明の一態様に係る多層プリント基板は以下のような構成を備える。即ち、
プリント基板との接触面に放熱板を有する素子を実装する多層プリント基板であって、
前記放熱板をはんだ接続するためのべたパターンを実装面に形成し、
前記べたパターンと前記プリント基板の前記実装面の直下層とを接続するＶＩＡを前記べたパターンに設けることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、放熱板を有する素子を多層プリント基板へ実装する際に、放熱板の全面に半田が接合され、かつＶＩＡを介して最短で放熱板と下層とを接続できる効果がある。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態１に係るプリント基板の断面図（Ａ）と外形図（Ｂ）。
【図２】本発明の実施形態２に係るプリント基板の断面図（Ａ）と外形図（Ｂ）。
【図３】従来技術に係るプリント基板の断面図（Ａ）と外形図（Ｂ）。
【図４】先行文献技術におけるに係るプリント基板の断面図（Ａ）と外形図（Ｂ）。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照して本発明の実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
【００１７】
図１は、本発明の実施形態１に係るプリント基板の断面図（Ａ）と外形図（Ｂ）である。
【００１８】
図１において、１０１はＩＣやＬＳＩ等の回路素子（以下、ＩＣ）、１０２はＩＣ１０１の半田接合面であるダイパッドで、基板１１１との接触面に設けられ、放熱板及び電気的接続の両方の機能を実現している。１０３はプリント基板１１１の表面（実装面）に形成されたダイパッドパターン（べたパターン）の第１層、１０４〜１０７はプリント基板１１１の内層である第２〜第５層、１０８は裏面となる第６層を示している。１０９は半田であり、１１０は第１層と第２層を接続するＶＩＡである。ＶＩＡは、多層プリント基板で層間を接続するメッキ穴のことで、一般的にはスルーホールとも呼ばれる。ここでダイパッドパターン１０３の面積は、ＩＣ１０１のダイパッド１０２と同じか、或は少なくとも小さくなっている。
【００１９】
従来のプリント基板のＶＩＡは、複数の層を重ねた状態でドリルで穴をあけ、メッキ処理することで、多層プリント基板の各層を電気的に接続していた。近年では予め穴をあけた層を重ねてメッキ処理することで、隣接する層間だけをＶＩＡで接続する製法が実用化されている。この手法によって製造されたプリント基板をビルドアップ基板と称する。
【００２０】
本実施形態１は、このビルドアップ基板を用いたものである。ダイパッド１０２を有するＩＣ１０１の半田接合部内の第１層のべたパターンと第２層とをビルドアップの手法で接続するものである。これによってＶＩＡ１１０によって、ＩＣ１０１のダイパッド１０２とプリント基板１１１のダイパッドパターン１０３とが最短距離で接続される。
【００２１】
このとき半田１０９は、図に示した部分となる。半田槽で融解した半田は、ＶＩＡ１１０の凹み部、即ち、直下層（第２層１０４）までしか吸収されないため、半田１０９がダイパッド１０２全体にいき渡ることへの障害とはならない。
【００２２】
以上説明したように本実施形態１によれば、ダイパッドパターンを他層と接続するためのＶＩＡを、基板のダイパッドパターンと直下層とを接続するだけのものとする。これにより、ＩＣのダイパッドとプリント基板の第１層のパターン（べたパターン）とを確実にはんだ付けすることができるという効果がある。
［実施形態２］
図２は、本発明の実施形態２に係るプリント基板の断面図（Ａ）と外形図（Ｂ）である。ここでは従来と同様に、プリント基板の全層を貫通ＶＩＡで接続する製法を用いたものである。
【００２３】
２０１はＩＣ、２０２はＩＣのダイパッド、２０３はプリント基板２１３の表面である第１層（べたパターン）、２０４〜２０７は、プリント基板２１３の内層である第２〜第５層、２０８はプリント基板２１３の裏面となる第６層を示している。２０９は半田であり、２１１は第１層から第６層を貫通して接続するＶＩＡである。２１２はレジストであり、プリント基板２１３上にシルク印刷される。ここではレジスト２１２を、べたパターン上にＶＩＡ２１１の周囲を囲んで印刷することで、半田２０９がＶＩＡ２１１による第１層から第６層まで貫通したスルーホールへ吸収されることを防止している。
【００２４】
この実施形態に２によれば、ダイパッドパターンを他層と接続するためのＶＩＡの周囲をレジストで囲むことによってＶＩＡへ半田が流入することを防止できる。これにより、ＩＣのダイパッドとプリント基板の第１層のパターン（べたパターン）とを確実にはんだ付けすることができるという効果がある。
【符号の説明】
【００２５】
１０１，２０１  ＩＣ
１０２、２０２  ＩＣのダイパッド
１０３、２０３  プリント基板の表面である第１層
１０７，２０４〜２０７  プリント基板の内層である第２層〜第５層
１０８，２０８  第６層
１０９，２０９  半田
１１０，２１１  ＶＩＡ
２１２  レジスト
１１１，２１３  プリント基板
【図１】
2013165244.tif 000003
【図２】
2013165244.tif 000004
【図３】
2013165244.tif 000005
【図４】
2013165244.tif 000006