(57)【要約】【課題】放熱性が高く半導体素子の電極間容量を調節容易な電力用半導体装置を提供する。【解決手段】電力用半導体装置は、絶縁基板と、その第１の表面上に接触して設けられた導電性の第１の電極パターンと、第１の電極パターン上に設けられたゲート絶縁型の第１の半導体素子と、第１の表面上に第１の表面と接触して設けられた導電性の第２の電極パターンと、第２の電極パターン上に設けられた誘電体膜と、誘電体膜の第２の電極パターンとは反対側の第２の表面上に設けられ、誘電体膜を介して第２の電極パターン上に設けられた導電性の第３の電極パターンと、第１の電極パターンに電気的に接続された第１の端子と、第２の電極パターンに電気的に接続された第２の端子と、第３の電極パターンに電気的に接続された第３の端子と、を備える。第１の半導体素子の第２の電極は、第２の電極パターンに電気的に接続されている。第１の半導体素子の第１のゲート電極は、第３の電極パターンに電気的に接続されている。【選択図】図１
2013065770.tif 000002
【特許請求の範囲】
【請求項１】
第１の表面を有する絶縁基板と、
前記第１の表面上に接触して設けられた導電性の第１の電極パターンと、
前記第１の電極パターン上に設けられたゲート絶縁型の第１の半導体素子であって、
前記第１の電極パターンに電気的に接続された第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に流れる電流を制御する第１のゲート電極とを有する第１の半導体素子と、
前記第１の表面上に前記第１の表面と接触して設けられた導電性の第２の電極パターンと、
前記第２の電極パターン上に設けられた誘電体膜と、
前記誘電体膜の前記第２の電極パターンとは反対側の第２の表面上に設けられ、前記誘電体膜を介して前記第２の電極パターン上に設けられた導電性の第３の電極パターンと、
前記第１の電極パターンに電気的に接続された第１の端子と、
前記第２の電極パターンに電気的に接続された第２の端子と、
前記第３の電極パターンに電気的に接続された第３の端子と、
を備え、
前記第１の半導体素子の前記第２の電極は、前記第２の電極パターンに電気的に接続され、
前記第１の半導体素子の前記第１のゲート電極は、前記第３の電極パターンに電気的に接続されたことを特徴とする電力用半導体装置。
【請求項２】
前記誘電体膜の前記第２の表面上に、前記第２の表面と平行な方向において前記第３の電極パターンと離間して設けられた少なくとも１つの第４の電極パターンをさらに備え、  前記第４の電極パターンは、前記誘電体膜を介して前記第２の電極パターン上に設けられ、
前記第４の電極パターンは、前記第３の電極パターンと導体により電気的に接続されていることを特徴とする請求項１記載の電力用半導体装置。
【請求項３】
前記第１の電極パターン上に設けられたゲート絶縁型の第２の半導体素子であって、
前記第１の電極パターンに電気的に接続された第３の電極と、
第４の電極と、
前記第３の電極と前記第４の電極との間に流れる電流を制御する第２のゲート電極と、
を有する第２の半導体素子をさらに備え、
前記第２の半導体素子の前記第４の電極は、前記第１の半導体素子の前記第２電極と電気的に接続され、
前記第２の半導体素子の前記第２のゲート電極は、前記第１の半導体素子の前記第１のゲート電極と電気的に接続されたことを特徴とする請求項１または２に記載の電力用半導体装置。
【請求項４】
前記誘電体膜の前記第２の表面上に、前記第２の表面と平行な方向において前記第３の電極パターンと離間して設けられた少なくとも１つの第５の電極パターンと、
前記第５の電極パターンと電気的に接続された第４の端子と、
前記第１の電極パターン上に設けられたゲート絶縁型の第２の半導体素子であって、
前記第１の電極パターンに電気的に接続された第３の電極と、
第４の電極と、
前記第３の電極と前記第４の電極との間に流れる電流を制御する第２のゲート電極と、
を有する第２の半導体素子をさらに備え、
前記第２の半導体素子の前記第４の電極は、前記第１の半導体素子の前記第２の電極と電気的に接続され、
前記第２の半導体素子の前記第２のゲート電極は、前記第５の電極パターンと電気的に接続されていることを特徴とする請求項１または２に記載の電力用半導体装置。
【請求項５】
前記誘電体膜は、ポリイミドから構成されることを特徴とする請求項１〜４のいずれか１つに記載の電力用半導体装置。
【請求項６】
前記誘電体膜は、ＰＺＴ、ＢＳＴ、ＳＢＴ、ＢＬＴ、及びＬＳＣＯの中のいずれか１つを少なくとも含んでいることを特徴とする請求項１〜４のいずれか１つに記載の電力用半導体装置。
【請求項７】
前記誘電体膜の前記第２の表面とは反対側の第３の表面上と、前記第２の表面上と、に、ポリイミドがさらに設けられたことを特徴とする請求項６記載の電力用半導体装置。
【請求項８】
前記第３の電極パターンの外周端部及び前記誘電体膜の外周端部を覆い、前記第２の電極パターンの前記絶縁基板とは反対側の表面と接合する接着材料をさらに有することを特徴とする請求項１〜４のいずれか１つに記載の電力用半導体装置。
【請求項９】
前記接着材料は、ポリイミドであることを特徴とする請求項８記載の電力用半導体装置。
【請求項１０】
少なくとも前記第３の電極パターンと前記誘電体膜との間、及び前記第２の電極パターンと前記誘電体膜との間に、シリコーンを有することを特徴とする請求項１〜４のいずれか１つに記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、及びＩＥＧＴ(Injection Enhanced Gate Transistor)等の、絶縁ゲート型の電力用半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ、ＩＧＢＴ、及びＩＥＧＴ等の、絶縁ゲート型電力用半導体装置は、主に、インバータ、ＡＣアダプタ、スイッチング電源、及びモータドライブなどに用いられるスイッチング素子として用いられる。これらの電力用半導体装置には、高耐圧、低オン抵抗、及び高速性が求められる。しかしながら、高速性が向上するほど、ＭＯＳＦＥＴにおいてはドレイン−ソース間の、ＩＧＢＴにおいてはコレクタ−エミッタ間の、電流変化率及び電圧変化率が増大する。急激な電流変化及び電圧変化は、ゲート電圧にノイズを発生させ、絶縁ゲート形トランジスタの誤動作を発生させる。このノイズは、ＩＧＢＴにおいてはゲート−エミッタ間の容量を、ＭＯＳＦＥＴにおいてはゲート−ソース間の容量を調整することで、低減可能である。これらの容量調整は、絶縁ゲート形半導体装置のパッケージ内において、ゲート−ソース間又はゲート−エミッタ間に外付けのキャパシタを設けることで行われる。しかしながら、外付けキャパシタをパッケージ内にどのように設けるかによって、半導体装置内の放熱性に影響が生じる。また、絶縁ゲート型半導体素子のゲート−ソース間又はゲート−エミッタ間の寄生容量のバラツキに対応して、外付けキャパシタの容量を容易に変更できない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１４５４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
放熱性が高く、半導体素子の電極間容量を調節容易な電力用半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態の電力用半導体装置は、第１の表面を有する絶縁基板と、前記第１の表面上に接触して設けられた導電性の第１の電極パターンと、前記第１の電極パターン上に設けられたゲート絶縁型の第１の半導体素子であって、前記第１の電極パターンに電気的に接続された第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に流れる電流を制御する第１のゲート電極とを有する第１の半導体素子と、前記第１の表面上に前記第１の表面と接触して設けられた導電性の第２の電極パターンと、前記第２の電極パターン上に設けられた誘電体膜と、前記誘電体膜の前記第２の電極パターンとは反対側の第２の表面上に設けられ、前記誘電体膜を介して前記第２の電極パターン上に設けられた導電性の第３の電極パターンと、前記第１の電極パターンに電気的に接続された第１の端子と、前記第２の電極パターンに電気的に接続された第２の端子と、前記第３の電極パターンに電気的に接続された第３の端子と、を備える。前記第１の半導体素子の前記第２の電極は、前記第２の電極パターンに電気的に接続されている。前記第１の半導体素子の前記第１のゲート電極は、前記第３の電極パターンに電気的に接続されている。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る電力用半導体装置の（ａ）上面図、及び（ｂ）（ａ）の上面図のＡ−Ａ線における断面図。
【図２】第１の実施形態に係る電力用半導体装置の等価回路図。
【図３】第１の実施形態の変形例１に係る電力用半導体装置の（ａ）上面図、及び（ｂ）（ａ）の上面図のＢ−Ｂ線における断面図。
【図４】第１の実施形態の変形例２に係る電力用半導体層の（ａ）上面図、及び（ｂ）（ａ）の上面図のＤ−Ｄ線における断面図。
【図５】第２の実施形態に係る電力用半導体装置の（ａ）上面図、及び（ｂ）（ａ）の上面図のＦ−Ｆ線における断面図。
【図６】第２の実施形態に係る電力用半導体装置の等価回路図。
【図７】第３の実施形態に係る電力用半導体装置の上面図。
【図８】第３の実施形態に係る電力用半導体装置の等価回路図。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。
【０００８】
（第１の実施形態）
図１及び図２を用いて、本発明の第１の実施形態に係る電力用半導体装置を説明する。図１は、第１の実施形態に係る電力用半導体装置の（ａ）上面図、及び（ｂ）（ａ）の上面図のＡ−Ａ線における断面図である。図２は、本実施形態に係る電力用半導体装置の等価回路図である。本実施形態に係る電力用半導体装置は、例えば、絶縁ゲート型半導体素子としてＩＧＢＴを備える。絶縁ゲート形半導体素子がＭＯＳＦＥＴ又はＩＥＧＴの場合でも、本実施形態及び他の実施形態は実施可能である。
【０００９】
図１に示したように、本実施形態に係る電力用半導体装置１００は、第１の表面を有する絶縁基板１と、コレクタ電極パターン（第１の電極パターン）２と、第１のＩＧＢＴ素子（ゲート絶縁型の第１の半導体素子）５Ａと、第２のＩＧＢＴ素子（ゲート絶縁型の第２の半導体素子）５Ｂと、エミッタ電極パターン（第２の電極パターン）３と、誘電体膜６と、ゲート電極パターン（第３の電極パターン）７と、コレクタ端子（第１の端子）Ｃと、エミッタ端子（第２の端子）Ｅと、ゲート端子（第３の端子）Ｇと、を備える。
【００１０】
絶縁基板１は、熱伝導性が高い絶縁体であればよく、例えば、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）などのセラミックスにより形成される。コレクタ電極パターンは、絶縁基板１の第１の表面上に接触して設けられ、平板状に形成された導電体である。第１のＩＧＢＴ素子５Ａは、半田４を介してコレクタ電極パターン２上に設けられ、第１のＩＧＢＴ素子５Ａの図示しないコレクタ電極（第１の電極）が半田４を介してコレクタ電極パターン２に電気的に接続される。第２のＩＧＢＴ素子５Ｂは、半田４を介してコレクタ電極パターン２上に第１のＩＧＢＴ素子５Ａと離間して設けられ、第２のＩＧＢＴ素子５Ｂの図示しないコレクタ電極（第３の電極）が半田４を介してコレクタ電極パターン２に電気的に接続される。すなわち、第１のＩＧＢＴ素子５Ａのコレクタ電極と第２のＩＧＢＴ素子５Ｂのコレクタ電極とは、電気的に接続される。第１のＩＧＢＴ素子５Ａ及び第２のＩＧＢＴ素子５Ｂは、コレクタ電極パターン側の表面に上記コレクタ電極（第１の電極及び第３の電極）を有し、コレクタ電極パターンとは反対側の表面に、ゲート電極パッド９Ａ、９Ｂ及びエミッタ電極（第２の電極及び第４の電極）１１Ａ、１１Ｂを有する。ゲート配線１０Ａ、１０Ｂがゲート電極パッド９Ａ、９Ｂから櫛状に広がり、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂの図示しないゲート電極（第１のゲート電極及び第２のゲート電極）に接続される。エミッタ電極１１Ａ、１１Ｂは、例えば、層間絶縁膜（図示せず）によりゲート電極及びゲート電極配線１０Ａ、１０Ｂと絶縁される。
【００１１】
エミッタ電極パターン３は、絶縁基板１の第１の表面上に接触して設けられ、平板状に形成された導電体である。エミッタ電極パターン３は、絶縁基板１の第１の表面上でコレクタ電極パターンと離間して設けられる。誘電体膜６は、エミッタ電極パターン３上に設けられ、例えばポリイミドにより形成される。ゲート電極パターン７は、誘電体膜６上に設けられた平板状の導電体であり、誘電体膜６を介してエミッタ電極３上に設けられる。ゲート電極パターン７とエミッタ電極パターン３とによりゲート絶縁膜６が挟まれた構造は、キャパシタＣＧＥとして機能する。なお、コレクタ電極パターン２、エミッタ電極パターン３、及びゲート電極パターン７に用いられる導電体は、例えば銅又はアルミニウム等であるが、その他の金属材料でも可能である。
【００１２】
エミッタ電極パターン３は、絶縁基板１とは反対側の表面に、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂと隣り合うように、誘電体膜６及びゲート電極パッド７が形成されない領域を有する。すなわち、エミッタ電極パターンの表面の一部が、誘電体膜６と第１及び第２のＩＧＢＴ素子５Ａ、５Ｂとの間に露出する。エミッタ電極パターン３は、この誘電体膜６及びゲート電極パッド７が形成されない領域において、第１のＩＧＢＴ素子５Ａ及び第２のＩＧＢＴ素子５Ｂのエミッタ電極１１Ａ、１１Ｂと電気的に接続される。エミッタ電極パターン３は、第１のＩＧＢＴ素子及び第２のＩＧＢＴ素子のエミッタ電極１１Ａ、１１Ｂと、例えばボンディングワイヤ８により電気的に接続される。すなわち、第１のＩＧＢＴ素子５Ａのエミッタ電極１１Ａと第２のＩＧＢＴ素子５Ｂのエミッタ電極１１Ｂとは、電気的に接続される。ボンディングワイヤ８の代わりに、銅又はアルミニウムで形成された帯状のストラップを用いることも可能である。ゲート電極パターン７は、第１のＩＧＢＴ素子５Ａ及び第２のＩＧＢＴ素子５Ｂのそれぞれのゲート電極パッド９Ａ、９Ｂに、例えばボンディングワイヤ８により電気的に接続される。すなわち、第１のＩＧＢＴ素子５Ａの第１のゲート電極１１Ａと第２のＩＧＢＴ素子５Ｂの第２のゲート電極とは、電気的に接続される。
【００１３】
コレクタ端子Ｃは、コレクタ電極パターン２に電気的に接続され、電力用半導体装置１００の外部に第１及び第２のＩＧＢＴ素子素子５Ａ、５Ｂのコレクタ電極を引き出す。エミッタ端子Ｅは、エミッタ電極パターン３に電気的に接続され、電力用半導体装置の外部に第１及び第２のＩＧＢＴ素子素子５Ａ、５Ｂのエミッタ電極１１Ａ、１１Ｂを引き出す。ゲート端子Ｇは、ゲート電極パターン７に電気的に接続され、電力用半導体装置１００の外部に第１及び第２のＩＧＢＴ素子素子５Ａ、５Ｂの第１及び第２のゲート電極を引き出す。
【００１４】
上記電気的接続により、図２の等価回路に示したように、第１のＩＧＢＴ素子５Ａ及び第２のＩＧＢＴ素子５Ｂそれぞれのコレクタ電極とエミッタ電極とが、コレクタ端子Ｇとエミッタ端子Ｅとの間に並列に接続される。また、第１及び第２のＩＧＢＴ素子素子５Ａ、５Ｂのそれぞれのゲート電極は、共通にゲート端子Ｇに接続される。ゲート電極パターン７及びエミッタ電極パターン３により形成されたキャパシタＣＧＥは、第１のＩＧＢＴ素子５Ａ及び第２のＩＧＢＴ素子５Ｂのゲート端子Ｇとエミッタ端子Ｅ間に並列に接続される。
【００１５】
次に、本実施形態に係る電力用半導体装置１００の動作について説明する。コレクタ端子Ｃにエミッタ端子Ｅに対して正の電圧が印加された状態で、ゲート端子Ｇにエミッタ端子に対して閾値を超える電圧を印加することにより、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂは、オン状態になり、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのコレクタ電極−エミッタ電極間にコレクタ−エミッタ間電流が流れる。第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのコレクタ−エミッタ間電流の和が、電力用半導体装置１００のコレクタ端子Ｃとエミッタ端子Ｅとの間に流れる。ゲート端子Ｇにエミッタ端子Ｅに対して第１及び第２のＩＧＢＴ素子５Ａ、５Ｂの閾値より小さい電圧が印加されると、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂは、オフ状態になり、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのコレクタ電極−エミッタ電極間に流れていたコレクタ−エミッタ間電流が遮断される。
【００１６】
電力用半導体装置１００のスイッチング損失を低減するために、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのスイッチング応答性を向上させると、コレクタ電極−エミッタ電極間の電流変化率（ｄＩ／ｄｔ）及び電圧変化率（ｄＶ／ｄｔ）が増大する。第１及び第２のＩＧＢＴ素子５Ａ、５Ｂは、コレクタ−ゲート間及びゲート−エミッタ間にそれぞれ、寄生容量ＣＣＧ1、ＣＣＧ2及びＣＧＥ1、ＣＧＥ2を有する。ここで、両ＩＧＢＴ素子５Ａ、５Ｂが、オン状態からオフ状態へ、又はオフ状態からオン状態へ切り替わると、急激なコレクタ−エミッタ間の電圧変化が発生し、この電圧変化が、コレクタ−ゲート間の寄生容量ＣＣＧ1、ＣＣＧ2を介して、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのゲート−エミッタ間電圧にノイズを引き起こす。この結果、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのコレクタ−エミッタ間電流に変動が生じる。このゲート−エミッタ間電圧のノイズは、コレクタ−ゲート間の寄生容量ＣＣＧ1、ＣＣＧ2に比べて、ゲート−エミッタ間容量ＣＧＥ1、ＣＧＥ2が小さいほど発生しやすい。そこで、ＩＧＢＴ素子５Ａ、５Ｂのゲート−エミッタ間に並列に外付けのキャパシタを接続して、ゲート−エミッタ間の容量を増加させる必要がある。
【００１７】
本実施形態に係る電力用半導体装置１００は、図１及び図２に示したように、絶縁基板１の第１の表面上に、エミッタ電極パターン３及びゲート電極パターン７が誘電体膜６を挟むことで形成されたキャパシタＣＧＥを有し、このキャパシタＣＧＥは、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのゲート電極とエミッタ電極との間に、並列に接続される。本実施形態の場合は、例えば、このキャパシタＣＧＥは、第１のＩＧＢＴ素子５Ａのゲート−エミッタ間の寄生容量ＣＧＥ1と第２のＩＧＢＴ素子５Ｂのゲート−エミッタ間の寄生容量ＣＧＥ２がほぼ等しい場合は、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのコレクタ−エミッタ間容量と等しくなるように、ゲート電極パターンの平板の面積が調節されて形成される。この結果、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのオン状態とオフ状態との切り換えによるゲート−エミッタ間電圧のノイズ発生が抑制される。キャパシタＣＧＥは大きいほど、ゲート−エミッタ間電圧のノイズが抑制されるが、電力用半導体装置１００のゲート端子Ｇの外部に接続される負荷に応じて、適切な容量に設定されることが望ましい。
【００１８】
また、エミッタ電極パターン３及びゲート電極パターン７が誘電体膜６を挟むことで形成されたキャパシタＣＧＥは、エミッタ電極パターン３が絶縁基板１の第１の表面上に直接接触して設けられているので、エミッタ電極パターン３が絶縁基板１の第１の表面上に直接接触しないで設けられている場合に比べて、電力用半導体装置１００の熱容量が大きい。そのため、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのコレクタ−エミッタ間電流が過渡的に増大しても、電力用半導体素装置１００の温度が急激に上昇することを防止できる。
【００１９】
なお、本実施形態に係る電力用半導体装置１００は、誘電体膜６にポリイミドを用いた例により説明したが、ポリイミドに限られることなく、誘電率が高い材料であればよい。誘電率が高いほど、キャパシタＣＧＥの占める面積が小さくなり、電力用半導体装置１００の小型化が可能である。誘電体膜６は、例えば、チタン酸ジルコン酸鉛（ＰＺＴ；Ｐｂ（ＺｒｘＴｉ１−ｘ）Ｏ３）、チタン酸バリウムストロンチウム（ＢＳＴ；ＢａｘＳｒ１−ｘＴｉＯ３）、タンタル酸ビスマスストロンチウム（ＳＢＴ；ＳｒＢｉ２Ｔａ２Ｏ９）、チタン酸ビスマスランタン（ＢＬＴ；（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）、及び酸化ランタンストロンチウムコバルト（ＬＳＣＯ；ＬａｘＳｒ１−ｘＣｏＯ４）等を用いて形成が可能である。
【００２０】
次に、本実施形態に係る変形例１の電力用半導体装置１０１を図３を用いて説明する。図３は、本変形例に係る電力用半導体装置の（ａ）上面図、及び（ｂ）（ａ）の上面図のＢ−Ｂ線における断面図である。なお、本実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用い、その説明は省略する。本実施形態との相異点について主に説明する。
【００２１】
本変形例に係る電力用半導体装置１０１は、誘電体膜１６に上述したＰＺＴを用いている点で、本実施形態に係る電力用半導体装置１００と相異する。ＰＺＴは、ポリイミドと比べて、エミッタ電極パターン３及びゲート電極パターン７との接着力が弱い。これを補強するために、接着材料１７が、ゲート電極パターン７の外周端部及び誘電体膜６の外周端部を覆い、エミッタ電極パターン３の絶縁基板１とは反対側の表面と接合するように設けられている。この接着材料１７は、例えばポリイミドとすることができる。また、接着材料１７は、図３（ａ）に示したように、矩形のゲート電極パターン７及び誘電体膜６の外周に沿って環状構造に形成される。ゲート電極パターン７、誘電体膜６、エミッタ電極パターン３、コレクタ電極パターン２、及び絶縁基板１は、説明を簡単にするために、矩形の平板で説明しているが、矩形以外の他の形状とすることは勿論可能である。その他の実施形態及び変形例においても同様である。接着材料１７は、環状構造として説明したが、これに限られることはない。ゲート電極パターン７及び誘電体膜６がエミッタ電極パターン３に固定されれば、接着材料１７は、ゲート電極パターン７及び誘電体膜６の外周に沿って複数に分割されて、それぞれ、離間する構造でもよい。例えば、接着材料１７は、ゲート電極パターン７及び誘電体膜６の矩形形状の各辺のそれぞれ一部分に形成されるだけでもよい。
【００２２】
なお、詳細な説明は省略するが、上記接着材料１７を用いる代わりに、エミッタ電極パターン３と誘電体膜６との間に、及び、誘電体膜６とゲート電極パターン７との間に、シリコーンを接着剤として設けることも可能である。この場合、シリコーンが、エミッタ電極パターン３と誘電体膜６とを、及び、誘電体膜６とゲート電極パターン７とを固定する。
【００２３】
本実施形態の変形例１に係る電力用半導体装置１０１においても、本実施形態に係る電力用半導体装置１００と同様に、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのオン状態とオフ状態との切り換えによるゲート−エミッタ間電圧のノイズ発生が抑制される。さらに、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのコレクタ−エミッタ間電流が過渡的に増大しても、電力用半導体素装置１０１の温度が急激に上昇することを防止できる。
【００２４】
次に、本実施形態の変形例２に係る電力用半導体装置１０２について、図４を用いて説明する。図４は、本変形例に係る電力用半導体層の（ａ）上面図、及び（ｂ）（ａ）の上面図のＤ−Ｄ線における断面図である。なお、本実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。本実施形態との相異点について主に説明する。
【００２５】
本変形例に係る電力用半導体装置１０２は、本実施形態に係る電力用半導体装置１００と比べて、誘電体膜１６がＰＺＴにより形成されている点と、誘電体膜１０のゲート電極パターン７が設けられている側の表面（第２の表面）上と、これとは反対側の表面（第３の表面）上とに、ポリイミド２６が設けられている点で、本実施形態に係る電力用半導体装置１００と相異する。この場合、ポリイミド２６は、誘電体膜１６とエミッタ電極パターン３とを、及び誘電体膜１６とゲート電極パターン７とを、接合する。誘電体膜１６とポリイミド２６との積層構造により、キャパシタＣＧＥの容量が決まる。本変形例では、誘電体膜１６は、ＰＺＴにより形成される場合で説明したが、上述のように、ＢＳＴ、ＳＢＴ、ＢＬＴ、及びＬＳＣＯにより形成されることも可能である。
【００２６】
本変形例に係る電力用半導体装置１０２においても、本実施形態に係る電力用半導体装置１００と同様に、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのオン状態とオフ状態との切り換えによるゲート−エミッタ間電圧のノイズ発生が抑制される。さらに、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのコレクタ−エミッタ間電流が過渡的に増大しても、電力用半導体素装置１０２の温度が急激に上昇することを防止できる。
【００２７】
（第２の実施形態）
第２の実施の形態に係る電力用半導体装置２００を図５及び図６を用いて説明する。図５は第２の実施形態に係る電力用半導体装置の（ａ）上面図、及び（ｂ）（ａ）の上面図のＦ−Ｆ線における断面図である。図６は、第２の実施形態に係る電力用半導体装置の等価回路図である。なお、第１の実施の形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施の形態との相異点について主に説明する。
【００２８】
本実施の形態に係る半導体装置２００は、図５に示したように、ゲート電極パターン７Ａ、７Ｂ、７Ｃ、７Ｄは、誘電体膜６の第２の表面上に複数（本実施形態では一例として４つ）の部分から構成され、それぞれ離間して形成される。ゲート電極パターン７Ａ（第４の電極パターン）、ゲート電極パターン７Ｂ（第４の電極パターン）、ゲート電極パターン７Ｃ（第３の電極パターン）、及びゲート電極パターン７Ｄが、それぞれ、誘電体膜６を介してエミッタ電極パターン３上に設けられ、これらが、図６に示したように、各ゲート電極パターンに対応する、キャパシタＣＧＥＡ、キャパシタＣＧＥＢ、キャパシタＣＧＥＣ、及びキャパシタＣＧＥＤを構成する。なお、キャパシタＣＧＥＤは後述するようにダミーのキャパシタとなるので図６には図示されない。ゲート端子Ｇが、ゲート電極パターン７Ｃに電気的に接続されるが、ゲート電極パターン７Ａ又はゲート電極パターン７Ｂに電気的に接続されてもよい。
【００２９】
ゲート電極パターン７Ａは、ゲート電極パターン７Ｂと、ボンディングワイヤ８により電気的に接続される。また、ゲート電極パターン７Ａは、さらにゲート電極パターン７Ｃとも別のボンディングワイヤ８により電気的に接続される。ゲート電極パターン７Ｄは、他のゲート電極パターン７Ａ、ゲート電極パターン７Ｂ、及びゲート電極パターン７Ｃとは、電気的に接続されない。この結果、電極パターン７Ａ、ゲート電極パターン７Ｂ、及びゲート電極パターン７Ｃにより構成されるキャパシタＣＧＥＡ、キャパシタＣＧＥＢ、及びキャパシタＣＧＥＣは、図６に示したように、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのゲート電極とエミッタ電極との間にそれぞれ並列に電気的に接続される。なお、電気的な接続は、第１の実施形態で説明したように、ボンディングワイヤの代わりに銅又はアルミニウムなどの金属製のストラップで実施可能である。以後の実施形態においても同様である。
【００３０】
第１の実施形態に係る電力用半導体装置１００は、単一のキャパシタＣＧＥの容量により第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのゲート電極とエミッタ電極との間の容量を調整しているのに対して、本実施形態に係る電力用半導体装置２００は、複数のキャパシタＣＧＥＡ、ＣＧＥＢ、ＣＧＥＣの容量の和により第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのゲート電極とエミッタ電極との間の容量を調整している。したがって、本実施形態に係る電力用半導体装置２００では、複数に分割されたゲート電極パターンの中からいくつかのゲート電極パターンを選び、これらをボンディングワイヤなどで電気的に接続することで、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのゲート電極とエミッタ電極との間の容量を細かく調整することが可能となる。また、第１の実施形態に係る電力用半導体装置１００のＩＧＢＴ素子のゲート−エミッタ間容量を調整するには、ゲート電極パターンのリソグラフィ工程のマスク変更により対応しなくてはならない。それに対して、本実施形態に係る電力用半導体装置２００では、ボンディングワイヤなどにより、複数のゲート電極パターンを組み合わせて電気的に接続することにより、容易にＩＧＢＴ素子のゲート−エミッタ間容量を調整することが可能であり、生産効率が非常に高い。
【００３１】
上記以外においては、本実施形態に係る電力用半導体装置２００は、第１の実施形態に係る電力用半導体装置１００と同様の構造を有する。従って、本実施形態に係る電力用半導体装置２００においても、第１の実施形態に係る電力用半導体装置１００と同様に、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのオン状態とオフ状態との切り換えによるゲート−エミッタ間電圧のノイズ発生が抑制される。さらに、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのコレクタ−エミッタ間電流が過渡的に増大しても、電力用半導体素装置２００の温度が急激に上昇することを防止できる。
【００３２】
（第３の実施形態）
第３の実施形態に係る電力用半導体装置３００を図７及び図８を用いて説明する。図７は第３の実施形態に係る電力用半導体装置の上面図である。図８は、第３の実施形態に係る電力用半導体装置の等価回路図である。なお、第２の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第２の実施形態との相異点について主に説明する。
【００３３】
本実施形態に係る半導体装置３００は、図７に示したように、第２の実施形態に係る電力用半導体装置２００と同様に、離間した複数のゲート電極パターン７Ａ、７Ｂ、７Ｃ、７Ｄを誘電体膜６の第２の表面上に備える。ゲート電極パターン７Ａ（第３の電極パターン）とゲート電極パターン７Ｂ（第４の電極パターン）とは、ボンディングワイヤ８により電気的に接続される。ゲート電極パターン７Ｂは、第１のＩＧＢＴ素子５Ａのゲート電極パッド９Ａと電気的に接続される。第１のゲート端子Ｇ１（第３の端子）が、ゲート電極パターン７Ａに電気的に接続され、第１のＩＧＢＴ素子５Ａのゲート電極を電力用半導体装置３００の外部に引き出す。ゲート電極パターン７Ｃ（第５の電極パターン）は、第２のＩＧＢＴ素子５Ｂのゲート電極パッド９Ｂと電気的に接続される。第２のゲート端子Ｇ２（第４の端子）が、ゲート電極パターン７Ｃに電気的に接続され、第２のＩＧＢＴ素子５Ｂのゲート電極を、電力用半導体装置３００の外部に引き出す。
【００３４】
図８の等価回路に示したとおり、上記構成により、本実施形態に係る電力用半導体装置３００は、第２の実施形態に係る電力用半導体装置２００とは違い、第１のＩＧＢＴ素子５Ａ及び第２のＩＧＢＴ素子５Ｂのゲート電極（第１のゲート電極及び第２のゲート電極）にそれぞれ電気的に接続された第１のゲート端子及び第２のゲート端子を別々に備える。ゲート電極パターン７Ａ及びゲート電極パターン７Ｂにより構成されたキャパシタＣＧＥＡ及びキャパシタＣＧＥＢが、第１のＩＧＢＴ素子５Ａのゲート電極−エミッタ電極間に、共に並列に電気的に接続される。一方、ゲート電極パターン７Ｃにより構成されたキャパシタＣＧＥＣが、第２のＩＧＢＴ素子５Ｂのゲート電極−エミッタ電極間に並列に電気的に接続される。ゲート電極パターン７Ｄにより構成されるキャパシタは、いずれのＩＧＢＴ素子にも電気的に接続されず、使用されない。
【００３５】
本実施形態に係る電力用半導体装置３００では、第１のＩＧＢＴ素子５Ａ及び第２のＩＧＢＴ素子５Ｂのそれぞれに対して、複数に分割されたゲート電極パターンの中からいくつかのゲート電極パターンを選び、これらをボンディングワイヤなどで電気的に接続することで、第１のＩＧＢＴ素子５Ａと第２のＩＧＢＴ素子５Ｂのそれぞれに対して、ゲート電極とエミッタ電極との間の容量を細かく調整することが可能となる。例えば、第１のＩＧＢＴ素子５Ａの寄生ゲート−エミッタ間容量及び寄生コレクタ−ゲート間容量が、第２のＩＧＢＴ素子５Ｂの寄生ゲート−エミッタ間容量及び寄生コレクタ−ゲート間容量と、無視できない程度の差異がある場合、第１のＩＧＢＴ素子５Ａのゲート電極とエミッタ電極との間に並列に外付けするキャパシタの容量と（図８中のＣＧＥＡ＋ＣＧＥＢ）と第２のＩＧＢＴ素子５Ｂのゲート電極とエミッタ電極との間に並列に外付けするキャパシタの容量（図８中のＣＧＥＣ）とを、それぞれ別々に調整する必要がある。本実施形態に係る電力用半導体装置３００は、第２の実施形態に係る電力用半導体装置２００と比べて、このような場合に利点がある。
【００３６】
これ以外の点は、本実施形態に係る電力用半導体装置３００は、第２の実施形態に係る電力用半導体装置２００と同様に、容易にＩＧＢＴ素子のゲート−エミッタ間容量を調整することが可能であり、生産効率が非常に高いという利点がある。また、本実施形態に係る電力用半導体装置３００においても、第１の実施形態に係る電力用半導体装置１００と同様に、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのオン状態とオフ状態との切り換えによるゲート−エミッタ間電圧のノイズ発生が抑制される。さらに、第１及び第２のＩＧＢＴ素子５Ａ、５Ｂのコレクタ−エミッタ間電流が過渡的に増大しても、電力用半導体素装置３００の温度が急激に上昇することを防止できる。
【００３７】
本実子形態に係る電力用半導体装置３００では、分割されたゲート電極パターンにより構成されるキャパシタの数は、第１のＩＧＢＴ素子５Ａのゲート−エミッタ間に対しては２つ、第２のＩＧＢＴ素子５Ｂのゲート−エミッタ間に対しては１つで説明したが、所望の容量が得られるのであれば、それぞれ、３つ以上及び２つ以上で構成してもよいのは勿論のことである。
【００３８】
以上、上記説明した実施例では、電力用半導体装置は、ＩＧＢＴ素子を有する例で説明したが、ＭＯＳＦＥＴやＩＥＧＴ等の他の絶縁ゲート形半導体素子を有する電力用半導体装置にも適用可能である。また、電力用半導体装置は、ＩＧＢＴ素子を２つ有する場合で説明したが、単数でも、３つ以上の複数においても勿論適用可能である。
【００３９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４０】
１  絶縁基板
２  コレクタ電極パターン
３  エミッタ電極パターン
４  半田
５Ａ、５Ｂ  ＩＧＢＴ
６  誘電体膜
７、７Ａ、７Ｂ、７Ｃ、７Ｄ  ゲート電極パターン
８  ボンディングワイヤ
９Ａ、９Ｂ  ゲート電極パッド
１０Ａ、１０Ｂ  ゲート配線
１１Ａ、１１Ｂ  エミッタ電極
１６  ＰＺＴ
１７、２６  ポリイミド
１００、１０１、１０２、２００、３００  ＩＧＢＴ
Ｃ  コレクタ端子
Ｇ、Ｇ１、Ｇ２  ゲート端子
Ｅ  エミッタ端子
Ｃｇｃ１、ＣｇＣ２  コレクタ−ゲート間容量
Ｃｇｅ１、Ｃｇｅ２  コレクタ−エミッタ間容量
ＣＧE、ＣＧEＡ、ＣＧEＢ、ＣＧEＣ  外付けゲート−エミッタ間容量
【図１】
2013065770.tif 000003
【図２】
2013065770.tif 000004
【図３】
2013065770.tif 000005
【図４】
2013065770.tif 000006
【図５】
2013065770.tif 000007
【図６】
2013065770.tif 000008
【図７】
2013065770.tif 000009
【図８】
2013065770.tif 000010