(57)【要約】    【課題】  半導体素子を内蔵するプリント配線板を複数保持しながら平坦性を高め得る多数個取り基板を提供する。    【解決手段】  マトリクス状のプリント配線板１０を保持するフレーム部８０に、Ｉ字状のスリット８２が各プリント配線板の切断箇所の延長上に設けられている。これにより、内蔵したＩＣチップとプリント配線板との熱膨張率差による応力をスリットで逃がし、反りを防ぎ多数個取り基板を平坦に保つことができる。【選択図】  図１
2013098410.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を内蔵して成る複数の配線板が配置されてなるユニット部と、該ユニット部の外周に形成されるフレーム部とを有する多数個取り基板であって：
前記フレーム部は外側に開放される複数のスリットが形成されている。
【請求項２】
請求項１の多数個取り基板であって：
前記スリットは、前記ユニット部と前記フレーム部との境界の近傍まで延びる。
【請求項３】
請求項２の多数個取り基板であって：
前記スリットは、前記境界の近傍において、前記ユニット部の外縁に対して平行な方向に延びる。
【請求項４】
請求項１の多数個取り基板であって：
前記複数のスリットは等間隔で配置されている。
【請求項５】
請求項１の多数個取り基板であって：
前記スリットの間隔は、前記配線板の幅よりも広い。
【請求項６】
請求項１の多数個取り基板であって：
前記スリットは、前記フレーム部の隅部に形成されている。
【請求項７】
請求項１の多数個取り基板であって：
前記ユニット部を挟む一対の辺において、前記スリットは同数である。
【請求項８】
請求項１の多数個取り基板であって：
前記ユニット部を挟む一対の辺において、前記スリットは対称な位置関係に形成される。
【請求項９】
請求項１の多数個取り基板であって：
前記スリットは、各配線板の切断箇所の延長上に設けられている。
【請求項１０】
半導体素子を内蔵して成る複数の配線板が配置されてなるユニット部と、
該ユニット部の外周に形成されるフレーム部とを有する多数個取り基板であって：
前記フレーム部に、応力均衡用のダミー素子が設けられている。
【請求項１１】
請求項１０の多数個取り基板であって：
前記ダミー素子は、内蔵半導体素子と同形状である。
【請求項１２】
請求項１１の多数個取り基板であって：
前記ダミー素子は、１の前記プリント配線板に対して複数設けられている。
【請求項１３】
請求項１０の多数個取り基板であって：
マトリクス状に配線板が配置されたフレーム部が複数形成され、各フレーム部の間に、前記ダミー素子が設けられている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック製半導体素子を内蔵するプリント配線板をマトリクス状に複数保持し、該プリント配線板へ電子部品実装後に個片のプリント配線板へ切り分けられる多数個取り基板に関するものである。
【背景技術】
【０００２】
小型のプリント配線板は、該プリント配線板をマトリクス状に複数配置した大判の多数個取り基板で製造し、該多数個取り基板のプリント配線板を切り分けることで、個片のプリント配線板としている。特許文献１には、個片に切り分ける半導体装置用基板が開示されている。
【０００３】
現在、プリント配線板とＩＣチップとの接続信頼性を向上させるたため、半田バンプを介しての表面実装では無く、ＩＣチップをプリント配線板に埋め込むＩＣチップ内蔵が行われている。特許文献２には、ＩＣチップを内蔵する多層プリント配線板の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許３３８００９７号公報
【特許文献２】特開２００２−２４６７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＩＣチップ内蔵プリント配線板を多数個製造するために多数個取り基板を製作すると、シリコンから成るＩＣチップと、樹脂から成るプリント配線板との熱膨張係数の違いから、多数個取り基板に反りが出て、該多数個取り基板の状態でコンデンサ等の電子部品を実装しようとしても、反りの影響で実装が困難なだけでなく、電子部品の接続信頼性も低下していた。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、半導体素子を内蔵するプリント配線板を複数保持しながら平坦性を高め得る多数個取り基板を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、半導体素子を内蔵して成る複数の配線板が配置されてなるユニット部と、
該ユニット部の外周に形成されるフレーム部とを有する多数個取り基板であって：
前記フレーム部は外側に開放される複数のスリットが形成されていることを技術的特徴とする。
【０００８】
請求項１０の発明は、半導体素子を内蔵して成る複数の配線板が配置されてなるユニット部と、
該ユニット部の外周に形成されるフレーム部とを有する多数個取り基板であって：
前記フレーム部に、応力均衡用のダミー素子が設けられていることを技術的特徴とする。
【発明の効果】
【０００９】
請求項１の多数個取り基板では、マトリクス状の配線板を保持するユニット部の外周のフレーム部にスリットが設けられているので、内蔵した半導体素子と配線板との熱膨張率差による応力に起因する反りを、スリットで逃がし、多数個取り基板を平坦に保つことができる。
【００１０】
請求項１０の多数個取り基板では、マトリクス状の配線板を保持するユニット部の外周のフレーム部に、応力均衡用のダミー素子が設けられているため、配線板とフレーム部とで応力差が生じず、多数個取り基板を平坦に保つことができる。
【図面の簡単な説明】
【００１１】
【図１】図１（Ａ）は本発明の第１実施形態に係る多数個取り基板の平面図であり、図１（Ｂ）はプリント配線板の平面図である。
【図２】第１実施形態のプリント配線板の断面図である。
【図３】第１実施形態の第１改変例に係る多数個取り基板の平面図である。
【図４】第１実施形態の第２改変例に係る多数個取り基板の平面図である。
【図５】第２実施形態に係る多数個取り基板の平面図である。
【図６】参考例に係る多数個取り基板の平面図である。
【図７】参考例に係る多数個取り基板のプリント配線板群の平面図である。
【図８】参考例の改変例に係る多数個取り基板のプリント配線板群の平面図である。
【発明を実施するための形態】
【００１２】
[第１実施形態]
図１（Ａ）に第１実施形態に係る多数個取り基板１００の平面図が示され、図１（Ｂ）に１個のプリント配線板の平面図が示される。多数個取り基板１００では、プリント配線板１０が縦６×横２４（図中縦５×横１６）のマトリクス状に配列されたユニット部１０Ｇが、フレーム部８０により保持されている。個々のプリント配線板１０の中央部にはＩＣチップ２０が内蔵されている。上面側には、電子部品を実装する半田バンプ７８Ｕと、パッケージ基板を実装するための半田バンプ７８Ｌとが設けられており、該多数個取り基板は、電子部品及びパッケージ基板が実装された後、プリント配線板の境界線に沿ってルータ加工が施され、個片のプリント配線板に切り分けられる。
【００１３】
図２に図１（Ｂ）のｂ−ｂ断面を示す。プリント配線板１０は、プリント配線板１０は、ＩＣチップ（ロジックチップ）２０を収容する厚みＤ１（表裏の導体回路を含む）：０．１mmのコア基板３０と、層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。該プリント配線板は厚みＤ２：０．２８５mmに形成されている。縦６×横２４のユニット部１０Ｇ全体に占めるＩＣチップの面積率は約１０％である。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【００１４】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。上面側のソルダーレジスト層７０の開口部７１下の導体回路１５８には、チップコンデンサ等の電子部品を実装する半田バンプ７８Ｕと、メモリチップを搭載するパッケージ基板を実装するための半田バンプ７８Ｌとが設けられている。下面側のソルダーレジスト層７０の開口部７１には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７８Ｄが設けられている。
【００１５】
コア基板３０の両面には、導体回路３４が設けられ、樹脂３７の充填されたスルーホール導体３６を介して両面の導体回路３４が接続されている。下面側の導体回路３４と、ＩＣチップ２０の端子２４とは、絶縁層１６に形成されたビア導体１８を介して接続されている。
【００１６】
ここで、セラミックであるシリコンから成るＩＣチップ２０と、樹脂から成るプリント配線板１０とは熱膨張係数が異なる。このため、該ＩＣチップ２０とプリント配線板１０との応力差に起因し、図１（Ａ）に示すプリント配線板を保持するフレーム部８０に反りを生じさせる力が働く。このため、第１実施形態の多数個取り基板１００では、マトリクス状のプリント配線板１０を保持するフレーム部８０に、Ｉ字状のスリット８２が各プリント配線板の切断箇所の延長上に設けられている。これにより、内蔵したＩＣチップとプリント配線板との熱膨張率差による応力をスリットで逃がし、反りを防ぎ多数個取り基板を平坦に保つことができる。
【００１７】
複数のスリットを等間隔で配置し、ユニット部を挟む一対の辺において、スリットを同数にすることで、多数個取り基板に生じる応力に対称性を持たせることができる。また、ユニット部を挟む一対の辺において、スリットを対称な位置関係に形成することで、多数個取り基板に生じる応力に対称性を持たせることができる。
【００１８】
厚さ０．２mm以下のコア基板を備え、厚み０．第３mm以下のプリント配線板において、半導体チップの占める面積率５％以上のユニット部に対して、第１実施形態の構成は特に効果的に反りを抑制できる。
【００１９】
[第１実施形態の第１改変例]
図３に第１実施形態の第１改変例に係る多数個取り基板１００の平面図が示される。第１実施形態と同様に、プリント配線板１０が縦５×横１６のマトリクス状に配列されたユニット部１０Ｇが、フレーム部８０により保持されている。個々のプリント配線板１０の中央部にはＩＣチップ２０が内蔵されている。第１実施形態の改変例では、フレーム部８０にＴ字形状のスリット８３が、プリント配線板２枚毎に形成されている。
【００２０】
第１実施形態の第１改変例に係る多数個取り基板１００では、スリット８３がＴ字形状に形成され、Ｔ字の縦棒部がプリント配線板２枚毎に切断箇所の延長上に設けられ、Ｔ字の横棒部が２枚のプリント配線板の外縁と並行に設けられている。これにより、２枚のプリント配線板からの応力を逃がし、多数個取り基板を平坦に保つことができる。このため、Ｔ字形状のスリットを複数のプリント配線板に対して１つずつ設けることで、応力を緩和し反りを防止できる。スリットの間隔を配線板の幅よりも広くすることで、多数個取り基板１００の脆性が下がることを防止できる。
【００２１】
[第１実施形態の改変例]
図４に第１実施形態の第２改変例に係る多数個取り基板１００の平面図が示される。第１実施形態と同様に、プリント配線板１０が縦５×横１６のマトリクス状に配列されたユニット部１０Ｇが、フレーム部８０により保持されている。個々のプリント配線板１０の中央部にはＩＣチップ２０が内蔵されている。第１実施形態の第２改変例では、フレーム部８０の４角にスリット８２Ｓが形成されている。
【００２２】
第１実施形態の第２改変例に係る多数個取り基板１００では、一番応力の集中し易いフレームの４角にスリット８２Ｓが形成されているため、該スリット８２で応力を緩和し反りを防止できる。
【００２３】
[第２実施形態]
図５に第２実施形態に係る多数個取り基板１００の平面図が示される。第２実施形態では、縦５×横４のマトリクス状に配列された４つのユニット部１０Ｇ１、１０Ｇ２、１０Ｇ３、１０Ｇ４が形成されている。該ユニット部１０Ｇ１、１０Ｇ２、１０Ｇ３、１０Ｇ４は、該ユニット部１０Ｇ１−ユニット部１０Ｇ２間の中フレーム部８０Ｍ、プリント配線板１０Ｇ２−ユニット部１０Ｇ３間の中フレーム部８０Ｍ、ユニット部１０Ｇ３−ユニット部１０Ｇ４間の中フレーム部８０Ｍ、及び、フレーム部８０に保持されている。
【００２４】
ここで、フレーム部８０及び中フレーム部８０Ｍには、ＩＣチップ２０と同形状、同厚み、同じシリコンから成るダミーチップ２０Ｄが内蔵されている。ここで、ダミーチップ２０Ｄは、プリント配線板のフレーム部８０及び中フレーム部８０Ｍに対向する各辺に対して２個ずつ収容されている。
【００２５】
第２実施形態の多数個取り基板では、マトリクス状のプリント配線板を保持するフレーム部８０に、応力均衡用のダミーチップ２０Ｄが設けられているため、プリント配線板とフレーム部８０とで応力差が生じず、多数個取り基板を平坦に保つことができる。
【００２６】
第２実施形態の多数個取り基板では、ダミーチップ２０ＤがＩＣチップ２０と同形状であるため、プリント配線板とフレーム部８０とで応力差が生じず、多数個取り基板を平坦に保つことができる。
【００２７】
第２実施形態の多数個取り基板では、ダミーチップ２０Ｄが１のプリント配線板に対して２以上の複数設けられているため、該ダミーチップで応力緩和を図り、多数個取り基板を平坦に保つことができる。
【００２８】
第２実施形態の多数個取り基板では、各ユニット部の間の中フレーム部８０Ｍにダミーチップ２０Ｄが設けられているため、マトリクス状にプリント配線板が配置されたユニット部が複数設けられても、ダミーチップで各ユニット部１０Ｇ１、１０Ｇ２、１０Ｇ３、１０Ｇ４間の応力緩和を図り、多数個取り基板を平坦に保つことができる。
【００２９】
第２実施形態の多数個取り基板では、ユニット部１０Ｇ１、１０Ｇ２、１０Ｇ３、１０Ｇ４が４組設けられているので、１のプリント配線板で不良箇所が見つかった場合、該不良プリント配線板を含むユニット部を廃棄すればよい。このため、半導体素子を内蔵させた多数個取り基板全体を廃棄する必要が無く、プリント配線板の製造コストを低減することができる。
【００３０】
[参考例]
図６に参考例に係る多数個取り基板１００の平面図が示される。参考例では、ＩＣチップ２０を内蔵するプリント配線板１０が縦５×横５のマトリクス状に配列された４つのユニット部１０Ｇ１、１０Ｇ２、１０Ｇ３、１０Ｇ４が形成されている。該ユニット部１０Ｇ１、１０Ｇ２、１０Ｇ３、１０Ｇ４は、該ユニット部１０Ｇ１−ユニット部１０Ｇ２間の中フレーム部８０Ｍ、プリント配線板１０Ｇ２−ユニット部１０Ｇ３間の中フレーム部８０Ｍ、ユニット部１０Ｇ３−ユニット部１０Ｇ４間の中フレーム部８０Ｍ、及び、フレーム部８０に保持されている。フレーム部８０の角部の内の３箇所にアライメント用の通孔８６が形成されている。
【００３１】
図６中のユニット部１０Ｇ１が拡大され図７に示される。参考例の多数個取り基板では、ユニット部１０Ｇ１と該ユニット部を保持するフレーム部８０、中フレーム部８０Ｍとの間に、該ユニット部の外周（外縁）であって角部を避けるようにＬ字形状のスリット８４が４箇所設けられ、該スリットとスリットとの間であってユニット部の４辺の中央部が枠の保持部８０ｃにより保持されている。ＩＣチップ２０を内蔵するプリント配線板をマトリクス状に配置したユニット部１０Ｇ１を、角部と角部とが対称となり応力の均衡が離れる中央部で保持し、応力の集中する四隅をスリットによりフレーム部８０，中フレーム部８０Ｍから離すことで、応力の影響を断つ。これにより、多数個取り基板を平坦に保つことができる。
【００３２】
[参考例の改変例]
図８に参考例の改変例に係るユニット部１０Ｇ１が拡大され示される。１の多数個取り基板に、４組のユニット部が配置されるのは、図６を参照して上述された参考例と同様である。参考例の改変例では、ユニット部１０Ｇ１と該ユニット部を保持するフレーム部８０、中フレーム部８０Ｍとの間に、略Ｌ字形状のスリット８４が４箇所設けられ、ユニット部の４辺の中央部が枠の保持部８０ｃにより保持されている。ユニット部１０Ｇ１を、角部と角部とが対称となり応力の均衡が離れる中央部で保持し、応力の集中する四隅をスリットによりフレーム部８０，中フレーム部８０Ｍから離すことで、応力の影響を断つ。これにより、多数個取り基板を平坦に保つことができる。
【００３３】
参考例の改変例に係る多数個取り基板では、ユニット部１０Ｇの４角に位置決め用マークを備える位置決め用マーク配置部材１１が設けられ、４個の位置決め用マーク配置部材１１の内の３個に位置決め用通孔１５が形成される。参考例の改変例では、多数個取り基板の位置決め用マークでは無く、各ユニット部の該位置決め用マーク１５に対して位置決めできるので、各プリント配線板に対する位置決め精度を高めることができる。
【００３４】
参考例、及び、参考例の改変例に係る多数個取り基板では、ユニット部が複数設けられているので、１のプリント配線板で不良箇所が見つかった場合、該不良プリント配線板を含むユニット部を廃棄すればよい。このため、半導体素子を内蔵させた多数個取り基板全体を廃棄する必要が無く、プリント配線板の製造コストを低減することができる。
【産業上の利用可能性】
【００３５】
上述した実施形態では、プリント配線板にＩＣチップが内蔵される場合を例示したが、本発明の構成は、ＩＣチップ等の能動素子のみでなく、セラミック製のチップコンデンサ、インダクタンス、抵抗等の受動素子が内蔵される場合にも好適に適用できる。
【符号の説明】
【００３６】
１０  プリント配線板
１０Ｇ  ユニット部
１０Ｇ１  ユニット部
２０  ＩＣチップ
８０  フレーム部
８２  スリット
８３  Ｔ字スリット
８４  Ｌ字スリット
【図１】
2013098410.tif 000003
【図２】
2013098410.tif 000004
【図３】
2013098410.tif 000005
【図４】
2013098410.tif 000006
【図５】
2013098410.tif 000007
【図６】
2013098410.tif 000008
【図７】
2013098410.tif 000009
【図８】
2013098410.tif 000010