(57)【要約】【課題】データの書き直し処理を実行する記憶制御回路への電力供給が遮断された場合であっても、記憶手段から正しいデータが読み出せなくなるおそれを低減する。【解決手段】第２記憶領域１〜ｎのうち無効情報を記憶する第２記憶領域と対応する第１記憶領域に、その第１記憶領域の次の順序の第１記憶領域に記憶されているデータを記憶させる書き直し処理を実行した後、前記その第１記憶領域に有効情報を記憶させることによって前記その第１記憶領域を新たな有効領域とする有効情報記憶処理と、前記次の順序の第１記憶領域と対応する第２記憶領域に無効情報を記憶させることによって前記次の順序の第１記憶領域を新たな無効領域とする無効情報記憶処理とを実行する記憶制御部４７を備えた。【選択図】図１
2013218412.tif 000002
【特許請求の範囲】
【請求項１】
所定の設定順序で順序づけされた、データを記憶する複数の第１記憶領域を含み、前記複数の第１記憶領域のうち一つを除く残余の第１記憶領域は有効なデータを記憶する有効領域であり、前記一つの第１記憶領域は有効なデータを記憶しない無効領域である不揮発性の第１記憶部と、
前記複数の第１記憶領域にそれぞれ対応して設けられ、前記それぞれ対応する第１記憶領域が、前記有効領域であることを示す有効情報又は前記無効領域であることを示す無効情報を記憶する複数の第２記憶領域を含む不揮発性の第２記憶部と、
予め設定された設定タイミングで、前記無効情報を記憶する第２記憶領域を有効化対象第２領域とし、前記有効化対象第２領域と対応する第１記憶領域を有効化対象第１領域とし、前記有効化対象第１領域に、前記有効化対象第１領域の次の順序の第１記憶領域である無効化対象第１領域に記憶されているデータを記憶させる書き直し処理を実行した後、前記有効化対象第２領域に前記有効情報を記憶させることによって前記有効化対象第１領域を新たな有効領域とする有効情報記憶処理と、前記無効化対象第１領域と対応する第２記憶領域である無効化対象第２領域に前記無効情報を記憶させることによって前記無効化対象第１領域を新たな無効領域とする無効情報記憶処理とを実行する記憶制御部と
を備えるメモリー制御装置。
【請求項２】
前記メモリー制御装置の電源断を検出する電断検出部と、
前記記憶制御部によって前記書き直し処理が実行された後、前記電断検出部によって前記電源断が検出されている場合、前記記憶制御部による前記有効情報記憶処理と前記無効情報記憶処理との実行を禁止する電断制御部と
をさらに備える請求項１記載のメモリー制御装置。
【請求項３】
前記電断検出部は、
前記第１記憶部、前記第２記憶部、及び前記記憶制御部を動作させるための電源電圧を検出し、前記第１記憶部、前記第２記憶部、及び前記記憶制御部が動作可能な前記電源電圧の下限値より高い電圧値に予め設定された基準電圧値を下回ったとき、前記電源断を検出する請求項２記載のメモリー制御装置。
【請求項４】
前記第２記憶部は、ＮＯＲフラッシュメモリであり、
前記有効情報は、奇数及び偶数のうちいずれか一方の数の０のビットを含むビット列であり、前記無効情報は、奇数及び偶数のうちいずれか他方の数の０のビットを含むビット列であり、
前記記憶制御部は、
前記有効情報記憶処理において、前記有効化対象第２領域に前記無効情報として記憶されているビット列のうち１ビットを１から０に書き換えることによって、前記有効化対象第２領域に前記有効情報を記憶させ、
前記無効情報記憶処理において、前記無効化対象第２領域に前記有効情報として記憶されているビット列のうち１ビットを１から０に書き換えることによって、前記無効化対象第２領域に前記無効情報を記憶させる請求項１〜３のいずれか１項に記載のメモリー制御装置。
【請求項５】
前記第１記憶部に記憶されたデータの読出し回数を計数する読出回数計数部をさらに備え、
前記設定タイミングは、
前記読出回数計数部により計数された読出し回数が、予め設定された判定回数、増加する都度のタイミングである請求項１〜４のいずれか１項に記載のメモリー制御装置。
【請求項６】
請求項１〜５のいずれか１項に記載のメモリー制御装置と、
用紙に画像を形成する画像形成部と、
前記有効情報が記憶された第２記憶領域と対応する１又は複数の第１記憶領域に記憶されたデータに基づいて、前記画像形成部の動作を制御する制御部と
を備えた画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データの読出しにより、記憶されているデータが劣化する性質を有する不揮発性の記憶手段の記憶を制御するメモリー制御装置、及びこの記憶手段を備えた画像形成装置に関する。
【背景技術】
【０００２】
近年、画像形成装置の制御プログラムや画像データ等、種々のデータを記憶する不揮発性の記憶手段として、フラッシュメモリが広く用いられている。しかしながら、フラッシュメモリは、データの読出しを繰り返し行うと、記憶されているデータに劣化が生じる性質がある。そこで、一定のリード回数、例えば１０００回フラッシュメモリのリードを行う都度、フラシュメモリに記憶されたデータを書き直すことで、フラシュメモリに記憶されたデータの信頼性を確保する技術が知られている。
【０００３】
しかしながら、フラッシュメモリのデータを書き直すためには、一旦データを不揮発性のＲＡＭ（Random Access Memory）などに読み出して、再びＲＡＭからフラッシュメモリに書き直す必要がある。そのため、ＲＡＭからフラッシュメモリへのデータの書き直し処理途中に電源オフや停電、あるいは省電力モードへの移行などによって、上述のフラッシュメモリやＲＡＭ、及びデータの書き直し処理を行う制御回路等の記憶制御回路を動作させるための電力供給が遮断されると、ＲＡＭに記憶されたデータが失われるなどして、フラッシュメモリに記憶されていたデータが損なわれるおそれがある。
【０００４】
そこで、フラシュメモリにデータを書き直す方法として、以下のような方法が提案されている。すなわち、フラッシュメモリの記憶領域を、有効なデータが記憶されている有効記憶領域と、有効なデータが記憶されていない無効記憶領域とに分け、有効記憶領域と無効記憶領域とを識別するためのフラグを別途記憶しておく。そして、定期的に有効記憶領域と無効記憶領域とを入れ替えてフラグの内容を更新し、有効記憶領域に記憶されていたデータを無効記憶領域に書き直すことによって、１回の書き直し処理で書き直されるデータ量を減少させ、書き直し処理途中に記憶制御回路への電力供給が遮断されるおそれを低減する（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２１６０８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の、定期的に有効記憶領域と無効記憶領域とを入れ替えてフラグの内容を更新し、有効記憶領域に記憶されていたデータを無効記憶領域に書き直す場合には、フラグの内容を更新した後、データの書き直し処理が完了する前に記憶制御回路への電力供給が遮断されると、フラグの内容と実際にフラッシュメモリに記憶されているデータとの間に不整合が生じる。そのため、有効記憶領域から読み出されたデータに誤りが生じるという、不都合があった。
【０００７】
本発明の目的は、不揮発性の記憶手段に対してデータの書き直し処理を実行するメモリー制御装置において、記憶制御回路への電力供給が遮断された場合であっても、記憶手段から正しいデータが読み出せなくなるおそれを低減することができるメモリー制御装置、及びこのメモリー制御装置を備えた画像形成装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係るメモリー制御装置は、所定の設定順序で順序づけされた、データを記憶する複数の第１記憶領域を含み、前記複数の第１記憶領域のうち一つを除く残余の第１記憶領域は有効なデータを記憶する有効領域であり、前記一つの第１記憶領域は有効なデータを記憶しない無効領域である不揮発性の第１記憶部と、前記複数の第１記憶領域にそれぞれ対応して設けられ、前記それぞれ対応する第１記憶領域が、前記有効領域であることを示す有効情報又は前記無効領域であることを示す無効情報を記憶する複数の第２記憶領域を含む不揮発性の第２記憶部と、予め設定された設定タイミングで、前記無効情報を記憶する第２記憶領域を有効化対象第２領域とし、前記有効化対象第２領域と対応する第１記憶領域を有効化対象第１領域とし、前記有効化対象第１領域に、前記有効化対象第１領域の次の順序の第１記憶領域である無効化対象第１領域に記憶されているデータを記憶させる書き直し処理を実行した後、前記有効化対象第２領域に前記有効情報を記憶させることによって前記有効化対象第１領域を新たな有効領域とする有効情報記憶処理と、前記無効化対象第１領域と対応する第２記憶領域である無効化対象第２領域に前記無効情報を記憶させることによって前記無効化対象第１領域を新たな無効領域とする無効情報記憶処理とを実行する記憶制御部とを備える。
【０００９】
この構成によれば、書き直し処理が実行された後に、有効情報記憶処理と無効情報記憶処理とが実行される。この場合、書き直し処理の実行中に電原断が発生した場合、有効情報及び無効情報は更新されず、従って有効情報及び無効情報は書き直し処理の実行前の状態のまま保持される。書き直し処理が実行された後も、無効化対象第１領域には元のデータが記憶されているから、書き直し処理の実行中に電原断が発生した場合であっても、複数の第１記憶領域に記憶されているデータと、複数の第２記憶領域に記憶された有効情報及び無効情報との対応関係に不整合は生じない。また、有効情報及び無効情報は、対応する第１記憶領域が有効か無効かを示すだけの極めて小さい情報量であるので、有効情報記憶処理及び無効情報記憶処理は極めて短い時間で処理が終了する。従って、有効情報記憶処理及び無効情報記憶処理の実行中に電源断が発生するおそれは極めて小さい。その結果、不揮発性の第１記憶部に対してデータの書き直し処理を実行するメモリー制御装置において、メモリー制御装置への電力供給が遮断された場合であっても、第１記憶部の有効領域から正しいデータが読み出せなくなるおそれを低減することができる。
【００１０】
また、前記メモリー制御装置の電源断を検出する電断検出部と、前記記憶制御部によって前記書き直し処理が実行された後、前記電断検出部によって前記電源断が検出されている場合、前記記憶制御部による前記有効情報記憶処理と前記無効情報記憶処理との実行を禁止する電断制御部とをさらに備えることが好ましい。
【００１１】
有効情報記憶処理と無効情報記憶処理との間に、電源断によってメモリー制御装置が停止すると、第１記憶部の有効領域から正しいデータが読み出せなくなるおそれがある。しかしながらこの構成によれば、書き直し処理が実行された後、電断検出部によって電源断が検出されている場合、有効情報記憶処理と無効情報記憶処理とが実行されないので、有効情報記憶処理と無効情報記憶処理との間でメモリー制御装置が停止することがない。その結果、第１記憶部の有効領域から正しいデータが読み出せなくなるおそれを低減する確実性が向上する。
【００１２】
また、前記電断検出部は、前記第１記憶部、前記第２記憶部、及び前記記憶制御部を動作させるための電源電圧を検出し、前記第１記憶部、前記第２記憶部、及び前記記憶制御部が動作可能な前記電源電圧の下限値より高い電圧値に予め設定された基準電圧値を下回ったとき、前記電源断を検出することが好ましい。
【００１３】
この構成によれば、電断検出部は、第１記憶部、第２記憶部、及び記憶制御部が動作可能な期間中に、電源断を検出することができる。
【００１４】
また、前記第２記憶部は、ＮＯＲフラッシュメモリであり、前記有効情報は、奇数及び偶数のうちいずれか一方の数の０のビットを含むビット列であり、前記無効情報は、奇数及び偶数のうちいずれか他方の数の０のビットを含むビット列であり、前記記憶制御部は、前記有効情報記憶処理において、前記有効化対象第２領域に前記無効情報として記憶されているビット列のうち１ビットを１から０に書き換えることによって、前記有効化対象第２領域に前記有効情報を記憶させ、前記無効情報記憶処理において、前記無効化対象第２領域に前記有効情報として記憶されているビット列のうち１ビットを１から０に書き換えることによって、前記無効化対象第２領域に前記無効情報を記憶させることが好ましい。
【００１５】
この構成によれば、データ（ビット）を０から１に書き換えるときは、一旦ブロック単位でデータを消去する必要があるが、データ（ビット）を１から０に書き換えるときは、ブロック単位の消去を必要としないフラッシュメモリであるＮＯＲフラッシュメモリを第２記憶部として用いることが容易である。
【００１６】
また、前記第１記憶部に記憶されたデータの読出し回数を計数する読出回数計数部をさらに備え、前記設定タイミングは、前記読出回数計数部により計数された読出し回数が、予め設定された判定回数、増加する都度のタイミングであることが好ましい。
【００１７】
この構成によれば、第１記憶部の読み出しにより劣化したデータを、一定の読み出し回数毎に書き直すことで、データの劣化を低減できる。
【００１８】
また、本発明に係る画像形成装置は、上述のメモリー制御装置と、用紙に画像を形成する画像形成部と、前記有効情報が記憶された第２記憶領域と対応する１又は複数の第１記憶領域に記憶されたデータに基づいて、前記画像形成部の動作を制御する制御部とを備えた。
【００１９】
この構成によれば、上述のメモリー制御装置を備えた画像形成装置において、第１記憶部の有効領域から正しいデータが読み出せなくなるおそれを低減することができる。
【発明の効果】
【００２０】
このような構成のメモリー制御装置及び画像形成装置は、不揮発性の記憶手段に対してデータの書き直し処理を実行するメモリー制御装置において、記憶制御回路への電力供給が遮断された場合であっても、記憶手段から正しいデータが読み出せなくなるおそれを低減することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係るメモリー制御装置を備えた画像形成装置の一例を示すブロック図である。
【図２】図１に示す第１記憶部に記憶されるデータと、第２記憶部８２に記憶される有効情報及び無効情報を説明するための説明図である。
【図３】図１に示すメモリー制御装置の動作の一例を示すフローチャートである。
【図４】図１に示すメモリー制御装置の動作の一例を示すフローチャートである。
【図５】図１に示すメモリー制御装置の動作の一例を示すフローチャートである。
【図６】図１に示すメモリー制御装置の動作を説明するための説明図である。
【図７】図１に示すメモリー制御装置の動作を説明するための説明図である。
【図８】図１に示すメモリー制御装置の動作を説明するための説明図である。
【図９】図１に示すメモリー制御装置の動作を説明するための説明図である。
【図１０】比較例を示す説明図である。
【発明を実施するための形態】
【００２２】
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図１は、本発明の一実施形態に係るメモリー制御装置を備えた画像形成装置の一例を示すブロック図である。図１に示す画像形成装置１は、複写機能、プリンタ機能、ファクシミリ機能及びスキャナ機能等、画像形成に関する複数の機能を兼ね備えたいわゆる複合機である。
【００２３】
画像形成装置１は、スキャナ部２、画像形成部３、制御部４、操作パネル部５、ファクシミリ通信部６、ネットワークＩ／Ｆ部７、メモリー制御装置８、電源部９、及び電源スイッチＳＷを備えて構成されている。メモリー制御装置８は、第１記憶部８１、第２記憶部８２、電断検出部８３、及び後述するブート部４５、読出回数計数部４６、記憶制御部４７、電断制御部４８を含む。
【００２４】
操作パネル部５は、ユーザーがコピー機能、プリンタ機能、ファクシミリ機能及びスキャナ機能等に関する操作を行うために使用される。操作パネル部５は、タッチパネル等を有する表示部５２と、スタートキーやテンキー等を有する操作キー部５３とを含む。
【００２５】
表示部５２は、例えばタッチパネルとＬＣＤ（Liquid Crystal Display）とを組み合わせた表示可能なタッチパネルユニット等を有し、種々の操作画面を表示し、入力操作を可能にする。操作キー部５３は、例えばユーザーによる画像形成実行指示や、画像形成枚数の入力等を受け付ける。
【００２６】
スキャナ部２は、原稿の画像を光学的に取得して画像データを生成するものである。スキャナ部２は、例えば露光ランプ１２及びＣＣＤ（電荷結合素子）１３を含んでいる。スキャナ部２は、露光ランプ１２によって原稿を照射し、その反射光をＣＣＤ１３で受光することで、原稿画像を読み取り、読み取った画像に対応する画像データを制御部４へ出力する。
【００２７】
画像形成部３は、例えばトナーを用いて画像を形成する電子写真方式の画像形成機構である。なお、画像形成部３は、電子写真方式による画像形成機構に限られず、例えば用紙にインクを吐出して画像を形成するインクジェット方式や、インクフィルムに熱を加えて用紙に画像を転写する熱転写方式等、種々の方式の画像形成機構を画像形成部３として用いることができる。
【００２８】
ファクシミリ通信部６は、図略の符号化／復号化部、変復調部、及びＮＣＵ（Network Control Unit）を含む。そして、ファクシミリ通信部６は、スキャナ部２によって読み取られた原稿の画像データを電話回線等の通信回線６１を介して他のファクシミリ装置へ送信したり、他のファクシミリ装置から送信されてきた画像データを受信したりする。
【００２９】
ネットワークＩ／Ｆ部７は、ネットワークインターフェイス（例えば１０／１００base-TX）等を用い、ネットワーク７１を介して接続された図略の端末装置との間で種々のデータの送受信を制御する通信インターフェイス回路である。
【００３０】
電源部９は、電源スイッチＳＷを介して商用交流電源ＡＣに接続されている。そして、電源部９は、電源スイッチＳＷがオンされると、商用交流電源ＡＣから供給される交流電源電圧を、直流の電源電圧Ｖｄｃに変換する電源回路である。そして、電源部９は、電源電圧Ｖｄｃを制御部４、第１記憶部８１、及び第２記憶部８２へ、動作用電源電圧として供給する。電源部９は、電源スイッチＳＷがオンされている間、制御部４、第１記憶部８１、及び第２記憶部８２を安定動作させることが可能な電源電圧として、電圧値Ｖｄｃ１の電源電圧Ｖｄｃを出力する。
【００３１】
電源部９は、例えば交流電源電圧の平滑用に大容量のコンデンサを備えている。そのため、電源スイッチＳＷがオンされると、電源部９のコンデンサに電荷が充電される。そして、電源スイッチＳＷがオフされた後も、しばらくの間、例えば１００ｍｓｅｃ程度の時間、電源部９はコンデンサに充電された電荷を放電しながら電源電圧Ｖｄｃの出力を継続する。この場合、コンデンサの端子電圧は、放電と共に低下するので、電源電圧Ｖｄｃもまた、電源スイッチＳＷがオフされた後、電圧値Ｖｄｃ１から徐々に低下する。
【００３２】
電源スイッチＳＷは、ユーザーが操作する操作スイッチであってもよく、あるいは通常モード持にオンされ、省電力モード時にオフされるスイッチング素子であってもよい。
【００３３】
電断検出部８３は、例えばコンパレーターを用いて構成されており、電源部９から出力された電源電圧Ｖｄｃを監視する。そして、電断検出部８３は、電源電圧Ｖｄｃが、制御部４、第１記憶部８１、及び第２記憶部８２が動作可能な電圧範囲の下限値Ｖｄｃ３より高く、電圧値Ｖｄｃ１より低い基準電圧値Ｖｄｃ２を下回ったとき、電源断を検出する。電断検出部８３は、電源断を検出すると、電源断の発生を示す信号を制御部４（後述する電断制御部４８）へ出力する。これにより、電断検出部８３は、第１記憶部８１、第２記憶部８２、及び記憶制御部４７が動作可能な期間中に、電源断を検出することができる。
【００３４】
第１記憶部８１は、不揮発性の記憶素子、例えばＮＡＮＤフラッシュメモリによって構成されている。ＮＡＮＤフラッシュメモリは、ランダムアクセスには適さないが、プログラムのように連続したアドレスのデータが読み出される用途に適しており、例えばＮＯＲフラッシュメモリ等の不揮発性メモリよりも安価である。
【００３５】
第１記憶部８１には、例えば制御部４によって実行されるプログラムがデータとして記憶されている。第１記憶部８１は、複数の第１記憶領域に分割されている。そして、分割されたプログラムが、各第１記憶領域に記憶されている。
【００３６】
なお、第１記憶部８１は、書き換え可能な不揮発性メモリであればよい。第１記憶部８１としては、例えば、ＮＯＲフラッシュメモリ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）等、種々の不揮発性メモリを用いることができる。
【００３７】
第２記憶部８２は、不揮発性の記憶素子、例えばＮＯＲフラッシュメモリによって構成されている。ＮＯＲフラッシュメモリは、データ（ビット）を０から１に書き換えるときは、一旦ブロック単位でデータを消去する必要があるが、データ（ビット）を１から０に書き換えるときは、ブロック単位の消去を必要とせず、アドレス単位でデータを１ビットずつ１から０に書き換えることが可能である。
【００３８】
第２記憶部８２は、第１記憶部８１における複数の第１記憶領域と対応する複数の第２記憶領域を含んでいる。そして、各第２記憶領域は、それぞれに対応する第１記憶領域が、有効領域であることを示す有効情報又は無効領域であることを示す無効情報を、領域状態情報として記憶する。
【００３９】
なお、第２記憶部８２は、アドレス単位で書き換え可能な不揮発性メモリであればよい。第２記憶部８２としては、例えば、ＥＥＰＲＯＭ、ＦｅＲＡＭ（Ferroelectric Random Access Memory）等、種々の不揮発性メモリーを用いることができる。
【００４０】
図２は、図１に示す第１記憶部８１に記憶されるデータ（プログラム）と、第２記憶部８２に記憶される領域状態情報（有効情報及び無効情報）を説明するための説明図である。図２に示す説明図は、例えば、第１記憶部８１及び第２記憶部８２の初期の記憶状態の一例を示している。
【００４１】
図２に示すように、第１記憶部８１は、１〜ｎの領域番号が付与されたｎ個の第１記憶領域１〜ｎを含んでいる。第１記憶領域１〜ｎ−１には、プログラム１〜ｎ−１が、例えば画像形成装置１の製造時に予め記憶されている。第１記憶領域１〜ｎ−１は、有効なデータを記憶する有効領域の一例である。第１記憶領域ｎには、有効なデータは記憶されていない。第１記憶領域ｎは、有効なデータを記憶しない無効領域の一例である。以下、各領域名称の後ろに付された番号は、各領域の領域番号を示している。
【００４２】
プログラム１〜ｎ−１は、第１記憶部８１に記憶されるデータの一例である。プログラム１〜ｎ−１は、例えば１本のプログラムがｎ−１分割されたデータであってもよく、それぞれ独立したプログラムであってもよい。また、第１記憶部８１に記憶されるデータは、プログラムに限らない。プログラム１〜ｎ−１の代わりに画像データ等のデータが記憶されていてもよい。「プログラム」の後ろに付された番号は、プログラム（データ）の内容を表すプログラム番号である。説明を簡易にするため、初期状態ではプログラム番号とそのプログラムが記憶された領域の領域番号とが一致する例を示しているが、プログラム番号は、そのプログラムが記憶された領域の領域番号とは必ずしも一致しない。
【００４３】
第１記憶領域１〜ｎの領域番号は、例えば第１記憶部８１のアドレスの小さい順に付されている。なお、第１記憶領域１〜ｎの領域番号は、第１記憶部８１のアドレス順に限られず、他の順序で順序づけされていてもよい。
【００４４】
第２記憶部８２は、第１記憶領域１〜ｎと対応付けられたｎ個の第２記憶領域１〜ｎを含んでいる。第２記憶領域１〜ｎには、それぞれ対応する第１記憶領域が有効領域であるか無効領域であるかを示す領域状態情報として、有効情報又は無効情報のうちいずれかが記憶されている。領域番号が等しい第１記憶領域と第２記憶領域とが互いに対応している。
【００４５】
図２の例では、第１記憶領域１〜ｎ−１は、有効なプログラム１〜ｎ−１が記憶された有効領域であるから、第１記憶領域１〜ｎ−１に対応する第２記憶領域１〜ｎ−１には有効情報が記憶されている。第１記憶領域ｎは、有効なプログラムが記憶されていない無効領域であるから、第１記憶領域ｎに対応する第２記憶領域ｎには無効情報が記憶されている。
【００４６】
有効情報及び無効情報は、共に、例えば１６ビットのデータである。そして、０のビット数が奇数のビット列が有効情報、０のビット数が偶数のビット列が無効情報とされている。図２に示す例では、第２記憶領域１〜ｎ−１には、０のビット数が１つの有効情報が記憶され、第２記憶領域ｎには、０のビット数が２つの無効情報が記憶されている。
【００４７】
なお、０のビット数が偶数のビット列を有効情報、０のビット数が奇数のビット列を無効情報としてもよい。
【００４８】
制御部４は、例えば所定の演算処理を実行するＣＰＵ（Central Processing Unit）と、不揮発性のＲＯＭ（Read Only Memory）と、揮発性のＲＡＭ（Random Access Memory）と、書き換え可能な不揮発性の例えばＥＥＰＲＯＭと、ブート部４５と、その周辺回路等とを備えて構成されている。これによって、制御部４は、操作パネル部５等で受け付けられた指示情報や、画像形成装置１の各所に設けられているセンサからの検出信号に応じて、該画像形成装置１全体の制御を行う。
【００４９】
そして、制御部４（後述するブート部４５）は、第１記憶部８１の有効領域に記憶されたプログラムを、例えばＲＡＭに読み出す。そして、制御部４は、ＲＡＭに記憶されたプログラムを実行することによって、スキャナコントローラ４１、ファクシミリコントローラ４２、プリンタコントローラ４３、コピーコントローラ４４、読出回数計数部４６、記憶制御部４７、及び電断制御部４８として機能する。
【００５０】
スキャナコントローラ４１は、スキャナ機能を実現するために用いられる各部の動作を制御するものである。具体的には、スキャナコントローラ４１は、例えば操作パネル部５によってスキャン開始指示が受け付けられると、スキャナ部２によって原稿画像を読み取らせる。そして、スキャナコントローラ４１は、スキャナ部２により生成された原稿画像を表す画像データを、ネットワークＩ／Ｆ部７によって、ネットワーク７１を介して接続されたパーソナルコンピュータ等の端末装置へ送信させる。
【００５１】
ファクシミリコントローラ４２は、ファクシミリ機能を実現するために用いられる各部の動作を制御するものである。ファクシミリコントローラ４２は、ファクシミリの送信を行う際には、ファクシミリ通信部６によって、スキャナ部２により読み取られた原稿の画像データを通信回線６１を介して他のファクシミリ装置等へ送信させる。
【００５２】
プリンタコントローラ４３は、プリンタ機能を実現するために用いられる各部の動作を制御するものである。プリンタコントローラ４３は、ネットワークＩ／Ｆ部７によってパーソナルコンピュータ等の端末装置から送信された印刷ジョブデータが受信された場合、当該印刷ジョブデータに基づいて、画像形成部３によって用紙に画像を形成させる。
【００５３】
コピーコントローラ４４は、コピー機能を実現するために用いられる各部の動作を制御するものである。具体的には、コピーコントローラ４４は、例えば操作パネル部５によってコピー開始指示が受け付けられると、スキャナ部２によって原稿画像を読み取らせる。そして、コピーコントローラ４４は、スキャナ部２により生成された原稿画像を表す画像データを画像形成部３へ出力し、画像形成部３によって用紙に画像を形成させる。
【００５４】
ブート部４５は、例えばシーケンサや論理回路等を用いて構成されている。そして、ブート部４５は、制御部４が起動されたとき、すなわち電源電圧Ｖｄｃが遮断状態から下限値Ｖｄｃ３以上の電圧になって制御部４が動作を開始したとき、第２記憶部８２を参照し、第２記憶領域１〜ｎのうち有効情報が記憶されている第２記憶領域と対応する第１記憶領域に記憶されているプログラムを、ＲＡＭに読み出す。
【００５５】
なお、例えばＲＯＭに記憶されたプログラムをＣＰＵが実行することによって、制御部４がブート部４５として機能する構成としてもよい。
【００５６】
読出回数計数部４６は、第１記憶部８１に記憶されたデータの読出回数ＣＴを計数する。具体的には、読出回数計数部４６は、例えばブート部４５によって、プログラムが第１記憶部８１からＲＡＭに読み出された回数を読出回数ＣＴとして計数する。そして、読出回数計数部４６は、計数した読出回数ＣＴを、例えばＥＥＰＲＯＭに記憶させる。
【００５７】
記憶制御部４７は、読出回数ＣＴが、予め設定された判定回数増加する都度のタイミング、すなわちプログラムが第１記憶部８１から判定回数読み出される都度のタイミングにおいて、書き直し処理を実行した後、電断制御部４８により有効情報記憶処理及び無効情報記憶処理が禁止されていなければ、有効情報記憶処理と無効情報記憶処理とを実行する。
【００５８】
書き直し処理は、無効情報を記憶する第２記憶領域を有効化対象第２領域とし、有効化対象第２領域と対応する第１記憶領域を有効化対象第１領域とし、有効化対象第１領域に有効化対象第１領域の次の順序の第１記憶領域に記憶されているデータを記憶させる処理である。
【００５９】
有効情報記憶処理は、有効化対象第１領域と対応する第２記憶領域である有効化対象領域に有効情報を記憶させることによって有効化対象第１領域を新たな有効領域とする処理である。
【００６０】
無効情報記憶処理は、前記次の順序の第１記憶領域を無効化対象第１領域とし、無効化対象第１領域と対応する第２記憶領域である無効化対象第２領域に無効情報を記憶させることによって無効化対象第２領域を新たな無効領域とする処理である。
【００６１】
電断制御部４８は、記憶制御部４７によって書き直し処理が実行された後、電断検出部８３によって電源断が検出されている場合、記憶制御部４７による有効情報記憶処理及び無効情報記憶処理の実行を禁止する。
【００６２】
次に、上述のように構成された画像形成装置１の動作について説明する。図３〜図５は、図１に示すメモリー制御装置８の動作の一例を示すフローチャートである。
【００６３】
まず、例えばユーザーが電源スイッチＳＷをオンするなどして電源部９から制御部４へ電圧値Ｖｄｃ１の電源電圧Ｖｄｃが供給されると、制御部４が動作を開始し、すなわち起動される。そうすると、ブート部４５が、初期起動か否かを確認する（ステップＳ１）。例えば、第２記憶部８２が一括消去されたままの状態、すなわち全ビットが１になっている場合、ブート部４５は、初期起動であると判断し（ステップＳ１でＹＥＳ）、ステップＳ２へ移行する。
【００６４】
ステップＳ２において、第１記憶部８１の第１記憶領域１〜ｎ−１に記憶されているプログラム１〜ｎ−１を読み出してＲＡＭに記憶させる初期起動処理を実行し、第２記憶部８２に記憶されている領域状態情報を初期化する。また、読出回数計数部４６は、読出回数ＣＴを１にする。そして、ブート部４５は、例えばコピージョブなどのジョブ待ち状態に移行する。
【００６５】
具体的には、ブート部４５は、例えば図２に記載されているように、第２記憶領域１〜ｎ−１のビット列を１ビットだけ０に書き換えることによって、第２記憶領域１〜ｎ−１の０のビット数を奇数にすることで、第２記憶領域１〜ｎ−１に有効情報を記憶させる。また、ブート部４５は、第２記憶領域ｎのビット列を２ビット０に書き換えることによって、第２記憶領域ｎの０のビット数を偶数にすることで、第２記憶領域ｎに無効情報を記憶させる。
【００６６】
一方、ステップＳ１において、ブート部４５は、初期起動ではないと判断した場合（ステップＳ１でＮＯ）、ステップＳ３へ移行する。具体的には、ブート部４５は、例えば第２記憶部８２に０が書き込まれたビットが有った場合、初期起動ではないと判断する。
【００６７】
ステップＳ３において、ブート部４５は、第２記憶部８２を参照し、有効情報（０の数が奇数のビット列）が記憶されている第２記憶領域と対応する第１記憶領域、すなわち有効領域に記憶されているプログラムを読み出してＲＡＭへ記憶させる。図２に示す例では、第１記憶領域１〜ｎ−１が有効領域であり、第１記憶領域１〜ｎ−１に記憶されているプログラム１〜ｎ−１がＲＡＭに記憶される。
【００６８】
次に、読出回数計数部４６は、読出回数ＣＴに１を加算する（ステップＳ４）。
【００６９】
次に、記憶制御部４７は、読出回数ＣＴが予め設定された判定回数Ｊで割り切れるか否かを確認する（ステップＳ５）。読出回数ＣＴが判定回数Ｊで割り切れない場合（ステップＳ５でＮＯ）、第１記憶部８１の書き直し処理を実行する設定タイミングではないから記憶制御部４７は、ジョブ待ち状態に移行する。
【００７０】
一方、読出回数ＣＴが判定回数Ｊで割り切れた場合（ステップＳ５でＹＥＳ）、記憶制御部４７は、設定タイミングであると判定し、第１記憶領域の一つについて、書き直し処理を実行するべくステップＳ６へ移行する。これにより、読出回数ＣＴが判定回数Ｊ増加する都度のタイミングで、ステップＳ６以下の書き直し処理が実行される。なお、読出回数ＣＴが判定回数Ｊになったときに読出回数ＣＴを０にリセットし、読出回数ＣＴが判定回数Ｊになる都度、ステップＳ６へ移行するようにしてもよい。
【００７１】
ステップＳ６において、記憶制御部４７は、無効情報（０の数が偶数のビット列）が記憶されている第２記憶領域ｍを検索し、有効化対象第２領域ｍとする。以下、有効化対象第２領域（無効領域）の領域番号をｍとする。
【００７２】
次に、記憶制御部４７は、領域番号ｍがｎであった場合（ステップＳ７でＹＥＳ）、すなわち第１記憶部８１の最後の領域が無効領域であった場合、設定順序を領域番号の逆順（領域番号の大きい順）とし（ステップＳ８）、ステップＳ２４へ移行する。例えば図２においては、無効領域の領域番号ｍはｎであるから、設定順序は領域番号の逆順（領域番号の大きい順）とされて、ステップＳ２４へ移行する。
【００７３】
一方、領域番号ｍがｎではなく（ステップＳ７でＮＯ）、１であった場合（ステップＳ９でＹＥＳ）、すなわち第１記憶部８１の最初の領域が無効領域であった場合、設定順序を領域番号順（領域番号の小さい順）とし（ステップＳ１０）、ステップＳ２４へ移行する。
【００７４】
他方、ステップＳ９において、領域番号ｍが１ではなかった場合（ステップＳ９でＮＯ）、ステップＳ２１へ移行する。
【００７５】
ステップＳ２１において、記憶制御部４７は、第２記憶領域ｍ−１の０のビット数と第２記憶領域ｍ＋１の０のビット数とを比較する。そして、第２記憶領域ｍ−１の０のビット数が第２記憶領域ｍ＋１の０のビット数より小さい場合（ステップＳ２１でＹＥＳ）、記憶制御部４７は、設定順序を領域番号の逆順（領域番号の大きい順）とし（ステップＳ２２）、ステップＳ２４へ移行する。
【００７６】
一方、第２記憶領域ｍ−１の０のビット数が第２記憶領域ｍ＋１の０のビット数より大きい場合（ステップＳ２１でＮＯ）、記憶制御部４７は、設定順序を領域番号順（領域番号の小さい順）とし（ステップＳ２３）、ステップＳ２４へ移行する。
【００７７】
以上のように、第２記憶領域に記憶された領域状態情報の０のビット数の大小関係によって、設定順序を設定することが可能となる。そのため、設定順序を管理するために、領域状態情報とは別の情報を記憶する必要がない。
【００７８】
ステップＳ２４において、記憶制御部４７は、設定順序を確認する。そして、設定順序が領域番号の逆順であった場合（ステップＳ２４でＹＥＳ）、記憶制御部４７は、第１記憶領域ｍ−１を無効化対象第１領域ｐとし、第１記憶領域ｍを有効化対象第１領域ｍとし、無効化対象第１領域ｐのデータを有効化対象第１領域ｍに記憶させる（ステップＳ２５）。この場合、第１記憶領域ｍ−１は、設定順序が第１記憶領域ｍ（有効化対象第１領域ｍ）の次の順序の第１記憶領域であり、ステップＳ２５は、書き直し処理の一例である。
【００７９】
図６〜図９は、図１に示すメモリー制御装置８の動作を説明するための説明図である。例えば、図２に示す状態ではｍ＝ｎであるから、図６（ａ）に示すように、第１記憶領域ｎ−１が無効化対象第１領域ｐとなり、無効化対象第１領域ｐに記憶されているプログラムｎ−１が、有効化対象第１領域ｍである第１記憶領域ｎに記憶される。
【００８０】
次に、電断制御部４８は、電断検出部８３によって電断が検出されているか否かを確認する（ステップＳ２７）。そして、電断検出部８３によって電断が検出されていた場合（ステップＳ２７でＹＥＳ）、電断制御部４８は、記憶制御部４７による領域状態情報の更新処理（有効情報記憶処理及び無効情報記憶処理）を禁止し、処理を終了する。そうすると、すでに電断検出部８３によって電断が検出されているから、電源電圧Ｖｄｃが徐々に低下し、電源電圧Ｖｄｃが下限値Ｖｄｃ３を下回ると、メモリー制御装置８は動作を停止する。
【００８１】
一方、電断検出部８３によって電断が検出されていない場合（ステップＳ２７でＮＯ）、電断制御部４８は、記憶制御部４７による領域状態情報の更新処理（有効情報記憶処理及び無効情報記憶処理）を実行させるべく、ステップＳ３１へ移行する。
【００８２】
ステップＳ３１において、記憶制御部４７は、第２記憶部８２は初期化状態ではなく、かつ領域番号ｍが１又はｎであるか否かを確認する（ステップＳ３１）。そして、第２記憶部８２が初期化状態であった場合、あるいは領域番号ｍが１、ｎ以外であった場合（ステップＳ３１でＮＯ）、ステップＳ３２へ移行する。
【００８３】
例えば図６（ａ）に示す状態では、第２記憶部８２は初期化状態（例えば第１記憶領域ｎのビット０の数が１個、かつ第２記憶領域ｎのビット０の数が２個の状態）であるから、ステップＳ３２へ移行する。
【００８４】
ステップＳ３２において、記憶制御部４７は、第２記憶領域ｍ（有効化対象第２領域ｍ）のビット列のうち１ビットを１から０に書き換える。
【００８５】
例えば、図６（ａ）に示す例では、ｍ＝ｎであるから、図６（ｂ）に示すように、第２記憶領域ｎ（有効化対象第２領域ｍ）のビット列のうち１ビットが１から０に書き換えられる。これにより、第２記憶領域ｍ（ｎ）（有効化対象第２領域ｍ）に有効情報が記憶され、第１記憶領域ｍ（ｎ）が新たな有効領域となる。ステップＳ３２は、有効情報記憶処理の一例である。
【００８６】
次に、記憶制御部４７は、第２記憶領域ｐ（無効化対象第２領域ｐ）のビット列のうち１ビットを１から０に書き換え（ステップＳ３３）、ジョブ待ち状態へ移行する。
【００８７】
例えば、図６（ａ）に示す例では、ｐ＝ｎ−１であるから、図６（ｂ）に示すように、第２記憶領域ｎ−１（無効化対象第２領域ｐ）のビット列のうち１ビットが１から０に書き換えられる。これにより、無効化対象第２領域ｐに無効情報が記憶され、第１記憶領域ｎ−１（無効化対象第１領域ｐ）が新たな無効領域となる。ステップＳ３３は、無効情報記憶処理の一例である。
【００８８】
以後、画像形成装置１の起動が繰り返され、ステップＳ１〜Ｓ３３の処理が繰り返されると、図７（ａ）、（ｂ）に示すように、順次、無効領域が設定順序方向（領域番号順と逆に番号が減少する方向）に移動し、第１記憶部８１に記憶されたデータ（プログラム１〜ｎ−１）は、設定順序と逆方向（領域番号順に番号が増加する方向）に移動する。
【００８９】
例えばステップＳ３１において、図７（ａ）に示す状態であった場合には、無効領域の領域番号ｍはｎ−２であるから、領域番号ｍは１でもｎでもないので（ステップＳ３１でＮＯ）、ステップＳ３１からステップＳ３２へ移行する。
【００９０】
そして、図７（ｂ）に示す状態の次に、領域番号ｍが１となり、図８（ａ）に示す状態となる。図８（ａ）に示す状態で画像形成装置１が起動されると、ステップＳ９において、領域番号ｍが１であるから（ステップＳ９でＹＥＳ）、設定順序が領域番号順（領域番号の小さい順）に反転されて（ステップＳ１０）、ステップＳ２４へ移行する。
【００９１】
ステップＳ２４では、設定順序が領域番号順であるから（ステップＳ２４でＮＯ）、記憶制御部４７は、第１記憶領域ｍ＋１を無効化対象第１領域ｐとし、第１記憶領域ｍを有効化対象第１領域ｍとし、無効化対象第１領域ｐのデータを有効化対象第１領域ｍに記憶させる（ステップＳ２６）。この場合、第１記憶領域ｍ＋１は、設定順序が第１記憶領域ｍ（有効化対象第１領域ｍ）の次の順序の第１記憶領域であり、ステップＳ２６は、書き直し処理の一例である。
【００９２】
図８（ａ）に示す状態ではｍ＝１であるから、第１記憶領域２が無効化対象第１領域ｐとなり、無効化対象第１領域ｐに記憶されているプログラム１が、有効化対象第１領域ｍである第１記憶領域１に記憶される。
【００９３】
次に、上述のステップＳ２７が実行される。そして、電断検出部８３によって電断が検出されていない場合（ステップＳ２７でＮＯ）、ステップＳ３１において、記憶制御部４７は、第２記憶部８２は初期化状態ではなく、かつ領域番号ｍが１又はｎであるか否かを確認する（ステップＳ３１）。
【００９４】
ここで、図８（ａ）に示す状態ではｍ＝１であるから（ステップＳ３１でＹＥＳ）、ステップＳ３４へ移行する。
【００９５】
ステップＳ３４において、記憶制御部４７は、第２記憶領域ｍ（有効化対象第２領域ｍ）のビット列のうち３ビットを１から０に書き換える（図９（ａ））。これにより、第２記憶領域ｍ（１）（有効化対象第２領域ｍ）に有効情報が記憶され、第１記憶領域ｍ（１）が新たな有効領域となる。ステップＳ３４は、有効情報記憶処理の一例である。
【００９６】
次に、記憶制御部４７は、第２記憶領域ｐ（無効化対象第２領域ｐ）のビット列のうち１ビットを１から０に書き換え（ステップＳ３３、図９（ａ））、ジョブ待ち状態へ移行する。
【００９７】
以後、画像形成装置１の起動が繰り返され、ステップＳ１〜Ｓ３３の処理が繰り返されると、ステップＳ３４において、第２記憶領域１のビット列のうち３ビットが１から０に書き換えられた結果、ステップＳ２１において、第２記憶領域ｍ−１の０のビット数が第２記憶領域ｍ＋１の０のビット数より大きくなって（ステップＳ２１でＮＯ）、記憶制御部４７は、設定順序を領域番号順（領域番号の小さい順）とし（ステップＳ２３）、ステップＳ２４へ移行する。
【００９８】
そうすると、ステップＳ２４において、設定順序が領域番号順であるから（ステップＳ２４でＮＯ）、記憶制御部４７は、第１記憶領域ｍ＋１を無効化対象第１領域ｐとし、第１記憶領域ｍを有効化対象第１領域ｍとし、無効化対象第１領域ｐのデータを有効化対象第１領域ｍに記憶させる（ステップＳ２６）。
【００９９】
その結果、以降、図９（ａ）、（ｂ）に示すように、順次、無効領域が設定順序方向（領域番号順に番号が増加する方向）に移動し、第１記憶部８１に記憶されたデータ（プログラム１〜ｎ−１）は、設定順序と逆方向（領域番号の逆順に番号が減少する方向）に移動する。
【０１００】
以上のように、画像形成装置１の起動が繰り返され、ステップＳ１〜Ｓ３３の処理が繰り返されることによって、判定回数Ｊ回、起動（第１記憶部８１のリード）が行われる都度、データの書き直し処理が実行される領域を順次シフトしつつ、第１記憶領域１〜ｎのうちひとつに書き直し処理が実行される。従って、Ｊ×ｎ回、起動（第１記憶部８１のリード）が行われる間に、第１記憶領域１〜ｎのすべてに対してデータの書き直し処理を実行することが可能となる。
【０１０１】
ところで、ステップＳ２５〜Ｓ３３の処理によれば、第１記憶部８１における無効化対象第１領域ｐのデータが有効化対象第１領域ｍに記憶され、すなわちデータのシフト及び書き直し処理が終了した後、電断の発生が検出されない場合にのみ、第２記憶部８２の有効情報及び無効情報の書き換えが実行される。その結果、もし仮に、ステップＳ２５又はＳ２６のデータ書き込み処理中に電断が発生した場合、例えば図６（ａ）に示す状態で電断が発生した場合、ステップＳ３１〜Ｓ３３は実行されないから、第２記憶部８２に記憶された領域状態情報は、図６（ａ）に示す状態のまま保持される。また、書き直し処理を実行しても、元の有効領域であった無効化対象第１領域ｐに記憶されていたデータはそのまま保持されている。その結果、再び画像形成装置１が起動されたときは、図６（ａ）に示す状態のまま、再びステップＳ１〜Ｓ３３の処理が繰り返されるので、書き込み処理中であったデータ（例えば図６（ａ）におけるプログラムｎ−１）が損なわれることがない。従って、第１記憶部８１から正しいデータ（プログラム）が読み出せなくなることが防止される。
【０１０２】
一方、もし仮に、第２記憶部８２に記憶された領域状態情報の更新（ステップＳ３２〜Ｓ３４）を先に実行した後、第１記憶部８１に記憶されたデータの書き換え（ステップＳ２５又はＳ２６）を実行した場合には、以下のような不都合が生じる。すなわち、第１記憶部８１に記憶されたデータの書き換え（ステップＳ２５又はＳ２６）を実行中に電断が発生し、データの書き換えを正常に完了できなかった場合、例えば図１０に示すように、書き換え途中で電断が発生したために不正データが記憶されている第１記憶領域ｎが有効領域とされてしまう。その結果、再び画像形成装置１が起動されたときは、ブート部４５によって不正データが読み出されてＲＡＭに記憶されるという不都合が生じる。
【０１０３】
一方、メモリー制御装置８における記憶制御部４７は、データのシフト及び書き直し処理が終了した後、電断の発生が検出されない場合にのみ、第２記憶部８２の有効情報及び無効情報の書き換えを実行するので、例えデータの書き直し処理中に電断が発生した場合であっても、再び画像形成装置１が起動されたときは、第１記憶部８１から正常なデータを読み出すことが可能となる。
【０１０４】
なお、電断検出部８３及び電断制御部４８を備えず、ステップＳ２７を実行しない構成としてもよい。電断検出部８３及び電断制御部４８を備えない場合であっても、ステップＳ３２及びＳ３４の実行前に電源電圧Ｖｄｃが下限値Ｖｄｃ３を下回ってメモリー制御装置８が動作を停止した場合は電断制御部４８により領域状態情報の更新が禁止された場合と同様の動作となるので再び画像形成装置１が起動されたときは、第１記憶部８１から正常なデータを読み出すことが可能となる。
【０１０５】
ステップＳ３２〜Ｓ３４の実行後に電源電圧Ｖｄｃが下限値Ｖｄｃ３を下回った場合も、すでに書き直し処理、及び領域状態情報の更新処理（有効情報記憶処理、及び無効情報記憶処理）は正常に終了しているので、再び画像形成装置１が起動されたときは、第１記憶部８１から正常なデータを読み出すことが可能となる。
【０１０６】
有効情報記憶処理（ステップＳ３２，Ｓ３４）と無効情報記憶処理（ステップＳ３３）との間で電源電圧Ｖｄｃが下限値Ｖｄｃ３を下回った場合にのみ、不都合が生じる虞があるが、ステップＳ３２〜Ｓ３４は、書き直し処理と異なり、１ビット（又は３ビット）書き換えるだけであるので極めて短い時間で処理が終了し、有効情報記憶処理（ステップＳ３２，Ｓ３４）と無効情報記憶処理（ステップＳ３３）との間で電源電圧Ｖｄｃが下限値Ｖｄｃ３を下回る可能性は極めて小さい。従って、電断検出部８３及び電断制御部４８を備えない場合であっても、第２記憶部８２に記憶された領域状態情報の更新（ステップＳ３２〜Ｓ３４）を先に実行した後、第１記憶部８１に記憶されたデータの書き換え（ステップＳ２５又はＳ２６）を実行する場合と比べて再び画像形成装置１が起動されたときに、第１記憶部８１から正常なデータを読み出せなくなるおそれが低減される。
【０１０７】
さらに、電断検出部８３及び電断制御部４８を備えることで、再び画像形成装置１が起動されたときに、第１記憶部８１から正常なデータを読み出すことを可能とする確実性が向上する。
【符号の説明】
【０１０８】
１  画像形成装置
２  スキャナ部
３  画像形成部
４  制御部
５  操作パネル部
６  ファクシミリ通信部
８  メモリー制御装置
９  電源部
４１  スキャナコントローラ
４２  ファクシミリコントローラ
４３  プリンタコントローラ
４４  コピーコントローラ
４５  ブート部
４６  読出回数計数部
４７  記憶制御部
４８  電断制御部
８１  第１記憶部
８２  第２記憶部
８３  電断検出部
ＣＴ  読出回数
Ｊ  判定回数
ＳＷ  電源スイッチ
Ｖｄｃ  電源電圧
Ｖｄｃ１  電圧値
Ｖｄｃ２  基準電圧値
Ｖｄｃ３  下限値
【図１】
2013218412.tif 000003
【図２】
2013218412.tif 000004
【図３】
2013218412.tif 000005
【図４】
2013218412.tif 000006
【図５】
2013218412.tif 000007
【図６】
2013218412.tif 000008
【図７】
2013218412.tif 000009
【図８】
2013218412.tif 000010
【図９】
2013218412.tif 000011
【図１０】
2013218412.tif 000012