(57)【要約】【課題】本発明は、印刷回路基板用積層板及び印刷回路基板の製造方法を提供する。【解決手段】本発明による印刷回路基板の製造方法は、半硬化状態の絶縁体の一面に電子素子を仮接するステップと、電子素子を加圧して絶縁体に電子素子が挿入された印刷回路基板用積層板を準備するステップと、印刷回路基板用積層板の表面に電子素子と電気的に接続される回路パターンを形成するステップと、を含むことを特徴とする。【選択図】図２
2013065841.tif 000002
【特許請求の範囲】
【請求項１】
半硬化状態の絶縁体の一面に電子素子を仮接するステップと、
前記電子素子を加圧して前記電子素子を前記絶縁体に挿入するステップと
を含む印刷回路基板用積層板の製造方法。
【請求項２】
前記電子素子を挿入するステップが、
一面に導電層が積層されたキャリアを前記絶縁体の両面にそれぞれ配置し、前記キャリアを加圧するステップであることを特徴とする請求項１に記載の印刷回路基板用積層板の製造方法。
【請求項３】
前記電子素子を挿入するステップの後に、
前記キャリアを除去するステップをさらに含むことを特徴とする請求項２に記載の印刷回路基板用積層板の製造方法。
【請求項４】
前記電子素子を前記絶縁体に挿入するステップの後に、
前記導電層と前記絶縁体とが結合するように、前記絶縁体を硬化させるステップをさらに含むことを特徴とする請求項２に記載の印刷回路基板用積層板の製造方法。
【請求項５】
前記電子素子を仮接するステップが、
前記電子素子が接着されるように、前記絶縁体を加熱及び加圧することを特徴とする請求項１に記載の印刷回路基板用積層板の製造方法。
【請求項６】
半硬化状態の絶縁体の一面に電子素子を仮接するステップと、
前記電子素子を加圧して前記絶縁体に前記電子素子が挿入された印刷回路基板用積層板を準備するステップと、
前記印刷回路基板用積層板の表面に前記電子素子と電気的に接続する回路パターンを形成するステップと
を含む印刷回路基板の製造方法。
【請求項７】
前記電子素子を挿入するステップが、
一面に導電層が積層されたキャリアを前記絶縁体の両面にそれぞれ配置し、前記キャリアを加圧するステップであることを特徴とする請求項６に記載の印刷回路基板の製造方法。
【請求項８】
前記電子素子を挿入するステップの後に、
前記キャリアを除去するステップをさらに含むことを特徴とする請求項７に記載の印刷回路基板の製造方法。
【請求項９】
前記電子素子を前記絶縁体に挿入するステップの後に、
前記導電層と前記絶縁体とが結合するように、前記絶縁体を硬化させるステップをさらに含むことを特徴とする請求項７に記載の印刷回路基板の製造方法。
【請求項１０】
前記導電層に前記回路パターンを形成するステップをさらに含むことを特徴とする請求項６に記載の印刷回路基板の製造方法。
【請求項１１】
前記電子素子を仮接するステップが、
前記電子素子が接着されるように、前記絶縁体を加熱及び加圧することを特徴とする請求項６に記載の印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷回路基板用積層板及び印刷回路基板の製造方法に関する。
【背景技術】
【０００２】
近年、携帯用端末機及びノート・パソコンの普及により、高速動作の要求される電子機器が広く使用されつつあり、これにより、高速動作が可能な印刷回路基板が求められている。この高速動作のためには、印刷回路基板において、配線及び電子部品の高密度化が要求される。このような高密度化を達成するために、ビルドアップ（ｂｕｉｌｄ  ｕｐ）工法が用いられており、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓ）などにより回路が微細化されている。一方では、抵抗またはキャパシタ、ＩＣなどの部品を基板内に内蔵（ｅｍｂｅｄｄｉｎｇ）する内蔵型基板（Ｅｍｂｅｄｄｅｄ  ＰＣＢ）が開発されている。この内蔵型印刷回路基板は、基板サイズの減少、表面実装面積の更なる確保、インタコネクション（Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）の面積の確保、及びインピーダンスの減少などの利点があり、持続的に研究開発する必要がある。
【０００３】
これに関連した技術としては特許文献１がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国公開特許第２０１１−００４７０１６号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、絶縁体にキャビティを形成する工程なしに電子素子が挿入され、製造工程が簡略化になる印刷回路基板用積層板及び印刷回路基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によれば、半硬化状態の絶縁体の一面に電子素子を仮接するステップと、電子素子を加圧して電子素子を絶縁体に挿入するステップとを含む印刷回路基板用積層板の製造方法が提供される。
【０００７】
電子素子を挿入するステップでは、一面に導電層が積層されたキャリアを絶縁体の両面にそれぞれ配置し、キャリアを加圧することができる。
【０００８】
電子素子を挿入するステップの後に、キャリアを除去するステップをさらに含むことができる。
【０００９】
電子素子を絶縁体に挿入するステップの後に、導電層と絶縁体とが結合するように絶縁体を硬化させるステップをさらに含むことができる。
【００１０】
電子素子が接着されるように、絶縁体を加熱及び加圧することができる。
【００１１】
本発明の他の実施形態によれば、半硬化状態の絶縁体の一面に電子素子を仮接するステップと、電子素子を加圧して絶縁体に電子素子が挿入された印刷回路基板用積層板を準備するステップと、印刷回路基板用積層板の表面に、電子素子と電気的に接続される回路パターンを形成するステップとを含む印刷回路基板の製造方法が提供される。
【００１２】
電子素子を挿入するステップは、一面に導電層が積層されたキャリアを絶縁体の両面にそれぞれ配置し、キャリアを加圧するステップであってもよい。
【００１３】
電子素子を挿入するステップの後に、キャリアを除去するステップをさらに含むことができる。
【００１４】
電子素子を絶縁体に挿入するステップの後に、導電層と絶縁体とが結合するように、絶縁体を硬化させるステップをさらに含むことができる。
【００１５】
導電層に回路パターンを形成するステップをさらに含むことができる。
【００１６】
電子素子を仮接するステップでは、電子素子が接着されるように絶縁体を加熱及び加圧することができる。
【発明の効果】
【００１７】
本発明の実施例によれば、絶縁体にキャビティを形成する工程なしに、直ちに電子素子を加圧して挿入することにより、印刷回路基板用積層板及び印刷回路基板の製造に必要な時間及び費用を低減でき、絶縁体にキャビティによる界面が形成されないので、電気信号のノイズを低減することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施例に係る印刷回路基板用積層板の製造方法を示すフローチャートである。
【図２】本発明の一実施例に係る印刷回路基板の製造方法を示すフローチャートである。
【図３】本発明の一実施例により製造される印刷回路基板の一工程を示す図面である。
【図４】図３に示した工程に続く工程を示す図面である。
【図５】図４に示した工程に続く工程を示す図面である。
【図６】図５に示した工程に続く工程を示す図面である。
【発明を実施するための形態】
【００１９】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に対して限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
【００２０】
第１、第２などの用語は、多様な構成要素を説明するために用いられるに過ぎず、構成要素がそれらの用語により限定されるものではない。それらの用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
【００２１】
本願で用いた用語は、ただ特定の実施例を説明するために用いられたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組合せたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組合せたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
【００２２】
以下、本発明に係る印刷回路基板用積層板及び印刷回路基板の製造方法の実施例を添付図面に基づいて詳細に説明することにし、添付図面を参照して説明するに当たって、図面符号に拘わらず同一かつ対応の構成要素には同一の図面符号を付し、これに対する重複説明は省略する。
【００２３】
図１は、本発明の一実施例に係る印刷回路基板用積層板の製造方法を示すフローチャートであり、図２は、本発明の一実施例に係る印刷回路基板の製造方法を示すフローチャートである。図３ないし図６は、本発明の一実施例により製造される印刷回路基板を順により示す図面である。
【００２４】
以下では、図１及び図３ないし図５を参照して、本発明の一実施例に係る印刷回路基板用積層板の製造方法を説明する。
【００２５】
図１を参照すると、本発明の一実施例によれば、半硬化状態の絶縁体１１０の一面に電子素子１２０を仮接するステップ（Ｓ１１０）及び電子素子１２０を加圧して電子素子１２０を絶縁体１１０に挿入するステップ（Ｓ１２０）を含む印刷回路基板用積層板製造方法が提供される。
【００２６】
電子素子１２０を仮接するステップ（Ｓ１１０）は、図３に示すように、半硬化状態の絶縁体１１０の一面に電子素子１２０を配置し、その後、絶縁体１１０に電子素子１２０を付着するステップである。
【００２７】
電子素子１２０は、絶縁体１１０に完全に結合されなくてもよく、後に行われるステップにおいて動かない程度にだけ接着されてもよい。絶縁体１１０が半硬化状態であるため、電子素子１２０を加圧して接着することができ、より安定的な接着のために絶縁体１１０を加圧するとともに電子素子１２０を加圧してもよい。
【００２８】
絶縁体１１０は、上述したように半硬化状態で形成され、一例としてプリプレグであってもよい。絶縁体１１０の厚さは、挿入する電子素子１２０の厚さの少なくとも２倍以上であってもよい。
【００２９】
電子素子１２０を挿入するステップ（Ｓ１２０）は、電子素子１２０を加圧して、半硬化状態の絶縁体１１０に挿入するステップである。
【００３０】
このとき、絶縁体１１０の両面には、図４に示すように、一面に導電層１３０が積層されたキャリア１４０をそれぞれ配置することができる。電子素子１２０を加圧する代わりにキャリア１４０を加圧して電子素子１２０を絶縁体１１０に挿入することができる。絶縁体１１０及び導電層１３０は、銅を含んで形成されてもよく、後のステップでキャリア１４０の除去が容易となるように互いに異なる材質であってもよい。
【００３１】
キャリア１４０を加圧し、絶縁体１１０に電子素子１２０が挿入された後に、半硬化状態の絶縁体１１０を硬化し、絶縁体１１０と導電層１３０とを結合させるステップ（Ｓ１３０）をさらに含むことができる。絶縁体１１０と導電層１３０とが結合されると、後のステップでキャリア１４０の除去が容易となる。
【００３２】
上述したように、絶縁層が硬化されると、図５に示すように、導電層１３０からキャリア１４０を除去するステップ（Ｓ１４０）をさらに含むことができる。キャリア１４０を除去する方法としては、通常の方法を用いることができ、例えばキャリア１４０をエッチングあるいは剥離することで除去することができる。
【００３３】
キャリア１４０を除去した後には、図５に示すように、絶縁体１１０の表面に導電層１３０が形成され、キャビティの形成なしに、絶縁体１１０の内部に電子素子１２０が内蔵された印刷回路基板用積層板を提供することができる。
【００３４】
以上では、絶縁体１１０にキャビティの形成なしに電子素子１２０が内蔵された印刷回路基板用積層板を提供する方法について説明したが、以下では、キャビティの形成なしに絶縁体１１０に電子素子１２０が予め挿入され提供される印刷回路基板用積層板を含む印刷回路基板の製造方法について、図２ないし図６を参考して説明する。
【００３５】
図２に示すように、本発明の他の実施例によれば、半硬化状態の絶縁体１１０の一面に電子素子１２０を仮接するステップ（Ｓ２１０）と、電子素子１２０を加圧して絶縁体１１０に電子素子１２０が挿入された印刷回路基板用積層板を準備するステップ（Ｓ２２０）と、印刷回路基板用積層板の表面に電子素子１２０と電気的に接続する回路パターン１３２を形成するステップ（Ｓ２３０）と、を含む印刷回路基板の製造方法が提供される。
【００３６】
電子素子１２０を仮接するステップ（Ｓ２１０）及び電子素子１２０を加圧して絶縁体１１０に電子素子１２０が挿入された印刷回路基板用積層板を準備するステップ（Ｓ２２０）は、上述した印刷回路基板用積層板の製造方法と同様であるので、その説明を省略する。
【００３７】
絶縁体１１０の表面に導電層１３０が形成され、絶縁体１１０の内部に電子素子１２０が挿入された印刷回路基板用積層板が準備されると（Ｓ２２０）、図６に示すように、絶縁体１１０の表面に形成された導電層１３０に回路パターン１３２を形成するステップ（Ｓ２３０）をさらに含むことができる。
【００３８】
回路パターン１３２を形成するステップは、絶縁体１１０の内部に挿入された電子素子１２０と電気的に接続されるように、回路パターン１３２を形成するステップである。回路パターン１３２を形成する方法は、通常の方法を用いることができ、例えばフォトレジストを用いた湿式エッチングなどの方法により回路パターン１３２を形成することができる。
【００３９】
本発明によれば、印刷回路基板用積層板及び印刷回路基板の製造方法は、絶縁体１１０にキャビティの形成なしに、直ちに電子素子１２０が挿入されるので、製造ステップが簡略化になり、キャビティの形成による絶縁体との界面が存在しないので、電子素子１２０から伝達される電子信号のノイズが低減される。
【００４０】
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有した者であれば、特許請求範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更させることができ、これも本発明の権利範囲内に含まれるものであることを理解できよう。
【符号の説明】
【００４１】
１１０  絶縁体
１２０  電子素子
１３０  導電層
１３２  回路パターン
１４０  キャリア
【図１】
2013065841.tif 000003
【図２】
2013065841.tif 000004
【図３】
2013065841.tif 000005
【図４】
2013065841.tif 000006
【図５】
2013065841.tif 000007
【図６】
2013065841.tif 000008