(57)【要約】【課題】回路規模の大型化を抑えつつ、タイミング同期信号の乱れが発生した場合に表示映像の乱れを目立たないようにする。【解決手段】画像表示装置は、外部からの画像信号の入力を受ける画像入力部７０２と、画像を表示可能な表示デバイス１００と、タイミング同期信号の周期で表示デバイスを駆動し、該表示デバイスに画像信号に応じた画像を表示させる表示デバイス駆動部２００とを有する。制御部７１１は、タイミング同期信号の乱れを検出した場合に、所定期間の間、表示デバイス駆動部の動作を該乱れを検出しない場合と異ならせる。【選択図】図７
2013228559.tif 000002
【特許請求の範囲】
【請求項１】
外部からの画像信号の入力を受ける画像入力部と、
画像を表示可能な表示デバイスと、
タイミング同期信号の周期で前記表示デバイスを駆動し、該表示デバイスに前記画像信号に応じた画像を表示させる表示デバイス駆動部とを有し、
前記タイミング同期信号の乱れを検出した場合に、所定期間の間、前記表示デバイス駆動部の動作を前記乱れを検出しない場合と異ならせる制御部とを有することを特徴とする画像表示装置。
【請求項２】
前記制御部が前記乱れを検出しない場合において、前記表示デバイス駆動部は、前記タイミング同期信号の周期ごとに、所定電圧範囲で可変な前記表示デバイスの画素電圧を生成し、
前記制御部は、前記乱れを検出した場合は、前記表示デバイス駆動部に、前記所定期間の間、前記画素電圧を前記所定電圧範囲の下限値または下限側の電圧値に固定させることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
該画像表示装置におけるユーザ操作を受ける操作部を有しており、
前記制御部は、前記乱れを、前記操作部において所定の操作が行われたことをもって検出することを特徴とする請求項１または２に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイやプラズマディスプレイ等の画像表示装置に関する。
【背景技術】
【０００２】
上記のような画像表示装置では、水平同期信号や垂直同期信号といったタイミング同期信号に応じた周期で、入力された映像信号に対応するフレーム画像を表示デバイス（表示素子）に順次表示することで滑らかな映像を表示する。タイミング同期信号が表示デバイスに合った一定の周期で出力されている場合は、人間の目には映像が正常に表示されているように見える。しかし、タイミング同期信号が表示デバイスに合わない周期で出力された場合や特殊な動作により正常な周期から逸脱した場合には、人間の目に知覚できる映像の乱れが発生する。
【０００３】
特許文献１では、液晶表示装置に入力される映像信号の乱れを検出した場合に、黒挿入駆動法を用いて液晶の逆転移を抑制する方法が開示されている。映像信号の乱れとは、映像信号の周波数が５０Ｈｚから６０Ｈｚに変化した瞬間等、映像信号が不安定となった状態である。そして、黒挿入駆動法によって液晶の逆転移を防止することで、表示映像の画質の劣化を防いでいる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−４２６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１にて開示された液晶表示装置では、外部から入力される映像信号の乱れに対応するが、タイミング同期信号の乱れには対応していない。しかも、入力される映像信号の乱れに対して、液晶デバイス内のデータ線に印加する信号発生源を切り替えるため、回路規模が大きくなり易い。
【０００６】
本発明は、回路規模の大型化を抑えつつ、タイミング同期信号の乱れが発生した場合に表示映像の乱れを目立たないようにすることができる画像表示装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一側面としての画像表示装置は、外部からの画像信号の入力を受ける画像入力部と、画像を表示可能な表示デバイスと、タイミング同期信号の周期で表示デバイスを駆動し、該表示デバイスに画像信号に応じた画像を表示させる表示デバイス駆動部とを有する。そして、制御部は、タイミング同期信号の乱れを検出した場合に、所定期間の間、表示デバイス駆動部の動作を該乱れを検出しない場合と異ならせることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、回路規模を大型化することなく、タイミング同期信号に乱れが発生した場合の表示映像の画質の劣化を抑えることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１である画像表示装置の構成を示すブロック図。
【図２】実施例１の画像表示装置における画素の構成を示す図。
【図３】実施例１におけるＣＣＬＫのカウント数によるランプ電圧のサンプリングを示す図。
【図４】実施例１における垂直同期信号と水平同期信号との関係を示す図。
【図５】実施例１における正常な同期信号と乱れた同期信号を示す図。
【図６】実施例１におけるランプ電圧を示す図。
【図７】実施例１の画像表示装置のプロジェクタへの応用例を示すブロック図。
【図８】実施例１における制御フローチャート。
【図９】本発明の実施例２である画像表示装置のＤＡ変換部を示す図。
【図１０】図９に示したＤＡ変換部の動作を示す図。
【図１１】実施例２の画像表示装置の構成を示すブロック図。
【図１２】実施例２における垂直同期信号および水平同期信号とデータとの関係を示す図。
【図１３】実施例２の画像表示装置における画素の構成を示す図。
【図１４】実施例２における画素電圧を示す図。
【図１５】実施例２における制御フローチャート。
【図１６】サンプリング制御回路から出力されるＣＲＳＴ信号とＣＣＬＫを示す図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
図１には、本発明の実施例１である画像表示装置に含まれる液晶パネル表示部の構成を示している。該液晶パネル表示部は、画像を表示可能な表示デバイスとしての液晶表示パネル１００と、液晶表示パネル１００を駆動するパネル駆動部２００と、電圧生成部としてのランプ電圧生成回路３００とにより構成されている。パネル駆動部２００およびランプ電圧生成回路３００は、表示デバイス駆動部を構成する。また、液晶表示パネル１００は、複数の画素（ここでは、例としてＸＧＡ解像度対応する水平１０２４画素×垂直７６８画素とする）を含む表示領域１３０にて画像を表示する。
【００１２】
なお、表示デバイス駆動部ここに説明する画像表示装置は、液晶プロジェクタ、液晶テレビ、携帯電話、ノートパソコン、デジタルスチルカメラ、カーナビゲーション装置等の各種光学機器や電子機器を含む。
【００１３】
パネル駆動部２００内のパネル制御回路２１０は、不図示のスケーラ等からデジタル化された映像入力（画像信号の入力）を受けて液晶表示パネル１００への駆動制御信号を生成する。同一データサンプリング数検出回路２３０は、パネル制御回路２１０でガンマ補正、色むら補正等の各種補正を受けた映像データから同一の階調データ（以下、同一データという）が設定された画素数を検出する。同一データが設定された画素数を、以下の説明では同一データサンプリング数という。
【００１４】
サンプリング制御回路２２０は、同一データサンプリング数検出回路２３０にて検出された同一データサンプリング数に応じて、ランプ電圧生成回路３００の電圧生成、共通電極電圧生成回路３０１の電圧生成および液晶表示パネル１００の駆動の制御を行う。
【００１５】
液晶表示パネル１００内には、表示領域１３０と、Ｈ駆動回路１１０と、走査線駆動回路としてのＶシフトレジスタ１２０とが設けられている。Ｈ駆動回路１１０は、パネル制御回路２１０からの駆動制御信号および映像データと、サンプリング制御回路２２０からの駆動制御信号とを受けて、表示領域１３０に含まれる各水平画素列（以下、ラインという）の画素を駆動する。
【００１６】
図２に示すように、Ｈ駆動回路１１０内のインプットデータレジスタ１１１は、パネル制御回路２１０でガンマ補正、色むら補正等の各種補正を受けた映像データを順次受けて、Ｎ＋１ライン分の映像データを記憶する。
【００１７】
また、Ｈ駆動回路１１０内のデータメモリ１１２は、インプットデータレジスタ１１１にて受けたＮライン目の映像データを記憶する。データコンパレータ１１３はデータメモリ１１２に記憶している映像データと、データコンパレータ１１３に入力されるカウンタークロック（サンプリングクロック）であるＣＣＬＫのカウント値とを比較する。
【００１８】
ＳＷコントローラ１１４は、データコンパレータ１１３からの出力をもとに、データ線スイッチとしてのアナログＳＷ１３３のスイッチングを行うＳＷ信号１３２を、アナログＳＷ１３３をＯＮ／ＯＦＦ可能な電圧に変換して出力する。
【００１９】
ランプ電圧生成回路３００は、複数本のビデオ線１３４に供給可能なサンプリング用電圧としてのランプ電圧（ＲＶ）１３１を生成する。そして、アナログＳＷ１３３は、表示領域１３０に垂直方向に延びるように配線された複数本のデータ線としてのビデオ線１３４に対するランプ電圧（ＲＶ）１３１の供給をオン／オフする。なお、ＸＧＡでは、１０２４本のビデオ線１３４が表示領域１３０に含まれ、ビデオ線１３４ごとにアナログＳＷ１３３が設けられている。
【００２０】
Ｖシフトレジスタ１２０は、パネル制御回路２１０からのＶＳ信号とＶＣＬＫ信号を受けて、表示領域１３０に水平方向に延びるように配線された複数本の水平走査線１３５へのＶ走査信号（選択電圧）の出力を制御する。なお、ＸＧＡでは、７６８本の水平走査線１３５が表示領域１３０に含まれる。詳しくは後述するが、ランプ電圧（ＲＶ）１３１は、１本の水平走査線１３５にＶ走査信号が印加される期間において、単調変化（単調増加）するように生成される。
【００２１】
各水平走査線（１本の走査線）１３５と各ビデオ線（１本のデータ線）１３４とが交差する箇所には、画素スイッチング素子としての画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８が設けられている。これら画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８により１つの画素が構成される。
【００２２】
アナログＳＷ１３３を介してビデオ線１３４に供給されるランプ電圧（ＲＶ）１３１は、画素トランジスタ１３６のドレインに接続される。これにより、画素トランジスタ１３６のゲートが水平走査線１３５に接続され、水平走査線１３５からのＶ走査信号によって画素トランジスタ１３６のオン／オフ制御が行われる。
【００２３】
画素コンデンサ１３７は、画素トランジスタ１３６のソースに接続され、ビデオ線１３４に印加されたランプ電圧を受けて、該ランプ電圧を液晶駆動電圧（画素電圧）としてチャージする。ビデオ線１３４は、画素トランジスタ１３６のソースに接続されるとともに、配線としてのビデオ線１３４自体がコンデンサ容量として機能し、画素コンデンサ１３７の容量より大きい容量（数百から数万倍）を構成する。また、画素コンデンサ１３７の他端は、所定電圧であるＶｃｏｍＣに接続されている。
【００２４】
液晶（ＬＣ）１３８は、画素コンデンサ１３７にチャージされて不図示の画素電極に印加される液晶駆動電圧（画素電圧）と、不図示の透明電極（共通電極）に印加される所定電圧であるＶｃｏｍＬとの差である電位差に応じて駆動される。ＶｃｏｍＬは、共通電極電圧生成回路３０１によってその値が設定される。なお、前述した同一階調データを意味する「同一データ」は、同一の液晶駆動電圧とも言い換えることができる。
【００２５】
本実施例では、液晶駆動電圧がゼロに近い場合に液晶１３８の光透過率が最小となって黒色が表示され、液晶駆動電圧が大きくなるにつれて光透過率が増加する、いわゆるノーマリーブラックモードの液晶駆動方式が採用されている場合について説明する。
【００２６】
引き続き、図１および図２を用いて、液晶表示パネル１００およびランプ電圧生成回路３００の動作について詳しく説明する。
【００２７】
前述したように、パネル駆動部２００内のパネル制御回路２１０は、映像入力を受けてガンマ補正、色むら補正等の各種補正が行われた映像データを生成する。生成された映像データは、ＤＡＴＡラインを介して液晶表示パネル１００のＨ駆動回路１１０に入力されるとともに、パネル駆動部２００内の同一データサンプリング数検出回路２３０に入力される。
【００２８】
Ｈ駆動回路１１０に入力された映像データは、Ｈ駆動回路１１０内のインプットデータレジスタ１１１に格納される。このときの様子を図８に示す。インプットデータレジスタ１１１は、映像データを、パネル制御回路２１０からの水平スタート信号であるＨＳ信号を起点として、ＨＣＬＫに同期してデータＤ１〜Ｄ１０２４として格納していく。ＸＧＡ解像度では、水平方向の映像データとして１０２４個のデータを記憶する。
【００２９】
データメモリ１１２は、インプットデータレジスタ１１１にて受けたＮライン目の映像データを記憶する。このとき、インプットデータレジスタ１１１には、次のラインであるＮ＋１ライン目の映像データが入力される。
【００３０】
データコンパレータ１１３は、図１６に示すように、サンプリング制御回路２２０から出力されるＣＲＳＴ信号を起点としてＣＣＬＫのカウントを行うカウンタを含む。そして、データコンパレータ１１３は、データメモリ１１２に記憶されている映像データと、上記カウンタによるカウント値とを比較する。
【００３１】
例えば、映像データが１０ビットの階調であり、Ｄ１のデータが１００であるとすると、データコンパレータ１１３は、ＣＫ１００にてＳＷコントローラ１１４にコンパレータ出力を行う。また、例えば、Ｄ２のデータが４であるとすると、データコンパレータ１１３は、ＣＫ４にてＳＷコントローラ１１４にコンパレータ出力を行う。このようにして、データコンパレータ１１３は、水平方向に１０２４のコンパレータ出力を行うことが可能である。
【００３２】
ＳＷコントローラ１１４は、データコンパレータ１１３からの１０２４のコンパレータ出力を電圧変換し、１０２４個のアナログＳＷ１３３に対して制御信号を出力する。このアナログＳＷ１３３をオン／オフすることにより、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１をビデオ線１３４に印加したり遮断したりする制御を行う。
【００３３】
１０２４個のアナログＳＷ１３３は、ＣＲＳＴ信号により全てがオン状態となってランプ電圧（ＲＶ）１３１がビデオ線１３４に印加された状態としている。アナログＳＷ１３３はコンパレータ出力を受けるとオフ状態となり、ランプ電圧（ＲＶ）１３１がビデオ線１３４に印加されない状態（遮断状態）とする。
【００３４】
次に、ランプ電圧生成回路３００におけるランプ電圧の生成について説明するが、本実施例ではランプ電圧生成回路３００が、デジタルデータをアナログ変換するＤ／Ａコンバータである場合について説明する。サンプリング制御回路２２０は、ランプ電圧生成回路３００であるＤ／Ａコンバータに、該Ｄ／Ａコンバータのデータ更新を行わせるクロックであるＤ／ＡＣＬＫとランプ電圧のインクリメントを指示するデータであるＤ／ＡＤＡＴＡとを入力する。Ｄ／ＡＣＬＫとＤ／ＡＤＡＴＡは、前述したＣＲＳＴ信号を起点として、ＣＣＬＫと同期してサンプリング制御回路２２０から出力される。
【００３５】
また、Ｄ／ＡＤＡＴＡは、Ｄ／ＡＣＬＫのクロック数に応じてインクリメントしていくデータとして出力される。例えば、ランプ電圧生成回路３００の階調を１０ｂｉｔとした場合、ランプ電圧生成回路３００は１０２４の分解能にてランプ波形を生成する。この結果、Ｄ／Ａコンバータは、図３に示すように、単調増加（単調変化）するランプ電圧を生成する。
【００３６】
すなわち、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１は、ＣＲＳＴ信号の入力時点で所定の開始電圧となり、例えばＤ１においては図３中に「Ｄ１：１００」で示す電圧としてビデオ線１３４に印加される。前述したようにランプ電圧生成回路３００の階調を１０ｂｉｔの１０２４分解能とした場合に、ランプ電圧の最大電圧（Δ電圧）が４Ｖであるとするとき、「Ｄ１：１００」で示す電圧は、
｛（１００−１）／１０２４｝×４Ｖ＝０．３８６７Ｖ
となり、ランプ電圧の開始電圧に対して＋０．３８６７Ｖがビデオ線１３４に印加されることになる。また、ランプ電圧（ＲＶ）１３１は、例えばＤ２においては図４（ａ）中に「Ｄ２：４」で示す電圧としてビデオ線１３４に印加される。「Ｄ２：４」で示す電圧は、
｛（４−１）／１０２４｝×４＝０．０１１７Ｖ
となり、ランプ電圧の開始電圧に対して＋０．０１１７Ｖがビデオ線１３４に印加されることになる。
【００３７】
このようなランプ電圧からのサンプリングを行い、１０２４本のビデオ線１３４に対してサンプリングされた電圧（液晶駆動電圧）を印加する。ビデオ線１３４に印加された電圧は、Ｖシフトレジスタ１２０から出力されるＶ走査信号によって、１ラインにおける１０２４個（Ｈ１〜Ｈ１０２４）の画素トランジスタ１３６のゲートに接続される。これにより、１０２４個の画素トランジスタ１３６がオンになる。
【００３８】
この画素トランジスタ１３６のオンにより、ビデオ線１３４と画素コンデンサ１３７は画素トランジスタ１３６を介して接続され、画素トランジスタ１３６にランプ電圧からサンプリングした液晶駆動電圧をチャージする。こうして、Ｈ１〜Ｈ１０２４の画素コンデンサ１３７にそれぞれチャージされた液晶駆動電圧により、液晶１３８を駆動する。
【００３９】
パネル制御回路２１０から垂直走査スタート信号ＶＳと垂直走査クロック信号ＶＣＬＫを受けたＶシフトレジスタ１２０は、水平走査線１３５に出力されるＶ走査信号を、クロックＶＣＬＫごとに垂直方向にＶ１からＶ７６８まで順次走査（順次選択）する。この走査により、液晶表示パネル１００の表示領域１３０の全画素に対して、液晶駆動電圧の書き込み（チャージ）制御を行うことができる。そして、透明電極に印加されるＶｃｏｍＬと画素電極に印加される液晶駆動電圧との差に応じて液晶１３８が駆動され、表示領域１３０に画像が表示される。
【００４０】
次に、本実施例におけるタイミング同期信号（Ｖｓｙｎｃ，Ｈｓｙｎｃ：以下、単に同期信号ともいう）に乱れが生じた場合の動作について説明する。図４には、前述した垂直走査スタート信号ＶＳに相当する垂直同期信号Ｖｓｙｎｃと水平走査スタート信号に相当する水平同期信号Ｈｓｙｎｃとの関係を示す。
【００４１】
１番目のＨｓｙｎｃの立ち上がりから２番目のＨｓｙｎｃの立ち上がりの期間に１ライン目のすべての画素に上述した液晶駆動電圧が印加され、２番目のＨｓｙｎｃの立ち上がりから３番目のＨｓｙｎｃの立ち上がりまでに２ライン目のすべての画素に液晶駆動電圧が印加される。以下、同様にして順に７６８ライン目までのすべての画素に液晶駆動電圧が印加される。１ライン目の１つ目の画素への液晶駆動電圧の印加から７６８ライン目の最後の画素への液晶駆動電圧の印加までがＶｓｙｎｃの１周期（期間）に相当し、該１Ｖｓｙｎｃ期間内に１フレーム目のフレーム画像が表示される。さらに、次の１Ｖｓｙｎｃ期間内に２フレーム目のフレーム画像が表示される。
【００４２】
このとき、ＶｓｙｎｃおよびＨｓｙｎｃが定常的に、つまり一定の周期で出力されている場合には、液晶表示パネルの表示は正常であり、画質も良好である。
【００４３】
しかし、ＶｓｙｎｃおよびＨｓｙｎｃのうち少なくとも一方が定常的に出力されず、乱れが生じる場合がある。図５には、定常的に出力されていない場合のＶｓｙｎｃの例を示す。実線は本来のタイミングで出力されるＶｓｙｎｃであり、破線はタイミングが乱れたＶｓｙｎｃを示している。実線のＶｓｙｎｃは、「１」のタイミングで立ち上がり、本来は次の「２」のタイミングで立ち上がる。しかし、「１」のタイミングの立ち上がりの次に「３」のタイミングで立ち上がった場合は、各画素に対して印加される液晶駆動電圧が本来の電圧とは異なってしまう。これにより、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）によりＨｓｙｎｃが変更される「４」のタイミングまでの１フレーム間は映像が乱れ、良好な画質が得られない。
【００４４】
このような同期信号の乱れは、画像表示装置におけるユーザ操作に起因して生ずる場合が多い。ユーザ操作の例としては、キーストン（台形歪み）補正を行わせるための操作や、入力される画像信号を変更する際にフレームロックを行わせるための操作等が挙げられる。もちろん、これらの操作以外のユーザ操作でも、ＶｓｙｎｃやＨｓｙｎｃに乱れを生じさせる原因となる操作はある。また、ＶｓｙｎｃやＨｓｙｎｃ）の乱れ図５に示されたようなタイミング関係以外の事象も考えられる。
【００４５】
このように同期信号に乱れが生じた場合、本実施例では、所定期間の間、表示デバイス駆動部の動作を該乱れが生じていない場合とは異ならせる。具体的には、以下の動作を行う。
【００４６】
前述したように、ランプ電圧は、本来、同期信号の周期ごとに所定電圧範囲（図３に示す開始電圧からΔ４．０Ｖの範囲）で可変であり、電圧サンプリングタイミングでのランプ電圧が画像電圧（液晶駆動電圧）として画素に印加される。
【００４７】
しかし、同期信号に乱れが発生した場合には、全画素について、図６に示すように、所定期間（図６では同期信号の１周期）の間、ランプ電圧を所定電圧範囲の下限電圧値（前述した所定の開始電圧に相当するΔ０Ｖ）に固定する。これにより、ランプ電圧のサンプリングが該所定期間のどのタイミングで行われても、図２中のビデオ線１３４にΔ０Ｖより高い電圧が印加されず、ノーマリーブラックモードで駆動される液晶表示パネル１００の画面である表示領域１３０は黒くなる。したがって、映像の乱れが目立つことを防止できる。
【００４８】
なお、同期信号に乱れが生じた場合に固定するランプ電圧の値はΔ０Ｖでなくてもよく、Δ０Ｖに近い値（所定電圧範囲の下限側の電圧値）、例えばΔ０．２Ｖであってもよい。つまり、表示領域１３０は黒くなくても、映像の乱れが目立たなければグレーであってもよい。
【００４９】
また、ランプ電圧を固定する所定期間は、同期信号の１周期に限らず、同期信号の乱れが解消するまでの周期であればよい。具体的な時間は予め計算したり測定したりしておき、同期信号に乱れを生じさせる操作と所定時間とを関連付けしてテーブルデータとして記憶しておくとよい。
【００５０】
次に、図７を用いて、本実施例の画像表示装置の構成について説明する。画像表示装置は、入力部７００と、制御部７１０と、駆動部７２０と、投影部７３０とにより構成されている。
【００５１】
入力部７００は、ユーザ操作を受け付ける操作部７０１と、外部からの画像信号が入力される画像入力部としての入力ＩＦ（ＶＧＡ、ＤＶＩ、ＨＤＭＩ等）７０２とを含む。入力部７００には、電源のＯＮ／ＯＦＦ操作、キーストン補正の指令操作、入力画像信号の切り替え操作等の各種ユーザ操作のためのスイッチやリモコン受光部が設けられている。
【００５２】
制御部７１０は、ＣＰＵ７１１と、画像処理部７１２と、メモリ７１３とを含む。ＣＰＵ７１１は、画像表示装置内の各部の動作の制御、電源の管理およびエラーの検知等を行う。
【００５３】
画像処理部７１２は、入力部７００（入力ＩＦ７０２）から入力された画像信号を処理する。例えば、液晶表示パネル１００の解像度がＸＧＡ（１０２４×７６８）であり、入力画像信号がＷＸＧＡ（１２８０×８００）である場合には、該入力画像信号をそのまま表示するには液晶表示パネル１００の画素数が足りない。このため、画像信号のフォーマットを変更する（スケーリング）を行う必要がある。また、投影方向と被投影面とが直交しない場合には、本来長方形として投影されるべきである画像が台形になり、視認性を低下させる。このため、このような場合でも長方形画像を表示可能なように、操作部７０１におけるキーストン補正の指令操作に応じて、キーストン補正を行う。
【００５４】
メモリ７１３は、ＣＰＵ７１１や画像処理部７１２が処理を行う際にデータを一時的に保存するのに用いられる。
【００５５】
表示デバイス駆動部としての駆動部７２０は、図１に示したパネル駆動部２００とランプ電圧生成回路３００とを含む。また、投影部７３０には、光源７３１と、図１に示した液晶表示パネル１００とを含む。光源７３１は、冷陰極管、白色ＬＥＤおよび高圧水銀ランプ等により構成される。
【００５６】
図８には、本実施例の画像表示装置において制御部７１０（主としてＣＰＵ７１１）により実行される動作制御のフローチャートを示す。ここでは、同期信号に乱れが発生する場合として、所定のユーザ操作としてのキーストン補正操作が行われた場合を例として説明するが、所定の操作はフレームロックを行わせるための操作等、他のユーザ操作であってもよい。
【００５７】
まず、ステップＳ１００では、ＣＰＵ７１１は、電源スイッチがＯＮされることに応じて、以下の処理を開始する。
【００５８】
次に、ステップＳ１０１では、ＣＰＵ７１１は、操作部７０１において電源スイッチの操作以外の入力操作が行われたか否かを判断する。入力操作がない場合には、ＣＰＵ７１１は本ステップを繰り返し、入力操作を待つ。一方、入力操作があった場合には、ＣＰＵ７１１は、ステップＳ１０２に進み、ステップＳ１０１で行われた入力操作が同期信号に上述した乱れを発生させる操作であるか否か、すなわちキーストン補正操作か否かを判断する。言い換えれば、同期信号の乱れを、操作部７０１でキーストン補正操作（所定の操作）が行われたことをもって検出する。なお、このステップにおいて、同期信号を直接モニターし、該同期信号の乱れを検出してもよい。
【００５９】
キーストン補正操作が行われた場合は、ＣＰＵ７１１はステップＳ１０３に進み、キーストン補正操作が行われていない場合はステップＳ１０７に進む。
【００６０】
ステップＳ１０３では、ＣＰＵ７１１は、パネル駆動部２００にランプ固定指示信号を送り、ランプ電圧生成回路３００により生成されるランプ電圧を上述したように下限値Δ０Ｖ（または下限側の電圧値）に固定させる。
【００６１】
そして、ステップＳ１０４では、ＣＰＵ７１１は、キーストン補正のための動作を行う。具体的には、被投影面に投影される画像の台形とは向きが逆の台形の画像を液晶表示パネル１００に表示させる。ただし、ここではまだランプ電圧が下限値Δ０Ｖ（または下限側の電圧値）に固定されているので、液晶表示パネル１００へのキーストン補正画像の表示は行われない。
【００６２】
次に、ステップＳ１０５では、ＣＰＵ７１１は、同期信号の乱れが解消するまでの前述した所定時間の間、待機する。そして、同期信号が安定した後、ステップＳ１０６にて、ＣＰＵ７１１は、パネル駆動部２００にランプ固定解除指示信号を送り、ランプ電圧生成回路３００に通常の単調増加するランプ電圧の生成を再開させる。ここではじめて液晶表示パネル１００でのキーストン補正画像の表示が行われる。
【００６３】
一方、ステップＳ１０７では、ＣＰＵ７１１は、パネル駆動部２００を通じてランプ電圧生成回路３００に通常のランプ電圧の生成を行わせる。これにより、液晶表示パネル１００には通常の矩形画像が表示され、被投影面上にも矩形画像が投影される。
【００６４】
以上説明したように、本実施例では、同期信号の乱れの発生を検出した場合に、所定期間の間、駆動部７２０の動作を、該乱れを検出しない通常の場合と異ならせる。具体的には、ランプ電圧をその可変範囲である所定電圧範囲の下限電圧値（または下限側の電圧値）に固定する。これにより、回路規模を大型化することなく、同期信号に乱れが発生した場合の表示映像の画質の劣化を抑えることができる。
【実施例２】
【００６５】
次に、本発明の実施例２について説明する。本実施例の画像表示装置の基本構成は実施例１にて図７に示した通りである。ただし、本実施例では、実施例１の駆動部７２０に含まれていたランプ電圧生成回路３００と投影部７３０に含まれていた液晶表示パネル１００に代えて、図９に示すＤＡ変換部（電圧生成部）９００および液晶表示パネル１１００を用いる。また、駆動部７２０に含まれているパネル駆動部２００から出力される信号の一部も、実施例１とは異なる（ただし、パネル駆動部には実施例１と同じ符号２００を付す）。
【００６６】
ＤＡ変換部９００は、パネル駆動部２００からのＣＬＫ、ＤＡＴＡ、Ｌａｔｃｈ信号およびＩＮＶ信号を受けて、液晶駆動信号（画素電圧）であるＶｉｄｅｏ０〜Ｖｉｄｅｏ７を発生させる。入力されるＣＬＫ、ＤＡＴＡおよびＬａｔｃｈ信号と出力されるＶｉｄｅｏ０〜Ｖｉｄｅｏ７の入出力タイミングを図１０（Ａ）〜（Ｃ）に示す。
【００６７】
パネル駆動部２００は、ＣＬＫの立ち上りにおいて、ＤＡ変換部９００内の不図示のレジスタにＶｉｄｅｏ出力分のＤＡＴＡを転送する。また、パネル駆動部２００は、ＩＮＶ信号によって、ＤＡ変換部９００に、アナログ電圧であるＶｉｄｅｏ出力の＋／−を入力されたＤＡＴＡに応じて所定の中心電圧に対して反転させて出力させる。ここでは、Ｖｉｄｅｏ出力が８チャンネルであるとする。ＤＡ変換部９００は、８クロック分のＤＡＴＡが転送された後、Ｌａｔｃｈ信号の立ち上りでＤＡＴＡをラッチする。また、ＤＡ変換部９００は、Ｌａｔｃｈ信号の立ち下り後のＣＬＫの立ち上がりでＶｉｄｅｏ信号をＬａｔｃｈ信号が立ち上がる前までのＤＡＴＡのＶｉｄｅｏ信号に更新する。この繰り返しにより、ＤＡ変換部９００は、液晶表示パネル１１００への液晶駆動信号を生成して出力する。
【００６８】
液晶表示パネル１１００は、図１１に示すように、Ｈシフトレジスタ１１１０、Ｖシフトレジスタ１１２０および表示領域１１３０により構成されている。この液晶表示パネル１１００は、図１２の上側の図に示すＨ走査動作を行う。具体的には、Ｈシフトレジタ１１１０では、ＨＳ信号をＨシフトレジスタのリセット信号およびスタート信号とする。そして、Ｖｉｄｅｏ０〜Ｖｉｄｅｏ７の液晶駆動信号を、ＨＣＬＫの１クロックごとに更新しながら垂直方向に並ぶ８ラインの信号線をＯＮさせてＨ走査を行う。ＨＣＬＫと、図１０（Ａ）〜（Ｃ）に示すＬａｔｃｈ信号とは同じ周波数を有する。
【００６９】
例えば、液晶表示パネル１１００の解像度をＸＧＡ（１０２４×７６８）とするとき、ＨＣＬＫの１２８クロックで液晶表示パネル１１００のＨ走査を行う。そして、次のＨＳ信号をＨシフトレジスタ１１１０のリセット信号およびスタート信号として次のラインのＨ走査を行う。実際には、Ｈ走査に必要なＨＣＬＫの１２８クロックに対して数クロックのいわゆるブランキングを加えたクロック数でＨ走査を行う。
【００７０】
Ｖ走査は、図１２の下側の図に示すように、ＶＳ信号をＶシフトレジスタ１１２０のリセット信号およびスタート信号として行われる。Ｖシフトレジスタ１１２０は、ＶＣＬＫの１クロック毎にＨラインを１ライン毎シフトさせ、ＶＣＬＫの７６８クロックでＶ走査を行う。実際には、Ｈ走査と同様に、Ｖ走査に必要なＶＣＬＫの７６８クロックに対して数クロックのブランキングを加えたクロック数でＶ走査を行う。なお、ブランキングのクロック数は任意である。
【００７１】
このようなＨ走査とＶ走査のそれぞれによって、液晶表示パネル１１００の表示領域１１３０の画素に液晶駆動信号Ｖｉｄｅｏ０〜Ｖｉｄｅｏ７としての画素電圧（以下、Ｖｉｄｅｏ電圧という）を印加する。
【００７２】
表示領域１１３０は、図１３のように構成されている。Ｈシフトレジスタ１１１０は、前述した通り、ＨＣＬＫにより動作し、Ｈシフトレジスタ出力１３４８により転送ＳＷ１３４５をＯＮして信号線１３４７に、ＤＡ変換部９００から入力されたＶｉｄｅｏ電圧１３４９を印加する。そして、Ｖシフトレジスタ１１２０からのＶシフトレジスタ出力１３４６は、ＮＭＯＳ１３４１のゲートを駆動して画素コンデンサ１３４２にＶｉｄｅｏ電圧を蓄積する。このとき、画素コンデンサ１３４２とＬＣ１３４３の対極には電圧Ｖｃｏｍが印加されている。
【００７３】
図１４には、電圧ＶｃｏｍとＤＡ変換部９００からのＶｉｄｅｏ電圧との関係を示す。Ｖｃｏｍを基準としてＶｉｄｅｏ電圧ΔＶ１およびΔＶ２が実際の画素コンデンサ１３４２とＬＣ１３４３とに印加される電圧である。ΔＶ１、ΔＶ２がそれぞれＶｃｏｍを基準として上下方向にあるのは、ＤＡ変換部９００にＩＮＶ信号が入力され、反転された場合の電圧があるためである。また、このときΔＶのピークは、図９に示すようにＤＡ変換部９００に入力されるリファレンス電圧Ｖｒｅｆによって決定される。液晶であるＬＣ１３４３は、画素コンデンサ１３４２の蓄積電圧に応じて、不図示の偏光板にて偏光された光の透過率を変える。
【００７４】
本実施例でも、同期信号の乱れの発生を検出した場合に、所定期間の間、駆動部７２０の動作を、該乱れを検出しない通常の場合と異ならせる。具体的には、パネル駆動部２００からＤＡ変換部９００に入力されるリファレンス電圧Ｖｒｅｆを、ＤＡ変換部９００の仕様に基づいて、ゲインが０になるような電圧とする。ゲインを０にすることによって、いかなるＤＡＴＡがＤＡ変換部９００に入力されてもＤＡ変換部９００から出力されるＶｉｄｅｏ電圧はＶｃｏｍに一致する。言い換えれば、所定期間（例えば同期信号の１周期）の間、画素電圧をその可変範囲である所定電圧範囲（Ｖｉｄｅｏ０〜Ｖｉｄｅｏ７）の下限値であってＶｃｏｍに一致するＶｉｄｅｏ０に固定する。これにより、ノーマリーブラックモードで駆動される液晶表示パネル１１００の画面である表示領域１１３０は黒くなる。したがって、映像の乱れが目立つことを防止できる。
【００７５】
なお、同期信号に乱れが生じた場合に設定するＤＡ変換部９００のゲインは０でなくてもよく、画素電圧を所定電圧範囲の下限側の電圧値（例えば、Ｖｉｄｅｏ１）とする０に近い値であってもよい。つまり、表示領域１３０は黒くなくても、映像の乱れが目立たなければグレーであってもよい。
【００７６】
図１５には、本実施例の画像表示装置において制御部７１０（主としてＣＰＵ７１１）により実行される動作制御のフローチャートを示す。ここでは、同期信号に乱れが発生する所定のユーザ操作として、キーストン補正操作が行われた場合を例として説明するが、フレームロックを行わせるための操作等、他のユーザ操作であってもよい。
【００７７】
まず、ステップＳ１５００では、ＣＰＵ７１１は、電源スイッチがＯＮされることに応じて、以下の処理を開始する。
【００７８】
次に、ステップＳ１５０１では、ＣＰＵ７１１は、操作部７０１において電源スイッチの操作以外の入力操作が行われたか否かを判断する。入力操作がない場合には、ＣＰＵ７１１は本ステップを繰り返し、入力操作を待つ。一方、入力操作があった場合には、ＣＰＵ７１１は、ステップＳ１５０２に進み、ステップＳ１５０１で行われた入力操作が同期信号に上述した乱れを発生させる操作であるか否か、すなわちキーストン補正操作か否かを判断する。言い換えれば、同期信号の乱れを、操作部７０１でキーストン補正操作が行われたことをもって検出する。なお、このステップにおいて、同期信号を直接モニターし、該同期信号の乱れを検出してもよい。
【００７９】
キーストン補正操作が行われた場合は、ＣＰＵ７１１はステップＳ１５０３に進み、キーストン補正操作が行われていない場合はステップＳ１５０７に進む。
【００８０】
ステップＳ１５０３では、ＣＰＵ７１１は、パネル駆動部２００に０ゲイン設定指示信号を送り、ＤＡ変換部９００のゲインを０（または０に近い値）に設定させる。
【００８１】
そして、ステップＳ１５０４では、ＣＰＵ７１１は、実施例１で説明したキーストン補正のための動作を行う。ただし、ここではまだＤＡ変換部９００のゲインが０（または０に近い値）に設定されているので、液晶表示パネル１００へのキーストン補正画像の表示は行われない。
【００８２】
次に、ステップＳ１５０５では、ＣＰＵ７１１は、同期信号の乱れが解消するまでの前述した所定時間の間、待機する。所定期間は、同期信号の１周期に限らず、同期信号の乱れが解消するまでの周期であればよい。具体的な時間は予め計算したり測定したりしておき、同期信号に乱れを生じさせる操作と所定時間とを関連付けしてテーブルデータとして記憶しておくとよい。
【００８３】
そして、同期信号が安定した後、ステップＳ１５０６にて、ＣＰＵ７１１は、パネル駆動部２００に０ゲイン設定解除信号を送り、ＤＡ変換部９００に液晶駆動信号Ｖｉｄｅｏ０〜Ｖｉｄｅｏ７を生成する通常のゲイン設定動作を再開させる。ここではじめて液晶表示パネル１１００でのキーストン補正画像の表示が行われる。
【００８４】
一方、ステップＳ１５０７では、ＣＰＵ７１１は、パネル駆動部２００を通じてＤＡ変換部９００に通常のゲイン設定動作を行わせる。これにより、液晶表示パネル１００には通常の矩形画像が表示され、被投影面上にも矩形画像が投影される。
【００８５】
なお、上記各実施例では、同期信号の乱れを検出することに応じて画素電圧を所定電圧範囲の下限値または下限側の電圧値に固定することで、ノーマリーブラックモードで駆動される液晶表示パネルの画面を黒く（またはグレーとする）場合について説明した。しかし、これ以外の方法で、液晶表示パネルの画面を黒くしてもよい。例えば、液晶表示パネルの共通電極に印加される電圧ＶｃｏｍＬを画素電圧との差が０または小さくなるように変化させてもよい。
【００８６】
また、液晶表示パネルの画面を黒くするのに併せて、画像表示装置の光源の光量を減少させたり、光源の発光を停止させたり、光源から液晶表示パネルに至る光路を遮光したりしてもよい。
【００８７】
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
【産業上の利用可能性】
【００８８】
高画質の画像を表示可能なプロジェクタ等の画像表示装置を提供できる。
【符号の説明】
【００８９】
１００  液晶表示パネル
２００  パネル駆動部
３００  ランプ電圧生成回路
７０２  入力ＩＦ
７１１  ＣＰＵ
【図１】
2013228559.tif 000003
【図２】
2013228559.tif 000004
【図３】
2013228559.tif 000005
【図４】
2013228559.tif 000006
【図５】
2013228559.tif 000007
【図６】
2013228559.tif 000008
【図７】
2013228559.tif 000009
【図８】
2013228559.tif 000010
【図９】
2013228559.tif 000011
【図１０】
2013228559.tif 000012
【図１１】
2013228559.tif 000013
【図１２】
2013228559.tif 000014
【図１３】
2013228559.tif 000015
【図１４】
2013228559.tif 000016
【図１５】
2013228559.tif 000017
【図１６】
2013228559.tif 000018