(57)【要約】【課題】１つの実施形態は、例えば、画素から読み出された信号に含まれる熱雑音の割合を低減できる固体撮像装置を提供することを目的とする。【解決手段】１つの実施形態によれば、画素と負荷電流源とを有する固体撮像装置が提供される。負荷電流源は、信号線を介して画素に接続されている。負荷電流源は、信号線に電流を供給する。画素は、光電変換部と電荷電圧変換部と出力部とを有する。電荷電圧変換部は、光電変換部の電荷を電圧に変換する。出力部は、電荷電圧変換部の電圧に応じた信号を信号線に出力する。負荷電流源は、電流生成部と変更部とを有する。電流生成部は、複数のトランジスタを含む。変更部は、電流生成部の等価的なトランジスタのディメンジョンを変更する。【選択図】図７
2013110457.tif 000002
【特許請求の範囲】
【請求項１】
画素と、
信号線を介して前記画素に接続され、前記信号線に電流を供給する負荷電流源と、
を備え、
前記画素は、
光電変換部と、
前記光電変換部の電荷を電圧に変換する電荷電圧変換部と、
前記電荷電圧変換部の電圧に応じた信号を前記信号線に出力する出力部と、
を有し、
前記負荷電流源は、
複数のトランジスタを含む電流生成部と、
前記電流生成部の等価的なトランジスタのディメンジョンを変更する変更部と、
を有する
ことを特徴とする固体撮像装置。
【請求項２】
前記電流生成部では、前記複数のトランジスタが前記信号線にそれぞれ接続され、
前記変更部は、第１のモードにおいて、前記電流生成部の等価的なチャネル幅が第１の幅になるように、前記複数のトランジスタのうち第１の個数のトランジスタを動作させ、第２のモードにおいて、前記電流生成部の等価的なチャネル幅が前記第１の幅より小さい第２の幅になるように、前記複数のトランジスタのうち前記第１の個数より少ない第２の個数のトランジスタを動作させる
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記電流生成部では、互いにチャネル幅の異なる前記複数のトランジスタが前記信号線にそれぞれ接続され、
前記変更部は、第１のモードにおいて、前記電流生成部の等価的なチャネル幅が第１の幅になるように、前記複数のトランジスタのうち前記第１の幅に対応した１以上のトランジスタを動作させ、第２のモードにおいて、前記電流生成部の等価的なチャネル幅が前記第１の幅より小さい第２の幅になるように、前記複数のトランジスタのうち前記第２の幅に対応した１以上のトランジスタを動作させる
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記電流生成部では、前記複数のトランジスタが直列接続され、前記直列接続における一端側のトランジスタが前記信号線に接続され、
前記変更部は、第１のモードにおいて、前記電流生成部の等価的なチャネル長が第１の長さになるように、前記複数のトランジスタのうち第３の個数のトランジスタを動作させ、第２のモードにおいて、前記電流生成部の等価的なチャネル長が前記第１の長さより長い第２の長さになるように、前記複数のトランジスタのうち前記第３の個数より多い第４の個数のトランジスタを動作させる
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記電流生成部では、互いにチャネル長の異なる前記複数のトランジスタが直列接続され、前記直列接続における一端側のトランジスタが前記信号線に接続され、
前記変更部は、第１のモードにおいて、前記電流生成部の等価的なチャネル長が第１の長さになるように、前記複数のトランジスタのうち前記第１の長さに対応した１以上のトランジスタを動作させ、第２のモードにおいて、前記電流生成部の等価的なチャネル長が前記第１の長さより長い第２の長さになるように、前記複数のトランジスタのうち前記第２の長さに対応した１以上のトランジスタを動作させる
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
前記電流生成部は、可変電流源をさらに有し、
前記変更部は、第１のモードにおいて、前記電流生成部が前記信号線に第１の電流量の電流を供給するように前記可変電流源を制御し、第２のモードにおいて、前記電流生成部が前記信号線に前記第１の電流量より大きい第２の電流量の電流を供給するように前記可変電流源を制御する
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項７】
複数の前記画素は、複数行及び複数列を構成するように配列され、
複数列の前記負荷電流源は、複数列の前記信号線を介して複数列の前記画素に接続され、
複数列の前記負荷電流源の前記変更部は、行ごとに前記電流生成部の等価的なトランジスタのディメンジョンを変更する
ことを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置では、入射した光に応じた電荷を各画素で発生させ、発生させた電荷を各画素で電圧に変換し、その電圧に応じた信号を各画素から読み出し、所定の処理を施して画素信号として出力する。このとき、読み出された信号に含まれる熱雑音（白色雑音）の割合が大きいと、画素信号により最終的に得られる画像の画質が劣化する傾向にある。そこで、画素から読み出された信号に含まれる熱雑音の割合を低減することが望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２９６４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
１つの実施形態は、例えば、画素から読み出された信号に含まれる熱雑音の割合を低減できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
１つの実施形態によれば、画素と負荷電流源とを有する固体撮像装置が提供される。負荷電流源は、信号線を介して画素に接続されている。負荷電流源は、信号線に電流を供給する。画素は、光電変換部と電荷電圧変換部と出力部とを有する。電荷電圧変換部は、光電変換部の電荷を電圧に変換する。出力部は、電荷電圧変換部の電圧に応じた信号を信号線に出力する。負荷電流源は、電流生成部と変更部とを有する。電流生成部は、複数のトランジスタを含む。変更部は、電流生成部の等価的なトランジスタのディメンジョンを変更する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態にかかる固体撮像装置を適用した撮像システムの構成を示す図。
【図２】第１の実施形態にかかる固体撮像装置の構成を示す図。
【図３】第１の実施形態における画素の構成を示す図。
【図４】第１の実施形態にかかる固体撮像装置の動作を示す図。
【図５】第１の実施形態におけるスイッチの構成を示す図。
【図６】第１の実施形態におけるモードの切り換えの動作を示す図。
【図７】第１の実施形態における負荷電流源の構成を示す図。
【図８】第２の実施形態における低輝度領域と高輝度領域とが混在した画像を示す図。
【図９】第２の実施形態における負荷電流源の構成を示す図。
【図１０】第３の実施形態における負荷電流源の構成を示す図。
【図１１】第３の実施形態におけるバイアストランジスタの動作を示す図。
【図１２】第３の実施形態におけるバイアストランジスタの動作を示す図。
【図１３】第４の実施形態における負荷電流源の構成を示す図。
【図１４】第５の実施形態における負荷電流源の構成を示す図。
【図１５】第６の実施形態における負荷電流源の構成を示す図。
【図１６】第６の実施形態の変形例における負荷電流源の構成を示す図。
【図１７】第６の実施形態の変形例における負荷電流源の構成を示す図。
【図１８】第６の実施形態の変形例における負荷電流源の構成を示す図。
【図１９】第６の実施形態の変形例における負荷電流源の構成を示す図。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかる固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１の実施形態）
まず、第１の実施形態にかかる固体撮像装置１００が適用される撮像システム１について図１を用いて説明する。図１は、撮像システム１の概略構成を示す図である。
【０００９】
撮像システム１は、例えば、デジタルカメラ、デジタルビデオカメラなどである。撮像システム１は、図１に示すように、主として、光学系、固体撮像装置１００及び信号処理部を備える。光学系は、主として、シャッター２１、撮影レンズ２２及び絞り２３を備える。固体撮像装置１００は、撮像部１０１、撮像信号処理部１０２、及びＡ／Ｄ変換部１０３を含む。信号処理部は、主として、画像信号処理部２７、メモリ部１７、外部Ｉ／Ｆ部１９、タイミング発生部２８、全体制御・演算部２９、記録媒体１８及び記録媒体制御Ｉ／Ｆ部２４を備える。なお、信号処理部は、記録媒体１８を備えなくても良い。
【００１０】
シャッター２１は、光路上において撮影レンズ２２の手前に設けられ、露出を制御する。
【００１１】
撮影レンズ２２は、入射した光を屈折させて、固体撮像装置１００の撮像部１０１の撮像面に被写体の像を形成する。
【００１２】
絞り２３は、光路上において撮影レンズ２２と固体撮像装置１００の撮像部１０１との間に設けられ、撮影レンズ２２を通過後に固体撮像装置１００の撮像部１０１へ導かれる光の量を調節する。
【００１３】
固体撮像装置１００の撮像部１０１は、撮像面に形成された被写体の像を画像信号に変換する。撮像信号処理部１０２は、撮像部１０１に接続されており、撮像部１０１により変換された画像信号を処理する。Ａ／Ｄ変換部１０３は、撮像信号処理部１０２に接続されており、撮像信号処理部１０２から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換して出力する。
【００１４】
画像信号処理部２７は、固体撮像装置１００に接続されており、固体撮像装置１００から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部１７、外部Ｉ／Ｆ部１９、全体制御・演算部２９及び記録媒体制御Ｉ／Ｆ部２４などへ供給される。
【００１５】
メモリ部１７は、画像信号処理部２７に接続されており、画像信号処理部２７から出力された画像データを記憶する。
【００１６】
外部Ｉ／Ｆ部１９は、画像信号処理部２７に接続されている。これにより、画像信号処理部２７から出力された画像データを、外部Ｉ／Ｆ部１９を介して外部の機器（パソコン等）へ転送する。
【００１７】
タイミング発生部２８は、撮像部１０１、撮像信号処理部１０２、Ａ／Ｄ変換部１０３及び画像信号処理部２７に接続されている。これにより、撮像部１０１、撮像信号処理部１０２、Ａ／Ｄ変換部１０３及び画像信号処理部２７へタイミング信号を供給する。そして、撮像部１０１、撮像信号処理部１０２、Ａ／Ｄ変換部１０３及び画像信号処理部２７がタイミング信号に同期して動作する。
【００１８】
操作部２５は、ユーザから所定の指示を受け付ける。操作部２５は、例えば、撮像システム１の動作モードを通常撮影モード（第１のモード）と高感度撮影モード（第２のモード）とのいずれかへ切り換えることを含むモード切り換え指示を受けて全体制御・演算部２９へ供給する。
【００１９】
全体制御・演算部２９は、タイミング発生部２８、画像信号処理部２７及び記録媒体制御Ｉ／Ｆ部２４に接続されており、タイミング発生部２８、画像信号処理部２７及び記録媒体制御Ｉ／Ｆ部２４を全体的に制御する。全体制御・演算部２９は、アナログゲインコントロールロジック部２９１を含む。
【００２０】
例えば、アナログゲインコントロールロジック部２９１は、通常モード（第１のモード）へ切り換えることを指示するモード切り換え指示を全体制御・演算部２９が受けた場合、通常撮影モード（第１のモード）に対応した制御信号（例えば、制御信号（ＳＷ、ＳＷＸ）＝（Ｈ、Ｌ）や制御信号ＣＶＲ＝Ｈ）を生成して固体撮像装置１００へ供給する。
【００２１】
例えば、アナログゲインコントロールロジック部２９１は、高感度モード（第２のモード）へ切り換えることを指示するモード切り換え指示を全体制御・演算部２９が受けた場合、高感度撮影モード（第２のモード）に対応した制御信号（例えば、制御信号（ＳＷ、ＳＷＸ）＝（Ｌ、Ｈ）や制御信号ＣＶＲ＝Ｈ）を生成して固体撮像装置１００へ供給する。
【００２２】
例えば、アナログゲインコントロールロジック部２９１は、例えば固体撮像装置１００により撮像された画像の平均輝度が閾値より大きいことを示す画像データを受けた場合、通常撮影モード（第１のモード）に対応した制御信号（例えば、制御信号（ＳＷ、ＳＷＸ）＝（Ｈ、Ｌ）や制御信号ＣＶＲ＝Ｈ）を生成して固体撮像装置１００へ供給する。
【００２３】
例えば、アナログゲインコントロールロジック部２９１は、例えば固体撮像装置１００により撮像された画像の平均輝度が閾値以下であることを示す画像データを受けた場合、高感度撮影モード（第２のモード）に対応した制御信号（例えば、制御信号（ＳＷ、ＳＷＸ）＝（Ｌ、Ｈ）や制御信号ＣＶＲ＝Ｌ）を生成して固体撮像装置１００へ供給する。
【００２４】
記録媒体１８は、記録媒体制御Ｉ／Ｆ部２４に取り外し可能に接続されている。これにより、画像信号処理部２７から出力された画像データを、記録媒体制御Ｉ／Ｆ部２４を介して記録媒体１８へ記録する。
【００２５】
以上の構成により、固体撮像装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【００２６】
なお、図１では、撮像信号処理部１０２やＡ／Ｄ変換部１０３が固体撮像装置１００の内部に設けられている場合について例示的に説明したが、撮像信号処理部１０２やＡ／Ｄ変換部１０３は固体撮像装置１００の外部に設けられていても良い。あるいは、固体撮像装置１００において撮像信号処理部１０２は省略されていても良い。以下では、固体撮像装置１００において撮像信号処理部１０２が省略された場合の構成について例示的に説明する。
【００２７】
次に、第１の実施形態にかかる固体撮像装置１００の概略構成について図２及び図３を用いて説明する。図２は、固体撮像装置１００の構成を示す図である。図３は、画素の構成を示す図である。
【００２８】
固体撮像装置１００は、例えば、ＣＭＯＳイメージセンサ、ＣＣＤイメージセンサなどである。以下では、固体撮像装置１００がＣＭＯＳイメージセンサである場合について例示的に説明するが、本実施形態の考え方は固体撮像装置１００がＣＣＤイメージセンサである場合にも同様に適用できる。
【００２９】
固体撮像装置１００（ＣＭＯＳイメージセンサ）についてマトリックスで並んだ画素からデータを読み出し、Ａ／Ｄ変換する方法として図２に示すカラムＡ／Ｄ変換という方式がある。図２に示すように、固体撮像装置１００は、撮像部１０１及びＡ／Ｄ変換部１０３を有する。
【００３０】
撮像部１０１は、画素配列ＰＡ、行選択回路１１０、複数列の負荷電流源１２０−１〜１２０−Ｎを有する。
【００３１】
画素配列ＰＡでは、複数の画素（画素セル）Ｐ（１，１）〜Ｐ（Ｍ，Ｎ）が例えばＭ行×Ｎ列のマトリックス状に配列されている。すなわち、複数の画素Ｐ（１，１）〜Ｐ（Ｍ，Ｎ）は、Ｍ行及びＮ列を構成するように配列されている。
【００３２】
行選択回路１１０は、画素配列ＰＡにおける信号を読み出すべき画素の行を選択し、選択された行の画素へアクティブレベルの制御信号（例えば、図３に示す選択制御信号ＡＤＤＲＥＳＳ）を供給する。これにより、行選択回路１１０は、選択された行の画素から複数列の信号線ＶＳＩＧ−１〜ＶＳＩＧ−Ｎへ並行して信号が出力されるようにする。
【００３３】
複数列の負荷電流源１２０−１〜１２０−Ｎは、複数列の信号線ＶＳＩＧ−１〜ＶＳＩＧ−Ｎを介して複数列の画素に接続されている。各列の負荷電流源１２０−１〜１２０−Ｎは、複数の負荷トランジスタ１２１（１２１ａ〜１２１ｄ）、複数のバイアストランジスタ１２２（１２２ａ〜１２２ｄ）、及び定電流源１２３を含む（図７参照）。なお、図２では、図示の簡略化のため、各列の負荷電流源１２０−１〜１２０−Ｎについて、１つの負荷トランジスタ１２１−１〜１２１−Ｎ及び１つのバイアストランジスタ１２２を示している。
【００３４】
また、複数のバイアストランジスタ１２２は、複数列の負荷電流源１２０−１〜１２０−Ｎの間で共通化されている。すなわち、複数のバイアストランジスタ１２２は、複数列の負荷トランジスタ１２１−１〜１２１−Ｎの間で共有されている。
【００３５】
各列の負荷電流源１２０では、バイアストランジスタ１２２と負荷トランジスタ１２１とがカレントミラー回路を構成しており、定電流源１２３の発生する電流に応じた電流が負荷トランジスタ１２１により信号線ＶＳＩＧに流される。すなわち、バイアストランジスタ１２２で定電流源１２３の電流をレファレンスとして生成したバイアス電圧ＶＢＮを負荷トランジスタ１２１のゲートに供給する。これにより、負荷トランジスタ１２１は、定電流源１２３の発生する電流に応じた電流を信号線ＶＳＩＧに流すように動作する。
【００３６】
各画素Ｐは、図３に示すように、例えば、光電変換部ＰＤ、転送部ＴＧ、電荷電圧変換部ＦＪ、リセット部ＲＳＴ、出力部ＡＭＰ、及び選択部ＡＤＲを有する。
【００３７】
光電変換部ＰＤは、光電変換を行い、受けた光に応じた電荷を発生させて蓄積する。光電変換部ＰＤは、例えば、フォトダイオードである。
【００３８】
転送部ＴＧは、行選択回路１１０からアクティブレベルの制御信号ＲＥＡＤを受けた場合に、光電変換部ＰＤの電荷を電荷電圧変換部ＦＪへ転送する。転送部ＴＧは、例えば、トランスファーゲートとして機能する転送トランジスタであり、そのゲートにアクティブレベルの制御信号ＲＥＡＤを受けた場合にオンすることにより、光電変換部ＰＤの電荷を電荷電圧変換部ＦＪへ転送する。
【００３９】
電荷電圧変換部ＦＪ（フローティングジャンクション）は、その寄生容量（フローティングディフュージョンＦＤ）を用いて、転送された電荷を電圧に変換する。
【００４０】
リセット部ＲＳＴは、行選択回路１１０からアクティブレベルの制御信号ＲＥＳＥＴを受けた場合に、電荷電圧変換部ＦＪの電位を所定の電位（例えば、ＶＤＤ）にリセットする。リセット部ＲＳＴは、例えば、リセットトランジスタであり、そのゲートにアクティブレベルの制御信号ＲＥＳＥＴを受けた場合にオンすることにより、電荷電圧変換部ＦＪの電位を所定の電位（例えば、ＶＤＤ）にリセットする。
【００４１】
出力部ＡＭＰは、画素Ｐが選択状態になった際に、電荷電圧変換部ＦＪの電圧に応じた信号を、選択部ＡＤＲを介して信号線ＶＳＩＧへ出力する。出力部ＡＭＰは、例えば、アンプトランジスタであり、画素Ｐが選択状態になった際に、信号線ＶＳＩＧを介して接続された負荷電流源１２０とともにソースフォロワ動作を行うことにより、電荷電圧変換部ＦＪの電圧に応じた信号を選択部ＡＤＲ経由で信号線ＶＳＩＧへ出力する。このとき、各列の負荷トランジスタ１２１−１〜１２１−Ｎに流れる電流はバイアストランジスタ１２２で定電流源１２３の電流をレファレンスとして生成したバイアス電圧ＶＢＮで決まる。
【００４２】
選択部ＡＤＲは、行選択回路１１０からアクティブレベルの制御信号ＡＤＤＲＥＳＳを受けた場合に、画素Ｐを選択状態にし、行選択回路１１０からノンアクティブレベルの制御信号ＡＤＤＲＥＳＳを受けた場合に、画素Ｐを非選択状態にする。選択部ＡＤＲは、例えば、選択トランジスタであり、そのゲートにアクティブレベルの制御信号ＡＤＤＲＥＳＳを受けた際にオンすることにより、画素Ｐを選択状態にし、そのゲートにノンアクティブレベルの制御信号ＡＤＤＲＥＳＳを受けた際にオフすることにより、画素Ｐを非選択状態にする。
【００４３】
なお、画素Ｐは、選択部ＡＤＲが省略された構成であってもよい。その場合、リセット部ＲＳＴが画素Ｐを選択状態／非選択状態にするための動作を行ってもよい。例えば、リセット部ＲＳＴは、電荷電圧変換部ＦＪの電位を第１の電位（例えば、ＶＤＤ）にリセットすることにより画素Ｐを選択状態にし、電荷電圧変換部ＦＪの電位を第２の電位（出力部ＡＭＰ（アンプトランジスタ）がオフするような電位、例えば、ＧＮＤ）にリセットすることにより画素Ｐを非選択状態にしてもよい。
【００４４】
図２に示すＡ／Ｄ変換部１０３は、例えば、列ＡＤ（カラムＡＤ）変換の方式を採用しており、各列にＡＤ変換回路を持ち、各列（各カラム）の信号線ＶＳＩＧを介して伝達された信号（例えば、信号線ＶＳＩＧの電圧）を１行ごとにいっせいにＡＤ変換する（図３の例では計Ｎ個のＡＤ変換器が行方向に並ぶこととなる）。各ＡＤ変換器は参照電圧を共有した積分型ＡＤ変換器である。
【００４５】
具体的には、Ａ／Ｄ変換部１０３は、参照電圧源１３０、複数列のコンパレータ１４０−１〜１４０−Ｎ、複数列のラッチ回路１５０−１〜１５０−Ｎ、グレイコードカウンタ１６０、及び列選択回路１７０を有する。
【００４６】
列間（カラム間）で共有している参照電圧源１３０から出力される参照信号（例えば、ランプ波）ＶＲＥＦと、各列（各カラム）の信号線ＶＳＩＧ−１〜ＶＳＩＧ−Ｎの信号とを、コンパレータ１４０−１〜１４０−Ｎで比較する。例えば、信号線ＶＳＩＧの信号レベルと参照信号ＶＲＥＦのレベルとが一致したときに、コンパレータ１４０の出力信号ＥＤＧＥのレベルが反転する（例えば、図４に示すタイミングｔ９）。出力線ＨＳＩＧを介して各列のラッチ回路１５０に接続されたカウンタ（図示せず）は、ＡＤ変換開始からその時までの時間（例えば、図４に示すタイミングｔ８〜ｔ９までの時間に相当するクロック数）をデジタル値（例えば、クロック数のカウント値）に変えてＡ／Ｄ変換して各列の画素信号（デジタル信号）を生成する。
【００４７】
時間からデジタル値に変える方法はカウンタも共有しカウント値を各列（各カラム）で持つラッチで捕まえる方法や、各列（各カラム）にカウンタを持ち、カウンタを動作させる方法などがある。図２には各列（各カラム）でグレイコードカウンタ１６０を共有し、コンパレータ１４０の出力信号ＥＤＧＥのレベルが反転したときの時間をラッチ回路１５０で捕まえる場合の構成を示している。すなわち、各列のラッチ回路１５０は、各列の画素信号についての比較結果をラッチして保持している。
【００４８】
列選択回路１７０は、各列のラッチ回路１５０にラッチされた比較結果を順次に選択して出力線ＨＳＩＧ経由でカウンタ（図示せず）へ転送してＡ／Ｄ変換させて画素信号（デジタル信号）を生成し、生成された画素信号（デジタル信号）を後段（例えば、図１に示す画像信号処理部２７）へ出力する。
【００４９】
次に、固体撮像装置１００の動作について図４を用いて説明する。図４は、画素のマトリックスから信号を読み出し、１行ごとにいっせいにＡＤ変換するタイミングシーケンスを示す。図４では、ｍ−１行目の画素信号の読み出しが終わり、ｍ行目の画素信号の読み出しを行うシーケンスを示している。また、ｎ列目の信号線ＶＳＩＧ−ｎの電位をＶＳＩＧ［ｎ］、選択されたｍ行ｎ列目の画素における電荷電圧変換部ＦＪの電位をＦＪ［ｍ，ｎ］として波形を示す。以下にシーケンスを示す。
【００５０】
タイミングｔ１では、ｍ−１行の選択制御信号ＡＤＤＲＥＳＳ［ｍ−１］をノンアクティブレベル（例えば、Ｌｏｗレベル）にし、全行の画素が非選択状態になる。すると、各列の信号線ＶＳＩＧ［ｎ］は、信号線ＶＳＩＧに対して負荷電流源１２０だけが繋がっている状態になるため、その電位が低下する。
【００５１】
タイミングｔ２では、ｍ行の選択制御信号ＡＤＤＲＥＳＳ［ｍ］を選択的にアクティブレベル（例えば、Ｈｉｇｈレベル）にする。これにより、全行の画素のうちｍ行の画素が選択状態になり残りの行の画素が非選択状態になる。
【００５２】
タイミングｔ３では、ｍ行のリセット制御信号ＲＥＳＥＴ［ｍ］をアクティブレベル（例えば、Ｈｉｇｈレベル）にして信号線ＶＳＩＧの電位を例えばＨｉｇｈにリセットされた状態にする。すなわち、ｍ行の画素では、リセット部ＲＳＴが電荷電圧変換部ＦＪをリセットするとともに、出力部ＡＭＰが電荷電圧変換部ＦＪの電圧に応じたリセットレベルの信号を信号線ＶＳＩＧへ出力する。
【００５３】
タイミングｔ４では、ｍ行のリセット制御信号ＲＥＳＥＴ［ｍ］をノンアクティブレベル（例えば、Ｌｏｗレベル）にして、カラムＡＤ変換器の入力における信号線ＶＳＩＧの電位がリセット時の電位（リセットレベル）にセトリング（収束）するのを待つ。
【００５４】
タイミングｔ５では、カラムＡＤ変換器のコンパレータ１４０のオートゼロを行い、リセット時の信号線ＶＳＩＧの電位とリセット時の参照信号ＶＲＥＦの電位差を保持する。すなわち、各列のカラムＡＤ変換器は、参照信号ＶＲＥＦを用いてｍ行の画素のリセットレベルの信号をサンプリングする。
【００５５】
タイミングｔ６では、ｍ行の転送制御信号ＲＥＡＤ［ｍ］をアクティブレベル（例えば、Ｈｉｇｈレベル）にする。これにより、ｍ行の画素では、転送部ＴＧが、光電変換部ＰＤの電荷を電荷電圧変換部ＦＪ［ｍ，ｎ］へ転送する。それにより、例えば電荷電圧変換部ＦＪ［ｍ，ｎ］の電位が下がって信号線ＶＳＩＧ［ｎ］の電位が下がり始める。すなわち、ｍ行の画素では、出力部ＡＭＰが電荷電圧変換部ＦＪの電圧に応じた信号レベルの信号を信号線ＶＳＩＧへ出力する。
【００５６】
タイミングｔ７では、ｍ行の転送制御信号ＲＥＡＤ［ｍ］をノンアクティブレベル（例えば、Ｌｏｗレベル）にして、カラムＡＤ変換器の入力における信号線ＶＳＩＧの電位が電荷電圧変換部ＦＪの電圧に応じた分だけ下がって電荷転送時の電位（信号レベル）にセトリング（収束）するのを待つ。
【００５７】
タイミングｔ８では、参照信号ＶＲＥＦのレベルをランプ波で下げていく。ＡＤ変換の範囲は図４のΔＶｒｅｆであらわされる参照信号の振幅で設定できる。それとともに、各列のカラムＡＤ変換器は、参照信号ＶＲＥＦを用いてｍ行の画素の信号レベルの信号をサンプリングする。
【００５８】
タイミングｔ９では、信号線ＶＳＩＧ［ｎ］の電位（信号レベル）のリセット時の電位（リセットレベル）からの変化分（信号レベルとリセットレベルとの差分としての画素信号）と参照ＶＲＥＦの変化分とが等しくなったときにコンパレータ１４０の出力信号ＥＤＧＥ［ｎ］が立ち上がる。そのときの時間をデジタル値で記録することでＡＤ変換される。
【００５９】
上記のように、信号線ＶＳＩＧのリセット時の電位（リセットレベル）と電荷転送時の電位（信号レベル）の差分をとることで、画素内の出力ＡＭＰ（アンプトランジスタ）の閾値電圧のばらつきやリセット部ＲＳＴ（リセットトランジスタ）がオフしたときに電荷電圧変換部ＦＪ（フローティングジャンクション）に発生するノイズであるリセットノイズ（固定パターンノイズ）を低減する補正を行うことができる。この補正方式を、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関二重サンプリング）という。
【００６０】
また、上記の各画素の動作において、転送部ＴＧ（転送トランジスタ）がオフしてから次に転送部ＴＧ（転送トランジスタ）がオンするまでの時間が、光電変換部ＰＤにより電荷蓄積動作が行われる電荷蓄積時間になる。この電荷蓄積時間は、露光時間ともよばれる。
【００６１】
電荷蓄積時間（露光時間）は、撮像システム１の動作モードが高感度撮影モード（第２のモード）である場合、通常撮影モード（第１のモード）である場合に比べて短く設定される。これにより、各画素から信号線に読み出される信号のダイナミックレンジ（電圧範囲）は、高感度撮影モード（第２のモード）である場合、通常撮影モード（第１のモード）である場合に比べて小さく制限される傾向にある。
【００６２】
あるいは、撮像システム１では、固体撮像装置１００が受ける光量が少ないことに応じて、通常撮影モード（第１のモード）から高感度撮影モード（第２のモード）に切り換えられることもある。この場合、光電変換部ＰＤは、撮像システム１の動作モードが高感度撮影モード（第２のモード）である場合、通常撮影モード（第１のモード）である場合に比べて受ける光量が少ない。これにより、各画素から信号線に読み出される信号のダイナミックレンジ（電圧範囲）は、高感度撮影モード（第２のモード）である場合、通常撮影モード（第１のモード）である場合に比べて小さく制限される傾向にある。
【００６３】
例えば、少ない光量でかつ短い露光時間で撮像した場合（第２のモード）、光電変換される電荷量は少なくなるためダイナミックレンジの小さい信号（振幅の小さな信号レベル）を読み出してＡＤ変換する必要がある。そういった場合に出力デジタル値の階調を確保するためには感度（Ｓ／Ｎ比）を上げる必要がある。そのために、参照信号ＶＲＥＦの振幅ΔＶｒｅｆ（図４参照）を小さくして１ＬＳＢの電圧を小さくすることで調整することができる。ただし、この方法では、信号電圧（信号レベルの振幅）が減少しているが雑音電圧（ノイズレベルの大きさ）はそのままなのでＳ／Ｎ比が減少する傾向にある。
【００６４】
ここでは、この参照信号の振幅による感度設定を「アナログゲイン」とよび、参照信号の振幅を減らして感度を上げる場合を「アナログゲイン増加」といい、参照信号の振幅を増やして感度を下げる場合を「アナログゲイン低下」ということにする。
【００６５】
上述のように、画素の出力部ＡＭＰ（アンプトランジスタ）と信号線の負荷電流源とが協働してソースフォロア動作を行い画素からリセットレベルの信号と信号レベルとの信号をそれぞれ読み出し、両者の差分ととることでリセットノイズ（固定パターンノイズ）などを低減させた画素信号を生成するＣＤＳ処理を行っている。
【００６６】
ここで、今後の議論のためにトランジスタから発生する白色雑音の代表的なものである熱雑音が、全てのトランジスタが飽和領域で動作するソースフォロアにおいてトランジスタのディメンジョンでどのように決まるかを示す。画素の出力部ＡＭＰ（アンプトランジスタ）と信号線の負荷電流源とを含むソースフォロアの熱雑音による入力換算雑音電圧Ｖｎ，ｉｎは、各画素の出力部ＡＭＰ（アンプトランジスタ）のトランスコンダクタンスをｇｍａ、負荷トランジスタ１２１のトランスコンダクタンスをｇｍｌとすると、次の数式１で表される（Ｂｅｈｚａｄ  Ｒａｚａｖｉ著  黒田忠広監訳  「アナログＣＭＯＳ集積回路の設計  基礎編」  ｐ．２８１」参照）。
【００６７】
Ｖ２ｎ，ｉｎ＝４ｋＴ（２／３）（１／ｇｍａ＋ｇｍｌ／ｇ２ｍａ）・・・数式１
数式１において、ｋはボルツマン定数、Ｔは絶対温度である。
【００６８】
また、画素から読み出される信号のダイナミックレンジ（電圧範囲）について、特に、ダイナミックレンジ（電圧範囲）の下限は、オーバードライブ電圧Ｖｏｖで決まり、オーバードライブ電圧Ｖｏｖは、飽和領域のトランジスタ特性より次の数式２であらわされる。
【００６９】
Ｖｏｖ＝√（２Ｉ／（μＣｏｘＷ／Ｌ））・・・数式２
数式２において、Ｗは負荷トランジスタのゲート幅であり、Ｌは負荷トランジスタのゲート長であり、Ｃｏｘはゲート酸化膜の容量値であり、Ｉはドレイン電流であり、μはキャリア（例えば、電子）の移動度である。
【００７０】
上記の数式１と数式２とから次の数式３が導かれる。
【００７１】
ｇｍｌ＝√（２μＣｏｘＷ／Ｌ＊Ｉ）・・・数式３
数式３に示されるように、複数の負荷トランジスタ１２１のディメンジョンＷ／Ｌを小さくすることで負荷トランジスタ１２１のトランスコンダクタンスｇｍｌを下げることができることが分かる。このとき、数式１に示されるように、入力換算雑音電圧を低減できる。
【００７２】
そこで、本実施形態では、アナログゲイン増加に連動して、複数の負荷トランジスタ１２１の等価的なディメンジョンを下げるように、例えば、複数の負荷トランジスタ１２１の等価的なチャネル幅の低減を行う。すなわち、通常撮影モード（第１のモード）において、負荷電流源の等価的なチャネル幅が第１の幅になるようにし、高感度撮影モード（第２のモード）において、負荷電流源の等価的なチャネル幅が第１の幅より小さい第２の幅になるようにする。言い換えると、参照信号ＶＲＥＦの振幅を減らしてＡ／Ｄ変換のレンジを縮小するとき、信号のダイナミックレンジすなわち信号線ＶＳＩＧの電圧範囲も小さくすることが可能なので、複数の負荷トランジスタ１２１ａ〜１２１ｄを含む電流生成部１２４の等価的なトランジスタのチャネル幅を縮小する。
【００７３】
各列の負荷電流源１２０−１〜１２０−Ｎは図７に示すような構成を有する。以下では、各列の構成要素について、列の番号を示す「−１」〜「−Ｎ」を省略して説明する。
【００７４】
負荷電流源１２０は、図７に示すように、定電流源１２３、電流生成部１２４、バイアス部１２５、及び変更部１２６を有する。
【００７５】
定電流源１２３は、例えば、一端が電源電圧ＶＤＤに接続され、他端がバイアス部１２５、及び変更部１２６に接続されている。定電流源１２３は、例えば、一定の電流を流す。
【００７６】
電流生成部１２４は、複数の負荷トランジスタ１２１ａ〜１２１ｄを含む。複数の負荷トランジスタ１２１ａ〜１２１ｄは、それぞれ、信号線ＶＳＩＧに接続されている。複数の負荷トランジスタ１２１ａ〜１２１ｄは、例えば、互いに等価なディメンジョンＷ／Ｌを有している。複数の負荷トランジスタ１２１ａ〜１２１ｄは、例えば、互いに等価なゲート幅を有するとともに、互いに等価なゲート長を有している。
【００７７】
バイアス部１２５は、複数のバイアストランジスタ１２２ａ〜１２２ｄを含む。複数のバイアストランジスタ１２２ａ〜１２２ｄは、例えば、互いに等価なディメンジョンＷ／Ｌを有している。複数のバイアストランジスタ１２２ａ〜１２２ｄは、例えば、互いに等価なゲート幅を有するとともに、互いに等価なゲート長を有している。複数のバイアストランジスタ１２２ａ〜１２２ｄは、複数の負荷トランジスタ１２１ａ〜１２１ｄに対応している。
【００７８】
例えば、バイアストランジスタ１２２ａは、負荷トランジスタ１２１ａとカレントミラー回路を構成するように接続されており、定電流源１２３の発生する電流に応じた電流を負荷トランジスタ１２１ａにより信号線ＶＳＩＧに流すことができる。すなわち、バイアストランジスタ１２２ａは、バイアストランジスタ１２２ａで定電流源１２３の電流をレファレンスとして生成したバイアス電圧ＶＢＮａを負荷トランジスタ１２１ａのゲートに供給することにより、定電流源１２３の発生する電流に応じた電流を信号線ＶＳＩＧに流すように負荷トランジスタ１２１ａを動作させることができる。
【００７９】
例えば、バイアストランジスタ１２２ｂは、負荷トランジスタ１２１ｂとカレントミラー回路を構成するように接続されており、定電流源１２３の発生する電流に応じた電流を負荷トランジスタ１２１ｂにより信号線ＶＳＩＧに流すことができる。すなわち、バイアストランジスタ１２２ｂは、バイアストランジスタ１２２ｂで定電流源１２３の電流をレファレンスとして生成したバイアス電圧ＶＢＮｂを負荷トランジスタ１２１ｂのゲートに供給することにより、定電流源１２３の発生する電流に応じた電流を信号線ＶＳＩＧに流すように負荷トランジスタ１２１ｂを動作させることができる。
【００８０】
例えば、バイアストランジスタ１２２ｃは、負荷トランジスタ１２１ｃとカレントミラー回路を構成するように接続されており、定電流源１２３の発生する電流に応じた電流を負荷トランジスタ１２１ｃにより信号線ＶＳＩＧに流すことができる。すなわち、バイアストランジスタ１２２ｃは、バイアストランジスタ１２２ｃで定電流源１２３の電流をレファレンスとして生成したバイアス電圧ＶＢＮｃを負荷トランジスタ１２１ｃのゲートに供給することにより、定電流源１２３の発生する電流に応じた電流を信号線ＶＳＩＧに流すように負荷トランジスタ１２１ｃを動作させることができる。
【００８１】
例えば、バイアストランジスタ１２２ｄは、負荷トランジスタ１２１ｄとカレントミラー回路を構成するように接続されており、定電流源１２３の発生する電流に応じた電流を負荷トランジスタ１２１ｄにより信号線ＶＳＩＧに流すことができる。すなわち、バイアストランジスタ１２２ｄは、バイアストランジスタ１２２ｄで定電流源１２３の電流をレファレンスとして生成したバイアス電圧ＶＢＮｄを負荷トランジスタ１２１ｄのゲートに供給することにより、定電流源１２３の発生する電流に応じた電流を信号線ＶＳＩＧに流すように負荷トランジスタ１２１ｄを動作させることができる。
【００８２】
なお、各バイアストランジスタ１２２ａ〜１２２ｄは、対応する負荷トランジスタ１２１ａ〜１２１ｄと等価なディメンジョンＷ／Ｌを有していても良い。また、各バイアストランジスタ１２２ａ〜１２２ｄのトランスコンダクタンスｇｍと各負荷トランジスタ１２１ａ〜１２１ｄのトランスコンダクタンスｇｍｌとは、それぞれ、小さくなるように調整されていることが好ましい。この場合、個々のトランジスタで見た場合の雑音（熱雑音、１／ｆ雑音）を無視できる。
【００８３】
変更部１２６は、バイアス部１２５の複数のバイアストランジスタ１２２ａ〜１２２ｄが電流生成部１２４の複数の負荷トランジスタ１２１ａ〜１２１ｄに対応していることを利用して、電流生成部１２４の等価的なトランジスタのディメンジョンを変更する。すなわち、変更部１２６は、バイアス部１２５の等価的なトランジスタのディメンジョンを変更することにより、電流生成部１２４の等価的なトランジスタのディメンジョンを変更する。変更部１２６は、通常撮影モード（第１のモード）において、電流生成部１２４の等価的なチャネル幅が第１の幅になるように、バイアス部１２５を介して、電流生成部１２４内の複数の負荷トランジスタ１２１ａ〜１２１ｄのうち第１の個数の負荷トランジスタを動作させる。変更部１２６は、高感度撮影モード（第２のモード）において、電流生成部１２４の等価的なチャネル幅が第１の幅より小さい第２の幅になるように、バイアス部１２５を介して、電流生成部１２４内の複数の負荷トランジスタ１２１ａ〜１２１ｄのうち第１の個数より少ない第２の個数の負荷トランジスタを動作させる。
【００８４】
具体的には、変更部１２６は、複数のスイッチＳＷｂ１、ＳＷｂ２、ＳＷｃ１、ＳＷｃ２、ＳＷｄ１、及びＳＷｄ２を有する。
【００８５】
スイッチＳＷｂ１、ＳＷｂ２は、バイアストランジスタ１２２ｂ及び負荷トランジスタ１２１ｂに対応している。スイッチＳＷｃ１、ＳＷｃ２は、バイアストランジスタ１２２ｃ及び負荷トランジスタ１２１ｃに対応している。スイッチＳＷｄ１、ＳＷｄ２は、バイアストランジスタ１２２ｄ及び負荷トランジスタ１２１ｄに対応している。
【００８６】
スイッチＳＷｂ１、ＳＷｃ１、ＳＷｄ１は、アクティブレベル（例えば、Ｈレベル）の制御信号ＳＷに応じてオンする。スイッチＳＷｂ１、ＳＷｃ１、ＳＷｄ１は、オンすることにより、対応するバイアストランジスタ１２２ｂ、１２２ｃ、１２２ｄのゲートにアクティブレベルのバイアスを供給する。これにより、バイアストランジスタ１２２ｂ、１２２ｃ、１２２ｄがオンして、対応する負荷トランジスタ１２１ｂ、１２１ｃ、１２１ｄのゲートにバイアスＶＢＮｂ、ＶＢＮｃ、ＶＢＮｄを供給し、対応する負荷トランジスタ１２１ｂ、１２１ｃ、１２１ｄを動作させる。
【００８７】
スイッチＳＷｂ１、ＳＷｃ１、ＳＷｄ１は、ノンアクティブレベル（例えば、Ｌレベル）の制御信号ＳＷに応じてオフする。スイッチＳＷｂ１、ＳＷｃ１、ＳＷｄ１は、オフすることにより、対応するバイアストランジスタ１２２ｂ、１２２ｃ、１２２ｄのゲートにアクティブレベルのバイアスを供給しない。
【００８８】
スイッチＳＷｂ２、ＳＷｃ２、ＳＷｄ２は、アクティブレベル（例えば、Ｈレベル）の制御信号ＳＷＸに応じてオンする。スイッチＳＷｂ２、ＳＷｃ２、ＳＷｄ２は、オンすることにより、対応するバイアストランジスタ１２２ｂ、１２２ｃ、１２２ｄのゲートにノンアクティブレベルのバイアス（例えば、ＧＮＤ電位）を供給する。これにより、バイアストランジスタ１２２ｂ、１２２ｃ、１２２ｄがオフして、対応する負荷トランジスタ１２１ｂ、１２１ｃ、１２１ｄのゲートにバイアスＶＢＮｂ、ＶＢＮｃ、ＶＢＮｄを供給しないようになるので、対応する負荷トランジスタ１２１ｂ、１２１ｃ、１２１ｄをオフさせ非動作状態にする。
【００８９】
スイッチＳＷｂ２、ＳＷｃ２、ＳＷｄ２は、ノンアクティブレベル（例えば、Ｌレベル）の制御信号ＳＷＸに応じてオフする。スイッチＳＷｂ２、ＳＷｃ２、ＳＷｄ２は、オフすることにより、対応するバイアストランジスタ１２２ｂ、１２２ｃ、１２２ｄのゲートにノンアクティブレベルのバイアス（例えば、ＧＮＤ電位）を供給しない。
【００９０】
制御信号ＳＷと制御信号ＳＷＸとは排他的にアクティブレベルになるように制御され外部（例えば、図１に示す全体制御・演算部２９）から供給される。これにより、スイッチＳＷｂ１、ＳＷｃ１、ＳＷｄ１とスイッチＳＷｂ２、ＳＷｃ２、ＳＷｄ２とは、互いに排他的にオン／オフするように制御される。
【００９１】
例えば、各バイアストランジスタ１２２ａ〜１２２ｄ及び各負荷トランジスタ１２１ａ〜１２１ｄが１として規格化されたゲート幅Ｗを有するとともに１として規格化されたゲート長Ｌを有する場合について説明する。
【００９２】
アナログゲインが小さいとき（第１のモード）は、制御信号ＳＷをＨｉｇｈにして制御信号ＳＷＸをＬｏｗにすることで、全てのバイアストランジスタ１２２ａ〜１２２ｄをオンさせ、全ての負荷トランジスタ１２１ａ〜１２１ｄのゲートにバイアスＶＢＮａ〜ＶＢＮｄを供給して、全ての負荷トランジスタ１２１ａ〜１２１ｄを動作させる。すなわち、変更部１２６は、電流生成部１２４の等価的なチャネル幅がＷ＝４になるように、バイアス部１２５を介して、４個の負荷トランジスタ１２１ａ〜１２１ｄを動作させる。これにより、４個の負荷トランジスタ１２１ａ〜１２１ｄが画素の出力部ＡＭＰ（アンプトランジスタ）とともにソースフォロア動作を行う。
【００９３】
一方、アナログゲインが大きいとき（第２のモード）は、制御信号ＳＷをＬｏｗにして制御信号ＳＷＸをＨｉｇｈにすることで、１個のバイアストランジスタ１２２ａをオンさせながら残りの３個のバイアストランジスタ１２２ｂ〜１２２ｄをオフさせ、１個の負荷トランジスタ１２１ａのゲートにバイアスＶＢＮａを供給しながら残りの３個の負荷トランジスタ１２１ｂ〜１２１ｄのゲートにバイアスＶＢＮａを供給しないようにして、１個の負荷トランジスタ１２１ａを動作させ残りの３個の負荷トランジスタ１２１ｂ〜１２１ｄを非動作状態にする。すなわち、変更部１２６は、電流生成部１２４の等価的なチャネル幅がＷ＝１になるように、バイアス部１２５を介して、１個の負荷トランジスタ１２１ａを動作させ残りの３個の負荷トランジスタ１２１ｂ〜１２１ｄを非動作状態にする。これにより、１個の負荷トランジスタ１２１ａが画素の出力部ＡＭＰ（アンプトランジスタ）とともにソースフォロア動作を行う。これにより、電流生成部１２４の全体の等価的なディメンジョンＷ／Ｌを小さくでき、熱雑音を低減できる。
【００９４】
なお、図６に示すように、アナログゲインコントロールロジック部２９１は、通常撮影モード（第１のモード）に対応した制御信号として、例えば、制御信号（ＳＷ、ＳＷＸ）＝（Ｈ、Ｌ）を変更部１２６へ供給することと同期して、参照信号の振幅を第１のモードに対応した値ΔＶｒｅｆ１に制御するような制御信号ＣＶＲ＝Ｈを参照電圧源１３０に供給しても良い。また、アナログゲインコントロールロジック部２９１は、高感度撮影モード（第２のモード）に対応した制御信号として、例えば、制御信号（ＳＷ、ＳＷＸ）＝（Ｌ、Ｈ）を変更部１２６へ供給することと同期して、参照信号の振幅を第２のモードに対応した値ΔＶｒｅｆ２（＜ΔＶｒｅｆ１）に制御するような制御信号ＣＶＲ＝Ｌを参照電圧源１３０に供給しても良い。
【００９５】
また、各スイッチＳＷｂ１〜ＳＷｄ２は、その制御端子に例えばＨｉｇｈが印加されると低抵抗となり導通し、その制御端子に例えばＬｏｗが印加されると高抵抗となり遮断する素子である。例えば図５（ａ）に示す各スイッチＳＷは、ＭＯＳＦＥＴで実現する場合、例えば図５（ｂ）に示すようにＮＭＯＳとＰＭＯＳとを組み合わせてコンプリメンタリのトランスファーゲートを構成したものでもよいし、例えば図５（ｃ）に示すようにＮＭＯＳ単体で構成したものでもよい。
【００９６】
ここで、仮に、各列の負荷電流源１２０が変更部１２６を有しない場合について考える。この場合、信号線ＶＳＩＧに接続された複数の負荷トランジスタ１２１ａ〜１２１ｄを含む電流生成部１２４の等価的なトランジスタのディメンジョンＷ／Ｌは、アナログゲインが小さいとき（第１のモード）とアナログゲインが大きいとき（第２のモード）とで同じ値に維持される。この場合、アナログゲインが小さいとき（第１のモード）とアナログゲインが大きいとき（第２のモード）とで熱雑音のレベルが同程度になるのに対して、アナログゲインが小さいとき（第１のモード）は信号のダイナミックレンジが大きく信号レベルの信号振幅が大きくなり、アナログゲインが大きいとき（第２のモード）は信号のダイナミックレンジが小さく信号レベルの信号振幅が小さくなる。そのため、画素から読み出された信号に含まれる熱雑音の割合は、アナログゲインが大きいとき（第２のモード）に、アナログゲインが小さいとき（第１のモード）に比べて増加する傾向にある。すなわち、画素から読み出された信号におけるＳ／Ｎ比は、アナログゲインが大きいとき（第２のモード）に、アナログゲインが小さいとき（第１のモード）に比べて悪化する傾向にある。
【００９７】
それに対して、第１の実施形態では、各列の負荷電流源１２０が変更部１２６を有する。変更部１２６は、電流生成部１２４の等価的なトランジスタのディメンジョンＷ／Ｌを変更する。具体的には、変更部１２６は、アナログゲインが大きいとき（第２のモード）の電流生成部１２４の等価的なディメンジョンＷ／Ｌが、アナログゲインが小さいとき（第１のモード）の電流生成部１２４の等価的なディメンジョンＷ／Ｌに比べて小さくなるように、変更する。これにより、アナログゲインが大きいとき（第２のモード）の熱雑音をアナログゲインが小さいとき（第１のモード）の熱雑音より小さくすることができる。この結果、画素から読み出された信号に含まれる熱雑音の割合を、アナログゲインが大きいとき（第２のモード）に、アナログゲインが小さいとき（第１のモード）と同等程度に低減できる。すなわち、画素から読み出された信号におけるＳ／Ｎ比を、アナログゲインが大きいとき（第２のモード）に、アナログゲインが小さいとき（第１のモード）と同等程度に向上できる。これにより、例えば、明時の画像のＳ／Ｎ比と暗時の画像のＳ／Ｎ比とを共に向上できる。
【００９８】
あるいは、仮に、熱雑音を低減するために、Ａ／Ｄ変換部１０３が参照電圧との比較を複数回行って複数回のＡ／Ｄ変換を行い複数回のＡ／Ｄ変換結果を平均化する場合について考える。この場合、例えばＮ回のＡ／Ｄ変換結果の積算で、信号成分はＮ倍になるのに対して白色雑音の雑音電圧は√（Ｎ）倍になるため、Ｓ／Ｎ比を倍１／（√（Ｎ））に低減できる。しかし、複数回のＡ／Ｄ変換を行う上、複数回のＡ／Ｄ変換結果を平均化する処理も必要になるために、その分だけ１行の画素信号当たりのＡ／Ｄ変換の時間が増加する傾向にある。これにより、画像データのフレームレートが低下するため、例えば動画像の画質が劣化する（例えば、動きが不自然になる）傾向にある。
【００９９】
それに対して、第１の実施形態では、Ａ／Ｄ変換部１０３が１回のＡ／Ｄ変換を行えば十分であり、複数回のＡ／Ｄ変換結果を平均化する処理も不要なので、１行の画素信号当たりのＡ／Ｄ変換の時間の増加を抑制でき、画像データのフレームレートの低下を抑制でき、例えば動画像の画質を向上できる。
【０１００】
また、第１の実施形態では、変更部１２６が、アナログゲインが小さい第１のモードにおいて、電流生成部１２４の等価的なチャネル幅が第１の幅（例えば、Ｗ＝４）になるように、複数の負荷トランジスタのうち第１の個数（例えば、４個）の負荷トランジスタを動作させ、アナログゲインが大きい第２のモードにおいて、電流生成部１２４の等価的なチャネル幅が第１の幅より小さい第２の幅（例えば、Ｗ＝１）になるように、複数の負荷トランジスタのうち第１の個数より少ない第２の個数（例えば、１個）のトランジスタを動作させる。これにより、アナログゲインが大きいとき（第２のモード）の電流生成部１２４の等価的なディメンジョンＷ／Ｌが、アナログゲインが小さいとき（第１のモード）の電流生成部１２４の等価的なディメンジョンＷ／Ｌに比べて小さくなるように、変更できる。
【０１０１】
また、第１の実施形態では、変更部１２６が、複数のスイッチＳＷｂ１、ＳＷｂ２、ＳＷｃ１、ＳＷｃ２、ＳＷｄ１、及びＳＷｄ２を有する。スイッチＳＷｂ１、ＳＷｃ１、ＳＷｄ１とスイッチＳＷｂ２、ＳＷｃ２、ＳＷｄ２とは、互いに排他的にオン／オフする。これにより、スイッチＳＷｂ１、ＳＷｃ１、ＳＷｄ１がバイアストランジスタ１２２ｂ、１２２ｃ、１２２ｄを介して負荷トランジスタ１２１ｂ、１２１ｃ、１２１ｄを動作させる動作と、スイッチＳＷｂ２、ＳＷｃ２、ＳＷｄ２がバイアストランジスタ１２２ｂ、１２２ｃ、１２２ｄを介して負荷トランジスタ１２１ｂ、１２１ｃ、１２１ｄを非動作状態にする動作とを、排他的に行うことができる。この結果、アナログゲインが小さい第１のモードにおいて、複数の負荷トランジスタのうち第１の個数（例えば、４個）の負荷トランジスタを動作させ、アナログゲインが大きい第２のモードにおいて、複数の負荷トランジスタのうち第１の個数より少ない第２の個数（例えば、１個）のトランジスタを動作させることができる。
【０１０２】
なお、第１の実施形態では、複数列の負荷電流源１２０の変更部１２６が全行の画素信号に対して一様な動作を行う場合について例示的に説明しているが、複数列の負荷電流源１２０の変更部１２６は、行ごとに電流生成部１２４の等価的なトランジスタのディメンジョンを変更してもよい。
【０１０３】
例えば、図８に示すように、低輝度領域ＬＬＲと高輝度領域ＨＬＲとが混在した画像（例えば、月を撮影した画像）ＩＭを固体撮像装置１００で撮像した場合を考える。例えば、固体撮像装置１００の撮像面（画素配列ＰＡ）では、図８に示すように、全行の画素のうちＫ行〜（Ｋ＋４）行の画素が高輝度領域ＨＬＲを撮像し残りの行の画素が低輝度領域ＬＬＲを撮像する。このとき、複数列の負荷電流源１２０の変更部１２６は、１行〜（Ｋ−１）行、（Ｋ＋５）〜Ｍ行の画素信号の信号読み出し時の電流生成部１２４の等価的なディメンジョンＷ／Ｌが、Ｋ行〜（Ｋ＋４）行の画素信号の信号読み出し時の電流生成部１２４の等価的なディメンジョンＷ／Ｌに比べて小さくなるように、変更する。
【０１０４】
そのように変更部１２６を動作させるために、全体制御・演算部２９は、例えば固体撮像装置１００により前のフレームで撮像された画像のうちの高輝度領域ＨＬＲと低輝度領域ＬＬＲとのそれぞれの行アドレスを特定してもよい。そして、全体制御・演算部２９は、現在のフレームについて、低輝度領域ＬＬＲに対応した行アドレス（１行〜（Ｋ−１）行、（Ｋ＋５）〜Ｍ行）の画素信号の信号読み出し時に、通常撮影モード（第１のモード）に対応した制御信号（例えば、制御信号（ＳＷ、ＳＷＸ）＝（Ｈ、Ｌ）や制御信号ＣＶＲ＝Ｈ）を生成して固体撮像装置１００へ供給し、高輝度領域ＨＬＲに対応した行アドレス（Ｋ行〜（Ｋ＋４）行）の画素信号の信号読み出し時に、高感度撮影モード（第２のモード）に対応した制御信号（例えば、制御信号（ＳＷ、ＳＷＸ）＝（Ｌ、Ｈ）や制御信号ＣＶＲ＝Ｌ）を生成して固体撮像装置１００へ供給してもよい。
【０１０５】
あるいは、例えば高輝度領域ＨＬＲが動きのある画像（例えば、蛍を撮影した画像）ＩＭを固体撮像装置１００で撮像した場合であれば、全体制御・演算部２９は、例えば固体撮像装置１００により前の複数フレームで撮像された画像の差分を取ることで、高輝度領域ＨＬＲの動きベクトルを計算し、現在のフレームにおける高輝度領域ＨＬＲの行アドレスを推定しても良い。そして、全体制御・演算部２９は、現在のフレームについて、低輝度領域ＬＬＲに対応して推定された行アドレス（１行〜（Ｋ−１）行、（Ｋ＋５）〜Ｍ行）の画素信号の信号読み出し時に、通常撮影モード（第１のモード）に対応した制御信号（例えば、制御信号（ＳＷ、ＳＷＸ）＝（Ｈ、Ｌ）や制御信号ＣＶＲ＝Ｈ）を生成して固体撮像装置１００へ供給し、高輝度領域ＨＬＲに対応して推定された行アドレス（Ｋ行〜（Ｋ＋４）行）の画素信号の信号読み出し時に、高感度撮影モード（第２のモード）に対応した制御信号（例えば、制御信号（ＳＷ、ＳＷＸ）＝（Ｌ、Ｈ）や制御信号ＣＶＲ＝Ｌ）を生成して固体撮像装置１００へ供給してもよい。
【０１０６】
（第２の実施形態）
次に、第２の実施形態にかかる固体撮像装置２００について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
【０１０７】
第１の実施形態では、電流生成部１２４における複数の負荷トランジスタ１２１ａ〜１２１ｄのチャネル幅をＷを互いに均等にして動作させる負荷トランジスタの個数を変えることで電流生成部１２４の等価的なチャネル幅を変えてディメンジョンを変更したのに対し、第２の実施形態では、電流生成部２２４における複数の負荷トランジスタ２２１ａ〜２２１ｄのチャネル幅をＷを互いに異ならせてどの負荷トランジスタを動作させるかを変えることで電流生成部２２４の等価的なチャネル幅を変えてディメンジョンを変更する。
【０１０８】
具体的には、第２の実施形態にかかる固体撮像装置２００は、図９に示すように、各列の負荷電流源２２０の構成が第１の実施形態と異なる。負荷電流源２２０は、定電流源１２３、電流生成部２２４、バイアス部２２５、及び変更部２２６を有する。
【０１０９】
電流生成部２２４は、複数の負荷トランジスタ２２１ａ〜２２１ｄを含む。複数の負荷トランジスタ２２１ａ〜２２１ｄは、例えば、互いにチャネル幅をＷが異なる。例えば、複数の負荷トランジスタ２２１ａ〜２２１ｄは、チャネル幅に重み付けをしてバイナリでチャネル幅を変えたものとすることができる。例えば、負荷トランジスタ２２１ａのチャネル幅をＷ＝１とし、負荷トランジスタ２２１ｂのチャネル幅をＷ＝２とし、負荷トランジスタ２２１ｃのチャネル幅をＷ＝４とし、負荷トランジスタ２２１ｄのチャネル幅をＷ＝８とすることができる。
【０１１０】
バイアス部２２５は、複数のバイアストランジスタ２２２ａ〜２２２ｄを含む。複数のバイアストランジスタ２２２ａ〜２２２ｄは、例えば、互いにチャネル幅をＷが異なる。例えば、複数のバイアストランジスタ２２２ａ〜２２２ｄは、チャネル幅に重み付けをしてバイナリでチャネル幅を変えたものとすることができる。例えば、バイアストランジスタ２２２ａのチャネル幅をＷ＝１とし、バイアストランジスタ２２２ｂのチャネル幅をＷ＝２とし、バイアストランジスタ２２２ｃのチャネル幅をＷ＝４とし、バイアストランジスタ２２２ｄのチャネル幅をＷ＝８とすることができる。
【０１１１】
変更部２２６は、通常撮影モード（第１のモード）において、電流生成部２２４の等価的なチャネル幅が第１の幅になるように、バイアス部２２５を介して、複数の負荷トランジスタ２２１ａ〜２２１ｄのうち第１の幅に対応した１以上の負荷トランジスタを動作させる。変更部２２６は、高感度撮影モード（第２のモード）において、電流生成部２２４の等価的なチャネル幅が第１の幅より小さい第２の幅になるように、バイアス部２２５を介して、複数の負荷トランジスタ２２１ａ〜２２１ｄのうち第２の幅に対応した１以上のトランジスタを動作させる。
【０１１２】
具体的には、変更部２２６は、複数のスイッチＳＷａ２０１、ＳＷａ２０２、ＳＷｂ２０１、ＳＷｂ２０２、ＳＷｃ２０１、ＳＷｃ２０２、ＳＷｄ２０１、及びＳＷｄ２０２を有する。
【０１１３】
ＳＷａ２０１、ＳＷａ２０２は、バイアストランジスタ２２２ａ及び負荷トランジスタ２２１ａに対応している。
【０１１４】
スイッチＳＷａ２０１、ＳＷｂ２０１、ＳＷｃ２０１、ＳＷｄ２０１は、それぞれ制御信号における別々のビット値ＳＷ［０］、ＳＷ［１］、ＳＷ［２］、ＳＷ［３］を受ける。スイッチＳＷａ２０１、ＳＷｂ２０１、ＳＷｃ２０１、ＳＷｄ２０１は、それぞれ、アクティブレベル（例えば、Ｈレベル）の制御信号のビット値ＳＷ［０］、ＳＷ［１］、ＳＷ［２］、ＳＷ［３］に応じてオンし、ノンアクティブレベル（例えば、Ｌレベル）の制御信号のビット値ＳＷ［０］、ＳＷ［１］、ＳＷ［２］、ＳＷ［３］に応じてオフする。スイッチＳＷａ２０１、ＳＷｂ２０１、ＳＷｃ２０１、ＳＷｄ２０１は、オンすることにより、対応するバイアストランジスタ２２２ａ、２２２ｂ、２２２ｃ、２２２ｄを介して、対応する負荷トランジスタ２２１ａ、２２１ｂ、２２１ｃ、２２１ｄを動作させる。
【０１１５】
スイッチＳＷａ２０２、ＳＷｂ２０２、ＳＷｃ２０２、ＳＷｄ２０２は、それぞれ制御信号における別々のビット値ＳＷＸ［０］、ＳＷＸ［１］、ＳＷＸ［２］、ＳＷＸ［３］を受ける。スイッチＳＷａ２０２、ＳＷｂ２０２、ＳＷｃ２０２、ＳＷｄ２０２は、それぞれ、アクティブレベル（例えば、Ｈレベル）の制御信号のビット値ＳＷＸ［０］、ＳＷＸ［１］、ＳＷＸ［２］、ＳＷＸ［３］に応じてオンし、ノンアクティブレベル（例えば、Ｌレベル）の制御信号のビット値ＳＷＸ［０］、ＳＷＸ［１］、ＳＷＸ［２］、ＳＷＸ［３］に応じてオフする。スイッチＳＷａ２０２、ＳＷｂ２０２、ＳＷｃ２０２、ＳＷｄ２０２は、オンすることにより、対応するバイアストランジスタ２２２ａ、２２２ｂ、２２２ｃ、２２２ｄを介して、対応する負荷トランジスタ２２１ａ、２２１ｂ、２２１ｃ、２２１ｄを非動作状態にする。
【０１１６】
制御信号ＳＷと制御信号ＳＷＸとは対応するビット値が排他的にアクティブレベルになるように制御され外部（例えば、図１に示す全体制御・演算部２９）から供給される。これにより、スイッチＳＷａ２０１、ＳＷｂ２０１、ＳＷｃ２０１、ＳＷｄ２０１とスイッチＳＷａ２０２、ＳＷｂ２０２、ＳＷｃ２０２、ＳＷｄ２０２とは、互いに排他的にオン／オフする。
【０１１７】
図９にチャネル幅の調整範囲として４ｂｉｔを割り付けた場合を示す。制御信号ＳＷにおける対応するビット値をＨｉｇｈ、制御信号ＳＷＸにおける対応するビット値をＬｏｗにすることでソースフォロワ動作に用いる負荷トランジスタを選択する。
【０１１８】
例えば、バイアストランジスタ２２２ａ、２２２ｂ、２２２ｃ、２２２ｄのチャネル幅がそれぞれＷ＝１、２、４、８であり、負荷トランジスタ２２１ａ、２２１ｂ、２２１ｃ、２２１ｄのチャネル幅がそれぞれＷ＝１、２、４、８である場合について説明する。
【０１１９】
アナログゲインが小さいとき（第１のモード）は、制御信号ＳＷ＝“１１１１”にして制御信号ＳＷＸ＝“００００”にすることで、全てのバイアストランジスタ２２２ａ〜２２２ｄをオンさせ、全ての負荷トランジスタ２２１ａ〜２２１ｄのゲートにバイアスＶＢＮ［０］〜ＶＢＮ［３］を供給して、全ての負荷トランジスタ２２１ａ〜２２１ｄを動作させる。すなわち、変更部２２６は、電流生成部２２４の等価的なチャネル幅がＷ＝１＋２＋４＋８＝１５になるように、バイアス部２２５を介して、４個の負荷トランジスタ２２１ａ〜２２１ｄを動作させる。これにより、４個の負荷トランジスタ２２１ａ〜２２１ｄが画素の出力部ＡＭＰ（アンプトランジスタ）とともにソースフォロア動作を行う。
【０１２０】
一方、アナログゲインが大きいとき（第２のモード）は、制御信号ＳＷ＝“１０００”に制御信号ＳＷＸ＝“０１１１”にすることで、バイアストランジスタ２２２ａをオンさせながら残りのバイアストランジスタ２２２ｂ〜２２２ｄをオフさせ、負荷トランジスタ２２１ａのゲートにバイアスＶＢＮ［０］を供給しながら残りの負荷トランジスタ２２１ｂ〜２２１ｄのゲートにバイアスＶＢＮ［１］〜ＶＢＮ［３］を供給しないようにして、負荷トランジスタ２２１ａを動作させ残りの負荷トランジスタ２２１ｂ〜２２１ｄを非動作状態にする。すなわち、変更部２２６は、電流生成部２２４の等価的なチャネル幅がＷ＝１になるように、バイアス部２２５を介して、負荷トランジスタ２２１ａを動作させ残りの負荷トランジスタ２２１ｂ〜２２１ｄを非動作状態にする。これにより、負荷トランジスタ２２１ａが画素の出力部ＡＭＰ（アンプトランジスタ）とともにソースフォロア動作を行う。これにより、電流生成部２２４の全体の等価的なディメンジョンＷ／Ｌを小さくでき、熱雑音を低減できる。
【０１２１】
なお、図９に示すような４ｂｉｔの構成の場合、２４＝１６通りのチャネル幅を選ぶことができるので、アナログゲインが小さいとき（第１のモード）のチャネル幅とアナログゲインが大きいとき（第２のモード）のチャネル幅との組み合わせは、第２のモードのチャネル幅が第１のモードのチャネル幅より小さくなる範囲で多数の組み合わせから選択可能である。上記のように、この構成では、電流生成部２２４の等価的なチャネル幅の最小値（Ｗ＝１）を最大値（Ｗ＝１５）の１５分の１に下げることができるので、電流生成部２２４の等価的なトランスコンダクタンスｇｍｌの最小値は最大値の１５分の１まで下げることができる。
【０１２２】
以上のように、第２の実施形態では、電流生成部２２４における複数の負荷トランジスタ２２１ａ〜２２１ｄのチャネル幅が互いに異なる。そして、変更部２２６は、アナログゲインが小さい第１のモードにおいて、電流生成部２２４の等価的なチャネル幅が第１の幅（例えば、Ｗ＝１５）になるように、複数の負荷トランジスタ２２１ａ〜２２１ｄのうち第１の幅に対応した負荷トランジスタ２２１ａ〜２２１ｄを動作させ、アナログゲインが大きい第２のモードにおいて、電流生成部２２４の等価的なチャネル幅が第１の幅より小さい第２の幅（例えば、Ｗ＝１）になるように、複数の負荷トランジスタ２２１ａ〜２２１ｄのうち第２の幅に対応した負荷トランジスタ２２１ａを動作させる。これにより、アナログゲインが大きいとき（第２のモード）の電流生成部２２４の等価的なディメンジョンＷ／Ｌが、アナログゲインが小さいとき（第１のモード）の電流生成部２２４の等価的なディメンジョンＷ／Ｌに比べて小さくなるように、変更できる。
【０１２３】
また、第２の実施形態では、例えば、電流生成部２２４における複数の負荷トランジスタ２２１ａ〜２２１ｄのチャネル幅がバイナリで重み付けされたものとする。これにより、アナログゲインが小さいとき（第１のモード）のチャネル幅とアナログゲインが大きいとき（第２のモード）のチャネル幅との組み合わせを、第２のモードのチャネル幅が第１のモードのチャネル幅より小さくなるという条件を満たす範囲で、多数の組み合わせから選択可能である。すなわち、チャネル幅の調整範囲を広く確保できる。
【０１２４】
また、第２の実施形態では、制御信号が複数ビットであっても、ビット選択値がそのままディメンジョンＷ／Ｌの値と対応しているので制御信号をデコードする必要が無くデコーダを設ける必要が無いので負荷電流源の構成を簡略化できる。
【０１２５】
（第３の実施形態）
次に、第３の実施形態にかかる固体撮像装置３００について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
【０１２６】
第１の実施形態では、アナログゲインが大きいとき（第２のモード）にアナログゲインが小さいとき（第１のモード）より電流生成部１２４の等価的なディメンジョンを小さくするためにチャネル幅を小さくしたが、第３の実施形態では、アナログゲインが大きいとき（第２のモード）にアナログゲインが小さいとき（第１のモード）より電流生成部３２４の等価的なディメンジョンを小さくするためにチャネル長を長くする。このとき、ソース・基板間電圧による基板バイアス効果起因で信号線ＶＳＩＧに流す電流値が予定した値（定電流源１２３の電流値に応じた値）からずれるものの図１０に示すように負荷トランジスタの縦済み数を増やす方法で実現できる。
【０１２７】
具体的には、第３の実施形態にかかる固体撮像装置３００は、図１０に示すように、各列の負荷電流源３２０の構成が第１の実施形態と異なる。負荷電流源３２０は、定電流源１２３、電流生成部３２４、バイアス部３２５、及び変更部３２６を有する。
【０１２８】
電流生成部３２４は、複数の負荷トランジスタ３２１ａ〜３２１ｄを含む。複数の負荷トランジスタ３２１ａ〜３２１ｄは、直列接続されている。この直列接続における一端側の負荷トランジスタ３２１ａは、信号線ＶＳＩＧに接続され、直列接続における多端側の負荷トランジスタ３２１ｄは、例えばＧＮＤ電位に接続されている。複数の負荷トランジスタ３２１ａ〜３２１ｄは、互いに等価なチャネル長を有している。
【０１２９】
バイアス部３２５は、複数のバイアストランジスタ３２２ａ〜３２２ｄを含む。複数のバイアストランジスタ３２２ａ〜３２２ｄは、直列接続されている。この直列接続における一端側の負荷トランジスタ３２２ａは、定電流源１２３に接続され、直列接続における多端側の負荷トランジスタ３２２ｄは、例えばＧＮＤ電位に接続されている。複数のバイアストランジスタ３２２ａ〜３２２ｄは、互いに等価なチャネル長を有している。
【０１３０】
変更部３２６は、通常撮影モード（第１のモード）において、電流生成部３２４の等価的なチャネル長が第１の長さになるように、バイアス部３２５を介して、複数の負荷トランジスタ３２１ａ〜３２１ｄのうち第３の個数の負荷トランジスタを動作させる。変更部３２６は、高感度撮影モード（第２のモード）において、電流生成部３２４の等価的なチャネル長が第１の長さより長い第２の長さになるように、バイアス部３２５を介して、複数の負荷トランジスタ３２１ａ〜３２１ｄのうち第３の個数より多い第４の個数のトランジスタを動作させる。
【０１３１】
具体的には、上記の縦積みによってチャネル長を増加させて実効的なディメンジョンＷ／Ｌを増加させる関係は、例えば２段積みの場合について図１１、図１２に示す式により説明できる。
【０１３２】
図１１（ｂ）に示す式ではドレイン電流値Ｉｘが上下のトランジスタＭ１、Ｍ２で等しいことを利用し、中間ノードＶｘの電圧を求めて、ドレイン電流値Ｉｘを求めている。電流ＩｘをトランジスタＭ２はトランジスタＭ１のｍ倍のＷ／Ｌであるとして、中間ノードＶｘの電位を決めて計算している。図１１（ａ）の下にあるトランジスタＭ２はゲートにトランジスタＭ１よりも高い電圧ＶＤＤが供給され深い線形領域で動作しているので実質的にソース・ドレイン間がショートされた低抵抗素子として機能するのに対し、図１１（ａ）の上にあるトランジスタＭ１はゲートにＶＤＤより低い電圧ＶＧが供給され通常の線形領域で動作しているので電流生成部３２４の等価的なチャネル長の形成に寄与するトランジスタ素子として機能する。これにより、図１１（ａ）に示す２段積みの構成では、実効的なチャネル長がＬ＝１となる。
【０１３３】
一方、図１２（ｂ）に示す式ではドレイン電流値Ｉｘが上下のトランジスタＭ１、Ｍ２で等しいことを利用し、中間ノードＶｘの電圧を求めて、ドレイン電流値Ｉｘを求めている。電流ＩｘをトランジスタＭ２はトランジスタＭ１のｍ倍のＷ／Ｌであるとして、中間ノードＶｘの電位を決めて計算している。図１２（ａ）のトランジスタＭ１、Ｍ２は、いずれもゲートに等価な電圧ＶＧが供給され通常の線形領域で動作しているので電流生成部３２４の等価的なチャネル長の形成に寄与するトランジスタ素子として機能する。これにより、図１２（ａ）に示す２段積みの構成では、実効的なチャネル長がＬ＝２となる。
【０１３４】
より具体的には、変更部３２６は、複数のスイッチＳＷｂ３０１、ＳＷｂ３０２、ＳＷｃ３０１、ＳＷｃ３０２、ＳＷｄ３０１、及びＳＷｄ３０２を有する。
【０１３５】
スイッチＳＷｂ３０１、ＳＷｃ３０１、ＳＷｄ３０１は、アクティブレベル（例えば、Ｈレベル）の制御信号ＳＷに応じてオンする。スイッチＳＷｂ３０１、ＳＷｃ３０１、ＳＷｄ３０１は、オンすることにより、対応するバイアストランジスタ３２２ｂ、３２２ｃ、３２２ｄのゲートに電源電圧ＶＤＤより低いバイアスＶｘを供給する。これにより、バイアストランジスタ３２２ｂ、３２２ｃ、３２２ｄが通常の線形領域で動作して、対応する負荷トランジスタ３２１ｂ、３２１ｃ、３２１ｄのゲートにバイアスＶｘに対応したバイアスＶＢＮｂ、ＶＢＮｃ、ＶＢＮｄを供給し、対応する負荷トランジスタ３２１ｂ、３２１ｃ、３２１ｄを通常の線形領域で動作させる。
【０１３６】
スイッチＳＷｂ３０２、ＳＷｃ３０２、ＳＷｄ３０２は、アクティブレベル（例えば、Ｈレベル）の制御信号ＳＷＸに応じてオンする。スイッチＳＷｂ３０２、ＳＷｃ３０２、ＳＷｄ３０２は、オンすることにより、対応するバイアストランジスタ３２２ｂ、３２２ｃ、３２２ｄのゲートに電源電圧のバイアスＶＤＤを供給する。これにより、バイアストランジスタ３２２ｂ、３２２ｃ、３２２ｄが深い線形領域で動作して、対応する負荷トランジスタ３２１ｂ、３２１ｃ、３２１ｄのゲートにバイアスＶＤＤに対応したバイアスＶＢＮｂ、ＶＢＮｃ、ＶＢＮｄを供給し、対応する負荷トランジスタ３２１ｂ、３２１ｃ、３２１ｄを深い線形領域で動作させる（すなわち、低抵抗素子として動作させる）。
【０１３７】
例えば、各バイアストランジスタ３２２ａ〜３２２ｄ及び各負荷トランジスタ３２１ａ〜３２１ｄが１として規格化されたゲート幅Ｗを有するとともに１として規格化されたゲート長Ｌを有する場合について説明する。
【０１３８】
アナログゲインが小さいとき（第１のモード）は、制御信号ＳＷをＬｏｗに制御信号ＳＷＸをＨｉｇｈにすることで、１個のバイアストランジスタ３２２ａのゲートにＶＤＤより低いバイアスＶｘを供給しながら残りの３個のバイアストランジスタ３２２ｂ〜３２２ｄに電源電圧のバイアスＶＤＤを供給し、１個の負荷トランジスタ３２１ａのゲートにバイアスＶｘに対応するバイアスＶＢＮａを供給しながら残りの３個の負荷トランジスタ３２１ｂ〜３２１ｄのゲートにバイアスＶＤＤに対応したバイアスＶＢＮｂ〜ＶＢＮｄを供給して、１個の負荷トランジスタ３２１ａを通常の線形領域で動作させ残りの３個の負荷トランジスタ３２１ｂ〜３２１ｄを深い線形領域で動作させる。すなわち、変更部３２６は、電流生成部３２４の等価的なチャネル長がＬ＝１になるように、バイアス部３２５を介して、１個の負荷トランジスタ３２１ａをチャネル長形成に寄与するトランジスタ素子として動作させ残りの３個の負荷トランジスタ３２１ｂ〜３２１ｄを低抵抗素子として動作させる。これにより、実効的に、１個の負荷トランジスタ３２１ａが画素の出力部ＡＭＰ（アンプトランジスタ）とともにソースフォロア動作を行う。
【０１３９】
一方、アナログゲインが大きいとき（第２のモード）は、制御信号ＳＷをＨｉｇｈにして制御信号ＳＷＸをＬｏｗにすることで、全てのバイアストランジスタ３２２ａ〜３２２ｄのゲートにＶＤＤより低いバイアスＶｘを供給し、全ての負荷トランジスタ３２１ａ〜３２１ｄのゲートにバイアスＶｘに対応するバイアスＶＢＮａ〜ＶＢＮｄを供給して、全ての負荷トランジスタ３２１ａ〜３２１ｄを通常の線形領域で動作させる。すなわち、変更部３２６は、電流生成部３２４の等価的なチャネル長がＬ＝４になるように、バイアス部３２５を介して、４個の負荷トランジスタ３２１ａ〜３２１ｄをチャネル長形成に寄与するトランジスタ素子として動作させる。これにより、４個の負荷トランジスタ３２１ａ〜３２１ｄが画素の出力部ＡＭＰ（アンプトランジスタ）とともにソースフォロア動作を行う。これにより、電流生成部３２４の全体の等価的なディメンジョンＷ／Ｌを小さくでき、熱雑音を低減できる。
【０１４０】
以上のように、第３の実施形態では、複数の負荷トランジスタ３２１ａ〜３２１ｄは、直列接続されている。この直列接続における一端側の負荷トランジスタ３２１ａは、信号線ＶＳＩＧに接続されている。そして、変更部３２６は、アナログゲインが小さい第１のモードにおいて、電流生成部３２４の等価的なチャネル長が第１の長さ（例えば、Ｌ＝１）になるように、複数の負荷トランジスタ３２１ａ〜３２１ｄのうち第３の個数（例えば、１個）の負荷トランジスタ３２１ａを動作させ、アナログゲインが大きい第２のモードにおいて、電流生成部３２４の等価的なチャネル長が第１の長さより長い第２の長さ（例えば、Ｌ＝４）になるように、複数のトランジスタのうち第３の個数より多い第４の個数（例えば、４個）の負荷トランジスタ３２１ａ〜３２１ｄを動作させる。これにより、アナログゲインが大きいとき（第２のモード）の電流生成部３２４の等価的なディメンジョンＷ／Ｌが、アナログゲインが小さいとき（第１のモード）の電流生成部３２４の等価的なディメンジョンＷ／Ｌに比べて小さくなるように、変更できる。
【０１４１】
また、第３の実施形態の構成では、熱雑音の影響を減らすための構成の変更がそのまま１／ｆノイズを低減する構成にもなるという利点がある。
【０１４２】
（第４の実施形態）
次に、第４の実施形態にかかる固体撮像装置４００について説明する。以下では、第３の実施形態と異なる部分を中心に説明する。
【０１４３】
第３の実施形態では、電流生成部３２４における複数の負荷トランジスタ３２１ａ〜３２１ｄのチャネル長をＬを互いに均等にして通常の線形領域で動作させる負荷トランジスタの個数を変えることで電流生成部３２４の等価的なチャネル長を変えてディメンジョンを変更したのに対し、第４の実施形態では、電流生成部４２４における複数の負荷トランジスタ４２１ａ〜４２１ｄのチャネル長をＬを互いに異ならせてどの負荷トランジスタを動作させるかを変えることで電流生成部４２４の等価的なチャネル長を変えてディメンジョンを変更する。
【０１４４】
具体的には、第４の実施形態にかかる固体撮像装置４００は、図１３に示すように、各列の負荷電流源４２０の構成が第３の実施形態と異なる。負荷電流源４２０は、定電流源１２３、電流生成部４２４、バイアス部４２５、及び変更部４２６を有する。
【０１４５】
電流生成部４２４は、複数の負荷トランジスタ４２１ａ〜４２１ｄを含む。複数の負荷トランジスタ４２１ａ〜４２１ｄは、例えば、互いにチャネル長をＬが異なる。例えば、複数の負荷トランジスタ４２１ａ〜４２１ｄは、チャネル長に重み付けをしてバイナリでチャネル長を変えたものとすることができる。例えば、負荷トランジスタ４２１ａのチャネル長をＬ＝８とし、負荷トランジスタ４２１ｂのチャネル長をＬ＝４とし、負荷トランジスタ４２１ｃのチャネル長をＬ＝２とし、負荷トランジスタ４２１ｄのチャネル長をＬ＝１とすることができる。
【０１４６】
バイアス部４２５は、複数のバイアストランジスタ４２２ａ〜４２２ｄを含む。複数のバイアストランジスタ４２２ａ〜４２２ｄは、例えば、互いにチャネル長をＬが異なる。例えば、複数のバイアストランジスタ４２２ａ〜４２２ｄは、チャネル長に重み付けをしてバイナリでチャネル長を変えたものとすることができる。例えば、バイアストランジスタ４２２ａのチャネル長をＬ＝８とし、バイアストランジスタ４２２ｂのチャネル長をＬ＝４とし、バイアストランジスタ４２２ｃのチャネル長をＬ＝２とし、バイアストランジスタ４２２ｄのチャネル長をＬ＝１とすることができる。
【０１４７】
変更部４２６は、通常撮影モード（第１のモード）において、電流生成部４２４の等価的なチャネル長が第１の長さになるように、バイアス部４２５を介して、複数の負荷トランジスタ４２１ａ〜４２１ｄのうち第１の長さに対応した１以上の負荷トランジスタを動作させる。変更部４２６は、高感度撮影モード（第２のモード）において、電流生成部４２４の等価的なチャネル長が第１の長さより長い第２の長さになるように、バイアス部４２５を介して、複数の負荷トランジスタ４２１ａ〜４２１ｄのうち第２の長さに対応した１以上の負荷トランジスタを動作させる。
【０１４８】
具体的には、変更部４２６は、複数のスイッチＳＷａ４０１、ＳＷａ４０２、ＳＷｂ４０１、ＳＷｂ４０２、ＳＷｃ４０１、ＳＷｃ４０２、ＳＷｄ４０１、及びＳＷｄ４０２を有する。
【０１４９】
ＳＷａ４０１、ＳＷａ４０２は、バイアストランジスタ４２２ａ及び負荷トランジスタ４２１ａに対応している。
【０１５０】
スイッチＳＷａ４０１、ＳＷｂ４０１、ＳＷｃ４０１、ＳＷｄ４０１は、それぞれ制御信号における別々のビット値ＳＷ［０］、ＳＷ［１］、ＳＷ［２］、ＳＷ［３］を受ける。スイッチＳＷａ４０１、ＳＷｂ４０１、ＳＷｃ４０１、ＳＷｄ４０１は、それぞれ、アクティブレベル（例えば、Ｈレベル）の制御信号のビット値ＳＷ［０］、ＳＷ［１］、ＳＷ［２］、ＳＷ［３］に応じてオンし、ノンアクティブレベル（例えば、Ｌレベル）の制御信号のビット値ＳＷ［０］、ＳＷ［１］、ＳＷ［２］、ＳＷ［３］に応じてオフする。スイッチＳＷａ４０１、ＳＷｂ４０１、ＳＷｃ４０１、ＳＷｄ４０１は、オンすることにより、対応するバイアストランジスタ４２２ａ、４２２ｂ、４２２ｃ、４２２ｄを介して、対応する負荷トランジスタ４２１ａ、４２１ｂ、４２１ｃ、４２１ｄを通常の線形領域で動作させチャネル長形成に寄与するトランジスタ素子として機能させる。
【０１５１】
スイッチＳＷａ４０２、ＳＷｂ４０２、ＳＷｃ４０２、ＳＷｄ４０２は、それぞれ制御信号における別々のビット値ＳＷＸ［０］、ＳＷＸ［１］、ＳＷＸ［２］、ＳＷＸ［３］を受ける。スイッチＳＷａ４０２、ＳＷｂ４０２、ＳＷｃ４０２、ＳＷｄ４０２は、それぞれ、アクティブレベル（例えば、Ｈレベル）の制御信号のビット値ＳＷＸ［０］、ＳＷＸ［１］、ＳＷＸ［２］、ＳＷＸ［３］に応じてオンし、ノンアクティブレベル（例えば、Ｌレベル）の制御信号のビット値ＳＷＸ［０］、ＳＷＸ［１］、ＳＷＸ［２］、ＳＷＸ［３］に応じてオフする。スイッチＳＷａ４０２、ＳＷｂ４０２、ＳＷｃ４０２、ＳＷｄ４０２は、オンすることにより、対応するバイアストランジスタ４２２ａ、４２２ｂ、４２２ｃ、４２２ｄを介して、対応する負荷トランジスタ４２１ａ、４２１ｂ、４２１ｃ、４２１ｄを深い線形領域で動作させ低抵抗素子として機能させる。
【０１５２】
制御信号ＳＷと制御信号ＳＷＸとは対応するビット値が排他的にアクティブレベルになるように制御され外部（例えば、図１に示す全体制御・演算部２９）から供給される。これにより、スイッチＳＷａ４０１、ＳＷｂ４０１、ＳＷｃ４０１、ＳＷｄ４０１とスイッチＳＷａ４０２、ＳＷｂ４０２、ＳＷｃ４０２、ＳＷｄ４０２とは、互いに排他的にオン／オフする。
【０１５３】
図１３にチャネル長の調整範囲として４ｂｉｔを割り付けた場合を示す。制御信号ＳＷにおける対応するビット値をＨｉｇｈ、制御信号ＳＷＸにおける対応するビット値をＬｏｗにすることでソースフォロワ動作に用いる負荷トランジスタを選択する。
【０１５４】
例えば、バイアストランジスタ４２２ａ、４２２ｂ、４２２ｃ、４２２ｄのチャネル長がそれぞれＬ＝８、４、２、１であり、負荷トランジスタ４２１ａ、４２１ｂ、４２１ｃ、４２１ｄのチャネル長がそれぞれＬ＝８、４、２、１である場合について説明する。
【０１５５】
アナログゲインが小さいとき（第１のモード）は、制御信号ＳＷ＝“０００１”に制御信号ＳＷＸ＝“１１１０”にすることで、バイアストランジスタ４２２ｄを通常の線形領域で動作させながら残りのバイアストランジスタ４２２ａ〜４２２ｃを深い線形領域で動作させ、負荷トランジスタ４２１ｄのゲートにＶＤＤより低いバイアスＶｘに対応したバイアスＶＢＮ［３］を供給しながら残りの負荷トランジスタ４２１ａ〜４２１ｃのゲートにバイアスＶＤＤに対応したバイアスＶＢＮ［０］〜ＶＢＮ［２］を供給して、負荷トランジスタ４２１ｄを通常の線形領域で動作させ残りの負荷トランジスタ４２１ａ〜４２１ｃを深い線形領域で動作させる。すなわち、変更部４２６は、電流生成部４２４の等価的なチャネル長がＬ＝１になるように、バイアス部４２５を介して、負荷トランジスタ４２１ｄをチャネル長形成に寄与するトランジスタ素子として機能させ残りの負荷トランジスタ４２１ｂ〜４２１ｄを低抵抗素子として機能させる。これにより、実効的に、負荷トランジスタ４２１ｄが画素の出力部ＡＭＰ（アンプトランジスタ）とともにソースフォロア動作を行う。
【０１５６】
一方、アナログゲインが大きいとき（第２のモード）は、制御信号ＳＷ＝“１１１１”にして制御信号ＳＷＸ＝“００００”にすることで、全てのバイアストランジスタ４２２ａ〜４２２ｄを通常の線形領域で動作させ、全ての負荷トランジスタ４２１ａ〜４２１ｄのゲートにＶＤＤより低いバイアスＶｘに対応したバイアスＶＢＮ［０］〜ＶＢＮ［３］を供給して、全ての負荷トランジスタ４２１ａ〜４２１ｄを通常の線形領域で動作させる。すなわち、変更部４２６は、電流生成部４２４の等価的なチャネル長がＬ＝８＋４＋２＋１＝１５になるように、バイアス部４２５を介して、４個の負荷トランジスタ４２１ａ〜４２１ｄを動作させる。これにより、４個の負荷トランジスタ４２１ａ〜４２１ｄが画素の出力部ＡＭＰ（アンプトランジスタ）とともにソースフォロア動作を行う。これにより、電流生成部４２４の全体の等価的なディメンジョンＷ／Ｌを小さくでき、熱雑音を低減できる。
【０１５７】
なお、図１３に示すような４ｂｉｔの構成の場合、２４＝１６通りのチャネル長を選ぶことができるので、アナログゲインが小さいとき（第１のモード）のチャネル幅とアナログゲインが大きいとき（第２のモード）のチャネル幅との組み合わせは、第２のモードのチャネル長が第１のモードのチャネル長より長くなる範囲で多数の組み合わせから選択可能である。上記のように、この構成では、電流生成部４２４の等価的なチャネル幅の最大値（Ｌ＝１５）を最小値（Ｗ＝１）の１５倍に上げることができるので、電流生成部４２４の等価的なトランスコンダクタンスｇｍｌの最大値は最小値の１５倍まで上げることができる。ただし、この構成ではビット選択値がそのままＷ／Ｌの値とはならないので、所望の実効Ｗ／Ｌを得るためにはデコーダが必要となる。
【０１５８】
以上のように、第４の実施形態では、電流生成部４２４における複数の負荷トランジスタ４２１ａ〜４２１ｄのチャネル長が互いに異なる。そして、変更部４２６は、アナログゲインが小さい第１のモードにおいて、電流生成部４２４の等価的なチャネル長が第１の長さ（例えば、Ｌ＝１）になるように、複数の負荷トランジスタ４２１ａ〜４２１ｄのうち第１の長さに対応した負荷トランジスタ４２１ｄを動作させ、アナログゲインが大きい第２のモードにおいて、電流生成部４２４の等価的なチャネル長が第１の長さより長い第２の長さ（例えば、Ｌ＝１５）になるように、複数のトランジスタ４２１ａ〜４２１ｄのうち第２の長さに対応した負荷トランジスタ４２１ａ〜４２１ｄを動作させる。これにより、アナログゲインが大きいとき（第２のモード）の電流生成部１２４の等価的なディメンジョンＷ／Ｌが、アナログゲインが小さいとき（第１のモード）の電流生成部４２４の等価的なディメンジョンＷ／Ｌに比べて小さくなるように、変更できる。
【０１５９】
また、第４の実施形態では、例えば、電流生成部４２４における複数の負荷トランジスタ４２１ａ〜４２１ｄのチャネル長がバイナリで重み付けされたものとする。これにより、アナログゲインが小さいとき（第１のモード）のチャネル長とアナログゲインが大きいとき（第２のモード）のチャネル長との組み合わせを、第２のモードのチャネル長が第１のモードのチャネル長より長くなるという条件を満たす範囲で、多数の組み合わせから選択可能である。すなわち、チャネル長の調整範囲を広く確保できる。
【０１６０】
また、第４の実施形態では、所望のチャネル長を得るために所望のチャネル長に比較して縦積み数を少なく抑えることができるため、基板バイアス効果の抑制も実現できる。
【０１６１】
（第５の実施形態）
次に、第５の実施形態にかかる固体撮像装置５００について説明する。
【０１６２】
第５の実施形態では、固体撮像装置５００における各列の負荷電流源５２０は、図１４に示すように、チャネル幅の調整とチャネル長の調整とを組み合わせた動作を行う。例えば、各列の負荷電流源５２０は、第１の実施形態に対応した構成５２０ａと第４の実施形態に対応した構成５２０ｂと含んでいても良い。この場合、電流生成部の等価的なディメンジョンをさらに広い範囲でかつ少ない面積で調整できる。なお、図１４に示す制御信号ＬＳＷ、ＬＳＷＸは、第１の実施形態における制御信号ＳＷ、ＳＷＸに相当するものである。
【０１６３】
（第６の実施形態）
次に、第６の実施形態にかかる固体撮像装置６００について説明する。以下では、第１の実施形態〜第５の実施形態と異なる部分を中心に説明する。
【０１６４】
第１の実施形態〜第５の実施形態では、アナログゲインが大きいとき（第２のモード）の電流生成部の等価的なディメンジョンＷ／Ｌが、アナログゲインが小さいとき（第１のモード）の電流生成部の等価的なディメンジョンＷ／Ｌに比べて小さくなるように、変更する。
【０１６５】
第６の実施形態では、さらに、アナログゲインが大きいとき（第２のモード）に電流生成部が信号線に供給する電流が、アナログゲインが小さいとき（第１のモード）に電流生成部が信号線に供給する電流より大きくなるようにする。
【０１６６】
第６の実施形態にかかる固体撮像装置６００では、各列の負荷電流源６２０が定電流源１２３（図７参照）に代えて可変電流源６２３を有するとともに、変更部６２７をさらに有する。変更部６２７は、アナログゲインが小さい第１のモードにおいて、電流生成部が信号線に第１の電流量の電流を供給するように可変電流源６２３を制御し、アナログゲインが大きい第２のモードにおいて、電流生成部が信号線に第１の電流量より大きい第２の電流量の電流を供給するように可変電流源６２３を制御する。
【０１６７】
そのように変更部６２７を動作させるために、全体制御・演算部２９（図１参照）は、通常撮影モード（第１のモード）において、通常撮影モード（第１のモード）に対応した制御信号として、例えば、電流生成部が信号線に第１の電流量の電流を供給するよう制御するような制御信号ＳＷＹ＝Ｌを変更部６２７へ供給しても良い。また、全体制御・演算部２９は、高感度撮影モード（第２のモード）において、高感度撮影モード（第２のモード）に対応した制御信号として、例えば、電流生成部が信号線に第２の電流量（＞第１の電流量）の電流を供給するよう制御するような制御信号ＳＷＹ＝Ｈを変更部６２７へ供給しても良い。
【０１６８】
上記した構成は、例えば図１５に示すように、第１の実施形態の負荷電流源から定電流源を除いたものに対応した構成６２０ａに適用しても良い。あるいは、例えば図１６に示すように、第２の実施形態の負荷電流源から定電流源を除いたものに対応した構成６２０ｂに適用しても良い。あるいは、例えば図１７に示すように、第３の実施形態の負荷電流源から定電流源を除いたものに対応した構成６２０ｃに適用しても良い。あるいは、例えば図１８に示すように、第４の実施形態の負荷電流源から定電流源を除いたものに対応した構成６２０ｄに適用しても良い。あるいは、例えば図１９に示すように、第５の実施形態の負荷電流源から定電流源を除いたものに対応した構成６２０ｅに適用しても良い。
【０１６９】
第１の実施形態で述べた数式１に示されるように、各画素の出力部ＡＭＰ（アンプトランジスタ）のトランスコンダクタンスｇｍａが大きいと熱雑音が小さくなる。各画素の出力部ＡＭＰのトランスコンダクタンスｇｍａを大きくするためにソースフォロアの電流を増やすと信号線ＶＳＩＧのダイナミックレンジ（電圧範囲）が低下するが、第１の実施形態で述べたように、アナログゲインが大きいときには信号線ＶＳＩＧのダイナミックレンジ（電圧範囲）が小さくてもかまわないので電流を増加して入力換算雑音電圧を低減することができる。
【０１７０】
ここで熱雑音以外の雑音としてＣＤＳ処理後の１／ｆノイズについて考える。この値についてはモデルを用いて理論的に解析されている。ノイズ源に対するゲインをＧｎＳＦ、オイラー定数をε、ソースフォロアの帯域をωｃＳＦ、ＣＤＳ処理の時間間隔をＴ０とすると下記の数式４で表される（角南英夫・川人祥二［編著］  「半導体デバイスシリーズ２  メモリデバイス・イメージセンサ」ｐ．２７８参照）。
【０１７１】
ｖ２ｎｆ，ＣＤＳ≒２Ｇ２ｎＳＦＮｆ［ε＋ｌｎ（ωｃＳＦＴ０）］・・・数式４
数式４に示されるように、電流増加によりソースフォロアの帯域が広がることでＣＤＳ処理後の１／ｆノイズが増加することがわかる。ただ、帯域が広がった分だけセトリング時間が下がっているため、ＣＤＳ処理の時間間隔を下げることで抑えることができる。そのために、図４に示す各タイミングの時間間隔を調整し、図４のタイミングｔ７の信号線ＶＳＩＧのセトリング開始からタイミングｔ８のＡ／Ｄ変換開始までの時間を短くするといった調整を行って電流が増加するのに伴って帯域が増加した分を補ってもよい。
【０１７２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７３】
１  撮像システム、１００、２００、３００、４００、５００、６００  固体撮像装置、１２０、２２０、３２０、４２０、５２０、６２０  負荷電流源、１２３  定電流源、１２４、２２４、３２４、４２４  電流生成部、１２５、２２５、３２５、４２５  バイアス部、１２６、２２６、３２６、４２６  変更部、６２３  可変電流源、６２７  変更部、ＡＤＲ  選択部、ＡＭＰ  出力部、ＦＪ  電荷電圧変換部、Ｐ  画素、ＰＤ  光電変換部、ＲＳＴ  リセット部、ＴＧ  転送部、ＶＳＩＧ  信号線。
【図１】
2013110457.tif 000003
【図２】
2013110457.tif 000004
【図３】
2013110457.tif 000005
【図４】
2013110457.tif 000006
【図５】
2013110457.tif 000007
【図６】
2013110457.tif 000008
【図７】
2013110457.tif 000009
【図８】
2013110457.tif 000010
【図９】
2013110457.tif 000011
【図１０】
2013110457.tif 000012
【図１１】
2013110457.tif 000013
【図１２】
2013110457.tif 000014
【図１３】
2013110457.tif 000015
【図１４】
2013110457.tif 000016
【図１５】
2013110457.tif 000017
【図１６】
2013110457.tif 000018
【図１７】
2013110457.tif 000019
【図１８】
2013110457.tif 000020
【図１９】
2013110457.tif 000021