(57)【要約】【課題】  半導体発光素子の製造工程の早い段階にしかも低コストで全数点灯検査を行うことができる半導体発光素子ウェハの製造方法、半導体発光素子ウェハ、及びサセプタを提供する。【解決手段】  製造方法は、基板上に、第１導電型を有する第１半導体層、活性層、及び第２導電型を有する第２半導体層をその順に積層して半導体構造層を形成する半導体成長工程を有する半導体発光素子ウェハの製造方法であって、半導体成長工程において、基板上の一部領域で半導体構造層の成長温度より低温にて異常成長させて第１半導体層の少なくとも一部が露出した異常成長部を生成し、半導体成長工程の終了後に、異常成長部以外の正常成長部の第２半導体層上に第１電極を形成し、異常成長部から露出した第１半導体層に接続された第２電極を形成する電極形成工程を含む。【選択図】  図４
2013197340.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、第１導電型を有する第１半導体層、活性層、及び第２導電型を有する第２半導体層をその順に積層して半導体構造層を形成する半導体成長工程を有する半導体発光素子ウェハの製造方法であって、
前記半導体成長工程において、前記基板上の一部領域で前記半導体構造層の成長温度より低温にて異常成長させて前記第１半導体層の少なくとも一部が露出した異常成長部を生成し、
前記半導体成長工程の終了後に、前記異常成長部以外の正常成長部の前記第２半導体層上に第１電極を形成し、前記異常成長部から露出した前記第１半導体層に接続された第２電極を形成する電極形成工程を含むことを特徴とする製造方法。
【請求項２】
前記半導体構造層は、ＧａＮ（窒化ガリウム）系半導体構造層であり、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする請求項１記載の製造方法。
【請求項３】
前記第１電極と、前記第２電極との間に電流を供給して前記半導体発光素子ウェハの点灯検査を行う点灯検査工程と、を含むことを特徴とする請求項１又は２記載の製造方法。
【請求項４】
前記点灯検査工程後に前記第１電極と前記第２電極とを除去する電極除去工程を含むことを特徴とする請求項３記載の製造方法。
【請求項５】
前記半導体成長工程では、前記基板の搭載面側の一部に前記基板への熱伝導率の低い低熱伝導部を有するサセプタが用いられることを特徴とする請求項１〜４のいずれか１記載の製造方法。
【請求項６】
表面に、第１導電型を有する第１半導体層、活性層、及び第２導電型を有する第２半導体層がその順に成長形成された半導体構造層を有する半導体発光素子ウェハであって、
前記半導体構造層は前記表面の一部領域に前記半導体構造層の成長温度より低温の成長温度で異常成長された前記第１半導体層の少なくとも一部が露出した異常成長部を含み、
前記異常成長部以外の正常成長部の前記第２半導体層上に配置された第１電極と、
前記異常成長部から露出した前記第１半導体層上に配置された第２電極と、を有することを特徴とする半導体発光素子ウェハ。
【請求項７】
前記半導体構造層は、ＧａＮ（窒化ガリウム）系半導体構造層であり、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする請求項６記載の半導体発光素子ウェハ。
【請求項８】
前記一部領域は前記表面の外周部であることを特徴とする請求項６又は７記載の半導体発光素子ウェハ。
【請求項９】
半導体成長のために基板を搭載するサセプタであって、
前記基板の搭載面側の一部に前記基板への熱伝導率の低い低熱伝導部を有することを特徴とするサセプタ。
【請求項１０】
前記低熱伝導部は前記搭載面に垂直な方向に窪んだ段差部からなることを特徴とする請求項９記載のサセプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子ウェハの製造方法、半導体発光素子ウェハ、及びサセプタに関する。
【背景技術】
【０００２】
従来、半導体発光素子の製造工程は大きく３つに分かれている。第１は半導体成長工程であり、第２は半導体プロセス工程であり、第３はパッケージ工程である。先ず、半導体成長工程では、ＧａＮ系半導体の場合には結晶成長基板にサファイア、Ｓｉ，ＳＩＣ等のウェハ材料を用いて気相成長法で結晶成長が行われる。結晶成長によって成長基板上には、例えば、特許文献１に示されているように、Ｇａ(x)Ａｌ(1-x)Ｎからなるバッファ層と、Ｓｉをドープしたｎ型クラッド層と、Ｉｎ(x)Ｇａ(1-x)Nよりなる活性層と、Ｍｇをドープしたｐ型クラッド層とからなる発光素子の半導体構造層が形成される。
【０００３】
半導体プロセス工程では、成長基板上の半導体構造層に対してｐ型電極形成、ｎ型電極形成、素子分割、光取出し構造形成などの工程が行われ、これにより発光素子本体が製造される。
【０００４】
パッケージ工程では、発光素子本体に対して配線、蛍光体塗布、樹脂封止などの工程が行われ、発光素子の製品形状が作製される。
【０００５】
これらの半導体成長工程、半導体プロセス工程、及びパッケージ工程の各工程で検査工程が必要になる。半導体成長工程から半導体プロセス工程までの検査工程で代表的な例として、ＰＬ検査工程（フォトルミネッセンス・マッピング(PL-mapping：Photoluminescence-mapping)）検査工程、顕微鏡検察工程、及び全数点灯検査工程がある。
【０００６】
ＰＬ検査工程は、半導体成長直後の検査工程で最も一般的であり、光の照射によって活性層を選択励起させ活性層に異常がないかを検査する工程と、光の干渉を利用した膜厚に異常がないかを検査する工程からなる。ＰＬ検査工程は最も初期段階でできる検査工程である。ＰＬ検査の目的は後工程に不良が多いウェハを流さないことである。しかしながら、ＰＬ検査工程によって不良と判断される要因全てを特定できるわけではない。よって、特定できない要因からなる不良を持つウェハは後工程へ流れてしまう。
【０００７】
顕微鏡観察工程では、半導体成長直後に顕微鏡によって半導体構造層の表面状態を観察し、ＰＬ検査では発見できないような小さなピットや、非発光部を探し出すことが行われる。また、例えば、半導体プロセス工程の電極形成時にパターニング(patterning)したレジストが、次工程で不良の原因とならないように洗浄されているかを顕微鏡により目視検査する。上記のように顕微鏡観察工程は各工程間の検査で用いられており、ウェハの不良を発見する目的で行うというよりは各工程が正常に行われたかの確認に用いる。よって、顕微鏡観察工程においても不良の要因全てを特定できるわけではないので、特定できない要因からなる不良を持つウェハは後工程へ流れてしまう。
【０００８】
全数点灯検査工程では、成長基板を残して全ての発光素子が電極形成、素子分割されている状態で点灯検査することが行われる。この全数点灯検査工程では不良部分が検出されるとその不良部分は除去される。発光素子の電流電圧特性(Ｉ−Ｖ特性)を簡易的に検査することができるので、不良の検査工程としては半導体発光素子の製造段階において、最も信頼性が高い検査工程である。
【０００９】
このように半導体発光素子の製造工程においては様々な検査工程があり、後工程へ不良のものをできるだけ流さないように検査が組まれている。
【００１０】
しかしながら、最も信頼性の高い全数点灯検査は半導体製造工程の最終工程に近い段階で行うことになる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平４−３２１２８０号公報
【特許文献２】特開２００５−９３６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従来技術の問題点は、半導体成長工程の終了直後に半導体プロセス工程ヘウェハを供給する際の不良検出工程にある。
【００１３】
例えば、特許文献１や特許文献２に示されている発光素子を製造する場合に、半導体成長工程直後に、不良検出工程として先ずＰＬ検査が行われる。このＰＬ検査で把握できることは、(1)発光波長がどの程度であるか、(2)活性層不良による非発光部の発見、(3)全層の総膜厚の３つである。よって、上記３つに当てはまる不良であれば、半導体成長工程の終了直後のＰＬ検査でウェハの異常を検出でき、後工程へ不良が流れない。しかしながら、不良となる要因は、活性層不良だけではない。例えば、ｎ型クラッド層及びｐ型クラッド層の不良はＰＬ検査で把握することはできない。クラッド層の不良とは、例えば、ｎ型ドーパント(Ｓｉ)やｐ型ドーパント(Ｍｇ)が想定濃度でドーピングされていないことや、クラッド層の結晶性低下などがある。また、各層の相互作用による不良なども考えられる。
【００１４】
ＰＬ検査では把握できないこれらの不良に対して、更に専用の検査工程を挿入することも可能である。例えば、ドーパント濃度検査には、ホール測定や２次イオン質量分析（ＳＩＭＳ：Secondary Ion Mass Spectrometry）、キャリア濃度分析（ＥＣＶ：Electrochemical Capacitance Voltage)などを用いればよい。また、結晶性検査には、Ｘ線回折（ＸＲＤ：X-ray defraction）を用いればよい。しかしながら、これらの分析の全てを行うことは現実的に不可能である。なぜならば、各工程において各分析に必要な準備時間、分析時間、解析時間などがあるため、大幅なコストアップに繋がる。また、分析によっては破壊試験になり、分析を行った後、半導体プロセス工程に回すことができない。
【００１５】
更に、各層の相互作用による不良については、原因を究明する方法が多岐にわたりすぎるため、各要因を究明するために多くの分析装置が必要になってしまう。
【００１６】
よって、半導体プロセス工程の終盤の全数点灯検査まで不良に気づかずに流してしまう要因は決して少なくなく、半導体成長段階での不良はウェハ単位となるため、大量の不良が後工程に流れることになる。
【００１７】
結局のところ、半導体発光素子の目的が点灯することである以上、不良の原因が何であれ、最も確実に不良であるかないかを判断できる方法は、点灯検査である。よって、半導体発光素子の製造工程の早い段階で、点灯検査を行うことが最も不良を後工程に流さない方法である。
【００１８】
そこで、半導体成長工程の終了直後にこれらの不良を発見できるように簡易的に点灯試験を行えるようにしようとした場合に、半導体成長工程の終了直後には、成長基板上にｎ型クラッド層と、活性層と、ｐ型クラッド層が積層された半導体構造層であるので、ｐ型電極は露出したｐ型クラッド層上に簡単に形成できるが、ｎ型クラッド層は露出していないため、ｎ型電極を形成することができない。ｎ型電極を露出させる場合、ドライエッチング装置などの装置を用いてｐ型クラッド層及び活性層を除去しなければならないので検査工程を増やすだけでなく、ｐ型クラッド層、活性層の除去工程(レジスト塗布、ドライエッチング)ｎ型電極及びｐ型電極の形成という新工程を組み込まなければならなくなる。不良の早期発見によるコストダウンを目的とした検査工程を入れることによって工数が増加し、コストアップに繋がりかねない。
【００１９】
そこで、本発明の目的は、かかる点を鑑みてなされたものであり、半導体発光素子の製造工程の早い段階にしかも低コストで全数点灯検査を行うことができる半導体発光素子ウェハの製造方法、半導体発光素子ウェハ、及びサセプタを提供することである。
【課題を解決するための手段】
【００２０】
本発明の半導体発光素子ウェハの製造方法は、基板上に、第１導電型を有する第１半導体層、活性層、及び第２導電型を有する第２半導体層をその順に積層して半導体構造層を形成する半導体成長工程を有する半導体発光素子ウェハの製造方法であって、前記半導体成長工程において、前記基板上の一部領域で前記半導体構造層の成長温度より低温にて異常成長させて前記第１半導体層の少なくとも一部が露出した異常成長部を生成し、前記半導体成長工程の終了後に、前記異常成長部以外の正常成長部の前記第２半導体層上に第１電極を形成し、前記異常成長部から露出した前記第１半導体層に接続された第２電極を形成する電極形成工程を含むことを特徴としている。
【００２１】
本発明の半導体発光素子ウェハは、表面に、第１導電型を有する第１半導体層、活性層、及び第２導電型を有する第２半導体層がその順に成長形成された半導体構造層を有する半導体発光素子ウェハであって、前記半導体構造層は前記表面の一部領域に前記半導体構造層の成長温度より低温の成長温度で異常成長された前記第１半導体層の少なくとも一部が露出した異常成長部を含み、前記異常成長部以外の正常成長部の前記第２半導体層上に配置された第１電極と、前記異常成長部から露出した前記第１半導体層上に配置された第２電極と、を有することを特徴としている。
【００２２】
本発明のサセプタは、半導体成長のために基板を搭載するサセプタであって、前記基板の搭載面側の一部に前記基板への熱伝導率の低い低熱伝導部を有することを特徴としている。
【発明の効果】
【００２３】
本発明の半導体発光素子ウェハの製造方法によれば、半導体成長工程において、基板上の一部領域で半導体構造層の成長温度より低温にて異常成長させて第１半導体層の少なくとも一部が露出した異常成長部を生成し、半導体成長工程の終了後に、異常成長部以外の正常成長部の第２半導体層上に第１電極を形成し、異常成長部から露出した第１半導体層に接続された第２電極を形成するので、第１電極と第２電極との間に電流を供給することによりウェハ上の発光素子の点灯検査を行うことができ、また、半導体発光素子の製造工程の早い段階に低コストでウェハ上の発光素子の全数点灯検査を行うことができる。
【００２４】
また、本発明の半導体発光素子ウェハによれば、半導体構造層は表面の一部領域に半導体構造層の成長温度より低温の成長温度で異常成長された第１半導体層の少なくとも一部が露出した異常成長部を含み、異常成長部以外の正常成長部の第２半導体層上に配置された第１電極と、異常成長部から露出した第１半導体層上に配置された第２電極と、を有するので、第１電極と第２電極との間に電流を供給することによりウェハ上の発光素子の点灯検査を行うことができる。また、このような半導体発光素子ウェハを用いれば半導体発光素子の製造工程の早い段階に低コストで全数点灯検査を行うことができる。
【００２５】
本発明のサセプタによれば、基板の搭載面側の一部に基板への熱伝導率の低い低熱伝導部を有するので、半導体成長工程において本サセプタを用いて基板上に、第１導電型を有する第１半導体層、活性層、及び第２導電型を有する第２半導体層をその順に積層して発光素子の半導体構造層を形成する場合に、半導体成長工程において基板上の一部領域で半導体構造層の成長温度より低温にて異常成長させて第１半導体層の少なくとも一部が露出した異常成長部を生成することができる。半導体成長工程の終了後に、異常成長部以外の正常成長部の第２半導体層上に第１電極を形成し、異常成長部から露出した第１半導体層に第２電極を形成して第１電極と第２電極との間に電流を供給することにより発光素子の点灯検査を行うことができ、また、発光素子の製造工程の早い段階に低コストで全数点灯検査を行うことができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例の製造方法に用いる半導体成長装置を示す側面図である。
【図２】図１の装置のサセプタを示す上面図及び側面図である。
【図３】半導体成長工程のウェハ上に形成された半導体構造層を示す断面図である。
【図４】電極形成工程の半導体構造層の上面図、断面図及び断面拡大図である。
【図５】電極形成工程で使用される金属マスクを示す図である。
【図６】全点灯検査工程時の半導体構造層内の電流路を示す図である。
【図７】ウェハの発光素子の領域取りを示す図である。
【図８】従来の半導体発光素子の製造方法における全数点灯検査工程の状態を示す図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００２８】
図１は実施例の製造方法の半導体成長工程で用いられる半導体成長装置を示している。半導体成長装置はサセプタ１１及び加熱器１２を備えている。サセプタ１１はカーボンからなり、成長基板２０を上面に搭載するディスク状の台座である。加熱器１２はサセプタ１１の下面側に配置され、サセプタ１１を介して成長基板２０を加熱する。
【００２９】
図２(a)はサセプタ１１の上面、すなわち成長基板２０を搭載する搭載面を示し、図２(b)はサセプタ１１の側面を示している。サセプタ１１は図１及び図２(a),(b)に示すように、成長基板２０の搭載面側外周部に段差部１３を有している。段差部１３はサセプタ１１の外周から半径方向に０．５〜１．０ｍｍであり、搭載面から０．１〜１．０μｍの深さを有している。段差部１３は成長基板２０に接触しない部分となり、その成長基板２０の非接触部分の成長温度を、サセプタ１１の段差部１３以外の成長基板２０の通常の成長温度より２０℃以上低くさせるために形成されている。この段差部１３は基板２０への熱伝導率の低い低熱伝導部に相当する。
【００３０】
成長基板２０は、サファイア基板等の基板であり、絶縁性及び透光性を有する。また、成長基板２０は複数の発光素子分の半導体構造層を形成することができる領域を有している。
【００３１】
半導体成長工程では、図１に示した半導体成長装置を用いて、図３に示すように、成長基板２０上にＭＯＣＶＤ（有機金属化学気相成長）法を用いて窒化ガリウム（ＧａＮ）系半導体からなる半導体構造層の正常成長部２１と、正常成長部２１と隣接して異常成長部２２とを有する半導体発光素子ウェハが形成される。正常成長部２１はサセプタ１１の搭載面の段差部１３以外の部分に対応した成長部分であり、通常の成長温度で正常に成長された部分である。異常成長部２２は搭載面の段差部１３に対応した成長部分であり、上記したように通常の成長温度より２０℃以上低い成長温度で異常成長した部分である。
【００３２】
正常成長部２１には成長基板２０側から、ｎ型クラッド層２５（第１半導体層）、多重量子井戸構造の活性層２６、及びｐ型クラッド層２７（第２半導体層）がその順に積層され、半導体構造層が形成される。一方、異常成長部２２は、正常成長部２１の成長温度より低温での成長により、異常成長部２２では異常成長のｎ型クラッド層２５、活性層２６、及びｐ型クラッド層２７が形成される。ただし、それら異常成長のｎ型クラッド層２５、活性層２６、及びｐ型クラッド層２７間の境界は図３では破線で示しているが、明確ではない場合もある。また、異常成長部２２の表面は凹凸面となっており、異常成長部２２のｎ型クラッド層２５の一部は、図３に露出部２８として示したように露出している。
【００３３】
半導体構造層の具体的な形成方法としては、例えば、先ず、成長基板２０が上記のＭＯＣＶＤ法の半導体成長装置に搬入され、１０００℃の水素雰囲気中で約１０分程度の加熱処理が施される。続いて、雰囲気温度が約５００℃に調整され、ＴＭＧ（トリメチルガリウム）（流量：10.4μmol/min）及びＮＨ3（流量：3.3LM）が約３分間供給されることで、低温バッファ層（図示せず）が形成される。その後、雰囲気温度が約１０００℃まで昇温され、かかる状態が約３０秒間保持されることで低温バッファ層が結晶化される。続いて、雰囲気温度が約１０００℃の状態に保持されたままで、ＴＭＧ（流量：45μmol/min）及びＮＨ3（流量：4.4LM）が約２０分間供給されることにより、膜厚約１μｍ程度の下地ＧａＮ層１３が形成される。次に、雰囲気温度が約１０００℃の状態において、ＴＭＧ（流量：45μmol/min）、ＮＨ3（流量：4.4LM）及びドーパントガスとしてＳｉＨ4（流量：2.7×10-9mol/min）が約１００分間供給されることにより、膜厚約５μｍ程度のｎ型クラッド層２５であるｎ型ＧａＮ層が形成される。
【００３４】
続いて、ｎ型クラッド層２５上に活性層２６である多重量子井戸構造のＩｎＧａＮ／ＧａＮ層が形成される。活性層２６ではInGaN/GaNを１周期として５周期の成長が行われる。具体的には、雰囲気温度が約７００℃の状態において、ＴＭＧ（流量：3.6μmol/min）、ＴＭＩ（トリメチルインジウム）（流量：10μmol/min）、ＮＨ3（流量4.4LM）が約３３秒間供給されることにより、膜厚約２．２ｎｍのＩｎＧａＮ井戸層が形成される。続いて、ＴＭＧ（流量：3.6μmol/min）、ＮＨ3（流量：4.4LM）が約３２０秒間供給されることにより、膜厚約１５ｎｍのＧａＮ障壁層が形成される。かかる処理を５周期分繰り返すことにより活性層２６が形成される。
【００３５】
次に、雰囲気温度が約８００℃まで昇温され、ＴＭＧ（流量：8.1μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量：7.5μmol/min）、ＮＨ3（流量：4.4LM）及びドーパントとしてＣｐ2Ｍｇ（ビスシクロペンタディエニルマグネシウム：bis-cyclopentadienyl Mg）（流量：2.9×10-7μmol/min）が約５分間供給されることにより、膜厚約４０ｎｍのｐ型ＡｌＩｎＧａＮ層（図示せず）が形成される。続いて、雰囲気温度が約８００℃の状態に保持されたままで、ＴＭＧ（流量：18μmol/min）、ＮＨ3（流量：4.4LM）及びドーパントとしてＣｐ2Ｍｇ（流量：2.9×10-7μmol/min）が約７分間供給されることにより、膜厚約１５０ｎｍのｐ型クラッド層２７であるｐ型ＧａＮ層が形成される。
【００３６】
半導体成長工程の終了後には電極形成工程が実行される。電極形成工程では、図４(a)〜(c)に示すように、正常成長部２１のｐ型クラッド層２７上に発光素子単位でｐ電極３１（第１電極）が形成され、また、異常成長部２２の凹凸面を埋めるようにｎ電極３２（第２電極）が形成され、これによりｎ電極３２はｎ型クラッド層２５の露出部２８上に接触する。なお、図４(a)は電極形成工程時の半導体構造層の上面図であり、図４(b)は図４(a)のＸ−Ｘ部分の断面図であり、図４(c)は図４(b)の異常成長部２２の断面拡大図である。
【００３７】
これらの電極３１，３２の形成には、図５に示すような金属マスク３５を用いた抵抗加熱蒸着法が用いられる。金属マスク３５にはｐ電極用の貫通孔３５ａとｎ電極用の貫通孔３５ｂが複数のウェハ分だけ形成されている。電極３１，３２には、Ｎｉ(膜厚100μｍ程度)/Ａｕ(膜厚１００μｍ程度)電極を用いることができる。ＮｉはＧａＮ結晶とのコンタクトをとるために使用され、Ａｕは、Ｎｉの酸化防止及びプローブ（図６の符号４２，４３）との接触抵抗を下げるために使用される。なお、金属マスク３５は図５に示すように、複数枚のウェハ（すなわち上記の成長基板２０を複数枚）に同時に電極形成できるようにすることにより電極形成工程を更に効率化することができる。
【００３８】
電極形成後、図６に示すように、複数のｐ電極３１各々に対して異常成長部２２に形成したｎ電極３２を共通のｎ電極として使用して点灯検査工程が行われる。点灯検査工程では、複数のｐ電極３１とその共通のｎ電極３２との間に電流が電源装置４１から供給される。また、その電源装置４１からの電流供給のために電極３１，３２との接続のためにプローブ４２，４３が用いられる。
【００３９】
上記した半導体成長工程において形成された正常成長部２１に形成されたＧａＮ系半導体発光素子のｐ型クラッド層２７は、ｎクラッド層２５に対して電気抵抗が非常に大きく、特に、積層方向に垂直な方向には電流が流れない。このため、ｐ型クラッド層２７の側面にｎ電極３２が接触していても、図６に電流経路Ａで示すように、ｐ型クラッド層２７で電流は拡散せず、活性層２６を通りｎクラッド層２５で電流拡散するので、異常成長部２２の共通のｎ電極３２を使用することが可能である。よって、このようにｐ電極３１のみが発光素子単位で別々の場合でも電流はｐ型クラッド層２７内で拡散しないため、正常成長部２１において発光素子単位で正常な半導体構造層であればｐ電極３１の直下の活性層２６が発光する。各ｐ電極３１の直下の活性層２６の発光状態は成長基板２０側から観測される。このようにして発光素子単位で発光の特性を評価することができるので、半導体プロセス工程の終盤で行う半導体発光素子全点灯検査と同等の検査を半導体成長工程直後に電極３１，３２を形成するだけで行うことができる。
【００４０】
なお、点灯検査工程では成長基板２０上の全ての発光素子分の点灯検査を行うことに限らず、一部の発光素子の点灯検査を行うだけでも良い。また、発光素子単位で点灯検査に限らず、例えば、複数の発光素子に対応した半導体構造層の領域単位でｐ電極３１を形成して点灯を検査しても良い。
【００４１】
点灯検査工程後、ｐ電極３１及びｎ電極３２は、王水洗浄することにより除去される（電極除去工程）。その後、通常の半導体プロセス工程、そしてパッケージ工程に移行することができる。
【００４２】
なお、ｎ電極３２を形成した異常成長部２２の表面は凹凸面であるため、王水洗浄でも電極を完全に取り除くことは困難であるが、異常成長部２２はその後の素子分割工程で不要なエリアとなるため、ｎ電極３２の残渣があっても後工程への悪影響は全くない。
【００４３】
このように、半導体成長工程の終了後であって半導体プロセス工程の実行前に、上記の電極形成工程と点灯検査工程とを実行することにより、半導体成長工程の終了直後に従来のＰＬ検査等の検査で不良と判断することが困難であった半導体発光素子ウェハを後工程の半導体プロセス工程へ流すことがなくなる。また、上記の点灯検査は非破壊検査であるので、点灯検査工程後の半導体発光素子ウェハをそのまま半導体プロセス工程で半導体発光素子製造に用いることができる。
【００４４】
また、異常成長部２２としてはウェハにおいて発光素子領域として用いられていない領域が利用されている。図７はウェハ５１の発光素子の領域取りを示しており、符号５２で示す□が１つの発光素子の領域である。発光素子の各領域５２より外周側の領域Ｂは発光素子が通常形成できない領域である。そのような外周領域を異常成長部２２に用いるので、最終的な半導体発光素子の取り数の減少は起こらない。
【００４５】
図８は従来の半導体発光素子の製造方法における全数点灯検査工程の状態を示している。この全数点灯検査工程は、成長基板６１上で発光素子毎にｐ型電極形成、ｎ型電極形成、及び素子分割が半導体プロセス工程において行われた後に実行される。図８においては、成長基板６１上にはｎ型クラッド層６２、活性層６３、及びｐ型クラッド層６４がその順に積層され２つの発光素子分の半導体構造層が形成され、各半導体構造層のｎ型クラッド層６２上にはｎ電極６５が形成され、ｐ型クラッド層６４上にはｐ電極６６が形成されている。図８の全数点灯検査工程では発光素子単位でｎ電極６５とｐ電極６６との間にプローブ（図示せず）を用いて電流が電源装置（図示せず）から供給される。発光素子毎にｎ電極６５とｐ電極６６との間には図８に電流経路Ｃで示すように電流が流れ、これにより活性層６３が発光するか否かが検査される。
【００４６】
この従来の半導体発光素子の製造方法における全数点灯検査工程は、半導体プロセス工程においてｐ型電極形成、ｎ型電極形成、及び素子分割が行われた終盤でなければ不可能であることに対し、実施例に示した点灯検査工程は半導体成長工程の終了直後に実行でき、しかも従来の全数点灯検査工程と同様にウェハ上の全ての発光素子の発光の良否を検査することができる。半導体成長工程における通常の検査工程で検出できなかったウェハ全体の不良に関しては、従来においては半導体プロセス工程の終盤までは不良ウェハが分からずにそのまま製造を進めることになるが、実施例の製造方法では全製造工程のうちの半導体成長工程の終了直後のような早期の段階で不良ウェハを判断することができる。よって、実施例に示した点灯検査工程を実行することにより半導体成長工程終了した状態の不良ウェハを半導体プロセス工程に移行させなくて済む。
【００４７】
更に、実施例の製造方法では、上記した電源装置４１からの電極３１又は３２を流れる電流や素子毎の電極３１，３２間の電圧を測定することにより簡易的なＩ−Ｖ特性やウェハ面内のばらつき特性も把握することが可能になり、特性の悪いウェハをはじくことも可能になる。
【００４８】
また、従来、半導体成長工程の終了直後に全数点灯検査工程を行うためにはｎクラッド層を露出させてｎ電極を設けなければならない。半導体成長工程の終了直後に例えば、レジスト塗布工程、フォトリソグラフィー工程、レジスト形成工程、ドライエッチング工程、レジスト洗浄工程、電極形成工程、全数点灯検査、及び電極除去洗浄工程を組み込まねばならない。しかしながら、このような数多くの工程を組み込むことはコストアップが回避不能である。これに対し、実施例に示した製造方法においては、ｎ電極を設けるために半導体成長工程においてｎ型クラッド層２５が露出した異常成長部２２が形成されるので、従来のｎ電極を設けるための多数の工程（上記例のレジスト塗布工程からレジスト洗浄工程まで）が不必要となり、低コスト化を図ることができる。
【００４９】
なお、上記した実施例では、異常成長部２２を形成するためにサセプタ１１に、低熱伝導部として段差部１３を設けて段差部１３に対応した成長基板２０の部分の温度を２０度以上低下させているが、本発明において異常成長部２２を形成する方法はこれに限定されず、成長基板２０の搭載面側の一部に例えば、成長基板２０への熱伝導率の低い部材によって構成された低熱伝導部を有するなど、基板の一部の成長温度が他の部分より低温となるように構成されたサセプタであれば良い。また、成長基板２０の異常成長部を形成させるべき領域の下面に段差部や溝部を設けても良い。
【００５０】
上記した実施例においては、成長基板２０側から、ｎ型クラッド層２５、活性層２６、ｐ型クラッド層２７がその順に積層されたＧａＮ系半導体構造層が示されたが、本発明はＧａＮ系半導体構造層に限定されず、他の結晶系、例えば、ＧａＡｓ系等の他の結晶系の半導体構造層でも適用することができる。また、上記した実施例においては、第１導電型をｎ型とし、その第１導電型とは反対導電型の第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型とした半導体構造層でも適用することができる。すなわち、本発明においては、成長基板上に、第１導電型を有する第１半導体層、活性層、及び第２導電型を有する第２半導体層をその順に積層して複数の発光素子分の半導体構造層を形成する半導体成長工程を有する半導体発光素子であれば適用することができ、半導体発光素子の製造工程の早い段階にしかも低コストで全数点灯検査を行うことができる。
【符号の説明】
【００５１】
２０，６１  成長基板
２１  正常成長部
２２  異常成長部
２５，６２  ｎ型クラッド層
２６，６３  活性層
２７，６４  ｐ型クラッド層
２８  露出部
３１，６６  ｐ電極
３２，６５  ｎ電極
【図１】
2013197340.tif 000003
【図２】
2013197340.tif 000004
【図３】
2013197340.tif 000005
【図４】
2013197340.tif 000006
【図５】
2013197340.tif 000007
【図６】
2013197340.tif 000008
【図７】
2013197340.tif 000009
【図８】
2013197340.tif 000010