(57)【要約】【課題】ランダムノイズの影響が小さい補正用信号を取得する撮像装置を提供する。【解決手段】撮像装置は、二次元状に配列された複数の画素１０１と、複数の画素１０１のうち共通の列の画素に接続された垂直出力線８および垂直出力線に接続された列回路１０を有する列共通回路と、複数の画素１０１のうち共通の行の画素から得られた画素信号を列共通回路に出力する垂直走査回路７と、垂直走査回路７をＴＧ２０８を介して制御するＣＰＵ２０７とを有し、ＣＰＵ２０７は、画素信号を補正するための補正用信号を取得する際に、複数の画素１０１と列共通回路との間を電気的に切断して列共通回路からの出力を読み出す。【選択図】図３
2013197778.tif 000002
【特許請求の範囲】
【請求項１】
二次元状に配列された複数の画素と、
前記複数の画素のうち共通の列の画素に接続された列出力線、および、該列出力線に接続された列回路を有する列共通回路と、
前記複数の画素のうち共通の行の画素から得られた画素信号を前記列共通回路に出力する第１の走査回路と、
前記第１の走査回路を制御する制御手段と、を有し、
前記制御手段は、前記画素信号を補正するための補正用信号を取得する際に、前記複数の画素と前記列共通回路との間を電気的に切断して該列共通回路からの出力を読み出す、ことを特徴とする撮像装置。
【請求項２】
前記制御手段は、前記補正用信号を取得する際に、前記列回路を所定の電位に固定することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記列回路は、
前記列出力線からの信号をクランプするクランプ容量と、
前記クランプ容量の出力を増幅する列アンプと、
前記列アンプの出力を記憶する転送容量と、
前記列出力線と前記クランプ容量との間に設けられた第１のスイッチと、
前記クランプ容量の入力部を前記所定の電位に固定するための第２のスイッチと、を有し、
前記制御手段は、前記画素信号を補正するための補正用信号を取得する際に、前記第１のスイッチをオフにして前記第２のスイッチをオンにすることを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記列回路は、
前記列出力線からの信号をクランプするクランプ容量と、
前記クランプ容量の出力を増幅する列アンプと、
前記列アンプの出力を記憶する転送容量と、
前記列アンプと前記転送容量との間に設けられた第３のスイッチと、
前記転送容量の入力部を前記所定の電位に固定するための第４のスイッチと、を有し、
前記制御手段は、前記画素信号を補正するための補正用信号を取得する際に、前記第３のスイッチをオフにして前記第４のスイッチをオンにすることを特徴とする請求項２に記載の撮像装置。
【請求項５】
前記列共通回路に接続された行出力線と、
前記列共通回路からの出力を前記行出力線に順次出力する第２の走査回路と、を有し、
前記制御手段は、前記画素信号を補正するための補正用信号を取得する際に、前記複数の画素と前記列共通回路との間を電気的に切断して該共通回路からの出力を前記行出力線に順次読み出す、ことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
二次元状に配列された複数の画素と、
前記複数の画素のうち共通の列の画素に接続された列出力線、および、該列出力線に接続された列回路を有する列共通回路と、
前記複数の画素のうち共通の行の画素から得られた画素信号を前記列共通回路に出力する第１の走査回路と、
前記第１の走査回路を制御する制御手段と、を有し、
前記制御手段は、前記画素信号を補正するための補正用信号を取得する際に、前記列共通回路を所定の電位に固定して該列共通回路からの出力を読み出すことを特徴とする撮像装置。
【請求項７】
前記列回路は、
前記列出力線からの信号をクランプするクランプ容量と、
前記クランプ容量の出力を増幅する列アンプと、
前記列アンプの出力を記憶する転送容量と、を有し、
前記列出力線には、該列出力線を前記所定の電位に固定するための第５のスイッチが設けられており、
前記制御手段は、前記画素信号を補正するための補正用信号を取得する際に、前記第５のスイッチをオンにすることを特徴とする請求項６に記載の撮像装置。
【請求項８】
前記列共通回路に接続された行出力線と、
前記列共通回路からの出力を前記行出力線に順次出力する第２の走査回路と、を有し、
前記制御手段は、前記画素信号を補正するための補正用信号を取得する際に、前記複数の画素と前記列共通回路との間を電気的に切断して該共通回路からの出力を前記行出力線に順次読み出す、ことを特徴とする請求項６又は７に記載の撮像装置。
【請求項９】
前記複数の画素、前記列共通回路、前記第１の走査回路は、撮像素子を構成し、
前記複数の画素のそれぞれは、
光電変換を行い入射光に応じた信号電荷を発生させる光電変換手段と、
前記信号電荷を蓄積する蓄積手段と、
前記信号電荷を前記蓄積手段に転送する転送手段と、
前記蓄積手段に蓄積された前記信号電荷を増幅する増幅手段と、
前記蓄積手段に蓄積された前記信号電荷をリセットするリセット手段と、を有することを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
【請求項１０】
複数の画素と列共通回路との間を電気的に切断して該列共通回路からの補正用信号を読み出すステップと、
前記補正用信号を前記複数の画素の列ごとに加算平均を行って補正データを生成するステップと、
前記補正データを記憶するステップと、
前記補正データを用いて前記複数の画素から得られた画素信号を補正するステップと、を有することを特徴とする撮像装置の制御方法。
【請求項１１】
列共通回路を所定の電位に固定して、該列共通回路からの補正用信号を読み出すステップと、
前記補正用信号を複数の画素の列ごとに加算平均を行って補正データを生成するステップと、
前記補正データを記憶するステップと、
前記補正データを用いて前記複数の画素から得られた画素信号を補正するステップと、を有することを特徴とする撮像装置の制御方法。
【請求項１２】
情報処理装置に、
複数の画素と列共通回路との間を電気的に切断して該列共通回路からの補正用信号を読み出すステップと、
前記補正用信号を前記複数の画素の列ごとに加算平均を行って補正データを生成するステップと、
前記補正データを記憶するステップと、
前記補正データを用いて前記複数の画素から得られた画素信号を補正するステップと、を実行させることを特徴とするプログラム。
【請求項１３】
情報処理装置に、
列共通回路を所定の電位に固定して、該列共通回路からの補正用信号を読み出すステップと、
前記補正用信号を複数の画素の列ごとに加算平均を行って補正データを生成するステップと、
前記補正データを記憶するステップと、
前記補正データを用いて前記複数の画素から得られた画素信号を補正するステップと、を実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子を備えた撮像装置に係り、特に、ＣＭＯＳイメージセンサを備えた撮像装置に関する。
【背景技術】
【０００２】
ＸＹアドレス方式の撮像素子であるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサでは、列ごとの画素に共通の列共通回路が設けられている。撮像素子がこのような列共通回路を備えている場合、列共通回路を構成する素子の特性や動作タイミングに応じて、撮影画像に縦スジ状の固定パターンノイズ（ＦＰＮ：Ｆｉｘｅｄ  Ｐａｔｔｅｒｎ  Ｎｏｉｓｅ）が発生し、撮影画像の画質が劣化する。このため、遮光膜で覆われた画素領域から補正用信号を読み出し、読み出された所定行数分の補正用信号を加算平均して補正データを生成し、撮影信号から補正データを減算することによりＦＰＮを補正している。
【０００３】
一方、特許文献１および特許文献２には、画素内部の光電変換手段から増幅手段への信号電荷の転送を停止させて補正用信号を読み出すように構成された撮像素子が開示されている。このような構成により、画素領域を遮光して信号読み出しを行う場合と同等の信号が得られ、この信号は列共通回路に起因するノイズを低減させるための補正用信号として用いられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１４８０８２号公報
【特許文献２】特開２００９−６０５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１および特許文献２に開示されている構成では、補正用信号を取得する際に、画素と列共通回路との間が電気的に接続されている。このため、補正用信号に含まれるランダムノイズが大きい。特に高ＩＳＯ感度の撮影条件下では、ランダムノイズの影響が大きくなり、補正データに誤差が生じる場合がある。このような誤った補正データを用いると、撮影画像の画質が劣化してしまう。
【０００６】
そこで本発明は、ランダムノイズの影響が小さい補正用信号を取得可能な撮像装置、撮像装置の制御方法、および、プログラムを提供する。
【課題を解決するための手段】
【０００７】
本発明の一側面としての撮像装置は、二次元状に配列された複数の画素と、前記複数の画素のうち共通の列の画素に接続された列出力線、および、該列出力線に接続された列回路を有する列共通回路と、前記複数の画素のうち共通の行の画素から得られた画素信号を前記列共通回路に出力する第１の走査回路と、前記第１の走査回路を制御する制御手段とを有し、前記制御手段は、前記画素信号を補正するための補正用信号を取得する際に、前記複数の画素と前記列共通回路との間を電気的に切断して該列共通回路からの出力を読み出す。
【０００８】
本発明の他の側面としての撮像装置は、二次元状に配列された複数の画素と、前記複数の画素のうち共通の列の画素に接続された列出力線、および、該列出力線に接続された列回路を有する列共通回路と、前記複数の画素のうち共通の行の画素から得られた画素信号を前記列共通回路に出力する第１の走査回路と、前記第１の走査回路を制御する制御手段とを有し、前記制御手段は、前記画素信号を補正するための補正用信号を取得する際に、前記列共通回路を所定の電位に固定して該列共通回路からの出力を読み出す。
【０００９】
本発明の他の側面としての撮像装置の制御方法は、複数の画素と列共通回路との間を電気的に切断して該列共通回路からの補正用信号を読み出すステップと、前記補正用信号を前記複数の画素の列ごとに加算平均を行って補正データを生成するステップと、前記補正データを記憶するステップと、前記補正データを用いて前記複数の画素から得られた画素信号を補正するステップとを有する。
【００１０】
本発明の他の側面としての撮像装置の制御方法は、列共通回路を所定の電位に固定して、該列共通回路からの補正用信号を読み出すステップと、前記補正用信号を複数の画素の列ごとに加算平均を行って補正データを生成するステップと、前記補正データを記憶するステップと、前記補正データを用いて前記複数の画素から得られた画素信号を補正するステップとを有する。
【００１１】
本発明の他の側面としてのプログラムは、情報処理装置に、複数の画素と列共通回路との間を電気的に切断して該列共通回路からの補正用信号を読み出すステップと、前記補正用信号を前記複数の画素の列ごとに加算平均を行って補正データを生成するステップと、前記補正データを記憶するステップと、前記補正データを用いて前記複数の画素から得られた画素信号を補正するステップとを実行させる。
【００１２】
本発明の他の側面としてのプログラムは、情報処理装置に、列共通回路を所定の電位に固定して、該列共通回路からの補正用信号を読み出すステップと、前記補正用信号を複数の画素の列ごとに加算平均を行って補正データを生成するステップと、前記補正データを記憶するステップと、前記補正データを用いて前記複数の画素から得られた画素信号を補正するステップとを実行させる。
【００１３】
本発明の他の目的及び特徴は、以下の実施例において説明される。
【発明の効果】
【００１４】
本発明によれば、ランダムノイズの影響が小さい補正用信号を取得可能な撮像装置、撮像装置の制御方法、および、プログラムを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本実施例における撮像素子の構成図である。
【図２】本実施例における撮像装置のブロック図である。
【図３】第１の実施形態における列共通回路の構成図である。
【図４】第１の実施形態において、撮像装置が画素からの撮影信号を読み出す場合のタイミングチャートである。
【図５】第１の実施形態において、撮像装置が補正用信号を読み出す場合のタイミングチャートである。
【図６】第２の実施形態における列共通回路の構成図である。
【図７】第２の実施形態において、撮像装置が補正用信号を読み出す場合のタイミングチャートである。
【図８】第３の実施形態における列共通回路の構成図である。
【図９】第３の実施形態において、撮像装置が補正用信号を読み出す場合のタイミングチャートである。
【発明を実施するための形態】
【００１６】
以下、本発明の実施例について、図面を参照しながら詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
【００１７】
まず、図１を参照して、本実施例における撮像素子の概略構成について説明する。図１は、本実施例における撮像素子１００（ＣＭＯＳイメージセンサ）の構成図である。撮像素子１００には、複数の画素１０１が二次元状に配列されている。各画素１０１は、フォトダイオード１、転送ゲート２、蓄積容量３、リセットスイッチ４、ソース・フォロワ５、および、行選択スイッチ６を有する。
【００１８】
フォトダイオード１は、光電変換を行い入射光に応じた信号電荷を発生させて蓄積する光電変換手段である。転送ゲート２は、フォトダイオード１で発生した信号電荷の蓄積容量３への転送を制御する転送手段である。蓄積容量３は、転送ゲート２により転送された信号電荷を蓄積する蓄積手段である。リセットスイッチ４は、フォトダイオード１および蓄積容量３に蓄積された信号電荷（不要信号電荷）のリセットを制御するリセット手段である。ソース・フォロワ５は、蓄積容量３に蓄積された信号電荷を増幅して信号電圧に変換する増幅手段である。蓄積容量３、リセットスイッチ４、および、ソース・フォロワ５により、フローティング・ディフュージョン・アンプ（以下、ＦＤＡという。）が構成される。行選択スイッチ６は、ソース・フォロワ５の出力と垂直出力線（列出力線）８の接続を制御する。
【００１９】
垂直走査回路（第１の走査回路）７は、各画素１０１に対して、信号φＴＸ（ｎ）、φＲＥＳ（ｎ）、および、φＳＥＬ（ｎ）を供給し、信号電荷の読み出しを制御する。負荷電流源９は、行選択スイッチ６で選択された行におけるソース・フォロワ５を、垂直出力線８を介して駆動する。各々の垂直出力線８は、複数の画素１０１のうち共通の列の画素に接続されている。また垂直出力線８は、列毎に設けられた列回路１０に接続されている。垂直出力線８および列回路１０により列共通回路が構成される。垂直走査回路７がφＳＥＬ（ｎ）を供給することにより行選択スイッチ６がオンになり、複数の画素１０１のうち共通の行の画素から得られた画素信号が列共通回路を構成する垂直出力線８および列回路１０に出力される。垂直走査回路７は、後述のＴＧ２０８を介してＣＰＵ２０７（制御手段）により制御される。
【００２０】
水平走査回路（第２の走査回路）１３は、信号φＨＳＴに基づいて、列共通回路に接続された水平出力線（行出力線）１２への信号読み出しを開始する。そして水平走査回路１３は、列回路１０の出力と水平出力線１２を接続する列選択スイッチ１１に信号φＨを供給し、信号の水平出力線１２への信号出力（信号読み出し）を制御する。このように、水平走査回路１３は、列共通回路からの出力を水平出力線１２に順次出力する。水平走査回路１３は、後述のＴＧ２０８を介してＣＰＵ２０７（制御手段）により制御される。
【００２１】
出力アンプ１５は、水平出力線１２の信号を増幅して撮像素子１００の外部に出力する。リセットスイッチ１４は、信号φＣＨＲによりＯＮ／ＯＦＦ制御され、水平出力線１２は、１水平走査信号ごと（１つの信号φＨごと）にリセット電源ＶＣＨＲでリセットされる。以上のとおり、撮像素子１００は、複数の画素１０１、列共通回路、水平出力線１２、垂直走査回路７、および、水平走査回路１３を備えて構成される。
【００２２】
次に、図２を参照して、本実施例におけるＦＰＮを補正する補正処理について説明する。図２は、本実施例における撮像装置のブロック図である。撮像素子１００およびＡ／Ｄ変換部２０１は、ＣＰＵ２０７により制御されるＴＧ２０８（タイミングジェネレータ）から駆動信号を供給され、所定の撮像動作を行う。撮像素子１００の出力信号（アナログ信号）は、Ａ／Ｄ変換部２０１でデジタル信号に変換され、画像データが生成される。生成された画像データは、ＣＰＵ２０７により制御されるスイッチ２０３を介して、補正処理部２０２に入力される。
【００２３】
スイッチ２０３の出力端子Ａは、減算器２０６の入力端子（被減算入力端子）に入力される。一方、スイッチ２０３の出力端子Ｂは、列方向加算平均演算部２０４に入力される。スイッチ２０３の出力端子Ａ、および出力端子Ｂの選択は、撮像素子１００の読み出しモードに応じて切り換えられる。撮像素子１００の読み出しモードが補正用信号を読み出すモードに設定されている場合、ＣＰＵ２０７によりスイッチ２０３の出力端子Ｂが選択される。一方、読み出しモードが画素１０１からの撮影信号（画素信号）を読み出すモードに設定されている場合、ＣＰＵ２０７によりスイッチ２０３の出力端子Ａが選択される。
【００２４】
このように、撮像素子１００の読み出しモードが補正用信号を読み出すモードに設定されている場合、Ａ／Ｄ変換部２０１から得られた画像データは、スイッチ２０３（出力端子Ｂ）を介して、列方向加算平均演算部２０４に入力される。列方向加算平均演算部２０４は、信号φＨに従って、列ごとに順次入力される補正用信号を列ごとに加算して平均化する（加算平均を行う）。加算平均を行うことにより、列ごとに補正データが生成される。生成された補正データは、補正データ格納メモリ２０５に記憶される。補正データの生成および補正データの記憶は、補正対象である撮像素子１００から撮影信号が出力される前に行われる。補正データ格納メモリ２０５の出力は、減算器２０６の入力端子（減算入力端子）に入力される。
【００２５】
一方、撮像素子１００の読み出しモードが撮影信号を読み出すモードに設定されている場合、Ａ／Ｄ変換部２０１を介して得られた撮影画像データは、スイッチ２０３の出力端子Ａを介して、減算器２０６の入力端子（被減算入力端子）に列ごとに順次入力される。このとき、撮影画像データの入力に同期して、対応する列ごとに補正データが補正データ格納メモリ２０５から順次読み出される。読み出された補正データは、減算器２０６の入力端子（減算入力端子）に入力され、撮影画像データから補正データが減算される。
【００２６】
本実施例における補正処理により、撮影画像データに含まれるＦＰＮの影響を低減することができる。また、補正後の撮影画像データは、補正処理部２０２の後段にある信号処理回路（不図示）に出力される。
【００２７】
以下、第１の実施形態〜第３の実施形態において、本実施例における補正用信号の読み出し方法について具体的に説明する。なお各実施形態では、撮影信号および補正用信号の取得動作として、１水平走査期間分の動作のみ示される。
＜第１の実施形態＞
まず、図３を参照して、本発明の第１の実施形態における列共通回路５０ａについて説明する。図３は、本実施形態における列共通回路５０ａの構成図であり、図１の撮像素子１００の要部拡大図である。列共通回路５０ａは、垂直出力線８および列回路１０ａを備えて構成されている。
【００２８】
図３において、スイッチ３０１（第１のスイッチ）は、垂直出力線８と列回路１０ａとの接続を制御する。本実施形態において、スイッチ３０１は、垂直出力線８とクランプ容量３０３との間に設けられている。スイッチ３０２（第２のスイッチ）は、クランプ容量３０３の入力部と電源Ｖｌｆｉｘ１との接続を制御する。本実施形態において、スイッチ３０２は、クランプ容量３０３の入力部を所定の電位（電源Ｖｌｆｉｘ１）に固定する。
【００２９】
クランプ容量３０３は、水平出力線１２からの信号をクランプする。列アンプ３０４は、クランプ容量３０３の出力を増幅する。転送ゲート３０７は、列アンプ３０４の出力を転送容量３０８に転送するために、列アンプ３０４と転送容量３０８との間に設けられている。転送容量３０８は、列アンプ３０４の出力を記憶する。
【００３０】
列回路１０ａにおいて、画素１０１に接続された垂直出力線８は、クランプ容量３０３を介して列アンプ３０４の反転入力端子に接続される。列アンプ３０４の反転入力端子は、帰還容量３０５を介して列アンプ３０４の出力端子に接続される。列アンプ３０４の増幅率は、クランプ容量３０３と帰還容量３０５との比により決定される。
【００３１】
列アンプ３０４の反転入力端子と出力端子との間には、信号φＣＬＡＭＰによりＯＮ／ＯＦＦを制御されるクランプスイッチ３０６が接続される。また、列アンプ３０４の非反転入力端子には、基準電源Ｖｒｅｆが入力される。列アンプ３０４により増幅された出力信号は、転送ゲート３０７を介して転送容量３０８に記憶される。転送ゲート３０７は、信号φＴＳによりＯＮ／ＯＦＦを制御される。転送容量３０８に記憶された信号は、水平走査回路１３からの信号φＨに応じてＯＮ／ＯＦＦを制御される列選択スイッチ１１をＯＮすることにより、水平出力線１２に出力される。
【００３２】
続いて、図４を参照して、画素１０１からの撮影信号の読み出し方法（撮影信号の読み出しモード）について説明する。図４は、列共通回路５０ａを有する撮像素子１００が画素１０１から撮影信号を読み出す場合のタイミングチャートの一例であり、１水平期間のみを示す。図４において、各信号は、Ｈｉｇｈ（以下、「Ｈ」という。）またはＬｏｗ（以下、「Ｌ」という。）の状態のいずれかを示す。この点は、以下、同様の駆動タイミングを示す図においても共通である。
【００３３】
信号ＨＤは、１水平期間の先頭であることを示す。信号φＨＳＴは、水平走査期間の開始、すなわち水平走査回路１３により制御される水平出力線１２への列ごとの出力信号の読み出し開始を示す。信号ＨＤが「Ｌ」になる時刻ｔ１から信号φＨＳＴが「Ｌ」になる時刻ｔ９までの期間は水平ブランキング期間と呼ばれ、画素１０１から読み出された１行分の信号を転送容量３０８に転送して記憶するまでに必要な期間である。なお水平ブランキング期間において、信号φＨは停止している（「Ｌ」の状態を維持する）。
【００３４】
続いて、２次元状に配置された複数の画素１０１のうち、ｎ行目に配置された画素１０１に対する読み出し動作について説明する。以下の説明では、便宜上「ｎ行目の信号φＳＥＬ」を「信号φＳＥＬ（ｎ）」という。この点は、他の駆動信号についても同様である。
【００３５】
時刻ｔ２では、信号φＳＥＬ（ｎ）が「Ｈ」となる。これにより、行選択スイッチ６がＯＮとなり、ｎ行目の画素１０１が垂直出力線８に電気的に接続される。また、時刻ｔ２に信号φＲＥＳ（ｎ）も「Ｈ」となる。これにより、リセットスイッチ４がＯＮして、蓄積容量３に蓄積された不要電荷がリセットされる。続いて時刻ｔ３において、信号φＲＥＳ（ｎ）は「Ｌ」となり、リセットスイッチ４がＯＦＦして、不要電荷のリセットが終了する。また同時刻に、信号φＣＬＡＭＰが「Ｈ」となり、クランプスイッチ３０６がＯＮする。これにより、画素１０１で発生するノイズ成分が、垂直出力線８に電気的に接続されたクランプ容量３０３によりクランプされる。
【００３６】
画素１０１から撮影信号を読み出す場合（撮影信号の読み出しモード中）、信号φＶＬＯＦＦは常に「Ｌ」となっている。このため、スイッチ３０１はＯＮ、スイッチ３０２はＯＦＦにそれぞれ固定される。すなわち、撮影信号の読み出しモードにおいて、垂直出力線８と列回路１０ａは常に電気的に接続されており、垂直出力線８は電源Ｖｌｆｉｘ１に接続されない。続いて時刻ｔ４において、信号φＣＬＡＭＰが「Ｌ」になり、クランプスイッチ３０６はＯＦＦする。これにより、画素１０１で発生するノイズ成分をクランプ容量３０３にクランプする動作（クランプ動作）が終了する。
【００３７】
次に時刻ｔ５において、信号φＴＸ（ｎ）が「Ｈ」となり、転送ゲート２がＯＮする。これにより、フォトダイオード１に蓄積された信号電荷が、蓄積容量３に転送される。続いて時刻ｔ６において、信号φＴＸ（ｎ）が「Ｌ」になり、転送ゲート２がＯＦＦする。これにより、信号電荷の蓄積容量３への転送が終了する。また時刻ｔ６において、信号φＴＳが「Ｈ」となり、転送ゲート３０７がＯＮする。転送ゲート３０７がＯＮすると、画素１０１における蓄積容量３の信号電荷がソース・フォロワ５により増幅され、かつ、信号電荷が電圧に変換されて垂直出力線８に出力される。垂直出力線８に出力された信号は、クランプ容量３０３および列アンプ３０４を介して、転送容量３０８に転送されて記憶される。なお、時刻ｔ４におけるクランプ動作の終了後、列アンプ３０４からは、垂直出力線８からクランプ容量３０３に入力された信号と、時刻ｔ３〜ｔ４の期間にクランプ容量３０３にクランプされたノイズ成分との差分信号が増幅され出力される。
【００３８】
続いて時刻ｔ７において、信号φＴＳを「Ｌ」にして転送ゲート３０７をＯＦＦし、転送容量３０８への信号の記憶を終了する。更に、時刻ｔ８において、信号φＳＥＬ（ｎ）を「Ｌ」として行選択スイッチ６をＯＦＦし、画素１０１からの撮影信号の読み出し（撮影信号の読み出しモード）を終了する。
【００３９】
時刻ｔ９において、信号φＨＳＴが「Ｌ」となり、ｎ行目の信号に対して１水平走査期間（読み出し期間）が開始する。１水平走査期間において、水平走査回路１３に信号φＨが入力される。水平走査回路１３は、信号φＨに応じて列選択スイッチ１１を順次ＯＮにする。ＯＮにされた列回路１０ａの転送容量３０８に記憶された信号は、順次、水平出力線１２に出力され、出力アンプ１５からｎ行目の信号が出力される。また水平走査期間において、リセットスイッチ１４が信号φＣＨＲに応じてＯＮ／ＯＦＦ制御され、水平出力線１２は、１水平走査信号ごとに（信号φＨごとに）、リセット電源ＶＣＨＲでリセットされる。水平走査期間は、信号ＨＤが「Ｌ」になる時刻ｔ１０において終了する。
【００４０】
次に、図５を参照して、補正用信号の読み出し方法（補正用信号の読み出しモード）について説明する。図５は、列共通回路５０ａを有する撮像素子１００が補正用信号を読み出す場合のタイミングチャートの一例であり、１水平期間のみを示す。
【００４１】
時刻ｔ３において、信号φＣＬＡＭＰが「Ｈ」になると、クランプスイッチ３０６がＯＮする。また時刻ｔ３において、φＶＬＯＦＦが「Ｈ」になると、スイッチ３０１がＯＦＦし、垂直出力線８と列回路１０ａとの電気的な接続が解除、すなわち垂直出力線８と列回路とが電気的に遮断される。更に、スイッチ３０１がＯＦＦになるのと同時にスイッチ３０２はＯＮになり、クランプ容量３０３の入力は電源Ｖｌｆｉｘ１で固定され、クランプ動作が行われる。続いて時刻ｔ４において、信号φＣＬＡＭＰが「Ｌ」になり、クランプスイッチ３０６がＯＦＦすることにより、クランプ動作が終了する。
【００４２】
そして時刻ｔ６において、信号φＴＳが「Ｈ」になり、転送ゲート３０７がＯＮする。このとき、信号φＶＬＯＦＦは時刻ｔ３から「Ｈ」の状態を維持している。転送ゲート３０７がＯＮすると、電源Ｖｌｆｉｘ１に接続されたクランプ容量３０３および列アンプ３０４を介して、出力信号が転送容量３０８に転送されて記憶される。なお、時刻ｔ４においてクランプ容量３０３に対するクランプ動作が終了した後、電源Ｖｌｆｉｘ１からクランプ容量３０３に入力された信号と、時刻ｔ３〜ｔ４間にクランプされた成分との差分信号が列アンプ３０４で増幅され出力される。本実施形態では、クランプ容量３０３の入力を電源Ｖｌｆｘｉｘ１に固定しているが、これに限定されるものではない。例えば、電源Ｖｌｆｉｘ１に代えて、クランプ容量３０３の入力を接地電位ＧＮＤに接続するように構成してもよい。また、クランプ容量３０３の入力を所定の電位（電源）に固定しなくてもよい。この場合、スイッチ３０２は不要である。さらに、図５では信号φＶＬＯＦＦは時刻ｔ７にて「Ｌ」になっているが、時刻ｔ１０まで「Ｈ」としてもよい。
【００４３】
時刻ｔ１〜ｔ９の期間において、図５の信号φＳＥＬ（ｎ）、φＲＥＳ（ｎ）、および、φＴＸ（ｎ）はいずれも「Ｌ」である。このため、この期間において、画素選択、信号電荷の転送動作、および、リセット動作は行われない。
【００４４】
時刻ｔ９において、信号φＨＳＴが「Ｌ」となる。このため時刻ｔ９において、画素１０１から撮影信号を読み出す場合と同様に、ｎ行目の補正用信号に対して１水平走査期間が開始する。水平走査回路１３に信号φＨの入力が開始され、水平走査回路１３は、信号φＨに応じて列選択スイッチ１１を順次ＯＮにする。ＯＮにされた列回路１０ａの転送容量３０８に記憶された補正用信号は、順次、水平出力線１２に出力される。ｎ行目の補正用信号は、出力アンプ１５を介して、図２に示される補正処理部２０２に入力される。
【００４５】
補正用信号の読み出しモードでは、スイッチ２０３の出力端子Ｂが選択される。このため、撮像素子１００から出力された補正用信号は、Ａ／Ｄ変換部２０１でデジタル信号に変換され、列方向加算平均演算部２０４に入力される。列方向加算平均演算部２０４は、デジタル化された信号を、順次、列ごとに加算平均する。その演算結果に基づいて生成された補正データは、補正データ格納メモリ２０５に記憶される。
【００４６】
このように、ＣＰＵ２０７（制御手段）はＴＧ２０８を介して、撮影信号（画素信号）を補正するための補正用信号を取得する際に、複数の画素１０１と列共通回路との間を電気的に切断（遮断）して列共通回路からの出力を水平出力線１２に順次出力する。このため本実施形態において、ＣＰＵ２０７は、補正用信号を取得する際にスイッチ３０１をオフにする。また本実施形態において、ＣＰＵ２０７は、補正用信号を取得する際に、スイッチ３０２をオンにすることで列回路１０ａを所定の電位に固定する。
【００４７】
本実施形態によれば、列回路１０ａが画素１０１から電気的に遮断されているため、列アンプ３０４、転送ゲート３０７、転送容量３０８、および、列選択スイッチ１１に起因するノイズを含む補正用信号を取得することができる。また、本実施形態の補正用信号は、画素領域（画素１０１）とは無関係に得られた信号であるため、画素領域を用いて得られる信号と比較してランダムノイズが小さい。したがって、高ＩＳＯ感度撮影時でも高精度な補正データが得られ、撮影信号から補正データを減算することにより、ＦＰＮの影響を低減した高画質な画像を得ることができる。また本実施形態では、補正用信号の読み出しの際に、画素１０１に加えて垂直出力線８を列回路１０ａから電気的に分離しているため、ランダムノイズをより小さくすることが可能である。
＜第２の実施形態＞
次に、図６を参照して、本発明の第２の実施形態における列共通回路５０ｂについて説明する。図６は、本実施形態における列共通回路５０ｂの構成図であり、図１の撮像素子１００の要部拡大図である。列共通回路５０ｂは、垂直出力線８および列回路１０ｂを備えて構成されている。
【００４８】
図６に示されるように、本実施形態の列共通回路５０ｂ（垂直出力線８）には、垂直出力線８を電源Ｖｌｆｉｘ２に電気的に接続するスイッチ６０１（第５のスイッチ）が設けられている。スイッチ６０１をオンにすることで、垂直出力線８の電位は所定の電位（電源Ｖｌｆｉｘ２）に固定される。また、列共通回路５０ｂは、スイッチ３０１、３０２を有しない点で、第１の実施形態の列共通回路５０ａと異なる。なお本実施形態において、画素１０１から撮影信号を読み出す場合の１水平期間における駆動タイミングは、図４のタイミングチャートを参照して説明した第１の実施形態の駆動タイミングと同一であるため、この説明は省略する。
【００４９】
次に図７を参照して、本実施形態における補正用信号の読み出し方法（補正用信号の読み出しモード）について説明する。図７は、列共通回路５０ｂを有する撮像素子１００が補正用信号を読み出す場合のタイミングチャートの一例であり、１水平期間のみを示す。
【００５０】
時刻ｔ３において、信号φＣＬＡＭＰが「Ｈ」となり、クランプスイッチ３０６がＯＮする。また同時刻にて、信号φＶＬＦＩＸが「Ｈ」となり、スイッチ６０１がＯＮする。これにより、垂直出力線８に電源Ｖｌｆｉｘ２が接続された場合の信号レベルをクランプ容量３０３でクランプする。続いて時刻ｔ４において、信号φＣＬＡＭＰが「Ｌ」となり、クランプスイッチ３０６がＯＦＦする。これにより、クランプ容量３０３に対するクランプ動作が終了する。続いて時刻ｔ６では、信号φＴＳが「Ｈ」になり、転送ゲート３０７がＯＮする。転送ゲート３０７がＯＮすると、垂直出力線８の信号レベルがクランプ容量３０３および列アンプ３０４を介して、転送容量３０８に記憶される。なお、時刻ｔ４にてクランプ容量３０３に対するクランプ動作が終了した後、垂直出力線８を信号Ｖｌｆｉｘ２に固定させた場合に得られる信号レベルと、時刻ｔ３〜ｔ４の期間においてクランプされた成分との差分信号が列アンプ３０４により増幅され出力される。
【００５１】
時刻ｔ１〜ｔ９の期間において、図７の信号φＳＥＬ（ｎ）、φＲＥＳ（ｎ）、および、φＴＸ（ｎ）はいずれも「Ｌ」である。このため、画素選択、信号電荷の転送動作、および、リセット動作は行わない。時刻ｔ９以降は、画素１０１から撮影信号を読み出す場合と同様に、ｎ行目の補正用信号に対して１水平走査期間が開始する。この動作に関しては、第１の実施形態における補正用信号の読み出し方法と同一であるため、説明は省略する。
【００５２】
このように、ＣＰＵ２０７（制御手段）はＴＧ２０８を介して、撮影信号（画素信号）を補正するための補正用信号を取得する際に、列共通回路を所定の電位に固定して、列共通回路からの出力を水平出力線１２に順次出力する。このため本実施形態において、ＣＰＵ２０７は、補正用信号を取得する際にスイッチ６０１をオンにする。
【００５３】
本実施形態によれば、列回路１０ｂ（列共通回路５０ｂ）が画素１０１から電気的に遮断されているため、垂直出力線８、列アンプ３０４、転送ゲート３０７、転送容量３０８、および、列選択スイッチ１１に起因するノイズを含む補正用信号の取得が可能である。したがって、ランダムノイズが小さい補正用信号から高精度な補正データが得られる。
＜第３の実施形態＞
次に、図８を参照して、本発明の第３の実施形態における列共通回路５０ｃについて説明する。図８は、本実施形態における列共通回路５０ｃの構成図であり、図１の撮像素子１００の要部拡大図である。列共通回路５０ｃは、垂直出力線８および列回路１０ｃを備えて構成されている。
【００５４】
図８に示されるように、列回路１０ｃは、転送容量３０８の入力部を電源Ｖｌｆｉｘ３に固定（接続）するスイッチ８０１（第４のスイッチ）を有する点で、第２の実施形態の列回路１０ｂと異なる。このため、スイッチ８０１がＯＮした場合、転送容量３０８の電位は所定の電位（電源Ｖｌｆｉｘ３）に固定される。なお本実施形態において、画素１０１から撮影信号を読み出す場合の１水平期間における駆動タイミングは、図４のタイミングチャートを参照して説明した第１の実施形態の駆動タイミングと同一であるため、この説明は省略する。
【００５５】
次に図９を参照して、本実施形態における補正用信号の読み出し方法（補正用信号の読み出しモード）について説明する。図９は、列共通回路５０ｃを有する撮像素子１００が補正用信号を読み出す場合のタイミングチャートの一例であり、１水平期間のみを示す。本実施形態では、第１の実施形態および第２の実施形態と異なり、時刻ｔ１〜ｔ９の期間において、信号φＴＳは「Ｌ」である。すなわち、この期間において転送ゲート３０７（第３のスイッチ）はＯＦＦしている。
【００５６】
時刻ｔ６において、信号φＶＬＦＩＸが「Ｈ」になると、スイッチ８０１がＯＮする。このとき、転送容量３０８と電源Ｖｌｆｉｘ３が電気的に接続され、時刻ｔ７において信号φＶＬＦＩＸが「Ｌ」となってスイッチ８０１がＯＦＦするまでの間、転送容量３０８は電源Ｖｌｆｉｘ３（所定の電位）まで充電される。時刻ｔ９以降は、画素１０１から撮影信号を読み出す場合と同様に、ｎ行目の補正用信号に対して１水平走査期間が開始する。この動作に関しては、第１の実施形態および第２の実施形態における補正用信号の読み出し方法と同一であるため、説明を省略する。
【００５７】
時刻ｔ１〜ｔ９の期間は、図９の信号φＳＥＬ（ｎ）、φＲＥＳ（ｎ）、φＴＸ（ｎ）、および、φＣＬＡＭＰはいずれも「Ｌ」である。このため、画素選択、信号電荷の転送動作、リセット動作、および、クランプ動作は行われない。
【００５８】
このように、ＣＰＵ２０７（制御手段）は、撮影信号（画素信号）を補正するための補正用信号を取得する際に、複数の画素１０１と列共通回路との間を電気的に切断（遮断）して列共通回路からの出力を水平出力線１２に順次出力する。このため本実施形態において、ＣＰＵ２０７は、補正用信号を取得する際に転送ゲート３０７（第３のスイッチ）をオフにする。また本実施形態において、ＣＰＵ２０７は、補正用信号を取得する際に、スイッチ８０１（第４のスイッチ）をオンにすることで列回路１０ｃを所定の電位に固定する。なお本実施形態において、所定の電位を接地電位としてもよく、また、列回路１０ｃを所定の電位に固定しなくてもよい。
【００５９】
本実施形態によれば、列回路１０ｃが画素１０１から電気的に遮断されているため、転送容量３０８および列選択スイッチ１１に起因するノイズを含む補正用信号を取得することができる。本実施形態の補正用信号は、垂直出力線８および列アンプ３０４を介さずに生成されるため、垂直出力線８および列アンプ３０４のそれぞれに起因するノイズは除去できないが、ランダムノイズが小さい補正用信号を得ることが可能である。
【００６０】
上記各実施形態によれば、ランダムノイズの影響が小さい補正用信号を取得可能な撮像装置および撮像装置の制御方法を提供することができる。また、ＣＰＵ（情報処理装置）に、各実施形態における撮像装置の制御方法を実行させるプログラムを提供することもできる。このため、高ＩＳＯ感度の撮影下においても高精度な補正用信号が得られ、その補正用信号を用いて補正を行うことにより高画質な撮影画像を得ることが可能である。
【００６１】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【００６２】
例えば、上記各実施形態において、温度変化に応じて異なる補正用信号を取得するように構成してもよい。この場合、温度センサを用いて所定の温度変化が生じたと判定した場合に、使用温度により適した補正用信号を取得することができ、より高画質な撮影画像を得ることが可能となる。また、ＩＳＯ感度に応じて異なる補正用信号を取得するように構成してもよい。
【符号の説明】
【００６３】
７  垂直走査回路
８  垂直出力線
１０  列回路
１２  水平出力線
１３  水平走査回路
１０１  画素
２０７  ＣＰＵ
【図２】
2013197778.tif 000003
【図６】
2013197778.tif 000004
【図８】
2013197778.tif 000005
【図１】
2013197778.tif 000006
【図３】
2013197778.tif 000007
【図４】
2013197778.tif 000008
【図５】
2013197778.tif 000009
【図７】
2013197778.tif 000010
【図９】
2013197778.tif 000011