(57)【要約】【課題】簡素なハードウェア規模での信号処理装置、信号処理方法、信号処理プログラム、及び画像表示装置を提供する。【解決手段】演算回路部は、複数チャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル時間毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行い、切替部は、演算に用いる前記係数を切り替え、遅延回路部は、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する。【選択図】図３
2013110686.tif 000002
【特許請求の範囲】
【請求項１】
複数のチャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う演算部と、
前記演算部が演算に用いる前記係数を切り替える切替部と、
前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する遅延部を備えること
を特徴とする信号処理装置。
【請求項２】
前記遅延部は、
前記入力信号サンプルを１サンプリング間隔だけ遅延させる第１遅延回路部と、
前記第ｎ−１（ｎは、１よりも大きく、Ｎよりも小さい整数、Ｎは１よりも大きい整数）遅延回路部が遅延させた信号サンプルを１サンプリング間隔だけ遅延させる第ｎ遅延回路部と、
第Ｎ−１遅延回路部が前記遅延させた信号サンプルをさらに１サンプリング間隔だけ遅延させて前記遅延信号サンプルを生成する、第Ｎ遅延回路部と備えること
を特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記遅延信号サンプルとして、入力信号に含まれるチャネル数Ｋ（Ｋは、１より大きくＮより小さい整数、又はＮと等しい整数）に応じて、第Ｋ遅延回路部が生成した遅延信号サンプルを選択する出力選択部を備えること
を特徴とする請求項２に記載の信号処理装置。
【請求項４】
前記演算部は、
前記入力信号サンプルならびに前記遅延信号サンプルに対して前記係数を積和演算すること
を特徴とする請求項１ないし３のいずれかに記載の信号処理装置。
【請求項５】
前記演算部は、
前記入力信号サンプルならびに前記遅延信号サンプルに対して前記係数に基づく非線形演算を行うこと
を特徴とする請求項１ないし３のいずれかに記載の信号処理装置。
【請求項６】
複数のチャネル毎に対応する係数を入力する係数入力部を備える信号処理装置における信号処理方法であって、
前記信号処理装置は、複数チャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う過程と、
前記信号処理装置は、前記演算に用いる前記係数を切り替える過程と、
前記信号処理装置は、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する過程と、
を有することを特徴とする信号処理方法。
【請求項７】
複数のチャネル毎に対応する係数を入力する係数入力部を備えるコンピュータに、
複数チャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う手順、
前記演算に用いる前記係数を切り替える手順、
前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する手順、
を実行させるための信号処理プログラム。
【請求項８】
複数チャネルの色空間信号が予め定められた順序で時分割多重化された入力画像信号をサンプル毎に入力し、前記入力画像信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行って表示信号サンプルを生成する演算部と、
前記演算部が演算に用いる前記係数を切り替える切替部と、
前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する遅延部と、
前記演算部が生成した表示信号サンプルからなる表示画像信号が表すカラー画像を表示する画像表示部を備えること
を特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置、信号処理方法、信号処理プログラム、及び画像表示装置に関する。
【背景技術】
【０００２】
画像等のコンテンツを表す複数チャネルの信号に対して処理を行うことがある。例えば、撮影した複数チャネルの色信号に対して各々フィルタリング処理を行ってカラーテレビジョン信号を出力するカラー撮影装置が提案されていた。画像信号の中には、各チャネルの信号サンプルが直列に時分割多重化された１系列の画像信号がある。従来、時分割多重化された画像信号を各チャネルに分離し、チャネル毎に処理を行う撮像装置があった。このような機器は、処理を行う演算器等の構成をチャネル毎に備えるため、ハードウェアの規模が過大になる。
【０００３】
これに対し、特許文献１記載のカラー撮像装置は、点順次色信号をその時系列のままでＡ−Ｄ変換するＡ−Ｄ変換器と、該Ａ−Ｄ変換器の出力のデジタル点順次色信号をその時系列のままでフィルタリングするデジタルローパスフィルターと、Ａ−Ｄ変換器の出力信号をデジタルローパスフィルターにおける遅延時間に対応する時間遅延させる遅延手段と、該遅延手段の出力信号から上記デジタルローパスフィルターの出力信号を減算し輝度信号の高域成分を発生する減算手段と、上記デジタルローパスフィルターの出力信号をデジタル同時信号に変換する複数の同時化器と、該複数の同時化器の出力信号を所定の比率で合成し、輝度信号の低域成分を発生する合成手段と、該合成手段の出力と減算手段の出力とを加算する加算手段と、合成手段の出力と同時化器の出力が供給され色信号を発生する手段を発生する手段とを有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特公平１−５４９１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述のデジタルローパスフィルターは、デジタル点順次色信号を一括してフィルタリングする。そのため、特許文献１記載のカラー撮像装置は、デジタル点順次色信号を構成する各チャネルの信号に対して、チャネル毎に異なる係数を用いて処理を行うことができなかった。
【０００６】
本発明は上記の点に鑑みてなされたものであり、時分割多重化された信号を構成する各チャネルの信号に対して異なる係数を用いて処理を行うことができる信号処理装置、信号処理方法、信号処理プログラム、及び画像表示装置を提供する。
【課題を解決するための手段】
【０００７】
（１）本発明は上記の課題を解決するためになされたものであり、本発明の一態様は、複数チャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う演算部と、前記演算部が演算に用いる前記係数を切り替える切替部と、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する遅延部を備えることを特徴とする信号処理装置である。
【０００８】
（２）本発明のその他の態様は、上述の信号処理装置において、前記遅延部は、前記入力信号サンプルを１サンプリング間隔だけ遅延させる第１遅延回路部と、前記第ｎ−１（ｎは、１よりも大きく、Ｎよりも小さい整数、Ｎは１よりも大きい整数）遅延回路部が遅延させた信号サンプルを１サンプリング間隔だけ遅延させる第ｎ遅延回路部と、第Ｎ−１遅延回路部が前記遅延させた信号サンプルをさらに１サンプリング間隔だけ遅延させて前記遅延信号サンプルを生成する、第Ｎ遅延回路部と備えることを特徴とする
【０００９】
（３）本発明のその他の態様は、上述の信号処理装置において、前記遅延信号サンプルとして、入力信号に含まれるチャネル数Ｋ（Ｋは、１より大きくＮより小さい整数、又はＮと等しい整数）に応じて、第Ｋ遅延回路部が生成した遅延信号サンプルを選択する出力選択部を備えることを特徴とする。
【００１０】
（４）本発明のその他の態様は、上述の信号処理装置において、前記演算部は、前記入力信号サンプルならびに前記遅延信号サンプルに対して前記係数を積和演算することを特徴とする。
【００１１】
（５）本発明のその他の態様は、上述の信号処理装置において、前記演算部は、前記入力信号サンプルならびに前記遅延信号サンプルに対して前記係数に基づく非線形演算を行うことを特徴とする。
【００１２】
（６）本発明のその他の態様は、複数のチャネル毎に対応する係数を入力する係数入力部を備える信号処理装置における信号処理方法であって、前記信号処理装置は、複数チャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う過程と、前記信号処理装置は、前記演算に用いる前記係数を切り替える過程と、前記信号処理装置は、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する過程と、を有することを特徴とする信号処理方法である。
【００１３】
（７）本発明のその他の態様は、複数のチャネル毎に対応する係数を入力する係数入力部を備えるコンピュータに、複数チャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う手順、前記演算に用いる前記係数を切り替える手順、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する手順、を実行させるための信号処理プログラムである。
【００１４】
（８）本発明のその他の態様は、複数チャネルの色空間信号が予め定められた順序で時分割多重化された入力画像信号をサンプル毎に入力し、前記入力画像信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行って表示信号サンプルを生成する演算部と、前記演算部が演算に用いる前記係数を切り替える切替部と、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する遅延部と、前記演算部が生成した表示信号サンプルからなる表示画像信号が表すカラー画像を表示する画像表示部を備えることを特徴とする画像表示装置である。
【発明の効果】
【００１５】
本発明によれば、簡素なハードウェア規模での信号処理を行うことができる。
【図面の簡単な説明】
【００１６】
【図１】入力信号の一例を表す概念図である。
【図２】１つのフレームでのラスタースキャンを表す概念図を示す。
【図３】本発明の第１の実施形態に係る信号処理装置の構成を表す概略図である。
【図４】本実施形態に係る信号処理を表すフローチャートである。
【図５】輝度信号の一例を表す概念図である。
【図６】色差信号の一例を表す概念図である。
【図７】本発明の第２の実施形態に係る信号処理装置の構成を表す概略図である。
【図８】本発明の第３の実施形態に係る信号処理装置の構成を表す概略図である。
【図９】本実施形態に係る切替部の他の構成例を表す概略図である。
【図１０】本実施形態に係る演算処理を示すフローチャートである。
【図１１】本発明の第４の実施形態に係る信号処理装置の構成を表す概略図である。
【図１２】本実施形態に係る信号処理を表すフローチャートである。
【図１３】本発明の第５の実施形態に係る画像表示装置の構成を示す概略図である。
【図１４】同期処理の一例を表すフローチャートである。
【図１５】同期信号の配置例を表す概念図である。
【発明を実施するための形態】
【００１７】
（第１の実施形態）
以下、図面を参照しながら本発明の第１の実施形態について説明する。
本実施形態に係る信号処理装置１は、入力信号としてＮチャネル（Ｎは２又は２よりも大きい整数、例えば３）の色信号値を含む画像信号に対して、線形演算の一例としてＦＩＲフィルタリングを行う構成例である。
入力信号は、各チャネルの信号サンプルとして、各チャネルの色信号値が時分割多重化された信号である。即ち、入力信号は、サンプル時刻毎に予め定められたチャネルの順序で各チャネルの色信号値が直列に配列された信号である。入力信号に含まれるチャネル数Ｎは、多重度を表す。入力信号のサンプリング時間間隔に多重度Ｎを乗じた時間を、多重化周期と呼ぶ。
【００１８】
例えば、入力信号がＹＣｂＣｒ画像信号である場合、この入力信号は、Ｙチャネル、Ｃｂチャネル、Ｃｒチャネルの各チャネルの色信号値を含む。ＹＣｂＣｒとは表色系の一例である。Ｙチャネルは、画素の座標毎の輝度値（Ｙ）を信号サンプルとしてとるチャネルである。Ｃｂチャネルは、画素の座標毎の青色成分の信号値（Ｂ）から輝度値（Ｙ）を差し引いた色差値（Ｂ−Ｙ）を信号サンプルとしてとるチャネルである。Ｃｒチャネルは、画素の座標毎の赤色成分の信号値（Ｒ）から輝度値（Ｙ）を差し引いた色差値（Ｒ−Ｙ）を信号サンプルとしてとるチャネルである。
【００１９】
次に、入力信号の一例について説明する。
図１は、入力信号の一例を表す概念図である。
図１において、横軸はサンプル時刻を表し、四角形の領域は各々信号サンプルａＹ，０，０等を表す。添字の冒頭のＹは、輝度値を表し、Ｙに続く０，０は、画素の座標を表す。この０，０は、あるフレームの画像の原点を表す。
図１において、入力信号に含まれる信号サンプルは、左から右へ順に、ａＹ，０，０、ａＣｂ，０，０、ａＣｒ，０，０、ａＹ，０，１、ａＣｂ，０，１、ａＣｒ，０，１、…、ａＹ，０，Ｗ−１、ａＣｂ，０，Ｗ−１、ａＣｒ，０，Ｗ−１、ａＹ，１，０、ａＣｂ，１，０、ａＣｒ，１，０、…である。Ｗは、1フレームの画像信号に含まれる水平方向の画素数である。即ち、図１に示す例では、入力信号は、Ｙチャネル、Ｃｂチャネル、Ｃｒチャネルの順で各座標の信号値が直列に配列され、画素間の順序がラスター（ｒａｓｔｅｒ）順に配列されている。
【００２０】
ラスター順とは、２次元の画像信号を画素毎にラスタースキャン（ｒａｓｔｅｒ  ｓｃａｎ、ラスター走査）する順序である。
図２は、１つのフレームでのラスタースキャンを表す概念図を示す。
図２の横軸は水平方向を表し、縦軸は垂直方向を表す。図２において、四角形の領域は各画素の座標を表す。図２の左上端が原点（０，０）である。矢印は、ラスター順を表す。図２では、ラスタースキャンによる対象画素は、原点から水平方向に最右端（０，Ｗ−１）に進む。その後、対象画素は、垂直方向の隣接する列の最左端（１，０）に進み、この点から水平方向に再右端（１，Ｗ−１）に進む。これを、対象画素が右下端（Ｈ−１，Ｗ−１）に達するまで繰り返す。Ｈは、１フレームの画像信号に含まれる垂直方向の画素数である。その後、対象画素は次のフレームの原点に進み、同様に対象画素の位置が移動する。
なお、以下の説明では、画素の座標を原点からのラスター順ｊ（ｊは、整数値）で表し、入力信号のチャネルをｉで表すことがある。この例では、ｉは、Ｙ、Ｃｂ、Ｃｒの何れかのチャネルを表す。チャネルｉ、座標ｊの信号サンプルをａｉ，ｊと表し、チャネルｉの信号サンプルからなる信号を［ａｉ］と表す。
【００２１】
図３は、本実施形態に係る信号処理装置１の構成を表す概略図である。
信号処理装置１は、係数入力部１１、切替部１２、組み合わせ回路部（演算部）１３及び遅延部１４を含んで構成される。
係数入力部１１は、３個の係数群［ｂＹ］、［ｂＣｂ］、及び［ｂＣｒ］が予め記憶されている記憶部を備える。各係数群は、それぞれ対応するチャネルの信号に対する処理に用いられる。即ち、係数群［ｂＹ］は、Ｙチャネルの信号［ａＹ］に対する処理に用いられる。係数群［ｂＣｂ］は、Ｃｂチャネルの信号［ａＣｂ］に対する処理に用いられる。係数群［ｂＣｒ］は、Ｃｒチャネルの信号［ａＣｒ］に対する処理に用いられる。
組み合わせ回路部１３は、一例として、Ｍ次のＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ；有限インパルスフィルタ応答）フィルタ、特に、４次のＦＩＲフィルタである。ここで、Ｍは、一般的に、２又は２よりも大きい整数である。
係数群［ｂＹ］は、４個のフィルタ係数［ｂＹ，０，ｂＹ，１，…，ｂＹ，３］からなる。係数群［ｂＣｂ］は、４個のフィルタ係数［ｂＣｂ，０，ｂＣｂ，１，…，ｂＣｂ，３］からなる。係数群［ｂＣｒ］は、４個のフィルタ係数［ｂＣｒ，０，ｂＣｒ，１，…，ｂＣｒ，３］からなる。
係数入力部１１は、これらの係数群［ｂＹ］、［ｂＣｂ］、及び［ｂＣｒ］を切替部１２に出力する。
【００２２】
切替部１２は、係数入力部１１から入力された係数群［ｂＹ］、［ｂＣｂ］、及び［ｂＣｒ］から、入力信号のサンプル毎に、入力信号サンプルのチャネルｉに対応する係数群［ｂｉ］を選択する。切替部１２は、選択した係数群［ｂｉ］を組み合わせ回路部１３に出力する。
切替部１２は、３個の入力端子群１２１−０〜１２１−２、１個の出力端子群１２２及び可動切片１２３を含んで構成される。各入力端子群は、入力信号サンプルの各チャネルに対応しており、係数入力部１１から当該チャネルの係数群［ｂＹ］、［ｂＣｂ］、又は［ｂＣｒ］が入力される。
切替部１２は、入力信号の信号サンプルが配列されたチャネルｉの順序で可動切片１２３を対応するチャネルｉに対応する入力端子群１２１−ｉに倒す。切替部１２が可動切片１２３を倒す時間間隔は、入力信号のサンプリング時間間隔である。可動切片１２３は、入力端子群１２１−ｉから入力された係数群［ｂｉ］を出力端子群１２２に出力する。出力力端子群１２２は、可動切片１２３から入力された係数群［ｂｉ］を組み合わせ回路部１３に出力する。
【００２３】
組み合わせ回路部１３には、上述の時分割多重化された入力信号に含まれる入力信号サンプルａｉ，ｊ＋３（図３では、ｉがＹチャネルである入力信号サンプルが入力される場合を示す）がサンプル毎に外部から入力され、切替部１２の出力端子群１２２から係数群［ｂｉ］が入力される。組み合わせ回路部１３は、入力信号サンプル群［ａｉ］に対して、入力された係数群［ｂｉ］を用いた演算を行う。入力信号サンプル群［ａｉ］は、チャネルｉの現在の入力信号サンプルａｉ，ｊ＋３と過去のＭ−１個（Ｍは２又は２よりも大きい整数、例えば４）の入力信号サンプルａｉ，ｊ〜ａｉ，ｊ＋２からなる。組み合わせ回路部１３は、演算結果を表す出力信号サンプルａ’ｉ，ｊを生成する。組み合わせ回路部１３は、生成した出力信号サンプルａ’ｉ，ｊからなる出力信号をサンプル毎に外部に出力する。
また、組み合わせ回路部１３は、当該チャネルｉの現在の入力信号サンプルａｉ，ｊ＋３と過去の２個（Ｍ−２個）の入力信号サンプルａｉ，ｊ＋１、ａｉ，ｊ＋２からなる入力信号サンプル群を遅延部１４に出力する。組み合わせ回路部１３は、遅延部１４から当該チャネルｉの前サンプルから過去の３個（Ｍ−１個）の入力信号サンプルａｉ，ｊ〜ａｉ，ｊ＋２からなる遅延信号サンプル群［ａｉ］ｊ＋２，Ｍ−１が入力される。
【００２４】
組み合わせ回路部１３は、例えば、３個の分岐部１３１−１〜１３１−３、４個の乗算部１３２−０〜１３２−３、及び加算部１３３を含んで構成される。この例は、組み合わせ回路部１３が４次のＦＩＲフィルタである場合である。
分岐部１３１−１は、遅延部１４から入力されたチャネルｉにおける２サンプル過去の入力信号サンプルａｉ，ｊ＋１を乗算部１３２−１及び遅延部１４に出力する。
分岐部１３１−２は、遅延部１４から入力されたチャネルｉにおける１サンプル過去の信号サンプルａｉ，ｊ＋２を乗算部１３２−２及び遅延部１４に出力する。
分岐部１３１−３は、外部から入力された現在の信号サンプルａｉ，ｊ＋３を乗算部１３２−３及び遅延部１４に出力する。
【００２５】
乗算部１３２−０〜１３２−３は、出力端子群１２２から係数群［ｂｉ］を構成するフィルタ係数ｂｉ，３〜ｂｉ，０が入力される。
乗算部１３２−０には、遅延回路部１４１−０が出力した３サンプル過去の入力信号サンプルａｉ，ｊが入力される。乗算部１３２−１には、分岐部１３１−１が出力した２サンプル過去の入力信号サンプルａｉ，ｊ＋１が入力される。乗算部１３２−２には、分岐部１３１−２が出力した１サンプル過去の入力信号サンプルａｉ，ｊ＋２が入力される。乗算部１３２−３には、分岐部１３１−３が出力した現在の入力信号サンプルａｉ，ｊ＋３が入力される。
乗算部１３２−０〜１３２−３は、入力された３サンプル過去の入力信号サンプルａｉ，ｊ＋３から現サンプルの入力信号サンプルａｉ，ｊに至る全部で４個の入力信号サンプルと、フィルタ係数ｂｉ，３〜ｂｉ，０とをそれぞれ乗算する。乗算部１３２−０〜１３２−３は、積ｂｉ，３・ａｉ，ｊ＋３〜ｂｉ，０・ａｉ，ｊをそれぞれ加算部１３３に出力する。
加算部１３３は、乗算部１３２−０〜１３２−３から入力された積ｂｉ，３・ａｉ，ｊ＋３〜ｂｉ，０・ａｉ，ｊを加算し、それらの和を表す出力信号サンプルａ’ｉ，ｊを生成する。加算部１３３は、生成した出力信号サンプルａ’ｉ，ｊを外部に出力する。
【００２６】
遅延部１４は、組み合わせ回路部１３から入力された入力信号サンプル群［ａｉ］ｊ＋３，Ｍ−１を各々多重化周期だけ遅延させて遅延信号サンプル群［ａｉ］ｊ＋２，Ｍ−１を生成する。遅延部１４は、生成した遅延信号サンプル群［ａｉ］ｊ＋２，Ｍ−１を組み合わせ回路部１３に出力する。遅延部１４は、３個の遅延回路部１４１−０〜１４１−２を含んで構成される。
【００２７】
遅延回路部１４１−０は、遅延回路部１４１−１から入力された次チャネルｉ＋１の入力信号サンプル群［ａｉ＋１］ｊ＋２，Ｍ−１を保持する。この入力信号サンプル群［ａｉ＋１］ｊ＋２，Ｍ−１は、前サンプルｊ＋２までの過去の３個（Ｍ−１）個の入力信号サンプルａｉ＋１，ｊ〜ａｉ＋１，ｊ＋２からなる。遅延回路部１４１−０は、保持した入力信号サンプル群［ａｉ＋１］ｊ＋２，Ｍ−１を１サンプリング時間間隔後に遅延信号サンプル群として組み合わせ回路部１３に出力する。
そこで、遅延回路部１４１−０は、３個（Ｍ−１個）の遅延素子１４１１−０−０〜１４１１−０−２を備える。遅延素子１４１１−０−０〜１４１１−０−２は、遅延回路部１４１−１からチャネルｉ＋１の入力信号サンプルａｉ＋１，ｊ〜ａｉ＋１，ｊ＋２を１サンプリング時間間隔保持する。遅延素子１４１１−０−０〜１４１１−０−２は、保持した入力信号サンプルａｉ，ｊ〜ａｉ，ｊ＋２を各々乗算部１３２−０、分岐部１３１−１及び分岐部１３１−２に出力する。
【００２８】
遅延回路部１４１−１は、遅延回路部１４１−２から入力された、その次のチャネルｉ＋２の入力信号サンプル群［ａｉ＋２］ｊ＋２，Ｍ−１を保持する。この入力信号サンプル群［ａｉ＋２］ｊ＋２，Ｍ−１は、前サンプルｊ＋２までの過去の３個の入力信号サンプルａｉ＋２，ｊ〜ａｉ＋２，ｊ＋２からなる。
遅延回路部１４１−１は、保持した入力信号サンプル群［ａｉ＋２］ｊ＋２，Ｍ−１を１サンプリング時間間隔後に遅延回路部１４−０に出力する。
遅延回路部１４１−１は、３個の遅延素子１４１１−１−０〜１４１１−１−２を備える。遅延素子１４−１−０〜１４−１−２は、遅延回路部１４１−２からチャネルｉ＋２の信号サンプルａｉ＋２，ｊ〜ａｉ＋２，ｊ＋２を１サンプル時間保持する。遅延素子１４１１−１−０〜１４１１−１−２は、保持した入力信号サンプルａｉ＋１，ｊ〜ａｉ＋１，ｊ＋２を各々遅延素子１４１１−１−０〜１４１１−１−２に出力する。
【００２９】
遅延回路部１４１−２は、組み合わせ回路部１３から入力された、現チャネルｉの入力信号サンプル群［ａｉ］ｊ＋３，Ｍ−１を保持する。遅延回路部１４１−２は、保持した入力信号サンプル群［ａｉ］ｊ＋３，Ｍ−１を１サンプリング時間間隔後に遅延回路部１４１−１に出力する。
遅延回路部１４１−２は、３個の遅延素子１４１１−２−０〜１４１１−２−２を備える。遅延素子１４１１−２−０〜１４１１−２−２は、分岐部１３１−１〜１３１−３から入力されたチャネルｉの入力信号サンプルａｉ，ｊ＋１〜ａｉ＋２，ｊ＋２を１サンプル時間保持する。遅延素子１４１１−２−０〜１４１１−２−２は、保持した入力信号サンプルａｉ，ｊ＋１〜ａｉ，ｊ＋３を各々遅延素子１４１１−１−０〜遅延部１４１１−１−２に出力する。
【００３０】
これにより、組み合わせ回路部１３から出力された入力信号サンプルａｉ，ｊ＋３は、遅延部１４において多重化周期、即ち３サンプリング時間間隔（Ｎサンプリング時間間隔）遅延して組み合わせ回路部１３に出力される。これらの入力信号サンプルが、チャネル毎の入力信号サンプル群［ａｉ］を構成する。そして、組み合わせ回路部１３は、そのチャネルｉについての入力信号サンプル群［ａｉ］を処理対象として利用する。このとき、チャネルｉに対応する係数群［ｂｉ］が組み合わせ回路部１３に入力され、処理に用いられる。
遅延部１４を構成する遅延回路部１４１−０〜１４１−２は、１サンプリング時間間隔毎に入力された信号サンプル群［ａｉ］を遅延させて出力する。入力信号が多重度３（Ｎ）で時分割多重化されているため、サンプリング時間間隔で、組み合わせ回路部１３が処理対象として利用される入力信号サンプルのチャネルｉが切り替わる。同時に、組み合わせ回路部１３に入力される係数群［ｂｉ］のチャネルｉが切り替わる。
【００３１】
次に、組み合わせ回路部１３に外部から信号サンプルａＹ，ｊ＋３が入力された時点において、各構成部に入力される信号について説明する。
出力端子１２２へ入力される係数は、ｂＹ，０、ｂＹ，１、ｂＹ，２、及びｂＹ，３である。
分岐部１３１−１〜１３１−３へ入力される入力信号サンプルは、ａＹ，ｊ＋１〜ａＹ，ｊ＋３である。乗算部１３２−０へ入力される入力信号サンプルと係数は、それぞれａＹ，ｊ及びｂＹ，０である。乗算部１３２−１へ入力される信号サンプルと係数は、それぞれａＹ，ｊ＋１及びｂＹ，１である。乗算部１３２−２へ入力される信号サンプルと係数は、それぞれａＹ，ｊ＋２及びｂＹ，２である。乗算部１３２−３へ入力される信号サンプルと係数は、それぞれａＹ，ｊ＋３及びｂＹ，３である。
加算部１３３へ入力される信号サンプルは、ｂＹ，０・ａＹ，ｊ、ｂＹ，１・ａＹ，ｊ＋１、ｂＹ，２・ａＹ，ｊ＋２、及びｂＹ，３・ａＹ，ｊ＋３である。
遅延素子１４１１−０−０〜１４１１−０−２へ入力される入力信号サンプルは、ａＣｂ，ｊ〜ａＣｂ，ｊ＋２である。遅延素子１４１１−１−０〜１４１１−１−２へ入力される入力信号サンプルは、ａＣｒ，ｊ〜ａＣｒ，ｊ＋２である。遅延素子１４１１−２−０〜１４１１−２−２へ入力される入力信号サンプルは、ａＹ，ｊ＋１〜ａＹ，ｊ＋３である。
【００３２】
次に、本実施形態に係る信号処理について説明する。
図４は、本実施形態に係る信号処理を表すフローチャートである。
（ステップＳ１０１）信号処理装置１は、処理に用いられる係数を初期設定する。設定する係数は、例えば、入力信号に含まれるチャネル数Ｎ、各チャネルに対応する係数群［ｂｉ］、１個の係数群［ｂｉ］に含まれる係数の数Ｍ、サンプル時間、及び画像のサイズ（水平方向画素数Ｗ、垂直方向画素数Ｈ）である。その後、ステップＳ１０２に進む。
【００３３】
（ステップＳ１０２）組み合わせ回路部１３は、入力信号に含まれる入力信号サンプルａｉ，ｊ＋３がサンプル毎に外部から入力される。組み合わせ回路部１３は、遅延回路部１４−０から当該チャネルｉの前サンプルｊ＋２から過去の３（Ｍ−１）個の信号サンプルａｉ，ｊ〜ａｉ，ｊ＋２からなる遅延信号サンプル群［ａｉ］ｊ＋２，Ｍ−1が入力される。その後、ステップＳ１０３に進む。
（ステップＳ１０３）切替部１２は、係数入力部１１から入力信号サンプルのチャネルｉに対応する係数群［ｂｉ］が入力され、入力された係数群［ｂｉ］を組み合わせ回路部１３に出力する。その後、ステップＳ１０４に進む。
【００３４】
（ステップＳ１０４）組み合わせ回路部１３は、現在の入力信号サンプルａｉ，ｊ＋３及び過去のＭ−１個の入力信号サンプルａｉ，ｊ〜ａｉ，ｊ＋２からなる入力信号サンプル［ａｉ］に対して、切替部１２から入力された係数群［ｂｉ］を用いて演算を行い、演算結果を表す出力信号サンプルａ’ｉ，ｊを生成する。
組み合わせ回路部１３が４（Ｍ）次のＦＩＲフィルタである場合、組み合わせ回路部１３は、入力信号サンプルａｉ，ｊ〜ａｉ，ｊ＋３と係数群［ｂｉ］に含まれるフィルタ係数ｂｉ，０〜ｂｉ，３で重み付き加算（畳み込み演算［ｃｏｎｖｏｌｕｔｉｏｎ］とも呼ぶ）する。その後、ステップＳ１０５に進む。
（ステップＳ１０５）組み合わせ回路部１３は、生成した出力信号サンプルａ’ｉ，ｊを外部に出力する。その後、ステップＳ１０６に進む。
【００３５】
（ステップＳ１０６）組み合わせ回路部１３は、現在の入力信号サンプルａｉ，ｊ＋３及び過去の２（Ｍ−２）個の入力信号サンプルａｉ，ｊ＋１、ａｉ，ｊ＋２からなる入力信号サンプル群［ａｉ］ｊ＋３，Ｍ−1を遅延部１４に出力する。
遅延部１４は、組み合わせ回路部１３から入力された入力信号サンプル群［ａｉ］ｊ＋３，Ｍ−1を多重化周期だけ保持する。遅延部１４は、多重化周期が経過した後、保持した入力信号サンプル群［ａｉ］ｊ＋２，Ｍ−1を遅延信号サンプル群として組み合わせ回路部に出力する。
組み合わせ回路部１３は、遅延部１４から遅延信号サンプル群［ａｉ］ｊ＋２，Ｍ−1が入力される。その後、ステップＳ１０７に進む。
（ステップＳ１０７）切替部１２は、係数入力部１１から入力された係数群から、組み合わせ回路部１３に出力する係数群として入力信号サンプルの次のチャネルｉ＋１に対応する係数群［ｂｉ＋１］を選択する。その後、処理を終了する。
【００３６】
このように、本実施形態によれば、多重化信号を構成する各チャネルの信号に対して異なる係数を用いて処理を行うことができる。そのため、チャネル毎に異なる特性を反映した出力信号を得ることができる。また、本実施形態では、入力信号をチャネル毎に分離する構成、チャネル毎に演算を行う構成（例えば、加算器等に比較して規模が大きい乗算器等）及び処理済みの各チャネルの信号を再度多重化する構成を省略することができる。そのため、ハードウェア規模が過大になることが回避される。
【００３７】
（第２の実施形態）
次に、図面を参照しながら本発明の第２の実施形態について説明する。
本実施形態に係る信号処理装置２は、前述の信号処理装置１とは異なるフォーマット（サンプリング形式）の入力信号に対して処理を行う。処理対象の入力信号は、４：２：２形式でサンプリングされたＹＣｂＣｒ画像信号である。これに対し信号処理装置１の入力信号のフォーマットは、４：４：４形式である。
４：２：２形式のＹＣｂＣｒ画像信号も、Ｙチャネル、Ｃｂチャネル、Ｃｒチャネル、各チャネルの色信号値を含む。但し、Ｙチャネルの信号の解像度（画素間隔）が、Ｃｂチャネル、Ｃｒチャネルの信号の解像度（画素間隔）のそれぞれ半分である。そのため、４：２：２形式の入力信号は、２系統の信号を含む。一方の系統の信号は、Ｙチャネルの信号だけで構成される輝度信号である。他方の系統の信号は、Ｃｂチャネルの信号サンプルとＣｒチャネルの信号サンプルが交互に配列されて時分割多重化された色差信号である。つまり、色差信号のチャネル数（多重度）Ｎは２である。
【００３８】
次に、輝度信号の一例について説明する。
図５は、輝度信号の一例を表す概念図である。
図５において、横軸はサンプル時刻を表し、四角形の領域は各々信号サンプルａＹ，０，０等を表す。図５において、輝度信号に含まれる信号サンプルは、左から右へ順に、ａＹ，０，１、ａＹ，０，０、ａＹ，０，２、ａＹ，０，３、…、ａＹ，０，Ｗ−１、ａＹ，１，０、ａＹ，１，１、ａＹ，１，２、…である。即ち、図５に示す例では、輝度信号は、Ｙチャネルの信号値がラスター順に直列に配列されて構成されている。
【００３９】
次に、色差信号の一例について説明する。
図６は、色差信号の一例を表す概念図である。
図６において、横軸はサンプル時刻を表し、四角形の領域は各々信号サンプルａＣｂ，０，０等を表す。図６において、色差信号に含まれる信号サンプルは、左から右へ順に、ａＣｂ，０，０、ａＣｒ，０，０、ａＣｂ，０，１、ａＣｒ，０，１、…、ａＣｂ，０，Ｗ／２−１、ａＣｒ，１，０、ａＣｂ，１，０、ａＣｒ，１，１、…である。即ち、図６に示す例では、色差信号は、Ｃｂチャネル、Ｃｒチャネルの順で各座標の信号値が直列に配列（インターリーブ）され、座標間の順序がラスター順に配列されて構成されている。
【００４０】
次に、信号処理装置２の構成について説明する。
信号処理装置２は、輝度信号及び色差信号に対し、各々独立に処理（例えば、ＦＩＲフィルタリング）を行う。
図７は、本実施形態に係る信号処理装置２の構成を表す概略図である。
信号処理装置２は、係数入力部２１、切替部２２、色差処理回路部２３−１、輝度処理回路部２３−２及び遅延部２４−１、２を含んで構成される。
【００４１】
係数入力部２１の構成は、係数入力部１１（図３）と同様である。
但し、係数入力部２１は、２個の係数群［ｂＣｂ］、及び［ｂＣｒ］が予め記憶されている記憶部を備える。各係数群は、対応するチャネルの信号に対する処理に用いられる。係数入力部２１は、これらの係数群［ｂＣｂ］及び［ｂＣｒ］を切替部２２に出力する。
【００４２】
切替部２２の構成は、切替部１２（図３）と同様である。
但し、切替部２２は、係数入力部２１から入力された係数群［ｂＣｂ］及び［ｂＣｒ］から、色差信号のサンプル毎に、色差信号サンプルのチャネルｉに対応する係数群［ｂｉ］を選択する。切替部２２は、選択した係数群［ｂｉ］を色差処理回路部２３に出力する。
【００４３】
色差処理回路部２３−１の構成は、組み合わせ回路部１３（図３）と同様である。
但し、色差処理回路部２３−１には、上述の色差信号に含まれる色差信号サンプルａｉ，ｊ＋３がサンプル毎に外部から入力され、切替部２２から係数群［ｂｉ］が入力される。色差処理回路部２３−１は、入力色差信号サンプル群［ａｉ］に対して、入力された係数群［ｂｉ］を用いた演算を行う。入力色差信号サンプル群［ａｉ］は、色差信号を構成するチャネルｉの現在の入力色差信号サンプルａｉ，ｊ＋３と過去の３個（Ｍ−１個）の入力色差信号サンプルａｉ，ｊ〜ａｉ，ｊ＋２からなる。Ｍは、前述のＦＩＲフィルタの次数４である。色差処理回路部２３−１は、演算結果を表す出力色差信号サンプルａ’ｉ，ｊを生成する。色差処理回路部２３−１は、生成した出力色差信号サンプルａ’ｉ，ｊからなる出力色差信号をサンプル毎に外部に出力する。
また、色差処理回路部２３−１は、当該チャネルｉの現在の入力色差信号サンプルａｉ，ｊ＋３と過去の２個（Ｍ−２個）の入力色差信号サンプルａｉ，ｊ＋１、ａｉ，ｊ＋２からなる入力色差信号サンプル群［ａｉ］ｊ＋３，Ｍ−１を遅延部２４−１に出力する。色差処理回路部２３−１は、遅延部２４−１から当該チャネルｉの前サンプルから過去の３個（Ｍ−１個）の入力色差信号サンプルａｉ，ｊ〜ａｉ，ｊ＋２からなる遅延信号サンプル群［ａｉ］ｊ＋２，Ｍ−１が入力される。
【００４４】
輝度処理回路部２３−２の構成は、組み合わせ回路部１３（図３）と同様である。
但し、輝度処理回路部２３−２は、上述の輝度信号に含まれる輝度信号サンプルａＹ，ｊ＋３がサンプル毎に外部から入力される。  輝度処理回路部２３−２は、輝度信号を構成する現在の入力輝度信号サンプルａＹ，ｊ＋３と過去の３個（Ｍ−１個）の入力輝度信号サンプルａＹ，ｊ〜ａＹ，ｊ＋２からなる入力輝度信号サンプル群［ａＹ］に対して、予め定められた係数群［ｂＹ］を用いた演算を行う。輝度処理回路部２３−１は、演算結果を表す出力輝度信号サンプルａ’ Ｙ，ｊを生成する。輝度処理回路部２３−１は、生成した出力輝度信号サンプルａ’ Ｙ，ｊからなる出力輝度信号をサンプル毎に外部に出力する。
また、輝度処理回路部２３−１は、現在の入力輝度信号サンプルａＹ，ｊ＋３と過去の２個（Ｍ−２個）の入力輝度信号サンプルａＹ，ｊ＋１、ａＹ，ｊ＋２からなる入力輝度信号サンプル群［ａＹ］ｊ＋３，Ｍ−１を遅延部２４−２に出力する。輝度処理回路部２３−２は、遅延部２４−２から前サンプルから過去の３個（Ｍ−１個）の入力輝度信号サンプルａＹ，ｊ〜ａＹ，ｊ＋２からなる遅延信号サンプル群［ａＹ］ｊ＋２，Ｍ−１が入力される。
【００４５】
遅延部２４−１の構成は、遅延部１４（図３）と同様である。
但し、遅延部２４−１は、色差処理回路部２３−１から入力された入力色差信号サンプル群［ａｉ］ｊ＋３，Ｍ−１を各々多重化周期だけ遅延させて遅延信号サンプル群［ａｉ］ｊ＋２，Ｍ−１を生成する。遅延部１４−１は、生成した遅延信号サンプル群［ａｉ］ｊ＋２，Ｍ−１を色差処理回路部２３−１に出力する。この例では、遅延部２４−１は、２個の遅延回路部２４１−１−０、２４１−１−１を含んで構成される。
【００４６】
遅延部２４−２の構成は、遅延部１４（図３）と同様である。
但し、遅延部２４−２は、輝度処理回路部２４−１から入力された入力輝度信号サンプル群［ａＹ］ｊ＋３，Ｍ−１を各々サンプリング時間間隔だけ遅延させて遅延信号サンプル群［ａＹ］ｊ＋２，Ｍ−１を生成する。遅延部１４−１は、生成した遅延信号サンプル群［ａＹ］ｊ＋２，Ｍ−１を色差処理回路部２３−１に出力する。この例では、遅延部２４−２は、１個の遅延回路部２４１−２を含んで構成される。
【００４７】
このように、本実施形態によれば、時分割多重化された色差信号と多重化されていない輝度信号が独立に入力されても、色差信号を各チャネルに分離することなくチャネル毎に異なる係数群を用いて処理を行うことができる。
【００４８】
（第３の実施形態）
次に、図面を参照しながら本発明の第３の実施形態について説明する。
本実施形態に係る信号処理装置３は、入力信号として３チャネルのＹＣｂＣｒ画像信号に対して、非線形演算の一例として中央値を選択する処理を行う構成例である。
図８は、本実施形態に係る信号処理装置３の構成を表す概略図である。
信号処理装置３は、係数入力部３１、切替部３２、組み合わせ回路部３３、及び遅延部３４を含んで構成される。
【００４９】
係数入力部３１の構成は、係数入力部１１（図３）と同様である。但し、係数入力部３１は、３個の係数ｂＹ，０、ｂＣｂ，０、及びｂＣｒ，０が予め記憶されている記憶部を備える。各係数ｂｉ，０は、チャネルｉの入力信号サンプル群［ａｉ］に対して後述する中央値を選択するか否かを表す値である。例えば、ｂｉ，０が１であるとは、チャネルｉの入力信号サンプル群［ａｉ］の中央値を選択することを表す。ｂｉ，０が０であるとは、チャネルｉの入力信号サンプル群［ａｉ］の中央値を選択しないことを表す。
係数入力部３１は、これらの係数ｂＹ，０、ｂＣｂ，０、及びｂＣｒ，０を切替部３２に出力する。
【００５０】
切替部３２の構成は、切替部１２（図３）と同様である。
但し、切替部３２は、係数入力部３１から入力された係数ｂＹ，０、ｂＣｂ，０、及びｂＣｒ，０から、入力信号のサンプル毎に、入力信号サンプルのチャネルｉに対応する係数ｂｉ，０を選択する。切替部３２は、選択した係数ｂｉ，０を組み合わせ回路部３３に出力する。
【００５１】
組み合わせ回路部３３は、入力信号に含まれる入力信号サンプルａｉ，ｊ＋２（図８では、ｉがＹチャネルである入力信号サンプルが入力される場合を示す）がサンプル毎に外部から入力され、切替部３２から係数ｂｉ，０が入力される。組み合わせ回路部３３−１は、チャネルｉの現在の入力信号サンプルａｉ，ｊ＋２と過去のＬ−１個（Ｌは、２よりも大きい整数、例えば３）の入力信号サンプルａｉ，ｊ、ａｉ，ｊ＋１からなる入力信号サンプル群［ａｉ］に対して、入力された係数ｂｉ，０に基づく処理を行う。係数ｂｉ，０が中央値を選択することを表す場合、組み合わせ回路部３３は、入力信号サンプル群［ａｉ］から、その中央値である入力信号サンプルを演算結果として選択する。係数ｂｉ，０が中央値を選択しないことを表す場合、組み合わせ回路部３３は、入力信号サンプル群［ａｉ］から、その中央の入力信号サンプルａｉ，ｊ＋１を演算結果として選択する。
【００５２】
組み合わせ回路部３３は、演算結果を表す出力信号サンプルａ’ｉ，ｊを生成する。組み合わせ回路部３３は、生成した出力信号サンプルａ’ｉ，ｊからなる出力信号をサンプル毎に外部に出力する。
また、組み合わせ回路部３３は、当該チャネルｉの現在の入力信号サンプルａｉ，ｊ＋２と過去の１個（Ｌ−２個）の入力信号サンプルａｉ，ｊ＋１からなる入力信号サンプル群［ａｉ］ｊ＋２，Ｌ−１を遅延部３４に出力する。組み合わせ回路部３３は、遅延部３４から当該チャネルｉの前サンプルから過去の１個（Ｌ−２個）の入力信号サンプルａｉ，ｊ〜ａｉ，ｊ＋２からなる遅延信号サンプル群［ａｉ］ｊ＋１，Ｌ−１が入力される。
【００５３】
組み合わせ回路部３３は、分岐部３３１−１〜３３１−３、中央値選択部３３２、及び切替部３３３を含んで構成される。
分岐部３３１−１は、外部から入力された入力信号サンプルａｉ，ｊ＋２を、中央値選択部３３２及び遅延部３４に出力する。
分岐部３３１−２は、遅延部３４から入力されたチャネルｉにおける１サンプル過去の入力信号サンプルａｉ，ｊ＋１を分岐部３３１−３及び切替部３３３に出力する。
分岐部３３１−３は、分岐部３３１−２から入力されたチャネルｉにおける１サンプル過去の入力信号サンプルａｉ，ｊ＋１を中央値選択部３３２及び遅延部３４に出力する。
【００５４】
中央値選択部３３２は、チャネルｉの２サンプル（Ｌ−１サンプル）過去の入力信号サンプルａｉ，ｊを遅延部３４から入力され、チャネルｉの１サンプル過去の入力信号サンプルａｉ，ｊ＋１を分岐部３３１−３から入力され、チャネルｉの現在の入力信号サンプルａｉ，ｊ＋２を分岐部３３１−１から入力される。中央値選択部３３２は、入力された入力信号サンプルａｉ，ｊ〜ａｉ，ｊ＋２から、その中央値（中間値、メディアン［ｍｅｄｉａｎ］ともいう）を選択する。中央値とは、有限個の数値から、最大値から値が大きい順（又は、最小値から値が小さい順に）に順列させたとき、その中央の順位（この例では、２番目）をとる数値である。中央値選択部３３２は、選択した中央値を切替部３３３に出力する。
【００５５】
切替部３３３は、切替部３３２から入力された係数ｂｉ，０に基づいて中央値選択部３３２から入力された中央値と分岐部３３１−２から入力された入力信号サンプルａｉ，ｊ＋１の何れかを演算結果として選択する。切替部３３３は、係数ｂｉ，０が中央値を選択することを表す場合、中央値選択部３３２から入力された中央値を選択する。切替部３３３は、係数ｂｉ，０が中央値を選択しないことを表す場合、分岐部３３１−２から入力された入力信号サンプルａｉ，ｊ＋１を選択する。
切替部３３３は、選択した演算結果を表す出力信号サンプルａ’ｉ，ｊを生成し、生成した出力信号サンプルａ’ｉ，ｊを外部に出力する。
【００５６】
切替部３３３は、例えば、入力端子３３３１−１、３３３１−２、出力端子３３３２、及び可動切片３３３３を含んで構成される。
入力端子３３３１−１には、分岐部３３１−２から入力信号サンプルａｉ，ｊ＋１が入力される。入力端子３３３１−２は、中央値選択部３３２から中央値が入力される。出力端子３３３２は、可動切片３３３３から入力された信号サンプルを出力信号サンプルａ’ｉ，ｊとして外部に出力する。
切替部３３３は、係数ｂｉ，０が中央値を選択することを表す場合、可動切片３３３３を入力端子３３３１−２に倒し、中央値選択部３３２から入力された中央値を出力端子３３３２に出力する。切替部３３３は、係数ｂｉ，０が中央値を選択しないことを表す場合、可動切片３３３３を入力端子３３３１−１に倒し、分岐部３３１−２から入力された入力信号サンプルａｉ，ｊ＋１を出力端子３３３２に出力する。
【００５７】
遅延部３４の構成は、遅延部１４（図３）と同様である。
但し、遅延部３４は、組み合わせ回路部３３から入力された入力信号サンプル群［ａｉ］ｊ＋２，Ｌ−１を各々多重化周期だけ遅延させて遅延信号サンプル群［ａｉ］ｊ＋１，Ｌ−１を生成する。遅延部３４は、生成した遅延信号サンプル群［ａｉ］ｊ＋１，Ｌ−１を組み合わせ回路部３３１に出力する。この例では、遅延部３４は、３個の遅延回路部３４１−０〜３４１−２を含んで構成される。
【００５８】
遅延回路部３４１−０は、遅延回路部３４１−１から入力された次チャネルｉ＋１の入力信号サンプル群［ａｉ＋１］ｊ＋１，Ｌ−１を保持する。この入力信号サンプル群［ａｉ＋１］ｊ＋１，Ｌ−２は、前サンプルｊまでの過去の２個（Ｌ−１）個の入力信号サンプルａｉ＋１，ｊ、ａｉ＋１，ｊ＋１からなる。
遅延回路部３４１−０は、保持した入力信号サンプル群［ａｉ］ｊ＋２，Ｌ−１を１サンプリング時間間隔後に遅延信号サンプル群として組み合わせ回路部３３に出力する。ここで、遅延回路部３４１−０は、チャネルｉの前サンプルｊ＋１の入力信号サンプルａｉ，ｊ＋１を分岐部３３１−２に出力する。遅延回路部３４１−０は、チャネルｉの２（Ｌ−１）サンプル前のサンプルｊ＋２の入力信号サンプルａｉ，ｊを中央値選択部３３２に出力する。
【００５９】
遅延回路部３４１−１は、遅延回路部３４１−２から入力された、その次のチャネルｉ＋２の入力信号サンプル群［ａｉ＋２］ｊ＋１，Ｌ−１を保持する。この入力信号サンプル群［ａｉ＋２］ｊ＋１，Ｌ−１は、前サンプルｊ＋１までの過去の２個（Ｌ−１個）の入力信号サンプルａｉ＋２，ｊ〜ａｉ＋２，ｊ＋１からなる。
遅延回路部１４−１は、保持した入力信号サンプル群［ａｉ＋２］ｊ＋１，Ｌ−１を１サンプリング時間間隔後に遅延回路部１４−０に出力する。
【００６０】
遅延回路部３４１−２は、組み合わせ回路部１３から入力された、現チャネルｉの入力信号サンプル群［ａｉ］ｊ＋２，Ｌ−１を保持する。遅延回路部３４１−２は、保持した入力信号サンプル群［ａｉ］ｊ＋２，Ｌ−１を１サンプリング時間間隔後に遅延回路部３４１に出力する。ここで、遅延回路部３４１−２は、分岐部３３１−１から現チャネルｉの入力信号サンプルａｉ，ｊ＋２が入力される。遅延回路部３４１−２は、分岐部３３１−３から現チャネルｉの前サンプルｊ＋１の入力信号サンプルａｉ，ｊ＋１が入力される。
【００６１】
なお、切替部３３３は、上述の構成に限らず、次に述べる構成を備えていてもよい。
図９は、本実施形態に係る切替部３３３の他の構成例を表す概略図である。
切替部３３３は、減算部３３３４、乗算部３３３５−１、乗算部３３３５−２及び、比較部３３３６を含んで構成される。
減算部３３３４は、固定値１から切替部３２から入力された係数ｂｉ，０を減算した信号値を、乗算部３３３５−２に出力する。ここで、係数ｂｉ，０は、上述のように１又は０の値をとり、係数ｂｉ，０が１のときは減算部３３３６から出力される信号値は０となる。これに対し、係数ｂｉ，０が０のときは減算部３３３６から出力される信号値は１となる。減算部３３３６は、この例に限られず、切替部３２から入力された係数ｂｉ，０に対してＮＯＴ演算を行う構成（例えば、ＮＯＴ回路）を備えていればよい。
乗算部３３３５−１は、中央値選択部３３２から入力された中央値と切替部３２から入力された係数ｂｉ，０を乗算し、乗算によって得られた積を比較部３３３５に出力する。
乗算部３３３５−２は、分岐部３３１−２から入力された入力信号サンプルａｉ，ｊ＋１と減算部３３３４から入力された信号値を乗算し、乗算によって得られた積を比較部３３３５に出力する。
比較部３３３６は、乗算部３３３５−１から入力された積の絶対値と、乗算部３３３５−２から入力された積の絶対値を比較する。比較部３３３６は、積の絶対値が大きい方の信号サンプルを出力信号サンプルａ’ｉ，ｊとして外部に出力する。
【００６２】
次に、本実施形態に係る組み合わせ回路部３３が行う演算処理について説明する。
図１０は、本実施形態に係る演算処理を示すフローチャートである。
（ステップＳ２０１）分岐部３３１−１は、外部から入力された入力信号サンプルａｉ，ｊ＋２を、中央値選択部３３２及び遅延部３４に出力する。
分岐部３３１−２は、遅延部３４から入力されたチャネルｉにおける１サンプル過去の入力信号サンプルａｉ，ｊ＋１を分岐部３３１−３及び切替部３３３に出力する。
分岐部３３１−３は、分岐部３３１−２から入力されたチャネルｉにおける１サンプル過去の入力信号サンプルａｉ，ｊ＋１を中央値選択部３３２及び遅延部３４に出力する。その後、ステップＳ２０２に進む。
【００６３】
（ステップＳ２０２）中央値選択部３３２は、チャネルｉの２サンプル過去の入力信号サンプルａｉ，ｊを遅延部３４から入力され、チャネルｉの１サンプル過去の入力信号サンプルａｉ，ｊ＋１を分岐部３３１−３から入力され、チャネルｉの現在の入力信号サンプルａｉ，ｊ＋２を分岐部３３１−１から入力される。中央値選択部３３２は、入力された入力信号サンプルａｉ，ｊ〜ａｉ，ｊ＋２から、その中央値を選択する。中央値選択部３３２は、選択した中央値を切替部３３３に出力する。その後、ステップＳ２０３に進む。
【００６４】
（ステップＳ２０３）切替部３３３は、中央値選択部３３２から中央値を入力され、分岐部３３１−２から入力信号サンプルａｉ，ｊ＋１を入力される。その後、ステップＳ２０４に進む。
（ステップＳ２０４）切替部３３３は、切替部３３２からチャネルｉに対応する係数ｂｉ，０を入力される。その後、ステップＳ２０５に進む。
（ステップＳ２０５）切替部３３３は、係数ｂｉ，０が中央値を選択することを表す値か否かを判断する。係数ｂｉ，０が中央値を選択することを表す値と判断された場合（ステップＳ２０５  Ｙ）、ステップＳ２０６に進む。係数ｂｉ，０が中央値を選択することを表す値ではないと判断された場合（ステップＳ２０５  Ｎ）、ステップＳ２０７に進む。
【００６５】
（ステップＳ２０６）切替部３３３は、中央値選択部３３２から入力された中央値を選択し、選択した演算結果を表す出力信号サンプルａ’ｉ，ｊを外部に出力する。その後、処理を終了する。
（ステップＳ２０７）切替部３３３は、分岐部３３１−２から入力された入力信号サンプルａｉ，ｊ＋１を選択し、選択した演算結果を表す出力信号サンプルａ’ｉ，ｊを外部に出力する。その後、処理を終了する。
【００６６】
このように、本実施形態によれば、多重化信号を構成する各チャネルの信号に対して異なる係数を用いて非線形処理を行うことができる。例えば、中央値を選択するか否か、即ち有効にするか否かを、入力信号を各チャネルに分離することなくチャネル毎に選択することができる。
【００６７】
（第４の実施形態）
次に、図面を参照しながら本発明の第４の実施形態について説明する。
本実施形態に係る信号処理装置４は、多重度Ｋ（チャネル数）が変化する入力信号を処理する。但し、最大多重度をＮ（Ｎは、１よりも大きい整数）とする。
図１１は、本実施形態に係る信号処理装置４の構成を表す概略図である。
信号処理装置４は、係数入力部４１、切替部４２、組み合わせ回路部４３及び遅延部４４を含んで構成される。
【００６８】
係数入力部４１の構成は、係数入力部１１（図３）と同様である。
但し、係数入力部４１は、Ｎ個の係数群［ｂ０］、［ｂ１］、…及び［ｂＮ−１］が予め記憶されている記憶部を備える。各係数群［ｂｉ］は、チャネルｉの入力信号サンプル群［ａｉ］に対する演算処理に用いる係数群である。係数群［ｂｉ］は、例えば、ＦＩＲフィルタ係数である。
係数入力部４１は、これらの係数群［ｂ０］、［ｂ１］、…及び［ｂＮ−１］を切替部４２に出力する。
【００６９】
切替部４２の構成は、切替部１２（図３）と同様である。
但し、切替部４２は、係数入力部４１から入力されたＫ個の係数群［ｂ０］、［ｂ１］、…及び［ｂＫ−１］から、入力信号のサンプル毎に、入力信号サンプルのチャネルｉに対応する係数群［ｂｉ］を選択する。このようにして、チャネル数Ｋの変化に応じて選択される係数群の範囲を変更する。切替部４２は、選択した係数群［ｂｉ］を組み合わせ回路部４３に出力する。
【００７０】
組み合わせ回路部４３の構成は、組み合わせ回路部１３と同様である。
但し、組み合わせ回路部４３は、入力信号に含まれる入力信号サンプルａｉ，ｊ＋Ｍがサンプル毎に外部から入力され、切替部３２から係数群［ｂｉ］が入力される。組み合わせ回路部４３は、チャネルｉの現在の入力信号サンプルａｉ，ｊ＋Ｍと過去のＭ−１個（Ｍは、一度に処理に用いられるサンプル数を表す０よりも大きい整数、例えば３）の入力信号サンプルａｉ，ｊ、ａｉ，ｊ＋Ｍ−１からなる入力信号サンプル群［ａｉ］に対して、入力された係数群［ｂｉ］に基づく処理を行う。
組み合わせ回路部４３は、演算結果を表す出力信号サンプルａ’ｉ，ｊを生成する。組み合わせ回路部４３は、生成した出力信号サンプルａ’ｉ，ｊからなる出力信号をサンプル毎に外部に出力する。
【００７１】
組み合わせ回路部４３は、当該チャネルｉの現在の入力信号サンプルａｉ，ｊ＋Ｍと過去のＭ−２個の入力信号サンプルａｉ，ｊ＋１〜ａｉ，ｊ＋Ｍ−１からなる入力信号サンプル群［ａｉ］ｊ＋Ｍ，Ｍ−１を遅延部４４に出力する。組み合わせ回路部４３は、遅延部４４から当該チャネルｉの前サンプルから過去のＭ−１個の入力信号サンプルａｉ，ｊ〜ａｉ，ｊ＋Ｍ−１からなる遅延信号サンプル群［ａｉ］ｊ＋Ｍ−１，Ｍ−１が入力される。
【００７２】
遅延部４４は、Ｎ個の遅延回路部４４１−１〜４４１−Ｎ及び選択部４４２を含んで構成される。
遅延回路部４４１−１は、組み合わせ回路部４３から入力された入力信号サンプル群［ａｉ］ｊ＋Ｍ，Ｍ−１を保持する。
遅延回路部４４１−１は、保持した入力信号サンプル群［ａｉ＋Ｋ−１］ｊ＋Ｍ−１，Ｍ−１を１サンプリング時間間隔後に遅延回路部４４１−２及び選択部４４２に出力する。
遅延回路部４４１−ｎ（ｎは、１より大きくＮより小さい整数）は、遅延回路部４４１−ｎ−１から入力された入力信号サンプル群［ａｉ＋Ｋ−ｎ＋１］ｊ＋Ｍ−１，Ｍ−１を保持する。
遅延回路部４４１−ｎは、保持した入力信号サンプル群［ａｉ＋Ｋ−ｎ］ｊ＋Ｍ−1，Ｍ−１を１サンプリング時間間隔後に遅延回路部４４１−ｎ＋１及び選択部４４２に出力する。
遅延回路部４４１−Ｎは、遅延回路部４４１−Ｎ−１から入力された入力信号サンプル群［ａｉ＋Ｋ−Ｎ＋１］ｊ＋Ｍ−１，Ｍ−１を保持する。
遅延回路部４４１−ｎは、保持した入力信号サンプル群［ａｉ＋Ｋ−Ｎ］ｊ＋Ｍ−1，Ｍ−１を１サンプリング時間間隔後に選択部４４２に出力する。
ここで、入力信号サンプル群［ａｉ＋Ｋ−ｎ＋１］ｊ＋Ｍ−１，Ｍ−１のインデックスのうちＫ−ｎ＋１は、チャネル番号を表す整数である。
【００７３】
選択部４４２は、遅延回路部４４１−１〜４４１−Ｎから入力された入力信号サンプル群［ａｉ＋Ｋ−１］ｊ＋Ｍ−１，Ｍ−１〜［ａｉ＋Ｋ−Ｎ］ｊ＋Ｍ−1，Ｍ−１から、チャネル数Ｋに対応する入力信号サンプル群［ａｉ］ｊ＋Ｍ−１，Ｍ−１を選択する。選択部４４２は、選択した入力信号サンプル群［ａｉ］ｊ＋Ｍ−１，Ｍ−１を遅延信号サンプル群として組み合わせ回路部４３に出力する。ここで、チャネル数Ｋは、予め設定された値でもよいし、入力信号に付随して入力されるチャネル数情報が表す値でもよい。
【００７４】
ここで、選択部４４２は、入力端子４４２１−１〜４４２１−Ｎ、出力端子４４２２及び可動端子４４２３を備える。
入力端子４４２１−１〜４４２１−Ｎは、遅延回路部４４１−１〜４４１−Ｎからそれぞれ入力された入力信号サンプル群［ａｉ＋Ｋ−１］ｊ＋Ｍ−１，Ｍ−１〜［ａｉ＋Ｋ−Ｎ］ｊ＋Ｍ−1，Ｍ−１が入力される。
出力端子４４２２は、可動端子４４２３に入力された入力信号サンプル群を組み合わせ回路部４４３に出力する。
選択部４４２は、チャネル数がＫの場合、可動端子４４２３を選択部４４２１−Ｋに倒す。このとき、可動端子４４２３は、チャネル数Ｋに対応する選択部４４２１−Ｋから入力信号サンプル群［ａｉ］ｊ＋Ｍ−１，Ｍ−１を出力端子４４２２に出力する。
【００７５】
次に、本実施形態に係る信号処理について説明する。
図１２は、本実施形態に係る信号処理を表すフローチャートである。
本実施形態に係る信号処理は、図５のステップＳ１０１〜Ｓ１０７の他、ステップＳ３０８〜Ｓ３１０を実行する。ここで、本実施形態では、ステップＳ１０５を実行した後で、ステップＳ３０８に進む。
【００７６】
（ステップＳ３０８）遅延部４４は、入力された入力信号サンプルに対応するチャネル番号ｉを１増加させる。遅延部４４は、増加させたチャネル番号がチャネル数Ｋを越えたか否か判断する。チャネル番号がチャネル数Ｋを越えたと判断された場合（ステップＳ３０８  Ｙ）、チャネル番号ｉを初期値、例えば０に戻し、ステップＳ３０９に進む。チャネル番号がチャネル数Ｋを越えていないと判断された場合（ステップＳ３０８  Ｎ）、ステップＳ１０６に進む。
【００７７】
（ステップＳ３０９）遅延部４４は、チャネル数Ｋが変化したか否か判断する。チャネル数Ｋが変化したと判断された場合（ステップＳ３０９  Ｙ）、ステップＳ３１０に進む。チャネル数Ｋが変化していないと判断された場合（ステップＳ３０９  Ｎ）、ステップＳ１０６に進む。
【００７８】
（ステップＳ３１０）選択部４４２は、遅延回路部４４１−１〜４４１−Ｎから入力された入力信号サンプル群［ａｉ＋Ｋ−１］ｊ＋Ｍ−１，Ｍ−１〜［ａｉ＋Ｋ−Ｎ］ｊ＋Ｍ−1，Ｍ−１から、チャネル数Ｋに対応する入力信号サンプル群［ａｉ］ｊ＋Ｍ−１，Ｍ−１を選択する。選択部４４２は、選択した入力信号サンプル群［ａｉ］ｊ＋Ｍ−１，Ｍ−１を遅延信号サンプル群として組み合わせ回路部４３に出力する。その後、ステップＳ１０６に進む。
なお、チャネル数Ｋが固定値である場合には、ステップＳ３０９を省略してもよい。
【００７９】
このように、本実施形態によれば、１サンプリング時間間隔ずつ遅延させた複数の入力信号サンプル群から、多重化周期だけ遅延した入力信号サンプル群が選択される。選択された入力信号サンプル群は遅延信号サンプル群として演算の対象となる。
従って、本実施形態では、多重度が異なる入力信号や多重度が変化する入力信号に対しても、入力信号を各チャネルに分離することなくチャネル毎の処理を行うことができる。
【００８０】
（第５の実施形態）
次に、図面を参照しながら本発明の第５の実施形態について説明する。
図１３は、本実施形態に係る画像表示装置５の構成を示す概略図である。
画像表示装置５は、信号処理部５００、受信アンテナ５０１、外部入力端子５０２、ＨＤＭＩ（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ；高解像度マルチメディアインタフェース）レシーバ５０３、ディスクドライブ５０４、チューナ５０５、セレクタ５０６、ネットワークＩＦ（Ｉｎｔｅｒｆａｃｅ；インタフェース）５０７、ＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ；読出専用メモリ）５０８、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ；ランダムアクセスメモリ）５０９、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ；中央処理装置）５１０、赤外線受光部３１１、ＯＳＤ（Ｏｎ−Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙ；オンスクリーンディスプレイ）生成部５１２、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ；液晶ディスプレイ）コントローラ５１３、及びＬＣＤ（表示部）５１４を含んで構成される。
【００８１】
受信アンテナ５０１は、受信した放送電波に基づく受信信号をチューナ５０４に出力する。外部入力端子５０２は、画像表示装置５の外部から入力された信号をＨＤＭＩレシーバ５０３、ディスクドライブ５０４、チューナ５０５に出力する。ＨＤＭＩレシーバ５０３は、外部入力端子５０２から入力されたＨＤＭＩ形式の信号を画像信号に変換し、変換した画像信号をセレクタ５０６に出力する。ディスクドライブ５０４は、外部入力端子３０２から入力された画像信号を収納した記憶媒体（例えば、ブルーレイディスク）に記憶する。ディスクドライブ５０４は、例えば、記憶媒体から記憶された画像信号を読み出し、読み出した画像信号をセレクタ５０６に出力する。チューナ５０５は、受信アンテナ３０２から入力された受信信号又は外部入力端子５０２から入力された受信信号を、例えば操作入力信号に基づく搬送波周波数で復調して画像信号を生成し、生成した画像信号をセレクタ５０６に出力する。セレクタ５０６は、ＨＤＭＩレシーバ５０３、ディスクドライブ５０４、チューナ５０５の何れかから入力された画像信号を例えば操作入力信号に基づき選択し、選択された画像信号を信号処理部５００に出力する。
【００８２】
ネットワークＩＦ５０７は、通信回線（例えば、ローカル通信回線、インターネット）に接続され、画像表示装置５を動作させるためのプログラム（例えば、バージョンアップ用プログラム）をその通信回線から入力され、ＲＯＭ５０８に記憶させる。ＣＰＵ５１０は、ＲＯＭ５０８から記憶されたプログラムを読み出し、読み出したプログラムを実行することにより画像表示装置５を構成する各部を動作させる。ＲＡＭ５０９は、プログラムを動作させて生成したデータを一時的に記憶する。赤外線受光部５１１は、赤外線で入力された操作入力信号を電気信号による操作入力信号に変換し、チューナ５０５、セレクタ５０６又はＯＳＤ生成部５１２に出力する。ＯＳＤ生成部５１２は、赤外線受光部３１１から入力された操作入力信号に基づき設定情報を示すＯＳＤ信号を生成し、生成したＯＳＤ信号をＬＣＤコントローラ５１３に出力する。
【００８３】
信号処理部５００は、信号処理装置１（図３）、信号処理装置２（図７）、信号処理装置３（図８）または信号処理装置４（図１１）のいずれかと同様の構成を備え、セレクタ５０６から入力された画像信号を入力信号として上述の処理を行って、出力信号を生成する。信号処理部５００は、生成した出力信号をＬＣＤコントローラ５１３に出力する。
【００８４】
ＬＣＤコントローラ５１３は、信号処理装置５００から入力された出力信号とＯＳＤ生成部５１２から入力されたＯＳＤ信号を重畳して表示画像信号を生成する。ＬＣＤコントローラ５１３は、生成した表示画像信号をＬＣＤ５１４に出力する。なお、ＯＳＤ信号の入力がない場合は、ＬＣＤコントローラ５１３は、信号処理装置５００から入力された出力信号を表示画像信号としてＬＣＤ５１４に出力する。ＬＣＤ５１４は、ＬＣＤコントローラ５１３から入力された表示用画像信号に基づく画像を表示する。
【００８５】
このように、本実施形態によれば、信号処理部５００に入力される入力信号を構成する各チャネルの色信号に対して異なる係数を用いて処理を行うことができる。そのため、チャネル毎に異なる特性が付与された出力信号を得ることができる。また、本実施形態では、入力信号を各チャネルの色信号に分離する構成、チャネル毎に色信号に処理を行う構成、及び処理済みの信号を再度多重化する構成を省略することができる。そのため、ハードウェア規模が過大になることが回避される。
【００８６】
なお、上述の各実施形態では、組み合わせ回路部１３、３３、４３又は色差処理回路部２３−１に入力される入力信号サンプルと切替部１２、３２、４２又は２２から入力される係数群とを同期させる同期部を備えてもよい。
【００８７】
ここで、同期部が行う同期処理の一例について説明する。
図１４は、同期処理の一例を表すフローチャートである。
（ステップＳ４０１）同期部は、入力信号から同期信号を検出したか否か判断する。同期信号が検出された場合（ステップＳ４０１  Ｙ）、ステップＳ４０２に進む。同期信号が検出されなかった場合（ステップＳ４０１  Ｎ）、処理を終了する。
（ステップＳ４０２）同期部は、同期信号の直後の入力信号サンプルに対応するチャネルｉを検出し、係数選択信号を生成する。係数選択信号とは、検出したチャネルｉに対応する係数群を選択することを指示する信号である。同期部は、生成した係数選択信号を切替部１２（図３）、３２（図８）、又は４２（図４１）又は、２２（図７）に出力する。
（ステップＳ４０３）切替部１２、３２、４２、又は２２は、同期部から入力された係数再設定信号が表すチャネルｉに対応する係数群［ｂｉ］を選択し、選択した係数群［ｂｉ］を組み合わせ回路部１３、３３、４３又は色差処理回路部２３−１に出力する。
【００８８】
上述のチャネル検出において、同期信号の直後の入力信号サンプルのチャネルｉが予め定められている場合には、同期部は、そのチャネルｉに対応する係数選択信号を生成する。
ここで、同期信号の配置例について説明する。
図１５は、同期信号の配置例を表す概念図である。
図１５において、横軸はサンプル時刻を表し、四角形の領域は各々信号サンプルａＹ，０，０等を表す。図１５において、入力信号に含まれる信号サンプルは、左から右へ順に、同期信号、ａＹ，０，０、ａＣｂ，０，０、ａＣｒ，０，０、ａＹ，０，１、ａＣｂ，０，１、ａＣｒ，０，１、…、ａＹ，０，Ｗ−１、ａＣｂ，０，Ｗ−１、ａＣｒ，０，Ｗ−１、ａＹ，１，０、ａＣｂ，１，０、ａＣｒ，１，０、…である。即ち、図１５は、入力信号の先頭に同期信号が配置され、同期信号の直後に入力信号サンプルａＹ，０，０が配置されている例を表す。本実施形態では、同期信号は、各フレームの先頭に配置される垂直同期信号であっても、各ライン（行）の先頭に配置される水平同期信号であってもよい。
【００８９】
組み合わせ回路部１３、３３、４３又は色差処理回路部２３−１に同期信号が入力されたとき、同期部は、入力信号から、この同期信号を検知する。同期部は、その直後の入力信号サンプルａＹ，０，０のチャネルＹに対応する係数選択信号を生成する。切替部１２、３２、４２、又は２２は、同期部から入力された係数選択信号に基づきチャネルＹに対応する係数群［ｂＹ］を選択し、選択した係数群を組み合わせ回路部１３、３３、４３又は色差処理回路部２３−１に出力する。
これにより、同期部は、組み合わせ回路部１３、３３、４３又は色差処理回路部２３−１に入力される入力信号サンプルａＹ，０，０と対応する係数群［ｂＹ］を同期させることができる。
【００９０】
なお、上述の組み合わせ回路部１３（図３）、３３（図８）、４３（図１１）及び色差処理回路部２３−１（図７）は、遅延信号サンプル群に画面右端の画素に対応する信号サンプルを含む場合、新たな入力信号サンプルを含めずに演算対象となる入力信号サンプル群［ａｉ］を構成してもよい。画面右端の画素とは、水平方向の座標がＷ−１である画素である。画面左端の画素とは、水平方向の座標が０である画素である。この場合、例えば、上述の組み合わせ回路部１３、３３、４３及び色差処理回路部２３−１は、新たな入力信号サンプルの代わりに、当該チャネルｉの前回の入力信号サンプルを含める。従って、演算対象となる入力信号サンプル群［ａｉ］に、互いに空間的に離れた画素の信号サンプルが含まれなくなる。これにより、処理された信号値の空間的連続性を維持し、処理による画像品質の劣化を回避できる。
【００９１】
なお、上述では、組み合わせ回路部１３、４３及び色差処理回路部２３−１がＦＩＲフィルタである場合を例にとって説明したが、本実施形態では、これには限られない。組み合わせ回路部１３、４３及び色差処理回路部２３−１は、チャネル毎に入力信号サンプル群に対して係数群に基づく演算を行う構成、例えば、ＩＩＲフィルタ、ＡＲＭＡフィルタ、であればよい。
【００９２】
なお、上述では、組み合わせ回路部３３が中央値を選択するか否か、即ち中央値の選択を有効にするか否かをチャネル毎に定める場合を例にとって説明したが、本実施形態では、これには限られない。組み合わせ回路部３３は、チャネル毎に異なる非線形演算を行う構成や処理方法の有効無効を定める構成であればよい。
【００９３】
なお、上述では、組み合わせ回路部１３、３３、４３及び色差処理回路部２３−１がＹＣｂＣｒ画像信号もしくは、その一部のチャネルの信号を処理する場合を例にとって説明したが、本実施形態では、これには限られない。組み合わせ回路部１３、３３、４３及び色差処理回路部２３−１は、異なる表色系で表された画像信号、例えば、ＲＧＢ画像信号、ＹＵＶ画像信号を処理するものであってもよい。また、組み合わせ回路部１３、３３、４３及び色差処理回路部２３−１は、カラー画像に限らず時分割多重化された立体画像信号を処理するものであってもよい。このような立体画像信号は、各視点に対応したチャネルの画像信号（例えば、左画像信号と右画像信号）の信号サンプルがチャネル毎に交互に配列されている。
【００９４】
なお、上述では、信号処理装置２が、入力信号として、複数のチャネルの信号サンプルを時分割多重化した系統の信号と、１チャネルの信号サンプルからなる系統の信号を独立に処理する例について説明したが、本実施形態ではこれには限られない。信号処理装置２は、複数の系統の各々多重度が異なる信号を独立に処理するものであればよい。
【００９５】
なお、上述では、信号処理部５００が、信号処理装置１と同様な構成を備える例について説明したが、本実施形態ではこれには限られない。信号処理部５００は、信号処理装置２−４の何れかと同様な構成を備えてもよい。
【００９６】
なお、上述では、信号処理装置１−４が、画像信号を入力信号として処理する場合を例にとって説明したが、本実施形態では、これには限られない。組み合わせ回路部１３、３３、４３は、複数のチャネルの信号が時分割多重化された信号、例えば音声信号（２チャネルステレオ信号、５．１チャネルステレオ信号、２２．２チャネルステレオ信号、等）を処理するものであってもよい。
【００９７】
なお、上述した実施形態における信号処理装置１〜４及び画像表示装置５の一部、例えば、係数入力部１１、２１、３１、４１、切替部１２、２２、３２、４２、組み合わせ回路部１３、３３、４３、遅延部１４、２４−１、２４−２、３４、４４、色差処理回路部２３−１、輝度処理回路部２３−２、信号処理部５００、セレクタ５０６、ＯＳＤ生成部５１２及びＬＣＤコントローラ５１３をコンピュータで実現するようにしても良い。その場合、この制御機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現しても良い。なお、ここでいう「コンピュータシステム」とは、信号処理装置１〜４又は画像表示装置５に内蔵されたコンピュータシステムであって、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでも良い。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
また、上述した実施形態における信号処理装置１〜４及び画像表示装置５の一部、または全部を、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）等の集積回路として実現しても良い。信号処理装置１〜４及び画像表示装置５の各機能ブロックは個別にプロセッサ化してもよいし、一部、または全部を集積してプロセッサ化しても良い。また、集積回路化の手法はＬＳＩに限らず専用回路、または汎用プロセッサで実現しても良い。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いても良い。
【００９８】
以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
【符号の説明】
【００９９】
１、２、３、４…信号処理装置、
１１、２１、３１、４１…係数入力部、
１２、２２、３２、３３３、４２…切替部、
１２１−０〜１２１−２、３３３１−１、３３３１−２、４４２１−１〜４４２１−Ｎ…入力端子、
１２２、３３３２、４４２２…出力端子、
１２３、３３３３、４４２３…可動切片
１３、３３…組み合わせ回路部、
１３１−１〜１３１−３、３３１−１〜３３１−３…分岐部、
１３２−０〜１３２−３…乗算部、
１３３…加算部、
１４、３４…遅延部、
１４１−０〜１４１−２、２４１−１−０〜２４１−１−１、２４１−２、３４１−０〜３４１−２、４４１−１〜４４１−Ｎ…遅延回路部、
１４１１−０−０〜１４１１−０−２、１４１１−１−０〜１４１１−１−２、１４１１−２−０〜１４１１−２−２…遅延素子、
２３−１…色差処理回路部、
２３−２…輝度処理回路部、
３３２…中央値選択部、
３３３４…減算部、
３３３５−１、３３３５−２…乗算部、
３３３６…比較部、
４４２…選択部、
５…画像表示装置、
５００…信号処理部、
５０１…受信アンテナ、
５０２…外部入力端子、
５０３…ＨＤＭＩレシーバ、
５０４…ディスクドライブ、
５０５…チューナ、
５０６…セレクタ、
５０７…ネットワークＩＦ、
５０８…ＲＯＭ、
５０９…ＲＡＭ、
５１０…ＣＰＵ、
５１１…赤外線受光部、
５１２…ＯＳＤ生成部、
５１３…ＬＣＤコントローラ、
５１４…ＬＣＤ
【図１】
2013110686.tif 000003
【図２】
2013110686.tif 000004
【図３】
2013110686.tif 000005
【図４】
2013110686.tif 000006
【図５】
2013110686.tif 000007
【図６】
2013110686.tif 000008
【図７】
2013110686.tif 000009
【図８】
2013110686.tif 000010
【図９】
2013110686.tif 000011
【図１０】
2013110686.tif 000012
【図１１】
2013110686.tif 000013
【図１２】
2013110686.tif 000014
【図１３】
2013110686.tif 000015
【図１４】
2013110686.tif 000016
【図１５】
2013110686.tif 000017