(57)【要約】【課題】ＥＬ表示パネルを用いた画像表示装置において、簡単な回路構成で大画面化を実現できるようにすることを目的とする。【解決手段】有機ＥＬ素子に電流を流す駆動トランジスタとこの駆動トランジスタのゲート・ソース間に接続されたコンデンサとを有する画素回路を複数配列したＥＬ表示パネルを有し、前記画素回路に画像信号に応じた信号電圧を供給して前記コンデンサを充電する書込み期間と、前記駆動トランジスタのゲート・ソース間電圧に応じた電流を前記有機ＥＬ素子に流して発光させる発光期間とを有する画像表示装置であって、書込み期間中に減少する電圧減少量を画素回路に印加する電圧にあらかじめ加算して印加するとともに、ＥＬ表示パネルの中央部領域の画素回路に印加する電圧に比べて、端部領域の画素回路に印加する電圧が大きくなるように電圧減少量を設定した。【選択図】図５
2013171153.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬ素子に電流を流す駆動トランジスタとこの駆動トランジスタのゲート・ソース間に接続されたコンデンサとを有する画素回路を複数配列したＥＬ表示パネルを有し、前記画素回路に画像信号に応じた信号電圧を供給して前記コンデンサを充電する書込み期間と、前記駆動トランジスタのゲート・ソース間電圧に応じた電流を前記有機ＥＬ素子に流して発光させる発光期間とを有する画像表示装置であって、前記書込み期間において、書込み期間中に減少する電圧減少量を画像信号に応じて画素回路に印加する電圧にあらかじめ加算して印加するとともに、前記ＥＬ表示パネルの中央部領域の画素回路に印加する電圧に比べて、端部領域の画素回路に印加する電圧が大きくなるように電圧減少量を設定したことを特徴とする画像表示装置。
【請求項２】
前記ＥＬ表示パネルの各画素回路における書込み時の電圧減少量の値を記憶した記憶手段を設け、入力される画像信号にガンマ補正を行った信号に、前記記憶手段から読み出した前記電圧減少量の値に基づく補正データを加算し、そのデータに基づく電圧を各画素回路に印加するように構成したことを特徴とする請求項１に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流発光素子である有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置に関する。
【背景技術】
【０００２】
自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として開発が進められている。
【０００３】
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。近年は、画素回路毎に駆動トランジスタを備え有機ＥＬ素子を駆動するアクティブマトリックス型の有機ＥＬ表示装置が主流となってきている。
【０００４】
駆動トランジスタおよびその周辺回路は、一般にポリシリコンやアモルファスシリコン等を用いた薄膜トランジスタで形成される。薄膜トランジスタは移動度および閾値電圧のばらつきが大きいという弱点があるものの、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。
【０００５】
また、薄膜トランジスタの弱点である閾値電圧のばらつきおよび経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、駆動トランジスタの閾値電圧を補正する機能を有する有機ＥＬ表示装置とその駆動方法が開示されている。さらに特許文献２には、全画素の輝度−電圧特性のゲインとオフセットとを格納したメモリと、メモリのデータに基づき画像信号を補正する補正回路とを備え、画素間の輝度ばらつきに起因する輝度ムラを抑えた画像表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１３９１２５号公報
【特許文献２】特開２０１０−１３４１３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
有機ＥＬ素子は電流発光素子であるため、暗い画面での消費電力が非常に少ない画像表示装置を構成することができる。特に、主に黒のバックグラウンドに文字等の表示を行う場合には、バッテリーで長時間使用することができ、携帯用、移動用、野外用の画像表示装置として有利である。
【０００８】
本発明はこのような現状に鑑みなされたものであり、簡単な回路構成で大画面化を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明は、有機ＥＬ素子に電流を流す駆動トランジスタとこの駆動トランジスタのゲート・ソース間に接続されたコンデンサとを有する画素回路を複数配列したＥＬ表示パネルを有し、前記画素回路に画像信号に応じた信号電圧を供給して前記コンデンサを充電する書込み期間と、前記駆動トランジスタのゲート・ソース間電圧に応じた電流を前記有機ＥＬ素子に流して発光させる発光期間とを有する画像表示装置であって、前記書込み期間において、書込み期間中に減少する電圧減少量を画像信号に応じて画素回路に印加する電圧にあらかじめ加算して印加するとともに、前記ＥＬ表示パネルの中央部領域の画素回路に印加する電圧に比べて、端部領域の画素回路に印加する電圧が大きくなるように電圧減少量を設定するように構成したことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、書込み期間中に減少する電圧減少量を画像信号に応じて画素回路に印加する電圧にあらかじめ加算して印加するとともに、パネルの中央部領域の画素回路に印加する電圧に比べて、端部領域の画素回路に印加する電圧が大きくなるように電圧減少量の値を設定することで、安定した書込みを行え、簡単な構成で大画面化を実現することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施の形態における画像表示装置の構成図
【図２】同画像表示装置の画像回路の一例を示す回路図
【図３】同画像表示装置の画像表示部の動作を示すタイミングチャート
【図４】同画像表示装置の画像表示部の画素回路の動作を示すタイミングチャート
【図５】本発明の一実施の形態における画像表示装置の制御方法を実現するための構成の一例を示すブロック図
【発明を実施するための形態】
【００１２】
以下、本発明の一実施の形態における画像表示装置について、図面を用いて説明する。ここでは画像表示装置として、駆動トランジスタを用いて有機ＥＬ素子を発光させるアクティブマトリックス型の有機ＥＬ表示装置について説明する。
【００１３】
図１は、本発明の一実施の形態における有機ＥＬ表示装置の構成図である。
【００１４】
図１に示すように、有機ＥＬ表示装置は、ｎ行ｍ列のマトリックス状に複数配列された多数の画素回路１１（ｉ、ｊ）（ただし、１≦ｉ≦ｎ、１≦ｊ≦ｍである）と、ソースドライバ回路１２と、ゲートドライバ回路１３と、電源回路１４とを備えている。
【００１５】
ソースドライバ回路１２は、図１において列方向に配列された画素回路１１（１、ｊ）〜１１（ｎ、ｊ）に共通に接続されたデータ線２０（ｊ）にそれぞれ独立に信号電圧Ｖｓｇ（ｊ）を供給する。また、ゲートドライバ回路１３は、図１において行方向に配列された画素回路１１（ｉ、１）〜１１（ｉ、ｍ）に共通に接続されたゲート信号線２１（ｉ）〜２４（ｉ）にそれぞれゲート信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）を供給する。本実施の形態においては、１つの画素回路１１（ｉ、ｊ）に４種類のゲート信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）を供給しているが、ゲート信号の数はこれに限定するものではなく、必要に応じた数のゲート信号を供給すればよい。
【００１６】
電源回路１４は、全ての画素回路１１（１、１）〜１１（ｎ、ｍ）に共通に接続された電源線３１に高圧側電圧Ｖｄｄを供給し、電源線３２に低圧側電圧Ｖｓｓを供給する。これら高圧側電圧Ｖｄｄおよび低圧側電圧Ｖｓｓの電源は、後述する有機ＥＬ素子を発光させるための電源である。また全ての画素回路１１（ｉ、ｊ）に共通に接続された電圧線３３に基準電圧Ｖｒｅｆを供給し、電圧線３４に初期化電圧Ｖｉｎｔを供給する。
【００１７】
図２は、有機ＥＬ表示装置の画素回路１１（ｉ、ｊ）の回路図である。本実施の形態における画素回路１１（ｉ、ｊ）は、電流発光素子である有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、スイッチとして動作するトランジスタＱ２１〜Ｑ２４とを備えている。
【００１８】
駆動トランジスタＱ２０は有機ＥＬ素子Ｄ２０に電流を流す。第１コンデンサＣ２１は画像信号に応じた信号電圧Ｖｓｇ（ｊ）を保持する。トランジスタＱ２３は第１コンデンサＣ２１の一端に基準電圧Ｖｒｅｆを印加するための第１のスイッチである。トランジスタＱ２１は信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込むための第２のスイッチであり、トランジスタＱ２２は第１コンデンサＣ２１を短絡するスイッチである。第２コンデンサＣ２２は駆動トランジスタＱ２０の閾値電圧Ｖｔｈを保持する。トランジスタＱ２４は第２コンデンサＣ２２の一端に初期化電圧Ｖｉｎｔを印加するための第３のスイッチである。
【００１９】
なお本実施の形態においては、駆動トランジスタＱ２０およびトランジスタＱ２１〜Ｑ２４は全てＮチャンネル薄膜トランジスタでありエンハンスメント型トランジスタであるものとして説明するが、本発明はこれに限定されるものではない。
【００２０】
本実施の形態における画素回路１１（ｉ、ｊ）は、電源線３１と電源線３２との間に駆動トランジスタＱ２０と有機ＥＬ素子Ｄ２０とが接続されている。すなわち、駆動トランジスタＱ２０のドレインは電源線３１に接続され、駆動トランジスタＱ２０のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。
【００２１】
駆動トランジスタＱ２０のゲートとソースとの間には第１コンデンサＣ２１と第２コンデンサＣ２２とが直列に接続されている。すなわち、駆動トランジスタＱ２０のゲートには第１コンデンサＣ２１の一方の端子が接続され、第１コンデンサＣ２１の他方の端子は第２コンデンサＣ２２の一方の端子に接続され、第２コンデンサＣ２２の他方の端子は駆動トランジスタＱ２０のソースに接続されている。以下では駆動トランジスタＱ２０のゲートと第１コンデンサＣ２１とが接続されている節点を「節点Ｔｐ１」、第１コンデンサＣ２１と第２コンデンサＣ２２とが接続されている節点を「節点Ｔｐ２」、第２コンデンサＣ２２と駆動トランジスタＱ２０のソースとが接続されている節点を「節点Ｔｐ３」とそれぞれ呼称する。
【００２２】
トランジスタＱ２３のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２３のソース（またはドレイン）は節点Ｔｐ１に接続され、トランジスタＱ２３のゲートはゲート信号線２３（ｉ）に接続されている。トランジスタＱ２１のドレイン（またはソース）は節点Ｔｐ２に接続され、トランジスタＱ２１のソース（またはドレイン）はデータ線２０（ｊ）に接続され、トランジスタＱ２１のゲートはゲート信号線２１（ｉ）に接続されている。
【００２３】
トランジスタＱ２２のドレイン（またはソース）は節点Ｔｐ１に接続され、トランジスタＱ２２のソース（またはドレイン）は節点Ｔｐ２に接続され、トランジスタＱ２２のゲートはゲート信号線２２（ｉ）に接続されている。そしてトランジスタＱ２４のドレイン（またはソース）は節点Ｔｐ３に接続され、トランジスタＱ２４のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ２４のゲートはゲート信号線２４（ｉ）に接続されている。
【００２４】
データ線２０（ｊ）には画像信号に応じた信号電圧Ｖｓｇ（ｊ）が供給され、ゲート信号線２１（ｉ）〜２４（ｉ）にはそれぞれゲート信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）が供給されている。
【００２５】
なお本実施の形態においては、有機ＥＬ素子Ｄ２０に電流が流れ始めるときのアノード・カソード間電圧（以下、「電圧Ｖｌｅｄ」と称する）を１（Ｖ）、有機ＥＬ素子Ｄ２０に電流が流れないときのアノード・カソード間容量を１（ｐＦ）程度と仮定する。また駆動トランジスタＱ２０の閾値電圧Ｖｔｈを２０（Ｖ）程度、第１コンデンサＣ２１および第２コンデンサＣ２２の静電容量を０．５（ｐＦ）と仮定する。駆動電圧については、高圧側電圧Ｖｄｄ＝１０（Ｖ）、低圧側電圧Ｖｓｓ＝０（Ｖ）、基準電圧Ｖｒｅｆ＝１（Ｖ）、初期化電圧Ｖｉｎｔ＝−１（Ｖ）であるとする。しかしこれらの数値は表示装置の仕様や各素子の特性に応じて変動し、駆動電圧は表示装置の仕様や各素子の特性に応じて最適に設定することが望ましい。
【００２６】
次に、本実施の形態における画素回路１１（ｉ、ｊ）の動作について説明する。
【００２７】
図３は、本発明の実施の形態における有機ＥＬ表示装置の動作を示すタイミングチャートである。このように１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込み期間Ｔ３、発光期間Ｔ４の各期間に分割してそれぞれの画素回路１１（ｉ、ｊ）の有機ＥＬ素子Ｄ２０を駆動する。初期化期間Ｔ１では第２コンデンサＣ２２を所定の電圧に充電する。閾値検出期間Ｔ２では駆動トランジスタＱ２０の閾値電圧Ｖｔｈを検出して第２コンデンサＣ２２に書込む。書込み期間Ｔ３では、画像信号に応じた信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込む。そして発光期間Ｔ４では、駆動トランジスタＱ２０のゲート・ソース間に第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧の和を印加して、有機ＥＬ素子Ｄ２０に電流を流し有機ＥＬ素子Ｄ２０を発光させる。
【００２８】
これらの４つの期間は、図１において行方向に配列されたｍ個の画素回路１１（ｉ、１）〜１１（ｉ、ｍ）で構成される画素行毎に共通するタイミングで設定し、かつ異なる画素行では互いに書込み期間Ｔ３が重ならないように設定している。このように１つの画素行で書込み動作を行う期間に他の画素行で書込み以外の動作を行うことで、駆動時間を有効に活用することができる。
【００２９】
図４は、有機ＥＬ表示装置の画素回路１１（ｉ、ｊ）の動作を示すタイミングチャートである。また図４には、節点Ｔｐ１〜Ｔｐ３の電圧の変化も示している。以下、画素回路１１（ｉ、ｊ）の動作をそれぞれの期間における動作に分けて詳細に説明する。
【００３０】
（初期化期間Ｔ１）
時刻ｔ１において、ゲート信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とするとともに、ゲート信号ＣＮＴ２２（ｉ）、ＣＮＴ２３（ｉ）、ＣＮＴ２４（ｉ）をハイレベルにしてトランジスタＱ２２、Ｑ２３、Ｑ２４をオン状態とする。するとトランジスタＱ２３を介して節点Ｔｐ１に基準電圧Ｖｒｅｆが印加され、さらにトランジスタＱ２２を介して節点Ｔｐ２にも基準電圧Ｖｒｅｆが印加される。また節点Ｔｐ３にはトランジスタＱ２４を介して初期化電圧Ｖｉｎｔが印加される。
【００３１】
ここで基準電圧Ｖｒｅｆは、低圧側電圧Ｖｓｓと有機ＥＬ素子Ｄ２０の電圧Ｖｌｅｄとの和よりも低い電圧に設定されている。すなわち、Ｖｒｅｆ＜Ｖｓｓ＋Ｖｌｅｄである。これにより、駆動トランジスタＱ２０のソース電圧も電圧（Ｖｓｓ＋Ｖｌｅｄ）よりも低くなるので、初期化期間Ｔ１で有機ＥＬ素子Ｄ２０が発光することはない。
【００３２】
また初期化電圧Ｖｉｎｔは、基準電圧Ｖｒｅｆとの差が駆動トランジスタＱ２０の閾値電圧Ｖｔｈよりも大きくなるように設定されている。すなわち、Ｖｒｅｆ−Ｖｉｎｔ＞Ｖｔｈである。これにより第２コンデンサＣ２２の端子間には閾値電圧Ｖｔｈよりも高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）に充電される。また駆動トランジスタＱ２０のゲート・ソース間電圧も閾値電圧Ｖｔｈより高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）が印加されるので、高圧側電圧Ｖｄｄの電源から駆動トランジスタＱ２０およびトランジスタＱ２４を介して初期化電圧Ｖｉｎｔの電源に電流が流れる。なお本実施の形態において、初期化期間Ｔ１は１μｓに設定している。
【００３３】
（閾値検出期間Ｔ２）
時刻ｔ２においてゲート信号ＣＮＴ２４（ｉ）をローレベルにしてトランジスタＱ２４をオフ状態とする。このとき駆動トランジスタＱ２０のゲート・ソース間には第２コンデンサＣ２２の端子間電圧が印加されているために駆動トランジスタＱ２０には継続して電流が流れる。そしてこの電流により第２コンデンサＣ２２の電荷が放電され、第２コンデンサＣ２２の端子間電圧が低下しはじめる。しかし第２コンデンサＣ２２の端子間電圧は依然として閾値電圧Ｖｔｈより高いので駆動トランジスタＱ２０には電流が減少しつつも流れ続ける。そのため第２コンデンサＣ２２の端子間電圧は徐々に低下し続ける。このようにして第２コンデンサＣ２２の端子間電圧は閾値電圧Ｖｔｈに漸近する。そして第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈに等しくなった時点で駆動トランジスタＱ２０に電流が流れなくなり、第２コンデンサＣ２２の端子間電圧の低下も止まる。
【００３４】
ここで駆動トランジスタＱ２０はゲート・ソース間電圧で制御される電流源として動作するので、第２コンデンサＣ２２の端子間電圧が低下するにともない駆動トランジスタＱ２０に流れる電流も減少する。そのため第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈにほぼ等しくなるまでに非常に長い時間を要する。加えて有機ＥＬ素子Ｄ２０の大きな静電容量が第２コンデンサＣ２２の静電容量に加算されることも長い時間を要する要因となっている。実用的にはトランジスタをスイッチング動作させてコンデンサを充放電させる場合と比較して１０〜１００倍の時間を要する。そのため本実施の形態においては閾値検出期間Ｔ２を１０μｓに設定している。
【００３５】
（書込み期間Ｔ３）
時刻ｔ３において、データ線２０（ｊ）には画素回路１１（ｉ、ｊ）が表示すべき画像信号に応じた信号電圧Ｖｓｇ（ｊ）が供給される。しかしデータ線２０（ｊ）は比較的大きな等価容量を有し、またデータ線２０（ｊ）自身もある程度のインピーダンスを有するので、図４に示すように、信号電圧Ｖｓｇ（ｊ）が確定するまでにある程度の時間を要する。
【００３６】
信号電圧Ｖｓｇ（ｊ）が確定した時刻ｔ３において、ゲート信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とする。その後、ゲート信号ＣＮＴ２１（ｉ）をハイレベルにしてトランジスタＱ２１をオン状態とする。すると節点Ｔｐ２が信号電圧Ｖｓｇ（ｊ）となり、第１コンデンサＣ２１の端子間は電圧（Ｖｒｅｆ−Ｖｓｇ）に充電される。以下では、この電圧（Ｖｒｅｆ−Ｖｓｇ）を信号電圧Ｖｓｇ’と記載する。
【００３７】
本実施の形態においては、信号電圧Ｖｓｇ（ｊ）が確定するまでの時間、すなわちトランジスタＱ２１をオン状態として第１コンデンサＣ２１を充電する時間を１μｓと設定している。
【００３８】
（発光期間Ｔ４）
時刻ｔ５において、ゲート信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とし、ゲート信号ＣＮＴ２３（ｉ）をローレベルにしてトランジスタＱ２３をオフ状態とする。すると節点Ｔｐ１〜Ｔｐ３は一旦フローティング状態となる。しかし、駆動トランジスタＱ２０のゲート・ソース間には電圧（Ｖｓｇ’＋Ｖｔｈ）が印加されているので、ソース電圧が上昇して、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流を有機ＥＬ素子Ｄ２０に流す。
【００３９】
このときの電流Ｉは、Ｉ＝Ｋ・（ＶＧＳ−Ｖｔｈ）＝Ｋ・Ｖｓｇ’（ただしＶＧＳはゲート・ソース間電圧、Ｋは定数である。）となり、閾値電圧Ｖｔｈを含まない。
【００４０】
このように、有機ＥＬ素子Ｄ２０に流れる電流には閾値電圧Ｖｔｈの影響が含まれない。従って有機ＥＬ素子Ｄ２０に流れる電流は、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきの影響を受けることがない。また閾値電圧Ｖｔｈが経時変化等により変動した場合であっても、画像信号に対応した輝度で有機ＥＬ素子Ｄ２０を発光させることができる。
【００４１】
なお発光期間Ｔ４の後に、必要に応じて非発光期間を設けてもよい。非発光期間は、トランジスタＱ２２、Ｑ２３、Ｑ２４の少なくとも１つをオン状態とすることで実現できる。
【００４２】
また閾値検出期間Ｔ２において、トランジスタＱ２２をオン状態とすることが望ましいが、第１コンデンサＣ２１のリーク電流を無視できればトランジスタＱ２２をオフ状態としてもよい。この場合にはゲート信号ＣＮＴ２２（ｉ）とゲート信号ＣＮＴ２４（ｉ）とを共用することができる。
【００４３】
ところで、このような有機ＥＬ表示装置においては、画像信号の書き込みに伴い、駆動トランジスタＱ２０のゲート・ソース間には、第１コンデンサＣ２１の端子間電圧と第２コンデンサＣ２２の端子間電圧との和の電圧（Ｖｓｇ’＋Ｖｔｈ）が印加されるが、このとき信号電圧Ｖｓｇ’＞０であれば駆動トランジスタＱ２０に電流が流れ、有機ＥＬ素子Ｄ２０の電圧が上昇し、第１コンデンサＣ２１、第２コンデンサＣ２２の電荷が減少してしまうため、短時間の書込み期間で駆動している。
【００４４】
しかしながら、大型の有機ＥＬ表示装置においては、パネルの中央部と端部とでは、ゲート線容量の違いにより書込み期間に差が発生し、これにより書込み終了時点での画像信号に応じた電荷量にばらつきが発生することから、所定の書込み期間内に十分な書込みを実現することができなくなる可能性がある。
【００４５】
そこで、本発明は、短時間の書込み期間で十分な書込みが確保できるように、書込み期間中に減少する電圧減少量ΔＶを画像信号に応じて画素回路に印加する電圧にあらかじめ加算して印加するとともに、パネルの中央部領域の画素回路に印加する電圧に比べて、端部領域の画素回路に印加する電圧が大きくなるようにΔＶの値を設定することで、安定した書込みを行えるようにしたものである。以下、本発明の構成について詳細に説明する。
【００４６】
図５は本発明による制御方法を実現するための構成の一例を示すブロック図である。
【００４７】
図５に示すように、入力された画像信号は、ガンマ補正部４１によりガンマ補正処理が行われ、加算回路４２を通して、デジタル・アナログ（Ｄ／Ａ）コンバータ４３においてＤ／Ａ変換され、ソース信号線を通して各画素に画像信号に基づく電圧が印加される。
【００４８】
記憶手段４４は、半導体メモリにより構成され、ＥＬ表示パネルの各画素回路における書込み時の電圧減少量ΔＶの値が記憶されている。この各画素回路の電圧減少量ΔＶは、ＥＬ表示パネルの製造時のプロセス条件などにより画素毎に変化するため、ＥＬ表示パネル作製後、各画素回路に電流を流して測定し、事前に決定した基準値との差分に基づき演算することによりあらかじめ設定している。なお、ＥＬ表示パネル作製後、実際にＥＬ表示パネルを点灯させ、各画素回路の点灯時の輝度を測定し、事前に決定した輝度の基準値との差分に基づき演算して、記憶手段４４に記憶する各画素回路の電圧減少量ΔＶの値を設定するようにしてもよい。
【００４９】
制御部４５は、ガンマ補正処理を施した画像信号に応じて、記憶手段４４にあらかじめ記憶されている各画素回路の電圧減少量ΔＶの値を読み出し、電圧減少量ΔＶの値に基づく補正データを加算回路４２に入力する。すなわち、ガンマ補正処理された画像信号に対して、各画素回路の電圧減少量ΔＶの値に基づく補正データが加算され、ソース信号線を通して各画素回路に電圧減少量ΔＶの値による補正データを加算したデータに基づく電圧が印加される。
【００５０】
上述したように、ＥＬ表示パネルの中央部と端部とでは、ゲート線容量の違いにより書込み期間に差が発生することから、本発明においては、このＥＬ表示パネルの中央部と端部の間のゲート線容量による影響を考慮し、ＥＬ表示パネルの中央部領域の画素回路に印加する電圧に比べて、端部領域の画素回路に印加する電圧が大きくなるように、電圧減少量ΔＶの値を設定し、記憶手段４４に記憶している。
【００５１】
以上のように本発明は、書込み期間中に減少する電圧減少量を画像信号に応じて画素回路に印加する電圧にあらかじめ加算して印加するとともに、ＥＬ表示パネルの中央部領域の画素回路に印加する電圧に比べて、端部領域の画素回路に印加する電圧が大きくなるように電圧減少量の値を設定することで、安定した書込みを行え、簡単な構成で大画面化を実現することが可能となる。
【産業上の利用可能性】
【００５２】
本発明は、ＥＬ表示パネルを用いた画像表示装置の大画面化に有用な発明である。
【符号の説明】
【００５３】
１１  画素回路
１２  ソースドライバ回路
１３  ゲートドライバ回路
１４  電源回路
Ｄ２０  有機ＥＬ素子
Ｑ２０  駆動トランジスタ
Ｃ２１  第１コンデンサ
Ｃ２２  第２コンデンサ（補正コンデンサ）
Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４  トランジスタ
４１  ガンマ補正部
４２  加算回路
４３  Ｄ／Ａコンバータ
４４  記憶手段
４５  制御部
【図１】
2013171153.tif 000003
【図２】
2013171153.tif 000004
【図３】
2013171153.tif 000005
【図４】
2013171153.tif 000006
【図５】
2013171153.tif 000007