(57)【要約】【課題】ＣＭＯＳイメージセンサの残像特性の評価を、残像検出のための光源を用いることなくその駆動制御のみにより簡単に行うことができる残像検出装置を実現する。【解決手段】全画素から電荷を読み出す全画素読出モードと、奇数行の画素以外の画素から電荷を読み出す間引読出モードの２つの動作モードを有するＣＭＯＳイメージセンサ１００ａを遮光状態に保持し、暗電流による残像を検出する残像検出装置１００において、ＣＭＯＳイメージセンサ１００ａの動作モードを、全画素読出モードと間引読出モードとの間で切り換えるセンサ制御部１１３と、ＣＭＯＳイメージセンサ１００ａからの出力信号Ｖｏｕｔを信号処理して撮像画像を生成する画像取得装置１１０とを備え、間引読出モードから全画素読出モードへのモード切り替え後の２つ目のフレームにおける、奇数行の画素と偶数行の画素との間での出力信号のレベル差に基づいて残像を評価する。【選択図】図１
2013197700.tif 000002
【特許請求の範囲】
【請求項１】
全画素から電荷を読み出す全画素読出モードと、間引き画素以外の画素から電荷を読み出す間引読出モードの２つの動作モードを有し、読み出した電荷をフレーム毎に画像信号に変換して出力する固体撮像素子を遮光状態に保持し、該固体撮像素子の暗電流による残像を検出する残像検出装置であって、
該固体撮像素子の駆動回路を制御して、該固体撮像素子の動作モードを該全画素読出モードと該間引読出モードとの間で切り換える撮像制御部と、
該固体撮像素子から出力された画像信号に基づいて、該固体撮像素子のフレームに同期した画像を生成する画像生成部と
を備え、
該撮像制御部は、
該間引読出モードで間引き画素に暗電流により蓄積された電荷が、該全画素読出モードで読み出されて、該画像生成部で該間引き画素と該間引き画素以外の画素からなる画像が得られるよう、該固体撮像素子の動作モードを該間引読出モードから該全画素読出モードに切り換える、残像検出装置。
【請求項２】
請求項１に記載の残像検出装置において、
前記撮像制御部は、
前記間引読出モードでは、複数フレームに渡って前記間引き画素に暗電流により電荷が蓄積され、前記全画素読出モードでは、その直前の間引読出モードで該間引き画素に蓄積された電荷が読み出されるよう、前記固体撮像素子を該間引読出モードおよびこれに続く該全画素読出モードで動作させ、
前記画像生成部は、
該間引読出モードから該全画素読出モードへの切り替え直後の２フレーム目に該固体撮像素子から出力された出力信号に基づいて残像評価のための画像を生成する、残像検出装置。
【請求項３】
請求項１または請求項２に記載の残像検出装置において、
前記画像生成部は、
前記固体撮像素子からの出力信号に対する信号処理により画像表示信号を生成する信号処理部と、
該信号処理部により生成された画像表示信号に基づいて画像表示を行う表示部とを有する、残像検出装置。
【請求項４】
請求項１から請求項３のいずれか１項に記載の残像検出装置において、
前記撮像制御部は、前記間引きモードでは前記固体撮像素子を、前記画素からの電荷の読み出しが、奇数行および偶数行のいずれか一方の画素を前記間引き画素として行われるよう制御する、残像検出装置。
【請求項５】
請求項１から請求項３のいずれか１項に記載の残像検出装置において、
前記撮像制御部は、前記固体撮像素子が前記間引き読出モードで前記間引き画素以外の画素から電荷を読み出す動作として、奇数行の画素を間引く動作と、偶数行の画素を間引く動作とを行うよう該固体撮像素子を制御する、残像検出装置。
【請求項６】
請求項１から請求項５のいずれか１項に記載の残像検出装置において、
前記画像生成部は、前記固体撮像素子を構成する画素毎に前記間引読出モードで蓄積された電荷に基づいて残像特性を検出する評価部を有する、残像検出装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載の残像検出装置において、
前記残像検出の対象とする固体撮像素子は、ＣＭＯＳ型固体撮像素子である残像検出装置。
【請求項８】
請求項１から請求項６のいずれか１項に記載の残像検出装置において、
前記残像検出の対象とする固体撮像素子は、ＣＣＤ型固体撮像素子である残像検出装置。
【請求項９】
半導体装置を試験する半導体試験装置であって、
該半導体装置に対してテスト信号を供給し、該テスト信号に基づいた該半導体装置の動作により得られる、該半導体装置からの出力信号に基づいて、該半導体装置の特性を検出する特性検出部を備え、
該特性検出部は、前記請求項１から請求項８のいずれか一項に記載の残像検出装置を含む、半導体試験装置。
【請求項１０】
全画素から電荷を読み出す全画素読出モードと、間引き画素以外の画素から電荷を読み出す間引読出モードの２つの動作モードを有し、読み出した電荷をフレーム毎に画像信号に変換して出力する固体撮像素子を遮光状態に保持し、該固体撮像素子の暗電流による残像を検出する残像検出方法であって、
該固体撮像素子の駆動回路を制御して、該固体撮像素子の動作モードを該全画素読出モードと該間引読出モードとの間で切り換える撮像制御ステップと、
該固体撮像素子から出力された画像信号に基づいて、該固体撮像素子のフレームに同期した画像を生成する画像生成ステップとを備え、
該撮像制御ステップでは、
該間引読出モードで間引き画素に暗電流により蓄積された電荷が、該全画素読出モードで読み出されて、該画像生成ステップで該間引き画素と該間引き画素以外の画素からなる画像が得られるよう、該固体撮像素子の動作モードを該間引読出モードから該全画素読出モードに切り換える、残像検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、残像検出装置、半導体試験装置、及び残像検出方法に関し、特に、固体撮像素子の暗電流成分を間引読出動作と全画素読出動作とを組み合わせて読み出すことにより残像を検出する残像検出装置、半導体試験装置、及び残像検出方法に関するものである。
【背景技術】
【０００２】
ビデオカメラやデジタルカメラなどの電子式撮像装置には、固体撮像素子としてＣＭＯＳイメージセンサやＣＣＤイメージセンサなどが用いられている。
【０００３】
これらイメージセンサの特性の一つとして、残像特性がある。一般に、イメージセンサでは、照射された光は各撮像画素（以下、単に画素という。）にて電荷に変換されて蓄積される。画素に蓄積された電荷は、ＣＭＯＳイメージセンサでは転送ゲートを介して電荷蓄積領域（フローティングディフュージョン部）に読み出される。また、ＣＣＤイメージセンサでは、読み出しゲートを介して垂直転送部に読み出される。
【０００４】
このような電荷の読み出しは、すべての画素について一定周期で繰り返し行われ、読み出された電荷は、フレーム毎に撮像信号（画像信号）として出力されるが、画素から電荷を読み出すための読出し時間が短かったり、画素からフローティングディフュージョン部あるいは垂直転送部に電荷を移動させるための転送電界が弱かったりする場合には、発生した電荷が読出し時間内に読み出されずに、各画素に残る場合がある。このような場合、１つのフレームにおける電荷の読み出しで各画素に残った電荷は、その次のフレームで光電変換により得られた信号電荷に混入されることとなり、この次のフレームでは残像が生ずることとなる。
【０００５】
このような残像が生ずる現象を残像特性として検出する方法には、ストロボ光源等の間欠発光動作を行う間欠光源を用い、固体撮像素子で撮像した画像を画像取込装置で間欠光源の間欠発光動作と同期させて取り込み、このようにして取り込んだ画像から残像を検出するものや、蓄積時間の異なる条件で撮像した２つの画像から残像特性を評価する方法（特許文献１）などが知られている。
【０００６】
図１１は、特許文献１に開示の残像検出方法を説明する図であり、この残像検出方法に用いる残像検出装置の構成を概念的に示している。
【０００７】
例えば、この残像検出装置２０１は、ＣＭＯＳイメージセンサやＣＣＤイメージセンサなどの撮像素子１０に光Ｌ１を照射する、ストロボ光源等の間欠発光動作を行う間欠光源１ａと、この撮像装置１０で得られた画像（撮像信号）を取得する画像取得装置３と、撮像素子１０を駆動制御するとともに、間欠光源１ａの間欠発光動作と画像取得装置３での画像取得とが同期して行われるよう、間欠光源１ａおよび画像取得装置３を制御する制御部２ａとを有している。
【０００８】
図１２は、特許文献１に開示の従来の残像検出方法の原理を説明する図である。
【０００９】
図１１に示す残像検出装置２０１では、撮像素子１０は制御部２ａからの制御信号により撮像動作を行い、間欠光源１ａは制御部２ａの制御により撮像素子１０に光Ｌ１を間欠的に照射する。また、画像取得装置３は制御部２ａの制御により、間欠光源１ａが光Ｌ１を間欠的に撮像素子１０に照射する動作と同期して、撮像素子１０で撮像した画像を取り込む。
【００１０】
具体的には、この方法で撮像素子の残像特性を測定する場合、まず、ストロボ等の間欠発光光源１ａにより撮像素子１０に所定の時間にわたって光Ｌ１を照射し、照射前後のストロボが発光していない状態での、撮像素子１０から出力された画像信号に基づいて残像を検出する。
【００１１】
つまり、画像取得装置３は、間欠光源１ａが消灯しているタイミングＴ（Ｔ＝Ｔａ１）で、撮像素子１０で得られた画像Ａを取り込み、光源１ａが点灯したタイミングＴ（Ｔ＝Ｔａ２）で、撮像素子１０で得られた画像Ｂを取り込み、その後、光源１ａが消灯したタイミングＴ（Ｔ＝Ｔａ３）で、撮像素子１０で得られた画像Ｃを取り込む。
【００１２】
ここでは、点灯前の一定時間は消灯状態が維持されるものとする。
【００１３】
例えば、リニアセンサの場合は、間欠光源１ａは、複数行の撮像に要する期間の間、消灯状態を維持し、この状態で画像取得装置３が撮像素子１０から１行の画像Ａを取得する。その直後に間欠光源１ａが点灯し、この状態で画像取得装置３が撮像素子１０から１行の画像Ｂを取得する。その直後に、間欠光源１ａは消灯し、この状態で、画像取得装置３が撮像素子１０から１行の画像Ｃを取得する。
【００１４】
また、２次元センサの場合は、複数フレームに相等する期間の間、間欠光源１ａは消灯状態に維持し、この状態の最後のフレームＦａ１で、画像取得装置３が画像Ａを取り込み、その直後のフレームＦａ２で、間欠光源１ａが点灯して画像取得装置３が画像Ｂを取り込み、さらに、次のフレームＦａ３では、間欠光源１ａが消灯して画像取得装置３が画像Ｃを取り込む（Ｔ＝Ｔａ３）。
【００１５】
そして、残像検出装置２０１では、このようにして画像取得装置３に点灯前の消灯タイミング（Ｔ＝Ｔａ１）で取り込まれた画像Ａと、点灯直後の消灯タイミング（Ｔ＝Ｔａ３）で取り込まれた画像Ｃとの差分画像（画像Ｃ−画像Ａ）を求め、この差分画像から残像特性を評価する。なお、この残像評価は、例えば画像取得装置３の表示画面（図示せず）に表示された差分画像の濃淡に基づいて人が行ってもよい。
【００１６】
また、特許文献１には、残像検出装置として、間欠光源に代えて連続発光する通常の光源を用いたものが開示されている。
【００１７】
図１３は、特許文献１に記載の他の残像検出方法を説明する図であり、この残像検出方法を行うための残像検出装置を示している。
【００１８】
この残像検出装置２０２は、撮像素子１０に光Ｌ２を照射する、蛍光灯等の連続点灯動作を行う連続点灯光源１と、この撮像装置１０で得られた画像（撮像画像）を取得する画像取得装置３と、撮像素子１０を駆動制御する制御部２とを有している。
【００１９】
このような残像検出装置２０２では、連続点灯光源１の点灯状態で、撮像素子１０は、制御部２からの制御信号に従って撮像動作を行い、撮像により得られた画像を画像取得装置３に出力する。
【００２０】
図１４は、特許文献１に開示の従来の他の残像検出方法の原理を説明する。
【００２１】
なお、図１４に関する以下の説明では、撮像素子１０は２次元センサとする。
【００２２】
この方法で撮像素子の残像特性を測定する場合、連続点灯光源１により撮像素子１０に光Ｌ２を照射している状態で、制御部２は、撮像素子１０による撮像が、電荷蓄積時間であるシャッタスピード（シャッタ値）を変えて連続して行われるよう撮像素子１０を制御する（図１４（ａ））。
【００２３】
これにより、撮像素子１０は、撮像タイミング（Ｔ＝Ｔｂ１）で電荷蓄積時間を１／５ｓとして撮像を行ってフレームＦｂ１の画像Ｄに対応する画像信号を出力し、撮像タイミング（Ｔ＝Ｔｂ２）で電荷蓄積時間を１／１０ｓとして撮像を行ってフレームＦｂ２の画像Ｅに対応する画像信号を出力する。
【００２４】
このとき、撮像素子１０が残像のない理想的な特性を有するものである場合は、図１４（ｂ）に示すように、撮像素子１０の出力信号は、撮像タイミング（Ｔ＝Ｔｂ１）では、電荷蓄積時間（１／５ｓ）に対応したレベルＳＤｉとなり、撮像タイミング（Ｔ＝Ｔｂ２）では、電荷蓄積時間（１／１０ｓ）に対応したレベルＳＥｉとなる。なお、図１４（ｂ）に示す出力レベル（６４）は、撮像素子の出力信号における基準黒レベルである。
【００２５】
一方、撮像素子１０で残像が生じている場合は、撮像タイミング（Ｔ＝Ｔｂ２）での撮像素子１０の出力レベルは、電荷蓄積時間（１／１０ｓ）に対応したレベルＳＥｉに残像成分ΔＳが加算されたレベルＳＥｒとなる。特に、シャッター時間の短い撮像で得られた画像Ｅでは、直前のシャッター時間の長い撮像で得られた画像Ｄの残像成分が顕著に現われることとなり、目視による判定が可能となる。
【００２６】
なお、特許文献２には、固体撮像素子の残像特性を、光源を用いないで評価可能としたものが開示されている。
【００２７】
この特許文献２に開示の固体撮像素子の残像特性を評価する方法では、あるフレームで固体撮像素子の画素に電荷を電気的に注入し、さらにそのフレームで一旦画素から電荷を読み出した後、続くフレームで画素から読み出し、このように電荷注入後のフレームで読み出した電荷を残像信号として用いて残像評価を行っている。
【先行技術文献】
【特許文献】
【００２８】
【特許文献１】特許第３５９１１８３号公報
【特許文献２】特開２００６−２７０７０８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２９】
以上説明したように、特許文献１に開示の残像検出方法（図１１および図１２で説明のもの）は、残像検出に間欠発光の光源を用いるものであり、このような光源を用いる残像検出装置では、一般に光源そのものが高価なものとなり、その寿命が短く、また、光源の間欠発光動作と画像取得装置の動作とを同期させる必要があり、取扱が面倒であるという問題がある。
【００３０】
また、特許文献１に開示のもう１つの残像検出方法（図１３および図１４で説明のもの）は、電荷蓄積時間（シャッタ値）の異なる条件で撮像した２つの画像から残像を評価するものであり、この方法では、間欠光源は不要であるが、特に測定対象の固体撮像素子が２次元イメージセンサである場合には、固体撮像素子のシェーディング特性の影響により、画面（撮像領域）の周辺部で光量が少なくなることで、測定精度が劣化するため、一般的に画面中央部での評価しかできず、画面全体での評価を良好に行うことができないといった課題がある。
【００３１】
さらに、特許文献１に開示のもう１つの残像検出方法（図１３および図１４で説明のもの）では、シャッター制御（蓄積時間）による信号出力応答の線形性（リニアリティ）が保証された固体撮像素子でなければ、十分な測定精度が得られないという問題もあり、さらには、高価な間欠光源ではないが、残像測定には光源装置も必要となる。
【００３２】
また、特許文献２に開示の残像特性評価方法では、残像検出のための画素での電荷蓄積は、固体撮像素子の画素に電気的に電荷を注入して行うため、残像検出のための光源は不要であるが、この残像特性評価方法を行うための装置では、固体撮像素子の画素に電気的に電荷を注入するための構成が必要となり、残像特性評価に用いる装置の構成の複雑化を招くという問題がある。
【００３３】
このように従来の残像検出方法では、残像検出を行うための環境、つまり、画素に電荷を蓄積するのに、画素での光電変換のための光源や画素への電荷注入のための回路が必要であり、しかも、光源を用いる方法では、残像検出（残像評価）の結果が、測定対象となる固体撮像素子の光電変換特性(リニアリティ）のばらつきの影響を受ける。
【００３４】
本発明は、上記のような問題点を解決するためになされたものであり、残像検出のための光源を不要とし、しかも固体撮像素子の画素アレイ全体に対する残像特性の評価を、固体撮像素子の駆動制御のみにより簡単に行うことができる残像検出装置及び残像検出方法、並びにこのような残像検出装置の機能を搭載した半導体試験装置を得ることを目的とする。
【課題を解決するための手段】
【００３５】
本発明に係る残像検出装置は、全画素から電荷を読み出す全画素読出モードと、間引き画素以外の画素から電荷を読み出す間引読出モードの２つの動作モードを有し、読み出した電荷をフレーム毎に画像信号に変換して出力する固体撮像素子を遮光状態に保持し、該固体撮像素子の暗電流による残像を検出する残像検出装置であって、該固体撮像素子の駆動回路を制御して、該固体撮像素子の動作モードを該全画素読出モードと該間引読出モードとの間で切り換える撮像制御部と、該固体撮像素子から出力された画像信号に基づいて、該固体撮像素子のフレームに同期した画像を生成する画像生成部とを備え、該撮像制御部は、該間引読出モードで間引き画素に暗電流により蓄積された電荷が、該全画素読出モードで読み出されて、該画像生成部で該間引き画素と該間引き画素以外の画素からなる画像が得られるよう、該固体撮像素子の動作モードを該間引読出モードから該全画素読出モードに切り換えるものであり、そのことにより上記目的が達成される。
【００３６】
本発明は、上記残像検出装置において、前記撮像制御部は、前記間引読出モードでは、複数フレームに渡って前記間引き画素に暗電流により電荷が蓄積され、前記全画素読出モードでは、その直前の間引読出モードで該間引き画素に蓄積された電荷が読み出されるよう、前記固体撮像素子を該間引読出モードおよびこれに続く該全画素読出モードで動作させ、前記画像生成部は、該間引読出モードから該全画素読出モードへの切り替え直後の２フレーム目に該固体撮像素子から出力された出力信号に基づいて残像評価のための画像を生成することが好ましい。
【００３７】
本発明は、上記残像検出装置において、前記画像生成部は、前記固体撮像素子からの出力信号に対する信号処理により画像表示信号を生成する信号処理部と、該信号処理部により生成された画像表示信号に基づいて画像表示を行う表示部とを有することが好ましい。
【００３８】
本発明は、上記残像検出装置において、前記撮像制御部は、前記間引きモードでは前記固体撮像素子を、前記画素からの電荷の読み出しが、奇数行および偶数行のいずれか一方の画素を前記間引き画素として行われるよう制御することが好ましい。
【００３９】
本発明は、上記残像検出装置において、前記撮像制御部は、前記固体撮像素子が前記間引き読出モードで前記間引き画素以外の画素から電荷を読み出す動作として、奇数行の画素を間引く動作と、偶数行の画素を間引く動作とを行うよう該固体撮像素子を制御することが好ましい。
【００４０】
本発明は、上記残像検出装置において、前記画像生成部は、前記固体撮像素子を構成する画素毎に前記間引読出モードで蓄積された電荷に基づいて残像特性を検出する評価部を有することが好ましい。
【００４１】
本発明は、上記残像検出装置において、前記残像検出の対象とする固体撮像素子は、ＣＭＯＳ型固体撮像素子であることが好ましい。
【００４２】
本発明は、上記残像検出装置において、前記残像検出の対象とする固体撮像素子は、ＣＣＤ型固体撮像素子であることが好ましい。
【００４３】
本発明に係る半導体試験装置は、半導体装置を試験する半導体試験装置であって、該半導体装置に対してテスト信号を供給し、該テスト信号に基づいた該半導体装置の動作により得られる、該半導体装置からの出力信号に基づいて、該半導体装置の特性を検出する特性検出部を備え、該特性検出部は、上述した本発明に係る残像検出装置を含むものであり、そのことにより上記目的が達成される。
【００４４】
本発明に係る残像検出方法は、全画素から電荷を読み出す全画素読出モードと、間引き画素以外の画素から電荷を読み出す間引読出モードの２つの動作モードを有し、読み出した電荷をフレーム毎に画像信号に変換して出力する固体撮像素子を遮光状態に保持し、該固体撮像素子の暗電流による残像を検出する残像検出方法であって、該固体撮像素子の駆動回路を制御して、該固体撮像素子の動作モードを該全画素読出モードと該間引読出モードとの間で切り換える撮像制御ステップと、該固体撮像素子から出力された画像信号に基づいて、該固体撮像素子のフレームに同期した画像を生成する画像生成ステップとを備え、該撮像制御ステップでは、該間引読出モードで間引き画素に暗電流により蓄積された電荷が、該全画素読出モードで読み出されて、該画像生成ステップで該間引き画素と該間引き画素以外の画素からなる画像が得られるよう、該固体撮像素子の動作モードを該間引読出モードから該全画素読出モードに切り換えるものであり、そのことにより上記目的が達成される。
【００４５】
次に作用について説明する。
【００４６】
本発明において、全画素から電荷を読み出す全画素読出モードと、間引き画素以外の画素から電荷を読み出す間引読出モードの２つの動作モードを有し、読み出した電荷をフレーム毎に画像信号に変換して出力する固体撮像素子を遮光状態に保持し、該固体撮像素子の暗電流による残像を検出する残像検出装置において、間引読出モードで間引き画素に暗電流により蓄積された電荷が全画素読出モードで読み出されて、間引き画素と間引き画素以外の画素からなる画像が得られるよう、固体撮像素子の動作モードを間引読出モードから全画素読出モードに切り換えるので、間引き画素と間引き画素以外の画素からなるフレームに同期した画像が得られることとなる。
【００４７】
これにより、例えば、間引きによる選択行（間引き画素以外の画素からなる水平ラインの画素）と、非選択行（間引き画素からなる水平ラインの画素）との間での輝度差により残像有無を検出することが可能となる。
【００４８】
その結果、光源のいらない簡易な評価環境で固体撮像素子の残像特性を評価することができる。
【００４９】
また、本発明においては、固体撮像素子が、間引読出モードで間引き画素以外の画素から電荷を読み出す動作として、奇数行の画素を間引く動作と、偶数行の画素を間引く動作とを行うようにすることにより、奇数行の画素と偶数行の画素の両方について残像特性を評価することが可能となる。
【００５０】
また、本発明においては、画像生成部は、固体撮像素子を構成する画素毎に間引読出モードで蓄積された電荷に基づいて残像特性を検出するので、固体撮像素子を構成する全画素の残像特性を評価することができる。
【発明の効果】
【００５１】
以上のように、本発明によれば、残像検出のための光源を不要とし、しかも固体撮像素子の画素アレイ全体に対する残像特性の評価を行うことができる残像検出装置及び残像検出方法、並びにこのような残像検出装置の機能を搭載した半導体試験装置を実現することができる。
【図面の簡単な説明】
【００５２】
【図１】図１は、本発明の実施形態１による残像検出装置を説明する図であり、図１（ａ）は、その構成を模式的に示し、図１（ｂ）は、その外観を示している。
【図２】図２は、本発明の実施形態１による残像検出装置を説明する図であり、図２（ａ）は、残像検出の対象となるＣＭＯＳイメージセンサの全体構成を示し、図２（ｂ）はその画素の構成を具体的に示している。
【図３】図３は、本発明の実施形態１による残像検出装置を説明する図であり、残像検出の対象となるＣＭＯＳイメージセンサのテスト動作時における信号波形を示している。
【図４】図４は、本発明の実施形態１による残像検出装置を説明する図であり、その動作原理を模式的に示している。
【図５】図５は、本発明の実施形態２による残像検出装置を説明する図である。
【図６】図６は、本発明の実施形態２による残像検出装置を説明する図であり、残像検出の対象となるＣＣＤイメージセンサの全体構成を示している。
【図７】図７は、本発明の実施形態２による残像検出装置を説明する図であり、残像検出の対象となるＣＣＤイメージセンサのテスト動作時における信号波形を示している。
【図８】図８は、本発明の実施形態３による残像検出装置を説明する図である。
【図９】図９は、本発明の実施形態４による残像検出装置を説明する図であり、図９（ａ）は、その構成を模式的に示し、図９（ｂ）は、この残像検出装置における信号処理部の構成を具体的に示している。
【図１０】図１０は、本発明の実施形態５による半導体試験装置（テスター）を説明する図であり、図１０（ａ）はテスターおよび素子装着ソケットを示し、図１０（ｂ）は、このテスターの本体の構成を示している。
【図１１】図１１は、従来の残像特性を検出する方法として特許文献１に記載の方法を説明する図であり、この残像検出方法に用いる残像検出装置の構成を概念的に示している。
【図１２】図１２は、図１１に記載の従来の残像検出方法の原理を説明する。
【図１３】図１３は、従来の残像特性を検出する方法として特許文献１に記載の他の方法を説明する図であり、この残像検出方法を行うための残像検出装置を示している。
【図１４】図１４は、図１３に示す従来の他の残像検出方法の原理を説明する図である。
【発明を実施するための形態】
【００５３】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５４】
（実施形態１）
図１は、本発明の実施形態１による残像検出装置を説明する図であり、図１（ａ）は、その構成を模式的に示し、図１（ｂ）は、その外観を示している。
【００５５】
この実施形態１の残像検出装置１００は、複数の画素を行列状に配列してなる画素アレイ１００ａ１を備え、全画素から電荷を読み出す全画素読出モードと、間引き画素以外の画素から電荷を読み出す間引読出モードの２つの動作モードを有するＣＭＯＳ型固体撮像素子（以下、ＣＭＯＳイメージセンサという。）１００ａを対象として、このＣＭＯＳイメージセンサ１００ａの残像を検出する残像検出装置である。
【００５６】
この残像検出装置１００は、ＣＭＯＳイメージセンサ１００ａの駆動回路を制御して、ＣＭＯＳイメージセンサ１００ａの動作モードを全画素読出モードと間引読出モードとの間で切り換えるセンサ制御部（撮像制御部）１１３と、ＣＭＯＳイメージセンサ１００ａからの出力信号Ｖｏｕｔに対する信号処理により、画像を表示するための画像表示信号Ｖｄを生成する画像取得装置（画像生成部）１１０とを備え、センサ制御部１１３は、間引読出モードでは間引き画素に暗電流による電荷が蓄積され、全画素読出モードでは、間引き画素に蓄積された電荷が読み出されるよう、ＣＭＯＳイメージセンサ１００ａの動作モードを間引読出モードから全画素読出モードに切り換える構成となっている。
【００５７】
ここで、センサ制御部１１３は、間引読出モードでは、奇数行の画素が間引き画素となり、この間引き画素に複数フレームに渡って暗電流による電荷が蓄積され、全画素読出モードでは、その直前の間引読出モードで間引き画素（奇数行の画素）に蓄積された電荷が偶数行の画素の電荷とともに読み出されるよう、ＣＭＯＳイメージセンサ１００ａを間引読出モードと全画素読出モードの２つの動作モードの間で制御するものである。
【００５８】
また、画像生成部１１０は、ＣＭＯＳイメージセンサ１００ａからの出力信号Ｖｏｕｔに対する信号処理により画像表示信号Ｖｄを生成する信号処理部１１１と、該信号処理部により生成された画像表示信号Ｖｄに基づいて画像表示を行う表示部１１２とを有し、信号処理部１１１が、間引読出モードから全画素読出モードへの切り替え直後の２フレーム目にＣＭＯＳイメージセンサ１００ａから出力された出力信号に基づいて該画像信号を生成する構成となっている。
【００５９】
ここで、残像検出装置１００を構成する信号処理部１１１およびセンサ制御部１１３は、残像特性の検出対象であるＣＭＯＳイメージセンサ１００ａを装着可能な素子装着ボード（テストボード）１００ｂに内蔵されており、この素子装着ボード１００ｂの、ＣＭＯＳイメージセンサ１００ａのパッケージ１００ａ２を載置する載置面１００ｂ１には、パッケージ１００ａ２のリード端子１００ａ３を挿入して素子装着ボード１００ｂと電気的に接続するためのリード装着孔１００ｂ２が形成されている。また、このテストボード１００ｂは、その信号処理部１１１を接続ケーブル１００ｂ３により表示部１１２に接続したものである。ここで、表示部１１２は、例えばＬＣＤパネルなどの表示パネル１１２ａと、この表示パネル１１２ａを制御する表示制御部１１２ｂとを有している。
【００６０】
図２は、本発明の実施形態１による残像検出装置で行う残像検出の対象とするＣＭＯＳイメージセンサを説明する図であり、図２（ａ）は、このＣＭＯＳイメージセンサの全体構成を示し、図２（ｂ）はその画素の構成を具体的に示している。
【００６１】
図２（ａ）に示すＣＭＯＳイメージセンサ１００ａは、複数の画素を行列状に配列してなる画素アレイ１００ａ１と、各画素行（水平方向に並ぶ画素の配列）を選択する垂直デコーダ回路１０２と、選択された画素行の各画素からのアナログ画素信号をデジタル画素信号に変換して保持するＡＤＣ部１０４と、このＡＤＣ部１０４と信号出力線Ｌｏｕｔとの間に接続され、各画素列（垂直方向に並ぶ画素の配列）に対応する読出線選択トランジスタ（列選択トランジスタ）１０５と、ＡＤＣ部１０４に保持されている各画素に対応するデジタル画素信号が順次出力されるよう列選択トランジスタ１０５を制御する水平デコーダ回路１０３とを有している。なお、画素アレイ１００ａ１には、各画素列の画素からアナログ画素信号を読み出すための読出信号線Ｌｓが画素列毎に設けられ、各画素行の画素に行選択信号φＳＥを供給するための行選択信号線Ｌｄが画素行毎に設けられている。
【００６２】
また、図２では、画素１０１ａは奇数画素行を構成する画素（奇数行の画素）であり、画素１０１ｂは偶数画素行を構成する画素（偶数行の画素）である。
【００６３】
以下、画素の構成について説明する。
【００６４】
画素１０１ａは、入射光の光電変換を行うフォトダイオード（光電変換部）ＰＤａと、フォトダイオードＰＤａでの光電変換により得られた電荷を蓄積する電荷蓄積部（フローティングデフュージョン部）ＦＤと、フォトダイオードＰＤａから電荷を電荷蓄積部ＦＤに転送する転送トランジスタＴＧａと、電源電圧ＶＤＤと電荷蓄積部ＦＤとの間に接続され、電荷蓄積部ＦＤの電位を電源電圧ＶＤＤにリセットするリセットトランジスタＲＧと、一端が電源電圧ＶＤＤに接続され、電荷蓄積部ＦＤの電位を増幅する増幅トランジスタＡＧと、この増幅トランジスタＡＧの他端と読出信号線Ｌｓとの間に接続され、画素を選択する画素選択トランジスタＳＧａとを有している。
【００６５】
ここで、上記リセットトランジスタＲＧのゲートには画素リセット信号φＲＳＴが入力され、転送トランジスタＴＧａのゲートには奇数行転送信号φＴＧａが入力され、選択トランジスタＳＧａのゲートには奇数行選択信号φＳＥａが入力されるようになっている。また、転送信号φＴＧａは、間引読出モードでは転送トランジスタＴＧａのオフ状態が維持され、全画素読出モードでは、フレーム毎に所定期間（転送パルスＰｒｄの期間）だけ転送トランジスタＴＧａがオンするよう転送トランジスタＴＧａを制御する制御信号となっている。
【００６６】
偶数行の画素１０１ｂも上述した奇数行の画素１０１ａと同の一構成を有しているが、これらの画素１０１ｂの転送信号（偶数行転送信号）φＴＧｂは、奇数行の画素１０１ａの転送信号φＴＧａとは異なり、動作モードが間引読出モードであるか全画素読出モードであるかに拘わらず、フレーム毎に所定期間（転送パルスＰｒｄの期間）だけ転送トランジスタＴＧｂがオンするよう転送トランジスタＴＧｂを制御する制御信号となっている。
【００６７】
つまり、この偶数行の画素１０１ｂは、入射光の光電変換を行うフォトダイオード（光電変換部）ＰＤｂと、フォトダイオードＰＤｂでの光電変換により得られた電荷を蓄積する電荷蓄積部（フローティングデフュージョン部）ＦＤと、フォトダイオードＰＤｂから電荷を電荷蓄積部ＦＤに転送する転送トランジスタＴＧｂと、電源電圧ＶＤＤと電荷蓄積部ＦＤとの間に接続され、電荷蓄積部ＦＤの電位を電源電圧ＶＤＤにリセットするリセットトランジスタＲＧと、一端が電源電圧ＶＤＤに接続され、電荷蓄積部ＦＤの電位を増幅する増幅トランジスタＡＧと、この増幅トランジスタＡＧの他端と読出信号線Ｌｓとの間に接続され、画素を選択する選択トランジスタＳＧｂとを有している。
【００６８】
ここで、上記リセットトランジスタＲＧのゲートには画素リセット信号φＲＳＴが入力され、転送トランジスタＴＧｂのゲートには偶数行転送信号φＴＧｂが入力され、選択トランジスタＳＧｂのゲートには偶数行選択信号φＳＥｂが入力されるようになっている。
【００６９】
また、このようなＣＭＯＳイメージセンサ１００ａは、その画素を構成する光電変換部（フォトダイオード）で光電変換以外にも熱的に電子正孔対が発生するものである。つまり、このような電子正孔対は、ＣＭＯＳイメージセンサ１００ａへの入射光がなくても発生し、光電変換部ＰＤａおよびＰＤｂに蓄積され、転送トランジスタＴＧａ及びＴＧｂにより、光電変換により得られた信号電流とともに電荷蓄積部ＦＤに読み出される。
【００７０】
また、残像検出装置１００を構成するセンサ制御部１１３は、ＣＭＯＳイメージセンサ１００ａの駆動回路である垂直デコーダ回路１０２に、制御信号として、上記リセット信号φＲＳＴ、奇数行転送信号φＴＧａ、偶数行転送信号φＴＧｂ、奇数行選択信号φＳＥａ、及び偶数行選択信号φＳＥｂを供給し、さらにＣＭＯＳイメージセンサ１００ａの駆動回路である水平デコーダ回路１０３に制御信号として、読出線選択トランジスタ１０５の制御信号である列選択信号φＨＤを供給する構成となっている。
【００７１】
なお、クロック信号ＶＤは、フレームの基準となるタイミング信号であり、センサ制御部１１３内部で他の制御信号を生成する基準信号となるものである。
【００７２】
次に動作について説明する。
【００７３】
図３および図４は、本発明の実施形態１による残像検出装置を説明する図であり、図３は、残像検出時の駆動信号および画素での電荷蓄積時の信号波形を示し、図４はその動作原理を示している。
【００７４】
まず、残像の検出対象となるＣＭＯＳイメージセンサ１００ａを残像検出装置１００のテストボード１００ｂに遮光状態となるように装着し、残像検出装置１００によるＣＭＯＳイメージセンサ１００ａのテストを開始する。
【００７５】
これにより、残像検出装置１００のセンサ制御部１１３からＣＭＯＳイメージセンサ１００ａの垂直デコーダ回路（駆動回路）１０２には、制御信号としてリセット信号φＲＳＴ、奇数行転送信号φＴＧａ、偶数行転送信号φＴＧｂ、奇数行選択信号φＳＥａ、及び偶数行選択信号φＳＥｂが供給され、ＣＭＯＳイメージセンサの水平デコーダ回路（駆動回路）１０３に制御信号として、列選択信号φＨＤが供給される。
【００７６】
このようにデコーダ回路１０２および１０３に制御信号が供給されると、全画素読出モードでは、垂直デコーダ回路１０２は、行選択信号φＳＥａ及びφＳＥｂにより水平画素列を順次選択し、各水平画素列を選択している状態で、各水平画素列における各画素の光電変換部に蓄積されている電荷が電荷蓄積部ＦＤに読み出され、さらに電荷蓄積部ＦＤの電位が増幅トランジスタＡＧで増幅されて、対応する画素列の読出信号線Ｌｓにアナログ画素信号として読み出されるよう各画素を制御する。
【００７７】
各画素列の読出信号線Ｌｓに読み出されたアナログ画素信号はＡＤＣ回路１０４によりデジタル画素信号に変換されて保持される。このようにＡＤＣ回路１０４に保持された、選択された水平画素列における各画素のデジタル画素信号は、水平デコーダ回路１０３が列選択トランジスタ１０５をその制御信号である列選択信号φＨＤにより順次オン状態とすることにより、順次、信号出力線Ｌｏｕｔを介して出力信号Ｖｏｕｔとして残像検出装置１００に出力される。
【００７８】
但し、この残像検出装置１００のセンサ制御部１１３は、残像検出のため、所定数のフレーム期間が経過するまでの間、つまり、ＣＭＯＳイメージセンサの各画素に暗電流により残像検出に必要となる程度の電荷が溜まるまでの間は、ＣＭＯＳイメージセンサ１００ａを間引き読出モードで駆動する。
【００７９】
以下具体的に、ＣＭＯＳイメージセンサの間引き読出モードでの動作について、間引きモードで駆動される最後のフレームＦ（Ｘ）（図３参照）を例に挙げて説明する。
【００８０】
〔間引きモードで駆動される最後のフレームＦ（Ｘ）での動作〕
このフレームＦ（Ｘ）では、間引きされる奇数画素行の画素１０１ａは奇数行選択信号φＳＥａにより選択されることはなく、間引きされない偶数画素行の画素１０１ｂのみ偶数行選択信号φＳＥｂにより選択され、これらの画素１０１ｂから電荷の読み出しが行われる。
【００８１】
つまり、奇数画素行に隣接する次の画素行である偶数画素行の画素１０１ｂでは、偶数行選択信号φＳＥｂにより選択トランジスタＳＧｂがオンした状態で、リセット信号φＲＳＴ（具体的には、リセットパルスＰｒｓｔ）により電荷蓄積部ＦＤの電位が電源電位ＶＤＤにリセットされ、その後、転送トランジスタＴＧｂが偶数行転送信号φＴＧｂにより所定期間Ｔｒｄ（つまり、転送パルスＰｒｄのパルス期間）だけオン状態になるため、光電変換部ＰＤｂに暗電流により蓄積された電荷が電荷蓄積部ＦＤに転送されることとなり、従って、読出信号線Ｌｓには、この蓄積された電荷に応じた信号レベルのアナログ画素信号が出力され、ＡＤＣ回路１０４からは、この偶数画素行の画素１０１ｂの画素信号として、蓄積された電荷に応じた信号値のデジタル画素信号が出力される。
【００８２】
従って、間引読出モードでは、ＣＭＯＳイメージセンサ１００ａからは、図４に示す暗電流により形成される暗電流画像（Ｆ）における偶数画素行の画素からなる画像（ほぼ黒レベルの画像）が出力されることとなり、残像検出装置１００における画像取得装置１１０の表示部１１２には、暗電流画像として、偶数画素行の画素１０１ｂのみからなる画像ＤＦが表示されることとなる。
【００８３】
なお、間引きされる奇数画素行の画素１０１ａにおいても、リセット信号φＲＳＴにより電荷蓄積部ＦＤの電位はフレーム毎に電源電位ＶＤＤにリセットされるが、転送トランジスタＴＧａはオフ状態のままである。このため、奇数画素行の画素１０１ａの光電変換部ＰＤａには暗電流により電荷（電子）が蓄積されることとなり、この光電変換部ＰＤａでの蓄積電荷による電位Ｖｐｄａは、図３に示すように変化することとなる。なお、偶数画素行の画素１０１ｂの光電変換部ＰＤｂにも暗電流により電荷が蓄積され、この光電変換部ＰＤｂでの蓄積電荷による電位Ｖｐｄｂも変化するが、間引きされない偶数画素行の画素１０１ｂでは、光電変換部ＰＤｂにて暗電流により蓄積される電荷は、フレーム毎に偶数行転送信号φＴＧｂがハイレベルになるタイミングで電荷蓄積部ＦＤに転送されるため、この光電変換部ＰＤｂでの蓄積電荷による電位Ｖｐｄｂの変化は微小である。このため、図３では電位Ｖｐｄｂを示す波形は変化させていない。
【００８４】
次に、ＣＭＯＳイメージセンサの全画素読出モードでの動作について、間引読出モードから全画素読出モードに切り換えた直後のフレームＦ（Ｘ＋１）（図３参照）を例に挙げて説明する。
【００８５】
〔全画素読出モードに切り替え直後のフレームＦ（Ｘ＋１）での動作〕
このフレームＦ（Ｘ＋１）では、奇数画素行の画素１０１ａおよび偶数画素行の画素１０１ｂともに、行選択信号φＳＥａ及びφＳＥｂにより選択されることとなり、これらの画素アレイを構成する全画素から電荷の読み出しが行われる。
【００８６】
つまり、奇数画素行の画素１０１ａでは、奇数行選択信号φＳＥａにより選択トランジスタＳＧａがオンした状態で、リセット信号φＲＳＴにより電荷蓄積部ＦＤの電位が電源電位ＶＤＤにリセットされ、その後、転送トランジスタＴＧａが奇数行転送信号φＴＧａにより所定期間Ｔｒｄだけオン状態になるため、光電変換部ＰＤａに複数のフレーム期間に渡って暗電流により蓄積された電荷が一度に電荷蓄積部ＦＤに転送されて蓄積されることとなる。
【００８７】
従って、読出信号線Ｌｓには、この電荷蓄積部ＦＤに蓄積された電荷に応じた信号レベルのアナログ画素信号が出力され、ＡＤＣ回路１０４からは、この奇数画素行の画素１０１ａの画素信号として、蓄積された電荷に応じた信号値のデジタル画素信号が、水平デコーダ回路１０３により読出線選択トランジスタ１０５がオンすることにより出力される。
【００８８】
同様に、この奇数画素行に隣接する次の画素行である偶数画素行の画素１０１ｂでは、偶数行選択信号φＳＥｂにより選択トランジスタＳＧｂがオンした状態で、リセット信号φＲＳＴにより電荷蓄積部ＦＤの電位が電源電位ＶＤＤにリセットされ、その後、転送トランジスタＴＧｂが偶数行転送信号φＴＧｂにより所定期間Ｔｒｄだけオン状態になるため、光電変換部ＰＤｂに暗電流により蓄積された電荷が電荷蓄積部ＦＤに転送されることとなり、従って、読出信号線Ｌｓには、この蓄積された電荷に応じた信号レベルのアナログ画素信号が出力され、ＡＤＣ回路１０４からは、この偶数画素行の画素１０１ｂの画素信号として、蓄積された電荷に応じた信号値のデジタル画素信号が出力される。
【００８９】
従って、間引き読出モードから全画素読出モードに切り換えた直後のフレームＦ（Ｘ＋１）では、ＣＭＯＳイメージセンサ１００ａからは、図４に示す暗電流により形成される暗電流画像（Ｇ）における全画素からなる画像が出力されることとなり、残像検出装置１００における画像取得装置１１０の表示部１１２には、暗電流画像として、奇数行の画素１０１ａからなる明るい領域ＬＲｅ１と、偶数画素行の画素１０１ｂからなる暗い領域ＤＲｅ１とが交互に配置された画像ＤＧが表示されることとなる。
【００９０】
なお、図３には、フレームＦ（Ｘ＋１）における出力信号Ｖｏｕｔとして、奇数行の画素に対応するデジタル画像信号（各行の画素に対する総和値）Ｇｓａ１と偶数行の画素に対応するデジタル画像信号（各行の画素に対する総和値）Ｇｓｂ１とを示している。
【００９１】
〔全画素読出モードに切り替え直後の２つ目のフレームＦ（Ｘ＋２）での動作〕
このフレームＦ（Ｘ＋２）では、フレームＦ（Ｘ＋１）と同様に、奇数画素行の画素１０１ａおよび偶数画素行の画素１０１ｂともに、奇数行選択信号φＳＥａ及び偶数行選択信号φＳＥｂにより選択されることとなり、これらの画素アレイを構成する全画素から電荷の読み出しが行われる。
【００９２】
但し、このフレームＦ（Ｘ＋２）では、直前のフレームＦ（Ｘ＋１）では奇数行の画素１０１ａからは、複数のフレームに渡って暗電流により蓄積した多くの電荷が、一度に光電変換部ＰＤａから読み出されているため、フレームＦ（Ｘ＋１）での読み出しの際に取り残した電荷がある場合がある。このような場合には、このモード切り替え後の２つ目のフレームＦ（Ｘ＋２）で、奇数行の画素１０１ａから、取り残した電荷がデジタル画素信号として読み出されることとなる。
【００９３】
一方、偶数行の画素１０１ｂでは、間引読出モードでは間引きは行われておらず、この画素１０１ｂからは、このＣＭＯＳイメージセンサで暗電流が発生している場合でも、光電変換部に１フレーム期間に暗電流により溜まる微小な電荷が読み出されるだけであるため、偶数行の画素１０１ｂから読み出されるデジタル画素信号はほぼ黒レベル値となる。
【００９４】
従って、間引読出モードから全画素読出モードに切り換えた後の２つ目のフレームＦ（Ｘ＋２）では、ＣＭＯＳイメージセンサ１００ａからは、図４に示す暗電流により形成される暗電流画像（Ｈ）における全画素からなる画像がデジタル出力Ｖｏｕｔとして出力されることとなり、残像検出装置１００における画像取得装置１１０の表示部１１２には、暗電流画像として、奇数行の画素１０１ａからなる、前フレームの読み出しの際に読み残した電荷に対応する薄暗い領域ＬＲｅ２と、偶数画素行の画素１０１ｂからなる暗い領域ＤＲｅ２とが交互に配置された画像ＤＨが表示されることとなる。
【００９５】
なお、図３には、フレームＦ（Ｘ＋２）における出力信号Ｖｏｕｔとして、奇数行の画素に対応するデジタル画像信号（各行の画素に対する総和値）Ｇｓａ２と偶数行の画素に対応するデジタル画像信号（各行の画素に対する総和値）Ｇｓｂ２とを示している。
【００９６】
この画像ＤＨにおける薄暗い領域ＬＲｅ２と暗い領域ＤＲｅ２との輝度レベルの比較により残像の程度を評価することができる。なお、残像の評価は目視により行うことも可能であるが、残像検出装置の信号処理部１１１では、フレームＦ（Ｘ＋２）での奇数行の画素の輝度と偶数行の画素の輝度との比率は、ＣＭＯＳイメージセンサからの出力信号Ｖｏｕｔに基づいて算出可能であるので、この比率を予め準備した閾値と比較することでより正確に残像の評価を行うことができる。
【００９７】
なお、このような実施形態１の残像検出方法では、残像を評価するために、光電変換部には暗電流により電荷を蓄積するものであるので、この電荷の蓄積時間や、ＡＤＣ回路でのＡＤ変換前のアナログ画素信号に対する増幅ゲインはできるだけ大きくすることが望ましい。
【００９８】
このように本実施形態１の残像検出装置１００では、検出対象となるＣＭＯＳイメージセンサを、遮光状態で奇数行および偶数行の画素１０１ａおよび１０１ｂに暗電流により蓄積された電荷を、奇数行の画素１０１ａを間引いて読み出す１／２間引読出モードで複数フレームに渡って駆動し、その後、動作モードを全画素読出モードに切り換えた後に、２フレームに渡って、遮光状態で奇数行および偶数行の画素１０１ａおよび１０１ｂに蓄積された電荷を読み出し、動作モードの切り替え後の２つ目のフレームで得られた画像信号における、奇数行の画素の画素値と偶数行の画素の画素値とのレベル差に基づいて残像を評価するようにしたので、残像検出のための光源を不要とし、しかもＣＭＯＳイメージセンサの画素アレイの全体に対する残像特性の評価を、ＣＭＯＳイメージセンサの駆動制御のみにより簡単に行うことができる。
【００９９】
また、動作モードを間引き読出モードから全画素読出モードに切り換えた後の２つ目のフレームで得られた画像信号を表示することで、目視による評価が可能となる。
【０１００】
なお、この実施形態１では、センサ制御部１１３は、間引読出モードではＣＭＯＳイメージセンサ１００ａを、画素アレイ１００ａ１の画素からの電荷の読み出しが、奇数行および偶数行のうちの奇数行の画素を間引いて行われるよう制御する構成となっているが、間引読出モードで間引く画素は、奇数行の画素ではなく偶数行の画素でもよい。
【０１０１】
また、間引読出モードで間引く画素は、奇数行の画素および偶数行の画素の一方に限るものではない。
【０１０２】
例えば、間引く画素と間引かない画素とを、画素アレイ１００ａ１における隣接する所定数の水平行毎に交互に配置してもよい。例えば、隣接する所定数ｍ（ｍ：２以上であって、画素アレイにおける行数の１／２以下の整数）の画素行毎に、間引く画素と間引かない画素とを交互に配置してもよい。
【０１０３】
さらに、画素アレイを、所定個数（ｓ×ｔ：ｓ、ｔは水平方向、垂直方向の画素数）のブロック毎に分割し、さらに、間引く画素からなるブロックと、間引かない画素からなるブロックとを千鳥格子状に配置してもよい。ここで、画素アレイを分割するブロックの横方向のサイズｓは、２以上でかつ画素アレイにおける垂直画素列の数の１／２以下とし、画素アレイを分割するブロックの縦方向のサイズｔは、２以上でかつ画素アレイにおける水平画素列の数の１／２以下とすることが望ましい。
（実施形態２）
図５は、本発明の実施形態２による残像検出装置を説明する図であり、その構成を模式的に示している。
【０１０４】
この実施形態２の残像検出装置２００は、複数の画素を行列状に配列してなる画素アレイ２００ａ１を備え、全画素から電荷を読み出す全画素読出モードと、一部の画素から電荷を読み出す間引読出モードの２つの動作モードを有するＣＣＤ型固体撮像素子（以下、ＣＣＤイメージセンサという。）２００ａを対象として、このＣＣＤイメージセンサ２００ａの残像を検出する残像検出装置である。
【０１０５】
この残像検出装置２００は、ＣＣＤイメージセンサ２００ａの駆動回路を制御して、ＣＣＤイメージセンサ２００ａの動作モードを全画素読出モードと間引読出モードとの間で切り換えるセンサ制御部（撮像制御部）２１３と、ＣＣＤイメージセンサ２００ａからの出力信号Ｖｏｕｔに対する信号処理により、画像を表示するための画像表示信号Ｖｄを生成する画像取得装置（画像生成部）２１０とを備え、センサ制御部２１３は、間引読出モードでは間引き画素に暗電流による電荷が蓄積され、全画素読出モードでは、間引き画素に蓄積された電荷が読み出されるよう、ＣＣＤイメージセンサ２００ａの動作モードを間引読出モードから全画素読出モードに切り換える構成となっている。
【０１０６】
ここで、センサ制御部２１３は、間引読出モードでは、奇数行の画素が間引き画素となり、この間引き画素に複数フレームに渡って暗電流による電荷が蓄積され、全画素読出モードでは、その直前の間引読出モードで間引き画素（奇数行の画素）に蓄積された電荷が偶数行の画素の電荷とともに読み出されるよう、ＣＣＤイメージセンサ２００ａを間引読出モードと全画素読出モードの２つの動作モードの間で制御するものである。
【０１０７】
また、画像生成部２１０は、ＣＣＤイメージセンサ２００ａからの出力信号Ｖｏｕｔに対する信号処理により画像信号Ｖｄを生成する信号処理部２１１と、該信号処理部により生成された画像表示信号Ｖｄに基づいて画像表示を行う表示部２１２とを有し、信号処理部２１１が、間引読出モードから全画素読出モードへの切り替え直後の２フレーム目にＣＣＤイメージセンサ２００ａから出力された出力信号に基づいて該画像表示信号Ｖｄを生成する構成となっている。
【０１０８】
ここで、残像検出装置２００を構成する信号処理部２１１およびセンサ制御部２１３は、実施形態１における残像検出装置１００と同様、残像特性の検出対象であるＣＣＤイメージセンサ２００ａを装着可能な素子装着ボード（テストボード）に内蔵されており、このテストボードは、ＣＣＤイメージセンサ２００ａのパッケージ２００ａ２を装着したとき、そのリード端子２００ａ３と電気的な接続が可能な構成となっており、また、その信号処理部２１１を接続ケーブルにより表示部２１２に接続したものである。ここで、表示部２１２は、実施形態１における表示部１１２と同一のものである。
【０１０９】
図６は、本発明の実施形態２による残像検出装置を説明する図であり、残像検出の対象となるＣＣＤイメージセンサの全体構成を示している。
【０１１０】
このＣＣＤイメージセンサ２００ａは、複数の画素を行列状に配列してなる画素アレイ２０１を有している。画素アレイ２０１では、各画素を構成する光電変換部（フォトダイオード部）が行列状に配列され、また各光電変換部の列毎に、この光電変換部に蓄積された電荷を垂直駆動信号φＶ１ａ、φＶ２、φＶ３ａ、φＶ４により垂直方向Ｘに転送する垂直転送部（ＶＣＣＤ部）２０２が配置されている。
【０１１１】
ここで、画素２０１ａは奇数行の画素であり、奇数行の光電変換部ＰＤａと、垂直転送部２０２の、この光電変換部ＰＤａに対向する部分と、この光電変換部ＰＤａに蓄積された電荷を垂直転送部２０２へ読み出すための電荷読出部（読出ゲート）Ｔｇａとから構成されており、また、画素２０１ｂは偶数行の画素であり、偶数行の光電変換部ＰＤｂと、垂直転送部２０２の、この光電変換部ＰＤｂに対向する部分と、この光電変換部ＰＤｂに蓄積された電荷を垂直転送部２０２へ読み出すための電荷読出部（読出ゲート）Ｔｇｂとから構成されている。
【０１１２】
また、ＣＣＤイメージセンサ２００ａは、垂直転送部２０２からの信号電荷を水平駆動信号φＨ１およびφＨ２により水平方向Ｙに転送する水平転送部２０３と、この水平転送部２０３からの信号電荷を受けて増幅する出力回路２０４と、垂直転送部２０２を垂直駆動信号φＶ１ａ、φＶ２、φＶ３ａ、φＶ４により駆動するとともに、水平転送部２０３を水平駆動信号φＨ１、φＨ２により駆動するＣＣＤ駆動回路２０５とを備えている。
【０１１３】
そして、残像検出装置２００を構成するセンサ制御部２１３は、ＣＣＤイメージセンサ２００ａのＣＣＤ駆動回路２０５が垂直駆動信号φＶ１ａ、φＶ２、φＶ３ａ、φＶ４を垂直転送部２０２に供給し、かつ水平駆動信号φＨ１、φＨ２を水平転送部２０３に供給するようこのＣＣＤ駆動回路２０５を制御する構成となっている。
【０１１４】
なお、ここでは、垂直駆動信号φＶ１ａは、垂直転送部２０２の垂直転送ゲートを駆動するとともに、奇数行の光電変換部ＰＤａから垂直転送部２０２に電荷を読み出す電荷読出部の読出ゲートＴｇａを駆動する信号であり、垂直駆動信号φＶ３ａは、垂直転送部の垂直転送ゲートを駆動するとともに、偶数行の光電変換部ＰＤｂから垂直転送部２０２に電荷を読み出す電荷読出部の読出ゲートＴｇｂを駆動する信号である。また、垂直駆動信号φＶ２およびφＶ４は、垂直転送部の垂直転送ゲートのみを駆動する信号である。また、水平駆動信号φＨ１、φＨ２は、水平転送部２０３の水平転送ゲートを駆動する信号である。
【０１１５】
次に動作について説明する。
【０１１６】
図７は、本発明の実施形態２による残像検出装置を説明する図であり、その動作時の信号波形を示している。
【０１１７】
まず、実施形態１と同様に、検出対象となるＣＣＤイメージセンサ２００ａを残像検出装置２００のテストボード（図１（ｂ）参照）に遮光状態となるように装着し、残像検出装置２００によるＣＭＯＳイメージセンサ２００ａのテストを開始する。
【０１１８】
これにより、残像検出装置２００のセンサ制御部２１３がＣＣＤイメージセンサ２００ａのＣＣＤ駆動回路２０５を制御すると、このＣＣＤ駆動回路２０５から垂直転送部２０２に垂直駆動信号φＶ１ａ、φＶ２、φＶ３ａ、φＶ４が供給され、水平転送部２０４に水平駆動信号φＨ１、φＨ２が供給される。
【０１１９】
このように垂直転送部２０２および水平転送部２０３に駆動信号が供給されると、全画素読出モードでは、各画素の光電変換部に蓄積されている電荷が垂直転送部２０２に読み出されて水平転送部２０３へ転送され、さらに水平転送部２０３では、垂直転送部２０２からの電荷が水平方向に転送されて、出力回路２０４を介して画像信号として出力される。
【０１２０】
但し、この残像検出装置２００のセンサ制御部２１３は、残像検出のため、所定数のフレーム期間が経過するまでの間、つまり、ＣＣＤイメージセンサの各画素に暗電流により残像検出に必要となる程度の電荷が溜まるまでの間は、ＣＣＤイメージセンサ２００ａを間引き読出モードで駆動する。
【０１２１】
以下具体的に、ＣＣＤイメージセンサの間引き読出モードでの動作について、間引きモードで駆動される最後のフレームＦ（Ｙ）（図７参照）を例に挙げて説明する。
【０１２２】
〔間引きモードで駆動される最後のフレームＦ（Ｙ）での動作〕
このフレームＦ（Ｙ）では、間引きされる奇数画素行の画素２０１ａの電荷は、垂直駆動信号φＶ１ａにより垂直転送部２０２へ読み出されることはなく、間引きされない偶数画素行の画素２０１ｂの電荷のみ垂直駆動信号φＶ３ａの読出しパルスＰｒｄにより垂直転送部２０２へ読み出される。
【０１２３】
その後、各画素列に対応する垂直転送部２０２から水平転送部２０３へ偶数行の画素の電荷が転送される度に、水平転送部２０３では、垂直転送部２０２から受け取った１水平行分の画素の電荷が水平転送により出力部２０４を介して画素信号として出力される。このとき、水平転送部２０３は、奇数行の画素に対応する電荷を受け取ったとき、水平転送動作は行わずに、受け取った電荷を電荷排出ドレイン（図示せず）を介して廃棄する。
【０１２４】
従って、間引き読出モードでは、ＣＣＤイメージセンサ２００ａからは、図４に示す暗電流により形成される暗電流画像（Ｆ）における偶数画素行の画素からなる画像が出力されることとなり、残像検出装置２００における画像取得装置２１０の表示部２１２には、暗電流画像として、偶数画素行の画素２０１ｂのみからなる画像ＤＦが表示されることとなる。
【０１２５】
なお、間引きモードで動作している間は、間引きされる奇数画素行の画素２０１ａの光電変換部ＰＤａには暗電流により電荷が蓄積されることとなり、この光電変換部ＰＤａでの蓄積電荷による電位Ｖｐｄａは、図７に示すように変化することとなる。また、偶数画素行の画素１０１ｂの光電変換部ＰＤｂにも暗電流により電荷が蓄積され、この光電変換部ＰＤｂでの蓄積電荷による電位Ｖｐｄｂも変化するが、間引きされない偶数画素行の画素１０１ｂでは、光電変換部ＰＤｂにて暗電流により蓄積される電荷は、フレーム毎に垂直転送部２０２に読み出されるため、この光電変換部ＰＤｂでの蓄積電荷による電位Ｖｐｄｂの変化は微小である。このため、図７では電位Ｖｐｄｂを示す波形は変化させていない。
【０１２６】
次に、ＣＣＤイメージセンサの全画素読出モードでの動作について、間引読出モードから全画素読出モードに切り換えた直後のフレームＦ（Ｙ＋１）（図７参照）を例に挙げて説明する。
【０１２７】
〔全画素読出モードに切り替え直後のフレームＦ（Ｙ＋１）での動作〕
このフレームＦ（Ｙ＋１）では、奇数画素行の画素２０１ａの電荷は、垂直駆動信号φＶ１ａの読出しパルスＰｒｄにより垂直転送部２０２へ読み出され、偶数画素行の画素２０１ｂの電荷は、垂直駆動信号φＶ３ａの読出しパルスＰｒｄにより垂直転送部２０２へ読み出される。
【０１２８】
その後、各画素列に対応する垂直転送部２０２から水平転送部２０３へ１水平行分の画素の電荷が転送される度に、水平転送部２０３では、垂直転送部から受け取った１水平行分の画素の電荷が水平転送により出力部２０４を介して画素信号として出力される。
【０１２９】
従って、間引読出モードから全画素読出モードに切り換えた直後のフレームＦ（Ｙ＋１）では、ＣＣＤイメージセンサ２００ａからは、図４に示す暗電流により形成される暗電流画像（Ｇ）における全画素からなる画像が出力されることとなり、残像検出装置２００における画像取得装置２１０の表示部２１２には、暗電流画像として、奇数行の画素２０１ａからなる明るい領域ＬＲｅ１と、偶数画素行の画素２０１ｂからなる暗い領域ＤＲｅ１とが交互に配置された画像ＤＧが表示されることとなる。
【０１３０】
〔全画素読出モードに切り替え直後の２つ目のフレームＦ（Ｙ＋２）での動作〕
このフレームＦ（Ｙ＋２）では、フレームＦ（Ｙ＋１）と同様に、奇数画素行の画素２０１ａの電荷は、垂直駆動信号φＶ１ａの読出パルスＰｒｄにより垂直転送部２０２へ読み出され、偶数画素行の画素２０１ｂの電荷は、垂直駆動信号φＶ３ａの読出パルスＰｒｄにより垂直転送部２０２へ読み出される。
【０１３１】
その後、各画素列に対応する垂直転送部２０２から水平転送部２０３へ１画素行分の画素の電荷が転送される度に、水平転送部２０３では、垂直転送部から受け取った１画素行分の画素の電荷が水平転送により出力部２０４を介して画素信号として出力される。
【０１３２】
但し、このフレームＦ（Ｙ＋２）では、直前のフレームＦ（Ｙ＋１）では奇数行の画素２０１ａからは、複数のフレームに渡って暗電流により蓄積した多くの電荷が一度に光電変換部ＰＤａから読み出されているため、フレームＦ（Ｙ＋１）での読み出しの際に取り残した電荷がある場合がある。このような場合には、このモード切り替え後の２つ目のフレームＦ（Ｙ＋２）で、奇数行の画素２０１ａから、取り残した電荷が読み出されることとなる。
【０１３３】
一方、偶数行の画素２０１ｂでは、間引き読出モードでは間引きは行われておらず、この画素２０１ｂからは、このＣＣＤイメージセンサで暗電流が発生している場合でも、光電変換部に１フレーム期間に暗電流により溜まる微小な電荷が垂直転送部２０２に読み出されるだけであるため、偶数行の画素２０１ｂから読み出される画素信号はほぼ黒レベル値となる。
【０１３４】
従って、間引読出モードから全画素読出モードに切り換えた後の２つ目のフレームＦ（Ｙ＋２）では、ＣＣＤイメージセンサ２００ａからは、図４に示す暗電流により形成される暗電流画像（Ｈ）における全画素からなる画像が出力信号Ｖｏｕｔとして出力されることとなり、残像検出装置２００における画像取得装置２１０の表示部２１２には、暗電流画像として、奇数行の画素２０１ａからなる、前フレームの読み出しの際に読み残した電荷に対応する薄暗い領域ＬＲｅ２と、偶数画素行の画素２０１ｂからなる暗い領域ＤＲｅ２とが交互に配置された画像ＤＨが表示されることとなる。
【０１３５】
この画像ＤＨにおける薄暗い領域ＬＲｅ２と暗い領域ＤＲｅ２との輝度レベルの比較により残像の程度を評価することができる。なお、残像の評価は目視により行うことも可能であるが、残像検出装置の信号処理部では、フレームＦ（Ｙ＋２）での奇数行の画素の輝度と偶数行の画素の輝度との比率は、ＣＣＤイメージセンサからの出力信号に基づいて算出可能であるので、この比率を予め準備した閾値と比較することでより正確に残像の評価を行うことができる。
（実施形態３）
図８は、本発明の実施形態３による残像検出装置を説明する図である。
【０１３６】
この実施形態３の残像検出装置３００は、実施形態１の残像検出装置１００におけるセンサ制御部１１３に代えて、間引き画素を、奇数行の画素とするか偶数行の画素とするかを切換え、間引き画素を奇数行の画素として残像特性を評価する処理と、間引き画素を偶数行の画素として残像特性を評価する処理とを連続して行うようＣＭＯＳイメージセンサ１００ａの駆動回路（デコーダ回路）を制御するセンサ制御部３１３を備えたものである。
【０１３７】
この実施形態３の残像検出装置３００におけるその他の構成は、実施形態１の残像検出装置１００におけるものと同一である。
【０１３８】
具体的には、この実施形態３の残像検出装置３００におけるセンサ制御部３１３は、実施形態１のセンサ制御部１１３と同様に、間引読出モードでは、奇数行の画素が間引き画素となり、この間引き画素に複数フレームに渡って暗電流による電荷が蓄積され、全画素読出モードでは、その直前の間引読出モードで間引き画素（奇数行の画素）に蓄積された電荷が偶数行の画素の電荷とともに読み出されるよう、ＣＭＯＳイメージセンサ１００ａを間引読出モードと全画素読出モードの２つの動作モードの間で制御する。
【０１３９】
つまり、遮光状態で奇数行および偶数行の画素１０１ａおよび１０１ｂに暗電流により蓄積された電荷を奇数行の画素１０１ａを間引いて読み出す１／２間引読出しモードで、複数フレームに渡ってＣＭＯＳイメージセンサを駆動し、その後、動作モードを全画素読出モードに切り換えた後に、２フレームに渡って、遮光状態で奇数行および偶数行の画素１０１ａおよび１０１ｂに蓄積された電荷を読み出し、動作モードの切り替え後の２つ目のフレームで得られた画像信号における、奇数行の画素の画素値（画像信号）と偶数行の画素の画素値（画像信号）とのレベル差に基づいて残像を評価する。
【０１４０】
その後、さらに、ＣＭＯＳイメージセンサを間引き読出モードと全画素読出モードで駆動させる。このとき、間引読出モードでは、偶数行の画素が間引き画素となり、この間引き画素に複数フレームに渡って暗電流による電荷が蓄積され、全画素読出モードでは、その直前の間引読出モードで間引き画素（偶数行の画素）に蓄積された電荷が奇数行の画素の電荷とともに読み出されるよう、ＣＭＯＳイメージセンサ１００ａを間引読出モードと全画素読出モードの２つの動作モードの間で制御する。
【０１４１】
つまり、遮光状態で奇数行および偶数行の画素１０１ａおよび１０１ｂに暗電流により蓄積された電荷を偶数行の画素１０１ｂを間引いて読み出す１／２間引読出しモードで、複数フレームに渡ってＣＭＯＳイメージセンサを駆動し、その後、動作モードを全画素読出モードに切り換えた後に、２フレームに渡って、遮光状態で奇数行および偶数行の画素１０１ａおよび１０１ｂに蓄積された電荷を読み出し、動作モードの切り替え後の２つ目のフレームで得られた画像信号における、奇数行の画素の画素値と偶数行の画素の画素値とのレベル差に基づいて残像を評価する。
【０１４２】
このような構成の本発明の実施形態３では、実施形態１の効果に加えて、奇数行の画素と偶数行の画素の両方について残像特性を評価することができる効果がある。
【０１４３】
なお、実施形態３では、残像検出装置としてＣＭＯＳイメージセンサを残像特性の評価対象とするものを示したが、この実施形態３の残像検出装置は、実施形態２で示した固体撮像素子であるＣＣＤイメージセンサを評価対象として、間引き画素を、奇数行の画素とするか偶数行の画素とするかを切換え、間引き画素を奇数行の画素として残像特性を評価する処理と、間引き画素を偶数行の画素として残像特性を評価する処理とを連続して行うようにしたものでもよい。
（実施形態４）
図９は、本発明の実施形態４による残像検出装置を説明する図である。
【０１４４】
この実施形態４の残像検出装置４００は、実施形態３の残像検出装置３００における画像取得装置（画像生成部）１１０に代えて、間引き読出モードから全画素読出モードに動作モードを切り換えた後の２フレーム目で、間引き読出モードで間引いた画素から読み出した画素信号のレベルを、基準の黒レベルと比較して画素毎に残像特性を評価するように構成した画像取得装置４１０を備えたものであり、その他の構成は実施形態３の残像検出装置３００と同一である。
【０１４５】
つまり、画像取得装置４１０の信号処理部４１１は、間引き読出モードで間引いた画素から読み出した画像信号のレベルを、基準の黒レベルと比較する比較部４１１ｂと、該基準の黒レベルを格納する基準値格納部４１１ａと、比較部４１１ｂからの比較結果に基づいて画素毎に残像特性を評価して残像評価データＥｄを表示部１１２に出力する評価部４１１ｃと、ＣＭＯＳイメージセンサの出力信号Ｖｏｕｔを表示処理して画像表示信号Ｖｄを表示部１１２に出力する表示処理部４１１ｄとを有している。
【０１４６】
この実施形態４の残像検出装置４００では、検査対象となるＣＭＯＳイメージセンサを、遮光状態で奇数行および偶数行の画素１０１ａおよび１０１ｂに暗電流により蓄積された電荷を、奇数行の画素１０１ａを間引いて読み出す１／２間引読出しモードで複数フレームに渡って駆動し、その後、動作モードを全画素読出モードに切り換えた後に、２フレームに渡って、遮光状態で奇数行および偶数行の画素１０１ａおよび１０１ｂに蓄積された電荷を読み出し、動作モードの切り替え後の２つ目のフレームで得られた画像信号における、奇数行の画素の画素値を基準の黒レベルと比較して、奇数行の画素毎に残像を評価する。
【０１４７】
その後、遮光状態で奇数行および偶数行の画素１０１ａおよび１０１ｂに暗電流により蓄積された電荷を偶数行の画素１０１ｂを間引いて読み出す１／２間引読出しモードで、複数フレームに渡ってＣＭＯＳイメージセンサを駆動し、その後、動作モードを全画素読出モードに切り換えた後に、２フレームに渡って、遮光状態で奇数行および偶数行の画素１０１ａおよび１０１ｂに蓄積された電荷を読み出し、動作モードの切り替え後の２つ目のフレームで得られた画像信号における、偶数行の画素の画素値を基準の黒レベルと比較して、偶数行の画素毎に残像を評価する。
【０１４８】
このような構成の本発明の実施形態４では、実施形態３の効果に加えて、ＣＭＯＳイメージセンサを構成する画素毎に残像特性を評価することができる効果がある。
【０１４９】
なお、実施形態４では、残像検出装置としてＣＭＯＳイメージセンサを残像特性の評価対象としたものを示したが、この実施形態４の残像検出装置は、実施形態２で示した固体撮像素子であるＣＣＤイメージセンサを評価対象として奇数行の画素と偶数行の画素の各画素について残像特性を評価するようにしてもよい。
（実施形態５）
図１０は、本発明の実施形態５による半導体試験装置を説明する図である。
【０１５０】
この実施形態５による半導体試験装置５００は、半導体装置を試験する半導体試験装置（以下、テスターという。）であり、半導体装置に対してテスト信号を供給し、テスト信号に基づいた半導体装置の動作により得られる、半導体装置からの出力信号に基づいて、半導体装置の特性を検出するものである。
【０１５１】
つまり、このテスター５００は、テスター本体５００ａとともに、キーボード５０３ａ、マウス５０３ｂ、プリンタ５０３ｃ、表示装置５０３ｄなどの周辺装置を有し、さらに、このテスター５００は、検査対象となる半導体装置を装着する素子装着ソケット５００ｂを有している。
【０１５２】
なお、図１０（ａ）では、テスター５００の構成として、テスター本体５００ａと検査対象の半導体装置１００ａとを素子装着ソケット５００ｂを介して電気的に接続するものを示しているが、テスター５００は、半導体装置１００ａをその製造ラインやその格納部からこのテスター５００の素子装着ソケット５００ｂまで搬送する搬送装置（ハンドラー）を有するものでもよい。なお、ここでは、半導体装置１００ａは図１に示すＣＭＯＳイメージセンサとする。
【０１５３】
また、テスター本体５００ａは、各種半導体装置の試験および評価を行うようプログラム可能な中央演算処理装置（ＣＰＵ）５１０と、テストパターンとして半導体装置に入力するための入力データ、テスト結果としての半導体装置からの出力データなどを記憶するＲＡＭ５０１と、テスターのＯＳ（オペレーションシステム）や各種半導体装置の試験を行うためのプログラムなどを格納したＲＯＭ５０２と、周辺機器とのインターフェースとなる入出力ＩＦ部５０３と、素子装着ソケット５００ｂとの間で信号の受け渡しを行う信号入出力部５０４とを有しており、これらはデータバスＤｂｕｓを介して相互に接続可能となっている。
【０１５４】
さらに、ＣＰＵ５１０は、ＲＯＭ５０２に格納された各種半導体装置の試験プログラムにより実現された信号処理部５１１およびセンサ制御部５１３を有し、さらに、入出力ＩＦ部５０３を制御する入出力ＩＦ制御部５１０ａを有している。
【０１５５】
ここでは、信号処理部５１１は、実施形態１の残像検出装置１００の画像取得装置１１０を構成する信号処理部１１１と同一の機能を持つよう、ＣＭＯＳイメージセンサの残像評価のためのプログラムにより実現したものであり、また、センサ制御部５１３は、実施形態１の残像検出装置１００のセンサ制御部１１３と同一の機能を持つよう、ＣＭＯＳイメージセンサの残像評価のためのプログラムにより実現したものである。
【０１５６】
このようなテスター５００では、ＣＭＯＳイメージセンサとしての半導体パッケージを出荷する前に、実施形態１の残像検出装置で行う残像評価を半導体パッケージ毎に行うことができる。
【０１５７】
なお、この実施形態５では、テスター５００として、実施形態１の残像検出装置と同様にＣＭＯＳイメージセンサの残像評価を行うものを示したが、テスター５００は、実施形態２の残像検出装置と同様にＣＣＤイメージセンサの残像評価を行うものでもよく、実施形態３あるいは実施形態４の残像検出装置と同様に、ＣＭＯＳイメージセンサやＣＣＤイメージセンサの残像評価を行うものでもよい。
【０１５８】
また、言うまでもないが、この実施形態５のテスター５００は、固体撮像素子以外の半導体装置の特性評価を行うようプログラム可能なものであり、ＣＰＵを種々の半導体装置の試験用のプログラムによりプログラムすることで、液晶パネルを駆動する駆動回路としての半導体チップや各種電子機器の制御に用いられる半導体チップ（制御用マイクロプロセッサ）などの試験を行う機能を搭載することができる。
【０１５９】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１６０】
本発明は、残像検出装置、半導体試験装置、及び残像検出方法の分野において、固体撮像素子の暗電流成分を間引読出動作を含む読み出し動作により読み出すことにより残像を検出し、これにより残像検出のための光源を不要とし、しかも固体撮像素子を構成する画素アレイ全体に渡って残像特性の評価を行うことができる残像検出装置、半導体試験装置、及び残像検出方法を実現することができる。
【符号の説明】
【０１６１】
１００、２００、３００、４００  残像検出装置
１００ａ  ＣＭＯＳイメージセンサ（ＣＭＯＳ型固体撮像素子）
１００ａ１、２００ａ１  画素アレイ
１００ａ２、２００ａ２  パッケージ
１００ａ３、２００ａ３  リード端子
１００ｂ  テストボード
１００ｂ１  載置面
１００ｂ２  リード装着孔
１０１ａ  奇数行の画素
１０１ｂ  偶数行の画素
１０２  垂直デコーダ回路
１０３  水平デコーダ回路
１０４  ＡＤＣ（ＡＤ変換部）
１０５  読出線選択トランジスタ
１１０、２１０、４１０  画像取得装置
１１１、２１１、４１１  信号処理部
１１２、２１２  表示部
１１２ａ  表示パネル
１１２ａ１  表示画面
１１２ｂ  表示制御部
１１３、２１３、３１３、４１３  センサ制御部
１１２ｂ、５１２ｂ  接続ケーブル
２００ａ  ＣＣＤイメージセンサ（ＣＣＤ型固体撮像素子）
２０１  画素アレイ部
２０２  垂直転送部
２０３  水平転送部
２０４  出力部
２０５  ＣＣＤ駆動回路
５００  撮像素子テスト装置（テスター）
５００ａ  テスター本体
５００ｂ  素子装着ソケット
５０１  ＲＡＭ
５０２  ＲＯＭ
５０３  入出力ＩＦ部
５０３ａ  キーボード
５０３ｂ  マウス
５０３ｃ  プリンタ
５０３ｄ  表示装置
５０４  信号入出力部
５１０  ＣＰＵ
５１０ａ  入出力ＩＦ制御部
５１１  信号処理部
５１２ｂ  接続ケーブル
５１３  センサ制御部
Ｃｓ  駆動制御信号
ＤＦ、ＤＧ、ＤＨ  表示画像
ＤＲｅ１、ＤＲｅ２  暗い領域
Ｆ，Ｇ、Ｈ  暗電流画像
ＦＤ  電荷蓄積部（フローティングディフュージョン）
（Ｆ）、（Ｇ）、（Ｈ）  暗電流画像
Ｆ（Ｘ）、Ｆ（Ｘ＋１）、Ｆ（Ｘ＋２）、Ｆ（Ｙ）、Ｆ（Ｙ＋１）、Ｆ（Ｙ＋２）  フレーム
Ｌｄ  行選択信号線
Ｌｏｕｔ  信号出力線
ＬＲｅ１  明るい領域
ＬＲｅ２  薄暗い領域
Ｌｓ  読出信号線
ＰＤａ、ＰＤｂ  光電変換部（フォトダイオード）
Ｐｒｄ  読出パルス
Ｐｒｓｔ  リセットパルス
ＲＧ  リセットトランジスタ
ＴＧａ、ＴＧｂ  転送トランジスタ
Ｔｇａ、Ｔｇｂ  電荷読出部（読出ゲート）
Ｔｒｄ  読出期間
Ｔｒｓｔ  リセット期間
ＶＤ  フレーム用クロック信号
Ｖｏｕｔ  出力電圧
Ｖｐｄａ、Ｖｐｄｂ  蓄積電位
Ｘ  垂直転送方向
Ｙ  水平転送方向
φＨ１、φＨ２  水平転送信号
φＨＤ  列選択信号
φＲＳＴ  リセット信号
φＳＥａ  奇数行選択信号
φＳＥｂ  偶数行選択信号
φＴＧａ  奇数行転送信号
φＴＧｂ  偶数行転送信号
φＶ１ａ、φＶ２、φＶ３ａ、φＶ４  垂直転送信号
ＶＤＤ  電源
【図１】
2013197700.tif 000003
【図２】
2013197700.tif 000004
【図３】
2013197700.tif 000005
【図４】
2013197700.tif 000006
【図５】
2013197700.tif 000007
【図６】
2013197700.tif 000008
【図７】
2013197700.tif 000009
【図８】
2013197700.tif 000010
【図９】
2013197700.tif 000011
【図１０】
2013197700.tif 000012
【図１１】
2013197700.tif 000013
【図１３】
2013197700.tif 000014
【図１２】
2013197700.tif 000015
【図１４】
2013197700.tif 000016