(57)【要約】【課題】回路規模が小さく、出力電流の関数の各次数を個別に制御できる関数発生装置の提供。【解決手段】この発明は、ｎ段の関数回路部を有する関数発生装置であり、例えば初段の関数回路部１−１と２段目の関数回路部１−２とを備える。初段の関数回路部１−１は、１次の温度特性を有する温度補償電流Ｉ１  を生成する。また、２段目の関数回路部１−２は、初段（前段）の関数回路部１−１が生成する温度補償電流Ｉ１  をミラーした電流を基に、２次関数の温度特性を有する温度補償電流Ｉ２  を生成する。【選択図】図１
2013171315.tif 000002
【特許請求の範囲】
【請求項１】
ｎ段の関数回路部を有する関数発生装置であって、
初段の関数回路部は、
温度に対して一定の基準電圧を生成する第１の基準電圧生成回路と、
温度に対して一定の電流を流す第１の電流源と、
抵抗値温度係数が異なる第１の可変抵抗および第２の可変抵抗を有し、前記２つの可変抵抗の抵抗値温度係数の差と前記第１の電流源の電流とによって決まる温度に依存する電圧を、前記第１の基準電圧生成回路が生成する前記基準電圧に加算して温度補償電圧を生成する第１の温度特性生成回路と、
前記温度補償電圧に依存する温度補償電流を生成する第１の電圧電流変換回路とを備え、
初段以外の各段の関数回路部は、
温度に対して一定の基準電圧を生成する第２の基準電圧生成回路と、
前段の関数回路部が生成する温度補償電流をミラーした電流を流す第２の電流源と、
抵抗値温度係数が異なる第３の可変抵抗および第４の可変抵抗を有し、前記２つの可変抵抗の抵抗値温度係数の差と前記第２の電流源の電流とによって決まる温度に依存する電圧を、前記第２の基準電圧生成回路が生成する前記基準電圧に加算して温度補償電圧を生成する第２の温度特性生成回路と、
前記温度補償電圧に依存する温度補償電流を生成する第２の電圧電流変換回路とを備えることを特徴とする関数発生装置。
【請求項２】
前記第１、第２の基準電圧生成回路のそれぞれは、電源電圧に依存した電圧を出力することを特徴とする請求項１に記載の関数発生装置。
【請求項３】
前記第１、第２の温度特性生成回路のそれぞれは、
前記各基準電圧生成回路が生成する基準電圧を入力し、当該基準電圧により動作する第１のトランジスタと、
前記各電圧電流変換回路が生成する温度補償電流に比例する電圧を入力し、当該入力電圧により動作する第２のトランジスタと、
前記第１のトランジスタの出力経路上の一端側に負荷として接続される第３のトランジスタと、
前記第２のトランジスタの出力経路上の一端側に負荷として接続される第４のトランジスタと、
一端側が前記第１のトランジスタの出力経路上の他端側と接続され、他端側が前記各電流源と接続される第１の可変抵抗と、
一端側が前記第２のトランジスタの出力経路上の他端側と接続され、他端側が前記各電流源と接続される第２の可変抵抗と、
を備え、
前記各電圧電流変換回路は、前記第２のトランジスタの出力電圧により動作することを特徴とする請求項１または請求項２に記載の関数発生装置。
【請求項４】
前記第１、第２の電圧電流変換回路のそれぞれは、
前記第２のトランジスタの出力電圧に応じて動作する第５のトランジスタと、
前記第５のトランジスタと直列に接続される固定抵抗と、
を備え、
前記第５のトランジスタと前記固定抵抗の共通接続部の電圧を前記第２のトランジスタの入力端子に帰還することを特徴とする請求項３に記載の関数発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度のｎ次関数で表される電流を発生する関数発生装置に関する。
【背景技術】
【０００２】
各種センサ素子の感度温度特性は、そのセンサ素子を用いたセンサ製品の精度を決める重要な要素となる。
このため、高精度のセンサ製品を開発する際には、温度変化に対してセンサ感度を一定に保つための温度特性補償が必要となる。また、センサ感度はセンサ素子ごとに温度特性がばらつき、そのばらつきに対し柔軟に調整できることが求められる。
【０００３】
このような課題に対応する従来技術として、例えば特許文献１に記載の関数発生装置が知られている。
この従来装置は、図４に示すように、ＭＯＳトランジスタの対からなる差動増幅回路１０１〜１０５と、カレントミラー回路２００と、抵抗Ｒ１１〜Ｒ２０と、電流源３００と、オペアンプ４００と、ＭＯＳトランジスタＴｒ２０１と、抵抗Ｒ３１、Ｒ３２とを備えている。カレントミラー回路２００は、ＭＯＳトランジスタＴｒ１０１〜Ｔｒ１０６からなり、差動増幅回路１０１〜１０５のそれぞれに定電流を流すようになっている。
【０００４】
このような構成からなる従来装置では、差動増幅回路１０１〜１０５を構成する一方の各ＭＯＳトランジスタのゲートに１次の温度特性を持つ入力電圧Ｖｉｎが印加され、その他方の各ＭＯＳトランジスタのゲートに基準電圧ＶＲ２〜ＶＲ５が印加されている。差動増幅回路１０１〜１０５は、それらの各差分電圧から抵抗Ｒ１１〜Ｒ２０を介して温度特性を持った電流をそれぞれ生成し、それらの電流を足し引きすることで所望の温度特性を持つ電流Ｉｏｕｔを生成して出力する。
そして、出力電流Ｉｏｕｔは、関数生成回路のゲインおよび、外部の可変利得増幅器（図示せず）によって係数を制御することが可能であり、これにより、必要な温度特性に調整できるため、センサ素子のセンサ感度を温度に対して一定に保つことができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００４／０２５８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように、上記の従来装置は、温度に対して任意のｎ次関数の出力電流Ｉｏｕｔを生成して出力することができる。
しかしながら、センサ素子ごとのばらつきに応じてそのｎ次関数の各次数を調整する場合には、各次数で個別に関数生成回路を必要とするために回路規模が大きくなる。
そこで、本発明は、上記の点に鑑み、回路規模が小さく、出力電流の関数の各次数を個別に制御できる関数発生装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は以下のように構成される。
本発明の関数発生装置は、ｎ段の関数回路部を有する関数発生装置であって、初段の関数回路部は、温度に対して一定の基準電圧を生成する第１の基準電圧生成回路と、温度に対して一定の電流を流す第１の電流源と、抵抗値温度係数が異なる第１の可変抵抗および第２の可変抵抗を有し、前記２つの可変抵抗の抵抗値温度係数の差と前記第１の電流源の電流とによって決まる温度に依存する電圧を、前記第１の基準電圧生成回路が生成する前記基準電圧に加算して温度補償電圧を生成する第１の温度特性生成回路と、前記温度補償電圧に依存する温度補償電流を生成する第１の電圧電流変換回路とを備え、初段以外の各段の関数回路部は、温度に対して一定の基準電圧を生成する第２の基準電圧生成回路と、前段の関数回路部が生成する温度補償電流をミラーした電流を流す第２の電流源と、抵抗値温度係数が異なる第３の可変抵抗および第４の可変抵抗を有し、前記２つの可変抵抗の抵抗値温度係数の差と前記第２の電流源の電流とによって決まる温度に依存する電圧を、前記第２の基準電圧生成回路が生成する前記基準電圧に加算して温度補償電圧を生成する第２の温度特性生成回路と、前記温度補償電圧に依存する温度補償電流を生成する第２の電圧電流変換回路とを備えることを特徴とする。
【発明の効果】
【０００８】
このように本発明では、ｎ段の関数回路部を有する関数発生装置であって、初段の関数回路部は１次の温度特性を有する温度補償電流を生成するようにした。また、初段以外の各段の関数回路部は、前段の関数回路部が生成する温度補償電流をミラーした電流に基づいて所望の次数の温度特性を有する温度補償電流を生成するようにした。さらに、各関数回路部で生成する各次数の係数は基準電圧によって個別に決めることができる。
このため、本発明によれば、回路規模を小型化することができる上に、センサ素子の温度特性に適用する場合にはその温度特性のばらつきを柔軟に調整できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の関数発生装置の第１実施形態の構成を示す回路図である。
【図２】第１実施形態の変形例を説明する回路図である。
【図３】本発明の関数発生装置の第２実施形態の構成を示すブロック図である。
【図４】従来装置の構成を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図面を参照して説明する。
（第１実施形態の構成）
図１は、本発明の関数発生装置の第１実施形態の構成を示す回路図である。
この第１実施形態は、温度に対して２次関数の電流を生成するものであり、図１に示すように、初段の関数回路部１−１と後段の関数回路部１−２とを備え、これらが縦続接続されている。
【００１１】
関数回路部１−１は、図１に示すように、基準電圧生成回路１１と、温度特性生成回路１２と、電圧電流変換回路１３とを備えている。
基準電圧生成回路１１は、バンドギャップ回路等を含み、温度に対して一定の基準電圧ＶＯ１を生成する。この生成された基準電圧ＶＯ１は、温度特性生成回路１２のＰＭＯＳトランジスタＴｒ２のゲートに印加される。
【００１２】
また、基準電圧生成回路１１は、電源電圧に依存した電圧を基準電圧ＶＯ１として出力し、その出力値を制御できるようになっている。
温度特性生成回路１２は、基準電圧生成回路２が生成する基準電圧ＶＯ１に温度特性を加算した電圧Ｖ１を生成する。すなわち、温度特性生成回路１２は、基準電圧生成回路１１が生成する基準電圧ＶＯ１に、可変抵抗Ｒ１１Ｔ、Ｒ１２Ｔの抵抗値温度係数の差と電流Ｉ０とによって決まる温度に依存する電圧を加算し、これにより電圧Ｖ１  を生成する。
【００１３】
このため、温度特性生成回路１２は、図１に示すように、２つのＰＭＯＳトランジスタＴｒ２、Ｔｒ３と、ＰＭＯＳトランジスタＴｒ２、Ｔｒ３の能動負荷となる２つのＮＭＯＳトランジスタＴｒ４、Ｔｒ５と、温度に対して一定の電流Ｉ０  を流す電流源として機能するＰＭＯＳトランジスタＴｒ１とを備えている。
また、ＰＭＯＳトランジスタＴｒ２とＰＭＯＳトランジスタＴｒ１との間に配置される可変抵抗Ｒ１１Ｔと、ＰＭＯＳトランジスタＴｒ３とＰＭＯＳトランジスタＴｒ１との間に配置される可変抵抗Ｒ１２Ｔとを備えている。可変抵抗Ｒ１１Ｔ、Ｒ１２Ｔは、異なる抵抗値温度係数を有する。
【００１４】
電圧電流変換回路１３は、温度特性生成回路１２の出力電圧と温度特性生成回路１２が生成する生成電圧Ｖ１  とに基づいて動作し、温度特性を有する電流Ｉ１  を生成する。
このため、電圧電流変換回路１３は、温度特性生成回路１２の出力電圧により動作する入力用のＮＭＯＳトランジスタＴｒ７と、このＮＭＯＳトランジスタＴｒ７の能動負荷となるＰＭＯＳトランジスタＴｒ６とを備えている。さらに、出力用のＰＭＯＳトランジスタＴｒ８と、これに直列に接続される固定抵抗Ｒ１  とを備えている。
【００１５】
次に、温度特性生成回路１２および電圧電流変換回路１３の具体的な構成について図１を参照して説明する。
ＰＭＯＳトランジスタＴｒ２のゲートには、基準電圧生成回路１１が生成する基準電圧ＶＯ１が印加される。ＰＭＯＳトランジスタＴｒ２のソースは、可変抵抗Ｒ１１Ｔの一端側に接続される。可変抵抗Ｒ１１Ｔの他端側は、ＰＭＯＳトランジスタＴｒ１を介して電源端子ＶＤＤに接続される。ＰＭＯＳトランジスタＴｒ１のゲートには、所定のバイアス電圧Ｖｂが印加される。
【００１６】
ＰＭＯＳトランジスタＴｒ３のゲートは、ＰＭＯＳトランジスタＴｒ８のドレインと固定抵抗Ｒ１との共通接続部に接続される。ＰＭＯＳトランジスタＴｒ３のソースは、可変抵抗Ｒ１２Ｔの一端側に接続される。可変抵抗Ｒ１２Ｔの他端側は、ＰＭＯＳトランジスタＴｒ１を介して電源端子ＶＤＤに接続される。ＰＭＯＳトランジスタＴｒ１のゲートには、バイアス電圧Ｖｂが印加される。
【００１７】
ＮＭＯＳトランジスタＴｒ４、Ｔｒ５は、ゲート同士が共通に接続される。ＮＭＯＳトランジスタＴｒ４のドレインは、自己のゲートおよびＰＭＯＳトランジスタＴｒ２のドレインに接続される。ＮＭＯＳトランジスタＴｒ４のソースは、グランドに接続される。ＮＭＯＳトランジスタＴｒ５のドレインは、ＰＭＯＳトランジスタＴｒ３のドレインおよびＮＭＯＳトランジスタＴｒ７のゲートにそれぞれ接続される。ＮＭＯＳトランジスタＴｒ５のソースは、グランドに接続される。
【００１８】
ＮＭＯＳトランジスタＴｒ７のゲートは、ＭＯＳトランジスタＴｒ３、Ｔｒ５の各ドレインに接続される。ＮＭＯＳトランジスタＴｒ７のドレインは、ＰＭＯＳトランジスタＴｒ８のゲートに接続されるとともに、ＰＭＯＳトランジスタＴｒ６を介して電源端子ＶＤＤに接続される。ＰＭＯＳトランジスタＴｒ６のゲートには、バイアス電圧Ｖｂが印加される。ＮＭＯＳトランジスタＴｒ７のソースは、グランドに接続される。
【００１９】
ＰＭＯＳトランジスタＴｒ８のソースは、電源端子ＶＤＤに接続される。ＰＭＯＳトランジスタＴｒ８のドレインは、固定抵抗Ｒ１を介してグランドに接続される。また、ＰＭＯＳトランジスタＴｒ８のドレインと固定抵抗Ｒ１の共通接続部は、ＰＭＯＳトランジスタＴｒ３のドレインに接続される。
【００２０】
次に、関数回路部１−２の構成について、図１を参照して説明する。
関数回路部１−２は、図１に示すように、基準電圧生成回路２１と、温度特性生成回路２２と、電圧電流変換回路２３と、を備えている。
基準電圧生成回路２１は、バンドギャップ回路等を含み、温度に対して一定の基準電圧Ｖ０２を生成する。この生成された基準電圧ＶＯ２は、温度特性生成回路２２のＰＭＯＳトランジスタＴｒ１２のゲートに印加される。
【００２１】
また、基準電圧生成回路２１は、電源電圧に依存した電圧を基準電圧ＶＯ２として出力し、その出力値を制御できるようになっている。
温度特性生成回路２２は、初段の関数回路部１−１の電圧電流変換回路１３が生成する電流Ｉ１  に基づいて動作するため、その電流をミラー（コピー）した電流で動作するようになっている。さらに、温度特性生成回路２２は、基準電圧生成回路２１が生成する基準電圧ＶＯ２に温度特性を加算した電圧Ｖ２  を生成する。
【００２２】
すなわち、温度特性生成回路２２は、基準電圧生成回路２１が生成する基準電圧Ｖ０２に、可変抵抗Ｒ２１Ｔ、Ｒ２２Ｔの抵抗値温度係数の差と電流Ｉ１とによって決まる温度に依存する電圧を加算し、これにより電圧Ｖ２を生成する。
このため、温度特性生成回路２２は、図１に示すように、２つのＰＭＯＳトランジスタＴｒ１２、Ｔｒ１３と、ＰＭＯＳトランジスタＴｒ１２、Ｔｒ１３の能動負荷となる２つのＮＭＯＳトランジスタＴｒ１４、Ｔｒ１５と、電圧電流変換回路１３が生成する電流Ｉ１  をミラーした電流Ｉ１を流す電流源として機能するＰＭＯＳトランジスタＴｒ１１とを備えている。
【００２３】
また、ＰＭＯＳトランジスタＴｒ１２とＰＭＯＳトランジスタＴｒ１１との間に配置される可変抵抗Ｒ２１Ｔと、ＰＭＯＳトランジスタＴｒ１３とＰＭＯＳトランジスタＴｒ１１との間に配置される可変抵抗Ｒ２２Ｔとを備えている。可変抵抗Ｒ２１Ｔ、Ｒ２２Ｔは、異なる抵抗値温度係数を有する。
電圧電流変換回路２３は、温度特性生成回路２２の出力電圧と温度特性生成回路２２が生成する生成電圧Ｖ２とに基づいて動作し、温度特性を有する電流Ｉ２を生成する。
【００２４】
このため、電圧電流変換回路２３は、温度特性生成回路２２の出力電圧により動作する入力用のＮＭＯＳトランジスタＴｒ１７と、このＮＭＯＳトランジスタＴｒ１７の能動負荷となるＰＭＯＳトランジスタＴｒ１６とを備えている。さらに、出力用のＰＭＯＳトランジスタＴｒ１８と、これに直列に接続される固定抵抗Ｒ２とを備えている。
ここで、温度特性生成回路２２および電圧電流変換回路２３のＭＯＳトランジスタＴｒ１１〜Ｔｒ１８、可変抵抗Ｒ２１Ｔ、Ｒ２２Ｔ、および固定抵抗Ｒ２は、温度特性生成回路１２および電圧電流変換回路１３のＭＯＳトランジスタＴｒ１〜Ｔｒ８、可変抵抗Ｒ１１Ｔ、Ｒ１２Ｔ、および固定抵抗Ｒ１  にそれぞれ相当する。
【００２５】
このため、この第１実施形態では、初段の関数回路部１−１と後段の関数回路部１−２との各構成素子の具体的な接続は図１に示すように実質的に同じであるので、後段の関数回路部１−２の各構成素子の具体的な接続の説明は省略する。
ただし、後段の関数回路部１−２の温度特性生成回路２２では、初段（前段）の関数回路部１−１の電圧電流変換回路１３が生成する電流Ｉ１をミラーした電流で動作するようになっている点が、初段の関数回路部１−１の温度特性生成回路１２とは異なる。
【００２６】
このため、後段の関数回路部１−２の温度特性生成回路２２では、ＰＭＯＳトランジスタＴｒ１１、Ｔｒ１６のゲートのそれぞれは、電圧電流変換回路１３のＰＭＯＳトランジスタＴｒ８のゲートと接続され、ＰＭＯＳトランジスタＴｒ８のゲートに印加される電圧と同じ電圧が印加される。
【００２７】
（第１実施形態の動作）
次に、第１実施形態の動作について、図１を参照して説明する。
この第１実施形態は、初段の関数回路部１−１において１次の温度特性を持つ電流Ｉ１を生成し、後段の関数回路部１−２においてその電流Ｉ１をカレントミラーし、このカラントミラーした電流Ｉ１を基に２次関数以下の温度特性を持つ電流Ｉ２を生成する。
まず、関数回路部１−１の動作について、図１を参照して説明する。
ここで、以下の説明では、電圧電流変換回路１３の固定抵抗Ｒ１は温度特性を持たないものとする。また、ＰＭＯＳトランジスタＴｒ２、Ｔｒ３は同じサイズとし、ＰＭＯＳトランジスタＴｒ４、Ｔｒ５も同じサイズとする。
【００２８】
図１の関数回路部１−１では、ＰＭＯＳトランジスタＴｒ２、Ｔｒ３、ＮＭＯＳトランジスタＴｒ４、Ｔｒ５、可変抵抗Ｒ１１Ｔ、Ｒ１２Ｔに流れる電流は、電流源であるＭＯＳトランジスタＴｒ１が流す電流Ｉ０によって決まる。
このため、ＰＭＯＳトランジスタＴｒ２、ＮＭＯＳトランジスタＴｒ４、可変抵抗Ｒ１１Ｔ  またはＰＭＯＳトランジスタＴｒ３、ＮＭＯＳトランジスタＴｒ５、可変抵抗Ｒ１２Ｔ）に流れる電流は、Ｉ０／２となる。
【００２９】
固定抵抗Ｒ１の両端の電圧Ｖ１がＰＭＯＳトランジスタＴｒ３のゲートに印加されるので、ＮＭＯＳトランジスタＴｒ８は負帰還がかかる動作をする。また、ＮＭＯＳトランジスタＴｒ８は、ＰＭＯＳトランジスタＴｒ３のゲートの電圧Ｖ１  に依存した電流を生成する。
ＰＭＯＳトランジスタＴｒ２のソースの電圧ＶＢは、基準電圧生成回路１１が生成する電圧Ｖ０１を入力とし、ＰＭＯＳトランジスタＴｒ２のゲート・ソース間電圧Ｖｇｓ１によって決まり、以下の式となる。
ＶＢ＝Ｖ０１＋Ｖｇｓ１
また、可変抵抗Ｒ１１Ｔ、Ｒ１２Ｔが共通接続される点の電圧ＶＣは、以下の式となる。
ＶＣ＝ＶＢ＋（Ｉ０／２）×Ｒ１１Ｔ
＝Ｖ０１＋Ｖｇｓ１＋（Ｉ０／２）×Ｒ１１Ｔ
【００３０】
同様に考え、ＰＭＯＳトランジスタＴｒ３のソースの電圧ＶＤと、ＰＭＯＳトランジスタＴｒ３のゲートの電圧Ｖ１とは、以下の式となる。ここで、ＰＭＯＳトランジスタＴｒ３のゲート・ソース間電圧をＶｇｓ２とする。
ＶＤ＝ＶＣ−（Ｉ０／２）×Ｒ１１Ｔ
＝Ｖ０１＋Ｖｇｓ１＋（Ｉ０／２）×（Ｒ１１Ｔ−Ｒ１２Ｔ）
Ｖ１  ＝ＶＤ−Ｖｇｓ２
＝Ｖ０１＋Ｖｇｓ１−Ｖｇｓ２＋（Ｉ０／２）×（Ｒ１１Ｔ−Ｒ１２Ｔ）
【００３１】
また、ＰＭＯＳトランジスタＴｒ１、Ｔｒ２は同じサイズであり、同じ電流が流れていることより、次の式が成立する。
Ｖｇｓ１＝Ｖｇｓ２
このため、上記のＰＭＯＳトランジスタＴｒ３のゲートの電圧Ｖ１は、以下の式（１）ようになる。
Ｖ１  ＝Ｒ１１Ｔ×（Ｉ０／２）−Ｒ１２Ｔ×（Ｉ０／２）＋Ｖ０１・・・（１）
また、ここで、可変抵抗Ｒ１１Ｔ、Ｒ１２Ｔのそれぞれの常温での抵抗値をＲ１１、Ｒ１２、それぞれの温度係数をα１１、α１２と定義し、絶対温度をＴとすれば、可変抵抗Ｒ１１Ｔ、Ｒ１２Ｔの抵抗はそれぞれ以下の式（２）（３）で記述できる。
Ｒ１１Ｔ＝Ｒ１１（１＋α１１Ｔ）・・・（２）
Ｒ１２Ｔ＝Ｒ１２（１＋α１２Ｔ）・・・（３）
【００３２】
また、このとき可変抵抗Ｒ１１Ｔ、Ｒ１２Ｔの常温での値がＲ１１＝Ｒ１２であれば、（１）式は次の（４）式のようになる。
Ｖ１＝（α１１−α１２）Ｒ１１×（Ｉ０／２）Ｔ＋Ｖ０１・・・（４）
また、このときトランジスタＴｒ８を流れる電流Ｉ１は、次の（５）式となる。
Ｉ１＝Ｖ１／Ｒ１＝（α１１−α１２）×（Ｒ１１／Ｒ１）×（Ｉ０／２）Ｔ＋（Ｖ０１／Ｒ１）・・・（５）
【００３３】
ここで、関数回路部１−１の生成温度係数ａ１、ｂ１のそれぞれを式（６）、（７）と定義するものとする。
ａ１＝（α１１−α１２）×（Ｒ１１／Ｒ１）×（Ｉ０／２）・・・（６）
ｂ１＝Ｖ０１／Ｒ１・・・（７）
このように定義すると、式（５）は、次の（８）式となる。
Ｉ１＝ａ１Ｔ＋ｂ１・・・（８）
したがって、関数回路部１−１で生成される電流Ｉ１は、温度に対して１次関数の電流になる。
【００３４】
次に、後段の関数回路部１−２の動作について説明する。
後段の関数回路部１−２は、初段の関数回路部１−１で生成された任意の温度特性を持つ電流Ｉ１をカレントミラーし、このカレントミラーした電流Ｉ１に基づいて２次関数以下の任意の温度特性を持つ電流Ｉ２を生成する
【００３５】
以下の説明では、そのカレントミラーの際のミラー比は１として説明する。
図１において、関数回路部１−２の温度特性生成回路２２が生成する生成電圧Ｖ２は、（１）式を参照し、ミラー比を１としてトランジスタＴｒ１１に流れる電流をＩ１とすれば、以下の（９）式のようになる。
Ｖ２＝Ｒ２１Ｔ×（Ｉ１／２）−Ｒ２２Ｔ×（Ｉ１／２）＋Ｖ０２・・・（９）
また、ここで、可変抵抗Ｒ２１Ｔ、Ｒ２２Ｔのそれぞれの常温での抵抗値をＲ２１、Ｒ２２、それぞれの温度係数をα２１、α２２と定義し、絶対温度をＴとすれば、可変抵抗Ｒ２１Ｔ、Ｒ２２Ｔの抵抗はそれぞれ以下の式（１０）（１１）で記述できる。
Ｒ２１Ｔ＝Ｒ２１（１＋α２１Ｔ）・・・（１０）
Ｒ２２Ｔ＝Ｒ２２（１＋α２２Ｔ）・・・（１１）
【００３６】
また、また、このとき可変抵抗Ｒ２１Ｔ、Ｒ２２Ｔの常温での値がＲ２１＝Ｒ２２であれば、（９）式は次の（１２）式のようになる。
Ｖ２＝（α２１−α２２）Ｒ２１×（Ｉ１／２）Ｔ＋Ｖ０２・・・（１２）
また、このときトランジスタＴｒ１８を流れる電流Ｉ２は、次の（１３）式となる。
Ｉ２＝Ｖ２／Ｒ２  ＝（α２１−α２２）×（Ｒ２１／Ｒ２）×（Ｉ１／２）Ｔ＋（Ｖ０２／Ｒ２）・・・（１３）
ここで、関数回路部１−２の生成温度係数ａ２、ｂ２のそれぞれを式（１４）、（１５）と定義するものとする。
ａ２＝（α２１−α２２）×（Ｒ２１／２Ｒ２）・・・（１４）
ｂ２＝Ｖ０２／Ｒ２・・・（１５）
このように定義すると、式（１３）は次の（１６）式となる。
Ｉ２  ＝ａ２ＴＩ１＋ｂ２
＝ａ２Ｔ（ａ１Ｔ＋ｂ１）＋ｂ２
＝ａ１ａ２Ｔ２＋ａ２ｂ１Ｔ＋ｂ２・・・（１６）
【００３７】
式（１６）によれば、温度Ｔの各次数の係数を個別に制御するには、2 次の係数制御はａ１、1 次の係数はｂ１、切片はｂ２をそれぞれ変えれば良いことが分かる。
より具体的には、２次係数制御には、式（６）により、可変抵抗Ｒ１１Ｔ、Ｒ１２Ｔの常温での値Ｒ１１、Ｒ１２と、電流Ｉ０とを制御する。また、1 次係数制御には、式（７）により基準電圧生成回路１１の基準電圧Ｖ０１を、切片制御には式（１５）より基準電圧生成回路２１の基準電圧Ｖ０２を使用（制御）することで、個別に係数を制御することができる。
このように第１実施形態によれば、２つの関数回路部１−１、２を縦続接続するだけで２次関数以下の関数を持つ電流を生成でき、かつ、それぞれの次数の係数を個別に制御可能な関数発生装置を小規模な回路で実現できる。
【００３８】
（第１実施形態の変形例）
（１）第１変形例
第１変形例は、図１の第１実施形態の構成を基本にし、関数発生回路１−１において、ＰＭＯＳトランジスタＴｒ１〜Ｔｒ３、Ｔｒ６、Ｔｒ８をＰＮＰ型のトランジスタに置き換え、同様にＮＭＯＳトランジスタＴｒ４、Ｔｒ５、Ｔｒ７をＮＰＮ型のトランジスタに置き換えたものである。
さらに、関数発生回路１−２において、ＰＭＯＳトランジスタＴｒ１１〜Ｔｒ１３、Ｔｒ１６、Ｔｒ１８をＰＮＰ型のトランジスタに置き換え、同様にＮＭＯＳトランジスタＴｒ１４、Ｔｒ１５、Ｔｒ１７をＮＰＮ型のトランジスタに置き換えたものである。
このように置き換えた第１変形例によれば、図１の第１実施形態と同様の効果を得ることができる。
【００３９】
（２）第２変形例
第２変形例は、図１の第１実施形態の構成を基本にし、図１の関数発生回路１−１において、以下の置き換えをした。
すなわち、図１の温度特性生成回路１２および電圧電流変換回路１３を、図２の温度特性生成回路１２Ａおよび電圧電流変換回路１３Ａに置き換えたものである。
具体的には、図２に示すように、図１のＰＭＯＳトランジスタＴｒ１〜Ｔｒ３を図２のＮＭＯＳトランジスタＴｒ２１〜Ｔｒ２３に置き換え、図１のＮＭＯＳトランジスタＴｒ４、Ｔｒ５を図２のＰＭＯＳトランジスタＴｒ２４、Ｔｒ２５に置き換えた。
【００４０】
また、図１のＰＭＯＳトランジスタＴｒ６、Ｔｒ８を図２のＮＭＯＳトランジスタＴｒ２６、Ｔｒ２８に置き換え、図１のＮＭＯＳトランジスタＴｒ７を図２のＰＭＯＳトランジスタＴｒ２７に置き換えた。
この第２変形例では、それらの置き換えとともに、さらに、図１の関数発生回路１−２の温度特性生成回路２２および電圧電流変換回路２３についても同様の置き換えを行うようにした。
このように置き換えた第２変形例によれば、図１の第１実施形態と同様の効果を得ることができる。
【００４１】
（３）このような第１変形例および第２変形例は、後述の第２実施形態において適用することができる。
（第２実施形態の構成）
図３は、本発明の関数発生装置の第２実施形態の構成を示すブロック図である。
この第２実施形態は、温度に対してｎ次関数の電流を生成するものに拡張したものであり、図１の第１実施形態の関数回路部１−１、１−２に、さらに図３に示すように関数回路部を追加し、全体でｎ段の関数回路部１−１、１−２、・・・１−（ｎ−１）、１−ｎを備えている。そして、これらは縦続接続されている。
【００４２】
また、この第２実施形態では、関数回路部１−３から関数回路部１−ｎのそれぞれの構成は、図１の第１実施形態の関数回路部１−２と同様に構成される。すなわち、関数回路部１−３〜１−ｎは、関数回路部１−２と同様に前段の関数回路部が生成する電流をカレントミラーし、このカラントミラーした電流を基に新たな電流を生成する。
【００４３】
（第２実施形態の動作）
次に、第２実施形態の動作について、図３を参照して説明する。
この第２実施形態では、関数回路部１−１、１−２は第１実施形態と同様に動作し、初段の関数回路部１−１では（８）式に示す電流Ｉ１を生成し、２段目の関数回路部１−２では（１６）式に示す電流Ｉ２を生成する。
【００４４】
そして、３段目の関数回路部１−３では、（１６）式に示す関数回路部１−２の生成電流Ｉ２  を基に、温度に対して３次関数の電流Ｉ３が生成するので、以下に説明する。
前提として上述の固定抵抗Ｒ１、Ｒ２と同様に、固定抵抗Ｒ３は温度特性を持たないものとする。このとき、関数回路部１−３の生成電圧Ｖ３は、次の（１７）式となる。
Ｖ３＝Ｒ３１Ｔ×（Ｉ２／２）−Ｒ３２Ｔ×（Ｉ２／２）＋Ｖ０３・・・（１７）
【００４５】
また、ここで可変抵抗Ｒ３１Ｔ、Ｒ３２Ｔのそれぞれの常温での抵抗値を、Ｒ３１、Ｒ３２、それぞれの温度係数をα３１、α３２と定義すれば、可変抵抗Ｒ３１Ｔ、Ｒ３２Ｔはそれぞれ以下の式（１８）、（１９）で記述できる。
Ｒ３１Ｔ＝Ｒ３１（１＋α３１Ｔ）・・・（１８）
Ｒ３２Ｔ＝Ｒ３２（１＋α３２Ｔ）・・・（１９）
【００４６】
また、このとき可変抵抗Ｒ３１Ｔ、Ｒ３２Ｔの常温での値がＲ３１＝Ｒ３２であれば、式（１７）は次の（２０）式のようになる。
Ｖ３＝（α３１−α３２）Ｒ３１×（Ｉ２／２）Ｔ＋Ｖ０３・・・（２０）
また、このとき関数回路部１−３の出力電流Ｉ３は、次の（２１）式となる。
Ｉ３＝Ｖ３／Ｒ３
＝（α３１−α３２）×（Ｒ３１／Ｒ３）×（Ｉ２／２）Ｔ＋（Ｖ０３／Ｒ３）
・・・（２１）
ここで、関数回路部１−３の生成温度係数ａ３、ｂ３のそれぞれを、式（２２）（２３）と定義するものとする。
ａ３＝（α３１−α３２）×（Ｒ３１／２Ｒ３）・・・（２２）
ｂ３＝Ｖ０３／Ｒ３・・・（２３）
このように定義すれば、式（２１）は次の（２４）式となる。
Ｉ３＝ａ３ＴＩ２＋ｂ３  
＝ａ３Ｔ（ａ１ａ２Ｔ２＋ａ２ｂ１Ｔ＋ｂ２）＋ｂ３
＝ａ１ａ２ａ３Ｔ３＋ａ２ａ３ｂ１Ｔ２＋ａ３ｂ２Ｔ＋ｂ３・・・（２４）
【００４７】
次に、４段目の関数回路部１−４では、３段目の関数回路部１−３が生成する（２４）式に示す電流Ｉ３を基に、温度に対して４次関数の電流Ｉ４を生成するので、以下に説明する。
上述の固定抵抗Ｒ３と同様に、固定抵抗Ｒ４は温度特性を持たないものとする。このとき、関数回路部１−４の生成電圧Ｖ４は、次式となる。
Ｖ４＝Ｒ４１Ｔ×（Ｉ３  ／２）−Ｒ４２Ｔ×（Ｉ３／２）＋Ｖ０４
また、ここで可変抵抗Ｒ４１Ｔ、Ｒ４２Ｔのそれぞれの常温での抵抗値を、Ｒ４１、Ｒ４２、それぞれの温度係数をα４１、α４２と定義すれば、可変抵抗Ｒ４１Ｔ、Ｒ４２Ｔはそれぞれ以下の式（２５）、（２６）で記述できる。
Ｒ４１Ｔ  ＝Ｒ４１（１＋α４１Ｔ）・・・（２５）
Ｒ４２Ｔ  ＝Ｒ４２（１＋α４２Ｔ）・・・（２６）
【００４８】
また、このとき可変抵抗Ｒ４１Ｔ  、Ｒ４２Ｔ  の常温での値がＲ４１＝Ｒ４２であれば、上記の関数回路部１−４の生成電圧Ｖ４は次式になる。
Ｖ４＝（α４１−α４２）Ｒ４１×（Ｉ４／２）Ｔ＋Ｖ０４
また、このとき関数回路部１−４の出力電流Ｉ４は、次式となる。
Ｉ４＝Ｖ４／Ｒ４
＝（α４１−α４２）×（Ｒ４１／Ｒ４）×（Ｉ３／２）Ｔ＋（Ｖ０４／Ｒ４）
【００４９】
また、関数回路部１−４の生成温度係数ａ４、ｂ４のそれぞれを、式（２７）（２８）と定義するものとする。
ａ４＝（α４１−α４２）×（Ｒ４１／２Ｒ４）・・・（２７）
ｂ４＝Ｖ０４／Ｒ４・・・（２８）
このように定義すれば、関数回路部１−４の出力電流Ｉ４は次の（２９）式となる。
Ｉ４＝ａ１ａ２ａ３ａ４Ｔ４＋ａ２ａ３ａ４ｂ１Ｔ３＋ａ３ａ４ｂ２Ｔ２＋ａ４ｂ３Ｔ＋ｂ４・・・（２９）
これにより、ｎ段目の関数回路部１−４のｎ次関数の出力電流Ｉｎは、
【００５０】
【数１】
2013171315.tif 000003
とすれば、次の（３０）式となる。
【００５１】
【数２】
2013171315.tif 000004
【００５２】
このとき、１次からｎ次までの各次数の関数生成部１−１〜１−ｎの生成温度係数ａｉ、ｂｉを、（３１）（３２）式のように定義する。
ａｉ＝（αｉ１−αｉ２）×（Ｒｉ１／２Ｒｉ）・・・（３１）
ｂｉ＝Ｖ０ｉ／Ｒｉ（ｉ＝１，２・・・ｎ−１，ｎ）・・・（３２）
このように定義し、条件として各次数の関数回路部関数生成部１−１〜１−ｎの可変抵抗を以下の（３３）（３４）式のように定義する。
【００５３】
Ｒｉ１Ｔ＝Ｒｉ１（１＋αｉ１Ｔ）・・・（３３）
Ｒｉ２Ｔ＝Ｒｉ２（１＋αｉ２Ｔ）・・・（３４）
このように定義するとき、可変抵抗の常温での抵抗値がＲｉ１＝Ｒｉ２、固定抵抗Ｒｉは温度特性を持たないことが条件となる。
式（３０）、（３１）、（３２）によれば、電流Ｉｎの各次数の係数制御は、ｎ次の係数については、関数回路部１−１の可変抵抗の常温での抵抗値Ｒ１１、Ｒ１２と、定電流Ｉ０とで行う。また、n 次以外の係数制御は、基準電圧Ｖ０ｉで行うことで各次数の係数を個別に制御することができる。
【００５４】
以上のように、第２実施形態では、ｎ段の関数回路部１−１〜１−ｎを備え、これらを縦続接続するようにしたので、これらはｎ次関数以下の関数の電流をそれぞれ生成でき、かつ、各次数の係数は個別に制御可能な関数発生装置を小規模な回路で実現することができる。
【産業上の利用可能性】
【００５５】
本発明は、ホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、および加速度センサなどの駆動に適用でき、さらに、それらを含む各種のセンサ装置に適用できる。
【符号の説明】
【００５６】
１−１〜１−ｎ・・・関数回路部
１１、２１・・・基準電圧生成回路
１２、２２・・・温度特性生成回路
１３、２３・・・電圧電流変換回路
Ｒ１１Ｔ、Ｒ１２Ｔ、Ｒ２１Ｔ、Ｒ２２Ｔ・・・可変抵抗
Ｒ１、Ｒ２・・・固定抵抗
Ｔｒ１〜Ｔｒ３、Ｔｒ６、Ｔｒ８・・・ＰＭＯＳトランジスタ
Ｔｒ１１〜Ｔｒ１３、Ｔｒ１６、Ｔｒ１８・・・ＰＭＯＳトランジスタ
Ｔｒ４、Ｔｒ５、Ｔｒ７・・・ＮＭＯＳトランジスタ
Ｔｒ１４、Ｔｒ１５、Ｔｒ１７・・・ＮＭＯＳトランジスタ
【図１】
2013171315.tif 000005
【図２】
2013171315.tif 000006
【図３】
2013171315.tif 000007
【図４】
2013171315.tif 000008