(57)【要約】【課題】基板周縁部のレジスト膜剥離による発塵を抑制し、なお且つ電子線描画時のチャージアップを防止できるマスクブランクを提供する。【解決手段】複数回の描画工程を含み、２回目の描画には電子線を使用するパターニング工程を含む転写用マスクの製造に用いられるマスクブランクである。このマスクブランクは、透光性基板の主表面の略全面に、少なくとも転写パターンを形成するための導電性を有する材料からなる薄膜と、電子線描画用ポジ型レジスト膜とが順に形成されている。このレジスト膜は、基板主表面の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成され、前記アースピン当接領域以外は形成されていない。【選択図】図５
2013140236.tif 000002
【特許請求の範囲】
【請求項１】
複数回の描画工程を含み、２回目の描画には電子線を使用するパターニング工程を含む転写用マスクの製造に用いられるマスクブランクであって、
前記マスクブランクは、透光性基板の主表面の略全面に、少なくとも、転写パターンを形成するための導電性を有する材料からなる薄膜と、電子線描画用ポジ型レジスト膜とがこの順に形成され、
前記レジスト膜は、前記基板主表面上の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成され、前記アースピン当接領域以外は形成されていないことを特徴とするマスクブランク。
【請求項２】
透光性基板上に、遮光性膜パターンにより形成された主開口部と、前記遮光性膜パターンを介して前記主開口部の周辺に設けられ、前記透光性基板を所定量の深さ掘り込み形成された補助開口部とを有し前記主開口部を通過する露光光と前記補助開口部を通過する露光光とが略１８０°の位相差を有するように形成された位相シフトマスクの製造に用いられるマスクブランクであって、
前記マスクブランクは、透光性基板の主表面の略全面に、少なくとも遮光性膜と、電子線描画用ポジ型レジスト膜とがこの順に形成され、
前記レジスト膜は、前記基板主表面上の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成され、前記アースピン当接領域以外は形成されていないことを特徴とするマスクブランク。
【請求項３】
前記レジスト膜は、前記基板主表面上の周縁部においては、複数種類の電子線描画装置のアースピン位置に対応して、複数の前記アースピン当接領域には形成され、前記アースピン当接領域以外は形成されていないことを特徴とする請求項１又は２に記載のマスクブランク。
【請求項４】
前記レジスト膜は、前記基板主表面の中心を通り、主表面に対して垂直な軸を中心に、前記マスクブランクが、９０度、１８０度、２７０度回転した時に、前記アースピン当接領域には形成され、前記アースピン当接領域以外は形成されていないことを特徴とする請求項１乃至３のいずれかに記載のマスクブランク。
【請求項５】
請求項２乃至４のいずれかに記載のマスクブランクを準備する工程と、
前記電子線描画装置のアースピンを前記レジスト膜のアースピン当接領域を介して前記遮光性膜に接触させて、前記レジスト膜に対して前記主開口部及び前記補助開口部を形成するため所望のパターンの電子線描画を行う第１描画工程と、
前記第１描画工程の後、第１現像・リンス工程を経て、第１レジストパターンを形成する工程と、
前記第１レジストパターンをマスクにして、前記遮光性膜をエッチングして、前記主開口部及び前記補助開口部の前記基板が露出した前記遮光性膜パターンを形成する工程と、
残存する前記第１レジストパターンを除去する工程と、
前記遮光性膜パターン上に、第２レジスト膜を形成する工程と、
前記電子線描画装置のアースピンを前記第２レジスト膜のアースピン当接領域を介して前記遮光性膜に接触させて、前記補助開口部が露出するように、前記第２レジスト膜に対して所望のパターンの電子線描画を行う第２描画工程と、
前記第２描画工程の後、第２現像・リンス工程を経て、第２レジストパターンを形成する工程と、
前記第２レジストパターン、または前記遮光性膜パターンをマスクにして、前記透光性基板をエッチングして、所定量の深さを彫り込む補助パターン形成工程と、
残存する前記第２レジストパターンを除去する工程と、
を有することを特徴とする位相シフトマスクの製造方法。
【請求項６】
前記遮光性膜が、光半透光膜と、遮光膜とが積層された積層膜であって、
前記第２レジストパターンを除去する工程の後、前記光半透光膜パターンと前記遮光膜パターンからなる遮光性膜パターン上に、第３レジスト膜を形成する工程と、
前記半透光膜パターン上に、該半透光膜パターンと異なる第２遮光膜パターンが形成されて遮光部となるように、前記第３レジスト膜に対して所望のパターンの描画を行う第３描画工程と、
前記第３描画工程の後、第３現像・リンス工程を経て、第３レジストパターンを形成する工程と、
前記第３レジストパターンをマスクにして、前記遮光膜をエッチングして前記第２遮光膜パターンを形成する工程と、
残存する前記第３レジストパターンを除去する工程と、
を有することを特徴とする請求項５に記載の位相シフトマスクの製造方法。
【請求項７】
前記補助開口部が０．２μｍ以下の線幅である回路パターンを有することを特徴とする請求項５又は６に記載の位相シフトマスクの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ等の半導体装置製造における微細パターン転写に用いられる転写用マスク製造用のマスクブランク及び補助パターン型位相シフトマスクの製造方法に関する。
【背景技術】
【０００２】
一般に、半導体装置の製造工程では、フォトリソグラフィー法を用いて微細パターンの形成が行われている。また、この微細パターンの形成には通常何枚もの転写用マスク（フォトマスク）と呼ばれている基板が使用される。この転写用マスクは、一般に透光性のガラス基板上に、金属薄膜等からなる微細パターンを設けたものであり、この転写用マスクの製造においてもフォトリソグラフィー法が用いられている。
【０００３】
近年のフォトリソグラフィーにおける超解像技術の一つに位相シフトマスクが挙げられる。この位相シフトマスクには様々な種類のものが提案されているが、その中でも、特に光透過部と光半透過部との境界部のコントラストを向上できるマスクとして、補助パターンを有する位相シフトマスク（以下、「補助パターン型位相シフトマスク」と称す。）がある。
【０００４】
この補助パターン型位相シフトマスクは、透光性基板上に、遮光性膜パターンにより形成された主開口部と、前記遮光性膜パターンを介して前記主開口部の周辺に設けられ、前記透光性基板を所定量の深さ掘り込み形成された補助開口部（シフタ開口部）とを有し、前記主開口部を通過する露光光と前記補助開口部を通過する露光光とが略１８０°の位相差を有するように形成されたものである。
【０００５】
遮光性膜パターンが光半透光膜パターンで構成される従来の補助パターン型位相シフトマスクの一般的な製造方法を図１に従って説明する。
合成石英ガラス基板等の透光性基板１１の上に、光半透光膜１２、遮光膜１３及び電子線描画用のポジ型レジスト膜１４を順に成膜したマスクブランクを準備する（図１（ａ）参照）。上記光半透光膜１２の材質としては、例えばＭｏＳｉ、ＭｏＳｉＯＮ等、或いはそれらの積層膜などが用いられ、上記遮光膜１３の材質としては、例えばＣｒ、ＣｒＯ、或いはそれらの積層膜などが用いられる。
【０００６】
次に、上記レジスト膜１４に対して、電子線描画装置により所望のパターンを描画し、描画後、現像することにより、レジストパターン１４ａを形成する（同図（ｂ）参照）。ここでは、例えばホールパターン等の主開口部と、その周辺の補助開口部（シフタ開口部）を形成するためのパターンを描画している。次いで、このレジストパターン１４ａをマスクとして、遮光膜１３を塩素と酸素の混合ガスを用いてドライエッチングし、続けて、光半透光膜１２をフッ素系ガスを用いてドライエッチングして、所定の遮光膜パターン１３ａと光半透光膜パターン１２ａを形成する（同図（ｃ）参照）。
【０００７】
なお、上記レジストパターン１４ａをマスクにして、上記遮光膜１３及び光半透光膜１２を、主成分とするエッチングガス種を変更しないで用いる条件にて連続的にエッチングして、遮光膜パターン１３ａと光半透光膜パターン１２ａを形成することもできる。例えばエッチング工程の最初から最後まで、塩素と酸素の混合ガス（但し、塩素ガスを主成分とする）を使用し、途中で混合比を変更する。
そして、残存する上記レジストパターン１４ａを除去する（同図（ｄ）参照）。
【０００８】
次に、上記と同様の電子線描画用ポジ型のレジスト膜１５を基板上の全面に形成する（同図（ｅ）参照）。次に、上記レジスト膜１５に対して、上記補助開口部が露出するように、電子線描画装置により所定の領域を描画し、現像して、レジストパターン１５ａを形成する（同図（ｆ）参照）。次いで、このレジストパターン１５ａをマスクにして、フッ素系ガスを用いて透光性基板１１をドライエッチングして、所定の深さを掘り込み、基板の掘り込みパターン１１ａを形成する（同図（ｇ）参照）。
そして、残存する上記レジストパターン１５ａを除去する（同図（ｈ）参照）。
【０００９】
遮光帯付きマスクを作製する場合には、再び上記と同様のレーザ描画用ポジ型のレジスト膜１６を基板上の全面に形成する（同図（ｉ）参照）。次に、上記レジスト膜１６に対して、レーザ描画装置により遮光帯形成のための所定の領域を描画し、現像して、レジストパターン１６ａを形成する（同図（ｊ）参照）。続けて、このレジストパターン１６ａをマスクにして、露出した遮光膜パターン１３ａをドライエッチング（ウエットエッチングでもよい）して除去し、遮光帯１３ｂを作製する（同図（ｋ）参照）。
そして、残存するレジストパターン１６ａを除去して、遮光帯付き補助パターン型位相シストマスク１０が出来上がる（同図（ｌ）参照）。図２は、この遮光帯付き補助パターン型位相シフトマスク１０の平面図である。
【００１０】
ところで、上記レジスト膜が基板の周縁部まで形成されたマスクブランクは、その後の各種処理工程を経る間に、搬送機構に保持されたり、基板収納ケースに挿抜されたりする。このとき、マスクブランクの周縁部が搬送機構のチャック部や、基板収納ケースの収納溝に接触することにより、マスクブランク周縁部のレジスト膜が剥離して発塵源となり、その剥離したレジストがマスクブランクの主表面に付着することによる欠陥が生じる。そこで、従来、このような周縁部のレジスト膜剥離による発塵を抑えるため、レジストを回転塗布して基板全面にレジスト膜を形成した後、レジストを溶解する処理液で基板周縁部のレジスト膜を予め溶解除去することが行われている（特許文献１）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特公昭５８−１９３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述したような従来の補助パターン型位相シフトマスクを、基板周縁部のレジスト膜を予め除去したマスクブランク（図３参照）を用いて製造する場合、以下のような問題点のあることが本発明者の検討によって判明した。
レジスト膜を電子線描画装置により描画しパターニングする際にチャージアップしないように、通常、電子線描画装置のアースピンを、導電性を有する例えばクロム系の遮光膜に接触させて電子線描画を行っている。電子線描画装置のアースピンはマスクブランクの周縁部に接触するようになっており、図４（ａ）に示されるように、基板周縁部のレジスト膜１４が予め除去されていても、電子線描画装置のアースピン１７は、基板周縁部の遮光膜１３に刺さってしっかりと接触するため導電性は十分確保される。従って、前述の１回目の電子線描画工程（図１（ｂ）の工程）では、チャージアップによる不具合は発生しない。
【００１３】
また、２回目の電子線描画工程は、基板彫り込みによるシフタを形成するための補助開口部を露出させるためのものであり、パターンサイズが非常に小さく（０．２μｍ以下の線幅、半導体デザインルール６５ｎｍ世代以降（６５ｎｍ世代、４５ｎｍ世代、３２ｎｍ世代、・・・）においては、０．１〜０．２μｍ程度）、精度が要求され描画時間も長い。そのため、描画時に導電性が十分に確保されないと、チャージアップによる解像不良や位置ずれ等の不具合が発生する可能性がある。そこで、図４（ｂ）に示すように、一般に、レジスト膜１５の表面にさらに導電性樹脂膜１８を形成して２回目の電子線描画工程を行う。
ところが、基板周縁部のレジスト膜１４が予め除去されていると、その後のエッチング工程（図１（ｃ）の工程）により、基板周縁部では遮光膜１３及び光半透光膜１２が除去されて、透光性基板（ガラス基板）１１の表面が露出される。電子線描画装置のアースピンは通常は可動式ではないため、図４（ｂ）に示されるように、前述の２回目の電子線描画工程（図１（ｆ）の工程）では、アースピン１７は、遮光膜１３及び光半透光膜１２が除去された透光性基板１１表面に直接接触することになり、このような導電性樹脂膜だけでは十分な導電性を確保することは困難で、上述の補助パターンの解像不良や位置ずれの不具合が発生した。
【００１４】
そこで本発明は、上記課題を解決すべくなされたものであり、その目的とするところは、基板周縁部のレジスト膜剥離による発塵を抑制し、なお且つ電子線描画時のチャージアップを防止できるマスクブランク、及びかかるマスクブランクを用いる補助パターン型位相シフトマスクの製造方法を提供することである。
【課題を解決するための手段】
【００１５】
本発明者は、上記課題を解決するため鋭意研究を続けた結果、本発明を完成したものである。
すなわち、上記課題を解決するため、本発明は以下の構成を有する。
（構成１）
複数回の描画工程を含み、２回目の描画には電子線を使用するパターニング工程を含む転写用マスクの製造に用いられるマスクブランクであって、前記マスクブランクは、透光性基板の主表面の略全面に、少なくとも、転写パターンを形成するための導電性を有する材料を含む薄膜と、電子線描画用ポジ型レジスト膜とがこの順に形成され、前記レジスト膜は、前記基板主表面上の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成され、前記アースピン当接領域以外は形成されていないことを特徴とするマスクブランクである。
【００１６】
構成１にあるように、電子線描画用ポジ型レジスト膜は、基板主表面上の（遮光性膜）周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成されていることにより、アースピン当接領域では下層の薄膜が後のエッチング工程で除去されずに残ることになる。当該薄膜を導電性を有する材料で形成する場合、電子線描画装置のアースピンが当該薄膜に接触して導電性を確保することができるため、電子線描画時のチャージアップを効果的に防止することができる。また、アースピン当接領域は、基板主表面の周縁部の極く一部であり、その他の大部分のアースピン当接領域以外では上記レジスト膜は形成されていないため、基板周縁部のレジスト膜剥離による発塵を全体的には抑制することができる。
【００１７】
（構成２）
透光性基板上に、遮光性膜パターンにより形成された主開口部と、前記遮光性パターンを介して前記主開口部の周辺に設けられ、前記透光性基板を所定量の深さ掘り込み形成された補助開口部とを有し、前記主開口部を通過する露光光と前記補助開口部を通過する露光光とが略１８０°の位相差を有するように形成された位相シフトマスクの製造に用いられるマスクブランクであって、前記マスクブランクは、透光性基板の主表面の略全面に、少なくとも遮光性膜と、電子線描画用ポジ型レジスト膜とがこの順に形成され、前記レジスト膜は、前記基板主表面の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成され、前記アースピン当接領域以外は形成されていないことを特徴とするマスクブランクである。
【００１８】
構成２にあるように、電子線描画用ポジ型レジスト膜は、基板主表面上の（遮光性膜）周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成されていることにより、アースピン当接領域では下層の遮光性膜が後のエッチング工程で除去されずに残ることになる。当該遮光性膜を例えばクロム等の導電性を有する材料からなる遮光膜や、ＭｏＳｉ，ＭｏＳｉＯＮ等、或いはそれらの積層膜の光半透光膜と、クロム等の導電性を有する材料からなる遮光膜との積層構造で構成する場合、電子線描画装置のアースピンが当該遮光膜に接触して導電性を確保することができるため、電子線描画時のチャージアップを効果的に防止することができる。また、アースピン当接領域は、基板主表面の周縁部の極く一部であり、その他の大部分のアースピン当接領域以外では上記レジスト膜は形成されていないため、基板周縁部のレジスト膜剥離による発塵を全体的には抑制することができる。
【００１９】
（構成３）
前記レジスト膜は、前記基板主表面上の周縁部においては、複数種類の電子線描画装置のアースピン位置に対応して、複数の前記アースピン当接領域には形成され、前記アースピン当接領域以外は形成されていないことを特徴とする構成１又は２に記載のマスクブランクである。
【００２０】
電子線描画装置によってアースピンの位置が異なる場合があるため、構成３のように、複数種類の電子線描画装置のアースピン位置に対応して、複数の前記アースピン当接領域にはレジスト膜が形成され、前記アースピン当接領域以外はレジスト膜が形成されていない構成とすることにより、アースピン位置がそれぞれ異なる複数種類の電子線描画装置に対しても本発明のマスクブランクを共通に用いることができる。
【００２１】
（構成４）
前記レジスト膜は、前記基板主表面の中心を通り、主表面に対して垂直な軸を中心に、前記マスクブランクが、９０度、１８０度、２７０度回転した時に、前記アースピン当接領域には形成され、前記アースピン当接領域以外は形成されていないことを特徴とする構成１乃至３のいずれかに記載のマスクブランクである。
【００２２】
構成４のように、マスクブランクが、基板主表面の中心を通り、主表面に対して垂直な軸を中心に９０度、１８０度、２７０度回転した時に、前記アースピン当接領域にはレジスト膜が形成され、前記アースピン当接領域以外はレジスト膜が形成されていない構成とすることにより、電子線描画装置のアースピン位置とマスクブランクの設置方向とが一致しているかどうかを確認しなくても済むようになるため、作業性が向上する。
【００２３】
（構成５）
構成２乃至４のいずれかに記載のマスクブランクを準備する工程と、
前記電子線描画装置のアースピンを前記レジスト膜のアースピン当接領域を介して前記遮光性膜に接触させて、前記レジスト膜に対して前記主開口部及び前記補助開口部を形成するため所望のパターンの電子線描画を行う第１描画工程と、前記第１描画工程の後、第１現像・リンス工程を経て、第１レジストパターンを形成する工程と、前記第１レジストパターンをマスクにして、前記遮光性膜をエッチングして、前記主開口部及び前記補助開口部の前記基板が露出した前記遮光性膜パターンを形成する工程と、残存する前記第１レジストパターンを除去する工程と、前記遮光膜パターン上に、第２レジスト膜を形成する工程と、前記電子線描画装置のアースピンを前記第２レジスト膜のアースピン当接領域を介して前記遮光性膜に接触させて、前記補助開口部が露出するように、前記第２レジスト膜に対して所望のパターンの電子線描画を行う第２描画工程と、前記第２描画工程の後、第２現像・リンス工程を経て、第２レジストパターンを形成する工程と、前記第２レジストパターン、または前記遮光性膜パターンをマスクにして、前記透光性基板をエッチングして、所定量の深さを彫り込む補助パターン形成工程と、残存する前記第２レジストパターンを除去する工程とを有することを特徴とする位相シフトマスクの製造方法である。
【００２４】
構成５にあるように、本発明のマスクブランクを用いて位相シフトマスクを製造する場合、電子線描画用ポジ型レジスト膜は、基板主表面上（遮光性膜）の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成されていることにより、アースピン当接領域では下層の遮光性膜が後のエッチング工程で除去されずに残ることになる。当該遮光性膜を例えばクロム等の導電性を有する材料からなる遮光膜や、ＭｏＳｉ，ＭｏＳｉＯＮ等、或いはそれらの積層膜の光半透光膜と、クロム等の導電性を有する材料からなる遮光膜との積層構造で構成する場合、電子線描画装置のアースピンが当該遮光膜に接触して導電性を確保することができるため、補助開口部を露出させるための第２レジスト膜に対して所望のパターンの電子線描画を行う第２描画工程における描画時のチャージアップを効果的に防止することができ、パターンサイズの小さいシフタパターンを精度良く形成することが可能である。また、アースピン当接領域は、基板主表面の周縁部の極く一部であり、その他の大部分のアースピン当接領域以外では上記レジスト膜は形成されていないため、基板周縁部のレジスト膜剥離による発塵を全体的には抑制することができる。
【００２５】
（構成６）
前記遮光性膜が、光半透光膜と、遮光膜とが積層された積層膜であって、前記第２レジストパターンを除去する工程の後、前記光半透光膜パターンと前記遮光膜パターンからなる遮光性膜パターン上に、第３レジスト膜を形成する工程と、前記半透光膜パターン上に、該半透光膜パターンと異なる第２遮光膜パターンが形成されて遮光部となるように、前記第３レジスト膜に対して所望のパターンの描画を行う第３描画工程と、前記第３描画工程の後、第３現像・リンス工程を経て、第３レジストパターンを形成する工程と、前記第３レジストパターンをマスクにして、前記遮光膜をエッチングして前記第２遮光膜パターンを形成する工程と、残存する前記第３レジストパターンを除去する工程と、を有することを特徴とする構成５に記載の位相シフトマスクの製造方法である。
【００２６】
本発明は、構成６のように、透光性基板上に、光半透光膜パターンにより形成された主開口部と、前記光半透光膜パターンを介して前記主開口部の周辺に設けられ、前記透光性基板を所定量の深さ彫り込み形成された補助開口部と、前記透光性基板の外周部に設けられ、前記光半透光膜パターン上に遮光膜パターンが形成されることにより形成された遮光部とを有し、前記主開口部を通過する露光光と前記補助開口部を通過する露光光とが略１８０°の位相差を有するように形成された位相シフトマスクの製造に好適である。上述構成５に記載された同様の効果を奏する。
【００２７】
（構成７）
前記補助開口部が０．２μｍ以下の線幅である回路パターンを有することを特徴とする構成５又は構成６に記載の位相シフトマスクの製造方法である。
本発明は、構成７のように前記補助開口部が０．２μｍ以下の線幅であるようなサイズの小さい回路パターンを有する位相シフトマスクの製造に好適である。
【発明の効果】
【００２８】
本発明のマスクブランクによれば、電子線描画用ポジ型レジスト膜は、基板主表面上の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成され、アースピン当接領域以外では上記レジスト膜は形成されていないため、電子線描画時のチャージアップを防止できるとともに、基板周縁部のレジスト膜剥離による発塵を抑制することができる。
また、かかるマスクブランクを用いて補助パターン型位相シフトマスクを製造することにより、電子線描画時のチャージアップを効果的に防止することができ、パターンサイズの小さいシフタパターンを精度良く形成することができる。また、基板周縁部のレジスト膜剥離による発塵を抑制することができ、発塵による欠陥の発生を抑制できる。
【図面の簡単な説明】
【００２９】
【図１】補助パターン型位相シフトマスクの製造工程を示す断面図である。
【図２】図１の製造工程により得られた補助パターン型位相シフトマスクの平面図である。
【図３】基板周縁部のレジスト膜を除去したマスクブランクの断面図である。
【図４】（ａ）は基板周縁部のレジスト膜を除去したマスクブランクを用いて補助パターン型位相シフトマスクを製造する場合の１回目の描画工程の断面図、（ｂ）は２回目の描画工程の断面図である。
【図５】本発明に係るマスクブランクの一実施形態の平面図である。
【図６】本発明に係るマスクブランクの他の実施形態の平面図である。
【図７】本発明に係るマスクブランクのその他の実施形態の平面図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態を詳述する。
本発明に係るマスクブランクは、構成１にあるように、複数回の描画工程を含み、２回目の描画には電子線を使用するパターニング工程を含む転写用マスクの製造に用いられるマスクブランクであって、前記マスクブランクは、透光性基板の主表面の略全面に、少なくとも、転写パターンを形成するための導電性を有する材料からなる薄膜と、電子線描画用ポジ型レジスト膜とがこの順に形成され、前記レジスト膜は、前記基板主表面の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成され、前記アースピン当接領域以外は形成されていないことを特徴とするマスクブランクである。
【００３１】
すなわち、本発明に係るマスクブランクは、基本的には、透光性基板の主表面の略全面に、少なくとも、転写パターンを形成するための導電性を有する材料からなる薄膜と、電子線描画用ポジ型レジスト膜とがこの順に形成された構成である。但し、前記レジスト膜は、前記基板主表面の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成されているが、前記アースピン当接領域以外は形成されていないことが特徴的な構成である。
【００３２】
このように、電子線描画用ポジ型レジスト膜は、基板主表面上の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成されていることにより、アースピン当接領域では下層の薄膜が後のエッチング工程で除去されずに残ることになる。従って、当該薄膜を導電性を有する材料で形成する場合、電子線描画装置のアースピンが当該薄膜に接触して導電性を確保することができるため、電子線描画時のチャージアップを効果的に防止することができる。例えば、本発明のマスクブランクが、複数回の描画工程を含み、２回目の描画には電子線を使用するパターニング工程を含む転写用マスクの製造に用いられる場合、２回目の描画工程においても描画時のチャージアップを防止することができる。
【００３３】
このように、本発明のマスクブランクは、複数回の描画工程を含み、２回目の描画には電子線を使用するパターニング工程を含む転写用マスクの製造に用いられるが、具体的には、前述の補助パターン型位相シフトマスクや、レベンソン型位相シフトマスクの製造に特に好適に用いられる。補助パターン型位相シフトマスクの製造においては、２回目の描画工程は、シフタとなる基板をエッチングして掘り込むためのパターニングであり、非常にパターンサイズが小さく精度も要求されるため、電子線描画時のチャージアップによる解像不良や位置ずれ等の不具合は重大な欠陥となってしまう。一方、レベンソン型位相シフトマスクにおいても、パターンの微細化の要求は高まる傾向にあり、電子線描画時のチャージアップによる解像不良や位置ずれ等の不具合は重大な欠陥となってしまう。また、従来の基板周縁部にはレジスト膜が一切形成されていないマスクブランクを用いると、２回目の描画工程においては電子線描画時の導電性を確保することができないため、このような従来の不具合を解消できる本発明のマスクブランクは、上記補助パターン型位相シフトマスクやレベンソン型位相シフトマスクに限らず、複数回の描画工程を含み、２回目の描画工程においても微細パターンを高精度で描画することが要求される転写用マスクの製造には好適に用いられる。
【００３４】
また、上記アースピン当接領域は、基板主表面の周縁部の極く一部であり、その他の大部分のアースピン当接領域以外では上記レジスト膜は形成されていないため、基板周縁部のレジスト膜剥離による発塵を全体的には抑制することができる。
【００３５】
なお、上記転写パターンを形成するための導電性を有する薄膜は、例えばクロム等の導電性を有する遮光膜、あるいは例えばＭｏＳｉ等の光半透光膜と遮光膜の積層膜などである。また、これら遮光膜および光半透光膜はそれぞれ単一層であっても積層構成であってもよい。
なお、導電性を有する薄膜のシート抵抗は、２回目の描画工程において、描画時のチャージアップを防止できる程度であればよく、１０ｋΩ／□以下、好ましくは、５ｋΩ／□以下、さらに好ましくは、１ｋΩ／□以下とすることが望ましい。
【００３６】
本発明は、とくに補助パターン型位相シフトマスクの製造に好適なマスクブランクについても提供するものである。
すなわち、上記構成２にあるように、透光性基板上に、遮光性膜パターンにより形成された主開口部と、前記遮光性膜パターンを介して前記主開口部の周辺に設けられ、前記透光性基板を所定量の深さ掘り込み形成された補助開口部とを有し、前記主開口部を通過する露光光と前記補助開口部を通過する露光光とが略１８０°の位相差を有するように形成された補助パターン型位相シフトマスクの製造に用いられるマスクブランクであって、前記マスクブランクは、透光性基板の主表面の略全面に、少なくとも遮光性膜と、電子線描画用ポジ型レジスト膜とがこの順に形成され、前記レジスト膜は、前記基板主表面上の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成され、前記アースピン当接領域以外は形成されていないことを特徴とするマスクブランクである。
【００３７】
かかるマスクブランクにおいて特徴的な構成である、前記レジスト膜は、前記基板主表面上の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成されているが、前記アースピン当接領域以外は形成されていない点に関しては、上述したとおりである。
【００３８】
上記マスクブランクにおいても、電子線描画用ポジ型レジスト膜は、基板主表面上の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域には形成されていることにより、アースピン当接領域では下層の遮光性膜が後のエッチング工程で除去されずに残ることになる。当該遮光性膜を例えばクロム等の導電性を有する材料からなる遮光膜や、ＭｏＳｉ，ＭｏＳｉＯＮ等、或いはそれらの積層膜の光半透光膜と、クロム等の導電性を有する材料からなる遮光膜との積層構造で構成する場合、電子線描画装置のアースピンが当該遮光膜に接触して導電性を確保することができるため、基板を掘り込むための補助開口部を露出させる２回目の描画工程においても、電子線描画時のチャージアップを効果的に防止することができ、チャージアップによる解像不良や位置ずれ等の不具合の発生を防止することができる。また、基板主表面上の周縁部において、大部分のアースピン当接領域以外では上記レジスト膜は形成されていないため、基板周縁部のレジスト膜剥離による発塵を全体的には抑制することができる。
【００３９】
図５は、本発明に係るマスクブランクの平面図である。図５は、本発明の一実施の形態として、上記補助パターン型位相シフトマスクの製造に好適なマスクブランクを例示している。
図５に示されるマスクブランク２０Ａは、透光性基板１１（図５には表れていない）の主表面の略全面に、光半透光膜１２（図５には表れていない）と、遮光膜１３と、電子線描画用ポジ型レジスト膜１４とが基板側から順に形成されている。そして、前記レジスト膜１４は、前記基板主表面の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域２１ａ，２１ｂ，２１ｃ，２１ｄには形成されているが、前記アースピン当接領域以外は形成されておらず、アースピン当接領域以外は遮光膜１３が露出している。
【００４０】
上記透光性基板１１は、使用する露光装置の露光波長に対して透明性を有するものであれば特に制限されない。本発明では、例えば合成石英基板を用いることができるが、この合成石英基板は、ＡｒＦエキシマレーザー（波長１９３ｎｍ）又はそれよりも短波長の領域で透明性が高いので特に好適である。
【００４１】
たとえば位相シフトマスクにおいては、上記遮光膜１３の材質としてクロムを主成分として含む材料を用い、上記光半透光膜１２の材質としてモリブデンシリサイド化合物を含む材料を用いることができる。上記遮光膜は、例えばＣｒ膜の表面に反射防止層として、Ｃｒの酸化物や窒化物といったＣｒ系化合物の層を有することが好ましく、転写パターンの描画時の精度を向上させ、マスク使用時の不要な反射迷光の発生を抑止することができる。また、上記光半透光膜を構成するモリブデンシリサイド化合物としては、ＭｏＳｉｘのほか、ＭｏＳｉの窒化物、酸化物、酸化窒化物、炭化物など、或いはこれらの積層膜が使用できる。
本実施形態の補助パターン型位相シフトマスク製造用のマスクブランクにおいては、上記光半透光膜１２は、露光波長（例えば１９３ｎｍ）における透過率が８〜３０％、位相差が−３０°〜＋３０°であることが好ましい。さらに好ましくは、露光波長（例えば１９３ｎｍ）における透過率が８〜１５％、位相差が−１０°〜＋１０°であることが望ましい。上記光半透光膜１２の膜厚は、補助パターンのパターン線幅の観点からできる限り薄いことが好ましい。光半透光膜の膜厚は、好ましくは、５０ｎｍ以下、さらに好ましくは３０ｎｍ以下が望ましい。一方、上記遮光膜１３の膜厚に関しては特に制約はないが、微細パターンの補助パターンを形成するためにレジスト膜をできる限り薄膜化することが好ましく、光半透光膜１２と遮光膜１３と合算した光学濃度（ＯＤ）が３を下回らない程度に薄膜化することが好ましい。
【００４２】
透光性基板１１上に上記遮光膜１３や光半透過膜１２を形成する方法としては、例えばスパッタ成膜法が好ましく挙げられるが、勿論スパッタ成膜法に限定する必要はない。
【００４３】
また、上記マスクブランク２０Ａでは、前記レジスト膜１４は、基板主表面上の周縁部においては、電子線描画装置のアースピンが接触するアースピン当接領域２１ａ，２１ｂ，２１ｃ，２１ｄには形成されているが、アースピン当接領域以外は形成されていない。このように基板周縁部においてはアースピン当接領域にのみレジスト膜を形成する方法としては、例えば、通常の回転塗布法により、基板主表面の全面にレジスト膜を形成し、次いで基板周縁部において不要な領域に形成されたレジスト膜を除去する方法が挙げられる。
【００４４】
この場合、基板周縁部において不要な領域に形成されたレジスト膜を除去する方法としては、たとえば、主表面全面にレジスト膜を形成したマスクブランク表面をカバー部材で覆い、このカバー部材の上からレジスト膜を溶解する溶媒を供給してこの溶媒をカバー部材の周辺部に設けられた溶媒流路を通じ、マスクブランクの上記アースピン当接領域２１ａ〜２１ｄにおいては残存され、それらの領域以外は除去されるよう、溶媒の供給量及び／又は供給装置を調整しながら溶媒を所定部位に供給することによって、不要なレジスト膜を溶媒で除去する方法を適用することができる（特許第３６０７９０３号公報参照）。また、不要なレジスト領域にレジスト剥離液を供給するための供給路と、この不要なレジスト領域のレジストを溶解した剥離液を排出するための排出路とを有するヘッド（具体的には基板の上下主表面周縁部及び端面部を囲むように断面コ字状に形成されたヘッド）を備えた除去装置を用いてもよい（例えば特開２００４−３３５８４５号公報参照）。
【００４５】
また、基板周縁部のアースピン当接領域２１ａ〜２１ｄ以外の領域を予めレジスト膜が形成されないようにシールした上で、通常の回転塗布法によりレジスト膜を形成してもよい。
【００４６】
また、本発明のマスクブランクは、図６に示すように、基板主表面の中心を通り、主表面に対して垂直な軸を中心に、マスクブランクが、９０度、１８０度、２７０度回転した時に、レジスト膜がアースピン当接領域には形成され、アースピン当接領域以外は形成されていない構成としてもよい。図６では、上述の図５に示したアースピン当接領域２１ａ〜２１ｄの他に、これと同様の構成のアースピン当接領域２２ａ〜２２ｄ、２３ａ〜２３ｄ、２４ａ〜２４ｄにもレジスト膜を形成したマスクブランク２０Ｂを例示している。
【００４７】
このように、マスクブランクが、基板主表面の中心を通り、主表面に対して垂直な軸を中心に９０度、１８０度、２７０度回転した時に、前記アースピン当接領域にはレジスト膜が形成され、前記アースピン当接領域以外はレジスト膜が形成されていない構成とすることにより、電子線描画装置のアースピン位置とマスクブランクの設置方向とが一致しているかどうかを確認しなくても済むようになるため、作業性が向上する。
【００４８】
また、本発明のマスクブランクは、図７に示すように、複数種類の電子線描画装置のアースピン位置に対応して、複数のアースピン当接領域にはレジスト膜が形成され、これらアースピン当接領域以外はレジスト膜が形成されていない構成としてもよい。図７では、上述の図６に示したアースピン当接領域２１ａ〜２１ｄ、２２ａ〜２２ｄ、２３ａ〜２３ｄ、２４ａ〜２４ｄの他に、当該電子線描画装置とはアースピン当接領域が異なる別の２種類の電子線描画装置のアースピン当接領域に対応して、アースピン当接領域２５ａ〜２５ｄ、２６ａ〜２６ｄにもレジスト膜を形成したマスクブランク２０Ｃを例示している。
【００４９】
電子線描画装置によってアースピンの位置が異なる場合があるため、複数種類の電子線描画装置のアースピン位置にそれぞれ対応して、複数のアースピン当接領域にはレジスト膜が形成され、アースピン当接領域以外はレジスト膜が形成されていない構成とすることにより、アースピン位置がそれぞれ異なる複数種類の電子線描画装置に対しても本発明のマスクブランクを共通に用いることができる。
【００５０】
なお、以上説明した図５〜図７に示すアースピン当接領域はあくまでも一例であって、本発明をこれらに限定する趣旨ではないことは勿論である。また、基板周縁部のアースピン当接領域以外のレジスト膜が形成されていない領域の幅（内側の幅）は、たとえばアースピン当接領域のサイズを考慮し、またレジスト膜剥離による発塵を抑制できるように、適宜設定することができる。
【００５１】
また、本発明は、上述した本発明に係るマスクブランクを用いた位相シフトマスクの製造方法、より具体的には、補助パターン型位相シフトマスクの製造方法についても提供するものである。
すなわち、本発明に係る補助パターン型位相シフトマスクの製造方法は、本発明に係るマスクブランクを準備する工程と、前記電子線描画装置のアースピンを前記レジスト膜のアースピン当接領域を介して前記遮光性膜に接触させて、前記レジスト膜に対して前記主開口部及び前記補助開口部を形成するため所望のパターンの電子線描画を行う第１描画工程と、前記第１描画工程の後、第１現像・リンス工程を経て、第１レジストパターンを形成する工程と、前記第１レジストパターンをマスクにして、前記遮光性膜をエッチングして、前記主開口部及び前記補助開口部の前記基板が露出した前記遮光性膜パターンを形成する工程と、残存する前記第１レジストパターンを除去する工程と、前記遮光性膜パターン上に、第２レジスト膜を形成する工程と、前記電子線描画装置のアースピンを前記第２レジスト膜のアースピン当接領域を介して前記遮光性膜に接触させて、前記補助開口部が露出するように、前記第２レジスト膜に対して所望のパターンの電子線描画を行う第２描画工程と、前記第２描画工程の後、第２現像・リンス工程を経て、第２レジストパターンを形成する工程と、前記第２レジストパターン、または前記遮光性膜パターンをマスクにして、前記透光性基板をエッチングして、所定量の深さを彫り込む補助パターン形成工程と、残存する前記第２レジストパターンを除去する工程とを有することを特徴とするものである。
また、透光性基板上に、光半透光膜パターンにより形成された主開口部と、前記光半透光膜パターンを介して前記主開口部の周辺に設けられ、前記透光性基板を所定量の深さ彫り込み形成された補助開口部と、前記透光性基板の外周部に設けられ、前記光半透光膜パターン上に遮光膜パターンが形成されることにより形成された遮光部とを有し、前記主開口部を通過する露光光と前記補助開口部を通過する露光光とが略１８０°の位相差を有するように形成された補助パターン型位相シフトマスクにおいては、上記第２レジストパターンを除去する工程の後、前記光半透光膜パターンと前記遮光膜パターンからなる遮光性膜パターン上に、第３レジスト膜を形成する工程と、前記半透光膜パターン上に、該半透光膜パターンと異なる第２遮光膜パターンが形成されて遮光部となるように、前記第３レジスト膜に対して所望のパターンの描画を行う第３描画工程と、前記第３描画工程の後、第３現像・リンス工程を経て、第３レジストパターンを形成する工程と、前記第３レジストパターンをマスクにして、前記遮光膜をエッチングして前記第２遮光膜パターンを形成する工程と、残存する前記第３レジストパターンを除去する工程とを有することを特徴とするものである。
【００５２】
従来の基板周縁部にはレジスト膜が形成されていない構成のマスクブランク（図３参照）を用いた場合、前述の図１（ｃ）のエッチング工程において、基板周縁部の遮光性膜は除去されてしまう。これに対し、本発明のマスクブランクを用いて補助パターン型位相シフトマスクを製造する場合、基板主表面の周縁部においては、電子線描画用ポジ型レジスト膜は、電子線描画装置のアースピンが接触するアースピン当接領域には形成されているため、アースピン当接領域では下層の遮光性膜が後のエッチング工程で除去されずに残ることになる。当該遮光膜を例えばクロム等の導電性を有する材料からなる遮光膜や、ＭｏＳｉ，ＭｏＳｉＯＮ等、或いはそれらの積層膜の光半透光膜と、クロム等の導電性を有する材料からなる遮光膜との積層構造で構成場合、電子線描画装置のアースピンが当該遮光膜に接触して導電性を確保することができるため、補助開口部を露出させるための第２レジスト膜に対して所望のパターンの電子線描画を行う第２描画工程における描画時のチャージアップを効果的に防止することができる。その結果、描画時のチャージアップによる解像不良や位置ずれ等の不具合を防止でき、パターンサイズの小さいシフタパターンを精度良く形成することが可能である。
【００５３】
また、前にも説明したとおり、アースピン当接領域は、基板主表面の周縁部の極く一部であり、その他の大部分のアースピン当接領域以外では上記レジスト膜は形成されていないため、基板周縁部のレジスト膜剥離による発塵を全体的には抑制することができる。
【００５４】
以上説明したように、本発明は、とくに基板掘り込みによる微細なシフタパターンを形成することが要求される補助パターン型位相シフトマスクの製造に好適であるが、とりわけ、前記補助開口部（シフタ開口部）が０．２μｍ以下の線幅であるようなサイズの小さい回路パターンを有する補助パターン型位相シフトマスクの製造に好適である。尚、主開口部のホールパターンの大きさは特に限定されないが、半導体デザインルール６５ｎｍ世代以降においては、０．２μｍ超０．５μｍ以下が好ましい。
【実施例】
【００５５】
以下、実施例により、本発明の実施の形態を更に具体的に説明する。
（実施例１）
透光性基板１１としてサイズ６インチ角、厚さ０．２５インチの合成石英ガラス基板を用い、表面は鏡面研磨を施し、研磨後、所定の洗浄を行ったものである。
【００５６】
透光性基板１１上に、ＭｏＳｉとＭｏＳｉＯＮの積層膜からなる光半透光膜１２を成膜した。具体的には、モリブデン（Ｍｏ）とシリコン（Ｓｉ）との混合ターゲット（Ｍｏ：Ｓｉ＝１０ｍｏｌ％：９０ｍｏｌ％）を用い、アルゴン（Ａｒ）ガス雰囲気で、反応性スパッタリング（ＤＣスパッタリング）により、ＭｏＳｉ膜を１４ｎｍの膜厚で形成した。引き続き、同じターゲットを用い、ＡｒとＯ２とＮ２とＨｅとの混合ガス雰囲気で、反応性スパッタリング（ＤＣスパッタリング）により、ＭｏＳｉＯＮ膜を１１ｎｍの膜厚で形成した。なお、このＭｏＳｉとＭｏＳｉＯＮの積層膜（総膜厚２５ｎｍ）は、ＡｒＦエキシマレーザー（波長１９３ｎｍ）において、透過率は９％、位相差が５度となっていた。
【００５７】
次に、光半透光膜１２上に、ＣｒとＣｒＯの積層膜からなる遮光膜１３を成膜した。具体的には、クロム（Ｃｒ）ターゲットを用い、アルゴン（Ａｒ）ガス雰囲気で、反応性スパッタリング（ＤＣスパッタリング）により、Ｃｒ膜を３０ｎｍの膜厚で形成した。引き続き、同じターゲットを用い、ＡｒとＯ２との混合ガス雰囲気で、反応性スパッタリング（ＤＣスパッタリング）により、ＣｒＯ膜を１８ｎｍの膜厚で形成した。
【００５８】
次に、上記遮光膜１３の表面上に、レジスト膜１４として、電子線描画用ポジ型レジスト膜を２５０ｎｍの膜厚に形成した。レジスト膜１４の形成は、スピンナー（回転塗布装置）を用いて、回転塗布した。次いで、基板周縁部において不要な領域（電子線描画装置のアースピン当接領域以外）に形成されたレジスト膜を前述の特許第３６０７９０３号公報に記載された方法を適用して除去した。これによって、基板周縁部においては、アースピン当接領域にはレジスト膜が形成され、当該アースピン当接領域以外はレジスト膜が形成されていない。なお、アースピン当接領域は、図５と同一にした。
以上のようにして、本実施例のマスクブランクを作製した。
【００５９】
次に、電子線描画装置のアースピンを上記レジスト膜１４のアースピン当接領域を介して上記遮光膜１３に接触させて、上記レジスト膜１４に対し、電子線描画装置を用いて、主開口部（ホールパターン）及び補助開口部（シフタ開口部）を形成するための所望のパターン描画を行った。描画後、所定の現像液で現像してレジストパターン１４ａを形成した。
【００６０】
次に、上記レジストパターン１４ａをマスクとして、遮光膜１３及び光半透過膜１２のドライエッチングを連続して一度に行い、上記主開口部及び補助開口部の基板が露出した遮光膜パターン１３ａ及び光半透過膜パターン１２ａを形成した。ドライエッチングガスとして、Ｃｌ２とＯ２の混合ガス（Ｃｌ２：Ｏ２＝２０：１）を用い、ドライエッチング装置のＲＦパワーを、最初は１０Ｗに設定し、遮光膜のエッチングがほぼ終了した時点で、１５Ｗに上げた。
残存したレジストパターン１４ａを剥離した。
【００６１】
次に、基板上の全面に電子線描画用ポジ型のレジスト膜１５を４００ｎｍの膜厚に形成した。レジスト膜１５の形成は、スピンナー（回転塗布装置）を用いて、回転塗布した。
【００６２】
次に、電子線描画装置のアースピンを上記レジスト膜１５のアースピン当接領域を介して上記遮光膜１３に接触させて、上記レジスト膜１５に対し、電子線描画装置を用いて、上記補助開口部が露出するように、所望のパターンを描画し、現像して、レジストパターン１５ａを形成した。
次に、このレジストパターン１５ａをマスクとして、透光性基板１１を、ＣＦ４とＯ２との混合ガス（ＣＦ４：Ｏ２＝９５：５）を用いてドライエッチングして、所定の深さを掘り込み、基板の掘り込みパターン１１ａを形成した。
残存するレジストパターン１５ａを剥離した。
【００６３】
次に、再び基板上の全面にレーザ描画用ポジ型のレジスト膜１６を４００ｎｍの膜厚に形成した。レジスト膜１６の形成は、スピンナー（回転塗布装置）を用いて、回転塗布した。
【００６４】
次に、上記レジスト膜１６に対し、レーザ描画装置を用いて遮光帯形成のための所定の領域を描画し、現像して、レジストパターン１６ａを形成した。続けて、このレジストパターン１６ａをマスクにして、露出した遮光膜パターン１３ａをウエットエッチングして除去し、遮光帯１３ｂを作製した。
残存するレジストパターン１６ａを剥離して、基板掘り込みタイプの遮光帯付き補助パターン型位相シストマスクが出来上がった。
【００６５】
出来上がった位相シフトマスクについてパターン検査を行ったところ、補助開口部の基板掘り込みによるシフタパターンが設計値通り精度良く形成されていた。また、欠陥検査を行った結果、基板周縁部のレジスト膜剥離による発塵に起因すると推測される欠陥は検出されなかった。
【００６６】
（比較例）
上記遮光膜１３の表面上の全面に上記レジスト膜１４を形成した後、基板周縁部の所定幅のレジスト膜をすべて実施例１と同様の方法で除去したマスクブランクを用いたこと以外は、実施例１と同様の工程により、補助パターン型位相シフトマスクを作製した。
得られた位相シフトマスクについてパターン検査を行ったところ、補助開口部の基板掘り込みによるシフタパターンが設計値通りには形成されていなかった。これは、１層目のパターニングによって電子線描画装置のアースピン当接領域の遮光膜がエッチングで除去されているため、２回目の電子線描画工程において、アースピンが透光性基板表面に直接接触して導電性が得られず、描画時のチャージアップによる解像不良や位置ずれ等の不具合が発生したことに起因するものと考えられる。
【符号の説明】
【００６７】
１０  補助パターン型位相シフトマスク
１１  透光性基板
１１ａ  補助開口部
１１ｂ  主開口部
１２  光半透光膜
１３  遮光膜
１４〜１６  レジスト膜
１７  アースピン
１８  導電性樹脂膜
２０Ａ，２０Ｂ，２０Ｃ  マスクブランク
２１ａ〜２１ｄ  アースピン当接領域
２２ａ〜２２ｄ  アースピン当接領域
２３ａ〜２３ｄ  アースピン当接領域
２４ａ〜２４ｄ  アースピン当接領域
２５ａ〜２５ｄ  アースピン当接領域
２６ａ〜２６ｄ  アースピン当接領域
【図１】
2013140236.tif 000003
【図２】
2013140236.tif 000004
【図３】
2013140236.tif 000005
【図４】
2013140236.tif 000006
【図５】
2013140236.tif 000007
【図６】
2013140236.tif 000008
【図７】
2013140236.tif 000009