(57)【要約】【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。【解決手段】本発明は、セラミック本体と、上記セラミック本体の内部に積層される複数の内部電極と、を含み、上記複数の内部電極のうち上部及び下部の最外側内部電極間の最長距離をＴ１とし、上記上部又は下部の最外側内部電極において上記セラミック本体の厚さ方向の最高点と最低点との間の間隔をＴ２とするとき、Ｔ２／Ｔ１＜０．０５を満足する積層セラミック電子部品を提供する。本発明によると、積層セラミック電子部品の内部電極の配列（ａｌｉｇｎｍｅｎｔ）不良を抑制することができる。【選択図】図２
2013197582.tif 000002
【特許請求の範囲】
【請求項１】
セラミック本体と、
前記セラミック本体の内部に積層される複数の内部電極と、を含み、
前記複数の内部電極のうち上部及び下部の最外側内部電極間の最長距離をＴ１とし、前記上部又は下部の最外側内部電極において前記セラミック本体の厚さ方向の最高点と最低点との間の間隔をＴ２とするとき、Ｔ２／Ｔ１＜０．０５を満足する、積層セラミック電子部品。
【請求項２】
前記内部電極の印刷幅は、３００μｍ以下である、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記積層セラミック電子部品の長さ及び幅はそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ以下である、請求項１に記載の積層セラミック電子部品。
【請求項４】
前記複数の内部電極の積層数は、５０層以上である、請求項１に記載の積層セラミック電子部品。
【請求項５】
前記内部電極は、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群から選択された一つ以上の金属を含む、請求項１に記載の積層セラミック電子部品。
【請求項６】
セラミック粉末を含むスラリーを用いてセラミックグリーンシートを製造する段階と、
前記セラミックグリーンシート上に金属粉末を含む導電性ペーストを用いて内部電極パターンを形成する段階と、
前記セラミックグリーンシートを積層し焼結して、複数の内部電極を含むセラミック本体を形成する段階と、を含み、
前記複数の内部電極のうち上部及び下部の最外側内部電極間の最長距離をＴ１とし、前記上部又は下部の最外側内部電極において前記セラミック本体の厚さ方向の最高点と最低点との間の間隔をＴ２とするとき、Ｔ２／Ｔ１＜０．０５を満足する、積層セラミック電子部品の製造方法。
【請求項７】
前記内部電極の印刷幅は、３００μｍ以下である、請求項６に記載の積層セラミック電子部品の製造方法。
【請求項８】
前記積層セラミック電子部品の長さ及び幅はそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ以下である、請求項６に記載の積層セラミック電子部品の製造方法。
【請求項９】
前記複数の内部電極の積層数は、５０層以上である、請求項６に記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記金属は、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群から選択された一つ以上である、請求項６に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記内部電極パターンを形成する段階は、前記導電性ペーストの吐出量を調節しながら行われる、請求項６に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品の内部電極の配列（ａｌｉｇｎｍｅｎｔ）不良を防止することにより信頼性に優れた積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品の小型化及び大容量化も求められている。
【０００３】
これにより、誘電体と内部電極の薄膜化、多層化が多様な方法で試みられており、近来では、誘電体層の厚さは薄くなり且つ積層数が増加する積層セラミック電子部品が製造されている。
【０００４】
一方、積層セラミック電子部品、特に、積層セラミックキャパシタはセラミックシートや基質シート上にシートの面積より小さい一定厚さの内部電極を印刷した後に積層して製作され、内部電極の印刷幅が小さくなるほど、内部電極の印刷形状はドーム（Ｄｏｍｅ）形状をなすようになる。
【０００５】
上記のように内部電極がドーム（Ｄｏｍｅ）形状を有する場合、内部電極が印刷されたセラミックグリーンシートを積層し加圧する過程で上記ドーム（Ｄｏｍｅ）形状が圧力に耐えられず変形されて配列（Ａｌｉｇｎｍｅｎｔ）不良が発生するようになる。
【０００６】
積層セラミックキャパシタが小型化及び大容量化するに従い、内部電極の印刷幅はより小さくなるため、上記配列（Ａｌｉｇｎｍｅｎｔ）不良はより深化するという問題がある。
【０００７】
下記の特許文献１は上記の問題を解決するために内部電極が印刷されたセラミックグリーンシートを積層し圧着する過程で上記シートの外周部にダミー電極を形成しているが、印刷幅が小さくなる小型の電子部品において上記問題の根本的な解決法にはなれない。
【０００８】
したがって、印刷幅の小さい小型及び大容量の積層セラミック電子部品において、積層時に内部電極の配列（Ａｌｉｇｎｍｅｎｔ）不良を解決することが求められている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−０５６８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、積層セラミック電子部品の内部電極の配列（ａｌｉｇｎｍｅｎｔ）不良を防止することにより信頼性に優れた積層セラミック電子部品及びその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一態様は、セラミック本体と、上記セラミック本体の内部に積層される複数の内部電極と、を含み、上記複数の内部電極のうち上部及び下部の最外側内部電極間の最長距離をＴ１とし、上記上部又は下部の最外側内部電極において上記セラミック本体の厚さ方向の最高点と最低点との間の間隔をＴ２とするとき、Ｔ２／Ｔ１＜０．０５を満足する積層セラミック電子部品を提供する。
【００１２】
上記内部電極の印刷幅は、３００μｍ以下であることができる。
【００１３】
上記積層セラミック電子部品の長さ及び幅はそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ以下であることができる。
【００１４】
上記複数の内部電極の積層数は、５０層以上であることができる。
【００１５】
また、上記内部電極は、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群から選択された一つ以上の金属を含むことができる。
【００１６】
本発明の他の態様は、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを製造する段階と、上記セラミックグリーンシート上に金属粉末を含む導電性ペーストを用いて内部電極パターンを形成する段階と、上記セラミックグリーンシートを積層し焼結して複数の内部電極を含むセラミック本体を形成する段階と、を含み、上記複数の内部電極のうち上部及び下部の最外側内部電極間の最長距離をＴ１とし、上記上部又は下部の最外側内部電極において上記セラミック本体の厚さ方向の最高点と最低点との間の間隔をＴ２とするとき、Ｔ２／Ｔ１＜０．０５を満足する積層セラミック電子部品の製造方法を提供する。
【００１７】
上記内部電極の印刷幅は、３００μｍ以下であることができる。
【００１８】
上記積層セラミック電子部品の長さ及び幅はそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ以下であることができる。
【００１９】
上記複数の内部電極の積層数は、５０層以上であることができる。
【００２０】
上記金属は、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群から選択された一つ以上であることができる。
【００２１】
上記内部電極パターンを形成する段階は、上記導電性ペーストの吐出量を調節しながら行われることができる。
【発明の効果】
【００２２】
本発明によると、積層セラミック電子部品の内部電極の配列（ａｌｉｇｎｍｅｎｔ）不良を抑制することにより信頼性に優れた積層セラミック電子部品の具現が可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＢ−Ｂ’線に沿う断面図である。
【図３】本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【発明を実施するための形態】
【００２４】
本発明の実施形態は多様な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。また、本発明の実施形態は、当業界における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズなどは、より明確な説明のために誇張されることがある。なお、図面上において同一符号で表示される要素は、同一の要素である。
【００２５】
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。
【００２６】
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は図１のＢ−Ｂ’線に沿う断面図である。
【００２７】
図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品は、セラミック本体１０と、上記セラミック本体１０の内部に積層される複数の内部電極２１、２２と、を含み、上記複数の内部電極２１、２２のうち上部及び下部の最外側内部電極間の最長距離をＴ１とし、上記上部又は下部の最外側内部電極において上記セラミック本体１０の厚さ方向の最高点と最低点との間の間隔をＴ２とするとき、Ｔ２／Ｔ１＜０．０５を満足することができる。
【００２８】
以下、本発明の一実施形態による積層セラミック電子部品を説明するにあたり、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。
【００２９】
上記セラミック本体１０は、特に制限されず、例えば、六面体形状を有することができる。
【００３０】
なお、本実施形態の積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ方向」、「幅方向」は「Ｗ方向」、「厚さ方向」は「Ｔ方向」と定義する。ここで、「厚さ方向」は、誘電体層を積み上げる方向、即ち、「積層方向」と同一の概念で用いられる。
【００３１】
本発明の一実施形態による積層セラミックキャパシタは、セラミック本体１０と、上記セラミック本体１０の内部に積層される複数の内部電極２１、２２と、を含むことができる。
【００３２】
上記複数の内部電極２１、２２は、特に制限されず、例えば、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金等の貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つ以上の物質を含む導電性ペーストを用いて形成されることができる。
【００３３】
静電容量形成のために、第１及び第２の外部電極３１、３２は、上記セラミック本体１０の外側に形成されることができ、上記複数の内部電極２１、２２と電気的に連結されることができる。
【００３４】
上記第１及び第２の外部電極３１、３２は、内部電極と同一の材質の導電性物質で形成されることができるが、これに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）等で形成されることができる。
【００３５】
上記第１及び第２の外部電極３１、３２は、上記金属粉末にガラスフリットを添加して製造された導電性ペーストを塗布した後に焼成することにより形成されることができる。
【００３６】
本発明の一実施形態によると、上記複数の内部電極２１、２２のうち上部及び下部の最外側内部電極間の最長距離をＴ１とし、上記上部又は下部の最外側内部電極において上記セラミック本体１０の厚さ方向の最高点と最低点との間の間隔をＴ２とするとき、Ｔ２／Ｔ１＜０．０５を満足することができる。
【００３７】
一般的に、積層セラミックキャパシタは、セラミックシートや基質シート上にシートの面積より小さい一定厚さの内部電極を印刷した後に積層して製作される。
【００３８】
この際、内部電極の印刷幅が小さくなるほど、内部電極の印刷形状はドーム（Ｄｏｍｅ）形状をなすようになる。
【００３９】
上記のように内部電極がドーム（Ｄｏｍｅ）形状を有する場合、内部電極が印刷されたセラミックグリーンシートを積層し加圧する過程で上記ドーム（Ｄｏｍｅ）形状が圧力に耐えられず変形されて配列（Ａｌｉｇｎｍｅｎｔ）不良が発生するようになる。
【００４０】
上記配列（Ａｌｉｇｎｍｅｎｔ）不良は、積層セラミックキャパシタ製作過程で内部電極の印刷幅が小さくなるほど内部電極の印刷形状はドーム（Ｄｏｍｅ）形状をなすようになり、内部電極が印刷されたセラミックグリーンシートを積層し加圧する過程で各層が整列されず変形されて上記セラミックグリーンシートの各層が斜めに形成されることを意味することができる。
【００４１】
特に、積層セラミックキャパシタが小型化及び大容量化するに伴い、内部電極の印刷幅はより小さくなるため、上記配列（Ａｌｉｇｎｍｅｎｔ）不良はより深化するという問題がある。
【００４２】
本発明の一実施形態によると、上記複数の内部電極２１、２２のうち上部及び下部の最外側内部電極間の最長距離をＴ１とし、上記上部又は下部の最外側内部電極において上記セラミック本体１０の厚さ方向の最高点と最低点との間の間隔をＴ２とするとき、Ｔ２／Ｔ１＜０．０５を満足するように調節することにより、上記の問題点を解決することができる。
【００４３】
具体的には、Ｔ２／Ｔ１＜０．０５を満足するように調節する場合、上記内部電極の印刷形状であるドーム（Ｄｏｍｅ）形状の上下偏差を減らすことができるため、内部電極が印刷されたセラミックグリーンシートを積層し加圧する過程で変形による配列（Ａｌｉｇｎｍｅｎｔ）不良を防止することができる
【００４４】
図２を参照すると、上記複数の内部電極２１、２２のうち上部及び下部の最外側内部電極間の最長距離Ｔ１は、セラミック本体１０の内部に積層されている複数の内部電極２１、２２のうち最外側内部電極間の厚さ方向の最長距離と定義されることができる。
【００４５】
上記複数の内部電極２１、２２のそれぞれは上記セラミック本体１０の厚さ方向に曲がった形状で存在し、この場合、上記複数の内部電極２１、２２のうち最外側内部電極間には上記セラミック本体１０の厚さ方向に最長距離と最短距離が存在することができる。
【００４６】
本発明の一実施形態によると、上記Ｔ１は、セラミック本体１０の内部に積層されている複数の内部電極２１、２２のうち最外側内部電極間の厚さ方向の最長距離と定義されることができる。
【００４７】
一方、上記複数の内部電極２１、２２は上記セラミック本体１０の厚さ方向に曲がった形状で存在するため、上記上部又は下部の最外側内部電極のそれぞれは上記セラミック本体１０の厚さ方向に最高点及び最低点を有することができる。
【００４８】
本発明の一実施形態によると、上記上部又は下部の最外側内部電極において、上記セラミック本体１０の厚さ方向の最高点と最低点との間の間隔をＴ２と定義することができる。
【００４９】
即ち、Ｔ２／Ｔ１＜０．０５を満足するように調節することにより、内部電極の上下偏差を減らして配列（Ａｌｉｇｎｍｅｎｔ）不良を防止することができ、これによる信頼性向上を具現することができる。
【００５０】
上記Ｔ２／Ｔ１＜０．０５を満足するように調節する方法は、後述する本発明の他の実施形態による積層セラミックキャパシタの製造方法でより詳細に説明し、積層セラミックキャパシタの製作過程でセラミックグリーンシート上に内部電極パターン形成の際に吐出量を調節することにより具現されることができる。
【００５１】
具体的には、セラミックグリーンシート上に内部電極パターンを形成する方法としては、特に制限されず、例えば、スクリーン印刷法又はグラビア印刷法等を用いることができる。
【００５２】
特に、スクリーン印刷法では、内部電極用導電性ペーストをスクリーン印刷板に供給してスクリーン印刷板のメッシュを通じて吐出させてセラミックグリーンシート上に内部電極パターンを形成することができる。
【００５３】
この場合、上記内部電極用導電性ペーストの吐出量を調節することにより、上記セラミックグリーンシート上に形成された内部電極パターンがドーム形状を有することをできる限り抑制することができる。
【００５４】
これにより、本発明の一実施形態による積層セラミックキャパシタは、Ｔ２／Ｔ１＜０．０５を満足することができ、層間配列（Ａｌｉｇｎｍｅｎｔ）不良を防止することができるため、信頼性向上を具現することができる。
【００５５】
上記Ｔ２／Ｔ１の値が０．０５以上の場合は、上記複数の内部電極２１、２２のうち上部及び下部の最外側内部電極間の最長距離Ｔ１に比べて、上記上部又は下部の最外側内部電極において上記セラミック本体１０の厚さ方向の最高点と最低点との間の間隔Ｔ２が大きくなるため、信頼性に問題がある可能性がある。
【００５６】
即ち、Ｔ２値が大きくなる場合、上記上部又は下部の最外側内部電極の形状が厚さ方向により多く曲がったことを意味し、この際は配列（Ａｌｉｇｎｍｅｎｔ）不良の問題がある可能性がある。
【００５７】
また、上記のようにＴ２値が大きくなる場合、上記セラミック本体１０全体の形状においても上面及び下面が曲面の形状を有するようになり、以後の工程である積層セラミックキャパシタの基板実装の際にピックアップ（ｐｉｃｋ−ｕｐ）不良が発生する可能性がある。
【００５８】
上記複数の内部電極２１、２２の印刷幅のそれぞれは、特に制限されず、例えば、３００μｍ以下であることができる。
【００５９】
内部電極の印刷幅が小さくなるほど、内部電極の印刷形状はドーム（Ｄｏｍｅ）形状をなし、これにより、積層セラミックキャパシタの製作段階で配列（Ａｌｉｇｎｍｅｎｔ）不良が発生する可能性がある。
【００６０】
即ち、上記複数の内部電極２１、２２の印刷幅のそれぞれが３００μｍ以下の場合に配列（Ａｌｉｇｎｍｅｎｔ）不良が発生する可能性があり、Ｔ２／Ｔ１＜０．０５を満足するように調節することにより、配列（Ａｌｉｇｎｍｅｎｔ）不良発生を減らすことができる。
【００６１】
上記複数の内部電極２１、２２の印刷幅のそれぞれが３００μｍを超える場合は印刷幅が十分に大きいため、配列（Ａｌｉｇｎｍｅｎｔ）不良が特に問題とならない。
【００６２】
上記セラミック本体１０内に積層された複数の内部電極２１、２２の積層数は５０層以上であることができるが、これに限定されるものではない。
【００６３】
本発明の一実施形態によると、積層セラミックキャパシタの配列（Ａｌｉｇｎｍｅｎｔ）不良は小型化及び大容量化の場合に特に問題となる可能性があり、積層数の増加により上記配列（Ａｌｉｇｎｍｅｎｔ）不良の問題が深化する可能性がある。
【００６４】
したがって、上記セラミック本体１０内に積層された複数の内部電極２１、２２の積層数が５０層以上の場合に問題となる可能性がある上記配列（Ａｌｉｇｎｍｅｎｔ）不良を、Ｔ２／Ｔ１＜０．０５を満足するように調節することにより、改善することができる。
【００６５】
上記内部電極の平均厚さは、特に制限されず、例えば、０．６μｍ以下であることができる。
【００６６】
また、上記積層セラミック電子部品の長さ及び幅はそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ以下であることができる。
【００６７】
上記内部電極２１、２２の平均厚さは図２のようにセラミック本体１０の幅方向断面のイメージを走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンして測定することができる。
【００６８】
例えば、図２のようにセラミック本体１０の長さ方向（Ｌ方向）の中央部に沿う幅及び厚さ方向（Ｗ−Ｔ方向）断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された任意の内部電極層に対し、幅方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。
【００６９】
また、このような平均値の測定を１０個以上の内部電極に拡張して行うと、内部電極の平均厚さをより一般化することができる。
【００７０】
積層セラミックキャパシタが小型化及び大容量化するにつれ、内部電極の平均厚さも薄くなり、これにより、積層数も増加する傾向にある。
【００７１】
即ち、上記内部電極の平均厚さが０．６μｍ以下の超小型積層セラミックキャパシタの場合、印刷幅も小さくなるため、内部電極の印刷形状はドーム（Ｄｏｍｅ）形状をなすようになり、層間配列（Ａｌｉｇｎｍｅｎｔ）不良が問題となる可能性がある。
【００７２】
本発明の一実施形態によると、上記のように内部電極の平均厚さが０．６μｍ以下の場合にも、Ｔ２／Ｔ１＜０．０５を満足するように調節することにより、積層セラミックキャパシタの信頼性を向上させることができる。
【００７３】
図３は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【００７４】
図３を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを製造する段階と、上記セラミックグリーンシート上に金属粉末を含む導電性ペーストを用いて内部電極パターンを形成する段階と、上記セラミックグリーンシートを積層し焼結して複数の内部電極を含むセラミック本体を形成する段階と、を含み、上記複数の内部電極のうち上部及び下部の最外側内部電極間の最長距離をＴ１とし、上記上部又は下部の最外側内部電極において上記セラミック本体の厚さ方向の最高点と最低点との間の間隔をＴ２とするとき、Ｔ２／Ｔ１＜０．０５を満足することができる。
【００７５】
以下、上記積層セラミック電子部品の製造方法を説明するにあたり、積層セラミックキャパシタを例に挙げて説明し、上述した本発明の一実施形態による積層セラミック電子部品の特徴は除いて説明する。
【００７６】
本発明の一実施形態による積層セラミックキャパシタの製造方法では、まず、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを製造することができる。
【００７７】
上記セラミック粉末は、特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であることができる。
【００７８】
次に、上記セラミックグリーンシート上に金属粉末を含む導電性ペーストを用いて内部電極パターンを形成することができる。
【００７９】
上記金属は、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群から選択された一つ以上であることができる。
【００８０】
上記内部電極の印刷幅は３００μｍ以下であることができ、上記内部電極の平均厚さは０．６μｍ以下であることができる。
【００８１】
上記内部電極パターンを形成する段階は、上記導電性ペーストの吐出量を調節しながら行われることができる。
【００８２】
即ち、上記導電性ペーストの吐出量を調節することにより、上記複数の内部電極のうち上部及び下部の最外側内部電極間の最長距離をＴ１とし、上記上部又は下部の最外側内部電極において上記セラミック本体の厚さ方向の最高点と最低点との間の間隔をＴ２とするとき、Ｔ２／Ｔ１＜０．０５を満足することができる。
【００８３】
これにより、上記積層セラミックキャパシタは、層間配列（Ａｌｉｇｎｍｅｎｔ）不良が改善されて信頼性に優れることができる。
【００８４】
上記セラミックグリーンシートを積層し焼結することにより複数の内部電極を含むセラミック本体を形成することができ、この場合、上記複数の内部電極の積層数は５０層以上であることができる。
【００８５】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明がこれにより制限されるものではない。
【００８６】
本実施例による積層セラミックキャパシタは、下記のような段階により製作された。
【００８７】
まず、平均粒径が０．１μｍのチタン酸バリウム（ＢａＴｉＯ３）等のパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布し乾燥して１．０５μｍ及び０．９５μｍの厚さで製造された複数のセラミックグリーンシートを設け、これにより、誘電体層を形成する。
【００８８】
次に、粒子の平均サイズが０．１から０．２μｍのニッケル粉末を含む内部電極用導電性ペーストを製造した。
【００８９】
上記内部電極用導電性ペーストはニッケル粉末とは別個にチタン酸バリウム（ＢａＴｉＯ３）粉末をさらに添加して製造した。
【００９０】
上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法によりその塗布量を調節しながら塗布して内部電極を形成した後、これを４００から５００層積層して積層体を製造した。
【００９１】
次に、圧着及び切断して０６０３規格のＳｉｚｅのチップを製造し、上記チップをＨ２０．１％以下の還元雰囲気で温度１０５０〜１２００℃で焼成した。
【００９２】
次に、外部電極形成、メッキ等の工程を経て積層セラミックキャパシタを製作した。
【００９３】
本発明は、上述した実施形態及び添付の図面によって限定されず添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載の本発明の技術的思想を外れない範囲内で当該技術分野における通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これもまた本発明の範囲に属する。
【符号の説明】
【００９４】
１０  セラミック本体
２１、２２  内部電極
３１、３２  外部電極
【図１】
2013197582.tif 000003
【図２】
2013197582.tif 000004
【図３】
2013197582.tif 000005