(57)【要約】【課題】より応用範囲の広いサージ電圧対策を実現する技術を提供すること。【解決手段】電源システム１００は、スイッチング電源２０、第１コンデンサＣ１、第２コンデンサＣ２、サージ電圧抑制回路３１、整流回路３２、および出力信号生成回路４０を含む。サージ電圧抑制回路３１は、第１コンデンサＣ１の第２電極Ｃ１ｐ２と第２コンデンサＣ２の第２電極Ｃ２ｐ２との間に接続される。整流回路３２は、第１コンデンサＣ１とサージ電圧抑制回路３１との間の第１接続点Ｎｄ１と、第２コンデンサＣ２とサージ電圧抑制回路３１との間の第２接続点Ｎｄ２とに接続される。出力信号生成回路４０は、整流回路３２に接続され、スイッチング電源２０の動作時、非動作時に関わらず、整流電流Ｉｒｅを用いて、所定の出力信号（３．３ＶＢおよびＰｚｃ）を生成する。【選択図】図２
2013110789.tif 000002
【特許請求の範囲】
【請求項１】
交流電源に接続され、交流電圧を整流平滑化し、所定の直流電圧を生成するスイッチング電源と、
第１電極および第２電極を有し、該第１電極が前記交流電源の一端に接続される第１コンデンサと、
第１電極および第２電極を有し、該第１電極が前記交流電源の他端に接続される第２コンデンサと、
前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第２電極との間に接続されるサージ電圧抑制回路と、
前記第１コンデンサと前記サージ電圧抑制回路との間の第１接続点と、前記第２コンデンサと前記サージ電圧抑制回路との間の第２接続点とに接続され、交流電流を整流して整流電流を生成する整流回路と、
前記整流回路に接続され、前記整流電流を用いて所定の出力信号を生成する出力信号生成回路と、
を備えた電源システム。
【請求項２】
請求項１に記載の電源システムにおいて、
前記サージ電圧抑制回路は、ツェナーダイオード、バリスタ、およびアレスタから成る群の何れか一つによって構成される、電源システム。
【請求項３】
請求項１に記載の電源システムにおいて、
前記サージ電圧抑制回路は、ツェナーダイオード、バリスタ、およびアレスタから成る一群の何れか一つと、コンデンサとの並列回路によって構成される、電源システム。
【請求項４】
請求項２または３記載の電源システムにおいて、
前記サージ電圧抑制回路がツェナーダイオードによって構成される場合、前記ツェナーダイオードは、一対を成す双方向のツェナーダイオードによって構成される、電源システム。
【請求項５】
請求項１に記載の電源システムにおいて、
前記サージ電圧抑制回路は、コンデンサによって構成される、電源システム。
【請求項６】
請求項１から請求項５のいずれか一項に記載の電源システムにおいて、
前記整流回路と前記出力信号生成回路との間に接続された第１サージ電流抑制回路をさらに備える、電源システム。
【請求項７】
請求項１から請求項６のいずれか一項に記載の電源システムにおいて、
前記整流回路と前記基準電位配線との間に接続された第２サージ電流抑制回路をさらに備える、電源システム。
【請求項８】
請求項１から請求項５のいずれか一項に記載の電源システムにおいて、
前記第１接続点と前記整流回路との間に接続された第１サージ電流抑制回路と、
前記第２接続点と前記整流回路との間に接続された第２サージ電流抑制回路と、をさらに備える、電源システム。
【請求項９】
請求項１から請求項８のいずれか一項に記載の電源システムにおいて、
前記出力信号生成回路は、前記整流電流を平滑する平滑コンデンサを含み、前記出力信号として所定の直流電圧を出力する、小容量電源回路である、電源システム。
【請求項１０】
請求項１から請求項９のいずれか一項に記載の電源システムにおいて、
前記出力信号生成回路は、前記整流電流によってスイッチングされるスイッチ回路を有し、前記出力信号として、前記交流電源のゼロクロス点を検出するためのゼロクロス検出用パルス信号を出力する、ゼロクロス検出用回路を含む、電源システム。
【請求項１１】
請求項１から請求項１０のいずれか一項に記載の電源システムにおいて、
前記出力信号生成回路は、前記整流電流を電圧に変換する電流電圧変換回路を備え、前記出力信号として、前記交流電源の最大電圧を検出するための電圧信号を出力する、交流電圧検出回路を含む、電源システム。
【請求項１２】
請求項１から請求項１１のいずれか一項に記載の電源システムを備える画像形成装置。
【請求項１３】
第１電極および第２電極を有し、該第１電極が交流電源の一端に接続される第１コンデンサと、
第１電極および第２電極を有し、該第１電極が前記交流電源の他端に接続される第２コンデンサと、
前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第２電極との間に接続されるサージ電圧抑制回路と、
前記第１コンデンサと前記サージ電圧抑制回路との間の第１接続点と、前記第２コンデンサと前記サージ電圧抑制回路との間の第２接続点とに接続され、前記交流電流を整流して、整流電流を生成する整流回路と、
前記整流回路に接続され、前記整流電流を用いて所定の出力信号を生成する出力信号生成回路と、
を備えた小容量交流処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源システム、それを備えた画像形成装置、および小容量交流処理回路に関し、詳しくは、電源に侵入するサージ電圧を抑制する技術に関する。
【背景技術】
【０００２】
従来、電源に侵入するサージ電圧を抑制する技術として、例えば、特許文献１に記載されたものが知られている。その従来技術文献においては、電源入力フィルタ部のコモンモード・インダクタ、いわゆるコモンモード・チョークコイルに定電圧素子を並列に接続して、誘導雷等によるサージ電圧の入力に伴い電源入力フィルタ部が発生する逆起電力を吸収する技術が開示されている。そのような定電圧素子を設けることによって、スイッチング電源のトランスやフォトカプラ等の絶縁部品の破壊を防止するようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−０２３６３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、電子機器の省電力化が促進されており、それに伴って電子機器に設けられる電源にも省電力化が求められている。そのため、例えば、メイン電源であるスイッチング電源と並列に小容量電源を付随して設け、電子機器の省電力モードにおいてスイッチング電源をオフし、スイッチング電源のオフ時に、小容量電源から所定の負荷のみに電力を供給することが考えられる。その際、そのような小容量電源に対してもサージ電圧対策が必要となる。しかしながら、上記従来技術文献の技術によっては、そのような小容量電源に対しても好適にサージ電圧対策がなされ得るとは必ずしも言えなかった。そのため、そのようなメイン電源に付随する回路に対しても対応可能な、より応用範囲の広いサージ電圧対策が所望されていた。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、より応用範囲の広いサージ電圧対策を実現する技術を提供するものである。
【課題を解決するための手段】
【０００６】
本明細書によって開示される電源システムは、交流電源に接続され、交流電圧を整流平滑化し、所定の直流電圧を生成するスイッチング電源と、第１電極および第２電極を有し、該第１電極が前記交流電源の一端に接続される第１コンデンサと、第１電極および第２電極を有し、該第１電極が前記交流電源の他端に接続される第２コンデンサと、前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第２電極との間に接続されるサージ電圧抑制回路と、前記第１コンデンサと前記サージ電圧抑制回路との間の第１接続点と、前記第２コンデンサと前記サージ電圧抑制回路との間の第２接続点とに接続され、交流電流を整流して整流電流を生成する整流回路と、前記整流回路に接続され、前記整流電流を用いて所定の出力信号を生成する出力信号生成回路とを備える。
【０００７】
上記電源システムにおいて、前記サージ電圧抑制回路は、ツェナーダイオード、バリスタ、およびアレスタから成る群の何れか一つによって構成されるようにしてもよい。あるいは、前記サージ電圧抑制回路は、ツェナーダイオード、バリスタ、およびアレスタから成る一群の何れか一つと、コンデンサとの並列回路によって構成されるようにしてもよい。なお、ここでアレスタは、半導体式アレスタ（ツェナーダイオードあるいはＺｎＯバリスタ等）に対して、放電させるタイプの「ギャップ式アレスタ」を意味する。
【０００８】
また、上記電源システムにおいて、前記サージ電圧抑制回路がツェナーダイオードによって構成される場合、前記ツェナーダイオードは、一対を成す双方向のツェナーダイオードによって構成されるようにしてもよい。あるいは、前記サージ電圧抑制回路は、コンデンサによって構成されるようにしてもよい。
【０００９】
また、上記電源システムにおいて、前記整流回路と前記出力信号生成回路との間に接続された第１サージ電流抑制回路をさらに備えるようにしてもよい。あるいは、前記整流回路と前記基準電位配線との間に接続された第２サージ電流抑制回路をさらに備えるようにしてもよい。あるいは、前記第１接続点と前記整流回路との間に接続された第１サージ電流抑制回路と、前記第２接続点と前記整流回路との間に接続された第２サージ電流抑制回路とをさらに備えるようにしてもよい。
【００１０】
また、上記電源システムにおいて、前記出力信号生成回路は、前記整流電流を平滑する平滑コンデンサを含み、前記出力信号として所定の直流電圧を出力する、小容量電源回路であるようにしてもよい。
あるいは、前記出力信号生成回路は、前記整流電流によってスイッチングされるスイッチ回路を有し、前記出力信号として、前記交流電源のゼロクロス点を検出するためのゼロクロス検出用パルス信号を出力する、ゼロクロス検出用回路を含むようにしてもよい。
あるいは、前記出力信号生成回路は、前記整流電流を電圧に変換する電流電圧変換回路を備え、前記出力信号として、前記交流電源の最大電圧を検出するための電圧信号を出力する、交流電圧検出回路を含むようにしてもよい。
【００１１】
また、本明細書によって開示される画像形成装置は、上記いずれかの電源システムを備える。
【００１２】
また、本明細書によって開示される小容量交流処理回路は、第１電極および第２電極を有し、該第１電極が交流電源の一端に接続される第１コンデンサと、第１電極および第２電極を有し、前記第１電極が前記交流電源の他端に接続される第２コンデンサと、該第１コンデンサの前記第２電極と前記第２コンデンサの前記第２電極との間に接続されるサージ電圧抑制回路と、前記第１コンデンサと前記サージ電圧抑制回路との間の第１接続点と、前記第２コンデンサと前記サージ電圧抑制回路との間の第２接続点とに接続され、前記交流電流を整流して、整流電流を生成する整流回路と、前記整流回路に接続され、前記整流電流を用いて所定の出力信号を生成する出力信号生成回路とを備える。
【発明の効果】
【００１３】
本発明によれば、整流回路からの整流電流を用いて、出力信号生成回路によって所定の出力信号、例えば、小容量の直流電圧が得られる。その際、整流回路および出力信号生成回路は、第１コンデンサの第２電極と第２コンデンサの第２電極との間に接続されたサージ電圧抑制回路によって、サージ電圧から好適に保護される。そのため、応用範囲の広いサージ電圧対策を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】一実施形態に係る画像形成装置の概略的な構成を示すブロック図
【図２】一実施形態に係る電源システムの概略的な構成を示す回路図
【図３】別のサージ電圧抑制回路を示す回路図
【図４】別のサージ電圧抑制回路を示す回路図
【図５】別のサージ電圧抑制回路を示す回路図
【図６】別の出力信号生成回路を示す回路図
【図７】別の出力信号生成回路を示す回路図
【図８】別の第１および第２サージ電流抑制抵抗の配置を示す回路図
【発明を実施するための形態】
【００１５】
本発明に係る一実施形態について図１から図２を参照して説明する。
１．プリンタの説明
図１は、画像形成装置の一例であるプリンタ１の電気的構成を示すブロック図である。プリンタ１は、印刷部２、通信部３ａ、画像メモリ３ｂ、および電源システム１００を含む。電源システム１００は、電源部１０と制御装置５０とを含む。電源部１０はプリンタ１の電源となるものであり、印刷部２、通信部３ａ、画像メモリ３ｂおよび制御装置５０に対して電力を供給する。
【００１６】
印刷部２は、感光ドラム２ａ、感光ドラム２ａの表面を帯電させる帯電プロセスを実行する帯電器２ｂ、感光ドラム２ａの表面に静電潜像を形成する露光プロセスを実行する露光装置２ｃ、感光ドラム２ａの表面に形成された静電潜像に現像剤を付着させて現像剤像を形成する現像プロセスを実行する現像器２ｄ、記録媒体に現像剤像を転写する転写プロセスを実行する転写器２ｅ、記録媒体上に転写された現像剤像を定着させる定着プロセスを実行する定着器２ｆ等から構成されている。
【００１７】
印刷部２は帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスを実行して、記録媒体上に印刷データに基づく画像を印刷する印刷処理を実行するものである。通信部３ａはＰＣ等の情報端末装置との間で通信を行うものであり、情報端末装置から印刷指示や印刷データを受信する機能を担う。画像メモリ３ｂは、情報端末装置から受信した印刷データを一時記憶するものである。
【００１８】
上記プリンタ１は、通信部３ａが情報端末装置から印刷指示を受けて印刷データを受信すると、制御装置５０が、印刷部２に帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスからなる印刷処理を実行させることで、記録媒体に印刷データに基づく画像を印刷させる。なお、印刷部２の動作電圧は主に２４Ｖであるのに対して、通信部３ａ、画像メモリ３ｂおよび制御装置５０の動作電圧は主に３．３Ｖである。
【００１９】
なお、プリンタ１は、動作モードとして通常モードと省電力モードとを有する。通常モードとは、プリンタ１が印刷指示に応答して即座に印刷処理を実行できるモードである。そのため、通常モードにおいては、電源システム１００は動作しており、定着器２ｆは定着可能な温度或いは定着可能な温度よりやや低い温度に維持されるように通電制御されている。また、省電力モードとは、印刷指示が所定時間なくプリンタ１が待機状態にあるモードである。省電力モードでは、電源システム１００は、その一部しか動作しておらず、定着器２ｆは通電されていない。
【００２０】
２．電源システムの構成
次に、図２を参照して電源システム１００の構成について説明する。電源システム１００の電源部１０は、アクロスザラインコンデンサ（Ｘコンデンサ）Ｃｘ、コモンモード・チョークコイルＬ１、スイッチング電源２０および小容量交流処理回路３０を含む。
【００２１】
スイッチング電源２０は、整流平滑回路２１、制御ＩＣ２２、電圧発生回路２３、トランス２４、ＦＥＴ（電界効果トランジスタ）Ｑ１、整流平滑回路２５、電圧検出回路２６、およびＤＣ−ＤＣコンバータ２７、２８を含む。
【００２２】
スイッチング電源２０は、交流電源ＡＣの交流電圧Ｖａｃを整流平滑化し、通常モードにおいて＋２４Ｖ、＋５Ｖおよび＋３．３Ｖの直流電圧を生成する。＋２４Ｖの直流電圧（以下「ＤＣ２４Ｖ」と記す）は第１出力端子ＯＵＴ１から出力され、＋５Ｖの直流電圧（以下「ＤＣ５Ｖ」と記す）は第２出力端子ＯＵＴ２から出力され、＋３．３Ｖの直流電圧（以下「ＤＣ３．３Ｖ」と記す）は第３出力端子ＯＵＴ３から出力される。
【００２３】
整流平滑回路２１は、交流電源ＡＣの交流電圧Ｖａｃ（例えば、２４０Ｖ）を整流するブリッジダイオードおよび整流後の電圧を平滑化するコンデンサを含む。整流平滑回路２１の出力は、トランス２４の一次コイルに印加される。
【００２４】
トランジスタＱ１はＮチャンネルのＭＯＳＦＥＴであり、制御ＩＣ２２からゲートにオン・オフ信号（ＰＷＭ信号）が与えられることにより、オン・オフ動作する。これにより、トランス２４の一次側が発振して、トランス２４の二次コイルに電圧を誘起させる。
【００２５】
また、トランス２４の一次側には電圧発生回路２３が設けられている。電圧発生回路２３は、トランス２４の一次側に設けられた補助コイルに誘起される電圧を整流平滑化して、制御ＩＣ２２用の電源電圧Ｖｃｃを生成する。
整流平滑回路２５はトランス２４の二次コイルに誘起された電圧を整流平滑化してＤＣ２４Ｖを生成する。
【００２６】
電圧検出回路２６は、フォトカプラＰＣ１を含み、スイッチング電源２０のＤＣ２４Ｖ出力の検出レベルに応じて、フォトカプラＰＣ１の発光ダイオードＬＥＤ１を発光させる。フォトカプラＰＣ１は、制御ＩＣ２２のフィードバックポートＦＢに接続されたフォトトランジスタＰＴ１を含む。そのため、発光ダイオードＬＥＤ１の光信号はフォトトランジスタＰＴ１にて電気信号に戻され、ＤＣ２４Ｖ出力の検出値が制御ＩＣ２２のフィードバックポートＦＢにフィードバックされる。
【００２７】
ＤＣ−ＤＣコンバータ２７は、ＤＣ２４ＶをＤＣ５Ｖに変換して出力し、ＤＣ−ＤＣコンバータ２８は、ＤＣ２４ＶをＤＣ３．３Ｖに変換して出力する。
【００２８】
制御ＩＣ２２は、制御入力ポートＥＮに入力される制御パルス信号Ｓｃｐに応じてトランジスタＱ１へのオン・オフ信号を制御し、トランス２４の一次側の発振を制御する。通常モードにおいては、トランス２４の一次側を発振させて、各ＤＣ電圧を生成し、省電力モードにおいては、トランジスタＱ１へのオン・オフ信号の出力を停止して、トランス２４の一次側の発振を停止させる。すなわち、省電力モードにおいては、スイッチング電源２０からＤＣ電圧は出力されない。なお、プリンタ１の省電力モードから通常モードへの復帰時には、制御装置５０から制御パルス信号Ｓｃｐが制御入力ポートＥＮに入力され、制御パルス信号Ｓｃｐに応じてトランス２４の一次側の発振が開始され、各ＤＣ電圧がスイッチング電源２０から出力される。すなわち、プリンタ１の通常モードにおいてスイッチング電源２０は出力モードとされ、プリンタ１の省電力モードにおいてスイッチング電源２０は出力停止モードとされる。なお、入力ポートＶＨには、スイッチング電源２０の始動時に電源電圧が供給される。
【００２９】
制御装置５０は、ＡＳＩＣ（特定用途向けＩＣ）５１とスイッチング電源制御部５２とを含む。ＡＳＩＣ５１は、プリンタ１の印刷部２を制御するメインブロックＢ１と、主にプリンタ１のモード制御を行うモード制御ブロックＢ２とから構成されている。なお、モード制御の一部はメインブロックＢ１で行うようにしてもよい。また、メインブロックＢ１およびモード制御ブロックＢ２は、ＡＳＩＣ５１で構成されることに限られない。例えば、メインＣＰＵとサブＣＰＵによって構成されてもよい。
【００３０】
メインブロックＢ１の電源ポートＰ１は、スイッチング電源２０のＤＣ−ＤＣコンバータ２８からＤＣ３．３Ｖを受け取る。なお、メインブロックＢ１は通常モード中に限り電力が供給されて動作状態となり、スイッチング電源２０が出力停止モード、すなわち、省電力モードに移行すると、電力の供給が断たれて停止状態になる。
【００３１】
また、メインブロックＢ１は、タイマ５５、メモリ５６を含み、ゼロクロス検出回路４２からポートＰ５に入力されるパルス信号Ｐｚｃに基づいて、交流電源ＡＣの交流電圧Ｖａｃのゼロクロス点を検出する。そして、メインブロックＢ１は、ゼロクロス点に基づいて、例えば、定着器２ｆの通電制御を行う。
【００３２】
タイマ５５は、ゼロクロス点を検出する際の時間計測に利用される。メモリ５６は、ＲＯＭおよびＲＡＭを含む。ＲＯＭには、ＡＳＩＣ５１が実行する各種プログラムが格納され、ＲＡＭにはプログラムが実行される際の各種データが格納される。
【００３３】
一方、モード制御ブロックＢ２の電源ポートＰ２は、小容量電源回路４０のＤＣ−ＤＣコンバータ４１に接続されており、通常モードおよび省電力モードにおいて小容量電源回路４０から電力供給される。モード制御ブロックＢ２は、プリンタ１のモード切り換えに応じて、スイッチング電源２０を、出力モードと、スイッチング電源２０の発振を停止させる出力停止モードとに切り換え制御する。
【００３４】
すなわち、モード制御ブロックＢ２は、制御ＩＣ２２に対して制御パルス信号Ｓｃｐを出力することにより、スイッチング電源２０を出力モードと出力停止モードとに切り換える。ここで、出力モードとは、トランス２４の一次側を発振させて、スイッチング電源２０を出力状態にするモードであり、通常モードに対応する。一方、出力停止モードは、トランス２４の発振を停止させてスイッチング電源２０の出力を停止させるモードであり、省電力モードに対応する。このように、省電力モードにおいては、スイッチング電源２０の出力が停止されるため、制御装置５０には、すなわち、ＡＳＩＣ５１のモード制御ブロックＢ２およびスイッチング電源動作制御部５２には、小容量電源回路４０から電力が供給される。
【００３５】
スイッチング電源動作制御部５２は、フォトカプラＰＣ２の発光ダイオードＬＥＤ２およびトランジスタＱ２を含む。発光ダイオードＬＥＤ２のアノードは、ＤＣ−ＤＣコンバータ４１からの直流＋３．３Ｖ（以下、ＤＣ３．３ＶＢと記す）の電源ラインに接続されている。
【００３６】
発光ダイオードＬＥＤ２は、スイッチング電源２０の制御ＩＣ２２の制御入力ポートＥＮに接続されたフォトトランジスタＰＴ２と共に、フォトカプラＰＣ２を構成している。そのため、モード制御ブロックＢ２の制御ポートＰ３からトランジスタＱ２のベースに制御パルス信号Ｓｃｐが出力されると、制御パルス信号Ｓｃｐは、フォトカプラＰＣ２を介して光伝送され、制御ＩＣ２２の制御入力ポートＥＮに入力される。
【００３７】
このように、制御装置５０は、詳しくは、ＡＳＩＣ５１のモード制御ブロックＢ２は、省電力モードから通常モードへ切り換える場合、小容量電源回路４０から供給される電力によって、スイッチング電源２０の発振を再開させる制御パルス信号Ｓｃｐを生成し、制御パルス信号Ｓｃｐをスイッチング電源２０に送出する。そのため、省電力モードから通常モードへ切り換えを、省電力モード時に蓄えられた電力を利用して好適に行える。  
また、ユーザは、スイッチＳ１によって、モード制御ブロックＢ２にモードの切り換えを指示することができる。
【００３８】
なお、モード制御ブロックＢ２のポートＰ４からは、スイッチング電源２０のＤＣ−ＤＣコンバータ２８の動作をオン・オフ制御する制御信号Ｓｃｏｎが出力される。そして、例えば、通常モードにおいても、小容量電源回路４０から供給されるＤＣ３．３ＶＢの電力で事足りる場合には、ＡＳＩＣ５１は、制御信号Ｓｃｏｎによってスイッチング電源２０のＤＣ−ＤＣコンバータ２８の動作を停止させる。
【００３９】
３．小容量交流処理回路の構成
次に、小容量交流処理回路３０について説明する。小容量交流処理回路３０は、第１コンデンサＣ１、第２コンデンサＣ２、サージ電圧抑制回路３１、整流回路３２、および小容量電源回路４０を含む。
【００４０】
第１コンデンサＣ１は、第１電極Ｃ１ｐ１および第２電極Ｃ１ｐ２を有し、第１電極Ｃ１ｐ１が交流電源ＡＣの一端に接続され、第２電極Ｃ１ｐ２がサージ電圧抑制回路３１および整流回路３２に接続される。また、第２コンデンサＣ２は、第１電極Ｃ２ｐ１および第２電極Ｃ２ｐ２を有し、第１電極Ｃ２ｐ１が交流電源ＡＣの他端に接続され、第２電極Ｃ２ｐ２がサージ電圧抑制回路３１および整流回路３２に接続される。
【００４１】
サージ電圧抑制回路３１は、第１コンデンサＣ１の第２電極Ｃ１ｐ２と第２コンデンサＣ２の第２電極Ｃ２ｐ２との間に接続される。本実施形態では、サージ電圧抑制回路３１は、第１サージ電圧抑制回路３１Ａと第２サージ電圧抑制回路３１Ｂとを含む。図２に示されるように、第１サージ電圧抑制回路３１Ａは、コンデンサＣ３と、一対を成す双方向のツェナーダイオードＺＤ１，ＺＤ３との並列回路から構成され、第２サージ電圧抑制回路３１Ｂは、コンデンサＣ４と、一対を成す双方向のツェナーダイオードＺＤ２，ＺＤ４との並列回路から構成される。このように、一対を成す双方向のツェナーダイオード（ＺＤ１，ＺＤ３）および（ＺＤ２，ＺＤ４）によって、正および負のサージ電圧がツェナー電圧に抑制される。
【００４２】
第１コンデンサＣ１および第２コンデンサＣ２は、小容量交流処理回路３０を交流電源ＡＣから直流的に絶縁する。また、コンデンサＣ３およびコンデンサＣ４の一端は接地され、コンデンサＣ３およびコンデンサＣ４は、ラインバイパスコンデンサ（Ｙコンデンサ）として機能する。なお、コンデンサＣ３およびコンデンサＣ４のうちの何れかが省略されてもよい。
【００４３】
整流回路３２は、第１コンデンサＣ１とサージ電圧抑制回路３１との間の第１接続点Ｎｄ１と、第２コンデンサＣ２とサージ電圧抑制回路３１との間の第２接続点Ｎｄ２とに接続され、交流電流を整流して整流電流Ｉｒｃを生成する。整流回路３２は、本実施形態では、４個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４からなるブリッジ回路によって構成される。ダイオードＤ１およびダイオードＤ２のカソードは第３接続点Ｎｄ３において接続され、ダイオードＤ１のアノードは第１コンデンサＣ１の第２電極Ｃ１ｐ２に接続され、ダイオードＤ２のアノードは第２コンデンサＣ２の第２電極Ｃ２ｐ２に接続される。
【００４４】
また、ダイオードＤ３およびダイオードＤ４のアノードは第４接続点Ｎｄ４において接続され、ダイオードＤ３のカソードは第１コンデンサＣ１の第２電極Ｃ１ｐ２に接続され、ダイオードＤ４のカソードは第２コンデンサＣ２の第２電極Ｃ２ｐ２に接続される。
【００４５】
また、第３接続点Ｎｄ３と小容量電源回路４０との間には、第１サージ電流抑制抵抗（第１サージ電流抑制回路の一例）Ｒ１が設けられている。また、第４接続点Ｎｄと基準電位配線Ｌｇｄとの間には、第２サージ電流抑制抵抗（第２サージ電流抑制回路の一例）Ｒ２が設けられている。これによって正負のサージ電圧に加え、正負のサージ電流も抑制することができる。
【００４６】
なお、本実施形態では、電源システム１００はフレーム接地されており、それにより基準電位配線Ｌｇｄも接地され、基準電位配線Ｌｇｄの電位は０Ｖである。
【００４７】
４．小容量電源回路の構成
次に、小容量電源回路４０について説明する。小容量電源回路４０は、出力信号生成回路の一例であり、整流回路３２に接続され、スイッチング電源２０の動作時、非動作時に関わらず、整流回路３２による整流電流Ｉｒｃを用いて、ＤＣ３．３ＶＢおよびゼロクロス検出用パルス信号（以下、単に、パルス信号と記す）Ｐｚｃを生成する。ＤＣ３．３ＶＢおよびパルス信号Ｐｚｃは、所定の出力信号に相当する。
【００４８】
本実施形態では、小容量電源回路４０は、ツェナーダイオードＺＤ１、平滑コンデンサＣ３、ＤＣ−ＤＣコンバータ４１、ゼロクロス検出用パルス生成回路（以下、単に、「パルス生成回路」と記す）４２および蓄電用コンデンサＣ４を含む。小容量電源回路４０は、ＤＣ−ＤＣコンバータ４１によって、省電力モードおよび通常モードにおいて制御装置５０に小容量の電力を供給する。詳しくは、小容量電源回路４０は、各モードにおいて、制御装置５０のモード制御ブロックＢ２およびスイッチング電源動作制御部５２に電力を供給する。小容量電源回路４０は、さらに、通常モードにおいて交流電源ＡＣのゼロクロス点を検出するためのパルス生成回４２を含む。すなわち、本実施形態では、小容量電源回路４０は、小容量の電力を生成するとともに、ゼロクロス検出のためのパルス信号Ｐｚｃを生成する。なお、パルス生成回路４２は省略されてもよい。その際、平滑コンデンサＣ３およびツェナーダイオードＺＤ１も省略されてもよい。
【００４９】
平滑コンデンサＣ３は、整流回路３１に接続され、整流された交流電圧を平滑して平滑電圧Ｖｃｈを生成する。平滑コンデンサＣ３は、ダイオードＤ５を介してスイッチング電源２０のＤＣ５Ｖの出力端（第２出力端子）ＯＵＴ２に電気的に接続される。
【００５０】
ダイオードＤ５は平滑コンデンサＣ３からＤＣ−ＤＣコンバータ２７側への逆流を防止するものである。また、ツェナーダイオードＺＤ１は、交流電源ＡＣの交流電圧Ｖａｃが上昇した場合に、平滑電圧Ｖｃｈの上昇を抑制するためのものである。
【００５１】
なお、平滑コンデンサＣ３およびツェナーダイオードＺＤ１のうち、何れかが省略されてもよい。また、平滑コンデンサＣ３を、ダイオードＤ５を介してスイッチング電源２０の＋５Ｖ直流電圧出力（ＯＵＴ２）に接続する構成は、必ずしも必要な構成ではなく、省略されてもよい。すなわち、平滑コンデンサＣ３はスイッチング電源２０の第２出力端子ＯＵＴ２に接続されなくてもよい。
【００５２】
ＤＣ−ＤＣコンバータ４１は、平滑電圧ＶｃｈをＤＣ３．３ＶＢに変換する。ＤＣ３．３ＶＢは、スイッチング電源動作制御部４０およびモード制御ブロックＢ２の電源ポートＰ２に供給される。すなわち、モード制御ブロックＢ２の電力は、小容量電源回路４０から供給される。
【００５３】
蓄電用コンデンサＣ４は、ＤＣ−ＤＣコンバータ４１からのＤＣ３．３ＶＢによって充電される。充電電力は、省電力モードから通常モードに切り換わる際に、フォトカプラＰＣ２のＬＥＤ２の駆動電流に使用される。また、平滑コンデンサＣ３および蓄電用コンデンサＣ４の容量を適宜に選定することによって、省電力モードにおいて、所定電圧の必要に応じた電力量を蓄電することができる。本実施形態では、フォトカプラＰＣ２の発光ダイオードＬＥＤ２を確実に駆動させる電力量を蓄電することができる。そのため、スイッチング電源２０を確実に再起動させることができる。
【００５４】
パルス生成回路４２は、電流経路ＩＰに接続され、電流経路ＩＰに流れる整流電流Ｉｒｃに基づいて交流電源ＡＣのゼロクロス点に対応したパルス信号Ｐｚｃを生成する。パルス信号Ｐｚｃに基づいて、ＡＳＩＣ５１のメインブロックＢ１がゼロクロス点を検出する。
【００５５】
パルス生成回路４２は、図２に示されるように、抵抗Ｒ３、抵抗Ｒ４、ダイオードＤ６、およびＮＰＮトランジスタ（以下、単に「トランジスタ」と記す）Ｑ２を含む。
【００５６】
トランジスタＱ２は、整流電流Ｉｒｃが電流経路ＩＰに流れることによって生成されるベース電流によってスイッチング動作するスイッチングトランジスタとして動作する。すなわち、トランジスタＱ２は、整流電流Ｉｒｃをパルス信号Ｐｚｃに変換する。
【００５７】
詳しくは、トランジスタＱ２のコレクタは抵抗Ｒ４の一端に接続され、ベースが電流経路ＩＰに接続され、エミッタは基準電位線Ｌｇｄに接続される。抵抗Ｒ４はプルアップ抵抗であり、その他端はＤＣ−ＤＣコンバータ２８のＯＵＴ３のＤＣ３．３Ｖに接続されている。
【００５８】
トランジスタＱ２はベースに供給されるベース電流に応じてオン・オフされる。また、パルス信号Ｐｚｃは、トランジスタＱ２のコレクタから出力され、トランジスタＱ２がオン時にはゼロＶとなり、トランジスタＱ２がオフ時に３．３Ｖとなる。ＡＳＩＣ５１は、パルス信号Ｐｚｃのパルス周期Ｔｐを検出し、パルス周期Ｔｐを用いて交流電源ＡＣの交流電圧Ｖａｃのゼロクロス点を検出する。
【００５９】
なお、トランジスタＱ２は、ＮＰＮトランジスタに限られない。また、パルス信号Ｐｚｃを生成する構成は、必ずしもトランジスタＱ２および抵抗Ｒ４等の構成に限られない。例えば、トランジスタＱ２はＦＥＴであってもよい。その際、整流電流Ｉｒｃをゲート電圧に変換する電流−電圧変換回路を設ければよい。電流−電圧変換回路として、例えば、ボルテージフォロアのオペアンプが使用できる。
【００６０】
５．実施形態の効果
整流回路３２からの整流電流Ｉｒｃを用いて、小容量電源回路４０によって所定の出力信号、すなわち、小容量の直流電圧３．３ＶＢおよびパルス信号Ｐｚｃを得ることができる。その際、整流回路３２および小容量電源回路４０は、サージ電圧抑制回路３１によって、サージ電圧から好適に保護される。そのため、応用範囲の広いサージ電圧対策を実現することができる。
【００６１】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【００６２】
（１）サージ電圧抑制回路３１の構成は、図２に示されたものに限られない。例えば、図３のサージ電圧抑制回路３１Ａに示されるように、各一対を成す双方向のツェナーダイオード（ＺＤ１，ＺＤ３）および（ＺＤ２，ＺＤ４）に替えて、バリスタＺＮＲ１およびバリスタＺＮＲ２を用いてもよい。あるいは、アレスタを用いてもよい。なお、ここでアレスタは、半導体式アレスタ（ツェナーダイオードあるいはＺｎＯバリスタ等）に対して、放電させるタイプの「ギャップ式アレスタ」を意味する。
【００６３】
あるいは図４に示すように、コンデンサＣ３およびＣ４を省略して、各一対を成す双方向のツェナーダイオード（ＺＤ１，ＺＤ３）および（ＺＤ２，ＺＤ４）のみの構成としてもよい。
【００６４】
さらには、図５に示すように、各一対を成す双方向のツェナーダイオード（ＺＤ１，ＺＤ３）および（ＺＤ２，ＺＤ４）を省略して、コンデンサＣ３およびＣ４のみの構成としてもよい。この場合、各コンデンサＣ３，Ｃ４は、いわゆるＹコンデンサに相当するため、確実にノイズも抑制できるとともに、コンデンサの分圧効果によってサージ電圧を抑制することができる。
【００６５】
（２）上記実施形態において、所定の出力信号を生成する出力信号生成回路の構成として、ＤＣ−ＤＣコンバータ４１とパルス生成回路４２とを含む小容量電源回路４０を図２に示したが、出力信号生成回路はこれに限られない。例えば、図６に示すように、出力信号生成回路は、単に、交流電源ＡＣのゼロクロス点に対応したゼロクロスパルス信号Ｐｚｃを生成するゼロクロス検出回路４０Ａであってもよい。この場合、ゼロクロス検出回路に対するサージ電圧あるいはサージ電流を抑制できる。
【００６６】
あるいは、図７に示すように、出力信号生成回路は、整流電流Ｉｒｃを電圧に変換するボルテージフォロア動作のオペアンプ（電流電圧変換回路の一例）ＩＣ１を備え、出力信号として、交流電源ＡＣの最大電圧を検出するための電圧信号Ｖｄａｃを出力する交流電圧検出回路４０Ｂであってもよい。この場合、交流電圧検出回路４０に対するサージ電圧あるいはサージ電流を抑制できる。
【００６７】
なお、交流電圧検出回路４０Ｂは、図７に示されるように、図６に示されるゼロクロス検出回路４０Ａをさらに備えてもよい。あるいは、図２において、パルス生成回路４２に替えて、図７の交流電圧検出回路４０Ｂを含むようにしてもよい。この場合、さらに交流電源ＡＣの最大電圧も検出できる。
【００６８】
（３）上記実施形態において、第１サージ電流抑制抵抗Ｒ１および第２サージ電流抑制抵抗Ｒ２の挿入位置は、図８に示すものであってもよい。すなわち、第１サージ電流抑制抵抗Ｒ１は、第１接続点Ｎｄ１と整流回路３２との間に接続され、第２サージ電流抑制抵抗２１、第２接続点Ｎｄ２と整流回路３２との間に接続されるようにしてもよい。このような構成であっても、サージ電流を抑制することができる。
【００６９】
（４）上記各実施形態においては、基準電位配線Ｌｇｄが接地されている例を示したがこれに限られず、本発明は、基準電位配線Ｌｇｄが接地されていない場合にも適用できる。
【００７０】
（５）上記実施形態において、本明細書によって開示される電源システム１００を画像形成装置に適用した例を示すが、これに限られない。電源システム１００は、通常モードと省電力モードとを有するあらゆる装置に適用できる。
【符号の説明】
【００７１】
１…プリンタ、２０…スイッチング電源、３０…小容量交流処理回路、３１…サージ電圧抑制回路、３２…整流回路、４０…小容量電源回路、４１…ＤＣ−ＤＣコンバータ、４２…ゼロクロス検出用パルス生成回路、１００…電源システム、Ｃ１…第１コンデンサ、Ｃ２…第２コンデンサ、Ｒ１…第１サージ電流抑制抵抗、Ｒ２…第２サージ電流抑制抵抗。
【図１】
2013110789.tif 000003
【図２】
2013110789.tif 000004
【図３】
2013110789.tif 000005
【図４】
2013110789.tif 000006
【図５】
2013110789.tif 000007
【図６】
2013110789.tif 000008
【図７】
2013110789.tif 000009
【図８】
2013110789.tif 000010