(57)【要約】【課題】正常な受信状態でないときにＲＳＳＩ信号が誤検出されることを防止することのできるＲＳＳＩ信号誤検出防止回路を提供する。【解決手段】実施形態のＲＳＳＩ信号誤検出防止回路１は、ミキサ回路１０１から出力される中間周波数信号を増幅するリミッタアンプ１０３の出力レベルにもとづいてＲＳＳＩ信号を出力するＲＳＳＩ回路１０４に対して設けられる。このＲＳＳＩ信号誤検出防止回路１は、ミキサ回路１０１へ入力される局部発振周波数信号の周波数を制御するＰＬＬ回路１０６から出力されるロック検出信号ＬＤの制御によりＲＳＳＩ回路１０４の動作／非動作を切り替えるＲＳＳＩ動作制御部１１を備える。【選択図】  図１
2013119725.tif 000002
【特許請求の範囲】
【請求項１】
ミキサ回路から出力される中間周波数信号を増幅する増幅器の出力レベルにもとづいてＲＳＳＩ信号を出力するＲＳＳＩ回路に対して設けられるＲＳＳＩ信号誤検出防止回路であって、
前記ミキサ回路へ入力される局部発振周波数信号の周波数を制御するＰＬＬ回路から出力されるロック検出信号の制御により前記ＲＳＳＩ回路の動作／非動作を切り替えるＲＳＳＩ動作制御部を備える
ことを特徴とするＲＳＳＩ信号誤検出防止回路。
【請求項２】
前記ＲＳＳＩ動作制御部が、
前記ＲＳＳＩ回路の動作用電流を生成する電流源回路と、
前記ロック検出信号の制御により、前記電流源回路から出力される電流を前記ＲＳＳＩ回路へ供給するかしないかを切り替える第１のスイッチと
を備えることを特徴とする請求項１に記載のＲＳＳＩ信号誤検出防止回路。
【請求項３】
前記ロック検出信号により制御される第２のスイッチを介して、前記ロック検出信号がアンロック状態を示すときに前記ＲＳＳＩ回路のＲＳＳＩ信号出力端子へ前記ＲＳＳＩ信号の検出判定閾値を超えない範囲の初期電圧を与える初期電圧設定部
を備えることを特徴とする請求項１または２に記載のＲＳＳＩ信号誤検出防止回路。
【請求項４】
前記第２のスイッチが、
前記初期電圧を生成する電圧源を前記ＲＳＳＩ信号出力端子へ接続するかしないかを切り替える
ことを特徴とする請求項３に記載のＲＳＳＩ信号誤検出防止回路。
【請求項５】
前記第２のスイッチが、
前記ＲＳＳＩ信号出力端子に接続される抵抗に前記初期電圧を発生させる電流を生成する電流源の出力のオン／オフを切り替える
ことを特徴とする請求項３に記載のＲＳＳＩ信号誤検出防止回路。
【請求項６】
前記ロック検出信号の遅延時間の調整を行う遅延回路を備える
ことを特徴とする請求項１乃至５のいずれか１項に記載のＲＳＳＩ信号誤検出防止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＲＳＳＩ信号誤検出防止回路に関する。
【背景技術】
【０００２】
例えば車両に搭載されるリモートキーレスエントリーシステムの受信装置などでは、受信電界強度を検出するために、ＲＳＳＩ（Received  Signal  Strength  Indicator）回路が設けられている。ＲＳＳＩ回路は、ミキサ回路から出力される中間周波数信号を増幅するリミッタアンプの出力レベルにもとづいてＲＳＳＩ信号を出力するのが一般的である。
【０００３】
ところで、リモートキーレスエントリーシステムの中には、ノイズなどによる妨害を避けるために、複数の周波数チャンネルを切り替えて通信するものがある。
【０００４】
また、リモートキーレスエントリーシステムの受信装置の電源が車両のバッテリーであることから、停車中のバッテリーの消耗を抑えるために、受信装置の電源を周期的にオン／オフさせる間欠受信方式をとるものもある。
【０００５】
しかし、上述のような、受信チャンネルの切り替えや間欠受信を行う受信装置では、受信チャンネル切り替え時や間欠受信における電源の立ち上がり時に、ミキサ回路へ局部発振周波数信号を出力するＰＬＬ回路の出力が安定しない。そのため、ミキサ回路から出力される中間周波数信号のレベルが過渡的に増大することがある。
【０００６】
その結果、正常な受信状態ではないにもかかわらず、ＲＳＳＩ回路が「所望信号あり」を示すＲＳＳＩ信号を出力する、という問題があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−９６５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、正常な受信状態でないときにＲＳＳＩ信号が誤検出されることを防止することのできるＲＳＳＩ信号誤検出防止回路を提供することにある。
【課題を解決するための手段】
【０００９】
実施形態のＲＳＳＩ信号誤検出防止回路は、ミキサ回路から出力される中間周波数信号を増幅する増幅器の出力レベルにもとづいてＲＳＳＩ信号を出力するＲＳＳＩ回路に対して設けられる。このＲＳＳＩ信号誤検出防止回路は、前記ミキサ回路へ入力される局部発振周波数信号の周波数を制御するＰＬＬ回路から出力されるロック検出信号の制御により前記ＲＳＳＩ回路の動作／非動作を切り替えるＲＳＳＩ動作制御部を備える。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態のＲＳＳＩ信号誤検出防止回路およびその周辺の回路の構成の例を示すブロック図。
【図２】第１の実施形態のＲＳＳＩ信号誤検出防止回路およびＲＳＳＩ回路の具体的な回路構成の例を示す回路図。
【図３】第１の実施形態のＲＳＳＩ信号誤検出防止回路の動作の例を示す波形図。
【図４】第２の実施形態のＲＳＳＩ信号誤検出防止回路の構成の例を示す回路図。
【図５】第２の実施形態のＲＳＳＩ信号誤検出防止回路の動作の例を示す波形図。
【図６】第３の実施形態のＲＳＳＩ信号誤検出防止回路の構成の例を示す回路図。
【図７】第４の実施形態のＲＳＳＩ信号誤検出防止回路の遅延回路図。
【図８】遅延回路の内部構成の例およびその動作波形を示す図。
【図９】本発明の実施形態に係るＲＳＳＩ信号誤検出防止回路の応用例であるリモートキーレスエントリーシステムの構成の例を示すブロック図。
【図１０】受信機入力電力とＲＳＳＩ信号出力電圧との関係の例を示す特性図。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１２】
（第１の実施形態）
図１は、第１の実施形態のＲＳＳＩ信号誤検出防止回路１を搭載する受信機の要部の構成の例を示すブロック図である。
【００１３】
この受信機は、入力された高周波（ＲＦ）信号を中間周波数（ＩＦ）信号へ変換するミキサ回路１０１と、ＩＦ信号から不要周波数を除去するＢＰＦ（帯域通過フィルタ）１０２と、ＢＰＦ１０２の出力信号を増幅するリミッタアンプ１０３と、リミッタアンプ１０３にもとづいて受信電界強度を示すＲＳＳＩ信号を出力するＲＳＳＩ回路１０４と、を備える。
【００１４】
ここで、リミッタアンプ１０３は多段構成となっており、各段のアンプ（例えば、Ａ１、Ａ２、Ａ３）の出力が、ＲＳＳＩ回路１０４へ入力されるものとする。
【００１５】
ＲＳＳＩ回路１０４は、リミッタアンプ１０３の各段のアンプの出力振幅をそれぞれ電流へ変換する振幅検出部１０４１と、振幅検出部１０４１の電流源１０４２と、振幅検出部１０４１から出力される電流を加算し、ＲＳＳＩ電流を出力する出力部１０４３と、を有する。
【００１６】
ＲＳＳＩ回路１０４の出力端子には、抵抗Ｒ１およびキャパシタＣ１が接続される。抵抗Ｒ１により、ＲＳＳＩ回路１０４から出力されるＲＳＳＩ電流は電流−電圧変換され、電圧出力のＲＳＳＩ信号が得られる。
【００１７】
また、この受信機は、ミキサ回路１０１へ印加する局部発振周波数（ＬＯ）信号を発振するＶＣＯ（電圧制御発振器）１０５と、ＶＣＯ１０５の発振周波数を制御するＰＬＬ（位相同期）回路１０６と、を備える。
【００１８】
ＰＬＬ回路１０６は、ＭＣＵ２００からの受信チャンネル（ＣＨ）の指示を受け、ＶＣＯ１０５の発振周波数を切り替える。この切り替えの際、ＰＬＬ回路１０６は、ＶＣＯ１０５の発振周波数が所望の周波数に達するまではアンロック状態となり、ＶＣＯ１０５の発振周波数が所望の周波数に達するとロック状態となる。
【００１９】
そこで、ＰＬＬ回路１０６からは、ＰＬＬ回路１０６がロック状態であるかアンロック状態であるかを示すロック検出信号ＬＤが出力される。なお、このロック検出信号ＬＤは、ＰＬＬ回路１０６がロック状態であるときは“Ｈ（ハイレベル）” を示し、ＰＬＬ回路１０６がアンロック状態であるときは“Ｌ（ローレベル）” を示すものとする。
【００２０】
また、この受信機が間欠受信方式である場合、電源立ち上がり時にＶＣＯ１０５の発振周波数が安定するまでは、ＰＬＬ回路１０６はアンロック状態となる。
【００２１】
すなわち、ＰＬＬ回路１０６がアンロック状態であるときは、ＶＣＯ１０５の発振周波数が安定しない状態であり、このようなときには、ミキサ回路１０１から出力されるＩＦ信号のレベルが過渡的に増大することがある。そのため、ＲＳＳＩ回路１０４から誤ったＲＳＳＩ信号が出力されることがある。
【００２２】
そこで、この受信機は、ＲＳＳＩ信号誤検出防止回路１を備え、受信チャンネル切り替え時や間欠受信における電源の立ち上がり時に、ＲＳＳＩ回路１０４から誤ったＲＳＳＩ信号が出力されること防止する。
【００２３】
本実施形態のＲＳＳＩ信号誤検出防止回路１は、ＰＬＬ回路１０６から出力されるロック検出信号ＬＤの制御によりＲＳＳＩ回路１０４の動作／非動作を切り替えるＲＳＳＩ動作制御部１１を備える。
【００２４】
ＲＳＳＩ動作制御部１１は、ロック検出信号ＬＤがロック状態を示すときは、ＲＳＳＩ回路１０４を動作させる。
【００２５】
一方、ロック検出信号ＬＤがアンロック状態を示すときは、ＲＳＳＩ動作制御部１１は、ＲＳＳＩ回路１０４の動作を停止させる。これにより、ＲＳＳＩ回路１０４から出力されるＲＳＳＩ信号のレベルは「非検出」レベルに固定される。
【００２６】
すなわち、受信チャンネル切り替え時や間欠受信における電源の立ち上がり時など、ＰＬＬ回路１０６がアンロック状態であるときにはＲＳＳＩ回路１０４が動作を停止する。これにより、ＲＳＳＩ回路１０４から誤ったＲＳＳＩ信号が出力されることが防止される。
【００２７】
図２に、ＲＳＳＩ動作制御部１１およびＲＳＳＩ回路１０４の具体的な回路構成の例を示す。なお、ここでは、リミッタアンプ１０３を構成するアンプは、差動信号で動作するものとする。また、ＲＳＳＩ回路１０４の振幅検出部１０４１と電流源１０４２の構成については、リミッタアンプ１０３のアンプの初段の出力に対する部分のみを示すが、リミッタアンプ１０３の２段目以降の出力にも、初段と同じ回路が接続される。
【００２８】
ＲＳＳＩ動作制御部１１は、ＲＳＳＩ回路１０４の動作用電流を生成する電流源回路Ｉ１と、ロック検出信号ＬＤの制御により、電流源回路Ｉ１から出力される電流をＲＳＳＩ回路１０４へ供給するかしないかを切り替えるスイッチとして機能するＮＭＯＳトランジスタＭ１と、を備える。
【００２９】
電流源回路Ｉ１は、基準電流源Ｉｒｅｆと、基準電流源に接続されたＮＭＯＳトランジスタＭ１１と、ＮＭＯＳトランジスタＭ１１とカレントミラー回路を形成するＮＭＯＳトランジスタＭ１２と、ＮＭＯＳトランジスタＭ１２に出力されるミラー電流が流れるＰＭＯＳトランジスタＭ１３と、を備える。ＮＭＯＳトランジスタＭ１１およびＮＭＯＳトランジスタＭ１２が、ＮＭＯＳトランジスタＭ１に、共通に接続される。
【００３０】
ＮＭＯＳトランジスタＭ１のゲート端子へ入力されるロック検出信号ＬＤが“Ｈ”のときは、ＮＭＯＳトランジスタＭ１１に基準電流源Ｉｒｅｆから基準電流Ｉｒｅｆが流れ、ＰＭＯＳトランジスタＭ１３からＲＳＳＩ回路１０４へ、電流Ｉｂが出力される。
【００３１】
一方、ロック検出信号ＬＤが“Ｌ”のときは、ＮＭＯＳトランジスタＭ１１に電流が流れず、ＲＳＳＩ回路１０４への電流の供給が行われない。
【００３２】
次に、ＲＳＳＩ回路１０４の内部構成の例について説明する。
【００３３】
振幅検出部１０４１は、リミッタアンプ１０３Ａ１（Ａ２、Ａ３）の差動出力ｖ１（ｖ２、ｖ３）が入力されるＰＭＯＳトランジスタＭ４１１、Ｍ４１２と、基準電圧Ｖｒｅｆが入力されるＰＭＯＳトランジスタＭ４１３とを有する。
【００３４】
電流源１０４２は、ＲＳＳＩ信号誤検出防止回路１のＰＭＯＳトランジスタＭ１３とカレントミラー回路を形成するＰＭＯＳトランジスタＭ４２１を有する。
【００３５】
したがって、ロック検出信号ＬＤが“Ｈ”でＲＳＳＩ信号誤検出防止回路１から電流Ｉｂが入力されるときは、ＰＭＯＳトランジスタＭ４２１から振幅検出部１０４１のＰＭＯＳトランジスタＭ４１１、Ｍ４１２、Ｍ４１３へ、動作電流が供給される。
【００３６】
これにより、ＰＭＯＳトランジスタＭ４１１、Ｍ４１２からは、リミッタアンプ１０３Ａ１（Ａ２、Ａ３）の差動出力ｖ１（ｖ２、ｖ３）に応じた電流ｉ１（ｉ２、ｉ３）が出力され、ＰＭＯＳトランジスタＭ４１３からは、基準電圧Ｖｒｅｆに応じた電流ｉｒが出力される。
【００３７】
ここで、ＩＦ信号が無信号時にｉ１（ｉ２、ｉ３）＝ｉｒとなるように、ＰＭＯＳトランジスタＭ４１１、Ｍ４１２、Ｍ４１３のサイズ比Ｗ／Ｌ（Ｗ：ゲート幅、Ｌ：ゲート長）は、１：１：２に設定される。
【００３８】
出力部１０４３は、振幅検出部１０４１から出力される電流ｉｒを加算した電流ＩＲＥＦ（＝ｉｒ＋ｉｒ＋ｉｒ）が入力されるＮＭＯＳトランジスタＭ４３１と、ＮＭＯＳトランジスタＭ４３１とミラー比１のカレントミラー回路を形成するＮＭＯＳトランジスタＭ４３２と、振幅検出部１０４１から出力される電流ｉ１、ｉ２、ｉ３を加算した電流ＩＤＥＴ（＝ｉ１＋ｉ２＋ｉ３）が入力されるＮＭＯＳトランジスタＭ４３３と、ＮＭＯＳトランジスタＭ４３３とミラー比１のカレントミラー回路を形成するＮＭＯＳトランジスタＭ４３４と、を有する。
【００３９】
ここで、ＮＭＯＳトランジスタＭ４３２のドレイン端子とＮＭＯＳトランジスタＭ４３３のドレイン端子は接続されている。そのため、ＮＭＯＳトランジスタＭ４３３には、電流ＩＤＥＴからＮＭＯＳトランジスタＭ４３２に流れる電流ＩＲＥＦを差し引いた電流（ＩＤＥＴ−ＩＲＥＦ）が流れる。したがって、ＮＭＯＳトランジスタＭ４３４から出力されるミラー電流も（ＩＤＥＴ−ＩＲＥＦ）となる。
【００４０】
ＮＭＯＳトランジスタＭ４３４には、さらに、ＰＭＯＳトランジスタＭ４３５、Ｍ４３６で形成されるミラー比１のカレントミラー回路が接続され、このＰＭＯＳトランジスタＭ４３６から出力されるミラー電流が、ＲＳＳＩ電流ＩＲＳＳＩとなる。すなわち、ＲＳＳＩ電流ＩＲＳＳＩは、ＩＲＳＳＩ＝（ＩＤＥＴ−ＩＲＥＦ）となる。
【００４１】
一方、ロック検出信号ＬＤが“Ｌ”のときは、振幅検出部１０４１が非動作状態となり、ＮＭＯＳトランジスタＭ４３４に接続されるミラー比１のカレントミラー回路であるＲＳＳＩ電流ＩＲＳＳＩは０となる。
【００４２】
図３に、本実施形態のＲＳＳＩ信号誤検出防止回路１を用いたときの、ロック検出信号ＬＤの変化に対するＲＳＳＩ信号電圧の変化の様子を示す。なお、ここでは、比較のため、本実施形態のＲＳＳＩ信号誤検出防止回路１を用いない場合（従来）のＲＳＳＩ信号電圧波形も併せて示す。
【００４３】
従来は、ロック検出信号ＬＤが“Ｌ”のときもＲＳＳＩ回路が動作するため、過渡的に閾値を超えるＲＳＳＩ信号電圧が出力されることがあった。
【００４４】
これに対して、本実施形態のＲＳＳＩ信号誤検出防止回路１は、ロック検出信号ＬＤが“Ｌ”のときはＲＳＳＩ回路１０４の動作を停止させ、ロック検出信号ＬＤが“Ｈ”となってからＲＳＳＩ回路１０４の動作を開始させる。そのため、ロック検出信号ＬＤが“Ｌ”のとき、すなわち、ＶＣＯ１０５の発振周波数が安定しないときに、閾値を超えるＲＳＳＩ信号電圧が出力されることはない。
【００４５】
このような本実施形態によれば、受信チャンネル切り替え時や間欠受信における電源の立ち上がり時など、ＰＬＬ回路１０６がアンロック状態となるときに、ＲＳＳＩ回路１０４から誤ったＲＳＳＩ信号が出力されるのを防止することができる。
【００４６】
（第２の実施形態）
第１の実施形態では、ＲＳＳＩ信号は、ロック検出信号ＬＤが“Ｌ”から“Ｈ”へ遷移したときに、０Ｖから立ち上がり始める。そのため、ＲＳＳＩ信号が最終電圧に収束するまでの時間がかかり、本来の検出動作開始までに時間を要する。そこで、本実施形態では、ＲＳＳＩ信号が最終電圧に収束するまでの時間を短縮することのできるＲＳＳＩ信号誤検出防止回路の例を示す。
【００４７】
図４は、本実施形態のＲＳＳＩ信号誤検出防止回路２の構成の例を示す回路図である。
【００４８】
本実施形態のＲＳＳＩ信号誤検出防止回路２は、ＲＳＳＩ動作制御部１１に加えて、ＲＳＳＩ信号の初期電圧を設定する初期電圧設定部２１を備える。
【００４９】
初期電圧設定部２１は、ＲＳＳＩ信号の初期電圧Ｖｉｎｉｔを生成する電圧源Ｖｉｎｉｔと、ＲＳＳＩ回路１０４のＲＳＳＩ信号出力端子と電圧源Ｖｉｎｉｔとの間に接続されたＮＭＯＳトランジスタＭ２と、ＮＭＯＳトランジスタＭ２のゲート端子へロック検出信号ＬＤの反転信号を入力するインバータＩＶ１と、を有する。
【００５０】
ＮＭＯＳトランジスタＭ２は、ロック検出信号ＬＤが“Ｌ”のとき、ＲＳＳＩ信号出力端子へ初期電圧Ｖｉｎｉｔを与える。
【００５１】
ここで、初期電圧Ｖｉｎｉｔは、ＲＳＳＩ信号の検出判定閾値を超えない範囲で設定される。
【００５２】
図５に、本実施形態のＲＳＳＩ信号誤検出防止回路２を用いたときの、ロック検出信号ＬＤの変化に対するＲＳＳＩ信号電圧の変化の様子を示す。
【００５３】
図３と比較してわかるように、本実施形態のＲＳＳＩ信号誤検出防止回路２を用いると、ＲＳＳＩ信号が最終電圧に収束するまでの時間が短縮される。
【００５４】
このような本実施形態によれば、ＲＳＳＩ信号が最終電圧に収束するまでの時間が短縮されるので、ＲＳＳＩ回路１０４が本来の検出動作を開始するまでの時間を短縮することができる。
【００５５】
（第３の実施形態）
第２の実施形態では電圧源を用いてＲＳＳＩ信号の初期電圧を設定する例を示したが、本実施形態では、電流源を用いてＲＳＳＩ信号の初期電圧を設定する例を示す。
【００５６】
図６は、本実施形態のＲＳＳＩ信号誤検出防止回路３の構成の例を示す回路図である。
【００５７】
本実施形態のＲＳＳＩ信号誤検出防止回路３は、ＲＳＳＩ動作制御部１１に加えて、ＲＳＳＩ信号の初期電圧を設定する初期電圧設定部３１を備える。
【００５８】
初期電圧設定部３１は、電流源Ｉ２と、電流源Ｉ２に接続されたＮＭＯＳトランジスタＭ３と、ＮＭＯＳトランジスタＭ３とカレントミラー回路を形成するＮＭＯＳトランジスタＭ４と、ＮＭＯＳトランジスタＭ３およびＮＭＯＳトランジスタＭ４と接地端子ＶＳＳとの間に接続されたＮＭＯＳトランジスタＭ２と、ＮＭＯＳトランジスタＭ２のゲート端子へロック検出信号ＬＤの反転信号を入力するインバータＩＶ１と、を有する。
【００５９】
ここで、ＮＭＯＳトランジスタＭ４の出力端子は、図２で示したＲＳＳＩ回路１０４の出力部１０４３の内部回路例のＰＭＯＳトランジスタＭ４３５に接続されるものとする。
【００６０】
この初期電圧設定部３１では、ロック検出信号ＬＤが“Ｌ”のときＮＭＯＳトランジスタＭ２が導通し、ＮＭＯＳトランジスタＭ３に電流源Ｉ２からの電流が流れ、そのミラー電流がＮＭＯＳトランジスタＭ４から出力される。
【００６１】
このミラー電流は、ＮＭＯＳトランジスタＭ４が接続されるＲＳＳＩ回路１０４の出力部１０４３のＰＭＯＳトランジスタＭ４３５に流れ、ＰＭＯＳトランジスタＭ４３５とミラー回路を形成するＰＭＯＳトランジスタＭ４３６から、ＲＳＳＩ電流として出力される。
【００６２】
このＲＳＳＩ電流が抵抗Ｒ１で電圧に変化され、ＲＳＳＩ信号の初期電圧として出力される。
【００６３】
このような本実施形態によれば、電流源を用いて、ＲＳＳＩ信号出力端子に、ロック検出信号ＬＤが“Ｌ”のときの初期電圧を与えることができる。
【００６４】
（第４の実施形態）
ＰＬＬ回路１０６がロックしてからＲＳＳＩ回路１０４が動作を開始するまでに時間的余裕を設ける必要がある場合は、上述の各実施形態のＲＳＳＩ信号誤検出防止回路１〜３に入力されるロック検出信号ＬＤの立ち上がりを遅延させればよい。
【００６５】
図７は、本実施形態のＲＳＳＩ信号誤検出防止回路４の構成の例を示す回路図である。
【００６６】
このＲＳＳＩ信号誤検出防止回路４は、第１の実施形態のＲＳＳＩ信号誤検出防止回路１に、ロック検出信号ＬＤを遅延させて遅延ロック検出信号ＬＤＤを出力する遅延回路４１を追加し、この遅延回路４１から出力される遅延ロック検出信号ＬＤＤを、ＲＳＳＩ動作制御部１１へ入力するようにしたものである。
【００６７】
この遅延回路４１の追加により、ロック検出信号ＬＤの立ち上がりに対して、ＲＳＳＩ回路１０４の動作開始を遅らせることができる。
【００６８】
また、ＲＳＳＩ信号誤検出防止回路２、３に対して遅延回路４１を追加しても、同様の効果が得られる。
【００６９】
図８（ａ）に、遅延回路４１の具体的な回路例、また、図８（ｂ）に、その動作波形例を示す。
【００７０】
この例では、５段のトグル型フリップフロップ（ＴＦＦ１〜ＴＦＦ５）により２５分周回路を形成し、Ｄ型フリップフロップＤＦＦ１とＮＡＮＤゲートＮＤ１により、ロック検出信号ＬＤの立ち上がりを、２５分周の半周期分遅延させている。
【００７１】
すなわち、トグル型フリップフロップＴＦＦ１〜ＴＦＦ５およびＤ型フリップフロップＤＦＦ１へ入力されるクロック信号ＣＫ簿周波数をｆＣＫとすると、ロック検出信号ＬＤの立ち上がりから遅延ロック検出信号ＬＤＤの立ち上がりまでの遅延時間ｔｄは、
ｔｄ＝１／（ｆＣＫ／２５−１）
と表わされる。
【００７２】
このような本実施形態によれば、ＰＬＬ回路１０６がロックしてからＲＳＳＩ回路１０４が動作を開始するまでに、時間的な余裕を設けることができる。
【００７３】
（応用例）
図９は、上述の各実施形態に係るＲＳＳＩ信号誤検出防止回路の応用例であるリモートキーレスエントリーシステムの構成の例を示すブロック図である。ここでは、第１の実施形態のＲＳＳＩ信号誤検出防止回路１を用いた例を示しているが、他の実施形態のＲＳＳＩ信号誤検出防止回路を用いてもよい。
【００７４】
リモートキーレスエントリーシステムは、受信機１０００と、送信機２０００と、により構成される。
【００７５】
受信機１０００は、ＲＦ−ＩＣ（高周波受信用集積回路）１００と、ＭＣＵ２００と、アンテナ（ＡＮＴ）で受信された信号が入力されるＳＡＷフィルタ３００と、を備える。
【００７６】
ＲＦ−ＩＣ１００に、ＲＳＳＩ信号誤検出防止回路１が搭載される。また、ＲＦ−ＩＣ１００には、図１に示したブロックのほか、ＳＡＷフィルタ３００の出力を増幅するＬＮＡ（低雑音増幅器）１１０と、ＲＳＳＩ信号が入力されるＡ／Ｄコンバータ１３０と、Ａ／Ｄコンバータ１３０の出力が入力されるデジタルフィルタ／復調器１４０と、を備える。デジタルフィルタ／復調器１４０から復調データが出力される。
【００７７】
なお、このＲＦ−ＩＣ１００では、ＰＬＬ回路１０６の周波数の設定は、ＭＣＵ２００からの受信チャンネル設定の指示を受ける制御部１２０により行われる。
【００７８】
図１０は、このリモートキーレスエントリーシステムにおける、受信機入力電力とＲＳＳＩ信号出力電圧との関係の例を示す特性図である。
【００７９】
ここで、受信機入力電力の閾値（所望信号あり／なしの判定基準）を−６０ｄＢとすると、対応するＲＳＳＩ信号出力電圧の閾値は０．７５Ｖとなる。
【００８０】
このリモートキーレスエントリーシステムでは、ＲＳＳＩ信号誤検出防止回路１を用いるので、受信チャンネル切り替え時などＰＬＬ回路１０６がアンロック状態となるときに、ＲＳＳＩ回路１０４から閾値を超えるＲＳＳＩ信号が出力されることがなく、受信機１０００が所望信号を受信しているかどうかを、正しく判定することができる。
【００８１】
以上説明した少なくとも１つの実施形態のＲＳＳＩ信号誤検出防止回路によれば、正常な受信状態でないときにＲＳＳＩ信号が誤検出されることを防止することができる。
【００８２】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８３】
１、２、３、４  ＲＳＳＩ信号誤検出防止回路
１１  ＲＳＳＩ動作制御部
２１、３１  初期電圧設定部
４１  遅延回路
Ｉ１  電流源回路
Ｉｒｅｆ、Ｉ２  電流源
Ｖｉｎｉｔ  電圧源
ＩＶ１  インバータ
Ｍ１〜Ｍ４、Ｍ１１、Ｍ１２  ＮＭＯＳトランジスタ
Ｍ１３  ＰＭＯＳトランジスタ
１０１  ミキサ回路
１０２  ＢＰＦ
１０３  リミッタアンプ
１０４  ＲＳＳＩ回路
１０５  ＶＣＯ
１０６  ＰＬＬ回路
１０４１  振幅検出部
１０４２  電流源
１０４３  出力部
Ｒ１  抵抗
Ｃ１  キャパシタ
【図１】
2013119725.tif 000003
【図２】
2013119725.tif 000004
【図３】
2013119725.tif 000005
【図４】
2013119725.tif 000006
【図５】
2013119725.tif 000007
【図６】
2013119725.tif 000008
【図７】
2013119725.tif 000009
【図８】
2013119725.tif 000010
【図９】
2013119725.tif 000011
【図１０】
2013119725.tif 000012