(57)【要約】【課題】絶縁層と、下部基板及び／または上部基板を貫いて、該絶縁層と、下部基板及び／または上部基板の中央に設けられるフェライトコアとを含む、共通モードフィルタ及びその製造方法を提供する。【解決手段】本発明は、共通モードフィルタ１０００は、下部基板１１００と、内部に導電体パターンが形成され、下部基板１１００上に設けられる絶縁層１２００と、絶縁層１２００上に設けられる上部基板１３００と、フェライトで形成され、絶縁層１２００と、下部基板１１００及び／または上部基板１３００を貫いて、絶縁層１２００と、下部基板１１００及び／または上部基板１３００の中央に設けられるフェライトコア１４００とを含む。【選択図】図２
2013140929.tif 000002
【特許請求の範囲】
【請求項１】
下部基板と、
内部に導電体パターンが形成され、前記下部基板上に設けられる絶縁層と、
前記絶縁層上に設けられる上部基板と、
フェライトで形成され、前記絶縁層と、前記下部基板または前記上部基板とを貫いて、前記絶縁層と、前記下部基板または前記上部基板の中央に設けられるフェライトコアと
を含む共通モードフィルタ。
【請求項２】
下部基板と、
内部に導電体パターンが形成され、前記下部基板上に設けられる絶縁層と、
前記絶縁層上に設けられる上部基板と、
フェライトで形成され、前記絶縁層と、前記下部基板及び前記上部基板とを貫いて、前記絶縁層と、前記下部基板及び前記上部基板の中央に設けられるフェライトコアと
を含む共通モードフィルタ。
【請求項３】
前記下部基板及び前記上部基板は、フェライトで形成される請求項１または２に記載の共通モードフィルタ。
【請求項４】
前記絶縁層は、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成される請求項１または２に記載の共通モードフィルタ。
【請求項５】
前記絶縁層は、Ｂ２Ｏ３-ＳｉＯ２系ガラス及びＡｌ２Ｏ３-ＳｉＯ２系ガラスのうちの少なくとも一つと、ＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３、Ｌｉ２Ｏ、ＭｇＯ、ＣａＯ、ＳｒＯ及びＺｎＯのうちの少なくとも一つの低温焼成セラミックパウダとを混合して形成される請求項１または２に記載の共通モードフィルタ。
【請求項６】
前記下部基板と前記絶縁層との間及び／または前記上部基板と前記絶縁層との間に接合層がさらに設けられる請求項１または２に記載の共通モードフィルタ。
【請求項７】
前記絶縁層内部に形成された導電体パターンは、複数の層で形成される請求項１または２に記載の共通モードフィルタ。
【請求項８】
前罰複数の層で形成される導電体パターンは、ビアホールを通じて上下層間が接続される請求項７に記載の共通モードフィルタ。
【請求項９】
下部基板、上部基板及び内部に導電体パターンが形成された絶縁層を準備するステップと、
前記下部基板、前記上部基板及び前記絶縁層を下面から順に積層するステップと、
前記絶縁層と、前記下部基板または前記上部基板とを貫くホールを形成するステップと、
前記ホールにフェライトで形成されたフェライトコアを形成するステップと
を含む共通モードフィルタ製造方法。
【請求項１０】
ホールを形成するステップは、ルータ工程によって行われる請求項９に記載の共通モードフィルタ製造方法。
【請求項１１】
前記フェライトコアを形成するステップは、
フェライトからなるスラリを前記ホールに充填するステップと、
前記スラリを硬化させるステップとから成る請求項９に記載の共通モードフィルタ製造方法。
【請求項１２】
前記スラリは、フェライトパウダと、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成された樹脂とを混合して形成される請求項１１に記載の共通モードフィルタ製造方法。
【請求項１３】
前記スラリは、酸化銅、酸化ニッケル及び酸化亜鉛よりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成された添加剤パウダとをさらに混合して形成される請求項１２に記載の共通モードフィルタ製造方法。
【請求項１４】
前記フェライトパウダまたは前記添加剤パウダをボーリング処理した後、３−ロールミラーによってパウダ粒子を均一に分散して混合する請求項１２または１３に記載の共通モードフィルタ製造方法。
【請求項１５】
前記フェライトパウダの重量と前記樹脂の重量との比は、８:２〜９:１である請求項１２に記載の共通モードフィルタ製造方法。
【請求項１６】
前記スラリを充填するステップは、スクリーンプリンタ方式またはダイコーティング方式によって行われる請求項１１に記載の共通モードフィルタ製造方法。
【請求項１７】
前記スラリは、粒子大きさが異なる請求項１１に記載の共通モードフィルタ製造方法。
【請求項１８】
前記スラリは、２〜３μｍの粒子大きさを有する組立粒子と、０．３〜０．５μｍの粒子大きさを有する微粒粒子とから成る請求項１７に記載の共通モードフィルタ製造方法。
【請求項１９】
前記スラリを充填するステップは、粒子大きさが異なるスラリを各々分けて充填する請求項１１に記載の共通モードフィルタ製造方法。
【請求項２０】
２〜３μｍの粒子大きさを有するスラリを１次充填し、０．３〜０．５μｍの粒子大きさを有するスラリを２次充填する請求項１９に記載の共通モードフィルタ製造方法。
【請求項２１】
前記硬化するステップの前に、スラリに含まれた気泡を除去するための真空脱泡工程を行う請求項１１に記載の共通モードフィルタ製造方法。
【請求項２２】
前記硬化するステップは、
低温領域では、１℃／ｍｉｎで温度を上昇させ、
高温領域では、５℃／ｍｉｎで温度を上昇させる請求項１１に記載の共通モードフィルタ製造方法。
【請求項２３】
前記積層するステップにて、前記下部基板、前記上部基板及び前記絶縁層間の接合が行われるように、前記下部基板と前記絶縁層との間及び／または前記上部基板と前記絶縁層との間に接合層がさらに積層される請求項９に記載の共通モードフィルタ製造方法。
【請求項２４】
前記接合層は、フェライトパウダと、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物からなる樹脂とを混合して形成される請求項２３に記載の共通モードフィルタ製造方法。
【請求項２５】
前記下部基板及び前記上部基板は、フェライトで形成される請求項９に記載の共通モードフィルタ製造方法。
【請求項２６】
前記絶縁層は、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成される請求項９に記載の共通モードフィルタ製造方法。
【請求項２７】
前記絶縁層は、Ｂ２Ｏ３-ＳｉＯ２系ガラス及びＡｌ２Ｏ３-ＳｉＯ２系ガラスのうちの少なくとも一つと、ＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３、Ｌｉ２Ｏ、ＭｇＯ、ＣａＯ、ＳｒＯ及びＺｎＯのうちの少なくとも一つの低温焼成セラミックパウダとを混合して形成される請求項９に記載の共通モードフィルタ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共通モードフィルタ及びその製造方法に関し、特に、絶縁層と、下部基板及び／または上部基板を貫いて、該絶縁層、該下部基板及び／または上部基板の中央に設けられるフェライトコアとを含む、共通モードフィルタ及びその製造方法に関する。
【背景技術】
【０００２】
最近、システム構成及びデータ容量の増大に伴って高伝送速度が求められている。高速の伝送方法としては、差動信号方式が多用されている。
【０００３】
通常、伝送速度の増大のために信号を高周波化すると、該信号の高周波化に伴って不要の電子波（即ち、ノイズ）が生成され、信号とノイズとが重なるという現象が発生する。
【０００４】
そのため、高速の差動信号ライン（即ち、２個の信号ライン）間での不均衡によって共通モードノイズが発生する。
【０００５】
このような共通モードノイズを除去するために、共通モードフィルタが主に用いられている。この共通モードフィルタは、高速差動信号ラインに主に適用されるＥＭＩフィルタである。
【０００６】
共通モードノイズは差動信号ラインで発生するノイズである。共通モードフィルタは、既存のＥＭＩフィルタで除去不可能なノイズを除去する。共通モードフィルタは、家電機器などのＥＭＣ特性の向上または携帯電話などのアンテナ特性の向上に寄与する。
【０００７】
しかし、多量のデータをやりとりするために、メイン機器と周辺機器との間でＧＨｚの高周波数帯域で送受信する場合、前述のように、信号の遅延やその他の妨害によって円滑なデータ処理を行うことに困難さがある。
【０００８】
特に、ディジタルＴＶのように、通信、映像音響信号ライン等の多様なポート−ツ−ポート（ｐｏｒｔ−ｔｏ−ｐｏｒｔ）間を接続する場合、前述の内部信号ラインの遅延、送受信歪みなどの問題が頻繁に発生する。
【０００９】
このような問題を解決するために、既存に使っているＥＭＩ対策部品（例えば、共通モードフィルタ）を巻線型または積層型タイプで製作している。しかしながら、このような巻線型または積層型タイプのＥＭＩ対策部品は、チップ部品の寸法が大きく、電気的特性が悪く、特定の部位及び大面的の回路基板に限定して適用されるという問題がある。
【００１０】
なお、最近の電子製品は、スリム化、小型化、複合化、多機能化が求められ、このような機能に応じるＥＭＩ対策部品が示されている。このような電子部品のスリム化、小型化などに応じる巻線型または積層型ＥＭＩ対策部品が製造されているが、小面積で複雑な内部回路を形成するのに限界がある。そのため、最近、薄膜型共通モードフィルタの製作が要求されている。
【００１１】
図１は、特許文献１に示されている、従来の共通モードフィルタの分解斜視図である。従来の共通モードフィルタは、絶縁性の磁性体基板１１０Ａ、１１０Ｂと、非磁性体の絶縁体層１２０Ａ〜１２０Ｄとを備える。
【００１２】
絶縁体層１２０Ａ〜１２０Ｄには、螺旋状のコイルパターン１３０、１４０、１５０、１６０が形成されている。絶縁体層１２０Ａ〜１２０Ｄは積層され、非磁性体による絶縁体ブロック１２０を形成する。コイルパターン１３０、１４０、１５０、１６０は、絶縁体ブロック１２０内に埋め込まれる。絶縁体ブロック１２０は、磁性体基板１１０Ａ、１１０Ｂ間に介して共通モードフィルタを形成している。コイルパターン１３０、１４０、１５０、１６０は、２個のコイルを形成し、これらのコイルの各端子は、外部断面電極に電気的に接続されている。
【００１３】
このような従来の薄膜型共通モードフィルタでは、小型化に伴って外部断面電極の面積が減少し、該外部断面電極の誘電体ブロック１２０に対する接着強度が小さくなる。そのため、携帯型電子機器に搭載される場合、信頼性を低下させることもある。
【００１４】
詳しくは、従来の共通モードフィルタの製造方法では、同じ組成物からなるフェライトパウダと溶媒バインダなどの分散剤とを混合してスラリ形態（またはペースト形態）で製作した後、これをダイキャスティングまたは印刷工程によってグリーンシートを製作する。続いて、該製作されたグリーンシートを所望の厚さで積層した後、これを焼成する。場合によっては、一定の重さで加圧して焼成を行う。
【００１５】
該焼成された基板においては、基板の外郭部分及び中央部分での厚さが異なり、反りが発生する。そのため、わずかな衝撃でも破れやクラックが発生し、共通モードフィルタ製品等のＥＭＩ、ＥＭＣ用フェライト基板として使うのに不適合である。
【００１６】
また、焼結された基板の焼成密度も局部的に差があり、未焼結された部分では空隙が発生し、フォトリソグラフィ工程に用いられる化学溶液が内部に浸透して内部空隙を発生させるか浸食を引き起こすようになる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００２-２０３７１８号公報
【特許文献２】特開２０１０-１７７３８０号公報
【特許文献３】韓国公開特許第１０−２００６−０１２６８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
薄膜型共通モードフィルタは、焼結されたフェライト基板上にフォトリソグラフィ工程によって内部導電体パターンを形成し、上部にフェライトと樹脂とからなる混合物でフェライト樹脂層を形成する。この時、該フェライト樹脂層は、下部の焼結されたフェライト基板に比べて透磁率及びＱ値の低下が発生し、実際のチップ特性においてインピーダンス低下などの問題を引き起こす。
【００１９】
また、フェライト樹脂層を積層する過程で、フェライト基板の外形が変形されるか強度が低下し、寸法不良、外部電極との密着力などに問題がある。
【００２０】
本発明は上記の問題点に鑑みて成されたものであって、絶縁層と、下部基板及び／または上部基板を貫いて、該絶縁層と、下部基板及び／または上部基板の中央に設けられるフェライトコアとを含む、共通モードフィルタ及びその製造方法を提供することに、その目的がある。
【課題を解決するための手段】
【００２１】
上記目的を解決するために、本発明の一実施形態によれば、下部基板と、内部に導電体パターンが形成され、前記下部基板上に設けられる絶縁層と、前記絶縁層上に設けられる上部基板と、フェライトで形成され、前記絶縁層と、前記下部基板または前記上部基板とを貫いて、前記絶縁層と、前記下部基板または前記上部基板との中央に設けられるフェライトコアと、を含む共通モードフィルタが提供される。
【００２２】
また、上記目的を解決するために、本発明の他の実施形態によれば、下部基板と、内部に導電体パターンが形成され、前記下部基板上に設けられる絶縁層と、前記絶縁層上に設けられる上部基板と、フェライトで形成され、前記絶縁層と、前記下部基板及び前記上部基板とを貫いて、前記絶縁層と、前記下部基板及び前記上部基板の中央に設けられるフェライトコアと、を含む共通モードフィルタが提供される。
【００２３】
前記下部基板及び前記上部基板は、フェライトで形成される。
【００２４】
前記絶縁層は、エポキシ（Ｅｐｏｘｙ）、ポリイミド（Ｐｏｌｙｌｍｉｄｅ）及びポリアミド（ＰｏｌｙＡｍｉｄｅ）よりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成される。
【００２５】
または前記絶縁層は、Ｂ２Ｏ３-ＳｉＯ２系ガラス及びＡｌ２Ｏ３-ＳｉＯ２系ガラスのうちの少なくとも一つと、ＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３、Ｌｉ２Ｏ、ＭｇＯ、ＣａＯ、ＳｒＯ及びＺｎＯのうちの少なくとも一つの低温焼成セラミックパウダとを混合して形成される。
【００２６】
前記下部基板と前記絶縁層との間及び／または前記上部基板と前記絶縁層との間に、接合層がさらに設けられる。
【００２７】
前記絶縁層内部に形成された導電体パターンは、複数の層で形成される。
【００２８】
前記複数の層で形成される導電体パターンは、ビアホールを通じて上下層が接続される。
【００２９】
また、上記目的を解決するために、本発明の他の実施形態によれば、下部基板、上部基板及び内部に導電体パターンが形成された絶縁層を準備するステップと、前記下部基板、前記上部基板及び前記絶縁層を下面から順に積層するステップと、前記絶縁層と、前記下部基板または前記上部基板とを貫くホールを形成するステップと、前記ホールにフェライトで形成されたフェライトコアを形成するステップと、を含む共通モードフィルタ製造方法が提供される。
【００３０】
前記ホールを形成するステップは、ルータ工程によって行われる。
【００３１】
前記フェライトコアを形成するステップは、フェライトからなるスラリを前記ホールに充填するステップと、前記スラリを硬化させるステップとを備える。
【００３２】
また、前記スラリは、フェライトパウダと、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成された樹脂とを混合して形成される。
【００３３】
また、前記スラリは、酸化銅、酸化ニッケル及び酸化亜鉛よりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成された添加剤パウダをさらに混合して形成される。
【００３４】
また、本発明の共通モードフィルタ製造方法では、前記フェライトパウダまたは添加剤パウダをボーリング（Ｂａｌｌｉｎｇ）処理した後、３−ロールミラー（３-ｒｏｌｌ  ｍｉｌｌｅｒ）によってパウダ粒子を均一に分散して混合する。
【００３５】
また、前記フェライトパウダの重量と前記樹脂の重量との比は、８:２〜９:１である。
【００３６】
また、前記スラリを充填するステップは、スクリーンプリンタ方式またはダイコーティング方式によって行われる。
【００３７】
また、 本発明の共通モードフィルタ製造方法では、前記スラリは、粒子大きさが異なる。
【００３８】
また、前記スラリは、２〜３μｍの粒子大きさを有する組立粒子と、０．３〜０．５μｍの粒子大きさを有する微粒粒子から成る。
【００３９】
また、前記スラリを充填するステップは、粒子大きさが異なるスラリを各々分けて充填する。
【００４０】
また、本発明の共通モードフィルタ製造方法では、２〜３μｍの粒子大きさを有するスラリを１次充填し、０．３〜０．５μｍの粒子大きさを有するスラリを２次充填する。
【００４１】
また、本発明の共通モードフィルタ製造方法では、前記硬化するステップの前に、スラリに含まれた気泡を除去するための真空脱泡工程を行うステップを有する。
【００４２】
また、前記硬化するステップは、低温領域では１℃／ｍｉｎで温度を上昇させ、高温領域では５℃／ｍｉｎで温度を上昇させる。
【００４３】
また、前記積層するステップにおいて、前記下部基板、前記上部基板及び前記絶縁層間の接合が行われるように、前記下部基板と前記絶縁層との間及び／または前記上部基板と前記絶縁層との間に接合層をさらに積層する。
【００４４】
また、前記接合層は、フェライトパウダと、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物からなる樹脂とを混合して形成される。
【００４５】
また、前記下部基板及び前記上部基板は、フェライトで形成される。
【００４６】
また、前記絶縁層は、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成される。
【００４７】
また、前記絶縁層は、Ｂ２Ｏ３-ＳｉＯ２系ガラス及びＡｌ２Ｏ３-ＳｉＯ２系ガラスのうちの少なくとも一つと、ＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３、Ｌｉ２Ｏ、ＭｇＯ、ＣａＯ、ＳｒＯ及びＺｎＯのうちの少なくとも一つの低温焼成セラミックパウダとを混合して形成される。
【発明の効果】
【００４８】
本発明の共通モードフィルタ及びその製造方法によれば、共通モードフィルタの上下部にフェライトからなる上部基板及び下部基板を配置することによって、共通モードフィルタ製造過程で発生する、基板とフェライト樹脂層との接合時に発生する収縮率を著しく減らすと共に強度が優秀な共通モードフィルタを具現することができる。その結果、ノイズ除去用フィルタチップ部品で重要な特性である透磁率、Ｑ値を改善することができるという効果を奏する。
【００４９】
また、従来の共通モードフィルタ構造で発生する平坦度の不均一を防止することによって、外部電極との密着力が向上することができるという効果を奏する。
【００５０】
また、本発明の共通モードフィルタの製造方法によれば、フェライト充填率の高いフェライトコアを形成することによって、ノイズ除去用フィルタチップ部品で重要な特性である透磁率、Ｑ値を改善することができるという効果を奏する。
【図面の簡単な説明】
【００５１】
【図１】従来の共通モードフィルタの分解斜視図である。
【図２】本発明による共通モードフィルタの構造を説明するための断面図である。
【図３】本発明の他の実施形態による共通モードフィルタの構造を説明するための断面図である。
【図４ａ】本発明による共通モードフィルタの製造工程を示す順序図である。
【図４ｂ】本発明による共通モードフィルタの製造工程を示す順序図である。
【図４ｃ】本発明による共通モードフィルタの製造工程を示す順序図である。
【図４ｄ】本発明による共通モードフィルタの製造工程を示す順序図である。
【発明を実施するための形態】
【００５２】
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００５３】
本明細書で使われた用語は、実施形態を説明するためのものであって、本多明を制限しようとするものではない。本明細書において、単数形は文句で特に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００５４】
以下、添付の図面を参照して、本発明の構成及び作用効果について詳記する。
【００５５】
図２は、本発明による共通モードフィルタ１０００の構造を説明する断面図である。
【００５６】
図２に示すように、本発明による共通モードフィルタ１０００は、下部基板１１００と、この下部基板１１００上に設けられる絶縁層１２００と、この絶縁層２００上に設けられる上部基板１３００と、該絶縁層１２００と、前記下部基板１１００または上部基板１３００を貫いて、前記絶縁層１２００と、前記下部基板１１００または上部基板１３００の中央に設けられるフェライトコア１４００とを含む。
【００５７】
図３は、本発明の他の実施形態による共通モードフィルタ２０００の構造を説明する断面図である。図３に示すように、本発明の他の実施形態による共通モードフィルタ２０００は、下部基板２１００と、この下部基板２１００上に設けられる絶縁層２２００と、この絶縁層２２００上に設けられる上部基板２３００と、該絶縁層２２００と、前記下部基板２１００及び上部基板２３００を貫いて、前記絶縁層２２００と、前記下部基板２１００及び上部基板２３００の中央に設けられるフェライトコア２４００とを含む。
【００５８】
前記下部基板１１００、２１００及び上部基板１３００、２３００は、フェライトで形成される。
【００５９】
前記フェライトコア１４００、２４００は、フェライトパウダと、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成された樹脂とを混合して形成されるスラリを硬化させて形成される。
【００６０】
前記絶縁層１２００、２２００の内部には、導電体パターン１２１０、２２１０が１次コイル及び２次コイル形態で形成される。これらの導電体パターン１２１０、２２１０は、複数の層１２１０ａ、１２１０ｂ、２２１０ａ、２２１０ｂで形成される。この場合には、ビアホールを通じて上下層間が接続される。
【００６１】
このような構造を有する導電体パターン１２１０、２２１０に電気を流すと、導電体パターン１２１０、２２１０を中心に磁場が形成される。複数の層で形成されている導電体パターン１２１０、２２１０で発生する磁場は重なって磁場が形成される。このように形成された磁場の磁束は、前記上部基板１３００、２３００と、下部基板１１００、２１００と、フェライトコア１４００、２４００とに沿って流れるようになる。
【００６２】
前記絶縁層１２００、２２００は、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成される。
【００６３】
または、前記絶縁層１２００、２２００は、Ｂ２Ｏ３-ＳｉＯ２系ガラス及びＡｌ２Ｏ３-ＳｉＯ２系ガラスのうちの少なくとも一つと、ＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３、Ｌｉ２Ｏ、ＭｇＯ、ＣａＯ、ＳｒＯ及びＺｎＯのうちの少なくとも一つの低温焼成セラミックパウダとを混合して形成される。
【００６４】
一方、本発明による共通モードフィルタ１０００及び本発明の他の実施形態による共通モードフィルタ２０００は、前記下部基板１１００、２１００、上部基板１３００、２３００及び絶縁層１２００、２２００間の接合が行われるように、前記下部基板１１００、２１００と絶縁層１２００、２２００との間、及び／または前記上部基板１３００、２３００と絶縁層１２００、２２００との間に接合層（図示せず）を追加で設ける。
【００６５】
このように、本発明による共通モードフィルタ１０００及び本発明の他の実施形態による共通モードフィルタ２０００は、共通モードフィルタの上下部にフェライトで形成された上部基板１３００、２３００及び下部基板１１００、２１００を配置することによって、共通モードフィルタ製造過程で発生する、基板とフェライト樹脂層との接合時に発生する収縮率を著しく減らすと共に、強度が優秀な共通モードフィルタを具現することができる。これによって、ノイズ除去用フィルタチップ部品で重要な特性である透磁率、Ｑ値を改善することができるという効果を奏する。
【００６６】
また、従来の共通モードフィルタ構造で発生する平坦度の不均一を防止することによって、外部電極との密着力が向上することができるという効果を奏する。
【００６７】
次に、本発明による共通モードフィルタ１０００の製造方法について詳記する。
【００６８】
図４は、本発明による共通モードフィルタ１０００の製造工程を示す順序図である。
【００６９】
図４に示すように、本発明による共通モードフィルタ１０００の製造方法は、まず、下部基板１１００と、上部基板１３００と、内部に導電体パターン１２１０が形成された絶縁層１２００とを準備する（図４ａ）。
【００７０】
前述と同様に、前記下部基板１１００及び前記上部基板１３００は、フェライトで形成される。
【００７１】
前記絶縁層１２００は、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成されるか、またはＢ２Ｏ３-ＳｉＯ２系ガラス及びＡｌ２Ｏ３-ＳｉＯ２系ガラスのうちの少なくとも一つと、ＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３、Ｌｉ２Ｏ、ＭｇＯ、ＣａＯ、ＳｒＯ及びＺｎＯのうちの少なくとも一つの低温焼成セラミックパウダとを混合して形成される。
【００７２】
前記導電体パターン１２１０は、１次コイル及び２次コイル形態で形成される。前記導電体パターン１２１０は、複数の層１２１０ａ、１２１０ｂで形成される。この場合、ビアホール１４１０を通じて上下層間が接続される。
【００７３】
前記接合層（図示せず）の内部に形成される導電体パターン１２１０は、フォトリソグラフィ工程によって形成される。即ち、前記導電体パターン１２１０が複数の層で形成されると仮定すると、まず、前記下部基板１１００上に第１の絶縁層１２００を積層し、フォトリソグラブイ工程によって第１の導電体パターン１２１０ａを印刷する方式で複数の層１２１０ａ、１２１０ｂを順に積層する。
【００７４】
続いて、前記下部基板１１００、上部基板１３００及び絶縁層１２００を下面から順に積層する（図４ｂ）。
【００７５】
このように積層された前記下部基板１１００、絶縁層１２００及び上部基板を４００〜６００℃の低温焼成で一括焼成すると、前記絶縁層１２００を構成するガラスまたは低温焼成セラミックパウダは、粒成長が行われる過程で前記上部基板１３００及び下部基板１１００に含まれたフェライト組成物と反応が生じ、界面間の結合力が確保される。また、前記導電体パターン１２１０が複数の層で形成される場合、層間の優秀な整列が可能で、小型及びスリムチップの製作に有利になる。
【００７６】
加えて、本発明による共通モードフィルタ１０００の製造方法は、前記積層ステップにおいて、前記下部基板１１００、上部基板１３００及び絶縁層１２００間の接合が行われるように、前記下部基板１１００と絶縁層１２００との間及び／または前記上部基板１３００と絶縁層１２００との間に接合層（図示せず）を追加で積層する。
【００７７】
前記接合層（図示せず）は、フェライトパウダと、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物からなる樹脂とを混合して形成される。
【００７８】
このように形成された接合層（図示せず）は、上部基板、下部基板及びフェライト樹脂層に比べて、樹脂の含量の割合が相対的に高く、前記下部基板１１００と絶縁層１２００との間及び／または前記上部基板１３００と絶縁層１２００との間の接合力を向上させることができる。
【００７９】
前記積層するステップについて詳記する。前記下部基板１１００、上部基板１３００及び絶縁層１２００を下面から順に積層し、前記下部基板１１００と絶縁層１２００との間及び／または前記上部基板１３００と絶縁層１２００との間に接合層（図示せず）を追加で積層した後、超音波またはマイクロ波を用いて１８０℃の温度で圧力をかけた状態で積層工程を行う。
【００８０】
続いて、前記絶縁層１２００、前記下部基板１１００及び／または上部基板１３００を貫くホール１４１０を形成する（図４ｃ）。
【００８１】
前記ホール１４１０を形成するステップは、ルータ工程によって行われる。
【００８２】
前記ホール１４１０の直径は、求められる共通モードフィルタのスペック値に対応して適切な範囲内の大きさに設けられる。即ち、ホール１４１０の直径を大きくすると、前記フェライトコア１４００の体積を増加させ、透磁率を高めることができる。これに対して、Ｑ値に影響を及ぼす導電体パターン１２０の厚さや導電体パターン１２１０間の間隔などに制約を与えるおそれがある。そのため、このようなパラメータを考慮して適切な範囲内で大きさを決めるのが望ましい。
【００８３】
続いて、前記ホール１４１０に、フェライトで形成されたフェライトコア１４００を形成する（図４ｄ）。
【００８４】
図４ｄの工程は、フェライトからなるスラリを前記ホール１４１０に充填するステップと、該スラリを硬化させるステップとによって行われてもよい。前記スラリは、フェライトパウダと、エポキシ、ポリイミド及びポリアミドよりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成された樹脂と、を混合して形成される。
【００８５】
導電体パターン１２１０を中心に形成される磁場の十分な磁速経路を設定すると共に、前記上部基板１３００、下部基板１１００、絶縁層１２００間の接合力を確保するために、前記スラリを構成するフェライトパウダの重量と樹脂の重量との比は、８:２〜９:１の範囲で設定するのが望ましい。
【００８６】
これに加えて、全体的な透磁率分布の向上やＱ値の向上、外部水分及びその他の劣化を防止するために、前記スラリに酸化銅、酸化ニッケル及び酸化亜鉛よりなる群から選ばれる少なくとも一つまたは少なくとも二つの混合物で形成された添加剤パウダをさらに混合して形成する。
【００８７】
前記フェライトパウダまたは添加剤パウダをボーリング（Ｂａｌｌｉｎｇ）処理した後、３−ｒｏｌｌ  ｍｉｌｌｅｒによってパウダ粒子を均一に分散して混合する。
【００８８】
このように製造された前記スラリを前記ホール１４１０に充填する時、スクリーンプリンタ方式またはダイコーティング方式によって充填する。この場合、該スラリの粒子大きさを異ならせて充填してもよい。
【００８９】
詳しくは、前記スラリは、２〜３μｍの粒子大きさを有する組立粒子と、０．３〜０．５μｍの粒子大きさを有する微粒粒子とからなる。
【００９０】
このように、２〜３μｍの粒子大きさを有する組立粒子と０．３〜０．５μｍの粒子大きさを有する微粒粒子とからなるスラリを前記ホール１４１０に充填する場合、組立粒子間に形成される空き（空隙）に微粒粒子が満たされることになる。そのため、前記スラリの充填率（Ｐａｃｋｉｎｇ  ｆａｃｔｏｒ）を高め、透磁率、インダクタンス値などの電気的特性を向上させることができる。
【００９１】
または、前記スラリを充填する時、粒子大きさが異なるスラリを各々分けて充填してもよい。より詳しくは、２〜３μｍの粒子大きさを有するスラリを１次充填し、０．３〜０．５μｍの粒子大きさを有するスラリを２次充填する。
【００９２】
このように、粒子大きさが異なるスラリを各々分けて充填する場合、前述のように組立粒子間に形成される空きに微粒粒子が満たされることになる。前記スラリの充填率を高め、透磁率、インダクタンス値などの電気的特性を向上させることができる。
【００９３】
一方、本発明による共通モードフィルタ１０００製造方法は、前記硬化するステップの前に、スラリに含まれた気泡を除去するための真空脱泡工程を追加で行ってもよい。
【００９４】
前記ホール１４１０に充填されたスラリをすぐ硬化させると、パウダと樹脂との分離によって樹脂溶媒に多数の気泡が形成されることがあり、最終硬化後、該フェライトコア１４００に多数の気孔（ｐｏｒｅ）が形成されることになる。その結果、透磁率及びＱ値の減少につながり、最終製品のインピーダンスや絶縁抵抗、高温耐湿などの負荷によって信頼性が低下することになる。そのため、スラリを硬化させる前に、気泡除去のために真空脱泡工程を追加で行うのが有利である。
【００９５】
スラリに含まれた気泡を除去してから硬化ステップを行う。この場合、低温領域では１℃／ｍｉｎで早く温度を上昇させ、高温領域では５℃／ｍｉｎで早く温度を上昇させて、硬化する。これは、最初から早く昇温させると、クラックや急激な収縮率によって多数の気泡が発生するからである。
【００９６】
低温領域は、３０〜１３０℃範囲の領域を意味し、高温領域は、l３１〜１８０℃範囲の領域を意味する。
【００９７】
本発明による共通モードフィルタ１０００の製造方法によれば、フェライト充填率の高いフェライトコア１４００を形成することによって、ノイズ除去用フィルタチップ部品で重要な特性である透磁率、Ｑ値を改善することができる。
【００９８】
＜表１＞は、従来方式で製造された共通モードフィルタと本発明の製造方法によって製造された共通モードフィルタとのインピーダンス値の比較表である。＜表２＞は、透磁率比較表であり、＜表３＞は、基板と絶縁層１２００との間の固着強度比較表である。
【００９９】
ここで、試料番号は、同一条件で採取したサンプルの番号を意味し、インピダンス値は、１００ＭＨｚの周波数帯域でインピーダンス分析機（ＨＰ社製の４２９４Ａ）を用いて測定した。固着強度は、チップを上部基板に取り付けた後、万能材料試験機（Ｕｎｉｖｅｒｓａｌ  Ｔｅｓｔｉｎｇ  Ｍａｃｈｉｎｅ：ＵＴＭ）を用いて前記チップに一定な力を加えて押し出すことによって、強度を測定した。
【０１００】
＜表１＞から分かるように、１００ＭＨｚの周波数で従来方式で製造された共通モードフィルタは、平均７１オームであることに対して、本発明の製造方法によって製造された共通モードフィルタは、９０オームとして１１％の改善効果を奏する。
【０１０１】
透磁率において、＜表２＞から分かるように、従来方式で製造された共通モードフィルタは、平均１０である一方、本発明の製造方法によって製造された共通モードフィルタは、２２として略２倍の改善効果を奏する。
【０１０２】
また、固着強度においても、従来方式で製造された共通モードフィルタは、平均０．５Ｋｇｆである一方、本発明の製造方法によって製造された共通モードフィルタは、０．９Ｋｇｆであって、６０％の改善効果を奏する。
＜表１＞                                                    （単位：Ω）
【表１】
2013140929.tif 000003
＜表２＞
【表２】
2013140929.tif 000004
＜表３＞                                                  （単位：Ｋｇｆ）
【表３】
2013140929.tif 000005
【０１０３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０４】
１０００  共通モードフィルタ
１１００  下部基板
１２００  絶縁層
１３００  上部基板
１４００  フェライトコア
【図１】
2013140929.tif 000006
【図２】
2013140929.tif 000007
【図３】
2013140929.tif 000008
【図４ａ】
2013140929.tif 000009
【図４ｂ】
2013140929.tif 000010
【図４ｃ】
2013140929.tif 000011
【図４ｄ】
2013140929.tif 000012