(57)【要約】【課題】省エネに寄与し得る遊技機用電源ユニットを提供する。【解決手段】電源ユニット１（遊技機用電源ユニット）は、入力された交流電圧を、必要とされる大きさの直流電圧に変換する。電源ユニット１は、交流電圧を脈流に変換するＦＥＴブリッジ整流回路２０と、ＦＥＴブリッジ整流回路２０により脈流に変換された電力の力率を改善するとともに、その脈流を所定大きさの直流電圧に変換するＰＦＣ回路３０（力率改善回路）と、ＰＦＣ回路３０における入力電圧及び出力電圧を検出し、各検出値に基づいてＰＦＣ回路３０における入力電流の電流波形が正弦波に近づくようにＰＦＣ回路３０を制御するＤＳＰ制御回路５０（制御回路）と、を備える。【選択図】図１
2013031556.tif 000002
【特許請求の範囲】
【請求項１】
入力された交流電圧を、必要とされる大きさの直流電圧に変換する遊技機用電源ユニットにおいて、
前記交流電圧を脈流に変換するＦＥＴブリッジ整流回路と、
前記ＦＥＴブリッジ整流回路により脈流に変換された電力の力率を改善するとともに、その脈流を所定大きさの直流電圧に変換する力率改善回路と、
前記力率改善回路における入力電圧及び出力電圧を検出し、各検出値に基づいて該力率改善回路における入力電流の電流波形が正弦波に近づくように該力率改善回路を制御する制御回路と、
を備えたことを特徴とする遊技機用電源ユニット。
【請求項２】
前記制御回路は、前記力率改善回路における電源効率の低下が抑制されるように該力率改善回路を制御する請求項１に記載の遊技機用電源ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機用電源ユニットに関し、特に省エネに寄与し得る遊技機用電源ユニットに関する。
【背景技術】
【０００２】
従来、例えば図６に示すように、入力された交流電圧（例えばＡＣ２４Ｖ）を、所定の直流電圧に変換するダイオードブリッジ整流回路１０１（平滑回路を含む）と、その生成された直流電圧を更に必要とされる大きさの直流電圧に変換するＤＣ／ＤＣ変換回路１０２とを備えた遊技機用電源ユニット（電源回路）１００が知られている（例えば下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１８８００８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記特許文献１に記載された遊技機用電源ユニット１００では、ダイオードブリッジ整流回路１０１での電力損失が大きく、その放熱のために大型のヒートシンクが必要であった。また、その遊技機用電源ユニット１００の電源効率は３０％〜８０％の範囲にあり、省エネに貢献しているとはいえなかった。本発明は、このような事情を鑑みてなされたものであり、その目的は、省エネに寄与し得る遊技機用電源ユニットを提供することにある。
【課題を解決するための手段及び発明の効果】
【０００５】
上記課題を解決するために、本発明は、入力された交流電圧を、必要とされる大きさの直流電圧に変換する遊技機用電源ユニットにおいて、交流電圧を脈流に変換するＦＥＴブリッジ整流回路と、ＦＥＴブリッジ整流回路により脈流に変換された電力の力率を改善するとともに、その脈流を所定大きさの直流電圧に変換する力率改善回路と、力率改善回路における入力電圧及び出力電圧を検出し、各検出値に基づいて該力率改善回路における入力電流の電流波形が正弦波に近づくように該力率改善回路を制御する制御回路と、を備えたことを特徴とする。ここで、ＦＥＴ（Field Effect Transistor：電界効果トランジスタ）ブリッジ整流回路は、交流を脈流に変える複数のトランジスタを有する回路を意味する。
【０００６】
本発明の遊技機用電源ユニットでは、電源回路が、交流電圧を脈流に変換するＦＥＴブリッジ整流回路を備えている。これによれば、ダイオードブリッジ整流回路を用いる場合と比較して電力損失を小さくすることが可能となるため、ヒートシンクを使用する場合でも小型のもので十分に対応することができ、しかも遊技機用電源ユニットにおける電源効率を向上させることができる。
【０００７】
また、本発明の遊技機用電源ユニットでは、ＦＥＴブリッジ整流回路により脈流に変換された電力の力率を改善するとともに、その脈流を所定大きさの直流電圧に変換する力率改善回路を備えている。これによれば、供給された電力を効率良く使用できるようになるため、外部から遊技機用電源ユニットへの電気の供給量を減らすことができ、省エネ化を実現することができる。
【０００８】
この場合、制御回路は、力率改善回路における電源効率の低下が抑制されるように該力率改善回路を制御するように構成することができる。
【０００９】
力率改善回路の動作上、電源効率が悪い状態になる場合がある。この場合には、制御回路により、例えば力率改善回路が停止制御されるように構成することで、力率改善と共に、力率改善回路における電源効率の低下の抑制を効果的に実現することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る遊技機用電源ユニットをパチンコ台の電源ユニットに適用した場合のブロック図。
【図２】図１の電源ユニットを概略的に示す回路図。
【図３】図１のＦＥＴブリッジ整流回路を概略的に示す回路図。
【図４】（Ａ）は図１の遊技機用電源ユニットにおける出力電力と遊技機の電気容量（皮相電力）との関係を示す説明図。（Ｂ）は従来の遊技機用電源ユニットにおける出力電力と遊技機の電気容量（皮相電力）との関係を示す説明図。
【図５】（Ａ）は図１の遊技機用電源ユニットにおいて、例えば１ＫＶＡのトランスに接続できる遊技機の最大数を示す説明図。（Ｂ）は従来の遊技機用電源ユニットにおいて、例えば１ＫＶＡのトランスに接続できる遊技機の最大数を示す説明図。
【図６】従来の遊技機用電源ユニットを示すブロック図。
【発明を実施するための形態】
【００１１】
以下、本発明の一実施形態について図面を用いて説明する。
【実施例１】
【００１２】
図１は、本発明に係る遊技機用電源ユニットをパチンコ台の電源ユニット１（電源回路）に適用した場合のブロック図を示し、図２は、電源ユニット１の回路図を概略的に示したものである。電源ユニット１は、入力された交流電圧を、必要とされる大きさの直流電圧に変換するための複数の電気回路を含んで構成されており、具体的にはリレー１０、ＦＥＴブリッジ整流回路２０、ＰＦＣ回路３０、ＤＣ／ＤＣ変換回路４０及びＤＳＰ制御回路５０を備えている。
【００１３】
電源ユニット１には、パチンコ台の主制御回路６０が接続され、主制御回路６０には副制御回路７０が接続され、副制御回路７０には表示制御回路８０が接続されている。主制御回路６０は、演算装置であるＣＰＵ、各種プログラムや判定テーブル、ＬＥＤ点灯テーブル、演出テーブル等が格納される読み取り専用記憶装置であるＲＯＭ、ワークエリアや各種記憶領域等が割り当てられる読み書き可能な記憶装置であるＲＡＭ、入出力インターフェースであるＩ／Ｏなどを備えており、これらは図示を省略するバスを介して相互に接続されている。副制御回路７０、表示制御回路８０も、個別にＣＰＵやメモリを備えており、各制御回路７０、８０には、電源ユニット１で生成された所定大きさの直流電圧からなる電力が主制御回路６０を介して供給される。
【００１４】
副制御回路７０は、主制御回路６０から入力されるコマンドに応じてアンプ／スピーカ７１に音声を出力させるとともに、装飾ランプ類７２の点灯／消灯を制御する。また、副制御回路７０は、表示制御回路８０にコマンドを出力する。表示制御回路８０は、副制御回路７０から入力されたコマンドに応じて表示装置８１を制御し、演出用図柄の変動表示や停止表示を実行させる。
【００１５】
リレー１０は、図２に示すように、ＦＥＴブリッジ整流回路２０の入力側に接続されている。リレー１０は、電源投入時に突入電流が電源ユニット１に流れ込むのを防止する機能を果たす。具体的には、電源投入時にリレー１０がオフ状態とされた場合に、突入電流制限抵抗１１（インラッシュ抵抗）を介してＦＥＴブリッジ整流回路２０へのＡＣ入力（例えばＡＣ２４Ｖ）が抑制される。一方、電源投入時から一定の時間が経過するとリレー１０がオン状態に切り替えられることでＦＥＴブリッジ整流回路２０へのＡＣ入力が許容されるようになる。
【００１６】
ＦＥＴブリッジ整流回路２０は、図３に示すように、従来のブリッジダイオードの代わりにＦＥＴ（Field Effect Transistor：電界効果トランジスタ）を使用したものであり、リレー１０の出力側に接続されている。ＦＥＴブリッジ整流回路２０の動作は、商用周波数で行われ、トランス（図示省略）を用いて実現される。具体的には、ＦＥＴブリッジ整流回路２０では、商用周波数の半周期毎に電流がＦＥＴ２１，２２を流れる場合とＦＥＴ２３，２４を流れる場合とに切り替わる。
【００１７】
ＦＥＴ２１〜２４での各オン抵抗は、例えば１２[ｍΩ]に設定されており、２個のＦＥＴ２１，２２又はＦＥＴ２３，２４に電流が流れると、各オン抵抗と電流値（例えば１０[Ａ]）からＦＥＴブリッジ整流回路２０での消費電力は次式のようになる。
消費電力Ｐ＝Ｉ２Ｒ＝１０[Ａ]２×（０．０１２[Ω]×２）＝２．４[Ｗ]    …（１）
【００１８】
ここで、従来のダイオードブリッジ回路では、通常ダイオードでの順方向電圧において電圧降下が０．６[Ｖ]であったため、商用周波数の半周期毎に異なる組のダイオードに電流が流れると、２個のダイオードの電圧降下と電流値（例えば１０[Ａ]）からダイオードブリッジ回路での消費電力は次式のようになる。
消費電力Ｐ＝ＶＩ＝（０．６[Ｖ]×２）×１０[Ａ]＝１２[Ｗ]    …（２）
【００１９】
式（１），（２）からも明らかなように、ＦＥＴブリッジ整流回路２０を用いる場合は、ダイオードブリッジ回路を用いる場合と比較して電力損失を小さくすることができる。これにより、ヒートシンクを使用する場合でも小型のもので十分に対応することができ、しかも電源ユニット１における電源効率を向上させることができる。
【００２０】
図２に戻って、ＰＦＣ（Power Factor Correction）回路３０（力率改善回路）は、ＦＥＴブリッジ整流回路２０により脈流に変換された電力の力率（＝有効電力／皮相電力）を改善可能な、例えば昇圧型回路であり、その脈流を所定大きさの直流電圧に変換する平滑回路（図示省略）を含んで構成され、整流後の入力電圧を検出する電圧検出回路３１、整流後の入力電流を検出する電流検出回路３２、整流後の電圧を昇圧する昇圧回路３３、及び昇圧後の電圧を検出する電圧検出回路３４を備えている。ＰＦＣ回路３０の昇圧回路３３には、スイッチング電源（スイッチング素子、スイッチングデバイス）としてトランジスタ３３ａ（例えばＭＯＳＦＥＴ）が実装され、このトランジスタ３３ａは入力電流の電流波形が正弦波に近づくようにＤＳＰ制御回路５０により高い周波数でオンオフ制御されるようになっている。
【００２１】
ＤＣ／ＤＣ変換回路４０は、ＰＦＣ回路３０により力率が改善された所定大きさの直流電圧（ＤＣ電圧）を、必要とされる大きさの直流電圧（ＤＣ電圧）に変換する回路である。なお、図２では、ＦＥＴブリッジ整流回路２０、ＰＦＣ回路３０及びＤＣ／ＤＣ変換回路４０をそれぞれ１つ設けた例を示してあるが、必要な電力量に応じてＦＥＴブリッジ整流回路２０、ＰＦＣ回路３０及びＤＣ／ＤＣ変換回路４０を複数設けるように構成することもできる。
【００２２】
この場合、各出力電圧を例えば、ＤＣ＋３２Ｖ／３Ａ（最大）、ＤＣ＋１２Ｖ〜＋１８Ｖ／１０Ａ（最大）、ＤＣ＋５Ｖ／３Ａ（最大）などの必要に応じた複数の値に設定することが可能である。ＤＣ／ＤＣ変換回路４０の出力側には、変換後の出力電流を検出する電流検出回路４１が設けられている。
【００２３】
ＤＳＰ（Digital Signal Processor）制御回路５０（ＤＳＰコントロール基板、マイクロプロセッサ）は、電圧検出回路３１，３４及び電流検出回路３２，４１から各検出値を入力し、各検出値に基づいて上記したように入力電流の電流波形が正弦波に近づくようにトランジスタ３３ａをオンオフ制御する機能を有する制御回路である。
【００２４】
上記のように力率の改善を図っている動作中において、ＰＦＣ回路３０が電源効率の悪い状態になった場合に、ＤＳＰ制御回路５０は、電源効率がそれ以上悪くならないようにトランジスタ３３ａ（スイッチング電源、スイッチング素子、スイッチングデバイス）のオンオフ制御を停止、すなわちＰＦＣ回路３０を停止制御する。このように、ＤＳＰ制御回路５０によるＰＦＣ回路３０のトランジスタ３３ａの制御によって、力率の改善と共に、電源効率の低下の抑制が図られるようになっている。
【００２５】
次に、本実施例１の電源ユニット１を用いた場合と、従来の電源ユニット１００（図６参照）を用いた場合とを比較して、本実施例１の効果について説明する。本実施例１の電源ユニット１を用いると、電源ユニット１全体の電源効率を８５％〜９５％の範囲に設定することができる。
【００２６】
いま、図４（Ａ）に示すように、力率を例えば０．９、電源効率を９０％とした場合、パチンコ台における正味の消費電力（電源ユニット１の出力電力）を１０５．０Ｗとすると、電源効率が９０％である場合、パチンコ台の消費電力（有効電力）は１１６．７Ｗ（＝１０５．０Ｗ／０．９）となる。そして、力率が０．９である場合、パチンコ台の電気容量（皮相電力）は１２９．７ＶＡ（＝１１６．７Ｗ／０．９）となる。つまり、力率が０．９、電源効率が９０％のとき、電力１０５Ｗを賄うには、パチンコ台に１２９．７ＶＡの電気容量を供給すれば足りることになる。
【００２７】
これに対して、従来の電源ユニット１００では、図４（Ｂ）に示すように、力率が０．６、電源効率が７０％程度であるため、パチンコ台における正味の消費電力（電源ユニット１の出力電力）を１０５．０Ｗとすると、パチンコ台の消費電力（有効電力）は１５０．０Ｗ（＝１０５．０Ｗ／０．７）となり、パチンコ台の電気容量（皮相電力）は２５０．０ＶＡ（＝１５０．０Ｗ／０．６）となる。つまり、力率が０．６、電源効率が７０％のとき、電力１０５Ｗを賄うには、パチンコ台に対して２５０ＶＡの電気容量が必要になる。換言すれば、従来はパチンコ台に対して２５０ＶＡの電力が供給されているのに、そのうちの１０５Ｗしか使えていなかったことになる。
【００２８】
また、本実施例１の電源ユニット１を使用した場合には、図５（Ａ）に示すように、電気容量が例えば１ＫＶＡ（１０００ＶＡ）のトランスに、パチンコ台を７台（≒１０００ＶＡ／１２９．７ＶＡ）接続することができるのに対し、従来の電源ユニット１００を使用した場合には、図５（Ｂ）に示すように、電気容量が例えば１ＫＶＡ（１０００ＶＡ）のトランスに、パチンコ台を４台（＝１０００ＶＡ／２５０ＶＡ）しか接続することができなかった。
【００２９】
つまり、本実施例１の電源ユニット１は、供給された電力を効率良く用いるものであるため、外部から電源ユニット１への電気の供給量を減らすことができ、それに応じてトランスの数を減らすことができる。その結果、本実施例１の電源ユニット１を使用すれば、省エネに大きく寄与することができる。
【００３０】
なお、上記実施例１では、ＰＦＣ回路３０をコントロールする制御回路としてＤＳＰ制御回路５０を用いたが、制御回路はＤＳＰ制御回路５０に限らず、例えば高速での演算処理が可能なマイクロプロセッサ等に適宜変更することができる。
【００３１】
また、上記実施例１では、本発明に係る遊技機用電源ユニットをパチンコ台に適用した場合について説明したが、本発明に係る遊技機用電源ユニットは、例えばスロットマシン等、パチンコ台以外の遊技機にも広く適用することができる。
【符号の説明】
【００３２】
１  電源ユニット（遊技機用電源ユニット）
１０  リレー
２０  ＦＥＴブリッジ整流回路
３０  ＰＦＣ回路（力率改善回路）
４０  ＤＣ／ＤＣ変換回路
５０  ＤＳＰ制御回路（制御回路）
６０  主制御回路
７０  副制御回路
７１  アンプ／スピーカ
７２  装飾ランプ類
８０  表示制御回路
８１  表示装置
【図１】
2013031556.tif 000003
【図２】
2013031556.tif 000004
【図３】
2013031556.tif 000005
【図４】
2013031556.tif 000006
【図５】
2013031556.tif 000007
【図６】
2013031556.tif 000008