(57)【要約】【課題】出力負荷電流の交流周波数が自励発振周波数よりも高い場合であっても、安定して入力電圧により制御される電源電圧を発生する。【解決手段】本発明による電源回路は、メインアンプ２１１、サブアンプ２２１、スイッチングレギュレータ２３０、電流制御回路２２２を具備する。メインアンプ２１１は、入力信号Ｖｅｎｖを増幅した第１増幅信号を電源端子２４０に出力する。サブアンプ２２０は、入力信号Ｖｅｎｖを増幅した第２増幅信号を出力する。スイッチングレギュレータ２３０は、第１増幅信号に基づいたスイッチング動作によって生成した電流を電源端子２４０に供給する。電流制御回路２２１は、電源端子２４０から分岐した第１経路２５１及び第２経路２５２のそれぞれに流れる電流を、第２増幅信号に基づいて制御することで、電源端子２４０から外部へ供給する電源電圧を制御する。【選択図】図３
2013132095.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅した第１増幅信号を電源端子に出力するメインアンプと、
前記入力信号を増幅した第２増幅信号を出力するサブアンプと、
前記第１増幅信号に基づいたスイッチング動作によって生成した電流を前記電源端子に供給するスイッチングレギュレータと、
前記電源端子から分岐した第１経路及び第２経路のそれぞれに流れる電流を、前記第２増幅信号に基づいて制御することで、前記電源端子から外部へ供給する電源電圧を制御する電流制御回路と
を具備する
電源回路。
【請求項２】
請求項１に記載の電源回路において、
前記入力信号は、電力増幅器に対して入力される変調信号の包絡線信号を含み、
前記電力増幅器は前記電源端子から供給される電源電圧に応じて動作する
電源回路。
【請求項３】
請求項１又は２に記載の電源回路において、
前記電流制御回路は、前記第１経路に流れる電流に応じて前記第２経路の電流の大きさが制御される電流ミラー回路を備え、
前記サブアンプは、前記入力信号及び前記第１経路から供給される信号に基づいた前記第２増幅信号を前記電流制御回路に出力して、前記第１経路に流れる電流及び前記第２経路に流れる電流を制御する
電源回路。
【請求項４】
請求項３に記載の電源回路において、
前記電流制御回路は、入力が前記サブアンプの出力に接続され、出力が前記第１経路を介して前記電源端子に接続される第１出力段インバータと、入力が前記サブアンプの出力に接続され、出力が前記第２経路を介して前記電源端子に接続される第２出力段インバータを備え、前記第１出力段インバータと前記第２出力段インバータの電源は共通接続される
電源回路。
【請求項５】
請求項４に記載の電源回路において、
前記第２出力段インバータの出力は、第３増幅回路を介して前記第２経路に接続される
電源回路。
【請求項６】
請求項４又は５に記載の電源回路において、
前記第２出力段インバータに含まれるトランジスタのゲート幅は前記第１出力段インバータに含まれるトランジスタのゲート幅よりも大きく、
前記サブアンプの出力及び非反転入力端子は前記第１経路に接続され、反転入力端子には前記入力信号が供給される
電源回路。
【請求項７】
請求項１から６のいずれか１項に記載の電源回路において、
前記メインアンプは、センス抵抗の一端に前記第１増幅信号を出力し、
前記スイッチングレギュレータは、前記センス抵抗の両端に発生した電圧に応じてスイッチング動作し、
前記第１経路及び前記第２経路は前記センス抵抗の他端と前記電源端子との間から分岐して形成される
電源回路。
【請求項８】
請求項７に記載の電源回路において、
一端が前記センス抵抗の一端に接続され、他端が前記第２経路に接続される第３経路と、
一端が接地された容量素子の他端と前記電源端子との間の接続を制御するスイッチ素子と
を更に具備する
電源回路。
【請求項９】
請求項１から６のいずれか１項に記載の電源回路において、
入力が前記メインアンプの出力に接続され、出力が抵抗分圧回路を介して前記スイッチングレギュレータに接続される第３出力段インバータと、
入力が前記メインアンプの出力に接続され、出力が前記電源端子に接続される第４出力段インバータと
を更に具備し、
前記第３出力段インバータと前記第４出力段インバータの電源は共通接続され、
前記メインアンプは、前記第１増幅信号を、前記第３出力段インバータを介して前記スイッチングレギュレータに出力するとともに、前記第４出力段インバータを介して前記電源端子に出力する
電源回路。
【請求項１０】
請求項４から６のいずれか１項に記載の電源回路において、
入力が前記メインアンプの出力に接続され、出力が抵抗分圧回路を介して前記スイッチングレギュレータに接続される第３出力段インバータと、
入力が前記メインアンプの出力に接続され、出力が前記電源端子に接続される第４出力段インバータと、
入力が前記サブアンプの出力に接続され、出力が増幅回路を介して前記スイッチングレギュレータに接続され、電源が前記第１出力段インバータ及び前記第２出力段インバータの電源に共通接続される第５出力段インバータと、
一端が接地された容量素子の他端と前記電源端子との間の接続を制御するスイッチ素子と
を更に具備し、
前記第３出力段インバータと前記第４出力段インバータの電源は共通接続され、
前記メインアンプは、前記第１増幅信号を、前記第３出力段インバータを介して前記スイッチングレギュレータに出力するとともに、前記第４出力段インバータを介して前記電源端子に出力する
電源回路。
【請求項１１】
請求項１から１０のいずれか１項に記載の電源回路において、
前記入力信号は、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）、ＨＳＵＰＡ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｕｐｌｉｎｋ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ）、ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ  Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）のいずれかの通信方式で用いられる変調信号の包絡線信号を含む
電源回路。
【請求項１２】
入力信号を増幅した第１増幅信号を電源端子に出力するステップと、
前記第１増幅信号に基づいたスイッチング動作によって生成した第１電流を電源端子に供給するステップと、
前記電源端子から分岐した第１経路及び第２経路のそれぞれに流れる電流を、前記入力信号の第２増幅信号に基づいて制御することで、前記電源端子から外部へ供給する電源電圧を制御するステップと
を具備する
電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路及び電源制御方法に関し、特に増幅回路及びスイッチングレギュレータを利用した電源回路及び電源制御方法に関する。
【背景技術】
【０００２】
近年、無線通信のデータ量増加に伴い、高いデータレートの変調方式が採用されている。例えばＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）、ＨＳＵＰＡ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｕｐｌｉｎｋ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ）、ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ  Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）などの通信方式で採用されている変調信号は、そのエンベロープ信号（包絡線信号）が一定でない。こういったエンベロープ信号を持つ変調信号は平均電力と最大電力とで差（ＰＡＲ：Ｐｅａｋ  ｔｏ  Ａｖｅｒａｇｅ  Ｒａｔｉｏ）が現れる。このような変調信号を増幅する増幅器（ＲＦＰＡ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  ＰｏｗｅｒＡｍｐｌｉｆｉｅｒ）には、最大電力時でもその出力歪が変調信号規格を満たせるように高い線形性が求められている。このため、このような増幅器は高い線形性をもつ一方で、最大電力は低下してしまい（例えば平均電力においてその電力効率が下がってしまう）、増幅器の線形性と効率とはトレードオフの関係にあった。
【０００３】
このようなトレードオフ関係を打破するための手法として、増幅対象の変調信号のエンベロープ信号に応じて、増幅器の電源電圧（ドレイン電圧）を変動させる方法（例えば、ＥＴ（Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｉｎｇ）方式や、ＥＥＲ（Ｅｎｖｅｌｏｐｅ  Ｅｌｉｍｉｎａｔｉｏｎ  ａｎｄ  Ｒｅｓｔｏｒａｔｉｏｎ）方式）が一般的に知られている（非特許文献１：ＧＥＯＲＧＥ  Ｂ．ＹＵＮＤＴ  ，  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＰＯＷＥＲ  ＥＬＥＣＴＲＯＮＩＣＳ，ＶＯＬ．ＰＥ−１，ＮＯ．１，ＪＡＮ１９８６参照）。例えば、特表２００３−５３３１１６には、スイッチングレギュレータを搭載した電源制御回路を採用することで広帯域な包絡線信号に対して高効率に増幅する電源回路が記載されている。
【０００４】
図１は、スイッチングレギュレータが搭載された従来技術による電源回路６００（エンベロープアンプ、あるいは、ハイブリッドスイッチングサプライモジュレータとも称す）の構成の概要を示す図である。図１に示す電源回路６００は、線形アンプ６１０、スイッチングレギュレータ６２０（スイッチングアンプとも称す）、センス抵抗６０１、比較器６０２を具備する。
【０００５】
線形アンプ６１０は、ボルテージフォロワ接続された線形アンプを含み、その非反転入力端子には、増幅器７００に対する入力信号ＲＦｉｎのエンベロープ信号（電圧値“Ｖｅｎｖ”、以下、エンベロープ信号Ｖｅｎｖと称す）が入力される。線形アンプ６１０の出力は、センス抵抗を介して増幅器７００の電源端子６３０に接続される。比較器６０２は、ヒステリシスコンパレータに例示され、センス抵抗の両端（線形アンプ６１０の出力端と電源端子６３０との間）の電圧に応じた制御電圧をスイッチングレギュレータ６２０のスイッチング素子６２１に出力する。スイッチングレギュレータ６２０は、スイッチング素子６２１、インダクタ６２２、ダイオード６２３を備える。スイッチング素子６２１は、ＭＯＳトランジスタに例示され、ゲートに供給される制御電圧に応じて、電源電圧Ｖｓｕｐｐｌｙが供給される電源端子と、インダクタ６２２及びダイオード６２３のカソードとの間の接続を制御する。インダクタ６２２の他端は、電源端子６３０に接続され、ダイオード６２３のアノードは接地される。
【０００６】
線形アンプ６１０はエンベロープ信号Ｖｅｎｖに応じた出力電圧ＯＰｏｕｔ（電圧値“ＯＰｏｕｔ）を生成し、センス抵抗６０１を介して電源電圧Ｖｏｕｔ（電圧値“Ｖｏｕｔ”）を生成する。一般的に線形アンプの効率は悪いが、線形アンプ６１０の出力信号に応じて動作するスイッチングレギュレータ６２０の出力を電源端子６３０に接続することで、これを改善することができる。
【０００７】
センス抵抗６０１を介して電源端子６３０に供給される出力電流Ｉｓｅｎｓｅがある一定値を超えると、センス抵抗６０１の両端の電位差が大きくなる。この際、比較器６０２のヒステリシス電圧を“Ｖｈｙｓ”とすれば、ＯＰｏｕｔ−Ｖｏｕｔ＞Ｖｈｙｓになると比較器６０２の出力はローレベルとなる。これによりスイッチング素子６２１はオン状態となり電源からインダクタ６２２に対して供給される電圧Ｖｓｗは増大し、インダクタ６２２を介して電源端子６３０に供給されるスイッチング電流Ｉｓｗは徐々に増加していく。スイッチング電流Ｉｓｗが増加し、ＯＰｏｕｔ＜Ｖｏｕｔとなると、線形アンプ６１０側にスイッチングレギュレータ６２０からの電流Ｉｓｗの一部が流れ込み、Ｖｏｕｔ−Ｏｐｏｕｔ＞Ｖｈｙｓとなる。この際、比較器６０２の出力はハイレベルとなる。これによりスイッチング素子６２１はオフ状態となり電源からインダクタ６２２に対して供給される電圧Ｖｓｗは減少し、インダクタ６２２を介して電源端子６３０に供給されるスイッチング電流Ｉｓｗは徐々に減少していく。
【０００８】
上述の動作によって、線形アンプ６１０、比較器６０２、スイッチングレギュレータ６２０からなる回路ループは自励発振し、エンベロープ信号Ｖｅｎｖに比例した電流Ｉｏｕｔが電源端子６３０を介して増幅器７００に供給されることとなる。増幅器７００に対する電源電圧Ｖｏｕｔが、自身に入力される入力信号ＲＦｉｎのエンベロープ信号Ｖｅｎｖに応じて制御されることで、増幅器７００はエンベロープトラッキング動作となり、その効率は改善される。
【０００９】
ここで、電源回路６００の効率に関して考えると、センス抵抗６０１、比較器６０２、スイッチングレギュレータ６２０による上記のスイッチング動作は理想的には効率１００％の動作であるため、消費電力は０となる。一方で、リニアアンプ６１０の消費電流、及びスイッチング電流Iswが抵抗６０１に流れることで、消費電力が増加し、電源回路６００の効率劣化に繋がる。このため、スイッチング電流Ｉｓｗに対して出力電流Ｉｓｅｎｓｅを充分小さくすることで、電源回路６００は高効率で動作することが可能となる。
【００１０】
又、線形アンプ６１０とスイッチングレギュレータ６２０とを備える電源回路６００は、高効率動作に加えノイズ低減が期待できる。例えばＰＷＭ型ＤＣＤＣコンバータ回路を増幅器７００の電源回路とした場合、スイッチングノイズが問題となり、内部スイッチング周波数を低く設定しなければならない。ここで、内部スイッチング周波数とは、スイッチング線形アンプ６１０、比較器６０２、スイッチングレギュレータ６２０から構成される回路ループにおける自励発振周波数を示す。このため増幅器７００に電源電圧を供給する端子に接続されるローパスフィルタのカットオフ周波数も低くなり、これによりエンベロープ信号Ｖｅｎｖの周波数が制限されてしまう。一方、図１に示す電源回路６００のように線形アンプ６１０とスイッチングレギュレータ６２０とを接続する構成であれば、スイッチングレギュレータ６２０から発生される内部スイッチング周波数によるスイッチングノイズは線形アンプ６１０により吸収される。これにより、スイッチングレギュレータ６２０と電源電圧Ｖｏｕｔの間にはインダクタ６２２のみを接続すればよく、エンベロープ信号Ｖｅｎｖの周波数が制限されることはない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特表２００３−５３３１１６
【非特許文献】
【００１２】
【非特許文献１】ＧＥＯＲＧＥ  Ｂ．ＹＵＮＤＴ  ，  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＰＯＷＥＲ  ＥＬＥＣＴＲＯＮＩＣＳ，ＶＯＬ．ＰＥ−１，ＮＯ．１，ＪＡＮ１９８６
【発明の概要】
【発明が解決しようとする課題】
【００１３】
図１を参照して、増幅器７００の入力信号ＲＦｉｎとして変調信号が入力される場合、電源回路６００から増幅器７００へ供給される電源電流Ｉｏｕｔは、入力信号ＲＦｉｎのエンベロープ信号Ｖｅｎｖに応じた波形となる。ここで、図２を参照して、図１に示す電源回路６００から供給される電源電圧Ｖｏｕｔについて説明する。以下では、説明を簡単化するため、エンベロープ信号Ｖｅｎｖとして固定値“Ｖ１”が入力される場合の電源回路６００の動作について説明する。
【００１４】
増幅器７００からみた電源回路６００の出力インピーダンスを“Ｚ１”とすると、電源回路６００の出力信号Ｖｏｕｔは、Ｖｏｕｔ＝Ｖ１−Ｚ１×Ｉｏｕｔとなる。増幅器７００に対する電源電流Ｉｏｕｔは、エンベロープ信号Ｖｅｎｖに応じて変動する。このため、入力信号ＲＦｉｎ（変調信号）のある瞬間において増幅器７００の出力信号ＲＦｏｕｔのパワーが高いとき、電源電流Ｉｏｕｔは大きくなり、電源電圧Ｖｏｕｔは本来出力される固定値“Ｖ１”よりも小さくなってしまう。増幅器７００の最大出力パワーは電源電圧Ｖｏｕｔに比例するため、結果として増幅器７００の最大パワーが圧縮されてしまう。
【００１５】
従って、増幅器７００の最大パワーの圧縮量を抑制するためには電源回路６００の出力インピーダンス“Ｚ１”を充分小さくする必要がある。出力インピーダンス“Ｚ１”は、線形アンプ６１０の出力インピーダンス“Ｚ２”とスイッチングレギュレータ６２０の出力インピーダンス“Ｚ３”の並列接続で構成される。ここで、スイッチングレギュレータ６２０の出力インピーダンス“Ｚ３”は、インダクタ６２２とスイッチング素子６２１の出力インピーダンスとの直列接続で構成される。このため、内部スイッチング周波数が低い場合、すなわちエンベロープ信号Ｖｉｎが低周波の場合、インピーダンス“Ｚ３”は、“Ｚ２”に比べて充分低いインピーダンスとなる。一方、内部スイッチング周波数が高い場合、すなわちエンベロープ信号Ｖｉｎが高周波の場合、インピーダンス“Ｚ３”はハイインピーダンスとなる。このように、増幅器７００に対する入力信号ＲＦｉｎのベースバンド周波数におけるスイッチングレギュレータ６２０の出力インピーダンス“Ｚ３”がハイインピーダンスかどうかは、電源回路６００における内部スイッチング周波数（すなわち、エンベロープ信号Ｖｅｎｖの周波数）に応じて決まる。
【００１６】
電源回路６００の内部スイッチング周波数が入力信号ＲＦｉｎのベースバンド周波数よりも高く、ベースバンド周波数におけるスイッチングレギュレータ６２０の出力インピーダンス“Ｚ３”がロウインピーダンスで、線形アンプ６１０の出力インピーダンス”Z2”よりも低い場合を考える。この場合、入力信号ＲＦｉｎのベースバンド周波数における電源回路６００の出力インピーダンスＺ１はスイッチングレギュレータの出力インピーダンス“Ｚ３”となる。
【００１７】
尚、“Ｚ２”は、線形アンプ６１０の出力抵抗“Ｒｏｕｔ”、及びその増幅率“Ａｖ”によりＺ２  ＝  Ｒｏｕｔ／（１＋Ａｖ）で表される。又、出力抵抗“Ｒｏｕｔ”は、線形アンプ６１０における図示しない出力段回路のＭＯＳＦＥＴであるＰチャネル型トランジスタ、Ｎチャネル型トランジスタのチャネル長変調係数λｐ、λｎによって、Ｒｏｕｔ＝１／（λｐ×Ｉｓｄ＿ｐ）又はＲｏｕｔ＝１／（λｎ×Ｉｄｓ＿ｎ）で表される。ただし、図示しない出力段のＰチャネル型トランジスタのドレイン電流をＩｓｄ＿ｐ、Ｎチャネル型トランジスタのドレイン電流をＩｄｓ＿ｎとする。以下、出力段回路を構成するＰチャネル型トランジスタ（例示：Ｐ型ＭＯＳＦＥＴ）をＰ型出力段トランジスタと称し、Ｎチャネル型トランジスタ（例示Ｎ型ＭＯＳＦＥＴ）をＮ型出力段トランジスタと称す）
【００１８】
線形アンプ６１０の出力電流が“０”の定常状態において電源回路６００の電源効率を高くするためには、ドレイン電流“Ｉｓｄ＿ｐ”及び“Ｉｄｓ＿ｎ”の値を、線形アンプ６１０に求められる周波数帯域を満たす程度に低く設定するのが一般的である。このときのドレイン電流“Ｉｓｄ＿ｐ”、“Ｉｄｓ＿ｎ”は等しくなる。
【００１９】
内部スイッチング周波数が入力信号ＲＦｉｎ（変調信号）のベースバンド周波数より低い場合、当該ベースバンド周波数においては、線形アンプ６１０の出力インピーダンス“Ｚ２”は、スイッチングレギュレータ６２０の出力インピーダンス“Ｚ３”よりも充分小さくなる。このため、電源回路６００から増幅器７００に供給される電源電流Ｉｏｕｔのベースバンド周波数成分は、線形アンプ６１０から供給されることになる。このときの電源回路６００の動作の一例を図２に示す。図２（ａ）は、入力信号ＲＦｉｎの電圧（変調信号電圧）及びエンベロープアンプ信号Ｖｅｎｖの電圧の時間変化を示す。ただし、ここでは、説明の簡単化のため、エンベロープ信号の電圧Ｖｅｎｖは固定され、Ｖｅｎｖ（ＤＣ）＝Ｖ１に設定される。図２（ｂ）は、増幅器７００に供給される電源電流Ｉｏｕｔ、線形アンプ６１０の定常電流“Ｉｏｕｔ−Ｉｓｗ”）の時間的変化を示す。図２（ｃ）は、増幅器７００に供給される電源電圧Ｖｏｕｔの時間的変化を示す。
【００２０】
増幅器の電源電流Ｉｏｕｔが交流的に変化し、その周波数が内部スイッチング周波数よりも高い場合、この交流電流分は、スイッチングレギュレータ６２０ではなく線形アンプ６１０から供給される。電源電流Ｉｏｕｔの交流的な変化により線形アンプ６１０の出力段トランジスタ（図示なし）に流れる電流がほぼ０となると、線形アンプ６１０の出力段の出力抵抗Ｒｏｕｔが増加し、電源電圧Ｖｏｕｔは線形アンプ６１０に入力されるエンベロープ電圧Ｖｅｎｖにより制御される本来の出力電圧から離れる。ここで線形アンプ６１０の図示しない出力段回路（N型出力段トランジスタ及びP型出力段トランジスタ）の定常状態におけるドレイン電流をＩｓｄ＿ｐｓ、Ｉｄｓ＿ｎｓとすると、出力段回路から電流Isenseが流れ出る場合、Ｐ型出力段トランジスタに流れるドレイン電流“Ｉｓｄ＿ｐ”は、“Ｉｓｅｎｓｅ＋Ｉｄｓ＿ｎｓ”すなわち“（Ｉｏｕｔ−Ｉｓｗ）＋Ｉｄｓ＿ｎｓ”で表され、出力段回路に電流Isenseが流れ込む場合、Ｎ型出力段トランジスタに流れるドレイン電流Ｉｄｓ＿ｎは、“Ｉｓｅｎｓｅ＋Ｉｓｄ＿ｐｓ”すなわち“（Ｉｏｕｔ−Ｉｓｗ）＋Ｉｓｄ＿ｐｓ”で表される。これにより、出力抵抗“Ｒｏｕｔ”は、Ｒｏｕｔ＝１／｛λｐ×（Ｉｏｕｔ−Ｉｓｗ＋Ｉｄｓ＿ｎｓ）｝又はＲｏｕｔ＝１／｛λｎ×（Ｉｏｕｔ−Ｉｓｗ＋Ｉｓｄ＿ｐｓ）｝で表される。尚、Isense＞＞Isd_ps、Ids_nsになると、Ｐ型出力段トランジスタから電流が流れ出す場合、Ｉｓｄ＿ｐ＝Isenseであり、Ｎ型出力段トランジスタに電流が流れ込む場合、Ｉds＿n＝Isenseである。
【００２１】
図２に示すように、ベースバンド周波数での増幅器７００への電源電流Ｉｏｕｔによって、線形アンプ６１０の出力段回路（図示なし）のＰ型出力段トランジスタ、Ｎ型出力段トランジスタのドレイン電流“（Ｉｏｕｔ−Ｉｓｗ）＋Ｉｄｓ＿ｎｓ”又は“（Ｉｏｕｔ−Ｉｓｗ）＋Ｉｓｄ＿ｐｓ”が０となる点が発生する（例えば時刻Ｔ１、Ｔ２）。この時、時刻T1ではP型出力段トランジスタのＲｏｕｔが上昇し、時刻T2ではN型出力段トランジスタのＲｏｕｔが上昇することから、線形アンプ６１０の出力インピーダンスＺ２も上昇し、電源回路６００の出力電圧Ｖｏｕｔは、図２の時刻Ｔ１、Ｔ２に示すように、エンベロープ信号Ｖｅｎｖとして入力された電圧“Ｖ１”から外れた値を示すこととなる。
【００２２】
以上のように、従来技術による電源回路６００は、電源電流Ｉｏｕｔの交流周波数が内部スイッチング周波数（自励発振周波数）よりも高い場合、電源電圧Ｖｏｕｔとして出力する電圧値が、エンベロープ信号Ｖｅｎｖの電圧値から大きく外れることがある。上述の一例では、エンベロープ信号に応じた電源電圧を供給する電源回路について説明したが、これに限らず、線形アンプとスイッチングレギュレータを備えた同様の構成による回路においても、出力負荷電流の周波数が、スイッチングレギュレータにおける内部スイッチング周波数（自励発振周波数）よりも高い場合、出力電圧が入力電圧から外れた値を示す場合がある。
【課題を解決するための手段】
【００２３】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための形態］の記載との対応関係を明らかにするために、［発明を実施するための形態］で使用される番号・符号が付加されている。ただし、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００２４】
本発明による電源回路は、メインアンプ（例えば２１１）、サブアンプ（例えば２２１）、スイッチングレギュレータ（２３０）、電流制御回路（例えば２２２）を具備する。メインアンプ（例えば２１１）は、入力信号（Ｖｅｎｖ）を増幅した第１増幅信号を電源端子（２４０）に出力する。サブアンプ（例えば２２０）は、入力信号（Ｖｅｎｖ）を増幅した第２増幅信号を出力する。スイッチングレギュレータ（２３０）は、第１増幅信号に基づいたスイッチング動作によって生成した電流を電源端子（２４０）に供給する。電流制御回路（例えば２２１）は、電源端子（２４０）から分岐した第１経路（２５１）及び第２経路（２５２）のそれぞれに流れる電流を、第２増幅信号に基づいて制御することで、電源端子（２４０）から外部へ供給する電源電圧を制御する。
【００２５】
本発明による電源制御方法は、入力信号（Ｖｅｎｖ）を増幅した第１増幅信号を電源端子（２４０）に出力するステップと、第１増幅信号に基づいたスイッチング動作によって生成した第１電流を電源端子（２４０）に供給するステップと、電源端子（２４０）から分岐した第１経路（２５１）及び第２経路（２５２）のそれぞれに流れる電流を、入力信号（Ｖｅｎｖ）の第２増幅信号に基づいて制御することで、電源端子（２４０）から外部へ供給する電源電圧（Ｖｏｕｔ）を制御するステップとを具備する。
【発明の効果】
【００２６】
本発明によれば、出力負荷電流の交流周波数が自励発振周波数よりも高い場合であっても、安定して入力電圧により制御される出力電圧を発生させることが可能となる。
【図面の簡単な説明】
【００２７】
【図１】図１は、従来技術による電源回路の構成の一例を示す図である。
【図２】図２は、従来技術による電源回路の動作の一例を示す図である。
【図３】図３は、本発明による電源回路の第１の実施の形態における構成を示す図である。
【図４】図４は、本発明に係るサブアンプ回路の構成の一例を示す図である。
【図５】図５は、本発明に係るサブアンプ回路の構成の他の一例を示す図である。
【図６】図６は、本発明による電源回路の動作の一例を示す図である。
【図７】図７は、本発明による電源回路の第２の実施の形態における構成を示す図である。
【図８】図８は、本発明による電源回路の第３の実施の形態における構成を示す図である。
【図９】図９は、本発明による電源回路の第４の実施の形態における構成を示す図である。
【発明を実施するための形態】
【００２８】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。以下では、出力負荷電流として電源電流ＩｏｕｔをＲＦＰＡに供給する電源回路を一例として本発明による半導体集積回路の詳細を説明する。
【００２９】
本発明による電源回路は、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）、ＨＳＵＰＡ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｕｐｌｉｎｋ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ）、ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ  Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）などの通信方式で採用されている変調信号を入力信号ＲＦｉｎとするＲＦＰＡ（以下、増幅器１００と称す）に対し、電源電圧Ｖｏｕｔを供給する。増幅器１００は、電源電圧Ｖｏｕｔに応じて動作し、入力信号ＲＦｉｎを増幅した信号ＲＦｏｕｔを出力する。本発明による電源回路は、スイッチングレギュレータと、入力端子と出力端子（電源電圧Ｖｏｕｔを出力する電源端子）との間に並列接続された２つのアンプを備える。本発明による電源回路は、一方の出力電流を電流制御回路によって制御することで、増幅器１００に対する電源電流（出力負荷電流）の交流周波数がスイッチングレギュレータを含む回路ループの自励発振周波数よりも高い場合でも、安定した電源電圧Ｖｏｕｔを供給することができる。以下、本発明による電源回路の詳細な構成及び動作を第１から第４の実施の形態を一例として説明する。
【００３０】
１．第１の実施の形態
図３から図６を参照して、第１の実施の形態における電源回路２００を説明する。
【００３１】
（構成）
図３から図５を参照して、第１の実施の形態における電源回路２００の構成の詳細を説明する。図３は、本発明による電源回路２００（エンベロープアンプ、あるいは、ハイブリッドスイッチングサプライモジュレータとも称す）の第１の実施の形態における構成を示す図である。図３に示す電源回路２００は、メインアンプ回路２１０、サブアンプ回路２２０、スイッチングレギュレータ２３０（スイッチングアンプとも称す）、センス抵抗２０１、比較器２０２、抵抗２５０を有する第１経路２５１、及び第２経路２５２を具備する。
【００３２】
メインアンプ回路２１０は、ボルテージフォロワ接続された線形アンプ２１１を含み、その非反転入力端子には、増幅器１００に対する入力信号ＲＦｉｎのエンベロープ信号（電圧値“Ｖｅｎｖ”、以下、エンベロープ信号Ｖｅｎｖと称す）が入力される。線形アンプ２１１の出力は、センス抵抗２０１を介して増幅器１００の電源端子２４０に接続される。線形アンプ２１１は、電源電圧Ｖｓｕｐｐｌｙに応じて動作し、エンベロープ信号Ｖｅｎｖとセンス抵抗２０１に対する出力電圧ＯＰｏｕｔとの差動増幅信号（第１増幅信号）を、センス抵抗２０１を介して電源端子２４０に出力する。尚、線形アンプ２１１は、ボルテージフォロワ接続に限らず、エンベロープ信号Ｖｅｎｖの電圧値“Ｖｅｎｖ”を比例倍するようにフィードバック接続によって構成されていても良い。
【００３３】
比較器２０２は、ヒステリシスコンパレータに例示され、センス抵抗の両端（線形アンプ２１１の出力端と電源端子２４０との間）の電圧に応じた制御電圧Ｖｃｏｕｔをスイッチングレギュレータ２３０のスイッチング素子２３１に出力する。スイッチングレギュレータ２３０は、スイッチング素子２３１、インダクタ２３２、ダイオード２３３を備える。スイッチング素子２３１は、Ｐチャネル型ＭＯＳトランジスタに例示され、ゲートに供給される制御電圧Ｖｃｏｕｔに応じて、電源電圧Ｖｓｕｐｐｌｙが供給される電源端子と、インダクタ２３２及びダイオード２３３のカソードとの間の接続を制御する。インダクタ２３２の他端は、電源端子２４０に接続され、ダイオード２３３のアノードは接地される。
【００３４】
サブアンプ回路２２０は、線形アンプ２２１と電流制御回路２２２を備える。線形アンプ２２１はボルテージフォロワ接続され、その非反転入力端子にはエンベロープ信号Ｖｅｎｖが入力される。線形アンプ２２１の出力は、電流制御回路２２２を介して第１経路２５１に接続される。線形アンプ２２１は、電源電圧Ｖｓｕｐｐｌｙに応じて動作し、エンベロープ信号Ｖｅｎｖに応じた出力電圧VoutAと電源端子２４０の電圧Voutとの差分電圧が抵抗２５０に印加されることで流れる電流Isub1に応じた電流Isub2を、第２経路２５２を介して電源端子２４０に出力する。尚、線形アンプ２２１は、ボルテージフォロワ接続に限らず、エンベロープ信号Ｖｅｎｖの電圧値“Ｖｅｎｖ”を比例倍するようにフィードバック接続によって構成されていても良い。
【００３５】
本発明では、線形アンプ２１１と線形アンプ２２１は、電源回路２００の入力端子と出力端子（電源端子２４０）との間に並列に接続される。線形アンプ２２１は、線形アンプ２１１よりも出力電流供給能力が低くても良いが、オープンループゲインの帯域特性が広いことが好ましい。
【００３６】
一般的に、線形アンプの出力電流が大きい場合、ゲートサイズの大きいＭＯＳＦＥＴが線形アンプの出力段に搭載される。この場合、線形アンプの出力容量が大きくなることから、その動作周波数帯域は低くなる。一方、本発明に係るサブアンプ回路２２０の線形アンプ２２１の出力は、第１経路２５１上の抵抗２５０を介して電源端子２４０に接続されているため、その出力段に搭載されるＭＯＳＦＥＴのゲートサイズをメインアンプ回路２１０よりも小さくすることができる。又、線形アンプ２２１の出力からは、出力段ＭＯＳサイズの大きい線形アンプ２１１の出力容量、及び電源回路２００と増幅器１００との間の整合回路として電源端子２４０に接続されるシャント容量（図示なし）が抵抗２５０を介して見えるため、線形アンプ２２１の動作周波数帯域を、線形アンプ２１１と比較して広くすることができる。
【００３７】
電流制御回路２２２は、第１経路２５１及び第２経路２５２を介して電源端子２４０に接続された電流ミラー回路を備える。この電流ミラー回路は、第１経路２５１に流れる第１電流Ｉｓｕｂ１を所定の倍率で増幅し、第２電流Ｉｓｕｂ２として第２経路２５２に供給する。図３に示す電流制御回路２２２は、線形アンプ２２１からの出力信号が第１経路２５１に供給されるため、エンベロープ信号Ｖｅｎｖに応じた第１電流Ｉｓｕｂ１が第１経路２５１を流れ、これに応じて第２電流Ｉｓｕｂ２の大きさが制御される。
【００３８】
図３に示す電源回路２００のサブアンプ回路２２０は、図４又は図５に示すサブアンプ回路２２０Ａ、２２０Ｂに置き換えても構わない。図４は、本発明に係るサブアンプ回路２２０Ａの構成の一例を示す図である。図４を参照して、サブアンプ回路２２０Ａは、線形アンプ２２１Ａと電流制御回路２２２Ａを備える。線形アンプ２２１Ａの反転入力端子にはエンベロープ信号Ｖｅｎｖが入力され、非反転入力端子は第１経路２５１に接続され、第１電流Ｉｓｕｂ１が供給される。線形アンプ２２１Ａの出力は、電流制御回路２２２Ａ、第１経路２５１、及び第２経路２５２を介して増幅器１００の電源端子２４０に接続される。線形アンプ２２１Ａは、電源電圧Ｖｓｕｐｐｌｙに応じて動作し、エンベロープ信号Ｖｅｎｖと第１経路２５１から供給される電圧ＶｏｕｔＡとの差動増幅信号（第２増幅信号）を電流制御回路２２２Ａに出力する。
【００３９】
電流制御回路２２２Ａは、線形アンプ２２１Ａから出力された第２増幅信号がゲート制御信号として共通に入力される第１出力段インバータ２１、第２出力段インバータ２２を備える。第１出力段インバータ２１は、ドレインが出力端子を介して第１経路２５１に共通接続されるＰチャネル型ＭＯＳトランジスタ２４１とＮチャネル型ＭＯＳトランジスタ２４２を備える。第１出力段インバータ２１の入力端子は、電源２４５を介してＰチャネル型ＭＯＳトランジスタ２４１のゲートに接続されるとともに、電源２４６を介してＮチャネル型ＭＯＳトランジスタ２４２のゲートに接続される。第２出力段インバータ２２は、ドレインが出力端子を介して第２経路２５２に共通接続されるＰチャネル型ＭＯＳトランジスタ２４３とＮチャネル型ＭＯＳトランジスタ２４４を備える。第２出力段インバータ２２の入力端子は、電源２４５を介してＰチャネル型ＭＯＳトランジスタ２４３のゲートに接続されるとともに、電源２４６を介してＮチャネル型ＭＯＳトランジスタ２４４のゲートに接続される。電源２４５、２４６は、線形アンプ２２１Ａからの出力電圧（第２増幅信号）に電位差を設けて、第１出力段インバータ２１及び第２出力段インバータ２２の各ゲートに供給する。第１出力段インバータ２１と第２出力段インバータ２２は、共通の電源に接続され、電源電圧Ｖｓｕｐｐｌｙに応じて動作し、線形アンプ２２１Ａから出力された第２増幅信号に応じた電流を、第１経路２５１、第２経路２５２に供給する。
【００４０】
第１出力段インバータ２１のトランジスタ２４１、２４２と、第２出力段インバータ２２のトランジスタ２４３、２４４とのサイズ比（ゲート幅比）は、ｍ：１に設定されることが好ましい（ｍは１より大きい）。すなわち、第１出力段インバータ２１のトランジスタ２４３、２４４のサイズ（ゲート幅）を“Ｗ３”、“Ｗ４”とすると、第２出力段インバータ２２のトランジスタ２４１、２４２のサイズ（ゲート幅）は“ｍ×Ｗ３”、“ｍ×Ｗ４”となる。第１出力段インバータ２１と第２出力段インバータ２２のゲート端電圧は共通しているため、そのサイズ比ｍにより、第２出力段インバータ２２に接続された第１経路２５１に流れる第１電流Ｉｓｕｂ１のｍ倍の第２電流Ｉｓｕｂ２が第２経路２５２に流れることになる。
【００４１】
図５は、本発明に係るサブアンプ回路の構成の他の一例を示す図である。図５に示すサブアンプ回路２２０Ｂは、図４に示すサブアンプ回路２２０Ａの応用形であり、電流制御回路２２２Ｂは、図４に示す構成に加えて電流増幅アンプ２４７を更に備える。電流増幅アンプ２４７は、第２出力段インバータ２２の出力端子と第２経路２５２との間に設けられ、第１電流Ｉｓｕｂ１のｍ倍の第２電流Ｉｓｕｂ２を更に増幅する。他の構成は、図５と同様であるので、その説明は省略する。この場合、第１経路２５１上に設けられた抵抗２５０を更に大きくすることが出来、線形アンプ２２１の動作周波数帯域を、線形アンプ２１１と比較して更に広くすることができる。
【００４２】
（動作）
図３及び図６を参照して、本発明による電源回路２００の動作の詳細を説明する。
【００４３】
図３を参照して、線形アンプ２１１の出力電圧“ＯＰｏｕｔ”が大きくなり、センス抵抗２０１に流れる出力電流Ｉｓｅｎｓｅ’がある一定値を超えると、センス抵抗２０１の両端の電位差が大きくなる。この際、比較器２０２のヒステリシス電圧を“Ｖｈｙｓ”とすれば、ＯＰｏｕｔ−Ｖｏｕｔ＞Ｖｈｙｓになると比較器２０２の出力はローレベルとなる。これによりスイッチング素子２３１はオン状態となり電源からインダクタ２３２に対して供給される電圧Ｖｓｗは増大し、インダクタ２３２を介して電源端子２４０に供給されるスイッチング電流Ｉｓｗは徐々に増加していく。スイッチング電流Ｉｓが増加し、ＯＰｏｕｔ＜Ｖｏｕｔとなると、線形アンプ２１１側にスイッチングレギュレータ２３０からの電流Ｉｓｗの一部が流れ込み、Ｖｏｕｔ−Ｏｐｏｕｔ＞Ｖｈｙｓとなる。この際、比較器２０２の出力はハイレベルとなる。これによりスイッチング素子２３１はオフ状態となり電源からインダクタ２３２に対して供給される電圧Ｖｓｗは減少し、インダクタ２３２を介して電源端子２４０に供給されるスイッチング電流Ｉｓｗは徐々に減少していく。
【００４４】
上述の動作によって、線形アンプ２１１、比較器２０２、スイッチングレギュレータ２３０から構成される回路ループは自励発振し、エンベロープ信号Ｖｅｎｖに比例した電流Ｉｏｕｔが電源端子２４０を介して増幅器１００に供給されることとなる。増幅器１００に対する電源電圧Ｖｏｕｔが、自身に入力される入力信号ＲＦｉｎのエンベロープ信号Ｖｅｎｖに応じて制御されるため、その効率は改善される。
【００４５】
図６を参照して、電源回路２００から供給される電源電圧Ｖｏｕｔの変動抑制効果について説明する。以下では、説明を簡単化するため、エンベロープ信号Ｖｅｎｖとして固定値“Ｖ１”が入力される場合の電源回路２００の動作について説明する。ここで、図２（ａ）は、電源端子２４０から増幅器１００に供給される電源電流Ｉｏｕｔ、電源端子２４０に流れ込む定常電流“Ｉｏｕｔ−Ｉｓｗ”（＝Ｉｓｅｎｓｅ）の時間的変化を示す。図２（ｂ）は、電源端子２４０から増幅器１００に供給される電源電圧Ｖｏｕｔの時間的変化を示す。図６（ｃ）は、第１経路２５１に流れる第１電流Ｉｓｕｂ１と第２経路２５２に流れる第２電流Ｉｓｕｂ２の時間的変化を示す。図６（ｄ）は、センス抵抗２０１に流れる電流Ｉｓｅｎｓｅ’の時間的変化を示す。
【００４６】
従来と同様に、電源電流Ｉｏｕｔ（出力負荷電流）が交流的に変化し、その周波数（ベースバンド周波数成分）が上記回路ループの自励発振周波数よりも高い場合、電源電流Ｉｏｕｔの交流電流分はスイッチングレギュレータ２３０から供給され得ず、メインアンプ回路２１０から供給されることになる。図６（ａ）を参照して、電源電流Ｉｏｕｔの交流的な変化によりメインアンプ回路２１０の出力段素子（図示なし）に流れる電流“Ｉｓｅｎｓｅ＋Ｉｄｓ＿ｎｓ”又は“Ｉｓｅｎｓｅ＋Ｉｓｄ＿ｐｓ”がほぼ０となる。このとき、メインアンプ回路２１０の出力段の出力抵抗が増加し、電源端子２４０から出力される電源電圧Ｖｏｕｔは、エンベロープ信号Ｖｅｎｖに応じた出力電圧“Ｖｅｎｖ”から離れようとする（例えば図６（ｂ）時刻Ｔ１、Ｔ２参照）。ただし、線形アンプ２１１の出力段トランジスタ（図示なし）の定常状態におけるドレイン電流をＩｓｄ＿ｐｓ、Ｉｄｓ＿ｎｓとする。
【００４７】
一方、本発明では、電源電流Ｉｏｕｔ（出力負荷電流）が交流的に変化し、その周波数（ベースバンド周波数成分）が上記回路ループの自励発振周波数よりも高い場合でも、サブアンプ回路２２０の出力が抵抗２５０を介して電源端子２４０に接続されているため、電源電流Ｉｏｕｔの交流成分はサブアンプ回路２２０からはほとんど供給されない。このため、サブアンプ回路２２０から抵抗２５０に対する出力電圧ＶｏｕｔＡは、エンベロープ信号Ｖｅｎｖにより制御される本来の出力電圧“Ｖｅｎｖ”となる。このとき、上述のように電源電圧Ｖｏｕｔが“Ｖｅｎｖ”から外れた値を示す場合、抵抗２５０の両端には電位差“Ｖｏｕｔ−ＶｏｕｔＡ（＝Ｖｏｕｔ−Ｖｅｎｖ）”が生じ、当該電位差及び抵抗２５０に応じた大きさの第１電流Ｉｓｕｂ１が、第１経路２５１に流れることとなる（例えば図６（ｃ）時刻Ｔ１、Ｔ２参照）。
【００４８】
サブアンプ回路２２０に設けられた電流ミラー回路は、第１電流Ｉｓｕｂ１に応じた大きさの第２電流Ｉｓｕｂ２を第２経路２に供給することで電流Ｉｓｅｎｓ及び電源電圧Ｖｏｕｔの変動分を補正する（図６（ｂ）（ｃ）（ｄ）時刻Ｔ１、Ｔ２参照）。これにより、電源電圧Ｖｏｕｔは、出力電圧ＶｏｕｔＡ、すなわちエンベロープ信号が示す電圧“Ｖｅｎｖ”となるように補正される。
【００４９】
例えば、電源電圧Ｖｏｕｔが本来の電圧“Ｖｅｎｖ”（＝Ｖ１）よりも上昇した場合（例えば時刻Ｔ１）、電源端子２４０から抵抗２５０を介してサブアンプ回路２２０に第１電流Ｉｓｕｂ１が流れ込む。これに応じてサブアンプ回路２２０には、第１電流Ｉｓｕｂ１を増幅した第２電流Ｉｓｕｂ２が電源端子２４０から流れ込み、電源電圧Ｖｏｕｔは低下する。あるいは、電源電圧Ｖｏｕｔが本来の電圧“Ｖｅｎｖ”（＝Ｖ１）よりも低下した場合（例えば時刻Ｔ２）、サブアンプ回路２２０から抵抗２５０を介して電源端子２４０に第１電流Ｉｓｕｂ１が流れ込む。これに応じて電源端子２４０には、第１電流Ｉｓｕｂ１を増幅した第２電流Ｉｓｕｂ２がサブアンプ回路２２０から流れ込み、電源電圧Ｖｏｕｔは上昇する。
【００５０】
以上のような動作により、本発明による電源回路２００は、電源電流Ｉｏｕｔ（出力負荷電流）の交流周波数が上記自励発振周波数よりも高い場合であっても、電源電圧Ｖｏｕｔの変動が抑制され、安定してエンベロープ信号Ｖｅｎｖ（入力電圧）によって制御される電源電圧Ｖｏｕｔ（出力電圧）を発生させることが可能となる。
【００５１】
２．第２の実施の形態
図７を参照して、第２の実施の形態における電源回路３００を説明する。
【００５２】
（構成）
図７は、第２の実施の形態における電源回路３００の構成を示す図である。図７に示す電源回路３００は、メインアンプ回路３１０、サブアンプ回路２２０、スイッチングレギュレータ２３０（スイッチングアンプとも称す）、抵抗分圧回路３５０、比較器３６０、抵抗２５０を有する第１経路２５１、及び第２経路２５２を具備する。
【００５３】
第２の実施の形態における電源回路３００は、図３に示す第１の実施の形態における電源回路２００のメインアンプ回路２１０、センス抵抗２０１及び比較器２０２に替えて、メインアンプ回路３１０、抵抗分圧回路３５０、比較器３６０を備える。他の構成は第１の実施の形態と同様であるため、その説明は省略する。
【００５４】
第１の実施の形態における電源回路２００では、スイッチングレギュレータ２３０からのスイッチング電流Ｉｓｗの交流成分をセンス抵抗２０１で電圧に変換し、この電圧で比較器２０２の出力レベル（ハイレベル又はローレベル）を制御している。一方、第２の実施の形態における電源回路３００では、メインアンプ回路３１０の出力段回路によって増幅率の異なる電流が抵抗分圧回路３５０と電源端子２４０に出力され、当該電流に応じて抵抗分圧回路３５０に発生した電圧によって比較器３６０の出力レベルを制御している。
【００５５】
本実施の形態におけるメインアンプ回路３１０は、線形アンプ３１１と出力段回路３１２を備える。線形アンプ３１１の非反転入力端子にはエンベロープ信号Ｖｅｎｖが入力され、反転入力端子は出力段回路３１２のメイン出力端子（電源端子２４０）に接続され電源電圧Ｖｏｕｔが供給される。線形アンプ３１１は、電源電圧Ｖｓｕｐｐｌｙに応じて動作し、エンベロープ信号Ｖｅｎｖと電源端子２４０の電源電圧Ｖｏｕｔとの差動増幅信号（第２増幅信号）を出力段回路３１２に出力する。
【００５６】
出力段回路３１２は、線形アンプ３１１から出力された第１増幅信号がゲート制御信号として共通に入力される第３出力段インバータ３１、第４出力段インバータ３２を備える。第３出力段インバータ３１は、ドレインが出力端子を介して抵抗分圧回路３５０に共通接続されるＰチャネル型ＭＯＳトランジスタ３２１とＮチャネル型ＭＯＳトランジスタ３２２を備える。第３出力段インバータ３１の入力端子は、電源３２５を介してＰチャネル型ＭＯＳトランジスタ３２１のゲートに接続されるとともに、電源３２６を介してＮチャネル型ＭＯＳトランジスタ２４２のゲートに接続される。第４出力段インバータ３２は、ドレインが出力端子を介して電源端子２４０に共通接続されるＰチャネル型ＭＯＳトランジスタ３２３とＮチャネル型ＭＯＳトランジスタ３２４を備える。第４出力段インバータ３２の入力端子は、電源３２５を介してＰチャネル型ＭＯＳトランジスタ３２３のゲートに接続されるとともに、電源３２６を介してＮチャネル型ＭＯＳトランジスタ３２３のゲートに接続される。電源３２５、３２６は、線形アンプ３１１からの出力電圧（第１増幅信号）に電位差を設けて、第３出力段インバータ３１及び第４出力段インバータ３２の各ゲートに供給する。第３出力段インバータ３１と第４出力段インバータ３２は、共通の電源に接続され、電源電圧Ｖｓｕｐｐｌｙに応じて動作し、線形アンプ３１１から出力された第１増幅信号に応じた電流Ｉｓｅｎｓｅを抵抗分圧回路３５０に、電流Ｉｍａｉｎを電源端子２４０に出力する。
【００５７】
第３出力段インバータ３１のトランジスタ３２１、３２２と、第４出力段インバータ３２のトランジスタ３２３、３２４とのサイズ比（ゲート幅比）は、１：ｎに設定されることが好ましい（ｎは１より大きい）。第３出力段インバータ３１と第４出力段インバータ３２のゲート端電圧は共通しているため、そのサイズ比ｎにより、第３出力段インバータ３１に接続された抵抗分圧回路３５０に流れる電流Ｉｓｅｎｓｅのｎ倍の電流Ｉｍａｉｎが電源端子２４０に供給されることになる。
【００５８】
抵抗分圧回路は、抵抗３５１、３５２、３５３、３５４を備え、メインアンプ回路３１０から供給された電圧ＶｏｕｔＢと抵抗分圧によって生成した電圧ＶｏｕｔＣとの電位差を比較器３６０に供給する。詳細には、一端に電源電圧Ｖｓｕｐｐｌｙが供給される抵抗３５１は接続点を介して、第３出力段インバータの出力端子、抵抗３５２の一端、及び比較器３６０の入力端子に接続される。又、一端に電源電圧Ｖｓｕｐｐｌｙが供給される抵抗３５３は接続点を介して、抵抗３５４の一端及び比較器３６０の入力端子に接続される。尚、抵抗３５２、３５４の他端は接地される。
【００５９】
比較器３６０は、ヒステリシスコンパレータに例示され、抵抗３５１と抵抗３５２の接続点の電圧ＶｏｕｔＢと、抵抗３５３と抵抗３５４の接続点の電圧ＶｏｕｔＣとの電位差に応じた制御電圧Ｖｃｏｕｔをスイッチングレギュレータ２３０のスイッチング素子２３１に出力する。
【００６０】
（動作）
次に、図７を参照して、第２の実施の形態における電源回路３００の動作の詳細を説明する。ここでは、第１の実施の形態と異なる動作を中心に説明する。
【００６１】
スイッチングレギュレータ２３０からのスイッチング電流Ｉｓｗの交流成分により、メインアンプ回路３１０に流れる電流Ｉｍａｉｎが変動する。これにともない電流Ｉｍａｉｎの１／ｎの大きさの電流Ｉｓｅｎｓｅも変動する。この結果、抵抗分圧回路３５０の分圧点における電圧ＶｏｕｔＢが変化し、その変化分に応じて比較器３６０からの制御電圧Ｖｃｏｕｔの信号レベルが制御されることで、第１の実施の形態における電源回路２００と同様な動作が行われる。すなわち、抵抗分圧回路３５０における電圧ＶｏｕｔＢの変化分が、第１の実施の形態におけるセンス抵抗２０１による電位差相当として働き、電源回路３００は第１の実施の形態と同様に動作することとなる。
【００６２】
本実施の形態における電源回路３００では、メインアンプ回路と電源端子２４０との間の電流経路上に第１の実施の形態で必要となったセンス抵抗２０１を設ける必要がない。このため、本実施の形態による電源回路３００によれば、スイッチングレギュレータ２３０からの交流電流成分がセンス抵抗に流れることで発生する電力損失を低減することができる。
【００６３】
尚、電源回路３００に搭載されたサブアンプ回路２２０も、第１の実施の形態と同様に、図４、５に示すサブアンプ回路２２０Ａ、２２０Ｂのいずれかに置換してもよい。
【００６４】
３．第３の実施の形態
図８を参照して、第３の実施の形態における電源回路４００を説明する。
【００６５】
（構成）
図８は、第３の実施の形態における電源回路４００の構成を示す図である。図８に示す電源回路４００は、メインアンプ回路２１０、サブアンプ回路２２０、スイッチングレギュレータ２３０（スイッチングアンプとも称す）、センス抵抗２０１、比較器２０２、抵抗２５０を有する第１経路２５１、第２経路２５２、抵抗２６０を有する第３経路２５３、及び出力容量回路４１０を具備する。第３の実施の形態における電源回路４００は、図３に示す第１の実施の形態における電源回路２００に対し、第３経路２５３及び出力容量回路４１０が追加された構成を示し、他の構成は第１の実施の形態と同様である。
【００６６】
詳細には、第３経路２５３は、メインアンプ回路２１０の出力とセンス抵抗２０１との間のノード２５４と、第１経路２５１（抵抗２５０）とサブアンプ回路２２０の出力との間のノード２５５との間に形成される。すなわち、メインアンプ回路２１０の出力は、抵抗２６０を介してサブアンプ回路２２０の出力に接続される。
【００６７】
又、出力容量回路４１０は、スイッチ素子４１１と、一端がスイッチ素子４１１を介して電源端子２４０に接続され、他端が接地された容量素子４１２を備える。スイッチ素子４１１は、図示しない制御信号に応じて容量素子４１２と電源端子２４０との接続を制御する。
【００６８】
（動作）
次に、図８を参照して、第３の実施の形態における電源回路４００の動作の詳細を説明する。ここでは、第１の実施の形態と異なる動作を中心に説明する。
【００６９】
第３の実施の形態における電源回路４００は、第１の実施の形態で示された動作状態（以下、第１動作モードと称す）に加えて、エンベロープ信号ＶｅｎｖがＤＣに近い低周波信号である場合に対応可能な新たな動作状態（以下、第２動作モードと称す）を有する。これらの動作状態は、スイッチ素子４１１のオンオフを制御することで変更することができる。
【００７０】
例えば、所定の周波数以上のエンベロープ信号Ｖｅｎｖが入力される場合、スイッチ素子４１１をオフ状態とすることで電源端子２４０と容量素子４１２とが切り離され、電源回路４００は第１動作モードに設定される。これにより、電源回路４００は、第１の実施の形態と同様に動作する。すなわち、電源電流Ｉｏｕｔ（出力負荷電流）が交流的に変化し、その周波数（ベースバンド周波数成分）が、メインアンプ回路２１０、比較器２０２、スイッチングレギュレータ２３０から構成される回路ループの自励発振周波数よりも高い場合でも、サブアンプ回路２２０から抵抗２５０に対する出力電圧ＶｏｕｔＡは、エンベロープ信号Ｖｅｎｖにより制御される本来の出力電圧“Ｖｅｎｖ”を維持する。これにより、電源電圧Ｖｏｕｔの変動を抑制することができる。
【００７１】
一方、所定の周波数より低いエンベロープ信号Ｖｅｎｖが入力される場合、スイッチ素子４１１をオン状態とすることで電源端子２４０と容量素子４１２とが接続され、電源回路４００は第２動作モードに設定される。この際、スイッチ素子４１１のスイッチング動作（オン動作）に同期してメインアンプ回路２１０（線形アンプ２１１）はオフ状態となる。この場合、スイッチングレギュレータ２３０から流れるスイッチング電流Ｉｓｗの交流成分はその大部分が容量素子４１２に流れ、残る交流電流成分が電源端子２４０から第１経路２５１（抵抗２５０）及び第３経路２５３（センス抵抗２０１及び抵抗２６０）を介してサブアンプ回路２２０に流れることになる。この結果、センス抵抗２０１に電流が流れることでセンス抵抗２０１の両端に電位差が発生し、この電位差によって比較器２０２の出力（制御電圧Ｖｃｏｕｔ）が制御される。しかし、センス抵抗２０１に流れる交流電流は第１の実施の形態で示された大きさと比較して低減される。このため、サブアンプ回路２２０、比較器２０２、スイッチングレギュレータ２３０から構成される回路ループの自励発振周波数は、第１の実施の形態で示された自励発信周波数よりも低くなる。尚、第２動作モードでは、メインアンプ回路２１０（線形アンプ２１１）はオフ状態となるため、メインアンプ回路２１０における消費電力を低減することができる。
【００７２】
サブアンプ回路２２０の出力抵抗は自励発振周波数の信号に対して充分低い必要がある。しかし、第２動作モードに設定する際、その周波数は第１の実施の形態に比べて低いため、サブアンプ回路２２０の周波数帯域は低くても構わない。このため、サブアンプ回路２２０に搭載する線形アンプ２２１として、周波数帯域が低く消費電流の小さな線形アンプを利用することが可能となる。又、容量素子４１２によって、センス抵抗２０１及び抵抗２６０を介してサブアンプ回路２２０に流れる電流は小さくなるため、スイッチングレギュレータ２３０のスイッチング動作によって電源端子２４０に発生するリップル電圧も低減できる。
【００７３】
以上のように、第２動作モードでは、線形アンプ２１１がオフとなることで消費電力を削減でき、電源端子２４０に接続された容量素子４１２によってスイッチング動作による出力リップル電圧を低減できる。
【００７４】
４．第４の実施の形態
図９を参照して、第４の実施の形態における電源回路５００を説明する。
【００７５】
（構成）
図９は、第４の実施の形態における電源回路５００の構成を示す図である。第４の実施の形態における電源回路５００は、第２の実施の形態における電源回路３００と第３の実施の形態における電源回路とを技術的矛盾がない範囲内で組み合わせて実現される。すなわち、第４の実施の形態における電源回路５００は、第２の実施の形態における電源回路３００に対して、第４の実施の形態で示された出力容量回路４１０が追加されて構成される。詳細には、電源回路５００は、メインアンプ回路３１０、サブアンプ回路２２０Ｃ、スイッチングレギュレータ２３０（スイッチングアンプとも称す）、抵抗分圧回路３５０、比較器３６０、抵抗２５０を有する第１経路２５１、第２経路２５２、及び出力容量回路４１０を具備する。
【００７６】
本実施の形態におけるメインアンプ回路３１０の構成は、基本的には第２の実施の形態と同様であるが、第３出力段インバータ３１の出力が抵抗分圧回路３５０のみならずサブアンプ回路２２０Ｃの出力に接続されている。
【００７７】
サブアンプ回路２２０Ｃは、図４に示すサブアンプ回路２２０Ａに対して第５出力段インバータ２３を更に備える。第５出力段インバータ２３には、第１出力段インバータ２１及び第２出力段インバータ２２と共通のゲート制御信号が線形アンプ２２１Ａから入力される。第５出力段インバータ２３は、ドレインが出力端子を介してメインアンプ回路３１０の第３出力段インバータの出力及び抵抗分圧回路３５０に共通接続されるＰチャネル型ＭＯＳトランジスタ２７１とＮチャネル型ＭＯＳトランジスタ２７２を備える。第５出力段インバータ２３の入力端子は、電源２４５を介してＰチャネル型ＭＯＳトランジスタ２７１のゲートに接続されるとともに、電源２４６を介してＮチャネル型ＭＯＳトランジスタ２７２のゲートに接続される。電源２４５、２４６は、線形アンプ２２１Ａからの出力電圧（第２増幅信号）に電位差を設けて、第１出力段インバータ２１、第２出力段インバータ２２、第５出力段インバータ２３の各ゲートに供給する。第１出力段インバータ２１、第２出力段インバータ２２及び第５出力段インバータ２３は、共通の電源に接続され、電源電圧Ｖｓｕｐｐｌｙに応じて動作し、線形アンプ２２１Ａから出力された第２増幅信号に応じた電流を、第１経路２５１、第２経路２５２、メインアンプ回路３１０と抵抗分圧回路３５０との接続端子に供給する。
【００７８】
第２出力段インバータ２２のトランジスタ２４３、２４４と、第５出力段インバータ２３のトランジスタ２７１、２７２とのサイズ比（ゲート幅比）は、１：ｐに設定されることが好ましい（ｐは１より大きい）。第２出力段インバータ２２と第５出力段インバータ２３のゲート端電圧は共通しているため、そのサイズ比ｐにより、第２出力段インバータ２２に接続された第１経路２５１に流れる第１電流Ｉｓｕｂ１のｐ倍の電流が、メインアンプ回路３１０（第３出力段インバータ３１）の出力及び抵抗分圧回路３５０に流れることになる。
（動作）
次に、図９を参照して、第４の実施の形態における電源回路５００の動作の詳細を説明する。ここでは、第２の実施の形態と異なる動作を中心に説明する。
【００７９】
第２の実施の形態における電源回路５００は、第２の実施の形態で示された動作状態（以下、第３動作モードと称す）に加えて、エンベロープ信号ＶｅｎｖがＤＣに近い低周波信号である場合に対応可能な新たな動作状態（以下、第４動作モードと称す）を有する。これらの動作状態は、第３の実施の形態と同様にスイッチ素子４１１のオンオフを制御することで変更することができる。
【００８０】
例えば、所定の周波数以上のエンベロープ信号Ｖｅｎｖが入力される場合、スイッチ素子４１１をオフ状態とすることで電源端子２４０と容量素子４１２とが切り離され、電源回路５００は第３動作モードに設定される。これにより、電源回路５００は、第２の実施の形態と同様に動作する。すなわち、電源電流Ｉｏｕｔ（出力負荷電流）が交流的に変化し、その周波数（ベースバンド周波数成分）が、メインアンプ回路２１０、比較器２０２、スイッチングレギュレータ２３０から構成される回路ループの自励発振周波数よりも高い場合でも、サブアンプ回路２２０から抵抗２５０に対する出力電圧ＶｏｕｔＡは、エンベロープ信号Ｖｅｎｖにより制御される本来の出力電圧“Ｖｅｎｖ”を維持する。これにより、電源電圧Ｖｏｕｔの変動を抑制することができる。
【００８１】
一方、所定の周波数より低いエンベロープ信号Ｖｅｎｖが入力される場合、スイッチ素子４１１をオン状態とすることで電源端子２４０と容量素子４１２とが接続され、電源回路４００は第２動作モードに設定される。この際、スイッチ素子４１１のスイッチング動作（オン動作）に同期してメインアンプ回路２１０（線形アンプ２１１）はオフ状態となる。この場合、スイッチングレギュレータ２３０から流れるスイッチング電流Ｉｓｗの交流成分はその大部分が容量素子４１２に流れ、残る交流電流成分が電源端子２４０から第１経路２５１（抵抗２５０）を介してサブアンプ回路２２０に流れることになる。又、第２の実施の形態と同様に、第１経路２５１を介してサブアンプ回路２２０Ｃに流れる電流Ｉｓｕｂ１に応じて、第５出力段インバータ２３からｐ×Ｉｓｕｂ１の電流が抵抗分圧回路３５０における抵抗３５１と抵抗３５２の接続端に流れることとなる。この結果、抵抗分圧回路３５０の分圧点における電圧ＶｏｕｔＢが変化し、その変化分に応じて比較器３６０からの出力（制御電圧Ｖｃｏｕｔ）の信号レベルが制御される。しかし、サブアンプ回路２２０Ｃに流れる交流電流は第２の実施の形態と比較して低減されるため、サブアンプ回路２２０Ｃ、比較器３６０、スイッチングレギュレータ２３０から構成される回路ループの自励発振周波数は第２の実施の形態と比較して低くなる。尚、第４動作モードでは、メインアンプ回路３１０（線形アンプ３１１）はオフ状態となるため、メインアンプ回路３１０における消費電力を低減することができる。
【００８２】
サブアンプ回路２２０Ｃの出力抵抗は自励発振周波数の信号に対して充分低い必要がある。しかし、第４動作モードに設定する際、その周波数は第２の実施の形態に比べて低いため、サブアンプ回路２２０Ｃの周波数帯域は低くても構わない。このため、サブアンプ回路２２０Ｃに搭載する線形アンプ２２１Ａとして、周波数帯域が低く消費電流の小さな線形アンプを利用することが可能となる。又、容量素子４１２によってサブアンプ回路２２０Ｃに流れる電流は小さくなるため、スイッチングレギュレータ２３０のスイッチング動作によって電源端子２４０に発生するリップル電圧も低減できる。
【００８３】
以上のように、第４の実施の形態における電源回路５００によれば、センス抵抗を利用しない形態においても、線形アンプ３１１がオフとなることで消費電力を削減でき、電源端子２４０に接続された容量素子４１２によってスイッチング動作による出力リップル電圧を低減できる。
【００８４】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。上述の実施の形態では、エンベロープ信号Ｖｅｎｖに応じた電源電流ＩｏｕｔをＲＦＰＡに供給する電源回路を一例として本発明を説明したが、メインアンプ回路に対する入力信号に応じた出力負荷電流を端子２４０から出力する半導体集積回路であれば、これに限らない。
【符号の説明】
【００８５】
１００：増幅器
２００、３００、４００、５００：電源回路
２０１：センス抵抗
２０２、３６０：比較器
２１０、３１０：メインアンプ回路
２２０、２２０Ａ、２２０Ｂ、２２０Ｃ：サブアンプ回路
２３０：スイッチングレギュレータ
２４０：電源端子
２５０、２６０：抵抗
２５１：第１経路
２５２：第２経路
２５３：第３経路
３１０：メインアンプ回路
３５０：抵抗分圧回路
４１０：出力容量回路
５００：電源回路
【図１】
2013132095.tif 000003
【図２】
2013132095.tif 000004
【図３】
2013132095.tif 000005
【図４】
2013132095.tif 000006
【図５】
2013132095.tif 000007
【図６】
2013132095.tif 000008
【図７】
2013132095.tif 000009
【図８】
2013132095.tif 000010
【図９】
2013132095.tif 000011