(57)【要約】【課題】シールド層と基板ＧＮＤとを簡便に導通させることができ、シールド効果の向上及び製造コストの低減をはかる。【解決手段】半導体装置の製造方法であって、基板１０上に複数個の半導体チップ２０を搭載し、且つダイシングラインを含むチップ周辺部に沿って、上面の高さが基板表面よりも高い導電体３０を形成する工程と、各半導体チップ２０及び導電体３０を樹脂層４０で被覆する工程と、樹脂層４０をダイシングラインに沿ってハーフカットし、且つ導電体３０の上面を露出させる工程と、ハーフカットにより露出した導電体３０及び樹脂層４０を導電材料で被覆する工程と、前記基板１０、前記導電体３０、及び導電材料４０をダイシングラインでカットし、個々の装置に切り出す工程と、を含む。【選択図】      図２
2013197209.tif 000002
【特許請求の範囲】
【請求項１】
基板上に搭載された半導体チップと、
前記基板の周辺部の少なくとも一部に沿って該基板上に設けられた導電体と、
前記導電体の上面の少なくとも一部を覆うことなく、前記基板の上部及び前記半導体チップを覆うように設けられた樹脂層と、
前記樹脂層を覆うように設けられ、且つ前記導電体の上面に直接接続されたシールド層と、を具備し
前記導電体は、前記半導体チップの周辺を囲むように設けられ
前記導電体の高さは、前記基板上の前記半導体チップ以外の部分よりも高く設定されていることを特徴とする半導体装置。
【請求項２】
基板上に搭載された半導体チップと、
前記基板の周辺部の少なくとも一部に沿って該基板上に設けられた導電体と、
前記導電体の上面少なくとも一部を覆うことなく、前記基板の上部及び前記半導体チップを覆うように設けられた樹脂層と、
前記樹脂層を覆うように設けられ、且つ前記導電体の上面に直接接続されたシールド層と、
を具備したことを特徴とする半導体装置。
【請求項３】
前記導電体の高さは、前記基板上の前記半導体チップ以外の部分よりも高く設定されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
基板上に複数個の半導体チップを搭載し、且つダイシングラインを含むチップ周辺部に沿って、上面の高さが基板表面よりも高い導電体を形成する工程と、
前記各半導体チップ及び前記導電体を樹脂層で被覆する工程と、
前記樹脂層を前記ダイシングラインに沿ってハーフカットし、且つ前記導電体の上面を露出させる工程と、
前記ハーフカットにより露出した前記導電体及び前記樹脂層を導電材料で被覆する工程と、
前記基板、前記導電体、及び前記導電材料を前記ダイシングラインでカットし、個々の装置に切り出す工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記ハーフカットする工程では前記導電体の幅よりも広いブレードを用い、前記装置に切り出す工程では前記導電体の幅よりも狭いブレードを用いることを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、シールド機能を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
通信機器等に使用される半導体装置においては、外部への不要電磁波の漏洩を抑制するために、シールド機能を有する半導体装置が用いられている。この半導体装置は、樹脂封止された半導体チップをシールド層で覆うように構成され、シールド層は基板ＧＮＤに接続されている。
【０００３】
しかし、この種の半導体装置においては、シールド層と基板ＧＮＤとを接続するための新たな工程が必要となり、製造コストが増大する。さらに、シールド層と基板ＧＮＤとの接続が不十分になる場合が多く、この場合には十分なシールド効果を得られないと云う問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２８８６１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発明が解決しようとする課題は、シールド層と基板ＧＮＤとを簡便に導通させることができる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置の製造方法は、基板上に複数個の半導体チップを搭載し、且つダイシングラインを含むチップ周辺部に沿って、上面の高さが基板表面よりも高い導電体を形成する工程と、前記各半導体チップ及び前記導電体を樹脂層で被覆する工程と、前記樹脂層を前記ダイシングラインに沿ってハーフカットし、且つ前記導電体の上面を露出させる工程と、前記ハーフカットにより露出した前記導電体及び前記樹脂層を導電材料で被覆する工程と、前記基板、前記導電体、及び前記導電材料を前記ダイシングラインでカットし、個々の装置に切り出す工程と、を含む。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係わる半導体装置の概略構成を示す断面図。
【図２】実施形態に係わる半導体装置の製造工程を示す断面図。
【図３】実施形態における半導体装置のダイシング前の状態を示す平面図。
【発明を実施するための形態】
【０００８】
以下、実施形態の半導体装置及びその製造方法を、図面を参照して説明する。
【０００９】
図１は、実施形態に係わる半導体装置の概略構成を示す断面図である。
【００１０】
配線基板１０上に、接着剤１１を介して半導体チップ２０がマウントされている。配線基板１０の表面側には、半導体チップ２０とワイヤボンディング１２で接続される配線１３が形成されている。配線基板１０の裏面側には複数の電極パッド１４が配置されており、これらの電極パッド１４は貫通ビア１５を介して表面側の配線１３に接続されている。
【００１１】
配線基板１０の上面の周辺部には、半導体チップ２０を囲むように導電体３０が設けられている。この導電体３０は、基板１０上の半導体チップ２０以外の部分よりも高く形成されている。さらに、導電体３０は、表面側の配線１３に直接接して設けられ、配線１３を介して基板ＧＮＤに接続されている。
【００１２】
配線基板１０の上面部は、導電体３０の上面を除いて半導体チップ２０及び配線１３等を被覆するように樹脂層４０で封止されている。そして、樹脂層４０を覆うように導電ペーストを用いて形成されたシールド層５０が設けられている。このシールド層５０は、導電体３０の上面に直接接しており、基板ＧＮＤと電気的に接続されている。なお、図中の１６，１７は絶縁膜を示している。
【００１３】
このような構成であれば、シールド層５０を設けているため、外部への不要電磁波の漏洩を抑制することができる。しかも、導電体３０を基板１０の周辺に沿ってチップ２０を囲むように設けているため、シールド層５０と導電体３０との接続面積が大きくなり、これらの接触抵抗を十分に小さくできると共に、シールド層５０と導電体３０との密着性を高めることができる。これにより、シールド効果を大幅に向上させることができる。
【００１４】
次に、本実施形態の半導体装置の製造方法について、図２を参照して説明する。
【００１５】
まず、図２（ａ）に示すように、配線基板１０上に複数の半導体チップ２０をマウントし、ダイシング領域を含む装置周辺部に導電体３０を形成する。この導電体３０の高さは、基板１０上の半導体チップ２０以外の他の部分よりも十分に高くなっている。また、導電体３０は、配線１３を介して基板ＧＮＤと電気的に接続されている。続いて、半導体チップ２０，導電体３０，及び配線１３等を覆うように、基板１０上を樹脂層４０で被覆する。
【００１６】
ここで、導電体３０は、図３の平面図に示すように、個々のチップ領域の周辺を囲むように設けられており、一部が基板ＧＮＤと接続されている。導電体３０は、導電性ペーストを塗布した後に硬化させたものであっても良いし、半田やメッキで形成したものであっても良い。さらに、スパッタで形成することも可能である。
【００１７】
次いで、図２（ｂ）に示すように、ダイシングライン上でブレード６０により導電体３０が露出するまで樹脂層４０をハーフカットする。ここで、ブレード６０の幅は導電体３０の幅よりも大きいものとする。さらに、ブレード６０は導電体３０に接する位置まで進行させるが、導電体３０を多少カットしても何ら問題ない。
【００１８】
次いで、図２（ｃ）に示すように、ハーフカットにより露出した導電体３０の上面及び樹脂層４０を被覆するように導電性ペーストを塗布し、樹脂層４０及び導電体３０の表面をシールド層５０で覆う。このとき、シールド層５０は基板ＧＮＤに接続された導電体３０に直接接触することになる。その後導電性ペーストを加熱処理し、例えばエポキシ系銀ペーストの様な熱硬化性の導電性ペーストであれば硬化、例えば半田ペーストであればリフローを行う。
【００１９】
次いで、図２（ｄ）に示すように、ダイシングライン上でシールド層５０、導電体３０、及び配線基板１０をカットし、個々の装置に切り出す。この時に用いるブレードは、導電体３０の幅よりも狭いものとする。これにより、導電体３０は隣接するチップ間で一方と他方に分離されることになる。
【００２０】
このように本実施形態では、ダイシング領域に導電体３０を設けておき、樹脂封止後のハーフカットで導電体３０の表面を露出させ、この状態でシールド層形成のための導電ペーストの塗布を行うことにより、シールド層５０を導電体３０に直接接触させることができる。そして、最終的なダイシングにより個々の装置に切り出した際も、導電体３０が各々の装置毎に残るため、シールド層５０と導電体３０との電気的接続がとれ、シールド層５０を基板ＧＮＤに電気的に接続することができる。
【００２１】
従って、先に説明したように、シールド層５０によるシールド効果を大幅に向上させることができる。また、導電体３０の高さを基板１０上の半導体チップ２０以外の部分よりも高くしておくことにより、ハーフカット時の切り込み精度を緩和することができる利点もある。
【００２２】
（変形例）
なお、本発明は上述した実施形態に限定されるものではない。
【００２３】
実施形態では、基板の周辺全体に亘って導電体を形成したが、導電体は必ずしもチップ周辺全体を囲む必要はなく、一部が途切れたものであっても良い。例えば、ダイシングラインに沿って４辺にそれぞれ設けられたものであっても良い。さらに、ダイシングラインに沿って設けられたものであれば良く、連続していても途切れていても良い。
【００２４】
また、半導体チップを搭載する基板としては、絶縁板の表面や裏面に配線を形成した配線基板に限るものではなく、リードフレームを用いることもできる。さらに、シールド層を形成する導電性ペーストとしては、銀ペースト、銅ペースト、半田ペーストなどを用いることができる。さらに、導電性ペーストに限るものではなく、メッキやスパッタでシールド層を形成することも可能である。
【００２５】
また、実施形態では、チップ面積の関係から導電体の幅をシールド層の厚みよりも狭くしているが、チップ面積に十分な余裕がある場合はシールド層の厚みよりも広くしても良い。即ち、導電体の幅をハーフカット時のブレードの厚みよりも厚くしておくことも可能である。
【００２６】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００２７】
１０…配線基板
１１…接着剤
１２…ワイヤ
１３…表面配線
１４…電極パッド
１５…貫通ビア
１６，１７…絶縁膜
２０…半導体チップ
３０…導電体
４０…樹脂層
５０…シールド層
【図１】
2013197209.tif 000003
【図２】
2013197209.tif 000004
【図３】
2013197209.tif 000005