(57)【要約】【課題】複数種類の膜が積層された積層膜を良好にエッチングすることが可能な半導体装置の製造方法を提供する。【解決手段】実施形態に係る半導体装置の製造方法は、複数種類の膜が積層された積層膜１８を下地領域１４，１６上に形成する工程と、積層膜上にマスクパターン２４を形成する工程と、マスクパターンをマスクとして用いて少なくともクラスターイオンビーム２６によって積層膜をエッチングする工程とを備える。【選択図】図２
2013197419.tif 000002
【特許請求の範囲】
【請求項１】
複数種類の膜が積層された積層膜を下地領域上に形成する工程と、
前記積層膜上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとして用いて少なくともクラスターイオンビームによって前記積層膜をエッチングして前記積層膜に貫通穴を形成する工程と、
を備え、
前記複数種類の膜はシリコン膜及びシリコン酸化膜を含む、或いは前記複数種類の膜は不純物濃度が互いに異なるシリコン膜を含み、
前記クラスターイオンビームを形成するためのガスはハロゲン系ガスを含み、
前記マスクパターンは、Ａｌ、Ｃｕ、Ｃｏ、Ｆｅ及びＮｉから選択された金属元素、２以上の前記金属元素の組み合わせで構成された合金、前記金属元素の酸化物、又は前記金属元素の窒化物を含み、
前記積層膜をエッチングする工程は、
第１の加速電圧で加速されたクラスターイオンビームによって前記積層膜をエッチングする工程と、
前記第１の加速電圧よりも低い第２の加速電圧で加速されたクラスターイオンビームによって前記積層膜をエッチングする工程と、
を含む
ことを特徴とする半導体装置の製造方法。
【請求項２】
複数種類の膜が積層された積層膜を下地領域上に形成する工程と、
前記積層膜上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとして用いて少なくともクラスターイオンビームによって前記積層膜をエッチングする工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記積層膜をエッチングすることにより前記積層膜に貫通穴が形成される
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記複数種類の膜はシリコン膜及びシリコン酸化膜を含む、或いは前記複数種類の膜は不純物濃度が互いに異なるシリコン膜を含む、或いは前記複数種類の膜は金属膜及びシリコン酸化膜を含む、或いは前記複数種類の膜はシリコン窒化膜及びシリコン酸化膜を含む
ことを特徴とする請求項２または請求項３に記載の半導体装置の製造方法。
【請求項５】
前記クラスターイオンビームを形成するためのガスはハロゲン系ガスを含む
ことを特徴とする請求項２乃至請求項４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記マスクパターンは、Ａｌ、Ｃｕ、Ｃｏ、Ｆｅ及びＮｉから選択された金属元素、２以上の前記金属元素の組み合わせで構成された合金、前記金属元素の酸化物、前記金属元素の窒化物、ＤＬＣ（diamond-like carbon）、ＢＮ、ＳｉＢＮ、ＳｉＢＣＮ、またはＳｉＣを含む
ことを特徴とする請求項２乃至請求項５のいずれか１つに記載の半導体装置の製造方法。
【請求項７】
前記積層膜をエッチングする工程は、
第１の加速電圧で加速されたクラスターイオンビームによって前記積層膜をエッチングする工程と、
前記第１の加速電圧よりも低い第２の加速電圧で加速されたクラスターイオンビームによって前記積層膜をエッチングする工程と、
を含むことを特徴とする請求項２乃至請求項６のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
メモリセルサイズの縮小化によって半導体メモリを高集積化することが、しだいに難しくなってきている。そこで、メモリセルを３次元的に積層して高集積化を実現する技術が提案されている。３次元型メモリ構造では、例えばゲート電極膜と層間絶縁膜とを交互に積層した後、積層されたゲート電極膜及び層間絶縁膜に１回のリソグラフィ及び１回のエッチングによって貫通穴を形成する。このような複数種類の膜が積層された積層膜をエッチングする場合には、良好な貫通穴を形成することが困難であった。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】応用物理、第７７巻第９号、pp.1072-1077 (2008)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数種類の膜が積層された積層膜を良好にエッチングすることが可能な半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置の製造方法は、複数種類の膜が積層された積層膜を下地領域上に形成する工程と、前記積層膜上にマスクパターンを形成する工程と、前記マスクパターンをマスクとして用いて少なくともクラスターイオンビームによって前記積層膜をエッチングする工程と、を備える。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図２】実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図３】実施形態の方法によって形成された貫通穴の側壁の状態を模式的に示した図である。
【図４】比較例の方法によって形成された貫通穴の側壁の状態を模式的に示した図である。
【図５】実施形態の方法によって貫通穴を形成した３次元型メモリ構造のＮＡＮＤ型フラッシュメモリの構成の一例を模式的に示した断面図である。
【図６】実施形態の方法によって貫通穴を形成した３次元型メモリ構造のＮＡＮＤ型フラッシュメモリの構成の他の例を模式的に示した断面図である。
【図７】ガスクラスターイオンビームを用いて積層膜にピラーを形成する例を示した平面図である。
【図８】ガスクラスターイオンビームを用いて積層膜にピラーを形成する例を示した断面図である。
【発明を実施するための形態】
【０００７】
３次元型メモリ構造では、例えばゲート電極膜と層間絶縁膜とを交互に積層した後、積層されたゲート電極膜及び層間絶縁膜に１回のリソグラフィ及び１回のエッチングによって貫通穴を形成する。このような３次元型メモリ構造において、ゲート電極膜及び層間絶縁膜の積層数が増加すると、貫通穴のアスペクト比が非常に高くなる。そのため、良好な貫通穴を形成することが難しくなってくる。特に、エッチングレートが互いに異なる２種類の膜（ゲート電極膜及び層間絶縁膜）に対して同一のエッチング工程によって貫通穴を形成するため、良好な貫通穴を形成することが極めて困難である。具体的には、エッチングレートの大きい膜では横方向のエッチング速度が相対的に速く、エッチングレートの小さい膜では横方向のエッチング速度が相対的に遅いため、貫通穴の側壁に凹凸が生じる。その結果、良好な特性を有するメモリセルの形成が困難になる。
【０００８】
上述したような問題は、３次元型メモリ構造に限らず、複数種類の膜が積層された積層膜を同一のエッチング工程によってエッチングする場合には生じ得るものである。
【０００９】
これに対し、本実施形態は、ガスクラスターイオンビームを用いることにより、高アスペクト比を有する貫通穴を良好に形成し、上記問題を解決するものである。
【００１０】
以下、実施形態を図面を参照して説明する。  図１及び図２は、本実施形態に係る半導体装置の製造方法を模式的に示した断面図である。本実施形態では、３次元型メモリ構造技術を用いたＮＡＮＤ型フラッシュメモリについて、貫通穴の形成方法について説明する。
【００１１】
まず、図１に示すように、シリコン基板等の半導体基板１２上に、下部電極１４を形成し、下部電極１４上にエッチングストップ層１６を形成する。エッチングストップ層１６には、後述するガスクラスターイオンビームを用いたエッチング工程において、エッチング耐性の高い材料が用いられる。すなわち、エッチングストップ層１６は、後述する層間絶縁膜２０及びゲート電極膜２２に比べてエッチングレートが十分に低い。具体的には、エッチングストップ層１６には、Ａｌ、Ｃｕ、Ｃｏ、Ｆｅ及びＮｉから選択された金属元素、２以上の上記金属元素の組み合わせで構成された合金、上記金属元素の酸化物、又は上記金属元素の窒化物が含まれる。
【００１２】
なお、上記の例では、下部電極１４とエッチングストップ層１６とを別々に設けたが、下部電極１４とエッチングストップ層１６とを共通化してもよい。すなわち、エッチングストップ層１６に低抵抗材料を用いる場合には、エッチングストップ層１６が下部電極を兼ねるようにしてもよい。
【００１３】
次に、下部電極１４及びエッチングストップ層１６を含む下地領域上に、複数種類の膜が積層された積層膜１８を形成する。具体的には、複数の層間絶縁膜２０及び複数のゲート電極膜２２を交互に積層する。層間絶縁膜２０にはシリコン酸化膜が用いられ、ゲート電極膜２２膜には不純物がドーピングされたポリシリコン膜が用いられる。各層間絶縁膜２０及び各ゲート電極膜２２の厚さは、３０ｎｍ程度以下である。
【００１４】
次に、積層膜１８上にマスクパターン２４を形成する。すなわち、積層膜１８上にマスク膜を形成し、このマスク膜をパターニングすることでマスクパターン２４が形成される。マスクパターン２４は、マトリクス状に配列された複数の開口パターンを有している。マスクパターン２４には、後述するガスクラスターイオンビームを用いたエッチング工程において、エッチング耐性の高い材料が用いられる。すなわち、マスクパターン２４に用いるマスク膜は、層間絶縁膜２０及びゲート電極膜２２に比べてエッチングレートが十分に低い。具体的には、マスクパターン２４には、Ａｌ、Ｃｕ、Ｃｏ、Ｆｅ及びＮｉから選択された金属元素、２つ以上の上記金属元素の組み合わせで構成された合金、上記金属元素の酸化物、上記金属元素の窒化物、ＤＬＣ（diamond-like carbon）、ＢＮ、ＳｉＢＮ、ＳｉＢＣＮ、或いはＳｉＣが含まれる。
【００１５】
次に、図２に示すように、マスクパターン２４をマスクとして用いて、ガスクラスターイオンビーム（ＧＣＩＢ）２６によって積層膜１８をエッチングする。ガスクラスターイオンビームとは、ガスソースから生成されたクラスターイオンビームのことである。本実施形態では、ガスクラスターイオンビームを形成するためのソースガスは、ハロゲン系ガスを含んでいる。具体的には、ソースガスとしてフッ素（Ｆ）系、塩素（Ｃｌ）系、或いは臭素（Ｂｒ）系のガスを、適宜選択して用いる。このように、ソースガス及びマスク材料を適宜選択することにより、積層膜１８のエッチングレートを、マスクパターン２４のエッチングレート及びエッチングストップ層１６のエッチングレートに比べて十分に高くすることができる。したがって、マスクパターン２４をハードマスクとして確実に機能させることができ、エッチングストップ層１６でエッチングを確実にストップさせることができる。本工程により、積層膜１８に１００ｎｍ以下の直径を有する貫通穴２８が形成される。
【００１６】
ここで、ガスクラスターイオンビーム（ＧＣＩＢ）の生成方法に付いて簡単に説明する。ガスクラスターイオンビーム装置では、ソースガスを狭いノズルを通して高真空中に放出することで、超音速のガス噴射が生じる。このガス噴射の最中の断熱膨張によってソースガスが冷却されて凝集し、クラスターが生成される。このクラスターは、イオナイザー内でフィラメントから放出された熱電子と衝突する。その結果、クラスターから電子が放出され、クラスターは正イオン化される。イオン化されたクラスターは、加速電極によって１ｋｅＶから数十ｋｅＶ程度に加速され、集束されたイオンビームが形成される。集束されたイオンビームは、磁石によって質量分離されてモノマーイオンが除去される。さらに、イオンビームはニュートライザーによって中性化され、試料に照射される。試料は走査可能な試料ホルダに載せられており、走査時間を制御することでエッチング深さが調整される。
【００１７】
図３は、本実施形態の方法によって形成された貫通穴２８の側壁の状態を模式的に示した図である。すなわち、ガスクラスターイオンビームを用いて積層膜１８をエッチングした場合の、貫通穴２８の側壁の状態を模式的に示した図である。図４は、比較例の方法によって形成された貫通穴の側壁の状態を模式的に示した図である。比較例では、ＲＩＥ（reactive ion etching）を用いて積層膜１８をエッチングしている。
【００１８】
ＲＩＥを用いた比較例の方法では、図４に示すように、プラズマ中のモノマーイオン３２によって積層膜全体の異方性エッチングを行うことは可能であるが、プラズマ中のラジカル３４等の等方的なエッチング作用によって貫通穴の側壁に凹凸が生じる。すなわち、層間絶縁膜（シリコン酸化膜）２０のエッチングレートとゲート電極膜（ポリシリコン膜）２２のエッチングレートが異なるため、貫通穴の側壁に凹凸が生じる。
【００１９】
これに対して、ガスクラスターイオンビームを用いた本実施形態の方法では、図３に示すように、貫通穴の側壁に凹凸が生じることを防止することができ、スムーズな側壁を形成することが可能である。
【００２０】
ガスクラスターイオンビームを用いた方法では、ラジカル等の等方的なエッチング作用がない。そのため、横方向へのエッチング作用が抑制され、異種材料間の反応性の違いに起因して生じる側壁の凹凸を防止することができる。
【００２１】
また、ガスクラスターイオンビームを用いた方法では、被エッチング材料の表面で、クラスターに含まれる数千個以上の粒子による多体衝突が生じる。そのため、被エッチング材料の表面は瞬間的に数万度以上の高温及び数十ＧＰａ以上の高圧となり、被エッチング材料の表面は溶融状態に近い状態となる。その結果、異種材料間（本実施形態では、層間絶縁膜２０とゲート電極膜２２との間）でミキシングが生じると考えられる。そして、このようなミキシングされた状態でエッチングが行われるため、単一材料をエッチングしているのと実質的に同様のエッチングが進行すると考えられる。その結果、貫通穴の側壁に凹凸が生じることを防止することができる。
【００２２】
また、ガスクラスターイオンビームが被エッチング材料の表面すれすれに入射した場合には、凹部に比べて凸部が優先的にエッチングされる。このようなガスクラスターイオンビームの特性も、側壁の凹凸を防止する要因となる。
【００２３】
なお、ガスクラスターイオンビームのエッチング室は高真空状態に維持されており、またガスクラスターイオンビームは非常に直進性に優れている。そのため、垂直性の極めて高いエッチングを行うことが可能である。これも、ガスクラスターイオンビームを用いて高アスペクト比の微細穴の加工を行う際の利点となる。
【００２４】
以上のようにして、ガスクラスターイオンビームを用いた方法によって積層膜１８に貫通穴２８が形成される。
【００２５】
以後の基本的な工程は、通常の３次元型メモリ構造のＮＡＮＤ型フラッシュメモリの製造方法と同様である。すなわち、上述した方法によって形成された貫通穴２８内に、ブロック絶縁膜、電荷蓄積絶縁膜、トンネル絶縁膜、チャネル用半導体膜（シリコン膜）、及びプラグ絶縁膜を順次形成する。さらに、ビット線やソース線を形成することで、３次元型メモリ構造のＮＡＮＤ型フラッシュメモリが形成される。
【００２６】
以上のように、本実施形態では、層間絶縁膜２０及びゲート電極膜２２の積層膜をガスクラスターイオンビームを用いてエッチングすることにより、高アスペクト比を有する微細な貫通穴を良好に形成することができる。すなわち、層間絶縁膜２０及びゲート電極膜２２のエッチングレートの違いに起因して生じる貫通穴の側壁の凹凸を防止することができ、スムーズな側壁を形成することができる。
【００２７】
また、シリコン酸化膜で形成された層間絶縁膜２０及びポリシリコン膜で形成されたゲート電極膜２２は、いずれもシリコンを含んでいる。そのため、ガスクラスターイオンビームのソースガスにフッ素系のガス等のハロゲン系のガスを用いることにより、層間絶縁膜２０及びゲート電極膜２２を容易にエッチング除去することが可能である。
【００２８】
また、マスクパターン２４は、Ａｌ、Ｃｕ、Ｃｏ、Ｆｅ及びＮｉから選択された金属元素、２つ以上の上記金属元素の組み合わせで構成された合金、上記金属元素の酸化物、上記金属元素の窒化物、ＤＬＣ（diamond-like carbon）、ＢＮ、ＳｉＢＮ、ＳｉＢＣＮ、或いはＳｉＣを含んでいる。上記金属元素等のマスク材料は、フッ素系、塩素系、臭素系のガス等のハロゲン系のガスに対してエッチング耐性が高い（エッチングレートが低い）条件を選択することが可能である。したがって、上記の材料で形成されたマスクパターン２４をガスクラスターイオンビームに対するハードマスクとして用いることにより、確実に貫通穴２８を形成することができる。同様に、エッチングストップ層１６にも上記の材料を用いることにより、積層膜のエッチングを確実にストップさせることができる。
【００２９】
したがって、本実施形態によれば、積層膜１８に良好な貫通穴２８を形成することができ、特性や信頼性に優れた半導体装置を形成することが可能となる。
【００３０】
図５は、上述した方法によって貫通穴を形成した３次元型メモリ構造のＮＡＮＤ型フラッシュメモリの構成の一例を模式的に示した断面図である。
【００３１】
下地領域となるソース線４２上に積層構造４４が形成されている。すなわち、上述した実施形態で述べたような層間絶縁膜４６及びゲート電極膜４８が交互に積層されている。最下層のゲート電極膜４８は下部選択ゲート電極、最上層のゲート電極膜４８は上部選択ゲート電極であり、下部選択ゲート電極及び上部選択ゲート電極に挟まれたゲート電極膜４８はコントロールゲート電極である。
【００３２】
積層構造４４に形成された貫通穴内には、絶縁膜（ブロック絶縁膜、電荷蓄積絶縁膜及びトンネル絶縁膜の積層膜）５０、チャネル用半導体膜（ポリシリコン膜）５２、及びプラグ絶縁膜５４が順次形成されている。また、チャネル用半導体膜５２の両端部には、拡散層５６が形成されている。
【００３３】
上側の拡散層５６には、ビット線５８が接続されている。また、上述した構造の周囲には絶縁膜６０が形成されている。
【００３４】
図５に示した構成において、層間絶縁膜４６及びゲート電極膜４８の積層膜に貫通穴を形成する際に、上述したガスクラスターイオンビームを用いた方法を用いることで、高アスペクト比を有する微細な貫通穴を良好に形成することが可能である。したがって、特性や信頼性に優れたＮＡＮＤ型フラッシュメモリを形成することが可能となる。
【００３５】
図６は、上述した方法によって貫通穴を形成した３次元型メモリ構造のＮＡＮＤ型フラッシュメモリの構成の他の例を模式的に示した断面図である。
【００３６】
下地領域となるバックゲート６２上に積層構造６４が形成されている。すなわち、上述した実施形態で述べたような層間絶縁膜６６及びゲート電極膜６８が交互に積層されている。最上層のゲート電極膜６８は選択ゲート電極であり、選択ゲート電極の下層側に設けられたゲート電極膜６８はコントロールゲート電極である。
【００３７】
積層構造６４に形成された貫通穴内及びバックゲート６２内には、絶縁膜（ブロック絶縁膜、電荷蓄積絶縁膜及びトンネル絶縁膜の積層膜）７０、チャネル用半導体膜（ポリシリコン膜）７２、及びプラグ絶縁膜７４が順次形成されている。また、チャネル用半導体膜７２の端部には、拡散層７６が形成されている。
【００３８】
拡散層７６には、ビット線７８及びソース線８０が接続されている。また、上述した構造の周囲には絶縁膜８２が形成されている。
【００３９】
図６に示した構成において、層間絶縁膜６６及びゲート電極膜６８の積層膜に貫通穴を形成する際に、上述したガスクラスターイオンビームを用いた方法を用いることで、高アスペクト比を有する微細な貫通穴を良好に形成することが可能である。したがって、特性や信頼性に優れたＮＡＮＤ型フラッシュメモリを形成することが可能となる。
【００４０】
なお、上述した実施形態では、層間絶縁膜２０にシリコン酸化膜を用い、ゲート電極膜２２にポリシリコン膜を用いたが、必ずしもこの組み合わせに限定されるものではない。例えば、不純物濃度が互いに異なるシリコン膜を用いるようにしてもよい。具体的には、層間絶縁膜２０のシリコン酸化膜の代わりにノンドープのポリシリコン膜を用い、ゲート電極膜２２には高濃度の不純物（ドナー或いはアクセプター用の不純物）がドープされたポリシリコン膜を用いるようにしてもよい。また、層間絶縁膜２０としてシリコン酸化膜を用い、ゲート絶縁膜２２としてＭｏ、Ｗ等の金属膜を用いるようにしてもよい。さらには、ゲート絶縁膜２２部分を後から埋め込む製造工程を用いる場合には、層間絶縁膜２０としてシリコン酸化膜を用い、ゲート絶縁膜２２部分の犠牲層としてシリコン窒化膜を用いるようにしてもよい。
【００４１】
また、上述した実施形態において、第１の加速電圧で加速されたガスクラスターイオンビームによって積層膜１８をエッチングし、その後、第１の加速電圧よりも低い第２の加速電圧で加速されたガスクラスターイオンビームによって積層膜１８をエッチングするようにしてもよい。第２の加速電圧は、一定電圧であってもよいし変化させてもよい。第２の加速電圧を変化させる場合には、高い電圧から低い電圧へと変化させることが好ましい。
【００４２】
ガスクラスターイオンビームの加速電圧が高すぎる、すなわちクラスターの粒子エネルギーが高すぎると、被エッチング面にクレーター状の凹凸が生じる場合がある。加速電圧を低くすると、エッチングレートは低下するが、被エッチング面の平坦性を向上させることが可能である。そこで、例えば、第１の加速電圧を６０ｋＶ程度として積層膜１８に貫通穴を形成し、その後、第２の加速電圧を１０ｋＶ程度或いは１０ｋＶよりも低くして貫通穴の側壁の平坦化を行う。
【００４３】
このように、ガスクラスターイオンビームの加速電圧を高電圧から低電圧へと変化させることで、高スループットの加工を行うことができるとともに、平坦性に優れた側壁の形成が可能である。
【００４４】
また、上述した実施形態では、ガスクラスターイオンビームのみによって貫通穴を形成するようにしたが、ガスクラスターイオンビームとＲＩＥ（reactive ion etching）とを組み合わせて貫通穴を形成するようにしてもよい。具体的には、ます、ＲＩＥによって貫通穴を形成する。その後、ガスクラスターイオンビームを用いたエッチングを行い、ＲＩＥによって貫通穴の側壁に生じた凹凸をスムーズにする。このような方法によっても、高スループットの加工を行うことができるとともに、平坦性に優れた側壁の形成が可能である。
【００４５】
また、上述した実施形態では、積層膜に貫通穴を形成する際にガスクラスターイオンビームを用いる方法について説明したが、積層膜にピラーを形成する際に上述したようなガスクラスターイオンビームを用いてもよい。
【００４６】
図７及び図８は、上述したようなガスクラスターイオンビームを用いて、ＭＴＪ（magnetic tunnel junction）素子用の積層膜にピラーを形成する例を示した図である。図７は平面図であり、図８は断面図である。
【００４７】
まず、下地基板１０２上に、記憶層１０４、トンネルバリア層１０６及び参照層１０８の積層膜を形成する。この積層膜上に、マスクパターン１１０を形成する。マスクパターン１１０は、マトリクス状に配列された複数の円形パターンを有している。
【００４８】
次に、マスクパターン１１０をマスクとして用いて、ガスクラスターイオンビーム１１２によって積層膜をエッチングする。これにより、記憶層１０４、トンネルバリア層１０６及び参照層１０８の積層膜にピラー１１４が形成される。
【００４９】
このように、ガスクラスターイオンビームを用いることにより、高アスペクト比を有するピラーを良好に形成することができる。すなわち、記憶層１０４、トンネルバリア層１０６及び参照層１０８のエッチングレートの違いに起因して生じるピラーの側壁の凹凸を防止することができ、スムーズな側壁を形成することができる。したがって、特性や信頼性に優れた半導体装置を形成することが可能となる。
【００５０】
なお、上述した実施形態や各種変形では、ガスソースから生成されたクラスターイオンビーム（ガスクラスターイオンビーム）を用いたが、固体ソースや液体ソースから生成されたクラスターイオンビームを用いることも可能である。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１２…半導体基板      １４…下部電極      １６…エッチングストップ層
１８…積層膜      ２０…層間絶縁膜      ２２…ゲート電極膜
２４…マスクパターン      ２６…ガスクラスターイオンビーム
２８…貫通穴
３２…モノマーイオン      ３４…ラジカル
４２…ソース線      ４４…積層構造      ４６…層間絶縁膜
４８…ゲート電極膜      ５０…絶縁膜      ５２…チャネル用半導体膜
５４…プラグ絶縁膜      ５６…拡散層      ５８…ビット線
６０…絶縁膜
６２…バックゲート      ６４…積層構造      ６６…層間絶縁膜
６８…ゲート電極膜      ７０…絶縁膜      ７２…チャネル用半導体膜
７４…プラグ絶縁膜      ７６…拡散層      ７８…ビット線
８０…ソース線      ８２…絶縁膜
１０２…下地基板      １０４…記憶層      １０６…トンネルバリア層
１０８…参照層      １１０…マスクパターン
１１２…ガスクラスターイオンビーム      １１４…ピラー
【図１】
2013197419.tif 000003
【図２】
2013197419.tif 000004
【図３】
2013197419.tif 000005
【図４】
2013197419.tif 000006
【図５】
2013197419.tif 000007
【図６】
2013197419.tif 000008
【図７】
2013197419.tif 000009
【図８】
2013197419.tif 000010