(57)【要約】【課題】半導体素子と配線基板との絶縁性の向上。【解決手段】半導体素子１５０が第２接合層１４０の開口部１４５内に配置されると、接合層１２０において、開口部１４５の深さＨと、開口部１４５の天面１４５ａと半導体素子１５０の裏面１５５との間の距離ｈとの差分Δｈに相当する余剰部が生じる。第２の配線基板１１０が半導体素子１５０の裏面側、すなわち、第２接合層１４０の第２の面１４２上に積層して配置され、配線基板１００、１１０、半導体素子１５０および接合層１２０が拡散接合による加熱・加圧により一体的に接合されるとき、接合層１２０の余剰部は、接合時の加熱、圧縮による変形により、開口部１４５の側壁１４５ｂと半導体素子１５０の側面１５４との間の空隙を充填するように変形する。この結果、半導体素子１５０の側面１５４の周囲は、第２接合層１４０により封止される。【選択図】図１
2013197258.tif 000002
【特許請求の範囲】
【請求項１】
回路基板であって、
ビアおよびパターン配線が形成された配線基板と、
前記配線基板の所定面上に積層して配置され、前記配線基板と半導体素子とを接合するとともに、無機系材料を主成分とする接合層と、を備え、
前記接合層は、
前記ビアに対応する位置に形成された少なくとも一つの貫通孔と、
前記貫通孔と連通し、前記配線基板が積層される面とは異なる面側に形成され、前記半導体素子を配置するための開口部と、
前記貫通孔内に配置され、前記開口部に配置される前記半導体素子の電極部と前記配線基板とを導通する導電接合部と、を有し、
前記半導体素子が前記開口部内に配置されたときに、前記開口部の深さが、前記開口部の天面と前記半導体素子の底面との間の距離より大きいことを特徴とする、回路基板。
【請求項２】
請求項１記載の回路基板であって、
前記貫通孔は、前記導電接合部の体積と、前記半導体素子の前記電極部の体積との積算体積以上の容積を有するように形成されており、
前記開口部の深さは、前記半導体素子の筐体の厚みより大きいことを特徴とする、
回路基板。
【請求項３】
請求項１または請求項２記載の回路基板であって、
前記接合部は、前記開口部の深さと、前記開口部の天面と前記半導体素子の底面との間の距離と、の差分に対応する前記接合層の余剰部分の体積は、前記半導体素子と前記開口部との間に形成される空隙の容積以上となるように形成されている、
回路基板。
【請求項４】
請求項１または請求項２記載の回路基板であって、
前記開口部は、テーパ状に形成されている、
回路基板。
【請求項５】
請求項１または請求項２記載の回路基板であって、
前記開口部の内壁は、前記積層の方向に沿った平面状に形成されている、
回路基板。
【請求項６】
半導体モジュールの製造方法であって、
ビアとパターン配線が形成された第１の配線基板および第２の配線基板を製造する工程と、
無機系材料を主成分とする接合層を前記第１の配線基板の所定面上に積層して配置する工程と、
前記接合層に、
前記ビアに対応する位置に少なくとも一つの貫通孔を形成すること、および、
天面を有するとともに、前記貫通孔と連通し、半導体素子が配置されたときに、前記天面と前記半導体素子の底面との間の距離より大きな深さを有する開口部を前記第１の配線基板が配置されている第１の面とは異なる面側に形成すること、を含む工程と、
前記貫通孔内に、前記半導体素子の電極部と前記第１の配線基板とを導通するための導電接合部を形成する工程と、
前記導電接合部と、前記半導体素子の前記電極部とが導通可能となるように、前記開口部内に前記半導体素子を接合する工程と、
前記第２の配線基板を、前記接合層の前記第１の面とは反対側の第２の面上に配置する工程と、
前記第１の配線基板、前記第２の配線基板、前記接合層および前記半導体素子を、加熱圧着し、前記第１の配線基板と前記接合層、および、前記接合層と前記第２の配線基板を拡散接合する工程と、を備える半導体モジュールの製造方法。
【請求項７】
請求項６記載の半導体モジュールの製造方法であって、
前記貫通孔は、前記導電接合部の体積と、前記半導体素子の前記電極部の体積との積算体積以上の容積を有するように形成され、
前記開口部は、前記半導体素子の筐体の厚みより大きい深さを有するように形成される、
半導体モジュールの製造方法。
【請求項８】
請求項６または請求項７記載の半導体モジュールの製造方法であって、
前記開口部の深さと、前記開口部の天面と前記半導体素子の底面との間の距離と、の差分に対応する前記接合層の余剰部分の体積は、前記半導体素子と前記開口部との間に形成される空隙の容積以上となるように形成する、
半導体モジュールの製造方法。
【請求項９】
請求項６ないし請求項８記載の半導体モジュールの製造方法であって、
前記開口部は、テーパ状に形成される、
半導体モジュールの製造方法。
【請求項１０】
請求項６ないし請求項８記載の半導体モジュールの製造方法であって、
前記開口部の内壁は、前記積層の方向に沿った平面状に形成される、
半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板により構成される回路基板、回路基板に半導体素子が搭載された半導体パワーモジュール、および、それらの製造方法に関する。
【背景技術】
【０００２】
従来から、表裏両面に電極を備えた半導体素子と、半導体素子の各々の面に接合される配線基板と、配線基板と半導体素子の間を絶縁するための絶縁層とを備える多層構造の半導体モジュールが利用されている。半導体素子と配線基板との間を封止する方法として、例えば、半導体素子を収容可能に形成された開口部を有する絶縁性の封止層を用いる方法が利用されている。この方法では、半導体素子を封止層の開口部に嵌め込んで配線基板により挟み込み、配線基板、半導体素子および絶縁層を加熱圧着することにより、半導体素子と配線基板とが封止・接合される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−６６５８２号公報
【特許文献２】特開２０１０−２８７８６９号公報
【特許文献３】特開２００９−１７０９３０号公報
【特許文献４】特開２００４−２５３５７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術では、半導体素子を開口部内へ円滑に嵌め込むために、開口部は半導体素子の外形よりも大きく形成されている必要がある。すなわち、積層方向の断面において、開口部の断面積は、半導体素子の断面積よりも大きい。そのため、半導体素子の実装後において、半導体素子の側面と開口部の側壁との間に空隙が生じ、半導体素子と配線基板との絶縁性能が低下するおそれがある。
【０００５】
本発明は上述の課題に鑑みてなされたものであり、半導体素子と配線基板との絶縁性の向上を目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］
回路基板であって、ビアおよびパターン配線が形成された配線基板と、前記配線基板の所定面上に積層して配置され、前記配線基板と半導体素子とを接合するとともに、無機系材料を主成分とする接合層と、を備え、前記接合層は、前記ビアに対応する位置に形成された少なくとも一つの貫通孔と、前記貫通孔と連通し、前記配線基板が積層される面とは異なる面側に形成され、前記半導体素子を配置するための開口部と、前記貫通孔内に配置され、前記開口部に配置される前記半導体素子の電極部と前記配線基板とを導通する導電接合部と、を有し、前記半導体素子が前記開口部内に配置されたときに、前記開口部の深さが、前記開口部の天面と前記半導体素子の底面との間の距離より大きいことを特徴とする、回路基板。
【０００８】
適用例１の回路基板によれば、接合層の開口部は、開口部の深さが、開口部の天面と半導体素子の底面との間の距離よりも大きくなるように形成されている。従って、接合層において、開口部の深さと、開口部の天面と半導体素子の底面との間の距離との差分に相当する余剰部材を生じさせることができる。よって、配線基板と接合層の間や、接合層の開口部の側壁と半導体素子の側面との間に空隙が生じた場合、当該空隙を余剰部材で補填（充填）することができる。従って、半導体素子と配線基板との間の絶縁性の向上による半導体素子の沿面放電の防止や、空隙が存在することによる半導体素子の損傷の抑制を図ることができる。また、配線基板に製造上生じる反りに起因して配線基板と接合層との間に空隙が生じた場合にも、当該空隙を余剰部材で補填（充填）することができる。従って、配線基板と接合層との間の接合強度を向上できる。
【０００９】
［適用例２］
適用例１記載の回路基板であって、前記貫通孔は、前記導電接合部の体積と、前記半導体素子の前記電極部の体積との積算体積以上の容積を有するように形成されており、前記開口部の深さは、前記半導体素子の筐体の厚みより大きいことを特徴とする、回路基板。
【００１０】
適用例２の回路基板によれば、貫通孔は、導電接合部の体積と、半導体素子の前記電極部の体積との積算体積以上の容積を有するように形成され、開口部は、深さが半導体素子の厚みより大きくなるように形成されている。従って、開口部への半導体素子の実装時、電極部の全体が貫通孔内へ収容され、半導体素子の筐体の上面と開口部の天面とを確実に接触させることができる。よって、半導体素子の筐体の上面と接合層との間の絶縁性を確保でき、この結果、半導体素子の沿面放電の防止をすることができる。また、半導体素子の側面と開口部の側壁の間に形成される空隙を、接合層の余剰部材により充填することができる。
【００１１】
［適用例３］
適用例１または適用例２の回路基板であって、前記接合部は、前記開口部の深さと、前記開口部の天面と前記半導体素子の底面との間の距離と、の差分に対応する前記接合層の余剰部分の体積は、前記半導体素子と前記開口部との間に形成される空隙の容積以上である、回路基板。
【００１２】
適用例３の回路基板によれば、接合層は、余剰部分の体積が、半導体素子と開口部との間に形成される空隙の容積以上となるように形成されている。従って、半導体素子と開口部との間に形成される空隙を、より確実に充填できる。
【００１３】
［適用例４］
適用例１または適用例２記載の回路基板であって、前記開口部は、テーパ状に形成されている、回路基板。
【００１４】
適用例４の回路基板によれば、開口部がテーパ形状となるように形成されている。従って、接合層と配線基板との接合時に積層方向に加圧され、空隙の充填効率を向上でき、気泡の発生を抑制できる。よって、配線基板と半導体素子との間の絶縁性を向上できる。
【００１５】
［適用例５］
適用例１ないし適用例３記載の回路基板であって、前記開口部の内壁は、前記積層の方向に沿った平面状に形成されている、回路基板。
【００１６】
適用例５の回路基板によれば、開口部の内壁は、積層方向に沿った平面状に形成されている。従って、開口部を、例えばパンチングなど、簡易な方法により製造できる。
【００１７】
［適用例６］
半導体モジュールの製造方法であって、ビアとパターン配線が形成された第１の配線基板および第２の配線基板を製造する工程と、無機系材料を主成分とする接合層を前記第１の配線基板の所定面上に積層して配置する工程と、前記接合層に、前記ビアに対応する位置に少なくとも一つの貫通孔を形成すること、および、天面を有するとともに、前記貫通孔と連通し、前記半導体素子が配置されたときに、前記天面と前記半導体素子の底面との間の距離より大きな深さを有する開口部を前記第１の配線基板が配置されている第１の面とは異なる面側に形成すること、を含む工程と、前記貫通孔内に、前記半導体素子の電極部と前記第１の配線基板とを導通するための導電接合部を形成する工程と、前記導電接合部と、前記半導体素子の前記電極部とが導通可能となるように、前記開口部内に前記半導体素子を接合する工程と、  前記第２の配線基板を、前記接合層の前記第１の面とは反対側の第２の面上に配置する工程と、前記第１の配線基板、前記第２の配線基板、前記接合層および前記半導体素子を、加熱圧着し、前記第１の配線基板と前記接合層、および、前記接合層と前記第２の配線基板を拡散接合する工程と、を備える半導体モジュールの製造方法。
【００１８】
適用例６の半導体モジュールの製造方法によれば、開口部の深さが、開口部の天面と半導体素子の底面との間の距離よりも大きくなるように接合層が形成される。従って、接合層において、開口部の深さと、開口部の天面と半導体素子の底面との間の距離との差分に相当する余剰部材を生じさせることができる。よって、配線基板と接合層の間や、接合層の開口部の側壁と半導体素子の側面との間に空隙が生じた場合に、接合における加熱・圧着により、当該空隙を余剰部材で補填（充填）することができる。従って、半導体素子と配線基板との間の絶縁性の向上による半導体素子の沿面放電の防止や、空隙が存在することによる半導体素子の損傷の抑制を図ることができる。
【００１９】
［適用例７］
適用例６記載の半導体モジュールの製造方法であって、前記貫通孔は、前記導電接合部の体積と、前記半導体素子の前記電極部の体積との積算体積以上の容積を有するように形成され、前記開口部は、前記半導体素子の筐体の厚みより大きい深さを有するように形成される、半導体モジュールの製造方法。
【００２０】
適用例７の半導体モジュールの製造方法によれば、貫通孔は、導電接合部の体積と、半導体素子の前記電極部の体積との積算体積以上の容積を有するように形成され、開口部は、深さが半導体素子の厚みより大きくなるように形成されている。従って、開口部への半導体素子の実装時、電極部の全体が貫通孔内へ収容され、半導体素子の筐体の上面と開口部の天面とを確実に接触させることができる。よって、半導体素子の筐体の上面と接合層との間の絶縁性を確保でき、この結果、半導体素子の沿面放電の防止をすることができる。また、半導体素子の側面と開口部の側壁の間に形成される空隙を、接合層の余剰部材により充填することができる。
【００２１】
［適用例８］
適用例６または適用例７記載の半導体モジュールの製造方法であって、前記開口部の深さと、前記開口部の天面と前記半導体素子の底面との間の距離と、の差分に対応する前記接合層の余剰部分の体積は、前記半導体素子と前記開口部との間に形成される空隙の容積以上となるように形成する、半導体モジュールの製造方法。
【００２２】
適用例８の回路基板によれば、接合層は、余剰部分の体積が、半導体素子と開口部との間に形成される空隙の容積以上となるように形成される。従って、半導体素子と開口部との間に形成される空隙を、より確実に充填できる。
【００２３】
［適用例９］
適用例６ないし適用例９いずれかに記載の半導体モジュールの製造方法であって、前記開口部は、テーパ状に形成される、半導体モジュールの製造方法。
【００２４】
適用例９の半導体モジュールの製造方法によれば、開口部がテーパ形状となるように形成されている。従って、接合層と配線基板との接合時に積層方向に加圧されることにより、空隙の充填効率を向上でき、気泡の発生を抑制できる。
【００２５】
［適用例１０］
適用例６ないし適用例９いずれかに記載の半導体モジュールの製造方法であって、前記開口部の内壁は、前記積層の方向に沿った平面状に形成される、半導体モジュールの製造方法。
【００２６】
適用例１０の回路基板によれば、開口部の内壁は、積層方向に沿った平面状に形成される。従って、開口部の形成において、例えばパンチングなど、簡易な方法を利用できる。
【００２７】
本発明において、上述した種々の態様は、適宜、組み合わせたり、一部を省略したりして適用することができる。
【図面の簡単な説明】
【００２８】
【図１】第１実施例における半導体パワーモジュール１０の概略構成を示す断面図。
【図２】第１実施例における半導体パワーモジュール１０について説明する分解断面図。
【図３】第１実施例における半導体パワーモジュール１０の製造方法を説明する工程図。
【図４】第１接合層１３０の作製について説明する説明図。
【図５】第２接合層１４０の作製について説明する説明図。
【図６】第１実施例における第１の配線基板１００と接合層１２０との仮接合について示す説明図。
【図７】第１実施例における第１の配線基板１００と接合層１２０との仮接合について示す説明図。
【図８】第１実施例における半導体素子１５０の実装状態を示す説明図。
【図９】第１実施例における第２の配線基板１１０と接合層１２０との仮接合について示す説明図。
【図１０】拡散接合時における、余剰部１４８による空隙５００部分の充填について説明する。
【図１１】第２実施例における接合層２２０と半導体素子１５０との間の空隙部分の充填について説明する説明図。
【発明を実施するための形態】
【００２９】
Ａ．第１実施例：
Ａ１．半導体モジュール概略構成：
図１は、第１実施例における半導体パワーモジュール１０の概略構成を示す断面図である。図２は、第１実施例における接合前の半導体パワーモジュール１０の分解断面図である。半導体パワーモジュール１０は、第１の配線基板１００、第２の配線基板１１０と、接合層１２０と、半導体素子１５０とを備える。第１の配線基板１００と接合層１２０は、回路基板１５を構成する。以降、明細書では、第１の配線基板１００と第２の配線基板１１０を、単に、配線基板とも呼ぶ。
【００３０】
配線基板１００、１１０は、セラミックス材料、もしくはガラス成分を混合したガラスセラミックス材料により形成されている。セラミックス材料としては、例えば、酸化アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ3Ｎ4）などが用いられる。
【００３１】
第１の配線基板１００は、制御回路やコンデンサなどの電子部品が搭載される第１の面１０５と、第１の面１０５とは反対側に形成されている第２の面１０６と、第１の面１０５と第２の面１０６との間を電気的に接続するための内層ビアホール１０１と、パターン配線１０９を備える他、第１の面１０５上に配置される外部接続用の電極端子（図示せず）等を備える。パターン配線１０９は、第１の配線基板１００の表面、内部の層の表面に形成されている。図１では、第１の配線基板１００の内部の層に形成されたパターン配線は省略されている。
【００３２】
第２の配線基板１１０は、半導体素子１５０が実装される第１の面１１５と、放熱板などの部品が搭載され得る第２の面１１６と、半導体素子１５０と電気的に導通するための金属製のバンプ１１８と、パターン配線１１９を備える。第２の配線基板１１０は、例えば、セラミックス板に回路パターン配線１１９が直接接合された基板、いわゆる、DBC（Direct Bonding Copper）基板とよばれる基板が用いられる。
【００３３】
半導体素子１５０は、筐体１５１と、筐体１５１の表面１５３に形成されている電極部１５２と、筐体１５１の裏面１５５側に形成されている薄膜状の電極層１５９とを備える。電極部１５２は、電極パッドおよび電極パッド上に形成されている金属製の突状のバンプからなる。電極部１５２および電極層１５９は、例えば、金（Ａｕ）を主成分として形成されている。電極部１５２のバンプは、予め、バンプ形状に加工された金属柱を所望の位置に配置することにより形成してもよいし、アルミニウム、銅、錫、酸化銀等の金属種を主成分とするペーストを、電極パッド上に、フォトリソパターンにより転写する方法やスクリーン印刷により印刷する方法により形成してもよい。半導体素子１５０は、導電接合部１３６、パターン配線１０９および内層ビアホール１０１を介して、第１の配線基板１００と電気的に接続される。また、半導体素子１５０は、第２の配線基板１１０のバンプ１１８，パターン配線１１９を介して第２の配線基板１１０と電気的に接続される。
【００３４】
接合層１２０は、第１の配線基板１００の第２の面１０６側に配置され、第１接合層１３０，第２接合層１４０とからなる絶縁性の薄いガラスシートである。接合層１２０は、半導体素子１５０と配線基板１００、１１０とを絶縁する。接合層１２０は、絶縁性の無機系材料を主成分とし、半導体素子の実装時の加熱工程により軟化する粉末ガラスにより形成されている。粉末ガラスは、例えば、ＺｎＯ−Ｂ2Ｏ3−ＳｉＯ2、など、酸化ケイ素、酸化亜鉛、酸化ホウ素、酸化ビスマスなどの混相として形成される。接合層１２０の詳細な構成について図２を参照して説明する。
【００３５】
第１接合層１３０は、第１の配線基板１００と半導体素子１５０とを絶縁する。第１接合層１３０は、内層ビアホール１０１に対応する位置Ｐに形成された少なくとも一つの貫通孔１３５と、貫通孔１３５内に配置された導電接合部１３６とを有する。換言すれば、第１接合層１３０の貫通孔１３５は、後述する第２接合層１４０の開口部１４５の天面１４５ａに形成されている。貫通孔１３５内に導電接合部１３６が配置されることにより、導電接合部１３６と貫通孔１３５の側壁１３５ａとによって窪み部１３７が形成される。
【００３６】
導電接合部１３６は、導電性の金属を主成分として形成されている。導電性の金属として、例えば、銅、銀、錫、アルミニウムなどを用いてもよい。導電接合部１３６は、半導体素子１５０が開口部１４５に配置されると、半導体素子１５０の電極部１５２と第１の配線基板１００とを導通する。
【００３７】
窪み部１３７は、後述する半導体素子１５０の電極部１５２の体積以上の容積を有し、図２に示すように、導電接合部１３６の厚みをｄ１、第１接合層１３０の厚みをｄ２、電極部１５２の高さをｄ３とし、第１の配線基板１００の反りにより発生する、電極部１５２の高さバラつきの許容値をｄ４とすると、電極部１５２の高さｄ３は、窪み部１３７の高さｄ５＝（導電接合部１３６の厚みｄ２−第１接合層１３０の厚みｄ１）に対して、許容値ｄ４を加えた大きさよりも大きくなるように、すなわち、電極部１５２の高さｄ３≧窪み部１３７の高さｄ５＋許容値ｄ４を満たすように設計される。このように設計することにより、導電接合部１３６と電極部１５２とを確実に接触させることができ、第１の配線基板１００と半導体素子１５０との導通を確保できる。その理由は以下に説明する通りである。
【００３８】
第１の配線基板１００は製造時に微小な反り等が生じることがあるので、窪み部１３７の厚み方向の高さと、電極部１５２の厚み方向の高さｄ３とを等しくすると、第１の配線基板１００の微小な反りの影響により、電極部１５２の窪み部１３７側の先端と対向する窪み部１３７との間に隙間が生じてしまうことがある。つまり、電極部１５２と導電接合部１３６との電気的接続が担保できなくなる。そのため、電極部１５２の厚み方向の高さｄ３は、第１の配線基板１００の厚み方向の高さバラつきｄ４を考慮すること、つまり、電極部１５２の高さｄ３＞窪み部１３７の高さｄ５を満たすことで窪み部１３７内への半導体素子１５０の配置時、電極部１５２と導電接合部１３６との電気的接続を確実に担保できる。第１の配線基板１００に微小な反り等が生じても、「電極部１５２の高さｄ３−窪み部１３７の高さｄ５」以下の接合面の高さバラつきが許容される。
【００３９】
なお、電極部１５２の高さｄ３≧窪み部１３７の高さｄ５＋許容値ｄ４であるので、第１の配線基板１００、接合層１２０および半導体素子１５０の接合前において、半導体素子１５０を開口部１４５内に配置したとき、半導体素子１５０の表面１５３と第２接合層１４０との間には若干の隙間が生じることがある。しかし、既述の通り、窪み部１３７の容積は、電極部１５２の体積より大きいので、接合時の加熱圧着により、電極部１５２が溶融して窪み部１３７内に全て収容され、電極部１５２の高さｄ３＝窪み部１３７の高さｄ５となり、半導体素子１５０の表面１５３と第１接合層１３０の第２の面１３２とは密着する。
【００４０】
また、説明の便宜上、上記では、導電接合部１３６の厚みｄ１および第１接合層１３０の厚みｄ２を、単に厚みと表しているが、第１接合層１３０や導電接合部１３６は、厚みが完全に均一ではないことがあるため、測定位置によって厚みにばらつきが生じることがある。また、半導体素子１５０の電極部１５２は、第１実施例に示すような平面状に形成されるだけでなく、例えば、球状に形成されることもある。そのため、ｄ１〜ｄ３を、以下のように定義してもよい。すなわち、導電接合部１３６の厚みｄ１は、導電接合部１３６における、第１の配線基板１００の第１の面１０５から、導電接合部１３６の半導体素子１５０側の面までの距離の最大値を表し、第１接合層１３０の厚みｄ２は、第１の配線基板１００の第１の面１０５側の面から、第１接合層１３０の、半導体素子１５０側の面までの距離の最大値を表し、電極部１５２の高さｄ３は、半導体素子１５０の表面１５３からの、電極部１５２の積層方向の高さの最大値を表す。
【００４１】
第２接合層１４０は、貫通孔１３５と連通し、第１の配線基板１００が積層される第１の面１３１とは異なる第２の面１３２側に形成され、半導体素子１５０を配置するための開口部１４５を有する。半導体素子１５０が開口部１４５に配置されると、半導体素子１５０の電極部１５２は貫通孔１３５内に収容され、電極部１５２と第１の配線基板１００とが導通される。
【００４２】
図２に示すように、開口部１４５は、半導体素子１５０の側面１５４と、開口部１４５の側壁１４５ｂとの間に、数ｎｍ〜数ｍｍ程度の空隙が生じるように、半導体素子１５０の筐体１５１の外形より大きく形成されている。こうすることにより、開口部１４５への半導体素子１５０の嵌め込みを円滑に行うことができる。また、開口部１４５の天面１４５ａ（第１の面１４１）から第２接合層１４０の第２の面１４２までの距離に当たる、開口部１４５の積層方向の深さＨは、半導体素子１５０が開口部１４５内に配置された状態における、開口部１４５の天面１４５ａと、半導体素子１５０の裏面１５５との間の距離ｈ（図１）より大きい。
【００４３】
半導体素子１５０が第２接合層１４０の開口部１４５内に配置されると、接合層１２０において、開口部１４５の深さＨと、開口部１４５の天面１４５ａと半導体素子１５０の裏面１５５との間の距離ｈとの差分Δｈに相当する余剰部１４８が生じる。第２の配線基板１１０が半導体素子１５０の裏面側、すなわち、第２接合層１４０の第２の面１４２上に積層して配置され、配線基板１００、１１０、半導体素子１５０および接合層１２０が拡散接合による加熱・加圧により一体的に接合されるとき、余剰部１４８は、接合時の加熱、圧縮による変形により、開口部１４５の側壁１４５ｂと半導体素子１５０の側面１５４との間の空隙を充填するように変形する。この結果、半導体素子１５０の側面１５４の周囲は、第２接合層１４０により封止され、配線基板１００、１１０と半導体素子１５０との間の絶縁性が向上される。また、配線基板１００、１１０の製造時の反りに起因して第１の配線基板１００、第２の配線基板１１０と接合層１２０との間に形成される空隙を余剰部１４８により補填（充填）され、第１の配線基板１００，１１０と接合層１２０との接合強度が向上される。余剰部１４８による空隙の充填については、後述する製造方法において詳細に説明する。
【００４４】
配線基板１００、１１０、半導体素子１５０および接合層１２０が一体的に接合されると、第１の配線基板１００と半導体素子１５０とは、導電接合部１３６、電極部１５２を介して電気的に接続され、半導体素子１５０と第２の配線基板１１０とは、半導体素子１５０の裏面１５５の配線層１５９、第２の配線基板１１０のバンプ１１８およびパターン配線１１９を介して電気的に接続される。
【００４５】
また、電極部１５２と導電接合部１３６は接合時の加熱変形により、窪み部１３７内にて、その空間部を充填するように変形する。変形に伴い、半導体素子１５０は第１の配線基板１００側へ移動し、第１接合層１３０の第２の面１３２（換言すれば、開口部１４５の天面１４５ａ）と半導体素子１５０の表面１５３とが、隙間無く接合される。
【００４６】
なお、電極部１５２および窪み部１３７は、電極部１５２の体積と窪み部１３７の容積とが等しくなるように形成されることが好ましいが、電気的接続が担保されていれば、「窪み部１３７の容積＞電極部１５２の体積」であってもよい。
【００４７】
Ａ２．製造方法：
半導体パワーモジュール１０の製造方法を、図３〜図１０を用いて説明する。図３は、第１実施例における半導体パワーモジュール１０の製造方法を説明する工程図である。
【００４８】
ステップＳ１０では、内層ビアホール１０１とパターン配線１０９を含む配線基板１００とパターン配線１１９を含む１１０が作製される。
【００４９】
ステップＳ１２では、接合層１２０を構成する第１接合層１３０、第２接合層１４０が作製される。図４は、第１接合層１３０の作製について説明する説明図である。図５は、第２接合層１４０の作製について説明する説明図である。
【００５０】
第１接合層１３０を構成するガラスシート３３０（図４（ａ））および第２接合層１４０を構成するガラスシート３４０（図５（ａ））が作製される。具体的には、後述する拡散接合処理における加熱により軟化する粉末ガラスと、熱分解性の有機結着剤とを、有機溶媒や水などの溶媒を用いて形成されたスラリーが、ドクターブレード法によるシートキャスティング、もしくは、押し出し成型等の方法によりシート状に成形され、乾燥されることにより、ガラスシート３３０、３４０が作製される。粉末ガラスとして、酸化ケイ素、酸化亜鉛、酸化ホウ素、酸化鉛、酸化ビスマスなどを混層として形成される粉末ガラス、例えば、ＺｎＯ−Ｂ2Ｏ3−ＳｉＯ2を利用できる。また、第１接合層１３０、第２接合層１４０には、フィラーとしてアルミナ等のセラミックス粉末材料が配合されても良い。
【００５１】
作製された第１接合層１３０を構成するガラスシート３３０において、図４（ｂ）に示すように、第１の配線基板１００の内層ビアホール１０１に対応する位置Ｐに対して、レーザもしくはマイコンパンチなどの機械加工が施され、貫通孔１３５が形成される。
【００５２】
次に、図４（ｃ）に示すように、貫通孔１３５内に、導電接合部１３６が形成される。具体的には、貫通孔１３５に、導電接合部１３６を構成するペーストがスクリーン印刷により一部充填される。ペーストは、金属を主成分としており、例えば、アルミニウムや酸化銀、銅、ナノ金属、ハンダ合金のような、後述する拡散接合により溶融する金属種と、熱分解性の有機結着剤とを、有機溶媒や水などの溶媒を用いて混練することにより形成される。なお、ペーストの充填には、スクリーン印刷に限られず、例えば、ディスペンサーによる吐出などの方法を用いられてもよい。貫通孔１３５内に導電接合部１３６が形成されることに伴い、窪み部１３７が形成される。このように、第１接合層１３０が形成される。
【００５３】
また、第２接合層１４０を構成するガラスシート４３０において、図５（ｂ）に示すように、半導体素子１５０が実装される位置に対して、レーザもしくはマイコンパンチなどの機械加工が施され、開口部１４５が形成される。この際、開口部１４５は、半導体素子１５０の側面１５４と、開口部１４５の側壁１４５ｂとの間に、数ｎｍ〜数ｍｍ程度の空隙が生じるように、半導体素子１５０の筐体１５１の外形より大きく形成される。また、開口部１４５は、積層方向の深さＨが、半導体素子１５０が開口部１４５内に配置された状態における、第２接合層１４０の第１の面１４１と、半導体素子１５０の裏面１５５との間の距離ｈより大きくなるように形成される。換言すれば、第２接合層１４０の厚みが、第２接合層１４０の第１の面１４１と、半導体素子１５０の裏面１５５との間の距離ｈより大きくなるように形成される。このように、第２接合層１４０が形成される。
【００５４】
ステップＳ１４では、第１の配線基板１００と接合層１２０とが仮接着される。図６は、第１実施例における第１の配線基板１００と第１接合層１３０との仮接着について示す説明図である。図７に示すように、第１接合層１３０の導電接合部１３６と第１の配線基板１００の内層ビアホール１０１とが導通可能となるように、導電接合部１３６と内層ビアホール１０１とを対向させ、第１接合層１３０の第１の面１３１上に第１の配線基板１００を積層し（換言すれば、第１の配線基板１００の第２の面１０６上に第１接合層１３０を積層し）、第１接合層１３０に含まれる有機結着剤の接着力により仮接着する。当該有機接着剤は熱処理時に分解、除去される。
【００５５】
続いて、図７に示すように、第１接合層１３０の第２の面１３２上に、第２接合層１４０が位置合わせされて積層され、第１接合層１３０および第２接合層１４０に含まれる有機結着剤の接着力により、第１接合層１３０と第２接合層１４０とが仮接着され、接合層１２０が形成される。第１接合層１３０と第２接合層１４０との位置合わせとは、貫通孔１３５と開口部１４５とが、半導体素子１５０の実装に適合するように、換言すれば、貫通孔１３５と開口部１４５とが連通され、開口部１４５内への半導体素子１５０配置時において、電極部１５２が窪み部１３７内に収容されるように、位置合わせすることを含む。
【００５６】
ステップＳ１６では、半導体素子１５０が、接合層１２０の開口部１４５内に実装される。図８は、第１実施例における半導体素子１５０の実装状態を示す説明図である。図８に示すように、半導体素子１５０が開口部１４５内に配置されることにより、半導体素子１５０の電極部１５２は、接合層１２０の貫通孔１３５内に収容され、導電接合部１３６と電気的に導通される。電極部１５２は、窪み部１３７の容積以下の体積となるように予め形成されている。具体的には、アルミニウムや酸化銀、銅、錫、ナノ金属、ハンダ合金のような、後述するステップＳ２０の加熱工程において溶融する金属種で形成された金属製のバンプを、電極部１５２上に配置する。バンプは、所望の位置にボール状に形成された金属を配置し、加熱処理により柱状形状とするボール搭載法により形成しても良いし、半導体素子１５０の予め対応する位置に、バンプとなる金属を転写する方法や、既述の金属種を主成分とするペーストを、スクリーン印刷により印刷する方法、フォトリソパターンによりマスキングを施しメッキ法により所望の位置に金属バンプを形成してもよい。
【００５７】
ステップＳ１８では、開口部１４５内に半導体素子１５０が配置された状態で、接合層１２０と第２の配線基板１１０とが仮接着される。図９は、第１実施例における第２の配線基板１１０と接合層１２０との仮接着について示す説明図である。図９に示すように、第２の配線基板１１０のバンプ１１８と、半導体素子１５０の裏面１５５の配線層１５９とが対向するように接合層１２０と第２の配線基板１１０とを位置合わせし、接合層１２０に含まれる有機結着剤の接着力により仮接合する。当該有機接着剤は熱処理時に分解、除去される。
【００５８】
配線基板１００、１１０、接合層１２０および半導体素子１５０を拡散接合により接合し、半導体パワーモジュールを製造する（ステップＳ２０）。具体的には、配線基板１００、１１０、接合層１２０および半導体素子１５０を、積層方向に加圧するとともに、接合層１２０、導電接合部１３６、電極部１５２、バンプ１１８が熱融着する温度に加熱する。加圧および加熱により、第１の配線基板１００と接合層１２０との接合面、接合層１２０と第２の配線基板１１０との接合面で原子の拡散が生じ、配線基板１００、１１０と接合層１２０とは接合される。また、半導体素子１５０の電極部１５２と導電接合部１３６、および、半導体素子１５０の裏面１５５の配線層１５９とバンプ１１８についても、加熱により両材料が溶融し、接合される。
【００５９】
図１０を参照して、拡散接合時における、余剰部１４８による空隙５００部分の充填について説明する。図１０（ａ）は、加熱・圧着される前における半導体素子１５０の実装箇所を拡大して示しており、図１０（ｂ）は、加熱・圧着された後における半導体素子１５０の実装箇所を拡大して示している。
【００６０】
図１０（ａ）に示すように、半導体素子１５０が開口部１４５に収容された状態では、半導体素子１５０は、第２の配線基板１１０に当接する裏面１５５が、開口部１４５の端部、すなわち、第２接合層１４０の第２の面１４２からΔｈ（深さＨ−距離ｈ）だけ開口部１４５内に入り込んだ位置となるように実装されている。従って、第２接合層１４０のうち、開口部１４５を除く他の部分には、厚みΔｈ分の余剰部１４８が存在することとなる。厚みΔｈは、余剰部１４８の体積が空隙５００の容積以上となるように規定される。
【００６１】
図１０（ｂ）に示すように、配線基板１００、１１０、接合層１２０および半導体素子１５０が拡散接合において、加熱され、積層方向に押圧されると第２の配線基板１１０が半導体素子１５０および第２接合層１４０に押しつけられる。このとき、第２接合層１４０の基材であるガラス組成物の軟化温度よりも高温となっているため、第２接合層１４０は流動性に富み、開口部１４５の側壁１４５ｂと、半導体素子１５０の間の空隙５００は、第２接合層１４０により充填される。こうすることにより、半導体素子１５０の筐体１５１の外表面（表面１５３、側面１５４）が絶縁性の第２接合層１４０により被覆されるので、半導体素子１５０の電極部１５２と第２の配線基板１１０のパターン配線１１９との間の絶縁性が向上され、半導体素子１５０の沿面放電が防止される。
【００６２】
空隙５００の充填に伴い、第２接合層１４０の厚みは、接合前の厚みＨより若干薄いＨ１となる。第２接合層１４０の薄層化に伴い、溶融している第２の配線基板１１０のバンプ１１８は、水平方向（押圧方向と略直交する方向）に広がり、厚みが若干薄くなる。バンプ１１８がこのように流動することにより、第２の配線基板１１０と第２接合層１４０、半導体素子１５０との接合強度を確保できる。
【００６３】
接合層１２０、導電接合部１３６、電極部１５２およびバンプ１１８が熱融着する温度とは、例えば、導電接合部１３６、電極部１５２およびバンプ１１８を構成する金属の融点および接合層１２０の材料のガラス組成物の軟化点のうち、いずれか高い温度としてもよい。第１実施例では、導電接合部１３６、電極部１５２およびバンプ１１８の材料として、融点６６０℃のアルミニウムを用い、接合層１２０の材料として軟化点６４０℃のＺｎＯ−Ｂ2Ｏ3−ＳｉＯ2ガラスを用い、両材料が熱融着する温度６７０℃で５分間加熱する。また、第１実施例では、配線基板１００、１１０、接合層１２０および半導体素子１５０を、１００ｋPa程度の圧力で加圧する。以上説明した通り、図１に示す第１実施例の半導体パワーモジュール１０が作製される。
【００６４】
以上説明した第１実施例の回路基板１５、半導体パワーモジュール１０、半導体パワーモジュール１０の製造方法によれば、接合層１２０の開口部１４５は、開口部１４５の深さが、開口部１４５の天面１４５ａと半導体素子１５０の裏面１５５との間の距離ｈよりも大きくなるように形成されている。従って、接合層１２０において、開口部１４５の深さＨと、開口部１４５の天面１４５ａと半導体素子１５０の裏面１５５との間の距離ｈとの差分Δｈに相当する余剰部１４８を生じさせることができる。よって、配線基板１００、２００と接合層１２０の間や、接合層１２０の開口部１４５の側壁１４５ｂと半導体素子１５０の側面１５４との間に空隙５００が生じた場合、当該空隙５００を余剰部１４８で補填（充填）することができる。従って、半導体素子１５０と配線基板１００，１１０との間の絶縁性の向上、より具体的には、半導体素子１５０の電極部１５２と第２の配線基板１１０のパターン配線１１９との間の絶縁性が向上されるので、半導体素子１５０の沿面放電の防止を図ることができる。また、半導体素子周囲に空隙が存在することによる半導体素子１５０の損傷の抑制を図ることができる。また、配線基板１００，１１０に製造上生じる反りに起因して配線基板１００，１１０と接合層１２０との間に空隙が生じた場合にも、当該空隙を余剰部１４８で補填（充填）することができる。従って、配線基板１００，１１０と接合層１２０との間の接合強度を向上できる。
【００６５】
また、第１実施例の回路基板１５、半導体パワーモジュール１０、半導体パワーモジュール１０の製造方法によれば、貫通孔１３５は、導電接合部１３６の体積と、半導体素子１５０の電極部１５２の体積との積算体積以上の容積を有するように形成され、開口部１４５は、深さＨが半導体素子１５０の厚みより大きくなるように形成されている。従って、開口部１４５への半導体素子１５０の実装時、電極部１５２の全体が貫通孔１３５内へ収容され、半導体素子１５０の表面１５３と開口部１４５の天面１４５ａとを確実に接触させることができる。よって、半導体素子１５０の表面１５３と接合層１２０との間の絶縁性を確保して半導体素子１５０の沿面放電を抑制しつつ、半導体素子１５０の側面１５４と開口部１４５の側壁１４５ｂの間に形成される空隙を、接合層１２０により充填することができる。
【００６６】
また、第１実施例の回路基板１５、半導体パワーモジュール１０、半導体パワーモジュール１０の製造方法によれば、開口部の内壁は、積層方向に沿った平面状に形成されている。従って、開口部を、例えばパンチングなど、簡易な方法により製造できる。
【００６７】
Ｂ．第２実施例：
第２実施例では、半導体素子１５０を実装するための接合層の開口部の形状を、第１の配線基板１００から第２の配線基板１１０に向けて拡径するテーパ形状とする。なお、第２実施例において、接合層の開口部の形状以外は、第１実施例と同様の構成、機能、作用を有しているので、第１実施例の符号を用いて説明する。また、第２実施例の半導体パワーモジュール２０は、第１実施例の半導体パワーモジュール１０と同様の製造工程により製造される。
【００６８】
図１１は、第２実施例における接合層２２０と半導体素子１５０との間の空隙部分の充填について説明する説明図である。図１１（ａ）は、加熱・圧着される前における半導体素子１５０の実装箇所を拡大して示しており、図１１（ｂ）は、加熱・圧着された後における半導体素子１５０の実装箇所を拡大して示している。接合層２２０は、第１の接合層２３０と第２接合層２４０とから構成される。図１１に示すように、第２実施例では、接合層２２０の第２接合層２４０の開口部２４５は、第１の配線基板１００から第２の配線基板１１０に向けて拡径するテーパ形状に形成されている。開口部２４５の深さＨは、第１実施例の開口部１４５の深さＨと同一である。
【００６９】
図１１（ａ）に示すように、半導体素子１５０が開口部２４５に収容された状態では、半導体素子１５０は、第２の配線基板１１０に当接する裏面１５５が、開口部２４５の端部、すなわち、第２接合層２４０の第２の面２４２からΔｈ（深さＨ−距離ｈ）だけ開口部２４５内に入り込んだ位置となるように実装されている。従って、第２接合層２４０のうち、開口部２４５を除く他の部分には、厚みΔｈ分の余剰部２４８が存在することとなる。
【００７０】
図１１（ｂ）に示すように、配線基板１００、１１０、接合層２２０および半導体素子１５０が拡散接合において、加熱され、積層方向に押圧されると第２の配線基板１１０が半導体素子１５０および第２接合層２４０に押しつけられる。このとき、第２接合層２４０の基材であるガラス組成物の軟化温度よりも高温となっているため、第２接合層２４０は流動性に富み、開口部２４５の側壁２４５ｂと、半導体素子１５０の間の空隙５１０は、第２接合層１４０により充填される。なお、図１１（ｂ）において、充填される前の開口部２４５を破線で示す。こうすることにより、半導体素子１５０の筐体１５１の表面が絶縁性の第２接合層２４０により被覆されるので、半導体素子１５０の電極部１５２と第２の配線基板１１０のパターン配線１１９との間の絶縁性が向上され、半導体素子１５０の沿面放電が防止される。
【００７１】
空隙５１０の充填に伴い、第２接合層２４０の厚みは、接合前の厚みＨより若干薄いＨ１’となる。第２接合層２４０の薄層化に伴い、溶融している第２の配線基板１１０のバンプ１１８は、水平方向（押圧方向と略直交する方向）に広がり、厚みが若干薄くなる。バンプ１１８がこのように流動することにより、第２の配線基板１１０と第２接合層２４０、半導体素子１５０との接合強度を確保できる。
【００７２】
以上説明した第２実施例の半導体パワーモジュール２０によれば、開口部がテーパ形状となるように形成されている。従って、接合層と配線基板との接合時に積層方向に加圧されることにより、空隙の充填効率を向上でき、気泡の発生を抑制できる。
【００７３】
Ｃ．変形例：
（１）第１実施例では、接合層１２０は、複数のガラスシートが積層して構成される多層構造を有しているが、単層構造であってもよい。この場合、例えば、１枚のガラスシートに対して、レーザ照射やパンチングなどの加工を施すことで、貫通孔１３５、開口部１４５を形成する方法を利用できる。
【００７４】
（２）第１実施例、第２実施例において、第２接合層１４０のガラスシートは、複数枚のガラスシートが積層されて形成されても良い。こうすることにより、開口部１４５の形状（例えば、第２実施例におけるテーパ形状等）のサイズ変更をより柔軟に行うことができ、第２接合層１４０の作製手法として、特に有効である。例えば、第１実施例では、第１接合層１３０に窪み部１３７が形成されるように、貫通孔１３５内の一部に導電接合部１３６を充填しているが、導電接合部１３６の積層方向の厚みに相当する厚みを有する層を第１接合層とするとともに、窪み部１３７の厚みに相当する厚みを有する層と、第１実施例における第２接合層１４０の２層からなる層を第２接合層としてもよい。第１実施例の第１接合層１３０の貫通孔１３５内に導電接合部１３６を充填して窪み部１３７が形成される場合、導電接合部１３６を構成する導電性のペーストの充填時に、当該ペーストが貫通孔１３５の壁面に付着したり、漏洩したりし、絶縁性が低下する可能性がある。一方、本変形例のように、第
２接合層を複数層にすることにより、導電性のペーストの付着や漏洩を抑制でき、絶縁性の低下を抑制できる。
【００７５】
（３）第1実施例では、第１接合層１３０、第２接合層１４０を作製（貫通孔１３５内に導電接合部１３６が充填されている状態）した後に、第１の配線基板１００に仮接着しているが、例えば、第１接合層１３０、第２接合層１４０を構成するガラスシート３３０，３４０を作製し、第１の配線基板１００にガラスシート３３０を仮接着し，ガラスシート３３０にガラスシート３４０を仮接着した後に、レーザなどにより開口部１４５、貫通孔１３５を形成し、導電接合部１３６を貫通孔１３５内に充填してもよい。すなわち、接合層１２０の形成と、接合層１２０と第１の配線基板１００との仮接着との順番は、どのような順番であってもよい。
【００７６】
以上、本発明の種々の実施例について説明したが、本発明はこれらの実施例に限定されず、その趣旨を逸脱しない範囲で種々の構成をとることができる。
【符号の説明】
【００７７】
１０…半導体パワーモジュール
１５…回路基板
２０…半導体パワーモジュール
１００…配線基板
１０１…内層ビアホール
１０５…第１の面
１０６…第２の面
１０９…配線パターン
１１０…接合層
１１５…第１の面
１１６…第２の面
１１８…バンプ
１１９…パターン配線
１２０…接合層
１２１…第１の面
１３０…第１接合層
１３１…第１の面
１３２…第２の面
１３５…貫通孔
１３５ａ…側壁
１３６…導電接合部
１３７…窪み部
１４０…第２接合層
１４１…第１の面
１４２…第２の面
１４５…開口部
１４５ａ…天面
１４５ｂ…側壁
１４８…余剰部
１４９…第２接合層
１５０…半導体素子
１５１…筐体
１５２…電極部
１５３…上面
１５４…側面
１５５…裏面
１５９…電極層
２２０…接合層
２４０…第２接合層
２４５…開口部
２４５ｂ…側壁
２４２…第２の面
２４８…余剰部
３３０…ガラスシート
４３０…ガラスシート
５００…空隙
【図１】
2013197258.tif 000003
【図２】
2013197258.tif 000004
【図３】
2013197258.tif 000005
【図４】
2013197258.tif 000006
【図５】
2013197258.tif 000007
【図６】
2013197258.tif 000008
【図７】
2013197258.tif 000009
【図８】
2013197258.tif 000010
【図９】
2013197258.tif 000011
【図１０】
2013197258.tif 000012
【図１１】
2013197258.tif 000013