(57)【要約】【課題】正しい周波数差を速やかに演算可能な周波数差演算回路の提案。【解決手段】周波数差演算回路１０において、第１の周波数差演算部１３は、第１の入力周波数ｆ１と発振周波数が第１の入力周波数ｆ１の非整数倍である非整数倍発振部１１の発振周波数ｆ３との差を演算する。他方、第２の周波数差演算部１５は、第１の入力周波数ｆ１を整数倍した周波数との差が所定の誤差範囲でなる第２の入力周波数ｆ２と非整数倍発振部１１の発振周波数ｆ３との差を演算する。そして、加算部１７は、第１の周波数差演算部１３の演算結果と第２の周波数差演算部１５の演算結果とを加算することで、第１の入力周波数ｆ１と第２の入力周波数ｆ２との差「Δｆ＝ｆ１−ｆ２」を演算する。【選択図】図２
2013197882.tif 000002
【特許請求の範囲】
【請求項１】
発振周波数が第１の入力周波数の非整数倍である発振部と、
前記第１の入力周波数と前記発振部の発振周波数との差を演算する第１の演算部と、
前記第１の入力周波数を整数倍した周波数との差が所定の誤差範囲でなる第２の入力周波数と前記発振部の発振周波数との差を演算する第２の演算部と、
前記第１の演算部の演算結果と前記第２の演算部の演算結果とを用いて、前記第１の入力周波数と前記第２の入力周波数との差を演算する第３の演算部と、
を備えた周波数差演算回路。
【請求項２】
前記発振部はリングオシレーターを有して構成される、
請求項１に記載の周波数差演算回路。
【請求項３】
前記リングオシレーターはＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路で構成され、
前記周波数差演算回路が１チップで構成された、
請求項２に記載の周波数差演算回路。
【請求項４】
前記第３の演算部は、前記第１の演算部の演算結果と前記第２の演算部の演算結果とを加算することで、前記第１の入力周波数と前記第２の入力周波数との差を演算する、
請求項１〜３の何れか一項に記載の周波数差演算回路。
【請求項５】
前記第１の入力周波数と前記第２の入力周波数とは、温度依存性が異なる発振器の発振周波数である、
請求項１〜４の何れか一項に記載の周波数差演算回路。
【請求項６】
請求項１〜５の何れか一項に記載の周波数差演算回路を備える衛星信号受信装置。
【請求項７】
第１の入力周波数と発振周波数が前記第１の入力周波数の非整数倍である発振部の前記発振周波数との差を演算する第１の演算と、
前記第１の入力周波数を整数倍した周波数との差が所定の誤差範囲でなる第２の入力周波数と前記発振部の発振周波数との差を演算する第２の演算と、
前記第１の演算の演算結果と前記第２の演算の演算結果とを用いて、前記第１の入力周波数と前記第２の入力周波数との差を演算する第３の演算と、
を含む周波数差演算方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の入力周波数と第２の入力周波数との差を演算する回路等に関する。
【背景技術】
【０００２】
従来の周波数差演算回路２０は、例えば図６に示すように、第１の入力周波数ｆ１と第２の入力周波数ｆ２との差を演算して出力するものである。このような周波数差演算回路２０には種々の用途がある。例えば、受信信号を追尾するＰＬＬ（Phase Locked Loop）の用途や、低精度の発振器の発振周波数を高精度の発振器の発振周波数に合わせる用途等である（例えば特許文献１や特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３５７６５２号公報
【特許文献２】特開２０１１−１９９４８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の周波数差演算回路２０にはある問題があった。比較する２つの入力周波数が、整数倍の関係にあるか、ほぼ整数倍とみなせる関係にある場合に、その問題が発生する。
【０００５】
図７は、従来の周波数差演算回路２０に２種類の発振器の発振周波数の差を演算させた実験結果の一例を示す図である。２種類の発振器の発振周波数はほぼ等しくなるように調整した。図７において、横軸は時間軸（単位は秒）であり、縦軸は周波数差（単位はｐｐｍ（parts per million））である。各々の演算時刻において、当該演算時刻以前に演算された周波数差を累積平均し、その累積平均値を時系列にプロットしたものを実線で結んだ。周波数差の真値は「−１ｐｐｍ」である。
【０００６】
この実験結果から明らかな通り、従来の周波数差演算回路２０の問題は、周波数差の出力が収束するまでに要する時間である。一定時間以上演算を行えば、正しい値に収束するが、それまでに長時間を要する。図７の実験では、１００秒が経過しても正しい周波数差に収束していない。
【０００７】
本発明は上述した課題に鑑みて為されたものであり、その目的とするところは、正しい周波数差を速やかに演算可能な周波数差演算回路を提案することにある。
【課題を解決するための手段】
【０００８】
以上の課題を解決するための第１の形態は、発振周波数が第１の入力周波数の非整数倍である発振部と、前記第１の入力周波数と前記発振部の発振周波数との差を演算する第１の演算部と、前記第１の入力周波数を整数倍した周波数との差が所定の誤差範囲でなる第２の入力周波数と前記発振部の発振周波数との差を演算する第２の演算部と、前記第１の演算部の演算結果と前記第２の演算部の演算結果とを用いて、前記第１の入力周波数と前記第２の入力周波数との差を演算する第３の演算部と、を備えた周波数差演算回路である。
【０００９】
また、他の形態として、第１の入力周波数と発振周波数が前記第１の入力周波数の非整数倍である発振部の前記発振周波数との差を演算する第１の演算と、前記第１の入力周波数を整数倍した周波数との差が所定の誤差範囲でなる第２の入力周波数と前記発振部の発振周波数との差を演算する第２の演算と、前記第１の演算の演算結果と前記第２の演算の演算結果とを用いて、前記第１の入力周波数と前記第２の入力周波数との差を演算する第３の演算と、を含む周波数差演算方法を構成することとしてもよい。
【００１０】
この第１の形態等によれば、第１の入力周波数と、発振周波数が第１の入力周波数の非整数倍である発振部の発振周波数との差を演算する第１の演算を行う。他方、第１の入力周波数を整数倍した周波数との差が所定の誤差範囲でなる第２の入力周波数と、発振部の発振周波数との差を演算する第２の演算を行う。そして、第１の演算の演算結果と第２の演算の演算結果とを用いて、第１の入力周波数と第２の入力周波数との差を演算する。発振周波数が第１の入力周波数の非整数倍である発振部の発振周波数を介在させることにより、第１の入力周波数と第２の入力周波数との正しい周波数差を速やかに演算することが可能となる。
【００１１】
また、第２の形態として、第１の形態の周波数差演算回路における前記発振部がリングオシレーターを有して構成される、周波数差演算回路を構成することとしてもよい。
【００１２】
この第２の形態によれば、第１の入力周波数の非整数倍の発振周波数を容易に生成する回路を構成できる。
【００１３】
また、第３の形態として、第２の形態の周波数差演算回路における前記リングオシレーターはＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路で構成され、前記周波数差演算回路が１チップで構成された、周波数差演算回路を構成することとしてもよい。
【００１４】
この第３の形態によれば、リングオシレーターをＣＭＯＳ回路で構成することで、周波数差演算回路をデジタル回路として１チップで構成することが可能となる。
【００１５】
また、第４の形態として、第１〜第３の何れかの形態における前記第３の演算部が、前記第１の演算部の演算結果と前記第２の演算部の演算結果とを加算することで、前記第１の入力周波数と前記第２の入力周波数との差を演算する、周波数差演算回路を構成することとしてもよい。
【００１６】
この第４の形態によれば、第３の演算部を簡易な回路で構成できる。
【００１７】
上記の第１〜第４の形態の周波数差演算回路であるが、前記第１の入力周波数と前記第２の入力周波数とを、温度依存性が異なる発振器の発振周波数としてもよいのは勿論である。
【００１８】
また、第６の形態として、第１〜第５の何れかの形態の周波数差演算回路を備える衛星信号受信装置を構成することとしてもよい。
【図面の簡単な説明】
【００１９】
【図１】従来の周波数差演算回路の原理を説明するための図。
【図２】実施形態の周波数差演算回路の回路構成例。
【図３】実施形態のリングオシレーターの回路構成例。
【図４】実施形態の周波数差演算回路の実験結果。
【図５】実施形態の周波数差演算回路の原理を説明するための図。
【図６】従来の周波数差演算回路の例。
【図７】従来の周波数差演算回路の実験結果。
【発明を実施するための形態】
【００２０】
１．従来の周波数差演算回路の検証
最初に、図７の実験結果が得られた理由を考察する。
図１は、従来の周波数差演算回路２０の原理を説明するための図である。周波数がほぼ同一の２つの入力信号の波形と、サンプル値との関係を示している。説明を簡単にするため、２つの入力信号を理想的な矩形波とし、入力信号の約４倍の周波数でサンプリングした場合の図を示している。勿論、実際にはサンプリング周波数は４倍以上でもよいし、入力信号の波形も理想的な矩形波であるとは限らない。
【００２１】
従来の周波数差演算回路２０は、入力信号を所定間隔でサンプリングし、サンプル値の違いと、サンプリング間隔とでもって周波数差を演算している。図１では、縦軸と平行に記載した点線のラインがサンプルタイミングを示しており、各サンプルタイミングにおけるサンプル値を白丸のプロットで入力信号の波形に重畳して図示している。
【００２２】
例えば、図１において、第１の入力信号と第２の入力信号とは、周波数が誤差程度の差があるだけで、ほぼ同一の周波数である。従って、同じサンプリングタイミングで２つの入力信号をサンプリングしていくと、矩形波の略同一部分の値がサンプリングされることとなる結果、サンプル値に違いが現れないかのようにも思える。
【００２３】
しかし、第１の入力信号の周波数と第２の入力信号の周波数とは同一ではない。このため、２つの入力信号を時系列にサンプリングしていくと、誤差程度の僅かな周波数の差によって２つの入力信号の位相が徐々にズレていき、位相のズレがサンプリング間隔を超えた図中の黒矢印のサンプルタイミングで、異なるサンプル値が得られる。
【００２４】
図７に示した実験結果は、この図１に示した事象と同様の事象を示している。すなわち、図７において、演算開始から約２７秒までの間は、図１の黒矢印より前の状態のように、２つの入力信号のサンプル値に違いがなく、周波数差はゼロと判断されている。図７の各プロットが示す周波数差は、当該プロット以前の演算結果（周波数差）を累積平均した結果である。演算開始から約２７秒までの間は２つの入力信号のサンプル値に違いがないため、周波数差の累積平均値はゼロのままである。
【００２５】
しかし、約２７秒時点で、図１の黒矢印に示したようなサンプル値の違いが発生した。つまり、２つの入力信号の位相のズレがサンプリング間隔を超えたことで、２つの入力信号のサンプル値に差が生じた。このサンプル値の差に起因する周波数差が従前の演算結果に加算されることで、従前の演算結果から大きく離れた値が得られ、周波数差が大きく変化している。
【００２６】
なお、図７では、この約２７秒時点の周波数差の変化の間に複数のプロットが見られるが、これは、入力信号が理想的な矩形波でないことや、サンプリング周波数が高いこと等に起因している。
【００２７】
約２７秒時点では、２つの入力信号のサンプル値に瞬時的に差が生じたことで、周波数差は真値を超えて大きく変化する。その後、再びサンプル値が同じ値となる期間が一定期間続く。具体的には、図７の約２７秒〜約６８秒の間は、２つの入力信号の位相のズレが、次にサンプリング間隔を超えるまでの間に相当する。すなわち、この間は、２つの入力信号のサンプル値に違いは生じない。このため、従前の演算結果の累積平均値は徐々に収束しようとする。図７では、約２７秒時点のプロットから約６８秒時点のプロットに向けて、周波数差がゆっくりと変化（プラス方向に変化）している。
【００２８】
しかし、約６８秒時点で、再び、２つの入力信号の位相のズレがサンプリング間隔を超える結果、演算結果が大きく変化している。
図７の実験結果はこの繰り返しである。
【００２９】
なお、第１の入力信号の周波数と第２の入力信号の周波数とが１倍、すなわちほぼ等しい周波数である場合について説明したが、２倍以上の整数倍の場合も同様である。
【００３０】
２．本実施形態の周波数差演算回路
次に、本実施形態の周波数差演算回路及び周波数差演算方法について説明する。
図２は、本実施形態の周波数差演算回路１０の回路構成の一例を示す図である。周波数差演算回路１０は、非整数倍発振部１１と、第１の周波数差演算部１３と、第２の周波数差演算部１５と、加算部１７とを有して構成される。
【００３１】
周波数差演算回路１０には、第１の入力周波数ｆ１でなる第１の入力信号と第２の入力周波数ｆ２でなる第２の入力信号とが入力される。第１の入力信号及び第２の入力信号は、どのような信号でもよいが、例えば異なる発振器の発振信号とすることができる。
【００３２】
発振器は、例えば、温度補償型水晶発振器ＴＣＸＯ（Temperature Compensated Crystal Oscillator）や電圧制御発振器ＶＣＯ（Voltage Controlled Oscillator）、電圧制御水晶発振器（Voltage Controlled Crystal Oscillator）、恒温槽付水晶発振器ＯＣＸＯ（Oven Controlled Crystal Oscillator）、リアルタイムクロックＲＴＣ（Real Time Clock）といった発振器が考えられる。
【００３３】
実際に２つの発振器の発振周波数を入力とする場合、その２つの発振器は温度依存性が異なる発振器となるであろう。つまり、発振器には温度特性があるため、一方の発振器の周波数を利用する回路において、一方の発振器の周波数の精度を補償するために、他方の発振器の周波数を基準周波数（参照周波数）として利用する。本実施形態の周波数差演算回路１０は、このような回路に適用することが可能である。
【００３４】
本実施形態において、第２の入力周波数ｆ２は、第１の入力周波数ｆ１を整数倍した周波数との差が所定の誤差範囲でなる周波数とされる。所定の誤差範囲とは、入力周波数のオーダーから考えて誤差とみなせる程度の周波数で表される数値範囲のことを意味する。例えば、０〜５％以内の差である。
【００３５】
非整数倍発振部１１は、第１の入力周波数ｆ１の非整数倍の発振周波数ｆ３を発振する発振部である。本実施形態では、非整数倍発振部１１はリングオシレーター１１Ａを有して構成される。リングオシレーター１１Ａは、例えば図３に示すように複数のインバーターを用いて構成される。
【００３６】
リングオシレーター１１Ａの発振周波数は、インバーターの段数と、インバーター１段当たりの遅延時間とによって決まる。このため、リングオシレーター１１Ａは、発振周波数が第１の入力周波数ｆ１の非整数倍となるように設計されており、イネーブル信号が入力されている間、第１の入力周波数ｆ１の非整数倍の発振周波数ｆ３の発振信号を出力する。イネーブル信号は外部から動作指示用の信号として入力することとしてもよいし、第１の入力信号或いは第２の入力信号を平滑化してイネーブル信号を生成する回路を組み込んでもよい。
【００３７】
なお、リングオシレーター１１Ａは複数段のインバーターではなく、複数段のＮＡＮＤ回路等で構成することも可能である、何れにせよ、論理演算回路で構成できるため、非整数倍発振部１１はＣＭＯＳ回路で構成することが可能である。従って、非整数倍発振部１１を含む周波数差演算回路１０は１チップで構成することができる。
【００３８】
図２に戻り、第１の周波数差演算部１３は、第１の入力周波数ｆ１と、非整数倍発振部１１の発振周波数ｆ３との周波数差（以下、「第１の周波数差」と称す。）「Δｆ１＝ｆ１−ｆ３」を演算する演算器であり、周波数カウンタや周波数比較器等を有して構成される。
【００３９】
第２の周波数差演算部１５は、非整数倍発振部１１の発振周波数ｆ３と、第２の入力周波数ｆ２との周波数差（以下、「第２の周波数差」と称す。）「Δｆ２＝ｆ３−ｆ２」を演算する演算器であり、周波数カウンタや周波数比較器等を有して構成される。
第１の周波数差演算部１３及び第２の周波数差演算部１５は、従来の周波数差演算回路２０を用いて構成することができる。
【００４０】
加算部１７は、第１の周波数差演算部１３によって演算された第１の周波数差Δｆ１と、第２の周波数差演算部１５によって演算された第２の周波数差Δｆ２とを加算する加算器である。加算結果は、第１の入力周波数ｆ１と第２の入力周波数ｆ２との差「Δｆ＝Δｆ１＋Δｆ２＝ｆ１−ｆ２」となり、この加算結果が周波数差演算回路１０の出力となる。加算部１７は、第３の演算部に相当する。
【００４１】
３．実験結果
周波数差演算回路１０の実験結果について説明する。
図４は、周波数差演算回路１０の実験結果の一例を示す図である。図の見方は図７と同じであり、周波数差の真値は「−１ｐｐｍ」である。図４から明らかな通り、最初の０．２秒程度までは周波数差が上下に揺らぐが、演算開始からおよそ１秒経過時点で、周波数差は真値「−１ｐｐｍ」に収束している。
【００４２】
図４の実験結果が得られた理由を考察する。
図５は、周波数が非整数倍の関係にある２つの入力信号の波形と、サンプル値との関係を示す図である。図の見方は図１と同じであり、２つの入力信号を第１の入力信号の約４倍の周波数でサンプリングした場合の図を示している。第２の入力信号の周波数は、第１の入力信号の周波数のおよそ１．５倍であり、サンプル値が異なる値となるサンプルタイミングに黒矢印を示している。
【００４３】
図５を見ると、図１とは異なり、異なるサンプル値が高頻度に出現している。従って、図４のように演算開始直後から周波数差が大きく変化する。しかし、異なるサンプル値の出現頻度はほぼ一定であるため、演算が進むにつれて周波数差の累積平均値は落ち着いてくる。ここで注意したいのは、図１においても、図７のように演算が進むにつれて周波数差が徐々に収束していることから、異なるサンプル値の出現頻度はほぼ一定であることである。違うのは、異なるサンプル値の出現頻度である。図１では出現頻度が極めて低いため、収束するまでに長時間を要する（図７参照）。これに対して、図５では出現頻度が高いために、短時間で収束している（図４参照）。
【００４４】
周波数差演算回路１０は、上記のように周波数が非整数倍の関係にある２つの入力信号の周波数差を演算する周波数差演算部（第１の周波数差演算部１３及び第２の周波数差演算部１５）を組み合わせてなる回路である。このため、周波数差演算回路１０全体として、正しい周波数差を速やかに演算可能となる。
【００４５】
４．作用効果
周波数差演算回路１０において、第１の周波数差演算部１３は、第１の入力周波数ｆ１と発振周波数が第１の入力周波数ｆ１の非整数倍である非整数倍発振部１１の発振周波数ｆ３との差を演算する。他方、第２の周波数差演算部１５は、第１の入力周波数ｆ１を整数倍した周波数との差が所定の誤差範囲でなる第２の入力周波数ｆ２と非整数倍発振部１１の発振周波数ｆ３との差を演算する。そして、加算部１７は、第１の周波数差演算部１３の演算結果と第２の周波数差演算部１５の演算結果とを加算することで、第１の入力周波数ｆ１と第２の入力周波数ｆ２との差「Δｆ＝ｆ１−ｆ２」を演算する。
【００４６】
公称周波数が互いに等しい発振器や、公称周波数が互いに整数倍の関係にある発振器を電子機器に内蔵させて、信号処理に利用する場合がある。この場合、これらの発振器の発振周波数の差を単純な減算によって求めようとすると、周波数差の演算精度が低下するおそれがある。
【００４７】
しかし、本実施形態の周波数差演算回路１０では、発振周波数が第１の入力周波数ｆ１の非整数倍である非整数倍発振部１１を設け、この非整数倍発振部１１の発振周波数を介在させて第１の入力周波数ｆ１と第２の入力周波数ｆ２との差を演算する。これにより、あたかも非整数倍の関係にある２つの入力周波数の差を演算するかのような作用効果を得ることができ、正しい周波数差を速やかに演算可能となる。
【００４８】
また、非整数倍発振部１１は、例えばリングオシレーター１１Ａを有して構成される。リングオシレーターは、インバーターの段数と遅延時間とを調整することで、所望の発振周波数の発振信号を生成することが可能である。このため、非整数倍発振部１１がリングオシレーターを有する構成とすることで、第１の入力周波数ｆ１の非整数倍の発振周波数を容易に作り出すことができる。
【００４９】
また、上記のリングオシレーター１１ＡをＣＭＯＳ回路によって構成することで、周波数差演算回路１０を論理回路として１チップで構成することができ、電子回路全体としての回路規模を縮小することができる。
【００５０】
５．適用例
図２の周波数差演算回路１０は、例えば、ＧＰＳ（Global Positioning System）受信機等の衛星信号受信装置が備える構成とすることが可能である。例えば、このようなＧＰＳ受信機を備える電子機器として携帯型電話機を考えた場合、ＧＰＳ受信機に内蔵されるＴＣＸＯをマスタークロックとし、携帯型電話機の無線通信回路に設けられるＶＣＯを基準クロックとする。そして、周波数差演算回路１０が、ＴＣＸＯの発振周波数とＶＣＯの発振周波数との差（発振周波数差）を演算するように構成する。なお、この場合においては、周波数差演算回路１０を電子機器の回路として構成することも可能である。
【００５１】
６．変形例
本発明を適用可能な実施例は、上記の実施例に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能であることは勿論である。以下、変形例について説明する。
【００５２】
６−１．周波数差の演算
上記の実施形態では、第１の周波数差演算部１３が、第１の入力周波数ｆ１から非整数倍発振部１１の発振周波数ｆ３を減算して第１の周波数差Δｆ１を演算したが、発振周波数ｆ３から第１の入力周波数ｆ１を減算して第１の周波数差Δｆ１を演算してもよい。
第２の周波数差演算部１５についても同様である。
【００５３】
この場合は、周波数差の演算方法に応じて、第１の周波数差Δｆ１と第２の周波数差Δｆ２とを加算或いは減算することで、第１の入力周波数ｆ１と第２の入力周波数ｆ２との差を演算すればよい。これは、第３の演算部が、第１の演算部の演算結果と第２の演算部の演算結果とを用いて、第１の入力周波数と第２の入力周波数との差を演算することに相当する。
【００５４】
６−２．非整数倍発振部
非整数倍発振部１１はリングオシレーターを有する構成に限られず、発振周波数が第１の入力周波数ｆ１の非整数倍である発振器を有する構成であればよく、任意の発振器を適用可能である。
【００５５】
６−３．発振器
第１の発振器１及び第２の発振器２にも、それぞれ任意の発振器を適用可能である。つまり、第２の発振器２の発振周波数が、第１の発振器１の発振周波数を整数倍した周波数との差が所定の誤差範囲でなる周波数であればよく、２つの発振器の種類や組合せは自由である。
【符号の説明】
【００５６】
１  第１の発振器、  ２  第２の発振器、  １０  周波数差演算回路、  １１  非整数倍発振部、  １３  第１の周波数差演算部、  １５  第２の周波数差演算部、  １７  加算部
【図１】
2013197882.tif 000003
【図２】
2013197882.tif 000004
【図３】
2013197882.tif 000005
【図４】
2013197882.tif 000006
【図５】
2013197882.tif 000007
【図６】
2013197882.tif 000008
【図７】
2013197882.tif 000009