(57)【要約】【課題】より高精度な電気的テストを実現するための技術を提供する。【解決手段】半導体集積回路装置の製造方法は、第１端子（ＧＮＤ）と第３端子（ＤＰ／ＤＭ）との間に設けられた第１抵抗（Ｒｔ）と、第２端子（ＶＣＣ＿ＵＳＢ）と第３端子との間に設けられ、電流の供給と停止が切り替え可能にされる電流源（Ｉｕ）とを備える半導体集積回路装置（３）の電気的テストを実行する工程を含む。当該工程は、電流源からの電流供給を停止させた状態でテストソケットの信号用テストピンに第１電圧（Ｖｐ）を印加したときに当該テストピンに流れる第１電流（Ｉｔ）及び第１電圧の測定値と、電流源から供給される電流の測定値（Ｉｘ）と、電流源から第３端子に電流が供給され、且つ信号用テストピンと接地用テストピンとの間に外付け抵抗（Ｒｓ）が接続された状態での信号用テストピンの電圧の測定値（Ｖｏｈ）とに基づいて第１抵抗の抵抗値を算出する工程を含む。【選択図】図５
2013234920.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１端子と、第２端子と、第３端子と、前記第１端子と前記第３端子との間に設けられた第１抵抗と、前記第２端子と前記第３端子との間に設けられ、前記第３端子への電流の供給と停止が切り替え可能に構成される電流源と、を備える半導体集積回路装置を組み立てる工程と、
（ｂ）テストボード上にテストソケットを搭載したテスト装置によって、前記半導体集積回路装置の電気的テストを実行する工程と、を含み、
前記電気的テストは、前記半導体集積回路装置の第３端子を前記テストソケットにおける信号用テストピンに接触させ、前記第２端子を前記テストソケットにおける電源電圧を印加するための電源用テストピンに接触させ、且つ前記第１端子を前記テストソケットにおける接地電圧を印加するための接地用テストピンに接触させた状態で実行され、
前記工程（ｂ）は、
（ｂ１）前記電流源から前記第３端子に対する電流供給が停止され、且つ、前記信号用テストピンに第１電圧が印加された状態で、前記テスト装置が前記信号用テストピンに流れる第１電流を測定する工程と、
（ｂ２）前記テスト装置が、前記工程（ｂ１）で測定した前記第１電流と前記工程（ｂ１）で印加した前記第１電圧とに基づいて、前記第３端子と前記信号用テストピンとの間の接触抵抗と前記第１抵抗とを直列接続した合成抵抗を算出する工程と、
（ｂ３）前記電流源から前記第３端子に電流が供給され、且つ前記信号用テストピンに接地電圧が供給された状態で、前記テスト装置が前記信号用テストピンに流れる電流を測定する工程と、
（ｂ４）前記電流源から前記第３端子に電流が供給され、且つ前記信号用テストピンと前記接地用テストピンとの間に外付け抵抗が接続された状態で、前記テスト装置が前記信号用テストピンの電圧を測定する工程と、
（ｂ５）前記テスト装置が、前記工程（ｂ２）で算出した前記合成抵抗の抵抗値と、前記工程（ｂ３）で測定した電流値と、前記工程（ｂ４）で測定した電圧値とに基づいて、前記第１抵抗の抵抗値を算出する工程と、を含む半導体集積回路装置の製造方法。
【請求項２】
請求項１において、
前記工程（ｂ）は更に、（ｂ６）前記テスト装置が、前記工程（ｂ２）で算出した前記合成抵抗の抵抗値と、前記工程（ｂ３）で測定した電流値と、前記工程（ｂ４）で測定した電圧値とに基づいて、前記接触抵抗の抵抗値を算出する工程、を含む半導体集積回路装置の製造方法。
【請求項３】
請求項１において、
前記外付け抵抗は、前記第１抵抗の目標値と等しくなるように構成され、
前記第１電圧は、前記第１抵抗と前記外付け抵抗とを並列接続した抵抗回路に前記電流源の電流を入力した場合に前記抵抗回路の両端に発生する電圧と等しくなるように生成された電圧である、半導体集積回路装置の製造方法。
【請求項４】
請求項１において、
前記第１端子は、電源電圧を入力するための端子であり、
前記第２端子は、接地電圧を入力するための端子であり、
前記第３端子は、ＵＳＢ規格に対応したデータ転送のための端子である半導体集積回路装置の製造方法
【請求項５】
第１端子と、第２端子と、第３端子と、前記第１端子と前記第３端子との間に設けられた第１抵抗と、前記第２端子と前記第３端子との間に設けられ、前記第３端子への電流の供給と停止が切り替え可能に構成される電流源とを備える半導体集積回路装置をテストボード上に設けられたテストソケットの複数のテストピンを介して制御し、当該半導体集積回路装置の電気的テストを行うテスト装置が実行可能なプログラムであって、
（ａ）前記第３端子に対する前記電流源からの電流供給を停止し、且つ、前記テストソケットの信号用テストピンを介して前記第３端子に第１電圧を印加した状態で、前記信号用テストピンに流れる第１電流を測定する処理と、
（ｂ）前記処理（ａ）で測定した前記第１電流と、前記処理（ａ）で印加した前記第１電圧とに基づいて、前記第３端子と前記信号用テストピンとの間の接触抵抗と前記第１抵抗とを直列接続した合成抵抗を算出する処理と、
（ｃ）前記電流源から前記第３端子に電流を供給し、且つ前記信号用テストピンに接地電圧を供給した状態で、前記信号用テストピンに流れる電流を測定する処理と、
（ｄ）前記電流源から前記第３端子に電流を供給し、且つ前記信号用テストピンと前記接地用テストピンとの間に外付け抵抗を接続した状態で、前記信号用テストピンの電圧を測定する処理と、
（ｅ）前記処理（ｂ）で算出した抵抗値と、前記処理（ｃ）で測定した電流値と、前記処理（ｄ）で測定した電圧値とに基づいて、前記第１抵抗の抵抗値を算出する処理と、を制御するための制御コードを含むプログラム。
【請求項６】
請求項５において、
（ｆ）前記処理（ｂ）で算出した抵抗値と、前記処理（ｃ）で測定した電流値と、前記処理（ｄ）で測定した電圧値とに基づいて前記接触抵抗の抵抗値を算出する処理を、制御するための制御コードを更に含むプログラム。
【請求項７】
請求項５において、
前記外付け抵抗は、前記第１抵抗の目標値と等しくなるように構成され、
前記第１電圧は、前記第１抵抗と前記外付け抵抗とを並列接続した抵抗回路に前記電流源の電流を流した場合に前記抵抗回路の両端に発生する電圧と等しくなるような電圧であるプログラム。
【請求項８】
（ａ）第１端子と、第２端子と、第３端子と、前記第１端子と前記第３端子との間に設けられた第１抵抗と、前記第２端子と前記第３端子との間に設けられ、前記第３端子への電流の供給と停止が切り替え可能に構成される電流源と、を備える半導体集積回路装置を組み立てる工程と、
（ｂ）テストボード上にテストソケットを搭載したテスト装置によって前記半導体集積回路装置の電気的テストを実行する工程と、を含み、
前記電気テストは、前記半導体集積回路装置の第３端子を前記テストソケットにおける信号用テストピンに接触させ、前記第２端子を前記テストソケットにおける電源電圧を印加するための電源用テストピンに接触させ、且つ前記第１端子を前記テストソケットにおける接地電圧を印加するための接地用テストピンに接触させた状態で実行され、
前記工程（ｂ）は、
（ｂ１）前記テスト装置が、前記電流源から前記第３端子に電流を供給したときの前記信号用テストピンの電圧を測定する工程と、
（ｂ２）前記テスト装置が、前記電流源からの前記第３端子に対する電流供給を停止し、且つ前記電流源の電流値と等しくなるように生成された電流を前記信号用テストピンを介して供給したときの前記信号用テストピンの電圧を測定する工程と、
（ｂ３）前記テスト装置が、前記工程で測定した電圧と前記工程で測定した電圧とに基づいて、前記第３端子と前記信号用テストピンとの間の接触抵抗の抵抗値を算出する工程と、を含む半導体集積回路装置の製造方法。
【請求項９】
請求項８において、
前記工程（ｂ２）は、
（ｘ１）前記テスト装置が、前記電流源から前記第３端子に電流を供給し、且つ前記信号用テストピンに接地電圧を供給したときの前記信号用テストピンに流れる電流を測定する工程と、
（ｘ２）前記テスト装置が、前記処理（ｘ１）で測定した電流値と等しくなるように生成された電流を前記信号用テストピンに供給したときの前記信号用テストピンの電圧を測定する工程と、を含む半導体集積回路装置の製造方法。
【請求項１０】
請求項８において、
前記工程（ｂ２）において前記信号用テストピンに供給される電流は、予め設定された電流値とされる半導体集積回路装置の製造方法。
【請求項１１】
請求項８において、
前記工程（ｂ２）において前記信号用テストピンに供給される電流は、前記テストボード上に設けられた電流源によって生成される半導体集積回路装置の製造方法。
【請求項１２】
第１端子と、第２端子と、第３端子と、前記第１端子と前記第３端子との間に設けられた第１抵抗と、前記第２端子と前記第３端子との間に設けられ、前記第３端子への電流の供給と停止が切り替え可能に構成される電流源とを備える半導体集積回路装置をテストボード上に設けられたテストソケットの複数のテストピンを介して制御し、当該半導体集積回路装置の電気的テストを行うテスト装置が実行可能なプログラムであって、
（ａ）前記電流源から前記第３端子に電流を供給したときの前記信号用テストピンの電圧を測定する処理と、
（ｂ）前記電流源からの前記第３端子に対する電流供給を停止し、且つ前記電流源の電流値と等しくなるように生成された第１電流を前記信号用テストピンに供給したときの前記信号用テストピンの電圧を測定する処理と、
（ｃ）前記処理（ａ）で測定した電圧と前記処理（ｂ）で測定した電圧とに基づいて、前記第３端子と前記信号用テストピンとの間の接触抵抗の抵抗値を算出する処理と、を制御するための制御コードを含むプログラム。
【請求項１３】
請求項１２において、
前記処理（ｂ）は、
（ｂ１）前記電流源から前記第３端子に電流を供給し、且つ前記信号用テストピンに接地電圧を供給したときの前記信号用テストピンに流れる電流を測定する処理と、
（ｂ２）前記処理（ｂ１）で測定した電流値と等しくなるように生成した前記第１電流（Ｉｂ）を前記信号用テストピンに供給したときの前記信号用テストピンの電圧（Ｖｏｈｂ）を測定する処理と、を含むプログラム。
【請求項１４】
請求項１２において、
前記第１電流は、前記テストボード上に設けられた電流源から供給され、
前記テストボード上に設けられた電流源の電流は、前記第２端子と前記第３端子との間に設けられた電流源の電流の期待値に応じた電流値とされるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）の製造方法に関し、特に半導体集積回路装置の電気的テストに適用して有効な技術に関する。
【背景技術】
【０００２】
半導体集積回路装置における外部端子の入力抵抗等の電気的特性を測定する場合、半導体集積回路装置が載置されるテストソケットのテストピンと半導体集積回路装置の外部端子との間の接触抵抗成分を考慮して測定を行う必要がある。
【０００３】
半導体集積回路装置の電気的特性のテストにおいて、テストソケットのテストピンと半導体集積回路装置の外部端子との間の接触抵抗成分の影響を受けることなく、目的とする特性を測定するための従来技術として、例えば特許文献１に開示がある。特許文献１に記載の技術は、ＩＣチップの２つの外部端子間に接続されたトランジスタのオン抵抗を測定するために、上記２つの外部端子とは別に電圧モニタ用外部端子を設け、当該電圧モニタ用外部端子の接続先を上記２つの外部端子間で切り替え可能とする方法である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１７０８７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）ドライバを内蔵する半導体集積回路装置には、データ転送用の外部端子（Ｄ＋／Ｄ−）に接続される終端抵抗（ターミネーション抵抗）と、同端子に接続される電流の供給と停止が切り替え可能に構成される電流源とを内蔵する製品がある。前記ターミネーション抵抗は、データ転送用の外部端子と接地端子（ＧＮＤ）との間に接続され、前記電流源は前記データ転送用の外部端子と電源端子（ＶＣＣ＿ＵＳＢ）との間に接続される。このターミネーション抵抗の抵抗値はＵＳＢ規格で定められており、半導体集積回路装置の製造段階のパッケージテスト等においてその値が測定され、規格を満足しているか否かが判断される。上記ターミネーション抵抗は抵抗値が比較的小さいため（例えば４５Ω程度）、その測定に際し、テストピンと外部端子との間の接触抵抗を考慮する必要がある。
【０００６】
上記ターミネーション抵抗のように２つの外部端子間に接続された抵抗素子の抵抗値を測定する方法として、例えば、両端子間に印加した電圧とそのときに流れる電流とから両端子間の抵抗値を算出する測定方法がある。しかしながら、当該方法で測定した抵抗値には、抵抗素子の抵抗成分に加え、テストピンと半導体集積回路装置の外部端子との間の接触抵抗成分が含まれる。そのため、ターミネーション抵抗のように抵抗素子の抵抗値が比較的小さい場合、接触抵抗成分を無視することができず抵抗素子の抵抗値を正確に測定することができない。例えばパッケージテストにおいて、当該方法でターミネーション抵抗の測定を行った場合、半導体集積回路装置が良品であるにも関わらず不良品と判断されて歩留まりが低下する虞がある。
【０００７】
別の測定方法として、例えば、予め接触抵抗の予測値（固定値）を算出し、前述の方法で測定した抵抗値から前記予測値を減算することで目的とする抵抗素子の抵抗値を算出する方法もある。しかしながら、以下のように、接触抵抗の抵抗値が測定毎に変化する場合には、接触抵抗の予測値として固定値を用いる方法は好ましくない。例えば、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等のパッケージに封止された半導体集積回路装置のパッケージテストを行う場合、半導体集積回路装置の外部端子を形成するバンプ電極（以下、パッドとも称する。）と、テストソケットのテストピンとが接触するように半導体集積回路装置をテストソケットに載置した状態で電気的テストを行う。このときテストピンに用いられるプローブは、その先端（プランジャー）の形状が、例えばバンプ電極と多くの面で接触するように形成されたクラウンカット型の形状とされる。そのため、半導体集積回路装置を順次交換して測定を繰り返すと、パッドとプロ―ブとの接触によって削り落ちたパッド屑がプローブの先端に蓄積し、接触抵抗が増加する場合がある。例えば接触抵抗が１０Ω程度まで上昇する場合がある。そのため、上記の例のように接触抵抗が測定毎に変化するような場合、接触抵抗の予測値として固定値を用いる方法では、目的とする抵抗素子の抵抗値を正確に算出することはできない。その他の方法として、テスト中に定期的にプローブの先端を掃除する等してパッド屑を取り除くことで接触抵抗を小さくする方法もあるが、テスト工程において新たな人手作業等が必要となり、効率的ではない。また、４端子法や上述した特許文献１の方法のように、電圧測定用の外部端子を別途設けて測定する方法も考えられるが、当該方法では、半導体集積回路装置の外部端子の数が増加するため、チップ面積の増大を招きコストアップにつながる。
【０００８】
本発明の目的は、半導体集積回路装置の製造方法において、より高精度な電気的テストを実現するための技術を提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
【００１１】
すなわち、本半導体集積回路装置の製造方法は、第１端子と第３端子との間に設けられた第１抵抗と、第２端子と第３端子との間に設けられ、第３端子への電流の供給と停止が切り替え可能に構成される電流源と、を備える半導体集積回路装置の電気的テストを実行する工程を含む。当該工程は、電流源による電流供給を停止させた状態でテストソケットの信号用テストピンに第１電圧を印加したときに当該テストピンに流れる第１電流及び第１電圧の測定値と、前記電流源から供給される電流の測定値と、前記電流源から第３端子に電流が供給され、且つ信号用テストピンと接地用テストピンとの間に外付け抵抗が接続された状態で測定した信号用テストピンの電圧の測定値と、に基づいて第１抵抗の抵抗値を算出する工程を含む。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、半導体集積回路装置の製造方法において、より高精度な電気的テストが実現される。
【図面の簡単な説明】
【００１４】
【図１】本願の一実施の形態の半導体装置の製造方法における製造プロセスのアウトラインを示す流れ図である。
【図２】本願の一実施の形態の半導体集積回路装置の製造方法によって製造されるＢＧＡパッケージ型の半導体集積回路装置の全体模式断面図である。
【図３】本願の一実施の形態の半導体集積回路装置の製造方法におけるパッケージテスト工程で使用するテスト装置の全体模式断面図である。
【図４】実施の形態１に係る、半導体集積回路装置３の電気的特性を測定するための測定回路を例示する説明図である。
【図５】ターミネーション抵抗の測定手順を例示する流れ図である。
【図６】ステップ２０２における測定回路を例示する説明図である。
【図７】ステップ２０４における測定回路を例示する説明図である。
【図８】ステップ２０５における測定回路を例示する説明図である。
【図９】実施の形態２に係る、半導体集積回路装置３の電気的特性を測定するための測定回路を例示する説明図である。
【図１０】実施の形態２に係る接触抵抗の測定手順を例示する流れ図である。
【図１１】ステップ３０２における測定回路を例示する説明図である。
【図１２】ステップ３０３における測定回路を例示する説明図である。
【図１３】実施の形態３に係る半導体集積回路装置の製造方法における接触抵抗を測定するための測定回路を例示する説明図である。
【図１４】実施の形態３に係る接触抵抗の測定手順を例示する流れ図である。
【図１５】ステップ４０２における測定回路を例示する説明図である。
【図１６】ステップ４０３における測定回路を例示する説明図である。
【図１７】ステップ４０４における測定回路を例示する説明図である。
【発明を実施するための形態】
【００１５】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１６】
〔１〕（テストピンとの間の接触抵抗分を考慮して２端子間の抵抗値を測定する処理を含む半導体集積回路装置の製造方法：実施の形態１）
本発明の代表的な実施の形態に係る半導体集積回路装置の製造方法は、（ａ）第１端子（ＧＮＤ）と、第２端子（ＶＣＣ＿ＵＳＢ）と、第３端子（ＤＰ、ＤＭ）と、前記第１端子と前記第３端子との間に設けられた第１抵抗（Ｒｔ）と、前記第２端子と前記第３端子との間に設けられ、前記第３端子への電流の供給と停止が切り替え可能に構成される電流源（Ｉｕ）とを備える半導体集積回路装置（３）を組み立てる工程（Ｓ１０１、Ｓ１０３〜Ｓ１０７）と、（ｂ）テストボード（２１）上にテストソケット（２２、１５）を搭載したテスト装置（１）によって、前記半導体集積回路装置の電気的テストを実行する工程（Ｓ１０８）と、を含む。当該半導体集積回路装置の製造方法において、前記電気的テストは、前記半導体集積回路装置の第３端子（ＤＰ／ＤＭ）を前記テストソケットにおける信号用テストピン（Ｐ＿ＤＰ〔Ｐ＿ＤＭ〕）に接触させ、前記第２端子を前記テストソケットにおける電源電圧を印加するための電源用テストピン（Ｐ＿ＶＤＤ）に接触させ、且つ前記第１端子を前記テストソケットにおける接地電圧を印加するための接地用テストピン（Ｐ＿ＧＮＤ）に接触させた状態で実行される。また、前記工程（ｂ）は、（ｂ１）前記電流源から前記第３端子に対する電流供給が停止され、且つ、前記信号用テストピンに第１電圧（Ｖｐ）が印加された状態で、前記テスト装置が前記信号用テストピンに流れる第１電流（Ｉｔ）を測定する工程（Ｓ２０２）を含む。また、前記工程（ｂ）は、（ｂ２）前記テスト装置が、前記工程（ｂ１）で測定した前記第１電流と前記工程（ｂ１）で印加した前記第１電圧とに基づいて、前記第３端子と前記信号用テストピンとの間の接触抵抗（ｒ）と前記第１抵抗とを直列接続した合成抵抗（Ｒｔ＋ｒ）を算出する工程（Ｓ２０３）を含む。また、前記工程（ｂ）は、（ｂ３）前記電流源から前記第３端子に電流が供給され、且つ前記信号用テストピンに接地電圧が供給された状態で、前記テスト装置が前記信号用テストピンに流れる電流（Ｉｘ）を測定する工程（Ｓ２０４）を含む。また、前記工程（ｂ）は、（ｂ４）前記電流源から前記第３端子に電流が供給され、且つ前記信号用テストピンと前記接地用テストピンとの間に外付け抵抗（Ｒｓ）が接続された状態で、前記テスト装置が前記信号用テストピンの電圧（Ｖｏｈ）を測定する工程（Ｓ２０５）を含む。更に、前記工程（ｂ）は、（ｂ５）前記テスト装置が、前記工程（ｂ２）で算出した前記合成抵抗の抵抗値（Ｒｔ＋ｒ）と、前記工程（ｂ３）で測定した電流値（Ｉｘ）と、前記工程（ｂ４）で測定した電圧値（Ｖｏｈ）とに基づいて、前記第１抵抗の抵抗値を算出する工程（Ｓ２０６）を含む。
【００１７】
これによれば、前記半導体集積回路装置の前記第３端子と前記信号用テストピンとの間の接触抵抗成分と、前記第１抵抗とを区別して算出することができる。また、前記半導体集積回路装置に測定用の外部端子を別途設ける必要がないから、コストの増大を抑えることができる。更に、本半導体集積回路装置の製造方法では、測定対象である半導体集積回路装置毎の接触抵抗を考慮して前記第１抵抗の測定を行うから、テストピンに付着したパッド屑等の蓄積量の相違により接触抵抗が半導体集積回路装置毎に異なる場合であっても、パッド屑の掃除や接触抵抗成分の固定の予測値を用いた演算等を行う必要がないため、前記第１抵抗の真の抵抗値を効率良く測定することができる。
【００１８】
〔２〕（接触抵抗の算出）
項１の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に、（ｂ６）前記テスト装置が、前記工程（ｂ２）で算出した前記合成抵抗の抵抗値と、前記工程（ｂ３）で測定した電流値と、前記工程（ｂ４）で測定した電圧値と、に基づいて前記接触抵抗の抵抗値を算出する工程（Ｓ２０７）、を含む。
【００１９】
これによれば、他の電気的特性を測定する際に、算出した接触抵抗を考慮した測定が容易となる。
【００２０】
〔３〕（外付け抵抗はターミネーション抵抗と同程度の抵抗値）
項１又は２の半導体集積回路装置の製造方法において、前記外付け抵抗は、前記第１抵抗の目標値（仕様値）と等しくなるように構成される。また、前記第１電圧は、前記第１抵抗と前記外付け抵抗とを並列接続した抵抗回路に前記電流源の電流を入力した場合に前記抵抗回路の両端に発生する電圧と等しくなるように生成された電圧である。
【００２１】
これによれば、前記工程（ｃ１）において前記第１抵抗に印加される電圧と、前記工程（ｃ４）において前記第１抵抗に印加される電圧とが同程度の電圧値となるから、前記第１抵抗の抵抗値に電圧依存性がある場合であっても、前記第１抵抗の抵抗値を精度良く算出することができる。例えば、前記第３端子に所定の大きさの電圧を印加したときの抵抗値を測定する場合に適用して特に有効な方法である。
【００２２】
〔４〕（ＵＳＢドライバ）
項１乃至３の何れかの半導体集積回路装置の製造方法において、前記第１端子は、電源電圧を入力するための端子であり、前記第２端子は、接地電圧を入力するための端子であり、前記第３端子は、ＵＳＢ規格に対応したデータ転送のための端子である。
【００２３】
〔５〕（接触抵抗を考慮して２端子間の抵抗値を測定する処理を制御する制御コードを含む測定用プログラム：実施の形態１）
本発明の代表的な実施の形態に係るプログラムは、第１端子（ＧＮＤ）と、第２端子（ＶＣＣ＿ＵＳＢ）と、第３端子（ＤＰ／ＤＭ）と、前記第１端子と前記第３端子との間に設けられた第１抵抗（Ｒｔ）と、前記第２端子と前記第３端子との間に設けられ、前記第３端子への電流の供給と停止が切り替え可能に構成される電流源（Ｉｕ）とを備える半導体集積回路装置（３）をテストボード（２１）上に設けられたテストソケット（２２）の複数のテストピン（１５）を介して制御し、当該半導体集積回路装置の電気的テストを行うテスト装置（１）が実行可能なプログラムである。当該プログラムは、（ａ）前記第３端子に対する前記電流源からの電流供給を停止し、且つ、前記テストソケットの信号用テストピン（Ｐ＿ＤＰ〔Ｐ＿ＤＭ〕）を介して前記第３端子に第１電圧（Ｖｐ）を印加した状態で、前記信号用テストピンに流れる第１電流（Ｉｔ）を測定する処理（Ｓ２０２）を制御するための制御コードを含む。また、当該プログラムは、（ｂ）前記処理（ａ）で測定した前記第１電流と、前記処理（ａ）で印加した前記第１電圧とに基づいて、前記第３端子と前記信号用テストピンとの間の接触抵抗（ｒ）と前記第１抵抗とを直列接続した合成抵抗（Ｒｔ＋ｒ）を算出する処理（Ｓ２０３）を制御するための制御コードを含む。また、当該プログラムは、（ｃ）前記電流源から前記第３端子に電流を供給し、且つ前記信号用テストピンに接地電圧を供給した状態で、前記信号用テストピンに流れる電流（Ｉｘ）を測定する処理（Ｓ２０４）を制御するための制御コードを含む。また、当該プログラムは、（ｄ）前記電流源から前記第３端子に電流を供給し、且つ前記信号用テストピンと前記接地用テストピンとの間に外付け抵抗（Ｒｓ）を接続した状態で、前記信号用テストピンの電圧（Ｖｏｈ）を測定する処理（Ｓ２０５）を制御するための制御コードを含む。更に、当該プログラムは、（ｅ）前記処理（ｂ）で算出した抵抗値（Ｒｔ＋ｒ）と、前記処理（ｃ）で測定した電流値（Ｉｘ）と、前記処理（ｄ）で測定した電圧値（Ｖｏｈ）とに基づいて、前記第１抵抗の抵抗値を算出する処理（Ｓ２０６）を制御するための制御コードを含む。
【００２４】
これによれば、前記テスト装置による、前記第１抵抗の抵抗値を接触抵抗と区別して算出するための制御を容易に実現することができる。
【００２５】
〔６〕（接触抵抗の算出）
項５のプログラムは、（ｆ）前記処理（ｂ）で算出した抵抗値と、前記処理（ｃ）で測定した電流値と、前記処理（ｄ）で測定した電圧値とに基づいて前記接触抵抗の抵抗値を算出する処理（Ｓ２０７）を、制御するための制御コードを更に含む。
【００２６】
これによれば、接触抵抗の抵抗値を算出するための制御を容易に実現することができ、他の電気的特性を測定する際に、前記第３端子における接触抵抗を考慮した測定が容易となる。
【００２７】
〔７〕（外付け抵抗はターミネーション抵抗と同程度の抵抗値）
項５又は６のプログラムにおいて、前記外付け抵抗は、前記第１抵抗の目標値（仕様値）と等しくなるように構成される。また、前記第１電圧は、前記第１抵抗と前記外付け抵抗とを並列接続した抵抗回路に前記電流源の電流を流した場合に前記抵抗回路の両端に発生する電圧と等しくなるような電圧である。
【００２８】
これによれば、項３と同様に、前記第１抵抗に電圧依存性がある場合であっても前記第１抵抗の抵抗値を精度良く算出することができる。
【００２９】
〔８〕（接触抵抗を測定する処理を含む半導体集積回路装置の製造方法：実施の形態２）
本発明の代表的な別の実施の形態に係る半導体集積回路装置の製造方法は、（ａ）第１端子（ＧＮＤ）と、第２端子（ＶＣＣ＿ＵＳＢ）と、第３端子（ＤＰ／ＤＭ）と、前記第１端子と前記第３端子との間に設けられた第１抵抗（Ｒｔ）と、前記第２端子と前記第３端子との間に設けられ、前記第３端子への電流の供給と停止が切り替え可能に構成される電流源（Ｉｕ）と、を備える半導体集積回路装置（３）を組み立てる工程（Ｓ１０１、Ｓ１０３〜Ｓ１０７）と、（ｂ）テストボード（２５、〔２６〕）上にテストソケット（１５、２２）を搭載したテスト装置（１）によって前記半導体集積回路装置の電気的テストを実行する工程（Ｓ１０８）と、を含む。当該半導体集積回路装置の製造方法において、前記電気テストは、前記半導体集積回路装置の第３端子を前記テストソケットにおける信号用テストピン（Ｐ＿ＤＰ〔Ｐ＿ＤＭ〕）に接触させ、前記第２端子を前記テストソケットにおける電源電圧を印加するための電源用テストピン（Ｐ＿ＶＤＤ）に接触させ、且つ前記第１端子を前記テストソケットにおける接地電圧を印加するための接地用テストピン（Ｐ＿ＧＮＤ）に接触させた状態で実行される。当該半導体集積回路装置の製造方法において、前記工程（ｂ）は、（ｂ１）前記テスト装置が、前記電流源から前記第３端子に電流を供給したときの前記信号用テストピンの電圧を測定する工程（Ｓ３０２（Ｓ４０２））を含む。また、前記工程（ｂ）は、（ｂ２）前記テスト装置が、前記電流源からの前記第３端子に対する電流供給を停止し、且つ前記電流源の電流値と等しくなるように生成された電流を前記信号用テストピンを介して供給したときの前記信号用テストピンの電圧を測定する工程（Ｓ３０３（Ｓ４０４））を含む。更に、前記工程（ｂ）は、（ｂ３）前記テスト装置が、前記工程（ｂ１）で測定した電圧と前記工程（ｂ２）で測定した電圧とに基づいて、前記第３端子と前記信号用テストピンとの間の接触抵抗の抵抗値を算出する工程（Ｓ３０４（Ｓ４０５））を含む。
【００３０】
これによれば、前記半導体集積回路装置の前記第３端子と前記信号用テストピンとの間の接触抵抗成分を算出することができ、前記第１抵抗の抵抗値を前記接触抵抗分と区別して算出することが容易となる。また、前記半導体集積回路装置に測定のための外部端子を新たに設ける必要がないから、コストの増大を抑えることができる。本半導体集積回路装置の製造方法では、半導体集積回路装置毎に接触抵抗の値を算出するから、テストピンに付着したパッド屑等の蓄積量の相違により接触抵抗が半導体集積回路装置毎に異なる場合であっても、パッド屑の掃除等を行う必要がなく、効率の良い電気的テストを実現できる。更に、前記工程（ｃ１）において前記第１抵抗に供給される電流と前記工程（ｃ２）において前記第１抵抗に供給される電流とが同程度の電流値となるから、前記第１抵抗に電流依存性がある場合であっても、前記第１抵抗の抵抗値を精度良く算出することができる。例えば、前記第３端子に所定の大きさの電流を流したときの抵抗値を測定する場合に適用して特に有効な方法である。
【００３１】
〔９〕（測定した電流源の電流値と略等しい電流を外部から供給する：実施の形態３）
項８の半導体集積回路装置の製造方法おいて、前記工程（ｂ２）は、（ｘ１）前記テスト装置が、前記電流源から前記第３端子に電流を供給し、且つ前記信号用テストピンに接地電圧を供給したときの前記信号用テストピンに流れる電流（Ｉｘ）を測定する工程（Ｓ４０３）を含む。また、前記工程（ｂ２）は、（ｘ２）前記テスト装置が、前記処理（ｘ１）で測定した電流値と等しくなるように生成された電流（Ｉｂ）を前記信号用テストピンに供給したときの前記信号用テストピンの電圧（Ｖｏｈｂ）を測定する工程（Ｓ４０４）と、を含む。
【００３２】
これによれば、半導体集積回路装置毎に前記電流源の電流値がばらついた場合であっても、精度良く接触抵抗の値を算出することができる。
【００３３】
〔１０〕（外部印加の電流値を固定値とする：実施の形態２）
項８の半導体集積回路装置の製造方法において、前記工程（ｂ２）において前記信号用テストピンに供給される電流は、予め設定された電流値（Ｉａ）とされる。
【００３４】
これによれば、半導体集積回路装置毎に半導体集積回路装置内部の電流源の電流値を測定しないので、電気的テストに要する時間の短縮に資する。例えば、前記電流源の電流値のばらつきが小さい場合に適用して有効な方法である。
【００３５】
〔１１〕（テストボード上の電流源：実施の形態２）
項８又は１０の半導体集積回路装置の製造方法において、前記工程（ｂ２）において前記信号用テストピンに供給される電流は、前記テストボード上に設けられた電流源（Ｉａ）によって生成される。
【００３６】
〔１２〕（接触抵抗の測定処理を制御するための制御コード含む測定用プログラム：実施の形態２、３）
本発明の代表的な別の実施の形態に係るプログラムは、第１端子（ＧＮＤ）と、第２端子（ＶＣＣ＿ＵＳＢ）と、第３端子（ＤＰ〔ＤＭ〕）と、前記第１端子と前記第３端子との間に設けられた第１抵抗（Ｒｔ）と、前記第２端子と前記第３端子との間に設けられ、前記第３端子への電流の供給と停止が切り替え可能に構成される電流源（Ｉｕ）とを備える半導体集積回路装置（３）をテストボード（２５〔２６〕）上に設けられたテストソケット（２２）の複数のテストピン（１５）を介して制御し、当該半導体集積回路装置の電気的テストを行うテスト装置（１）が実行可能なプログラムである。当該プログラムは、（ａ）前記電流源から前記第３端子に電流を供給したときの前記信号用テストピンの電圧（Ｖｏｈ）を測定する処理（Ｓ３０２（Ｓ４０２））を制御するための制御コードを含む。また、当該プログラムは、（ｂ）前記電流源からの前記第３端子に対する電流供給を停止し、且つ前記電流源の電流値と等しくなるように生成された第１電流（Ｉａ〔Ｉｂ））を前記信号用テストピンに供給したときの前記信号用テストピンの電圧（Ｖｏｈａ（Ｖｏｈｂ））を測定する処理（Ｓ３０３（Ｓ４０４））を制御するための制御コードを含む。更に、当該プログラムは、（ｃ）前記処理（ａ）で測定した電圧（Ｖｏｈ）と前記処理（ｂ）で測定した電圧（Ｖｏｈａ（Ｖｏｈｂ））とに基づいて、前記第３端子と前記信号用テストピンとの間の接触抵抗の抵抗値を算出する処理（Ｓ３０４（Ｓ４０５））を制御するための制御コードを含む。
【００３７】
これによれば、前記テスト装置による接触抵抗の値を算出するための制御を容易に実現することができる。
【００３８】
〔１３〕（測定した電流源の電流値と略等しい電流を外部から供給する：実施の形態３）
項１２のプログラムにおいて、前記処理（ｂ）は、（ｂ１）前記電流源から前記第３端子に電流を供給し、且つ前記信号用テストピンに接地電圧を供給したときの前記信号用テストピンに流れる電流（Ｉｘ）を測定する処理（Ｓ４０３）を含む。また、前記処理（ｂ）は、（ｂ２）前記処理（ｂ１）で測定した電流値と等しくなるように生成された第１電流（Ｉｂ）を前記信号用テストピンに供給したときの前記信号用テストピンの電圧（Ｖｏｈｂ）を測定する処理（Ｓ４０４）を含む。
【００３９】
これによれば、半導体集積回路装置毎に前記電流源の電流値がばらついた場合であっても、精度良く接触抵抗の値を算出することができる。
【００４０】
〔１４〕（外部印加の電流値を固定値とする：実施の形態２）
項１２のプログラムにおいて、前記第１電流は、前記テストボード上に設けられた電流源（Ｉａ）から供給される。また、前記テストボード上に設けられた電流源の電流は、前記第２端子と前記第３端子との間に設けられた電流源の電流の期待値に応じた電流値とされる。
【００４１】
これによれば、例えば半導体集積回路装置毎に半導体集積回路装置内部の電流源の電流値を測定しないので、電気的テストに要する時間の短縮に資する。
【００４２】
２．本願における記載形式、基本的用語、用法の説明
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００４３】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００４４】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
【００４５】
同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００４６】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００４７】
「ウエハ」、「半導体チップ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００４８】
半導体集積回路装置、半導体装置等の電気的テストは、ウエハ状態で試験を実行する「ウエハプローブテスト」と、チップに分離した状態またはパッケージされた状態で試験を実行する「パッケージテスト」に分類できる。ウエハプローブテストには、ＤＣパラメトリックテストやプローブテストが含まれる。本願では、主にパッケージテストを例に取り具体的に説明する。
【００４９】
また、「テストボード」というときは、特に、そうでない旨、明記した場合、または、明らかに、そうでないことが明白な場合を除き、パッケージテストにおいて、被検査デバイス用テストソケットを搭載した主要な配線基板を指し、ウエハプローブテストにおいては、プローブカードの主要部を構成する配線基板を指すものとする。
【００５０】
更に、「信号用テストピン」、「電源用テストピン」、「接地用テストピン」とは、特に、そうでない旨、明記した場合、または、明らかに、そうでないことが明白な場合を除き、パッケージテストにおいて、それぞれの機能に対応する被検査デバイス用テストソケットのソケット端子（テスト端子、テストピン）を指し、ウエハプローブテストにおいては、プローブカードに取り付けられたプローブ針を指すものとする。ここで、「テストソケット」とは、被検査デバイスをセットして、検査を実行するための構造体であり、テスト端子が被検査デバイス側の外部端子（信号端子、電源端子、接地端子等）とコンタクトできるようにされた基板、枠体、配線構造体等を含む。
【００５１】
３．実施の形態の詳細
実施の形態について更に詳述する。
【００５２】
各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００５３】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００５４】
≪実施の形態１≫
図１は、本願の一実施の形態の半導体集積回路装置の製造方法における製造プロセスのアウトラインを示す流れ図である。本実施の形態では、当該製造方法によって製造される半導体集積回路装置として、ＵＳＢ規格で定義されるデータ転送を制御するためのＵＳＢドライバを内蔵した半導体集積回路装置を例に取り具体的に説明する。
【００５５】
図１に示されるように、先ずウエハ工程において、ウエハ上の各チップ領域にデバイスが形成される（Ｓ１０１）。ウエハ工程が完了したウエハは、ウエハプローブ検査（ウエハテスト）が実行される（Ｓ１０２）。なお、ウエハテスト工程が完了したウエハは、必要に応じてバックグラインディングが実行され、ウエハの厚さが所望の厚さに調整される。ウエハは、ダイシング等により、個々のチップ（半導体チップ）に分割される（Ｓ１０３）。ダイシングにより分割された半導体チップは、後述する工程（Ｓ１０４〜Ｓ１０７）によりパッケージングされる。ここでは、パッケージ形式として、バンプ電極を形成するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型パッケージを例に取り、具体的に説明する。
【００５６】
図２は、本願の一実施の形態の半導体集積回路装置の製造方法によって製造されるＢＧＡパッケージ型の半導体集積回路装置の全体模式断面図である。同図に示される半導体集積回路装置は、例えばプラスチックＢＧＡ型パッケージで構成される。図２に示されるプラスチックＢＧＡ型パッケージ３は、以下の順序で組み立てられる。図１に示されるように、最初に配線基板４が準備され、その配線基板４上に接着剤層５を介して半導体チップ２が搭載される（Ｓ１０４）。次に、半導体チップ２のデバイス面２ａ上のボンディングパッド１１と配線基板４上の外部リード６とが金ワイヤ等のボンディングワイヤ７により電気的に接続される（Ｓ１０５）。そして、配線基板４の上面、半導体チップ２、ボンディングワイヤ７、および外部リード６が封止樹脂体８により封止される（Ｓ１０６）。最後に、配線基板４の下面には、複数（通常、百個から数百個以上程度）の半田ボールが搭載され、半田バンプ電極９（信号端子、電源端子、接地端子等の外部端子）が形成される（Ｓ１０７）。
【００５７】
上記工程によりパッケージングされた半導体集積回路装置３は、封止体の上面へマーキングを行うマーキング工程やバーンイン工程等を経た後、パッケージテストが行われる（Ｓ１０８）。パッケージテスト工程を通過した半導体集積回路装置は、外観検査を経て梱包され、出荷される（Ｓ１０９）。
【００５８】
パッケージテストについて詳細に説明する。パッケージテストでは、被検査デバイス（ＤＵＴ：Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）である半導体集積回路装置３の電気的特性が測定され、測定結果と予め規定された期待値（仕様値）とを比較することによって良品／不良品の判定が行われる。パッケージテストは、例えば、テスト装置（テスタ）１によるプログラム処理によって実現される。例えば、テスト装置１内のＣＰＵ等のプログラム処理装置が、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に格納されたプログラムに従って、テストボード２１上のテストソケット２２のテストピン１５を介して半導体集積回路装置３を制御することにより、電気的特性を測定する。具体的な制御方法については後述する。
【００５９】
図３は、本願の一実施の形態の半導体集積回路装置の製造方法におけるパッケージテスト工程で使用するテスト装置の全体模式断面図である。同図では、パッケージテスト工程で使用するテスト装置として典型的な構成のテスト装置を例に取り具体的に説明するが、これらは一例である。例えば、テスト電源部５５は、テスタ本体５１の外、テストヘッド５２内や、テストボード２１上に設けても良い。また、以下の例では、テストヘッド５２とテストボード２１の相互接続は、ポゴピン（登録商標）のようなプローブの先端がバネで伸縮する形状の可動型プローブピンを用いたものを例示するが、これは単なる一例であり、その他の接続方法でもよいことは言うまでもない。
【００６０】
図３に示されるように、テスト装置１のテスタヘッド５２の上面に、必要に応じて、パフォーマンスボード２４等の補助ボード、ポゴピン群２３等を介して、テストボード２１が設置されている。テストボード２１の上面２１ａには、テストソケット２２が取り付けられており、このテストソケット２２内のソケット端子（テストピン）１５に被検査デバイスである半導体集積回路装置（たとえば、ＢＧＡ等の半導体パッケージ）のバンプ電極９（すなわち、外部端子であり、ＱＦＰ等の場合は、外部リード）をコンタクトさせた状態で電気的テストを実行する。このとき用いられるテストピンの先端（プランジャー）は、例えばバンプ電極９と多くの面で接触するように形成されたクラウンカット型の形状とされる。
【００６１】
電気的テストの際に被検査デバイスに供給される電源電圧や接地電圧はテスタ電源５５によって生成される。また、電気的テストの際に被検査デバイスに供給されるテスト信号は、テスト装置１のテスタ本体５１に設けられたテスト回路部５４によって生成される。半導体集積回路装置３に対する電源（電源電圧や接地電圧等）及びテスト信号の供給は、テスト回路５４によって制御される。電源及びテスト信号は、電源及び信号ケーブル５３（たとえば数千本のケーブルの束からなる）を介し、更にテスタヘッド５２内、パフォーマンスボード２４、ポゴピン群２３、テストボード２１のポゴピンによる接続部（ポゴ座）、テストボード２１内の配線（ビアを含む）、テストソケット２２、ソケット端子（テストピン）１５等を介して、半導体集積回路装置３に供給される。計測の際は、この逆経路で、電気的テストにおいて検知された検知結果（電圧値や電流値）がテスト回路５４に伝達される。検知結果は、例えば、テスト回路部５４内の記憶装置（メモリ等）に格納される。テスト回路部５４内の演算処理部（例えばＣＰＵ）は、必要に応じて、前記記憶装置に格納された検知結果を読み出して各種の演算を実行し、演算によって得られた測定結果と期待値とを比較することによって良品／不良品の判定を行う。
【００６２】
次に、パッケージテストにおける半導体集積回路装置３の電気的特性の具体的な測定方法について説明する。ここでは、パッケージテストにおける測定項目のうち、ＵＳＢドライバの機能に係る電気的特性の測定を例にとって説明する。
【００６３】
図４は、半導体集積回路装置３の電気的特性を測定するための測定回路を例示する説明図である。同図には、ＵＳＢドライバに係る電気的特性の測定方法を説明するために必要な機能ブロックや回路素子のみが図示されている。例えば、ＤＵＴとしての半導体集積回路装置３は、ＵＳＢドライバに係る機能ブロックのみが図示されている。
【００６４】
図４に示されるように、半導体集積回路装置３は、ＵＳＢドライバの機能に係る外部端子として、例えば、電源端子ＶＣＣ＿ＵＳＢ、接地端子ＧＮＤ、データ端子ＤＰ、及びデータ端子ＤＭを備える。当該外部端子は、前述したように、バンプ電極９によって実現される。電源端子ＶＣＣ＿ＵＳＢは電源電圧ＶＤＤが供給される外部端子であり、例えば＋５Ｖの電圧が印加される。接地端子ＧＮＤは接地電圧（０Ｖ）が供給される外部端子である。データ端子ＤＰ及びデータ端子ＤＭは、ＵＳＢ規格のデータ転送を行うための外部端子である。ＵＳＢ規格のデータ転送はデータ端子ＤＰ及びデータ端子ＤＮを用いた差動信号で行われる。例えばデータ端子ＤＰは正側の信号を、データ端子ＤＮは負側の信号を、夫々伝送する。なお、図４とそれ以降の図では、説明の便宜上、２つのデータ端子のうちデータ端子ＤＰのみが図示され、後述するデータ端子の周辺回路（ターミネーション抵抗ＲＴや電流源Ｉｕ等）についても、データ端子ＤＰ側に接続される周辺回路のみが図示される。
【００６５】
半導体集積回路装置３におけるＵＳＢドライバは、例えば、４８０Ｍｂｐｓのハイ・スピード・モードに対応しており、データ端子ＤＰと接地端子ＧＮＤとの間、及びデータ端子ＤＮと接地端子ＧＮＤとの間には、ハイ・スピード・モードでデータ転送を行う際に終端するための終端抵抗（ターミネーション抵抗）Ｒｔが接続される。ターミネーション抵抗Ｒｔは、例えば電圧依存性を有する抵抗素子から構成される。ターミネーション抵抗Ｒｔの仕様値は、例えばターミネーション抵抗Ｒｔの両端子間に４００ｍＶの電圧が印加されている条件下で４５Ωである。
【００６６】
また、半導体集積回路装置３は、電源端子ＶＣＣ＿ＵＳＢとデータ端子ＤＰとの間、及び電源端子ＶＣＣ＿ＵＳＢとデータ端子ＤＮとの間に、電流源Ｉｕ（以下、参照符号Ｉｕは電流源のみならず、その電流源から出力される電流をも表す。）を備える。電流源Ｉｕの電流の設計値（仕様値）は、例えば１９ｍＡである。電流源Ｉｕからデータ端子ＤＰ〔ＤＮ〕への電流の供給と停止は、制御信号により切り替え可能に構成される。前記制御信号は、例えば、半導体集積回路装置３内の別の回路ブロックや、上記外部端子以外の別の外部端子を介して入力される。本実施の形態では、テスト装置１がテストピン１５を介して半導体集積回路装置３の外部端子に供給した制御信号により、電流源Ｉｕによる電流の供給と停止が制御されるものとする。なお、図４では、電流源Ｉｕとデータ端子ＤＰとの間にスイッチＳＷ１が配置される回路構成を例示しているが、これに限られず、電流源Ｉｕからの電流の供給と停止が制御できる回路構成であれば、上記の回路構成に限定されない。
【００６７】
テストボード上２１のテストソケット２２は、半導体集積回路装置３のデータ端子ＤＰ、データ端子ＤＭ、接地端子ＧＮＤ、及び電源端子ＶＣＣ＿ＵＳＢに対応するテストピン１５として、信号用テストピンＰ＿ＤＰ、信号用テストピンＰ＿ＤＭ、接地用テストピンＰ＿ＧＮＤ、及び電源用テストピンＰ＿ＶＤＤを備える。なお、図４では、データ端子ＤＰ、ＤＭと同様に、２つの信号用テストピンのうち信号用テストピンＰ＿ＤＰのみが図示され、以降で説明する外付け抵抗Ｒｓも信号用テストピンＰ＿ＤＰに接続されるもののみが図示される。電源用テストピンＰ＿ＶＤＤにはテスト装置１から電源電圧ＶＤＤが印加され、接地用テストピンＰ＿ＧＮＤにはテスト装置１から接地電圧ＧＮＤが印加され、信号用テストピンＰ＿ＤＰ（Ｐ＿ＤＭ）にはテスト装置１から所望の電圧又は電流が印加される。テスト装置１は、テストソケット２２のテストピンを介した電圧印加又は電流印加に加え、テストピンを介した電圧計測と電流計測が可能にされる。
【００６８】
テストボード２１は、信号用テストピンＰ＿ＤＰと接地用テストピンＰ＿ＧＮＤとの間、及び信号用テストピンＰ＿ＤＮと接地用テストピンＰ＿ＧＮＤとの間に夫々外付け抵抗Ｒｓを備える。外付け抵抗Ｒｓの抵抗値は、例えばターミネーション抵抗Ｒｔの期待値と同程度の値とされ、例えば４５．３Ωである。外付け抵抗Ｒｓは、信号用テストピンＰ＿ＤＰ（Ｐ＿ＤＭ）と接地用テストピンＰ＿ＧＮＤとの間で、接続と遮断が切り替え可能に構成される。当該接続と遮断は、例えば、テスト装置１からの制御信号により制御される。なお、図４では、外付け抵抗Ｒｓと信号用テストピンＰ＿ＤＰとの間にスイッチＳＷ２が配置される回路構成を例示しているが、これに限られず、外付け抵抗Ｒｓの接続と遮断が制御可能な回路構成であれば、上記の回路構成に限定されない。
【００６９】
ＵＳＢドライバの機能に係る電気的特性の測定は、半導体集積回路装置３のデータ端子ＤＰが信号用テストピンＰ＿ＤＰに接触し、データ端子ＤＭが信号用テストピンＰ＿ＤＭに接触し、接地端子ＧＮＤが接地用テストピンＰ＿ＧＮＤに接触し、電源端子ＶＣＣ＿ＵＳＢが電源用テストピンＰ＿ＶＤＤに接触した状態で行われる。半導体集積回路装置３の外部端子（データ端子ＤＰ／ＤＭ、接地端子ＧＮＤ、電源端子ＶＣＣ＿ＵＳＢ等）を構成するバンプ電極９とテストソケット２２のテストピン１５との間には接触抵抗が存在する。図４では、代表的に、データ端子ＤＰと信号用テストピンＰ＿ＤＰとの間の抵抗成分を接触抵抗ｒとして例示している。なお、接地端子ＧＮＤと接地用テストピンＰ＿ＧＮＤとの間にも接触抵抗は存在するが、半導体集積回路装置３内のグラウンドノードに接続される接地端子ＧＮＤが複数個あり、それらに対応して接続される接地用テストピンＰ＿ＧＮＤも複数個あるため、接地端子ＧＮＤと接地用テストピンＰ＿ＧＮＤとの間の接触抵抗は無視できる。
【００７０】
前述したように、半導体集積回路装置３の外部端子（データ端子ＤＰ／ＤＭ、接地端子ＧＮＤ、電源端子ＶＣＣ＿ＵＳＢ等）を形成するバンプ電極９とテストソケット２２のテストピンとの間の接触抵抗ｒは、テストソケット２２に載置する半導体集積回路装置３を順次交換して測定を繰り返す毎に増加する可能性がある。そこで、本実施の形態に係る半導体集積回路装置の製造方法におけるパッケージテストでは、接触抵抗を考慮して電気的特性の測定を行う。
【００７１】
ＵＳＢドライバの機能に係る電気的特性の測定項目としては、例えば、ＵＳＢドライバの終端抵抗（ターミネーション抵抗）、データ端子ＤＰ（ＤＭ）の出力ソース電流Ｉｕ、及びデータ端子ＤＰ〔ＤＭ〕の出力電圧Ｖｏｈ等がある。ここでは、ターミネーション抵抗Ｒｔの測定手順について具体的に説明する。
【００７２】
図５は、ターミネーション抵抗Ｒｔの測定手順を例示する流れ図である。同図に示される各処理は、テスト装置１におけるＣＰＵ等のプログラム処理装置が、ＲＯＭやＲＡＭに格納されたプログラムを実行することによって実現される。前記プログラムは、所定のプログラミング言語に基づいて記述された制御コードによって構成され、例えば、ソースプログラム又はそのソースプログラムをコンパイルしたオブジェクトプログラムである。
【００７３】
先ず、テスト装置１は、電源用テストピンＰ＿ＶＤＤに電源電圧を印加するとともに、接地用テストピンＰ＿ＧＮＤに接地電圧を印加する（Ｓ２０１）。テスト装置１は、半導体集積回路装置３におけるスイッチＳＷ１をオフさせるとともにスイッチＳＷ２をオフさせた状態（電流源Ｉｕからの電流供給を停止し、且つ外付け抵抗Ｒｓを遮断した状態）で、信号用テストピンＰ＿ＤＰに電圧Ｖｐを印加し、信号用テストピンＰ＿ＤＰに流れる電流Ｉｔを測定する（Ｓ２０２）。
【００７４】
図６は、ステップ２０２における測定回路を例示する説明図である。同図に示されるように、テスト装置１は、信号用テストピンＰ＿ＤＰと、接触抵抗ｒと、データ端子ＤＰと、ターミネーション抵抗Ｒｔと、接地端子ＧＮＤとを経由してグラウンドノードに流れる電流Ｉｔを測定する。なお、ここでは、電圧Ｖｐを４００ｍＶとする場合を例示するが、これに限られず、製品仕様で規定される測定条件に応じた電圧を印加すればよい。
【００７５】
次に、テスト装置１は、ステップ２０２で測定した電流Ｉｔの電流値と、電圧Ｖｐとに基づいて、接触抵抗ｒとターミネーション抵抗Ｒｔとを直列接続した合成抵抗（Ｒｔ＋ｒ）を算出する（Ｓ２０３）。合成抵抗は、例えば、（式１）によって算出される。
【００７６】
【数１】
2013234920.tif 000003
【００７７】
次に、テスト装置１は、スイッチＳＷ１をオンさせるとともにスイッチＳＷ２をオフさせた状態（電流源Ｉｕからデータ端子ＤＰに電流を供給し、且つ外付け抵抗Ｒｓを遮断した状態）で、信号用テストピンＰ＿ＤＰに接地電圧（０Ｖ）を印加し、信号用テストピンＰ＿ＤＰに流れる電流Ｉｘを測定する（Ｓ２０４）。
【００７８】
図７は、ステップ２０４における測定回路を例示する説明図である。同図に示されるように、電流源Ｉｕから出力された電流は、データ端子ＤＰを介してテスト装置１に流れ込む。そこで、テスト装置１は、測定した電流Ｉｘを電流源Ｉｕの測定値として以後の処理を行う。上記ステップ２０４により、上記測定項目のうち電流源Ｉｕの測定値を得ることができる。
【００７９】
次に、テスト装置１は、半導体集積回路装置３におけるスイッチＳＷ１をオンさせるとともにスイッチＳＷ２をオンさせた状態（電流源Ｉｕからデータ端子ＤＰに電流を供給し、且つ外付け抵抗Ｒｓを接続した状態）で、信号用テストピンＰ＿ＤＰの電圧Ｖｏｈを測定する（Ｓ２０５）。このとき、テスト装置１は、信号用テストピンＰ＿ＤＰからテスト装置１側に電流をシンクしない状態で電圧Ｖｏｈを測定する。ステップ２０５により、上記測定項目のうち電圧Ｖｏｈの測定値を得ることができる。
【００８０】
図８は、ステップ２０５における測定回路を例示する説明図である。同図に示されるように、電流源Ｉｕから出力された電流は、ターミネーション抵抗Ｒｔに流れる電流と、データ端子ＤＰ、接触抵抗ｒ、及び外付け抵抗Ｒｓを介してグラウンドノードに流れ込む電流とに分けられる。したがって、このときの回路方程式は（式２）で表される。
【００８１】
【数２】
2013234920.tif 000004
【００８２】
ここで、ターミネーション抵抗Ｒｔの仕様値（４５Ω）と略等しい抵抗値（４５．３Ω）の外付け抵抗Ｒｓを接続していることから、ステップ２０５においてターミネーション抵抗Ｒｔには、ステップ２０２で印加した電圧Ｖｐ（４００ｍＶ）と同程度の電圧が印加される。これにより、ステップ２０２とステップ２０５との間で、電圧依存性に起因するターミネーション抵抗Ｒｔの抵抗値のずれを小さくすることができる。すなわち、（式１）と（式２）との間でターミネーション抵抗Ｒｔが同じ抵抗値であるものとして扱っても、測定精度を低下させることはない。
【００８３】
次に、テスト装置１は、上記（式１）及び（式２）からターミネーション抵抗Ｒｔを算出する（Ｓ２０６）。具体的には、上記の２つの方程式（式１）及び（式２）から導かれる（式３）を解くことにより、ターミネーション抵抗Ｒｔを算出する。このとき、電流Ｉｕの値をステップ２０２で測定した値とし、抵抗Ｒｓの値を４５．３Ωとし、電圧Ｖｏｈの値をステップ２０３で測定した値とする。また、テスト装置１は、上記（式１）及び（式２）から接触抵抗ｒを算出する（Ｓ２０７）。具体的には、上記の２つの方程式（式１）及び（式２）から導かれる（式４）を解くことにより、接触抵抗ｒを算出する。
【００８４】
【数３】
2013234920.tif 000005
【００８５】
【数４】
2013234920.tif 000006
【００８６】
そして、テスト装置１は、ステップ２０５で算出したターミネーション抵抗Ｒｔの値を期待値（仕様値）と比較し、良品／不良品の判定を行う（Ｓ２０８）。また、ステップ２０６で算出した接触抵抗ｒの測定値を、テスト装置１内の記憶装置等に格納しておく。なお、図５の手順では省略したが、電流Ｉｕや電圧Ｖｏｈについても、ターミネーション抵抗Ｒｔと同様に、測定値と期待値とを比較し、良品／不良品の判定を行う。
【００８７】
以上の測定方法によれば、半導体集積回路装置毎にターミネーション抵抗Ｒｔと接触抵抗ｒとを区別して算出することができ、より高精度な電気的テストを実現することができる。また、接触抵抗ｒの値を算出しておくことで、他の電気的特性を測定する場合にも接触抵抗ｒを考慮した精度の高い測定が可能となる。また、上記の測定方法によれば、測定のための外部端子を新たに設ける必要がないから、コストの増大を抑えることができる。
【００８８】
また、上記測定方法によれば、テストピンに付着したパッド屑等の蓄積量の相違により接触抵抗が半導体集積回路装置毎に異なる場合であっても、パッド屑等の掃除や接触抵抗成分の固定の予測値を用いた演算等を行う必要がないから、ターミネーション抵抗Ｒｔの真の抵抗値を効率良く測定することができる。
【００８９】
更に上記測定方法におけるステップ２０５では、ターミネーション抵抗Ｒｔの仕様値（４５Ω）と略等しい外付け抵抗Ｒｓ（４５．３Ω）を接続するから、ターミネーション抵抗Ｒｔの抵抗値に電圧依存性がある場合であっても、電圧依存性に起因するターミネーション抵抗Ｒｔの抵抗値のずれを小さくすることができ、測定精度を低下させることなく接触抵抗を測定することができる。
【００９０】
≪実施の形態２≫
半導体集積回路装置の製造方法におけるパッケージテストにおいて、接触抵抗を測定するための別の測定方法について説明する。
【００９１】
図９は、実施の形態２に係る、半導体集積回路装置３の電気的特性を測定するための測定回路を例示する説明図である。同図には、図４と同様に、ＵＳＢドライバに係る電気的特性の測定方法を説明するために必要な機能ブロックや回路素子のみが図示されている。
【００９２】
図９に示されるテストボード２５は、図４に示される外付け抵抗Ｒｓの代わりに、外付けの電流源Ｉａ（以下、参照符号Ｉａは電流源のみならず、その電流源から出力される電流をも表す。）を備える。電流源Ｉａは、例えば、テストボード２５上に設置された電流値が固定の電流源であり、その電流値は半導体集積回路装置３における電流源Ｉｕの仕様値と等しい値とされ、例えば１９ｍＡである。電流源Ｉａは、例えば、電源用テストピンＰ＿ＶＤＤが接続されるノードと信号用テストピンＰ＿ＤＰと間、及び電源用テストピンＰ＿ＶＤＤが接続されるノードと信号用テストピンＰ＿ＤＭと間に、夫々設けられる。なお、図９には、説明の便宜上、２つの外付けの電流源のうち、電源用テストピンＰ＿ＶＤＤが接続されるノードと信号用テストピンＰ＿ＤＰと間に設けられる電流源Ｉａのみが図示される。
【００９３】
電流源Ｉａから信号用テストピンＰ＿ＤＰ〔Ｐ＿ＤＮ〕が接続されるノードへの電流の供給と停止は、スイッチＳＷ３により切り替え可能に構成される。スイッチＳＷ３は、例えばテスト装置１からの制御信号により制御される。なお、図９では、電流源Ｉａと信号用テストピンＰ＿ＤＰ〔Ｐ＿ＤＮ〕との間にスイッチＳＷ３が配置される回路構成を例示しているが、これに限られず、電流源Ｉａによる電流の供給と停止が制御できる回路構成であれば、上記の回路構成に限定されない。
【００９４】
ＵＳＢドライバの機能に係る電気的特性の測定において、実施の形態２に係る測定回路によって接触抵抗ｒを測定する場合の測定手順について詳細に説明する。
【００９５】
図１０は、実施の形態２に係る接触抵抗の測定手順を例示する流れ図である。同図に示される各処理は、テスト装置１におけるＣＰＵ等のプログラム処理装置が、ＲＯＭやＲＡＭに格納されたプログラムを実行することによって実現される。
【００９６】
先ず、テスト装置１は、電源用テストピンＰ＿ＶＤＤに電源電圧ＶＤＤを印加するとともに、接地用テストピンＰ＿ＧＮＤに接地電圧を印加する（Ｓ３０１）。テスト装置１は、半導体集積回路装置３におけるスイッチＳＷ１をオンさせるとともにスイッチＳＷ３をオフさせた状態（電流源Ｉｕからデータ端子ＤＰへ電流を供給し、且つ外付けの電流源Ｉａからの電流供給を停止した状態）で、信号用テストピンＰ＿ＤＰに発生する電圧Ｖｏｈを測定する（Ｓ３０２）。
【００９７】
図１１は、ステップ３０２における測定回路を例示する説明図である。同図に示されるように、テスト装置１は、電流源Ｉｕからターミネーション抵抗Ｒｔ及び接地端子ＧＮＤを経由してグラウンドノードに流れる電流Ｉｕによってデータ端子ＤＰに発生する電圧を測定する。なお、テスト装置１は、信号用テストピンＰ＿ＤＰからテスト装置１側に電流をシンクしない状態で電圧Ｖｏｈを測定する。このとき、電圧Ｖｏｈは（式５）で表される。
【００９８】
【数５】
2013234920.tif 000007
【００９９】
次に、テスト装置１は、スイッチＳＷ１をオフさせるとともにスイッチＳＷ３をオンさせた状態（電流源Ｉｕからの電流供給を停止し、且つ外付けの電流源Ｉａから信号用テストピンＰ＿ＤＰへ電流を供給した状態）で、信号用テストピンＰ＿ＤＰに発生する電圧Ｖｏｈａを測定する（Ｓ３０３）。
【０１００】
図１２は、ステップ３０３における測定回路を例示する説明図である。同図に示されるように、電流源Ｉａから出力された電流は、信号用テストピンＰ＿ＤＰと、接触抵抗ｒと、データ端子ＤＰと、ターミネーション抵抗Ｒｔと、接地端子ＧＮＤとを経由してグラウンドノードに流れる電流Ｉａによって信号用テストピンＰ＿ＤＰに発生する電圧Ｖｏｈａを測定する。なお、テスト装置１は、信号用テストピンＰ＿ＤＰからテスト装置１側に電流をシンクしない状態で電圧Ｖｏｈａを測定する。このとき、電圧Ｖｏｈａは（式６）で表される。
【０１０１】
【数６】
2013234920.tif 000008
【０１０２】
次に、テスト装置１は、上記（式５）及び（式６）に基づいて接触抵抗ｒを算出する（Ｓ３０４）。具体的には、２つの方程式（式５）及び（式６）から導かれる（式７）を解くことにより、接触抵抗ｒを算出する。このとき、電流Ｉｕのばらつき幅が小さく、Ｉｕ≒Ｉａであるとする。
【０１０３】
【数７】
2013234920.tif 000009
【０１０４】
ここで、電流源Ｉｕのばらつき幅が小さく、Ｉｕ≒Ｉａとみなせる場合には、接触抵抗ｒは（式８）で表される。
【０１０５】
【数８】
2013234920.tif 000010
【０１０６】
算出した接触抵抗ｒの値は、例えばテスト装置１内の記憶装置に格納しておく。その後、ＵＳＢドライバの機能に係る他の測定項目を測定する。
【０１０７】
これにより、その後の測定において、接触抵抗ｒを考慮した精度の高い測定が容易となる。例えば、ターミネーション抵抗Ｒｔを接触抵抗ｒと区別して算出することが容易となる。また、上記の測定方法によれば、測定のための外部端子を新たに設ける必要がないから、コストの増大を抑えることができ、テストピンの先端に付着したパッド屑の掃除等も行う必要がないから、パッケージテスト工程の効率化を図ることができる。
【０１０８】
更に、仮にターミネーション抵抗Ｒｔが電流依存性（流れる電流に応じて抵抗値が変動する特性）を有する場合であっても、上記測定方法によれば、ステップ３０２でターミネーション抵抗Ｒｔに流れる電流Ｉｕとステップ３０４でターミネーション抵抗Ｒｔに流れる電流Ｉａが略等しい電流値であるため、ステップ３０２とステップ３０４との間で、電流依存性に起因するターミネーション抵抗Ｒｔの抵抗値のずれを小さくすることができる。すなわち、（式５）と（式６）との間でターミネーション抵抗Ｒｔが同じ抵抗値であるものとして扱っても、測定結果に与える影響度は小さいので、測定精度を低下させることなく接触抵抗を算出することができる。
【０１０９】
≪実施の形態３≫
半導体集積回路装置の製造方法におけるパッケージテストにおいて、接触抵抗を測定するための別の測定方法について説明する。
【０１１０】
図１３は、実施の形態３に係る、半導体集積回路装置３の電気的特性を測定するための測定回路を例示する説明図である。同図には、図４及び図９と同様に、ＵＳＢドライバに係る電気的特性の測定方法を説明するために必要な機能ブロックや回路素子のみが図示されている。図１３に示される測定回路では、テストボード２６上の固定の電流源を設けずに、テスト装置１による電流ソース機能を用いてデータ端子ＤＰ（ＤＭ）に対する外部からの電流印加を実現する。
【０１１１】
ＵＳＢドライバの機能に係る電気的特性の測定において、図１３に示される測定回路によって接触抵抗を測定する場合の測定手順について、図１４を用いて詳細に説明する。
【０１１２】
図１４は、実施の形態３に係る接触抵抗の測定手順を例示する流れ図である。同図に示される各処理は、テスト装置１におけるＣＰＵ等のプログラム処理装置が、ＲＯＭやＲＡＭに格納されたプログラムを実行することによって実現される。
【０１１３】
先ず、テスト装置１は、電源用テストピンＰ＿ＶＤＤに電源電圧を印加するとともに、接地用テストピンＰ＿ＧＮＤに接地電圧を印加する（Ｓ４０１）。テスト装置１は、半導体集積回路装置３におけるスイッチＳＷ１をオンさせて電流源Ｉｕからデータ端子ＤＰへ電流を供給し、且つテスト装置１内部の電流源Ｉｂからの電流供給を停止した状態で、信号用テストピンＰ＿ＤＰに発生する電圧Ｖｏｈを測定する（Ｓ４０２）。
【０１１４】
図１５は、ステップ４０２における測定回路を例示する説明図である。同図に示されるように、テスト装置１は、電流源Ｉｕからターミネーション抵抗Ｒｔ及び接地端子ＧＮＤを経由してグラウンドノードに流れる電流Ｉｕによってデータ端子ＤＰに発生する電圧を測定する。このとき、テスト装置１は、信号用テストピンＰ＿ＤＰからテスト装置１側に電流をシンク及びソースを行わない状態で電圧Ｖｏｈを測定する。このとき、電圧Ｖｏｈは、前述の（式５）と同様の式で表される。
【０１１５】
次に、テスト装置１は、スイッチＳＷ１をオンさせて電流源Ｉｕからデータ端子ＤＰに電流を供給し、且つテスト装置１内部の電流源Ｉｂからの電流供給を停止した状態で、信号用テストピンＰ＿ＤＰに接地電圧（０Ｖ）を印加し、信号用テストピンＰ＿ＤＰに流れる電流Ｉｘを測定する（Ｓ４０３）。
【０１１６】
図１６は、ステップ４０３における測定回路を例示する説明図である。同図に示されるように、電流源Ｉｕから出力された電流は、データ端子ＤＰを介してテスト装置１に流れ込む。そこで、テスト装置１は、測定した電流Ｉｘを電流源Ｉｕの測定値として以後の処理を行う。
【０１１７】
次に、テスト装置１は、スイッチＳＷ１をオフさせて電流源Ｉｕからの電流供給を停止し、且つテスト装置１から信号用テストピンＰ＿ＤＰへ電流Ｉｂを入力した状態で、信号用テストピンＰ＿ＤＰに発生する電圧Ｖｏｈｂを測定する（Ｓ４０４）。このとき、テスト装置１は、ステップ４０３で測定した電流Ｉｘと等しくなるように生成した電流Ｉｂを信号用テストピンＰ＿ＤＰに入力する。
【０１１８】
図１７は、ステップ４０４における測定回路を例示する説明図である。同図に示されるように、テスト装置１は、信号用テストピンＰ＿ＤＰと、接触抵抗ｒと、データ端子ＤＰと、ターミネーション抵抗Ｒｔと、接地端子ＧＮＤとを経由してグラウンドノードに流れる電流Ｉｂによって信号用テストピンＰ＿ＤＰに発生する電圧Ｖｏｈｂを測定する。なお、テスト装置１は、信号用テストピンＰ＿ＤＰからテスト装置１側に電流をシンクしない状態で電圧Ｖｏｈｂを測定する。このとき、電圧Ｖｏｈｂは、（式９）で表される。
【０１１９】
【数９】
2013234920.tif 000011
【０１２０】
テスト装置１は、上記（式５）及び（式９）から接触抵抗ｒを算出する（Ｓ４０５）。具体的には、２つの方程式（式５）及び（式９）から導かれる（式１０）を解くことにより、接触抵抗ｒを算出する。
【０１２１】
【数１０】
2013234920.tif 000012
【０１２２】
算出した接触抵抗ｒの値は、例えばテスト装置１内の記憶装置に格納される。その後、ＵＳＢドライバの機能に係る他の測定項目を測定する。
【０１２３】
これにより、実施の形態２と同様に、接触抵抗ｒを考慮した精度の高い測定が可能となる。また、上記の測定方法によれば、実施の形態１、２と同様に、コストの増大を抑えることができ、パッケージテスト工程の効率化を図ることができる。更に上記測定方法によれば、ステップ４０４において、ステップ４０３で予め測定した電流Ｉｕと等しくなるような電流Ｉｂを生成して信号用テストピンＰ＿ＤＰに供給するから、半導体集積回路装置毎に電流源Ｉｕの電流値がばらつく場合であっても、精度良く接触抵抗の値を算出することができる。また、仮にターミネーション抵抗Ｒｔに電流依存性があったとしても、実施の形態２と同様に、測定精度を低下させることなく接触抵抗を測定することができる。
【０１２４】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１２５】
例えば、実施の形態１乃至３では、データ端子ＤＰに接続されるターミネーション抵抗Ｒｔの測定に際し、上記測定方法を適用する例を示したが、これに限られず、データ端子ＤＭに接続されるターミネーション抵抗Ｒｔを測定する場合にも同様に適用することができる。
【０１２６】
実施の形態１乃至３では、ＵＳＢドライバのターミネーション抵抗Ｒｔの測定に際し、上記測定方法を適用する例を示したが、これに限られず、２つの外部端子間の抵抗成分を測定する場合に上記測定方法を適用することも可能である。
【０１２７】
実施の形態１乃至３では、テストピン（ポゴピン）に蓄積されたパッド屑を主要因とする接触抵抗成分を例として説明したが、本発明はそれに限定されるものではなく、半導体集積回路装置とテストソケットとの間に他の要因によって生ずる接触抵抗成分が存在する場合であっても、上記の測定方法を適用することができる。また、主にソケット部分にポゴピンを使用した例を説明したが、本発明はそれに限定されるものではなく、プリント配線とビアによる通常の配線基板を使用したソケットを用いてもよい。また、ポゴピンとビアを共用したソケットを用いてもよい。更に、ポゴピン以外の垂直プローブや、その他のプローブを用いてもよい。
【０１２８】
実施の形態１乃至３では、被検査デバイスとして、ＵＳＢドライバを内蔵した半導体集積回路装置を例に取り具体的に説明したが、各実施の形態は、ロジック系半導体集積回路装置、ＳＯＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ）型半導体集積回路装置、マイクロコンピュータ用半導体集積回路装置等にも適用できることは言うまでもない。
【０１２９】
また、実施の形態１乃至３では、半導体パッケージのパッケージ形式として、バンプ電極を形成するＢＧＡ型パッケージを例に取り、説明したが、ＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）型パッケージでも、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ），ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄｅｄ  Ｐａｃｋａｇｅ）等その他のパッケージでも良いことは、言うまでもない。
【符号の説明】
【０１３０】
１  テスト装置
２  半導体チップ
２ａ  半導体チップのデバイス面（または第１主面）
３  半導体集積回路装置（被検査デバイス）、半導体パッケージ
ＶＣＣ＿ＵＳＢ  電源端子
ＤＰ  ＵＳＢドライバの正側のデータ端子
ＤＭ  ＵＳＢドライバの負側のデータ端子
ＧＮＤ  接地端子、接地電圧
Ｉｕ  電流源
ＳＷ１〜ＳＷ３  スイッチ
Ｒｔ  ターミネーション抵抗（終端抵抗）
ｒ  接触抵抗
Ｒｓ  外付け抵抗
ＶＤＤ  電源電圧
Ｉｔ、Ｉｘ  電流
Ｉａ  電流源
Ｉｂ  テスト装置１による電流ソース機能によって実現される電流源
Ｖｏｈ、Ｖｏｈａ、Ｖｏｈｂ  信号用テストピンＰ＿ＤＰ（Ｐ＿ＤＭ）の測定電圧
Ｖｐ  信号用テストピンＰ＿ＤＰ（Ｐ＿ＤＭ）の印加電圧
４  配線基板
５  接着剤層
６  外部リード
７  ボンディングワイヤ
８  封止樹脂体
９  バンプ電極
１５  テストピン
Ｐ＿ＧＮＤ  接地用テストピン
Ｐ＿ＤＰ、Ｐ＿ＤＭ  信号用テストピン
Ｐ＿ＶＤＤ  電源用テストピン
２１、２５，２６  テストボード
２１ａ  テストボードの上面
２２  テストソケット（テストソケット枠体）
２３  テストボード下ポゴピン群
２４  パフォーマンスボード
５１  テスタ本体
５２  テストヘッド
５３  ケーブル
５４  テスト回路部
５５  テスト電源部
【図１】
2013234920.tif 000013
【図２】
2013234920.tif 000014
【図３】
2013234920.tif 000015
【図４】
2013234920.tif 000016
【図５】
2013234920.tif 000017
【図６】
2013234920.tif 000018
【図７】
2013234920.tif 000019
【図８】
2013234920.tif 000020
【図９】
2013234920.tif 000021
【図１０】
2013234920.tif 000022
【図１１】
2013234920.tif 000023
【図１２】
2013234920.tif 000024
【図１３】
2013234920.tif 000025
【図１４】
2013234920.tif 000026
【図１５】
2013234920.tif 000027
【図１６】
2013234920.tif 000028
【図１７】
2013234920.tif 000029