(57)【要約】【課題】半導体ウェハに対してプラズマ処理を行う際に、半導体ウェハの被処理面内において、プラズマを均一に照射することを可能とする、接合基板の製造方法を提供する。【解決手段】半導体ウェハ１０３の一方の主面１０３ａと、主面１０３ａの全域を支持する支持基板１０１の一方の主面１０１ａとを、接着材料１０２を介して接合する工程Ａと、半導体ウェハの他方の主面側を研磨する工程Ｂと、半導体ウェハの研磨面１０３ｄにエッチングマスク層を形成する工程Ｃと、半導体ウェハの研磨面１０３ｄにおける、外周域に形成されたエッチングマスク層を除去する工程Ｄと、エッチングマスク層が除去された領域において、半導体ウェハ１０３をエッチング処理により除去する工程Ｅと、を順に備えている。【選択図】図１
2013026604.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハの一方の主面と、該主面の全域を支持する支持基板の一方の主面とを、接着材料を介して接合する工程Ａと、
前記半導体ウェハの他方の主面側を研磨する工程Ｂと、
前記半導体ウェハの研磨面にエッチングマスク層を形成する工程Ｃと、
前記半導体ウェハの研磨面における、外周域に形成された前記エッチングマスク層を除去して、前記研磨面を露出させる工程Ｄと、
前記エッチングマスク層が除去された領域において、前記半導体ウェハをエッチング処理により除去する工程Ｅと、を順に備えていることを特徴とする接合基板の製造方法。
【請求項２】
前記工程Ｅは、
前記半導体ウェハのみならず前記接着材料も除去することを特徴とする請求項１に記載の接合基板の製造方法。
【請求項３】
前記工程Ｄは、
前記外周域を除いた領域において、前記半導体ウェハの二つの主面の間に貫通孔を形成することを特徴とする請求項１または２に記載の接合基板の製造方法。
【請求項４】
前記エッチングマスク層は感光性レジストからなり、
前記工程Ｄは、
前記エッチングマスク層を、フォトマスクを用いて露光する工程と、
前記エッチングマスク層の露光された部位を現像により除去する工程と、を順に備えていることを特徴とする請求項１〜３のいずれか一項に記載の接合基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハを支持基板に接合してなる接合基板の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話器等の電子機器の高機能化に伴い、電子機器を構成する電子デバイスの動作の高速化が求められている。高速化の実現に向けて、電子デバイス自身の回路を高集積化することに加えて、電子デバイスのパッケージ体を高密度に実装するための技術開発が必須となっている。パッケージ体を高密度に実装する技術として、積層した半導体デバイス同士を微細な貫通配線を用いて接続した三次元実装や、貫通配線基板を用いたシステムインパッケージ（ＳｉＰ）が提案されており、これらを実現するための貫通配線基板の形成技術が活発に研究、開発されている。
【０００３】
貫通配線基板を構成する半導体ウェハは、貫通配線の形成を容易にするために、その片方の主面側を研磨することにより、薄く加工されている（特許文献１）。図１０（ａ）、（ｂ）は、それぞれ半導体ウェハを薄く加工する前の状態、薄く加工した後の状態における、従来の半導体装置５００の断面図である。支持基板５０１の一方の主面５０１ａと半導体ウェハの一方の主面５０３ａとが接着材料５０２を介して接合されている。加工前の半導体ウェハの側面５０３ｃは、図１０（ａ）に示すように、面取りされたＲ形状となっている。そのため、図１０（ｂ）に示すように、薄く加工された半導体ウェハの周縁部５０３ｅは鋭利なナイフエッジ形状となる。
【０００４】
したがって、薄く加工した半導体ウェハ５０３に対し、エッチングや表面改質等を目的とするプラズマ処理を行う場合、周縁部５０３ｅには電界エネルギーが集中してプラズマが偏って照射されるのに対し、中央部５０３ｆにおいては、照射されるプラズマは相対的に弱まることになる。その結果として、半導体ウェハの被処理面内において、照射されるプラズマが不均一となるため、プラズマ処理を行って製造される、貫通配線基板の品質を安定させることが難しくなる。
【０００５】
また、図１１に示すように、通常は、貫通配線基板を備えた半導体装置は、搬送用あるいは保管用のケース５０７に収納される。このとき、ナイフエッジ形状の半導体ウェハの周縁部５０３ｅは機械的に脆いので、半導体ウェハの周縁部５０３ｅがケース５０７の内側面５０７ａ、５０７ｂと接触することにより、欠けや割れが発生しやすい。半導体ウェハの欠けや割れは、パーティクル発生の要因となり、後工程において、絶縁不良、パターニング不良等による、半導体装置５００としての信頼性低下を招く虞がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−８０００６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は以上のような点を考慮してなされたものであり、半導体ウェハに対してプラズマ処理を行う際に、半導体ウェハの被処理面内において、プラズマを均一に照射することを可能とする、半導体装置の製造方法を提供する。
【０００８】
また、本発明は、半導体ウェハの周縁部における欠けや割れの発生を抑えることが可能な、半導体装置を提供する。
【課題を解決するための手段】
【０００９】
本発明の請求項１に係る接合基板の製造方法は、半導体ウェハの一方の主面と、該主面の全域を支持する支持基板の一方の主面とを、接着材料を介して接合する工程Ａと、前記半導体ウェハの他方の主面側を研磨する工程Ｂと、前記半導体ウェハの研磨面にエッチングマスク層を形成する工程Ｃと、前記半導体ウェハの外周域に形成された前記エッチングマスク層を除去して、前記研磨面を露出させる工程Ｄと、前記エッチングマスク層が除去された領域において、前記半導体ウェハをエッチング処理により除去する工程Ｅと、を順に備えていることを特徴とする。
【００１０】
請求項１の構成によれば、半導体ウェハを薄く加工することでナイフエッジ形状となった半導体ウェハの周縁部が、エッチング処理によって除去される。そのため、プラズマ処理を行う際に、半導体ウェハの周縁部への電界集中を抑制し、半導体ウェハの被処理面内において、プラズマを均一に照射することができる。
【００１１】
本発明の請求項２に係る接合基板の製造方法は、請求項１において、前記工程Ｅは、前記半導体ウェハのみならず前記接着材料も除去することを特徴とする。
【００１２】
請求項２の製造方法によれば、接着材料が、後続の工程において用いる薬液に曝されることにより部分的に溶解し、表面が荒れた形状となり、パーティクルの発生源となるのを防ぐことができる。
【００１３】
本発明の請求項３に係る接合基板の製造方法は、請求項１または２において、前記工程Ｅは、前記外周域を除いた領域において、前記半導体ウェハの二つの主面の間に貫通孔を形成することを特徴とする。
【００１４】
請求項３の製造方法によれば、半導体ウェハの周縁部の除去を、貫通孔の形成と同時に行うことができる。したがって、既存のプロセスを変更する必要がないため、半導体装置の生産効率を維持することができる。
【００１５】
本発明の請求項４に係る接合基板の製造方法は、請求項１〜３のいずれか一項において、前記エッチングマスク層は感光性レジストからなり、前記工程Ｄは、前記エッチングマスク層を、フォトマスクを用いて露光する工程と、前記エッチングマスク層の露光された部位を現像により除去する工程と、を順に備えていることを特徴とする。
【００１６】
請求項４の製造方法によれば、エッチングマスク層を高い解像度でパターン加工することができる。その結果、単にエッジリンス法を用いた場合よりも、パターン解像度の高いエッチングマスク層を得ることができる。そのため、エッチング処理したあとの半導体ウェハの厚さが、被処理面の全域において、より一様となる。したがって、プラズマ処理を行う際に、半導体ウェハの周縁部への電界集中をより抑制することができる。
【発明の効果】
【００１７】
本発明に係る接合基板の製造方法によれば、半導体ウェハを薄く加工することにより形成される、ナイフエッジ形状の周縁部が、エッチング処理を行って除去される。そのため、半導体ウェハの厚さが、被処理面の全域において一様となる。したがって、プラズマ処理を行う際に、半導体ウェハの周縁部への電界集中を抑制し、半導体ウェハの被処理面内において、プラズマを均一に照射することができる。
【図面の簡単な説明】
【００１８】
【図１】第一実施形態に係る半導体装置の断面図である。
【図２】第一実施形態に係る半導体装置の実施例を説明する図である。
【図３】（ａ）、（ｂ）第一実施形態に係る半導体装置の製造工程図である。
【図４】（ａ）〜（ｃ）第一実施形態に係る半導体装置の製造工程図である。
【図５】（ａ）、（ｂ）第一実施形態に係る半導体装置の製造工程図である。（ｃ）第一実施形態の変形例に係る半導体装置の断面図である。
【図６】第二実施形態に係る半導体装置の断面図である。
【図７】（ａ）、（ｂ）第二実施形態に係る半導体装置の製造工程図である。
【図８】（ａ）〜（ｃ）第一実施形態に係る半導体装置の製造工程図である。
【図９】（ａ）、（ｂ）第一実施形態に係る半導体装置の製造工程図である。
【図１０】（ａ）半導体ウェハの研磨処理前における、従来の半導体装置の断面図である。（ｂ）半導体ウェハの研磨処理後における、従来の半導体装置の断面図である。
【図１１】従来の半導体装置の実施例を説明する図である。
【発明を実施するための形態】
【００１９】
以下、好適な実施形態に基づき、図面を参照して本発明を説明する。
【００２０】
＜第一実施形態＞
【００２１】
図１は、本発明の第一実施形態に係る接合基板１００の断面図の一部である。接合基板１００は、支持基板１０１と、支持基板の一方の主面１０１ａにおける中央域Ｒ１に、接着材料１０２を介して接合された半導体ウェハ１０３と、支持基板１０１と反対側に位置する半導体ウェハ１０３の一方の主面１０３ａに設けられた導電部１０４とを有する。そして、導電部１０４が露出するように、半導体ウェハの一方の主面１０３ａと研磨後の主面（研磨面）１０３ｄとの間を貫通する孔（貫通孔）１０５が設けられている。
【００２２】
支持基板１０１は、プロセス処理中の半導体ウェハ１０３を支持するものであり、半導体ウェハの一方の主面１０３ａにおける全域が、支持基板の一方の主面１０１ａに接合されている。したがって、支持基板１０１の径は、半導体ウェハ１０３の径以上である必要がある。また、支持基板１０１は、厚さが５００［μｍ］程度であり、のガラス基板、シリコン基板、セラミックス基板、樹脂性の基板等を利用することができる。
【００２３】
接着材料１０２としては、アクリル、ポリイミド、エポキシ、シリコーン等からなる樹脂を用いる。接着材料１０２は、支持基板の一方の主面１０１ａにおいて、全域に形成してもよいし、半導体ウェハ１０３と接合する領域のみに形成してもよい。
【００２４】
半導体ウェハ１０３は、貫通配線基板として機能させるため、研磨して１００［μｍ］程度の厚さに加工されている。そして、半導体ウェハの側面１０３ｃは、一方の主面１０３ａおよび研磨面１０３ｄと垂直をなす形状となっている。導電部１０４は、例えば、Ａｌ、Ｃｕ、Ｃｒ、Ｔｉ、Ａｕ、Ｓｉ等の導電性を有する金属により構成されている。
【００２５】
図２は、第一実施形態に係る接合基板１００の実施例を説明する図であり、第一実施形態に係る接合基板１００を、専用のケース１０７に収納した状態を示している。ケース１０７は、工程の前後において、接合基板１００を搬送する際、あるいは保管する際に用いられるものである。図２では、接合基板１００を一つだけ収納するケース１０７が例として示されているが、通常のケース１０７は、内部に複数の仕切りが設けられ、隣接する仕切り同士の間に、一つの接合基板１００を収納するように構成されたものもある。
【００２６】
第一実施形態に係る接合基板１００の構成によれば、半導体ウェハ１０３の支持基板１０１との接合面は、支持基板の一方の主面１０１ａにおいて外周域を除いた領域（中央域）Ｒ１に含まれる。そのため、接合基板１００を、搬送用あるいは保管用のケース１０７に、Ｄａ方向に沿って収納した際に、支持基板１０１の周縁部のみがケースの内側面１０７ａに接触し、半導体ウェハの周縁部１０３ｇはケースの内側面１０７ａに接触しない。したがって、ケースの内側面１０７ａとの接触による、半導体ウェハの周縁部１０３ｇにおける欠けや割れの発生を抑えることができる。そして、パーティクル発生の要因となる半導体ウェハの欠けや割れの発生を抑えることにより、後工程における、絶縁不良、パターニング不良等による信頼性低下を防ぐことができる。
【００２７】
また、第一実施形態に係る接合基板１００の構成によれば、半導体ウェハの側面１０３ｃが、二つの主面１０３ａ、１０３ｄと垂直をなす形状となっている。そのため、接合基板１００を構成する半導体ウェハ１０３は、従来の半導体装置５００のように、半導体ウェハの側面５０３ｃが、二つの主面５０３ａ、５０３ｄと垂直をなさない形状（ナイフエッジ形状）となっている場合に比べて、機械的に強い。したがって、接合基板１００がケース１０７内でＤｂ方向に動いて、半導体ウェハ１０３がケースの内側面１０７ｂに接触したとしても、半導体ウェハの周縁部１０３ｇにおいて、パーティクル発生の要因となる欠けや割れが発生し難い。そして、後工程における、絶縁不良、パターニング不良等による信頼性低下を防ぐことができる。
【００２８】
［製造方法］
図３〜５は、第一実施形態に係る接合基板１００の製造工程図である。接合基板１００の製造方法について、図３〜５を用いて説明する。
【００２９】
まず、図３（ａ）に示すように、半導体ウェハの一方の主面１０３ａと、その全域を支持する支持基板の一方の主面１０１ａとを、接着材料１０２を介して接合する（工程Ａ）。半導体ウェハの一方の主面１０３ａのうち、デバイスとして機能させる領域には、貫通配線と電気的に接続される導電部１０４が設けられている。半導体ウェハの側面１０３ｃは、面取りされたＲ形状となっている。なお、最終形態としての半導体ウェハ１０３の径は支持基板の径ｄ以下となる必要があるが、少なくとも工程Ａにおける半導体ウェハ１０３の径は、支持基板１０１の径ｄと同程度であってもよいし、異なっていてもよい。
【００３０】
次に、半導体ウェハ１０３を、その他方の主面（裏面）１０３ｂ側を研磨処理（バックグラインド処理）することにより、図３（ｂ）に示すように、薄くする（工程Ｂ）。そして、研磨後に洗浄を行い、研磨処理にともなって生じたパーティクルを除去する。研磨処理はＣＭＰ法を用いて行ってもよい。加工された半導体ウェハの周縁部１０３ｅは半導体ウェハの周縁ほど薄くなり、その先端が尖ったナイフエッジ形状となる。
【００３１】
次に、図４（ａ）に示すように、半導体ウェハの研磨後の主面（研磨面）１０３ｄに、例えば感光性のレジストからなるエッチングマスク層１０６を形成する（工程Ｃ）。ここでは、ポジ型の感光性レジストを用いる場合の例について説明する。
【００３２】
次に、半導体ウェハの研磨面１０３ｄにおける、貫通孔の開口部に相当する領域（開口領域）に形成されたエッチングマスク層１０６ａ、および半導体ウェハ１０３の外周域に相当する領域に形成されたエッチングマスク層１０６ｂを選択的に除去する。
【００３３】
ここでの開口領域は、半導体ウェハ１０３と支持基板１０１とが重なる領域に含まれる。また、ここでの外周域は、半導体ウェハの一方の主面１０３ａにおいて、デバイスとして機能させる上で必要となる領域より、外側の領域を意味する。通常の場合、外周域の大きさは、半導体ウェハ１０３から取れるチップの数と製造装置による有効加工範囲とで決定される。典型的な外周域の大きさは、半導体ウェハ１０３の最外端から半導体ウェハ１０３の中心方向に幅１〜５［ｍｍ］程度の範囲となる。
【００３４】
エッチングマスク層１０６の選択的な除去は、フォトリソグラフィ技術を用いて行うことができる。すなわち、図４（ｂ）に示すように、半導体ウェハの研磨面１０３ｄにおける、貫通孔を形成する領域および外周域に形成されたエッチングマスク層１０６ａ、１０６ｂを、フォトマスクＭを用いて露光する。そして、図４（ｃ）に示すように、露光された部位をなすエッチングマスク層１０６ａ、１０６ｂを、所定の現像液を用いて現像し、除去する（工程Ｄ）。フォトリソグラフィ技術を用いると、単にエッジリンス法を用いてエッチングマスク層１０６を選択的に除去した場合に比べて、パターン解像度の高いエッチングマスク層を得ることができる。すなわち、パターン端部に凹凸が無く、露出した半導体ウェハとの境界が鮮明なエッチングマスク層１０６を得ることができる。
【００３５】
なお、ネガ型の感光性レジストを用いる場合には、半導体ウェハの研磨面１０３ｄにおける、貫通孔を形成する領域および外周域を除いた領域を露光する。そして露光されていない領域に含まれるエッチングマスク層１０６ａ、１０６ｂを、所定の現像液を用いて現像し、除去する。
【００３６】
次に、ドライエッチング（反応性イオンエッチング）処理により、図５（ａ）に示すように、エッチングマスク層１０６が除去された領域、すなわち、貫通孔の開口領域、および外周域において、半導体ウェハを除去する（工程Ｅ）。これにより、半導体ウェハ１０３と支持基板１０１との接合面と重なる領域において、半導体ウェハの二つの主面１０３ａ、１０３ｄの間を貫通する孔（貫通孔）１０５が形成される。そして、貫通孔１０５の支持基板１０１側の開口部において、導電部１０４が露出する。また、半導体ウェハの側面１０３ｃが、二つの主面１０３ａ、１０３ｄと垂直をなす形状となる。
【００３７】
半導体ウェハを除去する手段として、異方性のドライエッチング処理を適用することにより、エッチング媒体が支持基板の他方の主面１０１ｂに回り込み、ダメージを与えるのを防ぐことができる。そのため、異方性のドライエッチング処理は、支持基板として光学的な性能が要求される場合に有効となる。
【００３８】
なお、エッチング処理を、Ｏ２とＣＦ４の混合ガスを導入して行うことにより、貫通孔の開口領域、および外周域において、半導体ウェハ１０３とともに、樹脂からなる接着材料１０２も同時に除去することができる。
【００３９】
工程Ａ〜Ｅまでの処理を順に行うことにより、第一実施形態に係る接合基板１００を製造することができる。
【００４０】
以上説明した、第一実施形態に係る接合基板１００の製造方法によれば、半導体ウェハ１０３を薄く加工することにより形成される、ナイフエッジ形状の周縁部１０３ｅが、エッチング処理を行って除去される。そのため、半導体ウェハ１０３の厚さが、被処理面（研磨面）１０３ｄの全域において一様となる。したがって、プラズマ処理を行う際に、半導体ウェハの周縁部への電界集中を抑制し、被処理面１０３ｄ内において、プラズマを均一に照射することができる。
【００４１】
図４（ｃ）は、第一実施形態の変形例に係る半導体装置１１０の断面図の一部を示している。半導体装置１１０は、上述した製造方法により製造された接合基板１００に対し、支持基板１０１を、その他方の主面１０１ｂ側から研磨処理することにより、完全に除去したものである。半導体装置１１０の構成によれば、一方の主面１１３ａが露出しているため、デバイスとしての機能や貫通配線の形状を、ウェハ状態において容易に評価することができる。なお、半導体装置１１０は、用途に合わせて所望の支持基板と接合しなおしてもよい。
【００４２】
＜第二実施形態＞
図６は、本発明の第二実施形態に係る接合基板２００の断面図の一部である。接合基板２００は、支持基板２０１と、支持基板の一方の主面２０１ａにおける中央域Ｒ１に、接着材料２０２を介して接合された半導体ウェハ２０３と、支持基板２０１と反対側に位置する接着材料の表面２０２ａに設けられた導電部２０４ａ、２０４ｂとを有する。導電部２０４ａは、接着材料の表面２０２ａのうち、半導体ウェハの一方の主面２０３ａと接する位置に配され、導電部２０４ａが露出するように、半導体ウェハの一方の主面２０３ａと研磨面２０３ｄとの間を貫通する孔（貫通孔）２０５が設けられている。
【００４３】
接着材料２０２は、支持基板の一方の主面２０１ａにおける全域に配され、かつ導電部２０４ｂは、半導体ウェハ２０３と支持基板２０１との接合領域を除いた領域において露出する、接着材料の表面２０２ａに配される。
【００４４】
第二実施形態に係る接合基板２００の構成によれば、半導体ウェハ２０３の支持基板２０１との接合面は、支持基板の一方の主面２０１ａにおいて外周域を除いた領域（中央域）Ｒ１に含まれる。そのため、接合基板２００を、搬送用あるいは保管用のケースに収納した際に、支持基板２０１の周縁部のみがケースの内側面に接触し、半導体ウェハの周縁部２０３ｇはケースの内側面に接触しない。したがって、ケースの内側面との接触による、半導体ウェハの周縁部における欠けや割れの発生を抑えることができる。そして、パーティクル発生の要因となる半導体ウェハの欠けや割れの発生を抑えることにより、後工程における、絶縁不良、パターニング不良等による信頼性低下を防ぐことができる。
【００４５】
また、第二実施形態に係る接合基板２００の構成によれば、半導体ウェハの側面２０３ｃが、二つの主面２０３ａ、２０３ｄと垂直をなす形状となっている。そのため、接合基板２００を構成する半導体ウェハ２０３は、従来の半導体装置５００のように、半導体ウェハの側面５０３ｃが二つの主面５０３ａ、５０３ｄと垂直をなさない形状（ナイフエッジ形状）となっている場合に比べて、機械的に強い。したがって、接合基板２００がケース内で動いて、半導体ウェハ２０３がケースの内側面に接触したとしても、パーティクル発生の要因となる、半導体ウェハの周縁部２０３ｅにおける欠けや割れが発生し難い。そして、後工程における、絶縁不良、パターニング不良等による信頼性低下を防ぐことができる。
【００４６】
また、第二実施形態に係る接合基板２００の構成によれば、接着材料２０２が支持基板２０１の保護層として機能する。そのため、支持基板の一方の主面１０１ａが、後続の工程処理にともなって受けるダメージを、防ぐことができる。
【００４７】
［製造方法］
図７〜９は、第二実施形態に係る接合基板２００の製造工程図である。接合基板２００の製造方法について、図７〜９を用いて説明する。
【００４８】
まず、図７（ａ）に示すように、半導体ウェハの一方の主面２０３ａと、その全域を支持する支持基板の一方の主面２０１ａとを、接着材料２０２を介して接合する（工程Ａ）。半導体ウェハの一方の主面２０３ａのうち、デバイスとして機能させる領域には、貫通配線と電気的に接続される導電部２０４ａが設けられている。また、接着材料２０２の表面のうち、半導体ウェハの一方の主面２０３ａと接していない領域には、導電部２０４ｂが設けられている。
【００４９】
半導体ウェハの側面２０３ｃは、面取りされたＲ形状となっている。図７（ａ）は、支持基板２０１と半導体ウェハ２０３とが同程度の径ｄを有する場合の例を示しているが、工程Ａにおいては、両者の径が異なっていてもよい。
【００５０】
次に、半導体ウェハ２０３を、その他方の主面２０３ｂ側を研磨処理（バックグラインド処理）することにより、図７（ｂ）に示すように、薄く加工する（工程Ｂ）。そして、研磨後に洗浄を行い、研磨処理にともなって生じたパーティクルを除去する。研磨処理はＣＭＰ法を用いて行ってもよい。加工された半導体ウェハの周縁部２０３ｅはナイフエッジ形状となり、中央部２０３ｆよりもさらに薄くなる。
【００５１】
次に、図８（ａ）に示すように、半導体ウェハの研磨面２０３ｄに、例えば感光性のレジストからなるエッチングマスク層２０６を形成する（工程Ｃ）。ここでは、第一実施形態と同様に、ポジ型の感光性レジストを用いる場合の例について説明するが、ネガ型の感光性レジストを用いることもできる。
【００５２】
次に、半導体ウェハの研磨面２０３ｄにおける、貫通孔の開口部に相当する領域（開口領域）に形成されたエッチングマスク層２０６ａ、および半導体ウェハ１０３の外周域に相当する領域に形成されたエッチングマスク層２０６を選択的に除去する。
【００５３】
ここでの開口領域は、半導体ウェハ２０３と支持基板２０１との接合面と重なる領域より、内側の領域を意味する。また、ここでの外周域は、半導体ウェハの一方の主面２０３ａにおいて、デバイスとして機能させる上で必要となる領域より、外側の領域を意味する。通常の場合、外周域の大きさは、半導体ウェハ２０３から取れるチップの数と製造装置による有効加工範囲とで決定され、半導体ウェハ２０３の最外端から半導体ウェハ２０３の中心方向に幅１〜５［ｍｍ］程度の範囲となる。
【００５４】
エッチングマスク層２０６の選択的な除去は、フォトリソグラフィ技術を用いて行うことができる。すなわち、図８（ｂ）に示すように、半導体ウェハの研磨面２０３ｄにおける、貫通孔を形成する領域および外周域に形成されたエッチングマスク層２０６ａ、２０６ｂを、フォトマスクＭを用いて露光する。そして、図８（ｃ）に示すように、露光された部位をなすエッチングマスク層２０６ａ、２０６ｂを、所定の現像液を用いて現像し、除去する（工程Ｄ）。
【００５５】
次に、ドライエッチング（反応性イオンエッチング）処理により、図９（ａ）に示すように、エッチングマスク層２０６が除去された領域、すなわち、半導体ウェハの研磨面２０３ｄにおける、貫通孔を形成する領域および外周域において、半導体ウェハを除去する（工程Ｅ）。これにより、半導体ウェハ１０３と支持基板１０１との接合面と重なる領域において、半導体ウェハの二つの主面２０３ａ、２０３ｄの間を貫通する孔（貫通孔）２０５が形成される。そして、貫通孔２０５の支持基板２０１側の開口部において、導電部２０４ａが露出する。また、半導体ウェハの側面２０３ｃが、二つの主面２０３ａ、２０３ｄと垂直をなす形状となる。
【００５６】
また、半導体ウェハの研磨面２０３ｄにおける外周域に設けられた導電部２０４ｂが、エッチングストッパーとして機能するため、図９（ｂ）に示すように、外周域に接着材料２０２が除去されずに残っている。接着材料２０２は、支持基板２０１の保護層として機能するため、支持基板の一方の主面が、後続の工程処理にともなって受けるダメージを、防ぐことができる。
【００５７】
工程Ａ〜Ｅまでの処理を順に行うことにより、第二実施形態に係る接合基板２００を製造することができる。
【００５８】
以上説明した、第二実施形態に係る接合基板２００の製造方法によれば、半導体ウェハ２０３を薄く加工することにより形成される、ナイフエッジ形状の周縁部２０３ｅが、エッチング処理を行って除去される。そのため、半導体ウェハ２０３の厚さが、被処理面（研磨面）２０３ｄの全域において一様となる。したがって、プラズマ処理を行う際に、半導体ウェハの周縁部への電界集中を抑制し、被処理面２０３ｄ内において、プラズマを均一に照射することができる。
【産業上の利用可能性】
【００５９】
本発明は、例えば携帯電話やデジタルカメラ、ノートパソコン等、小型で高密度な電子部品を必要とする電子装置に適用することができる。
【符号の説明】
【００６０】
１００、２００・・・接合基板、
１０１ａ、１０３ａ、１０３ｂ、２０１ａ、２０３ａ、２０３ｂ・・・主面、
１０３ｄ、２０３ｄ・・・研磨面、１０４、２０４ａ、２０４ｂ・・・導電部
１０５、２０５・・・貫通孔、１０６、２０６・・・エッチングマスク層。
【図１】
2013026604.tif 000003
【図２】
2013026604.tif 000004
【図３】
2013026604.tif 000005
【図４】
2013026604.tif 000006
【図５】
2013026604.tif 000007
【図６】
2013026604.tif 000008
【図７】
2013026604.tif 000009
【図８】
2013026604.tif 000010
【図９】
2013026604.tif 000011
【図１０】
2013026604.tif 000012
【図１１】
2013026604.tif 000013