(57)【要約】【課題】貼り合せ法により作製されたＳＯＩ基板を用いる半導体装置を、汎用の素子プロセスへの適性を有するとともに、低コストでウェハの反りを抑制するように製造することのできる、半導体装置の製造方法を提供する。【解決手段】支持基板（１）の外表面を酸化してシリコン酸化膜（２）を形成し、支持基板（１）の一方の基板面上に形成された第１の酸化膜（２ａ）上に活性層基板（３）を貼り合せてＳＯＩ基板（１０）を作製する第１の工程と、第１の工程によって作製されたＳＯＩ基板（１０）が備える、支持基板（１）の他方の基板面上に形成された第２の酸化膜（２ｂ）に対して二酸化シリコンの一部の原子間結合を切断する処理を行う第２の工程と、第２の工程を経たＳＯＩ基板（１０）の活性層基板（３）に素子を作製する第３の工程とを有する。【選択図】図１
2013140886.tif 000002
【特許請求の範囲】
【請求項１】
シリコン・オン・インシュレータ基板を用いた半導体装置を製造する半導体装置の製造方法であって、
シリコン基板からなる支持基板の外表面を酸化してシリコン酸化膜を形成し、前記シリコン酸化膜のうちの、前記支持基板の一方の基板面上に形成された部分である第１の酸化膜上に、活性層基板を貼り合せて前記シリコン・オン・インシュレータ基板を作製する第１の工程と、
前記第１の工程によって作製された前記シリコン・オン・インシュレータ基板が備える前記シリコン酸化膜のうちの、前記支持基板の他方の基板面上に形成された部分である第２の酸化膜に対して、膜に含まれる二酸化シリコンの一部の原子間結合を切断する処理を行う第２の工程と、
前記第２の工程を経た前記シリコン・オン・インシュレータ基板の前記活性層基板に素子を作製する第３の工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の工程における前記二酸化シリコンの前記一部の原子間結合を切断する処理を、前記第２の酸化膜中に不純物を打ち込むことにより行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
打ち込む前記不純物の前記第２の酸化膜中における飛程の中心を前記第２の酸化膜の厚み方向の中心までの距離に設定することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２の工程における前記二酸化シリコンの前記一部の原子間結合を切断する処理を、前記第２の酸化膜にＴＥＯＳ  ＢＰＳＧ膜を形成し、前記ＴＥＯＳ  ＢＰＳＧ膜に含まれる不純物を前記第２の酸化膜中に拡散させることにより行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Silicon On Insulator：シリコン・オン・インシュレータ）基板を用いた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
貼り合せ法により作製されるＳＯＩ基板には、支持基板（ベースウェハ）の外表面を酸化し、支持基板の一方の基板面上に形成されたシリコン酸化膜を埋め込み酸化膜（ＢＯＸ膜）とするものがある。支持基板と活性層基板（ボンドウェハ）とは、当該埋め込み酸化膜を挟むようにして貼り合せられる。
【０００３】
このようなＳＯＩ基板を用いて作製される半導体装置には、活性層基板に素子工程を経る過程でウェハの反りが発生することが一般に知られている。ウェハに反りが発生すると、ウェハの搬送不良やアライメント不良などの不具合が発生し、素子の歩留まり低下や破損などが起りやすくなる。
【０００４】
特許文献１には、ＳＯＩ基板を用いた半導体装置にウェハの反りが発生することを防止する構成が提案されている。
【０００５】
図５に示すように、特許文献１に開示されたＳＯＩ基板１００は、活性層基板１０１、支持基板１０２、埋め込み酸化膜１０３、裏面酸化膜１０４、および、保護層１０５を備えている。埋め込み酸化膜１０３および裏面酸化膜１０４は支持基板１０２の外表面が熱酸化されることで形成されている。保護層１０５は、支持基板１０２の外周面に形成された酸化膜のうち、裏面酸化膜１０４と支持基板１０２の側面とを覆うように設けられている。
【０００６】
保護層１０５は、素子工程において裏面酸化膜１０４が酸化およびエッチング工程の繰り返しによって除去されてしまうことを防止する。図５の構成では、これによって、裏面酸化膜１０４の膜厚変動に起因するＳＯＩ基板の反りを防止する。保護層１０５として、ポリシリコンや、アモルファスシリコン、シリコン窒化膜等が用いられる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−３４５９５４号公報
【特許文献２】特開２０１１−０５１８０６号公報
【特許文献３】特開２０１０−１５３４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の構成は、素子工程中に裏面酸化膜１０４が除去されることで発生する反りを防止するものであるが、貼り合せ法により作製されるＳＯＩ基板には、素子工程において、熱履歴を受けることで裏面酸化膜の膜厚が増大することに伴って発生する反りも存在している。この反りについて、図６を用いて説明する。
【０００９】
図６（ａ）に、係る貼り合せ法により作製されたＳＯＩ基板２００の断面構造を示す。ＳＯＩ基板２００は、この時点では素子工程がまだ施されていない状態にあるものとする。
【００１０】
ＳＯＩ基板２００は、支持基板２０１、シリコン酸化膜２０２、および、活性層基板２０３を備えている。支持基板２０１はシリコン基板からなる。シリコン酸化膜２０２は、支持基板２０１の外表面が熱酸化されることにより形成されている。シリコン酸化膜２０２のうち、支持基板２０１の表面側に形成されている部分が埋め込み酸化膜２０２ａであり、支持基板２０１の裏面側に形成されている部分が裏面酸化膜２０２ｂである。シリコン酸化膜２０２には、支持基板２０１の側面上に形成されている部分も存在しており、埋め込み酸化膜２０２ａと裏面酸化膜２０２ｂと側面上の酸化膜とが１つに繋がって、支持基板２０１の全面を覆っている。活性層基板２０３は、例えば両面が研磨されたシリコン基板からなる。埋め込み酸化膜２０２ａの膜厚Ｔａ１と、裏面酸化膜２０２ｂの膜厚Ｔｂ１とは互いにほぼ等しい。
【００１１】
図６（ｂ）に、ＳＯＩ基板２００の活性層基板２０３に素子工程が施された後の状態における、半導体装置２１０の断面構造を示す。素子工程には、活性層に対するイオン注入後の不純物の熱拡散工程や熱酸化膜形成工程などの幾つかの熱サイクルが含まれている。シリコン酸化膜（ＳｉＯ2）の熱膨張率は０．３ｐｐｍ／℃と小さいのに対して、支持基板２０１および活性層基板２０３を構成するシリコンの熱膨張率は３ｐｐｍ／℃と大きいことから、熱が掛かると支持基板２０１および活性層基板２０３は基板面に平行な方向ｐに膨張しようとするが、シリコン酸化膜２０２はほとんど膨張しない。加えて、幾つかの熱工程を経ることにより、裏面酸化膜２０２ｂの膜厚Ｔｂ２が埋め込み酸化膜２０２ａの膜厚Ｔａ２よりもかなり大きい状態となる。埋め込み酸化膜２０２ａは支持基板２０１と活性層基板２０３との間に挟まれているので、膜厚Ｔａ２は膜厚Ｔａ１からほとんど変化しない。この結果、裏面酸化膜２０２ｂに、前記熱膨張率の差と前記膜厚の差とに起因した圧縮応力が発生することとなり、ウェハの裏面側が凹状となるような反りが発生する。
【００１２】
このような、素子工程中に裏面酸化膜２０２ｂの膜厚が増大することを特許文献１の技術により防止しようとすると、シリコン酸化膜とは異種の材料からなる保護層を、裏面酸化膜２０２ｂと支持基板２０１の側面の酸化膜とを覆うように設けなければならない。このような保護層の追加は、基板プロファイルを大きく変化させるような異物の追加であるとともに、熱工程で考慮する複数の膜間の熱膨張率のバランスを困難にするので、汎用の素子プロセスに対するウェハの適性の変化をもたらすという問題がある。
【００１３】
また、特許文献２には、引き上げ単結晶シリコンの製造時の酸素濃度を低減することにより、濃度によっては素子を破壊する可能性のある欠陥の制御を行うことが開示されている。これにより、パワーデバイスの高耐圧、低損失、高温動作性能の実現が図られる。
【００１４】
従来、ＳＯＩ基板に対して、支持基板中の酸素濃度を特許文献２の技術のように調節して１２．３〜１４．５×１０17ａｔｏｍｓ／ｃｍ3に低減することにより、ウェハ自体の剛性を高めることで反りを抑制する対策も取られる。しかしながら、酸素濃度を規定しているために、ウェハ作製時の引き上げ条件が限定的になりコストが増加するという問題がある。
【００１５】
本発明は、上記課題を解決するものであり、貼り合せ法により作製されたＳＯＩ基板を用いる半導体装置を、汎用の素子プロセスへの適性を有するとともに、低コストでウェハの反りを抑制するように製造することのできる、半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の第１の局面は、シリコン・オン・インシュレータ基板を用いた半導体装置を製造する半導体装置の製造方法であって、シリコン基板からなる支持基板の外表面を酸化してシリコン酸化膜を形成し、前記シリコン酸化膜のうちの、前記支持基板の一方の基板面上に形成された部分である第１の酸化膜上に、活性層基板を貼り合せて前記シリコン・オン・インシュレータ基板を作製する第１の工程と、前記第１の工程によって作製された前記シリコン・オン・インシュレータ基板が備える前記シリコン酸化膜のうちの、前記支持基板の他方の基板面上に形成された部分である第２の酸化膜に対して、膜に含まれる二酸化シリコンの一部の原子間結合を切断する処理を行う第２の工程と、前記第２の工程を経た前記シリコン・オン・インシュレータ基板の前記活性層基板に素子を作製する第３の工程と、を有する。
【００１７】
本発明の第２の局面は、前記第１の局面において、前記第２の工程における前記二酸化シリコンの前記一部の原子間結合を切断する処理を、前記第２の酸化膜中に不純物を打ち込むことにより行う。
【００１８】
本発明の第３の局面は、前記第２の局面において、打ち込む前記不純物の前記第２の酸化膜中における飛程の中心を前記第２の酸化膜の厚み方向の中心までの距離に設定する。
【００１９】
本発明の第４の局面は、前記第１の局面において、前記第２の工程における前記二酸化シリコンの前記一部の原子間結合を切断する処理を、前記第２の酸化膜にＴＥＯＳ  ＢＰＳＧ膜を形成し、前記ＴＥＯＳ  ＢＰＳＧ膜に含まれる不純物を前記第２の酸化膜中に拡散させることにより行う。
【発明の効果】
【００２０】
第１の局面によれば、不純物が第２の酸化膜に含まれる二酸化シリコンの一部の原子間結合を切断することにより、膜中のダングリングボンドが増加して二酸化シリコンの原子間結合が弱められる。素子工程を経るウェハの第２の酸化膜には、支持基板および活性層基板との熱膨張率の差、および、第１の酸化膜と第２の酸化膜との膜厚差に応じて、ウェハの裏面側が凹状となるように歪ませようとする圧縮応力が生じるが、不純物を打ち込まれた状態の第２の酸化膜では、二酸化シリコンの原子間結合が弱められているので、圧縮応力が緩和される。また、第２の酸化膜に生成された欠陥はその後の熱工程を経ても残留するので、圧縮応力が緩和された状態は素子工程を通して保持される。
【００２１】
従って、ウェハが素子工程の各熱履歴を受ける間に、第２の酸化膜が支持基板および活性層基板の膨張に逆らって収縮するようなことがない。この結果、ウェハが反ることなく半導体装置の製造を終了させることができる。
【００２２】
以上のように、本発明の半導体装置の製造方法によれば、第２の酸化膜を露出させたまま素子工程を行うことができるので、汎用の素子プロセスへの適性が損なわれず、かつ、支持基板中の酸素濃度を制御するような高コストの工程が発生しない。これにより、貼り合せ法により作製されたＳＯＩ基板を用いる半導体装置を、汎用の素子プロセスへの適性を有するとともに、低コストでウェハの反りを抑制するように製造することができる。
【００２３】
第２の局面によれば、第２の酸化膜に不純物を打ち込むことにより、不純物が第２の酸化膜に含まれる二酸化シリコンの一部の原子間結合を切断する。これにより、第２の酸化膜中のダングリングボンドを増加させて二酸化シリコンの原子間結合を弱めることができる。
【００２４】
第３の局面によれば、第２の酸化膜中における不純物の飛程の中心、すなわち打ち込まれた各不純物が第２の酸化膜中を移動する距離の統計的な中心値が、第２の酸化膜の膜厚方向の中心までの距離となるように設定すると、ターゲット膜中で膜厚方向に正規分布状をなす打ち込み不純物の分布特性に従って、欠陥を膜全体に効率よく生成することができる。
【００２５】
第４の局面によれば、ＴＥＯＳ  ＢＰＳＧ膜中のＢ原子およびＰ原子が、第２の酸化膜中に拡散し、拡散したＢ原子およびＰ原子が二酸化シリコンの一部の原子間の結合を切断し、発生したダングリングボンドと結合する。Ｂ原子またはＰ原子と二酸化シリコンの原子との間の結合は、二酸化シリコンの原子間結合よりも弱いので、第２の酸化膜に発生する圧縮応力は緩和される。また、ＴＥＯＳ  ＢＰＳＧ膜は流動性が大きいため、ウェハ裏面の平坦さを保持したまま第２の酸化膜と融合して一体的な膜となる。
【００２６】
従って、基板プロファイルはＳＯＩ基板のプロファイルとほとんど変わらず、また、素子工程中に、第２の酸化膜とＴＥＯＳ  ＢＰＳＧ膜との融合膜が、分離した２層の膜として特別な処理を必要とするものとはならない。従って、半導体装置の素子工程に、汎用の素子プロセスを適用しやすい。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態を示すものであり、（ａ）および（ｂ）はＳＯＩ基板の反りを抑制する第１の工程を説明する断面図
【図２】（ａ）および（ｂ）は、図１の工程によりＳＯＩ基板の反りが抑制されるメカニズムを説明する断面図
【図３】本発明の実施形態を示すものであり、素子工程の各段階と反り量との関係を示すグラフ
【図４】本発明の実施形態を示すものであり、（ａ）ないし（ｃ）はＳＯＩ基板の反りを抑制する第２の工程を説明する断面図
【図５】従来技術を示すものであり、ＳＯＩ基板の構成を示す断面図
【図６】従来技術を示すものであり、（ａ）は反りが発生する前のＳＯＩ基板の構成を示す断面図であり、（ｂ）は反りが発生したＳＯＩ基板の構成を示す断面図
【発明を実施するための形態】
【００２８】
〔第１の実施形態〕
本発明の実施形態について図１ないし図３を用いて説明すれば以下の通りである。
【００２９】
図１に、本実施形態に係るＳＯＩ基板１０の構成および半導体装置１１の製造工程を示す。
図１（ａ）に示すように、ＳＯＩ基板１０は、支持基板１、シリコン酸化膜２、および、活性層基板３を備えている。支持基板１はシリコン基板からなる。シリコン酸化膜２は、支持基板１の外表面が酸化されることにより形成されている。酸化方法としては、熱酸化やプラズマ酸化など、支持基板１の表面を酸素と結合させて形成する方法が挙げられる。シリコン酸化膜２のうち、支持基板１の一方の基板面上に形成されている部分が埋め込み酸化膜（第１の酸化膜）２ａであり、支持基板１の他方の基板面上、すなわち裏面上に形成されている部分が裏面酸化膜（第２の酸化膜）２ｂである。シリコン酸化膜２には、支持基板１の側面上に形成されている部分も存在しており、埋め込み酸化膜２ａと裏面酸化膜２ｂと側面上の酸化膜とが１つに繋がって、支持基板１の全面を覆っている。
【００３０】
活性層基板３は、例えば両面が研磨されたシリコン基板からなる。埋め込み酸化膜２ａの膜厚Ｔａ１と、裏面酸化膜２ｂの膜厚Ｔｂ１とはほぼ等しい。
【００３１】
ＳＯＩ基板１０の作製方法は任意でよいが、以下に２つの例を挙げる。
【００３２】
第１の作製方法では、支持基板１の外表面を酸化してシリコン酸化膜２を形成し、両面がミラー研磨されたシリコン基板の一方の表面を埋め込み酸化膜２ａ上に貼り付ける。次いで、作製された貼り合せウェハを加熱して貼り合せ界面を接着し、当該シリコン基板の接着面と反対側の面を研磨して所望の膜厚の活性層基板３を形成する。これによりＳＯＩ基板１０が完成する。
【００３３】
第２の作製方法では、第１の作製方法と同様にして貼り合せウェハの貼り合せ界面を加熱により接着した後に、上記シリコン基板の活性層にイオン注入により所望の厚みの脆化層を形成する。次いで、脆化層を剥がして所望の膜厚の活性層基板３を形成する。これによりＳＯＩ基板１０が完成する。
【００３４】
次に、上述のようにして作製されたＳＯＩ基板１０を用いて半導体装置１１を製造する工程について説明する。
【００３５】
図１（ａ）に示すように、まず、ＳＯＩ基板１０の裏面酸化膜２ｂの全面に亘ってイオン注入を行い、裏面酸化膜２ｂ中に欠陥を生成する。この処理は、裏面酸化膜２ｂに含まれる二酸化シリコンの一部の原子間結合を、打ち込まれた不純物によって切断する処理である。打ち込む不純物のイオン種は任意でよく、例えば、Ｂ（ホウ素）、Ｐ（リン）、Ａｓ（砒素）、Ａｒ（アルゴン）などを用いることができる。打ち込みの加速電圧を、裏面酸化膜２ｂ中における不純物の飛程の中心、すなわち打ち込まれた各不純物が裏面酸化膜２ｂ中を移動する距離の統計的な中心値が、裏面酸化膜２ｂの膜厚方向の中心までの距離となるように設定すると、ターゲット膜中で膜厚方向に正規分布状をなす打ち込み不純物の分布特性に従って、欠陥を膜全体に効率よく生成することができる。
【００３６】
次いで、活性層基板３の活性層を用いて半導体素子を作り込む素子工程を行う。この素子工程では、イオン注入後の不純物の熱拡散工程、熱酸化膜形成工程、層間絶縁膜やパッシベーション膜の形成中のウェハ加熱工程、電極のアニーリング工程、ポリイミド膜のキュア工程などの幾つかの熱サイクルが存在する。特に、イオン注入後の不純物の熱拡散工程や熱酸化膜形成工程では、ウェハが８００℃〜１０００℃あるいはそれ以上の高温下に晒されて大きな熱履歴（サーマルバジェット）を受けることから、従来ではウェハの反りの大きな要因となっていた。
【００３７】
また、図１（ｂ）に示すように、半導体装置１１の製造後の埋め込み酸化膜２ａの膜厚Ｔａ２は、素子工程前の膜厚Ｔａ１とほとんど変わらず、半導体装置１１の製造後の裏面酸化膜２ｂの膜厚Ｔｂ２は素子工程前の膜厚Ｔｂ１よりも増加する。従って、半導体装置１１の製造後においては、膜厚Ｔｂ２は膜厚Ｔａ２よりも大きくなる。
【００３８】
しかし、本実施形態では、このように裏面酸化膜２ｂが露出したまま素子工程を経ることで、従来と同じように熱履歴を受けて裏面酸化膜２ｂの膜厚が増加するにも関わらず、図１（ｂ）に示すように、ウェハに発生する反りは十分に抑制される。
【００３９】
次に、図２を用いて、裏面酸化膜２ｂに不純物を打ち込むことでウェハの反りが抑制されるメカニズムを説明する。
【００４０】
図２（ａ）に示すように、裏面酸化膜２ｂに不純物が打ち込まれると、前述したように不純物が裏面酸化膜２ｂに含まれる二酸化シリコンの一部の原子間結合を切断する。これにより、膜中のダングリングボンドが増加して二酸化シリコンの原子間結合が裏面酸化膜２ｂの全体に亘って弱められる。素子工程を経るウェハの裏面酸化膜２ｂには、支持基板１および活性層基板３との熱膨張率の差、および、裏面酸化膜２ｂと埋め込み酸化膜２ａとの膜厚差（Ｔｂ２−Ｔａ２）に応じて、ウェハの裏面側が凹状となるように歪ませようとする圧縮応力σが生じる。不純物を打ち込まれた状態の裏面酸化膜２ｂでは、二酸化シリコンの原子間結合が弱められているので、不純物を導入しない状態の二酸化シリコンよりも熱膨張率が大きくなり、これに伴って圧縮応力σが緩和される。また、裏面酸化膜２ｂに生成された欠陥はその後の熱工程を経ても残留するので、圧縮応力σが緩和された状態は素子工程を通して保持される。
【００４１】
従って、ウェハが素子工程の各熱履歴を受ける間に、裏面酸化膜２ｂが支持基板１および活性層基板３の膨張に逆らって収縮するようなことがない。この結果、図２（ｂ）に示すように、ウェハの反りが十分に抑制されたまま半導体装置１１の製造を完了させることができる。
【００４２】
図３に、素子工程の各段階とウェハの反り量との関係の一例を示す。酸素濃度Ａで示す折線は、支持基板１の酸素濃度を１５．０〜１５．１×１０17ａｔｏｍｓ／ｃｍ3に設計した場合の半導体装置１１の製造過程における反り量の変化を示す。酸素濃度Ｂで示す折線は、特許文献２の技術に基づいて、支持基板１の酸素濃度を１４．２〜１４．５×１０17ａｔｏｍｓ／ｃｍ3に設計した場合の半導体装置１１の製造過程における反り量の変化を示す。
【００４３】
酸素濃度Ａの折線では熱履歴を受ける度に反り量が増加していくが、酸素濃度Ｂの折線では、各熱履歴で発生する反りが各熱サイクルの終了とともに低減されて、ウェハの平坦さが復元され続けることが分かる。酸素濃度Ａのサンプルと酸素濃度Ｂのサンプルとの間に２００μｍ程度以上の反り量の差が見られ、酸素濃度Ａで発生する反りが少しでも抑制されることは重要である。例えば、２５０μｍ以上の反りが発生すると、ウェハの搬送不良を起こす。
【００４４】
本実施形態の半導体装置１１の製造方法によれば、上記酸素濃度Ａで発生する反り量を、例えば上記酸素濃度Ｂの場合の反り量の程度に至るまでの範囲で、プロセスで必要とされる程度に合わせて変化させることが可能である。この反り量の抑制量の変化は、裏面酸化膜２ｂに打ち込む不純物の加速電圧およびドーズ量を調節することで実現可能であり、それらの対応関係はイオン注入装置の通常のパラメータの変化で実現できることから、実験によって予め容易に調べることができる。
【００４５】
以上のように、本実施形態の半導体装置の製造方法によれば、裏面酸化膜２ｂを露出させたまま素子工程を行うことができるので、汎用の素子プロセスへの適性が損なわれず、かつ、支持基板中の酸素濃度を制御するような高コストの工程が発生しない。これにより、貼り合せ法により作製されたＳＯＩ基板を用いる半導体装置を、汎用の素子プロセスへの適性を有するとともに、低コストでウェハの反りを抑制するように製造することができる。
【００４６】
〔第２の実施形態〕
本発明の他の実施形態について図４を用いて説明すれば以下の通りである。
【００４７】
図４に、本実施形態に係る半導体装置２１の製造工程を示す。なお、半導体装置２１がＳＯＩ基板１０を用いたものであることは図１の半導体装置１１の場合と同じであるのでその説明を省略する。
【００４８】
図４（ａ）に示すように、半導体装置２１を製造する素子工程を実施するにあたり、まずＳＯＩ基板１０の裏面酸化膜２ｂ上にＴＥＯＳ  ＢＰＳＧ（オルトケイ酸テトラエチル  ボロンフォスフォラスシリケートガラス）膜４を、常圧ＣＶＤやプラズマＣＶＤにより形成する。例えば、膜中に含まれるＢ（ホウ素）原子の濃度が１１．７±１．１７ｍｏｌ％、Ｐ（リン）原子の濃度が５．３±０．５３ｍｏｌ％の成膜条件で、ＴＥＯＳ  ＢＰＳＧ膜４を膜厚８００ｎｍに形成する。ＴＥＯＳ  ＢＰＳＧ膜４のこのような成膜条件は適宜に変更可能であり、ＴＥＯＳ  ＢＰＳＧ膜４が形成可能であれば任意の範囲のパラメータ値に設定してもよい。
【００４９】
次いで図４（ｂ）に示すように、活性層基板３の活性層を用いて半導体装置２１を製造する各工程を実施していく。このとき、第１の実施形態で説明したような熱工程において、ＴＥＯＳ  ＢＰＳＧ膜４中のＢ原子およびＰ原子が、矢印で示すように裏面酸化膜２ｂ中に熱拡散していく。特に、イオン注入後の不純物の熱拡散工程や熱酸化膜形成工程などの、大きな熱履歴が与えられる工程では、拡散が進行しやすい。
【００５０】
ここでは、ＴＥＯＳ  ＢＰＳＧ膜４は流動性の大きい拡散源である。裏面酸化膜２ｂの膜厚に応じて必要な拡散深さが変化するので、ＴＥＯＳ  ＢＰＳＧ膜４の上記成膜条件として、裏面酸化膜２ｂの膜厚に応じたＢ原子およびＰ原子の適切な濃度および膜厚が設定されればよい。一般に、Ｂ原子およびＰ原子の濃度が高いほど、ＴＥＯＳ  ＢＰＳＧ膜の流動性が大きくなることが知られている。例えば、当該濃度を４〜５ｗｔ％とすることができる。また、流動性を高めるために、８００℃以上の温度で熱処理するのが好ましい。
【００５１】
図４（ｃ）に示すように、素子工程を通して十分な熱履歴を受けると、ＴＥＯＳ  ＢＰＳＧ膜４の大きな流動性により、Ｂ原子およびＰ原子が裏面酸化膜２ｂ中に均一な濃度に熱拡散する。ＴＥＯＳ  ＢＰＳＧ膜４は流動性が大きいため、ウェハ裏面の平坦さを保持したまま裏面酸化膜２ｂと融合して一体的な膜５となる。この過程で、熱拡散したＢ原子およびＰ原子が二酸化シリコンの一部の原子間の結合を切断し、発生したダングリングボンドと結合する。Ｂ原子またはＰ原子と二酸化シリコンの原子との間の結合は、二酸化シリコンの原子間結合よりも弱いので、図２（ａ）で説明したような圧縮応力σは緩和される。少なくとも、問題となる反りが発生するような熱履歴の大きい最初の工程において、このような均一な濃度の拡散が一気に完了するように、ＴＥＯＳ  ＢＰＳＧ膜４の成膜条件を設定しておくことにより、素子工程中に常に圧縮応力σが緩和された状態を達成することができる。
【００５２】
従って、ウェハが素子工程の各熱履歴を受ける間に、裏面酸化膜２ｂが支持基板１および活性層基板３の膨張に逆らって収縮するようなことがない。この結果、図４（ｃ）に示すように、ウェハの反りが十分に抑制された状態で半導体装置２１の製造を完了させることができる。ＴＥＯＳ  ＢＰＳＧ膜４は、ＳＯＩ基板１０に対して異物となるのではなく、ウェハ裏面の平坦さを保持したまま裏面酸化膜２ｂと融合して一体化される。すなわち、基板プロファイルはＳＯＩ基板１０のプロファイルとほとんど変わらず、また、素子工程中に、裏面酸化膜２ｂとＴＥＯＳ  ＢＰＳＧ膜４との融合膜が、分離した２層の膜として特別な処理を必要とするものとはならない。従って、半導体装置２１の素子工程に、汎用の素子プロセスを適用しやすい。
【００５３】
以上のように、本実施形態の半導体装置の製造方法によれば、ＴＥＯＳ  ＢＰＳＧ膜４の裏面酸化膜２ｂとの一体化を利用してウェハ裏面の平坦さを保持したまま素子工程を行うことができるので、汎用の素子プロセスへの適性が損なわれず、かつ、支持基板中の酸素濃度を制御するような高コストの工程が発生しない。これにより、貼り合せ法により作製されたＳＯＩ基板を用いる半導体装置を、汎用の素子プロセスへの適性を有するとともに、低コストでウェハの反りを抑制するように製造することができる。
【産業上の利用可能性】
【００５４】
本発明は、ＳＯＩ基板を用いる、横型ダイオード、ＬＤＭＯＳトランジスタ、横型ＩＧＢＴなどの横型半導体素子を始めとする各種半導体素子の製造等に有効に適用可能である。
【符号の説明】
【００５５】
２              シリコン酸化膜
２ａ            埋め込み酸化膜（第１の酸化膜）
２ｂ            裏面酸化膜（第２の酸化膜）
３              活性層基板
４              ＴＥＯＳ  ＢＰＳＧ膜
１０            ＳＯＩ基板（シリコン・オン・インシュレータ基板）
１１、２１      半導体装置
【図１】
2013140886.tif 000003
【図２】
2013140886.tif 000004
【図３】
2013140886.tif 000005
【図４】
2013140886.tif 000006
【図５】
2013140886.tif 000007
【図６】
2013140886.tif 000008