(57)【要約】【課題】絶縁溝と絶縁壁とで構成された絶縁部を有する半導体基板において、絶縁壁の割れを抑制する。【解決手段】ミラーアレイデバイス１は、電極基板４を備えている。電極基板４は、その厚み方向に導通し且つ絶縁部５で囲まれることによって周辺の部分から絶縁された駆動電極４１を有している。絶縁部５は、電極基板４の表面４ａから形成された絶縁溝５１と、電極基板４の裏面４ｂから絶縁溝５１内に達して設けられる絶縁壁５２とで構成されている。絶縁壁５２は、絶縁溝５１内に達する先端部に向かって薄く形成されている。【選択図】図２
2013140838.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を備えた半導体装置であって、
前記半導体基板は、その厚み方向に導通し且つ絶縁部で囲まれることによって周辺の部分から絶縁された導通部を有し、
前記絶縁部は、前記半導体基板の一方の面から形成された絶縁溝と、該半導体基板の他方の面から該絶縁溝内に達して設けられる絶縁壁とで構成されており、
前記絶縁壁は、前記絶縁溝内に達する先端部に向かって薄く形成されている半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記絶縁壁は、前記半導体基板を熱酸化させた熱酸化膜で構成されている半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記半導体基板には、前記絶縁壁が配設される下溝が形成されており、
前記下溝は、深掘ＲＩＥにより形成されている半導体装置。
【請求項４】
半導体基板の一方の面から形成された絶縁溝と該半導体基板の他方の面から該絶縁溝内に達して設けられる絶縁壁とで構成された絶縁部で囲まれることによって周辺の部分から絶縁され且つその厚み方向に導通する導通部を有する半導体基板を備えた半導体装置の製造方法であって、
前記半導体基板の他方の面に前記絶縁壁を形成するための下溝を形成する溝形成工程と、
前記下溝を絶縁部材で埋めて前記絶縁壁を形成する溝埋工程と、
前記絶縁壁の形成された半導体基板の一方の面に該絶縁壁が露出するまで前記絶縁溝を形成する絶縁溝形成工程と、を含み、
前記溝形成工程においては、前記下溝を、底に向かって幅が狭くなるように形成する半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記溝埋工程では、前記半導体基板を熱酸化させることによって前記下溝を前記絶縁部材で埋める半導体装置の製造方法。
【請求項６】
請求項４又は５に記載の半導体装置の製造方法において、
前記溝形成工程では、前記半導体基板に深掘ＲＩＥにより前記下溝を形成する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板を備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、多くの電子機器に半導体装置が使用されており、様々な半導体装置が開発されている。その半導体装置の１つに、半導体基板を備えた半導体装置であって、該半導体基板には厚み方向に導通し且つ周辺の部分から絶縁された導通部が形成されたものが知られている。
【０００３】
例えば、特許文献１には、そのような半導体装置の一例として、ＭＥＭＳ（Micro Electro Mechanical Systems）デバイスが記載されている。具体的には、特許文献１に係る半導体装置は、ＭＥＭＳミラーであって、駆動電極が形成された半導体基板と、該半導体基板と対向して設けられたミラーとを備えている。この駆動電極は、絶縁部により囲まれて、その周辺の部分と絶縁されていると共に、半導体基板の厚み方向に導通している。絶縁部は、半導体基板の一方の面から形成された絶縁用の溝（以下、絶縁溝という）と、半導体基板の他方の面から埋め込まれ且つ該絶縁溝内に突出する絶縁壁とで構成されている。このように、絶縁部を絶縁壁だけで構成するのではなく、絶縁溝と絶縁壁とを組み合わせて構成することによって、絶縁部におけるチャージアップを防止している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００８−０１１２０３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、前記の構成では、絶縁壁の先端部を絶縁溝内に突出させることによって絶縁部におけるチャージアップを効果的に防止している。そのため、絶縁壁の先端部が割れてしまうと、絶縁部の絶縁抵抗が低下してしまう。
【０００６】
ここに開示された技術は、かかる点に鑑みてなされたものであり、その目的とするところは、絶縁壁の割れを抑制することにある。
【課題を解決するための手段】
【０００７】
ここに開示された技術は、半導体基板を備えた半導体装置であって、前記半導体基板は、その厚み方向に導通し且つ絶縁部で囲まれることによって周辺の部分から絶縁された導通部を有し、前記絶縁部は、前記半導体基板の一方の面から形成された絶縁溝と、該半導体基板の他方の面から該絶縁溝内に達して設けられる絶縁壁とで構成されており、前記絶縁壁は、前記絶縁溝内に達する先端部に向かって薄く形成されているものとする。
【０００８】
前記の構成によれば、絶縁壁を先端部に向かって薄く形成することによって、絶縁壁が半導体基板から受ける、絶縁壁の厚み方向への力を絶縁壁の延設方向（即ち、先端側）へ分散させることができる。その結果、絶縁壁の割れを防止することができる。また、半導体基板に形成された下溝に絶縁部材を埋めて前記絶縁壁を形成する際に、該下溝に絶縁部材をしっかりと充填することができる。それにより、絶縁壁内にクラックが生じることを防止することができ、その結果、絶縁壁の強度を向上させることができる。
【０００９】
尚、絶縁壁内のクラックの発生を抑制することによって、絶縁壁の絶縁抵抗を向上させることができるという、さらなる効果を奏する。
【００１０】
また、ここに開示された技術は、半導体基板の一方の面から形成された絶縁溝と該半導体基板の他方の面から該絶縁溝内に達して設けられる絶縁壁とで構成された絶縁部で囲まれることによって周辺の部分から絶縁され且つその厚み方向に導通する導通部を有する半導体基板を備えた半導体装置の製造方法であって、前記半導体基板の他方の面に前記絶縁壁を設けるための下溝を形成する溝形成工程と、前記下溝に絶縁部材を設けて前記絶縁壁を形成する溝埋工程と、前記絶縁壁の形成された半導体基板の一方の面に該絶縁壁が露出するまで前記絶縁溝を形成する絶縁溝形成工程と、を含み、前記溝形成工程においては、前記下溝を、底に向かって幅が狭くなるように形成するものとする。
【００１１】
前記の構成によれば、前記溝形成工程において形成される下溝は、底に向かって幅が狭くなっているので、あとの溝埋工程において形成される絶縁壁は、先端部に向かって薄く形成されることになる。これにより、絶縁壁が半導体基板から受ける、絶縁壁の厚み方向への力を絶縁壁の延設方向（即ち、先端側）へ分散させることができる。その結果、絶縁壁の割れを防止することができる。また、下溝に絶縁部材をしっかりと充填することができるので、絶縁壁内にクラックが生じることを防止することができる。その結果、絶縁壁の強度を向上させることができる。
【００１２】
尚、絶縁壁内のクラックの発生を抑制することによって、絶縁壁の絶縁抵抗を向上させることができるという、さらなる効果を奏する。
【発明の効果】
【００１３】
前記半導体装置及び半導体装置の製造方法によれば、絶縁壁の割れを抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態１に係るミラーアレイデバイスの平面図である。
【図２】図１のII−II線における断面図である。
【図３】電極基板の製造工程を説明するための電極基板の断面図であって、（Ａ）は、電極基板の裏面にマスキング処理が施された状態を、（Ｂ）は、電極基板にエッチング処理が施された状態を、（Ｃ）は、電極基板に熱酸化処理が施された後電極パッドが形成された状態を、（Ｄ）は、電極基板に絶縁溝が形成された状態を示す。
【図４】変形例に係る電極基板の平面図である。
【図５】実施形態２に係るジャイロスコープの平面図である。
【図６】ジャイロスコープの電極基板の平面図である。
【図７】図５，６のVII−VII線における断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００１６】
《発明の実施形態１》
図１は、本発明の例示的な実施形態１に係るミラーアレイデバイスの平面図を、図２は、図１のII−II線における断面図を示す。
【００１７】
ミラーアレイデバイス１は、複数のミラー素子１０，１０，…がアレイ状に配列されて構成されている。各ミラー素子１０は、ミラー２と、ベース部材３と、ミラー２をベース部材３に対して支持するためのヒンジ２１と、ミラー２及びベース部材３と対向して設けられる電極基板４と、ベース部材３と電極基板４との間に介設されるスペーサ３１とを備えている。ミラーアレイデバイス１において、複数のミラー素子１０，１０，…のベース部材３は、共通の１つの部材で構成されている。同様に、複数のミラー素子１０，１０，…の電極基板４も、共通の１つの部材で構成されている。ミラーアレイデバイス１は、いわゆるＭＥＭＳミラーであって、半導体微細加工技術を応用したマイクロマシニング技術で製造されている。このミラーアレイデバイス１は、半導体装置の一例である。
【００１８】
ミラー２、ヒンジ２１及びベース部材３は、例えば、シリコン基板から形成されている。ミラー２は、平面視略円形の平板状に形成されている。ミラー２は、ヒンジ２１を介してベース部材３に揺動可能に支持されている。ミラー２は、電極基板４とは反対側の面が鏡面となっており、該ミラー２に入射する光を反射するように構成されている。尚、「平面視」とは、「基板に対して直交する方向を向いて見たとき」を意味する。
【００１９】
電極基板４は、シリコン基板で構成されている。電極基板４における、ミラー２と対向する部分には、駆動電極４１が形成されている。駆動電極４１は、ミラー２と同様に、平面視略円形に形成されている。駆動電極４１の裏面には、電極パッド４２が設けられている。電極パッド４２を介して駆動電極４１に電圧を印加することによって、ミラー２が静電力によりベース部材３よりも駆動電極４１側へ沈み込むように変位する。電極基板４は、半導体基板及び半導体装置の一例である。
【００２０】
駆動電極４１は、電極基板４において、その周辺部分と絶縁部５を介して絶縁されている。また、駆動電極４１は、電極基板４の厚み方向に導通するようになっている。この駆動電極４１は、導通部の一例である。
【００２１】
絶縁部５は、平面視で、駆動電極４１を囲むように閉じた形状をしている。すなわち、絶縁部５は、平面視略円形に形成されている。さらに詳しくは、絶縁部５は、電極基板４の一方の面４ａから形成された絶縁溝（即ち、エアギャップ）５１と、電極基板４の他方の面４ｂから埋め込まれた絶縁壁５２とで構成されている。以下、電極基板４の、ミラー２及びベース部材３と対向する面を表面と称し、その反対側の面を裏面と称する。すなわち、絶縁溝５１は電極基板４の表面４ａから形成されており、絶縁壁５２は電極基板４の裏面４ｂから埋め込まれている。絶縁壁５２は、電極基板４の裏面４ｂから形成された下溝５２ａに埋め込まれている。詳しくは、絶縁壁５２は、電極基板４に形成された下溝５２ａの内面に熱酸化により形成した熱酸化膜で構成されている。本実施形態では、電極基板４がシリコン基板であるため、絶縁壁５２は酸化シリコン（ＳｉＯ２）である。また、絶縁壁５２の先端部５２ｂは、絶縁溝５１内に突出している。すなわち、絶縁壁５２の先端部５２ｂは、絶縁溝５１の底面５１ａに立設するように構成されている。これら絶縁溝５１及び絶縁壁５２も、平面視略円形に形成されている。尚、絶縁部５において、前記絶縁壁５２の先端部５２ｂが少なくとも該絶縁溝５１内に達していればよい。
【００２２】
このように絶縁部５が絶縁溝５１を含んで構成されているため、絶縁部５におけるチャージアップを防止することができる。また、駆動電極４１が電極基板４から切り離されてしまうため、絶縁部５を絶縁溝５１だけで構成することはできない。つまり、駆動電極４１が電極基板４から完全に切り離されないように、駆動電極４１とその周辺の部分とを絶縁壁５２で連結しておく必要がある。そして、この絶縁壁５２を、絶縁溝５１内に突出するように構成することによって、駆動電極４１とその周辺の部分とを確実に絶縁することができる。
【００２３】
ここで、絶縁壁５２は、図２に示すように、先端部５２ｂに向かって漸次薄くなるように形成されている。絶縁壁５２の厚さは、電極基板４の裏面４ｂ側から先端部５２ｂに向かって線形的に変化している。すなわち、絶縁壁５２の両側面は、平面で構成されている。
【００２４】
続いて、電極基板４の製造方法の一例について、図３を参照しながら説明する。
【００２５】
まず、図３（Ａ）に示すように、電極基板４となるシリコン基板の一方の面（電極基板４の裏面４ｂに相当する。以下、裏面４ｂと称する。）にマスク４３を形成する。このマスク４３には、下溝５２ａ用のスリット４３ａが形成されている。
【００２６】
次に、図３（Ｂ）に示すように、例えばボッシュプロセスを用いた深堀ＲＩＥにより、電極基板４に下溝５２ａを形成する。詳しくは、ＣＦ系ポリマにより下溝５２ａの側壁を保護しながらエッチングを行う。エッチングガスに、ＳＦ６に加えて、酸素又はＣ４Ｆ８等を一定の割合で添加した混合ガスを用いる。その結果、電極基板４にアスペクト比の大きな下溝５２ａが形成される。ここで、下溝５２ａは、テーパ溝であって、底に向かって溝幅が狭くなっている。一例としては、下溝５２ａの深さは、１００〜２００μｍである。下溝５２ａの幅は、入口側で６μｍ、底側で１〜４μｍである。
【００２７】
続いて、図３（Ｃ）に示すように、熱酸化法によって、下溝５２ａを絶縁部材としてのシリコン酸化膜で埋める。すなわち、シリコン基板を酸素（又は水蒸気）雰囲気中で加熱する。これにより、下溝５２ａの内面にシリコン酸化膜（ＳｉＯ２膜）が形成されていき、最終的には、下溝５２ａがシリコン酸化膜で埋められる。この下溝５２ａを埋めているシリコン酸化膜が絶縁壁５２を構成する。このとき、電極基板４の裏面４ｂにもシリコン酸化膜が形成される。その後、電極基板４の裏面４ｂのうち、駆動電極４１に相当する部分のＳｉＯ２膜を除去した後に電極パッド４２を形成する。
【００２８】
その後、図３（Ｄ）に示すように、電極基板４の表面４ａからエッチングして、絶縁溝５１を加工する。エッチングは、絶縁壁５２の先端が露出するまで行う。
【００２９】
こうして、絶縁溝５１と絶縁壁５２で構成される絶縁部５によって囲まれた駆動電極４１が、電極基板４に形成される。
【００３０】
前記実施形態によれば、絶縁壁５２を先端部５２ｂに向かって薄く形成することによって、絶縁壁５２の割れを抑制することができる。
【００３１】
詳しくは、電極基板４は、厚み方向の一方側の構造と他方側の構造とが異なるため、反りが生じる虞がある。すなわち、電極基板４に前記絶縁部５を形成するためには、まず、電極基板４の裏面４ｂから絶縁壁５２を埋め込み、その後、電極基板４の表面４ａから絶縁溝５１を形成する。このように電極基板４に形成された下溝５２ａに絶縁壁５２を埋め込む場合には、異なる部材（即ち、絶縁壁）が下溝５２ａに形成されることや、高温下で処理が行われることから、電極基板４の、絶縁壁５２が設けられた部分に応力が発生する。それに加えて、電極基板４の、絶縁壁５２の反対側には、絶縁溝５１の形成により半導体が除去された部分が存在する。その結果、電極基板４は、絶縁壁５２が埋め込まれた面である裏面４ｂが拡がり、絶縁溝５１が形成された面である表面４ａが縮むように反り易い。そうすると、絶縁溝５１内に突出する絶縁壁５２の先端部は、電極基板４のうち絶縁溝５１の底を形成する部分から該絶縁壁５２の厚み方向に力を受ける。ところが、絶縁壁５２は先端に向かって薄くなるように形成されているため、電極基板４からの力の一部は絶縁壁５２の側面に沿って絶縁壁５２の先端側へ分散する。その結果、絶縁壁５２の割れを抑制することができる。
【００３２】
また、絶縁壁５２のための下溝５２ａは、底に向かって幅が狭くなるように形成されるため、絶縁壁５２の原料となる絶縁部材を下溝５２ａにしっかりと充填することができる。そうすることで、絶縁壁５２の内部にクラックが生じることを抑制することができる。その結果、絶縁壁５２の強度を向上させることができ、絶縁壁５２の割れを抑制することができる。
【００３３】
さらに、絶縁壁５２の内部に生じるクラックを抑制することによって、絶縁壁５２の絶縁抵抗を向上させることができる。クラックは空気層を形成するため、酸化膜中に空気層が含まれることになる。空気層の絶縁抵抗は、酸化膜の絶縁抵抗に比べて小さい。そのため、絶縁抵抗が低下してしまう。それに対して、本実施形態によれば、酸化膜に空気層が生じ難いので、絶縁抵抗の低下を抑制することができる。
【００３４】
また、絶縁壁５２を先端に向かって薄く形成することによって、絶縁壁５２の先端部の両側面のシリコンを確実に除去することができる。前述の如く、電極基板４の製造方法では、電極基板４に裏面４ｂから絶縁壁５２を埋め込んだ後、電極基板４の表面４ａから絶縁溝５１を、絶縁壁５２の先端部が絶縁溝５１の底から露出するまでエッチングを行う。絶縁壁５２は、駆動電極４１をその周辺部分から絶縁分離するものであるため、絶縁壁５２の表面にシリコンが残留することは好ましくない。ここで、絶縁壁５２の厚さが一定の場合、絶縁壁５２の側面はイオンの入射方向に対して完全に直交する方向を向くことになる。それに対し、絶縁壁５２が先端に向かって薄く形成されていると、絶縁壁５２の側面が少しだけイオンの入射方向を向くようになる。すなわち、絶縁壁５２の側面にイオンが当たり易くなり、絶縁壁５２の側面のシリコンを確実に除去することができる。例えば、１箇所に設けられたイオン源を用いて、シリコン基板に複数の絶縁溝５１をエッチングする場合には、イオンの入射方向を全ての絶縁壁５２の延びる方向と一致させることは困難である。一部の絶縁壁５２に対しては、イオンが絶縁壁５２の延設方向に対して多少の角度を有した状態で入射する。そのような場合であっても、絶縁壁５２を先端に向かって薄くすることによって、絶縁壁５２の側面にイオンが当たり易くすることができる。
【００３５】
また、絶縁壁５２を設けるための下溝５２ａを深堀ＲＩＥによって形成することによって、アスペクト比が高い下溝５２ａ、ひいては、絶縁壁５２を形成することができる。
【００３６】
尚、前述の説明では、絶縁壁５２を熱酸化法により形成する場合について説明したが、絶縁壁５２を別の方法で形成する場合であっても、同様の作用効果を奏することができる。例えば、熱酸化法以外の方法で、下溝５２ａを絶縁壁で埋める方法としてはＣＶＤを用いる方法がある。つまり、ＣＶＤ（Chemical Vapor Deposition）により下溝５２ａの内面にシリコン酸化膜を形成する方法が考えられる。この場合、下溝５２ａの内面に酸化シリコンの粒子が蒸着し、膜を形成する際に、下溝５２ａの内面と膜との間に応力が発生する。また、ＣＶＤ処理後に、膜質を上げるために熱処理をすることもあり、その場合には、基板と膜との間に熱応力が発生する。また、別の方法としては、下溝５２ａに溶融ガラスを流し込む方法が考えられる。つまり、絶縁壁がガラスで構成される。この場合、溶融ガラスは高温であるため、電極基板４が常温に戻ると、電極基板４の、ガラスが設けられた部分に熱応力が生じる。このように熱酸化法以外の方法で下溝５２ａを絶縁壁で埋める構成であっても、電極基板４は、絶縁壁５２が埋め込まれた側の面が拡がり、絶縁溝５１が形成された側の面が縮むように反り易い。つまり、絶縁壁５２を熱酸化法により形成する場合以外であっても、絶縁壁５２を先端に向かって薄く形成することによって、絶縁壁５２の割れを抑制することができる。
【００３７】
また、絶縁壁５２は、シリコン酸化膜に限られるものではない。絶縁性が良く且つ埋め込み性が良い絶縁壁であれば、任意の材料を絶縁壁５２として適用できる。
【００３８】
尚、絶縁部５の平面形状は、前記実施形態に限られるものではない。例えば、図４に示すように、複数の平面視略正方形のミラーをアレイ状に配列したミラーアレイデバイスにおいては、電極基板４Ｂの駆動電極４１Ｂも平面視略正方形となる。同様に、絶縁溝５１Ｂも絶縁壁５２Ｂも、平面視略正方形に形成される。このように、絶縁部５Ｂは、駆動電極４１Ｂの形状と略同形状に形成されることが好ましい。
【００３９】
《発明の実施形態２》
次に、例示的な実施形態２に係る２軸のジャイロスコープ２００について、図５〜７を参照しながら説明する。図５は、実施形態２に係るジャイロスコープの平面図であり、図６は、ジャイロスコープの電極基板の平面図であり、図７は、図５，６のVII−VII線における断面図である。
【００４０】
ジャイロスコープ２００は、リング状振動子２０２と、当該リング状振動子２０２をｃｏｓ２θの振動モードで駆動するための駆動電極２４０と、ベース部材２０３と、電極基板２０４と、スペーサ２３１と、支柱２３２とを備えている。リング状振動子２０２は、複数のスポーク２２１を介して支柱２３２に支持されている。ジャイロスコープ２００は、半導体微細加工技術を応用したマイクロマシニング技術で製造されている。このジャイロスコープ２００は、半導体装置の一例である。
【００４１】
リング状振動子２０２、ベース部材２０３、スポーク２２１及び支柱２３２の上部２３２ａは、例えば、シリコン基板から形成されている。
【００４２】
電極基板２０４は、シリコン基板で構成されている。電極基板２０４における、リング状振動子２０２と対向する部分には、１２個の電極２４１ａ，２４１ｂ，…が形成されている。１２個の電極２４１ａ，２４１ｂ，…は、それぞれ平面視略長方形に形成されている。これら１２個の電極２４１ａ，２４１ｂ，…は、支柱２３２を中心とする円周上に３０°ずつずれて配置されている。詳しくは、図６に示すΩ１方向の角速度を検出するための第１検出電極２４１ａ，２４１ａ，…が、支柱２３２を中心とする円周上に１２０°ずつの間隔で３つ配置されている。また、第１検出電極２４１ａ，２４１ａ，…とは逆位相となる位置、即ち、第１検出電極２４１ａ，２４１ａ，…のそれぞれから６０°の間隔を空けた位置に３つの第２検出電極２４１ｂ，２４１ｂ，…が配置されている。さらに、図６に示すΩ２方向の角速度を検出するための第３検出電極２４１ｃ，２４１ｃ，…が、第１検出電極２４１ａ，２４１ａ，…のそれぞれから周方向の一方側へ（図６では時計周りの方向へ）９０°の間隔を空けて配置されている。また、第３検出電極２４１ｃ，２４１ｃ，…とは逆位相となる位置、即ち、第３検出電極２４１ｃ，２４１ｃ，…のそれぞれから６０°の間隔を空けた位置に３つの第４検出電極２４１ｄ，２４１ｄ，…が配置されている。以下、第１〜第４検出電極２４１ａ，２４１ｂ，…について、電極の種類を区別しない場合には、「電極２４１」と総称する。この電極基板２０４は、半導体基板及び半導体装置の一例である。
【００４３】
電極２４１の裏面２０４ｂには、電極パッド２４２が設けられている。電極２４１は、電極基板２０４において、その周辺部分と絶縁部２０５を介して絶縁されている。また、電極２４１は、電極基板２０４の厚み方向に導通するようになっている。この電極２４１は、導通部の一例である。
【００４４】
絶縁部２０５は、平面視で、電極２４１を囲むように閉じた形状（具体的には、略長方形状）をしている。絶縁部２０５の構成は、実施形態１の絶縁部５と同様であり、電極基板２０４の表面２０４ａから形成された絶縁溝２５１と、電極基板２０４の裏面２０４ｂから埋め込まれた絶縁壁２５２とで構成されている。
【００４５】
また、支柱２３２も、絶縁部２０５を介してその周辺部分と絶縁されている。支柱２３２の絶縁部２０５は、平面視略円形に形成されている。
【００４６】
本実施形態によれば、絶縁壁２５２を先端に向かって薄く形成することによって、絶縁壁２５２の割れを抑制することができると共に、絶縁壁２５２の絶縁抵抗を向上させることができる。その他、実施形態１と同様の作用効果を奏することができる。
【００４７】
《その他の実施形態》
本発明は、前記実施形態について、以下のような構成としてもよい。
【００４８】
すなわち、ミラーアレイデバイスやジャイロスコープに限られず、導通部を有する半導体基板を備えた半導体装置であれば、任意の構成に前記絶縁壁を適用することができる。さらには、絶縁部５，５Ｂ，２０５で分離される部分は、電極に限られるものではない。つまり、基板の一方の面から他方の面側へ電気を導通させる部分であればよい。すなわち、半導体基板を領域ごとに電気的に分離する構造、即ち、素子分離する構造であれば、前記の構成を適用できる。
【００４９】
絶縁壁の両側面は、平面で構成されているが、曲面で構成されていてもよい。つまり、絶縁壁の厚さが先端部に向かって薄くなっている限りは、絶縁壁の側面の形状は任意の形状とすることができる。また、絶縁壁の厚さは、先端に向かって一様に、即ち、線形的に薄くなっているものに限られず、絶縁壁の高さに対する厚さの変化率が一定でないものであってもよい。また、絶縁壁の一部（例えば、電極基板の裏面側の部分）に、厚さが一定の平行な部分が存在していてもよい。ただし、電極基板４が反った際に電極基板４から受ける力を分散させる観点からは、絶縁壁のうち、少なくとも絶縁溝５１の底面５１ａと交差する部分の厚さは、先端部に向かって薄くなっていることが好ましい。
【００５０】
また、電極基板４の製造方法は、前記製造方法に限られるものではなく、任意の製造方法を採用することができる。例えば、下溝５２ａは、深堀ＲＩＥ以外の方法で形成してもよい。
【００５１】
尚、以上の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【産業上の利用可能性】
【００５２】
以上説明したように、本発明は、半導体基板を備えた半導体装置及びその製造方法について有用である。
【符号の説明】
【００５３】
１                    ミラーアレイデバイス（半導体装置）
４，４Ｂ              電極基板（半導体基板）
４ａ                  表面（一方の面）
４ｂ                  裏面（他方の面）
４１                  駆動電極（導通部）
５，５Ｂ              絶縁部
５１，５１Ｂ          絶縁溝
５２，５２Ｂ          絶縁壁
５２ａ                下溝
２００                ジャイロスコープ（半導体装置）
２０４                電極基板（半導体基板）
２０４ａ              表面（一方の面）
２０４ｂ              裏面（他方の面）
２４１ａ〜２４１ｄ    第１〜第４検出電極（導通部）
２０５                絶縁部
２５１                絶縁溝
２５２                絶縁壁
２５２ａ              下溝
【図１】
2013140838.tif 000003
【図２】
2013140838.tif 000004
【図３】
2013140838.tif 000005
【図４】
2013140838.tif 000006
【図５】
2013140838.tif 000007
【図６】
2013140838.tif 000008
【図７】
2013140838.tif 000009