(57)【要約】【課題】プロセッサからＰＣＭデータとその同期用のビットクロック信号とを出力させ、それに基づいて音声出力を行うための技術を提供する。【解決手段】音声出力装置（１）は、マイクロプロセッサ（１０）と、このマイクロプロセッサから出力されたＰＣＭデータに基づいてスピーカ（３５）を駆動するためのオーディオデバイス（２０）とを含む。上記オーディオデバイスは、上記マイクロプロセッサに対して所定のタイミングでデータリクエストを行い、当該データリクエストに応じた割り込み処理によって上記マイクロプロセッサから出力された上記ＰＣＭデータを上記ビットクロック信号に基づいて取り込むためのシリアルオーディオインタフェース（２１）を含む。マイクロプロセッサの割り込み処理を利用して、ビットクロック信号とＰＣＭデータとを出力させ、それに基づいてスピーカを駆動することができる。【選択図】図１
2013140509.tif 000002
【特許請求の範囲】
【請求項１】
ビットクロック信号を出力するとともにそれに同期してＰＣＭデータを出力可能なマイクロプロセッサと、
上記マイクロプロセッサから出力されたＰＣＭデータに基づいてスピーカを駆動するためのオーディオデバイスと、を含み、
上記オーディオデバイスは、上記マイクロプロセッサに対して所定のタイミングでデータリクエストを行い、当該データリクエストに応じた割り込み処理によって上記マイクロプロセッサから出力された上記ＰＣＭデータを上記ビットクロック信号に基づいて取り込むためのシリアルオーディオインタフェースを含む音声出力装置。
【請求項２】
上記オーディオデバイスは、上記シリアルオーディオインタフェースによって取り込まれた上記ＰＣＭデータを音声信号に変換するコンバータを含む請求項１記載の音声出力装置。
【請求項３】
上記オーディオデバイスは、所定周期のクロック信号を形成するクロック形成部を含み、
上記シリアルオーディオインタフェースは、上記マイクロプロセッサに対して所定のタイミングでデータリクエストを行うためのデータリクエスト信号として、上記クロック信号形成部で形成されたクロック信号を出力する請求項２記載の音声出力装置。
【請求項４】
上記シリアルオーディオインタフェースは、上記マイクロプロセッサから出力された上記ＰＣＭデータを上記ビットクロック信号に同期して取り込むためのシフトレジスタと、
上記シフトレジスタの出力を、上記データリクエスト信号に同期して保持することでパラレル形式に変換してから上記コンバータに供給するためのバッファレジスタと、を含む請求項３記載の音声出力装置。
【請求項５】
上記マイクロプロセッサは、上記データリクエスト信号に応じた割り込み処理によって上記ＰＣＭデータを出力し、
上記バッファレジスタは、上記データリクエスト信号に同期して上記シフトレジスタの出力を保持する請求項４記載の音声出力装置。
【請求項６】
上記マイクロプロセッサは、上記データリクエスト信号の波形立ち上がりエッジに応じた割り込み処理によってステレオにおける第１チャンネルのＰＣＭデータを出力し、且つ、上記データリクエスト信号の波形立ち下がりエッジに応じた割り込み処理によってステレオにおける第２チャンネルのＰＣＭデータを出力し、
上記バッファレジスタは、上記データリクエスト信号の波形立ち上がりエッジに基づいて上記ステレオにおける第１チャンネルのＰＣＭデータを保持する第１バッファレジスタと、上記データリクエスト信号の波形立ち下がりエッジに基づいて上記ステレオにおける第２チャンネルのＰＣＭデータを保持する第２バッファレジスタと、を含む請求項４記載の音声出力装置。
【請求項７】
入力されたＰＣＭデータに基づいてスピーカを駆動するためのオーディオデバイスであって、
マイクロプロセッサに対するデータリクエスト信号を所定のタイミングで出力し、当該データリクエスト信号に応じた割り込み処理によって上記マイクロプロセッサから出力されたＰＣＭデータを、上記マイクロクロプロセッサから出力されたビットクロック信号に基づいて取り込むためのシリアルオーディオインタフェースを含むことを特徴とするオーディオデバイス。
【請求項８】
上記シリアルオーディオインタフェースによって取り込まれた上記ＰＣＭデータを音声信号に変換するコンバータを含む請求項７記載のオーディオデバイス。
【請求項９】
所定周期のクロック信号を形成するクロック形成部を含み、
上記シリアルオーディオインタフェースは、上記マイクロプロセッサに対して所定のタイミングでデータリクエストを行うためのデータリクエスト信号として、上記クロック信号形成部で形成されたクロック信号を出力する請求項８記載のオーディオデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＣＭ（Pulse code modulation）データに基づいて音声出力を行うための技術に関する。
【背景技術】
【０００２】
特許文献１には、音楽の出力に重畳して合成音声を出力する場合に、ユーザが合成音声をより聞き易いようにするための技術が記載されている。この特許文献１に記載された音声出力装置１０１においては、ＣＰＵ１から出力されるデジタル形式の音声データをアナログ信号に変換するためのＤ／Ａ変換器１０が設けられている。
【０００３】
特許文献２には、煙濃度がしきい値を超えたときには火災発生と判定して、スピーカから音または音声メッセージで警報を出力する煙感知器が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−５８１９８号公報
【特許文献２】特開２００９−３１８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本願発明者は、組み込み用のマイクロプロセッサの一例とされるＭＣＵ（Micro Control Unit）による音声発生機能を応用した煙感知器などのアプリケーションの開発に際して、以下の課題を見いだした。
【０００６】
ＭＣＵに内蔵されたタイマの出力を利用してＰＷＭ（Pulse Width Modulation）信号を出力し、このＰＷＭ信号に対してローパスフィルタをかけた後、アナログ入力アンプにて増幅してスピーカを駆動することができる。上記ＭＣＵからのＰＷＭ信号のキャリア信号は、一般にＭＣＵ動作信号を指定分解能で分周して使用している。煙感知器などのアプリケーションでは、動作周波数の高いＭＣＵを必要としないため、ＰＷＭ信号のキャリア周波数は低くなってしまう。このため、急峻なローパスフィルタによりキャリア周波数を抑圧しないと音声信号の品質が劣化するおそれがある。
【０００７】
また、ＭＣＵでＰＣＭデータをＰＷＭ信号として出力する場合、ＰＣＭデータのサンプリング周波数をＰＷＭ信号のキャリア周波数に上げることになり、音声信号の品質を保持するためには、サンプリング周波数を上げる過程で発生する折り返し高周波ノイズを抑圧するために、補間処理を行う必要がある。この補間処理では、一般にローパスフィルタ演算処理が行われる。しかし、この処理はＭＣＵの大きな処理能力を必要とするため現実的ではなく、さらに、折り返し高周波ノイズを伴ったまま音声出力されるため、音声信号の品質が劣化するおそれがある。
【０００８】
これに対してＭＣＵからＰＣＭデータを出力させ、それをオーディオデバイス（デジタル・アナログコンバータやデジタル入力アンプなど）で受け取ることが考えられる。一般にＰＣＭデータの同期伝送を行うオーディオデバイスでは、左右のチャンネル識別用クロック信号（ＬＲＣＫ）の伝達線、ビットクロック信号（ＢＣＫ）の伝達線、ＰＣＭデータ（ＤＡＴＡ）の伝達線からなる３線シリアルオーディオインタフェースが使用される。このような３線シリアルオーディオインタフェースでは、左右のチャンネル識別用クロック信号（ＬＲＣＫ）とビットクロック信号（ＢＣＫ）とを対として送信側又は受信側が出力する仕組みがとられている。しかし、そのような３線シリアルオーディオインタフェースが具備されていない汎用ＭＣＵの場合、既存のオーディオデバイスに対してＰＣＭデータを供給することができない。
【０００９】
汎用ＭＣＵには、シリアルデータを出力する機能やクロック信号（ビットクロック信号）を出力する機能が備えられている。本願発明者はこのことに着目し、既存のオーディオデバイスに対応する３線シリアルオーディオインタフェースをＭＣＵ内に新たに設けることなく、ＭＣＵからＰＣＭデータを出力させ、それに基づいてスピーカを駆動することについて検討した。尚、特許文献１，２においては、上記課題について考慮されていない。
【００１０】
本発明の目的は、プロセッサからＰＣＭデータとその同期用のビットクロック信号とを出力させ、それに基づいて音声出力を行うための技術を提供することにある。
【００１１】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１３】
すなわち、音声出力装置は、ビットクロック信号を出力するとともにそれに同期してＰＣＭデータを出力可能なマイクロプロセッサと、上記マイクロプロセッサから出力されたＰＣＭデータに基づいてスピーカを駆動するためのオーディオデバイスとを含む。上記オーディオデバイスは、上記マイクロプロセッサに対して所定のタイミングでデータリクエストを行い、当該データリクエストに応じた割り込み処理によって上記マイクロプロセッサから出力された上記ＰＣＭデータを上記ビットクロック信号に基づいて取り込むためのシリアルオーディオインタフェースを含む。
【発明の効果】
【００１４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１５】
すなわち、プロセッサからＰＣＭデータとその同期用のビットクロック信号とを出力させ、それに基づいて音声出力を行うことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る音声出力装置の構成例回路図である。
【図２】図１に示される音声出力装置におけるシリアルオーディオインタフェースの構成例ブロック図である。
【図３】図２に示されるシリアルオーディオインタフェースにおける主要部の動作タイミング図である。
【図４】図１に示される音声出力装置におけるＰＣＭ−ＰＷＭコンバータの構成例ブロック図である。
【図５】図４に示されるＰＣＭ−ＰＷＭコンバータにおける主要部の動作タイミング図である。
【図６】図１に示される音声出力装置におけるシリアルオーディオインタフェースの別の構成例ブロック図である。
【図７】図６に示されるシリアルオーディオインタフェースにおける主要部の動作タイミング図である。
【図８】図１に示されるＭＣＵの構成例ブロック図である。
【図９】図８に示されるＭＣＵにおける主要動作のフローチャートである。
【図１０】図１に示される音声出力装置の比較対象とされる装置の構成例ブロック図である。
【図１１】シリアルオーディオインターフェースの伝送フォーマットの説明図である。
【発明を実施するための形態】
【００１７】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１８】
〔１〕本発明の代表的な実施の形態に係る音声出力装置（１）は、ビットクロック信号を出力するとともにそれに同期してＰＣＭデータを出力可能なマイクロプロセッサ（１０）と、上記マイクロプロセッサから出力されたＰＣＭデータに基づいてスピーカ（３５）を駆動するためのオーディオデバイス（２０）とを含む。上記オーディオデバイスは、上記マイクロプロセッサに対して所定のタイミングでデータリクエストを行い、当該データリクエストに応じた割り込み処理によって上記マイクロプロセッサから出力された上記ＰＣＭデータを上記ビットクロック信号に基づいて取り込むためのシリアルオーディオインタフェース（２１）を含む。
【００１９】
上記の構成において、オーディオデバイスによれば、マイクロプロセッサの割り込み処理を利用して、ビットクロック信号とＰＣＭデータとを出力させることができ、さらにこのマイクロプロセッサから出力されたビットクロック信号に基づいてＰＣＭデータを取り込み、それに基づいてスピーカを駆動することができる。データリクエスト信号に応じた割り込み処理によりビットクロック信号とＰＣＭデータとを出力する動作は、汎用ＭＣＵにおける既存のハードウェアによって実現することができ、プロセッサ内に新たに３線シリアルオーディオインタフェースを設ける必要がないので、音声出力装置のコスト低下を図ることができる。
【００２０】
〔２〕上記〔１〕において、上記オーディオデバイスには、上記シリアルオーディオインタフェースによって取り込まれた上記ＰＣＭデータをＰＷＭ信号などの音声信号に変換するコンバータ（２４）を設けることができる。
【００２１】
〔３〕上記〔２〕において、上記オーディオデバイスには、所定周期のクロック信号を形成するクロック形成部（２３）を設けることができる。このとき、上記シリアルオーディオインタフェースは、上記マイクロプロセッサに対して所定のタイミングでデータリクエストを行うためのデータリクエスト信号として、上記クロック信号形成部で形成されたクロック信号（２１２）を出力するように構成することができる。これにより、上記データリクエスト信号を容易に形成することができる。
【００２２】
〔４〕上記〔３〕において、上記シリアルオーディオインタフェースは、上記マイクロプロセッサから出力された上記ＰＣＭデータを上記ビットクロック信号に同期して取り込むためのシフトレジスタ（２１０）と、上記シフトレジスタの出力を、上記データリクエスト信号に同期して保持することでパラレル形式に変換してから上記コンバータに供給するためのバッファレジスタ（２１１）とを含んで容易に構成することができる。
【００２３】
〔５〕上記〔４〕において、上記マイクロプロセッサは、上記データリクエスト信号に応じた割り込み処理によって上記ＰＣＭデータを出力し、上記バッファレジスタは、上記データリクエスト信号に同期して上記シフトレジスタの出力を保持するように構成することができる。これにより、バッファレジスタは、ＰＣＭデータを的確に受け取ることができる。
【００２４】
〔６〕上記〔４〕において、上記マイクロプロセッサは、上記データリクエスト信号の波形立ち上がりエッジに応じた割り込み処理によってステレオにおける第１チャンネルのＰＣＭデータを出力し、且つ、上記データリクエスト信号の波形立ち下がりエッジに応じた割り込み処理によってステレオにおける第２チャンネルのＰＣＭデータを出力するように構成することができる。このとき、上記バッファレジスタは、上記データリクエスト信号の波形立ち上がりエッジに基づいて上記ステレオにおける第１チャンネルのＰＣＭデータを保持する第１バッファレジスタ（２１１Ｌ）と、上記データリクエスト信号の波形立ち下がりエッジに基づいて上記ステレオにおける第２チャンネルのＰＣＭデータを保持する第２バッファレジスタ（２１１Ｒ）とを含んで構成することができる。
【００２５】
〔７〕本発明の代表的な実施の形態に係るオーディオデバイス（２０）は、入力されたＰＣＭデータに基づいてスピーカを駆動する。上記オーディオデバイスは、マイクロプロセッサに対するデータリクエスト信号を所定のタイミングで出力し、当該データリクエスト信号に応じた割り込み処理によって上記マイクロプロセッサから出力されたＰＣＭデータを、上記マイクロクロプロセッサから出力されたビットクロック信号に基づいて取り込むためのシリアルオーディオインタフェース（２１）を含んで構成する。
【００２６】
上記の構成において、オーディオデバイスによれば、マイクロプロセッサの割り込み処理を利用して、ビットクロック信号とＰＣＭデータとを出力させることができ、さらにこのマイクロプロセッサから出力されたビットクロック信号に基づいてＰＣＭデータを取り込み、それに基づいてスピーカを駆動することができる。
【００２７】
〔８〕上記〔７〕において、上記シリアルオーディオインタフェースによって取り込まれた上記ＰＣＭデータをＰＷＭ信号などの音声信号に変換するコンバータ（２４）を設けることができる。
【００２８】
〔９〕上記〔８〕において、所定周期のクロック信号を形成するクロック形成部（２３）を含み、上記シリアルオーディオインタフェースは、上記マイクロプロセッサに対して所定のタイミングでデータリクエストを行うためのデータリクエスト信号として、上記クロック信号形成部で形成されたクロック信号（２１２）を出力するように構成することができる。これにより、上記データリクエスト信号を容易に形成することができる。
【００２９】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００３０】
《実施の形態１》
図１には、本発明に係る音声出力装置の構成例が示される。
【００３１】
図１に示される音声出力装置１は、特に制限されないが、煙感知器に搭載され、当該煙感知器において煙が感知された際に所定の音声出力を行う。本例においてこの音声出力はモノラルで行われる。音声出力装置１は、ＭＣＵ１０とＰＣＭ入力オーディオアンプ２０とを含む。ＭＣＵ１０は、組み込み用のマイクロプロセッサの一例とされる。ＰＣＭ入力オーディオアンプ２０は、ＭＣＵ１０から出力されたＰＣＭデータに基づいて負荷であるスピーカ３５を駆動するオーディオデバイスの一例とされる。ＰＣＭ入力オーディオアンプ２０には、電力効率に優れたＤ級アンプを適用することができる。ＭＣＵ１０とＰＣＭ入力オーディオアンプ２０とは、それぞれ公知の半導体集積回路製造技術により、単結晶シリコンなどの一つの半導体基板に形成される。ＭＣＵ１０は、複数の端子を備える。上記複数の端子の一例として、割り込み要求端子（ＩＮＴ）１１、シリアルクロック端子（ＳＩＯＣＬＫ）１２、シリアルデータ端子（ＳＩＯＤＯＵＴ）１３を挙げることができる。割り込み要求端子１１を介してデータリクエスト信号ＤａｔａＲｅｑを取り込むことができる。シリアルクロック端子１２を介してビットクロック信号ＢｉｔＣｌｏｃｋを出力することができる。シリアルデータ端子１３を介してＰＣＭデータＤａｔａを出力することができる。このＰＣＭデータＤａｔａは、上記ビットクロック信号ＢｉｔＣｌｏｃｋに同期して出力される。
【００３２】
ＰＣＭ入力オーディオアンプ２０は、シリアルオーディオインタフェース（Ｓｅｒｉａｌ  Ａｕｄｉｏ  Ｉ／Ｆ）２１、クロック発振器（ＯＳＣ）２２、クロック分周器（Ｃｌｏｃｋ  Ｄｉｖｉｄｅｒ）２３、ＰＣＭ−ＰＷＭコンバータ（Ｃｏｎｖｅｒｔｅｒ）２４、ドライバ段２５，２６を含む。また、ＰＣＭ入力オーディオアンプ２０は、データリクエスト出力端子３６、ビットクロック入力端子３７、ＰＣＭデータ入力端子３８、音声出力端子３９，４０を備える。
【００３３】
クロック発振器２２は、発振動作により所定周波数のクロック信号を出力する。クロック分周器２３は、クロック発振器２２から出力されたクロック信号を分周することにより、各部に供給されるクロック信号を形成する。シリアルオーディインタフェース２１は、データリクエスト出力端子３６を介してデータリクエスト信号ＤａｔａＲｅｑを出力する。またシリアルオーディインタフェース２１は、ＰＣＭデータ入力端子３８を介して入力されたＰＣＭデータＤａｔａを、ビットクロック入力端子３７を介して入力されたビットクロック信号ＢｉｔＣｌｏｃｋに基づいて取り込む。ＰＣＭ−ＰＷＭコンバータ２４は、上記シリアルオーディオインタフェース２１から出力されたＰＣＭデータをＰＷＭ信号などの音声信号に変換する。このＰＷＭ信号には、正信号ＰＷＭ／Ｐｏｓｉと、逆信号ＰＷＭ／Ｎｅｇａとが含まれる。ドライバ段２５は、音声出力端子３９に結合され、正信号ＰＷＭ／Ｐｏｓｉに基づいてスピーカ３５を駆動する。ドライバ段２６は、音声出力端子４０合され、逆信号ＰＷＭ／Ｎｅｇａに基づいてスピーカ３５を駆動する。ドライバ段２５，２６は、それぞれｐチャンネル型ＭＯＳトランジスタとｎチャネル型ＭＯＳトランジスタとが直列接続されて成る。上記ｐチャネル型ＭＯＳトランジスタは高電位側電源Ｖｃｃに結合され、上記ｎチャネル型ＭＯＳトランジスタはグランドＧＮＤに結合される。ドライバ段２５，２６と、スピーカ３５との間には、インダクタ３１，３２及びキャパシタ３３，３４から成るローパスフィルタが設けられ、このローパスフィルタによって、スピーカ３５を駆動する上で不要となる周波数成分が抑圧されるようになっている。
【００３４】
図２には、上記シリアルオーディオインタフェース２１の構成例が示され、図３には、上記シリアルオーディオインタフェース２１における主要部の動作タイミングが示される。
【００３５】
シリアルオーディオインタフェース２１は、シフトレジスタ２１０とバッファレジスタ２１１とを含む。ＰＣＭデータＤａｔａが１６ｂｉｔ構成とされるとき、それに対応して、シフトレジスタ２１０やバッファレジスタ２１１も１６ｂｉｔ構成とされる。シフトレジスタ２１０は、入力されたＰＣＭデータＤａｔａをシフト可能にカスケード接続された１６個のフリップフロップ回路ＦＦ０〜ＦＦ１５を含む。フリップフロップ回路ＦＦ０〜ＦＦ１５は、それぞれビットクロック信号ＢｉｔＣｌｏｃｋに同期して入力データを保持する。バッファレジスタ２１１は、クロック分周器２３から伝達されたクロック信号２１２をラッチ信号Ｌａｔｃｈとして取り込み、シフトレジスタ２１０における１６個のフリップフロップ回路ＦＦ０〜ＦＦ１５の出力端子Ｑ０〜Ｑ１５からの出力データＤ０〜Ｄ１５を、ラッチ信号Ｌａｔｃｈの波形立ち上がりエッジに同期して保持する。バッファレジスタ２１１の保持出力は、パラレル形式のＰＣＭデータとしてＰＣＭ−ＰＷＭコンバータ２４に供給される。クロック分周器２３から伝達されたクロック信号２１１は、データリクエスト信号ＤａｔａＲｅｑとして、ＭＣＵ１０に供給される。
【００３６】
上記の構成において、データリクエスト信号ＤａｔａＲｅｑがハイレベルにアサートされると、ＭＣＵ１０で所定の割込み処理が実行されて、ビットクロック信号ＢｉｔｃｌｏｃｋとＰＣＭデータＤａｔａとが、ＭＣＵ１０からシフトレジスタ２１０に供給される。シフトレジスタ２１０では、ビットクロック信号Ｂｉｔｃｌｏｃｋに同期してＰＣＭデータＤａｔａが順次取り込まれる。そしてバッファレジスタ２１１では、ラッチ信号Ｌａｔｃｈの波形立ち上がりエッジに同期してフリップフロップ回路ＦＦ０〜ＦＦ１５が保持され、それがＰＣＭ−ＰＷＭコンバータ２４に供給される。このＰＣＭ−ＰＷＭコンバータ２４へのデータ供給は、データリクエスト信号ＤａｔａＲｅｑが次にハイレベルにアサートされるまでに完了される。
【００３７】
図４には、上記ＰＣＭ−ＰＷＭコンバータ２４の構成例が示される。
【００３８】
ＰＣＭ−ＰＷＭコンバータ２４は、アップコンバート部２４１、ローパスフィルタ２４２、及びＰＣＭ−ＰＷＭコンバート部２４３を含む。シリアルオーディオインタフェース２１から供給されたＰＣＭデータのサンプリング周波数を１Ｆｓとすると、アップコンバート部２４１は、入力されたＰＣＭデータをｎ倍のサンプリング周波数（ｎＦｓ）のＰＣＭデータに変換する。ローパスフィルタ２４２は、アップコンバート部２４１の出力信号から不要帯域成分（Ｆｓ／２より高い周波数帯域）を抑圧する。ＰＣＭ−ＰＷＭコンバート部２４３は、ローパスフィルタ２４２の出力データをＰＷＭデータ（ＰＷＭ／Ｐｏｓｉ，ＰＷＭ／Ｎｅｇａ）に変換する。ＰＷＭデータは、入力されたＰＣＭデータの値によりＰＷＭ信号のハイレベル期間を変化させることで形成することができる。具体的には、先ずＰＣＭデータが符号無しデータに変換される。例えば１６ｂｉｔのＰＣＭデータの場合、符号無しデータはＰＣＭ＋２１５となる。この符号無しデータによってキャリア信号のハイレベル期間が決定されることでＰＷＭデータが得られる。
【００３９】
図５には、ＰＣＭ−ＰＷＭコンバート部２４３の出力波形が示される。
【００４０】
１６ｂｉｔのＰＣＭデータの１周期は、６５５３６分解能を有する。このようなＰＣＭデータに対して、例えばＰＣＭデータ：４０００ｈ（＝１６３８４）は、符号無しデータに変換されることで、Ｃ０００ｈ（＝４９１５２）となる。従って、ＰＣＭデータ：４０００ｈ（＝１６３８４）の場合の１周期（５０１で示される）のハイレベル期間は、４９１５２／６５５３６とされる。
【００４１】
図８には、上記ＭＣＵ１０の構成例が示される。
【００４２】
ＭＣＵ１０は、図８に示されるように、メモリ１０１、ＣＰＵ（中央処理回路）１０２、割り込みコントローラ１０３、同期式シリアル送信回路１０４、クロック生成回路１０５を含む。割り込みコントローラ１０３、同期式シリアル送信回路１０４、クロック生成回路１０５には、Ｉ／Ｏバス１０６によって互いに結合されている。ＣＰＵ１０２は、予め設定されたプログラムに従って所定の演算処理を行う。メモリ１０１は、例えばフラッシュメモリなどの不揮発性メモリとされる。メモリ１０１には、ＣＰＵ１０２で実行されるプログラムや各種データが格納される。この各種データには、音声出力のためのＰＣＭデータが含まれる。割り込みコントローラ１０３は、割り込み要求端子１１を介して取り込まれたデータリクエスト信号ＤａｔａＲｅｑの立ち上がりエッジに同期して、ＣＰＵ１０２に対する割り込み信号を発生させる。ＣＰＵ１０２は、この割り込み信号に応じて所定の割込み処理を実行する。この割り込み処理では、メモリ１０１内のＰＣＭデータが同期式シリアル送信回路１０４に書き込まれる。クロック生成回路１０５は、ＣＰＵ１０２の制御下でビットクロック信号ＢｉｔＣｌｏｃｋを生成する。このビットクロック信号ＢｉｔＣｌｏｃｋの周期は、データリクエスト信号ＤａｔａＲｅｑの割り込み周期以内にＰＣＭデータの送信が完了するように設定される。本例では、データリクエスト信号ＤａｔａＲｅｑの割り込み周期が１／１６ｋＨｚであり、音声がモノラルであるため、１６ｂｉｔのＰＣＭデータを送信するためには、ビットクロック信号ＢｉｔＣｌｏｃｋの周期を、１／（１６×１６ｋＨｚ）以下とする。同期式シリアル送信回路１０４は、ＰＣＭデータの書込みをトリガとして、クロック生成回路１０５で生成されたビットクロック信号ＢｉｔＣｌｏｃｋに同期して当該ＰＣＭデータを出力する。尚、シリアルクロック端子１２を介してビットクロック信号ＢｉｔＣｌｏｃｋが出力され、シリアルデータ端子１３を介してＰＣＭデータＤａｔａが出力される。
【００４３】
図９には、ＣＰＵ１０２での主要処理の流れが示される。
【００４４】
ＣＰＵ１０２において先ず送信設定処理が行われる。この送信設定処理では、図９の（Ａ）に示されるように、ＣＰＵ１０２によって、クロック生成回路１０５におけるシリアル送信クロック設定が行われ（９０１）、この設定において、ビットクロック信号ＢｉｔＣｌｏｃｋの周波数が設定される。次に、ＣＰＵ１０２によって、割り込みコントローラ１０３における割り込み許可設定が行われる（９０２）。上記送信設定処理は、ＭＣＵ１０のパワーオンリセット処理で実行させることができる。上記送信設定処理が完了した後に、ＰＣＭデータの送信が可能になる。すなわち、上記送信設定処理が完了した後に、図９の（Ｂ）に示されるように、データリクエスト信号ＤａｔａＲｅｑがハイレベルにアサートされる毎に、メモリ１０内のＰＣＭデータが読み出されて（９０３）、同期式シリアル送信回路１０４へ書き込まれる（９０４）。これにより、同期式シリアル送信回路１０４は、ＰＣＭデータの書込みをトリガとして、ビットクロック信号ＢｉｔＣｌｏｃｋに同期して当該ＰＣＭデータを出力する。
【００４５】
図１０には、図１に示される音声出力装置１の比較対象とされる装置の構成が示される。
【００４６】
図１０に示される音声出力装置１００は、ＰＣＭデータを出力可能なＰＣＭデバイス１００１と、ＰＣＭデバイス１００１から出力されたＰＣＭデータに基づいてスピーカ１００３を駆動するためのオーディオデバイス１００２とを含む。オーディオデバイス１００２では左右のチャンネル識別用クロック信号（ＬＲＣＫ）の伝達線、ビットクロック信号（ＢＣＫ）の伝達線、ＰＣＭデータ（ＤＡＴＡ）の伝達線からなる３線シリアルオーディオインタフェースが使用される。この３線シリアルオーディオインタフェースでは、左右のチャンネル識別用クロック信号（ＬＲＣＫ）とビットクロック信号（ＢＣＫ）とを対としてオーディオデバイス１００２出力、上記ビットクロック信号（ＢＣＫ）に同期してＰＣＭ出力デバイス１００１からオーディオデバイス１００２にＰＣＭデータ（ＤＡＴＡ）が供給される。
【００４７】
ここで、上記ＰＣＭ出力デバイス１００１として、汎用ＭＰＵを適用する場合を考える。３線シリアルオーディオインタフェースが具備されていないＭＣＵの場合、ＰＣＭ出力デバイス１００１のようにオーディオデバイス１００２に対してＰＣＭデータを供給することができない。
【００４８】
図１１には、シリアルオーディオインターフェースの伝送フォーマット例が示される。
【００４９】
例えば１６ｂｉｔステレオ伝送の場合、左右のチャンネル識別用クロック信号（ＬＲＣＫ）１周期に対してビットクロック信号（ＢＣＫ）は３２周期になり、ＭＣＵにて左右のチャンネル識別用クロック信号（ＬＲＣＫ）のエッジによる割り込みに対してビットクロック信号（ＢＣＫ）のタイミングに合わせて出力データをセットするのが困難となる。オーディオデバイス１００２に対してＰＣＭデータを供給可能にするには、オーディオデバイス１００２でサポートされている３線シリアルオーディオインタフェースをＭＣＵに設け、左右のチャンネル識別用クロック信号（ＬＲＣＫ）のハイレベル区間及びローレベル区間のそれぞれすべての時間を使用して、ビットクロック信号（ＢＣＫ）でデータを伝送する必要がある。すなわち、このタイミングチャートに合わせてソフトウェアで送信データをセットする時間（ｂｉｔ０を送出して次ｂｉｔ１５を送出するまでの時間）が短いため、バッファを持った特殊なインタフェースを用意する必要がある。
【００５０】
これに対して、図１に示される音声出力装置１によれば、ＰＣＭ入力オーディオアンプ２０からＭＣＵ１０に対してデータリクエスト信号ＤａｔａＲｅｑが出力されると、ＭＣＵ１０では、データリクエスト信号ＤａｔａＲｅｑに応じた割り込み処理により、ビットクロック信号ＢｉｔＣｌｏｃｋとＰＣＭデータが、それぞれシリアルクロック端子１２及びシリアルデータ端子１３を介して出力されるようになっている。このようにデータリクエスト信号ＤａｔａＲｅｑに応じた割り込み処理によりビットクロック信号ＢｉｔＣｌｏｃｋとＰＣＭデータとを出力する動作は、汎用ＭＣＵにおける既存のハードウェアによって実現することができ、新たに３線シリアルオーディオインタフェースを設ける必要がない。つまり、図１に示されるＰＣＭ入力オーディオアンプ２０によれば、汎用ＭＣＵの割り込み処理を利用して、ビットクロック信号ＢｉｔＣｌｏｃｋとＰＣＭデータＤａｔａとを出力させることができ、さらにこの汎用ＭＣＵから出力されたビットクロック信号ＢｉｔＣｌｏｃｋに同期してＰＣＭデータＤａｔａを取り込み、それに基づいてスピーカ３５を駆動することができる。
【００５１】
実施の形態１によれば、以下の作用効果を得ることができる。
【００５２】
（１）データリクエスト信号ＤａｔａＲｅｑに応じた割り込み処理によりビットクロック信号ＢｉｔＣｌｏｃｋとＰＣＭデータとを出力する動作は、汎用ＭＣＵにおける既存のハードウェアによって実現することができる。ＭＣＵ内に新たに３線シリアルオーディオインタフェースを設ける必要がないので、ＰＣＭ入力オーディオアンプ２０によれば、汎用ＭＣＵの割り込み処理を利用して、ビットクロック信号ＢｉｔＣｌｏｃｋとＰＣＭデータＤａｔａとを出力させることができる。さらにこの汎用ＭＣＵから出力されたビットクロック信号ＢｉｔＣｌｏｃｋに同期してＰＣＭデータＤａｔａを取り込み、それに基づいてスピーカ３５を駆動することができる。
【００５３】
（２）上記のように、データリクエスト信号ＤａｔａＲｅｑに応じた割り込み処理によりビットクロック信号ＢｉｔＣｌｏｃｋとＰＣＭデータとを出力する動作は、汎用ＭＣＵにおける既存のハードウェアによって実現することができ、ＭＣＵ内に新たに３線シリアルオーディオインタフェースを設ける必要がないので、図１に示される音声出力装置のコスト低下を図ることができる。
【００５４】
《実施の形態２》
実施の形態１では、音声出力をモノラルとしたが、音声出力をステレオで行うことができる。
【００５５】
ステレオで音声出力を行う場合には、データリクエスト信号ＤａｔａＲｅｑの波形立ち上がりエッジによってＬチャンネルのＰＣＭデータのリクエストが行われ、データリクエスト信号ＤａｔａＲｅｑの波形立ち下がりエッジによってＲチャンネルのＰＣＭデータのリクエストが行われるように構成すればよい。この場合、データリクエスト信号のＤａｔａＲｅｑの割り込み周期が１／３２ｋＨｚとなるため、１６ｂｉｔのＰＣＭデータを送信するためには、ビットクロック信号ＢｉｔＣｌｏｃｋの周期は、１／（１６×３２ｋＨｚ）以下とされる。
【００５６】
ＭＣＵ１０内のメモリ１０１には、Ｌチャンネル用のＰＣＭデータとＲチャンネル用のＰＣＭデータとが格納される。そして、ＬチャンネルのＰＣＭデータのリクエストに応じた割り込み処理によってＬチャンネルのＰＣＭデータがメモリ１０１から読み出されて同期式シリアル送信回路１０４に書き込まれ、ＲチャンネルのＰＣＭデータのリクエストに応じた割り込み処理によってＲチャンネルのＰＣＭデータがメモリ１０１から読み出されて同期式シリアル送信回路１０４に書き込まれる。これにより、ＭＣＵ１０は、データリクエスト信号ＤａｔａＲｅｑの波形立ち上がりエッジに対応する割り込み処理によってＬチャンネルのＰＣＭデータの出力を行い、データリクエスト信号ＤａｔａＲｅｑの波形立ち下がりエッジに対応する割り込み処理によってＲチャンネルのＰＣＭデータの出力を行うことができる。
【００５７】
ステレオで音声出力を行う場合、ＰＣＭ−ＰＷＭコンバータ２４、インダクタ３１，３２及びキャパシタ３３，３４から成るローパスフィルタ、スピーカ５３は、それぞれＬチャンネル用と、Ｒチャンネル用とが設けられる。また、それに対応してドライバ段２５，２６も、それぞれＬチャンネル用と、Ｒチャンネル用とが設けられる。
【００５８】
図６には、音声出力をステレオで行う場合のシリアルオーディオインタフェース２１の構成例が示され、図７には、図６に示されるシリアルオーディオインタフェース２１における主要部の動作タイミングが示される。
【００５９】
図６に示されるシリアルオーディオインタフェース２１が、図２に示されるのと大きく異なるのは、Ｌチャンネル用のバッファレジスタ２１１Ｌと、Ｒチャンネル用のバッファレジスタ２１１Ｒとが設けられている点である。バッファレジスタ２１１Ｌは、クロック分周器２３から伝達されたクロック信号２１２をラッチ信号Ｌａｔｃｈとして取り込み、シフトレジスタ２１０における１６個のフリップフロップ回路ＦＦ０〜ＦＦ１５の出力端子Ｑ０〜Ｑ１５からの出力データＤ０〜Ｄ１５を、ラッチ信号Ｌａｔｃｈの波形立ち上がりエッジに同期して保持する。バッファレジスタ２１１Ｌの保持出力は、Ｌチャンネル用のＰＣＭデータとしてＬチャンネル用のＰＣＭ−ＰＷＭコンバータに供給される。バッファレジスタ２１１Ｒは、クロック分周器２３から伝達されたクロック信号２１２をラッチ信号として取り込み、シフトレジスタ２１０における１６個のフリップフロップ回路ＦＦ０〜ＦＦ１５の出力端子Ｑ０〜Ｑ１５からの出力データＤ０〜Ｄ１５を、ラッチ信号Ｌａｔｃｈの波形立ち下がりエッジに同期して保持する。バッファレジスタ２１１Ｒの保持出力は、Ｒチャンネル用のＰＣＭデータとしてＲチャンネル用のＰＣＭ−ＰＷＭコンバータに供給される。
【００６０】
上記のように音声出力をステレオで行う場合においても、実施の形態１の場合と同様の作用効果を得ることができる。
【００６１】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００６２】
例えば、ＭＣＵ１０とＰＣＭ入力オーディオアンプ２０とを一つの半導体基板に形成するようにしても良い。
【符号の説明】
【００６３】
１  音声出力装置
１０  ＭＣＵ
１１  割り込み要求端子
１２  シリアルクロック端子
１３  シリアルデータ端子
２０  ＰＣＭ入力オーディオアンプ
２１  シリアルオーディオインタフェース
２２  クロック発振器
２３  クロック分周器
２４  ＰＣＭ−ＰＷＭコンバータ
２５，２６  ドライバ段
３１，３２  インダクタ
３３，３４  キャパシタ
３５  スピーカ
３６  データリクエスト出力端子
３７  ビットクロック入力端子
３８  ＰＣＭデータ入力端子
３９，４０  音声出力端子
１０１  メモリ
１０２  ＣＰＵ
１０３  割り込みコントローラ
１０４  同期式シリアル送信回路
１０５  クロック生成回路
２１０  シフトレジスタ
２１１，２１１Ｌ，２１１Ｒ  バッファレジスタ
２４１  アップコンバート部
２４２  ローパスフィルタ
２４３  ＰＣＭ−ＰＷＭコンバート部
【図１】
2013140509.tif 000003
【図２】
2013140509.tif 000004
【図３】
2013140509.tif 000005
【図４】
2013140509.tif 000006
【図５】
2013140509.tif 000007
【図６】
2013140509.tif 000008
【図７】
2013140509.tif 000009
【図８】
2013140509.tif 000010
【図９】
2013140509.tif 000011
【図１０】
2013140509.tif 000012
【図１１】
2013140509.tif 000013