(57)【要約】【課題】画素領域の周囲においてグローバル段差を生じ難くして、高い表示品質が得られる電気光学装置、電気光学装置の製造方法、電子機器を提供すること。【解決手段】電気光学装置としての液晶装置は、基板としての素子基板１０上に画素電極１５と、画素電極１５と素子基板１０との間において平面視で画素電極１５と重なって配置された保持容量１６と、画素電極１５と保持容量１６との間に形成され平坦化処理が施された第３層間絶縁膜１４と、複数の画素電極１５を含む画素領域Ｅの周辺領域Ｅｃに配置され、保持容量１６と同一配線層に形成されたダミーパターンＤｐ１と、を備えた。【選択図】図９
2013076848.tif 000002
【特許請求の範囲】
【請求項１】
基板上に画素電極と、
前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量と、
前記画素電極と前記保持容量との間に形成され平坦化処理が施された層間絶縁膜と、
複数の前記画素電極を含む画素領域の周辺領域に配置され、前記保持容量と同一配線層に形成されたダミーパターンと、を備えたことを特徴とする電気光学装置。
【請求項２】
単位面積当たりの段差の側面積を段差密度とし、
前記画素領域における前記保持容量の前記段差密度と、前記周辺領域における前記ダミーパターンの前記段差密度とがほぼ同等であることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
単位面積当たりの段差の側面積を段差密度とし、
前記画素領域における前記保持容量の前記段差密度に比べて、前記周辺領域における前記ダミーパターンの段差密度の方が大きいことを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記保持容量は、複数の画素に跨る容量線として機能する第１容量電極と、前記画素ごとに独立して形成された第２容量電極と、前記第１容量電極と前記第２容量電極とに挟持された誘電体層とからなり、
前記ダミーパターンは、第１導電層と、前記第１導電層に対して前記誘電体層を介して対向配置された第２導電層とからなり、
前記第１容量電極と前記第１導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、
前記第２容量電極と前記第２導電層とが同一配線層においてそれぞれ独立して形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項５】
前記保持容量は、複数の画素に跨る容量線として機能する第１容量電極と、前記画素ごとに独立して形成された第２容量電極と、前記第１容量電極と前記第２容量電極とに挟持された誘電体層とからなり、
前記ダミーパターンは、第１導電層と、前記第１導電層に対して前記誘電体層を介して対向配置された第２導電層とからなり、
前記第１容量電極と前記第１導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、
前記第２導電層は、前記第２容量電極と同一配線層において前記周辺領域に跨って連続的に形成されていることを特徴とする請求項１に記載の電気光学装置。
【請求項６】
前記第１導電層および前記第２導電層のうち少なくとも一方が電気的にフローティング状態である請求項４または５に記載の電気光学装置。
【請求項７】
前記画素電極、前記層間絶縁膜、前記保持容量がそれぞれ透光性を有することを特徴とする請求項１乃至６のいずれか一項に記載の電気光学装置。
【請求項８】
前記画素電極が光反射性を有することを特徴とする請求項１乃至６のいずれか一項に記載の電気光学装置。
【請求項９】
基板上に画素電極と、前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量とを備えた電気光学装置の製造方法であって、
画素領域に前記保持容量を画素ごとに形成すると共に、前記保持容量と同一配線層において前記画素領域の周辺領域にダミーパターンを形成する工程と、
前記保持容量と前記ダミーパターンとを覆う層間絶縁膜を形成する工程と、
形成された前記層間絶縁膜の表面に平坦化処理を施す工程と、
平坦化処理が施された前記層間絶縁膜上に前記画素電極を形成する工程と、を備えたことを特徴とする電気光学装置の製造方法。
【請求項１０】
単位面積当たりの段差の側面積を段差密度とし、
前記保持容量と前記ダミーパターンの前記段差密度がほぼ同等となるように前記ダミーパターンを形成することを特徴とする請求項９に記載の電気光学装置の製造方法。
【請求項１１】
単位面積当たりの段差の側面積を段差密度とし、
前記保持容量の前記段差密度に対して前記ダミーパターンの前記段差密度が大きくなるように前記ダミーパターンを形成することを特徴とする請求項９に記載の電気光学装置の製造方法。
【請求項１２】
請求項１乃至８のいずれか一項に記載の電気光学装置を備えたことを特徴する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の製造方法、電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、基板上に、互いに交差する複数のデータ線及び複数の走査線と、複数のデータ線及び複数の走査線の交差に対応して設けられた複数の画素電極と、複数の画素電極の夫々に電気的に接続された複数のトランジスターと、基板上の非開口領域から開口領域に渡って設けられており、データ線及びトランジスターを介して画素電極に供給された画像信号を一時的に保持する透明な第１保持容量とを備えた電気光学装置が知られている（特許文献１）。
【０００３】
上記特許文献１の電気光学装置によれば、第１保持容量が透明であるため、開口領域を透過する光の透過量を減少させることがない。したがって、画素における輝度を低下させることなく、第１保持容量の電気容量を大きくとることができ、画像信号を一時的に保持する電位保持能力を高めることができるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−３９０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１の電気光学装置では、基板上において透明な第１保持容量と透光性の画素電極とが層間絶縁膜を挟んで平面視で重なるように配置されている。また、これらの第１保持容量および画素電極は、画像表示領域にマトリクス状に配置されている。該層間絶縁膜は画像表示領域だけでなくその周辺領域に亘って形成されている。
【０００６】
該層間絶縁膜上に形成される画素電極の平坦性を確保するために、該層間絶縁膜に例えば化学的機械的研磨処理（ＣＭＰ；Chemical  Mecanical  Polishing処理）を施すことがある。しかしながら、ＣＭＰ処理後の該層間絶縁膜の表面において、基板と画素電極との間における構造物の配置パターンの疎密の影響を受けて、第１保持容量を有する上記画像表示領域と第１保持容量を有しない上記周辺領域との間にグローバル段差が生じていた。該層間絶縁膜の上記画像表示領域の周囲において上記グローバル段差に起因する表示ムラが生ずるという課題があった。
また、上記グローバル段差を極力小さくしようとして、ＣＭＰ処理前段階における層間絶縁膜の膜厚を厚くする方法も考えられるが、画像表示領域と周辺領域とにおける上記構造物の配置パターンの疎密の影響を受けてＣＭＰ処理における研磨速度のばらつきが大きくなり、結果的に研磨後の該層間絶縁膜の膜厚がばらつくおそれがあった。該層間絶縁膜の膜厚がばらつくと、該層間絶縁膜を挟んで配置された第１保持容量と画素電極とを含む画素における光の透過率がばらついてしまうという課題があった。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］本適用例の電気光学装置は、基板上に画素電極と、前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量と、前記画素電極と前記保持容量との間に形成され平坦化処理が施された層間絶縁膜と、複数の前記画素電極を含む画素領域の周辺領域に配置され、前記保持容量と同一配線層に形成されたダミーパターンと、を備えたことを特徴とする。
【０００９】
この構成によれば、画素領域の周辺領域に保持容量と同一配線層に形成されたダミーパターンを有することにより、層間絶縁膜に平坦化処理として例えばＣＭＰ処理を施す際に画素領域と周辺領域とにおける層間絶縁膜の下層の配線構造に起因する研磨速度のばらつきが抑制される。つまり、平坦化処理後に安定した膜厚を有する層間絶縁膜が得られる。したがって、ダミーパターンがない場合に比べて、画素領域の周囲にグローバル段差が生じ難くなり、グローバル段差に起因する表示不具合が低減され、高い表示品質を有する電気光学装置を提供できる。
なお、ダミーパターンを保持容量と同一配線層に形成するとは、保持容量を構成するところの容量電極や誘電体層とそれぞれ同一配線層において、同じ材料、同じ膜厚で同じ形成工程においてダミーパターンを形成することを言う。
【００１０】
［適用例２］上記適用例の電気光学装置において、単位面積当たりの段差の側面積を段差密度とし、前記画素領域における前記保持容量の前記段差密度と、前記周辺領域における前記ダミーパターンの前記段差密度とがほぼ同等であることが好ましい。
この構成によれば、画素領域およびその周辺領域において層間絶縁膜の下層における配線構造をほぼ同一とすることができるので、平坦化処理後により安定した膜厚を有する層間絶縁膜が得られる。つまり、グローバル段差が解消される。
【００１１】
［適用例３］上記適用例の電気光学装置において、単位面積当たりの段差の側面積を段差密度とし、前記画素領域における前記保持容量の前記段差密度に比べて、前記周辺領域における前記ダミーパターンの段差密度の方が大きいとしてもよい。
この構成によれば、画素領域における保持容量の段差密度に比べて、周辺領域におけるダミーパターンの段差密度の方が小さい場合に比べて、画素領域の周囲において確実にグローバル段差の発生が抑制される。
【００１２】
［適用例４］上記適用例の電気光学装置において、前記保持容量は、複数の画素に跨る容量線として機能する第１容量電極と、前記画素ごとに独立して形成された第２容量電極と、前記第１容量電極と前記第２容量電極とに挟持された誘電体層とからなり、前記ダミーパターンは、第１導電層と、前記第１導電層に対して前記誘電体層を介して対向配置された第２導電層とからなり、前記第１容量電極と前記第１導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、前記第２容量電極と前記第２導電層とが同一配線層においてそれぞれ独立して形成されていることが好ましい。
この構成によれば、ダミーパターンの配置形式を画素領域における保持容量の配置形式に合わせるので、確実にグローバル段差を解消できる。
【００１３】
［適用例５］上記適用例の電気光学装置において、前記保持容量は、複数の画素に跨る容量線として機能する第１容量電極と、前記画素ごとに独立して形成された第２容量電極と、前記第１容量電極と前記第２容量電極とに挟持された誘電体層とからなり、前記ダミーパターンは、第１導電層と、前記第１導電層に対して前記誘電体層を介して対向配置された第２導電層とからなり、前記第１容量電極と前記第１導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、前記第２導電層は、前記第２容量電極と同一配線層において前記周辺領域に跨って連続的に形成されているとしてもよい。
この構成によれば、確実にグローバル段差の発生が抑制されるだけでなく、ダミーパターンの少なくとも一方を独立して形成する場合に比べて、周辺領域においてダミーパターン間にローカル段差が生ずることを防止できる。
【００１４】
［適用例６］上記適用例の電気光学装置において、前記第１導電層および前記第２導電層のうち少なくとも一方が電気的にフローティング状態であることが好ましい。
この構成によれば、ダミーパターンの第１導電層および第２導電層のうち少なくとも一方に特定の電位が与えられる場合に比べて、ダミーパターンの電位が画素電極の電位に及ぼす影響を少なくすることができる。つまり、ダミーパターンの電位の影響で表示不具合が発生することを低減できる。
【００１５】
［適用例７］上記適用例の電気光学装置において、前記画素電極、前記層間絶縁膜、前記保持容量がそれぞれ透光性を有することを特徴とする。
この構成によれば、平坦化処理後に層間絶縁膜は安定した膜厚を有するため、層間絶縁膜を挟んで対向配置された画素電極と保持容量とを含む画素領域において、安定した透過率特性が得られる。
【００１６】
［適用例８］上記適用例の電気光学装置において、前記画素電極が光反射性を有することを特徴とする。
この構成によれば、平坦化処理後に層間絶縁膜は安定した膜厚を有するため、層間絶縁膜上に形成された複数の画素電極を含む画素領域において、安定した光反射特性が得られる。
【００１７】
［適用例９］本適用例の電気光学装置の製造方法は、基板上に画素電極と、前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量とを備えた電気光学装置の製造方法であって、画素領域に前記保持容量を画素ごとに形成すると共に、前記保持容量と同一配線層において前記画素領域の周辺領域にダミーパターンを形成する工程と、前記保持容量と前記ダミーパターンとを覆う層間絶縁膜を形成する工程と、形成された前記層間絶縁膜の表面に平坦化処理を施す工程と、平坦化処理が施された前記層間絶縁膜上に前記画素電極を形成する工程と、を備えたことを特徴とする。
【００１８】
この方法によれば、画素領域の周辺領域において保持容量と同一配線層にダミーパターンを形成することにより、層間絶縁膜に平坦化処理として例えばＣＭＰ処理を施す際に画素領域と周辺領域とにおける層間絶縁膜の下層の配線構造に起因する研磨速度のばらつきを抑制することができる。つまり、平坦化処理後に安定した膜厚を有する層間絶縁膜が得られる。したがって、ダミーパターンを形成しない場合に比べて、画素領域の周囲にグローバル段差が生じ難くなり、グローバル段差に起因する表示不具合が低減され、高い表示品質を有する電気光学装置を製造することができる。
【００１９】
［適用例１０］上記適用例の電気光学装置の製造方法において、単位面積当たりの段差の側面積を段差密度とし、前記保持容量と前記ダミーパターンの前記段差密度がほぼ同等となるように前記ダミーパターンを形成することが好ましい。
この方法によれば、画素領域およびその周辺領域において平坦化処理前の層間絶縁膜の下層における配線構造をほぼ同一とすることができるので、平坦化処理後により安定した膜厚を有する層間絶縁膜が得られる。つまり、グローバル段差が解消された電気光学装置を製造することができる。
【００２０】
［適用例１１］上記適用例の電気光学装置の製造方法において、単位面積当たりの段差の側面積を段差密度とし、前記保持容量の前記段差密度に対して前記ダミーパターンの前記段差密度が大きくなるように前記ダミーパターンを形成するとしてもよい。
この方法によれば、画素領域における保持容量の段差密度に比べて、周辺領域におけるダミーパターンの段差密度の方が小さい場合に比べて、画素領域の周囲において確実にグローバル段差の発生を抑制できる。
【００２１】
［適用例１２］本適用例の電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴する。
この構成によれば、画素領域の周囲におけるグローバル段差の発生が低減され、高い表示品質を有する電気光学装置を備えているので、見栄えのよい表示が可能な電子機器を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）のＨ−Ｈ’線で切った概略断面図。
【図２】液晶装置の電気的な構成を示す等価回路図。
【図３】液晶装置における画素の配置を示す概略平面図。
【図４】（ａ）は画素における薄膜トランジスターと信号線の配置を示す概略平面図、（ｂ）は画素における保持容量の一対の容量電極と画素電極の配置を示す概略平面図。
【図５】図４のＡ−Ａ’線で切った画素の構造を示す概略断面図。
【図６】図３のＢ−Ｂ’線で切った画素の構造を示す概略断面図。
【図７】従来の液晶装置における素子基板のグローバル段差を示す概略断面図。
【図８】実施例１の液晶装置におけるダミーパターンの配置領域を示す概略平面図。
【図９】（ａ）は実施例１のダミーパターンの配置を示す概略平面図、（ｂ）は（ａ）のＣ−Ｃ’線で切った概略断面図。
【図１０】段差密度を説明するための概略図。
【図１１】（ａ）は実施例２のダミーパターンの配置を示す概略平面図、（ｂ）は（ａ）のＤ−Ｄ’線で切った概略断面図。
【図１２】電子機器としての投射型表示装置の構成を示す概略図。
【発明を実施するための形態】
【００２３】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２４】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２５】
（第１実施形態）
本実施形態では、電気光学装置として、薄膜トランジスターを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２６】
＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１および図２を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、同図（ｂ）は同図（ａ）のＨ−Ｈ’線で切った概略断面図、図２は液晶装置の電気的な構成を示す等価回路図である。
【００２７】
図１（ａ）および（ｂ）に示すように、本実施形態の電気光学装置としての液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０および対向基板２０は、透明な例えば石英基板やガラス基板などが用いられている。
【００２８】
本発明における基板としての素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材４０を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。シール材４０は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００２９】
額縁状に配置されたシール材４０の内側には、同じく額縁状に見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などからなり、見切り部２１の内側が画素領域Ｅとなっている。画素領域Ｅには、マトリックス状に画素Ｐが複数配置されている。画素領域Ｅは、表示に寄与する有効な複数の画素Ｐを囲むように配置された複数のダミー画素を含んでいるとしてもよい。なお、図１では図示省略したが、画素領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。
【００３０】
素子基板１０の１辺部に沿ったシール材４０と該１辺部との間にデータ線駆動回路１０１が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材４０の内側に検査回路１０３が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材４０の内側に走査線駆動回路１０２が設けられている。該１辺部と対向する他の１辺部のシール材４０の内側には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子１０４に接続されている。
以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
【００３１】
図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極１５およびスイッチング素子としての薄膜トランジスター（ＴＦＴ；Thin  Film  Transistor、以下、ＴＦＴと称する）３０と、信号配線と、複数の画素電極１５を覆う配向膜１８とが形成されている。
また、ＴＦＴ３０における半導体層に光が入射して光リーク電流が流れ、不適切なスイッチング動作となることを防ぐ遮光構造が採用されている。
【００３２】
対向基板２０の液晶層５０側の表面には、見切り部２１と、これを覆うように成膜された層間絶縁膜２２と、少なくとも画素領域Ｅに亘って層間絶縁膜２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。
【００３３】
見切り部２１は、図１（ａ）に示すように平面的に走査線駆動回路１０２、検査回路１０３と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。
【００３４】
層間絶縁膜２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。また、層間絶縁膜２２は、見切り部２１によって基板上に生ずる凹凸を緩和する平坦化層としても機能している。このような層間絶縁膜２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。
【００３５】
共通電極２３は、例えばＩＴＯなどの透明導電膜からなり、層間絶縁膜２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。
【００３６】
画素電極１５を覆う配向膜１８および共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向処理が施されたものが挙げられる。
【００３７】
図２に示すように、液晶装置１００は、少なくとも画素領域Ｅにおいて互いに絶縁されて直交する信号線としての複数の走査線３ａおよび複数のデータ線６ａと、走査線３ａに対して平行する容量線３ｂとを有する。
【００３８】
走査線３ａとデータ線６ａとにより区分された領域に、画素電極１５と、ＴＦＴ３０と、保持容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００３９】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のソースに電気的に接続されている。画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。
データ線６ａはデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。データ線駆動回路１０１からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００４０】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と液晶層５０を介して対向配置された共通電極２３との間で一定期間保持される。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が接続されている。保持容量１６は、ＴＦＴ３０のドレインと容量線３ｂとの間に設けられている。詳しくは後述するが、本実施形態では、保持容量１６は透光性を有しており、素子基板１０上において同じく透光性を有する画素電極１５と平面的に重なるように配置されている。そして、保持容量１６を構成する透光性の一対の容量電極のうちの一方が複数の画素Ｐに跨る容量線３ｂとして機能している。容量線３ｂは例えば共通電極２３に与えられるＬＣＣＯＭなどの固定電位に接続されている。
【００４１】
なお、図１（ａ）に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
【００４２】
このような液晶装置１００は透過型であって、画素Ｐが非駆動時に暗表示となるノーマリーブラックモードや、非駆動時に明表示となるノーマリーホワイトモードの光学設計が採用される。光学設計に応じて、光の入射側と射出側とにそれぞれ偏光素子が配置されて用いられる。
【００４３】
次に、画素Ｐの平面的な配置と構造について、図３〜図６を参照して説明する。図３は液晶装置における画素の配置を示す概略平面図、図４（ａ）は画素における薄膜トランジスターと信号線の配置を示す概略平面図、同図（ｂ）は画素における保持容量の一対の容量電極と画素電極の配置を示す概略平面図、図５は図４のＡ−Ａ’線で切った画素の構造を示す概略断面図、図６は図３のＢ−Ｂ’線で切った画素の構造を示す概略断面図である。
【００４４】
図３に示すように、液晶装置１００における画素Ｐは、例えば平面的に略四角形（略正方形）の開口領域を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
【００４５】
Ｘ方向に延在する非開口領域には、図２に示した走査線３ａが設けられている。走査線３ａは遮光性の導電部材が用いられており、走査線３ａによって非開口領域の少なくとも一部が構成されている。
【００４６】
同じく、Ｙ方向に延在する非開口領域には、図２に示したデータ線６ａが設けられている。データ線６ａも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
【００４７】
非開口領域は、素子基板１０側に設けられた上記信号線類によって構成されるだけでなく、対向基板２０側において格子状にパターニングされた遮光部によっても構成されている。
【００４８】
非開口領域の交差部付近には、図２に示したＴＦＴ３０が設けられている。遮光性を有する非開口領域の交差部付近にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Ｐの構造については後述するが、交差部付近にＴＦＴ３０を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。
【００４９】
次に、図４〜図６を参照して画素Ｐの画素回路における薄膜トランジスターなどの各構成要素について説明する。
図４に示すように、画素Ｐは、走査線３ａとデータ線６ａの交差部に設けられたＴＦＴ３０を有している。ＴＦＴ３０は、第１ソース・ドレイン領域３０ｓと、チャネル領域３０ｃと、第２ソース・ドレイン領域３０ｄと、第１ソース・ドレイン領域３０ｓとチャネル領域３０ｃとの間に設けられた接合領域３０ｅと、チャネル領域３０ｃと第２ソース・ドレイン領域３０ｄとの間に設けられた接合領域３０ｆとを有するＬＤＤ（Lightly  Doped  Drain）構造の半導体層３０ａを有している。半導体層３０ａは上記交差部を通過して、走査線３ａと重なるように配置されている。
【００５０】
走査線３ａはデータ線６ａとの交差部において、Ｘ，Ｙ方向に拡張された平面視で略四角形の拡張部を有している。当該拡張部に平面的に重なると共に接合領域３０ｆおよび第２ソース・ドレイン領域３０ｄと重ならない開口部を有する折れ曲がった形状のゲート電極３０ｇが設けられている。
【００５１】
ゲート電極３０ｇは、Ｙ方向に延在した部分が平面的にチャネル領域３０ｃと重なっている。また、チャネル領域３０ｃと重なった部分から折り曲げられてＸ方向に延在し、互いに対向する部分がそれぞれ走査線３ａの拡張部との間に設けられたコンタクトホールＣＮＴ３，ＣＮＴ４によって、走査線３ａと電気的に接続している。
【００５２】
コンタクトホールＣＮＴ３，ＣＮＴ４は、平面視でＸ方向が長い矩形状（長方形）であって、半導体層３０ａのチャネル領域３０ｃと接合領域３０ｆとに沿って接合領域３０ｆを挟むように両側に設けられている。
【００５３】
データ線６ａは、Ｙ方向に延在すると共に、走査線３ａとの交差部において同じく略四角形の拡張部を有し、当該拡張部からＸ方向に突出した突出部６ｃに設けられたコンタクトホールＣＮＴ１によって第１ソース・ドレイン領域３０ｓと電気的に接続している。コンタクトホールＣＮＴ１を含む部分がソース電極３１となっている。一方、第２ソース・ドレイン領域３０ｄの端部にもコンタクトホールＣＮＴ２が設けられており、コンタクトホールＣＮＴ２を含む部分がドレイン電極３２となっている。
走査線３ａの延在方向（Ｘ方向）において、コンタクトホールＣＮＴ２に隣り合うようにコンタクトホールＣＮＴ６，ＣＮＴ５，ＣＮＴ７が設けられている。コンタクトホールＣＮＴ２とコンタクトホールＣＮＴ５とは島状に設けられた第１中継電極６ｂを介して電気的に接続されている。コンタクトホールＣＮＴ６とコンタクトホールＣＮＴ７とは同じく島状に設けられた第２中継電極７ｂを介して電気的に接続されている。
【００５４】
図４（ｂ）に示すように、画素電極１５は、前述した開口領域（図３参照）と平面的に重なると共に外縁部が非開口領域（図３参照）に掛かるように配置されている。また、画素電極１５はコンタクトホールＣＮＴ６との電気的な接続を図るための突出部１５ａを有している。つまり、画素電極１５は画素Ｐごとに設けられた略四角形（略正方形）の島状となっている。
保持容量１６は、透光性の一対の容量電極としての第１容量電極１６ａと第２容量電極１６ｃとを有している。第２容量電極１６ｃは前述した開口領域（図３参照）において画素電極１５と平面的に重なるように画素Ｐごとに設けられている。第２容量電極１６ｃはコンタクトホールＣＮＴ７との電気的な接続を図るための突出部１６ｃａを有している。つまり、第２容量電極１６ｃは、画素電極１５と同じく略四角形（略正方形）の島状となっている。
【００５５】
これに対して、第１容量電極１６ａは、Ｘ方向およびＹ方向にマトリックス状に配置された複数の画素Ｐに跨るように設けられている。また、第１容量電極１６ａは走査線３ａと重なる部分において、画素Ｐごとに開口した開口部１６ａｈを有している。当該開口部１６ａｈの内側に画素電極１５が電気的に接続されるコンタクトホールＣＮＴ６と、第２容量電極１６ｃが電気的に接続されるコンタクトホールＣＮＴ７が設けられている。つまり、第１容量電極１６ａは、コンタクトホールＣＮＴ６，ＣＮＴ７と電気的に接続されることなく、画素領域Ｅに亘るように設けられ、複数の画素Ｐに共通する容量線３ｂの機能を有している。第１容量電極１６ａの一部が画素領域Ｅの外側に引き出されて、固定電位が供給される配線に電気的に接続されている。
【００５６】
図５に示すように、素子基板１０上には、まず走査線３ａが形成される。走査線３ａは、半導体層３０ａを遮光する遮光膜を兼ねており、例えばＡｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
【００５７】
走査線３ａを覆うように例えば酸化シリコンなどからなる下地絶縁膜１０ａが形成され、下地絶縁膜１０ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述した第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、第２ソース・ドレイン領域３０ｄを有するＬＤＤ構造が形成されている。
【００５８】
半導体層３０ａを覆うように例えば酸化シリコンなどからなる第１絶縁膜（ゲート絶縁膜）１１ａが形成される。さらに第１絶縁膜１１ａを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが形成される。ゲート電極３０ｇは例えば多結晶シリコン膜を用いて形成することができ、同時に下地絶縁膜１０ａと第１絶縁膜１１ａとを貫通して走査線３ａ（拡張部）とゲート電極３０ｇとを電気的に接続するコンタクトホールＣＮＴ３，ＣＮＴ４（図示省略）も形成される。
【００５９】
ゲート電極３０ｇと第１絶縁膜１１ａとを覆うようにして例えば酸化シリコンなどからなる第２絶縁膜１１ｂが形成される。半導体層３０ａの第１ソース・ドレイン領域３０ｓに重なる第１絶縁膜１１ａと第２絶縁膜１１ｂとを貫通するコンタクトホールＣＮＴ１が形成される。同じく、半導体層３０ａの第２ソース・ドレイン領域３０ｄに重なる第１絶縁膜１１ａと第２絶縁膜１１ｂとを貫通するコンタクトホールＣＮＴ２が形成される。続いて、第２絶縁膜１１ｂを覆うように例えばＡｌなどの遮光性の金属からなる導電膜を成膜してパターニングすることにより、第１ソース・ドレイン領域３０ｓにコンタクトホールＣＮＴ１を介して電気的に接続されるデータ線６ａが形成される。同時に、第２ソース・ドレイン領域３０ｄにコンタクトホールＣＮＴ２を介して電気的に接続される第１中継電極６ｂが形成される。
【００６０】
続いて、データ線６ａおよび第１中継電極６ｂを覆うように第１層間絶縁膜１２が形成される。第１層間絶縁膜１２は、例えばシリコンの酸化物や窒化物あるいは酸窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chamical  Mechanical  Polishing；ＣＭＰ処理）やスピンコート処理などが挙げられる。
【００６１】
第１中継電極６ｂと重なる位置に第１層間絶縁膜１２を貫通するコンタクトホールＣＮＴ５が形成される。このコンタクトホールＣＮＴ５を被覆すると共に第１層間絶縁膜１２を覆うように例えばＡｌなどの遮光性の金属からなる導電膜が成膜され、これをパターニングすることにより、配線７ａと、コンタクトホールＣＮＴ５を介して第１中継電極６ｂに電気的に接続される第２中継電極７ｂとが形成される。
配線７ａは、平面的にＴＦＴ３０の半導体層３０ａやデータ線６ａと重なるように形成され、固定電位が与えられてシールド層として機能するものである。
【００６２】
配線７ａと第２中継電極７ｂとを覆うように第２層間絶縁膜１３が形成される。第２層間絶縁膜１３も、例えばシリコンの酸化物や窒化物あるいは酸窒化物を用いて形成することができ、ＣＭＰ処理などの平坦化処理が施される。
【００６３】
次に、第２層間絶縁膜１３を覆うように、例えばＩＴＯなどの透明導電膜が成膜され、これをパターニングすることにより、複数の画素Ｐに跨ると共に、画素Ｐごとに開口部１６ａｈを有する第１容量電極１６ａが形成される。なお、上記配線７ａと第１容量電極１６ａとを電気的に接続させるコンタクトホールを第２層間絶縁膜１３に設けてもよい。これにより、容量線３ｂとして機能させる第１容量電極１６ａの電気抵抗を引き下げることが可能となる。
【００６４】
第１容量電極１６ａを覆って誘電体層１６ｂが成膜される。誘電体層１６ｂとしては、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いることができる。厚みは、電気容量を考慮して２０ｎｍ〜４０ｎｍとする。誘電体層１６ｂは、このように極薄い薄膜であり、可視光に対して高い透明性を有している。
【００６５】
第１容量電極１６ａの開口部１６ａｈの内側で第２中継電極７ｂと重なる位置に、第２層間絶縁膜１３および誘電体層１６ｂを貫通するコンタクトホールＣＮＴ７が形成される。コンタクトホールＣＮＴ７を被覆すると共に、誘電体層１６ｂを覆うように例えばＩＴＯなどの透明導電膜が成膜され、これをパターニングすることにより、画素Ｐごとに独立すると共に、突出部１６ｃａを有する第２容量電極１６ｃが形成される。第２容量電極１６ｃは突出部１６ｃａおよびコンタクトホールＣＮＴ７を介して第２中継電極７ｂと電気的に接続される。
これによって、誘電体層１６ｂを挟んで第１容量電極１６ａと第２容量電極１６ｃとが対向配置され、透光性の保持容量１６が構成される。
【００６６】
保持容量１６を覆って本発明の層間絶縁膜としての第３層間絶縁膜１４が形成される。第３層間絶縁膜１４も例えばシリコンの酸化物を用いて形成することができ、ＣＭＰ処理などの平坦化処理が施される。加えて、この後にフォトリソグラフィー法を用いて形成される画素電極１５の形成工程で、第３層間絶縁膜１４が変質したり、膜厚が変動することが無いように、化学的に安定なボロンがドープされた酸化シリコン膜で覆うことが好ましい。つまり、第３層間絶縁膜１４は、保持容量１６側の第１酸化シリコン膜と、第１酸化シリコン膜に積層され、ボロンがドープされた第２酸化シリコン膜とから構成されている。
【００６７】
次に、第１容量電極１６ａの開口部１６ａｈの内側で第２中継電極７ｂと重なる位置に第２層間絶縁膜１３および誘電体層１６ｂならびに第３層間絶縁膜１４を貫通するコンタクトホールＣＮＴ６が形成される。コンタクトホールＣＮＴ６を被覆すると共に、第３層間絶縁膜１４を覆う例えばＩＴＯなどの透明導電膜が成膜され、これをパターニングすることにより、突出部１５ａを有する画素電極１５が形成される。突出部１５ａとコンタクトホールＣＮＴ６とを介して第２中継電極７ｂに電気的に接続される画素電極１５が形成される。
【００６８】
このような素子基板１０の配線構造によれば、ＴＦＴ３０のドレイン電極３２は、第１中継電極６ｂ、コンタクトホールＣＮＴ５、第２中継電極７ｂ、コンタクトホールＣＮＴ６を介して画素電極１５と電気的に接続される。また、第１中継電極６ｂ、コンタクトホールＣＮＴ５、第２中継電極７ｂ、コンタクトホールＣＮＴ７を介して保持容量１６の第２容量電極１６ｃと電気的に接続される。
【００６９】
図６に示すように、画素Ｐの開口領域には、透明な素子基板１０上において順に形成された、下地絶縁膜１０ａ、第１絶縁膜１１ａ、第２絶縁膜１１ｂ、第１層間絶縁膜１２、第２層間絶縁膜１３、透光性の保持容量１６、第３層間絶縁膜１４、画素電極１５が設けられている。
【００７０】
素子基板１０は、画素回路の構成を有することによって、対向基板２０よりも複雑な配線構造となっている。下地絶縁膜１０ａ、第１絶縁膜１１ａ、第２絶縁膜１１ｂ、第１層間絶縁膜１２、第２層間絶縁膜１３などの絶縁膜は、前述したようにシリコンの酸化物（酸化シリコン膜）または窒化物あるいは酸窒化物からなるため、素子基板１０を構成するところの例えば石英基板とほぼ同じ屈折率（可視光領域で１．４〜１．５）を有している。したがって、屈折率がほぼ同じであるため、これらの層（膜）を透過する可視光は、層（膜）の界面で反射したり、屈折したりすることがほとんどないので、その光強度（透過率）が減衰し難い。
これに対して、保持容量１６から画素電極１５までの構造は、透明導電膜（ＩＴＯならば可視光波長領域で屈折率が１．９〜２．０）からなる第１容量電極１６ａと第２容量電極１６ｃとの間に誘電体層１６ｂが挟まれ、同じく透明導電膜からなる第２容量電極１６ｃと画素電極１５との間に第３層間絶縁膜１４が挟まれた構造となっている。つまり、透明導電膜の間に透明導電膜に対して屈折率が異なる（低い）誘電体層１６ｂや第３層間絶縁膜１４を挟んだ構造となっているので、これらの層（膜）を透過する可視光は、層（膜）の界面で反射した反射光との間で干渉して、その光強度（透過率）が減衰するおそれがある。なお、誘電体層１６ｂは、前述したように電気容量を確保する観点から膜厚を２０ｎｍ〜４０ｎｍとしている。この膜厚の範囲では、開口領域における光の透過率に対してほとんど影響を及ぼさない。
【００７１】
本実施形態では、画素Ｐの開口領域を透過する光（透過光）の分光分布が、可視光波長領域（４００ｎｍ〜７００ｎｍ）において９６％以上となるように、画素電極１５、第１容量電極１６ａおよび第２容量電極１６ｃ、第３層間絶縁膜１４のそれぞれの膜厚が設定されている。例えば、画素電極１５の膜厚が１００ｎｍ〜２００ｎｍ、第１容量電極１６ａおよび第２容量電極１６ｃの膜厚がおよそ１４０ｎｍ、第３層間絶縁膜１４の膜厚がおよそ１７５ｎｍに設定されている。なお、各膜厚の値は、これに限定されるものではない。
【００７２】
次に、本発明が改善しようとするグローバル段差について、図７を参照して説明する。図７は従来の液晶装置における素子基板のグローバル段差を示す概略断面図である。なお、本実施形態の液晶装置１００と同じ構成については同じ符号を付して説明する。
【００７３】
図７に示すように、まず、素子基板１０上の画素領域Ｅに配置された複数の保持容量１６を覆って膜厚が例えば５００ｎｍの第３層間絶縁膜１４を形成する。そして、形成された第３層間絶縁膜１４の表面に対して、膜厚が前述したようにおよそ１７５ｎｍとなるまでＣＭＰ処理を施す。すると、保持容量１６が形成されている画素領域Ｅと、保持容量１６が形成されていない周辺領域Ｅｃとでは、第３層間絶縁膜１４の下層の配線構造の違い（配線パターンの疎密の程度）によって、研磨速度などが異なることから第３層間絶縁膜１４の画素領域Ｅと周辺領域Ｅｃとの間においてグローバル段差１４ｂが生ずる。グローバル段差１４ｂの大きさは、保持容量１６の総厚に相当するおよそ３００ｎｍとなる。このようなグローバル段差１４ｂは、後に素子基板１０と対向基板２０とを貼り合わせて液晶を封入したときに、液晶層５０（図１（ｂ）参照）の厚みムラや液晶分子の配向ムラを引き起こし、表示ムラとなっていた。
なお、ＣＭＰ処理後に上記グローバル段差１４ｂが発生しないように、５００ｎｍよりも厚い例えば１０００ｎｍの厚みで第３層間絶縁膜１４を形成してからＣＭＰ処理を施すことも考えられる。しかしながら、膜厚がおよそ１７５ｎｍとなるまでに要するＣＭＰ処置時間が長くなること。また、例えば１０００ｎｍの膜厚で第３層間絶縁膜１４を形成しようとすると膜厚ばらつきが大きくなり、ＣＭＰ処理後に安定した膜厚が得られ難いなどの問題がある。したがって、ＣＭＰ処理前の第３層間絶縁膜１４の膜厚を可能な限り薄くして、平坦化処理に掛かる時間を抑えつつ、所望の膜厚を有する第３層間絶縁膜１４を形成したい。
【００７４】
そこで、本実施形態の液晶装置１００の製造工程では、素子基板１０における保持容量１６と同一配線層において、周辺領域Ｅｃにダミーパターンを形成し（ダミーパターン形成工程）、ダミーパターンと保持容量１６とを覆うように第３層間絶縁膜１４を形成した（層間絶縁膜形成工程）。形成された第３層間絶縁膜１４に平坦化処理を施すようにした（平坦化処理工程）。そして、平坦化処理が施された第３層間絶縁膜１４上に画素電極１５を形成した（画素電極形成工程）。以降、実施例を挙げて説明する。
【００７５】
（実施例１）
図８は実施例１の液晶装置におけるダミーパターンの配置領域を示す概略平面図、図９（ａ）は実施例１のダミーパターンの配置を示す概略平面図、同図（ｂ）は同図（ａ）のＣ−Ｃ’線で切った概略断面図である。
【００７６】
図８に示すように、実施例１では、素子基板１０において、画素領域Ｅと、複数の外部接続用端子１０４と、対向基板２０の角部に相当する位置に設けられる４つの上下導通部１０６と、画素Ｐの素子特性をチェックするためにＸ方向において対向する２辺部に沿って配置された４箇所の検査用端子部１０７とを除いた周辺領域Ｅｃ（図８では斜線でハッチングした領域）に保持容量１６と同一配線層においてダミーパターンを配置した。
【００７７】
図９（ａ）および（ｂ）に示すように、ダミーパターンＤｐ１は、画素領域Ｅを取り囲む周辺領域Ｅｃに配置された、第１導電層としての第１容量電極１６ａと、誘電体層１６ｂと、第２導電層１７とから構成されている。第１導電層は、第１容量電極１６ａと同一配線層であって同じ材料、同じ膜厚で構成され、第１容量電極１６ａが周辺領域Ｅｃまで連続して形成されたものである。第１容量電極１６ａと同様に誘電体層１６ｂも周辺領域Ｅｃまで連続して形成されている。第２導電層１７は、第２容量電極１６ｃと同一配線層において同じ材料、同じ膜厚で構成され、画素領域Ｅにおける第２容量電極１６ｃと同じ配置ピッチ、ほぼ同じ形状（平面視で四角形）でそれぞれ独立して形成されている。したがって、第２導電層１７は、電気的にフローティング状態にある。
また、ダミーパターンＤｐ１は、保持容量１６に対してほぼ同じ段差密度となるように形成されている。
【００７８】
図１０は段差密度を説明するための概略図である。図１０に示すように、画素Ｐにおける保持容量１６の段差は、画素Ｐごとに独立して形成された第２容量電極１６ｃによって生じている。画素Ｐの配置ピッチを例えば７μｍとするとき、画素電極１５と平面視で重なる外形が四角形の第２容量電極１６ｃの周長Ｓをおよそ２５μｍとする。前述したように第２容量電極１６ｃの膜厚ｔを１４０ｎｍ（０．１４μｍ）とすると、第２容量電極１６ｃの側面の面積すなわち段差面積は、ｔ×Ｓ＝０．１４μｍ×２５μｍ≒３．５μｍ2となる。１画素Ｐの面積は配置ピッチの２乗、つまり７μｍ×７μｍ≒４９μｍ2となる。段差密度は、例えば１画素Ｐの面積を単位として、これに対する上記段差面積の割合で示すことができ、３．５μｍ2／４９μｍ2≒０．０７１となる。この段差密度とほぼ同等となるようにダミーパターンＤｐ１を形成すれば、第３層間絶縁膜１４の下層における配線構造を画素領域Ｅと周辺領域Ｅｃとでほぼ同等とすることができる。具体的には、周辺領域Ｅｃにおいて、第１容量電極１６ａを画素領域Ｅから連続して形成し、第１容量電極１６ａを覆うようにして誘電体層１６ｂを形成した後に、第２容量電極１６ｃと同じ膜厚ｔで同じ周長Ｓとなるように第２導電層１７をパターニング形成する。なお、段差密度を画素Ｐにおける保持容量１６とほぼ同等すればよいので、第２導電層１７の平面形状は、必ずしも第２容量電極１６ｃと同じ四角形である必要はない。
【００７９】
このような段差密度に基づいて配置されたダミーパターンＤｐ１と保持容量１６とを覆うようにして、膜厚が例えば５００ｎｍの第３層間絶縁膜１４を形成する（層間絶縁膜形成工程）。そして、形成された第３層間絶縁膜１４の表面に対してＣＭＰ処理を施す、さらにＣＭＰ処理された表面をドライエッチングやウェットエッチングなどの方法を用いて膜厚が前述したようにおよそ１７５ｎｍとなるまで均一にエッチングする（平坦化処理工程）。すると、図９（ｂ）に示すように、画素領域Ｅから周辺領域Ｅｃに亘ってほぼ平坦な表面１４ａを有する第３層間絶縁膜１４を形成することができる。そして、第３層間絶縁膜１４の表面１４ａを覆ってＩＴＯ膜を成膜し、パターニングして複数の画素電極１５を形成する（画素電極形成工程）。したがって、図７に示したようなグローバル段差１４ｂが確実に解消される。
また、ダミーパターンＤｐ１の試作結果によれば、画素領域Ｅにおける１画素Ｐ当たりの保持容量１６の段差密度を仮に「１」としたときには、ダミーパターンＤｐ１の段差密度が０．５以上であれば、グローバル段差１４ｂを解消することができた。なお、グローバル段差１４ｂを解消する観点からダミーパターンＤｐ１の段差密度は、保持容量１６の段差密度に比べて大きいことが望ましい。
【００８０】
（実施例２）
図１１（ａ）は実施例２のダミーパターンの配置を示す概略平面図、同図（ｂ）は同図（ａ）のＤ−Ｄ’線で切った概略断面図である。なお、実施例２では、実施例１と同様に図８に示した周辺領域Ｅｃにダミーパターンを配置した。
【００８１】
図１１（ａ）および（ｂ）に示すように、実施例２では、画素領域Ｅを取り囲む周辺領域ＥｃにダミーパターンＤｐ２を配置した。ダミーパターンＤｐ２は、画素領域Ｅから周辺領域Ｅｃにまで連続して形成された第１導電層としての第１容量電極１６ａと、同じく誘電体層１６ｂと、第２容量電極１６ｃと同一配線層であって、同じ材料、同じ膜厚を有して、周辺領域Ｅｃに跨って連続して形成された第２導電層１７ａとから構成されている。第２導電層１７ａは電気的にフローティング状態となっている。
【００８２】
ダミーパターンＤｐ２と保持容量１６とを覆うようにして、膜厚が例えば５００ｎｍの第３層間絶縁膜１４を形成する（層間絶縁膜形成工程）。そして、形成された第３層間絶縁膜１４の表面に対してＣＭＰ処理を施す、さらにＣＭＰ処理された表面をドライエッチングやウェットエッチングなどの方法を用いて膜厚が前述したようにおよそ１７５ｎｍとなるまで均一にエッチングする（平坦化処理工程）。すると、図１１（ｂ）に示すように、画素領域Ｅから周辺領域Ｅｃに亘ってほぼ平坦な表面１４ａを有する第３層間絶縁膜１４を形成することができる。そして、第３層間絶縁膜１４の表面１４ａを覆ってＩＴＯ膜を成膜し、パターニングして複数の画素電極１５を形成する（画素電極形成工程）。したがって、実施例１と同様に図７に示したようなグローバル段差１４ｂが確実に解消される。
【００８３】
さらに、実施例２のダミーパターンＤｐ２の配置によれば、第２導電層１７ａを周辺領域Ｅｃに跨って連続して形成するので、第２導電層１７を独立して形成する実施例１に比べて、周辺領域Ｅｃにおける第２導電層１７の配置に起因するローカル段差も無くすことができる。
【００８４】
以上に述べた上記実施形態によれば、以下の効果が得られる。
（１）実施例１または実施例２によれば、画素Ｐごとに透光性の保持容量１６と透光性の画素電極１５とが第３層間絶縁膜１４を介して平面視で重なり合う画素領域Ｅの周辺領域Ｅｃに、保持容量１６と同一配線層で形成されたダミーパターンＤｐ１またはダミーパターンＤｐ２が配置されている。したがって、保持容量１６とダミーパターンＤｐ１またはダミーパターンＤｐ２とを覆う第３層間絶縁膜１４の下層の配線構造がほぼ同等となり、第３層間絶縁膜１４に平坦化処理を施すことで、より平坦な表面１４ａが形成される。つまり、従来、画素領域Ｅの周囲に発生したグローバル段差１４ｂを解消することができる。ゆえに、グローバル段差１４ｂに起因する表示ムラが低減され、高い表示品質を有する液晶装置１００を提供あるいは製造することができる。
（２）実施例２のダミーパターンＤｐ２によれば、第２導電層１７ａが周辺領域Ｅｃにおいて連続的に形成されているので、実施例１のように独立して島状に複数の第２導電層１７を形成する場合に対して、周辺領域Ｅｃにおけるローカル段差を解消することができる。
（３）実施例１または実施例２において、ダミーパターンＤｐ１やダミーパターンＤｐ２を構成するところの第２導電層１７，１７ａは電気的にフローティング状態となっているので、特定の電位が与えられる場合に比べて、画素電極１５の電位に対して電気的に不必要な影響を与えない。したがって、画素領域Ｅにおいて安定した表示品質が得られる。
【００８５】
（第２実施形態）
＜電子機器＞
図１２は電子機器としての投射型表示装置の構成を示す概略図である。図１２に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【００８６】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【００８７】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【００８８】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【００８９】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【００９０】
液晶ライトバルブ１２１０は、上述した第１実施形態の液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【００９１】
このような投射型表示装置１０００によれば、画素Ｐの開口領域において、赤、緑、青の色光に対してそれぞれ高い透過率が得られる液晶装置１００を液晶ライトバルブ１２１０，１２２０，１２３０として用いているので、偏光照明装置１１００から発する光を有効に利用して明るい表示品位が実現されている。
【００９２】
また、画素Ｐの開口領域において高い透過率が得られるということは、開口領域を透過する光の反射率が低下することを意味している。そうすると、反射した光が再び液晶層５０を透過する確率が減るので、液晶装置１００を液晶ライトバルブ１２１０，１２２０，１２３０として用いたときの耐光性寿命（例えば液晶層５０や配向膜１８，２４の光劣化）が改善される。
【００９３】
なお、光源としての偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）、緑色光（Ｇ）、青色光（Ｂ）の分光分布における光強度のピーク波長に対して、画素Ｐを透過する光の透過率のピーク波長がほぼ合致するように、液晶装置１００における第１容量電極１６ａ、第２容量電極１６ｃ、画素電極１５、第３層間絶縁膜１４の膜厚とその範囲をそれぞれ設定して用いることが好ましい。これによれば、光の利用効率をさらに高められる。なお、「ほぼ合致」とは、光源から発する色光の光強度のピーク波長に対して±５％以内の波長範囲に画素Ｐを透過する色光の透過率のピークが現れている状態を言う。
また例えば、青色光（Ｂ）の分光分布を４３０ｎｍよりも波長が短い紫外光をカットして４３０ｎｍ〜５００ｎｍとし、液晶装置１００の耐光性寿命をさらに改善する場合には、当該波長範囲に透過率のピークが来るように、第１容量電極１６ａ、第２容量電極１６ｃ、画素電極１５、第３層間絶縁膜１４の膜厚とその範囲をそれぞれ設定する。
【００９４】
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置および該電気光学装置の製造方法ならびに該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【００９５】
（変形例１）画素領域Ｅを取り囲む周辺領域Ｅｃに配置されるダミーパターンＤｐ１，Ｄｐ２の構成は、これに限定されない。例えば、第１容量電極１６ａと同一配線層の第１導電層や第２容量電極１６ｃと同一配線層の第２導電層を、周辺領域Ｅｃにおいてそれぞれ独立して島状に形成してもよい。これによれば、第１導電層および第２導電層を共に電気的にフローティング状態とすることができる。
【００９６】
（変形例２）上記実施形態において、保持容量１６の構成は、これに限定されない。例えば、複数の画素Ｐに跨って容量線３ｂとして機能する一方の容量電極を画素電極１５に近い側に配置し、該一方の容量電極の下層に誘電体層１６ｂを挟んで画素Ｐごとに形成される他方の容量電極を配置する構成としてもよい。
【００９７】
（変形例３）上記実施形態のダミーパターンＤｐ１，Ｄｐ２を適用可能な電気光学装置は、透過型の液晶装置１００に限定されない。例えば、画素電極１５を光反射性を有するＡｌ（アルミニウム）やＡｇ（銀）、またはこれらの合金などを用いて形成した反射型の液晶装置にも適用することができる。これによれば、第３層間絶縁膜１４が平坦で膜厚ばらつきが小さいので、画素領域Ｅにおいて安定した光反射特性を有する反射型の液晶装置を提供できる。
さらには、受光型の液晶装置１００に限らず、自発光型の例えば有機エレクトロルミネッセンス（ＥＬ）素子を備えた有機ＥＬ装置にも適用可能である。これにより、安定した光学特性（発光特性）を得ることができる。
【００９８】
（変形例４）上記実施形態の液晶装置１００を適用可能な電子機器は、上記実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。
【符号の説明】
【００９９】
３ｂ…容量線、１０…基板としての素子基板、１４…層間絶縁膜としての第３層間絶縁膜、１５…画素電極、１６…保持容量、１６ａ…第１容量電極、１６ｂ…誘電体層、１６ｃ…第２容量電極、１７，１７ａ…第２導電層、１００…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置、Ｄｐ１，Ｄｐ２…ダミーパターン、Ｅ…画素領域、Ｅｃ…周辺領域、Ｐ…画素。
【図１】
2013076848.tif 000003
【図２】
2013076848.tif 000004
【図３】
2013076848.tif 000005
【図４】
2013076848.tif 000006
【図５】
2013076848.tif 000007
【図６】
2013076848.tif 000008
【図７】
2013076848.tif 000009
【図８】
2013076848.tif 000010
【図９】
2013076848.tif 000011
【図１０】
2013076848.tif 000012
【図１１】
2013076848.tif 000013
【図１２】
2013076848.tif 000014