(57)【要約】【課題】チップあたりの端子数の増大に伴って、フリップチップ実装が種々の形態で実施されている。しかし、バンプピッチの微細化およびバンプの鉛フリー化によって、エレクトロマイグレーション耐性の確保がますます重要となっている。【解決手段】本願の発明は、フリップチップ型の半導体集積回路装置において、チップの第１の主面上に形成された多数のＵＢＭパッド状の各々に設けられた半田バンプの中間部には、上下を分割する前記半田バンプとは異なる材質の金属隔壁が設けられているものである。【選択図】図１
2013110338.tif 000002
【特許請求の範囲】
【請求項１】
以下を含む半導体集積回路装置：
（ａ）第１の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面上に設けられた多数のＵＢＭパッド；
（ｃ）前記多数のＵＢＭパッドの各ＵＢＭパッド上に設けられ、主に半田部材から構成されたほぼ球状の半田バンプ；
（ｄ）前記半田バンプの中間部において、前記半田バンプを上部と下部に区画する、前記半田バンプとは異なる材質の第１の金属隔壁。
【請求項２】
請求項１の半導体集積回路装置において、前記第１の金属隔壁は、半田濡れ性を有する第１の隔壁金属膜および、この隔壁金属膜を構成する主要成分と錫を主要な構成要素とする第１の金属間化合物層から、基本的に構成されている。
【請求項３】
請求項２の半導体集積回路装置において、前記第１の隔壁金属膜の前記主要成分は、ニッケル又は銅である。
【請求項４】
請求項２の半導体集積回路装置において、前記第１の隔壁金属膜の前記主要成分は、ニッケルである。
【請求項５】
請求項４の半導体集積回路装置において、前記半田バンプの前記半田部材は、鉛フリー半田である。
【請求項６】
請求項５の半導体集積回路装置において、前記鉛フリー半田は、錫−銀系鉛フリー半田である。
【請求項７】
請求項６の半導体集積回路装置において、前記半導体基板は、半導体チップである。
【請求項８】
請求項６の半導体集積回路装置において、前記半導体基板は、半導体ウエハである。
【請求項９】
請求項７の半導体集積回路装置において、前記半田バンプは、ＢＧＡの内部バンプである。
【請求項１０】
請求項９の半導体集積回路装置において、更に、以下を含む：
（ｅ）前記半田バンプの前記上部の中間部に於いて、前記上部を更に上下に区画する、前記第１の金属隔壁と同一材料の第２の金属隔壁。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）におけるバンプ電極技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開２０１０−２５１７４１号公報（特許文献１）または、これに対応する米国特許公開２０１０−２５８３３５号公報（特許文献２）には、半田バンプ接続におけるＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）部への電流集中を回避するために、ＵＢＭ部の付着層とバリア層の間に比較的厚い銅層を挿入する技術が開示されている。
【０００３】
日本特開２００６−２９５１０９号公報（特許文献３）には、銅やニッケル等の金属を柱状に形成した非溶融型メタルバンプが有する応力を半導体基板等に伝えやすいという弱点を回避するために、非溶融型メタルバンプの周辺を半田バンプで覆う技術が開示されている。
【０００４】
Ｃｈｉｈ−ｍｉｎｇ  Ｃｈｅｎ外１名、”Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ  ｅｆｆｅｃｔ  ｕｐｏｎ  ｔｈｅ  Ｓｎ−０．７ｗｔ％  Ｃｕ/Ｎｉ  ａｎｄ  Ｓｎ−３．５ｗ％  Ａｇ/Ｎｉ  ｉｎｔｅｒｆａｃｉａｌ  ｒｅａｃｔｉｏｎｓ”，Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，Ｖｏｌ．９０，Ｎｏ．３，１  Ａｕｇｕｓｔ  ２００１，ｐｐ１２０８−１２１４（非特許文献１）には、鉛フリー半田とニッケル層との界面における金属間化合物の形成とエレクトロマイグレーションの関係が論議されている。
【０００５】
Ｊ．Ｓｈｅｎ外２名、”Ｇｒｏｗｔｈ  ｍｅｃｈａｎｉｓｍ  ｏｆ  Ｎｉ３Ｓｎ４  ｉｎ  ａ  Ｓｎ/Ｎｉ  ｌｉｑｕｉｄ/ｓｏｌｉｄ  ｉｎｔｅｒｆａｃｉａｌ  ｒｅａｃｔｉｏｎ”，Ａｃｔａ  Ｍａｔｅｒｉａｌｉａ  ５７（２００９），ｐｐ５１９６−５２０６（非特許文献２）には、鉛フリー半田とニッケル層との界面における金属間化合物の成長について、種々の論議がなされている。
【０００６】
Ｍｉｎｈｕａ  Ｌｕ外３名、”Ｂｌｅｃｈ  ｅｆｆｅｃｔ  ｉｎ  Ｐｂ−ｆｒｅｅ  ｆｌｉｐ  ｃｈｉｐ  ｓｏｌｄｅｒ  ｊｏｉｎｔ”，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ９４，  ０１１９１２（２００９）（非特許文献３）には、電子流方向とは逆方向に生じる応力勾配が駆動力となって生じるエレクトロマイグレーションの抑制効果に関する論議がなされている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２５１７４１号公報
【特許文献２】米国特許公開２０１０−２５８３３５号公報
【特許文献３】特開２００６−２９５１０９号公報
【非特許文献】
【０００８】
【非特許文献１】Ｃｈｉｈ−ｍｉｎｇ  Ｃｈｅｎ外１名、”Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ  ｅｆｆｅｃｔ  ｕｐｏｎ  ｔｈｅ  Ｓｎ−０．７ｗｔ％  Ｃｕ/Ｎｉ  ａｎｄ  Ｓｎ−３．５ｗ％  Ａｇ/Ｎｉ  ｉｎｔｅｒｆａｃｉａｌ  ｒｅａｃｔｉｏｎｓ”，Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，Ｖｏｌ．９０，Ｎｏ．３，１  Ａｕｇｕｓｔ  ２００１，ｐｐ１２０８−１２１４
【非特許文献２】Ｊ．Ｓｈｅｎ外２名、”Ｇｒｏｗｔｈ  ｍｅｃｈａｎｉｓｍ  ｏｆ  Ｎｉ３Ｓｎ４  ｉｎ  ａ  Ｓｎ/Ｎｉ  ｌｉｑｕｉｄ/ｓｏｌｉｄ  ｉｎｔｅｒｆａｃｉａｌ  ｒｅａｃｔｉｏｎ”，Ａｃｔａ  Ｍａｔｅｒｉａｌｉａ  ５７（２００９），ｐｐ５１９６−５２０６
【非特許文献３】Ｍｉｎｈｕａ  Ｌｕ外３名、”Ｂｌｅｃｈ  ｅｆｆｅｃｔ  ｉｎ  Ｐｂ−ｆｒｅｅ  ｆｌｉｐ  ｃｈｉｐ  ｓｏｌｄｅｒ  ｊｏｉｎｔ”，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ９４，  ０１１９１２（２００９）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
チップあたりの端子数の増大に伴って、フリップチップ実装が種々の形態で実施されている。しかし、バンプピッチの微細化およびバンプの鉛フリー化によって、エレクトロマイグレーション耐性の確保がますます重要となっている。
【００１０】
本願発明は、これらの課題を解決するためになされたものである。
【００１１】
本発明の目的は、信頼性の高い半導体集積回路装置を提供することにある。
【００１２】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１４】
すなわち、本願の一つの発明は、フリップチップ型の半導体集積回路装置において、チップの第１の主面上に形成された多数のＵＢＭパッド状の各々に設けられた半田バンプの中間部には、上下を分割する前記半田バンプとは異なる材質の金属隔壁が設けられているものである。
【発明の効果】
【００１５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１６】
すなわち、フリップチップ型の半導体集積回路装置において、チップの第１の主面上に形成された多数のＵＢＭパッド状の各々に設けられた半田バンプの中間部には、上下を分割する前記半田バンプとは異なる材質の金属隔壁が設けられているので、半田バンプ内におけるエレクトロマイグレーション等に起因するボイドの発生を低減することができる。
【図面の簡単な説明】
【００１７】
【図１】本願の一実施の形態の半導体集積回路装置のデバイス構造の一例を示す半導体ウエハまたはチップの模式断面図である。
【図２】本願の前記一実施の形態の半導体集積回路装置に関する製造プロセスのアウトラインを説明するためのプロセスブロックフロー図である。
【図３】本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半導体基板上の配線層ＷＳの形成完了時点）である。
【図４】本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（無機系ファイナルパッシベーション膜の開口形成完了時点）である。
【図５】本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（有機系ファイナルパッシベーション膜の開口形成完了時点）である。
【図６】本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜成膜完了時点）である。
【図７】本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半田メッキ完了時点）である。
【図８】本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜最下層膜加工完了時点）である。
【図９】本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（リフロー完了時点）である。
【図１０】本願の前記一実施の形態の半導体集積回路装置に対応するチップ領域（バンプ形成プロセス完成時点）のウエハ上に置ける配置を示すウエハの上面全体図である。
【図１１】図１０の部分拡大上面図である。
【図１２】本願の前記一実施の形態の半導体集積回路装置に対応する完成形態の一例であるＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）の模式断面図である。
【図１３】図１に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例（多層積層半田バンプ）を示す半導体ウエハまたはチップの模式断面図である。
【図１４】図７に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例（多層積層半田バンプ）のバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半田メッキ完了時点）である。
【図１５】図８に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例（多層積層半田バンプ）のバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜最下層膜加工完了時点）である。
【図１６】図９に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例（多層積層半田バンプ）のバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（リフロー完了時点）である。
【図１７】本願の各実施の形態（変形例を含む）の原理を説明するためのチップ上ＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）側ニッケル層表面の金属間化合物層と半田界面のイオン等の流れを説明する半田バンプのチップ端部の模式断面図（バンプ中間部に金属隔壁を有さないものであって、金属間化合物層成長完了前）である。
【図１８】本願の各実施の形態（変形例を含む）の原理を説明するためのチップ上ＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）側ニッケル層表面の金属間化合物層と半田界面のイオン等の流れを説明する半田バンプのチップ端部の模式断面図（バンプ中間部に金属隔壁を有さないものであって、金属間化合物層成長完了後）である。
【図１９】本願の各実施の形態（変形例を含む）の原理を説明するためのチップ上ＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）側ニッケル層表面の金属間化合物層と半田界面のイオン等の流れを説明する半田バンプのチップ端部の模式断面図（バンプ中間部に金属隔壁を有するものであって、金属間化合物層成長完了後）である。
【図２０】バンプ径と本願の各実施の形態（変形例を含む）のエレクトロマイグレーション抑制効果が著しくなるクリティカル半田厚さの関係を示す曲線グラフである。
【発明を実施するための形態】
【００１８】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１９】
１．以下を含む半導体集積回路装置：
（ａ）第１の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面上に設けられた多数のＵＢＭパッド；
（ｃ）前記多数のＵＢＭパッドの各ＵＢＭパッド上に設けられ、主に半田部材から構成されたほぼ球状の半田バンプ；
（ｄ）前記半田バンプの中間部において、前記半田バンプを上部と下部に区画する、前記半田バンプとは異なる材質の第１の金属隔壁。
【００２０】
２．前記項１の半導体集積回路装置において、前記第１の金属隔壁は、半田濡れ性を有する第１の隔壁金属膜および、この隔壁金属膜を構成する主要成分と錫を主要な構成要素とする第１の金属間化合物層から、基本的に構成されている。
【００２１】
３．前記項２の半導体集積回路装置において、前記第１の隔壁金属膜の前記主要成分は、ニッケル又は銅である。
【００２２】
４．前記項２の半導体集積回路装置において、前記第１の隔壁金属膜の前記主要成分は、ニッケルである。
【００２３】
５．前記項１から４のいずれか一つの半導体集積回路装置において、前記半田バンプの前記半田部材は、鉛フリー半田である。
【００２４】
６．前記項５の半導体集積回路装置において、前記鉛フリー半田は、錫−銀系鉛フリー半田である。
【００２５】
７．前記項１から６のいずれか一つの半導体集積回路装置において、前記半導体基板は、半導体チップである。
【００２６】
８．前記項１から６のいずれか一つの半導体集積回路装置において、前記半導体基板は、半導体ウエハである。
【００２７】
９．前記項１から７のいずれか一つの半導体集積回路装置において、前記半田バンプは、ＢＧＡの内部バンプである。
【００２８】
１０．前記項１から９のいずれか一つの半導体集積回路装置において、更に、以下を含む：
（ｅ）前記半田バンプの前記上部の中間部に於いて、前記上部を更に上下に区画する、前記第１の金属隔壁と同一材料の第２の金属隔壁。
【００２９】
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３０】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップまたはウエハ上の複数のチップ領域等（たとえば単結晶シリコン基板）の上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００３１】
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリメタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ  Ｅｎｄ  ｏｆ  Ｌｉｎｅ）工程と、Ｍ１配線層形成から始まり、パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまでのＢＥＯＬ（Ｂａｃｋ  Ｅｎｄ  ｏｆ  Ｌｉｎｅ）工程に大別できる。なお、フリップチップ製品やウエハレベルパッケージプロセスにおいては、ＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）形成プロセス、バンプ形成プロセス等も含む。
【００３２】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ（Nano-Clustering Silica:NCS）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００３３】
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
【００３４】
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
【００３５】
窒化シリコン膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ  Ｃｏｎｔａｃｔ）技術におけるエッチストップ膜、すなわち、ＣＥＳＬ（Ｃｏｎｔａｃｔ  Ｅｔｃｈ−Ｓｔｏｐ  Ｌａｙｅｒ）として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ  Ｍｅｍｏｒｉｚａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
【００３６】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００３７】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００３８】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００３９】
６．「フリップチップ型半導体素子」は、通常、略円形（円形、８角形、６角形等）のメタルパッドの上層（再配線を利用する場合は、水平にシフトする）にバンプ電極を形成するが、このメタルパッドとしては、主に「アルミニウム系メタルパッド」（アルミニウム系メタルパッド方式）または「非アルミニウム系メタルパッド」（非アルミニウム系メタルパッド方式）が使用される。「アルミニウム系メタルパッド方式」は、ワイヤボンディング製品とウエハを共用できる等のメリットがあるが、その分、工程は複雑となる。一方、「非アルミニウム系メタルパッド方式」は、銅系埋め込み配線上では構造を簡単にできるメリットが在り、特にＵＢＭ（ＵＮｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）自体をメタルパッドとする方式（「ＵＢＭパッド方式」という）では、構造が非常に簡単になる。以下の実施形態に於いては、主にＵＢＭパッド方式について説明するが、本願発明は、アルミニウム系メタルパッド方式や、ＵＢＭパッド方式以外の非アルミニウム系メタルパッド方式にも適用できることは言うまでもない。
【００４０】
なお、フリップチップ型半導体素子には、ＷＬＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）型と、以下で主に説明するベアチップ（Ｂａｒｅ  Ｃｈｉｐ）型があるが、本願発明は、ＷＬＰ型にも適用できることは言うまでもない。
【００４１】
また、本願に於いて、ＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）とは、主に、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）の主配線基板の上面に半導体チップを、バンプ電極を介してフリップチップボンディングしたものである。このとき、特に区別する必要のあるときは、半導体チップ上のバンプ電極を「内部バンプ」とよび、主配線基板の下面のバンプ電極を外部バンプと呼ぶ。
【００４２】
７．「半田」は、一般に錫を主要成分の一つとする低融点（摂氏２５０度未満程度）の金属材料である。「半田」には、鉛を含む「鉛含有半田」と、鉛を含まない「鉛フリー半田」がある。本願では、錫を主要成分とする鉛フリー半田を特に「錫系鉛フリー半田」と呼ぶ。
【００４３】
また、錫系鉛フリー半田には、銀添加錫系鉛フリー半田、ビスマス添加錫系鉛フリー半田、銀−銅添加錫系鉛フリー半田、銀−アンチモン−ビスマス添加錫系鉛フリー半田、ビスマス−銀−銅添加錫系鉛フリー半田等がある。以下の実施形態では、一例として、銀１．５重量％程度添加した銀添加錫系鉛フリー半田（融点：摂氏２２１度程度）を例に取り具体的に説明するが、他の銀添加錫系鉛フリー半田（銀３．５重量％程度添加）や、その他の２元系錫系鉛フリー半田、３元系錫系鉛フリー半田、または４元系錫系鉛フリー半田でもよいことはいうまでもない。なお、「鉛フリー」といっても、実際上は、微量の鉛を含有するのが普通である。
【００４４】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００４５】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００４６】
１．本願の一実施の形態の半導体集積回路装置のデバイス構造の一例等の説明（主に図１）
このセクションでは、半導体集積回路チップとして、４０ｎｍテクノロジノードのＭＩＳＦＥＴ等を多数集積したＣＭＩＳ型集積回路を例にとり、具体的に説明するが、以下の実施の形態は、ＭＩＳ型集積回路に限らず、バイポーラ型集積回路でも、単体デバイスでもよいことはいうまでもない。また、以下の例は、４０ｎｍテクノロジノードのデバイスに限定されるものではなく、これよりも微細なテクノロジノードのデバイスにも適用できるし、これよりも微細でないテクノロジノードのデバイスにも適用できることは言うまでもない。なお、これらの半導体集積回路チップは、回路システムとしては、たとえば、ＳＯＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ）型のチップ、マイクロコンピュータおよびその周辺チップ等に対応する。
【００４７】
また、このセクションでは、８層の銅系埋め込み配線を有する集積回路を例に取り具体的に説明するが、本願の実施の形態は、これと異なる層数の配線システムを有する集積回路にも適用できることは言うまでもない。
【００４８】
図１は本願の一実施の形態の半導体集積回路装置のデバイス構造の一例を示す半導体ウエハまたはチップの模式断面図である。これに基づいて、本願の一実施の形態の半導体集積回路装置のデバイス構造の一例等を説明する。
【００４９】
図１に示すように、たとえば、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）型の素子分離フィールド絶縁膜３７で分離されたＰ型単結晶シリコン基板１ｓ（ウエハ１または半導体チップ２）のデバイス面１ａ（裏面１ｂの反対側の面）上には、ＰチャネルＭＯＳＦＥＴまたはＮチャネルＭＯＳＦＥＴ（８）が形成されている。それらの上には、エッチストップ膜である窒化シリコンライナー膜４（たとえば約３０ｎｍ）が形成されている。その上には、たとえば、窒化シリコンライナー膜４よりもずっと厚く、下層の熱ＣＶＤ法によるオゾンＴＥＯＳ酸化シリコン膜（たとえば約２００ｎｍ）および上層のプラズマＴＥＯＳ酸化シリコン膜（たとえば約２７０ｎｍ）等からなるプリメタル（Ｐｒｅｍｅｔａｌ）層間絶縁膜５が形成されている。また、これらのプリメタル絶縁膜を貫通して、タングステンプラグ３が形成されている。窒化シリコンライナー膜４とプリメタル層間絶縁膜５が存在する層がプリメタル領域ＰＭである。
【００５０】
その上の第１配線層Ｍ１は、たとえば、下層のＳｉＣ膜（たとえば約５０ｎｍ）等の絶縁性バリア膜１４および主層間絶縁膜であるプラズマシリコン酸化膜１５（たとえば約１５０ｎｍ）等およびそれらに形成された配線溝に埋め込まれた銅配線１３等から構成されている。この層は、いわゆるシングルダマシン（Ｓｉｎｇｌｅ  Ｄａｍａｓｃｅｎｅ）構造の銅系埋め込み配線である。
【００５１】
その上の第２配線層から第６配線層Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６は、相互にほぼ同様の構造をしており、いわゆるデュアルダマシン（Ｄｕａｌ  Ｄａｍａｓｃｅｎｅ）構造の銅系埋め込み配線である。各層は、たとえば、下層のＳｉＣ膜（たとえば約５０ｎｍ）等からなる絶縁性バリア膜（ライナー膜）２４、３４，４４、５４，６４、および上層のほとんどの領域を占める主層間絶縁膜２５，３５，４５，５５，６５等から構成されている。この主層間絶縁膜２５，３５，４５，５５，６５は、たとえば、カーボンドープ酸化シリコン膜、すなわち、ＳｉＯＣ膜（たとえば約４００ｎｍ）等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線２３，３３，４３，５３，６３が形成されている。なお、第１配線層から第６配線層Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６は、たとえば、この例ではローカル配線である。
【００５２】
その上の第７配線層から第８配線層Ｍ７，Ｍ８は、相互にほぼ同様の構造をしており、いわゆるデュアルダマシン構造の銅系埋め込み配線である。すなわち、グローバル下層配線層層間絶縁膜１９は、たとえば、下層のＳｉＣ膜（たとえば約７０ｎｍ）等の絶縁性バリア膜７４、上層のプラズマＴＥＯＳシリコン酸化膜７５ａ，８５ａ（たとえば約８５０ｎｍ）等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線７３が形成されている。なお、ここでは、説明を省略したが、銅埋め込み配線７３の側面および底面は、たとえば、ＴａＮ膜（Ｔａ膜との積層膜を含む）等のバリアメタル膜で囲まれている（以下の銅埋め込み配線について同じ）。
【００５３】
一方、グローバル上層配線層層間絶縁膜１８は、たとえば、下層のＳｉＣ膜（たとえば約７０ｎｍ）等の絶縁性バリア膜８４、上層のプラズマＴＥＯＳシリコン酸化膜８５（たとえば約１２００ｎｍ）等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線８３が形成されている。銅埋め込み配線８３上をキャップしているのが、埋め込み型第８配線層上バリアメタル膜（たとえば、厚さ２００ｎｍ程度のＴｉＮ膜）である。ここまでが、埋め込み型多層配線層ＤＷである。なお、この例では、グローバル配線を２層としたが、グローバル配線の層数は、必要に応じて、３層以上とすることもできるし、１層とすることもできる。
【００５４】
この上にあるのが、たとえば、下層の無機系ファイナルパッシベーション膜１１（たとえば、厚さ３００ｎｍ程度のＳｉＯＮ膜）および上層の有機系ファイナルパッシベーション膜９（たとえば、厚さ１．５マイクロメートル程度のポリイミド系膜）等から構成されたファイナルパッシベーション膜１７である。なお、無機系ファイナルパッシベーション膜としては、ＳｉＯＮ膜に限らず、他の酸化シリコン系絶縁膜、窒化シリコン系絶縁膜、これらの複合膜等が好適である。また、有機系ファイナルパッシベーション膜としては、ポリイミド系絶縁膜のほか、たとえば、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）絶縁膜等の耐熱性高分子樹脂膜等が好適である。
【００５５】
これらのファイナルパッシベーション膜１７の開口内および上面には、下部ＵＢＭ膜１６ａ（たとえば、厚さ２００ｎｍ程度のＴｉＷ膜）が設けられており、この上には、下部銅膜１６ｂ（たとえば、厚さ２００ｎｍ程度）が設けられている。なお、下部ＵＢＭ膜としては、ＴｉＷ膜のほか、クロム、チタン、タングステン又はこれらの複合膜等が好適である。
【００５６】
この下部銅膜１６ｂの上には、半田に対するバリア膜として、ニッケル膜１６ｃ（たとえば、厚さ３マイクロメートル程度）が設けられている。なお、この上に、更に、半田との接続面として、上部銅膜（たとえば、厚さ４００ｎｍ程度）を設けてもよい。これらの下部ＵＢＭ膜１６ａ、下部銅膜１６ｂおよびニッケル膜１６ｃより、ＵＢＭ膜１６が構成されており、これらの全体は、メタルパッド１２でもある。
【００５７】
更に、メタルパッド１２上には、半田バンプ７が形成されている。なお、この例では、バンプ高さＨは、たとえば、８０マイクロメートル程度（バンプ径にほぼ等しい）である。この半田バンプ７は、ここでは、鉛フリー半田であり、たとえば、錫系鉛フリー半田の一例として、Ｓｎ−Ａｇ系鉛フリー半田（その組成は、具体的には、たとえば、錫９８．５重量％、銀１．５重量％；融点は、摂氏２２１度程度）を好適なものとして例示することができる。なお、錫系鉛フリー半田としては、Ｓｎ−Ａｇ系，Ｓｎ−Ｂｉ系等の２元系に限らず、この例では、摂氏２００度以上の融点を有するものであれば、Ｓｎ−Ａｇ−Ｃｕ系等の３元系でも、Ｓｎ−Ｂｉ−Ａｇ−Ｃｕ系，Ｓｎ−Ａｇ−Ｂｉ−Ｓｂ系等の４元系等でもよい。ここでは、鉛フリー半田を主に説明するが、環境的に問題がないのであれば、鉛含有半田を使用してもよい。
【００５８】
半田バンプ７の中間部において、前記半田バンプを上部と下部に区画しているのは、エレクトロマイグレーションを抑制するための半田バンプとは異なる材質の金属隔壁３８（第１の金属隔壁）である。この第１の金属隔壁は、半田濡れ性を有する第１の隔壁金属膜および、この隔壁金属膜を構成する主要成分と錫を主要な構成要素とし、この金属隔壁３８の周辺を覆う第１の金属間化合物層（たとえば、Ｎｉ３Ｓｎ４層）から、基本的に構成されている。第１の隔壁金属膜の主要成分としては、ニッケルを好適なものとして例示することができる。これは、銅その他と比較して金属間化合物として消費される量が少ないからである。なお、第１の隔壁金属膜の主要成分としては、ニッケルのほか、銅等を上げることができる。
【００５９】
第１の隔壁金属膜の厚さとしては、たとえば、３マイクロメートル程度（範囲としては、１．５マイクロメートルから７マイクロメートル程度）を好適なものとして例示することができる。なお、ここでいう厚さは、便宜上、リフロー前の厚さとする。第１の隔壁金属膜の厚さの下限は、複数回のリフロー後にもコアとなるニッケル膜が十分に残存する条件である。一方、上限は、金属間化合物層の生成による１割程度の体積減少を許容範囲にとどめる条件から決定される。この例では、金属隔壁３８を単数としたが、複数としてもよいことはいうまでもない。ただし、単数の方が、構造的安定性は高い。まお、金属隔壁３８は、区分されえる各半田層が相互に同等の厚さとなるように配置するのが好適である。
【００６０】
以上説明したように、この例では、メタルパッド１２は、非アルミニウム系メタルパッドであり、ＵＢＭ膜１６の中には、金膜がないのが特徴となっている。もちろん、非アルミニウム系メタルパッドに代えて、アルミニウム系メタルパッドを形成しても良い。また、ＵＢＭ膜１６の中に金膜を設けても良い。しかし、非アルミニウム系メタルパッドにすることで、デバイス構造は非常に簡単になるメリットがある。また、高価な金膜を使用しないことは、コスト上のメリットとなる。
【００６１】
２．本願の前記一実施の形態の半導体集積回路装置に関する製造プロセスのアウトライン並びにバンプ形成プロセス等の説明（主に図２から図１２）
半田バンプの形成方式には、ポリイミド系ファイナルパッシベーション膜（有機系ファイナルパッシベーション膜）のエッジでバンプの両側を規定するいわゆるＳＭＤ（Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）型と、ポリイミド系ファイナルパッシベーション膜のエッジでバンプの両側を規定しないｎｏｎ−ＳＭＤ（ｎｏｎ−Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）型がある。このセクションでは、一例として、ｎｏｎ−ＳＭＤ型を説明するが、本願の実施の形態は、ＳＭＤ型にも適用できることは言うまでもない。
【００６２】
図２は本願の前記一実施の形態の半導体集積回路装置に関する製造プロセスのアウトラインを説明するためのプロセスブロックフロー図である。図３は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半導体基板上の配線層ＷＳの形成完了時点）である。図４は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（無機系ファイナルパッシベーション膜の開口形成完了時点）である。図５は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（有機系ファイナルパッシベーション膜の開口形成完了時点）である。図６は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜成膜完了時点）である。図７は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半田メッキ完了時点）である。図８は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜最下層膜加工完了時点）である。図９は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（リフロー完了時点）である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置に関する製造プロセスのアウトライン並びにバンプ形成プロセス等を説明する。
【００６３】
たとえば、３００ファイのＰ型単結晶シリコンウエハ１（図１参照）を準備する（ウエハの直径については、４５０ファイでも、２２０ファイでも、必要に応じて、その他もよい）。このウエハ１に対して、図２に示すように、多数のＭＩＳＦＥＴ（８）等を形成する等のＦＥＯＬプロセス２０１を実行する。続いて、たとえば、８層からなる銅埋め込み配線（半導体基板１ｓ上の配線層ＷＳ）を形成するＢＥＯＬプロセス２０２を実行する。
【００６４】
このようにして、埋め込み型第８配線層Ｍ８まで形成した時点の断面構造を図３に示す。図３に示すように、埋め込み型第７配線層Ｍ７上に埋め込み型第８配線層Ｍ８が形成されており、たとえばＳｉＣ系絶縁性バリア膜８４およびプラズマＴＥＯＳ系主層間絶縁膜８５等から構成されたグローバル配線上層配線層間絶縁膜１８中に、第８層銅埋め込み配線８３が埋め込まれている。ここで、ウエハのデバイス面１ａ（第１の主面）側に於いて、第８層銅埋め込み配線８３上を被覆しているのは、埋め込み型第８配線層上バリアメタル膜１０（たとえばＴｉＮ膜）である。
【００６５】
次に、図４に示すように、ウエハのデバイス面１ａ側のほぼ全面に、たとえば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により、無機系ファイナルパッシベーション膜１１（たとえば、ＳｉＯＮ膜）を成膜する。この無機系ファイナルパッシベーション膜１１を、たとえば、通常のリソグラフィにより、パターニングすることにより、下部ファイナルパッシベーション開口３０を形成する。
【００６６】
次に、図５に示すように、ウエハのデバイス面１ａ側のほぼ全面に、たとえば、感光性ポリイミド膜等を塗布し、パターニングすることにより、有機系ファイナルパッシベーション膜９（たとえばポリイミド系膜）および上部ファイナルパッシベーション開口３１を形成する。これらの無機系ファイナルパッシベーション膜１１および上部ファイナルパッシベーション開口３１でファイナルパッシベーション膜１７を構成する。なお、ファイナルパッシベーション膜１７の構成は、このほかに各種の構成が可能であるが、有機系ファイナルパッシベーション膜は、リフロー処理等の際の応力の吸収等に有効である。
【００６７】
次に、半田バンプ形成工程２０３（図２）を説明する。図６に示すように、ウエハのデバイス面１ａ側のほぼ全面に、たとえば、スパッタリング成膜により、接着層（Ａｄｈｅｓｉｏｎ  Ｌａｙｅｒ）として下部ＵＢＭ膜１６ａ（たとえばＴｉＷ膜）を成膜する。次に、下部ＵＢＭ膜１６ａ上のほぼ全面に、たとえば、スパッタリング成膜により、シード層として、下部銅膜１６ｂを成膜する。次に、ウエハのデバイス面１ａ側に、たとえば、通常のリソグラフィにより、ＵＢＭめっき用レジスト膜３６を形成する。次に、下部銅膜１６ｂ上に、たとえば電気メッキにより、バリア膜として、たとえばニッケル膜１６ｃを選択的に成膜する。その後、不要になったレジスト膜３６を、例えば、アッシング等により、全面除去する。次に、下部銅膜１６ｂを、たとえば、ウエットエッチング（たとえば硫酸および過酸化水素水混合溶液等）等により、自己整合的に、パターニングする（図７参照）。
【００６８】
次に、図７に示すように、ウエハのデバイス面１ａ側に、たとえば、通常のリソグラフィにより、半田めっき用レジスト膜３２を形成する。次に、たとえば電気メッキにより、半田バンプの下部７ａ（リフロー前）を形成する。次に、半田バンプの下部７ａ上に、たとえば電気メッキにより、第１の金属隔壁３８となるニッケル膜（例えば、厚さ３マイクロメートル程度）を形成する。次に、たとえば電気メッキにより、半田バンプの上部７ｂを形成する。その後、不要になったレジスト膜３２を、例えば、アッシング等により、全面除去する。なお、半田バンプの形成は、メッキ法のほか、各種の印刷法等でも可能である。しかし、バンプピッチの微細化に於いては、メッキ法が有利である。
【００６９】
次に、図８に示すように、下部ＵＢＭ膜１６ａを、たとえば、ウエットエッチング（たとえばアンモニアおよび過酸化水素水混合溶液等の過酸化水素系のエッチング液）等により、自己整合的に、パターニングする。
【００７０】
次に、図９に示すように、第１リフロー処理（たとえば、摂氏２４０度から２６０度程度）することにより、半田バンプ７（たとえば、鉛フリー半田）を略球形（主に半田部材からなるほぼ球状の半田バンプ）に整形する。ＴｉＷ膜１６ａは、半田に濡れず、銅膜１６ｂおよびニッケル膜１６ｃ、３８は、半田に濡れるので、整形は、自律的に行われる。
【００７１】
３．本願の前記一実施の形態の半導体集積回路装置に関する製造プロセスのアウトラインにおけるウエハプローブテストプロセス以降の説明（主に図１０から図１２、および図２を参照）
このセクションでは、パッケージ工程として、標準的な個別樹脂封止方式を例に取り具体的に説明するが、本願発明は、これに限定されるものではなく、セラミック封止方式、キャン封止方式等や、全体を一括して樹脂封止した後、パッケージダイシングによって個々のデバイスに分離するＭＡＰ（Ｍｏｌｄ  Ａｒｒａｙ  Ｐａｃｋａｇｅ）方式にも適用できることは言うまでもない。
【００７２】
また、ここでは、フリップチップ方式で、直接、パッケージ配線基板の上面にダイボンディング（フリップチップボンディング）する例を具体的に説明したが、パッケージ配線基板の下面にダイボンディング（フリップチップボンディング）してもよい。更に、パッケージ配線基板の上面にダイボンディングされた他のチップのデバイス面等にダイボンディング（フリップチップボンディング）してもよい。
【００７３】
図１０は本願の前記一実施の形態の半導体集積回路装置に対応するチップ領域（バンプ形成プロセス完成時点）のウエハ上に置ける配置を示すウエハの上面全体図である。図１１は図１０の部分拡大上面図である。図１２は本願の前記一実施の形態の半導体集積回路装置に対応する完成形態の一例であるＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）の模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置に関する製造プロセスのアウトラインにおけるウエハプローブテストプロセス以降を説明する。
【００７４】
図２の半田バンプ形成工程２０３が完了したウエハ１の全体上面図を図１０に示す。図１０に示すように、たとえば、ノッチ２１を有するシリコン単結晶ウエハ１の上面１ａまたはデバイス面（第１の主面）には、格子状に多数のチップ領域２が形成されている。なお、ここでは、ノッチ２１を有するウエハを例示したが、オリエンテーションフラットを有するウエハでもよいことは言うまでもない。
【００７５】
図１１に図２の部分拡大図を示す。図１１に示すように、各チップ領域２には、たとえばマトリクス状に半田バンプ７が配列されており、各チップ領域２間は、ダイシング領域２０（スクライブ領域）によって相互に隔てられている。なお、この状態で製品として出荷される場合もある。次に、この状態で、たとえば、図２のウエハプローブテスト工程２０４、バンプ高さ検査工程２０５（必要に応じて省略する）およびウエハダイシング工程２０６が実行され、ウエハ１は、各チップ２に分割される。
【００７６】
次に、図１２に示すように、図２のフリップチップボンディング工程２１１、アンダーフィル工程２１２、樹脂封止工程２１３および外部半田バンプ形成工程２１４が実行される。すなわち、図１２に示すように、例えば、エポキシ系有機配線基板であって、上面に内部バンプ用メタルランド４０（Ｎｉランド）を有し、下面に外部バンプ用メタルランド部２７を有するＢＧＡ用主配線基板２６を準備する。ここで、内部バンプ用メタルランド４０としては、たとえば銅系メタルランド上にニッケル膜等を被覆したものを好適なものとして例示することができる。
【００７７】
次に、ＢＧＡ用主配線基板２６の上面に内部バンプ７を下に向けて、チップ２を搭載する。このとき、図１２に示すように、各内部バンプ７の水平位置は、各内部バンプ用メタルランド４０の水平位置とほぼ一致している。この状態で、例えば、摂氏２４０度から摂氏２６０度程度で、第２リフロー工程を実施する。これで、フリップチップボンディング工程２１１は完了する。
【００７８】
次に、図１２に示すように、チップ２とＢＧＡ用主配線基板２６の上面との間に、アンダーフィル樹脂２８を充填する（図２のアンダーフィル工程２１２）。
【００７９】
次に、図１２に示すように、チップ２とＢＧＡ用主配線基板２６の上面を、たとえば、エポキシ系封止樹脂体２９で封止する（図２の樹脂封止工程２１３）。
【００８０】
次に、図１２に示すように、外部半田バンプ２２（図２の外部半田バンプ形成工程２１４）を形成する。半田バンプ２２の材料としては、内部半田バンプ７と同一の材料を好適なものとして例示することができる。なお、異なる材料でもよいことはいうまでもない。なお、外部半田バンプ２２の径は、内部半田バンプ７の径に比べてはるかに大きいので、金属隔壁の適用は一般的には不要である。ただし、必要があれば適用しても良い。
【００８１】
４．本願の前記一実施の形態の半導体集積回路装置に関する変形例の説明（主に図１３から図１６）
このセクションでは、セクション１のデバイス構造に対する変形例および、それに対応するセクション２の製造プロセスに関する変更を説明する。なお、基本的には、図１から図９と変わるところがないので、このセクションでは、原則として異なる部分のみを説明する。
【００８２】
図１３は図１に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例（多層積層半田バンプ）を示す半導体ウエハまたはチップの模式断面図である。図１４は図７に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例（多層積層半田バンプ）のバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半田メッキ完了時点）である。図１５は図８に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例（多層積層半田バンプ）のバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜最下層膜加工完了時点）である。図１６は図９に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例（多層積層半田バンプ）のバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（リフロー完了時点）である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置に関する変形例を説明する。
【００８３】
変形例のバンプ構造は、基本的に図１に示すものと同じであるが、図１３に示すように、半田バンプ７を上下方向に分割する金属隔壁（第１の金属隔壁３８、第２の金属隔壁３９）が複数になっている点が異なっている。これは、金属隔壁を挿入することによる半田内におけるエレクトロマイグレーション抑制効果が、半田層の厚さが薄くなるほど大きくなるからである。
【００８４】
次に、バンプ形成プロセスをセクション２の図２から図９を参照しながら、説明する。
【００８５】
図３から図６は、セクション２と同じであり、図６の状態のウエハに対して、図１４（図７に対応）のように処理する。すなわち、ウエハのデバイス面１ａ側に、たとえば、通常のリソグラフィにより、半田めっき用レジスト膜３２を形成する。次に、たとえば電気メッキにより、半田バンプの下部７ａを形成する。次に、半田バンプの下部７ａ上に、たとえば電気メッキにより、第１の金属隔壁３８となるニッケル膜（例えば、厚さ２．５マイクロメートル程度）を形成する。次に、たとえば電気メッキにより、半田バンプの中央部７ｂを形成する。次に、半田バンプの中央部７ｂ上に、たとえば電気メッキにより、第２の金属隔壁３９となるニッケル膜（例えば、厚さ２．５マイクロメートル程度）を形成する。次に、たとえば電気メッキにより、半田バンプの上部７ｃを形成する。その後、不要になったレジスト膜３２を、例えば、アッシング等により、全面除去する。
【００８６】
次に、図１５に示すように、下部ＵＢＭ膜１６ａを、たとえば、ウエットエッチング（たとえばアンモニアおよび過酸化水素水混合溶液等の過酸化水素系のエッチング液）等により、自己整合的に、パターニングする。
【００８７】
次に、図１６に示すように、第１リフロー処理（たとえば、摂氏２４０度から２６０度程度）することにより、半田バンプ７（たとえば、鉛フリー半田）を略球形に整形する。ＴｉＷ膜１６ａは、半田に濡れず、銅膜１６ｂおよびニッケル膜１６ｃ、３８、３９は、半田に濡れるので、整形は、自律的に行われる。
【００８８】
５．前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察（主に図１７から図２０）
図１７は本願の各実施の形態（変形例を含む）の原理を説明するためのチップ上ＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）側ニッケル層表面の金属間化合物層と半田界面のイオン等の流れを説明する半田バンプのチップ端部の模式断面図（バンプ中間部に金属隔壁を有さないものであって、金属間化合物層成長完了前）である。図１８は本願の各実施の形態（変形例を含む）の原理を説明するためのチップ上ＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）側ニッケル層表面の金属間化合物層と半田界面のイオン等の流れを説明する半田バンプのチップ端部の模式断面図（バンプ中間部に金属隔壁を有さないものであって、金属間化合物層成長完了後）である。図１９は本願の各実施の形態（変形例を含む）の原理を説明するためのチップ上ＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）側ニッケル層表面の金属間化合物層と半田界面のイオン等の流れを説明する半田バンプのチップ端部の模式断面図（バンプ中間部に金属隔壁を有するものであって、金属間化合物層成長完了後）である。図２０はバンプ径と本願の各実施の形態（変形例を含む）のエレクトロマイグレーション抑制効果が著しくなるクリティカル半田厚さの関係を示す曲線グラフである。これらに基づいて、前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察を行う。
【００８９】
車載用電子機器などでは、エンジンに近い部位へ半導体装置を設置し動作させる必要がある。この場合、高い温度において、十分な信頼性を満足することが必須となる。ところが、環境負荷低減のための鉛フリー半田を使用した場合には、目標とする接合信頼性を確保することが難しくなる。一方で、集積化の進行により製品の端子数は増加する傾向にある。同一のチップサイズで端子数を増加させるには、フリップチップ実装技術が広く用いられているが、信頼性上の課題も多い。その一つが、エレクトロマイグレーション耐性の確保である。チップと基板を接続する半田バンプが、端子数の確保のために小径化される傾向にあるため、電気信号を伝える際の電流密度が高くなる傾向にある。エレクトロマイグレーションは、金属中を伝導する電子が金属原子との衝突によって起こる運動量交換を駆動力とする原子輸送現象であるため、電流密度が高くなるとより加速されてしまう。さらに、融点の低い金属ほど原子輸送を起こしやすい傾向があるため、無鉛半田を用いた半田バンプのエレクトロマイグレーション耐性を確保する必要性は非常に高まっている。
【００９０】
一般的な構造でチップと基板を接続するような場合においても、ポリイミドの開口径や、半田バンプの直径が十分に大きい場合には、長期信頼性におけるリスクは低い。ところが、微細化のニーズにより回路規模や機能が増加するにつれて、単位チップ面積あたりに配置される信号、および電源の入出力端子、すなわち半田バンプによる基板との接続部位の数が増加する傾向にある。その際には、ポリイミド開口径や半田バンプの直径は縮小化されることとなるが、入出力端子に流れる信号、いいかえると電流値はさほど低下しない。したがって、単位面積あたりに流れる電流、すなわち電流密度が増加することとなる。
【００９１】
一般に、ＬＳＩに用いられる配線は電流経路に対する断面積が小さく、日常生活に用いられる配線と比べて過大な電流密度の状態で用いられる。たとえば、家庭に電力を供給されるために用いられている市販の電線は１０３Ａ/ｃｍ２程度の電流密度を上限として、実際にはそれよりもかなり小さな電流密度で使われている。一方でＬＳＩの配線は、バンプ接合部を配線と見なした場合で１０３〜１０４Ａ/ｃｍ２、Ｓｉチップ内のＣｕやＡｌなどで形成される配線では１０５〜１０６Ａ/ｃｍ２の電流密度で用いられることが多い。これは、ＬＳＩの配線が非常に微細で表面積比が高いことや、周囲を二酸化ケイ素などの放熱性の良い物質で覆われていることから、ジュール発熱などによる温度上昇が抑制され、それによる溶断が発生しにくいためである。
【００９２】
ところが、電流密度が高い状態では、エレクトロマイグレーションと呼ばれる原子輸送現象が発生することが知られている。一般的に金属に電流を流すという事象は、金属結合状態を形成している原子群の場に電位差が生じることにより、放出された最外殻の電子が自由電子となって陰極側から陽極側に移動する現象である。このとき、電界によって加速された電子は、金属原子（最外殻の電子を放出しているので、イオン状態にある）に衝突することによって加速が抑制され、移動速度が平均化される。このとき、衝突から衝突までの電子の移動距離の平均値は平均自由行程と呼ばれ、この距離が短いほど電気抵抗が高いことを示している。同時に、この電子と金属原子の衝突は、運動量交換を伴う。比較的早い速度で移動してきた電子と、ほぼ同じ場所で静止していると見なされる金属原子が衝突した場合には、電子の運動量が金属原子へ伝達する。電子と金属原子では、その大きさが数桁も異なるので、1回あたりの衝突による運動量交換はさほど大きいものではない。したがって、単位時間当たりの衝突回数が少ない場合、言い換えると電流密度が低い状態では、金属原子を移動させる運動量には成りえない。ところが、電流密度が増加することにより、単位時間当たりの衝突回数は増加し、それによって金属原子が受け取る運動量も増加し、原子輸送の駆動力となりうる。また、この運動量は電子流の方向に働くため、金属原子は陰極側から陽極側に向かって移動する。この力は電子風力と呼ばれる。
【００９３】
前述のように、半田バンプ７はＳｎＡｇなどの半田とＮｉなどのＵＢＭ（１６）によって形成されるが、ＳｎとＮｉ、もしくはＳｎとＣｕなどの組み合わせでは、熱拡散によって金属間化合物が形成される。たとえば、Ｃｕ３Ｓｎ，Ｃｕ６Ｓｎ５，Ｎｉ３Ｓｎ４などであり、それぞれ７．７％，５．１％，１１．４％の体積収縮を伴う。前述のエレクトロマイグレーションによる原子輸送と金属間化合物の形成によって、原子が疎となる部分にはボイドとよばれる欠損が発生する。これが成長することによって接続部の抵抗が増加し、終には断線が生じてしまう。
【００９４】
この原子の輸送を、図を用いて説明する。図１７は基板への実装が完了し、電流が流れ始めた初期の状態と原子輸送を模したものである。ＵＢＭ（１６）はＮｉ、半田はＳｎＡｇとした。ＮｉとＳｎＡｇ（半田層７）の接合部には金属間化合物（Ｉｎｔｅｒｍｅｔａｌｉｃ  Ｃｏｍｐｏｕｎｄ）としてＮｉ３Ｓｎ４が形成される。すなわち、金属間化合物層４１の形成である。ボイドは金属間化合物層４１とＳｎＡｇ（７）の界面で発生、成長することが知られており、この界面に対していくつかの駆動力によって原子が移動する。なお、＋記号は界面への原子の流入を、−記号は界面からの原子の流出を表現している。Ｎｉが陰極側、Ｓｎが陽極側の場合を示す。半田側では、体積が比較的大きいことから界面からのＳｎ，Ｎｉの流出が主の原子輸送となる。このとき、移動した原子と交換に原子空孔（Ｖａｃａｎｃｙ）が逆方向に移動する。この輸送をＪｅｍとする。一方で、金属間化合物層４１の内部では、濃度勾配による拡散を駆動力としてＮｉが界面に向けて移動する。この輸送をＪｃｈｅｍとする。同時に、電子風力によるエレクトロマイグレーションでＮｉが界面に向けて移動する。この輸送をＪ’ｅｍとする。このとき、金属間化合物層４１内部では陽極側で原子が密となり、陰極側で原子が疎となる。これによって陰極側は引張応力、陽極側は圧縮応力の状態となるために、応力勾配が電子流方向とは逆方向への駆動力となって輸送が生じる。この輸送をＪｓとする。これらの原子輸送の収支Ｊｉｍｃ/ｓｎは、図１７に示すようなものとなる。
【００９５】
図１７の状態から時間が経過すると、金属間化合物の生成がほぼ飽和状態となる。この状態における原子輸送を図１８（たとえば、基板等への実装後の状態）にて説明する。濃度勾配による拡散が消失するため、原子輸送の収支Ｊｉｍｃ/ｓｎは図１８に示すようなものとなる。なお、金属間化合物は、１次リフロー、２次リフローおよび、その後の基板等への実装等の熱処理により、形成される。
【００９６】
すなわち、濃度勾配による化学ポテンシャルを駆動力とした原子輸送が寄与しなくなるため、流出の寄与度が高まる。したがって、ボイドが成長し始める箇所が金属間化合物層４１とＳｎＡｇ（半田層７）の界面となることが説明される。
【００９７】
前記のような過程で、バンプの中に半田と金属間化合物層４１が積層した構造が実現する。その結果、金属間化合物層４１で積層化することによって、ＳｎＡｇ層７ａ内にも有意な応力勾配とそれによる逆流Ｊ’ｓが生じる。図１９にその概念を示す。図１７および図１８に示した界面の原子流束と比較して、ＳｎＡｇ（半田層７ａ）中の逆流分だけ総流束が低下する。たとえば、ＵＢＭ（１６）と半田の界面の原子輸送の収支Ｊｉｍｃ/ｓｎは図１９（下部）に示すようなものとなる。図１９図の時点は、図１８と同じであり、金属間化合物層４１は、１次リフロー、２次リフローおよび、その後の基板等への実装等の熱処理により、形成される。従って、少なくとも、１次リフロー後には、図１、図９、図１２、および図１６の第１の金属隔壁３８、第２の金属隔壁３９、内部バンプ用メタルランド４０（Ｎｉランド）およびメタルパッド１２と半田層の間には、図１９に示すように、金属間化合物層４１が形成されている。
【００９８】
また、バンプ中の金属間化合物層４１と陽極側の半田の界面における収支は、図１９（上部）に示すようなものとなる。図１８等と比較して、逆流分の原子輸送が生じることが分かる。すなわち、空孔の蓄積によるボイド発生、成長が抑制されると期待される。これは、エレクトロマイグレーションによって電子流方向に移動した原子によって、単一の膜内には濃度勾配、言い換えると応力勾配が生じることになり、その勾配を緩和するために電子流と逆方向に原子が移動する駆動力となることを応用したものである。これまで広く用いられてきた半田バンプでは、ＳｎＡｇ（半田層）などの半田部は大きな体積を有していたため、この応力勾配による逆流は無視できるほど小さかった。そこで、ＳｎＡｇ（半田層）などの半田層とＮｉなどの金属層を複数回積み重ねることにより、ＳｎＡｇ部（半田層７，７ａ，７ｂ，７ｃ）にもエレクトロマイグレーション起因の応力勾配を誘起することによって期待する抑制効果が得られる。積層の際の各層の膜厚は、逆流応力が有意になる膜厚に最適化すればよい。
【００９９】
この逆流応力によるエレクトロマイグレーション発生のしきい値は、各種のデータから、３０Ａ/ｃｍ程度と考えられる。これは、電子風力による陰極から陽極に向けたエレクトロマイグレーション起因の原子輸送と、応力勾配による陽極から陰極に向けた逆流が均衡し、実効的な原子輸送が生じないと見なされる条件を示している。具体的には、配線長と電流密度の積がこの数値よりも小さければ、ボイドの発生、成長は起こらない。たとえば、５００ｍＡの電流が流れる場合を考える。バンプを直径８０マイクロメートル程度の円柱と考えると、断面積は約５ｘ１０−５ｃｍ２となる。したがって、電流密度は１００００Ａ/ｃｍ２程度となる。３０Ａ/ｃｍのしきい条件を満足するには、３ｘ１０−３ｃｍの配線長、いいかえると半田長となる必要がある。したがって、半田層の厚さが３０マイクロメートル以下となるように、複数回積層化すればよい。また、バンプ径が小さくなり、ＵＢＭ（１６）と半田界面の金属間化合物層４１と基板と半田界面の金属間化合物層４１で挟まれる半田が、前述のように求めた厚さを下回る場合には同様な効果が顕著になると考えられる。
【０１００】
なお、５００ｍＡの電流が流れることを前提とした場合、バンプ径と逆流効果が期待される半田層の厚さの関係は図２０のようになる。バンプに流れる電流は、チップ側の入出力端子の能力によって決まるので、チップ側の製造プロセステクノロジーによって変わるものではないため、電流値は変わらないと考えて差し支えない。このとき、電流密度が増大するため、逆流応力が顕著となる半田厚も小さくなる。したがって、バンプの微細化が進むにつれて、ＵＢＭ（１６）と半田界面の金属間化合物層４１と基板と半田界面の金属間化合物層４１で挟まれる半田の厚さが図２０に示した数値と同等か、または、これよりも小さくなるように、厚さを調整することが有効である。
【０１０１】
６．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１０２】
例えば、前記実施の形態では、主に銅系埋め込み配線を有するデバイスを対象に具体的に説明したが、本発明はそれに限定されるものではなく、アルミニウム系非埋め込み配線、銀系埋め込み配線その他のメタル系埋め込み配線を有するデバイスにも適用できることは言うまでもない。
【０１０３】
また、銅に対するバリアメタルとして、窒化タンタル系バリアメタルを例にとり具体的に説明したが、本発明はそれに限定されるものではなく、窒化チタン系バリアメタル（Ｔｉ/ＴｉＮの多層バリアを含む）、ルテニウム系バリアメタル等のその他のバリアメタルでも良いことは、言うまでもない。また、ここでは、ＴａＮ膜単層のバリアメタルの例をとり具体的に説明したが、本発明はそれに限定されるものではなく、Ｔａ/ＴａＮの多層バリアでも良いことは、言うまでもない。
【０１０４】
更に、絶縁性銅拡散バリア膜として、主にＳｉＣ等を用いた例を具体的に説明したが、本発明はそれに限定されるものではなく、ＳｉＣＮ，ＳｉＮ等、その他の膜であってもよいことは言うまでもない。
【０１０５】
前記実施の形態では、主に単結晶シリコンウエハをスターティングマテリアルとして、半導体集積回路装置を形成する例を示したが、本発明はそれに限定されるものではなく、ＳＯＩウエハ、エピタキシウエハ等をスターティングマテリアルとして、半導体集積回路装置を形成する場合にも適用できることは言うまでもない。また、ウエハの母材としては、シリコン系半導体のほか、ＳｉＧｅ，ＧａＡｓ，ＳｉＣ，ＧａＮ，ＩｎＰ等の化合物半導体にも適用できることは言うまでもない。
【符号の説明】
【０１０６】
１  半導体ウエハ（半導体基板）
１ａ  基板又はウエハのデバイス面（第１の主面）
１ｂ  基板又はウエハの裏面（第２の主面）
１ｓ  基板又はウエハのＰ型単結晶シリコン基板部
２  半導体基板又は集積回路チップ（半導体チップ領域）
３  タングステンプラグ
４  窒化シリコンライナー膜（エッチストップ膜）
５  プリメタル層間絶縁膜
６  基板コンタクト領域
７  （チップ上の）半田バンプ
７ａ  （チップ上の）半田バンプの下部
７ｂ  （チップ上の）半田バンプの上部（または中央部）
７ｃ  （チップ上の）半田バンプの上部
８  ＭＩＳＦＥＴ
９  有機系ファイナルパッシベーション膜（ポリイミド系膜）
１０  埋め込み型第８配線層上バリアメタル膜（ＴｉＮ膜）
１１  無機系ファイナルパッシベーション膜（ＳｉＯＮ膜）
１２  メタルパッド
１３  埋め込まれた銅配線
１４  ＳｉＣ系絶縁性バリア膜
１５  プラズマＴＥＯＳ系主層間絶縁膜
１６  ＵＢＭ膜（ＵＢＭパッド）
１６ａ  下部ＵＢＭ膜（ＴｉＷ膜）
１６ｂ  下部銅膜
１６ｃ  ニッケル膜
１７  ファイナルパッシベーション膜
１８  グローバル配線上層配線層間絶縁膜
１９  グローバル配線下層配線層間絶縁膜
２０  ダイシング領域（スクライブ領域）
２１  ノッチ
２２  外部の半田バンプ
２３  銅埋め込み配線
２４  ＳｉＣ系絶縁性バリア膜
２５  ＳｉＯＣ系主層間絶縁膜
２６  パッケージ配線基板
２７  外部バンプ用メタルランド部
２８  アンダーフィル樹脂
２９  封止樹脂体
３０  下部ファイナルパッシベーション開口
３１  上部ファイナルパッシベーション開口
３２  半田めっき用レジスト膜
３３  銅埋め込み配線
３４  ＳｉＣ系絶縁性バリア膜
３５  ＳｉＯＣ系主層間絶縁膜
３６  ＵＢＭめっき用レジスト膜
３７  素子分離領域（ＳＴＩ絶縁膜領域）
３８  第１の金属隔壁
３９  第２の金属隔壁
４０  配線基板上の内部バンプ用メタルランド（Ｎｉランド）
４１  金属間化合物層
４３  銅埋め込み配線
４４  ＳｉＣ系絶縁性バリア膜
４５  ＳｉＯＣ系主層間絶縁膜
５３  銅埋め込み配線
５４  ＳｉＣ系絶縁性バリア膜
５５  ＳｉＯＣ系主層間絶縁膜
６３  銅埋め込み配線
６４  ＳｉＣ系絶縁性バリア膜
６５  ＳｉＯＣ系主層間絶縁膜
７３  第７層銅埋め込み配線
７４  ＳｉＣ系絶縁性バリア膜
７５  プラズマＴＥＯＳ系主層間絶縁膜
８３  第８層銅埋め込み配線
８４  ＳｉＣ系絶縁性バリア膜
８５  プラズマＴＥＯＳ系主層間絶縁膜
２０１  ＦＥＯＬ工程
２０２  ＢＥＯＬ工程
２０３  半田バンプ形成工程
２０４  ウエハプローブ検査工程
２０５  バンプ高さ検査工程
２０６  ウエハダイシング工程
２１１  フリップチップボンディング工程
２１２  アンダーフィル工程
２１３  樹脂封止工程
２１４  外部半田バンプ形成工程
Ｈ  バンプ高さ
Ｊｃｈｅｍ  金属間化合物層における濃度勾配による流れ
Ｊｅｍ  半田内におけるエレクトロマイグレーションによる流れ
Ｊｉｍｃ/ｓｎ  金属間化合物層/半田界面の流量収支
Ｊｓ  金属間化合物層における応力勾配による流れ
Ｊ’ｅｍ  金属間化合物層におけるエレクトロマイグレーションによる流れ
Ｊ’ｓ  半田内における応力勾配による流れ
Ｍ１  埋め込み型第１配線層
Ｍ２  埋め込み型第２配線層
Ｍ３  埋め込み型第３配線層
Ｍ４  埋め込み型第４配線層
Ｍ５  埋め込み型第５配線層
Ｍ６  埋め込み型第６配線層
Ｍ７  埋め込み型第７配線層
Ｍ８  埋め込み型第８配線層
ＰＭ  プリメタル領域
ＷＳ  半導体基板上の配線層
【図１】
2013110338.tif 000003
【図２】
2013110338.tif 000004
【図３】
2013110338.tif 000005
【図４】
2013110338.tif 000006
【図５】
2013110338.tif 000007
【図６】
2013110338.tif 000008
【図７】
2013110338.tif 000009
【図８】
2013110338.tif 000010
【図９】
2013110338.tif 000011
【図１０】
2013110338.tif 000012
【図１１】
2013110338.tif 000013
【図１２】
2013110338.tif 000014
【図１３】
2013110338.tif 000015
【図１４】
2013110338.tif 000016
【図１５】
2013110338.tif 000017
【図１６】
2013110338.tif 000018
【図１７】
2013110338.tif 000019
【図１８】
2013110338.tif 000020
【図１９】
2013110338.tif 000021
【図２０】
2013110338.tif 000022