(57)【要約】【課題】カレントモード制御方式であっても負荷変動の影響を受けにくく、総合ゲインが常に一定の周波数特性が得られるようにする。【解決手段】  負荷（１０）のモニタ電圧値について基準電圧値との電圧差分値を演算し（１０１）、この電圧差分値に電圧フィードバックの比例定数を乗算し（１０２）、モニタ電流値に積分定数を乗算し（１０４）、この積分定数が乗算されたモニタ電流値と電圧差分値とを乗算し（１０５）、この乗算結果に１つ前の値を加算し（１０６，１０７）、この加算結果に電圧フィードバックの比例定数が乗算された電圧差分値を加算して基準電流値を取得し（１０３）、モニタ電流値について基準電流値との電流差分値を演算し（１０８）、電流差分値に電流フィードバックの比例定数を乗算して（１０９）ＤＣ−ＤＣコンバータの出力制御値を得る。【選択図】      図１
2013110935.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を断続出力するスイッチング手段と、
前記スイッチング手段の断続出力を整流平滑して負荷に出力する整流平滑手段と、
前記負荷への出力電流を検出してモニタ電流値を得る電流検出手段と、
前記負荷への出力電圧を検出してモニタ電圧値を得る電圧検出手段と、
前記モニタ電流値及びモニタ電圧値それぞれに基づいて出力制御値を演算する制御手段と、
前記制御手段の演算結果に基づいて前記スイッチング手段をスイッチング駆動する駆動手段と
を具備し、
前記制御手段は、
前記モニタ電圧値について基準電圧値との電圧差分値を演算する第１の演算手段と、
前記電圧差分値に電圧フィードバックの比例定数を乗算する第１の乗算手段と、
前記モニタ電流値に積分定数を乗算する第２の乗算手段と、
前記第２の乗算手段の乗算結果と前記電圧差分値とを乗算する第３の乗算手段と、
前記第３の乗算手段の乗算結果に１つ前の値を加算する遅延加算手段と、
前記遅延加算手段の加算結果に前記第１の乗算手段の乗算結果を加算して基準電流値を得る加算手段と、
前記モニタ電流値について前記基準電流値との電流差分値を演算する第２の演算手段と、
前記電流差分値に電流フィードバックの比例定数を乗算して前記出力制御値を得る第４の乗算手段と
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
スイッチング手段による直流電圧の断続出力を整流平滑して負荷に出力する際に、前記負荷への出力電流及び出力電圧をそれぞれ検出してモニタ電流値及びモニタ電圧値を取得し、記負荷への出力電圧を検出してモニタ電圧値を取得し、前記モニタ電流値及びモニタ電圧値それぞれに基づいて出力制御値を演算し、その演算結果に基づいて前記スイッチング手段をスイッチング駆動するＤＣ−ＤＣコンバータに用いられ、
前記モニタ電圧値について基準電圧値との電圧差分値を演算し、
前記電圧差分値に電圧フィードバックの比例定数を乗算し、
前記モニタ電流値に積分定数を乗算し、
この積分定数が乗算されたモニタ電流値と前記電圧差分値とを乗算し、
この乗算結果に１つ前の値を加算し、
この加算結果に前記電圧フィードバックの比例定数が乗算された電圧差分値を加算して基準電流値を取得し、
前記モニタ電流値について前記基準電流値との電流差分値を演算し、
前記電流差分値に電流フィードバックの比例定数を乗算して前記出力制御値を得ることを特徴とするＤＣ−ＤＣコンバータの出力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無負荷の大きな装置に用いられるカレントモード制御方式のＤＣ／ＤＣコンバータとその出力制御方法に関する。
【背景技術】
【０００２】
例えば固体化レーダー送信装置用電源、ＣＰＵ用電源のような、無負荷の大きな装置にあっては、安定したマルチフェーズで処理可能なカレントモード制御方式のＤＣ／ＤＣコンバータがよく用いられる。このカレントモード制御方式は、インダクタ電流をマイナーループとしており、伝達関数が１次遅れであるため、高速化が容易であり、入力電圧の影響を受けない優れた制御方式である。
【０００３】
例えば、非特許文献１の記載によれば、カレントモード制御方式におけるコンバータの伝達関数Gc(s)は（１）式で表される。
【数１】
2013110935.tif 000003
【０００４】
ここで、Roは負荷抵抗、Riは電流センス抵抗で、Ro/RiがDCゲインとなる。ωzはゼロ角周波数、ωpは極角周波数である。
【数２】
2013110935.tif 000004
【０００５】
ここで、Coは出力コンデンサ容量、ESRは出力コンデンサの等価直列抵抗、Roは負荷抵抗である。
【０００６】
しかしながら、上記カレントモード制御方式では、ゲインが負荷抵抗に依存し、極角周波数が負荷抵抗と出力コンデンサによって決まるため、負荷変動の影響を大きく受けてしまうという問題がある。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】An Accurate Control Loop Model for Current-Mode Step-down Controllers-Maxim, APPLICATION NOTE 3440 "An Accurate Control Loop Model for Current-mode Step-Down Controllers", http://www.maxim-ic.com/app-index.mvp/id/3440
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上述べたように、カレントモード制御方式のＤＣ／ＤＣコンバータでは、ゲインが負荷抵抗に依存し、極角周波数が負荷抵抗と出力コンデンサによって決まるため、負荷変動の影響を大きく受けてしまうという問題がある。
【０００９】
本実施形態は上記の課題に鑑みてなされたもので、カレントモード制御方式であっても負荷変動の影響を受けにくく、総合ゲインが常に一定の周波数特性が得られるＤＣ−ＤＣコンバータ及びその出力制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本実施形態によれば、スイッチング手段により直流電圧を断続出力し、この断続出力を整流平滑手段により整流平滑して負荷に出力するＤＣ−ＤＣコンバータにおいて、電流検出手段により前記負荷への出力電流を検出してモニタ電流値を取得すると共に、電圧検出手段により前記負荷への出力電圧を検出してモニタ電圧値を取得し、前記モニタ電流値及びモニタ電圧値それぞれに基づいて出力制御値を演算し、この演算結果に基づいて前記スイッチング手段をスイッチング駆動する構成であって、前記出力制御値の演算は、第１の演算手段により前記モニタ電圧値について基準電圧値との電圧差分値を演算し、第１の乗算手段により前記電圧差分値に電圧フィードバックの比例定数を乗算し、第２の乗算手段により前記モニタ電流値に積分定数を乗算し、第３の乗算手段により前記第２の乗算手段の乗算結果と前記電圧差分値とを乗算し、遅延加算手段により前記第３の乗算手段の乗算結果に１つ前の値を加算し、加算手段により前記遅延加算手段の加算結果に前記第１の乗算手段の乗算結果を加算して基準電流値を取得し、第２の演算手段により前記モニタ電流値について前記基準電流値との電流差分値を演算し、第４の乗算手段により前記電流差分値に電流フィードバックの比例定数を乗算して前記出力制御値を取得することを特徴とするものである。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係るＤＣ／ＤＣコンバータのカレントモード制御回路の構成を示す回路図。
【図２】図１に示す制御回路を降圧型ＤＣ／ＤＣコンバータに組み込んだ構成を示すブロック回路図。
【図３】図２に示す回路のコンバータゲイン、制御ゲイン及び総合ゲインを示すボード線図。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本実施形態に係る目標追跡システムを説明する。
【００１３】
図１は本実施形態に係るＤＣ／ＤＣコンバータのカレントモード制御回路の構成を示す回路図、図２は図１に示す制御回路を組み込んだ降圧型ＤＣ／ＤＣコンバータの構成を示すブロック回路図である。
【００１４】
まず、図２において、直流電圧源１の電圧出力は、ＦＥＴまたはトランジスタ等による第１及び第２のスイッチ素子２，３それぞれのオン・オフによって、ダイオード４に逆バイアスとして周期的に与えられる。このダイオード４に断続的に発生する電圧はインダクタ５及びキャパシタ７による平滑回路によって平滑され、直流電圧Ｖ0となって負荷回路１０に出力される。
【００１５】
ここで、上記インダクタ５の出力ラインには、負荷電流（インダクタ電流）ＩL を検出するための電流センサ６が設けられ、キャパシタ７の出力端には抵抗８，９による電圧モニタ回路が接続されている。電流センサ６で得られたモニタ電流IL 及び電圧モニタ回路で得られたモニタ電圧VMはそれぞれＡ／Ｄ（アナログ／デジタル）コンバータ１１，１２でデジタル変換された後、本実施形態の制御回路１００に送られる。
【００１６】
この制御回路１００は、上記電流モニタ結果ＩL(t)及び電圧モニタ結果VM(t)から、安定化出力を得るための最適なＰＷＭ（Pulse-width modulation：パルス幅変調）制御信号U(t)を生成する。このＰＷＭ制御信号U(t)はＰＷＭ回路１３に送られる。このＰＷＭ回路１３は、上記スイッチ素子２，３を駆動する駆動回路１４，１５にＰＷＭ制御信号に基づくオン・オフ指令信号を与えるもので、駆動回路１４，１５はそれぞれオン・オフ指令の発生タイミングでスイッチ素子２，３のオン期間、オフ期間を決定し駆動する。
【００１７】
上記制御回路１００では、図１に示すように、電圧モニタ回路からのモニタ電圧VMは、同時に入力される基準電圧Vrefと共に減算器１０１に送られ、これによって両者の差分値が演算される。この差分値演算結果E(t) は乗算器１０２において電圧フィードバックの比例定数KP1が乗算されて加算器１０３に送られる。また、上記差分値演算結果E(t) は乗算器１０４に送られる。
【００１８】
一方、上記電流センサ６からのモニタ電流ＩL(t)は、乗算器１０５にて積分定数Ａが乗算され、その乗算結果Kiは電圧フィードバック値として乗算器１０４に送られて差分値演算結果E(t)と乗算される。この乗算結果は加算器１０６に送られ、Z-1遅延器１０７のＺ変換によって得られるZ-1すなわち、加算器１０６の１つ前のデータが加算されて加算器１０３に送られ、上記乗算器１０２の出力に加算される。加算器１０３の加算結果は基準電流Iref(t)として減算器１０８に送られ、モニタ電流ＩL(t)との差分値が演算される。この差分値演算結果は乗算器１０９において電流フィードバックの比例定数KP2が乗算される。この乗算結果は上記ＰＷＭ制御信号U(t) としてＰＷＭ回路１３に送られる。
【００１９】
尚、上記構成においては、電圧フィードバックループがＰＩ（比例・積分）制御、電流フィードバックループがＰ（比例）制御のカレントモード制御方式を採用しているが、電圧フィードバックループがＰ制御やＰＩＤ（比例・積分・微分）制御でもかまわない。また、電流フィードバックループがＰＩ制御やＰＩＤ制御でもかまわない。
【００２０】
また、ＰＷＭ回路１３は、メインの回路方式によっては周波数変調回路（ＰＦＭ）や位相変調回路等も利用可能である。また、演算結果のオーバーフローを防止するためのリミッタ回路を設けてもよい。
【００２１】
上記構成による制御回路１００について、さらに具体的な処理動作を説明する。
【００２２】
まず、図１に示す回路において、ＰＷＭ制御信号U(t)について式をたてる。  
【数３】
2013110935.tif 000005
【００２３】
【数４】
2013110935.tif 000006
【００２４】
ここで、fsをサンプリング周波数、カットオフ周波数をfcとすると、KIは  
【数５】
2013110935.tif 000007
【００２５】
が成立する。そこで、fcを（３）式と一致させれば、コンバータと制御回路の総合伝達関数は負荷に依存しなくなる。負荷抵抗Roは直接測定できないため、出力電圧と出力電流をモニタし、計算すれば求められるが、余分な回路が増えてしまう。インダクタンス電流は出力電流に比例しているため、カレントモードで検出する値に定数ａを掛けることにより出力電流が得られる。
【数６】
2013110935.tif 000008
【００２６】
（７）式のTsはサンプリング周期である。また、出力電圧は通常定電圧であるため、定数として使用すると、計算がより簡素化され高速な演算が可能となる。積分定数部分をAとすると、  
【数７】
2013110935.tif 000009
【００２７】
が得られ、図１で示したブロック図のKIの部分が得られる。
【００２８】
（５）式、（８）式より、  
【数８】
2013110935.tif 000010
【００２９】
となり、積和演算のみで出力U(t)が得られるため、ＤＳＰ(デジタル・シグナル・プロセッサ)等の高速の演算器が使用できる。
【００３０】
図３はコンバータゲイン、制御ゲイン、および総合ゲインの周波数特性を示すボード線図である。図では軽い負荷時と重い負荷時のコンバータゲイン、制御ゲイン、および総合ゲインを表している。図に示されるように、コンバータゲインは負荷が変動すると、ゲインが変わるが、それに応じて制御ゲインを変えることにより、総合ゲインは常に一定であることを表している。
【００３１】
以上より、インダクタンス電流にて定数Ａを掛けそれを積分定数とすることにより、カレントモード制御方式の欠点であった負荷変動の影響を無くすことができ、しかも高速に処理することが可能であるため、応答性の改善が図れる。
【００３２】
尚、上記実施形態はそのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせでもよい。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００３３】
１…直流電圧源、２，３…スイッチ素子、４…ダイオード、５…インダクタ、６…電流センサ、７…キャパシタ、８，９…抵抗、１０…負荷回路、１１，１２…Ａ／Ｄコンバータ、１３…ＰＷＭ回路、１４，１５…駆動回路、１００…制御回路、１０１…減算器、１０２…乗算器、１０３…加算器、１０４…乗算器、１０５…乗算器、１０６…加算器、１０７…Z-1遅延器、１０８…減算器、１０９…乗算器。
【図１】
2013110935.tif 000011
【図２】
2013110935.tif 000012
【図３】
2013110935.tif 000013