(57)【要約】【課題】積分回路を構成する積分用コンデンサが飽和状態になることにより積分回路が正常に動作しなくなる事態を回避する。【解決手段】積分回路７の積分用コンデンサＣ１の一方の端子および接地電位が与えられる電源線６の間には第３スイッチＳＷ３が接続される。第１コンパレータＣＰ１は、電圧Ｖｏおよび最大値規定電圧Ｖth2を比較する。第２コンパレータＣＰ２は、電圧Ｖｏおよび最小値規定電圧Ｖth1を比較する通常状態と電圧Ｖｏおよび飽和検出電圧Ｖth3を比較する飽和検出状態とを切替可能に構成されている。制御ロジック１３は、第２コンパレータＣＰ２を、積分回路７が放電状態である期間に通常状態に切り替え、充電状態である期間に飽和検出状態に切り替える。制御ロジック１３は、比較信号Ｓｃ２に基づいて電圧Ｖｏが電圧Ｖth3に達すると第３スイッチＳＷ３をオンして積分用コンデンサＣ１の電荷を放電する。【選択図】図１
2013031082.tif 000002
【特許請求の範囲】
【請求項１】
積分回路および前記積分回路の動作を制御する制御回路を備え、入力電圧に応じた周波数を持つ出力信号を出力するＶ−Ｆ変換回路であって、
前記積分回路は、
オペアンプと、
一方の端子が前記オペアンプの反転入力端子に接続された積分用抵抗と、
前記オペアンプの反転入力端子および出力端子の間に接続された積分用コンデンサと、
前記積分用コンデンサの電荷を放電可能な電荷放電手段と、
前記入力電圧が印加される２つの入力端子間に互いに直列に接続されるとともに、それらの相互接続点が前記オペアンプの非反転入力端子に接続された２つの入力用抵抗と、
前記２つの入力端子のうち高電位側の入力端子および前記積分用抵抗の他方の端子の間に接続された第１スイッチと、
前記２つの入力端子のうち低電位側の入力端子および前記積分用抵抗の他方の端子の間に接続された第２スイッチと、
を備え、
前記第１スイッチがオフされるとともに前記第２スイッチがオンされる充電状態および前記第１スイッチがオンされるとともに前記第２スイッチがオフされる放電状態が交互に繰り返されることにより前記オペアンプの出力端子から三角波状の電圧が出力され、
前記制御回路は、
前記オペアンプの出力電圧と、前記三角波の最小値を規定する最小値規定電圧、前記三角波の最大値を規定する最大値規定電圧または前記最大値規定電圧より高い飽和検出電圧とを比較する比較手段と、
前記出力電圧が前記最小値規定電圧に達すると前記第１スイッチをオフするとともに前記第２スイッチをオンし、前記出力電圧が前記最大値規定電圧に達すると前記第１スイッチをオンするとともに前記第２スイッチをオフするスイッチ切替手段と、
前記出力電圧に応じた信号を前記出力信号として出力する信号出力手段と、
前記出力電圧が前記飽和検出電圧に達すると前記電荷放電手段を制御して前記積分用コンデンサの電荷を放電する飽和解除手段と、
を備えていることを特徴とするＶ−Ｆ変換回路。
【請求項２】
前記比較手段は、
前記オペアンプの出力電圧および前記最大値規定電圧を比較する第１コンパレータと、
前記オペアンプの出力電圧および前記最小値規定電圧を比較する通常状態と、前記オペアンプの出力電圧および前記飽和検出電圧を比較する飽和検出状態とを切替可能に構成された第２コンパレータと、
前記積分回路が放電状態である期間に前記第２コンパレータを前記通常状態に切り替え、前記積分回路が充電状態である期間に前記第２コンパレータを前記飽和検出状態に切り替える比較状態切替手段と、
を備えていることを特徴とする請求項１に記載のＶ−Ｆ変換回路。
【請求項３】
前記比較手段は、
前記オペアンプの出力電圧および前記最大値規定電圧を比較する第１コンパレータと、
前記オペアンプの出力電圧および前記最小値規定電圧を比較する第２コンパレータと、
前記オペアンプの出力電圧および前記飽和検出電圧を比較する第３コンパレータと、
を備えていることを特徴とする請求項１に記載のＶ−Ｆ変換回路。
【請求項４】
前記電荷放電手段は、前記オペアンプの出力端子側に接続された前記積分用コンデンサの端子と接地電位が与えられる接地端子との間に接続された電荷放電スイッチであり、
前記飽和解除手段は、前記電荷放電スイッチをオンすることにより前記積分用コンデンサの電荷を放電することを特徴とする請求項１〜３のいずれか一つに記載のＶ−Ｆ変換回路。
【請求項５】
請求項１〜４のいずれか一つに記載のＶ−Ｆ変換回路と、電源電圧を負荷に供給するための一対の電源線間に前記負荷とともに直列に接続されたシャント抵抗とを備え、
前記シャント抵抗の端子電圧が前記Ｖ−Ｆ変換回路に入力され、
前記Ｖ−Ｆ変換回路の出力信号の周波数に基づいて前記負荷に流れる電流を検出することを特徴とする電流検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧に応じた周波数を持つ出力信号を出力するＶ−Ｆ変換回路、および、そのＶ−Ｆ変換回路を備えた電流検出装置に関する。
【背景技術】
【０００２】
入力される電圧（入力電圧）を周波数に変換する電圧−周波数変換（Ｖ−Ｆ変換）を行うＶ−Ｆ変換回路として、積分回路と、その積分回路の動作を制御する制御回路とを備えた構成がある。積分回路は、オペアンプと、オペアンプの反転入力端子および出力端子の間に接続される積分用コンデンサと、積分用コンデンサを通じて流れる電流（充放電電流）を制限する積分用抵抗とを備えている。
【０００３】
上記構成の積分回路は、オペアンプの非反転入力端子に入力電圧の中間電位が与えられるとともに、積分用抵抗を通じて反転入力端子に入力電圧の高電位側電位が与えられると出力電圧が低下する動作状態（放電状態）となる。また、積分回路は、オペアンプの非反転入力端子に中間電位が与えられるとともに、積分用抵抗を通じて反転入力端子に入力電圧の低電位側電位が与えられると出力電圧が上昇する動作状態（充電状態）となる。制御回路は、オペアンプの出力端子から入力電圧に応じた周波数を持つ三角波状の電圧が出力されるように積分回路の動作状態を制御する。このような積分回路においては、積分用コンデンサが飽和した状態では、充電状態から放電状態への切り替えが行えない。そのため、回路の非動作時に、積分用コンデンサの電荷を放電（リセット）するようにしている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１８４０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記した従来技術においては、回路の動作中に積分用コンデンサが飽和するケースが想定されていない。そのため、上記構成のＶ−Ｆ変換回路において、回路の非動作時に積分用コンデンサの電荷を放電しておいた場合でも、回路の動作中に再び積分用コンデンサが飽和すれば、積分回路が正常に動作せず、その結果、Ｖ−Ｆ変換回路としての動作（Ｖ−Ｆ変換動作）が正常に実施されなくなるおそれがある。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、積分回路を構成する積分用コンデンサが飽和状態になることにより積分回路が正常に動作しなくなる事態を回避することができるＶ−Ｆ変換回路、および、そのＶ−Ｆ変換回路を備えた電流検出装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の手段によれば、積分回路と、その積分回路の動作を制御する制御回路とを備え、入力電圧に応じた周波数を持つ出力信号を出力する（電圧−周波数変換動作を行う）Ｖ−Ｆ変換回路である。積分回路は、オペアンプ、積分用抵抗、積分用コンデンサ、電荷放電手段、２つの入力用抵抗、第１スイッチおよび第２スイッチを備えている。２つの入力用抵抗は、入力電圧が印加される２つの入力端子間に互いに直列に接続されている。２つの入力用抵抗の相互接続点は、オペアンプの非反転入力端子に接続されている。すなわち、オペアンプの非反転入力端子には、入力電圧が２つの入力用抵抗により分圧された中間電位が与えられる。従って、オペアンプの非反転入力端子の電圧は、入力電圧の高電位側電位より低くなり、且つ、入力電圧の低電位側電位より高くなる。
【０００８】
オペアンプの反転入力端子には、積分用抵抗の一方の端子が接続されている。オペアンプの反転入力端子および出力端子の間には積分用コンデンサが接続されている。第１スイッチは、２つの入力端子のうち高電位側の（入力電圧の高電位側電位が与えられる）入力端子および積分用抵抗の他方の端子の間に接続されている。第２スイッチは、２つの入力端子のうち低電位側の（入力電圧の低電位側電位が与えられる）入力端子および積分用抵抗の他方の端子の間に接続されている。
【０００９】
積分回路は、基本的には、第１スイッチがオフされるとともに第２スイッチがオンされる充電状態および第１スイッチがオンされるとともに第２スイッチがオフされる放電状態が交互に繰り返される。積分回路が充電状態に設定されると、積分用抵抗の他方の端子の電圧は、入力電圧の低電位側電位に等しくなる。積分用抵抗の一方の端子の電圧は、オペアンプが正常に動作している場合にはイマジナリショートにより、上記中間電位に等しくなる。従って、積分回路が充電状態に設定されると、積分用コンデンサ側から積分用抵抗側に向けて電流（充電電流）が流れる。それにより、積分用コンデンサのオペアンプの出力端子側に接続された端子の電圧、つまりオペアンプの出力電圧が一定の変化率でもって上昇する。なお、上記充電電流の大きさは、積分用抵抗の端子間電圧（中間電位および入力電圧の低電位側電位の差電圧）に応じて定まる。従って、入力電圧が大きいほど充電電流が大きくなり、上記出力電圧の変化率も大きくなる。また、入力電圧が小さいほど充電電流が小さくなり、上記出力電圧の変化率も小さくなる。
【００１０】
また、積分回路が放電状態に設定されると、積分用抵抗の他方の端子の電圧は、入力電圧の高電位側電位に等しくなる。従って、積分回路が放電状態に設定されると、積分用抵抗側から積分用コンデンサ側に向けて電流（放電電流）が流れる。それにより、オペアンプの出力電圧が一定の変化率でもって低下する。なお、上記放電電流の大きさは、積分用抵抗の端子間電圧（入力電圧の高電位側電位および中間電位の差電圧）に応じて定まる。従って、入力電圧が大きいほど放電電流が大きくなり、上記出力電圧の変化率も大きくなる。また、入力電圧が小さいほど放電電流が小さくなり、上記出力電圧の変化率も小さくなる。このような充電状態および放電状態が交互に繰り返されることにより、オペアンプの出力端子から、入力電圧の大きさに応じた周波数を持つ三角波状の電圧が出力される。
【００１１】
制御回路は、比較手段、スイッチ切替手段、信号出力手段および飽和解除手段を備えている。比較手段は、オペアンプの出力電圧と、最小値規定電圧、最大値規定電圧または飽和検出電圧とを比較する。最小値規定電圧は、三角波の最小値（下側のピーク値）を規定する電圧である。最大値規定電圧は、三角波の最大値（上側のピーク値）を規定する電圧である。飽和検出電圧は、最大値規定電圧より高い電圧である。
【００１２】
スイッチ切替手段は、上記比較手段による比較結果に応じて次のように第１スイッチおよび第２スイッチを制御する。すなわち、スイッチ制御手段は、オペアンプの出力電圧が最小値規定電圧に達すると第１スイッチをオフするとともに第２スイッチをオンする。これにより、積分回路は充電状態に設定される。また、スイッチ制御手段は、オペアンプの出力電圧が最大値規定電圧に達すると第１スイッチをオンするとともに第２スイッチをオフする。これにより、積分回路は放電状態に設定される。このような制御により、オペアンプの出力電圧は、上側のピーク値が最大値規定電圧であり且つ下側のピーク値が最小値規定電圧である三角波状の電圧となる。信号出力手段は、オペアンプから出力される三角波状の電圧に応じた信号を出力信号として出力する。つまり、信号出力手段は、入力電圧の大きさに応じた周波数を持つ出力信号を出力する。
【００１３】
さて、本発明者は、上記した構成により電圧−周波数変換動作が行われている期間に、積分回路を構成する積分用コンデンサが飽和状態になり、積分回路が正常に動作しなくなる異常が発生するケースがあることを確認した。具体的には、オペアンプの入力オフセット電圧が次のような条件に合致した場合、上記異常が生じる。すなわち、入力オフセット電圧がオペアンプに入力される電圧（入力電圧の高電位側電位と中間電位との差電圧、または、入力電圧の低電位側電位と中間電位との差電圧）よりも大きく、且つ、その入力オフセット電圧の極性が非反転入力端子電圧よりも反転入力端子電圧の方が高い場合、上記異常が生じる。
【００１４】
上記条件に合致する入力オフセット電圧が生じている場合には、積分回路を放電状態に切り替えるべく、第１スイッチをオンするとともに第２スイッチをオフしても、積分用抵抗の他方の端子の電圧は、入力オフセット電圧の影響により高くなっている一方の端子の電圧に比べて必ず小さくなる。そのため、積分回路は、常に、積分用コンデンサ側から積分用抵抗側に向けて電流が流れる充電状態になってしまい、放電状態に切り替えることができなくなる。このように充電状態が継続されることで、オペアンプの出力電圧は最大値規定電圧を超えても上昇し、やがては積分用コンデンサが飽和してしまい、積分回路が正常に動作できなくなる。
【００１５】
本手段では、次のようにして上記異常の発生を回避するようにしている。すなわち、オペアンプの出力電圧が最大値規定電圧よりも高い場合、上記したような理由によって積分回路の状態切り替えがうまく行えていない可能性が高い。そこで、飽和解除手段は、出力電圧が最大値規定電圧よりも高く設定された飽和検出電圧に達すると電荷放電手段を制御して積分用コンデンサの電荷を放電するようになっている。このようにすれば、積分用コンデンサが飽和しそうになった場合、あるいは完全に飽和した場合であっても、積分回路が正常動作するように復帰させることが可能となる。
【００１６】
請求項２に記載の手段によれば、比較手段は、第１コンパレータ、第２コンパレータおよび比較状態切替手段を備えている。第１コンパレータは、オペアンプの出力電圧および最大値規定電圧を比較する。第２コンパレータは、オペアンプの出力電圧および最小値規定電圧を比較する通常状態と、オペアンプの出力電圧および飽和検出電圧を比較する飽和検出状態とを切替可能に構成されている。
【００１７】
積分回路が放電状態である期間、積分回路の積分用コンデンサが飽和することはない。そのため、比較状態切替手段は、積分回路が放電状態である期間には第２コンパレータを通常状態に切り替える。一方、積分回路が充電状態である期間、積分回路の積分用コンデンサが飽和する可能性がある。また、同期間には、オペアンプの出力電圧は低下しないため、その出力電圧と最小値規定電圧との比較を行う必要はない。そのため、比較状態切替手段は、積分回路が充電状態である期間に第２コンパレータを飽和検出状態に切り替える。このように、積分回路の状態に応じて、第２のコンパレータにおける比較対象を切り替えることにより、請求項１に記載の手段と同様の作用および効果が得られる。また、本手段によれば、比較手段は、２つのコンパレータを主体に構成されているため、その回路規模を比較的小さく抑えることができる。
【００１８】
請求項３に記載の手段によれば、比較手段は、第１コンパレータ、第２コンパレータおよび第３コンパレータを備えている。第１コンパレータは、オペアンプの出力電圧および最大値規定電圧を比較する。第２コンパレータは、オペアンプの出力電圧および最小値規定電圧を比較する。第３コンパレータは、オペアンプの出力電圧および飽和検出電圧を比較する。このような構成によれば、３つのコンパレータを設ける必要がある分だけ回路規模が大きくなるものの、各コンパレータの入力を切り替える必要がない。そのため、制御回路の制御内容を簡素化できるとともに、上記入力の切り替え時における各種の遅延に伴う比較結果の誤差などが生じるおそれがないという効果が得られる。
【００１９】
請求項４に記載の手段によれば、電荷放電手段は、積分用コンデンサの各端子のうちオペアンプの出力端子側に接続された端子と接地電位が与えられる接地端子との間に接続された電荷放電スイッチである。飽和解除手段は、その電荷放電スイッチをオンすることにより、積分用コンデンサの電荷を放電する。このような構成によれば、積分用コンデンサの電荷を確実に放電（リセット）することが可能になる。そのため、オペアンプの出力電圧を直ちに低下させて、積分回路が動作不能状態になる異常を一層確実に回避することができる。
【００２０】
請求項５に記載の手段によれば、請求項１〜４のいずれか一つに記載のＶ−Ｆ変換回路と、シャント抵抗とを備えた電流検出装置である。シャント抵抗は、電源電圧を負荷に供給するための一対の電源線の間に負荷とともに直列に接続されている。このような構成により、シャント抵抗の端子間には、負荷に流れる電流（負荷電流）に応じた電圧が生じる。Ｖ−Ｆ変換回路には、そのシャント抵抗の端子電圧が入力されている。これにより、Ｖ−Ｆ変換回路は、負荷電流に応じた周波数を持つ出力信号を出力する。本手段によれば、その出力信号の周波数に基づいて負荷に流れる電流を検出するようになっている。
【００２１】
さて、シャント抵抗の端子電圧の値から直接的に負荷に流れる電流を検出する場合、上記端子電圧をＡ／Ｄ変換し、その変換後のデジタル値をマイコンなどに入力する、という構成が採用されることが多い。そのような構成では、比較的小さい電流を検出可能にするためには、Ａ／Ｄ変換の分解能を高める必要がある。しかし、Ａ／Ｄ変換の分解能を高めるということは、回路規模の増大やコスト高などの問題に繋がる。これに対し、本手段によれば、Ｖ−Ｆ変換回路の動作により、シャント抵抗の端子電圧が出力信号の周波数という形に変換される。例えばカウンタなどを用いることにより、信号の周波数を検出することは比較的容易である。従って、本手段によれば、回路規模の増大やコスト高となることを抑制しつつ、例えば、待機時の負荷電流など、比較的小さい値の電流（例えばマイクロアンペアオーダの微小電流）を検出可能な装置を実現することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態を示すもので、電流検出装置の概略構成図
【図２】制御ロジックの制御内容を示すフローチャート
【図３】各スイッチの状態およびオペアンプの出力電圧波形を示す図
【図４】制御ロジックの具体的な構成例を示す図
【図５】従来の問題を説明するための図であり、各部の電圧波形および各スイッチの切替状態を示す図
【図６】本発明の第２の実施形態を示す図１相当図
【図７】図４相当図
【図８】本発明の第３の実施形態を示す図１相当図
【図９】図４相当図
【発明を実施するための形態】
【００２３】
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図５を参照しながら説明する。
図１は、本実施形態の電流検出装置の概略的な構成を示している。図１に示す電流検出装置１は、図示しないバッテリからの電源供給を受けて動作する負荷２の消費電流（例えば１０ｍＡ〜１１００ｍＡの範囲の電流）を検出する。負荷２は、例えば携帯用の電子機器などである。電流検出装置１から出力される負荷２の消費電流を示す出力信号Ｓｏは、外部の制御装置（図示せず）に与えられている。外部の制御装置は、その出力信号Ｓｏを用いてバッテリの残量推定などの処理を実施する。
【００２４】
電流検出装置１は、シャント抵抗３およびＶ−Ｆ変換回路４を備えている。シャント抵抗３は、バッテリから負荷２に対して直流電圧ＶBAT（電源電圧に相当）を供給するための一対の電源線５、６間に、負荷２とともに直列に接続されている。シャント抵抗３の抵抗値は非常に低い値（例えば５１ｍΩ）となっている。直流電圧ＶBATは、例えば＋４Ｖ〜＋５Ｖ程度の電圧値となる。シャント抵抗３の各端子は、それぞれＶ−Ｆ変換回路４の２つの入力端子Ｐ１、Ｐ２に接続されている。シャント抵抗３の端子間には、負荷２の消費電流に比例する電圧が生じる。すなわち、負荷２の消費電流の大きさに応じた入力電圧ＶｉがＶ−Ｆ変換回路４の入力端子Ｐ１、Ｐ２間に印加される。Ｖ−Ｆ変換回路４は、その入力電圧Ｖｉの大きさ（レベル）に応じた周波数を持つ出力信号Ｓｏを出力する。
【００２５】
Ｖ−Ｆ変換回路４は、積分回路７および積分回路７の動作を制御する制御回路８を備えている。積分回路７は、入力電圧Ｖｉの大きさに対応した周波数を持つ三角波状の電圧Ｖｏを出力する。積分回路７は、入力切替部９および積分アンプ１０を備えている。入力切替部９は、入力用抵抗Ｒ１、Ｒ２、第１スイッチＳＷ１および第２スイッチＳＷ２を備えている。入力用抵抗Ｒ１、Ｒ２は、入力端子Ｐ１、Ｐ２間に互いに直列に接続されている。入力用抵抗Ｒ１、Ｒ２の抵抗値は、シャント抵抗３の抵抗値に比べて非常に高い値であり且つ互いに同一の値（例えば２００ｋΩ）となっている。
【００２６】
入力用抵抗Ｒ１、Ｒ２の相互接続点Ｎｍの電圧Ｖｍは、積分アンプ１０に与えられる。電圧Ｖｍは、入力電圧Ｖｉを入力用抵抗Ｒ１、Ｒ２により分圧したものであり、中間電位に相当する。本実施形態では、電圧Ｖｍは、入力電圧Ｖｉの高電位側電位をＶｉｈとし、低電位側電位をＶｉｌとすると、下記（１）式により表される。
Ｖｍ＝Ｖｉｈ−（Ｖｉｈ−Ｖｉｌ）／２            …（１）
このように、電圧Ｖｍは、入力電圧Ｖｉの高電位側電位Ｖｉｈより低くなり、且つ、入力電圧Ｖｉの低電位側電位Ｖｉｌより高くなる。
【００２７】
第１スイッチＳＷ１の一方の端子は、入力電圧Ｖｉの高電位側電位Ｖｉｈが与えられる入力端子Ｐ１に接続されている。第２スイッチＳＷ２の一方の端子は、入力電圧Ｖｉの低電位側電位Ｖｉｌが与えられる入力端子Ｐ２に接続されている。第１スイッチＳＷ１の他方の端子および第２スイッチＳＷ２の他方の端子は、共通接続されている。それら共通接続された他方の端子の電圧Ｖｎは、積分アンプ１０に与えられる。第１スイッチＳＷ１および第２スイッチＳＷ２のオン／オフは、制御回路８から与えられる切替信号Ｓｓ１、Ｓｓ２により切り替えられる。具体的には、切替信号（Ｓｓ１、Ｓｓ２）がＨレベル（制御回路８の電源電圧レベルであり、例えば＋５Ｖ）である場合、対応するスイッチ（ＳＷ１、ＳＷ２）がオンされる。また、切替信号（Ｓｓ１、Ｓｓ２）がＬレベル（接地電位であり、例えば０Ｖ）である場合、対応するスイッチ（ＳＷ１、ＳＷ２）がオフされる。
【００２８】
積分アンプ１０は、オペアンプＯＰ１、積分用抵抗Ｒ３、積分用コンデンサＣ１および第３スイッチＳＷ３を備えている。オペアンプＯＰ１は、一対の電源線１１、６から直流電圧ＶDDの供給を受けて動作する。直流電圧ＶDDは、図示しない電源回路により生成されるものであり、例えば＋５Ｖとなっている。オペアンプＯＰ１の非反転入力端子には、入力切替部９から出力される電圧Ｖｍが与えられる。オペアンプＯＰ１の反転入力端子には、積分用抵抗Ｒ３を通じて、入力切替部９から出力される電圧Ｖｎが与えられる。オペアンプＯＰ１の出力端子および反転入力端子の間には、積分用コンデンサＣ１が接続されている。オペアンプＯＰ１の出力端子および電源線６（接地端子に相当）の間には、第３スイッチＳＷ３が接続されている。第３スイッチＳＷ３（電荷放電手段および電荷放電スイッチに相当）のオン／オフは、制御回路８から与えられる切替信号Ｓｓ３により切り替えられる。具体的には、第３スイッチＳＷ３は、切替信号Ｓｓ３がＨレベルである場合にオンされ、切替信号Ｓｓ３がＬレベルである場合にオフされる。
【００２９】
上記した切替信号Ｓｓ１、Ｓｓ２は、一方がＨレベルのときには他方がＬレベルになるようになっている。従って、第１スイッチＳＷ１および第２スイッチＳＷ２は、一方がオンされるときには他方がオフされる。積分アンプ１０は、第１スイッチＳＷ１がオフされるとともに第２スイッチＳＷ２がオンされることにより充電状態となる。積分アンプ１０が充電状態に設定されると、積分用抵抗Ｒ３の入力切替部９側の端子の電圧Ｖｎは、入力電圧Ｖｉの低電位側電位Ｖｉｌに等しくなる。また、積分用抵抗Ｒ３のオペアンプＯＰ１側の端子の電圧（＝オペアンプＯＰ１の反転入力端子の電圧）は、オペアンプＯＰ１が正常に動作していれば、イマジナリショートにより電圧Ｖｍに等しくなる。
【００３０】
従って、積分アンプ１０が充電状態に設定されると、積分用コンデンサＣ１側から積分用抵抗Ｒ３側に向けて電流（充電電流）が流れる。それにより、積分用コンデンサＣ１のオペアンプＯＰ１の出力端子側に接続された端子の電圧、つまりオペアンプＯＰ１の出力電圧Ｖｏが一定の変化率でもって上昇する。なお、上記充電電流の大きさは、積分用抵抗Ｒ３の端子間電圧（＝電圧Ｖｍおよび低電位側電位Ｖｉｌの差電圧）および積分用抵抗Ｒ３の抵抗値に応じて定まる。従って、充電電流および出力電圧Ｖｏの変化率と、入力電圧Ｖｉとは比例関係にあると言える。
【００３１】
積分アンプ１０は、第１スイッチＳＷ１がオンされるとともに第２スイッチＳＷ２がオフされることにより放電状態となる。積分アンプ１０が放電状態に設定されると、積分用抵抗Ｒ３の入力切替部９側の端子の電圧Ｖｎは、入力電圧Ｖｉの高電位側電位Ｖｉｈに等しくなる。なお、積分用抵抗Ｒ３のオペアンプＯＰ１側の端子の電圧は、充電状態のときと同様に電圧Ｖｍに等しくなる。従って、積分アンプ１０が放電状態に設定されると、積分用抵抗Ｒ３側から積分用コンデンサＣ１側に向けて電流（放電電流）が流れる。それにより、オペアンプＯＰ１の出力電圧Ｖｏが一定の変化率でもって低下する。なお、上記放電電流の大きさは、積分用抵抗Ｒ３の端子間電圧（＝高電位側電位Ｖｉｈおよび電圧Ｖｍの差電圧）および積分用抵抗Ｒ３の抵抗値に応じて定まる。従って、放電電流および出力電圧Ｖｏの変化率と、入力電圧Ｖｉとは比例関係にあると言える。積分回路７において、このような充電状態および放電状態が交互に繰り返されることにより、オペアンプＯＰ１の出力端子から、入力電圧Ｖｉの大きさに応じた周波数を持つ三角波状の出力電圧Ｖｏが出力される。
【００３２】
制御回路８は、比較回路１２および制御ロジック１３を備えている。比較回路１２（比較手段に相当）は、分圧用抵抗Ｒ４〜Ｒ７、第１コンパレータＣＰ１、第２コンパレータＣＰ２および第４スイッチＳＷ４を備えている。分圧用抵抗Ｒ４〜Ｒ７は、電源線１１、６間に互いに直列に接続されている。分圧用抵抗Ｒ６、Ｒ７の相互接続点Ｎ１には、直流電圧ＶDDを分圧用抵抗Ｒ４〜Ｒ６の直列合成抵抗と分圧用抵抗Ｒ７とにより分圧した電圧Ｖth1が生じる。その相互接続点Ｎ１は、第４スイッチＳＷ４の第１切替端子ａに接続されている。分圧用抵抗Ｒ５、Ｒ６の相互接続点Ｎ２には、直流電圧ＶDDを分圧用抵抗Ｒ４、Ｒ５の直列合成抵抗と分圧用抵抗Ｒ６、Ｒ７の直列合成抵抗とにより分圧した電圧Ｖth2が生じる。その相互接続点Ｎ２は、第１コンパレータＣＰ１の非反転入力端子に接続されている。
【００３３】
分圧用抵抗Ｒ４、Ｒ５の相互接続点Ｎ３には、直流電圧ＶDDを分圧用抵抗Ｒ４と分圧用抵抗Ｒ５〜Ｒ７の直列合成抵抗とにより分圧した電圧Ｖth3が生じる。その相互接続点Ｎ３は、第４スイッチＳＷ４の第２切替端子ｂに接続されている。第４スイッチＳＷ４の共通端子ｃは、第２コンパレータＣＰ２の反転入力端子に接続されている。第１コンパレータＣＰ１の反転入力端子および第２コンパレータＣＰ２の非反転入力端子は、共通接続されている。それら共通接続された端子には、積分回路７のオペアンプＯＰ１から出力される出力電圧Ｖｏが与えられる。第１コンパレータＣＰ１および第２コンパレータＣＰ２は、電源線１１、６から直流電圧ＶDDの供給を受けて動作する。
【００３４】
電圧Ｖth1は、積分回路７から出力される三角波状の電圧Ｖｏにおける最小値（三角波の下側のピーク値）を規定する最小値規定電圧に相当する。電圧Ｖth2は、積分回路７から出力される三角波状の電圧Ｖｏにおける最大値（三角波の上側のピーク値）を規定する最大値規定電圧に相当する。電圧Ｖth3は、後述する積分用コンデンサＣ１が飽和する異常を検出するための飽和検出電圧に相当する。各電圧Ｖth1〜Ｖth3の電圧値の関係が下記（２）式に示す関係を満たすように、分圧用抵抗Ｒ４〜Ｒ７の抵抗値（分圧比）が設定されている。
Ｖth1＜Ｖth2＜Ｖth3＜ＶDD          …（２）
【００３５】
上記構成により、第１コンパレータＣＰ１は、積分回路７から出力される出力電圧Ｖｏおよび電圧Ｖth2を比較し、その比較結果を示す比較信号Ｓｃ１を制御ロジック１３に出力する。一方、第２コンパレータＣＰ２は、第４スイッチＳＷ４が第１切替端子ａ側に切り替えられた状態において、出力電圧Ｖｏおよび電圧Ｖth1を比較する通常状態となる。また、第２コンパレータＣＰ２は、第４スイッチＳＷ４が第２切替端子ｂ側に切り替えられた状態において、出力電圧Ｖｏおよび電圧Ｖth3を比較する飽和検出状態となる。
【００３６】
第４スイッチＳＷ４の切り替えは、制御ロジック１３から出力される切替信号Ｓｓ４により制御される。具体的には、第４スイッチＳＷ４は、切替信号Ｓｓ４がＬレベルである場合に第１切替端子ａ側に切り替えられ、切替信号Ｓｓ４がＨレベルである場合に第２切替端子ｂ側に切り替えられる。このように、第２コンパレータＣＰ２は、出力電圧Ｖｏおよび電圧Ｖth1の比較、または、出力電圧Ｖｏおよび電圧Ｖth3の比較を行い、その比較結果を示す比較信号Ｓｃ２を制御ロジック１３に出力する。
【００３７】
制御ロジック１３は、第１コンパレータＣＰ１、第２コンパレータＣＰ２の比較結果を表す比較信号Ｓｃ１、Ｓｃ２に基づいて、スイッチＳＷ１〜ＳＷ４の制御を行うとともに、負荷２の消費電流に応じた周波数を持つパルス状の出力信号Ｓｏを出力する。すなわち、本実施形態において、制御ロジック１３は、スイッチ切替手段、飽和解除手段、信号出力手段および比較状態切替手段として機能する。
【００３８】
図２は、制御ロジック１３による制御の内容を示すフローチャートである。また、図３は、スイッチＳＷ１〜ＳＷ４の切替状態およびオペアンプＯＰ１の出力電圧Ｖｏの波形を示している。なお、ここでは、切替信号Ｓｓ１〜Ｓｓ４および比較信号Ｓｃ１、Ｓｃ２がＨレベルである状態を「１」で示し、Ｌレベルである状態を「０」で示す。制御ロジック１３は、起動した後、最初に切替信号Ｓｓ３＝１とする（ステップＡ１）。そして、所定時間が経過するまで待機した後（ステップＡ２で「ＹＥＳ」）、切替信号Ｓｓ３＝０とする（ステップＡ３）。これにより、積分用コンデンサＣ１の電荷が放電（リセット）される。
【００３９】
続いて、スイッチＳＷ１、ＳＷ２、ＳＷ４の初期設定が行われる（ステップＡ４）。具体的には、切替信号Ｓｓ１＝０とし、切替信号Ｓｓ２＝１とし、切替信号Ｓｓ４＝０とする。これにより、積分アンプ１０が充電状態に設定されるとともに、第２コンパレータＣＰ２が通常状態に設定される（図３の時刻ｔ０の時点）。なお、ステップＡ４における切替信号Ｓｓ１、Ｓｓ２の初期設定に関しては、積分アンプ１０を放電状態に設定するように変更してもよい。
【００４０】
続くステップＡ５では、切替信号Ｓｓ１＝１であり且つ切替信号Ｓｓ２＝０であるか否かが判断される。起動後、最初にステップＡ５が実行される際、積分アンプ１０が充電状態に設定されている。そのため、ステップＡ５で「ＮＯ」となり、ステップＡ６に進み、比較信号Ｓｃ１＝０となるまで待機される。つまり、出力電圧Ｖｏが電圧Ｖth2に達するまで待機される。比較信号Ｓｃ１＝０になると（ステップＡ６で「ＹＥＳ」）、ステップＡ７に進む。
【００４１】
ステップＡ７では、切替信号Ｓｓ１＝１とし、切替信号Ｓｓ２＝０とし、切替信号Ｓｓ４＝１とする。これにより、積分アンプ１０が放電状態に設定されるとともに、第２コンパレータＣＰ２が飽和検出状態に設定される（図３の時刻ｔ１または時刻ｔ３の時点）。続くステップＡ８では、比較信号Ｓｃ１＝１であるか否かが判断される。つまり、出力電圧Ｖｏが電圧Ｖth2未満であるか否かが判断される。積分用コンデンサＣ１の飽和に起因する異常（後述する）などが生じていない限り、積分アンプ１０が放電状態に設定されると出力電圧Ｖｏは低下する。そのため、通常は、比較信号Ｓｃ１＝１であり（ステップＡ８で「ＹＥＳ」）、ステップＳ９に進む。
【００４２】
ステップＡ９では、切替信号Ｓｓ４＝０とし、コンパレータＣＰ２が通常状態に設定される。ステップＡ９の実行後はステップＡ５に戻る。この場合、積分アンプ１０が放電状態に設定されている。そのため、ステップＡ５で「ＹＥＳ」となり、ステップＡ１０に進み、比較信号Ｓｃ２＝０となるまで待機される。つまり、出力電圧Ｖｏが電圧Ｖth1に達するまで待機される。比較信号Ｓｃ２＝０になると（ステップＡ１０で「ＹＥＳ」）、ステップＡ１１に進む。ステップＡ１１では、切替信号Ｓｓ１＝０とし、切替信号Ｓｓ２＝１とする。これにより、積分アンプ１０が充電状態に設定される（図３の時刻ｔ２の時点）。ステップＡ１１の実行後はステップＡ５に戻る。
【００４３】
上述した制御ロジック１３の制御により、オペアンプＯＰ１の出力電圧Ｖｏが電圧Ｖth1に達すると積分アンプ１０が充電状態に設定され、オペアンプＯＰ１の出力電圧Ｖｏが電圧Ｖth2に達すると積分アンプ１０が放電状態に設定される。このような制御が繰り返し実行される結果、オペアンプＯＰ１の出力電圧Ｖｏは、上側のピーク値が電圧Ｖth2であり且つ下側のピーク値が電圧Ｖth1である三角波状の電圧となる（図３の時刻ｔ０〜ｔ２の期間を参照）。
【００４４】
また、制御ロジック１３は、ステップＡ７において、積分アンプ１０を充電状態から放電状態に切り替えるように切替信号Ｓｓ１、Ｓｓ２の設定が行われた後、出力電圧Ｖｏが電圧Ｖth2を下回らない場合（ステップＡ８で「ＮＯ」）、次のような制御を実行する。すなわち、ステップＡ８で「ＮＯ」の場合、ステップＡ１２に進む。ステップＡ１２では、比較信号Ｓｃ２＝１であるか否かが判断される。つまり、出力電圧Ｖｏが電圧Ｖth3を超えているか否かが判断される。例えば、各種信号の伝達遅延などが原因で、切替信号Ｓｓ１、Ｓｓ２を変更した時点から、実際に積分アンプ１０の動作状態の切り替えが行われるまで、多少の遅延が生じた場合には出力電圧Ｖｏが電圧Ｖth2を超える期間が一時的に生じる（オーバーシュート）。このように出力電圧Ｖｏが一時的に電圧Ｖth2を超えて上昇した場合、出力電圧Ｖｏが電圧Ｖth3に達することはなく（ステップＡ１２で「ＮＯ」）、出力電圧Ｖｏは、やがて電圧Ｖth2を下回る（ステップＡ８で「ＹＥＳ」）。このように、積分用コンデンサＣ１の飽和に起因する異常ではない場合には通常の制御に戻る。
【００４５】
これに対し、積分用コンデンサＣ１の飽和に起因する異常の場合、出力電圧Ｖｏは電圧Ｖth2を超えても上昇を続け、やがて電圧Ｖth3に達する（図３の時刻ｔ４の時点）。すると、比較信号Ｓｃ２＝１となり（ステップＡ１２で「ＹＥＳ」）、ステップＡ１３に進む。ステップＡ１３では、切替信号Ｓｓ３＝１とする。これにより、積分用コンデンサＣ１のオペアンプＯＰ１の出力端子側の端子が接地電位となり、積分用コンデンサＣ１の電荷が放電される。その状態は、比較信号Ｓｃ１＝０となる（ステップＡ１４で「ＹＥＳ」）まで継続される。つまり、出力電圧Ｖｏが低下して電圧Ｖth2に達するまでの間、積分用コンデンサＣ１の放電が行われる（図３の時刻ｔ４〜ｔ５の期間）。続くステップＡ１５では、切替信号Ｓｓ３＝０とする。つまり、積分用コンデンサＣ１の放電が停止される。ステップＡ１５の実行後はステップＡ９に進み、第２コンパレータＣＰ２が通常状態に設定される（図３の時刻ｔ５の時点）。
【００４６】
図４は、上述した制御を行う制御ロジック１３の具体的な構成例を示している。図４に示す制御ロジック１３は、ＯＲ回路２１、ＡＮＤ回路２２〜２４、インバータ回路２５、２６、Ｒ−Ｓ型のフリップフロップ２７、２８およびスイッチ回路２９を備えている。ＯＲ回路２１は、２入力型であり、反転入力端子および非反転入力端子を備えている。ＡＮＤ回路２２、２３は、２入力型であり、反転入力端子および非反転入力端子を備えている。ＡＮＤ回路２４は、２入力型であり、２つの非反転入力端子を備えている。
【００４７】
比較信号Ｓｃ１は、入力端子３０を通じて、ＯＲ回路２１の反転入力端子、ＡＮＤ回路２２の反転入力端子、ＡＮＤ回路２３の非反転入力端子、インバータ回路２６の入力端子およびフリップフロップ２７のリセット端子Ｒに与えられている。比較信号Ｓｃ２は、入力端子３１を通じて、スイッチ回路２９の共通端子ｃに与えられている。スイッチ回路２９の第１切替端子ａは、ＯＲ回路２１の非反転入力端子に接続されている。スイッチ回路２９の第２切替端子ｂは、ＡＮＤ回路２４の一方の非反転入力端子に接続されている。スイッチ回路２９は、インバータ回路２６から出力される切替信号Ｓｓ５により切り替えられる。具体的には、スイッチ回路２９は、切替信号Ｓｓ５がＬレベルのときに第１切替端子ａ側に切り替えられ、切替信号Ｓｓ４がＨレベルのときに第２切替端子ｂ側に切り替えられる。
【００４８】
ＯＲ回路２１の出力端子は、ＡＮＤ回路２２の非反転入力端子およびＡＮＤ回路２３の反転入力端子に接続されている。ＡＮＤ回路２２の出力端子は、フリップフロップ２８のセット端子Ｓに接続されているＡＮＤ回路２３の出力端子は、フリップフロップ２８のリセット端子Ｒに接続されている。フリップフロップ２８の出力端子Ｑは、切替信号Ｓｓ１の出力端子３２および出力信号Ｓｏの出力端子３３に接続されている。すなわち、切替信号Ｓｓ１および入力電圧Ｖｉの大きさに応じた周波数を持つパルス状の出力信号Ｓｏは同一の信号である。また、フリップフロップ２８の出力端子Ｑは、インバータ回路２５の入力端子に接続されている。インバータ回路２５の出力端子は、切替信号Ｓｓ２の出力端子３４に接続されている。これにより、切替信号Ｓｓ１、Ｓｓ２は、互いにレベルが反転した信号となる。
【００４９】
ＡＮＤ回路２４の出力端子は、フリップフロップ２７のセット端子Ｓに接続されている。フリップフロップ２８の出力端子Ｑは、切替信号Ｓｓ３の出力端子３５に接続されている。インバータ回路２６の出力端子は、ＡＮＤ回路２４の他方の非反転入力端子および切替信号Ｓｓ４の出力端子３６に接続されている。すなわち、切替信号Ｓｓ４および切替信号Ｓｓ５は同一の信号である。
【００５０】
上記構成において、ＯＲ回路２１は、スイッチ回路２９が第２切替端子ｂ側に切り替えられた際、ＡＮＤ回路２２、２３の入力を不定にしないために設けられている。また、フリップフロップ２７は、出力電圧Ｖｏが電圧Ｖth3に達した時点から出力電圧Ｖｏが低下して電圧Ｖth2に達する時点までの間、切替信号Ｓｓ３をＨレベルに維持するためのラッチ回路として機能する。詳細な動作説明は省略するが、このような構成の論理回路により、図２のフローチャートに示した制御内容を実現することが可能となる。
【００５１】
さて、上記構成の電流検出装置１において、図２に示したステップＡ１２〜Ａ１５を省略した場合、つまり、従来技術の構成の場合、動作中に積分用コンデンサＣ１が飽和状態になり、積分回路７が正常に動作しなくなる異常が発生する可能性がある。具体的には、オペアンプＯＰ１の入力オフセット電圧Ｖoftが次のような条件に合致した場合、上記異常が生じるおそれがある。すなわち、入力オフセット電圧Ｖoftが、オペアンプＯＰ１に入力される電圧（電圧Ｖｍおよび電圧Ｖｎの差電圧）よりも大きく、且つ、その極性が非反転入力端子電圧よりも反転入力端子電圧の方が高くなる極性である場合、上記異常が生じる。
【００５２】
図５は、各部の電圧波形および各スイッチの切替状態を示している。なお、図５において、時刻ｔ０〜ｔ５の期間は入力オフセット電圧Ｖoftが上記条件に合致しない場合（例えばＶoft＝０Ｖの場合）を示し、時刻ｔ５以降の期間は入力オフセット電圧Ｖoftが上記条件に合致した場合を示している。また、図５の上段における電圧波形では、電圧Ｖｎを実線で示し、電圧Ｖｍを破線で示し、オペアンプＯＰ１の反転入力端子の電圧Ｖ＋を一点鎖線で示している。なお、電圧Ｖｍおよび電圧Ｖ＋は、時刻ｔ０〜時刻ｔ５の期間には同一の値となる。
【００５３】
入力オフセット電圧Ｖoftがゼロである場合、積分アンプ１０を放電状態に切り替えるべく、第１スイッチＳＷ１がオンされるとともに第２スイッチＳＷ２がオフされると、積分用抵抗Ｒ３の入力切替部９側の端子の電圧Ｖｎが、オペアンプＯＰ１側の端子の電圧Ｖ＋よりも高くなる。そのため、積分アンプ１０は、積分用抵抗Ｒ３側から積分用コンデンサＣ１側に向けて電流が流れる放電状態に切り替えられる（図５の時刻ｔ１、時刻ｔ３）。
【００５４】
一方、入力オフセット電圧Ｖoftが上記条件に合致する場合、積分アンプ１０を放電状態に切り替えるべく、第１スイッチＳＷ１がオンされるとともに第２スイッチＳＷ２がオフされても、積分用抵抗Ｒ３の入力切替部９側の端子の電圧Ｖｎは、入力オフセット電圧Ｖoftの影響により高くなっているオペアンプＯＰ１側の端子Ｖ＋の電圧に比べて必ず小さくなる。そのため、積分アンプ１０は、常に、積分用コンデンサＣ１側から積分用抵抗Ｒ３側に向けて電流が流れる充電状態になってしまい、放電状態に切り替えることができなくなる。このようにして充電状態が継続されることで、オペアンプＯＰ１の出力電圧Ｖｏは電圧Ｖth2を超えても上昇し続ける。最終的には、出力電圧ＶｏはオペアンプＯＰ１の出力可能な最大電圧値まで上昇し、その電圧値に固定される。このように、積分アンプ１０（＝積分用コンデンサＣ１）が飽和してしまい、積分回路７が正常に動作できなくなる。
【００５５】
オペアンプには、入力オフセット電圧Ｖoftを一定間隔で自己調整する機能が備えられることが多い。従って、オペアンプＯＰ１として、上記調整機能を備えたものを用いれば、上記異常の発生を抑制することが可能になるように思える。しかし、調整が行われる以前に、例えば温度変化や電源電圧変動などに起因して入力オフセット電圧Ｖoftが大きくなり、上記条件に合致した場合には積分アンプ１０は飽和してしまう。
【００５６】
本実施形態では、次のようにして上記異常の発生を回避するようになっている。すなわち、オペアンプＯＰ１の出力電圧Ｖｏが電圧Ｖth2よりも高い場合、上記したような理由によって積分アンプ１０の状態切り替えがうまく実施されていない可能性が高い。そこで、前述したように、制御ロジック１３は、出力電圧Ｖｏが電圧Ｖth2よりも高く設定された電圧Ｖth3に達すると、第３スイッチＳＷ３をオンして積分用コンデンサＣ１の電荷を放電する。このようにすれば、動作中に入力オフセット電圧Ｖoftが大きくなり、積分用コンデンサＣ１が飽和しそうになった場合、あるいは完全に飽和した場合、積分用コンデンサＣ１の電荷がリセットされる。その後は、オペアンプＯＰ１が備えるオフセット電圧調整機能が働くことにより入力オフセット電圧Ｖoftが小さくなり、積分回路７を正常動作するように復帰させることが可能となる。
【００５７】
また、比較回路１２の第２コンパレータＣＰ２は、出力電圧Ｖｏおよび電圧Ｖth1を比較する通常状態と、出力電圧Ｖｏおよび電圧Ｖth3を比較する飽和検出状態とを切替可能に構成されている。積分アンプ１０が放電状態である期間、積分用コンデンサＣ１が飽和する異常は発生しない。一方、積分アンプ１０が充電状態である期間、積分用コンデンサＣ１が飽和する可能性がある。また、同期間には、出力電圧Ｖｏは低下しないため、出力電圧Ｖｏおよび電圧Ｖth1の比較を行う必要がない。そのため、第２コンパレータＣＰ２を、積分アンプ１０が放電状態である期間に通常状態に切り替え、充電状態である期間に飽和検出状態に切り替える。このようにすれば、２つのコンパレータＣＰ１、ＣＰ２を用いて、出力電圧Ｖｏと、電圧Ｖth1、Ｖth2、Ｖth3との比較を行うことが可能となる。従って、比較回路１２の回路規模、ひいては装置全体の回路規模を比較的小さく抑えることができるという効果が得られる。
【００５８】
第３スイッチＳＷ３は、積分用コンデンサＣ１のオペアンプＯＰ１の出力端子側の端子と、電流検出装置１における接地電位（０Ｖ）が与えられた電源線６との間に接続されている。このような構成によれば、第３スイッチＳＷ３がオンすることにより、積分用コンデンサＣ１の一方の端子が接地電位となり、その電荷が確実放電される。そのため、オペアンプＯＰ１の出力電圧Ｖｏを直ちに低下させて、積分回路７が動作不能状態になる異常の発生を一層確実に回避することができるという効果が得られる。
【００５９】
電流検出装置１は、電源電圧ＶBATを負荷２に供給するための電源線５、６間に負荷２とともに直列接続されたシャント抵抗３と、その端子電圧が入力されるとともに入力電圧Ｖｉに応じた周波数を持つ出力信号Ｓｏを出力するＶ−Ｆ変換回路４とにより構成されている。このような構成によれば、出力信号Ｓｏの周波数に基づいて負荷２の消費電流を検出することが可能となる。
【００６０】
さて、シャント抵抗３の端子電圧の値から直接的に負荷２の消費電流を検出する場合、比較的小さい電流を検出可能にするためには、シャント抵抗３の抵抗値を大きくするか、小さい端子電圧を精度よく検出可能な電圧検出装置を用いる必要がある。しかし、前者の場合、シャント抵抗３における電力消費が大きくなるという問題が生じる。また、後者の場合、回路規模の増大やコスト高などの問題が生じる。これに対し、本実施形態の電流検出装置１によれば、Ｖ−Ｆ変換回路４の動作により、シャント抵抗３の端子電圧がパルス状の出力信号Ｓｏの周波数という形に変換される。そのようなパルス状の出力信号Ｓｏの周波数は、例えばカウンタなどを用いることにより、比較的容易に検出することができる。従って、本実施形態によれば、シャント抵抗３における電力消費を小さく抑えつつ、回路規模の増大やコスト高といった問題が生じることなく、例えば負荷２の待機時の消費電流など、比較的小さい値の電流（例えばマイクロアンペアオーダの微小電流）を検出可能な装置を実現することができる。
【００６１】
（第２の実施形態）
以下、本発明の第２の実施形態について、上記実施形態と異なる部分を主体に図６および図７を参照しながら説明する。
図６は、本実施形態の電流検出装置の概略構成を示す図であり、第１の実施形態における図１に相当する。図６に示す電流検出装置４１において、Ｖ−Ｆ変換回路４２の制御回路４３は、図１に示した制御回路８に対し、比較回路１２に代えて比較回路４４を備えている点と、制御ロジック１３に代えて制御ロジック４５を備えている点とが異なる。
【００６２】
比較回路４４（比較手段に相当）は、比較回路１２に対し、第４スイッチＳＷ４に代えて第３コンパレータＣＰ３を備えている点が異なる。第３コンパレータＣＰ３において、非反転入力端子にはオペアンプＯＰ１の出力電圧Ｖｏが与えられており、反転入力端子には相互接続点Ｎ３の電圧Ｖth3が与えられている。このような構成により、第３コンパレータＣＰ３は、出力電圧Ｖｏおよび電圧Ｖth3を比較し、その比較結果を示す比較信号Ｓｃ３を制御ロジック４５に出力する。
【００６３】
制御ロジック４５は、３つのコンパレータＣＰ１〜ＣＰ３の各比較結果を表す比較信号Ｓｃ１〜Ｓｃ３に基づいて、各スイッチＳＷ１〜ＳＷ３の制御を行うとともに、負荷２の消費電流に応じた周波数を持つパルス状の出力信号Ｓｏを出力する。すなわち、本実施形態において、制御ロジック４５は、スイッチ切替手段、飽和解除手段および信号出力手段として機能する。
【００６４】
図７は、本実施形態の制御ロジックの具体的な構成例を示す図であり、第１の実施形態における図４に相当する。図７に示す制御ロジック４５は、図４に示した制御ロジック１３に対し、ＯＲ回路２１、ＡＮＤ回路２４、インバータ回路２６およびスイッチ回路２９が省かれている点が異なる。これに応じて、ＡＮＤ回路２２の非反転入力端子およびＡＮＤ回路２３の反転入力端子には、入力端子３１を通じて比較信号Ｓｃ２が与えられている。また、フリップフロップ２７のセット端子Ｓには、入力端子４６を通じて比較信号Ｓｃ３が与えられている。
【００６５】
上記論理回路の詳細な動作説明は省略するが、このような構成の論理回路の制御ロジック４５を用いた本実施形態であっても、第１の実施形態と同様の作用および効果が得られる。さらに、比較回路４４は、３つのコンパレータＣＰ１〜ＣＰ３を用い、出力電圧Ｖｏと、電圧Ｖth1〜電圧Ｖth3とを比較する構成とした。このような構成によれば、３つのコンパレータＣＰ１〜ＣＰ３を設ける必要がある分だけ回路規模が大きくなるものの、各コンパレータＣＰ１〜ＣＰ３の入力を切り替える必要がない。そのため、制御ロジック４５の制御内容を簡素化できるとともに、上記入力の切り替え時における各種の遅延に伴う比較結果の誤差などが生じるおそれがないという効果が得られる。
【００６６】
（第３の実施形態）
以下、本発明の第３の実施形態について、上記実施形態と異なる部分を主体に図８および図９を参照しながら説明する。
図８は、本実施形態の電流検出装置の概略構成を示す図であり、第１の実施形態における図１に相当する。図８に示す電流検出装置５１において、Ｖ−Ｆ変換回路５２の制御回路５３は、図１に示した制御回路８に対し、比較回路１２に代えて比較回路５４を備えている点と、制御ロジック１３に代えて制御ロジック５５を備えている点とが異なる。比較回路５４（比較手段に相当）は、比較回路１２に対し、第４スイッチＳＷ４に代えてラッチ回路５６を備えている点が異なる。
【００６７】
ラッチ回路５６は、第３コンパレータＣＰ３、Ｓ−Ｒ型のフリップフロップ５７およびインバータ回路５８を備えている。ラッチ回路５６の第３コンパレータＣＰ３において、非反転入力端子にはオペアンプＯＰ１の出力電圧Ｖｏが与えられており、反転入力端子には相互接続点Ｎ３の電圧Ｖth3が与えられている。このような構成により、第３コンパレータＣＰ３は、出力電圧Ｖｏおよび電圧Ｖth3を比較し、その比較結果を示す比較信号Ｓｃ３をフリップフロップ５７のセット端子Ｓに出力する。インバータ回路５８は、比較信号Ｓｃ２を入力して反転し、その反転後の信号をフリップフロップ５７のリセット端子Ｒに出力する。フリップフロップ５７の出力信号は、第３スイッチＳＷ３のオン／オフを切り替えるための切替信号Ｓｓ３となる。
【００６８】
制御ロジック５５は、２つのコンパレータＣＰ１、ＣＰ２の各比較結果を表す比較信号Ｓｃ１、Ｓｃ２に基づいて、スイッチＳＷ１、ＳＷ２の制御を行うとともに、負荷２の消費電流に応じた周波数を持つパルス状の出力信号Ｓｏを出力する。すなわち、本実施形態において、制御ロジック５５は、スイッチ切替手段および信号出力手段として機能する。また、ラッチ回路５６は、出力電圧Ｖｏが電圧Ｖth3に達すると第３スイッチＳＷ３をオンして積分用コンデンサＣ１の電荷を放電する飽和解除手段として機能する。
【００６９】
図９は、本実施形態の制御ロジックの具体的な構成例を示す図であり、第１の実施形態における図４に相当する。図９に示す制御ロジック５５は、図４に示した制御ロジック１３に対し、ＯＲ回路２１、ＡＮＤ回路２４、インバータ回路２６、フリップフロップ２７およびスイッチ回路２９が省かれている点が異なる。これに応じて、ＡＮＤ回路２２の非反転入力端子およびＡＮＤ回路２３の反転入力端子には、入力端子３１を通じて比較信号Ｓｃ２が与えられている。
【００７０】
上記論理回路の詳細な動作説明は省略するが、このような構成の論理回路の制御ロジック５５を用いた本実施形態であっても、第１の実施形態と同様の作用および効果が得られる。ただし、本実施形態の構成によれば、ラッチ回路５６の動作により、出力電圧Ｖｏが電圧Ｖth3に達した時点から出力電圧Ｖｏが低下して電圧Ｖth1に達する時点までの間、切替信号Ｓｓ３がＨレベルに維持される。つまり、本実施形態の構成では、積分用コンデンサＣ１が飽和した場合、オペアンプＯＰ１の出力電圧Ｖｏが電圧Ｖth1に低下するまで第３スイッチＳＷ３がオン状態に維持される。
【００７１】
さらに、比較回路５４は、２つのコンパレータＣＰ１、ＣＰ２およびラッチ回路５６が備える第３コンパレータＣＰ３を用い、出力電圧Ｖｏと、電圧Ｖth1〜電圧Ｖth3とを比較する構成とした。このような構成によれば、第２の実施形態と同様の作用および効果も得られる。
【００７２】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
制御ロジック１３、４５、５５の具体的な構成としては、それぞれ図４、図７、図９に示したものに限らずともよい。
電荷放電手段としては、積分用コンデンサＣ１の一方の端子および接地電位が与えられる接地端子の間に接続された第３スイッチＳＷ３に限らずともよく、積分用コンデンサＣ１の電荷を放電することができるもの全てを採用することが可能である。
【００７３】
第１の実施形態および第２の実施形態の構成において、出力電圧Ｖｏが電圧Ｖth3に達した時点から出力電圧Ｖｏが低下して電圧Ｖth1に達する時点までの間、切替信号Ｓｓ３がＨレベルに維持されるように、制御ロジック１３、４５の構成を変更してもよい。また、第３の実施形態の構成において、出力電圧Ｖｏが電圧Ｖth3に達した時点から出力電圧Ｖｏが低下して電圧Ｖth2に達する時点までの間、切替信号Ｓｓ３がＨレベルに維持されるように、ラッチ回路５６の構成を変更してもよい。すなわち、積分用コンデンサＣ１が飽和する異常が生じた際、積分回路７が正常動作に復帰可能となるまで積分用コンデンサＣ１の電荷が放電されればよい。
【００７４】
Ｖ−Ｆ変換回路４、４２、５２は、パルス状の出力信号Ｓｏに代えて、オペアンプＯＰ１から出力される三角波状の出力電圧Ｖｏを外部の制御装置に与えるようにしてもよい。その場合、外部の制御装置は、出力電圧Ｖｏの周波数に基づいて負荷２に流れる電流を検出すればよい。なお、出力電圧Ｖｏの周波数を検出する方法としては、例えば、出力電圧Ｖｏおよび所定の基準電圧をコンパレータにより比較することでパルス信号に変換し、そのパルス信号の周波数をカウンタなどにより計数する方法が挙げられる。なお、このような構成の場合、Ｖ−Ｆ変換回路４、４２、５２は、三角波信号を生成する三角波生成回路であるとも言える。
本発明のＶ−Ｆ変換回路は、負荷に流れる電流を検出する電流検出装置に限らず、電圧を周波数に変換する機能を必要とする種々の装置に適用することができる。
【符号の説明】
【００７５】
図面中、１、４１、５１は電流検出装置、２は負荷、３はシャント抵抗、４、４２、５２はＶ−Ｆ変換回路、５、６は電源線、７は積分回路、８、４３、５３は制御回路、１２、４４、５４は比較回路（比較手段）、１３は制御ロジック（スイッチ切替手段、信号出力手段、飽和解除手段、比較状態切替手段）、４５は制御ロジック（スイッチ切替手段、信号出力手段、飽和解除手段）、５５は制御ロジック（スイッチ切替手段、信号出力手段）、５６はラッチ回路（飽和解除手段）、Ｃ１は積分用コンデンサ、ＣＰ１は第１コンパレータ、ＣＰ２は第２コンパレータ、ＣＰ３は第３コンパレータ、ＯＰ１はオペアンプ、Ｐ１、Ｐ２は入力端子、Ｒ１、Ｒ２は入力用抵抗、Ｒ３は積分用抵抗、ＳＷ１は第１スイッチ、ＳＷ２は第２スイッチ、ＳＷ３は第３スイッチ（電荷放電手段、電荷放電スイッチ）を示す。
【図１】
2013031082.tif 000003
【図２】
2013031082.tif 000004
【図３】
2013031082.tif 000005
【図４】
2013031082.tif 000006
【図５】
2013031082.tif 000007
【図６】
2013031082.tif 000008
【図７】
2013031082.tif 000009
【図８】
2013031082.tif 000010
【図９】
2013031082.tif 000011