(57)【要約】【課題】抵抗変化層の抵抗を切り替えるときに電力の消費を抑えることのできる抵抗変化メモリを提供する。【解決手段】抵抗変化メモリの記憶素子１０は、板状電極１３と、微細線状電極１６と、板状電極１３と微細線状電極１６との間に配置され、板状電極１３と微細線状電極１６との間での電圧の印加によって抵抗が変化する金属酸化物からなる抵抗変化層１４を有している。また、記憶素子１０は、微細線状電極１６と抵抗変化層１４との間に形成された電流障壁部１５を有している。電流障壁部１５では、板状電極１３と微細線状電極１６との間を流れる電流の一方向にて抵抗変化層１４よりも電流が流れにくい。【選択図】図１
2013197172.tif 000002
【特許請求の範囲】
【請求項１】
抵抗変化層と、
前記抵抗変化層に書き込み電圧を印加する書き込み電極とを備え、
前記書き込み電極が、
前記書き込み電圧の印加により電流が流れることを抑制するエネルギー障壁を介して前記抵抗変化層に連結され、前記抵抗変化層と連結される部分を、前記書き込み電圧により前記抵抗変化層の抵抗値を変える微細な点状とする
抵抗変化メモリ。
【請求項２】
前記エネルギー障壁が、
前記抵抗変化層と前記書き込み電極との接合によって形成されるショットキー障壁である
請求項１に記載の抵抗変化メモリ。
【請求項３】
前記抵抗変化層と前記書き込み電極とに挟まれるエネルギー障壁層をさらに備え、
前記エネルギー障壁層が、前記抵抗変化層と前記書き込み電極とのいずれか一方との接合によって前記エネルギー障壁であるショットキー障壁を形成する
請求項１に記載の抵抗変化メモリ。
【請求項４】
前記抵抗変化層の抵抗値を読み出す読み出し電極をさらに備え、
前記書き込み電極が、前記読み出し電極を兼ね、前記ショットキー障壁に対し読み出し電圧として順方向の電圧を印加する
請求項２又は３に記載の抵抗変化メモリ。
【請求項５】
前記抵抗変化層の抵抗値を読み出す読み出し電極をさらに備え、
前記書き込み電極と前記読み出し電極とが互いに異なる
請求項２又は３に記載の抵抗変化メモリ。
【請求項６】
前記抵抗変化層と前記書き込み電極とに挟まれる絶縁層をさらに備え、
前記エネルギー障壁が、前記書き込み電極と前記絶縁層との接合と、前記抵抗変化層と前記絶縁層との接合とによって形成される
請求項５に記載の抵抗変化メモリ。
【請求項７】
前記抵抗変化層が、チタン酸化物からなり、
前記書き込み電極にて前記抵抗変化層と接する部位が、ロジウム及びイリジウムのいずれかからなり、
前記書き込み電極にて前記抵抗変化層と接する面の面積が、０．０１μｍ２以下である
請求項２〜５のいずれか１つに記載の抵抗変化メモリ。
【請求項８】
前記抵抗変化層が、チタン酸化物からなり、
前記書き込み電極が、カーボンナノチューブからなる
請求項２〜５のいずれか１つに記載の抵抗変化メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の技術は、互いに異なる複数の抵抗値が情報として保持される層である抵抗変化層を有するメモリに関する。
【背景技術】
【０００２】
抵抗変化層を有するメモリである抵抗変化メモリは、高速の動作と多値の記憶とが可能であるため、次世代のメモリとして期待されている。こうした抵抗変化層のうち特許文献１に記載される二元系の金属酸化物からなる抵抗変化層では、以下に示される機構によって抵抗値の切り替えが起こると考えられている。
【０００３】
まず、初期状態の抵抗変化層に情報を書き込むセット電圧が印加されることにより、導電性のフィラメントが２つの電極間に形成される。そして、抵抗変化層に書き込まれた情報を消去するリセット電圧が印加されると、抵抗変化層に電場が形成されて、あるいは、抵抗変化層に磁場が形成されて、フィラメントのうち電極の近傍の部分が消失する。これによって、抵抗変化層は、その抵抗値が相対的に高い状態である高抵抗状態となる。
【０００４】
次いで、高抵抗状態の抵抗変化層に対してセット電圧が印加されると、抵抗変化層に電場が形成されて、あるいは、抵抗変化層に磁場が形成されて、消失した導電性のフィラメントが再び形成される。これによって、抵抗変化層は、その抵抗値が相対的に低い状態である低抵抗状態となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３６３６０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、抵抗変化メモリでは、低抵抗状態から高抵抗状態への切り替えであるセット動作と、高抵抗状態から低抵抗状態への切り替えであるリセット動作と、抵抗変化層における抵抗値の検出であるリード動作とに際して、電力が消費される。特に、抵抗変化層の抵抗値を切り替える際に、相対的に大きい電流が流れるため、抵抗変化メモリでは、記憶素子に対する情報の書き込みと消去とを行う度に、相対的に大きい電力が消費されてしまうことになる。そこで、上述の抵抗変化メモリには、抵抗変化層での抵抗の切り替えによって消費される電力を抑えることが求められている。
【０００７】
なお、ペロブスカイト型金属酸化物等の多元系の金属酸化物を用いた抵抗変化メモリでは、抵抗変化の生じる機構が二元系の金属酸化物とは異なっていると考えられている。しかしながら、こうした抵抗変化メモリにおいても、電圧の印加によって抵抗値が切り替えられ、且つ、電圧の印加によって電力が消費される点は共通しているため、上述と概ね共通した問題が生じる。
【０００８】
本開示の技術は、抵抗変化層の抵抗値を切り替えるときに電力の消費を抑えることのできる抵抗変化メモリを提供することを目的とする。
【課題を解決するための手段】
【０００９】
以下、上述の課題を解決するための手段及びその作用効果について記載する。
本開示における抵抗変化メモリの一態様は、抵抗変化層と、前記抵抗変化層に書き込み電圧を印加する書き込み電極とを備え、前記書き込み電極が、前記書き込み電圧の印加により電流が流れることを抑制するエネルギー障壁を介して前記抵抗変化層に連結され、前記抵抗変化層と連結される部分を、前記書き込み電圧により前記抵抗変化層の抵抗値を変える微細な点状とする。
【００１０】
上述の態様によれば、抵抗変化層の抵抗値を変える書き込み電極が、エネルギー障壁を介して抵抗変化層に連結されるため、抵抗変化層に書き込み電圧が印加される際に、抵抗変化層に電流が流れることが抑えられる。そして、エネルギー障壁により電流が流れなくとも抵抗変化層の抵抗値が変わるように、抵抗変化層に連結される書き込み電極の部分が微小な点状とされるから、互いに異なる複数の抵抗値が情報として扱われる抵抗変化メモリにて、その電力の消費が抑えられる。
【００１１】
本開示における抵抗変化メモリの他の態様は、前記エネルギー障壁が、前記抵抗変化層と前記書き込み電極との接合によって形成されるショットキー障壁である。
上述の態様によれば、抵抗変化層と書き込み電極とがショットキー接合を形成するため、抵抗変化層や書き込み電極とは異なる部材によってエネルギー障壁が形成される構成と比べて、抵抗変化メモリの構成を簡素にすることが可能である。
【００１２】
本開示における抵抗変化メモリの他の態様は、前記抵抗変化層と前記書き込み電極とに挟まれるエネルギー障壁層をさらに備え、前記エネルギー障壁層が、前記抵抗変化層と前記書き込み電極とのいずれか一方との接合によって前記エネルギー障壁であるショットキー障壁を形成する。
【００１３】
上述の態様によれば、抵抗変化層と書き込み電極とにエネルギー障壁層が挟まれるため、抵抗変化層と書き込み電極との接合によってエネルギー障壁が形成される構成と比べて、抵抗変化層を形成する材料の範囲や書き込み電極を形成する材料の範囲を広げることが可能にもなる。
【００１４】
本開示における抵抗変化メモリの他の態様は、前記抵抗変化層の抵抗値を読み出す読み出し電極をさらに備え、前記書き込み電極が、前記読み出し電極を兼ね、前記ショットキー障壁に対し読み出し電圧として順方向の電圧を印加する。
【００１５】
上述の態様では、書き込み電極が読み出し電極を兼ねるため、書き込み電極と読み出し電極とが互いに異なる構成と比べて、抵抗変化メモリの構成を簡素にすることが可能にもなる。
【００１６】
本開示における抵抗変化メモリの他の態様は、前記抵抗変化層の抵抗値を読み出す読み出し電極をさらに備え、前記書き込み電極と前記読み出し電極とが互いに異なる。
上述の態様では、書き込み電極と読み出し電極とが互いに異なるため、電極の構造や電極の材料に対し、抵抗変化層の抵抗値を読み出すうえで必要とされる制約を書き込み電極が受けることはない。それゆえに、電極の構造や電極の材料に対し、抵抗変化層の抵抗値の変化に特化したものを書き込み電極や読み出し電極に適用することが可能にもなる。
【００１７】
本開示における抵抗変化メモリの他の態様は、前記抵抗変化層と前記書き込み電極とに挟まれる絶縁層をさらに備え、前記エネルギー障壁が、前記書き込み電極と前記絶縁層との接合と、前記抵抗変化層と前記絶縁層との接合とによって形成される。
【００１８】
上述の態様では、書き込み電極と絶縁層との接合と、抵抗変化層と絶縁層との接合とによってエネルギー障壁が形成されるため、抵抗変化層から書き込み電極に流れる電流と、書き込み電極から抵抗変化層に電流とを確実に抑えることができる。
【００１９】
本開示における抵抗変化メモリの他の態様は、前記抵抗変化層が、チタン酸化物からなり、前記書き込み電極にて前記抵抗変化層と接する部位が、ロジウム及びイリジウムのいずれかからなり、前記書き込み電極にて前記抵抗変化層と接する面の面積が、０．０１μｍ２以下である。
【００２０】
上述の態様では、書き込み電極にて抵抗変化層と接する部位が、ロジウム及びイリジウムのいずれかからなり、且つ、書き込み電極と抵抗変化層との接触面積が、０．０１μｍ２以下であり、抵抗変化層がチタン酸化物からなるから、書き込み電極と抵抗変化層との接触面でショットキー障壁が形成される。こうした態様によれば、書き込み電極と抵抗変化層とによってエネルギー障壁が形成されるから、抵抗変化メモリの形成に必要な工程の数を減らすことができる。
【００２１】
本開示における抵抗変化メモリの他の態様は、前記抵抗変化層が、チタン酸化物からなり、前記書き込み電極が、カーボンナノチューブからなる。
上述の態様では、書き込み電極がカーボンナノチューブからなり、抵抗変化層がチタン酸化物からなるから、書き込み電極と抵抗変化層との接触面でショットキー障壁が形成される。こうした態様によれば、書き込み電極と抵抗変化層とによってエネルギー障壁が形成されるから、抵抗変化メモリの形成に必要な工程を減らすことができる。また、カーボンナノチューブによれば、直径が数十ｎｍ程度の微小な電極を形成しやすいため、他の金属材料を加工して微小な電極を形成する場合と比べて、より抵抗変化メモリの形成が容易にもなる。
【図面の簡単な説明】
【００２２】
【図１】本開示における抵抗変化メモリの第１実施形態を構成する記憶素子の断面構造を示す断面図。
【図２】第１実施形態の記憶素子におけるセット動作を示す作用図。
【図３】第１実施形態の記憶素子におけるリセット動作を示す作用図。
【図４】第１実施形態の記憶素子におけるリード動作を示す作用図。
【図５】本開示における抵抗変化メモリの第２実施形態を構成する記憶素子の断面構造を示す断面図。
【図６】第２実施形態の記憶素子におけるセット動作を示す作用図。
【図７】第２実施形態の記憶素子におけるリセット動作を示す作用図。
【図８】第２実施形態の記憶素子におけるリード動作を示す作用図。
【図９】本開示における抵抗変化メモリの第３実施形態を構成する記憶素子の断面構造を示す断面図。
【図１０】実施例１の抵抗変化メモリを構成する記憶素子に対して印加される電圧と流れる電流との関係を示す電流−電圧特性グラフ。
【図１１】実施例２の抵抗変化メモリを構成する記憶素子に対して印加される電圧と流れる電流との関係を示す電流−電圧特性グラフ。
【図１２】本開示における抵抗変化メモリの変形例を構成する記憶素子の断面構造を示す断面図。
【図１３】本開示における抵抗変化メモリの変形例を構成する記憶素子の断面構造を示す断面図。
【図１４】本開示における抵抗変化メモリの変形例を構成する記憶素子の断面構造を示す断面図。
【発明を実施するための形態】
【００２３】
［第１実施形態］
以下、本開示における抵抗変化メモリの第１実施形態について、図１〜図４を参照して説明する。まず、抵抗変化メモリを構成する記憶素子の概略構成について、図１を参照して説明する。
【００２４】
図１に示されるように、基板１１の上に形成される下地層１２には、板状電極１３が積層され、板状電極１３における上面の一部には、抵抗変化層１４が積層されている。抵抗変化層１４における上面の一部には、書き込み電極としての微細線状電極１６が積層されている。本実施形態では、抵抗変化層１４における微細線状電極１６との界面が、エネルギー障壁としての電流障壁部１５であり、電流障壁部１５は、抵抗変化層１４の上面と対向する方向から見て微細な点状をなしている。また、抵抗変化層１４と板状電極１３と微細線状電極１６とによって記憶素子１０が構成されている。
【００２５】
基板１１には、シリコン基板や化合物半導体基板等の半導体基板、あるいは、ガラス基板や石英基板や樹脂基板等の絶縁体基板が用いられる。
下地層１２には、例えば、シリコン酸化物層やシリコン窒化物層等の各種のシリコン化合物が用いられる。下地層１２は、基板の上面に形成される能動素子や配線のうち、記憶素子１０の接続先以外となる要素と記憶素子１０とを電気的に絶縁する絶縁性を有する。
【００２６】
板状電極１３は、４族から１４族に含まれる金属元素が用いられる。また、板状電極１３には、上述の形成材料からなる単層構造、あるいは、上述の形成材料のうちで互いに異なる形成材料からなる２以上の層の積層構造が用いられる。
【００２７】
抵抗変化層１４には、抵抗変化層１４に印加される電圧の絶対値によって高抵抗状態と低抵抗状態とが切替えられるノンポーラー型の抵抗変化材料、あるいは、抵抗変化層１４に印加される電圧の向きによって高抵抗状態と低抵抗状態とが切替えられるバイポーラー型の抵抗変化材料が用いられる。ノンポーラー型の抵抗変化材料には、チタン酸化物と、タングステン酸化物と、コバルト酸化物と、タンタル酸化物とからなる群から選択される１つ、あるいは、これら酸化物の少なくとも２つを含む混合物が用いられる。なお、二元系金属酸化物の１つ、あるいはこれら酸化物の少なくとも２つを含む混合物は、ノンポーラー型の抵抗変化材料としてだけでなく、例えば、書き込み電極が本実施形態のような微細線状である場合や、特定の抵抗変化材料と電極材料との組み合わせによっては、バイポーラー型の抵抗変化材料としても機能する。また、ノンポーラー型の抵抗変化材料には、上述の二元系金属酸化物の他に、ＳｒＺｒＯ３、ＺｒＴｉＯ３、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、Ｚｎ０．４Ｃｄ０．６Ｓ、Ｐｒ０．７Ｃａ０．３ＭｎＯ３等のペロブスカイト系酸化物が用いられる。バイポーラー型の抵抗変化材料には、ゲルマニウム−錫−テルルやインジウム−錫−テルル等のカルコゲナイド材料が用いられる。なお、抵抗変化層１４には、上述の形成材料からなる単層構造、あるいは、上述の形成材料のうち互いに異なる形成材料からなる２以上の層の積層構造が用いられる。そして、抵抗変化層１４では、板状電極１３と微細線状電極１６との間に印加される電圧によって、その抵抗値が以下のように変化する。
【００２８】
すなわち、板状電極１３の電位に対して微細線状電極１６が負となる電圧であって、相対的に絶対値の大きい所定のしきい値以上の電圧であるセット電圧Ｖｓｅｔが抵抗変化層１４に印加されると、抵抗変化層１４は高抵抗状態から低抵抗状態に遷移する。また、板状電極１３の電位に対して微細線状電極１６が正となる電圧であって、相対的に絶対値の小さい電圧であるリセット電圧Ｖｒｅｓｅｔが印加されると、抵抗変化層１４は低抵抗状態から高抵抗状態に遷移する。
【００２９】
微細線状電極１６は、抵抗変化層１４と接する面の直径が５ｎｍ以上１００ｎｍ以下となる円形柱状、あるいは、抵抗変化層１４と接する面の一辺が５ｎｍ以上１００ｎｍ以下となる矩形柱状をなし、４族から１４族に含まれる金属元素、あるいは、カーボンナノチューブからなる微細な電極である。なお、微細線状電極１６には、板状電極１３と同様に、上述の形成材料からなる単層構造、あるいは、上述の形成材料のうちで互いに異なる形成材料からなる２以上の層の積層構造が用いられる。
【００３０】
抵抗変化層１４における微細線状電極１６との界面である電流障壁部１５は、微細線状電極１６が上述の形成材料からなり、且つ、微細線状電極１６と抵抗変化層１４との接触する部位が微小な点状であることにより、下記の第１ショットキー接合、あるいは、下記の第２ショットキー接合を形成する。すなわち、抵抗変化層１４の形成材料と微細線状電極１６の形成材料、並びに、抵抗変化層１４と微細線状電極１６との接する面の面積は、これらの界面で第１ショットキー接合、あるいは、第２ショットキー接合が形成される組み合わせから選択される。なお、抵抗変化層１４の上面にて１辺が１０μｍとなる矩形平面に対し、こうした微細線状電極１６の本数は、１００本以下であることが好ましい。
【００３１】
第１ショットキー接合とは、板状電極１３に電源電圧Ｖｓｓが印加され、且つ、微細線状電極１６に上述のセット電圧Ｖｓｅｔが印加されるとき、ショットキー障壁である電流障壁部１５にて、板状電極１３から微細線状電極１６への順方向の電流が流れる接合である。また、第１ショットキー接合とは、板状電極１３に電源電圧Ｖｓｓが印加され、且つ、微細線状電極１６に上述のリセット電圧Ｖｒｅｓｅｔが印加されるとき、ショットキー障壁である電流障壁部１５にて、微細線状電極１６から板状電極１３に流れる逆方向の電流が順方向の電流に比べて抑えられる接合である。
【００３２】
第２ショットキー接合とは、板状電極１３に電源電圧Ｖｓｓが印加され、且つ、微細線状電極１６に上述のリセット電圧Ｖｒｅｓｅｔが印加されるとき、ショットキー障壁である電流障壁部１５にて、微細線状電極１６から板状電極１３への逆方向の電流が流れる接合である。また、第２ショットキー接合とは、板状電極１３に電源電圧Ｖｓｓが印加され、且つ、微細線状電極１６に上述のセット電圧Ｖｓｅｔが印加されるとき、ショットキー障壁である電流障壁部１５にて、板状電極１３から微細線状電極１６に流れる順方向の電流が逆方向の電流に比べて抑えられる接合である。
【００３３】
そして、上述の第１ショットキー接合が電流障壁部１５で形成される場合には、記憶素子１０では、逆方向の電流が相対的に流れにくく、順方向の電流が相対的に流れやすくなる。反対に、上述の第２ショットキー接合が電流障壁部１５で形成される場合には、記憶素子１０では、逆方向の電流が相対的に流れやすく、順方向の電流が相対的に流れにくくなる。
【００３４】
次に、上述の記憶素子１０におけるセット動作とリセット動作とリード動作とについて、図２〜図４を参照して説明する。まず、電流障壁部１５が第１ショットキー接合である場合について説明する。
【００３５】
図２に示されるように、板状電極１３に例えば０Ｖの電源電圧Ｖｓｓが印加され、且つ、微細線状電極１６に例えば−５．０Ｖのセット電圧Ｖｓｅｔが印加されると、板状電極１３から微細線状電極１６に向く電場が抵抗変化層１４にて局所的に形成される。そして、順方向の電流であるセット電流Ｉｓｅｔが抵抗変化層１４に流れることによって、抵抗変化層１４が高抵抗状態から低抵抗状態に遷移する。
【００３６】
図３に示されるように、板状電極１３に電源電圧Ｖｓｓが印加され、且つ、微細線状電極１６に例えば２．０Ｖのリセット電圧Ｖｒｅｓｅｔが書き込み電圧として印加されると、微細線状電極１６から板状電極１３に向く電場が抵抗変化層１４にて局所的に形成される。あるいは、こうした電圧の変化に伴う磁場が抵抗変化層１４にて局所的に形成される。この際、ショットキー障壁である電流障壁部１５にて、微細線状電極１６から板状電極１３に流れる逆方向の電流が抑えられながら、上述の電場、あるいは、磁場が局所的に作用することで、抵抗変化層１４が低抵抗状態から高抵抗状態に遷移する。すなわち、抵抗変化層１４が高抵抗状態であることが、記憶素子１０にて書き込まれる。
【００３７】
図４に示されるように、板状電極１３に電源電圧Ｖｓｓが印加され、且つ、セット電圧Ｖｓｅｔよりも絶対値が小さい負の電圧である例えば−１．０Ｖのリード電圧Ｖｓｅｎｓが読み出し電圧として微細線状電極１６に印加されると、抵抗変化層１４の抵抗状態に応じた順方向のリード電流Ｉｓｅｎｓが、記憶素子１０の外部で検出される。すなわち、抵抗変化層１４が低抵抗状態であるか、あるいは、高抵抗状態であるかが読み出される。
【００３８】
そのため、第１ショットキー接合を有する記憶素子１０では、抵抗変化層１４に印加される電圧の向き、あるいは、絶対値が変更されることで、抵抗変化層１４における抵抗状態が切り替えられる。そして、抵抗変化層１４が低抵抗状態から高抵抗状態に遷移する際には、ショットキー障壁である電流障壁部１５が、逆方向の電流が流れることを抑える。これにより、こうした電流障壁部１５が形成されない場合と比べて、抵抗変化層１４の抵抗値を切り替えるときに消費される電力を抑えることができる。
【００３９】
なお、電流障壁部１５にて第２ショットキー接合が形成されている場合には、板状電極１３に電源電圧Ｖｓｓが印加され、且つ、微細線状電極１６にセット電圧Ｖｓｅｔが書き込み電圧として印加されることでセット動作が行われる。この際、板状電極１３から微細線状電極１６に向けて流れる順方向の電流が、ショットキー障壁である電流障壁部１５によって抑えられる。また、板状電極１３に電源電圧Ｖｓｓが印加され、且つ、微細線状電極１６にリセット電圧Ｖｒｅｓｅｔが印加されることでリセット動作が行われる。この際、微細線状電極１６から板状電極１３に向けた逆方向の電流が、ショットキー障壁である電流障壁部１５を通じて流れる。そして、微細線状電極１６に電源電圧Ｖｓｓが印加され、且つ、板状電極１３にリード電圧Ｖｓｅｎｓが読み出し電圧として印加されることで、抵抗変化層１４の抵抗状態に応じた逆方向のリード電流Ｉｓｅｎｓが、記憶素子１０の外部で検出される。
【００４０】
上述の記憶素子１０を備える抵抗変化メモリは、例えば、抵抗変化メモリの単位構造としてトランジスタと記憶素子１０とを１つずつ有する１Ｔ１Ｒ型、あるいは、抵抗変化メモリの単位構造として整流素子と記憶素子１０とを１つずつ有する１Ｄ１Ｒ型に具体化される。例えば、１Ｔ１Ｒ型では、トランジスタのドレインが微細線状電極１６に接続され、板状電極１３がＧＮＤ線に接続される。そして、トランジスタのゲートとソースとの間の電位差によって、上述のセット電圧Ｖｓｅｔとリセット電圧Ｖｒｅｓｅｔとリード電圧Ｖｓｅｎｓとが各別に微細線状電極１６に印加される。これによって、２以上のトランジスタのゲートが接続されたワード線の選択と、２以上のトランジスタのソースが接続されたビット線の選択とによって、当該選択されたトランジスタに接続される記憶素子１０で、上述のセット動作とリセット動作とリード動作とのいずれかが行われる。
【００４１】
以上説明したように、本開示の抵抗変化メモリにおける第１実施形態によれば、以下に列挙する効果を得ることができる。
（１）抵抗変化層１４の抵抗値を変える微細線状電極１６が、ショットキー障壁を介して抵抗変化層１４に連結されるため、抵抗変化層１４にセット電圧Ｖｓｅｔが印加される際に、あるいは、抵抗変化層１４にリセット電圧Ｖｒｅｓｅｔが印加される際に、抵抗変化層１４に電流が流れることが抑えられる。そして、ショットキー障壁により電流が流れなくとも抵抗変化層１４の抵抗値が変わるように、抵抗変化層１４に連結される微細線状電極１６の部分が微小な点状とされるため、互いに異なる複数の抵抗値が情報として扱われる抵抗変化メモリにて、その電力の消費が抑えられる。
【００４２】
（２）しかも、抵抗変化層１４と微細線状電極１６とがショットキー接合を形成するため、抵抗変化層１４や微細線状電極１６とは異なる部材によってエネルギー障壁が形成される構成と比べて、抵抗変化メモリの構成を簡素にすることが可能である。
【００４３】
（３）微細線状電極１６が、情報である抵抗値を抵抗変化層１４に書き込む電極として機能し、さらに、抵抗変化層１４における抵抗値を読み出す電極としても機能する。それゆえに、こうした書き込み電極と読み出し電極とが互いに異なる構成と比べて、抵抗変化メモリの構成を簡素にすることが可能にもなる。
【００４４】
（４）抵抗変化層１４と微細線状電極１６との接触する部位の大きさによる抵抗状態の切り替えの差異は、接触する部分の直径、あるいは、接する部分の一辺が約５０ｎｍ以下になると、抵抗変化層１４にて電場の集中が起こりやすくなる。それゆえに、ショットキー障壁の順方向に流れる電流が流れる場合であっても、こうした電場による補助によって抵抗状態が変わりやすくなるため、その際の抵抗状態の切り替えに必要とされる電力を低くすることが可能にもなる。
［第２実施形態］
以下、本開示における抵抗変化メモリの第２実施形態について、図５〜図８を参照して説明する。なお、第２実施形態における抵抗変化メモリの記憶素子は、上述した第１実施形態における抵抗変化メモリの記憶素子と比べて、抵抗変化層に電圧を印加する電極が３つ備えられている点が異なっている。そのため、以下では、こうした相違点について詳しく説明する。
【００４５】
図５に示されるように、基板３１上の下地層３２における上面の一部には、電流障壁部３４を含む抵抗変化層３３と、微細線状電極３５とが積層されている。また、抵抗変化層３３と微細線状電極３５とが下地層３２に積層される方向を積層方向とし、その積層方向と直交する方向を面方向とすると、抵抗変化層３３の面方向における両端部には、第１板状電極３６と第２板状電極３７とが、抵抗変化層３３を面方向で挟むように形成されている。本実施形態では、電流障壁部３４を含む微細線状電極３５と、抵抗変化層３３と、第１板状電極３６と、第２板状電極３７とによって記憶素子３０が構成されている。
【００４６】
基板３１と、下地層３２と、抵抗変化層３３と、微細線状電極３５とには、それぞれ第１実施形態における基板１１と、下地層１２と、抵抗変化層１４と、微細線状電極１６と同様の材料が用いられる。また、第１板状電極３６と第２板状電極３７とには、第１実施形態における板状電極１３と同様の材料が用いられる。そして、微細線状電極３５における抵抗変化層３３との界面であるエネルギー障壁としての電流障壁部３４は、微細線状電極３５が上述の形成材料からなり、且つ、微細線状電極３５と抵抗変化層３３との接触する部位が微小であることにより、第１実施形態と同様に、上述の第１ショットキー接合、あるいは、上述の第２ショットキー接合を形成する。
【００４７】
次に、上述の記憶素子３０におけるセット動作とリセット動作とリード動作とについて、図６〜図８を参照して説明する。まず、電流障壁部３４が第１ショットキー接合である場合について説明する。
【００４８】
図６に示されるように、第１板状電極３６と第２板状電極３７とに例えば０Ｖの電源電圧Ｖｓｓが印加され、且つ、微細線状電極３５に例えば−５．０Ｖのセット電圧Ｖｓｅｔが印加されると、第１板状電極３６と第２板状電極３７とから微細線状電極３５に向く電場が抵抗変化層３３にて局所的に形成される。そして、第１板状電極３６と第２板状電極３７とから微細線状電極３５に向けてセット電流Ｉｓｅｔが流れることによって、抵抗変化層３３が高抵抗状態から低抵抗状態に遷移する。
【００４９】
図７に示されるように、第１板状電極３６と第２板状電極３７とに例えば０Ｖの電源電圧Ｖｓｓが印加され、且つ、微細線状電極３５に例えば２．０Ｖのリセット電圧Ｖｒｅｓｅｔが書き込み電圧として印加されると、第１板状電極３６と第２板状電極３７とから微細線状電極３５に向く電場が局所的に形成される。あるいは、こうした電圧の変化に伴う磁場が抵抗変化層３３にて局所的に形成される。この際、ショットキー障壁である電流障壁部３４にて、微細線状電極３５から第１板状電極３６と第２板状電極３７とに流れる逆方向の電流が抑えられながら、上述の電場、あるいは、磁場が局所的に作用することで、抵抗変化層３３が低抵抗状態から高抵抗状態に遷移する。すなわち、抵抗変化層３３が高抵抗状態であることが、記憶素子３０にて書き込まれる。
【００５０】
図８に示されるように、第１板状電極３６に例えば０Ｖの電源電圧Ｖｓｓが印加され、第２板状電極３７に例えば−１．０Ｖのリード電圧Ｖｓｅｎｓが読み出し電圧として印加され、且つ、微細線状電極３５に例えば０Ｖの電源電圧Ｖｓｓが印加される。これによって、抵抗変化層３３の抵抗状態に応じたリード電流Ｉｓｅｎｓが、記憶素子３０の外部で検出される。すなわち、抵抗変化層３３が低抵抗状態であるか、あるいは、高抵抗状態であるかが読み出される。
【００５１】
そのため、第１ショットキー接合を有する記憶素子３０では、第１実施形態と同じく、抵抗変化層３３が低抵抗状態から高抵抗状態に遷移する際に、ショットキー障壁である電流障壁部３４が、逆方向の電流が流れることを抑える。これにより、こうした電流障壁部３４が形成されない場合と比べて、抵抗変化層３３の抵抗値を切り替えるときに消費される電力を抑えることができる。しかも、第１板状電極３６と抵抗変化層３３との間と、第２板状電極３７と抵抗変化層３３との間とには、ショットキー障壁が形成されていないため、リード電圧Ｖｓｅｎｓが電源電圧Ｖｓｓと異なる電圧であれば、リード電流Ｉｓｅｎｓが流れることになる。それゆえに、リード電圧Ｖｓｅｎｓの絶対値がセット電圧Ｖｓｅｔよりも小さいという制約を受けることなく、上記の記憶素子３０では、抵抗変化層３３の抵抗状態を検出することが可能となる。
【００５２】
なお、電流障壁部３４にて第２ショットキー接合が形成されている場合には、第１板状電極３６と第２板状電極３７とにセット電圧Ｖｓｅｔが書き込み電圧として印加され、且つ、微細線状電極３５に電源電圧Ｖｓｓが印加されることでセット動作が行われる。この際、第１板状電極３６と第２板状電極３７とから微細線状電極３５に向けて流れる順方向の電流が、ショットキー障壁である電流障壁部３４によって抑えられる。また、第１板状電極３６と第２板状電極３７とにリセット電圧Ｖｒｅｓｅｔが印加され、且つ、微細線状電極３５に電源電圧Ｖｓｓが印加されることでリセット動作が行われる。この際、微細線状電極３５から第１板状電極３６と第２板状電極３７とに向けた逆方向の電流が、ショットキー障壁である電流障壁部３４を通じて流れる。そして、第１板状電極３６と微細線状電極３５とに電源電圧Ｖｓｓが印加され、且つ、第２板状電極３７にリード電圧Ｖｓｅｎｓが印加されることで、抵抗変化層３３の抵抗状態に応じたリード電流Ｉｓｅｎｓが、記憶素子３０の外部で検出される。
【００５３】
上述の記憶素子３０を備える抵抗変化メモリは、例えば、抵抗変化メモリの単位構造として２つのトランジスタと記憶素子３０とを有する２Ｔ１Ｒ型、あるいは、例えば、抵抗変化メモリの単位構造として２つの整流素子と記憶素子３０とを有する２Ｄ１Ｒ型に具体化される。例えば、第１トランジスタのドレインが微細線状電極３５に接続され、第１板状電極３６がＧＮＤ線に接続される。また、第２トランジスタのドレインが第２板状電極３７に接続される。そして、第１トランジスタのゲートとソースとの間の電位差によって、上述のセット電圧Ｖｓｅｔとリセット電圧Ｖｒｅｓｅｔと電源電圧Ｖｓｓとが各別に微細線状電極３５に印加される。また、第２トランジスタのゲートとソースとの電位差によって、電源電圧Ｖｓｓとリード電圧Ｖｓｅｎｓとが各別に第２板状電極３７に印加される。これによって、選択されたトランジスタに接続される記憶素子３０で、上述のセット動作とリセット動作とリード動作のいずれかが行われる。
【００５４】
以上説明したように、本開示の抵抗変化メモリにおける第２実施形態によれば、第１実施形態にて得られる効果に加えて、以下に挙げる効果を得ることができる。
（５）情報である抵抗値を抵抗変化層３３に書き込む微細線状電極３５と、抵抗変化層３３における抵抗値を読み出す第２板状電極３７とが互いに異なるため、電極の構造や電極の材料に対し、抵抗変化層３３の抵抗値を読み出すうえで必要とされる制約を微細線状電極３５が受けることはない。それゆえに、電極の構造や電極の材料に対し、抵抗変化層３３にて抵抗値を変化させるために特化したものを微細線状電極３５に適用し、抵抗変化層３３にて抵抗値を読み出すために特化したものを第２板状電極３７に適用することが可能にもなる。例えば、リード電圧Ｖｓｅｎｓの絶対値がセット電圧Ｖｓｅｔよりも小さいという制約を受けることなく、第１板状電極３６に印加される電圧とは異なる電圧が第２板状電極３７に印加されることで、抵抗変化層３３の抵抗状態を検出することが可能となる。
［第３実施形態］
以下、本開示における抵抗変化メモリの第３実施形態について、図９を参照して説明する。なお、第３実施形態における抵抗変化メモリの記憶素子は、上述した第２実施形態における抵抗変化メモリの記憶素子と比べて、電流障壁の構成が異なっている。そのため、以下では、こうした相違点について詳しく説明する。
【００５５】
図９に示されるように、基板３１上の下地層３２における上面の一部には、抵抗変化層３３と電流障壁層３８とが順に積層されている。電流障壁層３８における上面の一部には、微細線状電極３５が積層されている。また、抵抗変化層３３の面方向における両端部には、第２実施形態と同様に、第１板状電極３６と第２板状電極３７とが、抵抗変化層３３を面方向で挟むように接続されている。本実施形態では、抵抗変化層３３と、微細線状電極３５と、第１板状電極３６と、第２板状電極３７と、電流障壁層３８とによって記憶素子４０が構成されている。
【００５６】
電流障壁層３８は、シリコン酸化物やシリコン窒化物等のシリコン化合物、あるいは、これらと同程度のバンドギャップを有する金属酸化物や金属窒化物等の金属化合物からなる絶縁膜であって、抵抗変化層３３における上面の全体に形成されている。なお、電流障壁層３８には、上述の形成材料からなる単層構造、あるいは、上述の形成材料のうちで互いに異なる形成材料からなる２以上の層の積層構造が用いられる。すなわち、電流障壁層３８における微細線状電極３５との界面と、電流障壁層３８における抵抗変化層３３との界面とには、電流障壁層３８からなる絶縁障壁が形成され、微細線状電極３５に印加される電圧値に関わらず、抵抗変化層３３と微細線状電極３５との間に流れる電流が抑えられる。こうした電流障壁層３８が、エネルギー障壁層と、絶縁層とを構成している。
【００５７】
次に、上述の記憶素子４０におけるセット動作とリセット動作とリード動作とについて説明する。なお、上述の記憶素子４０における各種の動作では、微細線状電極３５と第１板状電極３６と第２板状電極３７とに印加される電圧が第２実施形態と同じであって、セット動作とリセット動作とにおいて抵抗変化層３３に流れる電流値が異なる。それゆえに、以下では、こうした相違点について詳しく説明する。
【００５８】
まず、セット動作では、第１板状電極３６と第２板状電極３７とに例えば０Ｖの電源電圧Ｖｓｓが印加され、且つ、微細線状電極３５に例えば−５．０Ｖのセット電圧Ｖｓｅｔが書き込み電圧として印加される。この際、第１板状電極３６と第２板状電極３７とから微細線状電極３５に向く電場が抵抗変化層３３にて局所的に形成される。そして、絶縁障壁である電流障壁層３８にて、微細線状電極３５から第１板状電極３６と第２板状電極３７とに流れる電流が抑えられながら、上述の電場、あるいは、磁場が局所的に作用することで、抵抗変化層３３が低抵抗状態から高抵抗状態に遷移する。すなわち、抵抗変化層３３が高抵抗状態であることが、記憶素子４０に書き込まれる。
【００５９】
次いで、リセット動作では、第１板状電極３６と第２板状電極３７とに例えば０Ｖの電源電圧Ｖｓｓが印加され、且つ、微細線状電極３５に例えば２．０Ｖのリセット電圧Ｖｒｅｓｅｔが書き込み電圧として印加される。この際、第１板状電極３６と第２板状電極３７とから微細線状電極３５に向く電場が局所的に形成される。あるいは、こうした電圧の変化に伴う磁場が抵抗変化層３３にて局所的に形成される。そして、絶縁障壁である電流障壁層３８にて、微細線状電極３５から第１板状電極３６と第２板状電極３７とに流れる逆方向の電流が抑えられながら、上述の電場、あるいは、磁場が局所的に作用することで、抵抗変化層３３が高抵抗状態から低抵抗状態に遷移する。すなわち、抵抗変化層３３が低抵抗状態であることが、記憶素子４０に書き込まれる。
【００６０】
この際、絶縁障壁を有する記憶素子４０では、抵抗変化層３３が低抵抗状態から高抵抗状態に遷移する際と、抵抗変化層３３が高抵抗状態から低抵抗状態に遷移する際との双方で、絶縁障壁である電流障壁層３８が、電流の流れを抑える。これにより、こうした電流障壁層３８が形成されない場合と比べて、抵抗変化層３３の抵抗値を切り替えるときに消費される電力を抑えることができる。
【００６１】
以上説明したように、本開示の抵抗変化メモリにおける第３実施形態によれば、第１実施形態にて得られる効果と第２実施形態にて得られる効果とに加えて、以下に挙げる効果を得ることができる。
【００６２】
（６）微細線状電極３５と電流障壁層３８との接合と、抵抗変化層３３と電流障壁層３８との接合とによってエネルギー障壁が形成されるため、抵抗変化層３３から微細線状電極３５に流れる電流と、微細線状電極３５から抵抗変化層３３に流れる電流とを確実に抑えることができる。
【００６３】
［実施例１］
熱酸化膜を有するシリコン基板に対し、板状電極１３としてチタン層をスパッタ成膜し、チタン層上に、抵抗変化層１４としてチタン酸化物層をスパッタ成膜した。なお、チタン酸化物層は、アルゴンガスの流量を９．５ｓｃｃｍ、酸素ガスの流量を０．５ｓｃｃｍ、成膜圧力を０．５Ｐａ、ターゲット電力を２００Ｗとして二酸化チタンターゲットをスパッタすることで形成した。また、チタン酸化物層の膜厚は３０ｎｍとした。そして、抵抗変化層１４との接触面の直径が３０ｎｍである微細線状電極１６をロジウムによって形成して、実施例１の記憶素子を得た。この記憶素子から得られた電流−電圧特性の測定結果を図１０に示す。なお、図１０におけるバイアス電圧は、板状電極１３の電位に対する微細線状電極１６の電位を示し、マイナスは、板状電極１３の電位よりも微細線状電極１６が低いことを示し、プラスは、板状電極１３の電位よりも微細線状電極１６が高いことを示す。また、図１０における実線は、抵抗変化層１４が高抵抗状態であるときの電流−電圧特性を示し、図１０における一点鎖線は、抵抗変化層１４が低抵抗状態であるときの電流−電圧特性を示す。
【００６４】
図１０に示されるように、−０．５Ｖのバイアス電圧で板状電極１３と微細線状電極１６との間に電流が流れない状態を初期状態とし、初期状態から−３．０Ｖのバイアス電圧が印加されると、−０．５Ｖのバイアス電圧で板状電極１３と微細線状電極１６との間に−０．５ｎＡの電流が流れることが認められた。これによって、−３．０Ｖのセット電圧Ｖｓｅｔにより、抵抗変化層１４が高抵抗状態から低抵抗状態に切り替わることが認められた。
【００６５】
次いで、低抵抗状態の抵抗変化層１４に対して１．０Ｖのバイアス電圧が印加されると、−０．５Ｖのバイアス電圧で板状電極１３と微細線状電極１６との間に電流が流れないことが認められた。これによって、１．０Ｖのリセット電圧Ｖｒｅｓｅｔにより、抵抗変化層１４が低抵抗状態から高抵抗状態に切り替わることが認められた。
【００６６】
そして、こうした電流−電圧特性の測定を通じて、正のバイアス電圧では板状電極１３と微細線状電極１６との間に電流が流れないことが認められた。これによって、抵抗変化層１４と微細線状電極１６との界面には、抵抗変化層１４から微細線状電極１６に流れる電流を抑えるショットキー障壁が形成されていることが認められた。
【００６７】
［実施例２］
針状のシリコンの表面にロジウムを付着させた電極を微細線状電極１６とし、微細線状電極１６におけるロジウムと抵抗変化層との接触面の直径を５０ｎｍとし、それ以外の構成に実施例１と同じ構成を用いて実施例２の記憶素子を得た。この記憶素子における電流−電圧特性を実施例１と同じ条件で測定した結果を図１１に示す。なお、図１１においても、先に示した図１０と同様、マイナスは、板状電極１３の電位よりも微細線状電極１６が低いことを示し、プラスは、板状電極１３の電位よりも微細線状電極１６が高いことを示す。
【００６８】
図１１に示されるように、実施例１にて得られた結果である図１０に示される電流−電圧特性と同等の電流−電圧特性が得られることが認められた。つまり、−３．０Ｖのセット電圧Ｖｓｅｔにより、抵抗変化層１４が高抵抗状態から低抵抗状態に切り替わることが認められ、また、１．０Ｖのリセット電圧Ｖｒｅｓｅｔにより、抵抗変化層１４が低抵抗状態から高抵抗状態に切り替わることが認められた。そして、抵抗変化層１４と微細線状電極１６との界面には、抵抗変化層１４から微細線状電極１６に流れる電流を抑えるショットキー障壁が形成されていることが認められた。
【００６９】
［実施例３］
直径が約５ｎｍのカーボンナノチューブを微細線状電極１６として用い、それ以外の構成に実施例１と同じ構成を用いて実施例３の記憶素子を得た。この記憶素子における電流−電圧特性を実施例１と同じ条件で測定したところ、実施例１や実施例２と同等の結果が得られた。つまり、こうしたカーボンナノチューブからなる微細線状電極１６と抵抗変化層１４との界面にも、抵抗変化層１４から微細線状電極１６に流れる電流を抑えるショットキー障壁が形成されていることが認められた。
【００７０】
［実施例４］
熱酸化膜を有するシリコン基板に対し、抵抗変化層３３としてチタン酸化物層をスパッタ成膜した。また、こうした抵抗変化層３３に対し、第１板状電極３６と第２板状電極３７としてチタン層をスパッタ成膜し、さらに、微細線状電極３５としてカーボンナノチューブを形成することによって、図５に示される構造からなる実施例４の記憶素子を得た。なお、カーボンナノチューブの直径は約５ｎｍである。
【００７１】
この記憶素子において、第１板状電極３６と第２板状電極３７とに０Ｖの電源電圧Ｖｓｓが印加され、且つ、微細線状電極３５に−１．０Ｖの電圧が印加され、微細線状電極３５に電流が流れていない状態を初期状態とする。初期状態から、微細線状電極３５に−５．０Ｖの電圧が印加されると、微細線状電極３５において−５．０ｎＡの電流が流れていることが認められた。これによって、−５．０Ｖのセット電圧Ｖｓｅｔにより、抵抗変化層３３が高抵抗状態から低抵抗状態に切り替わることが認められた。このとき、第１板状電極３６と微細線状電極３５とに０Ｖの電源電圧Ｖｓｓが印加され、且つ、第２板状電極３７にリード電圧Ｖｓｅｎｓとして−１．０Ｖの電圧が印加されると、リード電流Ｉｓｅｎｓとして−０．５ｎＡの電流が流れることが認められた。
【００７２】
次いで、第１板状電極３６と第２板状電極３７とに０Ｖの電源電圧Ｖｓｓが印加され、且つ、微細線状電極３５に２．０Ｖの電圧が印加されると、上述の読み取り動作にて、リード電流Ｉｓｅｎｓが０．１ｐＡ以下であって、ほぼ絶縁状態であることが認められた。これによって、２．０Ｖのリセット電圧Ｖｒｅｓｅｔにより、抵抗変化層１４が低抵抗状態から高抵抗状態に切り替わることが認められた。
【００７３】
そして、こうした電流−電圧特性の測定を通じて、微細線状電極３５から第１板状電極３６に流れる電流と、微細線状電極３５から第２板状電極３７に流れる電流とが認められなかった。これによって、こうした記憶素子においても、抵抗変化層３３と微細線状電極３５との界面には、抵抗変化層３３から微細線状電極３５に流れる電流を抑えるショットキー障壁が形成されていることが認められた。
【００７４】
［実施例５］
厚さが１ｎｍのシリコン酸化膜を電流障壁層３８として用い、それ以外の構成に実施例４と同じ構成を用いて、図９の構造からなる実施例５の記憶素子を得た。
【００７５】
この記憶素子においても、実施例４と同様に、−５．０Ｖのセット電圧Ｖｓｅｔが微細線状電極３５に印加されると、抵抗変化層３３が高抵抗状態から低抵抗状態に切り替わることが認められた。また、２．０Ｖのリセット電圧Ｖｒｅｓｅｔが微細線状電極３５に印加されると、抵抗変化層３３が低抵抗状態から高抵抗状態に切り替わることが認められた。この間、微細線状電極３５から電流障壁層３８を通じて第１板状電極３６に流れる電流と、微細線状電極３５から電流障壁層３８を通じて第２板状電極３７に流れる電流とは、認められなかった。
【００７６】
［実施例６］
外部磁場によって磁化するロジウムを微細線状電極３５として用い、それ以外の構成に実施例４と同じ構成を用いて実施例５の記憶素子を得た。なお、微細線状電極３５における抵抗変化層３３との接触面の直径は３０ｎｍとした。
【００７７】
この記憶素子において、第１板状電極３６と第２板状電極３７とに０Ｖの電源電圧Ｖｓｓが印加され、且つ、抵抗変化層３３から微細線状電極３５に向く外部磁場が印加され、微細線状電極３５に電流が流れていない状態を初期状態とする。初期状態から、外部磁場が反転されると、微細線状電極３５において−５．０ｎＡの電流が流れていることが認められた。これによって、微細線状電極３５から抵抗変化層３３に向く外部磁場により、抵抗変化層３３が高抵抗状態から低抵抗状態に切り替わることが認められた。このとき、第１板状電極３６に０Ｖの電源電圧Ｖｓｓが印加され、且つ、第２板状電極３７にリード電圧Ｖｓｅｎｓとして−１．０Ｖの電圧が印加されると、リード電流Ｉｓｅｎｓとして−０．５ｎＡの電流が流れることが認められた。
【００７８】
次いで、第１板状電極３６と第２板状電極３７とに０Ｖの電源電圧Ｖｓｓが印加され、且つ、抵抗変化層３３から微細線状電極３５に向く外部磁場が印加されると、上述の読み取り動作にて、リード電流Ｉｓｅｎｓが０．１ｐＡ以下であって、ほぼ絶縁状態であることが認められた。これによって、抵抗変化層３３から微細線状電極３５に向く外部磁場により、抵抗変化層１４が低抵抗状態から高抵抗状態に切り替わることが認められた。
【００７９】
なお、こうした電場あるいは磁場による抵抗状態の切り替えは、ショットキー障壁である電流障壁部、あるいは、絶縁障壁である電流障壁層に電荷が蓄積され、それによって抵抗状態が維持されることを示唆している。
【００８０】
［比較例１］
抵抗変化層１４との接触面の直径が３０ｎｍである微細線状電極１６を金によって形成し、それ以外の構成に実施例１と同じ構成を用いて、比較例１の記憶素子を得た。比較例１の記憶素子における電流−電圧特性を実施例１と同じ条件で測定したところ、低抵抗状態から高抵抗状態への切り替えにおいても電流が流れることが認められた。つまり、抵抗変化層と上部電極との接触面には、抵抗変化層から上部電極に向かう電流に対する障壁となるショットキー障壁が形成されていないことが認められた。
【００８１】
なお、上述の各実施形態は、以下のように適宜変更して実施することもできる。
・第１実施形態における電流障壁部１５は、抵抗変化層１４とは異なる層であってもよい。また、第２実施形態における電流障壁部３４は、抵抗変化層３３とは異なる層であってもよい。例えば、図１２に示されるように、基板１１の上に形成される下地層１２には、板状電極１３と抵抗変化層１４とが順に積層され、抵抗変化層１４における上面の全体には、エネルギー障壁層としての電流障壁層１５ａが積層され、電流障壁層１５ａにおける上面の一部分に微細線状電極１６が積層されている。こうした構成であっても、電流障壁層１５ａが、上記の第１ショットキー接合、あるいは、上記の第２ショットキー接合を形成する材料であれば、第１実施形態と同様の効果を得ることは可能である。
【００８２】
・第２実施形態における微細線状電極３５は、抵抗変化層３３の上面ではなく、抵抗変化層３３における下地層３２側の面である下面に接続されてもよい。すなわち、図１３に示されるように、記憶素子３０の有する基板３１の上面には、微細線状電極３５の接続先となる配線３５ａと下地層３２とが積層され、下地層３２の内部に微細線状電極３５が埋め込まれている。下地層３２の上面のうち、微細線状電極３５の上面が含まれる部分には、抵抗変化層３３が積層され、抵抗変化層３３における面方向の両端部には、第１板状電極３６と第２板状電極３７とが接続されている。こうした記憶素子の構造であっても、第２実施形態と同様の効果を得ることは可能である。
【００８３】
・第３実施形態における電流障壁層３８と微細線状電極３５とは、抵抗変化層３３の上面ではなく、抵抗変化層３３における下地層３２側の面である下面側に形成されてもよい。すなわち、図１４に示されるように、記憶素子４０の有する基板３１の上面には、微細線状電極３５の接続先となる配線３５ａと下地層３２とが積層され、下地層３２の内部に微細線状電極３５が埋め込まれている。下地層３２の上面のうち、微細線状電極３５の上面が含まれる部分には、電流障壁層３８と抵抗変化層３３とが順に積層され、抵抗変化層３３における面方向の両端部には、第１板状電極３６と第２板状電極３７とが接続されている。こうした記憶素子の構造であっても、第３実施形態と同様の効果を得ることは可能である。
【００８４】
・電流障壁層１５ａ，３８の面方向における大きさは、微細線状電極と抵抗変化層との間に介在する大きさであれば、抵抗変化層の面方向における大きさより小さくてもよく、あるいは、抵抗変化層の面方向における大きさより大きくてもよい。
【００８５】
・第２実施形態では、微細線状電極３５と、第１板状電極３６及び第２板状電極３７のいずれか一方とを用いて抵抗変化層３３の抵抗状態を検出してもよい。
【符号の説明】
【００８６】
１０，３０，４０…記憶素子、１１，３１…基板、１２，３２…下地層、１３…板状電極、１４，３３…抵抗変化層、１５，３４…電流障壁部、１５ａ，３８…電流障壁層、１６，３５…微細線状電極、３５ａ…配線、３６…第１板状電極、３７…第２板状電極。
【図１】
2013197172.tif 000003
【図２】
2013197172.tif 000004
【図３】
2013197172.tif 000005
【図４】
2013197172.tif 000006
【図５】
2013197172.tif 000007
【図６】
2013197172.tif 000008
【図７】
2013197172.tif 000009
【図８】
2013197172.tif 000010
【図９】
2013197172.tif 000011
【図１０】
2013197172.tif 000012
【図１１】
2013197172.tif 000013
【図１２】
2013197172.tif 000014
【図１３】
2013197172.tif 000015
【図１４】
2013197172.tif 000016