(57)【要約】      （修正有）【課題】半導体チップとゲート電極端子との間の配線が他の配線と接触し難い半導体デバイスを提供する。【解決手段】半導体デバイス１０は、第１の半導体チップ１４ａと、第２の半導体チップ１４ｂと、ゲート電極端子１８と、ダイパッド１２とを備える。第１の半導体チップは、第１のゲート電極パッドＧＰ１と、第１のゲート電極パッドに電気的に接続された第２のゲート電極パッドＧＰ２とを有する。第２の半導体チップは、配線３０ａを介して第２のゲート電極パッドに接続されるゲート電極パッドＧＰ３を有する。ゲート電極端子は、配線３０を介して第１の半導体チップの第１のゲート電極パッドに接続される。ダイパッドは、第１及び第２の半導体チップが搭載されるチップ搭載面１２ａを有する。【選択図】図１
2013197331.tif 000002
【特許請求の範囲】
【請求項１】
第１のゲート電極パッドと、前記第１のゲート電極パッドに電気的に接続された第２のゲート電極パッドと、を有する第１の半導体チップと、
配線を介して前記第２のゲート電極パッドに接続されるゲート電極パッドを有する第２の半導体チップと、
配線を介して前記第１の半導体チップの前記第１のゲート電極パッドに接続されるゲート電極端子と、
前記第１及び第２の半導体チップが搭載されるチップ搭載面を有するダイパッドと、
を備える、半導体デバイス。
【請求項２】
前記第１及び第２の半導体チップの材料が、ワイドバンドギャップ半導体を含む、請求項１に記載の半導体デバイス。
【請求項３】
前記ゲート電極端子及び前記ダイパッドがリードフレームに含まれる、請求項１又は２に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関する。
【背景技術】
【０００２】
半導体デバイスの例として、ケース型の半導体デバイス及び樹脂封止型の半導体デバイスが知られている（非特許文献１参照）。このような半導体デバイスでは、ダイパッドに搭載された半導体チップが、ワイヤを介して電極端子に接続される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】「Ｃｕワイヤを中心としたワイヤボンディングの不良原因と信頼性向上・評価技術」株式会社技術情報協会出版、２０１１年７月２９日、ｐ．１６３、ｐ．２６３
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ダイパッドには、複数の半導体チップが搭載されることがある。ＭＯＳ−ＦＥＴでは、各半導体チップのゲート電極パッドが、ワイヤを介してゲート電極端子に接続される。このため、ゲート電極パッドとゲート電極端子との間には複数のワイヤが存在することになる。この場合、ゲート電極パッドとゲート電極端子との間のワイヤが、他のワイヤ（例えばソース電極パッドとソース電極端子との間のワイヤ）と交差して接触する可能性がある。
【０００５】
本発明は、半導体チップとゲート電極端子との間の配線が他の配線と接触し難い半導体デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る半導体デバイスは、第１のゲート電極パッドと、前記第１のゲート電極パッドに電気的に接続された第２のゲート電極パッドと、を有する第１の半導体チップと、配線を介して前記第２のゲート電極パッドに接続されるゲート電極パッドを有する第２の半導体チップと、配線を介して前記第１の半導体チップの前記第１のゲート電極パッドに接続されるゲート電極端子と、前記第１及び第２の半導体チップが搭載されるチップ搭載面を有するダイパッドと、を備える。
【０００７】
この半導体デバイスでは、ゲート電極端子が、配線及び第１の半導体チップを介して第２の半導体チップのゲート電極パッドに電気的に接続される。このため、第２の半導体チップのゲート電極パッドとゲート電極端子との間の配線が不要になる。よって、第１及び第２の半導体チップとゲート電極端子との間の配線が他の配線と接触し難い半導体デバイスが得られる。
【０００８】
一実施形態において、前記第１及び第２の半導体チップの材料が、ワイドバンドギャップ半導体を含んでもよい。
【０００９】
ワイドバンドギャップ半導体では、シリコン（Ｓｉ）に比べて、半導体チップの製造歩留まりが低い。また、ワイドバンドギャップ半導体はシリコンに比べて高価である。よって、ワイドバンドギャップ半導体においてもシリコンと同様に１枚の大型の半導体チップを製造しようとすると、製造歩留まりが低下し、製造コストも高くなってしまう。このため、ワイドバンドギャップ半導体では、１枚の大型の半導体チップではなく、複数の小型の半導体チップがダイパッドに搭載されることが多い。
【００１０】
また、ワイドバンドギャップ半導体では、シリコンに比べて大きな電流が半導体チップに流れる。このため、電流を分散させるために、１つの半導体チップについて複数の配線が接続されることもある。
【００１１】
したがって、ワイドバンドギャップ半導体では、通常であれば半導体チップとゲート電極端子との間に多数の配線が必要になることが多い。しかし、上記半導体デバイスでは、第２の半導体チップのゲート電極パッドとゲート電極端子との間の配線が不要になる。
【００１２】
一実施形態において、前記ゲート電極端子及び前記ダイパッドがリードフレームに含まれてもよい。
【００１３】
この場合、通常であれば半導体チップとゲート電極端子との間に多数の配線が必要になることが多い。しかし、上記半導体デバイスでは、第２の半導体チップのゲート電極パッドとゲート電極端子との間の配線が不要になる。
【発明の効果】
【００１４】
本発明によれば、半導体チップとゲート電極端子との間の配線が他の配線と接触し難い半導体デバイスが提供され得る。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態に係る半導体デバイスを模式的に示す平面図である。
【図２】参照用の半導体デバイスを模式的に示す平面図である。
【図３】第２実施形態に係る半導体デバイスを模式的に示す平面図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
【００１７】
（第１実施形態）
図１は、第１実施形態に係る半導体デバイスを模式的に示す平面図である。図１に示される半導体デバイス１０は、樹脂封止型の半導体デバイスである。半導体デバイス１０は、第１〜第３の半導体チップ１４ａ〜１４ｃと、ゲート電極端子としてのリード１８と、ダイパッド１２とを備える。
【００１８】
半導体デバイス１０は、別の電極端子としてのリード１６及び２０を備えてもよい。リード１６，１８，２０はＸ方向に沿って配列される。リード１６は、リード１８，２０の間に位置する。リード１６，１８、２０及びダイパッド１２は、リードフレームを構成し得る。半導体デバイス１０は、例えば電源等に使用される電力用半導体デバイスである。半導体デバイス１０のパッケージ形態の例は一般的なＴＯシリーズである。ＴＯシリーズの例はＴＯ−２４７、ＴＯ−２２０、ＴＯ−２６３（Ｄ２―ＰＡＫ）、ＴＯ−２５２（Ｄ−ＰＡＫ）を含む。
【００１９】
ダイパッド１２は、半導体チップ１４ａ〜１４ｃが搭載されるチップ搭載面１２ａを有する。ダイパッド１２は、半導体チップ１４ａ〜１４ｃと電気的に接続され得る。ダイパッド１２は例えば板状を呈している。チップ搭載面１２ａは、例えば長方形である。ダイパッド１２の材料の例は、銅（Ｃｕ）及び銅合金等の金属を含む。ダイパッド１２には、板厚方向にダイパッド１２を貫通する貫通孔２６が形成され得る。貫通孔２６は、例えば螺子によって半導体デバイス１０を他の部材に固定する際に、螺子を通すための孔である。
【００２０】
半導体チップ１４ａ〜１４ｃは、チップ搭載面１２ａの所定位置に搭載される。半導体チップ１４ａ〜１４ｃの例は、ＭＯＳ−ＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のトランジスタを含む。半導体チップ１４ａ〜１４ｃは、鉛入り金属半田、鉛を含まない金属半田又は導電性樹脂等を含む材料から構成される接着層を介してチップ搭載面１２ａに実装され得る。半導体チップ１４ａ〜１４ｃの材料の例は、ワイドバンドギャップ半導体、シリコンその他の半導体を含む。ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドを含む。
【００２１】
半導体チップ１４ａは、第１のゲート電極パッドＧＰ１と、ゲート電極パッドＧＰ１に電気的に接続された第２のゲート電極パッドＧＰ２とを有する。ゲート電極パッドＧＰ１は、半導体チップ１４ａの内部配線を介してゲート電極パッドＧＰ２に電気的に接続され得る。ゲート電極パッドＧＰ１は、配線３０を介してリード１８に接続される。半導体チップ１４ｂは、配線３０ａを介してゲート電極パッドＧＰ２に接続されるゲート電極パッドＧＰ３を有する。半導体チップ１４ｂは、ゲート電極パッドＧＰ３に電気的に接続されたゲート電極パッドＧＰ４を有してもよい。ゲート電極パッドＧＰ３は、半導体チップ１４ｂの内部配線を介してゲート電極パッドＧＰ４に電気的に接続され得る。半導体チップ１４ｃは、配線３０ｂを介してゲート電極パッドＧＰ４に接続されるゲート電極パッドＧＰ５を有する。半導体チップ１４ｃは、半導体チップ１４ａ，１４ｂと同じ構造とするために、ゲート電極パッドＧＰ６を備えてもよい。ゲート電極パッドＧＰ２，ＧＰ４，ＧＰ６は、例えばフォトリソグラフィー法を用いて、ゲート電極パッドＧＰ１，ＧＰ３，ＧＰ５と同様の方法により作製され得る。
【００２２】
ゲート電極パッドＧＰ３は、ゲート電極パッドＧＰ２に対向配置され得る。この場合、配線３０ａが他の配線と交差し難くなる。ゲート電極パッドＧＰ５は、ゲート電極パッドＧＰ４に対向配置され得る。この場合、配線３０ｂが他の配線と交差し難くなる。
【００２３】
半導体チップ１４ａ〜１４ｃは、電極パッドＳＰ１〜ＳＰ３をそれぞれ備え得る。電極パッドＳＰ１〜ＳＰ３は、配線２２ａ〜２２ｃを介してリード２０にそれぞれ接続される。半導体チップ１４ａ〜１４ｃがＭＯＳ−ＦＥＴを含む場合、電極パッドＳＰ１〜ＳＰ３はソース電極パッドに対応する。半導体チップ１４ａ〜１４ｃがＩＧＢＴを含む場合、電極パッドＳＰ１〜ＳＰ３はエミッタ電極パッドに対応する。
【００２４】
リード１６の内側端部は、ダイパッド１２に機械的に一体的に連結されている。ダイパッド１２は導電性を有するので、リード１６とダイパッド１２とは電気的に接続されている。リード１６の材料の例はダイパッド１２の材料と同じ材料を含む。
【００２５】
半導体チップ１４ａ〜１４ｃがＭＯＳ−ＦＥＴを含む場合、リード１６はドレイン電極端子に対応し、リード１８はゲート電極端子に対応し、リード２０はソース電極端子に対応する。半導体チップ１４ａ〜１４ｃがＩＧＢＴを含む場合、リード１６はコレクタ電極端子に対応し、リード１８はゲート電極端子に対応し、リード２０はエミッタ電極端子に対応する。リード１８，２０の材料の例は、銅及び銅合金等の金属を含む。配線２２ａ〜２２ｃ，３０，３０ａ，３０ｂは、ワイヤ又はリボンであってもよい。配線２２ａ〜２２ｃ，３０，３０ａ，３０ｂの材料の例は、アルミニウム、金、銅等の金属を含む。配線２２ａ〜２２ｃ，３０，３０ａ，３０ｂは、例えば超音波や加圧等を用いたワイヤボンディングによりリード１８，２０及び半導体チップ１４ａ〜１４ｃに接続される。
【００２６】
ダイパッド１２及び半導体チップ１４ａ〜１４ｃは、樹脂部２４によって封止され得る。リード１６，１８，２０の内側端部は、樹脂部２４に固定される。リード１６，１８，２０のうち樹脂部２４の内側の部分は、いわゆるインナーリード部である。リード１６，１８，２０のうち樹脂部２４の外側の部分は、アウターリード部である。樹脂部２４の外形形状の一例は、略直方体である。樹脂部２４の材料の例は、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、液晶ポリマー等の熱可塑性樹脂を含む。樹脂部２４は、ダイパッド１２及び半導体チップ１４ａ〜１４ｃを熱可塑性樹脂でモールドすることによって形成され得る。樹脂部２４には、ダイパッド１２の貫通孔２６の中心軸線を中心軸線とする貫通孔２８が形成されている。貫通孔２８は、貫通孔２６と同様に螺子止めなどの際などに螺子が通される孔である。貫通孔２８の直径は、貫通孔２６の直径より小さい。
【００２７】
図２は、参照用の半導体デバイスを模式的に示す平面図である。図２に示される半導体デバイス１０ａは、半導体チップ１４ａ〜１４ｃに代えて半導体チップ１１４ａ〜１１４ｃを備える。半導体チップ１１４ａはゲート電極パッドＧＰ２を備えていない。半導体チップ１１４ｂはゲート電極パッドＧＰ４を備えていない。半導体チップ１１４ｃはゲート電極パッドＧＰ６を備えていない。よって、それぞれ配線１３０ａ，１３０ｂを介してゲート電極パッドＧＰ３，ＧＰ５がリード１８に接続される。
【００２８】
半導体チップ１１４ａ〜１１４ｃは、それぞれ電極パッドＳＰ４〜ＳＰ６を備える。電極パッドＳＰ４〜ＳＰ６は、それぞれ配線２２ａ〜２２ｃを介してリード２０に接続される。
【００２９】
図２に示される半導体デバイス１０ａでは、配線２２ａが配線１３０ａ，１３０ｂと交差し、配線２２ｂが配線１３０ｂと交差してしまう。
【００３０】
一方、図１に示される半導体デバイス１０では、リード１８が、配線３０，３０ａ及び半導体チップ１４ａの内部配線を介して半導体チップ１４ｂのゲート電極パッドＧＰ３に電気的に接続される。このため、半導体チップ１４ｂのゲート電極パッドＧＰ３とリード１８との間の配線が不要になる。同様に、リード１８は、配線３０，３０ａ，３０ｂ及び半導体チップ１４ａ，１４ｂの内部配線を介して半導体チップ１４ｃのゲート電極パッドＧＰ５に電気的に接続される。このため、半導体チップ１４ｃのゲート電極パッドＧＰ５とリード１８との間の配線が不要になる。半導体チップ１４ａ〜１４ｃとリード１８との間には、配線３０が設けられているだけである。よって、半導体チップ１４ａ〜１４ｃとリード１８との間の配線３０が他の配線と接触し難い半導体デバイス１０が得られる。
【００３１】
ワイドバンドギャップ半導体では、シリコンに比べて、半導体チップの製造歩留まりが低い。また、ワイドバンドギャップ半導体はシリコンに比べて高価である。よって、ワイドバンドギャップ半導体においてもシリコンと同様に１枚の大型の半導体チップを製造しようとすると、製造歩留まりが低下し、製造コストも高くなってしまう。このため、ワイドバンドギャップ半導体では、１枚の大型の半導体チップではなく、複数の小型の半導体チップがダイパッドに搭載されることが多い。
【００３２】
また、ワイドバンドギャップ半導体では、シリコンに比べて大きな電流が半導体チップに流れる。このため、電流を分散させるために、１つの半導体チップについて複数の配線が接続されることもある。
【００３３】
したがって、ワイドバンドギャップ半導体では、通常であれば半導体チップとゲート電極端子との間に多数の配線が必要になることが多い。しかし、半導体デバイス１０では、半導体チップ１４ｂ，１４ｃとリード１８とを直接接続する配線が不要になる。
【００３４】
上述のように、ワイドバンドギャップ半導体では、リード１８と半導体チップ１４ａ〜１４ｃとの間の配線３０が他の配線と交差することを回避することが特に重要である。
【００３５】
リード１８及びダイパッド１２がリードフレームに含まれる場合、通常であれば半導体チップとリードとの間に多数の配線が必要になることが多い。しかし、半導体デバイス１０では、半導体チップ１４ｂ，１４ｃとリード１８との間の配線が不要になる。
【００３６】
（第２実施形態）
図３は、第２実施形態に係る半導体デバイスを模式的に示す図である。図３に示される半導体デバイス１１０は、ケース型の半導体デバイスである。半導体デバイス１１０は、第１及び第２の半導体チップ１４ａ，１４ｂと、ゲート電極端子１１８と、ダイパッド４０と、ケース５２とを備える。
【００３７】
ダイパッド４０は、半導体チップ１４ａ，１４ｂが搭載されるチップ搭載面４０ａを有する。半導体チップ１４ａ，１４ｂは、それぞれ接着層３２ａ，３２ｂを介してチップ搭載面４０ａに搭載される。
【００３８】
半導体チップ１４ａは、ゲート電極パッドＧＰ１と、ゲート電極パッドＧＰ１に電気的に接続されたゲート電極パッドＧＰ２とを有する。半導体チップ１４ｂは、配線３０ａを介してゲート電極パッドＧＰ２に接続されるゲート電極パッドＧＰ３を有する。ゲート電極端子１１８は、配線３０を介して半導体チップ１４ａのゲート電極パッドＧＰ１に接続される。
【００３９】
ダイパッド４０は、絶縁性基板４２の表面に設けられた配線層である。ダイパッド４０の材料の例は、銅及び銅合金等の金属を含む。絶縁性基板４２の材料の例は、アルミナ等のセラミックを含む。絶縁性基板４２の裏面には、放熱層４４が設けられてもよい。放熱層４４の材料の例は、銅及び銅合金等の金属を含む。放熱層４４は、例えば半田等からなる接着層４８を介してヒートシンク５０に接着される。ヒートシンク５０の材料の例は、金属を含む。
【００４０】
半導体チップ１４ａ，１４ｂ、ダイパッド４０、絶縁性基板４２及び放熱層４４は、ケース５２に収容される。ケース５２は、例えば筒状である。ケース５２の一方の開口はヒートシンク５０によって封止され得る。ケース５２の他方の開口は蓋５４によって封止され得る。ケース５２の材料の例は、ポリブチレンテレフタレート（ＰＢＴ）やポリフェニレンサルファイド樹脂（ＰＰＳ）といったエンジニヤリングプラスチック等の樹脂を含む。蓋５４の材料の例は熱可塑性樹脂を含む。ケース５２の内側には、応力緩和のため、例えばシリコーンゲル等のゲル５６が注入され得る。
【００４１】
半導体デバイス１１０は、電極端子１２０を備え得る。電極端子１２０は、配線２２ａ，２２ｂをそれぞれ介して半導体チップ１４ａ，１４ｂの電極パッドＳＰ１，ＳＰ２に接続される。ゲート電極端子１１８及び電極端子１２０はケース５２の内壁に取り付けられる。ゲート電極端子１１８及び電極端子１２０は、ケース５２の内壁に沿って延びており、蓋５４に形成された開口を通って外部に突出する。半導体チップ１４ａ，１４ｂがＭＯＳ−ＦＥＴを含む場合、電極端子１２０はソース電極端子に対応する。なお、ドレイン電極端子は図示されていない。
【００４２】
第２実施形態に係る半導体デバイスでは、少なくとも半導体デバイス１０と同様の作用効果が得られる。
【００４３】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
【００４４】
例えば、半導体デバイス１０は、３つの半導体チップ１４ａ〜１４ｃを備えているが、半導体チップ１４ｃを備えなくてもよいし、４つ以上の半導体チップを備えてもよい。また、半導体チップ１４ａ〜１４ｃは、それぞれ３つ以上のゲート電極パッドを備えてもよい。
【符号の説明】
【００４５】
１０，１１０…半導体デバイス、１２，４０…ダイパッド、１２ａ，４０ａ…チップ搭載面、１４ａ…第１の半導体チップ、１４ｂ…第２の半導体チップ、１８…リード（ゲート電極端子）、３０，３０ａ…配線、ＧＰ１…第１のゲート電極パッド、ＧＰ２…第２のゲート電極パッド、ＧＰ３…ゲート電極パッド。
【図１】
2013197331.tif 000003
【図２】
2013197331.tif 000004
【図３】
2013197331.tif 000005