(57)【要約】      （修正有）【課題】光電変換特性の劣化を回避する裏面照射型のＣＭＯＳ型固体撮像素子を提供する。【解決手段】固体撮像素子１１は、光電変換部２３が内部に形成された半導体基板の上方に層間絶縁膜２２を介して積層された光電変換層２３を備え、その光電変換層２３は、絶縁膜５１により側面が絶縁された下部電極５２ｂと、下部電極に積層された光電変換膜５３と、下部電極５２ｂとの間で光電変換膜５３を挟み込む上部電極５４とを有して構成される。そして、下部電極５２ｂの上面が絶縁膜５１の上面よりも低く形成された凹構造を有している。【選択図】図１
2013026332.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に積層された光電変換層を備え、
前記光電変換層は、
絶縁膜により側面が絶縁された下部電極と、
前記下部電極に積層された光電変換膜と、
前記下部電極との間で前記光電変換膜を挟み込む上部電極と
を有して構成され、
前記下部電極の上面が前記絶縁膜の上面よりも低く形成されている
固体撮像素子。
【請求項２】
前記下部電極の上面全面が前記光電変換膜に接し、かつ、前記下部電極の側面全面が前記絶縁膜で覆われて構成される
請求項１に記載の固体撮像素子。
【請求項３】
前記下部電極および上部電極は透過性を備えており、その材料が、ITO（Indium Tin Oxide）、酸化スズ、または、アルミニウム亜鉛酸化物、ガリウム亜鉛酸化物、インジウム亜鉛酸化物を含む酸化亜鉛系材料、或いは、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩＮ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3である
請求項１に記載の固体撮像素子。
【請求項４】
半導体基板の上方に積層された光電変換層を備える固体撮像素子の製造方法において、
前記半導体基板に対して層間絶縁膜を成膜し、
前記層間絶縁膜に対して下部電極を形成し、
前記層間絶縁膜および前記下部電極に対して絶縁膜を成膜した後に、前記下部電極が露出するように前記絶縁膜に対して平坦化処理を行い、
前記下部電極に対して光電変換膜を積層し、
前記下部電極との間で前記光電変換膜を挟み込むように上部電極を形成する
ステップを含み、
前記平坦化処理において、前記下部電極の上面が前記絶縁膜の上面よりも低く形成される
固体撮像素子の製造方法。
【請求項５】
半導体基板の上方に積層された光電変換層を備える固体撮像素子の製造方法において、
前記半導体基板に対して層間絶縁膜を成膜し、
前記層間絶縁膜に対して下部電極を形成する領域に開口部が形成された絶縁膜を成膜し、
前記層間絶縁膜および前記絶縁膜に対して、前記下部電極となる電極膜を成膜した後に、前記絶縁膜が露出するように前記電極膜に対して平坦化処理を行うことで前記下部電極を形成し、
前記下部電極に対して光電変換膜を積層し、
前記下部電極との間で前記光電変換膜を挟み込むように上部電極を形成する
ステップを含み、
前記平坦化処理において、前記下部電極の上面が前記絶縁膜の上面よりも低く形成される
固体撮像素子の製造方法。
【請求項６】
半導体基板の上方に積層された光電変換層を備え、
前記光電変換層は、
絶縁膜により側面が絶縁された下部電極と、
前記下部電極に積層された光電変換膜と、
前記下部電極との間で前記光電変換膜を挟み込む上部電極と
を有して構成され、
前記下部電極の上面が前記絶縁膜の上面よりも低く形成されている
固体撮像素子を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子および製造方法、並びに電子機器に関し、特に、光電変換特性の劣化を回避することができるようにした固体撮像素子および製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
一般的に、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサやCCD（Charge Coupled Device）などの固体撮像素子は、デジタルスチルカメラやデジタルビデオカメラなどに広く用いられている。近年、固体撮像素子では、画素サイズを縮小するのに伴い、単位画素に入射するフォトン数が減少することによって感度が低下するとともに、S/N（Signal to Noise）比が低下する傾向があった。
【０００３】
また、従来より、固体撮像素子では、赤色、緑色および青色の画素を平面上に並べた画素配列、例えば、原色カラーフィルタを用いたベイヤー配列が用いられている。このように、カラーフィルタが用いられた固体撮像素子において、赤色の画素では、緑色と青色の光がカラーフィルタを透過せず光電変換に用いられないために、感度的な損失が発生している。また、画素間の補間処理を行い、色信号を作るのに伴って偽色が発生する。
【０００４】
このような感度的な損失および偽色の発生を解決するために、１画素において光電変換層を縦方向に３層積層する構造を採用することで、１画素で３色の光電変換信号を得る固体撮像素子が知られている。
【０００５】
例えば、特許文献１には、緑色の光を検出してこれに応じた信号電荷を発生する光電変換部をシリコン基板上方に設け、シリコン基板内に積層した２つのフォトダイオードで青色および赤色の光を検出するというセンサが開示されている。
【０００６】
また、光電変換膜１層をシリコン基板上方に設け、シリコン中で２色光電変換部を有する構造において、回路形成面が受光面とは反対側に形成された裏面照射型に構成された固体撮像素子も提案されている。
【０００７】
特に、特許文献２に開示されているように、裏面照射型に有機光電変換層を形成する場合は、無機光電変換部と有機光電変換部の間に回路、配線等が形成されないので、同一画素内の無機光電変換部と有機光電変換部の距離を近づけることが可能になる。これにより、各色のＦ値依存を抑制することができ、各色間の感度の変動を抑制することができる。
【０００８】
また、光電変換部は、基本的には、特許文献１で示されるように、第一電極膜と積層された有機材料からなる光電変換膜と積層された第二電極膜とを含んで構成されている。このようなデバイス構造について、特許文献３および４において開示されている。
【０００９】
例えば、特許文献４には、層間絶縁膜上に形成された下部電極と、下部電極を覆うように、断面形状が下方に開口するコ字形状で形成された光電変換層と、光電変換層を覆って外部から封止する上部電極とを備えて構成された光電変換部の構造が開示されている。この構造では、光電変換層は、下部電極の側面を覆う側面部と、下部電極の上面を覆う上面部とからなり、上側に凸形状となるように形成されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−３３２５５１号公報
【特許文献２】特開２０１１−２９３３７号公報
【特許文献３】特開２００７−８１１３７号公報
【特許文献４】特開２０１０−６２３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、特許文献４においても説明されているように、有機光電変換膜においては配向性制御性が重要となる。しかしながら、上述したように特許文献４で開示されている構造では、下部電極の側壁部と上面部とでは有機光電変換膜の配向性が異なることになるため、光電変換特性が劣化することが懸念される。
【００１２】
本開示は、このような状況に鑑みてなされたものであり、光電変換特性の劣化を回避することができるようにするものである。
【課題を解決するための手段】
【００１３】
本開示の一側面の固体撮像素子は、半導体基板の上方に積層された光電変換層を備え、前記光電変換層は、絶縁膜により側面が絶縁された下部電極と、前記下部電極に積層された光電変換膜と、前記下部電極との間で前記光電変換膜を挟み込む上部電極とを有して構成され、前記下部電極の上面が前記絶縁膜の上面よりも低く形成されている。
【００１４】
本開示の一側面の製造方法は、半導体基板の上方に積層された光電変換層を備える固体撮像素子の製造方法において、前記半導体基板に対して層間絶縁膜を成膜し、前記層間絶縁膜に対して下部電極を形成し、前記層間絶縁膜および前記下部電極に対して絶縁膜を成膜した後に、前記下部電極が露出するように前記絶縁膜に対して平坦化処理を行い、前記下部電極に対して光電変換膜を積層し、前記下部電極との間で前記光電変換膜を挟み込むように上部電極を形成するステップを含み、前記平坦化処理において、前記下部電極の上面が前記絶縁膜の上面よりも低く形成される。
【００１５】
本開示の一側面の製造方法は、半導体基板の上方に積層された光電変換層を備える固体撮像素子の製造方法において、前記半導体基板に対して層間絶縁膜を成膜し、前記層間絶縁膜に対して下部電極を形成する領域に開口部が形成された絶縁膜を成膜し、前記層間絶縁膜および前記絶縁膜に対して、前記下部電極となる電極膜を成膜した後に、前記絶縁膜が露出するように前記電極膜に対して平坦化処理を行うことで前記下部電極を形成し、前記下部電極に対して光電変換膜を積層し、前記下部電極との間で前記光電変換膜を挟み込むように上部電極を形成するステップを含み、前記平坦化処理において、前記下部電極の上面が前記絶縁膜の上面よりも低く形成される。
【００１６】
本開示の一側面の電子機器は、半導体基板の上方に積層された光電変換層を備え、前記光電変換層は、絶縁膜により側面が絶縁された下部電極と、前記下部電極に積層された光電変換膜と、前記下部電極との間で前記光電変換膜を挟み込む上部電極とを有して構成され、前記下部電極の上面が前記絶縁膜の上面よりも低く形成されている固体撮像素子を備える。
【００１７】
本開示の一側面においては、光電変換膜の下部電極の上面が、下部電極の側面を絶縁する絶縁膜の上面よりも低く形成される。
【発明の効果】
【００１８】
本開示の一側面によれば、光電変換特性の劣化を回避することができる。
【図面の簡単な説明】
【００１９】
【図１】本技術を適用した固体撮像素子の第１の実施の形態の構成例を示す断面図である。
【図２】固体撮像素子の第１の製造方法における第１の工程を説明する図である。
【図３】第２の工程を説明する図である。
【図４】第３の工程を説明する図である。
【図５】第４の工程を説明する図である。
【図６】第５の工程を説明する図である。
【図７】第６の工程を説明する図である。
【図８】第７の工程を説明する図である。
【図９】第８の工程を説明する図である。
【図１０】第９の工程を説明する図である。
【図１１】絶縁膜を平坦化する他の処理について説明する図である。
【図１２】下部電極が凸構造となった場合における処理について説明する図である。
【図１３】固体撮像素子の第２の製造方法における第１０の工程を説明する図である。
【図１４】第１１の工程を説明する図である。
【図１５】第１２の工程を説明する図である。
【図１６】第１３の工程を説明する図である。
【図１７】エロージョンについて説明する図である。
【図１８】ディッシングについて説明する図である。
【図１９】電子機器に搭載される撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００２０】
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００２１】
図１は、本技術を適用した固体撮像素子の第１の実施の形態の構成例を示す断面図である。
【００２２】
図１には、固体撮像素子１１が有する１つの画素の近傍の断面が示されており、固体撮像素子１１は、下層側から順に、半導体素子基板２１、層間絶縁膜２２、および光電変換層２３が積層されて構成されている。
【００２３】
なお、固体撮像素子１１は、例えば、半導体素子基板２１に配線層が積層される表面に対して反対側を向く裏面（図１の上側を向く面）に入射光が照射される、いわゆる裏面照射型のCMOSセンサである。半導体素子基板２１の表面側には、転送トランジスタ２４Ｂおよび２４Ｇ以外にも図示しない複数のトランジスタが形成されるとともに、層間絶縁膜を介して複数層の配線が配設された多層配線層（図示せず）が積層されている。また、固体撮像素子１１において画素がアレイ状に配置される領域に対する周辺領域には、図示しないロジック回路などの周辺回路が形成されている。
【００２４】
半導体素子基板２１には、光電変換部３１Ｂおよび３１Ｒ、フローティングディフュージョン３２Ｂおよび３２Ｇ、電界蓄積部３３、オーバーフローバリア３４、コンタクト部３５、イオン注入プラグ３６、コンタクト部３７、および絶縁膜３８が形成されている。
【００２５】
光電変換部３１Ｂは、半導体素子基板２１の裏面側の近傍において青色の光を効率よく光電変換する深さの領域に形成されるとともに、その領域から半導体素子基板２１の表面近傍まで延在するように形成されている。光電変換部３１Ｂが青色の光を光電変換することで発生した電荷は、転送トランジスタ２４Ｂを介してフローティングディフュージョン３２Ｂに転送されて読み出される。
【００２６】
転送トランジスタ２４Ｂは、光電変換部３１Ｂが半導体素子基板２１の表面近傍まで延在する領域に隣接する位置に、半導体素子基板２１の表面に対して絶縁膜を介して配置されている。フローティングディフュージョン３２Ｂは、光電変換部３１Ｂから転送トランジスタ２４Ｂを介して離間する位置で半導体素子基板２１の表面に接するように形成されている。
【００２７】
光電変換部３１Ｒは、半導体素子基板２１において光電変換部３１Ｂが形成されている領域よりも深く、赤色の光を効率よく光電変換する深さの領域に形成されており、赤色の光を光電変換する。なお、光電変換部３１Ｒで発生した電荷を読み出すのに利用される転送トランジスタおよびフローティングディフュージョンの図示は省略されている。
【００２８】
電界蓄積部３３は、後述するように光電変換層２３で緑色の光を光電変換することにより発生した電荷を蓄積する。電界蓄積部３３は、オーバーフローバリア３４およびコンタクト部３５を介して半導体素子基板２１の裏面に接続されるとともに、半導体素子基板２１の表面近傍まで形成されている。
【００２９】
オーバーフローバリア３４は、電界蓄積部３３およびコンタクト部３５の間に形成され、光電変換層２３で発生した電荷が電界蓄積部３３に流れ込む際の障壁となる。コンタクト部３５は、半導体素子基板２１の裏面に接するように形成されたＮ＋型領域であり、層間絶縁膜２２に形成される導電膜４１ｂが接続されている。
【００３０】
電界蓄積部３３に蓄積されている電荷は、転送トランジスタ２４Ｇを介してフローティングディフュージョン３２Ｇに転送されて読み出される。転送トランジスタ２４Ｇは、電界蓄積部３３が半導体素子基板２１の表面近傍まで形成された領域に隣接する位置に、半導体素子基板２１の表面に対して絶縁膜を介して配置されている。フローティングディフュージョン３２Ｇは、電界蓄積部３３から転送トランジスタ２４Ｇを介して離間する位置で半導体素子基板２１の表面に接するように形成されている。
【００３１】
イオン注入プラグ３６は、半導体素子基板２１を貫通するように形成されたＰ型領域であり、イオン注入プラグ３６を介して、図示しない基板から光電変換層２３のコンタクトメタル層５５の電位が固定される。コンタクト部３７は、半導体素子基板２１の裏面に接するように形成されたＰ＋型領域であり、層間絶縁膜２２に形成される導電膜４１ａが接続されている。絶縁膜３８は、半導体素子基板２１に対してイオン注入プラグ３６およびコンタクト部３７を絶縁するように、それらの外周に形成される。
【００３２】
層間絶縁膜２２は、半導体素子基板２１と光電変換層２３とを絶縁する。層間絶縁膜２２は、２層の絶縁膜２２−１および２２−２により構成され、層間絶縁膜２２には、導電膜４１ａ乃至４１ｃと、導電プラグ４２ａおよび４２ｂとが形成されている。
【００３３】
導電膜４１ａ乃至４１ｃは、絶縁膜２２−１に開口されたコンタクト孔と、絶縁膜２２−１および２２−２の間とに形成されており、導電プラグとしての機能と、遮光膜としての機能を備えている。つまり、導電膜４１ａ乃至４１ｃは遮光性のある材料で形成されており、例えば、光を通過させたい領域が開口するように、それ以外の領域を導電膜４１ａおよび４１ｃにより覆うように形成される。これにより、その開口部を通過した光が半導体素子基板２１内部の光電変換部３１Ｂおよび３１Ｒに照射される。また、導電膜４１ａは、コンタクト部３７に接続されており、導電膜４１ｂは、コンタクト部３５に接続されている。
【００３４】
導電プラグ４２ａおよび４２ｂは、絶縁膜２２−２に形成されたコンタクト孔に形成されている。導電プラグ４２ａは、導電膜４１ａおよび下部電極５２ａに接続されており、導電プラグ４２ｂは、導電膜４１ｂおよび下部電極５２ｂに接続されている。即ち、導電プラグ４２ａおよび導電膜４１ａを介して、下部電極５２ａとコンタクト部３７とが接続され、導電プラグ４２ｂおよび導電膜４１ｂを介して、下部電極５２ｂとコンタクト部３５とが接続される。
【００３５】
光電変換層２３は、絶縁膜５１、下部電極５２ａおよび５２ｂ、有機光電変換膜５３、上部電極５４、およびコンタクトメタル層５５が積層されて構成されている。
【００３６】
絶縁膜５１は、層間絶縁膜２２に積層するように形成され、下部電極５２ａおよび５２ｂの間を絶縁する。
【００３７】
下部電極５２ａは、導電プラグ４２ａとコンタクトメタル層５５を接続する電極である。
【００３８】
下部電極５２ｂは、有機光電変換膜５３の下面に接続される透明な電極であり、有機光電変換膜５３で発生した電荷を電界蓄積部３３に転送するように、上部電極５４との間で電圧が印加されている。また、下部電極５２ｂは、その上面が絶縁膜５１の上面よりも低くなるような凹構造に形成されており、その上面全面が有機光電変換膜５３に接し、かつ、その側面全面が絶縁膜５１により覆われている。
【００３９】
有機光電変換膜５３は、所定の波長域の光を受光して光電変換し、図１の例では、緑色の光を光電変換する。
【００４０】
上部電極５４は、有機光電変換膜５３の上面に接続される透明な電極であり、その一部にコンタクトメタル層５５が積層されている。
【００４１】
コンタクトメタル層５５は、例えば、イオン注入プラグ３６を介して半導体素子基板２１の表面側から供給される所定の電圧を上部電極５４に印加する。
【００４２】
このように構成されている固体撮像素子１１では、下部電極５２ｂの上面が絶縁膜５１の上面よりも低くなる凹構造となっているため、有機光電変換膜５３は、下部電極５２ｂの上面とだけ接することになる。これにより、有機光電変換膜５３の配向性の制御性が容易になるので、光電変換特性の向上が可能となる。
【００４３】
次に、図２乃至図１１を参照して、固体撮像素子１１の第１の製造方法について説明する。
【００４４】
図２には、第１の工程が示されている。
【００４５】
第１の工程において、半導体素子基板２１の内部に、光電変換部３１Ｂおよび光電変換部３１Ｒが積層した構造で形成されるとともに、電界蓄積部３３、オーバーフローバリア３４、およびコンタクト部３５が積層した構造で形成される。また、フローティングディフュージョン３２Ｂおよび３２Ｇ、イオン注入プラグ３６、コンタクト部３７、および絶縁膜３８が半導体素子基板２１の内部に形成される。その後、図示しない多層配線層に支持基板を張り付け、シリコンおよびSiO2（酸化シリコン）膜を除去し、薄いシリコン層の裏面（図２の上側を向く面）が露出される。
【００４６】
図３には、第２の工程が示されている。
【００４７】
第２の工程において、半導体素子基板２１の裏面上に、絶縁膜２２−１が成膜される。絶縁膜２２−１は、半導体素子基板２１を構成するシリコン層との界面順位を低減させるとともに、このシリコン層と絶縁膜２２−１との界面からの暗電流の発生を抑制するために、界面準位が小さいことが望ましい。このため、絶縁膜２２−１としては、例えば、原子層堆積（ALD：Atomic Layer Deposition）法で成膜したハフニウム酸化（HfO2）膜と、プラズマCVD（Chemical Vapor Deposition）法で成膜したSiO2膜との積層構造膜を用いることができる。なお、絶縁膜２２−１として、他の構造および成膜手法を採用してもよい。
【００４８】
図４には、第３の工程が示されている。
【００４９】
第３の工程において、絶縁膜２２−１に対してコンタクト孔６１ａ乃至６１ｃを開口する。コンタクト孔６１ａは、コンタクト部３７まで絶縁膜２２−１を貫通するように形成され、コンタクト孔６１ｂは、コンタクト部３５まで絶縁膜２２−１を貫通するように形成される。その後、コンタクト孔６１ａ乃至６１ｃを埋め込むように、かつ、絶縁膜２２−１を覆うように導電膜を成膜し、遮光したい箇所を残すように加工を行うことで、導電膜４１ａ乃至４１ｃが形成される。導電膜４１ａ乃至４１ｃとしては、半導体素子基板２１とのコンタクトをとる必要があることと、遮光膜としても用いることより、バリアメタルのチタン（Ti）と窒化チタン（TiN）の積層膜とタングステン（W）とを用いることが好ましい。なお、これらの構造および材料以外のものを採用してもよい。
【００５０】
図５には、第４の工程が示されている。
【００５１】
第４の工程において、絶縁膜２２−１および導電膜４１ａ乃至４１ｃを覆うように、例えば、プラズマCVD法でSiO2膜を成膜した後に、CMP（Chemical Mechanical Polishing）を用いてSiO2膜を平坦化することで、絶縁膜２２−２が形成される。
【００５２】
図６には、第５の工程が示されている。
【００５３】
第５の工程において、絶縁膜２２−２に対してコンタクト孔６２ａおよび６２ｂを開口し、コンタクト孔６２ａおよび６２ｂに埋め込まれるように導電プラグ４２ａおよび４２ｂが形成される。導電プラグ４２ａおよび４２ｂは、例えば、窒化チタンとタングステンの積層膜を成膜した後に、CMPを用いて絶縁膜２２−２上の余剰のタングステンおよび窒化チタンを除去することによって形成される。
【００５４】
図７には、第６の工程が示されている。
【００５５】
第６の工程において、下部電極５２ａおよび５２ｂが、絶縁膜２２−２に積層される。下部電極５２ｂは、光が透過することが求められるため、例えば、スパッタ法を用いてITO（Indium Tin Oxide）を成膜した後に、フォトリソグラフィー技術を用いてパターニングを行い、ドライエッチングもしくはウエットエッチングを用いて加工する。なお、下部電極５２ａおよび５２ｂの材料としては、ITO以外にも、酸化スズ系のＳｎＯ2（ドーパント添加）、酸化亜鉛系材料ではアルミニウム亜鉛酸化物（ＺｎＯにＡｌをドーパントとして添加、例えばＡＺＯ）、ガリウム亜鉛酸化物（ＺｎＯにＧａをドーパントとして添加、例えばＧＺＯ）、インジウム亜鉛酸化物（ＺｎＯにＩｎをドーパントとして添加、例えばＩＺＯ）、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩＮ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等を採用してもよい。
【００５６】
図８には、第７の工程が示されている。
【００５７】
第７の工程において、下部電極５２ａおよび５２ｂ並びに絶縁膜２２−２に積層するように、絶縁膜５１’が成膜される。絶縁膜５１’は、例えば、プラズマＣＶＤ法で成膜したSiO2膜などにより構成される。
【００５８】
図９には、第８の工程が示されている。
【００５９】
第８の工程において、絶縁膜５１’に対して、例えば、CMPを用いた平坦化処理が施され、下部電極５２ａおよび５２ｂが露出するような絶縁膜５１が形成される。
【００６０】
一般的に、CMPなどの平坦化技術を用いた場合、ディッシングやエロージョンなどが発生するため、下部電極５２ｂと絶縁膜５１とが全く等しい高さにならないことが知られている。例えば、図９において部分的に拡大して示されるように、下部電極５２ｂの上面が絶縁膜５１の上面よりも低くなる凹構造となる。そして、絶縁膜５１の上面に対する下部電極５２ｂの上面の深さｄは、浅いほど好ましい。具体的には、深さｄは、50nm以下、さらに好ましくは20nm以下であることとする。なお、下部電極５２ｂの上面が絶縁膜５１の上面から突出することがない構造であればよく、例えば、下部電極５２ｂの上面と絶縁膜５１の上面とが略同一の高さであってもよい。
【００６１】
ここで、CMPを行う条件として、市販の酸化膜CMPスラリーを用いて、下部電極５２ａおよび５２ｂが露出するまで研磨するとき、下部電極５２ａおよび５２ｂが露出した際には、研磨テーブルのモータ電流が変化するため、その時点で研磨を終了する事ができる。具体的には、本願出願人は、所定の研磨パッドを用い、パッド回転数を80rpmとし、研磨圧力を4psiとし、スラリー流量を150cc/minとしてCMPを行うことにより、下部電極５２ｂの上面が絶縁膜５１の上面よりも低くなる凹構造とすることができた。
【００６２】
図１０には、第９の工程が示されている。
【００６３】
第９の工程において、下部電極５２ｂおよび絶縁膜５１の上に、有機光電変換膜５３および上部電極５４が成膜される。即ち、下部電極５２ａおよび５２ｂ並びに絶縁膜５１の全面に有機光電変換膜５３の材料が成膜され、その上に上部電極５４の材料が成膜された後、例えば、フォトリソグラフィー技術を用いてパターニングを行い、ドライエッチングを用いて加工することにより、有機光電変換膜５３および上部電極５４が形成される。これにより、下部電極５２ｂの上面全体が、その上に成膜される有機光電変換膜５３に接し、かつ、下部電極５２ｂの側面が絶縁膜５１に覆われる構造が形成される。
【００６４】
有機光電変換膜５３は、例えば、キナクリドンを真空蒸着することにより形成することができる。また、有機光電変換膜５３は、例えば、上述の特許文献３に開示されているように、下部電極上に、下引き膜 と、電子ブロッキング膜と、光電変換膜と、正孔ブロッキング膜と、正孔ブロッキング兼バッファ膜と、仕事関数調整膜のように積層された構成としてもよい。
【００６５】
有機光電変換膜５３は、有機ｐ型半導体及び有機ｎ型半導体の少なくとも一方を含んでいることが好ましい。有機ｐ型半導体及び有機ｎ型半導体として、それぞれキナクリドン誘導体、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、及びフルオランテン誘導体のいずれかを特に好ましく用いることができる。また、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体やその誘導体が用いられる。
【００６６】
さらに、金属錯体色素、シアニン系色素、メロシアニン系色素、フェニルキサンテン系色素、トリフェニルメタン系色素、ロダシアニン系色素、キサンテン系色素、大環状アザアヌレン系色素、アズレン系色素、ナフトキノン、アントラキノン系色素、アントラセン、ピレン等の縮合多環芳香族および芳香環ないし複素環化合物が縮合した鎖状化合物、または、スクアリリウム基およびクロコニツクメチン基を結合鎖として持つキノリン、ベンゾチアゾール、ベンゾオキサゾール等の二つの含窒素複素環、または、スクアリリウム基およびクロコニツクメチン基により結合したシアニン系類似の色素等を好ましく用いることができる。また、上記金属錯体色素では、ジチオール金属錯体系色素、金属フタロシアニン色素、金属ポルフィリン色素、またはルテニウム錯体色素が好ましく、ルテニウム錯体色素が特に好ましいが、上記に限定するものではない。
【００６７】
また、上部電極５４も透明であることが求められ、例えばスパッタ法を用いてITOを成膜する。なお、上部電極５４の材料は、ITOに限る必要無く、酸化スズ系のＳｎＯ2（ドーパント添加）、酸化亜鉛系材料ではアルミニウム亜鉛酸化物（ＺｎＯにＡｌをドーパントとして添加、例えばＡＺＯ）、ガリウム亜鉛酸化物（ＺｎＯにＧａをドーパントとして添加、例えばＧＺＯ）、インジウム亜鉛酸化物（ＺｎＯにＩｎをドーパントとして添加、例えばＩＺＯ）、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩＮ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等を用いることができる。
【００６８】
そして、第９の工程の後に、図１に示すように、下部電極５２ａに接続されるとともに、上部電極５４の上面の一部分を覆うように、コンタクトメタル層５５を形成する。コンタクトメタル層５５は、例えばタングステン、チタン、窒化チタン、アルミニウムなどが挙げられる。もちろん、これらの材料以外のものを採用してもよい。
【００６９】
なお、コンタクトメタル層５５を形成した後に、図示しないパシベーション膜、平坦化膜、オンチップレンズなどが、さらに形成される。
【００７０】
以上のような第１の製造方法により、下部電極５２ｂの上面が絶縁膜５１の上面よりも低くなる凹構造となるように形成された固体撮像素子１１を製造することができる。
【００７１】
なお、固体撮像素子１１は、半導体素子基板２１の内部に光電変換部３１Ｂおよび光電変換部３１Ｒが形成されるとともに、半導体素子基板２１よりも上側に有機光電変換膜５３が形成された構造の構成例とされているが、この構成以外の構成を採用してもよい。
【００７２】
また、図９を参照して説明した第８の工程では、絶縁膜５１を平坦化する処理においてCMPを利用した例について説明したが、絶縁膜５１を平坦化するのに他の処理を利用してもよい。
【００７３】
図１１を参照して、絶縁膜５１を平坦化する他の処理について説明する。
【００７４】
例えば、図８に示したように、第７の工程において、下部電極５２ａおよび５２ｂ並びに絶縁膜２２−２に積層するように絶縁膜５１’を成膜した後、図１１に示すように、その上面が平坦となるようにレジスト６３を成膜する。その後、エッチングにより、レジスト６３とともに絶縁膜５１’をエッチバックさせることで、下部電極５２ｂの上面が絶縁膜５１の上面よりも低くなる凹構造を形成することができる。
【００７５】
ここで、レジスト６３と絶縁膜５１’をドライエッチングする条件として、本願出願人は、平行平板プラズマエッチング装置を用いて、例えば、上部電極を60MHzとし、下部電極を2MHzとし、ガスCF4/O2を100mTorrとし、上部電極のパワーを1000Wとし、下部電極Powerを500Wとし、レジスト/酸化膜の選択比を１程度とすることで、上述の凹構造を形成することができた。
【００７６】
また、絶縁膜５１を平坦化する処理により下部電極５２ｂが露出したときに、図９に示したような凹構造とならない、つまり、下部電極５２ｂの上面が絶縁膜５１の上面よりも低くならない状態が発生することがある。
【００７７】
例えば、図１２の上側に示すように、凸構造となった場合、さらにウエットエッチングまたはドライエッチングなどの技術を用いて、下部電極５２ｂをエッチングすることで、図１２の下側に示すように、凹構造とすることができる。
【００７８】
ここで、下部電極５２ｂをウエットエッチングする処理には、希フッ酸や、塩酸、蓚酸などの薬液を用いて下部電極５２ｂの材料を後退させる処理も含まれる。また、下部電極５２ｂをドライエッチングする条件としては、ICP容量結合型エッチング装置を使用し、ガスCl2/Arを10sccm/100sccmとし、プラズマ密度を1011atom/cm3とし、バイアス電圧を300Vとして行われる。
【００７９】
このように、凸構造となった下部電極５２ｂをエッチングする処理は、上述した第１の製造方法において適用するほか、後述の第２の製造方法において適用してもよい。また、平坦化処理において、CMPおよびドライエッチングのどちらを用いた場合であっても、このような凸構造となった下部電極５２ｂに対してエッチングする処理を適用することができる。
【００８０】
次に、図１３乃至図１６を参照して、固体撮像素子１１の第２の製造方法について説明する。
【００８１】
まず、図２乃至図６を参照して説明した第１の工程から第５の工程までと同様の工程が行われることにより、図６に示されているような構造物が形成される。即ち、光電変換部３１Ｂおよび３１Ｒなどが形成された半導体素子基板２１に、導電膜４１ａ乃至４１ｃや導電プラグ４２ａおよび４２ｂなどが形成された層間絶縁膜２２が積層された構造物が形成される。
【００８２】
図１３には、第５の工程の次に行われる第１０の工程が示されている。
【００８３】
第１０の工程において、例えば、プラズマＣＶＤ法で成膜したSiO2膜などからなる絶縁膜５１’’が、層間絶縁膜２２の全面に成膜される。
【００８４】
図１４には、第１１の工程が示されている。
【００８５】
第１１の工程において、下部電極５２ａおよび５２ｂが形成される領域に対応する箇所において、絶縁膜５１’’に対して、フォトリソグラフィーおよびドライエッチングの技術を使用して、トレンチ開口６４ａおよび６４ｂが形成される。これにより、下部電極５２ａおよび５２ｂを絶縁するための絶縁膜５１が形成される。
【００８６】
図１５には、第１２の工程が示されている。
【００８７】
第１２の工程において、スパッタ法を用いて、下部電極５２ａおよび５２ｂの材料となる下部電極膜５２’が、層間絶縁膜２２および絶縁膜５１の全面に成膜される。なお、下部電極膜５２’、即ち、下部電極５２ａおよび５２ｂの材料としては、図７を参照して第６の工程で説明したのと同様のものが採用される。
【００８８】
図１６には、第１３の工程が示されている。
【００８９】
第１３の工程において、例えば、CMPを用いて絶縁膜５１上の余剰の下部電極膜５２’を除去することによって、下部電極５２ａおよび５２ｂが形成される。
【００９０】
また、このような工程によっても、第１の製造方法と同様に、図１６において部分的に拡大して示されるように、下部電極５２ｂの上面が絶縁膜５１の上面よりも低くなる凹構造となる。そして、絶縁膜５１の上面に対する下部電極５２ｂの上面の深さｄは、浅いほど好ましい。具体的には、深さｄは、50nm以下、さらに好ましくは20nm以下であることとする。なお、下部電極５２ｂの上面が絶縁膜５１の上面から突出することがない構造であればよく、例えば、下部電極５２ｂの上面と絶縁膜５１の上面とが略同一の高さであってもよい。
【００９１】
ここで、CMPを行う条件として、市販のITOエッチャントを含むシリカスラリーを用いて、下部電極膜５２’から絶縁膜５１が露出するまで研磨するとき、絶縁膜５１が露出した際には、研磨テーブルのモータ電流が変化するため、その時点で研磨を終了する事ができる。具体的には、本願出願人は、所定の研磨パッドを用い、パッド回転数を80rpmとし、研磨圧力を4psiとし、スラリー流量を150cc/minとしてCMPを行うことにより、下部電極５２ｂの上面が絶縁膜５１の上面よりも低くなる凹構造とすることができた。
【００９２】
なお、下部電極膜５２’の除去には、CMP以外に、エッチングガスを用いてエッチバックを行う手法を採用してもよい。ドライエッチングする条件としては、ICP容量結合型エッチング装置を使用し、ガスCl2/Arを10sccm/100sccmとし、プラズマ密度を1011atom/cm3とし、バイアス電圧を300Vとして行われる。
【００９３】
以上のような第２の製造方法によっても、上述の第１の製造方法で製造したのと同様に、下部電極５２ｂの上面が絶縁膜５１の上面よりも低くなる凹構造となるように形成された固体撮像素子１１を製造することができる。
【００９４】
ここで、上述の第８の工程（図９）および第１３の工程（図１６）で説明したように、ＣＭＰなどの平坦化技術を使用した場合、ディッシングやエロージョンなどが発生することにより、下部電極５２ｂと絶縁膜５１とが等しい高さにならずに凹構造となる。即ち、固体撮像素子１１が、下部電極５２ｂの上面が絶縁膜５１の上面よりも低くなる凹構造を有するのは、平坦化処理においてディッシングやエロージョンなどが発生することによって形成されることを含むものである。
【００９５】
図１７を参照して、エロージョンについて説明する。
【００９６】
図１７Ａには、例えば、基板７１に絶縁膜７２が積層され、絶縁膜７２にコンタクト孔が形成された後に、配線材料７３が埋め込まれた状態の構造物７４が示されている。また、図１７Ａの左側では、コンタクトおよび配線が密集している密集部が形成され、図１７Ａの右側では、コンタクトおよび配線が疎となる疎部が形成されている。
【００９７】
このような構造物７４に対し、ＣＭＰなどの平坦化技術を使用して、絶縁膜７２が表面に現れるように平坦化処理を行うとき、理想的な形状としては、図１７Ｂに示すように、絶縁膜７２の上面と配線材料７３の上面とが等しい高さで平坦になることが望ましい。
【００９８】
しかしながら、実際に平坦化処理を行うと、図１７Ｃに示すように、コンタクトおよび配線が密集している密集部では、その密集部全体的に大きな凹みが発生する。このように、密集部において全体的に絶縁膜７２および配線材料７３が後退するエロージョンが発生する。一方、コンタクトおよび配線が疎となる疎部では、配線材料７３の上面が絶縁膜７２の上面よりも低くなることはあっても、その疎部全体的な大きな凹み（エロージョン）は発生しない。
【００９９】
次に、図１８を参照して、ディッシングについて説明する。図１８Ａには、例えば、基板８１に絶縁膜８２が積層され、絶縁膜８２に幅広のコンタクト孔が形成された後に、配線材料８３が埋め込まれた状態の構造物８４が示されている。
【０１００】
このような構造物８４に対し、ＣＭＰなどの平坦化技術を使用して、絶縁膜８２が表面に現れるように平坦化処理を行うとき、理想的な形状としては、図１８Ｂに示すように、絶縁膜８２の上面と配線材料８３の上面とが等しい高さで平坦になることが望ましい。
【０１０１】
しかしながら、実際に平坦化処理を行うと、メタルCMP用スラリーでは絶縁膜が研磨し難く、メタルである配線材料８３のみ研磨が進行してしまうため、幅広い配線においてはパッドが追従することによって凹み（ディッシング）が発生する。
【０１０２】
そして、固体撮像素子１１の製造工程において、このようなエロージョンおよびディッシングによって、下部電極５２ｂの上面が絶縁膜５１の上面よりも低くなる凹構造が形成されるものも含まれる。
【０１０３】
このような凹構造が形成されることによって、上述したように、固体撮像素子１１では、光電変換特性を向上させることができる。
【０１０４】
なお、上述の特許文献４で開示されている構成では、下部電極のエッジ部分における電界集中が発生したり、側壁部における光電変換膜のカバレージ劣化が発生したりしていた。また、上述の特許文献３においても同様の課題が懸念される。これに対し、固体撮像素子１１では、このような電界集中やカバレージ劣化を抑制することができ、これにより、光電変換素子の暗電流の抑制、および、耐圧劣化の制御が可能になる。
【０１０５】
また、上述の特許文献２には、下部電極間の段差を緩和するために、絶縁膜を形成し、この絶縁膜に対して、例えば、感光性の絶縁膜でテーパーを形成する、ＣＶＤ法で成膜したシリコン酸化（ＳｉＯ２）膜を、テーパー形状のレジストマスクを用いてエチバックすることで、所望のテーパー角（好ましくは３０°以下）を得た後に、有機光電変換膜を形成する手法が提案されている。しかしながら、このような構成では、下部電極の開口面積が狭くなり、有機光電変換膜と下部電極との接触面積が減少して、電子の取り出し効率が悪くなる課題が挙げられる。また、同時に、絶縁膜を形成することによって、上層のオンチップレンズからシリコン基板までの高さ全体が高くなる。シリコン中の光電変換部に対する感度向上を考慮すると、オンチップレンズからシリコン基板までの高さ全体低背化した方がより好ましい。
【０１０６】
これに対し、固体撮像素子１１では、下部電極５２ｂと有機光電変換膜５３との接触面積を最大化することができるため、取り出し効率を向上させることができる。また、図示しないオンチップレンズから半導体素子基板２１までの高さ全体を低背化することができるので、感度の向上を図ることができる。
【０１０７】
なお、固体撮像素子１１において、有機光電変換膜５３に替えて、無機材料を採用してもよい。無機光電変換材料としては、例えば、結晶シリコン、アモルファスシリコン、CIGS （Cu,In,Ga,Se化合物）、CIS（Cu,In,Se化合物）、カルコパイライト構造半導体、ＧａＡｓなどの化合物半導体などが挙げられる。
【０１０８】
さらに、縦型分光の構成を採用しない場合には、下部電極５２ｂとして透明電極以外のメタル電極を採用してもよく、例えば、仕事関数が低い材料が望ましいとき、Ｌａ，Ｅｒ，Ｙ，Ｙｂ，Ｚｎ，Ｃｅ，Ｓｃ，Ｐｂ，Ｍｇ，Ｍｎ，Ａｌ，Ａｇ，Ｈｆ，Ｔａ，Ｔｉ，Ｚｒ，Ｖなどの材料、もしくは、これらの材料を１種類以上含むシリサイド膜、シリコン窒化膜、カーバイド膜などを採用することができる。一方、例えば、仕事関数が高い材料が望ましいとき、Ｗ，Ｔｉ，Ｔａ，Ｃｒ，Ｒｕ，Ｒｈ，Ｃｏ，Ｐｂ，Ｎｉ，Ｒｅ，Ｉｒ，Ｐｒ，Ｍｏ，Ａｕなどの材料、もしくは、これらの材料を１種類以上含むシリサイド膜、シリコン窒化膜、カーバイド膜などを採用することができる。
【０１０９】
また、固体撮像素子１１では、有機光電変換膜５３が１層だけ形成された構成であるが、例えば、２層の有機光電変換膜５３を積層し、半導体素子基板２１の内部に１つの光電変換部３１を形成するような構成としてもよい。
【０１１０】
また、上述したような固体撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【０１１１】
図１９は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【０１１２】
図１９に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
【０１１３】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
【０１１４】
撮像素子１０３としては、上述したいずれかの構成例の固体撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
【０１１５】
信号処理回路１０４は、撮像素子１０３から出力された信号電荷に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
【０１１６】
このように構成されている撮像装置１０１では、撮像素子１０３として、上述したような固体撮像素子１１を適用することにより、より画質の向上を図ることができる。
【０１１７】
また、本技術における固体撮像素子１１は、裏面照射型のCMOS型固体撮像素子の他、表面照射型のCMOS型固体撮像素子やCCD型固体撮像素子などに採用することができる。
【０１１８】
なお、本技術は以下のような構成も取ることができる。
（１）
半導体基板の上方に積層された光電変換層を備え、
前記光電変換層は、
絶縁膜により側面が絶縁された下部電極と、
前記下部電極に積層された光電変換膜と、
前記下部電極との間で前記光電変換膜を挟み込む上部電極と
を有して構成され、
前記下部電極の上面が前記絶縁膜の上面よりも低く形成されている
固体撮像素子。
（２）
前記下部電極の上面全面が前記光電変換膜に接し、かつ、前記下部電極の側面全面が前記絶縁膜で覆われて構成される
上記（１）に記載の固体撮像素子。
（３）
前記下部電極および上部電極は透過性を備えており、その材料が、ITO（Indium Tin Oxide）、酸化スズ、または、アルミニウム亜鉛酸化物、ガリウム亜鉛酸化物、インジウム亜鉛酸化物を含む酸化亜鉛系材料、或いは、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩＮ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3である
上記（１）または（２）に記載の固体撮像素子。
【０１１９】
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１２０】
１１  固体撮像素子，  ２１  半導体素子基板，  ２２  層間絶縁膜，  ２３  光電変換層，  ２４Ｂおよび２４Ｇ  転送トランジスタ，  ３１Ｂおよび３１Ｒ  光電変換部，  ３２Ｂおよび３２Ｇ  フローティングディフュージョン，  ３３  電界蓄積部，  ３４  オーバーフローバリア，  ３５  コンタクト部，  ３６  イオン注入プラグ，  ３７  コンタクト部，  ３８  絶縁膜，  ４１ａ乃至４１ｃ  導電膜，  ４２ａおよび４２ｂ  導電プラグ，  ５１  絶縁膜，  ５２ａおよび５２ｂ  下部電極，  ５３  有機光電変換膜，  ５４  上部電極，  ５５  コンタクトメタル層
【図１】
2013026332.tif 000003
【図２】
2013026332.tif 000004
【図３】
2013026332.tif 000005
【図４】
2013026332.tif 000006
【図５】
2013026332.tif 000007
【図６】
2013026332.tif 000008
【図７】
2013026332.tif 000009
【図８】
2013026332.tif 000010
【図９】
2013026332.tif 000011
【図１０】
2013026332.tif 000012
【図１１】
2013026332.tif 000013
【図１２】
2013026332.tif 000014
【図１３】
2013026332.tif 000015
【図１４】
2013026332.tif 000016
【図１５】
2013026332.tif 000017
【図１６】
2013026332.tif 000018
【図１７】
2013026332.tif 000019
【図１８】
2013026332.tif 000020
【図１９】
2013026332.tif 000021