(57)【要約】【課題】大規模な被測定素子の測定を短時間で行うことができ、且つ、高抵抗状態の短絡不良が発生した場合でも、不良の発生箇所を容易に特定することができるようにする。【解決手段】直列接続された第１の被評価パターン１０１、及び該第１の評価パターンと隣接して配置された第２の被評価パターン１０２と、第２の被評価パターンとそれぞれ電気的に接続可能に設けられたノード情報伝達回路１０５とを備えている。第１の被評価パターンと第２の被評価パターンとは、互いに対向する領域により被測定素子１０３が構成されている。複数の第１の被評価パターンには、外部から所定の電圧が印加され、第２の被評価パターンとノード情報伝達回路とが電気的に接続されることにより、被測定素子の評価結果である第２の被評価パターンの電位がノード情報伝達回路に入力される。ノード情報伝達回路は入力された第２の被評価パターンの電位を外部へ順次出力する。【選択図】図２
2013026406.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列に接続された複数の第１の被評価パターン、及び該複数の第１の評価パターンと隣接して配置された複数の第２の被評価パターンと、
前記各第２の被評価パターンとそれぞれ電気的に接続可能に設けられたノード情報伝達回路とを備え、
前記各第１の被評価パターンと前記各第２の被評価パターンとは、互いに対向する領域により被測定素子が構成されており、
前記複数の第１の被評価パターンには、外部から所定の電圧が印加され、
前記第２の被評価パターンと前記ノード情報伝達回路とが電気的に接続されることにより、前記被測定素子の評価結果である前記第２の被評価パターンの電位が前記ノード情報伝達回路に入力され、
前記ノード情報伝達回路は、入力された前記第２の被評価パターンの電位を外部へ順次出力することを特徴とする半導体装置。
【請求項２】
前記ノード情報伝達回路は、複数のフリップフロップ回路からなるシフトレジスタ回路であり、
前記ノード情報伝達回路の入力部は、前記各フリップフロップ回路の入力部であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記各第２の被評価パターンと接続され、それぞれ外部から所定の電位が印加されて、前記各第２の被評価パターンを所定の電位に固定する複数の電位固定手段をさらに備えていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記電位固定手段は、トランジスタからなるスイッチ素子であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記電位固定手段は、容量素子であることを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記被測定素子は、前記各第１の被評価パターンと前記各第２の被評価パターンとの互いに対向する前記領域における短絡不良を評価する素子であることを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体装置。
【請求項７】
前記第１の被評価パターン及び第２の被評価パターンのうちの少なくとも一方は、抵抗素子、配線、コンタクト及びヴィアのうちの少なくとも１つを含むことを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体装置。
【請求項８】
前記被測定素子及びノード情報伝達回路は、基板に形成されていることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置。
【請求項９】
前記被測定素子及びノード情報伝達回路は、前記基板のスクライブラインの上に形成されていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記請求項１又は２に記載の半導体装置の評価方法であって、
前記複数の第１の被評価パターンに、外部から所定の電圧を印加する工程と、
前記各第２の被評価パターンを前記ノード情報伝達回路と接続することにより、前記各第２の被評価パターンの電位を前記ノード情報伝達回路にそれぞれ入力する工程と、
前記ノード情報伝達回路に入力された前記各第２の被評価パターンの電位を外部へ順次出力する工程と、
外部に出力された前記各第２の被評価パターンの電位を判定することにより、前記複数の被測定素子における不具合箇所を特定する工程とを備えていることを特徴とする半導体装置の評価方法。
【請求項１１】
前記請求項３〜５のうちのいずれか１項に記載の半導体装置の評価方法であって、
外部から前記電位固定手段に対して、前記各第２の被評価パターンを所定の電位に固定する工程と、
前記複数の第１の被評価パターンに、外部から所定の電圧を印加する工程と、
前記各第２の被評価パターンを前記ノード情報伝達回路と接続することにより、前記各第２の被評価パターンの電位を前記ノード情報伝達回路にそれぞれ入力する工程と、
前記ノード情報伝達回路に入力された前記各第２の被評価パターンの電位を外部へ順次出力する工程と、
外部に出力された前記各第２の被評価パターンの電位を判定することにより、前記複数の被測定素子における不具合箇所を特定する工程とを備えていることを特徴とする半導体装置の評価方法。
【請求項１２】
前記請求項３〜５のうちのいずれか１項に記載の半導体装置の評価方法であって、
外部から前記電位固定手段に対して、前記各第２の被評価パターンを所定の電位に固定する工程と、
前記複数の第１の被評価パターンに、外部から所定の電圧を印加する工程と、
前記第１の被評価パターンから流れる電流を測定し、その測定値を判定する工程とを備え、
前記測定値が正常と判定された場合には、前記複数の被測定素子の評価を良品として終了し、
前記測定値が異常と判定された場合には、
前記各第２の被評価パターンを前記ノード情報伝達回路と接続することにより、前記各第２の被評価パターンの電位を前記ノード情報伝達回路にそれぞれ入力するサブ工程と、
前記ノード情報伝達回路に入力された前記各第２の被評価パターンの電位を外部へ順次出力するサブ工程と、
外部に出力された前記各第２の被評価パターンの電位を判定することにより、前記複数の被測定素子における不具合箇所を特定するサブ工程とを備えていることを特徴とする半導体装置の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造プロセスを評価する評価素子を含む半導体装置及びその評価方法に関し、特に、評価素子の短絡不良に関し、その不具合箇所を特定できる半導体装置及びその評価方法に関する。
【背景技術】
【０００２】
半導体集積回路の製造においては、半導体基板（ウエハ）の上に、多くの工程からなる製造プロセスを適用することにより、積層された複数の層からなる半導体集積回路が形成される。製造プロセスにおいては、製造装置の不具合及び製造ラインの異常等の種々の要因により、形成された半導体集積回路に不良が生じることがある。そこで、製造装置及び製造ラインの監視と製造プロセスの管理、さらには、不具合が発生した場合の原因工程の迅速な特定及び不良解析が重要となる。これらを目的として、一般に、半導体基板上には種々のテスト素子が製品と同時に形成される。
【０００３】
これらのテスト素子は、半導体集積回路の製造途中及び製造プロセスが終了した段階で検査や測定がなされ、各テスト素子に不具合が生じていないか、また、所定の特性を満足しているか否かについて確認される。これにより、製造プロセスが正常に実施されたか、また、製造装置及び製造ラインに異常が生じているか否かを確認することができる。半導体集積回路の検査及び測定工程において、テスト素子に不具合が認められた場合は、前述のように、不具合箇所を特定する不良解析を実施し、不具合の原因究明を迅速に行って、原因工程に対して必要な対策を施すことが重要である。
【０００４】
一般に、ウエハ上にはスクライブラインと呼ばれる所定の幅を有する帯状の領域が設けられ、複数の半導体集積回路はこのスクライブラインによって囲まれた領域にそれぞれ形成される。各半導体集積回路は、ウエハをスクライブライン上で切断することにより、個々の半導体集積回路チップとして取り出される。従って、スクライブラインは、半導体集積回路チップを損傷させることなく分割できるだけの幅が必要となる。その上、コスト面からは、１枚のウエハから得ることができる半導体集積回路チップの取れ数をできるだけ多くすることが望ましく、このため、スクライブラインの幅は可能な限り細くすることが必要である。
【０００５】
一方、前述したテスト素子は、製造プロセスの確認及び製造ラインの状態の監視に用いられ、製品となる半導体集積回路チップ内に配置する必要はないため、通常、スクライブライン上に配置されることが多い。
【０００６】
近年の半導体プロセスの微細化、複雑化及び高集積化に伴い、半導体集積回路チップの規模はますます大きくなっており、それに伴って製造プロセスの確認及び製造ラインの状態の監視に用いられるテスト素子の規模も大きくなってきている。テスト素子の検査及び測定工程において不具合が認められた場合は、前述したように、不具合箇所を特定し、不良の解析及び原因の究明を実施し、必要な対策を取ることになる。しかし、テスト素子の規模が増大するにつれて、不具合箇所の特定は困難となる一方であり、解析には多大な時間を要しているのが現状である。
【０００７】
図１６は従来から用いられているテスト素子の一例であって、配線間の短絡不良を検出するためのスネーク＆コムパターンと呼ばれるテストパターンの平面構成を示している。図１６において、一般に、ジグザグ状に配置された第１の配線パターンをスネークパターン２１と呼び、該スネークパターン２１のジグザグ形状に入り込むように櫛歯状に配置された第２の配線パターンをコムパターン２２と呼ぶ。
【０００８】
スネークパターン２１及びコムパターン２２（以下、スネーク＆コムパターンとも呼ぶ。）を用いて短絡不良を検出するには、スネークパターン２１と接続されている端子Ｔ１と、コムパターン２２と接続されている端子Ｔ２とに、それぞれ異なった電圧Ｈ（ハイ）及びＬ（ロー）をそれぞれ印加して、端子Ｔ１と端子Ｔ２との間に流れる電流を測定する。
【０００９】
例えば、スネーク＆コムパターン２１、２２に短絡不良が発生していない場合は、端子Ｔ１と端子Ｔ２との間には電流が流れない。しかしながら、スネーク＆コムパターン２１、２２に短絡不良が発生していれば、端子Ｔ１と端子Ｔ２との間に短絡箇所を介して電流が流れるため、不良の発生を確認することができる。また、複数の配線層に同一のパターンをそれぞれ形成しておき、各パターンを測定することにより、不良が発生している配線層を特定することができる。
【００１０】
一方、プロセスの微細化及び高集積化に対応しながら、不良の検出感度を高めるため、スネーク＆コムパターン２１、２２においても、微細化、高集積化及び規模の拡大が図られている。すなわち、これらの微細化、高集積化及び規模の拡大は、不良が発生した際に、その不良の発生箇所を特定することが困難になることを意味する。具体的には、パターンの規模が小さい場合は、電子顕微鏡等の観察器具を用いて、実際に不良が発生しているパターンを観察することにより、不良の発生箇所を特定することができる。しかしながら、パターンの規模が数千μｍ、さらには数万μｍと大きくなるにつれて観察すべき領域が拡大し、観察では不良の発生箇所を容易に見つけることができなくなってきている。
【００１１】
その解決手段として、例えば、特許文献１に記載されているような手法が提案されている。以下、特許文献１に示されている手法について、図１７を用いて説明する。
【００１２】
まず、図１７に示すように、従来の半導体装置は、複数の被測定素子５１と、該被測定素子５１と外部の測定端子とを選択して接続する選択スイッチ５２と、複数のフリップフロップ５４から構成されるシフトレジスタ回路５３とを有している。シフトレジスタ回路５３は、外部からのクロック信号によりアドレス信号を１番地ずつカウントアップして、被測定素子列５１、５１、…を順次選択する選択回路である。
【００１３】
図１７に示す従来の半導体装置においては、まず、外部からアドレス制御用のクロック信号を端子ＣＫ＿ＩＮに入力し、選択されたアドレスに対応する選択スイッチをオン状態とする。これにより、配置されている被測定素子５１と外部の測定端子とが接続される。
【００１４】
続いて、例えば、測定端子Ｖ１及びＶ１ｂａｒにそれぞれ異なる電圧を印加して電流を測定することにより、被測定素子５１の電気特性を測定する。配置されている複数の被測定素子５１に対して、このようなアドレス選択と測定端子からの電気特性の測定とを順次繰り返す。被測定素子５１に不良が発生しているか否かは、その電気特性の測定結果から判定することができる。また、不良の発生箇所については、選択している被測定素子５１のアドレスから特定することが可能である。不良の検出感度を高めるには、配置する被測定素子５１の個数を増やせばよい。
【００１５】
このような手法を用いることにより、被測定素子５１を大規模に測定して不良を検出し、不良の発生箇所を容易に特定することができる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００３−００７７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、前記従来の半導体装置においては、配置されている被測定素子のそれぞれに対して、１素子ずつ順次選択し、外部の測定端子に電圧を印加して電流を測定するという手順を繰り返して実行する。通常、電圧の印加とそれに続く電流の測定においては、測定に多くの時間を要する。従って、配置されている被測定素子が多くなるほど、その検査時間が多大になるという問題がある。
【００１８】
具体的には、測定に際し、被測定素子の電気的特性を高精度に測ることができるものの、電圧を印加してから電圧が安定するまでの待ち時間及び測定時間を合わせると、１回に付きおよそ数十ｍｓから数百ｍｓ程度の測定時間を要する。例えば、被測定素子が１０００個配置された半導体装置の１チップ当たりの測定時間は、およそ数十ｓから数百ｓとなる。それをさらにウエハ上に形成されている全チップ分を測定するとすれば、多くの検査時間が必要となり、且つ検査コストも多大になってしまうため、現実的ではない。
【００１９】
また、被測定素子が高い抵抗値を持つ素子である場合や、高抵抗状態で短絡不良が発生している場合においては、流れる電流量は微少である。この場合、不良発生の有無での電流差が小さいため、不良が発生しているか否かの判断が困難となるという問題がある。
【００２０】
具体的には、例えば、仮に被測定素子の抵抗値が１ＧΩ程度であるとすると、１Ｖの電圧の印加により流れる電流は１ｎＡ程度となり、測定器の精度及びバックグラウンドのノイズ等の影響をも考慮すると、不良の発生の有無の正確な判断が極めて困難となる。
【００２１】
本発明は、前記の問題に鑑み、大規模な被測定素子の測定を短時間で行うことができ、且つ、高抵抗状態の短絡不良が発生した場合でも、不良の発生箇所を容易に特定することができるようにすることを目的とする。
【課題を解決するための手段】
【００２２】
前記の目的を達成するため、本発明は、半導体装置を、被測定素子の不良箇所を電圧によって検出し、検出した電圧情報を順次出力する構成とする。
【００２３】
具体的に、本発明に係る半導体装置は、互いに直列に接続された複数の第１の被評価パターン、及び該複数の第１の評価パターンと隣接して配置された複数の第２の被評価パターンと、各第２の被評価パターンとそれぞれ電気的に接続可能に設けられたノード情報伝達回路とを備え、各第１の被評価パターンと各第２の被評価パターンとは、互いに対向する領域により被測定素子が構成されており、複数の第１の被評価パターンには、外部から所定の電圧が印加され、第２の被評価パターンとノード情報伝達回路とが電気的に接続されることにより、被測定素子の評価結果である第２の被評価パターンの電位がノード情報伝達回路に入力され、ノード情報伝達回路は入力された第２の被評価パターンの電位を外部へ順次出力する。
【００２４】
本発明の半導体装置によると、被測定素子の評価結果である第２の被評価パターンの電位がノード情報伝達回路に入力され、ノード情報伝達回路は入力された第２の被評価パターンの電位を外部へ順次出力する。このように、従来のような不良の発生箇所の特定に電流量の変化を用いる検出方法を採らないことから、１つの被測定素子当たりの検査（測定）時間を短縮することができる。その上、高抵抗状態の短絡不良が発生した場合でも、電流量を用いないため、検出不良の発生箇所の特定が容易となる。
【００２５】
本発明の半導体装置において、ノード情報伝達回路は、複数のフリップフロップ回路からなるシフトレジスタ回路であり、ノード情報伝達回路の入力部は、各フリップフロップ回路の入力部であってもよい。
【００２６】
本発明の半導体装置において、各第２の被評価パターンと接続され、それぞれ外部から所定の電位が印加されて、各第２の被評価パターンを所定の電位に固定する複数の電位固定手段をさらに備えていてもよい。
【００２７】
この場合に、電位固定手段は、トランジスタからなるスイッチ素子であってもよい。
【００２８】
また、この場合に、電位固定手段は、容量素子であってもよい。
【００２９】
本発明の半導体装置において、被測定素子は、各第１の被評価パターンと各第２の被評価パターンとの互いに対向する領域における短絡不良を評価する素子であってもよい。
【００３０】
本発明の半導体装置において、第１の被評価パターン及び第２の被評価パターンのうちの少なくとも一方は、抵抗素子、配線、コンタクト及びヴィアのうちの少なくとも１つを含んでいてもよい。
【００３１】
本発明の半導体装置において、被測定素子及びノード情報伝達回路は、基板に形成されていてもよい。
【００３２】
この場合に、被測定素子及びノード情報伝達回路は、基板のスクライブラインの上に形成されていてもよい。
【００３３】
本発明に係る半導体装置の評価方法は、複数の第１の被評価パターンに、外部から所定の電圧を印加する工程と、各第２の被評価パターンをノード情報伝達回路と接続することにより、各第２の被評価パターンの電位をノード情報伝達回路にそれぞれ入力する工程と、ノード情報伝達回路に入力された各第２の被評価パターンの電位を外部へ順次出力する工程と、外部に出力された各第２の被評価パターンの電位を判定することにより、複数の被測定素子における不具合箇所を特定する工程とを備えている。
【００３４】
また、本発明の半導体装置が各第２の被評価パターンを所定の電位に固定する複数の電位固定手段を備えている場合に、外部から電位固定手段に対して、各第２の被評価パターンを所定の電位に固定する工程と、複数の第１の被評価パターンに、外部から所定の電圧を印加する工程と、各第２の被評価パターンをノード情報伝達回路と接続することにより、各第２の被評価パターンの電位をノード情報伝達回路にそれぞれ入力する工程と、ノード情報伝達回路に入力された各第２の被評価パターンの電位を外部へ順次出力する工程と、外部に出力された各第２の被評価パターンの電位を判定することにより、複数の被測定素子における不具合箇所を特定する工程とを備えている。
【００３５】
また、本発明の半導体装置が各第２の被評価パターンを所定の電位に固定する複数の電位固定手段を備えている場合に、外部から電位固定手段に対して、各第２の被評価パターンを所定の電位に固定する工程と、複数の第１の被評価パターンに、外部から所定の電圧を印加する工程と、第１の被評価パターンから流れる電流を測定し、その測定値を判定する工程とを備え、測定値が正常と判定された場合には、複数の被測定素子の評価を良品として終了し、測定値が異常と判定された場合には、各第２の被評価パターンをノード情報伝達回路と接続することにより、各第２の被評価パターンの電位をノード情報伝達回路にそれぞれ入力するサブ工程と、ノード情報伝達回路に入力された各第２の被評価パターンの電位を外部へ順次出力するサブ工程と、外部に出力された各第２の被評価パターンの電位を判定することにより、複数の被測定素子における不具合箇所を特定するサブ工程とを備えている。
【発明の効果】
【００３６】
本発明の半導体装置及びその評価方法によると、短時間で大規模な被測定素子の測定を行うことができ、且つ、高抵抗状態の短絡不良が発生した場合でも、その不良の発生箇所を容易に特定することができる。
【図面の簡単な説明】
【００３７】
【図１】図１は本発明に係る半導体装置の回路構成を示す概略的なブロック図である。
【図２】図２は本発明の第１の実施形態に係る半導体装置を示す概略的な回路図である。
【図３】図３は本発明に係る半導体装置におけるノード情報伝達回路を構成するフリップフロップ回路の一例を示す回路図である。
【図４】図４は本発明の第１の実施形態に係る半導体装置の評価方法を示すフローチャートである。
【図５】図５は本発明に係る半導体装置における被評価パターンの一例（２重配線パターン）のレイアウトを示す概略的な平面図である。
【図６】図６（ａ）は本発明に係る半導体装置における被評価パターンの一例（２重コンタクトチェーン又は２重ヴィアチェーン）のレイアウトを示す概略的な平面図である。図６（ｂ）は図６（ａ）のVIｂ−VIｂ線における概略的な断面図である。
【図７】図７は本発明に係る半導体装置における被評価パターンの一例（スネーク＆コムパターン）のレイアウトを示す概略的な平面図である。
【図８】図８は本発明に係る半導体装置のレイアウト例を示す概略的な平面図及びその部分拡大平面図である。
【図９】図９は本発明の第２の実施形態に係る半導体装置を示す概略的な回路図である。
【図１０】図１０は図９における被評価パターンの接続例を示す概略的な回路図である。
【図１１】図１１は本発明の第２の実施形態に係る半導体装置の評価方法を示すフローチャートである。
【図１２】図１２は本発明の第２の実施形態の第１変形例に係る半導体装置であって、被評価パターンの接続例と共に示す概略的な回路図である。
【図１３】図１３は本発明の第２の実施形態の第２変形例に係る半導体装置であって、被評価パターンの接続例と共に示す概略的な回路図である。
【図１４】図１４は本発明の第２の実施形態に係る半導体装置の第２の評価方法を示すフローチャートである。
【図１５】図１５は本発明の第３の実施形態に係る半導体装置を示す概略的な回路図である。
【図１６】図１６は従来のテスト素子の一例（スネーク＆コムパターン）のレイアウトを示す概略的な平面図である。
【図１７】図１７は従来の半導体装置を示す概略的な回路図である。
【発明を実施するための形態】
【００３８】
本発明の実施形態について図面を参照しながら説明する。なお、以下の説明に用いる各図面において、各構成は本発明が理解できる程度にその形状及び配置等を概略的に示している。また、各図面において、既出の構成については同一の符号を付し、その重複する説明を省略する場合もある。
【００３９】
図１に示すように、本発明に係る半導体装置は、それぞれが第１の被評価パターン１０１及び第２の被評価パターン１０２から構成される複数の被測定素子１０３と、各第２の被評価パターン１０２とそれぞれ電気的に接続可能に設けられたノード情報伝達回路１０５とを備えている。ここでは、被測定素子とノード情報伝達回路の１単位分１０４が複数個連結して配置されており、この１単位分を１アドレスとして、不良箇所の特定がなされる。
【００４０】
以下、本発明の各実施形態について詳細に説明する。
【００４１】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について図２を参照しながら説明する。
【００４２】
図２に示すように、第１の実施形態に係る半導体装置は、互いに直列に接続された複数の第１の被評価パターン１０１と、該複数の第１の評価パターン１０１と隣接して配置された複数の第２の被評価パターン１０２と、ノード情報伝達回路１０５とを有している。これらの第１の被評価パターン１０１の１単位及び第２の被評価パターン１０２の１単位とから１単位の被測定素子１０３が構成される。また、ノード情報伝達回路１０５は、各被測定素子１０３における第２の被評価パターン１０２とそれぞれ電気的に接続可能に設けられている。
【００４３】
第１の被評価パターン１０１は、外部から電圧を印加する端子Ｔ１と接続されている。ノード情報伝達回路１０５は、フリップフロップ回路１０６と入力切り替えスイッチ１０７とから構成され、互いに直列に接続された複数のシフトレジスタ回路である。
【００４４】
第２の被評価パターン１０２は、ノード情報伝達回路１０５の入力切り替えスイッチ１０７を介して、フリップフロップ回路１０６の入力端子と接続される。入力切り替えスイッチ１０７は、端子Ｓ２に印加される電圧によって制御され、フリップフロップ回路１０６の入力端子と接続されるノードを第２の被評価パターン１０２か、又は次段のフリップフロップ回路１０６の出力端子に切り替える。ここで、次段のフリップフロップ回路１０６とはアドレスが高い側のフリップフロップ回路１０６を指す。また、フリップフロップ回路１０６は端子ＣＬＫに入力されるクロック信号によって動作する。
【００４５】
なお、図２において、第１の被評価パターン１０１及び第２の被評価パターン１０２として、抵抗素子を用いているが、被評価パターンは抵抗素子に限られない。
【００４６】
図３に図２で用いられるフリップフロップ回路の一例を示す。図３において、Ｄｉｎはフリップフロップ回路の入力端子であり、Ｄｏｕｔはフリップフロップ回路の出力端子である。入力端子Ｄｉｎは、Ｎｃｈトランジスタ及びＰｃｈトランジスタのゲート端子と接続されている。
【００４７】
以下、第１の実施形態に係る半導体装置の評価方法について図４を参照しながら説明する。
【００４８】
図４に示すように、第１の実施形態に係る半導体装置の評価方法は、第１の被評価パターン１０１に電圧を印加する工程４０２と、第２の被評価パターン１０２をフリップフロップ回路１０６の入力端子と接続する工程４０４と、クロック信号を入力し第２の被評価パターン１０２の電位を取り込む工程４０５と、フリップフロップ回路１０６の入力を切り替える工程４０６と、クロック信号を入力しフリップフロップ回路１０６の電位を順次出力する工程４０７と、出力される電位を測定する工程４０８とを備えている。
【００４９】
以下、前記のように構成された半導体装置の評価方法について図２及び図４を参照しながら説明する。
【００５０】
第１の実施形態に係る半導体装置の評価方法においては、測定動作を開始すると、まず、図４に示す工程４０２において、端子Ｔ１に所定の電圧を印加してＨ（ハイ）状態とする。これにより、第１の被評価パターン１０１もＨ状態となる。
【００５１】
次に、工程４０４において、端子Ｓ２にＬ（ロー）電圧を印加して、入力切り替えスイッチ１０７を制御し、第２の被評価パターン１０２側のスイッチをオン状態とする。これにより、各第２の被評価パターン１０２のノードがフリップフロップ回路１０６の入力端子と接続される。
【００５２】
次に、工程４０５において、端子ＣＬＫからクロック信号（１クロック分）が入力されると、各第２の被評価パターン１０２の電位がフリップフロップ回路１０６にそれぞれ取り込まれて保持される。第２の被評価パターン１０２の初期の電位は、一般にＬ状態となっているため、それぞれ第２の被評価パターン１０２と接続された各フリップフロップ回路１０６にはＬ状態が保持される。このとき、例えばアドレスｎ（但し、ｎは１以上の整数である。）の被測定素子１０３において、第１の被評価パターン１０１と第２の被評価パターン１０２とが製造プロセスの何らかの不具合によって短絡しているとすると、該短絡箇所を介して、第１の被評価パターン１０１のＨ状態がアドレスｎの第２の被評価パターン１０２に伝達される。さらに、このＨ状態がフリップフロップ回路１０６の入力端子に伝達されて、アドレスｎのフリップフロップ回路１０６にはＨ状態が保持される。
【００５３】
次に、工程４０６において、端子Ｓ２にＨ電圧を印加して各入力切り替えスイッチ１０７を制御することにより、各フリップフロップ回路１０６の出力端子側のスイッチをそれぞれオン状態とする。これにより、次段のフリップフロップ回路１０６の出力端子のノードが前段のフリップフロップ回路１０６の入力端子と接続される。
【００５４】
次に、工程４０７及び工程４０８において、ノード情報伝達回路１０５の出力電位を、端子ＯＵＴに接続された測定器（図示せず）によって測定する。この端子ＣＬＫから１クロック分のクロック信号を入力するという動作を、形成されているアドレスの個数分繰り返す。１クロック信号を入力するたびに、次段のフリップフロップ回路１０６によって保持されている電位が、前段のフリップフロップ回路１０６に順次伝達される。端子ＯＵＴから出力される電位のＨ／Ｌを判別することにより、１つの被測定素子１０３ごとに良否判定を行う。第１の実施形態の例によると、このときに測定される出力端子ＯＵＴの電位は、順に、アドレス１が”Ｌ”、アドレス２が”Ｌ”、アドレスｎが”Ｈ”、アドレスｎ＋１が”Ｌ”…となる。このため、Ｈ電位が出力されたアドレスｎにおける被測定素子１０３に不良が発生していると特定できる。
【００５５】
なお、第１の実施形態に係る半導体装置において、短絡不良が発生していない場合には、測定される電位は全てのアドレスにおいて”Ｌ”となる。
【００５６】
また、第１の実施形態に係る半導体装置においては、各端子Ｔ１、Ｓ２及びＣＬＫに電圧及びクロック信号をそれぞれ印加する際に、外部に接続した測定器から直接に印加するとしているが、必要な電圧発生回路及び信号発生回路を半導体装置に付加し、付加した回路から電圧及びクロック信号を印加してもよい。また、端子ＯＵＴから出力される電位を測定する際には、外部に接続された測定器を用いて測定しているが、必要な電位測定回路及び判定回路を半導体装置に付加し、付加した回路を用いて測定してもよい。
【００５７】
以上説明したように、第１の実施形態に係る半導体装置及びその評価方法によると、ノード情報伝達回路１０５を構成するフリップフロップ回路１０６に保持されている電位がＨ及びＬのいずれの状態であるかを、形成されている被測定素子１０３の個数分判定するだけで評価することができる。この電位の判定は、１回に付きおよそ数μｓ程度で可能であり、例えば被測定素子が１０００個形成された半導体装置の１チップ当たりの測定時間は、およそ数ｍｓ秒程度となる。従って、電圧の印加、電圧が安定するまでの待ち時間、測定時間及び結果の出力時間を全て合わせても、数十ｍｓから数百ｍｓ程度しか要しない。このため、従来の半導体装置及びその評価方法と比べて、検査コストを大幅に低減することができる。
【００５８】
また、被測定素子１０３が高い抵抗値を持つ素子である場合、また高抵抗状態で短絡不良が発生している場合であっても、図３に示したように、第２の被評価パターン１０２が接続されているのは、フリップフロップ回路１０６の入力端子、すなわちトランジスタのゲート端子であるため電流が流れることはない。従って、第１の被評価パターン１０１に印加される電圧がフリップフロップ回路１０６に十分に伝達される。このため、フリップフロップ回路１０６に保持されている電位がＨ／Ｌのいずれの状態であるかを判定することは容易であり、不良の発生を確実に検出することが可能である。
【００５９】
なお、第１の実施形態に係る半導体装置に形成可能な被評価パターンは、図１０に示すスネーク＆コムパターン２０１、２０２でもよく、さらには、図５に示すような２重配線パターン２０３、２０４であってもよい。また、２重配線パターンに代えて、図６（ａ）に示すような２重コンタクトチェーン（２重ヴィアチェーン）２０５、２０６であってもよい。例えば、コンタクトチェーン２０６は、図６（ｂ）の断面構造に示すように、下層配線２０７と上層配線２０８と、下層配線２０７と上層配線２０８とを上下に接続するコンタクト又はヴィア２０９とから構成される。
【００６０】
また、被測定素子１０３は、全アドレスで同一の被評価パターンとする必要はなく、アドレス毎に異なった種類又は異なった分離幅を持つ被測定素子１０３を配置してもよい。例えば、図７に示すように、アドレス毎にスネークパターン２０１ａ〜２０１ｄとコムパターン２０２ａ〜２０２ｄとの間隔（Ｓｐ１、Ｓｐ２、Ｓｐ３及びＳｐｎ）が異なるパターンとしてもよい。このように被測定素子１０３を配置することにより、どの程度の間隔までは短絡不良が発生しないかというようなプロセスマージンの確認に本実施形態を利用することができる。
【００６１】
なお、第１の実施形態に係る半導体装置における被測定素子１０３を構成する各被評価パターン１０１、１０２の形成材料には、配線層の場合には、アルミニウム（Ａｌ）又は銅（Ｃｕ）等の金属を用いることができる。また、金属に限られず、半導体領域に形成した拡散層からなる配線でもよく、トランジスタのゲートを構成するポリシリコンからなる配線等でもよい。特に、拡散層又はポリシリコンからなる配線は、金属配線と比べて抵抗値が高く、流れる電流量が少ないため、本発明の有効性が高い。
【００６２】
図８に第１の実施形態に係る半導体装置をウエハ上に配置した一例を示す。図８に示すように、製品チップ領域３０４同士の間に設けられているスクライブライン３０５の上に、測定に必要なパッド３０３、被測定素子形成領域３０１及びノード情報伝達回路形成領域３０２が配置されている。
【００６３】
なお、図示はされていないが、パッド３０３と異なる層、すなわちパッド３０３の下側の領域にも、被測定素子形成領域３０１又はノード情報伝達回路形成領域３０２を配置してもよい。これにより、被測定素子の評価規模をさらに増やすことができる。また、半導体装置を形成するスクライブライン３０５は縦方向のみでなく、横方向のスクライブラインでもよい。さらには、縦方向及び横方向のスクライブラインが交差する領域でもよく、この交差する領域に半導体装置を平面十字状に配置してもよい。
【００６４】
このように、第１の実施形態に係る半導体装置をスクライブライン３０５に配置することにより、１枚のウエハから得られる製品チップの数を減らすことなく、製造プロセスの確認及び製造ラインの状態の監視に本実施形態に係る半導体装置を利用することができる。
【００６５】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について図９及び図１０を参照しながら説明する。
【００６６】
図９は本発明の第２の実施形態に係る半導体装置の回路構成を概略的に示し、図１０は図９において、被評価パターン１０１、１０２をスネーク＆コムパターン２０１、２０２とした場合のレイアウトを概略的に示している。
【００６７】
図９及び図１０に示すように、第２の実施形態に係る半導体装置の第１の実施形態に係る半導体装置との相違点は、第２の被評価パターン１０２（コムパターン２０２）とグランドノードとの間に、それぞれＮＭＯＳ（N-type metal oxide semiconductor）トランジスタからなる電位設定スイッチ１０８が接続されている点である。なお、各電位設定用スイッチ１０８は端子Ｓ１に印加される電圧をそれぞれゲートに受けることによって制御される。
【００６８】
以下、第２の実施形態に係る半導体装置の評価方法について図１１を参照しながら説明する。図１１は第２の実施形態に係る半導体装置の評価方法の概略的なフローを示している。
【００６９】
図１１に示すように、第２の実施形態に係る半導体装置の評価方法の第１の実施形態に係る半導体装置の評価方法との相違点は、評価工程の最初に第２の被評価パターンの電位を固定する工程４０１を含む点である。
【００７０】
以下、前記のように構成された半導体装置の評価方法について図９及び図１１を参照しながら説明する。
【００７１】
第２の実施形態に係る半導体装置の評価方法においては、測定動作を開始すると、まず、図１１に示す工程４０１において、端子Ｓ１にＨ電圧を印加して、各電位設定スイッチ１０８をオン状態とする。これにより、各第２の被評価パターン１０２は電位設定スイッチ１０８を介してグランドノードと接続されて、それぞれＬ状態に初期化される。初期化を行った後は、端子Ｓ１にＬ電圧を印加して各電位設定スイッチ１０８をオフ状態として、第２の被評価パターン１０２とグランドノードとを切断する。なお、第２の被評価パターン１０２の初期電位は、通常Ｌ状態となっているが、Ｌ状態に確実に初期化するためには、このように工程４０１を実施することが好ましい。
【００７２】
次に、工程４０２において、端子Ｔ１に所定の電圧を印加してＨ状態とする。これにより、第１の被評価パターン１０１もＨ状態となる。
【００７３】
次に、工程４０４において、端子Ｓ２にＬ電圧を印加して、入力切り替えスイッチ１０７を制御し、第２の被評価パターン１０２側のスイッチをオン状態とする。これにより、各第２の被評価パターン１０２のノードがそれぞれフリップフロップ回路１０６の入力端子と接続される。
【００７４】
次に、工程４０５において、端子ＣＬＫからクロック信号（１クロック分）が入力されると、各第２の被評価パターン１０２の電位がフリップフロップ回路１０６にそれぞれ取り込まれて保持される。第２の被評価パターン１０２の電位は、工程４０１によってＬ状態に初期化されているため、それぞれ第２の被評価パターン１０２と接続された各フリップフロップ回路１０６にはＬ状態が保持される。このとき、例えばアドレスｎの被測定素子１０３において、第１の被評価パターン１０１と第２の被評価パターン１０２とが製造プロセスの何らかの不具合によって短絡しているとすると、該短絡箇所を介して、第１の被評価パターン１０１のＨ状態がアドレスｎの第２の被評価パターン２０２に伝達される。さらに、このＨ状態がフリップフロップ回路１０６の入力に伝達されて、アドレスｎのフリップフロップ回路１０６にはＨ状態が保持される。
【００７５】
次に、工程４０６において、端子Ｓ２にＨ電圧を印加して各入力切り替えスイッチ１０７を制御することにより、フリップフロップ回路１０６の出力端子側のスイッチをそれぞれオン状態とする。これにより、次段のフリップフロップ回路１０６の出力端子のノードが前段のフリップフロップ回路１０６の入力端子と接続される。
【００７６】
次に、工程４０７及び工程４０８において、ノード情報伝達回路１０５の出力電位を、端子ＯＵＴに接続された測定器（図示せず）によって測定する。この端子ＣＬＫから１クロック分のクロック信号を入力するという動作を、形成されているアドレスの個数分繰り返す。１クロック信号を入力するたびに、次段のフリップフロップ回路１０６によって保持されている電位が、前段のフリップフロップ回路１０６に順次伝達される。端子ＯＵＴから出力される電位のＨ／Ｌを判別することにより、１つの被測定素子１０３ごとに良否判定を行う。第２の実施形態の例によると、このときに測定される出力端子ＯＵＴの電位は、順に、アドレス１が”Ｌ”、アドレス２が”Ｌ”、アドレスｎが”Ｈ”、アドレスｎ＋１が”Ｌ”…となる。これにより、Ｈ電位が出力されたアドレスｎにおける被測定素子１０３に不良が発生していると特定できる。
【００７７】
なお、第２の実施形態に係る半導体装置において、短絡不良が発生していない場合には、測定される電位は全てのアドレスにおいて”Ｌ”となる。
【００７８】
また、第２の実施形態に係る半導体装置においても、各端子Ｔ１、Ｓ１、Ｓ２及びＣＬＫに電圧及びクロック信号をそれぞれ印加する際に、外部に接続した測定器から直接に印加するとしているが、必要な電圧発生回路及び信号発生回路を半導体装置に付加し、付加した回路から電圧及びクロック信号を印加してもよい。また、端子ＯＵＴから出力される電位を測定する際には、外部に接続された測定器を用いて測定しているが、必要な電位測定回路及び判定回路を半導体装置に付加し、付加した回路を用いて測定してもよい。
【００７９】
以上説明したように、第２の実施形態に係る半導体装置及びその評価方法によると、ノード情報伝達回路１０５を構成するフリップフロップ回路１０６に保持されている電位がＨ及びＬのいずれの状態であるかを、形成されている被測定素子１０３の個数分判定するだけで評価することができる。この電位の判定は、１回に付きおよそ数μｓ程度で可能であり、例えば被測定素子が１０００個形成された半導体装置の１チップ当たりの測定時間は、およそ数ｍｓ秒程度となる。従って、電圧の印加、電圧が安定するまでの待ち時間、測定時間及び結果の出力時間を全て合わせても、数十ｍｓから数百ｍｓ程度しか要しない。このため、従来の半導体装置及びその評価方法と比べて、検査コストを大幅に低減することができる。
【００８０】
また、被測定素子１０３が高い抵抗値を持つ素子である場合、また高抵抗状態で短絡不良が発生している場合であっても、図３に示したように、第２の被評価パターン１０２が接続されているのは、フリップフロップ回路１０６の入力端子、すなわちトランジスタのゲート端子であるため電流が流れることはない。従って、第１の被評価パターン１０１に印加される電圧がフリップフロップ回路１０６に十分に伝達される。このため、フリップフロップ回路１０６に保持されている電位がＨ／Ｌのいずれの状態であるかを判定することは容易であり、不良の発生を確実に検出することが可能である。
【００８１】
なお、第２の実施形態に係る半導体装置に形成可能な被評価パターンは、図１０に示したスネーク＆コムパターン２０１、２０２の他に、例えば図５に示すような２重配線パターン２０３、２０４であってもよい。さらには、２重配線パターンに代えて、図６（ａ）及び図６（ｂ）に示すような２重コンタクトチェーン（２重ヴィアチェーン）２０５、２０６であってもよい。また、図７に示すように、被測定素子１０３を、アドレス毎に異なった種類又は異なった分離幅を持つ被測定素子としてもよい。
【００８２】
さらに、第２の実施形態に係る半導体装置及びその評価方法においては、各第２の被評価パターン１０２に電位設定スイッチ１０８を設けたことにより、第２の被評価パターン１０２の初期電位を確実にＬ状態とすることができるので、より正確な良否判定を実施することができる。
【００８３】
（第２の実施形態の第１変形例）
以下、第２の実施形態の第１変形例に係る半導体装置について図１２を参照しながら説明する。
【００８４】
図１２は第２の実施形態の第１変形例に係る半導体装置の回路構成を概略的に示している。図１２に示すように、第１変形例に係る半導体装置の第２の実施形態に係る半導体装置との相違点は、コムパターン２０２（第２の被評価パターン１０２）と電源ノードとの間に設ける電位設定スイッチ１０９をＰＭＯＳ（P-type metal oxide semiconductor）トランジスタにより構成する点である。
【００８５】
以下、第２の実施形態の第１変形例に係る半導体装置の評価方法について図１１及び図１２を参照しながら説明する。
【００８６】
第１変形例に係る半導体装置の評価方法において、測定動作を開始すると、まず、図１１に示す工程４０１において、端子Ｓ１にＬ電圧を印加して、各電位設定スイッチ１０９をオン状態とする。これにより、各コムパターン２０２は電位設定スイッチ１０９を介して電源ノードと接続されて、それぞれＨ状態に初期化される。初期化を行った後は、端子Ｓ１にＨ電圧を印加して各電位設定スイッチ１０９をオフ状態として、コムパターン２０２と電源ノードとを切断する。なお、コムパターン２０２の初期電位は、通常Ｌ状態となっているが、本変形例においては確実にＨ状態に初期化される。
【００８７】
次に、工程４０２において、端子Ｔ１に所定の電圧を印加してＬ状態とする。これにより、スネークパターン２０１（第１の被評価パターン１０１）もＬ状態となる。
【００８８】
次に、工程４０４において、端子Ｓ２にＬ電圧を印加して、入力切り替えスイッチ１０７を制御し、コムパターン２０２側のスイッチをオン状態とする。これにより、各コムパターン２０２のノードがそれぞれフリップフロップ回路１０６の入力端子と接続される。
【００８９】
次に、工程４０５において、端子ＣＬＫからクロック信号（１クロック分）が入力されると、各コムパターン２０２の電位がフリップフロップ回路１０６にそれぞれ取り込まれて保持される。コムパターン２０２の電位は、工程４０１によってＨ状態に初期化されているため、それぞれコムパターン２０２と接続された各フリップフロップ回路１０６にはＨ状態が保持される。このとき、例えばアドレスｎの被測定素子１０３において、スネークパターン２０１とコムパターン２０２とが製造プロセスの何らかの不具合によって短絡しているとすると、該短絡箇所を介して、スネークパターン２０１のＬ状態がアドレスｎのコムパターン２０２に伝達される。さらに、このＬ状態がフリップフロップ回路１０６の入力に伝達されて、アドレスｎのフリップフロップ回路１０６にはＬ状態が保持される。
【００９０】
次に、工程４０６において、端子Ｓ２にＨ電圧を印加して各入力切り替えスイッチ１０７を制御することにより、各フリップフロップ回路１０６の出力端子側のスイッチをそれぞれオン状態とする。これにより、次段のフリップフロップ回路１０６の出力端子のノードが前段のフリップフロップ回路１０６の入力端子と接続される。
【００９１】
次に、工程４０７及び工程４０８において、ノード情報伝達回路１０５の出力電位を、端子ＯＵＴに接続された測定器（図示せず）によって測定する。この端子ＣＬＫから１クロック分のクロック信号を入力するという動作を、形成されているアドレスの個数分繰り返す。１クロック信号を入力するたびに、次段のフリップフロップ回路１０６によって保持されている電位が、前段のフリップフロップ回路１０６に順次伝達される。端子ＯＵＴから出力される電位のＨ／Ｌを判別することにより、１つの被測定素子１０３ごとに良否判定を行う。第１の変形例によると、このときに測定される出力端子ＯＵＴの電位は、順に、アドレス１が”Ｈ”、アドレス２が”Ｈ”、アドレスｎが”Ｌ”、アドレスｎ＋１が”Ｈ”…となる。このため、Ｌ電位が出力されたアドレスｎにおける被測定素子１０３に不良が発生していると特定できる。
【００９２】
なお、第１変形例に係る半導体装置において、短絡不良が発生していない場合には、測定される電位は全てのアドレスにおいて”Ｈ”となる。
【００９３】
また、第１変形例に係る半導体装置においても、各端子Ｔ１、Ｓ１、Ｓ２及びＣＬＫに電圧及びクロック信号をそれぞれ印加する際に、外部に接続した測定器から直接に印加するとしているが、必要な電圧発生回路及び信号発生回路を半導体装置に付加し、付加した回路から電圧及びクロック信号を印加してもよい。また、端子ＯＵＴから出力される電位を測定する際には、外部に接続された測定器を用いて測定しているが、必要な電位測定回路及び判定回路を半導体装置に付加し、付加した回路を用いて測定してもよい。
【００９４】
以上説明したように、第２の実施形態の第１変形例に係る半導体装置及びその評価方法によると、ノード情報伝達回路１０５を構成するフリップフロップ回路１０６に保持されている電位がＨ及びＬのいずれの状態であるかを、形成されている被測定素子１０３の個数分判定するだけで評価することができる。この電位の判定は、１回に付きおよそ数μｓ程度で可能であり、例えば被測定素子が１０００個形成された半導体装置の１チップ当たりの測定時間は、およそ数ｍｓ秒程度となる。従って、電圧の印加、電圧が安定するまでの待ち時間、測定時間及び結果の出力時間を全て合わせても、数十ｍｓから数百ｍｓ程度しか要しない。このため、従来の半導体装置及びその評価方法と比べて、検査コストを大幅に低減することができる。
【００９５】
また、被測定素子１０３が高い抵抗値を持つ素子である場合、また高抵抗状態で短絡不良が発生している場合であっても、図３に示したように、コムパターン２０２が接続されているのは、フリップフロップ回路１０６の入力端子、すなわちトランジスタのゲート端子であるため電流が流れることはない。従って、スネークパターン２０１に印加される電圧がフリップフロップ回路１０６に十分に伝達される。このため、フリップフロップ回路１０６に保持されている電位がＨ／Ｌのいずれの状態であるかを判定することは容易であり、不良の発生を確実に検出することが可能である。
【００９６】
なお、第１変形例に係る半導体装置に形成可能な被評価パターンは、図１２に示したスネーク＆コムパターン２０１、２０２の他に、例えば図５に示すような２重配線パターン２０３、２０４であってもよい。さらには、２重配線パターンに代えて、図６（ａ）及び図６（ｂ）に示すような２重コンタクトチェーン（２重ヴィアチェーン）２０５、２０６であってもよい。また、図７に示すように、被測定素子１０３を、アドレス毎に異なった種類又は異なった分離幅を持つ被測定素子としてもよい。
【００９７】
さらに、第１変形例に係る半導体装置及びその評価方法においては、各コムパターン２０２に電位設定スイッチ１０９をそれぞれ設けたことにより、コムパターン２０２の初期電位を確実にＨ状態とすることができるので、より正確な良否判定を実施することができる。
【００９８】
なお、第２の実施形態及びその第１変形例に係る半導体装置においては、電位設定スイッチ１０８と電位設定スイッチ１０９とを、それぞれＮＭＯＳトランジスタ及びＰＭＯＳトランジスタにより構成したが、これらに限られず、ＣＭＯＳ（complementary metal oxide semiconductor）トランスファゲート等の他のスイッチング素子であっても、同様の効果を有する半導体装置を構成することができる。
【００９９】
（第２の実施形態の第２変形例）
以下、第２の実施形態の第２変形例に係る半導体装置について図１３を参照しながら説明する。
【０１００】
図１３は第２の実施形態の第２変形例に係る半導体装置の回路構成を概略的に示している。図１３に示すように、第２変形例に係る半導体装置の第２の実施形態に係る半導体装置との相違点は、コムパターン２０２（第２の被評価パターン１０２）とグランドノードとの間に設ける電位設定スイッチ１０８に代えて、電位設定用容量素子１１０を設ける点である。ここで、各電位設定用容量素子１１０の容量値は、被測定素子１０３におけるスネークパターン２０１とコムパターン２０２との間の寄生容量値よりも大きく、より好ましくは、スネークパターン２０１とコムパターン２０２との間の寄生容量値の約２倍以上である。
【０１０１】
以下、第２の実施形態の第２変形例に係る半導体装置の評価方法について図１１及び図１３を参照しながら説明する。
【０１０２】
第２変形例に係る半導体装置の評価方法において、測定動作を開始すると、まず、図１１に示す工程４０１において、各コムパターン２０２は、スネークパターン２０１とコムパターン２０２との間の寄生容量の容量値と、電位設定用容量素子１１０の容量値とによる分圧比により、Ｌ状態に初期化される。
【０１０３】
次に、工程４０２において、端子Ｔ１に所定の電圧を印加してＨ状態とする。これにより、スネークパターン２０１（第１の被評価パターン１０１）もＨ状態となる。
【０１０４】
次に、工程４０４において、端子Ｓ２にＬ電圧を印加して、入力切り替えスイッチ１０７を制御し、コムパターン２０２側のスイッチをオン状態とする。これにより、各コムパターン２０２のノードがそれぞれフリップフロップ回路１０６の入力端子と接続される。
【０１０５】
次に、工程４０５において、端子ＣＬＫからクロック信号（１クロック分）が入力されると、各コムパターン２０２の電位がフリップフロップ回路１０６にそれぞれ取り込まれて保持される。コムパターン２０２の電位は、工程４０１によってＬ状態に初期化されているため、それぞれコムパターン２０２と接続された各フリップフロップ回路１０６にはＬ状態が保持される。このとき、例えばアドレスｎの被測定素子１０３において、スネークパターン２０１とコムパターン２０２とが製造プロセスの何らかの不具合によって短絡しているとすると、該短絡箇所を介して、スネークパターン２０１のＨ状態がアドレスｎのコムパターン２０２に伝達される。さらに、このＨ状態がフリップフロップ回路１０６の入力に伝達されて、アドレスｎのフリップフロップ回路１０６にはＨ状態が保持される。
【０１０６】
次に、工程４０６において、端子Ｓ２にＨ電圧を印加して各入力切り替えスイッチ１０７を制御することにより、各フリップフロップ回路１０６の出力端子側のスイッチをそれぞれオン状態とする。これにより、次段のフリップフロップ回路１０６の出力端子のノードが前段のフリップフロップ回路１０６の入力端子と接続される。
【０１０７】
次に、工程４０７及び工程４０８において、ノード情報伝達回路１０５の出力電位を、端子ＯＵＴに接続された測定器（図示せず）によって測定する。この端子ＣＬＫから１クロック分のクロック信号を入力するという動作を、形成されているアドレスの個数分繰り返す。１クロック信号を入力するたびに、次段のフリップフロップ回路１０６によって保持されている電位が、前段のフリップフロップ回路１０６に順次伝達される。端子ＯＵＴから出力される電位のＨ／Ｌを判別することにより、１つの被測定素子１０３ごとに良否判定を行う。第１の変形例によると、このときに測定される出力端子ＯＵＴの電位は、順に、アドレス１が”Ｌ”、アドレス２が”Ｌ”、アドレスｎが”Ｈ”、アドレスｎ＋１が”Ｌ”…となる、このため、Ｈ電位が出力されたアドレスｎにおける被測定素子１０３に不良が発生していると特定できる。
【０１０８】
なお、第２変形例に係る半導体装置において、短絡不良が発生していない場合には、測定される電位は全てのアドレスにおいて”Ｌ”となる。
【０１０９】
また、第２変形例に係る半導体装置においても、各端子Ｔ１、Ｓ２及びＣＬＫに電圧及びクロック信号をそれぞれ印加する際に、外部に接続した測定器から直接に印加するとしているが、必要な電圧発生回路及び信号発生回路を半導体装置に付加し、付加した回路から電圧及びクロック信号を印加してもよい。また、端子ＯＵＴから出力される電位を測定する際には、外部に接続された測定器を用いて測定しているが、必要な電位測定回路及び判定回路を半導体装置に付加し、付加した回路を用いて測定してもよい。
【０１１０】
以上説明したように、第２の実施形態の第２変形例に係る半導体装置及びその評価方法によると、ノード情報伝達回路１０５を構成するフリップフロップ回路１０６に保持されている電位がＨ及びＬのいずれの状態であるかを、形成されている被測定素子１０３の個数分判定するだけで評価することができる。この電位の判定は、１回に付きおよそ数μｓ程度で可能であり、例えば被測定素子が１０００個形成された半導体装置の１チップ当たりの測定時間は、およそ数ｍｓ秒程度となる。従って、電圧の印加、電圧が安定するまでの待ち時間、測定時間及び結果の出力時間を全て合わせても、数十ｍｓから数百ｍｓ程度しか要しない。このため、従来の半導体装置及びその評価方法と比べて、検査コストを大幅に低減することができる。
【０１１１】
また、被測定素子１０３が高い抵抗値を持つ素子である場合、また高抵抗状態で短絡不良が発生している場合であっても、図３に示したように、コムパターン２０２が接続されているのは、フリップフロップ回路１０６の入力端子、すなわちトランジスタのゲート端子であるため電流が流れることはない。従って、スネークパターン２０１に印加される電圧がフリップフロップ回路１０６に十分に伝達される。このため、フリップフロップ回路１０６に保持されている電位がＨ／Ｌのいずれの状態であるかを判定することは容易であり、不良の発生を確実に検出することが可能である。
【０１１２】
なお、第２変形例に係る半導体装置に形成可能な被評価パターンは、図１３に示したスネーク＆コムパターン２０１、２０２の他に、例えば図５に示すような２重配線パターン２０３、２０４であってもよい。さらには、２重配線パターンに代えて、図６（ａ）及び図６（ｂ）に示すような２重コンタクトチェーン（２重ヴィアチェーン）２０５、２０６であってもよい。また、図７に示すように、被測定素子１０３を、アドレス毎に異なった種類又は異なった分離幅を持つ被測定素子としてもよい。
【０１１３】
さらに、第２変形例に係る半導体装置及びその評価方法においては、各コムパターン２０２に電位設定用容量素子１１０をそれぞれ設けたことにより、各コムパターン２０２の初期電位を確実にＬ状態とすることができるので、より正確な良否判定を実施することができる。
【０１１４】
また、コムパターン２０２の電位を初期化する手段を容量素子とすることにより、工程４０１においては、特別な操作が不要となる。その上、トランジスタからなる電位設定スイッチを設ける場合と比べて、スイッチ制御用の端子Ｓ１が不要となるため、必要なパッド数を減らすことができる。その結果、スクライブラインの狭小化にも対応が容易となる。
【０１１５】
（第２の評価方法）
図１４は第２の実施形態に係る半導体装置の第２の評価方法の概略的なフローを示している。
【０１１６】
図１４に示すように、第２の評価方法の第２の実施形態に係る半導体装置の評価方法との相違点は、第１の被評価パターンに電圧を印加する工程４０２の後に、第１の被評価パターンから流れる電流を測定する工程４０３を含む点である。
【０１１７】
以下、第２の実施形態の第２の評価方法について図１０及び図１４を参照しながら説明する。
【０１１８】
第２の評価方法においては、測定動作を開始すると、まず、図１４に示す工程４０１において、端子Ｓ１にＨ電圧を印加して、各電位設定スイッチ１０８をオン状態とする。これにより、各コムパターン２０２（第２の被評価パターン１０２）は電位設定スイッチ１０８を介してグランドノードと接続されて、それぞれＬ状態に初期化される。ここでは、各電位設定スイッチ１０８をオン状態に保ったまま、次の工程４０２に進む。
【０１１９】
次に、工程４０２において、端子Ｔ１に所定の電圧を印加してＨ状態とする。これにより、スネークパターン２０１（第１の被評価パターン１０１）もＨ状態となる。
【０１２０】
次に、工程４０３において、端子Ｔ１に接続した測定器（図示せず）を用いて、端子Ｔ１から流れる電流を測定する。このとき、形成されている全ての被測定素子１０３において短絡不良が発生していない場合には、端子Ｔ１から電流が流れることはない。従って、本半導体装置に含まれる全ての被測定素子１０３は良品と判断できるため、測定を終了する。
【０１２１】
一方、形成されている被測定素子１０３のうちのいずれかにおいて短絡不良が発生している場合には、端子Ｔ１からスネークパターン２０１、短絡不良箇所、コムパターン２０２、電位設定スイッチ１０８及びグランドノードの順に電流が流れる。従って、端子Ｔ１から電流が流れる場合には、形成されている被測定素子１０３のいずれかに短絡不良が発生していると判断でき、不良の発生箇所を特定するために以降の工程に進む。
【０１２２】
工程４０３において、端子Ｔ１からの電流が測定された場合には、まず、端子Ｓ１にＬ電圧を印加して各電位設定スイッチ１０８をオフ状態とすることにより、各コムパターン２０２とグランドノードとを切断する。
【０１２３】
次に、工程４０４において、端子Ｓ２にＬ電圧を印加して、入力切り替えスイッチ１０７を制御し、第２の被評価パターン１０２側のスイッチをオン状態とする。これにより、各コムパターン２０２のノードがそれぞれフリップフロップ回路１０６の入力端子と接続される。
【０１２４】
次に、工程４０５において、端子ＣＬＫからクロック信号（１クロック分）が入力されると、各コムパターン２０２の電位がフリップフロップ回路１０６にそれぞれ取り込まれて保持される。コムパターン２０２の電位は、工程４０１によってＬ状態に初期化されているため、それぞれコムパターン２０２と接続された各フリップフロップ回路１０６にはＬ状態が保持される。このとき、例えばアドレスｎの被測定素子１０３において、スネークパターン２０１とコムパターン２０２とが製造プロセスの何らかの不具合によって短絡しているとすると、該短絡箇所を介して、スネークパターン２０１のＨ状態がアドレスｎのコムパターン２０２に伝達される。さらに、このＨ状態がフリップフロップ回路１０６の入力に伝達されて、アドレスｎのフリップフロップ回路１０６にはＨ状態が保持される。
【０１２５】
次に、工程４０６において、端子Ｓ２にＨ電圧を印加して各入力切り替えスイッチ１０７を制御することにより、各フリップフロップ回路１０６の出力端子側のスイッチをそれぞれオン状態とする。これにより、次段のフリップフロップ回路１０６の出力端子のノードが前段のフリップフロップ回路１０６の入力端子と接続される。
【０１２６】
次に、工程４０７及び工程４０８において、ノード情報伝達回路１０５の出力電位を、端子ＯＵＴに接続された測定器（図示せず）によって測定する。この端子ＣＬＫから１クロック分のクロック信号を入力するという動作を、形成されているアドレスの個数分繰り返す。１クロック信号を入力するたびに、次段のフリップフロップ回路１０６によって保持されている電位が、前段のフリップフロップ回路１０６に順次伝達される。端子ＯＵＴから出力される電位のＨ／Ｌを判別することにより、１つの被測定素子１０３ごとに良否判定を行う。図１０に示す半導体装置の場合は、出力端子ＯＵＴから出力される電位は、順に、アドレス１が”Ｌ”、アドレス２が”Ｌ”、アドレスｎが”Ｈ”、アドレスｎ＋１が”Ｌ”…となる。このため、Ｈ電位が出力されたアドレスｎにおける被測定素子１０３に不良が発生していると特定できる。
【０１２７】
なお、第２の評価方法においても、各端子Ｔ１、Ｓ１、Ｓ２及びＣＬＫに電圧及びクロック信号をそれぞれ印加する際に、外部に接続した測定器から直接に印加するとしているが、必要な電圧発生回路及び信号発生回路を半導体装置に付加し、付加した回路から電圧及びクロック信号を印加してもよい。また、端子ＯＵＴから出力される電位を測定する際には、外部に接続された測定器を用いて測定しているが、必要な電位測定回路及び判定回路を半導体装置に付加し、付加した回路を用いて測定してもよい。
【０１２８】
以上説明したように、第２の実施形態に係る半導体装置の第２の評価方法においては、最初に、形成されている被測定素子１０３の全てに対して、１回の電圧の印加及び電流の測定によって、半導体装置における短絡不良の発生の有無を判定することができる。その結果、半導体装置に短絡不良が発生していない場合には、測定時間を大幅に短縮することができる。
【０１２９】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について図１５を参照しながら説明する。図１５は本発明の第３の実施形態に係る半導体装置の回路構成を概略的に示している。
【０１３０】
図１５に示すように、第３の実施形態に係る半導体装置は、それぞれが第１の被評価パターン１０１と第２の被測定パターン１０２とから構成される複数の被測定素子１０３を有している。さらに、各アドレスにおいて、ｍ個（但し、ｍは２以上の整数である。）の被測定素子１０３が配置されている。すなわち、第１の被評価パターン１０１は、ｍ行（ｎ＋１）列に配置され、且つ、行単位で直列に接続されている。また、第１の被評価パターン１０１は、行ごとに外部から電圧を印加するための端子Ｔ１１〜Ｔ１ｍとそれぞれ接続されている。
【０１３１】
第２の被評価パターン１０２とグランドノードとの間には、ＮＭＯＳトランジスタからなる電位設定スイッチ１０８がそれぞれ設けられている。各電位設定用スイッチ１０８は、端子Ｓ１１〜Ｓ１ｍに印加される電圧によって制御される。
【０１３２】
さらに、第３の実施形態に係る半導体装置は、列（アドレス）ごとのｍ個の被測定素子１０３のなかから１個を選択する被測定素子切り替えスイッチ１１１を設けている。各被測定素子切り替えスイッチ１１１の出力信号は、ノード情報伝達回路１０５にそれぞれ入力される。なお、被測定素子切り替えスイッチ１１１は、端子Ｓ３１〜Ｓ３ｍに印加される電圧によって制御される。なお、第３の実施形態に係る半導体装置における被測定素子切り替えスイッチ１１１は、複数個のＮＡＮＤ素子により構成したが、これに限らず、ＣＭＯＳトランスファーゲート等の他のスイッチング素子により構成してもよい。
【０１３３】
ノード情報伝達回路１０５は、フリップフロップ回路１０６と入力切り替えスイッチ１０７とから構成され、複数個が直列に接続されたシフトレジスタ回路である。１アドレス当たりｍ個（種類）の被測定素子１０３における第２の被評価パターン１０２は、被測定素子切り替えスイッチ１１１と接続され、該被測定素子切り替えスイッチ１１１の制御によって、いずれか１個が選択され、入力切り替えスイッチ１０７を介してフリップフロップ回路１０６の入力端子と接続される。
【０１３４】
ノード情報伝達回路１０５を構成する各入力切り替えスイッチ１０７は、端子Ｓ２に印加される電圧によって制御され、フリップフロップ回路１０６の入力端子と接続されるノードを第２の被評価パターン１０２か、又は次段のフリップフロップ回路１０６の出力端子に切り替える。フリップフロップ回路１０６は、端子ＣＬＫに入力されるクロック信号によって動作する。
【０１３５】
１アドレス当たりｍ個の被測定素子１０３は、例えば、ｍ通りの異なる金属配線層によって構成される配線層パターンであるとすれば、同一の領域に積層して配置することができる。
【０１３６】
第３の実施形態に係る半導体装置の評価方法は、第２の実施形態に係る半導体装置の評価方法において、１アドレス当たりｍ個の被測定素子１０３を評価すればよく、全部でｍ×（ｎ＋１）個の被測定素子１０３を評価すればよい。
【０１３７】
第３の実施形態に係る半導体装置及びその評価方法によると、第１及び第２の実施形態と同様に、ノード情報伝達回路１０５を構成するフリップフロップ回路１０６に保持されている電位がＨ／Ｌのいずれの状態であるかを、形成されている被測定素子１０３の個数分判定する。この電位の判定は、１回に付きおよそ数μｓ程度で可能であり、例えば被測定素子が（１０００×ｍ）個形成されている半導体装置の１チップ当たりの測定時間は、数ｍｓのｍ倍程度であり、電圧の印加、電圧が安定するまでの待ち時間、測定時間及び結果の出力時間を全て合わせても、数十ｍｓから数百ｍｓのｍ倍程度しか要しない。このため、従来の半導体装置及びその評価方法と比べて、検査コストを大幅に低減することができる。
【０１３８】
また、被測定素子１０３が高い抵抗値を持つ素子である場合、また高抵抗状態で短絡不良が発生している場合であっても、図３に示すように、第２の被評価パターン１０２が接続されているのは、フリップフロップ回路１０６の入力端子、すなわちトランジスタのゲート端子であるため電流が流れることはない。従って、第１の被評価パターン１０１に印加される電圧がフリップフロップ回路１０６に十分に伝達される。このため、フリップフロップ回路１０６に保持されている電位がＨ／Ｌのいずれの状態であるかを判定することは容易であり、不良の発生を確実に検出することが可能である。
【０１３９】
なお、第３の実施形態に係る半導体装置に形成可能な被評価パターンは、図１０に示したスネーク＆コムパターン２０１、２０２の他に、例えば図５に示すような２重配線パターン２０３、２０４であってもよい。さらには、２重配線パターンに代えて、図６（ａ）及び図６（ｂ）に示すような２重コンタクトチェーン（２重ヴィアチェーン）２０５、２０６であってもよい。また、図７に示すように、被測定素子１０３を、アドレス毎に異なった種類又は異なった分離幅を持つ被測定素子としてもよい。
【０１４０】
さらに、第３の実施形態に係る半導体装置においては、例えばウエハにおけるスクライブライン等の限られた配置領域内に、複数の被測定素子を配置することができ、且つ１個のノード情報伝達回路によって、複数の被測定素子を評価することが可能となる。
【０１４１】
なお、１アドレス当たりｍ個が形成される被測定素子は、互いに組成が同一で且つ同一の機能を有する素子でもよく、また、組成が異なり且つ同一機能を有する素子でもよい。また、互いの機能が異なる素子であってもよい。
【産業上の利用可能性】
【０１４２】
本発明に係る半導体装置及びその評価方法は、短時間で大規模な被測定素子の測定を行うことができ、且つ高抵抗状態の短絡不良が発生した場合でも、その不良の発生箇所を容易に特定することができ、特に、半導体装置における短絡不良について製造プロセスの安定管理等に有用である。
【符号の説明】
【０１４３】
１０１  第１の被評価パターン
１０２  第２の被評価パターン
１０３  被測定素子（１単位）
１０４  被測定素子及びノード情報伝達回路（１単位）
１０５  ノード情報伝達回路
１０６  フリップフロップ回路
１０７  入力切り替えスイッチ
１０８  電位設定スイッチ（ＮＭＯＳトランジスタ）
１０９  電位設定スイッチ（ＰＭＯＳトランジスタ）
１１０  電位設定用容量素子
１１１  被測定素子切り替えスイッチ
２０１  スネークパターン
２０２  コムパターン
２０１ａ〜２０１ｄ  スネークパターン
２０２ａ〜２０２ｄ  コムパターン
２０３  ２重配線パターン
２０４  ２重配線パターン
２０５  ２重コンタクトチェーン又は２重ヴィアチェーン
２０６  ２重コンタクトチェーン又は２重ヴィアチェーン
２０７  下層配線
２０８  上層配線
２０９  コンタクト又はヴィア
３０１  被測定素子形成領域
３０２  ノード情報伝達回路形成領域
３０３  パッド
３０４  製品チップ領域
３０５  スクライブライン
【図１】
2013026406.tif 000003
【図２】
2013026406.tif 000004
【図３】
2013026406.tif 000005
【図４】
2013026406.tif 000006
【図５】
2013026406.tif 000007
【図６】
2013026406.tif 000008
【図７】
2013026406.tif 000009
【図８】
2013026406.tif 000010
【図９】
2013026406.tif 000011
【図１０】
2013026406.tif 000012
【図１１】
2013026406.tif 000013
【図１２】
2013026406.tif 000014
【図１３】
2013026406.tif 000015
【図１４】
2013026406.tif 000016
【図１５】
2013026406.tif 000017
【図１６】
2013026406.tif 000018
【図１７】
2013026406.tif 000019