(57)【要約】【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。【解決手段】本発明は、複数の誘電体層が積層されたセラミック素体と、上記セラミック素体の内部に形成された第１及び第２内部電極と、上記セラミック素体の両側面にその周りを覆うように形成され、上記第１及び第２内部電極と電気的に連結された第１及び第２外部電極と、ガラス（ｇｌａｓｓ）成分を含み、上記セラミック素体の外表面と上記第１及び第２外部電極の端部との隙間に形成されたシーリング部と、を含む積層セラミック電子部品を提供する。【選択図】図１
2013197586.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されたセラミック素体と、
前記セラミック素体の内部に形成された第１内部電極及び第２内部電極と、
前記セラミック素体の第１面にその周りを覆うように形成され、前記第１内部電極と電気的に連結された第１外部電極と、
前記セラミック素体の第２面にその周りを覆うように形成され、前記第２内部電極と電気的に連結された第２外部電極と、
ガラス（ｇｌａｓｓ）成分を含み、前記セラミック素体の外表面と前記第１外部電極及び前記第２外部電極の各々の端部との隙間に形成されたシーリング部と
を含む積層セラミック電子部品。
【請求項２】
前記第１外部電極及び前記第２外部電極の各々は、銀（Ａｇ）を主成分とすると共に、ガラス成分が添加される、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１外部電極及び前記第２外部電極の各々は、前記ガラス成分の含量が全体組成物に対して１４から３０ｖｏｌ％である、請求項２に記載の積層セラミック電子部品。
【請求項４】
前記ガラス成分は、ガラスフリット（ｇｌａｓｓ  ｆｒｉｔ）である、請求項２または３に記載の積層セラミック電子部品。
【請求項５】
前記シーリング部の厚さは、０．１から２．０μｍである、請求項１から４の何れか１項に記載の積層セラミック電子部品。
【請求項６】
前記第１外部電極及び前記第２外部電極の各々に形成されたニッケル（Ｎｉ）めっき層をさらに含む、請求項１から５の何れか１項に記載の積層セラミック電子部品。
【請求項７】
前記ニッケル（Ｎｉ）めっき層上に形成されたスズ（Ｓｎ）めっき層をさらに含む、請求項６に記載の積層セラミック電子部品。
【請求項８】
第１セラミックシートの少なくとも一面に第１導電性ペーストを塗布して第１内部電極膜を形成すると共に、第２セラミックシートの少なくとも一面に第１導電性ペーストを塗布して第２内部電極膜を形成する段階と、
前記第１セラミックシート及び前記第２セラミックシートを交互に複数個積層して積層体を形成する段階と、
前記積層体を焼成してセラミック素体を形成する段階と、
前記セラミック素体の前記第１内部電極膜が露出した面を覆うようにガラス成分が含まれた第２導電性ペーストを塗布して第１外部電極を形成すると共に、前記セラミック素体の前記第２内部電極膜が露出した面を覆うように前記第２導電性ペーストを塗布して第２外部電極を形成する段階と、
前記第１外部電極及び前記第２外部電極の各々が形成された前記セラミック素体を焼成し、前記第１外部電極及び前記第２外部電極の各々に含まれたガラス成分の一部が前記第１外部電極及び前記第２外部電極の各々の端部を通じて外部に拡散して前記セラミック素体の外表面と前記第１外部電極及び前記第２外部電極の各々の端部との隙間にシーリング部を形成する段階と
を含む積層セラミック電子部品の製造方法。
【請求項９】
前記第１外部電極及び前記第２外部電極の各々を形成する段階は、前記第２導電性ペーストが銀（Ａｇ）を主成分としてガラス成分を添加したものを用いる、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記第１外部電極及び前記第２外部電極の各々を形成する段階は、前記第２導電性ペーストのガラス成分の含量が全体組成物に対して１４から３０ｖｏｌ％で形成される、請求項９に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記シーリング部を形成する段階は、前記シーリング部の厚さが０．１から２．０μｍで形成される、請求項８から１０の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記シーリング部を形成する段階の後に、前記第１外部電極及び前記第２外部電極の各々をめっきする段階をさらに含む、請求項８から１１の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１３】
前記第１外部電極及び前記第２外部電極の各々をめっきする段階は、前記第１外部電極及び前記第２外部電極の各々にニッケル（Ｎｉ）またはスズ（Ｓｎ）のうち少なくとも１つの成分で少なくとも１層以上のめっき層を形成する、請求項１２に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
セラミック材料を用いる電子部品としてキャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタ等がある。
【０００３】
このようなセラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ、Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型でありながら、高容量が保障され、実装が容易であるという長所を有する電子部品である。
【０００４】
このような積層セラミックキャパシタは、コンピュータ、個人携帯用端末機（ＰＤＡ、Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）または携帯電話等の多様な電子製品の回路基板に装着されて電気を充填または放電させる重要な役割をするチップ形態のコンデンサであり、用いられる用途及び容量に応じて多様なサイズ及び積層形態を有する。
【０００５】
最近、電子製品の小型化の傾向に伴い、このような電子製品に用いられる積層セラミックキャパシタにも超小型化及び超高容量化が求められている。
【０００６】
よって、製品の超小型化のために誘電体層及び内部電極の厚さを薄くし、超高容量化のために多くの数の誘電体層を積層した積層セラミックキャパシタが製造されつつある。
【０００７】
このように、誘電体層の積層数が増加するにつれ、相対的にチップのカバー層及びマージン部のサイズは減少するが、チップのカバー層及びマージン部のサイズが減少する構造によって外部電極のサイズを適切に調整することが重要となる。
【０００８】
即ち、小型化及び高容量化のためにバンド部分に形成される外部電極のサイズを減少させすぎると、外部電極をめっきする際にめっき液がチップの内部に浸透して内部電極と接触することを防止できず、製品の信頼性が低下するおそれがある。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
当技術分野においては、外部電極のサイズを変形しなくても外部電極をめっきする際、めっき液がチップの内部に浸透することを効果的に防止できる新たな方案が求められてきた。
【課題を解決するための手段】
【００１０】
本発明の一側面は、複数の誘電体層が積層されたセラミック素体と、上記セラミック素体の内部に形成された第１及び第２内部電極と、上記セラミック素体の両側面にその周りを覆うように形成され、上記第１及び第２内部電極と電気的に連結された第１及び第２外部電極と、ガラス（ｇｌａｓｓ）成分を含み、上記セラミック素体の外表面と上記第１及び第２外部電極の端部との隙間に形成されたシーリング部と、を含む積層セラミック電子部品を提供することにある。
【００１１】
本発明の一実施例において、上記第１及び第２外部電極は、銀（Ａｇ）を主成分とすると共に、ここにガラス成分が添加されることができる。
【００１２】
本発明の一実施例において、上記第１及び第２外部電極は、上記ガラス成分の含量が全体組成物に対して１４から３０ｖｏｌ％であることができる。
【００１３】
この際、上記ガラス成分は、ガラスフリット（ｇｌａｓｓ  ｆｒｉｔ）であることができる。
【００１４】
本発明の一実施例において、上記シーリング部の厚さは、０．１から２．０μｍであることができる。
【００１５】
本発明の一実施例において、上記第１及び第２外部電極上にニッケル（Ｎｉ）めっき層を形成することができる。
【００１６】
本発明の一実施例において、上記ニッケル（Ｎｉ）めっき層上にスズ（Ｓｎ）めっき層をさらに形成することができる。
【００１７】
本発明の他の側面は、第１及び第２セラミックシートの少なくとも一面に第１導電性ペーストを塗布して第１及び第２内部電極膜を形成する段階と、上記第１及び第２内部電極膜が形成された上記第１及び第２セラミックシートを交互に複数個積層して積層体を形成する段階と、上記積層体を焼成してセラミック素体を形成する段階と、上記セラミック素体の両側面に上記第１及び第２内部電極膜が露出した面を覆うようにガラス成分が含まれた第２導電性ペーストを塗布して第１及び第２外部電極を形成する段階と、上記第１及び第２外部電極が形成された上記セラミック素体を焼成し、上記第１及び第２外部電極に含まれたガラス成分の一部が上記第１及び第２外部電極の端部を通じて外部に拡散して上記セラミック素体の外表面と上記第１及び第２外部電極の端部との隙間にシーリング部を形成する段階と、を含む積層セラミック電子部品の製造方法を提供することにある。
【００１８】
本発明の一実施例において、上記第１及び第２外部電極を形成する段階は、上記第２導電性ペーストが銀（Ａｇ）を主成分とすると共に、ガラス成分を添加したものを用いることができる。
【００１９】
本発明の一実施例において、上記第１及び第２外部電極を形成する段階は、上記第２導電性ペーストのガラス成分の含量が全体組成物に対して１４から３０ｖｏｌ％で形成することができる。
【００２０】
本発明の一実施例において、上記シーリング部を形成する段階は、上記シーリング部の厚さが０．１から２．０μｍで形成することができる。
【００２１】
本発明の一実施例において、上記シーリング剤を形成する段階の後に、上記第１及び第２外部電極をめっきする段階をさらに含むことができる。
【００２２】
本発明の一実施例において、上記第１及び第２外部電極をめっきする段階は、上記第１及び第２外部電極上にニッケル（Ｎｉ）またはスズ（Ｓｎ）のうち少なくとも一つの成分で少なくとも１層以上のめっき層を形成することができる。
【発明の効果】
【００２３】
本発明の一実施形態によると、セラミック素体の外表面と外部電極の端部との隙間にガラス成分を含むシーリング部を形成することで、外部電極のサイズを変形しなくてもチップの内部にめっき液が浸透することを効果的に防止することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態による積層セラミックキャパシタの構造を概略的に示す斜視図である。
【図２】図１のＡ−Ａ'線に沿った断面図である。
【図３】本発明の一実施形態による積層セラミックキャパシタの要部を概略的に示す平面断面図であり、積層セラミックキャパシタをセラミック素体の表面に沿って切断した断面図である。
【発明を実施するための形態】
【００２５】
以下では、本発明が属する技術分野における通常の知識を有する者が本発明を容易に行えるようにするため、添付の図面を参照して本発明の好ましい実施形態について以下の通り詳細に説明する。
【００２６】
しかしながら、本発明の実施形態は、他の多様な形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。
【００２７】
また、本発明の実施形態は、当該技術分野における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
【００２８】
従って、図面上における要素の形状及びサイズ等は、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同一要素である。
【００２９】
また、類似した機能及び作用をする部分に対しては、図面全体にわたって同一符号を用いる。
【００３０】
なお、明細書全体において、ある構成要素を「含む」とは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【００３１】
本発明はセラミック電子部品に関するもので、本発明の一実施形態によるセラミック電子部品は、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗またはサーミスタ等があり、以下では、セラミック電子製品の一例として積層セラミックキャパシタについて説明する。
【００３２】
図１及び図２を参照すると、本実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が積層されたセラミック素体１１０と、誘電体層１１１の少なくとも一面に形成されてセラミック素体１１０の内部に具備された複数の第１及び第２内部電極１３１、１３２と、セラミック素体１１０の両側面にその周りを覆うように形成された第１及び第２外部電極１２１、１２２と、を含む。
【００３３】
また、セラミック素体１１０の外表面と第１及び第２外部電極１２１、１２２の端部との隙間にはシーリング部１４０が形成され、この際、シーリング部１４０は、ガラス（ｇｌａｓｓ）成分を含むことができる。
【００３４】
セラミック素体１１０は、複数の誘電体層１１１を積層して形成することができる。
【００３５】
この際、セラミック素体１１０を構成する複数の誘電体層１１１は、焼結された状態で、隣接する誘電体層１１１間の境界が確認できないほど一体化されていることができる。
【００３６】
また、セラミック素体１１０は、その形状に特に制限されないが、一般的に直方体であることができる。
【００３７】
なお、セラミック素体１１０は、その寸法に特に制限されないが、例えば、０．６ｍｍ×０．３ｍｍ等のサイズに構成して１．０μＦ以上の高容量を有する積層セラミックキャパシタ１００を構成することができる。
【００３８】
また、必要に応じて、セラミック素体１１０の最外郭面、即ち、図面上の上下面には所定の厚さを有する誘電体カバー層（図示せず）をさらに形成することができる。
【００３９】
誘電体カバー層（図示せず）は、内部電極が形成されない誘電体層で、必要に応じて、２個以上を上下方向に積層してその厚さを調節して形成することができる。
【００４０】
このようなセラミック素体１１０を構成する誘電体層１１１は、セラミック粉末、例えば、ＢａＴｉＯ３系セラミック粉末等を含むことができる。
【００４１】
ＢａＴｉＯ３系セラミック粉末は、ＢａＴｉＯ３にカルシウム（Ｃａ）またはジルコニウム（Ｚｒ）等が一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３等であることができるが、これに限定されるものではない。
【００４２】
また、誘電体層１１１は、必要に応じて、このようなセラミック粉末と共に、遷移金属酸化物や炭化物、希土類元素またはマグネシウム（Ｍｇ）やアルミニウム（Ａｌ）のようなセラミック添加剤、有機溶剤、可塑剤、結合剤または分散剤等から少なくとも一つをさらに含むことができる。
【００４３】
なお、このような誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計に応じて任意に変更することができる。
【００４４】
第１及び第２内部電極１３１、１３２は、誘電体層１１１を形成するセラミックグリーンシート上にスクリーン印刷法またはグラビア印刷法のような印刷方法を通じて第１導電性ペーストを用いて内部電極層を印刷して形成することができる。
【００４５】
このような内部電極層が印刷されたセラミックグリーンシートを交互に積層してから焼成することで、セラミック素体１１０を形成することができる。また、このように第１及び第２内部電極１３１、１３２が重畳された領域によって積層セラミックキャパシタ１００の静電容量が形成される。
【００４６】
この際、上記第１導電性ペーストは、伝導性に優れた銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）の合金等を含むことができるが、本発明がこれに限定されるものではない。
【００４７】
また、第１及び第２内部電極１３１、１３２は、異なる極性を有するように構成され、セラミック素体１１０の上下方向に沿ってセラミック素体１１０の両側面を通じて交互に一つずつ露出するようにすることができる。
【００４８】
このような第１及び第２内部電極１３１、１３２の厚さは、用途によって決定されることができる。例えば、セラミック素体１１０のサイズを考慮して０．２から１．０μｍの範囲内にあるように決定することができるが、本発明がこれに限定されるものではない。
【００４９】
第１及び第２外部電極１２１、１２２は、セラミック素体１１０の両側面にセラミック素体１１０の外表面の周りを覆うように形成され、第１及び第２内部電極１３１、１３２の露出した部分と接続して電気的に連結されることで、外部端子の役割をすることができる。
【００５０】
このような第１及び第２外部電極１２１、１２２は、導電性金属で形成されることができ、例えば、伝導性に優れた銀（Ａｇ）や銀合金からなる群より選択された一つ以上を主成分と含んでなることができ、全体組成物に対して１４から３０ｖｏｌ％のガラス成分を含むことができる。
【００５１】
ここで、ガラス成分は、例えば、ガラスフリット（ｆｒｉｔ）等であることができるが、本発明がこれに限定されるものではない。
【００５２】
また、第１及び第２外部電極１２１、１２２には、必要に応じて、ベース樹脂のような有機溶剤で製作された有機ビークル（ｖｅｈｉｃｌｅ）等をさらに混合することができる。
【００５３】
シーリング部１４０は、セラミック素体１１０の外表面と第１及び第２外部電極１２１、１２２の端部との隙間に形成されたものであり、第１及び第２外部電極１２１、１２２に含まれているものと類似したガラス材質を含むことができる。
【００５４】
即ち、このようなガラス成分によってセラミック素体１１０の外表面に第１及び第２外部電極１２１、１２２の端部が接着されるため、セラミック素体１１０の外表面と第１及び第２外部電極１２１、１２２の端部との隙間を通じて後述するめっき液や水分が浸透することを遮断できる。
【００５５】
この際、シーリング部１４０の厚さが十分でないと、めっき液のうち一部が浸透することを許容するようになり、セラミック素体１１０、第１及び第２内部電極１３１、１３２または第１及び第２外部電極１２１、１２２にクラック（ｃｒａｃｋ）等が誘発される可能性があるが、これは製品の信頼性が低下する原因となり得る。
【００５６】
このような問題点を解決するため、シーリング部１４０の厚さは、少なくとも０．１から２．０μｍになるように調節する。また、このため、第１及び第２外部電極１２１、１２２に含まれたガラス成分の含量を、上記したように、１４から３０ｖｏｌ％に調節する。
【００５７】
従って、上記したように構成されたシーリング部１４０は、９９％以上の緻密度を示すと共に、めっき液の浸透率は１％未満となるため、めっき液や水分の浸透を効果的に防止することができる。
【００５８】
また、第１及び第２外部電極１２１、１２２上にはニッケル（Ｎｉ）からなる第１めっき層１５０が形成されることができ、第１めっき層１５０上にはスズ（Ｓｎ）からなる第２めっき層１６０がさらに形成されることができる。
【００５９】
このような第１及び第２めっき層１５０、１６０は、配線基板の導電ランドとの電気的接続を良好にする役割を果たすことができる。
【００６０】
以下では、本発明の一実施形態による積層セラミックキャパシタ１００の製造方法について説明する。
【００６１】
まず、複数のセラミックグリーンシートを用意する。
【００６２】
上記セラミックグリーンシートは、セラミック素体１１０の誘電体層１１１を形成するためのもので、セラミック粉末、ポリマー及び溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード等の工法によって数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。
【００６３】
その後、上記それぞれのセラミックグリーンシートの少なくとも一面に所定の厚さ、例えば、０．２から１．０μｍの厚さに第１導電性ペーストを印刷して第１及び第２内部電極膜を形成する。
【００６４】
上記第１導電性ペーストは、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び銀（Ａｇ）のうち少なくとも一つまたはこれらの合金からなる金属粉末、セラミック粉末及びシリカ（ＳｉＯ２）等を含むことができる。
【００６５】
また、上記セラミック粉末は、当業界において公知のものを用いることができ、これに制限されるものではないが、例えば、セルロース系樹脂、エポキシ樹脂、アリル樹脂、アクリル樹脂、フェノール−ホルムアルデヒド系樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、アルキド樹脂、ロジンエステル等を用いることができる。
【００６６】
この際、第１内部電極膜は、第１セラミックシート上に第１セラミックシートの一側面を通じて露出し、第２内部電極膜は、第２セラミックシート上に第２セラミックシートの一側面を通じて露出する。
【００６７】
このような第１導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法等を用いることができる。
【００６８】
次に、第１及び第２内部電極膜が形成された第１及び第２セラミックシートを交互に複数個積層し、積層方向から加圧して積層された複数のセラミックグリーンシートとセラミックグリーンシート上に形成された導電性ペーストとを圧搾して積層体を構成する。
【００６９】
こうすることにより、セラミックグリーンシート及び内部電極のペーストが交互に積層されたセラミック積層体を製造することができる。
【００７０】
この際、積層体の上下には少なくとも１つ以上の誘電体カバー層（図示せず）をさらに積層することができる。
【００７１】
この誘電体カバー層は、積層体の内部に位置した誘電体層１１１と同一の組成からなることができ、内部電極を含まない点において誘電体層１１１と差異を有する。
【００７２】
次いで、上記積層体を１つのキャパシタに対応する領域ごとに切断してチップ化し、例えば、１０００から１３００℃等の温度で焼成してセラミック素体１１０を製造することができる。
【００７３】
続いて、セラミック素体１１０の両側面に第１及び第２内部電極膜の露出した面を覆うようにして、導電性金属を主成分とすると共に、ガラス成分が添加された第２導電性ペーストを塗布することで、第１及び第２外部電極１２１、１２２を形成することができる。
【００７４】
この際、第１及び第２外部電極１２１、１２２は、第１及び第２内部電極膜の露出面を通じて電気的に連結されることで、外部端子の役割をすることができる。
【００７５】
また、上記第２導電性ペーストは、他に有機バインダー及び溶剤等をさらに混合することができ、上記ガラス成分は、例えば、ガラスフリットを用いることができる。
【００７６】
即ち、本実施形態の第１及び第２外部電極１２１、１２２は、導電性金属、有機バインダー、ガラスフリット及び有機溶剤が混合されたスラリーの焼結によって形成されるものであり、この際、上記ガラスフリットの含量は、全体組成物に対して１４から３０ｖｏ１％であることができる。
【００７７】
このような第１及び第２外部電極１２１、１２２の第２導電性ペーストの焼成は、例えば、約６００から９００℃の温度で行われることができる。
【００７８】
上記第２導電性ペーストの焼成によって第１及び第２外部電極１２１、１２２が第１及び第２内部電極膜と連結されるように形成される。
【００７９】
この過程において第１及び第２外部電極１２１、１２２に過度に含まれていたガラス成分が第１及び第２外部電極１２１、１２２の端部を通じて拡散してセラミック素体１１０の外表面と第１及び第２外部電極１２１、１２２の端部との隙間に配置されることで、所定の厚さを有するシーリング部１４０を形成することができる。
【００８０】
この際、シーリング部１４０の厚さは、後述するめっき処理の際にめっき液がセラミック素体１１０を通じて第１または第２内部電極膜に浸透したり、水分が同一の経路を通じて第１または第２内部電極膜に浸透することを防止できるように０．１から２．０μｍになるように形成することが好ましい。
【００８１】
また、シーリング部１４０の露出した長さは、部品本体の内部への水分浸透を効果的に防止するため、第１及び第２外部電極１２１、１２２の端部から少なくとも２μｍ以上になるようにすることが好ましい。
【００８２】
最後に、第１及び第２外部電極１２１、１２２の表面に銅（Ｃｕ）またはスズ（Ｓｎ）等の金属を用いてめっき処理を行い、少なくとも１層以上のめっき層（図示せず）を形成すると、積層セラミックキャパシタ１００の製造が完成する。
【００８３】
例えば、第１及び第２外部電極１２１、１２２の表面に銅（Ｃｕ）を主成分とする第１めっき層１５０を形成し、第１めっき層１５０上にスズ（Ｓｎ）を主成分とする第２めっき層１６０を順次に形成することができる。
【００８４】
この際、めっき層のめっき法として、無電解めっき法または電解めっき法のうちいずれか一つを用いてもよい。
【００８５】
本発明は、上述した実施形態及び添付の図面により限定されず、添付の特許請求の範囲により限定される。
【００８６】
従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で当該技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これもまた、本発明の範囲に属する。
【符号の説明】
【００８７】
１００  積層セラミックキャパシタ
１１０  セラミック素体
１１１  誘電体層
１２１、１２２  第１及び第２外部電極
１３１、１３２  第１及び第２内部電極
１４０  シーリング部
１５０  第１めっき層
１６０  第２めっき層
【図１】
2013197586.tif 000003
【図２】
2013197586.tif 000004
【図３】
2013197586.tif 000005