(57)【要約】【課題】安定な断熱的回路動作を実現し、消費電力を抑制することができる電源回路、回路装置及び電子機器等を提供すること。【解決手段】電源回路２００は、第１の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第１の電源電圧ＶＰと、第２の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第２の電源電圧ＶＭとを共振により出力する電圧出力回路１００と、電圧出力回路１００の発振を制御する発振制御回路２１０とを含む。発振制御回路２１０は、第１の電源電圧ＶＰが出力されるノード及び第２の電源電圧ＶＭが出力されるノードのいずれか一方のノードである第１のノードＮ１に接続される駆動回路２２０と、駆動回路２２０を制御する制御回路２３０とを含む。発振制御回路２１０は、制御信号ＳＣに基づいて、第１、第２の電源電圧ＶＰ、ＶＭの振幅を可変に制御する発振制御を行う。【選択図】図１
2013031041.tif 000002
【特許請求の範囲】
【請求項１】
第１の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第１の電源電圧と、第２の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第２の電源電圧とを共振により出力する電圧出力回路と、
前記電圧出力回路の発振を制御する発振制御回路とを含み、
前記発振制御回路は、
制御信号に基づいて、前記第１の電源電圧及び前記第２の電源電圧の振幅を可変に制御する発振制御を行うことを特徴とする電源回路。
【請求項２】
請求項１において、
前記発振制御回路は、
前記第１の電源電圧が出力されるノード及び前記第２の電源電圧が出力されるノードのいずれか一方のノードである第１のノードに接続される駆動回路と、
前記駆動回路を制御する制御回路とを含み、
前記制御回路は、
前記制御信号と、前記第１の電源電圧が出力されるノード及び前記第２の電源電圧が出力されるノードのうちの前記第１のノードと異なるノードである第２のノードの電圧とに基づいて、前記駆動回路を制御することを特徴とする電源回路。
【請求項３】
請求項２において、
前記第１の電源電圧及び前記第２の電源電圧は、
前記第１の電源電圧と前記第２の電源電圧との電圧差が小さくなっていく第１の期間と、前記電圧差が大きくなっていく第２の期間とを繰り返し、
前記第２の電源電圧は、
前記第１の電源電圧の第１極大値と、前記第１極大値に続く第２極大値との間の期間に極大値となり、
前記第１の電源電圧の第１極小値と、前記第１極小値に続く第２極小値との間の期間に極小値となり、
前記駆動回路は、
前記第１のノードが前記第１の電源電圧が出力されるノードである場合には、
前記第２の期間において、前記第１の電源電圧を上昇させる駆動を行い、
前記第１のノードが前記第２の電源電圧が出力されるノードである場合には、
前記第２の期間において、前記第２の電源電圧を降下させる駆動を行うことを特徴とする電源回路。
【請求項４】
請求項３において、
前記制御回路は、
前記第１の電源電圧の極小値と前記第２の電源電圧の極大値との差の絶対値を０Ｖに近づける制御を行うことを特徴とする電源回路。
【請求項５】
請求項４において、
前記駆動回路は、
ドレインが前記第１のノードに接続され、ゲートが前記制御回路からの出力により制御され、ソースが直流電源ノードに接続される駆動用トランジスターを含み、
前記制御回路は、
前記制御信号に基づいて、前記駆動用トランジスターの動作バイアス点を可変に設定することを特徴とする電源回路。
【請求項６】
請求項５において、
前記制御回路は、
前記第２のノードと前記制御回路の出力ノードとの間に設けられる抵抗回路と、
ドレインが前記制御回路の前記出力ノードに接続され、ゲートに前記制御信号又は前記制御信号に基づく信号が入力され、ソースが前記直流電源ノードに接続される第１のトランジスターと、
ドレインとゲートとが共通接続されて前記制御信号又は前記制御信号に基づく信号が入力され、ソースが前記直流電源ノードに接続される第２のトランジスターとを含むことを特徴とする電源回路。
【請求項７】
請求項６において、
前記制御回路は、
前記制御回路の前記出力ノードと所定電圧ノードとの間に設けられ、前記出力ノードの電圧変化を抑制する電圧変化抑制回路を含むことを特徴とする電源回路。
【請求項８】
請求項１において、
前記発振制御回路は、
前記第１の電源電圧が出力されるノードに接続される第１の駆動回路と、
前記第２の電源電圧が出力されるノードに接続される第２の駆動回路と、
前記第１の駆動回路及び前記第２の駆動回路を制御する制御回路とを含み、
前記制御回路は、
前記制御信号と前記第１の電源電圧とに基づいて、前記第２の駆動回路を制御し、
前記制御信号と前記第２の電源電圧とに基づいて、前記第１の駆動回路を制御することを特徴とする電源回路。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記電圧出力回路は、
第１のコイルと、前記第１のコイルとコアを共有する第２のコイルとを有するコイル部と、
キャパシターとを含み、
前記電圧出力回路は、前記コイル部と前記キャパシターとの共振により、前記第１の電源電圧及び前記第２の電源電圧を出力することを特徴とする電源回路。
【請求項１０】
請求項１乃至９のいずれかに記載の電源回路と、
前記第１の電源電圧及び前記第２の電源電圧が供給されて断熱的回路動作を行う断熱的回路とを含むことを特徴とする回路装置。
【請求項１１】
請求項１０に記載の回路装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路、回路装置及び電子機器等に関する。
【背景技術】
【０００２】
バッテリーを電源とする携帯情報機器などにおいては、搭載される回路装置の消費電力を低減することが要求されている。回路装置の消費電力を抑制する技術として、例えば特許文献１には断熱的回路動作を行う断熱的回路が開示されている。この断熱的回路では、電源電圧を変化させることでトランジスターのドレイン損失での電力消費を抑制する。しかしながら、負荷変動等により電源回路から供給される電圧の振幅が変動するため、安定な断熱的回路動作を得ることが難しいなどの課題がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３２５０３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の幾つかの態様によれば、安定な断熱的回路動作を実現し、消費電力を抑制することができる電源回路、回路装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００５】
本発明の一態様は、第１の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第１の電源電圧と、第２の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第２の電源電圧とを共振により出力する電圧出力回路と、前記電圧出力回路の発振を制御する発振制御回路とを含み、前記発振制御回路は、制御信号に基づいて、前記第１の電源電圧及び前記第２の電源電圧の振幅を可変に制御する発振制御を行う電源回路に関係する。
【０００６】
本発明の一態様によれば、発振制御回路が制御信号に基づいて第１の電源電圧及び第２の電源電圧の振幅を可変に設定することができるから、例えば負荷変動によって第１、第２の電源電圧の振幅が変動した場合に、それらの振幅を適正な値に近づけることができる。その結果、第１、第２の電源電圧が供給される断熱的回路において、安定な断熱的回路動作を実現することができるから、回路装置の消費電力を低く抑えることなどが可能になる。
【０００７】
また本発明の一態様では、前記発振制御回路は、前記第１の電源電圧が出力されるノード及び前記第２の電源電圧が出力されるノードのいずれか一方のノードである第１のノードに接続される駆動回路と、前記駆動回路を制御する制御回路とを含み、前記制御回路は、前記制御信号と、前記第１の電源電圧が出力されるノード及び前記第２の電源電圧が出力されるノードのうちの前記第１のノードと異なるノードである第２のノードの電圧とに基づいて、前記駆動回路を制御してもよい。
【０００８】
このようにすれば、発振制御回路は、制御信号と第１、第２の電源電圧の一方の電源電圧とに基づいて、他方の電源電圧の振幅を制御することができる。他方の電源電圧の振幅が制御されることで、共振によって一方の電源電圧の振幅も制御されるから、第１、第２の電源電圧の振幅を可変に制御することができる。
【０００９】
また本発明の一態様では、前記第１の電源電圧及び前記第２の電源電圧は、前記第１の電源電圧と前記第２の電源電圧との電圧差が小さくなっていく第１の期間と、前記電圧差が大きくなっていく第２の期間とを繰り返し、前記第２の電源電圧は、前記第１の電源電圧の第１極大値と、前記第１極大値に続く第２極大値との間の期間に極大値となり、前記第１の電源電圧の第１極小値と、前記第１極小値に続く第２極小値との間の期間に極小値となり、前記駆動回路は、前記第１のノードが前記第１の電源電圧が出力されるノードである場合には、前記第２の期間において、前記第１の電源電圧を上昇させる駆動を行い、前記第１のノードが前記第２の電源電圧が出力されるノードである場合には、前記第２の期間において、前記第２の電源電圧を降下させる駆動を行ってもよい。
【００１０】
このようにすれば、駆動回路は、第２の期間に、第１の電源電圧を上昇させる駆動を行い、或いは第２の電源電圧を降下させる駆動を行うことができるから、第２の期間に第１の電源電圧と第２の電源電圧との電圧差を大きくさせる駆動を行うことができる。
【００１１】
また本発明の一態様では、前記制御回路は、前記第１の電源電圧の極小値と前記第２の電源電圧の極大値との差の絶対値を０Ｖに近づける制御を行ってもよい。
【００１２】
このようにすれば、第１、第２の電源電圧が供給されて断熱的回路動作を行う断熱的回路において、入力電圧が変化する際にトランジスターに流れる電流を小さく抑えることができるから、安定な断熱的回路動作を実現することができる。
【００１３】
また本発明の一態様では、前記駆動回路は、ドレインが前記第１のノードに接続され、ゲートが前記制御回路からの出力により制御され、ソースが直流電源ノードに接続される駆動用トランジスターを含み、前記制御回路は、前記制御信号に基づいて、前記駆動用トランジスターの動作バイアス点を可変に設定してもよい。
【００１４】
このようにすれば、駆動用トランジスターは、制御回路からの出力によりドレイン電流が制御され、その際の動作バイアス点は制御信号に基づいて可変に設定される。こうすることで、駆動回路の駆動能力を制御信号に基づいて可変に設定することができるから、第１のノードの電圧振幅を可変に設定することができる。
【００１５】
また本発明の一態様では、前記制御回路は、前記第２のノードと前記制御回路の出力ノードとの間に設けられる抵抗回路と、ドレインが前記制御回路の前記出力ノードに接続され、ゲートに前記制御信号又は前記制御信号に基づく信号が入力され、ソースが前記直流電源ノードに接続される第１のトランジスターと、ドレインとゲートとが共通接続されて前記制御信号又は前記制御信号に基づく信号が入力され、ソースが前記直流電源ノードに接続される第２のトランジスターとを含んでもよい。
【００１６】
このようにすれば、制御信号に基づいて第２のトランジスターに流れる電流が設定され、さらに第１のトランジスター及び抵抗回路には、第２のトランジスターと同じ電流値の電流が流れる。その結果、出力ノードには、第２のノードの電圧よりも、抵抗回路による電圧降下分だけ低い、或いは電圧上昇分だけ高い電圧が出力される。こうすることで、制御回路は、制御信号に基づいて、出力ノードの電圧を制御することができる。
【００１７】
また本発明の一態様では、前記制御回路は、前記制御回路の前記出力ノードと所定電圧ノードとの間に設けられ、前記出力ノードの電圧変化を抑制する電圧変化抑制回路を含んでもよい。
【００１８】
このようにすれば、出力ノードの電圧が過剰に高くなることを防止できるから、第１、第２の電源電圧の振幅が過剰に大きくなることを防止することができる。
【００１９】
また本発明の一態様では、前記発振制御回路は、前記第１の電源電圧が出力されるノードに接続される第１の駆動回路と、前記第２の電源電圧が出力されるノードに接続される第２の駆動回路と、前記第１の駆動回路及び前記第２の駆動回路を制御する制御回路とを含み、前記制御回路は、前記制御信号と前記第１の電源電圧とに基づいて、前記第２の駆動回路を制御し、前記制御信号と前記第２の電源電圧とに基づいて、前記第１の駆動回路を制御してもよい。
【００２０】
このようにすれば、発振制御回路は、第１の駆動回路により第１の電源電圧の振幅を制御し、第２の駆動回路により第２の電源電圧の振幅を制御することができる。こうすることで、第１、第２の電源電圧の振幅を確実に制御することが可能になる。
【００２１】
また本発明の一態様では、前記電圧出力回路は、第１のコイルと、前記第１のコイルとコアを共有する第２のコイルとを有するコイル部と、キャパシターとを含み、前記電圧出力回路は、前記コイル部と前記キャパシターとの共振により、前記第１の電源電圧及び前記第２の電源電圧を出力してもよい。
【００２２】
このようにすれば、電圧出力回路は、コイル部とキャパシターとの共振により、第１の基準電圧を基準として電圧が周期的に変化する第１の電源電圧及び第２の基準電圧を基準として電圧が周期的に変化する第２の電源電圧を出力することができる。
【００２３】
本発明の他の態様は、上記いずれかに記載の電源回路と、前記第１の電源電圧及び前記第２の電源電圧が供給されて断熱的回路動作を行う断熱的回路とを含む回路装置に関係する。
【００２４】
本発明の他の態様は、上記に記載の回路装置を含む電子機器に関係する。
【図面の簡単な説明】
【００２５】
【図１】電源回路及び回路装置の基本的な構成例。
【図２】断熱的回路の詳細な構成例。
【図３】電圧出力回路の構成例。
【図４】共振回路の構成例。
【図５】トランスの構成例。
【図６】断熱的回路動作の電圧波形の一例。
【図７】電圧差ΔＶと消費エネルギーとの関係の一例。
【図８】電圧差ΔＶが正の場合の電圧波形の一例。
【図９】電圧差ΔＶが負の場合の電圧波形の一例。
【図１０】電圧差ΔＶが０Ｖの場合の電圧波形の一例。
【図１１】発振制御回路の第１の構成例。
【図１２】第１の構成例における制御信号とＶＰ、ＶＭの振幅との関係の一例。
【図１３】発振制御回路の第２の構成例。
【図１４】第２の構成例における制御信号とＶＰ、ＶＭの振幅との関係の一例。
【図１５】発振制御回路の第３の構成例。
【図１６】第３の構成例における制御信号とＶＰ、ＶＭの振幅との関係の一例。
【図１７】電子機器の構成例。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２７】
１．電源回路及び回路装置
図１に本実施形態の電源回路及び回路装置の基本的な構成例を示す。本実施形態の電源回路２００は、電圧出力回路１００及び発振制御回路２１０を含む。また、本実施形態の回路装置は、電源回路２００及び断熱的回路３００を含む。なお、本実施形態の電源回路及び回路装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００２８】
電圧出力回路１００は、第１の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第１の電源電圧ＶＰと、第２の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第２の電源電圧ＶＭとを共振により出力する。
【００２９】
発振制御回路２１０は、電圧出力回路１００の発振を制御する回路であって、制御信号ＳＣに基づいて、第１の電源電圧ＶＰ及び第２の電源電圧ＶＭの振幅を可変に制御する発振制御を行う。発振制御回路２１０は、駆動回路２２０と制御回路２３０とを含む。
【００３０】
駆動回路２２０は、第１の電源電圧ＶＰが出力されるノード及び第２の電源電圧ＶＭが出力されるノードのいずれか一方のノードである第１のノードＮ１に接続される。
【００３１】
制御回路２３０は、制御信号ＳＣと、第１の電源電圧ＶＰが出力されるノード及び第２の電源電圧ＶＭが出力されるノードのうちの第１のノードＮ１と異なるノードである第２のノードＮ２の電圧とに基づいて、駆動回路２２０を制御する。
【００３２】
図１では、ＶＭが出力されるノードを第１のノードＮ１とし、ＶＰが出力されるノードを第２のノードＮ２としているが、図１とは逆に、ＶＰが出力されるノードを第１のノードＮ１とし、ＶＭが出力されるノードを第２のノードＮ２としてもよい。なお、発振制御回路２１０の詳細な構成例については、後述する。
【００３３】
断熱的回路３００は、電圧が周期的に変化する第１の電源電圧ＶＰ及び第２の電源電圧ＶＭが供給されて断熱的回路動作を行う。断熱的回路とは、電源に周期波を使用し、ＭＯＳトランジスターでのオン抵抗による熱的損失を抑制し、且つ、電源から回路に注入された電荷を再び電源へと回収し、通常では負荷容量からグランド（接地）に流れてしまう放電電流による電荷エネルギーの再利用を行う技術である。
【００３４】
後述するように、安定な断熱的回路動作を実現するためには、第１の電源電圧ＶＰ及び第２の電源電圧ＶＭの振幅が安定であることが望ましい。しかしながら、動作中の断熱的回路３００の内部ロジックでは、Ｈレベル（高電位レベル）からＬレベル（低電位レベル）、或いは、ＬレベルからＨレベルへ電圧レベルが変化するノード数が一定ではないなどの理由で、電源回路２００から見た負荷が変動する。この負荷変動の影響で、ＶＰ、ＶＭの電圧振幅が変動し、安定な断熱的回路動作を維持することが難しくなる。
【００３５】
本実施形態の電源回路２００によれば、制御信号ＳＣに基づいてＶＰ及びＶＭの振幅を可変に設定することができるから、負荷変動等によるＶＰ、ＶＭの電圧振幅の変動が生じた場合に、ＶＰ、ＶＭの振幅を適正な値に設定することができる。具体的には、制御回路２３０は、第１の電源電圧ＶＰの極小値と第２の電源電圧ＶＭの極大値との差の絶対値を０Ｖに近づける制御を行うことができる。その結果、断熱的回路３００において安定な断熱的回路動作を実現することができるから、回路装置の消費電力を低く抑えることが可能になる。
【００３６】
なお、ＶＰ、ＶＭの振幅の適正な値とは、ＶＰの極小値とＶＭの極大値との電圧差が厳密に０Ｖとなる場合の振幅に限定されるものではなく、電圧差の絶対値が所定の値以下であれば適正な値としてもよい。この所定の値は、例えばトランジスターのしきい値電圧に基づいて定めることができる。
【００３７】
２．断熱的回路動作
図２に、本実施形態の断熱的回路３００の詳細な構成例を示す。この構成例は、ＰＭＯＳトランジスターＰＭ１、ＰＭ２（広義には第１導電型トランジスター）、ＮＭＯＳトランジスターＮＭ１、ＮＭ２（広義には第２導電型トランジスター）を含む。なお、以下では、断熱的回路に含まれることができる論理回路のうち、２段のインバーターを例に説明する。但し、本実施形態では、断熱的回路３００が他の論理回路を含んでもよい。
【００３８】
具体的には、トランジスターＰＭ１とＮＭ１は前段のインバーターを構成し、トランジスターＰＭ２とＮＭ２は後段のインバーターを構成する。すなわち、トランジスターＰＭ１、ＰＭ２のソース端子には、第１の電源供給ノードＮＶＰが接続され、トランジスターＮＭ１、ＮＭ２のソース端子には、第２の電源供給ノードＮＶＭが接続される。トランジスターＰＭ１、ＮＭ１のゲート端子には、入力ノードＮＶＩが接続され、ドレイン端子には、出力ノードＮＱ１が接続される。トランジスターＰＭ２、ＮＭ２のゲート端子には、出力ノードＮＱ１が接続され、ドレイン端子には、出力ノードＮＱ２が接続される。そして、電源供給ノードＮＶＰ、ＮＶＭには、周期的に変化する第１、第２の電源電圧ＶＰ、ＶＭが供給される。入力ノードＮＶＩには、入力電圧ＶＩＮが供給される。
【００３９】
なお、図２に示すように、トランジスターＰＭ１、ＰＭ２のウェル（又は、サブストレート（基板））には、第１の直流電源電圧ＶＤＤが供給され、トランジスターＮＭ１、ＮＭ２のサブストレート（ウェル）には、第２の直流電源電圧ＶＳＳが供給される。或いは、トランジスターＰＭ１、ＰＭ２のウェル（バックゲート）には、第１の電源電圧ＶＰが供給されてもよく、トランジスターＮＭ１、ＮＭ２のサブストレート（バックゲート）には、第２の電源電圧ＶＭが供給されてもよい。
【００４０】
図３に、第１、第２の電源電圧ＶＰ、ＶＭを出力する電圧出力回路１００の構成例を示す。この構成例は、基準電圧生成回路１１０、共振回路１２０（単共振回路）を含む。
【００４１】
基準電圧生成回路１１０は、第１の基準電圧ＶＲ１と、第１の基準電圧ＶＲ１とは電圧の異なる第２の基準電圧ＶＲ２を出力する。この基準電圧ＶＲ１、ＶＲ２は、周期的に変化する第１、第２の電源電圧ＶＰ、ＶＭの基準となる電圧である。例えば、基準電圧生成回路１１０は、スイッチングレギュレーター（例えば、スイッチドキャパシターレギュレーター）で構成され、そのスイッチングレギュレーターが基準電圧ＶＲ１、ＶＲ２を生成する。或いは、基準電圧生成回路１１０は、ハイレベル（Ｈレベル、ＶＤＤ）及びローレベル（Ｌレベル、ＶＳＳ）を出力するドライバーで構成されてもよい。そして、そのドライバーが、基準電圧ＶＲ１、ＶＲ２に対応するデューティーでハイレベルとローレベルを出力することで実効的に（実効値として）基準電圧ＶＲ１、ＶＲ２を生成してもよい。なお、基準電圧生成回路１１０は、基準電圧ＶＲ１を共振回路１２０に出力する第１の基準電圧生成回路と、基準電圧ＶＲ２を共振回路１２０に出力する第２の基準電圧生成回路と、を含むことができる。
【００４２】
共振回路１２０は、１つの共振回路の共振（単共振）により第１の電源電圧ＶＰ及び第２の電源電圧ＶＭを出力する。上述のように、共振回路１２０が生成する電源電圧ＶＰ、ＶＭは、基準電圧ＶＲ１、ＶＲ２を基準として周期的に変化する電源電圧である。具体的には、電源電圧ＶＰ、ＶＭは、正弦波、矩形波、台形波、三角波等が周期的に繰り返される電圧波形を有する。そして、電源電圧ＶＰ、ＶＭは、第３の基準電圧（例えば（ＶＲ１＋ＶＲ２）／２）を基準として線対称な電圧波形を有する。或いは、電源電圧ＶＰ、ＶＭは、逆相の電圧波形を有してもよい。例えば、共振回路１２０は、ＬＣ電流励振回路やＬＣ電圧励振回路、ＬＣ双安定回路、水晶発振回路等によって構成できる。
【００４３】
なお、共振回路は、その構成要素の全てが電源回路に含まれてもよく、その構成要素の一部が電源回路に含まれてもよい。例えば、共振回路がＬＣ共振回路の場合には、インダクターやキャパシターが電源回路の外部に設けられてもよい。
【００４４】
図４に、本実施形態の共振回路１２０の構成例を示す。この共振回路１２０は、トランスＬＴ（広義にはコイル部）、キャパシターＣを含む。そして、トランスＬＴは、第１のコイルＬ１（１次側コイル、第１のインダクター）、第２のコイルＬ２（２次側コイル、第２のインダクター）を含む。なお、以下では便宜的に、コイルＬ１、Ｌ２をトランスＬＴと呼ぶが、本実施形態では、コイルＬ１、Ｌ２はトランスである必要はなく、コイルＬ１、Ｌ２の間に相互誘導があればよい。
【００４５】
図４に示すように、コイルＬ１は、ノードＮＧ１とノードＮＶＰとの間に設けられ、コイルＬ２は、ノードＮＧ２とノードＮＶＭとの間に設けられる。キャパシターＣは、ノードＮＶＰとノードＮＶＭとの間に設けられる。そして、この共振回路１２０は、コイルＬ１、Ｌ２とキャパシターＣの共振により、ノードＮＶＰから第１の電源電圧ＶＰを出力し、ノードＮＶＭから第２の電源電圧ＶＭを出力する。例えば、後述するように、電源電圧ＶＰ、ＶＭは基準電圧の異なる逆相の正弦波である。そして、上述したように、この電源電圧ＶＰ、ＶＭは、断熱的回路３００の電源電圧ＶＰ、ＶＭとして用いられる。
【００４６】
図５に、トランスＬＴの構成例を示す。第１のコイルＬ１と第２のコイルＬ２はコアＦＲ（広義にはコア部、磁心）を共有する。ここで、コイルＬ１、Ｌ２に付されたドットは、コイルの極性を表す。そして、２つのコイルのドットの付された端子に流れる電流の方向が、２つのコイルの磁束が加算される方向になっている。
【００４７】
このようにすれば、相互誘導のある２つのコイルＬ１、Ｌ２とキャパシターＣにより共振回路を構成できる。そして、ノードＮＶＰ、ＮＶＭから電源電圧ＶＰ、ＶＭを出力し、断熱的回路３００に供給できる。
【００４８】
なお、本実施形態では、コア部が１つのコアで形成される場合に限定されず、複数の部材により構成されてもよい。すなわち、コイルＬ１、Ｌ２がコア部を共有するとは、コイルＬ１、Ｌ２が実質的にコアを共有していればよいことを意味する。具体的には、一体に形成されたコアに２つの巻線が巻かれて物理的にコアが共有されている場合だけでなく、別体に形成されたコアを接触させてコア部を構成し、磁気回路が形成されることでコアを共有してもよい。
【００４９】
図６に、本実施形態の断熱的回路３００による断熱的回路動作の電圧波形の一例を示す。なお以下では、説明を簡単にするために、ＶＳＳ＝０Ｖとし、ＶＲ１＝３／４・ＶＤＤであり、ＶＲ２＝１／４・ＶＤＤであり、ＶＰとＶＭが正弦波であり、図２に示したように断熱的回路が２段のインバーターである場合を例に説明する。
【００５０】
図６のＨ１に示すように、電源電圧ＶＰとして、３／４・ＶＤＤを基準（中心電圧）とする振幅１／４・ＶＤＤの正弦波が供給される。Ｈ２に示すように、電源電圧ＶＭとして、１／４・ＶＤＤを基準とする振幅１／４・ＶＤＤの正弦波が供給される。この電源電圧ＶＰの正弦波とＶＭの正弦波は、位相が１８０°異なっている。そして、Ｈ３に示すように、入力電圧ＶＩＮとしてローレベル（ＶＳＳ）が入力された場合には、Ｈ４に示すように、前段のインバーターの出力電圧ＶＱ１として電源電圧ＶＰが出力され、Ｈ５に示すように、後段のインバーターの出力電圧ＶＱ２として電源電圧ＶＭが出力される。一方、Ｈ６に示すように、入力電圧ＶＩＮとしてハイレベル（ＶＤＤ）が入力された場合には、Ｈ７に示すように、出力電圧ＶＱ１として電源電圧ＶＭが出力され、Ｈ８に示すように、出力電圧ＶＱ２として電源電圧ＶＰが出力される。
【００５１】
本実施形態の断熱的回路３００は、周期的に変化する第１の電源電圧ＶＰと第２の電源電圧ＶＭが供給されることで断熱的回路動作を行う。第１の電源電圧ＶＰは、第１の基準電圧ＶＲ１を基準電圧として周期的に変化し、第２の電源電圧ＶＭは、第２の基準電圧ＶＲ２を基準電圧として周期的に変化する。具体的には、第１、第２の電源電圧ＶＰ、ＶＭは、第１の電源電圧ＶＰと第２の電源電圧ＶＭとの電圧差が小さくなっていく（小さくなる）第１の期間と、電圧差が大きくなっていく（大きくなる）第２の期間を繰り返す。
【００５２】
例えば、図６に示すように、第１、第２の電源電圧ＶＰ、ＶＭは、それぞれ基準電圧ＶＲ１、ＶＲ２を基準電圧とする正弦波である。そして、図６に示すように、電圧差が小さくなっていく第１の期間Ｔ１と、電圧差が大きくなっていく第２の期間Ｔ２を周期的に繰り返す。この第１の期間Ｔ１は、例えば電源電圧ＶＰとＶＭの差分電圧が最大値（例えばＶＤＤ）から最小値（例えば０Ｖ）まで変化する期間である。また、第２の期間Ｔ２は、例えば電源電圧ＶＰとＶＭの差分電圧が最小値（例えば０Ｖ）から最大値（例えばＶＤＤ）まで変化する期間である。
【００５３】
本実施形態の断熱的回路３００によれば、電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す電源電圧ＶＰ、ＶＭが供給されることで、断熱的回路動作を実現できる。また、共振により電源電圧ＶＰ、ＶＭが供給されることで、電源回路２００による電力回生を行うことができる。
【００５４】
より具体的には、第２の電源電圧ＶＭは、第１の電源電圧ＶＰの第１極大値と第１極大値に続く第２極大値との間の期間に極大値となり、第１の電源電圧ＶＰの第１極小値と第１極小値に続く第２極小値との間の期間に極小値となる。例えば、図６に示すように、ＶＰの第１極大値ＶＤＤから第２極大値ＶＤＤの間の期間Ｔ３にＶＭが極大値１／２・ＶＤＤとなる。また、ＶＰの第１極小値１／２・ＶＤＤと第２極小値１／２・ＶＤＤの間の期間Ｔ４にＶＭが極小値ＶＳＳ（０Ｖ）となる。
【００５５】
このようにすれば、電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す電源電圧ＶＰ、ＶＭを供給できる。これにより、断熱的回路３００の断熱的回路動作を実現できる。
【００５６】
また、本実施形態では、断熱的回路３００は、インバーターを含む。そして、そのインバーターの有する第１導電型トランジスターのソース電極には、他の能動素子を介さずに第１の電源電圧ＶＰが供給される。インバーターの有する第２導電型トランジスターのソース電極には、他の能動素子を介さずに第２の電源電圧ＶＭが供給される。
【００５７】
このようにすれば、電源供給ノードのダイオードが省略された断熱的回路を構成できる。また、通常の論理回路（例えばＣＭＯＳ論理回路）を、そのまま断熱的回路に転用することができる。すなわち、インバーター等の論理回路において、通常の直流電源電圧（例えばＶＤＤ、ＶＳＳ）を電源電圧ＶＰ、ＶＭに置き換えることで、断熱的回路を実現できる。
【００５８】
また、本実施形態の断熱的回路３００では、第１の電源電圧ＶＰと第２の電源電圧ＶＭは、互いに逆相の正弦波である。
【００５９】
このようにすれば、電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す電源電圧ＶＰ、ＶＭを断熱的回路に供給できる。また、ＬＣ共振回路等により容易に正弦波を生成できるため、電源電圧ＶＰ、ＶＭを共振により供給することが容易になる。
【００６０】
また、本実施形態の断熱的回路３００には、第２の期間（例えば図６に示すＴ２）にエッジを有する入力信号、即ち第２の期間において信号レベル（論理レベル）が変化する入力信号が入力される。このようにすれば、チャージの回収期間（例えば図６に示すＴ１）にエッジが入力されないため、電力ロスを小さくできる。
【００６１】
より具体的には、断熱的回路３００には、第１の電源電圧ＶＰと第２の電源電圧ＶＭの電圧差が最小となるタイミングに、立ち上がり又は立下りのエッジを有する入力信号が入力される。即ち、第１の電源電圧ＶＰと第２の電源電圧ＶＭの電圧差が最小（極小）となるタイミングで信号レベル（論理レベル）が変化する入力信号が入力される。
【００６２】
このようにすれば、入力信号の論理レベルが変化する際のトランジスター（例えば図２のＰＭ１、ＮＭ１）に印加されるドレイン−ソース間電圧が最小（極小）になるから、入力信号レベルの変化に伴うトランジスターのドレイン電流を最小（極小）に抑えることができる。そして第２の期間（例えば図６に示すＴ２）において、ＶＰとＶＭの電圧差が緩やかに増大することで、ドレイン−ソース間電圧を低く抑えながら、インバーターの出力電圧をＨレベル又はＬレベルに設定することができる。このようにして、断熱的回路３００の断熱的回路動作を実現できる。
【００６３】
例えば、図６に示すように、電源電圧ＶＰはＶＤＤ〜ＶＤＤ／２の電圧範囲の正弦波である。また、電源電圧ＶＭは、ＶＤＤ／２〜ＶＳＳの電圧範囲であり、電源電圧ＶＰと逆相の正弦波である。そして、図６のＨ９に示すように、電源電圧ＶＰとＶＭの電圧差が最小（ＶＰ≒ＶＭ≒ＶＤＤ／２）となるタイミングで、Ｈ１０に示すように、入力電圧ＶＩＮが変化する。そして電源電圧ＶＰとＶＭの電圧差が緩やかに増大すると共に、インバーターの出力電圧ＶＱ１、ＶＱ２が緩やかに変化して、図６のＨ７に示すようにＬレベルが出力され、また図６のＨ８に示すようにＨレベルが出力される。
【００６４】
以上説明したように、周期的に変化する第１、第２の電源電圧ＶＰ、ＶＭが供給されることで、断熱的回路動作を実現することができるが、共振回路によりＶＰ、ＶＭの振幅を安定に制御することは容易ではない。本実施形態の電源回路２００では、ＶＰをＶＤＤ〜ＶＤＤ／２の電圧範囲に設定し、ＶＭをＶＤＤ／２〜ＶＳＳの電圧範囲に設定するために、発振制御回路２１０を設けている。以下では、ＶＰ、ＶＭの振幅が変化した場合の断熱的回路動作への影響を説明する。
【００６５】
図７に、ＶＰの極小値とＶＭの極大値との電圧差ΔＶ（ＶＰの極小値−ＶＭの極大値）と消費エネルギーとの関係の一例を示す。断熱的回路として図２に示すインバーター２段を２個縦続接続した回路を用いた。入力信号として周期的矩形波を用い、入力信号１周期当たりの消費エネルギーをプロットしている。図７から分かるように、電圧差ΔＶが正の領域では、ΔＶの増加と共に消費エネルギーも増加する。一方、電圧差ΔＶが負の領域では、消費エネルギーに大きな変化は見られない。
【００６６】
図８は、電圧差ΔＶが正の場合の電圧波形の一例である。図８には、第１、第２の電源電圧ＶＰ、ＶＭ及び初段インバーターの入力電圧ＶＩＮ、出力電圧ＶＱ１の各波形を示す。電圧差ΔＶが正であるから、ＶＰ、ＶＭの各電圧波形は交差することがなく、接することもない。入力電圧ＶＩＮは、電圧差ΔＶが極小となるタイミングでＨレベルからＬレベル、又はＬレベルからＨレベルに変化するが、電圧差ΔＶが正であるためにインバーターを構成するトランジスターに電流が流れる。その結果、断熱的回路動作ではなく非断熱的回路動作になってしまう。例えば図８のＡ１、Ａ２、Ａ３に示すように、出力電圧ＶＱが急峻に変化しているのは、非断熱的回路動作をしているためである。
【００６７】
図９は、電圧差ΔＶが負の場合の電圧波形の一例である。電圧差ΔＶが負であるから、ＶＰ、ＶＭの各電圧波形は交差する。この場合には、入力電圧ＶＩＮの変化に伴って断熱的回路動作と非断熱的回路動作とが混在して現れる。例えば図９のＢ１に示す波形は断熱的回路動作によるものであり、Ｂ２に示す波形は非断熱的回路動作によるものである。電圧差ΔＶが負の場合には、断熱的回路動作におけるエネルギー回生と非断熱的回路動作におけるエネルギー消費とが混在するために、図８に示すように消費エネルギーに大きな変化は見られない。
【００６８】
図１０は、電圧差ΔＶが０Ｖの場合の電圧波形の一例である。電圧差ΔＶが０Ｖであるから、ＶＰの極小とＶＭの極大において２つの電圧波形は接する。この場合には、入力電圧ＶＩＮが変化する際には電圧差ΔＶが０Ｖになっているから、トランジスターに電流が流れることはなく、安定な断熱的回路動作が実現できる。
【００６９】
以上説明したように、安定な断熱的回路動作を実現するためには、第１、第２の電源電圧ＶＰ、ＶＭの振幅を適正に設定することが要求される。具体的には、第１の電源電圧ＶＰの極小値と第２の電源電圧ＶＭの極大値との差の絶対値を０Ｖ、或いは０Ｖに近い値に設定することが求められる。
【００７０】
実際の断熱的回路では、ＬレベルからＨレベル、又はＨレベルからＬレベルに変化するノードの数が一定ではなく、そのためにＶＰ、ＶＭの各周期毎に負荷変動（電源回路から見た負荷の変動）が生じる。また、入力信号によっては、頻繁に電圧レベルが変化するノードが多い期間と少ない期間とがあり、これも負荷変動の原因となる。このような負荷変動が生じると、ＶＰ、ＶＭの振幅が変化し、安定な断熱的回路動作を維持することが難しくなる。
【００７１】
本実施形態の電源回路２００によれば、負荷変動によるＶＰ、ＶＭの電圧振幅の変動が生じた場合に、制御信号ＳＣに基づいてＶＰの極小値とＶＭの極大値との差の絶対値を０Ｖに近づけることができる。
【００７２】
３．発振制御回路
図１１に、本実施形態の発振制御回路２１０の第１の構成例を示す。第１の構成例の駆動回路２２０は、駆動用トランジスターＴＤＡを含む。また、第１の構成例の制御回路２３０は、抵抗回路ＲＡ及び第１、第２のトランジスターＴＡ１、ＴＡ２を含む。なお、本実施形態の発振制御回路は図１１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００７３】
駆動用トランジスターＴＤＡは、Ｎ型トランジスターであって、ドレインが第１のノードＮ１に接続され、ゲートが制御回路２３０からの出力により制御され、ソースが低電位側直流電源ノードＶＳＳ（広義には直流電源ノード）に接続される。制御回路２３０は、制御信号ＳＣに基づいて、駆動用トランジスターＴＤＡの動作バイアス点を可変に設定する。
【００７４】
抵抗回路ＲＡは、第２のノードＮ２と制御回路２３０の出力ノードＮＰとの間に設けられる。抵抗回路ＲＡは、例えば図１１に示すように、Ｐ型トランジスターＴＡ３で構成することができる。或いは、ポリシリコン薄膜を用いた受動抵抗素子で構成することもできる。
【００７５】
第１のトランジスターＴＡ１は、ドレインが制御回路２３０の出力ノードＮＰに接続され、ゲートに制御信号ＳＣが入力され、ソースが低電位側直流電源ノードＶＳＳ（広義には直流電源ノード）に接続される。
【００７６】
第２のトランジスターＴＡ２は、ドレインとゲートとが共通接続されて制御信号ＳＣが入力され、ソースが低電位側直流電源ノードＶＳＳ（広義には直流電源ノード）に接続される。第１、第２のトランジスターＴＡ１、ＴＡ２はカレントミラー回路を構成する。
【００７７】
制御回路２３０は、出力ノードＮＰと低電位側直流電源ノードＶＳＳ（広義には所定電圧ノード）との間に設けられ、出力ノードＮＰの電圧変化を抑制する電圧変化抑制回路ＶＳＰをさらに含んでもよい。電圧変化抑制回路ＶＳＰは、例えば図１１に示すように、ドレインとゲートとを共通接続したＮ型トランジスターＴＡ４で構成することができる。また、図１１では所定電圧ノードとして低電位側直流電源ノードＶＳＳを用いているが、他の電圧のノードであってもよい。
【００７８】
制御回路２３０は、以下のように動作する。制御信号ＳＣにより、トランジスターＴＡ２に電流ＩＡが流れる。この電流値をｉａとする。トランジスターＴＡ１、ＴＡ２はカレントミラー回路を構成するから、ＴＡ１にも同じ電流値ｉａの電流が流れる。ＴＡ１を流れる電流は、抵抗回路ＲＡを介して、ＶＰが出力されるノード（広義には第２のノードＮ２）から供給される。抵抗回路ＲＡを流れる電流によって電圧降下が生じるから、ＲＡの抵抗値をｒａとすると、出力ノードＮＰの電圧はＶＰ−ｉａ×ｒａとなる。
【００７９】
上述したように、ＶＰは基準電圧ＶＲ１を基準として周期的に電圧が変化する。例えばＶＰが正弦波である場合には、ＶＰを時間の関数としてＶＰ＝ＡＰ×ｓｉｎ（ωｔ）＋ＶＲ１と表すことができる。ここでωはＶＰの角周波数、ＡＰは振幅である。この式を用いると、出力ノードＮＰの電圧Ｖ（ＮＰ）は、Ｖ（ＮＰ）＝ＡＰ×ｓｉｎ（ωｔ）＋ＶＲ１−ｉａ×ｒａとなる。
【００８０】
駆動用トランジスターＴＤＡのゲートにはＶ（ＮＰ）が印加されるから、ＴＤＡのゲートにはＶＲ１−ｉａ×ｒａを中心としてＶＰと同一周期で同一位相の正弦波電圧が印加される。駆動用トランジスターＴＤＡはＮ型トランジスターであるから、Ｖ（ＮＰ）が増加する期間にはＴＤＡを流れる電流は増加し、Ｖ（ＮＰ）が減少する期間にはＴＤＡを流れる電流は減少する。このＴＤＡの動作によって、Ｖ（ＮＰ）が増加する期間にはＶＭが出力されるノード（広義には第１のノードＮ１）の電圧が低下し、Ｖ（ＮＰ）が減少する期間にはＶＭが出力されるノードの電圧が上昇する。即ち、駆動トランジスターＴＤＡは、ＶＭがＶＰと同一周期で逆位相の電圧になるように駆動する。このように駆動回路２２０は、第１のノードＮ１が第２の電源電圧ＶＭが出力されるノードである場合には、第２の期間（図６のＴ２）において、第２の電源電圧ＶＭを降下させる駆動を行う。
【００８１】
上記の電圧ＶＲ１−ｉａ×ｒａは、駆動用トランジスターＴＤＡの動作バイアス電圧（動作バイアス点を与えるゲート電圧）である。即ち、電流値ｉａを変化させることで、ＴＤＡの動作バイアス点を変化させることができる。例えば電流値ｉａが増加すると、動作バイアス点が低くなり、ＴＤＡの電流変化が小さくなる。その結果、ＴＤＡの駆動能力が低下するから、ＶＭの電圧変化が小さくなりＶＭの振幅が減少する。ＶＭの振幅が小さくなることで、共振回路１２０の第１のコイルＬ１に発生するＶＰの振幅も小さくなる。反対に電流値ｉａが減少すると、動作バイアス点が高くなり、ＴＤＡの電流変化が大きくなる。その結果、ＴＤＡの駆動能力が上昇するから、ＶＭの電圧変化が大きくなり、ＶＭの振幅が大きくなり、ＶＰの振幅も増大する。このように制御信号ＳＣに基づいて電流値ｉａを変化させることにより、ＶＰ、ＶＭの振幅を可変に制御することができる。
【００８２】
電圧変化抑制回路ＶＳＰは、出力ノードＮＰの電圧Ｖ（ＮＰ）が過剰に高くなることを防止する。Ｖ（ＮＰ）が過剰に高くなると、駆動トランジスターＴＤＡのゲート電圧（動作バイアス点）が過剰に高くなり、その結果ＶＰ、ＶＭの振幅が過剰に大きくなる。例えば図１１に示す電圧変化抑制回路ＶＳＰでは、Ｖ（ＮＰ）がトランジスターＴＡ４のしきい値電圧を越えた場合にドレイン電流が流れることで、Ｖ（ＮＰ）が過剰に高い電圧になることを防止できる。
【００８３】
図１２に、第１の構成例（図１１）における制御信号ＳＣとＶＰ、ＶＭの振幅との関係の一例を示す。図１２には、制御信号ＳＣによる電流ＩＡを徐々に増加させていく場合のＶＰ、ＶＭの極大値及び極小値の変化を示す。上述したように、電流ＩＡの電流値が増加すると、駆動回路２２０の駆動能力が低下するから、ＶＭの振幅が減少し、それに伴ってＶＰの振幅も小さくなる。そして図１２のＣ１に示すように、ある電流値においてＶＰの極小値とＶＭの極大値との電圧差ΔＶが０Ｖになる。このようにＩＡの電流値を変化させることでＶＰ、ＶＭの振幅を可変に制御することができるから、電圧差ΔＶを０Ｖに近づける制御を行うことができる。
【００８４】
図１３に、本実施形態の発振制御回路２１０の第２の構成例を示す。第２の構成例の駆動回路２２０は、駆動用トランジスターＴＤＢを含む。また、第２の構成例の制御回路２３０は、抵抗回路ＲＢ及び第１、第２のトランジスターＴＢ１、ＴＢ２を含み、またトランジスターＴＢ４、ＴＢ５をさらに含んでもよい。第２の構成例では、第１の構成例（図１１）とは異なり、駆動回路２２０は第１の電源電圧ＶＰが出力されるノード（広義には第１のノードＮ１）に接続され、制御回路２３０は第２の電源電圧ＶＭが出力されるノード（広義には第２のノードＮ２）に接続される。なお、本実施形態の発振制御回路は図１３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００８５】
駆動用トランジスターＴＤＢは、Ｐ型トランジスターであって、ドレインが第１のノードＮ１に接続され、ゲートが制御回路２３０からの出力により制御され、ソースが高電位側直流電源ノードＶＤＤ（広義には直流電源ノード）に接続される。制御回路２３０は、制御信号ＳＣに基づいて、駆動用トランジスターＴＤＢの動作バイアス点を可変に設定する。
【００８６】
抵抗回路ＲＢは、第２のノードＮ２と制御回路２３０の出力ノードＮＰとの間に設けられる。抵抗回路ＲＢは、例えば図１３に示すように、Ｎ型トランジスターＴＢ３で構成することができる。或いは、ポリシリコン薄膜を用いた受動抵抗素子で構成することもできる。
【００８７】
第１のトランジスターＴＢ１は、ドレインが制御回路２３０の出力ノードＮＰに接続され、ゲートに制御信号ＳＣに基づく信号が入力され、ソースが高電位側直流電源ノードＶＤＤ（広義には直流電源ノード）に接続される。
【００８８】
第２のトランジスターＴＢ２は、ドレインとゲートとが共通接続されて制御信号ＳＣに基づく信号が入力され、ソースが高電位側直流電源ノードＶＤＤ（（広義には直流電源ノード）に接続される。第１、第２のトランジスターＴＢ１、ＴＢ２はカレントミラー回路を構成する。
【００８９】
トランジスターＴＢ４、ＴＢ５は、共にＮ型トランジスターであって、カレントミラー回路を構成する。このカレントミラー回路により、制御信号ＳＣによる電流ＩＢと同一の電流値の電流が第２のトランジスターＴＢ２に流れる。そしてＴＢ１、ＴＢ２もカレントミラー回路を構成するから、ＴＢ１にも電流ＩＢと同じ電流値の電流が流れる。即ち、制御信号ＳＣに基づいて、トランジスターＴＢ１に電流ＩＢと同じ電流値の電流が流れる。この電流値をｉｂとする。
【００９０】
ＴＢ１を流れる電流は、抵抗回路ＲＢを介して、ＶＭが出力されるノード（広義には第２のノードＮ２）に流入する。抵抗回路ＲＢを流れる電流によって電圧降下が生じるから、ＲＢの抵抗値をｒｂとすると、出力ノードＮＰの電圧はＶＭ＋ｉｂ×ｒｂとなる。
【００９１】
上述したように、ＶＭは基準電圧ＶＲ２を基準として周期的に電圧が変化する。例えばＶＭが正弦波である場合には、ＶＭを時間の関数としてＶＭ＝ＡＭ×ｓｉｎ（ωｔ）＋ＶＲ２と表すことができる。ここでωはＶＭの角周波数、ＡＭは振幅である。この式を用いると、出力ノードＮＰの電圧Ｖ（ＮＰ）は、Ｖ（ＮＰ）＝ＡＭ×ｓｉｎ（ωｔ）＋ＶＲ２＋ｉｂ×ｒｂとなる。
【００９２】
駆動用トランジスターＴＤＢのゲートにはＶ（ＮＰ）が印加されるから、ＴＤＢのゲートにはＶＲ２＋ｉｂ×ｒｂを中心としてＶＭと同一周期で同一位相の正弦波電圧が印加される。駆動用トランジスターＴＤＢはＰ型トランジスターであるから、Ｖ（ＮＰ）が増加する期間にはＴＤＢを流れる電流は減少し、Ｖ（ＮＰ）が減少する期間にはＴＤＢを流れる電流は増加する。このＴＤＢの動作によって、Ｖ（ＮＰ）が増加する期間にはＶＰが出力されるノード（広義には第１のノードＮ１）の電圧が低下し、Ｖ（ＮＰ）が減少する期間にはＶＰが出力されるノードの電圧が上昇する。即ち、駆動トランジスターＴＤＢは、ＶＭがＶＰと同一周期で逆位相の電圧になるように駆動する。このように駆動回路２２０は、第１のノードＮ１が第１の電源電圧ＶＰが出力されるノードである場合には、第２の期間（図６のＴ２）において、第１の電源電圧ＶＰを上昇させる駆動を行う。
【００９３】
上記の電圧ＶＲ２＋ｉｂ×ｒｂは、駆動用トランジスターＴＤＢの動作バイアス電圧（動作点を与えるゲート電圧）である。即ち、電流値ｉｂを変化させることで、ＴＤＢの動作バイアス点を変化させることができる。例えば電流値ｉｂが増加すると、動作バイアス点が高くなり、ＴＤＢの電流変化が小さくなる。その結果、ＴＤＢの駆動能力が低下するから、ＶＰの電圧変化が小さくなりＶＰの振幅が減少する。ＶＰの振幅が小さくなることで、共振回路１２０の第２のコイルＬ２に発生するＶＭの振幅も小さくなる。反対に電流値ｉｂが減少すると、動作バイアス点が低くなり、ＴＤＢの電流変化が大きくなる。その結果、ＴＤＢの駆動能力が上昇するから、ＶＰの電圧変化が大きくなり、ＶＰの振幅が大きくなり、ＶＭの振幅も増大する。このように制御信号ＳＣに基づいて電流値ｉｂを変化させることにより、ＶＰ、ＶＭの振幅を可変に制御することができる。
【００９４】
図１４に、第２の構成例（図１３）における制御信号ＳＣとＶＰ、ＶＭの振幅との関係の一例を示す。図１４には、制御信号ＳＣによる電流ＩＢを徐々に増加させていく場合のＶＰ、ＶＭの極大値及び極小値の変化を示す。上述したように、電流ＩＢの電流値が増加すると、駆動回路２２０の駆動能力が低下するから、ＶＰの振幅が減少し、それに伴ってＶＭの振幅も小さくなる。そして図１４のＤ１に示すように、ある電流値においてＶＰの極小値とＶＭの極大値との電圧差ΔＶが０Ｖになる。このようにＩＢの電流値を変化させることでＶＰ、ＶＭの振幅を可変に制御することができるから、電圧差ΔＶを０Ｖに近づける制御を行うことができる。
【００９５】
図１５に、本実施形態の発振制御回路２１０の第３の構成例を示す。第３の構成例の発振制御回路２１０は、第１、第２の駆動回路２２１、２２２及び制御回路２３０を含む。なお、本実施形態の発振制御回路は図１５の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００９６】
第１の駆動回路２２１は、第１の駆動用トランジスターＴＤ１を含み、第１の電源電圧ＶＰが出力されるノードＮＶＰに接続される。第１の駆動用トランジスターＴＤ１は、Ｐ型トランジスターであって、ドレインがノードＮＶＰに接続され、ゲートが制御回路２３０からの第１の出力により制御され、ソースが高電位側直流電源ノードＶＤＤに接続される。制御回路２３０は、制御信号ＳＣに基づいて、第１の駆動用トランジスターＴＤ１の動作バイアス点を可変に設定する。
【００９７】
第２の駆動回路２２２は、第２の駆動用トランジスターＴＤ２を含み、第２の電源電圧ＶＭが出力されるノードＮＶＭに接続される。第２の駆動用トランジスターＴＤ２は、Ｎ型トランジスターであって、ドレインがノードＮＶＭに接続され、ゲートが制御回路２３０からの第２の出力により制御され、ソースが低電位側直流電源ノードＶＳＳに接続される。制御回路２３０は、制御信号ＳＣに基づいて、第２の駆動用トランジスターＴＤ２の動作バイアス点を可変に設定する。
【００９８】
制御回路２３０は、制御信号ＳＣと第１の電源電圧ＶＰとに基づいて、第２の駆動回路２２２を制御し、制御信号ＳＣと第２の電源電圧ＶＭとに基づいて、第１の駆動回路２２１を制御する。
【００９９】
制御回路２３０は、以下のように動作する。制御信号ＳＣにより、トランジスターＴＣ３に電流ＩＣが流れる。この電流値をｉｃとする。トランジスターＴＣ２、ＴＣ３はカレントミラー回路を構成するから、ＴＣ２にも同じ電流値ｉｃの電流が流れ、さらにＴＣ２と直列に接続されるトランジスターＴＣ５にも同じ電流値ｉｃの電流が流れる。ＴＣ４、ＴＣ５はカレントミラー回路を構成するから、ＴＣ４にも同じ電流値ｉｃの電流が流れる。
ＴＣ４を流れる電流は、抵抗回路ＲＣ１を介して、ノードＮＶＭに流入する。抵抗回路ＲＣ１を流れる電流によって電圧降下が生じるから、ＲＣ１の抵抗値をｒｃ１とすると、第１の出力ノードＮＰ１の電圧はＶＭ＋ｉｃ×ｒｃ１となる。ＶＭが正弦波である場合には、第１の出力ノードＮＰ１の電圧Ｖ（ＮＰ１）は、Ｖ（ＮＰ１）＝ＡＭ×ｓｉｎ（ωｔ）＋ＶＲ２＋ｉｃ×ｒｃ１と表すことができる。
【０１００】
また、トランジスターＴＣ１、ＴＣ３はカレントミラー回路を構成するから、ＴＣ１にも同じ電流値ｉｃの電流が流れる。ＴＣ１を流れる電流は、抵抗回路ＲＣ２を介して、ノードＮＶＰから供給される。抵抗回路ＲＣ２を流れる電流によって電圧降下が生じるから、ＲＣ２の抵抗値をｒｃ２とすると、第２の出力ノードＮＰ２の電圧はＶＰ−ｉｃ×ｒｃ２となる。ＶＰが正弦波である場合には、第２の出力ノードＮＰ２の電圧Ｖ（ＮＰ２）は、Ｖ（ＮＰ２）＝ＡＰ×ｓｉｎ（ωｔ）＋ＶＲ１−ｉｃ×ｒｃ２と表すことができる。
【０１０１】
第１、第２の構成例（図１１、図１３）と同様に、電流値ｉｃを変化させることで、駆動用トランジスターＴＤ１、ＴＤ２の動作バイアス点を変化させることができから、ＶＰ、ＶＭの電圧振幅を変化させることができる。例えば電流値ｉｃが増加すると、ＴＤ１の動作バイアス点は高くなり、ＴＤ２の動作バイアス点は低くなる。その結果、ＴＤ１、ＴＤ２の駆動能力が共に低下するから、ＶＰ、ＶＭの振幅が小さくなる。反対に電流値ｉｃが減少すると、ＴＤ１の動作バイアス点は低くなり、ＴＤ２の動作バイアス点は高くなる。その結果、ＴＤ１、ＴＤ２の駆動能力が共に上昇するから、ＶＰ、ＶＭの振幅が大きくなる。このように制御信号ＳＣに基づいて電流値ｉｃを変化させることにより、ＶＰ、ＶＭの振幅を可変に制御することができる。
【０１０２】
図１６に、第３の構成例（図１５）における制御信号ＳＣとＶＰ、ＶＭの振幅との関係の一例を示す。図１４には、制御信号ＳＣによる電流ＩＣを徐々に増加させていく場合のＶＰ、ＶＭの極大値及び極小値の変化を示す。上述したように、電流ＩＣの電流値が増加すると、第１、第２の駆動回路２２１、２２２の駆動能力が共に低下するから、ＶＰ、ＶＭの振幅が小さくなる。そして図１６のＥ１に示すように、ある電流値においてＶＰの極小値とＶＭの極大値との電圧差ΔＶが０Ｖになる。このようにＩＣの電流値を変化させることでＶＰ、ＶＭの振幅を可変に制御することができるから、電圧差ΔＶを０Ｖに近づける制御を行うことができる。
【０１０３】
以上説明したように、本実施形態の電源回路２００によれば、制御信号ＳＣに基づいてＶＰ及びＶＭの振幅を可変に設定することができるから、負荷変動等によるＶＰ、ＶＭの電圧振幅の変動が生じた場合に、ＶＰ、ＶＭの振幅を適正な値に設定することができる。具体的には、第１の電源電圧ＶＰの極小値と第２の電源電圧ＶＭの極大値との差の絶対値を０Ｖに近づける制御を行うことができる。その結果、断熱的回路において安定な断熱的回路動作を実現することができるから、回路装置の消費電力を低く抑えることが可能になる。
【０１０４】
なお、図示していないが、制御信号ＳＣは、コンパレーター回路等によりＶＰの極小値とＶＭの極大値とを比較し、この比較結果に基づいて生成することができる。或いは、整流回路等によりＶＰ又はＶＭのどちらか一方を整流し、整流された電圧に基づいて生成することができる。具体的には、例えばＶＰ（又はＶＭ）の振幅が適正な値より大きい場合には制御信号ＳＣの電圧を高くし、反対に適正な値より小さい場合には制御信号ＳＣの電圧を低くすることができる。こうすることで、ＶＰ、ＶＭの振幅を適正な値に近づけることができる。
【０１０５】
４．電子機器
図１７に、本実施形態の回路装置を含む電子機器の構成例を示す。この電子機器は、集積回路装置４００、マイクロコントローラー４１０（ホスト、回路装置）、アンテナ４３０、センサー４４０、検出回路４５０、Ａ／Ｄ変換器４６０（Ａ／Ｄ変換回路）、記憶部４７０、操作部４８０を含む。本実施形態の電子機器の適用例としては、例えば、温度・湿度計、脈拍計、歩数計等を想定できる。
【０１０６】
センサー４４０は、例えば温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等の電子機器の用途に応じたセンサーで構成される。検出回路４５０は、センサー４４０からの出力信号（センサー信号）を増幅し、フィルターによりノイズを除去する。Ａ／Ｄ変換器４６０は、増幅された信号をデジタル信号に変換して集積回路装置４００へ出力する。集積回路装置４００は、センサー４４０からの出力信号を処理し、処理後の信号をアンテナ４３０から無線送信する。マイクロコントローラー４１０は、断熱的回路等で構成され、デジタル信号処理を行ったり、記憶部４７０に記憶された設定情報や操作部４８０からの信号に基づいて電子機器の制御処理を行う。記憶部４７０は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部４８０は、例えばキーパッド等で構成され、ユーザーが電子機器を操作するために用いられる。
【０１０７】
本実施形態の回路装置を含む電子機器によれば、断熱的回路を含まない電子機器と比べて、消費電力を低く抑えることが可能になるから、電池で駆動される携帯機器などの場合に電池の消耗を低減することなどが可能になる。
【０１０８】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（第１の直流電源電圧、第２の直流電源電圧等）と共に記載された用語（ＶＤＤ、ＶＳＳ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また回路装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【符号の説明】
【０１０９】
１００  電圧出力回路、１１０  基準電圧生成回路、１２０  共振回路、
２００  電源回路、２１０  発振制御回路、２２０  駆動回路、
２２１  第１の駆動回路、２２２  第２の駆動回路、２３０  制御回路、
３００  断熱的回路、４００  集積回路装置、４１０  マイクロコントローラー、
４３０  アンテナ、４４０  センサー、４５０  検出回路、４６０  Ａ／Ｄ変換器、
４７０  記憶部、４８０  操作部、
ＳＣ  制御信号、ＶＰ  第１の電源電圧、ＶＭ  第２の電源電圧、
ＶＤＤ  第１の直流電源電圧、ＶＳＳ  第２の直流電源電圧
【図１】
2013031041.tif 000003
【図２】
2013031041.tif 000004
【図３】
2013031041.tif 000005
【図４】
2013031041.tif 000006
【図５】
2013031041.tif 000007
【図６】
2013031041.tif 000008
【図７】
2013031041.tif 000009
【図８】
2013031041.tif 000010
【図９】
2013031041.tif 000011
【図１０】
2013031041.tif 000012
【図１１】
2013031041.tif 000013
【図１２】
2013031041.tif 000014
【図１３】
2013031041.tif 000015
【図１４】
2013031041.tif 000016
【図１５】
2013031041.tif 000017
【図１６】
2013031041.tif 000018
【図１７】
2013031041.tif 000019