(57)【要約】【課題】  光トランシーバのスリープ時間の経過後に即座に通信を開始できる信号処理回路を提供する。【解決手段】  本発明の信号処理回路は、光トランシーバ２１から入力された受信信号からクロックと受信データを再生し、再生された受信データを上位層側に出力する受信側処理部３３，３４と、上位層側から入力された送信データを再生されたクロックと同期する送信信号として光トランシーバ２１に出力する送信側処理部３１，３２とを備える。また、本発明の信号処理回路は、光トランシーバ２１の機能を低下させるスリープ動作を行う場合に、既に再生されたクロックをスリープ時間中において保持し、かつ、スリープ時間の終了とともにクロックの保持を解除する同期維持モードを実行する制御部２７を備える。【選択図】      図４
2013026712.tif 000002
【特許請求の範囲】
【請求項１】
光トランシーバから入力された受信信号からクロックと受信データを再生し、再生された前記受信データを上位層側に出力する受信側処理部と、
前記上位層側から入力された送信データを再生された前記クロックと同期する送信信号として前記光トランシーバに出力する送信側処理部と、
前記光トランシーバの機能を低下させるスリープ動作を行う場合に、既に再生された前記クロックをスリープ時間中において保持し、かつ、前記スリープ時間の終了とともに前記クロックの保持を解除する同期維持モードを実行する制御部と、
を備えていることを特徴とする信号処理回路。
【請求項２】
前記制御部は、前記同期維持モードを実行する場合に、前記クロックの保持を開始してから前記光トランシーバの機能を低下させ、前記光トランシーバの機能を復帰させてから前記クロックの保持を解除する請求項１に記載の信号処理回路。
【請求項３】
前記受信側処理部は、ＰＬＬ方式のＣＤＲ回路を含んでおり、
前記制御部は、前記ＣＤＲ回路の電圧制御発振器への入力電圧を固定することにより、前記クロックを保持する請求項１又は２に記載の信号処理回路。
【請求項４】
前記受信側処理部に入力する入力信号の入力元として、前記光トランシーバ又は前記送信側処理部のいずれかを選択する選択回路を更に備え、
前記制御部は、前記送信側処理部を選択するように前記選択回路を制御することにより、前記クロックを保持する請求項１又は２に記載の信号処理回路。
【請求項５】
光トランシーバから入力された受信信号から再生したクロックを所定時間だけ保持して、前記受信信号の送信元とのクロックの同期を維持する方法であって、
前記光トランシーバの機能を低下させるスリープ動作を行う場合に、既に再生された前記クロックをスリープ時間中において保持し、
前記スリープ時間の終了とともに前記クロックの保持を解除することを特徴とする同期維持方法。
【請求項６】
前記クロックの保持を開始してから前記光トランシーバの機能を低下させ、前記光トランシーバの機能を復帰させてから前記クロックの保持を解除する請求項５に記載の同期維持方法。
【請求項７】
受動的光分岐ノードを介して局側装置と双方向の光通信を行う宅側装置であって、
光信号と電気信号とを相互に変換可能な光トランシーバと、
前記光トランシーバの上位層側に配置された請求項１〜４のいずれか１項に記載の信号処理回路と、
を備えていることを特徴とする宅側装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、局側装置と光ファイバ網で結ばれるＰＯＮ（Passive Optical Network）システムの宅側装置と、この宅側装置に好適に用いることができる信号処理回路と、この信号処理回路において行われる同期維持方法に関する。
【背景技術】
【０００２】
ＰＯＮシステムは、Ｐ２ＭＰ(Point to Multi Point)の接続形態における光分岐を無電力で行う光通信システムであり、局側装置と、これに接続された光ファイバから光カプラを介して複数の光ファイバに分岐した一芯の光ファイバ網と、分岐した光ファイバの終端にそれぞれ接続された宅側装置とを備えている（特許文献１及び２参照）。
このＰＯＮシステムにおいては、半導体レーザ等の光源を直接或いは外部変調したＮＲＺ（Non-Return to Zero）光信号を伝送し、情報を送受信する。
【０００３】
局側装置が送信する下り光信号は各宅側装置に放送形式で伝送され、各宅側装置は自分宛の信号のみを受信処理する。逆に、宅側装置からの上り光信号は、衝突を防止すべく局側装置によって時分割多重方式で管理されており、局側装置は各宅側装置からの上り光信号をバースト的に受信する。
そして、各宅側装置は、下り光信号を光電変換した電気信号（受信フレーム）のビット同期用のプリアンブルからクロックを再生し、再生したクロックを用いて上り送信を行うことにより、局側装置とのクロックの同期（網同期）を維持している。
【０００４】
一方、ＰＯＮシステムには、伝送レートが１０Ｇ（正確には１０．３１２５Gbps）である１０Ｇ−ＥＰＯＮと、伝送レートが１Ｇ（正確には、１．２５Gbps）であるＧＥ−ＰＯＮとがある。
１０Ｇ−ＥＰＯＮは、既に運用されているＧＥ−ＰＯＮの上位互換システムであり、一芯の光ファイバを１Ｇ信号と１０Ｇ信号で共用して通信を行うものである。このため、１０Ｇ−ＥＰＯＮの局側装置は、１Ｇ信号と１０Ｇ信号の双方を送受信可能に構成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−６４７４９号公報（図４）
【特許文献２】特開２００４−２８９７８０号公報（図３１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
１０Ｇ−ＥＰＯＮは、ＧＥ−ＰＯＮよりも伝送レートが高速であるから、送受信系の消費電力がＧＥ−ＰＯＮに比べて格段に大きい。
そこで、ＥＰＯＮのシステムレベル標準ＩＥＥＥ  Ｐ１９０４．１の標準化作業において、通信トラフィックがない時間帯に、１０Ｇの光通信を行う宅側装置の光トランシーバの機能を低下させて省電力を図る、「スリープモード」（省電力モード）の採用が検討されており、その実装方法として、光トランシーバの送信側のみの機能を低下させる場合と、送受信双方の機能を低下させる場合の２種類が考えられている。
【０００７】
上記２種類のスリープモードのうち、光トランシーバの送受信双方の機能を低下させる場合には、スリープ時間中に、宅側装置のクロックデータ再生回路に局側装置からの受信フレームが供給されないため、受信フレームからのクロックの再生を行えず、スリープ時間中に宅側装置のクロックが局側装置のクロックと大きくずれる可能性がある。
このため、光トランシーバの機能が復帰してから、宅側装置のクロックデータ再生回路が受信フレームのプリアンブルと同期するための時間（同期引き込み時間）が長くなり、スリープ時間の経過後に即座に通信を開始できない恐れがある。
【０００８】
なお、特に１０Ｇ−ＥＰＯＮのような高速な伝送レートの場合には、通信不能な無駄時間である上記同期引き込み時間が通信帯域に与える影響がより大きくなるので、光トランシーバのスリープ時間の経過後においても、同期引き込み時間は出来るだけ短時間であることが望ましい。
本発明は、かかる従来の問題点に鑑み、光トランシーバのスリープ時間の経過後に即座に通信を開始できる信号処理回路等を提供することを目的とする。
【課題を解決するための手段】
【０００９】
（１）  本発明の信号処理回路は、光トランシーバから入力された受信信号からクロックと受信データを再生し、再生された前記受信データを上位層側に出力する受信側処理部と、前記上位層側から入力された送信データを再生された前記クロックと同期する送信信号として前記光トランシーバに出力する送信側処理部と、前記光トランシーバの機能を低下させるスリープ動作を行う場合に、既に再生された前記クロックをスリープ時間中において保持し、かつ、前記スリープ時間の終了とともに前記クロックの保持を解除する同期維持モードを実行する制御部と、を備えていることを特徴とする。
【００１０】
本発明の信号処理回路によれば、制御部が、光トランシーバの機能を低下させるスリープ動作を行う場合に、既に再生されたクロックをスリープ時間中において保持するので、光トランシーバから受信信号が供給されないスリープ時間中のクロックが送信元（ＰＯＮの場合は局側装置）のクロックと大きくずれることがなく、送信元とのクロックの同期を維持することができる。
【００１１】
また、本発明の信号処理回路によれば、制御部が、スリープ時間の終了とともにクロックの保持を解除するので、送信元とのクロックの同期が維持された状態で、光トランシーバの機能を復帰させることができる。
このため、送信元とのクロックがずれた状態で、復帰した光トランシーバから供給された受信信号からクロックを再生する場合に比べて、同期引き込み時間がより短くなり、スリープ時間の経過後に即座に通信を開始することができる。  
【００１２】
（２）  本発明の信号処理回路において、前記制御部は、前記同期維持モードを実行する場合に、前記クロックの保持を開始してから前記光トランシーバの機能を低下させることが好ましい。
その理由は、上記と逆のタイミング、すなわち、クロックの保持の開始よりも光トランシーバの機能の低下を先に行うタイミングでは、光トランシーバのスリープ時間前に再生された、送信元と同期するクロックを適切に保持できない可能性があるからである。
【００１３】
また、前記制御部は、前記光トランシーバの機能を復帰させてから前記クロックの保持を解除することが好ましい。
その理由は、上記と逆のタイミング、すなわち、光トランシーバの機能の復帰よりもクロックの保持の解除を先に行うタイミングでは、光トランシーバの機能が復帰する前に、受信側処理部のクロックが送信元のクロックからずれてしまい、送信元との同期の維持ができなくなる可能性があるからである。
【００１４】
（３）  本発明の信号処理回路において、前記受信側処理部は、位相同期方式のＣＤＲ回路を含んでいることが好ましい。
この場合、前記制御部は、前記ＣＤＲ回路の電圧制御発振器への入力電圧を固定することにより、前記クロックを保持することができる。かかる入力電圧の固定は、例えば、電圧制御発振器の入力側に設けたスイッチング素子をオフすることで行える。このため、当該スイッチング素子を設けるだけで、本発明の信号処理回路を比較的簡単に実装することができる。
【００１５】
（４）  また、本発明の信号処理回路は、前記受信側処理部にする入力信号の入力元として、前記光トランシーバ又は前記送信側処理部のいずれかを選択する選択回路を更に備えている回路であってもよい。かかる選択回路を備えた信号処理回路は、送信信号のループバックが可能な信号処理回路として市販されている。
この場合、前記制御部は、前記送信側処理部を選択するように前記選択回路を制御することにより、前記クロックを保持することができる。このため、回路素子の追加を伴わずに、本発明の信号処理回路を低コストで実装することができる。
【００１６】
（５）  本発明方法は、光トランシーバから入力された受信信号から再生したクロックを所定時間だけ保持して、前記受信信号の送信元とのクロックの同期を維持する方法であって、前記光トランシーバの機能を低下させるスリープ動作を行う場合に、既に再生された前記クロックをスリープ時間中において保持し、前記スリープ時間の終了とともに前記クロックの保持を解除することを特徴とする。
【００１７】
本発明の同期維持方法によれば、光トランシーバの機能を低下させるスリープ動作を行う場合に、既に再生されたクロックをスリープ時間中において保持する処理を含む。
このため、光トランシーバから受信信号が供給されないスリープ時間中のクロックが送信元（ＰＯＮの場合は局側装置）のクロックと大きくずれることがなく、送信元とのクロックの同期を維持することができる。
【００１８】
また、本発明の同期維持方法によれば、スリープ時間の終了とともにクロックの保持を解除する処理を含む。従って、送信元とのクロックの同期が維持された状態で、光トランシーバの機能を復帰させることができる。
このため、送信元とのクロックがずれた状態で、復帰した光トランシーバから供給された受信信号からクロックを再生する場合に比べて、同期引き込み時間がより短くなり、スリープ時間の経過後に即座に通信を開始することができる。  
【００１９】
（６）  本発明の同期維持方法において、前記クロックの保持を開始してから前記光トランシーバの機能を低下させ、前記光トランシーバの機能を復帰させてから前記クロックの保持を解除することが好ましい。その理由は、上述の（２）の場合と同様である。
【００２０】
（７）  本発明の宅側装置は、受動的光分岐ノードを介して局側装置と双方向の光通信を行う宅側装置であって、光信号と電気信号とを相互に変換可能な光トランシーバと、前記光トランシーバの上位層側に配置された上述の（１）〜（４）の信号処理回路と、を備えていることを特徴とする。
このため、本発明の宅側装置は、上述の（１）〜（４）の信号処理回路と同様の作用効果を奏する。
【発明の効果】
【００２１】
以上の通り、本発明によれば、光トランシーバのスリープ時間中に送信元とのクロックの同期を維持できるので、光トランシーバのスリープ時間の経過後に即座に通信を開始することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態に係るＰＯＮシステムの概略構成図である。
【図２】宅側装置の内部構成を示すブロック図である。
【図３】スリープ動作を行う場合の制御フレームのシーケンス図である。
【図４】本発明の第１実施形態に係る信号処理回路の機能ブロック図である。
【図５】信号処理回路に含まれるクロックデータ再生部の回路構成図である。
【図６】温度補償機能を有するクロックデータ再生部の回路構成図である。
【図７】ＶＣＯ制御電圧と発振周波数との関係を温度ごとに示すグラフである。
【図８】温度変化に伴うＶＣＯの周波数変化を示すグラフである。
【図９】ＶＣＯの周波数を固定するためのビット設定値を示すテーブルである。
【図１０】本発明の第２実施形態に係る信号処理回路の機能ブロック図である。
【発明を実施するための形態】
【００２３】
以下、図面に基づいて、本発明の実施形態を説明する。
〔ＰＯＮシステムの全体構成〕
図１は、本発明の実施形態に係るＰＯＮシステムの概略構成図である。
図１において、局側装置（ＯＬＴ：Optical Line Terminal）１は、上位ネットワークとＰＯＮシステムとの中継ノードであり、複数の宅側装置（ＯＮＵ：Optical Network Unit）２，２…に対する集約局として電話局等に設置される。各宅側装置２，２…はそれぞれ、ＰＯＮシステムの加入者宅に設置される。
【００２４】
局側装置１のＰＯＮ側の伝送路である一芯の光ファイバ３（幹線）は、受動光分岐ノードとしての光カプラ４を介して複数の光ファイバ（支線）５に分岐している。このように分岐した光ファイバ網の各光ファイバ５，５…の終端に、それぞれ宅側装置２，２…が接続されている。局側装置１は上位ネットワーク６と接続され、宅側装置２はそれぞれのユーザネットワーク７と接続されている。
【００２５】
なお、図１では４個の宅側装置２が図示されているが、１つの光カプラ４から例えば３２分岐して３２個の宅側装置２を接続することが可能である。
また、図１では、光カプラ４を１個だけ使用しているが、光カプラ４を縦列に複数段設けることにより、さらに多数の宅側装置２を局側装置１と接続することもできる。
【００２６】
図１において、各宅側装置２から局側装置１への上り方向には波長λ１でデータが送信され、局側装置１から宅側装置２への下り方向には波長λ２でデータが送信される。
本実施形態では、例えば１０Ｇ−ＥＰＯＮの標準規格（IEEE 802.3av）に則ったＰＯＮシステムを想定しており、この場合、上り方向及び下り方向の波長λ１及びλ２は、以下の範囲の値とすることができる。
【００２７】
１２６０ｎｍ≦λ１≦１２８０ｎｍ
１５７５ｎｍ≦λ２≦１５８０ｎｍ
また、本実施形態では、上り下りの伝送レートが同じである対称型の１０Ｇ−ＥＰＯＮシステムを想定している。従って、宅側装置２による上り方向通信の伝送レート［Gbps］は１０．３１２５であり、局側装置１による下り方向通信の伝送レート［Gbps］も１０．３１２５である。
【００２８】
局側装置１は、光トランシーバ（図示せず）を備える。この光トランシーバは、各宅側装置２に対して時分割多重された下り光信号ＵＯを光ファイバ３に送出する。
この下り光信号ＤＯは、光カプラ４で分岐され、各宅側装置２に設けられた光トランシーバ２１（図２参照）の受光素子によって電気信号に変換される。各宅側装置２は、自身宛の下り光信号ＤＯに含まれる受信フレームのみを処理し、それ以外の受信フレームは破棄する。
【００２９】
また、局側装置１の光トランシーバは、各宅側装置２の光トランシーバが光りファイバ５に送出した上り光信号ＵＯを受信する。
局側装置１は、各宅側装置２からの上り光信号ＵＯが光カプラ４で合波されて１本の光ファイバ３に伝送される際に、それらが衝突しないように送信タイミングを時分割で多重制御する。このため、図１に示すように、各宅側装置２が送出する上り光信号ＵＯは、それぞれガードタイムを挟んで時間軸上に配列されたものとなる。
【００３０】
〔宅側装置の構成〕
図２は、宅側装置２の内部構成を示すブロック図である。
図２に示すように、宅側装置２は、ＰＯＮ側（図２の左側）から順に、光トランシーバ（ＴＲｘ）２１、ＰＨＹ（PHYsical sublayer）部２２、ＭＡＣ（Medium Access Control）部２３及びＵＮＩ（User-Network Interface）２４を備えている。
また、ＰＨＹ部２２には、ＰＭＡ（Physical Medium Attachment）部２５とＰＣＳ（Physical Coding Sublayer）部２６とが含まれている。
【００３１】
光トランシーバ２１は、光信号と電気信号とを相互に変換する周知の送受信デバイスよりなり、合分波器、発光素子、受光素子及び増幅器（いずれも図示省略）などの回路素子を内部に備える。
本実施形態の光トランシーバ２１は、外部から入力される制御信号Ｓ１に応じて、内部の能動素子の機能を低下させて省電力を図ることができる。より具体的には、光トランシーバ２１は、上記制御信号Ｓ１に応じて、内部の能動素子の動作を停止させてスリープ状態となることで、消費電力を低下させることができる。なお、本明細書において、光トランシーバ２１の「機能の低下」とは、そのパワーを低下させることだけでなく、電源オフの場合も含まれる。
【００３２】
ＰＨＹ部２２は、物理層の信号処理を行う集積回路よりなる。ＰＨＹ部２２中のＰＭＡ部２５は、データのシリアル変換及びパラレル変換を行い、ＰＣＳ部２６は、１０Ｇｂｐｓのデータに対して６４Ｂ／６６Ｂなどの符号化及び復号化を行う。
ＭＡＣ部２３は、データリンク層中のメディアアクセス制御を行う集積回路よりなり、局側装置１との通信制御に関するＭＰＣＰ（Multi-point Control Protocol）機能や、障害通知やリンク監視などに関するＯＡＭ（Operations, Administration and Maintenance）機能などの各種機能を有し、ＭＡＣ部２３内の制御部２７がその各種の機能を担う。
【００３３】
すなわち、制御部２７は、ＭＡＣ部２３に入力された中継フレームが上記機能に属する制御フレームであれば、その制御フレームの内容に従った所定の制御を行う。
また、本実施形態の制御部２７は、光トランシーバ２１に対して行うスリープモードの制御信号Ｓ１と、ＰＨＹ部２２に対して行う同期維持モードの制御信号Ｓ２を生成し、それらの制御信号Ｓ１，Ｓ２を各部に与える。なお、これらのモードとその制御信号Ｓ１，Ｓ２については後述する。
【００３４】
ＵＮＩ２４は、ユーザネットワーク７側と共通する所定の通信規約に則ってデータの送受信を行う通信インタフェースである。
ＵＮＩ２４からの上りフレームは、ＭＡＣ部２３において中継処理されてＰＨＹ部２２に送られる。ＰＨＹ部２２のＰＣＳ部２６は、パラレル信号の上りフレームに６４Ｂ／６６Ｂ符号化やＦＥＣ（Forward Error Correction）符号化を行う。
ＰＨＹ部２２のＰＭＡ部２５は、符号化されたパラレル信号をシリアル信号に変換して送信信号を生成し、この送信信号を光トランシーバ２１に送出する。光トランシーバ２１は、ＰＭＡ部２５から送られた送信信号を上り光信号ＵＯに変換し、その上り光信号ＵＯを光ファイバ５に送出する。
【００３５】
逆に、光ファイバ５からの下り光信号ＤＯは、光トランシーバ２１によって電気信号である受信信号に変換されてＰＨＹ部２２に送られる。ＰＨＹ部２２のＰＭＡ部２５は、光トランシーバ２１から入力された受信信号（シリアル信号）をパラレル信号に変換する。
ＰＨＹ部２２のＰＣＳ部２６は、パラレル信号の下りフレームに対して、局側装置１が行った符号化に対応する所定の復号処理（本実施形態では、６４Ｂ／６６Ｂ復号化やＦＥＣ復号化）を行ってＭＡＣ部２３に送出する。
【００３６】
ＭＡＣ部２３の制御部２７は、下りフレームがＭＰＣＰフレームやＯＡＭフレーム等の制御フレームの場合には、そのフレームに記された規約に従う所定の処理を行い、下りフレームがデータフレームである場合には、これをＵＮＩ２４に送る。ＵＮＩ２４は、その下りのデータフレームをユーザネットワーク７に送出する。
【００３７】
〔スリープ動作を行う場合の制御フレーム〕
図３は、光トランシーバ２１に対してスリープ動作を行わせる場合の制御フレームのシーケンス図である。
ここで、局側装置１の配下の各宅側装置２には、光トランシーバ２１に対するスリープモードに関して、以下の態様（ａ）〜（ｃ）の宅側装置２が含まれるものとする。
態様（ａ）：送信（Ｔｘ）機能だけを低下させるスリープ動作が可能な宅側装置
態様（ｂ）：送信（Ｔｘ）機と受信（Ｒｘ）機能の双方を低下させるスリープ動作が可能な宅側装置
態様（ｃ）：双方の機能ともに低下できないスリープ非対応の宅側装置
【００３８】
また、各宅側装置２は、局側装置１との間のディスカバリプロセスにおいて、自身が上記態様（ａ）〜（ｃ）のどれに該当するかを局側装置１に通知しており、局側装置１は、配下のすべての宅側装置２の態様（ａ）〜（ｃ）を把握しているものとする。
本実施形態のＰＯＮシステムにおいて、宅側装置２のスリープモード（省電力モード）を駆動する方式としては、局側装置１が宅側装置２にスリープを促す「指令モード」と、宅側装置２がスリープに入ることを自身で申告する「申告モード」の２種類がある。
【００３９】
＜指令モードの場合＞
局側装置１は、各宅側装置２の通信トラフィックを監視しており、例えば、特定の宅側装置２宛の下りトラフィックがない場合や、特定の宅側装置２からの上りトラフィックがない場合に、その宅側装置２宛に、「Sleep_Allow」のメッセージを含む制御フレームＦ１を送信する。
上記メッセージを含む制御フレームＦ１は、局側装置１が宅側装置２に対してスリープ動作に入るよう要求する制御フレームである。
【００４０】
かかる制御フレームＦ１には、宛先の宅側装置２が、前記態様（ａ）又は（ｂ）のうちのどのスリープ態様であるかの情報、及び、光トランシーバ２１の機能を低下させる時間（以下、「スリープ時間」という。）の情報などが含まれる。
なお、局側装置１は、スリープモードに非対応である前記態様（ｃ）の宅側装置２に対しては、制御フレームＦ１を送信しない。
【００４１】
次に、制御フレームＦ１を受け取った宅側装置２は、スリープするかしないか（スリープ可否）を通知するための「Sleep_Ack 」のメッセージを含む制御フレームＦ２を、局側装置１に送信する。
宅側装置２によるスリープ可否の判定は、例えば、当該宅側装置２に上りトラフィックがない場合はスリープし、ある場合はスリープしないなどの条件により行われる。
【００４２】
宅側装置２は、スリープ動作に入る場合、局側装置１から通知されたスリープ時間だけ自装置の光トランシーバ２１の機能を低下させ、そのスリープ時間が経過した後に、光トランシーバ２１の機能を復帰させる。
また、宅側装置２は、スリープ動作に入らない場合は、光トランシーバ２１の機能を低下させずに現状のままにし、アウェイク状態を維持する。
【００４３】
＜申告モードの場合＞
宅側装置２は、自装置のキューやトラフィックの状態を監視しており、例えば、上りキューが空である場合や、下りトラフィックがない場合に、局側装置１に、「Sleep_Ind 」のメッセージを含む制御フレームＦ０を送信する。
この制御フレームＦ０は、これを送信した宅側装置２に関するスリープ要求のトリガとなる。すなわち、局側装置１は、特定の宅側装置２から上記制御フレームＦ０を受けると、当該宅側装置２について上述の「指令モード」のシーケンスを開始する。
【００４４】
なお、図３に示す制御フレームＦ０〜Ｆ１の各メッセージの定義フィールドとしては、例えば、拡張ＯＡＭや拡張ＭＡＣコントロールなどのプロトコルに従う定義フィールドを利用することができる。
【００４５】
〔第１実施形態〕
図４は、本発明の第１実施形態に係る信号処理回路の機能ブロック図である。また、図５は、その信号処理回路に含まれるクロックデータ再生部３３の回路構成図である。
本実施形態の信号処理回路は、前記ＰＨＹ部２２のＰＭＡ部２５と、前記ＭＡＣ部２３の制御部２７とから構成されており、ＰＭＡ部２５は、データに対するシリアル変換とパラレル変換を相互に行う変換回路（ＳｅｒＤｅｓ）を含む。
【００４６】
図４に示すように、ＰＭＡ部２５は、送信データの信号処理を行う送信側処理部として、ＦＩＦＯメモリよりなるバッファ３１とシリアル化部３２とを有し、受信データの信号処理を行う受信側処理部として、クロックデータ再生部３３とパラレル化部３４とを有する。
上記各部のうち、クロックデータ再生部３３は、光トランシーバ２１から入力された受信信号からクロックと受信データを再生し、再生した同期クロック（局側装置１のクロックと同期するクロック）と受信データをパラレル化部３４に入力する。
【００４７】
パラレル化部３４は、入力された同期クロックを用いてシリアル信号よりなる受信データをパラレル信号に変換し、このパラレル信号よりなる受信データと入力された同期クロックとを、上位層側のＰＣＳ部２６に入力する。
なお、クロックデータ再生部３３が再生した同期クロックは、ＰＣＳ部２６より上位層のＭＡＣ部２３にも入力され、送信データのタイミング制御に利用される。
【００４８】
また、上位層側のＰＣＳ部２６から入力されたパラレル信号は、いったんバッファ３１に蓄積される。バッファ３１は、ＰＣＳ部２６から入力された同期クロックに従ってパラレル信号をシリアル化部３２に出力する。
シリアル化部３２は、バッファ３１から入力された同期クロックを用いてパラレル信号よりなる送信データをシリアル信号に変換して送信信号を生成し、このシリアル信号よりなる送信信号を光トランシーバ２１に出力する。
【００４９】
図５に示すように、本実施形態のクロックデータ再生部３３は、位相同期によってクロックとデータを高精度に再生するＰＬＬ（Phase-Locked Loop）方式のＣＤＲ（Clock Data Recovery）回路よりなる。
このＣＤＲ回路３３は、前段側（図５の左側）から後段側（図５の右側）に向かって、位相比較器４１、電圧発生回路４２、制御スイッチ４３、電圧制御発振器（ＶＣＯ：ＶＣＸＯでもよい。）４４、分周器４５及びリタイマ回路４６を備えている。
【００５０】
位相比較器４１には、光トランシーバ２１からの電気信号よりなる受信信号と、分周器４５からフィードバックされた再生クロックが入力される。
位相比較器４１は、入力データ（受信信号）の位相と再生クロックの位相を比較し、その比較結果に応じてアップ信号又はダウン信号を電圧発生回路４２に出力する。位相比較器４１は、再生クロックの位相と入力データの位相を比較して、その比較結果に基づく信号を出力する。
【００５１】
電圧発生回路４２は、ＶＣＯ４４に入力する制御電圧を発生させる回路であり、チャージポンプとローパスフィルタとから構成されている。
電圧発生回路４２は、位相比較器４１が出力する信号に応じて、ＶＣＯ４４に入力する制御電圧を調整する。分周器４５は、ＶＣＯ４４が生成した基準クロックを所定倍率で逓倍し、局側装置１が送出する下り信号と同じ周波数の同期クロックを生成し、位相比較器４１にフィードバック入力する。
【００５２】
リタイマ回路４６にも、光トランシーバ２１からの電気信号よりなる受信信号と、分周器４５からフィードバックされた再生クロックが入力される。
リタイマ回路４６は、分周器４５からフィードバックされた再生クロックの立ち上がりで入力データ（受信信号）をラッチしてリタイミングし、このリタイミングされたシリアル信号よりなる受信データを外部に出力する。
【００５３】
制御スイッチ４３は、電圧発生回路４２とＶＣＯ４４の間に設けられたスイッチング素子よりなり、ＭＡＣ部２３の制御部２７からの制御信号Ｓ２に基づいて、ＶＣＯ４４の入力側を電圧発生回路４２と接続又は断線する。
従って、制御スイッチ４３がオンの場合には、ＣＤＲ回路３３の位相ロックループが通常通りに作動し、入力データと同期するクロックの再生が行われるが、制御スイッチをオフにすると、位相ロックループが途切れてＶＣＯ４４の入力電圧が一定に固定される。
【００５４】
〔宅側装置の制御部の処理内容〕
次に、図３〜図５を参照しつつ、宅側装置２のＭＡＣ部２３に設けられた制御部２７が行う、「スリープモード」と「同期維持モード」の内容を説明する。
なお、ここでは、宅側装置２が、光トランシーバ２１の送受信機能の双方がスリープモードに対応する、前記態様（ｂ）の宅側装置２であるとする。
【００５５】
まず、図３に示すように、制御部２７は、局側装置１から受信した制御フレームＦ１（図３参照）に従ってスリープ動作を行う場合、その制御フレームＦ１に含まれるスリープ時間の開始時点ｔ１に、光トランシーバ２１に対する電源オフやパワーダウンなどを行うための制御信号Ｓ１を立ち上げ、そのスリープ時間の終了時点ｔ２に、当該制御信号Ｓ１を元に戻す。
従って、光トランシーバ２１は、スリープ時間の開始時点ｔ１に送受信機能が低下し、スリープ時間の終了時点ｔ２に送受信機能が復帰する。
【００５６】
一方、制御部２７は、上記スリープ動作を実行する場合に、ＰＭＡ部２５のＣＤＲ回路３３がそれまでに再生したクロックによる局側装置１との同期を維持するための、同期維持モードを実行する。
具体的には、制御部２７は、スリープ時間の開始時点ｔ１よりも少し前の開始時点ｔ３において、ＣＤＲ回路３３に設けられた制御スイッチ４３（図５参照）をオフにする制御信号Ｓ２を立ち上あげ、その制御信号Ｓ２を当該制御スイッチ４３に入力する。
【００５７】
これにより、ＣＤＲ回路３３のＶＣＯ４４の入力電圧が固定され、ＶＣＯ４４が出力するクロックが、スリープ時間前の受信データから再生された、局側装置１と同期するクロックに保持される。
また、制御部２７は、スリープ時間の終了時点ｔ２よりも少し後の終了時点ｔ４において、上記制御信号Ｓ２を元に戻し、ＣＤＲ回路３３に設けられた制御スイッチ４３（図５参照）をオンにする。
【００５８】
これにより、ＣＤＲ回路３３のＶＣＯ４４の入力側と電圧発生回路４２の出力側との導通が回復する。
従って、同期維持モードの終了時点ｔ４以後は、既にスリープ動作から復帰した光トランシーバ２１から送出される受信信号に対して、ＣＤＲ回路３３がクロックとデータの再生を行うことになる。
【００５９】
なお、上記同期維持モードにおいて、制御信号Ｓ２の開始時点ｔ３を制御信号Ｓ１の開始時点ｔ１よりも早めることで、クロックの保持を開始してから光トランシーバ２１の機能を低下させている理由は、クロックの保持の開始よりも光トランシーバ２１の機能低下を先に行うタイミング（ｔ１＜ｔ３）では、光トランシーバ２１のスリープ時間前に再生された、送信元と同期するクロックを適切に保持できない可能性があるからである。
【００６０】
また、上記同期維持モードにおいて、制御信号Ｓ２の終了時点ｔ４を制御信号Ｓ１の開終了時点ｔ２よりも遅らせることで、光トランシーバ２１の機能を復帰させてからクロックの保持を解除している理由は、光トランシーバ２１の機能の復帰よりもクロックの保持の解除を先に行うタイミング（ｔ４＜ｔ２）では、光トランシーバ２１の機能が復帰する前に、受信側処理部のクロックが送信元（局側装置１）のクロックからずれてしまい、送信元との同期の維持ができなくなる可能性があるからである。
【００６１】
〔宅側装置の効果〕
以上の通り、本実施形態の宅側装置２によれば、信号処理回路の制御部２７が、光トランシーバ２１の機能を低下させるスリープ動作を行う場合に、ＣＤＲ回路３３のＶＣＯ入力電圧を固定することで既に再生されたクロックをスリープ時間中において保持する。
このため、光トランシーバ２１から受信信号が供給されないスリープ時間中のクロックが局側装置１のクロックと大きくずれることがなく、局側装置１とのクロックの同期を維持することができる。
【００６２】
また、本実施形態の宅側装置２によれば、信号処理回路の制御部２７が、スリープ時間の終了とともにクロックの保持を解除するので、局側装置１とのクロックの同期が維持された状態で、光トランシーバ２１の機能を復帰させることができる。
このため、局側装置１とのクロックがずれた状態で、復帰した光トランシーバ２１から供給された受信信号からクロックを再生する場合に比べて、同期引き込み時間がより短くなり、スリープ時間の経過後に即座に通信を開始することができる。  
【００６３】
また、本実施形態の宅側装置２によれば、ＣＤＲ回路３３のＶＣＯ４４の入力側に制御スイッチ４３を介装し、この制御スイッチ４３を切断してＶＣＯ４４の入力電圧を固定することによって、クロックを保持するようにしたので、ＣＤＲ回路３３に制御スイッチ４３を設けるだけで同期維持モードを実行可能な信号処理回路を構成でき、その信号処理回路を比較的簡単に実装できるという利点もある。
【００６４】
〔第１実施形態の変形例〕
ところで、第１実施形態の信号処理回路では、ＰＭＡ部（ＳｅｒＤｅｓ）２５に含まれるＣＤＲ回路３３のＶＣＯ４４の入力側を制御スイッチ４３で切断することにより、同期クロックを保持しているので、スリープ時間中に宅側装置２内部の温度が変化すると、ＶＣＯ４４が出力するクロックが変動し、同期クロックを適切に保持できない場合がある。
そこで、この変形例では、ＣＤＲ回路３３に温度補償機能を追加することで、同期クロックの保持中に温度変化が生じても、同期クロックを適切に保持できるようにした。
【００６５】
以下、図６〜図９を参照して、この変形例に係る信号処理回路について説明する。
図６は、上記温度補償機能を有するクロックデータ再生部（ＣＤＲ回路）３３の回路構成図である。
また、図７は、ＶＣＯ制御電圧と発振周波数との関係を温度ごとに示すグラフであり、図８は、温度変化に伴うＶＣＯ４４の周波数変化を示すグラフである。更に、図９は、ＶＣＯ４４の発信周波数を固定するためのビット設定値を示すテーブルである。
【００６６】
図６に示すように、この変形例のＣＤＲ回路３３は、第１実施形態のＣＤＲ３３と比較して、温度補償部４７、温度センサ４８及びＡＤコンバータ４９，５０を更に備える。
ＶＣＯ４４は、複数ビット（図６の例ではＭビット）の制御用端子を有し、この制御用端子への設定値によって周波数を変更できるようになっている。なお、ビット数Ｍをできるだけ増やすことで、より細かい発振周波数の制御や、周波数の可変範囲を広げることができる。
【００６７】
温度センサ４８は、ＣＤＲ回路３３の内部温度を測定する温度計であり、温度センサ４８の測定値（アナログ値）は、ＡＤコンバータ５０にＮビットのデジタル値に変換されて温度補償部４７に入力される。また、ＶＣＯ制御電圧（ＶＣＯ４４の入力電圧）は、ＡＤコンバータ４９によってデジタル値に変換されて温度補償部４７に入力される。
温度補償部４７は、入力電圧が固定されたＶＣＯ４４の発振周波数が、スリープ時間中の温度変化によって変動するのを防止するため、ＶＣＯ４４の制御用端子への設定値を校正する。
【００６８】
具体的には、温度補償部４７は、ＶＣＯ制御電圧がスイッチ４３によって断線された状態（すなわち、スリープ時間中）における、温度変化に伴う周波数変化を抑制するのに必要な設定値を、参照テーブル（図９）の形式で有している。
温度補償部４７は、制御スイッチ４３を断線させる制御信号Ｓ２を受けると、温度センサ４８の測定値とＶＣＯ制御電圧値を上記参照テーブルに適用し、ＶＣＯ４４に対するＭビットの出力値を変化させる。
【００６９】
ここで、温度、ＶＣＯ制御電圧及び発振周波数の間には、例えば、図７に示すような関係がある。つまり、ＶＣＯ４４の発振周波数は、ＶＣＯ制御電圧に概ね比例し、その比例関係は温度Ｔ１〜Ｔ３ごとに成立する。
従って、上記の関係を予めＶＣＯ４４ごとに把握してテーブル化しておけば、現時点の温度とＶＣＯ制御電圧の測定値に基づいて、温度変化前の所望の発振周波数を特定することができる。
【００７０】
例えば、図８に示すように、光トランシーバ２１のスリープ時間中に、温度がＴ２からＴ３に変化した場合を想定する。この場合、制御スイッチ４３がオフでＶＣＯ制御電圧が固定であるから、ＶＣＯ４４の発振周波数は所望周波数よりも下がることになる。
一方、ＶＣＯ４４はＭビットの入力端子を有しており、その入力端子への設定値に応じて内部の素子（例えば、コンデンサやインダクタ等）を制御することで発信周波数を変化させることができる。そこで、温度補償部４７は、図８のような温度変化に伴う発振周波数の変化を抑制するため、Ｍビットの出力値を変化させる。
【００７１】
この変形例では、温度補償部４７は、図９に示す参照テーブルを用いて、Ｍビットの出力値を決定する。図９の参照テーブルは、スリープ開始時の温度Ｔｂとその温度Ｔｂからの温度変化量Ｔｃとを２次元配列で並べたテーブルになっており、開始温度Ｔｂの各エントリＴｂ１，Ｔｂ２，Ｔｂ３……には、その温度からの温度変化量Ｔｃごとに、現在の周波数を保持するために必要な、ＶＣＯ４４に対するビット設定値が記録されている。
なお、発振周波数ごとにＶＣＯ４４に対する設定値が変わる可能性があるので、周波数ごとに図９の参照テーブルを持つ必要がある。
【００７２】
もっとも、図９の参照テーブルに寄らずとも、例えば、次のような関数式を用いてＶＣＯ４４に対するＭビット値を決定することもできる。
Ｍdec ≒Ｑ（Ｔｂ，Ｔｃ，ｆ）
ここで、上記式中のＭdec は、ＶＣＯ４４に対するＭビット設定値を１０進数で表現した数値である。また、Ｔｂはスリープ開始時の温度、Ｔｃはスリープ中の温度Ｔｃ、及び、ｆは保持したい所望の発振周波数を示し、Ｑは、実験的に明らかにされた、Ｔｂ，Ｔｃ，ｆとＭdec との関係を表す関数である。
【００７３】
なお、この変形例の場合の、温度補償部４７が行う動作シーケンスは次の通りである。
１）  温度補償部４７は、制御スイッチ４３を切断する制御信号Ｓ２をＭＡＣ部２３から通知されると、ＶＣＯ制御電圧のデジタル値と温度のデジタル値から、スリープ動作に入る時点でのＶＣＯ発振周波数を特定し、制御信号Ｓ２が入った際のＣＤＲ回路３３の温度Ｔｂを保持する。
【００７４】
２）  温度補償部４７は、スリープ時間中は常に温度を監視し、保持した温度Ｔｂとの比較結果に基づいて、ＶＣＯ４４に対するＭビット値を変化させる。
３）  スリープ時間が経過すると、すなわち、ＭＡＣ部２３からの制御信号Ｓ２が切り替わると、温度補償部４７は、Ｍビット値の更新処理をを停止して、保持していた温度Ｔｂの値をリセットする。なお、温度補償部４７は、光トランシーバ２１の動作中（アウェイク状態）は、Ｍビット値の更新処理を行わない。
【００７５】
〔第２実施形態〕
図１０は、本発明の第２実施形態に係る信号処理回路の機能ブロック図である。
本実施形態の信号処理回路（図１０）が第１実施形態の信号処理回路（図４）と異なる点は、ＰＭＡ部（ＳｅｒＤｅｓ）２５に、送信信号を受信側にループバックすることができる選択回路３５が設けられ、この選択回路３５の入力元をループバック側に切り替えることにより、ＣＤＲ回路３３の同期クロックを保持するようにした点にある。
【００７６】
図１０に示すように、選択回路３５は、例えば、２入力１出力のマルチプレクサよりなり、２つの入力端子のうちの一方がシリアル化部３２の出力端子と繋がり、他方が光トランシーバ２１の出力端子と繋がっている。また、選択回路３５の出力端子は、ＣＤＲ回路３３の入力端子に繋がっている。
このため、選択回路３５は、受信側処理部を構成するＣＤＲ回路３３に入力する入力信号の入力元として、光トランシーバ２１又は送信側処理部のシリアル化部３２のいずれか一方を選択可能である。
【００７７】
選択回路３５の制御端子には制御部２７からの制御信号Ｓ２が入力される。同期維持モードを開始する制御信号Ｓ２を受けると、選択回路３５は、その入力元をシリアル化部３２側に切り替え、送信信号を受信側のＣＤＲ回路３３にループバックさせる。
ここで、ＰＯＮシステムの宅側装置２では、受信側処理部のＣＤＲ回路３３が再生した同期クロックを送信側処理部の信号処理にも使用する。
【００７８】
従って、スリープ時間以前に再生された同期クロックにて信号処理された送信信号を、ＣＤＲ回路３３にループバックさせれば、スリープ時間以前に再生された同期クロックと同じクロックをＣＤＲ回路３３が再生し、同期クロックが保持されることになる。
一方、同期維持モードが終了して制御部２７からの制御信号Ｓ２が元に戻ると、選択回路３５は、その入力元を光トランシーバ２１に切り替え、光トランシーバ２１が出力する受信信号をＣＤＲ回路３３に入力する。
【００７９】
このように、本実施形態の信号処理回路（図１０）によっても、光トランシーバ２１の機能を低下させるスリープ動作を行う場合に、既に再生されたクロックをスリープ時間中において保持し、かつ、スリープ時間の終了とともにクロックの保持を解除する同期維持モードを実行することができるので、第１実施形態の信号処理回路（図４）と同様の作用効果を奏する。
なお、制御信号Ｓ１と制御信号Ｓ２の開始及び終了時点ｔ１〜ｔ４のタイミングについても、第１実施形態の場合（図３参照）と同様である。
【００８０】
上記のような選択回路３５を備えたＳｅｒＤｅｓ２５は、送信信号のループバックが可能なＳｅｒＤｅｓとして既に市販されている。
従って、本実施形態の信号処理回路（図１０）の場合には、市販のＳｅｒＤｅｓ２５の制御ポートに制御信号Ｓ２の信号線を接続するだけで構成でき、回路素子の追加を伴わないので、信号処理回路を低コストで実装できるという利点もある。
【００８１】
〔その他の変形例〕
本発明の権利範囲は、上述の実施形態（変形例を含む。）ではなく特許請求の範囲によって示され、特許請求の範囲及びその構成と均等な範囲内のすべての変更が含まれる。
例えば、上述の実施形態では、同期維持モードの制御対象であるＣＤＲ回路３３や選択回路３５が、ＭＡＣ部２３と独立したＰＭＡ部（ＳｅｒＤｅｓ）２５に搭載されている場合を例示したが、ＣＤＲ回路３３以外のＰＭＡ部２５やＰＣＳ部２６の信号処理機能を、ＭＡＣ部２３の集積回路に統合した実装であってもよい。
【００８２】
また、上述の実施形態では、本発明の信号処理回路をＰＯＮシステムの宅側装置２に搭載した場合を例示したが、本発明の信号処理回路は、ＰＯＮシステムに限らず、Ｐ２Ｐ(Point to Point)で光通信を行う回線終端装置に採用することもできる。
【符号の説明】
【００８３】
１      局側装置（ＯＬＴ）
２      宅側装置（ＯＮＵ）
２１      光トランシーバ
２２      ＰＨＹ部
２３      ＭＡＣ部
２４      ＵＮＩ
２５      ＰＭＡ部（ＳｅｒＤｅｓ）
２６      ＰＣＳ部
２７      制御部
３１      バッファ（送信側処理部）
３２      シリアル化部（送信側処理部）
３３      クロックデータ再生部（受信側処理部）
３４      パラレル化部（受信側処理部）
３５      選択回路
【図１】
2013026712.tif 000003
【図２】
2013026712.tif 000004
【図３】
2013026712.tif 000005
【図４】
2013026712.tif 000006
【図５】
2013026712.tif 000007
【図６】
2013026712.tif 000008
【図７】
2013026712.tif 000009
【図８】
2013026712.tif 000010
【図９】
2013026712.tif 000011
【図１０】
2013026712.tif 000012