(57)【要約】【課題】歩留まりを向上することができる半導体装置の製造方法を提供すること。【解決手段】実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、絶縁膜形成工程と、周縁部露出工程と、導体膜形成工程とを含む。前記絶縁膜形成工程では、半導体ウェハ上に絶縁膜を形成する。前記周縁部露出工程では、前記絶縁膜の形成後に、前記半導体ウェハの周縁部を露出させる。前記導体膜形成工程では、前記半導体ウェハにおける露出させた周縁部および前記絶縁膜上に導体膜を形成する。【選択図】図１
2013026453.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハ上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の形成後に、前記半導体ウェハの周縁部を露出させる周縁部露出工程と、
前記半導体ウェハにおける露出させた周縁部および前記絶縁膜上に導体膜を形成する導体膜形成工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記周縁部露出工程は、
前記半導体ウェハの周縁部上に形成された前記絶縁膜をウェットエッチングによって除去する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記周縁部露出工程は、
前記半導体ウェハの周縁部における局所的な凹部および／または凸部上に形成された前記絶縁膜を選択的に除去する
ことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記周縁部露出工程は、
前記半導体ウェハにおける露出させた周縁部の表面をウェットエッチングによって平坦化する平坦化工程
をさらに含むことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記導体膜上に上層絶縁膜を形成する上層絶縁膜形成工程と、
前記上層絶縁膜の形成後に、前記半導体ウェハにおける周縁部上に形成された前記導体膜を露出させる導体膜露出工程と、
前記半導体ウェハの周縁部における露出させた前記導体膜および前記上層絶縁膜上に上層導体膜を形成する上層導体膜形成工程と
をさらに含むことを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体ウェハ（以下、単に「ウェハ」と記載する）の周縁部に凹凸がある場合、ウェハ上に絶縁膜を形成すると、ウェハの周縁部上に形成される絶縁膜の表面は、ウェハの凹凸に追従した凹凸形状となっていた。
【０００３】
かかる絶縁膜上にメタル配線層等の導体膜を形成した場合、ウェハの周縁部では、ウェハおよび絶縁膜の凹凸に起因して、導体膜とウェハとが絶縁膜を介して局所的に近接する箇所が生じることがある。
【０００４】
ここで、ＲＩＥ（Reactive  Ion  Etching）によって導体膜をパターニングすると、導体膜とウェハとが局所的に近接する箇所では、ＲＩＥの際に生じるプラズマによって帯電した導体膜からウェハへの異常放電が発生することがある。
【０００５】
このとき、異常放電によって破壊された導体膜や絶縁膜等の破片は、パーティクルとなってウェハ上へ付着し、メタル配線層等のパターニング不良の原因となって歩留まりを低下させるという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２１２５２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の実施形態の目的は、歩留まりを向上することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、絶縁膜形成工程と、周縁部露出工程と、導体膜形成工程とを含む。前記絶縁膜形成工程では、半導体ウェハ上に絶縁膜を形成する。前記周縁部露出工程では、前記絶縁膜の形成後に、前記半導体ウェハの周縁部を露出させる。導体膜形成工程では、前記半導体ウェハにおける露出させた周縁部および前記絶縁膜上に導体膜を形成する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体装置の製造方法を示す断面模式図。
【図２】第２の実施形態に係る半導体装置の製造方法を示す断面模式図。
【図３】第３の実施形態に係る半導体装置の製造方法を示す断面模式図。
【発明を実施するための形態】
【００１０】
以下に、添付図面を参照して、実施形態に係る半導体装置の製造方法を詳細に説明する。以下では、半導体ウェハとして、周縁部における傾斜面（以下、「ベベル部」と記載する）に局所的な凹凸があるシリコンウェハを用い、シリコンウェハ上に、絶縁膜と導体膜とを順次積層する半導体装置の製造方法について説明する。なお、以下に示す実施形態によって本発明が限定されるものではない。
【００１１】
また、以下に記載する第１の実施形態では、シリコンウェハ上に単層の導体膜を形成する場合について説明する。また、第２の実施形態では、シリコンウェハ上に複層の導体膜を形成する場合について説明する。そして、第３の実施形態では、シリコンウェハ上に導体膜を形成する場合の変形例について説明する。なお、シリコンウェハは、半導体ウェハの一例に過ぎない。
【００１２】
（第１の実施形態）
まず、本発明の第１の実施形態について説明する。図１は、第１の実施形態に係る半導体装置の製造方法を示す断面模式図である。図１（ａ）に示すように、半導体装置の製造に用いられるシリコンウェハ１は、製造工程でベベル部に局所的な凹凸が生じることがある。
【００１３】
なお、図１では、シリコンウェハ１のベベル部に局所的な凹部が生じた場合を示している。ここで、シリコンウェハ１のベベル部よりも内周側は、各種半導体デバイスが形成されるデバイス部である。
【００１４】
このようなシリコンウェハ１の上面に、例えば、シリコン酸化膜２等の絶縁膜を形成した場合、図１（ｂ）に示すように、ベベル部に形成されるシリコン酸化膜２の表面は、シリコンウェハ１の凹凸に追従した凹凸形状となる。
【００１５】
かかるシリコン酸化膜２の上面に、例えば、メタル配線層等の導体膜を形成した場合、ベベル部では、シリコンウェハ１およびシリコン酸化膜２の凹凸に起因して、メタル配線層とシリコンウェハ１とがシリコン酸化膜２を介して局所的に近接する箇所が生じることがある。
【００１６】
ここで、ＲＩＥによってメタル配線層をパターニングすると、メタル配線層とシリコンウェハ１とが局所的に近接する箇所では、ＲＩＥの際に生じるプラズマによって帯電したメタル配線層からシリコンウェハ１へ電荷の異常放電が発生することがある。
【００１７】
また、シリコンウェハ１のベベル部に局所的な凸部が生じていた場合、ＲＩＥによってメタル配線層をパターニングすると、ベベル部の局所的な凸部が起点となって異常放電が発生することがある。
【００１８】
このとき、異常放電によって破壊されたシリコン酸化膜２やメタル配線層等の破片は、パーティクルとなってシリコンウェハ１上へ付着し、メタル配線層等のパターニング不良の原因となって歩留まりを低下させるという問題がある。
【００１９】
そこで、本実施形態では、ベベル部に凹凸が生じたシリコンウェハ１上にシリコン酸化膜２とメタル配線層とを順次積層する場合、シリコン酸化膜２の形成後に、シリコンウェハ１におけるベベル部を露出させ、シリコンウェハ１のベベル部へメタル配線層を直付けする。
【００２０】
例えば、図１（ｂ）に示すように、シリコンウェハ１の上面にシリコン酸化膜２を形成した後、ベベル部に生じた凹部を除くシリコン酸化膜２の上面にレジストマスクＭを形成する。
【００２１】
このとき、シリコン酸化膜２の上面へスピンコートによってフォトレジストを塗布し、フォトリソグラフィー技術を用いてフォトレジストにおけるベベル部の凹部に対応する箇所が開口されたレジストマスクＭを形成する。
【００２２】
なお、シリコンウェハ１のベベル部に局所的な凸部が生じた場合には、シリコンウェハ１の上面にシリコン酸化膜２を形成した後、ベベル部に生じた局所的な凸部を除くシリコン酸化膜２の上面にレジストマスクＭを形成する。
【００２３】
続いて、レジストマスクＭの開口された箇所へ所定のエッチャント（薬液）Ｌを噴射することにより、シリコンウェハ１のベベル部における局所的な凹凸（ここでは、凹部）上に形成されたシリコン酸化膜２を選択的に除去した後、レジストマスクＭを剥離する。
【００２４】
ここで、酸化シリコン（ＳｉＯＸ）をウェットエッチングする場合には、エッチャントＬとして、例えば、ＮＨ４ＦおよびＨＦの混合液を用いる。これにより、図１（ｃ）に示すように、シリコンウェハ１のベベル部における局所的な凹凸（ここでは、凹部）が露出する。
【００２５】
なお、ウェットエッチングの対象がＴｉの場合には、エッチャントＬとして、例えば、Ｈ２Ｏ２を用いる。また、ウェットエッチングの対象がＳｉＮ，ＳｉＣＮの場合には、エッチャントＬとして、例えば、Ｈ３ＰＯ４およびＨＮＯ３の混合液を用いる。また、ウェットエッチングの対象がＳｉＯＸ，ＳｉＣＯＨの場合には、エッチャントとして、例えば、ＮＨ４ＦおよびＨＦの混合液を用いる。
【００２６】
続いて、図１（ｄ）に示すように、シリコンウェハ１における露出させたベベル部およびシリコン酸化膜２の上面に、メタル配線層３を形成する。これにより、シリコンウェハ１のベベル部における凹部には、メタル配線層３が直付けされる。
【００２７】
続いて、メタル配線層３の上面に、シリコン窒化膜４およびシリコン酸化膜５等の上層絶縁膜を順次形成する。その後、図１（ｅ）に示すように、デバイス部におけるシリコン酸化膜２,メタル配線層３、上層絶縁膜（シリコン窒化膜４,シリコン酸化膜５）に対してフォトリソグラフィー技術およびＲＩＥを用いて所定のパターニングを施す。
【００２８】
このとき、ＲＩＥによってプラズマが生じても、前述したようにベベル部におけるメタル配線層３がシリコンウェハ１へ直付けされているのでシリコンウェハ１がアースとなる。これにより、本実施形態では、ＲＩＥを行った場合に、ベベル部におけるメタル配線層３の電位が接地電位となるので、ベベル部におけるメタル配線層３が異常放電を起こすことがない。
【００２９】
このように、本実施形態では、ベベル部におけるメタル配線層３の異常放電によって破壊されたシリコン酸化膜２やメタル配線層３等の破片がパーティクルとなってデバイス部へ付着することを未然に防止することで歩留まりを向上させることができる。
【００３０】
また、本実施形態では、レジストマスクＭの開口された箇所へ選択的にエッチャントＬを噴射してベベル部の局所的な凹凸上に形成されたシリコン酸化膜２を除去するので、ウェットエッチングに使用するエッチャントＬの使用量を最小限に抑えることができる。
【００３１】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図２は、第２の実施形態に係る半導体装置の製造方法を示す断面模式図である。なお、図２では、図１に示す構成要素と同様の構成要素に対して同一の符号を付している。以下では、図１（ｄ）に示す上層絶縁膜（シリコン窒化膜４,シリコン酸化膜５）上に、上層導体膜として上層メタル配線層を形成する場合について説明する。
【００３２】
図１（ｄ）に示すように、ベベル部に局所的な凹凸（ここでは、凹部）が生じたシリコンウェハ１上に、シリコン酸化膜２，メタル配線層３（以下、「下層メタル配線層３」と記載する），シリコン窒化膜４，シリコン酸化膜５を順次積層した場合、ベベル部では、最上層のシリコン酸化膜５に局所的な凹凸が生じる場合がある。
【００３３】
かかる場合、最上層のシリコン酸化膜５上に上層メタル配線層を形成すると、最上層のシリコン酸化膜５におけるベベル部の凹凸に起因して、ベベル部では、上層メタル配線層と下層メタル配線層３とがシリコン酸化膜５を介して局所的に近接することがある。
【００３４】
ここで、上層メタル配線層をＲＩＥによってパターニングすると、ＲＩＥの際に生じるプラズマによって帯電した上層メタル配線層から下層メタル配線層３への異常放電が発生することがある。そして、異常放電により破壊されたベベル部における上層メタル配線層の破片等は、デバイス部における上層メタル配線層上等にパーティクルとなって付着して歩留まりが低下する原因となる。
【００３５】
また、シリコンウェハ１のベベル部に局所的な凸部が生じていた場合、上層メタル配線層をＲＩＥによってパターニングすると、ベベル部の局所的な凸部が起点となって異常放電が発生することがある。
【００３６】
そこで、本実施形態では、図１（ｄ）に示す最上層のシリコン酸化膜５の上面に上層メタル配線層を形成する場合、ベベル部の下層メタル配線層３を露出させ、下層メタル配線層３へ上層メタル配線層を直付けする。
【００３７】
具体的には、図２（ａ）に示すように、最上層のシリコン酸化膜５を形成した後、ベベル部に生じた凹部を除くシリコン酸化膜５の上面にレジストマスクＭを形成する。
【００３８】
例えば、最上層のシリコン酸化膜５の上面へスピンコートによってフォトレジストを塗布し、フォトリソグラフィー技術を用いてフォトレジストにおけるベベル部の凹部に対応する箇所が開口されたレジストマスクＭを形成する。なお、シリコンウェハ１のベベル部に局所的な凸部が生じていた場合には、フォトレジストにおけるベベル部の凸部に対応する箇所が開口されたレジストマスクＭを形成する。
【００３９】
続いて、レジストマスクＭの開口された箇所へ所定のエッチャントＬ（ここでは、ＮＨ４ＦおよびＨＦの混合液）を噴射することにより、ベベル部の局所的な凹凸（ここでは、凹部）における最上層のシリコン酸化膜５を選択的に除去する。
【００４０】
さらに、レジストマスクＭの開口された箇所へ所定のエッチャントＬ（ここでは、Ｈ３ＰＯ４およびＨＮＯ３の混合液）を噴射することにより、ベベル部の局所的な凹凸（ここでは、凹部）におけるシリコン窒化膜４を選択的に除去した後、レジストマスクＭを剥離する。これにより、図２（ｂ）に示すように、下層メタル配線層３のベベル部における凹部が露出する。
【００４１】
続いて、図２（ｃ）に示すように、下層メタル配線層３における露出させたベベル部および最上層のシリコン酸化膜５の上面に、上層メタル配線層６を形成する。これにより、下層メタル配線層３のベベル部における局所的な凹凸（ここでは、凹部）には、上層メタル配線層６が直付けされる。
【００４２】
その後、図２（ｄ）に示すように、デバイス部におけるシリコン酸化膜２,下層メタル配線層３、上層絶縁膜（シリコン窒化膜４,シリコン酸化膜５）、上層メタル配線層６に対してフォトリソグラフィー技術およびＲＩＥを用いて所定のパターニングを施す。
【００４３】
このとき、ＲＩＥによってプラズマが生じても、前述したようにベベル部における上層メタル配線層６が下層メタル配線層３へ直付けされているので下層メタル配線層３およびシリコンウェハ１がアースとなる。
【００４４】
これにより、本実施形態では、ＲＩＥを行った場合に、ベベル部における上層メタル配線層６の電位が接地電位となるので、ベベル部における上層メタル配線層６が異常放電を起こすことがない。
【００４５】
このように、本実施形態では、ベベル部における上層メタル配線層６の異常放電によって破壊された上層メタル配線層６等の破片がパーティクルとなってデバイス部へ付着することを未然に防止することで歩留まりを向上させることができる。
【００４６】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図３は、第３の実施形態に係る半導体装置の製造方法を示す断面模式図である。なお、図３では、図１に示す構成要素と同様の構成要素に対して同一の符号を付している。
【００４７】
本実施形態における半導体装置の製造方法は、図１（ｂ）に示すシリコンウェハ１のベベル部に形成されたシリコン酸化膜２に対して行うウェットエッチングの手順が第１の実施形態とは異なる。
【００４８】
具体的には、図３（ａ）に示すように、ベベル部に局所的な凹凸（ここでは、凹部）が生じたシリコンウェハ１の上面にシリコン酸化膜２を形成する。続いて、図３（ｂ）に示すように、ベベル部を除くシリコン酸化膜２の上面、すなわち、デバイス部におけるシリコン酸化膜２の上面にレジストマスクＭを形成する。
【００４９】
そして、レジストマスクＭ越しにシリコン酸化膜２へ所定のエッチャントＬ（ここでは、ＮＨ４ＦおよびＨＦの混合液）を噴射する。このときのウェットエッチングにより、シリコンウェハ１のベベル部を露出させるとともに、シリコンウェハ１のベベル部における凹凸を平坦化させる。
【００５０】
続いて、図３（ｃ）に示すように、シリコンウェハ１における露出させたベベル部の上面およびシリコン酸化膜２の上面に下層メタル配線層３を形成する。これにより、シリコンウェハ１の平坦化されたベベル部には、下層メタル配線層３が直付けされる。
【００５１】
続いて、下層メタル配線層３の上面に、シリコン窒化膜４およびシリコン酸化膜５等の上層絶縁膜を順次形成する。その後、図３（ｄ）に示すように、デバイス部におけるシリコン酸化膜２,下層メタル配線層３、上層絶縁膜（シリコン窒化膜４,シリコン酸化膜５）に対してフォトリソグラフィー技術およびＲＩＥを用いて所定のパターニングを施す。
【００５２】
このとき、ＲＩＥによってプラズマが生じても、前述したようにベベル部における下層メタル配線層３がシリコンウェハ１へ直付けされているのでシリコンウェハ１がアースとなる。
【００５３】
これにより、本実施形態では、ＲＩＥを行った場合に、ベベル部における下層メタル配線層３の電位が接地電位となるので、ベベル部における下層メタル配線層３が異常放電を起こすことがない。
【００５４】
このように、本実施形態では、ベベル部における下層メタル配線層３の異常放電によって破壊されたシリコン酸化膜２や下層メタル配線層３等の破片がパーティクルとなってデバイス部へ付着することを未然に防止することで歩留まりを向上させることができる。
【００５５】
しかも、本実施形態では、シリコンウェハ１のベベル部における局所的な凹凸をウェットエッチングによって平坦化した後に、シリコンウェハ１上へシリコン酸化膜２，下層メタル配線層３，シリコン窒化膜４，シリコン酸化膜５を順次積層する。これにより、最上層のシリコン酸化膜５のベベル部に局所的な凹凸が生じることを防止することができる。
【００５６】
したがって、本実施形態によれば、最上層のシリコン酸化膜５上に、例えば、上層メタル配線層６等の導体層を形成した場合、下層メタル配線層３と上層メタル配線層６とが局所的に近接することがない。
【００５７】
このように、本実施形態によれば、下層メタル配線層３と上層メタル配線層６とが局所的に近接することがないので、上層メタル配線層６をＲＩＥによってパターニングした際、ベベル部における上層メタル配線層６での異常放電の発生を抑制することができる。
【００５８】
また、本実施形態では、シリコンウェハ１のベベルに局所的な凸部が生じていた場合であっても、かかる凸部をウェットエッチングによって平坦化するので、かかる凸部が異常放電の起点になることがない。
【００５９】
なお、上層メタル配線層６を形成する場合、下層メタル配線層３におけるベベル部をウェットエッチングによって露出させ、下層メタル配線層３へ上層メタル配線層６を直付けしてもよい。
【００６０】
このように、ベベル部で上層メタル配線層６を下層メタル配線層３へ直付けすることにより、上層メタル配線層６のベベル部で異常放電が発生することをより確実に防止することができる。
【００６１】
上述したように、第１〜第３の実施形態では、ベベル部に局所的な凹凸がある半導体ウェハ上に、絶縁膜と導体膜とを順次積層する場合、半導体ウェハ上に絶縁膜を形成した後、半導体ウェハのベベル部を露出させる。そして、絶縁膜上に導体膜を形成する場合、ベベル部では、半導体ウェハへ導体膜を直付けする。
【００６２】
これにより、導体膜をＲＩＥによってパターニングした際、導体膜のベベル部で異常放電が発生することを防止することが可能となる。したがって、本実施形態によれば、異常放電によって生じる絶縁膜や導体膜の破片がパーティクルとなってデバイス部へ付着することを未然に防止することによって歩留まりを向上させることができる。
【００６３】
また、本実施形態では、半導体ウェハのベベル部やベベル部における導体膜をウェットエッチングによって露出させる。これにより、例えば、半導体ウェハのベベル部やベベル部における導体膜をＣＭＰ（Chemical  Mechanical  Polishing）等の機械的研磨法によって露出させる場合に比べ、スクラッチのような大きな凹凸の無い、より滑らかな露出面を形成することができる。
【００６４】
したがって、本実施形態によれば、ベベル部に局所的な凹凸が生じることがなく、半導体ウェハのベベル部やベベル部における導体膜よりもさらに上層に形成される導体膜と、下層側の導体膜や半導体ウェハとが局所的に近接することを防止することができる。
【００６５】
また、一般的に、ウェットエッチングは、ＣＭＰ等の機械的研磨法に比べて安価な費用で半導体ウェハのベベル部やベベル部における導体膜を露出させることが可能なため、本実施形態によれば半導体装置の製造コストを低減することができる。
【００６６】
なお、第１〜第３の実施形態におけるウェットエッチングに代えてＣＭＰによって半導体ウェハのベベル部やベベル部における導体膜を露出させてもよい。このように、ウェットエッチングをＣＭＰに代えても、半導体ウェハのベベル部へ導体膜を直付けすることができ、ベベル部における導体膜へ上層導体膜を直付けすることができる。
【００６７】
したがって、ウェットエッチングをＣＭＰに代えた場合であっても、ＲＩＥによるパターニングの際に、ベベル部で異常放電が発生することを防止することによって歩留まりを向上させることができる。
【００６８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６９】
１  シリコンウェハ、  ２  シリコン酸化膜、  ３  メタル配線層（下層メタル配線層）、  ４  シリコン窒化膜（上層絶縁膜）、  ５  シリコン酸化膜（上層絶縁膜）、
６  上層メタル配線層、  Ｍ  レジストマスク、  Ｌ  エッチャント
【図１】
2013026453.tif 000003
【図２】
2013026453.tif 000004
【図３】
2013026453.tif 000005