(57)【要約】【課題】本発明は、インバータ回路を２個並列に設けて運転するとき、パルス溶接法でベース電流からピーク電流に切り換わるとき、出力電流に波形ひずみが生じる。【解決手段】  直流電源回路と、第１のインバータ回路、第１の主変圧器、第１の２次整流回路、第１の出力電流検出回路及び第１の直流リアクトルで第１の電源主回路を形成し、直流電源回路と出力端子との間に、前記第１の電源主回路と同一構成の第２の電源主回路を並列に設け、溶接電流指令値を第２の出力電流検出値で減算し第１の溶接電流指令値とする溶接電流指令減算回路と、第１の溶接電流指令値に基づいて第１のインバータ回路を制御する第１の出力制御回路と、溶接電流指令値を１／２にして第２の溶接電流指令値とする溶接電流除算回路と、第２の溶接電流指令値に基づいて第２のインバータ回路を制御する第２の出力制御回路と、を備えたことを特徴とするアーク加工用電源装置である。【選択図】  図１
2013116495.tif 000002
【特許請求の範囲】
【請求項１】
商用交流電源を整流・平滑して直流電圧を出力する直流電源回路と、前記直流電圧を高周波交流電圧に変換する第１のインバータ回路と、前記第１のインバータ回路の出力をアーク加工に適した高周波交流電圧に変換する第１の主変圧器と、前記第１の主変圧器の出力を整流する第１の２次整流回路と、前記整流された出力を平滑する第１の直流リアクトルと、前記整流された出力を検出し第１の出力電流検出信号として出力する第１の出力電流検出回路と、前記直流電源回路と出力端子との間に、第２のインバータ回路、第２の主変圧器、第２の２次整流回路、第２の直流リアクトル及び第２の出力電流検出回路を並列に設け、溶接電流指令値を第２の出力電流検出値で減算し第１の溶接電流指令値として出力する溶接電流指令減算回路と、前記第１の溶接電流指令値に基づいて前記第１のインバータ回路を出力制御する第１の出力制御回路と、前記溶接電流指令値を１／２にして第２の溶接電流指令値として出力する溶接電流除算回路と、前記第２の溶接電流指令値に基づいて前記第２のインバータ回路を出力制御する第２の出力制御回路と、を備えたことを特徴とするアーク加工用電源装置。
【請求項２】
前記溶接電流除算回路は、前記溶接電流指令値が予め定めた基準値より小さいとき、前記第２の溶接電流指令値を零にし、前記溶接電流指令値が前記基準値より大きいとき、前記溶接電流指令値を１／２にして前記第２の溶接電流指令値として出力する、ことを特徴とする請求項１記載のアーク加工用電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に内蔵されているインバータ回路を２個並列に設けて、並列運転するアーク加工用電源装置に関するものである。
【背景技術】
【０００２】
アーク加工用電源装置において、出力電流の増大の要求に対してインバータ回路を２個並列に設け並列運転で対応してきた。
【０００３】
図６は、インバータ回路、主変圧器、２次整流回路及び直流リアクトルで形成される電源主回路を２つ並列に設けた従来技術のアーク加工用電源装置である。図６において、商用交流電源ＡＣを整流して直流電圧を出力する１次整流回路ＤＲ１と、直流電圧を平滑する平滑コンデンサＣ１とで直流電源回路が形成される。
【０００４】
図６に示す、第１のインバータ回路ＩＮＶ１、第１の主変圧器ＩＮＴ１、第１の２次整流回路ＤＲ２及び第１の直流リアクトルＤＣＬ１で第１の電源主回路を形成する。そして、例えば、ブリッジ接続された第１のインバータ回路は、図示省略の第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４によって形成され、第１の主変圧器ＩＮＴ１は、第１のインバータ回路ＩＮＶ１によって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、第１の２次整流回路ＤＲ２は、第１の主変圧器ＩＮＴ１の出力を整流し第１の直流リアクトルＤＣＬ１を介してトーチＴＨと被加工物Ｍとの間に電力を供給する。
【０００５】
図６に示す、第２のインバータ回路、第２の主変圧器ＩＮＴ２、第２の２次整流回路ＤＲ３及び第２の直流リアクトルＤＣＬ２で第２の電源主回路を形成し、直流電源回路と出力端子との間に第２の電源主回路を並列に設け、第２のインバータ回路は、図示省略の第５のスイッチング素子ＴＲ５乃至第８のスイッチング素子ＴＲ８によって形成され、第２の主変圧器ＩＮＴ２は、第２のインバータ回路によって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、第２の２次整流回路ＤＲ３は、第２の主変圧器ＩＮＴ２の出力を整流して第２の直流リアクトルＤＣＬ２を介してトーチＴＨと被加工物Ｍとの間に電力を供給する。
【０００６】
第１の出力電流検出回路ＩＤ１は、第１の主変圧器ＩＮＴ１の２次側の整流された出力電流を検出して第１の出力電流検出信号Ｉｄ１として出力し、第２の出力電流検出回路ＩＤ２は、第２の主変圧器ＩＮＴ２の２次側の整流された出力電流を検出して第２の出力電流検出信号Ｉｄ２として出力する。
【０００７】
溶接電流指令分割回路ＩＲＢは、溶接電流指令回路ＩＲからの溶接電流指令値Ｉｒの値を、例えば、溶接電流指令値Ｉｒの値を１／２にし、第１の溶接電流分割指令値Ｉｒ１と第２の溶接電流分割指令値Ｉｒ２とに分割して出力する。
【０００８】
第１の出力制御回路ＳＣ１は、第１のインバータ回路を第１の溶接電流分割指令値Ｉｒ１と第１の出力電流検出値Ｉｄ１との誤差増幅値に基づいて出力制御し、第２の出力制御回路ＳＣ２は、第２のインバータ回路を第２の溶接電流分割指令値Ｉｒ２と第２の出力電流検出値Ｉｄ２との誤差増幅値に基づいて出力制御する。
【０００９】
図７は、従来技術の動作を説明する波形図である。図７において、図７（Ａ）は、起動信号Ｔｓを示し、同図（Ｂ）は、溶接電流指令値Ｉｒを示し、同図（Ｃ）は、第１の溶接電流分割指令値Ｉｒ１を示し、同図（Ｄ）は、第１の出力電流検出値Ｉｄ１を示し、同図（Ｅ）は、第２の溶接電流分割指令値Ｉｒ２を示し、同図（Ｆ）は、第２の出力電流検出値Ｉｄ２を示し、同図（Ｇ）は、出力電流Ｉｏを示す。
【００１０】
次に、図７の波形図を用いて従来技術の動作について説明する。
図７（Ａ）に示す時刻ｔ＝ｔ１において、起動信号ＴｓのＨｉｇｈレベルに応じて第１の出力制御回路ＳＣ１及び第２の出力制御回路ＳＣ２は起動する。溶接電流指令分割回路ＩＲＢは、溶接電流指令値Ｉｒを１／２にして、同図（Ｃ）に示す第１の溶接電流分割指令値Ｉｒ１と同図（Ｅ）に示す第２の溶接電流分割指令値Ｉｒ２とに分割して出力する。
【００１１】
時刻ｔ＝ｔ２において、第１の溶接電流分割指令値Ｉｒ１の値がパルス状に急激に増加すると、第１の出力制御回路ＳＣ１は、急激に増加した第１の溶接電流分割指令値Ｉｒ１と図７（Ｄ）に示す第１の出力電流検出値Ｉｄ１とを比較する。このとき、第１の溶接電流分割指令値Ｉｒ１が急激に増加することで第１の出力電流検出値Ｉｄ１には、フィード・バック制御の応答性の遅れ等により大きなオーバーシュートが発生する。
【００１２】
さらに、時刻ｔ＝ｔ２において、第２の溶接電流分割指令値Ｉｒ２の値もパルス状に急激に増加すると、第２の出力制御回路ＳＣ２、急激に増加した第２の溶接電流分割指令値Ｉｒ２と図７（Ｆ）に示す第２の出力電流検出値Ｉｄ２とを比較する。このとき、第２の溶接電流分割指令値Ｉｒ２が急激に増加することで第２の出力電流検出値Ｉｄ２には、フィード・バック制御の応答性の遅れ等により大きなオーバーシュートが発生する。
【００１３】
このとき、第１の出力制御回路ＳＣ１のフィード・バック制御と第２の出力制御回路ＳＣ２のフィード・バック制御とは個別（非同期）に制御するので、第１の出力電流検出値Ｉｄ１のオーバーシュートの発生時期と第２の出力電流検出値Ｉｄ２のオーバーシュートの発生時期とでズレが生じ、このズレにより第１の出力電流検出値Ｉｄ１と第２の出力電流検出値Ｉｄ２とを加算した図７（Ｇ）に示す出力電流Ｉｏには、波形ひずみが発生する。
【００１４】
つぎに、時刻ｔ＝ｔ５において、第１の溶接電流分割指令値Ｉｒ１の値がパルス状に減少すると、第１の出力制御回路ＳＣ１は、急激に減少した第１の溶接電流分割指令値Ｉｒ１と図７（Ｄ）に示す第１の出力電流検出値Ｉｄ１とを比較する。このとき、第１の溶接電流分割指令値Ｉｒ１が急激に減少することで第１の出力電流検出値Ｉｄ１には、フィード・バック制御の応答性の遅れ等により大きなアンダーシュートが発生する。
【００１５】
さらに、時刻ｔ＝ｔ５おいて、第２の溶接電流分割指令値Ｉｒ２の値もパルス状に急激に減少すると、第２の出力制御回路ＳＣ２は、急激に減少した第２の溶接電流分割指令値Ｉｒ２と図７（Ｆ）に示す第２の出力電流検出値Ｉｄ２とを比較する。このとき、第２の溶接電流分割指令値Ｉｒ２が急激に減少することで第２の出力電流検出値Ｉｄ２には、フィード・バック制御の応答性の遅れ等により大きなアンダーシュートが発生する。
【００１６】
このとき、第１の出力制御回路ＳＣ１のフィード・バック制御と第２の出力制御回路ＳＣ２のフィード・バック制御とは個別（非同期）に制御するので、第１の出力電流検出値Ｉｄ１のアンダーシュートの発生時期と第２の出力電流検出値Ｉｄ２のアンダーシュートとの発生時期とでズレが生じ、このズレにより加算した図７（Ｇ）に示す出力電流Ｉｏには、波形ひずみが発生する。
【００１７】
上述の対策として、パルス溶接法のベース電流からピーク電流、又はピーク電流からベース電流に切り換わるとき、第１の溶接電流分割指令値Ｉｒ１及び第２の溶接電流分割指令値Ｉｒ２に傾きを設けて、出力電流のオーバーシュート又はアンダーシュートを抑制している。（例えば、特許文献１）
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開平６−１９０５６２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
大容量のＴＩＧ溶接電源又はプラズマ溶接電源等において、インバータ回路を形成する半導体スイッチング素子（例えば、ＩＧＢＴ素子等）に、大容量のスイッチング素子が少なく、安定供給に不安があるためインバータ回路を並列に設けて対応していた。
【００２０】
しかし、インバータ回路（例えば、インバータ回路を２台並列運転）を常時並列で運転するとき、小電流領域から大電流領域（例えば、パルス溶接法のベース電流からピーク電流）に切り換わり第１の溶接電流分割指令値が急峻に増加するとき、この急峻に増加した第１の溶接電流分割指令値と第１の出力電流検出値とを比較してフィード・バック制御を行うとき応答性の遅れにより第１の出力電流検出値にオーバーシュートが発生する、と共に第２の出力電流検出値にオーバーシュートが発生する。このとき、第１の出力制御回路及び第２の出力制御回路のフィード・バック制御は個別（非同期）に制御し、この非同期の不安定な状態で第１の出力電流と第２の出力電流とを加算した出力電流には、各オーバーシュートの発生時期のズレにより波形ひずみが発生する。また、大電流領域から小電流領域（例えば、パルス溶接法のピーク電流からベース電流）に切り換わるときにも、出力電流に波形ひずみが発生する。
【００２１】
上記の出力電流の波形ひずみの発生を抑制するために、従来では第１の溶接電流分割指令値と第２の溶接電流分割指令値とに傾きを設けて、オーバーシュートを抑制していた。
しかし、パルス溶接法において、傾きを設けると周期的に高い電流（パルス電流）を流すことによる深い溶け込みが確保できなくなり、アークの集中も減少するので高速溶接が困難になり溶接性が落ちてしまう。
【００２２】
そこで、本発明では、小電流領域から大電流領域、又は小電流領域から大電流領域に切り換わるとき、出力電流に波形ひずみが生じないアーク加工用電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上述した課題を解決するために、第１の発明は、商用交流電源を整流・平滑して直流電圧を出力する直流電源回路と、前記直流電圧を高周波交流電圧に変換する第１のインバータ回路と、前記第１のインバータ回路の出力をアーク加工に適した高周波交流電圧に変換する第１の主変圧器と、前記第１の主変圧器の出力を整流する第１の２次整流回路と、前記整流された出力を平滑する第１の直流リアクトルと、前記整流された出力を検出し第１の出力電流検出信号として出力する第１の出力電流検出回路と、前記直流電源回路と出力端子との間に、第２のインバータ回路、第２の主変圧器、第２の２次整流回路、第２の直流リアクトル及び第２の出力電流検出回路を並列に設け、溶接電流指令値を第２の出力電流検出値で減算し第１の溶接電流指令値として出力する溶接電流指令減算回路と、前記第１の溶接電流指令値に基づいて前記第１のインバータ回路を出力制御する第１の出力制御回路と、前記溶接電流指令値を１／２にして第２の溶接電流指令値として出力する溶接電流除算回路と、前記第２の溶接電流指令値に基づいて前記第２のインバータ回路を出力制御する第２の出力制御回路と、を備えたことを特徴とするアーク加工用電源装置である。
【００２４】
第２の発明は、前記溶接電流除算回路は、前記溶接電流指令値が予め定めた基準値より小さいとき、前記第２の溶接電流指令値を零にし、前記溶接電流指令値が前記基準値より大きいとき、前記溶接電流指令値を１／２にして前記第２の溶接電流指令値として出力する、ことを特徴とする請求項１記載のアーク加工用電装置である。
【発明の効果】
【００２５】
第１の発明によれば、２台のインバータ回路を常時並列運転するとき、小電流領域から大電流領域（例えば、パルス溶接法のベース電流からピーク電流）に急峻に切り換わるとき、第１の出力電流のアンダーシュート（負の電力）と第２の出力電流のオーバーシュート（正の電力）との値が略同一になるので、２つの電流を加算した出力電流には、アンダーシュート及びオーバーシュートの発生が抑制される。
さらに、大電流領域から小電流領域（例えば、ピーク電流からベース電流）に切り換わるとき、第１の出力電流のオーバーシュート（正の電力）と第２の出力電流のアンダーシュート（負の電力）との値が略同一になるので、上記と同様に２つの電流を加算した出力電流には、オーバーシュート及びアンダーシュートの発生が抑制されるので、出力電流に波形ひずみが生じにくくなり、溶接の品質が大きく向上する。
【００２６】
第２の発明によれば、インバータ回路の並列運転において、溶接電流指令値が予め定めた基準値より小さい小電流領域ではインバータ回路を単独運転、基準値より大きい大電流領域ではインバータ回路を並列運転で行うとき、単独運転から並列運転に切り換わるとき、第１の出力電流のアンダーシュート（負の電力）と第２の出力電流のオーバーシュート（正の電力）との値が略同一になるので、単独運転から並列運転に切り換わるときに加算する出力電流には、アンダーシュート及びオーバーシュートの発生が抑制される。さらに、並列運転から単独運転に切り換わるときも上記と同様の効果を有するので、出力電流に波形ひずみが生じにくくなり、溶接の品質が大きく向上する。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態１に係るアーク加工用電源装置の電気接続図である。
【図２】実施形態１の動作を説明する波形図である。
【図３】本発明の実施形態２に係るアーク加工用電源装置の電気接続図である。
【図４】実施形態２の指令値対応溶接電流指令減算回路の詳細図である。
【図５】実施形態２の動作を説明する波形図である。
【図６】従来技術のアーク加工用電源装置の電気接続図である。
【図７】従来技術の動作を説明する波形図である。
【発明を実施するための形態】
【００２８】
図１及び図２を参照して本発明の実施形態１について説明する。
図１は、本発明の実施形態に係るアーク加工用電源装置の電気接続図である。同図において、図６に示す従来技術のアーク加工用電源装置の電気接続図と同一符号の構成物は、同一動作を行うので説明は省略し、符号の相違する構成物についてのみ説明する。
【００２９】
図１に示す溶接電流指令減算回路ＳＩは、溶接電流指令値Ｉｒを第２の出力電流検出回路ＩＤ２で検出した第２の出力電流検出値Ｉｄ２で減算して第１の溶接電流指令値Ｉｒｓを算出する。
【００３０】
図１に示す溶接電流除算回路ＩＲＤは、溶接電流指令値Ｉｒを２で除算し、１／２にして第２の溶接電流指令値Ｉｒｄとして出力する。
【００３１】
図２は、実施形態１の動作を説明する波形図である。
図２において、図２（Ａ）は、起動信号Ｔｓを示し、同図（Ｂ）は、溶接電流指令値Ｉｒを示し、同図（Ｃ）は、第２の溶接電流指令値Ｉｒｄを示し、同図（Ｄ）は、第２の出力電流検出値Ｉｄ２を示し、同図（Ｅ）は、第１の溶接電流指令値Ｉｒｓを示し、同図（Ｆ）は、第１の出力電流検出値Ｉｄ１を示し、同図（Ｇ）は、出力電流Ｉｏを示す。
【００３２】
図１及び図２を参照して本発明の実施形態１の動作について説明する。
図２（Ａ）に示す時刻ｔ＝ｔ１において、起動スイッチＴＳから起動信号Ｔｓが出力されると、第１の出力制御回路ＳＣ１及び第２の出力制御回路ＳＣ２は動作を開始する。図１に示す溶接電流除算回路ＩＲＤは、溶接電流指令値Ｉｒを２で除算し、１／２にして第２の溶接電流指令値Ｉｒｄとして出力する。
【００３３】
時刻ｔ＝ｔ２のとき、図２（Ｂ）に示す溶接電流指令値Ｉｒがパルス状に急激に増加すると、同図（Ｃ）に示す第２の溶接電流指令値Ｉｒｄもパルス状に急激に増加する。そして、第２の出力制御回路ＳＣ２は、急激に増加した同図（Ｃ）に示す第２の溶接電流指令値Ｉｒｄと同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２とを比較して第２のインバータ回路ＩＮＶ２を出力制御する。このとき、第２の溶接電流指令値Ｉｒｄがパルス状に急激に増加すると同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２には、フィード・バック制御の応答性の遅れによりオーバーシュートが発生する。
【００３４】
図１に示す溶接電流指令減算回路ＳＩは、図２（Ｂ）に示す溶接電流指令値Ｉｒを同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２で減算し、同図（Ｅ）に示す溶接電流指令値Ｉｒｓとして出力する。このとき、第１の出力制御回路ＳＣ１は、同図（Ｅ）に示す溶接電流指令値Ｉｒｓに基づいて第１のインバータ回路ＩＮＶ１を出力制御すると、同図（Ｆ）に示す第１の出力電流検出値Ｉｄ１にはアンダーシュートが発生する。
【００３５】
このとき、第１の出力制御回路及び第２の出力制御回路のフィード・バック制御は、並列運転のとき同期するので、オーバーシュートとアンダーシュートとの発生時期の略同一になり、且つ、第１の出力電流検出値のアンダーシュートの値（負の電力）と第２の出力電流検出値のオーバーシュートとの値（正の電力）とが略同一になるので、加算された出力電流は、アンダーシュートとオーバーシュートとが加算することで相殺され、出力電流に大きな波形ひずみが生じなくなる。
【００３６】
続いて、時刻ｔ＝ｔ５のとき、図２（Ｂ）に示す溶接電流指令値Ｉｒがパルス状に急激に減少すると、同図（Ｃ）に示す第２の溶接電流指令値Ｉｒｄもパルス状に急激に増加する。そして、第２の出力制御回路ＳＣ２は、急激に減少した同図（Ｃ）に示す第２の溶接電流指令値Ｉｒｄと同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２とを比較して第２のインバータ回路ＩＮＶ２を出力制御する。このとき、同図（Ｃ）に示す第２の溶接電流指令値Ｉｒｄがパルス状に急激に減少すると同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２には、フィード・バック制御の応答性の遅れによりアンダーシュートが発生する。
【００３７】
図１に示す溶接電流指令減算回路ＳＩは、図２（Ｂ）に示す溶接電流指令値Ｉｒを同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２で減算し、同図（Ｅ）に示す溶接電流指令値Ｉｒｓとして出力する。このとき、第１の出力制御回路ＳＣ１は、同図（Ｅ）に示す溶接電流指令値Ｉｒｓに基づいて第１のインバータ回路ＩＮＶ１を出力制御すると、同図（Ｆ）に示す第１の出力電流検出値Ｉｄ１にはオーバーシュートが発生する。
【００３８】
このとき、オーバーシュートとアンダーシュートとの発生時期が略同一になり、且つ、第１の出力電流検出値のオーバーシュートとの値（正の電力）と第２の出力電流検出値のアンダーシュートの値（負の電力）と略同一になるので、加算された出力電流は、アンダーシュート及びオーバーシュートとが加算することで相殺されるので、出力電流に大きな波形ひずみが生じなくなる。
【００３９】
「実施形態２」
つぎに、実施形態２の動作について、図３から図５を用いて説明し、実施形態１と同一動作の説明は省略し、相違する動作についてのみ説明する。
【００４０】
図は、（指令値対応）溶接電流指令減算回路ＳＩＡの詳細図であり、比較回路ＣＰ、基準値発生回路ＩＲＦ、減算回路ＳＩにて形成され、比較回路ＣＰは、溶接電流指令値Ｉｒが予め定めた基準値Ｉｒｆより大きいとき比較信号ＣｐをＨｉｇｈレベルにして出力する。減算回路ＳＩは、溶接電流指令値Ｉｒを第２の出力電流検出値Ｉｄ２で減算し溶接電流指令値Ｉｒｓとして出力する。
【００４１】
図３に示す（指令値対応）溶接電流除算回路ＩＲＡは、比較信号ＣｐがＬｏｗレベルのとき溶接電流指令値Ｉｒａを零にし、比較信号ＣｐがＨｉｇｈレベルのとき溶接電流指令値Ｉｒを２で除算し、１／２にして第２の溶接電流指令値Ｉｒａとして出力する。
【００４２】
図５は、実施形態２の動作を説明する波形図である。
図５において、図５（Ａ）は、起動信号Ｔｓを示し、同図（Ｂ）は、溶接電流指令値Ｉｒを示し、同図（Ｃ）は、第２の溶接電流指令値Ｉｒａを示し、同図（Ｄ）は、第２の出力電流検出値Ｉｄ２を示し、同図（Ｅ）は、第１の溶接電流指令値Ｉｒｓを示し、同図（Ｆ）は、第１の出力電流検出値Ｉｄ１を示し、同図（Ｇ）は、出力電流Ｉｏを示す。
【００４３】
図３から図５を参照して本発明の実施形態２の動作について説明する。
図５（Ａ）に示す時刻ｔ＝ｔ１において、起動スイッチＴＳから起動信号Ｔｓに応じて第１の出力制御回路ＳＣ１及び第２の出力制御回路ＳＣ２は起動する。図４に示す比較回路ＣＰは、溶接電流指令値Ｉｒと基準値Ｉｒｆとを比較し、溶接電流指令値Ｉｒが基準値Ｉｒｆより小さいとき、比較信号ＣｐをＬｏｗレベルにして出力する。
【００４４】
図３に示す（指令値対応）溶接電流除算回路ＩＲＡは、比較信号ＣｐがＬｏｗレベルのとき溶接電流指令値Ｉｒａを零にする。このとき、図５（Ｂ）に示す溶接電流指令値Ｉｒと同図（Ｅ）に示す溶接電流指令値Ｉｒｓとが同一値になる。
【００４５】
時刻ｔ＝ｔ２において、図５（Ｂ）に溶接電流指令値Ｉｒがパルス状に急激に増加し、溶接電流指令値Ｉｒが基準値Ｉｒｆより大きくなると、図４に示す比較回路ＣＰは、比較信号ＣｐをＨｉｇｈレベルにして出力する。
【００４６】
図３に示す（指令値対応）溶接電流除算回路ＩＲＡは、比較信号ＣｐがＨｉｇｈレベルになると溶接電流指令値Ｉｒを２で除算し、１／２にして図５（Ｃ）に示す第２の溶接電流指令値Ｉｒａとして出力する。このとき、時刻ｔ＝ｔ２において、同図（Ｃ）に示す第２の溶接電流指令値Ｉｒａが急激に増加する。第２の出力制御回路ＳＣ２は、急激に増加した同図（Ｃ）に示す第２の溶接電流指令値Ｉｒａと同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２とを比較して第２のインバータ回路ＩＮＶ２を出力制御する。このとき、同図（Ｃ）に示す第２の溶接電流指令値Ｉｒａが急激に増加すると同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２には、フィード・バック制御の応答性の遅れによりオーバーシュートが発生する。
【００４７】
図４に示す減算回路ＳＩＡは、図５（Ｂ）に示す溶接電流指令値Ｉｒを同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２で減算し、同図（Ｅ）に示す第１の溶接電流指令値Ｉｒｓとして出力する。
【００４８】
図３に示す第１のインバータ回路ＩＮＶ１は、図５（Ｅ）に示す溶接電流指令値Ｉｒｓに基づいて出力制御すると同図（Ｆ）に示す第１の出力電流検出値Ｉｄ１が出力される。このとき、第１の出力電流検出値Ｉｄ１にはアンダーシュートが発生する。このとき、第１の出力制御回路及び第２の出力制御回路のフィード・バック制御は、並列運転のとき同期するので、オーバーシュートとアンダーシュートとの発生時期の略同一になり、且つ、第１の出力電流検出値のアンダーシュートの値（負の電力）と第２の出力電流検出値のオーバーシュートとの値（正の電力）とが略同一になるので、加算された出力電流は、アンダーシュートとオーバーシュートとが加算することで相殺され、出力電流に大きな波形ひずみが生じなくなる。
【００４９】
続いて、時刻ｔ＝ｔ５において、図５（Ｂ）に示す溶接電流指令値Ｉｒがパルス状に急激に減少し、溶接電流指令値Ｉｒが基準値Ｉｒｆより小さくなると、比較回路ＣＰは、比較信号ＣｐをＨｉｇｈレベルからＬｏｗレベルにする。
【００５０】
図３に示す（指令値対応）溶接電流除算回路ＩＲＡは、比較信号ＣｐがＬｏｗレベルになると図５（Ｃ）に示す第２の溶接電流指令値Ｉｒａを零にする。第２の出力制御回路ＳＣ２は、同図５（Ｃ）に示す第２の溶接電流指令値Ｉｒａと同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２とを比較する。このとき、第２のインバータ回路ＩＮＶ２は、第２の溶接電流指令値Ｉｒａが急激に零になると同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２は、フィード・バック制御の応答性の遅れによりアンダーシュートが発生する。
【００５１】
図４に示す減算回路ＳＩＡは、図５（Ｂ）に示す溶接電流指令値Ｉｒを同図（Ｄ）に示す第２の出力電流検出値Ｉｄ２で減算し、同図（Ｅ）に示す第１の溶接電流指令値Ｉｒｓとして出力する。
【００５２】
図３に示す第１のインバータ回路ＩＮＶ１は、図５（Ｅ）に示す溶接電流指令値Ｉｒｓに基づいて出力制御すると同図（Ｆ）に示す第１の出力電流検出値Ｉｄ１が出力される。このとき、第１の出力電流検出値Ｉｄ１にはオーバーシュートが発生する。
【００５３】
このとき、オーバーシュートとアンダーシュートとの発生時期が略同一になり、且つ、第１の出力電流検出値のオーバーシュートとの値（正の電力）と第２の出力電流検出値のアンダーシュートの値（負の電力）と略同一になるので、加算された出力電流は、アンダーシュート及びオーバーシュートとが加算することで相殺されるので、出力電流に大きな波形ひずみが生じなくなる。
【００５４】
上述よりインバータ回路が単独運転から並列運転、又は並列運転から単独運転に切り換わるときにも出力電流には、大きな波形ひずみが生じなくなる。
【符号の説明】
【００５５】
ＣＰ        比較回路
Ｃ１        平滑コンデンサ
ＤＲ１      １次整流回路
ＤＲ２      第１の２次整流回路
ＤＲ３      第２の２次整流回路
ＤＣＬ１    第１の直流リアクトル
ＤＣＬ２    第２の直流リアクトル
ＩＲＤ      溶接電流除算回路
ＩＲＡ      （指令値対応）溶接電流除算回路
ＩＲＢ      溶接電流指令分割回路
ＩＮＶ１    第１のインバータ回路
ＩＮＶ２    第２のインバータ回路
ＩＤ１      第１の出力電流検出回路
ＩＤ２      第２の出力電流検出回路
Ｉｄ１      第１の出力電流検出信号
Ｉｄ２      第２の出力電流検出信号
ＩＲ        溶接電流指令回路
ＩＲＦ      基準値発生回路
Ｉｏ        出力電流
Ｉｒ        溶接電流指令値（溶接電流指令信号）
Ｉｒ１      第１の溶接電流分割指令値
Ｉｒ２      第２の溶接電流分割指令値
Ｉｒａ      第２の溶接電流指令値（第２の溶接電流指令信号）
Ｉｒｓ      第１の溶接電流指令値（第１の溶接電流指令信号）
ＩＮＴ１    第１の主変圧器
ＩＮＴ２    第２の主変圧器
Ｍ          被加工物
ＳＩ        溶接電流指令減算回路
ＳＩＡ      （指令値対応）溶接電流指令減算回路
ＳＣ１      第１の出力制御回路
ＳＣ２      第２の出力制御回路
Ｓｃ１      第１の出力制御信号
Ｓｃ２      第２の出力制御信号
ＴＨ        トーチ
ＴＳ        起動回路
Ｔｓ        起動信号
【図１】
2013116495.tif 000003
【図２】
2013116495.tif 000004
【図３】
2013116495.tif 000005
【図４】
2013116495.tif 000006
【図５】
2013116495.tif 000007
【図６】
2013116495.tif 000008
【図７】
2013116495.tif 000009