(57)【要約】【課題】広い周波数帯域でも第１回路と第２回路のインピーダンスを整合させることができるようにする。【解決手段】まず、第１回路１０の出力インピーダンスＺ１と第２回路３０の入力インピーダンスＺ２を取得する（ステップＳ２０）。次に、第１回路１０と整合回路２０のインピーダンスの整合に許容されるずれ（実部がＲｅ、虚部がＩｍ）を設定する（ステップＳ４０）。次いで、上記した式（１）〜（３）を満たすように、整合回路２０のインピーダンスＺ３＝Ｘ＋Ｙｊを設定する（ステップＳ６０）。そして設定したインピーダンスを満たすように、整合回路２０を設計する（ステップＳ８０）。【選択図】図４
2013132020.tif 000002
【特許請求の範囲】
【請求項１】
第１回路と、前記第１回路の後段に位置する第２回路を整合させる整合回路の設計方法であって、
第１周波数ｆ１と第２周波数ｆ２の間における前記第１回路の出力インピーダンスＺ１＝α＋βｊ、及び前記第２回路の前記第１の周波数ｆ１と前記第２周波数ｆ２の間における入力インピーダンスＺ２＝γ＋δｊをそれぞれ取得する工程と、
前記第１回路と前記第２回路のインピーダンスのずれの実部の許容値Ｒｅ及び虚部の許容値Ｉｍを取得する工程と、
下記（１）式、（２）式、及び（３）式を満たすように、前記第１回路と前記第２回路の間に位置する整合回路のインピーダンスの実部Ｘ及び虚部Ｙを設定する工程と、
を備える整合回路の設計方法。
｜（α＋Ｘ）−γ｜≦Ｒｅ    ｜ｆ１≦ｆ≦ｆ２    ・・・（１）
｜（β＋Ｙ）−δ｜≦Ｉｍ    ｜ｆ１≦ｆ≦ｆ２    ・・・（２）
（β＋Ｙ）´（ｆ）＝０      ｜ｆ≦ｆ１、ｆ≧ｆ２・・・（３）
ただし、（β＋Ｙ）´（ｆ）は、（β＋Ｙ）のｆによる導関数である。
【請求項２】
請求項１に記載の整合回路の設計方法において、
前記Ｘ及び前記Ｙの組み合わせが複数ある場合に、前記整合回路の大きさが最も小さくなる前記Ｘ及び前記Ｙを選択する整合回路の設計方法。
【請求項３】
請求項１に記載の整合回路の設計方法において、
前記Ｘ及び前記Ｙの組み合わせが複数ある場合に、前記整合回路の大きさが最も大きくなる前記Ｘ及び前記Ｙを選択する整合回路の設計方法。
【請求項４】
請求項１〜３のいずれか一項に記載の整合回路の設計方法において、
前記Ｘ及び前記Ｙを決定する工程において、前記Ｘの許容範囲及び前記Ｙの許容範囲を予め定めておき、
前記予め定めた範囲では前記（１）〜（３）式を満たす前記Ｘ及び前記Ｙが定まらなかった場合、前記第１回路及び前記第２回路の設計を修正する整合回路の設計方法。
【請求項５】
請求項１〜４のいずれか一項に記載の整合回路の設計方法において、
前記第１回路の前記出力インピーダンスは、前記第２回路の前記入力インピーダンスよりも高い整合回路の設計方法。
【請求項６】
請求項１〜５のいずれか一項に記載の整合回路の設計方法において、
前記整合回路は、容量と、インダクタ又は伝送線路を有している整合回路の設計方法。
【請求項７】
第１回路と、
前記第１回路の後段に位置する第２回路と、
前記第１回路と前記第２回路の間に位置する整合回路と、
を備え、
前記第１回路の出力インピーダンスＺ１＝α＋βｊ、前記第２回路の入力インピーダンスＺ２＝γ＋δｊ、前記整合回路のインピーダンスＺ３＝Ｘ＋Ｙｊとしたとき、第１周波数ｆ１と第２周波数ｆ２の間において、以下の（１）〜（３）式を満たす、電気装置。
｜（α＋Ｘ）−γ｜≦Ｒｅ    ｜ｆ１≦ｆ≦ｆ２    ・・・（１）
｜（β＋Ｙ）−δ｜≦Ｉｍ    ｜ｆ１≦ｆ≦ｆ２    ・・・（２）
（β＋Ｙ）´（ｆ）＝０      ｜ｆ≦ｆ１、ｆ≧ｆ２・・・（３）
ただし、（β＋Ｙ）´（ｆ）は、（β＋Ｙ）のｆによる微分値であり、Ｒｅ及びＩｍは定数である。
【請求項８】
請求項７に記載の電気装置において、
前記第１回路の前記出力インピーダンスは、前記第２回路の前記入力インピーダンスよりも高い電気装置。
【請求項９】
請求項７又は８に記載の電気装置において、
前記整合回路は、容量と、インダクタ又は伝送線路を有している電気装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１回路と第２回路のインピーダンス整合をとるための整合回路を有する整合回路の設計方法及び電気装置に関する。
【背景技術】
【０００２】
高周波回路において、回路間のインピーダンスの整合を取ることは重要である。例えば特許文献１には、インダクタとキャパシタを用いてトランジスタの出力インピーダンスの虚部を打ち消し、回路の出力インピーダンスである５０Ωに近づけることが記載されている。
【０００３】
特許文献２には、インピーダンスの整合機能と高調波除去機能を一つの回路に持たせることが記載されている。
【０００４】
特許文献３には、インピーダンスの整合回路の手前に第２高調波と第３高調波を除去するためのフィルタを設けることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１９９８７４号公報
【特許文献２】特開２００２−１１８４２８号公報
【特許文献３】特開平８−１４８９４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年は、無線通信の高速・大容量化が求められている。無線通信の高速・大容量化の手法の１つに通信帯域の広帯域化が挙げられる。しかし、周波数が変化すると、回路のインピーダンスも変化する。この傾向は、信号の周波数が高くなると、特に顕著になる。このため、高速通信が求められる周波数帯域において、信号の周波数を広帯域化すると、既存のインピーダンスの整合技術では、全ての帯域で十分なインピーダンス整合を確保することは難しかった。
【０００７】
本発明の目的は、広い周波数帯域でも十分に回路間のインピーダンスを整合させることができる整合回路の設計方法及び電気装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、第１回路と、前記第１回路の後段に位置する第２回路を整合させる整合回路の設計方法であって、
第１周波数ｆ１と第２周波数ｆ２の間における第１回路の出力インピーダンスＺ１＝α＋βｊ、及び前記第１回路の後段に位置する第２回路の前記第１の周波数ｆ１と前記第２周波数ｆ２の間における入力インピーダンスＺ２＝γ＋δｊをそれぞれ取得する工程と、
前記第１回路と前記第２回路のインピーダンスのずれの実部の許容値Ｒｅ及び虚部の許容値Ｉｍを取得する工程と、
下記（１）式、（２）式、及び（３）式を満たすように、前記第１回路と前記第２回路の間に位置する整合回路のインピーダンスの実部Ｘ及び虚部Ｙを設定する工程と、
を備える整合回路の設計方法が提供される。
｜（α＋Ｘ）−γ｜≦Ｒｅ    ｜ｆ１≦ｆ≦ｆ２    ・・・（１）
｜（β＋Ｙ）−δ｜≦Ｉｍ    ｜ｆ１≦ｆ≦ｆ２    ・・・（２）
（β＋Ｙ）´（ｆ）＝０      ｜ｆ≦ｆ１、ｆ≧ｆ２  ・・・（３）
ただし、（β＋Ｙ）´（ｆ）は、（β＋Ｙ）のｆによる導関数である。
【０００９】
本発明によれば、第１回路と、
前記第１回路の後段に位置する第２回路と、
前記第１回路と前記第２回路の間に位置する整合回路と、
を備え、
第１回路の出力インピーダンスＺ１＝α＋βｊ、前記第２回路の入力インピーダンスＺ２＝γ＋δｊ、前記整合回路のインピーダンスＺ３＝Ｘ＋Ｙｊとしたとき、第１周波数ｆ１と第２周波数ｆ２の間において、上記した（１）〜（３）式を満たす、電気装置が提供される。
【発明の効果】
【００１０】
本発明によれば、広い周波数帯域でも第１回路と第２回路のインピーダンスを整合させることができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る電気装置が有する回路の構成を示す図である。
【図２】第２回路の入力インピーダンスの複素共役Ｚ２※の一例を示す図である。
【図３】本実施形態の考え方を説明するための図である。
【図４】図１に示した回路を設計する方法を示すフローチャートである。
【図５】第２の実施形態に係る整合回路の設計方法を示すフローチャートである。
【図６】第３の実施形態に係る整合回路の設計方法を示すフローチャートである。
【図７】第４の実施形態に係る電気装置が有する電気回路の構成を示す図である。
【図８】第４の実施形態の整合回路の設計方法を説明するための図である。
【図９】一般的な設計手法を用いて整合回路を設計した場合の、インピーダンスＺｐを、インピーダンスＺ２の複素共役Ｚ２※と共に示す図である。
【図１０】本実施形態を用いて整合回路を設計した場合の、インピーダンスＺｐを、インピーダンスＺ２の複素共役Ｚ２※と共に示す図である。
【図１１】比較例に係る電気回路（点線）と実施形態に係る電気回路（実線）の利得特性を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１３】
（第１の実施形態）
図１は、第１の実施形態に係る電気装置が有する回路の構成を示す図である。この回路は、第１回路１０、整合回路２０、及び第２回路３０を有している。第２回路３０は第１回路１０の後段に位置している。そして整合回路２０は第１回路１０と第２回路３０の間に位置しており、第１回路１０の出力インピーダンスと第２回路３０の入力インピーダンスを整合している。
【００１４】
第１回路１０、整合回路２０、及び第２回路３０を流れる信号の周波数は、第１周波数ｆ１と第２周波数ｆ２（ただしｆ１＜ｆ２）の間の任意の値を取り得る。そして第１回路１０の出力インピーダンスＺ１＝α＋βｊ、第２回路３０の入力インピーダンスＺ２＝γ＋δｊ、整合回路２０のインピーダンスＺ３＝Ｘ＋Ｙｊとしたとき、第１周波数ｆ１と第２周波数ｆ２の間において、（１）〜（３）式が満たされている。
【００１５】
｜（α＋Ｘ）−γ｜≦Ｒｅ    ｜ｆ１≦ｆ≦ｆ２    ・・・（１）
｜（β＋Ｙ）−δ｜≦Ｉｍ    ｜ｆ１≦ｆ≦ｆ２    ・・・（２）
（β＋Ｙ）´（ｆ）＝０      ｜ｆ≦ｆ１、ｆ≧ｆ２  ・・・（３）
ただし、（β＋Ｙ）´（ｆ）は、（β＋Ｙ）のｆによる導関数であり、Ｒｅ及びＩｍは定数である。
【００１６】
上記した条件が満たされているとき、第１回路１０の出力インピーダンスと第２回路３０の入力インピーダンスは、以下に詳細を述べるように、第１周波数ｆ１と第２周波数ｆ２の間において十分に整合する。
【００１７】
まず、第１回路１０と整合回路２０を一つの回路としてみた場合、この回路の出力インピーダンスＺｐは、以下の（４）式で示される。
Ｚｐ＝（α＋Ｘ）＋（β＋Ｙ）ｊ  ・・・（４）
【００１８】
一般的に、第１回路１０と第２回路３０のインピーダンスの整合が最も取れるのは、第２回路３０の入力インピーダンスの複素共役Ｚ２※が、Ｚｐに一致するとき、すなわち以下の（５）式及び（６）式を満たすときである。
γ＝（α＋Ｘ）  ・・・（５）
δ＝−（β＋Ｙ）  ・・（６）
【００１９】
しかし、図１に示す回路が広い周波数帯域で使用される場合、すなわち第１周波数ｆ１と第２周波数ｆ２の間隔が広い場合、第１周波数ｆ１と第２周波数ｆ２の間の全てで上記した（５）式及び（６）式を満たすことは、次に詳細を述べるように、現実的ではない。
【００２０】
図２のスミスチャートは、第２回路３０の入力インピーダンスの複素共役Ｚ２※の一例を示している。この図において、Ａは周波数ｆ１のときの複素共役Ｚ２※を示しており、Ｂは周波数ｆ２のときの複素共役Ｚ２※を示している。そして第１周波数ｆ１と第２周波数ｆ２の間の全てで上記した（５）式及び（６）式を満たすためには、Ａ〜Ｂの間に位置する全ての領域で、第１回路１０と整合回路２０の出力インピーダンスＺｐが複素共役Ｚ２※と重なる必要がある。しかし、このようにすることは非常に難しい。
【００２１】
そこで本発明者は、図３のスミスチャートにおいて実線で示すように、Ｚｐが、点Ａ及び点Ｂそれぞれで直交し、かつ点Ａと点Ｂの間で円弧に近い形状、すなわち円又は楕円に近い曲線を描けば、第１回路１０と第２回路３０が整合回路２０を介してよく整合する、と考えた。
【００２２】
このようになるためには、Ｚｐが、周波数ｆ１及び周波数ｆ２でＺ２※と一致すること、及び、周波数ｆ１〜ｆ２においてＺｐが円弧を描くことである。前者の条件は、以下の（７）式及び（８）式で示される。後者の条件は、Ｚｐの虚部、つまりリアクタンスが２点で共振すること、すなわち変曲点を２つ持つことである。ただし変曲点となる周波数はｆ１およびｆ２である必要はなく、図３のようにｆ１〜ｆ２の範囲すべてが円弧内にあればいい。これは、以下の（９）式で示される。なお、（９）式は、上記した（３）式と同じである。
【００２３】
｜（α＋Ｘ）−γ｜＝０    ｜ｆ＝ｆ１，ｆ２    ・・・（７）
｜（β＋Ｙ）−γ｜＝０    ｜ｆ＝ｆ１，ｆ２    ・・・（８）
（β＋Ｙ）´（ｆ）＝０    ｜ｆ≦ｆ１、ｆ≧ｆ２  ・・・（９）
【００２４】
（７）式および（８）式は、所望帯域の両端（すなわちｆ１とｆ２）で第１回路１０と第２回路３０の整合が完全に取れることを意味している。例えば第１回路１０及び第２回路３０が増幅回路である場合、これらの回路は、所望帯域の中心付近で利得が最大となり、両端で最も利得が低くなる山型の特性を持つことが多い。このような利得特性を考慮すると、第１回路１０及び第２回路３０が増幅回路である場合、整合回路２０は、整合損失が所望帯域の両端で最も少なくなるように、上記した（７）式及び（８）を満たすことが望ましい。
【００２５】
しかし、（７）式と（８）式において、周波数ｆ１，ｆ２は予め定められており、変更できない。このため、上記した（７）〜（９）式を満たす解が必ず存在するとは限らない。このため、本発明者は、（７）式と（８）式を、第１回路１０と第２回路３０のインピーダンスの整合にある程度のずれ（実部がＲｅ、虚部がＩｍ）が許容されるよう変更することを考えた。それが、上記した（１）式及び（２）式である。Ｒｅ及びＩｍは、設計段階において設計者によって定められる。ただし、可能な場合には、Ｒｅ及びＩｍはいずれも０であることが好ましい。
【００２６】
図４は、図１に示した回路を設計する方法を示すフローチャートである。まず、第１回路１０の出力インピーダンスＺ１と第２回路３０の入力インピーダンスＺ２を取得する（ステップＳ２０）。次に、第１回路１０と第２回路３０のインピーダンスの整合に許容されるずれ（実部がＲｅ、虚部がＩｍ）を設定する（ステップＳ４０）。次いで、上記した式（１）〜（３）を満たすように、整合回路２０のインピーダンスＺ３＝Ｘ＋Ｙｊを設定する（ステップＳ６０）。そして設定したインピーダンスを満たすように、整合回路２０を設計する（ステップＳ８０）。
【００２７】
以上、本実施形態によれば、整合回路２０は、上記した式（１）〜（３）を満たすように設計されている。従って、周波数ｆ１，ｆ２の間隔が広い場合であっても、第１回路１０と第２回路３０の整合を十分にとることができる。
【００２８】
（第２の実施形態）
図５は、第２の実施形態に係る整合回路の設計方法を示すフローチャートである。この方法により設計される電気回路は、第１の実施形態と同様である。
【００２９】
まず、第１回路１０及び第２回路３０を設計する（ステップＳ１０）。そして、第１回路１０及び第２回路３０のインピーダンスを算出する（ステップＳ１２）。次いで、第１回路１０と第２回路３０のインピーダンスの整合に許容されるずれ（実部がＲｅ、虚部がＩｍ）を設定する（ステップＳ４０）。
【００３０】
そして、第１の実施形態で示した式（１）〜（３）に基づいて、整合回路２０のインピーダンスＺ３＝Ｘ＋Ｙｊの候補（すなわちＸ及びＹの候補）を算出する（ステップＳ５０）。ここで解が無かった場合（ステップＳ５２：Ｎｏ）、ステップＳ１０に戻って第１回路１０及び第２回路３０の少なくとも一方の設計をやり直す。
【００３１】
解があり（ステップＳ５２：Ｙｅｓ）、かつその解が一つであった場合（ステップＳ５４：Ｙｅｓ）、その解を整合回路２０のインピーダンスとして設定し、整合回路２０を設計する（ステップＳ８０）。
【００３２】
また解が複数あった場合（ステップＳ５２：ＹｅｓかつステップＳ５４：Ｎｏ）、いずれかの解（すなわちインピーダンス）を選択する（ステップＳ５６）。例えば整合回路２０の大きさを小さくする必要がある場合は、整合回路２０が最も小さくなるようなインピーダンスを選択する。また整合回路２０の製造のばらつきを小さくする必要がある場合は、整合回路２０が最も大きくなるようなインピーダンスを選択する。また、特性を最優先にするのであれば、式（１）及び（２）の左辺が最も小さい値をとるようなインピーダンスを選択する。そして選択したインピーダンスとなるように、整合回路２０を設計する（ステップＳ８０）。
【００３３】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。またインピーダンスの候補が複数あった場合、整合回路２０に求められる特性に応じて、インピーダンスを選択することができる。
【００３４】
（第３の実施形態）
図６は、第３の実施形態に係る整合回路の設計方法を示すフローチャートである。この方法により設計される電気回路は、第２の実施形態と同様である。図６に示した方法は、ステップＳ４２及びステップＳ５３を有している点を除いて、図５（第２の実施形態）に示した方法と同様である。
【００３５】
すなわち本実施形態では、整合回路２０のインピーダンスＺ３＝Ｘ＋Ｙｊの候補が算出される（ステップＳ５０）前に、Ｘの許容範囲及びＹの許容範囲が予め定められる（ステップＳ４２）。そして第１の実施形態で示した式（１）〜（３）に基づいて、整合回路２０のインピーダンスＺ３＝Ｘ＋Ｙｊの候補が算出された場合（ステップＳ５２：Ｙｅｓ）、算出された候補がステップＳ４２で設定された許容範囲内にあるか否かを判断する（ステップＳ５３）。許容範囲にある場合（ステップＳ５３：Ｙｅｓ）、ステップＳ５４以降に進む。また許容範囲外である場合（ステップＳ５３：Ｎｏ）、第１回路１０及び第２回路３０の少なくとも一方の設計をやり直す（ステップＳ１０）。
【００３６】
本実施形態によっても、第２の実施形態と同様の効果を得ることができる。また、整合回路２０のインピーダンスＺ３の許容範囲を予め設定しておくため、整合回路２０のインピーダンスＺ３が非現実的な値になることを抑制できる。
【００３７】
（第４の実施形態）
図７は、第４の実施形態に係る電気装置が有する電気回路の構成を示す図である。この電気回路は、第１回路１０及び第２回路３０として、カスコード増幅器を有している。第１回路１０は、トランジスタ１２及びトランジスタ１４を直列に接続した構成を有しており、第２回路３０は、トランジスタ３２及びトランジスタ３４を直列に並べた構成を有している。また第２回路３０は、コンデンサ３６を有している。本図に示す例では、トランジスタ１２，１４，３２，３４は、いずれもＮＰＮ型のバイポーラトランジスタである。ただしトランジスタ１２，１４，３２，３４はこれに限定されない。
【００３８】
トランジスタ１４のエミッタは接地されており、トランジスタ１４のコレクタはトランジスタ１２のエミッタに接続されている。トランジスタ１２のコレクタは、整合回路２０及びコンデンサ３６を介して、トランジスタ３４のベースに接続されている。トランジスタ３４のエミッタは接地されており、トランジスタ３４のコレクタはトランジスタ３２のエミッタに接続されている。なお、第１回路１０の出力インピーダンスは、第２回路３０の入力インピーダンスよりも高い。
【００３９】
整合回路２０は、容量と、インダクタ又は伝送線路を有している。詳細には、整合回路２０は、インダクタ２２、コンデンサ２４、コンデンサ２６、及びインダクタ２８を有している。コンデンサ２６は、一方の電極が第１回路１０に接続されており、他方の電極が第２回路３０に接続されている。インダクタ２２は、一端が第１回路１０とコンデンサ２６の間に接続されており、他端がコンデンサ２４を介して接地されている。コンデンサ２４は、第１回路１０から出力される信号から直流成分をカットするために設けられており、整合に影響を与えないように、十分大きな値に設定される。インダクタ２８は、一端がコンデンサ２６と第２回路３０の間に接続されており、他端が接地されている。なお、インダクタ２２，２８は、第１回路１０及び第２回路３０を流れる信号の波長の１／４以下の伝送線路であっても良い。
【００４０】
なお、図示していないが、第１回路１０の入力側、及び第２回路３０の出力側それぞれには整合回路が設けられている。また第１回路１０及び第２回路３０は、バイアス回路（図示せず）も有している。
【００４１】
ここで、インダクタ２２のインダクタンスをＬ１、コンデンサ２６の容量をＣとして、インダクタ２８のインダクタンスをＬ２とすると、第１回路１０及び整合回路２０をあわせた回路の出力インピーダンスＺｐは、以下のように表記される。
【００４２】
2013132020.tif 000003
・・・（１０）
ここで、ω＝２πｆである。
【００４３】
そして上記した式（１０）は、以下のように整理される。
【００４４】
2013132020.tif 000004
・・・（１１）
ただし、Ｚａ、Ｚｂ、Ｚｃは実数であり、それぞれ以下の式で示される。
2013132020.tif 000005
・・・（１２）
2013132020.tif 000006
・・・（１３）
2013132020.tif 000007
・・・（１４）
【００４５】
上記式（１２）〜（１４）を上記式（１）〜（３）に代入すると、以下の式（１５）〜（１７）が得られる。
【００４６】
2013132020.tif 000008
・・・（１５）
2013132020.tif 000009
・・・（１６）
2013132020.tif 000010
・・・（１７）
だだし、ω１＝２πｆ１、ω２＝２πｆ２である。
【００４７】
そして、上記した式（１５）〜（１７）を満たすように、Ｌ１、Ｌ２、Ｃを設定する。
【００４８】
この際、Ｌ１，Ｌ２及びＣを、Ｓｉ系半導体装置で実現可能な値として、それぞれ数百ｐＨ、数百ｆＦ程度に予め限定する。また所望周波数帯における第１回路１０の出力インピーダンスＺ１が図８の実線で示す範囲にあり、かつ第２回路３０の入力インピーダンスの複素共役Ｚ２※が図８の点線で示す範囲にあるとして、α〜δを限定する。これらの仮定より（１７）式の左辺の微小項を省略すると、次の式（１８）が得られる。
【００４９】
2013132020.tif 000011
・・・（１８）
【００５０】
式（１７）によれば、式（１８）の右辺をωで微分した値が０になればよい。このため、次の式（１９）が得られる。
【００５１】
2013132020.tif 000012
・・・（１９）
ここでα'とβ'はそれぞれα、βをωで微分したものである。よって（１５）式、（１６）式、及び（１９）式を満たすＬ１、Ｌ２、Ｃを求めればよい。
【００５２】
そして、このようにして整合回路２０のＬ１、Ｌ２、Ｃを設定した上で、回路シミュレータを用いて、第１回路１０及び整合回路２０のインピーダンスＺｐ、第２回路３０のインピーダンスＺ２、及び回路全体の利得特性を計算した。
【００５３】
図９は、一般的な設計手法を用いて整合回路２０を設計した場合の、第１回路１０及び整合回路２０のインピーダンスＺｐを、第２回路３０のインピーダンスＺ２の複素共役Ｚ２※と共に示している（比較例）。図１０は、本実施形態に示した設計手法を用いて整合回路２０を設計した場合の、第１回路１０及び整合回路２０のインピーダンスＺｐを、第２回路３０のインピーダンスＺ２の複素共役Ｚ２※と共に示している。なお、図９及び図１０において「○」は、計算時の最低周波数を示している。
【００５４】
図９から、比較例にかかる電気回路では、Ｚｐは、第１周波数ｆ１近辺ではＺ２と整合が取れているが、第２周波数ｆ２近辺では整合が取れていないことがわかる。これに対して本実施形態に係る電気回路では、図１０から、Ｚｐは、第１周波数ｆ１から第２周波数ｆ２までの間で、十分に整合が取れていることが分かる。
【００５５】
図１１は、比較例に係る電気回路（点線）と実施形態に係る電気回路（実線）の利得特性を示している。この図から、実施形態では、比較例と比較して、広い周波数域で高い利得が得られることが分かる。例えば−３ｄＢ以上の利得が得られる周波数域は、実施形態は、比較例の約２倍となっている。
【００５６】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００５７】
１０ 第１回路
１２ トランジスタ
１４ トランジスタ
２０ 整合回路
２２ インダクタ
２４ コンデンサ
２６ コンデンサ
２８ インダクタ
３０ 第２回路
３２ トランジスタ
３４ トランジスタ
３６ コンデンサ
【図１】
2013132020.tif 000013
【図２】
2013132020.tif 000014
【図３】
2013132020.tif 000015
【図４】
2013132020.tif 000016
【図５】
2013132020.tif 000017
【図６】
2013132020.tif 000018
【図７】
2013132020.tif 000019
【図８】
2013132020.tif 000020
【図９】
2013132020.tif 000021
【図１０】
2013132020.tif 000022
【図１１】
2013132020.tif 000023