(57)【要約】【課題】偏波依存性が低い光半導体素子を提供する。【解決手段】光半導体素子１０は、基板１１と、基板１１の上方に配置され、基板１１よりも小さなヤング率を有するサイドバリア層２２と、サイドバリア層２２内に配置され、サイドバリア層２２と同じ厚さを有し、基板１１よりも大きな格子定数を有する量子ドット２１と、量子ドット２１の上側及び下側の内の少なくとも一方に配置され、基板１１よりも小さなヤング率を有する歪み緩和層１５，１６と、を備える。【選択図】図１
2013197301.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に配置され、前記基板よりも小さなヤング率を有するサイドバリア層と、
前記サイドバリア層内に配置され、前記サイドバリア層と同じ厚さを有し、前記基板よりも大きな格子定数を有する量子ドットと、
前記量子ドットの上側及び下側の内の少なくとも一方に配置され、前記基板よりも小さなヤング率を有する歪み緩和層と、
を備えた光半導体素子。
【請求項２】
前記サイドバリア層の格子定数は、前記基板の格子定数に対して１．００５倍以下である請求項１に記載の光半導体素子。
【請求項３】
前記量子ドットの下側に配置された第１の前記歪み緩和層と、前記量子ドットの上側に配置された第２の前記歪み緩和層と、を備える請求項１又は２に記載の光半導体素子。
【請求項４】
複数の前記サイドバリア層が積層されており、
複数のサイドバリア層それぞれの内部に配置される前記量子ドットが積層されている請求項１〜３の何れか一項に記載の光半導体素子。
【請求項５】
基板の上方に歪み緩和層を形成する第１工程であって、前記歪み緩和層のヤング率は、前記基板のヤング率よりも小さい第１工程と、
前記歪み緩和層上に量子ドットを形成する第２工程であって、前記量子ドットの格子定数は、前記基板の格子定数よりも大きい第２工程と、
前記歪み緩和層上に、前記量子ドットを埋め込むように、前記量子ドットと同じ高さを有するサイドバリア層を形成する第３工程であって、前記サイドバリア層のヤング率は、前記基板のヤング率よりも小さい第３工程と、
を備える、光半導体素子の製造方法。
【請求項６】
基板の上方に量子ドットを形成する第１工程であって、前記量子ドットの格子定数は、前記基板の格子定数よりも大きい第１工程と、
前記基板の上方に前記量子ドットを埋め込むように、前記量子ドットと同じ高さを有するサイドバリア層を形成する工程であって、前記サイドバリア層のヤング率は、前記基板のヤング率よりも小さい第２工程と、
前記量子ドットの上方に、歪み緩和層を形成する第３工程であって、前記歪み緩和層のヤング率は、前記基板のヤング率よりも小さい第３工程と、
を備える、光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体素子及び光半導体素子の製造方法に関する。
【背景技術】
【０００２】
従来、光半導体素子が、通信の分野等において用いられている。
【０００３】
例えば、半導体光増幅素子又は半導体レーザ素子等の利得媒質を有する光半導体素子は、小型であり且つ消費電力が少ないので、光通信において用いられている。
【０００４】
このような利得媒質を有する光半導体素子として、キャリアのエネルギー密度分布が離散的な量子井戸構造がある。量子井戸構造を有する光半導体素子は、幅の狭い発光スペクトルを有し、高い発光効率を有する。
【０００５】
量子井戸構造の中でも、キャリアを３次元的に閉じ込める量子ドットは、キャリアのエネルギースペクトルが、各量子準位に対応して完全に離散的になる。そのため、量子ドットでは、低温のみならず、室温においてもキャリアのエネルギー準位間の遷移が不連続に生じるため、室温においても非常に鋭い発光スペクトルが得られる。
【０００６】
このような量子ドットは、例えば、Ｓ−Ｋ（Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔａｎｏｗ）モード成長を利用して形成される。Ｓ−Ｋモード成長では、量子ドットの格子定数が基板の格子定数よりも大きい格子不整合材料を用いて、ヘテロエピタキシャル成長の初期に出現する結晶成長を利用することにより、基板上に相互に離間した浮島状の量子ドットが形成される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１１１７１０号公報、
【特許文献２】特開２００６−２４５３７３号公報、
【特許文献３】特開２００７−２２７５６８号公報、
【特許文献４】特開２００８−２４４２３５号公報、
【特許文献５】特開２０１０−４０８７２号公報
【非特許文献】
【０００８】
【非特許文献１】Ｋ．Ｋａｗａｇｕｃｈｉ  ｅｔ  ａｌ．，“Ｏｐｔｉｃａｌ  ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ｃｏｌｕｍｎａｒ  ＩｎＡｓ  ｑｕａｎｔｕｍ  ｄｏｔｓ  ｏｎ  ＩｎＰ  ｆｏｒ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｏｐｔｉｃａｌ  ａｍｐｌｉｆｉｅｒｓ”，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９３，１２１９０８（２００８）
【非特許文献２】Ｈ．Ｅｂｅ  ｅｔａｌ．，“Ｉｎｔｅｒｎａｌ  Ｓｔｒａｉｎ  ｏｆ  Ｓｅｌｆ−Ａｓｓｅｍｂｌｅｄ  ＩｎｘＧａ１−ｘＡｓ  Ｑｕａｎｔｕｍ  Ｄｏｔｓ  Ｃａｌｃｕｌａｔｅｄ  ｔｏ  Ｒｅａｌｉｚｅ  Ｔｒａｎｓｖｅｒｓｅ−  Ｍａｇｎｅｔｉｃ−Ｍｏｄｅ−Ｓｅｎｓｉｔｉｖｅ  Ｉｎｔｅｒｂａｎｄ  Ｏｐｔｉｃａｌ  Ｔｒａｎｓｉｔｉｏｎ  ａｔ  Ｗａｖｅｌｅｎｇｔｈｓ  ｏｆ  １．５  μｍ  ｂａｎｄｓ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４４，ｐｐ．６３１２−６３１６（２００５）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このようなＳ−Ｋモード成長により形成される量子ドットは、一般に非等方な歪みを有している。具体的には、量子ドットは、基板に対して平行な方向に圧縮歪みを有し、基板に対して垂直な方向に引っ張り歪みを有する場合がある。
【００１０】
このような非等方な歪みを有する量子ドットでは、価電子帯を形成するホール準位の縮退がとけて、重いホール準位と軽いホール準位とが分離する。電子−重いホール準位間のエネルギーギャップは、電子−軽いホール準位間のエネルギーギャップよりも小さいので、光の吸収は、主に電子−重いホール準位間のキャリアの遷移で生じることになる。そして、この電子−重いホール準位間のキャリアの遷移は、入力光の電場成分が基板に対して平行なＴＥモードに対応する。そのため、このような非等方な歪みを有する量子ドットは、ＴＥ偏波に対する利得が大きい。従って、入力光の偏波によって、利得が変化する偏波依存性を有する。
【００１１】
その結果、このような非等方な歪みを有する量子ドットを用いた光半導体素子では、光の増幅において、入力光の偏波によって利得が変化する偏波依存性を有するという問題が生じる。
【００１２】
そこで、本明細書では、偏波依存性が低い光半導体素子を提供することを目的とする。
【００１３】
また、本明細書では、偏波依存性が低い光半導体素子が得られる光半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本明細書に開示する光半導体素子の一形態によれば、基板と、上記基板の上方に配置され、上記基板よりも小さなヤング率を有するサイドバリア層と、上記サイドバリア層内に配置され、上記サイドバリア層と同じ厚さを有し、上記基板よりも大きな格子定数を有する量子ドットと、上記量子ドットの上側及び下側の内の少なくとも一方に配置され、上記基板よりも小さなヤング率を有する歪み緩和層と、を備える。
【００１５】
また、本明細書に開示する光半導体素子の製造方法の一形態によれば、基板の上方に歪み緩和層を形成する第１工程であって、上記歪み緩和層のヤング率は、上記基板のヤング率よりも小さい第１工程と、上記歪み緩和層上に量子ドットを形成する第２工程であって、上記量子ドットの格子定数は、上記基板の格子定数よりも大きい第２工程と、上記歪み緩和層上に、上記量子ドットを埋め込むように、上記量子ドットと同じ高さを有するサイドバリア層を形成する第３工程であって、上記サイドバリア層のヤング率は、上記基板のヤング率よりも小さい第３工程と、を備える。
【００１６】
更に、本明細書に開示する光半導体素子の製造方法の他の一形態によれば、基板の上方に量子ドットを形成する第１工程であって、上記量子ドットの格子定数は、上記基板の格子定数よりも大きい第１工程と、上記基板の上方に上記量子ドットを埋め込むように、上記量子ドットと同じ高さを有するサイドバリア層を形成する工程であって、上記サイドバリア層のヤング率は、上記基板のヤング率よりも小さい第２工程と、上記量子ドットの上方に、歪み緩和層を形成する第３工程であって、上記歪み緩和層のヤング率は、上記基板のヤング率よりも小さい第３工程と、を備える。
【発明の効果】
【００１７】
上述した本明細書に開示する光半導体素子の一形態によれば、偏波依存性が低い。
【００１８】
また、本明細書に開示する光半導体素子の製造方法の一形態によれば、偏波依存性が低い光半導体素子が得られる。
【００１９】
本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。
【００２０】
前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。
【図面の簡単な説明】
【００２１】
【図１】本明細書に開示する光半導体素子の第１実施形態を示す図である。
【図２】量子ドットの偏波依存性を低減するための考え方を説明する図である。
【図３】量子ドットの動作波長を長くするための考え方を説明する図である。
【図４】量子ドット層内の歪みと位置との関係を示す図である。
【図５】化合物半導体のヤング率と格子定数との関係を示す図（その１）である。
【図６】化合物半導体のヤング率と格子定数との関係を示す図（その２）である。
【図７】量子ドット内の歪みと、サイドバリア層を形成する化合物半導体の組成比との関係を示す図である。
【図８】動作波長と、サイドバリア層を形成する化合物半導体の組成比との関係を示す図（その１）である。
【図９】動作波長と、サイドバリア層を形成する化合物半導体の組成比との関係を示す図（その２）である。
【図１０】動作波長と歪み緩和層の厚さとの関係を示す図である。
【図１１】本明細書に開示する光半導体素子の第２実施形態を示す図である。
【図１２】本明細書に開示する光半導体素子の製造方法の第１実施形態の工程（その１）を示す図である。
【図１３】本明細書に開示する光半導体素子の製造方法の第１実施形態の工程（その２）を示す図である。
【図１４】本明細書に開示する光半導体素子の製造方法の第１実施形態の工程（その３）を示す図である。
【図１５】本明細書に開示する光半導体素子の製造方法の第１実施形態の工程（その４）を示す図である。
【図１６】本明細書に開示する光半導体素子の製造方法の第１実施形態の工程（その５）を示す図である。
【図１７】本明細書に開示する光半導体素子の製造方法の第１実施形態の工程（その６）を示す図である。
【図１８】本明細書に開示する光半導体素子の製造方法の第２実施形態の工程（その１）を示す図である。
【図１９】本明細書に開示する光半導体素子の製造方法の第２実施形態の工程（その２）を示す図である。
【図２０】本明細書に開示する光半導体素子の製造方法の第２実施形態の工程（その３）を示す図である。
【図２１】本明細書に開示する光半導体素子の製造方法の第２実施形態の工程（その４）を示す図である。
【図２２】本明細書に開示する光半導体素子の製造方法の第２実施形態の工程（その５）を示す図である。
【図２３】本明細書に開示する光半導体素子の製造方法の第２実施形態の工程（その６）を示す図である。
【図２４】本明細書に開示する光半導体素子の製造方法の第２実施形態の工程（その７）を示す図である。
【図２５】本明細書に開示する光半導体素子の製造方法の第２実施形態の工程（その８）を示す図である。
【図２６】本明細書に開示する光半導体素子の製造方法の第２実施形態の工程（その９）を示す図である。
【図２７】本明細書に開示する光半導体素子の他の実施形態を示す図である。
【図２８】本明細書に開示する光半導体素子の更に他の実施形態を示す図である。
【発明を実施するための形態】
【００２２】
以下、本明細書で開示する光半導体素子の好ましい第１実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
【００２３】
図１は、本明細書に開示する光半導体素子の第１実施形態を示す図である。
【００２４】
本実施形態の光半導体素子１０は、入力した光の強度を増幅して出力する半導体光増幅素子である。
【００２５】
光半導体素子１０は、基板１１と、基板１１上に配置されるバッファ層１２と、バッファ層１２上に配置される下クラッド層１３と、下クラッド層１３上に配置される下バリア層１４とを備える。
【００２６】
下バリア層１４上には、第１歪み緩和層１５が配置される。
【００２７】
第１歪み緩和層１５上には、量子ドット層２０が配置される。量子ドット層２０は、量子ドット２１とサイドバリア層２２とを有する。量子ドット２１は、サイドバリア層２２内に配置され、サイドバリア層２２と同じ厚さを有する。
【００２８】
量子ドット層２０上には、第２歪み緩和層１６が配置される。
【００２９】
第２歪み緩和層１６上には上バリア層１７が配置され、上バリア層１７上には上クラッド層１８が配置され、上クラッド層１８にはコンタクト層１９が配置される。
【００３０】
また、光半導体素子１０は、コンタクト層１９の上側及び基板１１の下側に図示しない電極を備えている。
【００３１】
バッファ層１２は、基板１１と、バッファ層１２よりも上側に配置される層との間の格子不整合を緩和し得る。
【００３２】
下クラッド層１３及び上クラッド層１８は、下バリア層１４から上バリア層１７までの間の各層よりも小さい屈折率を有しており、両層の間に光を閉じ込める働きを有する。
【００３３】
下バリア層１４及び上バリア層１７は、第１歪み緩和層１５から第２歪み緩和層１６までの間の各層よりも大きなエネルギーギャップを有しており、両層の間にキャリアを閉じ込める働きを有する。
【００３４】
第１歪み緩和層１５及び第２歪み緩和層１６は、量子ドット２１よりも大きなエネルギーギャップを有しており、基板１１に対して垂直な方向において、キャリアを量子ドット２１内に閉じ込める働きを有する。また、詳しくは後述するが、第１歪み緩和層１５及び第２歪み緩和層１６は、格子不整合により量子ドット２１に生じる歪みを緩和する働きを有する。
【００３５】
量子ドット２１は、外部から電流の注入を受けて、入力した波長の光を増幅する働きを有する。量子ドット２１は、基板１１よりも大きな格子定数を有する。量子ドット２１は、例えば、Ｓ−Ｋモード成長を用いて形成され得る。
【００３６】
サイドバリア層２２は、量子ドット２１よりも大きなエネルギーギャップを有しており、基板１１に対して平行な方向において、キャリアを量子ドット２１内に閉じ込める働きを有する。また、詳しくは後述するが、サイドバリア層２２は、格子不整合により量子ドット２１に生じる歪みの非等方性を緩和する働きを有する。
【００３７】
従来のＳ−Ｋモード成長により形成される量子ドットは、一般に非等方な歪みを有している。具体的には、量子ドットは、基板に対して平行な方向に圧縮歪みを有し、基板に対して垂直な方向に引っ張り歪みを有する場合があった。
【００３８】
このような非等方な歪みを有する量子ドットでは、入力光の電場成分が基板に対して平行なＴＥモードにおいて電子−重いホール準位間の遷移が生じるので、ＴＥ偏波に対する利得が大きい偏波依存性を有している。従って、このような偏波依存性を有する光半導体素子は、電場成分が基板に対して平行な入力光に対する利得は大きいが、電場成分が基板に対して垂直な入力光に対する利得は小さい。
【００３９】
また、歪みを有する量子ドットでは、価電子帯と伝導帯との間のエネルギーギャップが大きくなるため、歪みを有さない量子ドットよりも動作波長が短くなる。そのため、歪みを有する量子ドットの動作波長は、光ファイバで使用される伝送帯域よりも小さくなる場合があった。
【００４０】
本実施形態の光半導体素子１０は、上述した問題を解決する。まず、量子ドットの偏波依存性を低減するための考え方及び量子ドットの動作波長を長くするための考え方を、図面を参照して、以下に説明する。そして、これらの考え方を実現するための光半導体素子１０の構成について、更に説明を行う。
【００４１】
図２は、量子ドットの偏波依存性を低減するための考え方を説明する図である。
【００４２】
基板に対する格子不整合により量子ドットに生じる歪みには、基板に対して垂直な歪み成分εｖと、基板に対して平行な歪み成分εｐとがある。量子ドットの偏波依存性を低減するには、量子ドットの歪みを等方にすることが望まれる。即ち、式（１）に示すように、εｖとεｐとを等しくすることが好ましい。
【００４３】
次に、式（２）に示すように、量子ドットの歪みの非等方性の指標εｂ＝εｖ−εｐを考える。
【００４４】
量子ドットに生じる歪みを歪みテンソルで表すと、基板に対して平行な２つの対称な歪み成分は、εｘｘ及びεｙｙで表される。また、基板に対して垂直で対称な歪み成分はεｚｚで表される。そして、エネルギーバンド(電子バンド、軽正孔バンド、重正孔バンド及びその他バンド)間の相互作用を無視する近似を用いると、歪みテンソルの非対称成分をゼロにすることができる。その結果、式（２）に示すように、εｂが、εｘｘとεｙｙとεｚｚとを用いて表すことができる。そして、量子ドットの偏波依存性を低減するには、εｂをゼロに近づければ良いことが分かる。εｂがゼロの場合には、入力光の電場成分が基板に対して平行なＴＥモード及び入力光の電場成分が基板に対して垂直なＴＭモードの両モードで、同等の利得が生じる。ここで、歪みテンソルの対称成分によって表されたεｂは、２軸歪みとも呼ばれる。
【００４５】
以上が、量子ドットの偏波依存性を低減するための考え方の説明である。
【００４６】
図３は、量子ドットの動作波長を長くするための考え方を説明する図である。
【００４７】
量子ドットの動作波長は、式（３）に示すように、価電子帯と伝導帯との間のエネルギーギャップＥｇの逆数に比例する。ここで、歪みを有する量子ドットのＥｇは、式（４）に示すように、Ｅｇ０とΔＥｇとの和で表される。ここで、Ｅｇ０は、歪みを有さない量子ドットのエネルギーギャップであり、バルクのエネルギーギャップに対応する。また、ΔＥｇは、歪みの存在によるエネルギーギャップのズレである。このΔＥｇは、式（５）に示すように、量子ドットの歪みの絶対値｜ε｜に比例する。
【００４８】
ここで、式（２）の説明で用いた近似を使用して、歪みの絶対値｜ε｜を歪みテンソルで表すと、式（６）に示すように、εｘｘとεｙｙとεｚｚとの和の絶対値で表される。従って、量子ドットの動作波長を長くするには、｜ε｜を低減して、ΔＥｇをゼロに近づければ良いことになる。ここで、歪みテンソルの対称成分によって表された歪みの絶対値｜εｈ｜は、静水歪みとも呼ばれる。
【００４９】
以上が、量子ドットの動作波長を長くするための考え方の説明である。
【００５０】
次に、上述した考えを実現するための光半導体素子１０の構成について、具体的な説明を以下に行う。
【００５１】
本明細書に開示する光半導体素子では、量子ドットが埋め込まれるサイドバリア層のヤング率を基板のヤング率よりも小さくし、且つ、量子ドットの上側及び下側の内の少なくとも一方に配置され歪み緩和層のヤング率を基板のヤング率よりも小さくすることとした。
【００５２】
これにより、基板と量子ドットとの間の格子不整合が、サイドバリア層及び歪み緩和層が変形することによって緩和されるので、量子ドットの歪みを低減できる。
【００５３】
本明細書では、サイドバリア層又は歪み緩和層のヤング率が、基板のヤング率よりも小さいとは、サイドバリア層又は歪み緩和層のヤング率が、基板のヤング率に対して２％以上小さいことを意味する。サイドバリア層又は歪み緩和層のヤング率が、基板のヤング率に対して２％以上小さいことにより、量子ドットの歪みを低減して、偏波依存性を低減し且つ動作波長を長くすることができる。
【００５４】
光半導体素子１０は、量子ドット２１の下側に配置された第１歪み緩和層１５と共に、量子ドット２１の上側に配置された第２歪み緩和層１６を有するので、量子ドットの歪みが一層低減される。
【００５５】
第１歪み緩和層１５は、量子ドット２１の下側の位置から量子ドット２１の外方に向かって延びており，サイドバリア層２２に対して積層されている。これにより、第１歪み緩和層１５の変形量が大きくなるので、量子ドットの歪みをより低減できる。同様に、第２歪み緩和層１６も、量子ドット２１の上側の位置から量子ドット２１の外方に向かって延びており，サイドバリア層２２に対して積層されている。
【００５６】
量子ドット２１の歪みを更に低減する観点から、第１歪み緩和層１５又は第２歪み緩和層１６のヤング率は、基板１１のヤング率に対して、特に２０％以上、更には４０％以上小さいことが好ましい。
【００５７】
同様の観点から、サイドバリア層２２のヤング率は、基板１１のヤング率に対して、特に１０％以上、更には２０％以上小さいことが好ましい。
【００５８】
また、サイドバリア層２２の格子定数は、基板１１の格子定数に対して１．００５倍以下であることが好ましい。これにより、量子ドット２１に対して、基板１１に対して垂直な方向にサイドバリア層２２から圧縮歪みを加えて、量子ドット２１の基板１１に対して垂直な方向の引っ張り歪みを緩和できる。
【００５９】
次に、サイドバリア層２２の格子定数の上限値を１．００５倍とする理由を以下に説明する。
【００６０】
図４は、量子ドット層内の歪みと位置との関係を示す図である。
【００６１】
図４は、サイドバリア層の格子定数を、基板の格子定数に対して１．００５倍にした場合について、量子ドット層内の歪みと位置との関係を計算した結果である。
【００６２】
図４の計算では、基板としてＧａＡｓを用い、量子ドットとしてＩｎＡｓを用い、サイドバリア層としてＺｎＳｅの値を用いた。ここで、サイドバリア層の格子定数は、基板であるＧａＡｓの１．００５倍とした。量子ドットは一辺の長さが２０ｎｍの立方体とした。このような量子ドットは偏波無依存になり易い典型的なサイズであるので、その結果は代表的な意味がある。計算では、光半導体素子として、基板と、量子ドットと、第１歪み緩和層と、第２歪み緩和層のみを有するモデルを用いた。即ち、光半導体素子は、基板上に第２歪み緩和層と量子ドットと第１歪み緩和層が順番に積層されて形成される。
【００６３】
図４に示す計算結果は、式（２）の説明で用いた近似を使用し、固体弾性熱力学方程式の境界値問題を、有限要素法を用いて解いて得られた。この際、εｘｘ＝εｙｙとした。この計算方法としては、公知の数値計算法を用いることができる。
【００６４】
図４の縦軸は、量子ドット内及びその周辺の歪みを、基板の格子定数を基準とした割合で示している。図４の横軸は、光半導体素子における基板に対して垂直な方向の位置を示している。
【００６５】
図４では、カーブＡ１は、基板に対して平行な歪み成分（εｘｘ＋εｙｙ）／２と位置との関係を示しており、カーブＡ２は、基板に対して垂直な歪み成分εｚｚと、位置との関係を示している。以下、（εｘｘ＋εｙｙ）／２を横歪みとも呼び、εｚｚを縦歪みとも呼ぶ。
【００６６】
図４に示すように、サイドバリア層の格子定数を基板の格子定数に対して１．００５倍にした時には、量子ドット内ではカーブＡ１とカーブＡ２とが丁度接している。即ち、量子ドット内では、横歪みと縦歪みとが一致して、式（２）に示すεｂがゼロとなる位置が得られる。従って、入力光の電場成分が基板に対して平行なＴＥモード及び入力光の電場成分が基板に対して垂直なＴＭモードの両モードで、光の吸収が同等に生じる。
【００６７】
そして、サイドバリア層の格子定数が基板の格子定数に対して１．００５倍以下であれば、量子ドット内でカーブＡ１とカーブＡ２とが重なることが可能となる。横歪みが縦歪みよりも大きい量子ドット内の場所では、ＴＭ偏波の利得がＴＥ偏波よりも大きくなる。
【００６８】
また、この計算結果から、サイドバリア層の格子定数を基板の格子定数に対して１．００５倍よりも大きくした時には、量子ドット内では、カーブＡ１とカーブＡ２とが重ならないことが分かった。即ち、量子ドット内では、縦歪みが横歪みよりも大きい状態となる。縦歪みが横歪みよりも大きい量子ドット内の場所では、ＴＥ偏波の利得がＴＭ偏波よりも大きくなる。
【００６９】
ここで、量子ドット内で横歪みが縦歪みよりも大きい場合には、即ちカーブＡ１とカーブＡ２とが重なる場合には、その構造を基準として、サイドバリア層又は歪み緩和層の組成比、若しくは歪み緩和層の厚さ等を調整することにより、量子ドット内のカーブＡ１とカーブＡ２とを接するようにさせることができる。従って、サイドバリア層の格子定数が基板の格子定数に対して１．００５倍以下であれば、その構造を基準として、量子ドット内のＴＥ偏波の利得とＴＭ偏波の利得とを一致させることができる。
【００７０】
一方、量子ドット内で縦歪みが横歪みよりも大きすぎる場合には、即ちカーブＡ１とカーブＡ２とが大きく離れる場合には、サイドバリア層又は歪み緩和層を調整して、量子ドット内のカーブＡ１とカーブＡ２とを接するようにさせることは一般に困難である。
【００７１】
以上が、サイドバリア層の格子定数は、基板の格子定数に対して１．００５倍以下とする説明である。
【００７２】
基板の格子定数に対するサイドバリア層の下限値は特に無いが、この下限値は、実際にサイドバリア層として使用できる化合物半導体の格子定数によって定まる。サイドバリア層として使用できる化合物半導体の中で最も低い格子定数を有するものはＧａＮである。サイドバリア層としてＧａＮを用いた場合には、サイドバリア層の格子定数は、基板の格子定数に対して約０．７９倍となる。
【００７３】
また、サイドバリア層としてＢｅＺｎＳｅを用いた場合には、サイドバリア層の格子定数は、基板の格子定数に対して約０．９０倍となる。サイドバリア層としてＺｎＳを用いた場合には、サイドバリア層の格子定数は、基板の格子定数に対して約０．９５倍となる。
【００７４】
第１歪み緩和層１５の格子定数は、量子ドット２１の格子定数よりも小さいことが、Ｓ−Ｋモード成長を用いて、量子ドット２１を形成する観点から好ましい。本明細書では、第１歪み緩和層１５の格子定数が、量子ドット２１の格子定数よりも小さいとは、第１歪み緩和層１５の格子定数が、量子ドット２１の格子定数に対して０．５％以上小さいことを意味する。この際、第１歪み緩和層１５が基板１１と格子不整合の関係にある場合には、第１歪み緩和層１５の厚さは、臨界厚さ以内の厚さにすることが、第１歪み緩和層１５に生じる歪みを低減する観点から好ましい。
【００７５】
次に、光半導体素子１０のサイドバリア層２２又は第１歪み緩和層１５又は第２歪み緩和層１６の形成材料について、以下に説明する。
【００７６】
図５は、化合物半導体のヤング率と格子定数との関係を示す図であり、縦軸にヤング率を示し、横軸に格子定数を示している。
【００７７】
図５では、基板１１をＧａＡｓを用いて形成する場合を想定しており、格子定数がＧａＡｓの格子定数の１．００５倍以下であり、且つ、ヤング率がＧａＡｓのヤング率よりも小さい領域が斜線で示されている。基板１１としてＧａＡｓを用いる場合には、この斜線の領域に含まれる化合物半導体をサイドバリア層２２の形成材料として用いることができる。また、ＧａＡｓよりも小さいヤング率を有する化合物半導体を、第１歪み緩和層１５又は第２歪み緩和層１６の形成材料として用いることができる。特に、量子ドット２１をＳ−Ｋモード成長を用いて形成する場合には、斜線の領域に含まれる化合物半導体を第１歪み緩和層１５の形成材料として用いることができる。
【００７８】
図６は、基板１１をＧａＡｓを用いて形成する場合に、サイドバリア層２２又は第１歪み緩和層１５又は第２歪み緩和層１６として用いることができる化合物半導体の格子定数及びヤング率の数値を示す。
【００７９】
図６に示す化合物半導体は、閃亜鉛鉱構造を有する。また、図６に示す化合物半導体には、ＩＩ−ＶＩ化合物半導体、ＩＩＩ−Ｖ化合物半導体、又はカルコパイライト等が含まれる。
【００８０】
サイドバリア層２２は、第１歪み緩和層１５又は第２歪み緩和層１６と同じ材料を用いて形成しても良いし、異なる材料を用いて形成しても良い。
【００８１】
第１歪み緩和層１５は、第２歪み緩和層１６と同じ材料を用いて形成しても良いし、異なる材料を用いて形成しても良い。また、第１歪み緩和層１５は、第２歪み緩和層１６と同じ厚さを有していても良いし、異なる厚さを有していても良い。
【００８２】
光半導体素子１０では、バッファ層１２と、下クラッド層１３と、下バリア層１４と、上バリア層１７と、上クラッド層１８と、コンタクト層１９は、基板１１と格子整合していても良い。
【００８３】
また、光半導体素子１０では、バッファ層１２と、下クラッド層１３と、下バリア層１４と、上バリア層１７と、上クラッド層１８と、コンタクト層１９は、基板１１と同じヤング率を有していても良い。
【００８４】
次に、光半導体素子１０が、偏波依存性を低減し且つ長い動作波長を有することを、計算結果を用いて、以下に説明する。
【００８５】
図７は、量子ドット内の歪みと、サイドバリア層を形成する化合物半導体の組成比との関係を示す図である。
【００８６】
図７の横軸は、サイドバリア層の形成材料として、ＺｎＳｅ１−ｙＳｙを用いた場合の組成比ｙを示している。図７の縦軸は、量子ドット内の歪みを基板の格子定数を基準とした割合で示している。
【００８７】
図７の計算では、基板としてＧａＡｓを用い、量子ドットとしてＩｎＡｓを用い、サイドバリア層として上述したＺｎＳｅ１−ｙＳｙを用い、第１歪み緩和層及び第２歪み緩和層としてＺｎＳｅを用いた。また、上バリア層と、上クラッド層と、コンタクト層として、ＧａＡｓを用いた。量子ドットは直方体の形状とし、基板に対して平行な方向の形状が一辺の長さが３０ｎｍの正方形であり、基板に対して垂直な方向の高さが２０ｎｍとした。第１歪み緩和層及び第２歪み緩和層それぞれの厚さは２０ｎｍとした。計算では、光半導体素子として、基板と、第１歪み緩和層と、量子ドット及びサイドバリア層（量子ドット層）と、第２歪み緩和層と、上バリア層と、上クラッド層と、コンタクト層とを有するモデルを用いた。
【００８８】
図７に示す計算結果は、式（２）の説明で用いた近似を使用し、固体弾性熱力学方程式の境界値問題を、有限要素法を用いて解いて得られた。この際、εｘｘ＝εｙｙとした。計算方法としては、公知の数値計算法を用いることができる。
【００８９】
図７では、カーブＢ１及びカーブＣ１が、本実施形態の光半導体素子１０の計算結果を示している。カーブＢ１は、式（２）に示す２軸歪みεｂ＝εｚｚ−（εｘｘ＋εｙｙ）／２と組成比ｙとの関係を示しており、カーブＣ１は、静水歪みεｈ＝（εｘｘ＋εｙｙ＋εｚｚ）と組成比ｙとの関係を示している。
【００９０】
また、図７では、カーブＢ２及びカーブＣ２は、第１歪み緩和層及び第２歪み緩和層を有さず且つサイドバリア層（ＧａＡｓ１−ｙＰｙ）のヤング率が基板のヤング率よりも大きい光半導体素子の計算結果を示している。そして、カーブＢ２は、式（２）に示す２軸歪みεｂ＝εｚｚ−（εｘｘ＋εｙｙ）／２とサイドバリア層の組成比ｙとの関係を示しており、カーブＣ２は、静水歪みεｈ＝（εｘｘ＋εｙｙ＋εｚｚ）とサイドバリア層の組成比ｙとの関係を示している。
【００９１】
ここで、２軸歪みεｂがゼロの場合には、量子ドットの歪みが等方となり、入力光の電場成分が基板に対して平行なＴＥモード及び入力光の電場成分が基板に対して垂直なＴＭモードの両モードで、同等の利得が生じる無偏波の状態が得られる。２軸歪みεｂが負の場合には、基板に対して平行な歪み成分（εｘｘ＋εｙｙ）／２が、基板に対して垂直な歪み成分εｚｚよりも大きいので、ＴＭ偏波でＴＥより大きな利得を示す。また、２軸歪みεｂが正の場合には、基板に対して垂直な歪み成分εｚｚが、基板に対して平行な歪み成分（εｘｘ＋εｙｙ）／２よりも大きいので、ＴＥ偏波で大きな利得を示す。
【００９２】
カーブＢ１は、２軸歪みεｂが、組成比ｙの増加と共に、正から負へと減少することを示している。カーブＢ１では、２軸歪みεｂがゼロになる組成比ｙが約０．６５であり、組成比ｙをこのような値に選ぶことにより、無偏波の状態が得られることが分かる。一方、カーブＢ２では、２軸歪みεｂがゼロになる組成比ｙが約０．７５である。サイドバリア層の結晶性は、組成比ｙの値が小さい方が高くなる。従って、本実施形態の光半導体素子１０によれば、偏波依存性を低減し且つ結晶性を向上できることが分かる。
【００９３】
本実施形態の光半導体素子１０の静水歪みεｈは、カーブＣ１に示すように、組成比ｙの変化に対して約−０．０６の一定の値を示している。一方、カーブＣ２では、静水歪みεｈが組成比ｙの変化に対して一定であるものの、約−０．０９となっている。従って、カーブＣ１が示す静水歪みεｈの絶対値は、カーブＣ２よりも約３０％小さい。式（３）〜（６）に示すように、静水歪みεｈの絶対値が小さい方が、量子ドットのエネルギーギャップを低減して、動作波長を長くできる。このように、本実施形態の光半導体素子１０によれば、量子ドットのエネルギーギャップを低減して、動作波長を長くできることが分かる。
【００９４】
以上が、図７に示す計算結果の説明である。
【００９５】
図８は、動作波長と、サイドバリア層を形成する化合物半導体の組成比との関係を示す図である。
【００９６】
図８の計算結果は、図７と同じ光半導体素子のモデルを用いて得られたものである。図８の横軸は、サイドバリア層の形成材料として、ＺｎＳｅ１−ｙＳｙを用いた場合の組成比ｙを示している。図８の縦軸は、量子ドットの動作波長を示している。
【００９７】
図８に示す計算結果は、非特許文献２に開示された手法を用いて求められた。図８では、量子ドットにおける２つの基底準位に関して、電子−重いホール準位間のキャリアの遷移による光の波長と組成比ｙとの関係、及び、電子−軽いホール準位間のキャリアの遷移による光の波長と組成比ｙとの関係が計算された。エネルギー準位の計算には、非特許文献２に開示された式（１）〜（４）を用いた。非特許文献２に開示された式（１）は、量子ドットの伝導帯のエネルギー準位を表している。非特許文献２に開示された式（２）は、重いホールのエネルギー準位を表している。非特許文献２に開示された式（３）は、軽いホールのエネルギー準位を表している。非特許文献２に開示された式（４）は、重いホールのエネルギー準位と軽いホールのエネルギー準位との差を表している。式（１）〜（４）に使用されるポテンシャルエネルギーの導出には、図７で説明した歪みの計算値を用いた。動作波長は、エネルギー準位間の差の逆数として求められた。
【００９８】
カーブＤ１及びカーブＤ２は、本実施形態の光半導体素子１０の計算結果を示している。カーブＤ１は、電子−重いホール準位間の遷移による光の波長と組成比ｙとの関係を示している。カーブＤ２は、電子−軽いホール準位間の遷移による光の波長と組成比ｙとの関係を示している。カーブＤ１とカーブＤ２との交点Ｐ１では、電子−重いホール準位間の遷移による光の波長と、電子−軽いホール準位間の遷移による光の波長とが同じとなり、無偏波の状態が得られる。交点Ｐ１を示す量子ドットの動作波長は、１．５７μｍである。交点Ｐ１の動作波長１．５７μｍは、光ファイバで使用される伝送帯域Ｗ（１．３〜１．５５μｍ）をやや上回る波長である。
【００９９】
また、カーブＥ１及びカーブＥ２は、第１歪み緩和層及び第２歪み緩和層を有さず且つサイドバリア層（ＧａＡｓ１−ｙＰｙ）のヤング率が基板のヤング率よりも大きい光半導体素子の計算結果を示している。そして、カーブＥ１は、電子−重いホール準位間の遷移による光の波長と組成比ｙとの関係を示している。カーブＥ２は、電子−軽いホール準位間の遷移による光の波長と組成比ｙとの関係を示している。カーブＥ１とカーブＥ２との交点Ｐ２では、無偏波の状態が得られる。交点Ｐ２を示す量子ドットの動作波長は、１．２９μｍである。交点Ｐ２の動作波長１．２９μｍは、光ファイバで使用される伝送帯域Ｗをやや下回る波長である。
【０１００】
交点Ｐ１と交点Ｐ２とを比較すると、交点Ｐ１の動作波長は、光ファイバで使用される伝送帯域Ｗを上回っており、本実施形態の光半導体素子１０は、動作波長を長波長化することに成功している。ここで、動作波長１．５７μｍは、光ファイバで使用される伝送帯域Ｗをやや上回っているが、この動作波長は、サイドバリア層又は歪み緩和層の組成比、若しくは歪み緩和層の厚さ等を変更することにより、伝送帯域Ｗ内の値に調節できる。
【０１０１】
一方、動作波長が、光ファイバで使用される伝送帯域Ｗを下回っている場合には、サイドバリア層の組成比、若しくは量子ドットの寸法等を変更することにより、伝送帯域Ｗ内の値に調節することは一般に困難である。
【０１０２】
また、交点Ｐ１の組成比ｙは、交点Ｐ２よりも小さいので、本実施形態の光半導体素子１０によれば、偏波依存性を低減し且つ結晶性を向上できることが分かる。
【０１０３】
以上が、図８の計算結果に対する説明である。
【０１０４】
次に、図８の交点Ｐ１に示す動作波長を、第１歪み緩和層及び第２歪み緩和層の厚さを変更することにより、伝送帯域Ｗ内の値に調節できることを、図９を参照して、以下に説明する。
【０１０５】
図９は、第１歪み緩和層及び第２歪み緩和層それぞれの厚さは５ｎｍとしたこと以外は、図８と同様に行った計算結果である。
【０１０６】
カーブＦ１及びカーブＦ２は、本実施形態の光半導体素子１０の計算結果を示している。カーブＦ１は、電子−重いホール準位間の遷移による光の波長と組成比ｙとの関係を示している。カーブＦ２は、電子−軽いホール準位間の遷移による光の波長と組成比ｙとの関係を示している。カーブＦ１とカーブＦ２との交点Ｑ１では、無偏波の状態が得られる。交点Ｑ１を示す量子ドットの動作波長は、１．５２μｍである。交点Ｑ１の動作波長１．５２μｍは、光ファイバで使用される伝送帯域Ｗ（１．３〜１．５５μｍ）内の波長である。
【０１０７】
更に、光半導体素子１０の動作波長と、第１歪み緩和層及び第２歪み緩和層の厚さとの関係を計算した結果を説明する。
【０１０８】
図１０は、動作波長と歪み緩和層の厚さとの関係を示す図である。
【０１０９】
図１０は、第１歪み緩和層及び第２歪み緩和層の厚さを０〜５０ｎｍの範囲で変化させた場合の動作波長の変化を示している。図１０は、第１歪み緩和層及び第２歪み緩和層それぞれの厚さ変化させたこと以外は、図８と同様に行った計算結果である。
【０１１０】
歪み緩和層の厚さがゼロでは、動作波長は約１．４０μｍの値を示している。動作波長は、歪み緩和層の厚さの増加と共に急激に増加し、歪み緩和層の厚さが１０ｎｍ位になると約１．５５μｍの値となる。その後、動作波長の増加割合は減少し、歪み緩和層の厚さが２０ｎｍ以上になると動作波長はほぼ一定の値となる。
【０１１１】
このように、光半導体素子１０の動作波長は、例えば、第１歪み緩和層及び第２歪み緩和層それぞれの厚さを変更することにより、適宜設定することが可能である。
【０１１２】
また、歪み緩和層としてＺｎＳｅを用いた場合、ＺｎＳｅは基板の形成材料であるＧａＡｓとほぼ格子整合するので、図１０に示す歪み緩和層の範囲の厚さでは、欠陥が少ない結晶性の高い歪み緩和層を形成することができる。
【０１１３】
上述した本実施形態の光半導体素子１０によれば、偏波依存性が低減され、且つ、動作波長を光ファイバで使用される伝送帯域（１．３〜１．５５μｍ）内に調整することが可能である。
【０１１４】
また、本実施形態の光半導体素子１０は、基板１１の形成材料としてＧａＡｓを用いることができる。ＧａＡｓ基板は、製造コストを低減すると共に、光半導体素子１０の製造工程能力を高めることができる材料なので、光半導体素子１０の商業生産には好適である。
【０１１５】
次に、上述した光半導体素子の第２実施形態を、図１１を参照しながら以下に説明する。光半導体素子の第２実施形態について特に説明しない点については、上述の第１実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。
【０１１６】
図１１は、本明細書に開示する光半導体素子の第２実施形態を示す図である。
【０１１７】
本実施形態の光半導体素子４０は、上述の第１実施形態とは、量子ドット層３０の構造が異なっている。
【０１１８】
図１１に示すように、量子ドット層３０では、複数のサイドバリア層３２が積層されており、複数のサイドバリア層３２それぞれの内部に配置される量子ドット３１が積層されて、いわゆるコラムナドットを形成している。
【０１１９】
基板１１に対して垂直な方向に積層された量子ドット３１は、量子ドット内の歪みが緩和して、歪みの等方性がより高まる。
【０１２０】
量子ドット３１及びサイドバリア層３２それぞれの構成は、上述した第１実施形態と同様である。
【０１２１】
第１歪み緩和層１５及び第２歪み緩和層１６を含むその他の構成も、上述の第１実施形態と同様である。
【０１２２】
上述した第１実施形態の光半導体素子は、量子ドット内の歪みを緩和し、歪みの異方性を低減するが、更に量子ドット内の歪みを緩和して、歪みの等方性を高めたい場合がある。そのような場合には、本実施形態の光半導体素子４０のように、積層された量子ドット３１を有する量子ドット層３０を用いることが好ましい。
【０１２３】
次に、本明細書に開示する光半導体素子の製造方法の好ましい第１実施形態を、図面を参照して、以下に説明する。
【０１２４】
まず、図１２に示すように、バッファ層１２と、下クラッド層１３と、下バリア層１４とが、基板１１上に順番に形成される。各層の形成方法としては、例えば、分子線エピタキシー（ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ：ＭＢＥ）法又は有機金属気相成長（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法等を用いることができる。
【０１２５】
基板１１の形成材料として、ｎ型導電性を有するＧａＡｓ基板を用いた。バッファ層１２は、厚さを５００ｎｍとし、形成材料としてｎ型導電性を有するＧａＡｓを用いた。下クラッド層１３は、厚さを１．５μｍとし、形成材料としてｎ型導電性を有するＡｌ０．３５Ｇａ０．６５Ａｓを用いた。下バリア層１４は、厚さを５０ｎｍとし、形成材料としてＧａＡｓを用いた。各層の形成温度は、５８０℃とした。
【０１２６】
次に、図１３に示すように、基板１１よりも小さなヤング率を有する第１歪み緩和層１５が、下バリア層１４上に形成される。第１歪み緩和層１５の形成方法としては、上述したＭＢＥ法又はＭＯＣＶＤ法等を用いることができる。
【０１２７】
第１歪み緩和層１５は、厚さを２０ｎｍとし、形成材料としてＺｎＳｅを用いた。第１歪み緩和層１５の形成温度は、３００℃とした。例えば、第１歪み緩和層１５の形成材料としてカルコパイライトを用いる場合には、形成温度を４５０℃位にすると良い。
【０１２８】
次に、図１４に示すように、基板１１よりも格子定数が大きい量子ドット２１及びウェッティング層２３が、第１歪み緩和層１５上に形成される。本実施形態では、量子ドット２１及びウェッティング層２３は、Ｓ−Ｋモード成長を用いて形成されたが、量子ドット２１は他の方法を用いて形成されても良い。また、ウェッティング層２３は形成しなくても良い。
【０１２９】
量子ドット２１及びウェッティング層２３の形成材料として、ＩｎＡｓを用いた。量子ドット２１の厚さ（原料の供給量）は、２〜５分子層とした。量子ドット２１及びウェッティング層２３の形成温度は、４００〜５３０℃の範囲とした。
【０１３０】
次に、図１５に示すように、基板１１よりも小さなヤング率を有するサイドバリア層２２が、量子ドット２１の周囲を埋め込むように、ウェッティング層２３を介して第１歪み緩和層１５上に形成される。サイドバリア層２２の格子定数は、基板１１の格子定数に対して１．００５倍以下であることが好ましい。サイドバリア層２２が形成された後に、アニール処理を行って、量子ドット２１の頂部が平坦になり、量子ドット２１と同じ高さを有するサイドバリア層２２が得られる。
【０１３１】
サイドバリア層２２の形成材料として、ＺｎＳｅＳを用いた。サイドバリア層２２の形成温度は、３００℃とした。例えば、サイドバリア層２２の形成材料としてカルコパイライトを用いる場合には、形成温度を４５０℃位にすると良い。
【０１３２】
このようにして、量子ドット２１及びサイドバリア層２２及びウェッティング層２３を有する量子ドット層２０が形成される。
【０１３３】
次に、図１６に示すように、基板１１よりも小さなヤング率を有する第２歪み緩和層１６が、量子ドット層２０上に形成される。第２歪み緩和層１６の形成方法としては、第１歪み緩和層１５と同様の方法を用いることができる。
【０１３４】
第２歪み緩和層１６は、厚さを２０ｎｍとし、形成材料としてＺｎＳｅを用いた。第２歪み緩和層１６の形成温度は、３００℃位とした。
【０１３５】
次に、図１７に示すように、上バリア層１７と、上クラッド層１８と、コンタクト層１９とが、第２歪み緩和層１６上に順番に形成される。各層の形成方法としては、例えば、ＭＢＥ法又はＭＯＣＶＤ法等を用いることができる。
【０１３６】
上バリア層１７は、厚さを５０ｎｍとし、形成材料としてＧａＡｓを用いた。上クラッド層１８は、厚さを１μｍとし、形成材料としてｐ型導電性を有するＡｌ０．３５Ｇａ０．６５Ａｓを用いた。コンタクト層１９は、厚さを３００ｎｍとし、形成材料としてｐ型導電性を有するＧａＡｓを用いた。まず、上バリア層１７を形成温度３００〜５００℃の範囲で、第２歪み緩和層１６上に１０ｎｍ程の厚さで形成し、その後、形成温度を５８０℃に上昇させて、上バリア層１７の残りの部分及び上クラッド層１８及びコンタクト層１９が形成された。
【０１３７】
このようにして、光半導体素子１０が得られた。
【０１３８】
次に、本明細書に開示する光半導体素子の製造方法の好ましい第２実施形態を、図面を参照して、以下に説明する。光半導体素子の製造方法の第２実施形態について特に説明しない点については、上述の光半導体素子の製造方法の第１実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。
【０１３９】
まず、図１８に示すように、バッファ層１２と、下クラッド層１３と、下バリア層１４とが、基板１１上に順番に形成される。
【０１４０】
次に、図１９に示すように、基板１１よりも小さなヤング率を有する第１歪み緩和層１５が、下バリア層１４上に形成される。
【０１４１】
次に、図２０に示すように、基板１１よりも格子定数が大きい量子ドット３１ａ及びウェッティング層３３ａが、第１歪み緩和層１５上に形成される。
【０１４２】
次に、図２１に示すように、基板１１よりも小さなヤング率を有するサイドバリア層３２ａが、量子ドット３１ａの周囲を埋め込むように、ウェッティング層３３ａを介して第１歪み緩和層１５上に形成される。サイドバリア層３２ａが形成された後に、アニール処理を行って、量子ドット３１ａの頂部が平坦になり、量子ドット３１ａと同じ高さを有するサイドバリア層３２ａが得られる。
【０１４３】
次に、図２２に示すように、基板１１よりも格子定数が大きい別の量子ドット３１ｂが、量子ドット３１ａ上に積層して形成される。量子ドット３１ｂの形成と共に、ウェッティング層３３ｂが、第１歪み緩和層１５上に形成される。
【０１４４】
次に、図２３に示すように、基板１１よりも小さなヤング率を有するサイドバリア層３２ｂが、量子ドット３１ｂの周囲を埋め込むように、ウェッティング層３３ｂを介してサイドバリア層３２ａ上に積層して形成される。サイドバリア層３２ｂが形成された後に、アニール処理を行って、量子ドット３１ｂの頂部が平坦になり、量子ドット３１ｂと同じ高さを有するサイドバリア層３２ｂが得られる。
【０１４５】
次に、図２４に示すように、同様の工程を繰り返して、積層された量子ドット３１ａ〜３１ｅ、及びウェッティング層を介して積層されたサイドバリア層３２ａ〜３２ｅを有する量子ドット層３０が形成される。
【０１４６】
次に、図２５に示すように、基板１１よりも小さなヤング率を有する第２歪み緩和層１６が、量子ドット層３０上に形成される。
【０１４７】
次に、図２６に示すように、上バリア層１７と、上クラッド層１８と、コンタクト層１９とが、第２歪み緩和層１６上に順番に形成される。
【０１４８】
このようにして、光半導体素子４０が得られた。
【０１４９】
本発明では、上述した実施形態の光半導体素子及び光半導体素子の製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。
【０１５０】
例えば、上述した各実施形態では、歪み緩和層が量子ドット層の上側及び下側の両側に配置されていたが、歪み緩和層は、量子ドットの上側及び下側の内の少なくとも一方に配置されていれば良い。
【０１５１】
図２７に示す光半導体素子１０では、歪み緩和層１５は、量子ドット層２０の下側だけに配置されており、量子ドット層２０の上側には配置されていない。
【０１５２】
図２８に示す光半導体素子１０では、歪み緩和層１５は、量子ドット層２０の上側だけに配置されており、量子ドット層２０の下側には配置されていない。
【０１５３】
また、上述した各実施形態では、光半導体素子は半導体光増幅器であったが、光半導体素子は、半導体レーザであっても良い。
【０１５４】
また、上述の光半導体素子の製造方法の各実施形態で説明した各層の形成材料又は形成条件は、一例であり、他の形成材料又は形成条件を用いても良い。
【０１５５】
ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。
【０１５６】
以上の上述した各実施形態に関し、更に以下の付記を開示する。
【０１５７】
（付記１）
基板と、
前記基板の上方に配置され、前記基板よりも小さなヤング率を有するサイドバリア層と、
前記サイドバリア層内に配置され、前記サイドバリア層と同じ厚さを有し、前記基板よりも大きな格子定数を有する量子ドットと、
前記量子ドットの上側及び下側の内の少なくとも一方に配置され、前記基板よりも小さなヤング率を有する歪み緩和層と、
を備えた光半導体素子。
【０１５８】
（付記２）
前記サイドバリア層の格子定数は、前記基板の格子定数に対して１．００５倍以下である付記１に記載の光半導体素子。
【０１５９】
（付記３）
前記量子ドットの下側に配置された前記歪み緩和層の格子定数は、前記量子ドットの格子定数よりも小さい付記１又は２に記載の光半導体素子。
【０１６０】
（付記４）
前記量子ドットの下側に配置された第１の前記歪み緩和層と、前記量子ドットの上側に配置された第２の前記歪み緩和層と、を備える付記１〜３の何れか一項に記載の光半導体素子。
【０１６１】
（付記５）
前記歪み緩和層は、前記サイドバリア層に対して積層されている付記１〜４の何れか一項に記載の光半導体素子。
【０１６２】
（付記６）
複数の前記サイドバリア層が積層されており、
複数のサイドバリア層それぞれの内部に配置される前記量子ドットが積層されている付記１〜５の何れか一項に記載の光半導体素子。
【０１６３】
（付記７）
基板の上方に歪み緩和層を形成する第１工程であって、前記歪み緩和層のヤング率は、前記基板のヤング率よりも小さい第１工程と、
前記歪み緩和層上に量子ドットを形成する第２工程であって、前記量子ドットの格子定数は、前記基板の格子定数よりも大きい第２工程と、
前記歪み緩和層上に、前記量子ドットを埋め込むように、前記量子ドットと同じ高さを有するサイドバリア層を形成する第３工程であって、前記サイドバリア層のヤング率は、前記基板のヤング率よりも小さい第３工程と、
を備える、光半導体素子の製造方法。
【０１６４】
（付記８）
前記サイドバリア層の格子定数は、前記基板の格子定数に対して１．００５倍以下である付記７に記載の光半導体素子の製造方法。
【０１６５】
（付記９）
前記第３工程の後に、
前記量子ドットの上方に第２の歪み緩和層を形成する第４工程であって、前記第２の歪み緩和層のヤング率は、前記基板のヤング率よりも小さい第４工程を、
備える付記７又は８に記載の光半導体素子の製造方法。
【０１６６】
（付記１０）
前記第３工程の後に、
前記量子ドット上に第２の量子ドットを形成する第５工程であって、前記第２の量子ドットの格子定数は、前記基板の格子定数よりも大きい第５工程と、
前記サイドバリア層上に、前記第２の量子ドットを埋め込むように、前記第２の量子ドットと同じ高さを有する第２のサイドバリア層を形成する第６工程であって、前記第２のサイドバリア層のヤング率は、前記基板のヤング率よりも小さい第６工程と、
を備える付記７〜９の何れか一項に記載の光半導体素子の製造方法。
【０１６７】
（付記１１）
基板の上方に量子ドットを形成する第１工程であって、前記量子ドットの格子定数は、前記基板の格子定数よりも大きい第１工程と、
前記基板の上方に前記量子ドットを埋め込むように、前記量子ドットと同じ高さを有するサイドバリア層を形成する工程であって、前記サイドバリア層のヤング率は、前記基板のヤング率よりも小さい第２工程と、
前記量子ドットの上方に、歪み緩和層を形成する第３工程であって、前記歪み緩和層のヤング率は、前記基板のヤング率よりも小さい第３工程と、
を備える、光半導体素子の製造方法。
【０１６８】
（付記１２）
前記サイドバリア層の格子定数は、前記基板の格子定数に対して１．００５倍以下である付記１１に記載の光半導体素子の製造方法。
【０１６９】
（付記１３）
前記第１工程と前記第２工程との間に、
前記量子ドットの下に位置するように第２の歪み緩和層を前記基板の上方に形成する第４工程であって、前記第２の歪み緩和層のヤング率は、前記基板のヤング率よりも小さい第４工程を、
備える付記１１又は１２に記載の光半導体素子の製造方法。
【０１７０】
（付記１４）
前記第２工程の後に、
前記量子ドット上に第２の量子ドットを形成する第５工程であって、前記第２の量子ドットの格子定数は、前記基板の格子定数よりも大きい第５工程と、
前記サイドバリア層上に、前記第２の量子ドットを埋め込むように、前記第２の量子ドットと同じ高さを有する第２のサイドバリア層を形成する第６工程であって、前記第２のサイドバリア層のヤング率は、前記基板のヤング率よりも小さい第６工程と、
を備える付記１１〜１３の何れか一項に記載の光半導体素子の製造方法。
【符号の説明】
【０１７１】
１０    光半導体素子
１１    基板
１２    バッファ層
１３    下クラッド層
１４    下バリア層
１５    第１歪み緩和層
１６    第２歪み緩和層
１７    上バリア層
１８    上クラッド層
１９    コンタクト層
２０    量子ドット層
２１    量子ドット
２２    サイドバリア層
２３    ウェッティング層
３０    量子ドット層
３１    量子ドット
３２    サイドバリア層
３３    ウェッティング層
【図１】
2013197301.tif 000003
【図２】
2013197301.tif 000004
【図３】
2013197301.tif 000005
【図４】
2013197301.tif 000006
【図５】
2013197301.tif 000007
【図６】
2013197301.tif 000008
【図７】
2013197301.tif 000009
【図８】
2013197301.tif 000010
【図９】
2013197301.tif 000011
【図１０】
2013197301.tif 000012
【図１１】
2013197301.tif 000013
【図１２】
2013197301.tif 000014
【図１３】
2013197301.tif 000015
【図１４】
2013197301.tif 000016
【図１５】
2013197301.tif 000017
【図１６】
2013197301.tif 000018
【図１７】
2013197301.tif 000019
【図１８】
2013197301.tif 000020
【図１９】
2013197301.tif 000021
【図２０】
2013197301.tif 000022
【図２１】
2013197301.tif 000023
【図２２】
2013197301.tif 000024
【図２３】
2013197301.tif 000025
【図２４】
2013197301.tif 000026
【図２５】
2013197301.tif 000027
【図２６】
2013197301.tif 000028
【図２７】
2013197301.tif 000029
【図２８】
2013197301.tif 000030