(57)【要約】【課題】安価で高性能な加速度センサ回路を提供することを目的とする。【解決手段】加速度に応じて容量が変化する第１のキャパシタＣ１と、加速度に応じて第１のキャパシタと相反するように容量が変化する第２のキャパシタＣ２とを有する加速度センサ１１と、第１のキャパシタＣ１と第２のキャパシタＣ２に互いに逆位相で印加する所定周波数の正弦波交流信号を生成する第１の回路１５Ａと、加速度に応じた信号を、第１のキャパシタＣ１の容量と第２のキャパシタＣ２の容量との比、及び第１のキャパシタＣ１と第２のキャパシタＣ２に印加した正弦波交流信号とに基づいて生成する第２の回路１２と、第２の回路１２が生成した信号を符号化したデータを解析して、所定周波数と略同一の周波数成分の信号をデータから抽出し、抽出した信号に基づいて加速度のデータを出力する演算回路１４と、を備える加速度センサ回路１。【選択図】図１
2013076610.tif 000002
【特許請求の範囲】
【請求項１】
加速度に応じて容量が変化する第１のキャパシタと、前記加速度に応じて前記第１のキャパシタと相反するように容量が変化する第２のキャパシタとを有する加速度センサと、
前記第１のキャパシタと前記第２のキャパシタに互いに逆位相で印加する所定周波数の正弦波交流信号を生成する第１の回路と、
前記加速度に応じた信号を、前記第１のキャパシタの容量と前記第２のキャパシタの容量との比、及び前記第１のキャパシタと前記第２のキャパシタに印加した前記正弦波交流信号とに基づいて生成する第２の回路と、
前記第２の回路が生成した信号を符号化したデータを解析して、前記所定周波数と略同一の周波数成分の信号を前記データから抽出し、抽出した信号に基づいて前記加速度のデータを出力する演算回路と、を備える、
加速度センサ回路。
【請求項２】
前記第１の回路は、前記演算回路が生成した前記所定周波数の正弦波を変換したデジタル信号に基づいてアナログの前記正弦波交流信号を生成するＤＡコンバータを有する、
請求項１に記載の加速度センサ回路。
【請求項３】
前記第１の回路は、前記ＤＡコンバータが生成した信号と同位相の正弦波交流信号を前記第１のキャパシタへ印加する非反転アンプと、前記ＤＡコンバータが生成した信号と位相が反転する正弦波交流信号を前記第２のキャパシタへ印加する反転アンプと、を有する、
請求項２に記載の加速度センサ回路。
【請求項４】
前記演算回路は、前記非反転アンプから出力された前記第１のキャパシタへ印加される正弦波交流信号と、前記反転アンプから出力された前記第２のキャパシタへ印加される正弦波交流信号とに、所定の電圧を加算してオフセット調整を行なう、
請求項３に記載の加速度センサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量の変化により加速度を検知する加速度センサ回路に関する。
【背景技術】
【０００２】
加速度センサは、自動車のエアバッグ、及びゲーム機等の幅広い分野で利用される。これらの加速度センサは、小型で周波数特性が０近傍から数千Ｈｚという低周波数帯域まで感度が伸びている。
【０００３】
物理探査の一種である反射法地震探査法は、人工的に地震波を発生させ、地表に設置した受振器により地下から跳ね返ってくる反射波を捉え、その結果を解析して地下構造を解明する方法である。この受振器には加速度センサが備えられ、反射波による振動を加速度として検知する。反射法地震探査法では、１０００個程度の受振器を設置して地下構造を検出する。将来的には、受振器を１０ｍ程の格子間隔で１００万個ほど設置することも想定される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２５８２６５号公報
【特許文献２】特開２０１０−１６９５３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
反射法地震探査法などの分野では、加速度センサは、ダイナミックレンジとして１２０ｄＢ程度の加速度検出が必要となる。しかしながら、例えば、車両制御用の加速度センサでは、ダイナミックレンジとして６０〜８０ｄＢ程度の加速度検知しかしておらず、更なる性能の向上が求められている。ここで、高性能な増幅回路やフィルタ回路を駆使することも考えられるが、例えば、反射法地震探査法などの分野では多数のセンサを設置する必要があるため、より安価で高性能な加速度センサが求められる。
【０００６】
本発明は、上記の点に鑑みてなされたものであり、安価で高性能な加速度センサ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するため、加速度センサのキャパシタに所定周波数の正弦波交流信号を印加し、加速度センサの信号から、前記所定周波数と同じ周波数成分の信号を演算回路で抽出することにした。
【０００８】
詳細には、本発明に係る加速度センサ回路は、加速度に応じて容量が変化する第１のキャパシタと、前記加速度に応じて前記第１のキャパシタと相反するように容量が変化する第２のキャパシタとを有する加速度センサと、前記第１のキャパシタと前記第２のキャパシタに互いに逆位相で印加する所定周波数の正弦波交流信号を生成する第１の回路と、前記加速度に応じた信号を、前記第１のキャパシタの容量と前記第２のキャパシタの容量との比、及び前記第１のキャパシタと前記第２のキャパシタに印加した前記正弦波交流信号とに基づいて生成する第２の回路と、前記第２の回路が生成した信号を符号化したデータを解析して、前記所定周波数と略同一の周波数成分の信号を前記データから抽出し、抽出した信号に基づいて前記加速度のデータを出力する演算回路と、を備える。
【０００９】
上記加速度センサ回路であれば、加速度センサの各キャパシタに所定周波数の正弦波交流信号を印加し、これを用いて加速度に応じた信号を生成している。よって、生成した加速度信号に含まれる、前記所定周波数以外の不要な周波数の信号を演算回路で除去し、所望の信号のみを容易に抽出できる。
【００１０】
この結果、高性能な増幅回路やアナログフィルタ回路を用いることなく、高性能な加速度センサ回路を安価に実現することができる。
【００１１】
なお、前記第１の回路は、前記演算回路が生成した前記所定周波数の正弦波を変換したデジタル信号に基づいてアナログの前記正弦波交流信号を生成するＤＡコンバータを有するものであってもよい。前記所定周波数の正弦波の信号が、前記演算回路から派生して生成されたものであれば、前記第２の回路が生成した信号を解析して所望波を抽出する際、演算回路の演算処理のタイミングとＤＡコンバータが出力する交流信号のタイミングとが一致し、適正に信号を処理することができる。
【００１２】
また、前記第１の回路は、前記ＤＡコンバータが生成した信号と同位相の正弦波交流信号を前記第１のキャパシタへ印加する非反転アンプと、前記ＤＡコンバータが生成した信号と位相が反転する正弦波交流信号を前記第２のキャパシタへ印加する反転アンプと、を有するものであってもよい。第１の回路をこのように構成すれば、加速度センサの第１のキャパシタへ印加する信号のタイミングと第２のキャパシタへ印加する信号のタイミングとが一致し、加速度を適正に検知することができる。
【００１３】
また、前記演算回路は、前記非反転アンプから出力された前記第１のキャパシタへ印加される正弦波交流信号と、前記反転アンプから出力された前記第２のキャパシタへ印加される正弦波交流信号とに、所定の電圧を加算してオフセット調整を行なうものであってもよい。演算回路は、第２の回路が生成した信号を解析して各種の処理を行うことを前提としているため、加速度センサの各キャパシタに印加する正弦波交流信号のオフセットを演算回路に実行させることにすれば、第２の回路が生成した信号を解析して容易にオフセット量を決定し、調整することができる。
【発明の効果】
【００１４】
本発明であれば、高性能な加速度センサ回路を安価に実現することができる。
【図面の簡単な説明】
【００１５】
【図１】実施形態に係る加速度センサ回路を示す図である。
【図２】加速度センサの動作説明図である。
【図３】実施例に係る加速度センサ回路を示す図である。
【図４】加速度センサ回路において実行される処理のフロー図である。
【図５】ＤＡコンバータが生成する正弦波の波形の一例を示す図である。
【図６】加速度センサのコンデンサＣ１側に印加される信号の一例を示す図である。
【図７】加速度センサのコンデンサＣ２側に印加される信号の一例を示す図である。
【図８】ヘッドアンプブロックが出力する信号の一例を示す図である。
【図９】アナログ信号の波形のサンプリング処理の一例を示す図である。
【図１０】ＢＰＦが処理する信号のスペクトラムの一例を示す図である。
【図１１】頂点検出処理の一例を示す図である。
【発明を実施するための形態】
【００１６】
以下、本願発明の実施形態について説明する。以下に示す実施形態は、本願発明の一態様を例示的に示すものであり、本願発明の技術的範囲を以下の実施形態に限定するものではない。
【００１７】
＜実施形態＞
実施形態に係る加速度センサ回路を図１に示す。加速度センサ回路１０は、加速度を検知する加速度センサ１１、ヘッドアンプブロック１２、ＡＤ（Analog to Digital）コン
バータ１３、ＭＣＵ（Micro-controller unit）１４、ＤＡ（Digital to Analog）コンバータ１５Ａ，１５Ｂ、非反転アンプ１６、反転アンプ１７、加算アンプブロック１８を備える。
【００１８】
ＭＣＵ１４は、演算素子やメモリ、入出力インターフェース等のコンピュータシステムを一つの集積回路に組み込んだ電子部品であり、不揮発性メモリに格納されたコンピュータプログラムを実行して各種の演算処理を実行する。ＭＣＵ１４は、ＡＤコンバータ１３から入力されるデジタル信号を、フーリエ変換を用いたＢＰＦ（Band-pass filter）によってフィルタリングしたり、ＤＡコンバータ１５Ａ，１５Ｂへデジタルデータを出力したりする。
【００１９】
加速度センサの動作を図２に示す。加速度センサ１１は、ＭＥＭＳ（Micro Electro Mechanical System）のセンサであり、コンデンサ（キャパシタ）Ｃ１，Ｃ２を備える静電
容量方式の加速度センサである。この加速度センサ１１は、微小な２つの固定電極と２つの可動電極との組み合わせからなっており、加速度が加わるとカンチレバーが曲がって可動電極が移動し、可動電極と各固定電極との間の静電容量が変化する。すなわち、この加速度センサ１１は、対峙する２つの固定電極の間に可動電極が挿置されていることにより、加速度センサ１１に加速度が加わって可動電極が移動し、例えば、図２（Ｂ）に示すように可動電極がコンデンサＣ１側の固定電極へ近づくとコンデンサＣ１の静電容量が増加してコンデンサＣ２の静電容量が減少し、図２（Ｃ）に示すように可動電極がコンデンサＣ２側の固定電極へ近づくとコンデンサＣ１の静電容量が減少してコンデンサＣ２の静電容量が増加するようになっている。また、加速度がかかっていない状態では、図２（Ａ）に示すようにコンデンサＣ１とコンデンサＣ２の容量は共に均等な状態となる。
【００２０】
ヘッドアンプブロック１２は、加速度センサ１１のコンデンサＣ１，Ｃ２の静電容量の変化を電気信号として取り出し、加速度に比例した電圧として出力するＣＶ（Capacitance Voltage）変換回路である。
【００２１】
ＡＤコンバータ１３は、アナログ信号をデジタル信号へ変換する変換回路である。ＡＤ変換の方式としては、フラッシュ型やパイプライン型、逐次比較型、デルタシグマ型、二十積分型などが存在するが、各種の加速度の計測に用いる本実施形態においては、例えば、音声処理や各種計測に好適なデルタシグマ型が好適である。ＡＤコンバータ１３のサンプリング周波数は、目的のサンプリング周波数よりも充分に高い周波数に設定されており、アナログ信号を適正に標本化可能である。
【００２２】
ＤＡコンバータ１５Ａ，１５Ｂは、デジタル信号をアナログ信号へ変換する変換回路である。ＤＡ変換の方式としては、抵抗ラダー型や抵抗ストリング型、電流出力型、デルタシグマ型などが存在するが、各種の加速度の計測に用いる本実施形態においては、例えば、音声処理や各種計測に好適なデルタシグマ型が好適である。ＤＡコンバータ１５Ａ，１５Ｂのサンプリング周波数は、充分に高い周波数に設定されており、高精度なアナログ信号を適正に生成可能である。
【００２３】
加算アンプブロック１８は、加算アンプ１９Ａ，１９Ｂを備える回路である。加算アンプブロック１８は、ＤＡコンバータ１５Ａから非反転アンプ１６および反転アンプ１７を介して入力される正弦波のアナログ信号に、ＤＡコンバータ１５Ｂから出力されるオフセット電圧を加算し、オフセット電圧を加算した正弦波のアナログ信号を加速度センサ１１
のコンデンサＣ１，Ｃ２へ印加する。
【００２４】
上記加速度センサ回路１０は、次のように動作する。まず、加速度センサ回路１０の電源がオンになると、ＭＣＵ１４が起動して所定のコンピュータプログラムの実行を開始すると共に、ＡＤコンバータ１３やＤＡコンバータ１５Ａ，１５Ｂが起動して信号の変換処理を開始する。
【００２５】
ここで、ＭＣＵ１４は、ＤＡコンバータ１５Ａのアナログ出力から所定のバイアス周波数の正弦波（Ｓｉｎ波）が出力されるように、正弦波のデジタルデータを生成し、生成したデジタルの波形データをＤＡコンバータ１５Ａへ送る。このバイアス周波数は、加速度センサ１１が検出する振動（検出波）の周波数よりも遥かに高い値に設定される。ＤＡコンバータ１５Ａから出力された正弦波のアナログ信号は途中で分岐し、何れか一方は非反転アンプ１６を経由して加算アンプブロック１８の加算アンプ１９Ａへ入力され、何れか他方は反転アンプ１７を経由して加算アンプブロック１８の加算アンプ１９Ｂへ入力される。
【００２６】
加算アンプブロック１８では、非反転アンプ１６および反転アンプ１７から出力された正弦波のアナログ信号に、ＤＡコンバータ１５Ｂからのオフセット電圧が加えられる。これにより、加算アンプ１９Ａからは、ＤＡコンバータ１５Ａが出力するアナログ信号と位相が同じで振幅がオフセット電圧の分だけシフトした正弦波が出力され、また、加算アンプ１９Ｂからは、ＤＡコンバータ１５Ａが出力するアナログ信号と位相が反転し更に振幅がオフセット電圧の分だけシフトした正弦波が出力される。加算アンプ１９Ａから出力された正弦波のアナログ信号は、加速度センサ１１にある２つの固定電極のうちコンデンサＣ１側の固定電極に印加される。また、加算アンプ１９Ｂから出力された正弦波のアナログ信号は、加速度センサ１１にある２つの固定電極のうちコンデンサＣ２側の固定電極に印加される。
【００２７】
ここで、加算アンプ１９Ａと加算アンプ１９Ｂから出力される正弦波は、１８０°の位相差を持つため、加速度センサ１１の可動電極には、静電容量の差（Ｃ１−Ｃ２）に比例し、正弦波の振幅に比例した電荷量が蓄積される。静電容量の差（Ｃ１−Ｃ２）は、加速度センサ１１の加速度に比例するため、静電容量の差（Ｃ１−Ｃ２）の変化を測定すれば、加速度センサ１１に加わっている加速度を検出できる。
【００２８】
ヘッドアンプブロック１２では、加速度センサ１１のコンデンサＣ１，Ｃ２の静電容量の差（Ｃ１−Ｃ２）が電気信号として取り出され、電圧が加速度に比例したアナログ信号が出力される。ヘッドアンプブロック１２から出力されたアナログ信号は、ＡＤコンバータ１３で符号化された後、ＭＣＵ１４に入力される。ＭＣＵ１４では、デジタル信号に変換されたヘッドアンプブロック１２からの信号を、ソフトウェアによって実現するバンドパスフィルタによってフィルタリングし、ＤＡコンバータ１５Ａが出力する正弦波の所定のバイアス周波数以外の周波数成分を除去する。そして、ＭＣＵ１４によってフィルタリングされたデジタル信号は、加速度信号として外部へ出力される。なお、加速度信号は、デジタル信号のまま外部へ出力してもよいし、ＤＡコンバータでアナログ信号へ変換してから外部へ出力してもよい。
【００２９】
以上に示したように、加速度センサの信号を取り扱う回路を、上記実施形態に係る加速度センサ回路１０のように構成すれば、非常に安価な回路構成とすることができる。
【００３０】
例えば、加速度センサに印加する信号の波形を矩形波とした場合、矩形波には、基本周波数の他に奇数次の高調波成分（基本波の奇数倍の成分）を含んでいる。よって、アナログ回路においては、高調波が回路の非線形性に伴う波形の歪みの結果として生じることが
多いため、このような高調波成分を十分に減衰させることができるフィルタ回路を設ける必要があり、回路構成が複雑になる。しかし、上記実施形態に係る加速度センサ回路１０であれば、加速度センサに印加する信号の波形を正弦波にしているため、歪のない正弦波を使うと、そのスペクトラムは基本周波数だけとなるので回路構成を簡単にすることができる。
【００３１】
また、上記実施形態に係る加速度センサ回路１０であれば、基本周波数の成分のみを取り扱えばよいので、オペアンプ等に市販のデジタルオーディオ用のＩＣ（Integrated Circuit）を用いることができ、加速度センサ回路を汎用的に構成することができる。更に、加速度センサの信号を全てアナログで処理するのではなく、一時的にデジタルへ置き換えて、バイアス周波数以外の成分を急峻なデジタルのバンドパスフィルタによってフィルタリング除去することにより、オペアンプを用いた場合に特有の１／ｆノイズ等も容易に排除できる。
【００３２】
＜実施例＞
以下、市販のデジタルオーディオ用ＩＣ等を用いて、上記実施形態に係る加速度センサ回路１０を実現する場合の一例を示す。本実施例に係る加速度センサ回路を図３に示す。なお、以下において、上記実施形態に係る構成と同様のものには同一の名称を付し、その詳細な説明を省略する。また、本実施例では、３つの加速度センサで３軸の加速度を検知する場合を例にしている。しかし、本実施例は、１軸あるいは２軸の加速度を検知するようにしてもよい。
【００３３】
本実施例に係る加速度センサ回路５０は、Ｘ軸方向の加速度を検知する加速度センサ５１Ｘ、Ｙ軸方向の加速度を検知する加速度センサ５１Ｙ、Ｚ軸方向の加速度を検知する加速度センサ５１Ｚ、ヘッドアンプブロック５２Ａ，５２Ｂ，５２Ｃ、ＡＤコンバータ５３Ａ，５３Ｂ、ＭＣＵ５４、ＤＡコンバータ５５Ａ，５５Ｂ，５５Ｃ、ＬＰＦ（Low-pass filter）６０Ａ，６０Ｂ，６０Ｃ，６０Ｄ、非反転アンプ５６、反転アンプ５７、加算ア
ンプブロック５８Ａ，５８Ｂ，５８Ｃ、アッテネータ６１、電源回路ブロック６２を備える。
【００３４】
ＡＤコンバータ５３Ａ，５３Ｂ及びＤＡコンバータ５５Ａ，５５Ｂ，５５Ｃは、市販のデジタルオーディオ機器用のＡＤコンバータやＤＡコンバータを流用したものであり、コストパフォーマンスに優れ、また、左右独立の音声信号を生成するための２つのチャンネル（ＬｃｈとＲｃｈ）をそれぞれ有している。ＡＤコンバータ５３Ａ，５３Ｂ及びＤＡコンバータ５５Ａ，５５Ｂのサンプリング周波数は、本実施例で用いるバイアス周波数（９．６ｋＨｚ）の正弦波の信号を適正に処理可能な周波数（例えば、９６ｋＨｚ）に設定されている。
【００３５】
ＬＰＦ６０Ａ，６０Ｂ，６０Ｃ，６０Ｄは、オペアンプや抵抗、コンデンサからなる積分回路によって構成したローパスフィルタであり、低周波の信号を通し、所定の周波数よりも高い周波数の信号を遮断する（減衰させる）フィルタである。ＬＰＦ６０Ａ，６０Ｂ，６０Ｃ，６０Ｄは、ＤＡコンバータ５５Ａ，５５Ｂの出力信号に特有の高調波成分を取り除く。
【００３６】
ＣＡＮ（Controller Area Network）トランシーバ６３は、車内通信等に用いられてい
る通信規格ＣＡＮの通信線を介して周辺機器と通信するための入出力インターフェースである。ＣＡＮは、一本の信号線で複数のセンサ回路を直列に繋ぐことができるため、各種の計測を行う際のデータ収集に便利である。
【００３７】
非反転アンプ５６および反転アンプ５７の機能は、基本的に上記実施形態に係る非反転
アンプ１６および反転アンプ１７と同様であるが、オペアンプや抵抗、コンデンサからなる微分回路によって構成したハイパスフィルタとしての機能も兼ね備えている。
【００３８】
次に、上記加速度センサ回路５０の動作について説明する。加速度センサ回路５０の電源がオンになると、加速度センサ回路５０は、以下のように動作する。加速度センサ回路５０において実行される処理のフローを図４に示す。
【００３９】
（ステップＳ１０１）加速度センサ回路５０の電源がオンになると、ＭＣＵ５４は、イニシャライズを行なう。すなわち、ＭＣＵ５４は、内部のメモリをクリアしたり、所定のコンピュータプログラムを実行してデジタルバンドパスフィルタ等を内部に実現する。
【００４０】
（ステップＳ１０２）次に、ＭＣＵ５４は、ＡＤコンバータ５３Ａ，５３ＢおよびＤＡコンバータ５５Ａ，５５Ｂ，５５Ｃを作動させて、ＡＤ変換およびＤＡ変換処理を開始させる。ここで、ＭＣＵ５４は、ＤＡコンバータ５５Ａのアナログ出力（Ｒｃｈ）から９．６ｋＨｚの正弦波が出力されるように、正弦波のデジタルデータを生成し、ＤＡコンバータ５５ＡへＲｃｈ用のデジタルデータとして送る。これにより、ＤＡコンバータ５５Ａでは図５に示すような正弦波のアナログ信号が生成されてＲｃｈから出力され、正弦波のアナログ信号が非反転アンプ５６および反転アンプ５７へ入力される。これにより、非反転アンプ５６からは９．６ｋＨｚの正弦波（Ｖp-p５Ｖ）が出力されると共に、反転アンプ
５７からは非反転アンプ５６が出力する正弦波と周波数が同じで位相が逆の正弦波（Ｖp-p５Ｖ）が出力される。これにより、加算アンプブロック５８Ａ，５８Ｂ，５８Ｃから、
９．６ｋＨｚの正弦波（Ｖp-p１０Ｖ）が出力される。
【００４１】
（ステップＳ１０３）次に、ＭＣＵ５４は、加速度センサ５１Ｘ，５１Ｙ，５１Ｚのオフセット調整を行なう。例えば、加算アンプブロック５８Ａに２．５Ｖのオフセット電圧を加えた場合を考える。
【００４２】
加算アンプブロック５８Ａ，５８Ｂ，５８Ｃでは、非反転アンプ５６および反転アンプ５７から出力された正弦波のアナログ信号に、ＭＣＵ５４やＤＡコンバータ５５Ｃからのオフセット電圧が加わるように回路構成されている。よって、例えば、加算アンプブロック５８Ａに＋２．５Ｖのオフセット電圧を加えた場合、加速度センサ５１ＸのコンデンサＣ１側へは、例えば、図６に示すような、ＤＡコンバータ５５Ｂが出力するアナログ信号と位相が同じで振幅がオフセット電圧の分だけシフトした正弦波が送られる。また、加速度センサ５１ＸのコンデンサＣ２側へは、例えば、図７に示すような、ＤＡコンバータ５５Ｂが出力するアナログ信号と位相が反転し更に振幅がオフセット電圧の分だけシフトした正弦波が送られる。
【００４３】
ここで、加速度センサ５１ＸのコンデンサＣ１側に入力される正弦波とコンデンサＣ２側に入力される正弦波される正弦波は、１８０°の位相差を持つため、例えば、ヘッドアンプブロック５２Ａの帰還容量をＣＲ、基準電位をＶｉｎとすると、ヘッドアンプブロック５２Ａの出力電圧Ｖ3は、下記の式で表される。
【数１】
2013076610.tif 000003
【００４４】
上記式（数１）より、ヘッドアンプブロック５２Ａの出力電圧Ｖ3は、例えば、図８の
グラフのような波形を描く。すなわち、例えば、コンデンサＣ１の静電容量の方がコンデンサＣ２の静電容量より大きい場合（Ｃ１＞Ｃ２）、ヘッドアンプブロック５２Ａの出力
電圧Ｖ3は、ＤＡコンバータ５５Ｂの出力電圧と同位相になる。また、コンデンサＣ１の
静電容量Ｃ１とコンデンサＣ２の静電容量Ｃ２とが等しい場合（Ｃ１＝Ｃ２）、ヘッドアンプブロック５２Ａの出力電圧Ｖ3は、一定になる。また、コンデンサＣ１の静電容量Ｃ
１の方がコンデンサＣ２の静電容量より小さい場合（Ｃ１＜Ｃ２）、ヘッドアンプブロック５２Ａの出力電圧Ｖ3は、ＤＡコンバータ５５Ｂの出力電圧と逆位相になる。なお、図
８のグラフでは、位相の確認のため、ＤＡコンバータ５５Ｂから非反転アンプ５６および反転アンプ５７へ送られる信号の波形を併記している。このような位相の確認は、例えば、アッテネータ６１からＡＤコンバータ５３Ｂを介してＭＣＵ５４へ送られる信号を用いて行なうことができる。
【００４５】
そこで、ＭＣＵ５４は、加速度センサ５１Ｘ，５１Ｙ，５１Ｚに加速度が加わっていない状態ではヘッドアンプブロック５２Ａ，５２Ｂ，５２Ｃの出力電圧が一定になるように、加算アンプブロック５８Ａ，５８Ｂ，５８Ｃに加えるオフセット電圧を調整する。
【００４６】
（ステップＳ１０４）一連の処理（Ｓ１０１〜Ｓ１０３）を終えて、加速度センサ回路５０を起動する際の処理が完了した後、加速度センサ回路５０では、以下のような処理が実行されて、加速度のデータの計測が行なわれる。すなわち、ヘッドアンプブロック５２Ａ，５２Ｂ，５２Ｃから出力されたアナログ信号が、ＡＤコンバータ５３Ａ，５３Ｂに入力される。そして、ＡＤコンバータ５３Ａ，５３Ｂでは、例えば、図９に示すように、アナログ信号の波形のサンプリングが行なわれ、アナログ信号がデジタル信号に変換される。
【００４７】
（ステップＳ１０５）ＭＣＵ５４では、デジタル信号に変換されたヘッドアンプブロック５２Ａからの信号が、フーリエ変換に基づく急峻なデジタルのバンドパスフィルタにより、図１０に示すようにフィルタリングされ、バイアス周波数（９．６ｋＨｚ±２５０Ｈｚ）以外の周波数成分の信号が除去される。
【００４８】
（ステップＳ１０６）ＭＣＵ５４では、バンドパスフィルタによってフィルタリングした信号の波形を解析し、図１１に示すような波形の頂点（ＶＨ，ＶＬ）の値を検出する。この波形は、バイアス周波数と同じ周波数の正弦波であるため、頂点（ＶＨ，ＶＬ）の値の検出処理は０．１０４２ミリ秒毎に行われることになる。
【００４９】
（ステップＳ１０７）ＭＣＵ５４は、頂点（ＶＨ，ＶＬ）の値を検出すると、検出した値をＭＣＵ５４内のメモリに逐次格納する。
【００５０】
（ステップＳ１０８）また、ＭＣＵ５４は、検出した頂点（ＶＨ，ＶＬ）の値を以下の数式（数２）に代入し、加速度に比例した電圧のデジタル値を算出する。そして、算出したデジタル値に、ＤＡコンバータ５５Ａ，５５Ｂの特性に応じた所定の係数を乗算したデジタル値ＤOUTのデータをＤＡコンバータ５５Ａ，５５Ｂへ送る。これによりＤＡコンバ
ータ５５Ａ，５５Ｂから、加速度のアナログ信号が出力される。なお、加速度のアナログ信号は、図３に示すように、Ｘ軸のシングルエンド信号がＬＰＦ６０Ａから出力され、Ｙ軸のシングルエンド信号がＬＰＦ６０Ｂから出力され、Ｚ軸のシングルエンド信号がＬＰＦ６０Ｃから出力されるようにしてもよいが、例えば、何れかの軸に関するシングルエンド信号のみを出力するようにしてもよいし、或いは、何れかの軸に関する差動信号を２つのＬＰＦを使って出力するようにしてもよい。出力する信号の具体的な態様については、ＭＣＵ５４が実行するプログラムによって適宜変更可能である。
【数２】
2013076610.tif 000004
【００５１】
（ステップＳ１０９）ＭＣＵ５４は、上記一連のステップ（Ｓ１０４〜Ｓ１０８）を０．１０４２ミリ秒毎に実行する。また、ＭＣＵ５４は、ＣＡＮの更新レートに合わせて、１ミリ秒が経過する毎に下記の処理を実行し、ＣＡＮトランシーバ６３を介してＣＡＮの通信線に加速度のデジタルデータを送出する。
【００５２】
（ステップＳ１１０）すなわち、ＭＣＵ５４は、メモリに格納されている直近の過去４つ分の頂点（ＶＨ，ＶＬ）の値のデータを下記の数式（数３）に代入して平均処理を行い、ＣＡＮ用の加速度データを生成する。
【数３】
2013076610.tif 000005
【００５３】
（ステップＳ１１１）そして、ＭＣＵ５４は、算出したＣＡＮ用の加速度データを、ＣＡＮトランシーバ６３を介してＣＡＮの通信線に加速度のデジタルデータを送出する。
【００５４】
以上、一連の処理（Ｓ１０１〜Ｓ１１１）が加速度センサ回路５０で繰り返し実行されることにより、感度の良い良好な加速度データを、安価な回路構成で得ることができる。すなわち、上記加速度センサ回路５０であれば、市販のオーディオ用ＩＣ等の利用を可能にして安価な回路構成を実現しつつ、加速度センサに入力する電圧に対して広い範囲の出力電圧を得て高感度な信号処理を実現することができる。よって、非常に効率の良い回路構成である。
【００５５】
なお、上記実施例で示した周波数や電圧値等は単なる例示であり、本発明は、上記の態様に限定されるものではない。すなわち、本発明に係る加速度センサ回路は、所望の振動等を捉えることが可能な範囲で、周波数や電圧等を適宜変更してもよい。
【符号の説明】
【００５６】
１０，５０・・加速度センサ回路
１１，５１Ｘ，５１Ｙ，５１Ｚ・・加速度センサ
１２，５２Ａ，５２Ｂ，５２Ｃ・・ヘッドアンプブロック
１３，５３Ａ，５３Ｂ・・ＡＤコンバータ
１４，５４・・ＭＣＵ
１５Ａ，１５Ｂ，５５Ａ，５５Ｂ，５５Ｃ・・ＤＡコンバータ
１６，５６・・非反転アンプ
１７，５７・・反転アンプ
１８，５８Ａ，５８Ｂ，５８Ｃ・・加算アンプブロック
１９Ａ，１９Ｂ・・加算アンプ
６０Ａ，６０Ｂ，６０Ｃ，６０Ｄ・・ＬＰＦ
６１・・アッテネータ
６２・・電源回路ブロック
６３・・ＣＡＮトランシーバ
【図１】
2013076610.tif 000006
【図２】
2013076610.tif 000007
【図３】
2013076610.tif 000008
【図４】
2013076610.tif 000009
【図５】
2013076610.tif 000010
【図６】
2013076610.tif 000011
【図７】
2013076610.tif 000012
【図８】
2013076610.tif 000013
【図９】
2013076610.tif 000014
【図１０】
2013076610.tif 000015
【図１１】
2013076610.tif 000016