(57)【要約】【課題】主回路スイッチング素子へのゲート駆動信号が不生成でも確実に逆電圧印加回路を駆動させ、主回路スイッチング素子等の状態に応じた逆電圧印加回路の駆動を行うことで逆回復損失の低減を図り、消費電力やノイズの低減可能な電力変換装置を提供すること。【解決手段】ゲート駆動信号に基づくＯＮ、ＯＦＦ制御により負荷４に電力を供給する一対の主回路スイッチング素子５と、主回路スイッチング素子５に逆並列接続された環流ダイオード６と、一対の主回路スイッチング素子５に接続されゲート駆動信号のタイミングを遅延させるゲート駆動信号遅延回路１５と、環流ダイオード６に逆電圧を印加する一対の逆電圧印加回路とを備え、ゲート駆動信号は、一方の主回路スイッチング素子５の環流ダイオード６に逆電圧を印加する逆電圧印加スイッチング素子９に入力され、併せてゲート駆動信号遅延回路１５を介して他方の主回路スイッチング素子５に入力される。【選択図】図１
2013252042.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に直列接続され、ゲート駆動信号に基づくＯＮまたはＯＦＦ制御により負荷に電力を供給する一対の主回路スイッチング素子と、
前記一対の主回路スイッチング素子のそれぞれに逆並列接続された環流ダイオードと、
前記一対の主回路スイッチング素子を駆動するための前記ゲート駆動信号を生成するゲート駆動信号生成部と、
前記一対の主回路スイッチング素子にそれぞれ接続され、前記ゲート駆動信号生成部で生成された前記ゲート駆動信号のＯＮタイミングを所定時間遅延させるゲート駆動信号遅延回路と、
前記ゲート駆動信号に基づいて前記主回路スイッチング素子に逆並列接続された前記環流ダイオードに前記直流電源の電圧より低い逆電圧を印加する一対の逆電圧印加回路と、を備え、
前記ゲート駆動信号生成部によって生成される前記ゲート駆動信号は、一方の前記主回路スイッチング素子の前記環流ダイオードに逆電圧を印加する前記逆電圧印加回路を構成する逆電圧印加スイッチング素子に入力されるとともに、前記ゲート駆動信号遅延回路を介して他方の前記主回路スイッチング素子に入力されることを特徴とする電力変換装置。
【請求項２】
前記電力変換装置は、前記主回路スイッチング素子に流れる電流量を計測する電流検出部を備え、
前記主回路スイッチング素子による前記負荷への電力供給に当たって、前記電流検出部において計測される前記主回路スイッチング素子に流れる電流量に応じて前記逆電圧印加スイッチング素子への導通時間を変化させることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記電力変換装置は、前記環流ダイオードの温度を計測する温度検出部を備え、
前記主回路スイッチング素子による前記負荷への電力供給に当たって、前記温度検出部において計測される前記環流ダイオードの温度に応じて前記逆電圧印加スイッチング素子への導通時間を変化させることを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記電力変換装置の逆電圧印加回路は、
直流電源の電圧より低い電圧であって、電圧値の異なる複数の電圧を供給することのできる複数の補助電源と、
前記補助電源と直列に接続される逆電圧印加スイッチング素子と、
前記補助電源と直列に接続される補助ダイオードと、
前記補助電源と並列に接続される逆電圧印加用コンデンサと、を備え、
前記主回路スイッチング素子による前記負荷への電力供給に当たって、前記温度検出部により計測される前記主回路スイッチング素子の温度に応じて、前記補助電源のうち、前記主回路スイッチング素子の温度に対応する前記補助電源を選択して前記逆電圧印加スイッチング素子への印加電圧を変化させることを特徴とする請求項３に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力変換装置に関する。
【背景技術】
【０００２】
従来、負荷を駆動する電力変換装置内のインバータ回路に設けられたスイッチング素子として、例えば、ＦＥＴを使用する電力変換装置が提案されている（特許文献１参照）。この提案における電力変換装置では、スイッチング素子であるＭＯＳＦＥＴのＯＮ、ＯＦＦに従ってＭＯＳＦＥＴに逆並列接続された寄生ダイオード（ＭＯＳＦＥＴの構造上、自然に回路上に作成されてしまうダイオード）に生じる逆方向電流による損失を低減するために逆電圧印加回路を設けている。すなわち、この逆電圧印加回路によって一方のＭＯＳＦＥＴがＯＮからＯＦＦに変化した場合に、そのＭＯＳＦＥＴと対になる他方のＭＯＳＦＥＴのＯＮタイミング前に寄生ダイオードへ逆電圧を印加する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−３２７５８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した特許文献１における電力変換装置においては、一対の主回路スイッチング素子の駆動において、逆電圧印加スイッチング素子の駆動タイミング如何によっては逆電圧印加回路が動作せず、両スイッチング素子の間で短絡が生じてしまうことも考えられる。
【０００５】
また、主回路スイッチング素子に流れる電流量が大きくなった場合、或いは、当該主回路スイッチング素子の温度が高くなるに伴い、主回路スイッチング素子の逆回復電荷も大きくなるため、逆回復損失も大きくなる。
【０００６】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、負荷電流が小さく主回路スイッチング素子に対するゲート駆動信号が生成されない場合であっても確実に逆電圧印加回路を駆動させるとともに、主回路スイッチング素子や環流ダイオードの状態に応じた逆電圧印加回路の駆動を行うことによって逆回復損失の低減を図り、ひいては消費電力やノイズを低減することができる電力変換装置を提供することである。
【課題を解決するための手段】
【０００７】
実施の形態に係る特徴は、電力変換装置において、直流電源に直列接続され、ゲート駆動信号に基づくＯＮまたはＯＦＦ制御により負荷に電力を供給する一対の主回路スイッチング素子と、一対の主回路スイッチング素子のそれぞれに逆並列接続された環流ダイオードと、一対の主回路スイッチング素子を駆動するためのゲート駆動信号を生成するゲート駆動信号生成部と、一対の主回路スイッチング素子にそれぞれ接続され、ゲート駆動信号生成部で生成されたゲート駆動信号のＯＮタイミングを所定時間遅延させるゲート駆動信号遅延回路と、ゲート駆動信号に基づいて主回路スイッチング素子に逆並列接続された環流ダイオードに直流電源の電圧より低い逆電圧を印加する一対の逆電圧印加回路と、を備え、ゲート駆動信号生成部によって生成されるゲート駆動信号は、一方の主回路スイッチング素子の環流ダイオードに逆電圧を印加する逆電圧印加回路を構成する逆電圧印加スイッチング素子に入力されるとともに、ゲート駆動信号遅延回路を介して他方の主回路スイッチング素子に入力される。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態における電力変換装置の全体構成を示す回路図である。
【図２】第１の実施の形態における電力変換装置において出力される波形を示す波形図である。
【図３】第２の実施の形態における電力変換装置の一部構成を示す回路図である。
【図４】第３の実施の形態における電力変換装置の一部構成を示す回路図である。
【図５】第４の実施の形態における電力変換装置の一部構成を示す回路図である。
【発明を実施するための形態】
【０００９】
（第１の実施の形態）
以下、第１の実施の形態について図面を参照して詳細に説明する。
【００１０】
図１に示すように、第１の実施の形態に係る電力変換装置Ｓ１においては、直流電源１と並列にコンデンサ２が接続され、また直流電源１の電源ラインにインバータ回路３が接続され、このインバータ回路３の出力側には、例えばモータなどの負荷４が接続されている。
【００１１】
このインバータ回路３は、上アームと下アームのそれぞれに設けられる半導体スイッチの一部である一対の主回路スイッチング素子が３相ブリッジ接続される。ここで上アームとして、Ｕ相、Ｖ相、Ｗ相が、また下アームとしてＸ相、Ｙ相、Ｚ相が配置され、それぞれＵ相とＸ相、Ｖ相とＹ相、Ｗ相とＺ相とが一対となる。
【００１２】
これら上アームのＵ相、Ｖ相、Ｗ相、下アームのＸ相、Ｙ相、Ｚ相はいずれも同じ構成を採用しているため、図１においては、一対となるＵ相とＸ相の構成のみを詳細に表わし、Ｖ相とＹ相、およびＷ相とＺ相の構成についてはその構成を省略している（Ｖ相及びＹ相、Ｗ相及びＺ相の各一対の主回路スイッチング素子等の動きはＵ相及びＸ相の動きと同一である）。従って、以下においてはＵ相とＸ相を例に挙げて電力変換装置Ｓ１の構成や半導体スイッチの働きを説明する。
【００１３】
例えば、上アームであるＵ相における半導体スイッチＵは、主素子Ｕ１及び逆電圧印加回路Ｕ２から構成される。このうち、主素子Ｕ１は、主回路スイッチング素子５ｕと環流ダイオード６ｕから構成されている。一方、下アームであるＸ相の半導体スイッチＸは、主素子Ｘ１及び逆電圧印加回路Ｘ２とから構成され、主素子Ｘ１は、主回路スイッチング素子５ｘと環流ダイオード６ｘとから構成されている。
【００１４】
なお、図１においては半導体スイッチＵ，Ｘの構成を破線で囲んで示している。同様に、主素子Ｕ１，Ｘ１については一点鎖線で、逆電圧印加回路Ｕ２，Ｘ２については二点鎖線で示している。また、各相における半導体スイッチについては、それぞれの相において半導体スイッチＶ，Ｗ，Ｙ，Ｚとして表わされている。
【００１５】
以下の実施の形態においては、主回路スイッチング素子５ｕ、或いは、主回路スイッチング素子５ｘには、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下、「ＩＧＢＴ」と表わす）が採用されている。但し、当該主回路スイッチング素子５ｕ、或いは、主回路スイッチング素子５ｘとして他の半導体素子、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）等を採用することとしても良い。
【００１６】
また、主回路スイッチング素子５ｕ、或いは、主回路スイッチング素子５ｘのソース及びドレイン間にはそれぞれ環流ダイオード６ｕ、或いは、環流ダイオード６ｘが逆並列に
接続される。
【００１７】
環流ダイオード６ｕ、或いは、環流ダイオード６ｘには、それぞれ逆電圧印加手段としての逆電圧印加回路Ｕ２、或いは、逆電圧印加回路Ｘ２が接続されている。
【００１８】
これら逆電圧印加回路Ｕ２、逆電圧印加回路Ｘ２は、それぞれ直流電源１よりも電圧値が低い補助電源７ｕ、或いは、補助電源７ｘを有している。主回路スイッチング素子５ｕ、或いは、主回路スイッチング素子５ｘのソース及びドレイン間にはそれぞれ補助電源７ｕ、或いは、補助電源７ｘの電源ラインが接続されている。
【００１９】
逆電圧印加回路Ｕ２，Ｘ２の補助電源７ｕ，７ｘには、逆電圧印加用コンデンサ８ｕ，８ｘが並列に接続されている。また、逆電圧印加スイッチング素子９ｕ，９ｘ、および電流の逆流を防ぐ補助ダイオード１０ｕ，１０ｘがそれぞれ補助電源７ｕ，７ｘの電源ライン上に直列に接続されている。ここで逆電圧印加スイッチング素子９ｕ，９ｘには、実施の形態においては、例えば、ＩＧＢＴが使用される。なお、実施の形態においては設けられていないが、逆電圧印加用コンデンサ８ｕ，８ｘのチャージに伴う突入電流を防止するために、例えば補助電源７ｕ，７ｘと直列に抵抗が設けられていても良い。
【００２０】
半導体スイッチＵ、及び半導体スイッチＸは共通して駆動信号供給部１１を備えている。駆動信号供給部１１は、制御部１２による制御を受けて半導体スイッチＵ，Ｘ、及び、逆電圧印加スイッチング素子９にゲート駆動信号を出力する。また、半導体スイッチＶ，Ｙに対しては駆動信号供給部２１が、半導体スイッチＷ，Ｚに対しては駆動信号供給部３１がそれぞれ制御部１２による制御を受けてゲート駆動信号を供給する。
【００２１】
なお、図１においては、作図の都合上制御部１２と駆動信号供給部２１，３１とは直接線で結ばれていないが、上述したように制御部１２と駆動信号供給部２１，３１とは電気的に接続されている。また、電力変換装置Ｓ１に設けられている３つの駆動信号供給部についてはいずれも同じ構成を採用している。従って、Ｕ相及びＸ相に駆動信号を供給する駆動信号供給部１１を例に挙げてその構成を説明する。
【００２２】
駆動信号供給部１１は、ゲート駆動信号生成部１３と、主回路スイッチング素子５ｕ、或いは、主回路スイッチング素子５ｘにゲート駆動信号を印加するゲート駆動回路１４ｕ，１４ｘと、主回路スイッチング素子５ｕ，５ｘへのゲート駆動信号の入力を遅延させるゲート駆動信号遅延回路１５ｕ，１５ｘと、逆電圧印加スイッチング素子９ｕ、或いは、逆電圧印加スイッチング素子９ｘにゲート駆動信号を印加するゲート駆動回路１６ｕ，１６ｘとから構成される。
【００２３】
ゲート駆動信号生成部１３は、例えば、ＰＷＭ制御が行われる場合には、三角波信号と基準周波数と基準電圧に基づく基準信号を比較して生成されたＰＷＭ(Pulse Wide Modulation：パルス幅変調)基本信号を基にゲート駆動信号を生成する。
【００２４】
ゲート駆動信号生成部１３から出力されるゲート駆動信号は、上アームのＵ相のゲート駆動信号遅延回路１５ｕと、ゲート駆動回路１４ｕを介して主素子Ｕ１（主回路スイッチング素子５ｕ）に入力される。また併せて、当該ゲート駆動信号が下アームのＸ相のゲート駆動回路１６ｘを介して逆電圧印加スイッチング素子９ｘに入力される。
【００２５】
一方別のタイミングでは、ゲート駆動信号生成部１３から出力されるゲート駆動信号は、下アームのＸ相のゲート駆動信号遅延回路１５ｘと、ゲート駆動回路１４ｘを介して主素子Ｘ１（主回路スイッチング素子５ｘ）に入力される。また併せて、当該ゲート駆動信号が上アームのＵ相のゲート駆動回路１６ｕを介して逆電圧印加スイッチング素子９ｕに
入力される。
【００２６】
このように主回路スイッチング素子にゲート駆動信号を入力する際に、併せて当該主回路スイッチング素子と対になる主回路スイッチング素子の環流ダイオードに電圧を印加する逆電圧印加スイッチング素子にもゲート駆動信号を入力するようにしたのは次の理由からである。
【００２７】
すなわち、これまでの方法ではＰＷＭ基本信号のパルス幅と遅延回路の遅延時間との関係から逆電圧を印加するための駆動信号をうまく生成できない場合が生じる可能性が否定できないからである。
【００２８】
その状況を具体的に説明すると、以下の通りであるが、まずはその前提として電力変換装置Ｓ１における電流の流れ方について説明する。但し、流れる電流の向きで電力変換装置Ｓ１における動作が変わるため、ここでは最初に、負荷４から上下アームへ電流が流れる場合について説明する。
【００２９】
ＰＷＭ基本信号が生成された場合に、下アームの主回路スイッチング素子５ｘを駆動するゲート駆動信号がＯＮ（導通）からＯＦＦ（非導通）に変化したことを条件（トリガー）に、下アームの主回路スイッチング素子５ｘの導通がなくなる。負荷４から流れ込む電流は急激に減少できないため、上アームの環流ダイオード６ｕを経由して流れ続けることになる。この後、上アームの主回路スイッチング素子５ｕを駆動するゲート駆動信号がＯＦＦ（非導通）からＯＮ（導通）に、そして、ＯＮ（導通）からＯＦＦ（非導通）に変化するが、環流ダイオード６ｕを流れる電流は変化しない。
【００３０】
一方、下アームの主回路スイッチング素子５ｘを駆動するゲート駆動信号がＯＦＦ（非導通）からＯＮ（導通）に変化すると、同時、或いは、所定の時間後に、上アームの逆電圧印加スイッチング素子９ｕがＯＦＦ（非導通）からＯＮ（導通）に変化する。当該変化が起こったことを条件（トリガー）として、環流ダイオード６ｕに流れていた電流が逆電圧印加回路Ｕ２を経由して流れるようになる。この環流ダイオード６ｕから逆電圧印加回路Ｕ２への電流の変化は、主回路スイッチング素子５ｘがＯＦＦ（非導通）からＯＮ（導通）に変化する際の時間遅れを利用して行われる。その後、下アームのゲート駆動信号が主回路スイッチング素子５ｘに入力されることを条件（トリガー）に、主回路スイッチング素子５ｘへ電流が流れるようになる。
【００３１】
次に、電流が上下アームから負荷４へ流れる場合について説明する。まず、ＰＷＭ基本信号が生成された場合に、上アームの主回路スイッチング素子５ｕを駆動するゲート駆動信号がＯＮ（導通）からＯＦＦ（非導通）に変化したことを条件（トリガー）に、上アームの主回路スイッチング素子５ｕの導通がなくなる。但し、負荷４へ流れる電流は急激に減少できないため、下アームの環流ダイオード６ｘを経由して流れ続けることになる。この後、下アームの主回路スイッチング素子５ｘを駆動するゲート駆動信号がＯＦＦ（非導通）からＯＮ（導通）に、そして、ＯＮ（導通）からＯＦＦ（非導通）に変化するが、環流ダイオード６ｘを流れる電流は変化しない。
【００３２】
一方、上アームの主回路スイッチング素子５ｕを駆動するゲート駆動信号がＯＦＦ（非導通）からＯＮ（導通）に変化すると、同時、或いは、所定の時間後に、下アームの逆電圧印加スイッチング素子９ｘをＯＦＦ（非導通）からＯＮ（導通）に変化する。当該変化が生じたことを条件（トリガー）として、環流ダイオード６ｘに流れていた電流が逆電圧印加回路Ｘ２を経由して流れるようになる。この環流ダイオード６ｘから逆電圧印加回路Ｘ２への電流の変化は、主回路スイッチング素子５ｕがＯＦＦ（非導通）からＯＮ（導通）に変化する際の時間遅れを利用して行われる。その後、上アームのゲート駆動信号が主
回路スイッチング素子５ｕに入力されることを条件（トリガー）に、主回路スイッチング素子５ｕへ電流が流れるようになる。
【００３３】
ここで通常、上下のアームに設けられた一対の主回路スイッチング素子に同時にＯＮ信号が印加されると短絡してしまうことから、上下アームのそれぞれに対して印加されるＯＮ信号のタイミングをずらすために、遅延回路によってＰＷＭ基本信号から実際の主回路スイッチング素子のＯＮ信号は所定の時間遅延される（この時間を以下、「デッドタイム」或いは「遅延時間」と言う）。
【００３４】
このデッドタイムの時間幅よりもＰＷＭ基本信号のパルス幅が小さくなると、主回路スイッチング素子を駆動するためのＯＮ信号が生成されない。ところが、通常、上述したように逆電圧印加のための信号は基本的に遅延後の主回路スイッチング素子のＯＮからＯＦＦへの変化タイミングをトリガーとして主回路スイッチング素子の環流ダイオードに逆電圧が印加される。
【００３５】
従って、例えば、下アームの主回路スイッチング素子を駆動するためのゲート駆動信号がＯＦＦのままでは、ＯＮからＯＦＦになったことを条件に出力されるはずの下アームの逆電圧印加回路に対する信号が生成されず逆電圧印加回路が動作しない。逆電圧印加回路が動作しないということは、下アームの主回路スイッチング素子の環流ダイオードに逆電圧が印加されないことになる。このため、このタイミングで生じる環流ダイオードに流れる逆電流を制御することができなくなる。
【００３６】
このように主回路スイッチング素子のＯＦＦ信号を基に、当該主回路スイッチング素子と同じ相（アーム）における逆電圧印加スイッチング素子に対するゲート駆動信号の制御を行う方法では、折角の逆電圧印加回路が動作しない状態を招来する可能性がある。
【００３７】
そこで以下の実施の形態においては、逆電圧印加スイッチング素子へ入力されるゲート駆動信号を、同じ相（アーム）の主回路スイッチング素子に入力されるゲート駆動信号ではなく、対となる相（アーム）の主回路スイッチング素子に入力されるゲート駆動信号と同じ駆動信号とすることで、同じ相（アーム）の主回路スイッチング素子に対する駆動信号が生成されない場合であっても確実に逆電圧印加回路を動作させることとする。
【００３８】
具体的には、図２に示す波形図を基に説明する。図２は、第１の実施の形態における電力変換装置Ｓ１において出力される波形を示す波形図である。
【００３９】
図２における波形図は、上から大きく「ゲート駆動信号」を示す波形、「上アーム」における波形、「下アーム」における波形の３つに分けて示されている。また「ＯＮ」、「ＯＦＦ」の表示は「ゲート駆動信号」のところにのみ表示しその他のところではその表示を省略しているが、「ＯＮ」は「導通」状態にあることを、「ＯＦＦ」は「非導通」の状態にあることを示している。また、適宜タイミングを表わすものとして「ゲート駆動信号」を示す波形、「上アーム」における波形、「下アーム」における波形を貫くように破線が示されている。
【００４０】
「ゲート駆動信号」は、制御部１２の制御に基づきゲート駆動信号生成部１３において生成される信号である。また、「上ゲート」としては、例えばＵ相が該当し、「上ゲート」の部分には、ゲート駆動信号遅延回路１５ｕ（図２においては「遅延回路」と省略して表示している）、主回路スイッチング素子５ｕ、逆電圧印加スイッチング素子９ｕに入力されるゲート駆動信号の波形および主回路スイッチング素子５ｕ、逆電圧印加スイッチング素子９ｕ、それぞれの電流の波形が示されている。
【００４１】
一方「下ゲート」としては、例えばＸ相が該当し、「下ゲート」の部分には、ゲート駆動信号遅延回路１５ｘ（図２においては「遅延回路」と省略して表示している）、主回路スイッチング素子５ｘ、逆電圧印加スイッチング素子９ｘに入力されるゲート駆動信号の波形および主回路スイッチング素子５ｕ、逆電圧印加スイッチング素子９ｘ、それぞれの電流の波形が示されている。
【００４２】
まずゲート駆動信号生成部１３においてゲート駆動信号が生成されると（ＯＦＦからＯＮになると）、一点鎖線の矢印に示されているように、下アーム（Ｘ相）の逆電圧印加スイッチング素子９ｘにもゲート駆動信号が入力される。なお、図１に示す電力変換装置Ｓ１の構成上からも明らかなように、上アーム（Ｕ相）の主回路スイッチング素子５ｕに対しては、ゲート駆動信号遅延回路１５ｕを介して所定の時間（遅延時間）分遅れたゲート駆動信号が入力される。
【００４３】
すなわち、当該ゲート駆動信号が主回路スイッチング素子５ｕに到達する前にゲート駆動信号遅延回路１５ｕに入力されることになるため、下アーム（Ｘ相）の逆電圧印加スイッチング素子９ｘに入力されるタイミングと同じタイミングで当該ゲート駆動信号が主回路スイッチング素子５ｕに入力されることはない。つまり同じゲート駆動信号が出力されても主回路スイッチング素子５ｕよりも先に逆電圧印加スイッチング素子９ｘに入力されることになる。
【００４４】
このように主回路スイッチング素子に入力されるゲート駆動信号を直接当該主回路スイッチング素子が設けられる半導体スイッチと対になる半導体スイッチの逆電圧印加回路（逆電圧印加スイッチング素子）に入力することによって、逆電圧印加回路を確実に動作させることができる。
【００４５】
反対に、下アーム（Ｘ相）の主回路スイッチング素子５ｘにゲート駆動信号生成部１３からゲート駆動信号が入力される際には、同時に上アーム（Ｕ相）の逆電圧印加スイッチング素子９ｕにも当該ゲート駆動信号が入力される。主回路スイッチング素子５ｘにゲート駆動信号が入力されると、ゲート駆動信号遅延回路１５ｘによってゲート駆動信号の入力が遅延する。一方、上アーム（Ｕ相）の逆電圧印加スイッチング素子９ｕにはそのままゲート駆動信号が入力される（図２の波形図における二点鎖線で示す矢印を参照）。
【００４６】
次に、図２の波形図を用いて電力変換装置Ｓ１における電流の流れについて説明する。まず負荷４から下アーム（Ｘ相）の主回路スイッチング素子５ｘに電流が流れているところから説明を始める。図２の波形図においては（矢印ａ）で示される部分である。主回路スイッチング素子５ｘに電流が流れるのは、ゲート駆動信号がゲート駆動信号生成部１３から供給されてゲート駆動信号遅延回路１５ｘにＯＮ信号が入力されている状態だからである。
【００４７】
主回路スイッチング素子５ｘは所定の時間経過後、ＯＮからＯＦＦへと移行する（矢印ｂ）。この際、電流は下アームの主回路スイッチング素子５ｘではなく上アームの環流ダイオード６ｕに流れる。その後、主回路スイッチング素子５ｕへのゲート駆動信号がＯＦＦからＯＮ、ＯＮからＯＦＦと変化するが、主回路スイッチング素子５ｘに流れる電流は変化しない。
【００４８】
ゲート駆動信号生成部１３から、上アームの逆電圧印加スイッチング素子９ｕと同時に、下アームの主回路スイッチング素子５ｘにＯＦＦからＯＮへ変化させるゲート駆動信号が出力される（矢印ｃ）。ゲート駆動信号が上アームの逆電圧印加スイッチング素子９ｕに入力されると、上アームの逆電圧スイッチング素子９ｕがＯＮする。このことで補助電源７ｕにより充電された逆電圧印加用コンデンサ８ｕから補助ダイオード１０ｕを介して
環流ダイオード６ｕに逆電圧を印加し、環流ダイオード６ｕをＯＦＦにさせる。つまり、環流ダイオード６ｕに流れていた電流は上アームの逆電圧印加回路Ｕ２を流れるようになる。
【００４９】
この際、併せて対となる半導体スイッチＸの主回路スイッチング素子５ｘに向けて当該ゲート駆動信号が出力されるが、ゲート駆動信号遅延回路１５ｘが介在するため下アーム（Ｘ相）の主回路スイッチング素子５ｘはすぐにはＯＮとならず（導通せず）、遅延時間分ＯＮになるのを待つことになる。
【００５０】
下アームの主回路スイッチング素子５ｘにＯＮ信号が入力されると、上アームの逆電圧印加回路Ｕ２内の補助ダイオード１０ｕに逆電圧がかかり、補助ダイオードをＯＦＦさせる（矢印ｄ）。つまり、逆電圧印加回路を流れていた電流が下アームの主回路スイッチング素子５ｘに流れるようになる（矢印ｅ）。
【００５１】
なお、上アームの逆電圧印加スイッチング素子９ｕのゲート駆動信号は下アームの主回路スイッチング素子５ｘのＯＮ信号が入力され、さらに、補助ダイオードがＯＦＦになるより長い時間印加することが望ましい。
【００５２】
以上説明したように、逆電圧印加スイッチング素子のＯＮのタイミングを当該逆電圧印加スイッチング素子が設けられているアームと同一アームに設けられている主回路スイッチング素子のＯＦＦのタイミングを用いて制御することをしていないので、たとえ負荷電流が小さく主回路スイッチング素子に対するゲート駆動信号が生成されない場合であっても確実に逆電圧印加回路を駆動させることが可能となるとともに、主回路スイッチング素子や環流ダイオードの状態に応じた逆電圧印加回路の駆動を行うことによって逆回復損失の低減を図り、ひいては消費電力やノイズを低減することができる電力変換装置を提供することができる。
【００５３】
（第２の実施の形態）
次に第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
【００５４】
図３は、第２の実施の形態における電力変換装置Ｓ２の一部構成を示す回路図である。第２の実施の形態以下（図３以下）では、電力変換装置におけるＶ相、Ｗ相、Ｙ相、Ｚ相は省略し、上アームとしてＵ相のみ、下アームとしてＸ相のみを抜き出して示している。
【００５５】
第２の実施の形態における電力変換装置Ｓ２では、第１の実施の形態における電力変換装置Ｓ１と異なり、負荷４に電流を供給するに当たって半導体スイッチ（主回路スイッチング素子）に流れる電流量を計測する電流検出部１７を新たに設けた点に特徴がある。
【００５６】
図３にも明らかなように、電流検出部１７は、主回路スイッチング素子５と負荷４との間に設けられる。半導体スイッチＵには電流検出部１７ｕが、半導体スイッチＸには電流検出部１７ｘがそれぞれ上述した位置に接続され、それらの一方は制御部１２に接続されている。
【００５７】
第２の実施の形態においては、電流検出部１７が計測した主回路スイッチング素子５から負荷４への電流量に関する情報を制御部１２に送り、制御部１２は受信した電流量に関する情報から電流量に応じて逆電圧印加スイッチング素子９のＯＮ時間（導通時間）を調整することとしている。
【００５８】
電流量が増加すれば、通常逆回復電荷は大きくなり逆回復損失も大きくなる。従って、電流量の増加に伴って対アームにおける逆電圧印加スイッチング素子９のＯＮ時間（導通
時間）を延ばす制御を行うことによって、逆回復損失を低減させる対応が可能となる。
【００５９】
以上説明したような制御を行うことによって、主回路スイッチング素子の状態に応じた逆電圧印加回路の駆動を行うことによって逆回復損失の低減を図り、ひいては消費電力やノイズを低減することができる電力変換装置を提供することができる。
【００６０】
なお、第２の実施の形態における電流検出部を設けることとしても、電力変換装置の基本的な構成、働きは第１の実施の形態において説明した通りであり、逆電圧印加スイッチング素子のＯＮのタイミングを当該逆電圧印加スイッチング素子が設けられているアームと同一アームに設けられている主回路スイッチング素子のＯＦＦのタイミングを用いて制御することをしていないので、たとえ負荷電流が小さく主回路スイッチング素子に対するゲート駆動信号が生成されない場合であっても確実に逆電圧印加回路を駆動させることが可能となる、との効果は当然奏する。
【００６１】
（第３の実施の形態）
次に第３の実施の形態について説明する。なお、第３の実施の形態において、上述の第１、或いは、第２の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
【００６２】
図４は、第３の実施の形態における電力変換装置Ｓ３の一部構成を示す回路図である。
【００６３】
第３の実施の形態における電力変換装置Ｓ３では、第１の実施の形態における電力変換装置Ｓ１、或いは、第２の実施の形態における電力変換装置Ｓ２と異なり、負荷４に電流を供給する際の環流ダイオード６の温度を計測する温度検出部１８を新たに設けた点に特徴がある。
【００６４】
図４にも明らかなように、温度検出部１８は、環流ダイオード６の近傍に温度センサ１９を設け、その情報を収集する。半導体スイッチＵには温度検出部１８ｕ及び温度センサ１９ｕが、半導体スイッチＸには温度検出部１８ｘ及び温度センサ１９ｘがそれぞれ設けられ、それらの一方は制御部１２に接続されている。
【００６５】
第３の実施の形態においては、温度検出部１８が計測した環流ダイオード６の温度に関する情報を制御部１２に送り、制御部１２は受信した温度に関する情報から温度に応じて逆電圧印加スイッチング素子９のＯＮ時間（導通時間）を調整することとしている。
【００６６】
環流ダイオード６の温度が上昇すればそれだけ発熱量も大きくなるため、通常逆回復電荷は大きくなり逆回復損失も大きくなる。従って、温度の上昇に伴って対アームにおける逆電圧印加スイッチング素子９のＯＮ時間（導通時間）を延ばす制御を行うことによって、逆回復損失を低減させる対応が可能となる。
【００６７】
以上説明したような制御を行うことによって、環流ダイオードの状態に応じた逆電圧印加回路の駆動を行うことによって逆回復損失の低減を図り、ひいては消費電力やノイズを低減することができる電力変換装置を提供することができる。
【００６８】
なお、第３の実施の形態における温度検出部を設けることとしても、電力変換装置の基本的な構成、働きは第１の実施の形態において説明した通りであり、逆電圧印加スイッチング素子のＯＮのタイミングを当該逆電圧印加スイッチング素子が設けられているアームと同一アームに設けられている主回路スイッチング素子のＯＦＦのタイミングを用いて制御することをしていないので、たとえ負荷電流が小さく主回路スイッチング素子に対するゲート駆動信号が生成されない場合であっても確実に逆電圧印加回路を駆動させることが
可能となる、との効果は当然奏する。
【００６９】
（第４の実施の形態）
次に第４の実施の形態について説明する。なお、第４の実施の形態において、上述の第１ないし第３の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
【００７０】
図５は、第４の実施の形態における電力変換装置Ｓ４の一部構成を示す回路図である。
【００７１】
第４の実施の形態における電力変換装置Ｓ４では、環流ダイオード６の温度を計測する温度検出部１８を設けるとした第３の実施の形態における電力変換装置Ｓ３とその基本構成は同様である。但し、当該温度検出部１８からの温度に関する情報を基に逆電圧印加スイッチング素子に印加する電圧を変化させる点に特徴がある。
【００７２】
図５にも明らかなように、温度検出部１８は、環流ダイオード６の近傍に温度センサ１９を設け、その情報を収集する。半導体スイッチＵには温度検出部１８ｕ及び温度センサ１９ｕが、半導体スイッチＸには温度検出部１８ｘ及び温度センサ１９ｘがそれぞれ設けられ、それらの一方は制御部１２に接続されている。
【００７３】
その上で、逆電圧印加回路Ｕ２，Ｘ２の補助電源７の構成が第３の実施の形態における電力変換装置Ｓ３とは異なる。第４の実施の形態における逆電圧印加回路Ｕ２では、印加可能な電圧値が異なる複数の補助電源７が設けられている。図５に示す第４の実施の形態では、一方よりも高い電圧を印加することができる補助電源７１ｕと他方よりも低い電圧を印加することができる補助電源７２ｕが設けられている。また、両補助電源７は、制御部１２の選択によってスイッチによりその接続を切り替えることが可能にされている。
【００７４】
また同じように、逆電圧印加回路Ｘ２には一方よりも高い電圧を印加することができる補助電源７１ｘと他方よりも低い電圧を印加することができる補助電源７２ｘとが設けられている。また、両補助電源７は、制御部１２の選択によってスイッチによりその接続を切り替えることが可能にされているのも同様である。
【００７５】
なお、図５では異なる電圧を印加できる補助電源７が２種類並列に接続されているが、補助電源７として接続可能な数は任意に設定することができる。より多くの補助電源７が接続されればそれだけ環流ダイオード６の温度上昇にきめ細かく対応することが可能となる。
【００７６】
第４の実施の形態においては、温度検出部１８が計測した環流ダイオード６の温度に関する情報を制御部１２に送り、制御部１２は受信した温度に関する情報から温度に応じて逆電圧印加スイッチング素子９に印加する電圧を変化させることとしている。
【００７７】
環流ダイオード６の温度が上昇すればそれだけ発熱量も大きくなるため、通常逆回復電荷は大きくなり逆回復損失も大きくなる。従って、温度の上昇に伴って対アームにおける逆電圧印加スイッチング素子９に印加する電圧を大きくする制御を行うことによって、逆回復損失を低減させる対応が可能となる。
【００７８】
以上説明したような制御を行うことによって、環流ダイオードの状態に応じた逆電圧印加回路の駆動を行うことによって逆回復損失の低減を図り、ひいては消費電力やノイズを低減することができる電力変換装置を提供することができる。
【００７９】
なお、第４の実施の形態における温度検出部を設けることとしても、電力変換装置の基
本的な構成、働きは第１の実施の形態において説明した通りであり、逆電圧印加スイッチング素子のＯＮのタイミングを当該逆電圧印加スイッチング素子が設けられているアームと同一アームに設けられている主回路スイッチング素子のＯＦＦのタイミングを用いて制御することをしていないので、たとえ負荷電流が小さく主回路スイッチング素子に対するゲート駆動信号が生成されない場合であっても確実に逆電圧印加回路を駆動させることが可能となる、との効果は当然奏する。
【００８０】
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。
【符号の説明】
【００８１】
１…直流電源、２…コンデンサ、３…インバータ回路、４…負荷、５…主回路スイッチング素子、６…環流ダイオード、７…補助電源、８…逆電圧印加用コンデンサ、９…逆電圧印加スイッチング素子、１０…補助ダイオード、１１…駆動信号供給部、１２…制御部、１３…ゲート駆動信号生成部、１４…ゲート駆動回路、１５…ゲート駆動信号遅延回路、１６…ゲート駆動回路、１７…電流検出部、１８…温度検出部、１９…温度センサ、２１…駆動信号供給部、３１…駆動信号供給部、Ｓ１〜Ｓ４…電力変換装置。 
【図１】
2013252042.tif 000003
【図２】
2013252042.tif 000004
【図３】
2013252042.tif 000005
【図４】
2013252042.tif 000006
【図５】
2013252042.tif 000007