(57)【要約】【課題】製品組立後の経年劣化による接続不良を含め、簡単な構成で被実装基板との接続不良を検出する。【解決手段】集積回路に、同一の電位が与えられる２以上の比較電圧用パッドと、比較電圧用パッドにかかる電圧を比較して、その比較結果に基づいて被実装基板との接続不良の有無を示す信号を出力する比較判別回路とを設け、比較判別回路において、少なくとも２つの比較電圧用パッドにかかる電圧の電位差が所定の値を超えた場合に、接続不良を示す信号を出力させる。【選択図】図１
2013026349.tif 000002
【特許請求の範囲】
【請求項１】
同一の電位が与えられる２以上の比較電圧用パッドと、
前記比較電圧用パッドにかかる電圧を比較して、その比較結果に基づいて被実装基板との接続不良の有無を示す信号を出力する比較判別回路とを備えた
ことを特徴とする集積回路。
【請求項２】
比較判別回路は、
任意の一対の比較電圧用パッドについて、一方の比較電圧用パッドにかかる電圧を入力電圧ＩＮ１、他方の比較電圧用パッドにかかる電圧を入力電圧ＩＮ２とした場合に、前記入力電圧ＩＮ２を基準電圧として入力電圧ＩＮ１との比較を行う第１の比較器と、前記入力電圧ＩＮ１を基準電圧として入力電圧ＩＮ２との比較を行う第２の比較器と、前記第１の比較器および前記第２の比較器からの出力信号を入力信号とする排他的論理和回路とを有する比較回路を含む
請求項１に記載の集積回路。
【請求項３】
比較電圧用パッドとして３以上のパッドが設けられ、
比較判別回路は、前記比較電圧用パッドの中で全て異なる組み合わせとなるよう予め定められた一対の比較電圧用パッドの各組み合わせごとに比較回路を含む
請求項２に記載の集積回路。
【請求項４】
少なくとも１つの比較電圧用パッドが四隅のいずれかに配置されている
請求項１〜３のいずれか1項に記載の集積回路。
【請求項５】
比較電圧用パッドとして、入力端子の中央付近に位置するパッドと、四隅のうちの２つに配置されているパッドとを備え、
比較判別回路は、
前記入力端子の中央付近に位置するパッドにかかる電圧を基準電圧として、前記四隅のうちの２つに位置するパッドのいずれかにかかる電圧との比較を行う２つの比較器と、
前記２つの比較器からの出力信号を入力信号とする否定論理和回路とを有する比較回路を含む
請求項１に記載の集積回路。
【請求項６】
比較器がヒステリシス特性を有する請求項１〜５のいずれか１項に記載の集積回路。
【請求項７】
集積回路に、同一の電位が与えられる２以上の比較電圧用パッドと、前記比較電圧用パッドにかかる電圧を比較し、比較結果に基づいて被実装基板との接続不良の有無を示す信号を出力する比較判別回路とを設け、
前記比較判別回路において、少なくとも２つの比較電圧用パッドにかかる電圧の電位差が所定の値を超えた場合に、接続不良を示す信号を出力させる
ことを特徴とする集積回路の接続不良検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被実装基板との接続不良を検出する集積回路および集積回路の接続不良検出方法に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）と被実装基板との接続状態を検査する方法の一例として、例えば、特許文献１には、半導体装置に少なくとも一対の検査用端子を設け、半導体装置の各一対の検査用端子と基板の検査用端子とを電気的に接続し、それら各一対の検査用端子間の抵抗値を求めることにより、半導体装置の接合状態を検査する方法が記載されている。
【０００３】
また、特許文献２には、駆動ドライバを内蔵したＬＳＩの下面から２個の検査用バンプを突出させて、それら２個の検査用バンプの間をアレイ基板に設けた検査配線によって接続し、アレイ基板上にある検査用端子間の抵抗値を測定することにより、アレイ基板とＬＳＩとの接続状態を検査する方法が記載されている。
【０００４】
また、特許文献３には、基板上に電子部品が実装された際に、その電子部品のピンの結合によって導通する２つの電極からなる実装用判別電極と、実装用判別電極と接続される実装判別用出力端とを備え、実装判別用出力端の出力に基づき、電子部品が実装されたか否かを検出する方法が記載されている。また、特許文献３には、実装判別用出力端の出力に基づき実装判別用電極の２つの電極が導通したか否かを出力する論理積手段を備え、例えば、実装判別用電極の２つの電極が導通していないと判断した場合はエラー信号を出力する回路基板が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１３５６７９号公報
【特許文献２】特開２００８−２４１９１７号公報
【特許文献３】特開平９−１０２６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１、２に記載されている方法は、いずれもＩＣが実装される基板である被実装基板側で抵抗を測定する必要がある。従って、製品の製造にかかる工程数が増えるという問題や、製品組立後の経年劣化による接続不良のチェックを行おうとすると、製品を分解しなければいけないといった問題があった。
【０００７】
また、特許文献３に記載されている方法は、ＩＣの中の１つのピンの接続状態を判断することでＩＣの実装／非実装を判別する方法であって、ある１つのピンの接続状態のみだけでＩＣと被実装基板との圧着状態の適否を判別するのは適切ではない。従って、特許文献３に記載されている方法を適用しても、高精度にＩＣと被実装基板との圧着状態の適否を判別することは困難である。
【０００８】
また、特許文献３には、複数の実装判別用出力端の出力に基づき実装判別用電極の２つの電極が導通したか否かを出力する論理積手段を備える例が示されているが、そのような論理積手段を基板上に設けなければならない点で、特許文献１、２と同様に工程数が増えるという問題がある。
【０００９】
そこで、本発明は、製品組立後の経年劣化による接続不良を含め、簡単な構成で被実装基板との接続不良を検出することができる集積回路および集積回路の接続不良検出方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明による集積回路は、同一の電位が与えられる２以上の比較電圧用パッド（例えば、比較電圧用パッド１１１）と、比較電圧用パッドにかかる電圧を比較して、その比較結果に基づいて被実装基板との接続不良の有無を示す信号を出力する比較判別回路（例えば、比較判別回路１２）とを備えたことを特徴とする。
【００１１】
また、比較判別回路は、任意の一対の比較電圧用パッドについて、一方の比較電圧用パッドにかかる電圧を入力電圧ＩＮ１、他方の比較電圧用パッドにかかる電圧を入力電圧ＩＮ２とした場合に、入力電圧ＩＮ２を基準電圧として入力電圧ＩＮ１との比較を行う第１の比較器（例えば、比較器１２１１−１）と、入力電圧ＩＮ１を基準電圧として入力電圧ＩＮ２との比較を行う第２の比較器（例えば、比較器１２１１−２）と、第１の比較器および第２の比較器からの出力信号を入力信号とする排他的論理和回路（例えば、ＸＯＲ回路１２１２）とを有する比較回路を含んでいてもよい。
【００１２】
また、集積回路は、比較電圧用パッドとして３以上のパッドが設けられ、比較判別回路は、比較電圧用パッドの中で全て異なる組み合わせとなるよう予め定められた一対の比較電圧用パッドの各組み合わせごとに比較回路（例えば、比較回路１２１−１〜１２１−４）を含んでいてもよい。
【００１３】
また、集積回路は、少なくとも１つの比較電圧用パッドが四隅のいずれかに配置されていてもよい。
【００１４】
また、集積回路は、比較電圧用パッドとして、入力端子の中央付近に位置するパッドと四隅のうちの２つに配置されているパッドとを備え、比較判別回路は、入力端子の中央付近に位置するパッドにかかる電圧を基準電圧として、四隅のうちの２つに位置するパッドのいずれかにかかる電圧との比較を行う２つの比較器と、２つの比較器からの出力信号を入力信号とする否定論理和回路とを有する比較回路を含んでいてもよい。また、比較器がヒステリシス特性を有するものもよい。
【００１５】
また、本発明による集積回路の接続不良検出方法は、集積回路に、同一の電位が与えられる２以上の比較電圧用パッドと、比較電圧用パッドにかかる電圧を比較し、比較結果に基づいて被実装基板との接続不良の有無を示す信号を出力する比較判別回路とを設け、比較判別回路において、少なくとも２つの比較電圧用パッドにかかる電圧の電位差が所定の値を超えた場合に、接続不良を示す信号を出力させることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、製品組立後の経年劣化による接続不良を含め、簡単な構成で被実装基板との接続不良を検出することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明によるＩＣおよび対応する被実装基板上の配線の例を示す説明図。
【図２】ＩＣが片押しされた場合のＡＣＦの圧着状態の例を示す説明図。
【図３】ＩＣ内部における電圧の差を説明するための等価回路図。
【図４】比較判別回路１２の例を示す回路図。
【図５】本発明によるＩＣおよび対応する被実装基板上の配線の他の例を示す説明図。
【図６】本発明によるＩＣおよび対応する被実装基板上の配線の他の例を示す説明図。
【図７】比較判別回路１２の他の例を示す回路図。
【図８】比較判別回路１２Ａに含まれる比較回路１２１の例を示す回路図。
【図９】比較回路１２１の動作例を示す説明図。
【図１０】本発明によるＩＣおよび対応する被実装基板上の配線の他の例を示す説明図。
【図１１】比較判別回路１２の他の例を示す回路図。
【図１２】本発明によるＩＣおよび対応する被実装基板上の配線の他の例を示す説明図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図面を参照して説明する。図１（ａ）は、本発明によるＩＣ１０の例を示す説明図であり、図１（ｂ）は、図１（ａ）に示したＩＣ１０との接続用に設けられた被実装基板２０上の配線２１の例を示す説明図である。なお、図１（ｂ）において符号２２が示す領域はＩＣ１０が実装される位置を表している。
【００１９】
図１に示す例は、液晶表示装置において、ガラス基板等により構成される液晶表示パネル上に設けられたＩＴＯ配線２１と、液晶駆動用のＩＣの各パッド１１とを異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：ＡＣＦ）を介して接続する場合を想定しているが、本発明は、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）接続に限らず、またＡＣＦを介して接続する態様にも限定されない。例えば、プリント基板上に半田付けによりＩＣを接続するような態様であっても適用可能である。
【００２０】
図１（ａ）に示すように、本実施形態のＩＣ１０には、同一の電圧をもつよう設計された２以上の比較電圧用パッド１１１（図中におけるＶｃｏｍｐ０とＶｃｏｍｐ１）と、これら比較電圧用パッド１１１の電圧を比較して接続状態を判別する比較判別回路１２とが設けられている。なお、同一の電圧をもつよう設計されたパッドとは、より具体的には、同一の電位が与えられるパッドをいう。
【００２１】
なお、図１に示す例は、パッド番号１と６に位置する、液晶表示パネル上のＶ０用の入力端子と接続される入力パッドの一部を比較電圧用パッド１１１としても利用する例である。
【００２２】
比較電圧用パッド１１１は、同一の電圧をもつ２以上のパッドを１組とした場合、各組内のパッドが同一の電圧をもつよう設計されていればよく、比較電圧用パッド１１１の全てで同一の電圧をもつ必要はない。また、比較電圧用パッド１１１を設ける位置としては、同一の電圧をもつよう設計されたパッドの中でお互いの距離が離れているパッドを対（１組）とするのが好ましい。
【００２３】
図２は、液晶表示パネル上にＩＣが片押しされた場合のＡＣＦの圧着状態の例を示すイメージ図である。図２（ａ）は、ガラス基板２０上にＩＣ１０がＡＣＦ３０を介して接続された場合のＡＣＦ３０の圧着状態の例を示す模式図である。また、図２（ｂ）は、図２（ａ）に示した状態における各パッド１１とＩＴＯ配線２１間の等価回路図である。
【００２４】
図２に示すように、例えば、図中における左端が、右端に比べて強く押された場合、各パッド１１とＩＴＯ配線２１間の接続抵抗は、右にいくほど大きくなる。すなわち、図２に示すように、ある一辺において左側からパッド番号１〜Ｎの順にパッドが並んでいるＩＣ１０の場合は、パッド番号１のパッド１１（以下、パッド１１−１という。）とＩＴＯ配線２１間の接続抵抗よりもパッド番号Ｎのパッド１１（以下、パッド１１−Ｎという。）とＩＴＯ配線２１間の接続抵抗の方が大きくなる。
【００２５】
図３は、パッド１１−１とパッド１１−Ｎにそれぞれ外部印加電圧ＶＤＤを接続した場合のＩＣ内部における電圧の差を説明するための等価回路図である。例えば、パッド１１−１およびパッド１１−Ｎに対して、外部印加電圧ＶＤＤが接続されている場合、ＩＣ内におけるパッド１１−１の電位Ｖ（１）およびパッド１１−Ｎの電位Ｖ（Ｎ）は以下の式（１）および式（２）のように表すことができる。
【００２６】
Ｖ（１）＝ＶＤＤ−Ｉ１＊Ｒ１＝Ｉ１＊ＲＬ（１）  ・・・式（１）
Ｖ（Ｎ）＝ＶＤＤ−ＩＮ＊ＲＮ＝ＩＮ＊ＲＬ（Ｎ）  ・・・式（２）
【００２７】
ここで、ＲＬ（１）＝ＲＬ（Ｎ）＝ＲＬである場合、Ｉ１＝ＶＤＤ／（Ｒ１＋ＲＬ）、ＩＮ＝ＶＤＤ／（ＲＮ＋ＲＬ）となるので、Ｖ（１）およびＶ（Ｎ）も以下の式（３）および式（４）のように表すことができる。
【００２８】
Ｖ（１）＝Ｉ１＊ＲＬ＝ＶＤＤ＊ＲＬ／（Ｒ１＋ＲＬ）  ・・・式（３）
Ｖ（Ｎ）＝ＩＮ＊ＲＬ＝ＶＤＤ＊ＲＬ／（ＲＮ＋ＲＬ）  ・・・式（４）
【００２９】
従って、Ｖ（１）とＶ（Ｎ）の電位差Ｖｄｉｆｆは、以下の式（５）のように表される。
【００３０】
Ｖｄｉｆｆ＝Ｖ（１）−Ｖ（Ｎ）＝ＶＤＤ＊ＲＬ＊｛１／（Ｒ１＋ＲＬ）−１／（ＲＮ＋ＲＬ）｝  ・・・式（５）
【００３１】
従って、ＲＬ（１）＝ＲＬ（Ｎ）＝ＲＬとなるように設計すれば、上述の式（５）より、接続抵抗の差を検出できる。なお、ＲＬ（１）およびＲＬ（Ｎ）は、比較判別回路１２の入力抵抗と捉えればよい。
【００３２】
図４は、比較判別回路１２の例を示す回路図である。図４に示すように、比較判別回路１２は、ＩＣ内において各々異なる比較電圧用パッド１１１に実際にかかっている電圧を比較する比較器１２０を少なくとも含み、比較器１２０による比較結果に基づき、ＩＣの接続不良の有無を示す信号を出力する。
【００３３】
図４に示す比較判別回路１２は、図１に示すＶｃｏｍｐ１（すなわちパッド１１−１）とＶｃｏｍｐ０（すなわちパッド１１−６）とを比較電圧用パッド１１１とした場合の例である。図４に示す例では、パッド１１−６に実際にかかる電位Ｖ（６）を基準電圧として、パッド１１−１に実際にかかる電位Ｖ（１）とを比較し、その高低に応じた判定結果を出力する。本例では、比較結果をＥＮ信号（イネーブル信号）として出力しているので、ＥＮ＝０（または”Ｌｏｗ”）の場合に実装不良であると判定できる。
【００３４】
例えば、図１に示すパッド配置の例において、ＩＣ１０の左下で圧着不良があった場合、パッド１１−６の接続抵抗がパッド１１−１の接続抵抗に比べて大きくなる。すると、ＩＣ１０内部では、Ｖ（１）＜Ｖ（６）となる。従って、基準電圧であるＶ（１）よりもＶ（６）の方が大きい場合、比較結果であるＥＮ信号（イネーブル信号）＝０を出力する。これにより、実装不良が判別できる。例えば、ＥＮ信号に基づいて、ＩＣ動作を止めてもよい。また、ＩＣからの出力信号として、ＥＮ信号を外部に出力してもよい。
【００３５】
図４に示す例では、比較対象とする電圧パッド（２つの比較電圧用パッド１１１のうちの一方）はＩＣ四隅のうちのいずれかであることが好ましい。また、基準電圧パッド（２つの比較電圧用パッド１１１のうちの他方）は、パッド辺の中央付近であることが好ましい。そのようにすると、接続不良となった場合に電位差が大きく出やすく、検出精度を上げることができる。
【００３６】
また、ノイズ等の影響を避けるため、比較器１２０にヒステリシス特性を持たせてもよい。また、良品と不良品の接続抵抗の差分に許容量を持たせるために、例えば、接続抵抗の差が４０Ω以上に相当する電位差で接続不良と判定するようなヒステリシス特性を持たせてもよい。なお、４０Ωは、液晶表示装置に用いられるＩＣにおいて、接続不良の判定基準とする接続抵抗の上限を５０Ωとした上で、両パッドに±５Ωの誤差を許容する場合の例である。なお、より厳しく電位差が１０Ω以上で不良と判定するといったことも考えられる。
【００３７】
また、図１および図４に示す例では、ＩＣの左隅のパッド１１−１に対して、同じ電圧をもつパッド１１−６を基準電圧パッドとして設ける例を示しているが、ＩＣの四隅のパッドそれぞれに対して、基準電圧パッドおよび図４に示すような比較判別回路１２を設けることも可能である。
【００３８】
また、一般に、液晶駆動用のＩＣでは、ＡＣＦにより圧着する時に片押し等による接触不良の影響を低減するため、四隅にＩＣ内において信号処理を行わないダミーパッド１１２を設けることが多い。また、電源端子は、連続するパッドに接続してインピーダンスを下げるといった工夫が施されている。そのようなＩＣの場合には、ダミーパッド１１２を設けていた領域の一部を利用して、ＩＣ１０の四隅にそれぞれ１つずつ計４つの比較電圧用パッド１１１を設けてもよい。
【００３９】
図５（ａ）は、本発明によるＩＣ１０の他の例を示す説明図であり、図５（ｂ）は、図５（ａ）に示したＩＣ１０との接続用に設けられた被実装基板２０上の配線２１の例を示す説明図である。本例では、ＩＣ１０に、同一の電圧をもつよう設計された４つの比較電圧用パッド１１１（図中におけるＶｃｏｍｐ１〜Ｖｃｏｍｐ４）と、これら比較電圧用パッド１１１の電圧を比較して接続状態を判別する比較判別回路１２Ａとが設けられている。なお、Ｖｃｏｍｐ１はセグメント信号用の出力パッド等が並ぶ図中のＩＣ上辺の左端のパッドであり、Ｖｃｏｍｐ２は入力端子との接続用の入力パッド等が並ぶ図中のＩＣ下辺の左端のパッドであり、Ｖｃｏｍｐ３は同ＩＣ上辺の右端のパッドであり、Ｖｃｏｍｐ４は同ＩＣ下辺の右端のパッドである。
【００４０】
なお、図５に示す例は、ＩＣの四隅に位置するダミーパッド１１２の一部を、液晶表示パネル上のＶＤＤ用の入力端子と接続されるようにして、比較電圧用パッド１１１として利用する例である。なお、本例では、比較電圧用パッド１１１が同一の電圧をもつようにするために、被実装基板である液晶表示パネル上に、入力端子側に位置する比較電圧用パッド１１１とセグメント信号出力側に位置する比較電圧用パッド１１１とを電気的に接続するための接続配線２１１がそれぞれ設けられている。すなわち、液晶表示パネル上に、Ｖｃｏｍｐ１とＶｃｏｍｐ２とを電気的に接続するための接続配線２１１と、Ｖｃｏｍｐ３とＶｃｏｍｐ４とを電気的に接続するための接続配線２１１とが設けられている。このような接続配線２１１を利用することによって、Ｖｃｏｍｐ１とＶｃｏｍｐ２との間で、またＶｃｏｍｐ３とＶｃｏｍｐ４との間で同一の電圧をもたせてもよい。ここで同一の電圧とは、全く同じ電圧ではなくてもよい。たとえば、接続配線２１１の抵抗や接続抵抗による電圧の上昇、低下は同一の電圧と見なすことができる。
【００４１】
また、一般にＶＤＤ等の電源端子は、連続するパッドに接続してインピーダンスを下げるといった工夫が施されているが、そのような電源端子と接続される連続するパッドを、１まとまりの比較電圧用パッド１１１として、他に同一の電圧をもつ比較電圧用パッド１１１と比較させることも可能である。図６は、ＩＣの四隅に位置する電源端子と接続される連続するパッドをそれぞれ比較電圧用パッド１１１として利用する例である。
【００４２】
また、図７は、比較判別回路１２の他の例を示す回路図である。図７に示す比較判別回路１２Ａは、図６に示す比較電圧用パッド１１１に対応した比較判別回路１２の例である。図７に示すように、比較判別回路１２Ａは、Ｖｃｏｍｐ１とＶｃｏｍｐ２とを入力電圧ＩＮ１、ＩＮ２とする比較回路１２１−１と、Ｖｃｏｍｐ３とＶｃｏｍｐ４とを入力電圧ＩＮ１、ＩＮ２とする比較回路１２１−２と、Ｖｃｏｍｐ１とＶｃｏｍｐ４とを入力電圧ＩＮ１、ＩＮ２とする比較回路１２１−３と、Ｖｃｏｍｐ２とＶｃｏｍｐ３とを入力電圧ＩＮ１、ＩＮ２とする比較回路１２１−４と、比較回路１２１−１〜１２１−４からの出力信号Ｏ１〜Ｏ４を入力信号としてＥＮ信号を出力するＮＯＲ（否定論理和）回路１２２とを備えている。
【００４３】
また、図８は、図７に示す比較判別回路１２Ａに含まれる比較回路１２１の例を示す回路図である。図８に示すように、比較回路１２１は、２つの比較器１２１１−１〜１２１１−２と、比較器１２１１−１〜１２１１−２からの出力信号Ｓ１、Ｓ２を入力信号とするＸＯＲ（排他的論理和）回路１２１２とを備えている。なお、各比較器１２１１はそれぞれヒステリシス特性を有しているものとする。
【００４４】
ここで、比較器１２１１−１と１２１１−２とは、任意の一対の比較電圧用パッドのうち一方にかかる電圧を入力電圧ＩＮ１、他方にかかる電圧を入力電圧ＩＮ２というように、同じ入力電圧ＩＮ１、ＩＮ２を使用しているが、一方の比較器１２１１−１では入力電圧ＩＮ２を基準電圧として入力電圧ＩＮ１との比較を行い、他方の比較器１２１１−２では入力電圧ＩＮ１を基準電圧として入力電圧ＩＮ２との比較を行う構成となっている。
【００４５】
図９は、図８に示す比較回路１２１の動作例を示す説明図である。図９に示すように、図８に示す比較回路１２１は、入力電圧に電位差があるときに出力ＯＵＴが１となる構成となっている。なお、上述の図４では、比較判別回路１２の例として単純な比較器１２０を例示したが、比較器１２０の代わりに、図７に示す比較回路１２１を備えるよう構成することも可能である。
【００４６】
例えば、ＩＣの四隅に位置するパッドを１組の比較電圧用パッド１１１とした場合、接続不良によりどの電圧が低くなるのかを前もって特定することはできない。そのような場合に、図８に示すように、比較電圧用パッド１１１の中で全て異なる組み合わせとなるよう予め定められた一対の比較電圧用パッドの各組み合わせごとに比較回路１２１を設ければよい。すなわち、比較回路１２１を複数設けて、それぞれに対して、四隅に位置する比較電圧用パッド１１１の中から入力電圧ＩＮ１、ＩＮ２とするパッドの組み合わせを変えて入力することで、比較回路１２１−１〜１２１−４の出力信号Ｏ１〜Ｏ４のうち少なくとも１つが１となれば、ＥＮ＝１を出力することができる。このように、本例によれば、片押しされる方向にかかわらず高精度に接続不良を検出することができる。
【００４７】
なお、図７では、比較するパッドの組み合わせとして、｛左上と左下（出力信号Ｏ１）、右上と右下（出力信号Ｏ２）、左下と右下（出力信号Ｏ３）、左上と右上（出力信号Ｏ４）｝を例示しているが、パッドの組み合わせはこの限りではない。また、比較回路の数も４つに限らず、そのうちの一部のみを用いることも可能である。また、組み合わせる比較電圧用パッド１１１の位置も必ずしも四隅でなくてもよい。
【００４８】
しかし、このような構成であっても、全ての比較電圧用パッド１１１の接続抵抗が一様に高くなるような不良状態が起こった場合には、不良を検出できない可能性がある。このため、例えば、図１に示したような比較に使う基準電圧用の比較電圧用パッド１１１をさらに設ける構成としてもよい。図１０は、本発明によるＩＣ１０の他の例を示す説明図であり、図１０（ｂ）は、図１０（ａ）に示したＩＣ１０との接続用に設けられた被実装基板２０上の配線２１の例を示す説明図である。
【００４９】
本例では、図７に示したＩＣ１０の構成に加えて、さらに入力端子の中央付近に比較器において基準電圧とする比較電圧用パッド１１１（図中におけるＶｃｏｍｐ０）が設けられている。なお、Ｖｃｏｍｐ０〜４は、同一の電圧をもつよう設計されているものとする。
【００５０】
本例では、接続不良となるようなケースを考えた場合に、入力端子の中央付近のみで接続抵抗が高くなるというケースは考えにくいことから、比較に使う基準電圧を入力端子の中央付近から得るようにしている。
【００５１】
また、図１１は、比較判別回路１２の他の例を示す回路図である。図１１に示す比較判別回路１２Ｂは、図１０に示す比較電圧用パッド１１１に対応した比較判別回路１２の例である。図１１に示すように、比較判別回路１２Ｂは、Ｖｃｏｍｐ０を基準電圧、Ｖｃｏｍｐ１を比較対象とする入力電圧とする比較器１２０−１と、Ｖｃｏｍｐ０を基準電圧、Ｖｃｏｍｐ２を比較対象とする入力電圧とする比較器１２０−２と、Ｖｃｏｍｐ０を基準電圧、Ｖｃｏｍｐ３を比較対象とする入力電圧とする比較器１２０−３と、Ｖｃｏｍｐ０を基準電圧、Ｖｃｏｍｐ４を比較対象とする入力電圧とする比較器１２０−４と、比較器１２０−１〜１２０−４からの出力信号Ｏ１〜Ｏ４を入力信号としてＥＮ信号を出力するＮＯＲ回路１２２とを備えている。なお、各比較器１２０はそれぞれヒステリシス特性を有しているものとする。
【００５２】
このような構成によれば、Ｖｃｏｍｐ１〜Ｖｃｏｍｐ４のうち少なくとも１つの電圧が下がると、比較器１２０−１〜１２０−４の出力信号Ｏ１〜Ｏ４のいずれかが１となり、ＥＮ信号＝０を出力することができる。逆にいうと、Ｖｃｏｍｐ０〜Ｖｃｏｍｐ４の全ての電圧において、Ｖｃｏｍｐ０と差がない場合のみ、ＥＮ＝１を出力する構成であるといえる。
【００５３】
なお、以上の説明では、１つの組における比較電圧用パッド１１１は、全て同じ電圧をもつよう設計されていることを前提に、比較器のヒステリシス特性によって良品と不良品の接続抵抗の差分に許容量を持たせる例を示したが、良品と不良品の接続抵抗の差分を、外付け抵抗とすることも可能である。すなわち、１つの組における比較電圧用パッド１１１のうち基準電圧パッドとする比較電圧用パッド１１１を、比較対象とされる入力電圧パッドである他の比較電圧用パッド１１１と異なる電圧をもつものとしてもよい。
【００５４】
図１２（ａ）は、本発明によるＩＣ１０の他の例を示す説明図であり、図１２（ｂ）は、図１２（ａ）に示したＩＣ１０との接続用に設けられた被実装基板２０上の配線２１の例を示す説明図である。本例では、ＩＣ１０に、１つ以上の第１の比較電圧用パッド１１１（図中におけるＶｃｏｍｐ１〜Ｖｃｏｍｐ４）と、基準電圧を得るための第２の比較電圧用パッド１１１（図中におけるＶｃｏｍｐ０）と、第１の比較電圧用パッド１１１と第２の基準電圧用パッド１１１との電圧を比較して接続状態を判別する比較判別回路１２とが設けられている。なお、比較判別回路１２は、例えば、図１１に示した比較判別回路１２Ｂと同様でよい。
【００５５】
また、被実装基板２０上の配線２１のうち、第２の比較電圧用パッド１１１と接続される配線２１には、外付け抵抗４０が接続されている。この外付け抵抗４０が付加されることにより、第２の比較電圧用パッド１１１は、第１の比較電圧用パッド１１１のもつとされる電圧と比べて、良品と不良品の接続抵抗の差分の許容量だけ大きい電圧をもつものとする。
【００５６】
このような構成によれば、良品と不良品の接続抵抗の差分が、事前に予測できない場合であってもＩＣ作成後に抵抗値を変えることができるので、判定結果の最適化が可能となる。なお、比較判別回路１２に入力する基準電圧をＩＣ内部で生成できる場合には、基準電圧を得るための比較電圧用パッド１１１（Ｖｃｏｍｐ）を省略することも可能である。
【００５７】
このように、本実施形態によれば、同一のまたは許容される電位差の範囲内の電圧をもつよう設計されている２以上の比較電圧用パッド１１１に加えて、ＩＣの内部に比較判別回路１２を設けているので、製品を分解することなくいつでも接続状態の判別を行うことができる。なお、本発明による接続状態の判別処理は、常時稼働させることも可能であるが、消費電力を抑えるためにカウンタを設けて、初期起動時にチェックした後は、カウント値に応じてチェックを行うといったタイミング制御を行ってもよい。また、電源起動時のみチェックを行ってもよい。
【産業上の利用可能性】
【００５８】
本発明は、ＡＣＦを介してガラス基板上にＩＣを接続するような液晶表示装置に限らず、プリント基板上に半田付けによりＩＣを接続するような装置に対しても、好適に適用可能である。
【符号の説明】
【００５９】
１０  ＩＣ
１１  パッド
１１１  比較電圧用パッド（Ｖｃｏｍｐ０〜４）
１２、１２Ａ、１２Ｂ  比較判別回路
１２０、１２０−１〜１２０−４  比較器
１２１、１２１−１〜１２１−４  比較回路
１２１１、１２１１−１、１２１１−２  比較器
１２１２  ＸＯＲ回路
１２２  ＮＯＲ回路
２０  被実装基板
２１  配線
２２  ＩＣの実装位置
３０  ＡＣＦ
４０  外付け抵抗
【図１】
2013026349.tif 000003
【図２】
2013026349.tif 000004
【図３】
2013026349.tif 000005
【図４】
2013026349.tif 000006
【図５】
2013026349.tif 000007
【図６】
2013026349.tif 000008
【図７】
2013026349.tif 000009
【図８】
2013026349.tif 000010
【図９】
2013026349.tif 000011
【図１０】
2013026349.tif 000012
【図１１】
2013026349.tif 000013
【図１２】
2013026349.tif 000014