(57)【要約】【課題】マザーボードに対する電子デバイスの電気的接続を確保するとともに、その実装強度を向上させることのできる表面実装電子デバイスを提供する。【解決手段】端子基板１に設ける実装端子３に、当該実装端子を貫通してマザーボードと対向する面に当該スルーホールの内壁にメッキを有して開口するスルーホール４を形成し、このスルーホール４に連通して、マザーボードとは反対側で端子基板１を貫通し、当該端子基板１の表面に開口する通気路５を設けた。通気路５は、スルーホール４よりも小径とし、この通気路５の内壁にはメッキを施さない。マザーボードとの接合時には、溶融した半田は通気路５からの気体排出でスルーホール内に充填される。【選択図】図１
2013110332.tif 000002
【特許請求の範囲】
【請求項１】
表面に機能部を搭載し、外部基板との接合のための複数の実装端子を背面に備えた実装基板を有する表面実装電子デバイスにおいて、
前記実装端子は、前記実装基板の背面に平行な略平板状で、実装対象であるマザーボードの接合電極に略平行に実装されるものであり、
前記実装基板には、一端が前記実装基板を前記実装端子側で部分的に貫通し、一端が前記実装端子の背面に開口し、他端が前記実装基板の内部に達すると共に、内壁にメッキを施したスルーホールと、
前記スルーホールの前記他端に連通して前記実装基板の前記背面とは反対面である表面に開口し、前記スルーホールの径より小径、かつ内壁にメッキを施さない通気路を有することを特徴とする表面実装電子デバイス。
【請求項２】
請求項１において、
前記通気路は前記スルーホールの各々について１個以上有することを特徴とする表面実装電子デバイス。
【請求項３】
請求項２において、
前記通気路は、前記スルーホール毎に異なる個数有することを特徴とする表面実装電子デバイス。
【請求項４】
請求項１乃至３の何れかにおいて、
前記実装端子の前記マザーボードの前記接合電極と対向する面の一部に凹形状部を有することを特徴とする表面実装電子デバイス。
【請求項５】
請求項１乃至４の何れかにおいて、
前記マザーボードに有する前記接合電極に、前記スルーホールと対向して、当該スルーホールの開口領域に望むように配置した凸形状部を備えたことを特徴とする表面実装電子デバイス。
【請求項６】
請求項１乃至４の何れかにおいて、
前記マザーボードに有する前記接合電極に、前記スルーホールと対向して、当該スルーホールの開口領域に望むように配置した凹形状部を備えたことを特徴とする表面実装電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装電子デバイスに係り、特にマザーボードに実装した場合の電気的接続性と機械的強度を向上した表面実装電子デバイスに関する。
【背景技術】
【０００２】
近年の電子デバイスの高密度実装技術においては、マザーボードと称する機器搭載基板に設けた配線/回路パターンにＩＣチップや発振器、フィルターなどのアクティブ部品、抵抗やコンデンサあるいはインダクタンスなどの個別部品、等様々な電子部品の多くを表面実装技術で搭載している。表面実装電子デバイスは、当該電子部品を保持してマザーボードとの接続を行うための端子を備えた基板（以下、端子基板と称する）に部品の本体部分を搭載して構成される。この端子基板に機能部分が搭載される。なお、以下では、表面実装電子デバイスを単にデバイスと表記する場合もある。
【０００３】
図９は、従来の表面実装電子デバイスを構成する端子基板の説明図で、図９（a）は背面図、図９（b）は図９（a）のＡ−Ａ'線に沿った断面図である。この端子基板は多層構造として示すが、単層とするものもある。この端子基板に、点線で図示したような発振器、フィルタ、ＩＣチップなどの機能部品や抵抗、容量、インダクタンス等のパッシブ部品からなるデバイスの機能部が搭載、あるいは内蔵され、表面実装電子デバイスとしてパッケージされる。図１０に表面実装電子デバイスの一例の外観を示す。
【０００４】
図９において、符号１はガラスエポキシ板あるいはセラミックス板からなる多層の端子基板であり、第１層１a、第２層1ｂからなる。多層の端子基板１は、その第１層１aに表層パターン２aが、また第１層１aと第２層1ｂの間に内層パターン２ｂを有している。表層パターン２aと内層パターン２ｂは、この表面実装電子デバイスの機能部分８の機能を実現するための配線パターンや回路パターンであり、銅あるいはタングステン、その他の金属を好適とする導体のパターンで形成される。図９（b）に点線で示した符号８がこのデバイスの機能部分である。
【０００５】
この例の端子基板１の背面２cには、マザーボードと称する機器搭載用の実装基板との間で電気的接続と機械的固定を行うための実装端子３を複数有している。図９（a）に示したように、実装端子３は略矩形の端子基板１の背面の各隅付近に各１個、計４個設けてある。実装端子３は信号接続用端子と接地用端子を含んでいる。なお、表面実装電子デバイスの実装端子の数はこれに限るものではなく。図示した４個に加えて、さらに１個又はそれ以上の端子を備えたものもあるが、ここでは、説明を簡単にするため４個としてある。
【０００６】
図９（ｂ）に示した例では、端子基板１の一層を貫通して複数のスルーホール４が設けられている。これらのスルーホール４の内壁にはメッキが施されており、端子基板１の内層パターンと実装端子３の間を電気的に接続している。スルーホール４の内壁にはメッキが施されており、実装端子３を設ける際の溶融した半田６がこれらスルーホール４の内壁を伝って内部に入り込んで実装端子３の固定に寄与する。しかしながら、スルーホール４は第１層１ａで蓋がされた状態にあるため、内部空間に滞留している気体のため、溶融した半田６は内壁のメッキを濡らす程度であり、スルーホール４を埋める程の量にはならない。なお、図示しないが、他のスルーホールで表層パターンと内層パターン間の所要箇所が適宜接続されている。
【０００７】
実装端子３は、マザーボードと対向する面（端子面）である背面２cが平坦になっており、この背面２c表面には金メッキなどでメッキ加工されてマザーボードに有するパッドなどの接続電極（接続端子）との間で半田により電気的、かつ機械的に接合される。しかしながら、この種の表面実装電子デバイスの小型化に伴い、端子面積が小さくなって、両者の接合面積が狭くなってしまうことに加え、前記したように、実装端子３を接続する量も制限される。その結果、実装後の温度サイクル、衝撃、曲げ等の応力印加で実装端子とマザーボードとの接続信頼性が低下する。
【０００８】
また、マザーボードとの接続に半田ボールを用いるものでは、接続後の表面実装電子デバイスとマザーボードとの隙間に、所謂アンダーフィルと称する熱硬化性エポキシ樹脂などを充填して機械的強度を確保する方法もある。しかし、このためには、アンダーフィルの充填工程が必要となり、製造コスト低減に妨げとなる。
【０００９】
半田を用いて表面実装電子デバイスをマザーボード等に機器実装基板の電極等に接続する際に、半田の量を増やせば接続面積が増加し、機械的強度を向上させることはできる。しかしながら、デバイスの小型化に伴う端子間距離の接近により、半田のオーバーフローが隣接する端子、あるいは隣接する配線/回路パターン間で短絡を発生させ、製品不良をもたらす畏れがある。
【００１０】
半田のオーバーフローによる短絡発生を回避するものとして、特許文献１がある。特許文献１には、接続端子の周囲に溝を設け、オーバーフローした半田をこの溝内に収容して隣接する端子あるいは配線/回路パターンに達しないようにした構造が開示されています。しかし、この特許文献１に記載された構造も、デバイスの小型化に伴う端子間距離のさらなる接近には十分に対応することができない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８‐２６３４０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図９に示した従来技術の構成では、実装端子３をマザーボードに半田を用いて接続する際、メッキを施したスルーホール４が、その天井を蓋をされた状態にあるため、半田がスルーホール４内の気体を排除して該スルーホール内に流れ込むことが抑制され、機械的強度を保持するに十分な量の半田が充填されない。
【００１３】
また、図９(b)に示されたように、マザーボードのパッド等に接続する実装端子３の面は平坦である。そのため、機械的強度を考慮して多めに供給した場合の余剰半田の逃げ場所がない。したがって、半田は隣接する実装端子あるいは配線/回路パターンにオーバーフローしないように、その量が制限される。その結果、マザーボードと実装端子３との接続が十分とならず、前記した機械的強度不足をもたらす。
【００１４】
本発明の目的は、上記した従来技術における課題を解決して、マザーボードに対する電子デバイスの電気的接続を確保するとともに、その実装強度を向上させることのできる表面実装電子デバイスを提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明の表面実装電子デバイスは、その端子基板に設ける実装端子に、当該実装端子を貫通してマザーボードと対抗する面に当該スルーホールの内壁にメッキを有して開口するスルーホールを形成し、このスルーホールに連通して、マザーボードとは反対側で端子基板を貫通し、当該端子基板の表面に開口する通気路を設けた。通気路は、スルーホールよりも小径とすることが望ましい。この通気路の内壁にはメッキを施さないことで、溶融した半田の通気路の内壁の這い上がりを抑制できる。
【００１６】
本発明の代表的な構成を記述すれば、次のとおりである。すなわち、
表面に機能部を搭載し、外部基板との接合のための複数の実装端子を背面に備えた実装基板を有する表面実装電子デバイスにおいて、
前記実装端子は前記実装基板の背面に平行な略平板状であり、
前記実装基板には、一端が前記実装基板を前記実装端子側で部分的に貫通し、一端が前記実装端子の背面に開口し、他端が前記実装基板の内部に達すると共に、内壁にメッキを施したスルーホールと、
前記スルーホールの前記他端に連通して前記実装基板の前記背面とは反対面である表面に開口して前記スルーホールの径より小径、かつ内壁にメッキを施さない通気路を有することを特徴とする表面実装電子デバイス。
【００１７】
本発明は、上記の構成を基本として、通気路の数、その配置、接続端子の表面、マザーボードの接続電極面などの形状変更を加えることで、さらなる効果を得ることができる。
【発明の効果】
【００１８】
通気路の内壁にメッキを施さないことで、溶融半田が内壁を伝って上昇する（這い上がる）のが抑えられる。また、スルーホールに連通する通気路は、スルーホールよりも小径とすることとで、スルーホールに溶融した半田が進入する際に、気体の抜けに抵抗を与え、その進入速度を抑制して端子基板の表面からの半田の流出を防止する効果がある。
【図面の簡単な説明】
【００１９】
【図１】本発明による表面実装電子デバイスの実施例１を構成する端子基板の説明図である。
【図２】本発明による表面実装電子デバイスの実施例２を構成する端子基板の説明図である。
【図３】本発明による表面実装電子デバイスの実施例３を構成する端子基板の説明図である。
【図４】本発明による表面実装電子デバイスを構成する端子基板の要部拡大図である。
【図５】本発明による表面実装電子デバイスをマザーボードに実装した状態の１例を示す要部断面図である。
【図６】本発明による表面実装電子デバイスをマザーボードに実装した状態の他例を示す要部断面図である。
【図７】本発明による表面実装電子デバイスをマザーボードに実装した状態のさらに他の例を示す要部断面図である。
【図８】本発明による表面実装電子デバイスをマザーボードに実装した状態のさらにまた他の例を示す要部断面図である。
【図９】従来の表面実装電子デバイスを構成する端子基板の説明図である。
【図１０】表面実装電子デバイスの全体構成例を示す外観図である。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の最良の実施形態について、実施例の図面を参照して詳細に説明する。
【実施例１】
【００２１】
図１は、本発明による表面実装電子デバイスの実施例１を構成する端子基板の説明図で、図１（a）は背面図、図１（b）は図１（a）のＡ−Ａ'線に沿った断面図である。図１において、符号１は図７で説明したものと同様の多層構造の端子基板、１aは端子基板１を構成する第１層、１bは同じく端子基板１を構成する第２層、２aは第１層１aの上面（表面）に設けた表層パターン、２bは第１層と第２層の間に有する内層パターン、２cは端子基板の背面（マザーボードと対向する面）、３は実装端子、４は実装端子を貫通してマザーボードと対向する面に開口し、内壁にメッキを施したスルーホール、５はスルーホール４と連通して第１層１aの上面に開口するメッキ無しのスルーホールで、以下では通気路とも称する。
【００２２】
この実施例では、端子基板１の第２層１ｂと実装端子３を貫通してスルーホール４が形成されている。このスルーホール４の内壁には金を好適とするメッキが施されている。そして、このスルーホール４と連通した通気路５が第１層１aを貫通して端子基板１の表面に開口している。通気路５は、スルーホール４の開口径よりも小径とされている。マザーボードに実装する前の状態では、スルーホール４と通気路５は、端子基板１の表裏を通して気体（例えば空気）が自由に通過できるようになっている。
【００２３】
実施例１では、通気路５は各スルーホール４に１つ設けられている。それらの通気路は、多層基板である端子基板１に有する表層パターン、内層パターンで形成される配線/回路パターンに応じて配置される。すなわち、実施例１は端子基板１の配線/回路パターン優先でスルーホール４と通気路５が形成される。図１に示されたように、通気路５は対応するスルーホールの開口領域内に全て含むように位置させて形成する必要はなく、一部がスルーホールと連通することで十分な場合もある。
【００２４】
実施例１の構成とした表面実装電子デバイスを用いることで、マザーボードに実装する際に、この表面実装電子デバイスの端子基板に有するスルーホール４の内部に十分な半田が流入し、マザーボードのパッド等の接続部との間に十分な量の半田が確保され、隣接する配線や回路パターン、あるいは実装端子へのオーバーフローは抑制される。なお、マザーボードとの実装については後述する。通気路５の開口径はマザーボードとの接合時に予測される半田量に応じて、当該半田がメッキを施したスルーホール４の領域を超えて実装基板１の表面から流出しないように調整する。このことは、後記の各実施例でも同様である。
【実施例２】
【００２５】
図２は、本発明による表面実装電子デバイスの実施例２を構成する端子基板の説明図で、図２（a）は背面図、図２（b）は図２（a）のＡ−Ａ'線に沿った断面図である。図２において、図１と同一符号は同一部分に対応する。図１で説明した実施例１と同様に、多層構造の端子基板１は第１層１a、第２層１bで構成され、第１層１aの上面（表面）に設けた表層パターン２a、第１層と第２層の間に有する内層パターン２bを有している。内壁に金を好適とするメッキを施したスルーホール４は第２層１bを貫通して形成されており、このスルーホール４と連通して第１層１aの上面に開口するメッキ無しのスルーホールである通気路５が各スルーホール４に連通し、第１層１aの表面に開口している。
【００２６】
この実施例では、通気路５は、スルーホール４の開口径よりも小径とされ、各実装端子３に開口したスルーホール４の開口径の領域に含まれて形成されている。これらのスルーホール４と通気路５は、デバイスの四隅に設けた各スルーホールについて同じように形成されている。前記実施例１と同様に、マザーボードに実装する前の状態では、スルーホール４と通気路５は、端子基板１の表裏を通して気体（例えば空気）が自由に通過できるようになっている。
【００２７】
実施例２では、通気路５は各スルーホール４毎に１つ設けられている。それらの通気路は、多層基板である端子基板１に有する表層パターン、内層パターンで形成される配線/回路パターンに応じて配置される。すなわち、実施例１は端子基板１の配線/回路パターン優先でスルーホール４と通気路５が形成される。
【００２８】
実施例２の構成とした表面実装電子デバイスを用いることで、マザーボードに実装する際に、この表面実装電子デバイスの端子基板に有するスルーホール４の内部に十分な半田が流入し、マザーボードのパッド等の接続部との間に十分な量の半田が確保され、隣接する配線や回路パターン、あるいは実装端子へのオーバーフローは抑制される。
【実施例３】
【００２９】
図３は、本発明による表面実装電子デバイスの実施例３を構成する端子基板の説明図で、図３（a）は背面図、図３（b）は図３（a）のＡ−Ａ'線に沿った断面図である。図３において、図１と同一符号は同一部分に対応する。図１、図２で説明した各実施例と同様に、多層構造の端子基板１は第１層１a、第２層１bで構成され、第１層１aの上面（表面）に設けた表層パターン２a、第１層と第２層の間に有する内層パターン２bを有している。内壁に金を好適とするメッキを施したスルーホール４は第２層１bを貫通して形成されており、このスルーホール４と連通して第１層１aの上面に開口するメッキ無しのスルーホールである通気路５が各スルーホール４に連通し、第１層１aの表面に開口している。
【００３０】
この実施例では、各スルーホールに設ける通気路５は、一つのスルーホール二つ宛形成されている。この通気路５は、スルーホール４の開口径よりも小径であり、各実装端子３に開口したスルーホール４の開口径の領域に含まれて形成されている。これらのスルーホール４と通気路５は、デバイスの四隅に設けた各スルーホールについて同じように形成されている。前記実施例１、２と同様に、マザーボードに実装する前の状態では、スルーホール４と通気路５は、端子基板１の表裏を通して気体（例えば空気）が自由に通過できるようになっている。
【００３１】
上記したように、実施例３では、通気路５が各スルーホール４に２つ設けられている。それらの通気路は、多層基板である端子基板１に有する表層パターン、内層パターンで形成される配線/回路パターンに応じて配置される。すなわち、通気路５は、表層パターン２a、内層パターン２bのパターン形状に応じて、当該パターンと干渉しないように、その開口の大きさと配置が調整され、端子基板１の配線/回路パターン優先でスルーホール４と通気路５が形成される。なお、通気路５の数もスルーホールに各二つに限らない。また、スルーホール毎にその数が一個のもの、二個のもの、・・・と異ならせることもできる。
【００３２】
実施例３の構成とした表面実装電子デバイスを用いることで、マザーボードに実装する際に、この表面実装電子デバイスの端子基板に有するスルーホール４の内部に十分な半田が流入し、マザーボードのパッド等の接続部との間に十分な量の半田が確保され、隣接する配線や回路パターン、あるいは実装端子へのオーバーフローは抑制される。
【００３３】
図４は、本発明による表面実装電子デバイスを構成する端子基板の要部拡大図である。前記各実施例の図面と同一部分には同一符号を付してある。図４は図１（b）の紙面に向かって右側にあるスルーホール４と通気路５の部分を拡大して示すものである。スルーホール４の内壁にはメッキが施されている。図では、このメッキを右傾斜の破線で示す。一方、通気路５の内壁にはメッキを有していない。このメッキの有無の効果を以下で説明する。
【００３４】
図５は、本発明による表面実装電子デバイスをマザーボードに実装した状態の１例を示す要部断面図である。図中、図４と同一部分には同一符号を付してある。図５は、図４に示した実装基板１を持つ表面実装電子デバイスをマザーボード７に実装した状態を示し、実装基板１の背面に有する実装端子３はマザーボード７のパッドなどの接続電極７aに半田６で接合されて、固定される。
【００３５】
半田による実装工程では、溶融した半田６はスルーホール４の内壁に施されたメッキを伝って当該スルーホール４内に流入する。このとき、スルーホール４内の気体は通気路５から実装基板１の表面に抜けて行く。これにより、半田はスルーホール４内にスムーズに流入し、スルーホール４の全体に充填される。すなわち、実装基板１の実装端子３は、マザーボード７の接続電極７aとの間にある半田と当該スルーホール４に流入した半田と共に全体として凸状の半田層を形成する。なお、この際、溶融した半田がスルーホール４から通気路を通して実装基板１の表面に流出あるいは噴出するのを防止するため、当該通気路の径を調整し、半田の流動性を抑制することが望ましい。
【００３６】
これにより、表面実装電子デバイスの実装基板１とマザーボード７の間での半田接合面積と半田量が大幅に増加し、接合強度が著しく増大する。したがって、実装後の温度サイクル、衝撃、曲げ等の応力印加で実装端子とマザーボードとの接続信頼性が大幅に改善される。
【００３７】
図６は、本発明による表面実装電子デバイスをマザーボードに実装した状態の他例を示す要部断面図である。図中、図５と同一部分には同一符号を付してある。図６が図５で説明した表面実装電子デバイスをマザーボード７に実装した状態と異なる点は、マザーボード７の接続電極７aに凸形状を形成し、この凸形状の部分が実装端子のスルーホール４の開口領域に望むように配置したものである。
【００３８】
図６の構成によれば、図５の構成による効果に加えて、実装基板１とマザーボード７の間での半田接合面積がさらに増加し、接合強度が著しく増大する。したがって、実装後の温度サイクル、衝撃、曲げ等の応力印加で実装端子とマザーボードとの接続信頼性が大幅に改善される。
【００３９】
図７は、本発明による表面実装電子デバイスをマザーボードに実装した状態のさらに他の例を示す要部断面図である。図中、図５と同一部分には同一符号を付してある。図７が図５で説明した表面実装電子デバイスをマザーボード７に実装した状態と異なる点は、実装端子の周囲領域にメッキ９を施して中央部分に凹部９aを形成した点である。
【００４０】
図７構成によれば、図５の構成による効果に加えて、実装基板１とマザーボード７の間での半田接合面積がさらに増加し、接合強度が著しく増大する。したがって、実装後の温度サイクル、衝撃、曲げ等の応力印加で実装端子とマザーボードとの接続信頼性が大幅に改善される。
【００４１】
図８は、本発明による表面実装電子デバイスをマザーボードに実装した状態のさらにまた他の例を示す要部断面図である。図中、図６と同一部分には同一符号を付してある。図８が図６で説明した表面実装電子デバイスをマザーボード７に実装した状態と異なる点は、マザーボード７の接続電極７aに凹形状を形成し、この凸形状の部分が実装端子のスルーホール４の開口領域に望むように配置したものである。
【００４２】
図８の構成によれば、図６の構成による効果に加えて、実装基板１とマザーボード７の間での半田接合面積がさらに増加し、接合強度が著しく増大する。したがって、実装後の温度サイクル、衝撃、曲げ等の応力印加で実装端子とマザーボードとの接続信頼性が大幅に改善される。
【００４３】
以上説明した本発明の各実施例によれば、表面実装電子デバイスの実装基板とマザーボードとの間での半田接合面積と半田量が大幅に増加され、接合強度が著しく増大する。したがって、実装後の温度サイクル、衝撃、曲げ等の応力印加で実装端子とマザーボードとの接続信頼性が大幅に改善される。
【産業上の利用可能性】
【００４４】
本発明は、表面実装電子デバイスに限るものではなく、デバイス自身の基板（実装基板）に設けた接続端子と他の回路基板との半田接合を行う類似の分野に適用可能である。
【符号の説明】
【００４５】
１・・・端子基板、１a・・・端子基板１を構成する第１層、１b・・・端子基板１を構成する第２層、２a・・・第１層１aの上面（表面）に設けた表層パターン、２b・・・第１層と第２層の間に有する内層パターン、２c・・・端子基板の背面（マザーボードと対向する面）、３・・・実装端子、４・・・実装端子を貫通してマザーボードと対向する面に開口し、内壁にメッキを施したスルーホール、５・・・スルーホール４と連通して第１層１aの上面に開口するメッキ無しのスルーホール、６・・・半田、７・・・マザーボード、７a・・・接続電極、７b・・・凸形状部、８・・・デバイスの機能部、９・・・実装端子に施したメッキ、１０・・・凹形状部。
【図１】
2013110332.tif 000003
【図２】
2013110332.tif 000004
【図３】
2013110332.tif 000005
【図４】
2013110332.tif 000006
【図５】
2013110332.tif 000007
【図６】
2013110332.tif 000008
【図７】
2013110332.tif 000009
【図８】
2013110332.tif 000010
【図９】
2013110332.tif 000011
【図１０】
2013110332.tif 000012