(57)【要約】【課題】磁気抵抗効果素子の参照層からの漏れ磁界をキャンセルすることができ、書き込みに必要な反転電流値を減少させ、熱安定性の向上をはかる。【解決手段】磁気記憶装置であって、スピン偏極電流により磁化の向きが変化する強磁性の記憶層３２と磁化の向きが一定の強磁性の参照層３４を有し、記憶層３２の磁化状態により抵抗が変化する磁気抵抗効果素子３０と、磁気抵抗効果素子３０に接続された選択トランジスタ１０と、を具備している。そして、選択トランジスタ１０のゲート電極１６は、少なくとも一部に強磁性層を有し、参照層３４と反対方向に磁化されている。【選択図】      図１
2013197215.tif 000002
【特許請求の範囲】
【請求項１】
スピン偏極電流により磁化の向きが変化する強磁性の記憶層と磁化の向きが一定の強磁性の参照層を有し、前記記憶層の磁化状態により抵抗が変化する磁気抵抗効果素子と、
前記磁気抵抗効果素子に接続された選択トランジスタとを具備し、
前記選択トランジスタのゲート電極は、少なくとも一部に強磁性層を有し、前記参照層と反対方向に磁化されていることを特徴とする磁気記憶装置。
【請求項２】
前記ゲート電極は、導電性の強磁性層で形成され、前記強磁性層が前記参照層と反対方向に磁化されていることを特徴とする請求項１記載の磁気記憶装置。
【請求項３】
前記ゲート電極は、非磁性金属層と強磁性層との積層構造を有し、前記強磁性層が前記参照層と反対方向に磁化されていることを特徴とする請求項１記載の磁気記憶装置。
【請求項４】
前記磁気抵抗効果素子は、前記記憶層と前記参照層との間に絶縁層を挟んで形成された磁気トンネル接合素子であることを特徴とする請求項１〜３の何れかに記載の磁気記憶装置。
【請求項５】
前記磁気抵抗効果素子は、前記選択トランジスタのドレインに、コンタクトを介して接続、又はコンタクト及び引き出し線を介して接続され、前記選択トランジスタに近接配置されていることを特徴とする請求項１記載の磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗効果素子を用いた磁気記憶装置に関する。
【背景技術】
【０００２】
近年、不揮発性半導体記憶装置の一つして、磁気トンネル接合素子（ＭＴＪ：Magnetic Tunnel Junction）素子などの磁気抵抗効果素子を用いた磁気記憶装置（ＭＲＡＭ：Magnetoresistive  Random Access Memory）が注目されている。この磁気記憶装置は、完全な不揮発性であり、書き換え回数も極めて多く、更にリフレッシュ動作を必要とせずに非破壊読み出しが可能であると云う、メモリ装置として大きな利点を有している。
【０００３】
ＭＴＪ素子を構成する記憶層及び参照層は、磁性材料から形成され、外部に対して磁界を発生している。一般に、垂直磁化型のＭＴＪ素子では、参照層から発生する漏れ磁界が面内磁化型のそれに比べて非常に大きい。また、参照層に比べて保磁力の小さい記憶層は、参照層からの漏れ磁界の影響を強く受ける。具体的には、参照層からの漏れ磁界の影響により、書き込みに必要な反転電流値が増加し、熱安定性を低下させる問題が発生する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２９８０２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発明が解決しようとする課題は、磁気抵抗効果素子の参照層からの漏れ磁界による影響をキャンセルすることができ、書き込みに必要な反転電流値を減少させ、熱安定性の向上をはかり得る不揮発性磁気記憶装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の磁気記憶装置は、スピン偏極電流により磁化の向きが変化する強磁性の記憶層と磁化の向きが一定の強磁性の参照層を有し、前記記憶層の磁化状態により抵抗が変化する磁気抵抗効果素子と、前記磁気抵抗効果素子に接続された選択トランジスタとを具備している。そして、前記選択トランジスタのゲート電極は、少なくとも一部に強磁性層を有し、前記参照層と反対方向に磁化されている。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係わる磁気記憶装置の概略構成を示す断面図。
【図２】ＭＴＪ素子の具体的構成を示す断面図。
【図３】図１の構成における漏れ磁界のゲート電極−ＭＴＪ間の距離依存性の計算モデルを示す模式図。
【図４】図１の構成における漏れ磁界のゲート電極−ＭＴＪ間の距離依存性の計算結果を示す特性図。
【図５】第２の実施形態に係わる磁気記憶装置の概略構成を示す断面図。
【図６】図５の構成における漏れ磁界のゲート電極−ＭＴＪ間の距離依存性の計算モデルを示す模式図。
【図７】図５の構成における漏れ磁界のゲート電極−ＭＴＪ間の距離依存性の計算結果を示す特性図。
【図８】第３の実施形態に係わる磁気記憶装置の概略構成を示す断面図。
【図９】第４の実施形態に係わる磁気記憶装置の概略構成を示す断面図。
【発明を実施するための形態】
【０００８】
本発明の実施の形態を、以下に図面を参照して説明する。
【０００９】
（第１実施形態）
図１は、第１の実施形態に係わる磁気記憶装置の概略構成を示す断面図である。この実施形態は、１個のＭＴＪ素子と１個の選択トランジスタからＭＲＡＭを構成した例である。図には１つのＭＲＡＭしか示さないが、実際には複数個のＭＲＡＭがマトリクス配置されている。
【００１０】
ｐ型Ｓｉ等の半導体基板１１の表面領域に素子分離絶縁層１２が設けられ、この素子分離絶縁層１２で囲まれた半導体基板１１の表面領域が素子を形成する素子領域（active area）となる。素子分離絶縁層１２は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。ＳＴＩとしては、例えば酸化シリコンが用いられる。
【００１１】
半導体基板１１の素子領域に選択トランジスタ１０が形成されている。この選択トランジスタ１０は、互いに離間したソース領域１３及びドレイン領域１４を有している。ソース領域１３及びドレイン領域１４はそれぞれ、半導体基板１１内に高濃度のｎ型不純物を導入して形成されたｎ+ 型拡散領域から形成される。ソース領域１３及びドレイン領域１４間のチャネルとなる半導体基板１１の領域上には、シリコン酸化膜等のゲート絶縁膜１５が形成され、このゲート絶縁膜１５上にゲート電極１６が設けられている。ゲート電極１６は、ワード線ＷＬとして機能する。ソース領域１３上には、ポリＳｉ等のコンタクト２１を介してＡｌやＣｕ等の配線層２２が設けられている。配線層２２は、ビット線／ＢＬとして機能する。ドレイン領域１４上には、コンタクト２３を介して引き出し線２４が設けられている。
【００１２】
引き出し線２４上には、下部電極２５と上部電極２６に挟まれたＭＴＪ素子３０が設けられている。上部電極２６上には、配線層２７が設けられている。配線層２７は、ビット線ＢＬとして機能する。また、半導体基板１１と配線層２７との間は、例えば酸化シリコンからなる層間絶縁層２８，２９で満たされている。
【００１３】
ここまでの基本構成は一般的なＭＲＡＭと同様であるが、本実施形態ではこれに加えて、ゲート電極１６に垂直磁化を有する磁性材料（以下、ゲート電極磁性層と略す）を用いたことを特徴としている。この場合は、ゲート電極磁性層１６はワード線としての機能とシフト調整層としての機能を併せ持つことになる。
【００１４】
図２に、ＭＴＪ素子３０の素子構造断面図を示す。下部電極２５の上に下地層３１、記憶層３２、トンネルバリア層３３、参照層３４、非磁性金属層３５、及びシフト調整層３６が上記順に積層された構造となっている。記憶層３２は外部磁界の印加（スピン偏極電流により）により磁化方向が変わるものであり、参照層３３及びシフト調整層３６は外部磁界の印加によらず磁化の向きが一定である。記憶層３２、参照層３４、及びシフト調整層３６の材料は例えばＣｏＦｅの合金であり、トンネルバリア層３３は例えばＭｇＯ、非磁性金属層３５は例えばＲｕである。また、記憶層３２の膜厚は例えば２ｎｍ、参照層３４及びシフト調整層３６の膜厚は例えば６ｎｍ、バリア層３３及び非磁性金属３５の膜厚は例えば１ｎｍである。
【００１５】
参照層３４に面内異方性を有する磁性材料を用いた場合には、シフト調整層３６及びゲート電極磁性層１６に面内異方性を有する磁性材料を用いることが適切である。参照層３４に垂直異方性を有する磁性材料を用いた場合には、シフト調整層３６及びゲート電極磁性層１６に垂直異方性を有する磁性材料を用いることが適切である。
【００１６】
ここでは、参照層３４に垂直異方性を有する磁性材料を用いた場合を例に、ゲート電極磁性層１６に垂直異方性材料を用いた場合を示す。参照層３４の磁化方向は＋ｚ方向とする。ゲート電極磁性層１６の垂直磁化の向きを参照層３４の磁化の向きと反対向きに磁化させることができれば所望の漏れ磁界キャンセル効果が得られるため、ゲート電極磁性層１６の磁化方向は−ｚ方向とする。
【００１７】
ここで、ゲート電極磁性層１６に用いられる垂直磁化材料について説明しておく。
【００１８】
本実施形態のゲート電極磁性層１６に用いられる垂直磁化材料としては、Ｆｅ（鉄），Ｃｏ（コバルト），Ｎｉ（ニッケル）及びＭｎ（マンガン）のうち少なくとも１種類以上と、Ｐｔ（白金），Ｐｄ（パラジウム），Ｉｒ（イリジウム），Ｒｈ（ロジウム），Ｏｓ（オスミウム），Ａｕ（金），Ａｇ（銀），Ｃｕ（銅）及びＣｒ（クロム）のうち少なくとも１種類以上とを含むことを基本とする。さらには、飽和磁化の調整、結晶磁気異方性エネルギーの制御、結晶粒径及び結晶粒間結合の調整をするために、Ｂ（ホウ素），Ｃ（炭素），Ｓｉ（シリコン），Ａｌ（アルミニウム），Ｍｇ（マグネシウム），Ｔａ（タンタル），Ｚｒ（ジルコニウム），Ｔｉ（チタン），Ｈｆ（ハフニウム），Ｙ（イットリウム）及び希土類元素から選ばれる少なくとも１種類以上の元素を添加してもよい。
【００１９】
Ｃｏを主成分とする材料として、具体的には、ＨＣＰ（Hexagonal Closest Packing）構造を有するＣｏ−Ｃｒ−Ｐｔ合金、Ｃｏ−Ｃｒ−Ｔａ合金、及びＣｏ−Ｃｒ−Ｐｔ−Ｔａ合金などが挙げられる。これらは、各元素の組成を調整することにより、８００以上１４００ｅｍｕ／ｃｃ未満の範囲内で飽和磁化を、１×１０5 以上１×１０7 ｅｒｇ／ｃｃ未満の範囲内で結晶磁気異方性エネルギーを調整することが可能である。
【００２０】
Ｃｏ−Ｐｔ合金は、Ｃｏ50Ｐｔ50（ａｔ（原子）％）付近の組成域において、Ｌ１０−ＣｏＰｔ規則合金を形成する。この規則合金は、ＦＣＴ（Face-Centered Tetragonal）構造を有する。
【００２１】
Ｆｅを主成分とする材料として、具体的には、Ｆｅ−Ｐｔ合金、或いはＦｅ−Ｐｄ合金があげられる。中でも、Ｆｅ−Ｐｔ合金は、組成がＦｅ50Ｐｔ50（ａｔ％）において規則化し、ＦＣＴ構造を基本構造とするＬ１０構造を有する。これにより、１×１０7 ｅｒｇ／ｃｃ以上の大きな結晶磁気異方性エネルギーを発現することができる。
【００２２】
Ｆｅ50Ｐｔ50合金は、規則化する前は、ＦＣＣ（Face-Centered Cubic）構造を有する。この場合の結晶磁気異方性エネルギーは、１×１０6 ｅｒｇ／ｃｃ程度である。従って、アニール温度、組成の調整、積層構成による規則度の制御、及び添加物の添加により、５×１０5 ｅｒｇ／ｃｃ以上５×１０8 ｅｒｇ／ｃｃ以下の範囲内で結晶磁気異方性エネルギーを調整することができる。
【００２３】
具体的には、Ｆｅ−Ｐｔ合金にＣｕ或いはＶ（バナジウム）を添加することで、Ｆｅ−Ｐｔ合金の飽和磁化（Ｍｓ）及び結晶磁気異方性エネルギー（Ｋｕ）を制御することが可能である。
【００２４】
また、Ｆｅ−Ｐｔ規則合金を形成する場合、[Ｆｅ／Ｐｔ]ｎ（ｎは整数）の多層構造を形成すると、理想的な規則に近いＦｅ−Ｐｔ規則合金を形成できる。この場合、Ｆｅ及びＰｔの膜厚は、０．１ｎｍ以上１ｎｍ以下となるように設定されることが望ましい。これは、均一な組成状態を作り出すためには必須であり、それにより、Ｆｅ−Ｐｔ合金の規則化の場合、ＦＣＣ構造からＦＣＴ構造へのマルテンサイト変態（martensitic transformation）を伴うため、この変態が促進されるので重要である。
【００２５】
また、Ｆｅ−Ｐｔ合金の規則化温度は５００度以上と高く、耐熱性に優れている。この点は、後工程でのアニール処理に対する耐性があることとなり、非常に好ましい。また、ＣｕやＶなどの添加元素により、その規則化温度を低下させることが可能である。
【００２６】
さらに、本実施形態のゲート電極磁性層１６に用いられる垂直磁化材料の電気抵抗率ρ（Ωｍ）は、Ｃｏを主成分とする材料を用いればρ＝６．０×１０-8Ωｍ程度の低い電気低効率に抑えることができる。この数字は、低抵抗配線で良く用いられているＣｕ（銅）やＡｌ（アルミニウム）などの２．２〜３．５倍程度である。
【００２７】
次に、本実施形態の構成において、ゲート電極磁性層１６による漏れ磁界をシミュレーションした結果を説明する。
【００２８】
ゲート電極磁性層１６により記憶層３２に加わる漏れ磁界の膜面垂直成分を、マイクロマグネティクスシミュレーションにより求めた。図３に示すように、円柱形状のＭＴＪ素子３０の直径サイズは２０ｎｍ、ゲート電極磁性層１６の幅は２０ｎｍ、厚さは８０ｎｍとした。また、このシミュレーションに用いた磁気パラメータの値は、記憶層３２の飽和磁化Ｍｓ1 、磁気異方性定数Ｋｕ1 、膜厚ｔ1 は、それぞれＭｓ1 ＝６７０（ｅｍｕ／ｃｍ3 ）、Ｋｕ1 ＝３．５×１０6（ｅｒｇ／ｃｍ3 ）、ｔ1 ＝２ｎｍとし、ゲート電極磁性層１６の飽和磁化Ｍｓ2 、磁気異方性定数Ｋｕ2 は、それぞれ、Ｍｓ2 ＝１０００（ｅｍｕ／ｃｍ3 ）、Ｋｕ2 ＝２０．０×１０6（ｅｒｇ／ｃｍ3 ）とした。
【００２９】
この場合に、ゲート電極磁性層１６により記憶層３２に加わる漏れ磁界の膜面垂直成分のゲート電極−ＭＴＪ素子間距離依存性を、図４に示す。ゲート電極―ＭＴＪ素子間距離が近いほど、ゲート電極磁性層１６からの漏れ磁界が増加することが分かる。即ち、参照層３４からの漏れ磁界をキャンセルさせる効果が強くなる。従って、ゲート電極−ＭＴＪ素子の距離が近いほど、参照層３４による漏れ磁界を抑制することができる。より具体的には、参照層３４により記憶層３２に加わる漏れ磁界を、シフト調整層３６及びゲート電極磁性層１６からの漏れ磁界でキャンセルするように、ゲート電極磁性層１６の膜厚、材料、及びゲート電極−ＭＴＪ素子間距離を設定すればよい。
【００３０】
このように本実施形態によれば、選択トランジスタ１０のゲート電極１６に、ＭＴＪ素子３０の参照層３４と反対方向に磁化された強磁性層を用いることにより、記憶層３２における参照層３４からの漏れ磁界の影響をキャンセルすることができる。このため、書き込みに必要な反転電流値を減少させ、熱安定性の向上をはかることができる。即ち、記憶層３２の熱安定性を保持しつつ低電流化が可能となり、メモリセルを微細化してもビット情報の高い熱擾乱耐性を保つことが可能な不揮発性ＭＲＡＭを実現することができる。
【００３１】
また、本実施形態では、ゲート電極磁性層１６にシフト調整層の機能を持たせているため、シフト調整層３６の厚さを薄くすることもできる。シフト調整層３６は厚く形成すると、磁化方向が垂直方向からずれるおそれがある。さらに、シフト調整層３６は製造上の問題からもあまり厚く形成できないため、シフト調整層３６の厚みを薄くできる効果は有効である。
【００３２】
（第２実施形態）
図５は、第２実施形態に係わる磁気記憶装置の概略構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３３】
本実施形態が先に説明した第１の実施形態と異なる点は、引き出し線２４を用いることなくコンタクト２３にＭＴＪ素子３０を接続したことにある。即ち、ドレイン領域１４上にコンタクト２３が設けられ、コンタクト２３上に下部電極２５と上部電極２６に挟まれたＭＴＪ素子３０が設けられている。
【００３４】
その他の構成は図１と同じであり、ＭＴＪ素子３０の構成も前記図２に示した第１の実施形態と同じであるとする。
【００３５】
このような構成において、ゲート電極磁性層１６により記憶層３２に加わる漏れ磁界の膜面垂直成分を、マイクロマグネティクスシミュレーションにより求めた。図６に示すように、円柱形状のＭＴＪ素子３０の直径サイズは２０ｎｍ、ゲート電極磁性層１６の幅は２０ｎｍ、厚さは８０ｎｍとした。また、このシミュレーションに用いた磁気パラメータの値は、記憶層３２の飽和磁化Ｍｓ1 、磁気異方性定数Ｋｕ1 、膜厚ｔ1 は、それぞれ、Ｍｓ1 ＝６７０（ｅｍｕ／ｃｍ3 ）、Ｋｕ1 ＝３．５×１０6（ｅｒｇ／ｃｍ3 ）、ｔ1 ＝２ｎｍとし、ゲート電極磁性層１６の飽和磁化Ｍｓ2 、磁気異方性定数Ｋｕ2 は、それぞれＭｓ2 ＝１０００（ｅｍｕ／ｃｍ3 ）、Ｋｕ2 ＝２０．０×１０6（ｅｒｇ／ｃｍ3 ）とした。
【００３６】
この場合に、ゲート電極磁性層１６により記憶層３２に加わる漏れ磁界の膜面垂直成分のゲート電極―ＭＴＪ素子間距離依存性を、図７に示す。ゲート電極―ＭＴＪ素子間距離が近いほどゲート電極磁性層１６からの漏れ磁界が増加するのが分かる。即ち、参照層３４からの漏れ磁界をキャンセルさせる効果が強くなる。従って、ゲート電極−ＭＴＪ素子の距離が近いほど、参照層３４による漏れ磁界を抑制することができる。
【００３７】
このように、コンタクト２３にＭＴＪ素子３０を直接接続した構成においても、選択トランジスタ１０のゲート電極１６に、ＭＴＪ素子の参照層３４と反対方向に磁化された強磁性層を用いることにより、参照層３４からの漏れ磁界をキャンセルすることができる。従って、先の第１の実施形態と同様の効果が得られる。
【００３８】
（第３実施形態）
図８は、第３の実施形態に係わる磁気記憶装置の概略構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３９】
本実施形態が先の第１の実施形態と異なる点は、選択トランジスタ１０のゲート電極部の構成である。即ち、ゲート電極部は通常のゲート電極４６と強磁性層４７を積層した構造になっている。
【００４０】
この場合には、ゲート電極４６がワード線の役割を担い、ゲート電極４６に接する強磁性層４７はシフト調整層の機能を有する。これにより、垂直磁性材料の抵抗が大きい材料系でも、ワード線をゲート電極として機能させることで回避させることができる。
【００４１】
ゲート電極部の強磁性層４７により記憶層３２に加わる漏れ磁界の膜面垂直成分を、マイクロマグネティクスシミュレーションにより求めた。このシミュレーションに用いた磁気パラメータの値は、第１の実施形態と同様にした。さらに、この場合に、記憶層３２に加わる漏れ磁界の膜面垂直成分のゲート電極−ＭＴＪ素子間距離依存性を測定した。その結果、前記図４に示す結果と同じ特性が得られた。即ち、ゲート電極―ＭＴＪ素子間距離が近いほどゲート電極部の磁性層４７からの漏れ磁界が増加し、参照層３４からの漏れ磁界をキャンセルさせる効果が強くなる。
【００４２】
従って、本実施形態においても、ゲート電極部に強磁性層４７を用いて、参照層３４からの漏れ磁界の影響をキャンセルすることにより、第１の実施形態と同様の効果が得られる。また、ゲート電極部をゲート電極４６と強磁性層４７の２層構造としているため、ゲート電極４６及び強磁性層４７の材料選択の自由度が増す利点もある。さらに、ゲート電極４６とは別に強磁性層４７を設けることにより、強磁性層４７は磁気抵抗効果素子３０に近接する必要な部分のみに配置することも可能である。
【００４３】
（第４実施形態）
図９は、第４の実施形態に係わる磁気記憶装置の概略構成を示す断面図である。なお、図５と同一部分には同一符号を付して、その詳しい説明は省略する。
【００４４】
本実施形態が先の第２の実施形態と異なる点は、選択トランジスタ１０のゲート電極部の構成である。即ち、ゲート電極部は通常のゲート電極４６と強磁性層４７を積層した構造になっている。
【００４５】
この場合には、ゲート電極４６がワード線の役割を担い、ゲート電極４６に接する強磁性層４７はシフト調整層の機能を有する。これにより、垂直磁性材料の抵抗が大きい材料系でも、ワード線をゲート電極として機能させることで回避させることができる。
【００４６】
ゲート電極部の強磁性層４７により記憶層３２に加わる漏れ磁界の膜面垂直成分を、マイクロマグネティクスシミュレーションにより求めた。このシミュレーションに用いた磁気パラメータの値は、第２の実施形態と同様にした。さらに、この場合に、記憶層３２に加わる漏れ磁界の膜面垂直成分のゲート電極−ＭＴＪ素子間距離依存性を測定した。その結果、前記図７に示す結果と同じ特性が得られた。即ち、ゲート電極―ＭＴＪ素子間距離が近いほどゲート電極部の磁性層４７からの漏れ磁界が増加し、参照層３４からの漏れ磁界をキャンセルさせる効果が強くなる。
【００４７】
従って、本実施形態においても第２の実施形態と同様の効果が得られる。さらに、ゲート電極部をゲート電極４６と強磁性層４７の２層構造としているため、第３の実施形態と同様の効果も得られる。
【００４８】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００４９】
実施形態では、磁気抵抗効果素子としてＭＴＪ素子を用いたが、ＭＴＪ素子の構造は前記図２に限るものではなく、仕様に応じて適宜変更可能である。また、磁気抵抗効果素子としてＧＭＲ素子を用いた場合にも適用できる。さらに、ＭＴＪ素子やＧＭＲ素子に限らず、記憶層及び参照層を有し、参照層による漏れ磁界が問題となる磁気抵抗効果素子であれば適用可能である。
【００５０】
また、ゲート電極部にシフト調整層の機能を持たせたことにより、シフト調整層は薄くすることができるが、これを進めてゲート電極部におけるシフト調整機能を十分大きくすることにより、シフト調整層を省略することも可能である。これは、磁気抵抗効果素子の構成の簡略化及び製造の容易化に繋がる。
【００５１】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５２】
１０…選択トランジスタ
１１…半導体基板
１２…素子分離絶縁層
１３…ソース領域
１４…ドレイン領域
１５…ゲート絶縁膜
１６…ゲート電極（ゲート電極磁性層）
２１，２３…コンタクト
２２…配線層（／ＢＬ）
２４…引き出し線
２５…下部電極
２６…上部電極
２７…配線層（ＢＬ）
２８，２９…層間絶縁層
３０…ＭＴＪ素子（磁気抵抗効果素子）
３１…下地層
３２…記憶層
３３…トンネルバリア層
３４…参照層
３５…非磁性金属層
３６…シフト調整層
４６…ゲート電極
４７…強磁性層
【図１】
2013197215.tif 000003
【図２】
2013197215.tif 000004
【図３】
2013197215.tif 000005
【図４】
2013197215.tif 000006
【図５】
2013197215.tif 000007
【図６】
2013197215.tif 000008
【図７】
2013197215.tif 000009
【図８】
2013197215.tif 000010
【図９】
2013197215.tif 000011