(57)【要約】【課題】オンパルスバイアス電圧と中性点バイアス電圧とが互いに干渉しない電力変換装置を提供する。【解決手段】本発明における電力変換装置１は、電圧指令値制御回路３の中性点電位変動抑制制御部３によって演算された中性点バイアス電圧ＶNPCの極性を判定する極性判別部８を備え、この中性点バイアス電圧ＶNPCの極性に基づいて、オンパルス制御部５によりオンパルスバイアス電圧ＶMPCの極性を選択するものである。これによって、中性点バイアス電圧ＶNPCとオンパルスバイアス電圧ＶMPCの極性が異なり、互いのバイアス電圧が干渉することを抑制する。【選択図】図１
2013110815.tif 000002
【特許請求の範囲】
【請求項１】
正負の三角波キャリアと電圧指令値制御回路から出力された電圧指令値とを比較して生成されたゲート信号に基づいて、中性点を有する直流電源から出力された直流電圧を、正極，負極，中性点のいずれかの電位にパルス幅変調された交流電圧に変換する中性点クランプ型マルチレベル電力変換装置であって、
前記電圧指令値制御回路は、
前記直流電源の中性点の電圧変動を抑制するために、電圧指令値に加算される中性点バイアス電圧を算出する中性点電位変動抑制制御部と、
前記中性点バイアス電圧の極性を判定し、極性信号を出力する極性判定部と、
前記ゲート信号が予め設定された最小オンパルス幅を確保するために、中性点バイアス電圧が加算された電圧指令値に対して加算される値であり、前記極性信号に基づいて正負が決定されたオンパルスバイアス電圧を算出する最小オンパルス制御部と、を備えたことを特徴とする中性点クランプ型マルチレベル電力変換装置。
【請求項２】
前記最小オンパルス制御部は、
電圧指令値をパルス幅変調した際に、全ての相が予め設定された最小オンパルス幅よりも大きなパルス幅となるために、中性点バイアス電圧が加算された電圧指令値に対して加算すべき「正」の値であり、かつ、最小の正側バイアス電圧を算出する正側演算部と、
電圧指令値をパルス幅変調した際に、全ての相が予め設定された最小オンパルス幅よりも大きなパルス幅となるために、中性点バイアス電圧が加算された電圧指令値に対して加算すべき「負」の値であり、かつ、最小の負側バイアス電圧を算出する負側演算部と、
前記正側バイアス電圧と負側バイアス電圧から一方を前記極性信号に基づいて選択し出力する選択部と、を備えたことを特徴とする請求項１記載の中性点クランプ型マルチレベル電力変換装置。
【請求項３】
前記中性点電位変動抑制制御部は、
前記直流電源の正極と中性点間の電圧と、負極と中性点間の電圧と、の偏差電圧を演算する減算部と、
前記偏差電圧の比例制御を行い、中性点バイアス電圧の大きさを演算する比例制御部と、
前記電力変換装置の出力電流と出力電圧とから、この電力変換装置の力率の極性を判定し、電力極性信号を出力する電力極性判定部と、
前記電力極性信号に基づき、中性点バイアス電圧の極性を切り換える切替部と、を備えたことを特徴とする請求項１または２に記載の中性点クランプ型マルチレベル電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中性点クランプ型マルチレベル電力変換装置（以下、ＮＰＣ電力変換装置と称する）に係り、特に、スイッチング素子のオンパルスを確保しつつ、中性点電位変動抑制制御の応答低下を防止するＮＰＣ電力変換装置に関する。
【背景技術】
【０００２】
従来の一般的なＮＰＣ電力変換装置の構成を図３に示す。以下、図３に基づきＮＰＣ電力変換装置の最小オンパルス幅制御，中性点電位変動抑制制御について説明する。
【０００３】
〔最小オンパルス幅制御〕
三相ＮＰＣ電力変換装置２のスイッチング素子ＳU1〜ＳU4，ＳV1〜ＳV4，ＳW1〜ＳW4に、オンパルス幅（時間）の最小値に制限があるスイッチング素子（例えば、ＧＴＯ等）を用いた場合、電圧指令値が零電圧付近に存在する期間では、前記オンパルス幅の最小値の制限よりも短いパルス信号になることがある。このような場合、電圧指令値が零電圧付近に存在する期間、ＧＴＯ等のスイッチング素子ではスイッチングを行うことができず電圧制御が不能となる。
【０００４】
また、三相ＮＰＣ電力変換装置２に、オンパルス幅の制限が無いスイッチング素子を用いた場合でも、インバータの上下アームの短絡を防止するために設定されたデッドタイムによって、該デッドタイム幅以下の出力パルスは消滅し、その期間においては電圧制御が不能となってしまう。
【０００５】
上記問題の解決策として、三相電圧指令値の全ての相が予め設定された最小オンパルス幅以上になるように、三相電圧指令値の全ての相に対して、バイアス電圧を加算する方法が知られている（特許文献１参照）。ここで加えられるバイアス電圧は、三相の線間電圧に影響を与えないように三相全て同じ値に設定される。また、このバイアス電圧は、この制御によって中性点電位が変動するのを抑制するため、最小となるように演算される方法が一般的である。
【０００６】
〔中性点電位変動抑制制御〕
図３に示すような電力変換装置１において、三相のＮＰＣ電力変換装置２に、直流の中性点の電圧を出力する際、直流中性点には中性点電流Ｉｏが流れる。そのため、この中性点電流Ｉｏによって、中性点を作り出している正側・負側の２つの直流コンデンサ成分の電圧が偏り、中性点電位ＶOに変動が生じる。一般的に、出力交流周波数の３倍の周期で中性点電位ＶOが変動することが知られている。
【０００７】
これを解決する手段として、正側・負側の両コンデンサＣ1，Ｃ2の直流電圧ＶC1，ＶC2を検出し、その差分から計算（例えば、ＰＩＤ制御等により計算）されたバイアス電圧を三相電圧指令値に等しく加算する方法が知られている。
【０００８】
例えば、インバータ出力の運転モードが力行時と回生時とで、加算すべきバイアス電圧の方向が入れ替わることを考慮し、図４の中性点電位変動抑制制御部に示すように、インバータ出力（Ｖｏｕｔ，Ｉｏｕｔ）の力率の極性により運転モードを検出し、その検出結果によりバイアス電圧の極性を切り換える方法が知られている（非特許文献１参照）。
【０００９】
また、コンデンサ電圧Ｃ1，Ｃ2の差分から演算されたバイアス値にインバータの出力周波数の偶数次数波をかけ、それを電圧指令値Ｖ*（ＶU*，ＶV*，ＶW*）に加算する方法が開示されている（例えば、特許文献２参照）。この方法では、力率極性の検出が不要になる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平０５−２６８７７３号公報（段落［０００２］〜［０００５］，図２０）
【特許文献２】特開平０７−０７９５７４号公報（段落［００３７］〜［００３９］，図１）
【特許文献３】特開平０６−２６１５５１号公報（段落［００１８］〜［００４４］
【特許文献４】特開平０９−８４３６０号公報（段落［００１０］〜［００１５］，［００１６］〜［００１８］）
【非特許文献】
【００１１】
【非特許文献１】電気学会  半導体電力変換研究会資料  ＳＰＣ−９１−３７
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記従来の２つの制御方法（最小オンパルス幅制御，中性点電位変動抑制制御）は、共に電圧指令値に対してバイアス値を加算する方法となっている。そのため、両者のバイアス値が互いに干渉することとなる。
【００１３】
図５は、従来の２つの制御方法（最小オンパルス幅制御，中性点電位変動抑制制御）を組み合わせた電圧指令値制御回路３の一例を示す構成図である。
【００１４】
図５に示す電圧指令値制御回路３では、最終の（第３）電圧指令値Ｖ***による出力パルスのオンパルス幅を確保するために、まず、中性点電位変動抑制制御部４において中性点電位変動抑制制御を行い、最後に最小オンパルス制御部５において最小オンパルス幅制御を行う。
【００１５】
その結果、中性点電位変動抑制制御部４で加算されるバイアス電圧（以下、中性点バイアス電圧と称する）ＶNPCと、最小オンパルス制御部５で加算されるバイアス電圧（以下、オンパルスバイアス電圧と称する）ＶMPCと、の極性が異なる場合、中性点バイアス電圧ＶNPCの効果を弱めることや、中性点電位変動を大きくする方向に最小オンパルス幅制御が行われてしまう問題があった。
【００１６】
また、電圧指令値の範囲を複数の領域に分け、この領域に応じてインバータの電圧ベクトルと、その出力順序を予め決定，記憶しておき、電圧指令値の領域に対応して読み出された変調方法に従って、スイッチング素子を駆動し、パルス幅制限の影響を受けずに、中性点電圧を制御する方法が知られている（例えば、特許文献３参照）。しかし、この方法は、単相ＮＰＣ電力変換装置についての発明であり、出力ベクトルの変更ごとに１回のスイッチングしか許容しないという制限があるため、３相ＮＰＣ電力変換装置には用いることができないという問題があった。
【００１７】
さらに、キャリア信号にＰｂｉａｓおよびＮｂｉａｓを加え、最小オンパルス幅を確保する方法が知られている（例えば、特許文献４参照）。しかしながら、Ｐｂｉａｓ，Ｎｂｉａｓを加えた期間において、零電圧に近い電圧指令値では上下両方のキャリア信号と交差する可能性があり、スイッチング回数がその期間２倍になるため、スイッチング損失や高調波が増加する恐れがあった。
【００１８】
また、インバータから出力される相電圧がゼロクロスする時点の前後で、該相電圧が所定期間ゼロ電圧となるように、電圧基準を補正するものが知られている（例えば、特許文献４参照）。この方法の場合、最小オンパルス幅を確保でき、中性点電位変動がおきにくい変調率の大きな時の制御ではあるが、中性点電位変動抑制制御とは異なる方向にバイアスがかかり、中性点電位変動抑制制御の効果が弱まる恐れがあった。
【００１９】
以上示したようなことから、オンパルスバイアス電圧と中性点バイアス電圧とが互いに干渉しない電力変換装置を提供することが主な課題となる。
【課題を解決するための手段】
【００２０】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、正負の三角波キャリアと電圧指令値制御回路から出力された電圧指令値とを比較して生成されたゲート信号に基づいて、中性点を有する直流電源から出力された直流電圧を、正極，負極，中性点のいずれかの電位にパルス幅変調された交流電圧に変換する中性点クランプ型マルチレベル電力変換装置であって、前記電圧指令値制御回路は、前記直流電源の中性点の電圧変動を抑制するために、電圧指令値に加算される中性点バイアス電圧を算出する中性点電位変動抑制制御部と、前記中性点バイアス電圧の極性を判定し、極性信号を出力する極性判定部と、前記ゲート信号が予め設定された最小オンパルス幅を確保するために、中性点バイアス電圧が加算された電圧指令値に対して加算される値であり、前記極性信号に基づいて正負が決定されたオンパルスバイアス電圧を算出する最小オンパルス制御部と、を備えたことを特徴とする。
【００２１】
また、前記最小オンパルス制御部の一態様は、電圧指令値をパルス幅変調した際に、全ての相が予め設定された最小オンパルス幅よりも大きなパルス幅となるために、中性点バイアス電圧が加算された電圧指令値に対して加算すべき「正」の値であり、かつ、最小の正側バイアス電圧を算出する正側演算部と、電圧指令値をパルス幅変調した際に、全ての相が予め設定された最小オンパルス幅よりも大きなパルス幅となるために、中性点バイアス電圧が加算された電圧指令値に対して加算すべき「負」の値であり、かつ、最小の負側バイアス電圧を算出する負側演算部と、前記正側バイアス電圧と負側バイアス電圧から一方を前記極性信号に基づいて選択し出力する選択部と、を備えたことを特徴とする。
【００２２】
また、前記中性点電位変動抑制制御部の一態様は、記直流電源の正極と中性点間の電圧と、負極と中性点間の電圧と、の偏差電圧を演算する減算部と、前記偏差電圧の比例制御を行い、中性点バイアス電圧の大きさを演算する比例制御部と、前記電力変換装置の出力電流と出力電圧とから、この電力変換装置の力率の極性を判定し、電力極性信号を出力する電力極性判定部と、前記電力極性信号に基づき、中性点バイアス電圧の極性を切り換える切替部と、を備えたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、オンパルスバイアス電圧と中性点バイアス電圧とが互いに干渉しない電力変換装置を提供することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】実施形態における電力変換装置の電圧指令値制御回路の一例を示すブロック図である。
【図２】実施形態における最小オンパルス制御部のブロック図である。
【図３】一般的なＮＰＣ電力変換装置が適用された電力変換装置の一例を示す回路構成図である。
【図４】中性点電位変動抑制制御部の一例を示す制御ブロック図である。
【図５】従来の電力変換装置における電圧指令値制御回路の一例を示すブロック図である。
【発明を実施するための形態】
【００２５】
本実施形態における電力変換装置の電圧指令値制御回路は、中性点電位変動抑制制御部によって演算された中性点バイアス電圧ＶNPCの極性を判定する極性判別部を備え、この中性点バイアス電圧ＶNPCの極性に基づいて、オンパルス制御部によりオンパルスバイアス電圧ＶMPCの極性を選択するものである。これによって、中性点バイアス電圧ＶNPCとオンパルスバイアス電圧ＶMPCの極性が異なり、互いのバイアス電圧が干渉することを抑制する。
【００２６】
［実施形態］
まず、図３に基づき、一般的なＮＰＣ電力変換装置２が適用された電力変換装置１の構成を説明する。ＮＰＣ電力変換装置２は、中性点出力端子を有する直流電源の正極と負極間に、順次、第１，第２，第３，第４のスイッチング素子（例えば、ＳU1，ＳU2，ＳU3，ＳU4）を直列接続すると共に、第１と第２のスイッチング素子ＳU1，ＳU2の接続点および、第３と第４のスイッチング素子ＳU3，ＳU4の接続点がそれぞれダイオードＤなどのクランプ素子を介して前記中性点出力端子に接続されており、第２と第３のスイッチング素子ＳU2，ＳU3の接続点が出力端子とされたものである。図３は、この単相回路を３組設けた３相ＮＰＣ電力変換装置を示している。
【００２７】
前記スイッチング素子には、キャリア発生部（図示省略）から出力された正負の三角波キャリアと、電圧指令値制御回路３（図１参照）から出力された電圧指令値とを比較して生成されたゲート信号が出力される。通常の２レベルインバータは正負２つのレベルしか出力できないが、このＮＰＣ電力変換装置２では、次のように、３つの電圧レベルを出力することができる。
（ａ）スイッチング素子ＳU1とＳU2がオンの時：直流電源の正の電位
（ｂ）スイッチング素子ＳU2とＳU3がオンの時：直流電源の零の電位
（ｃ）スイッチング素子ＳU3とＳU4がオンの時：直流電源が負の電位
その結果、ＮＰＣ電力変換装置２は、２レベルインバータと比較して、出力電圧の高調波を少なくすることができる。
【００２８】
次に、図１に基づき、本実施形態における電力変換装置１の電圧指令値制御回路３´を説明する。図１に示すように、本実施形態における電力変換装置１の電圧指令値制御回路３´は、電流制御回路７と、中性点電位変動抑制制御部４と、極性判別部８と、最小オンパルス制御部５と、を備える。
【００２９】
前記電流制御回路７は、第１電圧指令値Ｖ*を第１加算部９に出力する。中性点電位変動抑制制御部４は、コンデンサ電圧ＶC1，ＶC2（直流電源における正極と中性点間の電圧，中性点と負極間の電圧）を入力し、中性点バイアス電圧ＶNPCを出力する。この中性点バイアス電圧ＶNPCは、第１加算部９において電流制御回路７から出力された第１電圧指令値Ｖ*に加算されると共に、極性判別部８に出力される。
【００３０】
前記第１加算部９で中性点バイアス電圧ＶNPCが加算された第１電圧指令値Ｖ*は第２電圧指令値Ｖ**として第２加算部１０および最小オンパルス制御部５に出力される。極性判別部８は、中性点バイアス電圧ＶNPCの極性（正負）を判別し、極性信号ＰNPCとして、最小オンパルス制御部５に出力する。
【００３１】
最小オンパルス制御部５は、前記第２電圧指令値Ｖ**と極性信号ＰNPCに基づいて、オンパルスバイアス電圧ＶMPCを算出し、第２加算部１０に出力する。第２加算部１０は、第２電圧指令値Ｖ**にオンパルスバイアス電圧ＶMPCを加算し、第３電圧指令値Ｖ***として出力する。この第３電圧指令値Ｖ***はゲート信号が生成される際に、正負の三角波キャリアと比較される電圧指令値となる。
【００３２】
次に、図４に基づき本実施形態における中性点電位変動抑制制御部４について説明する。中性点電位変動抑制制御部４には、検出されたコンデンサＣ１，Ｃ２のコンデンサ電圧ＶC1，ＶC2（直流電源における正極と中性点間の電圧，中性点と負極間の電圧）と、インバータ出力電圧Ｖｏｕｔ，インバータ出力電流Ｉｏｕｔと、が入力される。
【００３３】
前記コンデンサ電圧ＶC1，ＶC2は減算部１１により偏差がとられ、偏差電圧ΔＶCとして比例制御部１２に出力される。この偏差電圧ΔＶCは比例制御部１２により、演算（例えば、ＰＩＤ制御等）が行われ、その演算結果が中性点バイアス電圧ＶNPCの大きさとして出力される。
【００３４】
中性点バイアス電圧ＶNPCを加えることによって変動する中性点電位の方向は、力率の極性に依存するため、負荷もしくは、インバータ出力電圧Ｖｏｕｔ，出力電流Ｉｏｕｔから、電力極性判定部１３において力率の極性の判定を行い、判定結果を電力極性信号ＰDとして切替部１４に出力する。
【００３５】
切替部１４では、前記電力極性信号ＰDおよび中性点の偏差電圧ΔＶCの極性に基づいて、中性点バイアス電圧ＶNPCの極性を選択する。ここでは、電力極性信号ＰDが「負」の場合は比例制御部１２から出力された値に−１が乗算された値が中性点バイアス電圧ＶNPCとして選択される。一方、極性信号ＰDが「正」の場合は、比例制御部１２から出力された値が中性点バイアス電圧ＶNPCとして出力される。
【００３６】
上記のように生成された中性点バイアス電圧ＶNPCは、図１に示すように、第１加算部９において、各相の第１電圧指令値ＶU*，ＶV*，ＶW*に加算され、第２電圧指令値ＶU**，ＶV**，ＶW**として出力される。また、極性判別部８により、中性点バイアス電圧ＶNPCの極性が判定される。
【００３７】
ここで、本実施形態における最小オンパルス制御部５のブロック図を図２に示す。この最小オンパルス制御部５は、正側演算部１５，負側演算部１６，選択部１７を有し、第２電圧指令値Ｖ**と極性判別部８から出力された極性信号ＰNPCとが入力される。
【００３８】
まず、第２電圧指令値Ｖ**は、正側演算部１５および負側演算部１６に入力される。正側演算部１５では、三相の電圧指令値をパルス幅（ＰＷＭ）変調した際に、全ての相が設定された最小オンパルス幅よりも大きなパルス幅となるために、第２電圧指令値Ｖ**（ＶU**，ＶV**，ＶW**）に対して加算すべき「正」の値であり、かつ、「最小」の正側バイアス電圧ＶPMPCを演算する。
【００３９】
同様に、負側演算部１６では、三相の電圧指令値をパルス幅（ＰＷＭ）変調した際に、全ての相が設定された最小オンパルス幅よりも大きなパルス幅となるために、第２電圧指令値Ｖ**（ＶU**，ＶV**，ＶW**）に対して加算すべき「負」の値であり、かつ、「最小」の負側バイアス電圧ＶNMPCを演算する。
【００４０】
上記のように求めた正側バイアス電圧ＶPMPCと負側バイアス電圧ＶNMPCと、を選択部１７で極性信号ＰNPCに基づいて選択し、オンパルスバイアス電圧ＶNPCとして出力する。ここでは、中性点バイアス電圧ＶNPCの極性が正の場合（極性信号ＰNPCが正の場合）、正側バイアス電圧ＶPMPCが選択され、オンパルスバイアス値ＶMPCとして出力される。一方、中性点バイアス電圧ＶNPCの極性が負の場合（極性信号ＰNPCが負の場合）、負側バイアス電圧ＶNMPCが選択され、オンパルスバイアス電圧ＶMPCとして出力される。
【００４１】
次に、第２電圧指令値の絶対値が予め定めた値以下である時の動作について説明する。
【００４２】
まず、前記正側演算部１５，負側演算部１６は、第２電圧指令値Ｖ**の三相の値を、大きい方から、最大値Ｖｍａｘ，中間値Ｖｍｉｄ，最小値Ｖｍｉｎとする。
【００４３】
そして、前記正側演算部１５は、前記最大値Ｖｍａｘ，中間値Ｖｍｉｄ，最小値Ｖｍｉｎの絶対値が全て閾値以上となるために加算すべき「正」の値であり、かつ、最小の正側バイアス電圧ＶPMPCを算出する。
【００４４】
一方、前記負側演算部１６は、前記最大値Ｖｍａｘ，中間値Ｖｍｉｄ，最小値Ｖｍｉｎの絶対値が全て閾値以上となるために加算すべき「負」の値であり、かつ、最小の負側バイアス電圧ＶNMPCを算出する。
【００４５】
最後に、前記正側演算部１５で算出された正側バイアス電圧ＶPMPC，負側演算部１６で算出された負側バイアス電圧ＶNMPCのうち、一方を極性信号ＰNPCに基づいて選択部１７で選択する。
【００４６】
以下、第２電圧指令値の絶対値が予め定めた値以下の時の具体的な前記オンパルスバイアス電圧ＶMPCの算出方法を説明する。
【００４７】
正側演算部１５は、まず、最大値Ｖｍａｘの絶対値が、閾値（最小オンパルス幅およびキャリア周波数に基づいて、ゲート信号が最小オンパルス幅以下にならないように設定された電圧指令値の閾値）以下かどうか判定する。前記最大値Ｖｍａｘの絶対値が閾値以下の場合、最大値Ｖｍａｘの絶対値が前記閾値以上となるために加算すべき「正」の値であり、かつ、最小のバイアス値を算出し、最大値Ｖｍａｘ，中間値Ｖｍｉｄ，最小値Ｖｍｉｎの全てに加算する。
【００４８】
次に、最大値Ｖｍａｘの時と同様に、中間値Ｖｍｉｄの絶対値が閾値以下かどうか判定し、該中間値Ｖｍｉｄの絶対値が前記閾値以下の場合、中間値Ｖｍｉｄの絶対値が前記閾値以上となるために加算すべき「正」の値であり、かつ、最小のバイアス値を算出し、最大値Ｖｍａｘ，中間値Ｖｍｉｄ，最小値Ｖｍｉｎの全てに加算する。
【００４９】
最小値Ｖｍｉｎの絶対値が前記閾値以下かどうか判定し、該最小値Ｖｍｉｎの絶対値が閾値以下の場合、最小値Ｖｍｉｎの絶対値が閾値以上となるために加算すべき「正」の値であり、かつ、最小のバイアス値を算出し、最大値Ｖｍａｘ，中間値Ｖｍｉｄ，最小値Ｖｍｉｎの全てに加算する。
【００５０】
最後に、全てのバイアス値を合計した値を正側バイアス電圧ＶPMPCとして出力する。
【００５１】
一方、負側演算部１６は、まず、最大値Ｖｍａｘの絶対値が閾値以下かどうか判定する。最大値Ｖｍａｘの絶対値が閾値以下の場合、最大値Ｖｍａｘの絶対値が閾値以上となるために加算すべき「負」の値であり、かつ、最小のバイアス値を算出し、最大値Ｖｍａｘ，中間値Ｖｍｉｄ，最小値Ｖｍｉｎの全てに加算する。
【００５２】
次に、最大値Ｖｍａｘの時と同様に、中間値Ｖｍｉｄの絶対値が閾値以下かどうか判定し、該中間値Ｖｍｉｄの絶対値が閾値以下の場合、中間値Ｖｍｉｄの絶対値が前記閾値以上となるために加算すべき「負」の値であり、かつ、最小のバイアス値を算出し、最大値Ｖｍａｘ，中間値Ｖｍｉｄ，最小値Ｖｍｉｎの全てに加算する。
【００５３】
最小値Ｖｍｉｎの絶対値が閾値以下かどうか判定し、該最小値Ｖｍｉｎの絶対値が閾値以下の場合、最小値Ｖｍｉｎの絶対値が閾値以上となるために加算すべき「負」の値であり、かつ、最小のバイアス値を算出し、最大値Ｖｍａｘ，中間値Ｖｍｉｄ，最小値Ｖｍｉｎの全てに加算する。
【００５４】
最後に、全てのバイアス値を合計した値を、負側バイアス電圧ＶNMPCとして出力する。
【００５５】
最後に、前記正側演算部１５で算出された正側バイアス電圧ＶPMPC，負側演算部１６で算出された負側バイアス電圧ＶNMPCのうち、一方を極性信号ＰNPCに基づいて選択部１７で選択する。
【００５６】
なお、三相の第２電圧指令値Ｖ**の値が零近傍にはなく、三相全てのゲート信号が予め定めた最小オンパルス幅以上となるとき（すなわち、三相の第２電圧指令値Ｖ**の絶対値が前記閾値以上のとき）は、正側バイアス電圧ＶPMPCおよび負側バイアス電圧ＶNMPCの値は零となり、第２電圧指令値Ｖ**＝第３電圧指令値Ｖ***となる。
【００５７】
このように、中性点バイアス電圧ＶNPCの極性を考慮して最小オンパルスバイアス電圧ＶMPCの極性を選択することにより、三相の第２電圧指令値Ｖ**（＝ＶU**，ＶV**，ＶW**）のうち少なくとも一相以上が零近傍にあり、最小オンパルス制御が働く時には、中性点バイアス電圧ＶNPCと同じ方向のオンパルスバイアス電圧ＶMPCが加算されることとなる。その結果、中性点バイアス電圧ＶNPCと逆方向のオンパルスバイアス電圧ＶMPCが加算されて、中性点電位変動抑制制御の効果を弱めることや、中性点電位変動が大きくなる方向に制御系が動作することを抑制することができる。
【００５８】
すなわち、ＮＰＣ電力変換装置２の力率の極性と中性点の偏差電圧ΔＶCの極性により、オンパルスバイアス電圧ＶMPCの極性を決定するようにしたので、最小オンパルス幅確保制御による中性点電位変動抑制制御の応答低下（オンパルスバイアス電圧ＶMPCにより、中性点電位変動抑制制御を弱める、もしくは、中性点電位変動が大きくなること）を防ぐことができる。
【００５９】
また、本実施形態によれば、スイッチング回数を増やすことなく、中性点電位変動制御および最小オンパルス幅確保制御を行うことができ、スイッチング損失等により電力損失が増大することを抑制することが可能となる。
【００６０】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【００６１】
例えば、実施形態では、オンパルスバイアス電圧ＶMPC，中性点バイアス電圧ＶNPCの演算方法について、具体例を用いて詳細に説明したが、中性点バイアス電圧ＶNPCの極性に基づいて、オンパルスバイアス電圧ＶMPCの極性を選択する方法であれば、他の演算方法でも適用可能である。
【符号の説明】
【００６２】
１…電力変換装置
２…ＮＰＣ電力変換装置
３，３´…電圧指令値制御回路
４…中性点電位変動抑制制御部
５…最小オンパルス制御部
８…極性判別部
ＶNPC…中性点バイアス電圧
ＶMPC…オンパルスバイアス電圧
ＰNPC…極性信号
【図１】
2013110815.tif 000003
【図２】
2013110815.tif 000004
【図３】
2013110815.tif 000005
【図４】
2013110815.tif 000006
【図５】
2013110815.tif 000007