(57)【要約】【課題】定電流PWM駆動により発光素子を駆動する表示装置の画質を向上させる。【解決手段】画素回路は、発光素子と、発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、第１のトランジスタのゲートを第２のトランジスタを介して電位に接続することにより、第１のトランジスタをオフする切り換え回路とを含む。本技術は、例えば、表示装置に適用できる。【選択図】図５
2013076812.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフする切り換え回路と
を含む画素回路。
【請求項２】
前記第２のトランジスタのゲートに、画素の輝度に対応した初期電圧から所定の傾きで増加または減少するランプ信号を入力する信号入力回路を
さらに含む請求項１に記載の画素回路。
【請求項３】
前記信号入力回路は、前記第２のトランジスタの閾値電圧を基準にして前記初期電圧を設定する
請求項２に記載の画素回路。
【請求項４】
前記信号入力回路は、前記第２のトランジスタのゲート電圧が閾値電圧に設定された状態のときに、前記画素の輝度に対応した電圧を前記第２のトランジスタのゲートに容量部を介して印加することにより前記初期電圧を設定する
請求項３に記載の画素回路。
【請求項５】
前記定電流駆動回路は、前記第１のトランジスタの閾値電圧に所定のバイアス電圧を加算した第１の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する
請求項１に記載の画素回路。
【請求項６】
前記定電流駆動回路は、前記第１の値からさらに前記第１のトランジスタの移動度に応じた電圧を引いた第２の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する
請求項５に記載の画素回路。
【請求項７】
定電流源としての第１のトランジスタを含む定電流駆動回路から発光素子に所定の電流を供給し、前記発光素子を発光させ、
前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフする
ステップを含む画素回路の駆動方法。
【請求項８】
発光素子と、
前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフする切り換え回路と
を含む画素回路がマトリクス状に配置された画素アレイと、
前記画素回路の駆動を制御する駆動制御部と
を含む表示装置。
【請求項９】
発光素子と、
前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフする切り換え回路と
を含む画素回路がマトリクス状に配置された画素アレイと、
前記画素回路の駆動を制御する駆動制御部と
を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、画素回路、画素回路の駆動方法、表示装置、および、電子機器に関し、特に、発光素子の定電流PWM（Pulse Width Modulation）駆動を行う場合に用いて好適な画素回路、画素回路の駆動方法、表示装置、および、電子機器に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス素子（以下、単に有機EL素子と称する）や発光ダイオードなどの自発光型の発光素子を用いたディスプレイにおいては、バックプレーンとなる駆動回路を発光素子の特性に応じて選択する必要がある。例えば、発光素子の発光波長が電流密度依存性を有している場合に電流駆動の駆動回路を用いてしまうと、階調により色度が変化してしまう。
【０００３】
このような場合、例えば、階調によらず発光素子に一定の電流を供給し、電流の供給時間を制御して、発光素子の発光期間を制御することにより階調を制御する定電流PWM（Pulse Width Modulation）駆動が有効である（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２１５２７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の定電流PWM駆動回路では、発光素子への電流の供給を停止する際に、電流が瞬時に切断されずに、ある程度の時間かけて漸減する。その結果、発光素子に供給される電流が一定にならない期間が存在し、画質の劣化の要因となっていた。
【０００６】
そこで、本技術は、定電流PWM駆動により発光素子を駆動する表示装置の画質を向上させるようにするものである。
【課題を解決するための手段】
【０００７】
本技術の第１の側面の画素回路は、発光素子と、前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフする切り換え回路とを含む。
【０００８】
前記第２のトランジスタのゲートに、画素の輝度に対応した初期電圧から所定の傾きで増加または減少するランプ信号を入力する信号入力回路をさらに設けることができる。
【０００９】
前記信号入力回路には、前記第２のトランジスタの閾値電圧を基準にして前記初期電圧を設定させることができる。
【００１０】
前記信号入力回路には、前記第２のトランジスタのゲート電圧が閾値電圧に設定された状態のときに、前記画素の輝度に対応した電圧を前記第２のトランジスタのゲートに容量部を介して印加することにより前記初期電圧を設定させることができる。
【００１１】
前記定電流駆動回路には、前記第１のトランジスタの閾値電圧に所定のバイアス電圧を加算した第１の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給させることができる。
【００１２】
前記定電流駆動回路には、前記第１の値からさらに前記第１のトランジスタの移動度に応じた電圧を引いた第２の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給させることができる。
【００１３】
本技術の第２の側面の画素回路の駆動方法は、定電流源としての第１のトランジスタを含む定電流駆動回路から発光素子に所定の電流を供給し、前記発光素子を発光させ、前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフするステップを含む。
【００１４】
本技術の第３の側面の表示装置は、発光素子と、前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフする切り換え回路とを含む画素回路がマトリクス状に配置された画素アレイと、前記画素回路の駆動を制御する駆動制御部とを含む。
【００１５】
本技術の第４の側面の電子機器は、発光素子と、前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフする切り換え回路とを含む画素回路がマトリクス状に配置された画素アレイと、前記画素回路の駆動を制御する駆動制御部とを含む。
【００１６】
本技術の第１乃至第４の側面においては、定電流源としての第１のトランジスタを含む定電流駆動回路から発光素子に所定の電流が供給され、前記発光素子が発光し、前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを介して、前記第１のトランジスタのゲートを前記電位に接続することにより、前記第１のトランジスタがオフされる。
【発明の効果】
【００１７】
本技術の第１乃至第４の側面によれば、定電流PWM駆動により発光素子を駆動する表示装置の画質を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】従来の定電流PWM駆動回路の構成例を示す回路図である。
【図２】従来の定電流PWM駆動回路の駆動方法を説明するためのタイミングチャートである。
【図３】本技術を適用した表示装置の一実施の形態を示すブロック図である。
【図４】画素回路の基本構成例を示すブロック図である。
【図５】画素回路の第１の実施の形態を示す回路図である。
【図６】画素回路の第１の実施の形態の駆動方法を説明するためのタイミングチャートである。
【図７】画素回路の第２の実施の形態を示す回路図である。
【図８】画素回路の第２の実施の形態の駆動方法を説明するためのタイミングチャートである。
【図９】画素回路の第３の実施の形態を示す回路図である。
【図１０】画素回路の第３の実施の形態の駆動方法を説明するためのタイミングチャートである。
【図１１】画素回路の第３の実施の形態の第１の変形例を示す回路図である。
【図１２】画素回路の第３の実施の形態の第１の変形例の駆動方法を説明するためのタイミングチャートである。
【図１３】画素回路の第３の実施の形態の第２の変形例を示す回路図である。
【図１４】画素回路の第３の実施の形態の第２の変形例の駆動方法を説明するためのタイミングチャートである。
【図１５】画素回路の第４の実施の形態を示す回路図である。
【図１６】画素回路の第４の実施の形態の駆動方法を説明するためのタイミングチャートである。
【図１７】画素回路の第４の実施の形態の第１の変形例を示す回路図である。
【図１８】画素回路の第４の実施の形態の第１の変形例の駆動方法を説明するためのタイミングチャートである。
【図１９】画素回路の第４の実施の形態の第２の変形例を示す回路図である。
【図２０】画素回路の第４の実施の形態の第２の変形例の駆動方法を説明するためのタイミングチャートである。
【図２１】画素回路の第５の実施の形態を示す回路図である。
【図２２】画素回路の第５の実施の形態の駆動方法を説明するためのタイミングチャートである。
【図２３】画素回路の第６の実施の形態を示す回路図である。
【図２４】画素回路の第６の実施の形態の駆動方法を説明するためのタイミングチャートである。
【図２５】電子機器の機能構成例を示す図である。
【図２６】電子機器の商品例を示す図である。
【図２７】電子機器の商品例を示す図である。
【図２８】電子機器の商品例を示す図である。
【図２９】電子機器の商品例を示す図である。
【図３０】電子機器の商品例を示す図である。
【発明を実施するための形態】
【００１９】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．従来の定電流PWM駆動回路
２．表示装置の実施の形態
３．画素回路の基本構成例
４．画素回路の第１の実施の形態
５．画素回路の第２の実施の形態（スイッチングトランジスタの閾値電圧補正を行う例）
６．画素回路の第３の実施の形態（駆動トランジスタの閾値電圧補正を行う例）
７．画素回路の第３の実施の形態の第１の変形例
８．画素回路の第３の実施の形態の第２の変形例
９．画素回路の第４の実施の形態（駆動トランジスタとスイッチングトランジスタの閾値電圧の補正を行う例）
１０．画素回路の第４の実施の形態の第１の変形例
１１．画素回路の第４の実施の形態の第２の変形例
１２．画素回路の第５の実施の形態（駆動トランジスタの閾値電圧と移動度の補正を行う例）
１３．画素回路の第６の実施の形態（駆動トランジスタの閾値電圧と移動度およびスイッチングトランジスタの閾値電圧の補正を行う例）
１４．本技術を適用した製品例（電子機器）
１５．変形例
【００２０】
＜１．従来の定電流PWM駆動回路＞
［回路構成］
図１は、従来の定電流PWM駆動回路の構成例を示している。
【００２１】
定電流PWM駆動回路１は、電流源用の駆動トランジスタＤｒｖ、スイッチング用のスイッチングトランジスタＳＷ、信号書込み用の書込みトランジスタＴｗｓ、および、容量部Ｃｓを含むように構成される。駆動トランジスタＤｒｖ、スイッチングトランジスタＳＷは、Ｐチャネル型のトランジスタにより構成され、書込みトランジスタＴｗｓは、Ｎチャネル型のトランジスタにより構成される。
【００２２】
駆動トランジスタＤｒｖのドレインは電源ＶＤＤに接続され、固定の電圧ＶＤＤが印加される。駆動トランジスタＤｒｖのゲートは、バイアス電源に接続され、バイアス電圧Ｖｂが印加される。駆動トランジスタＤｒｖのソースは、スイッチングトランジスタＳＷのドレインに接続されている。そして、駆動トランジスタＤｒｖは、バイアス電圧Ｖｂを所定の値に固定することにより、定電流源として動作する。
【００２３】
スイッチングトランジスタＳＷのゲートはＡ点に接続され、ソースは発光素子１１のアノードに接続されている。
【００２４】
書込みトランジスタＴｗｓのドレインには映像信号ＳＩＧが印加され、ゲートにはゲート信号ＷＳが印加され、ソースはＡ点に接続されている。
【００２５】
容量部Ｃｓの一端はＡ点に接続され、他の一端にはランプ信号Ｒａｍｐが印加される。
【００２６】
発光素子１１のアノードには、電圧Ｖｃａｔｈが印加される。
【００２７】
［駆動方法］
次に、図２のタイミングチャートを参照して、定電流PWM駆動回路１の駆動方法について説明する。
【００２８】
時刻ｔ１において、映像信号ＳＩＧが、定電流PWM駆動回路１により駆動される画素の輝度に応じた信号電圧Ｖｓｉｇに設定される。
【００２９】
時刻ｔ２において、ゲート信号ＷＳがＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓがオンする。これにより、Ａ点の電位が信号電圧Ｖｓｉｇまで低下する。そして、スイッチングトランジスタＳＷのゲート−ソース間のゲート電圧Ｖｇｓの絶対値が閾値電圧Ｖｔｈを超え、スイッチングトランジスタＳＷがオンする。これにより、発光素子１１に電流Ｉｌｅｄが流れ始め、発光素子１１の発光が開始される。
【００３０】
時刻ｔ３において、ゲート信号ＷＳがＬｏｗレベルに設定され、書込みトランジスタＴｗｓがオフし、Ａ点が高インピーダンスになった後、ランプ信号Ｒａｍｐの入力が開始される。ランプ信号Ｒａｍｐは、所定の傾きで電圧が傾斜状に増加する信号であり、ランプ信号Ｒａｍｐの電圧の上昇に伴い、容量部Ｃｓを介して、Ａ点の電位が上昇する。
【００３１】
時刻ｔ４において、映像信号ＳＩＧが、リセットレベルに設定される。
【００３２】
その後、ランプ信号Ｒａｍｐの電圧の上昇に伴いＡ点の電位が上昇し、時刻ｔ６において、スイッチングトランジスタＳＷのゲート電圧Ｖｇｓの絶対値が閾値電圧Ｖｔｈに達したとき、スイッチングトランジスタＳＷがオフする。これにより、発光素子１１への電流Ｉｌｅｄの供給が停止し、発光素子１１の発光が停止する。
【００３３】
しかしながら、発光停止時の定電流PWM駆動回路１の状態を厳密に見ると、Ａ点の電位が上昇し、スイッチングトランジスタＳＷがカットオフする直前の時刻ｔ５において、スイッチングトランジスタＳＷの動作領域が線形領域から飽和領域に遷移する。このため、時刻ｔ５と時刻ｔ６の間において、スイッチングトランジスタＳＷが、電流源として振るまう。
【００３４】
従って、図２内の点線で囲まれる領域に示されるように、Ａ点の電位（スイッチングトランジスタＳＷのゲート電圧Ｖｇｓ）の上昇に伴い、電流Ｉｌｅｄが時間をかけて漸減し、最終的に時刻ｔ６において０になる。このように、定電流PWM駆動回路１では、電流Ｉｌｅｄが瞬時に切断されずに一定にならない期間が存在し、理想的な定電流PWM駆動が実現されていない。そして、これが画質の劣化の要因となっていた。
【００３５】
これに対して、本技術では、発光素子の電流を瞬時に切断し、理想的な定電流PWM駆動を実現する。
【００３６】
＜２．表示装置の実施の形態＞
図３は、本技術を適用した表示装置の一実施の形態を示すブロック図である。
【００３７】
図３の表示装置１０１は、画素アレイ１１１、映像信号供給部１１２、走査制御部１１３、トランジスタ制御部１１４、および、電源制御部１１５を含むように構成される。
【００３８】
画素アレイ１１１には、画素ユニット１２１（１，１）乃至１２１（ｍ，ｎ）が、ｍ行×ｎ列のマトリクス状に配列されている。
【００３９】
画素ユニット１２１（ｉ，ｊ）（１≦ｉ≦ｍ,１≦ｊ≦ｎ）は、Ｒ（赤）用の画素回路１３１ｒ（ｉ，ｊ）、Ｇ（緑）用の画素回路１３１ｇ（ｉ，ｊ）、および、Ｂ（青）用の画素回路１３１ｂ（ｉ，ｊ）をそれぞれ含むように構成される。
【００４０】
なお、以下、画素ユニット１２１（１，１）乃至１２１（ｍ，ｎ）を個々に区別する必要がない場合、単に画素ユニット１２１と称する。また、以下、画素回路１３１ｒ（１，１）乃至１３１ｂ（ｍ,ｎ）を個々に区別する必要がない場合、単に画素回路１３１と称する。
【００４１】
映像信号供給部１１２は、映像信号線を介して、各画素の輝度に応じた信号電圧Ｖｓｉｇの映像信号ＳＩＧを各画素回路１３１に供給する。
【００４２】
走査制御部１１３は、走査線を介して、各画素回路１３１に所定の制御信号を供給し、画素アレイ１１１の各行の走査を制御する。
【００４３】
トランジスタ制御部１１４は、制御線を介して、各画素回路１３１に所定の制御信号を供給し、各画素回路１３１に含まれるトランジスタの動作を制御する。
【００４４】
電源制御部１１５は、電源線を介して、各画素回路１３１の動作に必要な電力や、動作の基準となる電圧を供給する。
【００４５】
以上の映像信号供給部１１２、走査制御部１１３、トランジスタ制御部１１４、および、電源制御部１１５により、画素アレイ１１１の各画素回路１３１の駆動が制御される。
【００４６】
なお、各画素回路１３１に対する映像信号線、走査線、制御線、電源線の数は、必ずしもそれぞれ１本ずつとは限らず、必要に応じて複数本設けられる。
【００４７】
＜３．画素回路の基本構成例＞
図４は、表示装置１０１の画素回路１３１の基本構成例を示している。
【００４８】
画素回路１３１は、定電流駆動回路１５１、初期化回路１５２、信号入力回路１５３、切り換え回路１５４、および、発光素子１５５を含むように構成される。そして、定電流駆動回路１５１、初期化回路１５２、信号入力回路１５３、および、切り換え回路１５４により、発光素子１５５の定電流PWM駆動が行われる。
【００４９】
定電流駆動回路１５１は、発光素子１５５に一定の電流Ｉｌｅｄを流すための回路である。定電流駆動回路１５１には、電源制御部１１５に設けられている電源から、電圧が固定または可変の動作用の電力が供給される。また、定電流駆動回路１５１には、電源制御部１１５に設けられているバイアス電源から、電流Ｉｌｅｄの値を規定するためのバイアス電圧Ｖｂが印加される。
【００５０】
なお、後述するように、定電流駆動回路１５１には、電流Ｉｌｅｄを供給する定電流源として動作する駆動トランジスタの閾値電圧や移動度の補正を行うものと、行わないものがある。
【００５１】
初期化回路１５２は、定電流駆動回路１５１の駆動トランジスタのゲート電圧を電圧Ｖｒｅｓｅｔに初期化するための回路である。
【００５２】
なお、初期化回路１５２は、設けられる場合と設けられない場合がある。
【００５３】
信号入力回路１５３は、映像信号供給部１１２から供給される映像信号ＳＩＧ、および、走査制御部１１３から供給されるランプ信号Ｒａｍｐを切り換え回路１５４に入力するための回路である。
【００５４】
切り換え回路１５４は、定電流駆動回路１５１の駆動トランジスタのゲート電圧を制御し、駆動トランジスタのオン／オフを切り替えるための回路である。
【００５５】
なお、後述するように、切り換え回路１５４は、駆動トランジスタのオン／オフを切り換えるためのスイッチングトランジスタの閾値電圧の補正を行うものと、行わないものがある。
【００５６】
発光素子１５５は、例えば、有機EL素子、発光ダイオード、無機EL素子等の自発光型の発光素子により構成される。
【００５７】
＜４．画素回路の第１の実施の形態＞
［回路構成］
図５は、画素回路１３１の第１の実施の形態である画素回路１３１Ａの構成例を示している。
【００５８】
画素回路１３１Ａは、定電流駆動回路１５１Ａ、信号入力回路１５３Ａ、切り換え回路１５４Ａ、および、発光素子１５５を含むように構成される。
【００５９】
定電流駆動回路１５１Ａは、Ｎチャネル型の駆動トランジスタＤｒｖ、Ｎチャネル型の書込みトランジスタＴｗｓ１、および、容量部Ｃｓ１により構成される。
【００６０】
駆動トランジスタＤｒｖのドレインは、電源制御部１１５に含まれる電源ＶＤＤに接続され、固定の電圧ＶＤＤが印加される。駆動トランジスタＤｒｖのゲートは、Ａ点に接続されている。駆動トランジスタＤｒｖのソースは、発光素子１５５のアノードに接続されている。
【００６１】
書込みトランジスタＴｗｓ１のドレインは、電源制御部１１５に含まれるバイアス電源に接続され、固定のバイアス電圧Ｖｂが印加される。書込みトランジスタＴｗｓ１のゲートには、トランジスタ制御部１１４からゲート信号ＷＳ１が印加される。書込みトランジスタＴｗｓ１のソースは、Ａ点に接続されている。
【００６２】
容量部Ｃｓ１の一端は、Ａ点に接続されている。
【００６３】
信号入力回路１５３Ａは、Ｎチャネル型の書込みトランジスタＴｗｓ２および容量部Ｃｓ２により構成される。
【００６４】
書込みトランジスタＴｗｓ２のドレインには、映像信号供給部１１２から映像信号ＳＩＧが印加される。書込みトランジスタＴｗｓ２のゲートには、トランジスタ制御部１１４からゲート信号ＷＳ２が印加される。書込みトランジスタＴｗｓ２のソースは、Ｂ点に接続されている。
【００６５】
容量部Ｃｓの一端はＢ点に接続され、他の一端には、走査制御部１１３からランプ信号Ｒａｍｐが印加される。
【００６６】
切り換え回路１５４Ａは、Ｎチャネル型のスイッチングトランジスタＳＷにより構成される。
【００６７】
スイッチングトランジスタＳＷのドレインはＡ点に接続され、ゲートはＢ点に接続されている。スイッチングトランジスタＳＷのソースは、電源制御部１１５に含まれる電源Ｖｓｓに接続され、固定の電圧Ｖｓｓが印加される。
【００６８】
発光素子１５５のカソードには、電源制御部１１５から固定の電圧Ｖｃａｔｈが印加される。
【００６９】
以上により、画素回路１３１Ａは、４つのトランジスタと１つの容量部を含むように構成される。
【００７０】
なお、以下、駆動トランジスタＤｒｖのゲート−ソース間のゲート電圧をＶｇｓ（Ｄｒｖ）とし、閾値電圧をＶｔｈ（Ｄｒｖ）とする。また、以下、スイッチングトランジスタＳＷのゲートソース間のゲート電圧をＶｇｓ（ＳＷ）とし、閾値電圧をＶｔｈ（ＳＷ）とする。さらに、以下、発光素子の閾値電圧をＶｔｈ（ｌｅｄ）とする。
【００７１】
［駆動方法］
次に、図６のタイミングチャートを参照して、画素回路１３１Ａの駆動方法について説明する。
【００７２】
なお、時刻ｔａ１の直前の画素回路１３１Ａの状態は、以下のとおりである。
【００７３】
Ａ点の電位は、電圧Ｖｓｓ以下に設定されている。なお、電圧Ｖｓｓは、次式（１）を満たすように設定されている。
【００７４】
Ｖｓｓ≦Ｖｔｈ（Ｄｒｖ）＋Ｖｃａｔｈ  ・・・（１）
【００７５】
従って、駆動トランジスタＤｒｖはオフされており、発光素子１５５に電流Ｉｌｅｄが流れないため、発光素子１５５は非発光状態となる。
【００７６】
書込みトランジスタＴｗｓ１，Ｔｗｓ２はオフされている。
【００７７】
スイッチングトランジスタＳＷは、オンされていても、オフされていてもよい。
【００７８】
時刻ｔａ１において、ゲート信号ＷＳ２がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ２がオンする。このとき、映像信号ＳＩＧは画素の輝度に応じた信号電圧Ｖｓｉｇに設定されており、Ｂ点の電位が信号電圧Ｖｓｉｇに設定される。また、Ｂ点の電位の低下に伴い、スイッチングトランジスタＳＷが少なくともこの時点でオフする。
【００７９】
時刻ｔａ２において、ゲート信号ＷＳ２がＬｏｗレベルに設定され、書込みトランジスタＴｗｓ２がオフする。
【００８０】
時刻ｔａ３において、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ａ点の電位がバイアス電圧Ｖｂに設定される。
【００８１】
なお、バイアス電圧Ｖｂは、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が閾値電圧Ｖｔｈ（Ｄｒｖ）を超え、駆動トランジスタＤｒｖがオンするように、次式（２）を満たすように設定される。
【００８２】
Ｖｂ＞Ｖｔｈ（Ｄｒｖ）＋Ｖｃａｔｈ  ・・・（２）
【００８３】
これにより、駆動トランジスタＤｒｖがオンし、駆動トランジスタＤｒｖを定電流源として、バイアス電圧Ｖｂにより規定される一定の電流Ｉｌｅｄが発光素子１５５に流れ始め、発光素子１５５が発光を開始する。
【００８４】
時刻ｔａ４において、ゲート信号ＷＳ１がＬｏｗレベルに設定され、書込みトランジスタＴｗｓ１がオフする。
【００８５】
また、容量部Ｃｓ２へのランプ信号Ｒａｍｐの入力が開始される。ランプ信号Ｒａｍｐは、所定の傾きで電圧が傾斜状に増加する信号であり、ランプ信号Ｒａｍｐの電圧の上昇に伴い、容量部Ｃｓを介して、Ｂ点の電位が初期電圧（信号電圧Ｖｓｉｇ）から傾斜状に上昇する。
【００８６】
そして、時刻ｔａ５において、Ｂ点の電位がＶｔｈ（ＳＷ）＋Ｖｓｓを超え、スイッチングトランジスタＳＷのゲート電圧Ｖｇｓ（ＳＷ）が閾値電圧Ｖｔｈ（ＳＷ）を超えたとき、スイッチングトランジスタＳＷがオンする。
【００８７】
そして、スイッチングトランジスタＳＷがオンすると、Ａ点と電圧Ｖｓｓの電位線とが電気的に接続され、Ａ点の電位が電圧Ｖｓｓに設定され、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）がＶｓｓ−Ｖｃａｔｈになり、閾値電圧Ｖｔｈ（Ｄｒｖ）以下になる。従って、駆動トランジスタＤｒｖは、飽和領域でほとんど動作することなく、瞬時にカットオフする。
【００８８】
これにより、発光素子１５５への電流Ｉｌｅｄの供給が瞬時に停止され、発光素子１５５が発光状態から消灯状態に瞬時に移行する。従って、発光素子１５５が発光する時刻ｔａ４から時刻ｔａ５の間において、電流Ｉｌｅｄがほぼ一定に保たれ、理想的な定電流PWM駆動を行うことができる。その結果、表示装置１０１の画質が向上する。
【００８９】
なお、ランプ信号Ｒａｍｐの傾きが一定であるため、ランプ信号Ｒａｍｐの入力が開始されてから、Ｂ点の電位がＶｔｈ（ＳＷ）＋Ｖｓｓに達するまでの期間は、ランプ信号Ｒａｍｐの入力開始時のＢ点の電位（初期電圧）により決定される。初期電圧は、信号電圧Ｖｓｉｇにより決まるため、発光素子１５５の発光期間は、信号電圧Ｖｓｉｇにより決定される。
【００９０】
その後、時刻ｔａ６において、ランプ信号Ｒａｍｐの入力が停止され、Ｂ点の電位が、ランプ信号入力前の時刻ｔａ４とほぼ同じ電位に変化する。これにより、スイッチングトランジスタＳＷがオフする。
【００９１】
＜５．画素回路１３１の第２の実施の形態＞
［回路構成］
図７は、画素回路１３１の第２の実施の形態である画素回路１３１Ｂの構成例を示している。
【００９２】
スイッチングトランジスタＳＷの閾値電圧Ｖｔｈ（ＳＷ）は、素子ごとにバラツキが生じる。この閾値電圧Ｖｔｈ（ＳＷ）のバラツキにより、同じ信号電圧Ｖｓｉｇに対して、スイッチングトランジスタＳＷがオンするタイミングがばらつき、画素間で発光素子１５５の発光期間にバラツキが生じる。その結果、画素間で輝度特性がばらつき、画質の劣化の要因となる。
【００９３】
これに対して、画素回路１３１Ｂは、スイッチングトランジスタＳＷの閾値電圧Ｖｔｈ（ＳＷ）のバラツキを補正し、同じ信号電圧Ｖｓｉｇに対する画素間の発光期間のバラツキを解消するようにしたものである。
【００９４】
画素回路１３１Ｂは、図５の画素回路１３１Ａと比較して、定電流駆動回路１５１Ａ、信号入力回路１５３Ａ、および、切り換え回路１５４Ａの代わりに、定電流駆動回路１５１Ｂ、信号入力回路１５３Ｂ、および、切り換え回路１５４Ｂが設けられている点が異なる。また、初期化回路１５２Ｂが追加されている点が異なる。
【００９５】
そのうち、定電流駆動回路１５１Ｂは、画素回路１３１Ａの定電流駆動回路１５１Ａと同様の構成を有している。
【００９６】
初期化回路１５２Ｂは、初期化トランジスタＴａｚ１を含むように構成される。
【００９７】
初期化トランジスタＴａｚ１のドレインは、電源制御部１１５に含まれるリセット電源に接続され、電圧Ｖｒｅｓｅｔが印加される。初期化トランジスタＴａｚのゲートには、トランジスタ制御部１１４からゲート信号ＡＺ１が印加される。初期化トランジスタＴａｚのソースは、Ａ点に接続されている。
【００９８】
信号入力回路１５３Ｂは、Ｎチャネル型の書込みトランジスタＴｗｓ２、Ｎチャネル型の初期化トランジスタＴａｚ２、および、容量部Ｃｓ２，Ｃｓ３により構成される。
【００９９】
書込みトランジスタＴｗｓ２のドレインには、映像信号供給部１１２から映像信号ＳＩＧが印加される。書込みトランジスタＴｗｓ２のゲートには、トランジスタ制御部１１４からゲート信号ＷＳ２が印加される。書込みトランジスタＴｗｓ２のソースは、Ｘ点に接続されている。
【０１００】
初期化トランジスタＴａｚ２のドレインは、電源制御部１１５に含まれるオフセット電源に接続され、電圧Ｖｏｆｓが印加される。初期化トランジスタＴａｚ２のゲートには、トランジスタ制御部１１４からゲート信号ＡＺ２が印加される。初期化トランジスタＴａｚ２のソースは、Ｘ点に接続されている。
【０１０１】
容量部Ｃｓ２は、Ｘ点とＢ点の間に接続されている。
【０１０２】
容量部Ｃｓ３の一端はＢ点に接続され、他の一端には、走査制御部１１３からランプ信号Ｒａｍｐが印加される。
【０１０３】
切り換え回路１５４Ｂは、Ｎチャネル型のスイッチングトランジスタＳＷ、および、Ｎチャネル型の初期化トランジスタＴａｚ３により構成される。
【０１０４】
スイッチングトランジスタＳＷのドレインはＡ点に接続され、ゲートはＢ点に接続され、ソースは、電源制御部１１５に含まれる電源Ｖｓｓに接続され、固定の電圧Ｖｓｓが印加される。
【０１０５】
初期化トランジスタＴａｚ３のドレインはＡ点に接続され、ソースはＢ点に接続されている。初期化トランジスタＴａｚ３のゲートには、トランジスタ制御部１１４からゲート信号ＡＺ２が印加される。
【０１０６】
以上により、画素回路１３１Ｂは、７つのトランジスタと３つの容量部を含むように構成される。
【０１０７】
［駆動方法］
次に、図８のタイミングチャートを参照して、画素回路１３１Ｂの駆動方法について説明する。
【０１０８】
なお、時刻ｔｂ１の直前の画素回路１３１Ｂの状態は、以下のとおりである。
【０１０９】
駆動トランジスタＤｒｖはオフされている。従って、発光素子１５５に電流Ｉｌｅｄが流れないため、発光素子１５５は非発光状態となる。
【０１１０】
初期化トランジスタＴａｚ１乃至Ｔａｚ３、書込みトランジスタＴｗｓ、および、スイッチングトランジスタＳＷはオフされている。
【０１１１】
時刻ｔｂ１において、ゲート信号ＡＺ１がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ１がオンする。これにより、Ａ点の電位が、リセット電圧Ｖｒｅｓｅｔに設定される。
【０１１２】
なお、リセット電圧Ｖｒｅｓｅｔは、駆動トランジスタＤｒｖがオンしないように、次式（３）を満たすように設定される。
【０１１３】
Ｖｒｅｓｅｔ≦Ｖｔｈ（Ｄｒｖ）＋Ｖｃａｔｈ  ・・・（３）
【０１１４】
また、ゲート信号ＡＺ２がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ２，Ｔａｚ３がオンする。初期化トランジスタＴａｚ２がオンすることにより、Ｘ点の電位がオフセット電圧Ｖｏｆｓに設定され、容量部Ｃｓ２を介して、Ｂ点の電位も上昇する。そして、スイッチングトランジスタＳＷがオンする。また、初期化トランジスタＴａｚ３がオンすることにより、Ａ点とＢ点の間が接続される。
【０１１５】
時刻ｔｂ２において、ゲート信号ＡＺ１がＬｏｗレベルに設定され、初期化トランジスタＴａｚ１がオフする。これにより、Ａ点が浮遊状態となる。また、初期化トランジスタＴａｚ３を介して、Ｂ点からスイッチングトランジスタＳＷのドレイン（Ａ点）に電流が流れ始める。また、スイッチングトランジスタＳＷがオンしていて、ドレイン電流が流れるため、Ａ点とＢ点の電位が下がり始める。
【０１１６】
そして、Ａ点とＢ点の電位がＶｔｈ（ＳＷ）＋Ｖｓｓとなり、スイッチングトランジスタＳＷのゲート電圧Ｖｇｓ（ＳＷ）が閾値電圧Ｖｔｈ（ＳＷ）になった時点で、スイッチングトランジスタＳＷがオフする。
【０１１７】
時刻ｔｂ３において、ゲート信号ＡＺ２がＬｏｗレベルに設定され、初期化トランジスタＴａｚ２，Ｔａｚ３がオフする。
【０１１８】
なお、時刻ｔｂ２と時刻ｔｂ３の間の期間は、Ａ点とＢ点の電位がＶｔｈ（ＳＷ）＋Ｖｓｓに達するのに十分な時間が確保される。
【０１１９】
時刻ｔｂ４において、ゲート信号ＷＳ２がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ２がオンする。このとき、映像信号ＳＩＧは画素の輝度に応じた信号電圧Ｖｓｉｇに設定されており、Ｘ点の電位がオフセット電圧Ｖｏｆｓから信号電圧Ｖｓｉｇに低下する。
【０１２０】
そして、スイッチングトランジスタＳＷのゲート電圧Ｖｇｓ（ＳＷ）が閾値電圧Ｖｔｈ（ＳＷ）に設定された状態で、信号電圧Ｖｓｉｇが容量部Ｃｓ２を介してスイッチングトランジスタＳＷのゲート（Ｂ点）に印加される。従って、発光素子１５５の発光期間の開始時のＢ点の電位（初期電圧）は、スイッチングトランジスタＳＷの閾値電圧Ｖｔｈ（ＳＷ）を基準にして、信号電圧Ｖｓｉｇに基づく電位に設定される。より正確には、初期電圧は、Ｖｔｈ（ＳＷ）＋Ｖｓｓから、信号電圧Ｖｓｉｇに対応した電圧を引いた値に設定される。
【０１２１】
その後、時刻ｔｂ５以降において、図６の時刻ｔａ２以降と同様の動作が行われる。そして、図６の時刻ｔａ４に対応する時刻ｔｂ７において、発光素子１５５の発光が開始され、図６の時刻ｔａ５に対応する時刻ｔｂ８において、Ｂ点の電位がＶｔｈ（ＳＷ）＋Ｖｓｓに達した時点で、発光素子１５５の発光が終了する。
【０１２２】
従って、発光素子１５５の発光期間は、スイッチングトランジスタＳＷの閾値電圧Ｖｔｈ（ＳＷ）に依存せずに、信号電圧Ｖｓｉｇのみにより決定される。これにより、スイッチングトランジスタＳＷの閾値電圧Ｖｔｈ（ＳＷ）のバラツキにより、同じ信号電圧Ｖｓｉｇに対して画素間で発光素子１５５の発光期間にバラツキが生じるのが防止される。その結果、画素間の輝度特性のバラツキが抑制され、表示装置１０１の画質が向上する。
【０１２３】
＜６．画素回路１３１の第３の実施の形態＞
［回路構成］
図９は、画素回路１３１の第３の実施の形態である画素回路１３１Ｃの構成例を示している。
【０１２４】
発光素子１５５を流れる電流Ｉｌｅｄは、駆動トランジスタＤｒｖのドレイン電流Ｉｄｓ（ｄｒｖ）とほぼ等しくなるが、ドレイン電流Ｉｄｓ（ｄｒｖ）は、次式（４）乃至（６）により求められる。
【０１２５】
Ｉｄｓ（Ｄｒｖ）＝ｋ・μ（Ｄｒｖ）・（Ｖｇｓ（Ｄｒｖ）−Ｖｔｈ（Ｄｒｖ））２
・・・（４）
ｋ＝（１／２）・（Ｗ／Ｌ）・Ｃｏｘ  ・・・（５）
Ｃｏｘ＝ゲート絶縁層の比誘電率×真空の誘電率／ゲート絶縁層の厚さ  ・・・（６）
【０１２６】
なお、式（４）のμ（Ｄｒｖ）は駆動トランジスタＤｒｖの移動度を示している。また、式（５）のＷは駆動トランジスタＤｒｖのチャネル幅、Ｌは駆動トランジスタＤｒｖのチャネル長を示している。
【０１２７】
一方、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）は、素子ごとにバラツキが生じる。そして、式（４）に示されるように、駆動トランジスタＤｒｖのドレイン電流Ｉｄｓ（ｄｒｖ）は閾値電圧Ｖｔｈ（Ｄｒｖ）に依存するため、閾値電圧Ｖｔｈ（Ｄｒｖ）のバラツキにより、発光素子１５５を流れる電流Ｉｌｅｄにバラツキが生じる。その結果、画素間の輝度特性がばらつき、画質の劣化の要因となる。
【０１２８】
これに対して、画素回路１３１Ｃは、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）のバラツキを補正し、発光素子１５５を流れる電流Ｉｌｅｄの画素間のバラツキを解消するようにしたものである。
【０１２９】
画素回路１３１Ｃは、図５の画素回路１３１Ａと比較して、定電流駆動回路１５１Ａ、信号入力回路１５３Ａ、および、切り換え回路１５４Ａの代わりに、定電流駆動回路１５１Ｃ、信号入力回路１５３Ｃ、および、切り換え回路１５４Ｃが設けられている点が異なる。また、容量部Ｃｓｕｂが追加されている点が異なる。
【０１３０】
そのうち、信号入力回路１５３Ｃおよび切り換え回路１５４Ｃは、画素回路１３１Ａの信号入力回路１５３Ａおよび切り換え回路１５４Ａと同様の構成を有している。
【０１３１】
定電流駆動回路１５１Ｃは、Ｎチャネル型の電源制御トランジスタＴｄｓ、Ｎチャネル型の駆動トランジスタＤｒｖ、Ｎチャネル型の書込みトランジスタＴｗｓ１、および、容量部Ｃｓ１を含むように構成される。
【０１３２】
電源制御トランジスタＴｄｓのドレインは、電源制御部１１５に含まれる電源ＶＤＳに接続され、電圧ＶＤＤまたは電圧ＶＳＳが印加される。電源制御トランジスタＴｄｓのゲートには、トランジスタ制御部１１４からゲート信号ＤＳが印加される。電源制御トランジスタＴｄｓのソースは、駆動トランジスタＤｒｖのドレインに接続されている。
【０１３３】
駆動トランジスタＤｒｖのゲートはＡ点に接続され、ソースはＣ点に接続されている。
【０１３４】
書込みトランジスタＴｗｓ１のドレインは、電源制御部１１５に含まれるバイアス電源に接続され、バイアス電圧Ｖｂ（Ｈｉｇｈ）またはＶｂ（Ｌｏｗ）が印加される。書込みトランジスタＴｗｓ１のゲートには、トランジスタ制御部１１４からゲート信号ＷＳ１が印加される。書込みトランジスタＴｗｓ１のソースは、Ａ点に接続されている。
【０１３５】
容量部Ｃｓ１は、Ａ点とＣ点の間に接続されている。
【０１３６】
発光素子１５５のアノードは、Ｃ点に接続されている。発光素子１５５のカソードには、電源制御部１１５から電圧Ｖｃａｔｈが印加される。
【０１３７】
容量部Ｃｓｕｂは、発光素子１５５のアノードとカソードの間に接続されている。
【０１３８】
以上により、画素回路１３１Ｃは、５つのトランジスタと３つの容量部を含むように構成される。
【０１３９】
［駆動方法］
次に、図１０のタイミングチャートを参照して、画素回路１３１Ｃの駆動方法について説明する。
【０１４０】
なお、時刻ｔｃ１の直前の画素回路１３１Ｃの状態は、以下のとおりとなる。
【０１４１】
駆動トランジスタＤｒｖ、電源制御トランジスタＴｄｓはオンされており、電源ＶＤＳの電圧は電圧ＶＳＳに設定されている。従って、Ｃ点の電位は電圧ＶＳＳに設定されている。
【０１４２】
なお、発光素子１５５が発光しないように、電圧ＶＳＳは、次式（７）を満たすように設定される。
【０１４３】
ＶＳＳ＜Ｖｔｈ（ｌｅｄ）＋Ｖｃａｔｈ  ・・・（７）
【０１４４】
スイッチングトランジスタＳＷ、電源制御トランジスタＴｄｓ、および、書込みトランジスタＴｗｓ１,Ｔｗｓ２はオフされている。
【０１４５】
時刻ｔｃ１において、バイアス電圧がＶｂ（Ｌｏｗ）に設定されているときに、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ａ点の電位がバイアス電圧Ｖｂ（Ｌｏｗ）に設定される。
【０１４６】
なお、バイアス電圧Ｖｂ（Ｌｏｗ）は、駆動トランジスタＤｒｖがオフしないように、次式（８）を満たすように設定される。
【０１４７】
Ｖｂ（Ｌｏｗ）＞Ｖｔｈ（Ｄｒｖ）＋ＶＳＳ  ・・・（８）
【０１４８】
また、電源ＶＤＳの電圧が電圧ＶＳＳから電圧ＶＤＤに切り換わる。これにより、Ａ点の電位がバイアス電圧Ｖｂ（Ｌｏｗ）に維持されたまま、Ｃ点の電位が上昇する。そして、Ｃ点の電位が、Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達し、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が閾値電圧Ｖｔｈ（Ｄｒｖ）になった時点で、駆動トランジスタＤｒｖがオフする。
【０１４９】
なお、このとき発光素子１５５が発光しないように、バイアス電圧Ｖｂ（Ｌｏｗ）は、次式（９）を満たすように設定される。
【０１５０】
Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）＜Ｖｔｈ（ｌｅｄ）＋Ｖｃａｔｈ  ・・・（９）
【０１５１】
さらに、ゲート信号ＷＳ２がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ２がオンする。このとき、映像信号ＳＩＧは画素の輝度に応じた信号電圧Ｖｓｉｇに設定されており、Ｂ点の電位が信号電圧Ｖｓｉｇに設定される。
【０１５２】
時刻ｔｃ２において、ゲート信号ＷＳ１,ＷＳ２，ＤＳがＬｏｗレベルに設定され、書込みトランジスタＴｗｓ１,Ｔｗｓ２、電源制御トランジスタＴｄｓがオフする。
【０１５３】
なお、時刻ｔｃ１と時刻ｔｃ２の間の期間は、Ｃ点の電位がＶｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達するのに十分な時間が確保される。
【０１５４】
時刻ｔｃ３において、バイアス電圧がＶｂ（Ｈｉｇｈ）に設定されているときに、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ａ点の電位がバイアス電圧Ｖｂ（Ｈｉｇｈ）に設定される。その結果、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が、次式（１０）に示される値となる。
【０１５５】
Ｖｇｓ（Ｄｒｖ）＝Ｖｂ（Ｈｉｇｈ）−（Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ））
＝Ｖｔｈ（Ｄｒｖ）＋（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ））
・・・（１０）
【０１５６】
すなわち、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が、閾値電圧Ｖｔｈ（Ｄｒｖ）に所定のバイアス電圧（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ））を加算した値に設定される。そして、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が閾値電圧Ｖｔｈ（Ｄｒｖ）を超え、駆動トランジスタＤｒｖがオンする。
【０１５７】
時刻ｔｃ４において、ゲート信号ＷＳ１がＬｏｗレベルに設定され、書込みトランジスタＴｗｓ１がオフする。これにより、駆動トランジスタＤｒｖのゲート（Ａ点）が浮遊状態となる。
【０１５８】
また、ゲート信号ＤＳがＨｉｇｈレベルに設定され、電源制御トランジスタＴｄｓがオンする。これにより、駆動トランジスタＤｒｖがオン状態を維持したまま、駆動トランジスタＤｒｖのドレインに電圧ＶＤＤが印加されるため、Ｃ点の電位が上昇し、Ｖｔｈ（ｌｅｄ）＋Ｖｃａｔｈを超える。
【０１５９】
また、駆動トランジスタＤｒｖのゲート（Ａ点）が浮遊状態なので、容量部Ｃｓ１を介して、所謂ブートストラップ回路と同様の現象によりＡ点の電位が上昇する。その結果、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）は、式（１０）の値を保持する。
【０１６０】
そして、駆動トランジスタＤｒｖを定電流源として、発光素子１５５に電流Ｉｌｅｄが流れ出し、発光素子１５５が発光を開始する。
【０１６１】
なお、このときの駆動トランジスタＤｒｖのドレイン電流Ｉｄｓ（Ｄｒｖ）の値は、上述した式（４）に式（１０）のゲート電圧Ｖｇｓ（Ｄｒｖ）を代入することにより、次式（１１）で表される。
【０１６２】
Ｉｄｓ（Ｄｒｖ）＝ｋ・μ（Ｄｒｖ）・（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ））２
・・・（１１）
【０１６３】
このように、ゲート電圧Ｖｇｓ（Ｄｒｖ）を式（１０）に示される値に設定することにより、式（１１）に示されるように、ドレイン電流Ｉｄｓ（Ｄｒｖ）は、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）に依存しなくなる。
【０１６４】
その結果、発光素子１５５を流れる電流Ｉｌｅｄが、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）によりばらつかなくなり、画素間の輝度特性のバラツキが抑制され、表示装置１０１の画質が向上する。
【０１６５】
また、このとき、容量部Ｃｓ２へのランプ信号Ｒａｍｐの入力が開始され、ランプ信号Ｒａｍｐの電圧の上昇に伴い、容量部Ｃｓ２を介して、Ｂ点の電位が傾斜状に上昇する。
【０１６６】
そして、時刻ｔｃ５において、図６の時刻ｔａ５の場合と同様に、Ｂ点の電位がＶｔｈ（ＳＷ）＋Ｖｓｓを超えたとき、スイッチングトランジスタＳＷがオンし、駆動トランジスタＤｒｖが瞬時にオフする。これにより、発光素子１５５への電流Ｉｌｅｄの供給が瞬時に停止され、発光素子１５５が発光状態から消灯状態に瞬時に移行する。
【０１６７】
＜７．画素回路１３１の第３の実施の形態の第１の変形例＞
［回路構成］
図１１は、図９の画素回路１３１Ｃの第１の変形例である画素回路１３１Ｄの構成例を示している。
【０１６８】
画素回路１３１Ｄは、図９の画素回路１３１Ｃと比較して、定電流駆動回路１５１Ｃの代わりに、定電流駆動回路１５１Ｄが設けられている点が異なる。
【０１６９】
定電流駆動回路１５１Ｄは、図９の定電流駆動回路１５１Ｃに、Ｎチャネル型の初期化トランジスタＴａｚ１を追加した構成を有している。
【０１７０】
初期化トランジスタＴａｚ１のドレインは、電源制御部１１５に含まれる電源ＶＳＳに接続され、固定の電圧ＶＳＳが印加される。初期化トランジスタＴａｚ１のゲートには、トランジスタ制御部１１４からゲート信号ＡＺ１が印加される。初期化トランジスタＴａｚ２のソースはＣ点に接続されている。
【０１７１】
以上により、画素回路１３１Ｄは、６つのトランジスタと３つの容量部を含むように構成される。
【０１７２】
［駆動方法］
次に、図１２のタイミングチャートを参照して、画素回路１３１Ｄの駆動方法について説明する。
【０１７３】
図１２のタイミングチャートを図１０のタイミングチャートと比較して異なっている点は、時刻ｔｄ１乃至ｔｄ３におけるＣ点の電位の設定動作のみである。
【０１７４】
すなわち、画素回路１３１Ｃでは、電源ＶＤＳの電圧およびゲート信号ＤＳを制御することにより、Ｃ点の電位が設定されるのに対して、画素回路１３１Ｄでは、ゲート信号ＤＳおよびゲート信号ＡＺ１を制御することにより、Ｃ点の電位が設定される。
【０１７５】
具体的には、時刻ｔｄ１において、ゲート信号ＡＺ１がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ１がオンする。これにより、Ｃ点の電位が電圧ＶＳＳに設定される。また、Ａ点が浮遊状態なので、Ｃ点の電位が電圧ＶＳＳに設定されることにより、容量部Ｃｓ１を介して、Ａ点の電位も変動する。
【０１７６】
その後、時刻ｔｄ２において、ゲート信号ＡＺ１がＬｏｗレベルに設定され、初期化トランジスタＴａｚ１がオフする。
【０１７７】
また、時刻ｔｄ３において、ゲート信号ＤＳがＨｉｇｈレベルに設定され、電源制御トランジスタＴｄｓがオンする。これにより、図１０の時刻ｔｃ１の場合と同様に、Ａ点の電位がバイアス電圧Ｖｂ（Ｌｏｗ）に維持されたまま、Ｃ点の電位が上昇する。そして、Ｃ点の電位がＶｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達し、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が閾値電圧Ｖｔｈ（Ｄｒｖ）になった時点で、駆動トランジスタＤｒｖがオフする。
【０１７８】
それ以外の動作は、画素回路１３１Ｃの動作と同様である。
【０１７９】
＜８．画素回路１３１の第３の実施の形態の第２の変形例＞
［回路構成］
図１３は、画素回路１３１Ｃの第２の変形例である画素回路１３１Ｅの構成例を示している。
【０１８０】
画素回路１３１Ｅは、図１１の画素回路１３１Ｄと比較して、定電流駆動回路１５１Ｄの代わりに、定電流駆動回路１５１Ｅが設けられている点が異なる。
【０１８１】
定電流駆動回路１５１Ｅは、図１１の定電流駆動回路１５１Ｄに、Ｎチャネル型の初期化トランジスタＴａｚ２を追加した構成を有している。
【０１８２】
初期化トランジスタＴａｚ２のドレインは、電源制御部１１５に含まれるバイアス電源に接続され、固定のバイアス電圧Ｖｂ（Ｌｏｗ）が印加される。初期化トランジスタＴａｚ２のゲートには、トランジスタ制御部１１４からゲート信号ＡＺ２が印加される。初期化トランジスタＴａｚ２のソースはＡ点に接続されている。
【０１８３】
また、書込みトランジスタＴｗｓ１のドレインは、電源制御部１１５に含まれるバイアス電源に接続され、固定のバイアス電圧Ｖｂ（Ｈｉｇｈ）が印加される。
【０１８４】
以上により、画素回路１３１Ｅは、７つのトランジスタと３つの容量部を含むように構成される。
【０１８５】
［駆動方法］
次に、図１４のタイミングチャートを参照して、画素回路１３１Ｅの駆動方法について説明する。
【０１８６】
図１４のタイミングチャートを図１２のタイミングチャートと比較して異なっている点は、時刻ｔｅ１乃至時刻ｔｅ６におけるＡ点の電位の設定動作のみである。
【０１８７】
すなわち、画素回路１３１Ｄでは、バイアス電源の電圧およびゲート信号ＷＳ１を制御することにより、Ａ点の電位が設定されるのに対して、画素回路１３１Ｅでは、ゲート信号ＷＳ１およびゲート信号ＡＺ２を制御することにより、Ａ点の電位が設定される。
【０１８８】
具体的には、時刻ｔｅ１において、ゲート信号ＡＺ２がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ２がオンする。これにより、Ａ点の電位が、バイアス電圧Ｖｂ（Ｌｏｗ）に設定される。
【０１８９】
その後、時刻ｔｅ４において、ゲート信号ＡＺ２がＬｏｗレベルに設定され、初期化トランジスタＴａｚ２がオフする。
【０１９０】
また、時刻ｔｅ５において、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ａ点の電位がバイアス電圧Ｖｂ（Ｈｉｇｈ）に設定される。
【０１９１】
その後、時刻ｔｅ６において、ゲート信号ＷＳ１がＬｏｗレベルに設定され、書込みトランジスタＴｗｓ１がオフする。これにより、駆動トランジスタＤｒｖのゲート（Ａ点）が浮遊状態となる。
【０１９２】
それ以外の動作は、画素回路１３１Ｄの動作と同様である。
【０１９３】
＜９．画素回路１３１の第４の実施の形態＞
［回路構成］
図１５は、画像回路１３１の第４の実施の形態である画素回路１３１Ｆの構成例を示している。
【０１９４】
画素回路１３１Ｆは、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）のバラツキとスイッチングトランジスタＳＷの閾値電圧Ｖｔｈ（ＳＷ）のバラツキの両方を補正できるようにしたものである。
【０１９５】
画素回路１３１Ｆは、図７の画素回路１３１Ｂと図９の画素回路１３１Ｃを組み合わせた構成を有している。
【０１９６】
具体的には、画素回路１３１Ｆは、定電流駆動回路１５１Ｆ、初期化回路１５２Ｆ、信号入力回路１５３Ｆ、切り換え回路１５４Ｆ、発光素子１５５、および、容量部Ｃｓｕｂを含むように構成される。
【０１９７】
そのうち、定電流駆動回路１５１Ｆは、図９の画素回路１３１Ｃの定電流駆動回路１５１Ｃと同様の構成を有している。初期化回路１５２Ｆ、信号入力回路１５３Ｆ、および、切り換え回路１５４Ｆは、図７の画素回路１３１Ｂの初期化回路１５２Ｂ、信号入力回路１５３Ｂ、および、切り換え回路１５４Ｂと同様の構成を有している。
【０１９８】
以上により、画素回路１３１Ｆは、８つのトランジスタと４つの容量部を含むように構成される。
【０１９９】
［駆動方法］
次に、図１６のタイミングチャートを参照して、画素回路１３１Ｆの駆動方法について説明する。
【０２００】
なお、図１６のタイミングチャートは、基本的に図８のタイミングチャートと図１０のタイミングチャートを組み合わせたものである。
【０２０１】
すなわち、時刻ｔｆ１からｔｆ３までの期間において、初期化回路１５２Ｆ、信号入力回路１５３Ｆ、および、切り換え回路１５４Ｆにより、図８の時刻ｔｂ1からｔｂ３までの期間における、図７の初期化回路１５２Ｂ、信号入力回路１５３Ｂ、および、切り換え回路１５４Ｂと同様の動作が行われる。すなわち、スイッチングトランジスタＳＷの閾値電圧Ｖｔｈ（ＳＷ）のバラツキの補正が行われる。
【０２０２】
また、時刻ｔｆ４からｔｆ５までの期間において、定電流駆動回路１５１Ｆにより、図１０の時刻ｔｃ１からｔｃ２までの期間における、図９の定電流駆動回路１５１Ｃと同様の動作が行われる。すなわち、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）のバラツキの補正が行われる。
【０２０３】
そして、時刻ｔｆ６以降において、図１０の時刻ｔｃ３以降と同様の動作が行われる。
【０２０４】
＜１０．画素回路１３１の第４の実施の形態の第１の変形例＞
［回路構成］
図１７は、画素回路１３１Ｆの第１の変形例である画素回路１３１Ｇの構成例を示している。
【０２０５】
画素回路１３１Ｇは、図１５の画素回路１３１Ｆと比較して、定電流駆動回路１５１Ｆの代わりに、定電流駆動回路１５１Ｇが設けられている点が異なる。
【０２０６】
定電流駆動回路１５１Ｇは、図１１の画素回路１３１Ｄの定電流駆動回路１５１Ｄと同様の構成を有している。
【０２０７】
ただし、定電流駆動回路１５１Ｇの各部の符号は、定電流駆動回路１５１Ｄから一部変更されている。具体的には、初期化トランジスタＴａｚ２が初期化トランジスタＴａｚ４に変更され、ゲート信号ＡＺ２がゲート信号ＡＺ３に変更されている。
【０２０８】
以上により、画素回路１３１Ｇは、９つのトランジスタと４つの容量部を含むように構成される。
【０２０９】
［駆動方法］
次に、図１８のタイミングチャートを参照して、画素回路１３１Ｇの駆動方法について説明する。
【０２１０】
図１８のタイミングチャートを図１６のタイミングチャートと比較して異なっている点は、時刻ｔｇ１乃至ｔｇ４におけるＣ点の電位の設定動作のみである。
【０２１１】
すなわち、画素回路１３１Ｆでは、電源ＶＤＳの電圧およびゲート信号ＤＳを制御することにより、Ｃ点の電位が設定されるのに対して、画素回路１３１Ｇでは、ゲート信号ＤＳおよびゲート信号ＡＺ３を制御することにより、Ｃ点の電位が設定される。
【０２１２】
具体的には、時刻ｔｇ１において、ゲート信号ＡＺ３がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ４がオンする。これにより、Ｃ点の電位が電圧ＶＳＳに設定される。また、Ａ点が浮遊状態なので、Ｃ点の電位が電圧ＶＳＳに設定されることにより、容量部Ｃｓ１を介して、Ａ点の電位も変動する。
【０２１３】
その後、時刻ｔｇ２において、ゲート信号ＡＺ３がＬｏｗレベルに設定され、初期化トランジスタＴａｚ４がオフする。
【０２１４】
また、時刻ｔｇ４において、ゲート信号ＤＳがＨｉｇｈレベルに設定され、電源制御トランジスタＴｄｓがオンする。これにより、図１０の時刻ｔｃ１の場合と同様に、Ａ点の電位がバイアス電圧Ｖｂ（Ｌｏｗ）に維持されたまま、Ｃ点の電位が上昇する。そして、Ｃ点の電位が、Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達し、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が閾値電圧Ｖｔｈ（Ｄｒｖ）になった時点で、駆動トランジスタＤｒｖがオフする。
【０２１５】
それ以外の動作は、画素回路１３１Ｆの動作と同様である。
【０２１６】
＜１１．画素回路１３１の第４の実施の形態の第２の変形例＞
［回路構成］
図１９は、画素回路１３１Ｆの第２の変形例である画素回路１３１Ｈの構成例を示している。
【０２１７】
画素回路１３１Ｈは、図１７の画素回路１３１Ｇと比較して、定電流駆動回路１５１Ｇの代わりに、定電流駆動回路１５１Ｈが設けられている点が異なる。
【０２１８】
定電流駆動回路１５１Ｈは、図１３の画素回路１３１Ｅの定電流駆動回路１５１Ｅと同様の構成を有している。
【０２１９】
ただし、定電流駆動回路１５１Ｈの各部の符号は、定電流駆動回路１５１Ｅから一部変更されている。具体的には、初期化トランジスタＴａｚ１，Ｔａｚ２が初期化トランジスタＴａｚ４，Ｔａｚ５に変更され、ゲート信号ＡＺ１，ＡＺ２がゲート信号ＡＺ３，ＡＺ４に変更されている。
【０２２０】
以上により、画素回路１３１Ｆは、１０のトランジスタと４つの容量部を含むように構成される。
【０２２１】
［駆動方法］
次に、図２０のタイミングチャートを参照して、画素回路１３１Ｈの駆動方法について説明する。
【０２２２】
図２０のタイミングチャートを図１８のタイミングチャートと比較して異なっている点は、時刻ｔｈ１乃至時刻ｔｈ７におけるＡ点の電位の設定動作のみである。
【０２２３】
すなわち、画素回路１３１Ｇでは、バイアス電源の電圧、ゲート信号ＷＳ１、および、ゲート信号ＡＺ１を制御することにより、Ａ点の電位が設定されるのに対して、画素回路１３１Ｈでは、ゲート信号ＷＳ１、ゲート信号ＡＺ１、および、ゲート信号ＡＺ４を制御することにより、Ａ点の電位が設定される。
【０２２４】
具体的には、時刻ｔｈ１において、ゲート信号ＡＺ１がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ１がオンする。これにより、Ａ点の電位が、リセット電圧Ｖｒｅｓｅｔに設定される。
【０２２５】
その後、時刻ｔｈ２において、ゲート信号ＡＺ１がＬｏｗレベルに設定され、初期化トランジスタＴａｚ１がオフする。
【０２２６】
また、時刻ｔｈ３において、ゲート信号ＡＺ４がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ５がオンする。これにより、Ａ点の電位が、バイアス電圧Ｖｂ（Ｌｏｗ）に設定される。
【０２２７】
その後、時刻ｔｈ７において、ゲート信号ＡＺ４がＬｏｗレベルに設定され、初期化トランジスタＴａｚ５がオフする。
【０２２８】
さらに、時刻ｔｈ８において、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ａ点の電位がバイアス電圧Ｖｂ（Ｈｉｇｈ）に設定される。
【０２２９】
その後、時刻ｔｈ９において、ゲート信号ＷＳ１がＬｏｗレベルに設定され、書込みトランジスタＴｗｓ１がオフする。これにより、駆動トランジスタＤｒｖのゲート（Ａ点）が浮遊状態となる。
【０２３０】
それ以外の動作は、画素回路１３１Ｇの動作と同様である。
【０２３１】
＜１２．駆動回路の第５の実施の形態＞
［回路構成］
図２１は、画素回路１３１の第５の実施の形態である画素回路１３１Ｉの構成例を示している。
【０２３２】
上述した式（４）によれば、駆動トランジスタＤｒｖのドレイン電流Ｉｄｓ（Ｄｒｖ）は、閾値電圧Ｖｔｈ（Ｄｒｖ）だけでなく、移動度μ（Ｄｒｖ）にも依存する。
【０２３３】
一方、駆動トランジスタＤｒｖの移動度μ（Ｄｒｖ）は、素子ごとにバラツキが生じる。この移動度μ（Ｄｒｖ）のバラツキにより、発光素子１５５を流れる電流Ｉｌｅｄにバラツキが生じる。その結果、画素間の輝度特性がばらつき、画質の劣化の要因となる。
【０２３４】
これに対して、画素回路１３１Ｉは、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）のバラツキに加えて、移動度μ（Ｄｒｖ）のバラツキも補正できるようにしたものである。
【０２３５】
画素回路１３１Ｉは、図９の画素回路１３１Ｃと比較して、定電流駆動回路１５１Ｃ、信号入力回路１５３Ｃ、および、切り換え回路１５４Ｃの代わりに、定電流駆動回路１５１Ｉ、信号入力回路１５３Ｉ、および、切り換え回路１５４Ｉが設けられている点が異なる。
【０２３６】
そのうち、信号入力回路１５３Ｉおよび切り換え回路１５４Ｉは、画素回路１３１Ｃの信号入力回路１５３Ｃおよび切り換え回路１５４Ｃと同様の構成を有している。
【０２３７】
定電流駆動回路１５１Ｉは、Ｎチャネル型の駆動トランジスタＤｒｖ、Ｎチャネル型の書込みトランジスタＴｗｓ１、および、容量部Ｃｓ１を含むように構成される。
【０２３８】
駆動トランジスタＤｒｖのドレインは、電源制御部１１５に含まれる電源ＶＤＳに接続され、電圧ＶＤＤまたは電圧ＶＳＳが印加される。駆動トランジスタＤｒｖのゲートはＡ点に接続され、ソースはＣ点に接続されている。
【０２３９】
書込みトランジスタＴｗｓ１のドレインは、電源制御部１１５に含まれるバイアス電源に接続され、バイアス電圧Ｖｂ（Ｈｉｇｈ）またはＶｂ（Ｌｏｗ）が印加される。書込みトランジスタＴｗｓ１のゲートには、トランジスタ制御部１１４からゲート信号ＷＳ１が印加される。書込みトランジスタＴｗｓ１のソースは、Ａ点に接続されている。
【０２４０】
容量部Ｃｓ１は、Ａ点とＣ点の間に接続されている。
【０２４１】
以上により、画素回路１３１Ｉは、４つのトランジスタと３つの容量部を含むように構成される。
【０２４２】
［駆動方法］
次に、図２２のタイミングチャートを参照して、画素回路１３１Ｉの駆動方法について説明する。
【０２４３】
なお、時刻ｔｉ１の直前の画素回路１３１Ｉの状態は、以下のとおりである。
【０２４４】
駆動トランジスタＤｒｖはオンされており、電源ＶＤＳの電圧は電圧ＶＳＳに設定されている。従って、Ｃ点の電位は電圧ＶＳＳに設定されている。
【０２４５】
なお、発光素子１５５が発光しないように、電圧ＶＳＳは、上述した式（７）を満たすように設定される。
【０２４６】
スイッチングトランジスタＳＷ、および、書込みトランジスタＴｗｓ１,Ｔｗｓ２はオフされている。
【０２４７】
時刻ｔｉ１において、バイアス電圧がＶｂ（Ｌｏｗ）に設定されているときに、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ａ点の電位が、バイアス電圧Ｖｂ（Ｌｏｗ）に設定される。
【０２４８】
なお、バイアス電圧Ｖｂ（Ｌｏｗ）は、駆動トランジスタＤｒｖがオフしないように、上述した式（８）を満たすように設定される。
【０２４９】
また、電源ＶＤＳの電圧が電圧ＶＳＳから電圧ＶＤＤに切り換わる。これにより、Ａ点の電位がバイアス電圧Ｖｂ（Ｌｏｗ）に維持されたまま、Ｃ点の電位が上昇する。そして、Ｃ点の電位が、Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達し、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が閾値電圧Ｖｔｈ（Ｄｒｖ）になった時点で、駆動トランジスタＤｒｖがオフする。
【０２５０】
なお、この時点で発光素子１５５が発光しないように、バイアス電圧Ｖｂ（Ｌｏｗ）は、上述した式（９）を満たすように設定される。
【０２５１】
さらに、ゲート信号ＷＳ２がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ２がオンする。このとき、映像信号ＳＩＧは画素の輝度に応じた信号電圧Ｖｓｉｇに設定されており、Ｂ点の電位が信号電圧Ｖｓｉｇに設定される。
【０２５２】
時刻ｔｉ２において、ゲート信号ＷＳ１,ＷＳ２がＬｏｗに設定され、書込みトランジスタＴｗｓ１,Ｔｗｓ２がオフする。
【０２５３】
なお、時刻ｔｉ１と時刻ｔｉ２の間の時間は、Ｃ点の電位がＶｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達するのに十分な時間が確保される。
【０２５４】
時刻ｔｉ３において、バイアス電圧がＶｂ（Ｈｉｇｈ）に設定されているときに、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ａ点の電位がバイアス電圧Ｖｂ（Ｈｉｇｈ）に設定される。その結果、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が、閾値電圧Ｖｔｈ（Ｄｒｖ）を超え、駆動トランジスタＤｒｖがオンする。
【０２５５】
そして、時刻ｔｉ３から所定の時間Δｔが経過したときに、Ｃ点の電位がＶｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）＋ΔＶまで上昇する。この電圧補正値ΔＶは、駆動トランジスタＤｒｖの移動度μ（Ｄｒｖ）に依存する。すなわち、移動度μ（Ｄｒｖ）が大きいほど、電圧補正値ΔＶは大きくなり、移動度μ（Ｄｒｖ）が小さいほど、電圧補正値ΔＶは小さくなる。
【０２５６】
そして、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）は、次式（１２）となる。
【０２５７】
Ｖｇｓ（Ｄｒｖ）＝Ｖｂ（Ｈｉｇｈ）−（Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）＋ΔＶ）
＝Ｖｔｈ（Ｄｒｖ）＋（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ）−ΔＶ）
・・・（１２）
【０２５８】
すなわち、ゲート電圧Ｖｇｓ（Ｄｒｖ）は、閾値電圧Ｖｔｈ（Ｄｒｖ）に所定のバイアス電圧（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ））を加算した値から、さらに電圧補正値ΔＶを引いた値に設定される。
【０２５９】
なお、このとき、次式（１３）を満たすように時間Δｔを設定することにより、発光素子１５５は、非発光状態を維持する。
【０２６０】
Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）＋ΔＶ＜Ｖｔｈ（ｌｅｄ）＋Ｖｃａｔｈ
・・・（１３）
【０２６１】
そして、時刻ｔｉ３から所定の時間Δｔが経過した時刻ｔｉ４において、ゲート信号ＷＳ１がＬｏｗレベルに設定される。これにより、書込みトランジスタＴｗｓ１がオフし、駆動トランジスタＤｒｖのゲート（Ａ点）が浮遊状態となる。
【０２６２】
一方、駆動トランジスタＤｒｖはオン状態を維持し、駆動トランジスタＤｒｖのドレインに電圧ＶＤＤが印加されているため、Ｃ点の電位が上昇し、Ｖｔｈ（ｌｅｄ）＋Ｖｃａｔｈを超える。
【０２６３】
また、駆動トランジスタＤｒｖのゲート（Ａ点）が浮遊状態なので、容量部Ｃｓ１を介して、所謂ブートストラップ回路と同様の現象によりＡ点の電位が上昇する。その結果、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）は、式（１２）の値を保持する。
【０２６４】
なお、このときの駆動トランジスタＤｒｖのドレイン電流Ｉｄｓ（Ｄｒｖ）の値は、上述した式（４）に式（１２）のゲート電圧Ｖｇｓ（Ｄｒｖ）を代入することにより、次式（１４）で表される。
【０２６５】
Ｉｄｓ（Ｄｒｖ）＝ｋ・μ（Ｄｒｖ）・（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ）−ΔＶ）２
・・・（１４）
【０２６６】
このように、ゲート電圧Ｖｇｓ（Ｄｒｖ）を式（１２）に示される値に設定することにより、式（１４）に示されるように、ドレイン電流Ｉｄｓ（Ｄｒｖ）は、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）に依存しなくなる。
【０２６７】
また、上述したように、移動度μ（Ｄｒｖ）が大きくなるほど、電圧補正値ΔＶが大きくなるので、その分ドレイン電流Ｉｄｓ（Ｄｒｖ）が小さくなる。逆に、移動度μ（Ｄｒｖ）が小さくなるほど、電圧補正値ΔＶが小さくなるので、その分ドレイン電流Ｉｄｓ（Ｄｒｖ）が大きくなる。従って、電圧補正値ΔＶにより移動度μ（Ｄｒｖ）のバラツキが相殺され、ドレイン電流Ｉｄｓ（Ｄｒｖ）は、移動度μ（Ｄｒｖ）にほぼ依存しなくなる。
【０２６８】
その結果、発光素子１５５を流れる電流Ｉｌｅｄが、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）および移動度μ（Ｄｒｖ）によりばらつかなくなり、画素間の輝度特性のバラツキが抑制され、表示装置１０１の画質が向上する。
【０２６９】
また、このとき、容量部Ｃｓ２へのランプ信号Ｒａｍｐの入力が開始され、ランプ信号Ｒａｍｐの電圧の上昇に伴い、容量部Ｃｓ２を介して、Ｂ点の電位が傾斜状に上昇する。
【０２７０】
そして、時刻ｔｉ５において、図６の時刻ｔａ５の場合と同様に、Ｂ点の電位がＶｔｈ（ＳＷ）＋Ｖｓｓを超えたとき、スイッチングトランジスタＳＷがオンし、駆動トランジスタＤｒｖが瞬時にオフする。これにより、発光素子１５５への電流Ｉｌｅｄの供給が瞬時に停止され、発光素子１５５が発光状態から消灯状態に瞬時に移行する。
【０２７１】
＜１３．駆動回路の第６の実施の形態＞
［回路構成］
図２３は、画素回路１３１の第６の実施の形態である画素回路１３１Ｊの構成例を示している。
【０２７２】
画素回路１３１Ｊは、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）および移動度μ（Ｄｒｖ）のバラツキ、並びに、スイッチングトランジスタＳＷの閾値電圧Ｖｔｈ（ＳＷ）のバラツキを補正できるようにしたものである。
【０２７３】
画素回路１３１Ｊは、図７の画素回路１３１Ｂと図２１の画素回路１３１Ｉを組み合わせた構成を有している。
【０２７４】
具体的には、画素回路１３１Ｊは、定電流駆動回路１５１Ｊ、初期化回路１５２Ｊ、信号入力回路１５３Ｊ、切り換え回路１５４Ｊ、発光素子１５５、および、容量部Ｃｓｕｂを含むように構成される。
【０２７５】
そのうち、定電流駆動回路１５１Ｊは、図２１の画素回路１３１Ｉの定電流駆動回路１５１Ｉと同様の構成を有している。初期化回路１５２Ｊ、信号入力回路１５３Ｊ、および、切り換え回路１５４Ｊは、図７の画素回路１３１Ｂの初期化回路１５２Ｂ、信号入力回路１５３Ｂ、および、切り換え回路１５４Ｂと同様の構成を有している。
【０２７６】
以上により、画素回路１３１Ｊは、７つのトランジスタと４つの容量部を含むように構成される。
【０２７７】
［駆動方法］
次に、図２４のタイミングチャートを参照して、画素回路１３１Ｊの駆動方法について説明する。
【０２７８】
なお、図２４のタイミングチャートは、基本的に図８のタイミングチャートと図２２のタイミングチャートを組み合わせたものである。
【０２７９】
すなわち、時刻ｔｊ１からｔｊ３までの期間において、初期化回路１５２Ｊ、信号入力回路１５３Ｊ、および、切り換え回路１５４Ｊにより、図８の時刻ｔｂ1からｔｂ３までの期間における、図７の初期化回路１５２Ｂ、信号入力回路１５３Ｂ、および、切り換え回路１５４Ｂと同様の動作が行われる。すなわち、スイッチングトランジスタＳＷの閾値電圧Ｖｔｈ（ＳＷ）のバラツキの補正が行われる。
【０２８０】
また、時刻ｔｊ４からｔｊ７までの期間において、定電流駆動回路１５１Ｊにより、図２２の時刻ｔｉ１からｔｉ４までの期間における、図２１の定電流駆動回路１５１Ｉと同様の動作が行われる。すなわち、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）および移動度μ（Ｄｒｖ）のバラツキの補正が行われる。
【０２８１】
そして、時刻ｔｊ８において、図６の時刻ｔａ５の場合と同様に、Ｂ点の電位がＶｔｈ（ＳＷ）＋Ｖｓｓを超えたとき、スイッチングトランジスタＳＷがオンし、駆動トランジスタＤｒｖが瞬時にオフする。これにより、発光素子１５５への電流Ｉｌｅｄの供給が瞬時に停止され、発光素子１５５が発光状態から消灯状態に瞬時に移行する。
【０２８２】
＜１４．本技術を適用した製品例（電子機器）＞
本技術を適用した表示装置１０１は、各種の電子機器に実装することが可能である。
【０２８３】
図２５に、電子機器２０１の概念構成例を示す。電子機器２０１は、前述した表示装置１０１、システム制御部２１１、および、操作入力部２１２で構成される。システム制御部２１１で実行される処理内容は、電子機器２０１の商品形態により異なる。また、操作入力部２１２は、システム制御部２１１に対する操作入力を受け付けるデバイスである。操作入力部２１２には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
【０２８４】
なお、電子機器２０１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
【０２８５】
図２６に、電子機器２０１がテレビジョン受像機の場合の外観例を示す。
【０２８６】
テレビジョン受像機２２１の筐体正面には、フロントパネル２３１およびフィルターガラス２３２等で構成される表示画面２３３が配置される。表示画面２３３の部分が表示装置１０１に対応する。
【０２８７】
また、この種の電子機器２０１には、例えばデジタルカメラが想定される。図２７に、デジタルカメラ２４１の外観例を示す。図２７（Ａ）が正面側（被写体側）の外観例であり、図２７（Ｂ）が背面側（撮影者側）の外観例である。
【０２８８】
デジタルカメラ２４１は、保護カバー２５１、撮像レンズ部２５２、表示画面２５３、コントロールスイッチ２５４、および、シャッターボタン２５５などで構成される。このうち、表示画面２５３の部分が表示装置１０１に対応する。
【０２８９】
また、この種の電子機器２０１には、例えばビデオカメラが想定される。図２８に、ビデオカメラ２６１の外観例を示す。
【０２９０】
ビデオカメラ２６１は、本体２７１、本体２７１の前方に設けられている被写体を撮像する撮像レンズ２７２、撮影のスタート／ストップスイッチ２７３、および、表示画面２７４などで構成される。このうち、表示画面２７４の部分が表示装置１０１に対応する。
【０２９１】
また、この種の電子機器２０１には、例えば携帯端末装置が想定される。図２９に、携帯端末装置としての携帯電話機２８１の外観例を示す。図２９に示す携帯電話機２８１は折りたたみ式であり、図２９（Ａ）が筐体を開いた状態の外観例であり、図２９（Ｂ）が筐体を折りたたんだ状態の外観例である。
【０２９２】
携帯電話機２８１は、上側筐体２９１、下側筐体２９２、連結部（この例ではヒンジ部）２９３、表示画面２９４、補助表示画面２９５、ピクチャーライト２９６及び撮像レンズ２９７などで構成される。このうち、表示画面２９４及び補助表示画面２９５の部分が表示装置１０１に対応する。
【０２９３】
また、この種の電子機器２０１には、例えばコンピュータが想定される。図３０に、ノート型コンピュータ３０１の外観例を示す。
【０２９４】
ノート型コンピュータ３０１は、下側筐体３１１、上側筐体３１２、キーボード３１３及び表示画面３１４で構成される。このうち、表示画面３１４の部分が表示装置１０１に対応する。
【０２９５】
これらの他、電子機器２０１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０２９６】
＜１５．変形例＞
以下、本技術の実施の形態の変形例について説明する。
【０２９７】
画素回路１３１を構成するトランジスタの構造（Pチャネル型とNチャネル型）は、上述した例に限定されるものではなく、適宜置き換えることが可能である。また、トランジスタの構造を置き換えた場合、必要に応じて、電源（バイアス電圧等）や制御信号（ゲート信号等）の極性を変更したり、ランプ信号Ｒａｍｐを傾斜状に減少する波形にしたりするなどの変更が加えられる。
【０２９８】
また、以上の説明では、スイッチングトランジスタＳＷのソースと、発光素子１５５のカソードの電位を異なる値に設定する例を示したが、同じ電位に設定するようにしてもよい。
【０２９９】
さらに、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０３００】
例えば、本技術は以下のような構成も取ることができる。
【０３０１】
（１）
発光素子と、
前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフする切り換え回路と
を含む画素回路。
（２）
前記第２のトランジスタのゲートに、画素の輝度に対応した初期電圧から所定の傾きで増加または減少するランプ信号を入力する信号入力回路を
さらに含む前記（１）に記載の画素回路。
（３）
前記信号入力回路は、前記第２のトランジスタの閾値電圧を基準にして前記初期電圧を設定する
前記（２）に記載の画素回路。
（４）
前記信号入力回路は、前記第２のトランジスタのゲート電圧が閾値電圧に設定された状態のときに、前記画素の輝度に対応した電圧を前記第２のトランジスタのゲートに容量部を介して印加することにより前記初期電圧を設定する
前記（３）に記載の画素回路。
（５）
前記定電流駆動回路は、前記第１のトランジスタの閾値電圧に所定のバイアス電圧を加算した第１の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する
前記（１）乃至（４）のいずれかに記載の画素回路。
（６）
前記定電流駆動回路は、前記第１の値からさらに前記第１のトランジスタの移動度に応じた電圧を引いた第２の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する
前記（５）に記載の画素回路。
（７）
定電流源としての第１のトランジスタを含む定電流駆動回路から発光素子に所定の電流を供給し、前記発光素子を発光させ、
前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフする
ステップを含む画素回路の駆動方法。
（８）
発光素子と、
前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフする切り換え回路と
を含む画素回路がマトリクス状に配置された画素アレイと、
前記画素回路の駆動を制御する駆動制御部と
を含む表示装置。
（９）
発光素子と、
前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
前記第１のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第２のトランジスタを含み、前記第１のトランジスタのゲートを前記第２のトランジスタを介して前記電位に接続することにより、前記第１のトランジスタをオフする切り換え回路と
を含む画素回路がマトリクス状に配置された画素アレイと、
前記画素回路の駆動を制御する駆動制御部と
を含む電子機器。
【符号の説明】
【０３０２】
１０１  表示装置，  １１１  画素アレイ，  １１２  映像信号供給部，  １１３  走査制御部，  １１４  トランジスタ制御部，  １１５  電源制御部，  １２１（１，１）乃至１２１（ｍ，ｎ）  画素ユニット，  １３１ｒ（１，１）乃至１３１ｂ（ｍ，ｎ），１３１Ａ乃至１３１Ｊ  画素回路，  １５１，１５１Ａ乃至１５１Ｊ  定電流駆動回路，  １５２，１５２Ｂ乃至１５２Ｊ  初期化回路，  １５３，１５３Ａ乃至１５３Ｊ  信号入力回路，  １５４，１５４Ａ乃至１５４Ｊ  切り換え回路，  １５５  発光素子，  ２０１  電子機器，  ２２１  テレビジョン受像機，  ２４１  デジタルカメラ，  ２６１  ビデオカメラ，  ２８１  携帯電話機，  ３０１  ノート型コンピュータ，  ＳＷ  スイッチングトランジスタ，  Ｄｒｖ  駆動トランジスタ，  Ｔａｚ，Ｔａｚ１乃至Ｔａｚ５  初期化トランジスタ，  Ｔｗｓ，Ｔｗｓ１，Ｔｗｓ２  書込みトランジスタ，  Ｔｄｓ  電源制御トランジスタ，  Ｃｓ，Ｃｓ１乃至Ｃｓ３，Ｃｓｕｂ  容量部
【図１】
2013076812.tif 000003
【図２】
2013076812.tif 000004
【図３】
2013076812.tif 000005
【図４】
2013076812.tif 000006
【図５】
2013076812.tif 000007
【図６】
2013076812.tif 000008
【図７】
2013076812.tif 000009
【図８】
2013076812.tif 000010
【図９】
2013076812.tif 000011
【図１０】
2013076812.tif 000012
【図１１】
2013076812.tif 000013
【図１２】
2013076812.tif 000014
【図１３】
2013076812.tif 000015
【図１４】
2013076812.tif 000016
【図１５】
2013076812.tif 000017
【図１６】
2013076812.tif 000018
【図１７】
2013076812.tif 000019
【図１８】
2013076812.tif 000020
【図１９】
2013076812.tif 000021
【図２０】
2013076812.tif 000022
【図２１】
2013076812.tif 000023
【図２２】
2013076812.tif 000024
【図２３】
2013076812.tif 000025
【図２４】
2013076812.tif 000026
【図２５】
2013076812.tif 000027
【図２６】
2013076812.tif 000028
【図２７】
2013076812.tif 000029
【図２８】
2013076812.tif 000030
【図２９】
2013076812.tif 000031
【図３０】
2013076812.tif 000032