(57)【要約】【課題】生産性が高く、信頼性に優れた半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、半導体層の上に、前記半導体層に添加される不純物元素を有する被膜を形成する工程と、第１希ガス原子を含むプラズマ状態の第１ガスと、前記第１希ガス原子よりも原子質量が小さい第２希ガス原子もしくは水素（Ｈ）を含むプラズマ状態の第２ガスと、を前記被膜に向かって照射する工程と、を備える。【選択図】図２
2013026345.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の上に、前記半導体層に添加される不純物元素を有する被膜を形成する工程と、
第１希ガス原子を含むプラズマ状態の第１ガスと、前記第１希ガス原子よりも原子質量が小さい第２希ガス原子もしくは水素（Ｈ）を含むプラズマ状態の第２ガスと、を前記被膜に向かって照射する工程と、
プラズマ状態の前記第１ガス及びプラズマ状態の前記第２ガスを照射した後、前記半導体層を加熱する工程と、
を備え、
前記第１希ガス原子は、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、及びキセノン（Ｘｅ）よりなる群から選択されるいずれかであり、
前記第２希ガス原子は、前記第１希ガス原子よりも原子質量が小さく、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、及びクリプトン（Ｋｒ）よりなる群から選択されるいずれかであり、
プラズマ状態の前記第１ガス及びプラズマ状態の前記第２ガスを前記被膜に照射する際に、プラズマ状態の前記第１ガス及びプラズマ状態の前記第２ガスのプラズマ電位に対して負となる電位を前記半導体層に印加し、
前記第１希ガス原子よりも前記第２希ガス原子もしくは前記水素の方を前記半導体層により深く導入することを特徴とする半導体装置の製造方法。
【請求項２】
半導体層の上に、前記半導体層に添加される不純物元素を有する被膜を形成する工程と、
第１希ガス原子を含むプラズマ状態の第１ガスと、前記第１希ガス原子よりも原子質量が小さい第２希ガス原子もしくは水素（Ｈ）を含むプラズマ状態の第２ガスと、を前記被膜に向かって照射する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記第１希ガス原子よりも前記第２希ガス原子もしくは前記水素の方を前記半導体層により深く導入することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記第１希ガス原子は、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、及びキセノン（Ｘｅ）よりなる群から選択されるいずれかであることを特徴とする請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記第２希ガス原子は、前記第１希ガス原子よりも原子質量が小さく、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、及びクリプトン（Ｋｒ）よりなる群から選択されるいずれかであることを特徴とする請求項２〜４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記第１希ガスガス原子／前記第２希ガス原子の組み合わせは、Ｎｅ／Ｈｅ、Ａｒ／Ｈｅ、Ａｒ／Ｎｅ、Ｋｒ／Ｈｅ、Ｋｒ／Ｈｅ、Ｋｒ／Ａｒ、Ｘｅ／Ｈｅ、Ｘｅ／Ｎｅ、Ｘｅ／Ａｒ、Ｘｅ／Ｋｒのいずれかであることを特徴とする請求項２〜５のいずれか１つに記載の半導体装置の製造方法。
【請求項７】
プラズマ状態の前記第１ガス及びプラズマ状態の前記第２ガスを前記被膜に照射する際に、プラズマ状態の前記第１ガス及びプラズマ状態の前記第２ガスのプラズマ電位に対して負となる電位を前記半導体層に印加することを特徴とする請求項２〜６のいずれか１つに記載の半導体装置の製造方法。
【請求項８】
プラズマ状態の前記第１ガス及びプラズマ状態の前記第２ガスを照射した後、前記半導体層を加熱することを特徴とする請求項２〜７のいずれか１つに記載の半導体装置の製造方法。
【請求項９】
第１導電形の半導体層の表面に、第２導電形のベース領域を選択的に形成する工程と、
前記ベース領域の上に、ゲート絶縁膜を介してゲート電極を選択的に形成する工程と、
前記ゲート電極の両側のベース領域の上に、第１導電形の不純物元素を有する第１被膜を形成する工程と、
第１希ガス原子を含むプラズマ状態の第１ガスと、前記第１希ガス原子よりも原子質量が小さい第２希ガス原子もしくは水素（Ｈ）を含むプラズマ状態の第２ガスと、を前記被膜に向かって照射する工程と、
前記半導体層を加熱し、前記ゲート電極の両側の前記ベース領域の表面に、第１導電形のエクステンション領域を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項１０】
前記エクステンション領域を形成した後、
前記ゲート電極の両側の前記ベース領域の上に、第１導電形の不純物元素を有する第２被膜を形成する工程と、
プラズマ状態の前記第１ガス及びプラズマ状態の前記第２ガスを前記第２被膜に向かって照射する工程と、
前記半導体層を加熱し、前記ゲート電極の両側の一方の側の前記ベース領域の表面に、ソース領域を形成するとともに、前記ゲート電極の両側の他方の側の前記ベース領域の表面に、ドレイン領域を形成する工程と、
を、さらに備えたことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
第１ガスは、第１希ガス原子を含み、第２ガスは、前記第１希ガス原子よりも原子質量が小さい第２希ガス原子もしくは水素（Ｈ）を含み、
半導体層の上に、前記半導体層に添加される不純物元素を有する被膜を形成する工程と、
プラズマ状態の前記第１ガスを前記被膜に照射する工程またはプラズマ状態の前記第２ガスを前記半導体層に照射する工程の２つの工程のいずれか一方の工程を実施した後、他方の工程を実施する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項１２】
前記被膜を形成する前に、前記半導体層の上にレジストパターンを形成し、
前記レジストパターンから露出された前記半導体層の表面に、前記被膜を形成することを特徴とする請求項１〜１１のいずれか１つに記載の半導体装置の製造方法。
【請求項１３】
前記レジストパターンを除去した後、前記半導体層を加熱することを特徴とする請求項１２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタを製造する製造工程では、一般的に、複数の工程でビームライン式のイオン注入が実施される。この種のイオン注入工程では、所望の不純物イオン（ドーパントイオン）が質量分析器によって選択されて、その不純物イオンが加速されて半導体層に注入される。但し、この種のイオン注入では、不純物イオンを低加速で注入すると、ビーム輸送効率が低下する場合がある。このため、半導体装置の生産性が低下する場合がある。また、最近では、半導体デバイスの高性能化、高集積化のために、素子を立体的に構成する、いわゆる３次元プロセスが検討されている。しかし、この種のイオン注入では、壁部に対する不純物イオンの注入効率が平面部に対する不純物イオンの注入効率に比べ劣り、３次元プロセスには適していないとも言われている。
【０００３】
これに対し、プラズマドーピングと呼ばれる方法が注目されている。この方法では、所望の不純物元素（ドーパント元素）を有するガスをプラズマ励起し、プラズマ中に発生した不純物イオンを半導体層に対し注入する。この方法は、ビームライン式でないために、低加速でのイオン注入、及び３次元プロセスに対して有利である。不純物元素を有するガスをプラズマ状態にする励起ガスとしては、比較的原子質量が大きい希ガス（Ａｒ、Ｋｒ、Ｘｅなど）が用いられる。そして、不純物イオンが半導体層に注入されるのと同時に、半導体層の表面には励起ガスが注入される。励起ガスの注入により、半導体層の表面がアモルファス層に転移する。
【０００４】
しかしながら、励起ガスの運動エネルギーが同じであれば、希ガスの原子質量が大きくなるほど半導体層に対して浅く注入される。すなわち、希ガス原子質量が大きくなるほどアモルファス層の厚さが薄くなる。これにより、アモルファス層の深さより深い位置に、多量の不純物イオンが注入される場合がある。この場合、低温アニールでアモルファス層の固相エピタキシャル成長を図ると、アニール温度が低いために、アモルファス層から下方に注入された不純物イオンを活性化することが難しくなる。一方、高温アニールを図ると、アニール温度が高すぎるために、不純物イオンが半導体層内で拡散し過ぎ、所望の不純物濃度プロファイルを得ることが難しくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００５−５３５１３１号公報
【特許文献２】特開平５−３６６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、生産性が高く、信頼性に優れた半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置の製造方法は、半導体層の上に、前記半導体層に添加される不純物元素を有する被膜を形成する工程と、第１希ガス原子を含むプラズマ状態の第１ガスと、前記第１希ガス原子よりも原子質量が小さい第２希ガス原子もしくは水素（Ｈ）を含むプラズマ状態の第２ガスと、を前記被膜に向かって照射する工程と、を備える。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、真空処理装置及び半導体層の断面模式図、（ｂ）は、半導体層及び被膜の断面模式図である。
【図２】第１実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、真空処理装置及び半導体層の断面模式図、（ｂ）は、プラズマドーピング中の半導体層の断面模式図である。
【図３】第１実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、不純物元素が半導体層内に注入された直後の断面模式図、（ｂ）は、低温アニール中の半導体層の断面模式図、（ｃ）は、低温アニール後の半導体層の断面模式図である。
【図４】参考例に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、プラズマドーピング中の半導体層の断面模式図、（ｂ）は、不純物元素が半導体層内に注入された直後の断面模式図、（ｃ）は、低温アニール後の半導体層の断面模式図である。
【図５】第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、半導体層にベース領域及び素子分離層を形成する過程の断面模式図、（ｂ）は、半導体層上に、ゲート絶縁膜及びポリシリコン膜を形成する過程の断面模式図である。
【図６】第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、ベース領域上にゲート絶縁膜を介してゲート電極を形成する過程の断面模式図、（ｂ）は、ゲート電極の側面及び上面、ベース領域の表面に保護膜を形成する過程の断面模式図である。
【図７】第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、ゲート電極の側面に保護膜を形成する過程の断面模式図、（ｂ）は、ベース領域上に、不純物元素を含む被膜を形成する過程の断面模式図である。
【図８】第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、被膜にプラズマを照射する過程の断面模式図、（ｂ）は、ベース領域上に、アモルファス層を形成する過程の断面模式図である。
【図９】第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、エクステンション領域を形成する過程の断面模式図、（ｂ）は、エクステンション領域及びゲート電極を絶縁膜で被覆する過程の断面模式図である。
【図１０】第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、ゲート電極の側壁保護膜を形成する過程の断面模式図、（ｂ）は、ベース領域上に、不純物元素を含む被膜を形成する過程の断面模式図である。
【図１１】第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、アモルファス層を加熱する過程の断面模式図、（ｂ）は、ベース領域上に、ソース・ドレイン領域を形成する過程の断面模式図である。
【図１２】第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、ｎ形不純物層を半導体層表面に形成する過程の断面模式図、（ｂ）は、低温アニール後の半導体層の断面模式図である。
【図１３】第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、ｐ形不純物層を半導体層表面に形成する過程の断面模式図、（ｂ）は、低温アニール後の半導体層の断面模式図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。  
（第１実施形態）  
図１は、第１実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、真空処理装置及び半導体層の断面模式図、（ｂ）は、半導体層及び被膜の断面模式図である。
【００１０】
まず、図１（ａ）に示すように、半導体層１０を真空処理装置１００内のステージ１１０上に設置する。
【００１１】
真空処理装置１００は、カソード電極１０１に電極を供給するための高周波電源１０２と、高周波電源１０２とカソード電極１０１との間に接続されたローパスフィルタ１０３と、を備える。真空処理装置１００は、半導体層１０にバイアス電位を印加するためのバイアス電源１０４を備える。このほか、真空処理装置１００には、排気機構、ガス導入ライン、流量制御機構が付設されている（不図示）。図１（ａ）に示すカソード電極１０１の形状は、平板であるが、その形状はコイルであってもよく、ガス導入ラインを兼ねたシャワーノズルであってもよい。
【００１２】
半導体層１０は、例えば、主面の面方位が（１００）面のシリコン（Ｓｉ）単結晶基板である。半導体層１０としては、シリコン単結晶基板に代えて、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコンカーバイド（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）等のいずれかの単結晶基板でもよく、ＳＯＩ（Silicon On Insulator）基板でもよい。
【００１３】
次に、図１（ｂ）に示すように、半導体層１０上に、被膜２０を形成する。被膜２０は、半導体層１０内に添加される不純物元素を有する。図１（ｂ）には、半導体層１０の表面付近が示されている。
【００１４】
被膜２０は、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）によって形成される。例えば、第１実施形態では、被膜２０の材質の一例として、ｐ形不純物であるホウ素（Ｂ）を挙げる。この場合、プラズマＣＶＤで用いられる原料ガスは、例えば、ヘリウム（Ｈｅ）で稀釈されたジボラン（Ｂ２Ｈ６）である。成膜中のヘリウム（Ｈｅ）の流量とジボラン（Ｂ２Ｈ６）の流量とは、例えば、ヘリウム（Ｈｅ）が２５０ｓｃｃｍで、ジボラン（Ｂ２Ｈ６）が１０ｓｃｃｍである。被膜２０の材質としては、ホウ素（Ｂ）のほか、リン（Ｐ）、ヒ素（Ａｓ）等であってもよい。
【００１５】
成膜中の混合ガスの雰囲気圧は、例えば、０．５Ｐａである。真空処理装置１００内のカソード電極１０１に２０００Ｗ〜４０００Ｗの電力を投入する。これにより、混合ガスが放電して真空処理装置１００内にプラズマが発生する。電力は、周波数が１３．５６ＭＨｚの高周波電力である。
【００１６】
被膜２０の膜厚は、目標とするドーズ量に応じて適宜調整される。例えば、被膜２０の膜厚をより厚く設定するほど、半導体層１０内へのドーズ量がより増加する。被膜２０を成膜する際には、半導体層１０に数１０Ｗのバイアス電圧を印加してもよい。半導体層１０にバイアス電圧を印加しながら被膜２０を形成することにより、被膜２０の密度がより緻密になる。被膜２０の密度が緻密になるほど、後述するプラズマドーピングを行った後に、半導体層１０の単位面積あたりの不純物濃度のばらつきが小さくなる。この後、半導体層１０をプラズマドーピング装置に導入する。
【００１７】
図２は、第１実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、真空処理装置及び半導体層の断面模式図、（ｂ）は、プラズマドーピング中の半導体層の断面模式図である。
【００１８】
図２（ａ）には、被膜２０が形成された半導体層１０が真空処理装置１００内のステージ１１０上に設置された状態が示されている。この後、真空処理装置１００に導入されるガス種の切換が行われる。  
次に、図２（ｂ）に示すように、被膜２０で被覆された半導体層１０にプラズマ処理を施す。図２（ｂ）には、半導体層１０の表面付近が示されている。
【００１９】
図２（ｂ）に示すように、第１ガス３０ａと、第２ガス３０ｂと、を有する混合ガス３０を放電させてプラズマ状態にする。この場合、プラズマ状態にない第１ガス３０ａと、プラズマ状態にない第２ガス３０ｂと、を混合させた後に、この混合ガスを放電させてプラズマ状態の混合ガス３０を形成してもよく、第１ガス３０ａと、第２ガス３０ｂと、それぞれ独立にプラズマにし、プラズマ状態の第１ガス３０ａと、プラズマ状態の第２ガス３０ｂと、を真空処理装置１００内で混合させてもよい。すなわち、第１ガス３０ａと、第２ガス３０ｂと、を有するプラズマ状態のガスが真空処理装置１００内で形成される。
【００２０】
実施形態では、前者のプラズマ状態の混合ガス３０を例示する。第１ガス３０ａは、希ガス原子（第１希ガス原子）を含む。第２ガス３０ｂは、第１希ガス原子よりも原子質量が小さい別の希ガス原子（第２希ガス原子）もしくは水素（Ｈ）を含む。そして、第１希ガス原子を含むプラズマ状態の第１ガスと、第１希ガス原子よりも原子質量が小さい第２希ガス原子もしくは水素（Ｈ）を含むプラズマ状態の第２ガスと、を被膜２０に向かって照射する。
【００２１】
第１及び第２ガスを被膜２０に照射する際に、プラズマ状態の第１及び第２ガスのプラズマ電位に対して負となる電位を半導体層１０に印加してもよい。例えば、プラズマ状態の混合ガス３０（以下、プラズマガスとも称する。）を被膜２０に照射する際には、バイアス電源１０４を用いてプラズマガスのプラズマ電位（プラズマポテンシャル）に対して負となる電位を半導体層１０に印加してもよい。半導体層１０に印加される負電位の絶対値が大きくなるほど、プラズマガス中のカチオンの加速エネルギーが高くなる。負電位の絶対値は、例えば、１００Ｖ〜数１００Ｖである。
【００２２】
第１ガス３０ａに含まれる第１希ガス原子は、例えば、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、及びキセノン（Ｘｅ）よりなる群から選択されるいずれかである。
【００２３】
第２ガス３０ｂに含まれる第２希ガス原子は、第１ガスに含まれる希ガスよりも原子質量が小さく、、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、及びクリプトン（Ｋｒ）よりなる群から選択される少なくともいずれかである。例えば、第１ガスがアルゴン（Ａｒ）の場合、第２ガスは、ヘリウム（Ｈｅ）でもよく、水素（Ｈ）とヘリウム（Ｈｅ）との混合ガスでもよい。
【００２４】
第１ガス３０ａ／第２ガス３０ｂの組み合わせの具体的としては、ネオン（Ｎｅ）／ヘリウム（Ｈｅ）、アルゴン（Ａｒ）／ヘリウム（Ｈｅ）、アルゴン（Ａｒ）／ネオン（Ｎｅ）、クリプトン（Ｋｒ）／ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）／ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）／アルゴン（Ａｒ）、キセノン（Ｘｅ）／ヘリウム（Ｈｅ）、キセノン（Ｘｅ）／ネオン（Ｎｅ）、キセノン（Ｘｅ）／アルゴン（Ａｒ）、キセノン（Ｘｅ）／クリプトン（Ｋｒ）のいずれかが挙げられる。
【００２５】
例えば、第１ガス３０ａをアルゴン（Ａｒ）とし、第２ガス３０ｂをヘリウム（Ｈｅ）とする。ここで、アルゴン（Ａｒ）の流量とヘリウム（Ｈｅ）の流量との比は、例えば、９：１に調整する。すなわち、アルゴン（Ａｒ）とヘリウム（Ｈｅ）との全流量中、９０％の流量がアルゴン（Ａｒ）であり、１０％の流量がヘリウム（Ｈｅ）である。
【００２６】
アルゴン（Ａｒ）／ヘリウム（Ｈｅ）の混合ガスを放電させたプラズマガス中では、アルゴン（Ａｒ）のイオンとヘリウム（Ｈｅ）のイオンとが混在した状態になる。このようなプラズマガスを被膜２０に向かって照射することにより、被膜２０に含まれる不純物元素を半導体層１０に注入する。
【００２７】
第１実施形態では、半導体層１０に添加すべき不純物元素を半導体層１０の表面に一旦被膜２０として堆積した後、被膜２０に混合ガスのプラズマガスを照射する。そして、プラズマ中のイオンと被膜２０とを衝突させて、被膜２０に含まれる不純物元素を半導体層１０に注入する。プラズマ中のイオンが被膜２０に衝突すると、被膜２０に含まれる不純物元素が半導体層１０側に跳ね返されて、被膜２０に含まれる不純物元素が半導体層１０に注入される。
【００２８】
このような方法によって、半導体層１０中に不純物元素を注入する方法を第１実施形態では、「プラズマリコイルインプランテーション式」のプラズマドーピングと称する。また、被膜２０外からの衝撃によって、被膜２０に含まれる不純物元素を半導体層１０中に強制的に注入することを「ノックオン」と称する。
【００２９】
ノックオンに寄与するイオンとしては、半導体層１０中に注入されても半導体特性に影響を与え難いイオンが望ましい。その代表例は、上述した希ガスイオンや水素イオンである。また、ノックオンを促進させるには、希ガスの中でも比較的原子質量が大きい、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）等が望ましい。あるいは、シリコン（Ｓｉ）と同族元素のゲルマニウム（Ｇｅ）等のイオンを用いてもよい。
【００３０】
例えば、アルゴンイオンの原子質量は、ヘリウムイオンの原子質量のおよそ１０倍である。アルゴンイオンとヘリウムイオンとが被膜２０に衝突した場合には、原子質量がより大きいアルゴンイオンの方がより大きい運動量を被膜２０に与える。
【００３１】
不純物元素が半導体層１０内に注入された後の状態の半導体層１０の断面を、図３に示す。
【００３２】
図３は、第１実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、不純物元素が半導体層内に注入された直後の断面模式図、（ｂ）は、低温アニール中の半導体層の断面模式図、（ｃ）は、低温アニール後の半導体層の断面模式図である。
【００３３】
図３（ａ）に、不純物元素が半導体層１０内に注入された直後の断面模式図を示す。図３（ａ）の右側には、半導体層１０中の不純物濃度プロファイルが示されている。不純物濃度プロファイルの縦軸は、半導体層１０の表面からの深さであり、横軸は、不純物濃度である。縦軸、横軸はともに任意値である。
【００３４】
アルゴンとヘリウムとの混合ガス３０を用いた場合、不純物濃度プロファイルは、混合ガス３０中で、原子質量がより大きく、含有量がより高いアルゴンイオンの照射によって主に制御される。
【００３５】
ヘリウムの原子質量は、アルゴンの原子質量に比べて小さい。さらに、第１実施形態では、アルゴンに比べてヘリウムの含有量を低く設定している。このため、混合ガス３０中のヘリウムイオンは、不純物濃度プロファイルの形成に大きく寄与しない。
【００３６】
但し、プラズマリコイルインプランテーション式のプラズマドーピングでは、不純物元素が重いイオンによるノックオンによって半導体層１０中に注入されるほか、プラズマ中の軽いイオンが半導体層１０中に侵入して、半導体層１０の表面をアモルファス層に改質する。ここで、第１希ガス原子よりも第２希ガス原子もしくは水素の方を半導体層１０に、より深く導入する。換言すれば、第１実施形態では、プラズマ状態の第１ガス３０ａを主に被膜２０に照射しつつ、プラズマ状態の第２ガス３０ｂを、被膜２０を介して主に半導体層１０に導入する。
【００３７】
例えば、図３（ａ）には、半導体層１０の表面がアモルファス層１１に転移した後の状態が併せて表示されている。この段階では、被膜２０に含まれる不純物元素が全てノックオンによって半導体層１０に注入されたので、被膜２０は消滅する。
【００３８】
また、被膜２０を完全に消滅させるのではなく、不純物元素を含む被膜２０をアモルファス層１１の表面に残存させる方法も実施形態に含まれる。例えば、アモルファス層１１にラインパターン等が形成されている場合、ラインパターンの側壁に対するプラズマ照射量は、遮蔽効果によって、ラインパラーンの上面に対するプラズマ照射量よりも相対的に減少する場合がある。このような場合、プラズマ状態の混合ガス３０をアモルファス層１１に向けて照射しても、側壁に不純物元素が微量に残存する場合がある。
【００３９】
しかし、アモルファス層１１の表面に、不純物元素を含む被膜２０が残ったとしても、アモルファス層１１の表面に、硫酸と過酸化水素との混合液を用いた薬液処理をすることによって、アモルファス層１１の表面から不純物元素を除去することが可能である。また、この混合液による洗浄の後に、アルカリ系薬液によって、アモルファス層１１の表面を洗浄してもよい。
【００４０】
アルゴンイオンとヘリウムイオンとは、半導体層１０中に同時に注入されるものの、原子質量がより小さいヘリウムイオンの方がアルゴンイオンに比べて半導体層１０中により深く侵入する。すなわち、アルゴンイオンのみを半導体層１０に照射する場合に比べて、混合ガス３０を用いた方がより厚いアモルファス層１１が形成される。
【００４１】
つまり、第１実施形態では、不純物濃度プロファイルを混合ガス３０中で原子質量が比較的大きいイオンの照射によって制御し、アモルファス層１１の厚さｄを原子質量が比較的小さいイオンの照射によって制御する。換言すれば、混合ガス３０中の一方のガスを不純物濃度プロファイル形成に用い、他方のガスをアモルファス層形成に用いる。
【００４２】
不純物濃度プロファイルの形状、アモルファス層１１の深さｄ、またはアモルファス層１１の膜質は、混合ガス３０中のガスの組み合わせを変えたり、それらの混合比を変えたりして制御する。
【００４３】
第１実施形態では、不純物濃度プロファイルを混合ガス３０中の原子質量が比較的大きいイオンの照射によって制御している。これとは別に、アモルファス層１１の厚さｄを原子質量が比較的小さいイオンの照射によって制御している。このため、不純物元素が注入される深さと、アモルファス層１１の厚さｄと、を容易に一致させることができる。これにより、アモルファス層１１の大部分が不純物元素を含む構造が得られる。
【００４４】
ここで、不純物元素が注入される深さをいわゆる「接合深さ」で定義してもよい。「接合深さ」とは、ｎ形半導体層の表面にｐ形半導体層が形成されたとき、あるいは逆に、ｐ形半導体層の表面にｎ形半導体層が形成されたとき、半導体表面からのｐ形半導体層とｎ形半導体層との境界の深さである。ｐ形半導体層とｎ形半導体層との境界をｐ形半導体層の濃度で定義するときは、例えば、ｐ形不純物の濃度が５×１０１８（ａｔｏｍｓ／ｃｍ３）になる位置（例えば、図３に示す点Ａ）を半導体層中の接合深さで定義してもよい。
【００４５】
次に、図３（ｂ）に示すように、プラズマ状態の混合ガス３０を照射した後、半導体層１０を加熱する。例えば、５５０℃以下の低温アニールを半導体層１０に施す。
【００４６】
半導体層１０上に形成されたアモルファス層１１は、例えば、４００℃程度の加熱処理によって結晶に転移し始める。半導体層１０の表面に形成されたアモルファス層１１は、４００℃程度の加熱処理によって、下地の単結晶である半導体層１０の結晶情報を引き継いでアモルファス層１１と半導体層１０との界面から結晶成長を始める。さらに、アモルファス層１１に含まれる不純物元素については、この加熱処理中に活性化が進行する。これにより、アモルファス層１１と半導体層１０との界面からは、ｐ形不純物を含有する半導体層１０ｐが成長する。半導体層１０ｐは、ｐ形不純物を含有する単結晶層である。
【００４７】
低温アニールをこのまま続けると、図３（ｃ）に示すように、アモルファス層１１は、固相エピタキシャル成長によって単結晶層に転移する。すなわち、半導体層１０の表面に、ｐ形不純物を含有する半導体層１０ｐが形成される。この過程で、アモルファス層１１中に注入された不純物元素は、単結晶層の格子点に入る。すなわち、この低温アニールでは、アモルファス層１１の結晶化とともに、不純物元素が単結晶層の格子点に入りながらプロセスが進行する。また、アニール温度は４００℃程度の低温なので、不純物濃度プロファイルは、ほぼ変わることなく、不純物元素の活性化が進行する。なお、被膜２０がｎ形不純物の被膜であれば、この方法によって半導体層１０の表面にｎ形不純物を含有する単結晶層が形成される。
【００４８】
このような第１実施形態に係る半導体装置の製造方法に比較して、参考例に係る半導体装置の製造方法を以下に説明する。
【００４９】
（参考例１）  
プラズマドーピングの中には、不純物元素を含むガスを直接的にプラズマ状態にして、このプラズマ状態のガスを半導体層に晒し、不純物元素を半導体層に注入する方法がある。すなわち、不純物元素を含むガスを半導体層上で分解しながら、不純物元素を半導体層に注入する方法である。
【００５０】
この場合、不純物元素がプラズマ照射によって半導体層に注入される際には、主に２つの現象が起きる。
【００５１】
第１の現象は、イオン化された不純物元素が電界により加速されて、その不純物元素が直接的に半導体層内に注入される現象である（直接注入）。第２の現象は、半導体層上に堆積した不純物元素がプラズマ中で生成したイオンの衝突を受けて、ノックオンにより半導体層中に注入される現象である（間接注入）。第２の現象による不純物元素の注入は、リコイルインプランテーションとも呼称される。
【００５２】
しかし、参考例１の方法では、上述した第１の現象と第２の現象とがプロセス中に同時に進行してしまう。従って、プロセス制御が第１実施形態に比べて複雑になってしまう。
【００５３】
（参考例２）  
また、プラズマドーピングの中には、混合ガス３０を用いず、１種類の希ガスのみをプラズマ状態にし、この希ガスイオンによるノックオンによって不純物元素を半導体層に注入する方法がある。換言すれば、参考例２に係る方法は、１種類の希ガスのみを用いたプラズマリコイルインプランテーションである。
【００５４】
図４は、参考例に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、プラズマドーピング中の半導体層の断面模式図、（ｂ）は、不純物元素が半導体層内に注入された直後の断面模式図、（ｃ）は、低温アニール後の半導体層の断面模式図である。
【００５５】
図４（ａ）に示すように、参考例２に係る方法では、第１段階として、不純物元素を含む被膜２０を半導体層１０上に予め形成する。次に、第２段階として、アルゴンガス３１ａをプラズマ状態にし、プラズマガス３１中のアルゴンイオンを被膜に照射する。これにより、ノックオンにより被膜２０に含まれる不純物元素が半導体層１０中に注入される。
【００５６】
図４（ｂ）に、不純物元素が半導体層１０内に注入された直後の状態を示す。  
参考例２では、ノックオンによって不純物元素を半導体層に注入するので、参考例１に比べて、半導体層１０の表面の不純物濃度プロファイルが急峻になる。
【００５７】
参考例２の方法では、プラズマドーピングプロセスを、被膜２０を形成する第１段階とノックオンによる第２段階とに分けているので、参考例１に比べて、プラズマドーピングの制御性が増す。なお、参考例１、２では、ともにプロセスの進行中に、イオンが半導体層１０中に侵入するので、その表面がアモルファス化する。
【００５８】
参考例２では、ノックオンの効率を上昇させるために、アルゴン（Ａｒ）より原子質量の大きい希ガスを用いることも可能である。原子質量が大きくなるほど、１つのイオンによってより多くの不純物元素を半導体層１０中に注入することができるからである。
【００５９】
しかしながら、参考例２に係る方法では次のような不具合がある。  
一般に、プラズマガスから半導体層１０側に加速されたイオンは、運動エネルギーが同じである場合、原子質量が大きくなるほど半導体層１０の中により浅く注入される傾向にある。つまり、アルゴン（Ａｒ）のごとく、ヘリウム（Ｈｅ）やネオン（Ｎｅ）に比べて比較的原子質量の大きいイオンをノックオンに用いた場合、不純物元素が注入される深さがアモルファス層１１の底面より深くなる場合がある。例えば、図４（ｂ）には、アモルファス層１１の底面１１ｂより下方に、点Ａが位置した状態が示されている。
【００６０】
発明者の調査の一例では、ホウ素膜中のホウ素（Ｂ）をアルゴンイオンの照射によって、半導体層１０に注入した場合、アモルファス層１１の厚さは、２．６ｎｍ（ナノメートル）であるのに対し、ホウ素の濃度は、５×１０１８（ａｔｏｍｓ／ｃｍ３）となる深さ（半導体層１０の表面からの点Ａの位置、あるいは接合深さ）は、４．０ｎｍであった。
【００６１】
つまり、参考例２では、アモルファス層１１が形成されるとともに、アモルファス層１１より下方の半導体層１０に不純物元素が注入されてしまう。すなわち、参考例２に係る方法では、不純物元素が注入される深さと、アモルファス層１１の厚さｄと、一致させることが難しくなる。
【００６２】
この場合、４００℃程度の低温アニールを施すと、アモルファス層１１では固相エピタキシャル成長とともに不純物元素の活性化が進行するが、アモルファス層１１から下方の半導体層１０に注入された不純物元素はアニール温度が低すぎて活性化が難しくなる。すなわち、第１実施形態に係る方法では、注入した不純物元素のほぼ全てが活性化するのに対し、参考例２に係る方法では、注入した不純物元素の一部が活性化しない。
【００６３】
従って、図４（ｃ）に示すように、半導体層１０の内部に、不純物元素が活性化されない不純物含有領域１２が形成されてしまう。半導体層１０中に活性化されていない不純物元素が残存すると、不純物含有領域１２の比抵抗が半導体層１０の比抵抗に比べて高くなったり、電流リークの要因になったりする。
【００６４】
一方、アモルファス層１１から下方の半導体層（半導体結晶）１０に注入された不純物元素を活性化するために、アニール温度を１０００℃付近に設定する方法も考えられる。一般に、シリコン（Ｓｉ）などの半導体結晶に注入された直後の不純物元素は、その格子の位置から外れた位置に存在する。このため、１０００℃付近の高温アニールによって不純物元素を格子位置に移動させる。これにより、不純物元素がＳｉと置換して、不純物元素が電気的に活性になる。しかし、１０００℃付近の高温アニールは、不純物元素の半導体結晶内での過剰な拡散をもたらし、所望の不純物濃度プロファイルが得られない場合がある。
【００６５】
また、イオン注入直後のアモルファス層１１直下の半導体層１０には、不純物元素を注入した際の損傷（あるいは、欠陥）が多く発生している場合がある。このような状況で、１０００℃付近の高温アニール処理を半導体層１０に施すと、不純物元素が損傷の影響で通常よりも速く拡散する増速拡散が起き易くなる。従って、不純物元素が注入される深さは、益々深くなり、所望の不純物濃度プロファイルが得られなくなる。これにより、参考例２では、トランジスタ特性が劣化してしまう。
【００６６】
また、半導体層１０に印加するバイアス電圧を調整しても、不純物元素が注入される深さが浅くなる場合には、同時にアモルファス層１１の厚さが薄くなり、不純物元素が注入される深さが深くなる場合には、同時にアモルファス層１１の厚さが厚くなる。従って、バイアス電圧の調整では上述した不具合が解消されない。
【００６７】
（参考例３）  
半導体層１０の表面をアモルファス化する方法として、ＰＡＩ（Pre Amorphization Implantation）法がある。この方法は、半導体層１０に不純物元素をイオン注入する前に、例えば、Ｇｅイオンを半導体層１０に注入して半導体層１０の表面をアモルファス化する方法である。半導体層１０に不純物元素をイオン注入する前に半導体層１０の表面をアモルファス化することで、イオン注入のチャネリング効果が抑制される。
【００６８】
しかし、この方法では、半導体層１０の表面をアモルファス化する工程と、半導体層１０の表面に不純物元素を注入する工程と、が別々になってしまい、製造工程の短縮化に限界が生じる。
【００６９】
また、「チャネリング」とは、イオン注入時に不純物元素の進行方向と単結晶の特定の方位が一致することにより、不純物元素がほとんど散乱されずに単結晶中を直進する現象である。従って、所望の位置よりも深く不純物元素が到達する場合がある。これは、接合深さを極浅に制御する場合には不向きである。
【００７０】
これに対して、第１実施形態では、半導体層１０上に、半導体層１０に添加される不純物元素を有する被膜２０を一旦形成した後、希ガスを含む第１ガスと、この希ガスよりも原子質量が小さい別の希ガスもしくは水素（Ｈ）を含む第２ガスと、を有するプラズマ状態の混合ガス３０を被膜２０に向かって照射する。この際、所望のドーパントイオン以外のイオンが半導体層１０中に注入される。例えば、稀釈ガスとして用いた水素（Ｈ）、ヘリウム（Ｈｅ）がイオン化したものが半導体層１０に注入される。これらの元素が大量に半導体層に注入されることにより、半導体層１０の表面にアモルファス層１１が形成される。
【００７１】
第１実施形態では、不純物濃度プロファイルを混合ガス３０中で原子質量が比較的大きいイオンの照射によって制御し、アモルファス層１１の厚さｄを原子質量が比較的小さいイオンの照射によって制御する。
【００７２】
第１実施形態では、アモルファス層１１を固相エピタキシャル成長によって単結晶層に転移させる際に、アモルファス層１１中に注入された不純物元素を単結晶の格子点に入れる。アニール温度は低温なので、プロセス中に不純物濃度プロファイルがほぼ変わることなく、不純物元素の活性化が進行する。これにより、半導体層１０の表面から極浅領域に所望の不純物濃度プロファイルを形成することができる。
【００７３】
第１実施形態では、ＰＡＩ工程を用いずにイオン注入のチャネリング効果を抑制できる。また、ＰＡＩ工程を省略し、半導体層１０への不純物注入と、半導体層１０の表面のアモルファス化と、を１工程（同時に）で進行させることができる。また、第１実施形態では、被膜２０の形成と、ノックオンと、を同一の真空処理装置１００内で行っている。これにより、製造工程の短縮化が実現する。
【００７４】
第１実施形態においては、プラズマ状態の混合ガス３０を被膜２０に照射する際には、真空処理装置１００に投入するプラズマ励起用の電力、プラズマ励起用電力の周波数、半導体層１０に印加するバイアス電位、混合ガス３０のガス混合比、混合ガス３０の圧力（雰囲気圧）等のパラメータを制御する。
【００７５】
例えば、半導体層１０に印加するバイアス電位を制御して、アモルファス層１１の厚さｄを制御する。具体的には、半導体層１０に印加するバイアス電位の絶対値をより大きく設定するほど、アモルファス層１１の厚さｄをより厚くすることができる。
【００７６】
また、プラズマ状態の混合ガス３０においては、原子質量が比較的小さいガスの割合を増大させることにより、原子質量が比較的小さいガスのイオンの量を相対的に増大させることができる。例えば、原子質量が比較的小さいガスの割合を「１００％」に近づけるほど、アモルファス層形成が優先になり、接合深さをアモルファス層１１の底面よりも浅くすることができる。逆に、原子質量が比較的小さいガスの割合を「０％」に近づけるほど、不純物注入が優先になり、接合深さをアモルファス層１１の底面よりも深くすることができる（図４（ｂ）参照）。すなわち、第１実施形態では、混合ガス３０のガス混合比を適宜調整して、低温アニール前のアモルファス層１１の厚みと、不純物が注入される深さと、を一致させる。
【００７７】
なお、被膜２０の形成と、ノックオンと、をそれぞれ別の専用の真空処理装置内で行う形態も第１実施形態に含まれる。  
続いて、第１実施形態をＭＯＳトランジスタの製造に適用した実施形態を説明する。
【００７８】
（第２実施形態）  
第２実施形態では、一例として、プレーナー（平面）型のｎチャネル形ＭＯＳトランジスタの製造工程において、ソース・ドレイン領域と、低ドープ領域であるエクステンション領域と、をプラズマリコイルインプランテーション式のプラズマドーピングで形成する。
【００７９】
図５は、第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、半導体層にベース領域及び素子分離層を形成する過程の断面模式図、（ｂ）は、半導体層上に、ゲート絶縁膜及びポリシリコン膜を形成する過程の断面模式図である。
【００８０】
まず、図５（ａ）に示すように、ｎ形の半導体基板である半導体層１０を準備した後、半導体層１０の表面に、イオン注入によって、ｐ形のベース領域１０ｂを選択的に形成する。半導体層１０としては、例えば、面方位（１００）のＳｉ単結晶基板を用いる。Ｓｉ単結晶基板に限らず、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＡｓ等の単結晶基板を用いてもよい。あるいは、ＳＯＩ（Silicon On Insulator）基板を用いてもよい。ｐ形のベース領域１０ｂについては、半導体層１０上にエピタキシャル成長によって形成してもよい。ｎ形については、第１導電形、ｐ形については、第２導電形とする。
【００８１】
続いて、ＳＴＩ（Shallow Trench Isolation）を行うために、半導体層１０内に素子分離層５０を形成する。例えば、半導体層１０に対し、ドライエッチングを用いて素子分離層５０用のトレンチを形成した後（図示しない）、このトレンチに酸化シリコンを埋めて、素子分離層５０を形成する。素子分離層５０の表面は、必要に応じて、ＣＭＰ（Chemical Mechanical Polishing）により平坦化する。
【００８２】
次に、図５（ｂ）に示すように、ベース領域１０ｂ上に、ゲート絶縁膜５１を形成する。次いで、ゲート絶縁膜５１上に、ポリシリコン膜５２ｆを形成する。  
ゲート絶縁膜５１としては、熱酸化法あるいはプラズマ酸化法を用いた酸化シリコン、酸化シリコン膜を窒素含有ガス中で加熱処理あるいはプラズマ処理した窒化酸化シリコン膜、あるいは高誘電率（Ｈｉｇｈ−ｋ）膜等が挙げられる。
【００８３】
ポリシリコン膜５２ｆを形成した後には、閾値電圧（Ｖｔｈ）の調整のため、イオン注入工程及び加熱処理工程を用いて、ポリシリコン膜５２ｆをｎ形になるように調整する。
【００８４】
図６は、第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、ベース領域上にゲート絶縁膜を介してゲート電極を形成する過程の断面模式図、（ｂ）は、ゲート電極の側面及び上面、ベース領域の表面に保護膜を形成する過程の断面模式図である。
【００８５】
次に、図６（ａ）に示すように、ベース領域１０ｂ上に、ゲート絶縁膜５１を介してゲート電極５２を選択的に形成する。例えば、フォトリソグラフィ工程を用いて、ゲート電極を形成するためのマスクパターンをポリシリコン膜５２ｆ上に形成した後（図示しない）、マスクパターンを介してポリシリコン膜５２ｆ及びゲート絶縁膜５１にドライエッチングを施すことにより、所定のパターンのゲート電極５２を形成する。ゲート電極５２とベース領域１０ｂとの間には、ゲート絶縁膜５１が残る。
【００８６】
なお、ゲート電極５２の低抵抗化を図るため、ポリシリコン材に代えて金属材を用いてもよい。さらに、ゲート電極５２の構造をポリシリコン上に金属を重ねた積層構造にしてもよい。
【００８７】
次に、図６（ｂ）に示すように、ゲート電極５２の上面及び側面、ゲート絶縁膜５１の側面、及びベース領域１０ｂの表面に、保護膜５３を形成する。保護膜５３の材質は、例えば、酸化シリコンである。保護膜５３の厚みは、１ｎｍ程度である。保護膜５３は、ゲート電極５２の表面、ベース領域１０ｂの表面を酸化することにより形成する。
【００８８】
図７は、第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、ゲート電極の側面に保護膜を形成する過程の断面模式図、（ｂ）は、ベース領域上に、不純物元素を含む被膜を形成する過程の断面模式図である。
【００８９】
次に、図７（ａ）に示すように、ベース領域１０ｂの表面が露出するように、保護膜５３を加工する。ゲート電極５２の側面には、保護膜５３を残す。保護膜５３の加工は、選択的にエッチングによる。このエッチングは、薬液を用いたウエットエッチングで行ってもよく、フッ素を含むガス、プラズマを用いたドライエッチングによって行ってもよい。なお、保護膜５３の厚みは、１ｎｍ程度の極薄なので、ベース領域１０ｂ上に保護膜５３を残しても、後述するプラズマドーピングを行う上で問題にならない。
【００９０】
次に、図７（ｂ）に示すように、ゲート電極５２の両側のベース領域１０ｂ上に、ｎ形の不純物元素を有する被膜２０Ａ（第１被膜）を形成する。被膜２０Ａは、リン（Ｐ）、ヒ素（Ａｓ）等を有する。被膜２０Ａは、プラズマＣＶＤ法、スパッタリング法等によって形成される。
【００９１】
被膜２０Ａの膜厚は、目標のドーズ量に応じて適宜調整する。被膜２０Ａを形成する際には、上述したように、半導体層１０にバイアス電位（数１０Ｗ）を印加してもよい。
【００９２】
なお、半導体層１０中への酸素の混入を避けるため、被膜２０Ａを形成する直前に真空処理装置１００内で、フッ素あるいは水素を含むプラズマを半導体層１０に照射して、半導体層１０の表面に形成された酸化膜を取り除いてもよい。
【００９３】
図８は、第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、被膜にプラズマを照射する過程の断面模式図、（ｂ）は、ベース領域上に、アモルファス層を形成する過程の断面模式図である。
【００９４】
次に、図８（ａ）に示すように、希ガスを含む第１ガス３０ａと、第１ガス３０ａの希ガスよりも原子質量が小さい希ガスもしくは水素（Ｈ）を含む第２ガス３０ｂと、を有する混合ガス３０を真空処理装置１００内に導入する。そして、第１希ガス原子を含むプラズマ状態の第１ガス３０ａと、第１希ガス原子よりも原子質量が小さい第２希ガス原子もしくは水素（Ｈ）を含むプラズマ状態の第２ガス３０ｂと、を被膜２０Ａに向かって照射する。
【００９５】
第１ガス３０ａ／第２ガス３０ｂは、例えば、Ａｒ／Ｈｅである。ＡｒとＨｅとの流量比は、９：１である。雰囲気圧は、０．５Ｐａである。プラズマ励起のために投入される電力は、２０００Ｗ〜４０００Ｗである。半導体層１０には、バイアス電圧が数１００Ｖ程度印加されるように放電条件を調整する。被膜２０Ａに含まれる不純物元素が全てベース領域１０ｂに注入されるまで放電を継続する。
【００９６】
これにより、図８（ｂ）に示すように、ｎ形不純物が含有されたアモルファス層１１Ａがベース領域１０ｂの表面に形成される。
【００９７】
アモルファス層１１Ａの不純物濃度プロファイル、アモルファス層１１Ａの厚さ、またはアモルファス層１１Ａの品質は、混合ガス３０の組み合わせを、例えば、Ａｒ／Ｎｅ、Ｋｒ／Ｈｅ、Ｋｒ／Ｎｅ、Ｋｒ／Ａｒ、Ｘｅ／Ｈｅ、Ｘｅ／Ｎｅ、Ｘｅ／Ａｒ、Ｘｅ／Ｋｒ等に変えたり、ガス混合比を適宜に変えたりすることにより、調整可能である。
【００９８】
また、上述した被膜２０Ａに含まれる不純物元素は、全てノックオンによってベース領域１０ｂに注入されたので、この段階では被膜２０Ａは消滅する。
【００９９】
アモルファス層１１Ａが形成された領域は、もともとベース領域１０ｂであったが、アモルファス層１１Ａには、ベース領域１０ｂ中に含まれるｐ形不純物の濃度を上回るｎ形不樹物が注入される。その結果、アモルファス層１１Ａの導電形は、ｎ形になる。また、アモルファス層１１Ａの厚さと、ｎ形不純物が注入される深さは、ほぼ同じになる。
【０１００】
図９は、第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、エクステンション領域を形成する過程の断面模式図、（ｂ）は、エクステンション領域及びゲート電極を絶縁膜で被覆する過程の断面模式図である。
【０１０１】
次に、図９（ａ）に示すように、半導体層１０（アモルファス層１１Ａ）を加熱する。これにより、ゲート電極５２の両側のベース領域１０ｂの表面に、固相エピタキシャル成長によってｎ形のエクステンション領域１０ｅが形成される。
【０１０２】
例えば、加熱炉を用いて５５０℃、３０分程度の加熱処理を行う。これにより、エクステンション領域１０ｅでは、１×１０２０（ａｔｏｍｓ／ｃｍ３）以上の不純物元素が活性化される。活性化前においては、活性化すべき不純物元素が全てアモルファス層１１Ａ中に含まれているので、高い活性化率で活性化が進行する。エクステンション領域１０ｅの厚さは、１０ｎｍ以下に調整される。
【０１０３】
第２実施形態では、５５０℃の低温アニールによって、アモルファス層１１Ａに含まれる不純物元素を活性化し、エクステンション領域１０ｅを形成する。このため、ゲート電極５２の材質として、１０００℃付近の高温アニールでは耐性に乏しい金属材を採用することができる。これにより、半導体装置を製造するうえで、材料の選択の自由度が増す。
【０１０４】
第２実施形態では、加熱炉を用いず、マイクロ波アニールによって半導体層１０（アモルファス層１１Ａ）を加熱してもよい。例えば、２．４５ＧＨｚ（ギガヘルツ）〜２５ＧＨｚのマイクロ波を用いて、投入電力：１０Ｗ／ｃｍ２〜１０ｋＷ／ｃｍ２、半導体層１０の温度：２００℃〜４５０℃で、３０秒〜６０分間、半導体層１０（アモルファス層１１Ａ）を加熱する。
【０１０５】
マイクロ波アニールによれば、半導体層１０の一部を局部的に加熱することができる。すなわち、アモルファス層１１Ａの部分を選択的に加熱することが可能になる。これにより、アモルファス層１１Ａ以外の他の部材に、さらに熱ダメージを与え難くなる。マイクロ波アニールによって、アモルファス層１１Ａの部分を選択的に加熱しても、活性化すべき不純物元素が全てアモルファス層１１Ａ中に含まれているので、高い活性化率で活性化が進行する。この場合も、エクステンション領域１０ｅにおいて、１×１０２０（ａｔｏｍｓ／ｃｍ３）以上の不純物元素が活性化される。
【０１０６】
このほか、フラッシュランプアニール、レーザアニール等によって半導体層１０（アモルファス層１１Ａ）を加熱してもよい。
【０１０７】
エクステンション領域１０ｅを形成した後、図９（ｂ）に示すように、エクステンション領域１０ｅの表面、ゲート電極５２の側面及び上面を絶縁膜５５ｆで被覆する。絶縁膜５５ｆは、ＣＶＤ、スパッタリング法等により形成する。絶縁膜５５ｆの材質は、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）等である。
【０１０８】
図１０は、第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、ゲート電極の側壁保護膜を形成する過程の断面模式図、（ｂ）は、ベース領域上に、不純物元素を含む被膜を形成する過程の断面模式図である。
【０１０９】
次に、絶縁膜５５ｆを異方性エッチングによってエッチバックする。但し、ゲート電極５２の側壁には絶縁膜５５ｆを残す。これにより、図１０（ａ）に示すように、ゲート電極５２の側壁に、側壁保護膜５５が形成される。
【０１１０】
次に、図１０（ｂ）に示すように、ゲート電極５２の両側のベース領域１０ｂ上に、ｎ形の不純物元素を有する被膜２０Ｂ（第２被膜）を形成する。被膜２０Ｂは、リン（Ｐ）、ヒ素（Ａｓ）等を有する。被膜２０Ｂは、プラズマＣＶＤ法、スパッタリング法等によって形成される。続いて、第１希ガス原子を含むプラズマ状態の第１ガス３０ａと、第１希ガス原子よりも原子質量が小さい第２希ガス原子もしくは水素（Ｈ）を含むプラズマ状態の第２ガス３０ｂと、を有するプラズマ状態のガスを被膜２０Ｂに向かって照射する。
【０１１１】
この段階では、被膜２０Ｂの厚みを被膜２０Ａの厚みよりも厚くする。さらに、この段階での放電電力を、被膜２０Ａにプラズマを照射した際の放電電力よりも高くする。あるいは、この段階では、半導体層１０に印加するバイアス電位の絶対値をより高くする。そして、被膜２０Ｂに含まれる不純物元素が全てベース領域１０ｂに注入されるまで放電を継続する。これにより、ベース領域１０ｂの表面には、アモルファス層１１Ａよりも厚さの厚いアモルファス層が形成される。
【０１１２】
図１１は、第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、アモルファス層を加熱する過程の断面模式図、（ｂ）は、ベース領域上に、ソース・ドレイン領域を形成する過程の断面模式図である。
【０１１３】
図１１（ａ）に、形成したアモルファス層１１Ｂを示す。  
アモルファス層１１Ｂ中の不純物濃度プロファイル、アモルファス層１１Ｂの厚さ、またはアモルファス層１１Ｂの品質は、混合ガス３０の組み合わせを、例えば、Ａｒ／Ｎｅ、Ｋｒ／Ｈｅ、Ｋｒ／Ｎｅ、Ｋｒ／Ａｒ、Ｘｅ／Ｈｅ、Ｘｅ／Ｎｅ、Ｘｅ／Ａｒ、Ｘｅ／Ｋｒ等に変えたり、ガス混合比を適宜に変えたりすることにより、調整可能である。また、被膜２０Ｂに含まれる不純物元素は、全てノックオンによってベース領域１０ｂに注入されたので、上述した被膜２０Ｂは消滅している。
【０１１４】
この段階では、エクステンション領域１０ｅに含まれるｎ形不純物濃度を上回るｎ形不樹物がベース領域１０ｂに注入される。また、アモルファス層１１Ｂの厚さと、ｎ形不純物が注入される深さは、ほぼ同じになる。
【０１１５】
続いて、半導体層１０（アモルファス層１１Ｂ）を加熱して、固相エピタキシャル成長によって、ゲート電極５２の両側の一方の側のベース領域１０ｂの表面に、ｎ形のソース領域１０ｓを形成するとともに、ゲート電極５２の両側の他方の側のベース領域１０ｂの表面に、ドレイン領域１０ｄを形成する。この状態を、図１１（ｂ）に示す。
【０１１６】
加熱処理は、上述した加熱炉による加熱、マイクロ波アニール、フラッシュランプアニール、レーザアニール等のいずれかによって行う。また、加熱条件は、上記と同じにしてもよい。そして、ソース領域１０ｓ及びドレイン領域１０ｄに含まれるｎ形不純物濃度は、エクステンション領域１０ｅに含まれるｎ形不純物濃度よりも高くなるように調整される。ソース領域１０ｓの厚さ及びドレイン領域１０ｄの厚さは、エクステンション領域１０ｅの厚さよりも厚くなるように調整される。
【０１１７】
この場合においても、活性化前においては、活性化すべき不純物元素が全てアモルファス層１１Ｂ中に含まれているので、高い活性化率で活性化が進行する。また、５５０℃の低温アニールによって、アモルファス層１１Ｂに含まれる不純物元素を活性化するので、ソース領域１０ｓ及びドレイン領域１０ｄ以外の他の部材に、熱ダメージを与え難くなる。
【０１１８】
この後、図１１（ｂ）に示すように、ソース・ドレイン領域１０ｓ、１０ｄの表面、及びゲート電極５２の表面に、それぞれシリサイド膜５６、５７、５８を形成する。続いて、層間絶縁膜７０を形成する、さらに、シリサイド膜５６、５７、５８のそれぞれに、コンタクトプラグ６０、６１、６２を接続する。この後は、多層配線工程に進めてもよい。このような製造過程で、ＭＯＳトランジスタを備えた半導体装置２００が形成される。なお、ソース領域１０ｓ及びドレイン領域１０ｄの形成は、通常のイオン注入で行ってもよい。
【０１１９】
このように、第２実施形態では、プラズマドーピングを用いて、不純物濃度プロファイルが大きく変化せずに、アモルファス層の厚さを適切な厚さに制御する。第２実施形態では、プラズマ中のイオンを用いたノックオンにおいて、原子質量の異なる、少なくとも２種類の希ガス元素を含むプラズマガスを不純物元素を含む被膜２０Ａ、２０Ｂに照射する。
【０１２０】
原子質量の大きいイオンは、ノックオンに寄与させ不純物元素を半導体層中に注入するとともに、原子質量の小さいイオンは、アモルファス化に寄与させる。原子質量の小さいイオンは、半導体層の深くまで到達する。従って、単独ガスでノックオンを行った場合に比べ、より深くアモルファス層が形成する。また、アモルファス層に含まれる不純物元素は低温アニールでの固相エピタキシャル成長によって活性化させる。これにより、ＬＳＩ等の半導体装置の生産性、信頼性がさらに向上する。
【０１２１】
また、図５〜図１１では、ｎチャネル形ＭＯＳトランジスタの製造過程が示されているが、実施形態では、当然にｐ形を第１導電形、ｎ形を第２導電形と反転させることにより、ｐチャネル形ＭＯＳトランジスタも形成できる。
【０１２２】
さらに、実施形態によれば、同じ半導体基板の表面に、ｎ形不純物を含有する単結晶層と、ｐ形不純物を含有する単結晶層と、を形成することができる。この方法を以下に説明する。
【０１２３】
図１２は、第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、ｎ形不純物層を半導体層表面に形成する過程の断面模式図、（ｂ）は、低温アニール後の半導体層の断面模式図である。
【０１２４】
例えば、図１２（ａ）に示すように、半導体層１５が表面に形成された半導体基板１６を準備する。図１２、１３では、半導体層１５および半導体基板１６が左右に離れて表示されているが、図中に表示されている半導体層１５および半導体基板１６は一体である。この半導体基板１６の領域９０ｎには、後述するように、ｎ形不純物を含有する単結晶層が形成され、領域９０ｐには、ｐ形不純物を含有する単結晶層が形成される。
【０１２５】
例えば、ｎ形不純物元素（リン（Ｐ）、ヒ素（Ａｓ）等）を含む被膜２０ｎを領域９０ｎの半導体層１５の表面に形成する。被膜２０ｎを形成する前には、領域９０ｐの半導体層１５の上に、予めレジストパターン８０を形成する。レジストパターン８０は、フォトリソグラフィプロセスによって形成される。すなわち、被膜２０ｎは、レジストパターン８０から露出された半導体層１５に接触している。
【０１２６】
続いて、上述したように、プラズマ状態の第１ガス３０ａと、プラズマ状態の第２ガス３０ｂと、を被膜２０ｎに向かって照射する。これにより、半導体層１５に接触した被膜２０ｎ中の不純物元素は、半導体層１５中にノックオンされる。レジストパターン８０上に形成された被膜２０ｎの不純物元素については、レジストパターン８０中にノックオンされるが、半導体層１５にまでは到達しない。
【０１２７】
次に、レジストパターン８０を薬液処理もしくはアッシング処理で除去し、半導体層１５に低温アニールを施す。これにより、図１２（ｂ）に示すように、領域９０ｎの半導体層１５の表面には、ｎ形不純物を含有する単結晶層（半導体層１５ｎ）が形成される。
【０１２８】
図１３は、第２実施形態に係る半導体装置の製造過程を説明するための断面模式図であり、（ａ）は、ｐ形不純物層を半導体層表面に形成する過程の断面模式図、（ｂ）は、低温アニール後の半導体層の断面模式図である。
【０１２９】
次に、図１３（ａ）に示すように、ｐ形不純物元素（ホウ素（Ｂ）等）を含む被膜２０ｐを領域９０ｐの半導体層１５の表面に形成する。被膜２０ｐが形成されていない領域９０ｎの半導体層１５の表面は、レジストパターン８１で覆われている。レジストパターン８１は、フォトリソグラフィプロセスによって形成される。被膜２０ｐは、レジストパターン８１から露出された半導体層１５に接触している。そして、プラズマ状態の第１ガス３０ａと、プラズマ状態の第２ガス３０ｂと、を被膜２０ｐに向かって照射する。これにより、半導体層１５に接触した被膜２０ｐ中の不純物元素は、半導体層１５中にノックオンされる。レジストパターン８１上に形成された被膜２０ｐの不純物元素については、レジストパターン８１中にノックオンされるが、半導体層１５にまでは到達しない。
【０１３０】
次に、レジストパターン８１を薬液処理もしくはアッシング処理で除去した後、半導体層１５に低温アニールを施す。これにより、図１３（ｂ）に示すように、領域９０ｐの半導体層１５の表面には、ｐ形不純物を含有する半導体層１５ｐが形成される。
【０１３１】
なお、レジストパターン８０を除去した後、半導体層１５に低温アニールを施す工程と、レジストパターン８１を除去した後、半導体層１５に低温アニールを施す工程と、を２回に分けるのではなく、領域９０ｐにおける半導体層１５と、領域９０ｎにおける半導体層１５と、にプラズマドーピングを施した後に、一括で低温アニールを施してもよい。
【０１３２】
この方法は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）形成に転用できる。すなわち、同じ半導体基板１６の表面に、ｎチャネル形ＭＯＳトランジスタおよびｐチャネル形ＭＯＳトランジスタを形成することができる。
【０１３３】
例えば、図１２に示す領域９０ｎの半導体層１５がｐ形ベース領域であれば、図１２に示す方法により、ｐ形ベース領域の表面に、ｎ形のソース・ドレイン領域およびｎ形のエクステンション領域を形成することができる。これにより、半導体基板１６の表面に、ｎチャネル形のＭＯＳトランジスタを形成することができる。
【０１３４】
また、図１３に示す領域９０ｐの半導体層１５がｎ形ベース領域であれば、図１３に示すように、ｎ形ベース領域の表面に、ｐ形のソース・ドレイン領域およびｐ形のエクステンション領域を形成することができる。これにより、半導体基板１６の表面に、ｐチャネル形のＭＯＳトランジスタを形成することができる。
【０１３５】
（第３実施形態）
第１実施形態では、被膜２０を形成した後に、プラズマ状態の第１ガス３０ａとプラズマ状態の第２ガス３０ｂとを同時に被膜２０に向かって照射しているが、第３実施形態は、第１ガス３０ａと第２ガス３０ｂとを同時に被膜２０に向かって照射しない実施形態である。
【０１３６】
まず、図１（ｂ）に示すように、半導体層１０上に、半導体層１０に添加される不純物元素を有する被膜２０を形成する。第１実施形態では、図２（ｂ）のように、プラズマ状態の第１ガス３０ａとプラズマ状態の第２ガス３０ｂとを同時に被膜２０に向かって照射しているが、第３実施形態では、被膜２０を形成した後に、プラズマ状態の第１ガス３０ａを被膜２０に照射する工程、または、プラズマ状態の第２ガス３０ｂを半導体層１０に照射する工程の２つの工程の中、いずれか一方の工程を実施した後、他方の工程を実施する。
【０１３７】
第３実施形態では、プラズマ状態の第１ガス３０ａを被膜２０に照射した後、プラズマ状態の第２ガス３０ｂを半導体層１０に照射する。あるいは、第３実施形態では、プラズマ状態の第２ガス３０ｂを半導体層１０に照射した後、プラズマ状態の第１ガス３０ａを被膜２０に照射する。
【０１３８】
このような実施形態によっても、第１実施形態のように、不純物濃度プロファイルを混合ガス３０中で原子質量が比較的大きい第１ガス３０ａの照射によって制御し、アモルファス層１１の厚さｄを原子質量が比較的小さい第２ガス３０ｂの照射によって制御できる。従って、不純物元素が注入される深さと、アモルファス層１１の厚さｄと、を容易に一致させることができる。
【０１３９】
そして、アモルファス層１１を固相エピタキシャル成長によって単結晶層に転移させる際に、アモルファス層１１中に注入された不純物元素を単結晶の格子点に入れることができる。アニール温度は低温なので、プロセス中に不純物濃度プロファイルがほぼ変わることなく、不純物元素の活性化が進行する。これにより、半導体層１０の表面から極浅領域に所望の不純物濃度プロファイルを形成することができる。
【０１４０】
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【０１４１】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても実施形態の範囲に属するものと了解される。
【０１４２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１４３】
１０、１５、１５ｎ、１５ｐ  半導体層
１０ｂ  ベース領域
１０ｅ  エクステンション領域
１０ｓ  ソース領域
１０ｄ  ドレイン領域
１１、１１Ａ、１１Ｂ  アモルファス層
１１ｂ  底面
１２  不純物含有領域
１６  半導体基板
２０、２０Ａ、２０Ｂ  被膜
３０  混合ガス
３０ａ  第１ガス
３０ｂ  第２ガス
３１  プラズマガス
３１ａ  アルゴンガス
５０  素子分離層
５１  ゲート絶縁膜
５２  ゲート電極
５２ｆ  ポリシリコン膜
５３  保護膜
５５  側壁保護膜
５５ｆ  絶縁膜
５６、５７、５８  シリサイド膜
６０、６１、６２  コンタクトプラグ
７０  層間絶縁膜
８０、８１  レジストパターン
９０ｎ、９０ｐ  領域
１００  真空処理装置
１０１  カソード電極
１０２  高周波電源
１０３  ローパスフィルタ
１０４  バイアス電源
１１０  ステージ
２００  半導体装置
【図１】
2013026345.tif 000003
【図２】
2013026345.tif 000004
【図３】
2013026345.tif 000005
【図４】
2013026345.tif 000006
【図５】
2013026345.tif 000007
【図６】
2013026345.tif 000008
【図７】
2013026345.tif 000009
【図８】
2013026345.tif 000010
【図９】
2013026345.tif 000011
【図１０】
2013026345.tif 000012
【図１１】
2013026345.tif 000013
【図１２】
2013026345.tif 000014
【図１３】
2013026345.tif 000015