(57)【要約】【課題】電力結合器の電力損失を軽減すること。【解決手段】電力結合器Ｏｕｔ＿ＰＣは、第１入力端子Ｎ１、第２入力端子Ｎ２、共通接続ノードＮ３、出力端子Ｏｕｔ、第１入力端子Ｎ１と共通接続ノードＮ２の間に接続された第１インダクタンス部品Ｌ６１、第２入力端子Ｎ２と共通接続ノードＮ３の間に接続された第２インダクタンス部品Ｌ６２を具備する。電力結合器Ｏｕｔ＿ＰＣは、共通接続ノードＮ３と出力端子Ｏｕｔの間に接続された第３インダクタンス部品Ｌ６４を更に具備することを特徴とする。好適な実施の形態では、第１と第２と第３のインダクタンス部品Ｌ６１、Ｌ６２、Ｌ６４は、基板の主表面上に形成された受動電子部品である。更に具体的には、部品Ｌ６１、Ｌ６２、Ｌ６４は、表面実装部品(ＳＭＤ)である。【選択図】図１
2013125977.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子と、第２入力端子と、共通接続ノードと、出力端子と、前記第１入力端子と前記共通接続ノードとの間に接続された第１インダクタンス部品と、前記第２入力端子と前記共通接続ノードとの間に接続された第２インダクタンス部品とを具備する電力結合器であって、
前記出力電力結合器は、前記共通接続ノードと前記出力端子との間に接続された第３インダクタンス部品を更に具備する
ことを特徴とする電力結合器。
【請求項２】
請求項１において、
前記第１入力端子と前記第２入力端子と前記共通接続ノードと前記出力端子とは、基板の主表面上に形成されたものであり、
前記第１インダクタンス部品と前記第２インダクタンス部品と前記第３インダクタンス部品とは、前記基板の前記主表面上に形成された受動電子部品である
ことを特徴とする電力結合器。
【請求項３】
請求項２において、
前記基板は回路基板であり、前記第１インダクタンス部品と前記第２インダクタンス部品と前記第３インダクタンス部品は前記回路基板である前記基板の前記主表面上に配置された表面実装デバイスである
ことを特徴とする電力結合器。
【請求項４】
請求項３において、
前記第３インダクタンス部品は、少なくとも１ｎＨのインダクタンスを有する
ことを特徴とする電力結合器。
【請求項５】
請求項４において、
前記電力結合器は、第１容量部品と、第２容量部品と、第３容量部品と、第４容量部品とを更に具備して、
前記第１容量部品は前記第１入力端子と接地電位との間に接続され、前記第２容量部品は前記第２入力端子と前記接地電位との間に接続され、前記第３容量部品は前記共通接続ノードと前記接地電位との間に接続され、前記第４容量部品は前記共通接続ノードと前記出力端子との間に前記第３インダクタンス部品と直列に接続された
ことを特徴とする電力結合器。
【請求項６】
請求項５において、
前記電力結合器は、前記第１入力端子と前記第２入力端子との間に接続されたインピーダンス部品を更に具備する
ことを特徴とする電力結合器。
【請求項７】
請求項６において、
前記インピーダンス部品は、抵抗部品であることを特徴とする電力結合器。
【請求項８】
請求項２において、
前記基板は半導体基板であり、前記第１インダクタンス部品と前記第２インダクタンス部品と前記第３インダクタンス部品は前記半導体基板の前記主表面上に半導体製造プロセスによって形成された
ことを特徴とする電力結合器。
【請求項９】
請求項８において、
前記第３インダクタンス部品は、少なくとも１ｎＨのインダクタンスを有する
ことを特徴とする電力結合器。
【請求項１０】
請求項９において、
前記電力結合器は、第１容量部品と、第２容量部品と、第３容量部品と、第４容量部品とを更に具備して、
前記第１容量部品は前記第１入力端子と接地電位との間に接続され、前記第２容量部品は前記第２入力端子と前記接地電位との間に接続され、前記第３容量部品は前記共通接続ノードと前記接地電位との間に接続され、前記第４容量部品は前記共通接続ノードと前記出力端子との間に前記第３インダクタンス部品と直列に接続された
ことを特徴とする電力結合器。
【請求項１１】
請求項１０において、
前記電力結合器は、前記第１入力端子と前記第２入力端子との間に接続されたインピーダンス部品を更に具備する
ことを特徴とする電力結合器。
【請求項１２】
請求項１１において、
前記インピーダンス部品は、抵抗部品であることを特徴とする電力結合器。
【請求項１３】
第１ＲＦ電力増幅回路と、第２ＲＦ電力増幅回路と、電力結合器とを具備するＲＦ電力増幅器であって、
前記電力結合器は、第１入力端子と、第２入力端子と、共通接続ノードと、出力端子と、前記第１入力端子と前記共通接続ノードとの間に接続された第１インダクタンス部品と、前記第２入力端子と前記共通接続ノードとの間に接続された第２インダクタンス部品とを有して、
前記出力電力結合器の前記第１入力端子と前記第２入力端子とに、前記第１ＲＦ電力増幅回路の第１ＲＦ増幅出力信号と前記第２ＲＦ電力増幅回路の第２ＲＦ増幅出力信号とがそれぞれ供給され、
前記電力結合器は、前記共通接続ノードと前記出力端子との間に接続された第３インダクタンス部品を更に有して、
前記電力結合器の前記出力端子からは、前記ＲＦ電力増幅器のＲＦ増幅出力信号が生成される
ことを特徴とするＲＦ電力増幅器。
【請求項１４】
請求項１３において、
前記第１入力端子と前記第２入力端子と前記共通接続ノードと前記出力端子とは、基板の主表面上に形成されたものであり、
前記第１インダクタンス部品と前記第２インダクタンス部品と前記第３インダクタンス部品とは、前記基板の前記主表面上に形成された受動電子部品である
ことを特徴とするＲＦ電力増幅器。
【請求項１５】
請求項１４において、
前記基板は回路基板であり、前記第１インダクタンス部品と前記第２インダクタンス部品と前記第３インダクタンス部品は前記回路基板である前記基板の前記主表面上に配置された表面実装デバイスである
ことを特徴とするＲＦ電力増幅器。
【請求項１６】
請求項１５において、
前記第３インダクタンス部品は、少なくとも１ｎＨのインダクタンスを有する
ことを特徴とするＲＦ電力増幅器。
【請求項１７】
請求項１６において、
前記電力結合器は、第１容量部品と、第２容量部品と、第３容量部品と、第４容量部品とを更に具備して、
前記第１容量部品は前記第１入力端子と接地電位との間に接続され、前記第２容量部品は前記第２入力端子と前記接地電位との間に接続され、前記第３容量部品は前記共通接続ノードと前記接地電位との間に接続され、前記第４容量部品は前記共通接続ノードと前記出力端子との間に前記第３インダクタンス部品と直列に接続された
ことを特徴とするＲＦ電力増幅器。
【請求項１８】
請求項１７において、
前記電力結合器は、前記第１入力端子と前記第２入力端子との間に接続されたインピーダンス部品を更に具備する
ことを特徴とするＲＦ電力増幅器。
【請求項１９】
請求項１８において、
前記インピーダンス部品は、抵抗部品であることを特徴とするＲＦ電力増幅器。
【請求項２０】
請求項１４において、
前記基板は半導体基板であり、前記第１インダクタンス部品と前記第２インダクタンス部品と前記第３インダクタンス部品は前記半導体基板の前記主表面上に半導体製造プロセスによって形成された
ことを特徴とするＲＦ電力増幅器。
【請求項２１】
請求項２０において、
前記第３インダクタンス部品は、少なくとも１ｎＨのインダクタンスを有する
ことを特徴とするＲＦ電力増幅器。
【請求項２２】
請求項２１において、
前記電力結合器は、第１容量部品と、第２容量部品と、第３容量部品と、第４容量部品とを更に具備して、
前記第１容量部品は前記第１入力端子と接地電位との間に接続され、前記第２容量部品は前記第２入力端子と前記接地電位との間に接続され、前記第３容量部品は前記共通接続ノードと前記接地電位との間に接続され、前記第４容量部品は前記共通接続ノードと前記出力端子との間に前記第３インダクタンス部品と直列に接続された
ことを特徴とするＲＦ電力増幅器。
【請求項２３】
請求項２２において、
前記電力結合器は、前記第１入力端子と前記第２入力端子との間に接続されたインピーダンス部品を更に具備する
ことを特徴とするＲＦ電力増幅器。
【請求項２４】
請求項２３において、
前記インピーダンス部品は、抵抗部品であることを特徴とするＲＦ電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力結合器およびそれを使用したＲＦ電力増幅器に関し、特に電力損失を低減するのに有効な技術に関するものである。
【背景技術】
【０００２】
以前より、ウィルキンソン・パワー・コンバイナ(Wilkinson power combiner)と呼ばれる電力結合器が、ＲＦ電力増幅器に使用されている。単一の大きな電力増幅器を使用せずに、複数の小さな電力増幅器を使用することによって小さな電力増幅器の高い利得と広い周波数帯域と良好な位相線形性と低価格とを享受することを可能とするために、ウィルキンソン・パワー・コンバイナが使用される。
【０００３】
すなわち、ＲＦ電力増幅器では、ＲＦ(無線周波数)入力信号はウィルキンソン・パワー・デバイダ(Wilkinson power divider)と呼ばれる電力分割器によって分離された後、分離された複数のＲＦ入力信号は複数の電力増幅器の複数の入力端子に供給される。複数の電力増幅器の複数の出力端子の複数のＲＦ出力信号はウィルキンソン・パワー・コンバイナと呼ばれる電力結合器によって１つのＲＦ出力信号に結合される。従って、複数の電力増幅器は電力分割器と電力結合器とによって相互に分離されるので、複数の電力増幅器の１個が故障しても、残りの電力増幅器が動作を継続することが可能となる。
【０００４】
また更に、複数の電力増幅器の一方の電力増幅器の入力に９０°位相シフトを挿入して複数の電力増幅器の他方の電力増幅器の出力に９０°位相シフトを挿入することによって、一定の入力インピーダンスと奇数高調波のキャンセルを実現することが可能となる。更に、ウィルキンソン・パワー・コンバイナと呼ばれる電力結合器は１／４波長線路により製造され、２個以上の多入力と多出力に拡張可能である。
【０００５】
下記特許文献１と下記特許文献２には、アイソレータを使用することなく、広範囲の負荷インピーダンスで低歪と高効率とを実現する並列電力増幅器(Parallel Power Amplifier)もしくは平衡電力増幅器(Balanced Power Amplifier)を使用することが記載されている。この並列または平衡型の電力増幅器は複数の増幅経路を持ち、１つの入力端子の入力信号は入力電力分割器によって複数の増幅経路の入力に供給される。各増幅経路は増幅器と位相シフタとを含み、複数の増幅経路で増幅器の動作の位相が異なるように複数の増幅経路上に位相シフタが配置され、出力電力結合器によって複数の増幅経路の複数の出力を単一の出力に結合する。
【０００６】
一方、下記特許文献１と下記特許文献２に記載の並列または平衡型の電力増幅器においては、電力増幅器の出力とアンテナとの間のインピーダンスの不整合が生じても、平衡電力増幅器の全体のＡＣＰＲ(隣接チャンネル漏洩電力比)は良好に維持できる。その理由は、２つの増幅経路の一方の電力増幅器のインピーダンス変換がスミスチャート上で誘導性の回転となり、他方の電力増幅器のインピーダンス変換がスミスチャート上で容量性の回転となるためである。その結果、一方のインピーダンスが高インピーダンスになった場合、他方のインピーダンスは低インピーダンスとなって、合成信号の歪を補正することが可能となる。尚、ＡＣＰＲはAdjacent Channel Leakage Power Ratioの略である。
【０００７】
更に下記特許文献１と下記特許文献２には、冒頭で説明したようにウィルキンソン・パワー・コンバイナと呼ばれる電力結合器を１／４波長線路により構成するのではなく、インダクタ素子と容量素子の集中定数素子により構成することが記載されている。すなわち、携帯電話端末から基地局への送信動作(アップリンク)には略０．７〜１．９８ＧＨｚのＲＦ周波数が使用されているので、１／４波長線路の線路長は略数ｃｍと相当の長さとなり、電力増幅器の小型化に適切でない。一方、ウィルキンソン・パワー・デバイダと呼ばれる電力分割器およびウィルキンソン・パワー・コンバイナと呼ばれる電力結合器をインダクタ素子と容量素子の集中定数素子により構成することで、電力増幅器の小型化を実現することが可能となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１３５８２２号  公報
【特許文献２】特開２０１０−１３５９６１号  公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者等は本発明に先立って、ウィルキンソン・パワー・デバイダと呼ばれる電力分割器およびウィルキンソン・パワー・コンバイナと呼ばれる電力結合器を使用したＲＦ電力増幅器の開発に従事した。
【００１０】
本発明に先立った本発明者等による検討により、集中定数素子により構成されたウィルキンソン・パワー・コンバイナと呼ばれる電力結合器を使用したＲＦ電力増幅器においては、電力損失が大きく、電力付加効率(ＰＡＥ：Power Added Efficiency)が良好でないと言う問題が明らかされた。
【００１１】
図６は、本発明に先立って本発明者等によって検討された電力結合器を使用した平衡型のＲＦ電力増幅器の構成を示す図である。
【００１２】
図６に示す平衡型のＲＦ電力増幅器は、モノリシックマイクロ波集積回路(ＭＭＩＣ：monolithic microwave integrated circuit)１００とＲＦパワーモジュールのプリント回路基板(ＰＣＢ：printed circuit board)２００を含んでいる。
【００１３】
《モノリシックマイクロ波集積回路》
モノリシックマイクロ波集積回路(ＭＭＩＣ)１００は、第１ＲＦ電力増幅回路ＰＡ１、第２ＲＦ電力増幅回路ＰＡ２を含んでいる。第１ＲＦ電力増幅回路ＰＡ１と第２ＲＦ電力増幅回路ＰＡ２とは、それぞれ多段増幅回路で構成されている。図６では、第１ＲＦ電力増幅回路ＰＡ１の最終段増幅素子としてのソース接地電界効果トランジスタＱ１とゲート抵抗ＲＧ１および第２ＲＦ電力増幅回路ＰＡ２の最終段増幅素子としてのソース接地電界効果トランジスタＱ２とゲート抵抗ＲＧ２が示されている。共通のゲートバイアス電圧ＶＧが、ソース接地電界効果トランジスタＱ１とゲート入力端子とソース接地電界効果トランジスタＱ２とゲート入力端子に供給される。更に、第１ＲＦ電力増幅回路ＰＡ１のソース接地電界効果トランジスタＱ１とゲート入力端子と第２ＲＦ電力増幅回路ＰＡ２のソース接地電界効果トランジスタＱ２とゲート入力端子には、図示しない第１ＲＦ電力増幅回路ＰＡ１の中間段増幅回路の出力端子の第１ＲＦ増幅信号Ｖｉｎ１と図示しない第２ＲＦ電力増幅回路ＰＡ２の中間段増幅回路の出力端子の第２ＲＦ増幅信号Ｖｉｎ２とがそれぞれ供給される。尚、第１ＲＦ増幅信号Ｖｉｎ１と第２ＲＦ増幅信号Ｖｉｎ２とは、それぞれ図示しない第１結合容量と第２結合容量とを介してソース接地電界効果トランジスタＱ１とゲート入力端子とソース接地電界効果トランジスタＱ２とゲート入力端子に供給される。また、ソース接地電界効果トランジスタＱ１、Ｑ２は、モノリシックマイクロ波集積回路(ＭＭＩＣ)１００のシリコン基板に集積化されたＬＤ(Laterally Diffused)型ＮチャネルＭＯＳトランジスタである。
【００１４】
《ＲＦパワーモジュールのプリント回路基板》
ＲＦパワーモジュールのプリント回路基板(ＰＣＢ)２００は、第１負荷回路Ｌｏａｄ１、第２負荷回路Ｌｏａｄ２、第１出力整合回路Ｏｕｔ＿ＭＮ１、第２出力整合回路Ｏｕｔ＿ＭＮ２、第１出力位相シフタＯｕｔ＿ＰＳ１、第２出力位相シフタＯｕｔ＿ＰＳ２、出力電力結合器Ｏｕｔ＿ＰＣを含んでいる。
【００１５】
第１負荷回路Ｌｏａｄ１はＲＦチョークコイルとして機能するインダクタＬ７１と電源電圧Ｖddに含まれる電源リップル成分を減衰するデカップリング容量として機能する容量Ｃ７１を含み、第２負荷回路Ｌｏａｄ２もＲＦチョークコイルとして機能するインダクタＬ７２と電源電圧Ｖddに含まれる電源リップル成分を減衰するデカップリング容量として機能する容量Ｃ７２を含んでいる。インダクタＬ７１の一端に電源電圧Ｖddが供給されてインダクタＬ７１の他端はボンディングワイヤＷＢ１を介してソース接地電界効果トランジスタＱ１のドレイン出力端子に接続されて、インダクタＬ７２の一端に電源電圧Ｖddが供給されてインダクタＬ７２の他端はボンディングワイヤＷＢ２を介してソース接地電界効果トランジスタＱ２のドレイン出力端子に接続される。
【００１６】
第１出力整合回路Ｏｕｔ＿ＭＮ１と第２出力整合回路Ｏｕｔ＿ＭＮ２と第１出力位相シフタＯｕｔ＿ＰＳ１と第２出力位相シフタＯｕｔ＿ＰＳ２とは、ＲＦパワーモジュールのプリント回路基板(ＰＣＢ)２００の主表面に配置された複数のインダクタと複数の容量とを含んでいる。
【００１７】
ウィルキンソン・パワー・コンバイナとして構成された出力電力結合器Ｏｕｔ＿ＰＣでは、第１と第２の無損失集中定数回路が使用される。第１無損失集中定数回路は、ローパス型フィルタの容量Ｃ６１、インダクタＬ６１、容量Ｃ６３によって７０．５Ωのインピーダンスを持つように構成される。第２無損失集中定数回路も、ローパス型フィルタの容量Ｃ６２、インダクタＬ６２、容量Ｃ６３によって７０．５Ωのインピーダンスを持つように構成される。第１と第２の無損失集中定数回路は出力端子Ｏｕｔからの反射波を考慮するとそれぞれ９０°の位相を生成するので、第１と第２の無損失集中定数回路は第１入力端子Ｎ１と第２入力端子Ｎ２との間に１８０°の位相差を生成する。一方、第１入力端子と第２入力端子との間の１００Ωの抵抗Ｒ６１は第１出力端子と第２出力端子の間に０°の位相差を生成するので、第１入力端子Ｎ１と第２入力端子Ｎ２との間で１８０°の位相差の信号と０°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【００１８】
ウィルキンソン・パワー・コンバイナの出力電力結合器Ｏｕｔ＿ＰＣの２個のインダクタＬ６１、Ｌ６２の共通接続ノードＮ３において、第１ＲＦ電力増幅回路ＰＡ１の第１ＲＦ増幅出力信号と第２ＲＦ電力増幅回路ＰＡ２の第２ＲＦ増幅出力信号とは１つのＲＦ出力信号に結合される。共通接続ノードＮ３のＲＦ出力信号は、容量Ｃ６４と出力端子Ｏｕｔと図示しないデュプレクサとを介して携帯電話端末のアンテナに供給される。
【００１９】
尚、デュプレクサ(Duplexer)は、周波数分割デュプレックス(ＦＤＤ：Frequency Division Duplex)方式の携帯電話機において、送信動作と受信動作とを同時に実行するために送信アンテナと受信アンテナを１本のアンテナで共用した場合に、強力な送信波が受信機に流入して受信を妨げるのを防止するための部品である。具体的には、送信経路と受信経路とを電気的に分離するために、２つの異なる周波数帯域を持つ２つのフィルタを1つのアンテナ端子で共有することで実現される。
【００２０】
出力電力結合器Ｏｕｔ＿ＰＣの容量Ｃ６４は出力端子Ｏｕｔに接続されるデュプレクサとアンテナに電源電圧Ｖddの直流電圧が供給されないようにする一方、共通接続ノードＮ３のＲＦ出力信号を出力端子Ｏｕｔに接続されるデュプレクサとアンテナとに供給するための結合容量として機能する。
【００２１】
《電力結合器の機能を説明するスミスチャート》
図７は、図６に示した本発明に先立って本発明者等によって検討されたウィルキンソン・パワー・コンバイナとして構成された電力結合器Ｏｕｔ＿ＰＣの機能を説明するためのスミスチャートを示す図である。
【００２２】
図７では抵抗がゼロ(０)の点と抵抗が無限大(∞)の点を結ぶ直線上に、電力結合器Ｏｕｔ＿ＰＣの第１入力端子Ｎ１のインピーダンスＮ１が示されている。この第１入力端子Ｎ１のインピーダンスＮ１は、上述した直線上で抵抗がゼロ(０)の点と抵抗が２５Ωとの間の低いインピーダンスとなっている。その理由は、第１入力端子Ｎ１には第１出力整合回路Ｏｕｔ＿ＭＮ１と第１出力位相シフタＯｕｔ＿ＰＳ１が接続されているが、第１ＲＦ電力増幅回路ＰＡ１のソース接地電界効果トランジスタＱ１のドレイン出力端子の出力インピーダンスが出力端子Ｏｕｔのアンテナの入力インピーダンス５０Ωと比較して低いためである。
【００２３】
図７に示したように、電力結合器Ｏｕｔ＿ＰＣの第１入力端子Ｎ１のインピーダンスＮ１から出発して、インダクタＬ６１の作用によって、インピーダンスは定抵抗円の円弧上で時計方向に移動する。その際の移動量は、インダクタＬ６１のインピーダンスｊωＬ６１に対応するωＬ６１である。尚、ωは、角周波数である。
【００２４】
更に図７に示したように、電力結合器Ｏｕｔ＿ＰＣの共通接続ノードＮ３と接地電位ＧＮＤとの間に接続された容量Ｃ６３の作用によって、インピーダンスは定コンダクタンス円の円弧上で時計方向に移動する。その際の移動量は、容量Ｃ６３のアドミッタンスｊωＣ６３に対応するωＣ６３である。
【００２５】
従って、インダクタＬ６１による移動量ωＬ６１と容量Ｃ６３による移動量ωＣ６３の合計による移動先が、電力結合器Ｏｕｔ＿ＰＣの共通接続ノードＮ３のインピーダンスＮ３となる。
【００２６】
更に共通接続ノードＮ３と出力端子Ｏｕｔとの間には容量Ｃ６４が接続されているので、インピーダンスは定抵抗円の円弧上で反時計方向に移動する。その際の移動量は、容量Ｃ６４のアドミッタンスｊωＣ６４に対応するωＣ６４である。この容量Ｃ６４による最終出力インピーダンスが出力端子Ｏｕｔに接続されるデュプレクサの入力インピーダンスと整合することで、原理的には無損失のインピーダンス整合を実現することが可能となる。
【００２７】
しかし、本発明に先立った本発明者等による検討によって、上述の無損失のインピーダンス整合の原理にもかかわらず図６に示したように集中定数素子によって構成されたウィルキンソン・パワー・コンバイナの電力結合器を使用したＲＦ電力増幅器においては、電力損失が大きく電力付加効率が良好でないと言う問題が明らかされた。
【００２８】
図３の下欄は、図６に示した本発明に先立って本発明者等によって検討されたウィルキンソン・パワー・コンバイナとして構成された電力結合器Ｏｕｔ＿ＰＣの第１入力端子Ｎ１から共通接続ノードＮ３への信号伝達での変換損失が６．５ｄＢと大きいことを示したものである。
【００２９】
本発明者等が図６に示したように集中定数素子によって構成されたウィルキンソン・パワー・コンバイナの電力結合器の変換損失が大きい理由を検討したところ、以下のような原因が明らかとされた。
【００３０】
すなわち、図６に示したようにウィルキンソン・パワー・コンバイナとして構成された電力結合器Ｏｕｔ＿ＰＣのインダクタＬ６１、Ｌ６２は、その内部に寄生抵抗ｒ６１、ｒ６２を含むものである。具体的には、図６に示したＲＦパワーモジュールのプリント回路基板(ＰＣＢ)２００の第１出力整合回路Ｏｕｔ＿ＭＮ１と第２出力整合回路Ｏｕｔ＿ＭＮ２と第１出力位相シフタＯｕｔ＿ＰＳ１と第２出力位相シフタＯｕｔ＿ＰＳ２と出力電力結合器Ｏｕｔ＿ＰＣの複数のインダクタと複数の容量と抵抗等の受動部品は、表面実装デバイス(ＳＭＤ：Surface Mount Device)である。更に具体的には、この表面実装デバイス(ＳＭＤ)は「０６０３型」と呼ばれる表面実装デバイス(ＳＭＤ)であり、ＪＩＳ規格によれば０６０３型表面実装デバイスは長さ(Ｌ)が０．６ｍｍ、幅(Ｗ)が０．３ｍｍ、厚み(ｔ)が０．２３ｍｍの超小型電子部品である。尚、近年は、更に小型化された「０４０２型」と呼ばれる表面実装デバイス(ＳＭＤ)も採用され始めている。ＪＩＳ規格によれば、０４０２型表面実装デバイスは、長さ(Ｌ)が０．４ｍｍ、幅(Ｗ)が０．２ｍｍ、厚み(ｔ)が０．１３ｍｍの超小型電子部品である。
【００３１】
その結果、図６のウィルキンソン・パワー・コンバイナの電力結合器Ｏｕｔ＿ＰＣのインダクタＬ６１、Ｌ６２も表面実装デバイス(ＳＭＤ)である超小型チップインダクタ部品によって構成されている。従って、インダクタを構成するコイルの断面積も微小であるので、インダクタＬ６１、Ｌ６２の内部寄生抵抗ｒ６１、ｒ６２の抵抗値も大きくなる。インダクタＬ６１、Ｌ６２のインダクタンスを大きくするためにはコイルの線路長の長くなるので、インダクタＬ６１、Ｌ６２の内部寄生抵抗ｒ６１、ｒ６２の抵抗値は更に増大する。
【００３２】
一方、図６のウィルキンソン・パワー・コンバイナの電力結合器Ｏｕｔ＿ＰＣでは、図７に示したスミスチャートで第１入力端子Ｎ１のインピーダンスＮ１から共通接続ノードＮ３のインピーダンスＮ３へのインピーダンスの移動が必要である。しかし、第１入力端子Ｎ１のインピーダンスＮ１から出発してインダクタＬ６１の作用によってインピーダンスが定抵抗円の円弧上で時計方向に最初に移動する際に、移動の定抵抗円が抵抗ゼロ(０)に近接した低抵抗円となっている。このように低抵抗円の円弧上でインダクタによって大きな移動量で移動すると、インダクタの内部寄生抵抗で大きな電力損失が生じることが本発明に先立った本発明者等による検討によって明らかとされた。
【００３３】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【００３４】
従って、本発明の目的とするところは、電力結合器の電力損失を軽減することである。
【００３５】
また本発明の他の目的とするところは、電力結合器を使用したＲＦ電力増幅器の電力効率を改善することにある。
【００３６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３７】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００３８】
すなわち、本発明の代表的な実施の形態は、第１入力端子(Ｎ１)と、第２入力端子(Ｎ２)と、共通接続ノード(Ｎ３)と、出力端子(Ｏｕｔ)と、前記第１入力端子(Ｎ１)と前記共通接続ノード(Ｎ２)との間に接続された第１インダクタンス部品(Ｌ６１)と、前記第２入力端子(Ｎ２)と前記共通接続ノード(Ｎ３)との間に接続された第２インダクタンス部品(Ｌ６２)とを具備する電力結合器(Ｏｕｔ＿ＰＣ)である。
【００３９】
前記電力結合器(Ｏｕｔ＿ＰＣ)は、前記共通接続ノード(Ｎ３)と前記出力端子(Ｏｕｔ)との間に接続された第３インダクタンス部品(Ｌ６４)を更に具備することを特徴とするものである(図１参照)。
【発明の効果】
【００４０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００４１】
すなわち、本発明によれば、電力結合器の電力損失を軽減することができる。
【図面の簡単な説明】
【００４２】
【図１】図１は、本発明の実施の形態１によるウィルキンソン・パワー・コンバイナと呼ばれる電力結合器を使用した平衡型のＲＦ電力増幅器の構成を示す図である。
【図２】図２は、図１に示す本発明の実施の形態１によるウィルキンソン・パワー・コンバイナとして構成された電力結合器Ｏｕｔ＿ＰＣの機能を説明するためのスミスチャートを示す図である。
【図３】図３は、図１に示した本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの電力結合器Ｏｕｔ＿ＰＣの損失と図６に示した本発明に先立って本発明者等により検討された出力電力結合器Ｏｕｔ＿ＰＣの損失とを示す図である。
【図４】図４は、図１に示した本発明の実施の形態１によるウィルキンソン・パワー・コンバイナと呼ばれる電力結合器を使用した平衡型ＲＦ電力増幅器１が周波数分割デュプレックス(ＦＤＤ)方式の携帯電話端末に搭載される様子を示す図である。
【図５】図５は、本発明の実施の形態２によるウィルキンソン・パワー・コンバイナと呼ばれる電力結合器を使用した平衡型のＲＦ電力増幅器の具体的な構成を示す図である。
【図６】図６は、本発明に先立って本発明者等によって検討された電力結合器を使用した平衡型のＲＦ電力増幅器の構成を示す図である。
【図７】図７は、図６に示した本発明に先立って本発明者等によって検討されたウィルキンソン・パワー・コンバイナとして構成された電力結合器Ｏｕｔ＿ＰＣの機能を説明するためのスミスチャートを示す図である。
【発明を実施するための形態】
【００４３】
１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００４４】
〔１〕本発明の代表的な実施の形態は、第１入力端子(Ｎ１)と、第２入力端子(Ｎ２)と、共通接続ノード(Ｎ３)と、出力端子(Ｏｕｔ)と、前記第１入力端子(Ｎ１)と前記共通接続ノード(Ｎ２)との間に接続された第１インダクタンス部品(Ｌ６１)と、前記第２入力端子(Ｎ２)と前記共通接続ノード(Ｎ３)との間に接続された第２インダクタンス部品(Ｌ６２)とを具備する電力結合器(Ｏｕｔ＿ＰＣ)である。
【００４５】
前記電力結合器(Ｏｕｔ＿ＰＣ)は、前記共通接続ノード(Ｎ３)と前記出力端子(Ｏｕｔ)との間に接続された第３インダクタンス部品(Ｌ６４)を更に具備することを特徴とするものである(図１参照)。
【００４６】
前記実施の形態によれば、電力結合器の電力損失を軽減することが可能となる。
【００４７】
好適な実施の形態では、前記第１入力端子(Ｎ１)と前記第２入力端子(Ｎ２)と前記共通接続ノード(Ｎ３)と前記出力端子(Ｏｕｔ)とは、基板の主表面上に形成されたものである。
【００４８】
前記第１インダクタンス部品(Ｌ６１)と前記第２インダクタンス部品(Ｌ６２)と前記第３インダクタンス部品(Ｌ６４)とは、前記基板の前記主表面上に形成された受動電子部品であることを特徴とするものである(図１参照)。
【００４９】
他の好適な実施の形態では、前記基板は回路基板(２００)であり、前記第１インダクタンス部品(Ｌ６１)と前記第２インダクタンス部品(Ｌ６２)と前記第３インダクタンス部品(Ｌ６４)は前記回路基板である前記基板の前記主表面上に配置された表面実装デバイス(ＳＭＤ)であることを特徴とするものである(図１参照)。
【００５０】
更に他の好適な実施の形態では、前記第３インダクタンス部品(Ｌ６４)は、少なくとも１ｎＨのインダクタンスを有することを特徴とするものである。
【００５１】
より好適な実施の形態による電力結合器(Ｏｕｔ＿ＰＣ)は、第１容量部品(Ｃ６１)と、第２容量部品(Ｃ６２)と、第３容量部品(Ｃ６３)と、第４容量部品(Ｃ６４)とを更に具備する。
【００５２】
前記第１容量部品(Ｃ６１)は前記第１入力端子(Ｎ１)と接地電位(ＧＮＤ)との間に接続され、前記第２容量部品(Ｃ６２)は前記第２入力端子(Ｎ２)と前記接地電位(ＧＮＤ)との間に接続される。前記第３容量部品(Ｃ６３)は前記共通接続ノード(Ｎ３)と前記接地電位(ＧＮＤ)との間に接続され、前記第４容量部品(Ｃ６４)は前記共通接続ノード(Ｎ３)と前記出力端子(Ｏｕｔ)との間に前記第３インダクタンス部品(Ｌ６４)と直列に接続されたことを特徴とするものである。
【００５３】
他のより好適な実施の形態による電力結合器(Ｏｕｔ＿ＰＣ)は、前記第１入力端子(Ｎ１)と前記第２入力端子(Ｎ２)との間に接続されたインピーダンス部品(Ｒ６１)を更に具備することを特徴とするものである。
【００５４】
更に他のより好適な実施の形態では、前記インピーダンス部品は、抵抗部品(Ｒ６１)であることを特徴とするものである。
【００５５】
別のより好適な実施の形態では、前記基板は半導体基板であり、前記第１インダクタンス部品(Ｌ６１)と前記第２インダクタンス部品(Ｌ６２)と前記第３インダクタンス部品(Ｌ６４)は前記半導体基板の前記主表面上に半導体製造プロセスによって形成されたことを特徴とするものである。
【００５６】
更に別のより好適な実施の形態は、前記第３インダクタンス部品(Ｌ６４)は、少なくとも１ｎＨのインダクタンスを有することを特徴とするものである。
【００５７】
具体的な実施の形態による電力結合器(Ｏｕｔ＿ＰＣ)は、第１容量部品(Ｃ６１)と、第２容量部品(Ｃ６２)と、第３容量部品(Ｃ６３)と、第４容量部品(Ｃ６４)とを更に具備する。
【００５８】
前記第１容量部品(Ｃ６１)は前記第１入力端子(Ｎ１)と接地電位(ＧＮＤ)との間に接続され、前記第２容量部品(Ｃ６２)は前記第２入力端子(Ｎ２)と前記接地電位(ＧＮＤ)との間に接続される。前記第３容量部品(Ｃ６３)は前記共通接続ノード(Ｎ３)と前記接地電位(ＧＮＤ)との間に接続され、前記第４容量部品(Ｃ６４)は前記共通接続ノード(Ｎ３)と前記出力端子(Ｏｕｔ)との間に前記第３インダクタンス部品(Ｌ６４)と直列に接続されたことを特徴とするものである。
【００５９】
他の具体的な実施の形態による電力結合器(Ｏｕｔ＿ＰＣ)は、前記第１入力端子(Ｎ１)と前記第２入力端子(Ｎ２)との間に接続されたインピーダンス部品(Ｒ６１)を更に具備することを特徴とするものである。
【００６０】
最も具体的な実施の形態では、前記インピーダンス部品は、抵抗部品(Ｒ６１)であることを特徴とするものである。
【００６１】
〔２〕本発明の別の観点の代表的な実施の形態は、第１ＲＦ電力増幅回路(ＰＡ１)と、第２ＲＦ電力増幅回路(ＰＡ２)と、電力結合器(Ｏｕｔ＿ＰＣ)とを具備するＲＦ電力増幅器である。
【００６２】
前記電力結合器(Ｏｕｔ＿ＰＣ)は、第１入力端子(Ｎ１)と、第２入力端子(Ｎ２)と、共通接続ノード(Ｎ３)と、出力端子(Ｏｕｔ)と、前記第１入力端子(Ｎ１)と前記共通接続ノード(Ｎ２)との間に接続された第１インダクタンス部品(Ｌ６１)と、前記第２入力端子(Ｎ２)と前記共通接続ノード(Ｎ３)との間に接続された第２インダクタンス部品(Ｌ６２)とを有する。
【００６３】
前記出力電力結合器の前記第１入力端子(Ｎ１)と前記第２入力端子(Ｎ２)とに、前記第１ＲＦ電力増幅回路(ＰＡ１)の第１ＲＦ増幅出力信号と前記第２ＲＦ電力増幅回路(ＰＡ２)の第２ＲＦ増幅出力信号とがそれぞれ供給される。
【００６４】
前記電力結合器(Ｏｕｔ＿ＰＣ)は、前記共通接続ノード(Ｎ３)と前記出力端子(Ｏｕｔ)との間に接続された第３インダクタンス部品(Ｌ６４)を更に有する。
【００６５】
前記電力結合器(Ｏｕｔ＿ＰＣ)の前記出力端子(Ｏｕｔ＿ＰＣ)からは、前記ＲＦ電力増幅器のＲＦ増幅出力信号が生成されることを特徴とするものである(図１参照)。
【００６６】
前記実施の形態によれば、電力結合器を使用したＲＦ電力増幅器の電力効率を改善することができる。
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００６７】
［実施の形態１］
《電力結合器およびＲＦ電力増幅器の構成》
図１は、本発明の実施の形態１によるウィルキンソン・パワー・コンバイナと呼ばれる電力結合器を使用した平衡型のＲＦ電力増幅器の構成を示す図である。
【００６８】
図１に示した本発明の実施の形態１による平衡型のＲＦ電力増幅器は、モノリシックマイクロ波集積回路(ＭＭＩＣ)１００とＲＦパワーモジュールのプリント回路基板(ＰＣＢ)２００を含んでいる。
【００６９】
《モノリシックマイクロ波集積回路》
図１に示したモノリシックマイクロ波集積回路(ＭＭＩＣ)１００は、第１ＲＦ電力増幅回路ＰＡ１、第２ＲＦ電力増幅回路ＰＡ２を含んでいる。第１ＲＦ電力増幅回路ＰＡ１と第２ＲＦ電力増幅回路ＰＡ２とは、それぞれ多段増幅回路によって構成されている。
【００７０】
図１でも、第１ＲＦ電力増幅回路ＰＡ１の最終段増幅素子としてのソース接地電界効果トランジスタＱ１とゲート抵抗ＲＧ１および第２ＲＦ電力増幅回路ＰＡ２の最終段増幅素子としてのソース接地電界効果トランジスタＱ２とゲート抵抗ＲＧ２とが示されている。共通のゲートバイアス電圧ＶＧが、ソース接地電界効果トランジスタＱ１とゲート入力端子とソース接地電界効果トランジスタＱ２とゲート入力端子に供給される。更に第１ＲＦ電力増幅回路ＰＡ１のソース接地電界効果トランジスタＱ１とゲート入力端子と第２ＲＦ電力増幅回路ＰＡ２のソース接地電界効果トランジスタＱ２とゲート入力端子には、図示しない第１ＲＦ電力増幅回路ＰＡ１の中間段増幅回路の出力端子の第１ＲＦ増幅信号Ｖｉｎ１と図示しない第２ＲＦ電力増幅回路ＰＡ２の中間段増幅回路の出力端子の第２ＲＦ増幅信号Ｖｉｎ２とがそれぞれ供給される。尚、第１ＲＦ増幅信号Ｖｉｎ１と第２ＲＦ増幅信号Ｖｉｎ２とは、それぞれ図示しない第１結合容量と第２結合容量とを介してソース接地電界効果トランジスタＱ１とゲート入力端子とソース接地電界効果トランジスタＱ２とゲート入力端子に供給される。また、ソース接地電界効果トランジスタＱ１、Ｑ２は、モノリシックマイクロ波集積回路(ＭＭＩＣ)１００のシリコン基板に集積化されたＬＤ型ＮチャネルＭＯＳトランジスタである。
【００７１】
《ＲＦパワーモジュールのプリント回路基板》
図１に示したＲＦパワーモジュールのプリント回路基板(ＰＣＢ)２００は、第１負荷回路Ｌｏａｄ１、第２負荷回路Ｌｏａｄ２、第１出力整合回路Ｏｕｔ＿ＭＮ１、第２出力整合回路Ｏｕｔ＿ＭＮ２、第１出力位相シフタＯｕｔ＿ＰＳ１、第２出力位相シフタＯｕｔ＿ＰＳ２、出力電力結合器Ｏｕｔ＿ＰＣを含んでいる。
【００７２】
第１負荷回路Ｌｏａｄ１はＲＦチョークコイルとして機能するインダクタＬ７１と電源電圧Ｖddに含まれる電源リップル成分を減衰するデカップリング容量として機能する容量Ｃ７１を含み、第２負荷回路Ｌｏａｄ２もＲＦチョークコイルとして機能するインダクタＬ７２と電源電圧Ｖddに含まれる電源リップル成分を減衰するデカップリング容量として機能する容量Ｃ７２を含んでいる。インダクタＬ７１の一端に電源電圧Ｖddが供給されてインダクタＬ７１の他端はボンディングワイヤＷＢ１を介してソース接地電界効果トランジスタＱ１のドレイン出力端子に接続されて、インダクタＬ７２の一端に電源電圧Ｖddが供給されてインダクタＬ７２の他端はボンディングワイヤＷＢ２を介してソース接地電界効果トランジスタＱ２のドレイン出力端子に接続される。
【００７３】
図１に示した第１出力整合回路Ｏｕｔ＿ＭＮ１と第２出力整合回路Ｏｕｔ＿ＭＮ２と第１出力位相シフタＯｕｔ＿ＰＳ１と第２出力位相シフタＯｕｔ＿ＰＳ２と出力電力結合器Ｏｕｔ＿ＰＣは、ＲＦパワーモジュールのプリント回路基板(ＰＣＢ)２００の主表面に配置された複数のインダクタと複数の容量と抵抗とを含んでいる。これらの受動部品は、上述の「０６０３型」または「０４０２型」と呼ばれる表面実装デバイス(ＳＭＤ)によって構成されている。
【００７４】
図１のウィルキンソン・パワー・コンバイナとして構成された出力電力結合器Ｏｕｔ＿ＰＣでも、第１と第２の無損失集中定数回路が使用される。第１無損失集中定数回路は、ローパス型フィルタの容量Ｃ６１、インダクタＬ６１、容量Ｃ６３によって７０．５Ωのインピーダンスを持つように構成される。第２無損失集中定数回路も、ローパス型フィルタの容量Ｃ６２、インダクタＬ６２、容量Ｃ６３によって７０．５Ωのインピーダンスを持つように構成される。第１と第２の無損失集中定数回路はそれぞれ９０°の位相を生成するので、第１と第２の無損失集中定数回路は第１入力端子Ｎ１と第２入力端子Ｎ２との間に１８０°の位相差を生成する。一方、第１入力端子と第２入力端子との間の１００Ωの抵抗Ｒ６１は第１出力端子と第２出力端子の間に０°の位相差を生成するので、第１入力端子Ｎ１と第２入力端子Ｎ２との間で１８０°の位相差の信号と０°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【００７５】
図１のウィルキンソン・パワー・コンバイナの出力電力結合器Ｏｕｔ＿ＰＣの２個のインダクタＬ６１、Ｌ６２の共通接続ノードＮ３においても、第１ＲＦ電力増幅回路ＰＡ１の第１ＲＦ増幅出力信号と第２ＲＦ電力増幅回路ＰＡ２の第２ＲＦ増幅出力信号とは１つのＲＦ出力信号に結合される。図１に示した本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの出力電力結合器Ｏｕｔ＿ＰＣにおいては、特にインダクタＬ６４が共通接続ノードＮ３と出力端子Ｏｕｔの間に容量Ｃ６４と直列接続されている。従って、共通接続ノードＮ３のＲＦ出力信号は、インダクタＬ６４と容量Ｃ６４と出力端子Ｏｕｔと図示しないデュプレクサとを介して携帯電話端末のアンテナに供給される。特に、図１の本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの出力電力結合器Ｏｕｔ＿ＰＣに追加されたインダクタＬ６４のインダクタンスは、少なくとも１ｎＨ以上の値を有するものである。それに対してＲＦパワーモジュールのプリント回路基板(ＰＣＢ)２００の通常の信号配線の寄生インダクタンスが０．１ｎＨ〜０．４ｎＨと比較すると、インダクタＬ６４の１ｎＨ以上の値のインダクタンスは極めて大きなものである。
【００７６】
更に、図１の本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの出力電力結合器Ｏｕｔ＿ＰＣでは、第１の無損失集中定数回路のインダクタＬ６１と共通接続ノードＮ３と出力端子Ｏｕｔの間のインダクタＬ６４との合計のインダクタンスの値は、図６の本発明に先立って本発明者等により検討された出力電力結合器Ｏｕｔ＿ＰＣのインダクタＬ６１の単一のインダクタンスの値と実質的に等しく設定される。
【００７７】
また、図１の本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの出力電力結合器Ｏｕｔ＿ＰＣでは、第２の無損失集中定数回路のインダクタＬ６２と共通接続ノードＮ３と出力端子Ｏｕｔの間のインダクタＬ６４との合計のインダクタンスの値は、図６の本発明に先立って本発明者等により検討された出力電力結合器Ｏｕｔ＿ＰＣのインダクタＬ６２の単一のインダクタンスの値と実質的に等しく設定される。
【００７８】
従って、図１に示した本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの出力電力結合器Ｏｕｔ＿ＰＣの第１の無損失集中定数回路のインダクタＬ６１と第２の無損失集中定数回路のインダクタＬ６２とは、図６の本発明に先立って本発明者等により検討された出力電力結合器Ｏｕｔ＿ＰＣの対応するインダクタＬ６１、Ｌ６２よりも小さなインダクタンスに設定されている。その結果、図１に示した本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの出力電力結合器Ｏｕｔ＿ＰＣのインダクタＬ６１、Ｌ６２は、図６の本発明に先立って本発明者等により検討された出力電力結合器Ｏｕｔ＿ＰＣの対応するインダクタＬ６１、Ｌ６２よりも短い線路長を有するコイルによって構成されている。従って、図１に示した本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの出力電力結合器Ｏｕｔ＿ＰＣのインダクタＬ６１、Ｌ６２は、図６の本発明に先立って本発明者等により検討された出力電力結合器Ｏｕｔ＿ＰＣの対応するインダクタＬ６１、Ｌ６２よりも低い抵抗値の内部寄生抵抗ｒ６１、ｒ６２を有している。
【００７９】
《電力結合器の機能を説明するスミスチャート》
図２は、図１に示す本発明の実施の形態１によるウィルキンソン・パワー・コンバイナとして構成された電力結合器Ｏｕｔ＿ＰＣの機能を説明するためのスミスチャートを示す図である。
【００８０】
図２でも抵抗がゼロ(０)の点と抵抗が無限大(∞)の点を結ぶ直線上に、電力結合器Ｏｕｔ＿ＰＣの第１入力端子Ｎ１のインピーダンスＮ１が示されている。この第１入力端子Ｎ１のインピーダンスＮ１は、上述の直線上で抵抗がゼロ(０)の点と抵抗が２５Ωとの間の低いインピーダンスとなっている。その理由は、第１入力端子Ｎ１には第１出力整合回路Ｏｕｔ＿ＭＮ１と第１出力位相シフタＯｕｔ＿ＰＳ１が接続されているが、第１ＲＦ電力増幅回路ＰＡ１のソース接地電界効果トランジスタＱ１のドレイン出力端子の出力インピーダンスが低いためである。
【００８１】
図２に示したように、電力結合器Ｏｕｔ＿ＰＣの第１入力端子Ｎ１のインピーダンスＮ１から出発して、インダクタＬ６１の作用によって、インピーダンスは定抵抗円の円弧上で時計方向に移動する。その際の移動量は、インダクタＬ６１のインピーダンスｊωＬ６１に対応するωＬ６１である。尚、ωは、角周波数である。特に図１に示した本発明の実施の形態１による出力電力結合器Ｏｕｔ＿ＰＣの第１の無損失集中定数回路のインダクタＬ６１は、図６の本発明に先立って本発明者等により検討された出力電力結合器Ｏｕｔ＿ＰＣの対応するインダクタＬ６１より小さなインダクタンスに設定されているので、図２のスミスチャートでの移動量ωＬ６１の大きさは図７のスミスチャートでの移動量ωＬ６１よりも小さなものとなる。
【００８２】
更に図２に示したように、電力結合器Ｏｕｔ＿ＰＣの共通接続ノードＮ３と接地電位ＧＮＤとの間に接続された容量Ｃ６３の作用によって、インピーダンスは定コンダクタンス円の円弧上で時計方向に移動する。その際の移動量は、容量Ｃ６３のアドミッタンスｊωＣ６３に対応するωＣ６３である。
【００８３】
更に、特に図１に示した本発明の実施の形態１による出力電力結合器Ｏｕｔ＿ＰＣに追加されたインダクタＬ６４の作用によって、インピーダンスは定抵抗円の円弧上で時計方向に移動する。その際の移動量は、インダクタＬ６４のインピーダンスｊωＬ６４に対応するωＬ６４である。
【００８４】
従って、インダクタＬ６１による移動量ωＬ６１と容量Ｃ６３による移動量ωＣ６３とインダクタＬ６４による移動量ωＬ６４の合計による移動先が、電力結合器Ｏｕｔ＿ＰＣのインダクタＬ６４と容量Ｃ６４の共通接続ノードＮ４のインピーダンスＮ４となる。更に、共通接続ノードＮ４と出力端子Ｏｕｔとの間には容量Ｃ６４が接続されているので、インピーダンスは定抵抗円の円弧上で反時計方向に移動する。その際の移動量は、容量Ｃ６４のアドミッタンスｊωＣ６４に対応するωＣ６４である。この容量Ｃ６４による最終出力インピーダンスが出力端子Ｏｕｔに接続されるデュプレクサの入力インピーダンスと整合することで、原理的には無損失のインピーダンス整合を実現することが可能となる。
【００８５】
尚、図２のスミスチャートでの共通接続ノードＮ４のインピーダンスＮ４は、図７のスミスチャートでの共通接続ノードＮ３のインピーダンスＮ３と一致するものである。
【００８６】
一方、図１に示す本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの電力結合器Ｏｕｔ＿ＰＣにおいても、図２に示したスミスチャートにおいて第１入力端子Ｎ１のインピーダンスＮ１から共通接続ノードＮ４のインピーダンスＮ４へのインピーダンスの移動が必要である。しかし、抵抗のゼロ(０)に近接した低抵抗円の円弧上でのインダクタＬ６１による移動量ωＬ６１を図２と図７で比較すると、図２のスミスチャートでの移動量ωＬ６１の大きさは図７のスミスチャートでの移動量ωＬ６１よりも小さなものとなる。従って、図１に示す本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの電力結合器Ｏｕｔ＿ＰＣの電力損失を、図６に示した本発明に先立って本発明者等により検討された出力電力結合器Ｏｕｔ＿ＰＣの電力損失よりも低減することが可能となる。その結果、図１に示す本発明の実施の形態１によるＲＦ電力増幅器の電力効率を、図６に示した本発明に先立って本発明者等によって検討されたＲＦ電力増幅器の電力効率よりも改善することが可能となる。
【００８７】
また、図１に示す本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの電力結合器Ｏｕｔ＿ＰＣにおいては、図２のスミスチャートの上でインダクタＬ６４のインピーダンスｊωＬ６４による移動ωＣ６４に際しても、電力損失が発生することは否定できない。しかし、この移動量ωＣ６４の移動の際に、移動の定抵抗円が抵抗ゼロ(０)から相当離間した高抵抗円となっているので、移動量ωＣ６４の移動の際の電力損失は極めて小さなものである。
【００８８】
図３は、図１に示した本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの電力結合器Ｏｕｔ＿ＰＣの損失と図６に示した本発明に先立って本発明者等により検討された出力電力結合器Ｏｕｔ＿ＰＣの損失とを示す図である。
【００８９】
図３の上欄は、図１に示した本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの電力結合器Ｏｕｔ＿ＰＣにおける第１入力端子Ｎ１から共通接続ノードＮ４への信号伝達での変換損失が５．１ｄＢであることを示したものである。
【００９０】
図３の上欄に示した図１の本発明の実施の形態１による電力結合器Ｏｕｔ＿ＰＣの変換損失５．１ｄＢは、図３の下欄に示した図６の本発明に先立って本発明者等によって検討された電力結合器Ｏｕｔ＿ＰＣの変換損失６．５ｄＢよりも相当小さいことが理解される。
【００９１】
更に、図１に示す本発明の実施の形態１によるウィルキンソン・パワー・コンバイナの電力結合器Ｏｕｔ＿ＰＣにおいては、第２入力端子Ｎ２から共通接続ノードＮ４への信号伝達においても、第１入力端子Ｎ１から共通接続ノードＮ４への信号伝達と同様に、小さなインダクタンスに設定された第２の無損失集中定数回路のインダクタＬ６２の作用により、電力損失を低減することが可能となる。
【００９２】
《ＲＦ電力増幅器の携帯電話端末への搭載》
図４は、図１に示した本発明の実施の形態１によるウィルキンソン・パワー・コンバイナと呼ばれる電力結合器を使用した平衡型ＲＦ電力増幅器１が周波数分割デュプレックス(ＦＤＤ)方式の携帯電話端末に搭載される様子を示す図である。
【００９３】
図４に示すように周波数分割デュプレックス(ＦＤＤ)方式の携帯電話端末は、図１に示した本発明の実施の形態１による平衡型ＲＦ電力増幅器１と、無線周波数信号処理集積回路(ＲＦＩＣ)２と、デュプレクサ３と、アンテナ(ＡＮＴ)４を含んでいる。
【００９４】
無線周波数信号処理集積回路(ＲＦＩＣ)２は、送信信号処理回路(ＴＸ−ＳＰＣ)２１と、低雑音増幅器(ＬＮＡ)２２と、受信信号処理回路(ＲＸ−ＳＰＣ)２３と、デジタルインターフェース(ＤｉｇＲＦ−ＩＦ)２４を含んでいる。デジタルインターフェース(ＤｉｇＲＦ−ＩＦ)２４に図示しないベースバンド信号処理ユニットから送信ベースハンドデジタル信号が供給される一方、デジタルインターフェース(ＤｉｇＲＦ−ＩＦ)２４は図示しないベースバンド信号処理ユニットに受信ベースハンドデジタル信号を供給する。
【００９５】
デジタルインターフェース(ＤｉｇＲＦ−ＩＦ)２４からの送信ベースハンドデジタル信号は送信信号処理回路(ＴＸ−ＳＰＣ)２１の内部のデジタル・アナログ変換器(ＤＡＣ)によって送信ベースハンドアナログ信号に変換され、送信ベースハンドアナログ信号は送信信号処理回路(ＴＸ−ＳＰＣ)２１の内部のアップコンバータにより送信ＲＦ信号に変換される。送信信号処理回路(ＴＸ−ＳＰＣ)２１から生成される送信ＲＦ信号は、図１に示した本発明の実施の形態１による平衡型ＲＦ電力増幅器１のＲＦ信号入力端子に供給される。
【００９６】
平衡型ＲＦ電力増幅器１のＲＦ信号出力端子Ｏｕｔからの送信ＲＦ電力増幅信号がデュプレクサ３の内部の送信フィルタ３１を介してアンテナ(ＡＮＴ)４に供給されることによって、アンテナ(ＡＮＴ)４から基地局への送信電波が送信される。
【００９７】
アンテナ(ＡＮＴ)４によって受信される基地局からの受信ＲＦ信号は、デュプレクサ３の内部の受信フィルタ３２を介して無線周波数信号処理集積回路(ＲＦＩＣ)２の低雑音増幅器(ＬＮＡ)２２の入力端子に供給される。周波数分割デュプレックス(ＦＤＤ)方式を実現するために、デュプレクサ３の内部の受信フィルタ３２の受信周波数帯域は、デュプレクサ３の内部の送信フィルタ３１の送信周波数帯域より高い周波数帯域に設定されている。低雑音増幅器(ＬＮＡ)２２の出力端子から生成される受信ＲＦ増幅信号は、受信信号処理回路(ＲＸ−ＳＰＣ)２３の内部のダウンコンバータにより受信ベースハンドアナログ信号に変換される。受信ベースハンドアナログ信号は受信信号処理回路(ＲＸ−ＳＰＣ)２３の内部のアナログ・デジタル変換器(ＡＤＣ)によって受信ベースハンドデジタル信号に変換されて、受信ベースハンドデジタル信号はデジタルインターフェース(ＤｉｇＲＦ−ＩＦ)２４を介して図示しないベースバンド信号処理ユニットに供給される。
【００９８】
図４に示した周波数分割デュプレックス(ＦＤＤ)方式の携帯電話端末では、アンテナ(ＡＮＴ)４のインピーダンスは５０Ωと高いのに対して、デュプレクサ３の内部の送信フィルタ３１の入力インピーダンスはアンテナ(ＡＮＴ)４のインピーダンス５０Ωより低い入力インピーダンスとなる。しかし、このような状況でも、図１に示した本発明の実施の形態１による平衡型ＲＦ電力増幅器のウィルキンソン・パワー・コンバイナの電力結合器Ｏｕｔ＿ＰＣは、デュプレクサ３の内部の送信フィルタ３１と良好なインピーダンス整合特性と低い電力損失とを実現することが可能である。
【００９９】
［実施の形態２］
《電力結合器およびＲＦ電力増幅器の具体的な構成》
図５は、本発明の実施の形態２によるウィルキンソン・パワー・コンバイナと呼ばれる電力結合器を使用した平衡型のＲＦ電力増幅器の具体的な構成を示す図である。
【０１００】
図５に示す本発明の実施の形態２によるＲＦ電力増幅器モジュールＨＰＡ＿ＭＤは、入力電力分割器Ｉｎ＿ＰＤ、第１入力位相シフタＩｎ＿ＰＳ１、第２入力位相シフタＩｎ＿ＰＳ２、第１入力整合回路Ｉｎ＿ＭＮ１、第２入力整合回路Ｉｎ＿ＭＮ２、第１ＲＦ電力増幅回路ＰＡ１、第２ＲＦ電力増幅回路ＰＡ２を含んでいる。図５に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤは、更に、第１出力整合回路Ｏｕｔ＿ＭＮ１、第２出力整合回路Ｏｕｔ＿ＭＮ２、第１出力位相シフタＯｕｔ＿ＰＳ１、第２出力位相シフタＯｕｔ＿ＰＳ２、出力電力結合器Ｏｕｔ＿ＰＣを含んでいる。
【０１０１】
入力端子ＩｎのＲＦ入力信号は入力電力分割器Ｉｎ＿ＰＤによって第１入力位相シフタＩｎ＿ＰＳ１の入力端子と第２入力位相シフタＩｎ＿ＰＳ２の入力端子に供給され、第１入力位相シフタＩｎ＿ＰＳ１の出力信号と第２入力位相シフタＩｎ＿ＰＳ２の出力信号は第１入力整合回路Ｉｎ＿ＭＮ１の入力端子と第２入力整合回路Ｉｎ＿ＭＮ２の入力端子にそれぞれ供給される。第１入力整合回路Ｉｎ＿ＭＮ１の出力信号と第２入力整合回路Ｉｎ＿ＭＮ２の出力信号は、第１ＲＦ電力増幅回路ＰＡ１の入力端子と第２ＲＦ電力増幅回路ＰＡ２の入力端子にそれぞれ供給される。第１ＲＦ電力増幅回路ＰＡ１の出力信号と第２ＲＦ電力増幅回路ＰＡ２の出力信号とは、第１出力整合回路Ｏｕｔ＿ＭＮ１の入力端子と第２出力整合回路Ｏｕｔ＿ＭＮ２の入力端子にそれぞれ供給される。第１出力整合回路Ｏｕｔ＿ＭＮ１の出力信号と第２出力整合回路Ｏｕｔ＿ＭＮ２の出力信号は、第１出力位相シフタＯｕｔ＿ＰＳ１の入力端子と第２出力位相シフタＯｕｔ＿ＰＳ２の入力端子にそれぞれ供給される。第１出力位相シフタＯｕｔ＿ＰＳ１の出力信号と第２出力位相シフタＯｕｔ＿ＰＳ２の出力信号は出力電力結合器Ｏｕｔ＿ＰＣの第１入力端子と第２入力端子にそれぞれ供給され、出力電力結合器Ｏｕｔ＿ＰＣの出力端子ＯｕｔからＲＦ増幅出力信号が生成される。
【０１０２】
入力電力分割器Ｉｎ＿ＰＤは、入力端子と第１出力端子と第２出力端子を含むウィルキンソン・パワー・ディバイダによって構成されている。良く知られているようにウィルキンソン・パワー・ディバイダでは、入力端子と第１出力端子の間に第１マイクロストリップ・ラインまたは第１無損失集中定数回路が接続され、入力端子と第２出力端子の間に第２マイクロストリップ・ラインまたは第２無損失集中定数回路が接続され、第１出力端子と第２出力端子との間に抵抗が接続される。入力端子に接続される入力信号源の出力インピーダンスが５０Ωとすれば、第１と第２のマイクロストリップ・ラインは５０Ω×(２)１／２＝７０．５Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、抵抗Ｒ１１は２×５０Ω＝１００Ωの抵抗値を持つ。ＧＳＭ８００またはＧＳＭ８５０のＧＳＭ方式の携帯電話端末のＲＦ周波数は略１ＧＨｚであるので、１／４波長(λ／４)のマイクロストリップ・ラインのライン長は略４．５ｃｍと極めて長くなってしまう。従って、図５に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの入力電力分割器Ｉｎ＿ＰＤでは、第１と第２の無損失集中定数回路が使用される。第１無損失集中定数回路は、ローパス型フィルタの容量Ｃ１０、インダクタＬ１１、容量Ｃ１１によって７０．５Ωのインピーダンスを持つように構成されている。また、第２無損失集中定数回路も、ローパス型フィルタの容量Ｃ１０、インダクタＬ１２、容量Ｃ１２によって７０．５Ωのインピーダンスを持つように構成される。第１と第２の無損失集中定数回路は出力端子Ｏｕｔからの反射波を考慮するとそれぞれ９０°の位相を生成するので、第１と第２の無損失集中定数回路は第１出力端子と第２出力端子との間に１８０°の位相差を生成する。一方、第１出力端子と第２出力端子の間の１００Ωの抵抗Ｒ１１は第１出力端子と第２出力端子の間に０°の位相差を生成するので、第１出力端子と第２出力端子の間で１８０°の位相差の信号と０°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【０１０３】
ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの入力端子Ｉｎに入力容量Ｃ０１の一端が接続される一方、入力容量Ｃ０１の他端に入力電力分割器Ｉｎ＿ＰＤの入力端子が接続されている。入力電力分割器Ｉｎ＿ＰＤの第１出力端子に第１入力位相シフタＩｎ＿ＰＳ１の入力端子が接続され、入力電力分割器Ｉｎ＿ＰＤの第２出力端子に第２入力位相シフタＩｎ＿ＰＳ２の入力端子が接続されている。第１入力位相シフタＩｎ＿ＰＳ１は容量Ｃ２１とインダクタＬ1によって＋４５°の位相を生成するように構成され、第２入力位相シフタＩｎ＿ＰＳ２はインダクタＬ２２と容量Ｃ２２とによって−４５°の位相を生成するように構成されている。
【０１０４】
第１入力位相シフタＩｎ＿ＰＳ１の出力端子には第１入力整合回路Ｉｎ＿ＭＮ１の入力端子が接続され、第２入力位相シフタＩｎ＿ＰＳ２の出力端子には第２入力整合回路Ｉｎ＿ＭＮ２の入力端子が接続される。第１入力整合回路Ｉｎ＿ＭＮ１は容量Ｃ３１とインダクタＬ３１とによって構成され、入力電力分割器Ｉｎ＿ＰＤおよび第１入力位相シフタＩｎ＿ＰＳ１の比較的高い出力インピーダンスと第１ＲＦ電力増幅回路ＰＡ１の比較的低い入力インピーダンスとの間を整合する機能を持っている。第２入力整合回路Ｉｎ＿ＭＮ２も容量Ｃ３２とインダクタＬ３２とによって構成され、入力電力分割器Ｉｎ＿ＰＤおよび第２入力位相シフタＩｎ＿ＰＳ２の比較的高い出力インピーダンスと第２ＲＦ電力増幅回路ＰＡ２の比較的低い入力インピーダンスとの間を整合する機能を持っている。
【０１０５】
初段ＲＦ増幅器Ａ１と次段ＲＦ増幅器Ａ２と最終段ＲＦ増幅器Ａ３によって構成された第１ＲＦ電力増幅回路ＰＡ１は第１入力位相シフタＩｎ＿ＰＳ１の出力端子のＲＦ信号を増幅して、第１ＲＦ増幅信号を第１出力整合回路Ｏｕｔ＿ＭＮ１の入力端子に供給する。初段ＲＦ増幅器Ａ１と次段ＲＦ増幅器Ａ２と最終段ＲＦ増幅器Ａ３によって構成された第２ＲＦ電力増幅回路ＰＡ２も第２入力位相シフタＩｎ＿ＰＳ２の出力端子のＲＦ信号を増幅して、第２ＲＦ増幅信号を第２出力整合回路Ｏｕｔ＿ＭＮ２の入力端子に供給する。
【０１０６】
第１出力整合回路Ｏｕｔ＿ＭＮ１はインダクタＬ４１と容量Ｃ４１とによって構成され、第１ＲＦ電力増幅回路ＰＡ１の最終段ＲＦ増幅器Ａ３の比較的低い出力インピーダンスと第１出力位相シフタＯｕｔ＿ＰＳ１および出力電力結合器Ｏｕｔ＿ＰＣの比較的高い入力インピーダンスとの間を整合する機能を持っている。第２出力整合回路Ｏｕｔ＿ＭＮ１はインダクタＬ４２と容量Ｃ４２とによって構成され、第２ＲＦ電力増幅回路ＰＡ２の最終段ＲＦ増幅器Ａ３の比較的低い出力インピーダンスと第２出力位相シフタＯｕｔ＿ＰＳ２および出力電力結合器Ｏｕｔ＿ＰＣの比較的高い入力インピーダンスとの間を整合する機能を持っている。
【０１０７】
第１出力位相シフタＯｕｔ＿ＰＳ１はインダクタＬ５１と容量Ｃ５１によって−４５°の位相を生成するように構成され、第２入力位相シフタＩｎ＿ＰＳ２は容量Ｃ５２Ａ、Ｃ５２ＢとインダクタＬ５２によって＋４５°の位相を生成するように構成されている。尚、第２入力位相シフタＩｎ＿ＰＳ２において、インダクタＬ５２と直列に容量Ｃ５２Ｂが接続されているのは、下記の理由によるものである。すなわち、第１ＲＦ電力増幅回路ＰＡ１の最終段ＲＦ増幅器Ａ３の出力直流電圧が、第１出力整合回路Ｏｕｔ＿ＭＮ１のインダクタＬ４１と第１出力位相シフタＯｕｔ＿ＰＳ１のインダクタＬ５１と出力電力結合器Ｏｕｔ＿ＰＣの抵抗Ｒ５１と第２出力位相シフタＯｕｔ＿ＰＳ２のインダクタＬ５２とを介して接地電位ＧＮＤに短絡されるのを防止するためである。
【０１０８】
出力電力結合器Ｏｕｔ＿ＰＣは、第１入力端子と第２入力端子と出力端子を含むウィルキンソン・パワー・コンバイナによって構成されている。良く知られているようにウィルキンソン・パワー・コンバイナでは、第１入力端子と出力端子の間に第１マイクロストリップ・ラインまたは第１無損失集中定数回路が接続され、第２入力端子と出力端子の間に第２マイクロストリップ・ラインまたは第２無損失集中定数回路が接続され、第１入力端子と第２入力端子の間に抵抗が接続される。出力端子に接続される負荷の入力インピーダンスが５０Ωとすれば、第１と第２のマイクロストリップ・ラインは５０Ω×(２)１／２＝７０．５Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、抵抗Ｒ６１は２×５０Ω＝１００Ωの抵抗値を持つ。
【０１０９】
ＧＳＭ８００、ＧＳＭ８５０のＧＳＭ方式の携帯電話端末のＲＦ周波数は略１ＧＨｚであるので、１／４波長(λ／４)のマイクロストリップ・ラインのライン長は略４．５ｃｍと極めて長くなってしまう。従って、図５に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの出力電力結合器Ｏｕｔ＿ＰＣでは、第１と第２の無損失集中定数回路が使用される。第１無損失集中定数回路は、ローパス型フィルタの容量Ｃ６１、インダクタＬ６１、容量Ｃ６３によって７０．５Ωのインピーダンスを持つように構成される。第２無損失集中定数回路も、ローパス型フィルタの容量Ｃ６２、インダクタＬ６２、容量Ｃ６３によって７０．５Ωのインピーダンスを持つように構成される。第１と第２の無損失集中定数回路はそれぞれ９０°の位相を生成するので、第１と第２の無損失集中定数回路は第１入力端子と第２入力端子の間に１８０°の位相差を生成する。一方、第１入力端子と第２入力端子との間の１００Ωの抵抗Ｒ６１は第１出力端子と第２出力端子の間に０°の位相差を生成するので、第１入力端子と第２入力端子との間で１８０°の位相差の信号と０°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。更に、図５に示した出力電力結合器Ｏｕｔ＿ＰＣにおいては、図１の本発明の実施の形態１と全く同様に、第１無損失集中定数回路のインダクタＬ６１と第２無損失集中定数回路のインダクタＬ６２との共通接続ノードと出力端子Ｏｕｔの間にインダクタＬ６４が容量Ｃ６４と直列接続されている。更に、図５に示した本発明の実施の形態２による出力電力結合器Ｏｕｔ＿ＰＣにおいても、図１の本発明の実施の形態１と全く同様にインダクタＬ６４のインダクタンスは少なくとも１ｎＨ以上の値を有するものである。
【０１１０】
その結果、図５に示した出力電力結合器Ｏｕｔ＿ＰＣによれば、図１の本発明の実施の形態１と全く同様に、電力損失よりも低減することが可能となる。更に図５に示した本発明の実施の形態２による平衡型ＲＦ電力増幅器によれば、電力効率の改善が可能となる。
【０１１１】
尚、図５に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤでは、第１と第２のＲＦ電力増幅回路ＰＡ１、ＰＡ２の初段ＲＦ増幅器Ａ１と次段ＲＦ増幅器Ａ２と最終段ＲＦ増幅器Ａ３の各電力増幅パワートランジスタは、シリコン半導体基板に製造されたＬＤ型ＮチャネルパワーＭＯＳトランジスタによって構成されたものである。また、入力電力分割器Ｉｎ＿ＰＤ、第１と第２の入力位相シフタＩｎ＿ＰＳ１〜２、第１と第２の入力整合回路Ｉｎ＿ＭＮ１〜２の複数のインダクタと複数の容量と抵抗とは、シリコン半導体基板に製造されたスパイラルインダクタと金属・絶縁体・金属(ＭＩＭ：Metal Insulator Metal)の積層構造容量と絶縁膜上に形成された多結晶シリコン層による抵抗器によってそれぞれ形成されている。更に、第１と第２の出力整合回路Ｏｕｔ＿ＭＮ１〜２、第１と第２の出力位相シフタＯｕｔ＿ＰＳ１〜２、出力電力結合器Ｏｕｔ＿ＰＣに含まれた複数の容量と複数のインダクタと複数の抵抗は、ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤのプリント回路基板(ＰＣＢ)２００の主表面に配置された上述の「０６０３型」と呼ばれる表面実装デバイス(ＳＭＤ)により構成されたものである。
【０１１２】
更に図５に示した本発明の実施の形態２によるウィルキンソン・パワー・コンバイナと呼ばれる電力結合器を使用した平衡型のＲＦ電力増幅器は、図１と図４に示した本発明の実施の形態１と全く同様に、周波数分割デュプレックス(ＦＤＤ)方式の携帯電話端末のデュプレクサを駆動することが可能となるものである。
【０１１３】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなくその要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１１４】
例えば、図５に示した本発明の実施の形態２によるＲＦ電力増幅器モジュールＨＰＡ＿ＭＤにおいて、第１と第２のＲＦ電力増幅回路ＰＡ１、ＰＡ２の初段ＲＦ増幅器Ａ１と次段ＲＦ増幅器Ａ２と最終段ＲＦ増幅器Ａ３の各電力増幅パワートランジスタは、シリコン半導体基板に製造されたＬＤ型ＮチャネルパワーＭＯＳトランジスタによって構成されることに限定されるものではない。例えば、これらの電力増幅トランジスタは、ＧａＡｓ等の化合物半導体基板に製造されたヘテロ接合バイポーラトランジスタやＭＥＳＦＥＴ等を使用することが可能である。
【０１１５】
更に、図５に示した本発明の実施の形態２によるＲＦ電力増幅器モジュールＨＰＡ＿ＭＤにおいて、以下の実施の態様を採用することも可能である。すなわち、入力電力分割器Ｉｎ＿ＰＤ、第１と第２の入力位相シフタＩｎ＿ＰＳ１〜２、第１と第２の入力整合回路Ｉｎ＿ＭＮ１〜２の複数のインダクタと複数の容量と抵抗は、ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤのプリント回路基板(ＰＣＢ)２００の主表面に配置された上述の「０６０３型」または「０４０２型」と呼ばれる表面実装デバイス(ＳＭＤ)により構成することも可能である。
【０１１６】
更に、図５に示した本発明の実施の形態２において、第１と第２の出力整合回路Ｏｕｔ＿ＭＮ１〜２、第１と第２の出力位相シフタＯｕｔ＿ＰＳ１〜２、出力電力結合器Ｏｕｔ＿ＰＣに含まれた複数の容量と複数のインダクタと複数の抵抗は、ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤのプリント回路基板(ＰＣＢ)２００の主表面に配置された表面実装デバイス(ＳＭＤ)により構成されることに限定されるものではない。例えば、複数の容量と複数のインダクタと複数の抵抗は、シリコン半導体基板や化合物半導体基板に製造されたスパイラルインダクタと金属・絶縁体・金属(ＭＩＭ)の積層構造容量と絶縁膜上に形成された多結晶シリコン層による抵抗器によってそれぞれ形成されることも可能である。尚、これらの複数の容量と複数のインダクタと複数の抵抗は、半導体製造プロセスによって形成されるものである。
【０１１７】
また更に本発明のＲＦ電力増幅器は、２つの信号経路に複数の位相シフタを具備するや並列電力増幅器や平衡電力増幅器にのみ限定されるものではない。すなわち、本発明のＲＦ電力増幅器は、入力電力分割器と２つの信号経路の２つのＲＦ増幅器と出力電力結合器とを具備するが、２つの信号経路に複数の位相シフタを具備しない単純な並列電力増幅器にも適用することが可能である。
【符号の説明】
【０１１８】
１００…モノリシックマイクロ波集積回路(ＭＭＩＣ)
２００…プリント配線基板(ＰＣＢ)
ＰＡ１…第１ＲＦ電力増幅器
ＰＡ２…第２ＲＦ電力増幅器
Ｌｏａｄ１…第１負荷回路
Ｌｏａｄ２…第２負荷回路
Ｏｕｔ＿ＰＳ１…第１出力位相シフタ
Ｏｕｔ＿ＰＳ２…第２出力位相シフタ
Ｏｕｔ＿ＭＮ１…第１出力整合回路
Ｏｕｔ＿ＭＮ２…第２出力整合回路
Ｏｕｔ＿ＰＣ…出力電力結合器
Ｌ６１、Ｌ６２、Ｌ６４…インダクタ
Ｃ６１、Ｃ６２、Ｃ６３、Ｃ６４…容量
ＨＰＡ＿ＭＤ…高出力ＲＦ電力増幅器モジュール
Ｉｎ＿ＰＤ…入力電力分割器
Ｉｎ＿ＰＳ１…第１入力位相シフタ
Ｉｎ＿ＰＳ２…第２入力位相シフタ
Ｉｎ＿ＭＮ１…第１入力整合回路
Ｉｎ＿ＭＮ２…  第２入力整合回路
【図１】
2013125977.tif 000003
【図２】
2013125977.tif 000004
【図３】
2013125977.tif 000005
【図４】
2013125977.tif 000006
【図５】
2013125977.tif 000007
【図６】
2013125977.tif 000008
【図７】
2013125977.tif 000009