(57)【要約】【課題】低ひずみ、低雑音、且つ小形な送信増幅器を得る。【解決手段】多段接続した増幅器のうちの少なくとも１段以上に、バイポーラトランジスタ３のコレクタ電極とベース電極との間に接続された抵抗９を備え、出力電源１０からインダクタ８および抵抗９を介してバイポーラトランジスタ３のベース電極に入力バイアスを供給する増幅器を備える。  バイポーラトランジスタ３の動作条件を決める入力バイアスを、抵抗９と出力電源１０とにより決定するので、バイアス回路によるひずみがバイポーラトランジスタ３に重畳されないため、低雑音な送信増幅器を実現することができる。  また、入力バイアスを供給するためだけにインダクタを設ける必要がないため、小形な送信増幅器を実現することができる。【選択図】図１
2013106252.tif 000002
【特許請求の範囲】
【請求項１】
出力電極がバイアス印加素子を介して出力電源に接続されている半導体増幅素子を用いて構成した増幅器を多段接続した送信増幅器において、
上記半導体増幅素子の出力電極と入力電極との間に接続された抵抗を備え、
上記出力電源から上記バイアス印加素子および上記抵抗を介して上記半導体増幅素子の入力電極に入力バイアスを供給する増幅器を、上記多段接続した増幅器のうちのいずれか少なくとも１段以上に備えたことを特徴とする送信増幅器。
【請求項２】
出力電極がバイアス印加素子を介して出力電源に接続されている半導体増幅素子を用いて構成した増幅器を多段接続した送信増幅器において、
入力電源と上記半導体増幅素子の入力電極との間に接続され、抵抗と一つの半導体素子の接続からなる一定電圧供給回路を備え、
上記入力電源から上記一定電圧供給回路を介して上記半導体増幅素子の入力電極に入力バイアスを供給する増幅器を、上記多段接続した増幅器のうちのいずれか少なくとも１段以上に備えたことを特徴とする送信増幅器。
【請求項３】
出力電極がバイアス印加素子を介して出力電源に接続されている半導体増幅素子を用いて構成した増幅器を多段接続した送信増幅器において、
入力電源と上記半導体増幅素子の入力電極との間に接続され、抵抗と一つの半導体素子の接続からなる一定電圧供給回路と、
上記入力電源と上記半導体増幅素子の入力電極との間に接続され、抵抗と複数の半導体素子の接続からなるバイアス回路とを備え、
上記バイアス回路の半導体素子が線形動作する上記半導体増幅素子の低出力電力時は、上記入力電源から上記バイアス回路を介して上記半導体増幅素子の入力電極に入力バイアスを供給し、
上記バイアス回路の半導体素子が非線形動作する上記半導体増幅素子の高出力電力時は、上記入力電源から上記一定電圧供給回路を介して上記半導体増幅素子の入力電極に入力バイアスを供給する増幅器を、上記多段接続した増幅器のうちのいずれか少なくとも１段以上に備えたことを特徴とする送信増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、地上マイクロ波通信、移動体通信等に使用される高周波信号を増幅する送信増幅器に関する。
【背景技術】
【０００２】
地上マイクロ波通信、移動体通信で使用される送信増幅器においては、高効率、低ひずみ、高利得、低雑音且つ温度変化の少ない特性を小形に実現することが要求されている。そのため、ＡＢ級動作のエミッタ接地バイポーラトランジスタを用い、このバイポーラトランジスタの動作条件を決定するためのベースバイアス回路と接続する構成が用いられることがある。
【０００３】
図５は従来例１による高出力増幅器を示す回路図であり、図において、高出力増幅器は、高周波入力端子１０１、入力整合回路１０２、バイポーラトランジスタ１０３、出力整合回路１０４、高周波出力端子１０５、ベースバイアス回路１０６、高周波用のバイパスコンデンサ１１３、入力バイアス印加用のインダクタ１１４、出力バイアス印加用のインダクタ１１５、および出力電源１１６により構成される。
【０００４】
また、ベースバイアス回路１０６は、トランジスタ１０７，１１０、抵抗１０８，１０９、制御用電源１１１、および入力電源１１２により構成される。
【０００５】
次に動作について説明する。
高周波入力端子１０１から入力された高周波信号は、入力整合回路１０２を介してバイポーラトランジスタ１０３により増幅された後、出力整合回路１０４を介して高周波出力端子１０５から出力される。バイポーラトランジスタ１０３の出力バイアスは、出力バイアス印加用のインダクタ１１５を介し、出力電源１１６から供給される。また、バイポーラトランジスタ１０３の動作条件を決定するベースバイアス回路１０６から出力される入力バイアスは、入力バイアス印加用のインダクタ１１４を介し、一定の電源電圧が供給される入力電源１１２から供給される。
【０００６】
ベースバイアス回路１０６により、ＡＢ級を実現する動作条件とすることにより、バイポーラトランジスタ１０３は、高効率と低ひずみ特性を実現することができる。また、入力バイアス印加用のインダクタ１１４を用いることによって、ベースバイアス回路１０６から生じる低周波雑音を除去することができるため、バイポーラトランジスタ１０３から構成される増幅器は、低雑音特性を実現することができる（下記特許文献１）。
【０００７】
図６は従来例２によるバイアス回路を示す回路図であり、図において、ベースバイアス回路１２１は、トランジスタ１２２，１２５，１２７，１２９、コンデンサ１２３、および抵抗１２４，１２６，１２８により構成される。また、入力バイアス印加用の抵抗１３０が接続される。
その他の図５と同一構成には、同一符号を付して重複する説明を省略する。
【０００８】
次に動作について説明する。
バイポーラトランジスタ１０３の動作条件を決定するベースバイアス回路１２１から出力される入力バイアスは、入力バイアス印加用の抵抗１３０を介し、一定の電源電圧が供給される入力電源１１２から供給される。ベースバイアス回路１２１によりＡＢ級を実現する動作条件とすることにより、バイポーラトランジスタ１０３は、高効率と低ひずみ特性を実現することができる。また、入力バイアス印加用の抵抗１３０を用いることによって、バイポーラトランジスタ１０３から構成される増幅器は、小形化を実現することができる（下記特許文献２）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−１００９３８号公報
【特許文献２】特開２００５−１０１７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来の送信増幅器は以上のように構成されているので、次のような課題がある。
従来例１の送信増幅器を用いた場合、入力バイアス印加用素子としてインダクタ１１４を用いるため、ベースバイアス回路１０６から生じる低周波雑音を除去し、低雑音特性を実現できる。しかし、チップ部品点数が増加するため、送信増幅器のサイズ増大とコスト増加が懸念される。
【００１１】
また、従来例２の送信増幅器を用いた場合、入力バイアス印加用素子として抵抗１３０を用いるため、チップ内蔵化は可能となり、送信増幅器の小形化を実現できる。しかし、高周波入力信号が入力バイアス印加用の抵抗１３０を介してベースバイアス回路１２１に漏れこみ、その結果、ベースバイアス回路１２１を構成する複数のトランジスタ１２２，１２５，１２７，１２９で生じる非線形動作時のひずみ成分がバイポーラトランジスタ１０３に重畳し、バイポーラトランジスタ１０３から構成される増幅器の雑音特性を劣化させることが懸念される。
【００１２】
本発明は上記のような課題を解決するためになされたもので、低ひずみ、低雑音、且つ小形な送信増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１３】
本発明の送信増幅器は、半導体増幅素子の出力電極と入力電極との間に接続された抵抗を備え、出力電源からバイアス印加素子および抵抗を介して半導体増幅素子の入力電極に入力バイアスを供給する増幅器を、多段接続した増幅器のうちのいずれか少なくとも１段以上に備えたものである。
【発明の効果】
【００１４】
本発明によれば、半導体増幅素子の動作条件を決める入力バイアスを、半導体増幅素子の出力電極と入力電極との間に接続された抵抗と出力電源とにより決定するので、バイアス回路によるひずみが半導体波増幅素子に重畳されないため、低雑音な送信増幅器を実現することができる。
また、入力バイアスを供給するためだけにインダクタを設ける必要がないため、小形な送信増幅器を実現することができる効果がある。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施の形態１による送信増幅器を示す回路図である。
【図２】送信増幅器の電力付加効率と受信帯域雑音のシミュレーション結果の一例を示す特性図である。
【図３】この発明の実施の形態２による送信増幅器を示す回路図である。
【図４】この発明の実施の形態３による送信増幅器を示す回路図である。
【図５】従来例１による高出力増幅器を示す回路図である。
【図６】従来例２によるバイアス回路を示す回路図である。
【図７】従来例３による高周波増幅回路を示す回路図である。
【発明を実施するための形態】
【００１６】
実施の形態１．
図１はこの発明の実施の形態１による送信増幅器を示す回路図であり、図において、この送信増幅器は、高周波入力端子１、入力整合回路２、１段目のバイポーラトランジスタ（半導体増幅素子）３、段間整合回路４、２段目のバイポーラトランジスタ（半導体増幅素子）５、出力整合回路６、高周波出力端子７、１段目用出力バイアス印加用のインダクタ（バイアス印加素子）８、１段目用入力バイアス供給用の抵抗９、１段目用の出力電源１０、ベースバイアス回路１１、入力電源１２、２段目用出力バイアス印加用のインダクタ（バイアス印加素子）１３、２段目用の出力電源１４により構成される。
【００１７】
より具体的に説明すると、１段目のバイポーラトランジスタ３のコレクタ電極（出力電極）がインダクタ８を介して出力電源１０に接続され、エミッタ電極がグランドに接地され、コレクタ電極とベース電極（入力電極）との間に抵抗９が接続される。また、２段目のバイポーラトランジスタ５のコレクタ電極がインダクタ１３を介して出力電源１４に接続され、エミッタ電極がグランドに接地され、ベース電極にベースバイアス回路１１が接続される。このベースバイアス回路１１は、従来から用いられる一般的な構成であり、例えば、図６に示したベースバイアス回路１２１である。
【００１８】
次に動作について説明する。
高周波入力端子１から入力された高周波信号は、入力整合回路２を介して１段目のバイポーラトランジスタ３により増幅され、段間整合回路４を介して２段目のバイポーラトランジスタ５により増幅された後、出力整合回路６を介して高周波出力端子７から出力される。１段目のバイポーラトランジスタ３の出力バイアスは、出力バイアス印加用のインダクタ８を介して出力電源１０から供給される。
【００１９】
また、バイポーラトランジスタ３の動作条件を決める入力バイアスは、バイポーラトランジスタ３のコレクタ電極およびベース電極間に装荷された抵抗９とインダクタ８とを介して出力電源１０から供給される。さらに、２段目のバイポーラトランジスタ５の出力バイアスは、出力バイアス印加用のインダクタ１３を介して出力電源１４から供給される。さらに、バイポーラトランジスタ５の動作条件を決定するベースバイアス回路１１から出力される入力バイアスは、一定の電源電圧が供給される入力電源１２から供給される。
【００２０】
図２は図１に示した回路を用いて実施した送信増幅器の電力付加効率（直流電力が高周波の出力電力に変換される効率）と受信帯域雑音のシミュレーション結果の一例を示したものである。横軸はコレクタ電極とベース電極間に装荷された抵抗９の抵抗値、縦軸は電力付加効率と受信帯域雑音であり、出力電力が２８．５ｄＢｍ時の値をプロットしたものである。
【００２１】
従来例３（図７）のベースバイアス回路を用いた場合、電力付加効率は４１．２％であり、受信帯域雑音は−１３１．５ｄＢｍ／Ｈｚである。図１に示した回路を適用し、抵抗９の抵抗値の最適化を図ることにより、電力付加効率を劣化させることなく、受信帯域雑音を低減できる領域が存在することが分かる。
【００２２】
なお、図２のシミュレーション結果の従来例３として適用されたベースバイアス回路を図７に示す。この従来例３は特開２００４−３４３２４４号公報として公開されている。図において、このベースバイアス回路１３１は、抵抗１３２，１３５，１３７，１４０，１４１、ダイオード１３３，１３４、トランジスタ１３６，１３９，１４２、コンデンサ１３８，１４３、リファレンス電源１４４、およびバイアス電源１４５により構成される。
【００２３】
以上のように、実施の形態１によれば、バイポーラトランジスタ３の動作条件を決める入力バイアスを、コレクタ電極とベース電極との間に装荷された抵抗９と出力電源１０とにより決定することによって、バイアス回路によるひずみがバイポーラトランジスタ３に重畳されないため、低雑音な送信増幅器を実現することができる。
【００２４】
また、バイアス回路とバイポーラトランジスタ３との間に装荷することが多い入力バイアス印加用のインダクタ１１４を設ける必要がないため、小形な送信増幅器を実現することができる。
【００２５】
なお、実施の形態１では、半導体増幅素子としてバイポーラトランジスタ３，５を適用したものを示したが、これに限らず、例えば、電界効果型トランジスタでも同様の効果を有する。
【００２６】
また、実施の形態１では、２段接続した送信増幅器の１段目の増幅器に、ベースバイアス回路１１の代わりに抵抗９を接続した構成について説明したが、これに限らず、多段接続した増幅器のうちのいずれか少なくとも１段以上に、ベースバイアス回路１１の代わりに抵抗９を接続した増幅器を備えても良く、同様の効果を有する。
【００２７】
さらに、実施の形態１では、ベースバイアス回路１１として図６に示したベースバイアス回路１２１を適用したものを示したが、これに限らず、例えば、図５に示したベースバイアス回路１０６や図７に示したベースバイアス回路１３１を適用しても良い。
【００２８】
実施の形態２．
図３はこの発明の実施の形態２による送信増幅器を示す回路図であり、図において、一定電圧供給回路２１は、入力電源１２とバイポーラトランジスタ３のベース電極との間に接続され、ベース電極に一定電圧の入力バイアスを供給するものである。
【００２９】
この一定電圧供給回路２１は、トランジスタのベース電極とコレクタ電極とを短絡したダイオード（半導体素子）２２、トランジスタのエミッタ電極とグランドとの間に接続された抵抗２３、バイポーラトランジスタ３のベース電極とトランジスタのコレクタ電極との間に接続された抵抗２４、および入力電源１２とトランジスタのコレクタ電極との間に接続された抵抗２５により構成される。
その他、抵抗９が設けられていないこと以外は、図１と同一であり、その同一構成には、同一符号を付して重複する説明を省略する。
【００３０】
次に動作について説明する。
高周波入力信号の流れは、実施の形態１と同一である。
また、バイポーラトランジスタ３の動作条件を決める入力バイアスは、一定電圧供給回路２１を介して入力電源１２から供給される。
【００３１】
一定電圧供給回路２１では、ダイオード２２の２端子間電圧と抵抗２３〜２５とによって決められた電圧がバイポーラトランジスタ３に印加されることになる。
【００３２】
従来例２における図６に示されたベースバイアス回路１２１では、複数のトランジスタ（半導体素子）１２２，１２５，１２７，１２９から構成されているため、その一つ一つにひずみが生じる可能性があり、ひずみが増大する可能性がある。
【００３３】
一方、実施の形態２の一定電圧供給回路２１では、一つのダイオード（半導体素子）２２のみによって構成されているため、ひずみが小さくなり、低雑音な送信増幅器を実現することができる。
【００３４】
ところで、移動体通信等に使用される送信増幅器においては、広いダイナミックレンジで高効率な特性を実現するために、出力電力レベルに応じた出力電源電圧制御手法を用いることがある。これは例えば、バイポーラトランジスタ３の出力電力レベルに応じて最適化された出力バイアスを出力電源１０，１４からバイポーラトランジスタ３のコレクタ電極に供給することで、高効率化を可能にするものである。
【００３５】
一方、実施の形態２では、一定電圧供給回路２１が出力電源１０，１４ではなく、入力電源１２に接続されているので，出力電源電圧制御手法による出力電源１０，１４の電圧変動に依存することなく、バイポーラトランジスタ３の動作条件を決定することができる。
【００３６】
以上のように、実施の形態２によれば、バイポーラトランジスタ３の動作条件を決める入力バイアスを、入力電源１２とバイポーラトランジスタ３のゲート電極との間に接続され、抵抗２３〜２５と一つのダイオード２２の接続からなる一定電圧供給回路２１により決定するので、ひずみが小さくなり、低雑音な送信増幅器を実現することができる。
【００３７】
また、一定電圧供給回路２１が低ひずみであることから、バイアス回路とバイポーラトランジスタ３との間に装荷することが多い入力バイアス印加用のインダクタ１１４を設ける必要がないため、小形な送信増幅器を実現することができる。
【００３８】
さらに、一定電圧供給回路２１が入力電源１２に接続されているので，出力電源電圧制御手法による出力電源１０，１４の電圧変動に依存することなく、バイポーラトランジスタ３の動作条件を決定することができる。
【００３９】
なお、実施の形態２では、２段接続した送信増幅器の１段目の増幅器に、ベースバイアス回路１１の代わりに、入力電源１２とバイポーラトランジスタ３のベース電極との間に一定電圧供給回路２１を接続した構成について説明したが、これに限らず、多段接続した増幅器のうちのいずれか少なくとも１段以上に、ベースバイアス回路１１の代わりに、入力電源１２とバイポーラトランジスタ３のベース電極との間に一定電圧供給回路２１を接続した増幅器を備えても良く、同様の効果を有する。
【００４０】
実施の形態３．
図４はこの発明の実施の形態３による送信増幅器を示す回路図であり、図において、ベースバイアス回路（バイアス回路）２６は、入力電源１２とバイポーラトランジスタ３のベース電極との間に接続され、ベース電極に入力バイアスを供給するものである。このベースバイアス回路２６は、従来から用いられる一般的な構成であり、例えば、図６に示したベースバイアス回路１２１である。
その他は図３と同一であり、その同一構成には、同一符号を付して重複する説明を省略する。
【００４１】
次に動作について説明する。
高周波入力信号の流れは、実施の形態１と同一である。
また、バイポーラトランジスタ３の動作条件を決める入力バイアスは、ベースバイアス回路２６と一定電圧供給回路２１とを介して入力電源１２から供給される。
【００４２】
ここで、バイポーラトランジスタ３のベース電流がほぼ一定状態で動作する低出力電力時には、例えば、図６に示したベースバイアス回路２６が支配的に入力バイアスを供給し、その入力バイアスにより動作条件が決定される。
【００４３】
一方、バイポーラトランジスタ３のベース電流が増加する高出力電力時には、ベースバイアス回路２６を構成するトランジスタによって電圧降下が生じ、ベースバイアス回路２６から供給される入力バイアスが変化する。その結果、一定電圧供給回路２１が支配的に入力バイアスを供給し、その入力バイアスにより動作条件が決定される。
【００４４】
よって、ベースバイアス回路２６から供給される入力バイアスによって動作条件が決まる電力レベルは低く、その条件下ではベースバイアス回路２６を構成するトランジスタは線形で動作するために、ベースバイアス回路２６からひずみ成分が生じることはない。一方、電力レベルが高くなれば、ベースバイアス回路２６を構成するトランジスタは非線形で動作するが、この場合、一定電圧供給回路２１によって動作条件が決まるので、ひずみが小さくなる。
【００４５】
以上のように、実施の形態３によれば、バイポーラトランジスタ３の動作条件を決める入力バイアスを、ベースバイアス回路２６のトランジスタが線形動作するバイポーラトランジスタ３の低出力電力時には、ベースバイアス回路２６により決定し、ベースバイアス回路２６のトランジスタが非線形動作するバイポーラトランジスタ３の高出力電力時には、一定電圧供給回路２１により決定するので、ひずみが小さくなり、低雑音な送信増幅器を実現することができる。
【００４６】
また、ベースバイアス回路２６が支配的な条件下では低ひずみであり、一定電圧供給回路２１が低ひずみであることから、バイアス回路とバイポーラトランジスタ３との間に装荷することが多い入力バイアス印加用のインダクタ１１４を設ける必要がないため、小形な送信増幅器を実現することができる。
【００４７】
さらに、一定電圧供給回路２１およびベースバイアス回路２６が入力電源１２に接続されているので，出力電源電圧制御手法による出力電源１０，１４の電圧変動に依存することなく、バイポーラトランジスタ３の動作条件を決定することができる。
【００４８】
なお、実施の形態３では、２段接続した送信増幅器の１段目の増幅器に、ベースバイアス回路１１の代わりに、入力電源１２とバイポーラトランジスタ３のベース電極との間に一定電圧供給回路２１およびベースバイアス回路２６を接続した構成について説明したが、これに限らず、多段接続した増幅器のうちのいずれか少なくとも１段以上に、ベースバイアス回路１１の代わりに、入力電源１２とバイポーラトランジスタ３のベース電極との間に一定電圧供給回路２１およびベースバイアス回路２６を接続した増幅器を備えても良く、同様の効果を有する。
【００４９】
さらに、実施の形態３では、ベースバイアス回路２６として図６に示したベースバイアス回路１２１を適用したものを示したが、これに限らず、例えば、図５に示したベースバイアス回路１０６や図７に示したベースバイアス回路１３１を適用しても良い。
【００５０】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。
【符号の説明】
【００５１】
１，１０１  高周波入力端子、２，１０２  入力整合回路、３，５  バイポーラトランジスタ（半導体増幅素子）、４  段間整合回路、６，１０４  出力整合回路、７，１０５  高周波出力端子、８，１３  インダクタ（バイアス印加素子）、９，２３〜２５，１０８，１０９，１２４，１２６，１２８，１３０，１３２，１３５，１３７，１４０，１４１  抵抗、１０，１４，１１６  出力電源、１１，１０６，１２１，１３１  ベースバイアス回路、１２，１１２  入力電源、２１  一定電圧供給回路、２２  ダイオード（半導体素子）、２６  ベースバイアス回路（バイアス回路）、１０３  バイポーラトランジスタ、１１１  制御用電源、１１３  バイパスコンデンサ、１１４，１１５  インダクタ、１３３，１３４  ダイオード、１０７，１１０，１２２，１２５，１２７，１２９，１３６，１３９，１４２  トランジスタ、１２３，１３８，１４３  コンデンサ、１４４  リファレンス電源、１４５  バイアス電源。
【図１】
2013106252.tif 000003
【図２】
2013106252.tif 000004
【図３】
2013106252.tif 000005
【図４】
2013106252.tif 000006
【図５】
2013106252.tif 000007
【図６】
2013106252.tif 000008
【図７】
2013106252.tif 000009