(57)【要約】【課題】従来のＩＰＭにおいては、半導体スイッチング素子の過電流保護回路としてフリップフロップを用いた回路を使用していたが、ノイズや微少幅の過電流時、フリップフロップにリセット信号が入るまで、長時間保護がかかってしまい、電力変換動作が不安定になるという課題があった。【解決手段】フリップフロップを用いずに、ノイズや過電流が発生している期間のみスイッチング素子をオンさせるためのソース電流注入用のスイッチ素子をオフさせ、動作状態と停止状態を切替可能な演算増幅器を動作状態としてスイッチング素子のゲート電圧を過電流が制限値以下になるような電圧に制御するようにした。【選択図】図１
2013214875.tif 000002
【特許請求の範囲】
【請求項１】
電流検出用補助素子を備えたＩＧＢＴと、ダイオードと、ドライバーＩＣで構成される電力変換回路用半導体装置であって、
前記ＩＧＢＴをオン状態にする場合には前記ドライバーＩＣの出力から前記ＩＧＢＴのゲートにソース電流を注入し、前記ＩＧＢＴをオフさせる場合には前記ドライバーＩＣの出力から前記ＩＧＢＴのゲートにシンク電流を供給する駆動回路内に、
外部制御回路からのオン信号指令に基づいてソース電流を出力するオン用スイッチと、外部制御回路からのオフ信号に基づいてシンク電流を出力するオフ用スイッチと、前記電流検出用補助素子の電流を電圧に変換する抵抗と、前記抵抗の電圧と第１の基準電圧とを入力としたコンパレータと、前記コンパレータの出力信号で動作と停止が切替可能な演算増幅器と、前記演算増幅器の出力電圧を決める第２の基準電圧と、を備え、前記演算増幅器の出力は前記オン用スイッチの出力と前記ドライバーＩＣの出力との間に接続され、前記抵抗の電圧が第１の基準電圧より大きい場合には、前記オン用スイッチをオフさせると共に、前記演算増幅器を動作状態とすることを特徴とする電力変換回路用半導体装置。
【請求項２】
前記コンパレータの出力に信号遅れ回路を接続し、前記信号遅れ回路の出力信号で、前記オン用スイッチの制御と前記演算増幅器の動作と停止の切替を行うことを特徴とする請求項１に記載の電力変換回路用半導体装置。
【請求項３】
前記演算増幅器の二つの入力の一方には前記第２の基準電圧を、他方にはドライバーＩＣの出力とグランド間に接続した抵抗分圧回路の分圧された電圧を、各々接続することを特徴とする請求項１又は２に記載の電力変換回路用半導体装置。
【請求項４】
前記コンパレータの出力に信号遅れ回路を接続し、前記信号遅れ回路の出力信号で、前記オン用スイッチの制御と前記演算増幅器の動作と停止の切替を行うことを特徴とする請求項３に記載の電力変換回路用半導体装置。
【請求項５】
前記第２の基準電圧として前記第１の基準電圧を用いることを特徴とする請求項１〜４の何れか１項に記載の電力変換回路用半導体装置。
【請求項６】
前記ＩＧＢＴの代わりに電界効果型トランジスタを用いたことを特徴とする請求項１〜５の何れか１項に記載の電力変換回路用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換回路用半導体装置に関し、特に過電流時にスイッチング素子を保護する駆動回路の制御技術に関する。
【背景技術】
【０００２】
図５に、特許文献１に示された従来の技術を用いた半導体装置の回路図を示す。主回路部２０はダイオードを逆並列接続したＩＧＢＴ２１〜２６で構成された３相ブリッジ回路であり、直流電源の正極Ｐと負極Ｎとの間に、ＩＧＢＴ２４と２１との直列回路と、ＩＧＢＴ２５と２２との直列回路と、ＩＧＢＴ２６と２３との直列回路とが、各々接続されている。各ＩＧＢＴ直列回路の直列接続点は直流−交流変換の場合は交流出力となり、交流−直流変換の場合は交流入力となる。各ＩＧＢＴには電流検出用の補助素子（センスＩＧＢＴとも呼ぶ）が接続される。ＩＧＢＴ２１に接続されたドライバーＩＣ０には、ＩＧＢＴ２１をオンオフさせるドライブ回路と過電流保護回路が内蔵されている。他のＩＧＢＴ２２〜２６についても同様のドライバーＩＣが接続されるが省略されている。この様な構成の半導体装置はＩＰＭ（Intelligent Power-Module）と呼ばれる。
【０００３】
以下に、ドライバーＩＣ０について構成と動作を説明する。ＩＧＢＴ２１をオンオフ駆動するための信号入力端子ＩＮは、オアゲート１１を介してオン信号時にＩＧＢＴ２１のゲートに駆動用電源３からソース電流を注入するためのオン用スイッチ１（ＰチャンネルＦＥＴ）のゲートに、またオフ信号時にＩＧＢＴ２１のゲートにシンク電流を供給するためのオフ用スイッチ２（ＮチャンネルＦＥＴ）のゲートに、各々接続されている。実際にはＩＧＢＴ２１のゲートと直列に抵抗が接続されるが省略されている。ここで端子ＩＮの信号がローレベルの時オン用スイッチ１はオン、オフ用スイッチ２はオフとなる。
【０００４】
過電流保護回路においては、電流検出用補助素子２７のエミッタをドライバーＩＣ０のＯＣ端子に入力し、このＯＣ端子とグランドとの間に抵抗５と６との直列回路を接続し、電流信号を電圧信号に変換する。抵抗５と６の直列接続点の電圧Ｖｉは基準電圧７の電圧Ｖｂ１とコンパレータ8で比較され、抵抗５と６の直列接続点の電圧Ｖｉが基準電圧７の電圧Ｖｂ１より大きくなると、コンパレータ８の出力はハイレベルとなり、フリップフロップ１０をセットして、出力端子Qをハイレベルにする。出力端子Ｑがハイレベルとなると、オアゲート１１の出力がハイレベルとなりオン用スイッチ１はオフとなると共に、演算増幅器９が動作状態となる。演算増幅器９の入力には、入力側に供給されている基準電圧７の電圧Ｖｂ１と電流検出回路４０の分圧抵抗５及び６で検出される電圧値Ｖｉとが入力され、これらの電圧が一致するようにゲート電圧ＶＧが減少されて、所定の固定電圧に収束される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−６２８６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように、従来の過電流制限方式では、電流検出用補助ＩＧＢＴ２７に流れる電流をドライバーＩＣ内に内蔵している分圧抵抗に流し、分圧抵抗で得られる電圧と基準電圧をコンパレータで比較し、分圧抵抗で得られる電圧が基準電圧を超える時にフリップフロップをセットし、フリップフロップの出力信号でオン用スイッチをオフすると共に、演算増幅器をオフ状態からオン状態に切替制御して、ＩＧＢＴのゲートに接続されるドライバーＩＣの出力端子ＯＵＴの電圧を演算増幅器でオン状態の電圧より低い電圧に制御する方式である。この方式の場合、分圧抵抗で得られる電圧が短時間でも基準電圧を超えるとフリップフロップがセットされてしまい、次に入力端子ＩＮにフリップフリップをリセットする電圧が入力されるまで、過電流制限状態が継続することになる。ノイズのような外乱が混入した場合にも同様の動作となる。
従って、本発明の課題は、短時間の過電流やノイズが消滅した場合には過電流制限機能が自動的に定常の動作状態に復帰できる過電流保護回路を提供することである。
【課題を解決するための手段】
【０００７】
上述の課題を解決するために、第1の発明においては、電流検出用補助素子を備えたＩＧＢＴと、ダイオードと、ドライバーＩＣで構成される電力変換回路用半導体装置であって、前記ＩＧＢＴをオン状態にする場合には前記ドライバーＩＣの出力から前記ＩＧＢＴのゲートにソース電流を注入し、前記ＩＧＢＴをオフさせる場合には前記ドライバーＩＣの出力から前記ＩＧＢＴのゲートにシンク電流を供給する駆動回路内に、外部制御回路からのオン信号指令に基づいてソース電流を出力するオン用スイッチと、外部制御回路からのオフ信号に基づいてシンク電流を出力するオフ用スイッチと、前記電流検出用補助素子の電流を電圧に変換する抵抗と、前記抵抗の電圧と第１の基準電圧とを入力としたコンパレータと、前記コンパレータの出力信号で動作と停止が切替可能な演算増幅器と、前記演算増幅器の出力電圧を決める第２の基準電圧と、を備え、前記演算増幅器の出力は前記オン用スイッチの出力と前記ドライバーＩＣの出力との間に接続され、前記抵抗の電圧が第１の基準電圧より大きい場合には、前記オン用スイッチをオフさせると共に、前記演算増幅器を動作状態とする。
【０００８】
第２の発明においては、第１の発明における、前記コンパレータの出力に信号遅れ回路を接続し、前記信号遅れ回路の出力信号で、前記オン用スイッチの制御と前記演算増幅器の動作と停止の切替を行う。
【０００９】
第３の発明においては、第１又は第2の発明における、前記演算増幅器の二つの入力の一方には前記第２の基準電圧を、他方にはドライバーＩＣの出力とグランド間に接続した抵抗分圧回路の分圧された電圧を、各々接続する。
第４の発明においては、第３の発明における、前記コンパレータの出力に信号遅れ回路を接続し、前記信号遅れ回路の出力信号で、前記オン用スイッチの制御と前記演算増幅器の動作と停止の切替を行う。
第５の発明においては、第１〜第４の発明における、前記第２の基準電圧として前記第１の基準電圧を用いる。
第６の発明においては、第１〜第５の発明における、前記ＩＧＢＴの代わりに電界効果型トランジスタを用いる。
【発明の効果】
【００１０】
本発明では、ＩＧＢＴの過電流を電圧信号に変換し、この信号と基準電圧とをコンパレータで比較し、ＩＧＢＴの電流を電圧信号に変換した電圧が基準電圧を超えている時のコンパレータの出力信号（ハイレベル）で、ＩＧＢＴをオンさせるためのオン用スイッチをオフさせると共に、演算増幅器を停止状態から動作状態に切替制御して、ＩＧＢＴのゲートに接続されるドライバーＩＣの出力端子ＯＵＴの電圧を演算増幅器でオン状態の電圧より低い電圧に制御している。このため、ＩＧＢＴの電流が過電流以下になると、ＩＧＢＴの電流を電圧信号に変換した電圧が小さくなり、コンパレータの出力信号は定常状態の信号（ローレベル）になり、ＩＧＢＴをオンさせるためのオン用スイッチをオン状態にすると共に、演算増幅器を動作状態から停止状態に切替制御する。
【００１１】
この結果、過電流が発生している時又はノイズが入っている時だけ、ＩＧＢＴをオンさせるためのオン用スイッチをオフさせると共に、演算増幅器を停止状態から動作状態に切替制御するため、誤動作の可能性がなくなる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】本発明の第３の実施例を示す回路図である。
【図４】本発明の第４の実施例を示す回路図である。
【図５】従来例を示す回路図である。
【図６】外乱（微小過電流）発生時のゲート電圧波形例である。
【発明を実施するための形態】
【００１３】
本発明の要点は、ＩＧＢＴの過電流を電圧信号に変換し、この信号と基準電圧とをコンパレータで比較し、ＩＧＢＴの電流を電圧信号に変換した電圧が基準電圧を超えている時のコンパレータの出力信号（ハイレベル）で、ＩＧＢＴをオンさせるためのオン用スイッチをオフさせると共に、演算増幅器を停止状態から動作状態に切替制御して、ＩＧＢＴのゲートに接続されるドライバーＩＣの出力端子ＯＵＴの電圧を演算増幅器でオン状態の電圧より低い電圧に制御している点である。
【実施例１】
【００１４】
図１に、本発明の第1の実施例を示す。主回路部２０はダイオードを逆並列接続したＩＧＢＴ２１〜２６で構成された３相ブリッジ回路であり、直流電源の正極Ｐと負極Ｎとの間に、ＩＧＢＴ２４と２１との直列回路と、ＩＧＢＴ２５と２２との直列回路と、ＩＧＢＴ２６と２３との直列回路とが、各々接続されている。各ＩＧＢＴ直列回路の直列接続点は直流−交流変換の場合は交流出力となり、交流−直流変換の場合は交流入力となる。各ＩＧＢＴには電流検出用の補助素子（センスＩＧＢＴとも呼ぶ）が接続される。ここでは、ＩＧＢＴ２１に接続された電流検出用の補助素子２７だけが記載されている。補助素子２７のコレクタはＩＧＢＴ２１のコレクタに、補助素子２７のゲートはＩＧＢＴ２１のゲートに、各々接続され、補助素子２７のエミッタはドライバーＩＣ０に接続される。ＩＧＢＴ２１に接続されたドライバーＩＣ０には、ＩＧＢＴ２１をオンオフさせるドライブ回路と過電流保護回路が内蔵されている。他のＩＧＢＴ２２〜２６についても同様のドライバーＩＣが接続されるが省略されている。
【００１５】
以下に、ドライバーＩＣ０について構成と動作を説明する。ＩＧＢＴ２１をオンオフ駆動するための信号入力端子ＩＮは、オアゲート１１を介してオン信号時にＩＧＢＴ２１のゲートに駆動用電源３からソース電流を注入するためのオン用スイッチ１（ＰチャンネルＦＥＴ）のゲートに、またオフ信号時にＩＧＢＴ２１のゲートにシンク電流を供給するためのオフ用スイッチ２（ＮチャンネルＦＥＴ）のゲートに、各々接続されている。ここで、実際にはＩＧＢＴ２１のゲートと直列に抵抗が接続されるが省略されている。ここで端子ＩＮの信号がローレベルの時オン用スイッチ１はオン、オフ用スイッチ２はオフとなる。
【００１６】
過電流保護は電流検出用補助素子２７のエミッタをドライバーＩＣ０のＯＣ端子に入力し、このＯＣ端子とグランドとの間に抵抗５と６との直列回路を接続し、電流信号を電圧信号に変換する。抵抗５と６の直列接続点の電圧Ｖｉは基準電圧７の電圧Ｖｂ１とコンパレータ8で比較され、抵抗５と６の直列接続点の電圧Ｖ１が基準電圧７の電圧Ｖｂ１より大きくなると、コンパレータ８の出力はハイレベルとなる。コンパレータ８の出力がハイレベルとなると、オアゲート１１の出力がハイレベルとなりオン用スイッチ１はオフとなると共に、演算増幅器９が動作状態となる。ここで、演算増幅器９は外部信号がハイレベルの時動作状態となり、ローレベルの時停止状態となる制御端子を備えている。演算増幅器９の入力には、入力側に供給されている基準電圧７の電圧Ｖｂ１と電流検出回路の分圧抵抗５及び６で検出される電圧値Ｖｉとが入力され、これらの電圧が一致するようにゲート電圧ＶＧが減少されて、所定の固定電圧に収束される。ここで、第１の基準電圧としての基準電圧７の代わりに電圧の違う第２の基準電圧を用いれば、動作点を変えることができる。従って、過電流が短時間に定常電流へと低下した場合には、オン用スイッチ１はオンとなり、演算増幅器９は停止状態となり、通常の動作状態となる。ノイズが混入した場合も同様にノイズがなくなれば、通常の状態へと自動的に復帰する。
【００１７】
図６に微小幅の過電流時のゲート電圧Ｖｇの動作波形を示す。５０がドライバーＩＣ０の入力ＩＮの電圧Ｖｉｎ、６０が微小幅の過電流信号、７０がフリップフロップがない場合（本発明）のゲート電圧波形、７１がフリップフロプがある場合（従来）のゲート電圧波形である。フリップフロップがある場合は過電流信号がなくなっても演算増幅器が動作状態にあるため、ゲート電圧はゆっくりと上昇する。またフリップフロップがない場合は、過電流信号がなくなると演算増幅器が停止状態となり、ソース電流注入用のオン用スイッチ１がオンとなり、ゲート電圧は急速に定常電圧まで上昇する。
【実施例２】
【００１８】
図２に、本発明の第２の実施例を示す。第１の実施例との違いは、コンパレータ８の出力に遅延回路１００が接続されている点である。ここで、遅延回路１００は、コンパレータ８の出力がローレベルからハイレベルに変化した時には立ち上がり時間を遅延させて出力をハイレベルに変化させ、ハイレベルからローレベルに変化した時には遅れ時間なくローレベルに変化させるオンディレータイマー回路で構成される。電流検出回路に短かい時間幅の信号が繰り返し入力されると、コンパレータ８の出力も高速にハイロー動作を繰り返すパルス波形となるが、遅延回路１００を設けることにより、短い幅のパルスは除去されて、特定の幅以上のパルスの時だけ遅延回路の出力にハイレベル信号が出力される。この結果、ノイズが混入した場合も除去することができる。遅延回路の出力にハイレベルの信号が出力されると過電流保護動作を行い、ローレベルになると定常動作に復帰する動作は、実施例１と同様である。
【実施例３】
【００１９】
図３に、本発明の第３の実施例を示す。第１の実施例との違いは、演算増幅器９の入力端子の接続方法の違いである。＋入力端子は基準電圧７に、−端子はドライバーＩＣ０の出力端子ＯＵＴとグランドＰＧＮＤとの間に接続された抵抗１２と１３の直列回路の直列接続点に、各々接続される。演算増幅器９はコンパレータ８の出力がハイレベルになると動作状態となり、基準電圧７の電圧Ｖｂ１と抵抗１２と１３の直列回路の直列接続点の電圧差がなくなるように、ＯＵＴ端子の電圧を制御する。第１の実施例では、第２の基準電圧を用いて、動作点を変えることを示したが、基準電圧としては第１の基準電圧としての基準電圧７だけを用いても、動作点を変えることが可能となる。
【実施例４】
【００２０】
図４に、本発明の第４の実施例を示す。第３の実施例との違いは、第３の実施例におけるコンパレータ８の出力に遅延回路１００が接続されている点である。動作と効果は第２の実施例と同じであるので説明は省略する。
【００２１】
尚、上記実施例には主回路のスイッチング素子としてＩＧＢＴを用いた例を示したが、ＩＧＢＴの代わりに電圧駆動型電界効果トランジスタを用いた場合でも実現可能である。
【産業上の利用可能性】
【００２２】
本発明は、過電流保護に関する発明であり、半導体モジュールを用いた電力変換装置のゲート駆動回路、ＩＰＭなどへの適用が可能である。
【符号の説明】
【００２３】
０・・・ドライバーIC          １・・・ＰチャンネルFET
２・・・ＮチャンネルＦＥＴ          ３・・・駆動用電源
５，６、１２、１３・・・抵抗          ７・・・基準電圧
８・・・コンパレータ          ９・・・演算増幅器
１０・・・フリップフロップ          １・・・オアゲート
２０・・・主回路          ２１〜２６・・・ＩＧＢＴ
２７・・・補助ＩＧＢＴ（センスＩＧＢＴ）          １００・・・遅延回路
【図１】
2013214875.tif 000003
【図２】
2013214875.tif 000004
【図３】
2013214875.tif 000005
【図４】
2013214875.tif 000006
【図５】
2013214875.tif 000007
【図６】
2013214875.tif 000008