(57)【要約】      （修正有）【課題】電源ラインの寄生インダクタンスと外付けしたデカップリングコンデンサの容量成分とにより生じる直列共振に伴う、電源ラインでの逆流電流の発生を抑制する。【解決手段】Ｐチャネル型ＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｎチャネル型ＭＯＳトランジスタＴｒ３、Ｔｒ４からなるブリッジ回路本体１１と並列に、直列に接続されたＰチャネル型ＭＯＳトランジスタＴｒ１１および抵抗Ｒ１１からなるオフセット電流発生回路１３を設ける。ＰＷＭ入力信号ＰＷＭがＨレベルである区間は、トランジスタＴｒ１、Ｔｒ４をオン状態、他をオフ状態としてコイル５に電流を供給し、Ｌレベルである区間は、Ｔｒ４をオン状態に維持したまま、トランジスタＴｒ１をオフ、トランジスタＴｒ１１をオンして、コイル５の電流を回生しつつオフセット電流を発生させ、オフセット時間が経過した時点でトランジスタＴｒ１１をオフにしてオフセット電流の供給を停止する。【選択図】図１
2013158068.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２、第３および第４のトランジスタを備え、第１の電源と第２の電源との間に、直列に接続された前記第１のトランジスタおよび前記第３のトランジスタと直列に接続された前記第２のトランジスタおよび第４のトランジスタとが並列に接続され、且つ前記第１のトランジスタおよび第３のトランジスタの接続点と前記第２のトランジスタおよび第４のトランジスタの接続点との間に負荷が接続されてなるＨ型ブリッジ本体と、
前記Ｈ型ブリッジ本体とは別に、前記第１の電源と前記第２の電源との間に直列に接続される第５のトランジスタおよび抵抗を有するオフセット電流発生回路と、
前記負荷の通電方向を切り換える切換信号が入力され、当該切換信号にしたがって前記第１、第２、第３および第４のトランジスタを駆動制御するとともに、前記第５のトランジスタを駆動制御する制御回路と、を備え、
前記制御回路は、前記第１、第２、第３、第４および第５のトランジスタのそれぞれを予め定めた手順で個別にオンオフ制御することを特徴とするＨ型ブリッジ回路。
【請求項２】
前記制御回路は、前記負荷への通電量をＰＷＭ制御により制御し、
前記ＰＷＭ制御におけるＰＷＭ信号がハイレベルである区間において、前記第１のトランジスタおよび前記第４のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御し、または、前記第２のトランジスタおよび前記第３のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、
前記ＰＷＭ信号がローレベルである区間において、前記第４のトランジスタをオン状態に維持したまま前記第１のトランジスタをオフ状態に制御し、または前記第３のトランジスタをオン状態に維持したまま前記第２のトランジスタをオフ状態に制御することにより前記負荷の電流を回生させるとともに、前記ＰＷＭ信号がローレベルに切り換わった時点から予め設定したオフセット時間の間、前記第５のトランジスタをオン状態に制御することにより、前記オフセット電流発生回路にオフセット電流を供給し、
前記ＰＷＭ信号がローレベルに切り換わった時点から前記オフセット時間が経過したとき、前記第５のトランジスタをオフ状態に制御することにより、前記オフセット電流の供給を停止することを特徴とする請求項１記載のＨ型ブリッジ回路。
【請求項３】
前記オフセット時間は、前記第１のトランジスタまたは前記第３のトランジスタがオフ状態に切り換わる時に、前記第１の電源および前記第２の電源の電源ラインの寄生インダクタンスと、前記第１の電源および前記第２の電源間に接続される容量成分と、により前記第１の電源および前記第２の電源間に生じる振動電流が減衰するまでの減衰時間であることを特徴とする請求項２記載のＨ型ブリッジ回路。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載のＨ型ブリッジ回路を備え、
前記負荷はモータのコイルであることを特徴とするモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタなどで構成されるＨ型ブリッジ回路およびモータ駆動装置に関する。
【背景技術】
【０００２】
従来、モータなどを駆動するための回路として、モータなどのコイルに電流を供給するＨ型ブリッジ回路（フルブリッジ回路）が知られている（例えば非特許文献１参照）。
このＨ型ブリッジ回路は、例えば図１０に示すように、Ｐチャネル型のＭＯＳトランジスタＴｒ５１およびＴｒ５２と、Ｎチャネル型のＭＯＳトランジスタＴｒ５３およびＴｒ５４とを備えている。直列に接続されたＭＯＳトランジスタＴｒ５１およびＴｒ５３と、直列に接続されたＭＯＳトランジスタＴｒ５２およびＴｒ５４とが、電源ＶＤＤラインと電源ＶＳＳラインとの間に並列に接続されてなる。
【０００３】
そして、ＭＯＳトランジスタＴｒ５１およびＴｒ５３のドレイン同士の接続部と、ＭＯＳトランジスタＴｒ５２およびＴｒ５４のドレイン同士の接続部との間に、負荷としてコイル５５が接続される。また、電源ＶＤＤラインと電源ＶＳＳラインとの間には、外付けのデカップリングコンデンサ６０が接続されている。
Ｐチャネル型のＭＯＳトランジスタＴｒ５１およびＴｒ５２のゲートには制御信号ＰＧ５１およびＰＧ５２がそれぞれ入力され、また、Ｎチャネル型のＭＯＳトランジスタＴｒ５３およびＴｒ５４のゲートには制御信号ＮＧ５３およびＮＧ５４がそれぞれ入力される。また、ＭＯＳトランジスタＴｒ５１〜Ｔｒ５４のそれぞれは、寄生ダイオードＤ５１〜Ｄ５４を有する。
【０００４】
次に、このような従来のＨ型ブリッジ回路５０において、負荷としてモータコイル５５を接続し、モータをＰＷＭ制御する場合の動作例について説明する。
図１１および図１２は、図１０に示すＨ型ブリッジ回路５０の各部の信号の波形例を示したものである。
図１１および図１２において、（ａ）はモータの正転、反転を制御する切換信号ＨＡＬＬの電圧値、（ｂ）はＨ型ブリッジ回路５０をＰＷＭ制御するための指令信号であるＰＷＭ入力信号ＰＷＭの電圧値を表す。（ｃ）および（ｄ）はＭＯＳトランジスタＴｒ５１、Ｔｒ５２のゲートにそれぞれ入力される制御信号ＰＧ５１、ＰＧ５２、（ｅ）および（ｆ）はＭＯＳトランジスタＴｒ５３、Ｔｒ５４のゲートにそれぞれ入力される制御信号ＮＧ５３、ＮＧ５４を表す。（ｇ）および（ｈ）はモータコイル５５の両端の電圧、すなわちＨ型ブリッジ回路５０の出力端子ＯＵＴ１およびＯＵＴ２の電圧を表し、出力端子ＯＵＴ１はＭＯＳトランジスタＴｒ５１とＴｒ５３との接続部の電圧、出力端子ＯＵＴ２はＭＯＳトランジスタＴｒ５２とＴｒ５４との接続部の電圧を表す。（ｉ）は電源ＶＤＤラインからＨ型ブリッジ回路５０に供給される回路電流ＩＤＤを示す。
【０００５】
図１１は、切換信号ＨＡＬＬがローレベル（以下、Ｌレベルという。）である時の波形例を示す。切換信号ＨＡＬＬがＬレベルの時、例えば、ＭＯＳトランジスタＴｒ５１には制御信号ＰＧ５１（図１１（ｃ））としてＰＷＭ入力信号ＰＷＭ（図１１（ｂ））を反転した信号が入力され、ＭＯＳトランジスタＴｒ５２にはハイレベル（以下、Ｈレベルという。）の制御信号ＰＧ５２（図１１（ｄ））、ＭＯＳトランジスタＴｒ５３にはＬレベルの制御信号ＮＧ５３（図１１（ｅ））、ＭＯＳトランジスタＴｒ５４にはＨレベルの制御信号ＮＧ５４（図１１（ｆ））がそれぞれ入力される。
【０００６】
これにより、ＭＯＳトランジスタＴｒ５１は制御信号ＰＧ５１の信号値に応じてオンオフが決まり、ＭＯＳトランジスタＴｒ５２およびＴｒ５３はオフとなり、Ｔｒ５４はオンとなる。
ここで、ＰＷＭ入力信号ＰＷＭがＨレベルの時には、ＭＯＳトランジスタＴｒ５１にはＬレベルの制御信号ＰＧ５１が入力されＭＯＳトランジスタＴｒ５１はオンとなる。そのため、出力端子ＯＵＴ１はＨレベルとなり、出力端子ＯＵＴ２はＬレベルとなる。すなわち、コイル５５の一端はＨレベルとなり、コイル５５の他端はＬレベルとなる。このときのＨ型ブリッジ回路５０における電流経路は、図１０中に破線矢印で示すように、電源ＶＤＤラインから、ＭＯＳトランジスタＴｒ５１、コイル５５、ＭＯＳトランジスタＴｒ５４、電源ＶＳＳラインを経由する経路となる。
【０００７】
一方、ＰＷＭ入力信号ＰＷＭがＬレベルの時には、ＭＯＳトランジスタＴｒ５１にはＨレベルの制御信号ＰＧ５１が入力され、ＭＯＳトランジスタＴｒ５１はオフとなる。この時、コイル５５の一端（出力端子ＯＵＴ１）は、Ｌレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端（出力端子ＯＵＴ２）はＬレベルを維持する。このときのＨ型ブリッジ回路５０における電流経路は、図１３中に破線矢印Ｌ１１で示すように、電源ＶＳＳライン、寄生ダイオードＤ５３、コイル５５、ＭＯＳトランジスタＴｒ５４、電源ＶＳＳラインを経由する経路となる。
【０００８】
また、ＰＷＭ入力信号ＰＷＭがＨレベルからＬレベルに切り換わった瞬間、すなわちＭＯＳトランジスタＴｒ５１がオフ状態に切り換わった瞬間、電源ＶＤＤラインの寄生インダクタンス５７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続されたデカップリングコンデンサ６０の容量成分と、電源ＶＳＳラインの寄生インダクタンス５８と、により直列共振が発生し、図１３中に破線矢印Ｌ１２、Ｌ１３、およびＬ１４、Ｌ１５で示すように、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間で振動電流が流れる。つまり、この振動電流により電源ＶＤＤラインへ逆流電流が流れる。
【０００９】
この時の逆流電流は図１１（ｉ）に示すように、回路電流ＩＤＤが０ｍＡ以下のマイナスの値となる電流のことを指している。
電源ＶＤＤラインおよび電源ＶＳＳラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間の振動電流も流れなくなる。
【００１０】
一方、ＰＷＭ入力信号ＰＷＭがＬレベルからＨレベルに切り換わった瞬間においても、電源ＶＤＤラインの寄生インダクタンス５７とデカップリングコンデンサ６０の容量成分と、電源ＶＳＳラインの寄生インダクタンス５８とにより共振が発生し、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間で振動電流が流れるが、この場合、ＭＯＳトランジスタＴｒ５１がオン状態となり比較的大きな電流が流れるため、振動電流が生じたとしても回路電流ＩＤＤは正値をとるため、電源ＶＤＤラインに逆流電流は発生しない。
【００１１】
図１２は、正反転制御信号である切換信号ＨＡＬＬがＨレベルである時の波形例を示す。切換信号ＨＡＬＬがＨレベルの時、ＭＯＳトランジスタＴｒ５２には、制御信号ＰＧ５２（図１２（ｄ））としてＰＷＭ入力信号（図１２（ｂ））を反転した信号が入力され、ＭＯＳトランジスタＴｒ５１にはＨレベルの制御信号ＰＧ５１（図１２（ｃ））、ＭＯＳトランジスタＴｒ５３にはＨレベルの制御信号ＮＧ５３、ＭＯＳトランジスタＴｒ５４にはＬレベルの制御信号ＮＧ５４がそれぞれ入力される。
【００１２】
これにより、ＭＯＳトランジスタＴｒ５２は、制御信号ＰＧ５２に応じてオンオフが決まり、ＭＯＳトランジスタＴｒ５１およびＴｒ５４はオフとなり、Ｔｒ５３はオンとなる。
ここで、ＰＷＭ入力信号ＰＷＭがＨレベルの時には、ＭＯＳトランジスタＴｒ５２にはＬレベルの制御信号ＰＧ５２が入力されＭＯＳトランジスタＴｒ５２はオンとなる。そのため、コイル５５の一端（出力端子ＯＵＴ２）はＨレベルとなり、他端（出力端子ＯＵＴ１）はＬレベルとなる。このときのＨ型ブリッジ回路５０における電流経路は、図１４中に破線矢印で示すように、電源ＶＤＤラインから、ＭＯＳトランジスタＴｒ５２、コイル５５、ＭＯＳトランジスタＴｒ５３、電源ＶＳＳラインを経由する経路となる。
【００１３】
一方、ＰＷＭ入力信号ＰＷＭがＬレベルの時には、ＭＯＳトランジスタＴｒ５２にはＨレベルの制御信号ＰＧ５２が入力され、ＭＯＳトランジスタＴｒ５２はオフとなる。この時、コイル５５の一端（出力端子ＯＵＴ２）はＬレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端（出力端子ＯＵＴ１）はＬレベルを維持する。このときのＨ型ブリッジ回路５０における電流経路は、図１５中に破線矢印Ｌ２１で示すように、電源ＶＳＳライン、寄生ダイオードＤ５４、コイル５５、ＭＯＳトランジスタＴｒ５３、電源ＶＳＳラインを経由する経路となる。
【００１４】
また、ＰＷＭ入力信号ＰＷＭがＨレベルからＬレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ５２がオフになった瞬間、電源ＶＤＤラインの寄生インダクタンス５７と電源ＶＤＤラインおよび電源ＶＳＳライン間に接続されたデカップリングコンデンサ６０の容量成分と電源ＶＳＳラインの寄生インダクタンス５８とにより直列共振が発生し、図１５中に破線矢印Ｌ２２、Ｌ２３、およびＬ２４、Ｌ２５で示すように、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間で振動電流が流れる。電源ＶＤＤラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス５７およびデカップリングコンデンサ６０間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間の振動電流も流れなくなる。
【００１５】
つまり、この場合も図１２（ｉ）に示すように、ＰＷＭ入力信号ＰＷＭの切り換わり時に、回路電流ＩＤＤに振動電流が発生し、電源ＶＤＤラインへ逆流する。
【先行技術文献】
【非特許文献】
【００１６】
【非特許文献１】坂本幸夫著，「よくわかる電源ラインのＥＭＣ・ノイズ対策設計」，日刊工業新聞社，２００６年８月，ｐ１１８
【発明の概要】
【発明が解決しようとする課題】
【００１７】
前述のように、寄生インダクタンス５７、５８とデカップリングコンデンサ６０の容量成分とによる直列共振により逆流電流が発生した場合、次のような問題が生じる。
すなわち、ステップダウンコンバート型の電源を用いている場合、その電源は回路から電源側に電流を引くことができないため、コイルの回生電流を電源に流し込もうとすると、電源の電位が上昇する。このため、上記の方法のように、逆流電流が発生した瞬間、電源ＶＤＤラインの電位が上昇する。
【００１８】
そのため、Ｈ型ブリッジ回路とその制御回路を同じ電源で駆動させる方法をとった場合、電源ＶＤＤの上昇により制御回路を故障させる可能性がある。
直列共振の影響を小さくするためには、共振周波数をＰＷＭ周波数よりも低くすればよい。共振周波数を低くするためには、デカップリングコンデンサ６０の容量値を大きくすればよいが、容量値の増加に伴いコンデンサの体積まで大きくなってしまい、実装に支障をきたす可能性がある。
【００１９】
そこで、本発明の目的は、上述の事情に鑑み、外付けのデカップリングコンデンサなどの容量成分と電源ラインの寄生インダクタンスとの直列共振による逆流電流の防止を図るようにしたＨ型ブリッジ回路およびモータ駆動装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の請求項１にかかるＨ型ブリッジ回路は、第１、第２、第３および第４のトランジスタを備え、第１の電源と第２の電源との間に、直列に接続された前記第１のトランジスタおよび前記第３のトランジスタと直列に接続された前記第２のトランジスタおよび第４のトランジスタとが並列に接続され、且つ前記第１のトランジスタおよび第３のトランジスタの接続点と前記第２のトランジスタおよび第４のトランジスタの接続点との間に負荷が接続されてなるＨ型ブリッジ本体と、前記Ｈ型ブリッジ本体とは別に、前記第１の電源と前記第２の電源との間に直列に接続される第５のトランジスタおよび抵抗を有するオフセット電流発生回路と、前記負荷の通電方向を切り換える切換信号が入力され、当該切換信号にしたがって前記第１、第２、第３および第４のトランジスタを駆動制御するとともに、前記第５のトランジスタを駆動制御する制御回路と、を備え、前記制御回路は、前記第１、第２、第３、第４および第５のトランジスタのそれぞれを予め定めた手順で個別にオンオフ制御することを特徴としている。
【００２１】
請求項２にかかるＨ型ブリッジ回路は、請求項１記載のＨ型ブリッジ回路において、前記制御回路は、前記負荷への通電量をＰＷＭ制御により制御し、前記ＰＷＭ制御におけるＰＷＭ信号がハイレベルである区間において、前記第１のトランジスタおよび前記第４のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御し、または、前記第２のトランジスタおよび前記第３のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記ＰＷＭ信号がローレベルである区間において、前記第４のトランジスタをオン状態に維持したまま前記第１のトランジスタをオフ状態に制御し、または前記第３のトランジスタをオン状態に維持したまま前記第２のトランジスタをオフ状態に制御することにより前記負荷の電流を回生させるとともに、前記ＰＷＭ信号がローレベルに切り換わった時点から予め設定したオフセット時間の間、前記第５のトランジスタをオン状態に制御することにより、前記オフセット電流発生回路にオフセット電流を供給し、前記ＰＷＭ信号がローレベルに切り換わった時点から前記オフセット時間が経過したとき、前記第５のトランジスタをオフ状態に制御することにより、前記オフセット電流の供給を停止することを特徴としている。
【００２２】
つまり、前記制御回路は、前記切換信号が第１の通電方向を指示する信号であるときには、前記ＰＷＭ制御におけるＰＷＭ信号がハイレベルである区間（第１区間）において、前記第１のトランジスタおよび前記第４のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記ＰＷＭ信号がローレベルである区間（第２区間）において、前記第４のトランジスタをオン状態に維持したまま前記第１のトランジスタをオフ状態に制御することにより前記負荷の電流を回生させるとともに、前記ＰＷＭ信号がローレベルに切り換わった時点から予め設定したオフセット時間の間、前記第５のトランジスタをオン状態に制御することにより、前記オフセット電流発生回路にオフセット電流を供給し、前記ＰＷＭ信号がローレベルに切り換わった時点から前記オフセット時間が経過したとき、前記第５のトランジスタをオフ状態に制御することにより、前記オフセット電流の供給を停止する。また、前記切換信号が第２の通電方向を指示する信号であるときには、前記制御回路は、前記第１区間において、前記第２のトランジスタおよび前記第３のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記第２区間において、前記第３のトランジスタをオン状態に維持したまま前記第２のトランジスタをオフ状態に制御することにより前記負荷の電流を回生させるとともに、前記ＰＷＭ信号がローレベルに切り換わった時点から前記オフセット時間の間、前記第５のトランジスタをオン状態に制御することにより、前記オフセット電流発生回路にオフセット電流を供給し、前記ＰＷＭ信号がローレベルに切り換わった時点から前記オフセット時間が経過したとき、前記第５のトランジスタをオフ状態に制御することにより、前記オフセット電流の供給を停止する。
【００２３】
請求項３にかかるＨ型ブリッジ回路は、請求項２記載のＨ型ブリッジ回路において、前記オフセット時間は、前記第１のトランジスタまたは前記第３のトランジスタがオフ状態に切り換わる時に、前記第１の電源および前記第２の電源の電源ラインの寄生インダクタンスと、前記第１の電源および前記第２の電源間に接続される容量成分と、により前記第１の電源および前記第２の電源間に生じる振動電流が減衰するまでの減衰時間であることを特徴としている。
【００２４】
また、本発明の請求項４にかかるモータ駆動装置は、請求項１から請求項３のうちのいずれか１項に記載のＨ型ブリッジ回路を備え、前記負荷はモータのコイルであることを特徴としている。
【発明の効果】
【００２５】
本発明によれば、Ｈ型ブリッジ本体とは別に、オフセット電流発生回路を設けた。このため、負荷への通電量をＰＷＭ制御する際に、第１のトランジスタまたは第２のトランジスタをオフ状態に切り換えて負荷の電流を回生させるときに、オフセット電流発生回路を構成する第５のトランジスタをオフセット時間の間、オン状態に制御することによって、オフセット電流発生回路にオフセット電流を供給することができる。
【００２６】
そのため、第１のトランジスタまたは第２のトランジスタがオンオフ動作することに伴って、外付けのデカップリングコンデンサなどの容量成分と、電源ラインの寄生インダクタンスとにより意図しない直列共振が発生し、電源ラインと容量成分との間に振動電流が生じたとしても、オフセット電流発生回路に供給されるオフセット電流により振動電流の逆流電流成分が打ち消されるため、電源ラインに逆流電流が発生することを抑制することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明におけるＨ型ブリッジ回路の一例を示す構成図である。
【図２】切換信号ＨＡＬＬがＬレベルの時の各部の波形の一例を示す波形図である。
【図３】切換信号ＨＡＬＬがＨレベルの時の各部の波形の一例を示す波形図である。
【図４】切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号がＨレベル、制御信号ＰＧ１１がＨレベルの時の電流経路を示す図である。
【図５】切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号がＬレベル、制御信号ＰＧ１１がＬレベルの時の電流経路を示す図である。
【図６】切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号がＬレベル、制御信号ＰＧ１１がＨレベルの時の電流経路を示す図である。
【図７】切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号がＨレベル、制御信号ＰＧ１１がＨレベルの時の電流経路を示す図である。
【図８】切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号がＬレベル、制御信号ＰＧ１１がＬレベルの時の電流経路を示す図である。
【図９】切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号がＬレベル、制御信号ＰＧ１１がＨレベルの時の電流経路を示す図である。
【図１０】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号がＨレベルの時の電流経路を示す図である。
【図１１】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＬレベルの時の各部の波形の一例を示す波形図である。
【図１２】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＨレベルの時の各部の波形の一例を示す波形図である。
【図１３】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号がＬレベルの時の電流経路を示す図である。
【図１４】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号がＨレベルの時の電流経路を示す図である。
【図１５】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号がＬレベルの時の電流経路を示す図である。
【発明を実施するための形態】
【００２８】
以下、図面を参照して本発明の実施の形態を説明する。
＜Ｈ型ブリッジ回路の構成＞
図１は、本発明を適用したＨ型ブリッジ回路の一例を示す構成図である。
本実施形態におけるＨ型ブリッジ回路１０は、図１に示すように、ブリッジ回路本体１１とこのブリッジ回路本体１１を駆動制御する制御回路１２と、オフセット電流発生回路１３とを備え、さらにブリッジ回路本体１１の電源ＶＤＤラインと電源ＶＳＳラインとの間には、外付けのデカップリングコンデンサ６が接続されている。前記ブリッジ回路本体１１と前記制御回路１２とオフセット電流発生回路１３とは、例えばワンチップ化されて、Ｈ型ブリッジ回路１０からなるＩＣで構成される。
【００２９】
ブリッジ回路本体１１は、図１に示すように、Ｐチャネル型のＭＯＳトランジスタＴｒ１およびＴｒ２と、Ｎチャネル型のＭＯＳトランジスタＴｒ３およびＴｒ４とを備えている。
ＭＯＳトランジスタＴｒ１とＭＯＳトランジスタＴｒ３とが直列に接続され、この直列に接続されたＭＯＳトランジスタＴｒ１とＭＯＳトランジスタＴｒ３とが、高電位側の電源ＶＤＤラインと低電位側の電源ＶＳＳラインとの間に接続される。
【００３０】
同様に、ＭＯＳトランジスタＴｒ２とＭＯＳトランジスタＴｒ４とが直列に接続され、この直列に接続されたＭＯＳトランジスタＴｒ２とＭＯＳトランジスタＴｒ４とが、電源ＶＤＤラインと電源ＶＳＳラインとの間に接続される。
このブリッジ回路本体１１では、ＭＯＳトランジスタＴｒ１とＭＯＳトランジスタＴｒ３との共通接続部が出力端子ＯＵＴ１と接続され、ＭＯＳトランジスタＴｒ２とＭＯＳトランジスタＴｒ４との共通接続部が出力端子ＯＵＴ２と接続される。そして、出力端子ＯＵＴ１およびＯＵＴ２間に負荷としてコイル５が接続される。
【００３１】
ＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４は、それぞれ寄生ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を有する。
制御回路１２は、負荷であるコイル５の通電方向を切り換える切換信号ＨＡＬＬまた、コイル５への通電量を制御するためのＰＷＭ入力信号ＰＷＭを図示しない上位装置から入力し、この切換信号ＨＡＬＬおよびＰＷＭ入力信号ＰＷＭにしたがって、ＭＯＳトランジスタＴｒ１、Ｔｒ２を駆動するための制御信号ＰＧ１、ＰＧ２を生成する。この生成された制御信号ＰＧ１、ＰＧ２は、それぞれ対応するＭＯＳトランジスタＴｒ１、Ｔｒ２のゲートに入力される。
【００３２】
また、制御回路１２は、切換信号ＨＡＬＬにしたがって、制御信号ＮＧ３、ＮＧ４を生成する。この生成された制御信号ＮＧ３、ＮＧ４はＭＯＳトランジスタＴｒ３、Ｔｒ４の各ゲートに入力され、ＭＯＳトランジスタＴｒ３、Ｔｒ４は、この制御信号ＮＧ３、ＮＧ４に応じて駆動制御される。
また、制御回路１２は、切換信号ＨＡＬＬおよびＰＷＭ入力信号ＰＷＭにしたがって制御信号ＰＧ１１を生成する。この生成された制御信号ＰＧ１１はオフセット電流発生回路１３を構成する後述のＭＯＳトランジスタＴｒ１１のゲートに入力される。
【００３３】
オフセット電流発生回路１３は、図１に示すように、Ｐチャネル型のＭＯＳトランジスタＴｒ１１と抵抗Ｒ１１とを有し、直列に接続されたＭＯＳトランジスタＴｒ１１および抵抗Ｒ１１が、電源ＶＤＤラインおよび電源ＶＳＳライン間に、ブリッジ回路本体１１と並列に接続される。ＭＯＳトランジスタＴｒ１１は制御回路１２からの制御信号ＰＧ１１に応じて駆動制御される。
【００３４】
＜動作＞
次に、図１に示すＨ型ブリッジ回路１０の動作を説明する。
ここでは、Ｈ型ブリッジ回路１０の負荷であるコイル５としてモータのコイルを接続し、モータ駆動装置を構成するＨ型ブリッジ回路１０として適用した場合について説明する。
このモータの駆動制御のために、制御回路１２にはモータの正転と逆転との動作を切り換える信号、すなわち通電方向を切り換える切換信号ＨＡＬＬが入力される。また、モータの回転速度を制御するためのＰＷＭ入力信号ＰＷＭが入力される。これら切換信号ＨＡＬＬおよびＰＷＭ入力信号ＰＷＭは、図示しない上位装置から入力される。
【００３５】
制御回路１２は、切換信号ＨＡＬＬおよびＰＷＭ入力信号ＰＷＭにしたがって、図２および図３に示すように、ＭＯＳトランジスタＴｒ１、Ｔｒ２のそれぞれを駆動制御するための制御信号ＰＧ１、ＰＧ２を生成する。また、制御回路１２は、切換信号ＨＡＬＬにしたがって、図２および図３に示すように、ＭＯＳトランジスタＴｒ３、Ｔｒ４のそれぞれを駆動制御するための制御信号ＮＧ３、ＮＧ４を生成する。
【００３６】
さらに制御回路１２は、切換信号ＨＡＬＬおよびＰＷＭ入力信号ＰＷＭにしたがって、図２および図３に示すように、ＭＯＳトランジスタＴｒ１１を駆動制御するための制御信号ＰＧ１１を生成する。具体的には、制御回路１２は、ＰＷＭ入力信号ＰＷＭにおいてＬレベル区間がＰＷＭ入力信号ＰＷＭよりも短い制御信号、すなわち、ＰＷＭ入力信号ＰＷＭがＬレベルに切り換わった時点から予め設定したオフセット時間Ｗが経過した時点で、ＰＷＭ入力信号ＰＷＭがＨレベルに切り換わるよりも先にＨレベルに切り換わる制御信号ＰＧ１１を生成する。このオフセット電流の大きさおよびオフセット時間Ｗの設定方法は後述する。
【００３７】
図２は、切換信号ＨＡＬＬがＬレベルである場合のブリッジ回路本体１１の各部の信号波形を表し、図３は、切換信号ＨＡＬＬがＨレベルである場合の各部の信号波形を表す。
なお、図２および図３において、（ａ）は切換信号ＨＡＬＬの電圧値、（ｂ）は通電量を制御するためのＰＷＭ制御によるＰＷＭ入力信号ＰＷＭ、（ｃ）は制御信号ＰＧ１、（ｄ）は制御信号ＰＧ２、（ｅ）は制御信号ＰＧ１１、（ｆ）は制御信号ＮＧ３、（ｇ）は制御信号ＮＧ４、（ｈ）は出力端子ＯＵＴ１の電圧、（ｉ）は出力端子ＯＵＴ２の電圧、（ｊ）は電源ＶＳＳラインからブリッジ回路本体１１に流れる回路電流ＩＤＤ、（ｋ）はオフセット電流発生回路１３を流れるオフセット電流ＩＯＦＦを表す。
【００３８】
＜切換信号ＨＡＬＬがＬレベルである場合の動作＞
まず、切換信号ＨＡＬＬがＬレベルである場合の動作を説明する。
切換信号ＨＡＬＬがＬレベルである場合には、ＭＯＳトランジスタＴｒ１には、制御信号ＰＧ１（図２（ｃ））として、ＰＷＭ入力信号ＰＷＭ（図２（ｂ））の反転信号が入力される。ＭＯＳトランジスタＴｒ２にはＨレベルの制御信号ＰＧ２（図２（ｄ））が入力される。ＭＯＳトランジスタＴｒ３にはＬレベルの制御信号ＮＧ３（図２（ｆ））、ＭＯＳトランジスタＴｒ４には、Ｈレベルの制御信号ＮＧ４（図２（ｇ））が入力される。
【００３９】
さらに、ＭＯＳトランジスタＴｒ１１には、ＰＷＭ入力信号ＰＷＭ（図２（ｂ））のオンオフのタイミングに応じて変化する制御信号ＰＧ１１が入力される。
そのため、ＭＯＳトランジスタＴｒ１は制御信号ＰＧ１のレベルに応じてオンオフが決まり、ＭＯＳトランジスタＴｒ２はオフ、ＭＯＳトランジスタＴｒ３はオフ、ＭＯＳトランジスタＴｒ４はオンとなり、ＭＯＳトランジスタＴｒ１１は制御信号ＰＧ１１のオンオフ状態に応じてオンオフが決まり、出力端子ＯＵＴ１（図２（ｈ））は、ＭＯＳトランジスタＴｒ１およびＭＯＳトランジスタＴｒ１１のオンオフ状態に応じて電圧値が決定され、出力端子ＯＵＴ２（図２（ｉ））はＬレベルとなる。
【００４０】
ここで、図２の時点ｔ１で、ＰＷＭ入力信号ＰＷＭ（図２（ｂ））がＨレベルとなった場合、制御信号ＰＧ１（図２（ｃ））はＬレベルとなり、ＭＯＳトランジスタＴｒ１はオンとなって、出力端子ＯＵＴ１（図２（ｈ））の電圧値はＨレベルとなる。また、制御信号ＰＧ１１（図２（ｅ））はＨレベルとなり、ＭＯＳトランジスタＴｒ１１はオフとなる。
【００４１】
この時の電流経路は、図４中に破線矢印で示すように、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ１、コイル５、ＭＯＳトランジスタＴｒ４、電源ＶＳＳラインを経由する経路となる。
この状態から、時点ｔ２で、ＰＷＭ入力信号ＰＷＭ（図２（ｂ））がＬレベルに切り換わると、制御信号ＰＧ１（図２（ｃ））はＨレベルとなりＭＯＳトランジスタＴｒ１はオフとなる。そのため、出力端子ＯＵＴ１は、Ｌレベル相当の電圧値よりもダイオード電圧分低下したレベルの電圧となる。この時、ＭＯＳトランジスタＴｒ１がオフとなることにより電源ＶＤＤラインから、ブリッジ回路本体１１への電流供給が停止するため、コイル５は放電を開始する。
【００４２】
一方、ＰＷＭ入力信号ＰＷＭ（図２（ｂ））がＬレベルに切り換わると、制御信号ＰＧ１１（図２（ｅ））もＬレベルに切り換わる。このため、オフセット電流発生回路１３を構成するＭＯＳトランジスタＴｒ１１はオンとなる。
したがって、このときの、電流経路は図５中に破線矢印Ｌ１で示すように、電源ＶＳＳライン、寄生ダイオードＤ３、コイル５、ＭＯＳトランジスタＴｒ４、電源ＶＳＳラインを経由して回生電流が流れる。また、破線矢印Ｌ２で示すように、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ１１、抵抗Ｒ１１、電源ＶＳＳラインを流れる電流経路が形成され、オフセット電流として作用する電流が流れる（図２（ｋ））。
【００４３】
さらに、制御信号ＰＧ１がＬレベルからＨレベルに切換った瞬間、すなわち、ＭＯＳトランジスタＴｒ１がオフ状態に切り換わった瞬間に、電源ＶＤＤラインの寄生インダクタンス７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続された外付けのデカップリングコンデンサ６の容量成分と、電源ＶＳＳラインの寄生インダクタンス８とにより、直列共振が発生する。
【００４４】
この直列共振により、図５中に破線矢印Ｌ３ａ、Ｌ３ｂ、およびＬ４ａ、Ｌ４ｂで示すように、電源ＶＤＤラインとデカップリングコンデンサ６との接続部であるＡ点とデカップリングコンデンサ６との間、および電源ＶＳＳラインとデカップリングコンデンサ６との接続部であるＢ点とデカップリングコンデンサ６との間において、振動電流が発生する。
【００４５】
しかしながら、振動電流が発生しても、ＭＯＳトランジスタＴｒ１１がオンであり、電源ＶＤＤラインからオフセット電流発生回路１３のＭＯＳトランジスタＴｒ１１を介してオフセット電流（図２（ｋ））が流れ、このオフセット電流が振動電流の逆流電流成分を打ち消すため、電源ＶＤＤラインおよび電源ＶＳＳラインに逆流電流が流れることを防止することができる。
【００４６】
つまり、図２（ｊ）に示すように、オフセット電流を供給することにより、電源ＶＤＤラインからブリッジ回路本体１１に供給される回路電流ＩＤＤは、図１１（ｉ）に示す、従来の、オフセット電流発生回路１３を設けない場合に比較して、オフセット電流相当だけ増加する。そのため、ＭＯＳトランジスタＴｒ１のオンオフ動作に伴い、振動電流が発生したとしても、回路電流ＩＤＤは正値をとる。したがって、逆流電流が発生することを防止することができる。
【００４７】
また、電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）には、図５に示すように、抵抗成分が寄生しているため、振動電流は次第に小さくなる。
そして、時点ｔ２で、ＰＷＭ入力信号ＰＷＭがＬレベルに切り換わった時点からオフセット時間Ｗが経過した時点ｔ３で制御信号ＰＧ１１がＨレベルに切り換わると、オフセット電流を供給していたＭＯＳトランジスタＴｒ１１がオフとなり、オフセット電流の供給が中止される（図２（ｋ））。
【００４８】
このとき、ＭＯＳトランジスタＴｒ１１がオフとなることにより、電源ＶＤＤラインの寄生インダクタンスとデカップリングコンデンサ６、および電源ＶＳＳラインとデカップリングコンデンサ６とにより、直列共振が発生する。
しかしながら、直列共振が生じる直前に電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）に流れていた電流量は比較的少ないため、振動電流の振幅を小さく抑えることができる（図２（ｊ））。
【００４９】
そして、時間の経過に伴い振動電流の振幅は次第に小さくなり、図６に示すように、電源ＶＳＳライン、寄生ダイオードＤ３、コイル５、ＭＯＳトランジスタＴｒ３、電源ラインＶＳＳを経由して回生電流が流れる状態に移行する。
以上から、オフセット電流の大きさとして、逆流電流成分を打ち消すことの可能な大きさに設定し、且つ、オフセット時間として、ＭＯＳトランジスタＴｒ１がオフ状態に切り換わったことにより発生する振動電流の振幅が十分低減するまでの所要時間を設定することによって、ＭＯＳトランジスタＴｒ１がオフ状態に切り換わることにより生じる逆流電流の発生を抑制することができるとともに、ＭＯＳトランジスタＴｒ１１がオフに切り換わることにより生じる振動電流の振幅を抑制することができることがわかる。
【００５０】
＜切換信号ＨＡＬＬがＨレベルである場合の動作＞
次に、切換信号ＨＡＬＬがＨレベルの場合の動作を説明する。
図３に示すように、切換信号ＨＡＬＬ（図３（ａ））がＨレベルである場合には、ＭＯＳトランジスタＴｒ１には、Ｈレベルの制御信号ＰＧ１（図３（ｃ））が入力され、ＭＯＳトランジスタＴｒ２には制御信号ＰＧ２（図３（ｄ））として、ＰＷＭ入力信号ＰＷＭ（図３（ｂ））の反転信号が入力される。また、ＭＯＳトランジスタＴｒ３にはＨレベルの制御信号ＮＧ３（図３（ｆ））、ＭＯＳトランジスタＴｒ４にはＬレベルの制御信号ＮＧ４（図３（ｇ））が入力される。
【００５１】
そのため、ＭＯＳトランジスタＴｒ１はオフ、ＭＯＳトランジスタＴｒ２は制御信号ＰＧ２のレベルに応じてオンオフが決まり、ＭＯＳトランジスタＴｒ３はオン、ＭＯＳトランジスタＴｒ４はオフとなり、出力端子ＯＵＴ１はＬレベルとなって、出力端子ＯＵＴ２は、ＭＯＳトランジスタＴｒ２のオンオフ状態に応じて電圧値が決定される。
また、オフセット電流発生回路１３のＭＯＳトランジスタＴｒ１１には、ＰＷＭ入力信号ＰＷＭに同期した制御信号ＰＧ１１（図３（ｅ））が入力され、ＰＷＭ入力信号ＰＷＭに応じてオンオフ状態が切り換わる。
【００５２】
ここで、図３の時点ｔ１１で、ＰＷＭ入力信号ＰＷＭ（図３（ｂ））がＨレベルとなると、制御信号ＰＧ２（図３（ｄ））はＬレベルとなりＭＯＳトランジスタＴｒ２はオンとなって、出力端子ＯＵＴ２の電圧値はＨレベルとなる。この時の電流経路は、図７中に破線矢印で示すように、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ２、コイル５、ＭＯＳトランジスタＴｒ３、電源ＶＳＳラインを経由する経路となる。このとき、制御信号ＰＧ１１（図３（ｅ））はＨレベルとなりＭＯＳトランジスタＴｒ１１はオフとなる。このため、オフセット電流発生回路１３にオフセット電流は供給されない（図３（ｋ））。
【００５３】
この状態から図３の時点ｔ１２で、ＰＷＭ入力信号ＰＷＭ（図３（ｂ））がＬレベルとなると、制御信号ＰＧ２（図３（ｄ））はＨレベルとなりＭＯＳトランジスタＴｒ２はオフとなって、出力端子ＯＵＴ２は、Ｌレベル相当の電圧値よりもダイオード電圧分低下したレベルの電圧となる。このとき、ＭＯＳトランジスタＴｒ２がオフとなることにより電源ＶＤＤラインからブリッジ回路本体１１への電流供給が停止するため、コイル５は放電を開始する。
【００５４】
そのため、このときの電流経路は図８中に破線矢印Ｌ６で示すように、電源ＶＳＳライン、寄生ダイオードＤ４、コイル５、ＭＯＳトランジスタＴｒ３、電源ＶＳＳラインを経由して回生電流が流れる。また、図８中に破線矢印Ｌ７で示すように、ＭＯＳトランジスタＴｒ１１がオンであることから、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ１１、抵抗Ｒ１１、電源ＶＳＳラインの経路で、オフセット電流が流れる。
【００５５】
さらに、制御信号ＰＧ２がＬレベルからＨレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ２がオフ状態に切り換わった瞬間に、電源ＶＤＤラインの寄生インダクタンス７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続されたデカップリングコンデンサ６の容量成分と、電源ＶＳＳラインの寄生インダクタンス８とにより、直列共振が発生する。
【００５６】
この直列共振により、図８中に破線矢印Ｌ８ａ、Ｌ８ｂ、およびＬ９ａ、Ｌ９ｂで示すように、電源ＶＤＤラインとデカップリングコンデンサ６との接続部であるＡ点とデカップリングコンデンサ６との間、および電源ＶＳＳラインとデカップリングコンデンサ６との接続部であるＢ点とデカップリングコンデンサ６との間において、振動電流が発生する。
【００５７】
しかしながら、振動電流が発生しても、ＭＯＳトランジスタＴｒ１１がオンであって、電源ＶＤＤラインからオフセット電流発生回路１３に対してオフセット電流を供給しており、このオフセット電流が振動電流の逆流電流成分を打ち消すため、電源ＶＤＤラインおよび電源ＶＳＳラインには、逆流電流は発生しない。
つまり、図３（ｊ）に示すように、オフセット電流を供給することにより、電源ＶＤＤラインからブリッジ回路本体１１に供給される回路電流ＩＤＤは、図１２（ｉ）に示す、従来の、オフセット電流発生回路１３を設けない場合に比較して、オフセット電流相当だけ増加する。そのため、ＭＯＳトランジスタＴｒ２のオンオフ動作に伴い、振動電流が発生したとしても、回路電流ＩＤＤは正値をとる。したがって、逆流電流が発生することを防止することができる。
【００５８】
電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）には、図８に示すように、抵抗成分が寄生しているため、振動電流は次第に小さくなる。
そして、図３の時点ｔ１２で、ＰＷＭ入力信号ＰＷＭがＬレベルに切り換わった時点からオフセット時間Ｗが経過した時点ｔ１３で制御信号ＰＧ１１がＨレベルに切り換わると、この時点でＭＯＳトランジスタＴｒ１１がオフとなり、オフセット電流発生回路１３へのオフセット電流の供給が中止される。
【００５９】
このＭＯＳトランジスタＴｒ１１がオフに切り換わることにより、電源ＶＤＤラインとデカップリングコンデンサ６との間、電源ＶＳＳラインとデカップリングコンデンサ６との間において直列共振が発生する。
しかしながら、ＭＯＳトランジスタＴｒ１１がオフに切り換わることにより直列共振が発生する直前に電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）を流れていた電流量は少ないため、振動電流の振幅を小さく抑えることができ、すなわちこの振動電流により電源ラインに逆流電流が発生することを防止することができる（図３（ｊ））。
【００６０】
そして、時間の経過に伴い振動電流の振幅は次第に小さくなり、図９中に破線矢印で示すように、電源ＶＳＳライン、寄生ダイオードＤ４、コイル５、ＭＯＳトランジスタＴｒ３、電源ＶＳＳラインを経由して回生電流が流れる状態に移行する。
以上から、オフセット電流の大きさとして、ＭＯＳトランジスタＴｒ２がオフ状態に切り換わった時点で発生する直列共振による振動電流の逆流電流成分を打ち消すことの可能な大きさに設定し、且つ、オフセット時間Ｗとして、前記直列共振による振動電流の振幅が十分低減するのに要する所要時間を設定することによって、ＭＯＳトランジスタＴｒ２がオフセット状態に切り換わることにより電源ラインに逆流電流が発生することを抑制することができるとともに、ＭＯＳトランジスタＴｒ１１がオフに切り換わることにより生じる振動電流の発生を抑制することができることがわかる。
【００６１】
したがって、オフセット電流の大きさとして、ＭＯＳトランジスタＴｒ１、Ｔｒ２がオフに切り換わることにより生じる直列共振による振動電流の逆流電流成分を打ち消すことの可能な大きさの電流値を設定し、オフセット時間Ｗとして、ＭＯＳトランジスタＴｒ１、Ｔｒ２が切り換わることにより生じる振動電流の振幅が十分低減するまでに要する所要時間を設定することにより、電源ラインに逆流電流が発生することを回避することができるとともに、ＭＯＳトランジスタＴｒ１１がオフに切り換わることにより生じる振動電流の発生を抑制することができる。
【００６２】
＜まとめ＞
以上のように、本実施形態におけるＨ型ブリッジ回路１０では、コイル５への通電を行うためのＭＯＳトランジスタＴｒ１、Ｔｒ２がオフに切り換わるタイミングで、オフセット電流発生回路１３を構成するＭＯＳトランジスタＴｒ１１をオフセット時間Ｗのみオンとし、ＭＯＳトランジスタＴｒ１、Ｔｒ２がオフに切り換わったのち、オフセット時間Ｗのみオフセット電流発生回路１３に電源ＶＤＤラインから電流供給を行う構成とした。
【００６３】
そのため、ＰＷＭ入力信号ＰＷＭに応じてオンオフ動作するＭＯＳトランジスタＴｒ１、Ｔｒ２のオンオフの切り換わりに伴い、電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）に寄生する抵抗成分と外付けのデカップリングコンデンサ６との直列共振により振動電流が発生した場合であっても、オフセット電流発生回路１３により発生されるオフセット電流により、振動電流の逆流電流成分を打ち消すことができるため、電源ラインに逆流電流が発生することを回避することができる。
【００６４】
また、ＭＯＳトランジスタＴｒ１１をオフセット時間Ｗの間オンとしているため、電源ラインの電流量が十分少なくなった時点でオフセット電流の供給を停止させることができ、すなわち、ＭＯＳトランジスタＴｒ１１がオフとなることに伴い発生する振動電流の振幅を小さく抑制することができる。
また、オフセット時間Ｗが経過した時点でＭＯＳトランジスタＴｒ１１をオフとし、オフセット電流の供給を停止しているため、オフセット電流を供給することによりＨ型ブリッジ回路１０全体の消費電流の増加を抑制することができる。
【００６５】
なお、上記実施の形態においては、電源ＶＤＤラインと電源ＶＳＳラインとの間に設けたデカップリングコンデンサ６の容量成分と電源ラインの寄生インダクタンスとにより直列共振が生じる場合について説明したが、デカップリングコンデンサ６により生じる直列共振に限るものではなく、電源ＶＤＤラインと電源ＶＳＳラインとの間に設けられた容量成分と電源ラインの寄生インダクタンスとによる直列共振に伴い生じる、電源ラインへの逆流電流であっても抑制することができる。
【００６６】
この場合には、電源ＶＤＤラインと電源ＶＳＳラインとの間に設けられた容量成分と電源ラインの寄生インダクタンスとによる直列共振に伴って生じる振動電流の振幅およびその減衰時間を予測するなどにより求め、これに基づき、オフセット電流量およびオフセッット時間Ｗを設定すればよい。
また、上記実施の形態においては、オフセット時間の間のみオフセット電流を発生させる構成としたが、これに限るものではなく、オフセット電流が比較的小さく、オフセット電流を供給することによる消費電流の影響が比較的小さい場合には、常時オフセット電流を供給する構成してもよい。
【００６７】
なお、上記実施形態において、電源ＶＤＤラインが第１の電源に対応し、電源ＶＳＳラインが第２の電源に対応し、ＭＯＳトランジスタＴｒ１が第１のトランジスタに対応し、ＭＯＳトランジスタＴｒ２が第２のトランジスタに対応し、ＭＯＳトランジスタＴｒ３が第３のトランジスタに対応し、ＭＯＳトランジスタＴｒ４が第４のトランジスタに対応し、コイル５が負荷に対応し、ブリッジ回路本体１１がＨ型ブリッジ本体に対応し、ＭＯＳトランジスタＴｒ１１が第５のトランジスタに対応している。
【産業上の利用可能性】
【００６８】
本発明のＨ型ブリッジ回路およびモータ駆動装置は、家庭製品、工業用・医療用機器などの駆動源となる各種のモータの制御装置の他に、ボイスモータなどの駆動に適用することができる。
また、本発明のＨ型ブリッジ回路は、ブリッジ回路本体対してオフセット電流を供給しておらず、オフセット電流発生回路に対してオフセット電流を供給している。そのため、ＰＷＭ入力信号ＰＷＭのデューティ比を小さくした場合、負荷としてのコイルに供給される電流も小さくなり、モータの回転数を小さくすることができる。したがって、低回転域から高回転域まで幅広い回転数域で制御が必要な場合に、特に有効である。
【符号の説明】
【００６９】
５  コイル
６  デカップリングコンデンサ
１０  Ｈ型ブリッジ回路
１１  ブリッジ回路本体
１２  制御回路
１３  オフセット電流発生回路
Ｔｒ１、Ｔｒ２  Ｐチャネル型ＭＯＳトランジスタ
Ｔｒ３、Ｔｒ４  Ｎチャネル型ＭＯＳトランジスタ
Ｔｒ１１  Ｐチャネル型ＭＯＳトランジスタ
Ｒ１１  抵抗
ＯＵＴ１、ＯＵＴ２  出力端子
【図１】
2013158068.tif 000003
【図２】
2013158068.tif 000004
【図３】
2013158068.tif 000005
【図４】
2013158068.tif 000006
【図５】
2013158068.tif 000007
【図６】
2013158068.tif 000008
【図７】
2013158068.tif 000009
【図８】
2013158068.tif 000010
【図９】
2013158068.tif 000011
【図１０】
2013158068.tif 000012
【図１１】
2013158068.tif 000013
【図１２】
2013158068.tif 000014
【図１３】
2013158068.tif 000015
【図１４】
2013158068.tif 000016
【図１５】
2013158068.tif 000017