(57)【要約】      （修正有）【課題】パチンコ機スロット機等に好適な省電力で小型なソレノイド駆動信号発生器を作成する。【解決手段】コイルに並列にダイオードが接続されているソレノイド可動部を吸引する駆動用時間は１００％で駆動し、吸着されて保持状態となる保持用時間には、５０％ＯＮ、５０％ＯＦＦのパルス駆動とすることにより、従来の保持用時間１００％駆動方式に対して、７５％の電力節減が可能となる。第１演算増幅器５−１に接続したＣＲタイマーと、第２演算増幅器５−２を用いたパルス発生器と、１ゲートＯＲ回路２０と、１ゲートＡＮＤ回路２１とに簡素化した回路構成で小型化と低価格化を実現し、時間特性のバラツキを小さくした。パルス発生器をソレノイド駆動信号発生器内に作成したことで、従来回路のＦＥＴ２５等のスイッチング部材の前に挿入するだけで、省電力が実現する。遊技機以外にもソレノイドを駆動する用途は多いので利用範囲は広い。【選択図】図１
2013084867.tif 000002
【特許請求の範囲】
【請求項１】
ンレノイドコイルに並列にダイオードが接続されているソレノイドをスイッチング部材で駆動する用途において、入力端子に制御信号が加わった制御信号時間の内、可動部を吸引するに必用な駆動用時間は１００％のＯＮ信号を、吸引され、保持状態の保持用時間にはパルス信号を出力端子を介し前記スイッチング部材の制御端子に与えるソレノイド駆動信号発生器にあって、
１個の前記ソレノイドを駆動する事を目的に、
入力端子に加わった制御信号を抵抗とコンデンサーで遅延させ、この遅延信号を、第１演算増幅器の−入力端子に与え、
電源＋端子と電源−端子間に直列に挿入された２本の抵抗の結合点を抵抗を介して上記第１演算増幅器の＋入力端子に結ぶと共に、
同第１演算増幅器の出力端子を抵抗を介して、前記＋入力端子に結んで、
構成される、
駆動用時間を作成する駆動用時間作成部と、
第２演算増幅器の−入力端子をコンデンサで電源−端子に結ぶと共に、同−入力端子を抵抗を介し、出力端子に結び、
電源＋端子と電源−端子間に直列に挿入された２本の抵抗の結合点を抵抗を介して上記第２演算増幅器の＋入力端子に結ぶと共に、
同第２演算増幅器の出力端子を抵抗を介して、前記＋入力端子に結んで、
構成されるパルス発生器と、
前記駆動用時間中は継続して出力される該駆動用時間作成部の信号と該パルス発生器の信号を処理する１ゲートＯＲ回路と、
該１ゲートＯＲ回路出力と入力端子の信号を処理する１ゲートＡＮＤ回路と、
を備えて、
該１ゲートＡＮＤ回路の出力を前記制御信号として、出力端子を介して該スイッチング部材の制御端子に与える事を特徴とするソレノイド駆動信号発生器。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、パチンコ機、スロット機等に関連する。
【背景技術】
【０００２】  パチンコ機等遊技機は遊技者の好み、製造者の競争関係から、高度に電子化され、電子、電気部品のかたまりと成り、多大な電力消費が必要と成っている。しかし、東日本大震災を機に、その電力消費が反社会的との声さえ出ている。パチンコ機では普通電動役物、特別電動役物のソレノイドは必須部品であり、また、演出用のソレノイドも廃止は出来ない。省電力化に対しては数を減らすのが精一杯の努力である。
今まで、電気は無制限に利用出来るのは当然と考えられ、スイッチング部材（トランジスター等）でＯＮ−ＯＦＦするのが安価であり、省電力化の進歩が遅れた。また一方で、ソレノイドには発熱、温度上昇での吸引力低下と言う問題は以前から検討されており、特開平６−３１０３５、実開平５−２５７０４、実開平７−４２１０５等が先行技術としてある。【０００３】  ソレノイドには可動部を吸引させるには大きな電流を必要とするが、吸着状態を保持するには１〜２割の電流でよいと言う特性があり、特開平６−３１０３５、実開平７−４２１０５等は２電源を持ち、駆動時は大きな電流、保持時は小さな電流をの考えで構成される。
実開平５−２５７０４は大変優れた考えで、１個の電源で駆動時は１００％で、保持時はパルス状に電流を流す方式を取っている。ソレノイドのコイルは磁気エネルギーを蓄え、駆動パルスのＯＦＦの時間には磁気エネルギーがダイオードを介してコイルに電流を流し続ける事を利用している。本件出願人は既に特願２０１１−１３７７９９、特願２０１１−１３７７９８でソフト的手段、ハード的手段でノレノイドの保持状態での大幅な省電力に関する技術を開示している。更に追加で開示した、特願２０１１−１５５２３４では実用に供する為に、極限までの小型化と低価格化に関する技術を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３１０３５
【特許文献２】実開平５−２５７０４
【特許文献３】実開平７−４２１０５
【特許文献４】特願２０１１−１３７７９８
【特許文献５】特願２０１１−１３７７９９
【特許文献６】特願２０１１−１５５２３４
【発明の概要】
【発明が解決しようとする課題】
【０００５】本発明が解決しようとする課題は、以下の通りである。
（１）ソレノイドの保持状態消費電力を大幅（７５％）削減し、省電力化が出来るとは言え、追加の部品に成る事から、極限まで小型化と、低価格化を求める為、ヒステリシス付きインバーターＩＣを用いる手段を取ると、時間特性のバラツキ要因が、抵抗値、コンデンサー容量値、インバーターＩＣのヒステリシス特性値の３要因が関連し、時にヒステリシス特性値のバラツキが大きく、結果、バラツキを減少させる調整作業、部品選別作業で真の低価格化が困難になる問題が有った。【０００６】  ソレノイドをパルス的に駆動するにはソフト的にも可能で、出願人はソフトでの具体化を特願２０１１−１３７７９９で開示している。が、検討の結果、プログラムは必ずしも短く成らず、従来の遊技制御ソフトに追加するのは簡単でもない。との結果も得ている。パチンコ機で認められるＲＯＭ容量は４Ｋバイト、ＲＡＭ容量は２５６バイトに適用するには抵抗が多いと感ずる。
また、ハード的な手段として特願２０１１−１３７７９８で保持用時間に必要なパルス信号をマイコンのタイマー割込で得る手段、及び、可動部を吸引するに必用な駆動用時間の作成方法、全体としてソレノイド駆動回路の構成方法を開示している。【０００７】
【課題を解決する為の手段】
【０００８】  請求項１のソレノイド駆動信号発生器は、ソレノイドコイルに並列にダイオードが接続されているソレノイドをスイッチング部材で駆動する用途において、入力端子に制御信号が加わった制御信号時間の内、可動部を吸引するに必用な駆動用時間は１００％のＯＮ信号を、吸引され、保持状態の保持用時間にはパルス信号を出力端子を介し前記スイッチング部材の制御端子に与えるソレノイド駆動信号発生器にあって、１個の前記ソレノイドを駆動する事を目的に、入力端子に加わった制御信号を抵抗とコンデンサーで遅延させ、この遅延信号を、第１演算増幅器の−入力端子に与え、電源＋端子と電源−端子間に直列に挿入された２本の抵抗の結合点を抵抗を介して上記第１演算増幅器の＋入力端子に結ぶと共に、同第１演算増幅器の出力端子を抵抗を介して、前記＋入力端子に結んで、構成される駆動用時間を作成する駆動用時間作成部と、第２演算増幅器の−入力端子をコンデンサで電源−端子に結ぶと共に、同−入力端子を抵抗を介し、出力端子に結び、電源＋端子と電源−端子間に直列に挿入された２本の抵抗の結合点を抵抗を介して上記第２演算増幅器の＋入力端子に結ぶと共に、同第２演算増幅器の出力端子を抵抗を介して、前記＋入力端子に結んで、構成されるパルス発生器と、前記駆動用時間中は継続して出力される該駆動用時間作成部の信号と該パルス発生器の信号を処理する１ゲートＯＲ回路と、該１ゲートＯＲ回路出力と入力端子の信号を処理する１ゲートＡＮＤ回路と、を備えて、該１ゲートＡＮＤ回路の出力を前記制御信号として、出力端子を介して該スイッチング部材の制御端子に与える事を特徴とするソレノイド駆動信号発生器であるから、
課題（１）の極限までの小型化と低価格化の為に、ヒステリシス付きインバータＩＣを用いる手段が時間特性のバラツキ要因として、抵抗値、コンデンサー容量値、ヒステリシス特性値の３要因であるのに対して、演算増幅器を用いた事で、時間特性のバラツキ要因が抵抗値とコンデンサー容量値のみとなり、±１％の抵抗と±５％のコンデンサーを使用すれば時間特性を±１０％に納める事が可能となり、調整作業、部品選別作業を無用とし、結果、低価格化を可能とする。
演算増幅器は極めて小型で２回路入りの物が提供されており、ソレノイド駆動信号発生器として、縦１０ｍｍ、横１０ｍｍ程の寸法を実現する。
【０００９】
【図面の簡単な説明】
【００１０】
【図１】  本発明のソレノイド駆動信号発生器の実施例を示す説明図。
【図２】  本発明のソレノイド駆動信号発生器の動作を説明する電流波形図。
【発明を実施する為の形態】
【００１１】  図１は本発明のソレノイド駆動信号発生器の実施例を示す説明図であり、図（ａ）は回路構成を示す。図（ｂ）は部品構成を示す。説明の為、別紙図２の発明の基礎と成るソレノイド電流波形図を用いる。図（ａ）は全体電流波形図。図（ｂ）は同電流波形の拡大図である。図１の図（ａ），（ｂ）、図２の図（ａ），（ｂ）を一体的に用いて説明する。
【００１２】  本発明のソレノイド駆動信号発生器２３は電源＋端子４と、電源−端子１の間に電源を受け、入力端子２にプラスの電位のソレノイド制御信号として、制御信号時間Ｔｂを受けると、出力端子３にソレノイドの可動部が吸引、吸着するに必要な駆動用時間Ｔａの間は、１００％ＯＮの出力を。吸引され、保持状態の保持用時間Ｔｂ−Ｔａの間はパルス状のＯＮ−ＯＦＦ信号を、抵抗２４を介してＦＥＴ２５のゲート端子２５ａに与える。
同ＦＥＴのドレイン端子はソレノイドコイル２６とダイオード２７のアノードに結ばれており、同ソレノイドコイル２６の他端とダイオード２７のカソードは外部電源２８の＋に結ばれ、ＦＥＴ２５のソース端子は外部電源２８の−に結ばれている。
詳しくは後に説明するが、上記配線でソレノイド作動時間Ｔｂのソレノイド駆動の指示が出ると、可動部を吸引させる動作を行う駆動用時間である、Ｔａの間は１００％ＯＮでＦＥＴ２５は駆動され、吸引、吸着が完了し、保持用時間であるＴｂ−Ｔａはソレノイド駆動信号発生器２３内のパルス発生器からのパルス信号でＦＥＴ２５が駆動される。
なお、ＦＥＴ２５はトランジスタでもＩＰＤ（インテリジェント  パワー  デバイス）でも良いので総称してスイッチング部材と言う。また、ＦＥＴ２５のゲート端子２５ａはトランジスタではベースに成る。これも総称して制御端子と言う。
【００１３】  次ぎに、図２、図（ａ）でソレノイド電流波形の説明をする。駆動用時間ＴａでＦＥＴ２５を完全ＯＮ状態にすると、ｉ＝Ｉ０（１−ｅ−Ｒｔ／Ｌ）の式で電流は増大し、Ｉｐで示す点で上昇は減速し、再び上記式に従い上昇する。Ｉ０は外部電源２８の電圧値をソレノイドコイル２６の抵抗値で割った値であり、Ｉｐで示す点で上昇が減速するのはソレノイドの可動鉄心、または鉄片が動く事で起電力が外部電源と逆極性で生ずる事に起因する。動きが停止すれば、起電力は無くなり、再び元の式に従う。
【００１４】  Ｔａが終わり、保持用時間Ｔｂ−Ｔａに入ると、ソレノイド駆動信号発生器２３内のパルス発生器からのパルス信号でＦＥＴ２５が駆動される。同パルス発生器の出力波形が５０％ＯＮ、５０％ＯＦＦであったとすると、半分の電流値Ｉ０／２の電流がソレノイドコイル２５に流れる。
１／２以下、又は１／２以上にしたい時はパルスのＯＮとＯＦＦの比率を変える事で可能である。
【００１５】  次ぎに、図（ｂ）で５０％ＯＮ、５０％ＯＦＦのパルス駆動の細部を説明する。Ｉ０／２の電流値を中心に指数関数に従う上昇と下降の繰り返しであるが、上昇する時は初期値ＩＬから、目標値Ｉ０に向かい、目標値Ｉ０と初期値ＩＬと差が係数となる。結果、時間と共に変化する電流値の式はｉ＝ＩＬ＋（Ｉ０−ＩＬ）＊（１−ｅ−Ｒｔ／Ｌ）となる。ＯＦＦでの下降する電流値は初期値ＩＨから電流値０に向かう指数関数であり、式はｉ＝ＩＨ＊ｅ−Ｒｔ／Ｌで表せる。ここで、記号Ｌはソレノイドコイルのインダクタンスであり、ＲはＯＮ時はソレノイドコイル及びＦＥＴ２５，外部電源２８，配線上の抵抗分であり、ＯＦＦ時はソレノイドコイル及びダイオード２７の抵抗分である。ＯＮ時とＯＦＦ時で抵抗分が異なる事は５０％ＯＮ、５０％ＯＦＦのパルス駆動をした時、完全な１／２の電流値Ｉ０／２と差が生ずる事を意味する。抵抗分は発熱で損失に成る成分であるから、ダイオード２７は整流用ダイオードよりショットキーダイオードが望ましいし、ＦＥＴもより抵抗値の低い物が望ましい。
【００１６】  図（ｂ）でもう一つ大切な事がある。ＯＮ時は電流は外部電源２８からソレノイドコイル２６、ＦＥＴ２５を通り流れ、外部電源の電力を消費する。が、ＯＦＦ時はソレノイドコイル２６からダイオード２７へ流れるのみで外部電源の電力を消費していない事に注意を要する。これは、ＯＮ時にソレノイドコイル２６に蓄えられた磁気エネルギーがＯＦＦ時にダイオード２７を通して放出される現象を利用しているからである。結果、パルス駆動しなかった時に流れる電流値Ｉ０の半分の更に半分である、１／４Ｉ０が外部電源から供給されるのみであり、７５％の省電力と言える。
【００１７】  次に、先ほど説明を省略した、ソレノイド駆動信号発生器２３を詳しく説明する。
入力端子２は抵抗６を介して第１演算増幅器５−１の−入力端子５−１ａに結ばれる。同−入力端子５−１ａはコンデンサー８を介してグランドされると共に、ダイオード９のアノードが結ばれ、同ダイオード９のカソードは入力端子２に結ばれている。同入力端子２は抵抗７を介してグランドに結ばれる。
また、抵抗１０の一端は電源＋端子４に結ばれ、他端は抵抗１１と直列に結ばれ、抵抗１１の他端は電源−端子１（グランドとも言う）に結ばれる。抵抗１０と抵抗１１の結合点からは抵抗１２を介して第１演算増幅器５−１の＋入力端子５−１ｂに結ばれる。同＋入力端子５−１ｂは第１演算増幅器５−１の出力端子５−１ｃに抵抗１３を介して結ばれる。
以上の構成は駆動用時間Ｔａを作成する駆動用時間作成部を構成している。
【００１８】  その動作は「ソレノイドを作動させよ！」の意味で外部のマイコン基板、手動スイッチ、マイコンを含まない基板から、入力端子２へハイ（Ｈ）の信号を出すと、
抵抗６を介し、コンデンサー８へ電流が流れ、コンデンサー８の電位を上昇させる。−入力端子５−１ａに与えられたこの電位は、抵抗１０抵抗１１の結合点に作られた基準電位と比較され、基準電位に達するまでは出力端子をハイ（Ｈ）に保つが、基準電位に達するとロウ（Ｌ）に反転する。抵抗１２と抵抗１３はヒステリシスを生ずる働きを持ち、
反転する値はＥｔ＋（Ｅｏｕｔ−Ｅｔ）ｘＲ１２／（Ｒ１２＋Ｒ１３）で表せる。
ここでＥｏｕｔは第１演算増幅器の出力電圧であり、Ｅｔは抵抗１０，１１の結合点の基準電圧である。また、Ｒ１２は抵抗１２の抵抗値であり、Ｒ１３は抵抗１３の抵抗値である。
ヒステリシス付きインバータの機能をする第１演算増幅器５−１は電位上昇を監視し、しきい値に達する迄はローの入力と判断し、出力はハイを出している。
ヒステリシス機能を有する第１演算増幅器５−１は、抵抗６とコンデンサー８で決まる時定数で決まる時間まではハイ出力を保ち、しきい値まで電位が上昇すると、ローの出力に変化する。この、入力端子２にハイが入ってからハイを続けていて、ローに切り替わる迄の時間がＴａであり、駆動用時間である。
【００１９】  ヒステリシス付きを用いる理由はロー、ハイの切り替わり近辺で、チャタリングが発生し、ソレノイドに流れる大きな電流の異常振動を防止する為である。ダイオード９，抵抗７は、一度動作した後にコンデンサー８の電荷を放電させ、次の動作に備える為である。
抵抗７は上述の様にコンデンサー８の電荷の放電用であるが、殆ど全ての使用状態では入力端子２を動作させる外部回路はローの状態では電流を吸い込む作用が有るため、省略が可能である。
即ち、抵抗７は必須部品ではない、またダイオード９も入力端子２に加わる信号の頻度に左右されるが、必須ではないが有るのが好ましい。他の全ての部品はソレノイド駆動信号発生器２３の必須部品である。
【００２０】本発明は時間特性のバラツキを小さくする事を目的としているので、駆動用時間Ｔａに関して述べる。抵抗６を１．５ＭΩとし、コンデンサー８を０．１μＦとし、時定数である１．５ＭΩ＊０．１μＦ＝１５０ｍＳ後で反転する設計を行う場合を考える。時定数とは指数関数で５ｖに向かう時の６３％に相当する時間であるから、５ｖ＊０６３＝３．１５ｖで判定すれば良い。
抵抗１０を１ＫΩ、抵抗１１をｘＫΩ、抵抗１２を１０ＫΩ、抵抗１３を１００ＫΩとすると、前記したヒステリシスに関する式は
３．１５＝Ｅｔ＋（Ｅｏｕｔ−Ｅｔ）＊１０Ｋ／１１０Ｋとなる。Ｅｏｕｔ＝５とし、変形すると、
３．１５＊１１０＝１１０Ｅｔ＋（５−Ｅｔ）＊１０
３４６．５＝１００Ｅｔ＋５０  Ｅｔ＝２９６．５／１００  となり  Ｅｔ＝２．９６５ｖを抵抗１１のｘＫΩで作成する問題に変わる。抵抗１０を１ＫΩとしているから
２．９６５＝５＊ｘＫΩ／（１＋ｘ）ＫΩ  の式のｘを求める問題となる。
２．９６５（１＋ｘ）＝５ｘ  から２．９６５＝２．０３５ｘで  ｘ＝１．４５７ＫΩと求まる。
特別に大型のソレノイドを除き、駆動用時間Ｔａは１５０ｍＳで可動鉄心を完全に吸着出来るが、今Ｔａが±３０％のバラツキがあれば１０５ｍＳから１９５ｍＳと成り、１０５ｍＳでは吸着が不完全な場合が生ずるし、１９５ｍＳでは省電力の効果が低下する。抵抗６，１０，１１はバラツキ±１％の物が簡単に入手出来、コンデンサー８は±５％で、温度特性も良い物が標準品として入手出来る。結果各バラツキの合計が±８％に収まり、±１０％で計算してもＴａの値は１３５ｍＳから１６５ｍＳで納まる。
抵抗１０と抵抗１１の比を１対１．４５以上にすれば、抵抗６とコンデンサー８の時定数より長い駆動用時間Ｔａを作成出来、コンデンサー８の小型化の効果があるが、ノイズの影響を受け易くなる問題がある。
なお、駆動用時間Ｔａを先願の、特願２０１１−１５５２３４でのヒステリシス付きインバータＩＣ、例えばＴＣ７Ｓ１４Ｆで作成すると”Ｈ”レベルしきい値電圧が中心値２．７Ｖに対して２．３Ｖから３．１５Ｖまでバラツキ、下方向には（２．７−２．３）／２．７＝０．１７で１７％。上方向には（３．１５−２．７）／２．７＝０．１７で１７％と±１７％のバラツキを抵抗、コンデンサのバラツキに加算する必要がある。
【００２１】  第１演算増幅器５−１の出力と後述するパルス発生器からの信号は、１ゲートＯＲ回路２０の入力として各々入れられる。同１ゲートＯＲ回路の出力は１ゲートＡＮＤ回路２１の一方の入力へ、他方の入力は入力端子２へ結ばれる。
上記パルス発生器は第２演算増幅器５−２の−入力端子５−２ａとグランド間にコンデンサー１４を挿入し、−入力端子５−２ａと出力端子５−２ｃ間に抵抗１５を挿入し、抵抗１６の一端は電源＋端子に結ばれ、他端は抵抗１７と直列に結ばれ、抵抗１７の他端は電源−端子（グランドとも言う）に結ばれる。抵抗１６と抵抗１７の結合点からは抵抗１８を介して第２演算増幅器５−２の＋入力端子５−２ｂに結ばれる。同＋入力端子５−２ｂは第２演算増幅器５−２の出力端子５−２ｃに抵抗１９を介して結ばれる事で作成される。
その発振周波数はｆ＝１／−１／ＣＲ｛ｌｎ（ＶＤＤ−ＶＴＨ）／ＶＤＤ−ＶＴＬ｝＋ｌｎＶＴＬ／ＶＴＨ｝で決まる。また、そのＯＮ−ＯＦＦの比率はほぼ５０％、５０％である。ここで、Ｃはコンデンサー１４の静電容量値、Ｒは抵抗１５の抵抗値、ＶＤＤは電源＋端子４と電源−端子１間の電圧値、ＶＴＨはヒステリシス付きインバーターとして作動する第２演算増幅器５−２のＨレベルしきい値電圧値、ＶＴＬはＬレベルしきい値電圧値である。
ＶＴＨ＝Ｅｔ＋（Ｅｏｕｔ−Ｅｔ）ｘＲ１８／（Ｒ１８＋Ｒ１９）であり
ＶＴＬ＝Ｅｔ−（Ｅｏｕｔ−Ｅｔ）ｘＲ１８／（Ｒ１８＋Ｒ１９）で表され、
Ｅｔは抵抗１６抵抗１７の結合点の基準電圧であり、Ｒ１８は抵抗１８の抵抗値、Ｒ１９は抵抗１８の抵抗値である。
ちなみに、５００Ｈｚの周波数で５０％ＯＮ−ＯＦＦの波形を発生させるには、コンデンンサー１４は０．０１μＦで抵抗１５は３３ＫΩ、抵抗１６，抵抗１７は３．３ＫΩ、抵抗１８は１００ＫΩ、抵抗１９は１０ＫΩで実現する。
【００２２】以上説明の結果として、出力端子３である、１ゲートＡＮＤ回路２１の出力は以下の動作をする。
１；入力端子２がローで有意信号の無いときは１ゲートＡＮＤ回路２１の出力即ち出力端子３はローである。
２；入力端子２がハイに成ると、１ゲートＡＮＤ回路の一方はハイが保証されたので、１ゲートＯＲ回路の出力に依存するが、
２ａ；入力端子２がハイに成った直後からヒステリシス付きインバーターの機能の第１演算増幅器５−１がローに切り替わる迄の駆動用時間Ｔａはパルス発生器側のＯＦＦ時間帯もＯＲだからハイを出し続け出力はＯＮのまま。
２ｂ；駆動用時間Ｔａの後はヒステリシス付きインバーターの機能の第１演算増幅器５−１がロー出力だから、１ゲートＯＲ回路２０はパルス発生器のパルスを出力として出させる。この動作は保持用時間Ｔｂ−Ｔａの動作となる。
【００２３】  本発明は出来る限りの簡単、安価を大切に、又、大量生産する時、選別部品を使わなくても無調整で時間特性のバラツキが実用範囲内に納める事を目的にし、ヒステリシス付きインバーターの機能をＴＣ７Ｓ１４Ｆの様な半導体に依存せず、演算増幅器を用いて、抵抗とコンデンサーのみで決まる様にした事で、バラツキ幅を小さくした点で優れる。
【００２４】  次ぎに図１の図（ｂ）で部品構成を説明する。プリント基板２２には、
上述の図（ａ）の各部品、演算増幅器５は第１演算増幅器５−１と第２演算増幅器５−２を含み１個の部材として示され、コンデンサー８，１４もダイオード９も、１ゲートＯＲ回路２０も１ゲートＡＮＤ回路２１もが図示の様に配置されている。又、抵抗は６，７，１０，１１，１２，１３，１５，１６，１７、１８，１９も図示されている。
１０ｃｍ角の中に１００個程が配置出来、基板寸法を大きくすれば更に多くの製品が１枚の基板上に配置出来る。結果、部品実装作業は大変効率が良くなり、低価格化を可能とする。又、このシート状に並んだ状態で各ソレノイド駆動信号発生器２３は試験される。
【００２５】  電源−端子１、入力端子２，出力端子３、電源＋端子４は、横に連なる基板、一列分が一括してハイブリッドＩＣ用クリップ端子が嵌められた後、同時に基板に対して半田付けされ、フープ状に連結されたハイブリッドＩＣ用クリップ端子の連結部分が切断され、図示の様に分離した各端子となる。
プリント基板２２は、ハイブリッドＩＣで用いられるセラミック基板に導体を印刷等で固着させた基板に置き換え出来るのは当然であるから、符号２２は総称として回路基板とも言う。又、抵抗６，７，１０，１１，１２、１３，１５，１６，１７，１８，１９はセラミック基板上に印刷抵抗として作成できる事も当然であり、この時はチップ抵抗として図示した図（ｂ）と見た目の差違が出るが内容は同一である。各抵抗は必要な精度にトリミング加工され、抵抗値に基づく時間特性のバラツキを小さくする。
【００２６】  最後にソレノイドの保持状態での省電力に関し、ラッチングソレノイドとの対比に関して述べる。ラッチングソレノイドは吸着させる時、吸着状態から離す時のみ電力を必要とするが、保持状態は永久磁石を用いて、全く電力を必要としない。
明らかに本発明のソレノイド駆動信号発生器を用いるより優れる様に見える。
が、それは、ソレノイドの駆動頻度が低い時の話であり、パチンコ機等遊技機での役物作動の様に、１秒間毎の繰り返し動作の様な駆動頻度が高い時には様子が異なる。それでも、消費電力ゼロのラッチングソレノイドが優れると感ずる人がいると思うが、ラッチングソレノイドは構造が複雑で、生産性が低く、安価でない。又、小型化に関しても通常ソレノイドが上回る。
結果、駆動頻度を中心に各種要因を総合して、適材適所で選択的に用いられるのが正しい両者の優劣関係と考える。
【００２７】  追記であるが、本発明はパチンコ機、スロット機等に好適として記載したが、電磁弁等他の分野でも動作頻度が高い使用条件では省電力に大きな貢献が出来ると信ずる。
【符号の説明】
【００２８】１                      電源−端子（グランド）
２                      入力端子
３                      出力端子
４                      電源＋端子
５                      演算増幅器
５−１                  第１演算増幅器
５−１ａ                −入力端子
５−１ｂ                ＋入力端子
５−１ｃ                出力端子
５−２                  第２演算増幅器
５−２ａ                −入力端子
５−２ｂ                ＋入力端子
５−２ｃ                出力端子
６                      抵抗
７                      抵抗
８                      コンデンサー
９                      ダイオード
１０                    抵抗
１１                    抵抗
１２                    抵抗
１３                    抵抗
１４                    コンデンサー
１５                    抵抗
１６                    抵抗
１７                    抵抗
１８                    抵抗
１９                    抵抗
２０                    １ゲートＯＲ回路
２１                    １ゲートＡＮＤ回路
２２                    プリント基板（回路基板）
２３                    ソレノイド駆動信号発生器
２４                    抵抗
２５                    ＦＥＴ（スイッチング部材）
２５ａ                  ゲート端子（制御端子）
２６                    ソレノイドコイル
２７                    ダイオード
２８                    外部電源
【図１】
2013084867.tif 000003
【図２】
2013084867.tif 000004