(57)【要約】【課題】スナバ回路なしにターンオフサージ電圧を抑制でき、並列回路間の動作ばらつきを抑制することができ、装置の小型・薄型化・長期使用安定化を実現することのできる３レベルインバータを提供することを目的とする。【解決手段】長手方向に縦列させた、素子パッケージ１１ａ〜１２ｂがダイオードパッケージ１３ａ、１３ｂより中心線ＣＬ側に位置するように配置したので、第１の素子パッケージ１１ａ、１１ｂと第２の素子パッケージ１２ａ、１２ｂとの、配置上の中心線からの距離が同じとなり、配線インダクタンスの相違が生じにくく、第１と第２の素子パッケージでサージ電圧や損失の発生具合が異なりにくい。また、ａ、ｂ各群の第１〜第４のＩＧＢＴ１ａ〜４ｂのそれぞれの負極端子を互いに直接導体で接続するようにしたので、第１〜第４のＩＧＢＴのａ、ｂ各群における負極端子の電位が共通となり、制御電極−負極端子間電圧の変動が生じにくい。【選択図】図１
2013236460.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列に接続された第１〜第４のスイッチング素子、および互いに直列に接続され前記第１のスイッチング素子と前記第２のスイッチング素子との接続点と前記第３のスイッチング素子と前記第４のスイッチング素子との接続点との間に接続された第１、第２の結合ダイオードからなる素子群をａ群およびｂ群の２群備え、
前記ａ、ｂ各群の前記第１のスイッチング素子の正極端子を直流電源の正極端子に、前記第４のスイッチング素子の負極端子を前記直流電源の負極端子にそれぞれ並列接続し、前記ａ、ｂ各群の前記第１の結合ダイオードと第２の結合ダイオードとの接続点を前記直流電源の中間端子に並列接続し、前記ａ、ｂ各群の前記第２のスイッチング素子と前記第３のスイッチング素子との接続点を交流出力端子に並列接続した３レベルインバータにおいて、
前記ａ、ｂ各群の前記第１および第２のスイッチング素子を、これら両素子を同一面上に配置内蔵しその正極側端子と負極側端子と中間側端子とをその長手方向に配した矩形平板状の第１の素子パッケージで構成し、前記ａ、ｂ各群の前記第３および第４のスイッチング素子を、これら両素子を同一面上に配置内蔵しその正極側端子と負極側端子と中間側端子とをその長手方向に配した矩形平板状の第２の素子パッケージで構成し、前記ａ、ｂ各群の前記第１および第２の結合ダイオードを、これら両ダイオードを同一面上に配置内蔵しその正極側端子と負極側端子と中間側端子とをその長手方向に配した矩形平板状のダイオードパッケージで構成するとともに、
前記ａ、ｂ両群の前記各パッケージを、同一面上に、前記各パッケージの長手方向が配置上の中心線に対して平行となるよう、かつ、前記第１および第２の素子パッケージを前記長手方向に縦列させ、前記素子パッケージが前記ダイオードパッケージより前記中心線側に位置するように配置し、
前記ａ、ｂ各群の前記第１〜第４のスイッチング素子のそれぞれの負極端子を互いに直接導体で接続するようにしたことを特徴とする３レベルインバータ。
【請求項２】
前記第１および第２の素子パッケージが縦列する方向の一端に前記直流電源を配置し、かつ、前記第１の素子パッケージが前記第２の素子パッケージより前記直流電源に近くなるように配置するとともに、
前記パッケージおよび前記直流電源の相互間を、間に絶縁層を挟んだ複数層の導電性の接続板を積層してなる積層接続板により接続したことを特徴とする請求項１記載の３レベルインバータ。
【請求項３】
前記積層接続板の前記接続板は、順次積層された第１層〜第４層の接続板からなり、
前記第１層の接続板は、前記ａ、ｂ各群の前記第１の素子パッケージの前記負極側端子および前記第２の素子パッケージの前記正極側端子と前記交流出力端子とを接続するものであり、前記第２層の接続板は、前記ａ、ｂ各群の前記第２の素子パッケージの前記負極側端子と前記直流電源の前記負極端子とを接続し、かつ、前記ａ、ｂ両群の前記第１、第２の素子パッケージ、前記ダイオードパッケージおよび前記直流電源を覆うように形成されたものであり、前記第３層の接続板は、前記ａ、ｂ各群のダイオードパッケージの前記中間側端子と前記直流電源の前記中間端子とを接続し、かつ、前記ａ、ｂ両群の前記第１、第２の素子パッケージ、前記ダイオードパッケージおよび前記直流電源を覆うように形成されたものであり、前記第４層の接続板は、前記ａ、ｂ各群の前記第１の素子パッケージの前記正極側端子と前記直流電源の前記正極端子とを接続する第１の分割接続板と、前記ａ、ｂ各群の前記第１の素子パッケージの前記中間側端子と前記ダイオードパッケージの前記負極側端子とを接続する第２の分割接続板と、前記ａ、ｂ各群の前記第２の素子パッケージの前記中間側端子と前記ダイオードパッケージの前記正極側端子とを接続する第３の分割接続板とを備えたものであることを特徴とする請求項２記載の３レベルインバータ。
【請求項４】
前記第１および第２の素子パッケージが縦列する方向の一端に前記直流電源を配置し、かつ、前記第２の素子パッケージが前記第１の素子パッケージより前記直流電源に近くなるように配置するとともに、
前記パッケージおよび前記直流電源の相互間を、間に絶縁層を挟んだ複数層の導電性の接続板を積層してなる積層接続板により接続したことを特徴とする請求項１記載の３レベルインバータ。
【請求項５】
前記積層接続板の前記接続板は、順次積層された第１層〜第４層の接続板からなり、
前記第１層の接続板は、前記ａ、ｂ各群の前記第１の素子パッケージの前記負極側端子と前記第２の素子パッケージの前記正極側端子と前記交流出力端子とを接続するものであり、前記第２層の接続板は、前記ａ、ｂ各群の前記ダイオードパッケージの前記中間側端子と前記直流電源の前記中間端子とを接続するものであり、前記第３層の接続板は、前記ａ、ｂ各群の前記第１の素子パッケージの前記正極側端子と前記直流電源の前記正極端子とを接続し、かつ、前記ａ、ｂ両群の前記第１、第２の素子パッケージ、前記ダイオードパッケージおよび前記直流電源を覆うように形成されたものであり、前記第４層の接続板は、前記ａ、ｂ各群の前記第２の素子パッケージの前記負極側端子と前記直流電源の前記負極端子とを接続する第１の分割接続板と、前記ａ、ｂ各群の前記第２の素子パッケージの前記中間側端子と前記ダイオードパッケージの前記正極側端子とを接続する第２の分割接続板と、前記ａ、ｂ各群の前記第１の素子パッケージの前記中間側端子と前記ダイオードパッケージの前記負極側端子とを接続する第３の分割接続板とを備えたものであることを特徴とする請求項４記載の３レベルインバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、３レベルインバータに関するものであり、特に、同インバータを構成するスイッチング素子等からなるパッケージの配置およびその配線構成に関するものである。
【背景技術】
【０００２】
入力の直流電圧を切り刻んで出力電圧をパルス形状にし、そのパルスの数、間隔、幅などを制御し、目的とする３レベルの周波数の交流を出力するＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御の３レベルインバータにおいては、近年、パワーデバイス用の素子として、小形・軽量化、低損失・高効率化、騒音・高調波・トルク変動防止、信頼性の向上等の観点から、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が用いられている。
【０００３】
一方、このような３レベルインバータにおいて、これらＩＧＢＴ等からなる各パッケージ間の配線インダクタンスの数値が大きいとターンオフサージ電圧が高くなることがある。そして、このターンオフサージ電圧をＩＧＢＴの安全動作領域以内に抑えられない場合には、ＩＧＢＴが破壊してしまう。
このターンオフサージ電圧を抑制する方法として、別途にコンデンサを用いて配線インダクタンスのエネルギーを吸収するスナバ回路を、各ＩＧＢＴと並列に接続する方法がある。しかしながら、配線インダクタンスが大きい場合、そのエネルギーを吸収するスナバ回路のコンデンサ容量も大きくなり、装置外形の大型化、装置コストの増加、部品数の増大による信頼性の低下、装置損失の増加等の問題を招くことになる。
また、素子の電流耐量等から、３レベルインバータを互いに並列に接続された２群の回路から構成することが要請される場合がある。
【０００４】
このような問題を解消する１つの方法として、例えば、特許文献１には、以下の方法が提案されている。即ち、特許文献１に記載の３レベルインバータにおいては、同文献の図１１〜１７に示されるように、素子パッケージとダイオードパッケージは、それぞれ２つのスイッチング素子を内蔵し、またコ字型となるように配置し、素子パッケージ列の一端側に直流電源を並設し、この直流電源の電源端子と素子パッケージおよびダイオードパッケージの接続端子との間を絶縁板を挟んで形成した接続板（積層接続板）で電気的に接続する。これにより、素子パッケージの接続端子と直流電源の接続端子との間の積層接続板に形成される電流路において、往路と復路の離間距離を或る程度小さくすることができ、電流路に存在する配線インダクタンスを低減させることができる。そして、スナバ回路を不要としている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４３５６４３４号公報（段落００４６〜００６２、図１１〜１７参照）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来例の構造では、以下に示す問題点が存在する。以下、特許文献１の図１２を引用した、巻末の本願図１３を参照して説明する。
図１３において、スイッチング素子（ＩＧＢＴ）の素子パッケージ１１ａのＣ２Ｅ１端子が素子１ａ、素子パッケージ１１ｂのＣ２Ｅ１端子が素子１ｂ、素子パッケージ１１ａのＥ２端子が素子２ａ、素子パッケージ１１ｂのＥ２端子が素子２ｂ、素子パッケージ１２ａのＣ２Ｅ１端子が素子３ａ、素子パッケージ１２ｂのＣ２Ｅ１端子が素子３ｂの、それぞれ負極端子であるエミッタ主端子になるが、素子１ａと素子１ｂ、素子２ａと素子２ｂ、素子３ａと素子３ｂの前記並列素子端子同士は接続板で共通接続されていない。
【０００７】
ＩＧＢＴを並列動作させる場合には、ＩＧＢＴ並列間のエミッタ主端子を共通接続していないとＩＧＢＴ並列間のエミッタ電位が異なりやすくなる。エミッタ電位が異なると、制御電極であるゲートとエミッタとの間の電圧も異なってしまい、電圧駆動素子であるＩＧＢＴでは電流のばらつきが発生してしまう。
また、３レベルインバータ装置２００の配置上の中心線ＣＬに対して、第１の素子パッケージ１１ａと１１ｂが第２の素子パッケージ１２ａと１２ｂの各々外側に位置するため、第１の素子パッケージ１１ａと１１ｂ同士の接続距離が第２の素子パッケージ１２ａと１２ｂ同士の接続距離より長くなり、第１の素子パッケージ１１ａ、１１ｂと第２の素子パッケージ１２ａ、１２ｂとで配線インダクタンスが異なるため、サージ電圧や損失の発生具合が異なってしまう。また、ＡＣ出力端子も２分割されているため、３レベルインバータ２００ａと２００ｂとで出力電流のばらつきが発生しやすい。
【０００８】
この発明は、上述のような課題を解決するためになされたもので、スナバ回路を必要とすることなくターンオフサージ電圧を抑制することができるとともに、並列回路間の動作ばらつきを抑制することができ、装置の小型・薄型化・長期使用安定化を実現することのできる３レベルインバータを提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る３レベルインバータは、互いに直列に接続された第１〜第４のスイッチング素子、および互いに直列に接続され第１のスイッチング素子と第２のスイッチング素子との接続点と第３のスイッチング素子と第４のスイッチング素子との接続点との間に接続された第１、第２の結合ダイオードからなる素子群をａ群およびｂ群の２群備え、
ａ、ｂ各群の第１のスイッチング素子の正極端子を直流電源の正極端子に、第４のスイッチング素子の負極端子を直流電源の負極端子にそれぞれ並列接続し、ａ、ｂ各群の第１の結合ダイオードと第２の結合ダイオードとの接続点を直流電源の中間端子に並列接続し、ａ、ｂ各群の第２のスイッチング素子と第３のスイッチング素子との接続点を交流出力端子に並列接続した３レベルインバータにおいて、
ａ、ｂ各群の第１および第２のスイッチング素子を、これら両素子を同一面上に配置内蔵しその正極側端子と負極側端子と中間側端子とをその長手方向に配した矩形平板状の第１の素子パッケージで構成し、ａ、ｂ各群の第３および第４のスイッチング素子を、これら両素子を同一面上に配置内蔵しその正極側端子と負極側端子と中間側端子とをその長手方向に配した矩形平板状の第２の素子パッケージで構成し、ａ、ｂ各群の第１および第２の結合ダイオードを、これら両ダイオードを同一面上に配置内蔵しその正極側端子と負極側端子と中間側端子とをその長手方向に配した矩形平板状のダイオードパッケージで構成するとともに、
ａ、ｂ両群の各パッケージを、同一面上に、各パッケージの長手方向が配置上の中心線に対して平行となるよう、かつ、第１および第２の素子パッケージを長手方向に縦列させ、素子パッケージがダイオードパッケージより中心線側に位置するように配置し、
ａ、ｂ各群の第１〜第４のスイッチング素子のそれぞれの負極端子を互いに直接導体で接続するようにしたものである。
【発明の効果】
【００１０】
以上のように、この発明に係る３レベルインバータは、ａ、ｂ両群の各パッケージを、同一面上に、各パッケージの長手方向が配置上の中心線に対して平行となるよう、かつ、第１および第２の素子パッケージを長手方向に縦列させ、素子パッケージがダイオードパッケージより中心線側に位置するように配置したので、ａ、ｂ群各々の第１の素子パッケージと第２の素子パッケージとの、配置上の中心線からの距離が同じとなり、配線インダクタンスの相違が生じにくく、第１の素子パッケージと第２の素子パッケージとでサージ電圧や損失の発生具合が異なりにくい。
また、ａ、ｂ各群の第１〜第４のスイッチング素子のそれぞれの負極端子を互いに直接導体で接続するようにしたので、第１〜第４のスイッチング素子のａ、ｂ各群における負極端子の電位が共通となり、制御電極−負極端子間電圧の変動が生じにくい。
これにより、スナバ回路を必要とすることなくターンオフサージ電圧を抑制することができるとともに、並列回路間の動作ばらつきを抑制することができ、装置の小型・薄型化・長期使用安定化を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施形態１の３レベルインバータにおける、各パッケージと直流電源の配置および各パッケージと直流電源との間の接続を示す構成図である。
【図２】図１の回路において、３レベルインバータとして動作するときの電流経路を示し、それぞれ、（ア）は、モード１からモード２へ変化する時の電流経路、（イ）は、モード２からモード３へ変化する時の電流経路を説明する図である。
【図３】図１の回路において、３レベルインバータとして動作するときの電流経路を示し、それぞれ、（ウ）は、モード４からモード５へ変化する時の電流経路、（エ）は、モード５からモード６へ変化する時の電流経路を説明する図である。
【図４】図１に示す３レベルインバータの素子パッケージ配置に、モード２からモード３へ変化する時の電流経路を一点鎖線で付記した図である。
【図５】図１に示す３レベルインバータの素子パッケージ配置に、モード５からモード６へ変化する時の電流経路を二点鎖線で付記した図である。
【図６】この発明の実施形態１の３レベルインバータを上部から見た図である。
【図７】図１の回路において、各パッケージおよび直流電源の相互間を接続する積層接続板を構成する、各層の接続板を示し、それぞれ、（ア）は、第１層の接続板、（イ）は、第２層の接続板、（ウ）は、第３層の接続板、（エ）は、第４層の接続板を示す図である。
【図８】この発明の実施形態２の３レベルインバータにおける、各パッケージと直流電源の配置および各パッケージと直流電源との間の接続を示す構成図である。
【図９】図８に示す３レベルインバータの素子パッケージ配置に、モード２からモード３へ変化する時の電流経路を一点鎖線で付記した図である。
【図１０】図８に示す３レベルインバータの素子パッケージ配置に、モード５からモード６へ変化する時の電流経路を二点鎖線で付記した図である。
【図１１】この発明の実施形態２の３レベルインバータを上部から見た図である。
【図１２】図８の回路において、各パッケージおよび直流電源の相互間を接続する積層接続板を構成する、各層の接続板を示し、それぞれ、（ア）は、第１層の接続板、（イ）は、第２層の接続板、（ウ）は、第３層の接続板、（エ）は、第４層の接続板を示す図である。
【図１３】従来の３レベルインバータを示す回路図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、この発明の実施形態１の３レベルインバータにおける、各パッケージと直流電源の配置および各パッケージと直流電源との間の接続を示す構成図である。図１において、３レベルインバータ１００は、互いに並列に接続される、ａ群の３レベルインバータ１００ａとｂ群の３レベルインバータ１００ｂとで構成されている。そして、この３レベルインバータ１００ａと１００ｂとが所定の接続をされて、後段の図２、３の回路を構成している。
【００１３】
ａ群の３レベルインバータ１００ａは、第１から第４のスイッチング素子であるＩＧＢＴ１ａ〜４ａを有している。ｂ群の３レベルインバータ１００ｂは、第１から第４のスイッチング素子であるＩＧＢＴ１ｂ〜４ｂを有している。
なお、ここでは、スイッチング素子、ＩＧＢＴは、図に示すように、それぞれ逆並列接続されたフライホイールダイオードとして、寄生ダイオード、または、外付けのダイオードを含むものとする。
【００１４】
第１のＩＧＢＴ１ａと１ｂの正極端子であるコレクタＣ１は、直流電源９の正極端子Ｐに接続され、同負極端子であるエミッタＥ１は、第２のＩＧＢＴ２ａと２ｂの正極端子であるコレクタＣ２とともに端子Ｃ２Ｅ１として、第１の結合ダイオード５ａと５ｂの負極端子であるカソードＫに接続されている。
第１の結合ダイオード５ａと５ｂの正極端子であるアノードＡは、第２の結合ダイオード６ａと６ｂの負極端子であるカソードＫとともに直流電源９の中間端子Ｍに接続されている。第２のＩＧＢＴ２ａと２ｂの負極端子であるエミッタＥ２は、第３のＩＧＢＴ３ａと３ｂの正極端子であるコレクタＣ１とともに交流出力端子ＡＣに接続されている。第３のＩＧＢＴ３ａと３ｂの負極端子であるエミッタＥ１は、第４のＩＧＢＴ４ａと４ｂの正極端子であるコレクタＣ２とともに端子Ｃ２Ｅ１として、第２の結合ダイオード６ａと６ｂの正極端子であるアノードＡに接続されている。
第４のＩＧＢＴ４ａと４ｂの負極端子であるエミッタＥ２は、直流電源９の負極端子Ｎに接続されている。
【００１５】
ａ群の３レベルインバータ１００ａにおいては、第１のＩＧＢＴ１ａと第２のＩＧＢＴ２ａが１つとなるようにパッケージ化され、所謂、２イン１パッケージである第１の素子パッケージ１１ａとされている。
即ち、これら両素子１ａ、２ａを同一面上に配置内蔵しその正極側端子であるＣ１と負極側端子であるＥ２と中間側端子であるＣ２Ｅ１とをその長手方向に配した矩形平板状の第１の素子パッケージ１１ａで構成している。
第３のＩＧＢＴ３ａと第４のＩＧＢＴ４ａは、同じく、第２の素子パッケージ１２ａとされている。第１の結合ダイオード５ａと第２の結合ダイオード６ａは、同じくダイオードパッケージ１３ａとされている。
なお、ダイオードパッケージ１３ａでは、その正極側端子である第２の結合ダイオード６ａのアノードＡへの接続端子と、その負極側端子である第１の結合ダイオード５ａのカソードＫへの接続端子と、その中間側端子である、第１の結合ダイオード５ａのアノードＡおよび第２の結合ダイオード６ａのカソードＫへの接続端子とがその長手方向に配されている。
【００１６】
ｂ群の３レベルインバータ１００ｂにおいても同様に、第１のＩＧＢＴ１ｂと第２のＩＧＢＴ２ｂが、第１の素子パッケージ１１ｂとされている。第３のＩＧＢＴ３ｂと第４のＩＧＢＴ４ｂは、同じく第２の素子パッケージ１２ｂとされている。第１の結合ダイオード５ｂと第２の結合ダイオード６ｂは、同じくダイオードパッケージ１３ｂとされている。
【００１７】
そして、ａ、ｂ両群の各パッケージ１１ａ〜１３ａ、１１ｂ〜１３ｂを、同一面上に、各パッケージの長手方向が配置上の中心線ＣＬに対して平行となるよう、かつ、第１および第２の素子パッケージ１１ａと１２ａおよび１１ｂと１２ｂとをそれぞれその長手方向に縦列させるとともに、素子パッケージ１１ａ、１２ａと素子パッケージ１１ｂ、１２ｂとを中心線ＣＬを挟んで直接向き合うように配置し、ダイオードパッケージ１３ａとダイオードパッケージ１３ｂとは、以上の素子パッケージの外側に配置する。即ち、素子パッケージ１１ａ、１１ｂ、１２ａ、１２ｂがダイオードパッケージ１３ａ、１３ｂより中心線ＣＬ側に位置するように配置する。
【００１８】
また、第１の素子パッケージ１１ａ、１１ｂおよび第２の素子パッケージ１２ａ、１２ｂが縦列する方向の一端に直流電源９を配置し、かつ、第１の素子パッケージ１１ａ、１１ｂが第２の素子パッケージ１２ａ、１２ｂより直流電源９に近くなるように配置している。
【００１９】
図２、３は、図１の３レベルインバータ１００の回路において、３レベルインバータとして動作するときの電流経路を示し、後述するモード１〜モード６が変化するときの電流経路を説明する図である。なお、この図２、３は、後段で説明する、この発明の実施の形態２の３レベルインバータ３００の場合もそのまま流用する。
【００２０】
図２（ア）は、モード１からモード２へ変化する時の電流経路を説明する図である。
ＩＧＢＴ１ａ、１ｂ、ＩＧＢＴ２ａ、２ｂがオンし、ＩＧＢＴ３ａ、３ｂ、ＩＧＢＴ４ａ、４ｂがオフした状態のモード１では、電流が、直流電源９を構成するコンデンサ７→配線インダクタンスＬ１→ＩＧＢＴ１ａ、１ｂ→ＩＧＢＴ２ａ、２ｂ→交流出力端子ＡＣの経路で流れる（電流（１））。
【００２１】
次に、状態がモード１からモード２へ変化するとき、ＩＧＢＴ１ａ、１ｂがターンオフし、電流は、直流電源９の中間端子Ｍ→配線インダクタンスＬ２→結合ダイオード５ａ、５ｂ→配線インダクタンスＬ３→ＩＧＢＴ２ａ、２ｂ→交流出力端子ＡＣの経路に転流する（電流（２））。このとき、配線インダクタンスＬ１を介してＩＧＢＴ１ａ、１ｂに流れていた電流（１）は減少し、逆に、配線インダクタンスＬ２、結合ダイオード５ａ、５ｂ、配線インダクタンスＬ３を介してＩＧＢＴ２ａ、２ｂに流れる電流は増加する。
【００２２】
従って、配線インダクタンスＬ１には電流（１）の減少率−ｄｉ／ｄｔによる電圧＝−ｄｉ／ｄｔ×Ｌ１＝Ｖ１が図示矢印の向きに誘起される。また、配線インダクタンスＬ２、Ｌ３には、それぞれ、電流（２）の増加率ｄｉ／ｄｔによる電圧＝ｄｉ／ｄｔ×Ｌ２＝Ｖ２、ｄｉ／ｄｔ×Ｌ３＝Ｖ３が同じく図示矢印の向きに誘起される。このため、この転流時には、ＩＧＢＴ１ａ、１ｂには、コンデンサ７の電圧＋Ｖ１＋Ｖ２＋Ｖ３の電圧がサージ電圧として印加されることになる。
【００２３】
図２（イ）は、モード２からモード３へ変化する時の電流経路を説明する図である。モード２からモード３に変化するとき、ＩＧＢＴ２ａ、２ｂがターンオフするため電流（２）が減少し、直流電源９を構成するコンデンサ８から配線インダクタンスＬ５を介してＩＧＢＴ３ａ、３ｂ、ＩＧＢＴ４ａ、４ｂのフライホイールダイオードを流れる電流（３）が増加する。この結果、配線インダクタンスＬ２、Ｌ３には電流（２）の減少率−ｄｉ／ｄｔによる電圧＝−ｄｉ／ｄｔ×Ｌ２＝Ｖ２、−ｄｉ／ｄｔ×Ｌ３＝Ｖ３が図示矢印の向きに誘起される。また、配線インダクタンスＬ５には、電流（３）の増加率ｄｉ／ｄｔによる電圧＝ｄｉ／ｄｔ×Ｌ５＝Ｖ５が図示矢印の向きに誘起される。このため、この転流時に、ＩＧＢＴ２ａ、２ｂには、コンデンサ８の電圧＋Ｖ２＋Ｖ３＋Ｖ５の電圧がサージ電圧として印加されることになる。
【００２４】
図３（ウ）は、モード４からモード５へ変化する時の電流経路を説明する図である。ＩＧＢＴ３ａ、３ｂ、ＩＧＢＴ４ａ、４ｂがオンし、ＩＧＢＴ１ａ、１ｂ、ＩＧＢＴ２ａ、２ｂがオフした状態のモード４では、電流は、交流出力端子ＡＣ→ＩＧＢＴ３ａ、３ｂ→ＩＧＢＴ４ａ、４ｂ→配線インダクタンスＬ５→負極端子Ｎの経路で流れている（電流（４））。次に、モード４からモード５へ変化するとき、ＩＧＢＴ４ａ、４ｂがターンオフし、電流が交流出力端子ＡＣ→ＩＧＢＴ３ａ、３ｂ→配線インダクタンスＬ４→結合ダイオード６ａ、６ｂ→配線インダクタンスＬ２→中間端子Ｍの経路に転流する（電流（５））。このとき、ＩＧＢＴ４ａ、４ｂを介して配線インダクタンスＬ５に流れていた電流（４）は減少し、逆に配線インダクタンスＬ４、Ｌ２を介して結合ダイオード６ａ、６ｂに流れる電流は増加する。従って、配線インダクタンスＬ５には電流（４）の減少率−ｄｉ／ｄｔによる電圧＝−ｄｉ／ｄｔ×Ｌ５＝Ｖ５が図示矢印の向きに誘起される。また、配線インダクタンスＬ２、Ｌ４には、それぞれ電流（５）の増加率ｄｉ／ｄｔによる電圧＝ｄｉ／ｄｔ×Ｌ２＝Ｖ２、ｄｉ／ｄｔ×Ｌ４＝Ｖ４が図示矢印の向きに誘起される。このため、この転流時には、ＩＧＢＴ４には、コンデンサ８の電圧＋Ｖ５＋Ｖ２＋Ｖ４の電圧がサージ電圧として印加されることになる。
【００２５】
図３（エ）は、モード５からモード６へ変化する時の電流経路を説明する図である。モード５からモード６に変化するとき、ＩＧＢＴ３ａ、３ｂがターンオフするため電流（５）が減少し、配線インダクタンスＬ１を介してＩＧＢＴ１ａ、１ｂ及びＩＧＢＴ２ａ、２ｂのフライホイールダイオードを流れる電流（６）が増加する。従って、配線インダクタンスＬ２、Ｌ４には、電流（５）の減少率−ｄｉ／ｄｔによる電圧＝−ｄｉ／ｄｔ×Ｌ２＝Ｖ２、−ｄｉ／ｄｔ×Ｌ４＝Ｖ４が図示矢印の向きに誘起される。また、配線インダクタンスＬ１には、電流（６）の増加率ｄｉ／ｄｔによる電圧＝ｄｉ／ｄｔ×Ｌ１＝Ｖ１が図示矢印の向きに誘起される。このため、この転流時に、ＩＧＢＴ３ａ、３ｂには、コンデンサ７の電圧＋Ｖ２＋Ｖ４＋Ｖ１の電圧がサージ電圧として印加されることになる。
【００２６】
そして、上述の転流動作の中で最も配線インダクタンスが大きくなる時は、図２（イ）に示されたモード２からモード３への変化時と、図３（エ）に示されたモード５からモード６への変化時である。即ち、図２（イ）に示された二点鎖線の電流路（ａ）および、図３（エ）に示された二点鎖線の電流路（ｂ）にサージ電圧が印加されるときである。そのため、上述の転流動作によるサージ電圧（ターンオフサージ電圧）を低減するには、電流路（ａ）および（ｂ）における配線インダクタンスを小さくしてやればよい。
【００２７】
そして、電流路の配線インダクタンスを小さくするには、その配線長さを短くするか、あるいは、電流路を互いに近接する往復路で形成し、当該往復路を流れる電流により発生する磁界を互いに打ち消し合うようにすればよい。なお、これに関しては、各パッケージと直流電源との間の電気的な接続手段である積層接続板４０の説明の際に詳しく述べる。
【００２８】
次に、図２、３の回路図で説明した転流動作を、図１に示した実際の配置構成の上から検討する。
既述したように、転流動作の中で最も配線インダクタンスが大きくなるのは、モード２からモード３へ変化する時とモード５からモード６への変化する時である。
モード２からモード３へ変化する時のサージ電圧が印加される電流路（ｃ）を、図４に太線の一点鎖線にて示す。また、モード５からモード６へ変化する時のサージ電圧が印加される電流路（ｄ）を、図５に太線の二点鎖線にて示す。これらの電流路（ｃ）および（ｄ）に発生する配線インダクタンスを小さくするには、その配線長さを短くするとともに、電流路を互いに近接する往復路で形成し、当該往復路を流れる電流により発生する磁界を互いに打ち消し合うようにする方法が有効である。
【００２９】
図６は、３レベルインバータ１００を上部から見た図である。ａ群の３レベルインバータ１００ａの各パッケージ１１ａ、１２ａ、１３ａおよびｂ群の３レベルインバータ１００ｂの各パッケージ１１ｂ、１２ｂ、１３ｂの全てのパッケージが、冷却器３０の上面の実装面に実装されている。各素子の配置に関しては、図１の配置構成図で示した通りである。
【００３０】
冷却器３０は、各パッケージ１１ａ〜１３ａ、パッケージ１１ｂ〜１３ｂが発生する熱を吸収する。また、コンデンサ７、８からなる直流電源９は、図示しない装置の取付面である同一平面上にこの冷却器３０とともに設置されている。このように、本実施形態１においては、ａ群の３レベルインバータ１００ａの各パッケージ１１ａ、１２ａ、１３ａおよびｂ群の３レベルインバータ１００ｂの各パッケージ１１ｂ、１２ｂ、１３ｂの全てのパッケージが、冷却器３０上に搭載されている。
そして、この冷却器３０と直流電源９とが同一平面上に配置されている。直流電源９は、コンデンサ７、８の高さが冷却器３０の高さ（厚さ）と相殺されて、コンデンサ７、８の接続端子と各パッケージの接続端子とが同一平面上になるように配置されている。このようにして、装置の薄型化が図られている。
【００３１】
実装されたパッケージの上部に、パッケージ間の必要な電気的接続をする積層接続板４０が設けられている。積層接続板４０は、間に絶縁層を挟んだ複数層の平板状の接続板が積層されて作製されている。この積層接続板４０によって、各パッケージ１１ａ〜１３ａ、パッケージ１１ｂ〜１３ｃおよび直流電源９が電気的に接続されている。
【００３２】
そして、本実施形態１においては、第１、第２のＩＧＢＴ１ａ、２ａと１ｂ、２ｂおよび第３、第４のＩＧＢＴ３ａ、４ａと３ｂ、４ｂが、それぞれ矩形平板状の１個の素子パッケージとされ、第１、第２の結合ダイオード５ａ、６ａと５ｂ、６ｂが、それぞれ矩形平板状の１個のダイオードパッケージとされ、縦に並んだ２個の素子パッケージに対してダイオードパッケージが平行に配置されているので、電流路の長さを短くできるとともに、各電流路の往路と復路の離間距離を小さくすることができ、電流路に存在する配線インダクタンスを低減させている。
【００３３】
図７は、本実施形態１の３レベルインバータ１００の積層接続板４０を構成する各層の接続板を、各層毎に個別に図示したもので、図７（ア）は、第１層の接続板、図７（イ）は、第２層の接続板、図７（ウ）は、第３層の接続板、図７（エ）は、第４層の接続板を示す。
【００３４】
図７（ア）の第１層の接続板４１は、交流出力端子ＡＣと第２のＩＧＢＴ２ａ、２ｂのエミッタＥ２と第３のＩＧＢＴ３ａ、３ｂのコレクタＣ１との間の電気的接続を行っている。
図７（イ）の第２層の接続板４２は、直流電源９の負極端子Ｎと第４のＩＧＢＴ４ａ、４ｂのエミッタＥ２との間の電気的接続を行うとともに、全てのＩＧＢＴ１ａ〜４ｂ、結合ダイオード５ａ〜６ｂ、および直流電源９を覆うように大きな面積に形成されている。
図７（ウ）の第３層の接続板４３は、直流電源９の中間端子Ｍと第１の結合ダイオード５ａ、５ｂのアノードＡと第２の結合ダイオード６ａ、６ｂのカソードＫとの間の電気的接続を行うとともに、全てのＩＧＢＴ１ａ〜４ｂ、結合ダイオード５ａ〜６ｂ、および直流電源９を覆うように大きな面積に形成されている。
【００３５】
図７（エ）の第４層の接続板は、同じ第４層の面状に形成される、以下の第１の分割接続板４４と第２の分割接続板４５と第３の分割接続板４６とから構成される。
第１の分割接続板４４は、直流電源９の正極端子Ｐと第１のＩＧＢＴ１ａ、１ｂのコレクタＣ１との間の電気的接続を行っている。
第２の分割接続板４５は、第２のＩＧＢＴ２ａ、２ｂのコレクタ（第１のＩＧＢＴ１ａ、１ｂのエミッタ）Ｃ２Ｅ１と第１の結合ダイオード５ａ、５ｂのカソードＫとの間の電気的接続を行っている。
第３の分割接続板４６は、第４のＩＧＢＴ４ａ、４ｂのコレクタ（第３のＩＧＢＴ３ａ、３ｂのエミッタ）Ｃ２Ｅ１と第２の結合ダイオード６ａ、６ｂのアノードＡとの間の電気的接続を行っている。
【００３６】
図７に示す、これら４つの層を構成する接続板４１〜４６の形状および先の図４、図５で説明した転流時の電流路を合わせ検討することにより、以下の効果が得られることが判る。即ち、流れる電流の経路が一部分において重なる部分がある。また、この重なる部分のうち、方向が逆で互いに近づいている箇所がある。このような箇所においては、それぞれの電流により発生する磁界が互いに打ち消し合い一定の配線インダクタンスの低減を見込むことができる。
【００３７】
なお、以上の説明では、スイッチング素子としてＩＧＢＴを使用しているが、他のスイッチング素子、例えば、トランジスタ、インテリジェントパワーモジュールあるいはＦＥＴ等であっても同様の効果を得ることができる。
【００３８】
以上のように、この発明の実施の形態１における３レベルインバータにおいては、ａ、ｂ両群の各パッケージ１１ａ〜１３ｂを、同一面上に、各パッケージの長手方向が配置上の中心線ＣＬに対して平行となるよう、かつ、第１の素子パッケージ１１ａ、１１ｂおよび第２の素子パッケージ１２ａ、１２ｂをそれぞれ長手方向に縦列させ、素子パッケージがダイオードパッケージより中心線側に位置するように配置したので、ａ、ｂ群各々の第１の素子パッケージ１１ａ、１１ｂと第２の素子パッケージ１２ａ、１２ｂとの、配置上の中心線ＣＬからの距離が同じとなり、配線インダクタンスの相違が生じにくく、第１の素子パッケージ１１ａ、１１ｂと第２の素子パッケージ１２ａ、１２ｂとでサージ電圧や損失の発生具合が異なりにくい。
また、ａ、ｂ各群の第１〜第４のＩＧＢＴ１ａ〜４ｂのそれぞれの負極端子を互いに直接導体で接続するようにしたので、第１〜第４のＩＧＢＴのａ、ｂ各群における負極端子の電位が共通となり、制御電極−負極端子間電圧の変動が生じにくい。
【００３９】
また、第１および第２の素子パッケージ１１ａ〜１２ｂがそれぞれ縦列する方向の一端に直流電源９を配置し、かつ、第１の素子パッケージ１１ａ、１１ｂが第２の素子パッケージ１２ａ、１２ｂより直流電源９に近くなるように配置するとともに、各パッケージ１１ａ〜１３ｂおよび直流電源９の相互間を、間に絶縁層を挟んだ第１層〜第４層の複数層の導電性の接続板４１〜４６を積層してなる積層接続板により接続する構成としたので、各パッケージ１１ａ〜１３ｂの接続端子と直流電源９の接続端子との間の積層接続板により形成される電流路において、往路と復路の離間距離を低減することができ、電流路に存在する配線インダクタンスを減少させることができる。
以上の結果、スナバ回路を必要とすることなくターンオフサージ電圧を抑制することができるとともに、並列回路間の動作ばらつきを抑制することができ、装置の小型・薄型化・長期使用安定化を実現することができる。
【００４０】
実施の形態２．
図８は、この発明の実施形態２の３レベルインバータにおける、各パッケージと直流電源の配置および各パッケージと直流電源との間の接続を示す構成図である。図８において、３レベルインバータ３００は、互いに並列に接続される、ａ群の３レベルインバータ３００ａとｂ群の３レベルインバータ３００ｂとで構成されている。そして、この３レベルインバータ３００ａと３００ｂとが所定の接続をされて、既述した図２、３の回路を構成している。
【００４１】
ａ群の３レベルインバータ３００ａは、第１から第４のスイッチング素子であるＩＧＢＴ１ａ〜４ａを有している。ｂ群の３レベルインバータ３００ｂは、第１から第４のスイッチング素子であるＩＧＢＴ１ｂ〜４ｂを有している。
各ＩＧＢＴと結合ダイオードと直流電源９との接続は実施の形態１と同様であり、ここでは再度の説明は省略する。
【００４２】
ａ群の３レベルインバータ３００ａにおいては、第１のＩＧＢＴ１ａと第２のＩＧＢＴ２ａが１つとなるようにパッケージ化され、所謂、２イン１パッケージである第１の素子パッケージ１１ａとされている。
即ち、これら両素子１ａ、２ａを同一面上に配置内蔵しその正極側端子であるＣ１と負極側端子であるＥ２と中間側端子であるＣ２Ｅ１とをその長手方向に配した矩形平板状の第１の素子パッケージ１１ａで構成している。
第３のＩＧＢＴ３ａと第４のＩＧＢＴ４ａは、同じく、第２の素子パッケージ１２ａとされている。第１の結合ダイオード５ａと第２の結合ダイオード６ａは、同じくダイオードパッケージ１３ａとされている。
【００４３】
ｂ群の３レベルインバータ３００ｂにおいても同様に、第１のＩＧＢＴ１ｂと第２のＩＧＢＴ２ｂが、第１の素子パッケージ１１ｂとされている。第３のＩＧＢＴ３ｂと第４のＩＧＢＴ４ｂは、同じく第２の素子パッケージ１２ｂとされている。第１の結合ダイオード５ｂと第２の結合ダイオード６ｂは、同じくダイオードパッケージ１３ｂとされている。
【００４４】
そして、ａ、ｂ両群の各パッケージ１１ａ〜１３ａ、１１ｂ〜１３ｂを、同一面上に、各パッケージの長手方向が配置上の中心線ＣＬに対して平行となるよう、かつ、第１および第２の素子パッケージ１１ａと１２ａおよび１１ｂと１２ｂとをそれぞれその長手方向に縦列させるとともに、素子パッケージ１１ａ、１２ａと素子パッケージ１１ｂ、１２ｂとを中心線ＣＬを挟んで直接向き合うように配置し、ダイオードパッケージ１３ａとダイオードパッケージ１３ｂとは、以上の素子パッケージの外側に配置する。即ち、素子パッケージ１１ａ、１１ｂ、１２ａ、１２ｂがダイオードパッケージ１３ａ、１３ｂより中心線ＣＬ側に位置するように配置する。
【００４５】
また、第１の素子パッケージ１１ａ、１１ｂおよび第２の素子パッケージ１２ａ、１２ｂが縦列する方向の一端に直流電源９を配置し、かつ、第２の素子パッケージ１２ａ、１２ｂが第１の素子パッケージ１１ａ、１１ｂより直流電源９に近くなるように配置している。
【００４６】
図８の３レベルインバータ３００の回路において、３レベルインバータとして動作するときの電流経路およびモード１〜モード６が変化するときの電流経路については、先の実施の形態１の図２、３で説明したと同様であるので、ここでは、再度の説明は省略する。
【００４７】
次に、先の図２、３の回路図で説明した転流動作を、本実施の形態２の図８に示した実際の配置構成の上から検討する。
既述したように、転流動作の中で最も配線インダクタンスが大きくなるのは、モード２からモード３へ変化する時とモード５からモード６への変化する時である。
モード２からモード３へ変化する時のサージ電圧が印加される電流路（ｃ）を、図９に太線の一点鎖線にて示す。また、モード５からモード６へ変化する時のサージ電圧が印加される電流路（ｄ）を、図１０に太線の二点鎖線にて示す。これらの電流路（ｃ）および（ｄ）に発生する配線インダクタンスを小さくするには、その配線長さを短くするとともに、電流路を互いに近接する往復路で形成し、当該往復路を流れる電流により発生する磁界を互いに打ち消し合うようにする方法が有効である。
【００４８】
図１１は、３レベルインバータ３００を上部から見た図である。ａ群の３レベルインバータ３００ａの各パッケージ１１ａ、１２ａ、１３ａおよびｂ群の３レベルインバータ３００ｂの各パッケージ１１ｂ、１２ｂ、１３ｂの全てのパッケージが、冷却器３０の上面の実装面に実装されている。各素子の配置に関しては、図８の配置構成図で示した通りである。
【００４９】
冷却器３０は、各パッケージ１１ａ〜１３ａ、パッケージ１１ｂ〜１３ｂが発生する熱を吸収する。また、コンデンサ７、８からなる直流電源９は、図示しない装置の取付面である同一平面上にこの冷却器３０とともに設置されている。このように、本実施形態２においては、ａ群の３レベルインバータ３００ａの各パッケージ１１ａ、１２ａ、１３ａおよびｂ群の３レベルインバータ３００ｂの各パッケージ１１ｂ、１２ｂ、１３ｂの全てのパッケージが、冷却器３０上に搭載されている。
そして、この冷却器３０と直流電源９とが同一平面上に配置されている。直流電源９は、コンデンサ７、８の高さが冷却器３０の高さ（厚さ）と相殺されて、コンデンサ７、８の接続端子と各パッケージの接続端子とが同一平面上になるように配置されている。このようにして、装置の薄型化が図られている。
【００５０】
実装されたパッケージの上部に、パッケージ間の必要な電気的接続をする積層接続板６０が設けられている。積層接続板６０は、間に絶縁層を挟んだ複数層の平板状の接続板が積層されて作製されている。この積層接続板６０によって、各パッケージ１１ａ〜１３ａ、パッケージ１１ｂ〜１３ｃおよび直流電源９が電気的に接続されている。
【００５１】
そして、本実施形態２においては、また、第１、第２のＩＧＢＴ１ａ、２ａと１ｂ、２ｂおよび第３、第４のＩＧＢＴ３ａ、４ａと３ｂ、４ｂが、それぞれ矩形平板状の１個の素子パッケージとされ、第１、第２の結合ダイオード５ａ、６ａと５ｂ、６ｂが、それぞれ矩形平板状の１個のダイオードパッケージとされ、縦に並んだ２個の素子パッケージに対してダイオードパッケージが平行に配置されているので、電流路の長さを短くできるとともに、各電流路の往路と復路の離間距離を小さくすることができ、電流路に存在する配線インダクタンスを低減させている。
【００５２】
図１２は、本実施形態２の３レベルインバータ３００の積層接続板６０を構成する各層の接続板を、各層毎に個別に図示したもので、図１２（ア）は、第１層の接続板、図１２（イ）は、第２層の接続板、図１２（ウ）は、第３層の接続板、図１２（エ）は、第４層の接続板を示す。
【００５３】
図１２（ア）の第１層の接続板６１は、交流出力端子ＡＣと第２のＩＧＢＴ２ａ、２ｂのエミッタＥ２と第３のＩＧＢＴ３ａ、３ｂのコレクタＣ１との間の電気的接続を行っている。
図１２（イ）の第２層の接続板６２は、直流電源９の中間端子Ｍと第１の結合ダイオード５ａ、５ｂのアノードＡと第２の結合ダイオード６ａ、６ｂのカソードＫとの間の電気的接続を行っている。
図１２（ウ）の第３層の接続板６３は、直流電源９の正極端子Ｐと第１のＩＧＢＴ１ａ、１ｂのコレクタＣ１との間の電気的接続を行うとともに、全てのＩＧＢＴ１ａ〜４ｂ、結合ダイオード５ａ〜６ｂ、および直流電源９を覆うように大きな面積に形成されている。
【００５４】
図１２（エ）の第４層の接続板は、同じ第４層の面状に形成される、以下の第１の分割接続板６４と第２の分割接続板６５と第３の分割接続板６６とから構成される。
第１の分割接続板６４は、直流電源９の負極端子Ｎと第４のＩＧＢＴ４ａ、４ｂのエミッタＥ２との間の電気的接続を行っている。
第２の分割接続板６５は、第４のＩＧＢＴ４ａ、４ｂのコレクタ（第３のＩＧＢＴ３ａ、３ｂのエミッタ）Ｃ２Ｅ１と第２の結合ダイオード６ａ、６ｂのアノードＡとの間の電気的接続を行っている。
第３の分割接続板６６は、第２のＩＧＢＴ２ａ、２ｂのコレクタ（第１のＩＧＢＴ１ａ、１ｂのエミッタ）Ｃ２Ｅ１と第１の結合ダイオード５ａ、５ｂのカソードＫとの間の電気的接続を行っている。
【００５５】
図１２に示す、これら４つの層を構成する接続板６１〜６６の形状および先の図９、図１０で説明した転流時の電流路を合わせ検討することにより、以下の効果が得られることが判る。即ち、流れる電流の経路が一部分において重なる部分がある。また、この重なる部分のうち、方向が逆で互いに近づいている箇所がある。このような箇所においては、それぞれの電流により発生する磁界が互いに打ち消し合い一定の配線インダクタンスの低減を見込むことができる。
【００５６】
なお、以上の説明では、スイッチング素子としてＩＧＢＴを使用しているが、他のスイッチング素子、例えば、トランジスタ、インテリジェントパワーモジュールあるいはＦＥＴ等であっても同様の効果を得ることができる。
【００５７】
以上のように、この発明の実施の形態２における３レベルインバータにおいては、ａ、ｂ両群の各パッケージ１１ａ〜１３ｂを、同一面上に、各パッケージの長手方向が配置上の中心線ＣＬに対して平行となるよう、かつ、第１の素子パッケージ１１ａ、１１ｂおよび第２の素子パッケージ１２ａ、１２ｂをそれぞれ長手方向に縦列させ、素子パッケージがダイオードパッケージより中心線側に位置するように配置したので、ａ、ｂ群各々の第１の素子パッケージ１１ａ、１１ｂと第２の素子パッケージ１２ａ、１２ｂとの、配置上の中心線ＣＬからの距離が同じとなり、配線インダクタンスの相違が生じにくく、第１の素子パッケージ１１ａ、１１ｂと第２の素子パッケージ１２ａ、１２ｂとでサージ電圧や損失の発生具合が異なりにくい。
また、ａ、ｂ各群の第１〜第４のＩＧＢＴ１ａ〜４ｂのそれぞれの負極端子を互いに直接導体で接続するようにしたので、第１〜第４のＩＧＢＴのａ、ｂ各群における負極端子の電位が共通となり、制御電極−負極端子間電圧の変動が生じにくい。
【００５８】
また、第１および第２の素子パッケージ１１ａ〜１２ｂがそれぞれ縦列する方向の一端に直流電源９を配置し、かつ、第２の素子パッケージ１２ａ、１２ｂが第１の素子パッケージ１１ａ、１１ｂより直流電源９に近くなるように配置するとともに、各パッケージ１１ａ〜１３ｂおよび直流電源９の相互間を、間に絶縁層を挟んだ第１層〜第４層の複数層の導電性の接続板６１〜６６を積層してなる積層接続板により接続する構成としたので、各パッケージ１１ａ〜１３ｂの接続端子と直流電源９の接続端子との間の積層接続板により形成される電流路において、往路と復路の離間距離を低減することができ、電流路に存在する配線インダクタンスを減少させることができる。
以上の結果、スナバ回路を必要とすることなくターンオフサージ電圧を抑制することができるとともに、並列回路間の動作ばらつきを抑制することができ、装置の小型・薄型化・長期使用安定化を実現することができる。
【００５９】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００６０】
１ａ，１ｂ  第１のＩＧＢＴ、２ａ，２ｂ  第２のＩＧＢＴ、
３ａ，３ｂ  第３のＩＧＢＴ、４ａ，４ｂ  第４のＩＧＢＴ、
５ａ，５ｂ  第１の結合ダイオード、６ａ，６ｂ  第２の結合ダイオード、
７，８  コンデンサ、９  直流電源、１１ａ，１１ｂ  第１の素子パッケージ、
１２ａ，１２ｂ  第２の素子パッケージ、１３ａ，１３ｂ  ダイオードパッケージ、
３０  冷却器、４０，６０  積層接続板、
４１〜４３，６１〜６３  第１層〜第３層の接続板、
４４〜４６，６４〜６６  第１〜第３の分割接続板、
１００，１００ａ，１００ｂ，３００，３００ａ，３００ｂ  ３レベルインバータ。
【図１】
2013236460.tif 000003
【図２】
2013236460.tif 000004
【図３】
2013236460.tif 000005
【図４】
2013236460.tif 000006
【図５】
2013236460.tif 000007
【図６】
2013236460.tif 000008
【図７】
2013236460.tif 000009
【図８】
2013236460.tif 000010
【図９】
2013236460.tif 000011
【図１０】
2013236460.tif 000012
【図１１】
2013236460.tif 000013
【図１２】
2013236460.tif 000014
【図１３】
2013236460.tif 000015