(57)【要約】【課題】電極層のハンドリングが容易となり、また、薄型化を図ることができる基板内蔵用キャパシタの製造方法、及びこれを備えたキャパシタ内蔵基板を提供する。【解決手段】キャパシタ１の製造方法は、第１電極層１０Ａの上に誘電体層３０を形成する誘電体層形成工程と、誘電体層３０を介して第１電極層１０Ａに対向する第２電極層２０Ａを形成する第２電極層形成工程と、誘電体層形成工程後において第１電極層１０Ａを薄くする薄化工程とを含む。【選択図】図７
2013214538.tif 000002
【特許請求の範囲】
【請求項１】
第１電極層の上に誘電体層を形成する誘電体層形成工程と、
前記誘電体層を介して前記第１電極層に対向する第２電極層を形成する第２電極層形成工程と、
前記誘電体層形成工程後において前記第１電極層を薄くする薄化工程とを含む
ことを特徴とする基板内蔵用キャパシタの製造方法。
【請求項２】
前記薄化工程は、エッチングにより前記第１電極層を薄くするエッチング工程である
ことを特徴とする請求項１に記載の基板内蔵用キャパシタの製造方法。
【請求項３】
前記誘電体層形成工程後に前記誘電体層に対してアニール処理を施すアニール工程を含み、
前記アニール工程後において前記薄化工程を行う
ことを特徴とする請求項１または２に記載の基板内蔵用キャパシタの製造方法。
【請求項４】
前記誘電体層形成工程において、粉末噴射コーティング法により前記誘電体層を形成する
ことを特徴とする請求項１〜３のいずれか一項に記載の基板内蔵用キャパシタの製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の製造方法により製造された基板内蔵用キャパシタが内蔵されている
ことを特徴とするキャパシタ内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、基板に内蔵される基板内蔵用キャパシタの製造方法とこれを備えたキャパシタ内蔵基板に関する。
【背景技術】
【０００２】
情報通信機器の小型化を背景に、プリント配線基板に搭載するキャパシタ（いわゆるコンデンサ）を、基板の表面に実装せずに、基板の内部に埋め込むことが提案されている。一般的に、基板に内蔵される基板内蔵用キャパシタは、金属−絶縁体−金属の順に積層された構造、即ち、絶縁体層を電極層により挟み込んだ構造を有している（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１０３９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、キャパシタ内蔵基板を薄くする等の目的により、基板内蔵用キャパシタを薄くすることが求められている。キャパシタの薄型化を図るためには、キャパシタを構成する電極層を薄くすることが考えられる。
【０００５】
しかしながら、電極層が薄い場合には、基板内蔵用キャパシタの製造工程において、電極層のハンドリングを容易に行うことができないという問題がある。また、電極層が厚い場合には、電極層のハンドリングが容易となるものの、基板内蔵用キャパシタが厚くなるという問題がある。
【０００６】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、電極層のハンドリングが容易となり、また、薄型化を図ることができる基板内蔵用キャパシタの製造方法、及びこれを備えたキャパシタ内蔵基板を提供することにある。
【課題を解決するための手段】
【０００７】
以下、上記目的を達成するための手段及びその作用効果について記載する。
請求項１に記載の発明は、第１電極層の上に誘電体層を形成する誘電体層形成工程と、前記誘電体層を介して前記第１電極層に対向する第２電極層を形成する第２電極層形成工程と、前記誘電体層形成工程後において前記第１電極層を薄くする薄化工程とを含むことを特徴とする。
【０００８】
上記構成によれば、基板内蔵用キャパシタの製造工程として、誘電体層形成工程後において第１電極層を薄くする薄化工程が含まれる。このため、誘電体層が形成される時を含めて誘電体層が形成されるまでの第１電極層のハンドリングが容易となる。また、薄化工程において第１電極層が薄くなるため、基板内蔵用キャパシタの薄型化（いわゆる低背化）を図ることができる。従って、第１電極層により構成される電極層のハンドリングが容易となり、また、基板内蔵用キャパシタの薄型化を図ることができる。
【０００９】
請求項２に記載の発明は、請求項１に記載の基板内蔵用キャパシタの製造方法において、前記薄化工程は、エッチングにより前記第１電極層を薄くするエッチング工程であることを特徴とする。
【００１０】
上記構成によれば、上記薄化工程は、エッチングにより第１電極層を薄くするエッチング工程である。このため、化学的研磨により第１電極層を所望の厚みに薄くすることができる。
【００１１】
請求項３に記載の発明は、請求項１または２に記載の基板内蔵用キャパシタの製造方法において、前記誘電体層形成工程後に前記誘電体層に対してアニール処理を施すアニール工程を含み、前記アニール工程後において前記薄化工程を行うことを特徴とする。
【００１２】
上記構成によれば、アニール工程後において上記薄化工程を行うため、アニール処理に起因して第１電極層に形成された酸化膜を、薄化工程において除去することが可能となる。また、アニール工程においては厚みの大きい第１電極層の上に設けられた誘電体層に対してアニール処理を施して、その後に薄化工程が行われるため、アニール工程においては第１電極層の厚みを確保することができる。その結果、アニール処理に起因する第１電極層の変形を抑制しながらも、基板内蔵用キャパシタの低背化を図ることができる。
【００１３】
請求項４に記載の発明は、請求項１〜３のいずれか一項に記載の基板内蔵用キャパシタの製造方法であって、前記誘電体層形成工程において、粉末噴射コーティング法により前記誘電体層を形成することを特徴とする。
【００１４】
上記構成によれば、誘電体層形成工程において、粉末噴射コーティング法により誘電体層が形成される。このため、エアロゾルデポジション法やパウダージェットデポジション法等により、常温で誘電体層を形成することができる。
【００１５】
請求項５に記載の発明は、請求項１〜４のいずれか一項に記載の製造方法により製造された基板内蔵用キャパシタが内蔵されていることを特徴とする。
上記構成によれば、請求項１〜４のいずれか一項に記載の製造方法により製造された基板内蔵用キャパシタが内蔵されているため、電子機器に内蔵される部品として、薄型のキャパシタ内蔵基板を利用することができる。
【発明の効果】
【００１６】
本発明によれば、電極層のハンドリングが容易となり、また、基板内蔵用キャパシタの薄型化を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る基板内蔵用キャパシタと、このキャパシタが内蔵されたキャパシタ内蔵基板の概略構成を示す断面図。
【図２】同実施形態に係る基板内蔵用キャパシタを示す平面図。
【図３】同実施形態に係る基板内蔵用キャパシタの製造方法を説明するための図であって、（ａ）は断面図、（ｂ）は斜視図。
【図４】同実施形態に係る基板内蔵用キャパシタの製造方法を説明するための図であって、（ａ）は断面図、（ｂ）は斜視図。
【図５】同実施形態に係る基板内蔵用キャパシタの製造方法を説明するための断面図。
【図６】同実施形態に係る基板内蔵用キャパシタの製造方法を説明するための断面図。
【図７】同実施形態に係る基板内蔵用キャパシタの製造方法を説明するための図であって、（ａ）は断面図、（ｂ）は斜視図。
【図８】同実施形態に係るキャパシタ内蔵基板の製造方法を説明するための断面図。
【図９】同実施形態に係るキャパシタ内蔵基板の製造方法を説明するための断面図。
【図１０】同実施形態に係るキャパシタ内蔵基板の製造方法を説明するための断面図。
【図１１】本発明の第３変形例に係る基板内蔵用キャパシタと、このキャパシタが内蔵されたキャパシタ内蔵基板の概略構成を示す断面図。
【図１２】同変形例に係る基板内蔵用キャパシタの製造方法を説明するための図であって、（ａ）は断面図、（ｂ）は斜視図。
【発明を実施するための形態】
【００１８】
以下、本発明を具体化した一実施形態について図面を参照しながら説明する。
図１に示すように、本発明に係る製造方法により製造されるキャパシタ１は、基板９に内蔵される基板内蔵用キャパシタである。図中の矢印Ｘは、所定の直線方向である面方向Ｘを示している。また、図中の矢印Ｙは、面方向Ｘに垂直な方向である厚み方向Ｙを示している。
【００１９】
キャパシタ１は、第１電極１０と、第１電極１０に設けられる誘電体層３０と、誘電体層３０を介して第１電極１０に対向する第２電極２０と、第２電極２０に接続されるととともに第１電極１０と同一平面上に位置する電極層４０とを備えている。
【００２０】
キャパシタ１の平面図である図２に示すように、本実施形態においては、第１電極１０、第２電極２０、及び誘電体層３０は、矩形状を有している。なお、図２において破線Ｈ１で示す箇所は、図１中に示すビア６１が接続される部位を示している。また、図２において破線Ｈ２で示す箇所は、図１中に示すビア６２が接続される部位を示している。
【００２１】
金属等の導電性材料からなる第１電極１０は、銅、ニッケル、アルミニウム、または白金等の金属からなる金属箔、またはこれらの金属を二種以上含む合金からなる金属箔等により形成されている。図１に示すように、薄い平板状の第１電極１０は、誘電体層３０が設けられる面１１と、ビア６１が接続される面１２とを有している。面方向Ｘに延びる第１電極１０は、図１中においては、上部電極として誘電体層３０の上部を覆っている。
【００２２】
金属等の導電性材料からなる第２電極２０は、銅、ニッケル、アルミニウム、または白金等の金属からなる金属膜、またはこれらの金属を二種以上含む合金からなる金属膜等により形成されている。薄膜状の第２電極２０は、厚み方向Ｙにおいて、第１電極１０とともに誘電体層３０を挟み込むように形成されている。第２電極２０は、面方向Ｘにおいて第１電極１０及び誘電体層３０に比べて大きい寸法を有している。面方向Ｘに延びる第２電極２０は、図１中においては、下部電極として誘電体層３０の下部を覆っている。さらに、第２電極２０は、誘電体層３０の両端部から面方向Ｘに突出して、面方向Ｘにおける誘電体層３０の両端面を覆っている。そして、面方向Ｘにおける第２電極２０の両端部が電極層４０に接続されている。
【００２３】
誘電体により形成される誘電体層３０は、例えば酸化物系のセラミックスにより形成されている。具体的には、例えば、チタン酸バリウム、ニオブ酸リチウム、ホウ酸リチウム、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、チタン酸ジルコン酸ランタン鉛、タンタル酸リチウム、酸化亜鉛、酸化タンタル等の金属酸化物により誘電体層３０が形成される。なお、誘電体層３０には、上記の金属酸化物に加えて、誘電特性を向上させるための添加物が含まれていてもよい。第１電極１０の面１１に設けられた誘電体層３０は、面方向Ｘにおいて第１電極１０に比べて大きい寸法を有するとともに、第１電極１０の両端部から面方向Ｘに突出している。
【００２４】
金属等の導電性材料からなる電極層４０は、銅箔やニッケル箔等の金属箔により形成され、第１電極１０と同一材料により形成されている。薄い平板状の電極層４０は、第２電極２０が接続される面４１と、ビア６２が接続される面４２とを有している。面方向Ｘに延びる電極層４０は、厚み方向Ｙにおいて第２電極２０とともに誘電体層３０の両端部を挟み込むように形成されるとともに、面方向Ｘにおいて第１電極１０から間隔を空けて設けられている。
【００２５】
本実施形態においては、図１及び図２に示すように、第１電極１０と電極層４０との間に、四角枠形状の分離溝Ｄが設けられている。誘電体層３０の周縁を除く部位に設けられている分離溝Ｄは、第１電極１０と電極層４０とが対向する面方向Ｘにおける第１電極１０及び電極層４０の端面と、誘電体層３０の表面の一部とにより構成され、誘電体層３０の表面を底面とする溝である。
【００２６】
また、本実施形態においては、第１電極１０と電極層４０の厚み（厚み方向Ｙにおける寸法）は同じである。従って、第１電極１０の面１１と電極層４０の面４１とは同一平面上に位置するとともに、第１電極１０の面１２と電極層４０の面４２とは同一平面上に位置している。
【００２７】
基板９は、上記構成を備えたキャパシタ１を内蔵したキャパシタ内蔵基板である。基板９は、キャパシタ１と、キャパシタ１が内蔵される絶縁基板６０とを備え、絶縁基板６０には、第１電極１０に電気的に接続されるビア６１が形成されるとともに、第２電極２０に電気的に接続されるビア６２が形成されている。本実施形態においては、ビア６２は、電極層４０に接続されることによって、第２電極２０に電気的に接続されている。
【００２８】
絶縁基板６０の表面上には、第１電極１０に電気的に接続される配線７１と、第２電極２０に接続される配線７２とが形成されている。配線７１，７２は、基板９が有する一方の面に設けられている。
【００２９】
図３〜図７を参照しながら、キャパシタ１の製造方法の一例を説明する。なお、図３（ａ）、図４（ａ）、及び図７（ａ）は、それぞれ、図３（ｂ）、図４（ｂ）、及び図７（ｂ）における一点鎖線に沿った矢視断面図である。
【００３０】
まず、ハンドリングが容易であって、かつ、後述のアニール工程において変形が発生しにくい所定の厚みを有する第１電極層１０Ａを用意する。第１電極層１０Ａは金属箔であって、高い導電性を有し入手が容易な銅箔であることが好ましい。
【００３１】
次いで、図３（ａ）及び（ｂ）に示すように、第１電極層１０Ａが有する面１１Ａの一部に誘電体層３０を形成する。即ち、第１電極層１０Ａの上に誘電体層３０を形成する（誘電体層形成工程）。
【００３２】
誘電体層形成工程においては、粉末状の誘電体を噴射する粉末噴射コーティング法により誘電体層３０が形成される。粉末噴射コーティング法としては、例えば、エアロゾルデポジション法、パウダージェットデポジション法を用いることができる。常温大気圧環境下で誘電体層３０を容易に形成するためには、パウダージェットデポジション法を用いることが好ましい。
【００３３】
次いで、誘電体層３０の強誘電特性を向上させるために、誘電体層３０に対してアニール処理を施す（アニール工程）。アニール工程においては、例えば、誘電体層３０へのレーザ照射、マイクロ波加熱、アニール炉内における加熱等により、アニール処理が施される。
【００３４】
次いで、図４（ａ）及び（ｂ）に示すように、誘電体層３０を覆う第２電極層２０Ａを形成する（第２電極層形成工程）。面方向Ｘにおいて誘電体層３０に比べて大きい寸法を有する第２電極層２０Ａは、誘電体層３０の表面上に設けられて、面方向Ｘにおける第２電極層２０Ａの端部が、誘電体層３０の両端面を覆って、誘電体層３０の周囲における第１電極層１０Ａの表面に設けられる。このようにして、第２電極層２０Ａは、誘電体層３０を介して第１電極層１０Ａに対向している。第２電極層２０Ａは、第１電極層１０Ａと同じ材料（即ち、銅）により形成されることが好ましいが、第１電極層１０Ａと異なる材料により形成されていてもよい。
【００３５】
第２電極層形成工程においては、例えば、スパッタリング、蒸着、導電性ペーストの印刷、めっき、またはこれらを組み合わせた成膜方法等により金属膜である第２電極層２０Ａが形成される。第２電極層形成工程における成膜方法は、第１電極層１０Ａ及び誘電体層３０と第２電極層２０Ａとの界面における密着性が高い方法を採用することが好ましい。
【００３６】
次いで、図５に示すように、誘電体層３０及び第２電極層２０Ａが設けられた第１電極層１０Ａを反転する（反転工程）。
次いで、図６に示すように、第１電極層１０Ａが有する面１１Ａに対して他方の面１２Ａ、即ち、誘電体層３０及び第２電極層２０Ａが設けられていない面１２Ａを研磨することにより、第１電極層１０Ａを薄くする（薄化工程）。即ち、厚み方向Ｙにおける第１電極層１０Ａの寸法を、面方向Ｘにおいて一様に小さくする。
【００３７】
本実施形態においては、薄化工程は、エッチングにより第１電極層１０Ａを薄くするエッチング工程である。エッチングは、金属を溶解する化学的反応を利用した化学的研磨である。エッチング工程におけるエッチングとしては、エッチングガスを用いたドライエッチング、または、エッチング液を用いたウェットエッチングを用いることができる。
【００３８】
そして、図７（ａ）及び（ｂ）に示すように、第１電極層１０Ａに、誘電体層３０の周縁を除く部位であって、誘電体層３０の表面を底面とする分離溝Ｄを形成する（分離溝形成工程）。
【００３９】
分離溝Ｄが形成されることによって、第１電極層１０Ａにおいて、誘電体層３０を介して第２電極層２０Ａと対向する部位と、第２電極層２０Ａの両端部が接続される部位とが分離されて、電気的に接続されていない第１電極１０と第２電極２０とが形成される。このようにして第１電極層１０Ａが分離されることにより、第１電極層１０Ａにおいて誘電体層３０を介して第２電極層２０Ａと対向する部位は第１電極１０となり、第２電極層２０Ａは第２電極２０となる。また、第１電極層１０Ａにおいて第２電極層２０Ａの両端部が接続される部位は、電極層４０となる。
【００４０】
即ち、分離溝形成工程は、分離溝Ｄを形成することによって第１電極１０と第２電極２０とを形成する電極形成工程である。従って、第１電極層１０Ａは第１電極１０及び電極層４０を構成するとともに、第２電極層２０Ａは第２電極２０を構成する。そして、第１電極層１０Ａの面１１Ａは、第１電極１０及び電極層４０の面１１，４１を構成するとともに、第１電極層１０Ａの面１２Ａは、第１電極１０及び電極層４０の面１２，４２を構成する。
【００４１】
以上のように、キャパシタ１の製造方法は、誘電体層形成工程、アニール工程、第２電極層形成工程、反転工程、薄化工程（エッチング工程）、分離溝形成工程（電極形成工程）を備えている。これらの工程を経て、キャパシタ１が製造される。
【００４２】
図８〜図１０を参照しながら、キャパシタ１が内蔵される基板９の製造方法の一例を説明する。
図８に示すように、キャパシタ１を絶縁体５０の表面に積層する（キャパシタ積層工程）。絶縁体５０は、コア材と、このコア材を挟み込む一対のプリプレグとにより構成されている。
【００４３】
キャパシタ積層工程においては、絶縁体５０を加熱及び加圧することにより、半硬化状態のプリプレグにキャパシタ１が圧着される。なお、絶縁体５０を予め用意しておいて、硬化しているプリプレグに接着剤層（不図示）を介してキャパシタ１を積層してもよい。
【００４４】
次いで、図９に示すように、電極層４０をエッチングすることにより、内部配線４０ａを形成する（内部配線形成工程）。即ち、キャパシタ１が備える電極層４０は、基板９内に設けられる内部配線４０ａを構成する。この内部配線４０ａは、キャパシタ１に接続されない配線であってもよく、電極層４０に接続される配線であってもよい。
【００４５】
次いで、上記キャパシタ積層工程と同じようにして、キャパシタ１が設けられた絶縁体５０に、他の絶縁体５０を加熱及び加圧して積層する（絶縁体積層層工程）。絶縁体積層工程を行うことにより、図１０に示すように、積層された絶縁体５０によって絶縁基板６０が形成され、キャパシタ１が内蔵された基板９が得られる。
【００４６】
次いで、絶縁基板６０に貫通孔を設けてビア６１，６２を形成する（ビア形成工程）。そして、絶縁基板６０の一方の面に配線７１，７２を形成する（配線形成工程）。
以上のように、基板９の製造方法は、キャパシタ積層工程、内部配線形成工程、絶縁体積層工程、ビア形成工程、配線形成工程を備えている。これらの工程を経て、図１に示す基板９が製造される。
【００４７】
本実施形態によれば、以下の効果を得ることができる。
（１）キャパシタ１の製造方法は、第１電極層１０Ａに誘電体層３０を形成する誘電体層形成工程と、誘電体層３０を介して第１電極層１０Ａに対向する第２電極層２０Ａとを形成する第２電極層形成工程と、誘電体層形成工程後において第１電極層１０Ａを薄くする薄化工程とを含む。即ち、基板内蔵用キャパシタの製造工程として、誘電体層形成工程後において第１電極層１０Ａを薄くする薄化工程が含まれる。このため、誘電体層３０が形成される時を含めて誘電体層３０が形成されるまでの第１電極層１０Ａのハンドリングが容易となる。また、薄化工程において第１電極層１０Ａが薄くなるため、キャパシタ１の薄型化（いわゆる低背化）を図ることができる。従って、第１電極層１０Ａにより構成される電極層のハンドリングが容易となり、また、キャパシタ１の薄型化を図ることができる。
【００４８】
（２）上記薄化工程は、エッチングにより第１電極層１０Ａを薄くするエッチング工程である。このため、化学的研磨により第１電極層１０Ａを所望の厚みに薄くすることができる。
【００４９】
（３）キャパシタ１の製造方法は、誘電体層形成工程後に誘電体層３０に対してアニール処理を施すアニール工程を含み、アニール工程後において薄化工程が行われる。このため、アニール処理に起因して第１電極層１０Ａに形成された酸化膜（図示略）を、薄化工程において除去することが可能となる。その結果、酸化膜の形成を抑制するために低く設定されていたアニール処理における加熱の最高温度を上げることが可能となる。また、アニール工程においては厚みの大きい第１電極層１０Ａの上に設けられた誘電体層３０に対してアニール処理を施して、その後に薄化工程が行われるため、アニール工程においては第１電極層１０Ａの厚みを確保することができる。その結果、アニール処理に起因する第１電極層１０Ａの変形を抑制しながらも、キャパシタ１の低背化を図ることができる。
【００５０】
（４）誘電体層形成工程において、誘電体である粉末を噴射する粉末噴射コーティング法により誘電体層３０が形成される。このため、エアロゾルデポジション法やパウダージェットデポジション法等により、常温で誘電体層３０を形成することができる。その結果、第１電極層１０Ａとして、融点の低い金属を使用することが可能となる。
【００５１】
（５）第２電極２０は、電極層４０を介してビア６２と接続される。第２電極２０にビアが直接接続される場合には、ビア形成時に備えて第２電極層２０Ａの厚みを確保する必要があるが、第２電極２０にビアが直接接続される構成ではないないため、第２電極層２０Ａを薄膜化することが可能である。
【００５２】
（６）基板９の一方の面に設けられる配線７１，７２と、第１電極１０及び第２電極２０とを、短いビア６１，６２により接続することができる。即ち、ビア６１，６２は、それぞれ、配線７１，７２が設けられた基板９の面とキャパシタ１との最短距離の寸法である。その結果、基板９に生じるインダクタンスが小さくなり、高周波領域における基板９のインピーダンス特性が向上する。
【００５３】
（７）基板９には、上記製造方法により製造されたキャパシタ１が内蔵されている。従って、電子機器（図示略）に内蔵される部品として、薄型の基板９を利用することができる。
【００５４】
（８）基板９の製造方法は、電極層４０をエッチングすることにより、内部配線４０ａを形成する内部配線形成工程を備えている。従って、キャパシタ１が備える電極層４０を、基板９内に設けられる内部配線４０ａに利用することができる。
【００５５】
なお、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨に基づいて種々の設計変更をすることが可能であり、それらを本発明の範囲から除外するものではない。例えば、上記実施形態を以下のように変更してもよく、以下の変更を組み合わせて実施してもよい。
【００５６】
（第１変形例）
・キャパシタ積層工程において、第１電極層１０Ａに分離溝Ｄが形成されていなくてもよい。即ち、基板９の製造工程にキャパシタ１の製造工程が含まれていてもよい。この場合のキャパシタ１及び基板９の製造工程を以下に説明する。
【００５７】
誘電体層形成工程、アニール工程、第２電極層形成工程、反転工程、薄化工程を経て得られた第１電極層１０Ａを、コア材及びプリプレグにより構成される絶縁体５０の表面に積層する（電極層積層工程）。
【００５８】
電極層積層工程においては、絶縁体５０を加熱及び加圧することにより、半硬化状態のプリプレグに第２電極層２０Ａ及び第１電極層１０Ａが圧着される。電極層積層工程を行うことにより、露出した第１電極層１０Ａが設けられている絶縁体５０が得られる。
【００５９】
次いで、上記分離溝形成工程と同様にして、絶縁体５０に設けられた第１電極層１０Ａに分離溝Ｄを形成する（分離溝形成工程）。次いで、内部配線形成工程及び絶縁体積層工程を行うことにより、図１０に示す基板９が得られる。そして、ビア形成工程、配線形成工程を経て、図１に示す基板９を製造することができる。
【００６０】
即ち、本変形例においては、第１電極層１０Ａを絶縁体５０に設けた後（電極層積層工程後）に、電極形成工程である分離溝形成工程を行っている。
キャパシタ１の静電容量は第１電極１０と第２電極２０とが対向する部位の面積に依存するため、分離溝Ｄの形成位置はキャパシタ１の静電容量と関連する。従って、電極層積層工程後に分離溝形成工程を行うことにより、基板９の製造時に所望の静電容量を有するキャパシタ１を得ることができる。
【００６１】
（第２変形例）
・キャパシタ１が備える電極層４０を、基板９内に設けられる内部配線４０ａに利用しなくてもよい。即ち、上記実施形態における電極層４０に比べて面方向Ｘにおいて寸法の小さい電極層４０を用いてもよい。
【００６２】
本変形例においては、上記キャパシタ積層工程と同様にして、キャパシタ１を絶縁体５０の表面に積層して、内部配線形成工程を経ずに、絶縁体積層工程、ビア形成工程、配線形成工程を経て、内部配線４０ａを備えない基板９が製造される。
【００６３】
（第３変形例）
・第１電極層１０Ａに代えて第２電極層２０Ａに分離溝Ｄが設けられてもよい。即ち、キャパシタ１が、例えば、図１１に示す構成を有していてもよい。以下、本変形例に係るキャパシタ１について説明する。
【００６４】
図１１に示すキャパシタ１は、電極層４０に代えて、第１電極１０に接続されるとともに第２電極２０と同一平面上に位置する電極層８０を備えている。第１電極１０は、図１１中においては、下部電極として誘電体層３０の下部を覆っている。
【００６５】
第２電極２０は、厚み方向Ｙにおいて、第１電極１０とともに誘電体層３０を挟み込むように形成されている。第２電極２０は、面方向Ｘにおいて第１電極１０及び誘電体層３０に比べて小さい寸法を有している。第２電極２０は、図１１中においては、上部電極として誘電体層３０の上部を覆っている。
【００６６】
誘電体層３０は、第２電極２０の両端部から面方向Ｘに突出している。また、誘電体層３０は、面方向Ｘにおいて第１電極１０に比べて小さい寸法を有しているため、第１電極１０は、誘電体層３０の両端部から面方向Ｘに突出している。
【００６７】
金属等の導電性材料からなる電極層８０は、銅膜等の金属膜により形成され、第２電極２０と同一材料により形成されている。薄膜状の電極層８０は、ビア６１が接続される面８１を有している。電極層８０は、厚み方向Ｙにおいて第１電極１０とともに誘電体層３０の両端部を挟み込むように形成されるとともに、面方向Ｘにおいて第２電極２０から間隔を空けて設けられている。そして、電極層８０は、第１電極１０の面１１に接続されている。
【００６８】
図１１に示すように、本変形例においては、第２電極２０と電極層８０との間に、四角枠形状の分離溝Ｄが設けられている。誘電体層３０の周縁を除く部位に設けられている分離溝Ｄは、第２電極２０と電極層８０とが対向する面方向Ｘにおける第２電極２０及び電極層８０の端面と、誘電体層３０の表面の一部とにより構成される。本変形例においては、第２電極２０の面２１と電極層８０の面８１とは同一平面上に位置している。そして、本変形例においては、図１１に示すように、ビア６１は、電極層８０に接続されることによって、第１電極１０に電気的に接続される。
【００６９】
本変形例に係るキャパシタ１を製造するためには、薄化工程後にさらに反転工程を経て、分離溝形成工程において、第２電極層２０Ａに、誘電体層３０の周縁を除く部位であって、誘電体層３０の表面を底面とする分離溝Ｄを形成すればよい。このように分離溝Ｄが形成されることによって、図７に示すキャパシタ１に代えて、図１２に示すキャパシタ１が得られる。
【００７０】
本変形例においては、分離溝Ｄが形成されることによって、第２電極層２０Ａにおいて、誘電体層３０を介して第１電極層１０Ａと対向する部位と、第１電極層１０Ａに接続される部位とが分離されて、電気的に接続されていない第１電極１０と第２電極２０とが形成される。このようにして第２電極層２０Ａが分離されることにより、第２電極層２０Ａにおいて誘電体層３０を介して第１電極層１０Ａと対向する部位は第２電極２０となり、第１電極層１０Ａは第１電極１０となる。また、第２電極層２０Ａにおいて第１電極層１０Ａに接続される部位は、電極層８０となる。
【００７１】
従って、本変形例においては、第１電極層１０Ａは第１電極１０を構成するとともに、第２電極層２０Ａは第２電極２０及び電極層８０を構成する。そして、第２電極層２０Ａが有する面２１Ａは、第２電極２０及び電極層８０の面２１，８１を構成する。
【００７２】
本変形例によれば、上記（５）に記載の効果に代えて以下の効果を得ることができる。
（９）第１電極１０は、電極層８０を介してビア６２と接続される。第１電極１０にビアが直接接続される場合には、ビア形成時に備えて第１電極層１０Ａの厚みを確保する必要があるが、第１電極１０にビアが直接接続される構成ではないないため、第１電極層１０Ａを薄くすることが可能である。
【００７３】
・１つの第１電極層１０Ａの上に複数の誘電体層３０を形成してもよい。この場合、複数の誘電体層３０を形成した後に、誘電体層３０の形状に合わせて第１電極層１０Ａを裁断することにより、１つの第１電極層１０Ａから複数のキャパシタ１を製造してもよい。
【００７４】
・第２電極２０が、銅、ニッケル、アルミニウム、または白金等の金属からなる金属箔、またはこれらの金属を二種以上含む合金からなる金属箔等により形成されていてもよい。即ち、第２電極層２０Ａが金属箔により構成されてもよく、この場合には、第２電極層形成工程において、金属箔を第１電極層１０Ａ及び誘電体層３０に張り付けることにより、第２電極層２０Ａが形成される。
【００７５】
・第１電極層１０Ａを構成する金属箔にめっきが施されていてもよい。また、上述のごとく第２電極層２０Ａが金属箔により構成される場合には、この金属箔にめっきが施されていてもよい。
【００７６】
・第２電極層形成工程前に薄化工程を行うことも可能である。また、分離溝形成工程後に薄化工程を行うことも可能である。
・誘電体層形成工程において、粉末噴射コーティング法以外の方法により誘電体層３０を形成してもよい。例えば、スパッタリング、蒸着、ゾル−ゲル法等により誘電体層３０を形成してもよい。
【００７７】
・所望の強誘電特性を得ることができるのであれば、アニール工程を省いてもよい。
・薄化工程において、エッチング以外の方法により第１電極層１０Ａを薄くしてもよい。即ち、第１電極層１０Ａを薄くするための方法は化学的研磨に限定されず、例えば機械研磨や化学機械研磨により第１電極層１０Ａを薄くしてもよい。
【００７８】
・本発明は、上記製造工程を経て製造されるキャパシタ１に限られず、その他の基板内蔵用キャパシタの製造方法に適用することもできる。即ち、電極層に誘電体層を形成する工程を含む基板内蔵用キャパシタの製造方法であれば、本発明を適用することができる。
【符号の説明】
【００７９】
Ｄ…分離溝、Ｘ…面方向、Ｙ…厚み方向、１…基板内蔵用キャパシタ、９…キャパシタ内蔵基板、１０…第１電極、１１，１２…面、１０Ａ…第１電極層、１１Ａ，１２Ａ…面、２０…第２電極、２１…面、２０Ａ…第２電極層、２１Ａ…面、３０…誘電体層、４０…電極層、４０ａ…内部配線、４１，４２…面、５０…絶縁体、６０…絶縁基板、６１，６２…ビア、７１，７２…配線、８０…電極層、８１…面。
【図１】
2013214538.tif 000003
【図２】
2013214538.tif 000004
【図３】
2013214538.tif 000005
【図４】
2013214538.tif 000006
【図５】
2013214538.tif 000007
【図６】
2013214538.tif 000008
【図７】
2013214538.tif 000009
【図８】
2013214538.tif 000010
【図９】
2013214538.tif 000011
【図１０】
2013214538.tif 000012
【図１１】
2013214538.tif 000013
【図１２】
2013214538.tif 000014