(57)【要約】【課題】動的再構成デバイスへの書き換え時間等のオーバーヘッドを削減し、スループットを向上させる。【解決手段】  データ処理装置１は、所定のスレッドを実行する回路を決定するためのコンフィグレーションデータに基づき回路を選択し、選択された回路による所定のスレッドを実行する複数の再構成デバイス２と、コンフィグレーションデータを保持するコンフィグレーションデータ用メモリ４と、複数の再構成デバイス２におけるコンフィグレーションデータの書き換えを制御する再構成デバイスコントローラ３とを備える。再構成デバイスコントローラ３は、所定の再構成デバイス２によるスレッドの実行中に、次に実行する可能性があるスレッドに対応する１つ又は複数のコンフィグレーションデータをメモリから読み出し、読み出された１つ又は複数のコンフィグレーションデータを１つ又は複数の他の再構成デバイス２に設定する。【選択図】図１
2013125288.tif 000002
【特許請求の範囲】
【請求項１】
所定のスレッドを実行する回路を決定するためのコンフィグレーションデータに基づき動的に回路変更が可能な再構成デバイスを備えるデータ処理装置であって、
前記コンフィグレーションデータに基づき回路を選択し、該選択された回路による所定のスレッドを実行する複数の再構成デバイスと、
前記コンフィグレーションデータを保持するメモリと、
前記複数の再構成デバイスにおける前記コンフィグレーションデータの書き換えを制御するコントローラとを備え、
前記コントローラは、所定の再構成デバイスによるスレッドの実行中に、次に実行する可能性があるスレッドに対応する１つ又は複数のコンフィグレーションデータを前記メモリから読み出し、該読み出された１つ又は複数のコンフィグレーションデータを１つ又は複数の他の再構成デバイスに設定することを特徴とするデータ処理装置。
【請求項２】
前記コントローラは、前記実行中のスレッドによる処理結果に応じて、次にスレッドを実行する再構成デバイスを選択することを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記コントローラは、前記実行中のスレッドによる処理結果に応じて、次にスレッドを実行する再構成デバイスを複数選択し、前記選択された複数の再構成デバイスにより複数のスレッドを並列的に実行させることを特徴とする請求項１に記載のデータ処理装置。
【請求項４】
所定のスレッドを実行する回路を決定するためのコンフィグレーションデータに基づき動的に回路変更が可能な再構成デバイスにより、選択された回路に基づくスレッドを実行するデータ処理方法であって、
前記コンフィグレーションデータにより所定の再構成デバイスに対して決定された回路によるスレッドの実行中に、複数の再構成デバイスにおける前記コンフィグレーションデータの書き換えを制御するコントローラにより、次に実行する可能性があるスレッドに対応する１つ又は複数のコンフィグレーションデータを、該コンフィグレーションデータを保持するメモリから読み出し、
前記読み出された１つ又は複数のコンフィグレーションデータを１つ又は複数の他の再構成デバイスに設定することを特徴とするデータ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理装置及びデータ処理方法に関し、特に、複数のスレッドを順次実行し、動的に回路変更が可能な再構成デバイスを利用した装置及び方法に関する。
【背景技術】
【０００２】
近年、データ処理装置は、利用範囲の広がりや情報処理機器の普及・高性能化に伴い、より大容量のデータを高速に処理する能力が要求されている。例えば、動画や静止画の圧縮方式には、ＭＰＥＧ−２（Moving Picture Experts Group -2）、ＭＰＥＧ−４、Ｈ．２６４、ＪＰＥＧ（Joint Photographic Experts Group）、ＧＩＦ（Graphics Interchange Format）など様々な圧縮方式が存在する。
【０００３】
このような様々な要求を満たすための手法として、従来、動的に再構成が可能なプロセッサに代表される、コンフィグレーション情報を書き換えることで動作を変更することが可能なデバイス（以下、「再構成デバイス」とする）が用いられてきた（例えば、引用文献１）。
【０００４】
しかしながら、通常、コンフィグレーション情報は、そのサイズが大きいため、再構成デバイスのコンフィグレーション情報の書き換えに時間を要する。また、再構成デバイスのスレッド終了後に、プロセッサへの割り込みや制御用プロセッサが状況を判断し、次に実行するスレッドを決定するなど、スレッド終了後から次のスレッドが開始されるまでには、長時間を要する。
【０００５】
そこで、これらのオーバーヘッドを削減する方法として、マルチタスク処理を行う方法が提案されている（例えば、特許文献２）。この特許文献２には、回路が動作中でもコンフィグレーション情報を外部から書き換えることができ、複数のコンフィグレーションデータを切り換えることにより複数のスレッドを実行することが可能な動的再構成デバイスが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−４０７４５号公報
【特許文献２】特開２００７−１３３４５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、引用文献２に記載の動的再構成デバイスでは、マルチタスク処理を行うことでオーバーヘッドの削減を図った場合でも、コンフィグレーション情報を書き換え、次のスレッドを実行するまでの待ち時間を削減することができないという問題があった。
【０００８】
また、データ処理装置の高性能化等に伴い、回路の大規模化や状況に応じた様々な処理を要求される。そのため、例えば、回路規模が大きくなったことにより、一つのデバイスでは処理できず複数のデバイスに分割する必要がある場合や、要求に応じて複数のスレッドを連続で行う場合には、一つのデバイスでは要求される課題を解決できないことが考えられる。
【０００９】
さらに、従来の方法では、再構成デバイスのスレッド終了から、次の異なる回路に変更した再構成デバイスのスレッド開始までのオーバーヘッドが大きいという問題があった。オーバーヘッドとしては、制御用プロセッサにおける処理終了の割り込み処理や、処理結果によって次に実行するスレッドを選択・決定する処理に要する時間、動的再構成デバイスの書き換え時間等が挙げられる。
【００１０】
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、動的再構成デバイスへの書き換え時間等のオーバーヘッドを削減し、スループットを向上させることが可能なデータ処理装置及びデータ処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明は、所定のスレッドを実行する回路を決定するためのコンフィグレーションデータに基づき動的に回路変更が可能な再構成デバイスを備えるデータ処理装置であって、前記コンフィグレーションデータに基づき回路を選択し、該選択された回路による所定のスレッドを実行する複数の再構成デバイスと、前記コンフィグレーションデータを保持するメモリと、前記複数の再構成デバイスにおける前記コンフィグレーションデータの書き換えを制御するコントローラとを備え、前記コントローラは、所定の再構成デバイスによるスレッドの実行中に、次に実行する可能性があるスレッドに対応する１つ又は複数のコンフィグレーションデータを前記メモリから読み出し、該読み出された１つ又は複数のコンフィグレーションデータを１つ又は複数の他の再構成デバイスに設定することを特徴とする。
【００１２】
そして、本発明によれば、所定の再構成デバイスによるスレッドの実行中に、次に実行する可能性があるスレッドに対応する１つ又は複数のコンフィグレーションデータを１つ又は複数の他の再構成デバイスに設定するため、実行中のスレッドが終了した後に、次に実行するスレッドを直ちに実行することができ、オーバーヘッドを削減することが可能になる。
【００１３】
上記データ処理装置において、前記コントローラは、前記実行中のスレッドによる処理結果に応じて、次にスレッドを実行する再構成デバイスを選択することができる。これにより、次に実行するスレッドを適切に選択することが可能になる。
【００１４】
上記データ処理装置において、前記コントローラは、前記実行中のスレッドによる処理結果に応じて、次にスレッドを実行する再構成デバイスを複数選択し、前記選択された複数の再構成デバイスにより複数のスレッドを並列的に実行させることができる。これにより、実行されたスレッドによる処理結果に応じて、次に実行するスレッドをより適切に選択することが可能になる。
【００１５】
また、本発明は、所定のスレッドを実行する回路を決定するためのコンフィグレーションデータに基づき動的に回路変更が可能な再構成デバイスにより、選択された回路に基づくスレッドを実行するデータ処理方法であって、前記コンフィグレーションデータにより所定の再構成デバイスに対して決定された回路によるスレッドの実行中に、複数の再構成デバイスにおける前記コンフィグレーションデータの書き換えを制御するコントローラにより、次に実行する可能性があるスレッドに対応する１つ又は複数のコンフィグレーションデータを、該コンフィグレーションデータを保持するメモリから読み出し、前記読み出された１つ又は複数のコンフィグレーションデータを１つ又は複数の他の再構成デバイスに設定することを特徴とする。本発明によれば、前記発明と同様に、実行中のスレッドが終了した後に、次に実行するスレッドを直ちに実行することができ、オーバーヘッドを削減することが可能になる。
【発明の効果】
【００１６】
以上のように、本発明によれば、動的再構成デバイスへの書き換え時間等のオーバーヘッドを削減し、スループットを向上させることが可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係るデータ処理装置の一実施の形態を示すブロック図である。
【図２】本発明に係る各再構成デバイスの関係について説明するための略線図である。
【図３】本発明に係るデータ処理装置における処理の流れについて説明するためのフローチャートである。
【図４】スレッドの処理について説明するためのタイミングチャートであり、（ａ）は本発明に係るデータ処理装置の例、（ｂ）は従来例である。
【図５】本発明に係る各再構成デバイスによる処理結果に応じて実行されるスレッドの遷移について説明するためのタイミングチャートである。
【発明を実施するための形態】
【００１８】
次に、本発明を実施するための形態について、図面を参照しながら詳細に説明する。
【００１９】
図１は、本発明にかかるデータ処理装置の一実施の形態を示し、データ処理装置１は、大別して、複数の再構成デバイス２、再構成デバイスコントローラ３、コンフィグレーションデータ用メモリ４、入力側処理回路５、出力側処理回路６、処理回路コントローラ７、システムコントローラ８で構成される。尚、以下の説明では、３つの再構成デバイス２Ａ、２Ｂ及び２Ｃを用いた場合を例にとって説明する。
【００２０】
再構成デバイス２Ａ、２Ｂ及び２Ｃ（以下の説明において、特に区別する必要がない場合には、「再構成デバイス２」とする）は、動的に再構成が可能なデバイスであり、所定のスレッドを実行する回路を決定するためのコンフィグレーションデータに基づき所定の処理を行う。再構成デバイス２Ａは、最初に後述する入力側処理回路５から入力データを受け取り、以降は再構成デバイス２Ｂ又は２Ｃから入力データを受け取る。また、処理終了の場合には、処理結果を示すデータを後述する出力側処理回路６に対して出力する。
【００２１】
再構成デバイス２Ｂは、再構成デバイス２Ａ又は２Ｃから入力データを受け取り、処理終了の場合には、処理結果を示すデータを出力側処理回路６に対して出力する。再構成デバイス２Ｃは、再構成デバイス２Ａ又は２Ｂから入力データを受け取り、処理終了の場合には、処理結果を示すデータを出力側処理回路６に対して出力する。
【００２２】
再構成デバイスコントローラ３は、再構成デバイス２Ａ、２Ｂ及び２Ｃの動作とコンフィグレーションデータの書き換えを制御する。再構成デバイスコントローラ３は、所定の再構成デバイス２によるスレッドの実行中に、次に実行する可能性があるスレッドに対応するコンフィグレーションデータを後述するコンフィグレーションデータ用メモリ４から読み出し、他の再構成デバイス２に対して設定するように制御する。
【００２３】
コンフィグレーションデータ用メモリ４は、再構成デバイス２Ａ、２Ｂ及び２Ｃで使用されるコンフィグレーションデータを保存する。保存されたコンフィグレーションデータは、再構成デバイスコントローラ３により読み出される。
【００２４】
入力側処理回路５は、再構成デバイス２Ａに対して入力データを供給する。出力側処理回路６は、すべての処理が終了した際に、再構成デバイス２Ａ、２Ｂ及び２Ｃのいずれか、又は再構成デバイス２Ａ、２Ｂ及び２Ｃから出力される処理結果を示すデータを受け取って処理する。処理回路コントローラ７は、入力側処理回路５及び出力側処理回路６の動作を制御する。
【００２５】
システムコントローラ８は、データ処理装置１全体の制御や各種処理を行う。システムコントローラ８としては、例えば、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）等を用いることができる。
【００２６】
次に、再構成デバイス２Ａ、２Ｂ及び２Ｃの関係について、図２を参照して説明する。まず、予めコンフィグレーションデータが書き込まれた再構成デバイス２Ａは、入力データ１０によりスレッドを開始する。
【００２７】
ステップＳ１では、再構成デバイス２Ａの処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータをコンフィグレーションデータ用メモリ４から読み出し、再構成デバイス２Ｂ及び／又は２Ｃに対して書き込む。そして、再構成デバイス２Ａによるスレッドが終了するまで待機し、すべての処理が終了したか否かの確認と、処理結果に応じて次に処理すべき回路が書き込まれた再構成デバイス２Ｂ又は２Ｃのいずれかを選択する。
【００２８】
ステップＳ１において再構成デバイス２Ｂが選択された場合、再構成デバイス２Ｂは、スレッドを開始する。ステップＳ２では、再構成デバイス２Ｂの処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータをコンフィグレーションデータ用メモリ４から読み出し、再構成デバイス２Ａ及び／又は２Ｃに対して書き込む。そして、再構成デバイス２Ｂによるスレッドが終了するまで待機し、すべての処理が終了したか否かの確認と、処理結果に応じて次に処理すべき回路が書き込まれた再構成デバイス２Ａ又は２Ｃのいずれかを選択する。
【００２９】
一方、ステップＳ１において再構成デバイス２Ｃが選択された場合、再構成デバイス２Ｃは、スレッドを開始する。ステップＳ３では、再構成デバイス２Ｃの処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータをコンフィグレーションデータ用メモリ４から読み出し、再構成デバイス２Ａ及び／又は２Ｂに対して書き込む。そして、再構成デバイス２Ｃによるスレッドが終了するまで待機し、すべての処理が終了したか否かの確認と、処理結果に応じて次に処理すべき回路が書き込まれた再構成デバイス２Ａ又は２Ｂのいずれかを選択する。
【００３０】
以下、すべての処理が終了するまで、再構成デバイス２Ａ、２Ｂ及び２Ｃによる上述のステップＳ１〜Ｓ３までの処理を繰り返し実行する。そして、すべての処理が終了した場合には、出力データ２０を出力し、一連の処理を終了する。
【００３１】
次に、上記構成を有するデータ処理装置１の動作について、図３のフローチャートを参照して説明する。まず、データ処理装置１の動作が開始されると、最初に、所定の処理を行うためのコンフィグレーションデータが再構成デバイス２Ａに対して書き込まれ、コンフィグレーションデータが書き換えられる（ステップＳ１１）。
【００３２】
次に、ステップＳ１２において、再構成デバイス２Ａによりスレッドが実行される。また、再構成デバイス２Ａによる処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータがコンフィグレーションデータ用メモリ４から読み出され、再構成デバイス２Ｂ及び／又は２Ｃに対して書き込まれ、コンフィグレーションデータが書き換えられる。そして、再構成デバイス２Ｂ及び２Ｃは、次の処理に備えて待機する。
【００３３】
再構成デバイス２Ａによる処理が終了すると、すべての処理が終了したか否かが判断される（ステップＳ１３）。すべての処理が終了したと判断された場合（ステップＳ１３：Ｙｅｓ）には、一連の処理が終了し、すべての処理が終了していないと判断された場合（ステップＳ１３：Ｎｏ）には、処理がステップＳ１４に移行する。
【００３４】
次に、再構成デバイス２Ａによる処理内容や処理結果に基づき、次に処理を実行する再構成デバイスが再構成デバイス２Ｂであるか否かが判断される（ステップＳ１４）。次に処理を実行する再構成デバイスが再構成デバイス２Ｂであると判断された場合（ステップＳ１４：Ｙｅｓ）には、処理がステップＳ１５に移行する。一方、次に処理を実行する再構成デバイスが再構成デバイス２Ｂ以外であると判断された場合（ステップＳ１４：Ｎｏ）には、処理がステップＳ１８に移行する。
【００３５】
次に、ステップＳ１５において、再構成デバイス２Ｂによりスレッドが実行される。また、再構成デバイス２Ｂによる処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータがコンフィグレーションデータ用メモリ４から読み出され、再構成デバイス２Ａ及び／又は２Ｃに対して書き込まれ、コンフィグレーションデータが書き換えられる。そして、再構成デバイス２Ａ及び２Ｃは、次の処理に備えて待機する。
【００３６】
再構成デバイス２Ｂによる処理が終了すると、すべての処理が終了したか否かが判断される（ステップＳ１６）。すべての処理が終了したと判断された場合（ステップＳ１６：Ｙｅｓ）には、一連の処理が終了し、すべての処理が終了していないと判断された場合（ステップＳ１６：Ｎｏ）には、処理がステップＳ１７に移行する。
【００３７】
次に、再構成デバイス２Ｂによる処理内容や処理結果に基づき、次に処理を実行する再構成デバイスが再構成デバイス２Ａであるか否かが判断される（ステップＳ１７）。次に処理を実行する再構成デバイスが再構成デバイス２Ａであると判断された場合（ステップＳ１７：Ｙｅｓ）には、処理がステップＳ１２に戻る。一方、次に処理を実行する再構成デバイスが再構成デバイス２Ａ以外であると判断された場合（ステップＳ１７：Ｎｏ）には、処理がステップＳ１８に移行する。
【００３８】
次に、ステップＳ１８において、再構成デバイス２Ｃによりスレッドが実行される。また、再構成デバイス２Ｃによる処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータがコンフィグレーションデータ用メモリ４から読み出され、再構成デバイス２Ａ及び／又は２Ｂに対して書き込まれ、コンフィグレーションデータが書き換えられる。そして、再構成デバイス２Ａ及び２Ｂは、次の処理に備えて待機する。
【００３９】
再構成デバイス２Ｃによる処理が終了すると、すべての処理が終了したか否かが判断される（ステップＳ１９）。すべての処理が終了したと判断された場合（ステップＳ１９：Ｙｅｓ）には、一連の処理が終了し、すべての処理が終了していないと判断された場合（ステップＳ１９：Ｎｏ）には、処理がステップＳ２０に移行する。
【００４０】
次に、再構成デバイス２Ｃによる処理内容や処理結果に基づき、次に処理を実行する再構成デバイスが再構成デバイス２Ａであるか否かが判断される（ステップＳ２０）。次に処理を実行する再構成デバイスが再構成デバイス２Ａであると判断された場合（ステップＳ２０：Ｙｅｓ）には、処理がステップＳ１２に戻る。一方、次に処理を実行する再構成デバイスが再構成デバイス２Ａ以外であると判断された場合（ステップＳ２０：Ｎｏ）には、処理がステップＳ１５に戻る。
【００４１】
以下、上述したステップＳ１２〜Ｓ２０までの処理を、すべての処理が終了するまで巡回的に繰り返す。
【００４２】
図４は、スレッドの処理について説明するためのタイミングチャートを示す。本実施の形態においては、所定の再構成デバイスによってスレッドが実行されている間に、他の再構成デバイスにおいて次に処理が行われる可能性があるスレッドに対応するコンフィグレーションデータが書き込まれた状態で待機しているため、実行中のスレッドが終了した際に、直ちに次のスレッドを実行することができる。
【００４３】
これにより、例えば、図４（ａ）に示すように、タイミングｔ１におけるスレッドＳ２１の終了後、直ちにタイミングｔ２で次のスレッドＳ３１を実行することができる。同様にして、タイミングｔ２におけるスレッドＳ３１の終了後、タイミングｔ３でスレッドＳ４１を実行することができ、スレッドＳ４１の終了後、タイミングｔ４でスレッドＳ５１を実行することができる。このようにして、再構成デバイスのコンフィグレーションデータを書き換えるための時間を削減することができる。
【００４４】
これに対して、従来例では、図４（ｂ）に示すように、タイミングｔ１においてスレッドＳ２１が実行され、スレッドＳ２１の終了後、タイミングｔ２において次のスレッドＳ３１を実行するためのコンフィグレーションデータの書き換え処理が実行される。
【００４５】
図５は、３つの再構成デバイス２を用いた場合における、各再構成デバイスによる処理結果に応じて実行されるスレッドの遷移の一例を示す。例えば、タイミングｔ１において再構成デバイス２ＡによりスレッドＳ２１が実行される場合には、次のタイミングｔ２において実行される可能性があるスレッドＳ３１が再構成デバイス２Ｂによって待機されると共に、スレッドＳ３２が再構成デバイス２Ｃによって待機される。
【００４６】
ここで、図５の点線で示すように処理が実行される場合、スレッドＳ２１が終了すると、次のタイミングｔ２で再構成デバイス２ＢによるスレッドＳ３１が実行される。以下、同様にして、次のタイミングｔ３において実行される可能性があるスレッドＳ４１が再構成デバイス２Ａによって待機されると共に、スレッドＳ４２が再構成デバイス２Ｃによって待機され、スレッドＳ３１が終了した際には、次のタイミングｔ３で再構成デバイス２ＣによるスレッドＳ４２が実行される。
【００４７】
また、次のタイミングｔ４において実行される可能性があるスレッドＳ５３が再構成デバイス２Ａによって待機されると共に、スレッドＳ５４が再構成デバイス２Ｂによって待機され、スレッドＳ４２が終了した際には、次のタイミングｔ４で再構成デバイス２ＡによるスレッドＳ５３が実行される。
【００４８】
以上のように、本実施の形態によれば、所定の再構成デバイスによってスレッドが実行されている間に、他の再構成デバイスにおいて次に処理が行われる可能性があるスレッドに対応するコンフィグレーションデータが書き込まれた状態で待機し、スレッドの実行終了後に、直ちに次のスレッドを実行する。そのため、処理結果に応じて異なる処理を連続して実行する場合に、処理を連続的に継続することができ、書き換え時間等のオーバーヘッドを削減することができる。これにより、データ処理装置のスループットを向上させることができる。
【００４９】
尚、本実施の形態では、動作する再構成デバイスを１つに限定するものではなく、例えば、複数の再構成デバイスを並列的に動作させることも可能である。例えば、異なった条件で作成された同等のコンフィグレーションデータを用い、状況に応じてよりスループットのよい結果を利用してもよい。また、例えば、大規模な回路を分割して並列的に実行したり、状況に応じて精度の異なる処理を行う複数の回路を並列的に実行することもできる。
【００５０】
さらに、例えば、処理結果によって次に実行される回路が異なる場合に、実行中の回路結果から実行される可能性、又は選択される可能性があるすべての回路についての再構成デバイスを用意することにより、様々な結果に対応することができる。
【００５１】
以上、本発明の実施の形態について説明したが、本発明は、上述した本発明の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上述の例では、３つの再構成デバイスを用いた場合について説明したが、これに限られず、２つの再構成デバイスを用いてもよいし、４以上の再構成デバイスを用いてもよい。
【００５２】
また、入力側処理回路５、出力側処理回路６及び処理回路コントローラ７は、各々が独立したハードウェアに構成される場合に限られず、例えば、メモリやＣＰＵ等によって処理を行うようにしてもよい。さらに、再構成デバイスコントローラ３及び処理回路コントローラ７は、必ずしも必要ではなく、例えば、１又は複数のシステムコントローラ８で代用することも可能である。さらにまた、複数の再構成デバイス２間に、処理結果を一時的に保存するためのバッファを備えるようにしてもよい。
【符号の説明】
【００５３】
１  データ処理装置
２（２Ａ、２Ｂ、２Ｃ）  再構成デバイス
３  再構成デバイスコントローラ
４  コンフィグレーションデータ用メモリ
５  入力側処理回路
６  出力側処理回路
７  処理回路コントローラ
８  システムコントローラ
１０  入力データ
２０  出力データ
【図１】
2013125288.tif 000003
【図２】
2013125288.tif 000004
【図３】
2013125288.tif 000005
【図４】
2013125288.tif 000006
【図５】
2013125288.tif 000007