(57)【要約】      （修正有）【課題】記憶デバイスにおける非順序型の報告を扱うシステムおよび方法を提供する。【解決手段】ホストは第１の出力と第２の出力を含む順序型データセットを記憶システムに要求する。記憶システムは第１の出力および第２の出力を生成し、ホストは第１の出力の前に第２の出力を受信するように動作可能である。【選択図】なし【特許請求の範囲】
【請求項１】
データ記憶システムであって、
順序型データセットを要求するように動作可能なホストであって、該順序型データセットは第１の出力と第２の出力とを含み、該第１の出力は、該順序型データセットにおいて該第２の出力に先行する、ホストと、
該順序型データセットを保持する記憶媒体と、
該記憶媒体から該順序型データセットにアクセスし、該第１の出力に対応する第１の処理入力と、該第２の出力に対応する第２の処理入力とを処理して、該第１の出力及び該第２の出力を生成するように動作可能なデータ処理回路であって、該第２の出力は該第１の出力の前に利用可能である、データ処理回路と、
を備え、該ホストは該第１の出力の前に該第２の出力を受信するように更に動作可能である、データ記憶システム。
【請求項２】
ホストは、該第２の出力に対応する有効ステータスを示し、該第１の出力の無効ステータスを示すように動作可能である、請求項１に記載のデータ記憶システム。
【請求項３】
ホストは、該第２の出力を受信すると、該第２の出力に対応する有効ステータスを示し、該第１の出力の無効ステータスを示すように動作可能である、請求項１に記載のデータ記憶システム。
【請求項４】
ホストは、該第１の出力を受信すると、該第１の出力の該示された無効ステータスを変更して該第１の出力の有効ステータスを示すように動作可能である、請求項３に記載のデータ記憶システム。
【請求項５】
データ処理回路は、
データ検出アルゴリズムを該第１の処理入力に適用して第１の検出出力を生成し、該データ検出アルゴリズムを該第２の処理入力に適用して第２の検出出力を生成するように動作可能なデータ検出器回路と、
データ復号化アルゴリズムを該第１の検出出力から導出された第１の復号化器入力に適用して第１の復号化された出力を生成し、該データ復号化アルゴリズムを該第２の検出出力から導出された第２の復号化器入力に適用して第２の復号化された出力を生成するように動作可能なデータ復号化回路と、
を備え、該第１の出力は該第１の復号化された出力から導出され、該第２の出力は該第２の復号化された出力から導出される、請求項１に記載のデータ記憶システム。
【請求項６】
データ復号化アルゴリズムは、低密度パリティチェックアルゴリズムである、請求項５に記載のデータ記憶システム。
【請求項７】
データ検出アルゴリズムは、最大事後データ検出アルゴリズムとビタビデータ検出アルゴリズムとからなる群から選択される、請求項５に記載のデータ記憶システム。
【請求項８】
データ処理回路は、集積回路として実装される、請求項１に記載のデータ記憶システム。
【請求項９】
データ処理回路は、再試行条件が満たされることに少なくとも部分的に基づいて、該ホストに該第１の出力を報告する前に、該ホストに該第２の出力を報告するように動作可能である、請求項１に記載のデータ記憶システム。
【請求項１０】
再試行条件は、タイムアウト条件が発生すると満たされる、請求項９に記載のデータ記憶システム。
【請求項１１】
記憶制御システムであって、
ホスト回路であって、
順序型データセットを記憶デバイスに要求し、なお、該順序型データセットは第１の出力と第２の出力とを含み、該第１の出力は、該順序型データセットにおいて該第２の出力に先行し、
該記憶デバイスから、該第１の出力を受信する前に該第２の出力を受信し、
該第２の出力を受信すると、該第２の出力の有効ステータス及び該第１の出力の無効ステータスを示し、
該第１の出力を受信すると、該第１の出力の該無効ステータスを変更して該第１の出力の有効ステータスを示す
ように動作可能なホスト回路を備える、記憶制御システム。
【請求項１２】
システムはデータ記憶デバイスの一部として実装される、請求項１１に記載の記憶制御システム。
【請求項１３】
システムは集積回路として実装される、請求項１１に記載の記憶制御システム。
【請求項１４】
記憶デバイスは、
該順序型データセットを保持する記憶媒体と、
該記憶媒体から該順序型データセットにアクセスし、該第１の出力に対応する第１の処理入力と、該第２の出力に対応する第２の処理入力とを処理して、該第１の出力及び該第２の出力を生成するように動作可能なデータ処理回路であって、該第２の出力は該第１の出力の前に利用可能である、データ処理回路と、
を備える、請求項１１に記載の記憶制御システム。
【請求項１５】
データ処理回路は、
データ検出アルゴリズムを該第１の処理入力に適用して第１の検出出力を生成し、該データ検出アルゴリズムを該第２の処理入力に適用して第２の検出出力を生成するように動作可能なデータ検出器回路と、
データ復号化アルゴリズムを該第１の検出出力から導出された第１の復号化器入力に適用して第１の復号化された出力を生成し、該データ復号化アルゴリズムを該第２の検出出力から導出された第２の復号化器入力に適用して第２の復号化された出力を生成するように動作可能なデータ復号化回路と、
を備え、該第１の出力は該第１の復号化された出力から導出され、該第２の出力は該第２の復号化された出力から導出される、請求項１４に記載の記憶制御システム。
【請求項１６】
データ復号化アルゴリズムは、低密度パリティチェックアルゴリズムである、請求項１５に記載の記憶制御システム。
【請求項１７】
データ検出アルゴリズムは、最大事後データ検出アルゴリズムとビタビデータ検出アルゴリズムとからなる群から選択される、請求項１５に記載の記憶制御システム。
【請求項１８】
記憶デバイスにおけるデータ処理のための方法であって、
順序型データセットの要求を提供することであって、該順序型データセットは、
第１の復号化器入力に対応する第１の出力と、
第２の復号化器入力に対応する第２の出力であって、該第１の出力は該順序型データセットにおいて該第２の出力に先行する、第２の出力と、
を含む、提供することと、
該記憶デバイスから、該第１の出力を受信する前に該第２の出力を受信することと、
該第２の出力を受信すると、該第２の出力の有効ステータス及び該第１の出力の無効ステータスを示すことと、
該第１の出力を受信すると、該第１の出力の該無効ステータスを変更することであって、該第１の出力の有効ステータスを示す、変更することと、
を含む、記憶デバイスにおけるデータ処理のための方法。
【請求項１９】
方法は、
記憶媒体から符号化されたデータセットにアクセスすることであって、該符号化されたデータセットは該順序型データセットに対応する、アクセスすることと、
該符号化されたデータセットを処理することであって、該第１の出力及び該第２の出力を生成する、処理することと、
を更に含む、請求項１８に記載の方法。
【請求項２０】
符号化されたデータセットを処理することは、
該符号化されたデータセットにデータ検出アルゴリズムを適用することであって、第１の検出出力及び第２の検出出力を生成する、適用することと、
該第１の検出出力から導出された第１の復号化器入力にデータ復号化アルゴリズムを適用することであって、第１の復号化された出力を生成する、適用することと、
該第２の検出出力から導出された第２の復号化器入力に該データ復号化アルゴリズムを適用することであって、第２の復号化された出力を生成する、適用することと、
を含み、該第１の出力は該第１の復号化された出力から導出され、該第２の出力は該第２の復号化された出力から導出される、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報を検出及び／又は復号化するシステム及び方法に関し、より詳細には、データ処理システムにおける非順序型の処理のためのシステム及び方法に関する。
【背景技術】
【０００２】
記憶システムを含む様々なデータ転送システムが開発されている。このようなデータ転送システムは、符号化された情報を記憶媒体に書き込むことと、後にホストの指示で、記憶媒体からデータを転送し、転送された情報を復号化することとを伴う。データの復号化は、１つ又は複数のデータ検出器回路と、１つ又は複数のデータ復号化器回路とを備えることができるデータ処理回路を用いて行われる。１つ又は複数のデータ復号化器回路は、情報を処理し、処理された情報は次に、指示を行うホストに渡される。指示を行うホストに転送されるデータは、多くの場合、比較的大きなデータブロックで転送され、このデータブロックから、指示を行うホストは関連部分にアクセスすることができる。幾つかの場合、データ処理回路は、元々書き込まれたデータセットに収束することができず、元々書き込まれたデータを得ようとして１回又は複数回の再試行を実行しなくてはならない。そのような再試行によって、データ処理回路からホストへのデータブロックの転送が大幅に遅延する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
したがって、少なくとも上述した理由により、データ処理のための先進的なシステム及び方法が当該技術分野において必要とされている。
【課題を解決するための手段】
【０００４】
本発明は、情報を検出及び／又は復号化するシステム及び方法に関し、より詳細には、データ処理システムにおける非順序型の処理のためのシステム及び方法に関する。
【０００５】
本発明の様々な実施の形態は、ホストと、記憶媒体と、データ処理回路とを備えるデータ記憶システムを提供する。ホストは、第１の出力と第２の出力とを含む順序型データセットを要求するように動作可能である。第１の出力は、順序型データセットにおいて第２の出力に先行する。記憶媒体は順序型データセットを保持する。データ処理回路は、記憶媒体から順序型データセットにアクセスし、第１の出力に対応する第１の処理入力と、第２の出力に対応する第２の処理入力とを処理して、第１の出力及び第２の出力を生成するように動作可能である。第２の出力は第１の出力の前に利用可能である。ホストは、第１の出力の前に第２の出力を受信するように更に動作可能である。本発明の幾つかの実施の形態では、データ処理回路は集積回路として実装される。
【０００６】
上述した実施の形態の幾つかの場合には、ホストは、第２の出力に対応する有効ステータスを示し、第１の出力の無効ステータスを示すように動作可能である。幾つかの場合には、ホストは、第２の出力を受信すると、第２の出力に対応する有効ステータスを示し、第１の出力の無効ステータスを示すように動作可能である。様々な場合には、ホストは、第１の出力を受信すると、第１の出力の示された無効ステータスを変更して第１の出力の有効ステータスを示すように動作可能である。
【０００７】
上述した実施の形態の様々な場合には、データ処理回路は、データ検出アルゴリズムを第１の処理入力に適用して第１の検出出力を生成し、データ検出アルゴリズムを第２の処理入力に適用して第２の検出出力を生成するように動作可能なデータ検出器回路と、データ復号化アルゴリズムを第１の検出出力から導出された第１の復号化器入力に適用して第１の復号化された出力を生成し、データ復号化アルゴリズムを第２の検出出力から導出された第２の復号化器入力に適用して第２の復号化された出力を生成するように動作可能なデータ復号化回路と、を備える。第１の出力は第１の復号化された出力から導出され、第２の出力は第２の復号化された出力から導出される。幾つかの場合には、データ復号化アルゴリズムは、低密度パリティチェックアルゴリズムである。様々な場合には、データ検出アルゴリズムは、限定ではないが、最大事後データ検出アルゴリズム及びビタビデータ検出アルゴリズムとすることができる。データ処理回路は、再試行条件が満たされることに少なくとも部分的に基づいて、ホストに第１の出力を報告する前に、ホストに第２の出力を報告するように動作可能である。幾つかの場合には、再試行条件は、タイムアウト条件が発生すると満たされる。
【０００８】
本発明の他の実施の形態は、ホスト回路を備える記憶制御システムを提供する。ホスト回路は、順序型データセットを記憶デバイスに要求するように動作可能である。順序型データセットは第１の出力と第２の出力とを含み、第１の出力は、順序型データセットにおいて第２の出力に先行する。ホストは、記憶デバイスから、第１の出力を受信する前に第２の出力を受信するように更に動作可能である。ホストは、第２の出力を受信すると、第２の出力の有効ステータス及び第１の出力の無効ステータスを示す。ホストは、第１の出力を受信すると、第１の出力の無効ステータスを変更して第１の出力の有効ステータスを示す。幾つかの場合には、記憶制御システムはデータ記憶デバイスの一部として実装される。様々な場合には、本システムは集積回路として実装される。
【０００９】
本発明の更に他の実施の形態は、記憶デバイスにおけるデータ処理のための方法を提供する。本方法は、第１の復号化器入力に対応する第１の出力と、第２の復号化器入力に対応する第２の出力とを有する順序型データセットを提供することを含む。第１の出力は順序型データセットにおいて第２の出力に先行する。本方法は、記憶デバイスから、第１の出力を受信する前に第２の出力を受信することと、第２の出力を受信すると、第２の出力の有効ステータス及び第１の出力の無効ステータスを示すことと、第１の出力を受信すると、第１の出力の無効ステータスを変更することであって、第１の出力の有効ステータスを示す、変更することと、を更に含む。
【００１０】
本発明の更なる実施の形態は、データ要求回路と、データ復号化器回路と、データ出力回路とを備えるデータ処理システムを提供する。データ要求回路は、順序型データセットを要求するように動作可能である。順序型データセットは、第１の復号化器入力に対応する第１の出力と、第２の復号化器入力に対応する第２の出力とを含む。第１の出力は、順序型データセットにおいて第２の出力に先行する。データ復号化器回路は、データ復号化アルゴリズムを第１の復号化器入力に適用して第１の復号化出力を生成し、データ復号化アルゴリズムを第２の復号化器入力に適用して第２の復号化出力を生成するように動作可能である。第２の復号化出力は第１の復号化出力の前に利用可能である。データ出力回路は、第１の復号化出力から導出された第１の出力と、第２の復号化出力から導出された第２の出力とをデータ要求回路に報告するように動作可能である。第１の出力及び第２の出力を要求回路に報告する順序は、満たされている再試行条件に少なくとも部分的に基づく。上述した実施の形態の幾つかの場合では、データ処理システムはデータ記憶デバイスの一部として実装される。上述した実施の形態の様々な場合では、データ処理システムは集積回路として実装される。様々な場合に、データ復号化アルゴリズムは低密度パリティチェックアルゴリズムである。
【００１１】
上述した実施の形態の様々な場合において、データ出力回路は、再試行条件が満たされ、第１の復号化出力がまだ利用可能でないときに、第１の出力の前に第２の出力を報告するように動作可能である。上述した実施の形態の幾つかの場合では、データ出力回路は、再試行条件が満たされ、第１の復号化出力が利用可能であるときに、第２の出力の前に第１の出力を報告するように動作可能である。上述した実施の形態の様々な場合では、データ出力回路は、再試行条件が満たされていないときに、第２の出力の前に第１の出力を報告するように動作可能である。特定の場合、タイムアウト条件が発生したときに再試行条件が満たされる。様々な場合に、再試行条件が満たされると、失敗した符号語に再試行処理アルゴリズムが適用される。
【００１２】
本発明の他の実施の形態は、データ要求回路と、データ検出器回路と、データ復号化器回路と、データ出力回路とを備えるデータ処理システムを提供する。データ要求回路は、第１の検出器入力に対応する第１の出力と、第２の検出器入力に対応する第２の出力とを含む順序型データセットを要求するように動作可能である。第１の出力は、順序型データセットにおいて第２の出力に先行する。データ検出器回路は、第１の検出器入力にデータ検出アルゴリズムを適用して第１の検出出力を生成し、第２の検出器入力にデータ検出アルゴリズムを適用して第２の検出出力を生成するように動作可能である。データ復号化器回路は、第１の検出出力から導出された第１の復号化器入力にデータ復号化アルゴリズムを適用して第１の復号化出力を生成し、第２の検出出力から導出された第２の復号化器入力にデータ復号化アルゴリズムを適用して第２の復号化出力を生成するように動作可能である。第２の復号化出力は、第１の復号化出力の前に利用可能である。データ出力回路は、第１の復号化出力から導出された第１の出力と、第２の復号化出力から導出された第２の出力とを、満たされている再試行条件に少なくとも部分的に基づいて非順序型で選択的に報告するように動作可能である。上述した実施の形態の幾つかの場合では、データ処理システムはデータ記憶デバイスの一部として実装される。上述した実施の形態の様々な場合では、データ処理システムは集積回路として実装される。様々な場合に、データ復号化アルゴリズムは低密度パリティチェックアルゴリズムであり、データ検出アルゴリズムは、限定ではないが、最大事後データ検出アルゴリズム又はビタビデータ検出アルゴリズムとすることができる。
【００１３】
幾つかの場合では、失敗した符号語に関連してタイムアウト条件が生じたときに再試行条件が満たされる。様々な場合に、再試行条件が満たされると、失敗した符号語に再試行処理アルゴリズムが適用される。上述した実施の形態の幾つかの場合では、データ出力回路は、再試行条件が満たされ、第１の復号化出力がまだ利用可能でないときに、第１の出力の前に第２の出力を報告し、再試行条件が満たされ、第１の復号化出力が利用可能であるときに、第２の出力の前に第１の出力を報告し、再試行条件が満たされていないときに、第２の出力の前に第１の出力を報告するように動作可能である。
【００１４】
本発明の更に他の実施の形態は、記憶デバイスにおけるデータ処理のための方法を提供する。本方法は、少なくとも第１の復号化器入力に対応する第１の出力と、第２の復号化器入力に対応する第２の出力とを有する順序型データセットの要求を提供することを含む。第１の出力は順序型データセットにおいて第２の出力に先行する。本方法は、記憶媒体にアクセスすることであって、順序型データセットを得る、アクセスすることと、データ復号化アルゴリズムを第１の復号化器入力に適用することであって、第１の復号化出力を生成する、適用することと、データ復号化アルゴリズムを第２の復号化入力に適用することであって、第２の復号化出力を生成する、適用することとを更に含む。第２の復号化出力は第１の復号化出力の前に利用可能である。加えて、本方法は、データ復号化アルゴリズムを適用するデータ処理回路の再試行ステータスを求めることと、第１の復号化出力から導出された第１の出力と、第２の復号化出力から導出された第２の出力とを選択的に報告することを含む。報告は、再試行が選択されていることを示す再試行ステータスに少なくとも部分的に基づいて非順序型として、又は再試行が選択されていないことを示す再試行ステータスに少なくとも部分的に基づいて順序型として選択される。
【００１５】
この概要は、本発明の幾つかの実施の形態の概略のみを提供するものである。本発明の多くの他の目的、特徴、利点及び他の実施形態が、以下の詳細な説明、添付の特許請求の範囲及び添付の図面からより完全に明らかとなるであろう。
【００１６】
図面を参照することにより、本発明の様々な実施形態の更なる理解を実現することができ、これらの実施形態については明細書の残りの部分で説明する。図面において、同様の参照符号がいくつかの図面の全てにわたって類似の構成要素を指すのに用いられている。幾つかの場合には、小文字からなるサブラベルが、複数の類似の構成要素のうちの１つを表すように参照符号に関連付けられている。存在するサブラベルを指定することなく参照符号が参照されるとき、そのような複数の類似の構成要素全てを指すことが意図される。
【図面の簡単な説明】
【００１７】
【図１】本発明の１つ又は複数の実施形態による、選択可能な非順序型の報告を含むデータ処理システムを示す図である。
【図２】本発明の様々な実施形態による、選択可能な非順序型の報告回路部を有する記憶システムを示す図である。
【図３ａ】本発明の幾つかの実施形態による、選択可能な非順序型の報告を含むデータ処理を実行する方法を示す流れ図である。
【図３ｂ】本発明の幾つかの実施形態による、選択可能な非順序型の報告を含むデータ処理を実行する方法を示す流れ図である。
【図３ｃ】本発明の幾つかの実施形態による、選択可能な非順序型の報告を含むデータ処理を実行する方法を示す流れ図である。
【図４】本発明の他の実施形態に従って用いることができる、選択可能な非順序型のデータ報告のためのプロセスを示す流れ図である。
【図５】本発明の１つ又は複数の実施形態に関連して用いることができる、処理されたデータのホスト受信のためのプロセスを示す流れ図である。
【図６ａ】本発明の１つ又は複数の実施形態の使用を通じて行うことができるホスト又はデータ処理回路における符号語記憶の例である。
【図６ｂ】本発明の１つ又は複数の実施形態の使用を通じて行うことができるホスト又はデータ処理回路における符号語記憶の例である。
【発明を実施するための形態】
【００１８】
本発明は、情報を検出及び／又は復号化するシステム及び方法に関し、より詳細には、データ処理システムにおける非順序型の処理のためのシステム及び方法に関する。
【００１９】
本発明の様々な実施形態は、データ処理回路からの結果を非順序型で報告するシステム及び方法を提供する。幾つかの場合、実施形態は、データ処理回路における再試行条件の出現に基づいて、選択的な非順序型の報告を提供する。例として、ホストによってデータブロックが要求される場合がある。データブロックは、記憶媒体において符号化された形式で保持され、この記憶媒体からアクセスされる。データ処理回路はデータブロックを復号化し、復号化が問題なく終了した場合、このデータブロックは、順序型形式でホストに提供される。代替的に、１つ又は複数の符号語が容易に復号化可能でない場合、再試行が実行される。このような再試行の結果、１つ又は複数の収束していない符号語が大幅に遅延する。収束していない符号語を適切に復号化することができることを期待して再試行の完了を待つのではなく、データブロックからの以前に収束した符号語が、更に遅延することなくホストに報告される。ホストがデータブロックの収束していない要素に依拠していなかった幾つかの場合、データを非順序型で提供することにより、データの要求のレイテンシを大幅に低減することができる。
【００２０】
図１を参照すると、本発明の１つ又は複数の実施形態による、選択可能な非順序型の報告を含むデータ処理システム１００が示されている。データ処理システム１００は、アナログ信号１０５を受信するアナログフロントエンド回路１１０を備える。アナログフロントエンド回路１１０は、アナログ信号１０５を処理し、処理されたアナログ信号１１２をアナログ／デジタル変換器回路１１４に提供する。アナログフロントエンド回路１１０には、限定ではないが、当該技術分野において既知のアナログフィルター及び増幅器回路を含めることができる。本明細書において提供される開示に基づいて、当業者であれば、アナログフロントエンド回路１１０の一部分として含むことができる種々の回路部を認識するであろう。幾つかの場合、アナログ信号１０５は、記憶媒体（図示せず）に対して配置される読取り／書込みヘッドアセンブリ（図示せず）から取り出される。本明細書において提供される開示に基づくと、当業者であれば、アナログ入力１０５を取り出すことができる種々の信号源を認識するであろう。
【００２１】
アナログ／デジタル変換器回路１１４は、処理されたアナログ信号１１２を対応する一連のデジタルサンプル１１６に変換する。アナログ／デジタル変換器回路１１４は、アナログ入力信号に対応するデジタルサンプルを生成することが可能な、当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の異なる実施形態に関して用いることができる種々のアナログ／デジタル変換器回路を認識するであろう。デジタルサンプル１１６は等化器回路１２０に与えられる。等化器回路１２０は、デジタルサンプル１１６に等化アルゴリズムを適用して等化出力１２２を得る。本発明の幾つかの実施形態では、等化器回路１２０は、当該技術分野において知られているようなデジタル有限インパルス応答フィルター回路である。等化データ１２２は、少なくとも１つの符号語（すなわち符号化されたデータのセット）の等化データを記憶するように動作可能な等化バッファー１２７に記憶される。等化出力が等化バッファー１２７に記憶されるときに、関連付けられた符号語を示す等化データセットにセクタータグが割り当てられる。各セクタータグは、等化バッファー１２７内の他のセクタータグと重複しない。セクタータグを用いて、順序型符号語ブロックを組み立て、これが要求側のホストに報告される。幾つかの場合、報告順序は、データセットが記憶媒体から受信される順序と同じである。記憶されたデータは、バッファーされた出力１２５として等化バッファー１２７からアクセス可能である。
【００２２】
バッファーされた出力１２５は検出器回路１３０に提供され、検出器回路１３０は受信したデータセットにデータ検出アルゴリズムを適用するように動作可能であり、幾つかの場合、２つ以上のデータセットを並列に処理することができる。本発明の幾つかの実施形態では、データ検出器回路１３０は当該技術分野において既知のビタビアルゴリズムデータ検出器回路である。本発明の他の実施形態では、データ検出器回路１３０は当該技術分野において既知の最大事後データ検出器回路である。本明細書において提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に関して用いることができる種々のデータ検出器回路を認識するであろう。データ検出器回路１３０は、等化器回路１２０又は有効なインターリーブ／デインターリーブ回路１４０からのデータセットが利用可能であることに基づいて始動される。
【００２３】
データ検出器回路１３０は、データ検出アルゴリズムを、バッファーされた出力１２５として受信されたデータセット又は局所デインターリーバー回路１４４からのデインターリーブされた出力１９７として受信されたデータセットのいずれかに適用する。データ検出アルゴリズムを適用した結果は、検出出力１９５であり、この検出出力１９５は局所インターリーバー回路１４２に提供される。検出出力１９５の準備ができると、この検出出力１９５は中央メモリ回路１５０に記憶され、中央メモリ回路１５０において、データ復号化器回路１７０による処理を待つ。幾つかの場合、検出出力１９５は対数尤度比データである。検出出力１９５は、中央メモリ回路１５０に記憶される前に、局所インターリーバー回路１４２を通じて処理される。局所インターリーバー回路１４２は、検出出力１９５として含まれるデータセットの副部分（sub-portions）（すなわち局所チャンク）をシャッフルし、インターリーブされたデータセット１４６を与え、このインターリーブされたデータセット１４６は中央メモリ回路１５０に記憶される。このように副部分をシャッフルすることにより、データセット内の任意のバースト誤りの影響が低減する。
【００２４】
ピンポンメモリ回路１６５を用いて、中央メモリ回路１５０から、大域インターリーバー／デインターリーバー回路１６０経由で、大域インターリーブされたデータセット１６２をデータ復号化器回路１７０のために引き出す。データ復号化器回路１７０が利用可能になると、大域インターリーブされたデータセット１６７がピンポンメモリ回路１６５から引き出され、データ復号化器回路１７０が、受信したデータセットにデータ復号化アルゴリズムを適用する。本発明の幾つかの実施形態では、データ復号化アルゴリズムは当該技術分野において知られているような低密度パリティチェックアルゴリズムである。本明細書において提供される開示に基づくと、当業者であれば、本発明の異なる実施形態に関して用いることができる他の復号化アルゴリズムを認識するであろう。データ復号化アルゴリズムが所与のデータセットに対して完了すると、完了したデータセットが、復号化された出力１６９としてピンポンメモリ回路１６５に書き戻される。ピンポンメモリ回路１６５への書き戻しが完了すると、対応するデータセット１６４が大域インターリーバー／デインターリーバー回路１６０を経由して中央メモリ回路１５０に転送される。
【００２５】
データセットが局所的にインターリーブされたデータセット１５２として中央メモリ回路１５０から転送されると、大域インターリーバー／デインターリーバー回路１６０は、複数のデータセットをピンポンメモリ１６５の単一の行にわたって混合することができるようにデータセットの大域チャンクを再配列する。大域チャンクは局所チャンクと同じサイズとすることができる一方、他の場合には、大域チャンクは局所チャンクと異なるサイズとすることができる。
【００２６】
データセット１６４がピンポンメモリ回路１６５から中央メモリ回路１５０に書き込まれると、大域インターリーバー／デインターリーバー回路１６０は、データが中央メモリ回路１５０からピンポンメモリ回路１６５に元々書き込まれたときに元々適用された大域インターリーブを逆に行う（すなわちデインターリーブプロセスを実行する）。この逆に行うことによって、局所的にインターリーブされたデータセット１５４が生成され、このデータセット１５４が中央メモリ回路１５０に書き込まれる。データ検出器回路１３０が空くと、対応する局所的にインターリーブされたデータセット１４８が、局所デインターリーバー回路１４４によってデインターリーブされたデータセット１９７としてデータ検出器回路１３０に提供される。局所デインターリーバー回路１４４は、局所インターリーバー回路１４２によって元々適用されたプロセスを逆に行う。データ検出器回路１３０が、デインターリーブされたデータセット１９７への検出アルゴリズムの適用を完了すると、結果が検出出力１９５として提供される。
【００２７】
データ復号化器回路１７０が収束する（すなわち、結果として、元々書き込まれたデータが得られる）と、結果として得られた復号化されたデータは、硬判定出力１７２としてデインターリーバー回路１８０に提供される。デインターリーバー回路１８０は、データに適用された大域インターリーブ及び局所インターリーブを逆に行うようにデータを再配列して、デインターリーブされた出力１８２を生成する。デインターリーブされた出力１８２は、硬判定出力回路１９０に提供される。硬判定出力回路１９０は、要求側のホストプロセッサによって予期される順序で、受信された符号語を他の以前に受信された符号語とともに配列する符号語再順序付け回路１９２を備える。幾つかの場合、例えば、３２個の符号語が１つの要求においてホストによって要求されることがある。符号語再順序付け回路１９２は、要求された３２個の符号語を所望の順序で組み立て、順序付けされた符号語を符号語ブロック１９４として提供する。要求された３２個の符号語の全てが利用可能となるまで、再試行イネーブル信号１８６によって示される再試行要求が行われない限り、符号語ブロック１９４は利用可能にされない。硬判定バッファー回路１９６が符号語ブロック１９４をバッファーするとともに、符号語ブロック１９４が要求側のホストに硬判定出力１９８として転送される。
【００２８】
対照的に、データ復号化器回路１７０が収束に失敗し（すなわち、元々書き込まれたデータを生成しない）、データ処理回路１００による現在の符号語の更なる処理を妨げる条件（例えばタイムアウト条件、又は中央メモリ回路１５０若しくは等化バッファー１２７において利用可能な記憶容量がない）が生じた場合、失敗ステータス信号１７１がデータ復号化器回路１７０によってアサートされる。これに応答して、再試行コントローラー回路１８４は、再試行イネーブル信号１８６をアサートすることによって特定の符号語の再試行条件をシグナリングする。データ処理回路は、再試行イネーブル信号１８６をアサートすると、再試行プロセスを適用して収束していない符号語を復元する。再試行プロセスは、限定ではないが、（１）記憶媒体から特定の符号語を再度読み取り、この再度読み取られたデータを再処理すること、（２）以前に読み取られたデータにデータ処理を再適用する前に、データ処理回路１００の動作を管理する１つ若しくは複数のパラメーターを変更すること、又は（３）上述したものの組合せ、を含むことができる。本明細書において提供された開示に基づいて、当業者であれば、収束していない符号語の復元を試みて適用することができる種々の再試行アルゴリズムを認識するであろう。
【００２９】
加えて、再試行イネーブル信号１８６がアサートされると、符号語再順序付け回路１９２は、存在している収束した符号語を、いずれの符号語が有効でないかのインジケーションを有する符号語ブロック１９４として転送する。さらに、符号語再順序付け回路１９２によって既に順序付けされた符号語の最初の転送に続いて、次に、要求されたブロックから以前に欠落していた符号語が、データ復号化器回路１７０から受信されると、符号語再順序付け回路１９２によって硬判定バッファー回路１９６を介して要求側のホストに提供される。
【００３０】
図２を参照すると、本発明の様々な実施形態による、選択可能な非順序型の報告回路部を有する記憶システム２００が示されている。記憶システム２００は、前置増幅器２７０、インターフェースコントローラー２２０、ハードディスクコントローラー２６６、モーターコントローラー２６８、スピンドルモーター２７２、ディスクプラッター２７８、及び読取り／書込みヘッドアセンブリ２７６も備える。インターフェースコントローラー２２０はディスクプラッター２７８への／からのデータのアドレス指定及びタイミングを制御する。ディスクプラッター２７８上のデータは、読取り／書込みヘッドアセンブリ２７６がディスクプラッター２７８上に適切に位置決めされているときにこのヘッドアセンブリ２７６によって検出することができる磁気信号の群からなる。１つの実施形態では、ディスクプラッター２７８は長手記録方式又は垂直記録方式のいずれかに従って記録される磁気信号を含む。記憶システム２００はホスト２９０によって制御される。
【００３１】
通常の読取り動作では、読取り／書込みヘッドアセンブリ２７６はモーターコントローラー２６８によって、ディスクプラッター２７８上の所望のデータトラックの上方に正確に位置決めされる。所望のトラックは、部分的に、ゾーンに基づくサーボデータ処理回路を用いて特定される。モーターコントローラー２６８は、ディスクプラッター２７８に対して読取り／書込みヘッドアセンブリ２７６の位置決めも行うし、ハードディスクコントローラー２６６の指示のもとでディスクプラッター２７８上の適切なデータトラックに読取り／書込みヘッドアセンブリを移動させることによってスピンドルモーター２７２の駆動も行う。スピンドルモーター２７２は、定められたスピン速度（ＲＰＭ）でディスクプラッター２７８をスピンさせる。読取り／書込みヘッドアセンブリ２７６が適切なデータトラックに隣接して位置決めされると、ディスクプラッター２７８がスピンドルモーター２７２によって回転されながら、ディスクプラッター２７８上のデータを表す磁気信号が読取り／書込みヘッドアセンブリ２７６によって検知される。検知された磁気信号は、ディスクプラッター２７８上の磁気データを表す連続した微小アナログ信号として与えられる。この微小アナログ信号は、読取り／書込みヘッドアセンブリ２７６から前置増幅器２７０を介して読取りチャネルモジュール２１０に転送される。前置増幅器２７０は、ディスクプラッター２７８からアクセスされた微小アナログ信号を増幅するように動作可能である。次に、読取りチャネル回路２１０は、受信したアナログ信号を復号化及びデジタル化して、ディスクプラッター２７８に元々書き込まれていた情報を再生する。このデータは、読取りデータ２０３として受信回路に与えられる。
【００３２】
受信した情報の復号化の一部として、読取りチャネルモジュール２１０は、受信したデータに対しデータ復号化及び／又はデータ検出を実行する。データ処理が、元々書き込まれたデータに収束することに失敗した場合、データ処理結果の選択的な非順序型の報告を、データ処理回路における再試行条件の出現時に実行することができる。そのような選択的な非順序型の報告は、図１に関して上述したものと類似したデータ処理回路において実施することができる。さらに、非順序型の報告は、図３ａ〜図３ｃ及び図４に関連して後述されるのと同様に実行することができる。ホスト２９０は、図５及び図６に関連して後述するのと同様に、データ処理回路から受信した結果を処理することができる。
【００３３】
例えばＲＡＩＤ（安価なディスクの冗長アレイ又は独立ディスクの冗長アレイ）に基づく記憶システム等のより大型の記憶システムに、記憶システム２００を統合することができることに留意すべきである。このようなＲＡＩＤ記憶システムは、複数のディスクを論理ユニットとして結合し、冗長性を通じて安定性及び信頼性を増大させる。データは、種々のアルゴリズムに従って、ＲＡＩＤ記憶システムに含まれる複数のディスクにわたって拡散させることができ、オペレーティングシステムによって、ＲＡＩＤ記憶システムが単一のディスクであるかのようにアクセスすることができる。例えば、データはＲＡＩＤ記憶システム内の複数のディスクにミラーリングすることもできるし、複数の技術において複数のディスクにわたってスライスし分散させることもできる。ＲＡＩＤ記憶システム内の僅かな数のディスクが故障するか又は利用不可能になる場合、誤り訂正技術を用いて、ＲＡＩＤ記憶システム内の他のディスクからのデータの残りの部分に基づいて、欠落データを再生することができる。ＲＡＩＤ記憶システム内のディスクは、限定ではないが、記憶システム２００等の個別の記憶システムとすることができ、互いに近接して配置することもできるし、セキュリティを増大させるために、より広範に分散させることもできる。書込み動作において、書込みデータがコントローラーに提供され、コントローラーは、例えば書込みデータのミラーリング又はストライピングによって、ディスクにわたって書込みデータを記憶する。読取り動作において、コントローラーはディスクからデータを検索する。次に、コントローラーは、ＲＡＩＤ記憶システムが単一のディスクであるかのように結果の読取りデータを生成する。
【００３４】
図３ａ〜図３ｃを参照すると、流れ図３００は、本発明の幾つかの実施形態による、選択可能な非順序型の報告を含むデータ処理を実行する方法を示している。流れ図３００に従って、再試行条件が選択されたか否かが判断される（ブロック３０３）。例えば、再試行イネーブル信号によって、再試行条件の選択を示すことができる。復号化された出力が収束に失敗し、収束を補助する追加の処理サイクルを提供することができない場合、再試行イネーブル信号をアサートすることができる。再試行条件が選択されていない場合（ブロック３０３）、記憶デバイス又は記憶媒体が読み取られて、それに対応するアナログ信号が生成され（ブロック３０５）、アナログ入力が一連のデジタルサンプルに変換される（ブロック３１０）。この変換は、当該技術分野において既知のアナログ／デジタル変換器回路又はシステムを用いて行うことができる。アナログ信号を、受信したアナログ信号を表す一連のデジタル値に変換することができる、当該技術分野において既知の任意の回路を用いることができることに留意されたい。結果としてのデジタルサンプルを等化して等化出力を生成する（ブロック３１５）。本発明の幾つかの実施形態では、等化は、当該技術分野において既知のデジタル有限インパルス応答回路を用いて行われる。本明細書において提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に従って等化を実行するそのようなデジタル有限インパルス応答回路の代わりに用いることができる種々の等化器回路を認識するであろう。
【００３５】
データ検出器回路が利用可能であるか否かが判断される（ブロック３２０）。データ検出器回路が利用可能である場合（ブロック３２０）、復号化された出力から導出されたデータセットが中央メモリ回路から利用可能である（例えばデータ検出器回路及びデータ復号化器回路を通じた２回目の反復及び後の反復）場合、このデータセットによって誘導される（guided）等化出力にデータ検出アルゴリズムを適用し、検出出力を生成する（ブロック３２５）。本発明の幾つかの実施形態では、データ検出アルゴリズムは当該技術分野において既知のビタビアルゴリズムである。本発明の他の実施形態では、データ検出アルゴリズムは、当該技術分野において既知の最大事後データ検出器回路である。復号化された出力から導出されたデータセットは、復号化されたデータセットをデインターリーブしたものとすることができる。検出出力から導出された信号（例えば検出された出力を局所的にインターリーブしたもの）は、中央メモリに記憶され、データ復号化器回路による処理を待つ（ブロック３３０）。
【００３６】
代替的に、再試行条件が選択された場合（ブロック３０３）、実施される再試行が高速再試行であるか又は完全再試行であるかが判断される（ブロック３０４）。完全再試行が実施される場合（ブロック３０４）、記憶デバイスが再度読み取られてアナログ入力が生成され（ブロック３０６）、アナログ入力が一連のデジタルサンプルに変換される（ブロック３１１）。結果としてのデジタルサンプルは等化されて等化出力が生成され（ブロック３１６）、等化出力は、前の等化出力と平均され、更新された等化出力が生成される（ブロック３２１）。更新された等化出力は、ブロック３２０〜３３０において示した処理と一致して処理される。代替的に、高速再試行が実施される場合（ブロック３０４）、先行するデータ検出又はデータ復号化処理からの１つ又は複数のパラメーター及び／又は軟データを変更することができる（ブロック３２６）。変更後、以前に記憶された等化データについてブロック３２０〜３３０のプロセスが繰り返される。
【００３７】
幾つかの場合、等化出力を保持するバッファーは、失敗した（すなわちタイムアウト条件が満たされた）等化出力と、依然として処理している等化出力との間で動的に共有される。そのような共有モードでは、平均化プロセスは適用することができないが、新たな読取りが再試行条件において別個に扱われる。そのような場合、再度読み取られたデータは、等化データバッファー内の新たな位置を仮定する。新たな位置は、利用可能な場合、開ロケーションであるか、又は等化データバッファー内の最も古い失敗したデータセットを置き換える。再試行プロセスが収束することなく定義された最大期間継続した幾つかの場合、対応する失敗した復号化出力が、要求側のホストに失敗のインジケーションとともに単に報告される。
【００３８】
流れ図３０１に従って、データ復号化器回路が利用可能であるか否かが判断される（ブロック３４０）。幾つかの場合、データ復号化器回路は、当該技術分野において既知の低密度パリティチェック復号化器回路である。データ復号化器回路が利用可能である場合（ブロック３４０）、検出出力の以前に記憶された導出物（derivative）が中央メモリからアクセスされる（ブロック３４５）。検出出力の導出物にデータ復号化アルゴリズムを適用して、復号化された出力を生成する（ブロック３５０）。
【００３９】
復号化された出力が収束した（すなわち、元のデータセットが復元された）か否かが判断される（ブロック３５５）。幾つかの場合、そのような収束は、低複雑度の復号化アルゴリズムの一部として利用されたチェックサム式の全てが正しい（すなわち満たされないチェックが存在しない）場合に見つかる。復号化アルゴリズムが収束した場合（ブロック３５５）、復号化された出力は硬判定出力として提供される（ブロック３６０）。そうではなく、復号化アルゴリズムが収束に失敗した場合（ブロック３５５）、再度の局所反復（すなわちデータ復号化器回路を通る）が望ましいか否かが判断される（ブロック３６５）。幾つかの場合、最大局所反復数は所定である。幾つかの場合、最大局所反復数は４である。本明細書において提供された開示に基づいて、当業者であれば、本発明の様々な実施形態に関連して用いることができる最大局所反復数の他の値を認識するであろう。再度の局所反復が望ましい（例えば、局所反復数が最大数未満である）場合（ブロック３６５）、ブロック３５０〜３６５のプロセスが、以前に復号化された出力を目安として用いて同じデータセットについて繰り返される。
【００４０】
そうではなく、再度の局所反復が望ましくない（例えば局所反復数が最大数に等しい）場合（ブロック３６５）、タイムアウト条件が発生したか否かが判断される（ブロック３７０）。本明細書において用いられるとき、「タイムアウト条件」という表現は、現在のデータセットの処理が収束なしで完了した任意の条件を意味するように、その最も広い意味で用いられる。そのようなタイムアウト条件は、例えば、現在処理している符号語がデータ処理システムにおいて過度に時間を費やしている場合、現在処理している符号語に適用される大域反復（すなわちデータ復号化アルゴリズム及びデータ検出アルゴリズムの双方の適用）数が最大数を超えた場合、又は再度の大域反復をサポートするのに、データ処理回路内の空いているバッファー空間が不十分である場合、に生じる可能性がある。本明細書において提供される開示に基づくと、当業者であれば、タイムアウト条件を定義するのに用いることができる様々なシナリオを認識するであろう。タイムアウト条件が満たされていない場合（ブロック３７０）、復号化された出力は中央メモリ回路に記憶され、中央メモリ回路においてデータ検出器回路による処理（すなわち再度の大域反復）を待つ（ブロック３７５）。代替的に、タイムアウト条件が満たされた場合（ブロック３７０）、再試行条件が選択される（ブロック３８０）。この再試行条件は、流れ図３００のブロック３０３によって検査された再試行条件である。
【００４１】
流れ図３０２に従って、硬判定が受信されたか否かが判断される（ブロック３３１）。流れ図３０１に関連して検討したように、復号化された出力が収束したと判断された場合（ブロック３５５）、硬判定が受信される（ブロック３６０）。硬判定が受信された場合（ブロック３３１）、再試行条件が選択されたか否かが判断される（ブロック３３６）。流れ図３０１に関して検討したように、タイムアウト条件が満たされる（ブロック３７０）と再試行条件が選択される。再試行条件が選択されない場合（ブロック３３６）、受信された硬判定データは、順序型形式で以前の硬判定出力とともに組み立てられる（ブロック３４６）。次に、要求されたデータセット全体が順序型で利用可能であるか否かが判断される（ブロック３５１）。要求されたデータセット全体が利用可能である場合（ブロック３５１）、順序型データセットが要求側のホストに提供される（ブロック３５６）。代替的に、再試行条件が選択された場合（ブロック３３６）、受信した硬判定出力が要求側のホストに迅速に提供され（ブロック３４１）、新たに受信した硬判定データについて、ブロック３４６、３５１、３５６のプロセスが繰り返される。
【００４２】
図４を参照すると、流れ図４００は、本発明の他の実施形態による、受信した硬判定データセットを選択的に非順序型で提供する代替的な手法を示している。硬判定データセットは、ブロック３６０が硬判定データセットを提供する、図３ａ及び図３ｂの流れ図３００及び３０１に関して上記で検討した方法を用いて提供することができる。流れ図４００に従って、全ての利用可能な硬判定データセットが、データの要求されたブロックに対応する欠落した硬判定データセットを有する順序型データセットにおいて組み立てられる（ブロック４０５）。図６ａは、符号語のエリア６１５及び有効性ステータスインジケーターのエリア６０５をそれぞれ有する複数の符号語記憶ロケーション６２０、６２２、６２４、６２６、６２８、６３０を含む符号語記憶装置６００の例を示している。示される例では、符号語記憶エリア６２６内の符号語、及び符号語記憶エリア６３０内の符号語は収束していない。
【００４３】
図４に戻ると、再試行条件が選択されたか否かが判断される（ブロック４１０）。図３ｂの流れ図３０１に関連して検討したのと同様に、タイムアウト条件が満たされると、再試行条件が選択される。再試行条件が選択された場合（ブロック４１０）、不完全な状態にある順序型データセット（すなわち欠落したエントリのインジケーションを含む）が要求側のホストに提供される（ブロック４１５）。そうではなく、再試行条件が選択されていない場合（ブロック４１０）、完全な順序型データセットが利用可能であるか否かが判断される（ブロック４２０）。そのような完全なセットは、介在する欠落したデータセットを含まない一連の順序型硬判定データセットである。図６ｂは、符号語のエリア６６５及び有効性ステータスインジケーターのエリア６５５をそれぞれ有する複数の符号語記憶ロケーション６７０、６７２、６７４、６７６、６７８、６７０を含む符号語記憶６５０の例を示している。示された例において、全ての符号語が有効である（すなわち、全ての符号語が収束した）と特定されている。図４に戻ると、完全な順序型データセットが利用可能である場合（ブロック４２０）、順序型データセットが、欠落したエントリがないことのインジケーションとともにホストに提供される（ブロック４２５）。
【００４４】
図５を参照すると、流れ図５００が、本発明の１つ又は複数の実施形態に関連して用いることができる処理されたデータのホストによる受信のためのプロセスを示している。流れ図５００に従って、符号語（すなわち硬判定データセット）がホストによってデータ処理回路から受信される（ブロック５０５）。受信された符号語は、現在のアドレスにおいて符号語バッファー内のロケーションに記憶される（ブロック５１０）。受信された符号語が有効であるか否かが判断される（ブロック５１５）。符号語が非順序型で報告されている場合、要求されたブロック内の１つ又は複数の符号語が無効であると特定されることがある。その例が図６ａに示されている。受信した符号語が無効である場合（ブロック５１５）、現在のアドレスに対応する符号語記憶ロケーションが無効であると特定される（ブロック５２０）。代替的に、受信した符号語が有効である場合（ブロック５１５）、現在のアドレスに対応する符号語記憶ロケーションは有効であると特定される（ブロック５２５）。記憶バッファーにアクセスするために用いられるアドレスはインクリメントされ、更新された現在のアドレスが生成され（ブロック５３０）、ブロック５０５〜５３０のプロセスが次に受信した符号語について繰り返される。
【００４５】
上記のアプリケーションにおいて論述した様々なブロックは、他の機能とともに集積回路に実装することができることに留意すべきである。そのような集積回路は、所与のブロック、システム若しくは回路の機能の全て、又はブロック、システム若しくは回路のサブセットのみを含むことができる。また、ブロック、システム又は回路の要素を複数の集積回路にわたって実装することができる。そのような集積回路は、モノリシック集積回路、フリップチップ集積回路、マルチチップモジュール集積回路及び／又は混合信号集積回路を含むが、これらに限定されるものではない、当該技術分野において知られている任意のタイプの集積回路とすることができる。本明細書において論述されたブロック、システム又は回路の様々な機能を、ソフトウェア又はファームウェアのいずれかにおいて実装することができることにも留意すべきである。そのような幾つかの場合には、システム全体、ブロック全体又は回路全体を、そのソフトウェア等価物又はファームウェア等価物を用いて実装することができる。他の場合には、所与のシステム、ブロック又は回路の一部分をソフトウェア又はファームウェアにおいて実装することもできる一方、他の部分はハードウェアにおいて実装される。
【００４６】
結論として、本発明はデータ処理を実行する新規なシステム、デバイス、方法及び構成を提供する。本発明の１つ又は複数の実施形態の詳細な説明が上記で与えられたが、本発明の趣旨から逸脱することなく、様々な代替形態、修正形態及び均等物が当業者には明らかであろう。したがって、上記の説明は本発明の範囲を限定するものとして解釈されるべきではなく、本発明の範囲は添付の特許請求の範囲によって画定される。
【符号の説明】
【００４７】
図１
１０５  Analog Input  アナログ入力
１１０  Analog Front End Circuit  アナログフロントエンド回路
１１４  Analog to Digital Converter Circuit  アナログ／デジタル変換器回路
１２０  DFIR Circuit  ＤＦＩＲ回路
１２７  Equalized Buffer  等化バッファー
１３０  Data Detector Circuit  データ検出器回路
１４２  Local Interleaver Circuit  局所インターリーバー回路
１４４  Local De-Interleaver Circuit  局所デインターリーバー回路
１５０  Central Memory Circuit  中央メモリ回路
１６０  Global Interleaver/De-Interleaver Circuit  大域インターリーバー／デインターリーバー回路
１６５  Ping/Pong Memory Circuit  ピンポンメモリ回路
１７０  Data Decoder Circuit  データ復号化器回路
１８０  De-Interleaver Circuit  デインターリーバー回路
１８４  Retry Controller Circuit  再試行コントローラー回路
１８６  Retry Enable  再試行イネーブル
１９０  Hard Decision Output Circuit  硬判定出力回路
１９２  Codeword Re-Order Circuit  符号語再順序付け回路
１９６  Hard Decision Buffer Circuit  硬判定バッファー回路
１９７  Out of Order Selector Register  非順序型選択器レジスタ
１９８  Hard Decision Output  硬判定出力
図２
２０１  Write Data  書込みデータ
２０３  Read Data  読取りデータ
２１０  Read Channel Including Selectable Out of Order Output ProcessingCircuitry  選択可能な非順序型出力処理回路部を含む読取りチャネル
２２０  Interface Controller  インターフェースコントローラー
２６６  Hard Disk Controller  ハードディスクコントローラー
２６８  Motor Controller  モーターコントローラー
２７０  Preamp  前置増幅器
２７２  Spindle Motor  スピンドルモーター
２７６  Read/Write Head  読取り／書込みヘッド
２７８  Disk Platter  ディスクプラッター
２９０  Host  ホスト
図３ａ
３０３  Retry Selected?  再試行が選択された？
３０４  Fast Retry?  高速再試行？
３０５  Read the Storage Device to Yield Analog Input  記憶デバイスを読み取り、アナログ入力を生成する
３０６  Re-read the Storage Device to Yield Analog Input  記憶デバイスを再度読み取り、アナログ入力を生成する
３１０、３１１  Convert Analog Input to a Series of Digital Samples  アナログ入力を一連のデジタルサンプルに変換する
３１５、３１６  Equalize the Series of Digital Samples to Yield an Equalized Output  一連のデジタルサンプルを等化して等化出力を生成する
３２０  Data Detector Circuit Free?  データ検出器回路が空いているか？
３２１  Average the Equalized Output with Prior Equalize Output(s) to Yieldan Updated Equalized Output  等化された出力を以前の等化された出力（複数の場合もあり）と平均し、更新された等化出力を生成する
３２５  Perform Data Detection on the Equalized Output Guided by a Derivativeof a Decoded Output if Available from the Central Memory Circuit to Yield aDetected Output  復号化された出力の導出物が中央メモリ回路から利用可能である場合、この導出物によって誘導される等化出力に対しデータ検出を実行し、検出出力を生成する
３２６  Adjust Various Parameters and/or Soft Data to Perturb the SystemPrior to a Retry  様々なパラメーター及び／又は軟データを調整して、再試行の前にシステムに変更を加える（Perturb）
３３０  Store a Derivative of the Detected Output to a Central MemoryCircuit  検出出力の導出物を中央メモリ回路に記憶する
図３ｂ
３４０  Data Decoder Circuit Free?  データ復号化器回路が空いているか？
３４５  Access a Derivative of a Detected Output from the Central MemoryCircuit  中央メモリ回路から検出出力の導出物にアクセスする
３５０  Apply a Data Decode Algorithm to the Derivative of the DetectedOutput Guided by a Previous Decoded Output Where Available to Yield a DecodedOutput  前に復号化された出力によって誘導される検出出力の導出物が利用可能である場合、この導出物にデータ復号化アルゴリズムを適用して、復号化された出力を生成する
３５５  Converged?  収束した？
３６０  Provide Decoded Output as a Hard Decision Output  復号化された出力を硬判定出力として提供する
３６５  Another Local Iteration?  再度の局所反復？
３７０  Timeout Condition?  タイムアウト条件？
３７５  Store the Decoded Output to the Central Memory Circuit  復号化された出力を中央メモリ回路に記憶する
３８０  Select Retry  再試行を選択
図３ｃ
３３１  Hard Decision Output Received?  硬判定出力が受信された？
３３６  Retry Selected?  再試行が選択された？
３４１  Provide Received Hard Decision Output to the Host Immediately  受信した硬判定出力をホストに迅速に提供する
３４６  Assemble the Hard Decision Output with Previous Hard DecisionOutputs in an Ordered Set  順序型セットにおいて硬判定出力を前の硬判定出力と組み立てる
３５１  Ordered Set Available?  順序型セットが利用可能？
３５６  Provide the Ordered Set to the Host  順序型セットをホストに提供する
図４
４０５  Assemble all Hard Decision Outputs in an Ordered Set IdentifyingMissing Entries from the Block of Requested Data  順序型セット内の全ての硬判定出力を組み立て、要求されたデータのブロックからの欠落しているエントリを特定する
４１０  Retry Selected?  再試行が選択された？
４１５  Provide the Ordered Set to the Host with an Indication of MissingEntries  欠落しているエントリのインジケーションとともに順序型セットをホストに提供する
４２０  Ordered Set Available?  順序型セットが利用可能？
４２５  Provide the Ordered Set to the Host with an Indication of No MissingEntries  エントリが欠落していないことのインジケーションとともに順序型セットをホストに提供する
図５
５０５  Receive Codeword  符号語を受信する
５１０  Store Codeword to Buffer at Current Address  現在のアドレスにおいて符号語をバッファーに記憶する
５１５  Received Codeword Valid?  受信した符号語が有効であるか？
５２０  Mark the Received Codeword as Invalid  受信した符号語を無効であるとマーキングする
５２５  Mark the Received Codeword as Valid  受信した符号語を有効であるとマーキングする
５３０  Increment the Buffer Address to Yield an Updated Current Address  バッファーアドレスをインクリメントして更新された現在のアドレスを生成する
図６ａ
６１５  Codeword  符号語
Valid  有効
Invalid  無効
図６ｂ
６６５  Codeword  符号語
Valid  有効
【図１】
2013125542.tif 000002
【図２】
2013125542.tif 000003
【図３ａ】
2013125542.tif 000004
【図３ｂ】
2013125542.tif 000005
【図３ｃ】
2013125542.tif 000006
【図４】
2013125542.tif 000007
【図５】
2013125542.tif 000008
【図６ａ】
2013125542.tif 000009
【図６ｂ】
2013125542.tif 000010