(57)【要約】【課題】強誘電体容量を備えた集積回路基板の製造方法を提供する。【解決手段】強誘電体容量を備えた集積回路基板１１は、半導体基板２１上に第一電極層１２、強誘電体薄膜２３ａ及び第二電極１２ｃを順次に形成する第一の段階と、集積回路基板１１の上面に取出し電極１１ａ〜ｄを形成する第二の段階と、集積回路基板１１の取出し電極の上から接合用樹脂材料１４を塗布する等の第三の段階と、集積回路基板１１上に半導体基板２１を上下反転させて重ね合わせて接合する第四の段階と、強誘電体薄膜３ａ及びその電極１２ｃ、ｄを集積回路基板２１上に残し、半導体基板２１のみを除去する第五の段階と、強誘電体薄膜３ａ上の第一電極層１２をパターニングして第一電極１２ｄを形成する第六の段階と、強誘電体薄膜３ａ上の電極１２ｃを集積回路基板１１上の取出し電極１１ａ、ｂに接続するための電極接続部１２ａ、ｂを形成する第七の段階と、を含んで製造される。【選択図】図１
2013214560.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、第一電極層、強誘電体薄膜及び第二電極を順次に形成する第一の段階と、
内部に集積回路が構成された集積回路基板の上面に、取出し電極を形成する第二の段階と、
上記集積回路基板上に上記取出し電極の上から接合用樹脂材料を塗布するか、上記半導体基板上に上記第一電極層、強誘電体薄膜及び第二電極の上から接合用樹脂材料を塗布するか、上記の両方の基板上に接合用樹脂材料を塗布するかの何れかの第三の段階と、
上記集積回路基板上に、上記半導体基板を上下反転させて重ね合わせて接合する第四の段階と、
上記第一電極層、強誘電体薄膜及び第二電極を上記集積回路基板上に残して、上記半導体基板のみを除去する第五の段階と、
上記強誘電体薄膜上の第一電極層をパターニングして第一電極を形成する第六の段階と、
上記強誘電体薄膜上の電極を上記集積回路基板上の取出し電極に接続するための電極接続部を形成する第七の段階と、
を含んでいることを特徴とする、強誘電体容量を備えた集積回路基板の製造方法。
【請求項２】
前記第七の段階にて、前記集積回路基板上に、前記電極接続部と共に、インダクタを形成することを特徴とする、請求項１に記載の強誘電体容量を備えた集積回路基板の製造方法。
【請求項３】
前記第一の段階にて、前記強誘電体薄膜が、ＢＳＴ薄膜であることを特徴とする、請求項１又は２に記載の強誘電体容量を備えた集積回路基板の製造方法。
【請求項４】
前記第七の段階の後、接合用樹脂材料を除去することを特徴とする、請求項１〜３の何れかに記載の強誘電体容量を備えた集積回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変容量ダイオード（バラクタ）等として使用される強誘電体容量や、さらに、インダクタを備えた集積回路基板の製造方法に関するものである。
【背景技術】
【０００２】
特許文献１には、半導体装置を製造するに当たり、上面に複数の接続パッドを有する半導体基板上に樹脂から成る絶縁膜を形成する工程と、前記絶縁膜上に下部電極を含む下層配線を前記パッドに接続させて形成する工程と、前記半導体基板とは別の誘電体膜形成用基板を用いて形成された強誘電体膜を用意する工程と、パターニングした強誘電体膜をフィルムに転写する行程と、前記フィルムから前記下部電極上に前記強誘電体膜を配置する工程と、前記強誘電体膜上に上部電極を形成する工程と、を有する技術が開示されている。
【０００３】
また、非特許文献１には、チタン酸バリウムストロンチウム（以下、ＢＳＴと呼ぶ。）からなるＢＳＴキャパシタ構造を集積化したデバイス（集積回路、以下ＩＣと呼ぶ。）の構造が開示されている。即ち、非特許文献１によるデバイスは、以下のようにして作製される。
先ず、半導体基板上に強誘電体薄膜及び下部電極を順次に形成すると共に、別途用意した基板に回路を形成して集積回路基板とし、集積回路基板の上面に接合用樹脂材料を塗布する。前記半導体基板上には強誘電体薄膜の成長に必要な下地膜が付いていてもよい。
【０００４】
次に、集積回路基板の上に、半導体基板を上下反転させて重ね合わせて、半導体基板上の強誘電体薄膜及び下部電極を集積回路基板に接合する。
続いて、強誘電体薄膜と下部電極のみを集積回路基板上に残したまま、半導体基板を除去した後、接合用樹脂材料にビア穴を形成すると共に、接合用樹脂材料上に電極を形成することにより、電極を介して強誘電体薄膜を回路基板の回路に電気的に接続する。
このようにして、強誘電体容量を備えた回路基板が作製される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３１０４１９号公報
【非特許文献】
【０００６】
【非特許文献１】森脇政仁、江刺正喜、田中秀治、「チタン酸バリウムストロンチウム薄膜のＬＳＩ上への転写プロセスの開発」、第７２回応用物理学会学術講演会  講演予稿集（２０１１秋  山形大学）、ｐ.２２−００５、２０１１年
【非特許文献２】森脇政仁、江刺正喜、田中秀治、「チタン酸バリウムストロンチウム薄膜デバイスのためのヘテロ集積化技術の開発」、第５９回応用物理学関係連合講演会  講演予稿集（２０１２春  早稲田大学）、ｐ.２２−０５１、２０１２年
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、特許文献１による半導体装置の製造方法においては、強誘電体薄膜の下部電極が、別の半導体基板上に作製され、その上に強誘電体薄膜が移設（トランスファ）される。このため、強誘電体膜と下部電極との接合性があまり良くない。従って、強誘電体容量の性能が劣化することになってしまう。また、この接合性が悪いと、強誘電体容量の性能の劣化という電気的問題の他、剥離等の構造上の問題も発生し、トランスファプロセスの歩留りが低下する。さらに、トランスファされた強誘電体薄膜上に上部電極を形成する際のプロセスダメージによっても、強誘電体容量の性能が劣化することになってしまう。
【０００８】
また、非特許文献１により作製されたデバイスにおいては、半導体基板上に強誘電体薄膜及び下部電極を順次に形成した後、これらを集積回路基板にトランスファするために、強誘電体薄膜と下部電極との間の接合性はよい。しかし、トランスファプロセス時に露出する強誘電体薄膜にダメージが入り、誘電体容量の性能が劣化することになってしまう。また、特許文献１による製造方法の場合と同様に、トランスファされた強誘電体薄膜上に上部電極を形成する際にも、プロセスダメージによって強誘電体容量の性能が劣化することになってしまう。
【０００９】
本発明は、上記課題に鑑み、強誘電体薄膜と電極との接合性が良好で、しかも強誘電体薄膜のトランスファプロセス時に強誘電体薄膜へのダメージが起こらない、強誘電体容量を備えた集積回路基板を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の強誘電体容量を備えた集積回路基板の製造方法は、半導体基板上に第一電極層、強誘電体薄膜及び第二電極を順次に形成する第一の段階と、内部に集積回路が構成された集積回路基板の上面に取出し電極を形成する第二の段階と、集積回路基板上に上記取出し電極の上から接合用樹脂材料を塗布するか、半導体基板上に第一電極層、強誘電体薄膜及び第二電極の上から接合用樹脂材料を塗布するか両方の基板上に接合用樹脂材料を塗布するかの何れかの第三の段階と、集積回路基板上に半導体基板を上下反転させて重ね合わせて接合する第四の段階と、第一電極層、強誘電体薄膜及び第二電極を集積回路基板上に残して導体基板のみを除去する第五の段階と、強誘電体薄膜上の第一電極層をパターニングして第一電極を形成する第六の段階と、強誘電体薄膜上の電極を集積回路基板上の取出し電極に接続するための電極接続部を形成する第七の段階と、を含んでいることを特徴とする。
【００１１】
上記構成において、第四の段階の前に、半導体基板上に、第一電極層、強誘電体薄膜及び第二電極の上から接合用樹脂材料を塗布するようにしてもよい。
好ましくは、第七の段階にて、集積回路基板上に、電極接続部と共に、インダクタを形成する。
好ましくは、第一の段階にて、強誘電体薄膜はＢＳＴ薄膜である。
好ましくは、第七の段階の後、接合用樹脂材料を除去する。
【発明の効果】
【００１２】
上記構成によれば、好ましくはＢＳＴから成る強誘電体薄膜が、第一電極層及び第二電極と積層された状態で半導体基板上に形成され、集積回路基板上にトランスファされるので、強誘電体薄膜と電極との接合状態が良好である。
また、第一電極層、強誘電体薄膜及び第二電極が接合用樹脂材料を介して集積回路基板の上面に接合されるので、これら第一電極層、強誘電体薄膜及び第二電極が集積回路基板の上面に対して剥離箇所等を生ぜずにトランスファされることになり、トランスファ工程における歩留りが向上する。
さらに、強誘電体薄膜が第一電極層と共に集積回路基板の上面にトランスファされ、半導体基板を除去する際には、この第一電極層が除去されずに残っている。このため、強誘電体薄膜が第一電極層により覆われているので、半導体基板除去のためのエッチングによる強誘電体薄膜のダメージを効果的に防止することが可能である。
集積回路基板上にて、接合された強誘電体薄膜に隣接してインダクタが形成されている場合には、集積回路基板に対して、強誘電体薄膜による強誘電体容量とインダクタとを並んで配置することが可能となり、集積回路基板に多様な機能を付与することができる。
【００１３】
第七の段階にて、集積回路基板上に、電極接続部と共にインダクタを形成する場合には、強誘電体薄膜の電極と集合回路基板とを電気的に接続するための電極接続部を形成する際に、同時にインダクタを形成することができるので、工程数を増やすことなく、低コストで、強誘電体容量に隣接してインダクタを構成することが可能である。
【００１４】
このようにして、本発明によれば、強誘電体薄膜と電極との接合性が良好で、強誘電体薄膜にダメージがなく、さらに強誘電体薄膜のトランスファプロセスの歩留りを向上させるようにした、強誘電体容量を備えた集積回路基板及びその製造方法を構成することが可能である。
【図面の簡単な説明】
【００１５】
【図１】本発明による強誘電体容量を備えた集積回路基板の実施形態の構成を示し、（Ａ）は平面図、（Ｂ）は断面図である。
【図２】図１の集積回路基板における強誘電体薄膜を備えた半導体基板の製造工程を順次に示す断面図である。
【図３】図１の集積回路基板における集積回路基板の製造工程を順次に示す断面図である。
【図４】図２の半導体基板及び図３の集積回路基板を示し、（Ａ）は接合工程の断面図、（Ｂ）は半導体基板除去工程の断面図である。
【図５】図４で接合された集積回路基板における強誘電体薄膜の電気的接続のための工程を順次に示す断面図である。
【図６】図４で接合された集積回路基板における強誘電体薄膜の電気的接続のためのその後の工程を順次に示す断面図である。
【図７】図１のデバイスの試作例を示し、（Ａ）は断面図、（Ｂ）は電子顕微鏡写真による拡大斜視図である。
【図８】図７の試作例における強誘電体薄膜のトランスファ前後の誘電率及びｔａｎδの変化を示すグラフである。
【発明を実施するための形態】
【００１６】
以下、図面に示した実施形態に基づいて本発明を詳細に説明する。
図１は、本発明による強誘電体容量を備えた集積回路基板１０（以下、デバイスと呼ぶ。）の第一の実施形態の構成を示している。
図１において、デバイス１０は、集積回路基板１１と、この集積回路基板１１の上に例えば並んで配置された強誘電体容量１２及びインダクタ１３と、から構成されている。
【００１７】
集積回路基板１１は公知の構成であって、内部に構成されたＩＣ、ＬＳＩ等の集積回路を備えている、即ち、例えば単層または多層の配線層と、これらの配線層中あるいは配線層間に構成された各種素子と、を含んでいる。さらに、集積回路基板１１は、その上面に、集積回路からの取出し電極としての金属パッド１１ａ、１１ｂ、１１ｃ及び１１ｄを備えている。
【００１８】
バラクタ１２は、強誘電体を用いた可変容量ダイオードであって、強誘電体薄膜２３ａから構成されており、集積回路基板１１上に配置された接合用樹脂材料１４により、集積回路基板１１上に接合されている。
【００１９】
さらに、バラクタ１２は、その両端に形成された二つの電極接続部１２ａ、１２ｂを介して、集積回路基板１１上の金属パッド１１ａ、１１ｂに対して接続されている。
【００２０】
これにより、バラクタ１２は、集積回路基板１１内の集積回路に電気的に接続されることになる。バラクタ１２は、金属パッド１１ａ、１１ｂに印加される電圧により、強誘電体の容量が変化する。つまり、強誘電体の容量が可変容量となる。
【００２１】
ここで、バラクタ１２を構成する強誘電体薄膜２３ａは、後述する製造工程において、下地金属層１２ｃ、電極１２ｄと共に支持用の半導体基板２１上に形成された後、集積回路基板１１の上面に対してトランスファされることにより、集積回路基板１１上に接合される。
【００２２】
インダクタ１３は、集積回路基板１１上にてバラクタ１２に隣接して配置されたコイルであって、接合用樹脂材料１４の表面に、メッキ等により薄膜として構成されている。
【００２３】
さらに、インダクタ１３は、バラクタ１２と同様にして、両端に形成された二つの電極接続部１３ａ、１３ｂを介して、集積回路基板１１上の金属パッド１１ｃ、１１ｄに対して接続されている。
【００２４】
これにより、インダクタ１３は、集積回路基板１１内の集積回路に電気的に接続されることになる。
【００２５】
本発明の実施形態によるデバイス１０は以上のように構成されており、図２〜図６に示す製造方法に従って作製される。
図２は、図１の集積回路基板１１における強誘電体薄膜２３を備えた半導体基板２１の製造工程を順次に示す断面図である。
図２（Ａ）において、まず半導体基板２１、具体的には、例えば厚さ５００μｍのシリコン（Ｓｉ）基板を用意し、このシリコン（Ｓｉ）基板２１を熱酸化することにより、シリコン基板２１の上面及び下面を、厚さ５０ｎｍだけ酸化させて、酸化膜（ＳｉＯ2）２１ａ、２１ｂを作製する。さらに、下地膜として上面に厚さ１０ｎｍのＴｉＯx層を形成する。
【００２６】
次に、図２（Ｂ）に示すように、シリコン基板２１の上面に、上記酸化膜２１ａの上から第一電極層２２を成膜し、続いて、ＢＳＴ層２３を成膜する。ここで、第一電極層２２は、具体的には例えば厚さ１００ｎｍのＰｔ層である。
【００２７】
ＢＳＴ層２３は、具体的には、例えば厚さ１００〜２００ｎｍのチタン酸バリウムストロンチウム（（ＢａxＳｒ1-x）ＴｉＯ3）薄膜から構成されており、例えば６００〜７００℃で成膜される。
【００２８】
その後、図２（Ｃ）に示すように、シリコン基板２１の下面に、例えばフォトレジストのパターニングでＲＩＥによりエッチング処理して、アライメントマーク２１ｃ、２１ｄを形成する。
【００２９】
続いて、図２（Ｄ）に示すように、シリコン基板２１の上面のＢＳＴ層２３を、例えばフォトレジストのパターニングでウェットエッチング処理することにより整形して、バラクタ１２に対応する領域のみを残して、強誘電体薄膜２３ａとする。
【００３０】
次に、図２（Ｅ）に示すように、強誘電体薄膜２３ａの上に、例えばフォトレジストのパターニングで金属蒸着処理により第二電極２３ｂを形成する。ここで、第二電極２３ｂは、例えば厚さ１００ｎｍのＰｔ層から成る。
【００３１】
続いて、図２（Ｆ）に示すように、シリコン基板２１の上面全体に亘って、接合用樹脂材料２４をスピンコート法により塗布する。ここで、接合用樹脂材料２４は、例えば厚さ４μｍのポリイミドやＢＣＢ、好ましくはＵＲ−３１００Ｅ等から成る。
【００３２】
なお、スピンコートの際に、基板縁部にて接合用樹脂材料２４が盛り上がってしまうことを防止するために、まず厚さ２μｍでスピンコート処理をした後、基板縁部にて接合用樹脂材料２４を除去し、再度スピンコート処理してもよい。
【００３３】
これにより、接合用樹脂材料２４は、図２（Ｆ）に示すように基板縁部でのみ厚さが低減される。
【００３４】
図３は、図１の集積回路基板１１における集積回路基板の製造工程を順次に示す断面図である。
図３（Ａ）に示すように、上述したシリコン基板２１とは別に、強誘電体容量を組み込むべき集積回路基板３１を用意する。集積回路基板３１は公知の構成であって、内部にＩＣ、ＬＳＩ等の集積回路（図示せず素）が構成されている。
そして、集積回路基板３１の上面に、例えばフォトレジストのパターニングで金属蒸着処理により、取出し電極３１ａ、３１ｂ、３１ｃ及び３１ｄを形成する。ここで、取出し電極３１ａ〜３１ｄは、例えば厚さ１００ｎｍのＡｕ層、厚さ１０ｎｍのＰｔ層及び厚さ１０ｎｍのＣｒ層から構成されている。
【００３５】
続いて、図３（Ｂ）に示すように、集積回路基板３１の上面全体に亘って、接合用樹脂材料３２をスピンコート法により塗布する。ここで、接合用樹脂材料３２の塗布は、シリコン基板２１に対する接合用樹脂材料２４のスピンコートと同様に行なわれる。
【００３６】
なお、上記工程では、集積回路基板３１の上面全体に亘って集積回路基板３１上に接合用樹脂材料３２を塗布したが、半導体基板２１上の第一電極層２２、強誘電体薄膜２３ａ、第二電極２３ｂの上から接合用樹脂材料３２を塗布するか、又はこの半導体基板２１及び集積回路基板３１の両方の基板上に接合用樹脂材料３２を塗布してもよい。
【００３７】
図４は、図２の半導体基板２１及び図３の集積回路基板３１の断面図であり、図４（Ａ）は半導体基板２１の接合工程を、図４（Ｂ）は半導体基板２１の除去工程を示している。
図４（Ａ）に示すように、接合用樹脂材料３２がスピンコートされた集積回路基板３１（図３（Ｂ）参照）の上に、接合用樹脂材料２４がスピンコートされたシリコン基板２１（図２（Ｆ）参照）が、上下反転して、アライメントマーク２１ｃ、２１ｄを基準として位置決めされて、加熱して押圧されることにより接合される。
【００３８】
次に、図４（Ｂ）に示すように、例えばＲＩＥエッチング及びＸｅＦ2エッチングにより、シリコン基板２１を除去し、さらに例えばＲＩＥにより酸化膜２１ａとＴｉＯx層とを除去する。
このようにして、第一電極層２２、ＢＳＴ層２３からなる強誘電体薄膜２３ａ及び第二電極２３ｂが集積回路基板３１上に転移（以下、トランスファと呼ぶ。）される。
【００３９】
図５は、図４で接合された集積回路基板３１における強誘電体薄膜２３ａの電気的接続のための工程を順次に示す断面図である。
このようにして強誘電体薄膜２３ａがトランスファされた集積回路基板３１は、図５（Ａ）に示すように、例えばフォトレジストのパターニングでＲＩＥエッチングにより第一電極層２２を整形して、第一電極２２ａとする。
【００４０】
続いて、図５（Ｂ）に示すように、接合用樹脂材料２４、３２に、上面から下面まで貫通して取出し電極３１ａ〜３１ｄまで達するビア穴２５ａ、２５ｂ、２５ｃ及び２５ｄを形成する。
【００４１】
このビア穴２５ａ〜２５ｄの形成は、例えば接合用樹脂材料３２の上面全体に亘って、例えば厚さ２００ｎｍのＡｌ等から成る金属マスクを成膜し、例えばフォトレジストのパターニングで、例えばＯ2／ＣＦ4ガスによるＲＩＥエッチングによって、ビア穴２５ａ〜２５ｄの領域の接合用樹脂材料２４、３２を除去した後、金属マスクを除去することにより行なわれる。
【００４２】
その後、図５（Ｃ）に示すように、接合用樹脂材料３２の表面及びビア穴２５ａ〜２５ｄの内面に、例えばスパッタリングによりメッキ用のシード層２６を成膜する。このシード層２６は、例えば厚さ１００ｎｍのＣｕ層により構成されている。
【００４３】
次に、図５（Ｄ）に示すように、接合用樹脂材料３２の上面に、フォトレジストのパターニングによりメッキ用モールド２７を形成する。このメッキ用モールド２７は、後述する電極接続部１１、１２及びインダクタ１３を形成するためのものである。
【００４４】
図６は、図４で接合された集積回路基板３１における強誘電体薄膜２３ａの電気的接続のためのその後の工程を順次に示す断面図である。
続いて、図６（Ａ）に示すように、接合用樹脂材料３２の上面に、メッキ用モールド２７の上から、例えば厚さ８μｍのＡｕ層から成るメッキ層２８を形成する。このとき、メッキ層２８のらせん状の部分がインダクタ２８ａを構成し、またメッキ層２８の一部が各ビア穴２５ａ〜２５ｄ内に延びることにより、それぞれ電極接続部２８を構成する。このメッキで形成された各電極接続部２８は図１に示す各電極接続部１２ａ、１２ｂ、１３ａ、１３ｂとなる。電極接続部２８により、強誘電体薄膜２３ａが集積回路基板３１の取出し電極３１ａ及び３１ｂに電気的に接続され、強誘電体容量として機能することになると共に、インダクタ２８ａが集積回路基板３１の取出し電極３１ｃ及び３１ｄに電気的に接続される。
【００４５】
その後、図６（Ｂ）に示すように、接合用樹脂材料３２の上面から、フォトレジストからなるメッキ用モールド２７及び表面に露出しているＣｕからなるメッキ用のシード層２６を、例えばウェットエッチング等により除去する。
【００４６】
最後に、図６（Ｃ）に示すように、例えばフォトレジストのパターニングにより、接合用樹脂材料２４、３２の不要部分をアッシングにより除去して、集積回路基板３１上の取出し電極３１ａ〜３１ｄを露出させて、デバイス１０が完成する。
【００４７】
本発明によるデバイス１０は以上のように構成され、また製造されるので、バラクタ１２を構成する強誘電体薄膜２３ａが、その両面に第一電極層２２及び第二電極２３ｂを備えた状態で集積回路基板３１上に接合される。従って、強誘電体薄膜２３ａと電極２３ｂとの接合状態が良好である。
また、第一電極層２２及び第二電極２３ｂを備えた強誘電体薄膜２３ａが接合用樹脂材料２４、３２を介して集積回路基板３１の上面にトランスファされるので、トランスファ工程における歩留りが向上する。
【００４８】
さらに、集積回路基板３１上にトランスファされた状態において、強誘電体薄膜２３ａは第一電極層２２により覆われているので、半導体基板２１を除去するエッチング工程において、強誘電体薄膜２３のエッチングダメージを効果的に防止することができ、デバイス１０の性能が向上する。
【実施例】
【００４９】
ここで、図１のデバイス１０の実際の試作例を示す。
図２（Ｂ）に示す工程で、ＢＳＴ層２３を６５０℃程度でスパッタ堆積させ、ＲＩＥによりパターニングする。ＲＩＥの条件は、ガス流量３４ｓｃｃｍのＡｒ及び６ｓｃｃｍのＣＨＦ3であり、圧力５Ｐａ、基板温度７℃、ＲＦパワー１００Ｗとした。
また、図２（Ｅ）に示す工程で、下地電極２３ｂとして、厚さ７０ｎｍのＮｉＣｒ層を成膜した。
さらに、図２（Ｆ）及び図３（Ｂ）に示す工程で、接合用樹脂材料２４、３２として、感光性ポリイミド（東レ製ＵＲ−３１００Ｅ）を厚さ１．２μｍでスピンコートし、Ｎ2ガス中にて３５０℃でフルキュアした。
【００５０】
次に、図３（Ａ）に示す工程において、取出し電極３１ａ〜３１ｄをリフトオフで配線すると共に、図３（Ｃ）に示す工程において、接合条件として接合雰囲気を真空、接合温度を３５０℃、接合面圧力を９００ｋＰａとし、このような接合条件を一時間保持した。
【００５１】
さらに、図４（Ｂ）に示す工程において、ＲＩＥのエッチングガスとしてＳＦ6を使用すると共に、図５（Ａ）に示す工程において、ＲＩＥ条件として、ガス流量３０ｓｃｃｍのＳＦ6及び３ｓｃｃｍのＡｒを用い、圧力５Ｐａ、基板温度７℃、ＲＦパワー１００Ｗとした。
また、図５（Ｂ）に示す工程で、ＲＩＥ条件として、ガス流量３２ｓｃｃｍの０2及び８ｓｃｃｍのＣＦ4を用い、圧力５Ｐａ、基板温度７℃、ＲＦパワー１００Ｗとし、フォトレジストとしてＯＦＰＲを使用した。
【００５２】
さらに、図６（Ａ）に示す工程で、Ａｕメッキのメッキ液（ＥＪＡ社、ＭＩＣＲＯＦＡＢ  Ａｕ３１０）と、フォトレジストとしてＯＦＰＲを使用し、メッキ後にＣｕから成るシード層２６をウェットエッチングにより除去した。
また、図６（Ｃ）に示す工程で、Ｏ2アッシングを利用した。
【００５３】
このような条件でデバイス１０を試作したところ、以下のような結果が得られた。
図７は、図１のデバイス１０の試作例において、（Ａ）は断面図、（Ｂ）は電子顕微鏡写真による拡大斜視図である。
図１に示すデバイス１０の試作例に関して、ＢＳＴ層２３による強誘電体薄膜２３ａのトランスファ前後の電場に対する誘電率及びｔａｎδを図８に示す。
【００５４】
図８によれば、符Ｂを付したトランスファ後の誘電率及びｔａｎδ（％）は、符号Ａを付したトランスファ前の誘電率及びｔａｎδと比較して殆ど劣化が見られない。これは、強誘電体薄膜２３ａが第一電極層２２により覆われており、エッチングダメージの影響を受けないためであると考えられる。
【００５５】
本発明はその趣旨を逸脱しない範囲において様々な形態で実施することができる。例えば、上述した実施形態においては、デバイス１０は、バラクタ１２に隣接してインダクタ１３を有しているが、これに限らず、インダクタ１３は省略されてもよい。
【００５６】
また、図２から図６に示す製造方法においては、半導体基板２１と集積回路基板３１の双方の表面にそれぞれ接合用樹脂材料２４、３２が塗布されているが、これに限らず、図３に示すように集積回路基板３１のみに、あるいは図２に示す半導体基板２１のみに、接合用樹脂材料３２または２４が塗布されてもよい。
【００５７】
本発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
【符号の説明】
【００５８】
１０：強誘電体容量を備えた集積回路基板（デバイス）
１１、６１：集積回路基板
１１ａ〜１１ｄ：金属パッド
１２：バラクタ
１２ａ、１２ｂ：電極接続部
１２ｃ：第一電極
１２ｄ：第二電極
１３：インダクタ
１３ａ、１３ｂ：電極接続部
１４、２４、３２、６２：接合用樹脂材料
２１：半導体基板
２１ａ、２１ｂ：酸化膜
２１ｃ、２１ｄ：アライメントマーク
２２：第一電極層
２２ａ：第一電極
２３：ＢＳＴ層
２３ａ：強誘電体薄膜
２３ｂ：第二電極
２５ａ〜２５ｄ：ビア穴
２６：シード層
２７：メッキ用モールド
２８：メッキ層
２８ａ：インダクタ
３１：集積回路基板
３１〜３１ｄ：取出し電極
【図１】
2013214560.tif 000003
【図２】
2013214560.tif 000004
【図３】
2013214560.tif 000005
【図４】
2013214560.tif 000006
【図５】
2013214560.tif 000007
【図６】
2013214560.tif 000008
【図７】
2013214560.tif 000009
【図８】
2013214560.tif 000010