(57)【要約】【課題】デプレッションシフトに起因する発光輝度の低下を低減することの可能な表示装置およびその駆動方法、ならびに、上記の表示装置を備えた電子機器を提供する。【解決手段】表示装置は、発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えている。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。駆動部は、書込トランジスタのゲートに印加するパルスのパルス幅を当該書込トランジスタの閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する第１特徴量に応じて変化させるようになっている。【選択図】図５
2013125173.tif 000002
【特許請求の範囲】
【請求項１】
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタのゲートに印加するパルスのパルス幅を、当該書込トランジスタの閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する第１特徴量に応じて変化させるようになっている
表示装置。
【請求項２】
前記駆動部は、前記パルス幅の変化によって、前記書込トランジスタの閾値電圧特性のデプレッションシフトに起因する前記書込トランジスタのオン期間の変化を低減するようになっている
請求項１に記載の表示装置。
【請求項３】
前記駆動部は、映像信号に応じた信号電圧の書込を行う時に前記書込トランジスタのゲートに印加する書込パルスのパルス幅を、前記第１特徴量に応じて変化させるようになっている
請求項２に記載の表示装置。
【請求項４】
前記駆動部は、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を行う時に前記書込トランジスタのゲートに印加するＶｔｈ補正パルスのパルス幅を、前記第１特徴量に応じて変化させるようになっている
請求項３に記載の表示装置。
【請求項５】
前記駆動部は、前記発光素子を流れる電流の値またはそれと対応する物理量を計測する計測部を有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値を利用して、前記書込トランジスタのゲートに印加するパルスのパルス幅を変化させるようになっている
請求項１に記載の表示装置。
【請求項６】
前記駆動部は、前記第１特徴量と、前記書込トランジスタのゲートに印加するパルスのパルス幅またはそれに対応するか、もしくはそれとの関連性を有する第２特徴量との関係を示すテーブルを有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値と、前記テーブルとを利用して、前記書込トランジスタのゲートに印加するパルスのパルス幅を変化させるようになっている
請求項５に記載の表示装置。
【請求項７】
前記表示部は、前記表示領域の周囲にあるフレーム領域に、前記発光素子および前記画素回路と同一の構造を有する第１ダミー画素と、前記第１ダミー画素において前記発光素子を取り除くとともに前記発光素子の箇所を短絡した回路に相当する第２ダミー画素とを有し、
前記駆動部は、前記第１ダミー画素および前記第２ダミー画素を利用して、前記テーブルを更新するようになっている
請求項６に記載の表示装置。
【請求項８】
表示装置を備え、
前記表示装置は、
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタのゲートに印加するパルスのパルス幅を、当該書込トランジスタの閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する第１特徴量に応じて変化させるようになっている
電子機器。
【請求項９】
発光素子および画素回路を表示領域に画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記書込トランジスタのゲートに印加するパルスのパルス幅を、当該書込トランジスタの閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する第１特徴量に応じて変化させるステップを含む
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、例えば有機ＥＬ(Electro Luminescence)素子などの発光素子を画素ごとに備えた表示装置およびその駆動方法に関する。また、本技術は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。
【０００３】
ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧も変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
【０００４】
また、駆動トランジスタの閾値電圧や移動度が経時的に変化したり、製造プロセスのばらつきによって閾値電圧や移動度が画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧や移動度が画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。
【０００５】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能および駆動トランジスタの閾値電圧や移動度の変動に対する補正機能を組み込んだ表示装置が開発されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、移動度補正期間は、駆動トランジスタのゲートに接続された書込トランジスタのゲートに印加される書込パルスの幅（つまり、書込トランジスタのオン期間）で決定される。しかし、書込パルスは、完全な矩形波ではなく、図２２（Ａ）に示したような鈍りを有している。そのため、実際には、移動度補正期間は、図２２（Ｂ）に示したように、書込トランジスタの閾値電圧に依って変動し得る。移動度補正期間が変動すると、図２３に示したように、有機ＥＬ素子の発光時に有機ＥＬ素子に流れる電流Ｉｄｓの大きさが変化し、それに伴って発光輝度も変化する。従って、移動度補正期間は、できるだけ変動しないことが好ましい。
【０００８】
書込トランジスタの閾値電圧は、例えば、書込トランジスタのゲート−ソース間電圧に負バイアスが印加され続けることによって変化（低下）する。すなわち、書込トランジスタの閾値電圧特性がエンハンスメントからデプレッションにシフトする。ここで、負バイアスとは、ソース電位に対してゲート電位が負となるバイアス状態を言う。エンハンスメントとは、ゲートに書込パルスを印加したときにチャネルが形成されてソース−ドレイン間に電流が流れる状態を言う。また、デプレッションとは、ゲートに書込みパルスを印加しない状態でソース−ドレイン間に電流が流れる状態を言う。
【０００９】
通常、書込トランジスタには、有機ＥＬ素子の発光期間や消光期間に負バイアスが印加される。書込トランジスタのゲート−ソース間電圧に負バイアスが印加され続けると、書込トランジスタの閾値電圧特性にデプレッションシフトが起こり、例えば、図２２（Ｂ）に示したように、閾値電圧がＶｔｈ１からＶｔｈ２に変動（低下）する。これにより、移動度補正期間が当初の期間よりもΔｔ１+Δｔ２だけ長くなる。その結果、図２３に示したように、有機ＥＬ素子の発光時に有機ＥＬ素子に流れる電流ＩｄｓがΔＩｄｓだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、有機ＥＬ表示装置の使用期間の経過に伴って、発光輝度が低下してしまう。
【００１０】
本技術はかかる問題点に鑑みてなされたものであり、その目的は、デプレッションシフトに起因する発光輝度の低下を低減することの可能な表示装置およびその駆動方法ならびに上記表示装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【００１１】
本技術の表示装置は、発光素子および画素回路を表示領域に画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えている。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。駆動部は、書込トランジスタのゲートに印加するパルスのパルス幅を、第１特徴量に応じて変化させるようになっている。ここで、第１特徴量は、当該書込トランジスタの閾値電圧の低下量に対応するか、もしくはそれとの関連性を有するパラメタである。本技術の電子機器は、上記の表示装置を備えている。
【００１２】
本技術の表示装置の駆動方法は、発光素子および画素回路を表示領域に画素ごとに備えた表示装置の駆動方法である。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。本技術の表示装置の駆動方法は、そのような構成の表示装置において、書込トランジスタのゲートに印加するパルスのパルス幅を、第１特徴量に応じて変化させるステップを含んでいる。ここで、第１特徴量は、当該書込トランジスタの閾値電圧の低下量に対応するか、もしくはそれとの関連性を有するパラメタである。
【００１３】
本技術の表示装置およびその駆動方法ならびに電子機器では、書込トランジスタのゲートに印加するパルスのパルス幅が、第１特徴量に応じて変化する。これにより、書込トランジスタの閾値電圧特性のデプレッションシフトに起因する書込トランジスタのオン期間の変化を低減することができる。
【発明の効果】
【００１４】
本技術の表示装置およびその駆動方法ならびに電子機器によれば、書込トランジスタの閾値電圧特性のデプレッションシフトに起因する書込トランジスタのオン期間の変化を低減することができるようにしたので、例えば、映像信号に応じた信号電圧の書込の期間や、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるＶｔｈ補正の期間の変化を低減することができる。これにより、デプレッションシフトに起因する発光輝度の低下を低減することができる。
【図面の簡単な説明】
【００１５】
【図１】本技術による一実施の形態に係る表示装置の概略構成図である。
【図２】図１の画素の回路構成の一例を表す図である。
【図３】図１の表示制御回路の構成の一例を表す図である。
【図４】テーブル作成用の画素を備えた表示装置を用いて作成されたテーブルの一例を表す図である。
【図５】図２の書込トランジスタのゲートに印加されるパルス波形の一例について説明する図である。
【図６】（Ａ）図２の書込トランジスタにおける閾値電圧と時間経過との関係の一例について説明する図である。（Ｂ）図５（Ａ）に示した閾値電圧の変動に伴う書込パルス幅の変化の一例について説明する図である。
【図７】図４のテーブルを作成するのに使われる表示装置における画素の構成の一例を表す図である。
【図８】図１の表示装置の動作の一例について説明するための波形図である。
【図９】第１変形例に係る表示装置の構成の一例を表す図である。
【図１０】図９のダミー画素の構成の一例を表す図である。
【図１１】第２変形例に係る表示装置における表示制御回路の構成の一例を表す図である。
【図１２】テーブル作成用の画素を備えた表示装置を用いて作成されたテーブルの他の例を表す図である。
【図１３】第２変形例に係る表示装置の動作の一例について説明するための波形図である。
【図１４】第２変形例に係る表示装置における書込トランジスタのゲートに印加されるパルス波形の一例について説明する図である。
【図１５】（Ａ）第２変形例に係る表示装置における書込トランジスタにおける閾値電圧と時間経過との関係の一例について説明する図である。（Ｂ）図１３（Ａ）に示した閾値電圧の変動に伴うＶｔｈ補正パルス幅の変化の一例について説明する図である。
【図１６】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１７】上記各実施の形態の発光装置の適用例１の外観を表す斜視図である。
【図１８】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１９】適用例３の外観を表す斜視図である。
【図２０】適用例４の外観を表す斜視図である。
【図２１】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図２２】書込トランジスタのゲートに印加されるパルス波形の一例について説明する図である。
【図２３】移動度補正期間の長さと、有機ＥＬ素子に流れる電流値との関係の一例について説明する図である。
【発明を実施するための形態】
【００１６】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．変形例
３．モジュールおよび適用例
【００１７】
＜１．実施の形態＞
[構成]
図１は、本技術の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、外部から入力された映像信号２０Ａに基づいて表示パネル１０を駆動する駆動回路２０とを備えている。駆動回路２０は、例えば、表示制御回路２１、信号線駆動回路２２、書込線駆動回路２３、電源線駆動回路２４および計測回路２５を有している。
【００１８】
（表示パネル１０）
表示パネル１０は、複数の画素１１が表示パネル１０の表示領域１０Ａ全面に渡って２次元配置されたものである。表示パネル１０は、駆動回路２０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号２０Ａに基づく画像を表示するものである。ここで、映像信号２０Ａは、例えば、１フィールドごとに表示パネル１０に表示する映像のデジタル信号であり、画素１１ごとのデジタル信号を含んでいる。また、画素１１は、表示パネル１０上の画面を構成する最小単位の点に対応するものである。表示パネル１０がカラー表示パネルである場合には、画素１１は、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル１０がモノクロ表示パネルである場合には、画素１１は、単色光（白色光）を発する画素に相当する。図２は、画素１１の回路構成の一例を表したものである。画素１１は、例えば、画素回路１２と、有機ＥＬ素子１３とを有している。有機ＥＬ素子１３は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。
【００１９】
画素回路１２は、例えば、駆動トランジスタＴｒ１、書込トランジスタＴｒ２および保持容量Ｃｓによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。書込トランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに対する、映像信号２０Ａに対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタＴｒ２は、後述の信号線ＤＴＬの電圧をサンプリングするとともに駆動トランジスタＴｒ１のゲートに書き込むものである。駆動トランジスタＴｒ１は、有機ＥＬ素子１３を駆動するものである。具体的には、駆動トランジスタＴｒ１は、書込トランジスタＴｒ２によって書き込まれた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御するものである。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持するものである。なお、画素回路１２は、上述の２Ｔｒ１Ｃの回路構成とは異なる回路構成となっていてもよい。
【００２０】
駆動トランジスタＴｒ１および書込トランジスタＴｒ２は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ１または書込トランジスタＴｒ２は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００２１】
表示パネル１０は、さらに、行方向に延在する複数の書込線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向に延在する複数の電源線ＤＳＬとを有している。各信号線ＤＴＬと各書込線ＷＳＬとの交差点近傍には、画素１１が設けられている。各信号線ＤＴＬは、信号線駆動回路２２の出力端（図示せず）と、書込トランジスタＴｒ２のソースまたはドレインとに接続されている。各書込線ＷＳＬは、書込線駆動回路２３の出力端（図示せず）と、書込トランジスタＴｒ２のゲートに接続されている。各電源線ＤＳＬは、電源線駆動回路２４の出力端（図示せず）と、駆動トランジスタＴｒ１のソースまたはドレインに接続されている。
【００２２】
書込トランジスタＴｒ２のゲートは、書込線ＷＳＬに接続されている。書込トランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続され、書込トランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電源線ＤＳＬに接続され、駆動トランジスタＴｒ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子が有機ＥＬ素子１３のアノードに接続されている。保持容量Ｃｓの一端が駆動トランジスタＴｒ１のゲートに接続され、保持容量Ｃｓの他端が駆動トランジスタＴｒ１のソース（図２では有機ＥＬ素子１３側の端子）に接続されている。つまり、保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に挿入されている。なお、有機ＥＬ素子１３は、素子容量Ｃｏｌｅｄを有している。
【００２３】
表示パネル１０は、さらに、図２に示したように、有機ＥＬ素子１３のカソードに接続されたカソード線ＣＴＬを有している。カソード線ＣＴＬは、計測回路２５の入力端と、有機ＥＬ素子１３のカソードとに接続されている。カソード線ＣＴＬは、例えば、画素行または画素列に対応して短冊状に形成された帯状の電極で構成されている。表示パネル１０は、さらに、例えば、表示領域１０Ａの周縁に、映像を表示しないフレーム領域１０Ｂを有している。フレーム領域１０Ｂは、例えば、遮光部材によって覆われている。
【００２４】
（駆動回路２０）
次に、駆動回路２０について説明する。駆動回路２０は、上述したように、例えば、表示制御回路２１、信号線駆動回路２２、書込線駆動回路２３、電源線駆動回路２４および計測回路２５を有している。表示制御回路２１は、例えば、図３に示したように、変換回路３１、コントローラ３２およびメモリ３３を有している。
【００２５】
メモリ３３は、例えば、図４に示したようなテーブル３３Ａを格納している。テーブル３３Ａは、電流値と、書込パルス幅またはそれに対応するか、もしくはそれとの関連性を有する特徴量（第２特徴量）とを関係付けたものである。なお、書込パルスとは、映像信号２０Ａに応じた信号電圧の書込を行う時に書込トランジスタＴｒ２のゲートに印加するパルスを指している。書込パルス幅に対応するか、もしくはそれとの関連性を有する特徴量としては、例えば、書込トランジスタＴｒ２のオン期間が挙げられる。ここで、テーブル３３Ａ中の電流値は、計測回路２５から入力される検出信号２５Ａと対比されるものである。
【００２６】
また、テーブル３３Ａ中の書込パルス幅とは、図８の破線で囲んだ部分に示した書込パルスの幅を指しており、より具体的には、図５（Ａ）に示したように、パルスの立ち上がりの始点から、パルスの立ち下がりの終点までの期間に相当するものである。なお、図５（Ａ）には、書込パルス幅が初期値（Ｐｗ０）となっている場合が例示されている。なお、書込パルス幅とは、例えば、図示しないが、パルスの立ち上がりの始点から、パルスの立ち下がりの始点までの期間に相当するものであってもよい。また、書込トランジスタＴｒ２のオン期間とは、図８の破線で囲んだ部分に示した書込パルスが書込トランジスタＴｒ２に印加されている時に、信号電圧Ｖｓｉｇが駆動トランジスタＴｒ１のゲートに書き込まれる期間を指している。より具体的には、図５（Ａ）に示したように、書込トランジスタＴｒ２のオン期間とは、書込パルスの立ち上がりにおいて波高値が書込トランジスタＴｒ２の閾値電圧と等しくなる時点から、書込パルスの立ち下がりにおいて波高値が書込トランジスタＴｒ２の閾値電圧と等しくなる時点までの期間に相当するもの（ΔＴ１）である。なお、図５（Ａ）には、書込トランジスタＴｒ２の閾値電圧が初期値（Ｖｔｈ０）となっている場合が例示されている。また、図５（Ａ）には、書込トランジスタＴｒ２の閾値電圧が初期値（Ｖｔｈ０）となっているときの書込トランジスタＴｒ２のオン期間が、ΔＴ１で表されている。なお、以下では、テーブル３３Ａには、書込パルス幅が記述されており、テーブル３３Ａ中の書込パルス幅が、コントローラ３２によってメモリ３３内のテーブル３３Ａから読み出されるものとする。
【００２７】
コントローラ３２は、例えば、外部から供給される同期信号２０Ｂから、変換回路３１、信号線駆動回路２２、書込線駆動回路２３および電源線駆動回路２４の動作タイミングを制御する制御信号３２Ａ，２１Ｂ，２１Ｃ，２１Ｄを生成するものである。同期信号２０Ｂとしては、例えば、垂直同期信号、水平同期信号、ドットクロック信号などが挙げられる。コントローラ３２は、さらに、計測回路２５から入力される検出信号２５Ａと、メモリ３３内のテーブル３３Ａとを用いて、書込トランジスタＴｒ２のゲートに印加する書込パルスのパルス幅を制御する（変化させる）ようになっている。コントローラ３２は、書込パルスのパルス幅に関する制御信号を、制御信号２１Ｃに含めて、書込線駆動回路２３に出力するようになっている。
【００２８】
具体的には、コントローラ３２は、検出信号２５Ａと、テーブル３３Ａとを用いて、書込パルスのパルス幅を設定するようになっている。より具体的には、コントローラ３２は、検出信号２５Ａと、テーブル３３Ａとを用いて、書込パルスに対応する書込トランジスタＴｒ２のオン期間が、書込トランジスタＴｒ２の閾値電圧に拘わらず、常に、一定（例えばΔＴ１）となるように、書込パルスのパルス幅を設定するようになっている。なお、実際の書込パルスのパルス幅が、常に、完全に同一となっている必要はない。例えば、書込パルスに対応する書込トランジスタＴｒ２のオン期間が、書込トランジスタＴｒ２の閾値電圧に拘わらず、常に、一定（例えばΔＴ１）となるように、書込パルスのパルス幅を設定した結果、実際の書込パルスのパルス幅に、多少の誤差が生じていてもよい。
【００２９】
ところで、書込パルスは、完全な矩形波ではなく、図５（Ａ）に示したような鈍りを有している。そのため、実際には、書込トランジスタＴｒ２のオン期間は、書込トランジスタＴｒ２の閾値電圧に依って変動し得る。書込トランジスタＴｒ２のオン期間が変動すると、有機ＥＬ素子１３の発光時に有機ＥＬ素子１３に流れる電流Ｉｄｓの大きさが変化し、それに伴って発光輝度も変化する。従って、書込トランジスタＴｒ２のオン期間は、できるだけ変動しないことが好ましい。
【００３０】
書込トランジスタＴｒ２の閾値電圧は、例えば、書込トランジスタＴｒ２のゲート−ソース間電圧に負バイアスが印加され続けることによって変化（低下）する。すなわち、書込トランジスタＴｒ２の閾値電圧特性がエンハンスメントからデプレッションにシフトする。ここで、負バイアスとは、ソース電位に対してゲート電位が負となるバイアス状態を言う。エンハンスメントとは、ゲートに書込パルスを印加したときにチャネルが形成されてソース−ドレイン間に電流が流れる状態を言う。また、デプレッションとは、ゲートに書込みパルスを印加しない状態でソース−ドレイン間に電流が流れる状態を言う。
【００３１】
通常、書込トランジスタＴｒ２には、有機ＥＬ素子１３の発光期間や消光期間に負バイアスが印加される。書込トランジスタＴｒ２のゲート−ソース間電圧に負バイアスが印加され続けると、つまり、書込トランジスタＴｒ２の駆動期間の経過に伴って、書込トランジスタＴｒ２の閾値電圧特性にデプレッションシフトが起こり、図６（Ａ）に示したように、閾値電圧が徐々に低下する。そのため、書込パルス幅が常に一定となっている場合には、書込トランジスタＴｒ２のオン期間が徐々に長くなり、有機ＥＬ素子１３の発光時に有機ＥＬ素子１３に流れる電流Ｉｄｓも徐々に小さくなるので、発光輝度も徐々に小さくなってしまう。
【００３２】
一方、本実施の形態では、コントローラ３２は、上述したように、書込パルスに対応する書込トランジスタＴｒ２のオン期間が、書込トランジスタＴｒ２の閾値電圧に拘わらず、常に一定となるように、書込パルスのパルス幅を設定するようになっている。例えば、図５および図６（Ａ），（Ｂ）に示したように、コントローラ３２は、書込トランジスタＴｒ２の閾値電圧の低下に従って、書込パルスのパルス幅を徐々に狭くすることで、書込パルスに対応する書込トランジスタＴｒ２のオン期間が常に一定となるようにしている。このようなパルス幅の調整を可能にしているのが、上述のテーブル３３Ａである。
【００３３】
ただし、テーブル３３Ａには、書込トランジスタＴｒ２の閾値電圧は記述されていない。これは、書込トランジスタＴｒ２の閾値電圧の変動を計測することは容易ではないからである。本実施の形態では、駆動回路２０は、閾値電圧の計測の代わりに、閾値電圧に対応するか、もしくはそれとの関連性を有する特徴量を計測するようになっている。そのような特徴量を計測するものとして、駆動回路２０は、計測回路２５を有している。
【００３４】
変換回路３１は、例えば、フレームメモリ、書込回路、読出回路およびデコーダを含んでいる。フレームメモリは、少なくとも表示領域１０Ａの解像度よりも多い記憶容量を有する映像表示用メモリであり、例えば、行アドレスと、列アドレスと、行アドレスおよび列アドレスと関連付けられた各画素１１の階調データとを記憶することができるようになっている。書込回路は、同期信号２０Ｂ利用して、映像信号２０Ａの書込アドレスを生成するとともに、同期信号２０Ｂに同期してフレームメモリに出力するようになっている。書込みアドレスは、例えば、行アドレスおよび列アドレスを含んでいる。読出回路は、制御信号３２Ａに基づいて、読出アドレスを生成し、フレームメモリに出力するようになっている。デコーダは、フレームメモリから出力された階調データを信号データ２１Ａとして出力するようになっている。
【００３５】
信号線駆動回路２２は、例えば、制御信号２１Ｂの入力に応じて、変換回路３１から入力された信号データ２１Ａに対応するアナログの信号電圧を、各信号線ＤＴＬに印加するようになっている。信号線駆動回路２２は、例えば、２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を出力可能となっている。具体的には、信号線駆動回路２２は、信号線ＤＴＬを介して、書込線駆動回路２３により選択された画素１１へ２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を供給するようになっている。ここで、Ｖｓｉｇは、映像信号２０Ａに対応する電圧値となっている。Ｖｏｆｓは、映像信号２０Ａとは無関係の一定電圧である。Ｖｓｉｇの最小電圧はＶｏｆｓよりも低い電圧値となっており、Ｖｓｉｇの最大電圧はＶｏｆｓよりも高い電圧値となっている。
【００３６】
書込線駆動回路２３は、制御信号２１Ｃから特定されるアドレスデータに基づいて、各画素１１を所定の単位（例えば行単位）で選択するための走査パルスを走査線ＷＳＬに出力するようになっている。書込線駆動回路２３は、例えば、制御信号２１Ｃの入力に応じて、複数の書込線ＷＳＬを所定の単位（例えば行単位）ごとに順次選択するようになっている。書込線駆動回路２３は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、書込線駆動回路２３は、書込線ＷＳＬを介して、駆動対象の画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給し、書込トランジスタＴｒ２のオンオフ制御を行うようになっている。
【００３７】
また、書込線駆動回路２３は、制御信号２１Ｃの入力に応じて、駆動対象の画素１１へ印加するパルスのパルス幅を変化させることが可能となっている。具体的には、書込線駆動回路２３は、制御信号２１Ｃの入力に応じて、映像信号２０Ａに応じた信号電圧の書込を行う時に書込トランジスタのゲートに印加するパルスのパルス幅を、所定の特徴量（第１特徴量）に応じて変化させるようになっている。ここで、第１特徴量は、書込トランジスタＴｒ２の閾値電圧の低下量に対応するか、もしくはそれとの関連性を有するものである。より具体的には、書込線駆動回路２３は、制御信号２１Ｃの入力に応じて、書込パルスのパルス幅を、第１特徴量に応じて変化させるようになっている。書込線駆動回路２３は、パルス幅の変化によって、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化を低減するようになっている。具体的には、書込線駆動回路２３は、書込パルス幅の変化によって、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化を低減するようになっている。
【００３８】
ここで、Ｖｏｎは、書込トランジスタＴｒ２のオン電圧以上の値となっている。Ｖｏｎは、後述の「Ｖｔｈ補正期間」や「書込・μ補正期間」などに書込線駆動回路２３から出力される書込パルスの波高値である。Ｖｏｆｆは、書込トランジスタＴｒ２のオン電圧よりも低い値となっており、かつ、Ｖｏｎよりも低い値となっている。
【００３９】
電源線駆動回路２５は、例えば、制御信号２１Ｄの入力に応じて、複数の電源線ＤＳＬを所定の単位ごと（例えば行単位ごと）に順次選択するものである。電源線駆動回路２５は、例えば、２種類の電圧（Ｖｃｃ、Ｖｓｓ）を出力可能となっている。具体的には、電源線駆動回路２５は、電源線ＤＳＬを介して、書込線駆動回路２３により選択された画素１１へ２種類の電圧（Ｖｃｃ、Ｖｓｓ）を供給するようになっている。ここで、Ｖｓｓは、有機ＥＬ素子１３の閾値電圧Ｖｅｌと、有機ＥＬ素子１３のカソード電圧Ｖｃａｔｈとを足し合わせた電圧（Ｖｅｌ＋Ｖｃａｔｈ）よりも低い電圧値である。Ｖｃｃは、電圧（Ｖｅｌ＋Ｖｃａｔｈ）以上の電圧値である。
【００４０】
計測回路２５は、有機ＥＬ素子１３を流れる電流を計測するようになっている。例えば、図２に示したように、計測回路２５は、電流計を含んで構成され、電流計によって計測された電流値を、第１特徴量として出力するようになっている。このときは、第１特徴量である検出信号２５Ａは、電流計によって計測された電流値である。なお、計測回路２５は、有機ＥＬ素子１３を流れる電流と対応する物理量を計測するようになっていてもよい。例えば、計測回路２５は、電圧計を含んで構成され、電圧計によって計測された電圧値を、第１特徴量として出力するようになっていてもよい。このときは、第１特徴量である検出信号２５Ａは、電圧計によって計測された電圧値である。なお、計測回路２５は、電流計や電圧計によって計測された計測値に対して所定の演算を施すことにより得られた値を、第１特徴量として出力するようになっていてもよい。このときは、第１特徴量である検出信号２５Ａは、電流計や電圧計によって計測された計測値に対して所定の演算を施すことにより得られた値である。
【００４１】
[テーブル作成]
次に、本実施の形態のテーブル３３Ａの作成方法について説明する。図７は、テーブル３３Ａ作成用の表示装置（マスター）に含まれる２種類の画素の回路構成の一例を表したものである。図７に記載の画素１１１は、表示装置１における画素１１と同一の構成となっている。
【００４２】
この表示装置（マスター）において、例えば、上記の画素１１１に対して、パルス幅が固定の書込パルスを印加し続けるとともに、計測回路２５から出力される検出信号２５Ａをモニターする。すると、検出信号２５Ａの値が徐々に低下していく様子を計測することができる。このとき、例えば、所定の周期ごとに、画素１１１に対して、検出信号２５Ａの値が初期の値と一致する書込パルスのパルス幅を探索する。例えば、画素１１１に対して印加する書込パルスのパルス幅をスイングさせ、そのときに得られた検出信号２５Ａの値が、テーブル３３Ａ作成用の表示装置において上記の画素１１１の駆動を始めた頃（つまり初期）に得られた検出信号２５Ａの値と一致（またはほぼ一致）する書込パルスのパルス幅を探索する。そして、探索により見つけたパルス幅を、検出信号２５Ａの値と関連付けて記録に残し、これを、パルス幅の探索のたびに実行する。このようにして、テーブル３３Ａが完成する。そして、完成したテーブル３３Ａが作業者によってメモリ３３に格納される。
【００４３】
[動作]
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１３のＩ−Ｖ特性が経時変化したり、駆動トランジスタＴｒ１の閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、有機ＥＬ素子１３のＩ−Ｖ特性の変動に対する補償動作および駆動トランジスタＴｒ１の閾値電圧や移動度の変動に対する補正動作を組み込んでいる。
【００４４】
図８は、表示装置１における各種波形の一例を表したものである。図８には、書込線ＷＳＬ、電源線ＤＳＬおよび信号線ＤＴＬにおいて、時々刻々と２値の電圧変化が生じている様子が示されている。さらに、図８には、書込線ＷＳＬ、電源線ＤＳＬおよび信号線ＤＴＬの電圧変化に応じて、駆動トランジスタＴｒ１のゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々と変化している様子が示されている。
【００４５】
（Ｖｔｈ補正準備期間）
まず、Ｖｔｈ補正の準備を行う。なお、Ｖｔｈ補正とは、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧に近づける補正を指している。具体的には、書込線ＷＳＬの電圧がＶｏｆｆとなっており、信号線ＤＴＬの電圧がＶｏｆｓとなっており、電源線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１３が発光している時）に、電源線駆動回路２５は、制御信号２１Ｄに応じて電源線ＤＳＬの電圧をＶｃｃからＶｓｓに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｓｓまで下がり、有機ＥＬ素子１３が消光する。このとき、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも下がる。
【００４６】
次に、電源線ＤＳＬの電圧がＶｓｓとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、書込線駆動回路２３は、制御信号２１Ｃに応じて書込線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（Ｔ２）。すると、ゲート電圧ＶｇがＶｏｆｓまで下がる。このとき、ゲート電圧Ｖｇとソース電圧Ｖｓとの電位差Ｖｇｓが駆動トランジスタＴｒ２の閾値電圧よりも小さくなっていてもよいし、それと等しいか、またはそれよりも大きくなっていてもよい。
【００４７】
（Ｖｔｈ補正期間）
次に、Ｖｔｈの補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっており、かつ、書込線ＷＳＬの電圧がＶｏｎとなっている間に、電源線駆動回路２５は、制御信号２１Ｄに応じて電源線ＤＳＬの電圧をＶｓｓからＶｃｃに上げる（Ｔ３）。すると、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（Ｖｔｈ補正がまだ完了していない場合）には、駆動トランジスタＴｒ１がカットオフするまで（電位差ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れる。これにより、ゲート電圧ＶｇがＶｏｆｓとなり、ソース電圧Ｖｓが上昇し、その結果、保持容量ＣｓがＶｔｈに充電され、電位差ＶｇｓがＶｔｈとなる。
【００４８】
その後、信号線駆動回路２２は、制御信号２１Ｂに応じて信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、書込線駆動回路２３が制御信号２１Ｃに応じて書込線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ４）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなるので、電位差Ｖｇｓを信号線ＤＴＬの電圧の大きさに拘わらずＶｔｈのままで維持することができる。このように、電位差ＶｇｓをＶｔｈに設定することにより、駆動トランジスタＴｒ１の閾値電圧Ｖｔｈが画素回路１２ごとにばらついた場合であっても、有機ＥＬ素子１３の発光輝度がばらつくのをなくすることができる。
【００４９】
（Ｖｔｈ補正休止期間）
その後、Ｖｔｈ補正の休止期間中に、信号線駆動回路２２は、信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える。
【００５０】
（信号書込・μ補正期間）
Ｖｔｈ補正休止期間が終了した後、信号書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっており、かつ電源線ＤＳＬの電圧がＶｃｃとなっている間に、書込線駆動回路２３は、制御信号２１Ｃに応じて書込線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ５）、駆動トランジスタＴｒ１のゲートを信号線ＤＴＬに接続する。このとき、書込線駆動回路２３は、制御信号２１Ｃに応じてパルス幅を変化させた書込パルスを書込線ＷＳＬに印加する。
【００５１】
すると、駆動トランジスタＴｒ１のゲート電圧Ｖｇが信号線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１３のアノード電圧はこの段階ではまだ有機ＥＬ素子１３の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１３はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１３の素子容量Ｃｏｌｅｄに流れ、素子容量Ｃｏｌｅｄが充電されるので、ソース電圧ＶｓがΔＶｓだけ上昇し、やがて電位差ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶｓとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ１の移動度μが大きい程、ΔＶｓも大きくなるので、電位差Ｖｇｓを発光前にΔＶだけ小さくすることにより、画素１１ごとの移動度μのばらつきを取り除くことができる。
【００５２】
（発光）
最後に、書込線駆動回路２３は、制御信号２１Ｃに応じて書込線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ６）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなり、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１３に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１３が所望の輝度で発光する。
【００５３】
本実施の形態の表示装置１では、上記のようにして、各画素１１において画素回路１２がオンオフ制御され、各画素１１の有機ＥＬ素子１３に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。その結果、表示領域１０Ａにおいて画像が表示される。
【００５４】
[効果]
次に、本実施の形態の表示装置１における効果について説明する。
【００５５】
移動度補正期間は、書込トランジスタＴｒ２のゲートに印加される書込パルスの幅（つまり、書込トランジスタＴｒ２のオン期間）で決定される。しかし、書込パルスは、完全な矩形波ではなく、図２２（Ａ）に示したような鈍りを有している。そのため、実際には、移動度補正期間は、図２２（Ｂ）に示したように、書込トランジスタの閾値電圧に依って変動し得る。移動度補正期間が変動すると、図２３に示したように、有機ＥＬ素子の発光時に有機ＥＬ素子に流れる電流Ｉｄｓの大きさが変化し、それに伴って発光輝度も変化する。従って、移動度補正期間は、できるだけ変動しないことが好ましい。
【００５６】
発光期間中の書込トランジスタＴｒ２には、負バイアスがかかっている。また、発光終了後の閾値補正準備期間中においても、書込トランジスタＴｒ２には、負バイアスがかかっている。このように、書込トランジスタＴｒ２のゲート−ソース間電圧に負バイアスが印加され続けると、書込トランジスタＴｒ２の閾値電圧特性にデプレッションシフトが起こり、例えば、図２２（Ｂ）に示したように、閾値電圧がＶｔｈ１からＶｔｈ２に変動（低下）する。これにより、移動度補正期間が当初の期間よりもΔｔ１+Δｔ２だけ長くなる。その結果、図２３に示したように、有機ＥＬ素子の発光時に有機ＥＬ素子に流れる電流ＩｄｓがΔＩｄｓだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、有機ＥＬ表示装置の使用期間の経過に伴って、発光輝度が低下してしまう。
【００５７】
一方、本実施の形態では、書込トランジスタＴｒ２のゲートに印加する書込パルスのパルス幅が、第１特徴量（検出信号２５Ａ）に応じて変化する。これにより、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化を低減することができる。これにより、例えば、書込パルスの印加期間の変化を低減することができる。その結果、デプレッションシフトに起因する発光輝度の低下を低減することができる。
【００５８】
＜２．変形例＞
[第１変形例]
図９は、表示装置１の一変形例の概略構成を表したものである。本変形例では、表示パネル１０が、フレーム領域１０Ｂに、２種類のダミー画素１４，１５（第１ダミー画素，第２ダミー画素）を有している点で、上記実施の形態の表示装置１の構成と相違している。そこで、以下では、上記実施の形態の表示装置１との相違点について主に説明し、上記実施の形態の表示装置１との共通点についての説明を適宜省略するものとする。
【００５９】
本変形例において、表示パネル１０は、上述したように、２種類のダミー画素１４，１５を有している。ダミー画素１４は、図１０（Ａ）に示したように、上記実施の形態の画素１１と同一の構成要素を有している。一方、ダミー画素１５は、図１０（Ｂ）に示したように、上記実施の形態の画素１１から有機ＥＬ素子１３を取り除き、有機ＥＬ素子１３のあった箇所を短絡した回路に相当する。
【００６０】
次に、本変形例におけるテーブル３３Ａの作成方法について説明する。なお、本変形例におけるテーブル３３Ａは、本変形例に係る表示装置１が出荷された後、ユーザが表示装置１を使用している間に随時、更新される。
【００６１】
本変形例に係る表示装置１において、駆動回路２０は、例えば、上記の２種類のダミー画素１４，１５に対して、パルス幅が固定の書込パルスを印加し続けるとともに、計測回路２５から出力される検出信号２５Ａをモニターする。すると、駆動回路２０は、ダミー画素１４側の検出信号２５Ａの値が徐々に低下していく様子を計測することができる。このとき、駆動回路２０は、例えば、所定の周期ごとに、ダミー画素１４に対して、検出信号２５Ａの値が初期の値と一致（またはほぼ一致）する書込パルスのパルス幅を探索する。例えば、駆動回路２０は、ダミー画素１４に対して印加する書込パルスのパルス幅をスイングさせるとともに、ダミー画素１５に対してパルス幅が固定の書込パルスを印加し続けて、ダミー画素１５側の検出信号２５Ａの値から、ダミー画素１４側の検出信号２５Ａの値を差し引いた値（差分電流値）が、初期の差分電流値と一致（またはほぼ一致）する書込パルスのパルス幅を探索する。そして、駆動回路２０は、探索により見つけたパルス幅を、差分電流値と関連付けて、メモリ３３に記録に残し、これを、パルス幅の探索のたびに実行する。駆動回路２０は、このようにして、作成したテーブル３３Ａを、パルス幅の探索のたびにメモリに追記する。
【００６２】
次に、本変形例に係る表示装置１の効果について説明する。本変形例では、書込トランジスタＴｒ２のゲートに印加する書込パルスのパルス幅が、第１特徴量（検出信号２５Ａ）に応じて変化する。これにより、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化を低減することができる。これにより、例えば、書込パルスの印加期間の変化を低減することができる。これにより、デプレッションシフトに起因する発光輝度の低下を低減することができる。
【００６３】
[変形例２]
図１１は、第２変形例に係る表示装置１における表示制御回路２１の概略構成を表したものである。本変形例では、メモリ３３が、テーブル３３Ａの他に、テーブル３３Ｂを格納している点で、上記実施の形態の表示装置１の構成と相違している。そこで、以下では、上記実施の形態の表示装置１との相違点について主に説明し、上記実施の形態の表示装置１との共通点についての説明を適宜省略するものとする。
【００６４】
テーブル３３Ｂは、図１２に示したように、電流値と、Ｖｔｈ補正パルス幅（もしくは書込トランジスタＴｒ２のオン期間）とを関係付けたものである。ここで、テーブル３３Ｂ中の電流値は、計測回路２５から入力される検出信号２５Ａと対比されるものである。
【００６５】
また、テーブル３３Ｂ中のＶｔｈ補正パルス幅とは、図１３の破線で囲んだ部分に示したＶｔｈ補正パルスの幅を指しており、より具体的には、図１４に示したように、パルスの立ち上がりの始点から、パルスの立ち下がりの終点までの期間に相当するものである。なお、図１４には、Ｖｔｈ補正パルス幅が初期値（Ｐｃ０）となっている場合が例示されている。なお、Ｖｔｈ補正パルス幅とは、例えば、図示しないが、パルスの立ち上がりの始点から、パルスの立ち下がりの始点までの期間に相当するものであってもよい。また、書込トランジスタＴｒ２のオン期間とは、図１３の破線で囲んだ部分に示したＶｔｈ補正パルスが書込トランジスタＴｒ２に印加されている時に、信号電圧Ｖｓｉｇとは無関係の固定の電圧Ｖｏｆｓが駆動トランジスタＴｒ１のゲートに書き込まれる期間を含む期間を指している。より具体的には、図１４に示したように、書込トランジスタＴｒ２のオン期間ΔＴ１とは、Ｖｔｈ補正パルスの立ち上がりにおいて波高値が書込トランジスタＴｒ２の閾値電圧と等しくなる時点から、Ｖｔｈ補正パルスの立ち下がりにおいて波高値が書込トランジスタＴｒ２の閾値電圧と等しくなる時点までの期間に相当するものである。なお、図１３、図１４には、Ｖｔｈ補正パルスが、Ｖｔｈ補正期間ΔＴ２だけでなく、Ｖｔｈ補正準備期間ΔＴ３の一部にまたがっている場合が例示されている。
【００６６】
次に、本変形例のテーブル３３Ｂの作成方法について説明する。図７は、テーブル３３Ｂ作成用の表示装置（マスター）に含まれる画素の回路構成の一例を表したものである。
【００６７】
この表示装置（マスター）において、例えば、上記の画素１１１に対して、パルス幅が固定のＶｔｈ補正パルスを印加し続けるとともに、計測回路２５から出力される検出信号２５Ａをモニターする。すると、検出信号２５Ａの値が徐々に低下していく様子を計測することができる。このとき、例えば、所定の周期ごとに、画素１１１に対して、検出信号２５Ａの値が初期の値と一致するＶｔｈ補正パルスのパルス幅を探索する。例えば、画素１１１に対して印加するＶｔｈ補正パルスのパルス幅をスイングさせ、そのときに得られた検出信号２５Ａの値が、テーブル３３Ｂ作成用の表示装置において上記の画素１１１の駆動を始めた頃（つまり初期）に得られた検出信号２５Ａの値と一致（またはほぼ一致）するＶｔｈ補正パルスのパルス幅を探索する。そして、探索により見つけたパルス幅を、検出信号２５Ａの値と関連付けて記録に残し、これを、パルス幅の探索のたびに実行する。このようにして、テーブル３３Ｂが完成する。そして、完成したテーブル３３Ｂが作業者によってメモリ３３に格納される。
【００６８】
本変形例において、コントローラ３２は、計測回路２５から入力される検出信号２５Ａと、メモリ３３内のテーブル３３Ａ，３３Ｂとを用いて、書込トランジスタＴｒ２のゲートに印加する書込パルスのパルス幅を変化させるとともに、書込トランジスタＴｒ２のゲートに印加するＶｔｈ補正パルスのパルス幅を変化させるようになっている。コントローラ３２は、書込パルスおよびＶｔｈ補正パルスのパルス幅に関する制御信号を、制御信号２１Ｃに含めて、書込線駆動回路２３に出力するようになっている。以下に、コントローラ３２によるＶｔｈ補正パルスのパルス幅の制御について説明する。
【００６９】
コントローラ３２は、検出信号２５Ａと、テーブル３３Ｂとを用いて、Ｖｔｈ補正パルスのパルス幅を設定するようになっている。より具体的には、コントローラ３２は、検出信号２５Ａと、テーブル３３Ｂとを用いて、Ｖｔｈ補正パルスに対応する書込トランジスタＴｒ２のオン期間が、書込トランジスタＴｒ２の閾値電圧に拘わらず、常に、一定となるように、Ｖｔｈ補正パルスのパルス幅を設定するようになっている。なお、実際のＶｔｈ補正パルスのパルス幅が、常に、完全に同一となっている必要はない。例えば、Ｖｔｈ補正パルスに対応する書込トランジスタＴｒ２のオン期間が、書込トランジスタＴｒ２の閾値電圧に拘わらず、常に、一定となるように、Ｖｔｈ補正パルスのパルス幅を設定した結果、実際のＶｔｈ補正パルスのパルス幅に、多少の誤差が生じていてもよい。
【００７０】
本変形例において、書込線駆動回路２３は、制御信号２１Ｃの入力に応じて、駆動対象の画素１１へ印加するパルスのパルス幅を変化させることが可能となっている。具体的には、書込線駆動回路２３は、制御信号２１Ｃの入力に応じて、映像信号２０Ａに応じた信号電圧の書込を行う時に書込トランジスタのゲートに印加するパルスのパルス幅を書込トランジスタＴｒ２の閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する特徴量（第１特徴量）に応じて変化させるようになっている。より具体的には、書込線駆動回路２３は、制御信号２１Ｃの入力に応じて、映像信号２０Ａに応じた信号電圧の書込を行う時に書込トランジスタのゲートに印加する書込パルスのパルス幅を書込トランジスタＴｒ２の閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する特徴量に応じて変化させるようになっている。
【００７１】
さらに、書込線駆動回路２３は、制御信号２１Ｃの入力に応じて、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧に近づけるＶｔｈ補正を行う時に書込トランジスタＴｒ２のゲートに印加するＶｔｈ補正パルスのパルス幅を書込トランジスタＴｒ２の閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する特徴量（第１特徴量）に応じて変化させるようになっている。より具体的には、書込線駆動回路２３は、制御信号２１Ｃの入力に応じて、Ｖｔｈ補正を行う時に書込トランジスタＴｒ２のゲートに印加するＶｔｈ補正パルスのパルス幅を書込トランジスタＴｒ２の閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する特徴量に応じて変化させるようになっている。
【００７２】
書込線駆動回路２３は、パルス幅の変化によって、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化を低減するようになっている。具体的には、書込線駆動回路２３は、書込パルス幅の変化によって、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化を低減するようになっている。さらに、書込線駆動回路２３は、Ｖｔｈ補正パルス幅の変化によって、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化を低減するようになっている。
【００７３】
ところで、Ｖｔｈ補正パルスは、書込パルスと同様、完全な矩形波ではなく、図１４に示したような鈍りを有している。そのため、実際には、書込トランジスタＴｒ２のオン期間は、書込トランジスタＴｒ２の閾値電圧に依って変動し得る。書込トランジスタＴｒ２のオン期間が変動すると、Ｖｔｈ補正が正しくできなくなり、書込トランジスタＴｒ２のゲート−ソース間電圧ＶｇｓがＶｔｈとならなくなる。その結果、有機ＥＬ素子１３の発光時に有機ＥＬ素子１３に流れる電流Ｉｄｓの大きさが変化し、それに伴って発光輝度も変化する。従って、書込トランジスタＴｒ２のオン期間は、できるだけ変動しないことが好ましい。
【００７４】
書込トランジスタＴｒ２の閾値電圧は、例えば、書込トランジスタＴｒ２のゲート−ソース間電圧に負バイアスが印加され続けることによって変化（低下）する。すなわち、書込トランジスタＴｒ２の閾値電圧特性がエンハンスメントからデプレッションにシフトする。通常、書込トランジスタＴｒ２には、有機ＥＬ素子１３の発光期間や消光期間に負バイアスが印加される。書込トランジスタＴｒ２のゲート−ソース間電圧に負バイアスが印加され続けると、つまり、書込トランジスタＴｒ２の駆動期間の経過に伴って、書込トランジスタＴｒ２の閾値電圧特性にデプレッションシフトが起こり、図１５（Ａ）に示したように、閾値電圧が徐々に低下する。そのため、Ｖｔｈ補正パルス幅が常に一定となっている場合には、書込トランジスタＴｒ２のオン期間が徐々に長くなり、有機ＥＬ素子１３の発光時に有機ＥＬ素子１３に流れる電流Ｉｄｓも徐々に小さくなるので、発光輝度も徐々に小さくなってしまう。
【００７５】
一方、本変形例では、コントローラ３２は、上述したように、Ｖｔｈ補正パルスに対応する書込トランジスタＴｒ２のオン期間が、書込トランジスタＴｒ２の閾値電圧に拘わらず、常に一定となるように、Ｖｔｈ補正パルスのパルス幅を設定するようになっている。例えば、図１４および図１５（Ａ），（Ｂ）に示したように、コントローラ３２は、書込トランジスタＴｒ２の閾値電圧の低下に従って、Ｖｔｈ補正パルスのパルス幅を徐々に狭くすることで、Ｖｔｈ補正パルスに対応する書込トランジスタＴｒ２のオン期間が常に一定となるようにしている。このようなパルス幅の調整を可能にしているのが、上述のテーブル３３Ｂである。
【００７６】
ただし、テーブル３３Ｂには、テーブル３３Ａと同様、書込トランジスタＴｒ２の閾値電圧は記述されていない。これは、書込トランジスタＴｒ２の閾値電圧の変動を計測することは容易ではないからである。本変形例では、駆動回路２０は、閾値電圧の計測の代わりに、閾値電圧に対応するか、もしくはそれとの関連性を有する特徴量を計測するようになっており、具体的には、計測回路２５を有している。
【００７７】
次に、本変形例に係る表示装置１の効果について説明する。本変形例では、書込トランジスタＴｒ２のゲートに印加する書込パルスのパルス幅が、書込トランジスタＴｒ２の閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する特徴量（具体的には検出回路２５から出力される検出信号２５Ａ）に応じて変化する。さらに、書込トランジスタＴｒ２のゲートに印加するＶｔｈ補正パルスのパルス幅が、書込トランジスタＴｒ２の閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する特徴量（具体的には検出回路２５から出力される検出信号２５Ａ）に応じて変化する。これにより、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化を低減することができる。これにより、例えば、書込パルスの印加期間の変化や、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタの閾値電圧に近づけるＶｔｈ補正の期間の変化を低減することができる。これにより、デプレッションシフトに起因する発光輝度の低下をより一層、低減することができる。
【００７８】
[第３変形例]
上記第２変形例において、表示パネル１０が、フレーム領域１０Ｂに、２種類のダミー画素１４，１５を有していてもよい。この場合には、テーブル３３Ａ，３３Ｂは、ともに、本変形例に係る表示装置１が出荷された後、ユーザが表示装置１を使用している間に随時、更新される。つまり、本変形例におけるテーブル３３Ａ，３３Ｂの作成には、ともに、テーブル３３Ａ，３３Ｂ作成用の表示装置（マスター）が用いられない。
【００７９】
本変形例では、上記変形例１と同様、書込トランジスタＴｒ２のゲートに印加する書込パルスのパルス幅が、書込トランジスタＴｒ２の閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する特徴量（具体的には検出回路２５から出力される検出信号２５Ａ）に応じて変化する。さらに、書込トランジスタＴｒ２のゲートに印加するＶｔｈ補正パルスのパルス幅が、書込トランジスタＴｒ２の閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する特徴量（具体的には検出回路２５から出力される検出信号２５Ａ）に応じて変化する。これにより、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化を低減することができる。これにより、例えば、書込パルスの印加期間の変化や、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタの閾値電圧に近づけるＶｔｈ補正の期間の変化を低減することができる。これにより、デプレッションシフトに起因する発光輝度の低下をより一層、低減することができる。
【００８０】
＜３．モジュールおよび適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００８１】
（モジュール）
上記実施の形態等の表示装置１は、例えば、図１６に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板２の一辺に、表示部１０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング制御回路２１、映像信号処理回路２２、信号線駆動回路２２、書込線駆動回路２３、電源線駆動回路２５および電流検出回路２６の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００８２】
（適用例１）
図１７は、上記実施の形態等の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等の表示装置１により構成されている。
【００８３】
（適用例２）
図１８は、上記実施の形態等の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等の表示装置１により構成されている。
【００８４】
（適用例３）
図１９は、上記実施の形態等の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等の表示装置１により構成されている。
【００８５】
（適用例４）
図２０は、上記実施の形態等の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等の表示装置１により構成されている。
【００８６】
（適用例５）
図２１は、上記実施の形態等の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等の表示装置１により構成されている。
【００８７】
以上、実施の形態およびその変形例ならびに適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００８８】
例えば、上記実施の形態等では、アクティブマトリクス駆動のための画素回路１２の構成は、上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路１２の変更に応じて、上述した信号線駆動回路２２や、書込線駆動回路２３、電源線駆動回路２５、電流検出回路２６などの他に、必要な駆動回路を追加してもよい。
【００８９】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタのゲートに印加するパルスのパルス幅を、当該書込トランジスタの閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する第１特徴量に応じて変化させるようになっている
表示装置。
（２）
前記駆動部は、前記パルス幅の変化によって、前記書込トランジスタの閾値電圧特性のデプレッションシフトに起因する前記書込トランジスタのオン期間の変化を低減するようになっている
（１）に記載の表示装置。
（３）
前記駆動部は、映像信号に応じた信号電圧の書込を行う時に前記書込トランジスタのゲートに印加する書込パルスのパルス幅を、前記第１特徴量に応じて変化させるようになっている
（１）または（２）に記載の表示装置。
（４）
前記駆動部は、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を行う時に前記書込トランジスタのゲートに印加するＶｔｈ補正パルスのパルス幅を、前記第１特徴量に応じて変化させるようになっている
（３）に記載の表示装置。
（５）
前記駆動部は、前記発光素子を流れる電流の値またはそれと対応する物理量を計測する計測部を有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値を利用して、前記書込トランジスタのゲートに印加するパルスのパルス幅を変化させるようになっている
（１）ないし（４）のいずれか１つに記載の表示装置。
（６）
前記駆動部は、前記第１特徴量と、前記書込トランジスタのゲートに印加するパルスのパルス幅またはそれに対応するか、もしくはそれとの関連性を有する第２特徴量との関係を示すテーブルを有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値と、前記テーブルとを利用して、前記書込トランジスタのゲートに印加するパルスのパルス幅を変化させるようになっている
（５）に記載の表示装置。
（７）
前記表示部は、前記表示領域の周囲にあるフレーム領域に、前記発光素子および前記画素回路と同一の構造を有する第１ダミー画素と、前記第１ダミー画素において前記発光素子を取り除くとともに前記発光素子の箇所を短絡した回路に相当する第２ダミー画素とを有し、
前記駆動部は、前記第１ダミー画素および前記第２ダミー画素を利用して、前記テーブルを更新するようになっている
（６）に記載の表示装置。
（８）
表示装置を備え、
前記表示装置は、
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタのゲートに印加するパルスのパルス幅を、当該書込トランジスタの閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する第１特徴量に応じて変化させるようになっている
電子機器。
（９）
発光素子および画素回路を表示領域に画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記書込トランジスタのゲートに印加するパルスのパルス幅を、当該書込トランジスタの閾値電圧の低下量に対応するか、もしくはそれとの関連性を有する第１特徴量に応じて変化させるステップを含む
表示装置の駆動方法。
【符号の説明】
【００９０】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１０Ｂ…フレーム領域、１１…画素、１２…画素回路、１３…有機ＥＬ素子、１４，１５，１１０…ダミー画素、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…表示制御回路、２２…信号線駆動回路２２…書込線駆動回路、２４…電源線駆動回路、２５…電流検出回路、３１…変換回路、３２…コントローラ、３３…メモリ、２２０…ＦＰＣ、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃｏｌｅｄ…素子容量、Ｃｓ…保持容量、ＣＴＬ…カソード線、ＤＴＬ…信号線、ＤＳＬ…電源線、Ｉｄｓ…電流、Ｐｃ０，Ｐｃ１…Ｖｔｈ補正パルス幅、Ｐｗ０，Ｐｗ１…μ補正パルス幅、Ｖｃｃ，Ｖｏｆｓ，Ｖｏｎ、Ｖｓｓ…電圧、Ｖｇ…ゲート電圧、Ｖｇｓ…ゲート−ソース間電圧、Ｖｏｌｅｄ…有機ＥＬ素子の電圧、Ｖｓ…ソース電圧、Ｖｔｈ０，Ｖｔｈ１…閾値電圧、Ｔｒ１…駆動トランジスタ、Ｔｒ２…書込トランジスタ、ＷＳＬ…書込線、ΔＴ１…μ補正期間、ΔＴ２…Ｖｔｈ補正期間、ΔＴ３…Ｖｔｈ補正準備期間。
【図１】
2013125173.tif 000003
【図２】
2013125173.tif 000004
【図３】
2013125173.tif 000005
【図４】
2013125173.tif 000006
【図５】
2013125173.tif 000007
【図６】
2013125173.tif 000008
【図７】
2013125173.tif 000009
【図８】
2013125173.tif 000010
【図９】
2013125173.tif 000011
【図１０】
2013125173.tif 000012
【図１１】
2013125173.tif 000013
【図１２】
2013125173.tif 000014
【図１３】
2013125173.tif 000015
【図１４】
2013125173.tif 000016
【図１５】
2013125173.tif 000017
【図１６】
2013125173.tif 000018
【図１７】
2013125173.tif 000019
【図１８】
2013125173.tif 000020
【図１９】
2013125173.tif 000021
【図２０】
2013125173.tif 000022
【図２１】
2013125173.tif 000023
【図２２】
2013125173.tif 000024
【図２３】
2013125173.tif 000025