(57)【要約】【課題】電源ラインの寄生インダクタンスと外付けしたデカップリングコンデンサの容量成分とにより生じる直列共振に伴う、電源ラインへの逆流電流の発生を抑制する。【解決手段】直列に接続されたトランジスタ部１およびトランジスタＴｒ３と、直列に接続されたトランジスタ部２およびトランジスタＴｒ４とを電源ライン間に並列に接続し、トランジスタ部１、２を、並列に接続されたトランジスタサイズの異なるトランジスタＴｒ１ａとＴｒ１ｂ、トランジスタＴｒ２ａとトランジスタＴｒ２ｂとでそれぞれ構成する。ＰＷＭ入力信号ＰＷＭがＨレベルである区間は、トランジスタＴｒ１ａ、Ｔｒ１ｂ、Ｔｒ４をオン状態、他をオフ状態としてコイル５に電流を供給し、Ｌレベルである区間は、トランジスタＴｒ１ｂ、Ｔｒ４をオン状態に維持したまま、トランジスタＴｒ１ａをオフにして、コイル５の電流を回生しつつ、逆流防止用のオフセット電流を発生させる。【選択図】          図１
2013158066.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源と第２の電源との間に直列に接続される第１の高電位側トランジスタ部および第１の低電位側トランジスタと、前記第１の電源と前記第２の電源との間に直列に接続される第２の高電位側トランジスタ部および第２の低電位側トランジスタと、を有し、前記第１の高電位側トランジスタ部および前記第１の低電位側トランジスタの接続点と前記第２の高電位側トランジスタ部および前記第２の低電位側トランジスタの接続点との間に負荷が接続されてなるＨ型ブリッジ本体と、
前記負荷の通電方向を切り換える切換信号が入力され、当該切換信号にしたがって前記第１の高電位側トランジスタ部および第２の高電位側トランジスタ部と、前記第１の低電位側トランジスタおよび第２の低電位側トランジスタとをそれぞれ駆動制御する制御回路と、を備え、
前記第１の高電位側トランジスタ部は、前記第１の電源と前記第１の低電位側トランジスタとの間に並列に接続された第１サブトランジスタおよび当該第１サブトランジスタよりもトランジスタサイズが小さい第２サブトランジスタを含んで構成され、
前記第２の高電位側トランジスタ部は、前記第１の電源と前記第２の低電位側トランジスタとの間に並列に接続された第３サブトランジスタおよび当該第３サブトランジスタよりもトランジスタサイズが小さい第４サブトランジスタを含んで構成され、
前記制御回路は、前記第１から第４サブトランジスタ、前記第１の低電位側トランジスタ、および前記第２の低電位側トランジスタの各トランジスタを、予め定めた手順で個別にオンオフ制御することを特徴とするＨ型ブリッジ回路。
【請求項２】
前記制御回路は、前記負荷への通電量をＰＷＭ制御により制御し、
前記ＰＷＭ制御におけるＰＷＭ信号がハイレベルである区間において、前記第１サブトランジスタおよび第２サブトランジスタと前記第２の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御し、または前記第３サブトランジスタおよび第４サブトランジスタと前記第１の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、
前記ＰＷＭ信号がローレベルに切り換わったとき、前記第２サブトランジスタおよび前記第２の低電位側トランジスタをオン状態に維持したまま前記第１サブトランジスタをオフ状態に切り換え、または前記第４サブトランジスタおよび前記第１の低電位側トランジスタをオン状態に維持したまま前記第３サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生させることを特徴とする請求項１記載のＨ型ブリッジ回路。
【請求項３】
前記負荷の電流を回生しつつ、前記第２サブトランジスタ、または前記第４サブトランジスタにより逆流電流防止用のオフセット電流を発生させることを特徴とする請求項２に記載のＨ型ブリッジ回路。
【請求項４】
請求項１から請求項３のうちの何れか１項に記載のＨ型ブリッジ回路を備え、
前記負荷はモータのコイルであることを特徴とするモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタなどで構成されるＨ型ブリッジ回路およびモータ駆動装置に関する。
【背景技術】
【０００２】
従来、モータなどを駆動するための回路として、モータなどのコイルに電流を供給するＨ型ブリッジ回路（フルブリッジ回路）が知られている（例えば非特許文献１参照）。
このＨ型ブリッジ回路５０は、例えば図８に示すように、Ｐチャネル型のＭＯＳトランジスタＴｒ５１およびＴｒ５２と、Ｎチャネル型のＭＯＳトランジスタＴｒ５３およびＴｒ５４とを備えている。ＭＯＳトランジスタＴｒ５１およびＴｒ５３、ＭＯＳトランジスタＴｒ５２およびＴｒ５４がそれぞれ直列に接続され、直列に接続されたＭＯＳトランジスタＴｒ５１およびＴｒ５３と、直列に接続されたＭＯＳトランジスタＴｒ５２およびＴｒ５４とが、電源ＶＤＤラインと電源ＶＳＳラインとの間に並列に接続されてなる。
【０００３】
ＭＯＳトランジスタＴｒ５１およびＴｒ５３のドレイン同士の接続部と、ＭＯＳトランジスタＴｒ５２およびＴｒ５４のドレイン同士の接続部との間に、負荷としてコイル５５が接続される。また、電源ＶＤＤラインと電源ＶＳＳラインとの間には、外付けのデカップリングコンデンサ６０が接続されている。
Ｐチャネル型のＭＯＳトランジスタＴｒ５１およびＴｒ５２のゲートには制御信号ＰＧ５１およびＰＧ５２がそれぞれ入力され、Ｎチャネル型のＭＯＳトランジスタＴｒ５３およびＴｒ５４のゲートには制御信号ＮＧ５３およびＮＧ５４がそれぞれ入力される。また、ＭＯＳトランジスタＴｒ５１〜Ｔｒ５４のそれぞれは、寄生ダイオードＤ５１〜Ｄ５４を有する。
【０００４】
次に、このような従来のＨ型ブリッジ回路５０において、負荷としてモータコイル５５を接続し、モータをＰＷＭ制御する場合の動作例について説明する。
図９および図１０は、図８に示すＨ型ブリッジ回路５０の各部の信号の波形例を示したものである。
図９および図１０において、（ａ）はモータの正転、反転を制御する切換信号の電圧値、（ｂ）はＨ型ブリッジ回路５０をＰＷＭ制御するための指令信号であるＰＷＭ入力信号ＰＷＭの電圧値を表す。（ｃ）および（ｄ）はＭＯＳトランジスタＴｒ５１、Ｔｒ５２のゲートにそれぞれ入力される制御信号ＰＧ５１、ＰＧ５２、（ｅ）および（ｆ）はＭＯＳトランジスタＴｒ５３、Ｔｒ５４のゲートにそれぞれ入力される制御信号ＮＧ５３、ＮＧ５４を表す。（ｇ）および（ｈ）はモータコイル５５の両端の電圧、すなわちＨ型ブリッジ回路５０の出力端子の電圧を表す。具体的には、ＭＯＳトランジスタＴｒ５１とＴｒ５３との接続部の電圧、およびＭＯＳトランジスタＴｒ５２とＴｒ５４との接続部の電圧をそれぞれ表す。（ｉ）は電源ＶＤＤラインからＨ型ブリッジ回路５０に供給される電流（以後、回路電流という）ＩＤＤを示す。
【０００５】
図９は、正反転制御信号である切換信号ＨＡＬＬがローレベル（以下、Ｌレベルという。）である時の波形例である。
切換信号ＨＡＬＬ（図９（ａ））がＬレベルの時、例えば、ＭＯＳトランジスタＴｒ５１には、制御信号ＰＧ５１（図９（ｃ））としてＰＷＭ入力信号ＰＷＭ（図９（ｂ））を反転した信号が入力され、ＭＯＳトランジスタＴｒ５２にはハイレベル（以下、Ｈレベルという。）の制御信号ＰＧ５２（図９（ｄ））、ＭＯＳトランジスタＴｒ５３にはＬレベルの制御信号ＮＧ５３（図９（ｅ））、ＭＯＳトランジスタＴｒ５４にはＨレベルの制御信号ＮＧ５４（図９（ｆ））がそれぞれ入力される。
【０００６】
これにより、ＭＯＳトランジスタＴｒ５１は、制御信号ＰＧ５１（図９（ｃ））の信号値に応じてオンオフが決まり、ＭＯＳトランジスタＴｒ５２およびＴｒ５３はオフとなり、Ｔｒ５４はオンとなる。
ここで、ＰＷＭ入力信号ＰＷＭ（図９（ａ））がＨレベルの時には、ＭＯＳトランジスタＴｒ５１（図９（ｃ））にはＬレベルの制御信号ＰＧ５１が入力され、ＭＯＳトランジスタＴｒ５１はオンとなる。そのため、一方の出力端子ＯＵＴ１（ＭＯＳトランジスタＴｒ５１およびＴｒ５３の共通接続部）（図９（ｇ））はＨレベルとなり、他方の出力端子ＯＵＴ２（ＭＯＳトランジスタＴｒ５２およびＴｒ５４の共通接続部）（図９（ｈ））はＬレベルとなる。すなわち、コイル５５の一端はＨレベルとなり、コイル５５の他端はＬレベルとなる。
【０００７】
このときのＨ型ブリッジ回路５０における電流経路は、図８中に破線矢印で示すように、電源ＶＤＤラインから、ＭＯＳトランジスタＴｒ５１、コイル５５、ＭＯＳトランジスタＴｒ５４、電源ＶＳＳラインを経由する経路となる。
一方、ＰＷＭ入力信号ＰＷＭ（図９（ｂ））がＬレベルの時には、ＭＯＳトランジスタＴｒ５１（図９（ｃ））にはＨレベルの制御信号ＰＧ５１が入力され、ＭＯＳトランジスタＴｒ５１はオフとなる。この時、コイル５５の一端（出力端子ＯＵＴ１（図９（ｇ）））は、Ｌレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端（出力端子ＯＵＴ２（図９（ｈ）））はＬレベルを維持する。
【０００８】
このときのＨ型ブリッジ回路５０における電流経路は、図１１中に破線矢印Ｌ１１で示すように、電源ＶＳＳライン、寄生ダイオードＤ５３、コイル５５、ＭＯＳトランジスタＴｒ５４、電源ＶＳＳラインを経由する経路となる。
また、ＰＷＭ入力信号ＰＷＭがＨレベルからＬレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ５１がオフ状態に切り換わった瞬間、電源ＶＤＤラインの寄生インダクタンス５７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続されたデカップリングコンデンサ６０の容量成分と、電源ＶＳＳラインの寄生インダクタンス５８とにより直列共振が発生し、図１１中に破線矢印Ｌ１２、Ｌ１３、およびＬ１４、Ｌ１５で示すように、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間で振動電流が流れる。このため、この振動電流により電源ＶＤＤラインへ逆流電流が流れる。
【０００９】
この時の逆流電流は図９（ｉ）に示すように、回路電流ＩＤＤが０ｍＡ以下のマイナスの値となる電流のことを指している。
電源ＶＤＤラインおよび電源ＶＳＳラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間の振動電流も流れなくなる。
【００１０】
一方、ＰＷＭ入力信号ＰＷＭがＬレベルからＨレベルに切り換わった瞬間においても、電源ＶＤＤラインの寄生インダクタンス５７とデカップリングコンデンサ６０の容量成分と、電源ＶＳＳラインの寄生インダクタンス５８とにより共振が発生し、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間で振動電流が流れるが、この場合には、ＭＯＳトランジスタＴｒ５１がオン状態であって、ＭＯＳトランジスタＴｒ５１を経由して比較的大きな回路電流ＩＤＤが流れるため、電源ＶＤＤに逆流電流が生じることはない。
【００１１】
図１０は、正反転制御信号である切換信号ＨＡＬＬがＨレベルである時の波形例を示す。切換信号ＨＡＬＬ（図１０（ａ））がＨレベルの時、ＭＯＳトランジスタＴｒ５２には、制御信号ＰＧ５２（図１０（ｄ））としてＰＷＭ入力信号（図１０（ｂ））を反転した信号が入力され、ＭＯＳトランジスタＴｒ５１にはＨレベルの制御信号ＰＧ５１（図１０（ｃ））、ＭＯＳトランジスタＴｒ５３にはＨレベルの制御信号ＮＧ５３（図１０（ｅ））、ＭＯＳトランジスタＴｒ５４にはＬレベルの制御信号ＮＧ５４（図１０（ｆ））、がそれぞれ入力される。
【００１２】
これにより、ＭＯＳトランジスタＴｒ５２は、制御信号ＰＧ５２に応じてオンオフが決まり、ＭＯＳトランジスタＴｒ５１およびＴｒ５４はオフとなり、Ｔｒ５３はオンとなる。
ここで、ＰＷＭ入力信号ＰＷＭ（図１０（ｂ））がＨレベルの時には、ＭＯＳトランジスタＴｒ５２にはＬレベルの制御信号ＰＧ５２（図１０（ｄ））が入力され、ＭＯＳトランジスタＴｒ５２はオンとなる。そのため、コイル５５の一端（出力端子ＯＵＴ２（図１０（ｈ）））はＨレベルとなり、他端（出力端子ＯＵＴ１（図１０（ｇ）））はＬレベルとなる。
【００１３】
このときのＨ型ブリッジ回路５０における電流経路は、図１２中に破線矢印で示すように、電源ＶＤＤラインから、ＭＯＳトランジスタＴｒ５２、コイル５５、ＭＯＳトランジスタＴｒ５３、電源ＶＳＳラインを経由する経路となる。
一方、ＰＷＭ入力信号ＰＷＭ（図１０（ｂ））がＬレベルの時には、ＭＯＳトランジスタＴｒ５２にはＨレベルの制御信号ＰＧ５２（図１０（ｄ））が入力され、ＭＯＳトランジスタＴｒ５２はオフとなる。この時、コイル５５の一端（出力端子ＯＵＴ２（図１０（ｈ）））はＬレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端（出力端子ＯＵＴ１（図１０（ｇ）））はＬレベルを維持する。
【００１４】
このときのＨ型ブリッジ回路５０における電流経路は、図１３中に破線矢印Ｌ２１で示すように、電源ＶＳＳライン、寄生ダイオードＤ５４、コイル５５、ＭＯＳトランジスタＴｒ５３、電源ＶＳＳラインを経由する経路となる。
また、ＰＷＭ入力信号ＰＷＭがＨレベルからＬレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ５２がオフ状態となった瞬間、電源ＶＤＤラインの寄生インダクタンス５７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続されたデカップリングコンデンサ６０の容量成分と、電源ＶＳＳラインの寄生インダクタンス５８とにより直列共振が発生し、図１３中に破線矢印Ｌ２２、Ｌ２３、およびＬ２４、Ｌ２５で示すように、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間で振動電流が流れる。電源ＶＤＤラインおよび電源ＶＳＳラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間の振動電流も流れなくなる。
つまり、この場合も、直列共振が発生すると、図１０（ｉ）に示すように、回路電流ＩＤＤに振動電流が発生し、この振動電流により電源ＶＤＤラインへ逆流電流が流れる。
【先行技術文献】
【非特許文献】
【００１５】
【非特許文献１】坂本幸夫著，「よくわかる電源ラインのＥＭＣ・ノイズ対策設計」，日刊工業新聞社，２００６年８月，ｐ１１８
【発明の概要】
【発明が解決しようとする課題】
【００１６】
前述のように、寄生インダクタンス５７、５８とデカップリングコンデンサ６０の容量成分とによる直列共振により電源ラインに逆流電流が発生した場合、次のような問題が生じる。
すなわち、ステップダウンコンバート型の電源を用いている場合、その電源は回路から電源側に電流を引くことができないため、コイルの回生電流を電源に流し込もうとすると電源の電位が上昇する。このため、上記のように逆流電流が発生した瞬間、電源ＶＤＤラインの電位が上昇する。
【００１７】
そのため、Ｈ型ブリッジ回路とその制御回路とを同じ電源で駆動させる方法をとった場合、電源ＶＤＤの上昇により制御回路に影響を及ぼす可能性がある。
直列共振の影響を小さくするためには、共振周波数をＰＷＭ周波数よりも低くすることが考えられる。このように共振周波数を低くするためには、デカップリングコンデンサ６０の容量値を大きくすればよいが、容量値の増加に伴いコンデンサの体積まで大きくなってしまい、実装に支障をきたす可能性がある。
【００１８】
そこで、本発明の目的は、上述の事情に鑑み、外付けのデカップリングコンデンサなどの容量成分と電源ラインの寄生インダクタンスとの直列共振による逆流電流の防止を図るようにしたＨ型ブリッジ回路およびモータ駆動装置を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の請求項１にかかるＨ型ブリッジ回路は、第１の電源と第２の電源との間に直列に接続される第１の高電位側トランジスタ部および第１の低電位側トランジスタと、前記第１の電源と前記第２の電源との間に直列に接続される第２の高電位側トランジスタ部および第２の低電位側トランジスタと、を有し、前記第１の高電位側トランジスタ部および前記第１の低電位側トランジスタの接続点と前記第２の高電位側トランジスタ部および前記第２の低電位側トランジスタの接続点との間に負荷が接続されてなるＨ型ブリッジ本体と、前記負荷の通電方向を切り換える切換信号が入力され、当該切換信号にしたがって前記第１の高電位側トランジスタ部および第２の高電位側トランジスタ部と、前記第１の低電位側トランジスタおよび第２の低電位側トランジスタとをそれぞれ駆動制御する制御回路と、を備え、前記第１の高電位側トランジスタ部は、前記第１の電源と前記第１の低電位側トランジスタとの間に並列に接続された第１サブトランジスタおよび当該第１サブトランジスタよりもトランジスタサイズが小さい第２サブトランジスタを含んで構成され、前記第２の高電位側トランジスタ部は、前記第１の電源と前記第２の低電位側トランジスタとの間に並列に接続された第３サブトランジスタおよび当該第３サブトランジスタよりもトランジスタサイズが小さい第４サブトランジスタを含んで構成され、前記制御回路は、前記第１から第４サブトランジスタ、前記第１の低電位側トランジスタ、および前記第２の低電位側トランジスタの各トランジスタを、予め定めた手順で個別にオンオフ制御することを特徴としている。
【００２０】
請求項２にかかるＨ型ブリッジ回路は、請求項１記載のＨ型ブリッジ回路において、前記制御回路は、前記負荷への通電量をＰＷＭ制御により制御し、前記ＰＷＭ制御におけるＰＷＭ信号がハイレベルである区間において、前記第１サブトランジスタおよび第２サブトランジスタと前記第２の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御し、または前記第３サブトランジスタおよび第４サブトランジスタと前記第１の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記ＰＷＭ信号がローレベルに切り換わったとき、前記第２サブトランジスタおよび前記第２の低電位側トランジスタをオン状態に維持したまま前記第１サブトランジスタをオフ状態に切り換え、または前記第４サブトランジスタおよび前記第１の低電位側トランジスタをオン状態に維持したまま前記第３サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生させることを特徴としている。
【００２１】
つまり、前記制御回路は、前記切換信号が第１の通電方向を指示する信号であるときには、前記ＰＷＭ制御におけるＰＷＭ信号がハイレベルである区間（第１区間）では、前記第１サブトランジスタおよび第２サブトランジスタと前記第２の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記ＰＷＭ信号がローレベルに切り換わったとき（第２区間）、前記第２サブトランジスタおよび前記第２の低電位側トランジスタをオン状態に維持したまま前記第１サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生させる。また、前記制御回路は、前記切換信号が第２の通電方向を指示する信号であるときには、前記第１区間では、前記第３サブトランジスタおよび第４サブトランジスタと前記第１の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記第２区間では、前記第４サブトランジスタおよび前記第１の低電位側トランジスタをオン状態に維持したまま前記第３サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生させる。
【００２２】
請求項３にかかるＨ型ブリッジ回路は、請求項２記載のＨ型ブリッジ回路において、前記負荷の電流を回生しつつ、前記第２サブトランジスタ、または前記第４サブトランジスタにより逆流電流防止用のオフセット電流を発生させることを特徴としている。
また、本発明の請求項４にかかるモータ駆動装置は、請求項１から請求項３のうちの何れか１項に記載のＨ型ブリッジ回路を備え、前記負荷はモータのコイルであることを特徴としている。
【発明の効果】
【００２３】
本発明によれば、Ｈ型ブリッジ回路を構成する２つの高電位側トランジスタ部を、トランジスタサイズが異なる並列に接続した２つのサブトランジスタでそれぞれ構成し、Ｈ型ブリッジ回路を構成する各トランジスタのオンオフ制御を別個に行うようにした。
このため、負荷への通電量をＰＷＭ制御する際には、高電位側トランジスタ部を構成する、トランジスタサイズがより大きなサブトランジスタと低電位側トランジスタとをＰＷＭ制御し、トランジスタサイズがより小さなサブトランジスタはオン状態とすることにより、トランジスタサイズがより小さなサブトランジスタを経由する電流経路を形成することができる。
【００２４】
そのため、トランジスタサイズがより大きなサブトランジスタが、ＰＷＭ制御によりオンオフ動作をすることに伴って、外付けのデカップリングコンデンサなどの容量成分と、電源ラインの寄生インダクタンスとにより意図しない直列共振が発生し、電源ラインと容量成分との間に振動電流が生じたとしても、トランジスタサイズがより小さなサブトランジスタを経由する電流経路を流れる電流により振動電流の逆流電流成分が打ち消されるため、電源ラインに逆流電流が発生することを抑制することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明におけるＨ型ブリッジ回路の一例を示す構成図である。
【図２】切換信号ＨＡＬＬがＬレベルの時の各部の波形の一例を示す波形図である。
【図３】切換信号ＨＡＬＬがＨレベルの時の各部の波形の一例を示す波形図である。
【図４】切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号がＨレベルの時の電流経路を示す図である。
【図５】切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号がＬレベルの時の電流経路を示す図である。
【図６】切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号がＨレベルの時の電流経路を示す図である。
【図７】切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号がＬレベルの時の電流経路を示す図である。
【図８】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号がＨレベルの時の電流経路を示す図である。
【図９】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＬレベルの時の各部の波形の一例を示す波形図である。
【図１０】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＨレベルの時の各部の波形の一例を示す波形図である。
【図１１】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号がＬレベルの時の電流経路を示す図である。
【図１２】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号がＨレベルの時の電流経路を示す図である。
【図１３】従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号がＬレベルの時の電流経路を示す図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して本発明の実施の形態を説明する。
＜Ｈ型ブリッジ回路の構成＞
図１は、本発明を適用したＨ型ブリッジ回路の一例を示す構成図である。
本実施形態におけるＨ型ブリッジ回路１０は、図１に示すように、ブリッジ回路本体１１とこのブリッジ回路本体１１を駆動制御する制御回路１２とを備え、さらにブリッジ回路本体１１の電源ＶＤＤラインと電源ＶＳＳラインとの間には、外付けのデカップリングコンデンサ６が接続されている。前記ブリッジ回路本体１１と前記制御回路１２とは、例えばワンチップ化されて、Ｈ型ブリッジ回路１０からなるＩＣで構成される。
【００２７】
ブリッジ回路本体１１は、図１に示すように、Ｐチャネル型のＭＯＳトランジスタを含んで構成されるトランジスタ部１および２と、Ｎチャネル型のＭＯＳトランジスタＴｒ３、Ｔｒ４とを備えている。
トランジスタ部１とＭＯＳトランジスタＴｒ３とが直列に接続され、この直列に接続されたトランジスタ部１およびＭＯＳトランジスタＴｒ３が、高電位側の電源ＶＤＤラインと低電位側の電源ＶＳＳラインとの間に接続される。
【００２８】
同様に、トランジスタ部２とＭＯＳトランジスタＴｒ４とが直列に接続され、この直列に接続されたトランジスタ部２およびＭＯＳトランジスタＴｒ４が、電源ＶＤＤラインと電源ＶＳＳラインとの間に接続される。
このブリッジ回路本体１１では、トランジスタ部１とＭＯＳトランジスタＴｒ３との共通接続部が出力端子ＯＵＴ１と接続され、トランジスタ部２とＭＯＳトランジスタＴｒ４との共通接続部が出力端子ＯＵＴ２と接続される。そして、出力端子ＯＵＴ１およびＯＵＴ２間に負荷としてコイル５が接続される。
【００２９】
トランジスタ部１は、図１に示すように、Ｐチャネル型のＭＯＳトランジスタＴｒ１ａと、このＭＯＳトランジスタＴｒ１ａに比較してトランジスタサイズがより小さなＰチャネル型のＭＯＳトランジスタＴｒ１ｂとから構成され、これらＭＯＳトランジスタＴｒ１ａおよびＴｒ１ｂが、電源ＶＤＤラインとＭＯＳトランジスタＴｒ３との間に並列に接続されている。なお、ＭＯＳトランジスタＴｒ１ａは寄生ダイオードＤ１ａを有し、ＭＯＳトランジスタＴｒ１ｂは寄生ダイオードＤ１ｂを有する。
【００３０】
同様に、トランジスタ部２は、図１に示すように、Ｐチャネル型のＭＯＳトランジスタＴｒ２ａと、このＭＯＳトランジスタＴｒ２ａに比較してトランジスタサイズがより小さなＰチャネル型のＭＯＳトランジスタＴｒ２ｂとから構成され、これらＭＯＳトランジスタＴｒ２ａおよび２ｂが、電源ＶＤＤラインとＭＯＳトランジスタＴｒ４との間に並列に接続されている。なお、ＭＯＳトランジスタＴｒ２ａは寄生ダイオードＤ２ａを有し、ＭＯＳトランジスタＴｒ２ｂは寄生ダイオードＤ２ｂを有する。
【００３１】
制御回路１２は、負荷であるコイル５の通電方向を切り換える切換信号ＨＡＬＬ、また、コイル５への通電量を制御するためのＰＷＭ入力信号ＰＷＭを図示しない上位装置から入力し、この切換信号ＨＡＬＬおよびＰＷＭ入力信号ＰＷＭにしたがって、各トランジスタを駆動するための制御信号を生成する。
このとき、制御回路１２は、ＭＯＳトランジスタＴｒ１ａ、Ｔｒ２ａ、Ｔｒ３およびＴｒ４を、ＭＯＳトランジスタＴｒ１ａおよびＴｒ２ａを高電位側のトランジスタ、ＭＯＳトランジスタＴｒ３およびＴｒ４を低電位側のトランジスタとする、４つのＭＯＳトランジスタおよび負荷がＨ型に接続されてなるいわゆるＨ型のブリッジ回路を構成するＭＯＳトランジスタとして駆動し、ＭＯＳトランジスタＴｒ１ｂおよびＴｒ２ｂを、オフセット電流発生用のＭＯＳトランジスタとして駆動する。具体的には、制御回路１２は、ＭＯＳトランジスタＴｒ１ａ、Ｔｒ１ｂ、Ｔｒ２ａ、Ｔｒ２ｂを駆動するための制御信号ＰＧ１ａ、ＰＧ１ｂ、ＰＧ２ａ、ＰＧ２ｂを生成する。この生成された制御信号ＰＧ１ａ、ＰＧ１ｂ、ＰＧ２ａ、ＰＧ２ｂは、それぞれ対応するＭＯＳトランジスタＴｒ１ａ、Ｔｒ１ｂ、Ｔｒ２ａ、Ｔｒ２ｂのゲートに入力される。
【００３２】
また、制御回路１２は、切換信号ＨＡＬＬにしたがって、制御信号ＮＧ３、ＮＧ４を生成する。この生成された制御信号ＮＧ３、ＮＧ４はＭＯＳトランジスタＴｒ３、Ｔｒ４の各ゲートに入力され、ＭＯＳトランジスタＴｒ３、Ｔｒ４は、この制御信号ＮＧ３、ＮＧ４に応じて駆動制御される。
【００３３】
＜動作＞
次に、図１に示すＨ型ブリッジ回路１０の動作を説明する。
ここでは、Ｈ型ブリッジ回路１０の負荷であるコイル５としてモータのコイルを接続し、モータ駆動装置を構成するＨ型ブリッジ回路１０として適用した場合について説明する。
このモータの駆動制御のために、制御回路１２にはモータの正転と逆転との動作を切り換える信号、すなわち通電方向を切り換える正反転制御信号としての切換信号ＨＡＬＬが入力されるとともに、通電量を制御するためのＰＷＭ入力信号ＰＷＭが入力される。
【００３４】
制御回路１２は、切換信号ＨＡＬＬおよびＰＷＭ入力信号ＰＷＭにしたがって、図２および図３に示すように、ＭＯＳトランジスタＴｒ１ａ、Ｔｒ１ｂ、Ｔｒ２ａ、Ｔｒ２ｂのそれぞれを駆動制御するための制御信号ＰＧ１ａ、ＰＧ１ｂ、ＰＧ２ａ、ＰＧ２ｂを生成する。
また、制御回路１２は、切換信号ＨＡＬＬにしたがって、図２および図３に示すように、ＭＯＳトランジスタＴｒ３、Ｔｒ４のそれぞれを駆動制御するための制御信号ＮＧ３、ＮＧ４を生成する。
【００３５】
図２は、切換信号ＨＡＬＬがＬレベルである場合のブリッジ回路本体１１の各部の信号波形を表し、図３は、切換信号ＨＡＬＬがＨレベルである場合の各部の信号波形を表す。
なお、図２および図３において、（ａ）は切換信号ＨＡＬＬの電圧値、（ｂ）は通電量を制御するためのＰＷＭ制御によるＰＷＭ入力信号ＰＷＭ、（ｃ）は制御信号ＰＧ１ａ、（ｄ）は制御信号ＰＧ１ｂ、（ｅ）は制御信号ＰＧ２ａ、（ｆ）は制御信号ＰＧ２ｂ、（ｇ）は制御信号ＮＧ３、（ｈ）は制御信号ＮＧ４、（ｉ）は出力端子ＯＵＴ１の電圧、（ｊ）は出力端子ＯＵＴ２の電圧、（ｋ）は電源ＶＤＤラインからブリッジ回路本体１１に供給される回路電流ＩＤＤを表す。
【００３６】
＜切換信号ＨＡＬＬがＬレベルである場合の動作＞
まず、切換信号ＨＡＬＬがＬレベルである場合の動作を説明する。
切換信号ＨＡＬＬ（図２（ａ））がＬレベルである場合には、例えばＭＯＳトランジスタＴｒ１ａには、制御信号ＰＧ１ａ（図２（ｃ））として、ＰＷＭ入力信号ＰＷＭ（図２（ｂ））の反転信号が入力される。
また、ＭＯＳトランジスタＴｒ１ｂには、Ｌレベルの制御信号ＰＧ１ｂ（図２（ｄ））、ＭＯＳトランジスタＴｒ２ａおよびＴｒ２ｂには、Ｈレベルの制御信号ＰＧ２ａ（図２（ｅ））、ＰＧ２ｂ（図２（ｆ））がそれぞれ入力される。ＭＯＳトランジスタＴｒ３には、Ｌレベルの制御信号ＮＧ３（図２（ｇ））、ＭＯＳトランジスタＴｒ４には、Ｈレベルの制御信号ＮＧ４（図２（ｈ））が入力される。
【００３７】
そのため、ＭＯＳトランジスタＴｒ１ａは制御信号ＰＧ１ａ（図２（ｃ））のレベルに応じてオンオフが決まり、ＭＯＳトランジスタＴｒ１ｂはオン、ＭＯＳトランジスタＴｒ２ａおよびＴｒ２ｂはともにオフ、ＭＯＳトランジスタＴｒ３はオフ、ＭＯＳトランジスタＴｒ４はオンとなり、出力端子ＯＵＴ１（図２（ｉ））は、ＭＯＳトランジスタＴｒ１ａのオンオフ状態に応じて電圧値が決定され、出力端子ＯＵＴ２（図２（ｊ））はＬレベルとなる。
【００３８】
ここで、ＰＷＭ入力信号ＰＷＭ（図２（ｂ））がＨレベルの場合、制御信号ＰＧ１ａ（図２（ｃ））はＬレベルとなり、ＭＯＳトランジスタＴｒ１ａはオンとなる。そのため、出力端子ＯＵＴ１（図２（ｉ））の電圧値はＨレベルとなる。この時の電流経路は、図４中に破線矢印で示すように、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ１ａおよびＴｒ１ｂの２系統、コイル５、ＭＯＳトランジスタＴｒ４、電源ＶＳＳラインを経由する経路となる。
【００３９】
逆に、ＰＷＭ入力信号ＰＷＭ（図２（ｂ））がＬレベルに切り換わると、制御信号ＰＧ１ａ（図２（ｃ））はＨレベルとなり、ＭＯＳトランジスタＴｒ１ａはオフとなる。そのため、出力端子ＯＵＴ１（図２（ｉ））は、Ｌレベル相当の電圧値よりもダイオード電圧分低下したレベルの電圧となる。
この時、ＭＯＳトランジスタＴｒ１ｂがオンであり、ＭＯＳトランジスタＴｒ１ｂに対して、電源ＶＤＤラインから電流が供給されてはいるものの、トランジスタサイズがより大きいＭＯＳトランジスタＴｒ１ａがオフに切り換わったため、コイル５は放電を開始する。そのため、この時の電流経路は図５中に破線矢印Ｌ１で示すように、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ１ｂ、コイル５、ＭＯＳトランジスタＴｒ４、電源ＶＳＳラインの経路と、破線矢印Ｌ２で示すように、電源ＶＳＳライン、寄生ダイオードＤ３、コイル５、ＭＯＳトランジスタＴｒ４、電源ＶＳＳラインの経路との、二つの電流経路となる。
【００４０】
また、制御信号ＰＧ１ａがＬレベルからＨレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ１ａがオフ状態に切り換わった瞬間に、電源ＶＤＤラインの寄生インダクタンス７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続された外付けのデカップリングコンデンサ６の容量成分と、電源ＶＳＳラインの寄生インダクタンス８とにより、直列共振が発生する。
【００４１】
この直列共振により、図５中に破線矢印Ｌ３ａ、Ｌ３ｂ、およびＬ４ａ、Ｌ４ｂで示すように、電源ＶＤＤラインとデカップリングコンデンサ６との接続部であるＡ点とデカップリングコンデンサ６との間、および電源ＶＳＳラインとデカップリングコンデンサ６との接続部であるＢ点とデカップリングコンデンサ６との間において、振動電流が発生する。
【００４２】
しかしながら、振動電流が発生しても、ＭＯＳトランジスタＴｒ１ｂがオンであり、電源ＶＤＤラインからブリッジ回路本体１１に流れる電流経路（破線矢印Ｌ１）が形成され、この電源ＶＤＤラインからブリッジ回路本体１１に流れる電流（以下、オフセット電流ともいう。）により、直列共振により発生した振動電流の逆流電流成分が打ち消されるため、電源ＶＤＤラインに逆流電流が発生することを抑制することができる。
【００４３】
つまり、図２（ｋ）に示すようにオフセット電流を供給することにより、電源ＶＤＤラインからブリッジ回路本体１１に供給される回路電流ＩＤＤは、図９（ｉ）に示す、従来の、トランジスタサイズのより小さいＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂを設けない場合に比較して、オフセット電流相当だけ増加する。そのため、ＭＯＳトランジスタＴｒ１ａのオンオフ動作に伴い、振動電流が発生したとしても、図２（ｋ）に示すように、回路電流ＩＤＤは正値の範囲の値をとる。したがって、逆流電流が発生することを防止することができる。
【００４４】
また、電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）には、図５に示すように、抵抗成分が寄生しているため、振動電流は次第に小さくなる。
これにより、電源ＶＤＤラインにおける逆流電流の発生を防止することができる。
なお、図２（ｋ）に示すように、制御信号ＰＧ１ａがＨレベルからＬレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ１ａがオン状態に切り換わった瞬間にも、同様に振動電流が発生するが、トランジスタサイズのより大きいＭＯＳトランジスタＴｒ１ａがオン状態となることにより、電源ラインＶＤＤからブリッジ回路本体１１には比較的大きな回路電流ＩＤＤが流れるため、振動電流が発生しても回路電流ＩＤＤが負値となることはなく、逆流電流が生じることはない。
【００４５】
＜切換信号ＨＡＬＬがＨレベルである場合の動作＞
次に、切換信号ＨＡＬＬがＨレベルである場合の動作を説明する。
図３に示すように、切換信号ＨＡＬＬ（図３（ａ））がＨレベルである場合には、ＭＯＳトランジスタＴｒ１ａおよびＴｒ１ｂには、ともにＨレベルの制御信号ＰＧ１ａ（図３（ｃ））、ＰＧ１ｂ（図３（ｄ））がそれぞれ入力され、ＭＯＳトランジスタＴｒ２ａにはＰＷＭ入力信号ＰＷＭ（図３（ｂ））の反転信号（図３（ｅ））が入力される。また、ＭＯＳトランジスタＴｒ２ｂにはＬレベルの制御信号ＰＧ２ｂ（図３（ｆ））、ＭＯＳトランジスタＴｒ３にはＨレベルの制御信号ＮＧ３（図３（ｇ））、ＭＯＳトランジスタＴｒ４にはＬレベルの制御信号ＮＧ４（図３（ｈ））が入力される。
【００４６】
そのため、ＭＯＳトランジスタＴｒ１ａ、Ｔｒ１ｂはオフ、ＭＯＳトランジスタＴｒ２ａは制御信号ＰＧ２ａ（図３（ｅ））のレベルに応じてオンオフが決まり、ＭＯＳトランジスタＴｒ２ｂはオン、ＭＯＳトランジスタＴｒ３はオン、ＭＯＳトランジスタＴｒ４はオフとなる。したがって、出力端子ＯＵＴ１（図３（ｉ））はＬレベルとなり、出力端子ＯＵＴ２（図３（ｊ））は、ＭＯＳトランジスタＴｒ２ａのオンオフ状態に応じて電圧値が決定される。
【００４７】
ここで、ＰＷＭ入力信号ＰＷＭ（図３（ｂ））がＨレベルの場合、制御信号ＰＧ２ａ（図３（ｅ））はＬレベルとなり、ＭＯＳトランジスタＴｒ２ａはオンとなり、出力端子ＯＵＴ２（図２（ｊ））の電圧値はＨレベルとなる。
この時の電流経路は、図６中に破線矢印で示すように、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ２ａおよびＴｒ２ｂの２系統、コイル５、ＭＯＳトランジスタＴｒ３、電源ＶＳＳラインを経由する経路となる。
【００４８】
逆に、ＰＷＭ入力信号ＰＷＭ（図３（ｂ））がＬレベルに切り換わると、制御信号ＰＧ２ａ（図３（ｅ））はＨレベルとなり、ＭＯＳトランジスタＴｒ２ａはオフとなり、出力端子ＯＵＴ２（図２（ｊ））は、Ｌレベル相当の電圧値よりもダイオード電圧分低下したレベルの電圧となる。
この時、ＭＯＳトランジスタＴｒ２ｂがオンであり、ＭＯＳトランジスタＴｒ２ｂに対して電源ＶＤＤラインから電流が供給されてはいるものの、トランジスタサイズがより大きいＭＯＳトランジスタＴｒ２ａがオフに切り換わったため、コイル５は放電を開始する。そのため、この時の電流経路は図７中に破線矢印Ｌ６で示すように、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ２ｂ、コイル５、ＭＯＳトランジスタＴｒ３、電源ＶＳＳラインの経路と、破線矢印Ｌ７で示すように、電源ＶＳＳライン、寄生ダイオードＤ４、コイル５、ＭＯＳトランジスタＴｒ３、電源ＶＳＳラインの経路との、二つの電流経路となる。
【００４９】
また、制御信号ＰＧ２ａがＬレベルからＨレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ２ａがオフ状態に切り換わった瞬間に、電源ＶＤＤラインの寄生インダクタンス７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続されたデカップリングコンデンサ６の容量成分と、電源ＶＳＳラインの寄生インダクタンス８とにより、直列共振が発生する。
【００５０】
この直列共振により、図７中に破線矢印Ｌ８ａ、Ｌ８ｂ、およびＬ９ａ、Ｌ９ｂで示すように、電源ＶＤＤラインとデカップリングコンデンサ６との接続部であるＡ点とデカップリングコンデンサ６との間、および電源ＶＳＳラインとデカップリングコンデンサ６との接続部であるＢ点とデカップリングコンデンサ６との間において振動電流が発生する。
しかしながら、振動電流が発生しても、ＭＯＳトランジスタＴｒ２ｂがオンであり、電源ＶＤＤラインからブリッジ回路本体１１に流れる電流経路（破線矢印Ｌ６）が形成され、この電源ＶＤＤラインからブリッジ回路本体１１に流れる電流（すなわちオフセット電流）により、直列共振により発生した振動電流の逆流電流成分が打ち消されるため、電源ＶＤＤラインに逆流電流が発生することを抑制することができる。
【００５１】
つまり、図３（ｋ）に示すように、オフセット電流を供給することにより、電源ＶＤＤラインからブリッジ回路本体１１に供給される回路電流ＩＤＤは、図１０（ｉ）に示す、従来の、トランジスタサイズのより小さいＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂを設けない場合に比較して、オフセット電流相当だけ増加する。そのため、ＭＯＳトランジスタＴｒ２ａのオンオフ動作に伴い、振動電流が発生したとしても、図３（ｋ）に示すように、回路電流ＩＤＤは正値の範囲の値をとる。したがって、逆流電流が発生することを防止することができる。
【００５２】
また、電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）には、図５に示すように、抵抗成分が寄生しているため、振動電流は次第に小さくなる。
したがって、切換信号ＨＡＬＬがＨレベルである場合も、電源ＶＤＤラインにおける逆流電流の発生を防止することができる。
なお、この場合も、図３（ｋ）に示すように、制御信号ＰＧ２ａがＨレベルからＬレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ２ａがオン状態に切り換わった瞬間にも、同様に振動電流が発生するが、トランジスタサイズのより大きいＭＯＳトランジスタＴｒ２ａがオン状態となることにより、電源ラインＶＤＤからブリッジ回路本体１１には比較的大きな回路電流ＩＤＤが流れるため、振動電流が発生しても回路電流ＩＤＤが負値となることはなく、逆流電流が生じることはない。
【００５３】
＜まとめ＞
以上のように、本実施形態におけるＨ型ブリッジ回路１０では、ブリッジ回路本体１１を構成する高電位側のトランジスタ部１を、トランジスタサイズのより大きいＭＯＳトランジスタＴｒ１ａと、トランジスタサイズのより小さいＭＯＳトランジスタＴｒ１ｂとを並列に接続して構成し、同様に、トランジスタ部２を、トランジスタサイズのより大きいＭＯＳトランジスタＴｒ２ａと、トランジスタサイズのより小さいＭＯＳトランジスタＴｒ２ｂとを並列に接続して構成し、トランジスタサイズのより大きいＭＯＳトランジスタＴｒ１ａ、Ｔｒ２ａをＰＷＭ制御し、トランジスタサイズのより小さなＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂを常時オンとすることで、ブリッジ回路本体１１にオフセット電流を供給する構成とした。
【００５４】
このため、電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）の寄生インダクタンス７と外付けのデカップリングコンデンサ６の容量成分とによる直列共振が発生しても、直列共振により生じる振動電流の逆流電流成分が打ち消されることによって、ＶＤＤラインに逆流電流が発生することを防止することができる。
ここで、オフセット電流供給用のＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂのトランジスタサイズは、逆流電流成分を打ち消すのに十分なオフセット電流を発生させることの可能なトランジスタサイズであればよい。つまり、図２（ｋ）および図３（ｋ）に示す回路電流ＩＤＤが、直列共振により振動電流が発生したとしても正値をとるように、トランジスタサイズを設定すればよい。例えば、Ｈ型ブリッジ回路１０に接続される回路構成などに応じて想定される逆流電流の大きさに応じて設定すればよい。
【００５５】
なお、ＰＷＭ入力信号ＰＷＭとして、低デューティのＰＷＭ信号を用いる場合がある。この場合には、ＰＷＭ入力信号ＰＷＭがＨレベルであるときに、コイル５に供給される電流量がオフセット電流量よりも小さくなることも想定される。このような場合には、例えば、オフセット電流量をより小さくするため、ＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂよりもトランジスタサイズのより小さなＴｒ１ｃ、Ｔｒ２ｃと、ＰＷＭ入力振動のデューティを検知する回路とを設け、ある任意のデューティよりも小さなデューティのＰＷＭ信号が入力された場合に、ＭＯＳトランジスタをＴｒ１ｂ、Ｔｒ２ｂからＴｒ１ｃ、Ｔｒ２ｃに切換えるような構成とすることによって、オフセット電流量を、ＰＷＭ入力信号ＰＷＭのデューティに応じて調整できるように構成しておけばよい。
【００５６】
また、上記実施の形態においては、電源ＶＤＤラインと電源ＶＳＳラインとの間に設けたデカップリングコンデンサ６の容量成分と電源ラインの寄生インダクタンスとにより直列共振が生じる場合について説明したが、デカップリングコンデンサ６により生じる直列共振に限るものではなく、電源ＶＤＤラインと電源ＶＳＳラインとの間に設けられた容量成分と電源ラインの寄生インダクタンスとの間で生じる直列共振に伴い生じる、電源ラインへの逆流電流であっても抑制することができる。
【００５７】
この場合には、電源ＶＤＤラインと電源ＶＳＳラインとの間に設けられた容量成分と電源ラインの寄生インダクタンスとによる直列共振に伴って生じる振動電流の振幅を予測し、これに基づき、オフセット電流供給用のＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂのトランジスタサイズを設定すればよい。
なお、上記実施形態において、電源ＶＤＤラインが第１の電源に対応し、電源ＶＳＳラインが第２の電源に対応し、トランジスタ部１が第１の高電位側トランジスタ部に対応し、トランジスタ部２が第２の高電位側トランジスタ部に対応し、ＭＯＳトランジスタＴｒ１ａが第１サブトランジスタに対応し、ＭＯＳトランジスタＴｒ１ｂが第２サブトランジスタに対応し、ＭＯＳトランジスタＴｒ２ａが第３サブトランジスタに対応し、ＭＯＳトランジスタＴｒ２ｂが第４サブトランジスタに対応している。また、ＭＯＳトランジスタＴｒ３が第１の低電位側トランジスタに対応し、ＭＯＳトランジスタＴｒ４が第２の低電位側トランジスタに対応し、コイル５が負荷に対応し、ブリッジ回路本体１１がＨ型ブリッジ本体に対応している。
【産業上の利用可能性】
【００５８】
本発明のＨ型ブリッジ回路およびモータ駆動装置は、家庭製品、工業用・医療用機器などの駆動源となる各種のモータの駆動装置の他に、ボイスモータなどの駆動に適用することができる。
【符号の説明】
【００５９】
１、２  トランジスタ部
５  コイル
６  デカップリングコンデンサ
１０  Ｈ型ブリッジ回路
１１  ブリッジ回路本体
１２  制御回路
Ｔｒ１ａ、Ｔｒ１ｂ、Ｔｒ２ａ、Ｔｒ２ｂ  Ｐチャネル型ＭＯＳトランジスタ
Ｔｒ３、Ｔｒ４  Ｎチャネル型ＭＯＳトランジスタ
ＯＵＴ１、ＯＵＴ２  出力端子
【図１】
2013158066.tif 000003
【図２】
2013158066.tif 000004
【図３】
2013158066.tif 000005
【図４】
2013158066.tif 000006
【図５】
2013158066.tif 000007
【図６】
2013158066.tif 000008
【図７】
2013158066.tif 000009
【図８】
2013158066.tif 000010
【図９】
2013158066.tif 000011
【図１０】
2013158066.tif 000012
【図１１】
2013158066.tif 000013
【図１２】
2013158066.tif 000014
【図１３】
2013158066.tif 000015