(57)【要約】【課題】アライメント精度良く半導体層を形成し、かつ、プロセス数を増やすことなくトランジスタの素子分離を行うことのできる薄膜トランジスタ、薄膜トランジスタの製造方法及び画像表示装置を提供する。【解決手段】薄膜トランジスタ５０は、基板１と、基板１上に形成されたゲート電極２と、基板１とゲート電極２とにわたって、これらの上に形成されたゲート絶縁体層４と、ゲート絶縁体層４上に形成された半導体層５と、半導体層５上に形成された保護層６と、ゲート絶縁体層４と半導体層５と保護層６とにわたって、これらの上に形成された、ソース電極７及びドレイン電極８と、を有し、半導体層５における、ソース電極７とドレイン電極８との間のチャネル部を流れる電流の方向の一端５ａは、ソース電極７の一端７ａと一致し、半導体層５における他端５ｂは、ドレイン電極８の一端８ａと一致している。【選択図】図１
2013084887.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたゲート電極と、
前記基板と前記ゲート電極とにわたって、これらの上に形成されたゲート絶縁体層と、
前記ゲート絶縁体層上に形成された半導体層と、
前記半導体層上に形成された保護層と、
前記ゲート絶縁体層と前記半導体層と前記保護層とにわたって、これらの上に形成された、ソース電極及びドレイン電極と、を有し、
前記半導体層における、前記ソース電極と前記ドレイン電極との間のチャネル部を流れる電流の方向の一端は、前記ソース電極の一端と一致し、
前記半導体層における他端は、前記ドレイン電極の一端と一致していることを特徴とする薄膜トランジスタ。
【請求項２】
前記半導体層は、前記ゲート電極の直上、かつ前記ゲート電極に対して水平方向に形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記半導体層は、金属酸化物を主成分とする材料からなることを特徴とする請求項１または請求項２に記載の薄膜トランジスタ。
【請求項４】
前記半導体層は、有機物を主成分とする材料からなることを特徴とする請求項１または請求項２に記載の薄膜トランジスタ。
【請求項５】
前記保護層は、前記半導体層が前記ソース電極及び前記ドレイン電極と直接接触箇所を有するように形成されていることを特徴とする請求項１から請求項４の何れか一項に記載の薄膜トランジスタ。
【請求項６】
前記ゲート絶縁体層に形成された凹部を備え、
前記半導体層は、前記凹部内の前記ゲート絶縁体層上に形成されていることを特徴とする請求項１から請求項５の何れか一項に記載の薄膜トランジスタ。
【請求項７】
前記凹部は、ストライプ状に形成されていることを特徴とする請求項６に記載の薄膜トランジスタ。
【請求項８】
前記凹部の一部は、前記ゲート電極と平行かつ前記ソース電極上に形成されていることを特徴とする請求項６または請求項７に記載の薄膜トランジスタ。
【請求項９】
前記凹部の一部は、前記ドレイン電極上に形成されていることを特徴とする請求項６から請求項８のいずれか一項に記載の薄膜トランジスタ。
【請求項１０】
前記凹部の厚さは、１０ｎｍ以上２００ｎｍ以下の範囲内であることを特徴とする請求項６から請求項９のいずれか一項に記載の薄膜トランジスタ。
【請求項１１】
複数のトランジスタが形成された薄膜トランジスタの製造方法であって、
基板上にゲート電極を形成する工程と、
前記基板と前記ゲート電極とにわたって、これらの上にゲート絶縁体層を形成する工程と、
前記ゲート絶縁体層上に半導体層を形成する工程と、
前記半導体層上に保護層を形成する工程と、
前記ゲート絶縁体層と前記半導体層と前記保護層とにわたって、これらの上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極とをエッチングすると同時に、前記保護層または前記ソース電極または前記ドレイン電極で被覆されていない前記半導体層をエッチングする工程と、を有し、
前記半導体層を形成する工程では、前記半導体層を前記複数のトランジスタに渡ってストライプ形状に形成することを特徴とする薄膜トランジスタの製造方法。
【請求項１２】
前記半導体層を形成する工程では、前記半導体層を塗布法にて形成することを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記エッチングする工程では、エッチング方法がウェットエッチングであることを特徴とする請求項１１または請求項１２に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記エッチングする工程では、エッチング方法がドライエッチングであることを特徴とする請求項１１または請求項１２に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートの何れかであることを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記ゲート絶縁体層を形成する工程後、前記ゲート絶縁体層に、ストライプ状に凹部を形成する工程を備え、
前記半導体層を形成する工程では、前記凹部内の前記ゲート絶縁体層上に前記半導体層を形成することを特徴とする請求項１１から請求項１５のいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記凹部を形成する工程では、前記凹部をドライエッチング法で形成することを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
請求項１から請求項１０の何れか一項に記載の薄膜トランジスタと、
前記ソース電極と前記ドレイン電極とにわたって、これらの上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された、前記ドレイン電極に電気的に接続された画素電極と、
前記画素電極上に形成された共通電極を含む表示媒体と、を有することを特徴とする画像表示装置。
【請求項１９】
前記表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置の何れかであることを特徴とする請求項１８に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、その製造方法及び画像表示装置に関する。
【背景技術】
【０００２】
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在半導体材料の主流はシリコン系（Ｓｉ系）であるが、フレキシブル化、軽量化、低コスト化、高性能化などの観点から酸化物半導体を用いたトランジスタ（酸化物トランジスタ）の研究が盛んになっている。一般に酸化物半導体を用いる場合、スパッタ法などの真空成膜が用いられることが多い。
【０００３】
しかし、近年では、塗布法による酸化物半導体の形成が報告されており、大面積化、印刷法の適用、プラスチック基板の利用などといった応用の可能性が広がってきている。
またその応用分野は広く、上記のような薄型、軽量のフレキシブルディスプレイに限らず、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けて塗布型酸化物トランジスタの研究は必要不可欠である。
このような理由により、現在では塗布法による酸化物半導体の研究が注目されている。
【０００４】
溶液から半導体層を形成するには、スピンコート法やディップ法、インクジェット法などの方法が挙げられる。このうち、スピンコート法やディップ法で製造されたトランジスタを複数配置したトランジスタアレイにおいては、トランジスタ素子間やトランジスタと画素電極との間の半導体層中を電流が流れやすいため、オフ状態での電流（以下、「リーク電流」ともいう。）値が大きくなり、オンオフ比が低下してしまうといった課題がある。
このため、例えば特許文献１においてはインクジェット法を用いて所望の場所に半導体層を形成することにより、トランジスタ素子の分離を実現している。また、例えば特許文献２においてはソース電極、ドレイン電極の間のチャネル部に半導体溶液を注入することによってトランジスタ素子の分離を実現している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２１００８６号公報
【特許文献２】特開２００４−８００２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２に記載の方法を用いた場合には、チャネル部に半導体溶液を注入するには隔壁の形成が必要となる為、通常のトランジスタ作製方法に加えて隔壁材料の成膜及びパターニングのプロセスを別途行わなければならないといった課題がある。
また、特許文献１、２の方法に記載の方法を用いた場合、つまり印刷法で半導体層を形成する場合には、素子特性の向上、安定化には素子分離を図る必要がある為に位置精度の良い印刷方法が求められるといった課題がある。
【０００７】
そこで、本発明は、上述の課題を鑑みてなされたものであり、位置精度の向上を図る為に半導体層を印刷法でストライプ形状に形成し、保護層を成膜してパターニングを行う。その後、ソース電極とドレイン電極とを成膜する。ソース電極とドレイン電極とをフォトリソグラフィー法にてパターニングを行う際、単素子を形成するに当たり半導体層のストライプ形状で余分な箇所をソース電極とドレイン電極とを同時にエッチングし、素子分離を図る。
このように、上記半導体層をストライプ形状に形成し、ソース電極とドレイン電極とをパターニングする際に半導体層の余分な箇所を同時にエッチングすることで、アライメント精度良く半導体層を形成し、かつトランジスタ素子の分離が実現可能な薄膜トランジスタ、薄膜トランジスタの製造方法及び画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の一態様は、基板と、前記基板上に形成されたゲート電極と、前記基板と前記ゲート電極とにわたって、これらの上に形成されたゲート絶縁体層と、前記ゲート絶縁体層上に形成された半導体層と、前記半導体層上に形成された保護層と、前記ゲート絶縁体層と前記半導体層と前記保護層とにわたって、これらの上に形成された、ソース電極及びドレイン電極と、を有し、前記半導体層における、前記ソース電極と前記ドレイン電極との間のチャネル部を流れる電流の方向の一端は、前記ソース電極の一端と一致し、前記半導体層における他端は、前記ドレイン電極の一端と一致していることを特徴とする薄膜トランジスタである。
上記態様によれば、素子分離が図られている。このため、上記態様に係る薄膜トランジスタであれば、素子分離が図られていない薄膜トランジスタと比較して、トランジスタ素子間に電流が流れにくくなるため、リーク電流値を低減することができる。よって、オンオフ比を向上させることができる。
【０００９】
また、本発明の別の態様は、前記半導体層は、前記ゲート電極の直上、かつ前記ゲート電極に対して水平方向に形成されることとしても良い。
上記態様によれば、半導体層をゲート電極の直上、かつゲート電極に対して水平方向に形成されている。
また、本発明の別の態様は、前記半導体層は、金属酸化物を主成分とする材料からなることとしても良い。
上記態様によれば、金属酸化物を主成分とする材料で半導体層を形成した場合であっても、リーク電流値を低減することができる。
【００１０】
また、本発明の別の態様は、前記半導体層は、有機物を主成分とする材料からなることとしても良い。
上記態様によれば、有機物を主成分とする材料で半導体層を形成した場合であっても、リーク電流値を低減することができる。
また、本発明の別の態様は、前記保護層は、前記半導体層が前記ソース電極及び前記ドレイン電極と直接接触箇所を有するように形成されていることとしても良い。
上記態様によれば、半導体層はソース電極及び前記ドレイン電極と直接接触することができる。このため、上記態様に係る薄膜トランジスタであれば、確実に薄膜トランジスタを動作させることができる。
【００１１】
また、本発明の別の態様は、前記ゲート絶縁体層に形成された凹部を備え、前記半導体層は、前記凹部内に形成されていることとしても良い。
また、本発明の別の態様は、前記凹部は、ストライプ状に形成されていることとしても良い。
また、本発明の別の態様は、前記凹部の一部は、前記ゲート電極と平行かつ前記ソース電極上に形成されていることとしても良い。
また、本発明の別の態様は、前記凹部の一部は、前記ドレイン電極上に形成されていることとしても良い。
【００１２】
また、本発明の別の態様は、前記凹部の厚さは、１０ｎｍ以上２００ｎｍ以下の範囲内であることとしても良い。
また、本発明の別の態様は、複数のトランジスタが形成された薄膜トランジスタの製造方法であって、基板上にゲート電極を形成する工程と、前記基板と前記ゲート電極とにわたって、これらの上にゲート絶縁体層を形成する工程と、前記ゲート絶縁体層上に半導体層を形成する工程と、前記半導体層上に保護層を形成する工程と、前記ゲート絶縁体層と前記半導体層と前記保護層とにわたって、これらの上にソース電極及びドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極とをエッチングすると同時に、前記保護層または前記ソース電極または前記ドレイン電極で被覆されていない前記半導体層をエッチングする工程と、を有し、前記半導体層を形成する工程では、前記半導体層を前記複数のトランジスタに渡ってストライプ形状に形成することを特徴とする薄膜トランジスタの製造方法である。
【００１３】
上記態様によれば、ソース電極とドレイン電極とをエッチングすると同時に、保護層またはソース電極またはドレイン電極で被覆されていない半導体層をエッチングする。このため、ソース電極とドレイン電極とをエッチングする同時に半導体層の素子分離を図ることができる。よって、上記態様に係る薄膜トランジスタの製造方法であれば、従来の製造方法と比較して、スペーサーの形成等の素子分離に要する工程の数を低減することができる。
【００１４】
さらに、上記態様によれば、半導体層をストライプ形状に形成する。このため、上記態様に係る薄膜トランジスタの製造方法であれば、従来の製造方法と比較して、印刷時のアライメント精度を向上させることができる。
また、本発明の別の態様は、前記半導体層を形成する工程では、前記半導体層を塗布法にて形成することとしても良い。
上記態様によれば、半導体層を塗布法にて形成する。このため、上記態様に係る薄膜トランジスタの製造方法であれば、半導体層を大面積で形成することができる。
【００１５】
また、本発明の別の態様は、前記エッチングする工程では、エッチング方法がウェットエッチングであることとしても良い。
上記態様によれば、被覆されていない半導体層とソース電極とドレイン電極とをウェットエッチングする。このため、上記態様に係る薄膜トランジスタの製造方法であれば、同時に半導体層とソース電極とドレイン電極とをエッチングすることができる。
また、本発明の別の態様は、前記エッチングする工程では、エッチング方法がドライエッチングであることとしても良い。
上記態様によれば、被覆されていない半導体層とソース電極とドレイン電極とをドライエッチングする。このため、上記態様に係る薄膜トランジスタの製造方法であれば、同時に半導体層とソース電極とドレイン電極とをエッチングすることができる。
【００１６】
また、本発明の別の態様は、前記塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートの何れかであることとしても良い。
上記態様によれば、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートの何れかの方法を用いて、半導体層を塗布することができる。このため、上記態様に係る薄膜トランジスタの製造方法であれば、簡単に半導体層を形成することができる。
【００１７】
また、本発明の別の態様は、前記ゲート絶縁体層を形成する工程後、前記ゲート絶縁体層に、ストライプ状に凹部を形成する工程を備え、前記半導体層を形成する工程では、前記凹部内の前記ゲート絶縁体層上に前記半導体層を形成することとしても良い。
また、本発明の別の態様は、前記凹部を形成する工程では、前記凹部をドライエッチング法で形成することとしても良い。
【００１８】
また、本発明の別の態様は、上記態様に記載の薄膜トランジスタと、前記ソース電極と前記ドレイン電極とにわたって、これらの上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された、前記ドレイン電極に電気的に接続された画素電極と、前記画素電極上に形成された共通電極を含む表示媒体と、を有することを特徴とする画像表示装置である。
上記態様によれば、上述した薄膜トランジスタを用いているので、リーク電流値を低減することができる。このため、上記態様に係る画像表示装置であれば、良好な画像を表示することができる。
【００１９】
また、本発明の別の態様は、前記表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置の何れかであることとしても良い。
上記態様によれば、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置の何れかを表示媒体としている。このため、上記態様に係る画像表示装置であれば、さらに良好な画像を表示することができる。
【発明の効果】
【００２０】
本発明によれば、塗布法にて半導体層をストライプ形状に形成した後、保護層とソース電極とドレイン電極とを形成する。そして、ソース電極とドレイン電極とをエッチングする際に、保護層またはソース電極またはドレイン電極で被覆されていない箇所の半導体層を同時にエッチングすることで、アライメント精度良く半導体層を形成し、かつ工程数増やすことなくトランジスタ素子を分離することが可能である。
【００２１】
さらに、凹部を備えた薄膜トランジスタであれば、上述の効果に加えて、ゲート絶縁膜に直接凹部を形成することで、バンク層の形成プロセスを省くことができる。更に凹部をストライプ状に形成することによって、ストライプ状の長軸方向には厳密に位置合わせをする必要がないことから、半導体形成位置の位置ズレを抑制することができる。この為、塗布法により所望の場所に半導体層の成膜を行うことができる。
更に、凹部を備えた薄膜トランジスタであれば、隔壁の形成プロセスが不要、素子分離工程の追加が不要な為、製造プロセスの簡易化を図ることが可能である。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態に係る薄膜トランジスタの構造を表す部分断面図。
【図２】本発明の実施形態に係る薄膜トランジスタの配列図。
【図３】本発明の実施形態に係る薄膜トランジスタの配列図。
【図４】素子分離を図っていない場合の薄膜トランジスタの配列図。
【図５】従来の薄膜トランジスタの構造を表す部分断面図。
【図６】従来の薄膜トランジスタを含む画像表示装置の構造を表す部分断面図。
【図７】従来の薄膜トランジスタの配列図。
【図８】従来の薄膜トランジスタの構造を表す部分断面図。
【図９】従来の薄膜トランジスタを含む画像表示装置の構造を表す部分断面図。
【図１０】本発明の第２実施形態に係る凹部を表す部分断面図。
【図１１】本発明の第２実施形態に係る薄膜トランジスタの構造を表す部分断面図。
【図１２】素子分離を図っていない場合の薄膜トランジスタの配列図。
【図１３】本発明の第２実施形態に係る薄膜トランジスタの配列図。
【発明を実施するための形態】
【００２３】
≪第１実施形態≫
（薄膜トランジスタ）
以下、本発明の実施の形態を、図面を参照しつつ説明する。なお、実施の形態において、同一構成要素には同一符号を付け、重複する説明は省略する。
なお、図１に示された、本発明の実施の形態に係る薄膜トランジスタ５０の構成は、特に限定されるものではない。
【００２４】
また、薄膜トランジスタ５０は、図３に示された薄膜トランジスタの配列図７０のＡ−Ｂの概略断面図に対応するものである。なお、薄膜トランジスタ５０は、実際には、図５に示された薄膜トランジスタ２０に示すように、キャパシタ電極３を有している。
また、薄膜トランジスタ２０は、図７に示された薄膜トランジスタの配列図４０のＡ−Ｂ−Ｃの概略断面に対応するものである。
従って、薄膜トランジスタ５０を用いた画像表示装置の概略断面図は、薄膜トランジスタの配列図７０のＡ−Ｂ−Ｃの断面、つまりは図６に示された薄膜トランジスタ３０の概略断面図と同等になる。
【００２５】
図１、３に示すように、本発明の実施の形態に係る薄膜トランジスタ５０は、基板１、ゲート電極２、ゲート絶縁体層４、半導体層５、保護層６、ソース電極７、ドレイン電極８を備えている。そして、半導体層５の端部５ａの位置とソース電極７の端部７ａの位置とは平面視で一致している。これと同様に、半導体層５の端部５ｂの位置とドレイン電極８の端部８ａの位置とは平面視で一致している。
【００２６】
本発明の実施の形態に係る基板１として、具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス及び石英等を使用することができるが、本発明ではこれらに限定されるものではない。また、これらは単独として使用してもよいが、二種以上を積層した複合の基板として使用してもよい。
【００２７】
本発明の実施の形態に係る基板１が有機物フィルムである場合には、薄膜トランジスタ５０の素子の耐久性を向上させるために透明のガスバリア層（図示せず）を形成することができる。このガスバリア層としては、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、酸化窒化ケイ素（ＳｉＯＮ）、炭化ケイ素（ＳｉＣ）及びダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるが、本発明ではこれらに限定されるものではない。また、これらのガスバリア層は２層以上積層して使用することもできる。また、このガスバリア層は有機物フィルムを用いた基板１の片面だけに形成してもよいし、両面に形成しても構わない。
【００２８】
ガスバリア層は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法及びゾル−ゲル法などを用いて形成することができるが、本発明ではこれらに限定されるものではない。
【００２９】
本発明の実施の形態に係る、ゲート電極２、キャパシタ電極３、ソース電極８及びドレイン電極９には、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ２）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）等の酸化物材料が好適に用いられる。また、この酸化物材料に不純物をドープすることも導電率を上げるために好ましい。例えば、酸化インジウムにスズやモリブデン、チタンをドープしたもの、酸化スズにアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどである。この中では特に酸化インジウムにスズをドープした酸化インジウムスズ（通称ＩＴＯ）が低い抵抗率のために特に好適に用いられる。またＡｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇなどの金属材料も好適に用いられる。また、導電性酸化物材料と低抵抗金属材料とを複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜／金属薄膜／導電性酸化物薄膜の順に積層した３層構造が特に好適に用いられる。また、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料も好適に用いることができる。また、ゲート電極２、ソース電極８及びドレイン電極９は、全て同じ材料であっても構わないし、全て違う材料であっても構わない。しかし、工程数を減らすためにソース電極８とドレイン電極９とは同一の材料であることがより望ましい。
【００３０】
上記電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、光ＣＶＤ法、ホットワイヤーＣＶＤ法、またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されるものではない。
更に、本発明の実施の形態に係る、半導体層５、ゲート電極４、そしてドレイン電極８のエッチング方法は、周知の広く使用されている従来方法でのウェットエッチング、またはドライエッチング技術を用いて行うことができる。
【００３１】
本発明の実施の形態に係るゲート絶縁体層４として用いられる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるが、これらに限定されるものではない。ゲートリーク電流を抑えるためには、ゲート絶縁体層４の抵抗率は１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。
【００３２】
ゲート絶縁体層４は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。これらのゲート絶縁体層４は、膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。
【００３３】
本発明の実施の形態に係る半導体層５としては、有機物または金属酸化物を主成分とする材料が使用できる。
有機物を主成分とする半導体材料（つまり、有機半導体材料）としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると、塗布法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。
【００３４】
有機半導体層を形成する塗布方法としては、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートなど、公知の方法を用いることができる。
【００３５】
金属酸化物を主成分とする半導体材料金属（つまり、酸化物半導体材料）としては、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）及びガリウム（Ｇａ）のうち一種類以上の元素を含む金属酸化物である、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）、酸化スズ（ＳｎＯ２）、酸化タングステン（ＷＯ）及び酸化亜鉛ガリウムインジウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などの材料が挙げられるが、本発明ではこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶とアモルファスとの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであっても構わない。
【００３６】
金属酸化物半導体層を形成する塗布方法としては、有機半導体材料の場合と同様に、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートなど、公知の方法を用いることができる。
なお、半導体層５は、図１に示されているように、ゲート電極２の直上、かつゲート電極２に対して水平方向に形成されている。
【００３７】
本発明の実施の形態に係る保護層６として用いられる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるが、これらに限定されるものではない。薄膜トランジスタに電気的影響を与えないためには、保護層６の抵抗率は１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。
【００３８】
保護層６は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。これらの保護層６は、膜の成長方向に向けて組成を傾斜したものもまた好適に用いることができる。
なお、保護層６は、図１に示されているように、半導体層５がソース電極７及びドレイン電極８と直接接触箇所を有するように形成されている。
【００３９】
次に、図６を参照して薄膜トランジスタ５０を用いた画像表示装置３０について説明する。図６に示すように、本発明の実施の形態に係る層間絶縁膜１０としては、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア及び酸化チタン等の無機材料、または、ポリメチルメタクリレート（ＰＭＭＡ）などのポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリスチレン（ＰＳ）、透明性ポリイミド、ポリエステル、エポキシ樹脂及びポリビニルフェノールなどの有機材料が挙げられるが、本発明ではこれらに限定されるものではない。層間絶縁膜１０は、ゲート絶縁体層４と同じ材料であっても構わないし、異なる材料であっても構わない。また、層間絶縁膜１０は、単層として用いても構わないし、複数の層を積層したものを用いても構わない。
【００４０】
層間絶縁膜１０は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート法、ディップコート法、スクリーン印刷法などの方法を用いて形成することができるが、本発明ではこれらに限定されるものではない。
図６に示すように、本発明の実施の形態に係る画素電極１１は、薄膜トランジスタ５０のドレイン電極８と電気的に接続していなければならない。具体的には、層間絶縁膜１０をスクリーン印刷法などの方法でパターン印刷してドレイン電極８の部分に層間絶縁膜１０を設けない方法や、層間絶縁膜１０を全面に塗布し、そのあとレーザビーム等を用いて層間絶縁膜１０に穴を空ける方法などが挙げられるが、本発明ではこれらに限定されるものではない。
【００４１】
本発明の薄膜トランジスタ５０に組み合わせる表示要素１２としては、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置などが挙げられる。
なお、本願の「表示媒体」は、この表示要素１２に対応するものである。
以上のように、本実施形態に係る薄膜トランジスタ５０であれば、素子分離が図られている。このため、素子分離が図られていない薄膜トランジスタと比較して、トランジスタ素子間に電流が流れにくくなるので、リーク電流値を低減することができる。よって、オンオフ比を向上させることができる。
【００４２】
＜実施例＞
本発明者は、塗布法にて半導体層５をストライプ形状に形成した後、ソース電極７とドレイン電極８とをエッチングする際、保護層６またはソース電極７またはドレイン電極８で被覆されていない箇所の半導体層５を同時にエッチングして素子分離を行った画像表示装置を作製した。
また、塗布法にて半導体層５をストライプ形状に形成した後、保護層６を成膜し、半導体層５がソース電極７とドレイン電極８と接触するビアを形成し、それ以外は半導体層５が保護層６に被覆されており、ソース電極７とドレイン電極８とをエッチングする際に半導体層５が同時にエッチングされずにストライプ形状のまま残っている、素子分離を行っていない画像表示装置も作製した。
【００４３】
上記２つの画像表示装置の具体的な製造方法を以下で説明する。
（薄膜トランジスタ５０の製造方法）
基板１上に、ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、感光性フォトレジストを塗布後、露光し、現像液により現像を行った。現像後、塩酸によりエッチングを行い、剥離液により感光型フォトレジストを剥離し、ＩＴＯのパターニングを行い、ゲート電極２及びキャパシタ電極３を形成した（以下、上述した手法を「フォトリソグラフィー法」ともいう）。
【００４４】
次に、ＲＦマグネトロンスパッタ法により基板１と接するＳｉＯＮからなるゲート絶縁体層４（膜厚４００ｎｍ）を成膜した。次に、Ｉｎ−Ｚｎ−Ｏ系酸化物溶液をフレキソ印刷法によりストライプ形状に（膜厚４０ｎｍ）形成することで、半導体層５を形成した。形成後、４００℃、３０分間ホットプレートにてアニール処理を施した。さらにＲＦマグネトロンスパッタ法によりＳｉＯＮからなる保護層６（膜厚８０ｎｍ）を成膜した。半導体層５とソース電極７、そして半導体層５とドレイン電極８は、それぞれ電気的に接触している必要があるため、半導体層５の一部に接触箇所を確保して、保護層６が残るように感光性フォトレジストを塗布後、露光し、現像液により現像を行った。
【００４５】
現像後、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により保護層６を形成した。ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、ソース電極７とドレイン電極８とをフォトリソグラフィー法によりパターニングした。この際、保護層６またはソース電極７またはドレイン電極８で被覆されていない半導体層９（図２を参照）のエッチングも同時に行い、素子分離を図った。
【００４６】
更に、スピンコート法によりエポキシ樹脂からなる層間絶縁膜１０（膜厚３μｍ）を形成し、フォトリソグラフィー法によりドレイン電極８と画素電極１１との接触箇所となる開口部を形成した。形成後、ＤＣマグネトロンスパッタリング法によりＩＴＯを膜厚１００ｎｍに成膜し、所望の形状にパターニングを行い、画素電極１１として薄膜トランジスタ５０を作製した。作製した薄膜トランジスタ５０上に、表示要素１２として電気泳動方式電子ペーパー前面板を貼り付け、画像表示装置３０（詳細構造は、本発明の実施形態に係る薄膜トランジスタ５０の配列図の一部７０を参照）を作製した。
【００４７】
（比較例に係る薄膜トランジスタの製造方法）
基板１上に、ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、感光性フォトレジストを塗布後、露光し、現像液により現像を行った。現像後、塩酸によりエッチングを行い、剥離液により感光型フォトレジストを剥離し、ＩＴＯのパターニングを行い、ゲート電極２及びキャパシタ電極３を形成した（以下、上述した手法を「フォトリソグラフィー法」ともいう）。
【００４８】
次に、ＲＦマグネトロンスパッタ法により基板１と接するＳｉＯＮからなるゲート絶縁体層４（膜厚４００ｎｍ）を成膜した。次に、Ｉｎ−Ｚｎ−Ｏ系酸化物溶液をフレキソ印刷法によりストライプ形状に（膜厚４０ｎｍ）形成することで、半導体層５を形成した。形成後、４００℃、３０分間ホットプレートにてアニール処理を施した。さらにＲＦマグネトロンスパッタ法によりＳｉＯＮからなる保護層６（膜厚８０ｎｍ）を成膜した。半導体層５とソース電極７、そして半導体層５とドレイン電極８は、それぞれ電気的に接触している必要があるため、半導体層５との接触箇所のみに保護層６にビアを形成できるように感光性フォトレジストを塗布後、露光し、現像液により現像を行った。
【００４９】
現像後、ＲＩＥにより保護層６を形成した。ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、ソース電極７とドレイン電極８とをフォトリソグラフィー法によりパターニングした。この際、半導体層５は保護層６またはソース電極７またはドレイン電極８で全て被覆されている為、ソース電極７とドレイン電極８をエッチングしても半導体層５がエッチングされることはなく、素子分離を図っていない素子を作製した。
【００５０】
更に、スピンコート法によりエポキシ樹脂からなる層間絶縁膜１０（膜厚３μｍ）を形成し、フォトリソグラフィー法によりドレイン電極８と画素電極１１との接触箇所となる開口部を形成した。形成後、ＤＣマグネトロンスパッタリング法によりＩＴＯを膜厚１００ｎｍに成膜し、所望の形状にパターニングを行い、画素電極１１として薄膜トランジスタを作製した。作製した薄膜トランジスタ上に、表示要素１２として電気泳動方式電子ペーパー前面板を貼り付け、画像表示装置３０（詳細構造は、従来の実施形態に係る薄膜トランジスタの配列図の一部８０を参照）を作製した。
【００５１】
画像表示装置３０（詳細構造は、本発明の実施形態に係る薄膜トランジスタ５０の配列図の一部７０を参照）を駆動した結果、アライメント精度良く半導体層を形成することができ、なおかつ素子分離を図っている為、良好な画像を表示することができた。
ストライプ形状のまま素子分離を図らなかった半導体層５を採用した画像表示装置３０（詳細構造は、従来の実施形態に係る薄膜トランジスタの配列図の一部８０を参照）において駆動した結果、半導体層５を介してリーク電流が増加し、素子分離を図った場合と比較して画像表示は不良であった。
【００５２】
以上のように、本実施形態に係る薄膜トランジスタ５０の製造方法であれば、塗布法にて半導体層５をストライプ形状に形成して、保護層６とソース電極７とドレイン電極８とを形成後、ソース電極７とドレイン電極８とをエッチングする際に、保護層６またはソース電極７またはドレイン電極８で被覆されていない箇所の半導体層５を同時にエッチングすることができる。このため、アライメント精度良く半導体層を形成し、かつ工程数増やすことなくトランジスタ素子の分離が可能となった。その結果、良好な画像表示装置を作製することができた。
【００５３】
≪第２実施形態≫
塗布型酸化物トランジスタの技術分野では、塗布型酸化物半導体材料のみならず、電極材料には溶液分散型ナノ金属粒子、半導体には有機半導体、絶縁材料には有機高分子等の溶媒に可溶または分散可能な材料を用いることが提案されている。また、インクジェット、スピンコートやフレキソ印刷等の塗布方式を用いた方法が数多く報告されるようになってきている。これによりプロセスの低温化、高速化、低コスト化が実現可能となってきている。
【００５４】
半導体を溶液から塗布する場合、溶媒に可溶にするための置換基を有する有機半導体や酸化物半導体の分散液や前駆体溶液などが用いられ、ソース電極、ドレイン電極に挟まれたチャネル部を覆うように塗布、乾燥することで半導体が形成される。半導体溶液を塗布する際には、溶液が所望の場所のみに塗布できるようにチャネル部に開口部を作ったバンク層を用いて、開口部の窪みに溶液が溜まるようにする方法を用いることができる（特開２００５−１４２４７４号公報を参照）。
【００５５】
しかしながら、チャネル部のみに矩形あるいは円形等の開口部を有するバンク層を用いる場合、精度良くチャネル部にバンク層の開口部を合わせる必要がある。特に印刷法を用いてバンク層を形成する時、塗工面積が大きくなったり、画素解像度が高くなるのにしたがい、開口部とチャネル部の位置にずれが生じたりする問題があった。更に、バンク層を形成する為のプロセスを別途設ける必要があった。
本発明の第２実施形態は、上記課題をも解決できるものである。
【００５６】
以下、本発明の実施の形態を、図面を参照しつつ説明する。なお、第１実施形態と同様に、本実施の形態において、同一構成要素には同一符号を付け、重複する説明は省略する。
なお、本発明の実施の形態に係る薄膜トランジスタ１２０の構成は特に限定されない。
図１１に示すように、本発明の実施の形態に係る薄膜トランジスタ１２０は、基板１、ゲート電極２、キャパシタ電極３、ゲート絶縁体層４、半導体層５、保護膜６、ソース電極７、ドレイン電極８、更にはストライプ状に形成された凹部１４を含んで構成されている。
【００５７】
また、本発明の実施の形態に係る画像表示装置は、層間絶縁膜１０、画素電極１１、表示要素１２を含んで構成されている。
なお、本発明の実施の形態に係る基板１、ゲート電極２、キャパシタ電極３、ゲート絶縁体層４、半導体層５、保護膜６、ソース電極７、ドレイン電極８、層間絶縁膜１０、画素電極１１、表示要素１２の材質等は、上述の第１実施形態に係るそれらの材質等と同一である。そして、それらの詳細については第１実施形態にて説明している。よって、本実施形態では、第１実施形態と重複する部分についての説明は省略する。
【００５８】
また、本発明の実施の形態に係る基板１、ゲート電極２、キャパシタ電極３、ゲート絶縁体層４、半導体層５、保護膜６、ソース電極７、ドレイン電極８、層間絶縁膜１０、画素電極１１、表示要素１２の形成方法等は、上述の第１実施形態に係るそれらの形成方法等と同一である。そして、それらの詳細については第１実施形態にて説明している。よって、本実施形態では、第１実施形態と重複する部分についての説明は省略する。
【００５９】
本発明の実施の形態に係る薄膜トランジスタ１２０及び薄膜トランジスタ１２０を用いた画像表示装置は、ゲート絶縁体層４に形成された凹部１４を備えている。図１０、図１１、図１２及び図１３に示すように、本発明の実施の形態に係る薄膜トランジスタ１１０、１２０、１３０及び１４０に備わる凹部１４は、ゲート電極２と平行、かつソース電極７及びドレイン電極８上に設けられている。この凹部１４は、従来のドライエッチング技術を用いて、ゲート電極２の直上に位置するゲート絶縁体層４に直接形成されている。
【００６０】
凹部１４の厚さは、１０ｎｍ以上２００ｎｍ以下の範囲内である。凹部１４の厚さが１０ｎｍ未満であると、凹部１４内に形成される半導体層５の膜厚が薄すぎて抵抗値が高くなってしまう。また、凹部１４の厚さが２００ｎｍを超えると、凹部１４内に形成される半導体層５の膜厚が厚すぎて抵抗値が低くなってしまう。よって、凹部１４の厚さが上記範囲内であれば、凹部１４内に形成される半導体層５は半導体としての機能を果たす。
【００６１】
＜実施例＞
本発明者は、ゲート絶縁体層上に直接凹部を形成し、塗布法により半導体層を成膜した画像表示装置と、ゲート絶縁体層上に別途隔壁を形成し、塗布法により半導体層を成膜した画像表示装置を作製し、両者の特性の関係について検討した。
また、本発明者は、ゲート絶縁体層４の材料として酸化窒化ケイ素（ＳｉＯＮ）を、半導体層５の材料としてＩｎ−Ｚｎ−Ｏ系酸化物を、隔壁１３材料としてポリイミドを用いて画像表示装置を作製した。
【００６２】
基板１上に、ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、感光性フォトレジストを塗布後、露光し、現像液により現像を行った。現像後、塩酸によりエッチングを行い、剥離液により感光型フォトレジストを剥離し、ＩＴＯのパターニングを行い、ゲート電極２及びキャパシタ電極３を形成した（以下、上述の手法を「フォトリソグラフィー法」ともいう）。
【００６３】
次に、ＲＦマグネトロンスパッタ法により基板１と接するＳｉＯＮからなるゲート絶縁体層４（膜厚４００ｎｍ）を成膜した。成膜後、感光性フォトレジストを塗布後、露光し、現像液により現像を行った。現像後、反応性イオンエッチング（以下、「ＲＩＥ」ともいう）によりゲート電極２の直上に離間して、ゲート絶縁膜４に直接凹部１４（エッチング量４０ｎｍ）を形成した。
【００６４】
次に、Ｉｎ−Ｚｎ−Ｏ系酸化物溶液をインクジェット法により凹部１４に直接注入した（膜厚４０ｎｍ）。注入後、４００℃、３０分間ホットプレートにてアニール処理を施した。さらにＲＦマグネトロンスパッタ法によりＳｉＯＮからなる保護膜６（膜厚８０ｎｍ）を成膜した。半導体層５とソース電極７及び半導体層５とドレイン電極８は、それぞれ電気的に接触している必要があるため、半導体層５の中央部のみに保護膜６が残るように感光性フォトレジストを塗布後、露光し、現像液により現像を行った。
【００６５】
現像後、ＲＩＥにより保護膜６を形成した。ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、その膜をパターニングすることでソース電極７とドレイン電極８を形成した（図１２を参照）。ソース電極７とドレイン電極８をパターニングして形成する際、保護膜６とソース電極７とドレイン電極８で被覆されていない半導体層５を同時にエッチングした（図１３を参照）。
【００６６】
更に、スピンコート法によりエポキシ樹脂からなる層間絶縁膜１０（膜厚３μｍ）を形成し、フォトリソグラフィー法によりドレイン電極８と画素電極１１との接触箇所となる開口部を形成した。その後、ＤＣマグネトロンスパッタリング法によりＩＴＯを膜厚１００ｎｍに成膜し、所望の形状にパターニングを行い、画素電極１１として薄膜トランジスタ１３０を作製した。作製した薄膜トランジスタ１３０上に、表示要素１２として電気泳動方式電子ペーパー前面板を貼り付け、実施例に係る画像表示装置を作製した。
【００６７】
＜比較例１＞
基板１上に、ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、フォトリソグラフィー法により、ゲート電極２及びキャパシタ電極３を形成した。
次に、ＲＦマグネトロンスパッタ法により基板１と接するＳｉＯＮからなるゲート絶縁体層４（膜厚２００ｎｍ）を成膜した。
続いて、隔壁１３の形成を行った。隔壁１３を形成するために、東レ社製、フォトニース、商品名「ＤＬ−１０００」で表示されるポジ型感光性ポリイミドを全面スピンコートした。感光性ポリイミドは、隔壁１３の高さを４０ｎｍとするように約４０ｎｍの厚さで塗布した。次に、全面に塗布した感光性ポリイミドに対し、フォトリソグラフィー法により露光、現像を行い、ゲート絶縁膜４上に配置される隔壁１３を形成した。隔壁１３のパターンは２３０℃、３０分間オーブンにて焼成を行った。
【００６８】
次に、Ｉｎ−Ｚｎ−Ｏ系酸化物溶液をインクジェット法により凹部に直接注入した（膜厚４０ｎｍ）。注入後、ホットプレートにて４００℃でアニール処理を施した。さらにＲＦマグネトロンスパッタ法によりＳｉＯＮからなる保護膜６（膜厚８０ｎｍ）を成膜した。半導体層５とソース電極７及び半導体層５とドレイン電極８は、それぞれ電気的に接触している必要があるため、半導体層５の中央部のみに保護膜６が残るように感光性フォトレジストを塗布後、露光し、現像液により現像を行った。
【００６９】
現像後、ＲＩＥにより保護膜６を形成した。ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、その膜をパターニングすることでソース電極７とドレイン電極８を形成した。ソース電極７とドレイン電極８を形成する際、保護膜６とソース電極７とドレイン電極８で被覆されていない半導体層５を同時にエッチングした。
【００７０】
更に、スピンコート法によりエポキシ樹脂からなる層間絶縁膜１０（膜厚３μｍ）を形成し、フォトリソグラフィー法によりドレイン電極８と画素電極１１との接触箇所となる開口部を形成した。その後、ＤＣマグネトロンスパッタリング法によりＩＴＯを膜厚１００ｎｍに成膜し、所望の形状にパターニングを行い、画素電極１１として薄膜トランジスタ９０を作製した。作製した薄膜トランジスタ９０上に、表示要素１２として電気泳動方式電子ペーパー前面板を貼り付け、比較例１に係る画像表示装置を作製した。
比較例１に係る画像表示装置及び実施例に係る画像表示装置を駆動した結果、隔壁１３を設けなかった実施例に係る画像表示装置においても隔壁１３を設けた比較例１に係る画像表示装置と同等の良好な画像表示を行うことができた。
【００７１】
＜比較例２＞
基板１上に、ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、フォトリソグラフィー法により、ゲート電極２及びキャパシタ電極３を形成した。
次に、ＲＦマグネトロンスパッタ法により基板１と接するＳｉＯＮからなるゲート絶縁体層４（膜厚２００ｎｍ）を成膜した。
続いて、隔壁１３の形成を行った。隔壁１３を形成するために、東レ社製、フォトニース、商品名「ＤＬ−１０００」で表示されるポジ型感光性ポリイミドを全面スピンコートした。感光性ポリイミドは、隔壁１３の高さを４０ｎｍとするように約４０ｎｍの厚さで塗布した。次に、全面に塗布した感光性ポリイミドに対し、フォトリソグラフィー法により露光、現像を行い、ゲート絶縁膜４上に配置される隔壁１３を形成した。隔壁１３のパターンは２３０℃、３０分間オーブンにて焼成を行った。
【００７２】
次に、Ｉｎ−Ｚｎ−Ｏ系酸化物溶液をインクジェット法により凹部に直接注入した（膜厚４０ｎｍ）。注入後、ホットプレートにて４００℃でアニール処理を施した。さらにＲＦマグネトロンスパッタ法によりＳｉＯＮからなる保護膜６（膜厚８０ｎｍ）を成膜した。半導体層５とソース電極７及び半導体層５とドレイン電極８は、それぞれ電気的に接触している必要があるため、半導体層５の中央部のみに保護膜６が残るように感光性フォトレジストを塗布後、露光し、現像液により現像を行った。
【００７３】
現像後、ＲＩＥにより保護膜６を形成した。ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、その膜をパターニングすることでソース電極７とドレイン電極８を形成した。ソース電極７とドレイン電極８を形成する際、保護膜６とソース電極７とドレイン電極８で被覆されていない半導体層５をエッチングしないでソース電極７とドレイン電極８を形成した。
【００７４】
更に、スピンコート法によりエポキシ樹脂からなる層間絶縁膜１０（膜厚３μｍ）を形成し、フォトリソグラフィー法によりドレイン電極８と画素電極１１との接触箇所となる開口部を形成した。その後、ＤＣマグネトロンスパッタリング法によりＩＴＯを膜厚１００ｎｍに成膜し、所望の形状にパターニングを行い、画素電極１１として薄膜トランジスタ９０を作製した。作製した薄膜トランジスタ９０上に、表示要素１２として電気泳動方式電子ペーパー前面板を貼り付け、比較例２に係る画像表示装置を作製した。
【００７５】
＜比較例３＞
ゲート絶縁体層４の凹部１４の厚さを８ｎｍ、半導体層５の厚さを８ｎｍになるように作製した以外は、実施例１と全く同様に画像表示装置を作製した。そして、これを比較例３に係る画像表示装置とした。
比較例３に係る画像表示装置を駆動した結果、半導体層５の膜厚が薄すぎた為に薄膜トランジスタとしての機能を果たさず、良好な画像表示を行うことできなかった。
【００７６】
＜比較例４＞
ゲート絶縁体層４の凹部１４の厚さを２１０ｎｍ、半導体層５の厚さを２１０ｎｍになるように作製した以外は、実施例と全く同様に画像表示装置を作製した。そして、これを比較例４に係る画像表示装置とした。
比較例４に係る画像表示装置を駆動した結果、半導体層５の膜厚が厚すぎた為に薄膜トランジスタとしての機能を果たさず、良好な画像表示を行うことできなかった。
【００７７】
＜比較例５＞
ゲート絶縁体層４の凹部１４の厚さを２００ｎｍ、半導体層５の厚さを２００ｎｍになるように作製した以外は、実施例と全く同様に画像表示装置を作製した。そして、これを比較例５に係る画像表示装置とした。
比較例５に係る画像表示装置を駆動した結果、実施例に係る画像表示装置と同様に良好な画像表示を行うことできた。
【００７８】
以上のように、本実施形態に係る薄膜トランジスタ及びその薄膜トランジスタの製造方法であれば、ゲート絶縁膜４上に直接ストライプ状に凹部１４を設けることで、従来の画像表示装置よりも隔壁１３の作製プロセスを省け、かつ、精度良く塗布法により半導体溶液を所望の場所に形成し、トランジスタ素子分離を行うことができた。結果として、本願の課題の解決に加え、さらに、安定した特性を示す薄膜トランジスタの製造プロセスの簡易化を図ることができた。
【符号の説明】
【００７９】
１…基板
２…ゲート電極
３…キャパシタ電極
４…ゲート絶縁体層
５…半導体層
５ａ…半導体層の端部
５ｂ…半導体層の端部
６…保護層
７…ソース電極
７ａ…ソース電極の端部
８…ドレイン電極
８ａ…ドレイン電極の端部
９…保護層、ソース電極、ドレイン電極に被覆されていない半導体層
１０…層間絶縁膜
１１…画素電極
１２…表示要素
１３…隔壁
１４…凹部
２０…薄膜トランジスタ。
３０…画像表示装置。
４０…薄膜トランジスタの配列図の一部。
５０…薄膜トランジスタ。
６０…薄膜トランジスタの配列図の一部。
７０…薄膜トランジスタの配列図の一部。
８０…薄膜トランジスタの配列図の一部。
９０…薄膜トランジスタ。
１００…画像表示装置。
１１０…薄膜トランジスタの一部。
１２０…薄膜トランジスタ。
１３０…薄膜トランジスタの配列図の一部。
１４０…薄膜トランジスタの配列図の一部。
【図１】
2013084887.tif 000003
【図２】
2013084887.tif 000004
【図３】
2013084887.tif 000005
【図４】
2013084887.tif 000006
【図５】
2013084887.tif 000007
【図６】
2013084887.tif 000008
【図７】
2013084887.tif 000009
【図８】
2013084887.tif 000010
【図９】
2013084887.tif 000011
【図１０】
2013084887.tif 000012
【図１１】
2013084887.tif 000013
【図１２】
2013084887.tif 000014
【図１３】
2013084887.tif 000015