(57)【要約】【課題】  生成する画像中のノイズを抑制するとともに容易に製造することが可能な固体撮像素子やその製造方法を提供する。【解決手段】  転送トランジスタ３は、ｐ型の基板１０と、基板１０中に形成され光電変換によって生じた電子を蓄積するｎ型の受光部２１と、基板１０中に形成される受光部２１よりもｎ型不純物の濃度が高いｎ型の浮遊拡散領域４と、基板１０上に設けられる絶縁層３１と、絶縁層３１上かつ少なくとも受光部２１及び浮遊拡散領域４の間に設けられるｎ型のゲート電極３２と、を備える。ゲート電極３２は、浮遊拡散領域４側ほどｎ型不純物の濃度が高く、受光部２１側ほどｎ型不純物の濃度が低い。【選択図】  図２
2013084834.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体から成る基板と、
前記基板中に形成され、光電変換によって生じた電荷を蓄積する、前記第１導電型とは異なる第２導電型の半導体から成る受光部と、
前記基板中に形成され、前記第２導電型の半導体から成り、前記受光部よりも前記第２導電型の不純物の濃度が高い浮遊拡散領域と、
前記基板上に設けられる絶縁層と、
前記絶縁層上かつ少なくとも前記受光部及び前記浮遊拡散領域の間に設けられる前記第２導電型のゲート電極と、を備え、
前記ゲート電極は、前記浮遊拡散領域側ほど前記第２導電型の不純物の濃度が高く、前記受光部側ほど前記第２導電型の不純物の濃度が低いことを特徴とする固体撮像素子。
【請求項２】
前記ゲート電極は、前記受光部側の第１領域と、前記浮遊拡散領域側であり前記第２導電型の不純物の濃度が前記第１領域よりも高い第２領域と、を備えることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記ゲート電極の前記第２領域に対して電気的に接続されるコンタクトプラグを、
さらに備えることを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
前記ゲート電極の、前記第２導電型の不純物の濃度が、１×１０１６ｃｍ−３以上５×１０２０ｃｍ−３以下の範囲内であることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項５】
前記ゲート電極が、ポリシリコンから成ることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像素子。
【請求項６】
第１導電型の半導体から成る基板上に絶縁層を形成し、当該絶縁層上にゲート電極を形成するゲート電極形成ステップと、
前記ゲート電極の一方の端部側となる前記基板内の領域に、前記第１導電型とは異なる第２導電型の不純物を注入することで、光電変換によって生じた電荷を蓄積する受光部を形成する受光部形成ステップと、
前記ゲート電極の他方の端部側となる前記基板内の領域に、前記受光部よりも前記第２導電型の不純物の濃度が高くなるように前記第２導電型の不純物を注入することで、浮遊拡散領域を形成する浮遊拡散領域形成ステップと、
前記ゲート電極に、前記浮遊拡散領域側ほど前記第２導電型の不純物の濃度が高く、前記受光部側ほど前記第２導電型の不純物の濃度が低くなるように、前記第２導電型の不純物を注入するゲート電極不純物注入ステップと、
を備えることを特徴とする固体撮像素子の製造方法。
【請求項７】
前記ゲート電極不純物注入ステップが、
前記受光部側の第１領域に、前記第２導電型の不純物を注入する第１領域不純物注入ステップと、
前記浮遊拡散領域側の第２領域に、前記第１領域不純物注入ステップで前記第１領域に注入される前記第２導電型の不純物の濃度よりも高くなるように、前記第２導電型の不純物を注入する第２領域不純物注入ステップと、
を備えることを特徴とする請求項６に記載の固体撮像素子の製造方法。
【請求項８】
前記第１領域不純物注入ステップと前記受光部形成ステップとを同時に行う第１注入方法と、
前記第２領域不純物注入ステップと前記浮遊拡散領域形成ステップとを同時に行う第２注入方法と、
の少なくとも一方を実行することを特徴とする請求項７に記載の固体撮像素子の製造方法。
【請求項９】
前記ゲート電極の前記第２領域に対して電気的に接続されるコンタクトプラグを形成する、コンタクトプラグ形成ステップを、
さらに備えることを特徴とする請求項７または８に記載の固体撮像素子の製造方法。
【請求項１０】
前記ゲート電極不純物注入ステップの終了後に熱処理を行う熱処理ステップを、
さらに備えることを特徴とする請求項６〜９のいずれか１項に記載の固体撮像素子の製造方法。
【請求項１１】
前記熱処理ステップが８００℃以上で熱処理を行うものであることを特徴とする請求項１０に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサに代表される固体撮像素子に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサなどの固体撮像素子が、デジタルビデオカメラやデジタルスチルカメラなどの撮像装置だけでなく、携帯電話やＰＤＡ（Personal Digital Assistant）などの撮像機能を備えた様々な電子機器に搭載されている。また、このような固体撮像素子には、生成する画像中のノイズを低減して画質を向上することが、求められている。
【０００３】
当該ノイズの原因の１つとして、例えば暗電流がある。暗電流は、基板及び絶縁層の界面における界面準位などに捕獲された電荷（例えば、電子）が放出されることで生じ、画像中に白点が生じる原因となる。暗電流は、界面準位から放出される電荷を打ち消すことで解消することができるが、打ち消すための電荷（例えば、正孔）を発生させるためには所定の電位（例えば、負電位）が別途必要になるため、固体撮像素子の構成が複雑化したり、消費電力が大きくなったりするなどの問題が生じる。
【０００４】
そこで、例えば特許文献１では、暗電流を成す電子を打ち消すための正孔を、ゲート電極に負電位を印加することなく発生させるＣＭＯＳイメージセンサが、提案されている。このＣＭＯＳイメージセンサについて、図面を参照して説明する。図９及び図１０は、従来のＣＭＯＳイメージセンサに備えられる転送トランジスタを示す模式的な断面図である。なお、図９は、転送トランジスタの非導通状態を示すものであり、図１０は、転送トランジスタの導通状態を示すものである。また、図１０には、導通状態における転送トランジスタのポテンシャルを示すグラフを併せて表示している。
【０００５】
図９及び図１０に示すように、従来のＣＭＯＳイメージセンサの転送トランジスタ１００は、ｐ型（ｐ−ｗｅｌｌ）半導体から成る基板１０１と、基板１０１内の領域であり光電変換によって生成した電子を一時的に蓄積するｎ型（ｎ）半導体から成る受光部１０２と、基板１０１内の領域であり受光部１０２上に形成されて基板１０１よりもｐ型不純物の濃度が高いｐ型（ｐ＋）半導体から成るピニング領域１０３と、基板１０１内の領域であり受光部１０２よりもｎ型不純物の濃度が高いｎ型（ｎ＋）半導体から成る浮遊拡散領域１０４と、基板１０１の上面に形成される絶縁層１０５と、絶縁層１０５上かつ受光部１０２と浮遊拡散領域１０４との間に形成されるゲート電極１０６と、ゲート電極１０６上に形成されるシリサイド層１０７と、ゲート電極１０６の受光部１０２側に形成されるサイドウォール１０８と、ゲート電極１０６の浮遊拡散領域１０４側に形成されるサイドウォール１０９と、基板１０１内の領域でありサイドウォール１０９の直下に形成されて浮遊拡散領域１０４よりもｎ型不純物の濃度が低いｎ型（ｎ−）半導体から成る低濃度領域１１０と、を備える。
【０００６】
転送トランジスタ１００のゲート電極１０６は、ポリシリコンから成り、受光部１０２側の領域１０６ａがｐ型（ｐ＋）半導体から成り、浮遊拡散領域１０４側の領域１０６ｂがｎ型（ｎ＋）半導体から成っている。
【０００７】
図９に示すように、この転送トランジスタ１００を非導通状態にするべく、シリサイド層１０７に０Ｖの電位を印加すると、ゲート電極１０６における領域１０６ａ下となる基板１０１の表面に、暗電流を成す電子を打ち消す正孔ｈが集められる。そのため、転送トランジスタ１００は、非導通状態でシリサイド層１０７に負電位を印加することなく、暗電流を低減することができる。
【０００８】
また、図１０に示すように、転送トランジスタ１００を導通状態にするべく、シリサイド層１０７に正電位＋Ｖを印加すると、ゲート電極１０６における領域１０６ａ及び領域１０６ｂの双方に正電位が供給され、受光部１０２から浮遊拡散領域１０４にかけて単調減少するポテンシャルが形成される。そのため、転送トランジスタ１００は、導通状態において、受光部１０２から浮遊拡散領域１０４へ効率良く電子ｅを読み出すことができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１６６６０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述の転送トランジスタ１００では、ゲート電極１０６が、導電型が異なる２つの領域１０６ａ，１０６ｂから成る。そのため、当該２つの領域１０６ａ，１０６ｂのそれぞれに対して電気的に接続する導電性の層（シリサイド層１０７）を、別途設ける必要がある。さらに、ゲート電極１０６の２つの領域１０６ａ，１０６ｂに対して、導電型が異なる２種類の不純物を別々に注入する必要がある。したがって、必然的に工程数が増加して、製造工程が煩雑化したり、必要な材料及び器具（例えば、フォトマスクなど）の種類が増加することで高コスト化したりするため、問題となる。
【００１１】
さらに、シリサイド層１０７は、導電型が異なる２つの領域１０６ａ，１０６ｂのそれぞれに対して電気的に接続する必要があるため、ゲート電極１０６上の全面を覆うように設けられる。このシリサイド層１０７の形成には金属元素が必要であるが、当該金属元素は、基板１０１内にまで拡散するなど固体撮像素子を汚染し得る。したがって、当該汚染によって、固体撮像素子が生成する画像中に白点などのノイズが発生するため、問題となる。
【００１２】
そこで、本発明は、生成する画像中のノイズを抑制するとともに容易に製造することが可能な固体撮像素子やその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明は、第１導電型の半導体から成る基板と、
前記基板中に形成され、光電変換によって生じた電荷を蓄積する、前記第１導電型とは異なる第２導電型の半導体から成る受光部と、
前記基板中に形成され、前記第２導電型の半導体から成り、前記受光部よりも前記第２導電型の不純物の濃度が高い浮遊拡散領域と、
前記基板上に設けられる絶縁層と、
前記絶縁層上かつ少なくとも前記受光部及び前記浮遊拡散領域の間に設けられる前記第２導電型のゲート電極と、を備え、
前記ゲート電極は、前記浮遊拡散領域側ほど前記第２導電型の不純物の濃度が高く、前記受光部側ほど前記第２導電型の不純物の濃度が低いことを特徴とする固体撮像素子を提供する。
【００１４】
この固体撮像素子では、ゲート電極下において、受光部側ほど大きく浮遊拡散領域側ほど小さいポテンシャルが形成される。そのため、ゲート電極下に発生する電荷が、当該ポテンシャルの傾斜に沿って浮遊拡散領域に流れ込み易くなる。したがって、受光部に電荷を蓄積する際（受光部及び浮遊拡散領域間を非導通にする際）に、ゲート電極下の暗電流を成す電荷を、効率良く浮遊拡散領域へ排除することが可能になる。なお、浮遊拡散領域に排除された電荷は、浮遊拡散領域のリセットによって、浮遊拡散領域から外部へ排除される。このように、この固体撮像素子では、図９に示す固体撮像素子とは異なる方法で、暗電流を低減する。
【００１５】
さらに、この傾斜したポテンシャルは、ゲート電極に第２導電型の不純物を注入するだけで形成可能である。そのため、ゲート電極への不純物の注入に伴う工程数の増加を、抑制することが可能になる。したがって、製造工程の煩雑化や高コスト化を抑制することができる。さらに、この固体撮像素子では、ゲート電極上の全面を覆う導電性の層（例えば、図９及び図１０に示したシリサイド層１０７）を設ける必要がない。そのため、当該導電性の層に含まれる金属元素等による汚染を、抑制することが可能になる。
【００１６】
さらに、上記特徴の固体撮像素子であって、前記ゲート電極は、前記受光部側の第１領域と、前記浮遊拡散領域側であり前記第２導電型の不純物の濃度が前記第１領域よりも高い第２領域と、を備えると、好ましい。
【００１７】
この固体撮像素子では、ゲート電極への第２導電型の不純物の注入を、２つの工程で行うことが可能である。そのため、ゲート電極への不純物の注入に伴う工程数の増加を、抑制することが可能になる。さらに、第１領域及び受光部に対して同時に第２導電型の不純物を注入したり、第２領域及び浮遊拡散領域に対して同時に第２導電型の不純物を注入したりすることで、工程数を増加させることなく、ゲート電極へ第２導電型の不純物を注入することが可能になる。
【００１８】
さらに、上記特徴の固体撮像素子であって、前記ゲート電極の前記第２領域に対して電気的に接続されるコンタクトプラグを、さらに備えると、好ましい。
【００１９】
この固体撮像素子では、コンタクトプラグを介して第２領域に電位を印加し、さらに第２領域を介して第１領域にも電位を印加する。そのため、第２領域に対してコンタクトプラグを電気的に接続するだけで、第１領域及び第２領域の双方に電位を印加することが可能になる。
【００２０】
さらに、上記特徴の固体撮像素子であって、前記ゲート電極の、前記第２導電型の不純物の濃度が、１×１０１６ｃｍ−３以上５×１０２０ｃｍ−３以下の範囲内であると、好ましい。
【００２１】
さらに、上記特徴の固体撮像素子であって、前記ゲート電極が、ポリシリコンから成ると、好ましい。
【００２２】
また、本発明の固体撮像素子の製造方法は、第１導電型の半導体から成る基板上に絶縁層を形成し、当該絶縁層上にゲート電極を形成するゲート電極形成ステップと、
前記ゲート電極の一方の端部側となる前記基板内の領域に、前記第１導電型とは異なる第２導電型の不純物を注入することで、光電変換によって生じた電荷を蓄積する受光部を形成する受光部形成ステップと、
前記ゲート電極の他方の端部側となる前記基板内の領域に、前記受光部よりも前記第２導電型の不純物の濃度が高くなるように前記第２導電型の不純物を注入することで、浮遊拡散領域を形成する浮遊拡散領域形成ステップと、
前記ゲート電極に、前記浮遊拡散領域側ほど前記第２導電型の不純物の濃度が高く、前記受光部側ほど前記第２導電型の不純物の濃度が低くなるように、前記第２導電型の不純物を注入するゲート電極不純物注入ステップと、を備えることを特徴とする。
【００２３】
この固体撮像素子の製造方法では、ゲート電極下において受光部側ほど大きく浮遊拡散領域側ほど小さいポテンシャルが形成される固体撮像素子を、製造することができる。当該固体撮像素子は、ゲート電極下に発生する電荷が、当該ポテンシャルの傾斜に沿って浮遊拡散領域に流れ込み易くなっている。したがって、当該固体撮像素子は、受光部に電荷を蓄積する際（受光部及び浮遊拡散領域間を非導通にする際）に、ゲート電極下の暗電流を成す電荷を、効率良く浮遊拡散領域へ排除することが可能である。なお、浮遊拡散領域に排除された電荷は、浮遊拡散領域のリセットによって、浮遊拡散領域から外部へ排除される。このように、この固体撮像素子の製造方法によって得られる固体撮像素子では、図９に示す固体撮像素子とは異なる方法で、暗電流を低減する。
【００２４】
さらに、この固体撮像素子の製造方法では、ゲート電極に第２導電型の不純物を注入するだけで、上記の傾斜したポテンシャルを形成する。そのため、ゲート電極への不純物の注入に伴う工程数の増加を、抑制することが可能になる。したがって、製造工程の煩雑化や高コスト化を抑制することができる。さらに、この固体撮像素子の製造方法では、ゲート電極上の全面を覆う導電性の層（図９及び図１０に示したシリサイド層１０７）を設けない。そのため、当該導電性の層に含まれる金属元素等による汚染を、抑制することが可能になる。
【００２５】
さらに、上記特徴の固体撮像素子の製造方法であって、前記ゲート電極不純物注入ステップが、
前記受光部側の第１領域に、前記第２導電型の不純物を注入する第１領域不純物注入ステップと、
前記浮遊拡散領域側の第２領域に、前記第１領域不純物注入ステップで前記第１領域に注入される前記第２導電型の不純物の濃度よりも高くなるように、前記第２導電型の不純物を注入する第２領域不純物注入ステップと、を備えると、好ましい。
【００２６】
この固体撮像素子の製造方法では、ゲート電極不純物注入ステップを、２つの工程で行うことが可能になる。そのため、ゲート電極への第２導電型の不純物の注入に伴う工程数の増加を、抑制することが可能になる。
【００２７】
さらに、上記特徴の固体撮像素子の製造方法であって、前記第１領域不純物注入ステップと前記受光部形成ステップとを同時に行う第１注入方法と、
前記第２領域不純物注入ステップと前記浮遊拡散領域形成ステップとを同時に行う第２注入方法と、の少なくとも一方を実行すると、好ましい。
【００２８】
この固体撮像素子の製造方法では、浮遊拡散領域や受光部への第２導電型の不純物の注入に併せて、ゲート電極にも第２導電型の不純物を注入する。そのため、工程数を増加させることなく、ゲート電極へ第２導電型の不純物を注入することが可能になる。
【００２９】
さらに、上記特徴の固体撮像素子の製造方法であって、前記ゲート電極の前記第２領域に対して電気的に接続されるコンタクトプラグを形成する、コンタクトプラグ形成ステップを、さらに備えると、好ましい。
【００３０】
この固体撮像素子の製造方法では、第２領域に対してコンタクトプラグを電気的に接続するだけで、第１領域及び第２領域の双方に電位を印加し得る固体撮像素子を、製造することができる。
【００３１】
さらに、上記特徴の固体撮像素子の製造方法であって、前記ゲート電極不純物注入ステップの終了後に熱処理を行う熱処理ステップを、さらに備えると、好ましい。
【００３２】
上述の図９及び図１０に示した転送トランジスタ１００では、ゲート電極１０６に導電型の異なる２つの領域１０６ａ，１０６ｂが隣接して形成される。そのため、それぞれの領域１０６ａ，１０６ｂに含まれる不純物の拡散による補償を防止する必要があることから、熱処理が制約されて不純物の活性化が不十分になるなど、種々の問題が生じる。しかしながら、上記特徴の固体撮像素子の製造方法では、ゲート電極に１種類の不純物を注入するだけであるため、熱処理により不純物が拡散しても、濃度勾配が緩やかになるだけである。したがって、この固体撮像素子の製造方法では、熱処理等の制約を無くす（または低減する）ことが可能である。
【００３３】
さらに、上記特徴の固体撮像素子の製造方法であって、前記熱処理ステップが８００℃以上で熱処理を行うものであると、好ましい。
【００３４】
なお、上述した第１導電型及び第２導電型は、ｐ型及びｎ型である。例えば、基板を成す半導体がｐ型であれば、受光部を成す半導体はｎ型である。また例えば、基板を成す半導体がｎ型であれば、受光部を成す半導体はｐ型である。また、「基板を成す半導体の導電型」とは、「基板の素子構造が形成される部分の導電型」であり、基板全体の導電型を示す場合に限られず、ウェルの導電型を示す場合も当然に含まれる。
【発明の効果】
【００３５】
上記特徴の固体撮像素子及び上記特徴の製造方法により製造される固体撮像素子は、電荷の蓄積時に生じる暗電流を低減することができるため、生成する画像中のノイズを抑制することが可能である。さらに、当該固体撮像素子は、転送トランジスタのゲート電極に１種類の不純物を注入するものであるため、容易に製造することが可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係る固体撮像素子に備えられる１つの画素回路の概略構成例について示す回路図。
【図２】本発明の実施形態に係る固体撮像素子に備えられる転送トランジスタの構造の一例を示す模式的な断面図。
【図３】ポリシリコンに注入するｐ型不純物及びｎ型不純物の濃度と仕事関数との関係を示すグラフ。
【図４】非導通状態における転送トランジスタのポテンシャルを示すグラフ。
【図５】導通状態における転送トランジスタのポテンシャルを示すグラフ。
【図６】図２に示す転送トランジスタの製造方法の一例を示す模式的な断面図。
【図７】図２に示す転送トランジスタの製造方法の一例を示す模式的な断面図。
【図８】フォトレジストの開口領域の位置の一例を示す転送トランジスタの上面図。
【図９】従来のＣＭＯＳイメージセンサに備えられる転送トランジスタの非導通状態を示す模式的な断面図。
【図１０】従来のＣＭＯＳイメージセンサに備えられる転送トランジスタの導通状態を示す模式的な断面図。
【発明を実施するための形態】
【００３７】
＜画素回路の概略＞
最初に、本発明の実施形態に係る固体撮像素子（ＣＭＯＳイメージセンサ）に備えられる１つの画素回路の概略構成例及び概略動作例について、図面を参照して説明する。図１は、本発明の実施形態に係る固体撮像素子に備えられる１つの画素回路の概略構成例について示す回路図である。
【００３８】
図１に例示する画素回路１は、アノードが接地されるとともに光電変換によって電子を生成するフォトダイオード２と、フォトダイオード２のカソードにソースが接続される転送トランジスタ３と、転送トランジスタ３のドレインに接続される浮遊拡散領域４と、ソースが浮遊拡散領域４に接続されドレインに電源電位ＶＤＤが供給されるリセットトランジスタ５と、ドレインに電源電位ＶＤＤが供給されゲート電極が浮遊拡散領域４に電気的に接続されるソースフォロアトランジスタ６と、ソースフォロアトランジスタ６のソースにドレインが接続される選択トランジスタ７と、選択トランジスタ７のソースが接続される信号線８と、を備える。
【００３９】
図１に例示する画素回路１は、画素回路１を構成するそれぞれの素子がｐ型の基板上に形成され、フォトダイオード２が光電変換で生成した電子を蓄積する領域（受光部、詳細は後述）がｎ型、転送トランジスタ３、リセットトランジスタ５、ソースフォロアトランジスタ６及び選択トランジスタ７のそれぞれにおいて形成されるチャネルがｎ型である。なお、「ｐ型の基板」とは、「素子構造が形成される部分がｐ型である基板」を意味しており、全体がｐ型である基板のみに限られず、一部がｐ型である基板（例えば、全体がｎ型である基板にｐ型不純物を注入することで部分的にｐ型のウェルを形成した基板）も当然に含まれる。ただし、以下では説明の簡略化のために、基板の全体がｐ型であるかのように図示及び説明する。
【００４０】
また、基板の材料として、シリコンを用いることができる。この場合、ｐ型不純物として、ホウ素などを用いることができる。またこの場合、ｎ型不純物として、リンやヒ素などを用いることができる。さらに、これらの不純物は、例えばイオン注入などの方法を適用することで、基板内に注入することができる。なお、以下では説明の具体化のために、不純物の注入がイオン注入によって行われる場合について例示する。
【００４１】
次に、図１を参照して、画素回路１の概略動作例について説明する。まず、フォトダイオード２に光が入射すると、光電変換によって電子及び正孔が発生し、電子がｎ型の受光部に蓄積される。このとき、転送トランジスタ３は、ゲート電極にローレベルの電位が印加されることで非導通状態になっている。
【００４２】
その後、転送トランジスタ３のゲート電極にハイレベルの電位が印加されると、転送トランジスタ３が導通状態になることで、フォトダイオード２の受光部に蓄積された電子が浮遊拡散領域４に読み出される。これにより、浮遊拡散領域４の電位が、フォトダイオード２から読み出された電子の数（即ち、入射した光の量）に応じた電位になる。
【００４３】
ただし、フォトダイオード２から浮遊拡散領域４に電子が読み出される前に、リセットトランジスタ５のゲート電極にハイレベルの電位が印加されてリセットトランジスタ５が導通状態になることで、浮遊拡散領域４が所定の電位に設定（リセット）されているものとする。これにより、フォトダイオード２から電子が読み出された後の浮遊拡散領域４の電位が、当該所定の電位から、読み出された電子の数に応じた大きさだけ低下する。
【００４４】
そして、選択トランジスタ７のゲート電極にハイレベルの電位が印加されて、選択トランジスタ７が導通状態になると、ソースフォロアトランジスタ６は、ゲート電極に印加される浮遊拡散領域４の電位による信号を増幅する。ソースフォロアトランジスタ６によって増幅された信号は、選択トランジスタ７を介して信号線８に出力される。
【００４５】
＜転送トランジスタの構造＞
次に、上述した画素回路１に備えられる転送トランジスタ３の構造の一例について、図面を参照して説明する。図２は、本発明の実施形態に係る固体撮像素子に備えられる転送トランジスタの構造の一例を示す模式的な断面図である。
【００４６】
図２に示すように、転送トランジスタ３は、ｐ型（ｐ−ｗｅｌｌ）半導体から成る基板１０と、基板１０内の領域であり転送トランジスタ３のソースに相当するｎ型（ｎ−）半導体から成る受光部２１と、基板１０内の領域であり受光部２１上に形成されて基板１０よりもｐ型不純物の濃度が高いｐ型（ｐ＋）半導体から成るピニング領域２２と、基板１０内の領域であり転送トランジスタ３のドレインに相当し受光部２１よりもｎ型不純物の濃度が高いｎ型（ｎ＋）半導体から成る浮遊拡散領域４と、基板１０上に設けられる絶縁層３１と、絶縁層３１上に設けられるゲート電極３２と、ゲート電極３２の受光部２１側に形成される第１サイドウォール３３と、ゲート電極３２の浮遊拡散領域４側に形成される第２サイドウォール３４と、基板１０内の領域であり第１サイドウォール３３の直下に形成されてピニング領域２２よりもｐ型不純物の濃度が低いｐ型（ｐ−）半導体から成る第１低濃度領域３５と、基板１０内の領域であり第２サイドウォール３４の直下に形成されて浮遊拡散領域４よりもｎ型不純物の濃度が低いｎ型（ｎ−）半導体から成る第２低濃度領域３６と、基板１０の上面に形成される層間絶縁膜１１と、層間絶縁膜１１中に形成されるとともにゲート電極３２に対して電気的に接続するゲート電極用コンタクトプラグ１２と、層間絶縁膜１１中に形成されるとともに浮遊拡散領域４に対して電気的に接続する浮遊拡散領域用コンタクトプラグ１３と、を備える。
【００４７】
ゲート電極３２は、少なくとも受光部２１と浮遊拡散領域４との間に設けられ、例えばポリシリコンから成る。また、ゲート電極３２は、浮遊拡散領域４側ほどｎ型不純物の濃度が高く、受光部２１側ほどｎ型不純物の濃度が低くなっている。換言すると、ゲート電極３２のｎ型不純物の濃度勾配は、浮遊拡散領域４側から受光部２１側にかけて単調減少している。また例えば、ゲート電極３２内のｎ型不純物の濃度は、１×１０１６ｃｍ−３以上５×１０２０ｃｍ−３以下の範囲内で変動している。
【００４８】
詳細については後述するが、このようなゲート電極３２は、浮遊拡散領域４側の第２領域３２ｂが受光部２１側の第１領域３２ａよりもｎ型不純物の濃度が大きくなるように、ゲート電極３２に対してｎ型不純物を注入することで得られる。なお、ゲート電極用コンタクトプラグ１２は、ゲート電極３２の浮遊拡散領域４側の第２領域３２ｂに対して、電気的に接続される。
【００４９】
次に、図３を参照して、ゲート電極３２の特性について説明する。図３は、ポリシリコンに注入するｐ型不純物及びｎ型不純物の濃度と仕事関数との関係を示すグラフである。なお、図中のｐ型不純物の濃度と仕事関数との関係を示すグラフは、ｎ型不純物を注入して成る本例のゲート電極３２に直接関係するものではない。しかしながら、後述のように、ｎ型不純物に代えてｐ型不純物をゲート電極３２に注入することも可能であり、その場合は当該グラフが関係する。なお、図３に示すグラフは、例えば特開２００１−１５６２８８号公報の図２として開示されている。 
【００５０】
図３に示すように、ゲート電極３２を成すポリシリコンのｎ型不純物の濃度を大きくすると、仕事関数が小さくなるため、ゲート電極３２下のポテンシャルが小さくなる。したがって、ゲート電極３２のｎ型不純物の濃度勾配を、上述のように浮遊拡散領域４側から受光部２１側にかけて単調減少させると、ゲート電極３２下のポテンシャルはその反対となり、受光部２１側から浮遊拡散領域４側にかけて単調減少するように傾斜する。
【００５１】
次に、転送トランジスタ３の動作の一例について、図面を参照して説明する。図４は、非導通状態における転送トランジスタのポテンシャルを示すグラフであり、図５は、導通状態における転送トランジスタのポテンシャルを示すグラフである。
【００５２】
図４に示すように、転送トランジスタ３が非導通状態のとき、ゲート電極３２下のポテンシャルが、受光部２１の底よりも大きくなる。そのため、光電変換によって生成されて受光部２１に蓄積される電子ｅは、浮遊拡散領域４に読み出されない。
【００５３】
さらに、転送トランジスタ３が非導通状態のとき、ゲート電極３２下において、例えば基板１０と絶縁層３１との界面から、暗電流を成す電子ｅが放出され得る。しかしながら、上述のようにゲート電極３２下のポテンシャルは、受光部２１側から浮遊拡散領域４側にかけて単調減少するように傾斜しているため、暗電流を成す電子ｅを、効率良く浮遊拡散領域４に排除することが可能である。またこのとき、上述のようにリセットトランジスタ５が導通状態であるため、浮遊拡散領域４に排除した電子ｅを、リセットトランジスタ５を介して浮遊拡散領域４から排除することが可能である。
【００５４】
一方、図５に示すように、転送トランジスタ３が導通状態のとき、ゲート電極３２下のポテンシャルが、受光部２１の底よりも小さくなる。そのため、光電変換によって生成されて受光部２１に蓄積された電子ｅが、浮遊拡散領域４に読み出される。このとき、上述のようにゲート電極３２下のポテンシャルは、受光部２１側から浮遊拡散領域４側にかけて単調減少するように傾斜しているため、受光部２１に蓄積されていた電子ｅを、効率良く浮遊拡散領域４に読み出すことが可能である。
【００５５】
上記の傾斜したポテンシャルは、ゲート電極３２にｎ型導電型の不純物を注入するだけで形成可能である。そのため、ゲート電極３２への不純物の注入に伴う工程数の増加を、抑制することが可能になる。したがって、製造工程の煩雑化や高コスト化を抑制することができる。
【００５６】
さらに、本例の転送トランジスタ３では、ゲート電極３２上の全面を覆う導電性の層（例えば、図９及び図１０に示したシリサイド層１０７）を設ける必要がない。そのため、当該導電性の層に含まれる金属元素等による汚染を、抑制することが可能になる。
【００５７】
以上のように、本発明の実施形態に係る固体撮像素子では、電子ｅの蓄積時に生じる暗電流を低減することができるため、生成する画像中のノイズを抑制することが可能である。
【００５８】
＜転送トランジスタの製造方法＞
次に、上述した転送トランジスタ３の製造方法の一例について、図面を参照して説明する。図６及び図７は、図２に示す転送トランジスタの製造方法の一例を示す模式的な断面図である。なお、図６及び図７は、図２に示した断面と同じ部分の断面を示すものであり、図６（ａ）、図６（ｂ）、図６（ｃ）、図７（ａ）、図７（ｂ）、図７（ｃ）の順番で、転送トランジスタ３の製造工程が進行する様子を示している。
【００５９】
最初に、図６（ａ）に示すように、シリコンから成る基板１０にｐ型不純物を注入することで、ｐ型の基板１０を得る。次に、図６（ｂ）に示すように、基板１０の上面に、酸化シリコン（ＳｉＯ２）から成る絶縁層３１を形成し、さらにその上面に、ポリシリコンから成るゲート電極３２を形成する。例えば、絶縁層３１は、基板１０を酸化することで形成する。また例えば、ゲート電極３２は、ＣＶＤ（Chemical Vapor Deposition）法などにより形成する。このとき、絶縁層３１及びゲート電極３２を構成しない、酸化シリコン及びポリシリコンから成るそれぞれの膜の不要部分については、エッチング等によって除去する。また、ゲート電極３２の膜厚は、例えば２００ｎｍ程度である。
【００６０】
次に、図６（ｃ）に示すように、ゲート電極３２の受光部２１側の第１領域３２ａの直上と、受光部２１の直上とを除いて、フォトレジストＲ１を形成する。さらに、当該フォトレジストＲ１をマスクとして、ｎ型不純物のイオン注入を行う。これにより、ゲート電極３２の受光部２１側の第１領域３２ａと、受光部２１との双方に、同時にｎ型不純物が注入される。このとき、例えば１×１０１２ｃｍ−２以上１×１０１３ｃｍ−２以下のドーズ量で、イオン注入を行う。なお、図６及び後述する図８に示すように、受光部２１を形成する領域上に、フォトレジストＲ１の一部をオーバーラップさせてもよい。また、フォトレジストＲ１は、このｎ型不純物の注入後に除去する。
【００６１】
次に、図７（ａ）に示すように、ゲート電極３２及び基板１０を酸化するなどして、ゲート電極３２の受光部２１側及び浮遊拡散領域４側に、第１サイドウォール３３及び第２サイドウォール３４を形成する。このとき、第１サイドウォール３３及び第２サイドウォール３４を構成しない、酸化シリコンから成る膜の不要部分については、エッチング等によって除去する。
【００６２】
次に、図７（ｂ）に示すように、ゲート電極３２の受光部２１側の第１サイドウォール３３の直上と、受光部２１の直上とを除いて、フォトレジストＲ２を形成する。さらに、当該フォトレジストＲ２をマスクとして、ｐ型不純物のイオン注入を行う。これにより、受光部２１上の基板１０の表面に、ピニング領域２２及び第１低濃度領域３５が形成される。第１低濃度領域３５は、直上に第１サイドウォール３３が形成されているため、ピニング領域２２よりもｐ型不純物の濃度が低くなる。なお、フォトレジストＲ２は、このｐ型不純物の注入後に除去する。
【００６３】
次に、図７（ｃ）に示すように、ゲート電極３２の浮遊拡散領域４側の第２領域３２ｂの直上と、第２サイドウォール３４の直上と、浮遊拡散領域４の直上とを除いて、フォトレジストＲ３を形成する。さらに、当該フォトレジストＲ３をマスクとして、ｎ型不純物のイオン注入を行う。これにより、ゲート電極３２の浮遊拡散領域４側の第２領域３２ｂと、第２低濃度領域３６と、浮遊拡散領域４とのそれぞれに、同時にｎ型不純物が注入される。例えば、１×１０１３ｃｍ−２以上１×１０１５ｃｍ−２以下のドーズ量（図６（ｃ）よりも大きいドーズ量）で、イオン注入を行う。第２低濃度領域３６は、直上に第２サイドウォール３４が形成されているため、そのｎ型不純物の濃度は、浮遊拡散領域４よりも低くなる。なお、フォトレジストＲ３は、ｎ型不純物の注入後に除去する。
【００６４】
図７（ｃ）の構造を形成した後、注入した不純物を活性化すべく、熱処理を行う。例えば、８００℃以上の温度で熱処理を行う。なお、図９及び図１０に示した転送トランジスタ１００では、ゲート電極１０６に導電型の異なる２つの領域１０６ａ，１０６ｂが隣接して形成されているため、それぞれの領域１０６ａ，１０６ｂに含まれる不純物の拡散による補償を防止する必要があることから、熱処理が制約されて不純物の活性化が不十分になるなど、種々の問題が生じる。しかしながら、本例の転送トランジスタ３では、ゲート電極に１種類の不純物を注入するだけであるため、熱処理によりｎ型不純物が拡散しても、濃度勾配が緩やかになるだけである。したがって、本例の転送トランジスタ３では、熱処理等の制約を無くす（または低減する）ことが可能である。
【００６５】
そして、上記熱処理の後に、基板１０の上面に層間絶縁膜１１を形成し、さらにゲート電極用コンタクトプラグ１２及び浮遊拡散領域用コンタクトプラグ１３をそれぞれ形成することで、図２に示した構造の転送トランジスタ３が得られる。
【００６６】
また、上述した転送トランジスタ３の製造方法における、フォトレジストＲ１，Ｒ３の開口領域の位置について、図面を参照して説明する。図８は、フォトレジストの開口領域の位置の一例を示す転送トランジスタの上面図である。なお、図８では、受光部２１と、ゲート電極３２（第１領域３２ａ、第２領域３２ｂ）と、第１サイドウォール３３と、第２サイドウォール３４と、浮遊拡散領域４と、ゲート電極用コンタクトプラグ１２と、浮遊拡散領域用コンタクトプラグ１３とのそれぞれの位置を、実線で表示している。また、最外周の実線よりも内側の領域が活性領域であり、その外側にはＳＴＩ（Shallow Trench Isolation）などの素子分離構造が設けられている。
【００６７】
図８では、フォトレジストＲ１の開口領域の位置を、太い一点鎖線ＲＯ１で示している。即ち、当該一点鎖線ＲＯ１の内側の領域に、上述のｎ型不純物が一斉に注入される。また図８では、フォトレジストＲ３の開口領域の位置を、太い破線ＲＯ３で示している。即ち、当該破線ＲＯ３の内側の領域に、上述のｎ型不純物が一斉に注入される。
【００６８】
フォトレジストＲ１の開口領域ＲＯ１には、受光部２１だけでなく、ゲート電極３２の第１領域３２ａが含まれる。同様に、フォトレジストＲ３の開口領域ＲＯ３には、浮遊拡散領域４だけでなく、ゲート電極３２の第２領域３２ｂが含まれる。
【００６９】
このように、転送トランジスタ３のゲート電極３２へのｎ型不純物の注入は、２つの工程で行うことができる。そのため、ゲート電極３２へのｎ型不純物の注入に伴う工程数の増加を、抑制することが可能になる。
【００７０】
特に、浮遊拡散領域４や受光部２１へのｎ型不純物の注入に併せて、ゲート電極３２の第１領域３２ａや第２領域３２ｂにもｎ型不純物を注入することができる。そのため、工程数を増加させることなく、ゲート電極３２へｎ型不純物を注入することが可能になる。
【００７１】
以上のように、本発明の実施形態に係る固体撮像素子の製造方法では、転送トランジスタ３のゲート電極３２に１種類の不純物を注入するため、固体撮像素子を容易に製造することが可能である。
【００７２】
なお、受光部２１及びゲート電極３２の第１領域３２ａに対して同時にｎ型不純物を注入し、かつ、浮遊拡散領域４及びゲート電極３２の第２領域３２ｂに対して同時にｎ型不純物を注入する製造方法について例示したが、いずれか一方の組については同時にｎ型不純物を注入し、他方の組については別々にｎ型不純物を注入してもよい。また、受光部２１及びゲート電極３２の第１領域３２ａに対して同時にｎ型不純物を注入し、その後に、浮遊拡散領域４及びゲート電極３２の第２領域３２ｂに対して同時にｎ型不純物を注入する製造方法について例示したが、この順番は逆であってもよい。
【００７３】
＜変形等＞
固体撮像素子を構成する半導体の導電型や電荷の極性は、上述した例の逆であってもよい。具体的に例えば、基板１０がｎ型であり、受光部２１、浮遊拡散領域４、ゲート電極３２及び第２低濃度領域３６がｐ型であり、ピニング領域２２及び第１低濃度領域３５がｎ型であり、受光部２１が光電変換によって生じた正孔を蓄積するものであってもよい。
【００７４】
図１に示す画素回路１の構成は一例に過ぎず、他のどのような構成であってもよい。また、本発明をＣＭＯＳイメージセンサに適用した実施形態について説明したが、これ以外の固体撮像素子に本発明を適用してもよい。
【産業上の利用可能性】
【００７５】
本発明に係る固体撮像素子は、例えば撮像機能を有する各種電子機器に搭載されるＣＭＯＳイメージセンサ等に、好適に利用され得る。
【符号の説明】
【００７６】
１      ：  画素回路
２      ：  フォトダイオード
２１    ：  受光部
２２    ：  ピニング領域
３      ：  転送トランジスタ
３１    ：  絶縁層
３２    ：  ゲート電極
３２ａ  ：  第１領域
３２ｂ  ：  第２領域
３３    ：  第１サイドウォール
３４    ：  第２サイドウォール
３５    ：  第１低濃度領域
３６    ：  第２低濃度領域
４      ：  浮遊拡散領域
５      ：  リセットトランジスタ
６      ：  ソースフォロアトランジスタ
７      ：  選択トランジスタ
８      ：  信号線
１０    ：  基板
１１    ：  層間絶縁膜
１２    ：  ゲート電極用コンタクトプラグ
１３    ：  浮遊拡散領域用コンタクトプラグ
【図１】
2013084834.tif 000003
【図２】
2013084834.tif 000004
【図３】
2013084834.tif 000005
【図４】
2013084834.tif 000006
【図５】
2013084834.tif 000007
【図６】
2013084834.tif 000008
【図７】
2013084834.tif 000009
【図８】
2013084834.tif 000010
【図９】
2013084834.tif 000011
【図１０】
2013084834.tif 000012