(57)【要約】【課題】発振電力に位相差が生じ、発振電力を吸収して、効果的かつ簡易に奇モード発振を抑制すると共に、インピーダンス整合に影響を与えること無く、スリットの周囲長の調整が容易な高周波電力増幅器を得る。【解決手段】入力分配線路２に線路方向に形成された入力側スリット１０と、入力側抵抗１１とを備える。  地点Ｐ１，Ｐ２における発振電力に位相差が生じ、発振電力を吸収して、効果的かつ簡易に奇モード発振を抑制することができる。  また、入力側スリット１０および入力側抵抗１１が形成される入力分配線路２は、入力線路３ａ，３ｂおよび出力線路７ａ，７ｂのようにトランジスタ５ａ，５ｂとの間でインピーダンス整合を行う線路ではないので、設計および製造後であっても、インピーダンス整合に影響を与えること無く、スリットの周囲長γを容易に調整することができる。【選択図】図１
2013236258.tif 000002
【特許請求の範囲】
【請求項１】
入力された高周波信号を分配する入力分配線路と、
上記入力分配線路の一方の出力側に接続され、分配された高周波信号を伝送する第一の入力線路と、
上記入力分配線路の他方の出力側に接続され、分配された高周波信号を伝送する第二の入力線路と、
上記第一の入力線路の出力側に接続され、伝送された高周波信号を増幅する第一のトランジスタと、
上記第二の入力線路の出力側に接続され、伝送された高周波信号を増幅する第二のトランジスタと、
上記第一のトランジスタの出力側に接続され、増幅された高周波信号を伝送する第一の出力線路と、
上記第二のトランジスタの出力側に接続され、増幅された高周波信号を伝送する第二の出力線路と、
上記第一の出力線路の出力側に接続されると共に上記第二の出力線路の出力側に接続され、伝送された高周波信号を合成して出力する出力合成線路と、
上記入力分配線路および上記出力合成線路のうちの少なくとも一方に設けられ、線路方向に形成されたスリットと、
上記スリットが形成される一部に装荷された抵抗とを備えた高周波電力増幅器。
【請求項２】
スリットが形成される入力分配線路および出力合成線路のうちの少なくとも一方は、
５０Ω結合線路により形成され、
第一、第二の入力線路および第一、第二の出力線路は、
インピーダンス変成線路により形成されたことを特徴とする請求項１記載の高周波電力増幅器。
【請求項３】
入力された高周波信号を分配する第一の入力分配線路と、
上記第一の入力分配線路の一方の出力側に接続され、分配された高周波信号を伝送する第一の入力線路と、
上記第一の入力分配線路の他方の出力側に接続され、分配された高周波信号を伝送する第二の入力線路と、
上記第一の入力線路の出力側に接続され、伝送された高周波信号を分配する第二の入力分配線路と、
上記第二の入力線路の出力側に接続され、伝送された高周波信号を分配する第三の入力分配線路と、
上記第二の入力分配線路の一方の出力側に接続され、分配された高周波信号を伝送する第三の入力線路と、
上記第二の入力分配線路の他方の出力側に接続され、分配された高周波信号を伝送する第四の入力線路と、
上記第三の入力分配線路の一方の出力側に接続され、分配された高周波信号を伝送する第五の入力線路と、
上記第三の入力分配線路の他方の出力側に接続され、分配された高周波信号を伝送する第六の入力線路と、
上記第三の入力線路の出力側に接続され、伝送された高周波信号を増幅する第一のトランジスタと、
上記第四の入力線路の出力側に接続され、伝送された高周波信号を増幅する第二のトランジスタと、
上記第五の入力線路の出力側に接続され、伝送された高周波信号を増幅する第三のトランジスタと、
上記第六の入力線路の出力側に接続され、伝送された高周波信号を増幅する第四のトランジスタと、
上記第一のトランジスタの出力側に接続され、増幅された高周波信号を伝送する第一の出力線路と、
上記第二のトランジスタの出力側に接続され、増幅された高周波信号を伝送する第二の出力線路と、
上記第三のトランジスタの出力側に接続され、増幅された高周波信号を伝送する第三の出力線路と、
上記第四のトランジスタの出力側に接続され、増幅された高周波信号を伝送する第四の出力線路と、
上記第一の出力線路の出力側に接続されると共に上記第二の出力線路の出力側に接続され、伝送された高周波信号を合成して出力する第一の出力合成線路と、
上記第三の出力線路の出力側に接続されると共に上記第四の出力線路の出力側に接続され、伝送された高周波信号を合成して出力する第二の出力合成線路と、
上記第一の出力合成線路の出力側に接続され、合成された高周波信号を伝送する第五の出力線路と、
上記第二の出力合成線路の出力側に接続され、合成された高周波信号を伝送する第六の出力線路と、
上記第五の出力線路の出力側に接続されると共に上記第六の出力線路の出力側に接続され、伝送された高周波信号を合成して出力する第三の出力合成線路と、
上記第一から上記第三の入力分配線路および上記第一から上記第三の出力合成線路のうちの少なくとも一つの線路に設けられ、線路方向に形成されたスリットと、
上記スリットが形成される一部に装荷された抵抗とを備えた高周波電力増幅器。
【請求項４】
スリットが形成される第一から第三の入力分配線路および第一から第三の出力合成線路のうちの少なくとも一つの線路は、
５０Ω結合線路により形成され、
第三から第六の入力線路および第一から第四の出力線路は、
インピーダンス変成線路により形成されたことを特徴とする請求項３記載の高周波電力増幅器。
【請求項５】
スリットが形成される一部に装荷された結合線路ワイヤを備えたことを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波電力増幅器。
【請求項６】
スリットが形成される延長上に装荷された結合線路パターンを備えたことを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波電力増幅器。
【請求項７】
スリットが形成される一部に複数の抵抗が装荷されたことを特徴とする請求項１から請求項６のうちのいずれか１項記載の高周波電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯あるいはミリ波帯に適用する高周波電力増幅器に関する。
【背景技術】
【０００２】
増幅器で高出力化を達成する手法として、複数個のトランジスタの出力を合成する方法がある。
図１５は２個のトランジスタを合成する増幅器の等価回路の一例を示しており、入力端子１０１、入力整合回路１０２ａ，１０２ｂ、トランジスタ１０３ａ，１０３ｂ、出力整合回路１０４ａ，１０４ｂおよび出力端子１０５により構成される。
図１５に示される合成型の増幅器では、入力端子１０１から入力された高周波信号は、入力整合回路１０２ａ，１０２ｂにて分配され、それぞれトランジスタ１０３ａ，１０３ｂにて増幅される。
トランジスタ１０３ａ，１０３ｂにて増幅された高周波信号は、出力整合回路１０４ａ，１０４ｂにて合成され、出力端子１０５に出力される。
合成型の増幅器では、通常、電力合成率が低下しないように、入力信号の基本周波数に対して位相を揃えている。
【０００３】
このような増幅器においては、図１６に示すように、入力整合回路１０２ａ〜トランジスタ１０３ａ〜出力整合回路１０４ａ，１０４ｂ〜トランジスタ１０３ｂ〜入力整合回路１０２ｂにて形成される閉ループＤにおいて、奇モード発振（ループ発振）が生じる場合がある。
奇モード発振とは、ループ中のトランジスタ１０３ａ，１０３ｂ同士が逆相にて動作することにより起こる発振である。
奇モード発振の発振条件は、下記に示すように、ループ利得が１以上で、ループ位相が０°となる周波数が存在することである。
奇モード発振条件：ループ利得≧１，ループ位相＝０°
【０００４】
奇モード発振を生じさせないためには、図１７に示すように、入力側抵抗１０６および出力側抵抗１０７を装荷して、発振電力を吸収する方法が知られている。
通常、抵抗は、図１７に示したように、入力整合回路１０２ａ，１０２ｂおよび出力整合回路１０４ａ，１０４ｂの間に配置され、抵抗と整合回路は、ワイヤや線路にて接続される。
そのため、合成するトランジスタ１０３ａ，１０３ｂ間の距離が小さい場合では、整合回路と抵抗を接続するワイヤのインダクタンス成分は小さく問題ないが、合成するトランジスタ１０３ａ，１０３ｂ間の距離が離れている場合、整合回路から抵抗までのワイヤが長くなりインダクタンス成分が大きくなる。
この場合、抵抗が十分機能せず発振してしまう。
さらに、抵抗の装荷に伴うワイヤがある場合と、ワイヤが無いと場合では、ワイヤのインダクタンス成分により整合がずれてしまう。
したがって、設計時には、このワイヤのインダクタンス成分を考慮する必要があり、結果的に設計が複雑化してしまう。
【０００５】
このインダクタンス成分を考慮することなく、抵抗を装荷する方法として、下記特許文献１に示される高周波電力増幅器が提案されている。
図１８にその構成図を示す。
この従来例１の高周波電力増幅器は、入力整合回路１０２、トランジスタ１０３を配置した半導体チップ１０８および出力整合回路１０４により構成され、入力整合回路１０２とトランジスタ１０３は、ワイヤ１０９にて接続され、トランジスタ１０３と出力整合回路１０４は、ワイヤ１１０にて接続される。
入力整合回路１０２には、閉ループＥで生じる発振電力を吸収する抵抗１１１が埋め込まれている。
このような整合回路に抵抗を埋め込む構造を採ることで、整合回路と抵抗を接続するワイヤが不要になるので、インダクタンス成分の影響なく効率的に奇モード発振を抑制することができる。
【０００６】
また、スリットに抵抗を装荷する方法として、下記特許文献２に示される高周波電力増幅器が提案されている。
図１９にその構成図を示す。
この従来例２の高周波電力増幅器は、出力整合回路１０４には、閉ループＦで生じる発振電力を吸収する、櫛形のスリット１１２に抵抗１１３が埋め込まれている。
このような整合回路に、スリットを形成すると共に抵抗を埋め込む構造を採ることで、整合回路と抵抗を接続するワイヤが不要になるので、インダクタンス成分の影響なく効率的に奇モード発振を抑制することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−１３９６３９号公報
【特許文献２】特開２００１−１８５９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来例１の高周波電力増幅器は、整合回路中に発振周波数に対して発振電力を吸収する種類・形状の抵抗を埋め込むことにより、ワイヤのインダクタンスの影響なく、効率的に発振電力を吸収し、奇モード発振を抑制する。
しかし、事前に発振周波数を予測するのは困難であるため、この技術では発振周波数によっては、抵抗の周囲長αにおけるループ位相が０°になるなど、発振電力の位相差が小さい場合、抵抗では発振電力を十分吸収できず発振してしまう課題があった。
【０００９】
従来例２の高周波電力増幅器は、整合回路中に発振周波数に対して発振電力を吸収する種類・形状のスリットおよび抵抗を埋め込むことにより、ワイヤのインダクタンスの影響なく、効率的に発振電力を吸収し、奇モード発振を抑制する。
しかし、事前に発振周波数を予測するのは困難であるため、発振周波数が予測からずれた場合に、スリットの周囲長βが所望の電気長からずれ、発振電力を十分に吸収することができない。
また、整合回路中にスリットおよび抵抗を形成するので、発振周波数が予測からずれ、スリットの周囲長βが所望の電気長からずれた場合に、スリットの周囲長βのずれをワイヤにより調整すると、インピーダンス整合に影響を与えてしまう課題があった。
【００１０】
本発明は、発振電力に位相差が生じ、発振電力を吸収して、効果的かつ簡易に奇モード発振を抑制すると共に、インピーダンス整合に影響を与えること無く、スリットの周囲長の調整が容易な高周波電力増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１１】
本発明の高周波電力増幅器は、入力された高周波信号を分配する入力分配線路と、入力分配線路の一方の出力側に接続され、分配された高周波信号を伝送する第一の入力線路と、入力分配線路の他方の出力側に接続され、分配された高周波信号を伝送する第二の入力線路と、第一の入力線路の出力側に接続され、伝送された高周波信号を増幅する第一のトランジスタと、第二の入力線路の出力側に接続され、伝送された高周波信号を増幅する第二のトランジスタと、第一のトランジスタの出力側に接続され、増幅された高周波信号を伝送する第一の出力線路と、第二のトランジスタの出力側に接続され、増幅された高周波信号を伝送する第二の出力線路と、第一の出力線路の出力側に接続されると共に第二の出力線路の出力側に接続され、伝送された高周波信号を合成して出力する出力合成線路と、入力分配線路および出力合成線路のうちの少なくとも一方に設けられ、線路方向に形成されたスリットと、スリットが形成される一部に装荷された抵抗とを備えたものである。
【発明の効果】
【００１２】
本発明によれば、入力分配線路および出力合成線路のうちの少なくとも一方に線路方向に形成されたスリットと、抵抗とを備えたので、発振電力に位相差が生じ、発振電力を吸収して、効果的かつ簡易に奇モード発振を抑制することができる。
また、スリットおよび抵抗が形成される入力分配線路または出力合成線路は、第一、第二の入力線路および第一、第二の出力線路を介して第一、第二のトランジスタに接続され、第一、第二のトランジスタとの間でインピーダンス整合を行う線路ではないので、設計および製造後であっても、インピーダンス整合に影響を与えること無く、スリットの周囲長を容易に調整することができる効果がある。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１による高周波電力増幅器を示す構成図である。
【図２】図１における閉ループを示す説明図である。
【図３】ループ利得のシミュレーション結果を示す特性図である。
【図４】ループ位相のシミュレーション結果を示す特性図である。
【図５】入力反射のシミュレーション結果を示す特性図である。
【図６】本発明の実施の形態１による他の高周波電力増幅器を示す構成図である。
【図７】本発明の実施の形態１による他の高周波電力増幅器を示す構成図である。
【図８】本発明の実施の形態２による高周波電力増幅器を示す構成図である。
【図９】本発明の実施の形態２による他の高周波電力増幅器を示す構成図である。
【図１０】本発明の実施の形態３による高周波電力増幅器を示す構成図である。
【図１１】本発明の実施の形態４による高周波電力増幅器を示す構成図である。
【図１２】本発明の実施の形態５による高周波電力増幅器を示す構成図である。
【図１３】図１０における閉ループを示す説明図である。
【図１４】本発明の実施の形態５による他の高周波電力増幅器を示す構成図である。
【図１５】従来の増幅器の等価回路を示す回路図である。
【図１６】図１５における閉ループを示す説明図である。
【図１７】従来の増幅器の等価回路を示す回路図である。
【図１８】従来例１の高周波電力増幅器を示す構成図である。
【図１９】従来例２の高周波電力増幅器を示す構成図である。
【発明を実施するための形態】
【００１４】
実施の形態１．
図１は本発明の実施の形態１による高周波電力増幅器を示す構成図である。
図１において、入力端子１に高周波信号を分配する入力分配線路２が接続され、入力分配線路２の一方の出力側に入力線路３ａが接続され、入力分配線路２の他方の出力側に入力線路３ｂが接続される。
入力線路３ａの出力側に入力側ワイヤ４ａにて高周波信号を増幅するトランジスタ５ａが接続され、入力線路３ｂの出力側に入力側ワイヤ４ｂにて高周波信号を増幅するトランジスタ５ｂが接続される。
トランジスタ５ａの出力側に出力側ワイヤ６ａにて出力線路７ａが接続され、トランジスタ５ｂの出力側に出力側ワイヤ６ｂにて出力線路７ｂが接続される。
出力線路７ａの出力側および出力線路７ｂの出力側に高周波信号を合成する出力合成線路８が接続され、その出力側に出力端子９が接続される。
【００１５】
入力分配線路２には、１本の線路を線路方向に分割するように形成された入力側スリット１０が設けられる。
また、入力側スリット１０には、入力分配線路２の根元に入力側抵抗１１が装荷される。
なお、入力側スリット１０が形成される入力分配線路２は、５０Ω結合線路により形成される。
また、トランジスタ５ａ，５ｂが接続される入力線路３ａ，３ｂおよび出力線路７ａ，７ｂは、トランジスタ５ａ，５ｂとインピーダンス整合を取るインピーダンス変成線路により形成される。
【００１６】
図２に実施の形態１における閉ループを示す。
また、図３から図５に実施の形態１における入力側スリット１０と入力側抵抗１１を形成した場合としない場合でのシミュレーション結果を示す。
図３がループ利得、図４がループ位相、図５が入力反射をそれぞれ示す。
【００１７】
次に動作について説明する。
図２に示すように、実施の形態１における入力分配線路２〜入力線路３ａ〜トランジスタ５ａ〜出力線路７ａ〜出力合成線路８〜出力線路７ｂ〜トランジスタ５ｂ〜入力線路３ｂ〜入力分配線路２にて構成される閉ループＡで生じる奇モード発振に対しては、入力側スリット１０中に装荷した入力側抵抗１１によって発振電力を吸収して、増幅器の安定化を図る。
このとき、図１に示す入力側抵抗１１を配置した地点Ｐ１，Ｐ２と入力側スリット１０で作られる周囲長γが、発振周波数に対しλ（λ：波長）以外の長さになるよう形成すると、地点Ｐ１，Ｐ２における発振電力の位相に差が生じるので、発振電力を吸収することができる。
【００１８】
図３、図４のシミュレーション結果の例を見ると、入力側スリット１０と入力側抵抗１１を形成することで、１．２ＧＨｚ付近に発生していたループ利得が消失しているのが分かる。
なお、入力側抵抗１１を配置した地点Ｐ１，Ｐ２と入力側スリット１０で作られる周囲長γは、発振周波数に対しλ／２になるように形成すれば、地点Ｐ１，Ｐ２における発振電力の位相差は逆相になり、最も効率的に発振電力を吸収することができる。
【００１９】
これに加え、実施の形態１において入力側スリット１０と入力側抵抗１１は、トランジスタ５ａ，５ｂ近傍のインピーダンス変成線路（入力線路３ａ，３ｂおよび出力線路７ａ，７ｂ）ではなく、インピーダンス整合に影響を与えない入力分配線路２に形成されるので、整合への影響を防ぐことができる。
また、入力側抵抗１１は、入力分配線路２に形成した入力側スリット１０に装荷されるので、抵抗装荷に伴うワイヤ等によるインダクタンス成分の影響が無く、効率的に発振電力を吸収することができる。
さらに、入力される高周波信号の電界分布は、５０Ω結合線路（入力側スリット１０が形成された入力分配線路２）の線路端に集中するため、高周波信号に対して入力分配線路２は、１本の線路と見なすことができる。
よって、５０Ω結合線路の入力側スリット１０に入力側抵抗１１を装荷しても、インピーダンスに影響を与えない。
図５に示す、入力側スリット１０と入力側抵抗１１を形成した場合と、形成しない場合での入力反射の変化を見ると、ほとんど変化は見られず、入力される高周波信号に対しては整合への影響が無いことが分かる。
このように、実施の形態１による構成は、回路設計時にスリットおよび抵抗形成による整合の影響を考える必要が無く、設計の複雑化を防ぐ利点も有する。
【００２０】
なお、実施の形態１において、入力側スリット１０間に装荷される入力側抵抗１１は、入力分配線路２の根元に装荷したが、発振抑制を効果的に行うために、入力側スリット１０間の任意の位置にあっても良い。
また、実施の形態１において、入力側スリット１０の形状は長方形であるが、発振抑制を効果的に行うために台形、楕円形など他の形状であっても良い。
さらに、実施の形態１において、入力側スリット１０は、入力分配線路２の線路中央に形成されているが、発振抑制を効果的に行うために線路中央以外に形成しても良い。
さらに、実施の形態１においては、入力分配線路２に入力側スリット１０および入力側抵抗１１を形成したが、図６に示すように、出力合成線路８に出力側スリット１２および出力側抵抗１３を形成しても良い。
さらに、図７に示すように、入力分配線路２に入力側スリット１０および入力側抵抗１１を形成すると共に、出力合成線路８に出力側スリット１２および出力側抵抗１３を形成しても良い。
【００２１】
以上のように、本実施の形態１によれば、入力分配線路２および出力合成線路８のうちの少なくとも一方に線路方向に形成されたスリットと、抵抗とを備えたので、発振電力に位相差が生じ、発振電力を吸収して、効果的かつ簡易に奇モード発振を抑制することができる。
また、スリットおよび抵抗が形成される入力分配線路２または出力合成線路８は、入力線路３ａ，３ｂおよび出力線路７ａ，７ｂのようにトランジスタ５ａ，５ｂとの間でインピーダンス整合を行う線路ではないので、設計および製造後であっても、インピーダンス整合に影響を与えること無く、スリットの周囲長γを容易に調整することができる。
【００２２】
実施の形態２．
図８は本発明の実施の形態２による高周波電力増幅器を示す構成図である。
図８において、入力側スリット１０には、一部に結合線路ワイヤ２１が装荷される。
その他の構成については、図１と同様である。
【００２３】
次に動作について説明する。
実施の形態１と同様の動作であるが、図８に示すように、入力側スリット１０に装荷した結合線路ワイヤ２１を追加、もしくは削除することで、入力側抵抗１１を配置した地点Ｐ１，Ｐ２と入力側スリット１０、結合線路ワイヤ２１で作られる周囲長γを調節することができる。
地点Ｐ１，Ｐ２における発振電力の位相差を大きくするように周囲長γを調節することにより、より効果的に発振電力を吸収することができる。
なお、周囲長γが発振周波数に対しλ／２になるように調節すれば、地点Ｐ１，Ｐ２における発振電力の位相差は逆相になり、最も効率的に発振電力を吸収することができる。
【００２４】
なお、実施の形態２においては、入力側スリット１０に結合線路ワイヤ２１を装荷したが、図９に示すように、入力側スリット１０の延長上に線路パターン２２を装荷しても良い。
入力側スリット１０に装荷した線路パターン２２を追加、もしくは削除することで、入力側抵抗１１を配置した地点Ｐ１，Ｐ２と入力側スリット１０、線路パターン２２の削除部分で作られる周囲長γを調節することができる。
【００２５】
以上のように、本実施の形態２によれば、入力側スリット１０に結合線路ワイヤ２１または結合線路パターン２２を備えることで、結合線路ワイヤ２１または結合線路パターン２２の削除部分により作られる周囲長γを調整し、より効果的かつ簡易に奇モード発振を抑制することができる。
【００２６】
実施の形態３．
図１０は本発明の実施の形態３による高周波電力増幅器を示す構成図である。
図１０において、入力側スリット１０には、複数の入力側抵抗１１ａ，１１ｂ，１１ｃが装荷される。
その他の構成については、図１と同様である。
【００２７】
次に動作について説明する。
実施の形態１と同様の動作であるが、図１０に示すように、入力側スリット１０に複数の入力側抵抗１１ａ，１１ｂ，１１ｃを装荷し、入力側抵抗１１ａ，１１ｂ，１１ｃを追加もしくは削除することで、発振電力を効果的に吸収する抵抗値に調節することができる。
また、所望の入力側抵抗を残して、不要な入力側抵抗を削除することで、入力側抵抗を装荷した地点Ｐ１，Ｐ２と入力側スリット１０にて作られる周囲長γを調整することができる。
地点Ｐ１，Ｐ２における発振電力の位相差を大きくするように周囲長γを調節することにより、より効果的に発振電力を吸収することができる。
なお、周囲長γが発振周波数に対しλ／２になるように調節すれば、地点Ｐ１，Ｐ２における発振電力の位相差は逆相になり最も効率的に発振電力を吸収することができる。
【００２８】
以上のように、本実施の形態３によれば、入力側スリット１０に複数の入力側抵抗１１ａ，１１ｂ，１１ｃを備えることで、抵抗値を調整したり、複数の抵抗により作られる周囲長γを調整し、より効果的かつ簡易に奇モード発振を抑制することができる。
【００２９】
実施の形態４．
図１１は本発明の実施の形態４による高周波電力増幅器を示す構成図である。
図１１において、入力側スリット１０には、一部に結合線路ワイヤ２１が装荷されると共に、複数の入力側抵抗１１ａ，１１ｂ，１１ｃが装荷される。
本実施の形態４の構成は、実施の形態２と実施の形態３の構成を組み合わせたものである。
その他の構成については、図１と同様である。
【００３０】
次に動作について説明する。
実施の形態１と同様の動作であるが、図１１に示すように、入力側スリット１０に装荷した結合線路ワイヤ２１を追加、もしくは削除したり、入力側スリット１０に装荷した複数の入力側抵抗１１ａ，１１ｂ，１１ｃを追加もしくは削除することで、入力側抵抗を装荷した地点Ｐ１，Ｐ２と入力側スリット１０と結合線路ワイヤ２１にて作られる周囲長γを調整することができる。
また、地点Ｐ１，Ｐ２における発振電力の位相差を大きくするように周囲長γを調節することにより、より効果的に発振電力を吸収することができる。
なお、周囲長γが発振周波数に対しλ／２になるように調節すれば、地点Ｐ１，Ｐ２における発振電力の位相差は逆相になり最も効率的に発振電力を吸収することができる。
さらに、発振電力を効果的に吸収する抵抗値に調節することができる。
【００３１】
以上のように、本実施の形態４によれば、入力側スリット１０に結合線路ワイヤ２１および複数の入力側抵抗１１ａ，１１ｂ，１１ｃを備えることで、抵抗値を調整したり、複数の抵抗および結合線路ワイヤ２１にて作られる周囲長γを調整し、より効果的かつ簡易に奇モード発振を抑制することができる。
【００３２】
実施の形態５．
図１２は本発明の実施の形態５による高周波電力増幅器を示す構成図である。
図１２において、入力端子３１に高周波信号を分配する入力分配線路３２が接続され、入力分配線路３２の一方の出力側に入力線路３３ａが接続され、入力分配線路３２の他方の出力側に入力線路３３ｂが接続される。
入力線路３３ａの出力側に高周波信号を分配する入力分配線路３４ａが接続され、入力線路３３ｂの出力側に高周波信号を分配する入力分配線路３４ｂが接続される。
入力分配線路３４ａの一方の出力側に入力線路３５ａが接続され、入力分配線路３４ａの他方の出力側に入力線路３５ｂが接続される。
入力分配線路３４ｂの一方の出力側に入力線路３５ｃが接続され、入力分配線路３４ｂの他方の出力側に入力線路３５ｄが接続される。
【００３３】
入力線路３５ａの出力側に入力側ワイヤ３６ａにて高周波信号を増幅するトランジスタ３７ａが接続され、入力線路３５ｂの出力側に入力側ワイヤ３６ｂにて高周波信号を増幅するトランジスタ３７ｂが接続される。
入力線路３５ｃの出力側に入力側ワイヤ３６ｃにて高周波信号を増幅するトランジスタ３７ｃが接続され、入力線路３５ｄの出力側に入力側ワイヤ３６ｄにて高周波信号を増幅するトランジスタ３７ｄが接続される。
トランジスタ３７ａの出力側に出力側ワイヤ３８ａにて出力線路３９ａが接続され、トランジスタ３７ｂの出力側に出力側ワイヤ３８ｂにて出力線路３９ｂが接続される。
トランジスタ３７ｃの出力側に出力側ワイヤ３８ｃにて出力線路３９ｃが接続され、トランジスタ３７ｄの出力側に出力側ワイヤ３８ｄにて出力線路３９ｄが接続される。
【００３４】
出力線路３９ａの出力側および出力線路３９ｂの出力側に高周波信号を合成する出力合成線路４０ａが接続され、出力線路３９ｃの出力側および出力線路３９ｄの出力側に高周波信号を合成する出力合成線路４０ｂが接続される。
出力合成線路４０ａの出力側に出力線路４１ａが接続され、出力合成線路４０ｂの出力側に出力線路４１ｂが接続される。
出力線路４１ａの出力側および出力線路４１ｂの出力側に高周波信号を合成する出力合成線路４２が接続され、その出力側に出力端子４３が接続される。
【００３５】
入力分配線路３２，３４ａ，３４ｂには、１本の線路を線路方向に分割するようにそれぞれ形成された入力側スリット５０ａ，５０ｂ，５０ｃが設けられる。
また、入力側スリット５０ａには入力側抵抗５１ａが、入力側スリット５０ｂには入力側抵抗５１ｂが、入力側スリット５０ｃには入力側抵抗５１ｃが、それぞれ装荷される。
なお、入力側スリット５０ａ，５０ｂ，５０ｃが形成される入力分配線路３２，３４ａ，３４ｂは、それぞれ５０Ω結合線路により形成される。
また、トランジスタ３７ａ〜３７ｄが接続される入力線路３５ａ〜３５ｄおよび出力線路３８ａ〜３８ｄは、トランジスタ３７ａ〜３７ｄとインピーダンス整合を取るインピーダンス変成線路により形成される。
【００３６】
図１３に実施の形態５における閉ループを示す。
実施の形態５は、図１２に示すように、実施の形態１に示した構成を従属接続した構成となる。
入力側スリットや入力側抵抗の形成位置は、実施の形態１と同じである。
【００３７】
次に動作について説明する。
実施の形態１と同様の動作であるが、図１２に示すように、合成するトランジスタが増えた場合でも効果的に発振電力を吸収できる。
トランジスタの合成数が増えると、信号を分配・合成する線路も増えるので、図１３に示すように、閉ループの数も増える。
この閉ループ毎に、図１２に示すように、入力側スリットや入力側抵抗を装荷することで発振電力を吸収することができる。
【００３８】
これに加え、実施の形態５において入力側スリット５０ａ〜５０ｃと入力側抵抗５１ａ〜５１ｃは、トランジスタ３７ａ〜３７ｄ近傍のインピーダンス変成線路（入力線路３５ａ〜３５ｄおよび出力線路３８ａ〜３８ｄ）ではなく、インピーダンス整合に影響を与えない入力分配線路３２，３４ａ，３４ｂに形成されるので、整合への影響を防ぐことができる。
また、入力側抵抗５１ａ〜５１ｃは、入力側スリット５０ａ〜５０ｃに装荷されるので、抵抗装荷に伴うワイヤ等によるインダクタンス成分の影響が無く、効率的に発振電力を吸収することができる。
さらに、入力される高周波信号の電界分布は、５０Ω結合線路（入力側スリット５０ａ〜５０ｃが形成された入力分配線路３２，３４ａ，３４ｂ）の線路端に集中するため、高周波信号に対して入力分配線路３２，３４ａ，３４ｂは、１本の線路と見なすことができる。
よって、５０Ω結合線路の入力側スリット５０ａ〜５０ｃに入力側抵抗５１ａ〜５１ｃを装荷しても、インピーダンスに影響を与えない。
このように、実施の形態５による構成は、回路設計時にスリットおよび抵抗形成による整合の影響を考える必要が無く、設計の複雑化を防ぐ利点も有する。
【００３９】
なお、実施の形態５においては、実施の形態１に示した構成を従属接続した構成となっているが、実施の形態２から実施の形態４を用いて構成しても良い。
また、実施の形態５においては、入力分配線路３２，３４ａ，３４ｂに、入力側スリット５０ａ〜５０ｃと入力側抵抗５１ａ〜５１ｃを形成したが、図１４に示すように、一部分の奇モード発振電力を吸収するため、入力分配線路３４ａにのみ、入力側スリット５０ｂと入力側抵抗５１ｂを形成しても良い。
さらに、実施の形態５においては、入力分配線路３２，３４ａ，３４ｂに、入力側スリット５０ａ〜５０ｃと入力側抵抗５１ａ〜５１ｃを形成したが、出力合成線路４０ａ，４０ｂ，４２に出力側スリットおよび出力側抵抗を形成しても良い。
さらに、入力分配線路３２，３４ａ，３４ｂに入力側スリット５０ａ〜５０ｃと入力側抵抗５１ａ〜５１ｃを形成すると共に、出力合成線路４０ａ，４０ｂ，４２に出力側スリットおよび出力側抵抗を形成しても良い。
【００４０】
以上のように、本実施の形態５によれば、入力分配線路３２，３４ａ，３４ｂおよび出力合成線路４０ａ，４０ｂ，４２のうちの少なくとも一方に線路方向に形成されたスリットと、抵抗とを備えたので、発振電力に位相差が生じ、発振電力を吸収して、効果的かつ簡易に奇モード発振を抑制することができる。
また、スリットおよび抵抗が形成される入力分配線路３２，３４ａ，３４ｂまたは出力合成線路４０ａ，４０ｂ，４２は、入力線路３５ａ〜３５ｄおよび出力線路３９ａ〜３９ｄのようにトランジスタ３７ａ〜３７ｄとの間でインピーダンス整合を行う線路ではないので、設計および製造後であっても、インピーダンス整合に影響を与えること無く、スリットの周囲長を容易に調整することができる。
【００４１】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００４２】
１，３１  入力端子、２，３２，３４ａ，３４ｂ  入力分配線路、３ａ，３ｂ，３３ａ，３３ｂ，３５ａ〜３５ｄ  入力線路、４ａ，４ｂ，３６ａ〜３６ｄ  入力側ワイヤ、５ａ，５ｂ，３７ａ〜３７ｄ  トランジスタ、６ａ，６ｂ，３８ａ〜３８ｄ  出力側ワイヤ、７ａ，７ｂ，３９ａ〜３９ｄ，４１ａ，４１ｂ  出力線路、８，４０ａ，４０ｂ，４２  出力分配線路、９，４３  出力端子、１０，５０ａ〜５０ｃ  入力側スリット、１１，１１ａ，１１ｂ，１１ｃ，５１ａ〜５１ｃ  入力側抵抗、１２  出力側スリット、１３  出力側抵抗、２１  結合線路ワイヤ、２２  線路パターン。
【図１】
2013236258.tif 000003
【図２】
2013236258.tif 000004
【図３】
2013236258.tif 000005
【図４】
2013236258.tif 000006
【図５】
2013236258.tif 000007
【図６】
2013236258.tif 000008
【図７】
2013236258.tif 000009
【図８】
2013236258.tif 000010
【図９】
2013236258.tif 000011
【図１０】
2013236258.tif 000012
【図１１】
2013236258.tif 000013
【図１２】
2013236258.tif 000014
【図１３】
2013236258.tif 000015
【図１４】
2013236258.tif 000016
【図１５】
2013236258.tif 000017
【図１６】
2013236258.tif 000018
【図１７】
2013236258.tif 000019
【図１８】
2013236258.tif 000020
【図１９】
2013236258.tif 000021