(57)【要約】【課題】表示画像の画質の低下を抑制する。【解決手段】行列方向に複数の画素回路が設けられた画素部を行方向に複数の領域に分割し、複数の領域のそれぞれにおいて、各行の画素回路毎にデータを書き込みながらデータを書き込んだ画素回路にデータに対応する光を照射する動作を、１フレーム期間にデータを少なくとも三原色を含む複数の単色画像のデータのそれぞれに変えて複数回行い、複数の領域のそれぞれにおいて、画素回路に対し、複数の単色画像のデータのそれぞれを書き込む前に黒画像のデータを書き込む。【選択図】図１
2013214055.tif 000002
【特許請求の範囲】
【請求項１】
行列方向に複数の画素回路が設けられた画素部を行方向に複数の領域に分割し、前記複数の領域のそれぞれにおいて、各行の画素回路毎にデータを書き込みながら前記データを書き込んだ画素回路に前記データに対応する光を照射する動作を、１フレーム期間に少なくとも前記データを三原色を構成する複数の単色画像のデータのそれぞれに変えて複数回行い、
前記複数の領域のそれぞれにおいて、前記画素回路に対し、前記複数の単色画像のデータのそれぞれを書き込む前に黒画像のデータを書き込む表示装置の駆動方法。
【請求項２】
前記黒画像のデータの保持期間は、前記単色画像のデータの保持期間よりも短い請求項１に記載の表示装置の駆動方法。
【請求項３】
行列方向に複数の画素回路が設けられた画素部と、
前記画素回路の駆動を制御する駆動回路部と、を含み、
前記複数の画素回路のそれぞれが、
書き込まれるデータにより配向状態が設定される液晶素子と、
オン状態又はオフ状態になることにより、前記データとして三原色を構成する単色画像のデータを書き込むか否かを制御する機能を有する第１のトランジスタと、
オン状態又はオフ状態になることにより、前記データとして黒画像のデータを書き込むか否かを制御する機能を有する第２のトランジスタと、を備え、
前記駆動回路部が、
前記画素部を行方向に複数の領域に分割し、前記複数の領域のそれぞれにおいて、前記複数の画素回路の前記第１のトランジスタのゲートの電位を制御する第１の駆動回路と、
前記複数の画素回路のそれぞれにおいて、前記第１のトランジスタがオン状態になる前に、前記第２のトランジスタがオン状態になりその後オフ状態になるように、前記複数の画素回路の前記第２のトランジスタのゲートの電位を制御する第２の駆動回路と、を備える表示装置。
【請求項４】
光源部を含み、
前記光源部が、前記複数の領域のそれぞれを、行方向に複数の発光領域に分割し、前記複数の発光領域のそれぞれにおいて、前記画素回路に前記データに対応する色の光を対応する前記画素回路に順次照射する請求項３に記載の表示装置。
【請求項５】
請求項３又は４に記載の表示装置を用いたパネルを備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、表示装置に関する。また、本発明の一態様は、上記表示装置を用いたパネルを備えた電子機器に関する。
【背景技術】
【０００２】
近年、１フレーム期間に画素回路に照射する光の色を複数回切り替えることにより、フルカラー画像の表示が可能な方式（フィールドシーケンシャル方式ともいう）の表示装置の開発が進められている（例えば特許文献１）。フィールドシーケンシャル方式を用いることにより、例えば液晶表示装置の場合には、カラーフィルタを設けなくてよいため、光の透過率を高くできる。
【０００３】
特許文献１に示すフィールドシーケンシャル方式の表示装置では、行列方向に画素回路が設けられた画素部を、行方向に複数の領域に分割し、複数の領域のそれぞれにおいて、各画素回路にデータを書き込み、データを書き込んだ画素回路に、書き込んだデータに対応する光を照射する。さらに、上記動作を１フレーム期間にデータを赤、緑、青の画像データに変えて複数回行うことにより、画像を表示する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２２０６８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のフィールドシーケンシャル方式の表示装置では、表示画像の画質が低いといった問題があった。
【０００６】
例えば、特許文献１に示す表示装置では、特定の色の画像のデータが書き込まれた画素回路に、対応する色の光を照射する場合、該画素回路に照射する光が、拡散により、別の色の画像のデータが書き込まれた画素回路にも照射されてしまう場合がある。この場合、表示画像の色の再現性が悪くなり、表示不良となり、表示画像の画質が低下してしまう。
【０００７】
本発明の一態様では、表示画像の画質の低下を抑制することを課題の一つとする。
【課題を解決するための手段】
【０００８】
本発明の一態様では、画素部を行方向に複数に分割し、複数の領域のそれぞれにおいて、各行の画素回路毎にデータを書き込みながらデータを書き込んだ画素回路にデータに対応する光を照射する動作を、１フレーム期間にデータを三原色を構成する複数の単色画像のデータのそれぞれに少なくとも変えて複数回行う。すなわち、１フレーム期間にデータを少なくとも三原色を含む複数の単色画像のデータのそれぞれに変えて複数回行う。
【０００９】
さらに、本発明の一態様では、複数の領域のそれぞれにおいて、画素回路に対し、上記複数の単色画像のデータのそれぞれを書き込む前に黒画像のデータを書き込む。
【００１０】
これにより、拡散によって所望の画素回路以外の画素回路に特定の色の光が照射される場合であっても、表示画像を黒画像にする。
【００１１】
また、本発明の一態様では、画素回路に第１及び第２のトランジスタを設けることにより、上記動作を行う。
【００１２】
第１のトランジスタは、データとして三原色を構成する単色画像のデータを書き込むか否かを制御する機能を有し、第２のトランジスタは、データとして黒画像のデータを書き込むか否かを制御する機能を有する。
【００１３】
第１及び第２のトランジスタを設けることにより、三原色を構成する単色画像のデータの書き込みの制御と黒画像のデータの書き込みの制御を独立に行うことができ、三原色を構成する単色画像のデータの書き込みタイミングと黒画像のデータの書き込みタイミングの間隔を短くできるため、動作を高速にできる。
【００１４】
本発明の一態様は、行列方向に複数の画素回路が設けられた画素部を行方向に複数の領域に分割し、複数の領域のそれぞれにおいて、各行の画素回路毎にデータを書き込みながらデータを書き込んだ画素回路にデータに対応する光を照射する動作を、１フレーム期間に少なくともデータを三原色を構成する複数の単色画像のデータのそれぞれに変えて複数回行い、複数の領域のそれぞれにおいて、画素回路に複数の単色画像のデータのそれぞれを書き込む前に黒画像のデータを書き込む表示装置の駆動方法である。
【００１５】
本発明の一態様は、行列方向に複数の画素回路が設けられた画素部と、画素回路の駆動を制御する駆動回路部と、を含み、複数の画素回路のそれぞれが、書き込まれるデータにより配向状態が設定される液晶素子と、オン状態又はオフ状態になることにより、データとして三原色を構成する単色画像のデータを書き込むか否かを制御する機能を有する第１のトランジスタと、オン状態又はオフ状態になることにより、データとして黒画像のデータを書き込むか否かを制御する機能を有する第２のトランジスタと、を備え、駆動回路部が、画素部を行方向に複数の領域に分割し、複数の領域のそれぞれにおいて、複数の画素回路の第１のトランジスタのゲートの電位を制御する第１の駆動回路と、複数の画素回路のそれぞれにおいて、第１のトランジスタがオン状態になる前に、第２のトランジスタがオン状態になりその後オフ状態になるように、複数の画素回路の第２のトランジスタのゲートの電位を制御する第２の駆動回路と、を備える表示装置である。
【発明の効果】
【００１６】
本発明の一態様により、表示画像の画質の低下を抑制できる。
【００１７】
例えば、本発明の一態様により、特定の色に対応する画像のデータが書き込まれた画素回路に、別の色を呈する光が照射されることを抑制できる。よって、表示画像の色の再現性が向上し、表示画像の画質が向上する。
【図面の簡単な説明】
【００１８】
【図１】表示装置の例を説明するための図。
【図２】画素部及び駆動回路部の構成例を示す図。
【図３】画素部及び駆動回路部の構成例を示す図。
【図４】画素部及び駆動回路部の構成例を示す図。
【図５】駆動回路の構成例を示す図。
【図６】フリップフロップの構成例を示す図。
【図７】フリップフロップの駆動方法例を説明するためのタイミングチャート。
【図８】駆動回路の駆動方法例を説明するためのタイミングチャート。
【図９】光源部の構成例を示す図。
【図１０】表示装置の駆動方法例を説明するためのタイミングチャート。
【図１１】表示装置の駆動方法例を説明するためのタイミングチャート。
【図１２】表示装置の駆動方法例を説明するためのタイミングチャート。
【図１３】表示装置の構造例を示す断面模式図。
【図１４】電子機器の例を説明するための図。
【発明を実施するための形態】
【００１９】
本発明に係る実施の形態の例について説明する。なお、本発明の趣旨及び範囲から逸脱することなく実施の形態の内容を変更することは、当業者であれば容易である。よって、例えば本発明は、下記実施の形態の記載内容に限定されない。
【００２０】
なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態の内容を互いに適宜置き換えることができる。
【００２１】
また、第１、第２などの序数は、構成要素の混同を避けるために付しており、各構成要素の数は、序数の数に限定されない。
【００２２】
（実施の形態１）
本実施の形態では、フィールドシーケンシャル方式の表示装置の例について説明する。
【００２３】
図１（Ａ）は、本実施の形態に係る表示装置の構成例を示すブロック図である。
【００２４】
図１（Ａ）に示す表示装置は、画素部１０１と、駆動回路部１０２と、光源部１０３と、を含む。なお、必ずしも駆動回路部１０２及び光源部１０３を表示装置内に設けなくてもよい。
【００２５】
画素部１０１には、行列方向に配置された複数の画素回路１１１が設けられる。
【００２６】
画素回路１１１は、データが書き込まれることにより、データに応じた表示状態になる機能を有する。
【００２７】
駆動回路部１０２は、画素部１０１を行方向に複数の領域に分割し、複数の領域のそれぞれにおいて、画素回路１１１に対するデータの書き込みを制御する機能を有する。
【００２８】
光源部１０３は、上記複数の領域のそれぞれを行方向に複数の発光領域１３０にさらに分割し、複数の発光領域１３０のそれぞれにおいて、画素回路１１１に書き込んだデータに対応する光を該画素回路１１１に照射する機能を有する。
【００２９】
光源部１０３には、例えば赤色を呈する発光ダイオード、緑色を呈する発光ダイオード、及び青色を呈する発光ダイオードが設けられる。上記複数種の発光ダイオードの発光を画素回路１１１に書き込んだデータに応じて制御することにより、画素回路１１１により書き込んだデータに対応する色の画像を表示できる。
【００３０】
次に、図１（Ａ）に示す表示装置の駆動方法例について、図１（Ｂ）を用いて説明する。図１（Ｂ）では、画素部１０１において、時間毎にどの色の画像を表示しているかを模式的に示している。
【００３１】
図１（Ａ）に示す表示装置の駆動方法例では、画素部１０１を行方向に複数の領域（領域１乃至３）に分割して画素回路１１１を駆動させる。
【００３２】
このとき、領域１乃至３のそれぞれにおいて、各行の画素回路１１１毎にデータを書き込みながらデータを書き込んだ画素回路１１１に書き込んだデータに対応する光を照射する（表示動作ともいう）。上記表示動作を行うことにより、領域１乃至３のそれぞれにおいて、画素回路１１１に書き込んだデータに対応する画像を表示する。
【００３３】
画素回路１１１に書き込んだデータに対応する光は、例えば光源部１０３の複数の発光領域１３０のいずれかから照射される。
【００３４】
さらに、上記表示動作を、１フレーム期間において、書き込むデータを三原色を構成する複数の単色画像のデータのそれぞれに少なくとも変えて複数回行う。
【００３５】
三原色を構成する複数の単色画像のデータとしては、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画像のデータを適用できる。また、これに限定されず、例えばシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の画像のデータを上記単色画像のデータとして用いてもよい。
【００３６】
例えば、図１（Ｂ）に示すように、領域１乃至３のそれぞれにおいて、１フレーム期間に三原色を構成する第１の色ｃ１、第２の色ｃ２、第３の色ｃ３の単色画像のデータを画素回路１１１に順に書き込み、書き込んだデータに対応する光を該画素回路１１１に照射して第１の色ｃ１、第２の色ｃ２、第３の色ｃ３の単色画像を順に表示する。なお、図１（Ｂ）に示すように、毎回の表示動作で画素回路１１１に書き込む単色画像のデータの色を領域１乃至３のそれぞれで異ならせてもよい。
【００３７】
さらに、図１（Ａ）に示す表示装置の駆動方法例では、領域１乃至３のそれぞれにおいて、画素回路１１１に対して、複数の単色画像のデータのそれぞれを書き込む前に黒（ＢＬＫ）の画像のデータを書き込み黒の画像を表示する。
【００３８】
例えば、図１（Ｂ）に示すように、領域１乃至３のそれぞれにおいて、第１の色ｃ１、第２の色ｃ２、第３の色ｃ３の単色画像のデータを画素回路１１１に書き込み、書き込んだデータに対応する単色画像を表示する前に、該画素回路１１１に黒（ＢＬＫ）の画像のデータを書き込み、黒画像を表示する。また、このとき、黒画像のデータが書き込まれる画素回路１１１に光を照射する、光源部１０３の発光領域１３０を消灯してもよい。これにより、消費電力を低減できる。
【００３９】
このとき、黒画像のデータの保持期間は、単色画像のデータの保持期間よりも短いことが好ましい。これにより、動作速度及び輝度の低下を抑制できる。なお、必ずしも黒画像の期間を設けなくてもよい。
【００４０】
上記のように、黒画像のデータを書き込むことにより、拡散によって所望の画素回路以外の画素回路に特定の色の光が照射される場合であっても、表示画像を黒画像にする。よって、表示不良が起こりにくくなる。
【００４１】
以上が、図１（Ａ）に示す表示装置の駆動方法例の説明である。
【００４２】
さらに、画素部１０１及び駆動回路部１０２の構成例について、図２を用いて説明する。
【００４３】
図２（Ａ）は、画素部１０１及び駆動回路部１０２の構成例を示す図である。
【００４４】
図２（Ａ）に示すように、画素部１０１は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の画素回路１１１を備え、駆動回路部１０２は、駆動回路１２１と、駆動回路１２２と、駆動回路１２３と、を備える。なお、必ずしも駆動回路１２３を表示装置内に設けなくてもよい。
【００４５】
複数の画素回路１１１のそれぞれは、複数の走査線ＧＬ１＿１〜ＧＬ１＿Ｘの一つを介してパルス信号ＰＳ１が入力され、複数の走査線ＧＬ２＿１〜ＧＬ２＿Ｘの一つを介してパルス信号ＰＳ２が入力され、複数のデータ線ＤＬ＿１〜ＤＬ＿Ｙの一つを介してデータ信号ＤＳが入力される。例えば、Ｍ行Ｎ列目の画素回路１１１は、走査線ＧＬ１＿Ｍ（ＭはＸ以下の自然数）を介して駆動回路１２１からパルス信号ＰＳ１＿Ｍが入力され、走査線ＧＬ２＿Ｍを介して駆動回路１２２からパルス信号ＰＳ２＿Ｍが入力され、データ線ＤＬ＿Ｎ（ＮはＹ以下の自然数）を介して駆動回路１２３からデータ信号ＤＳ＿Ｎが入力される。
【００４６】
さらに、複数の画素回路１１１のそれぞれは、図２（Ｂ）に示すように、液晶素子２１０と、トランジスタ２１１と、トランジスタ２１２と、容量素子２１３と、を備える。
【００４７】
液晶素子２１０の一対の電極の一方の電位は、画素回路１１１の仕様に応じて適宜設定される。液晶素子２１０は、書き込まれるデータにより配向状態が設定される。
【００４８】
Ｍ行Ｎ列目の画素回路１１１において、トランジスタ２１１のソース及びドレインの一方は、データ線ＤＬ＿Ｎに電気的に接続され、他方は液晶素子２１０の一対の電極の他方に電気的に接続される。また、トランジスタ２１１のゲートは、走査線ＧＬ１＿Ｍに電気的に接続される。
【００４９】
トランジスタ２１１は、オン状態又はオフ状態になることにより、データとして三原色を構成する単色画像のデータを書き込むか否かを制御する機能を有する。
【００５０】
Ｍ行Ｎ列目の画素回路１１１において、トランジスタ２１２のソース及びドレインの一方は、電位供給線ＶＬに電気的に接続され、他方は、液晶素子２１０の一対の電極の他方に電気的に接続される。また、トランジスタ２１２のゲートは、走査線ＧＬ２＿Ｍに電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路１１１の仕様に応じて適宜設定される。
【００５１】
トランジスタ２１２は、オン状態又はオフ状態になることにより、データとして黒画像のデータを書き込むか否かを制御する機能を有する。
【００５２】
容量素子２１３の一対の電極の一方は、電位供給線ＶＬに電気的に接続され、他方は、液晶素子２１０の一対の電極の他方に電気的に接続される。
【００５３】
容量素子２１３は、書き込まれたデータを保持する保持容量としての機能を有する。なお、必ずしも容量素子２１３を設けなくてもよい。
【００５４】
駆動回路１２１は、トランジスタ２１１のオン状態又はオフ状態を制御する機能を有する。
【００５５】
例えば、駆動回路１２１は、画素部１０１を複数の領域に分割し、複数の領域のそれぞれにおいて、複数の画素回路１１１のトランジスタ２１１のゲートの電位を制御する機能を有する。複数の画素回路１１１のトランジスタ２１１のゲートの電位は、例えば走査線ＧＬ１＿１乃至ＧＬ１＿Ｘの電位により制御される。また、駆動回路１２１には、１フレーム期間に画素回路に書き込む三原色を構成する単色画像のデータの数に対応してスタートパルス信号が複数回入力され、駆動回路１２１は、スタートパルス信号に従って複数のパルス信号ＰＳ１のパルスを対応する走査線ＧＬ１＿１乃至ＧＬ１＿Ｘに順次出力することにより、走査線ＧＬ１＿１乃至ＧＬ１＿Ｘの電位を制御する。
【００５６】
駆動回路１２２は、トランジスタ２１２のオン状態又はオフ状態を制御する機能を有する。
【００５７】
例えば、駆動回路１２２は、複数の画素回路１１１のそれぞれにおいて、トランジスタ２１１がオン状態になる前に、トランジスタ２１２がオン状態になりその後オフ状態になるように、複数の画素回路１１１のトランジスタ２１２のゲートの電位を制御する機能を有する。複数の画素回路１１１のトランジスタ２１２のゲートの電位は、例えば走査線ＧＬ２＿１乃至ＧＬ２＿Ｘの電位により制御される。また、駆動回路１２２には、１フレーム期間に画素回路に書き込む黒画像のデータの数に対応してスタートパルス信号が複数回入力され、駆動回路１２２は、スタートパルス信号に従って複数のパルス信号ＰＳ２のパルスを対応する走査線ＧＬ２＿１乃至ＧＬ２＿Ｘに順次出力することにより、走査線ＧＬ２＿１乃至ＧＬ２＿Ｘの電位を制御する。
【００５８】
駆動回路１２１及び１２２のそれぞれは、例えば複数のフリップフロップを用いて構成される。
【００５９】
駆動回路１２３には、画像信号が入力される。駆動回路１２３は、画像信号を元に画素回路１１１に書き込むデータ信号を生成する機能を有する。例えば、駆動回路１２３は、データ線ＤＬ＿１乃至ＤＬ＿Ｙの電位を制御する機能を有する。
【００６０】
駆動回路１２３は、例えば複数のスイッチなどを用いて構成される。複数のスイッチにより、駆動回路１２３は、画像信号を時分割した信号をデータ信号として出力できる。また、デコーダなどを用いて駆動回路１２３を構成してもよい。
【００６１】
なお、画素部１０１及び駆動回路部１０２の構成は、図２に限定されない。画素部１０１及び駆動回路部１０２の他の構成例について図３を用いて説明する。
【００６２】
図３（Ａ）は、画素部１０１及び駆動回路部１０２の他の構成例を示す図である。
【００６３】
図３（Ａ）に示す画素部１０１及び駆動回路部１０２は、図２（Ａ）に示す画素部１０１及び駆動回路部１０２と比較して、電位供給線ＶＬの代わりに電位供給線ＶＬ１及びＶＬ２が画素回路１１１と電気的に接続される点が異なる。ここでは、図２（Ａ）に示す画素部１０１及び駆動回路部１０２と異なる部分のみ以下に説明する。
【００６４】
図３（Ａ）に示す画素回路１１１の構成例を図３（Ｂ）に示す。図３（Ｂ）に示すように、画素回路１１１において、トランジスタ２１２のソース及びドレインの一方は、電位供給線ＶＬ２に電気的に接続される。
【００６５】
また、容量素子２１３の一対の電極の一方は、電位供給線ＶＬ１に電気的に接続される。
【００６６】
電位供給線ＶＬ１及びＶＬ２の電位は、画素回路１１１の仕様に応じて適宜設定される。
【００６７】
例えば、電位供給線ＶＬ２の電位を適宜設定することにより、液晶素子２１０をノーマリホワイト型の液晶素子にすることもできる。
【００６８】
さらに、駆動回路部１０２の他の構成例について図４を用いて説明する。
【００６９】
図４に示す駆動回路部１０２は、駆動回路１２１ａ及び１２１ｂと、駆動回路１２２ａ及び１２２ｂと、を備える。
【００７０】
駆動回路１２１ａ及び１２１ｂは、駆動回路１２１と同等の機能を有する。駆動回路１２１ａ及び１２１ｂは、それぞれ画素部１０１の両側に設けられることが好ましい。
【００７１】
駆動回路１２２ａ及び１２２ｂは、駆動回路１２２と同等の機能を有する。駆動回路１２２ａ及び１２２ｂは、それぞれ画素部１０１の両側に設けられることが好ましい。
【００７２】
駆動回路１２１ａ及び１２１ｂを設けることにより、パルス信号ＰＳ１の遅延を抑制できる。
【００７３】
駆動回路１２２ａ及び１２２ｂを設けることにより、パルス信号ＰＳ２の遅延を抑制できる。
【００７４】
さらに、図２（Ａ）に示す駆動回路１２１又は駆動回路１２２として適用可能な駆動回路の一例について説明する。
【００７５】
図５は、駆動回路の構成例を示す図である。
【００７６】
図５に示す駆動回路は、フリップフロップ（ＦＦともいう）１０＿１乃至１０＿ｒ（ｒは１２以上の自然数）を備える。
【００７７】
さらに、フリップフロップの回路構成例について、図６を用いて説明する。図６は、フリップフロップの回路構成例を示す回路図である。
【００７８】
図６に示すフリップフロップには、セット信号ＳＴ、リセット信号ＲＥ１、リセット信号ＲＥ２、クロック信号ＣＫ１、クロック信号ＣＫ２、及びパルス幅制御信号ＰＷＣが入力される。また、図６に示すフリップフロップは、パルス信号ＯＵＴ１及びＯＵＴ２を出力する。
【００７９】
リセット信号ＲＥ１、ＲＥ２は、フリップフロップをリセット状態にするための信号である。
【００８０】
さらに、図６に示すフリップフロップは、トランジスタ３０１ａ乃至３０１ｌと、を備える。
【００８１】
トランジスタ３０１ａのソース及びドレインの一方には、電位Ｖａが与えられる。また、トランジスタ３０１ａのゲートには、セット信号ＳＴが入力される。
【００８２】
トランジスタ３０１ｂのソース及びドレインの一方には、電位Ｖｂが与えられ、他方は、トランジスタ３０１ａのソース及びドレインの他方に接続される。
【００８３】
トランジスタ３０１ｃのソース及びドレインの一方は、トランジスタ３０１ａのソース及びドレインの他方に接続される。また、トランジスタ３０１ｃのゲートには、電位Ｖａが与えられる。
【００８４】
トランジスタ３０１ｄのソース及びドレインの一方は、トランジスタ３０１ａのソース及びドレインの他方に接続される。また、トランジスタ３０１ｄのゲートには、電位Ｖａが与えられる。
【００８５】
トランジスタ３０１ｅのソース及びドレインの一方には、電位Ｖａが与えられ、他方は、トランジスタ３０１ｂのゲートに接続される。また、トランジスタ３０１ｅのゲートには、リセット信号ＲＥ２が入力される。
【００８６】
トランジスタ３０１ｆのソース及びドレインの一方には、電位Ｖａが与えられ、他方は、トランジスタ３０１ｂのゲートに接続される。また、トランジスタ３０１ｆのゲートには、クロック信号ＣＫ２が入力される。
【００８７】
トランジスタ３０１ｇのソース及びドレインの一方には、電位Ｖａが与えられ、他方は、トランジスタ３０１ｂのゲートに接続される。また、トランジスタ３０１ｇのゲートには、リセット信号ＲＥ１が入力される。
【００８８】
トランジスタ３０１ｈのソース及びドレインの一方には、電位Ｖｂが与えられ、他方は、トランジスタ３０１ｇのソース及びドレインの他方に接続される。また、トランジスタ３０１ｈのゲートには、セット信号ＳＴが入力される。
【００８９】
トランジスタ３０１ｉのソース及びドレインの一方には、パルス幅制御信号ＰＷＣが入力される。また、トランジスタ３０１ｉのゲートは、トランジスタ３０１ｃのソース及びドレインの他方に接続される。
【００９０】
トランジスタ３０１ｊのソース及びドレインの一方には、電位Ｖｂが与えられ、他方は、トランジスタ３０１ｉのソース及びドレインの他方に接続される。また、トランジスタ３０１ｊのゲートは、トランジスタ３０１ｂのゲートに接続される。
【００９１】
トランジスタ３０１ｋのソース及びドレインの一方には、クロック信号ＣＫ１が入力される。また、トランジスタ３０１ｋのゲートは、トランジスタ３０１ｄのソース及びドレインの他方に接続される。
【００９２】
トランジスタ３０１ｌのソース及びドレインの一方には、電位Ｖｂが与えられ、他方は、トランジスタ３０１ｋのソース及びドレインの他方に接続される。また、トランジスタ３０１ｌのゲートは、トランジスタ３０１ｂのゲートに接続される。
【００９３】
なお、電位Ｖａ及び電位Ｖｂの一方は、高電源電位Ｖｄｄであり、電位Ｖａ及び電位Ｖｂの他方は、低電源電位Ｖｓｓである。高電源電位Ｖｄｄは、接地電位よりも大きい電位であり、低電源電位Ｖｓｓは、接地電位以下の電位である。電位Ｖａ及び電位Ｖｂの値は、例えばトランジスタの極性などにより互いに入れ替わる場合がある。また、電位Ｖａ及び電位Ｖｂの差が電源電圧となる。
【００９４】
また、図６において、トランジスタ３０１ｂのゲートと、トランジスタ３０１ｅのソース及びドレインの他方と、トランジスタ３０１ｆのソース及びドレインの他方と、トランジスタ３０１ｈのソース及びドレインの他方と、トランジスタ３０１ｊのゲートと、トランジスタ３０１ｌのゲートとの接続箇所をノードＮＡともいう。
【００９５】
また、トランジスタ３０１ａのソース及びドレインの他方と、トランジスタ３０１ｂのソース及びドレインの他方と、トランジスタ３０１ｃのソース及びドレインの一方と、トランジスタ３０１ｄのソース及びドレインの一方との接続箇所をノードＮＢともいう。
【００９６】
また、トランジスタ３０１ｃのソース及びドレインの他方と、トランジスタ３０１ｉのゲートとの接続箇所をノードＮＣともいう。
【００９７】
また、トランジスタ３０１ｄのソース及びドレインの他方と、トランジスタ３０１ｋのゲートとの接続箇所をノードＮＤともいう。
【００９８】
なお、必ずしもトランジスタ３０１ｃを設けなくてもよいが、トランジスタ３０１ｃを設けることにより、電位Ｖａが高電源電位Ｖｄｄである場合、ノードＮＢの電位が高電源電位Ｖｄｄよりも高い電位に上昇するのを抑制できる。
【００９９】
また、必ずしもトランジスタ３０１ｄを設けなくてもよいが、トランジスタ３０１ｄを設けることにより、電位Ｖａが高電源電位Ｖｄｄである場合、ノードＮＢの電位が高電源電位Ｖｄｄよりも高い電位に上昇するのを抑制できる。
【０１００】
以上が、フリップフロップの回路構成例である。
【０１０１】
次に、図５に示す駆動回路について以下に説明する。
【０１０２】
図５に示す駆動回路において、フリップフロップ１０＿１には、セット信号ＳＴとしてスタートパルス信号が入力される。
【０１０３】
また、フリップフロップ１０＿Ｋ（Ｋは２以上ｒ以下の自然数）には、セット信号ＳＴとしてフリップフロップ１０＿Ｋ−１から出力されるパルス信号ＯＵＴ２が入力される。
【０１０４】
また、フリップフロップ１０＿Ｈ（Ｈはｒ−１以下の自然数）には、リセット信号ＲＥ１としてフリップフロップ１０＿Ｈ＋１から出力されるパルス信号ＯＵＴ２が入力される。
【０１０５】
また、フリップフロップ１０＿ｒには、リセット信号ＲＥ１としてリセットパルス信号ＲＰ２が入力される。
【０１０６】
また、フリップフロップ１０＿１乃至１０＿ｒには、リセット信号ＲＥ２としてリセットパルス信号ＲＰ１が入力される。
【０１０７】
また、フリップフロップ１０＿１乃至１０＿ｐ、フリップフロップ１０＿ｐ＋１乃至１０＿ｑ、及びフリップフロップ１０＿ｑ＋１乃至１０＿ｒのそれぞれにおいて、フリップフロップ１０＿１、フリップフロップ１０＿ｐ＋１、又はフリップフロップ１０＿ｑ＋１を基準として、３つおきのフリップフロップ毎にクロック信号ＣＫ１としてクロック信号ＣＬＫ１が入力され、クロック信号ＣＫ２としてクロック信号ＣＬＫ２が入力される。
【０１０８】
また、フリップフロップ１０＿１乃至１０＿ｐ、フリップフロップ１０＿ｐ＋１乃至１０＿ｑ、及びフリップフロップ１０＿ｑ＋１乃至１０＿ｒのそれぞれにおいて、フリップフロップ１０＿２、フリップフロップ１０＿ｐ＋２、又はフリップフロップ１０＿ｑ＋２を基準として、３つおきのフリップフロップ毎にクロック信号ＣＫ１としてクロック信号ＣＬＫ２が入力され、クロック信号ＣＫ２としてクロック信号ＣＬＫ３が入力される。
【０１０９】
また、フリップフロップ１０＿１乃至１０＿ｐ、フリップフロップ１０＿ｐ＋１乃至１０＿ｑ、及びフリップフロップ１０＿ｑ＋１乃至１０＿ｒのそれぞれにおいて、フリップフロップ１０＿３、フリップフロップ１０＿ｐ＋３、又はフリップフロップ１０＿ｑ＋３を基準として、３つおきのフリップフロップ毎にクロック信号ＣＫ１としてクロック信号ＣＬＫ３が入力され、クロック信号ＣＫ２としてクロック信号ＣＬＫ４が入力される。
【０１１０】
また、フリップフロップ１０＿１乃至１０＿ｐ、フリップフロップ１０＿ｐ＋１乃至１０＿ｑ、及びフリップフロップ１０＿ｑ＋１乃至１０＿ｒのそれぞれにおいて、フリップフロップ１０＿４、フリップフロップ１０＿ｐ＋４、又はフリップフロップ１０＿ｑ＋４を基準として、３つおきのフリップフロップ毎にクロック信号ＣＫ１としてクロック信号ＣＬＫ４が入力され、クロック信号ＣＫ２としてクロック信号ＣＬＫ１が入力される。
【０１１１】
クロック信号ＣＬＫ１乃至ＣＬＫ４のそれぞれのデューティ比は、２５％であり、クロック信号ＣＬＫ１乃至ＣＬＫ４は、順に４分の１周期ずつ遅れている。
【０１１２】
また、フリップフロップ１０＿１乃至１０＿ｐ（ｐは４以上ｒ−８未満の自然数）において、奇数段のフリップフロップには、パルス幅制御信号ＰＷＣ１が入力され、偶数段のフリップフロップには、パルス幅制御信号ＰＷＣ２が入力される。また、フリップフロップ１０＿ｐ＋１乃至１０＿ｑ（ｑはｐ＋４以上ｒ−４以下の自然数）において、奇数段のフリップフロップには、パルス幅制御信号ＰＷＣ３が入力され、偶数段のフリップフロップには、パルス幅制御信号ＰＷＣ４が入力される。また、フリップフロップ１０＿ｑ＋１乃至１０＿ｒにおいて、奇数段のフリップフロップには、パルス幅制御信号ＰＷＣ５が入力され、偶数段のフリップフロップには、パルス幅制御信号ＰＷＣ６が入力される。
【０１１３】
パルス幅制御信号ＰＷＣ１乃至ＰＷＣ６のそれぞれは、パルス信号であり、デューティ比が３３％である。また、パルス幅制御信号ＰＷＣ１乃至パルス幅制御信号ＰＷＣ６は、順次６分の１周期ずつ遅れている。
【０１１４】
また、フリップフロップ１０＿１乃至１０＿ｒのそれぞれから出力されるパルス信号ＯＵＴ１が走査線を制御する信号となる。例えば駆動回路１２１として図５に示す駆動回路を適用する場合には、パルス信号ＯＵＴ１が走査線ＧＬ１＿１〜ＧＬ１＿Ｘを制御するパルス信号ＰＳ１となり、駆動回路１２２として図５に示す駆動回路を適用する場合には、パルス信号ＯＵＴ１が走査線ＧＬ２＿１〜ＧＬ２＿Ｘを制御するパルス信号ＰＳ２となる。
【０１１５】
さらに、図５に示す駆動回路の駆動方法例について説明する。
【０１１６】
まず、図６に示すフリップフロップの動作例について、図７のタイミングチャートを用いて説明する。なお、一例として図６に示すフリップフロップのトランジスタ３０１ａ乃至３０１ｌのそれぞれを全てＮチャネル型とし、トランジスタ３０１ｉ及び３０１ｋの閾値電圧Ｖｔｈを同じとし、電位Ｖａとして高電源電位Ｖｄｄが与えられ、電位Ｖｂとして低電源電位Ｖｓｓが与えられるとする。また、クロック信号ＣＫ１及びＣＫ２のデューティ比を２５％とし、パルス幅制御信号ＰＷＣのデューティ比を３３％とし、クロック信号ＣＫ１及びＣＫ２のパルス幅は、パルス幅制御信号ＰＷＣの１．５倍とする。
【０１１７】
図６に示すフリップフロップは、まず期間Ｔ３１乃至期間Ｔ３３の間にセット信号ＳＴのパルスが入力されることによりセット状態になる。
【０１１８】
例えば、期間Ｔ３１においてトランジスタ３０１ｈがオン状態になり、ノードＮＡの電位が電位Ｖｂと同等の値になり、トランジスタ３０１ｊ及びトランジスタ３０１ｌがオフ状態になる。
【０１１９】
また、期間Ｔ３１にトランジスタ３０１ａ、トランジスタ３０１ｃ、及びトランジスタ３０１ｄがオン状態になり、トランジスタ３０１ｂがオフ状態になり、ノードＮＢの電位が電位Ｖａと同等の値まで上昇し、その後トランジスタ３０１ａがオフ状態になる。
【０１２０】
さらに、期間Ｔ３３及びＴ３４の間に、パルス幅制御信号ＰＷＣのパルスが入力され、期間Ｔ３３に、トランジスタ３０１ｉのゲートとソース及びドレインの他方との間に生じる寄生容量による容量結合により、ノードＮＣの電位が、電位Ｖａと閾値電圧Ｖｔｈの和よりもさらに大きい値、すなわち、Ｖａ＋Ｖｔｈ＋Ｖｘ（Ｖｘは正の任意の値）まで上昇し、トランジスタ３０１ｉがオン状態になる。これにより、図６に示すフリップフロップは、期間Ｔ３３及びＴ３４の間、パルス信号ＯＵＴ１のパルスが出力される。
【０１２１】
また、期間Ｔ３４乃至Ｔ３６において、クロック信号ＣＫ１がハイレベルになり、期間Ｔ３４に、トランジスタ３０１ｋのゲートとソース及びドレインの他方との間に生じる寄生容量による容量結合により、ノードＮＤの電位が、電位Ｖａと閾値電圧Ｖｔｈの和よりもさらに大きい値、すなわち、Ｖａ＋Ｖｔｈ＋Ｖｘまで上昇し、トランジスタ３０１ｋがオン状態になる。これにより、図６に示すフリップフロップは、期間Ｔ３４乃至Ｔ３６の間、パルス信号ＯＵＴ２のパルスが出力される。
【０１２２】
その後、図６に示すフリップフロップは、期間Ｔ３７乃至Ｔ３９の間に、リセット信号ＲＥ１のパルスが入力されることによりリセット状態になり、期間Ｔ３７に、例えばトランジスタ３０１ｇがオン状態になることにより、ノードＮＡの電位が電位Ｖａと同等の値になり、トランジスタ３０１ｊ及び３０１ｌがオン状態になる。また、期間Ｔ３７乃至期間Ｔ３９において、クロック信号ＣＫ２がハイレベルになり、期間Ｔ３７に、トランジスタ３０１ｆがオン状態になることにより、ノードＮＣ及びノードＮＤの電位が電位Ｖｂと同等の値になり、トランジスタ３０１ｉ及び３０１ｊがオフ状態になる。よって、期間Ｔ３７乃至Ｔ３９の間、パルス信号ＯＵＴ１及びＯＵＴ２がローレベルになる。以上が図６に示すフリップフロップの動作例である。
【０１２３】
図７を用いて説明したように、図６に示すフリップフロップは、セット信号のパルスが入力されることにより、セット状態になり、パルス信号ＯＵＴ１及びＯＵＴ２においてパルスを出力し、その後リセット信号のパルスが入力されることにより、リセット状態になり、パルス信号ＯＵＴ１及びＯＵＴ２がローレベルになる。
【０１２４】
さらに、図５に示す駆動回路の駆動方法例として、図５に示す駆動回路を駆動回路１２１及び１２２に適用した場合の駆動回路１２１及び１２２のそれぞれの駆動方法例について、図８のタイミングチャートを用いて説明する。なお、ここでは、駆動回路１２１が備えるフリップフロップ１０＿１乃至１０＿ｒをフリップフロップ１０ａ＿１乃至１０ａ＿ｒとする。また、駆動回路１２２が備えるフリップフロップ１０＿１乃至１０＿ｒをフリップフロップ１０ｂ＿１乃至１０ｂ＿ｒとする。また、駆動回路１２１には、スタートパルス信号ＳＰとしてスタートパルス信号ＳＰ１が入力され、駆動回路１２２には、スタートパルス信号ＳＰとしてスタートパルス信号ＳＰ２が入力される。また、一例としてクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ６のパルス幅は、パルス幅制御信号ＰＷＣ１乃至ＰＷＣ６のパルス幅の１．５倍とする。
【０１２５】
駆動回路１２１及び１２２の駆動方法例では、時刻ｔ４１乃至ｔ４４において、スタートパルス信号ＳＰ１のパルスを駆動回路１２１のフリップフロップ１０ａ＿１に入力し、時刻ｔ４３乃至ｔ４５において、パルス幅制御信号ＰＷＣ１のパルスを駆動回路１２１に入力し、時刻ｔ４４乃至ｔ４７において、クロック信号ＣＬＫ１のパルスを駆動回路１２１に入力する。
【０１２６】
このとき、時刻ｔ４３乃至ｔ４５において、フリップフロップ１０ａ＿１は、パルス信号ＯＵＴ１のパルスを出力する。なお、スタートパルス信号ＳＰ１のパルスが入力される前に、リセットパルス信号ＲＰ１のパルスをフリップフロップ１０ａ＿１乃至１０ａ＿ｒに入力して各フリップフロップをリセット状態にしてもよい。
【０１２７】
さらに、時刻ｔ４４乃至ｔ４６においてフリップフロップ１０ａ＿ｐ＋１は、パルス信号ＯＵＴ１のパルスを出力し、時刻ｔ４５乃至ｔ４７においてフリップフロップ１０ａ＿ｑ＋１は、パルス信号ＯＵＴ１のパルスを出力する。その後もフリップフロップ１０ａ＿２、フリップフロップ１０ａ＿ｐ＋２、フリップフロップ１０ａ＿ｑ＋２、フリップフロップ１０ａ＿３、フリップフロップ１０ａ＿ｐ＋３、フリップフロップ１０ａ＿ｑ＋３と、順にパルス信号ＯＵＴ１のパルスを出力し、フリップフロップ１０ａ＿ｐ、フリップフロップ１０ａ＿ｑ、フリップフロップ１０ａ＿ｒまで順にパルス信号ＯＵＴ１のパルスを出力する。
【０１２８】
さらに、時刻ｔ５１乃至ｔ５４の期間においてスタートパルス信号ＳＰ２のパルスをフリップフロップ１０ｂ＿１に入力し、時刻ｔ５３乃至ｔ５５の期間においてパルス幅制御信号ＰＷＣ１のパルスを駆動回路１２２に入力し、時刻ｔ５４乃至ｔ５６の期間において、クロック信号ＣＬＫ１のパルスを駆動回路１２２に入力する。
【０１２９】
このとき、時刻ｔ５３乃至時刻ｔ５５の期間に、フリップフロップ１０ｂ＿１は、パルス信号ＯＵＴ１のパルスを出力する。なお、スタートパルス信号ＳＰ１のパルスが入力される前に、リセットパルス信号ＲＰ１のパルスをフリップフロップ１０ｂ＿１乃至１０ｂ＿ｒに入力して各フリップフロップをリセット状態にしてもよい。
【０１３０】
さらに、時刻ｔ５４乃至ｔ５６においてフリップフロップ１０ｂ＿ｐ＋１は、パルス信号ＯＵＴ１のパルスを出力し、時刻ｔ５５乃至ｔ５７においてフリップフロップ１０ｂ＿ｑ＋１は、パルス信号ＯＵＴ１のパルスを出力する。その後もフリップフロップ１０ｂ＿２、フリップフロップ１０ｂ＿ｐ＋２、フリップフロップ１０ｂ＿ｑ＋２、フリップフロップ１０ｂ＿３、フリップフロップ１０ｂ＿ｐ＋３、フリップフロップ１０ｂ＿ｑ＋３と、順にパルス信号ＯＵＴ１のパルスを出力し、フリップフロップ１０ｂ＿ｐ、フリップフロップ１０ｂ＿ｑ、フリップフロップ１０ｂ＿ｒまで順にパルス信号ＯＵＴ１のパルスを出力する。
【０１３１】
各フリップフロップでパルス信号ＯＵＴ１のパルスを出力することにより、複数の画素回路１１１のトランジスタ２１１又は２１２を順次オン状態にすることができる。
【０１３２】
以上が駆動回路１２１及び１２２の駆動方法例である。
【０１３３】
図５乃至図８を用いて説明したように、本実施の形態の駆動回路の一例では、複数のフリップフロップを用いて駆動回路を構成し、複数のパルス幅制御信号を用いて複数のフリップフロップから出力されるパルス信号を制御する。
【０１３４】
上記構成にすることにより、画素部を行方向に複数の領域に分割し、該複数の領域のそれぞれにおいて各行の画素回路を選択できる。これにより、複数の領域間の境界における分割縞の発生を抑制することができるため、表示画像の画質をさらに向上させることができる。
【０１３５】
次に、図１（Ａ）に示す光源部１０３の構成例について、図９を用いて説明する。
【０１３６】
図９（Ａ）に示すように、光源部１０３は、複数のＬＥＤチップ４２１と、拡散シート４２３と、を備える。
【０１３７】
複数のＬＥＤチップ４２１は、図９（Ｂ）に示すように、行列方向に配置される。複数のＬＥＤチップ４２１のそれぞれは、基板４３１の一平面に設けられる。ここでは、各行のＬＥＤチップ４２１が発光領域１３０に相当する。
【０１３８】
また、ＬＥＤチップ４２１は、図９（Ｃ）に示すように、赤色を呈する発光ダイオード４４１、緑色を呈する発光ダイオード４４２、青色を呈する発光ダイオード４４３を備える。発光ダイオード４４１乃至４４３のそれぞれの発光を制御することにより、画素回路１１１に書き込んだデータに対応する色の光を照射できる。
【０１３９】
拡散シート４２３は、ＬＥＤチップ４２１における発光ダイオードからの光を拡散する機能を有する。拡散シート４２３を必ずしも設ける必要はないが、拡散シート４２３を設けることにより、表示画像における不要な暗線の発生を抑制することができる。
【０１４０】
拡散シート４２３としては、光が円拡散又は楕円拡散するシートを適用できる。例えば、光が楕円拡散するシートを用いることにより、ＬＥＤチップ４２１、即ち発光ダイオード４４１乃至４４３の数を少なくできる。
【０１４１】
なお、光源部１０３に複数のＬＥＤチップ４２１の発光を制御する制御回路を設けてもよい。
【０１４２】
以上が光源部１０３の構成例の説明である。
【０１４３】
次に、本実施の形態に係る表示装置の駆動方法の具体例について図１０乃至１２のタイミングチャートを用いて説明する。なお、図１０乃至１２のタイミングチャートでは、便宜のため単色画像のデータの保持期間が黒画像の表示期間（発光領域の消灯時間）よりも短く図示しているが、単色画像のデータの保持期間が黒画像の表示期間よりも長くてもよい。
【０１４４】
図１０に示すように、本実施の形態に係る表示装置の駆動方法の具体例では、画素部１０１を行方向に領域１乃至３に分割する。さらに、領域１の画素回路１１１を、行方向に第１のグループの画素回路１１１（画素回路１１１＿Ｇ１ともいう）乃至第５のグループの画素回路１１１（画素回路１１１＿Ｇ５ともいう）に分割する。また、領域２の画素回路１１１を、行方向に第６のグループの画素回路１１１（１１１＿Ｇ６ともいう）乃至第１０のグループの画素回路１１１（画素回路１１１＿Ｇ１０ともいう）に分割する。また、領域３の画素回路１１１を、行方向に第１１のグループの画素回路１１１（画素回路１１１＿Ｇ１１ともいう）乃至第１５のグループの画素回路１１１（画素回路１１１＿Ｇ１５ともいう）に分割する。なお、各グループにおける画素回路１１１の行数は、限定されない。
【０１４５】
また、光源部１０３の発光領域を各グループの画素回路１１１に対応して、第１の発光領域（発光領域１３０＿１ともいう）乃至第１５の発光領域（発光領域１３０＿１５ともいう）に分割する。
【０１４６】
さらに、領域１乃至３のそれぞれにおいて、最初のグループの画素回路１１１から順にデータの書き込み（ｗｔ）を行う。なお、データを書き込んでいる画素回路１１１には、発光領域１３０＿１乃至１３０＿１５を適宜消灯状態（状態ｏｆｆともいう）にして光を照射しないことが好ましい。
【０１４７】
まず、書き込み動作としては、黒画像のデータを書き込む。
【０１４８】
黒画像のデータが書き込まれた画素回路１１１は、保持状態（ｈｌｄ）になる。なお、このとき光源部１０３の発光領域１３０を消灯してもよい。これにより、消費電力を低減できる。
【０１４９】
さらに、書き込み動作としては、三原色を構成する単色画像のデータを書き込む。
【０１５０】
三原色を構成する単色画像のデータが書き込まれた画素回路１１１は、保持状態（ｈｌｄ）になる。なお、黒画像のデータの保持期間は、単色画像のデータの保持期間よりも短いことが好ましい。
【０１５１】
さらに、領域１乃至３のそれぞれにおいて、各グループの画素回路１１１に三原色を構成する単色画像のデータを書き込む毎に、各グループの画素回路１１１に対応する発光領域１３０を発光させ、該画素回路１１１に書き込んだデータに応じた光を照射する（表示動作）。
【０１５２】
さらに、上記表示動作を、１フレーム期間に複数回行う。
【０１５３】
例えば、図１０に示すように、領域１では、１フレーム期間において、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の単色画像のデータを順に書き込み、発光領域１３０＿１乃至１３０＿５により、書き込んだデータに対応して赤（Ｒ）、緑（Ｇ）、青（Ｂ）の光を画素回路１１１＿Ｇ１乃至１１１＿Ｇ５に順次照射する。また、領域２では、１フレーム期間において、青（Ｂ）、赤（Ｒ）、緑（Ｇ）の単色画像のデータを順に書き込み、発光領域１３０＿６乃至１３０＿１０により、書き込んだデータに対応して青（Ｂ）、赤（Ｒ）、緑（Ｇ）の光を画素回路１１１＿Ｇ６乃至１１１＿Ｇ１０に順次照射する。また、領域３では、１フレーム期間において、緑（Ｇ）、青（Ｂ）、赤（Ｒ）の単色画像のデータを順に書き込み、発光領域１３０＿１１乃至１３０＿１５により、書き込んだデータに対応して緑（Ｇ）、青（Ｂ）、赤（Ｒ）の光を画素回路１１１＿Ｇ１１乃至１１１＿Ｇ１５に順次照射する。
【０１５４】
上記のように、拡散によって所望の画素回路以外の画素回路に特定の色の光が照射される場合であっても、表示画像を黒画像にする。よって、表示不良を抑制できる。
【０１５５】
例えば、画素回路１１１＿Ｇ１に赤（Ｒ）の光を照射すると、光の拡散により画素回路１１１＿Ｇ２にも赤（Ｒ）の光が照射されてしまう場合がある。
【０１５６】
このとき、黒画像のデータを書き込まない場合、第２のグループの画素回路１１１＿Ｇ２には、青画像のデータが書き込まれているため、赤（Ｒ）の光が照射されると表示不良になる。
【０１５７】
しかしながら、第２のグループの画素回路１１１＿Ｇ２に黒画像のデータを書き込むことにより、第１のグループの画素回路１１１＿Ｇ１に赤（Ｒ）の光を照射しても、黒画像となるため、表示不良を抑制できる。
【０１５８】
なお、表示装置の駆動方法例は、図１０に限定されず、例えば図１１に示すように、領域１乃至３において、１フレーム期間に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の光を照射し、その後消灯状態としてもよい。このとき、上記消灯状態時の黒画像のデータを書き込むタイミングは図１１に限定されず、単色画像のデータを書き込む前であればよい。
【０１５９】
また、図１２に示すように、１フレーム期間に、領域１乃至３において、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の光を画素回路１１１＿Ｇ１乃至１１１＿Ｇ１５に照射し、次の１フレーム期間に、領域１乃至３において、イエローに相当する赤及び緑（Ｒ＋Ｇ）、シアンに相当する緑及び青（Ｇ＋Ｂ）、マゼンタに相当する青及び赤（Ｂ＋Ｒ）の光を画素回路１１１＿Ｇ１乃至１１１＿Ｇ１５に照射してもよい。
【０１６０】
図１乃至１２を用いて説明したように、本実施の形態に係る表示装置の一例では、行列方向に配置された複数の画素回路が設けられた画素部を、行方向に複数の領域に分割し、複数の領域のそれぞれの画素回路において、１フレーム期間に三原色を構成する複数の単色画像のデータのそれぞれを書き込む前に、黒画像のデータを書き込む。
【０１６１】
これにより、拡散によって所望の画素回路以外の画素回路に特定の色の光が照射される場合であっても、表示不良を抑制できる。
【０１６２】
また、本実施の形態に係る表示装置の一例では、各画素回路に第１及び第２のトランジスタを設け、第１のトランジスタにより三原色を構成する単色画像のデータの書き込みを制御し、第２のトランジスタにより、黒画像のデータの書き込みを制御する。これにより、三原色を構成する単色画像のデータの書き込みタイミングと黒画像のデータの書き込みタイミングの間隔を短くできるため、書き込み動作を速くできる。
【０１６３】
また、上記構成にすることにより、あるグループの画素回路に光を照射している間に他のグループの画素回路にデータを書き込むことができるため、最低限必要な動作時間を短縮することができる。よって、データの書き込み回数を多くすることが容易になり、色割れ現象を低減できる。
【０１６４】
以上により、表示画像の画質を向上させることができる。
【０１６５】
（実施の形態２）
本実施形態では、表示装置の構造例について図１３を用いて説明する。
【０１６６】
本実施形態に係る表示装置の例は、横電界方式の液晶表示装置であり、図１３に示すように、導電層７０１ａ乃至７０１ｃと、絶縁層７０２と、半導体層７０３ａ及び７０３ｂと、導電層７０４ａ乃至７０４ｄと、絶縁層７０５と、絶縁層７０７と、導電層７０９と、導電層７１０と、絶縁層７２２と、絶縁層７２３と、液晶層７５０と、を含む。
【０１６７】
導電層７０１ａ乃至７０１ｃは、基板７００の一平面に設けられる。
【０１６８】
導電層７０１ａは、図１（Ａ）に示す駆動回路部１０２に設けられる。導電層７０１ａは、駆動回路のトランジスタのゲートとしての機能を有する。
【０１６９】
導電層７０１ｂは、図１（Ａ）に示す画素部１０１に設けられる。導電層７０１ｂは、画素回路のトランジスタのゲートとしての機能を有する。
【０１７０】
導電層７０１ｃは、画素部１０１に設けられる。導電層７０１ｃは、画素回路の容量素子の一対の電極の一方としての機能を有する。
【０１７１】
絶縁層７０２は、導電層７０１ａ乃至７０１ｃの上に設けられる。絶縁層７０２は、駆動回路のトランジスタのゲート絶縁層、画素回路のトランジスタのゲート絶縁層、及び画素回路の容量素子の誘電体層としての機能を有する。
【０１７２】
半導体層７０３ａは、絶縁層７０２を介して導電層７０１ａに重畳する。半導体層７０３ａは、駆動回路のトランジスタのチャネルが形成される層（チャネル形成層ともいう）としての機能を有する。
【０１７３】
半導体層７０３ｂは、絶縁層７０２を介して導電層７０１ｂに重畳する。半導体層７０３ｂは、画素回路のトランジスタのチャネル形成層としての機能を有する。
【０１７４】
導電層７０４ａは、半導体層７０３ａに電気的に接続される。導電層７０４ａは、駆動回路のトランジスタのソース及びドレインの一方としての機能を有する。
【０１７５】
導電層７０４ｂは、半導体層７０３ａに電気的に接続される。導電層７０４ｂは、駆動回路のトランジスタのソース及びドレインの他方としての機能を有する。
【０１７６】
導電層７０４ｃは、半導体層７０３ｂに電気的に接続される。導電層７０４ｃは、画素回路のトランジスタのソース及びドレインの一方としての機能を有する。
【０１７７】
導電層７０４ｄは、半導体層７０３ｂに電気的に接続される。また、導電層７０４ｄは、絶縁層７０２を介して導電層７０１ｃに重畳する。導電層７０４ｄは、画素回路のトランジスタのソース及びドレインの他方、並びに画素回路の容量素子の一対の電極の他方としての機能を有する。
【０１７８】
絶縁層７０５は、半導体層７０３ａ及び７０３ｂの上、及び導電層７０４ａ乃至７０４ｄの上に設けられる。絶縁層７０５は、トランジスタを保護する絶縁層（保護絶縁層ともいう）としての機能を有する。
【０１７９】
絶縁層７０７は、絶縁層７０５の上に設けられる。絶縁層７０７は、平坦化層としての機能を有する。
【０１８０】
導電層７０９は、絶縁層７０７の上に設けられる。また、導電層７０９は、櫛歯部を有する。導電層７０９は、画素回路の液晶素子が有する一対の電極の一方としての機能を有する。
【０１８１】
導電層７１０は、絶縁層７０７の上に設けられ、絶縁層７０５を貫通して設けられた開口部で導電層７０４ｄに電気的に接続される。また、導電層７１０は、櫛歯部を有し、櫛歯部の櫛が導電層７０９の櫛歯部の櫛と交互に並置される。導電層７１０は、画素回路の液晶素子が有する一対の電極の他方としての機能を有する。
【０１８２】
絶縁層７２２は、基板７２０の一平面に設けられる。絶縁層７２２は、平坦化層としての機能を有する。
【０１８３】
絶縁層７２３は、絶縁層７２２の一平面に設けられる。絶縁層７２３は、保護絶縁層としての機能を有する。
【０１８４】
液晶層７５０は、導電層７０９及び導電層７１０の上に設けられる。
【０１８５】
なお、図１３では、トランジスタをチャネルエッチ型のトランジスタとしているが、これに限定されず、例えばチャネルストップ型のトランジスタとしてもよい。また、トップゲート型のトランジスタとしてもよい。
【０１８６】
さらに、図１３に示す表示装置の各構成要素について説明する。なお、各層を積層構造にしてもよい。
【０１８７】
基板７００及び７２０としては、例えばガラス基板又はプラスチック基板を適用できる。
【０１８８】
導電層７０１ａ乃至７０１ｃとしては、例えばモリブデン、チタン、クロム、タンタル、マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、又はスカンジウムなどの金属材料を含む層を適用できる。
【０１８９】
絶縁層７０２としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、又は酸化ハフニウムなどの材料を含む層を適用できる。
【０１９０】
半導体層７０３ａ及び７０３ｂとしては、例えばシリコンを含む半導体層、又は酸化物半導体層などを適用できる。
【０１９１】
酸化物半導体層は、単結晶、多結晶（ポリクリスタルともいう）又は非晶質などの状態をとる。酸化物半導体層は、非単結晶を有していてもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。また、酸化物半導体層がアモルファス層と結晶を含む層との積層であってもよい。また、酸化物半導体層は、ＣＡＡＣを有していてもよい。また、酸化物半導体層は、微結晶を有していてもよい。
【０１９２】
酸化物半導体層に適用可能な酸化物半導体としては、例えばインジウム及びガリウムの一方若しくは両方と、亜鉛と、を含む金属酸化物、又は該金属酸化物に含まれるガリウムの一部若しくは全部の代わりに他の金属元素を含む金属酸化物などが挙げられる。
【０１９３】
上記金属酸化物としては、例えばＩｎ系金属酸化物、Ｚｎ系金属酸化物、Ｉｎ−Ｚｎ系金属酸化物、又はＩｎ−Ｇａ−Ｚｎ系金属酸化物などを適用できる。また、上記Ｉｎ−Ｇａ−Ｚｎ系金属酸化物に含まれるＧａ（ガリウム）の一部若しくは全部の代わりに他の金属元素を含む金属酸化物を用いてもよい。
【０１９４】
上記他の金属元素としては、例えばガリウムよりも多くの酸素原子と結合が可能な金属元素を用いればよく、例えばチタン、ジルコニウム、ハフニウム、ゲルマニウム、及び錫のいずれか一つ又は複数の元素を用いればよい。また、上記他の金属元素としては、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、及びルテチウムのいずれか一つ又は複数の元素を用いればよい。これらの金属元素は、スタビライザーとしての機能を有する。なお、これらの金属元素の添加量は、金属酸化物が半導体として機能することが可能な量である。ガリウムよりも多くの酸素原子と結合が可能な金属元素を用い、さらには金属酸化物中に酸素を供給することにより、金属酸化物中の酸素欠陥を少なくできる。
【０１９５】
例えば、上記Ｉｎ−Ｇａ−Ｚｎ系金属酸化物に含まれるＧａ（ガリウム）の全部の代わりに錫を用いるとＩｎ−Ｓｎ−Ｚｎ系金属酸化物となり、上記Ｉｎ−Ｇａ−Ｚｎ系金属酸化物に含まれるＧａ（ガリウム）の一部の代わりにチタンを用いるとＩｎ−Ｔｉ−Ｇａ−Ｚｎ系金属酸化物となる。
【０１９６】
また、上記酸化物半導体層を、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を含む酸化物半導体層としてもよい。
【０１９７】
ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸又は／及びｂ軸はマクロに揃っていない。
【０１９８】
酸化物半導体層は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体層は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう）を膜中に含む。又は、微結晶酸化物半導体層は、例えば、１ｎｍ以上１０ｎｍ未満の結晶部を有する結晶−非晶質混相構造の酸化物半導体を有している。
【０１９９】
酸化物半導体層は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体層は、例えば、原子配列が無秩序であり、結晶成分を有さない。又は、非晶質酸化物半導体層は、例えば、完全な非晶質であり、結晶部を有さない。
【０２００】
なお、酸化物半導体層が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。
【０２０１】
なお、酸化物半導体層は、例えば、単結晶を有してもよい。
【０２０２】
酸化物半導体層は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。そのような酸化物半導体層の一例としては、ＣＡＡＣ−ＯＳ膜がある。
【０２０３】
ＣＡＡＣ−ＯＳ膜は、完全な非晶質ではない。ＣＡＡＣ−ＯＳ膜は、例えば、結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体を有している。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭともいう）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界、結晶部と結晶部の境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【０２０４】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部では、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向になるように揃い、且つａｂ面に垂直な方向から見て金属原子が三角形状又は六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列する。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
【０２０５】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【０２０６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状又は表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向になるように揃っている。結晶部は、成膜することにより、又は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【０２０７】
上記ＣＡＡＣ−ＯＳ膜をチャネル形成層として用いた電界効果トランジスタは、可視光や紫外光の照射による電気特性の変動が低いため、信頼性が高い。
【０２０８】
また、半導体層７０３ａ及び７０３ｂとして酸化物半導体層を用いる場合、例えば脱水化・脱水素化を行い、酸化物半導体層中の水素、水、水酸基、又は水素化物（水素化合物ともいう）などの不純物を排除し、且つ酸化物半導体層に酸素を供給すると、酸化物半導体層を高純度化させることができる。例えば、酸化物半導体層に接する層として酸素を含む層を用い、また、加熱処理を行うことにより、酸化物半導体層を高純度化させることができる。
【０２０９】
また、形成直後の酸化物半導体層は、化学量論的組成より酸素が多い過飽和の状態であることが好ましい。例えば、スパッタリング法を用いて酸化物半導体層を形成する場合、成膜ガスの酸素の占める割合が多い条件で形成することが好ましく、特に酸素雰囲気（例えば酸素ガス１００％）で成膜を行うことが好ましい。
【０２１０】
また、スパッタリング法を用いて酸化物半導体層を成膜する際に、基板温度を１００℃以上５００℃以下、好ましくは２００℃以上３５０℃以下にして酸化物半導体層を成膜してもよい。
【０２１１】
また、酸化物半導体層に十分な酸素が供給されて酸素を過飽和の状態とするために、酸化物半導体層に接する絶縁層（例えば絶縁層７０２、７０５など）として過剰酸素を含む絶縁層を形成してもよい。
【０２１２】
例えば、スパッタリング法を用いて膜中に酸素が多く含まれる成膜条件で絶縁膜を成膜することにより、過剰酸素を含む絶縁層を形成できる。また、より多くの過剰酸素を絶縁層に含ませたい場合には、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加すればよい。また、酸化物半導体層に酸素を添加してもよい。
【０２１３】
また、スパッタリング装置において、成膜室内の残留水分は、少ないことが好ましい。このため、スパッタリング装置に吸着型の真空ポンプを用いることが好ましい。また、コールドトラップを用いてもよい。
【０２１４】
また、トランジスタの作製において、加熱処理を行うことが好ましい。このときの加熱処理の温度は、３５０℃以上基板の歪み点未満の温度、さらには、３５０℃以上４５０℃以下であることが好ましい。なお、加熱処理を複数回行ってもよい。
【０２１５】
上記加熱処理に用いられる加熱処理装置としては、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置又はＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置を用いてもよい。なお、これに限定されず、電気炉など、別の加熱処理装置を用いてもよい。
【０２１６】
また、上記加熱処理を行った後、その加熱温度を維持しつつ、又はその加熱温度から降温する過程で該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入するとよい。このとき、酸素ガス又はＮ２Ｏガスは、水及び水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度は、６Ｎ以上、好ましくは７Ｎ以上であると良い。すなわち、酸素ガス又はＮ２Ｏガス中の不純物濃度は、１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下であることが好ましい。この工程により、酸化物半導体層に酸素が供給され、酸化物半導体層中の酸素欠乏に起因する欠陥を低減できる。なお、上記高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エアの導入は、上記加熱処理時に行ってもよい。
【０２１７】
高純度化させた酸化物半導体層の水素濃度は、二次イオン質量分析法（ＳＩＭＳともいう）の測定値において、５×１０１９ａｔｏｍｓ／ｃｍ３以下、さらには５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらには５×１０１７ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
【０２１８】
高純度化させた酸化物半導体層を電界効果トランジスタに用いることにより、酸化物半導体層のキャリア密度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満にすることができる。このように、キャリア密度を少なくすることにより、チャネル幅１μｍあたりの電界効果トランジスタのオフ電流を１×１０−１９Ａ（１００ｚＡ）以下、より好ましくは１×１０−２２Ａ（１００ｙＡ）以下にまで抑制できる。電界効果トランジスタのオフ電流は、低ければ低いほどよいが、電界効果トランジスタのオフ電流の下限値は、約１×１０−３０Ａ／μｍであると見積もられる。
【０２１９】
導電層７０４ａ乃至７０４ｄとしては、例えばモリブデン、チタン、クロム、タンタル、マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、スカンジウム、又はルテニウムなどの金属材料を含む層を適用できる。また、例えばタングステンを含む層、窒化タンタルを含む層、銅を含む層、チタンを含む層の積層を導電層７０４ａ乃至７０４ｄに適用してもよい。
【０２２０】
絶縁層７０５としては、例えば酸化シリコン、酸化アルミニウム、酸化ハフニウムなどの酸化絶縁層を適用できる。
【０２２１】
絶縁層７０７及び７２２としては、例えば有機絶縁材料又は無機絶縁材料の層などを適用できる。
【０２２２】
導電層７０９としては、例えば光を透過する金属酸化物の層などを適用できる。例えば、インジウムを含む金属酸化物などを適用できる。
【０２２３】
導電層７１０としては、例えば光を透過する金属酸化物の層などを適用できる。例えば、インジウムを含む金属酸化物などを適用できる。
【０２２４】
絶縁層７２３としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、又は酸化ハフニウムなどの材料を含む層を適用できる。
【０２２５】
また、液晶層７５０としては、例えばブルー相を示す液晶を含む層を適用できる。
【０２２６】
ブルー相を示す液晶を含む層は、例えばブルー相を示す液晶、カイラル剤、液晶性モノマー、非液晶性モノマー、及び重合開始剤を含む液晶組成物により構成される。ブルー相を示す液晶は、応答時間が短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶を用いることにより、液晶表示装置の動作を速くできる。
【０２２７】
以上が図１３に示す表示装置の構造例の説明である。
【０２２８】
図１３を用いて説明したように、本実施形態に係る表示装置の一例では、画素回路と同一基板上に駆動回路を設ける。これにより、画素回路と駆動回路を接続するための配線の数を少なくできる。
【０２２９】
（実施の形態３）
本実施の形態では、本発明の一態様である表示装置を用いたパネルを備える電子機器の例について、図１４を参照して説明する。
【０２３０】
図１４（Ａ）に示す電子機器は、携帯型情報端末の一例である。
【０２３１】
図１４（Ａ）に示す電子機器は、筐体１０１１と、筐体１０１１に設けられたパネル１０１２と、ボタン１０１３と、スピーカー１０１４と、を具備する。
【０２３２】
なお、筐体１０１１に、外部機器に接続するための接続端子及び操作ボタンが設けられていてもよい。
【０２３３】
パネル１０１２は、表示パネル（ディスプレイ）である。パネル１０１２は、タッチパネルの機能を有することが好ましい。
【０２３４】
パネル１０１２は、本発明の一態様である表示装置を用いて構成される。
【０２３５】
ボタン１０１３は、筐体１０１１に設けられる。例えば、ボタン１０１３が電源ボタンであれば、ボタン１０１３を押すことにより、電子機器をオン状態にするか否かを制御することができる。
【０２３６】
スピーカー１０１４は、筐体１０１１に設けられる。スピーカー１０１４は音声を出力する。
【０２３７】
なお、筐体１０１１にマイクが設けられていてもよい。筐体１０１１にマイクを設けられることにより、例えば図１４（Ａ）に示す電子機器を電話機として機能させることができる。
【０２３８】
図１４（Ａ）に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。
【０２３９】
図１４（Ｂ）に示す電子機器は、折り畳み式の情報端末の一例である。
【０２４０】
図１４（Ｂ）に示す電子機器は、筐体１０２１ａと、筐体１０２１ｂと、筐体１０２１ａに設けられたパネル１０２２ａと、筐体１０２１ｂに設けられたパネル１０２２ｂと、軸部１０２３と、ボタン１０２４と、接続端子１０２５と、記録媒体挿入部１０２６と、スピーカー１０２７と、を備える。
【０２４１】
筐体１０２１ａと筐体１０２１ｂは、軸部１０２３により接続される。
【０２４２】
パネル１０２２ａ及びパネル１０２２ｂは、表示パネル（ディスプレイ）である。パネル１０２２ａ及びパネル１０２２ｂは、タッチパネルとしての機能を有することが好ましい。
【０２４３】
パネル１０２２ａ及びパネル１０２２ｂは、本発明の一態様である表示装置を用いて構成される。
【０２４４】
図１４（Ｂ）に示す電子機器は、軸部１０２３を有するため、パネル１０２２ａとパネル１０２２ｂを対向させて折り畳むことができる。
【０２４５】
ボタン１０２４は、筐体１０２１ｂに設けられる。なお、筐体１０２１ａにボタン１０２４を設けてもよい。例えば、電源ボタンとしての機能を有するボタン１０２４を設けることより、ボタン１０２４を押すことで電子機器に対する電源電圧の供給を制御できる。
【０２４６】
接続端子１０２５は、筐体１０２１ａに設けられる。なお、筐体１０２１ｂに接続端子１０２５が設けられていてもよい。また、接続端子１０２５が筐体１０２１ａ及び筐体１０２１ｂの一方又は両方に複数設けられていてもよい。接続端子１０２５は、図１４（Ｂ）に示す電子機器と他の機器を接続するための端子である。
【０２４７】
記録媒体挿入部１０２６は、筐体１０２１ａに設けられる。筐体１０２１ｂに記録媒体挿入部１０２６が設けられていてもよい。また、記録媒体挿入部１０２６が筐体１０２１ａ及び筐体１０２１ｂの一方又は両方に複数設けられていてもよい。例えば、記録媒体挿入部にカード型記録媒体を挿入することにより、カード型記録媒体のデータを電子機器に読み出し、又は電子機器内のデータをカード型記録媒体に書き込むことができる。
【０２４８】
スピーカー１０２７は、筐体１０２１ｂに設けられる。スピーカー１０２７は、音声を出力する。なお、筐体１０２１ａにスピーカー１０２７を設けてもよい。
【０２４９】
なお、筐体１０２１ａ又は筐体１０２１ｂにマイクを設けてもよい。筐体１０２１ａ又は筐体１０２１ｂにマイクが設けられることにより、例えば図１４（Ｂ）に示す電子機器を電話機として機能させることができる。
【０２５０】
図１４（Ｂ）に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。
【０２５１】
図１４（Ｃ）に示す電子機器は、据え置き型情報端末の一例である。図１４（Ｃ）に示す据え置き型情報端末は、筐体１０３１と、筐体１０３１に設けられたパネル１０３２と、ボタン１０３３と、スピーカー１０３４と、を具備する。
【０２５２】
パネル１０３２は、表示パネル（ディスプレイ）である。パネル１０３２は、タッチパネルとしての機能を有することが好ましい。
【０２５３】
パネル１０３２は、本発明の一態様である表示装置を用いて構成される。
【０２５４】
なお、筐体１０３１の甲板部１０３５にパネル１０３２と同様のパネルを設けてもよい。上記パネルは、タッチパネルとしての機能を有することが好ましい。
【０２５５】
さらに、筐体１０３１に券などを出力する券出力部、硬貨投入部、及び紙幣挿入部などを設けてもよい。
【０２５６】
ボタン１０３３は、筐体１０３１に設けられる。例えば、ボタン１０３３が電源ボタンであれば、ボタン１０３３を押すことで電子機器に対する電源電圧の供給を制御できる。
【０２５７】
スピーカー１０３４は、筐体１０３１に設けられる。スピーカー１０３４は、音声を出力する。
【０２５８】
図１４（Ｃ）に示す電子機器は、例えば現金自動預け払い機、チケットなどの注文をするための情報通信端末（マルチメディアステーションともいう）、又は遊技機としての機能を有する。
【０２５９】
図１４（Ｄ）は、据え置き型情報端末の一例である。図１４（Ｄ）に示す電子機器は、筐体１０４１と、筐体１０４１に設けられたパネル１０４２と、筐体１０４１を支持する支持台１０４３と、ボタン１０４４と、接続端子１０４５と、スピーカー１０４６と、を備える。
【０２６０】
なお、筐体１０４１に外部機器に接続させるための接続端子を設けてもよい。
【０２６１】
パネル１０４２は、表示パネル（ディスプレイ）としての機能を有する。
【０２６２】
パネル１０４２は、本発明の一態様である表示装置を用いて構成される。
【０２６３】
ボタン１０４４は、筐体１０４１に設けられる。例えば、ボタン１０４４が電源ボタンであれば、ボタン１０４４を押すことで電子機器に対する電源電圧の供給を制御できる。
【０２６４】
接続端子１０４５は、筐体１０４１に設けられる。接続端子１０４５は、図１４（Ｄ）に示す電子機器と他の機器を接続するための端子である。例えば、接続端子１０４５により図１４（Ｄ）に示す電子機器とパーソナルコンピュータを接続すると、パーソナルコンピュータから入力されるデータ信号に応じた画像をパネル１０４２に表示させることができる。例えば、図１４（Ｄ）に示す電子機器のパネル１０４２が接続する他の電子機器のパネルより大きければ、当該他の電子機器の表示画像を拡大することができ、複数の人が同時に視認しやすくなる。
【０２６５】
スピーカー１０４６は、筐体１０４１に設けられる。スピーカー１０４６は、音声を出力する。
【０２６６】
図１４（Ｄ）に示す電子機器は、例えば出力モニタ、パーソナルコンピュータ、及びテレビジョン装置の一つ又は複数としての機能を有する。
【０２６７】
以上が図１４に示す電子機器の例の説明である。
【０２６８】
図１４を参照して説明したように、本実施の形態に係る電子機器では、本発明の一態様である表示装置を用いることにより、高画質の画像を表示できる。
【符号の説明】
【０２６９】
ＤＬ＿１〜ＤＬ＿Ｙ    データ線
ＧＬ１＿１〜ＧＬ１＿Ｘ    走査線
ＧＬ２＿１〜ＧＬ２＿Ｘ    走査線
ＶＬ１    電位供給線
ＶＬ２    電位供給線
１０    フリップフロップ
１０ａ    フリップフロップ
１０ｂ    フリップフロップ
１０１    画素部
１０２    駆動回路部
１０３    光源部
１１１    画素回路
１２１    駆動回路
１２１ａ    駆動回路
１２２    駆動回路
１２２ａ    駆動回路
１２３    駆動回路
１３０    発光領域
２１０    液晶素子
２１１    トランジスタ
２１２    トランジスタ
２１３    容量素子
３０１ａ    トランジスタ
３０１ｂ    トランジスタ
３０１ｃ    トランジスタ
３０１ｄ    トランジスタ
３０１ｅ    トランジスタ
３０１ｆ    トランジスタ
３０１ｇ    トランジスタ
３０１ｈ    トランジスタ
３０１ｉ    トランジスタ
３０１ｊ    トランジスタ
３０１ｋ    トランジスタ
３０１ｌ    トランジスタ
４２１    ＬＥＤチップ
４２３    拡散シート
４３１    基板
４４１    発光ダイオード
４４２    発光ダイオード
４４３    発光ダイオード
７００    基板
７０１ａ    導電層
７０１ｂ    導電層
７０１ｃ    導電層
７０２    絶縁層
７０３ａ    半導体層
７０３ｂ    半導体層
７０４ａ    導電層
７０４ｂ    導電層
７０４ｃ    導電層
７０４ｄ    導電層
７０５    絶縁層
７０７    絶縁層
７０９    導電層
７１０    導電層
７２０    基板
７２２    絶縁層
７２３    絶縁層
７５０    液晶層
１０１１    筐体
１０１２    パネル
１０１３    ボタン
１０１４    スピーカー
１０２１ａ    筐体
１０２１ｂ    筐体
１０２２ａ    パネル
１０２２ｂ    パネル
１０２３    軸部
１０２４    ボタン
１０２５    接続端子
１０２６    記録媒体挿入部
１０２７    スピーカー
１０３１    筐体
１０３２    パネル
１０３３    ボタン
１０３４    スピーカー
１０３５    甲板部
１０４１    筐体
１０４２    パネル
１０４３    支持台
１０４４    ボタン
１０４５    接続端子
１０４６    スピーカー
【図１】
2013214055.tif 000003
【図２】
2013214055.tif 000004
【図３】
2013214055.tif 000005
【図４】
2013214055.tif 000006
【図５】
2013214055.tif 000007
【図６】
2013214055.tif 000008
【図７】
2013214055.tif 000009
【図８】
2013214055.tif 000010
【図９】
2013214055.tif 000011
【図１０】
2013214055.tif 000012
【図１１】
2013214055.tif 000013
【図１２】
2013214055.tif 000014
【図１３】
2013214055.tif 000015
【図１４】
2013214055.tif 000016