(57)【要約】【課題】チャネル層に金属酸化物半導体膜を使用した薄膜トランジスタを含む半導体装置、特に、上述した薄膜トランジスタの形成後に熱履歴を有する半導体装置において、薄膜トランジスタの特性劣化を抑制することができる技術を提供する。【解決手段】ソース電極ＳＥおよびドレイン電極ＤＥは、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）など金属膜からなる第１電極層ＦＥと、第１電極層ＦＥを構成する金属がチャネル層ＣＨへ拡散するのを防止するように、チャネル層ＣＨと第１電極層ＦＥの間でチャネル層ＣＨに直接接触するように形成されたコバルト膜よりなる拡散防止層ＤＣから構成されている。【選択図】図１
2013214537.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に形成された電界効果トランジスタを含む半導体装置であって、
前記電界効果トランジスタは、
（ａ）互いに離間して形成されたソース電極およびドレイン電極と、
（ｂ）前記ソース電極と前記ドレイン電極の間に形成され、かつ、前記ソース電極および前記ドレイン電極のそれぞれに接触するように形成された金属酸化物半導体膜からなるチャネル層と、
（ｃ）前記チャネル層と接触するように形成されたゲート絶縁膜と、
（ｄ）前記ゲート絶縁膜と接触するように形成されたゲート電極とを備え、
前記ソース電極および前記ドレイン電極は、
（ａ１）金属膜からなる第１電極層と、
（ａ２）前記第１電極層を構成する金属が前記チャネル層へ拡散するのを防止するように、前記チャネル層と前記第１電極層の間で前記チャネル層に直接接触するように形成された拡散防止層とを有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記電界効果トランジスタは、
前記絶縁基板上に形成された前記ゲート電極と、
前記ゲート電極を覆うように前記絶縁基板上に形成された前記ゲート絶縁膜と、
前記ゲート絶縁膜上に形成された前記金属酸化物半導体膜からなる前記チャネル層と、
前記チャネル層上に平面的に離間して形成され、かつ、それぞれ前記ゲート絶縁膜上に延在するように形成された前記ソース電極および前記ドレイン電極とを備えることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、
前記電界効果トランジスタは、
前記絶縁基板上に形成された前記ゲート電極と、
前記ゲート電極を覆うように前記絶縁基板上に形成された前記ゲート絶縁膜と、
前記ゲート絶縁膜上に平面的に離間して形成され、かつ、それぞれ前記ゲート絶縁膜上に延在するように形成された前記ソース電極および前記ドレイン電極と、
前記ソース電極と前記ドレイン電極の間の前記ゲート絶縁膜上から、前記ソース電極の端部および前記ドレイン電極の端部に乗り上げるように形成された前記金属酸化物半導体膜よりなる前記チャネル層とを備えることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
前記電界効果トランジスタは、
前記絶縁基板上に形成された前記金属酸化物半導体膜からなる前記チャネル層と、
前記チャネル層上に平面的に離間して形成され、かつ、それぞれ前記絶縁膜上に延在するように形成された前記ソース電極および前記ドレイン電極と、
前記ソース電極と前記ドレイン電極の間の前記チャネル層上から、前記ソース電極の端部および前記ドレイン電極の端部へ乗り上げるように形成された前記ゲート絶縁膜と、
前記ゲート絶縁膜上に形成された前記ゲート電極とを備えることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置であって、
前記電界効果トランジスタは、
前記絶縁基板上に平面的に離間して形成された前記ソース電極および前記ドレイン電極と、
前記ソース電極と前記ドレイン電極の間の前記絶縁基板上から、前記ソース電極の端部および前記ドレイン電極の端部上へ乗り上げるように形成された前記金属酸化物半導体膜よりなる前記チャネル層と、
前記チャネル層上に形成された前記ゲート絶縁膜と、
前記ゲート絶縁膜上に形成された前記ゲート電極とを備えることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置であって、
前記拡散防止層は、コバルト膜から形成されていることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置であって、
前記第１電極層は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、あるいは、金（Ａｕ）のいずれかを含む膜から形成されていることを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置であって、
前記拡散防止層の厚さは、５ｎｍ以上１００ｎｍ以下であることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置であって、
前記チャネル層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、すず（Ｓｎ）より選ばれる少なくとも１つの元素を含む膜から形成されていることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置であって、
前記半導体装置は、アクティブマトリックス型液晶ディスプレイ、薄膜メモリ、あるいは、ＲＦＩＤタグのいずれかに使用されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、金属酸化物半導体膜をチャネル層に使用した電界効果トランジスタを含む半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
特開２００９−１７０９０５号公報（特許文献１）には、表示基板上に薄膜トランジスタを形成する技術が記載されている。具体的に、この薄膜トランジスタにおいて、絶縁基板上にゲート電極が形成されており、このゲート電極を覆う絶縁基板上にゲート絶縁膜が形成されている。そして、ゲート絶縁膜上に第１半導体パターンが形成され、さらに、この第１半導体パターン上に第２半導体パターンが形成されている。この第１半導体パターンと第２半導体パターンがチャネル層となる。このチャネル層上には、データ線が直接接触するように形成されており、このデータ線と第２半導体パターンによりオーミックコンタクトが実現されているとしている。
【０００３】
データ線と第２半導体パターンとの間でオーミックコンタクトをとるため、データ線は、例えば、Ｎｉ、Ｃｏ、Ｔｉ、Ａｇ、Ｃｕ、Ｍｏ、Ａｌ、Ｂｅ、Ｎｂ、Ａｕ、Ｆｅ、Ｓｅ、Ｔａなどからなる単一膜や多層膜構造をとることが望ましいとしている。具体的に、多層膜構造の例として、Ｔｉ／Ａｌ、Ｔａ／Ａｌ、Ｎｉ／Ａｌ、Ｃｏ／Ａｌ、Ｍｏ（Ｍｏ合金）／Ｃｕなどの二重膜、あるいは、Ｔｉ／Ａｌ／Ｔｉ、Ｔａ／Ａｌ／Ｔａ、Ｔｉ／Ａｌ／ＴｉＮ、Ｔａ／Ａｌ／ＴａＮ、Ｎｉ／ＡＬ／Ｎｉ、Ｃｏ／Ａｌ／Ｃｏなどのような三重膜を挙げることができるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１７０９０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
現在、液晶ディスプレイの駆動素子として用いられる薄膜トランジスタ(ＴＦＴ（Thin Film Transistor）)では、低い生産コストやＴＦＴ特性の高い均一性などの理由から、アモルファスシリコン（ａ−Ｓｉ）をチャネル材料として使用している。しかし、アモルファスシリコンをチャネル材料として使用した薄膜トランジスタでは、駆動によって生じるしきい電圧シフトが大きいため、補正回路を組み込む必要があり、今後、液晶ディスプレイの更なる高精細を進める上で大きな課題となっている。
【０００６】
これに対して、ＩＧＺＯ（酸化インジウムガリウム亜鉛）に代表される金属酸化物半導体膜をチャネル層に用いた薄膜トランジスタでは、駆動時のしきい電圧の安定性から、補正回路を組み込む必要がないなど、今後の高精細ディスプレイ用駆動素子として注目が集まっている。また、薄膜トランジスタを含む半導体装置の現状での製造工程においては、パッシベーション膜を成膜する工程で加熱処理が必要であるが、金属酸化物半導体膜自体は室温で成膜でき、素子間不均一性が少なく大面積基板への応用が可能であるという特徴を備えている。このため、金属酸化物半導体膜をチャネル層に使用した薄膜トランジスタは、作製コストの低減を図ることができるとともに、フレキシブル素子やＲＦＩＤタグや薄膜メモリなどへの応用も期待される半導体素子である。
【０００７】
一方、液晶ディスプレイの高精細化に伴い、今後、配線の微細化が必要となる。このため、現状のモリブデンやモリブデン−タングステン合金などの配線材料では導電率が不十分となり、配線での信号遅延などの問題が発生する。このような問題を解決するためには、例えば、３μΩ・ｃｍ以下という低抵抗な金属材料をソース電極、ドレイン電極および配線材料として用いることが望ましい。このような金属材料として、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などがある。
【０００８】
しかし、上述した抵抗値の低いＡｌ、Ａｇ、Ａｕ、Ｃｕに関しては、パッシベーション膜を成膜する工程などの半導体装置の製造工程で加えられる加熱処理によって、Ａｌ、Ａｇ、Ａｕ、Ｃｕがソース電極やドレイン電極から、ソース電極やドレイン電極に直接接触するチャネル層へ拡散し、拡散したＡｌ、Ａｇ、Ａｕ、Ｃｕがチャネル層を構成する金属酸化物半導体膜に含まれる酸素と結合することにより金属酸化物を形成する。この結果、ソース電極（ドレイン電極）とチャネル層との間のコンタクト抵抗が増大し、ＴＦＴ特性が劣化してしまう問題がある。このような加熱処理に起因してソース電極やドレイン電極を構成する金属元素が金属酸化物半導体膜からなるチャネル層へ拡散する問題に関してはこれまで解決がなされていない。
【０００９】
本発明の目的は、チャネル層に金属酸化物半導体膜を使用した薄膜トランジスタを含む半導体装置、特に、上述した薄膜トランジスタの形成後に熱履歴を有する半導体装置において、薄膜トランジスタの特性劣化を抑制することができる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明における半導体装置は、絶縁基板上に形成された電界効果トランジスタを含む半導体装置である。このとき、前記電界効果トランジスタは、（ａ）互いに離間して形成されたソース電極およびドレイン電極と、（ｂ）前記ソース電極と前記ドレイン電極の間に形成され、かつ、前記ソース電極および前記ドレイン電極のそれぞれに接触するように形成された金属酸化物半導体膜からなるチャネル層と、（ｃ）前記チャネル層と接触するように形成されたゲート絶縁膜と、（ｄ）前記ゲート絶縁膜と接触するように形成されたゲート電極とを備える。ここで、前記ソース電極および前記ドレイン電極は、（ａ１）金属膜からなる第１電極層と、（ａ２）前記第１電極層を構成する金属が前記チャネル層へ拡散するのを防止するように、前記チャネル層と前記第１電極層の間で前記チャネル層に直接接触するように形成された拡散防止層とを有することを特徴とするものである。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
チャネル層に金属酸化物半導体膜を使用した薄膜トランジスタを含む半導体装置、特に、上述した薄膜トランジスタの形成後に熱履歴を有する半導体装置において、薄膜トランジスタの特性劣化を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１における薄膜トランジスタの構成を示す断面図である。
【図２】実施の形態１の薄膜トランジスタにおいて、初期電気特性および２５０℃加熱後の電気特性を示すグラフである。
【図３】２５０℃の加熱後の薄膜トランジスタの各層の元素分布(Ｉｎ、Ｇａ、Ｚｎ、Ａｌ、Ｃｏ)を２次イオン質量分析法により分析した結果を示す図である。
【図４】比較例における薄膜トランジスタの構造を示す断面図である。
【図５】比較例の薄膜トランジスタにおいて、初期電気特性および２５０℃加熱後の電気特性を示すグラフである。
【図６】２５０℃の加熱後の比較例における薄膜トランジスタの各層の元素分布(Ｉｎ、Ｇａ、Ｚｎ、Ａｌ)を２次イオン質量分析法により分析した結果を示す図である。
【図７】実施の形態１における薄膜トランジスタと、比較例における薄膜トランジスタの両方のチャネル層に酸化スズ亜鉛や酸化亜鉛を使用する場合での、オン電流を示す図である。
【図８】ボトムゲート／ボトムコンタクト型構造の薄膜トランジスタを示す断面図である。
【図９】トップゲート／トップコンタクト型構造の薄膜トランジスタを示す断面図である。
【図１０】トップゲート／ボトムコンタクト型構造の薄膜トランジスタを示す断面図である。
【図１１】２５０℃の加熱処理後の実施の形態２における薄膜トランジスタの各層での元素分布（Ｉｎ、Ｚｎ、Ｇａ、Ｃｕ、Ｃｏ）を２次イオン質量分析法により分析した結果を示す図である。
【図１２】実施の形態４におけるアクティブマトリックス型液晶表示装置を構成するＴＦＴアレイを示す平面図である。
【図１３】実施の形態４で使用される薄膜トランジスタの断面構造を示す断面図である。
【図１４】実施の形態５における薄膜メモリをアレイ状に配置したメモリセルアレイを示す平面図である。
【図１５】実施の形態５における薄膜メモリの断面構造を示す断面図である。
【図１６】実施の形態６におけるＲＦＩＤタグの構成を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１７】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１８】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１９】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２１】
（実施の形態１）
本実施の形態１における薄膜トランジスタＴＦＴ１の構成について図面を参照しながら説明する。図１は、本実施の形態１における薄膜トランジスタＴＦＴ１の構成を示す断面図である。図１において、まず、絶縁基板１Ｓ上にゲート電極ＧＥが形成されており、このゲート電極ＧＥを覆うように絶縁基板１Ｓ上にゲート絶縁膜ＧＯＸが形成されている。このゲート絶縁膜ＧＯＸ上には、チャネル層ＣＨが形成されている。そして、チャネル層ＣＨ上に平面的に離間し、かつ、それぞれゲート絶縁膜ＧＯＸ上に延在するようにソース電極ＳＥおよびドレイン電極ＤＥが形成されている。ソース電極ＳＥおよびドレイン電極ＤＥは、金属膜からなる第１電極層ＦＥと、第１電極層ＦＥを構成する金属がチャネル層ＣＨへ拡散するのを防止するように、チャネル層ＣＨと第１電極層ＦＥの間でチャネル層ＣＨに直接接触するように形成された拡散防止層ＤＣから構成されている。
【００２２】
絶縁基板１Ｓを構成する材料として例えば、石英、ガラス、サファイア、プラスチックフィルム等を用いることができ、必要に応じて、ゲート電極ＧＥが形成される側の表面にコーティングがなされていても良い。ここでは、絶縁基板１Ｓとして石英基板を使用している。
【００２３】
ゲート電極ＧＥは、導電性の材料、例えば、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、プラチナ（Ｐｔ）、タンタル（Ｔａ）などの金属材料、または、インジウムスズ酸化物（ＩＴＯ（Indium Tin Oxide））や酸化アルミニウム亜鉛（ＡＺＯ）などの透明導電材料を用いることができる。また、ゲート電極ＧＥの成膜には、蒸着法やスパッタリング法を用いることができ、そのパターニングには、エッチングプロセスやリフトオフプロセスを適用することができる。例えば、電子線（ＥＢ）蒸着法により、厚さ１００ｎｍのモリブデン膜（Ｍｏ）を成膜し、反応性イオンエッチング（ＲＩＥ（Reactive Ion Etching））によりパターニングすることにより、絶縁基板1Ｓ上にゲート電極ＧＥを形成することができる。
【００２４】
ゲート絶縁膜ＧＯＸとして、例えば、ＣＶＤ（Chemical Vapor Deposition）法やスパッタリング法により成膜した酸化シリコン膜（ＳｉＯｘ）、窒化シリコン膜、酸化アルミニウム膜や窒化アルミニウム膜などを用いることができる。ここでは、例えば、ＣＶＤ法により成膜した厚さ１００ｎｍの酸化シリコン膜を使用している。
【００２５】
チャネル層ＣＨは、金属酸化物半導体膜から形成されている。例えば、金属酸化物半導体膜としては、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化スズ亜鉛（ＺＴＯ）、酸化亜鉛（ＺｎＯ）などを使用することができる。このチャネル層ＣＨの形成には、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）ターゲットや酸化スズ亜鉛（ＺＴＯ）ターゲット、酸化亜鉛（ＺｎＯ）ターゲットを用いた蒸着法やスパッタリング法を適用することができる。また、パターニングには、エッチングプロセスやリフトオフプロセスを用いることができる。ここでは、例えば、厚さ２５ｎｍの酸化インジウムガリウム亜鉛（ＩＧＺＯ）を室温でのＲＦスパッタリング法により成膜し、その後、ウェットエッチングプロセスを用いてパターニングを行っている。スパッタリングの条件は、成膜時の圧力は、例えば、０.５Ｐａ（酸素アルゴン混合ガス：Ｏ２／Ａｒ＝１／１２）とし、ＲＦパワーは、例えば５０Ｗとしている。
【００２６】
ソース電極ＳＥおよびドレイン電極ＤＥは、拡散防止層ＤＣと第１電極層ＦＥから形成されている。具体的に、例えば、拡散防止層ＤＣはコバルト（Ｃｏ）膜から形成されており、第１電極層ＦＥは、比抵抗の小さいアルミニウム膜（Ａｌ）、銅膜（Ｃｕ）、銀膜（Ａｇ）、金膜（Ａｕ）などの単層膜、これらの金属の多層膜、または、これらの金属以外の金属との多層膜を使用することができる。このように構成されているソース電極ＳＥおよびドレイン電極ＤＥは、例えば、スパッタリング法や蒸着法を用いて成膜し、その後、エッチングプロセスやリフトオフプロセスを用いてパターニングを行うことができる。
【００２７】
本実施の形態１における薄膜トランジスタＴＦＴ１は上記のように構成されており、以下に、その特徴点について説明する。本実施の形態１の特徴点は、図１に示すように、薄膜トランジスタＴＦＴ１のソース電極ＳＥとドレイン電極ＤＥを、拡散防止層ＤＣと第１電極層ＦＥから形成している点にある。つまり、本実施の形態１では、ソース電極ＳＥの一部を構成する第１電極層ＦＥとチャネル層ＣＨとの間で、チャネル層ＣＨに直接接触するように拡散防止層ＤＣを形成している点に特徴がある。同様に、本実施の形態１では、ドレイン電極ＤＥの一部を構成する第１電極層ＦＥとチャネル層ＣＨとの間で、チャネル層ＣＨに直接接触するように拡散防止層ＤＣを形成している点に特徴がある。言い換えれば、本実施の形態１では、ソース電極ＳＥおよびドレイン電極ＤＥのそれぞれの一部を構成している第１電極層ＦＥがチャネル層ＣＨへ直接接触しないように構成されている点に特徴があるということもできる。
【００２８】
このようにソース電極ＳＥの一部やドレイン電極ＤＥの一部を構成する第１電極層ＦＥとチャネル層ＣＨとの間で、チャネル層ＣＨに直接接触するように拡散防止層ＤＣを形成している理由について説明する。
【００２９】
例えば、薄膜トランジスタは液晶ディスプレイを構成する画素のそれぞれに存在する液晶の配向方向を変えるために、画素への駆動電圧の印加および非印加を制御するスイッチングデバイスとして使用される。近年では、液晶ディスプレイの高精細化が進められてきており、液晶ディスプレイの高精細化に伴って、今後、薄膜トランジスタに接続する配線の微細化が必要となる。このため、現状のモリブデンやモリブデン−タングステン合金などの配線材料では導電率が不十分となり、配線での信号遅延などの問題が発生する。このような問題を解決するためには、例えば、３μΩ・ｃｍ以下という低抵抗な金属材料をソース電極ＳＥやドレイン電極ＤＥおよび配線材料として用いることが望ましい。低抵抗な金属材料として、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などがある。したがって、本実施の形態１では、ソース電極ＳＥやドレイン電極ＤＥの低抵抗化を実現するため、ソース電極ＳＥやドレイン電極ＤＥをアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などからなる第１電極層から形成している。
【００３０】
しかし、上述した抵抗値の低いＡｌ、Ａｇ、Ａｕ、Ｃｕに関しては、例えば２５０℃程度の熱処理を加えるパッシベーション膜成膜程などのように薄膜トランジスタを形成した後に加えられる加熱処理によって、Ａｌ、Ａｇ、Ａｕ、Ｃｕがソース電極ＳＥやドレイン電極ＤＥから、ソース電極ＳＥやドレイン電極ＤＥに直接接触するチャネル層ＣＨへ拡散する。そして、拡散したＡｌ、Ａｇ、Ａｕ、Ｃｕがチャネル層ＣＨを構成する金属酸化物半導体膜に含まれる酸素と結合することにより金属酸化物を形成する。この結果、ソース電極ＳＥ（ドレイン電極ＤＥ）とチャネル層ＣＨとの間のコンタクト抵抗が増大し、薄膜トランジスタのＴＦＴ特性が劣化してしまう問題がある。つまり、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などからなるソース電極ＳＥおよびドレイン電極ＤＥを直接チャネル層ＣＨに接触させると、特に、薄膜トランジスタを形成した後に加えられる熱履歴によって、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などが金属酸化物半導体膜からなるチャネル層ＣＨへ拡散して薄膜トランジスタの特性が劣化することを本発明者は新たに見出したのである。
【００３１】
そこで、本発明者は上述した課題を解決するために薄膜トランジスタの構成に工夫を施している。具体的に、ソース電極ＳＥの一部を構成する第１電極層ＦＥとチャネル層ＣＨとの間で、チャネル層ＣＨに直接接触するように拡散防止層ＤＣを設けるとともに、ドレイン電極ＤＥの一部を構成する第１電極層ＦＥとチャネル層ＣＨとの間で、チャネル層ＣＨに直接接触するように拡散防止層ＤＣを設けている。
【００３２】
これにより、例えば、薄膜トランジスタの形成後に２５０℃程度の熱履歴が存在する場合であっても、第１電極層ＦＥを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などのチャネル層ＣＨへの拡散が、拡散防止層ＤＣによって抑制される。この結果、ソース電極ＳＥ（ドレイン電極ＤＥ）とチャネル層ＣＨとの間のコンタクト抵抗の増大を抑制することができ、それによって、薄膜トランジスタのＴＦＴ特性の劣化を抑制できるという顕著な効果を得ることができる。
【００３３】
特に、本発明者は、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などのチャネル層ＣＨへの拡散を効果的に抑制する物質としてコバルト膜を使用することができることを見出した。つまり、具体的に、本発明者は、拡散防止層ＤＣをコバルト膜から構成することにより、第１電極層ＦＥを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などのチャネル層ＣＨへの拡散を効果的に抑制することができることを見出している。
【００３４】
ここで、図１に示すように、拡散防止層ＤＣは、ソース電極ＳＥやドレイン電極ＤＥの全体にわたって形成されているのではなく、チャネル層ＣＨと直接接触する領域にだけに形成されている。拡散防止層ＤＣは、第１電極層ＦＥを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などがチャネル層ＣＨへ拡散することを抑制すればよいことから、第１電極層ＦＥがチャネル層ＣＨと直接接触しないように拡散防止層ＤＣを形成すればよいからである。つまり、チャネル層ＣＨと直接接触する領域にだけ拡散防止層ＤＣを設ける構成は、第１電極層ＦＥを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などがチャネル層ＣＨへ拡散することを抑制する機能を実現するために必要十分な構成なのである。
【００３５】
このように拡散防止層ＤＣをチャネル層ＣＨと直接接触する領域にだけ形成する理由を以下に示す。すなわち、本実施の形態１では、拡散防止層ＤＣとして充分な機能を果たす材料としてコバルト膜が採用されている。このコバルト膜は、第１電極層ＦＥを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などがチャネル層ＣＨへ拡散することを抑制する観点から望ましいが、一方で、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などよりも抵抗値が高い。したがって、チャネル層ＣＨに直接接触する領域だけでなく、ゲート絶縁膜ＧＯＸ上に延在するソース電極ＳＥやドレイン電極ＤＥの全体にわたってコバルト膜（拡散防止層ＤＣ）を形成すると、ソース電極ＳＥやドレイン電極ＤＥの抵抗値が上昇してしまう。つまり、本実施の形態１では、ソース電極ＳＥやドレイン電極ＤＥの抵抗値を下げるため、抵抗値が３μΩ・ｃｍ以下というアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などを使用しており、ソース電極ＳＥやドレイン電極ＤＥの抵抗値を低減する観点からはコバルト膜を使用しないほうが望ましい。そこで、本実施の形態１では、第１電極層ＦＥを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などがチャネル層ＣＨへ拡散することを抑制するために必要十分な領域にだけコバルト膜（拡散防止層ＤＣ）を設けているのである。つまり、本実施の形態１において、ソース電極ＳＥおよびドレイン電極ＤＥは、チャネル層ＣＨと直接接触する領域において、コバルト膜（拡散防止層ＤＣ）と第１電極層ＦＥとの積層構造をしているが、その他の領域においては、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などの低抵抗材料から構成される第１電極層ＦＥだけから構成している。このように構成することにより、本実施の形態１によれば、第１電極層ＦＥを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などがチャネル層ＣＨへ拡散することを充分に抑制することができるとともに、ソース電極ＳＥおよびドレイン電極ＤＥの抵抗値を充分に低くすることができるという顕著な効果を得ることができる。
【００３６】
上述したように、本実施の形態１では、拡散防止層ＤＣとしてコバルト膜を使用しているが、このコバルト膜によれば、第１電極層ＦＥを構成する金属のチャネル層ＣＨへの拡散を抑制できる。本実施の形態１では、第１電極層ＦＥをアルミニウム膜（Ａｌ）から形成し、拡散防止層ＤＣをコバルト膜から形成する場合を例に挙げて、コバルト膜が充分にアルミニウムの拡散を防止する機能を果たしていることを検証した結果について説明する。
【００３７】
ここでは、本実施の形態１における薄膜トランジスタＴＦＴ１として、コバルト膜の厚さを５ｎｍ、第１電極層ＦＥとして厚さ４０ｎｍのアルミニウム膜（単層膜）とした薄膜トランジスタＴＦＴ１を取り上げる。コバルト膜およびアルミニウム膜の成膜にはＥＢ蒸着法を使用し、パターニングにはリフトオフ法を用いている。なお、薄膜トランジスタＴＦＴ１のチャネル長（Ｌ）およびチャネル幅（Ｗ）は、それぞれ、Ｌ＝１００μｍおよびＷ＝２０００μｍとなっている。
【００３８】
図２は、本実施の形態１の薄膜トランジスタＴＦＴ１において、初期電気特性および２５０℃加熱後の電気特性を示すグラフである。図２において、縦軸はオン電流（Ｉｏｎ）を示しており、横軸はゲート電圧（Ｖｇ）を示している。なお、測定時のソース電極ＳＥとドレイン電極ＤＥの間の電圧（Ｖｄ）は１．０Ｖである。
【００３９】
図２に示すように、加熱前の初期電気特性におけるオン電流（Ｉｏｎ）は７．９×１０−４Ａであり、移動度(μｆｅ)（図示せず）は１６ｃｍ２Ｖ−１ｓ−１である。一方、２５０℃加熱後の電気特性におけるオン電流（Ｉｏｎ）は１．１ｘ１０−３Ａ、移動度（μｆｅ）は１８ｃｍ２Ｖ−１ｓ−１である。ここでのオン電流（Ｉｏｎ）は、ゲート電圧（Ｖｇ）がしきい電圧(Ｖｔｈ)＋２０Ｖでの電流としている。２５０℃の加熱前後でのオン電流（Ｉｏｎ）および移動度（μｆｅ）を比較すると、その値はほぼ同等であり、２５０℃の加熱工程（熱履歴）によるオン電流（Ｉｏｎ）および移動度（μｆｅ）の低下は確認されなかった。つまり、本実施の形態１における薄膜トランジスタＴＦＴ１によれば、薄膜トランジスタＴＦＴ１を形成した後、例えば２５０℃程度の熱履歴が加わっても、薄膜トランジスタＴＦＴ１の電気的特性の劣化を充分に抑制できることが確認された。
【００４０】
次に、図３は、２５０℃の加熱後の薄膜トランジスタＴＦＴ１の各層の元素分布(Ｉｎ、Ｇａ、Ｚｎ、Ａｌ、Ｃｏ)を２次イオン質量分析法（ＳＩＭＳ（Secondary Ion Mass Spectrometry））により分析した結果を示す図である。図３の横軸は、アルミニウム（Ａｌ）のスパッタレートを用いて算出した深さ（ｎｍ）を示しており、縦軸は２次イオンの検出強度を任意単位で表したものである。図３のＳＩＭＳ分析結果において、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨに相当する深さの位置に着目すると、酸化インジウムガリウム亜鉛（ＩＧＺＯ）の構成成分であるインジウム（Ｉｎ）や亜鉛（Ｚｎ）、ガリウム（Ｇａ）がピークを持つ位置で、アルミニウム（Ａｌ）のピークが確認されなかった。このことから、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨ中にアルミニウム（Ａｌ）が拡散していないことがわかる。つまり、アルミニウム膜からなる第１電極層ＦＥと、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨの間に設けられているコバルト膜からなる拡散防止層ＤＣによって、第１電極層ＦＥを構成するアルミニウムがチャネル層ＣＨへ拡散することを抑制できることがわかる。以上のように、図２に示す電気特性および図３に示すＳＩＭＳの結果から、コバルト膜がアルミニウム膜（Ａｌ）と酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨの間に存在する本実施の形態１における薄膜トランジスタＴＦＴ１では、２５０℃の加熱処理による酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨへのアルミニウム（Ａｌ）の拡散が抑制される。この結果、アルミニウムが酸化インジウムガリウム亜鉛（ＩＧＺＯ）に含まれる酸素と反応することが抑制され、薄膜トランジスタＴＦＴ１の電気特性の劣化を抑制できることが確認された。
【００４１】
続いて、上述した本実施の形態１における薄膜トランジスタＴＦＴ１と比較するための比較例について説明する。図４は、比較例における薄膜トランジスタＴＦＴ２の構造を示す断面図である。図４に示す比較例における薄膜トランジスタＴＦＴ２の構造は、図１に示す本実施の形態１における薄膜トランジスタＴＦＴ１の構造とほぼ同様であるが、比較例における薄膜トランジスタＴＦＴ２では、本実施の形態１における薄膜トランジスタＴＦＴ１に存在する拡散防止層ＤＣが存在しない点が相違する。
【００４２】
図４において、比較例における薄膜トランジスタＴＦＴ２では、絶縁基板１Ｓ上にゲート電極ＧＥが形成されており、このゲート電極ＧＥを覆うように絶縁基板１Ｓ上にゲート絶縁膜ＧＯＸが形成されている。このゲート絶縁膜ＧＯＸ上には、チャネル層ＣＨが形成されている。そして、チャネル層ＣＨ上に平面的に離間し、かつ、それぞれゲート絶縁膜ＧＯＸ上に延在するようにソース電極ＳＥおよびドレイン電極ＤＥが形成されている。ソース電極ＳＥおよびドレイン電極ＤＥは、金属膜からなる第１電極層ＦＥから構成されており、拡散防止層ＤＣは形成されていない。
【００４３】
ここでは、比較例における薄膜トランジスタＴＦＴ２として、第１電極層ＦＥとして厚さ１００ｎｍのアルミニウム膜（単層膜）とした薄膜トランジスタＴＦＴ２を取り上げる。アルミニウム膜の成膜にはＥＢ蒸着法を使用し、パターニングにはリフトオフ法を用いている。なお、薄膜トランジスタＴＦＴ２のチャネル長（Ｌ）およびチャネル幅（Ｗ）は、それぞれ、Ｌ＝３００μｍおよびＷ＝２０００μｍとなっている。
【００４４】
図５は、比較例の薄膜トランジスタＴＦＴ２において、初期電気特性および２５０℃加熱後の電気特性を示すグラフである。図５において、縦軸はオン電流（Ｉｏｎ）を示しており、横軸はゲート電圧（Ｖｇ）を示している。なお、測定時のソース電極ＳＥとドレイン電極ＤＥの間の電圧（Ｖｄ）は１．０Ｖである。
【００４５】
図５に示すように、加熱前の初期電気特性におけるオン電流（Ｉｏｎ）は８．７×１０−５Ａであり、移動度(μｆｅ)（図示せず）は１４ｃｍ２Ｖ−１ｓ−１である。一方、２５０℃加熱後の電気特性におけるオン電流（Ｉｏｎ）は１．３×１０−６Ａ、移動度（μｆｅ）は１ｃｍ２Ｖ−１ｓ−１である。ここでのオン電流（Ｉｏｎ）は、ゲート電圧（Ｖｇ）がしきい電圧(Ｖｔｈ)＋２０Ｖでの電流としている。２５０℃の加熱前後でのオン電流（Ｉｏｎ）および移動度（μｆｅ）を比較すると、加熱後はオン電流（Ｉｏｎ）が１／７０程度に、移動度（μｆｅ）が１／１４程度に低下していることがわかる。つまり、比較例における薄膜トランジスタＴＦＴ２では、薄膜トランジスタＴＦＴ２を形成した後、２５０℃程度の熱履歴が存在すると、薄膜トランジスタＴＦＴ２の電気的特性が著しく劣化することが確認された。
【００４６】
次に、図６は、２５０℃の加熱後の薄膜トランジスタＴＦＴ２の各層の元素分布(Ｉｎ、Ｇａ、Ｚｎ、Ａｌ)を２次イオン質量分析法（ＳＩＭＳ（Secondary Ion Mass Spectrometry））により分析した結果を示す図である。図６の横軸は、アルミニウム（Ａｌ）のスパッタレートを用いて算出した深さ（ｎｍ）を示しており、縦軸は２次イオンの検出強度を任意単位で表したものである。
【００４７】
図６のＳＩＭＳ分析結果において、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨに相当する深さの位置に着目すると、酸化インジウムガリウム亜鉛（ＩＧＺＯ）の構成成分であるインジウム（Ｉｎ）や亜鉛（Ｚｎ）、ガリウム（Ｇａ）がピークを持つ位置と同じ深さの位置に、アルミニウム（Ａｌ）のピークが確認された。このことから、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨ中にアルミニウム（Ａｌ）が拡散してしまっていることがわかる。つまり、図５に示す電気特性の結果および図６に示すＳＩＭＳ分析の結果から、アルミニウム膜（Ａｌ）が酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨに直接接触する場合、２５０℃程度の加熱処理によってアルミニウム（Ａｌ）が酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨ中に拡散してしまうことがわかる。この結果、アルミニウムが酸化インジウムガリウム亜鉛（ＩＧＺＯ）に含まれる酸素と反応してしまい、薄膜トランジスタＴＦＴ２の電気特性の劣化（オン電流（Ｉｏｎ）の低下および移動度（μｆｅ）の低下）が生じることが確認された。
【００４８】
上述した本実施の形態１における薄膜トランジスタＴＦＴ１と比較例における薄膜トランジスタＴＦＴ２を比較すると、本実施の形態１における薄膜トランジスタＴＦＴ１においては、比較例における薄膜トランジスタＴＦＴ２で確認された２５０℃程度の加熱処理での酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨへのアルミニウム（Ａｌ）の拡散は確認されていない。また、電気特性においても、比較例における薄膜トランジスタＴＦＴ２ではオン電流（Ｉｏｎ）および移動度（μｆｅ）の低下が確認されたが、本実施の形態１における薄膜トランジスタＴＦＴ１においては確認されなかった。以上のことから、本実施の形態１における薄膜トランジスタＴＦＴ１のように、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨとアルミニウム膜（Ａｌ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むことで、アルミニウム（Ａｌ）の酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨへの拡散を防ぐことができ、それにより、本実施の形態１における薄膜トランジスタＴＦＴ１の電気特性の劣化を防ぐ効果が得られることを確認した。
【００４９】
なお、拡散防止層ＤＣであるコバルト膜を１００ｎｍまで段階的に厚くした薄膜トランジスタＴＦＴ１においても、図２および図３で示したものと同様の結果が得られた。このことから、酸化インジウムガリウム亜鉛（ＩＧＺＯ）とアルミニウム膜（Ａｌ）との界面に存在するコバルト膜の厚さが５ｎｍ以上１００ｎｍ以下であればアルミニウム（Ａｌ）の酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨへの拡散を防ぐ効果が得られることを確認した。
【００５０】
また、第１電極層ＦＥとしてアルミニウム（Ａｌ）と金属Ｍ（Ａｌ、Ａｇ、Ｃｕ、Ａｕ、Ｍｏ、Ｗ、Ｍｏ−Ｗ、Ｎｉ、Ｃｒ、Ｔｉ、Ｆｅ、Ｔａ）との積層膜を用いた場合においても、図２および図３で示したものと同様の結果が得られ、酸化インジウムガリウム亜鉛（ＩＧＺＯ）への金属元素の拡散防止効果が得られることを確認した。
【００５１】
さらに、上述した検証では、チャネル層ＣＨを酸化インジウムガリウム亜鉛（ＩＧＺＯ）から形成する例について説明したが、これに限らず、チャネル層ＣＨを酸化スズ亜鉛（ＺＴＯ）や酸化亜鉛（ＺｎＯ）から形成する場合も、チャネル層ＣＨとアルミニウム膜（Ａｌ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むことで、アルミニウム（Ａｌ）のチャネル層ＣＨへの拡散を防ぐことができ、それにより、薄膜トランジスタＴＦＴ１の電気特性の劣化を防ぐ効果が得られることを確認した。
【００５２】
具体的に、図７は、本実施の形態１における薄膜トランジスタＴＦＴ１と、比較例における薄膜トランジスタＴＦＴ２の両方のチャネル層ＣＨに酸化スズ亜鉛（ＺＴＯ）や酸化亜鉛（ＺｎＯ）を使用する場合での、オン電流（Ｉｏｎ）を示す図である。図７に示すように、チャネル層ＣＨに酸化スズ亜鉛（ＺＴＯ）や酸化亜鉛（ＺｎＯ）を使用するいずれの場合も、本実施の形態１における薄膜トランジスタＴＦＴ１の方が比較例における薄膜トランジスタＴＦＴ２よりもオン電流（Ｉｏｎ）が大きくなることが確認された。したがって、チャネル層ＣＨを酸化スズ亜鉛（ＺＴＯ）や酸化亜鉛（ＺｎＯ）から形成する場合も、チャネル層ＣＨとアルミニウム膜（Ａｌ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むことで、アルミニウム（Ａｌ）のチャネル層ＣＨへの拡散を防ぐことができ、それにより、本実施の形態１における薄膜トランジスタＴＦＴ１の電気特性（オン電流（Ｉｏｎ））の劣化を防ぐ効果が得られることがわかる。
【００５３】
図１に示す薄膜トランジスタＴＦＴ１の構造は、チャネル層ＣＨの下層にゲート電極ＧＥが形成され、かつ、コンタクトをとるソース電極ＳＥおよびドレイン電極ＤＥがチャネル層ＣＨの上層に形成されていることから、ボトムゲート／トップコンタクト型構造と呼ばれる。
【００５４】
本実施の形態１ではボトムゲート／トップコンタクト型構造の薄膜トランジスタＴＦＴ１を用いて説明したが、ボトムゲート／ボトムコンタクト型構造、トップゲート／トップコンタクト型構造、トップゲート／ボトムコンタクト型構造に関しても、チャネル層ＣＨとアルミニウム膜（Ａｌ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むことで、アルミニウム（Ａｌ）のチャネル層ＣＨへの拡散を防ぐことができ、それにより、薄膜トランジスタＴＦＴ１の電気特性（オン電流（Ｉｏｎ））の劣化を防ぐ効果が得られる。
【００５５】
具体的に、図８は、ボトムゲート／ボトムコンタクト型構造の薄膜トランジスタＴＦＴ１を示す断面図である。図８に示すように、ボトムゲート／ボトムコンタクト型構造の薄膜トランジスタＴＦＴ１は、絶縁基板１Ｓ上にゲート電極ＧＥを有し、このゲート電極ＧＥを覆う絶縁膜１Ｓ上にゲート絶縁膜ＧＯＸを有する。そして、ボトムゲート／ボトムコンタクト型構造の薄膜トランジスタＴＦＴ１は、ゲート絶縁膜ＧＯＸ上に平面的に離間して配置され、かつ、それぞれゲート絶縁膜ＧＯＸ上を延在するように配置されたソース電極ＳＥおよびドレイン電極ＤＥを有し、ソース電極ＳＥとドレイン電極ＤＥの間のゲート絶縁膜ＧＯＸ上からソース電極ＳＥの端部およびドレイン電極ＤＥの端部へ乗り上げるように形成されたチャネル層ＣＨを有する。このように構成された図８に示す薄膜トランジスタＴＦＴ１によれば、チャネル層ＣＨの下層にゲート電極ＧＥ、ソース電極ＳＥおよびドレイン電極ＤＥが形成されていることから、ボトムゲート／ボトムコンタクト型構造の薄膜トランジスタＴＦＴ１と呼ばれる。
【００５６】
このボトムゲート／ボトムコンタクト型構造の薄膜トランジスタＴＦＴ１においても、チャネル層ＣＨとアルミニウム膜（Ａｌ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むように構成されている。このため、アルミニウム（Ａｌ）のチャネル層ＣＨへの拡散を防ぐことができ、それにより、薄膜トランジスタＴＦＴ１の電気特性（オン電流（Ｉｏｎ））の劣化を防ぐ効果が得られる。
【００５７】
次に、図９は、トップゲート／トップコンタクト型構造の薄膜トランジスタＴＦＴ１を示す断面図である。図９に示すように、トップゲート／トップコンタクト型構造の薄膜トランジスタＴＦＴ１は、絶縁基板１Ｓ上にチャネル層ＣＨを有し、このチャネル層ＣＨ上に平面的に離間して配置され、かつ、それぞれ絶縁基板１Ｓ上に延在するソース電極ＳＥおよびドレイン電極ＤＥを有する。そして、トップゲート／トップコンタクト型構造の薄膜トランジスタＴＦＴ１は、ソース電極ＳＥとドレイン電極ＤＥの間のチャネル層ＣＨ上からソース電極ＳＥの端部およびドレイン電極ＤＥの端部へ乗り上げるように形成されたゲート絶縁膜ＧＯＸを有し、さらに、このゲート絶縁膜ＧＯＸ上に形成されたゲート電極ＧＥを有する。このように構成された図９に示す薄膜トランジスタＴＦＴ１によれば、チャネル層ＣＨの上層にゲート電極ＧＥ、ソース電極ＳＥおよびドレイン電極ＤＥが形成されていることから、トップゲート／トップコンタクト型構造の薄膜トランジスタＴＦＴ１と呼ばれる。
【００５８】
このトップゲート／トップコンタクト型構造の薄膜トランジスタＴＦＴ１においても、チャネル層ＣＨとアルミニウム膜（Ａｌ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むように構成されている。このため、アルミニウム（Ａｌ）のチャネル層ＣＨへの拡散を防ぐことができ、それにより、薄膜トランジスタＴＦＴ１の電気特性（オン電流（Ｉｏｎ））の劣化を防ぐ効果が得られる。
【００５９】
次に、図１０は、トップゲート／ボトムコンタクト型構造の薄膜トランジスタＴＦＴ１を示す断面図である。図１０に示すように、トップゲート／ボトムコンタクト型構造の薄膜トランジスタＴＦＴ１は、絶縁基板１Ｓ上に平面的に離間して配置され、かつ、それぞれ絶縁基板１Ｓ上を延在するソース電極ＳＥおよびドレイン電極ＤＥを有する。そして、トップゲート／ボトムコンタクト型構造の薄膜トランジスタＴＦＴ１は、ソース電極ＳＥとドレイン電極ＤＥの間の絶縁基板１Ｓ上からソース電極ＳＥの端部およびドレイン電極ＤＥの端部へ乗り上げるように形成されたチャネル層ＣＨを有し、このチャネル層ＣＨ上に形成されたゲート絶縁膜ＧＯＸを有する。さらに、トップゲート／ボトムコンタクト型構造の薄膜トランジスタＴＦＴ１は、ゲート絶縁膜ＧＯＸ上にゲート電極ＧＥを有する。このように構成された図１０に示す薄膜トランジスタＴＦＴ１によれば、チャネル層ＣＨの上層にゲート電極ＧＥが形成され、チャネル層ＣＨの下層にソース電極ＳＥおよびドレイン電極ＤＥが形成されていることから、トップゲート／ボトムコンタクト型構造の薄膜トランジスタＴＦＴ１と呼ばれる。
【００６０】
このトップゲート／ボトムコンタクト型構造の薄膜トランジスタＴＦＴ１においても、チャネル層ＣＨとアルミニウム膜（Ａｌ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むように構成されている。このため、アルミニウム（Ａｌ）のチャネル層ＣＨへの拡散を防ぐことができ、それにより、薄膜トランジスタＴＦＴ１の電気特性（オン電流（Ｉｏｎ））の劣化を防ぐ効果が得られる。
【００６１】
（実施の形態２）
本実施の形態２における薄膜トランジスタＴＦＴ１の構造について図１を参照しながら説明する。本実施の形態２における薄膜トランジスタＴＦＴ１は、第１電極層ＦＥを構成する材料をアルミニウム（Ａｌ）から銅（Ｃｕ）に変更した以外、前記実施の形態１における薄膜トランジスタＴＦＴ１と同様の構造をしている。
【００６２】
前記実施の形態１と同様に、コバルト膜（拡散防止層ＤＣ）の厚さを５ｎｍ、第１電極層ＦＥとして厚さ４０ｎｍの銅膜（Ｃｕ）とした本実施の形態２における薄膜トランジスタＴＦＴ１、および、コバルト膜（拡散防止層ＤＣ）を用いず、第１電極層ＦＥとして厚さ１００ｎｍの銅膜（Ｃｕ）を用い、銅膜（Ｃｕ）からなる第１電極層ＦＥがチャネル層ＣＨに直接接触する構造として比較例における薄膜トランジスタＴＦＴ２を作製した。
【００６３】
本実施の形態２における薄膜トランジスタＴＦＴ１において、初期電気特性および２５０℃の加熱処理後の電気特性は、図２と同様の結果を示し、２５０℃の加熱処理の前後でのオン電流（Ｉｏｎ）および移動度（μｆｅ）の低下は観測されなかった。
【００６４】
次に、図１１は、２５０℃の加熱処理後の本実施の形態２における薄膜トランジスタＴＦＴ１の各層での元素分布（Ｉｎ、Ｚｎ、Ｇａ、Ｃｕ、Ｃｏ）をＳＩＭＳ分析した結果を示す図である。図１１において、横軸は銅（Ｃｕ）のスパッタレートを用いて換算した深さ（ｎｍ）を示しており、縦軸は２次イオンの検出強度（任意単位）を示している。酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨに相当する深さの位置に着目すると、酸化インジウムガリウム亜鉛（ＩＧＺＯ）の構成成分であるインジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）のピークが存在する深さ位置に銅（Ｃｕ）のピークが確認できないことから、銅（Ｃｕ）が酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨ中に拡散していないことが確認された。
【００６５】
続いて、比較例における薄膜トランジスタＴＦＴ２の初期電気特性および２５０℃の加熱処理後の電気特性は図５と同様に、２５０℃程度の加熱処理によりオン電流（Ｉｏｎ）が１／７０程度、移動度（μｆｅ）が１／１４程度に低下するものであった。さらに、比較例における薄膜トランジスタＴＦＴ２の各層での元素分布（Ｉｎ、Ｚｎ、Ｇａ、Ｃｕ）をＳＩＭＳにより分析した結果、図６と同様、酸化インジウムガリウム亜鉛（ＩＧＺＯ）の構成成分であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）などのスペクトルと同じ深さの位置に、銅（Ｃｕ）のスペクトルのピークを検出した。このような電気特性およびＳＩＭＳ分析の結果から、比較例における薄膜トランジスタＴＦＴ２のように、銅（Ｃｕ）が酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨに直接接触した場合、２５０℃の加熱処理によって銅（Ｃｕ）が酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨ中に拡散し、比較例における薄膜トランジスタＴＦＴ２のオン電流（Ｉｏｎ）および移動度（μｆｅ）が低下する結果を得た。
【００６６】
上述した本実施の形態２における薄膜トランジスタＴＦＴ１と比較例における薄膜トランジスタＴＦＴ２を比較すると、本実施の形態２における薄膜トランジスタＴＦＴ１においては、比較例における薄膜トランジスタＴＦＴ２で確認された２５０℃程度の加熱処理での酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨへの銅（Ｃｕ）の拡散は確認されていない。また、電気特性においても、比較例における薄膜トランジスタＴＦＴ２ではオン電流（Ｉｏｎ）および移動度（μｆｅ）の低下が確認されたが、本実施の形態２における薄膜トランジスタＴＦＴ１においては確認されなかった。以上のことから、本実施の形態２における薄膜トランジスタＴＦＴ１のように、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨと銅膜（Ｃｕ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むことで、銅（Ｃｕ）の酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨへの拡散を防ぐことができ、それにより、本実施の形態２における薄膜トランジスタＴＦＴ１の電気特性の劣化を防ぐ効果が得られることを確認した。
【００６７】
なお、拡散防止層ＤＣであるコバルト膜を１００ｎｍまで段階的に厚くした薄膜トランジスタＴＦＴ１においても、図２および図３で示したものと同様の結果が得られた。このことから、酸化インジウムガリウム亜鉛（ＩＧＺＯ）と銅膜（Ｃｕ）との界面に存在するコバルト膜の厚さが５ｎｍ以上１００ｎｍ以下であれば銅（Ｃｕ）の酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨへの拡散を防ぐ効果が得られることを確認した。
【００６８】
また、第１電極層ＦＥとして銅（Ｃｕ）と金属Ｍとの積層膜を用いた場合においても、図２および図３で示したものと同様の結果が得られ、酸化インジウムガリウム亜鉛（ＩＧＺＯ）への金属元素の拡散防止効果が得られることを確認した。
【００６９】
さらに、上述した検証では、チャネル層ＣＨを酸化インジウムガリウム亜鉛（ＩＧＺＯ）から形成する例について説明したが、これに限らず、チャネル層ＣＨを酸化スズ亜鉛（ＺＴＯ）や酸化亜鉛（ＺｎＯ）から形成する場合も、チャネル層ＣＨと銅膜（Ｃｕ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むことで、銅（Ｃｕ）のチャネル層ＣＨへの拡散を防ぐことができ、それにより、薄膜トランジスタＴＦＴ１の電気特性の劣化を防ぐ効果が得られることを確認した。
【００７０】
本実施の形態２ではボトムゲート／トップコンタクト型構造の薄膜トランジスタＴＦＴ１を用いて説明したが、ボトムゲート／ボトムコンタクト型構造、トップゲート／トップコンタクト型構造、トップゲート／ボトムコンタクト型構造に関しても、チャネル層ＣＨと銅膜（Ｃｕ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むことで、銅（Ｃｕ）のチャネル層ＣＨへの拡散を防ぐことができ、それにより、薄膜トランジスタＴＦＴ１の電気特性（オン電流（Ｉｏｎ））の劣化を防ぐ効果が得られる。
【００７１】
（実施の形態３）
本実施の形態３における薄膜トランジスタＴＦＴ１の構造について図１を参照しながら説明する。本実施の形態３における薄膜トランジスタＴＦＴ１は、第１電極層ＦＥを構成する材料をアルミニウム（Ａｌ）から銀（Ａｇ）あるいは金（Ａｕ）に変更した以外、前記実施の形態１における薄膜トランジスタＴＦＴ１と同様の構造をしている。
【００７２】
前記実施の形態１と同様に、コバルト膜（拡散防止層ＤＣ）の厚さを５ｎｍ、第１電極層ＦＥとして厚さ４０ｎｍの銀膜（Ａｇ）または金膜（Ａｕ）とした本実施の形態３における薄膜トランジスタＴＦＴ１、および、コバルト膜（拡散防止層ＤＣ）を用いず、第１電極層ＦＥとして厚さ１００ｎｍの銀膜（Ａｇ）または金膜（Ａｕ）を用い、銀膜（Ａｇ）または金膜（Ａｕ）からなる第１電極層ＦＥがチャネル層ＣＨに直接接触する構造として比較例における薄膜トランジスタＴＦＴ２を作製した。
【００７３】
本実施の形態３における薄膜トランジスタＴＦＴ１において、初期電気特性および２５０℃の加熱処理後の電気特性は、図２と同様の結果を示し、２５０℃の加熱処理の前後でのオン電流（Ｉｏｎ）および移動度（μｆｅ）の低下は観測されなかった。
【００７４】
また、２５０℃の加熱処理後の各層での元素分布（Ｉｎ、Ｚｎ、Ｇａ、Ａｇ（Ａｕ）、Ｃｏ）のＳＩＭＳ分析結果においても図３と同様の結果を示し、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨへの銀（Ａｇ）または金（Ａｕ）の拡散は確認されなかった。
【００７５】
続いて、比較例における薄膜トランジスタＴＦＴ２の初期電気特性および２５０℃の加熱処理後の電気特性は図５と同様に、２５０℃程度の加熱処理によりオン電流（Ｉｏｎ）が１／７０程度、移動度（μｆｅ）が１／１４程度に低下するものであった。さらに、比較例における薄膜トランジスタＴＦＴ２の各層での元素分布（Ｉｎ、Ｚｎ、Ｇａ、Ａｇ（Ａｕ））をＳＩＭＳにより分析した結果、図６と同様、酸化インジウムガリウム亜鉛（ＩＧＺＯ）の構成成分であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）などのスペクトルと同じ深さの位置に、銀（Ａｇ）または金（Ａｕ）のスペクトルのピークを検出した。このような電気特性およびＳＩＭＳ分析の結果から、比較例における薄膜トランジスタＴＦＴ２のように、銀（Ａｇ）または金（Ａｕ）が酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨに直接接触した場合、２５０℃の加熱処理によって銀（Ａｇ）または金（Ａｕ）が酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨ中に拡散し、比較例における薄膜トランジスタＴＦＴ２のオン電流（Ｉｏｎ）および移動度（μｆｅ）が低下する結果を得た。
【００７６】
上述した本実施の形態３における薄膜トランジスタＴＦＴ１と比較例における薄膜トランジスタＴＦＴ２を比較すると、本実施の形態３における薄膜トランジスタＴＦＴ１においては、比較例における薄膜トランジスタＴＦＴ２で確認された２５０℃程度の加熱処理での酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨへの銀（Ａｇ）または金（Ａｕ）の拡散は確認されていない。また、電気特性においても、比較例における薄膜トランジスタＴＦＴ２ではオン電流（Ｉｏｎ）および移動度（μｆｅ）の低下が確認されたが、本実施の形態３における薄膜トランジスタＴＦＴ１においては確認されなかった。以上のことから、本実施の形態３における薄膜トランジスタＴＦＴ１のように、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨと、銀膜（Ａｇ）または金膜（Ａｕ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むことで、銀（Ａｇ）または金（Ａｕ）の酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨへの拡散を防ぐことができ、それにより、本実施の形態３における薄膜トランジスタＴＦＴ１の電気特性の劣化を防ぐ効果が得られることを確認した。
【００７７】
なお、拡散防止層ＤＣであるコバルト膜を１００ｎｍまで段階的に厚くした薄膜トランジスタＴＦＴ１においても、図２および図３で示したものと同様の結果が得られた。このことから、酸化インジウムガリウム亜鉛（ＩＧＺＯ）と、銀膜（Ａｇ）あるいは金膜（Ａｕ）との界面に存在するコバルト膜の厚さが５ｎｍ以上１００ｎｍ以下であれば銀（Ａｇ）あるいは金（Ａｕ）の酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨへの拡散を防ぐ効果が得られることを確認した。
【００７８】
また、第１電極層ＦＥとして銀（Ａｇ）と金属Ｍあるいは金（Ａｕ）と金属Ｍとの積層膜を用いた場合においても、図２および図３で示したものと同様の結果が得られ、酸化インジウムガリウム亜鉛（ＩＧＺＯ）への金属元素の拡散防止効果が得られることを確認した。
【００７９】
さらに、上述した検証では、チャネル層ＣＨを酸化インジウムガリウム亜鉛（ＩＧＺＯ）から形成する例について説明したが、これに限らず、チャネル層ＣＨを酸化スズ亜鉛（ＺＴＯ）や酸化亜鉛（ＺｎＯ）から形成する場合も、チャネル層ＣＨと、銀膜（Ａｇ）または金膜（Ａｕ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むことで、銀（Ａｇ）または金（Ａｕ）のチャネル層ＣＨへの拡散を防ぐことができ、それにより、薄膜トランジスタＴＦＴ１の電気特性の劣化を防ぐ効果が得られることを確認した。
【００８０】
本実施の形態３ではボトムゲート／トップコンタクト型構造の薄膜トランジスタＴＦＴ１を用いて説明したが、ボトムゲート／ボトムコンタクト型構造、トップゲート／トップコンタクト型構造、トップゲート／ボトムコンタクト型構造に関しても、チャネル層ＣＨと、銀膜（Ａｇ）または金膜（Ａｕ）からなる第１電極層ＦＥの界面にコバルト膜（拡散防止層ＤＣ）を挟むことで、銀（Ａｇ）または金（Ａｕ）のチャネル層ＣＨへの拡散を防ぐことができ、それにより、薄膜トランジスタＴＦＴ１の電気特性（オン電流（Ｉｏｎ））の劣化を防ぐ効果が得られる。
【００８１】
（実施の形態４）
本実施の形態４では、前記実施の形態１〜３で説明した薄膜トランジスタＴＦＴ１をアクティブマトリックス型液晶表示装置に適用する例について説明する。
【００８２】
図１２は、本実施の形態４におけるアクティブマトリックス型液晶表示装置を構成するＴＦＴアレイを示す平面図である。図１２において、ＴＦＴアレイでは、データ配線ＤＬとゲート配線ＧＬが互いに直交するように配置されており、その交点にはデータ配線ＤＬとゲート配線ＧＬとの間の短絡を防ぐための絶縁膜ＩＦが形成されている。そして、複数のデータ配線ＤＬとゲート配線ＧＬで区画されたアレイ状の個々の領域に画素電極ＰＥが形成されている。複数の画素電極ＰＥに対応して薄膜トランジスタＴＦＴ１が設けられており、この薄膜トランジスタＴＦＴ１のゲート電極がゲート配線ＧＬと電気的に接続されている。また、薄膜トランジスタＴＦＴ１のソース電極がデータ配線ＤＬと電気的に接続され、薄膜トランジスタＴＦＴ１のドレイン電極が画素電極ＰＥと電気的に接続されている。
【００８３】
上述したゲート配線ＧＬにオン電圧をかけると、薄膜トランジスタＴＦＴ１がオンし、オン状態となった薄膜トランジスタＴＦＴ１を通して、画素電極ＰＥに駆動電圧が供給される。
【００８４】
次に、本実施の形態４におけるアクティブマトリックス型液晶表示装置に使用される薄膜トランジスタＴＦＴ１の断面構造について説明する。図１３は、本実施の形態４で使用される薄膜トランジスタＴＦＴ１の断面構造を示す断面図である。図１３に示すように、まず、絶縁基板１Ｓ上にゲート電極ＧＥが形成されており、このゲート電極ＧＥを覆うように絶縁基板１Ｓ上にゲート絶縁膜ＧＯＸが形成されている。このゲート絶縁膜ＧＯＸ上には、チャネル層ＣＨが形成されている。そして、チャネル層ＣＨ上に平面的に離間し、かつ、それぞれゲート絶縁膜ＧＯＸ上に延在するようにソース電極ＳＥおよびドレイン電極ＤＥが形成されている。ソース電極ＳＥおよびドレイン電極ＤＥは、金属膜からなる第１電極層ＦＥと、第１電極層ＦＥを構成する金属がチャネル層ＣＨへ拡散するのを防止するように、チャネル層ＣＨと第１電極層ＦＥの間でチャネル層ＣＨに直接接触するように形成された拡散防止層ＤＣから構成されている。このとき、第１電極層ＦＥは、例えば、比抵抗の小さいアルミニウム膜（Ａｌ）、銅膜（Ｃｕ）、銀膜（Ａｇ）、金膜（Ａｕ）などの単層膜、これらの金属の多層膜、または、これらの金属以外の金属との多層膜から形成されており、拡散防止層ＤＣは、例えば、コバルト膜（Ｃｏ）から形成されている。
【００８５】
上述したようにして、絶縁基板１Ｓ上に形成された薄膜トランジスタＴＦＴ１を覆うようにパッシベーション膜ＰＡＳが形成されている。そして、このパッシベーション膜ＰＡＳを貫通して、薄膜トランジスタＴＦＴ１のソース電極ＳＥやドレイン電極ＤＥに達するようにコンタクトホールＣＮＴが形成されている。このコンタクトホールＣＮＴには、比抵抗の小さいアルミニウム膜（Ａｌ）、銅膜（Ｃｕ）、銀膜（Ａｇ）、金膜（Ａｕ）などからなる配線材料が埋め込まれてプラグＰＬＧが形成されている。さらに、プラグＰＬＧを形成したパッシベーション膜ＰＡＳ上には配線Ｌ１が形成されており、この配線Ｌ１とプラグＰＬＧとに挟まれる領域に拡散防止層ＤＣ２が形成されている。
【００８６】
パッシベーション膜ＰＡＳは、例えば、窒化シリコン膜（ＳｉＮｘ）から形成されており、例えば、２５０℃程度のプラズマＣＶＤ法により形成することができる。したがって、絶縁基板１Ｓ上に薄膜トランジスタＴＦＴ１を形成した後に、２５０℃程度の熱履歴が存在することになる。しかし、本実施の形態４における薄膜トランジスタＴＦＴ１では、例えば、コバルト膜からなる拡散防止層ＤＣを設けているので、薄膜トランジスタＴＦＴ１の形成後に２５０℃程度の熱履歴が存在する場合であっても、第１電極層ＦＥを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などのチャネル層ＣＨへの拡散が、拡散防止層ＤＣによって抑制される。この結果、ソース電極ＳＥ（ドレイン電極ＤＥ）とチャネル層ＣＨとの間のコンタクト抵抗の増大を抑制することができ、それによって、薄膜トランジスタＴＦＴ１の電気特性の劣化を抑制できる。このことから、上述した薄膜トランジスタＴＦＴ１をアクティブマトリックス型液晶表示装置に使用する場合、良好なスイッチング特性を得ることができる。
【００８７】
また、本実施の形態４では、図１３に示すようにプラグＰＬＧと配線Ｌ１との接続部に拡散防止層ＤＣ２を設けている。この理由について説明する。例えば、配線Ｌ１は画素電極ＰＥとなっており、この画素電極ＰＥ（配線Ｌ１）には、金属酸化物の透明導体膜であるＩＴＯ電極が使用される。このＩＴＯ電極を、プラグＰＬＧを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などと直接接触させる場合、その後の熱履歴によって、プラグＰＬＧを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などがＩＴＯ電極へ拡散し、ＩＴＯ電極に含まれる酸素と結合して金属酸化物が形成されてしまう。この結果、プラグＰＬＧとＩＴＯ電極（配線Ｌ１）との接続部が高抵抗化する。つまり、ＩＴＯ電極とプラグＰＬＧとの接続部においても、第１電極層ＦＥを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などのチャネル層ＣＨへの拡散と同様の問題が生じるのである。そこで、本実施の形態４では、プラグＰＬＧと配線Ｌ１（ＩＴＯ電極）との接続部に、例えば、コバルト膜からなる拡散防止層ＤＣ２を設けている。これにより、配線Ｌ１（ＩＴＯ電極）の形成後に２５０℃程度の熱履歴が存在する場合であっても、プラグＰＬＧを構成するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）などの配線Ｌ１（ＩＴＯ電極）への拡散が、拡散防止層ＤＣ２によって抑制される。この結果、プラグＰＬＧと配線Ｌ１（ＩＴＯ電極）との接続部の高抵抗化を抑制することができる。
【００８８】
（実施の形態５）
本実施の形態５では、本発明の技術的思想を薄膜メモリに適用する例について説明する。図１４は、本実施の形態５における薄膜メモリをアレイ状に配置したメモリセルアレイを示す平面図である。図１４に示すように、ソース配線ＳＬとビット配線ＢＬが互いに並行するように配置されており、並行して延在するソース配線ＳＬとビット配線ＢＬに直交するようにゲート配線ＧＬが配置されている。ソース配線ＳＬとゲート配線ＧＬとの間の短絡およびビット配線ＢＬとゲート配線ＧＬとの間の短絡を防ぐための絶縁膜ＩＦが形成されている。そして、ソース配線ＳＬとビット配線ＢＬの間の個々のセル領域に薄膜メモリＴＦＭ１が形成されており、この薄膜メモリＴＦＭ１のソース電極がソース配線ＳＬと電気的に接続され、薄膜メモリＴＦＭ１のゲート電極がゲート配線ＧＬと電気的に接続されている。
【００８９】
次に、本実施の形態５における薄膜メモリＴＦＭ１の断面構造について説明する。図１５は、本実施の形態５における薄膜メモリＴＦＭ１の断面構造を示す断面図である。図１５に示すように、まず、絶縁基板１Ｓ上にゲート電極ＧＥが形成されており、このゲート電極ＧＥを覆うように絶縁基板１Ｓ上にゲート絶縁膜ＧＯＸが形成されている。このゲート絶縁膜ＧＯＸ上には、チャネル層ＣＨが形成されている。そして、チャネル層ＣＨ上に平面的に離間し、かつ、それぞれゲート絶縁膜ＧＯＸ上に延在するようにソース電極ＳＥおよびドレイン電極ＤＥが形成されている。ソース電極ＳＥおよびドレイン電極ＤＥは、金属膜からなる第１電極層ＦＥと、第１電極層ＦＥを構成する金属がチャネル層ＣＨへ拡散するのを防止するように、チャネル層ＣＨと第１電極層ＦＥの間でチャネル層ＣＨに直接接触するように形成された拡散防止層ＤＣから構成されている。このとき、第１電極層ＦＥは、例えば、比抵抗の小さいアルミニウム膜（Ａｌ）、銅膜（Ｃｕ）、銀膜（Ａｇ）、金膜（Ａｕ）などの単層膜、これらの金属の多層膜、または、これらの金属以外の金属との多層膜から形成されており、拡散防止層ＤＣは、例えば、コバルト膜（Ｃｏ）から形成されている。そして、ソース電極ＳＥとドレイン電極ＤＥの間のチャネル層ＣＨ上から、ソース電極ＳＥおよびドレイン電極ＤＥ上にわたって破壊絶縁層ＩＬが形成されている。この破壊絶縁層ＩＬに開口部が形成されており、この開口部を導電材料で埋め込むことにより、ソース電極ＳＥとソース配線ＳＬが電気的に接続されている。一方、ビット配線ＢＬは、ドレイン電極ＤＥ上に破壊絶縁膜ＩＬを介して配置されている。
【００９０】
このように構成されている薄膜メモリＴＦＭ１では、ビット配線ＢＬとドレイン電極ＤＥの間に形成されている破壊絶縁層ＩＬの絶縁破壊の有無によって情報を記憶するようになっている。すなわち、例えば、薄膜メモリＴＦＭ１に情報「１」を記憶させる場合、ビット配線ＢＬとドレイン電極ＤＥの間に高電圧を印加して、ビット配線ＢＬとドレイン電極ＤＥの間に形成されている破壊絶縁層ＩＬを絶縁破壊させる。このようにして破壊絶縁層ＩＬが一度絶縁破壊されると、その後、ビット配線ＢＬとドレイン電極ＤＥの間に導電経路が形成される。この結果、ソース配線ＳＬとビット配線ＢＬとの間に電位差を与えると薄膜メモリＴＦＭ１に電流が流れる。
【００９１】
一方、薄膜メモリＴＦＭ１に情報「０」を記憶させる場合、ビット配線ＢＬとドレイン電極ＤＥの間に形成されている破壊絶縁層ＩＬを絶縁破壊させない状態を維持する。この場合、ビット配線ＢＬとドレイン電極ＤＥの間に導電経路が形成されないため、ソース配線ＳＬとビット配線ＢＬの間に電位差を与えても、薄膜メモリＴＦＭ１には電流が流れない。このように薄膜メモリＴＦＭ１に流れる電流の有無によって情報「１」と情報「０」を薄膜メモリＴＦＭ１に記憶させることができる。
【００９２】
続いて、上述した薄膜メモリＴＦＭ１の製造方法について簡単に説明する。絶縁基板１Ｓとして石英基板を使用し、この絶縁基板１Ｓ上に、例えば、ＥＢ蒸着法を使用してモリブデン膜（Ｍｏ）を厚さ１００ｎｍで成膜する。その後、ＲＩＥエッチングでパターニングすることによりゲート電極ＧＥを形成する。次に、ゲート電極ＧＥを覆う絶縁基板１Ｓ上に、例えば、ＣＶＤ法を用いて酸化シリコン膜（ＳｉＯ２）を成膜することにより、ゲート絶縁膜ＧＯＸを形成する。続いて、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなるチャネル層ＣＨ（２５ｎｍ）を、成膜時の圧力０．５Ｐａ(酸素アルゴン混合ガス:Ｏ２／Ａｒ＝１／１２)、ＲＦパワー５０Ｗの条件下で形成する。そして、チャネル層ＣＨ上からゲート絶縁膜ＧＯＸ上にわたって、拡散防止層ＤＣと第１電極層ＦＥを順次成膜し、成膜した拡散防止層ＤＣと第１電極層ＦＥを、マスクを用いて順次エッチングすることでパターニングを行い、ソース電極ＳＥおよびドレイン電極ＤＥを形成する。このとき、拡散防止層ＤＣにはコバルト膜（Ｃｏ）を使用し、第１電極層ＦＥにはアルミニウム膜（Ａｌ）を使用している。その後、ソース電極ＳＥとドレイン電極ＤＥの間に露出するチャネル層ＣＨ上からソース電極ＳＥおよびドレイン電極ＤＥ上にわたって酸化シリコン膜からなる破壊絶縁層ＩＬを形成する。この破壊絶縁層ＩＬは、例えば、２５０℃程度のＣＶＤ法により厚さ１０ｎｍで成膜することができる。その後、ソース電極ＳＥ上の破壊絶縁層ＩＬに電極取り出し穴である開口部を形成した後、ソース配線ＳＬおよびビット配線ＢＬを形成する。以上のようにして、本実施の形態５における薄膜メモリＴＦＭ１を形成することができる。
【００９３】
上述したように、薄膜メモリの製造工程では、チャネル層ＣＨとソース電極ＳＥおよびドレイン電極を形成した後、例えば、破壊絶縁層ＩＬの形成工程のように、２５０℃程度の加熱工程が存在することになる。しかし、本実施の形態５における薄膜メモリＴＦＭ１では、例えば、コバルト膜からなる拡散防止層ＤＣを設けているので、チャネル層ＣＨとソース電極ＳＥおよびドレイン電極を形成した後に２５０℃程度の熱履歴が存在する場合であっても、第１電極層ＦＥを構成するアルミニウム（Ａｌ）などのチャネル層ＣＨへの拡散が、コバルト膜からなる拡散防止層ＤＣによって抑制される。この結果、ソース電極ＳＥ（ドレイン電極ＤＥ）とチャネル層ＣＨとの間のコンタクト抵抗の増大を抑制することができ、それによって、薄膜メモリＴＦＭ１の電気特性の劣化を抑制できる。
【００９４】
（実施の形態６）
本実施の形態６では、前記実施の形態１〜３で説明した薄膜トランジスタＴＦＴ１と、前記実施の形態５で説明した薄膜メモリＴＦＭ１を使用したＲＦＩＤタグについて説明する。図１６は、本実施の形態６におけるＲＦＩＤタグの構成を示すブロック図である。図１６に示すように、本実施の形態６におけるＲＦＩＤタグは、アンテナ部ＡＮＴ、整流回路ＲＣ、デジタル回路ＤＧＣおよびメモリ回路ＭＣを有している。このように構成されているＲＦＩＤタグは、リーダ／ライタＲ／Ｗとの間で、例えば、周波数が１３．５６ＭＨｚの送受信信号のやり取りを行なう。例えば、リーダ／ライタＲ／Ｗから送信された送信信号は、ＲＦＩＤタグのアンテナ部ＡＮＴで受信された後、整流回路ＲＣでＤＣ信号に変換される。その後、整流回路ＲＣで変換されたＤＣ信号は、デジタル回路ＤＧＣで処理され、デジタル回路ＤＧＣで処理された結果はメモリ回路ＭＣに保存される。このようにして、リーダ／ライタＲ／ＷによってＲＦＩＤタグに情報の書き込みを行なうことができる。一方、ＲＦＩＤタグに記憶されている情報を読み出すには、デジタル回路ＤＧＣがメモリ回路ＭＣにアクセスしてメモリ回路ＭＣに記憶されている情報を取り出した後、この情報に対する信号を搬送波に重畳してアンテナ部ＡＮＴから送信する。そして、送信された信号は、リーダ／ライタＲ／Ｗによって受信されてＲＦＩＤタグに記憶されている情報が読み出される。
【００９５】
本実施の形態６では、上述したＲＦＩＤタグのアンテナ部ＡＮＴをＩＴＯからなる透明導電膜で形成している。さらに、整流回路ＲＣに前記実施の形態１〜３で説明した薄膜トランジスタＴＦＴ１を使用し、メモリ回路ＭＣに前記実施の形態４で説明した薄膜メモリＴＦＭ１を適用している。この結果、本実施の形態６におけるＲＦＩＤタグでは、整流回路ＲＣに使用している薄膜トランジスタＴＦＴ１の電気的特性と、メモリ回路ＭＣに使用している薄膜メモリＭＣとの電気的特性の劣化を抑制することができるため、ＲＦＩＤタグの特性向上を図ることができる。
【００９６】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【００９７】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【符号の説明】
【００９８】
１Ｓ  絶縁基板
ＡＮＴ  アンテナ部
ＢＬ  ビット配線
ＣＨ  チャネル層
ＣＮＴ  コンタクトホール
ＤＣ  拡散防止層
ＤＣ２  拡散防止層
ＤＥ  ドレイン電極
ＤＧＣ  デジタル回路
ＤＬ  データ配線
ＦＥ  第１電極層
ＧＥ  ゲート電極
ＧＬ  ゲート配線
ＧＯＸ  ゲート絶縁膜
ＩＦ  絶縁膜
ＩＬ  破壊絶縁層
Ｌ１  配線
ＭＣ  メモリ回路
ＰＡＳ  パッシベーション膜
ＰＥ  画素電極
ＰＬＧ  プラグ
ＲＣ  整流回路
Ｒ／Ｗ  リーダ／ライタ
ＳＥ  ソース電極
ＳＬ  ソース配線
ＴＦＭ１  薄膜メモリ
ＴＦＴ１  薄膜トランジスタ
ＴＦＴ２  薄膜トランジスタ
【図１】
2013214537.tif 000003
【図２】
2013214537.tif 000004
【図３】
2013214537.tif 000005
【図４】
2013214537.tif 000006
【図５】
2013214537.tif 000007
【図６】
2013214537.tif 000008
【図７】
2013214537.tif 000009
【図８】
2013214537.tif 000010
【図９】
2013214537.tif 000011
【図１０】
2013214537.tif 000012
【図１１】
2013214537.tif 000013
【図１２】
2013214537.tif 000014
【図１３】
2013214537.tif 000015
【図１４】
2013214537.tif 000016
【図１５】
2013214537.tif 000017
【図１６】
2013214537.tif 000018