(57)【要約】【課題】高温における基板またはパッケージで生じる反り（Ｗａｒｐａｇｅ）現象を樹脂の硬化収縮力により改善することができるとともに、パッケージリフローの際に、ぬれ不良（Ｎｏｎ  Ｗｅｔｔｉｎｇ）、バンプクラッキング（Ｂｕｍｐ  Ｃｒａｃｋｉｎｇ）のような不良現象を低減させて収率を向上させることができる半導体パッケージ及びその製造方法を提供する。【解決手段】本発明の半導体パッケージ１００は、一面及び他面を有する基板１１０と、基板１１０の一面に実装される半導体素子１２０と、基板１１０の他面に形成される外部接続端子１１１と、基板１１０の一面または基板１１０の他面に形成される反り防止層１３０と、を含むものである。【選択図】図１
2013106031.tif 000002
【特許請求の範囲】
【請求項１】
一面及び他面を有する基板と、
前記基板の一面に実装される半導体素子と、
前記基板の他面に形成される外部接続端子と、
前記基板の一面または前記基板の他面に形成される反り防止層と、
を含む半導体パッケージ。
【請求項２】
前記半導体パッケージは、ＦＣＣＳＰ（Ｆｌｉｐ  Ｃｈｉｐ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）またはＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）構造を有する請求項１に記載の半導体パッケージ。
【請求項３】
前記反り防止層は、硬化収縮材質からなる請求項１に記載の半導体パッケージ。
【請求項４】
前記反り防止層は、樹脂（Ｒｅｓｉｎ）からなる請求項１に記載の半導体パッケージ。
【請求項５】
前記反り防止層は、前記基板の最外層に形成される請求項１に記載の半導体パッケージ。
【請求項６】
一面及び他面を有し、半導体素子を実装するトップ（Ｔｏｐ）パッケージと、
前記トップパッケージの一面に形成される外部接続端子と、
一面及び他面を有し、前記トップパッケージの下部に形成され、前記外部接続端子を介して前記トップパッケージに連結されるボトム（Ｂｏｔｔｏｍ）パッケージと、
前記トップパッケージの一面、前記トップパッケージの他面、前記ボトムパッケージの一面または前記ボトムパッケージの他面に形成される反り防止層と、
を含む半導体パッケージ。
【請求項７】
前記反り防止層は、硬化収縮材質からなる請求項６に記載の半導体パッケージ。
【請求項８】
前記反り防止層は、樹脂（Ｒｅｓｉｎ）からなる請求項６に記載の半導体パッケージ。
【請求項９】
前記反り防止層は、前記トップパッケージまたはボトムパッケージの最外層に形成される請求項６に記載の半導体パッケージ。
【請求項１０】
前記トップパッケージは、
基板と、
前記基板上に実装された半導体素子と、
前記半導体素子を含んで前記基板上に形成されるモールディング部材と、を含み、
前記反り防止層は、前記モールディング部材の上部または前記基板の下部に形成される請求項６に記載の半導体パッケージ。
【請求項１１】
前記ボトムパッケージは、
基板と、
前記基板上に実装された半導体素子と、を含み、
前記反り防止層は、前記基板の上部の半導体素子非実装領域または基板の下部に形成される請求項６に記載の半導体パッケージ。
【請求項１２】
一面及び他面を有する基板を準備する段階と、
前記基板の一面に半導体素子を実装する段階と、
前記基板の他面に外部接続端子を形成する段階と、
前記基板の一面または前記基板の他面に反り防止層を形成する段階と、
前記基板にリフロー（Ｒｅｆｌｏｗ）工程を行う段階と、
を含む半導体パッケージの製造方法。
【請求項１３】
前記反り防止層を形成する段階で、
前記反り防止層は、未硬化状態の硬化収縮材質からなる請求項１２に記載の半導体パッケージの製造方法。
【請求項１４】
前記反り防止層を形成する段階で、
前記反り防止層は、未硬化樹脂（Ｒｅｓｉｎ）からなる請求項１２に記載の半導体パッケージの製造方法。
【請求項１５】
前記反り防止層を形成する段階で、
前記反り防止層は、前記基板の最外層に形成される請求項１２に記載の半導体パッケージの製造方法。
【請求項１６】
前記半導体パッケージは、ＦＣＣＳＰ（Ｆｌｉｐ  Ｃｈｉｐ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）またはＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）形態である請求項１２に記載の半導体パッケージの製造方法。
【請求項１７】
前記半導体パッケージは、ＰＯＰパッケージ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）形態である請求項１２に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、多機能化の傾向に伴って、回路密集度の高い小型のパッケージ（Ｐａｃｋａｇｅ）技術の必要性が増大しつつある。
【０００３】
また、チップ及び基板の厚さが低下しつつあり、特許文献１で開示しているように、パッケージ上にまたパッケージを形成するなど、様々な構造のパッケージ構造が提案されている。
【０００４】
しかしながら、パッケージ実装工程で多くの熱履歴を受け、これによりパッケージ不良が発生されることにより、実装の際に反り（Ｗａｒｐａｇｅ）制御技術が要求されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国登録特許第１０−０７２２６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記従来技術の問題点を解決するためのものであり、半導体パッケージの基板に未硬化樹脂を形成した後、リフローのような高温パッケージング工程を行う際、高温における基板またはパッケージで生じる反り（Ｗａｒｐａｇｅ）現象を樹脂の硬化収縮力により改善するための半導体パッケージ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の実施例による半導体パッケージは、一面及び他面を有する基板と、前記基板の一面に実装される半導体素子と、前記基板の他面に形成される外部接続端子と、前記基板の一面または前記基板の他面に形成される反り防止層と、を含むものである。
【０００８】
また、前記半導体パッケージは、ＦＣＣＳＰ（Ｆｌｉｐ  Ｃｈｉｐ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）またはＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）構造を有してもよい。
【０００９】
また、前記反り防止層は、硬化収縮材質であってもよい。
【００１０】
また、前記反り防止層は、樹脂（Ｒｅｓｉｎ）であってもよい。
【００１１】
また、前記反り防止層は、前記基板の最外層に形成されてもよい。
【００１２】
本発明の他の実施例による半導体パッケージは、一面及び他面を有し、半導体素子を実装するトップ（Ｔｏｐ）パッケージと、前記トップパッケージの一面に形成される外部接続端子と、一面及び他面を有し、前記トップパッケージの下部に形成され、前記外部接続端子を介して前記トップパッケージに連結されるボトム（Ｂｏｔｔｏｍ）パッケージと、前記トップパッケージの一面、前記トップパッケージの他面、前記ボトムパッケージの一面または前記ボトムパッケージの他面に形成される反り防止層と、を含むものである。
【００１３】
ここで、反り防止層は、硬化収縮材質であってもよい。
【００１４】
また、前記反り防止層は、樹脂（Ｒｅｓｉｎ）であってもよい。
【００１５】
また、前記反り防止層は、前記トップパッケージまたはボトムパッケージの最外層に形成されてもよい。
【００１６】
また、前記トップパッケージは、基板と、前記基板上に実装された半導体素子と、前記半導体素子を含んで前記基板上に形成されるモールディング部材と、を含み、前記反り防止層は、前記モールディング部材の上部または前記基板の下部に形成されることが好ましい。
【００１７】
また、前記ボトムパッケージは、基板と、前記基板上に実装された半導体素子と、を含み、前記反り防止層は、前記基板の上部の半導体素子非実装領域または基板の下部に形成されることが好ましい。
【００１８】
本発明のまた他の実施例による半導体パッケージの製造方法は、一面及び他面を有する基板を準備する段階と、前記基板の一面に半導体素子を実装する段階と、前記基板の他面に外部接続端子を形成する段階と、前記基板の一面または前記基板の他面に反り防止層を形成する段階と、前記基板にリフロー（Ｒｅｆｌｏｗ）工程を行う段階と、を含むものである。
【００１９】
また、前記反り防止層を形成する段階で、前記反り防止層は、未硬化状態の硬化収縮材質であってもよい。
【００２０】
また、前記反り防止層を形成する段階で、前記反り防止層は、未硬化樹脂（Ｒｅｓｉｎ）であってもよい。
【００２１】
また、前記反り防止層を形成する段階で、前記反り防止層は、前記基板の最外層に形成されてもよい。
【００２２】
また、前記半導体パッケージは、ＦＣＣＳＰ（Ｆｌｉｐ  Ｃｈｉｐ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）またはＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）形態であってもよい。
【００２３】
また、前記半導体パッケージは、ＰＯＰパッケージ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）形態であってもよい。
【００２４】
本発明の特徴及び利点は、添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
【００２５】
本発明の詳細な説明に先立ち、本明細書及び特許請求の範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
【発明の効果】
【００２６】
本発明の半導体パッケージ及びその製造方法は、半導体パッケージの基板に未硬化樹脂を形成した後にリフローを行うため、高温における基板またはパッケージで生じる反り（Ｗａｒｐａｇｅ）現象を樹脂の硬化収縮力により改善することができるという効果が期待できる。
【００２７】
また、本発明では、パッケージリフローの際にぬれ不良（Ｎｏｎ  Ｗｅｔｔｉｎｇ）、バンプクラッキング（Ｂｕｍｐ  Ｃｒａｃｋｉｎｇ）のような不良現象を低減させて収率を向上させることができるという長所がある。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施例による半導体パッケージの構成を示す断面図である。
【図２】本発明の第２実施例による半導体パッケージにおけるトップパッケージの構成を示す断面図である。
【図３】本発明の第２実施例による半導体パッケージにおけるボトムパッケージの構成を示す断面図である。
【図４】本発明の半導体パッケージの製造方法を説明するためのフローチャートである。
【発明を実施するための形態】
【００２９】
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明は省略する。本明細書において、第１、第２などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。
【００３０】
以下、添付された図面を参照して、本発明の好ましい実施形態を詳細に説明する。
【００３１】
（半導体パッケージ−第１実施例）
図１は、本発明の第１実施例による半導体パッケージの構成を示す断面図である。
【００３２】
図１に図示したように、半導体パッケージ１００は、一面及び他面を有する基板１１０、基板１１０の一面に実装された半導体素子１２０、基板１１０の他面に形成された外部接続端子１１１及び基板１１０の一面または基板１１０の他面に形成された反り防止層１３０を含むものである。
【００３３】
ここで、半導体パッケージ１００は、ＦＣＣＳＰ（Ｆｌｉｐ  Ｃｈｉｐ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）またはＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）構造を有してもよく、これに限定されない。
【００３４】
また、反り防止層１３０は、硬化収縮材質であってもよい。
【００３５】
また、反り防止層１３０は、樹脂（Ｒｅｓｉｎ）であってもよく、これに限定されない。即ち、反り防止層１３０は、リフロー（Ｒｅｆｌｏｗ）により、硬化収縮可能な材質であれば全て使用することができる。
【００３６】
また、反り防止層１３０は、基板１１０の最外層に形成されることが好ましい。
【００３７】
図１において、前記反り防止層１３０は、硬化収縮可能な材質で塗布または積層することにより、半導体パッケージに形成することができ、反りが発生する反対方向に対応する半導体パッケージ領域に形成されて半導体パッケージの反りを改善させる効果を有する。
【００３８】
例えば、図１に図示したように、半導体パッケージ１００が凸型（Ｃｏｎｖｅｘ型）に反りが発生する場合、反り防止層１３０を半導体パッケージ１００の上部に該当する基板１１０の上部に形成して反りを抑制させる。
【００３９】
より詳細に説明すると、反り防止層１３０は、未硬化状態で基板１１０の上部に形成された後、リフローの際に硬化収縮力により、基板下部より上部に樹脂硬化収縮力を作用させて半導体パッケージの反りを抑制させる。
【００４０】
図１のＡは、未硬化樹脂のリフローの際に硬化収縮時の応力方向を示すものであり、Ｂは、基板の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ；ＣＴＥ）に対する応力方向を示すものである。
【００４１】
（半導体パッケージ−第２実施例）
図２及び図３は、本発明の第２実施例のＰＯＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）型半導体パッケージの構成を示す断面図であり、図２は、前記半導体パッケージにおけるトップパッケージの構成を示す断面図であり、図３は、前記半導体パッケージにおけるボトムパッケージの構成を示す断面図である。
【００４２】
但し、第２実施例に対する構成のうち第１実施例の構成と同一の構成に対する説明は、省略し、相違する部分についてのみ説明する。
【００４３】
図２及び図３に図示したように、半導体パッケージ２００は、一面及び他面を有し、半導体素子２１２を実装するトップ（Ｔｏｐ）パッケージ２１０、トップパッケージ２１０の一面に形成された外部接続端子２１４、一面及び他面を有し、トップパッケージ２１０の下部に形成され、外部接続端子２１４を介してトップパッケージ２１０に連結されるボトム（Ｂｏｔｔｏｍ）パッケージ２４０及びトップパッケージ２１０の一面、トップパッケージ２１０の他面、ボトムパッケージ２４０の一面またはボトムパッケージ２４０の他面に形成された反り防止層２３０、２５０を含むものである。
【００４４】
ここで、図２及び図３では、トップパッケージ２１０の上部とボトムパッケージ２４０の下部に反り防止層２３０、２５０が形成された場合を例示したが、これに限定されず、トップパッケージ２１０の下部またはボトムパッケージ２４０の上部をはじめ、反りを改善させるための半導体パッケージ領域に形成されることが好ましい。
【００４５】
また、反り防止層２３０、２５０は、硬化収縮材質であってもよい。
【００４６】
また、反り防止層２３０、２５０は、樹脂（Ｒｅｓｉｎ）であってもよく、これに限定されない。即ち、反り防止層２３０、２５０は、リフロー（Ｒｅｆｌｏｗ）により、硬化収縮可能な材質であれば、全て使用することができる。
【００４７】
また、反り防止層２３０、２５０は、トップパッケージ２１０またはボトムパッケージ２４０の最外層に形成されることが好ましい。
【００４８】
より詳細に説明すると、前記トップパッケージ２１０は、基板２１１、基板２１１上に実装された半導体素子２１２及び半導体素子２１２を含んで基板２１１上に形成されたモールディング部材２１３を含むことが好ましい。
【００４９】
この際、反り防止層２３０は、モールディング部材２１３の上部または基板２１１の下部に形成されることが好ましい。
【００５０】
例えば、図２に図示したように、半導体パッケージ２００のトップパッケージ２１０は、モールディング部材の樹脂の硬化及びＣＴＥ収縮によって、一般的に、凸型（Ｃｏｎｖｅｘ型）に反りが発生するが、反り防止層２３０を半導体パッケージ２００の上部に該当するトップパッケージ２１０の上部に形成して反りが抑制される。
【００５１】
より詳細に説明すると、反り防止層２３０は、未硬化状態でトップパッケージ２１０の上部に形成された後、リフローの際に硬化収縮力によりモールディング材料（Ｅｐｏｘｙ  Ｍｏｌｄｉｎｇ  ｃｏｍｐｏｕｎｄｓ（ＥＭＣ）材料）及び基板２１１の熱膨張力を抑制して半導体パッケージの反りを抑制させる。
【００５２】
図２のＡは、未硬化樹脂のリフローの際に硬化収縮時の応力方向を示すものであり、Ｂは、基板の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ；ＣＴＥ）に対する応力方向を示すものである。
【００５３】
また、より詳細に説明すると、前記ボトムパッケージ２４０は、基板２４１及び基板２４１上に実装された半導体素子２４３を含むことが好ましい（図３参照）。
【００５４】
ここで、反り防止層２５０は、基板２４１の上部の半導体素子非実装領域または基板２４１の下部に形成されることが好ましい。
【００５５】
例えば、図３に図示したように、半導体パッケージ２００のボトムパッケージ２４０は、半導体素子２４３と基板２４１との熱膨張係数の差により、リフローの温度下降部における基板の熱膨張力が半導体素子より大きいため、一般的に凹型（Ｃｏｎｃａｖｅ型）に反りが発生するが、反り防止層２５０を半導体パッケージ２００の下部に該当するボトムパッケージ２４０の下部に形成して反りが抑制される。
【００５６】
より詳細に説明すると、反り防止層２５０は、未硬化状態でボトムパッケージ２４０の下部に形成された後、リフローの際に硬化収縮力により、モールディング材料（Ｅｐｏｘｙ  Ｍｏｌｄｉｎｇ  ｃｏｍｐｏｕｎｄｓ（ＥＭＣ）材料）及び基板２４１の熱膨張力を抑制させて半導体パッケージの反りを抑制させる。
【００５７】
図３のＡは、未硬化樹脂のリフローの際に硬化収縮時の応力方向を示すものであり、Ｂは、基板の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ；ＣＴＥ）に対する応力方向を示す。
【００５８】
（半導体パッケージの製造方法）
図４は、本発明の実施例による半導体パッケージの製造方法を説明するためのフローチャートであり、前記図１〜図３を参照して説明する。
【００５９】
先ず、図４に図示したように、一面及び他面を有する基板を準備する（Ｓ１０１）。
【００６０】
ここで、基板は、ＦＣＣＳＰ、ＦＣＢＧＡまたはＰＯＰパッケージ用基板のうちいずれか一つであってもよい。
【００６１】
その後、基板の一面に半導体素子を実装する（Ｓ１０３）。
【００６２】
その後、基板の他面に外部接続端子を形成する（Ｓ１０５）。
【００６３】
その後、基板の一面または基板の他面に反り防止層を形成する（Ｓ１０７）。
【００６４】
ここで、反り防止層１３０、２３０、２５０は、未硬化状態の硬化収縮材質であってもよい。
【００６５】
また、反り防止層１３０、２３０、２５０は、未硬化樹脂（Ｒｅｓｉｎ）であってもよい。
【００６６】
また、反り防止層１３０、２３０、２５０は、基板の最外層に形成されることが好ましい。
【００６７】
次に、基板にリフロー（Ｒｅｆｌｏｗ）工程を行う（Ｓ１０９）。
【００６８】
上記製造工程によって形成される半導体パッケージは、図１に図示したように、ＦＣＣＳＰ（Ｆｌｉｐ  Ｃｈｉｐ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）またはＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）形態であってもよい。
【００６９】
また、図２及び図３に図示したように、半導体パッケージは、ＰＯＰパッケージ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）形態であってもよい。
【００７０】
即ち、上記基板は、ＦＣＣＳＰ、ＦＣＢＧＡまたはＰＯＰパッケージ用基板のうちいずれか一つであってもよい。
【００７１】
上記反り防止層１３０、２３０、２５０は、硬化収縮可能な材質で塗布または積層することにより、半導体パッケージに形成されてもよく、反りが発生する反対方向に対応する半導体パッケージ領域に形成されて半導体パッケージの反りを改善させる効果を有する。
【００７２】
例えば、図１〜図３に図示したように、半導体パッケージの反り形態（例えば、凸型、凹型）に応じて、反り防止層１３０、２３０、２５０を半導体パッケージの上部または下部に形成して反りを抑制させる。
【００７３】
より詳細に説明すると、反り防止層１３０、２３０、２５０は、未硬化状態で基板の上部（または下部）に形成された後、リフローの際に硬化収縮力により、基板下部（または上部）より上部（または下部）に樹脂硬化収縮力を作用させて、半導体パッケージの反りを抑制させる。
【００７４】
以上、本発明を好ましい実施例に基づいて詳細に説明したが、これは、本発明を具体的に説明するためのものであり、本発明による半導体パッケージ及びその製造方法は、これに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
【００７５】
本発明の単純な変形乃至変更は、いずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は、添付の特許請求の範囲により明確になるであろう。
【産業上の利用可能性】
【００７６】
本発明は、リフローのような高温パッケージング工程を行う際、高温における基板またはパッケージで生じる反り（Ｗａｒｐａｇｅ）現象を樹脂の硬化収縮力により改善するための半導体パッケージ及びその製造方法に適用可能である。
【符号の説明】
【００７７】
１００、２００  半導体パッケージ
１１０、２１１、２４１  基板
１１１、２１４  外部接続端子
１２０、２１２、２４３  半導体素子
１３０、２３０、２５０  反り防止層
２１０  トップパッケージ
２１３  モールディング部材
２４０  ボトムパッケージ
【図１】
2013106031.tif 000003
【図２】
2013106031.tif 000004
【図３】
2013106031.tif 000005
【図４】
2013106031.tif 000006