(57)【要約】【課題】製造コストを抑制した素子構造のもとでも、基板に依存せず、n型半導体層およびｐ型半導体層の結晶性やドーピング性の向上を図ることを可能とする素子構造からなる半導体発光素子および表示装置を提供する。【解決手段】半導体発光素子１は、非晶質基板の基板１０上に積層形成されてなるｎ型半導体層１２が半導体材料とn型不純物とを含む半導体結晶の粉体からなり、且つ、その中間層１３側の界面Ｘが化学機械研磨によって平坦化処理が施されてなり、n型半導体層１２とｐ型半導体層１４との間に介層される中間層１３が、n型半導体層１２の半導体材料と同一組成の半導体材料からなる真性半導体層とされてなる、ものとされる。【選択図】図１
2013214663.tif 000002
【特許請求の範囲】
【請求項１】
n型半導体層と、
前記n型半導体層上に位置するｐ型半導体層と、
前記n型半導体層と前記ｐ型半導体層との間に位置する中間層と、を備え、
前記n型半導体層は、半導体材料とn型不純物とを含む結晶の粉体またはその焼結体からなり、且つ、前記中間層との界面には、平坦化処理が施されてなり、
前記中間層は、前記n型半導体層に含まれる前記半導体材料と同一組成の半導体材料からなる真性半導体層である、
ことを特徴とする半導体発光素子。
【請求項２】
前記n型半導体層は、前記粉体の焼結体からなり、基板として用いられている、
ことを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記n型半導体層は、前記粉体からなり、非晶質基板上に陰極を介して形成されている、
ことを特徴とする請求項１に記載の半導体発光素子。
【請求項４】
前記n型半導体層における前記中間層との界面は、その表面の粗さが算術平均粗さＲａにおいて１０nm以下である、
ことを特徴とする請求項２又は３に記載の半導体発光素子。
【請求項５】
前記ｐ型半導体層の層厚は、１００nm以上４００nm以下である、
ことを特徴とする請求項４に記載の半導体発光素子。
【請求項６】
前記中間層の層厚は、３０nm以下である、
ことを特徴とする請求項４又は５に記載の半導体発光素子。
【請求項７】
前記n型半導体層および前記ｐ型半導体層は、それぞれの層を構成する半導体材料がＺｎＯである、
ことを特徴とする請求項１ないし６のいずれか１項に記載の半導体発光素子。
【請求項８】
前記粉体は、n型不純物としてのＧａが含有されてなる、
ことを特徴とする請求項７に記載の半導体発光素子。
【請求項９】
前記ｐ型半導体層は、ｐ型不純物としてのＮがＡｌとともに含有されてなる、
ことを特徴とする請求項７又は８に記載の半導体発光素子。
【請求項１０】
前記ｐ型半導体層上には、透光性導電性材料から構成される陽極が形成されており、当該陽極側から光取り出しがなされる、
ことを特徴とする請求項１ないし９の何れか１項に記載の半導体発光素子。
【請求項１１】
青色光から紫外光の波長域の励起光を発光する半導体発光層を有する背面板と、
前記励起光によって可視光領域における赤色、緑色および青色にそれぞれ対応する蛍光を発する各蛍光体が、それぞれを一の画素単位として、前記三原色を構成する一の組をなして基板の主面上に行列状に配されてなり、当該基板の主面には、前記半導体発光層の発光駆動を制御する薄膜トランジスタが前記画素単位に一体一に対応して形成されており、これら薄膜トランジスタの各ドレイン電極に接続した透光性導電性材料からなる各画素電極と、前記画素単位をなす各蛍光体とが、前記基板の主面に向かう平面視において重なる形で、前記基板を挟んで対向配置されてなる前面板と、を備え、
前記背面板と前記前面板とは、前記半導体発光層と前記画素電極とが接合されて一体とされてなり、
前記背面板の前記前面板とは反対側の主面には電極が形成されており、当該電極、前記半導体発光層および前記画素電極とにより構成される半導体発光素子の素子構造は、請求項１ないし１０の何れか１項に記載の半導体発光素子の素子構造とされる、
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子および半導体発光素子を用いた表示装置に関する。
【背景技術】
【０００２】
半導体発光素子は、発光層を構成する物質のバンドギャップエネルギーに応じた発光特性を示す。そこで、特定の波長領域に対応するバンドギャップエネルギーを有する各種半導体化合物が発光素子の材料として期待されるとともに、製品化に向けて研究・開発がなされている。例えば、ＺｎＯ系半導体化合物もその一つであり、青色光領域から紫外光領域に対応した発光素子の材料として注目を集めている。
【０００３】
半導体発光素子の素子構造は多種多様であるが、そのうちの一つに、基板上にn型半導体層およびｐ型半導体層を同順で積層させた素子構造がある。当該素子構造における素子特性は、n型半導体層およびｐ型半導体層の結晶性や不純物のドーピング濃度に依存する。結晶性の向上を図る観点から、格子整合性が良好な基板としてサファイア単結晶基板を選択し、当該基板上にn型半導体層およびｐ型半導体層を原子層レベルで制御して積層成長させた素子構造が開示されている（特許文献１）。また、n型半導体層ないしはｐ型半導体層を積層成長させる際に、成長界面の平坦性および不純物のドーピング性の向上を図る観点から、３００℃〜８００℃の熱処理温度にて熱処理を施しながら積層成長させた素子構造が開示されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２７３４００号公報
【特許文献２】特開２００５−２２３２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１が開示するサファイア単結晶基板は高価である上に、微小サイズの基板しか得られないことから、製品コストの観点のみならず、例えば、表示装置などにおいて必要とされる大サイズ基板に採用し難いという問題がある。そこで、例えば、大サイズ基板にも適用可能であり、製品コストの低減化の観点からガラス基板などの非晶質基板を採用した場合、結晶性向上のために特許文献２が開示する熱処理方法を採用することが考えられるが、特許文献２においては、主にサファイア単結晶基板を用いた素子構造を念頭にしているため、その開示する高温（例えば、８００℃程度）での熱処理は、ガラスの軟化温度を遥かに越えるために採用し難いという問題が生じる。
【０００６】
本発明は、以上の課題に鑑みてなされたものであって、製造コストを抑制した素子構造のもとでも、基板に依存せずに、n型半導体層およびｐ型半導体層の結晶性やドーピング性の向上を図ることを可能とする素子構造をもつ半導体発光素子および表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一態様に係る半導体発光素子は、n型半導体層と、前記n型半導体層上に位置するｐ型半導体層と、前記n型半導体層と前記ｐ型半導体層との間に位置する中間層と、を備え、前記n型半導体層は、半導体材料とn型不純物とを含む結晶の粉体またはその焼結体からなり、且つ、前記中間層との界面には、平坦化処理が施されてなり、前記中間層は、前記n型半導体層に含まれる半導体材料と同一組成の半導体材料からなる真性半導体層である。
【発明の効果】
【０００８】
本発明の一態様に係る半導体発光素子は、n型半導体層が半導体材料とn型不純物とを含む半導体結晶の粉体ないしはその焼結体からなる。そのため、例えば、基板を熱処理下にさらすことなく、ｎ型半導体層をなすべく用意される粉体ないしは焼結体に対して、必要とされる温度にて熱処理を施すことにより、当該粉体ないしは焼結体の結晶性やドーピング性を制御することを可能とする。
n型半導体層および中間層からなる積層体は、ｐ型半導体層を積層形成する際の下地層となる。そこで、n型半導体層における中間層との界面を平坦化処理がなされたものとし、さらに、当該界面にn型半導体層を構成する半導体材料と同一組成の半導体材料からなる真性半導体層とされる中間層を積層形成させてなる。そのため、ｐ型半導体層の結晶性を良好に確保することを可能とする。
以上の素子構造を採用することにより、本発明の一態様に係る半導体発光素子は、製造コストを抑制した素子構造のもとでも、基板に依存せずに、n型半導体層およびｐ型半導体層の結晶性やドーピング性の向上を図ることを可能とする。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る半導体発光素子の素子構造を示す模式的な断面図である。
【図２】本発明の実施形態に係る半導体発光素子の素子構造を示す模式的な断面図である。
【図３】本発明の実施形態に係るn型半導体層の表面粗さの実験結果を示すものである。
【図４】本発明の実施形態に係るn型半導体層を構成する焼結体・化学機械研磨後のn型半導体層・化学研磨後に熱処理を施したn型半導体層におけるそれぞれの量子収率の波長依存性を示したものである。
【図５】本発明の実施形態に係る半導体発光素子における電流電圧特性を示すものである。
【図６】（ａ）は、本発明の実施形態に係る半導体発光素子における発光強度の電圧依存性を示すものであり、（ｂ）は、本発明の実施形態に係る半導体発光素子における発光強度の電流依存性を示すものである。
【図７】（ａ）は、本発明の実施形態に係る半導体発光素子における電流発光効率の電圧依存性を示すものであり、（ｂ）は、本発明の実施形態に係る半導体発光素子における電力発光効率の電圧依存性を示すものである。
【図８】本発明の実施形態に係る表示装置の構成を示す模式ブロック図である。
【図９】（ａ）は、本発明の実施形態に係る表示装置の構成を模式的に示す部分断面図であり、（ｂ）は、本発明の実施形態に係る表示装置を模式的に示す部分断面図である。
【発明を実施するための形態】
【００１０】
［本発明の実施形態に至る経緯］
半導体発光素子の素子特性は、発光層を形成するn型半導体層およびｐ型半導体層の結晶性およびドーピング性に依存する。発光層を構成する半導体材料は求められる発光波長に対応して選択されるため、結晶の成長温度・成長速度・配向特性も異なり、基板を含めた異種組成物間における格子整合性の大きさも異なる。そのため、積層成長させる際、その結晶性やドーピング性を制御することが困難とされる場合がある。また、実験室レベルと異なり製品化を視野に入れると、例えば、一原子層レベルで精密に制御して積層成長させる方法を用いることにより結晶性が向上するとしても、そのために必要となる時間・コストと向上する結晶性の程度とを比較考慮すれば採用し難いという場合がある。さらに、例えば、表示装置である色変換型の有機ディスプレにおいては、適度な弾性特性を有した大サイズ基板が求められる、といったように、半導体発光素子が適用される製品によって素子構造に係る構成内容が規定される場合がある。
【００１１】
本発明者は、陰極・n型半導体層・ｐ型半導体層・陽極を同順に積層させた素子構造からなる半導体発光素子を対象として、種々の製品に対応することを可能とするとともに、素子特性に係るn型半導体層・ｐ型半導体層の結晶性・ドーピング性の確保と製造コストとの調和を図ることを可能とする素子構造につき鋭意検討した。ここで、本発明者は、ｐ型半導体層の結晶性は下地層となるn型半導体層の結晶性に依存することから、n型半導体層に着目するとともに、基板の選択自由度を高める観点から検討した。その結果、n型半導体層は、半導体材料とn型不純物とを含む結晶の粉体ないしは当該粉体の焼結体からなるものとするのが妥当であるという帰結に至った。
【００１２】
粉体自体の結晶性は、例えば市販されている純度９９．９％以上の試料粉末を用いれば、積層成長が比較的困難とされる半導体化合物を基板上に積層成長させたものの結晶性に比して優れたものといえる。また、基板上に積層成長させる方法を採用しないことにより、例えば基板上に積層形成させる前に、基板を熱処理下にさらすことなく、粉体に対して必要な温度（例えば、８００℃以上の高温）にて熱処理を施すことが可能となり、粉体の結晶性やドーピング性の向上を図ることが可能となる。粉体を焼結体にしたものについても、例えば基板上に積層形成させる前に、基板を熱処理下にさらすことなく、仮焼き・本焼きといった必要な温度での多段階の熱処理を施すことが可能となり、焼結体の結晶性やドーピング性の向上を図ることが可能となる。
以上、粉体ないしは当該粉体の焼結体からn型半導体層を構成することにより、基板を熱処理下にさらすことなく、当該粉体ないしは焼結体を熱処理することによりその結晶性やドーピング性を向上させることが可能となる。そのため、種々の基板に対応して、n型半導体層の結晶性やドーピング性を制御することが可能となるとともに、基板の結晶性などに依存して複雑な制御が要求される気相成長法を用いないため、製造コストを抑制することが可能となる。
【００１３】
［本発明の一態様の概要］
本発明の一態様に係る半導体発光素子は、n型半導体層と、前記n型半導体層上に位置するｐ型半導体層と、前記n型半導体層と前記ｐ型半導体層との間に位置する中間層と、を備え、前記n型半導体層は、半導体材料とn型不純物とを含む結晶の粉体またはその焼結体からなり、且つ、前記中間層との界面には、平坦化処理が施されてなり、前記中間層は、前記n型半導体層に含まれる半導体材料と同一組成の半導体材料からなる真性半導体層である。
【００１４】
上記［本発明の実施形態に至る経緯］で説明したごとく、n型半導体層は、半導体材料とn型不純物とを含む半導体結晶の粉体ないしは当該粉体の焼結体からなるものとされる。
なお、n型半導体層を構成する半導体材料として、例えばＺｎＯを採用した場合には、ＺｎＯは酸素欠損によりn型不純物をドーピングしたのと同様にn型を示す。そのため、本発明においては、酸素欠損も不純物をドープしたものとみなす。
さらに、本発明の一態様においては、n型半導体層における中間層との界面は、平坦化処理が施されたものとされる。粉体ないしは焼結体からなるn型半導体層は、気相成長法により原子層レベルで制御して積層成長させたもの比してその積層界面の表面が粗いものとなることが懸念される。そこで、例えば化学機械研磨などにより平坦化処理を施すことによって平坦性が良好に確保されている。その結果、n型半導体層および中間層からなる積層体を下地層として積層形成されるｐ型半導体層の結晶性を良好に確保することができる。
【００１５】
さらに、n型半導体層上に積層形成される中間層は、n型半導体層に含まれる半導体材料と同一組成の半導体材料からなる真性半導体層とされる。n型半導体層に含まれる半導体材料と同一組成の半導体材料から中間層を構成することにより、良好に格子整合をなして中間層を積層成長させることができる。そのため、中間層は、n型半導体層との積層界面に比してｐ型半導体層との積層界面の平坦性が向上したものとなる。その結果、中間層に積層形成されるｐ型半導体層の結晶性をさらに良好に確保することができる。また、例えば化学機械研磨により平坦化処理を行うと、表面の局所部分に欠陥などによる表面ダメージが発生することが想定される。そのため、局所的にも平坦性を確保することが、発光特性を確保する上で望まされるが、中間層を積層形成することにより、当該表面ダメージを回復することが可能となり、発光特性の確保を図ることが可能となる。
【００１６】
ｎ型半導体層における中間層との界面に対して平坦化処理を施し、かつ、中間層を積層形成させることにより、ｐ型半導体層の結晶性の確保を図ることが可能となる。そのため、ｐ型半導体層を積層形成させる際に、例えば熱処理により平坦化を施す必要が生じた場合においても、従来に比してその熱処理温度を低温化させることが可能となる。その結果、基板として例えば非晶質基板を選択した場合においても、ｐ型半導体層の結晶性を向上させるために必要な熱処理を施すことが可能となる。
また、中間層をn型半導体層に含まれる半導体材料と同一組成の半導体材料からなる真性半導体層とすることにより、中間層におけるエネルギー障壁や不純物準位などによるキャリア散乱を効果的に抑制することが可能となり、キャリアの伝導性を良好に確保することができる。
【００１７】
以上の素子構造を採用することにより、本発明の一態様に係る半導体発光素子は、製造コストを抑制した素子構造のもとでも、基板に依存せずに、n型半導体層およびｐ型半導体層の結晶性やドーピング性の向上を図ることを可能とする。
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記n型半導体層は、前記粉体の焼結体からなり、基板として用いられている。
【００１８】
ｎ型半導体層を焼結体からなるものとする場合、焼結体は、圧力を印加して成型した後に焼結させることにより、機械的に自立できる程度の厚みを有するシート状のものとすることが可能である。そのため、n型半導体層を基板として用いることが可能である。その結果、基板を別途必要としないため、より任意に選択される温度にて熱処理を施すことが可能となり、n型半導体層およびその上に積層形成させる層の結晶性の向上を図るための熱処理を効果的に行うことを可能とする。また、n型半導体層を基板として用いるため、基板に係る製造コストを抑制することが可能となる。
【００１９】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記n型半導体層は、前記粉体からなり、非晶質基板上に陰極を介して形成されている。
n型半導体層を粉体からなるものとする場合、基板としては、積層成長させるための結晶基板を用いる必要がないため、非晶質基板上に陰極を介して形成させることが可能である。その結果、例えばコスト高となる単結晶基板を用いる必要がないため、製造コストを抑制することが可能となる。
【００２０】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記n型半導体層における前記中間層との界面は、その表面の粗さが算術平均粗さＲaにおいて１０nm以下である。
n型半導体層の中間層側の界面は、その平坦性が良好であるほどよい。良好な平坦性の程度は、n型半導体層上に積層形成する中間層やｐ型半導体層の層厚と相関するといえる。積層成長させる場合、層厚の増加に伴い結晶性は向上する傾向を示すといえるため、平坦性の程度を過度に良好にする必要はなく、積層成長させる層の層厚を調整することにより結晶性の向上を図ることが可能である。そこで、算術平均粗さＲａ（ＪＩＳ規格）を用いていえば、ｐ型半導体層との関係において、Ｒａは、ｐ型半導体層の層厚の１０分の１程度の値となるようにしておけばｐ型半導体層の結晶性をより良好に確保することが可能である。ｐ型半導体層の層厚の下限値は通常１００nm程度といえるため、Ｒａが１０nm以下となるように平坦化処理を施しておけば、ｐ型半導体層の結晶性をさらに良好なものとして確保することができる。Ｒａの下限値については、小さければより良好であるが、例えば化学的機械研磨による処理限界を考慮すれば、２nmを下限値としておけば十分である。
【００２１】
中間層との関係においていえば、Ｒａの良好な数値範囲は、ｐ型半導体層とは異なる観点からも考慮する必要がある。中間層は、できる限り高抵抗化を図ることが良好である。なぜなら、n型半導体層およびｐ型半導体層と中間層とのそれぞれの界面近傍では、中間層が生起するキャリアによる不要な再結合準位の形成を抑制することが望ましいためである。そのため、中間層における伝導性の確保は、量子力学的なトンネリング効果によることが望ましい形態といえ、中間層の層厚は、例えば、数十nm程度以下とすることが良好である。当該中間層の良好な層厚の程度を考慮すれば、中間層の結晶性をより確保するために、当該層厚の十分の一程度にＲａを設定することが良好であり、具体的にＲａは、数nm以下とすることが良好である。下限値については、小さいほどより良好であるが、例えば化学的機械研磨の処理限界を考慮して、下限値は２nmとしておけば十分である。
【００２２】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記ｐ型半導体層の層厚は、１００nm以上４００nm以下である。
ｐ型半導体層の層厚は、増加するに従い結晶性が向上する傾向を示すため、より大きくすることが望ましい。しかしながら、層厚を過度に大きくすると、発光した光がｐ型半導体層において散乱ないしは吸収される確率が増加する。そのため、ｐ型半導体層の層厚は、１００nm以上とすることによりｐ型半導体層の結晶性をより良好に確保することが望ましく、他方、４００nm以下とすることにより発光した光の外部取出し効率を良好に確保することが望ましい。
【００２３】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記中間層の層厚は、３０nm以下である。
中間層は、上記のごとく、高抵抗化を図りながらトンネリング効果を用いて伝導性を確保する形態が望ましい。そのため、中間層の層厚は、３０nm以下とすることが望ましい。当該層厚の下限値については、小さいほどより望ましいが、過度に小さくすると中間層の結晶性を良好に確保できない場合が想定されることから、下限値は、１０nmとしておくのが望ましい。
【００２４】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記n型半導体層および前記ｐ型半導体層は、それぞれの層を構成する半導体材料がＺｎＯである。
半導体化合物であるＺｎＯは、その積層成長が困難とされる半導体化合物の一つである。現状、特にｐ型半導体層におけるドーピング性をいかに向上させるかが問題とされている。その解決方法の一つとしては、上記特許文献２が開示する熱処理による方法がある。具体的には、次のとおりである。ドーピング性を向上させるためには低温での熱処理（３００℃程度）が望ましいが、結晶性の向上に係る平坦化の向上のためには高温での熱処理（８００℃程度）が望ましい。そして、当該高温での熱処理を行うとドーピング性を阻害してしまう。そこで、当該低温および高温での熱処理を繰り返すことにより、ｐ型半導体層の結晶性およびドーピング性を合わせて向上させる、というものである。
【００２５】
しかしながら、例えば、低温処理（３００℃程度）はともかくも、高温処理（８００℃程度）となれば、基板として非晶質基板を用いた場合、当該基板の軟化点を遥かに越えた温度であるため採用し難い。そのため、非晶質基板を用いることによる製造コストの抑制を図ることができないばかりか、大サイズ基板として有用な非晶質基板の採用を阻害する要因となっている。
【００２６】
そのため、本発明の一態様に係る半導体発光素子の素子構造は、ＺｎＯから構成されるn型半導体層およびｐ型半導体層に対して特に有用なものといえる。n型半導体層の結晶性やドーピング性は、基板を熱処理下にさらすことなく、必要な熱処理温度において処理することにより制御することが可能である。そして、当該熱処理によりn型半導体層の結晶性を良好に確保しながら、その中間層との界面に対して例えば化学的機械研磨を施すとともに中間層を積層形成することによって、積層形成されるｐ型半導体層の結晶性の確保を図ることが可能な素子構造である。よって、ｐ型半導体層を積層形成させる際に、その平坦性を確保するための熱処理を施す必要がないか、必要としてもその熱処理温度を低温化させることが可能となり、基板として非晶質基板を選択することを可能とする。
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記粉体は、n型不純物としてのＧａが含有されてなる。
ＺｎＯは、酸素欠損して結晶化しやすく、n型半導体となりやすい。そのため、n型不純物を別途含有させることは必須の構成要素ではない。しかしながら、酸素欠損が多く発生すると、ＺｎＯ結晶の結晶性の低下に繋がるため、酸素欠損の発生を抑制した形で、n型不純物を別途含有させることが良好である。ここで、n型不純物としては、Ｇａ、Ｉｎなどの公知の不純物を用いることが可能であるが、本実施形態では、粉体ないしは焼結体を用いてn型半導体層を形成するため、気相成長法のように原子層を制御した結晶とすることができない。そのため、できる限りイオン半径がＺｎに近いＧａを用いることがn型半導体層の結晶性を良好にする上で望ましい。
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記ｐ型半導体層は、ｐ型不純物としてのＮがＡｌとともに含有されてなる。
【００２７】
ｐ型半導体層においては、ＺｎＯをｐ型化するために、ｐ型不純物を含有させることが必要である。そのためのｐ型不純物としては、例えば、３ｄ電子を最外殻に持ち４ｓ軌道よりも３ｄ軌道のエネルギーレベルが高い元素を用いることが良好である。その理由は、当該４ｓ軌道にホールが形成されやすいといえるためである。当該元素としては、例えば３ｄ遷移金属元素が挙げられるが、その中でも、例えばＮｉ、Ｃｕが良好なｐ型不純物といえる。また、公知の同時ドーピング効果を用いて、Ｏとイオン半径が同程度であるｐ型不純物のＮと、Ａｌ、ＧａないしはＩｎのうちの少なくとも１種とを同時に含有させることにより、ＺｎＯをｐ型化させるものとしてもよい。
【００２８】
なお、Ｚｎサイトの一部をＮｉで置換したＺｎＮｉＯ混晶化合物を半導体材料として採用した場合には、Ｎｉはｐ型不純物としての役割を担うものでもある。そのため、逆の場合も同様であり、Ｎｉをｐ型不純物として採用した場合には、半導体材料としてＺｎＮｉＯ混晶化合物を採用したものと同様な構成となる。
上記したｐ型不純物は、いずれを用いてもＺｎＯをｐ型化できるものである。ここで、ホールの伝導性を良好にする観点からいえば、エネルギー障壁をよりよく低減化することが可能である、ｐ型不純物であるＮを、同時ドーピング効果を生じさせるためにＡｌととともに含有したものが良好である。また、同時ドーピング効果により、少なくとも６００℃以下の低温下において、良好なドーピング効率を有するｐ型半導体層を積層形成させることが可能となる。そのため、基板として非晶質基板を用いる場合には、望ましいものとなる。
【００２９】
また、本発明の一態様に係る半導体発光素子の特定の局面では、前記ｐ型半導体層上には、透光性導電性材料から構成される陽極が形成されており、当該陽極側から光取り出しがなされる。
本発明の一態様に係る半導体発光素子においては、n型半導体層が粉体ないしは焼結体からなるものとされる。例えば、高品質に結晶成長させることが比較的困難とされる半導体化合物からn型半導体層およびｐ型半導体層を構成する場合、本発明の一態様に係るn型半導体層のごとく、積層成長させることなく粉体ないしは焼結体からなるものとすることは有用である。そして、当該n型半導体層の結晶性を良好に確保した上で、その表面に対して例えば化学機械研磨により平坦化処理を施すとともに、中間層を積層させることにより、例えば積層成長させるｐ型半導体層における結晶性を良好に確保することが可能となる。その結果、粉体ないしは焼結体からなるn型半導体層における光散乱や光吸収による取出し効率の低下を考慮すれば、ｐ型半導体層側から良好に光取り出しをなすことを可能とする。特には、ＺｎＯのように、n型半導体層に比してｐ型半導体層の結晶性やドーピング性を良好に確保することが困難とされる半導体化合物から構成する場合には、本発明の一態様に係る半導体発光素子の素子構造を採用することは有用であり、陽極側（ｐ型半導体層側）から良好に光取り出しをなすことが可能となる。そこで、本発明の一態様に係る半導体発光素子においては、透光性導電性材料から陽極を構成して当該陽極側から光取り出しがなされる。
【００３０】
本発明の一態様に係る表示装置は、青色光から紫外光の波長域の励起光を発光する半導体発光層を有する背面板と、前記励起光によって可視光領域における赤色、緑色および青色にそれぞれ対応する蛍光を発する各蛍光体が、それぞれを一の画素単位として、前記三原色を構成する一の組をなして基板の主面上に行列状に配されてなり、当該基板の主面には、前記半導体発光層の発光駆動を制御する薄膜トランジスタが前記画素単位に一体一に対応して形成されており、これら薄膜トランジスタの各ドレイン電極に接続した透光性導電性材料からなる各画素電極と、前記画素単位をなす各蛍光体とが、前記基板の主面に向かう平面視において重なる形で、前記基板を挟んで対向配置されてなる前面板と、を備え、前記背面板と前記前面板とは、前記半導体発光層と前記画素電極とが接合されて一体とされてなり、前記背面板の前記前面板とは反対側の主面には電極が形成されており、当該電極、前記半導体発光層および前記画素電極とにより構成される半導体発光素子の素子構造は、上記した本発明の一態様に係る半導体発光素子の素子構造とされる。
【００３１】
本発明の一態様に係る表示装置は、背面板を構成する半導体発光層における発光を励起光として、前面板を構成する蛍光体にて光の三原色に色変換する色変換型の表示装置である。背面板を構成する半導体発光層は、前面板を構成する画素電極および背面板を構成する電極と接合しており、当該素子構造は、上記した本発明の一態様に係る半導体発光素子の素子構造とされる。そのため、種々の基板にも対応したものとして、良好な素子特性が確保された背面板とすることが可能であり、例えば、表示装置に求められる大サイズ基板として非晶質基板を用いることが可能である。また、n型半導体層を焼結体から構成する場合においては、当該n型半導体層を基板として用いることが可能である。例えば、１００ｍｍ×１００ｍｍのシート状に成型した焼結体を用いれば、前面板とは反対側のn型半導体層の主面に形成する電極を、各画素電極に対する共通電極として機能させることも可能である。
【００３２】
以上、本発明の一態様に係る表示装置は、本発明の一態様に係る半導体発光素子を用いた色変換型の表示装置とされることにより、非晶質基板など任意の基板を選択することが可能となり、製造コストを抑制した形態にて良好な特性を有する表示装置とすることを可能とする。
［実施の形態１］
本実施形態に係る半導体発光素子について、図面を用いて説明する。
≪素子構造の構成≫
図１は、本実施形態に係る半導体発光素子を模式的に示す断面図である。半導体発光素子１は、基板１０上に陰極１１、n型半導体層１２、中間層１３、ｐ型半導体層１４および陽極１５が同順で積層された素子構造とされる。
＜基板＞
基板１０は、半導体発光素子１の背面基板としての役割を担う。
基板１０は、非晶質基板からなる。非晶質基板としては、例えば、ガラス基板を用いることができる。基板１０の厚みは、機械的に自立できる程度の厚みがあれば特に限定されないが、例えば適度に弾性を有した形態とするのであれば、０．５mm程度とすることができる。
＜陰極＞
陰極１１は、半導体発光素子１の発光を駆動させる電極の役割を担うものであるが、本実施形態では、陽極１５側から光取り出しがなされるため、反射部材としての役割も担うものとすることが望ましい。
陰極１１は、反射部材としての役割も担うものとする場合には、金属材料として、例えばＭｏ（モリブデン）、Ａｌ（アルミニウム）などから構成することができる。勿論、反射部材としての役割を担う構成は必須ではなく、例えば、透光性導電性材料から構成することも可能であり、例えばＩＴＯ（酸化インジウムスズ）から構成することができる。
＜n型半導体層＞
n型半導体層１２は、ｐ型半導体層１４とｐｎ接合を形成して、キャリアとなる電子を生成する役割を担う。
【００３３】
n型半導体層１２は、半導体材料とn型不純物とを含む半導体化合物から構成される。具体的な半導体材料は、特に限定されないが、例えば、紫外領域から青色領域に属する発光波長を求めるのであれば、ＺｎＯ（酸化亜鉛）などを選択することが可能である。また、n型半導体層１２は、粉体から構成される。粉体は、公知のn型不純物を含有したものとすることが可能であり、例えば、半導体材料としてＺｎＯを選択した場合には、Ｚｎとイオン半径が同程度のＧａなどを含有させることが可能である。
【００３４】
なお、粉体とは、n型半導体層１２を構成する半導体材料およびn型不純物を含む試料粉末の混合体からなるものでもよいし、当該混合体を焼結させた後に粉砕したものからなるものでもよい。また、例えば半導体材料としてＺｎＯを採用した場合には、ＺｎＯは酸素欠損によりn型半導体となるが、本発明においては、酸素欠損も不純物をドープしたものとみなす。
【００３５】
n型半導体層１２を構成する粉体の粒径は、１μｍ程度である。そのため、n型半導体層１２の中間層１３側の界面は、化学機械研磨により平坦化処理が施されてなる。当該界面の平坦性は、例えば、ＪＩＳ規格に従う算術平均粗さＲａにて１０nm以下にすることが可能である。図１の破線で囲む領域の要部拡大図に示すように、n型半導体層１２の中間層１３側の界面Ｘは良好な平坦性を有する。そのため、粉体Ａの粒径は、例えば気相成長法により積層させた中間層１３を構成する積層界面Ｘ近傍の結晶粒Ｂの粒径に比して大きいものであるが、中間層１３は、歪みがよりよく抑制された形態にて積層界面Ｘ上に良好に結晶成長されたものとなる。
【００３６】
＜中間層＞
中間層１３は、n型半導体層１２の界面Ｘにおける平坦性をさらに向上させる役割を担うものである。
中間層１３は、n型半導体層１２を構成する半導体材料と同一組成の半導体材料から構成された真性半導体層とされる。中間層１３は、n型半導体層１２を例えばＺｎＯから構成する場合、ＺｎＯから構成される。ここで、真性半導体とは、化学量論的に真性半導体であるという意味である。そのため、例えば、現実的に格子欠陥などの発生により微小領域において不純物ドーピングがなされたのと同様な効果が生じる場合を含むものである。
中間層１３は、n型半導体層１２に対するホモ接合と同様にして、格子整合性よく積層形成されたものとなる。そのため、中間層１３のｐ型半導体層１４側の界面は、n型半導体層側の界面Ｘに比して、より平坦性が良好なものとされる。
【００３７】
中間層１３の膜厚は、特に限定されるものではないが、n型半導体層１２とｐ型半導体層１４とのｐｎ接合に基づくキャリアの移動度を確保するために、量子力学的トンネリング効果が十分に生じる膜厚とすることが望ましく、例えば、中間層１３の膜厚は、３０nm以下とすることが望ましい。
＜p型半導体層＞
ｐ型半導体層１４は、n型半導体層１2とpn接合を形成して、キャリアとなる正孔を生成する役割を担う。
【００３８】
ｐ型半導体層１４は、半導体材料とｐ型不純物を含む半導体化合物から構成される。具体的な半導体材料は、特に限定されないが、例えば、本実施形態においては、陽極１５側から光取り出しをなすため、光取り出し効率を向上させる目的で、n型半導体層１２を構成する半導体材料のバンドギャップエネルギーと同一ないしはそれ以上の半導体材料からｐ型半導体層１４を構成することが良好である。当該目的においては、例えば、n型半導体層１２をＺｎＯから構成する場合、ｐ型半導体層１４は、ＺｎＯから構成してもよいし、ＮｉＯ（酸化ニッケル）、ＺｎサイトをＮｉにて部分的に置換させたＺｎＮｉＯ混晶、ＮｉＯとＺｎＯとの混合体、ないしはＮｉＯ層とＺｎＯ層からなる構成のうちのいずれかを任意に選択することができる。ＮｉＯ以外にもＭｇＯ（酸化マグネシウム）などを選択してもよいが、ＮｉＯはｐ型の性質を示しやすい半導体化合物であるため、ｐ型半導体層１４における正孔生成効率の観点からはＭｇＯよりもＮｉＯを選択することが望ましい。
【００３９】
なお、例えば半導体材料としてＺｎＮｉＯを採用する場合には、Ｎｉはｐ型不純物としての役割も担うものである。
ｐ型半導体層１４は、公知のｐ型不純物が含有されたものとされる。例えば、ｐ型半導体層１４をＺｎＯから構成する場合、ｐ型不純物としては、ＮｉやＣｕをはじめとする３ｄ電子を最外殻に持ち４ｓ軌道よりも３ｄ軌道のエネルギーレベルが高い元素を採用することが可能である。また、Ｏ（酸素）とイオン半径が同程度のＮ（窒素）をｐ型不純物として、同時ドーピング効果を生じさせるために、Ｇａ、ＩｎおよびＡｌのうち少なくともいずれか１種とともに含有させることも可能である。
【００４０】
ｐ型半導体層１４の膜厚は、特に限定されるものではないが、膜厚の増加に伴う積層成長に係る結晶性の向上と、膜厚の増加に伴う光取出し効率の低下との調和の観点からは、ｐ型半導体層１４の膜厚は、１００nm以上４００nm以下とすることが望ましい。
＜陽極＞
陽極１５は、陰極１１と一対の電極をなして半導体発光素子１の発光を駆動させる電極の役割を担うものであるが、本実施形態では、陽極１５側から光取り出しをなすため、陽極１５は透光部材としての役割も担う。
【００４１】
陽極１５は、電極および透光部材の役割を果たすために透光性導電性材料から構成される。具体的には、ＩＴＯやＩＺＯ（酸化インジウム亜鉛）などから構成することが可能である。
≪半導体発光素子の製造方法≫
図１に示す本実施形態に係る半導体発光素子の製造方法の一例について概略的に説明する。
【００４２】
＜陰極形成工程＞
ガラスなどの非晶質材料からなる基板１０を準備した後、基板１０上に、真空蒸着法またはスパッタリング法を用いて、厚み１００ｎｍ程度となるＭｏなどの金属材料から構成される陰極１１を形成する。
＜n型半導体層形成工程＞
（粉体形成工程）
n型半導体層１２を構成する半導体材料の組成比に合わせて試料粉末を用意する。例えば、半導体材料をＺｎＯとする場合には、ＺｎＯの試料粉末を用いるが、ＺｎＯとＭｇＯといった混晶からなる場合には、当該混晶比の比率になるように秤量した各試料粉末を用意する。ここで用意する試料粉末は、例えば、市販の純度９９．９％以上の試料粉末を用いることが可能である。
【００４３】
用意した試料粉末をボールミルなどにより湿式混合した後、乾燥させることにより粉体を形成する。ここで、粉体の結晶性を向上させるために、さらに、高温（例えば、８００℃程度）にて必要となる雰囲気下で熱処理を行ってもよい。また、さらに高温（例えば、１０００℃以上）にて加熱焼結させた後、粉砕混合したものを粉体とすることも可能である。
【００４４】
なお、粉体が別途n型不純物を含有したものとする場合には、設定したドーピング比率になるように秤量した試料粉末をさらに用意すればよい。n型不純物のドーピング効率を向上させるために、試料粉末を湿式混合して乾燥させた粉体について、さらに低温（例えば、３００℃程度）にて必要となる雰囲気下で熱処理を行ってもよい。
（粉体塗布工程）
作成した粉体を溶媒に溶解させた溶液を作成した後、インクジェット法などを用いて、当該溶液を陰極１１上に塗布する。塗布後、溶媒を蒸発乾燥させ、必要に応じて熱処理を行うことにより粉体からなるｎ型半導体層１２を形成する。ここで、塗布方法はインクジェット法に特に限定されず、公知の塗布方法を用いることが可能である。
【００４５】
（平坦化処理工程）
粉体により構成されるｎ型半導体層１２を形成した後、中間層１３側の界面を化学機械研磨にて平坦化処理を行う。先ず、粗く表面の凹凸をとるためにＳｉＣ（炭化シリコン）の砥粒にて研磨する。その後、３μｍのダイアモンド砥粒、０．５μｍのダイアモンド砥粒にて順次研磨し、さらに、ｐＨ７以上１１以下の範囲にあるスラリーにて研磨する。そして、アルコールなどにてリンス洗浄仕上げを行うことにより、n型半導体層１２の中間層１３側の界面は平坦化される。
【００４６】
＜中間層形成工程＞
n型半導体層１２上に、例えば、スパッタリング法、化学析出法ないしは原子層堆積法のいずれかを用いて、精密に雰囲気を制御して化学量論的な意味での真性半導体からなる中間層１３を形成する。膜厚は、１０ｎｍ以下となるように形成する。
例えば、ｎ型半導体層１２をＺｎＯから構成する場合、中間層１３もＺｎＯから構成されるが、ＺｎＯは酸素欠損してｎ型半導体となりやすいため、酸素雰囲気下における酸素分圧を精密に制御して中間層１３を形成することになる。
【００４７】
＜ｐ型半導体層形成工程＞
中間層１３上に、例えば、スパッタリング法などを用いて、膜厚１００ｎｍ以上４００ｎｍ以下となる所定の半導体化合物から構成されるｐ型半導体層１４を形成する。
スパッタリング法を用いてｐ型半導体層１４を形成する場合、ｐ型半導体層を構成する半導体材料の組成比およびｐ型不純物のドーピング比が同一となるように制御されたターゲットを用意して積層成長させる。ここで、ｐ型半導体層の半導体材料をＺｎＯとし、ｐ型不純物としてＮを用いる場合、ＡｌＮ、ＧａＮないしＩｎＮのうちの少なくとも１種をＺｎＯ中に１モル％程度含有させたターゲットを用いることがよい。なせなら、同時ドーピング効果を生じさせることが可能となり、低温（６００℃以下）において十分にドーピング効率が良好なｐ型半導体層を積層成長させることが可能となるからである。また、ｐ型半導体層をＺｎＯから構成する場合には、酸素雰囲気下における酸素分圧を精密に制御して積層成長させることになる。
【００４８】
＜陽極形成工程＞
ｐ型半導体層１４上に、真空蒸着法またはスパッタリング法を用いて、厚み１００ｎｍ程度となるＩＴＯなどの透明導電性材料から構成される陽極１５を形成する。
［実施の形態２］
本実施形態に係る半導体発光素子における実施形態１とは異なる形態について、図面を用いて説明する。
≪素子構造の構成≫
図２は、本実施形態に係る半導体発光素子を模式的に示す断面図である。半導体発光素子１は、陰極１１、n型半導体層１２、中間層１３、ｐ型半導体層１４および陽極１５が同順で積層された素子構造とされる。
実施形態１と異なる要素は、基板１０が構成要素とされず、n型半導体層１２が基板として用いられる点である。その他の構成要素については、実施形態１と同様に構成することが可能であるので、n型半導体層１２についてのみ説明する。
＜n型半導体層＞
n型半導体層１２は、実施形態１において説明した粉体を焼結させた焼結体から構成される。焼結体は、公知のn型不純物を含有したものとすることが可能であり、例えば、半導体材料としてＺｎＯを選択した場合には、Ｚｎとイオン半径が同程度のＧａなどを含有させることが可能である。
【００４９】
焼結体は、例えば、加圧成型した後に焼結させることにより、十分な剛性を有する機械的に自立したシート状のものとすることが可能である。また、当該シート状の形状としては、１００ｍｍ×１００ｍｍ×０．５ｍｍ程度のサイズのものとすることが可能である。そこで、本実施形態においては、当該シート状に成型した焼結体をn型半導体層１２とするとともに基板としての役割も担うものとする。
【００５０】
n型半導体層１２を構成する焼結体の結晶粒径は、１μｍ程度である。そのため、実施形態１と同様にして、n型半導体層１２の中間層１３側の界面は、化学機械研磨により平坦化処理が施されてなる。当該界面の平坦性は、例えば、ＪＩＳ規格に従う算術平均粗さＲａにて１０nm以下にすることが可能である。図２の破線で囲む領域の要部拡大図に示すように、n型半導体層１２の中間層１３側の界面Ｘは良好な平坦性を有する。そのため、焼結体の結晶粒Ｃの粒径は、例えば気相成長法により積層させた中間層１３を構成する積層界面Ｘ近傍の結晶粒Ｂの粒径に比して大きいものであるが、中間層１３は、歪みがよりよく抑制された形態にて積層界面Ｘ上に良好に結晶成長されたものとなる。
【００５１】
≪半導体発光素子の製造方法≫
図２に示す半導体発光素子の製造方法の一例について概略的に説明する。
ｎ型半導体層１２を除く半導体発光素子１を構成する各層の形成は、実施形態１で説明した製造方法と同様なものを用いることが可能であるので、n型半導体層１２についてのみ説明する。
【００５２】
＜n型半導体層形成工程＞
（粉体形成工程）
ｎ型半導体層１２を構成する半導体材料の組成比およびn型不純物のドーピング比率になるように秤量した試料粉末を用意する。ここで用意する試料粉末は、例えば、市販の純度９９．９％以上の試料粉末を用いることが可能である。
【００５３】
用意した試料粉末をボールミルなどにより湿式混合した後、乾燥させることにより粉体を形成する。
なお、n型不純物を別途含有させることは必須ではなく、例えば、n型半導体層１２をＺｎＯから構成する場合には、粉体を焼結させる際に酸素欠損を生じさせるとn型半導体の性質を示すため、n型不純物を必ずしも別途含有させる必要がない。
【００５４】
（焼結体形成工程）
作成した粉体を、構成する組成物の融点を越える温度に設定して所定の雰囲気下で２時間程度電気炉にて仮焼きを行う。得られた仮焼きの焼結体を、再度ボールミルなどにより粉砕して湿式混合した後、乾燥させる。そして、得られた粉体について、例えば半径７０ｍｍ程度の円柱孔が形成された有底円筒状の金型を用いて５００ｋｇ／ｃｍ2程度の圧力で一軸加圧成型した後、所定の焼成温度・雰囲気下で２時間程度電気炉にて本焼きを行うことにより、焼結体が形成される。
【００５５】
ここで、例えば、シート状の焼結体を得る場合には、当該シート状に対応した金型を用いて仮焼きした粉体を成型してもよいし、上記の方法で得られた円柱型の焼結体に対してダイヤモンドカッターなどを用いて成型してもよい。
なお、粉体を焼結体になすための焼成回数は、特に限定されず、本焼き一回だけでもよく、仮焼きの後に焼成温度を変化させた本焼きを複数回行うこととしてもよい。良好な結晶性およびドーピング性が得られる方法を適宜選択すればよい。また、得られた焼結体に対して、ドーピング性を向上させるための熱処理を行ってもよい。
【００５６】
（平坦化処理工程）
焼結体により構成されるｎ型半導体層１２を形成した後、中間層１３側の界面を化学機械研磨にて平坦化処理を行う。先ず、粗く表面の凹凸をとるためにＳｉＣ（炭化シリコン）の砥粒にて研磨する。その後、３μｍのダイアモンド砥粒、０．５μｍのダイアモンド砥粒にて順次研磨し、さらに、ｐＨ７以上１１以下の範囲にあるスラリーにて研磨する。そして、アルコールなどにてリンス洗浄仕上げを行うことにより、n型半導体層１２の中間層との積層界面は平坦化される。
【００５７】
［各種実験と考察］
本発明者は、n型半導体層を粉体ないしは粉体の焼結体からなるものとして、n型半導体層の中間層との界面に対して例えば化学機械研磨にて平坦化処理を施すとともに中間層を積層させる素子構造が、気相法による積層成長が困難な半導体化合物に対して特には有用なものとして、n型半導体層の結晶性を良好に確保して、その上に積層させるｐ型半導体層の結晶性を良好に確保できる素子構造であるという帰結に至った。
【００５８】
以下、当該帰結に至った各種実験結果について説明する。ここでは、n型半導体層の半導体材料をＺｎＯとし、ｐ型半導体層を構成する半導体材料をＺｎＮｉＯとし、n型半導体層においてはn型不純物であるＧａをＺｎＯ中に０．５モル％含有させるとともに、ｐ型半導体層においてはｐ型不純物（添加物）でもあるＮｉをＺｎＯ中に５０モル％含有させた構成とし、また、n型半導体層を焼結体からなるものとし、n型半導体層の層厚は５０μｍ、ｐ型半導体層の層厚は１００nm、中間層の層厚は３０nmとしたものについての結果を代表させて説明する。
＜n型半導体層の表面の平坦性について＞
実施形態２で説明した製造方法に従い、市販の純度９９．９％以上のＺｎＯおよびn型不純物としてのＧａを含有するＧａ2Ｏ3（三酸化二ガリウム）の試料粉末を用意して、ＺｎＯ中に０．５モル％のＧａが添加されるように各試料粉末を秤量して粉体を形成した。形成した粉体に対して、焼成温度１３００℃で大気中にて２時間、電気炉にて仮焼きを行い、加圧成型したもの対して仮焼きと同条件にて本焼きを行い、焼結体を形成した。
【００５９】
得られた焼結体の表面に対して、実施形態２で説明した平坦化処理工程に従い、平坦化処理を施した。当該平坦処理後の表面状態を評価するために、原子間力顕微鏡（ＡＦＭ：ＳＩＩ社（品番ＳＰＡ−４００））を用いて表面観察を行った。得られた表面プロファイルを図３に示す。
図３に示す表面プロファイルは、横軸を走査距離、縦軸を表面高さとするものである。表面プロファイルが示すように、その凹凸の周期は、焼結体の結晶粒がランダムに配向することに伴いランダムとなっており、居所的に凹凸の急峻な変化が見られるものとなっている。しかしながら、平均的に表面の平坦性は良好なものとなっており、ＪＩＳ規格に従う最大高さＲｙは１０nmとされるとともに、算術平均粗さＲａも数nmとされる。
【００６０】
以上、図３に示すように、n型半導体層の中間層側の界面となる表面は、化学機械研磨を施すことにより、例えば、Ｒａが１０nm以下となるように平坦性が確保されたものとなる。
＜発光特性に係るn型半導体層の表面品質について＞
図３に示したように、n型半導体層の表面に対して化学機械研磨を施すことにより、積層されるｐ型半導体層の下地層としては、良好な平坦性をもったものとすることが可能となる。しかしながら、化学機械研磨を施すことにより、平均的に表面の平坦性が確保される場合においても、局所的には、欠陥などにより表面ダメージが発生することが想定される。そこで、化学機械研磨を施す前の表面（ｉ）、化学機械研磨を施した後の表面（ｉｉ）、および化学機械研磨を施した後の表面に対して８００℃の温度で熱処理を施した表面（ｉｉｉ）について、量子収率の波長依存性について測定を行った。測定は、絶対ＰＬ（フォトルミネッセンス）量子収率測定装置（浜松フォトニクス社（品番Ｃ９９２０））を用いて行った。測定結果を図４に示す。
【００６１】
図４は、横軸を励起波長、縦軸を量子収率とするものである。図４に示すように、化学機械研磨をなす前のn型半導体層の表面（図中の（ｉ））は、良好な量子収率を示している。このことは、焼結体より構成されるn型半導体層は、良好な発光特性を示すに足りる結晶性が確保されたものであることを示す。
しかしながら、化学機械研磨を施した表面（図中の（ｉｉ））は、量子収率が低下したものとなっており、化学機械研磨を施した表面に熱処理を施したもの（図中の（ｉｉｉ））も同様である。このことは、化学機械研磨により表面の局所部分に欠陥などの表面ダメージが発生したものと推定され、そのため、熱処理を施すことにより平坦化処理をなしたとしても、量子収率の回復が認められないと考えられる。
【００６２】
以上、図４が示すように、表面に対して平坦性処理を施すことにより、平均的な平坦性の向上を確保することは、その上に積層させるｐ型半導体層の結晶性を確保する上で有効であるが、発光特性に係る表面品質も含めて考慮すると、さらに、局所的にも平坦性を向上させて化学機械研磨による表面ダメージを回復させることが望ましい。そのため、本実施形態においては、n型半導体層の半導体材料と同一組成の半導体材料から構成される真性半導体層としての中間層を積層させてなる。
【００６３】
＜半導体発光素子の電流電圧特性について＞
本実施形態に係る半導体発光素子（ｉｉｉ）について、化学機械研磨を施さずに中間層を形成しないことを除いては本実施形態と同様な素子構造のもの（ｉ）、および化学研磨を施したが中間層は形成しないことを除いては本実施形態と同様な素子構造のもの（ｉｉ）を比較例として、電流電圧特性の測定を行った。測定は、ＨＰ社（品番４１５６Ａ）を用いて行った。測定結果を図５に示す。
【００６４】
図５は、横軸を電圧、縦軸を電流とするものである。図５に示すように、比較例（ｉ）の素子構造のものは、n型半導体層の表面に対して化学機械研磨を施さないために発光特性に係る表面品質は良好である（図４参照）が、表面の平坦性が良好でないために、整流特性を示さない。また、比較例（ｉｉ）の素子構造のものは、表面に対して化学機械研磨を施すことにより、比較例（ｉ）のものに比して整流特性を示す傾向にあるが、逆バイアスのリーク電流が大きい。
【００６５】
しかしながら、本実施形態に係る半導体発光素子（ｉｉｉ）は、良好な整流特性を示している。このことは、化学機械研磨を施すことにより平坦性を確保するとともに、中間層を積層させることにより、化学機械研磨を施すことにより生じた局所的な表面ダメージを回復して局所的にも平坦性が確保されたものとなっていることを示している。また、n型半導体層の半導体材料と同一組成の半導体材料から構成される真性半導体層としての中間層を積層することにより、n型半導体層とｐ型半導体層とを直接接合した場合の接合界面に生じる再結合電流が抑制されることも、良好な整流特性を示す結果に寄与しているといえる。また、中間層の層厚は３０nmとされるが、中間層の層厚は少なくとも３０nmを上限としておけば、量子力学的トンネリングによって良好にキャリアの導電性が確保されることを示している。
【００６６】
＜半導体発光素子の発光特性について＞
本実施形態に係る半導体発光素子（ｉｉｉ）について、上記の電流電圧特性と同様の素子構造である比較例（ｉ）および比較例（ｉｉ）のものを製造して、発光特性に係る測定を行った。図６（ａ）は印加電圧に対する光出力の依存性についての測定結果を示し、（ｂ）は印加電流に対する光出力の依存性についての測定結果を示すものである。また、図７（ａ）は印加電圧に対する電流発光効率の依存性についての測定結果を示し、図７（ｂ）は印加電圧に対する電力発光効率の依存性についての測定結果を示すものである。各測定は、浜松フォトニクス社（品番Ｃ９９２０）を用いて行った。
【００６７】
図６に示すように、比較例（ｉ）のものは、化学機械研磨を施していないために、ｐn接合界面でのリーク電流が支配的となり発光強度は小さい。比較例（ｉｉ）のものは、化学機械研磨を施すことにより、比較例（ｉ）のものに比して数倍以上の発光強度を示す。さらに、中間層を設けた本実施形態の半導体発光素子（ｉｉｉ）は、比較例のものに比して、電圧ないしは電流の増加に伴う発光強度の立ち上がりが高いものであり、最も大きな発光強度を示す。
【００６８】
図７に示すように、化学機械研磨を施して中間層を設けた本実施形態に係る半導体発光素子（ｉｉｉ）が、図６と同様にして、電流発光効率および電力発光効率ともに最も優れたものであることが分かる。
以上、本実施形態の半導体発光素子は、良好な素子特性を示すものであり、n型半導体層およびｐ型半導体層ともに良好な結晶性が確保されたものであることを示している。また、ｐ型半導体層の層厚は１００ｎｍであるが、ｐ型半導体層の層厚は少なくとも１００nmを下限値としておけば、その結晶性を良好に確保できることを示している。
[実施の形態３]
本実施形態に係る表示装置について、図面を用いて説明する。
≪表示装置の構成≫
図８は、本発明の実施形態に係る表示装置の構成を示す模式ブロック図である。
図８に示すように、表示装置１００は、表示パネル１１０と、これに接続された駆動・制御部１２０とを有し構成されている。
表示パネル１１０は、半導体発光素子の発光を励起光として蛍光体によって赤色・緑色・青色に対応した蛍光に変換する色変換型のパネルであり、当該三原色に対応した各蛍光体を一組とする蛍光体層が行列状に配列されて構成されている。駆動・制御部１２０は、４つの駆動回路１２１〜１２４と制御回路１２５とから構成されている。
なお、本実施形態に係る表示装置１００において、表示パネル１１０に対する駆動・制御部１２０の配置については、これに限られない。
≪表示パネルの構成≫
図９（ｂ）は、本発明の実施形態に係る表示パネルを模式的に示す部分断面図である。
表示パネル１１０は、図面上側を表示面とする色変換型の表示パネルであり、半導体発光層３１を有する背面板３０と蛍光体層２２を有する前面板２０とを備えた構成とされる。
背面板３０は、半導体発光層３１および共通電極３２を備えた構成からなる。また、前面板２０は、基板２１を保持部材として、基板２１の一方の主面にＴＦＴ（薄膜トランジスタ）が行列状に配設されたＴＦＴ層（図面ではドレイン電極２３のみを図示）、その上に積層された平坦化膜２４、平坦化膜２４のコンタクトホールを介してドレイン電極２３に接続する画素電極２５と、基板２１の他方の主面に行列状に配設された蛍光体層２２とを備えた構成からなる。
なお、図面では、基板２１の主面上に行例状に配設された蛍光体層２２のうち２つの蛍光体層２２が配設された部分の断面を模式的に示している。
＜背面板＞
背面板３０は、本実施形態に係る半導体発光素子の素子構造とされるものである。ここでは、実施形態２における素子構造と同様のものからなり、焼結体からなるｎ型半導体層が基板の役割を担うものとされる。以下、各構成層について説明する。
（共通電極）
共通電極３２は、陰極として半導体発光層３１の発光を駆動させる役割を担うものであり、各画素電極２５に対して共通の電極として用いられる。
本実施形態では、表示面は図面上側であり、半導体発光層３１の発光に係る光取り出しは陽極である画素電極２５側からなされる。そのため、実施形態１と同様にして、共通電極は反射部材としての役割も担うものとすることが望ましい。その他の構成内容についても、実施形態２の陰極と同様のものを採用することができる。
（半導体発光層）
半導体発光層３１は、蛍光体層２２における三原色への色変換を生起させるための励起光を発する役割を担う。
半導体発光層３１は、n型半導体層上に中間層、ｐ型半導体層が積層された構造とされ、各層を構成する半導体化合物を除いて実施形態２と同様の構成内容を採用することができる。
半導体発光層３１におけるn型半導体層とｐ型半導体層とにより構成されるｐｎ接合界面での発光は、青色領域から紫外領域の間に属する必要がある。そのため、n型半導体層およびｐ型半導体層を構成する半導体化合物は、そのバンドギャップエネルギーが、当該発光領域に対応するものが採用される。具体的に採用すべき半導体化合物は特に限定されないが、例えば、n型半導体層の半導体材料をＺｎＯとし、ｐ型半導体層の半導体材料をＺｎＯよりバンドギャップエネルギーが大きくｐ型半導体となりやすいＮｉＯないしはＺｎ0.5Ｎｉ0.5ＯといったＺｎＮｉＯ混晶化合物から構成することが可能である。
半導体発光層３１を構成するn型半導体層は、シート状の焼結体からなる。そのシート面積の大きさは、表示パネル１１０の表示面の大きさに対応して規定することが可能であり、例えば、１００ｍｍ×１００ｍｍ×０．５ｍｍ程度のサイズとすることが可能である。当該シート面の面積に比して表示面が大きなものとされる場合には、それに対応して複数の焼結体を用いればよい。
＜前面板＞
（基板）
基板２１は、その主面に前面板２０を構成する各層が形成される保持部材としての役割を担う。
基板２１は、蛍光体層２２と半導体発光層３１の間に位置するために、半導体発光層３１における発光に対して良好な透光性を有する透光性絶縁材料から構成される。例えば、公知の各種ガラス材料や樹脂材料から構成することが可能である。
（ＴＦＴ層）
ＴＦＴ層は、表示パネル１１０をアクティブマトリクス方式で駆動するためのＴＦＴが配設された層であり、半導体発光層３１の発光駆動を制御する役割を担う。
ＴＦＴは、基板２１の主面に、蛍光体層２２を構成する画素単位をなす蛍光体毎に行列状に設けられており、当該ＴＦＴ層を形成した基板２１は、いわゆる薄膜トランジスタを用いたアクティブマトリクス基板とされる。
（平坦化膜）
平坦化膜２４は、基板２１の主面にＴＦＴ層が配設されていることにより生じる表面段差を平坦に調整する役割を担う。
平坦化膜２４は、絶縁性に優れる有機材料で構成することが可能であり、例えばポリイミド、ポリアミド、アクリル系樹脂材料から構成することが可能である。
（画素電極）
画素電極２５は、陽極として半導体発光層３１の発光を駆動させる役割を担うものである。
画素電極２５は、蛍光体層２２を構成する画素単位をなす蛍光体毎に形成されており、平坦化膜２４に設けられたコンタクトホールを介してＴＦＴのドレイン電極２３と接続されている。
画素電極２５は、蛍光体層２２と半導体発光層３１の間に位置するために、半導体発光層３１における発光に対して良好な透光性を有する透光性導電性材料から構成される。具体的には、ＩＴＯやＩＺＯ（酸化インジウム亜鉛）などから構成することが可能である。
（蛍光体層）
蛍光体層２２は、赤色（Ｒ）・緑色（Ｇ）・青色（Ｂ）に対応する蛍光を発する各蛍光体２２ａ，２２ｂ，２２ｃから構成されており、半導体発光層３１の発光を励起光として三原色に色変換する役割を担うものである。
蛍光体２２ａ，２２ｂ，２２ｃから構成される蛍光体層２２は、基板２１の主面上に行例状に配設されている。各蛍光体２２ａ，２２ｂ，２２ｃは、画素単位をなすものであり、当該画素単位に一体一に対応して設けられた画素電極２５と、基板２１の主面に向かう平面視において重なる形で、基板２１を挟んで対向配置されてなる。
各蛍光体２２ａ，２２ｂ，２２ｃは、半導体発光層３１の発光波長に応じて、適宜公知の有機材料から選択することが可能である。
【００６９】
（その他）
図９には図示していないが、蛍光体層２２の上には、水分や空気等に触れて劣化することを抑制する目的で封止層が設けられる。封止層の材料としては、例えばＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）等の光透過性材料を選択する。
≪表示パネルの製造方法≫
図９に示す本実施形態に係る表示パネルの製造方法の一例について概略的に説明する。
図９（ａ）に示すように、表示パネル１１０は、背面板３０と前面板２０を個別に製造した後に、それぞれを接合する工程を経て製造される。
＜背面板製造工程＞
背面板３０に係る製造方法は、実施形態２において上記した製造方法と同様のものを用いることができる。先ず、厚さ０．１ｍｍ程度のシート状の焼結体からなるｎ型半導体層を形成し、その表面を平坦化処理した後に、気相成長法を用いて中間層およびｐ型半導体層を形成する。当該積層体が半導体発光層３１に相当する。
半導体発光層３１を形成した後、真空蒸着法やスパッタリング法を用いて共通電極３２を形成する。
以上の工程を経て、背面板３０は製造される。
＜前面板製造工程＞
先ず、基板２１の主面にＴＦＴ層が形成されたアクティブマトリクス基板を準備する。
【００７０】
その後、フォトレジスト法に基づき、ＴＦＴ層の上に絶縁性に優れる有機材料を用いて、厚み約４μｍの平坦化膜２４を形成する。このとき、コンタクトホールをドレイン電極２３の位置に合わせて形成する。所望のパターンマスクを用いたフォトレジスト法によって、平坦化膜２４とコンタクトホールを同時に形成することができる。なお、コンタクトホールの形成方法はこれに限定されない。例えば、一様に平坦化膜２４を形成した後、所定の位置の平坦化膜２４を除去して、コンタクトホールを形成するなど公知の方法を用いることができる。
次に、基板２１上に、真空蒸着法またはスパッタリング法を用いて、厚み１００ｎｍ程度の透光性導電性材料からなる画素電極２５を、ドレイン電極２３と電気接続させながら、画素単位（蛍光体）毎に形成する。
次に、基板２１の主面上に形成される蛍光体層２２のパターニングに合わせて基板２１の主面をパターンエッチングする。そして、エッチングされた規定の開口部分に、蛍光体２２ａ，２２ｂ，２２ｃを印刷する。なお、蛍光体操２２の形成方法はこれに限定されない。例えば、基板２１の主面にフォトレジスト法によって蛍光体層２２の各蛍光体を区画するリブ層を形成した後、当該リブ層によって規定された開口部分に、蛍光体２２ａ，２２ｂ，２２ｃを印刷するなどの公知の方法を用いて形成することもできる。
蛍光体層２２を形成した後、蛍光体層２２上にスパッタリング法やＣＶＤ法などを用いて不図示の封止層を形成する。
以上の工程を経て、前面板２０は製造される。
＜背面板・前面板接合工程＞
準備した背面板３０および前面板２０における、背面板３０の半導体発光層３１側の主面および前面板２０の画素電極２５側の主面に対して、例えば、プラズマ処理装置を用いて表面汚染処理を行った後に、当該主面同士を接着させた状態で熱処理を施すことにより接合させる。
以上の工程を経て、表示パネル１１０は製造される。
［その他］
以上、本発明の実施形態に係る半導体発光素子および表示装置について具体的に説明してきたが、上記実施の形態は、本発明の構成および作用・効果を分かり易く説明するために用いた例示であって、本発明の内容は、上記の実施の形態に限定されない。
≪半導体発光素子≫
（基板）
実施形態１では、ｎ型半導体層を粉体からなるものとして、非晶質基板を用いる形態を示したが、これに限定されない。製造コストの観点からいえば、結晶基板を用いる必要性はないともいえるが、結晶基板を用いる形態を排除するものではない。
実施形態２では、ｎ型半導体層を焼結体からなるものとして、当該ｎ型半導体層を基板として用いる形態を示したが、これに限定されない。例えば、基板としての機械的自立性をより確保する観点から、ガラス基板上に焼結体を積層させたものを基板として用いることも可能である。
（ｎ型半導体層）
実施形態１では、ｎ型半導体層を粉体からなるものとして、粉体は、ｎ型半導体層を構成する半導体化合物の試料粉末を混合したものからなるが、これに限定されない。例えば、当該混合したものを一度焼成して焼結体にした後に粉砕混合したものを粉体とすることも可能である。
【００７１】
（中間層）
本実施形態では、中間層は、気相成長法にて積層成長させたものとしているが、これに限定されない。気相成長法にて原子層レベルで制御した積層方法以外にも、例えば、中間層に求められる結晶性に応じて、真空蒸着法などを用いることが可能である。
（ｐ型半導体層）
ｐ型半導体層についても、中間層と同様にして、気相成長法にて原子層レベルで制御した積層方法以外にも、ｐ型半導体層に求められる結晶性に応じた積層方法を選択することが可能である。
【００７２】
（陰極・陽極）
本実施形態では、陽極を透光性導電性材料から構成して当該陽極側から光取り出しをなす構成を採用しているが、これに限定されない。例えば、陰極を透光性導電性材料から構成し、陽極を金属材料からなる反射部材も兼ねたものとして構成することにより、当該陰極側から光取り出しをなすものとすることも可能である。
≪表示装置≫
本実施形態に係る表示装置としては、色変換型の表示装置であり、励起光を発光させるための半導体発光層に係る素子構造が、本実施形態に係る半導体発光素子の素子構造とされる構成であればよい。そのため、前面板の構成についても、公知のものを適宜選択することが可能である。例えば、基板２１の主面に蛍光体層２２を形成しているが、基板２１の主面に透光性材料からなる層を蛍光体層のパターンニングに合わせて形成した上で、当該層の主面に蛍光体層を形成したものでもよい。
また、背面板の構成についは、本実施形態では、焼結体からなるｎ型半導体層を基板として用いたものを採用しているが、これに限定されない。ｎ型半導体層を粉体から構成し、基板を非晶質基板とする実施形態１の素子構造を採用することも可能であり、例えば、非晶質基板上に共通電極を形成して、当該共通電極の上にｎ型半導体層を形成する素子構造を採用することが可能である。また、本実施形態では、ｐ型半導体層は複数の画素電極と接合するものとされているが、画素電極ごとにｐ型半導体層が位置するように、ｎ型半導体層および中間層は本実施形態と同様なものとした上で、中間層上に複数のｐ型半導体層を形成した構成とすることも可能である。
【産業上の利用可能性】
【００７３】
本発明は、基板に依存しない形態にて、良好な発光性能を有する半導体発光素子および当該半導体発光素子を用いた表示装置を実現するのに有用である。
【符号の説明】
【００７４】
１  半導体発光素子
１０  基板
１１  陰極
１２  ｎ型半導体層
１３  中間層
１４  ｐ型半導体層
１５  陽極
２１  基板
２２  蛍光体層
２３  ドレイン電極
２５  画素電極
３１  半導体発光層
３２  共通電極
１００  表示装置
１１０  表示パネル
【図１】
2013214663.tif 000003
【図２】
2013214663.tif 000004
【図３】
2013214663.tif 000005
【図４】
2013214663.tif 000006
【図５】
2013214663.tif 000007
【図６】
2013214663.tif 000008
【図７】
2013214663.tif 000009
【図８】
2013214663.tif 000010
【図９】
2013214663.tif 000011