(57)【要約】【課題】より安定したデコード処理を実現する。【解決手段】半導体装置（１）は、エンコード時にストリームを構成するビット列の所定の位置にマーカービット（４０２２）を挿入する処理と第１のビットパターンに連続して所定のビット列（ＥＰＢ）を挿入する処理の双方の処理が適用可能な動画像圧縮符号化規格（ＡＶＳ）に従ってエンコードされたストリームを入力する。半導体装置はストリームに第１のビットパターンとそれに連続する所定のビット列とを含む第２のビットパターン（スタートコード・エミュレーション・プリベンション）が存在するか否かを判別する判別処理を行い、第２のビットパターンが存在する場合にはストリームから所定のビット列を取り除いたデータを復号する。半導体装置は、所定の位置のビット値に関わらず当該所定の位置にマーカービットが挿入されているものとして前記判別処理を行う動作モードを有する。【選択図】図９
2013106060.tif 000002
【特許請求の範囲】
【請求項１】
動画像データのストリームにおけるスタートコード・エミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置にマーカービットを挿入する処理と、前記ストリーム内に第１のビットパターンが存在する場合には、当該第１のビットパターンに連続して所定のビット列を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格に従ってエンコードされたストリームをデコードするための半導体装置であって、
前記所定の動画像符号化規格に従ってエンコードされたストリームを入力するとともに、当該ストリーム内に、前記第１のビットパターンとそれに連続する前記所定のビット列とを含む第２のビットパターンが存在するか否かを判別する判別処理を行い、前記第２のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部と、
前記データ処理部から出力されたストリームを復号するためのデコード部と、を有し、
前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして前記判別処理を行う動作モードを有する半導体装置。
【請求項２】
前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして、前記判別処理を行う動作モードを第１の動作モードとし、
前記所定の位置のビット値を参照し、参照結果に応じて前記判別処理を行う動作モードを第２の動作モードとして有し、
前記データ処理部は、前記第１の動作モードと前記第２の動作モードが切替可能に構成される請求項１の半導体装置。
【請求項３】
前記第１の動作モード又は前記第２の動作モードを指示する値が格納される第１のレジスタを更に有する請求項２の半導体装置。
【請求項４】
前記ストリームは、第１のシンタックスと、第２のシンタックスとを含み、
前記所定の動画像圧縮符号化規格によるエンコード時に、前記第１のシンタックスが第１の値である場合には、前記第２のシンタックスは第２の値とされ、
前記データ処理部は、入力したストリームにおける前記第１のシンタックスが前記第１の値である場合には、当該ストリームにおける前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして、前記判別処理を行う動作モードを有する請求項１の半導体装置。
【請求項５】
前記データ処理部は、前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして、前記判別処理を行う動作モードを第３の動作モードとし、
前記第２のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第４の動作モードとして有し、
前記データ処理部は、前記第３の動作モードと前記第４の動作モードが切替可能に構成される請求項４の半導体装置。
【請求項６】
前記第３の動作モード又は前記第４の動作モードを指示する値が格納される第２のレジスタを更に有する請求項５の半導体装置。
【請求項７】
動画像データのストリームにおけるスタートコード・エミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置にマーカービットを挿入する処理と、前記ストリーム内に第１のビットパターンが存在する場合には、当該第１のビットパターンに連続して所定のビット列を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格に従ってエンコードされたストリームをデコードするための半導体装置であって、
前記所定の動画像符号化規格に従ってエンコードされたストリームを入力するとともに、当該ストリーム内に、前記第１のビットパターンとそれに連続する前記所定のビット列とを含む第２のビットパターンが存在するか否かを判別する判別処理を行い、前記第２のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部と、
前記データ処理部から出力されたストリームを復号するためのデコード部と、を有し、
前記データ処理部は、前記所定の位置を含む所定のビット範囲に前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンにおける前記所定のビット列を取り除かない動作モードを有する半導体装置。
【請求項８】
前記データ処理部は、前記所定のビット範囲に前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンにおける前記所定のビット列を取り除かない動作モードを第１の動作モードとし、
前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンが存在するビット範囲に関わらず、当該第２のビットパターンにおける前記所定のビット列を取り除く動作モードを第２の動作モードとして有し、
前記データ処理部は、前記第１の動作モードと前記第２の動作モードが切替可能に構成される請求項７の半導体装置。
【請求項９】
前記第１の動作モード又は前記第２の動作モードを指示する値が格納される第１のレジスタを更に有する請求項８の半導体装置。
【請求項１０】
前記ストリームは、第１のシンタックスと、第２のシンタックスとを含み、
前記所定の動画像圧縮符号化規格によるエンコード時に、前記第１のシンタックスが第１の値である場合には、前記第２のシンタックスは第２の値とされ、
前記データ処理部は、入力したストリームにおける前記第１のシンタックスが前記第１の値である場合には、当該ストリームにおける前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして前記判別処理を行う動作モードを有する請求項７の半導体装置。
【請求項１１】
前記データ処理部は、前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして前記判別処理を行う動作モードを第３の動作モードとし、
前記第２のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第４の動作モードとして有し、
前記データ処理部は、前記第３の動作モードと前記第４の動作モードが切替可能に構成される請求項１０の半導体装置。
【請求項１２】
前記第３の動作モード又は前記第４の動作モードを指示する値が格納される第２のレジスタを更に有する請求項１１の半導体装置。
【請求項１３】
動画像データのストリームにおけるスタートコード・エミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置にマーカービットを挿入する処理と、前記ストリーム内に第１のビットパターンが存在する場合には、当該第１のビットパターンに連続して所定のビット列を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格に従ってエンコードされたストリームをデコードするための信号処理装置であって、
前記所定の動画像圧縮符号化規格に従って圧縮符号化されたストリームを出力するストリーム出力部と、
前記ストリーム出力部から出力されたストリームをデコードするためのデコード処理部と、を有し、
前記デコード処理部は、前記出力されたストリームを入力するとともに、当該ストリーム内に、前記第１のビットパターンとそれに連続する前記所定のビット列とを含む第２のビットパターンが存在するか否かを判別する判別処理を行い、前記第２のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部と、
前記データ処理部から出力されたストリームを復号するためのデコード部と、を有し、
前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして前記判別処理を行う動作モードを有する信号処理装置。
【請求項１４】
前記データ処理部の動作モードを切り替えるための第１レジスタを更に有し、
前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして、前記判別処理を行う動作モードを第１の動作モードとし、
前記所定の位置のビット値を参照し、参照結果に応じて前記判別処理を行う動作モードを第２の動作モードとして有し、
前記第１レジスタは、前記第１の動作モード又は前記第２の動作モードを指示する値が格納される請求項１３の信号処理装置。
【請求項１５】
前記ストリームは、第１のシンタックスと、第２のシンタックスとを含み、
前記所定の動画像圧縮符号化規格によるエンコード時に、前記第１のシンタックスが第１の値である場合には、前記第２のシンタックスは第２の値とされ、
前記データ処理部は、入力したストリームにおける前記第１のシンタックスが前記第１の値である場合には、当該ストリームにおける前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして、前記判別処理を行う動作モードを有する請求項１３の信号処理装置。
【請求項１６】
前記データ処理部の動作モードを切り替えるための第２のレジスタを更に有し、
前記データ処理部は、前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして、前記判別処理を行う動作モードを第３の動作モードとし、
前記第２のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第４の動作モードとして有し、
前記第２のレジスタは、前記第３の動作モード又は前記第４の動作モードを指示する値が格納される請求項１５の信号処理装置。
【請求項１７】
動画像データのストリームにおけるスタートコード・エミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置にマーカービットを挿入する処理と、前記ストリーム内に第１のビットパターンが存在する場合には、当該第１のビットパターンに連続して所定のビット列を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格に従ってエンコードされたストリームをデコードするための信号処理装置であって、
前記所定の動画像圧縮符号化規格に従って圧縮符号化されたストリームを出力するストリーム出力部と、
前記ストリーム出力部から出力されたストリームをデコードするためのデコード処理部と、を有し、
前記デコード処理部は、前記出力されたストリームを入力するとともに、当該ストリーム内に、前記第１のビットパターンとそれに連続する前記所定のビット列とを含む第２のビットパターンが存在するか否かを判別する判別処理を行い、前記第２のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部と、
前記データ処理部から出力されたストリームを復号するためのデコード部と、を有し、
前記データ処理部は、前記所定の位置を含む所定のビット範囲に前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンにおける前記所定のビット列を取り除かない動作モードを有する信号処理装置。
【請求項１８】
前記データ処理部の動作モードを切り替えるための第１のレジスタを更に有し、
前記データ処理部は、前記所定のビット範囲に前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンにおける前記所定のビット列を取り除かない動作モードを第１の動作モードとし、
前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンが存在するビット範囲に関わらず、当該第２のビットパターンにおける前記所定のビット列を取り除く動作モードを第２の動作モードとして有し、
前記第１のレジスタは、前記第１動作モード又は前記第２動作モードを指示する値が格納される請求項１７の信号処理装置。
【請求項１９】
前記ストリームは、第１のシンタックスと、第２のシンタックスとを含み、
前記所定の動画像圧縮符号化規格によるエンコード時に、前記第１のシンタックスが第１の値である場合には、前記第２のシンタックスは第２の値とされ、
前記データ処理部は、入力したストリームにおける前記第１のシンタックスが前記第１の値である場合には、当該ストリームにおける前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして前記判別処理を行う動作モードを有する請求項１７の信号処理装置。
【請求項２０】
前記データ処理部の動作モードを切り替えるための第２のレジスタを更に有し、
前記データ処理部は、前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして前記判別処理を行う動作モードを第３の動作モードとし、
前記第２のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第４の動作モードとして有し、
前記第２のレジスタは、前記第３の動作モード又は前記第４の動作モードを指示する値が格納される請求項１９の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エンコードされた動画像のストリームをデコードするための半導体装置及び信号処理装置に関し、特に、スタートコード・エミュレーションを防止するための方式として、マーカービットを挿入する方式と、ＥＰＢ（Ｅｍｕｌａｔｉｏｎ  Ｐｒｅｖｅｎｔｉｏｎ  Ｂｉｔｓ）を挿入する方式の２通りの方式が適用可能な動画像圧縮符号化規格に従ってエンコードされたストリームをデコードするための半導体装置及び信号処理装置に適用して有効な技術に関する。
【背景技術】
【０００２】
情報量の多い動画像データを圧縮符号化するための動画像圧縮符号化規格として、ＭＰＥＧ−２／４、Ｈ．２６４、ＶＣ−１、ＡＶＳ（Ａｕｄｉｏ  ａｎｄ  Ｖｉｄｅｏ  Ｓｔａｎｄａｒｄ）等がある。これらの圧縮符号化規格では、特定の符号化単位（例えば、画像であればピクチャ単位、又はシーケンス単位等）のストリームに対して、その先頭にスタートコード（Ｓｔａｒｔ  Ｃｏｄｅ）と呼ばれる再同期用の特定パターンのバイト列を付与するよう定められている。ところが、符号化の過程で、スタートコード（Ｓｔａｒｔ  Ｃｏｄｅ）と同一のビットパターンのバイト列が、ストリーム中のスタートコード以外の部分に発生することがある。このことをスタートコード・エミュレーション（Ｓｔａｒｔ  Ｃｏｄｅ  Ｅｍｕｌａｔｉｏｎ）という。符号化の過程でスタートコード・エミュレーションが起こると、デコーダ側では、当該バイト列をスタートコードと誤認識してしまう虞がある。このスタートコード・エミュレーションを防止するための従来技術として、例えば、マーカービットを挿入する方式と、マーカービットとは異なる識別コード（ＥＰＢ：Ｅｍｕｌａｔｉｏｎ  Ｐｒｅｖｅｎｔｉｏｎ  Ｂｉｔｓ）を挿入する方式とがある。
【０００３】
マーカービットを挿入する方式は、動画像データをエンコードするときに、ストリームを構成するビット列の所定の位置にマーカービットを挿入する技術である。マーカービット挿入方式の従来技術として、特許文献１及び特許文献２に開示がある。特許文献１には、エンコーダ側で、行内の“０”が多すぎる場合に、あらかじめ決められた“０”の数に達する前にマーカービット（“１”のビット）を挿入する方法が開示されている。また、特許文献２には、ユーザデータの１６ビット毎にマーカービットを挿入する方法が開示されている。マーカービット挿入方式によれば、符号化単位内にはスタートコードと同一のバイト列は原理的に発生しない。
【０００４】
ＥＰＢを挿入する方式は、スタートコード・エミュレーションが符号化の過程で発生した場合に、エンコーダ側で、特定のビットパターン（Ｓｔａｒｔ  Ｃｏｄｅ  Ｐｒｅｆｉｘ）に連続して識別用のコード（ＥＰＢ）を付与する技術である。この特定のビットパターン（Ｓｔａｒｔ  Ｃｏｄｅ  Ｐｒｅｆｉｘ）と識別用のコード（ＥＰＢ）とを組み合わせたビットパターンをスタートコード・エミュレーション・プリベンション（Ｓｔａｒｔ  Ｃｏｄｅ  Ｅｍｕｌａｔｉｏｎ  Ｐｒｅｖｅｎｔｉｏｎ）といい、詳細が規格で定められている。デコーダ側では、対象ストリーム内にスタートコード・エミュレーション・プリベンションが見つかった場合、付与された識別コードのみを削除するよう規格で定められている  。
【０００５】
ＭＰＥＧ−２／４やＨ．２６４等の規格では、スタートコード・エミュレーションを防止する方式として、マーカービットを挿入する方式と、ＥＰＢを挿入する方式の何れか一方が適用される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００５−５２３６５９号公報
【特許文献２】特開２０００−３２３９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本願発明者は、本願発明に先立って、ＡＶＳ規格のデコーダの検討を行った。
【０００８】
ＡＶＳ規格では、圧縮符号化されたストリームをデコードする際にストリーム内に存在するスタートコードの誤検出を防ぐため、スタートコード・エミュレーション・プリベンションを適用するよう定められている。これに加えて、ストリームの一部の階層（例えば、ピクチャヘッダ）には、所定の位置にマーカービットを挿入するよう定められている。本願発明者は、ＡＶＳ規格に従って、上記ストリームの一部の階層にスタートコード・エミュレーション・プリベンションとマーカービットの２つを適用すると、デコーダ側で以下のような問題が発生する可能性があることを見出した。
【０００９】
図１２は、ＡＶＳ規格によるエンコード処理とデコード処理の一例を示す説明図である。以下の説明では、一例として、スタートコードは３２ビットのデータであり、バイト境界から“０”が２３個連続し、その後のビットが“１”となるビットパターンを含むデータ（１６進数で“００  ００  ０１  ＸＸ”となるデータ）であるとする。
【００１０】
同図に示されるように、エンコーダは、エンコード後のストリームに、バイト境界から“０”が２２個連続して出現した場合には、例えば２３ビット目と２４ビット目に“１０”を挿入する。ここで、“０”が２２個連続するデータは、前述した特定のビットパターン（Ｓｔａｒｔ  Ｃｏｄｅ  Ｐｒｅｆｉｘ）に対応し、“１０”はＥＰＢに対応し、連続する２２個の“０”と“１０”とからなるパターンは前記スタートコード・エミュレーション・プリベンションに対応する。
【００１１】
上記のようにＥＰＢが挿入されたストリームはデコーダに入力される。デコーダは、入力されたストリーム中にスタートコード・エミュレーション・プリベンションを検出した場合には、バイト境界から連続する２２個の“０”に続くＥＰＢ（“１０”）を取り除き、取り除いたストリームのデコード処理を行う。これらの一連の処理により、スタートコードの誤検出を防止している。
【００１２】
図１３は、ＡＶＳ規格によるエンコード処理とデコード処理の別の一例を示す説明図である。
【００１３】
同図に示されるように、エンコーダは、エンコード処理を行う際に、ストリームの一部の階層（例えば、ピクチャヘッダ）の特定のビット位置にマーカービット“１”を付加する。マーカービットが付加されたストリームはデコーダに入力される。ここで、なんらかの理由（伝送エラーやエンコーダの誤動作等）により、デコード対象のストリーム内のマーカービットが“１”ではなく、“０”となった場合を考える。一般に、マーカービットはスタートコードの誤検出を防止すること等を目的として付加される情報であり、デコード対象の情報ではないため、デコーダでは読み飛ばしても正常に動画像データを復号することができる。ところがＡＶＳ規格では、マーカービットが誤って付与された場合、マーカービットを含むビット列が前記スタートコード・エミュレーション・プリベンションと同一のパターンのビット列になる虞がある。図１３に示されるように、デコーダに入力されるストリームのマーカービットにエラーが起こり、スタートコード・エミュレーション・プリベンションと同一のパターンのビット列が発生したとすると、デコーダは当該ビット列をスタートコード・エミュレーション・プリベンションと認識し、バイト境界から連続する２２個の“０”に続く“１０”を除去してしまう。これにより、本来デコード対象となる“１０”のデータが削除されてしまい、デコードの継続が不可能となり、例えば、動画の再生が停止してしまう。すなわち、本来ならば正常にデコードできるはずのストリームが、デコードできなくなるという問題が生ずる。この問題は、マーカービットを挿入する方式を適用することで、マーカービットが付与された所定の範囲内ではスタートコード・エミュレーションが原理的に発生しないようにしているにも関わらず、ＥＰＢを挿入する方式も適用していることに起因する。
【００１４】
本発明の目的は、スタートコード・エミュレーションを防止するための方式として、マーカービット挿入方式と、マーカービットとは異なる識別コードを挿入する方式の双方の方式が適用可能な動画像圧縮符号化規格に従ってエンコードされたストリームのデコード処理を行うためのデコーダにおいて、より安定したデコード処理を実現するための技術を提供することにある。
【００１５】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
【００１７】
すなわち、本半導体装置は、エンコード時にストリームを構成するビット列の所定の位置にマーカービットを挿入する処理と第１のビットパターンに連続して所定のビット列を挿入する処理の双方の処理が適用可能な動画像圧縮符号化規格に従ってエンコードされたストリームを入力する。半導体装置は、入力したストリームに第１のビットパターンとそれに連続する所定のビット列とを含む第２のビットパターンが存在するか否かを判別する判別処理を行い、第２のビットパターンが存在する場合には、ストリームから所定のビット列を取り除いたデータを復号する。本半導体装置は、前記所定の位置のビット値に関わらず、当該所定の位置にマーカービットが挿入されているものとして前記判別処理を行う動作モードを有する。
【発明の効果】
【００１８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１９】
すなわち、本半導体装置によれば、より安定したデコード処理を実現することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、実施の形態１に係る、ＡＶＳ規格に従ってエンコードされた動画像のストリームをデコードするためのデコーダを含む信号処理装置の一例を示すブロック図である。
【図２】図２は、ＡＶＳ規格によって動画像データのエンコード処理を行うエンコーダとデコード処理を行うデコーダからなるシステムの一例を示す説明図である。
【図３】図３は、エンコーダ２１の内部構成の一例を示すブロック図である。
【図４】図４は、ＡＶＳストリームの構造の一例を示す説明図である。
【図５】図５は、ピクチャヘッダの構造の一例を示す説明図である。
【図６】図６は、動画デコード部１３の内部構成の一例を示すブロック図である。
【図７】図７は、ピクチャヘッダにおける、スタートコード・エミュレーション・プリベンションと同一のパターンのビット列が現れる虞のある範囲を示す説明図である。
【図８】図８は、スタートコード・エミュレーション・プリベンションの誤検出を防止する処理の説明図である。
【図９】図９は、ＥＰＢ除去部１３２による処理の流れの一例を示すフロー図である。
【図１０】図１０は、実施の形態２におけるＥＰＢ除去部１３２による処理の流れの一例を示すフロー図である。
【図１１】図１１は、実施の形態３に係る動画デコード部２３の構成の一例を示すブロック図である。
【図１２】図１２は、ＡＶＳ規格によるエンコード処理とデコード処理の一例を示す説明図である。
【図１３】図１３は、ＡＶＳ規格によるエンコード処理とデコード処理の別の一例を示す説明図である。
【発明を実施するための形態】
【００２１】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２２】
〔１〕（マーカービットの有無に関わらず、マーカービットが存在するものとして処理する半導体装置）
本発明の代表的な実施の形態に係る半導体装置（１）は、動画像データのストリームにおけるスタートコード・エミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置（例えば、ピクチャヘッダの先頭からｋビット目）にマーカービット（４０２２）を挿入する処理と、前記ストリーム内に第１のビットパターン（例えば、“０”が２２個連続するビットパターン）が存在する場合に当該第１のビットパターンに連続して所定のビット列（ＥＰＢ（“１０”））を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格（ＡＶＳ）に従ってエンコードされたストリームをデコードする。前記半導体装置は、前記所定の動画像符号化規格に従ってエンコードされたストリームを入力するとともに、当該ストリーム内に前記第１のビットパターンとそれに連続する前記所定のビット列とを含む第２のビットパターン（スタートコード・エミュレーション・プリベンション）が存在するか否かを判別する判別処理を行い、前記第２のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部（１３２、２３２）と、前記データ処理部から出力されたストリームを復号するためのデコード部（１３３）と、を有する。前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして前記判別処理を行う動作モードを有する。
【００２３】
前述したように何らかの原因で、前記所定の位置のビット値がマーカービットとして規定されている値と異なる値になり、当該所定の位置を含むビット列に前記第２のビットパターンと同一のビットパターンが現れたとしても、項１の半導体装置は、前記所定の位置のビット値がマーカービットとして規定されている値であると判断するから、ストリームから前記所定のビット列を取り除くことはない。これにより、マーカービットを含むビット列における前記第２のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。
【００２４】
〔２〕（マーカービット判別の有／無の２つの動作モード）
項１の半導体装置において、前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして前記判別処理を行う動作モードを第１の動作モードとし、前記所定の位置のビット値を参照し、参照結果に応じて前記判別処理を行う動作モードを第２の動作モードとして有する。前記データ処理部は、前記第１の動作モードと前記第２の動作モードが切替可能に構成される。
【００２５】
これによれば、前記第１の動作モードと前記第２の動作モードの何れかを選択することが可能となる。例えば、前記第２の動作モードを選択することで、動画像圧縮符号化規格を優先し、前記第２のビットパターンの検出を強制的に行うことが可能となる。
【００２６】
〔３〕（第１レジスタ）
項２の半導体装置において、前記第１の動作モード又は前記第２の動作モードを指示する値が格納される第１のレジスタ（２３２０）を更に有する。
【００２７】
これによれば、前記第１の動作モードと前記第２の動作モードの切替を容易に実現することができる。
【００２８】
〔４〕（トップ・フィールド・ファーストの値に関わらずＥＰＢ除去を行わない半導体装置）
項１乃至３の何れかの半導体装置において、前記ストリームは、第１のシンタックス（４０２３）と、第２のシンタックス（４０２４）とを含み、前記所定の動画像圧縮符号化規格によるエンコード時に前記第１のシンタックスが第１の値（“０”）である場合には、前記第２のシンタックスは第２の値（“１”）とされる。また、前記データ処理部は、入力したストリームにおける前記第１のシンタックスが前記第１の値である場合には、当該ストリームにおける前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして、前記判別処理を行う動作モードを有する。
【００２９】
前記第１のシンタックスが第１の値である場合に、何らかの原因で前記第２のシンタックスが前記第２の値と異なる値になり、前記第２のシンタックスを含むビット列に前記第２のビットパターンと同一のビットパターンが現れたとしても、項４の半導体装置は、前記第２のシンタックスの値が前記第２の値であると判断するから、ストリームから前記所定のビット列を取り除くことはない。これにより、前記第２のシンタックスを含むビット列における前記第２のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。
【００３０】
〔５〕（トップ・フィールド・ファースト判別の有／無の２つの動作モード）
項４の半導体装置において、前記データ処理部は、前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして前記判別処理を行う動作モードを第３の動作モードとし、前記第２のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第４の動作モードとして有する。前記データ処理部は、前記第３の動作モードと前記第４の動作モードが切替可能に構成される。
【００３１】
これによれば、前記第３の動作モードと前記第４の動作モードの何れかを選択することが可能となる。例えば、前記第４の動作モードを選択することで、動画像圧縮符号化規格を優先し、前記第２のビットパターンの検出を強制的に行うことが可能となる。
【００３２】
〔６〕（第２レジスタ）
項５の半導体装置において、前記第３の動作モード又は前記第４の動作モードを指示する値が格納される第２のレジスタ（２３２１）を更に有する。
【００３３】
これによれば、前記第３の動作モードと前記第４の動作モードの切替を容易に実現することができる。
【００３４】
〔７〕（マーカービットを含む所定範囲に存在するＥＰＢを除去しない半導体装置）
本発明の代表的な実施の形態に係る半導体装置（１）は、動画像データのストリームにおけるスタートコード・エミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置（例えば、ピクチャヘッダの先頭からｋビット目）にマーカービット（４０２２）を挿入する処理と、前記ストリーム内に第１のビットパターン（例えば、“０”が２２個連続するビットパターン）が存在する場合には、当該第１のビットパターンに連続して所定のビット列（ＥＰＢ（“１０”））を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格（ＡＶＳ）に従ってエンコードされたストリームをデコードする。前記半導体装置は、前記所定の動画像符号化規格に従ってエンコードされたストリームを入力するとともに、当該ストリーム内に前記第１のビットパターンとそれに連続する前記所定のビット列とを含む第２のビットパターン（スタートコード・エミュレーション・プリベンション）が存在するか否かを判別する判別処理を行い、前記第２のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部（１３２、２３２）と、前記データ処理部から出力されたストリームを復号するためのデコード部（１３３）と、を有する。前記データ処理部は、前記所定の位置を含む所定のビット範囲に前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンにおける前記所定のビット列を取り除かない動作モードを有する。
【００３５】
前述したように何らかの原因で、前記所定の位置のビット値がマーカービットとして規定されている値と異なる値になり、当該所定の位置を含むビット列に前記第２のビットパターンと同一のビットパターンが現れたとしても、項７の半導体装置は、当該第２のビットパターンにおける前記所定のビット列を取り除かない。これにより、マーカービットを含むビット列における前記第２のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。
【００３６】
〔８〕（マーカービット判別の有／無の２つの動作モード）
項７の半導体装置において、前記データ処理部は、前記所定のビット範囲に前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンにおける前記所定のビット列を取り除かない動作モードを第１の動作モードとし、前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンが存在するビット範囲に関わらず、当該第２のビットパターンにおける前記所定のビット列を取り除く動作モードを第２の動作モードとして有する。前記データ処理部は、前記第１の動作モードと前記第２の動作モードが切替可能に構成される。
【００３７】
これによれば、項２と同様に、前記第１の動作モードと前記第２の動作モードの何れかを選択することが可能となる。
【００３８】
〔９〕（第１レジスタ）
項８の半導体装置において、前記第１の動作モード又は前記第２の動作モードを指示する値が格納される第１のレジスタ（２３２０）を更に有する。
【００３９】
これによれば、前記第１の動作モードと前記第２の動作モードの切替を容易に実現することができる。
【００４０】
〔１０〕（トップ・フィールド・ファーストの値に関わらずＥＰＢ除去を行わない半導体装置）
項７乃至９の何れかの半導体装置において、前記ストリームは、第１のシンタックス（４０２３）と、第２のシンタックス（４０２４）とを含み、前記所定の動画像圧縮符号化規格によるエンコード時に前記第１のシンタックスが第１の値（“０”）である場合には、前記第２のシンタックスは第２の値（“１”）とされる。また、前記データ処理部は、入力したストリームにおける前記第１のシンタックスが前記第１の値である場合には、当該ストリームにおける前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして前記判別処理を行う動作モードを有する。
【００４１】
これによれば、項４と同様に、前記第２のシンタックスを含むビット列における前記第２のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。
【００４２】
〔１１〕（トップ・フィールド・ファースト判別の有／無の２つの動作モード）
項１０の半導体装置において、前記データ処理部は、前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして前記判別処理を行う動作モードを第３の動作モードとし、前記第２のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第４の動作モードとして有する。前記データ処理部は、前記第３の動作モードと前記第４の動作モードが切替可能に構成される。
【００４３】
これによれば、項５と同様に、前記第３の動作モードと前記第４の動作モードの何れかを選択することが可能となる。
【００４４】
〔１２〕（第２レジスタ）
項１１の半導体装置において、前記第３の動作モード又は前記第４の動作モードを指示する値が格納される第２のレジスタ（２３２１）を更に有する。
【００４５】
これによれば、前記第３の動作モードと前記第４の動作モードの切替を容易に実現することができる。
【００４６】
〔１３〕（信号処理装置）
本発明の代表的な実施の形態に係る信号処理装置（１）は、動画像データのストリームにおけるスタートコード・エミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置（例えば、ピクチャヘッダの先頭からｋビット目）にマーカービット（４０２２）を挿入する処理と、前記ストリーム内に第１のビットパターン（例えば、“０”が２２個連続するビットパターン）が存在する場合には、当該第１のビットパターンに連続して所定のビット列（ＥＰＢ（“１０”））を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格（ＡＶＳ）に従ってエンコードされたストリームをデコードする。前記信号処理装置は、前記所定の動画像圧縮符号化規格に従って圧縮符号化されたストリームを出力するストリーム出力部（１１）と、前記ストリーム出力部から出力されたストリームをデコードするためのデコード処理部（１３）と、を有する。前記デコード処理部は、前記出力されたストリームを入力するとともに、当該ストリーム内に、前記第１のビットパターンとそれに連続する前記所定のビット列とを含む第２のビットパターン（スタートコード・エミュレーション・プリベンション）が存在するか否かを判別する判別処理を行い、前記第２のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部（１３２、２３２）と、前記データ処理部から出力されたストリームを復号するためのデコード部（１３３）と、を有する。前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして前記判別処理を行う動作モードを有する。
【００４７】
これによれば、項１と同様に、マーカービットを含むビット列における前記第２のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。
【００４８】
〔１４〕（マーカービット判別の有／無の２つの動作モード）
項１３の信号処理装置において、前記データ処理部の動作モードを切り替えるための第１レジスタ（２３２０）を更に有する。前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして、前記判別処理を行う動作モードを第１の動作モードとし、前記所定の位置のビット値を参照し、参照結果に応じて前記判別処理を行う動作モードを第２の動作モードとして有する。前記第１レジスタは、前記第１の動作モード又は前記第２の動作モードを指示する値が格納される。
【００４９】
これによれば、前記第１の動作モードと前記第２の動作モードの切替を容易に実現することができる。例えば、前記第２の動作モードを選択することで、動画像圧縮符号化規格を優先し、前記第２のビットパターンの検出を強制的に行うことが可能となる。
【００５０】
〔１５〕（トップ・フィールド・ファーストの値に関わらずＥＰＢ除去を行わない信号処理装置）
項１３又は１４の信号処理装置において、前記ストリームは、第１のシンタックス（４０２３）と、第２のシンタックス（４０２４）とを含み、前記所定の動画像圧縮符号化規格によるエンコード時に、前記第１のシンタックスが第１の値である場合には、前記第２のシンタックスは第２の値とされる。前記データ処理部は、入力したストリームにおける前記第１のシンタックスが前記第１の値である場合には、当該ストリームにおける前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして、前記判別処理を行う動作モードを有する。
【００５１】
これによれば、項４と同様に、前記第２のシンタックスを含むビット列における前記第２のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。
【００５２】
〔１６〕（トップ・フィールド・ファースト判別の有／無の２つの動作モード）
項１５の信号処理装置において、前記データ処理部の動作モードを切り替えるための第２のレジスタ（２３２１）を更に有する。前記データ処理部は、前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして、前記判別処理を行う動作モードを第３の動作モードとし、前記第２のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第４の動作モードとして有する。前記第２のレジスタは、前記第３の動作モード又は前記第４の動作モードを指示する値が格納される。
【００５３】
これによれば、前記第３の動作モードと前記第４の動作モードの切替を容易に実現することができる。
【００５４】
〔１７〕（マーカービットを含む所定範囲に存在するＥＰＢを除去しない信号処理装置）
本発明の代表的な実施の形態に係る別の信号処理装置（１）は、動画像データのストリームにおけるスタートコード・エミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置（例えば、ピクチャヘッダの先頭からｋビット目）にマーカービット（４０２２）を挿入する処理と、前記ストリーム内に第１のビットパターン（例えば、“０”が２２個連続するビットパターン）が存在する場合には、当該第１のビットパターンに連続して所定のビット列（ＥＰＢ（“１０”））を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格（ＡＶＳ）に従ってエンコードされたストリームをデコードする。前記信号処理装置は、前記所定の動画像圧縮符号化規格に従って圧縮符号化されたストリームを出力するストリーム出力部（１１）と、前記ストリーム出力部から出力されたストリームをデコードするためのデコード処理部（１３）と、を有する。前記デコード処理部は、前記出力されたストリームを入力するとともに、当該ストリーム内に、前記第１のビットパターンとそれに連続する前記所定のビット列とを含む第２のビットパターン（スタートコード・エミュレーション・プリベンション）が存在するか否かを判別する判別処理を行い、前記第２のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部（１３２、２３２）と、前記データ処理部から出力されたストリームを復号するためのデコード部（１３３）と、を有する。前記データ処理部は、前記所定の位置を含む所定のビット範囲に前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンにおける前記所定のビット列を取り除かない動作モードを有する。
【００５５】
これによれば、項７と同様に、マーカービットを含むビット列における前記第２のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。
【００５６】
〔１８〕（マーカービット判別の有／無の２つの動作モード）
項１７の信号処理装置において、前記データ処理部の動作モードを切り替えるための第１のレジスタ（２３２０）を更に有する。前記データ処理部は、前記所定のビット範囲に前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンにおける前記所定のビット列を取り除かない動作モードを第１の動作モードとし、前記第２のビットパターンが存在すると判断した場合には、当該第２のビットパターンが存在するビット範囲に関わらず、当該第２のビットパターンにおける前記所定のビット列を取り除く動作モードを第２の動作モードとして有する。前記第１のレジスタは、前記第１動作モード又は前記第２動作モードを指示する値が格納される。
【００５７】
これによれば、前記第１の動作モードと前記第２の動作モードの切替を容易に実現することができる。例えば、前記第２の動作モードを選択することで、動画像圧縮符号化規格を優先し、前記第２のビットパターンの検出を強制的に行うことが可能となる。
【００５８】
〔１９〕（トップ・フィールド・ファーストの値に関わらずＥＰＢ除去を行わない信号処理装置）
項１７又は１８の信号処理装置において、前記ストリームは、第１のシンタックス（４０２３）と、第２のシンタックス（４０２４）とを含み、前記所定の動画像圧縮符号化規格によるエンコード時に、前記第１のシンタックスが第１の値（“０”）である場合には、前記第２のシンタックスは第２の値（“１”）とされる。前記データ処理部は、入力したストリームにおける前記第１のシンタックスが前記第１の値である場合には、当該ストリームにおける前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして前記判別処理を行う動作モードを有する。
【００５９】
これによれば、項４と同様に、前記第２のシンタックスを含むビット列における前記第２のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。
【００６０】
〔２０〕（トップ・フィールド・ファースト判別の有／無の２つの動作モード）
項１９の信号処理装置において、前記データ処理部の動作モードを切り替えるための第２のレジスタ（２３２１）を更に有する。前記データ処理部は、前記第２のシンタックスの値に関わらず、当該第２のシンタックスが前記第２の値であるとして前記判別処理を行う動作モードを第３の動作モードとし、前記第２のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第４の動作モードとして有する。前記第２のレジスタは、前記第３の動作モード又は前記第４の動作モードを指示する値が格納される。
【００６１】
これによれば、前記第３の動作モードと前記第４の動作モードの切替を容易に実現することができる。
【００６２】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００６３】
≪実施の形態１≫
図１は、本実施の形態に係るＡＶＳ規格に従ってエンコードされた動画像のストリームを再生するための信号処理装置の一例を示すブロック図である。同図に示される信号処理装置１は、例えば、デジタル放送を受信することで得られた映像と音声のコンテンツデータを再生するための信号処理用ＬＳＩである。特に制限されないが、信号処理装置１は、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されている。
【００６４】
信号処理装置１は、例えば、チューナー部１０、ＴＳデコード部１１、音声デコード部１２、動画デコード部１３、ディスプレイコントローラ１４、ＣＰＵ１５、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１６、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１７、及びバス１８等の回路ブロックから構成される。夫々の回路ブロックはバス１８を介して共通接続される。チューナー部１０、ＴＳデコード部１１、音声デコード部１２、動画デコード部１３、及びディスプレイコントローラ１４等は、ＣＰＵ１５によって処理の実行及び停止等が制御される。
【００６５】
アンテナで受信した放送信号（ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号）は、先ずチューナー部１０に入力される。チューナー部１０は、例えば、選択された周波数帯のＲＦ信号からＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号を生成し、ＩＦ信号を復調することでＴＳ（Ｔｒａｎｓｐｏｒｔ  Ｓｔｒｅａｍ）信号に変換して出力する。ＴＳ信号には、例えば、各種制御信号、圧縮符号化された動画像のデータや音声のデータ、及びデータ放送や番組情報等のデータ等が含まれる。ＴＳデコード部１１は、チューナー部１０から出力されたＴＳ信号から、音声のストリーム、動画像のストリーム、及びデータ放送等の付加データを取り出して出力する。例えば、前記ＴＳ信号に含まれる動画像のストリームは、ＡＶＳ規格によって圧縮符号化されたデータである。
【００６６】
音声のストリームは音声デコード部１２に入力され、動画像のストリームは動画デコード部１３に入力され、付加データはＣＰＵ１５等に入力されて、夫々デコード処理がなされる。例えば、音声デコード部１２は、入力された音声のストリームをデコードして音声データを生成し、外部に設けられた音声再生装置２に出力することで、音声の再生を実現する。また、動画デコード部１３は、入力された動画像のストリームをデコードして映像データを生成し、ディスプレイコントローラ１４に出力する。なお、動画デコード部１３の詳細については後述する。ディスプレイコントローラ１４は、入力された映像データに基づいて、外部に設けられた液晶ディスプレイ（ＬＣＤ）３等のモニタを駆動することで、映像の再生を実現する。
【００６７】
ここで、ＡＶＳ規格による動画像データのエンコード処理について説明する。
【００６８】
図２は、ＡＶＳ規格によって動画像データのエンコード処理を行うエンコーダとデコード処理を行うデコーダからなるシステムの一例を示す説明図である。同図に示されるように、エンコーダ２１は、動画像データをＡＶＳ規格に従ってエンコード処理を行うことで、動画像のストリーム２３を生成する。生成された動画像のストリーム２３は、例えば、ＤＶＤ等のメディアに格納されたり、放送波等によって送信されたりする。
【００６９】
図３は、エンコーダ２１の内部構成の一例を示すブロック図である。エンコーダ２１は、例えば、エンコード部２１０、出力バッファ２１１、ＥＰＢ付加部２１２から構成される。入力された動画像データは、エンコード部２１０によってＡＶＳ規格に従って圧縮符号化され、ＡＶＳストリームに変換される。
【００７０】
図４は、ＡＶＳストリームの構造の一例を示す説明図である。ＡＶＳストリームは、複数のデータ層から構成される。例えば、ＡＶＳストリームは、シーケンスヘッダ４０１、１フレーム（１ピクチャ）毎のフレームデータ４０＿０〜４０＿ｎ（ｎは１以上の整数）、及びシーケンスエンドコード４０４等のデコードに必須のデータ層と、エクステンション層等の付加的なデータ層と、から構成される。同図において、実線で囲まれたデータ層はデコードに必須（Ｍａｎｄａｔｏｒｙ）のデータ層であり、点線で囲まれたデータ層は付加的（Ｏｐｔｉｏｎａｌ）なデータ層である。各データ層の先頭には、スタートコードが付加されている。例えば、スタートコードは、前述したように、３２ビットのデータであって、バイト境界から“０”が２３個連続し、その後のビットが“１”となるビットパターンを含むデータ（１６進数で“００  ００  ０１  ＸＸ”となるデータ）であるとする。
【００７１】
１フレームの動画像データを構成するフレームデータ４０＿０は、例えば、ピクチャヘッダ４０２、エクステンション層４０３＿０〜４０３＿２、ユーザデータ４０４、及びスライス４０５＿０〜４０５＿ｍ（ｍは１以上の整数）から構成される。なお、フレームデータ４０＿ｎも同様のデータ構成とされる。
【００７２】
ピクチャヘッダ４０２は、フレームデータ４０＿０の先頭に付加されるデータであり、複数のシンタックスから構成される。図５にピクチャヘッダ４０２の構造を例示する。同図に示されるように、ピクチャヘッダ４０２は、複数のシンタックスから構成される。具体的には、ピクチャヘッダ４０２は、スタートコード（ｓｔａｒｔ＿ｃｏｄｅ）４０２１、マーカービット（ｍａｒｋｅｒ＿ｂｉｔ）４０２２、ピクチャ・ストラクチャ（ｐｉｃｔｕｒｅ＿ｓｔｒｕｃｔｕｒｅ）４０２３、トップ・フィールド・ファースト（ｔｏｐ＿ｆｉｅｌｄ＿ｆｉｒｓｔ）４０２４、及びその他複数のシンタックスから構成される。スタートコード４０２１は、前述したように、１６進数で“００  ００  ０１  ＸＸ”となるデータである。ピクチャヘッダ４０２のスタートコードは、例えば、１６進数で“００  ００  ０１  Ｂ３”又は“００  ００  ０１  Ｂ６”となるビットパターンである。図５では、スタートコード４０２１が“００  ００  ０１  Ｂ３”となる場合が一例として示されている。
【００７３】
前述したように、ＡＶＳ規格では、圧縮符号化されたストリームをデコードする際にストリーム内に存在するスタートコードの誤検出を防ぐため、ピクチャヘッダ４０２１にマーカービットを挿入するよう定められている。そのため、エンコード部２１０は、動画像データをエンコードしてＡＶＳストリームを生成する際に、ピクチャヘッダの所定の位置（例えば、ピクチャヘッダの先頭からｋビット目（ｋは１以上の整数））にマーカービットを挿入する。例えば、図５に示されるように、エンコード部２１０は、ピクチャヘッダ４０２１の先頭から５０ビット目にマーカービット４０２２を挿入する。マーカービットとして挿入されるビット値は、例えば“１”である。
【００７４】
上記のようにエンコード部２１０で生成されたＡＶＳストリームは、出力バッファ２１１に一端格納される。出力バッファ２１１は、例えば、１フレーム（１ピクチャ）毎にＡＶＳストリームを切り出して、順次、ＥＰＢ付加部２１２に出力する。
【００７５】
前述したように、ＡＶＳ規格では、マーカービットの挿入に加え、マーカービットとは異なる識別コード（ＥＰＢ）を挿入するよう定められている。そのため、ＥＰＢ付加部２１２は、１フレーム毎のＡＶＳストリームを順次入力し、必要に応じてＥＰＢを付加する。具体的には、ＥＰＢ付加部２１２は、前述の図１２に示したように、ＡＶＳストリーム中にバイト境界から２２個連続して“０”が出現した場合に、例えば２３ビット目と２４ビット目にＥＰＢ（例えば、“１０”）を挿入する。
【００７６】
ＡＶＳ規格では、以上のような手順で動画像データがエンコードされ、ＡＶＳストリームが生成される。生成されたＡＶＳストリームは、動画像のストリームとして出力される。その後、動画像のストリームは、音声ストリームやデータ放送等の付加データを含んだＴＳ信号に変換されて、前述のように、ＤＶＤ等のメディアに格納され、又は所定の変調方式でＲＦ信号に変調されて放送波として送信される。
【００７７】
次にＡＶＳ規格による動画像データデコード処理について詳細に説明する。前述の図２に示されるように、デコーダ２２は、ＤＶＤ等のメディアや放送波等から動画像のストリーム２３を取得し、ＡＶＳ規格に従ってデコード処理を行うことで動画像データを復号する。本実施の形態に係る信号処理装置１の動画デコード部１３が、図２におけるデコーダ２２に相当する。
【００７８】
図６は、信号処理装置１における動画デコード部１３の構成の一例を示すブロック図である。動画像デコード部１３は、例えば、入力バッファ部１３０、ビットストリームパーザー部１３１、ＥＰＢ除去部１３２、及びデコード部１３３から構成される。入力バッファ部１３０、ビットストリームパーザー部１３１、及びＥＰＢ除去部１３２は、例えば、ＣＰＵ１５又は図示されない他のプロセッサが、ＲＯＭ１７等に格納されたプログラムに従って処理を実行することにより実現される。
【００７９】
動画デコード部１３に入力された動画像ストリームは、入力バッファ部１３０によって、一端、ＲＡＭ１６に格納される。ビットストリームパーザー部１３１は、ＲＡＭ１６に格納された動画像ストリームを１フレーム（１ピクチャ）毎に切り出して、順次、ＥＰＢ除去部１３２に出力する。ＥＰＢ除去部１３２は、１フレーム毎に動画像ストリームを順次入力し、入力した動画像ストリーム内にＥＰＢが存在する場合にはＥＰＢを除去して出力し、ＥＰＢが存在しない場合には入力した動画像ストリームをそのまま出力する。デコード部１３３は、ＡＶＳ規格に従って、ＥＰＢ除去部１３２から出力された動画像ストリームのデコード処理を行うことで動画像データを復号し、ディスプレイコントローラ１４に出力する。デコード部１３３は、例えば、専用ロジック回路によって実現される。
【００８０】
ＥＰＢ除去部１３２によるＥＰＢの除去方法について詳細に説明する。
【００８１】
ＥＰＢ除去部１３２は、入力された動画像ストリーム中にスタートコード・エミュレーション・プリベンションが存在するか否かを判別する。スタートコード・エミュレーション・プリベンションは、前述したように、連続する２２個の“０”とＥＰＢ（“１０”）とから構成されるビットパターンである。スタートコード・エミュレーション・プリベンションが検出された場合、ＥＰＢ除去部１３２は、当該スタートコード・エミュレーション・プリベンションを構成するビット列におけるＥＰＢ（“１０”）を除去する。しかしながら、ピクチャヘッダにはマーカービットが挿入されているため、ピクチャヘッダ内のスタートコード・エミュレーション・プリベンションの有無を判別する際には注意が必要となる。前述したように、伝送エラーやエンコーダの誤動作等が原因で、マーカービットの値が“１”から“０”に変わってしまった場合には、スタートコード・エミュレーション・プリベンションと同一のパターンのビット列がマーカービットを含む所定の範囲に現れる虞があるからである。例えば、図５における参照符号５００で示される範囲において、スタートコード・エミュレーション・プリベンションと同一のパターンのビット列が現れる虞がある。
【００８２】
図７は、ピクチャヘッダにおける、スタートコード・エミュレーション・プリベンションと同一のパターンのビット列が現れる虞のある範囲を示す説明図である。同図には、前述の図５におけるマーカービット４０２２を中心とする範囲のビット列が示される。
【００８３】
図７の（Ａ）に示されるように、バイト５０１及びバイト５０２における全てのビットの値が“０”であり、バイト５０３におけるマーカービット４０２２と７ビット目以外のビットの値が“０”である場合に、何らかの原因でマーカービット４０２２の値が“１”から“０”に反転すると、バイト５０１、バイト５０２、及びバイト５０３からなるビット列が、スタートコード・エミュレーション・プリベンションと同一のビットパターンとなる。また、図７の（Ｂ）に示されるように、バイト５０２及びバイト５０３におけるマーカービット４０２２以外のビットの値が“０”であり、バイト５０４における７ビット目以外のビットの値が“０”である場合に、何らかの原因でマーカービット４０２２のビット値が“１”から“０”に反転すると、バイト５０２、バイト５０３、及びバイト５０４からなるビット列が、スタートコード・エミュレーション・プリベンションと同一のビットパターンとなる。更に、図７の（Ｃ）に示されるように、バイト５０３及びバイト５０４におけるマーカービット４０２２以外のビットの値が“０”であり、バイト５０５における７ビット目以外のビットの値が“０”である場合に、何らかの原因でマーカービット４０２２のビット値が“１”から“０”に反転すると、バイト５０３、バイト５０４、及びバイト５０５からなるビット列が、スタートコード・エミュレーション・プリベンションと同一のビットパターンとなる。すなわち、スタートコード・エミュレーション・プリベンションは３バイトからなるので、ピクチャヘッダ４０２内のマーカービット４０２２を含む前後３バイトの範囲５００において、スタートコード・エミュレーション・プリベンションと同一パターンのビット列が現れる虞がある。そこで、ＥＰＢ除去部１３２は、マーカービット４０２２の実際のビット値に関わらず、マーカービット４０２２の値が“１”であると判断する。
【００８４】
図８は、スタートコード・エミュレーション・プリベンションの誤検出を防止する処理の説明図である。同図には、ピクチャヘッダ４０２内のマーカービット４０２２を含む前後３バイトの範囲５００のうち、バイト５０２、バイト５０３、及びバイト５０４からなるビット列が例示される。
【００８５】
同図に示されるように、何らかの原因でマーカービット４０２２のビット値が“１”から“０”に反転し、ピクチャヘッダ４０２内のマーカービット４０２２を含む前後３バイトの範囲５００に、スタートコード・エミュレーション・プリベンションと同一のパターンのビット列が現れたとしても、ＥＰＢ除去部１３２は、当該パターンをスタートコード・エミュレーション・プリベンションと判断せず、ＥＰＢに相当するデータ（バイト５０４の７ビット目（“１”）と８ビット目（“０”））の除去を行わない。これにより、ピクチャヘッダ４０２内のマーカービット４０２２を含む前後３バイトの範囲５００におけるスタートコード・エミュレーション・プリベンションの誤検出によるデコード処理のエラーの発生確率を低減させることができる。
【００８６】
図９は、ＥＰＢ除去部１３２による処理の流れの一例を示すフロー図である。
【００８７】
ＥＰＢ除去部１３２は、ビットストリームパーザー部１３１から１フレームの動画像ストリームが入力されるとＥＰＢ除去のための処理を開始する。ＥＰＢ除去部１３２は、先ず、入力された動画像ストリームがピクチャヘッダであるか否かを判別する（Ｓ１０１）。例えば、ＥＰＢ除去部１３２は、入力された動画像ストリームのスタートコードを参照し、スタートコードを構成する４バイト（３２ビット）のうち最後のバイトのコード値が“Ｂ３“”又は“Ｂ６”であるか否かを判別することにより、ピクチャヘッダの判別を行う。入力された動画像ストリームがピクチャヘッダでない場合には、ＥＰＢ除去部１３２は、入力された動画像ストリーム中にスタートコード・エミュレーション・プリベンションが存在するか否かを判別する（Ｓ１０７）。スタートコード・エミュレーション・プリベンションが検出された場合には、ＥＰＢ除去部１３２は、当該スタートコード・エミュレーション・プリベンションを構成するビット列におけるＥＰＢ（“１０”）を除去し、除去した動画像ストリームをデコード部１３３に出力する（Ｓ１０８）。ステップ１０７においてスタートコード・エミュレーション・プリベンションが検出されなかった場合には、ＥＰＢ除去部１３２は、入力した動画像ストリームをそのままデコード部１３３に出力する（Ｓ１０９）。
【００８８】
一方、ステップ１０１において、入力された動画像ストリームがピクチャヘッダである場合には、ＥＰＢ除去部１３２は、マーカービット４０２２の実際の値に関わらず、マーカービット４０２２のビット値が“１”であるものと判断する（Ｓ１０２）。そして、ＥＰＢ除去部１３２は、マーカービット４０２２を含む前後３バイトの範囲にスタートコード・エミュレーション・プリベンションが存在したとしても、ＥＰＢを除去しない（Ｓ１０３）。
【００８９】
次にＥＰＢ除去部１３２は、マーカービット４０２２を含む前後３バイトの範囲の範囲外にスタートコード・エミュレーション・プリベンションが存在するか否かを判別する（Ｓ１０４）。スタートコード・エミュレーション・プリベンションが検出された場合には、ＥＰＢ除去部１３２は、当該スタートコード・エミュレーション・プリベンションを構成するビット列におけるＥＰＢ（“１０”）を除去し、除去した動画像ストリームをデコード部１３３に出力する（Ｓ１０５）。一方、スタートコード・エミュレーション・プリベンションが検出されなかった場合には、ＥＰＢ除去部１３２は、入力した動画像ストリームをそのままデコード部１３３に出力する（Ｓ１０６）。
【００９０】
以上、本実施の形態に係る信号処理装置１は、ＡＶＳ規格によってエンコードされた動画像ストリームをデコードする際に、マーカービットの実際のビット値に関わらず、その値が“１”であると判断される。すなわち、ピクチャヘッダ内のマーカービットを含む前後３バイトの範囲にスタートコード・エミュレーション・プリベンションと同一のパターンのビット列が現れたとしても、当該パターンがスタートコード・エミュレーション・プリベンションであるとは判断されず、ＥＰＢと同一のビット列は除去されない。これにより、ピクチャヘッダ内のマーカービットを含む前後３バイトの範囲におけるスタートコード・エミュレーション・プリベンションの誤検出によるデコード処理のエラーの発生確率を低減させることができる。したがって、本来ならば正常にデコードできるはずのストリームが、本来デコード対象となるデータ（“１０”）が削除されてしまうことによってデコード不能な状態を陥る確率を低減させることができる。
【００９１】
≪実施の形態２≫
実施の形態１では、動画像ストリームをデコードする際に、マーカービットの実際のビット値に関わらずその値が“１”であると判断したが、実施の形態２では、このような判別処理をピクチャヘッダ内の他のシンタックスにも適用する。
【００９２】
ＡＶＳ規格では、ピクチャヘッダ中に、ピクチャ・ストラクチャとトップ・フィールド・ファーストというシンタックスが含まれる。例えば、前述の図５に示されるピクチャヘッダ４０２における、ピクチャ・ストラクチャ４０２３と、トップ・フィールド・ファースト４０２４がそれにあたり、夫々のシンタックスは１ビットのデータとされる。
【００９３】
ピクチャ・ストラクチャの値が“０”である場合、そのピクチャ（フレーム）はシーケンシャル（Ｓｅｑｕｅｎｔｉａｌ）構造であることを示し、ピクチャ・ストラクチャの値が“１”である場合、そのピクチャはオルタネイト（Ａｌｔｅｒｎａｔｅ）構造であることを示す。また、第１フィールドと第２フィールドから構成されるフィールド構造ピクチャにおいて、トップ・フィールド・ファーストの値が“１”である場合、第１フィールドが第２フィールドよりも先に出力されることを示し、トップ・フィールド・ファーストの値が“０”である場合、第１フィールドが第２フィールドよりも後に出力されることを示す。
【００９４】
ＡＶＳ規格では、シーケンシャル構造のフィールドピクチャは、必ず第１フィールドを先に出力するよう定められている。したがって、ピクチャ・ストラクチャの値が“０”である場合には、トップ・フィールド・ファーストの値は常に“１”となる。そこで、実施の形態２では、ＥＰＢ除去部１３２は、前述のマーカービットの値が“１”であると判断する処理に加えて、ピクチャヘッダ４０２内のピクチャ・ストラクチャ４０２３の値が“０”である場合には、トップ・フィールド・ファースト４０２４の実際の値に関わらず、その値が“１”であると判断する処理を行う。これにより、ピクチャヘッダ４０２内のトップ・フィールド・ファースト４０２４を含む前後３バイトの範囲にスタートコード・エミュレーション・プリベンションと同一のパターンのビット列が現れたとしても、ＥＰＢ除去部１３２は、当該パターンをスタートコード・エミュレーション・プリベンションと判断せず、ＥＰＢの除去を行わない。
【００９５】
図１０は、実施の形態２におけるＥＰＢ除去部１３２による処理の流れの一例を示すフロー図である。同図には、トップ・フィールド・ファースト４０２４を含む前後３バイトの範囲におけるスタートコード・エミュレーション・プリベンションの判別処理が例示される。
【００９６】
ＥＰＢ除去部１３２は、ビットストリームパーザー部１３１から１フレームの動画像ストリームが入力されるとＥＰＢ除去のための処理を開始する。ＥＰＢ除去部１３２は、先ず、入力された動画像ストリームがピクチャヘッダであるか否かを判別する（Ｓ１０１）。当該処理は、前述の図９と同様である。入力された動画像ストリームがピクチャヘッダでない場合には、図９と同様に、ステップ１０７〜ステップ１０９に移行する。
【００９７】
一方、ステップ１０１において、入力された動画像ストリームがピクチャヘッダである場合には、ＥＰＢ除去部１３２は、ピクチャ・ストラクチャ４０２３の値が“０”であるか否かを判別する（Ｓ２０１）。ピクチャ・ストラクチャ４０２３の値が“１”である場合には、ＥＰＢ除去のための処理に移行する（Ｓ１０７〜Ｓ１０９）。ピクチャ・ストラクチャ４０２３の値が“０”である場合には、ＥＰＢ除去部１３２は、トップ・フィールド・ファースト４０２４の値によらず、当該トップ・フィールド・ファースト４０２４の値が“１”であるものと判断する（Ｓ２０２）。そして、ＥＰＢ除去部１３２は、トップ・フィールド・ファースト４０２４を含む前後３バイトの範囲にスタートコード・エミュレーション・プリベンションが存在したとしても、ＥＰＢを除去しない（Ｓ２０３）。
【００９８】
次にＥＰＢ除去部１３２は、トップ・フィールド・ファースト４０２４を含む前後３バイトの範囲の範囲外にスタートコード・エミュレーション・プリベンションが存在するか否かを判別する（Ｓ２０４）。スタートコード・エミュレーション・プリベンションが検出された場合には、ＥＰＢ除去部１３２は、当該スタートコード・エミュレーション・プリベンションを構成するビット列におけるＥＰＢ（“１０”）を除去し、除去した動画像ストリームをデコード部１３３に出力する（Ｓ２０５）。一方、スタートコード・エミュレーション・プリベンションが検出されなかった場合には、ＥＰＢ除去部１３２は、入力した動画像ストリームをそのままデコード部１３３に出力する（Ｓ２０６）。
【００９９】
以上、実施の形態２によれば、ＡＶＳ規格によってエンコードされた動画像ストリームをデコードする際に、マーカービットの値に関わらずマーカービットの値が“１”であると判断する処理に加えて、ピクチャ・ストラクチャの値が“０”である場合には、トップ・フィールド・ファーストの実際のビット値に関わらず、その値が“１”であると判断する処理を行う。すなわち、ピクチャヘッダ内のトップ・フィールド・ファーストを含む前後３バイトの範囲にスタートコード・エミュレーション・プリベンションと同一のパターンのビット列が現れたとしても、当該パターンがスタートコード・エミュレーション・プリベンションであると判断されず、ＥＰＢと同一のビット列は除去されない。これにより、スタートコード・エミュレーション・プリベンションの誤検出によるデコード処理のエラーの発生確率を、更に低減させることができる。
【０１００】
≪実施の形態３≫
実施の形態１及び実施の形態２では、ＡＶＳ規格によってエンコードされた動画像ストリームをデコードする際に、マーカービットの値に関わらずマーカービットの値が“１”であると判断し、また、トップ・フィールド・ファーストの実際のビット値に関わらずその値が“１”であると判断したが、実施の形態３では、それらの判断を行うか否かをレジスタの値によって切替え可能とする。具体的には、実施の形態３に係る信号処理装置は、動画デコード部１３の代わりに動画デコード部２３を備える。
【０１０１】
図１１は、実施の形態３に係る動画デコード部２３の構成の一例を示すブロック図である。同図に示されるように、動画デコード部２３は、ＥＰＢ除去部１３２に代えてＥＰＢ除去部２３２を備え、更にレジスタ設定部２３０を備える。ＥＰＢ除去部２３２は、ＥＰＢ除去部１３２の機能を実現するための内部回路に加え、スタートコード・エミュレーション・プリベンションの検出処理に係る動作モードを指示するレジスタ（ＲＥＧ）２３２０、２３２１を内部に備える。
【０１０２】
レジスタ２３２０は、マーカービット４０２２の実際の値によらずスタートコード・エミュレーション・プリベンションの検出を行う第１の動作モードと、マーカービットの実際の値に応じてスタートコード・エミュレーション・プリベンションの検出を行う第２の動作モードの何れかを指示する値が設定される。例えば、レジスタ２３２０に“１”が設定された場合には、ＥＰＢ除去部２３２は第１の動作モードで処理を実行する。具体的には、ＥＰＢ除去部２３２は、マーカービット４０２２の値に関わらずマーカービット４０２２の値が“１”であると判断してスタートコード・エミュレーション・プリベンションの検出の処理を行う。一方、レジスタ２３２０に“０”が設定された場合には、ＥＰＢ除去部２３２は、第２の動作モードで処理を実行する。具体的には、マーカービットの実際の値を参照し、スタートコード・エミュレーション・プリベンションの検出の処理を行う。例えば、何らかの原因でマーカービット４０２２の値が“０”に変わってしまい、それが原因でスタートコード・エミュレーション・プリベンションと同一のパターンのビット列が現れたとすると、第２の動作モードでは、そのビット列のＥＰＢに相当するデータ“１０”が除去される。すなわち、第２の動作モードによれば、前述のスタートコード・エミュレーション・プリベンションの誤検出を防止することはできないが、ＡＶＳ規格を優先させた処理を行うことができる。
【０１０３】
レジスタ２３２１は、例えば、トップ・フィールド・ファーストの実際の値によらずスタートコード・エミュレーション・プリベンションの検出を行う第３の動作モードと、トップ・フィールド・ファーストの実際の値に応じてスタートコード・エミュレーション・プリベンションの検出を行う第４の動作モードの何れかを指示する値が設定される。例えば、レジスタ２３２１に“１”が設定された場合には、ＥＰＢ除去部２３２は、第３の動作モードで処理を実行する。具体的には、ＥＰＢ除去部２３２は、ピクチャ・ストラクチャの値が“０”であれば、トップ・フィールド・ファースト４０２４の値に関わらずトップ・フィールド・ファースト４０２４の値が“１”であると判断してスタートコード・エミュレーション・プリベンションの検出の処理を行う。一方、レジスタ２３２０に“０”が設定された場合には、ＥＰＢ除去部２３２は第４の動作モードで処理を実行する。具体的には、ＥＰＢ除去部２３２は、ピクチャ・ストラクチャの値が“０”であっても、トップ・フィールド・ファースト４０２４の実際の値を参照し、参照結果に応じてスタートコード・エミュレーション・プリベンションの検出の処理を行う。例えば、何らかの原因でトップ・フィールド・ファースト４０２４の値が“０”に変わってしまい、それが原因でスタートコード・エミュレーション・プリベンションと同一のパターンのビット列が現れたとすると、第４の動作モードでは、そのビット列のＥＰＢに相当するデータ“１０”が除去される。すなわち、第４の動作モードによれば、第２の動作モードと同様に、ＡＶＳ規格を優先させた処理を行うことができる。
【０１０４】
レジスタ２３２０、２３２１の設定は、レジスタ設定部２３０によって行われる。レジスタ設定部２３０は、例えば、ＣＰＵ１５又は図示されないその他のプロセッサによるプログラム処理によって実現される。レジスタ２３２０、２３２１の設定値は、信号処理装置を使用するユーザ要求に応じて任意に設定可能である。例えば、ＡＶＳ規格を厳格に遵守してデコード処理を行う場合には、ＡＶＳ規格を優先し、マーカービット及びトップ・フィールド・ファーストの実際の値を参照して、スタートコード・エミュレーション・プリベンションの検出処理を行うようにすればよい。
【０１０５】
以上、実施の形態３によれば、ＡＶＳ規格によってエンコードされた動画像ストリームをデコードする際に、マーカービット及びトップ・フィールド・ファーストの実際の値を参照してスタートコード・エミュレーション・プリベンションの検出処理を行うか否かを、レジスタの設定によって切り替えることができる。これにより、ユーザの要求に応じて、スタートコード・エミュレーション・プリベンションの検出処理に係る動作モードを容易に切り替えることができる。例えば、ＡＶＳ規格を優先したいユーザに対しては、第２の動作モード及び第４の動作モードに設定することで対応し、スタートコード・エミュレーション・プリベンションの誤検出の発生をより低減したいユーザに対しては、第１の動作モード及び第３の動作モードに設定することで対応すればよい。また、その設定をユーザ自身によって変更することもできる。
【０１０６】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１０７】
例えば、実施の形態２では、スタートコード・エミュレーション・プリベンションが原理上発生しないビット範囲として、トップ・フィールド・ファースト４０２４を含む前後３バイトの範囲を一例として例示したが、これに限られない。例えば、マーカービット４０２２やトップ・フィールド・ファースト４０２４以外に、原則としてそのビット値が“１”又は“０”となるシンタックスがある場合には、そのシンタックスを含む範囲にも適用することができる。
【０１０８】
また、実施の形態３で、動作モードの切替えをレジスタ２３２０、２３２１によって実現する方法を例示したが、これに限られず、ヒューズ（ＦＵＳＥ）やボンディングオプション等で変更できるようにしてもよい。
【０１０９】
更に、実施の形態１乃至３において、ＡＶＳ規格のデコーダを含むシステムとして、デジタル放送に係るコンテンツ再生用のシステムに適用する場合を例示したが、これに限られない。例えば、ＡＶＳ規格のデコード処理を行うデコーダを備えるＤＶＤ再生装置や、カーナビゲーションシステム等にも適用することができる。
【符号の説明】
【０１１０】
１  信号処理装置
２  音声再生装置
３  液晶ディスプレイ（ＬＣＤ）
１０  チューナー部
１１  ＴＳデコード部
１２  音声デコード部
１３  動画デコード部
１４  ディスプレイコントローラ
１５  ＣＰＵ
１６  ＲＡＭ
１７  ＲＯＭ
１８  バス
２１  エンコーダ
２２  デコーダ
２３  動画像のストリーム
２１０  エンコード部
２１１  出力バッファ
２１２  ＥＰＢ付加部
４０＿０〜４０＿ｎ  １フレーム（ピクチャ）のデータ
４０１  シーケンスヘッダ
４０２  ピクチャヘッダ
４０３＿１〜４０３＿２  エクステンション層
４０４  ユーザデータ
４０５＿０〜４０５＿ｎ  スライス層
４０２１  スタートコード
４０２２  マーカービット
４０２３  ピクチャ・ストラクチャ
４０２４  トップ・フィールド・ファースト
５００  スタートコード・エミュレーション・プリベンションが発生する虞がある範囲
１３０  入力バッファ部
１３１  ビットストリームパーザー部
１３２  ＥＰＢ除去部
１３３  デコード部
５０１〜５０５  バイト
２３  動画デコード部
２３２  ＥＰＢ除去部
２３２０、２３２１  レジスタ
２３０  レジスタ設定部
【図１】
2013106060.tif 000003
【図２】
2013106060.tif 000004
【図３】
2013106060.tif 000005
【図４】
2013106060.tif 000006
【図５】
2013106060.tif 000007
【図６】
2013106060.tif 000008
【図７】
2013106060.tif 000009
【図８】
2013106060.tif 000010
【図９】
2013106060.tif 000011
【図１０】
2013106060.tif 000012
【図１１】
2013106060.tif 000013
【図１２】
2013106060.tif 000014
【図１３】
2013106060.tif 000015