(57)【要約】【課題】縦型ツェナーダイオードをＩＧＢＴのエミッタ−ゲート間に接続させた構成としても、ラッチアップを起こし難い保護機能付き半導体装置を低コストで提供する。【解決手段】点火装置に用いられる半導体装置が同一半導体基板上に出力段ＩＧＢＴ２５とツェナーダイオード（ＺＤ）１２とを備え、第１ｐウェル層２ａの表層のｎエミッタ（Ｅ）領域４と、ゲート（Ｇ）絶縁膜５を介して被覆するＧ電極６と、前記Ｅ領域４上のＥ電極８とを有し、前記ＺＤ１２が前記第１ｐウェル層２ａと異なる第２ｐウェル層２ｂの表層に、該第２ｐウェル層２ｂより高濃度のｐ＋層１表面にオーミック接触するアノード（Ａ）電極１３と、前記第２ｐウェル層２ｂより低濃度のｎ−層３表面にショットキー接触するカソード（Ｋ）電極１４とを備え、前記ＩＧＢＴのＥ電極８と前記Ａ電極１３とが接続されている。【選択図】図１
2013214608.tif 000002
【特許請求の範囲】
【請求項１】
ＩＧＢＴと、該ＩＧＢＴをサージ電圧から保護する機能を有するツェナーダイオードとを備え、前記ＩＧＢＴは、第２導電型半導体層の一方の主面上の第１導電型半導体層に第２導電型の第１のウェル層を備え、該第１のウェル層の表層に選択的に設けられる第１導電型のエミッタ層と、該エミッタ層表面と前記第１のウェル層表面との一部にゲート絶縁膜を介して被覆するゲート電極と、該ゲート電極に覆われない前記エミッタ層表面および前記第１のウェル層表面とに共通に接触するエミッタ電極と、前記第２導電型半導体層の他方の主面に接触するコレクタ電極と、を有し、前記ツェナーダイオードは、前記第２導電型半導体層の表層に前記第１のウェル層と離れて設けられる第２導電型の第２のウェル層に接しかつ該第２のウェル層より高不純物濃度の第２導電型層の表面にオーミック接触するアノード電極と、前記第２のウェル層の表層に前記第２導電型層と離れて設けられ該第２のウェル層より低不純物濃度の第１導電型層の表面にショットキー接触するカソード電極と、を備え、前記ＩＧＢＴのエミッタ電極と前記ツェナーダイオードのアノード電極とが接続されていることを特徴とする半導体装置。
【請求項２】
内燃機関の点火装置に用いられる半導体装置であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記カソード電極がショットキー接触して形成されるショットキー接合の耐圧が、２Ｖ以上であることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記ＩＧＢＴの出力電流を制御する制御回路と、該制御回路をサージ電圧から保護する機能を有する第２のツェナーダイオードと、を備え、前記第２のツェナーダイオードは、前記第１導電型半導体層の表層に前記第１のウェル層および前記第２のウェル層と離れて設けられる第２導電型の第３のウェル層に接しかつ該第３のウェル層より高不純物濃度の第２の第２導電型層の表面にオーミック接触する第２のアノード電極と、前記第３のウェル層の表層に前記第２の第２導電型層と離れて設けられ該第３のウェル層より低不純物濃度の第２の第１導電型層の表面にショットキー接触するカソード電極と、を備え、前記ＩＧＢＴのエミッタ電極と前記ツェナーダイオードのアノード電極とが接続されていることを特徴とする請求項１ないし３のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動車用内燃機関の点火装置に用いられ、サージ電圧保護機能を備える半導体装置、特にはサージ電圧保護機能を備えるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）を主要構成素子として有する半導体装置に関する。
【背景技術】
【０００２】
図９に従来の自動車用内燃機関用点火装置の回路図を示す。この自動車用内燃機関用点火装置は、エンジンコントロールユニット（以降、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  ｃｏｎｔｒｏｌ  ｕｎｉｔ））２１、破線枠で示す点火用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ））２２、点火コイル２７、電圧源３０、点火プラグ３１などから構成されている。この内燃機関用点火装置に使用される点火用ＩＣ２２には、点火コイルの一次側電流をスイッチング制御する出力段のスイッチング素子として絶縁ゲートバイポーラトランジスタ（以降、出力段ＩＧＢＴ２５）が用いられている。出力段ＩＧＢＴ２５に対して、ゲートおよびコレクタが共通に接続されたセンスＩＧＢＴ２５ａを有する。このセンスＩＧＢＴ２５ａのエミッタには電流検出抵抗（センス抵抗２６）が直列接続される。なお、図９の抵抗３４は配線抵抗を示す。
【０００３】
前述の内燃機関用点火装置の実動作について、前述の点火用ＩＣ２２を中心にして説明する。電圧源３０は一定電圧（例えば、自動車用バッテリーの電圧１４Ｖ）であり、その電圧源３０は、点火コイル２７の一次コイル２８の一方の端子に接続される。一次コイル２８の他端子は点火用ＩＣ２２のコレクタ端子（以降Ｃ端子）に接続され、点火用ＩＣ２２のエミッタ端子（以降Ｅ端子）はグランドに、ゲート端子（以降Ｇ端子）はＥＣＵ２１に接続される。ここで、点火用ＩＣ２２は、スイッチング素子として機能する出力段ＩＧＢＴ２５とその電流制御回路２４を主要構成要素としている。ＥＣＵ２１は、点火用ＩＣ２２の出力段ＩＧＢＴ２５およびセンスＩＧＢＴ２５ａのＯＮとＯＦＦを制御する信号を出力し、点火用ＩＣ２２のＧ端子に入力させる機能を有する。例えば、Ｇ端子にしきい値電圧以上のＶｇとして５Ｖまたはしきい値電圧以下のＶｇとして０Ｖが印加されれば、点火用ＩＣ２２の出力段ＩＧＢＴ２５およびセンスＩＧＢＴ２５ａがそれぞれオンまたはオフになる。
【０００４】
ＥＣＵ２１がＧ端子にＯＮ信号（Ｖｇ＝５Ｖ）を入力すると、出力段ＩＧＢＴ２５およびセンスＩＧＢＴ２５ａはオンになり、Ｃ端子−Ｅ端子間電圧Ｖｃｅが低下し、バッテリー電圧源３０から点火コイル２７の一次コイル２８を介して、点火用ＩＣ２２のＣ端子−Ｅ端子間にコレクタ電流Ｉｃが流れ始める。コレクタ電流Ｉｃは一次コイル２８のインダクタンスと一次コイル２８に印加される電圧で決まるｄＩ／ｄｔで上昇し、制御回路２４で制御される一定のコレクタ電流値まで増加すると、一定の電流値（例えば１３Ａ）に維持される。このようにコレクタ電流Ｉｃを一定に維持する機能を有する制御回路２４は、詳細には図１０に示すように、センス抵抗２６によりコレクタ電流Ｉｃに比例して生じる電圧降下値が検知される。この電圧降下値と基準電圧３５に予め設定された電圧とが等しくなるようにオペアンプ３６はＭＯＳＦＥＴ３７のゲート電圧を制御し、出力段ＩＧＢＴ２５およびセンスＩＧＢＴ２５ａのゲート電圧を制御する。これにより、コレクタ電流Ｉｃを前記一定の電流値に制御することができる。
【０００５】
また、図示しないが、コレクタ電流が異常となった場合にＩＧＢＴ２５およびＩＧＢＴ２５ａのゲート電圧を制御すると共にＥＣＵ２１に異常信号を出力する端子を設けることもできる。
【０００６】
また、図示しないが、制御回路２４はセンス抵抗２６の電圧を検出してコイル２８，２９の異常検知する回路を内蔵することもできる。コイル２８，２９の異常検知回路は、ＩＧＢＴ２５のターンオフ時のコレクタ電圧の立ち上がり勾配（ｄｖ／ｄｔ）が急峻になった場合を検出する。具体的には、出力段ＩＧＢＴ２５のゲート電圧を所定電圧プルダウンして、ＥＣＵ２１でＩＧＢＴ２５のゲート電圧を検知することによりコイルの異常を検知したり、ＥＣＵ２１の基準電位と接続される端子の電圧をプルダウンして異常信号を出力したりする（コイルの異常検知回路については例えば、特許文献４に記載されている）。
【０００７】
次に、図９でＥＣＵ２１からＯＦＦ信号（Ｖｇ＝０Ｖ）がＧ端子に入力されると、点火用ＩＣ２２の出力段ＩＧＢＴ２５は開放（オフに）され、コレクタ電流Ｉｃは急激に減少する。この急激なコレクタ電流Ｉｃの変化（ｄＩ／ｄｔ）に対応して、一次コイル２８の両端には急激に大きな電圧が発生する。同時に、二次コイル２９の両端電圧もコイル比に逆比例して数１０ｋＶ（例えば３０ｋＶ）の電圧が発生し、その電圧が点火プラグ３１に印加される。点火プラグ３１は、印加電圧が約１０ｋＶ以上で放電する。
【０００８】
以上説明した前記内燃機関用点火装置を、図３の動作波形を参照して説明する。図３（ａ）に示すようにゲート電圧Ｖｇがしきい値以上になって、出力段ＩＧＢＴ２５がＯＮすると、コレクタ電流Ｉｃが所定の上昇速度で流れ始め、コレクタ電圧Ｖｃが急激に減少し、所定時間経過するとコレクタ電流Ｉｃは制御回路２４により一定の電流値に制御されることが示されている。図３（ａ）の右側の破線内は出力段ＩＧＢＴ２５がＯＦＦになるときの過渡状態を示し、図３（ｂ）に、その過渡状態の横軸の時間軸を拡げた状態を示す。
【０００９】
図３（ｂ）で、ゲート電圧Ｖｇがしきい値以下、例えば０Ｖになって出力段ＩＧＢＴ２５がＯＦＦする際、コレクタ電流Ｉｃが遅延時間を経て減少し始める。この遅延時間は出力段ＩＧＢＴ２５のゲート容量とゲート抵抗２３に起因して生じる。コレクタ電流Ｉｃの減少に伴いコレクタ電圧Ｖｃが急激に上昇する。この上昇したコレクタ電圧Ｖｃはコレクタ‐ゲート間のツェナーダイオード３３（図９）によってクランプされるが、その間に前述の点火プラグの放電が生じる。
【００１０】
一方、点火用ＩＣ２２に用いられるスイッチング素子である出力段ＩＧＢＴ２５については、コレクタＣ、エミッタＥ、ゲートＧの各端子に印加されるサージに対する耐量について高い信頼性が必要である。例えば、図９で、出力段ＩＧＢＴ２５のゲート保護を目的とするツェナーダイオード３２は、ＥＣＵ２１で発生する人や機械からのＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）サージ電圧をクランプしてゲートを保護する役割を担っている。
【００１１】
このようなゲート保護を目的とするツェナーダイオード３２は、図４に示すように、ＩＧＢＴ基板表面にポリシリコンを堆積して形成される横型ツェナーダイオード１３２として点火用ＩＣに内蔵される。この横型ポリシリコンツェナーダイオード１３２の製造方法は、例えば、図４でｎ−エピタキシャル層１１（以降ｎ−エピ層１１）上に酸化膜５を形成し、その上にポリシリコンゲート電極６の形成と同時にツェナーダイオード用のポリシリコン層を堆積する。そのポリシリコン層中にイオン注入などにより不純物を導入してｎ＋層４、ｎ−層３、ｐ＋層１などからなるＰＮ接合を形成し、アノード電極Ａ、カソード電極Ｂを形成し、アノード電極ＡをＩＧＢＴのエミッタ電極に、カソード電極Ｂをゲート電極にそれぞれ同電位に接続することにより製造される。この横型ポリシリコンツェナーダイオード１３２によれば、ゲート−エミッタ間に接続される保護ツェナーダイオードの耐圧をたとえば６Ｖとすれば、６Ｖ以上のサージ電圧をクランプすることにより前述のようにゲート保護の機能を持たせることができる。
【００１２】
また、コストダウンの要請に応えるため、前述のツェナーダイオードを横型ではなく縦型としてＩＧＢＴに内蔵させたデバイスとすることにより、デバイスのチップサイズを小さくした点火用ＩＣも既に開発されている。この縦型のツェナーダイオードの利点は、ツェナーダイオードのＰＮ接合を半導体基板（ｎ−エピ層１１）表面より下層に形成するので、小面積のツェナーダイオードが得られることである。一例としてツェナーダイオードとＩＧＢＴとが同一半導体基板上に自己分離構造で形成されたワンチップタイプの複合素子の場合の要部断面図を図５に示す。
【００１３】
図５に示す縦型のツェナーダイオードとＩＧＢＴの複合素子では、ｎ−エピ層１１中にＩＧＢＴ形成領域とは異なる位置にｐウェル層２を形成し、このｐウェル層２の表面から、ｐ＋層１とｎ＋層４を形成する。形成されたｐ＋層１とｎ＋層４の表面に酸化膜５と層間絶縁膜７を形成する。このｐ＋層１とｎ＋層４上の酸化膜５と層間絶縁膜７とを選択的に開口し、ｐ＋層１上にエミッタ電極（アノード電極）およびｎ＋層４上にゲート電極（カソード電極）をそれぞれオーミック接触するように形成する。このような構造にすることで、ｐ＋層１とｐウェル層２とｎ＋層４を有し、そのうちのｐウェル層２とｎ＋層４からなるｐｎ接合に電流が縦方向に流れる縦型のツェナーダイオード１４２が、ＩＧＢＴとともに形成される。
【００１４】
このようなツェナーダイオードまたはサージ保護用素子を内蔵するデバイスに関する公知文献としては、半導体基板上に形成された横型ポリシリコンツェナーダイオードのサージ電圧耐量を大きくするために、ＰＮ接合の長さを長くするＭＯＳ型半導体装置について知られている（特許文献１）。
【００１５】
ｎ−層の表層に形成したｐ＋層とｎ−層とｐ＋コレクタ層からなるバイポーラトランジスタを、ＩＧＢＴのクランプトランジスタとすることにより、電圧クランプ用の外付けツェナーダイオードの耐圧選定の困難さを解消するという記述がある（特許文献２）。
【００１６】
パワーＭＯＳＦＥＴと同一基板上に自己分離型で形成され、Ｎ側がＧＮＤに接続された
ＰＮ接合とこのＰＮ接合に直列接続されるデプレッション型ＭＯＳＦＥＴを有する構成にかかるデバイスの記載がある（特許文献３）。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開１９９９−２８４１７５号公報
【特許文献２】特開１９９２−２９１７６７号公報
【特許文献３】特開１９９３−１２９５９８号公報
【特許文献４】特開２００９−１３８５４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、前述の図４の横型ポリシリコンツェナーダイオード１３２のサージ耐量を大きくするには、動作抵抗を小さくする必要がある。しかし、この横型ポリシリコンツェナーダイオード１３２は薄膜であるので、動作抵抗を小さくするためには、ＰＮ接合の面積を大きくする必要がある。大きなＰＮ接合面積とするには、半導体基板上に横型ポリシリコンツェナーダイオード１３２の大きな平面占有面積が必要となりチップのコストアップに繋がることが問題となる。
【００１９】
一方、前述の図５の縦型ツェナーダイオード１４２をゲート保護用ツェナーダイオード３２として使用した場合、たとえば、図９で、Ｅ端子とグランド間の配線抵抗３４を０．１Ωとすると、ＩＧＢＴ２５のコレクタ電流が２０Ａ流れる場合、グランド電位に対しエミッタ電位が２Ｖ程度上昇する。エミッタ電位が上昇することで同電位であるｐウェル２（図５）の電位も同様に２Ｖ上昇する。このとき、図５に示す従来の縦型ツェナーダイオード１４２では、ｎ＋層４表面のゲートの入力電圧が０Ｖの場合（ＩＧＢＴのコレクタにオフ電圧が印加されている）でも、ｐウェル層２とｎ＋層４間のＰＮ接合の内蔵電圧（たとえば０．７Ｖ）よりエミッタ電位の方が高電位（２Ｖ）であるので、エミッタ−ゲート間に電流が流れる。すると、この電流が、ｐ基板９／ｎ＋エピ層１０／ｎ−エピ層１１／ｐウェル層２／ｎ＋層４からなる寄生サイリスタのゲート電流となって寄生サイリスタをＯＮさせる。その結果、制御不能な電流が流れラッチアップ破壊に至ることが問題となる。すなわち、縦型ツェナーダイオード１４２をＩＧＢＴのゲート保護用ツェナーダイオード３２（図９）として使用した場合には、縦型ツェナーダイオード３２に、配線抵抗を流れる電流により上昇するエミッタ電位をも阻止する双方向耐圧特性を必要とする。この双方向耐圧特性を低コストで得ることが求められている。
【００２０】
本発明は、以上説明した問題点を考慮してなされたものであり、本発明の目的は、縦型ツェナーダイオードをＩＧＢＴのエミッタ−ゲート間に接続させた構成としても、ラッチアップ破壊を起こし難い保護機能付き半導体装置を低コストで提供することである。
【課題を解決するための手段】
【００２１】
本発明は前記課題を解消するために、ＩＧＢＴと、該ＩＧＢＴに内蔵されると共に該ＩＧＢＴをサージ電圧から保護する機能を有するツェナーダイオードとを備え、前記ＩＧＢＴは、第２導電型半導体層の一方の主面上の第１導電型半導体層に第２導電型の第１のウェル層を備え、該第１のウェル層の表層に選択的に設けられる第１導電型のエミッタ層と、該エミッタ層表面と前記第１のウェル層表面との一部にゲート絶縁膜を介して被覆するゲート電極と、該ゲート電極に覆われない前記エミッタ層表面および前記第１のウェル層表面とに共通に接触するエミッタ電極と、前記第２導電型半導体層の他方の主面に接触するコレクタ電極と、を有し、前記ツェナーダイオードは、前記第２導電型半導体層の表層に前記第１のウェル層と離れて設けられる第２導電型の第２のウェル層に接しかつ該第２のウェル層より高不純物濃度の第２導電型層の表面にオーミック接触するアノード電極と、前記第２のウェル層の表層に前記第２導電型層と離れて設けられ該第２のウェル層より低不純物濃度の第１導電型層の表面にショットキー接触するカソード電極と、を備え、前記ＩＧＢＴのエミッタ電極と前記ツェナーダイオードのアノード電極とが接続されている半導体装置とする。
【００２２】
また、前記半導体装置が内燃機関の点火装置に用いられる半導体装置であることが好ましい。
また、前記カソード電極がショットキー接触して形成されるショットキー接合の耐圧が、２Ｖ以上であることが好ましい。
【００２３】
また、前記ＩＧＢＴの出力電流を制御する制御回路と、該制御回路をサージ電圧から保護する機能を有する第２のツェナーダイオードと、を備え、前記第２のツェナーダイオードは、前記第１導電型半導体層の表層に前記第１のウェル層および前記第２のウェル層と離れて設けられる第２導電型の第３のウェル層に接しかつ該第３のウェル層より高不純物濃度の第２の第２導電型層の表面にオーミック接触する第２のアノード電極と、前記第３のウェル層の表層に前記第２の第２導電型層と離れて設けられ該第３のウェル層より低不純物濃度の第２の第１導電型層の表面にショットキー接触するカソード電極と、を備え、前記ＩＧＢＴのエミッタ電極と前記ツェナーダイオードのアノード電極とが接続されていることが望ましい。
【発明の効果】
【００２４】
本発明によれば、ラッチアップ破壊を起こし難い半導体装置を低コストで提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１にかかるサージ電圧保護機能付き半導体装置の要部断面図である。
【図２】本発明のサージ電圧保護機能付き半導体装置を備える内燃機関用点火装置の回路図である。
【図３】内燃機関用点火装置の動作波形
【図４】従来の横型ツェナーダイオードを内蔵するサージ電圧保護機能付き半導体装置の要部断面図である。
【図５】従来の縦型ツェナーダイオードを内蔵するサージ電圧保護機能付き半導体装置の要部断面図である。
【図６】本発明のサージ電圧保護機能付き半導体装置の実施の形態１にかかる縦型ツェナーダイオードの要部拡大平面図である。
【図７】本発明のサージ電圧保護機能付き半導体装置の実施の形態１にかかる縦型ツェナーダイオードの要部断面図である。
【図８】本発明のツェナーダイオードと従来のツェナーダイオードおよびオーミック接触の場合の電流電圧波形図である。
【図９】従来のサージ電圧保護機能付き半導体装置を備える内燃機関用点火装置の回路図である。
【図１０】内燃機関用点火回路用に用いられる電流制限回路図である。
【図１１】従来のサージ電圧保護機能付き半導体装置を備える内燃機関用点火装置の回路図にさらに機能を追加した回路図である。
【図１２】本発明の縦型ツェナーダイオードの製造プロセスフロー図である。
【図１３】従来のデプレッション型ＭＯＳＦＥＴの製造プロセスフロー図である。
【図１４】本発明の縦型ツェナーダイオードの製造プロセスを示す要部断面図である。
【図１５】本発明の縦型ツェナーダイオードの要部断面図である。
【発明を実施するための形態】
【００２６】
以下、本発明のサージ電圧保護機能付き半導体装置にかかる実施の形態について、図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層は、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。
【００２７】
なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、従来技術と同様の構成にも同一の符号を付し、重複する説明を省略する。
【００２８】
また、実施の形態の説明で参照される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する実施の形態の記載に限定されるものではない。
【実施の形態１】
【００２９】
本発明のサージ電圧保護機能付き半導体装置の実施の形態１を図１の要部断面図に示す。この半導体装置は、ｐ基板９上にｎ＋エピ層１０とｎ−エピ層１１をエピタキシャル成長させた半導体基板の表層に出力段ＩＧＢＴ用の第１のｐウェル層２ａとツェナーダイオード用の第２のｐウェル層２ｂを有する。さらに、この第２のｐウェル層２ｂの表層に双方向ツェナーダイオード１２を構成するためのｐ＋層１とｎ−層３および第１のｐウェル層２ａの表層に出力段ＩＧＢＴ２５を構成するためのｐ＋層１とｎ＋層４（エミッタ層）とをそれぞれ有する。これらのｐ＋層１とｎ−層３とｎ＋層４とを含む半導体エピ層基板の表面上に酸化膜５と層間絶縁膜７を有する。酸化膜５は出力段ＩＧＢＴ２５の領域内ではゲート酸化膜として用いられ、このゲート酸化膜上には所要のポリシリコン層からなるゲート電極６を介して層間絶縁膜７を備える。前記双方向ツェナーダイオード１２の領域内のｐ＋層１とｎ−層３上の酸化膜５と層間絶縁膜７とにフォトリソグラフィ技術により所要パターンの開口を設ける。ｐ＋層１上に前記開口を介してアノード電極１３を、ｎ−層３上に前記開口を介してカソード電極１４をそれぞれ形成すると前記双方向ツェナーダイオード１２ができる。
【００３０】
さらに、この双方向ツェナーダイオード１２は、カソード電極１４を出力段ＩＧＢＴ２５のゲート端子にゲート抵抗２３を介して金属電極膜で配線接続し、アノード電極１３をエミッタ端子と金属電極膜で配線接続する。
【００３１】
図６に、サージ耐量を高くするように考慮した縦型の双方向ツェナーダイオード１２の表面パターンの一部を示し、その断面図を図７に示す。図６、７では第２のｐウェル層２ｂ内にｎ−層３とｐ＋層１を、ｎ−層３の間にｐ＋層１を配置することで、有効なＰＮ接合の沿面距離できるだけ長くすることによりＰＮ接合の面積当たりの電流密度を小さくしてサージ耐量を大きくしラッチアップ破壊を起こし難くい構成にすることができる。
【００３２】
以上、半導体装置として縦型の双方向ツェナーダイオードを内蔵するＩＧＢＴについて説明した。図２は、発明の半導体装置を備える内燃機関用点火装置の回路図である。図９の回路図と異なる点は、縦型ツェナーダイオード３２が双方向ツェナーダイオード１２に置き換わった点である。このような回路の場合、点火用ＩＣ２２内に記載されている各構成が図１に記載された出力段ＩＧＢＴ２５と同一基板内に内蔵されている。勿論、出力段ＩＧＢＴ２５、センスＩＧＢＴ２５ａおよび双方向ツェナーダイオード１２のみを同一基板内に形成し他の構成については、別の半導体基板に形成することも可能である。
【００３３】
制御回路２４は、出力段ＩＧＢＴ２５のコレクタ電圧やコイル２８，２９の立ち上がり勾配の異常を検出しＥＣＵ２１に信号を出力する異常検出回路を備えていてもよい。
（製造方法）
図２の回路図の破線枠で示す内燃機関用の点火用ＩＣ２２をワンチップで形成する製造プロセスに関しては、半導体基板上に、図１０の制御回路２４内に含まれるポリシリコン抵抗３８やデプレッション型ＭＯＳＦＥＴ３７および図９の出力段ＩＧＢＴ２５のエミッタ−ゲート間に接続される縦型ツェナーダイオード３２などの公知の製造プロセスを利用して少しプロセスを変更するだけ容易に製造することができる。
【００３４】
例えば、図１４に示すように、ポリシリコン抵抗３８を形成する工程では、ｎ−エピ層１１表面にＳｉＯ２膜５を形成し、ポリシリコン層６ａを堆積する。所定の位置にポリシリコン抵抗３８となるポリシリコン層６ａを残して他を除去する。ｐウェル層２ｂ表面のＳｉＯ２膜５を窓開けした後、ポリシリコン層６ａを所要の抵抗値にするために、矢印に示すイオン注入と拡散によりリンをドープする。これにより、ポリシリコン層６ａを所要の抵抗値のｎ層にすると共に、前記ｐウェル層２ｂ表面のＳｉＯ２膜５開口部にｎ−層３を形成する。このｎ−層３を図１の双方向ツェナーダイオード１２のカソード電極１４をショットキー接触させるためのｎ−層３に利用することができる。
【００３５】
また、図５に示す従来の縦型ツェナーダイオードの製造プロセスを利用する場合は、図１２（ａ）、（ｂ）に示すように、従来の縦型ツェナーダイオード１４２のｎ＋層４（図５）を形成せずに、ｎ−層３を形成する工程を追加する。さらに、ＩＧＢＴのエミッタ電極８の形成と同時工程で、アルミニウム合金を主要構成材料として、前記ｎ−層３表面にはショットキー接触しｐ＋層１表面にはオーミック接触する、カソード電極１４、アノード電極１３を形成する。他の製造プロセスは従来の縦型ツェナーダイオードと同様の製造プロセスとすることで、本発明にかかる双方向ツェナーダイオード１２を製造することができる。
【００３６】
ゲート−ソース間を短絡させたデプレッション型ＭＯＳＦＥＴを製造する従来プロセスを利用する場合について、図１３を参照して説明する。まず、デプレッション型ＭＯＳＦＥＴの製造プロセスは、ｎ−エピ層１１表面にレジスト１５をマスクにして第２のｐウェル層２ｂを形成する（ａ）。第２のｐウェル層２ｂ中にレジスト１５をマスクにしてチャネルとなるｎ−層３を形成する（ｂ）。酸化膜５とポリシリコン層６ａ、ゲート電極６をマスクにして、第２のｐウェル層２ｂとに跨るようにｎ＋層４を形成しｎ型ソース−ドレインを形成する（ｃ）。ゲート電極６を残してポリシリコン層６ａを除去し、層間絶縁膜７を被覆し、ｎ＋層からなるソース−ドレイン部分およびｎ−層３に穴を開ける（ｄ）。電極金属膜（アルミニウム合金）を蒸着してアノード電極１３、カソード電極１４を形成すれば（ｅ）、デプレッション型ＭＯＳＦＥＴの製造工程をそのまま利用することで、縦型の双方向ツェナーダイオード１２のｎ−層３を製造することができる。すなわち、前述の（ｄ）の工程で、酸化膜５と層間絶縁膜７を形成後、ｎ−層３の表面の酸化膜５と層間絶縁膜７を窓開けして電極金属膜を形成するデプレッション型ＭＯＳＦＥＴの製造プロセスを利用することができる。これにより、本発明にかかるカソード電極１４とｎ−層３との間にショットキー接合を形成するプロセスを従来の製造プロセスに新たなプロセスの追加なく低コストで製造することができる。
【００３７】
本発明の保護機能付き半導体装置においては、金属電極と前述の製造プロセスの縦型の双方向ツェナーダイオード１２のｎ−層３の間にショットキー接合を形成させる必要がある。このときの縦型の双方向ツェナーダイオード１２のｎ−層３を形成するために、イオン注入の元素はＡｓ（砒素）やＰ（リン）を用いるが、そのドーズ量はショットキー接合ができるように接合界面の不純物濃度を１×１０１７／ｃｍ３以下にする。ショットキー接合を形成するために、ゲート金属電極として用いるＡｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕなどのアルミニウム合金とｎ−層３間において、図８の本発明の双方向ツェナーダイオード１２の電流電圧波形５１に示すように、順方向にも耐圧特性を持たせる。この構造とすることで、図８に示す従来の縦型ツェナーダイオードの電流電圧波形５２の逆方向耐圧と同等の逆方向耐圧と前記順方向耐圧とを有する双方向ツェナーダイオードとすることができる。この双方向ツェナーダイオードを用いることにより、出力段ＩＧＢＴ２５領域内のエミッタ電位がｐウェル層２ａとｎ−層３の間の内部電圧（例えば０．７Ｖ）以上に上昇しても、前述のように双方向ツェナーダイオードによる順方向耐圧が０．７Ｖ以上の耐圧を有するので、寄生サイリスタがオンしない。その結果、ゲート端子が破壊せずサージ耐量を向上させることができる。
【００３８】
以上の実施の形態１の説明では、出力段ＩＧＢＴ２５のゲート端子をサージ電圧から保護する双方向ツェナーダイオード１２について説明してきた。しかしながら、本発明は図１１に示すように、制御回路２４の保護用として双方向ツェナーダイオード３９、４０でも、従来よりも低コストの双方向ツェナーダイオードとすることができる。双方向ツェナーダイオード３９は、制御回路２４のＶＢ端子とエミッタ端子Ｅに接続されている低電位側（図１５の１３１、１３４）との間に接続されており、双方向ツェナーダイオード４０は、制御回路２４のＦ端子と制御回路２４の低電位側との間に接続されている。ＶＢ端子は、直流電源の高電位側の入力端子である。Ｆ端子は、出力段ＩＧＢＴ２５のコレクタ電圧の異常やコイル２８，２９の異常をＥＣＵ２１に出力する端子である。
【００３９】
また、図１１では、制御回路２４および双方向ツェナーダイオード３９、４０は、点火用ＩＣ２２内に設けられているが、点火用ＩＣ２２とは別の異なる半導体基板に制御回路２４および双方向ツェナーダイオード３９、４０を形成することもできる。
【００４０】
図１５は、本発明の縦型ツェナーダイオードの要部断面図であり、制御回路２４を構成するＭＯＳＦＥＴと双方向ツェナーダイオード３９,４０を示している。同図（ａ）は、制御回路２４を出力段ＩＧＢＴ２５と別の半導体基板に形成した場合であり、同図（ｂ）は、制御回路２４を出力段ＩＧＢＴ２５と同一基板に形成した場合である。
【００４１】
図１５（ａ）に示すように、双方向ツェナーダイオード３９は、ｐ型の半導体基板７１の表面層にｎ型のウェル層３９１が形成されている。このウェル層３９１とショットキー接合をする形成ようにカソード電極１４４が形成されている。また、双方向ツェナーダイオード４０は、半導体基板７１の表面層にｎ型のウェル層３９２が形成されている。このウェル層３９２にショットキー接合するようにカソード電極１４５が形成されている。また、半導体基板７１の表面層にはｐ＋層１１１が形成され、このｐ＋層１１１にオーミック接触するアノード電極１３１が形成されている。このアノード電極１３１は、出力段ＩＧＢＴ２５のエミッタ電極と接続される。
【００４２】
図１５（ｂ）は、図１で示されていない、双方向ツェナーダイオード３９，４０について示したものである。双方向ツェナーダイオード３９，４０は、図１と同様にｐ基板９上にｎ＋エピ層１０とｎ−エピ層１１をエピタキシャル成長させた半導体基板の表面層に出力段ＩＧＢＴ２５および双方向ツェナーダイオード１２とは別の領域に形成されている。また、ｎ−エピ層１１の表面層に形成されたｐ型のウェル層７２に形成されている。
【００４３】
双方向ツェナーダイオード３９は、ウェル層７２の表面層にｎ型のウェル層３９４が形成されている。このウェル層３９４とショットキー接合をする形成ようにカソード電極１４６が形成されている。また、双方向ツェナーダイオード４０は、ウェル層７２の表面層にｎ型のウェル層３９５が形成されている。このウェル層３９５にショットキー接合するようにカソード電極１４７が形成されている。また、ウェル層７２の表面層にはｐ＋層１１４が形成され、このｐ＋層１１４にオーミック接触するアノード電極１３４が形成されている。このアノード電極１３４は出力段ＩＧＢＴ２５のエミッタ電極８と接続される。
【００４４】
このウェル層３９１、３９２、３９４および３９５を形成する際のドーズ量はショットキー接合ができるように接合界面の不純物濃度を１×１０１７／ｃｍ３以下にする。
以上の説明では、ｐ基板９上にｎ＋エピ層１０とｎ−エピ層１１をエピタキシャル成長させた半導体基板について説明したが、これに限らず、ｎ型の半導体基板１１にｎ型層１０およびｐ型層９をイオン注入と拡散により形成した半導体基板などであっても同様に効果が得られる。
【００４５】
以上説明した実施の形態１に記載の本発明によれば、小型で素子面積が小さくできる。また、従来のＩＧＢＴに、制御回路の製造プロセスや、横型ポリシリコンツェナーダイオードの製造プロセスを使用できるため、工数を増やすことなく低コストで本発明のサージ電圧保護機能付きＩＧＢＴを製造することができる。また、保護用のツェナーダイオードが双方向耐圧を有するので、従来のＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）のようなｄｖ／ｄｔの早いサージに対しても、サージ耐量を向上させた保護半導体装置ができることはいうまでもない。
【符号の説明】
【００４６】
１、１１１、１１４        ｐ＋層
２ａ、２ｂ        ｐウェル層
３        ｎ−層
４        ｎ＋層
５        酸化膜
６        ゲート電極
６ａ      ポリシリコン層
７        層間絶縁膜
８        エミッタ電極
９        ｐ基板
１０      ｎ＋エピ層
１１      ｎ−エピ層
１２、３９、４０      双方向ツェナーダイオード
１３、１３１、１３４      アノード電極
１４、１４４、１４５、１４６、１４７      カソード電極
２１      ＥＣＵ
２２      点火用ＩＣ
２３      ゲート抵抗
２４      制御回路
２５      出力段ＩＧＢＴ
２５ａ    センスＩＧＢＴ
２６      センス抵抗
２７      コイル
２８      一次コイル
２９      二次コイル
３０      電圧源、バッテリー
３１      点火プラグ
３２      縦型ツェナーダイオード
３４      配線抵抗
３５      基準電圧
３６      オペアンプ
３７      デプレッション型ＭＯＳＦＥＴ
３８      ポリシリコン抵抗
３９１,３９２、３９４、３９５      ウェル層
５１、５２      電流電圧波形
７１      半導体基板
７２      ウェル層
Ｃ        コレクタ端子
Ｅ        エミッタ端子
Ｇ        ゲート端子
【図１】
2013214608.tif 000003
【図２】
2013214608.tif 000004
【図３】
2013214608.tif 000005
【図４】
2013214608.tif 000006
【図５】
2013214608.tif 000007
【図６】
2013214608.tif 000008
【図７】
2013214608.tif 000009
【図８】
2013214608.tif 000010
【図９】
2013214608.tif 000011
【図１０】
2013214608.tif 000012
【図１１】
2013214608.tif 000013
【図１２】
2013214608.tif 000014
【図１３】
2013214608.tif 000015
【図１４】
2013214608.tif 000016
【図１５】
2013214608.tif 000017