(57)【要約】【課題】  光半導体素子の電流狭窄層を介して流れるリーク電流を低減すること。【解決手段】  上下がクラッド層（１２、１６）によって挟まれたストライプ状の活性層（１４）と、活性層（１４）の両側に配置された電流狭窄構造を備える光半導体素子であって、電流狭窄構造は、一導電型半導体上（１２）に設けられた反対導電型電流狭窄層（３０）と、反対導電型電流狭窄層（３０）上に設けられた一導電型電流狭窄層（３２）とを備え、一導電型電流狭窄層（３２）の少なくとも一部は、反対導電型電流狭窄層よりもバンドギャップの小さいナローギャップ層で構成されてなることを特徴とする光半導体素子。【選択図】  図２
2013214648.tif 000002
【特許請求の範囲】
【請求項１】
上下がクラッド層によって挟まれたストライプ状の活性層と、前記活性層の両側に配置された電流狭窄構造を備える光半導体素子であって、
前記電流狭窄構造は、
一導電型半導体上に設けられた反対導電型電流狭窄層と、
前記反対導電型電流狭窄層上に設けられた一導電型電流狭窄層とを備え、
前記一導電型電流狭窄層の少なくとも一部は、前記反対導電型電流狭窄層よりもバンドギャップの小さいナローギャップ層で構成されてなることを特徴とする光半導体素子。
【請求項２】
前記一導電型電流狭窄層は、その全てが前記ナローギャップ層で構成されてなることを特徴とする請求項１に記載の光半導体素子。
【請求項３】
前記ナローギャップ層におけるバンドギャップ波長は、前記光半導体素子の発振波長より短いことを特徴とする請求項１または２に記載の光半導体素子。
【請求項４】
前記反対導電型電流狭窄層はＩｎＰを含み、前記ナローギャップ層はＩｎＧａＡｓＰを含むことを特徴とする請求項１〜３のいずれか１項に記載の光半導体素子。
【請求項５】
前記ナローギャップ層におけるバンドギャップ・エネルギＥｇは、０．８３ｅＶ≦Ｅｇ≦１．２５ｅＶであることを特徴とする請求項１〜４のいずれか１項に記載の光半導体素子。
【請求項６】
前記ナローギャップ層における前記反対導電型電流狭窄層との伝導帯のバンドオフセットは、０．０２６ｅＶ以上であることを特徴とする請求項１〜５のいずれか１項に記載の光半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体に係る、光通信や光情報処理に用いる光半導体素子に関する。
【背景技術】
【０００２】
化合物半導体による光半導体素子は、直接遷移型のバンド構造を有し、電子とキャリアの直接遷移により光と相互作用を行う。特に軸方向にヘテロ接合を有するヘテロ光半導体素子においては、キャリアの再結合並びに光の誘導放出を担う活性層、及びキャリア並びに光を活性層に閉じ込めるためのクラッド層を、軸方向に積層することにより、効率的なキャリアの注入及びレーザ発振の光出力の増大が実現する。電子はn側電極からn型クラッド層を介して、ホールはp側電極からp型クラッド層を介して、活性層へ注入される。活性層の材料がクラッド層よりバンドギャップの小さい直接遷移型バンド構造であることから、電子及びキャリアは、活性層へ閉じ込められて、直接遷移により誘導放出を行う。
【０００３】
さらに、ＩｎＰ系埋込ヘテロ構造を有する化合物光半導体素子は、横方向にもヘテロ接合を有する。活性層の両側面に、活性層より広いバンドギャップを有する、例えばＩｎＰによる電流狭窄層を配することにより、キャリアは、横方向に閉じ込められる。電流狭窄層として、ｐ側電極から向かって第１層ｐ−ＩｎＰ、第２層ｎ−ＩｎＰ、第３層ｐ−ＩｎＰ及び第４層ｎ−ＩｎＰの、４層の積層構造を持つｐｎｐｎサイリスタ構造が、代表的である。電子は、第３層ｐ−ＩｎＰと第４層ｎ−ＩｎＰの間のエネルギー障壁によって、流れにくくなる。これにより、ｎ側電極から注入された電子は、電流狭窄層を避けて、活性層へ対して選択的に流れるようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１７４７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の埋込ヘテロ構造を有する化合物光半導体素子は、電流狭窄層のエネルギー障壁を超えて流れる電子に因る、電流狭窄層を介したリーク電流によって、レーザの光出力の低下が問題となっていた。
【０００６】
本発明は上記課題に鑑みなされたものであり、電流狭窄層を介したリーク電流を低減することのできる光半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上下がクラッド層によって挟まれたストライプ状の活性層と、前記活性層の両側に配置された電流狭窄構造を備える光半導体素子であって、前記電流狭窄構造は、一導電型半導体上に設けられた反対導電型電流狭窄層と、前記反対導電型電流狭窄層上に設けられた一導電型電流狭窄層とを備え、前記一導電型電流狭窄層の少なくとも一部は、前記反対導電型電流狭窄層よりもバンドギャップの小さいナローギャップ層で構成されてなることを特徴とする光半導体素子である。
【０００８】
上記構成において、前記一導電型電流狭窄層は、その全てが前記ナローギャップ層で構成されてなる構成とすることができる。
【０００９】
上記構成において、前記ナローギャップ層におけるバンドギャップ波長は、前記光半導体素子の発振波長より短い構成とすることができる。
【００１０】
上記構成において、前記反対導電型電流狭窄層はＩｎＰを含み、前記ナローギャップ層はＩｎＧａＡｓＰを含む構成とすることができる。
【００１１】
上記構成において、前記ナローギャップ層におけるバンドギャップ・エネルギＥｇは、０．８３ｅＶ≦Ｅｇ≦１．２５ｅＶである構成とすることができる。
【００１２】
上記構成において、前記ナローギャップ層における前記反対導電型電流狭窄層との伝導帯のバンドオフセットは、０．０２６ｅＶ以上である構成とすることができる。
【発明の効果】
【００１３】
本光半導体素子によれば、電流狭窄層を介して流れるリーク電流を低減することができる。
【図面の簡単な説明】
【００１４】
【図１】光半導体素子の製造工程図（その１）である。
【図２】光半導体素子の製造工程図（その２）である。
【図３】実施例１に係る光半導体素子のバンド図である。
【図４】比較例に係る光半導体素子のバンド図である。
【図５】ナローギャップ層におけるＡｓ組成と、伝導帯における障壁高さの増加量との関係を示すグラフである。
【図６】実施例１の変形例に係る光半導体素子のバンド図である。
【図７】ナローギャップ層におけるＡｓ組成と、価電子帯における井戸深さとの関係を示すグラフである。
【図８】実施例１の変形例に係る光半導体素子の断面図である。
【図９】光半導体素子の好ましい成長条件を示すグラフである。
【図１０】実施例２に係る光半導体素子の断面図である。
【図１１】ｎ型電流狭窄曹に占めるナローギャップ層の割合と、伝導帯における障壁高さの増加率との関係を示すグラフである。
【発明を実施するための形態】
【実施例１】
【００１５】
図１は、実施例１に係る光半導体素子の製造工程を示す図である。図１（ａ）に示すように、基板１０上に、ｎ型下部クラッド層１２、多重量子井戸層１４、ｐ型上部クラッド層１６を順に形成する。基板１０及びｎ型下部クラッド層１２としては、例えばｎ−ＩｎＰを用いることができる。多重量子井戸層１４としては、例えばＩｎＧａＡｓＰを用いることができる。ｐ型上部クラッド層１６としては、例えばｐ−ＩｎＰを用いることができる。なお、図１及び以降の図においては、基板１０の一部を省略して図示するものとする。
【００１６】
次に、図１（ｂ）に示すように、ｎ型下部クラッド層１２、多重量子井戸層１４、ｐ型上部クラッド層１６の一部を除去し、活性層である多重量子井戸層１４を含むメサストライプ２０を形成する。当該工程は、例えばｐ型上部クラッド層１６上にエッチング用のマスク１８を形成し、当該マスク１８を用いたドライエッチングにより行うことができる。マスク１８には、例えばＳｉＯ２膜を用いることができる。
【００１７】
次に、図１（ｃ）に示すように、マスク１８を引き続き選択成長用のマスクとして使用し、メサストライプ２０の両側におけるｎ型下部クラッド層１２上の領域に、ｐ型電流狭窄層３０及びｎ型電流狭窄層３２（ナローギャップ層）を順に形成する。ｐ型電流狭窄層３０としては、例えばｐ−ＩｎＰを用いることができる。ｎ型電流狭窄層３２としては、例えば組成ｘ＝０．２３、ｙ＝０．５のＩｎ１−ｘＧａｘＡｓｙＰ１−ｙを用いることができる。ｎ型電流狭窄層３２の構成については後段で詳述する。
【００１８】
ｐ型電流狭窄層３０及びｎ型電流狭窄層３２の成長条件について、成長温度は例えば５６０℃、成長圧力は例えば０．１気圧とすることができる。３族、５族、及びドーパント原料としては、例えばＴＭＩｎ、ＴＥＧａ、ＰＨ３、ＡｓＨ３、ジシラン、及びジエチル亜鉛を用いることができ、ｐ及びｎドーパント濃度はそれぞれ例えば１×１０１８ｃｍ−３、１×１０１９ｃｍ−３とすることができる。成長の際には、例えば０．１３ｔｏｒｒの塩化メチルを添加しつつ成長を行う。ｐ型電流狭窄層３０及びｎ型電流狭窄層３２の成長が終了したら、マスク１８を除去する。マスク１８にＳｉＯ２を用いる場合の除去方法としては、例えば弗化水素酸に１分間浸すことにより、マスク１８をエッチング除去する方法を採用することができる。
【００１９】
次に、図１（ｄ）に示すように、ｐ型上部クラッド層１６及びｎ型電流狭窄層３２上に、更にｐ型上部クラッド層４０及びコンタクト層４２を順に形成する。ｐ型上部クラッド層４０としては、例えばｐ型上部クラッド層１６と同じ組成であるｐ−ＩｎＰを用いることができる。コンタクト層４２としては、例えばｐ−ＩｎＧａＡｓを用いることができる。
【００２０】
次に、図２に示すように、基板１０の表面にｎ側電極５０を、ｐ型上部クラッド層４０の表面にｐ側電極５２をそれぞれ形成する。ｎ側電極５０及びｐ側電極５２には、例えば金及びゲルマニウムの混晶、並びにチタン及び白金の混晶を用いることができる。
【００２１】
図２は、実施例１に係る光半導体素子の構成を示す断面図である。基板１０上に、ｎ型下部クラッド層１２、多重量子井戸層１４、及びｐ型上部クラッド層１６を含むメサストライプ２０が形成され、メサストライプ２０の両側には、ｐ型電流狭窄層３０及びｎ型電流狭窄層３２が形成されている。ｐ型電流狭窄層３０及びｎ型電流狭窄層３２は、共にｐ側電極５２からｎ側電極５０に向かって流れる電流を妨げる電流狭窄構造として機能する。
【００２２】
図３は、ｐ側電極５２に１Ｖの電圧を印加した場合における、上下クラッド層及び電流狭窄層の伝導帯と価電子帯のバンド構造のシミュレーション結果である。
この印加電圧は、光半導体素子の発振動作時における典型的な電圧である。ｐ型上部クラッド層１６、ｎ型電流狭窄層３２、ｐ型電流狭窄層３０、及びｎ型下部クラッド層１２のドーピング濃度はそれぞれ１×１０１８ｃｍ−３、１×１０１９ｃｍ−３、１×１０１８ｃｍ−３、１×１０１８ｃｍ−３とし、各層の厚みは０．５μｍとした。
【００２３】
図３に示す示するように、伝導帯におけるエネルギー・ポテンシャルは、ｐ型上部クラッド層１６及びｐ型電流狭窄層３０において高く、ｎ型電流狭窄層３２及びｎ型下部クラッド層１２において低くなっている。伝導帯におけるｎ型下部クラッド層１２とｐ型電流狭窄層３０との間には、エネルギー障壁ΔＥＣが存在している。
【００２４】
上記のエネルギー障壁ΔＥＣにより、ｎ側電極５０から注入された電子は、ｐ型電流狭窄層３０に注入されにくくなっている。これにより、ｎ側電極５０から注入された電子が多重量子井戸層１４へと選択的に注入され、ｐ側電極５２から供給される電流が多重量子井戸層１４を介してｎ型下部クラッド層１２及びｎ側電極５０に流れる。その結果、多重量子井戸層１４への電子の注入効率及び光半導体素子の光出力を増大させることができる。
【００２５】
ここで、ｎ型電流狭窄層３２には、ｎ型下部クラッド層１２とｐ型電流狭窄層３０との間のエネルギー障壁ΔＥＣを効果的に増大させることのできる材料を用いることが望ましい。以下、この点について詳細に説明する。
【００２６】
図４は、第１の比較例に係る光半導体素子におけるバンド構造のシミュレーション結果である。図４では、ｎ型電流狭窄層３２の材料としてｎ−ＩｎＰを用いている他は、図２のシミュレーション条件と同一である。図示するように、図３におけるエネルギー障壁ΔＥＣは、図４におけるエネルギー障壁ΔＥＣに比べて大きくなっている。従って、ｎ型電流狭窄層３２の材料として、図３のように組成ｘ＝０．２３、ｙ＝０．５のＩｎ１−ｘＧａｘＡｓｙＰ１−ｙを用いた場合の方が、図４のようにｎ−ＩｎＰを用いた場合に比べ、エネルギー障壁ΔＥＣを大きくすることができる。その結果、ｐ型電流狭窄層３０及びｎ型電流狭窄層３２を介して流れるリーク電流を抑制することができる。
【００２７】
上記のようにエネルギー障壁ΔＥＣが増大する理由は、以下の通りと考えられる。ｐ側電極とｎ側電極の間に電圧が印加されていない熱平衡状態において、ｎ型電流狭窄層３２の材料としてｎ−ＩｎＰを用いた場合には、エネルギー障壁ΔＥＣは、ＩｎＰのバンドギャップである。一方、ｎ型電流狭窄層３２の材料としてｎ−ＩｎＧａＡｓＰを用いた場合には、エネルギー障壁ΔＥＣは、ＩｎＰのバンドギャップと、ＩｎＰとＩｎＧａＡｓＰのバンドギャップの差の合計である。ｐ側電極５２及びｎ側電極５０の間に、順方向の電圧が印加された場合には、電場エネルギーが最小になるように、伝導帯におけるエネルギー・ポテンシャルは、熱平衡状態から変化する。この場合においても、ｎ型電流狭窄層３２の材料としてｎ−ＩｎＰを用いた場合よりｎ−ＩｎＧａＡｓＰを用いた場合に、ＩｎＰとＩｎＧａＡｓＰのバンドギャップに従い、エネルギー障壁ΔＥＣは増加する。
【００２８】
上記の理由によるエネルギー障壁ΔＥＣの増大は、ｎ型電流狭窄層３２の材料として、ｐ型電流狭窄層３０よりバンドギャップの小さい材料を用いることにより実現することができる。従って、ｎ型電流狭窄層３２には、Ｉｎ１−ｘＧａｘＡｓｙＰ１−ｙの他にも、ｐ型電流狭窄層３０よりバンドギャップの小さい様々な材料（例えば、ＩｎＧａＡｓ）を用いることができる。また、ｎ型電流狭窄層３２としてＩｎ１−ｘＧａｘＡｓｙＰ１−ｙを用いる場合であっても、ｘ及びｙの組成は様々に変更することができる。後述するように、エネルギー障壁ΔＥＣの大きさに直接影響するのは、Ａｓ組成ｙの方であるため、ｘの値はｙの値を決定した後に、これと格子整合するように適宜定めることが好ましい。
【００２９】
図５は、ｎ型電流狭窄層３２としてＩｎ１−ｘＧａｘＡｓｙＰ１−ｙを用いた場合のＡｓ組成ｙと、ｎ型下部クラッド層１２とｐ型電流狭窄層３０との間のエネルギー障壁ΔＥＣの増加量との関係を示すグラフである。縦軸は、Ａｓの組成をｙ＝０とした場合（図４）を基準とする増加量を示している。また、Ｇａ組成ｘは、各Ａｓ組成ｙに対して、ＩｎＰに格子整合するように変化させた。図示するように、Ａｓ組成ｙの値が大きくなるに従い、エネルギー障壁ΔＥＣの増加量も大きくなっている。光半導体素子の動作時に、電子が電流狭窄層のエネルギー障壁を超えて流れるキャリア・オーバーフローの一因は、熱エネルギーと考えられる。そこでキャリア・オーバーフローを抑制するためには、エネルギー障壁ΔＥＣの増加量は、熱エネルギーに相当するｋＴ（ｋ＝ボルツマン定数、Ｔ＝レーザ温度）より大きいことが好ましい。具体的には、ΔＥＣ≧０．０２６ｅＶであることが好ましく、そのためにＡｓ組成ｙは０．１４以上であることが好ましい。図４において、前述のように、Ｇａ組成ｘとＡｓ組成ｙは、ＩｎＰに格子整合するように変化させている。この場合に、Ａｓ組成ｙの増加に従い、Ｉｎ１−ｘＧａｘＡｓｙＰ１−ｙのバンドギャップ・エネルギＥｇが減少する。Ａｓ組成ｙが０から1に変化すると、バンドギャップ・エネルギＥｇは、ＩｎＰ相当の１．３５ｅＶからＩｎＧａＡｓ相当の０．７５ｅＶまで変化する。熱エネルギーによるキャリア・オーバーフローを抑制するためには、Ａｓ組成ｙの０．１４以上で、バンドギャップ・エネルギＥｇが、１．２５ｅＶ以下であることが好ましい。
【００３０】
次に、Ａｓ組成ｙの好ましい上限値について考察する。
【００３１】
図６は、実施例１の変形例に係る光半導体素子におけるバンド構造のシミュレーション結果である。本変形例では、ｎ型電流狭窄層３２の材料としてＩｎＧａＡｓを用いており、その他の条件は図３のシミュレーション条件と同一である。
【００３２】
図６に示すように、価電子帯におけるｎ型電流狭窄層３２及びｐ型電流狭窄層３０のヘテロ界面には、ノッチが発生しており、ｎ型電流狭窄層３２における井戸の底とノッチの先端とで、ポテンシャルの逆転（ΔＥｎ）が生じている。これにより、当該領域において伝導帯は凹、価電子帯は凸となる井戸構造が形成され、注入されたホールと電子が当該領域に局在することで、再結合が生じやすくなっている。その結果、活性層である多重量子井戸層１４への電流注入効率が低下し、光出力が低下してしまう。
【００３３】
図７は、ｎ型電流狭窄層３２としてＩｎ１−ｘＧａｘＡｓｙＰ１−ｙを用いた場合のＡｓ組成ｙと、ｎ型電流狭窄層３２における価電子帯の井戸の深さΔＥｎ（価電子帯の底とノッチの先端とのエネルギー差）との関係を示すグラフである。井戸深さの値が正（ΔＥｎ≧０）の場合に井戸構造が形成される。図７のグラフによれば、Ａｓ組成が０．８３より大きくなるとΔＥｎが正となるため、Ａｓ組成ｙは０．８３以下とすることが好ましい。このときのＩｎ１−ｘＧａｘＡｓｙＰ１−ｙのバンドギャップ・エネルギＥｇとしては、０．８３ｅＶ以上であることが好ましい。
【００３４】
以上のように、実施例１に係る光半導体素子によれば、ｎ型電流狭窄層３２としてｐ型電流狭窄層３０よりバンドギャップの小さい材料を用いることにより、ｐ型電流狭窄層３０とｎ型下部クラッド層１２との間のエネルギー障壁ΔＥＣを増大させることができる。これにより、ｎ型電流狭窄層３２及びｐ型電流狭窄層３０を介して流れるリーク電流を抑制することができるため、活性層である多重量子井戸層１４への電流注入効率の低下を抑制し、光出力の低下を抑制することができる。
【００３５】
エネルギー障壁ΔＥＣを増大させる他の方法としては、ｐ型電流狭窄層３０よりバンドギャップの小さい材料を用いた層（本実施例のｎ型電流狭窄層３２に相当）を、ｐ型電流狭窄層３０とｎ型下部クラッド層１２との間に挿入する構成が考えられる。しかし、この方法では、ｐ型電流狭窄層３０とｎ型下部クラッド層１２との間の伝導帯においてノッチが発生し、当該ノッチの分だけエネルギー障壁ΔＥＣが小さくなってしまう。これに対し、本実施例のように、ｐ型電流狭窄層３０よりバンドギャップの小さい材料を用いた層を、ｐ型電流狭窄層３０からみてｎ型下部クラッド層１２の反対側（ｎ型電流狭窄層３２の位置）に挿入する構成では、ｐ型電流狭窄層３０とｎ型下部クラッド層１２との間の伝導帯においてノッチが発生しない。このため、エネルギー障壁ΔＥＣの減少を抑制することができる。
【００３６】
実施例１に係る光半導体素子において、ｎ型電流狭窄層３２としてＩｎ１−ｘＧａｘＡｓｙＰ１−ｙを用いる場合、エネルギー障壁ΔＥＣの大きさを十分にする観点からは、Ｉｎ１−ｘＧａｘＡｓｙＰ１−ｙのバンドギャップ・エネルギＥｇを１．２５ｅＶ以下とすることが好ましい。また、ｎ型電流狭窄層３２の価電子帯における井戸構造の形成を抑制する観点からは、Ｉｎ１−ｘＧａｘＡｓｙＰ１−ｙのバンドギャップ・エネルギＥｇを０．８３ｅＶ以上とすることが好ましい。従って、Ｉｎ１−ｘＧａｘＡｓｙＰ１−ｙのバンドギャップ・エネルギＥｇは０．８３ｅＶ以上１．２５ｅＶ以下とすることが好ましい。
【００３７】
また、ｎ型電流狭窄層３２は、活性層である多重量子井戸層１４の近傍に位置するため、ｎ型電流狭窄層３２における光吸収量を小さくすることが好ましい。従って、ｎ型電流狭窄層３２におけるバンドギャップ波長は、光半導体素子の発振波長より短くなるようにすることが好ましい。発振波長とは、実施例１における光半導体素子を動作させた場合の発振波長である。これは、たとえばその光半導体素子の仕様で定められる定格の発振波長を採用することもできる。これにより、ｎ型電流狭窄層３２における光吸収を抑制することができる。
【００３８】
また、実施例１では、図１（ｃ）等に示すように、ｐ型電流狭窄層３０及びｎ型電流狭窄層３２の上面における平坦幅が大きくなるように、これらの層を成長させることが好ましい。以下、この点について説明する。
【００３９】
図８は、実施例１の他の変形例に係る光半導体素子の構成を示す図である。図８では、ｐ型電流狭窄層３０の上面が、多重量子井戸層１４の外側に向かって傾斜しており、その他の構成は図２と同様である。このため、ｐ型電流狭窄層３０上に形成されるｎ型電流狭窄層３２においても、上面の平坦部分の割合は少なく、大部分が多重量子井戸層１４の外側に向かって傾斜する構成となっている。
【００４０】
前述のように、実施例１に係る光半導体素子では、ｎ型電流狭窄層３２におけるバンドギャップを調節することにより、リーク電流の抑制を図っている。しかし、斜面上にｎ型電流狭窄層３２を成長させる場合、平坦面上に成長させる場合と成長面方位が異なるものとなるため、ｎ型電流狭窄層３２における組成（例えば、Ｉｎ１−ｘＧａｘＡｓｙＰ１−ｙのｘｙ組成）が異なってしまう。従って、活性層である多重量子井戸層１４の近傍には、ｐ型電流狭窄層３０及びｎ型電流狭窄層３２の斜面を形成しないことが好ましく、例えばｎ型電流狭窄層３２の上面における平坦幅（符号Ｌ）が、多重量子井戸層１４から１０μｍ以上となるようにすることが好ましい。
【００４１】
図９は、上記の好ましい平坦面を形成するための成長条件を示すグラフである。図９（ａ）は、成長温度と平坦幅との関係を示すグラフであり、ｎ型電流狭窄層３２の上面における平坦幅を１０μｍとするためには、成長温度を５４０℃以上５７５℃以下とすることが好ましい。図９（ｂ）は、ｐ型電流狭窄層３０及びｎ型電流狭窄層３２の成長時に添加する塩化メチルの分圧と、上記の平坦幅との関係を示すグラフである。当該グラフより、ｎ型電流狭窄層３２の上面における平坦幅を１０μｍとするためには、塩化メチルの分圧を０．１３ｔｏｒｒ以上とすることが好ましい。
【００４２】
以上のように、ｐ型電流狭窄層３０及びｎ型電流狭窄層３２の成長を好ましい範囲の条件下で行うことにより、ｎ型電流狭窄層３２の組成を予め意図した通りのものとすることが容易となる。
【実施例２】
【００４３】
実施例２は、ｎ型電流狭窄層３２を多層構造とした例である。
【００４４】
図１０は、実施例２に係る光半導体素子の構成を示す断面図である。ｎ型電流狭窄層３２は、ｐ型電流狭窄層３０に比べてバンドギャップが小さいナローギャップ層３２ａと、それ以外の層３２ｂから構成されている。その他の構成は実施例１（図２）と同様である。図１０（ａ）及び図１０（ｂ）は２層構造の例であり、図１０（ａ）ではｐ型電流狭窄層３０に近い側にナローギャップ層３２ａが形成され、図１０（ｂ）ではｐ型電流狭窄層３０から遠い側にナローギャップ層３２ａが形成されている。図１０（ｃ）は３層構造の例であり、ナローギャップ層３２ａがその他の層３２ｂに挟まれる構成となっている。ナローギャップ層３２ａとしては、例えばＩｎ１−ｘＧａｘＡｓｙＰ１−ｙを用いることができ、ｎ型電流狭窄層３２におけるその他の層３２ｂとしては、例えばｎ−ＩｎＰを用いることができる。
【００４５】
図１０に示すように、ｎ型電流狭窄層３２の一部をナローギャップ層３２ａとした場合でも、実施例１と同様に、ｐ型電流狭窄層３０とｎ型下部クラッド層１２との間のエネルギー障壁ΔＥＣを増大させ、リーク電流を抑制することができる。実施例１は、ｎ型電流狭窄層３２の全てをナローギャップ層３２ａとした場合といえるが、実際にはｎ型電流狭窄層３２の少なくとも一部がナローギャップ層３２ａであれば、上記のリーク電流の抑制効果を得ることができる。
【００４６】
図１１は、ｎ型電流狭窄層３２に占めるナローギャップ層３２ａの割合と、エネルギー障壁ΔＥＣの増加率との割合を示すグラフである。図示するように、ナローギャップ層３２ａの割合が２０％以上であれば、エネルギー障壁ΔＥＣの増加率は、ナローギャップ層３２ａの割合が１００％である場合に比べて９割近い値となり、十分な効果を得ることができる。従って、ｎ型電流狭窄層３２に占めるナローギャップ層３２ａの割合は、２０％以上であることが好ましい。
【００４７】
実施例２では、ｎ型電流狭窄層３２の層数を２または３とした例について説明したが、ｎ型電流狭窄層３２の層数はこれ以上の数であってもよい。
【００４８】
実施例１〜２においては、一導電型半導体層、反対導電型電流狭窄層、一導電型電流狭窄層、及び反対導電型半導体層により構成される電流狭窄構造として、ｎ型下部クラッド層１２、ｐ型電流狭窄層３０、ｎ型電流狭窄層３２、及びｐ型上部クラッド層を、基板１０の側からｎｐｎｐの順に積層した構造を例に説明を行った。このうち、実施例１は、一導電型電流狭窄層（ｎ型電流狭窄層３２）の全部をナローギャップ層とした例であり、実施例２は、一導電型電流狭窄層の一部をナローギャップ層とした例である。
【００４９】
上記の電流狭窄構造は、実施例１〜２とは逆の順（ｐｎｐｎ）で、基板１０の側から一導電型半導体層（ｐ）、反対導電型電流狭窄層（ｎ）、一導電型電流狭窄層（ｐ）、及び反対導電型半導体層（ｎ）を積層することにより構成してもよい。この場合、ｐ型の一導電型電流狭窄層の少なくとも一部に、ｎ型の反対導電型電流狭窄層よりバンドギャップの小さいナローギャップ層が含まれるようにすればよい。
【００５０】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５１】
１０      ：基板
１２      ：ｎ型下部クラッド層
１４      ：多重量子井戸層
１６      ：ｐ型上部クラッド層
１８      ：マスク
２０      ：メサストライプ
３０      ：ｐ型電流狭窄層
３２      ：ｎ型電流狭窄層
３２ａ    ：ナローギャップ層
４０      ：ｐ型上部クラッド層
４２      ：コンタクト層
５０      ：ｎ側電極
５２      ：ｐ側電極
【図１】
2013214648.tif 000003
【図２】
2013214648.tif 000004
【図３】
2013214648.tif 000005
【図４】
2013214648.tif 000006
【図５】
2013214648.tif 000007
【図６】
2013214648.tif 000008
【図７】
2013214648.tif 000009
【図８】
2013214648.tif 000010
【図９】
2013214648.tif 000011
【図１０】
2013214648.tif 000012
【図１１】
2013214648.tif 000013