(57)【要約】【課題】成長時間を短縮してスループットを向上することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供する。【解決手段】基板２上に、電子供給層６，１０及びチャネル層８を有する高電子移動度トランジスタ構造層３を形成する工程と、高電子移動度トランジスタ構造層３上に、コレクタ層１４、ベース層１５、エミッタ層１６及びノンアロイ層１８を有するヘテロバイポーラトランジスタ構造層４を形成する工程と、を有するトランジスタ用エピタキシャルウェハの製造方法において、ヘテロバイポーラトランジスタ構造層４を、気相成長法により成長温度４００℃以上６００℃以下で、かつ、一定の成長温度で成長するようにした。【選択図】図１
2013074142.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、電子供給層及びチャネル層を有する高電子移動度トランジスタ構造層を形成する工程と、
前記高電子移動度トランジスタ構造層上に、コレクタ層、ベース層、エミッタ層及びノンアロイ層を有するヘテロバイポーラトランジスタ構造層を形成する工程と、
を有するトランジスタ用エピタキシャルウェハの製造方法において、
前記ヘテロバイポーラトランジスタ構造層を、気相成長法により成長温度４００℃以上６００℃以下で、かつ、一定の成長温度で成長するようにした
ことを特徴とするトランジスタ用エピタキシャルウェハの製造方法。
【請求項２】
前記電子供給層は、Ｓｉをドープしたｎ型ＡｌＧａＡｓ層からなる
請求項１記載のトランジスタ用エピタキシャルウェハの製造方法。
【請求項３】
前記電子供給層のドーパントが、Ｓｉ、Ｓｅ、Ｔｅのいずれかから選択される
請求項１記載のトランジスタ用エピタキシャルウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に高電子移動度トランジスタ構造層を形成する工程と、高電子移動度トランジスタ構造層上にヘテロバイポーラトランジスタ構造層を形成する工程と、を有するトランジスタ用エピタキシャルウェハの製造方法に関するものである。
【背景技術】
【０００２】
通信端末機器用のパワー増幅器等では、化合物半導体を用いて形成されるヘテロバイポーラトランジスタ（Hetero Bipolar Transistor；以下、ＨＢＴという）や高電子移動度トランジスタ（High Electron Mobility Transistor；以下、ＨＥＭＴという）が用いられている。
【０００３】
まず、ヘテロバイポーラトランジスタ（ＨＢＴ）について説明する。
【０００４】
ＨＢＴの動作は、基本的には通常のバイポーラトランジスタ（Bipolar Junction Transistor；以下、ＢＪＴという）と同様である。ｎｐｎ型ＢＪＴでは、エミッタからコレクタに向かって流れる電子量をベース電流（ホール電流）により制御することで、トランジスタとしての動作をさせている。すなわち、ホール電流を増やすことにより、コレクタ電流が増大する。しかし、ホール電流をさらに増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する。
【０００５】
これに対し、エミッタにバンドギャップの大きな半導体材料を用いて構成されるｎｐｎ型ＨＢＴでは、ベース・エミッタ界面に障壁ができ、ホールがエミッタに漏れるのを抑えることができる。これによりＨＢＴでは、電流増幅率を低下させずにコレクタ電流を大きくできる利点を有する。
【０００６】
ＨＢＴの代表的な構造を図４に示す。図４に示すように、ＨＢＴ３１は、半絶縁性ＧａＡｓ基板３２上に、サブコレクタ層３３となるｎ型ＧａＡｓ層を５００ｎｍ、コレクタ層３４となるｎ型ＧａＡｓ層を７００ｎｍ、ベース層３５となるｐ型ＧａＡｓ層を８０ｎｍ、エミッタ層３６となるｎ型ＩｎxＧａ1-xＰ層（ｘ＝０．４８）を４０ｎｍ、エミッタコンタクト層３７となるｎ型ＧａＡｓ層を１００ｎｍ、グレーデッドノンアロイ層３８となるｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０→０．５）を５０ｎｍ、均一組成ノンアロイ層３９となるｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０．５）を５０ｎｍ順に積層したものである。
【０００７】
次に、高電子移動度トランジスタ（ＨＥＭＴ）について説明する。
【０００８】
ＨＥＭＴは、ＩｎＧａＡｓ層をチャネル層とし、チャネル層の両側又は片側に電子供給層を有する。ヘテロ接合ＨＥＭＴは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力かつ高効率動作が可能である。
【０００９】
ＨＥＭＴの代表的な構造を図５に示す。図５に示すように、ＨＥＭＴ４１は、半絶縁性ＧａＡｓ基板４２上に、バッファ層４３となるアンドープＧａＡｓ層、電子供給層４４となるｎ型ＡｌxＧａ1-xＡｓ層、スペーサ層４５となるアンドープＡｌxＧａ1-xＡｓ層、チャネル層４６となるアンドープＩｎxＧａ1-xＡｓ層、スペーサ層４７となるアンドープＡｌxＧａ1-xＡｓ層、電子供給層４８となるｎ型ＡｌxＧａ1-xＡｓ層、キャップ層４９となるｎ型ＧａＡｓ層、を順に積層したものである。
【００１０】
なお、図４において、キャリア濃度を示す表記として、ｎ+、ｎ、ｎ-が使用されているが、これらはキャリア濃度の一例を示すものであり、＋が付いたものは高キャリア濃度で１０18以上、無印が１０17台、−が付いたものは低キャリア濃度で１０14以上１０17未満を表す。また、図４，５におけるｎ−はｎ型、ｐ−はｐ型、ｕｎ−はアンドープであることを意味する。
【００１１】
これらトランジスタは、主に携帯端末の送受信用パワー増幅器に用いられてきたが、近年、音声やテキストデータだけでなく、動画像などの大容量かつ多様な情報を高速で送受信する必要がでてきた。このため、携帯端末の中で最も電力消費が大きい部品である送受信用パワー増幅器にも高性能化が求められ、低電圧で動作し、かつ消費電力を少なくすることが要求されている。これらの要求は、パワー増幅器の効率を上げることにより対応できるが、一般に、増幅器を高効率で動作させた場合には、出力信号の歪が大きくなるという問題がある。出力信号の歪が大きくなると、歪により隣接する通信チャネルへ電波が漏れ出して信号同士が干渉し、送信データが異なった値となってしまう問題が生じる。
【００１２】
そこで、電流駆動能力の高いＨＢＴと、低消費電力かつ高周波雑音特性のよいＨＥＭＴを１つのパワー増幅器モジュールに複数用いることで、出力信号の歪みを抑えると共に消費電力の低減を図り、高い振幅を持つ出力信号が得られるパワー増幅器モジュールとすることが行われている。例えば、図６に示すパワー増幅器モジュール５１では、入力信号を駆動用ＨＢＴ５２により増幅し、その増幅信号を後段の出力用ＨＥＭＴ５３でさらに増幅して、出力信号とするように構成されている。
【００１３】
しかしながら、図６のパワー増幅器モジュール５１のようにＨＢＴ５２とＨＥＭＴ５３とを配線で接続した場合、配線によるＲＣ遅延、素子の発熱が問題となってしまう。
【００１４】
そこで、この配線をなくし、基板上にエピタキシャル成長によりＨＥＭＴを設け、ＨＥＭＴの上にさらにＨＢＴを設けた２段トランジスタ構造（ＢＩ−ＦＥＴ構造）のトランジスタが用いられるようになっている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００６−２２８７８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、上述のようなＢＩ−ＦＥＴ構造のトランジスタ用エピタキシャルウェハを製造する際には、ＨＥＭＴを構成する複数のエピタキシャル層の上に、ＨＢＴを構成する複数のエピタキシャル層を成長させるが、従来方法では、ＨＢＴを構成する複数のエピタキシャル層を成長させる際に、エピタキシャル層毎に成長温度を変更するため、エピタキシャル層を形成する時間に加えて、温度を変更するための時間や、温度を安定させるための時間が別途必要となり、トータルの成長時間が長くなりスループットが低下してしまうという問題があった。
【００１７】
そこで、本発明の目的は、上記課題を解決し、成長時間を短縮してスループットを向上することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
本発明は上記目的を達成するために創案されたものであり、基板上に、電子供給層及びチャネル層を有する高電子移動度トランジスタ構造層を形成する工程と、前記高電子移動度トランジスタ構造層上に、コレクタ層、ベース層、エミッタ層及びノンアロイ層を有するヘテロバイポーラトランジスタ構造層を形成する工程と、を有するトランジスタ用エピタキシャルウェハの製造方法において、前記ヘテロバイポーラトランジスタ構造層を、気相成長法により成長温度４００℃以上６００℃以下で、かつ、一定の成長温度で成長するようにしたトランジスタ用エピタキシャルウェハの製造方法である。
【００１９】
前記電子供給層は、Ｓｉをドープしたｎ型ＡｌＧａＡｓ層からなってもよい。
【００２０】
前記電子供給層のドーパントが、Ｓｉ、Ｓｅ、Ｔｅのいずれかから選択されてもよい。
【発明の効果】
【００２１】
本発明によれば、成長時間を短縮してスループットを向上することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施の形態に係るトランジスタ用エピタキシャルウェハの製造方法で製造するトランジスタ用エピタキシャルウェハの積層構造図である。
【図２】本発明における成長時間と基板温度（成長温度）の関係を示すグラフ図である。
【図３】従来技術における成長時間と基板温度（成長温度）の関係を示すグラフ図である。
【図４】ＨＢＴの積層構造図である。
【図５】ＨＥＭＴの積層構造図である。
【図６】従来のパワー増幅器モジュールの回路図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態を添付図面にしたがって説明する。
【００２４】
図１は、本実施の形態に係るトランジスタ用エピタキシャルウェハの製造方法で製造するトランジスタ用エピタキシャルウェハの積層構造図である。
【００２５】
図１に示すように、トランジスタ用エピタキシャルウェハ１は、ＧａＡｓ基板２上に高電子移動度トランジスタ構造層（以下、ＨＥＭＴ構造層という）３が形成され、ＨＥＭＴ構造層３上にヘテロバイポーラトランジスタ構造層（以下、ＨＢＴ構造層という）４が形成された構造（ＢＩ−ＦＥＴ構造）となっている。なお、図１におけるｎ−はｎ型、ｐ−はｐ型、ｕｎ−はアンドープであることを意味する。
【００２６】
トランジスタ用エピタキシャルウェハ１を製造する際には、まず、半絶縁性のＧａＡｓ基板２上に、エピタキシャル成長により、バッファ層５となるアンドープＡｌxＧａ1-xＡｓ層（ｘ＝０．２８）を５００ｎｍ、電子供給層６となるｎ型ＡｌxＧａ1-xＡｓ層（ｘ＝０．３）を３０ｎｍ、スペーサ層７となるアンドープＡｌxＧａ1-xＡｓ層（ｘ＝０．３）を１０ｎｍ、チャネル層８となるアンドープＩｎxＧａ1-xＡｓ層（ｘ＝０．１８）を１５ｎｍ、スペーサ層９となるアンドープＡｌxＧａ1-xＡｓ層（ｘ＝０．３）を１０ｎｍ、電子供給層１０となるｎ型ＡｌxＧａ1-xＡｓ層（ｘ＝０．４８）を３０ｎｍ、ショットキー層１１となるアンドープＧａＡｓ層を３０ｎｍ、を順に積層することにより、ＨＥＭＴ構造層３を形成する。本実施の形態では、ＨＥＭＴ構造層３を、気相成長法（ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法）により、成長温度６００℃以上７５０℃以下、Ｖ／III比１５０以下の条件で成長した。なお、本明細書において、成長温度とは、成長時のＧａＡｓ基板２の基板温度を意味する。
【００２７】
ＨＥＭＴ構造層３の電子供給層６，１０は、Ｓｉのδドープ層からなる。つまり、電子供給層６，１０はＳｉをドープしたｎ型ＡｌＧａＡｓ層からなる。なお、δドープ層とは局所的にドーパント（ここではＳｉ）が高濃度に含まれた領域であり、図１に示すような縮尺の層として存在していない。つまり、図１では、便宜上各層の縮尺を変更し、トランジスタ用エピタキシャルウェハ１の構造を概略的に示している。ここでは、電子供給層６，１０をｎ型ＡｌＧａＡｓ層としたが、ｎ型ＩｎＧａＰ層とすることも可能である。また、ドーパントとしてＳｉを用いたが、電子供給層６，１０のドーパントは、Ｓｉ、Ｓｅ、Ｔｅのいずれかから選択されるとよい。
【００２８】
ＨＥＭＴ構造層３上（ＨＥＭＴ構造層３とＨＢＴ構造層４との間）には、エピタキシャル成長により、ｎ型ＩｎxＧａ1-xＰ層（ｘ＝０．４８）を１０ｎｍ積層してエッチングストッパ層（ストッパー層）１２を形成する。本実施の形態では、ＨＥＭＴ構造層３の成長温度と同じ、もしくは低い成長温度で、Ａｓ混入濃度を制御したＩｎＧａＰからなるエッチングストッパ層１２を形成した。
【００２９】
その後、エッチングストッパ層１２上に、エピタキシャル成長により、サブコレクタ層１３となるｎ型ＧａＡｓ層を５００ｎｍ、コレクタ層１４となるｎ型ＧａＡｓ層を７００ｎｍ、ベース層１５となるｐ型ＧａＡｓ層を１２０ｎｍ、エミッタ層１６となるｎ型ＩｎxＧａ1-xＰ層（ｘ＝０．４８）を４０ｎｍ、バラスト層１７となるｎ型ＧａＡｓ層を１００ｎｍ順次積層し、バラスト層１７上にノンアロイ層１８を積層して、ＨＢＴ構造層４を形成する。
【００３０】
ノンアロイ層１８は、ｎ型不純物としてＳｅ又はＴｅをドーピングし、成長方向でＩｎ組成を変化させたｎ型ＩｎxＧａ1-xＡｓからなるグレーデッドノンアロイ層１９と、グレーデッドノンアロイ層１９上に形成され、Ｉｎ組成比が０．３〜０．６で一定であるｎ型ＩｎxＧａ1-xＡｓからなる均一組成ノンアロイ層２０と、を有している。
【００３１】
本実施の形態では、グレーデッドノンアロイ層１９を、バラスト層１７から離れるにしたがってＩｎ組成比が０から均一組成ノンアロイ層２０と同じＩｎ組成比まで徐々に変化するようにし、また、ＧａＡｓ基板２の基板温度（成長温度）や、ＧａＡｓ基板２を加熱するヒータの温度を適宜調整することにより、Ｉｎ組成比の傾斜やオートドーピングされる炭素量を調節して、グレーデッドノンアロイ層１９における炭素濃度が３．０×１０18ｃｍ-3以下となるように、ｎ型不純物濃度が１．０×１０18ｃｍ-3以上５．０×１０19ｃｍ-3以下の範囲となるように、５０ｎｍのｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０→０．５）を成長した。
【００３２】
また、本実施の形態では、均一組成ノンアロイ層２０を、Ｉｎ組成比が０．５で一定となるようにし、また、グレーデッドノンアロイ層１９と同様にオートドーピングされる炭素量を調節して、炭素濃度がＳＩＭＳ分析下限値（１．０×１０16ｃｍ-3）以下となるよう、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上５．０×１０19ｃｍ-3以下の範囲となるようにし、５０ｎｍのｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０．５）を成長した。
【００３３】
さて、本実施の形態に係るトランジスタ用エピタキシャルウェハの製造方法では、ＨＢＴ構造層４を、気相成長法（ＭＯＶＰＥ法）により成長温度４００℃以上６００℃以下で、かつ、一定の成長温度で成長するようにした。
【００３４】
ＨＢＴ構造層４を一定の成長温度で成長することにより、図２に示すように、成長温度（＝基板温度）を変更するのは、ＨＥＭＴ構造層３を成長した後、ＨＢＴ構造層４を成長し始める前の１回のみとなり、温度を変更するための時間や、温度を安定させるための時間を短縮することが可能となる。よって、トランジスタ用エピタキシャルウェハ１全体での成長時間（つまりトランジスタ用エピタキシャルウェハ１の製造にかかる時間）を短縮することが可能になる。
【００３５】
これに対して、図３に示すように、エピタキシャル層毎に成長温度（＝基板温度）を変更してＨＢＴ構造層４を成長する場合、成長温度を変更する毎に、温度を変更するための時間と、温度を安定させるための時間が必要となり、トータルの成長時間が長くなる。
【００３６】
図２のように、ＨＥＭＴ構造層３の成長温度を６５０℃、ＨＢＴ構造層４の成長温度を５００℃とした場合（本発明）、および、図３のように、ＨＥＭＴ構造層３の成長温度を６５０℃とし、サブコレクタ層１３を７００℃、コレクタ層１４を６５０℃、ベース層１５を５００℃、エミッタ層１６とバラスト層１７を６００℃、ノンアロイ層を４５０℃の成長温度で成長した場合（従来技術）の両者について、成長したＨＢＴの特性を測定した。測定結果を表１に示す。
【００３７】
【表１】
2013074142.tif 000003
【００３８】
表１に示すように、本発明と従来技術とでは、電流利得β等の各特性にほとんど差がなく、成長温度を一定としても、良好な特性のトランジスタ用エピタキシャルウェハ１が得られることが分かる。
【００３９】
以上説明したように、本実施の形態に係るトランジスタ用エピタキシャルウェハの製造方法では、ＨＢＴ構造層４を、気相成長法により成長温度４００℃以上６００℃以下で、かつ、一定の成長温度で成長している。
【００４０】
従来は、エピタキシャル層毎に成長温度を変更してＨＢＴ構造層を成長していたため、温度を変更するための時間や、温度を安定させるための時間が必要であったが、本発明では、ＨＢＴ構造層４を一定の成長温度で成長することにより、温度を変更するための時間や、温度を安定させるための時間を削減でき、トータルの成長時間を短縮して、スループットを向上することが可能となる。
【００４１】
また、本発明では、ＨＥＭＴ構造層３の上にＨＢＴ構造層４を成長させてＢＩ−ＦＥＴ構造のトランジスタ用エピタキシャルウェハ１を製造しているため、得られたトランジスタ用エピタキシャルウェハ１を素子化することにより、送受信用パワー増幅器として使用する際に、低電圧で動作し、出力信号の歪みを抑え、消費電力を低減でき、かつ、高移動度のトランジスタ素子を実現できる。具体的には、本実施の形態では、ベース抵抗１８０Ω／ｓｑで電流利得７０（１ｋＡ／ｃｍ2）と増幅し、移動度５０００ｃｍ2／Ｖ・ｓ、シートキャリア濃度２．１×１０12ｃｍ-2、ピンチオフ電圧−０．５Ｖと動作するトランジスタ素子を得ることができた。
【００４２】
本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。
【００４３】
例えば、上記実施の形態では、基板として半絶縁性のＧａＡｓ基板２を用いたが、Ｓｉ基板、ＩｎＰ基板に対しても本発明は適用できる。
【００４４】
また、基板上にＨＢＴ構造層４のみを形成してＨＢＴ単体を製造する場合にも、本発明は適用可能である。
【符号の説明】
【００４５】
１  トランジスタ用エピタキシャルウェハ
２  ＧａＡｓ基板（基板）
３  ＨＥＭＴ構造層（高電子移動度トランジスタ構造層）
４  ＨＢＴ構造層（ヘテロバイポーラトランジスタ構造層）
５  バッファ層
６，１０  電子供給層
７，９  スペーサ層
８  チャネル層
１１  ショットキー層
１２  エッチングストッパ層
１３  サブコレクタ層
１４  コレクタ層
１５  ベース層
１６  エミッタ層
１７  バラスト層
１８  ノンアロイ層
１９  グレーデッドノンアロイ層
２０  均一組成ノンアロイ層
【図１】
2013074142.tif 000004
【図２】
2013074142.tif 000005
【図３】
2013074142.tif 000006
【図４】
2013074142.tif 000007
【図５】
2013074142.tif 000008
【図６】
2013074142.tif 000009