(57)【要約】【課題】コストの低減と安定した組立性の両立か可能な半導体装置を提供する。【解決手段】半導体装置は、配線基板と、配線基板の上に第１の接着部材を介して搭載された第１の半導体チップと、前記第１の半導体チップの上に第２の接着部材を介して積層された第２の半導体チップとを含む。第１の接着部材は、絶縁基材の両面に接着層が設けられたダイアッタチフィルムであり、第２の接着部材は接着ペーストである。【選択図】図１
2013214611.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板の上に第１の接着部材を介して搭載された第１の半導体チップと、
前記第１の半導体チップの上に第２の接着部材を介して積層された第２の半導体チップと、を含み、
前記第１の接着部材は絶縁基材の両面に接着層が設けられたダイアッタチフィルムであり、第２の接着部材は接着ペーストであることを特徴とする半導体装置。
【請求項２】
前記第１の半導体チップと前記第２の半導体チップとの間に積層された第３の半導体チップをさらに有し、
前記第３の半導体チップは前記第１の半導体チップ上に第３の接着部材を介して積層され、前記第２の半導体チップは前記第３の半導体チップ上に前記第２の接着部材を介して積層され、
前記第３の接着部材は絶縁基材の両面に接着層が設けられたダイアッタッチフィルムであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の半導体チップと前記第２の半導体チップとの間に積層されたスペーサーをさらに有し、
前記スペーサーは前記第１の半導体チップ上に第３の接着部材を介して積層され、前記第２の半導体チップは前記スペーサー上に前記第２の接着部材を介して積層され、
前記第３の接着部材は絶縁基材の両面に接着層が設けられたダイアッタッチフィルムであることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記配線基板と前記第１の半導体チップとの間に積層された第３の半導体チップをさらに有し、
前記第３の半導体チップは前記配線基板上にフリップチップボディングされ、前記第１の半導体チップは前記第３の半導体チップ上に前記第１の接着部材を介して積層されていることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ＭＣＰ（Multi Chip Package）タイプの半導体装置に関する。
【背景技術】
【０００２】
配線基板上に複数の半導体チップを積層搭載したＭＣＰタイプの半導体装置が知られている。
【０００３】
この種の半導体装置では、積層される半導体チップを相互に固定するため、例えば、絶縁性のシート状部材の両面に接着層を有する接着部材（ダイアッタッチフィルム）が用いられる（例えば、特許文献１参照）。あるいは、ペースト状又はフィルム状の接着剤が用いられる（例えば、特許文献２乃至４参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−０９９６９７号公報
【特許文献２】特開２００３−０７８１０６号公報
【特許文献３】特開２００４−３５６５２９号公報
【特許文献４】特開２００５−１０１３１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ダイアタッチフィルムは、ペースト状接着剤のような流動性を持たず、一定の形状を有しているため、複数の半導体チップを略平行に安定して積層することができるという特徴がある。しかしながら、ダイアタッチフィルムは非常に高価であるという問題点がある。
【０００６】
一方、熱可塑性あるいは熱硬化性の樹脂を主体とするペースト状又はフィルム状の接着剤は、安価であるという特徴がある。
【０００７】
しかしながら、この種の接着剤は、接着工程において流動性を示し、その形状が著しく変化し得る。それゆえ、半導体チップを搭載する際の荷重の偏りや、接着剤の成分の不均一性（例えば、フィラーの径のバラツキ等）、あるいは配線基板上の配線パターンによる表面の凹凸等の影響によって、半導体チップが配線基板に対して傾いた状態で実装される恐れがあるという問題点がある。
【０００８】
下層側の半導体チップの傾きは、上層側の半導体チップの積層を困難にする。また、下層側の半導体チップの傾きは上層側の半導体チップに引き継がれるのみならず、増幅されこともある。そして、半導体チップの傾きは、ワイヤボンディング工程を困難にし、あるいは不可能にする。
【０００９】
このように、ペースト状又はフィルム状の接着剤を用いて複数の半導体チップを積層する半導体装置には、安定的な組立が困難になる恐れがあるという問題点がある。
【課題を解決するための手段】
【００１０】
本発明の一実施の形態に係る半導体装置は、配線基板と、前記配線基板の上に第１の接着部材を介して搭載された第１の半導体チップと、前記第１の半導体チップの上に第２の接着部材を介して積層された第２の半導体チップと、を含み、前記第１の接着部材は絶縁基材の両面に接着層が設けられたダイアッタチフィルムであり、第２の接着部材は接着ペーストであることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、第１の半導体チップをダイアタッチフィルムを用いて配線基板に搭載し、第２の半導体チップを接着ペーストを用いて第１の半導体チップの上に積層するようにしたことで、安定した組立を可能にするとともにコストの削減を実現できる半導体装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】（ａ）は、本発明の第１の実施の形態に係る半導体装置の平面図、（ｂ）は、（ａ）のＡ−Ａ’線断面図である。
【図２】（ａ）〜（ｆ）は、図１の半導体装置の製造工程を説明するための工程図である。
【図３】（ａ）は、本発明の第２の実施の形態に係る半導体装置の平面図、（ｂ）は、（ａ）のＢ−Ｂ’線断面図である。
【図４】（ａ）は、本発明の第３の実施の形態に係る半導体装置の平面図、（ｂ）は、（ａ）のＣ−Ｃ’線断面図である。
【図５】本発明の第４の実施の形態に係る半導体装置の縦断面図である。
【図６】本発明の第５の実施の形態に係る半導体装置の縦断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１４】
図１（ａ）は、本発明の第１の実施の形態に係るＭＣＰタイプの半導体装置１０の概略構成を示す平面図である。理解を容易にするため、封止樹脂の大部分を除去した状態を示している。図１（ｂ）は、図１（ａ）のＡ−Ａ’線断面図である。
【００１５】
図１（ａ）及び（ｂ）に示す半導体装置１０は、配線基板１１と、配線基板１１上に搭載された第１の半導体チップ１２と、第１の半導体チップ１２上に積層された第２の半導体チップ１３と、これら半導体チップ１２，１３を配線基板１１上に封止する封止樹脂１４とを有している。
【００１６】
配線基板１１は、略四角形の板状の絶縁基材１１１と、その両面に形成された配線（図示せず）と、配線及び基材１１１の表面を覆う一対の絶縁膜（ＳＲ：ソルダーレジスト）１１２とを含む。基材１１１の両面に形成された配線は、必要に応じて絶縁基材１１１を貫通するビアを通じて相互に接続される。配線基板１１の一面の周縁近傍には、絶縁膜１１２に形成された複数の開口部１１３の各々から外部に露出する複数の接続パッド１１４が配列形成されている。また、配線基板１１の他面には、半田ボール１５を搭載する複数のランド部１１５が行列配置されている。複数の接続パッド１１４及び複数のランド部１１５は、配線を介して互いに対応するもの同士が接続されている。配線基板１１は、例えば０．２ｍｍ厚程度のガラスエポキシ基板であってよい。
【００１７】
第１の半導体チップ１２は、略長方形の板状で、その一面側に図示しない所定の回路、例えば、メモリ回路が形成されている。また、第１の半導体チップ１２の一面には、その一対の対向する２つの辺、例えば、短辺に沿って複数の電極パッド１２１が配設されている。第１の半導体チップ１２は、配線基板１１の一面のほぼ中央に、第１の接着部材１６を用いて接着固定されている。また、複数の電極パッド１２１は、配線基板１１の対応する接続パッド１１４に、例えばＡｕ等の導電材料からなるワイヤ１７により電気的に接続されている。
【００１８】
第１の接着部材１６は、絶縁性のシート状部材（絶縁基材）の両面に接着層を有する部材、例えばＤＡＦ（ダイアタッチフィルム）である。このように、配線基板１１にＤＡＦを用いて第１の半導体チップ１２を搭載することで、ゲル状のペースト材を接着材として用いた場合のように、荷重の偏りやペースト材の成分の不均一性、あるいは配線基板１１の配線パターンによる表面の凹凸による影響を受けることが無い。これより、第１の半導体チップ１２を、配線基板１１に対し、高い平行度で搭載することができる。
【００１９】
第２の半導体チップ１３は、略四角形の板状で、その一面側に図示しない所定の回路、例えば、ロジック回路が形成されている。また、第２の半導体チップ１３の一面には、その４辺に沿って複数の電極パッド１３１が配設されている。第２の半導体チップ１３は、電極パッド１２１が形成された領域を避けるように、第１の半導体チップ１２の一面のほぼ中央に、第２の接着部材１８を用いて接着固定される。第２の半導体チップ１３は、第１の半導体チップ１２上に積層搭載されたとき、第１の半導体チップ１２の電極パッド１２１を覆い隠すことがないように、そのチップサイズ（平面面積）を第１の半導体チップ１２よりも小さくしてある。複数の電極パッド１２１は、配線基板１１の対応する接続パッド１１４に、例えばＡｕ等の導電材料からなるワイヤ１９により電気的に接続されている。
【００２０】
第２の接着部材１８は、第１の接着部材１６とは異なり、絶縁性樹脂からなる接着ペーストである。接着ペーストを用いることで、ＤＡＦを用いる場合に比べコストを低減することができる。
【００２１】
接着ペーストの塗布領域及び塗布量を制御し、接着ペーストの広がりを抑制することで、第１の半導体チップ１２の電極パッド１２１を接着ペーストで覆うことなく、第２の半導体チップ１３を搭載できる。
【００２２】
ここで、第１の半導体チップ１２の一面は、配線基板１１の一面のような配線パターンによる凹凸がなく平らである。加えて、第２の半導体チップ１３は第１の半導体チップ１２よりチップサイズ（平面的形状サイズ）が小さいので、ゲル状のペースト材を用いた場合の荷重の偏りやペースト材の不均一性の影響も小さい。それゆえ、第２の半導体チップ１３を接着ペーストを用いて、第１の半導体チップ１２上に積層搭載しても、第２の半導体チップ１３が第１の半導体チップ１２に対して傾く可能性は低い。しかも、第１の半導体チップ１２は、第１の接着部材１６により配線基板１１に対して高い平行度で搭載されているので、第２の半導体チップ１３もまた配線基板１１に対して高い平行度で積層搭載される蓋然性が高い。その結果、接着ペーストを用いたことによる組立不良の発生は抑制され、製造歩留まりの低下も抑制される。
【００２３】
尚、第２の半導体チップ１３の電極パッド１３１と配線基板１１の接続パッド１１４とを接続するワイヤ１９は、リバースボンディング（ファーストボンディングを配線基板１１の接続パッド１１４に接続し、セカンドボンディングを半導体チップ１３の電極パッド１３１に接続する方法）により形成してもよい。こうすることで、上層側の半導体チップ１３に接続されるワイヤを低ループ化でき、封止樹脂１４の厚さを低減でき、半導体装置１０を薄型化できる。
【００２４】
次に、図２（ａ）〜（ｆ）を参照して、第１の実施の形態に係る半導体装置１０の製造方法について説明する。
【００２５】
まず、図２（ａ）に示すような配線母基板２０を用意する。配線母基板２０には、複数の製品形成部２１が規定されている。各製品形成部２１には、それぞれ所定の配線や接続パッド等が形成されている。後にダイシングライン２２に沿って切断することで、配線母基板２０は、複数の配線基板１１に分割される。
【００２６】
次に、図２（ｂ）に示すように、用意した配線母基板２０の上に、その他面に第１の接着部材１６が貼り付けられた第１の半導体チップ１２を搭載する。なお、第１の接着部材１６であるＤＡＦは、第１の半導体チップ１２がウエハ状態にあるときにその他面（ウエハの裏面）に貼り付けられ、ウエハを半導体チップに個片化する際に一緒に切断されたものである。
【００２７】
続いて、第１の半導体チップ１２の一面（図では上面）の所定領域に第２の接着部材１８を塗布し、第２の半導体チップ１３を第１の半導体チップ１２の上に積層搭載する。即ち、第２の接着部材１８となるペースト材を、第１の半導体チップの所定領域に所定量塗布する。そして、その塗布されたペースト材の上に第２の半導体チップ１３を載置し、荷重を加えるとともに加熱する。ペースト材は、荷重によってチップ間で広がり、加熱により硬化する。こうして、第２の半導体チップ１３が第１の半導体チップ１２上に接着固定される。
【００２８】
次に、図２（ｃ）に示すように、第１及び第２の半導体チップ１２，１３の電極パッド１２１，１３１と配線母基板２０の対応する接続パッド１１４との間をワイヤ１７、１９により電気的に接続する。この接続は、Ａｕ等の金属ワイヤを用い、図示しないワイヤボンディング装置にて行うことができる。具体的には、溶融によりボールが形成されたワイヤの先端を第１の半導体チップ１２の電極パッド１２１上に超音波熱圧着し、所定のループ形状を描くようにワイヤを引き回した後、ワイヤの後端を対応する接続パッド１１４上に超音波熱圧着する。第２の半導体チップ１３の電極パッド１３１と対応する接続パッド１１４との間も同様に接続する。なお、上述したように、少なくとも第２の半導体チップ１３の電極パッド１３１と対応する接続パッド１１４との間の接続は、リバースボンディングにより行ってもよい。
【００２９】
次に、図２（ｄ）に示すように、一括モールドにより、配線母基板２０の一面上に封止樹脂１４を形成し、第１及び第２の半導体チップ１２，１３をワイヤ１７，１９とともに封止する。この封止には、例えば、トランスファーモールド装置を用いることができる。具体的には、半導体チップ１２，１３を搭載した配線母基板２０を、図示しないトランスファモールド装置の成形金型である上型と下型により形成されるキャビティ内に配置し、そのキャビティ内に熱硬化性のエポキシ樹脂を圧入し熱硬化させる。
【００３０】
次に、図２（ｅ）に示すように、成形金型から取り出した配線母基板２０の他面のランド部１１５に半田ボール１５を搭載する。半田ボール１５の搭載は、配線母基板２０のランド部１１５の配置に合わせて複数の吸着孔が形成された図示しない吸着機構を用いる。吸着機構にて複数の半田ボール１５を吸着孔に保持し、保持されたボール１５にフラックスを転写形成し、配線母基板２０のランド１１５に一括搭載する。ボール搭載後、リフローすることで半田ボール１５はランド部１１５に接続固定される。半田ボール１５は、半導体装置１０の外部端子として機能する。
【００３１】
最後に、図２（ｆ）に示すように、ダイシングライン２２に沿って配線母基板２０を封止樹脂１４とともに切断（ダイシング）し、半導体装置１０を分離・個片化する。ダイシングは、封止樹脂１４を図示しないダイシングテープに貼り付けて、ダイシングテープにて配線母基板２０を支持させ、図示しないダイシングブレードにより縦横にダイシングライン２２に沿って配線母基板２０及び封止樹脂１４を切断することにより行う。個片化完了後、ダイシングテープからピックアップすることで、図１（ａ）及び（ｂ）に示すような半導体装置１０が得られる。
【００３２】
以上のように、本実施の形態に係る半導体装置の製造では、第１の半導体チップ１２を配線基板１１上に搭載するためにＤＡＦを用い、第１の半導体チップ１２上に第２の半導体チップ１３を積層搭載するためにペースト材を用いる。これにより、第１及び第２の半導体チップ１２，１３の両者の配線基板１１に対する平行度を良好にでき、安定的な組立性を確保すると共に、組立コストを低減することができる。また、安定的な組立性を確保できるため、製造歩留を向上できる。
【００３３】
次に、図３（ａ）及び（ｂ）を参照して、本発明の第２の実施の形態に係る半導体装置について説明する。なお、第１の実施の形態と同一のものには同一番号を付し、その説明を省略する。
【００３４】
図３（ａ）は、本実施の形態に係るＭＣＰタイプの半導体装置１０−１の概略構成を示す平面図、図３（ｂ）はそのＢ−Ｂ’線断面図である。
【００３５】
半導体装置１０−１の基本構成は、図１の半導体装置１０と同様である。即ち、半導体装置１０−１においても、第１の半導体チップ１２が第１の接着部材１６を介して配線基板１１−１に搭載され、第２の半導体チップ１３が第２の接着部材１８を介して第１の半導体チップ１２に積層搭載されている。
【００３６】
第１の実施の形態と異なる点は、第２の実施の形態では、第２の半導体チップ１３−１が第１の半導体チップ１２と同一の形状を有している点である。即ち、第２の半導体チップ１３−１は、略長方形の板状であり、対向する２つの辺に沿って複数の電極パッドが配設されている。第２の半導体チップ１３−１に含まれる内部回路は、第１の半導体チップ１２と同じであってもよいし、異なっていてもよい。
【００３７】
第２の半導体チップ１３−１は、図３（ａ）に示すように、第１の半導体チップ１２に対して９０°回転させた状態で、かつ第１の半導体チップ１２の電極パッド１２１が形成された領域を避けて、第１の半導体チップ１２の上に配置され、第２の接着部材１８である接着ペーストを用いて接着固定される。
【００３８】
配線基板１１−１は、第２の半導体チップ１３−１に対応するように配線や接続パッド１１４の数や位置が変更されている。
【００３９】
本実施の形態においても、第１の接着部材１６としてＤＡＦを用い、第２の接着部材１８を介してペースト材を用いることで、第１の実施の形態と同様の効果が得られる。
【００４０】
また、本実施の形態では、第２の半導体チップ１３−１のオーバーハング部（第１の半導体チップ１２の縁より外側に突出する部分）の下面（配線基板１１−１に対向する面）に接着部材が存在しない。これにより、第２の半導体チップ１３−１と配線基板１１−１との間の隙間を、ＤＡＦを用いた場合と比べて、大きくすることができる。ＤＡＦを用いた場合には、第２の半導体チップ１３−１の下面全体にＤＡＦが設けられるためである。第２の半導体チップ１３−１と配線基板１１−１との間の隙間を大きくできるので、封止樹脂１４の充填性を向上でき、第２の半導体チップ１３−１のオーバーハング部下でのボイドの発生を抑制できる。これにより半導体装置１０−１の信頼性を向上できる。
【００４１】
次に、図４（ａ）及び（ｂ）を参照して、本発明の第３の実施の形態に係る半導体装置について説明する。なお、第１の実施の形態と同一のものには同一番号を付し、その説明を省略する。
【００４２】
図４（ａ）は、本実施の形態に係るＭＣＰタイプの半導体装置１０−２の概略構成を示す平面図、図４（ｂ）はそのＣ−Ｃ’線断面図である。
【００４３】
半導体装置１０−２は、第１の半導体チップ１２と第２の半導体チップ１３との間に第３の半導体チップ４１が配置されている点で、第１の実施の形態に係る半導体装置１０と異なっている。
【００４４】
第３の半導体チップ４１は、第１の半導体チップ１２と同一の形状を有している。即ち、第３の半導体チップ４１は、略長方形の板状であり、対向する２つの辺に沿って複数の電極パッドが配設されている。第３の半導体チップ４１に含まる内部回路は、第１の半導体チップ１２と同じであってもよいし、異なっていてもよい。ここでは、第１及び第３の半導体チップ１２，１３がメモリチップであり、第２の半導体チップ４１がロジックチップであることを想定している。
【００４５】
第３の半導体チップ４１は、図４（ａ）に示すように、第１の半導体チップ１２に対して９０°回転させた状態で、かつ第１の半導体チップ１２の電極パッド１２１が形成された領域を避けて、第１の半導体チップ１２の上に配置され、第３の接着部材４２であるＤＡＦにより接着固定されている。
【００４６】
第２の半導体チップ１３は、第３の半導体チップ４１の上に配置され、第２の接着部材１８である接着ペーストを用いて接着固定される。
【００４７】
配線基板１１−２は、第３の半導体チップ４１の存在に対応するように配線や接続パッド１１４の数や位置が変更されている。
【００４８】
本実施の形態に係る半導体装置１０−２では、第３の半導体チップ４１が第３の接着部材４２であるＤＡＦを介して第１の半導体チップ１２上に積層される。このため、第３の半導体チップ４１を第１の半導体チップ１２と同様に配線基板１１−２に対して高い平行度で積層搭載することができる。よって、第１の実施の形態と同様の効果が得られる。
【００４９】
本実施の形態では、第１の半導体チップ１２と第２の半導体チップ１３との間に積層される第３の半導体チップ４１が１つの場合について説明したが、２以上の第３の半導体チップを積層することもできる。これにより、半導体装置の大容量化あるいは高機能化を実現することができる。
【００５０】
第１の半導体チップ１２と第２の半導体チップ１３との間に積層される第３の半導体チップ４１の数が２以上であっても、これらの半導体チップを第３の接着部材４２であるＤＡＦを用い接着固定することにより、同様な効果が得られる。
【００５１】
次に、図５を参照して、本発明の第４の実施の形態に係る半導体装置について説明する。なお、第１の実施の形態と同一のものには同一番号を付し、その説明を省略する。
【００５２】
図５は、本実施の形態に係るＭＣＰタイプの半導体装置１０−３の概略構成を示す断面図です。
【００５３】
半導体装置１０−３は、第２の半導体チップ１３−２が第１の半導体チップ１２と同一の形状を有し、また、同一の向きとなるよう積層されている点で、第１の実施の形態に係る半導体装置１０と異なっている。この構成を実現するため、第１の半導体チップ１２と第２の半導体チップ１３−２との間には、スペーサー５１が設けられている。
【００５４】
スペーサー５１は、例えば、シリコン基板を用いて形成される。スペーサー５１は、第１の半導体チップ１２上の電極パッド１２１が形成された領域以外の領域に搭載されるよう、第１の実施の形態における第２の半導体チップ１３−２と同程度のサイズを持つ。スペーサー５１は、第３の接着部材５２であるＤＡＦを用いて第１の半導体チップ１２上に接着固定される。
【００５５】
第２の半導体チップ１３−２は、スペーサー５１上に第２の接着部材１８を介して積層搭載される。
【００５６】
配線基板１１−３は、第２の半導体チップ１３−２に対応するように配線や接続パッド１１４の数や位置が変更されている。
【００５７】
本実施の形態においても、第１の半導体チップ１２とスペーサ−５１とがそれぞれ第１及び第３の接着部材１６，５２であるＤＡＦを用いて搭載され、第２の半導体チップ１３−２が第２の接着部材１８であるペースト材を用いて搭載されているため、第１の実施の形態と同様の効果が得られる。
【００５８】
さらに本実施の形態では、第１の半導体チップ１２と第２の半導体チップ１３−２とが同一のメモリチップである場合に、機能的に同じ電極パッドが積層方向に重なるように配置される。これにより、第１の半導体チップ１２の電極パッドに対応する配線基板１１−３の接続パッド１１４と、第２の半導体チップ１３−２の電極パッドに対応する配線基板１１−３の接続パッド１１４の、少なくとも一部を共通化することができる。これにより、配線基板１１−３の配線等を簡略化することができる。
【００５９】
次に、図６を参照して、本発明の第４の実施の形態に係る半導体装置について説明する。なお、第１の実施の形態と同一のものには同一番号を付し、その説明を省略する。
【００６０】
図６は、本実施の形態に係るＭＣＰタイプの半導体装置１０−４の概略構成を示す断面図である。
【００６１】
半導体装置１０−４は、配線基板１１−４と第１の半導体チップ１２との間に第３の半導体チップ６１が配置されている点で、第１の実施の形態に係る半導体装置１０と異なっている。
【００６２】
第３の半導体チップ６１は、配線基板１１−４上にフィリップチップボンディングにより搭載される。即ち、第３の半導体チップ６１は、バンプ電極６２を介して配線基板１１−４に接続固定される。第３の半導体チップ６１のチップサイズ（平面的形状サイズ）は、第１の半導体チップ１２と同じか、それより小さい。第３の半導体チップ６１が小さすぎると、第１の半導体チップを安定して搭載することができない。第３の半導体チップ６１と配線基板１１−４との間にはアンダーフィル６３が充填されている。
【００６３】
第１の半導体チップ１２は、第３の半導体チップ６１の上に配置され、第１の接着部材１６であるＤＡＦを用いて接着固定される。
【００６４】
配線基板１１−４は、第３の半導体チップ６１の存在に対応するように配線や接続パッド１１４の数や位置が変更されている。
【００６５】
本実施の形態においても、フリップチップ実装された第３の半導体チップ６１が配線基板１１−４に対して所定の平行度を有していれば、第１の実施の形態と同様の効果が得られる。
【００６６】
以上、本発明についていくつかの実施の形態に即して説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６７】
例えば、上記実施の形態では、配線基板としてガラスエポキシ基板を用いる例を示したが、ポリイミド基材を含むフレキシブル配線基板やセラミック基材を含む配線基板を用いてもよい。
【００６８】
また上記実施の形態では、２つのメモリチップ、或いはメモリチップとロジックチップを積層したＭＣＰタイプの半導体装置について説明したが、本発明はこれらの例に限らず、どのような組合せの半導体チップに適用してもよい。
【００６９】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００７０】
「付記１」
配線基板と、
前記配線基板の上に第１の接着部材を介して搭載された第１の半導体チップと、
前記第１の半導体チップの上に第２の接着部材を介して積層された第２の半導体チップと、を含み、
前記第１の接着部材は絶縁基材の両面に接着層が設けられたダイアッタチフィルムであり、第２の接着部材は接着ペーストであることを特徴とする半導体装置。
【００７１】
「付記２」
前記第１の半導体チップと前記第２の半導体チップとの間に積層された第３の半導体チップをさらに有し、
前記第３の半導体チップは前記第１の半導体チップ上に第３の接着部材を介して積層され、前記第２の半導体チップは前記第３の半導体チップ上に前記第２の接着部材を介して積層され、
前記第３の接着部材は絶縁基材の両面に接着層が設けられたダイアッタッチフィルムであることを特徴とする付記１記載の半導体装置。
【００７２】
「付記３」
前記第１の半導体チップと前記第２の半導体チップとの間に積層されたスペーサーをさらに有し、
前記スペーサーは前記第１の半導体チップ上に第３の接着部材を介して積層され、前記第２の半導体チップは前記スペーサー上に前記第２の接着部材を介して積層され、
前記第３の接着部材は絶縁基材の両面に接着層が設けられたダイアッタッチフィルムであることを特徴とする付記１記載の半導体装置。
【００７３】
「付記４」
前記配線基板と前記第１の半導体チップとの間に積層された第３の半導体チップをさらに有し、
前記第３の半導体チップは前記配線基板上にフリップチップボディングされ、前記第１の半導体チップは前記第３の半導体チップ上に前記第１の接着部材を介して積層されていることを特徴とする付記１記載の半導体装置。
【００７４】
「付記５」
前記第１の半導体チップは、その一面に電極パッド形成領域を有し、
前記第２の半導体チップは、前記一面であって前記電極パッド形成領域以外の領域に積層されていることを特徴とする付記１に記載の半導体装置。
【００７５】
「付記６」
前記第１の半導体チップは、その一面に電極パッド形成領域を有し、
前記第３の半導体チップは、前記一面であって前記電極パッド形成領域以外の領域に積層されていることを特徴とする付記２又は４に記載の半導体装置。
【００７６】
「付記７」
前記第１の半導体チップは、その一面に電極パッド形成領域を有し、
前記スペーサーは、前記一面であって前記電極パッド形成領域以外の領域に積層されていることを特徴とする付記３に記載の半導体装置。
【００７７】
「付記８」
前記第２の半導体チップの平面的サイズが前記第１の半導体チップの平面的形状サイズよりも小さいことを特徴とする付記５に記載の半導体装置。
【００７８】
「付記９」
前記第３の半導体チップの平面的サイズが前記第１の半導体チップの平面的形状サイズよりも小さいことを特徴とする付記６に記載の半導体装置。
【００７９】
「付記１０」
前記スペーサーの平面的サイズが前記第１の半導体チップの平面的形状サイズよりも小さいことを特徴とする付記７に記載の半導体装置。
【００８０】
「付記１１」
前記第１の半導体チップと前記第２の半導体チップは、それぞれ長方形の板状に形成され、長手方向が互いに交差するように積層されていることを特徴とする付記５に記載の半導体装置。
【００８１】
「付記１２」
前記第１の半導体チップと前記第３の半導体チップは、それぞれ長方形の板状に形成され、長手方向が互いに交差するように積層されていることを特徴とする付記６に記載の半導体装置。
【００８２】
「付記１３」
配線基板と、
前記配線基板上に積層された複数の半導体チップとを含み、
前記複数の半導体チップのうち最上層の半導体チップはペースト状接着部材を用い、残りの半導体チップは絶縁基材を含むフィルム状接着部材を用いて、それぞれ下層側に接着されていることを特徴とする半導体装置。
【００８３】
「付記１４」
前記複数の半導体チップ同士の間にそれぞれスペーサーを有し、前記スペーサーは、前記フィルム状接着部材を用いて下層側に接着されていることを特徴とする付記１３に記載の半導体装置。
【００８４】
「付記１５」
前記複数の半導体チップは、３個以上の半導体チップであって、最下層の半導体チップは、前記フィルム状接着剤を用いる代わりに前記配線基板にフリップチップ接続されていることを特徴とする付記１３に記載の半導体装置。
【００８５】
「付記１６」
前記複数の半導体チップは、より上層側に位置する半導体チップほど平面的サイズが小さいことを特徴とする付記１３に記載の半導体装置。
【００８６】
「付記１７」
前記複数の半導体チップは、それぞれ長方形の板状に形成されており、その長手方向が交差するように交互に積層されていることを特徴とする付記１３に記載の半導体装置。
【００８７】
「付記１８」
前記複数の半導体チップと前記配線基板との間がワイヤーボンディングにより電気的に接続されていることを特徴とする付記１３乃至１７のいずれか一つに記載の半導体装置。
【００８８】
「付記１９」
前記複数の半導体チップが樹脂を用いて前記配線基板上に封止されていることを特徴とする付記１３乃至１８のいずれか一つに記載の半導体装置。
【符号の説明】
【００８９】
１０，１０−１，１０−２，１０−３，１０−４    半導体装置
１１，１１−１，１１−２，１１−３，１１−４    配線基板
１２    第１の半導体チップ
１３，１３−１，１３−２    第２の半導体チップ
１４    封止樹脂
１５    半田ボール
１６    第１の接着部材
１７    ワイヤ
１８    第２の接着部材
１９    ワイヤ
２０    配線母基板
２１    製品形成部
２２    ダイシングライン
４１，６１    第３の半導体チップ
４２，５２    第３の接着部材
５１    スペーサー
６２    バンプ電極
６３    アンダーフィル
１１１    絶縁基材
１１２    絶縁膜
１１３    開口部
１１４    接続パッド
１１５    ランド部
１２１    電極パッド
１３１    電極パッド
【図１】
2013214611.tif 000003
【図２】
2013214611.tif 000004
【図３】
2013214611.tif 000005
【図４】
2013214611.tif 000006
【図５】
2013214611.tif 000007
【図６】
2013214611.tif 000008