(57)【要約】      （修正有）【課題】能動素子において、被評価絶縁膜が半導体素子に与える影響を容易に評価する方法および評価に用いるテスト素子を提供する。【解決手段】テスト素子において、動作閾値測定とストレス電圧印加を繰り返し、閾値の時間変化特性を取得する。動作閾値測定は、ソースとドレインの間に電圧（３Ｖ）を印加しながら、ゲート電圧を変化（０〜１００Ｖ）させ、電流が流れ始める閾値電圧を求めることにより行う。ストレス電圧印加は、ゲート電極に高電圧（１６０Ｖ）を所定時間継続して印加することによりおこなう。材料ごとの時間変化特性を比較し、絶縁膜を評価する。一般に、時間経過による影響が少ないほど、安定的な優れた材料であると評価できる。【選択図】図２
2013125870.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料からなる基板上に、素子分離用酸化膜を介して、ソースとドレインが形成され、該ソースとドレインの同層以上に被評価絶縁膜が形成され、該被評価絶縁膜の同層以上にゲート電極が設けられたテスト素子を用いた絶縁膜評価方法であって、
前記ゲート電極に印加する電圧を変化させ、ソースドレイン間に流れる電流が所定値以上になる電圧を閾値として測定する閾値測定ステップと、
前記閾値測定ステップの前に、所定時間、前記ゲート電極に一定電圧を印加するストレス電圧印加ステップと、
前記ストレス電圧印加ステップにおける電圧印加が閾値に及ぼす影響を被評価絶縁膜の特性として評価する評価ステップと
を備えることを特徴とする絶縁膜評価方法。
【請求項２】
前記ストレス電圧印加ステップと前記閾値測定ステップとを交互に繰り返し、前記閾値の時間変化を取得する時間変化特性取得ステップ
をさらに備え、
前記評価ステップにおいて、前記時間変化特性に基づいて評価する
ことを特徴とする請求項１記載の絶縁膜評価方法。
【請求項３】
前記被評価絶縁膜の材料が異なる複数のテスト素子を製作するテスト素子製作ステップと、
をさらに備え、
前記評価ステップにおいて、材料ごとの特性を比較する
ことを特徴とする請求項１および２記載の絶縁膜評価方法。
【請求項４】
請求項１乃至３記載の絶縁膜評価方法に用いるテスト素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子に用いる絶縁膜の評価方法および評価に用いるテスト素子に関する。
【背景技術】
【０００２】
半導体装置の革新的な高性能化を推進するためには、新しい材料の開発が不可欠である。新規に開発された材料は、それが優れたものであるか否かの評価が不可欠である。このような評価は各種の方法を用いて行われるが、その評価方法は、実際に1層あるいは多層配線構造を試作して、配線間の容量や耐圧特性を測定して評価する方法がよく知られている。
【０００３】
半導体装置において、その構成上、絶縁膜の電気的特性が半導体装置の特性に与える影響は大きく、最終的には、半導体素子に対する影響を確認しなければ実用化はおぼつかない。特に、半導体装置の高性能化に伴い、配線部分の遅延を防止するために、層間絶縁膜の低誘電率化が求められている。そのために、これまでにない新材料による層間絶縁膜が必須となっている。しかし、その材料候補は膨大であり、各材料の特性を迅速に評価し、最適な材料を選択することは難しい。そこで、なるべく費用や時間をかけず、絶縁膜を構成する材料の特性を容易に評価する方法が求められている。
【０００４】
絶縁膜評価方法の一例として、非特許文献１には、多層配線構造のみを用いて、層間絶縁膜を構成する材料の誘電率や絶縁耐圧やリーク電流値等を測定し、その測定結果から材料を評価することが可能であることが示唆されている。
【０００５】
ところで、通常の半導体装置の製造プロセスにおいて、意図せず寄生ＭＯＳトランジスタが生じることがある。寄生ＭＯＳトランジスタは所期の動作を妨害する。そのため、寄生ＭＯＳトランジスタの動作閾値を高く設定して、寄生ＭＯＳトランジスタが動作しないようにしている。
【先行技術文献】
【特許文献】
【０００６】
【非特許文献１】滝本嘉夫、「TEGから学ぶ半導体評価の基礎」、電子材料、Vol.47, No.6, pp.89-95,2008.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
非特許文献１記載の従来技術は、受動素子にかかるものであり、その構造にトランジスタやダイオードの様な能動素子を有していないので、絶縁膜を構成する材料が半導体素子の電気的特性に与える影響を評価することは出来ない。
【０００８】
なお、上述の通り、評価材料毎に実際に半導体装置を試作する事は、費用や時間の点で実行が困難である。
【０００９】
本発明は上記課題を解決しようとするものであり、ダイオードやトランジスタのような能動素子において、被評価絶縁膜が半導体素子に与える影響を容易に評価する方法および評価に用いるテスト素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明にかかる絶縁膜評価方法は、半導体材料からなる基板上に、素子分離用酸化膜を介して、ソースとドレインが形成され、該ソースとドレインの同層以上に被評価絶縁膜が形成され、該被評価絶縁膜の同層以上にゲート電極が設けられたテスト素子を用いた絶縁膜評価方法であって、前記ゲート電極に印加する電圧を変化させ、ソースドレイン間に流れる電流が所定値以上になる電圧を閾値として測定する閾値測定ステップと、前記閾値測定ステップの前に、所定時間、前記ゲート電極に一定電圧を印加するストレス電圧印加ステップと、前記ストレス電圧印加ステップにおける電圧印加が閾値に及ぼす影響を被評価絶縁膜の特性として評価する評価ステップとを備える。
【００１１】
本願発明のテスト素子は、意図的に寄生ＭＯＳトランジスタを製作するものである。通常の素子に比べ、被評価絶縁膜の厚さを厚くして、被評価絶縁膜の影響が大きくなるようにしている。ゲート電極に高電圧のストレスを印加することにより、ストレス電圧印加が解除されても影響は残り、閾値は低下する。閾値低下具合を被評価絶縁膜の特性として評価する。一般に、影響が少ないほど、安定的な優れた材料であると評価できる。
【００１２】
このように、テスト素子により容易に安定した精度の良い測定ができる。テスト素子は容易に製作できる。
【００１３】
さらに好ましくは、前記ストレス電圧印加ステップと前記閾値測定ステップとを交互に繰り返し、前記閾値の時間変化を取得する時間変化特性取得ステップをさらに備え、前記評価ステップにおいて、前記時間変化特性に基づいて評価する。
【００１４】
ストレス電圧印加ステップと閾値測定ステップとを交互に繰り返すことにより、印加累積時間による閾値変化を得ることができる。これにより、より詳細にストレス電圧印加が閾値に及ぼす影響を得ることができる。
【００１５】
さらに好ましくは、前記被評価絶縁膜の材料が異なる複数のテスト素子を製作するテスト素子製作ステップと、をさらに備え、前記評価ステップにおいて、材料ごとの特性を比較する。
【００１６】
例えば、既知材料で絶縁膜を形成したテスト素子と、新規材料で絶縁膜を形成したテスト素子とを製作し、両者の電気的特性（時間変化特性）を比較し、新規材料が既知材料より安定的な優れた材料であるかを評価できる。
【発明の効果】
【００１７】
能動素子において、被評価絶縁膜が半導体素子に与える影響を容易に評価できる。
【図面の簡単な説明】
【００１８】
【図１】テスト素子の断面図である（第１実施形態）。
【図２】テスト素子の動作を説明する図である（動作閾値測定）。
【図３】テスト素子の動作を説明する図である（ストレス電圧印加）。
【図４】ストレス評価テストの手順を示すフロー図である。
【図５】材料ごとの時間変化特性を比較する図である。
【図６】従来技術の一例に係るテスト素子の断面図である。
【図７】テスト素子の断面図である（変形例）。
【図８】テスト素子の断面図である（第２実施形態）。
【図９】テスト素子の断面図である（変形例）。
【発明を実施するための形態】
【００１９】
本発明の実施形態に関して図に基づいて説明する。
【００２０】
＜第１実施形態＞
〜構成〜
図１は第１実施形態にかかるテスト素子の断面図である。
【００２１】
テスト素子は、Ｐ型Ｓｉ基板１１と、Ｐ‐ｗｅｌｌ領域１２と、Ｎ型拡散層１３，１４と、シリサイド層１７，１８と、金属配線２１，２２，４０と、酸化膜３１，３２と、保護膜３３と、絶縁膜３４，３５，３６とを備えている。
【００２２】
Ｐ型Ｓｉ基板１１にはＰ‐ｗｅｌｌ領域１２が形成され、その上にＮ型拡散層１３，１４が形成される。Ｎ型拡散層１３，１４の表面は高濃度不純物を含むＮ＋層１５，１６となっており、シリサイド層１７，１８（ＮｉＳｉ）との間にオーミック接触を形成している。Ｐ型Ｓｉ基板１１の表面には素子分離用の厚い酸化膜３１，３２（ＳｉＯ２）とが形成されている。酸化膜３１，３２の上に保護膜３３（Ｐ−ＳｉＯ）が形成され、保護膜３３にはコンタクト孔２５，２６が形成され、コンタクト孔２５，２６には高融点金属（Ｗ）が埋め込まれ、下層のシリサイド層１７，１８と上層の金属配線２１，２２をそれぞれ電気的に接続している。これにより、ソースとドレインが形成される。
【００２３】
保護膜３３の上には多層配線構造が形成される。金属配線２１，２２（Ｃｕ）が配置される絶縁膜３４と、金属配線４０（Ｃｕ）が配置される絶縁膜３６の２層配線となっており、絶縁膜３４と絶縁膜３６との間に絶縁膜３５が設けられ、３層の層間膜が形成されている。通常の素子に比べ、絶縁膜３４，３５，３６の厚さを厚くして、絶縁膜の影響が大きくなるようにしている。
【００２４】
本実施形態においては、ゲート電極４０の電極幅Ｌｍと酸化膜３１の幅Ｌｇの関係が、Ｌｍ＜Ｌｇとなっている。
【００２５】
〜動作〜
図２および図３は、本実施形態に係るテスト素子の動作を説明する図である。テスト素子の動作として、主に動作閾値測定（図２参照）とストレス電圧印加（図３参照）がある。
【００２６】
動作閾値測定にかかる動作の一例について説明する。ソースとドレインの間に電圧を印加する（例えば３Ｖ）。ゲート電極４０に電圧を印加しなければ、ソースとドレインの間に電流は流れない。ＳＭＵ（ソースメジャーユニット）を用いて、ゲート電極４０に印加する電圧を変化させる（たとえば、０〜１００Ｖ）。ゲート電圧が低いときは、ソースとドレインの間に電流は流れないが、ゲート電圧がある値を超えると、チャネルが形成されソースとドレインの間に電流が流れ始める。さらにゲート電圧が高くなるとソースとドレインの間に流れる電流も増加する。電流値はＳＭＵを用いて測定する。このようにＩ‐Ｖ特性を測定する。
【００２７】
この時、微小な電流値（例えば１０ｎＡ）を設定しておき、設定電流値を超えたときの印加電圧を動作閾値（Ｖｔ）として取得する。
【００２８】
ストレス電圧印加にかかる動作の一例について説明する。ソースとドレインの間に電圧を印加しない状態で、ゲート電極４０に高電圧（例えば１６０Ｖ）を印加し、この状態を所定時間継続する。一般に、ストレス電圧印加した時間に応じて、テスト素子に電荷が注入される。その後、ストレス電圧印加が解除されても、その影響は残るものと推測される。
【００２９】
本実施形態においては、動作閾値測定およびストレス電圧印加とも周囲温度３０℃にておこなう。より短時間で結果を得たい場合には、周囲温度をより高くしてもよい。高温下では、ストレス電圧印加による影響が加速される。動作閾値測定およびストレス電圧印加とも高温下で行う場合と、ストレス電圧印加のみ高温下で行う場合があり、状況に応じて選択する。トランジスタの温度特性が余り変化しない１００℃〜１５０℃程度の周囲温度下では、動作閾値測定およびストレス電圧印加とも高温下で行うのが適している。測定のために室温に戻すのに時間を要するためである。一方、２００℃以上の高温下あるいは数１０時間以上の長時間のストレス電圧を印加する場合には、ストレス電圧印加のみ高温下で行う。
【００３０】
〜評価方法〜
本実施形態に係るテスト素子を用いた絶縁膜評価方法の一例ついて説明する。ここでは、保護膜３３の材料特性は既知なものとし、絶縁膜３４，３５，３６を同じ材料で形成する。
【００３１】
図４は、ストレス評価テストの手順を示すフロー図である。ストレス評価は、動作閾値測定とストレス電圧印加を交互に繰り返し、動作閾値の時間変化を取得することによりおこなう。
【００３２】
まず、ストレス電圧を印加しない状態で動作閾値Ｖｔ０を測定する（ステップ１）。
【００３３】
その後、所定時間（例えば１０００秒間）ストレス電圧を印加し（ステップ２）、ストレス電圧印加を解除し、動作閾値Ｖｔ１を測定する（ステップ３）。
【００３４】
ついで、所定時間（例えば２０００秒間）ストレス電圧を印加し（ステップ４）、ストレス電圧印加を解除し、動作閾値Ｖｔ２を測定し（ステップ５）、所定時間（例えば５０００秒間）ストレス電圧を印加し（ステップ６）、ストレス電圧印加を解除し、動作閾値Ｖｔ３を測定し（ステップ７）、所定時間（例えば１００００秒間）ストレス電圧を印加し（ステップ８）、ストレス電圧印加を解除し、動作閾値Ｖｔ４を測定する（ステップ９）。
【００３５】
これにより累積時間１８０００秒間における動作閾値の時間変化特性（Ｖｔ０→Ｖｔ１→Ｖｔ２→Ｖｔ３→Ｖｔ４）が得られる（図５参照）。
【００３６】
本実施形態の絶縁膜評価方法では、材料ごとの時間変化特性を比較する。
【００３７】
まず、新材料Ａで絶縁膜３４，３５，３６を形成したテスト素子（以下、材料Ａ）と、新材料Ｂで絶縁膜３４，３５，３６を形成したテスト素子（以下、材料Ｂ）と、既知な材料Ｃで絶縁膜３４，３５，３６を形成したテスト素子（以下、材料Ｃ）を製作する。
【００３８】
材料Ａ，Ｂ，Ｃごとにストレス評価テストを行って時間変化特性を取得し、これらを比較する（図５参照）。全ての材料において、ストレス電圧印加した時間経過（累積時間ｔ）に従って、動作閾値（Ｖｔ）は低下する。この現象は、ストレス電圧印加によりテスト素子に電荷が注入され、ストレス電圧印加が解除されても影響は残り、低いゲート電圧でも電流が流れやすくなるものであると推測される。
【００３９】
一般に、時間経過による影響が少ないほど、安定的な優れた材料であると評価できる。材料Ｃにおいては、Ｖｔ０＝１００ＶからＶｔ４＝５０Ｖに大きく低下している。一方、材料Ａにおいては、Ｖｔ０＝１１０ＶからＶｔ４＝７５Ｖに低下し、材料Ｂにおいては、Ｖｔ０＝１００ＶからＶｔ４＝７０Ｖに低下しているが、材料Ｃに比べれば変化が少ない。
【００４０】
これにより、新規材料ＡおよびＢは、既知材料Ｃより安定的な材料であり、既知材料Ｃより優れていると評価できる。
【００４１】
また、新規材料Ａと新規材料Ｂとを比較すると、若干であるが新規材料Ｂの方がＶｔの変化が少ない安定的な材料であり優れていると評価できる。
【００４２】
〜効果〜
従来技術と比較することにより、本実施形態の効果について説明する。
【００４３】
図６は、従来技術の一例に係るテスト素子の断面図である。
【００４４】
従来技術のテスト素子は、Ｐ型Ｓｉ基板１１と、金属配線５１，５２，５３，５４，５５，５６と、保護膜３３，３７と、絶縁膜３４，３５，３６とを備えている。
【００４５】
保護膜３３の上には多層配線構造（金属配線５１，５２および金属配線５４，５５の２層配線、たとえばＣｕ）が形成されていて、金属配線５１，５２間は配線接続孔５７を介して電気的に接続されて、金属配線５４，５５間は配線接続孔５８を介して電気的に接続されている。また、金属配線５１，５４、配線接続孔５７，５８、金属配線５２，５５に対応して、３層の層間絶縁膜３４，３５，３６が形成されている。絶縁膜３４，３５，３６の上には保護膜３７とパッド引き出し用の金属配線５３，５６(たとえばＡｌ)が形成されている。
【００４６】
従来技術のテスト素子を用いた絶縁膜評価方法について説明する。金属配線５３，５６間に電圧を印加する。金属配線５１，５４間は絶縁膜３４により絶縁されており、電流は流れない。しかし、金属配線５３，５６間の電圧印加が増すと、金属配線５１，５４間にリーク電流が発生する。印加電圧とリーク電流の関係を測定することで、絶縁膜３４の材料特性を評価する。
【００４７】
しかし、従来技術のテスト素子は受動素子であり、能動素子における材料評価はできない。
【００４８】
本実施形態におけるテスト素子は能動素子であり、能動素子における材料評価ができる。
【００４９】
本実施形態における絶縁膜評価方法では、テスト素子の電気的特性を取得し比較するものであり、新規材料を用いた半導体装置の評価に比べ、簡単な測定で評価ができる。
【００５０】
本実施形態におけるテスト素子は、マスクパターンを変えるだけで通常の半導体集積回路製造プロセスで製作することができ、特殊な半導体素子を用いる必要はない。したがって、集積回路の製造プロセスで本体の回路と同時に製作することができる。その結果、集積回路の製造と並行して、集積回路への適合性を評価することができる。また、新規材料を用いた半導体装置を試作するのに比べ、簡単に製作できる。
【００５１】
〜変形例〜
図７は、本実施形態の変形例に係るテスト素子の断面図である。ゲート電極４０の電極幅Ｌｍと酸化膜３１の幅Ｌｇの関係が、Ｌｍ＞Ｌｇとなっている。ただし、ゲート電極４０が金属配線２１，２２と重ならないようにする。
【００５２】
Ｌｍ＜Ｌｇの場合、テスト素子のサイズをより小型化できる長所がある。一方、サイズの制約が厳しくない場合は、変形例の様に、Ｌｍ＞Ｌｇとしてもよい。ゲート電極４０が実効的なゲートである酸化膜３１の上部を覆うことになり、ゲート電極４０に印加した電圧による電界がチャネルの全面に及ぶため、閾値Ｖtが低くなり、感度が良くなる長所がある。
【００５３】
このように、ゲート電極４０と酸化膜３１との位置関係を検討することで、最適な素子サイズや感度を選択できる。
【００５４】
その他の変形例について説明する。
【００５５】
本実施形態においては、Ｐ型基板とＮ型拡散層を用いているが、Ｎ型基板とＰ型拡散層を用いてもよい。
【００５６】
本実施形態においては、絶縁膜３４，３５，３６の材料を同じとし、既知な材料Ｃで絶縁膜３４，３５，３６を形成したテスト素子と、新材料ＡおよびＢで絶縁膜３４，３５，３６を形成したテスト素子とを製作し、比較したが、たとえば、既知な材料Ｃで絶縁膜３４，３５，３６を形成したテスト素子と、新材料Ａで絶縁膜３４を既知な材料Ｃで絶縁膜３５，３６を形成したテスト素子および新材料Ｂで絶縁膜３４を既知な材料Ｃで絶縁膜３５，３６を形成したテスト素子を製作し、これらを比較してもよい。この場合、絶縁膜３４が被評価絶縁膜となる。
【００５７】
本実施形態においては、保護膜３３の材料特性は既知なものとし評価対象としていないが、保護膜３３の材料特性も含めて評価してもよい。
【００５８】
本実施形態においては、動作閾値測定とストレス電圧印加を交互に繰り返し、時間変化特性を取得したが、ストレス電圧印加前後の閾値変化（例えば（Ｖｔ０→Ｖｔ１）に基づいて、絶縁膜評価を行ってもよい。
【００５９】
＜第２実施形態＞
図８は第２実施形態にかかるテスト素子の断面図である。
【００６０】
第１実施形態の絶縁膜３５，３６がない点、ゲート電極４１が絶縁膜３４に配置されている点で相違する。すなわち、ゲート電極４１は、金属配線２１，２２と同じ層に設けられる。
【００６１】
それ以外の構成や動作は同じであり、第１実施形態と同様な絶縁膜評価ができる。
【００６２】
絶縁膜３５，３６がないことにより、テスト素子の製作プロセスがさらに簡単になり、テスト素子のさらなる小型化を図ることができる。また、生産工程における材料やプロセスの品質管理などには有効な方法である。
【００６３】
ただし、被評価対象である絶縁膜がゲート電極４１の下部でなく、側面にしか存在しないため、測定感度は低下する。
【００６４】
すなわち、第２実施形態に係るテスト素子は、第１実施形態に係るテスト素子ほどの測定精度を要求しないような簡便な評価に適している。
【００６５】
図９は、第２実施形態の変形例に係るテスト素子の断面図である。ゲート電極４１の幅を大きくすることにより、測定感度は向上する。
【００６６】
なお、本発明は上記各実施形態に限定されず、本発明の技術思想の範囲内において、適宜変形できる。
【符号の説明】
【００６７】
１１  Ｐ型Ｓｉ基板
１２  Ｐ‐ｗｅｌｌ領域
１３，１４  Ｎ型拡散層
１５，１６  Ｎ＋層
１７，１８  シリサイド層
２１，２２  金属配線（Ｃｕ）
２５，２６  コンタクト孔
２５  配線接続孔
３１，３２  酸化膜（素子分離領域）
３３  保護膜
３４〜３６  絶縁膜
４０，４１  金属配線（ゲート電極）
５１，５２，５４，５５  金属配線（Ｃｕ）
５３，５６  金属配線(Ａｌ)
５７，５８  配線接続孔
【図１】
2013125870.tif 000003
【図２】
2013125870.tif 000004
【図３】
2013125870.tif 000005
【図４】
2013125870.tif 000006
【図５】
2013125870.tif 000007
【図６】
2013125870.tif 000008
【図７】
2013125870.tif 000009
【図８】
2013125870.tif 000010
【図９】
2013125870.tif 000011