(57)【要約】      （修正有）【課題】出力切り替え素子のオン故障を検出でき、信頼性を向上させる。【解決手段】実施形態のアナログ出力冗長化装置は、上位制御装置に接続され、同一の制御対象に向けて選択的にアナログ電流信号を外部伝送ラインに出力するＤ／Ａ変換回路９Ｂ１’を有した稼働系及び待機系の各アナログ出力装置８Ｂ１’からなる。前記各アナログ出力装置は、前記Ｄ／Ａ変換回路９Ｂ１’と前記外部伝送ラインとの間に第１抵抗ｒ１及び第２抵抗ｒ２が直列に接続され、前記第１抵抗ｒ１と第２抵抗ｒ２との間から電気的に分岐させて第１出力切り替え素子Ｔｒ１が接続され、前記Ｄ／Ａ変換回路９Ｂ１’と前記第１抵抗ｒ１との間から電気的に分岐させて第３抵抗ｒ３及び第２出力切り替え素子Ｔｒ２が直列に接続された構造を有する。前記待機系のアナログ出力装置８Ｂ１’は、前記第１抵抗及び第２抵抗を介して抽出される信号の値に基づいて自己消費に関する自己診断を実行する。【選択図】図１
2013152596.tif 000002
【特許請求の範囲】
【請求項１】
上位制御装置に接続され、同一の制御対象に向けて選択的にアナログ電流信号を外部伝送ラインに出力するＤ／Ａ変換回路を有した稼働系及び待機系の各アナログ出力装置からなるアナログ出力冗長化装置であって、
前記各アナログ出力装置は、
前記Ｄ／Ａ変換回路と前記外部伝送ラインとの間に第１抵抗及び第２抵抗が直列に接続され、前記第１抵抗と第２抵抗との間から電気的に分岐させて第１出力切り替え素子が接続され、前記Ｄ／Ａ変換回路と前記第１抵抗との間から電気的に分岐させて第３抵抗及び第２出力切り替え素子が直列に接続された構造を有し、
前記待機系のアナログ出力装置は、
前記第１抵抗及び第２抵抗を介して抽出される信号の値に基づいて自己消費に関する自己診断を実行することを特徴とするアナログ出力冗長化装置。
【請求項２】
請求項１に記載のアナログ出力冗長化装置において、
前記待機系のアナログ出力装置は、
前記第１出力切り替え素子及び前記第２出力切り替え素子を共にオフ動作させることなく、前記第１出力切り替え素子及び前記第２出力切り替え素子を個別にオン動作又はオフ動作させることを特徴とするアナログ出力冗長化装置。
【請求項３】
請求項１に記載のアナログ出力冗長化装置において、
前記待機系のアナログ出力装置は、
前記自己診断の結果が異常を示すとき、前記第１出力切り替え素子及び前記第２出力切り替え素子を共にオン動作させることを特徴とするアナログ出力冗長化装置。
【請求項４】
請求項１に記載のアナログ出力冗長化装置において、
前記自己消費に関する自己診断は、前記第１出力切り替え素子をオフ動作させて前記第２出力切り替え素子をオン動作させた第１状態における自己診断と、前記第１出力切り替え素子をオン動作させて前記第２出力切り替え素子をオフ動作させた第２状態による自己診断とを含んでいることを特徴とするアナログ出力冗長化装置。
【請求項５】
請求項１に記載のアナログ出力冗長化装置において、
前記待機系のアナログ出力装置は、
前記自己診断の結果が異常を示すとき、所定回数を上限として自己診断の結果が正常を示すまで、前記自己診断を繰り返し実行することを特徴とするアナログ出力冗長化装置。
【請求項６】
請求項１に記載のアナログ出力冗長化装置において、
前記稼働系のアナログ出力装置は、
前記第１抵抗及び第２抵抗を介して抽出される信号の値に基づいて外部出力に関する自己診断を実行し、この自己診断の結果が異常を示すとき、自装置の第１出力切り替え素子及び第２出力切り替え素子を共にオン動作させて待機系に切り替わる一方、前記待機系のアナログ出力装置を稼働系に切り替えるための冗長化切り替え信号を送出し、
前記待機系のアナログ出力装置は、
前記送出された冗長化切り替え信号に応じて、自装置の第１出力切り替え素子及び第２出力切り替え素子を共にオフ動作させて稼働系に切り替わることを特徴とするアナログ出力冗長化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、アナログ出力冗長化装置に関する。
【背景技術】
【０００２】
鉄鋼・製紙・化学プラントなどのＦＡ（factory automation）・ＰＡ（process automation）分野、及び上下水道システムやその他の公共システムなど産業用システムの分野では、アナログ出力装置が広く用いられている。この種のアナログ出力装置は、制御対象が重要な場合には冗長化した構成が要求される。
【０００３】
これに対し、アナログ出力装置を冗長化した構成のアナログ出力冗長化装置は、各アナログ出力装置内のアナログ出力モジュールに、部品故障、誤動作を確実に検出する故障診断を組み込んでいる。
【０００４】
図７は一般的なアナログ出力冗長化装置の構成例を示す模式図であり、図８は各アナログ出力装置の内部ブロックを説明するための模式図である。このアナログ出力冗長化装置は、上位制御装置１と、複数の負荷（制御対象）２に接続された外部伝送ラインＬとの間に、電気的に並列に接続された各アナログ出力装置３Ａ，３Ｂを備えている。各アナログ出力装置３Ａ，３Ｂは、同一の負荷２に向けて選択的にアナログ電流信号を外部伝送ラインＬに出力するＤ／Ａ変換回路９Ａ１，９Ｂ１を有している。なお、各アナログ出力装置３Ａ，３Ｂは、互いに同一のハードウェア構成を有するため、稼働系の構成要素に“Ａ”の添字を付け、待機系の構成要素に“Ｂ”の添字を付けて説明する。また、説明の重複を避けるため、主に待機系のアナログ出力装置３Ｂを例に挙げて述べる。
【０００５】
アナログ出力装置３Ｂでは、内部ＣＰＵ回路４Ｂが、複数のＲＳ−４８５トランシーバ５Ｂ１，５Ｂ２、状態表示／スイッチ６Ｂ、信号絶縁回路７Ｂにそれぞれ接続されている。信号絶縁回路７Ｂは、複数のアナログ出力部８Ｂ１，８Ｂ２に接続されている。各アナログ出力部８Ｂ１，８Ｂ２は、互いに同一のハードウェア構成を有するため、ここではアナログ出力部８Ｂ１を例に挙げて述べる。アナログ出力部８Ｂ１は、Ｄ／Ａ変換回路９Ｂ、第１抵抗ｒ１、出力切り替え素子Ｔｒ、第２抵抗ｒ２、第１ダイオードＤ１及び第２ダイオードＤ２を介して外部伝送ラインＬに接続されている。各ダイオードＤ１，Ｄ２は、相手系の出力電流の逆流を防止する。外部伝送ラインＬは負荷２に接続されている。これら各回路４Ｂ〜７Ｂ及び各部８Ｂ１，８Ｂ２は、ＤＣ／ＤＣコンバータ１０Ｂ、内部電源回路及び絶縁アナログ回路電源を介して供給される電力により動作する。
【０００６】
ここで、稼働系及び待機系の出力切り替え素子Ｔｒとしては、バイポーラ・トランジスタやＦＥＴ（field-effect transistor）などの半導体素子が使用される。
【０００７】
待機系の出力切り替え素子Ｔｒはオン状態で動作し、稼働系の出力切り替え素子Ｔｒはオフ状態で動作する。これにより、稼働系のアナログ出力部８Ａ１は、抵抗ｒ１，ｒ２及びダイオードＤ１を介して４−２０ｍＡのアナログ電流信号を負荷２に出力する。待機系のアナログ出力部９Ｂ１は、稼働系と同じ４−２０ｍＡのアナログ電流信号を出力するが、出力切り替え素子Ｔｒがオン状態で動作しているため、アナログ電流信号が外部には出力されない。
【０００８】
稼働系及び待機系のＤ／Ａ変換回路９Ａ１，９Ｂ１は、アナログ電流信号が規定の値となっているか否かを自己診断するために、図示しないリードバック診断回路を備えている。アナログ電流信号は、直列に接続された抵抗ｒ２間に発生する電圧をＡ／Ｄ変換して診断される。
【０００９】
稼動系のＤ／Ａ変換回路９Ａ１は、出力リードバック診断でアナログ電流信号の異常を検出した場合には、冗長化切り替えを実行する。冗長化切り替えが実行されると、待機系の出力切り替え素子Ｔｒがオフ状態に切り替えられて待機系のアナログ出力装置３Ｂが稼動系に切り替わり、稼動系の出力切り替え素子Ｔｒがオン状態に切り替えられて稼働系のアナログ出力装置３Ａが待機系に切り替わる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平９−２３７１０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、以上のようなアナログ出力冗長化装置では、本発明者の検討によれば、待機系の動作時に出力切り替え素子Ｔｒを切り替えないことから、待機系の出力切り替え素子Ｔｒがオン状態のままで切り替わらない故障（オン故障）を検出できないという不都合がある。
【００１２】
また、待機系の出力切り替え素子Ｔｒがオン故障の状態で冗長化切り替えを実行すると、稼働系及び待機系の両方からアナログ電流信号が出力されない状況になってしまう。このような状況が発生した場合、アナログ出力冗長化装置に対する信頼性を低下させてしまう。
【００１３】
本発明が解決しようとする課題は、出力切り替え素子のオン故障を検出でき、信頼性を向上し得るアナログ出力冗長化装置を提供することである。
【課題を解決するための手段】
【００１４】
実施形態のアナログ出力冗長化装置は、上位制御装置に接続され、同一の制御対象に向けて選択的にアナログ電流信号を外部伝送ラインに出力するＤ／Ａ変換回路を有した稼働系及び待機系の各アナログ出力装置からなる。
【００１５】
前記各アナログ出力装置は、前記Ｄ／Ａ変換回路と前記外部伝送ラインとの間に第１抵抗及び第２抵抗が直列に接続され、前記第１抵抗と第２抵抗との間から電気的に分岐させて第１出力切り替え素子が接続され、前記Ｄ／Ａ変換回路と前記第１抵抗との間から電気的に分岐させて第３抵抗及び第２出力切り替え素子が直列に接続された構造を有する。
【００１６】
前記待機系のアナログ出力装置は、前記第１抵抗及び第２抵抗を介して抽出される信号の値に基づいて自己消費に関する自己診断を実行する。
【図面の簡単な説明】
【００１７】
【図１】一実施形態に係るアナログ出力冗長化装置に適用されるアナログ出力部及びその周辺構成を示す模式図である。
【図２】同実施形態における稼働系−待機系の間の接続構成を示す模式図である。
【図３】同実施形態における稼働系のリードバック診断の動作を説明するための模式図である。
【図４】同実施形態における待機系の通常状態でのリードバック診断の動作を説明するための模式図である。
【図５】同実施形態における待機系のリードバック診断（１）の動作を説明するための模式図である。
【図６】同実施形態における待機系のリードバック診断（２）の動作を説明するための模式図である。
【図７】一般的なアナログ出力冗長化装置の構成例を示す模式図である。
【図８】一般的な各アナログ出力装置の内部ブロックを説明するための模式図である。
【発明を実施するための形態】
【００１８】
以下、一実施形態について図面を用いて説明する。
【００１９】
図１は一実施形態に係るアナログ出力冗長化装置に適用されるアナログ出力部及びその周辺構成を示す模式図であり、図８と同一部分には同一符号を付してその詳しい説明を省略し、ここでは異なる部分について主に述べる。
【００２０】
本実施形態は、出力切り替え素子のオン故障を検出し、信頼性を向上させる観点から、図８に示した構成のうち、各アナログ出力部８Ｂ１〜８Ｂ２，８Ａ１〜８Ａ２を変更した構成となっている。すなわち、本実施形態のアナログ出力冗長化装置は、上位制御装置１に接続され、同一の負荷（制御対象）２に向けて選択的にアナログ電流信号を外部伝送ラインＬに出力するＤ／Ａ変換回路を有した稼働系及び待機系の各アナログ出力装置３Ａ，３Ｂからなる構成であって、アナログ出力部８Ｂ１〜８Ｂ２，８Ａ１〜８Ａ２以外の構成が、図８に示した構成と同一となっている。なお、変更後の各アナログ出力部８Ｂ１〜８Ｂ２，８Ａ１〜８Ａ２は、互いに同一のハードウェア構成を有するため、ここではアナログ出力部８Ｂ１’を例に挙げて説明する。このアナログ出力部８Ｂ１’の説明は、添字Ｂを添字“Ａ”に置換することにより、稼働系のアナログ出力部８Ａ１’の説明に読み替え可能となっている。同様に、アナログ出力部８Ｂ１’の説明は、適宜、添字“１”を“２”に置換することにより、他のアナログ出力部８Ｂ２’又は８Ａ２’の説明に読み替え可能となっている。
【００２１】
アナログ出力部８Ｂ１’は、Ｄ／Ａ変換回路９Ｂ１’と（正極側の）外部伝送ラインＬとの間に第１抵抗ｒ１及び第２抵抗ｒ２が直列に接続され、第１抵抗ｒ１と第２抵抗ｒ２との間から電気的に分岐させて第１出力切り替え素子Ｔｒ１（のコレクタ端子）が接続され、Ｄ／Ａ変換回路９Ｂ１’と第１抵抗ｒ１との間から電気的に分岐させて第３抵抗ｒ３及び第２出力切り替え素子Ｔｒ２（のコレクタ端子）が直列に接続された構造を有している。
【００２２】
Ｄ／Ａ変換回路９Ｂ１’、第１抵抗ｒ１及び第３抵抗ｒ３の接続点は、第４抵抗ｒ４を介してＡ／Ｄ変換部１１Ｂ１に接続されている。
【００２３】
第２抵抗ｒ２と外部伝送ラインＬとの間には、第５抵抗ｒ５の一端と、順方向の第１ダイオードＤ１と、第２ダイオードＤ２のカソードと、第６抵抗ｒ６とが直列に接続されている。第５抵抗ｒ５の他端は、Ａ／Ｄ変換部１１Ｂ１に接続されている。
【００２４】
第５抵抗ｒ５とＡ／Ｄ変換部１１Ｂ１との間は、例えば０．１μＦのコンデンサＣを介して第４抵抗ｒ４とＡ／Ｄ変換部１１Ｂ１との間に接続されている。
【００２５】
第１〜第３及び第６抵抗ｒ１〜ｒ３，ｒ６としては、アナログ電流信号を流す用途のため、例えば１０Ωの抵抗を用いている。第４及び第５抵抗ｒ４，ｒ５としては、電圧を検出する用途のため、例えば１０ｋΩの抵抗を用いている。
【００２６】
Ｄ／Ａ変換回路９Ｂ１’は、第２出力切り替え素子Ｔｒ２のエミッタ端子、第１出力切り替え素子Ｔｒ１のエミッタ端子及び第２ダイオードＤ２のアノードを介して（負極側の）外部伝送ラインＬに接続されている。
【００２７】
Ｄ／Ａ変換回路９Ｂ１’は、Ａ／Ｄ変換部１１Ｂ１、リードバック診断部１２Ｂ１、Ｄ／Ａ変換部１３Ｂ１、駆動信号出力部１４Ｂ１、第１ＮＡＮＤ回路１５Ｂ１及び第２ＮＡＮＤ回路１６Ｂ１を備えている。
【００２８】
Ａ／Ｄ変換部１１Ｂ１は、第１抵抗ｒ１及び第２抵抗ｒ２を介して抽出される信号の値を作成するものであり、具体的には、第１抵抗ｒ１及び第２抵抗ｒ２を介して抽出されるアナログ信号をＡ／Ｄ変換してリードバック電圧Ｖｒｂのデジタル値を得る機能をもっている。リードバック電圧Ｖｒｂは、第１抵抗ｒ１と第２抵抗ｒ２との合成抵抗（ｒ１＋ｒ２）の端子電圧であるが、コンデンサＣの端子電圧と解釈してもよい。
【００２９】
リードバック診断部１２Ｂ１は、第１抵抗ｒ１及び第２抵抗ｒ２を介して抽出される信号の値に基づいて自己消費に関する自己診断を実行するものであり、具体的には、駆動信号出力部１４Ｂ１を介して出力切り替え素子Ｔｒ１，Ｔｒ２のオンオフ状態を制御し、Ａ／Ｄ変換部１１Ｂ１により得られるリードバック電圧Ｖｒｂのデジタル値が所定範囲内にあるか否かを診断する機能をもっている。
【００３０】
なお、自己消費に関する自己診断は、第１出力切り替え素子Ｔｒ１をオフ動作させて第２出力切り替え素子Ｔｒ２をオン動作させた第１状態における自己診断と、第１出力切り替え素子Ｔｒ１をオン動作させて第２出力切り替え素子Ｔｒ２をオフ動作させた第２状態による自己診断とを含んでいる。これに伴い、リードバック診断部１２Ｂ１は、第１出力切り替え素子Ｔｒ１及び第２出力切り替え素子Ｔｒ２を共にオフ動作させることなく、第１出力切り替え素子Ｔｒ１及び第２出力切り替え素子Ｔｒ２を個別にオン動作又はオフ動作させるための素子切り替え信号を駆動信号出力部１４Ｂ１に送出する機能をもっている。
【００３１】
また、リードバック診断部１２Ｂ１は、自己診断の結果が異常を示すとき、第１出力切り替え素子Ｔｒ１及び第２出力切り替え素子Ｔｒ２を共にオン動作させるための素子切り替え信号を駆動信号出力部１４Ｂ１に送出する機能をもっている。
【００３２】
また、リードバック診断部１２Ｂ１は、自己診断の結果が異常を示すとき、所定回数を上限として自己診断の結果が正常を示すまで、自己診断を繰り返し実行する機能を有していてもよい。この繰り返し実行する機能は、リトライ機能と呼んでもよい。
【００３３】
Ｄ／Ａ変換部１３Ｂ１は、内部ＣＰＵ回路４Ｂから信号絶縁回路７Ｂを介して受けたデジタル値をＤ／Ａ変換し、得られたアナログ電流信号を（正極側の）外部伝送ラインＬに向けて抵抗ｒ１，ｒ３，ｒ４の接続点に出力するものであり、リードバック診断部１２Ｂ１からもデジタル値を受ける機能をもっている。リードバック診断部１２Ｂ１から受けるデジタル値はゼロ値“０”であり、リードバック診断部１２Ｂ１の異常検出時に当該リードバック診断部１２Ｂ１からＤ／Ａ変換部１３Ｂ１にセットされる。
【００３４】
駆動信号出力部１４Ｂ１は、内部ＣＰＵ回路４Ｂから信号絶縁回路７Ｂを介して受けた冗長化切り替え信号に応じて各ＮＡＮＤ回路１５Ｂ１，１６Ｂ１に駆動信号を出力する機能と、リードバック診断部１２Ｂ１から受けた素子切り替え信号に応じて各ＮＡＮＤ回路１５Ｂ１，１６Ｂ１の第１入力端子に駆動信号を出力する機能とをもっている。
【００３５】
ここで、冗長化切り替え信号について補足的に説明する。稼働系のアナログ出力装置３Ａにおいては、リードバック診断部１２Ａ１により、第１抵抗ｒ１及び第２抵抗ｒ２を介して抽出される信号の値に基づいて外部出力に関する自己診断を実行し、この自己診断の結果が異常を示すとき、駆動信号出力部１４Ａ１により、自装置の第１出力切り替え素子Ｔｒ１及び第２出力切り替え素子Ｔｒ２を共にオン動作させて待機系に切り替わる一方、内部ＣＰＵ回路４Ａにより、待機系のアナログ出力装置３Ｂを稼働系に切り替えるための冗長化切り替え信号を送出する。待機系のアナログ出力装置３Ｂにおいては、内部ＣＰＵ回路４Ｂが冗長化切り替え信号を信号絶縁回路７Ｂを介してＤ／Ａ変換部９Ｂ１’に送出し、駆動信号出力回路１４Ｂ１により、当該送出された冗長化切り替え信号に応じて、自装置の第１出力切り替え素子Ｔｒ１及び第２出力切り替え素子Ｔｒ２を共にオフ動作させて稼働系に切り替わる。
【００３６】
第１ＮＡＮＤ回路１５Ｂ１は、図２に示すように、駆動信号出力部１４Ｂ１に対しては第１入力端子が接続されており、他系のＤ／Ａ変換回路９Ａ１’の第１ＮＡＮＤ回路１５Ａ１に対しては、互いに出力端子と第２入力端子とが接続されており、且つ、この出力端子から第１駆動抵抗Ｒ１を介して自装置の第１出力切り替え素子Ｔｒ１のベース端子に駆動信号を送出可能となっている。
【００３７】
第２ＮＡＮＤ回路１６Ｂ１は、同様に、駆動信号出力部１４Ｂ１に対しては第１入力端子が接続されており、他系のＤ／Ａ変換回路９Ａ１’の第２ＮＡＮＤ回路１６Ａ１に対しては、互いに出力端子と第２入力端子とが接続されており、且つ、この出力端子から第２駆動抵抗Ｒ２を介して自装置の第２出力切り替え素子Ｔｒ２のベース端子に駆動信号を送出可能となっている。
【００３８】
なお、各出力切り替え素子Ｔｒ１，Ｔｒ２のコレクタ端子、ベース端子及びエミッタ端子は、適宜（例、各出力切り替え素子Ｔｒ１，Ｔｒ２がＦＥＴの場合など）、ドレイン端子、ゲート端子及びソース端子のように他の名称に読み替えてもよい。
【００３９】
次に、以上のように構成されたアナログ出力冗長化装置の動作について説明する。
【００４０】
始めに、稼働系のアナログ出力装置３Ａの各アナログ出力部８Ａ１’〜８Ａ２’においては、図１及び図３に示すように、駆動信号出力部１４Ａ１〜１４Ａ２によって２つの出力切り替え素子Ｔｒ１，Ｔｒ２をオフ状態とすると共に、例えば、２０ｍＡのアナログ電流信号ｉをＤ／Ａ変換部１３Ａ１〜１３Ａ２から出力する。アナログ電流信号ｉは、第１抵抗ｒ１及び第２抵抗ｒ２などを介して外部伝送ラインＬに出力される。このとき、稼働系のＡ／Ｄ変換部１１Ａ１〜１１Ａ２は、第１抵抗ｒ１及び第２抵抗ｒ２を介して抽出されるアナログ信号をＡ／Ｄ変換してリードバック電圧Ｖｒｂのデジタル値０．４Ｖを得る。リードバック診断部１２Ａ１〜１２Ａ２は、このリードバック電圧Ｖｒｂのデジタル値０．４Ｖが所定範囲内にあるか否かを診断することにより、外部出力に関する自己診断を実行し、正常である旨の診断結果を得る。
【００４１】
なお、稼働系のデジタル出力装置３Ａにおいては、この自己診断の結果が異常を示すとき、駆動信号出力部１４Ａ１により、自装置の第１出力切り替え素子Ｔｒ１及び第２出力切り替え素子Ｔｒ２を共にオン動作させて待機系に切り替わる一方、内部ＣＰＵ回路４Ａにより、待機系のアナログ出力装置３Ｂを稼働系に切り替えるための冗長化切り替え信号を送出する。これに伴い、待機系のアナログ出力装置３Ｂにおいては、内部ＣＰＵ回路４Ｂが冗長化切り替え信号を信号絶縁回路７Ｂを介してＤ／Ａ変換部９Ｂ１’に送出し、駆動信号出力回路１４Ｂ１により、当該送出された冗長化切り替え信号に応じて、自装置の第１出力切り替え素子Ｔｒ１及び第２出力切り替え素子Ｔｒ２を共にオフ動作させて稼働系に切り替わる。
【００４２】
また、稼働系のデジタル出力装置３Ａでは、Ｄ／Ａ変換部１３Ａ１〜１３Ａ２のデータ更新時に、負荷条件により、例えば最大４０ｍＳの整定遅れが発生する。従って、異常を示す診断結果は、整定遅れ以上（例、５０ｍＳ以上）の一定出力状態で連続してリードバック電圧Ｖｒｂが所定範囲から外れた場合に限り、得ることとする。また、異常検出の最大遅れは、例えば、１００ｍＳ以内とすることが好ましい。
【００４３】
一方、待機系のアナログ出力装置３Ｂの各アナログ出力部８Ｂ１’〜８Ｂ２’は、図１及び図４に示すように、駆動信号出力部１４Ｂ１〜１４Ｂ２によって２つの出力切り替え素子Ｔｒ１，Ｔｒ２をオン状態とすると共に、例えば、２０ｍＡのアナログ電流信号ｉをＤ／Ａ変換部１３Ｂ１〜１３Ｂ２から出力する。アナログ電流信号ｉは、第１抵抗ｒ１及び第１出力切り替え素子Ｔｒ１を流れる第１電流信号ｉ１と、第３抵抗ｒ３及び第２出力切り替え素子Ｔｒ２を流れる第２電流信号ｉ２とに分岐して流れることにより、自己消費される。このとき、稼働系のＡ／Ｄ変換部１１Ｂ１〜１１Ｂ２は、第１抵抗ｒ１及び第２抵抗ｒ２を介して抽出されるアナログ信号をＡ／Ｄ変換してリードバック電圧Ｖｒｂのデジタル値０．１Ｖを得る。リードバック診断部１２Ｂ１〜１２Ｂ２は、このリードバック電圧Ｖｒｂのデジタル値０．１Ｖが所定範囲内にあるか否かを診断することにより、自己消費に関する自己診断を実行し、正常である旨の診断結果を得る。
【００４４】
また同様に、待機系のデジタル出力装置３Ｂは、Ｄ／Ａ変換部１３Ｂ１〜１３Ｂ２のデータ更新時に、負荷条件（例、Ｌ負荷による電流引き込み発生）により、例えば４０ｍＳ程度の整定遅れが発生する。従って、異常を示す診断結果は、整定遅れ以上（例、５０ｍＳ以上）の一定出力状態で連続してリードバック電圧Ｖｒｂが所定範囲から外れた場合に限り、得ることとする。この場合も前述同様に、異常検出の最大遅れは、１００ｍＳ以内とすることが好ましい。
【００４５】
以上が、稼働系における２つの出力切り替え素子Ｔｒ１，Ｔｒ２の両者をオフ動作させた通常状態であり、待機系における２つの出力切り替え素子Ｔｒ１，Ｔｒ２の両者をオン動作させた通常状態である。
【００４６】
次に、このような通常状態にある稼働系及び待機系のうち、待機系において、出力切り替え素子Ｔｒ１，Ｔｒ２のオン故障を個別に検出するため、出力切り替え素子Ｔｒ１，Ｔｒ２を個別にオンオフ動作させるリードバック診断（１）（２）を行うとする。以下、待機系のリードバック診断（１）（２）の動作を述べる。
【００４７】
なお、待機系のリードバック診断（１）（２）においては、第１出力切り替え素子Ｔｒ１及び第２出力切り替え素子Ｔｒ２を共にオフ動作させることなく、第１出力切り替え素子Ｔｒ１及び第２出力切り替え素子Ｔｒ２を個別にオン動作又はオフ動作させる。また、リードバック診断（１）（２）の動作においては、出力切り替え素子Ｔｒ１，Ｔｒ２のオン・オフ切り替えから、リードバック電圧Ｖｒｂの安定までの時間（例、１０ｍＳ）を見込んでリードバック診断が行われることとする。また、リードバック診断（１）は、パワーセーブ状態と併用して発生熱量を減少させる働きもある。
【００４８】
リードバック診断（１）（２）は、Ｄ／Ａ変換部１３Ｂ１〜１３Ｂ２への出力更新周期を１０ｍＳとすれば、同様に約１０ｍＳの診断周期で実行される。ここで、診断周期は１０ｍＳであれば、異常検出の最大遅れ時間１００ｍＳに対して、異常検出の精度を含めてほぼ満足できる。
【００４９】
例えば、異常検出８０ｍＳ、診断周期１０ｍＳでリードバック診断を行うとすれば、この間、異常発生の原因として挙げられるものは、短期間のノイズと、出力更新時変化やＬ負荷等の条件による比較的長時間の精度異常がある。これら異常発生の原因により検出される異常は、診断結果から除く必要がある。
【００５０】
このため、リードバック診断部１２Ｂ１，１２Ｂ２は、例えば異常検出回数を計数するエラーカウンタを用い、エラーカウンタが連続８回異常検出を計数した場合の診断結果を異常とする。
【００５１】
エラーカウンタを途中クリアする条件は、例えば、（ａ）診断結果が正常を示す場合、（ｂ）アナログ電流信号の値を前回値から更新した場合、（ｃ）待機系でＴｒ１，Ｔｒ２のオンオフ切り替えを行った場合、（ｄ）待機系でリードバック診断（１）（２）を切り替えた場合、（ｅ）稼働系と待機系とを切り換えた場合、のいずれかの場合とすればよい。
【００５２】
図５は第１出力切り替え素子Ｔｒ１のオン故障に対するリードバック診断（１）を説明するための模式図である。このリードバック診断（１）は、自己消費に関する自己診断で合って、第１出力切り替え素子Ｔｒ１をオフ動作させて第２出力切り替え素子Ｔｒ２をオン動作させた第１状態における自己診断である。
【００５３】
いま、待機系のアナログ出力装置３Ｂの各アナログ出力部８Ｂ１’〜８Ｂ２’は、図１及び図５に示すように、駆動信号出力部１４Ｂ１〜１４Ｂ２によって、第１出力切り替え素子Ｔｒ１をオフ状態とし、第２出力切り替え素子Ｔｒ２をオン状態とすると共に、例えば、２０ｍＡのアナログ電流信号ｉをＤ／Ａ変換部１３Ｂ１〜１３Ｂ２から出力する。アナログ電流信号ｉは、第３抵抗ｒ３及び第２出力切り替え素子Ｔｒ２を流れることにより、自己消費される。
【００５４】
このとき、稼働系のＡ／Ｄ変換部１１Ｂ１〜１１Ｂ２は、第１抵抗ｒ１及び第２抵抗ｒ２を介して抽出されるアナログ信号をＡ／Ｄ変換してリードバック電圧Ｖｒｂのデジタル値０Ｖを得る。リードバック診断部１２Ｂ１〜１２Ｂ２は、このリードバック電圧Ｖｒｂのデジタル値０Ｖが所定範囲内にあるか否かを診断することにより、第１出力切り替え素子Ｔｒ１をオフ状態にした場合の自己消費に関する自己診断を実行し、正常である旨の診断結果を得る。
【００５５】
なお、リードバック診断部１２Ｂ１〜１２Ｂ２は、自己診断の結果が異常を示すとき、所定回数を上限として自己診断の結果が正常を示すまで、自己診断を繰り返し実行する。また、繰り返し実行の後でも自己診断の結果が異常を示すとき、リードバック診断部１２Ｂ１〜１２Ｂ２は、第１出力切り替え素子Ｔｒ１及び第２出力切り替え素子Ｔｒ２を共にオン動作させるための素子切り替え信号を駆動信号出力部１４Ｂ１に送出する一方、Ｄ／Ａ変換部１３Ｂ１〜１３Ｂ２にはアナログ電流信号の値“０”をセットする。これにより、自己診断の結果が異常を示す場合に、外部への電流流出を最大限防止する。
【００５６】
また、図５に示した如き、Ｔｒ１がオフ状態で、Ｔｒ２がオン状態の設定は、第１抵抗ｒ１の電力消費が無いこと等から、パワーセーブ設定と呼んでもよい。
【００５７】
続いて、図６は第２出力切り替え素子Ｔｒ２のオン故障に対するリードバック診断（２）を説明するための模式図である。このリードバック診断（２）は、自己消費に関する自己診断で合って、第１出力切り替え素子Ｔｒ１をオン動作させて第２出力切り替え素子Ｔｒ２をオフ動作させた第２状態における自己診断である。
【００５８】
いま、待機系のアナログ出力装置３Ｂの各アナログ出力部８Ｂ１’〜８Ｂ２’は、図１及び図６に示すように、駆動信号出力部１４Ｂ１〜１４Ｂ２によって、第１出力切り替え素子Ｔｒ１をオン状態とし、第２出力切り替え素子Ｔｒ２をオフ状態とすると共に、例えば、２０ｍＡのアナログ電流信号ｉをＤ／Ａ変換部１３Ｂ１〜１３Ｂ２から出力する。アナログ電流信号ｉは、第１抵抗ｒ１及び第１出力切り替え素子Ｔｒ１を流れることにより、自己消費される。
【００５９】
このとき、稼働系のＡ／Ｄ変換部１１Ｂ１〜１１Ｂ２は、第１抵抗ｒ１及び第２抵抗ｒ２を介して抽出されるアナログ信号をＡ／Ｄ変換してリードバック電圧Ｖｒｂのデジタル値０．２Ｖを得る。リードバック診断部１２Ｂ１〜１２Ｂ２は、このリードバック電圧Ｖｒｂのデジタル値０．２Ｖが所定範囲内にあるか否かを診断することにより、第２出力切り替え素子Ｔｒ２をオフ状態にした場合の自己消費に関する自己診断を実行し、正常である旨の診断結果を得る。
【００６０】
なお、リードバック診断部１２Ｂ１〜１２Ｂ２は、自己診断の結果が異常を示すとき、所定回数を上限として自己診断の結果が正常を示すまで、自己診断を繰り返し実行する。また、繰り返し実行の後でも自己診断の結果が異常を示すとき、リードバック診断部１２Ｂ１〜１２Ｂ２は、前述同様に、第１出力切り替え素子Ｔｒ１及び第２出力切り替え素子Ｔｒ２を共にオン動作させる一方、Ｄ／Ａ変換部１３Ｂ１〜１３Ｂ２にアナログ電流信号の値“０”をセットし、外部への電流流出を最大限防止する。
【００６１】
また、図６に示した如き、Ｔｒ１がオン状態で、Ｔｒ２がオフ状態の設定は、第１抵抗ｒ１に１００％のアナログ電流信号を出力すること等から、１００％出力設定と呼んでもよい。
【００６２】
待機系のリードバック診断部１２Ｂ１〜１２Ｂ２は、以上のように２種類のリードバック診断（１）（２）を実行することにより、出力切り替え素子Ｔｒ１，Ｔｒ２にオン故障が無いことを確認している。
【００６３】
上述したように本実施形態によれば、各アナログ出力装置３Ａ，３Ｂとしては、２つの出力切り替え素子Ｔｒ１，Ｔｒ２を並列に設け、待機系において出力切り替え素子Ｔｒ１，Ｔｒ２を個別に切り替え可能とした構成により、待機系におけるリードバック診断（１）（２）により、出力切り替え素子Ｔｒ１，Ｔｒ２のオン故障を検出でき、信頼性を向上させることができる。
【００６４】
補足すると、本実施形態によれば、２つの出力切り替え素子Ｔｒ１，Ｔｒ２を並列に接続し、２つの出力切り替え素子Ｔｒ１，Ｔｒ２を個別に切り替えるための駆動信号出力部１４Ｂ１を備えた構成により、従来、故障検出ができなかった待機系の出力切り替え素子の故障および出力制御信号の異常を複雑な仕組みを組み込むことなく、コストを抑えた仕組みで容易に検出することができる。また、これにより、信頼性の高いアナログ出力冗長化装置を提供できる。
【００６５】
詳しくは、本実施形態によれば、以下の［１］〜［７］の効果を得ることができる。
【００６６】
［１］待機系動作時の出力切り替え素子Ｔｒ１，Ｔｒ２のオン故障を容易に検出できる。
【００６７】
［２］上記［１］のオン故障の検出をコストを掛けずに実施できる。
【００６８】
［３］上記［１］のオン故障の検出を部品点数を大幅に増やさずに実現できるため、故障率を抑制できる。
【００６９】
［４］待機系動作時において、駆動信号を出力する駆動信号出力部１４Ｂ１の故障、又は駆動信号を伝送するＮＡＮＤ回路１５Ｂ１，１６Ｂ１の故障を容易に検出できる。
【００７０】
［５］上記［４］の故障検出をコストを掛けずに実施できる。
【００７１】
［６］上記［４］の故障検出を部品点数を大幅に増やさずに実現できるため、故障率を抑制できる。
【００７２】
［７］信頼性の高いアナログ出力冗長化装置を提供できる。
【００７３】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７４】
３Ａ，３Ｂ…アナログ出力装置、８Ｂ１’…アナログ出力部、９Ｂ１’…Ｄ／Ａ変換回路９Ｂ１’、１１Ｂ１…Ａ／Ｄ変換部、１２Ｂ１…リードバック診断部、１３Ｂ１…Ｄ／Ａ変換部、１４Ｂ１…駆動信号出力部、１５Ｂ１…第１ＮＡＮＤ回路、１６Ｂ１…第２ＮＡＮＤ回路、Ｌ…外部伝送ライン、ｒ１…第１抵抗、ｒ２…第２抵抗、ｒ３…第３抵抗、ｒ４…第４抵抗、ｒ５…第５抵抗、ｒ６…第６抵抗、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｔｒ１…第１出力切り替え素子、Ｔｒ２…第２出力切り替え素子。
【図１】
2013152596.tif 000003
【図２】
2013152596.tif 000004
【図３】
2013152596.tif 000005
【図４】
2013152596.tif 000006
【図５】
2013152596.tif 000007
【図６】
2013152596.tif 000008
【図７】
2013152596.tif 000009
【図８】
2013152596.tif 000010