(57)【要約】【課題】高出力インピーダンスを有し低電流を出力する発電素子によって発電された微小電力により実際の電気回路などを動作させることができる電力を得られるようにする電源回路を提供する。【解決手段】発電素子によって発電された電力を整流回路１０によって整流し、整流回路から出力される直流電圧によって直列接続された５つの蓄電回路２１ａ〜２１ｅに充電し、蓄電回路２１ａ〜２１ｅの放電時には第１及び第２スイッチ回路２２，２３によって５つの蓄電回路２１ａ〜２１ｅを並列接続して蓄電電圧を低くした状態で放電し、この放電電圧を出力制御回路３０のリニアレギュレータＩＣ１を介して負荷に印加し、負荷に電力を供給する。これにより、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電圧を有する電力を負荷に供給する。【選択図】図１
2013236506.tif 000002
【特許請求の範囲】
【請求項１】
高出力インピーダンスを有し低電流を出力する発電素子によって発電された微小な発電電力を蓄電し、該蓄電した電力を負荷に供給する電源回路であって、
前記発電素子の正負極出力端子が接続される入力端子を有し、前記入力端子に入力された電力を整流する整流回路と、
１つ以上のコンデンサ素子からなり、前記整流回路から出力される電力を蓄電して放電する複数の蓄電回路と、
前記整流回路の正負極出力間に通電可能に前記複数の蓄電回路を直列接続するように各蓄電回路間に設けられた１つ以上のダイオードと、
負極が前記整流回路の負極出力に接続されている蓄電回路以外の前記蓄電回路の負極と前記整流回路の負極出力との間に接続され且つ第１制御信号により前記蓄電回路の充電時にオフ状態となり前記蓄電回路の放電時にオン状態となる複数のスイッチング素子を有する第１スイッチ回路と、
正極が前記整流回路の正極出力に接続されている蓄電回路以外の前記蓄電回路の正極と前記整流回路の正極出力との間に接続され且つ第２制御信号により前記蓄電回路の充電時にオフ状態となり前記蓄電回路の放電時にオン状態となる複数のスイッチング素子を有する第２スイッチ回路と、
前記充電時において直列接続された複数の前記蓄電回路の充電電圧が所定の第１閾値電圧に達したときに前記第１及び第２スイッチ回路の各スイッチング素子をオンとする前記第１及び第２制御信号を出力することにより前記複数の蓄電回路を並列接続して前記蓄電回路からの放電を開始し、前記放電時において前記第１及び第２スイッチ回路によって並列接続された複数の前記蓄電回路の充電電圧が前記第１閾値電圧よりも低い所定の第２閾値電圧に達したときに前記第１及び第２スイッチ回路の各スイッチング素子をオフとする前記第１及び第２制御信号を出力するとともに前記蓄電回路の放電を停止して充電を開始し、前記放電時に所定の電圧を前記負荷に印加して前記負荷に電力を供給する出力制御回路とを備えている
ことを特徴とする電源回路。
【請求項２】
正負極出力が並列接続された２つ以上の整流回路を備え、各整流回路ごとに発電素子の発電電力を入力可能とする
ことを特徴とする請求項１に記載の電源回路。
【請求項３】
前記整流回路の少なくとも一方の入力側に整流回路と前記発電素子の出力との間に直列接続されるコンデンサが設けられている
ことを特徴とする請求項１又は請求項２に記載の電源回路。
【請求項４】
前記出力制御手段は、制御信号入力端子を介して外部から入力された制御信号に基づいて前記蓄電回路から前記負荷への電力供給を遮断する手段を備えている
ことを特徴とする請求項１乃至請求項３の何れかに記載の電源回路。
【請求項５】
前記充放電回路の全ての蓄電回路は同じ静電容量を有している
ことを特徴とする請求項１乃至請求項４の何れかに記載の電源回路。
【請求項６】
前記充放電回路は５つの蓄電回路を備え、各蓄電回路の静電容量は９４μＦに設定されている
ことを特徴とする請求項５の何れかに記載の電源回路。
【請求項７】
前記充放電回路の充電電圧が１５Ｖから３０Ｖの範囲内の電圧に設定されている
ことを特徴とする請求項１乃至請求項６の何れかに記載の電源回路。
【請求項８】
前記充電回路の充電時における蓄電回路の合成静電容量は１０μＦから４７μＦの範囲内の静電容量に設定されている
ことを特徴とする請求項１乃至請求項７の何れかに記載の電源回路。
【請求項９】
前記第１閾値電圧が２０Ｖに設定されているとともに前記第２閾値電圧が３Ｖに設定されている
ことを特徴とする請求項１乃至請求項８の何れかに記載の電源回路。
【請求項１０】
前記出力制御回路は３Ｖの定電圧を前記負荷に対して出力するリニアレギュレータを備えている
ことを特徴とする請求項１乃至請求項９の何れかに記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高出力インピーダンスを有し低電流の微小電力を出力する発電素子に用いる電源回路に関し、特に、負荷に必要な電圧の電力を出力する電源回路に関するものである。
【背景技術】
【０００２】
従来圧電素子や振動エネルギーを電気エネルギーに変換する素子等を用いて微小電力を発電して使用する際に、整流回路や平滑回路を介して負荷に所定電圧の電気エネルギーを供給する方法が一般的である。
【０００３】
微小電力の発電素子の一例としては、例えば、特開２０１０−１１９２８０号公報や特開２００９−７７６１４号公報に開示されるエレクトレット微小発電装置のような微小電力を発電する発電素子が知られている。このような発電素子によって発電された電力は微小な交流電力であるので、たいていの場合は整流して直流に変換した後、直流電圧を負荷に供給している。例えば、ダイオードを用いた半波整流回路や全波整流回路によって整流している。
【０００４】
また、発電素子によって発電された高い電圧を使用対象の低い電圧に変換する際に抵抗器によって分圧するという簡易な回路を使用することが多かった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１１９２８０号公報
【特許文献２】特開２００９−７７６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記のような高出力インピーダンスで低電流の微小電力を発電する発電素子によって発電された電力を使用するとき、整流回路によって直流に変換したのみでは微小な電力しか得られず実際の電気回路などを動作させるには電力が小さすぎるという問題点があった。
【０００７】
さらに、発電素子から出力される高い電圧を抵抗器による分圧によって使用対象の低い電圧に変換する際に電力損失が生じて電力使用効率が低下してしまうと言う問題点があった。
【０００８】
本発明は上記の問題点に鑑み、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電力を得られ、且つ電力損失が低い電源回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は上記の問題点を解決するために、高出力インピーダンスを有し低電流を出力する発電素子によって発電された微小な発電電力を蓄電し、該蓄電した電力を負荷に供給する電源回路であって、前記発電素子の正負極出力端子が接続される入力端子を有し、前記入力端子に入力された電力を整流する整流回路と、１つ以上のコンデンサ素子からなり、前記整流回路から出力される電力を蓄電して放電する複数の蓄電回路と、前記整流回路の正負極出力間に蓄電可能に前記複数の蓄電回路を直列接続するように各蓄電回路間に設けられた１つ以上のダイオードと、負極が前記整流回路の負極出力に接続されている蓄電回路以外の前記蓄電回路の負極と前記整流回路の負極出力との間に接続され且つ第１制御信号により前記蓄電回路の充電時にオフとなり前記蓄電回路の放電時にオンとなる複数のスイッチング素子を有する第１スイッチ回路と、正極が前記整流回路の正極出力に接続されている蓄電回路以外の前記蓄電回路の正極と前記整流回路の正極出力との間に接続され且つ第２制御信号により前記蓄電回路の充電時にオフとなり前記蓄電回路の放電時にオンとなる複数のスイッチング素子を有する第２スイッチ回路と、前記充電時において直列接続された複数の前記蓄電回路の充電電圧が所定の第１閾値電圧に達したときに前記第１及び第２スイッチ回路の各スイッチング素子をオンとする前記第１及び第２制御信号を出力することにより前記複数の蓄電回路を並列接続して前記蓄電回路からの放電を開始し、前記放電時において前記第１及び第２スイッチ回路によって並列接続された複数の前記蓄電回路の充電電圧が前記第１閾値電圧よりも低い所定の第２閾値電圧に達したときに前記第１及び第２スイッチ回路の各スイッチング素子をオフとする前記第１及び第２制御信号を出力するとともに前記蓄電回路の放電を停止して充電を開始し、前記放電時に所定の電圧を前記負荷に印加して前記負荷に電力を供給する出力制御回路とを備えている電源回路を提案する。
【００１０】
本発明によれば、発電素子からの出力が電源回路に入力されると、発電素子から出力された電力は整流回路によって整流され、直流として出力される。また、この時点において充放電回路の第１スイッチ回路の各スイッチング素子と第２スイッチ回路の各スイッチング素子はオフ状態であり、各蓄電回路はダイオードを介して直列接続された状態にあり、この直列接続された複数の蓄電回路に整流回路から出力される電力が供給されて充電が行われる。
【００１１】
充放電回路における各蓄電回路の充電が進み、直列接続された蓄電回路全体の充電電圧が高くなり、該充電電圧が前記第１閾値電圧に達すると、第１スイッチ回路の各スイッチング素子がオンになるとともに第２スイッチ回路の各スイッチング素子がオンになる。これにより、充放電回路における複数の蓄電回路は並列接続された状態になり、蓄電回路からの放電が開始される。このとき各蓄電回路を接続するダイオードには逆バイアス電圧が印加されるためダイオードには電流が流れない。また、蓄電回路の放電電圧は充電終了時の電圧を蓄電回路の個数で除算した値となる。
【００１２】
さらに、蓄電回路の放電が行われているとき該放電電圧が所定電圧として負荷に印加されて負荷に電力が供給される。
【００１３】
蓄電回路の放電がさらに進み放電電圧値が前記第２閾値電圧に達すると、前記負荷への電力供給が停止されるとともに、第１スイッチ回路の各スイッチング素子と第２スイッチ回路の各スイッチング素子が全てオフ状態となり、各蓄電回路はダイオードを介して直列接続され、該直列接続された蓄電回路への充電が開始される。以下、上記動作が繰り返され、蓄電回路の充放電が繰り返される。
【発明の効果】
【００１４】
本発明の電源回路は、充放電回路における複数の蓄電回路を直列接続した状態で該蓄電回路に充電を行い、充電完了後に複数の蓄電回路を並列接続して放電を行うので、発電素子の出力電力が極微小であっても発電素子の出力電力を無駄にすることなく蓄電回路を充電することができ、蓄電回路に充電した後、並列接続された蓄電回路に蓄電された電力を負荷に供給するので、発電素子によって発電された極微小な電力により実際の電気回路などを動作させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態における電源回路を示す回路図
【図２】本発明の一実施形態における充放電回路の第３端子の電圧波形図
【図３】本発明の一実施形態における充放電回路の放電時における第３端子の電圧波形図
【図４】本発明の一実施形態におけるリニアレギュレータの入出力電圧の電圧波形図
【図５】本発明の一実施形態における電圧測定箇所を示す図
【図６】本発明の一実施形態における充電時の蓄電回路の接続を説明する図
【図７】本発明の一実施形態における放電時の蓄電回路の接続を説明する図
【図８】本発明の一実施形態における充放電回路の最適充電電圧を求めるシミュレーション結果を示す図
【図９】本発明の一実施形態における充放電回路の最適充電電圧を求めるシミュレーションに用いた回路を示す図
【図１０】本発明の一実施形態における充放電回路の最適充電電圧を求める実際の測定回路を示す図
【図１１】本発明の一実施形態における充放電回路の最適充電電圧を求めるシミュレーション結果を示す図
【図１２】本発明の一実施形態における充放電回路の最適充電電圧を求めるシミュレーション結果を示す図
【図１３】本発明の一実施形態における効率計算方法を説明する図
【図１４】本発明の一実施形態における効率計算方法を説明する図
【図１５】本発明の一実施形態における電源回路の他の構成例を示す図
【図１６】本発明の一実施形態における電源回路の他の構成例を示す図
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の一実施形態を説明する。
【００１７】
本発明の電源回路に接続される微小電力発電素子としては高出力インピーダンスを有し低電流を出力する発電素子、具体的には１５ＭΩの高出力インピーダンスを有し、最大出力が９２．５Ｖp-p、３．１μＡの発電素子を用いている。この微小電力発電素子は、負荷純抵抗１５ＭΩを接続したときに３４．８μＷの電力を得ることができる。
【００１８】
図１は本発明の第１実施形態における電源回路を示す図である。図において、１は電源回路で、整流回路１０、充放電回路２０、出力制御回路３０から構成されている。
【００１９】
整流回路１０は、周知のダイオード全波整流回路からなり、４つの整流用ダイオードＤ１〜Ｄ４から構成されている。ダイオードＤ３のアノードとダイオードＤ４のカソードは第１端子に接続され、ダイオードＤ１のアノードとダイオードＤ２のカソードは第２端子に接続されている。さらに、ダイオードＤ１のカソードとダイオードＤ３のカソードが接続されて正極出力をなして第３端子に接続され、ダイオードＤ２のアノードとダイオードＤ４のアノードが接続されて負極出力をなして第５端子（接地端子）に接続されている。
【００２０】
充放電回路２０は、５つの蓄電回路２１ａ〜２１ｅ、２個の抵抗器Ｒ１，Ｒ２、４個のダイオードＤ５〜Ｄ８、第１スイッチ回路２２、第２スイッチ回路２３から構成されている。
【００２１】
蓄電回路２１ａは並列接続された２つのコンデンサＣ５とコンデンサＣ６によって構成され、該蓄電回路２１ａの正極は整流回路１０の正極出力すなわちダイオードＤ１，Ｄ３のカソードに接続され、負極はダイオードＤ５のアノードに接続されている。
【００２２】
蓄電回路２１ｂは並列接続された２つのコンデンサＣ７とコンデンサＣ８によって構成され、該蓄電回路２１ｂの正極はダイオードＤ５のカソードに接続され、負極はダイオードＤ６のアノードに接続されている。
【００２３】
蓄電回路２１ｃは並列接続された２つのコンデンサＣ９とコンデンサＣ１０によって構成され、該蓄電回路２１ｃの正極はダイオードＤ６のカソードに接続され、負極はダイオードＤ７のアノードに接続されている。
【００２４】
蓄電回路２１ｄは並列接続された２つのコンデンサＣ１１とコンデンサＣ１２によって構成され、該蓄電回路２１ｄの正極はダイオードＤ７のカソードに接続され、負極はダイオードＤ８のアノードに接続されている。
【００２５】
蓄電回路２１ｅは並列接続された２つのコンデンサＣ１３とコンデンサＣ１４によって構成され、該蓄電回路２１ｅの正極はダイオードＤ８のカソードに接続され、負極は整流回路１０の負極出力すなわちダイオードＤ２，Ｄ４のアノードに接続されている。
【００２６】
第１スイッチ回路２２は、４つのＮチャネル電界効果トランジスタ（以下、ＦＥＴと称する）ＴＲ１〜ＴＲ４と２つの抵抗器Ｒ１，Ｒ２から構成されている。ＦＥＴ（ＴＲ１）のドレインはダイオードＤ５のアノードに接続され、ゲートは抵抗器Ｒ１の一端と抵抗器Ｒ２の一端に接続され、ソースは抵抗器Ｒ１の他端に接続されるとともに整流回路１０の負極出力すなわちダイオードＤ２，Ｄ４のアノードと第５端子（接地端子）に接続されている。
【００２７】
ＦＥＴ（ＴＲ２）のドレインはダイオードＤ６のアノードに接続され、ゲートは抵抗器Ｒ１の一端と抵抗器Ｒ２の一端に接続され、ソースは抵抗器Ｒ１の他端に接続されるとともに整流回路１０の負極出力すなわちダイオードＤ２，Ｄ４のアノードに接続されている。
【００２８】
ＦＥＴ（ＴＲ３）のドレインはダイオードＤ７のアノードに接続され、ゲートは抵抗器Ｒ１の一端と抵抗器Ｒ２の一端に接続され、ソースは抵抗器Ｒ１の他端に接続されるとともに整流回路１０の負極出力すなわちダイオードＤ２，Ｄ４のアノードに接続されている。
【００２９】
ＦＥＴ（ＴＲ４）のドレインはダイオードＤ８のアノードに接続され、ゲートは抵抗器Ｒ１の一端と抵抗器Ｒ２の一端に接続され、ソースは抵抗器Ｒ１の他端に接続されるとともに整流回路１０の負極出力すなわちダイオードＤ２，Ｄ４のアノードに接続されている。
【００３０】
第２スイッチ回路２３は、８個のＰチャネルＦＥＴ（ＴＲ５〜ＴＲ１２）、４個の抵抗器Ｒ３〜Ｒ６、４個のダイオードＤ９〜Ｄ１２によって構成されている。
【００３１】
ＦＥＴ（ＴＲ５）のソースはダイオードＤ５のカソードと抵抗器Ｒ３の一端に接続され、ゲートは抵抗器Ｒ３の他端とダイオードＤ９のアノードに接続され、ドレインはＦＥＴ（ＴＲ６）のドレインに接続されている。ＦＥＴ（ＴＲ６）のゲートはダイオードＤ９のカソードに接続され、ソースは整流回路１０の正極出力すなわちダイオードＤ１，Ｄ３のカソードに接続されている。
【００３２】
ＦＥＴ（ＴＲ７）のソースはダイオードＤ６のカソードと抵抗器Ｒ４の一端に接続され、ゲートは抵抗器Ｒ４の他端とダイオードＤ１０のアノードに接続され、ドレインはＦＥＴ（ＴＲ８）のドレインに接続されている。ＦＥＴ（ＴＲ８）のゲートはダイオードＤ１０のカソードに接続され、ソースは整流回路１０の正極出力すなわちダイオードＤ１，Ｄ３のカソードに接続されている。
【００３３】
ＦＥＴ（ＴＲ９）のソースはダイオードＤ７のカソードと抵抗器Ｒ５の一端に接続され、ゲートは抵抗器Ｒ５の他端とダイオードＤ１１のアノードに接続され、ドレインはＦＥＴ（ＴＲ１０）のドレインに接続されている。ＦＥＴ（ＴＲ１０）のゲートはダイオードＤ１１のカソードに接続され、ソースは整流回路１０の正極出力すなわちダイオードＤ１，Ｄ３のカソードに接続されている。
【００３４】
ＦＥＴ（ＴＲ１１）のソースはダイオードＤ８のカソードと抵抗器Ｒ６の一端に接続され、ゲートは抵抗器Ｒ６の他端とダイオードＤ１２のアノードに接続され、ドレインはＦＥＴ（ＴＲ１２）のドレインに接続されている。ＦＥＴ（ＴＲ１２）のゲートはダイオードＤ１２のカソードに接続され、ソースは整流回路１０の正極出力すなわちダイオードＤ１，Ｄ３のカソードに接続されている。
【００３５】
出力制御回路３０は、１６個の抵抗器Ｒ７〜Ｒ２２、５個のコンデンサＣ１５〜Ｃ１９、４個のツェナーダイオードＺＤ１〜ＺＤ４、２個のＰＮＰ型トランジスタＴＲ１３，ＴＲ１４、１個のＮＰＮ型トランジスタＴＲ１５、２個のＮチャネルＦＥＴ（ＴＲ１６，ＴＲ１８）、１個のＰチャネルＦＥＴ（ＴＲ１７）、１個のリニアレギュレータ（ＩＣ１）によって構成されている。
【００３６】
抵抗器Ｒ７の一端はＦＥＴ（ＴＲ６，ＴＲ８，ＴＲ１０，ＴＲ１２）のソースに接続されると共に整流回路１０の正極出力すなわちダイオードＤ１，Ｄ３のカソードに接続され、抵抗器Ｒ７の他端はＦＥＴ（ＴＲ６，ＴＲ８，ＴＲ１０，ＴＲ１２）のゲートに接続されていると共にダイオードＤ９，Ｄ１０，Ｄ１１，Ｄ１２のカソードと抵抗器Ｒ８の一端に接続されている。
【００３７】
抵抗器Ｒ９の一端は整流回路１０の正極出力すなわちダイオードＤ１，Ｄ３のカソードに接続されるとともに抵抗器Ｒ１９の一端とＦＥＴ（ＴＲ１７の）ソースに接続され、抵抗器Ｒ９の他端はコンデンサＣ１５の一端と抵抗器Ｒ１０の一端とトランジスタＴＲ１３のエミッタに接続されている。また、コンデンサＣ１５の他端は第５端子（接地端子）に接続されている。
【００３８】
抵抗器Ｒ１０の他端はトランジスタＴＲ１３のベースに接続されるとともに抵抗器Ｒ１１の一端と抵抗器Ｒ１４の一端に接続されている。
【００３９】
抵抗器Ｒ１１の他端はツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードはツェナーダイオードＺＤ２のカソードに接続され、ツェナーダイオードＺＤ２のアノードはツェナーダイオードＺＤ３のカソードに接続され、ツェナーダイオードＺＤ３のアノードは第５端子（接地端子）に接続されている。
【００４０】
抵抗器Ｒ１４の他端はトランジスタＴＲ１５のコレクタに接続され、トランジスタＴＲ１５のエミッタは第５端子（接地端子）に接続され、トランジスタＴＲ１５のベースは抵抗器Ｒ１５の他端と抵抗器Ｒ１６の一端に接続されているとともにＦＥＴ（ＴＲ１８）のドレインに接続されている。また、抵抗器Ｒ１６の他端は第５端子（接地端子）に接続されている。
【００４１】
トランジスタＴＲ１３のコレクタはトランジスタＴＲ１４のエミッタと抵抗器Ｒ１２の一端に接続されている。また、トランジスタＴＲ１４のコレクタは抵抗器Ｒ１５の一端と抵抗器Ｒ１７の一端と抵抗器Ｒ２の他端に接続されている。
【００４２】
トランジスタＴＲ１４のベースは抵抗器Ｒ１２の他端と抵抗器Ｒ１３の一端とコンデンサＣ１９の一端に接続され、抵抗器Ｒ１３の他端はツェナーダイオードＺＤ４のカソードに接続され、ツェナーダイオードＺＤ４のアノードは第５端子（接地端子）に接続されている。
【００４３】
抵抗器Ｒ１７の他端は抵抗器Ｒ１８の一端とコンデンサＣ１６の一端とＦＥＴ（ＴＲ１６）のゲートに接続されている。また、抵抗器Ｒ１８の他端とコンデンサＣ１６の他端は第５端子（接地端子）に接続されている。
【００４４】
ＦＥＴ（ＴＲ１６）のドレインは抵抗器Ｒ８の他端と抵抗器Ｒ２０の他端に接続されている。また、抵抗器Ｒ２０の一端は抵抗器Ｒ１９の他端とコンデンサＣ１９の他端とＦＥＴ（ＴＲ１７）のゲートに接続されている。また、ＦＥＴ（ＴＲ１６）のソースは第５端子（接地端子）に接続されている。
【００４５】
ＦＥＴ（ＴＲ１７）のドレインはリニアレギュレータ（ＩＣ１）の入力端子（ＩＮ）とイネーブル端子（ＥＮ）に接続されるとともにコンデンサＣ１７の一端に接続されている。また、リニアレギュレータ（ＩＣ１）の接地端子（ＧＮＤ）はコンデンサＣ１７の他端と第５端子（接地端子）に接続されている。
【００４６】
リニアレギュレータ（ＩＣ１）の出力端子（ＯＵＴ）は第６端子（出力端子）に接続されるとともにコンデンサＣ１８の一端に接続され、コンデンサＣ１８の他端は第５端子（接地端子）に接続されている。
【００４７】
ＦＥＴ（ＴＲ１８）のソースは抵抗器Ｒ２２の一端と第５端子（接地端子）に接続され、ＦＥＴ（ＴＲ１８）のゲートは抵抗器Ｒ２２の他端と抵抗器Ｒ２１の一端に接続されている。また、抵抗器Ｒ２１の他端は第４端子に接続されている。
【００４８】
次に、図１乃至図７を参照して、上記構成からなる本実施形態における電源回路１の動作概要を説明する。なお、動作説明においては図５に示すように第１及び第２端子に発電素子の出力を接続し、第６端子（出力端子）と第５端子（接地端子）との間に負荷として１ｋΩの抵抗器を接続し、第３端子の電圧Ｖcを測定した。
【００４９】
電源回路１の入力端子すなわち第１端子及び第２端子に発電素子の出力を接続して発電素子により発電された電力を電源回路１に入力すると、発電素子から出力された電力は整流回路１０によって整流され、直流として出力される。
【００５０】
また、電源回路１に発電素子を接続した時点では出力制御回路３０によって充放電回路２０の第１スイッチ回路２２の全てのＦＥＴ（ＴＲ１〜ＴＲ４）及び第２スイッチ回路２３のＦＥＴ（ＴＲ５〜ＴＲ１２）はオフ状態とされ、充放電回路２０の各蓄電回路２１ａ〜２１ｅはダイオードＤ５〜Ｄ８を介して直列接続された状態にある。
【００５１】
すなわち、図６に示すように、コンデンサＣ５とコンデンサＣ６が並列接続してなる蓄電回路２１ａと、コンデンサＣ７とコンデンサＣ８が並列接続してなる蓄電回路２１ｂと、コンデンサＣ９とコンデンサＣ１０が並列接続してなる蓄電回路２１ｃと、コンデンサＣ１１とコンデンサＣ１２が並列接続してなる蓄電回路２１ｄと、コンデンサＣ１３とコンデンサＣ１４が並列接続してなる蓄電回路２１ｅが直列接続された状態となり、合成静電容量Ｃsを有する。
【００５２】
第３端子の電圧Ｖcは図２に示すように変化し、上記のように全ての蓄電回路２１ａ〜２１ｅが直列接続された状態で充電され、第３端子の電圧Ｖcは右肩上がりに上昇する。第３端子の電圧Ｖcが上昇して第１閾値電圧に達したときに蓄電回路２１ａ〜２１ｅへの充電が停止されて蓄電回路２１ａ〜２１ｅの放電に移行する。なお、本実施形態では第１閾値電圧が２０Ｖに設定されている。
【００５３】
すなわち、第３端子の電圧Ｖcが第１閾値電圧に達すると、この電圧が出力制御回路３０によって検出され、出力制御回路３０によって充放電回路２０の第１スイッチ回路２２の全てのＦＥＴ（ＴＲ１〜ＴＲ４）及び第２スイッチ回路２３のＦＥＴ（ＴＲ５〜ＴＲ１２）はオン状態とされ、このとき各蓄電回路２１ａ〜２１ｅを接続するダイオードＤ５〜Ｄ８には逆バイアス電圧が印加されるためダイオードＤ５〜Ｄ８はオフ状態となり、充放電回路２０の各蓄電回路２１ａ〜２１ｅは並列接続された状態となる。
【００５４】
つまり、図７に示すように、コンデンサＣ５とコンデンサＣ６が並列接続してなる蓄電回路２１ａと、コンデンサＣ７とコンデンサＣ８が並列接続してなる蓄電回路２１ｂと、コンデンサＣ９とコンデンサＣ１０が並列接続してなる蓄電回路２１ｃと、コンデンサＣ１１とコンデンサＣ１２が並列接続してなる蓄電回路２１ｄと、コンデンサＣ１３とコンデンサＣ１４が並列接続してなる蓄電回路２１ｅが並列接続された状態となり、合成静電容量Ｃpを有する。
【００５５】
これにより、充放電回路２０における複数の蓄電回路２１ａ〜２１ｅは並列接続された状態になり、蓄電回路２１ａ〜２１ｅからの放電が開始される。また、蓄電回路２１ａ〜２１ｅの放電電圧は充電終了時の電圧を蓄電回路２１ａ〜２１ｅの個数で除算した値となる。
【００５６】
さらに、充放電回路２０の蓄電回路２１ａ〜２１ｅが充電状態から放電状態に移行すると出力制御回路３０のＦＥＴ（ＴＲ１７）がオフ状態からオン状態に切り替わり、このＦＥＴ（ＴＲ１７）を介して蓄電回路２１ａ〜２１ｅからリニアレギュレータ（ＩＣ１）の入力端子ＩＮに電流が流れ、リニアレギュレータ（ＩＣ１）によって所定の定電圧が第６端子（出力端子）に出力される。これにより、第６端子と第５端子に接続された負荷（図示せず）に電力が供給される。
【００５７】
放電開始時には第３端子の電圧Ｖcは図３及び図４に示すように３．７Ｖ〜３．９Ｖになり第６端子（出力端子）からの出力電圧Ｖoutは３Ｖの定電圧となる。さらに放電が進み、第３端子の電圧Ｖcが２．７Ｖになると放電が停止される。放電開始から放電終了までの時間は約１１０ｍ秒である。
【００５８】
放電が停止されると、第１スイッチ回路２２のＦＥＴ（ＴＲ１〜ＴＲ４）及び第２スイッチ回路２３のＦＥＴ（ＴＲ５〜ＴＲ１２）が全てオフ状態となり、各蓄電回路２１ａ〜２１ｅはダイオードＤ５〜Ｄ８を介して直列接続され、該直列接続された蓄電回路２１ａ〜２１ｅへの充電が開始される。以下、上記動作が繰り返され、蓄電回路２１ａ〜２１ｅの充放電が繰り返される。
【００５９】
次に、出力制御回路３０の動作を詳細に説明する。
【００６０】
リニアレギュレータ（ＩＣ１）は周知のレギュレータであり、イネーブル端子ＥＮに印可される電圧がハイレベルのときに入力端子ＩＮに入力された電流により一定の出力電圧Ｖoutを第６端子（出力端子）に出力し、イネーブル端子ＥＮへ印可される電圧がローレベルのときに入力端子ＩＮから出力端子ＯＵＴへの出力を遮断する。
【００６１】
抵抗器９とコンデンサＣ１５は充放電回路２０から出力制御回路３０へのノイズの進入を阻止するために設けられている。
【００６２】
抵抗器Ｒ１０，Ｒ１１とツェナーダイオードＺＤ１，ＺＤ２，ＺＤ３はトランジスタＴＲ１３，ＴＲ１４をオン状態にするために設けられたものであり、抵抗器Ｒ１２，Ｒ１３とツェナーダイオードＺＤ４はトランジスタＴＲ１３，ＴＲ１４をオフ状態にするために設けられたものであり、これらによる出力制御回路３０の動作は次のとおりである。
【００６３】
すなわち、直列接続された蓄電回路２１ａ〜２１ｅに所定値以上（第３端子電圧Ｖc＝２０Ｖ以上）の電圧が充電されていると充電電圧に応じて抵抗器Ｒ９，Ｒ１０，Ｒ１１を介してツェナーダイオードＺＤ１〜ＺＤ３に電流が流れ、ツェナーダイオードＺＤ１〜ＺＤ３の端子間電圧は所定電圧に維持される。電圧Ｖc−ツェナーダイオードＺＤ１〜ＺＤ３の端子間電圧が抵抗器Ｒ９，Ｒ１０，Ｒ１１に印加され、この３つの抵抗器Ｒ９，Ｒ１０，Ｒ１１によって分圧された電圧（抵抗器Ｒ１０の端子間電圧であるトランジスタＴＲ１３のエミッタベース間電圧）に応じてトランジスタＴＲ１３のコレクタ電流が流れ、電圧Ｖｃが第１閾値電圧に達して抵抗器Ｒ１０の端子間電圧が所定値以上になるとトランジスタＴＲ１３はオン状態となる。これにより抵抗器Ｒ１２，Ｒ１３とツェナーダイオードＺＤ４に電流が流れ、ツェナーダイオードＺＤ４の端子間電圧は所定値に維持されるので、抵抗器Ｒ１２の端子間電圧に応じてトランジスタＴＲ１４のコレクタ電流が流れ、抵抗器Ｒ１２の端子間電圧が所定値以上になるとトランジスタＴＲ１４はオン状態になる。トランジスタＴＲ１４がオン状態になると、トランジスタＴＲ１３とトランジスタＴＲ１４と２つの抵抗器Ｒ１５，Ｒ１６を電流が流れ、抵抗器Ｒ１６の端子間電圧に応じてトランジスタＴＲ１５がオン状態になり抵抗器Ｒ１６の電圧が低下するまでトランジスタＴＲ１５とトランジスタＴＲ１３とトランジスタＴＲ１４はオン状態となる。
【００６４】
直列接続された２つのトランジスタＴＲ１３，ＴＲ１４が共にオン状態になると抵抗器Ｒ１５，Ｒ１６に電流が流れて、トランジスタＴＲ１４のコレクタ電圧は０Ｖからハイレベル電圧に変化する。これにより抵抗器Ｒ２を介して第１スイッチ回路２２のＦＥＴ（ＴＲ１〜ＴＲ４）のゲートにハイレベル電圧が印加され、これらのＦＥＴ（ＴＲ１〜ＴＲ４）は全てオフ状態からオン状態になる。
【００６５】
さらに、トランジスタＴＲ１４のコレクタ電圧が０Ｖからハイレベル電圧に変化すると、ＦＥＴ（ＴＲ１６）のゲート電圧が０Ｖからハイレベル電圧に変化してＦＥＴ（ＴＲ１６）はオフ状態からオン状態に変化する。これによりＦＥＴ（ＴＲ１６）のドレイン電圧はハイレベル電圧から０Ｖに変化する。このＦＥＴ（ＴＲ１６）のドレイン電圧が抵抗器Ｒ８を介して第２スイッチ回路２３のＦＥＴ（ＴＲ５〜ＴＲ１２）のゲートに印加され、ＦＥＴ（ＴＲ５〜ＴＲ１２）はオフ状態からオン状態になる。
【００６６】
ＦＥＴ（ＴＲ１６）がオフ状態からオン状態になるとＦＥＴ（ＴＲ１７）のゲート電圧はハイレベルからローレベルに変化し、ＦＥＴ（ＴＲ１７）のゲートに逆バイアス電圧が印加され、ＦＥＴ（ＴＲ１７）はオフ状態からオン状態になる。
【００６７】
このとき、リニアレギュレータ（ＩＣ１）のイネーブル端子ＥＮへ印可される電圧はハイレベルであり、リニアレギュレータ（ＩＣ１）は通電状態となり充放電回路２０からリニアレギュレータ（ＩＣ１）通電され、リニアレギュレータ（ＩＣ１）から外部負荷に電力が供給される。
【００６８】
充放電回路２０から負荷への通電により、並列接続された蓄電回路２１ａ〜２１ｅの端子間電圧Ｖｃ（第３端子電圧）が低下して第１閾値電圧よりも低い第２閾値電圧に達すると、抵抗器Ｒ１２の端子間電圧が低下してトランジスタＴＲ１４のコレクタ電流が減少し、トランジスタＴＲ１４がオフ状態になる。これにより、抵抗器Ｒ１６の端子間電圧が低下してトランジスタＴＲ１５がオフ状態になるとともにリニアレギュレータ（ＩＣ１）のイネーブル端子ＥＮに印可される電圧がローレベルになり、リニアレギュレータ（ＩＣ１）は遮断状態になる。
【００６９】
また、充放電回路２０の並列接続された複数の蓄電回路２１ａ〜２１ｅの端子間電圧Ｖｃ（第３端子電圧）の低下に応じてトランジスタＴＲ１４がオフ状態になった後にトランジスタＴＲ１３もオフ状態になる。
【００７０】
直列接続された２つのトランジスタＴＲ１３，ＴＲ１４が共にオフ状態になると抵抗器Ｒ１５，Ｒ１６への通電がなくなり、トランジスタＴＲ１４のコレクタ電圧はハイレベル電圧から０Ｖに変化する。これにより抵抗器Ｒ２を介して第１スイッチ回路２２のＦＥＴ（ＴＲ１〜ＴＲ４）のゲートに０Ｖが印加され、これらのＦＥＴ（ＴＲ１〜ＴＲ４）は全てオン状態からオフ状態になる。
【００７１】
さらに、トランジスタＴＲ１４のコレクタ電圧がハイレベル電圧から０Ｖに変化すると、ＦＥＴ（ＴＲ１６）のゲート電圧がハイレベル電圧から０Ｖに変化してＦＥＴ（ＴＲ１６）はオン状態からオフ状態に変化する。これによりＦＥＴ（ＴＲ１６）のドレイン電圧は０Ｖからハイレベル電圧に変化する。このＦＥＴ（ＴＲ１６）のドレイン電圧が抵抗器Ｒ８を介して第２スイッチ回路２３のＦＥＴ（ＴＲ５〜ＴＲ１２）のゲートに印加され、ＦＥＴ（ＴＲ５〜ＴＲ１２）はオン状態からオフ状態になり、充放電回路２０の各蓄電回路２１ａ〜２１ｅはダイオードＤ５〜Ｄ８を介して直列接続状態となる。
【００７２】
ＦＥＴ（ＴＲ１６）がオン状態からオフ状態になるとＦＥＴ（ＴＲ１７）のゲート電圧はローレベルからハイレベルに変化し、ＦＥＴ（ＴＲ１７）はオン状態からオフ状態になる。
【００７３】
このとき、リニアレギュレータ（ＩＣ１）のイネーブル端子ＥＮへ印可される電圧はローレベルであり、リニアレギュレータ（ＩＣ１）は遮断状態となり、リニアレギュレータ（ＩＣ１）から外部負荷への電力供給が停止される。
【００７４】
一方、第４端子（制御信号入力端子）にハイレベルの電圧が印可されているときはＦＥＴ（ＴＲ１８）のゲート電圧がハイレベルであるので、ＦＥＴ（ＴＲ１８）はオン状態となりＦＥＴ（ＴＲ１８）のドレイン・ソース間はほぼ導通状態であるためトランジスタＴＲ１５のベース電圧がローレベルとなりトランジスタＴＲ１５がオフ状態になり、リニアレギュレータ（ＩＣ１）は強制的に遮断状態になる。
【００７５】
また、第４端子（制御信号入力端子）が開放されているとき又は第４端子（制御信号入力端子）にローレベルの電圧が印可されているときは、ＦＥＴ（ＴＲ１８）のゲート電圧がローレベルであるのでＦＥＴ（ＴＲ１８）はオフ状態となりＦＥＴ（ＴＲ１８）のドレイン・ソース間はほぼ開放状態であるためトランジスタＴＲ１５のベース電圧に変化を与えることはない。
【００７６】
なお、本実施形態では第１閾値電圧を２０Ｖに設定し、第２閾値電圧を３．０Ｖに設定している。
【００７７】
次に、本実施形態における充放電回路２０への最適充電電圧について図８乃至図１２を参照して説明する。
【００７８】
本実施形態において最適充電電圧を決定するために実際の回路を用いて計測を行ったが外部ノイズの影響が大きかったため実測値を求めると共にシミュレーション値を求めてこれらを比較した。図８において、Ｖ１は実測値の電圧曲線を表し、Ｖ２はシミュレーション値の電圧曲線を表す。シミュレーションにおいては図９に示す回路を用い、実際の計測においては図１０に示す回路を用いた。すなわち、シミュレーション回路においては４７μＦのコンデンサを２個直列接続し、これらのコンデンサに対して１５ＭΩの抵抗器を介して２０Ｖの直流電圧を印加したときのコンデンサの両端間の電圧の変化を測定した。この結果、実測値とシミュレーション値はほぼ同じであることを確認した。
【００７９】
また、実際の測定回路においては発電素子の出力を４個のダイオードからなる全波整流回路を介してコンデンサＣに印加したときのコンデンサＣの両端間の電圧の変化を測定した。すなわち、数種類の静電容量のコンデンサに本実施形態で使用した発電素子から充電を行い、コンデンサの充電電圧と時間との関係を測定すると共に、実測値と一致するシミュレーション条件（入力電圧の値と直列抵抗の値）を求めた。このときの実測値とシミュレーション値を図１１に示す。なお、実際の測定回路では図９の回路において、２つのコンデンサの代わりに１個のコンデンサを用い、発電素子よりの出力をブリッジ整流器を介してコンデンサに充電を行っている。
【００８０】
図１１において、Ａ１〜Ａ７は実測値を表す電圧曲線であり、Ｂ１〜Ｂ７はシミュレーション値を表す電圧曲線である。曲線Ａ１はコンデンサ容量１μＦ、曲線Ａ２はコンデンサ容量４．７μＦ、曲線Ａ３はコンデンサ容量１０μＦ、曲線Ａ４はコンデンサ容量２２μＦ、曲線Ａ５はコンデンサ容量４７μＦ、曲線Ａ６はコンデンサ容量１００μＦ、曲線Ａ７はコンデンサ容量３３０μＦのときの電圧曲線を表している。
【００８１】
また、曲線Ｂ１は入力電圧が４８Ｖ、直列抵抗値が２８ＭΩ、コンデンサ容量が１μＦのときの電圧曲線を表している。曲線Ｂ２は入力電圧が４４Ｖ、直列抵抗値が２６ＭΩ、コンデンサ容量が４．７μＦのときの電圧曲線を表している。曲線Ｂ３は入力電圧が４４Ｖ、直列抵抗値が２４．５ＭΩ、コンデンサ容量が１０μＦのときの電圧曲線を表している。曲線Ｂ４は入力電圧が４４．５Ｖ、直列抵抗値が２４ＭΩ、コンデンサ容量が２２μＦのときの電圧曲線を表している。曲線Ｂ５は入力電圧が４３Ｖ、直列抵抗値が２４ＭΩ、コンデンサ容量が４７μＦのときの電圧曲線を表している。曲線Ｂ６は入力電圧が３５Ｖ、直列抵抗値が１９ＭΩ、コンデンサ容量が１００μＦのときの電圧曲線を表している。曲線Ｂ７は入力電圧が２２Ｖ、直列抵抗値が１０ＭΩ、コンデンサ容量が３３０μＦのときの電圧曲線を表している。
【００８２】
このようにシミュレーション条件を変化させてシミュレーション値と実測値とを一致させると、１００μＦ以上の静電容量のコンデンサを用いた場合は入力電圧を低くすると共に直列抵抗値を低くしないとシミュレーション値と実測値とを一致させることができないことが分かると共に、充電電圧が高くなるとシミュレーション条件が変化してシミュレーション値と実測値が一致しないことが分かる。
【００８３】
次に、上記シミュレーション値を使用して充電電力量と充電電圧との関係を求めた。このシミュレーション値を使用して求めた充電電力量と充電電圧との関係を図１２に示す。図１２において、曲線Ｄ１は入力電圧が４８Ｖ、直列抵抗値が２８ＭΩ、コンデンサ容量が１μＦのときの関係を表している。曲線Ｄ２は入力電圧が４４Ｖ、直列抵抗値が２６ＭΩ、コンデンサ容量が４．７μＦのときの関係を表している。曲線Ｄ３は入力電圧が４４Ｖ、直列抵抗値が２４．５ＭΩ、コンデンサ容量が１０μＦのときの関係を表している。曲線Ｄ４は入力電圧が４４．５Ｖ、直列抵抗値が２４ＭΩ、コンデンサ容量が２２μＦのときの関係を表している。曲線Ｄ５は入力電圧が４３Ｖ、直列抵抗値が２４ＭΩ、コンデンサ容量が４７μＦのときの関係を表している。曲線Ｄ６は入力電圧が３５Ｖ、直列抵抗値が１９ＭΩ、コンデンサ容量が１００μＦのときの関係を表している。曲線Ｄ７は入力電圧が２２Ｖ、直列抵抗値が１０ＭΩ、コンデンサ容量が３３０μＦのときの関係を表している。
【００８４】
以上のことから、上記発電素子を用いて本実施形態の電源回路１を使用する場合は１５〜３０Ｖの範囲内の充電電圧、好ましくは２２Ｖ程度の充電電圧が最も充電電力量が得られ、充電時におけるコンデンサの静電容量は１０〜４７μＦの範囲内、好適には２２μＦ前後の値が好ましいことが分かる。
【００８５】
このため、本実施形態においては、一例として、充放電回路２０のコンデンサＣ５〜Ｃ１４の全ての静電容量を４７μＦとして回路を構成した。
【００８６】
次に、本実施形態における充放電回路２０の効率について図１３及び図１４を参照して説明する。なお、ここでは充放電回路２０のコンデンサＣ５〜Ｃ１４の静電容量を４７μＦに設定して、上記と同様に１ｋΩの負荷を接続したときの効率を説明する。
【００８７】
第３端子の電圧Ｖcの波形における最大値をＶＨとし、充放電回路２０が放電状態から充電状態に復帰したときの電圧Ｖcの値をＶＬとし、放電間隔時間を（Ｔ２−Ｔ１）とし、発電素子の発電電力をＰＨとすると、充放電回路２０の蓄電回路２１ａ〜２１ｅに充電された総電力量ＪＣは次の(1)式によって表され、放電間隔時間（Ｔ２−Ｔ１）内に発電素子が発電した総電力量ＪＨは次の(2)式によって表される。
【００８８】
【数１】
2013236506.tif 000003
【００８９】
なお、４７μＦのコンデンサを２個並列接続して構成した５個の蓄電回路２１ａ〜２１ｅを直列にしたときの合成静電容量Ｃsは１８．８μＦである。
【００９０】
また、負荷消費電力量は出力電圧Ｖoutの電圧値が３Ｖであるから次の(3)式で表される。
【００９１】
【数２】
2013236506.tif 000004
【００９２】
なお、第６端子の出力電圧Ｖoutが０Ｖから上昇して定電圧出力３Ｖの９０％である２．７ＶになったときをＴ３とし、電圧Ｖoutが３Ｖから下降して２．７ＶになったときをＴ４とする。
【００９３】
したがって、全体効率はＪＯ／ＪＨで表され、蓄電回路２１ａ〜２１ｅを構成するコンデンサＣ５〜Ｃ１４への充電効率はＪＣ／ＪＨで表され、放電効率はＬＯ／ＪＣで表される。
【００９４】
上記実施形態の電源回路１によれば、入力端子（第１端子、第２端子）に発電素子を接続することにより、出力端子（第５端子、第６端子）に接続された負荷（１ｋΩ）に対して約６０秒毎に３Ｖの定電圧で３ｍＡの電流を約１１０ｍ秒間出力することができる。実際の実験測定値では、発電素子の発電電力は3.48E-05Ｗ、充放電回路２０の充電終了電圧は20.55Ｖ、充放電回路２０の放電終了時に蓄電回路が直列接続された状態における第３端子の電圧は15.55Ｖ、充電時間は59.4805秒、負荷消費電力は0.009Ｗ、負荷消費時間は0.108545秒、発電素子の発電電力量は2.07E-03Ｊ、蓄電回路２０への充電（放電）電力量は0.001697Ｊ、負荷消費電力量は0.000977Ｊである。また、全体効率（＝負荷消費電力量／発電素子の発電電力量）は４７．２０％、充電効率（＝充電（放電）電力量／発電素子の発電電力量）は８１．９７％、放電効率（＝負荷消費電力量／充電（放電）電力量）は５７．５８％であった。
【００９５】
上記のように本実施形態の電源回路１は、充電時に複数の蓄電回路２１ａ〜２１ｅを直列接続した状態で発電素子の出力電圧を印加して充電を行い、放電時には複数の蓄電回路２１ａ〜２１ｅを並列接続して出力対象電圧を得ることができので、発電素子の出力電力が極微小であっても発電素子の出力電力を無駄にすることなく常に充放電回路２０のコンデンサＣ５〜Ｃ１４を充電することができ、これらのコンデンサＣ５〜Ｃ１４を充電した後、蓄電された電力を負荷に供給するので、発電素子によって発電された極微小な電力により実際の電気回路などを動作させることができる。
【００９６】
また、本実施形態の電源回路１は、出力インピーダンスの高い発電素子から出力される電圧を、電力損失を抑えて必要な電圧に容易に変換して出力することができる。
【００９７】
なお、前述した本実施形態の電源回路１の構成は一例であって本発明が上記実施形態の構成に限定されるものではない。
【００９８】
例えば、電源回路１から発電素子への直流電流の逆流は整流回路１０のダイオードＤ１〜Ｄ４によって阻止されるようになっているが、図１５に示すように、整流回路１０の入力側に整流回路１０と発電素子の出力との間に直列接続されるコンデンサＣ３１，Ｃ３２を設けることにより電源回路１から発電素子への直流電流の逆流をさらに防止することができ、これにより発電素子の損傷や破損を防止することができる。
【００９９】
また、図１６に示すように、充放電回路２０の入力側に接続される複数の整流回路１０を設けて、各整流回路１０毎に発電素子を接続しても良い。
【０１００】
また、電源回路１を構成する各部品の定数等は適宜変更しても良いことは言うまでもない。
【符号の説明】
【０１０１】
１…電源回路、１０…整流回路、２０…充放電回路、２１ａ〜２１ｅ…蓄電回路、２２…第１スイッチ回路、２３…第２スイッチ回路、３０…出力制御回路、Ｄ１〜Ｄ１２…ダイオード、Ｃ５〜Ｃ１９…コンデンサ、Ｒ１〜Ｒ２２…抵抗器、ＴＲ１〜ＴＲ４…Ｎチャネル型ＦＥＴ、ＴＲ５〜ＴＲ１２…Ｐチャネル型ＦＥＴ、ＴＲ１３，ＴＲ１４…ＰＮＰ型トランジスタ、ＴＲ１５…ＮＰＮ型トランジスタ、ＴＲ１６，ＴＲ１８…Ｎチャネル型ＦＥＴ、ＴＲ１７…Ｐチャネル型ＦＥＴ、ＺＤ１〜ＺＤ４…ツェナーダイオード、ＩＣ１…リニアレギュレータ。
【図１】
2013236506.tif 000005
【図２】
2013236506.tif 000006
【図３】
2013236506.tif 000007
【図４】
2013236506.tif 000008
【図５】
2013236506.tif 000009
【図６】
2013236506.tif 000010
【図７】
2013236506.tif 000011
【図８】
2013236506.tif 000012
【図９】
2013236506.tif 000013
【図１０】
2013236506.tif 000014
【図１１】
2013236506.tif 000015
【図１２】
2013236506.tif 000016
【図１３】
2013236506.tif 000017
【図１４】
2013236506.tif 000018
【図１５】
2013236506.tif 000019
【図１６】
2013236506.tif 000020