(57)【要約】【課題】本発明は積層セラミック電子部品及びその製造方法に関する。【解決手段】本発明は、内部電極及び誘電体層が交互に積層されたセラミック本体と、上記セラミック本体の外部に形成された外部電極と、上記外部電極上に形成され、ニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む中間層と、上記中間層上に形成されためっき層とを含む積層セラミック電子部品及びその製造方法を提供し、めっき液の浸透を防止することができる。【選択図】図２
2013214714.tif 000002
【特許請求の範囲】
【請求項１】
内部電極及び誘電体層が交互に積層されたセラミック本体と、
前記セラミック本体の外部に形成された外部電極と、
前記外部電極上に形成され、ニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む中間層と、
前記中間層上に形成されためっき層と、を含む積層セラミック電子部品。
【請求項２】
前記外部電極は、ニッケル及び銅からなる群から選択された１つ以上を含む請求項１に記載の積層セラミック電子部品。
【請求項３】
前記中間層の厚さは、２０ｎｍから１０００ｎｍである請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記中間層の厚さは、５００ｎｍ以下である請求項１から３の何れか１項に記載の積層セラミック電子部品。
【請求項５】
前記外部電極の厚さに対する前記中間層の厚さの比は、１以下である請求項１から４の何れか１項に記載の積層セラミック電子部品。
【請求項６】
前記外部電極の厚さに対する前記中間層の厚さの比は、０．１以下である請求項１から５の何れか１項に記載の積層セラミック電子部品。
【請求項７】
前記めっき層は、ニッケル層及び前記ニッケル層上に形成されたスズ層またはスズ合金層を含む請求項１から６の何れか１項に記載の積層セラミック電子部品。
【請求項８】
前記中間層は、銅酸化物層をさらに含む請求項１から７の何れか１項に記載の積層セラミック電子部品。
【請求項９】
内部電極パターンが形成されたセラミックグリーンシートを積層して焼結し、誘電体層と内部電極が交互に積層されたセラミック本体を形成する段階と、
前記セラミック本体の外部に外部電極を形成する段階と、
前記外部電極上にニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む中間層を形成する段階と、
前記中間層上にめっき層を形成する段階と、を含む積層セラミック電子部品の製造方法。
【請求項１０】
前記中間層を形成する段階は、大気または酸化性雰囲気で、１００℃から６００℃で熱処理して行われる請求項９に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記中間層を形成する段階は、大気または酸化性雰囲気で、２００℃から３００℃で熱処理して行われる請求項９または１０に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記中間層は、銅酸化物層をさらに含む請求項９から１１の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１３】
前記中間層の厚さは、２０ｎｍから１０００ｎｍである請求項９から１２の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１４】
前記中間層の厚さは、５００ｎｍ以下である請求項９から１３の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１５】
前記外部電極の厚さに対する前記中間層の厚さの比は、１以下である請求項９から１４の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１６】
前記外部電極の厚さに対する前記中間層の厚さの比は、０．１以下である請求項９から１５の何れか１項に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層セラミック電子部品に関し、具体的にはめっき液の浸透を防止することができる積層セラミック電子部品に関する。
【背景技術】
【０００２】
一般的にキャパシタ、インダクター、圧電体素子、バリスタ、またはサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極とを備える。
【０００３】
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極とを含む。
【０００４】
積層セラミックキャパシタは小型でありながら高容量が保障され、実装が容易であるという長所により、コンピューター、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
【０００５】
最近では、電子製品が小型化及び多機能化するにつれ、チップ部品も小型化及び高機能化する傾向にあり、積層セラミックキャパシタも小さくて容量の大きい高容量製品が求められている。
【０００６】
このような場合、外部電極層の厚さを減少させることで、全体チップサイズは同一に維持しながら積層セラミックキャパシタの小型化及び大容量化を試している。
【０００７】
また、上記積層セラミック電子部品を基板上に実装する場合、実装が容易であるように外部電極上にニッケル／スズ（Ｎｉ／Ｓｎ）めっきを施す。
【０００８】
一般的に、上記めっき工程は、電気めっき（Ｅｌｅｃｔｒｉｃ  Ｄｅｐｏｓｉｔｉｏｎ）または電解めっきという方式で行われるが、この場合、めっき液が内部に浸透したり、めっき時に発生する水素ガスによって積層セラミック電子部品の信頼性の低下をもたらす。
【０００９】
一方、上記の問題点を解決するために、溶融された半田ペースト（ｓｏｌｄｅｒ  ｐａｓｔｅ）を直接外部電極に塗布する方式が考案されたが、この場合、外部電極の銅（Ｃｕ）金属が溶融された半田ペーストと反応して浸出（ｌｅａｃｈｉｎｇ）現象が生じ、外部電極が剥れるという不良が発生するという問題がある。
【００１０】
また、外部電極をニッケル層、銅層、中間ニッケルめっき層及び鉛／スズめっき層で構成する積層コンデンサーにおいて、上記銅めっき層とその外側の金属めっき層との間に銅酸化膜を形成する方式がある。この場合、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）が制御しにくいという問題がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】日本登録特許公報３１３５７５４号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は積層セラミック電子部品に関し、具体的には、めっき液の浸透を防止することができる積層セラミック電子部品に関する。
【課題を解決するための手段】
【００１３】
本発明の一実施形態は、内部電極及び誘電体層が交互に積層されたセラミック本体と、上記セラミック本体の外部に形成された外部電極と、上記外部電極上に形成され、ニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む中間層と、上記中間層上に形成されためっき層とを含む積層セラミック電子部品を提供する。
【００１４】
上記外部電極は、ニッケル及び銅からなる群から選択された１つ以上を含んでよい。
【００１５】
上記中間層の厚さは、２０から１０００ｎｍであってもよく、５００ｎｍ以下であってもよい。
【００１６】
上記外部電極の厚さに対する上記中間層の厚さの比は、１以下であってもよく、０．１以下であってもよい。
【００１７】
上記めっき層は、ニッケル層及び上記ニッケル層上に形成されたスズ層またはスズ合金層を含んでよい。
【００１８】
上記中間層は、銅酸化物層をさらに含んでよい。
【００１９】
本発明の他の実施形態は、内部電極パターンが形成されたセラミックグリーンシートを積層して焼結し、誘電体層と内部電極が交互に積層されたセラミック本体を形成する段階と、上記セラミック本体の外部に外部電極を形成する段階と、上記外部電極上にニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む中間層を形成する段階と、上記中間層上にめっき層を形成する段階とを含む積層セラミック電子部品の製造方法を提供する。
【００２０】
上記中間層を形成する段階は、大気または酸化性雰囲気で、１００から６００℃で熱処理して行われてもよく、２００から３００℃で熱処理して行われてもよい。
【００２１】
上記中間層は、銅酸化物層をさらに含んでよい。
【００２２】
上記中間層の厚さは、２０から１０００ｎｍであってもよく、５００ｎｍ以下であってもよい。
【００２３】
上記外部電極の厚さに対する上記中間層の厚さの比は、１以下であってもよく、０．１以下であってもよい。
【発明の効果】
【００２４】
本発明によると、外部電極とめっき層との間にニッケル、銅及びニッケル−銅合金または酸化物からなる群から選択された１つ以上を含む中間層を形成することで、めっき液の浸透を抑制し、信頼性に優れた大容量積層セラミック電子部品を具現することができ、信頼性を改善することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１及び第２実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】本発明の第１実施形態による図１のＡ−Ａ'断面図である。
【図３】本発明の第２実施形態による図１のＡ−Ａ'断面図である。
【図４】本発明の第３実施形態による積層セラミックキャパシタの製造工程図である。
【発明を実施するための形態】
【００２６】
本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさなどは明確な説明のために誇張されることがあり、図面上の同じ符号で示される要素は同じ要素である。
【００２７】
以下では、添付の図面を参照して本発明の好ましい実施形態を説明する。
【００２８】
図１は、本発明の第１及び第２実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００２９】
図２は、本発明の第１実施形態による図１のＡ−Ａ'断面図である。
【００３０】
図１及び図２を参照すると、本発明の第１実施形態による積層セラミック電子部品は内部電極２１、２２及び誘電体層１が交互に積層されたセラミック本体１０と、上記セラミック本体１０の外部に形成された外部電極３１ａ、３２ａと、上記外部電極３１ａ、３２ａ上に形成され、ニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む中間層３１ｂ、３２ｂと、上記中間層上に形成されためっき層３１ｃ、３１ｄ、３２ｃ、３２ｄとを含んでよい。
【００３１】
以下では、本発明の一実施形態による積層セラミック電子部品を、積層セラミックキャパシタで説明するが、これに制限されない。
【００３２】
本発明の一実施形態による積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」とは、誘電体層を積み上げる方向、即ち、「積層方向」と同一概念で使用してよい。
【００３３】
本発明の一実施形態によると、上記誘電体層１を形成する原料は、十分な静電容量が得られる限り、特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であってよい。
【００３４】
上記誘電体層１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーに本発明の目的に合わせて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などを添加してよい。
【００３５】
上記誘電体層１の形成に用いられるセラミック粉末の平均粒径は、特に制限されず、本発明の目的を達成するために調節されてよく、例えば、４００ｎｍ以下に調節されてよい。
【００３６】
上記複数の内部電極２１、２２を形成する材料は、特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）の１つ以上の物質からなる導電性ペーストを用いてよい。
【００３７】
また、上記複数の内部電極２１、２２はセラミックを含んでよく、上記セラミックは特に制限されないが、例えば、チタン酸バリウム（ＢａＴｉＯ３）であってよい。
【００３８】
静電容量を形成するために外部電極３１ａ、３２ａが上記セラミック本体１０の外側に形成され、上記内部電極２１、２２と電気的に連結されてよい。
【００３９】
上記外部電極３１ａ、３２ａは内部電極と同じ材質の導電性物質で形成されてよく、これに制限されないが、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などで形成されてよい。
【００４０】
上記外部電極３１ａ、３２ａは、上記金属粉末にガラスフリットを添加して用意した導電性ペーストを塗布してから焼成することで、形成してよい。
【００４１】
図２を参照すると、本発明の第１実施形態による積層セラミックキャパシタは、上記外部電極３１ａ、３２ａ上に形成され、ニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む中間層３１ｂ、３２ｂを含んでよい。
【００４２】
本発明の第１実施形態によると、上記中間層３１ｂ、３２ｂを含むため、高容量積層セラミックキャパシタにおけるめっき液の浸透による信頼性の低下を防ぐことができる。
【００４３】
一般的に、外部電極層の厚さが減少することにより、外部電極上にめっき層を形成する時、めっき液が本体内部に浸透したり、めっき時に発生する水素ガスにより積層セラミック電子部品の信頼性の低下を引き起こすことがあった。
【００４４】
しかし、本発明の第１実施形態によると、上記中間層３１ｂ、３２ｂが上記めっき液及び水素ガスの本体内部への浸透を防ぎ、信頼性を向上させることができる。
【００４５】
上記中間層３１ｂ、３２ｂはニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含んでよく、これに制限されない。
【００４６】
上記中間層３１ｂ、３２ｂは、上記外部電極３１ａ、３２ａを焼成してから大気または酸化性雰囲気で、１００から６００℃で熱処理することで形成してよい。
【００４７】
上記熱処理温度が１００℃未満と低い場合には、上記ニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む中間層３１ｂ、３２ｂが十分に形成されない虞がある。
【００４８】
一方、上記熱処理温度が６００℃を超えて高すぎる場合には、上記中間層３１ｂ、３２ｂが過度に厚く形成され、電気的特性、例えば、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）に問題があり得る。
【００４９】
上記熱処理は、上記外部電極３１ａ、３２ａを焼成してから大気または酸化性雰囲気で行われ、めっき工程の前に行われてよく、上記熱処理工程を２００から３００℃で行うと、信頼性向上効果にさらに優れる。
【００５０】
本発明の第１実施形態によると、上記中間層３１ｂ、３２ｂの厚さｔｉは特に制限されないが、例えば、２０から１０００ｎｍであってよく、特に５００ｎｍ以下であってよい。
【００５１】
上記中間層３１ｂ、３２ｂの厚さｔｉは上記積層セラミックキャパシタの長さ方向の両端部において上記外部電極３１ａ、３２ａ上に上記中間層３１ｂ、３２ｂが形成された高さ、及び積層セラミックキャパシタの厚さ方向の上面及び下面において上記中間層３１ｂ、３２ｂが形成された高さを意味することができ、平均厚さを意味することができる。
【００５２】
本発明の第１実施形態における上記中間層３１ｂ、３２ｂの厚さｔｉは、図２のようにセラミック本体１０の長さ方向の断面のイメージを走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）または透過電子顕微鏡（ＴＥＭ、Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンして測定してよい。
【００５３】
例えば、図２のように積層セラミックキャパシタの幅Ｗ方向の中央部で切断した長さ及び厚さ方向（Ｌ−Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）または透過電子顕微鏡（ＴＥＭ、Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した外部電極領域に対し、上記中間層３１ｂ、３２ｂの厚さを測定して求めることができる。
【００５４】
上記中間層３１ｂ、３２ｂの厚さｔｉを２０から１０００ｎｍに調節することで、めっき液及び水素ガスの本体内部への浸透を防ぐことができるため、信頼性の低下を防ぐことができる。
【００５５】
上記中間層３１ｂ、３２ｂの厚さが２０ｎｍ未満では、上記中間層３１ｂ、３２ｂが薄すぎて、めっき液及び水素ガスの本体内部への浸透を十分に防ぐことができず、信頼性向上効果がわずかである。
【００５６】
上記中間層３１ｂ、３２ｂの厚さが１０００ｎｍを超えると、上記中間層３１ｂ、３２ｂが厚すぎて、電気的特性、例えば、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）に問題があり得る。
【００５７】
特に、上記中間層３１ｂ、３２ｂの厚さを５００ｎｍ以下に調節すると、信頼性向上効果がさらに向上する。
【００５８】
また、本発明の第１実施形態によると、上記外部電極３１ａ、３２ａの厚さｔｅに対する上記中間層３１ｂ、３２ｂの厚さｔｉの比は、１以下であってよく、特に、０．１以下であってよい。
【００５９】
ここで、上記外部電極３１ａ、３２ａの厚さｔｅとは、上記積層セラミックキャパシタの長さ方向の両端部において上記外部電極３１ａ、３２ａが形成された高さ、及び積層セラミックキャパシタの厚さ方向の上面及び下面において上記外部電極３１ａ、３２ａが形成された高さを意味することができ、平均厚さを意味することができる。
【００６０】
上記外部電極３１ａ、３２ａの厚さｔｅは、図２のようにセラミック本体１０の長さ方向の断面のイメージを走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）または透過電子顕微鏡（ＴＥＭ、Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンして測定してよい。
【００６１】
例えば、図２のように積層セラミックキャパシタの幅Ｗ方向の中央部で切断した長さ及び厚さ方向（Ｌ−Ｔ）断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）または透過電子顕微鏡（ＴＥＭ、Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した外部電極領域に対し、上記外部電極３１ａ、３２ａの厚さｔｅを測定して求めることができる。
【００６２】
上記外部電極３１ａ、３２ａの厚さｔｅに対する上記中間層３１ｂ、３２ｂの厚さｔｉの比は、１以下であってよく、特に、０．１以下に調節すると、外部電極３１ａ、３２ａの厚さｔｅの薄い、超高容量積層セラミックキャパシタの場合にも信頼性に優れる。
【００６３】
上記外部電極３１ａ、３２ａの厚さｔｅに対する上記中間層３１ｂ、３２ｂの厚さｔｉの比が１を超えると、上記中間層３１ｂ、３２ｂが厚すぎて、電気的特性、例えば、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）に問題があり得る。
【００６４】
本発明の第１実施形態による積層セラミックキャパシタは、上記中間層３１ｂ、３２ｂ上に形成されためっき層３１ｃ、３１ｄ、３２ｃ、３２ｄを含んでよい。
【００６５】
上記めっき層３１ｃ、３１ｄ、３２ｃ、３２ｄは、ニッケル層及び上記ニッケル層上に形成されたスズ層またはスズ合金層を含んでよいが、これに制限されず、ニッケル層、スズ層またはスズ合金層だけを含んでもよい。
【００６６】
図３は本発明の第２実施形態による図１のＡ−Ａ'断面図である。
【００６７】
図３を参照すると、本発明の第２実施形態による積層セラミックキャパシタにおいて、上記中間層３１ｂ、３２ｂが銅酸化物層３１ｂ'、３２ｂ'をさらに含んでよい。
【００６８】
即ち、本発明の第２実施形態による積層セラミックキャパシタでは、上記外部電極３１ａ、３２ａ上に銅酸化物層３１ｂ'、３２ｂ'とニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む金属層３１ｂ''、３２ｂ''を含む中間層３１ｂ、３２ｂが形成されてよい。
【００６９】
上記銅酸化物層３１ｂ'、３２ｂ'とニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む金属層３１ｂ''、３２ｂ''が順に形成された中間層３１ｂ、３２ｂは、本発明の１つの例示であり、上記層は複数個形成されてよい。
【００７０】
本発明の第２実施形態によると、上記中間層３１ｂ、３２ｂが銅酸化物層３１ｂ'、３２ｂ'をさらに含むため、めっき液及び水素ガスの本体内部への浸透を防ぎ、信頼性をさらに向上させることができる。
【００７１】
図４は、本発明の第３実施形態による積層セラミックキャパシタの製造工程図である。
【００７２】
図４を参照すると、本発明の第３実施形態による積層セラミック電子部品の製造方法は、内部電極パターンが形成されたセラミックグリーンシートを積層して焼結し、誘電体層と内部電極が交互に積層されたセラミック本体を形成する段階と、上記セラミック本体の外部に外部電極を形成する段階と、上記外部電極上にニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む中間層を形成する段階と、上記中間層上にめっき層を形成する段階とを含んでよい。
【００７３】
本発明の第３実施形態による積層セラミック電子部品の製造方法は、まず、誘電体を含むセラミックグリーンシートを用意する。
【００７４】
上記セラミックグリーンシートはセラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さのシート（ｓｈｅｅｔ）状に製作してよい。
【００７５】
次いで、導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを利用して上記セラミックグリーンシート上に内部電極パターンを形成してよい。
【００７６】
次に、上記内部電極パターンが形成されたグリーンシートを積層して焼結し、誘電体層と内部電極が交互に積層されたセラミック本体を形成してよい。
【００７７】
次に、上記セラミック本体の外部に外部電極を形成してよい。
【００７８】
上記外部電極は、ニッケル及び銅からなる群から選択された１つ以上を含んでよい。
【００７９】
その後、上記外部電極上にニッケル、銅及びニッケル−銅合金からなる群から選択された１つ以上を含む中間層を形成してよい。
【００８０】
上記中間層は、上記外部電極の形成及び焼成後、大気または酸化性雰囲気で、１００から６００℃で熱処理して形成してよい。
【００８１】
この過程で上記中間層３１ｂ、３２ｂは、銅酸化物層３１ｂ'、３２ｂ'をさらに含んでよい。
【００８２】
上記熱処理は、上記外部電極３１ａ、３２ａを焼成してから大気または酸化性雰囲気で行われ、めっき工程の前に行われてよく、上記熱処理工程を２００から３００℃で行うと、信頼性向上効果にさらに優れる。
【００８３】
最後に、上記中間層３１ｂ、３２ｂ上にめっき工程を通じてめっき層３１ｃ、３１ｄ、３２ｃ、３２ｄを形成することで、積層セラミックキャパシタを製作する。
【００８４】
その他上述した本発明の一実施形態による積層セラミック電子部品の特徴と同一部分に対してはその説明を省略する。
【００８５】
以下では、実施例を挙げて本発明をより詳しく説明するが、本発明はこれに制限されない。
【００８６】
本実施例は、焼成後の外部電極の平均厚さがそれぞれ１０．２及び２０．５μｍになるように製作した積層セラミックキャパシタに対し、上記外部電極上にニッケル、銅及びニッケル−銅合金からなる中間層を形成し、上記中間層の各厚さによる等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）及び信頼性向上の有無を試すために行われた。
【００８７】
本実施例による積層セラミックキャパシタは下記のような段階で製作された。
【００８８】
まず、平均粒径が０．１μｍのチタン酸バリウム（ＢａＴｉＯ３）などのパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して製造された複数個のセラミックグリーンシートを用意し、これを用いて誘電体層１を形成する。
【００８９】
次に、導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを用意した。
【００９０】
上記セラミックグリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法で塗布して内部電極を形成した後、１９０から２５０層を積層して積層体を製作した。
【００９１】
その後、圧着、切断して０６０３規格のチップを作り、上記チップをＨ２０．１％以下の還元雰囲気の温度１０５０〜１２００℃で焼成した。
【００９２】
次に、外部電極の形成、上記外部電極上に中間層の形成及びめっきなどの工程を経て積層セラミックキャパシタを製作した。
【００９３】
上記積層セラミックキャパシタの試料の断面を観察したところ、外部電極の平均厚さは１０．２及び２０．５μｍで、中間層の平均厚さは０．１２〜２．０２μｍで具現された。
【００９４】
比較例は、中間層を形成しないことを除き、上記実施例と同じ方法で製作した。
【００９５】
下表１は焼成後の外部電極の平均厚さ、中間層の平均厚さ及び外部電極と中間層の平均厚さ比による等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）を比較したものである。
【００９６】
上記等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）の測定は、インピーダンス分析機（Ｉｍｐｅｄａｎｃｅ  Ａｎａｌｙｚｅｒ）を用い、周波数１ＭＨｚから３ＧＨｚで測定した。熱処理せず中間層を形成しない比較例１及び３を基準として比較した。
【００９７】
【表１】
2013214714.tif 000003
【００９８】
上記［表１］を参照すると、本発明の数値範囲を満たす実施例１〜６は、中間層が形成されない比較例１及び３と比べて、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）が同等であることが分かる。
【００９９】
一方、本発明の数値範囲から外れる比較例２及び４は、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）が２倍上昇し、問題があることが分かる。
【０１００】
下表２は、本発明の実施例及び比較例による信頼性を評価した結果を比較したものである。
【０１０１】
上記信頼性の評価は、１０５℃及び定格電圧３Ｖｒの条件下で、時間別に行った。
【０１０２】
【表２】
2013214714.tif 000004
【０１０３】
上記［表２］を参照すると、本発明の数値範囲を満たす実施例７から９は、信頼性に問題がないことが分かる。
【０１０４】
しかし、中間層を形成しない比較例５は、信頼性に問題があることが分かる。
【０１０５】
本発明は上述した実施形態及び添付の図面により限定されるものではなく、添付の特許請求の範囲により限定される。従って、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能で、これも本発明の範囲に属する。
【符号の説明】
【０１０６】
１  誘電体層
１０  セラミック本体
２１、２２  内部電極
３１、３２  めっき層を含んだ外部電極
３１ａ、３２ａ  外部電極
３１ｂ、３２ｂ  中間層
３１ｂ'、３２ｂ'  銅酸化物層
３１ｂ''、３２ｂ''  金属層
３１ｃ、３２ｃ  ニッケル層
３１ｄ、３２ｄ  スズ層またはスズ合金層
Ｔｅ  外部電極の平均厚さ
Ｔｉ  中間層の平均厚さ
【図１】
2013214714.tif 000005
【図２】
2013214714.tif 000006
【図３】
2013214714.tif 000007
【図４】
2013214714.tif 000008