(57)【要約】【課題】コード欠け無しテストをより短時間で且つ簡易な回路構成で実現する。【解決手段】Ａ／Ｄコンバータ２に、その入力レンジを包括するランプ波形をテスト信号として入力し、Ａ／Ｄコンバータ２の出力可能な最小値をカウンタ回路４の初期値とし、Ａ／Ｄコンバータ２から出力されるデジタル信号ＡＤＯとカウンタ回路４のカウンタ値とが等しいときのみカウンタ回路４のカウンタ値ＣＮＴＯをカウントアップさせる。Ａ／Ｄコンバータ２の出力にコード欠けが無ければ、ランプ波形の値の増加に伴いカウンタ回路４のカウンタ値ＣＮＴＯも増加し、１周期分のランプ波形の入力が終了した時点で、カウンタ値ＣＮＴＯの値はＡ／Ｄコンバータ２の出力可能な最大値「＋１」相当の値となる。よって、カウンタ値ＣＮＴＯの値がＡ／Ｄコンバータ２の出力可能な最大値「＋１」相当値と一致しないときには、Ａ／Ｄコンバータ２の出力にコード欠けが生じたと判断する。【選択図】          図１
2013236313.tif 000002
【特許請求の範囲】
【請求項１】
テスト対象のＡ／Ｄコンバータの出力およびカウンタ出力を入力とし、両者の比較結果を出力する比較回路と、
前記比較回路の出力を入力とし、前記比較回路の出力に応じてカウント動作を行い当該カウント動作によるカウンタ値を前記カウンタ出力として前記比較回路に供給するカウンタ回路と、を備え、
予め設定したテスト信号を前記Ａ／Ｄコンバータの入力とするときの前記カウンタ回路の出力に基づいて、前記Ａ／Ｄコンバータの出力にコード欠けがあるか否かを判定するようになっていることを特徴とするＡ／Ｄコンバータのテスト回路。
【請求項２】
前記テスト信号は、前記Ａ／Ｄコンバータの入力レンジを包括し且つ一定の傾きで一方向に変化する線形信号であって、
前記比較回路は、
前記Ａ／Ｄコンバータの出力と前記カウンタ回路のカウンタ出力とを比較し、両者が等しいときに前記カウンタ回路のカウンタ値を一方向に１ステップ更新させることを特徴とする請求項１に記載のＡ／Ｄコンバータのテスト回路。
【請求項３】
前記カウンタ回路のカウンタ値は、外部から所望の値に初期化されることを特徴とする請求項１または請求項２記載のＡ／Ｄコンバータのテスト回路。
【請求項４】
前記カウンタ回路のカウンタ値は、前記Ａ／Ｄコンバータの出力可能な最小値、もしくは最大値に初期化されることを特徴とする請求項３に記載のＡ／Ｄコンバータのテスト回路。
【請求項５】
前記カウンタ回路のカウンタ値からなるカウンタ出力を入力とし、前記カウンタ値が前記テスト信号に応じて予め設定した前記Ａ／Ｄコンバータから出力されるコード相当値と等しいときに、前記Ａ／Ｄコンバータの出力にコード欠けが無いことを表す判定信号を出力する判定回路、をさらに備えることを特徴とする請求項１から請求項４のいずれか１項に記載のＡ／Ｄコンバータのテスト回路。
【請求項６】
前記テスト信号は、前記Ａ／Ｄコンバータの入力レンジを包括し且つ一定の傾きで増加する線形信号であって、
前記判定回路は、
前記カウンタ回路のカウンタ値と、前記Ａ／Ｄコンバータが出力可能な最大値＋１の値とが等しいときに前記判定信号を出力することを特徴とする請求項５に記載のＡ／Ｄコンバータのテスト回路。
【請求項７】
前記テスト信号は、前記Ａ／Ｄコンバータの入力レンジを包括し且つ一定の傾きで減少する線形信号であって、
前記判定回路は、
前記カウンタ回路のカウンタ値と、前記Ａ／Ｄコンバータが出力可能な最小値−１の値とが等しいときに前記判定信号を出力することを特徴とする請求項５に記載のＡ／Ｄコンバータのテスト回路。
【請求項８】
予め設定したテスト信号を入力とするときの当該Ａ／Ｄコンバータの出力を、外部に出力するようになっていることを特徴とする請求項１から請求項７のいずれか１項に記載のＡ／Ｄコンバータのテスト回路。
【請求項９】
前記テスト信号は、前記Ａ／Ｄコンバータの入力レンジを包括し且つ一定の傾きで一方向に変化する線形信号であって、
前記テスト信号を前記Ａ／Ｄコンバータの入力としたときの当該Ａ／Ｄコンバータの出力に基づき、前記Ａ／Ｄコンバータの線形性のテストを行うようになっていることを特徴とする請求項１から請求項８のいずれか１項に記載のＡ／Ｄコンバータのテスト回路。
【請求項１０】
前記テスト信号は、ランプ波形であることを特徴とする請求項１から請求項９のいずれか１項に記載のＡ／Ｄコンバータのテスト回路。
【請求項１１】
テスト対象のＡ／Ｄコンバータの入力レンジを包括し且つ一定の傾きで一方向に変化する線形信号をテスト信号とし、
当該テスト信号を入力とする前記Ａ／Ｄコンバータの出力とカウンタ回路の出力とを比較し、両者が一致するときのみ前記カウンタ回路のカウンタ値を一方向に１ステップ更新し、
前記カウンタ値が前記テスト信号に応じて予め設定した前記Ａ／Ｄコンバータから出力されるコード相当値と等しいときに前記Ａ／Ｄコンバータの出力にコード欠けが無いと判定することを特徴とするＡ／Ｄコンバータのテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄコンバータの線形性のテストを行う、Ａ／Ｄコンバータのテスト回路およびテスト方法に関するものである。
【背景技術】
【０００２】
近年のデジタル処理技術の飛躍的な進歩に伴い、自然界の多くのアナログ情報をデジタルデータに変換するＡ／Ｄコンバータに要求される精度は年々、高まっている。しかし、一方でコストに対する要求はそれ以上に厳しくなっており、高精度化によるコストの増加は許容されない状況にある。
特に、高精度化は、Ａ／Ｄコンバータの入力レンジに対応する全てのデジタルコードが出力されるかどうかを判定するためのコード欠け無しテストにおいて、大幅な時間増大を招き、コストを圧迫している。この時間増大の原因は、高精度化によりテスターへ転送するデータ量が飛躍的に増大したことによるところが大きい。そのため、テスト時間削減のためには、コード欠け無しテスト回路をＡ／Ｄコンバータの製品内に取り込み、テスターへはその判定結果のみを転送することが望ましい。
【０００３】
しかし、一般的なコード欠け無しテストを行うテスト回路では、Ａ／Ｄコンバータの全コードに相当するレジスタを用いて、出力されたデジタルコードに相当するレジスタに「１」を書き込み、全てのレジスタが「１」になればコード欠けが無いとして判定している。この方法では、例えば、１６ビットであれば６５５３６個のレジスタが必要となり、規模が非常に大きい。そのため、例えテスト回路をＡ／Ｄコンバータの製品内に取り込んだとしても、ダイコストの大幅増加となり、結局、コスト削減に繋がらない。
【０００４】
そのため、これまでにもコード欠け無しテストを行うテスト回路の規模削減のためのアイデアが提案されてきた（例えば、特許文献１参照）。
特許文献１記載の技術を、図３を参照して説明する。
図３は、アナログ入力端子１１４とデジタル出力端子１１５とを有するＮビットＡ／Ｄコンバータ１１２を機能的にテストするテスト回路１００を示す。
【０００５】
テスト回路１００は、アップ入力端子１３２およびダウン入力端子１３４を有するとともにアナログ出力端子１３６を有するアナログ積分器１２４と、入力端子Ａおよび入力端子Ｂを有し、入力端子ＡおよびＢへの入力信号の大小関係に応じた値を出力する比較ロジック部１２２と、Ａ／Ｄコンバータ１１２と同様に、Ｎビットのデジタルコードを出力可能なデジタルコード発生器１２１とを含む。
【０００６】
比較ロジック部１２２は、デジタルコード発生器１２１が出力したデジタルコード１１８と、アナログ積分器１２４のアナログ出力端子１３６からの出力に対応してＡ／Ｄコンバータ１１２によって変換されたデジタル出力信号（デジタルコード）１１６とを比較し、Ａ／Ｄコンバータ１１２の値の方が小さければ、アップ信号１２５を出力し、大きければダウン信号１２６を出力し、等しい場合はＯＵＴＰＵＴ信号１５０を出力する。
【０００７】
アナログ積分器１２４はアップ信号１２５が入力されると、Ａ／Ｄコンバータ１１２のデジタル出力信号１１６が大きくなる方向に変化する積分値を出力し、ダウン信号１２６が入力されると、Ａ／Ｄコンバータ１１２のデジタル出力信号１１６が小さくなる方向に変化する積分値を出力する。
つまり、負のフィードバックが掛かっており、Ａ／Ｄコンバータ１１２が正常であれば、最終的にアナログ積分器１２４の出力信号をデジタル値に変換したデジタル出力信号（デジタルコード）１１６はデジタルコード発生器１２１が出力したデジタルコード１１８と等しくなり、ＯＵＴＰＵＴ信号１５０を出力する。逆に、Ａ／Ｄコンバータ１１２が不良の場合は、比較ロジック部１２２は長時間待ってもＯＵＴＰＵＴ信号１５０を出力できず、不良と判定される。デジタルコード発生器１２１はＯＵＴＰＵＴ信号１５０を検出し、新たなデジタルコード１１８を発生する。この動作を繰り返すことにより、最終的に全てのデジタルコードが出力されていることをテストすることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００３-５１２７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述の特許文献１記載の技術では、デジタルコードごとにＡ／Ｄコンバータへの入力信号を制御して所望のデジタルコードが出力されるか否かの探索を行う必要があるため、テスト時間が非常に掛かり、コスト削減効果が薄い。
そこで、この発明は、上記従来の未解決の問題点に着目してなされたものであり、テスト時間の削減を図り、コスト削減を図ることの可能なＡ／Ｄコンバータのテスト回路およびテスト方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の請求項１にかかるＡ／Ｄコンバータのテスト回路は、テスト対象のＡ／Ｄコンバータの出力およびカウンタ出力を入力とし、両者の比較結果を出力する比較回路と、前記比較回路の出力を入力とし、前記比較回路の出力に応じてカウント動作を行い当該カウント動作によるカウンタ値を前記カウンタ出力として前記比較回路に供給するカウンタ回路と、を備え、予め設定したテスト信号を前記Ａ／Ｄコンバータの入力とするときの前記カウンタ回路の出力に基づいて、前記Ａ／Ｄコンバータの出力にコード欠けがあるか否かを判定するようになっていることを特徴としている。
【００１１】
請求項２にかかるＡ／Ｄコンバータのテスト回路は、前記テスト信号は、前記Ａ／Ｄコンバータの入力レンジを包括し且つ一定の傾きで一方向に変化する線形信号であって、前記比較回路は、前記Ａ／Ｄコンバータの出力と前記カウンタ回路のカウンタ出力とを比較し、両者が等しいときに前記カウンタ回路のカウンタ値を一方向に１ステップ更新させることを特徴としている。
【００１２】
請求項３にかかるＡ／Ｄコンバータのテスト回路は、前記カウンタ回路のカウンタ値は、外部から所望の値に初期化されることを特徴としている。
請求項４にかかるＡ／Ｄコンバータのテスト回路は、前記カウンタ回路のカウンタ値は、前記Ａ／Ｄコンバータの出力可能な最小値、もしくは最大値に初期化されることを特徴としている。
【００１３】
請求項５にかかるＡ／Ｄコンバータのテスト回路は、前記カウンタ回路のカウンタ値からなるカウンタ出力を入力とし、前記カウンタ値が前記テスト信号に応じて予め設定した前記Ａ／Ｄコンバータから出力されるコード相当値と等しいときに、前記Ａ／Ｄコンバータの出力にコード欠けが無いことを表す判定信号を出力する判定回路、をさらに備えることを特徴としている。
【００１４】
請求項６にかかるＡ／Ｄコンバータのテスト回路は、前記テスト信号は、前記Ａ／Ｄコンバータの入力レンジを包括し且つ一定の傾きで増加する線形信号であって、前記判定回路は、前記カウンタ回路のカウンタ値と、前記Ａ／Ｄコンバータが出力可能な最大値＋１の値とが等しいときに前記判定信号を出力することを特徴としている。
請求項７にかかるＡ／Ｄコンバータのテスト回路は、前記テスト信号は、前記Ａ／Ｄコンバータの入力レンジを包括し且つ一定の傾きで減少する線形信号であって、前記判定回路は、前記カウンタ回路のカウンタ値と、前記Ａ／Ｄコンバータが出力可能な最小値−１の値とが等しいときに前記判定信号を出力することを特徴としている。
【００１５】
請求項８にかかるＡ／Ｄコンバータのテスト回路は、予め設定したテスト信号を入力とするときの当該Ａ／Ｄコンバータの出力を、外部に出力するようになっていることを特徴としている。
請求項９にかかるＡ／Ｄコンバータのテスト回路は、前記テスト信号は、前記Ａ／Ｄコンバータの入力レンジを包括し且つ一定の傾きで一方向に変化する線形信号であって、前記テスト信号を前記Ａ／Ｄコンバータの入力としたときの当該Ａ／Ｄコンバータの出力に基づき、前記Ａ／Ｄコンバータの線形性のテストを行うようになっていることを特徴としている。
【００１６】
請求項１０にかかるＡ／Ｄコンバータのテスト回路は、前記テスト信号は、ランプ波形であることを特徴としている。
また、本発明の請求項１１にかかるＡ／Ｄコンバータのテスト方法は、テスト対象のＡ／Ｄコンバータの入力レンジを包括し且つ一定の傾きで一方向に変化する線形信号をテスト信号とし、当該テスト信号を入力とする前記Ａ／Ｄコンバータの出力とカウンタ回路の出力とを比較し、両者が一致するときのみ前記カウンタ回路のカウンタ値を一方向に１ステップ更新し、前記カウンタ値が前記テスト信号に応じて予め設定した前記Ａ／Ｄコンバータから出力されるコード相当値と等しいときに前記Ａ／Ｄコンバータの出力にコード欠けが無いと判定することを特徴としている。
【発明の効果】
【００１７】
コード欠け無しテストを、簡易な構成で行うことができ、且つコード欠け無しテストに要する所要時間を大幅に削減することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明のＡ／Ｄコンバータのテスト回路の一例を示す構成図である。
【図２】図１の各部の波形の一例である。
【図３】従来のＡ／Ｄコンバータのテスト回路の一例である。
【発明を実施するための形態】
【００１９】
以下、本発明のＡ／Ｄコンバータのテスト回路の一例を、図面を参照して説明する。
図１は、Ａ／Ｄコンバータ２を含む半導体装置１を示している。
半導体装置１は、アナログ信号ＡＤＩを入力とし、それに対応するデジタル信号ＡＤＯを出力するＡ／Ｄコンバータ２の他に、比較器３と、カウンタ回路４と、判定回路５と、を備える。比較器３とカウンタ回路４と判定回路５とによりＡ／Ｄコンバータ２のテスト回路１０を構成している。そして、判定回路５の出力信号は半導体装置１の外部接続端子Ｔ１に供給され、この外部接続端子Ｔ１に例えばテスター１５を接続することにより、判定回路５の出力信号をテスター１５で参照できるようになっている。また、Ａ／Ｄコンバータ２から出力されるデジタル信号ＡＤＯは半導体装置１の外部接続端子Ｔ２に供給され、この外部接続端子Ｔ２から、Ａ／Ｄコンバータ２から出力されるデジタル信号ＡＤＯを半導体装置１外部に取り出すことができるようになっている。
【００２０】
比較器３は、Ａ／Ｄコンバータ２から出力されるデジタル信号ＡＤＯとカウンタ回路４から出力されるカウンタ値ＣＮＴＯとを入力し、これら２つの入力信号値が等しいときのみハイレベルとなる比較信号ＣＯＮＦを出力する。この比較信号ＣＯＮＦはカウンタ回路４に入力される。
カウンタ回路４は、外部から制御可能なＲＳＴ信号によりＡ／Ｄコンバータ２の出力し得る最小値に初期化される。また、カウンタ回路４は、Ａ／Ｄコンバータ２と同周期で動作し、比較器３から出力される比較信号ＣＯＮＦがハイレベルであるときこれをカウントする。
【００２１】
判定回路５は、カウンタ回路４のカウンタ値ＣＮＴＯを入力し、カウンタ値ＣＮＴＯがＡ／Ｄコンバータ２の出力し得るデジタル信号ＡＤＯの最大値「＋１」と等しいときハイレベルの判定信号ＦＬＡＧを出力し、それ以外はローレベルの判定信号ＦＬＡＧを出力する。
なお、図１において、通常、半導体装置１には上述以外に多くの機能ブロックが含まれることが普通であるが、ここでは、説明を簡略化するため省いている。しかし、他の機能ブロックが含まれていたとしても、当然、今回の発明は適用可能である。
【００２２】
次に、実際のテスト動作について、図２を伴って説明を行う。なお、図２において、（ａ）は、テスト信号としてのアナログ信号ＡＤＩおよびこのアナログ信号ＡＤＩを変換したデジタル信号ＡＤＯを表す。（ｂ）はカウンタ回路４の初期化用のリセット信号ＲＳＴ、（ｃ）はカウンタ回路４のカウンタ値ＣＮＴＯ、（ｄ）は比較器３の比較信号ＣＯＮＦ、（ｅ）は判定信号ＦＬＡＧを表す。
【００２３】
また、Ａ／Ｄコンバータ２の出力可能な最小値をＤｍｉｎ、出力可能な最大値をＤｍａｘとする。
まず、外部から制御可能なＲＳＴ信号によって、カウンタ回路４をＡ／Ｄコンバータ２の出力し得る最小値（Ｄｍｉｎ）に初期化し、その後、解除する。そして、Ａ／Ｄコンバータ２へのアナログ信号ＡＤＩとして、テスト信号を外部から入力する。このテスト信号は、Ａ／Ｄコンバータ２の入力レンジの下限よりも小さく且つ入力レンジの上限よりも大きい振幅を有するランプ波形の信号である。このランプ波形の傾きは、Ａ／Ｄコンバータ２の出力が最小値Ｄｍｉｎから最大値Ｄｍａｘに向かって増加する方向となるようにする。
【００２４】
また、このランプ波形の周期は、Ａ／Ｄコンバータ２が出力可能なデジタル信号（デジタルコード）ＡＤＯ（Ｄｍｉｎ〜Ｄｍａｘ）を全て確実に出力できるような周期とする。例えば、Ａ／Ｄコンバータ２のサンプル周期をＴとし、Ａ／Ｄコンバータ２の分解能をＮビットとした場合、ランプ波形の周期ＴＲは、「ＴＲ＝Ｔ×２Ｎ×１００」程度となるように設定する。
【００２５】
比較器３はＡ／Ｄコンバータ２から出力されるデジタル信号ＡＤＯと、カウンタ回路４から出力されるカウンタ値ＣＮＴＯとを比較し、両者が等しければ比較信号ＣＯＮＦとしてハイレベルを出力する。
カウンタ回路４は比較器３からの比較信号ＣＯＮＦがハイレベルである場合のみ、カウンタ値ＣＮＴＯに「＋１」を加算する。
【００２６】
比較器３は「＋１」が加算されたカウンタ回路４のカウンタ値ＣＮＴＯと、Ａ／Ｄコンバータ２のデジタル信号ＡＤＯとを比較し、等しければ比較信号ＣＯＮＦとしてハイレベルを出力する。
なお、比較器３の比較周期、および、カウンタ回路４のカウント周期は、Ａ／Ｄコンバータ２のサンプル周期Ｔと同期している。この動作を繰り返すことにより、Ａ／Ｄコンバータ２が正常であれば、カウンタ値ＣＮＴＯは、ランプ波形１周期分がＡ／Ｄコンバータ２に入力され終わるまでに、Ａ／Ｄコンバータ２が出力し得るデジタル信号の最大値Ｄｍａｘ「＋１」の値となる。逆に、Ａ／Ｄコンバータ２が不良であった場合には、カウンタ値ＣＮＴＯはそれ以外の値で停滞することになる。
【００２７】
判定回路５は、カウンタ回路４のカウンタ値ＣＮＴＯが、Ａ／Ｄコンバータ２が出力し得るデジタル信号ＡＤＯの最大値Ｄｍａｘ「＋１」の値と等しいとき、判定信号ＦＬＡＧとしてハイレベルを出力する。
この判定信号ＦＬＡＧは、テスター１５に入力される。
テスター１５により、１周期分のランプ波形が入力された後の時点での判定信号ＦＬＡＧを参照し、この判定信号ＦＬＡＧがハイレベルであることを確認することができるとき、Ａ／Ｄコンバータ２が、コード欠けが無く全てのデジタルコードを出力したと判定することができる。
【００２８】
つまり、ランプ波形は、一定の傾きで増加する線形信号であり且つ、Ａ／Ｄコンバータ２の入力レンジの最大および最小を含む振幅を有する。すなわち、１周期分のランプ波形を入力すると、Ａ／Ｄコンバータ２の出力は、Ａ／Ｄコンバータ２で出力可能な最小値Ｄｍｉｎから最大値Ｄｍａｘまで変化することになる。また、カウンタ回路４は、ＲＳＴ信号により初期値にリセットされ（図２の時点ｔ１）、この場合、Ａ／Ｄコンバータ２が出力し得る最小値Ｄｍｉｎに設定されているため、ランプ波形の値が、Ａ／Ｄコンバータ２の入力レンジの最小値相当の値のときに、Ａ／Ｄコンバータ２からデジタル信号ＡＤＯとしてＡ／Ｄコンバータの入力レンジの最小値Ｄｍｉｎ相当のデジタルコードが出力される。
【００２９】
このとき、カウンタ回路４のカウンタ値ＣＮＴＯは、初期値にリセットされており、すなわち、Ａ／Ｄコンバータ２が出力し得る最小値Ｄｍｉｎであって、Ａ／Ｄコンバータ２から出力されるデジタル信号ＡＤＯとカウンタ回路４のカウンタ値ＣＮＴＯは等しいため、比較器３からハイレベルの比較信号ＣＯＮＦが出力される（図２の時点ｔ２）。このため、カウンタ回路４では、「１」だけカウントアップする。
【００３０】
続いて、ランプ波形が、Ａ／Ｄコンバータ２の入力レンジの最小値Ｄｍｉｎ「＋１」相当の値に達した時点ｔ３で、Ａ／Ｄコンバータ２からデジタル信号ＡＤＯとしてＡ／Ｄコンバータ２の入力レンジの最小値Ｄｍｉｎ「＋１」相当のデジタルコードが出力される。このとき、カウンタ回路４のカウンタ値ＣＮＴＯは、「初期値（Ｄｍｉｎ）＋１」に更新されているため、Ａ／Ｄコンバータ２から出力されるデジタル信号ＡＤＯとカウンタ回路４のカウンタ値ＣＮＴＯは等しいことから、比較器３からハイレベルの比較信号ＣＯＮＦが出力される。このため、カウンタ回路４では、「１」だけカウントアップする（図２時点ｔ４）。
【００３１】
以後、Ａ／Ｄコンバータ２が正常であれば、ランプ波形の増加に応じて、カウンタ回路４が「１」ずつカウントアップし、ランプ波形が、Ａ／Ｄコンバータ２の入力レンジの最大値相当の値に達した時点ｔ５で、Ａ／Ｄコンバータ２からデジタル信号ＡＤＯとしてＡ／Ｄコンバータ２の入力レンジの最大値相当のデジタルコード（Ｄｍａｘ相当）が出力される。そして、Ａ／Ｄコンバータ２から出力されるデジタル信号ＡＤＯとカウンタ回路４のカウンタ値ＣＮＴＯとは等しいことから、カウンタ回路４ではカウントアップし、カウンタ値は入力レンジの最大値相当（Ｄｍａｘ）の値「＋１」となる（図２時点ｔ６）。このため、判定回路５ではＡ／Ｄコンバータ２の出力にコード欠けは無いと判断し、ハイレベルの判定信号ＦＬＡＧを出力する。
【００３２】
一方、Ａ／Ｄコンバータ２にコード欠けなどが生じた場合には、Ａ／Ｄコンバータ２から出力されるデジタル信号ＡＤＯとカウンタ回路４のカウンタ値ＣＮＴＯとが一致しないことから、コード欠けが生じた以後、カウンタ回路４ではカウンタ値ＣＮＴＯを更新しない。そのため、ランプ波形の値が、Ａ／Ｄコンバータ２の入力レンジの最大値相当を超え、１周期分のランプ波形が、Ａ／Ｄコンバータ２に入力され終わった時点となっても、カウンタ値ＣＮＴＯは、Ａ／Ｄコンバータ２の入力レンジの最大値相当Ｄｍａｘ「＋１」とはならない。このため、判定回路５ではＡ／Ｄコンバータ２の出力にコード欠けが有ると判断する。
【００３３】
このように、単にランプ波形を入力するだけで、コード欠けの有無の判定を行うことができる。そのため、コード欠けの有無の判定をより容易に且つ簡易な構成で実現することができるとともに、コード欠けの有無の判定に要する所要時間を大幅に短縮することができる。
一方、これらのテストのための動作を行っている最中にも、Ａ／Ｄコンバータ２は、アナログ信号ＡＤＩとして入力したランプ波形に対応したデジタル信号（デジタルコード）ＡＤＯを外部接続端子Ｔ２から半導体装置１の外部に取り出すことができる。
【００３４】
そのため、テスター１５はコード欠けが無いかをテストしているバッググランドで、このＡ／Ｄコンバータ２から出力されるデジタル信号ＡＤＯを取り込むことにより、線形性エラーを測定することができる。
このとき、コード欠けが無いことは判定回路５での判定により保証されるため、この線形性エラー判定のための演算は荒い分解能で行うことが可能となり、テスター１５へのデータ転送や演算時間を格段に短くすることができる。なお、この線形性エラー判定は、例えば、下位２ビットを無視して、上位Ｎ−２ビットで微分非直線性、積分非直線性の計算を行うことで実施すればよい。
【００３５】
なお、上記実施形態においては、一定の傾きで増加するランプ波形を用いてコード欠けの有無を判定する場合について説明したが、これに限るものではない。一定の傾きで減少するランプ波形を用いてコード欠けの有無を判定する構成とすることも可能である。この場合には、外部から制御可能なＲＳＴ信号としてＡ／Ｄコンバータ２の出力し得る最大値Ｄｍａｘに初期化し、判定回路５では、カウンタ回路４のカウンタ値ＣＮＴＯが、Ａ／Ｄコンバータ２が出力し得るデジタル信号ＡＤＯの最小値Ｄｍｉｎ「−１」の値と等しくなったときに、判定信号ＦＬＡＧとしてハイレベルを出力するように構成すればよい。
【００３６】
また、上記実施形態においては、ランプ波形として、Ａ／Ｄコンバータ２の入力レンジの最大値および大小値を包括する信号を用いた場合について説明したが、これに限るものではなく、例えば、Ａ／Ｄコンバータ２の入力レンジの一部に相当するデジタル信号しか用いない場合などには、該当する部分のみを包括するランプ波形を用いてコード欠け無しのテストを行うようにすることも可能である。
【００３７】
また、上記実施形態においては、Ａ／Ｄコンバータ２と、当該Ａ／Ｄコンバータ２のテスト回路１０とで１つの半導体装置１を構成した場合について説明したがこれに限るものではなく、Ａ／Ｄコンバータ２とテスト回路１０とを独立して構成することも可能である。
また、上記実施の形態においては、判定回路５をテスト回路１０の構成要素とし、半導体装置１に組み込んだ場合について説明したが、判定回路５は、半導体装置１に必ずしも組み込む必要はなく、判定回路５の機能をテスター１５に設け、半導体装置１から出力されるカウンタ回路４のカウンタ値ＣＮＴＯをもとに、半導体装置１に接続したテスター１５によって、コード欠けの判定を行うようにすることも可能である。
【符号の説明】
【００３８】
１  半導体装置
２  Ａ／Ｄコンバータ
３  比較器
４  カウンタ回路
５  判定回路
１５  テスター
【図１】
2013236313.tif 000003
【図２】
2013236313.tif 000004
【図３】
2013236313.tif 000005