(57)【要約】【課題】本発明は、簡単な回路構成で消費電力を低減することが可能な電位生成回路および液晶表示装置を提供することを目的とする。【解決手段】本発明による電位生成回路は、容量性負荷に印加するコモン電位を生成する電位生成回路であって、所定の設定電位が正入力に入力され出力電位が負入力に負帰還される差動アンプ２と、差動アンプ２からの出力を増幅し、コモン電位を出力する電流増幅部３と、一端が基準電位に接続された電荷回収容量５と、電荷回収容量５の他端とコモン電位との間に接続された逆並列ダイオード４とを備えることを特徴とする。【選択図】図１
2013084012.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷に印加する出力電位を生成する電位生成回路であって、
所定の設定電位が正入力に入力され前記出力電位が負入力に負帰還される差動増幅器を備え、
前記差動増幅器からの出力に応じて前記出力電位が容量結合によって出力され、
前記出力電位を直流バイアスする直流バイアス手段と、
を備える、電位生成回路。
【請求項２】
前記差動増幅器からの出力を増幅し、前記出力電位を容量結合によって出力する電流増幅部をさらに備えることを特徴とする、請求項１に記載の電位生成回路。
【請求項３】
前記直流バイアス手段は、第１および第２の電源間の電位を抵抗分割する回路を含むことを特徴とする、請求項１に記載の電位生成回路。
【請求項４】
一端が安定電位に接続された電荷回収容量と、
前記電荷回収容量の他端と前記出力電位との間に接続された逆並列ダイオードと、
をさらに備えることを特徴とする、請求項１ないし請求項３のいずれかに記載の電位生成回路。
【請求項５】
請求項１ないし請求項４のいずれかに記載の電位生成回路は、コモン電位を生成する回路として備えられることを特徴とする、液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、アクティブマトリクス方式の液晶表示装置における電位生成回路に関する。
【背景技術】
【０００２】
アクティブマトリクス方式の液晶表示装置の駆動方式は、コモン電位の観点から大きく分けて２通りの方法がある。一方は、一般的にラインコモン反転方式と呼ばれる方式であり、液晶表示装置のゲート線の１行おきにコモン電位の極性が反転し、全データ線の電位の極性は、コモン電位の極性に従って反転する。なお、極性の反転周期は複数行おきでもよく、フレーム単位おきであってもよい。他方は、一般的にドット反転方式と呼ばれる方式であり、コモン電位は直流電位で一定に保たれ、データ線の電位はコモン電位を基準として極性を反転する。なお、隣接する画素同士の極性が異なるように反転させることが一般的であるが、複数画素おきに極性を反転するようにしてもよい。
【０００３】
例えば、ラインコモン反転方式において、ノーマリホワイトの液晶のゲート線に対して１行おきに印加電圧の極性を反転させる場合では、全画面を黒表示にしたときに印加電圧が最大となり、電位生成回路（以下、コモン電位生成回路とする）で消費される電流も最大となる。一方、ドット反転方式では、全画面が黒表示または白表示のときに隣接する画素間での電位が相殺されるため、コモン電位生成回路での電流の消費はほとんどない。しかし、例えば、隣接する画素が白黒表示（通常の隣接する画素はＲＧＢと色が異なっているので、隣接する画素は紫・緑・紫というように表示される）のときは、ラインコモン反転方式のようにコモン電位生成回路での消費電力が大きくなってしまう。ドット反転方式では、一般的な画像が表示されると極性が平均化されるため、コモン電位生成回路における消費電力はラインコモン反転方式と比べて概ね少ない傾向にある。
【０００４】
従来では、ラインコモン反転方式において消費電力が大きいコモン電位生成回路を低消費電力化するために、電荷回収回路を用いた方法などがある（例えば、特許文献１参照）。他にも、コモン電位生成回路を低消費電力化させる方法が記載されたものがある（例えば、特許文献２、３、４、５参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−６９８４８号公報
【特許文献２】特開２００７−０９３６９６号公報
【特許文献３】特開平１１−１９４３２０号公報
【特許文献４】特開２００１−２８２１９７号公報
【特許文献５】特開平０６−０８８９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のコモン電位生成回路では、低消費電力化が十分ではない、または複雑な回路構成によって低消費電力化を図っていた。
【０００７】
本発明は、これらの問題を解決するためになされたもので、簡単な回路構成で消費電力を低減することが可能な電位生成回路および液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明による電位生成回路は、容量性負荷に印加する出力電位を生成する電位生成回路であって、所定の設定電位が正入力に入力され出力電位が負入力に負帰還される差動増幅器を備え、差動増幅器からの出力に応じて出力電位が容量結合によって出力され、出力電位を直流バイアスする直流バイアス手段とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明によると、容量性負荷に印加する出力電位を生成する電位生成回路であって、所定の設定電位が正入力に入力され出力電位が負入力に負帰還される差動増幅器を備え、差動増幅器からの出力に応じて出力電位が容量結合によって出力され、出力電位を直流バイアスする直流バイアス手段とを備えるため、簡単な回路構成で消費電力を低減することが可能である。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態１によるコモン電位生成回路の概略構成図である。
【図２】本発明の実施形態１によるコモン電位生成回路における電圧と電流との関係を示す図である。
【図３】本発明の実施形態２によるコモン電位生成回路の概略構成図である。
【図４】本発明の実施形態２による他のコモン電位生成回路の概略構成図である。
【図５】従来におけるコモン電位生成回路の概略構成図である。
【図６】本発明の実施形態による液晶表示パネル側の等価回路を示す図である。
【図７】従来におけるコモン電位生成回路と液晶表示パネル側の等価回路とを接続した概略構成図である。
【図８】従来におけるコモン電位生成回路における電圧と電流との関係を示す図である。
【発明を実施するための形態】
【００１１】
本発明の実施形態について、図面を用いて以下に説明する。
【００１２】
まず初めに、本発明の前提となる技術について説明する。
【００１３】
図５は、従来におけるコモン電位生成回路の概略構成図である。図５に示すような回路構成は、現在一般的に使用されているドット反転方式において駆動されるコモン電位生成回路であり、直流電位を決定する電位調整部１と、ボルテージフォロア接続された差動アンプ２、電流増幅部３、平滑化容量（Ｃｓ）５とから構成される。図５に示すコモン電位生成回路は、コモン電位が差動アンプ２の正帰還端子の電位と異なると、逆方向電圧に差動アンプ２が動作（＋に異なっていれば−に、−に異なっていれば＋に差動アンプ２が動作）し、電流増幅部３からコモン電位の平滑化容量５に電流が流れて電荷が蓄積され（または平滑化容量５から電荷が引き抜かれ）、コモン電位を電位調整部１の電位と等しくするよう動作する。なお、実際には位相調整などの素子が追加される場合があるが、簡略化のためここでは省略している。また、電流増幅部３を個別に設けずに、差動アンプ２の最後段のバッファにて電流能力が十分である場合もあるが、ここでは分かりやすくするために分離している。
【００１４】
図６は、一般的な液晶表示パネル側の等価回路を示す図である。データ線駆動回路９は、画像データや極性反転信号によって液晶表示パネルに出力する電圧を各データ線に出力する。各データ線は、対応する各画素電極に対してＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）などのスイッチング素子を介して接続されており、各画素電極は液晶容量を介してコモン電位と接続されている。
【００１５】
なお、各データ線は、各画素を介すこと以外に直接にコモン電位と寄生的に容量結合しており、実際にはこの容量結合が主ではあるが、ここでは何らかの容量（Ｃｐ）８で各データ線とコモン電位とが結合されているとする。また、実際の液晶表示パネル側の等価回路はさらに複雑であるが、簡略化のために必要な部分のみを示している。図６に示すデータ線駆動回路９は４つであるが、実際にはデータ線の本数分（例えば、ＶＧＡ（Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）パネルの場合は、６４０×ＲＧＢ＝１９２０本）ある。
【００１６】
前述の通り、データ線駆動回路９の半分の電圧が増加側に変化し、同時に残りの半分の電圧が減少側に同じ電圧だけ変化した場合は、各容量の大きさが同じであれば各電荷が打ち消しあうため、コモン電位は変動せずコモン電位生成回路にて電力が消費されることはない（ただし、ここでは電流増幅部３にてやり取りされる電流以外はないものとする）。しかし、データ線駆動回路９の出力電位の変化の平均が同じ電位方向である場合には、電荷同士で打ち消すことができずコモン電位が変動する。従って、コモン電位生成回路では、コモン電位の変動分を抑制するために電力を消費する。
【００１７】
図７は、従来におけるコモン電位生成回路と液晶表示パネル側の等価回路とを接続した概略構成図である。なお、コモン電位生成回路側は簡単のため電流増幅部３のみ記載している。また、図８は、従来におけるコモン電位生成回路における電圧と電流との関係を示す図である。図７および図８に示すように、データ線駆動回路９の出力が平均的にΔＶｐだけ正方向に変化したとすると、コモン電位生成回路は瞬時に反応できないため、コモン電位がΔＶｐ×Ｃｐ／（Ｃｓ＋Ｃｐ）程度変化する。この電位の変化にともなって、差動アンプ２は電流増幅部３の下側（ＰＮＰ）トランジスタをＯＮにして平滑化容量（Ｃｓ）５の電荷を引き抜いてコモン電位を下げる。このとき、データ線駆動回路９側からコモン電位生成回路側へ電流が流れ、電源から電流ＩAが消費される。一方、データ線駆動回路９の出力が平均的に−ΔＶｐだけ負方向に変化したとすると、コモン電位生成回路は瞬時に反応できないため、コモン電位が−ΔＶｐ×Ｃｐ／（Ｃｓ＋Ｃｐ）程度変化する。この電位の変化にともなって、差動アンプ２は電流増幅部３の上側（ＮＰＮ）トランジスタをＯＮにして平滑化容量（Ｃｓ）５に電荷を充電しコモン電位を上げる。このとき、コモン電位生成回路側からデータ線駆動回路９側へ電流が流れ、電源から電流ＩBが消費される。
【００１８】
上記のことから、コモン電位生成回路にて消費される電力は、データ線駆動回路９から出力される平均電位が下がったときに、コモン電位を上げようと電流ＩBを消費する。そのため、電流ＩBが大きいほどコモン電位生成回路にて消費される電力も大きくなる。本発明では、電流ＩBを小さくし、コモン電位生成回路にて消費される電力を減少させることを特徴としている。以下に、本発明の実施形態について詳細に説明する。
【００１９】
〈実施形態１〉
図１は、本発明の実施形態１によるコモン電位生成回路の概略構成図である。図１に示すように、容量性負荷に印加する出力電位（コモン電位）を生成する電位生成回路（コモン電位生成回路）であって、所定の設定電位が正入力に入力されて出力電位が負入力に負帰還される差動アンプ２（差動増幅器）と、差動アンプ２からの出力に応じて出力電位が出力されるように、差動アンプ２からの出力を増幅して出力電位を出力する電流増幅部３と、一端が基準電位（安定電位）に接続された電荷回収容量５と、電荷回収容量５の他端と出力電位との間に接続された逆並列ダイオード４とを備えている。
【００２０】
ここで、本実施形態では基準電位とするが、安定な電流電位（安定電位）であればどのような電圧であってもよい。また、従来のコモン電位生成回路にて用いていた平滑化容量は、本実施形態では電荷回収容量と呼ぶ。
【００２１】
図２は、本発明の実施形態１によるコモン電位生成回路における電圧と電流との関係を示す図である。図１および図２を用いて、コモン電位生成回路における動作について説明する。
【００２２】
データ線駆動回路９の平均電位がΔＶｐ増加すると、電流増幅部３が動作開始するまでの期間、すなわち、差動アンプ２の出力電圧がコモン電位の変動方向とは反対方向に変化して電流増幅部３に対してバイアスをかけるまでは、コモン電位は増加し、コモン電位と電荷回収容量５端の電位との電位差はダイオード４の順方向電圧ＶFとなる。このとき、電流増幅部３が十分な時間動作しなかったとすると、ダイオード４を流れる電流はほぼ０となって電荷回収容量５端の電位は一定となり、ダイオード４の順方向電圧ＶFは電流が０近傍でのダイオードの順電圧特性で落ち着く。
【００２３】
次に、電流増幅部３がコモン電位を下げる動作を開始（ＰＮＰトランジスタＯＮ）し、増加したコモン電位を所望の電位まで収束させる。このとき、ダイオード４の順電圧特性によって、電荷回収容量５から電荷が抜かれることはなく、電荷回収容量５端の電位は変化せずに電気的に切断された状態となる。すなわち、電荷回収容量５には電荷が充電されている状態となる。
【００２４】
次に、データ線駆動回路９の平均電位がΔＶｐ減少すると、電流増幅部３が動作開始するまでの期間は、コモン電位は減少し、コモン電位と電荷回収容量５端の電位との電位差はダイオード４の順方向電圧ＶFとなる。このとき、電流増幅部３が十分な時間動作しなかったとすると、電荷回収容量５に充電されている電荷が放電してダイオード４を流れ始め、ダイオード４の両端の電位差がほぼ０になるまで流れる。そして、この電荷回収容量５から流れた電荷によって、減少したコモン電位は上げられる。ダイオード４を流れる電流がほぼ０となると電荷回収容量５端の電位は一定となり、ダイオード４の順方向電圧ＶFは電流が０近傍でのダイオードの順電圧特性で落ち着く。
【００２５】
次に、電荷回収容量５の電荷によってコモン電位を上げた後において、所望のコモン電位まで上がらなかった分の電位を補うために、電流増幅部３がコモン電位を上げる動作を開始（ＮＰＮトランジスタＯＮ）し、不足分のコモン電位を所望の電位まで上げる。このとき、ダイオード４の順電圧特性によって、電荷回収容量５端の電位は変化せずに電気的に切断された状態となる。
【００２６】
図２に示すように、データ線駆動回路９から出力される平均電位が周期的に±ΔＶｐだけ変動する場合において、電荷回収容量５端の電位振幅は（ΔＶｐ−２ＶF）×Ｃｐ／（Ｃｓ＋Ｃｐ）となり、振幅の中心が設定電位となる。すなわち、ΔＶｐが正方向に変動するとき、電荷回収容量５端の電位は設定電位を基準にすると（ΔＶｐ−２ＶF）×Ｃｐ／２（Ｃｓ＋Ｃｐ）だけ大きくなり、コモン電位のピークは（ΔＶｐ−２ＶF）×Ｃｐ／２（Ｃｓ＋Ｃｐ）＋ＶFだけ大きくなる。
【００２７】
上記に記載のように、コモン電位生成回路にて電力が消費される（電流ＩBが流れる）のは、データ線駆動回路９の出力平均電位が下がるときである。
【００２８】
従来では、データ線駆動回路９の出力平均電位がΔＶｐだけ下がると、変動分のコモン電位を元に戻すために必要な電荷量はΔＶｐ×Ｃｐとなる。すなわち、実際のコモン電位の変動はΔＶｐ×Ｃｐ／（Ｃｓ＋Ｃｐ）程度であるが、コモン電位部での総容量がＣｓ＋Ｃｐであるため、変動分のコモン電位を元に戻すために必要な電荷は｛ΔＶｐ×Ｃｐ／（Ｃｓ＋Ｃｐ）｝×（Ｃｓ＋Ｃｐ）からΔＶｐ×Ｃｐとなる。
【００２９】
一方、本実施形態１では、コモン電位の変動は（ΔＶｐ−２ＶF）×Ｃｐ／２（Ｃｓ＋Ｃｐ）＋ＶFであり、電荷回収容量（Ｃｓ）５がダイオード４によって電気的に切断された状態であるため、コモン電位部での総容量はＣｐとなる。従って、変動分のコモン電位を元に戻すために必要な電荷は｛（ΔＶｐ−２ＶF）×Ｃｐ／２（Ｃｓ＋Ｃｐ）＋ＶF｝Ｃｐとなる。
【００３０】
ここで、ΔＶｐ＞２ＶFの場合では、コモン電位を戻すために必要な電荷｛（ΔＶｐ−２ＶF）×Ｃｐ／２（Ｃｓ＋Ｃｐ）＋ＶF｝Ｃｐは、必ずΔＶｐ×Ｃｐよりも小さくなるため、本実施形態１によるコモン電位生成回路にて消費される電流量が減少したことが分かる。
【００３１】
このように、従来では、ΔＶｐが正方向に変動すると、電流増幅部３のＰＮＰトランジスタを介して電荷を引き抜いていた。しかし、本実施形態１では、電荷を電荷回収容量５に充電し、ΔＶｐが負方向に変動するときに電荷回収容量５に充電した電荷を再利用しており、上記の動作を簡単な構成により実現している。
【００３２】
また、ΔＶｐ＜２ＶFの場合では、ダイオード４は導通せずに電荷回収容量５端の電位の振幅がなくなるため、本回路自体がない場合と同じであるため、従来と同様にコモン電位を戻すために必要な電荷はΔＶｐ×Ｃｐであり、従来よりも大きくなることはない。
【００３３】
上記では、ダイオード４を流れる電流の特性や差動アンプ２の動特性は無視していた。仮に、ダイオード４への電流が流れにくく、かつ差動アンプ２のスルーレートが高いと、ΔＶｐの変動にともなってコモン電位が変動し、ダイオード４を介して電荷回収容量５に電荷が充電または放電し始めるが、電荷回収容量５に対して十分に充放電されないうちに、動作の速い差動アンプ２が電流増幅部３をバイアスしてコモン電位を設定電位まで戻してしまう。従って、電荷の回収や再利用が十分になされずに、コモン電位生成回路での電流消費を低減（コモン電位生成回路の低電力化）させる効果が減少してしまう。コモン電位生成回路での低電力化の効果を高めるためには、電荷回収容量５の容量を大きくし、低ＶF−高ＩFのダイオード４を使用してできるだけ早く電荷回収容量５の電荷を充放電させ、差動アンプ２は必要な範囲でスルーレートが遅いものを選択すればよい。また、差動アンプ２のスルーレートが調整できない場合は、無効機能を備えた差動アンプ２を用いるなど構造や制御が多少複雑となるが、データ線駆動回路９の出力平均電位が変動した後の一定期間、差動アンプ２の動作を止めるなどすればよい。
【００３４】
〈実施形態２〉
一般的に、ドット反転方式の液晶表示装置内部にて使用される電源電圧には、論理回路電位、ゲートオン電位、ゲートオフ電位、アナログ電位、コモン電位などが使用され、論理回路電位＝３．３Ｖ、ゲートオン電位＝２０Ｖ、ゲートオフ電位＝−５Ｖ、アナログ電位＝１０Ｖ、コモン電位＝４Ｖ程度に設定されることが多い。本実施形態２では、上記の各電圧値を用いて説明するが、これらの電源は単一入力電源電位または複数の電源電位から生成される。入力電源電位は、３．３Ｖ程度が主に用いられており、液晶表示装置のサイズの増大に従って消費電力が増加するため、５Ｖ、１２Ｖと高電圧化していく傾向にある。本実施形態では、一例として、入力電源電圧を３．３Ｖの単一入力電源を用いて説明する。
【００３５】
アナログ電位はデータ線駆動回路９の電源として用いられており、データ線駆動回路９はアナログ電源電位と基準電位（ＧＮＤ）との間に接続され、例えば１Ｖ〜９Ｖ間において任意の電圧を出力することができる。また、コモン電位は４Ｖ程度に設定されており、図５に示すような従来のコモン電位生成回路にて備えられる３つの電源にはアナログ電位の１０Ｖが使用されている。このように、従来のコモン電位生成回路において、図８に示される電流ＩB［Ａ］は１０Ｖの電源電位から消費されるため、消費電力は１０×ＩB［Ｗ］となる。
【００３６】
図３は、本発明の実施形態２によるコモン電位生成回路の概略構成図である。図３に示すように、容量性負荷に印加する出力電位（コモン電位）を生成する電位生成回路（コモン電位生成回路）であって、所定の設定電位が正入力に入力されて出力電位が負入力に負帰還される差動アンプ２（差動増幅器）と、差動アンプ２からの出力を容量結合によって入力して増幅し出力電位を容量結合によって出力する電流増幅部３と、出力電位を直流バイアスする直流バイアス手段とを備えており、直流バイアス手段は、差動アンプ２の出力と出力電位との間に直列に接続された抵抗１０およびダイオード４（逆並列ダイオード）であることを特徴とする。なお、本実施形態２では、差動アンプ２および電圧調整部１に接続されている電位はアナログ電位の１０Ｖであり、電流増幅部３のみアナログ電位と異なり論理回路電位の３．３Ｖに接続されているものとする。また、電流増幅部３に接続される各容量は十分に大きいものとする。
【００３７】
図３に示すコモン電位生成回路について説明する。
【００３８】
コモン電位の初期値を、例えば電源投入直後として０Ｖとする。電位調整部１の設定電圧は４Ｖであるため、差動アンプ２は出力電圧を上昇させる。差動アンプ２の出力電圧が上昇すると電流増幅部３がバイアスされるが、電流増幅部３に接続されている電源電圧が３．３Ｖであるためコモン電位は最大３．３Ｖまでしか上げることができないが、差動アンプ２の出力端から直列に接続された抵抗１０およびダイオード４を介して電荷が供給されてコモン電位は設定電位となる。
【００３９】
実施形態１と同様に、データ線駆動回路９の出力平均電位が変化すると、コモン電位も変化する。このとき、差動アンプ２は変動方向とは逆方向の電位を出力するが、出力された電位がコモン電位に対してダイオード４の順方向電圧±ＶF未満の場合には電流が流れない。一方、コモン電位に対してＶFより僅かに大きくなると、差動アンプ２の出力端から直列に接続された抵抗１０およびダイオード４を介して電流が流れ始めるが、抵抗があるため電流がある程度制限される。しかし、同時に電流増幅部３のベースがバイアスされ始め、大きな電流が電流増幅部３から流れ出す。その結果、容量結合されているコモン電位は増加して設定電位で安定する。
【００４０】
このように、図３に示すようなコモン電位生成回路において、差動アンプ２の出力端から直列に接続された抵抗１０およびダイオード４は直流電流をバイアスするために設けられており、電流増幅部３ではコモン電位の変動分を元に戻すよう補正するために設けられている。図６に示すように、コモン電位とデータ線駆動回路９とは容量（Ｃｐ）８を介しているため、直流電流がデータ線駆動回路９側に流れることはない（実際には、非常に小さなリーク電流はある）。従って、図８に示す電流ＩBはコモン電位の変動を抑制するために用いられ、コモン電位生成回路にて消費される。なお、差動アンプ２などのバイアス電流も消費されるが、ここでは省略する。
【００４１】
従来のコモン電位生成回路では、電流ＩBは１０Ｖのアナログ電位電源から消費されていたので消費電力は１０ＩB［Ｗ］であったが、本実施形態２では、電流ＩBは３．３Ｖの電位電源から消費されるため消費電力は３．３ＶＩB［Ｗ］となり、従来よりも消費電力が減少したことが分かる。なお、上記は、コモン電位に対して差動アンプ２の出力から電流が流れないことを前提としているが、電流増幅部３ではおよそＩB／トランジスタのｈFE程度しか流れず、また差動アンプ２の出力端から直列に接続された抵抗１０およびダイオード４の経路では、ダイオードの順電圧および抵抗によって電流が流れにくくなっているため、ほぼ無視することができる。
【００４２】
差動アンプ２の出力端から直列に接続された抵抗１０およびダイオード４について説明する。仮にダイオード４がないと仮定すると、差動アンプ２から出力される電位がコモン電位より僅かにずれただけで電流が流れてしまい、この電流はアナログ電位の１０Ｖから供給されるため消費電力が増大してしまう。それを防止するために直列に接続している抵抗１０の値を大きくすればよいのだが、例えば電源投入時などでは直流電位が抵抗１０を介してバイアスされるため、安定するまで時間がかかってしまう。上記の問題は、抵抗１０およびダイオード４を直列に接続する図３のような回路構成とすることにより解決することができる。
【００４３】
本実施形態２における電流増幅部３の電源には、０−３．３Ｖの電源を使用しているが、例えば３．３−１０Ｖの電源でもよく、例えば論理回路電位等の別の回路で２．５Ｖを生成しているような場合、０−２．５Ｖとするとさらに低電力化することができる。すなわち、電流増幅部３をコモン電位に対して容量結合させることによって、最も効率的な電位を選定することができ消費電力を低減することが可能となる。
【００４４】
図３に示すコモン電位生成回路では、差動アンプ２の電源を直流値を決定するために都合の良い１０Ｖに設定している。しかし、図４に示すコモン電位生成回路では、電流増幅部３と同様の３．３Ｖの電源を電位調整部１、差動アンプ２に用いることができる。
【００４５】
図４は、本発明の実施形態２による他のコモン電位生成回路の概略構成図である。図４に示すように、容量性負荷に印加する出力電位（コモン電位）を生成する電位生成回路（コモン電位生成回路）であって、所定の設定電位が正入力に入力されて出力電位が負入力に負帰還される差動アンプ２（差動増幅器）と、差動アンプ２からの出力に応じて出力電位が容量結合によって出力されるように、差動アンプ２からの出力を増幅し出力電位を容量結合によって出力する電流増幅部３と、出力電位を直流バイアスする直流バイアス手段とを備えており、直流バイアス手段は、第１および第２の電源間の電位を抵抗分割する回路を含むことを特徴とする。本実施形態では電位調整部１、差動アンプ２、および電流増幅部３に論理回路電源電位３．３Ｖが使用され、直流点バイアス手段にはアナログ電源電位が使用されている。
【００４６】
ここで、直流バイアス手段７がないと、それ以外の回路のみでは所望の直流電位４Ｖまでのバイアス手段がないため、何らかの手段が必要になる。最も簡単なバイアス手段は、図４に示すような抵抗分圧であり、図４では１０Ｖのアナログ電位を抵抗分圧してからコモン電位にバイアスしている。このとき、定常的に電流が流れ続けるため、電力が消費されてしまうので、あまり好ましくないが、電源投入時の立ち上がり時間がある程度遅くてもよい場合は抵抗値を大きくすることで定常的な消費電力を低減することができる。また、別のバイアス手段を用いてもよい。差動アンプ２および電位調整部１の電源は３．３Ｖであるため、コモン電位の設定電位である４Ｖを直接出力することができないが、図４のように非反転増幅回路の構成とすることによって、正帰還端子のｋ倍（ｋ≧１）の電位を制御することが可能となる。図４では、差動アンプ２と電流増幅部３は同電位の範囲内で動作するため容量結合する必要はない。
【００４７】
以上のことから、電流増幅部３と同様の３．３Ｖの電源を電位調整部１、差動アンプ２に用いるため、消費電力が低減されたコモン電位生成回路となる。
【００４８】
また、図３および図４に示すコモン電位生成回路において、実施形態１のような直列に接続された電荷回収容量および逆並列ダイオードをさらに備えてもよい。すなわち、一端が基準電位（安定電位）に接続された電荷回収容量５と、電荷回収容量５の他端と出力電位（コモン電位）との間に接続された逆並列ダイオード４とをさらに備えてもよい（図示せず）。このようにすることによって、さらに消費電力の低減を図ることができる。
【００４９】
上記の実施形態１および実施形態２に記載の電位生成回路は、コモン電位を生成する回路として備える液晶表示装置に適用可能である。実施形態１および実施形態２に記載のコモン電位生成回路を液晶表示装置に備えることによって、消費電力を低減した液晶表示装置を提供することができる。
【符号の説明】
【００５０】
１  電圧調整部、２  差動アンプ、３  電流増幅部、４  ダイオード、５  電荷回収容量、６  平滑化容量、７  直流点バイアス手段、８  容量、９  データ線駆動回路、１０  抵抗。
【図１】
2013084012.tif 000003
【図２】
2013084012.tif 000004
【図３】
2013084012.tif 000005
【図４】
2013084012.tif 000006
【図５】
2013084012.tif 000007
【図６】
2013084012.tif 000008
【図７】
2013084012.tif 000009
【図８】
2013084012.tif 000010