(57)【要約】【課題】リアルタイム性に優れ、またチャンネルごとのアナログ信号の変化の特性に応じた適切な頻度でＡ／Ｄ変換が可能な多チャンネルＡ／Ｄコンバータを得る。【解決手段】比較部４８は、アナログ信号がＡ／Ｄ変換部４５にて変換されたデジタル信号の今回値と前回値とを比較し、変化がなければ比較結果としてフラグ０を出力し、この比較結果の３回分がチャンネル情報テーブル記憶部４９に記憶され、セレクタ制御部４４は入力されるアナログ信号のＡ／Ｄ変換に先立ち過去の比較結果の３回分の情報に基づいて当該チャンネルのアナログ信号の変化の有無を判断し、変化のないアナログ信号の無駄なＡ／Ｄ変換を行わず、また１回変化が無いだけではＡ／Ｄ変換を省略しないので、リアルタイム性に優れ、またチャンネルごとのアナログ信号の変化の特性に応じた適切な頻度でＡ／Ｄ変換を行うことができる。【選択図】図１
2013236147.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号が入力される複数のチャンネルの中から一つのチャンネルを選択するチャンネルセレクタ部と、
前記チャンネルセレクタ部により選択された前記チャンネルより入力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換部と、
前記選択されたチャンネルに入力された前記アナログ信号が前記Ａ／Ｄ変換部により変換されたデジタル信号の値と前回の前記デジタル信号の値とを比較して前記デジタル信号の値の変化の有無の情報を出力する比較部と、
前記変化の有無の情報を上記チャンネルごとに複数回分記憶するチャンネル情報記憶部と、
前記チャンネルごとの前記複数回分の変化の有無の情報に基づいて当該チャンネルのアナログ信号の変化が無いと判断した場合に前記Ａ／Ｄ変換部に当該チャンネルの前記アナログ信号のＡ／Ｄ変換処理を行わせないようにするとともに、上記チャンネル情報記憶部へは前記チャンネルの前記アナログ信号の値が今回変化があったとする情報を出力し記憶させることにより次回当該チャンネルの前記アナログ信号のＡ／Ｄ変換処理を行わせるようにするものであるセレクタ制御部と
を備えた多チャンネルＡ／Ｄコンバータ。
【請求項２】
前記セレクタ制御部は、前記チャンネルごとの前記アナログ信号の特性に応じて前記複数のチャンネルの中から一つのチャンネルを選択する順序を予め設定しておく走査順序設定部を有するものである請求項１に記載の多チャンネルＡ／Ｄコンバータ。
【請求項３】
前記比較部は、今回の前記デジタル信号の値と前回の前記デジタル信号の値との差が予め決められた値を越えたときに当該チャンネルのアナログ信号に変化があったとする情報を出力するものである請求項１または請求項２に記載の多チャンネルＡ／Ｄコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多チャンネルＡ／Ｄコンバータに関する。
【背景技術】
【０００２】
従来の多チャンネルＡ／Ｄコンバータとして、複数のアナログ入力端子を持つアナログ・ディジタル変換器の各アナログ入力をモニターして、変化がなかったチャンネルのＡ／Ｄ変換を行わないようにし、変換効率を向上させてトータルの変換時間を短縮するものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０５−０１４１９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の多チャンネルＡ／Ｄコンバータは以上のように構成され、前回のアナログ入力と今回のアナログ入力とを１回比較しただけで変化がなかったチャンネルのＡ／Ｄ変換を行わないようにしているために、頻繁に変化しているにもかかわらずたまたま変化がなかった場合にＡ／Ｄ変換をとばしてしまい、リアルタイム性の低下を招いていた。また、１回の比較で判断をするため、アナログ入力であるアナログ信号の変化の速さなどアナログ入力の変化の特性に応じた適切な判断を行うことができなかった。
【０００５】
この発明は上記のような問題点を解決するためになされたものであり、リアルタイム性に優れ、またチャンネルごとのアナログ信号の変化の特性に応じた適切な頻度でＡ／Ｄ変換を行うことができる多チャンネルＡ／Ｄコンバータを得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る多チャンネルＡ／Ｄコンバータにおいては、
アナログ信号が入力される複数のチャンネルの中から一つのチャンネルを選択するチャンネルセレクタ部と、
前記チャンネルセレクタ部により選択された前記チャンネルより入力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換部と、
前記選択されたチャンネルに入力された前記アナログ信号が前記Ａ／Ｄ変換部により変換されたデジタル信号の値と前回の前記デジタル信号の値とを比較して前記デジタル信号の値の変化の有無の情報を出力する比較部と、
前記変化の有無の情報を上記チャンネルごとに複数回分記憶するチャンネル情報記憶部と、
前記チャンネルごとの前記複数回分の変化の有無の情報に基づいて当該チャンネルのアナログ信号の変化が無いと判断した場合に前記Ａ／Ｄ変換部に当該チャンネルの前記アナログ信号のＡ／Ｄ変換処理を行わせないようにするとともに、上記チャンネル情報記憶部へは前記チャンネルの前記アナログ信号の値が今回変化があったとする情報を出力し記憶させることにより次回当該チャンネルの前記アナログ信号のＡ／Ｄ変換処理を行わせるようにするものであるセレクタ制御部とを備えたものである。
【０００７】
この発明は、
アナログ信号が入力される複数のチャンネルの中から一つのチャンネルを選択するチャンネルセレクタ部と、
前記チャンネルセレクタ部により選択された前記チャンネルより入力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換部と、
前記選択されたチャンネルに入力された前記アナログ信号が前記Ａ／Ｄ変換部により変換されたデジタル信号の値と前回の前記デジタル信号の値とを比較して前記デジタル信号の値の変化の有無の情報を出力する比較部と、
前記変化の有無の情報を上記チャンネルごとに複数回分記憶するチャンネル情報記憶部と、
前記チャンネルごとの前記複数回分の変化の有無の情報に基づいて当該チャンネルのアナログ信号の変化が無いと判断した場合に前記Ａ／Ｄ変換部に当該チャンネルの前記アナログ信号のＡ／Ｄ変換処理を行わせないようにするとともに、上記チャンネル情報記憶部へは前記チャンネルの前記アナログ信号の値が今回変化があったとする情報を出力し記憶させることにより次回当該チャンネルの前記アナログ信号のＡ／Ｄ変換処理を行わせるようにするものであるセレクタ制御部とを備えたものであるので、
複数回分の変化の有無により当該チャンネルのアナログ信号のＡ／Ｄ変換の要否を判断するので、変化のないアナログ信号の無駄なＡ／Ｄ変換を行わず、１回分に変化がない場合であっても直ちに当該チャンネルのアナログ信号のＡ／Ｄ変換処理を省略することがないためリアルタイム性に優れ、またチャンネルごとのアナログ信号の変化の特性に応じた適切な頻度でＡ／Ｄ変換を行うことができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１である多チャンネルＡ／Ｄコンバータの構成を示す構成図である。
【図２】各チャンネル前回値データ格納部の構成図である。
【図３】チャンネル情報テーブル記憶部の詳細図である。
【図４】多チャンネルＡ／Ｄコンバータの動作フロー図である。
【図５】図１の多チャンネルＡ／Ｄコンバータのタイミングチャートである。
【図６】タイミングＡにおけるチャンネル情報テーブルの状態図である。
【図７】タイミングＢにおけるチャンネル情報テーブルの状態図である。
【図８】タイミングＣにおけるチャンネル情報テーブルの状態図である。
【図９】タイミングＤにおけるチャンネル情報テーブルの状態図である。
【図１０】タイミングＥにおけるチャンネル情報テーブルの状態図である。
【図１１】各回のループの期間中の各チャンネルのアナログ信号の変化の有無の状態を示すテーブルである。
【図１２】この発明の実施の形態２である多チャンネルＡ／Ｄコンバータの構成を示す構成図である。
【図１３】この発明の実施の形態３である多チャンネルＡ／Ｄコンバータの構成を示す構成図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１〜図１１は、この発明を実施するための実施の形態１を示すものであり、図１は多チャンネルＡ／Ｄコンバータの構成を示す構成図、図２は各チャンネル前回値データ格納部の構成図、図３はチャンネル情報テーブル記憶部の詳細図である。図４は多チャンネルＡ／Ｄコンバータの動作フロー図、図５は多チャンネルＡ／Ｄコンバータのタイミングチャートである。図６はタイミングＡにおけるチャンネル情報テーブルの状態図、図７はタイミングＢにおけるチャンネル情報テーブルの状態図、図８はタイミングＣにおけるチャンネル情報テーブルの状態図、図９はタイミングＤにおけるチャンネル情報テーブルの状態図、図１０はタイミングＥにおけるチャンネル情報テーブルの状態図、図１１は各回のループの期間中の各チャンネルのアナログ信号の変化の有無の状態を示すテーブルである。図１において、多チャンネルＡ／Ｄコンバータは次のように構成されている。アナログ信号受信部（Ｃｈ１）４０、アナログ信号受信部（Ｃｈ２）４１、アナログ信号受信部（ＣｈＮ）４２が、チャンネルセレクタ部４３を介してＡ／Ｄ変換部４５に接続されている。アナログ信号受信部４０〜４２は、例えばプラントの計装機器等からのアナログ情報をアナログ信号として受信するものであり、チャンネル数Ｎの数だけ設けられている。
【００１０】
チャンネルセレクタ部４３は、セレクタ制御部４４から指示されたチャンネルのアナログ信号受信部４０，４１，４２のうちの一つとＡ／Ｄ変換部４５との接続を行う。セレクタ制御部４４は、チャンネル情報テーブル記憶部４９（詳細後述）より過去の比較結果の情報を入手し、その結果に基づきチャンネルセレクタ部４３に選択するチャンネルを指示する。Ａ／Ｄ変換部４５は、チャンネルセレクタ部４３に接続され、チャンネルセレクタ部４３が選んだ、アナログ信号受信部４０，４１，４２のうち１つのチャンネルのアナログ信号をデジタル信号に変換する。デジタル信号収集部４６は、Ａ／Ｄ変換部４５が出力したデジタル信号を、本入力を必要とするマイコン等に引き渡す。
【００１１】
デジタル信号値記憶部としての各チャンネル前回値データ格納部４７（詳細後述）は、Ａ／Ｄ変換部４５が出力するデジタル信号の値をチャンネルごとに格納し、セレクタ制御部４４より指示されたチャンネルの保持されている値を比較部４８に送る。また比較が終了した場合、今回のデジタル信号の値をチャンネルに対応した前回値に上書きする。比較部４８は、各チャンネル前回値データ格納部４７に記憶されている前回Ａ／Ｄ変換したときのデジタル信号の値である前回値と、Ａ／Ｄ変換部４５が出力しているデジタル信号の値である今回値（現在値）との比較を行い、その結果（（フラグ０または１）詳細後述）をチャンネル情報テーブル記憶部４９に送信する。チャンネル情報テーブル記憶部４９（詳細後述）は、比較部４８より送られてくる情報（０または１）を、前回値、前前回値、前前前回値としてチャンネルごとに格納し、セレクタ制御部４４より指定されたチャンネルの格納している前回値、前前回値、前前前回値を比較部４８へ送信するとともに、今回の比較の結果を格納する。
【００１２】
次に、図１に示す各チャンネル前回値データ格納部４７の詳細構成を図２により説明する。図２において、各チャンネル前回値データ格納部４７は、チャンネルごとの情報格納部６０を有し、セレクタ制御部４４の指示により指定されたチャンネルの格納されているデジタル信号の前回値を比較部４８へ出力するとともに、Ａ／Ｄ変換部４５より入力されるデジタル信号の今回値を、セレクタ制御部４４の指示による該当のチャンネルに相当するエリアに格納する。また、チャンネル情報記憶部としてのチャンネル情報テーブル記憶部４９は図３に示すように、前回の比較結果を格納する前回の比較結果格納部５０、前前回の比較結果を格納する前前回の比較結果格納部５１、前前前回の比較結果を格納する前前前回の比較結果格納部５２を有する。これらの比較結果格納部５０，５１，５２にはチャンネルごとに比較結果が記憶される。
【００１３】
次に、図４の動作フロー図により多チャンネルＡ／Ｄコンバータの動作を説明する。図４において、セレクタ制御部４４は、ステップＳ７０におけるＡ／Ｄ変換の開始に際し、初めに選択するチャンネルを指定する。ここでは、ｎに１を代入し、Ｃｈ１を選択することとする。次に、ステップＳ７１において、チャンネル情報テーブル記憶部４９に対して、比較結果格納部５０，５１，５２に記憶された前回値、前前回値、前前前回値（フラグが０または１、詳細後述）の引き渡し要求を行う。ステップＳ７２において、チャンネル情報テーブル記憶部４９からチャンネルｎ（＝１）に関するチャンネル情報テーブル情報を収集し、ステップＳ７３において収集したチャンネル情報テーブル情報に基づき前回、前前回、前前前回の比較結果が全てフラグ「０」（変化なし）に一致しているか判定する。ステップＳ７３において、一つでも一致していない（Ｎｏ）ならば、すなわち比較結果格納部５０，５１，５２の比較結果に一つでもフラグ「１」（変化あり）があった場合はステップＳ７４へ行く。この場合は、入力の変化が多いと認識されたことになり、入力の変化が多い場合に適したステップＳ７４以降の処理がなされる。
【００１４】
ステップＳ７４において、セレクタ制御部４４は、チャンネルセレクタ部４３に対してＣｈ１を選択するように指示を発する。選択の指示を受けたチャンネルセレクタ部４３は、チャンネル１のアナログ信号受信部４０とＡ／Ｄ変換部４５とを接続し、アナログ信号受信部（Ｃｈ１）４０より入力されてきたアナログ信号を、Ａ／Ｄ変換部４５に転送する。ステップＳ７５において、Ａ／Ｄ変換部４５は、入力されてきたアナログ信号をデジタル信号に変換し、デジタル信号収集部４６にデータを逐次転送する。一般的なＡ／Ｄ変換部は、変換に時間がかかるため、Ａ／Ｄ変換部４５の出力が一定になる時間まで待ち、その後ステップＳ７６の処理を実施する。ステップＳ７６の処理においては、セレクタ制御部４４が各チャンネル前回値データ格納部４７からＣｈ１の前回値を得て、前回値を比較部４８に転送し、比較部４８はＡ／Ｄ変換部４５より入力された今回値と前回値との比較を行い、値が一致しているのかつまり前回から変化がないのか（この場合フラグ「０」を出力）、不一致なのかつまり前回から変化しているのか（この場合フラグ「１」を出力）の比較結果の情報をチャンネル情報テーブル記憶部４９に通知（送信）する。
【００１５】
ステップＳ７７において、チャンネル情報テーブル記憶部４９において以下の処理が行われる。
ａ．前前前回の比較結果格納部５２のデータを廃棄。
ｂ．前前回の比較結果格納部５１のデータを前前前回の比較結果格納部５２へデータシフト。
ｃ．前回の比較結果格納部５０のデータを前前回の比較結果格納部５１へデータシフト。
ｄ．現在の比較結果を、前回の比較結果格納部５０に格納。
ステップＳ７８においては、現在処理しているチャンネルｎが、実装されているアナログ信号受信部４２の最大チャンネル番号Ｎであるかどうかを判断する。現在処理しているチャンネルｎが最大チャンネル番号Ｎであれば（ｙｅｓ）、ステップＳ７９へ、現在処理しているチャンネルが最大チャンネル番号Ｎではない（Ｎｏ）場合は、ステップＳ８０へ遷移する。ステップＳ７９においては、次回の処理対象のチャンネルをＣｈ１に設定する。ステップＳ８０においては、現在のチャンネル番号に１を加えたチャンネル番号が次回の実施対象チャンネルとなる。
【００１６】
ステップＳ７３において、該当チャンネルの比較結果格納部５０，５１，５２の前回、前前回、前前前回の比較結果が全てフラグ「０」（変化なし）の場合、ステップＳ８１へ行きＡ／Ｄ変換部４５に指令を発して当該チャンネルのアナログ信号のＡ／Ｄ変換を省略する。ステップＳ８２においては、セレクタ制御部４４は、チャンネル情報テーブル記憶部４９に対して、比較部４８から出力された比較結果を、チャンネル情報テーブル記憶部４９に格納せず、前回、前前回、前前前回の値をすべて「１」に設定するように指令する。その後、ステップＳ７８のフローに遷移する。ステップＳ８２において、前回、前前回、前前前回の値をすべて「１」にするのは、一回Ａ／Ｄ変換を省略した場合は、当該チャンネルの少なくとも今回（前回、前前回について必須ではない）の比較結果を「１」にセットしないと、次回の比較が行われず、ずっと「０」の状態が継続し以後の比較が行えなくなるためである。
【００１７】
上述した動作をさらに具体的に説明する。図５に、３チャンネルのアナログ信号受信部を備えた多チャンネルＡ／Ｄ変換器のタイミングチャートを示す。図４において示した動作フロー図において、図４のステップＳ７０から動作が開始され、ステップＳ７９またはステップＳ８０の動作を経てステップＳ７１に戻ってくる一周りの動作を図５中においてはループと表現し、ループ回数をｎ，ｎ＋１，ｎ＋２，ｎ＋３，ｎ＋４回目として、各回における一連の動作の範囲を両方向矢印で示している。また、ｎ，ｎ＋１，ｎ＋２，ｎ＋３，ｎ＋４回目のループの開始タイミングをタイミングＡ，Ｂ，Ｃ，Ｄ，Ｅで示している。なお、図５における各ループ中の丸で囲んだ数字１は、デジタル値確定及び取得の動作を示している。後で詳細は説明するが、タイミングＡ，Ｂ，Ｃ，Ｄ，Ｅにおけるチャンネル情報テーブル記憶部４９の状態を、図６，７，８，９，１０に示す。また、ｎ，ｎ＋１，ｎ＋２，ｎ＋３，ｎ＋４回目のループの期間におけるそれぞれのアナログ信号受信部のＣｈ１、Ｃｈ２、Ｃｈ３のアナログ信号の変化の有無の状態を、図１１に示す。
【００１８】
次に、図５に添ってさらに説明する。チャンネル情報テーブル記憶部４９に記憶されたチャンネル情報テーブルの情報のデフォルト値を図６に示す。すなわち、チャンネル１〜３のアナログ信号の前回、前前回、前前前回の比較結果が全て「１（変化有り）」であったものとしている。
１）ループｎ回目
まずこのｎ回目のループにおいては、図４に示した動作フロー図の以下のステップをたどる。
Ｃｈ１の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ８０
Ｃｈ２の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ８０
Ｃｈ３の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ７９
すなわち、ループｎ回目においては、すべてのチャンネル１〜３に対して、Ａ／Ｄ変換処理が実施される。なお、Ｃｈ１のみがアナログ信号の変化がなかった（フラグ「０」）として、次のタイミングＢの時点では、図７のチャンネル情報テーブルの状態図に示すようにＣｈ１の前回の比較結果格納部には、変化がなかった旨のフラグ「０」がセットされている。他のＣｈ２，３の比較結果の情報は、変化があったとして、変化があった旨のフラグ「１」にセットされている。
【００１９】
２）ループｎ＋１回目
タイミングＢにおいては、図４に示した動作フロー図の以下のステップをたどる。
Ｃｈ１の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ８０
Ｃｈ２の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ８０
Ｃｈ３の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ７９
ループｎ＋１回目においては、すべてのチャンネルに対して、Ａ／Ｄ変換処理が実施される。なお、Ｃｈ１のみがアナログ信号の変化がなかったとして図８のチャンネル情報テーブルの状態図に示すように、次のタイミングＣの時点では、Ｃｈ１の前回の比較結果格納部には、変化がなかったフラグ「０」がセットされている。他のＣｈ２，３の比較結果の情報は、変化があったとして、フラグが「１」にセットされている。
【００２０】
３）ループｎ＋２回目
タイミングＣにおいては、図４に示した動作フロー図の以下のステップをたどる。
Ｃｈ１の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ８０
Ｃｈ２の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ８０
Ｃｈ３の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ７９
ループｎ＋２回目においては、すべてのチャンネルに対して、Ａ／Ｄ変換処理が実施される。そして、Ｃｈ１のみがアナログ信号の変化がなかったとして図９のチャンネル情報テーブルの状態図に示すように、次のタイミングＤの時点では、Ｃｈ１の前回の比較結果格納部には、変化がなかったフラグ「０」がセットされている。これにより、チャンネル１の前回、前前回、前前前回の比較結果は全て「０」にセットされていることになる。他のＣｈ２，３の比較結果の情報は、変化があったとして、フラグが「１」にセットされている。
【００２１】
４）ループｎ＋３回目
タイミングＤにおいては、図４に示した動作フロー図の以下のステップをたどる。
Ｃｈ１の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ８１→Ｓ８２→Ｓ７８→Ｓ８０
Ｃｈ２の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ８０
Ｃｈ３の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ７９
ループｎ＋３回目においては、チャンネル情報テーブルの状態図のＣｈ１の比較結果の情報すべてがフラグが「０」、つまりまったく入力の変化がなかったと判断し、Ｃｈ１に対するＡ／Ｄ変換処理を実施しない。そして、Ｃｈ１に対するＡ／Ｄ変換処理を実施しなかったときには、図１０のチャンネル情報テーブルの状態図に示すように、次のタイミングＥの時点では、Ｃｈ１の比較結果の情報はすべて「１」にセットされている。次回以降の比較を行えるようにするためである。
【００２２】
５）ループｎ＋４回目
タイミングＥにおいては、図４に示した動作フロー図の以下のステップをたどる。なお、Ｃｈ１〜Ｃｈ３の比較結果の情報はすべて「１」にセットされている。
Ｃｈ１の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ８０
Ｃｈ２の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ８０
Ｃｈ３の動作：Ｓ７１→Ｓ７２→Ｓ７３→Ｓ７４→Ｓ７５→Ｓ７６→Ｓ７７→Ｓ７８→Ｓ７９
ループｎ＋４回目においては、すべてのチャンネルに対して、Ａ／Ｄ変換処理が実施される。
【００２３】
以上のように、この実施の形態によれば、チャンネルごとの過去の複数回分のアナログ信号の変化の有無情報を低価格なＲＡＭメモリで構成されたチャンネル情報テーブル記憶部４９に格納し、アナログ信号の複数回分の変化の有無により当該チャンネルのアナログ信号のＡ／Ｄ変換の要否を判断するので、１回分に変化がない場合であっても直ちに当該チャンネルのアナログ信号のＡ／Ｄ変換処理を省略することがないためリアルタイム性に優れる。また、入力されるアナログ信号ごとにＡ／Ｄ変換の実施の頻度を変更することができ、特に複数のアナログ信号の間で変動周期が大きく異なるような計装制御システムに最適なＡ／Ｄ変換器を得ることができる。さらに、アナログ信号の変化の頻度の情報により順次チャンネルに入力されるアナログ信号をＡ／Ｄ変換するかしないかを制御できるので、ほとんど変化しないアナログ信号はＡ／Ｄ変換の頻度を少なくし、より頻度に変化するアナログ信号を優先的にＡ／Ｄ変換することが可能となり、計装制御システムすなわちチャンネルごとのアナログ信号の特性や各チャンネルに入力されるアナログ信号の変化の状況に応じて適切なタイミングでＡ／Ｄ変換することができ、この点からも変換効率やリアルタイム性の向上を図ることが可能となる。
【００２４】
実施の形態２．
図１２は、実施の形態２である多チャンネルＡ／Ｄコンバータの構成を示す構成図である。図１２において、セレクタ制御部１４４は走査順序設定部１４４ａを有する。走査順序設定部１４４ａは、各チャンネルに入力されるアナログ信号の特性、例えば変化の速さ等に応じて、具体的には変化の激しいアナログ信号については毎回走査すなわち毎回Ａ／Ｄ変換及び前回値との比較を実施し、変化の緩慢なアナログ信号については走査を３回に１回とし、残り２回は走査を省略するなど、予めアナログ信号の特性等に応じて走査の頻度を設定するものである。その他の構成については、図１に示した実施の形態１と同様のものであるので、相当するものに同じ符号を付して説明を省略する。
【００２５】
以上のように構成することにより、アナログ信号の特性等に応じて適切にＡ／Ｄ変換を行うことができ、一層変換効率の向上を図ることができる。
【００２６】
実施の形態３．
図１３は、実施の形態３である多チャンネルＡ／Ｄコンバータの構成を示す構成図である。図１３において、多チャンネルＡ／Ｄコンバータは、比較ヒステリシス情報格納部１００及び比較部１０１を有する。その他の構成については、図１２に示した実施の形態２と同様のものであるので、相当するものに同じ符号を付して説明を省略する。
図１３において、比較ヒステリシス情報格納部１００は、判定の閾値（基準値）ΔＫを格納しておくものである。この閾値ΔＫは、比較部１０１が各チャンネル前回値データ格納部４７に記憶されている前回値とＡ／Ｄ変換部４５が出力する今回値とを比較して変化の有無を判定する際の基準とされるものである。比較部１０１は、比較ヒステリシス情報格納部１００の情報により各チャンネル前回値データ格納部４７に格納された前回値とＡ／Ｄ変換部４５が出力する今回値を比較する。
【００２７】
次に動作について説明する。比較ヒステリシス情報格納部１００には、予めシステムで決められている「入力が変動していてもシステムとしては変化したとみなさない閾値ΔＫ」を格納する。そして、比較部１０１は、以下に示すルールにしたがって、アナログ信号の変化の有無を判断する。
（１）次の場合にアナログ信号に変化があったと判断する
｜各チャンネルの前回値−各チャンネルの今回値｜＞ΔＫ
（２）次の場合にアナログ信号に変化がなかったと判断する
｜各チャンネルの前回値−各チャンネルの今回値｜＝＜ΔＫ
【００２８】
以上のようにこの実施の形態によれば、アナログ信号の変化の有無を判断する閾値ΔＫをアナログ信号の特性やプラントの要請等に応じて任意に設定できる機能を備え、その閾値ΔＫを越えたか否かによりアナログ信号の入力に変化があったか否かを判断するため、ノイズに対するフィルタ機能を有することとなり、かつ、影響がないとすることが可能な微小な入力変化（ΔＫ以下）を、Ａ／Ｄ変換の対象から外すことが可能となり、システムに適した変換効率に優れた安価な多チャンネルＡ／Ｄコンバータを得ることができる。
【００２９】
なお、以上の実施の形態においては、アナログ信号の変化の有無の判断を、前回、前前回、前前前回の計３回の比較結果（０または１）に基づいて行うものについて説明したが、アナログ信号の特性等に応じてこれよりも回数を増減したり、あるいは変化が少ないチャンネルについてはより多くの回数の比較結果に基づくようにし、変化の速度が速いものについては少ない回数の比較結果に基づくようにして、より一層変換効率や変換性能を向上させることもできる。
【００３０】
なお、本発明は、その発明の範囲内において、上述した各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変更、省略することが可能である。
【符号の説明】
【００３１】
４０，４１，４２  アナログ信号受信部、４３  チャンネルセレクタ部、
４４  セレクタ制御部、４５  Ａ／Ｄ変換部、４６  デジタル信号収集部、
４７  各チャンネル前回値データ格納部、４８  比較部、
４９  チャンネル情報テーブル記憶部、５０，５１，５２  比較結果格納部、
１００  比較ヒステリシス情報格納部、１０１  比較部、１４４  セレクタ制御部、
１４４ａ  走査順序設定部。
【図１】
2013236147.tif 000003
【図２】
2013236147.tif 000004
【図３】
2013236147.tif 000005
【図４】
2013236147.tif 000006
【図５】
2013236147.tif 000007
【図６】
2013236147.tif 000008
【図７】
2013236147.tif 000009
【図８】
2013236147.tif 000010
【図９】
2013236147.tif 000011
【図１０】
2013236147.tif 000012
【図１１】
2013236147.tif 000013
【図１２】
2013236147.tif 000014
【図１３】
2013236147.tif 000015