(57)【要約】【課題】本発明は、半導体基板の研磨方法及び半導体基板の研磨装置に係り、より詳しくは、軟質の研磨パッドを利用した半導体基板の研磨方法及び軟質の研磨パッドを具備した半導体基板の研磨装置を提供すること。【解決手段】このために、本発明は、半導体基板の表面に対してラッピングを施すラッピング段階、及びラッピングが施された前記半導体基板に対してポリシングを施すポリシング段階、を含み、前記ポリシング段階は、ショアＤ硬度が６５以下の研磨パッド及び研磨材を含むスラリーにより行われることを特徴とする半導体基板の研磨方法を提供する。【選択図】図５
2013125969.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に対してラッピングを施すラッピング段階、及び
ラッピングが施された前記半導体基板に対してポリシングを施すポリシング段階、を含み、
前記ポリシング段階は、前記半導体基板とショアＤ硬度が６５以下の研磨パッドとの間に研磨材を含むスラリーを介在させて前記半導体基板を研磨することを特徴とする半導体基板の研磨方法。
【請求項２】
前記ショアＤ硬度が６５以下の研磨パッドは、ポリウレタン材質からなるものであることを特徴とする請求項１に記載の半導体基板の研磨方法。
【請求項３】
前記研磨材は、１００ｎｍ以下の平均粒径（Ｄ５０）を有するダイヤモンドであることを特徴とする請求項１または２に記載の半導体基板の研磨方法。
【請求項４】
前記ポリシング段階は、ラッピングが施された前記半導体基板の表面粗さＲａが２〜４Åになるように研磨することを特徴とする請求項１乃至３の何れか一項に記載の半導体基板の研磨方法。
【請求項５】
前記半導体基板の研磨方法は、さらに、
前記ポリシング段階の後、ポリシングが施された半導体基板から不純物を除去し乾燥する洗浄段階を含むことを特徴とする請求項１乃至４の何れか一項に記載の半導体基板の研磨方法。
【請求項６】
前記半導体基板は、ＧａＮ基板またはＳｉＣ基板であることを特徴とする請求項１乃至５の何れか一項に記載の半導体基板の研磨方法。
【請求項７】
ショアＤ硬度が６５以下の研磨パッドが設けられている定盤と、
研磨材を含む研磨スラリーを前記研磨パッドの表面に供給するスラリー供給部、及び
前記定盤に対向して位置し、半導体基板を収容した状態で自転して前記半導体基板を前記研磨パッドに加圧・摺動する基板プレートと、
を含むことを特徴とする半導体基板の研磨装置。
【請求項８】
前記ショアＤ硬度が６５以下の研磨パッドは、ポリウレタン材質からなるものであることを特徴とする請求項７に記載の半導体基板の研磨装置。
【請求項９】
前記基板プレートは、複数の半導体基板を収容することを特徴とする請求項７または８に記載の半導体基板の研磨装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の研磨方法及び半導体基板の研磨装置に係り、より詳しくは、軟質の研磨パッドを利用した半導体基板の研磨方法及び軟質の研磨パッドを具備した半導体基板の研磨装置に関する。
【背景技術】
【０００２】
半導体素子の製造の際に基板となるシリコンウェハ、サファイア基板、窒化ガリウム基板などは、基板の平坦化のための表面加工工程、すなわちラッピング（ｌａｐｐｉｎｇ）とポリシング（ｐｏｌｉｓｈｉｎｇ）などの段階を経て製造される。
【０００３】
より具体的に、シリコンウェハは、棒状の単結晶インゴットを複数枚のウェハに切り出した後、ラッピング及びポリシングなどの表面加工工程を施して製造される。
【０００４】
また、直接遷移型であり且つ広範なエネルギーバンドギャップと原子間の大きな相互結合力、及び高い熱伝導性を有することから、光素子及び高温、高電力素子として理想的な特性を持つ窒化ガリウム基板の場合、異種基板上で成長された窒化ガリウム膜を利用して製造するが、このように異種基板上で成長された窒化ガリウム膜は、異種基板との熱膨張係数の差及び格子定数の差により窒化ガリウム膜の成長過程及び成長後の冷却過程で反りが生じるようになる。そこで、かかる反りが生じた窒化ガリウム膜をラッピングやポリシングなどの表面加工によって平坦化して窒化ガリウム基板として製造する。
【０００５】
従来方法に係る半導体基板の表面加工を具体的に説明すると、先ず、半導体基板に対してラッピングを施す。ラッピング加工によって半導体基板は所定の厚み及び平坦度を持つようになるが、半導体基板の表面は当該ラッピング加工によって損傷を受け、表面下損傷（ｓｕｂｓｕｒｆａｃｅ  ｄａｍａｇｅ）層が発生する。
【０００６】
次いで、ラッピングが施された半導体基板をスズ（Ｔｉｎ）またはスズ樹脂（Ｔｉｎ  Ｒｅｓｉｎ）材質の研磨パッドと１００ｎｍ以下の粒径を持つダイヤモンドスラリーを利用して表面粗さＲａが２〜４Åになるように鏡面化し、ラッピングによって発生した表面下損傷層を除去するポリシング加工を施す。ポリシング加工によって半導体基板は鏡面の表面品質を持つこととなるが、スズまたはスズ樹脂のような硬質の研磨パッドの使用によって加工の際に発生する機械的エネルギーや衝撃エネルギーが半導体基板に直接伝達され、半導体基板に表面下損傷層が発生する。
【０００７】
図１は、従来方法によってポリシングが施された窒化ガリウム基板の表面粗さを測定した写真であり、図２は、従来方法によってポリシングが施された窒化ガリウム基板に存在する表面下損傷層を測定した写真である。図１は、表面粗さ測定装置であるＺｙｇｏ（登録商標）で測定した写真であり、図２は、フォトルミネッセンス（ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ）を利用して表面下損傷層を測定した写真である。図１及び図２に示されたように、ポリシングによって窒化ガリウム基板は、その平均粗さＲａが０．２０４ｎｍである鏡面を有するが、表面下損傷層が存在することが分かる。
【０００８】
最後に、ポリシング加工で発生した表面下損傷層をＩＣＰ−ＲＩＥ（ｉｎｄｕｃｔｉｖｅ  ｃｏｕｐｌｅｄ  ｐｌａｓｍａ  ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）のような乾式エッチング工程によって除去する。
【０００９】
しかしながら、このように乾式エッチングによって表面下損傷層を除去した場合、ポリシング加工工程からは確認できなかったスクラッチが半導体基板の表面に現われる。スクラッチは、表面下損傷層が選択的にエッチングされて線状に表面に現れたものである。
【００１０】
図３は、従来方法によってエッチングされた窒化ガリウム基板の表面粗さを測定した写真であり、図４は、従来方法によってエッチングされた窒化ガリウムの表面下損傷層を測定した写真である。前記と同様に表面粗さはＺｙｇｏ（登録商標）を利用して測定し、表面下損傷層はフォトルミネッセンスを利用して測定した。図３及び図４を参照すると、乾式エッチングによって窒化ガリウム基板から表面下損傷層は除去されたものの、窒化ガリウム基板の表面にスクラッチが現われたことが分かる。
【００１１】
このようなスクラッチは、半導体基板の表面粗さを悪化させ、このような半導体基板を利用して半導体素子を製造した場合、半導体素子の製造のためのエピ（ｅｐｉ）の際に低品質のエピ層が蒸着され、半導体素子の性能を劣化させるという問題を生じさせる。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、上述したような従来技術の問題点を解決するためになされたものであって、その目的は、表面下損傷層の発生を防止する半導体基板の研磨方法及び半導体基板の研磨装置を提供することである。
【課題を解決するための手段】
【００１３】
このために、本発明は、半導体基板の表面に対してラッピングを施すラッピング段階、及びラッピングが施された前記半導体基板に対してポリシングを施すポリシング段階、を含み、前記ポリシング段階は、前記半導体基板とショアＤ硬度（ｓｈｏｒｅ  Ｄ  ｈａｒｄｎｅｓｓ）が６５以下の研磨パッドとの間に研磨材を含むスラリーを介在させて前記半導体基板を研磨することを特徴とする半導体基板の研磨方法を提供する。
【００１４】
ここで、前記ショアＤ硬度が６５以下の研磨パッドは、ポリウレタン材質からなるものであってよい。
【００１５】
そして、前記研磨材は、１００ｎｍ以下の平均粒径（Ｄ５０）を有するダイヤモンドであってよい。
【００１６】
また、前記ポリシング段階は、ラッピングが施された前記半導体基板の表面粗さＲａが２〜４Åになるように研磨することが好ましい。
【００１７】
また、前記半導体基板の研磨方法は、前記ポリシング段階の後、ポリシングが施された半導体基板から不純物を除去し乾燥する洗浄段階をさらに含んでいてよい。
【００１８】
そして、前記半導体基板は、ＧａＮ基板またはＳｉＣ基板であってよい。
【００１９】
また、本発明は、ショアＤ硬度が６５以下の研磨パッドが設けられている定盤と、研磨材を含む研磨スラリーを前記研磨パッドの表面に供給するスラリー供給部、及び前記定盤に対向して位置し、半導体基板を収容した状態で自転し前記半導体基板を前記研磨パッドに加圧・摺動する基板プレートと、を含むことを特徴とする半導体基板の研磨装置を提供する。
【００２０】
ここで、前記ショアＤ硬度が６５以下の研磨パッドは、ポリウレタン材質からなるものであってよい。
【００２１】
そして、前記基板プレートは、複数の半導体基板を収容していてよい。
【発明の効果】
【００２２】
本発明によれば、半導体基板の加工の際に発生する機械的エネルギーや衝撃エネルギーを吸収することで、表面下損傷層のない半導体基板を製造することができる。
【００２３】
また、優れた表面粗さを有する半導体基板を製造することができる。
【００２４】
さらには、半導体基板の研磨工程を削減することで、半導体基板の生産性を向上させることができる。
【図面の簡単な説明】
【００２５】
【図１】従来方法によってポリシングが施された窒化ガリウム基板の表面粗さを測定した写真である。
【図２】従来方法によってポリシングが施された窒化ガリウム基板に存在する表面下損傷層を測定した写真である。
【図３】従来方法によってエッチングされた窒化ガリウム基板の表面粗さを測定した写真である。
【図４】従来方法によってエッチングされた窒化ガリウムの表面下損傷層を測定した写真である。
【図５】本発明の一実施例に係る半導体基板の研磨方法の概略的なフローチャートである。
【図６】本発明の一実施例に従ってポリシングを施した窒化ガリウム基板の表面粗さを測定した写真である。
【図７】本発明の一実施例に従ってポリシングを施した窒化ガリウム基板の表面粗さを測定した写真である。
【図８】本発明の一実施例に従ってポリシングを施した窒化ガリウム基板の表面下損傷層を測定した写真である。
【図９】本発明の他の一実施例に係る半導体基板の研磨装置の概略的な構成図である。
【発明を実施するための形態】
【００２６】
以下、添付の図面を参照して本発明の実施例に係る半導体基板の研磨方法及び半導体基板の研磨装置について詳述する。
【００２７】
なお、本発明を説明するにあたって、関連公知機能あるいは構成についての具体的な説明が本発明の要旨を不要に曖昧にし得ると判断された場合、その詳細な説明は省略することにする。
【００２８】
図５は、本発明の一実施例に係る半導体基板の研磨方法の概略的なフローチャートである。
【００２９】
図５を参照すると、本発明に係る半導体基板の研磨方法は、ラッピング段階、ポリシング段階を含んでなるものであってよい。
【００３０】
半導体基板を研磨するために、先ず、半導体基板を所定の厚さに研磨しながら平坦化するラッピングを施す（Ｓ１００）。
【００３１】
半導体基板は、ＧａＮ基板またはＳｉＣ基板などの半導体素子用基板として使用され得る各種の基板であってよい。
【００３２】
ラッピングは、大きな粒径を有する研磨材（ａｂｒａｓｉｖｅ）、好ましくは、６〜９μｍの粒径を有する研磨材と、粘増成分、分散成分、防錆成分、潤滑成分などが含有された分散材が含まれたスラリーを使用して、半導体基板を高速で均一に研磨することで行なわれる。
【００３３】
半導体基板に対してラッピングを施すと、上述したように半導体基板に表面下損傷層が発生する。
【００３４】
次いで、ラッピングによって発生した表面下損傷層を除去し且つ半導体基板の表面を鏡面化するために、ラッピングが施された半導体基板に対してポリシングを施す（Ｓ２００）。
【００３５】
ポリシングは、半導体基板の表面粗さＲａが２〜４Åになるまで行なわれてよい。
【００３６】
ポリシングは、ショアＤ硬度６５以下の研磨パッドと研磨材を含むスラリーを用いて行われる。
【００３７】
ショアＤ硬度が６５以下の研磨パッドは、軟質のポリウレタン材質からなるものであってよい。
【００３８】
研磨材は、１００ｎｍ以下の平均粒径（Ｄ５０）を有するダイヤモンドであることが好ましい。
【００３９】
このように、ショアＤ硬度が６５以下の軟質の研磨パッドを利用してラッピングが施された半導体基板をポリシング加工することで、ポリシング加工によって半導体基板に表面下損傷層が発生することを防止し、且つ優れた表面粗さを有することができる。
【００４０】
すなわち、上述したように硬質の金属性研磨パッドを利用してポリシング加工を施した場合、加工過程で発生する機械的エネルギーや衝撃エネルギーが半導体基板に直接的に伝達されることで、半導体基板に表面下損傷層を発生させるのに対し、本発明の場合、ショアＤ硬度が６５以下の軟質の研磨パッドを利用することで、軟質の研磨パッドが半導体基板のポリシング加工の際に発生する機械的エネルギーや衝撃エネルギーを吸収することで、エッチング工程を施すことなく表面下損傷層のない半導体基板を製造することができる。
【００４１】
図６及び図７は、本発明の一実施例に従って軟質の研磨パッド及びＤ５０を基準に１００ｎｍ以下のダイヤモンド研磨材を利用してポリシングを施した窒化ガリウム基板の表面粗さを測定した写真であり、図８は、表面下損傷層を測定した写真であり。図６の表面粗さは、Ｚｙｇｏ（登録商標）を利用して測定し、図８の表面下損傷層は、フォトルミネッセンスを利用して測定した。
【００４２】
図６ないし図８に示したように、本発明に従って半導体基板を研磨することで、表面下損傷層がなく、且つ、優れた表面粗さを有する半導体基板を製造することができる。
【００４３】
また、本発明に係る半導体基板の研磨方法は、ポリシング段階の後、洗浄剤によってポリシングが施された半導体基板から不純物を除去し乾燥する洗浄段階をさらに含んでいてよい。
【００４４】
本発明に関する上述した説明では、半導体基板の研磨加工速度を考慮して、ポリシング加工段階のみにおいてはショアＤ硬度が６５以下の研磨パッドを使用すると説明したが、前記研磨パッドは、ラッピング段階から使用してもよい。
【００４５】
図９は、本発明の他の一実施例に係る半導体基板の研磨装置の概略的な構成図である。
【００４６】
図９を参照すると、本発明に係る半導体基板の研磨装置は、上面にショアＤ硬度が６５以下の研磨パッド１１０が設けられている定盤１００と、研磨材を含むスラリーを研磨パッド表面に供給するスラリー供給部（図示せず）、及び定盤１００に対向して位置し、半導体基板１０を収容した状態で自転して半導体基板１０を研磨パッド１１０に加圧・摺動する基板プレート２００と、を含んで構成されていてよい。定盤１００の上方に配設された回転ホルダー３００は、軸３１０によって上・下動及び回動をするように構成される。
【００４７】
基板プレート２００と半導体基板１０は、ワックス（ｗａｘ）のような粘着手段によって付着される。
【００４８】
ここで、ショアＤ硬度が６５以下の研磨パッドは、ポリウレタン材質からなるものであってよい。
【００４９】
このように、軟質の研磨パッドを具備した研磨装置によって半導体基板を研磨することで、研磨過程中に発生する機械的エネルギーや衝撃エネルギーから半導体基板を保護して、半導体基板への表面下損傷層の発生を防止することができる。
【００５０】
また、本発明に係る半導体基板の研磨装置は、基板プレートが複数の半導体基板を収容して、複数枚の半導体基板を同時に研磨することができる。
【００５１】
以上のように、本発明を限定された実施例や図面によって説明したが、本発明は前記実施例によって限定されるものではなく、本発明の属する分野における通常の知識を有する者ならば、かかる記載から種々の修正及び変形が可能である。
【００５２】
したがって、本発明の範囲は、上述した実施例に限定されて決められるものではなく、特許請求の範囲だけでなく特許請求の範囲と均等なものなどによって決められるべきである。
【符号の説明】
【００５３】
１０  半導体基板
１００  定盤
１１０  研磨パッド
２００  基板プレート
３００  回転ホルダー
３１０  軸
【図１】
2013125969.tif 000003
【図２】
2013125969.tif 000004
【図３】
2013125969.tif 000005
【図４】
2013125969.tif 000006
【図５】
2013125969.tif 000007
【図６】
2013125969.tif 000008
【図７】
2013125969.tif 000009
【図８】
2013125969.tif 000010
【図９】
2013125969.tif 000011