(57)【要約】【課題】従来にない製造方法で、結晶欠陥の少ないIII族窒化物半導体層を製造する。【解決手段】下地基板１１上に、表面にランダムな凹凸を有するバッファ層１２を形成する工程と、バッファ層１２の上に、内面がファセット面で構成された複数のピット１５を表面に有する第１のIII族窒化物半導体層１３を形成する工程と、第１のIII族窒化物半導体層１３の上に、ピット１５を埋め込むようにIII族窒化物半導体を横方向成長させて、第２のIII族窒化物半導体層１４を形成する工程と、を有し、第２のIII族窒化物半導体層１４の表面は、第１のIII族窒化物半導体層１３のピット１５を有する表面よりも平坦性が高いIII族窒化物半導体層の製造方法。【選択図】図２
2013214686.tif 000002
【特許請求の範囲】
【請求項１】
下地基板上に、内面がファセット面で構成された複数のピットを表面に有する第１のIII族窒化物半導体層を形成するピット形成工程と、
前記第１のIII族窒化物半導体層の上に、前記ピットを埋め込むようにIII族窒化物半導体を横方向成長させて、第２のIII族窒化物半導体層を形成する埋込工程と、
を有し、
前記第２のIII族窒化物半導体層の表面は、前記第１のIII族窒化物半導体層の前記ピットを有する前記表面よりも平坦性が高いIII族窒化物半導体層の製造方法。
【請求項２】
請求項１に記載のIII族窒化物半導体層の製造方法において、
前記第２のIII族窒化物半導体層の前記表面にはピットが存在しないか、または、前記第１のIII族窒化物半導体層の前記表面に存在する前記ピットよりも少ないピットが存在するIII族窒化物半導体層の製造方法。
【請求項３】
請求項１又は２に記載のIII族窒化物半導体層の製造方法において、
前記第１のIII族窒化物半導体層の前記表面に存在する前記ピットは、逆角錐形状又は逆角錐台形状であるIII族窒化物半導体層の製造方法。
【請求項４】
請求項１から３のいずれか１項に記載のIII族窒化物半導体層の製造方法において、
前記第１のIII族窒化物半導体層は、前記下地基板の（０００１）面上に形成され、
前記第１のIII族窒化物半導体層の前記表面に存在する前記ピットの前記ファセット面は（ｎ０−ｎｍ）面（ｎ及びｍは整数）であるIII族窒化物半導体層の製造方法。
【請求項５】
請求項１から４のいずれか１項に記載のIII族窒化物半導体層の製造方法において、
前記ピット形成工程の前に、前記下地基板上に、表面にランダムな凹凸を有するバッファ層を形成するバッファ層形成工程を含み、
前記ピット形成工程では、前記バッファ層上に、前記第１のIII族窒化物半導体層を形成するIII族窒化物半導体層の製造方法。
【請求項６】
請求項５に記載のIII族窒化物半導体層の製造方法において、
III族窒化物半導体を成長させる装置内に前記下地基板を設置後、前記バッファ層形成工程、前記ピット形成工程、及び、前記埋込工程を連続的に、途中で前記下地基板を前記装置内から取り出すことなく行うIII族窒化物半導体層の製造方法。
【請求項７】
請求項１乃至６のいずれか１項に記載のIII族窒化物半導体層の製造方法において、
下地基板上に開口が形成されたマスクを形成する工程を含まないIII族窒化物半導体層の製造方法。
【請求項８】
請求項１乃至７のいずれか１項に記載のIII族窒化物半導体層の製造方法において、
前記埋込工程では、前記第１のIII族窒化物半導体層の前記表面に存在する前記ピット内に空隙を残すことなく、前記ピットを前記第２のIII族窒化物半導体層で埋め込むIII族窒化物半導体層の製造方法。
【請求項９】
内面がファセット面で構成された複数のピットを表面に有する第１のIII族窒化物半導体層と、
前記第１のIII族窒化物半導体層の前記表面上に前記ピットを埋め込むように位置し、前記第１のIII族窒化物半導体層の前記ピットを有する前記表面よりも平坦性が高い表面を有する第２のIII族窒化物半導体層と、
を有するIII族窒化物半導体層。
【請求項１０】
請求項９に記載のIII族窒化物半導体層において、
前記第２のIII族窒化物半導体層の前記表面にはピットが存在しないか、または、前記第１のIII族窒化物半導体層の前記表面に存在する前記ピットよりも少ないピットが存在するIII族窒化物半導体層。
【請求項１１】
請求項９又は１０に記載のIII族窒化物半導体層において、
前記第１のIII族窒化物半導体層の前記表面に存在する前記ピットは、逆角錐形状又は逆角錐台形状であるIII族窒化物半導体層。
【請求項１２】
請求項９から１１のいずれか１項に記載のIII族窒化物半導体層において、
下地基板をさらに有し、
前記第１のIII族窒化物半導体層は、前記下地基板の（０００１）面上に位置し、
前記第１のIII族窒化物半導体層の前記表面に存在する前記ピットの前記ファセット面は（ｎ０−ｎｍ）面（ｎ及びｍは整数）であるIII族窒化物半導体層。
【請求項１３】
請求項１２に記載のIII族窒化物半導体層において、
前記下地基板上に、表面にランダムな凹凸を有するバッファ層を有し、
前記第１のIII族窒化物半導体層は、前記バッファ層の前記凹凸を有する表面の上に位置するIII族窒化物半導体層。
【請求項１４】
請求項１２又は１３に記載のIII族窒化物半導体層において、
前記下地基板と前記第１のIII族窒化物半導体層の間に、開口が形成されたマスクを有さないIII族窒化物半導体層。
【請求項１５】
請求項９乃至１４のいずれか１項に記載のIII族窒化物半導体層において、
前記第１のIII族窒化物半導体層が有する前記ピットは、前記ピット内に空隙を残すことなく、前記第２のIII族窒化物半導体層で埋め込まれているIII族窒化物半導体層。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体層およびIII族窒化物半導体層の製造方法に関する。
【背景技術】
【０００２】
特許文献１乃至４に、III族窒化物半導体層の製造方法が開示されている。これらの文献には、各々の製造方法により結晶欠陥を低減することができると記載されている。
【０００３】
特許文献１乃至３には、三次元的なファセット面を有するピットを結晶成長面に形成し、当該ファセット面を維持したまま、当該ピットを埋め込まないように単結晶ＧａＮを結晶成長させる方法が開示されている。
【０００４】
特許文献４には、（０００１）面サファイア基板上にＧａＮ膜を形成した後、ウェットエッチングにより当該ＧａＮ膜を島状に残し、その後、この島状のＧａＮ膜から、III族窒化物半導体をエピタキシャル成長させる方法が開示されている。なお、当該方法の場合、ウェットエッチング後、複数の島状のＧａＮ膜がストライプ状に延在していると考えられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１０２３０７号公報
【特許文献２】特開２００５−２０９８０３号公報
【特許文献３】特開２００６−１１７５３０号公報
【特許文献４】特開２００１−１２２６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１乃至３に記載の技術の場合、ピットを埋め込まないように成長した単結晶ＧａＮ膜の表面（成長面）に、三次元的なファセット面を有するピットが残存する。このように、表面にピットが存在する単結晶ＧａＮ膜は、デバイスを形成するための基板として好ましくない。例えば、ピットを無視し、ピットのある領域及びない領域を見極めることなく、当該単結晶ＧａＮ膜上にデバイスを形成すると、各デバイス下におけるピットの有無及びその数等に起因して、デバイス特性にばらつきが生じ得る。当該不都合を回避する手段として、ピットのない領域を選別し、当該領域にのみデバイスを形成する手段が考えられる。しかし、ピットのない領域を選別する作業は面倒であり、生産効率が悪くなる。また、単結晶ＧａＮ膜上におけるデバイスを形成できる面積が小さくなってしまう。
【０００７】
特許文献４に記載の技術の場合、ウェットエッチング等の工程を含んでいるため、製造工程の煩雑化を招くとともに、製造コストのアップにつながってしまう。また、当該技術の場合、ＧａＮ膜をウェットエッチングする際、下地基板（サファイア基板）の一部もエッチングしてしまう恐れがある。そして、III族窒化物半導体のエピタキシャル成長は、島状のＧａＮ膜からのみから起こり、下地基板（サファイア基板）からは成長していない。このため、下地基板（サファイア基板）のエッチングされた部分がIII族窒化物半導体で完全に埋め込まれず、当該部分に空洞が残ってしまう。
【０００８】
本発明では、従来にない製造方法で、結晶欠陥の少ないIII族窒化物半導体層を製造することを課題とする。
【課題を解決するための手段】
【０００９】
本発明によれば、下地基板上に、内面がファセット面で構成された複数のピットを表面に有する第１のIII族窒化物半導体層を形成するピット形成工程と、前記第１のIII族窒化物半導体層の上に、前記ピットを埋め込むようにIII族窒化物半導体を横方向成長させて、第２のIII族窒化物半導体層を形成する埋込工程と、を有し、前記第２のIII族窒化物半導体層の表面は、前記第１のIII族窒化物半導体層の前記ピットを有する前記表面よりも平坦性が高いIII族窒化物半導体層の製造方法が提供される。
【００１０】
また、本発明によれば、内面がファセット面で構成された複数のピットを表面に有する第１のIII族窒化物半導体層と、前記第１のIII族窒化物半導体層の前記表面上に前記ピットを埋め込むように位置し、前記第１のIII族窒化物半導体層の前記ピットを有する前記表面よりも平坦性が高い表面を有する第２のIII族窒化物半導体層と、を有するIII族窒化物半導体層が提供される。
【発明の効果】
【００１１】
本発明によれば、従来にない製造方法で、結晶欠陥の少ないIII族窒化物半導体層を製造することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態のIII族窒化物半導体層の製造方法の処理の流れの一例を示すフローチャートである。
【図２】本実施形態のIII族窒化物半導体層の製造方法の処理の流れを示す図である。
【図３】本実施形態のIII族窒化物半導体層の製造方法における温度プロファイルの一例を示す図である。
【図４】本実施形態の第１のIII族窒化物半導体層の表面（成長面）の平面模式図である。
【図５】図４のａ−ａ断面模式図である。
【図６】本実施形態のIII族窒化物半導体層の製造方法の作用効果を説明するための図である。
【図７】本実施形態のIII族窒化物半導体層の製造方法の作用効果を説明するための図である。
【図８】本実施形態のIII族窒化物半導体層の製造方法の作用効果を説明するための図である。
【図９】本実施形態のIII族窒化物半導体層の製造方法の作用効果を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、本発明のIII族窒化物半導体層およびIII族窒化物半導体層の製造方法の実施形態について図面を用いて説明する。なお、図はあくまで発明の構成を説明するための概略図であり、各部材の大きさ、形状、数、異なる部材の大きさの比率などは図示するものに限定されない。
【００１４】
まず、図１及び図２を用いて、本実施形態のIII族窒化物半導体層の製造方法の処理の流れの一例を説明する。図１は、本実施形態のIII族窒化物半導体層の製造方法の処理の流れの一例を示すフローチャートである。図示するように、本実施形態のIII族窒化物半導体層の製造方法は、バッファ層形成工程Ｓ１０と、ピット形成工程Ｓ２０と、埋込工程Ｓ３０とを有する。
【００１５】
まず、バッファ層形成工程Ｓ１０の前に、図２（Ａ）に示すように、下地基板１１を準備する。後の工程で、下地基板１１の上に、III族窒化物半導体（ＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）：第２のIII族窒化物半導体層１４）が形成される。下地基板１１は、その上に成長させるIII族窒化物半導体（第２のIII族窒化物半導体層１４）と異なる異種基板とすることができる。異種基板は、III族窒化物半導体を（０００１）面方位に成長させることができるものであればよく、例えば、サファイア（Ａｌ２Ｏ３）基板やシリコン基板などとすることができる。なお、このような下地基板１１に、所定の条件（設計的事項）でサーマルクリーニングを行ってもよい。
【００１６】
図１に戻り、バッファ層形成工程Ｓ１０では、図２（Ｂ）に示すように、下地基板１１の上に、表面にランダムな凹凸を有するバッファ層１２を形成する。所望の厚さのバッファ層１２を形成した後、従来技術に準じ、所定の条件（設計的事項）でバッファ層１２のアニール処理を行ってもよい。バッファ層１２の構成及び形成方法は、従来技術に準じたものとすることができる。
【００１７】
例えば、バッファ層１２は、バッファ層１２の上に成長させるIII族窒化物半導体（第１のIII族窒化物半導体層１３）と同じIII族窒化物半導体としてもよいし、異なるIII族窒化物半導体としてもよい。
【００１８】
また、バッファ層１２は、例えば、下地基板１１の（０００１）面上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置またはＨＶＰＥ（Hydride Vapor. Phase Epitaxy）装置を用いたエピタキシャル成長により形成されてもよい。成長条件は設計的事項であるが、例えば成長温度は、バッファ層１２の上に形成されるIII族窒化物半導体（第１のIII族窒化物半導体層１３）の成長温度よりも低くすることができる。
【００１９】
なお、バッファ層１２を形成する工程の初期段階において、下地基板１１上に生成される複数の核の大きさにはばらつきがある。このため、これらの核が成長し、結合して得られるバッファ層１２は、表面に凹凸を有する（図２（Ｂ）参照）。本発明者は、バッファ層１２の表面に＋ｃ面及び−ｃ面が存在することを確認している。
【００２０】
バッファ層１２の厚さは、例えば１００ｎｍ以下とすることができる。
【００２１】
図１に戻り、ピット形成工程Ｓ２０では、図２（Ｃ）に示すように、下地基板１１上のバッファ層１２の上に、内面がファセット面で構成された複数のピット１５を表面（成長面）に有する第１のIII族窒化物半導体層１３を形成する。第１のIII族窒化物半導体層１３となるIII族窒化物半導体の成長は、ＭＯＣＶＤ装置またはＨＶＰＥ装置を用いたエピタキシャル成長とすることができる。
【００２２】
なお、本実施形態では、III族窒化物半導体の成長条件（成長温度、成長圧力、成長速度、Ｖ／III比の中の少なくとも１つ）をコントロールすることで、内面がファセット面で構成された複数のピット１５を表面（成長面）に有する第１のIII族窒化物半導体層１３を形成する。具体的には、−ｃ面が成長し難く、−ｃ面よりも＋ｃ面の成長が優位であって、横方向成長が遅い条件に設定する。
【００２３】
成長温度をコントロールする場合、以下で説明する埋込工程Ｓ３０における成長温度に比べて低め、例えば、１０５０℃以上１１５０℃以下、好ましくは１０７５℃以上１１２５℃以下とする。成長速度をコントロールする場合、以下で説明する埋込工程Ｓ３０における成長速度に比べて遅め、例えば０．５μｍ／ｈｒ以上２．５μｍ／ｈｒ以下、好ましくは０．8μｍ／ｈｒ以上１．５μｍ／ｈｒ以下とする。また、成長圧力をコントロールする場合、以下で説明する埋込工程Ｓ３０における成長圧力に比べて高め、例えば５００ｔｏｒｒ以上７００ｔｏｒｒ以下、好ましくは５７５ｔｏｒｒ以上６２５ｔｏｒｒ以下とする。また、Ｖ／III比をコントロールする場合、以下で説明する埋込工程Ｓ３０におけるＶ／III比に比べて高め、例えば１０００以上４０００以下、好ましくは１０００以上１５００以下とする。
【００２４】
本発明者は、このように成長条件（成長温度、成長圧力、成長速度及びＶ／III比の中の少なくとも１つ）をコントロールし、表面に＋ｃ面及び−ｃ面を有するバッファ層１２の上にIII族窒化物半導体を成長させた場合、以下のような条件を満たす複数のピット１５が表面（成長面）にランダムに存在する第１のIII族窒化物半導体層１３を形成できることを確認している。
【００２５】
「ピット１５の形状」：（ｎ０−ｎｍ）面（ｎ及びｍは整数）を内面に有する逆角錐形状又は逆角錐台形状。例えば逆六角錐形状。
「第１のIII族窒化物半導体層１３の表面（成長面）におけるピット１５の密度」：０．８Ｅ＋８ｃｍ−２以上１Ｅ＋８ｃｍ−２以下。
「第１のIII族窒化物半導体層１３の表面（成長面）に対するピット１５が存在しない平坦面の面積割合」：５％以上２０％以下
「ピット１５の開口部の直径」：３．０μｍ以下
【００２６】
上述のように成長条件（成長温度、成長圧力、成長速度及びＶ／III比の中の少なくとも１つ）をコントロールして、表面に＋ｃ面及び−ｃ面を有するバッファ層１２の上にIII族窒化物半導体を成長させると、−ｃ面であった箇所は成長初期に取り残される。そして、＋ｃ面であった箇所には、＋ｃ面と（ｎ０−ｎｍ）面（ｎ及びｍは整数）間の大きな成長速度差のため、（ｎ０−ｎｍ）面（ｎ及びｍは整数）を内面に有する逆角錐形状又は逆角錐台形状のピット１５がランダムに形成される。
【００２７】
第１のIII族窒化物半導体層１３の膜厚は、例えば、１．５μｍとすることができる。
【００２８】
図１に戻り、埋込工程Ｓ３０では、図２（Ｄ）に示すように、第１のIII族窒化物半導体層１３の上に、ピット１５を埋め込むようにIII族窒化物半導体を横方向成長させて、第２のIII族窒化物半導体層１４を形成する。第２のIII族窒化物半導体層１４は、第１のIII族窒化物半導体層１３と同種のIII族窒化物半導体であってもよいし、異なるIII族窒化物半導体であってもよい。第２のIII族窒化物半導体層１４となるIII族窒化物半導体の成長は、ＭＯＣＶＤ装置またはＨＶＰＥ装置を用いたエピタキシャル成長とすることができる。
【００２９】
III族窒化物半導体を横方向に成長させる当該工程の成長条件は、＋ｃ面の成長が支配的で横方向成長が進むものであればよく、その詳細は設計的事項である。
【００３０】
例えば、当該工程におけるIII族窒化物半導体の成長条件は、成長温度：１１５０℃以上１２５０℃以下、好ましくは１１７０℃以上１２００℃以下、成長速度：２．０μｍ／ｈｒ以上１０．０μｍ／ｈｒ以下、好ましくは４．５μｍ／ｈｒ以上７．５μｍ／ｈｒ以下、成長圧力：１００ｔｏｒｒ以上７００ｔｏｒｒ以下、好ましくは２００ｔｏｒｒ以上３５０ｔｏｒｒ以下、Ｖ／III比：５００以上２０００以下、好ましくは５００以上１０００以下とすることができる。
【００３１】
なお、このような当該工程の成長条件は、ピット１５を表面（成長面）に有する第１のIII族窒化物半導体層１３を形成するピット形成工程Ｓ２０の成長条件とは異なる。
【００３２】
このような本実施形態の場合、第１のIII族窒化物半導体層１３の表面に存在するピット１５は、その内部に空隙を残すことなく、第２のIII族窒化物半導体層１４で埋め込まれる。
【００３３】
なお、第２のIII族窒化物半導体層１４の表面（成長面）は、第１のIII族窒化物半導体層１３のピット１５が存在する表面（成長面）よりも平坦性が高くなる。具体的には、第２のIII族窒化物半導体層１４の表面（成長面）にはピットが存在しないか、または、第１のIII族窒化物半導体層１３の表面（成長面）に存在するピット１５よりも少ないピットが存在する状態となる。
【００３４】
本発明者は、第２のIII族窒化物半導体層１４の成長初期段階においては、第１のIII族窒化物半導体層１３の表面（成長面）に存在するピット１５の影響により、第２のIII族窒化物半導体層１４の表面（成長面）にピットが存在するが、成長を進め、第２のIII族窒化物半導体層１４の膜厚が厚くなるに従い、第２のIII族窒化物半導体層１４の表面（成長面）におけるピットの数を減らすことができる、すなわち、平坦性を高めることができることを確認している。また、第２のIII族窒化物半導体層１４の厚さを十分に厚くすると、表面（成長面）に存在するピットをほとんどなくすことができ、より平坦性を高めることができることを確認している。
【００３５】
第２のIII族窒化物半導体層１４の膜厚は、例えば、第２のIII族窒化物半導体層１４の表面（成長面）におけるピットの数の目標値に応じて定めることができる。本発明者は、（第２のIII族窒化物半導体層１４の膜厚）／（第１のIII族窒化物半導体層１３の膜厚）＞１．５とした場合、第２のIII族窒化物半導体層１４の表面（成長面）に存在するピットをほとんどなくすことができることを確認している。また、本発明者は、当該条件を満たす範囲で、第１のIII族窒化物半導体層１３の膜厚を厚くするほど、第２のIII族窒化物半導体層１４の結晶性が向上することを確認している。
【００３６】
なお、バッファ層形成工程Ｓ１０、ピット形成工程Ｓ２０、及び、埋込工程Ｓ３０は、上述の通り、ＭＯＣＶＤ装置、ＨＶＰＥ等、III族窒化物半導体を成長させる装置内に下地基板１１を設置した状態で行うことができる。また、本実施形態では、バッファ層形成工程Ｓ１０、ピット形成工程Ｓ２０、及び、埋込工程Ｓ３０の間に、III族窒化物半導体を成長させる装置（ＭＯＣＶＤ装置、ＨＶＰＥ等）と異なる装置を用いて行う工程を含める必要がない。例えば、下地基板１１上にバッファ層１２を形成後、かつ、当該バッファ層１２上にIII族窒化物半導体を成長させる前に、当該バッファ層１２の上に開口が形成されたマスクを形成する工程等を含める必要がない。
【００３７】
このため、本実施形態の場合、III族窒化物半導体を成長させる装置（ＭＯＣＶＤ装置、ＨＶＰＥ等）内に下地基板１１（図２（Ａ）参照）を設置後、バッファ層形成工程Ｓ１０、ピット形成工程Ｓ２０、及び、埋込工程Ｓ３０を、途中で装置内から下地基板１１を取り出すことなく、単に当該装置の設定を変更するだけで、連続的に実施することができる。
【００３８】
図３に、本実施形態のIII族窒化物半導体の製造方法における温度プロファイルの一例を示す。Ａは下地基板１１をサーマルクリーニングする処理、Ｂはバッファ層１２を形成する処理、Ｃはバッファ層１２のアニール処理、Ｄ１は第１のIII族窒化物半導体層１３を形成する処理、Ｄ２は第２のIII族窒化物半導体層１４を形成する処理である。
【００３９】
以上説明した本実施形態のIII族窒化物半導体層の製造方法によれば、以下のようなIII族窒化物半導体が得られる。
【００４０】
すなわち、図２（Ｄ）に示すように、内面がファセット面で構成された複数のピット１５を表面（成長面）に有する第１のIII族窒化物半導体層１３と、ピット１５を埋め込むように位置し、第１のIII族窒化物半導体層１３のピット１５を有する表面（成長面）よりも平坦性が高い表面（成長面）を有する第２のIII族窒化物半導体層１４と、を有するIII族窒化物半導体層が得られる。例えば、第２のIII族窒化物半導体層１４の表面（成長面）にはピットが存在しないか、または、第１のIII族窒化物半導体層１３の表面（成長面）に存在するピット１５よりも少ないピットが存在する。
【００４１】
第１のIII族窒化物半導体層１３及び第２のIII族窒化物半導体層１４の定義は、上記III族窒化物半導体層の製造方法で説明した通りである。
【００４２】
なお、第１のIII族窒化物半導体層１３の表面に位置するピット１５は、例えば、以下の条件の少なくとも１つを満たすものであってもよい。
【００４３】
「ピット１５の形状」：（ｎ０−ｎｍ）面（ｎ及びｍは整数）を内面に有する逆角錐形状又は逆角錐台形状。例えば逆六角錐形状。
「第１のIII族窒化物半導体層１３の表面（成長面）におけるピット１５の密度」：０．８以上１Ｅ＋８ｃｍ−２。
「第１のIII族窒化物半導体層１３の表面（成長面）に対するピット１５が存在しない平坦面の面積割合」：５％以上２０％以下
「ピット１５の開口部の直径」：３．０μｍ以下
【００４４】
本実施形態のIII族窒化物半導体層は、第１のIII族窒化物半導体層１３及び第２のIII族窒化物半導体層１４を有していればよく、図２（Ｄ）に示す下地基板１１及びバッファ層１２の少なくとも一方を備えていなくてもよい。すなわち、図２（Ｄ）に示す状態が得られた後、下地基板１１及びバッファ層１２の少なくとも一方が除去されてもよい。なお、当然、本実施形態のIII族窒化物半導体層は、下地基板１１及びバッファ層１２の少なくとも一方を備えていてもよい。下地基板１１及びバッファ層１２の定義は上述の通りである。
【００４５】
本実施形態のIII族窒化物半導体層において、第１のIII族窒化物半導体層１３が有するピット１５は、ピット１５内に空隙を残すことなく、第２のIII族窒化物半導体層１４で埋め込まれていてもよい。
【００４６】
本実施形態のIII族窒化物半導体層は、開口が形成されたマスクを有さない構成とすることができる。例えば、本実施形態のIII族窒化物半導体層がバッファ層１２を備える場合、本実施形態のIII族窒化物半導体層は、バッファ層１２と第１のIII族窒化物半導体層１３の間に、開口が形成されたマスクを有さない構成とすることができる。
【００４７】
次に、本実施形態の作用効果について説明する。
【００４８】
まず、図４に、本実施形態の第１のIII族窒化物半導体層１３の表面（成長面）の平面模式図を示す。図示するように、第１のIII族窒化物半導体層１３の表面（成長面）には、複数のピット１５が存在する。ピット１５の形状は例えば逆六角錐である。かかる場合、ピット１５は、平面視で六角形となる。
【００４９】
次に、図５に、図４のａ−ａ断面図を示す。図５には、第１のIII族窒化物半導体層１３の上に、ピット１５を埋め込むように存在する第２のIII族窒化物半導体層１４も示している。また、図５には、転位の方向を一点鎖線で示している。
【００５０】
図５に示すように、第１のIII族窒化物半導体層１３内には、厚さ方向（下地基板１１の表面に対して垂直な方向）（図２（Ｃ）及び図５における上下方向）に伝搬した転位が存在する。当該転位は、例えば下地基板１１とバッファ層１２との格子定数の違い等に起因して発生した転位であって、第１のIII族窒化物半導体層１３内を伝搬してきたものである。当該転位は、第１のIII族窒化物半導体層１３と第２のIII族窒化物半導体層１４との境界であるファセット面を境に、横方向（下地基板１１の表面と平行な方向）に方向転換する。すなわち、ピット１５のファセット面からIII族窒化物半導体を横方向成長させることで、転位の方向を横方向に方向転換させている。このため、本実施形態の場合、第２のIII族窒化物半導体層１４の表面（成長面）に現れる転位を減少させることができる。
【００５１】
なお、本実施形態では、下地基板１１上のバッファ層１２の上に、開口が形成されたマスクを形成する工程等を含める必要がない。また、III族窒化物半導体を成長させる装置（ＭＯＣＶＤ装置、ＨＶＰＥ等）内に下地基板１１（図２（Ａ）参照）を設置後、バッファ層形成工程Ｓ１０、ピット形成工程Ｓ２０、及び、埋込工程Ｓ３０を連続的に、途中で下地基板１１を装置内から取り出すことなく実施することができる。このため、本実施形態によれば、作業効率を著しく高めることができ、製造コストダウン等を実現することができる。
【００５２】
また、本実施形態では、第１のIII族窒化物半導体層１３の表面に存在するピット１５を、内部に空隙を残すことなく埋め込むことができる。このため、第２のIII族窒化物半導体層１４の結晶性を高めることができる。
【００５３】
また、本実施形態では、第２のIII族窒化物半導体層１４の表面（成長面）におけるピットの数を、第１のIII族窒化物半導体層１３の表面（成長面）に存在するピット１５の数に比べて少なくすることができる。例えば、第２のIII族窒化物半導体層１４の表面（成長面）において、ピットをほとんどなくすことができる。このため、第２のIII族窒化物半導体層１４は、特許文献１乃至３に記載の技術で形成された単結晶ＧａＮ膜を、デバイスを形成する基板として用いる際に発生し得る問題（デバイス特性のばらつき、生産効率の悪化、ピット形成領域の面積が小さくなる）を解消することができる。
【００５４】
また、本実施形態では、表面にランダムな凹凸を有するバッファ層１２を形成し、当該面を利用し、所定の成長条件でIII族窒化物半導体を成長させることで、表面（成長面）にランダムなピット１５を複数有する第１のIII族窒化物半導体層１３を形成することができる。図５に示すように、第１のIII族窒化物半導体層１３の表面（成長面）におけるピット１５が存在しない平坦面から、転位が下地基板１１の表面に対して垂直な方向に伝搬し、第２のIII族窒化物半導体層１４の表面（成長面）に現れると考えられる。しかし、上述のようにピット１５は、第１のIII族窒化物半導体層１３の表面にランダムに存在するので、第１のIII族窒化物半導体層１３の表面（成長面）におけるピット１５が存在しない平坦面もランダムに現れる。このため、当該平坦面から伝搬する転位は集中し難い。すなわち、本実施形態によれば、転位が集中する不都合を軽減することができる。
【００５５】
ここで、特許文献１乃至３に記載の技術は、三次元的なファセット面を有するピットを結晶成長面に形成し、その上に、単結晶ＧａＮを結晶成長させている。当該技術と、本願発明とは、少なくとも、ピットを有する面上にIII族窒化物半導体層を成長させる手段が異なる。具体的には、特許文献１乃至３に記載の技術は、ファセット面を維持したまま、当該ピットを埋め込まないように単結晶ＧａＮを結晶成長させている。これに対し、本願発明は、ピットを埋め込むように、すなわちファセット面が消えるように、III族窒化物半導体層を成長させる。
【００５６】
このような違いを有するため、特許文献１乃至３に記載の技術で形成されたIII族窒化物半導体層と、本願発明の製造方法で製造されたIII族窒化物半導体層とは、少なくとも、ピットを有する面上に成長したIII族窒化物半導体層の表面（成長面）の状態が異なる。すなわち、特許文献１乃至３に記載の技術の場合、ピットを有する面上に成長したIII族窒化物半導体層の表面（成長面）に、ピットを有する面と同等の数のピットが存在する。これに対し、本願発明の場合、ピットを有する面上に成長したIII族窒化物半導体層（第２のIII族窒化物半導体層１４）の表面（成長面）にはピットが存在しないか、または、ピットを有する面よりも少ないピットが存在することとなる。また、特許文献１乃至３に記載の技術で形成されたIII族窒化物半導体層と、本願発明の製造方法で製造されたIII族窒化物半導体層とは、転位が伝搬する方向、特に、ピットの内面を構成するファセット面付近における転位の伝搬方向が異なる。
【００５７】
このように、特許文献１乃至３に記載の技術で形成されたIII族窒化物半導体層と、本願発明の製造方法で製造されたIII族窒化物半導体層とは、その構成において、明らかな相違点が存在する。
【００５８】
＜実施例１＞
サファイア基板（下地基板１１）に対し、温度：１０５０℃、時間：６００ｓｅｃ、キャリアガス：Ｈ２（９６％）、１２．５ｓｌｍの条件でサーマルクリーニングを行った。
【００５９】
その後、当該サファイア基板上に、成長温度：５５０℃、ＴＭＧ流量：２０ｓｃｃｍ、ＮＨ３流量：１２ｓｌｍ、Ｖ／III比：９６３６、キャリアガス−Ｈ２（９４％）流量：８．５ｓｌｍの成長条件で、厚さ２０〜４０ｎｍのＧａＮ層（バッファ層１２）を成長させた（バッファ層形成工程Ｓ１０）。次いで、温度：１１５０℃、時間：１８０ｓｅｃ、キャリアガス−Ｈ２（９６％）流量：１２．５ｓｌｍの条件でＧａＮ層（バッファ層１２）に対しアニール処理を行った。
【００６０】
その後、ＧａＮ層（バッファ層１２）の上に、成長温度：１１００℃、ＴＭＧ流量：１８０ｓｃｃｍ、ＮＨ３流量：１６ｓｌｍ、Ｖ／III比：１４１７、成長速度：約１．３μｍ／ｈ、キャリアガス−Ｈ２（９６％）流量：１２．５ｓｌｍの成長条件で、厚さ１０００ｎｍのＧａＮ層（第１のIII族窒化物半導体層１３）を成長させた（ピット形成工程Ｓ２０）。
【００６１】
ここで、図６に、当該状態における断面模式図、断面ＳＥＭ像、及び、ＧａＮ層（第１のIII族窒化物半導体層１３）の表面（成長面）のＳＥＭ像を示す。これらのＳＥＭ像より、ＧａＮ層（第１のIII族窒化物半導体層１３）の表面（成長面）に複数のランダムなピット１５が形成されていることが分かる。
【００６２】
当該ピット１５は、（ｎ０−ｎｍ）面（ｎ及びｍは整数）を内面に有する逆六角錐形状であった。ＧａＮ層（第１のIII族窒化物半導体層１３）の表面（成長面）におけるピット１５の密度は、０．８Ｅ＋８ｃｍ−２以上１Ｅ＋８ｃｍ−２以下であった。また、ＧａＮ層（第１のIII族窒化物半導体層１３）の表面（成長面）に対するピット１５が存在しない平坦面の面積割合は、５％以上２０％以下であった。さらに、ピット１５の開口部の直径は、３．０μｍ以下のものが含まれた。
【００６３】
ピット形成工程Ｓ２０の後、ＧａＮ層（第１のIII族窒化物半導体層１３）の上に、成長温度：１１８０℃、ＴＭＧ流量：３５０ｓｃｃｍ、ＮＨ３流量：１６ｓｌｍ、Ｖ／III比：７２９、成長速度：６．０μｍ／ｈ、キャリアガス−Ｈ２（９４％）流量：８．５ｓｌｍの成長条件で、厚さ３０００ｎｍのＧａＮ層（第２のIII族窒化物半導体層１４）を横方向成長させた（埋込形成工程Ｓ３０）。
【００６４】
ここで、図７に、ＧａＮ層（第２のIII族窒化物半導体層１４）を５００nmの厚さまで成長させた状態における断面模式図、断面ＳＥＭ像、及び、ＧａＮ層（第２のIII族窒化物半導体層１４）の表面（成長面）のＳＥＭ像を示す。これらのＳＥＭ像及び図６に示すＳＥＭ像より、ＧａＮ層（第２のIII族窒化物半導体層１４）の表面（成長面）には複数のランダムなピットが存在するが、その数は、ＧａＮ層（第１のIII族窒化物半導体層１３）の表面（成長面）に存在するピット１５（図６参照）の数に比べて少ないことが分かる。
【００６５】
続いて、図８に、ＧａＮ層（第２のIII族窒化物半導体層１４）を３０００nmの厚さまで成長させた状態における断面模式図、断面ＳＥＭ像、及び、ＧａＮ層（第２のIII族窒化物半導体層１４）の表面（成長面）のＳＥＭ像を示す。これらのＳＥＭ像より、ＧａＮ層（第２のIII族窒化物半導体層１４）の表面（成長面）には、ピットが存在しないことが分かる。
【００６６】
次に、図９に、図８と同じ状態における断面ＣＬ像であって、ＧａＮ層（第１のIII族窒化物半導体層１３）とＧａＮ層（第２のIII族窒化物半導体層１４）の境界部分を拡大したものを示す。当該ＣＬ像より、ＧａＮ層（第１のIII族窒化物半導体層１３）とＧａＮ層（第２のIII族窒化物半導体層１４）の境界を明確に識別できることが分かる。また、ＧａＮ層（第１のIII族窒化物半導体層１３）の表面（成長面）に存在するピット１５を、ＧａＮ層（第２のIII族窒化物半導体層１４）が隙間なく埋めていることが分かる。すなわち、ＧａＮ層（第１のIII族窒化物半導体層１３）の表面（成長面）に存在するピット１５を特定することができる。
【００６７】
このように、ＣＬ像により、ＧａＮ層（第１のIII族窒化物半導体層１３）とＧａＮ層（第２のIII族窒化物半導体層１４）の境界を観察することで、本実施形態のIII族窒化物半導体層を特定することができる。
【００６８】
＜実施例２＞
ＧａＮ層（第１のIII族窒化物半導体層１３）の厚さを２μｍとし、ＧａＮ層（第２のIII族窒化物半導体層１４）の厚さを８μｍとした点を除くその他の条件は実施例１と同様にして、III族窒化物半導体層を製造した。
【００６９】
得られたIII族窒化物半導体層のＧａＮ層（第２のIII族窒化物半導体層１４）に対して、ＸＲＤ（X-Ray Diffraction）測定を行った。測定結果は、ＧａＮ（００２）１５０ｓｅｃ、ＧａＮ（１０２）２００ｓｅｃ、ＧａＮ（１００）２８０ｓｅｃであった。
【００７０】
＜実施例３＞
ＧａＮ層（第１のIII族窒化物半導体層１３）の厚さを１μｍとし、ＧａＮ層（第２のIII族窒化物半導体層１４）の厚さを９μｍとした点を除くその他の条件は実施例１と同様にして、III族窒化物半導体層を製造した。
【００７１】
得られたIII族窒化物半導体層のＧａＮ層（第２のIII族窒化物半導体層１４）に対して、ＸＲＤ（X-Ray Diffraction）測定を行った。測定結果は、ＧａＮ（００２）１９０ｓｅｃ、ＧａＮ（１０２）２５０ｓｅｃ、ＧａＮ（１００）３５０ｓｅｃであった。
【符号の説明】
【００７２】
１１    下地基板
１２    バッファ層
１３    第１のIII族窒化物半導体層
１４    第２のIII族窒化物半導体層
１５    ピット
【図１】
2013214686.tif 000003
【図２】
2013214686.tif 000004
【図３】
2013214686.tif 000005
【図４】
2013214686.tif 000006
【図５】
2013214686.tif 000007
【図６】
2013214686.tif 000008
【図７】
2013214686.tif 000009
【図８】
2013214686.tif 000010
【図９】
2013214686.tif 000011