(57)【要約】【課題】同一基板に集積された能動光半導体素子と受光半導体動素子のうち能動光半導体素子への電流注入効率を高くすることができる光半導体装置を提供する。【解決手段】基板１１上に下部クラッド層１２、活性層１４ａ及び上部クラッド層２１が順に形成された積層構造を有する能動光半導体素子１ａｎと、同一基板１１上に下部クラッド層１２、コア層３１、及び、能動光半導体素子１ａｎと共通の上部クラッド層２１が順に形成され、第１積層構造の端部に連続して接続される積層構造を有する受動光半導体素子２ａｎとを含み、上部クラッド層２１の下方で受動光半導体素子２ａｎにおけるコア層３１の上と下の少なくとも一方に形成される電流ブロック層３４とを含む。【選択図】図２
2013236067.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に下部クラッド層、活性層及び上部クラッド層が順に形成された第１積層構造を有する能動光半導体素子と、
前記基板上に前記下部クラッド層、コア層、及び、前記能動光半導体素子の前記上部クラッド層と層を共有している上部クラッド層が順に形成され、前記第１積層構造の端部に連続して接続される第２積層構造を有する受動光半導体素子と、
を含み、
前記受動光半導体素子において、前記上部クラッド層の下方であって、前記コア層の上と下の少なくとも一方に電流ブロック層が形成されている
光半導体装置。
【請求項２】
前記電流ブロック層は、ｐ型半導体層とｎ型半導体層の積層構造を含む層であることを特徴とする請求項１に記載の光半導体装置。
【請求項３】
前記電流ブロック層は、金属元素がドープされた半絶縁性半導体層を有することを特徴とする請求項１又は請求項２に記載の光半導体装置。
【請求項４】
前記電流ブロック層は、上部クラッド層と下部クラッド層のうち少なくとも一方の材料よりもエネルギーバンドギャップが大きな材料から形成される半導体層を有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の光半導体装置。
【請求項５】
基板上に下部クラッド層を形成する工程と、
前記下部クラッド層の上に、能動光半導体素子の活性層を含む第１積層構造を形成する工程と、
受動光半導体素子の形成領域における前記第１積層構造をエッチングして凹部を形成する工程と、
前記凹部内に、光導波路コア層と、該光導波路コア層の上と下の少なくとも一方に電流ブロック層とを含む第２積層構造を形成する工程と、
前記第１積層構造と前記第２積層構造の上に、前記能動光半導体素子と前記受動光半導体素子の層を共通にする上部クラッド層を形成する工程と、
前記上部クラッド層のうち前記第１積層構造の上方に上側電極を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置及びその製造方法に関し、特に、種々の機能を有する複数の光半導体素子を集積した構造を有する光半導体装置及びその製造方法する。
【背景技術】
【０００２】
ＤＷＤＭ通信システムの大容量化、高度化に伴い、発振波長の異なる複数のＤＦＢ半導体レーザと、それらに接続される導波路と、光カプラと、光半導体増幅素子とを接続するためにこれらの素子を集積した光集積素子が用いられている。
【０００３】
それらの複数の素子は、それぞれ異なる機能を有するものであるので、それらの機能に応じて異なる構造が用いられる。特に、層状に形成される導波路コアは、素子の特性に対する設計上の影響が大きいため、異なる構造の導波路コアに接続されて１つの基板上に形成される。
【０００４】
基板に集積される素子として、発光素子、受光素子、光変調機のような能動素子や、単純な光導波路のような受動素子の両方が含まれることもある。この場合、能動素子では量子井戸活性層のように素子の機能に応じた活性層材料が導波路コアとして用いられる。また、受動素子である光導波路では導波する光に対して透明な導波路コアが用いられる。
【０００５】
複数の素子としてＤＦＢ半導体レーザ、光導波路、光合流器及び光増幅器をｎ型ＩｎＰ基板に集積させた光半導体装置が、下記の特許文献１、２に記載されている。
【０００６】
それらの能動素子のうち例えばＤＦＢ半導体レーザでは、ｎ型ＩｎＰ下部クラッド層とｐ型上部ＩｎＰクラッド層の間に、分離閉じ込めヘテロ（ＳＣＨ）層を含むｉ−ＧａＩｎＡｓＰ多重量子井戸活性層が形成されている。
【０００７】
また、受動素子のうち例えば光導波路では、ｎ型ＩｎＰ下部クラッド層とｐ型ＩｎＰ上部クラッド層の間に、ＤＦＢ半導体レーザの多重量子井戸活性層の端部に接合するｉ−ＧａＩｎＡｓＰ導波路コア層が形成されている。
【０００８】
そのような光半導体装置では、ｎ型ＩｎＰ基板の下にｎ側電極が形成される一方、ＤＦＢ半導体レーザ領域ではｐ型上部クラッド層の上にｐ型ＧａＩｎＡｓＰコンタクト層を介してｐ側電極が形成される。なお、光導波路領域では、ｐ型上部クラッド層の上にｐ側電極は形成されないが、スループット向上のためにｐ型上部クラッド層の上にｐ型ＧａＩｎＡｓＰコンタクト層が形成されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１１−０３５０６０号公報
【特許文献２】特開２０１１−２３３８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のように能動素子と受動素子を集積した光半導体装置によれば、ＤＦＢ半導体レーザのような能動素子領域にｐ側電極が形成され、これに隣接する受動素子領域にはｐ側電極は形成されない。
【００１１】
しかし、ｎ型ＩｎＰ基板の下面の全面にｎ側電極が形成され、しかも、受動素子領域と能動素子領域は共通のｐ型クラッド層をもつので、ｐ側電極からｎ側電極に向けて注入される電流は、能動素子領域のみならずその周辺のコンタクト層を通して受動素子領域にも流れ込む。このため、ｐ側電極から能動素子領域への電流注入効率が低下する。
【００１２】
本発明の目的は、同一基板に集積された能動光半導体素子と受光半導体動素子のうち能動光半導体素子への電流注入効率を高くすることができる光半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の１つの観点によれば、基板と、前記基板上に下部クラッド層、活性層及び上部クラッド層が順に形成された第１積層構造を有する能動光半導体素子と、前記基板上に前記下部クラッド層、コア層、及び、前記能動光半導体素子の前記上部クラッド層と層を共有している上部クラッド層が順に形成され、前記第１積層構造の端部に連続して接続される第２積層構造を有する受動光半導体素子と、を含み、前記受動光半導体素子において、前記上部クラッド層の下部であって、前記コア層の上と下の少なくとも一方に電流ブロック層が形成されている光半導体装置が提供される。
【００１４】
本発明の別の観点によれば、  基板上に下部クラッド層を形成する工程と、前記下部クラッド層の上に、能動光半導体素子の活性層を含む第１積層構造を形成する工程と、受動光半導体素子の形成領域における前記第１積層構造をエッチングして凹部を形成する工程と、前記凹部内に、光導波路コア層と、該光導波路コア層の上と下の少なくとも一方に電流ブロック層とを含む第２積層構造を形成する工程と、前記第１積層構造と前記第２積層構造の上に、前記能動光半導体素子と前記受動光半導体素子の層を共通にする上部クラッド層を形成する工程と、前記上部クラッド層のうち前記第１積層構造の上方に上側電極を形成する工程と、を有することを特徴とする光半導体装置の製造方法が提供される。
【発明の効果】
【００１５】
本発明によれば、受動光半導体素子に電流ブロック層を形成したので、能動光半導体素子に注入される電流が受動光半導体素子に流れ込むことが防止され、複数の素子が集積される光半導体装置において高い電流注入効率が得られる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の一実施形態に係る光半導体装置を示す平面図である。
【図２】図２は、本発明の一実施形態に係る光半導体装置を示す断面図である。
【図３】図３は、本発明の一実施形態に係る光半導体装置におけるＤＦＢ半導体レーザを示す断面図である。
【図４】図４は、本発明の一実施形態に係る光半導体装置におけるＤＦＢ半導体レーザの活性層及びＳＣＨ層を示す断面図である。
【図５】図５は、本発明の一実施形態に係る光半導体装置における光導波路を示す断面図である。
【図６】図６（a）〜（ｄ）は、本発明の一実施形態に係る光半導体装置における光導波路についての他の例を示す断面図である。
【図７】図７（a）〜（ｄ）は、本発明の一実施形態に係る光半導体装置における光導波路についての他の例を示す断面図である。
【図８】図８は、本発明の一実施形態に係る光半導体装置における半導体増幅器を示す断面図である。
【図９】図９（ａ）、（ｂ）は、本発明の一実施形態に係る光半導体装置の製造工程を示す断面図である。
【図１０】図１０（ａ）、（ｂ）は、本発明の一実施形態に係る光半導体装置の製造工程を示す断面図である。
【図１１】図１１（ａ）、（ｂ）は、本発明の一実施形態に係る光半導体装置の製造工程を示す断面図である。
【図１２】図１２（ａ）、（ｂ）は、本発明の一実施形態に係る光半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【００１７】
以下に、本発明の実施形態を図面に基づいて説明する。
【００１８】
図１は、本発明の一実施形態に係る光半導体装置の平面図、図２は、図１のＩ−Ｉ線断面図、図３は、図１のII−II線断面図、図４は、図３に示す破線で囲んだ部分の拡大断面図、図５は、図１のIII−III線断面図である。図６、図７は、図５に示す層構造の他の例であって図１のＩ−Ｉ線に沿った断面の構造を示している。図８は、図１のIV−IV線断面図を示している。
【００１９】
図１に示すｎ型（ｎ−）ＩｎＰ基板１１において、長さ方向（図中ｘ方向）に沿って半導体レーザ領域Ａ、光導波路領域Ｂ、光合流領域Ｃ及び光増幅領域Ｄが順に区画されている。そして、ｎ−ＩｎＰ基板１１の上の全面には、図２、図３、図５、図８に示すように、バッファ層を兼ねるｎ−ＩｎＰクラッド層１２が形成されている。
【００２０】
半導体レーザ領域Ａには、幅方向（図中ｙ方向）に間隔をおいて第１〜第ｎ（ｎ：自然数）のリッジ構造ＤＦＢ半導体レーザ１ａ１〜１ａｎが形成され、リッジ構造ＤＦＢ半導体レーザ１ａ１〜１ａｎは次のような積層構造を有している。即ち、半導体レーザ領域Ａでは、図２、図３に示すように、ｎ−ＩｎＰクラッド層１２上に下部ＳＣＨ層１３ａ、多重量子井戸（ＭＱＷ）活性層１４ａ、上部ＳＣＨ層１６ａが順に形成されている。下部ＳＣＨ層１３ａ、上部ＳＣＨ層１６ａとして例えばアンドープ（ｉ）−ＡｌＧａＩｎＡｓ層が形成される。また、ＭＱＷ活性層１４ａは、図４に示すように、複数の量子井戸層１５ｑとそれらの間に形成されるバリア層１５ｂを有している。例えば、量子井戸層１５ｑとして波長１．５５μｍに利得帯域を有するＡｌＧａＩｎＡｓ層が形成され、また、バリア層１５ｂとして量子井戸層１５ｑよりエネルギーバンドギャップが大きな組成のＡｌＧａＩｎＡｓ層が形成される。なお、下部ＳＣＨ層１３ａ及び上部ＳＣＨ層１６ａは、量子井戸層１５ｑよりエネルギーバンドギャップが大きな組成を有し、量子井戸層１５ｑに対してバリア層となっている。
【００２１】
半導体レーザ領域Ａの上部ＳＣＨ層１６ａの上には、光出射方向に向かってパターンが繰り返される回折格子１８がその上下を下側と上側のスペーサー層１７ａ、１７ｂに挟まれて形成されている。例えば、回折格子１８はｐ型（ｐ−）ＧａＩｎＡｓＰ層から形成され、上側と下側のスペーサー層１７ａ、１７ｂは異なる工程でｐ−ＩｎＰから形成され、最終的には一体化して１層のスペーサー層１７となり、さらに後述するｐ型クラッド層２１の一部となる。回折格子１８の格子パターンの間隔は、複数のリッジ構造ＤＦＢ半導体レーザ１ａ１〜１ａｎのそれぞれにおいて異なるように形成され、例えば、ブラッグ波長が１５３０ｎｍ〜１５７０ｎｍの範囲で相違するように形成されている。
【００２２】
上側のスペーサー層１７ｂの上には、エッチングストップ層２０ａ、ｐ型クラッド層２１、ｐ型コンタクト層２２が順に形成されている。この場合、エッチストップ層２０ａとしてｐ−ＧａＩｎＡｓＰ層が形成され、ｐ型クラッド層２１としてｐ−ＩｎＰ層が形成され、また、ｐ型コンタクト層２２としてｐ−ＧａＩｎＡｓ層が形成される。
【００２３】
複数のリッジ構造ＤＦＢ半導体レーザ１ａ１〜１ａｎのそれぞれにおいては、図３に示すように、それらの両側に形成された溝２３ａにより区画されるｐ型コンタクト層２２及
びｐ型クラッド層２１がストライプ状のメサ構造を有している。そして、複数のメサ構造のｐ型コンタクト層２２、ｐ型クラッド層２１とそれらの直下の領域のｎ−ＩｎＰ基板１１までの層が複数のリッジ構造ＤＦＢ半導体レーザ１ａ１〜１ａｎのそれぞれの半導体積層構造を構成している。
【００２４】
メサ構造の両側の溝２３ａの内面には、メサ構造以外への電流の流れを阻止するための保護絶縁膜２４が例えば窒化シリコンから形成されている。さらに、溝２３ａ内の保護絶縁膜２４により形成される凹部内には、ＢＣＢ(Benzocyclobutene) のような平坦化ポリマー２５が埋め込まれている。
【００２５】
各リッジ構造ＤＦＢ半導体レーザ１ａ１〜１ａｎにおける各メサ構造のｐ型コンタクト層２２の上面上には、ｐ側電極２７ａ１〜２７ａｎが形成され、ｎ−ＩｎＰ基板１１の下面の全体にはｎ側電極２８が形成されている。
【００２６】
ｎ−ＩｎＰ基板１１のうち光導波路領域Ｂには、リッジ構造ＤＦＢ半導体レーザ１ａ１〜１ａｎの光出力端に接続される端部を有するリッジ構造の曲げ光導波路２ａ１〜２ａｎが幅方向に間隔をおいて複数形成されている。
【００２７】
光導波路領域Ｂでは、図２、図５に示すように、ｎ型クラッド層１２の上にコア層３１として例えばｉ−ＧａＩｎＡｓＰ層が形成されている。コア層３１は、例えば、その上面が半導体レーザ領域Ａの上部ＳＣＨ層１６ａと同じ高さとなる厚さを目標にして形成されるが、それよりも厚くても薄くてもよい。また、複数のリッジ構造曲げ光導波路２ａ１〜２ａｎのそれぞれにおいては、コア層３１の上にｐ型電流ブロック層３２、ｎ型電流ブロック層３３、ｐ型クラッド層２１及びｐ型コンタクト層２２が順にメサ状に積層されている。この場合、ｐ型電流ブロック層３２、ｐ型クラッド層２１としてｐ−ＩｎＰ層が形成され、ｎ型電流ブロック層３３としてｎ−ＩｎＰ層が形成されている。複数のメサ構造のｐ型コンタクト層２２、ｐ型クラッド層２１からその直下の領域のコア層３１、ｎ型クラッド層１２、ｎ−ＩｎＰ基板１１までの層が複数のリッジ構造曲げ光導波路２ａ１〜２ａｎのそれぞれの半導体積層構造を構成している。
【００２８】
また、光合流領域Ｃには、複数の曲げ光導波路２ａ１〜２ａｎの出射端が接続される１つの入射端を有する多モード干渉（ＭＭＩ）合流器３が平面四角状に形成されている。ＭＭＩ合流器３は、図２に示すように、リッジ構造の曲げ光導波路２ａ１〜２ａｎと同様に、リッジ構造のｐ型コンタクト層２２、ｐ型クラッド層２１とその直下の積層構造を有している。
【００２９】
さらに、光増幅領域Ｄでは、図２、図８に示すように、ＭＭＩ合流器３の出射端に接続されるストライプ状のリッジ構造半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）４が形成されている。光増幅領域Ｄにおけるｎ−ＩｎＰクラッド層１２の上には、下部ＳＣＨ層１３ｂ、ＭＱＷ活性層１４ｂ、上部ＳＣＨ層１６ｂ、スペーサー層１７、エッチングストップ層２０、ｐ型クラッド層２１、ｐ型コンタクト層２２が順に形成されている。ｐ型クラッド層２１、ｐ型コンタクト層２２は、ストライプ形状のメサ状に形成され、ｐ型コンタクト層２２の上にはｐ側電極２７ｂが形成されている。従って、リッジ構造ＳＯＡ４は、回折格子１８が存在しないことを除いてリッジ構造ＤＦＢ半導体レーザ１ａ１〜１ａｎと同じ材料の同じ積層構造を有している。
【００３０】
ところで、図１、図２に示すように、曲げ光導波路２ａ１〜２ａｎとＭＭＩ合流器３の領域におけるｐ型電流ブロック層３２、ｎ型電流ブロック層３３、ｐ型クラッド層２１は、コア層３１より屈折率が低い材料から形成され、さらに上から順にｐｎｐ接合が形成される。それらの層のうちｐ型電流ブロック層３２、ｎ型電流ブロック層３３は、ｐ型クラ
ッド層２１からその下方への電流の流れを阻止する逆バイアスのｎｐ接合の積層構造を有する電流ブロック層３４となっている。
【００３１】
さらに、光導波領域Ｂと光合流領域Ｃにおいて形成される最上のブロック層となる半導体層のうちリッジ構造ＤＦＢ半導体レーザ１ａ１〜１ａｎとリッジ構造半導体光増幅器４の端面に接続するｎ型電流ブロック層３３は、ｎ型電流ブロック層３３とは導電型が異なる導電型、即ちｐ型の半導体層と接触している。例えば、図６（ａ）に示すように、ｎ型電流ブロック層３３の側端部は、半導体レーザ領域Ａと光増幅領域Ｄのｐ型クラッド層２１、ｐ型のエッチングストップ層２０ａ、２０ｂ、ｐ型のスペーサー層１７を含む積層構造のうち基板面に対してほぼ垂直となる端部の面に接合している。
【００３２】
このように、ｎ型、ｐ型の導電型が異なる半導体層同士が接合することで、半導体レーザ領域Ａと光増幅領域Ｄの所定の導電型の半導体層に流れる電流、例えば図６（ａ）に示す半導体レーザ領域Ａと光増幅領域Ｄのｐ型クラッド層２１、ｐ型のエッチングストップ層２０及びｐ型スペーサー層１７に注入される電流は、これらの半導体層２１、２０、１７とは異なる導電型の半導体層であるｎ型電流ブロック層３３と接触する箇所において、ｎ型電流ブロック層３３に流れ込もうとする電流を逆バイアスｎｐ接合でブロックしてその下のｐ型電流ブロック層３３に流れなくすることができる。
【００３３】
これにより、ｐ側電極２７ａ１〜２７ａｎ、２７ｂからｐ型コンタクト層２２に注入され、ｐ型クラッド層２１を介してｎ型電流ブロック層３３に注入される方向の電流は、ｎ型電流ブロック層３３とｐ型電流ブロック層３２の逆バイアスｎｐ接合部分で流れることが防止される。これにより、ｐ型コンタクト層２２からコア層３１に向かう経路で電流が流れることが阻止され、コア層３１の横に隣接する活性層１４ａ、１４ｂへの電流の注入効率が高くなる。
【００３４】
逆バイアスとなる電流ブロック層３４のうちｐ型電流ブロック層３２は、長さ方向（図２のｘ方向）の前後の端面で同じ導電型の半導体層、例えばｐ型スペーサー層１７、エッチストップ層２０ａ、２０ｂ、ｐ型クラッド層２１に接合する。このため、ｐ型電流ブロック層３２は、アンドープとなる場合に比べ、電流が斜め上から注入され易く、僅かであるがその電流をコア層３１に流したり、横方向に流したりしやすい状態となる。従って、図６（ａ）に示すように、ｐ型電流ブロック層３２の厚さをｎ型電流ブロック層３３よりも薄く形成することにより、ｎ型ブロック層３３の下で斜め方向や横方向に流れる電流量を抑制することが望ましい。
【００３５】
ところで、ｐ型電流ブロック層３２を高抵抗にするため、その中のｐ型不純物濃度をｐ型スペーサー層１７、エッチストップ層２０ａ、２０ｂ、ｐ型クラッド層２１のｐ型不純物濃度より低くしてもよい。また、図６（ｂ）に示すように、ｐ型電流ブロック層３２とコア層３１の間に、アンドープ層３５としてｉ−ＩｎＰ層を形成してもよい。
【００３６】
さらに、積層構造の電流ブロック層３４として、図６（ｃ）に示すように、ｐ型電流ブロック層３２、ｎ型電流ブロック層３３のｎｐ接合層を複数重ねた構造を採用してもよい。これにより、膜厚方向のｎｐ接合により生じる寄生容量が小さくなって好ましい。この構造において、ｐ型電流ブロック層３２をｎ型電流ブロック層３３より薄く形成して横方向への電流の流れを抑制してもよい。また、図６（ｄ）に示すように、順バイアスがかかるｐｎ接合のｐ型電流ブロック層３２とｎ型電流ブロック層３３の間にｉ−ＩｎＰ層をアンドープ層３５として形成してもよい。これにより、横からｐ型電流ブロック層３２内に流れ込んだ電流がその下のｎ型電流ブロック層３３に流入し難くなる。
【００３７】
ところで、リッジ構造曲げ光導波路２ａ１〜２ａｎ及びＭＭＩ合流器３において、電流
ブロック層３４として逆バイアスがかかるｎｐ接合を採用したが、電流の流れを防止するために他の構造を採用してもよい。
【００３８】
例えば、積層構造の電流ブロック層３４ａとして、図７（ａ）の部分断面図に示すようにコア層３１とｎ型クラッド層１２の間に、逆バイアスがかかるｎｐ接合となるｎ型電流ブロック層３２ａとｐ型電流ブロック３３ａを形成してもよい。コア層３１の下に積層構造の電流ブロック層３４ａを形成する構造でも図６（ａ）〜（ｄ）に示したと同様な構造を採用してもよい。これらの場合、ｎ型クラッド層１２と同じ導電型のｎ型電流ブロック層３３ａを逆導電型のｐ型電流ブロック層３２ａより薄く形成してもよい。さらに、ｎ型電流ブロック層３３ａのｎ型不純物濃度をｎ型クラッド層１２のｎ型不純物濃度より低くしてもよい。なお、電流ブロック層３４，３４ａを構成するｐ型電流ブロック層３２、３２ａとｎ型電流ブロック層３３，３３ａは、コア層３１の上と下の少なくとも一方に形成すればよい。
【００３９】
また、図７（ｂ）に例示するように、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、チタン（Ｔｉ）等の金属元素をｉ−ＩｎＰにドープして半絶縁化した電流ブロック層３７を、ｐ型クラッド層２１の下部の層であって、コア層３１とｎ型クラッド層１２又はｐ型クラッド層２１の間の少なくとも一方に形成してもよい。図７（ｂ）では、最上面のブロック層となる半絶縁化した電流ブロック層３２の側端部は、半導体レーザ領域Ａと光増幅領域Ｄのｐ型クラッド層２１、ｐ型のエッチングストップ層２０、ｐ型のスペーサー層１７を積層した層のほぼ垂直な側面と接合している。
【００４０】
さらに、図７（ｃ）に例示するように、ｐ−ＧａＩｎＡｓＰから形成されたコア層３１ａをｐ型電流ブロック層として使用し、その上に形成されたｎ型電流ブロック層３３とともに電流ブロック層３４ｂとして使用してもよい。また、図７（ｄ）に例示するように、ＩｎＰよりエネルギーバンドギャップが大きいことにより電子の流れを遮るバリア層、例えばＡｌＩｎＡｓ層を電流ブロック層３９としてコア層３１とｎ型ＩｎＰ基板１１の間に形成してもよい。この場合、ＡｌＩｎＡｓ電流ブロック層３９と親和性の高い材料、例えばＡｌＧａＩｎＡｓをコア層３１として用いてもよい。なお、電流ブロック層３９は、コア層３１とｐ型クラッド層２１又はｎ型クラッド層１２の間の少なくとも一方に形成してもよい。
【００４１】
なお、上記の電流ブロック層３４、３４ａ、３４ｂ、３７、３９は、いずれもクラッド層の一部となってもよく、それらのいずれかを組み合わせてもよい。
【００４２】
そのような構造を有する曲げ光導波路２ａ１〜２ａｎ及びＭＭＩ合流器３では、図５に示したように、メサ状のｐ型電流ブロック層３２、ｎ型電流ブロック層３３、ｐ型クラッド層２１及びｐ型コンタクト層２２などの両側に溝２３ｂが形成され、それらの内面とｐ型クラッド層２２の上面には、保護絶縁膜２４が形成されている。さらに、保護絶縁膜２４により溝２３ｂ内に形成される凹部内には平坦化ポリマー２５が埋め込まれて平坦化されている。
【００４３】
なお、上記実施形態では下側にｎ型半導体層、上側にｐ型半導体層が形成されているが、逆の導電型であってもよく、この場合にも逆バイアスのｐｎ接合が生じる位置にｐ型電流ブロック層とｎ型電流ブロック層を形成してもよいし、半絶縁化した電流ブロック層などを形成してもよい。また、上記のＤＦＢ半導体レーザ、半導体光増幅器は能動光半導体素子として形成されたが、能動光半導体素子としてその他の素子、例えば光変調器を受動半導体素子と同一基板上に形成してもよい。さらに、上記の光導波路、光合流器は受動光半導体素子として形成されたが、受動光半導体素子としてその他の素子、例えば光分岐導波路を能動半導体素子と同一基板に形成してもよい、
次に、上記の光半導体装置の動作について説明する。
【００４４】
まず、複数のリッジ構造ＤＦＢ半導体レーザ１ａ１〜１ａｎの中から１つを選択する。そして、その上部のｐ側電極２７からｎ−ＩｎＰ基板１１下面のｎ側電極２８に向けて閾値以上の電流を注入し、１つのリッジ構造ＤＦＢ半導体レーザ１ａｎを駆動すると、活性層１４ａの端部から光が出射される。活性層１４ａから出る光は、リッジ構造により横方向の広がりが抑制され、スポット状に出射される。
【００４５】
これにより、リッジ構造ＤＦＢ半導体レーザ１ａｎの光出力端に光学的に接続している曲げ光導波路２ａｎは、入射した光をコア層３１内で伝搬させてＭＭＩ合流器３に向けて導波する。さらに、ＭＭＩ合流器３では、リッジ構造曲げ光導波路２ａｎから出射した光をコア層３１内で伝搬させ、リッジ構造ＳＯＡ４の入力端に出射させる。リッジ構造ＳＯＡ４は、ｐ側電極２７ｂからｎ側電極２９に向けて電流を注入することにより、ＭＭＩ合流器３から入射した光を増幅して出射端から出力する。リッジ構造ＳＯＡ４は、リッジ構造ＤＦＢ半導体レーザ１ａｎの出射端からＭＭＩ合流器３までの光損失を補い、所望の強度の光を出力させる。
【００４６】
この状態は、能動光半導体素子であるＤＦＢ半導体レーザ１ａの電極にｐ型クラッド層２１（上部クラッド層）を経由して電流が注入され、また、同様に能動光半導体素子であるリッジ構造ＳＯＡ４の電極にｐ型クラッド層２１（上部クラッド層）を経由して電流が注入されている電流注入状態となる。
【００４７】
ここで、能動光半導体素子である、ＤＦＢ半導体レーザ１ａとリッジ構造ＳＯＡ４それぞれのｐ型クラッド層２１（上部クラッド層）と、受動光半導体素子であるリッジ構造曲げ光導波路２ａとＭＭＩ合流器３のｐ型クラッド層２１（上部クラッド層）は層を共有している。ＤＦＢ半導体レーザ１ａ、リッジ構造ＳＯＡ４、リッジ構造曲げ光導波路２ａ及びＭＭＩ合流器３はｐ型クラッド層２１を共有しているので、電流注入状態では、受動光半導体素子であるリッジ構造曲げ光導波路２ａとＭＭＩ合流器３のｐ型クラッド層２１にも、電流が流れ込もうとする。
【００４８】
このような電流注入状態において、図２又は図７（ａ）に示すように、リッジ構造曲げ光導波路２ａｎ及びＭＭＩ合流器３では、ｐ型クラッド層２１の下の層構造において、逆バイアスのｎｐ接合を含む層が形成されている。このため、ｐ側電極２７ａｎ、２７ｂから電流を注入すると、コア層３１の上のｐ型電流ブロック層３２とｎ型電流ブロック層３３には逆バイアスがかかるので、コア層３１への厚さ方向の電流注入が遮断される。従って、リッジ構造ＤＦＢ半導体レーザ１ａｎとリッジ構造ＳＯＡ４のそれぞれのｐ側電極２７ａ、２７ｂから注入される電流路はｐ型、ｎ型電流ブロック層３２、３３により狭窄されるので、ＭＱＷ活性層電１４ａ、１４ｂへの電流注入効率が高くなる。この場合、図６（ａ）に示したようにｐ型電流ブロック層３２を薄くし、或いは図６（ｂ）に示したようにｐ型電流ブロック層３２の下にアンドープ層３５を介在さて電気抵抗を高くすることにより、活性層１４ａ、１４ｂの上で横方向に電流が漏れることが抑制され、活性層１４ａ、１４ｂの端部の電流注入効率の低減が防止される。また、ｐ型電流ブロック層３２のｐ型不純物濃度をｐ型クラッド層２１、ｐ型スペーサー層１７ａ、１７ｂ、１７のｐ型不純物濃度よりも低くしたので、横方向への電流の漏れを抑制することができる。
【００４９】
また、図６（ｃ）に示したように、ｐ型電流ブロック層３２とｎ型電流ブロック層３３のｎｐ接合構造を複数重ねる場合には、ｎｐ接合のダイオードが直列に接続されたと等価となり、厚さ方向の寄生容量が低減され、電流が流れ難くなる。さらに、図６（ｄ）に示したように、複数のｎｐ接合構造を重ねる場合に、ｐ型電流ブロック層３２とその下側のｎ型電流ブロック層３３の間にアンドープ層３５を介在させると、順バイアスとなるｐｎ
接合の発生を防止でき、横からｐ型電流ブロック層３２に注入された電流をｎ型電流ブロック層３３に流れ難くすることができる。
【００５０】
さらに、図７（ｂ）に示すように、電流ブロック層３７として半絶縁性のｐ−ＩｎＰ層をｐ型クラッド層２１の下方の層であって、コア層３１の上、下の少なくとも一方に形成すると、ｐ側電極２７ａｎ、２７ｂからコア層３１に向けて電流が注入されることを防止できる。また、図７（ｃ）に示すように、ｐ型のコア層３１ｐを採用し、その上にｎ型電流ブロック層３３を形成する構造において、ｐ側電極２７ａｎ、２７ｂからコア層３１に向けて電流が注入されることを防止できる。さらに、図７（ｄ）に示すように、コア層３１の下、上の少なくとも一方にクラッド層１２、２１よりエネルギーバンドギャップの大きな電流ブロック層３９を形成することにより、ｎ側電極２８からコア層３１に向けて電子を移動し難くすることにより、ｐ側電極２７ａｎ、２７ｂからコア層３１に向けて電流が注入されることを防止できる。
【００５１】
以上により、リッジ構造ＤＦＢ半導体レーザ１ａ１〜１ａｎとリッジ構造ＳＯＡ４の活性層１４ａ、１４ｂへの電流注入効率を高くすることができる。
【００５２】
次に、上記の光半導体装置の製造工程を説明する。
【００５３】
まず、図９（ａ）に示すように、ｎ型ＩｎＰ基板１１の（００１）面の上に、ＭＯＣＶＤ法などの結晶成長法により、ｎ−ＩｎＰのｎ型クラッド層１２、ＡｌＧａＩｎＡｓの下部ＳＣＨ層１３、ＭＱＷ活性層１４、ＡｌＧａＩｎＡｓの上部ＳＣＨ層１６、ｐ−ＩｎＰスペーサー層１７ａ、ｐ−ＧａＩｎＡｓＰグレーティング層１８ａを順にエピタキシャル成長する。ＭＱＷ活性層１４は、図４に示したような量子井戸層１５ｑとバリア層１５ｂを有している。
【００５４】
続いて、図９（ｂ）に示す構造を形成するまでの工程を説明する。
【００５５】
まず、ｐ−ＧａＩｎＡｓＰグレーティング層１８ａの上面上に、窒化シリコン（ＳｉＮｘ）膜１９をＣＶＤ法により形成する。さらに、電子線レジスト（不図示）を窒化シリコン膜１９の上に塗布した後に、複数のＤＦＢ半導体レーザ１ａ１〜１ａｎを形成する領域毎に電子線レジストを電子線描画により露光し、ついで電子線レジストを現像などを施す。これにより、電子線レジストには、半導体レーザ領域Ａにおいて、複数のＤＦＢ半導体レーザ１ａ１〜１ａｎを形成する領域の各々で異なる周期を有する縦縞状の回折格子状のレジストパターンが形成される。この場合、電子線レジストは、光導波路領域Ｂ、合流器領域Ｃ及び光増幅領域Ｄからは除去される。
【００５６】
その後、電子線レジストをマスクとして窒化シリコン膜１９をエッチングし、その後に電子線レジストを除去する。これにより、窒化シリコン膜１９は、回折格子状にパターニングされてマスクとして使用される。この後に、ｐ−ＧａＩｎＡｓＰグレーティング層１８ａのうち窒化シリコン膜１９のパターンに覆われない部分をエッチングする。これにより、半導体レーザ領域Ａにおけるｐ−ＧａＩｎＡｓＰグレーティング層１８ａには、光出射方向に向かって凹凸が繰り返される回折格子１８が形成される。続いて、図１０（ａ）に示すように、マスクとして使用した窒化シリコン膜１９を除去する。
【００５７】
次に、図１０（ｂ）に示すように、回折格子１８及び下側のｐ−ＩｎＰスペーサー層１７ａの上に、ＭＯＣＶＤ法等により、上側のｐ−ＩｎＰスペーサー層１７ｂ、ｐ−ＧａＩｎＡｓＰエッチングストップ層２０を順に形成し、さらにｐ型クラッド層２１の一部となるｐ−ＩｎＰ層２１ａを形成する。
【００５８】
続いて、ｐ型クラッド層２１の一部であるｐ−ＩｎＰ層２１ａの上に窒化シリコン膜４１を形成した後に、フォトリソグラフィーとエッチングにより窒化シリコン膜４１をパターニングする。これにより、図１１（ａ）に示すように、半導体レーザ領域Ａと光増幅領域Ｄに窒化シリコン膜４１を残すとともに、光導波領域Ｂ及び光合流領域Ｃから窒化シリコン膜４１を除去する。なお、窒化シリコン膜４１のパターンは、半導体レーザ領域Ａでは、複数のＤＦＢ半導体レーザ形成領域の全体よりも広い形状であればよく、さらに、光増幅領域Ｄでは光増幅器形成領域を広く覆う形状であればよい。
【００５９】
続いて、図１１（ｂ）に示すように、窒化シリコン膜４１に覆われない光導波路領域Ｂ及び光合流領域Ｃにおけるｎ−ＩｎＰ層２１ａからＡｌＧａＩｎＡｓ下部ＳＣＨ層１３までの層をドライエッチングし、凹部４２を形成する。なお、ドライエッチングにおいて、凹部４２のエッチング側壁部分が基板面に対して垂直になるようにすることが望ましい。
【００６０】
これにより半導体レーザ領域Ａに残されたＡｌＧａＩｎＡｓ下部ＳＣＨ層１３からＧａＩｎＡｓＰエッチングストップ層２０までは、図３に示したような下部ＳＣＨ層１３ａからエッチングストップ層２０ａまでの積層構造となる。同様に、光増幅領域Ｄに残されたＡｌＧａＩｎＡｓ下部ＳＣＨ層１３からＧａＩｎＡｓＰエッチングストップ層２０までは、図８に示したような下部ＳＣＨ層１３ｂからエッチングストップ層２０ｂまでの積層構造となる。
【００６１】
なお、図７（ｂ）、（ｄ）に示すようにコア層３１の下に電流ブロック層３４ａ、３９を形成する場合には、凹部４２はｎ型クラッド層１２の中に達する深さに形成される。凹部４２の側面は、基板面に対して垂直面となるように形成されることが望ましい。
【００６２】
続いて、図１２（ａ）に示すように、窒化シリコン膜４１のパターンを選択成長マスクとして使用し、ＭＯＣＶＤ法により凹部４２内にｉ−ＧａＩｎＡｓＰコア層３１、ｐ−ＩｎＰのｐ型電流ブロック層３２、ｎ−ＩｎＰのｎ型電流ブロック層３３を連続して順にバットジョイント成長させる。これにより、コア層３１の端部はＭＱＷ活性層１４ａ、１４ｂの端部に連続して接続され、光結合される。
【００６３】
バッドジョイント成長の際、光導波領域Ｂ、光合流領域Ｃのそれぞれにおいて形成された最上面のブロック層となるｎ型電流ブロック層３３が半導体レーザ領域Ａ、光増幅領域Ｄの半導体層と接触する層は、ｎ型電流ブロック層３３の導電型と異なる導電型であるｐ型の半導体層と接触させるのが望ましい。さらに、ｎ型電流ブロック層３３の側端部は、半導体レーザ領域Ａ、光増幅領域Ｄのそれぞれのｐ型クラッド層２１、ｐ型エッチングストップ層２０、ｐ型スペーサー層１７を積層した層の凹部４２のほぼ垂直な側部面に接触させることが望ましい。
【００６４】
なお、ｐ型電流ブロック層３２、ｎ型電流ブロック層３３の膜厚を調整して図６（ａ）に示すようにｐ型電流ブロック層３２を薄く形成してもよいし、ｐ型電流ブロック層３２とコア層３１の間にアンドープ層３５を形成して図６（ｂ）に示す構造を形成してもよい。
【００６５】
図６（ｃ）に示す構造を採用する場合には、コア層３１の上にｐ型電流ブロック層３２、ｎ型電流ブロック層３３を交互に複数回繰り返して形成する。また、図６（ｄ）に示す構造を採用する場合には、コア層３１の上にｐ型電流ブロック層３２、ｎ型電流ブロック層３３、アンドープ層３５を交互に複数回繰り返して形成する。
【００６６】
また、凹部４２をｎ型クラッド層１２内に達する深さに形成する場合には、例えば図７（ａ）に示すように凹部４２から露出するｎ型クラッド層１２の上にｐ型電流ブロック層
３２、ｎ型電流ブロック層３３を順に形成し、或いは、図７（ｄ）に示すようにエネルギーバンドギャップがｎ型クラッド層１２よりも高い電流ブロック層３９を形成する。また、図７（ｂ）に示すように、コア層３１の上に、半絶縁性の電流ブロック層３７を形成してもよいし、図７（ｃ）に示すように、コア層３１ｐをｐ型とし、その上にｎ型電流ブロック層３３を形成してもよい。
【００６７】
以上のような電流ブロック層を形成した後に、窒化シリコン膜４１を除去する。ｐ−ＩｎＰのｐ型電流ブロック層３２、ｎ−ＩｎＰのｎ型電流ブロック層３３は、それぞれｐ型不純物含有層、ｎ型不純物含有層であり、ＩｎＰ層を形成する際に不純物導入用ガスを変更することにより連続して形成される。ここで、ｐ型不純物導入用ガスとして例えばジエチル亜鉛を使用し、また、ｎ型不純物導入用ガスとして例えばシランを使用する。従って、コア層３１の上にｉ−ＩｎＰ層を形成する構造に比べて工程が大幅に増えることはない。コア層３１の下に図７（ａ）、（ｄ）に示す電流ブロック層３４ａ、３９を形成する場合には、凹部４２内で有機原料ガスを切換ながら形成すればよく、大幅に時間が増えることはない。
【００６８】
続いて、図１２（ｂ）に示すように、ｐ−ＩｎＰ層２１ａ及びｎ型電流ブロック層３３の上に、ｐ型クラッド層２１、コンタクト層２２としてｐ−ＩｎＰ層、ｐ−ＧａＩｎＡｓ層をＭＯＣＶＤ法等により順に結晶成長する。
【００６９】
次に、コンタクト層２２の上に、例えばプラズマＣＶＤ法により窒化シリコン膜（不図示）を形成した後に、フォトリソグラフィーとエッチングにより窒化シリコン膜をパターニングしてマスク（不図示）を形成する。窒化シリコン膜のマスクは、図１に示すＤＦＢ半導体レーザ１ａ１〜１ａｎ、曲げ光導波路２ａ１〜２ａｎ、光合流器３及びＳＯＡ４の両側方に開口部を有し、その他の領域を覆う形状を有している。
【００７０】
次に、マスクの開口部を通して、半導体レーザ領域Ａ及び光増幅領域Ｄにおけるコンタクト層２２、ｐ型クラッド層２１をエッチングする。これと同時に、光導波路領域Ｂと光合流領域Ｃにおけるｐ型コンタクト層２２からｐ型電流ブロック層３２までの各層をエッチングする。この場合、ｐ−ＧａＩｎＡｓＰのｐ型エッチングストップ層２０でエッチングが停止するエッチャント、例えば、塩酸と水を含む薬液、又は塩酸とリン酸を含む薬液を使用することにより、半導体レーザ領域Ａと光増幅器領域Ｄにおける上側のスペーサー層１７ｂのエッチングを防止する。これにより、両側が図３、図４、図８に示したような溝２３ａ〜２３ｃに挟まれるメサ構造を形成する。
【００７１】
次に、溝２３ａ〜２３ｃ内面とコンタクト層２２の上面に窒化シリコン膜２４を形成した後に、窒化シリコン膜２４の上に、感光剤を含む平坦化ポリマー２５をスピンコートする。さらに、感光性の平坦化ポリマー２５を露光、現像することにより、図３、図５、図８に示したように、溝２３ａ〜２３ｃの中にのみ平坦化ポリマー２５を残すとともにコンタクト層２２の上から平坦化ポリマー２５を除去する。その後に、熱処理により平坦化ポリマーを硬化させた後に、フォトリソグラフィーとエッチングを用いて、半導体レーザ領域Ａと光増幅領域Ｄにおけるメサ構造の上の窒化シリコン膜２４を除去し、メサ形状の上面からｐ型コンタクト層２２を露出させる。
【００７２】
その後に、半導体レーザ領域ＡのＤＦＢ半導体レーザ１ａ１〜１ａｎとなるメサ構造の上面と、光増幅領域ＤのＳＯＡ４となるメサ構造の上面のそれぞれにｐ側電極２７ａ１〜２７ａｎ、２７ｂを例えばリフトオフ法により形成する。
【００７３】
続いて、ｎ−ＩｎＰ基板１１が所望の厚さとなるようにその下面を研磨した後に、劈開端面に対して垂直方向に並んだ複数の集積型光半導体装置を劈開により互いに分離するこ
とにより、複数の集積型光半導体装置を完成させる。
【００７４】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解することを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
【符号の説明】
【００７５】
１ａ１〜１ａｎ  ＤＦＢ半導体レーザ
２ａ１〜２ａｎ  光導波路
３  光合流器
４  半導体光増幅器
１１  ｎ−ＩｎＰ基板
１２  ｎ型クラッド層
１３、１３ａ、１３ｂ  下部ＳＣＨ層
１４，１４ａ、１４ｂ  多重量子井戸活性層
１６、１６ａ、１６ｂ  上部ＳＣＨ層
１７、１７ａ、１７ｂ  スペーサー層
１８  回折格子
１８ａ  グレーティング層
２０  エッチングストップ層
２１  ｐ型クラッド層
２２  ｐ型コンタクト層
２３ａ、２３ｂ、２３ｃ  溝
２４  保護絶縁膜
２５  平坦化ポリマー
２７ａ１〜２７ａｎ、２７ｂ  ｐ側電極
２８  ｎ側電極
３１  コア層
３２、３２ａ  ｐ型電流ブロック層
３３、３３ａ  ｎ型電流ブロック層
３４  電流ブロック層
３５  アンドープ層
３４ａ、３４ｂ、３７、３９  電流ブロック層
４１  窒化シリコン膜
４２  凹部
【図１】
2013236067.tif 000003
【図２】
2013236067.tif 000004
【図３】
2013236067.tif 000005
【図４】
2013236067.tif 000006
【図５】
2013236067.tif 000007
【図６】
2013236067.tif 000008
【図７】
2013236067.tif 000009
【図８】
2013236067.tif 000010
【図９】
2013236067.tif 000011
【図１０】
2013236067.tif 000012
【図１１】
2013236067.tif 000013
【図１２】
2013236067.tif 000014