(57)【要約】【課題】電源制御用信号（端子）を増やすことなく省エネモードでの消費電力を低減する。【解決手段】装置の状態として省エネモードとを有するＬＳＩ１００は、外部リクエスト信号を出力するセンサ（フォトセンサ）と、前記センサの電源を（ＦＥＴにより）ＯＮ／ＯＦＦするための制御信号を生成するセンサ電源制御回路と、前記外部リクエスト信号のアサートの検出により省エネモードから復帰する制御を行う復帰条件監視部２０１と、を有し、前記センサ電源制御回路は、前記センサの電源をＯＮ／ＯＦＦするための制御信号を、省エネモード時に使用しない信号（一例としてｍｏｔｅｎ＿ｓｎｓｏｎ）と排他的に生成する。【選択図】図７
2013125185.tif 000002
【特許請求の範囲】
【請求項１】
装置の状態として省エネモードとを有する電源制御装置であって、
外部リクエスト信号を出力するセンサと、
前記センサの電源をＯＮ／ＯＦＦするための制御信号を生成するセンサ電源制御回路と、
前記外部リクエスト信号のアサートの検出により省エネモードから復帰する制御を行う復帰条件監視手段と、を有し、
前記センサ電源制御回路は、前記センサの電源をＯＮ／ＯＦＦするための制御信号を、省エネモード時に使用しない信号と排他的に生成することを特徴とする電源制御装置。
【請求項２】
前記センサ電源制御回路は、省エネモード以外の動作時に、前記センサの電源をＯＮにするための制御信号を生成し続けることを特徴とする請求項１記載の電源制御装置。
【請求項３】
前記センサ電源制御回路は、省エネモード以外の動作時であって、省エネモード時に電源をＯＦＦにする回路の電源を制御する信号が入力されているときに、当該入力に基づき前記センサの電源をＯＮにするための制御信号を生成し続けることを特徴とする請求項２記載の電源制御装置。
【請求項４】
複数種類の省エネモードを有し、
前記センサ電源制御回路は、各省エネモードごとに、前記センサの電源をＯＮ／ＯＦＦするための制御信号を、各省エネモード時に使用しない信号と排他的に生成することを特徴とする請求項３記載の電源制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御装置に関し、特に、省エネモード時にも出力を監視すべきセンサを有する装置における消費電力を低減する技術に関する。
【背景技術】
【０００２】
従来、出力を監視すべきセンサを有する電気機器においては、省エネモード時にセンサの検出機能が損なわれてしまう可能性があった。そのような課題に対して特許文献１は、周期的にセンサの出力信号の取得と中断を行い、それに合わせてセンサの電源の供給と遮断を制御する技術を開示している。しかしながら、この場合はセンサごとに電源制御用の信号（端子）が必要になると考えられる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
省エネモード時に監視が必要なセンサを有する装置において、定期的にセンサが出力する信号を取得する周期に合わせてセンサの電源をＯＮ／ＯＦＦする電源制御装置が既に知られている（例えば、特許文献１）。しかしながら、そのような従来の装置には、各センサごとに電源制御用の信号（端子）が必要になるという問題があった。
【０００４】
そこで本発明は、上記実情に鑑みて、電源制御用信号（端子）を増やすことなく省エネモードでの消費電力を低減することが可能な電源制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明は、装置の状態として省エネモードとを有する電源制御装置であって、外部リクエスト信号を出力するセンサと、前記センサの電源をＯＮ／ＯＦＦするための制御信号を生成するセンサ電源制御回路と、前記外部リクエスト信号のアサートの検出により省エネモードから復帰する制御を行う復帰条件監視手段と、を有し、前記センサ電源制御回路は、前記センサの電源をＯＮ／ＯＦＦするための制御信号を、省エネモード時に使用しない信号と排他的に生成することを特徴とする電源制御装置を提供するものである。
【発明の効果】
【０００６】
本発明によれば、電源制御用信号（端子）を増やすことなく省エネモードでの消費電力を低減することが可能な電源制御装置を提供することが可能となる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態全体の回路構成を示すブロック図である。
【図２】本実施形態における電源制御を説明するための図である。
【図３】本実施形態がとりうる状態とその遷移について説明する図である。
【図４】本実施形態における復帰イベントを説明するための図である。
【図５】図１の省エネ復帰条件監視部１１１の詳細な構成を示すブロック図である。
【図６】図５の判定部２０５とタイミング生成部２０４について説明する図である。
【図７】本実施形態におけるセンサの電源制御について説明する回路図である。
【図８】他の実施形態におけるセンサの電源制御について説明する回路図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施の形態を説明する。下記実施形態は、機器の省エネモード時の復帰要因検出の処理に際して、次の特徴を有する。要するに、省エネモード時からの復帰要因として検出が必要なセンサに対し、監視タイミングに合わせてセンサの電源をセンサの出力信号取得時にＯＮ／ＯＦＦし、かつ電源ＯＮ／ＯＦＦに使用する信号を、省エネモードで使用しない別の制御信号と排他的に制御することが特徴になっている。この特徴について、以下、図面を用いて詳細に解説する。
【０００９】
図１に、本発明の実施形態全体の回路構成を示す。なお、本実施形態は、画像形成装置に本発明の技術的思想を適用しているが、本発明は画像形成装置に限定されるものではない。図１には、画像形成装置の電源制御を含む各種制御を行うＬＳＩ１００を中心に、画像形成装置の構成を示した。
【００１０】
ＬＳＩ１００は、データの受信、エンジン制御、画像処理、ネットワーク処理等を行う、ＬＳＩである。ＬＳＩ１００は、ネットワーク制御やＵＳＢ制御等を行うＩ／Ｏ制御部１２０と、画像処理やスキャナユニット制御やエンジン制御を行うメイン制御部１３０と、省エネからの復帰条件を監視する省エネ制御部１１０を有して構成される。ＬＳＩ１００は、それぞれ独立した電源を持つ３つのブロック（省エネ制御部１１０、Ｉ／Ｏ制御部１２０、メイン制御部１３０）により構成されている。上記３つのブロック間は、アイソレーションセルにより電源分離されており、各ブロック別に電源のＯｎ／Ｏｆｆが可能である。
【００１１】
Ｉ／Ｏ制御部１２０には第１ＣＰＵ１２１，メイン制御部１３０には第２ＣＰＵ１３１とそれぞれ演算処理を行うＣＰＵが搭載されている。Ｉ／Ｏ制御部１２０にある、メモリコントローラ１２２は、外部ＲＡＭ１７０（ＤＤＲ−ＳＤＲＡＭ）へのアクセスを制御する。外部ＲＡＭ１７０は、第１ＣＰＵ１２１と第２ＣＰＵ１３１で共有している。Ｉ／Ｏ制御部１２０は、他に、ネットワーク制御部１２３を有し、ローカルエリアネットワークと信号を送受信する。
【００１２】
メイン制御部１３０は、他に、画像処理を専門に行う画像処理部１３３、エンジン制御部１３２、操作部インタフェース１３４、外部バスインタフェース１３５、スキャナユニットインタフェース１３６を有する。エンジン制御部１３２は、ＬＳＩ１００外のエンジン２００を制御して、用紙等の記録媒体に画像形成する。他の各インタフェースは、それぞれ、操作表示部１４０、ＲＯＭ１５０、スキャナユニット１６０を制御する。
【００１３】
省エネ制御部１１０は、省エネ復帰条件監視部１１１、ＴＭＲ１１２、ＵＳＢインタフェース１１３、ＲＡＭ１１４を備える。ＴＭＲ１１２は、タイマ（計時手段）であり定期クリーニングのタイマトリガを省エネ復帰条件監視部１１１に出力する。ＲＡＭ１１４は一次記憶である。装置が省エネ状態にあってＩ／Ｏ制御部１２０への電源供給が停止されていてメモリコントローラ１２２が動作しない場合であっても、省エネ制御部１１０がＲＡＭ１１４を利用することにより、情報処理が可能である。
【００１４】
省エネ復帰条件監視部１１１は、ローカルエリアネットワークや、ＴＭＲ１１２から供給されるクロックや、ＵＳＢインタフェース１１３を介したホストパーソナルコンピュータからの信号や、その他の外部リクエストを監視している。省エネ復帰条件監視部１１１は、省エネ復帰イベントを検出すると、後段で説明する電源制御を行う。
【００１５】
図２を参照して、本実施形態における電源制御を説明する。図２に示す電源制御回路１／２／３は、各ブロック（省エネ制御部１１０、Ｉ／Ｏ制御部１２０、メイン制御部１３０）の電源（ｐｏｗｅｒ１，ｐｏｗｅｒ２，ｐｏｗｅｒ３）を生成する。また、電源制御回路は、電源制御信号（ｐｏｗｅｒ１／２／３ｅｎ）と、電源スイッチからくる電源制御信号（ｐｗｒ＿ｓｗ）に基づいて、各電源のＯＮ／ＯＦＦを行う。電源制御信号（ｐｏｗｅｒ１／２／３ｅｎ）は、ＬＳＩ１００の省エネ制御部１１０より出力される。
【００１６】
機器の初期状態において、それぞれの電源制御信号（ｐｏｗｅｒ１／２／３ｅｎ）は、電源ＯＦＦを示しており、電源スイッチ押下によってｐｗｒ＿ｓｗがアサートされることで、各電源がＯＮ状態となる。電源ＯＮ後、ＬＳＩ１００内部の第１ＣＰＵ１２１／第２ＣＰＵ１３１が省エネ制御部１１０を制御することで、各電源の状態を制御することができる。
【００１７】
省エネ制御部１１０は、電源起動後は、常時電源ＯＮ状態となるように制御され、その他のメイン制御部１３０と、Ｉ／Ｏ制御部１２０は、あらかじめ決められた時間が経過した後、省エネモードへ移行すると電源がＯＦＦになるように制御される。
【００１８】
図３を参照して、本実施形態における省エネモード移行処理及び状態遷移について説明する。図３には、本実施形態がとりうる状態とその遷移が示されている。図３に示すように、本実施形態では、４つの状態（電源ＯＦＦ、待機・動作、省エネモード２，省エネモード１）を有する。また、それぞれの状態において、各電源ブロック（省エネ制御部１１０、Ｉ／Ｏ制御部１２０，メイン制御部１３０）の電源状態を右側に示してある。下の状態ほど、消費電力が少ないことを示している。
【００１９】
各状態の遷移は、それぞれの電源がＯＮ／ＯＦＦされることにより行われ、前述の電源制御信号にて制御される。電源制御信号は、省エネ制御部１１０から出力され、Ｉ／Ｏ制御部１２０／メイン制御部１３０の第１ＣＰＵ１２１／第２ＣＰＵ１３１からも省エネ制御部１１０のレジスタ（不図示）を制御することで、ＯＮ／ＯＦＦ制御が可能である。
【００２０】
電源ＯＦＦ状態において、操作表示部１４０の電源ＯＮスイッチを押下すると、ｐｗｒ＿ｓｗ信号がアサートされ、すべての電源ブロックに電源が供給される（電源ＯＦＦから待機・動作状態への移行）。
【００２１】
待機・動作状態において、一定時間印刷等が行われない場合は、メイン制御部１３０の電源をＯＦＦにすることで、省エネモード２へ移行する。このとき、ネットワーク受信等が行われていない場合は、Ｉ／Ｏ制御部１２０の電源を落とすことで、省エネモード１へ移行する。また、ネットワーク送受信が行われている場合は、送受信完了後一定期間経過後に、省エネモード１へ移行する。
【００２２】
省エネモード１では、第１ＣＰＵ１２１／第２ＣＰＵ１３１に電源が供給されていないため、ハードウェアのみの動作となる。省エネモード１において復帰イベントを検出すると、省エネモード２へ移行する。復帰イベントについては、後述する。
【００２３】
図４を参照して、本実施形態における復帰イベントについて説明する。省エネ復帰条件監視部１１１では、図４に示した復帰条件を監視し、復帰条件が発生した場合に、上記電源制御信号をアサートすることで、各ブロックを起動する。
【００２４】
図４において、復帰条件Ｎｏ．１は、ホストＰＣからのＵＳＢ受信を検知すると、復帰条件が発生したと判断するものである。Ｎｏ．２は、ネットワーク受信すると、復帰条件が発生したと判断する。ただし、ネットワーク環境下では、応答の不要なパケットや、対応していないパケットを受信することもある。そのため、省エネ復帰条件監視部１１１では、パケットフィルタリング機能（図示しない）を有し、あらかじめパターンマッチングテーブルを設定しておく。受信したパケットが設定されたパターンマッチングテーブルとマッチした場合に復帰条件が発生したと判断する。
【００２５】
Ｎｏ．３は、定期的にクリーニング（インクジェット記録装置におけるメンテナンス動作など）が必要な場合に、タイマ設定を行い、タイマカウントが設定分の時間経過したことを検知し、復帰条件が発生したと判断する。また、この例では、省エネ制御部１１０にＴＭＲ１１２（タイマブロック）を有しているが、長時間の計測が必要な場合は、ＬＳＩ１００外部にＲＴＣを搭載し、アラーム機能を使用してＬＳＩ１００外部から復帰リクエスト信号を入力してもよい。
【００２６】
Ｎｏ．４は、インクカートリッジカバーの開閉を検出するセンサ（不図示）からの入力信号を監視し、エッジを検出すると復帰条件が発生したと判断する。Ｎｏ．５は、操作表示部１４０のキー操作を検出して、復帰条件が発生したと判断する。
【００２７】
図５を参照して、省エネ復帰条件監視部１１１の詳細な構成について説明する。図５に示すように、省エネ復帰条件監視部１１１は、復帰条件監視部２０１と外部リクエスト監視部２０２を備える。以下、各部について説明する。
【００２８】
復帰条件監視部２０１は、省エネ制御部１１０内で発生した省エネ復帰要求を示す信号（ＵＳＢ復帰要求、タイマ復帰要求、ネットワーク復帰要求、外部リクエスト復帰要求）を監視して、復帰要求が発生した場合に、あらかじめ設定された状態へ遷移するために電源制御用の信号（ＬＳＩ１００外部への信号）を出力する。また、各電源間で電源がもれないようにＬＳＩ１００内で挿入されているフェンスゲート（不図示）を制御するための信号を出力する。
【００２９】
復帰条件監視部２０１は、各復帰要求毎に、復帰条件が発生した際に省エネモードから復帰を許可・不許可する設定情報を保持しており、その設定によって、復帰動作が行われる。この設定は、一度省エネモード１になるとＣＰＵ（第１ＣＰＵ１２１／第２ＣＰＵ１３１）によって制御ができなくなるため、省エネモード１に移行する前にＣＰＵによって設定しておく。
【００３０】
外部リクエスト監視部２０２は、ノイズフィルタ２０３、判定部２０５、タイミング生成部２０４、ＰＩＮ−ＭＵＸ制御２０６を備える。以下、各部について説明する。
ノイズフィルタ２０３は、外部リクエスト信号に対しローパスフィルタを行う。タイミング生成部２０４は、外部のセンサの電源をＯＮ／ＯＦＦするための信号（図５中のＧＩＯ＿ＳＮＳＯＮ信号）を生成する。生成されたＯＮ／ＯＦＦ信号は、判定部２０５とＰＩＮ−ＭＵＸ制御部２０６へ接続される。
【００３１】
判定部２０５は、上記タイミング生成部２０４からのＯＮ／ＯＦＦ信号に同期して、ノイズフィルタ２０３からの外部リクエスト信号の判定を行う。ＰＩＮ−ＭＵＸ制御部２０６は、メイン制御部１３０のエンジン制御部１３２から入力されるＧＩＯ信号と、上記タイミング生成部２０４から入力されるセンサの電源ＯＮ／ＯＦＦ信号の排他制御を行う。省エネモードの場合は、センサの電源ＯＮ／ＯＦＦ信号を出力し、それ以外の場合は、ＧＩＯ信号が出力される。
【００３２】
図６を参照して、上記の信号出力制御について説明する。図６は、判定部２０５とタイミング生成部２０４について説明する図である。図６において、“ｃｌｋ”は、省エネ復帰条件監視部１１１の動作クロックを示している。
【００３３】
タイミング生成部２０４では、ｐｏｗｅｒ３＿ｅｎ信号とｐｏｗｅｒ２＿ｅｎの両方がＯＦＦ（Ｌｏｗ）になると、周期カウンタがカウント動作を開始する。周期カウンタは、ｃｌｋを基準としたアップカウンタになっている。タイミング生成部２０４は、センサＯＮ／ＯＦＦ信号を生成するタイミング用にＬｏｗレベルのアサート期間を設定するレジスタと、Ｈｉｇｈレベルのアサート期間を設定するレジスタを搭載している（不図示）。周期カウンタの値が上記レジスタの値と一致した時点で、センサＯＮ／ＯＦＦ信号をＨｉｇｈ／Ｌｏｗレベルに切り替えると同時に周期カウンタの値を０にクリアする。
【００３４】
判定部２０５では、上記センサＯＮ／ＯＦＦ信号を元に、外部リクエスト信号（センサからの入力信号）を取得し、復帰要求かどうかを判定する。復帰要求と判定した場合は、前述の復帰条件監視部に対し、外部リクエスト復帰要求を出力する。
【００３５】
ノイズフィルタ２０３を介して判定部２０５に入力される外部リクエストは、上述のように、センサＯＮ／ＯＦＦ信号に同期して取得され復帰要因の判定に使用されるが、これとは別にｃｌｋ単位で外部リクエスト信号の取得を行うレジスタを保有しており、第１ＣＰＵ１２１，第２ＣＰＵ１３１が起動している状態（動作・待機モード、省エネモード２）では、内部バスを介してこのレジスタにアクセスすることが可能である。
【００３６】
本例の上記構成では、省エネモード１に移行する前にあらかじめＣＰＵ（第１ＣＰＵ１２１／第２ＣＰＵ１３１）によって設定された周期（Ｈｉｇｈレベル期間、Ｌｏｗレベル期間）でセンサの出力信号（外部リクエスト信号）を取得するが、特にこれに限る話ではない。本質的にはセンサを取得するタイミングに合わせてセンサの電源がＯＮされ、かつＯＮ期間がセンサの安定期間を満たしていればよい。他の考えられる構成では、ランダムに取得するタイミングに合わせてＯＮ信号が出されてもよいし、徐々に取得間隔を長くもしくは短くしてもよい。
【００３７】
図７を参照して、センサの電源制御について説明する。図７に示すように、フォトセンサの電源は、ＦＥＴによって供給もしくは遮断され、ＦＥＴは前段のＯＲゲートからの出力信号によってＯＮ／ＯＦＦされる。
【００３８】
ＦＥＴの前段のＯＲゲートの一つ目の入力には、上述のメイン制御部１３０の電源を制御している信号（＝ｐｏｗｅｒ３＿ｅｎ）とＩ／Ｏ制御部１２０の電源を制御している信号（＝ｐｏｗｅｒ２＿ｅｎ）のＯＲが入力される。
もうひとつの入力には、モータ制御用の信号と兼用になっているセンサ電源ＯＮ／ＯＦＦ用の信号（＝ｍｏｔｅｎ＿ｓｎｓｏｎ）がデマルチプレクサを介して入力される。
【００３９】
デマルチプレクサの選択用の信号には、上述のメイン制御部１３０の電源を制御している信号（＝ｐｏｗｅｒ３＿ｅｎ）信号とＩ／Ｏ制御部１２０の電源を制御している信号（＝ｐｏｗｅｒ２＿ｅｎ）のＯＲが入力される。
ここで、ｍｏｔｅｎ＿ｓｎｓｏｎ信号は、図５で説明のあった、ＧＩＯ＿ＳＮＳＯＮ信号が割り当てられている。また、図７の「ＬＳＩへ」と記載してある信号は、図５で説明のあった、外部リクエストとして入力される。
【００４０】
上述の待機・動作時の状態では、メイン制御部１３０の電源とＩ／Ｏ制御部１２０の電源がＯＮになっているので、ｐｏｗｅｒ３＿ｅｎ信号とｐｏｗｅｒ２＿ｅｎ信号がアサートされている（また、省エネモード２の状態では、ｐｏｗｅｒ２＿ｅｎ信号がアサートされている）。この場合、デマルチプレクサの動作としては、デマルチプレクサに入力されているｍｏｔｅｎ＿ｓｎｓｏｎ信号がモータドライバへ出力される。また、ＦＥＴ前段のＯＲゲートへ接続される側の出力は、Ｈｉ−Ｚ状態となり、図示していない、デマルチプレクサの出力とＯＲゲートを接続する信号はプルダウン処理がされているため、ＦＥＴ前段のＯＲゲートの入力レベルとしては、ＬＯＷレベルとなる。つまり、この状態では、ＦＥＴ前段のＯＲゲートに入力された信号によって、フォトセンサの電源をＯＮ／ＯＦＦするＦＥＴが常にＯＮ状態となっている。また、ｍｏｔｅｎ＿ｓｎｓｏｎ信号は、モータ制御用のイネーブル信号として使用される。
【００４１】
上述の省エネモード１では、メイン制御部１３０とＩ／Ｏ制御部１２０の電源がＯＦＦになっているので、ｐｏｗｅｒ３＿ｅｎ信号とｐｏｗｅｒ２＿ｅｎがディセーブルされている。この場合、デマルチプレクサの動作としては、デマルチプレクサに入力されているｍｏｔｅｎ＿ｓｎｓｏｎ信号がＦＥＴ前段のＯＲゲートへ入力される。このときＦＥＴ前段のＯＲゲートのもうひとつの入力信号はディセーブル状態であるため、センサ電源ＯＮ／ＯＦＦ用のＦＥＴに入力される信号は、ｍｏｔｅｎ＿ｓｎｓｏｎと同じ状態となる。つまり、この状態では、ｍｏｔｅｎ＿ｓｎｓｏｎ信号によってフォトセンサの電源をＯＮ／ＯＦＦするＦＥＴが制御されることになる。
【００４２】
ここまで説明してきたように、フォトセンサの電源は、動作時・待機時はＯＮ状態のまま、省エネモード時はＯＮ／ＯＦＦを行う。これは、動作時において第１ＣＰＵ１２１／第２ＣＰＵ１３１が機器の制御を行う際に、外部のフォトセンサを周期的にＯＮ・ＯＦＦ切り替える必要がなく、通常のセンサと同様に入力信号を取得することができるので、処理負荷が少ない。
【００４３】
上述した実施形態では、省エネモード１の状態で、センサの電源をＯＮ／ＯＦＦする例について記載した。図８を参照して説明する実施形態では、省エネモード２の状態でもセンサの電源をＯＮ／ＯＦＦする。
【００４４】
図８を参照すると、本実施形態では、２つのセンサを使用している。上側のセンサは、図７と同様の構成であるが、下側のセンサは、ｐｏｗｅｒ３＿ｅｎのみ使用している。この場合、下側のセンサは、省エネモード２の場合においても、ＦＥＴの電源をＯＮ／ＯＦＦするように制御される。本実施形態の場合は、図６で説明した、タイミング生成部２０４で、ｐｏｗｅｒ３＿ｅｎがＯＦＦになるとカウンタの動作を開始する。
【００４５】
上述した本発明の実施形態によれば、電源制御用信号（端子）を増やすことなく省エネモードでの消費電力を低減することが可能になる。また、省エネモード以外の動作時には、Ｉ／Ｏ制御部１２０又はメイン制御部１３０の電源を制御する信号のアサートがフォトセンサの前段のＦＥＴの電源をＯＮし、あるいは同ネゲートがフォトセンサの前段のＦＥＴの電源をＯＦＦする。したがって、省エネモード以外の動作時にはＣＰＵがリアルタイムにセンサの出力信号を取得できる。
【００４６】
また、上記実施形態によれば、センサの電源をＯＮ／ＯＦＦする制御信号と排他になっている信号を使用するときは、ＣＰＵが性御すことなく、使用することができる。
【００４７】
また、上記実施形態の内特に図８を含む実施形態によれば、各省エネモードごとにセンサをＯＮ／ＯＦＦでき、制御が容易になる。
【符号の説明】
【００４８】
１００    ＬＳＩ
１１０    省エネ制御部
１１１    省エネ復帰条件監視部
１２０    Ｉ／Ｏ制御部
１２１    第１ＣＰＵ
１２２    メモリコントローラ
１３０    メイン制御部
１３１    第２ＣＰＵ
１３２    エンジン制御部
２０１    復帰条件監視部
２０２    外部リクエスト監視部
２０３    ノイズフィルタ
２０４    タイミング生成部
２０５    判定部
２０６    ＰＩＮ−ＭＵＸ制御部
【先行技術文献】
【特許文献】
【００４９】
【特許文献１】特開２０１０−０３６５２８号公報
【図１】
2013125185.tif 000003
【図２】
2013125185.tif 000004
【図３】
2013125185.tif 000005
【図４】
2013125185.tif 000006
【図５】
2013125185.tif 000007
【図６】
2013125185.tif 000008
【図７】
2013125185.tif 000009
【図８】
2013125185.tif 000010