(57)【要約】【課題】ドレインから基板に流れる接合リーク成分ＧＩＤＬを抑制する半導体装置及び園製造方法の提供。【解決手段】半導体基板（１１）の表面に設けられた溝の内側の側面部に形成されたゲート絶縁膜（２１）と、該ゲート絶縁膜上に形成されたゲート電極（１９）と、を有し、該ゲート電極は該溝の側面部の上方と下方に各端部（１９ｂ、１９ｃ）を有するとともに、各端部は該溝の側面部側に向かって凹んだ湾曲形状に形成されている半導体装置。【選択図】図１６
2013152964.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に設けられた溝の内側の側面部に形成されたゲート絶縁膜と、
該ゲート絶縁膜上に形成されたゲート電極と、を有し、
該ゲート電極は該溝の側面部の上方と下方に各端部を有するとともに、各端部は該溝の側面部側に向かって凹んだ湾曲形状に形成されていることを特徴とする半導体装置。
【請求項２】
前記ゲート電極の上下の各端部近傍の前記半導体基板内にＬＤＤ領域が形成されていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記ゲート電極の両端部の湾曲形状は、等方性のエッチングによって形成されたものであることを特徴とする、請求項１又は２に記載の半導体装置。
【請求項４】
前記ゲート電極の、前記ゲート絶縁膜とは反対側の面にマスク用の窒化膜が形成されていることを特徴とする、請求項１〜３のいずれか一に記載の半導体装置。
【請求項５】
半導体基板に溝部を形成する工程と、
該溝部の側面及び底面にゲート絶縁膜とゲート電極部を積層して形成する工程と、
該ゲート電極部上面の両端部を除いた部分に窒化膜を形成する工程と、
該窒化膜をマスクとして該ゲート電極部の両端を等方性エッチングする工程と、
を含むことを特徴とする、半導体装置の製造方法。
【請求項６】
前記等方性エッチングする工程の後に、前記ゲート電極部の上下端部から半導体基板に等方性のイオン注入を行う工程をさらに含むことを特徴とする、請求項５に記載の製造方法。
【請求項７】
前記ゲート電極部を前記溝部の内部全面に形成する工程と、該溝部の底面に形成された該ゲート電極部のみを除去してゲート電極分離を行う工程をさらに含むことを特徴とする、請求項５又は６に記載の製造方法。
【請求項８】
前記ゲート電極分離を行う工程は、前記溝の底面に形成されたゲート電極部及び／又は該ゲート電極部の上面に形成された前記窒化膜を酸化してエッチング除去する工程であることを特徴とする、請求項７に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接合リーク電流を減少させることが可能な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体メモリは高集積化の一途をたどっており、高集積化に対する工夫として、縦型ＭＯＳを採用することが検討され、また採用されている。たとえば特開２００９−８１１６３号公報（特許文献１）には、上部不純物拡散領域と下部不純物拡散領域がゲート電極と重ならないようにして、ゲートオーバーラップ容量を少なくした縦型ＭＯＳ及びその製造方法が開示されている。
【０００３】
このような縦型トランジスタのゲートパターニングの際には、ドライエッチングにてエッチバックで隣り合うゲート電極を分離する。その前後で下部拡散層注入を行う。また、ゲート、層間膜を形成し、上部コンタクトをあけた後、上部拡散層注入を行う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−８１１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば特許文献１においては、当該文献中の図４に記載のとおり、縦型ＭＯＳトランジスタのゲートは、基板を適宜削り溝を形成して柱状体３を形成する。その柱状体３の表面にゲート電極層８０を形成し、溝の底に在るゲート電極層８０を削除することにより、柱状体３の側面にゲート電極８が分離され形成される。この製法により、溝の中に左右に隣り合うようにゲート電極が形成される。
【０００６】
しかしながら、このような方法では、ゲートと下部拡散層、ゲートと上部拡散層とのオーバーラップの制御が難しい。そのため、ドレインから基板に流れる接合リーク成分ＧＩＤＬ（Ｇａｔｅ  Ｉｎｄｕｃｅｄ  Ｄｒａｉｎ  Ｌｅａｋａｇｅ）が発生しやすいということを発明者は発見した。
【課題を解決するための手段】
【０００７】
第１の視点において、本発明に係る半導体装置は、半導体基板の表面に設けられた溝の内側の側面部に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、を有し、該ゲート電極は該溝の側面部の上方と下方に各端部を有するとともに、各端部は該溝の側面部側に向かって凹んだ湾曲形状に形成されている。この湾曲形状は、各端部のゲート絶縁膜と接している部分から湾曲するように形成されている。
【０００８】
上記のような構造を有するゲート電極を介して半導体基板にイオンドーピングを行うことにより、濃度分布が制御よく規定されたＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を形成することができ、ＧＩＤＬを減少させることができる。
【０００９】
第２の視点において、本発明に係る半導体装置の製造方法は、半導体基板に溝部を形成する工程と、該溝部の側面及び底面にゲート絶縁膜とゲート電極部を積層して形成する工程と、該ゲート電極部上面の両端部を除いた部分に窒化膜を形成する工程と、該窒化膜をマスクとして該ゲート電極部の両端を等方性エッチングする工程と、を含むことを特徴とする。
【００１０】
このような製造方法により、縦方向に形成されたゲート電極のマスクされていない上下部分のみを等方性エッチングすることができる。これによりゲート電極の両端部は、端部のゲート絶縁膜と接している部分から湾曲した形状となり、基板溝部の側面方向に向かって凹んだ形状を形成する。
【００１１】
このような形状のゲート電極を介してイオンドーピングを行うことにより、ゲート下の拡散層の濃度を制御性よく、薄く形成することができ、ＧＩＤＬを減少させることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図２】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図３】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図４】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図５】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図６】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図７】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図８】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図９】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図１０】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図１１】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図１２】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図１３】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図１４】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図１５】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【図１６】本発明の一実施例に係る半導体装置の製造方法を示す平面図及び断面図である。
【発明を実施するための形態】
【００１３】
第１の視点において、前記ゲート電極の上下端部近傍の前記半導体基板内にＬＤＤ領域が形成されていることが好ましい。
【００１４】
また、前記ゲート電極の両端部は、等方性のエッチングにより湾曲形状を形成することができる。
【００１５】
また、前記ゲート電極の、前記ゲート絶縁膜とは反対側の面にマスク用の窒化膜を形成することができる。
【００１６】
第２の視点において、前記等方性エッチングする工程の後に、前記ゲート電極部の上下端部から半導体基板に等方性のイオン注入を行う工程をさらに含むことが好ましい。この状態でイオン注入を行うことにより、濃度分布が制御よく規定されたＬＤＤ構造を形成することができる。即ち、チャネルの中央部分に近づくにしたがってＬＤＤの濃度が薄くなるようなＬＤＤ領域を形成することができる。
【００１７】
また、前記ゲート電極部を前記溝部の内部全面に形成する工程と、該溝部の底面に形成された該ゲート電極部のみを除去してゲート電極分離を行う工程をさらに含むことが好ましい。
【００１８】
また、前記ゲート電極分離を行う工程は、前記溝の底面に形成されたゲート電極部及び／又は該ゲート電極部の上面に形成された前記窒化膜を酸化してエッチング除去する工程であることが好ましい。
【実施例】
【００１９】
以下に図面を参照して本発明の実施例に係る半導体装置について詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【００２０】
（実施例１）
図１６（ａ）〜（ｃ）は、本発明の一実施例に係る縦型ＭＯＳ半導体装置を示す断面図及び平面図である。このＡ−Ａ断面図に示すように、本実施例に係る半導体装置は、ゲート電極１９の両端部（図では上下部）が半導体基板方向に凹状に湾曲していることを特徴とする。このような形状のゲート電極を介して半導体基板にイオン注入を行うことにより、濃度分布が規定されたＬＤＤ領域５３を形成している。このような構造により、ドレインから基板に流れる接合リーク成分を低減することができる。
【００２１】
以下に本実施例の半導体装置の製造方法について説明する。図１に示すように、まず半導体基板１１上に酸化膜（酸化ケイ素等）１２を形成し、続いて窒化膜（窒化ケイ素等）１３を堆積する。このような酸化膜、窒化膜の形成・堆積は公知の方法で行うことができる。以降の工程において、溝・膜構造等の形成・除去や平坦化等の半導体構造形成方法は詳細には記載していないが、これらは半導体製造工程における公知の方法で行うことができる。
【００２２】
次に、窒化膜１３及び酸化膜１２を、第１の方向にライン状（線状）に削除することにより、第１の方向に延在する複数の第１の開口部２５を形成する。この段階での断面図を図１（ａ）、（ｂ）に、平面図を図１（ｃ）に示す。
【００２３】
図１〜１６において、各図の（ｃ）に平面図（上面図）を示し、そのＡ−Ａ縦断面図、Ｂ−Ｂ縦断面図をそれぞれ（ａ）と（ｂ）に示している。また、各図の平面図において、断面図に示す部分と同じ部分については、わかりやすくするために断面図で用いた各構成部分の模様と同じ模様を付して示しているが、断面ではない。
【００２４】
次に、窒化膜１３をマスクとして、第１の開口部２５の底面の半導体基板１１をエッチングして第１の開口部２５からさらに孔２５’を形成する。次に、半導体基板１１の孔２５’の側面及び底面を熱酸化して基板の（熱）酸化膜１４を形成する。続いて、第１の開口部２５及び孔２５’の内側の全面に酸化膜１５を堆積させ、さらに異方性エッチングを行い、窒化膜１３の上面及び半導体基板１１に設けられた孔２５’の底面に堆積された酸化膜１５及び酸化膜１４を選択的に除去する。これにより、図２（ａ）〜（ｃ）に示すような構造となる。
【００２５】
次に、孔２５’の中にイオン注入を行い、孔２５’の底部の半導体基板１１に拡散層１６を形成する。したがってこの拡散層１６は酸化膜１４、１５の先端部の延長領域に所定の深さで規定の寸法配置をもって延在して形成される。その後、再度窒化膜１３をマスクとして拡散層１６を含む半導体基板１１をエッチングし、その孔２５’を更に深くする。拡散層１６は孔２５’の両側のみが残っている状態である。この段階で図３（ａ）〜（ｃ）に示す構造となる。
【００２６】
次に、第１の開口部２５及び孔２５’の全体を埋め込むように酸化膜１７を堆積させ、更に窒化膜１３の上面にも酸化膜１７を堆積する。この段階では図４（ａ）〜（ｃ）に示すように上面は全体が酸化膜１７に覆われた状態である。
【００２７】
次に、適宜レジスト等を用いてマスクを設け、第１の方向と直交する第２の方向に延在する複数の第２の開口部３０を形成する。これにより図５（ａ）〜（ｃ）に示す構造となる。
【００２８】
次に、熱酸化により第２の開口部３０で露出された半導体基板１１の側面および底面を酸化させて（熱）酸化膜２０を形成する。さらに、第２の開口部３０の底面部の酸化膜２０の上面及び酸化膜１７の上に酸化膜１８を堆積させる。これにより図６（ａ）〜（ｃ）に示す構造となる。
【００２９】
次に、ウェットエッチングを行い、第２の開口部３０内の半導体基板１１の側壁に形成された（熱）酸化膜２０を取り除く。同時に酸化膜１２、１７及び１８の露出面も一部が除去される。この工程により、窒化膜１３を除いて酸化膜が削られて第２の開口部３０の径が増加する。次に第２の開口部の底面部の半導体基板１１に酸化膜１８、２０を介してイオン注入を行い、拡散層２６を形成する。更に、熱酸化処理を行い、増径した第２の開口部３０の側面の半導体基板１１に（熱）酸化膜２１を形成する。この酸化膜２１は、ゲート絶縁膜に相当する部分である。この段階での断面図及び平面図を図７（ａ）〜（ｃ）に示す。
【００３０】
次に、第２の開口部３０内及び酸化膜１８の全面にゲート電極材料１９を形成する。これにより図８（ａ）〜（ｃ）に示す構造となる。即ち、ゲート電極材料１９は、第２の開口部３０内の底部、側部を含め全面に亘り形成される。
【００３１】
次に、第２の開口部３０内のゲート電極材料１９で規定された孔の内部に、ＢＡＲＣ（塗布材料である絶縁膜材料）５１を、酸化膜１２の高さになるように調整して埋め込む。これにより図９（ａ）〜（ｃ）に示す構造となる。
【００３２】
次に、ＢＡＲＣ５１より上にあるゲート電極材料１９をすべて取り除く。さらに酸化膜１８を取り除く。これにより図１０（ａ）〜（ｃ）に示す構造となる。
【００３３】
次に、酸化膜１７及び第２の開口部３０内のＢＡＲＣ５１をすべて取り除く。この段階での断面図及び平面図を図１１（ａ）〜（ｃ）に示す。ここまでは従来技術の縦型ＭＯＳ半導体装置の製造方法と同様である。
【００３４】
以降に、本発明の一実施例に係る縦型ＭＯＳ半導体装置のゲート電極を分離形成する方法を示す。ここで第２の開口部３０内及び窒化膜１３の上面の全体に窒化膜（窒化ケイ素等）５２を成長させる。これは後工程におけるゲート電極の両端部のエッチングの際のマスクとするためである。これにより図１２（ａ）〜（ｃ）に示す構造となる。
【００３５】
次に、第２の開口部３０の底面部と側面部上端にあるゲート電極材料１９が露出するまで窒化膜５２をエッチバックする。その結果、図１３（ａ）〜（ｃ）に示すように、第２の開口部３０の底面部のゲート電極材料１９（底面部１９ａ）と、側面部のゲート電極材料１９の上端部の一部（上端部１９ｂ）とが露出した形状が得られる。
【００３６】
次に、残った窒化膜５２をマスクとして、図１３のように露出させたゲート電極材料１９に対し、等方性のウェットエッチングを行う。これにより、第２の開口部３０の底面部のゲート電極材料（底面部１９ａ）はすべてエッチングされるとともに、第２の開口部３０の側面部のゲート電極材料１９は、窒化膜５２にマスクされていない両端部（上端部１９ｂと下端部１９ｃ）のみがエッチングされる。その結果、図１４（ａ）〜（ｃ）に示すように、第２の開口部３０の側面部のゲート電極材料１９の上端部１９ｂと下端部１９ｃは、側面方向に向かって凹んで湾曲した形状にエッチングされ、電極材料１９の両端部（上下端部１９ｂ、１９ｃ）には空隙部１９ｄが形成される。
【００３７】
次に、等方性のイオン注入（プラズマドーピング等）により、半導体基板１１にＬＤＤ注入を行う。図１４のように形成されたゲート電極材料１９の両端部の湾曲形状（即ち両端部１９ｂ、１９ｃに形成された空隙部１９ｄ）を介してドーピングすることにより、チャネルの中央部分に近づくにしたがってＬＤＤの濃度が薄くなるようなＬＤＤ領域５３を形成することができる。これにより得られる構造を図１５（ａ）〜（ｃ）に示す。
【００３８】
次に、第２の開口部３０内全体に層間膜５４を形成してその上面を平坦化する。こうして図１６（ａ）〜（ｃ）に示す構造が得られる。
【００３９】
この後は窒化膜１３を適宜レジストマスクを用いて除去して半導体基板１１の所定位置を露出させ、コンタクトプラグを配置して完成する。
【００４０】
なおゲート電極を分離する際、第２の開口部３０の底部に形成されたゲート電極材料（底面部１９ａ）のみを選択酸化し、酸化されたゲート電極材料（底面部１９ａ）のみを選択ウェットエッチングする製造方法を用いることも可能である。
【００４１】
以上、本発明を上記実施形態に即して説明したが、本発明の全開示（請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４２】
１１  半導体基板
１２  酸化膜
１３  窒化膜
１４  酸化膜
１５  酸化膜
１６  拡散層
１７  酸化膜
１８  酸化膜
１９  ゲート電極材料（ゲート電極）
１９ａ  底面部
１９ｂ  上端部
１９ｃ  下端部
１９ｄ  空隙部
２０  酸化膜
２１  酸化膜（ゲート絶縁膜）
２４  コンタクト
２５  第１の開口部
２５’  孔
２６  拡散層
３０  第２の開口部
５１  ＢＡＲＣ（塗布材料である絶縁膜材料）
５２  窒化膜
５３  ＬＤＤ領域
５４  層間膜
【図１】
2013152964.tif 000003
【図２】
2013152964.tif 000004
【図３】
2013152964.tif 000005
【図４】
2013152964.tif 000006
【図５】
2013152964.tif 000007
【図６】
2013152964.tif 000008
【図７】
2013152964.tif 000009
【図８】
2013152964.tif 000010
【図９】
2013152964.tif 000011
【図１０】
2013152964.tif 000012
【図１１】
2013152964.tif 000013
【図１２】
2013152964.tif 000014
【図１３】
2013152964.tif 000015
【図１４】
2013152964.tif 000016
【図１５】
2013152964.tif 000017
【図１６】
2013152964.tif 000018