(57)【要約】      （修正有）【課題】ダブルパターニング露光に対応した基準レイアウトを生成し、試料画像と比較して欠陥分類する方法及び装置を提供する。【解決手段】欠陥検査装置または欠陥レビュー装置で得られる試料のパターンの画像である被検査画像６４と、設計データに基づいて生成された前記パターンに対応するパターンの基準レイアウト６３とをマッチングすることで、前記パターンに発生する欠陥を分類する欠陥分類方法において、前記設計データにおける複数のレイヤの設計レイアウト６０，６１を加算または減算することで前記基準レイアウト６３を生成する。【選択図】図５
2013236031.tif 000002
【特許請求の範囲】
【請求項１】
欠陥検査装置または欠陥レビュー装置で得られる試料のパターンの画像である被検査画像と、設計データに基づいて生成された前記パターンに対応するパターンの基準レイアウトとをマッチングすることで、前記パターンに発生する欠陥を分類する欠陥分類装置において、
前記設計データにおける複数のレイヤの設計レイアウトを加算または減算することで前記基準レイアウトを生成する演算制御部を有することを特徴とする欠陥分類装置。
【請求項２】
請求項１に記載の欠陥分類装置において、
前記パターンはダブルパターニング方式で露光されて製造されたパターンであって、
ダブルパターニングの露光方式に基づいて、前記基準レイアウトの生成方法を変更することが可能な演算方法設定手段を備えることを特徴とする欠陥分類装置。
【請求項３】
請求項２に記載の欠陥分類装置において、
前記露光方式が第１の方式のときは、前記複数のレイヤの設計レイアウトをそのまま加算または減算することで前記基準レイアウトを生成し、
前記露光方式が第２の方式のときは、前記複数のレイヤの設計レイアウトのうち少なくとも一つを拡大または縮小し、拡大または縮小したレイヤの設計レイアウトとは異なるレイヤの設計レイアウトと加算または減算することで前記基準レイアウトを生成することを特徴とする欠陥分類装置。
【請求項４】
請求項１に記載の欠陥分類装置において、
前記設計レイアウトには前記レイヤごとにポジまたはネガの情報が付帯していることを特徴とする欠陥分類装置。
【請求項５】
欠陥検査装置または欠陥レビュー装置で得られる試料のパターンの画像である被検査画像と、設計データに基づいて生成された前記パターンに対応するパターンの基準レイアウトとをマッチングすることで、前記パターンに発生する欠陥を分類する欠陥分類方法において、
前記設計データにおける複数のレイヤの設計レイアウトを加算または減算することで前記基準レイアウトを生成することを特徴とする欠陥分類方法。
【請求項６】
請求項５に記載の欠陥分類方法において、
前記パターンはダブルパターニング方式で露光されて製造されたパターンであって、
ダブルパターニングの露光方式に基づいて、前記基準レイアウトの生成方法を変更することを特徴とする欠陥分類方法。
【請求項７】
請求項６に記載の欠陥分類方法において、
前記露光方式が第１の方式のときは、前記複数のレイヤの設計レイアウトをそのまま加算または減算することで前記基準レイアウトを生成し、
前記露光方式が第２の方式のときは、前記複数のレイヤの設計レイアウトのうち少なくとも一つを拡大または縮小し、拡大または縮小したレイヤの設計レイアウトとは異なるレイヤの設計レイアウトと加算または減算することで前記基準レイアウトを生成することを特徴とする欠陥分類方法。
【請求項８】
請求項５に記載の欠陥分類方法において、
前記設計レイアウトにポジまたはネガの情報を付帯させることを特徴とする欠陥分類方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、欠陥分類装置、欠陥分類方法に関する。特に、半導体デバイス製造過程のウェハまたはチップにおいて、システマティック欠陥を含む欠陥を分類する半導体欠陥分類に関する。
【背景技術】
【０００２】
従来、半導体前工程ウェハ製造における歩留まり低下の主原因は、半導体ウェハ上にランダムに発生する異物とされ、欠陥検査装置や欠陥レビュー装置でその要因を探り、製造工程に対策を施すことで、歩留まりを維持できていた。しかし、近年の半導体デバイスのパターン最小線幅は３２nmからその先へと微細化が進んできており、設計レイアウトに依存した欠陥の比率が高まってきている。このレイアウト依存性のある欠陥は、システマティック欠陥と呼ばれている。
【０００３】
半導体ウェハの欠陥を低減するため、その製造途中において、欠陥検査装置で検査が行われている。検査装置で検出した欠陥位置情報を基に、レビュー装置で欠陥の鮮明な画像を取得し、この画像に基づいて欠陥を自動で分類するＡＤＣ（Automatic Defect Classification）が行われ、分類された欠陥カテゴリや頻度に応じて、欠陥発生率を低減する対策が行われている。
【０００４】
しかし、従来のＡＤＣによる分類では、レビュー装置で観察した欠陥の形状や輝度などに基づいたカテゴリ分類にとどまっており、レイアウト起因のシステマティック欠陥の発生原因を究明することはできなかった。そこで、最近では、設計レイアウトデータを用いて欠陥を分類する技術が必要となっている。
【０００５】
また、微細化に伴い、最近のリソグラフィー技術としては、ダブルパターニングが用いられている。このダブルパターニングにはＬＥＬＥ（Litho-Etch-Litho-Etch）方式やＳＡＤＰ（Self-Aligned Double Patterning）方式などがある。これまでのリソグラフィーは１枚のマスクで露光が行われているのに対し、ダブルパターニングでは、分割された２枚のマスクを使用し、２回続けて露光が行われる。
【０００６】
マスクを２枚に分けることにより、１枚のマスクにおける設計レイアウトは簡素化することができる。また、露光においては１回目の露光パターンのラインの間に、２回目の露光を行うことで、高い解像度が実現できるメリットがあり、パターン密度が高いレイヤの製造工程で用いられてきている。
【０００７】
このため、ダブルパターニングに対応した、被検査画像と設計レイアウトデータとをマッチングする手法が必要である。
【０００８】
特許文献１では、設計レイアウトデータと画像を比較してパターン計測する技術において、設計レイアウトデータにレジストのポジ、ネガの区別の情報を付加する点が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−２１５０７７号公報（ＵＳ２００６／０１６９８９６）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のように、ダブルパターニング露光に対応したシステマティック欠陥分類が必要である。ダブルパターニングでは２枚以上の設計レイアウトを用いて露光が行われる。したがって、設計レイアウトと画像を比較して欠陥分類する場合には、２枚以上の設計レイアウトを用いて、試料のパターン画像に対応する基準レイアウトを生成する必要がある。
【００１１】
特許文献１では、設計レイアウトのポジ、ネガ情報を用いたレイアウト情報をマッチングに活用することが報告されている。しかし、具体的なダブルパターニングに対応したマッチング処理は記載されていない。
【００１２】
本発明の目的は、２枚以上のレイヤの設計レイアウトを用いて、試料のパターン画像に対応する基準レイアウトを生成することで、高精度な欠陥分類を実現する装置、または方法を提供することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明は、欠陥検査装置または欠陥レビュー装置で得られる試料のパターンの画像である被検査画像と、設計データに基づいて生成された前記パターンに対応するパターンの基準レイアウトとをマッチングすることで、前記パターンに発生する欠陥を分類する欠陥分類方法または欠陥分類装置において、前記設計データにおける複数のレイヤの設計レイアウトを加算または減算することで前記基準レイアウトを生成することを特徴とする。
【発明の効果】
【００１４】
上記構成により、２枚以上のレイヤの設計レイアウトを用いて、試料のパターン画像に対応する基準レイアウトを生成することで、高精度な欠陥分類を実現することができる。
【図面の簡単な説明】
【００１５】
【図１】欠陥分類システムの全体構成を示す図。
【図２】欠陥分類手順を示す図。
【図３】レイヤ・プロセス情報ファイルの一例を示す図。
【図４】ダブルパターニングＬＥＬＥ（Litho-Etch-Litho-Etch）方式における基準レイアウトの生成処理を説明する図。
【図５】ダブルパターニングＳＡＤＰ（Self-Aligned Double Patterning）方式における設計レイアウトを示す図。
【図６】ダブルパターニングＳＡＤＰ方式における基準レイアウトの生成処理を説明する図。
【図７】欠陥分類装置におけるユーザ画面を示す図。
【図８】被検査画像と設計レイアウトとのマッチング手順を示す図。
【図９】マッチング結果の出力ファイルを示す図。
【発明を実施するための形態】
【００１６】
以下、本実施例の実施形態について、図面を参照しながら説明する。  
以下では取得した試料パターンの画像に基づいてシステマティック欠陥解析を行う機能を備えた欠陥分類システムの構成例を説明するが、システムの構成はこれに限られず、システムを構成する装置の一部または全部が共通の装置であってもよい。
【００１７】
また以下に説明する処理は、ハードウェア、ソフトウェアいずれの方式でも実現可能である。ハードウェアにより構成する場合には、処理を実行する複数の演算器を配線基板上、あるいは半導体チップないしはパッケージ内に集積することにより実現できる。ソフトウェアにより構成する場合には、システムを構成する装置に搭載された中央演算処理装置（ＣＰＵ）またはシステムに接続された汎用のコンピュータに搭載された汎用ＣＰＵにより、所望の演算処理を実行するプログラムを実行することで実現できる。このプログラムが記録された記録媒体により、既存の装置をアップグレードすることも可能である。
【００１８】
図１を用いて、本実施例の欠陥分類システムの全体構成について説明する。半導体製造工程は通常、清浄な環境で保たれたクリーンルーム８内にある。クリーンルーム８内には、製品ウェハの欠陥の検査を行う欠陥検査装置１を設置する。欠陥検査装置１は、光学式暗視野欠陥検査装置、光学式明視野欠陥検査装置、電子ビーム欠陥検査装置などであり、被検査デバイスの表面に発生した欠陥を検出する。さらに欠陥検査装置１は検出した欠陥の高倍率の画像であるレビュー画像（被検査画像１０）を取得する機能も備えている場合がある。クリーンルーム８内には、欠陥検査装置１が検出した欠陥の座標情報を基に欠陥検査装置１より高倍率で欠陥の観察を行うレビュー装置２を設置する。レビュー装置２は、主に電子式欠陥レビュー装置が用いられる。電子式欠陥レビュー装置は走査電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）により欠陥検査装置より高画質・かつ高倍率の画像を得ることができる装置である。なお、レビュー装置２が欠陥検査機能を備えていても良い。
【００１９】
また、これらの欠陥検査装置１とレビュー装置２のデータを保存する欠陥情報サーバ３を設置する。
【００２０】
オフィス１３には、パーソナルコンピュータ１４を設置する。パーソナルコンピュータ１４では設計レイアウトやプロセスなどの情報を確認することができる。ユーザはレイヤ・プロセス情報１５を作成し、レイヤフローなどの情報をファイルに入力する。なお、レイヤフローとは各製造工程で用いられるレイヤの情報のことである。レイヤ・プロセス情報１５については図３を用いて後述する。
【００２１】
本実施例では、パーソナルコンピュータ１４と欠陥分類装置４、およびその他の装置は通信ネットワーク６を介して接続する。通信ネットワーク６には、設計データベースサーバ５も接続されている。設計データベースサーバ５には欠陥検査の対象となる半導体デバイスの設計レイアウト７が保管されており、欠陥分類装置４は通信ネットワーク６を通じて設計レイアウト７を入手することが可能である。
【００２２】
次に、図１における各装置間のデータの流れについて説明する。欠陥検査装置１、またはレビュー装置２で得られた、欠陥データ９（欠陥検査装置１で検出した欠陥座標やカテゴリなどの情報を含む）、被検査画像１０（欠陥検査装置１またはレビュー装置２で取得された各欠陥の画像を含む）、画像情報ファイル１１（被検査画像１０の画像取得条件などの情報を含む）などを含む一連のデータを、欠陥情報１２と称し、これらを欠陥情報サーバ３に送る。
【００２３】
欠陥分類を行う準備として、欠陥情報サーバ３に保管されている欠陥情報１２を欠陥分類装置４に送る。さらに、対象となる試料パターンの設計レイアウト７を設計データベースサーバ５から欠陥分類装置４に送る。さらに、パーソナルコンピュータ１４で作成したレイヤ・プロセス情報１５を欠陥分類装置４に送る。
【００２４】
次に、図１における欠陥分類装置４のシステム構成を説明する。欠陥分類装置４は、ワークステーションやパーソナルコンピュータなどによって構成され、欠陥検査装置１およびレビュー装置２によって検出した欠陥からシステマティック欠陥を分類する機能を備える。具体的には、他の装置とのデータ授受を行うネットワークインターフェース２０、設計レイアウト７や欠陥情報１２やレイヤ・プロセス情報１５などを記憶する主記憶装置２１、パーソナルコンピュータ１４から取得したレイヤ・プロセス情報１５からレイヤフローなどの情報や、設計データベースサーバ５から取得した設計レイアウト７をシステム内に読み込めるように変換や生成や合成処理を行うレイアウト変換演算部２２、被検査画像１０と設計レイアウト７との位置合わせを行うマッチング処理部２３、欠陥情報１２の欠陥の種類や欠陥サイズなどのカテゴリ情報を基に対象とするシステマティック欠陥かどうかを選別するサンプリング部２４、被検査画像１０における欠陥領域と基準レイアウトとを重ね合わせる重畳処理部２５、欠陥領域とレイアウトパターンの重なり状態を判定して欠陥を分類する欠陥分類部２６、設計レイアウト７のパターン密度など設計レイアウト７の特性を求めるレイアウト特性演算部２７、レイアウトデータなどの表示やオペレータが指示内容を入力するキーボード、マウス、ディスプレイなどのユーザインターフェース２８を有している。２１−２７を演算制御部と総称する。なお、演算制御部に含まれる全ての機能が欠陥分類装置に実装されている必要はなく、一部の機能は異なる装置で実行されても良い。
【００２５】
図２は、本実施例の欠陥分類手順の概要を示した図である。以下で説明するフローは上述の欠陥分類装置４にて行われる。
【００２６】
まず、設計レイアウト７の入力（Ｓ１０１）と欠陥情報１２の入力（Ｓ１０２）とレイヤ・プロセス情報１５の入力（Ｓ１０３）を行い、レイアウト変換演算部２２にて、図形変換およびフォーマット変換などの前処理を行う。
【００２７】
次に、設計レイアウト７のレイヤ定義（Ｓ１０４）を行う。レイヤ定義（Ｓ１０４）とは、レイヤ・プロセス情報１５から入力（Ｓ１０３）された情報を基に、これらを一つのレイヤに合成しておく処理である。ここでいう合成処理とは、後述するダブルパターニング対応による設計レイアウト生成（Ｓ１０６）とは異なり、ポジ・ネガの定義をせずに、単純に設計レイアウトを加算する処理である。この処理は一つの製造工程で、複数のレイヤ番号と複数のデータタイプの設計レイアウト７が用いられている場合に次のステップ１０５での原点合わせを正確に行うために行われる。この処理は同様にレイアウト変換演算部２２にて行われる。
【００２８】
次に、欠陥情報１２と設計レイアウト７の原点合わせ（Ｓ１０５）を行う。設計レイアウト７はダイの中央を原点とし、欠陥情報１２はダイの左下隅を原点とする場合のように、設計レイアウト７と実際に欠陥検査装置やレビュー装置から得られる欠陥情報１２の座標系が異なっている場合がある。設計レイアウト７と欠陥情報１２とを同じ場所の同じパターン位置で原点合わせすることで、これらの二つの座標系を同じにすることができる。なお、座標系は設計レイアウトの座標系に統一しても良いし、欠陥情報の座標系に統一しても良い。また、新たな座標系を用いても良い。ユーザインターフェース２８上でこの誤差を座標入力することもできる。また、設計レイアウトの表示画面で、原点位置を指定することもできる。
【００２９】
次に、ダブルパターニングに対応した設計レイアウト生成（Ｓ１０６）を行う。ここではダブルパターニングにより露光されたパターンにおいて、被検査画像のパターンに対応するように設計レイアウト７の形状を合わせるために、複数のレイヤの設計レイアウト７を用いて基準レイアウトの生成を行う。
【００３０】
基準レイアウトを生成するためには、ユーザインターフェース２８で実際の被検査画像を確認しながら生成を行うことができる。
【００３１】
基準レイアウトとは被検査画像のパターンに対応する理想的なパターンのレイアウトであり、欠陥分類のための被検査画像との比較処理にはこの基準レイアウトが用いられる。
Ｓ１０６での処理内容は図４から図８を用いて後述する。
【００３２】
次に、欠陥ごとに被検査画像１０と基準レイアウトのマッチング（Ｓ１０７）を行う。
Ｓ１０５での処理により座標系が一致しているので、欠陥座標を基に基準レイアウト上で被検査画像１０に対応する位置に移動する。ただし、欠陥検査装置で検出された欠陥座標がずれている場合も多く、ここでは取得した画像の視野よりも広い範囲で探索を行い、パターンマッチングを行うことで、欠陥の位置を基準レイアウト上で特定する。Ｓ１０７の処理はマッチング処理部２３で行われる。
【００３３】
次に、レビュー装置によるＡＤＣ分類カテゴリに基づくサンプリング（Ｓ１０８）を行う。例えば、異物やスクラッチなどのランダム欠陥などをフィルタリングして、ショート欠陥、オープン欠陥など、システマティック欠陥の可能性のあるカテゴリのみを以下の解析の対象として抽出することができる。なお、マッチング（Ｓ１０７）とサンプリング（Ｓ１０８）は、順序を逆に実施することも可能である。Ｓ１０８の処理はサンプリング部２４にて行われる。
【００３４】
次に、任意の欠陥が含まれる被検査画像１０と設計レイアウト７の所定のレイヤの重畳表示（Ｓ１０９）を行う。ここで、所定のレイヤとは、検査対象とするレイヤ、その上層や下層に位置する他のレイヤを意味し、複数のレイヤを選択することが可能である。欠陥要因となりそうなレイヤを選択し、重畳表示することで、欠陥がそのレイヤのパターンに与える影響を目視で確認することができる。この処理は、重畳処理部２５にて行われる。
【００３５】
次に、被検査画像１０と基準レイアウトを用いて欠陥とレイアウトパターンの重なり状態に基づく自動分類（Ｓ１１０）を行う。ここでいう自動分類とはシステマティック欠陥の可能性がある欠陥をさらに詳細に分類することである。この処理は欠陥分類部２６で行われる。例えば、検査対象レイヤがPolyＳｉレイヤであった場合、その下層にはＮ型またはＰ型のアクティブ領域や、フィールド領域などのレイヤがある。これらのレイヤを用いて欠陥を詳細に分類したり、セル、周辺回路、ダミーパターンなどのパターン情報に基づいて分類したりすることができる。
【００３６】
最後に、欠陥近傍のパターン密度、面積率、最小スペース寸法、最小線幅などのレイアウト特性を求める（Ｓ１１１）。レイアウト特性とは、設計レイアウト７のパターンの特徴のことである。この結果により、システマティック欠陥かどうかの判定を行うこともできる。システマティック欠陥は設計レイアウトに起因して発生する欠陥であることが多く、レイアウト特性を求めることで、システマティック欠陥の発生原因を解析するのに有効である。この処理はレイアウト特性演算部２７にて行われる。
【００３７】
図３はレイヤ・プロセス情報ファイルの一例を示した図である。レイヤ・プロセス情報ファイル１５はマッチングや欠陥分類を行う前準備として、次のような情報を記憶するファイルである。ただし、これらの情報は必ずしも全て記憶されている必要はなく、設計レイアウトと製造工程が対応付けられたファイルであれば良い。
【００３８】
図３にファイルの一例を示すと、レイヤフロー（Flow）、レイヤ定義（Layer Name，LayerNo_DataType）、ポジ／ネガ（Ｐ／Ｎ）、加工情報（Process）、ダミーパターン（Dummy）、ダブルパターニング（ＤＰ）、追加／差分（Add／Dif）など情報により構成される。
【００３９】
レイヤフロー（Flow）とは各レイヤが用いられるプロセスの順番を意味し、数字による入力で判断を行う。
【００４０】
レイヤ定義（Layer Name, LayerNo_DataType）は、Ｓ１０４で、設計レイアウト７の複数のレイヤを一つのレイヤに合成するための情報である。設計レイアウト７ではレイヤ番号とデータタイプによりレイヤが管理されているが、一つの製造工程でも複数のデータタイプの設計データが用いられることがあるのでこの情報が必要である。
【００４１】
ポジ／ネガ（Ｐ／Ｎ）は設計レイアウトのレイヤ番号及びデータタイプごとに設定でき、対象ウェハ上のパターン形成と同様になるよう選択する。すなわち、ポジ／ネガ（Ｐ／Ｎ）の情報はレイヤごとに付与される。
【００４２】
加工情報（Process）はリソ、エッチング、インプラなど加工処理の内容に関する情報が入り、そのレイヤのプロセス情報として扱われる。
【００４３】
ダミーパターン（Dummy）はダミーパターンか否かを示す情報である。多層構造の配線工程などでは、配線パターンが疎に分布している領域に、ダミーパターンを形成することで、層間絶縁膜などの平坦性を確保することができ、加工精度を上げる工夫がされている。しかし、ダミーパターン上に存在する欠陥は、歩留りと直接的な影響を及ぼすことが少ないため、解析対象から除外することがでる。解析対象のサンプリングを行うときに有効である。
【００４４】
ダブルパターニング（ＤＰ）はダブルパターニングにより露光を行っているレイヤを認識するための情報である。この情報を基に、以下で説明するダブルパターニングに対応したレイヤの演算処理に必要な情報を、ユーザは事前に登録することが可能となる。
【００４５】
図４はダブルパターニングＬＥＬＥ（Litho-Etch-Litho-Etch）方式における基準レイアウトの生成処理を示した図である。前述したようにダブルパターニングは２枚以上の設計レイアウトを使用することから、この２枚の設計レイアウトを用い、ウェハ上のパターンの理想的な形状である基準レイアウトを生成する必要がある。
【００４６】
例えばパターン５６のようなウェハ上のパターンを設計レイアウトＡおよび設計レイアウトＢを用いて生成する場合を説明する。レイアウトＡから、ポジ５０のパターンと、反転したネガ５１のパターンの両方のうちいずれかのデータを生成することができる。ここではウェハ上のパターン５６と同じ形状になるようにポジ５０を選択する。同様にレイアウトＢに関してもポジ５２とネガ５３からポジ５２の選択を行う。ここではレイアウトＡのポジ５０とレイアウトＢのポジ５２を用いることで設計レイアウトを作成する。なお、ポジ／ネガの選択は被検査画像でのパターンの見え方によって判断する。次に、ここで選択した二つのレイアウトを重ね合わせレイアウト５４が得られる。ただし、このまま重ね合わせるだけではパターン５６と同様の形状は得られない。
【００４７】
そのため、選択したレイアウトＡおよびＢの演算方法を決め、選択したレイアウト同士で演算処理を行う。具体的には、レイアウトＡ＋Ｂ（レイアウトＡとＢの二つを足し合わせ）の処理を行うのか、またはＡ−Ｂ（レイアウトＡからＢを引く）処理を行うのかを決める。ここではレイアウトＢのパターンの差を引く（Ａ−Ｂ）ことで、基準レイアウト５５が得られ、試料のパターン５６の形状に合わせることができる。これによってこの後のマッチング処理が可能となる。図４で説明したように、ダブルパターニングに対応するためには、特に複数の設計レイアウトの減算処理を行うことが必要となる場合がある。なお、ここでは詳述しないが、例えばレイアウトＢからＡを引く処理も可能である。
【００４８】
図５はダブルパターニングＳＡＤＰ（Self-Aligned Double Patterning）方式における設計レイアウトを示した図である。
【００４９】
ＳＡＤＰ方式では、２回のエッチングが必要であり、またＣＶＤ（Chemical Vapor Deposition）でスペーサ薄膜を蒸着させるプロセスを使用しているため、設計レイアウト（ここではマスク）を必要としないプロセスがある。これまでのように露光とエッチングだけでパターンを形成するのではないため、既存の設計レイアウトだけではパターンと同様の形状を作成することが困難である。
【００５０】
このため、ＳＡＤＰ方式では、既存の設計レイアウトＣ６０と設計レイアウトＤ６１からパターン６４に対応する基準レイアウト６３を形成する必要がある。前述した図４の方法では、基準レイアウト６３を作り上げることは困難である。したがって、設計レイアウトＣ６０と設計レイアウトＤ６１を用い、これら二つの加算または減算処理のまえに拡大・縮小処理を行うことで、新たに基準レイアウトを生成する処理を実施することで、基準レイアウト６３を生成する。次にこの処理について説明する。
【００５１】
図６はダブルパターニングＳＡＤＰ方法の際の基準レイアウトを生成する処理を示した図である。図５で示した設計レイアウトＣ、Ｄを用いて説明する。ただし、ここでの説明は判り易くするため、基本的な単位として２本のラインのパターン７７を形成する方法で説明する。
【００５２】
図６は、レイアウトｃ７０（図５の設計レイアウトＣ６０）とレイアウトｄ７１（図５の設計レイアウトＤ６１）を用いて演算処理することで、レイアウトｃ3７６（図５の基準レイアウト６３）を生成する方法を示している。以下、この演算処理の内容を具体的に説明する。
【００５３】
まず、レイアウトｃ７０のような四角形の場合、レイアウトの座標データは４隅の頂点の座標情報を持っている。このため、この座標を基に作成を行う。
【００５４】
レイアウトｃ1７２は実際のウェハ上に加工したパターン寸法（ここでは寸法Ｘ1７８）に相当する値Ｘ1だけ拡大処理されたものである。レイアウトｃ７０の４隅の座標からＸ軸方向に左右両側にＸ1の幅だけ拡大しレイアウトの変形を行う。
【００５５】
次に、レイアウト（ｃ1−ｃ）７３で表すように変更したレイアウトｃ1７２とレイアウトｃ７０の差分をとる。
【００５６】
レイアウトｃ2７４は差を引いて得られた結果である。これでＸ方向の演算処理については完了となる。
【００５７】
次に、レイアウト（ｃ2−ｄ）７５で表すようにレイアウトｃ2７４とレイアウトｄ７１の差分をとる。なお、ここでいう差分とはレイアウトｃ2７４とレイアウトｄ７１の重なっている部分をキャンセルすることである。
【００５８】
レイアウトｃ3７６は差分により得られた結果である。この結果からパターン７７に対応する基準レイアウトが得られる。実際には、これを複数のパターンで繰り返すことで繰り返し性のあるパターンを形成することができる。これにより、この後のマッチング処理が可能となる。上記の通り、ＳＡＤＰ方式のダブルパターニングの場合にも、ＬＥＬＥ方式の場合と同様に、ダブルパターニングに対応するために、複数の設計レイアウトの減算処理を行うことが必要となる。
【００５９】
図７は欠陥分類装置におけるユーザ画面８０を示す図である。この画面は、特に、ダブルパターニングの際の基準レイアウトを生成するときの条件設定画面として使用するものである。
【００６０】
図７に示すように、ユーザ画面８０には、レイヤやプロセス情報などのレイヤ情報８１、設計レイアウト８２、被検査画像／重畳画像８３、ポジ／ネガボタン８６、追加／差分ボタン８７、拡大／縮小値入力ボックス８８などが表示される。
【００６１】
画面左側に表示されているレイヤ情報８１は、前述した図３から得られた情報である、レイヤフロー、レイヤ定義、ポジ／ネガ、加工情報、ダミーパターン、ダブルパターニングを表示および設定する画面８１である。ここでは、さらに、対象としたレイヤのポジ／ネガの設定確認や、レイヤ間の追加／差分をした条件を確認することが可能である。
【００６２】
画面中央に表示されている設計レイアウト８２は、設計レイアウト７に基づき生成された画像である。設計レイアウト８２としては、選択したレイヤの設計レイアウトを単純に重ね合わせて表示してもよいし、図４や図６で説明したように設計レイアウトを演算処理して生成した基準レイアウトを表示してもよい。画面を見ながら、設計レイアウトを確認したり重ね合わせるレイヤを変更したりすることが可能である。
【００６３】
右側の被検査画像／重畳画像８３は、レビュー装置２などによって取得されたレビュー画像であり、欠陥情報１２に含まれる被検査画像１０を基に表示される。また、切り替えボタン８４で被検査画像と重畳画像を切り替えることができる。重畳画像は設計レイアウト８２と被検査画像１０とを重ね合わせて表示したものである。これらの画像を重ね合わせることにより被検査画像と基準レイアウトが一致しているかの判断が容易になる。
【００６４】
上下ボタン８５は、レイヤ情報８１の中のレイヤの表示順序を変更するものである。レイヤ情報８１上でレイヤを選択したあとに上下のボタンを押すことでレイヤの順序を入れ替えることが可能である。
【００６５】
ポジ／ネガボタン８６は、各レイヤのポジとネガの表示を切り替えるためのものである。レイヤ情報８１でポジ／ネガ切り替えの対象とするレイヤを直接指定する方法や、設計レイアウト８２でポジ／ネガ切り替えの対象となるレイヤを直接選択したあとに、ポジ／ネガボタンを押すとポジとネガが切り替わり表示する。
【００６６】
追加／差分ボタン８７は、対象とする複数のレイヤから基準レイアウトを生成するための演算処理方法を設定するボタンである。すなわち対象とする複数のレイヤどうしを足し合わせて生成するのか、それとも差として生成するのかを設定するボタンである。ユーザは設計レイアウト画面８２を見ながら演算処理方法を選択することができる。
【００６７】
レイアウトの拡大／縮小値入力ボックス８８では、レイアウトの拡大率または縮小率の入力指示が行える。ここでは図６で説明したレイヤの拡大及び縮小をＸ方向、Ｙ方向で設定でき、符号と数値で入力することができる。
【００６８】
このように、このユーザ画面上で、基準レイアウトの生成に用いるレイヤ選択、基準レイアウトの変更、基準レイアウトを生成するための演算処理方法の設定等をして、基準レイアウトの生成条件を容易に設定できる。
【００６９】
図８はダブルパターニングに対応した基準レイアウトの生成手順と、被検査画像とマッチング手順を詳しく示した図である。これは図２のダブルパターニング対応による設計レイアウト生成（Ｓ１０６）についての手順を詳細に説明するものである。なお、図２のＳ１０４、１０５、Ｓ１０８−Ｓ１１１はフローから省略している。
【００７０】
まず、欠陥情報の入力（Ｓ１０２）によって入力された画像やカテゴリ等の情報から、欠陥位置認識（Ｓ２０１）を行う。図１の被検査画像１０には、２次電子画像３１、反射電子画像（Left）３０、反射電子画像（Right）３２があり、これらの画像から参照画像を生成し、被検査画像とこの参照画像から差分を求め、その差分を欠陥として欠陥位置認識を行う。または、レビュー装置２が画像取得を行うときに参照画像も同時に取得し、これを使用して差分を求めても良い。ここで参照画像とは欠陥検出の際に被検査画像１０の比較対象となる画像のことである。
【００７１】
次に欠陥マスク（Ｓ２０２）では、得られた欠陥位置で認識された領域を欠陥マスクとして生成する。欠陥マスクとは、被検査画像と参照画像の差分を示した欠陥のマスク画像を言う。
【００７２】
次に画像選択（Ｓ２０３）では、後段の処理（Ｓ２０７）においてパターンとスペース部分の認識を行うために、２次電子画像３１、反射電子画像（Left）３０、反射電子画像（Right）３２の３枚の画像からどの画像を用いるか選択する。画像は１枚で処理しても良いし、複数枚の画像を合成処理した画像を使用しても良い。
【００７３】
次にエッジ判断（Ｓ２０４）では、パターンとスペース部分の領域を分けるラインエッジを認識する。ここでは欠陥が含まれている画像を使用しても良いし、前記の欠陥マスクから欠陥部分のみを差し引いた画像からエッジ判断処理を行っても良い。
【００７４】
次に明るさ判断（Ｓ２０５）では被検査画像中の明るさを求める。具体的には被検査画像内の明るさ（画素値）の頻度分布を求め、当該頻度分布から決められた適当な閾値で２以上の頻度分布に分離する。分離されたそれぞれの頻度分布がパターンまたはスペース部分の明るさに対応するものとなる。被検査画像内の明るさ（画素値）の頻度分布から、パターンとスペースを判断することができる。
【００７５】
次にレイヤ設定（Ｓ２０６）では、対象とするレイヤは、単層レイヤなのか、または多層レイヤなのかを選択する。多層レイヤの場合は、まず上層と下層の分離を行った上で、個別にパターンとスペースの明るさについて認識が行われる。なお、Ｓ２０５とＳ２０６は逆の順序で行われても良い。
【００７６】
次にパターン／スペース認識（Ｓ２０７）では、これらの処理の状況から最終的にパターン部分とスペース部分の認識を行う。具体的にはＳ２０４でエッジが認識されたパターンとスペースの領域と、Ｓ２０５で求められる明るさの情報とから、ユーザはパターンの部分がどの明るさに対応するのか設定を行う。また、予め試料の材質等がわかっており、パターン部分とスペース部分のどちらが明るく見えるかが分かっていれば、自動的に認識することもできる。
【００７７】
次に基準レイアウトの生成について詳しく説明する。以下で説明するＳ２０８からＳ２１９は、以上で説明したＳ２０１からＳ２０７の処理と並行して行われてもよい。
【００７８】
まず、設計レイアウト（Ｓ１０１）とレイヤ・プロセス情報（Ｓ１０３）を入力後、マッチングレイヤ選択（Ｓ２０８）を行う。設計レイアウトのレイヤ定義（Ｓ１０４）でレイヤフローや、レイヤ定義（Layer No、Layer Name）などのレイヤ情報は入力済みであることから、ここでは後段のＳ１０７でマッチングに使用する一つまたは複数のレイヤの選択を行う。この情報を事前にレイヤ・プロセス情報（Ｓ１０３）に入力しておくことで、欠陥分類装置４はその情報に基づき自動で設定することも可能である。
【００７９】
次にダブルパターニングの判断ステップ（Ｓ２０９）では、対象とするレイヤがダブルパターニングを用いて露光されたレイヤか、否かを判断する。これはレイヤ・プロセス情報に基づいて判断することが可能である。
【００８０】
ダブルパターニングを使用していない場合は、Ｓ２０９の次に、対象レイヤのポジ／ネガ情報の取得（Ｓ２１０）を行う。対象のレイヤの設計レイアウトにはレイヤ番号、レイヤタイプがあり、このレイヤ番号ごとにポジ／ネガの設定が可能である。
【００８１】
一方、ダブルパターニングを使用している場合は、Ｓ２０９の次に、複数レイヤのポジ／ネガ情報取得（Ｓ２１１）を行う。前述したように２枚の設計レイアウトが必要となるため、各レイヤの設計レイアウトごとにポジ／ネガ情報の取得を行う。ここでは２枚の設計レイアウトの場合での説明であるが、更にレイアウトを追加することも可能である。
【００８２】
次にダブルパターニング方式選択（Ｓ２１２）ではダブルパターニングの方式に応じて、複数の設計レイアウトの加算または減算処理の前に元の設計レイアウト形状に変形を施すか否かを判断する。ダブルパターニングにはＬＥＬＥ方式とＳＡＤＰ方式があるが、前述したようにＬＥＬＥ方式のように元のレイアウト形状をそのまま用いて加算／減算が可能な場合はＮｏへ、また、ＳＡＤＰ方式のように元のレイアウト形状から新たな形状に変形してその変形された形状に対して加算／減算を行う場合はＹｅｓを選択する。なお、この選択は本実施例の欠陥分類装置に備えられた演算方法設定手段により行う。演算方法設定手段は、画面に表示されたＧＵＩであってユーザがこのＧＵＩを見ながらダブルパターニングの方式を選択してもよい。また、演算方法設定手段は、予め記憶されているレイヤ・プロセス情報ファイルからダブルパターニングの方式を読み取って自動的に演算方法を設定してもよい。
【００８３】
次に拡大／縮小処理（Ｓ２１３）では、指定したパターンに対してパターンを広げたり、縮めたりすることができ、実際のパターン寸法を考慮しながらサイズを変更し新たにパターンを生成することが可能である。また、ここでは新規にパターンを生成することも可能である。Ｓ２１３で新たに生成されたパターンとは、例えば図６の７２のことである。
【００８４】
次に生成したレイアウトとの重ね合わせ（Ｓ２１４）では、Ｓ２１３で新しく生成したレイアウトと、Ｓ２１３で拡大／縮小処理する前の元の設計レイアウトとを重ね合わせ、これらを加算するのか、減算するのか判断を行う。ここで、Ｓ２１３で拡大／縮小処理する前の元の設計レイアウトとは、例えば、図６の７０のことである。
【００８５】
次に加算／減算処理（Ｓ２１５）では、生成したレイアウトと元のレイアウトのどちらのレイアウトを元に処理を実施するのか設定を行った上で、加算または減算の処理を行う。これによって例えば図６の７４が生成される。
【００８６】
次に他のレイアウトとの重ね合わせ（Ｓ２１６）では、新しく生成されたレイアウトに対し、さらに他の既存のレイアウトとの重ね合わせを行うか判断を行う。ここで、他の既存のレイアウトとは、例えば、図６の７１のことである。また、Ｓ２１６で重ね合わせた状態は、例えば、図６の７５である。
【００８７】
次に加算／減算処理（Ｓ２１７）では、二つのレイアウトのどちらのレイアウトを元に処理を実施するのか設定を行った上で、加算または減算の処理を行う。これによって例えば図６の７６が生成される。
【００８８】
以上の処理により、複数レイヤを演算処理して、被検査パターンに対応した理想的な形状のパターンの基準レイアウトを生成する処理が完成する（Ｓ２１８）。
【００８９】
次に、ライン／スペース認識（Ｓ２１９）では、Ｓ２１０、Ｓ２１１で得られたポジ／ネガ情報からパターン／スペースの関係の認識を行う。たとえば、ダブルパターニングを行うＳ２１１以降のフローでは、新たにレイアウト生成や、加算／減算処理があるため、レイアウトの形状がＳ２１１とは変わってしまう。したがって複数レイヤ処理完成（Ｓ２１８）後に、パターン／スペースの認識を最後に行う必要がある。被検査パターンに対応するようにレイアウト作成しているため、パターン形状として生成された部分をパターンと認識し、パターンが無い部分はスペースとして認識する。Ｓ２１０のフローも同様の認識を行う。
【００９０】
被検査画像と設計レイアウトのマッチング（Ｓ１０７）では欠陥情報から得られたパターン／スペース認識（Ｓ２０７）の結果と、設計レイヤのパターン／スペース情報（Ｓ２１９）の結果を基にマッチングを行う。パターン／スペースを認識せずにマッチングすると半ピッチ分ずれて、パターン部分がスペース部分にマッチングされてしまうことがありうるが、この方法によれば半ピッチずれることなくマッチングすることができるので、マッチング性能の向上を図ることが可能である。
【００９１】
図９は被検査画像と設計レイアウトのマッチング後の出力ファイルの一例を示した図である。
【００９２】
出力ファイル９０は欠陥ＩＤ（＃ＩＤ）、ダイＸＹ座標（Ｘ、Ｙ）、ダイ内ＸＹ座標（検査の時の座標）（DieＸ、DieY）、ダイ内ＸＹ座標（マッチング後座標）（C_DieＸ、C_DieＹ）、欠陥サイズＸＹ（sizeＸ、sizeＹ）、欠陥分類結果（Defect Class）などの情報により構成されている。ここでは、ダイ内ＸＹ座標（マッチング後の座標）では、設計レイアウトを基準とした座標を出力する。この座標に関して、原点座標は２通りの出力をすることが可能である。一つは欠陥検査装置１やレビュー装置２などで使用される検査原点を基準にした座標系と、もう一つは設計レイアウト７が持っている原点（多くはダイの中心を原点とする）の両方の出力が可能である。このデータを用いて前述したＳ１０８以降の処理を行い、システマティック欠陥を特定する。
【００９３】
以上述べたように、本発明によれば、ダブルパターニング方式で露光された試料の被検査画像と、複数の設計レイアウトを演算処理することで生成した基準レイアウトとを画像マッチングする。これにより、マッチング失敗率が低減され、その結果としてマッチングの効率が向上する。さらには、近年の微細デバイスで問題となっているシステマティック欠陥の分類を容易且つ効率的に行うことが可能となり、欠陥要因解析の効率化を図ることが可能となる。これにより半導体デバイスの開発、試作、および量産時の歩留りを速やかに立ち上げることが可能となる。
【００９４】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００９５】
６０  設計レイアウトＣ
６１  設計レイアウトＤ
６２  基準レイアウト生成
６３  基準レイアウト
６４  パターン
【図１】
2013236031.tif 000003
【図２】
2013236031.tif 000004
【図３】
2013236031.tif 000005
【図４】
2013236031.tif 000006
【図５】
2013236031.tif 000007
【図６】
2013236031.tif 000008
【図７】
2013236031.tif 000009
【図８】
2013236031.tif 000010
【図９】
2013236031.tif 000011