(57)【要約】【課題】情報処理装置の起動時において、過去に情報処理装置が動作していたときの情報処理装置の内部状態又は環境状態を利用してアナログ回路を制御できるようにする。【解決手段】情報処理装置１は、情報処理装置１が動作しているときに計測された情報処理装置１の内部状態及び環境状態の少なくとも一方が反映された起動情報１３０を不揮発性の起動情報メモリ１３に記憶しておく。そして、情報処理装置１は、将来の起動の際に、起動情報メモリ１３に格納された起動情報１３０に従ってアナログ回路１２０を制御する。【選択図】図１
2013152677.tif 000002
【特許請求の範囲】
【請求項１】
情報処理装置であって、
ＣＰＵ（Central Processing Unit）を含む主要ブロックと、
前記主要ブロックと電気的に結合されたアナログ回路と、
不揮発性メモリと、
前記情報処理装置が動作しているときに計測された前記情報処理装置の内部状態及び環境状態の少なくとも一方が反映された起動情報を、前記情報処理装置の将来の起動のために、前記不揮発性メモリに格納する起動情報作成部と、
前記将来の起動の際に、前記不揮発性メモリに格納された前記起動情報に従って前記アナログ回路を制御するアナログ回路制御部と、
を備える情報処理装置。
【請求項２】
前記内部状態又は前記環境状態を計測するセンサをさらに備え、
前記アナログ回路制御部による前記制御は、前記センサの動作安定化前は前記起動情報に従って前記アナログ回路を制御し、前記センサの安定化後は前記センサの出力に従って前記アナログ回路を制御することを含む、
請求項１に記載の情報処理装置。
【請求項３】
前記起動情報は、前記環境状態としての外部電圧レベル及び温度の少なくとも一方が反映されており、
前記アナログ回路は、前記主要ブロックに供給される内部電圧を外部電圧から生成する電源回路を含み、
前記アナログ回路制御部による前記制御は、前記内部電圧を前記起動情報に従って調整することを含む、
請求項１又は２に記載の情報処理装置。
【請求項４】
前記起動情報は、前記環境状態としての温度が反映されており、
前記アナログ回路は、前記主要ブロックに供給される内部電圧を外部電圧から生成する電源回路を含み、
前記アナログ回路制御部による前記制御は、前記内部電圧の位相補償のために前記電源回路が有する補償容量の容量値を前記起動情報に従って調整することを含む、
請求項１又は２に記載の情報処理装置。
【請求項５】
前記起動情報は、前記環境状態としての温度が反映されており、
前記アナログ回路は、前記主要ブロックに供給される内部電圧を外部電圧から生成する電源回路を含み、
前記アナログ回路制御部による前記制御は、前記電源回路に与えるバイアス電圧を前記起動情報に従って調整することを含む、
請求項１又は２に記載の情報処理装置。
【請求項６】
前記アナログ回路は、前記主要ブロックに供給される内部電圧を外部電圧から生成する電源回路を含み、
前記不揮発性メモリは、前記内部電圧を用いることなく前記外部電圧によって前記起動情報を出力できるよう構成されている、
請求項１又は２に記載の情報処理装置。
【請求項７】
前記アナログ制御回路は、前記アナログ回路の起動完了を示す完了ステータスを出力する、請求項１又は２に記載の情報処理装置。
【請求項８】
前記内部状態又は前記環境状態を計測するセンサをさらに備える、請求項１に記載の情報処理装置。
【請求項９】
前記情報処理装置は、シングルチップ・マイクロコンピュータである、請求項１又は２に記載の情報処理装置。
【請求項１０】
情報処理装置の起動制御方法であって、
前記情報処理装置は、ＣＰＵ（Central Processing Unit）を含む主要ブロック、前記主要ブロックと電気的に結合されたアナログ回路、及び不揮発性メモリを含み、
前記方法は、
前記情報処理装置が動作しているときに計測された前記情報処理装置の内部状態及び環境状態の少なくとも一方が反映された起動情報を、前記情報処理装置の将来の起動のために、前記不揮発性メモリに格納すること、及び
前記将来の起動の際に、前記不揮発性メモリに格納された前記起動情報に従って前記アナログ回路を制御すること、
を備える起動制御方法。
【請求項１１】
前記情報処理装置が有するセンサを用いて前記内部状態又は前記環境状態を計測することをさらに備え、
前記制御することは、前記センサの動作安定化前は前記起動情報に従って前記アナログ回路を制御し、前記センサの安定化後は前記センサの出力に従って前記アナログ回路を制御することを含む、
請求項１０に記載の方法。
【請求項１２】
前記起動情報は、前記環境状態としての外部電圧レベル及び温度の少なくとも一方が反映されており、
前記アナログ回路は、前記主要ブロックに供給される内部電圧を外部電圧から生成する電源回路を含み、
前記制御することは、前記内部電圧を前記起動情報に従って調整することを含む、
請求項１０又は１１に記載の方法。
【請求項１３】
前記起動情報は、前記環境状態としての温度が反映されており、
前記アナログ回路は、前記主要ブロックに供給される内部電圧を外部電圧から生成する電源回路を含み、
前記制御することは、前記内部電圧の位相補償のために前記電源回路が有する補償容量の容量値を前記起動情報に従って調整することを含む、
請求項１０又は１１に記載の方法。
【請求項１４】
前記起動情報は、前記環境状態としての温度が反映されており、
前記アナログ回路は、前記主要ブロックに供給される内部電圧を外部電圧から生成する電源回路を含み、
前記制御することは、前記電源回路に与えるバイアス電圧を前記起動情報に従って調整することを含む、
請求項１０又は１１に記載の方法。
【請求項１５】
前記アナログ回路の起動完了を示す完了ステータスを出力することをさらに備える、請求項１０又は１１に記載の方法。
【請求項１６】
情報処理装置であって、
ＣＰＵ（Central Processing Unit）を含む主要ブロックと、
前記主要ブロックと電気的に結合されたアナログ回路と、
不揮発性メモリと、
前記不揮発性メモリに格納された起動情報に従って前記アナログ回路を制御するアナログ回路制御部と、
を備え、
前記主要ブロックは、前記情報処理装置が動作しているときに計測された前記情報処理装置の内部状態及び環境状態の少なくとも一方が反映された起動情報を、前記情報処理装置の将来の起動のために、前記不揮発性メモリに格納するよう構成されている、
情報処理装置。
【請求項１７】
前記内部状態又は前記環境状態を計測するセンサをさらに備え、
前記アナログ回路制御部による前記制御は、前記センサの動作安定化前は前記起動情報に従って前記アナログ回路を制御し、前記センサの安定化後は前記センサの出力に従って前記アナログ回路を制御することを含む、
請求項１６に記載の情報処理装置。
【請求項１８】
前記起動情報は、前記環境状態としての外部電圧レベル及び温度の少なくとも一方が反映されており、
前記アナログ回路は、前記主要ブロックに供給される内部電圧を外部電圧から生成する電源回路を含み、
前記アナログ回路制御部による前記制御は、前記内部電圧を前記起動情報に従って調整することを含む、
請求項１６又は１７に記載の情報処理装置。
【請求項１９】
前記起動情報は、前記環境状態としての温度が反映されており、
前記アナログ回路は、前記主要ブロックに供給される内部電圧を外部電圧から生成する電源回路を含み、
前記アナログ回路制御部による前記制御は、前記内部電圧の位相補償のために前記電源回路が有する補償容量の容量値を前記起動情報に従って調整することを含む、
請求項１６又は１７に記載の情報処理装置。
【請求項２０】
前記起動情報は、前記環境状態としての温度が反映されており、
前記アナログ回路は、前記主要ブロックに供給される内部電圧を外部電圧から生成する電源回路を含み、
前記アナログ回路制御部による前記制御は、前記電源回路に与えるバイアス電圧を前記起動情報に従って調整することを含む、
請求項１６又は１７に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、ＣＰＵを有する情報処理装置に関し、例えば情報処理装置の起動制御に関する。
【背景技術】
【０００２】
ＣＰＵ（Central Processing Unit）を有する情報処理装置の起動時に使用される起動情報を、書き換え可能な不揮発性メモリ（e.g. フラッシュメモリ、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory））に保持しておくことが知られている。なお、ＣＰＵを有する情報処理装置は、マイクロコンピュータ又はマイクロコントローラと呼ばれる場合もある。ＣＰＵは、マイクロプロセッサ又はＭＰＵ（Micro-Processing Unit）とも呼ばれる。
【０００３】
特許文献１及び２は、情報処理装置に内蔵されたアナログ回路（e.g. 内部電圧生成回路、クロック回路）を情報処理装置の起動時に制御するための起動情報を不揮発性メモリに保持することについて記載している。また、特許文献１及び２は、不揮発性メモリに保持される起動情報がユーザによって書き換え可能であることを記載している。
【０００４】
具体的には、特許文献１に記載された情報処理装置は、ユーザによって指定されたＣＰＵリセット電圧に関する起動情報を不揮発性メモリに格納する。そして、特許文献１に記載された情報処理装置は、不揮発性メモリに保持された起動情報に従って、ＣＰＵリセット電圧を設定する。
【０００５】
特許文献２に記載された情報処理装置は、ユーザによって指定されたクロック安定化時間に関する起動情報を不揮発性メモリに格納する。そして、特許文献２に記載された情報処理装置は、不揮発性メモリに保持された起動情報に従って、情報処理装置の起動時におけるクロック回路（e.g. 水晶発振器、ＰＬＬ（Phase Locked Loop）回路）の出力クロック信号が安定化するまでの待ち時間を調整する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−３０５０５３号公報
【特許文献２】特開２００４−３５５３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１及び２に記載された情報処理装置は、情報処理装置に内蔵されたアナログ回路を情報処理装置の起動時に制御する際に、過去に情報処理装置が動作していたときに計測された情報処理装置の内部状態又は環境状態を利用していないという問題がある。なお、その他の課題・問題、又は新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態において、情報処理装置は、情報処理装置が動作しているときに計測された情報処理装置の内部状態及び環境状態の少なくとも一方が反映された起動情報を不揮発性メモリに記憶しておき、将来の起動の際に、不揮発性メモリに格納された起動情報に従ってアナログ回路を制御する。
【発明の効果】
【０００９】
上述した一実施の形態は、情報処理装置の起動時において、過去に情報処理装置が動作していたときの情報処理装置の内部状態又は環境状態を利用してアナログ回路を制御することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る情報処理装置の構成例を示すブロック図である。
【図２】実施の形態１に係る情報処理装置の起動手順の一例を示すフローチャートである。
【図３】実施の形態２に係る情報処理装置の起動時における内部電圧の制御例に関するテーブルである。
【図４】実施の形態２に係る情報処理装置の起動時における内部電圧の制御例に関するグラフである。
【図５】実施の形態２に係る情報処理装置が有するアナログ回路（具体的には内部電源回路）の構成例を示す回路図である。
【図６】図５に示した温度特性調整回路の構成例を示す回路図である。
【図７】実施の形態２に係る情報処理装置の起動手順の一例を示すタイミングチャートである。
【図８】実施の形態３に係る情報処理装置の起動手順の一例を示すフローチャートである。
【図９】実施の形態４に係る情報処理装置が有するアナログ回路（具体的には内部電源回路）の構成例を示す回路図である。
【図１０】実施の形態４に係る情報処理装置の起動時における位相補償容量の制御例に関するテーブルである。
【図１１】実施の形態４に係る情報処理装置が有するアナログ回路制御部の構成例を示す回路図である。
【図１２】図１１に示したアナログ回路制御部に関する真理値表である。
【図１３】実施の形態４に係る情報処理装置の起動手順の一例を示すタイミングチャートである。
【図１４】実施の形態５に係る情報処理装置の起動手順の一例を示すタイミングチャートである。
【図１５】実施の形態６に係る情報処理装置が有する起動情報メモリの構成例を示すブロック図である。
【図１６】実施の形態７に係る情報処理装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１１】
以下では、具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一又は対応する要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００１２】
＜実施の形態１＞
図１は、本実施の形態に係る情報処理装置１の構成例を示している。情報処理装置１は、ＣＰＵ１１１を含む主要ブロック１１を有する。主要ブロック１１は、ＣＰＵ１１１と結合された他の要素を含んでもよい。例えは、主要ブロック１１は、ＲＡＭ（Random Access Memory）、ＤＭＡ（Direct Memory Access）コントローラ、及びフラッシュメモリモジュール等を含んでもよい。つまり、本実施の形態に係る情報処理装置１は、マイクロコンピュータ又はマイクロコントローラと呼ばれるコンピュータシステムである。
【００１３】
アナログ回路１２は、主要ブロック１１と電気的に結合される。アナログ回路１２は、主要ブロック１１の動作に必要な信号（信号群）を主要ブロック１１に供給する。図１の例では、アナログ回路１２は、内部電源回路１２１及びクロック回路１２２を含む。内部電源回路１２１は、主要ブロック１１に供給される内部電圧を外部電圧から生成する。典型的には、クロック回路１２２は、主要ブロック１１において必要とされる電圧レベルの異なる複数の内部電圧を生成する。クロック回路１２２は、クロック生成機能を有し、生成したクロック信号を主要ブロック１１に供給する。典型的には、クロック回路１２２は、主要ブロック１１において必要とされる周波数の異なる複数のクロック信号を生成する。例えば、クロック回路１２２は、ＰＬＬ（Phase Locked Loop）回路有し、情報処理装置１の外部から供給される外部クロックに基づいてクロック信号を生成してもよい。なお、図１の構成は一例であり、アナログ回路１２は、電源回路１２１及びクロック回路１２２に加えて他のアナログ回路を含んでいてもよい。
【００１４】
情報処理装置１は、情報処理装置１が起動されているときに計測された情報処理装置１の内部状態及び環境状態の少なくとも一方が反映された起動情報１３０を起動情報メモリ１３に記憶しておく。そして、情報処理装置１は、将来の起動の際に、起動情報メモリ１３に格納された起動情報１３０に従ってアナログ回路１２を制御する。なお、起動情報メモリ１３は、書き換え可能な不揮発性メモリである。起動情報メモリ１３は、例えば、フラッシュメモリとすればよい。また、起動情報メモリ１３は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）であってもよいし、ハードディスクドライブ等の磁気記録媒体であってもよい。
【００１５】
起動情報１３０に反映される情報処理装置１の内部状態は、例えば、(i) 内部電源回路１２１の出力が安定化するまでの電圧安定化時間、(ii) クロック回路１２２の出力が安定化するまでのクロック安定化時間、(iii) 情報処理装置１内の最大電流、(iv) 情報処理装置１内の平均電流、及び (v) 情報処理装置１内の電圧降下、のうち少なくとも１つを含む。また、起動情報１３０に反映される情報処理装置１の環境状態は、例えば、(i) 温度、及び (ii) 外部電圧レベル、のうち少なくとも１つを含む。
【００１６】
起動情報１３０は、例えば、情報処理装置１の内部状態又は環境状態の計測値である。また、起動情報は、情報処理装置１の内部状態又は環境状態の計測値に基づいて生成されるアナログ回路１２の制御値であってもよい。アナログ回路１２の制御値は、アナログ回路制御部１５又はアナログ回路１２による演算処理に適した値とすればよい。
【００１７】
一般的に、情報処理装置が保証する動作条件の範囲は広い。したがって、情報処理装置が有するアナログ回路の起動に関連する様々なパラメータ（e.g. 電圧安定化時間、クロック安定化時間、最大電流）には、最悪の動作条件を考慮した十分に大きなマージンが設定される。しかしながら、情報処理装置は、ある限られた環境下で使用されること、又はある限られた用途で使用されることが想定される。また、情報処理装置が起動される際の動作条件は、過去に起動されたときの動作条件と同様であることが多いと想定される。これに対して、本実施の形態に係る情報処理装置１は、情報処理装置１が過去に起動されていたときに計測された内部状態又は環境状態が反映された起動情報に従ってアナログ回路１２の起動時の制御を実施できる。よって、例えば、情報処理装置１は、不要なマージンを排除し、情報処理装置の実際の動作条件に適応したアナログ回路１２の起動制御を行うことができる。
【００１８】
例えば、情報処理装置１が過去に起動されていたときに計測された内部状態として、過去に起動した時の「電源安定時間」を起動情報として起動してよい。そして、アナログ回路制御部１５は、内部電源回路１２１の起動待ち時間、又はクロック回路１２２の起動時の待ち時間（クロック安定化時間）を当該起動情報に基づいて決定してもよい。
【００１９】
また、例えば、一般的な情報処理装置において、起動時のアナログ回路の制御に環境状態（e.g. 温度、外部電圧レベル）を利用するためには、環境状態を計測するためのセンサが安定化するまで待機する必要がある。よって、センサ安定化までの待機時間の分だけ、情報処理装置の起動に要する時間が長くなるおそれがある。これに対して、本実施の形態に係る情報処理装置１は、例えば、情報処理装置１が過去に起動されていたときの環境状態が反映された起動情報（e.g. 環境温度の計測値、環境温度の計測値に基づく制御パラメータ）を将来の起動時に利用することができる。よって、情報処理装置１は、例えば、センサの安定化に先立って起動情報１３０を用いてアナログ回路１２の制御を開始することができる。
【００２０】
以下では、起動情報メモリ１３への起動情報１３０の格納と、起動情報１３０を利用したアナログ回路１２の制御に関する構成及び動作について詳細に説明する。図１に示された起動情報作成部１４は、情報処理装置１の将来の起動のために、起動情報メモリ１３に起動情報１３０を格納する。起動情報１３０は、情報処理装置１が動作しているときの情報処理装置１の内部状態及び環境状態の少なくとも一方が反映されている。より、具体的には、起動情報１３０は、情報処理装置１が動作しているときに計測された情報処理装置１の内部状態及び環境状態の少なくとも一方が反映されている。図１の例では、起動情報作成部１４は、センサ１６の出力を用いて起動情報１３０を生成する。
【００２１】
起動情報作成部１４が起動情報１３０を生成して起動情報メモリ１３に格納するタイミングは、情報処理装置１が動作中であればよく、特に制限されない。例えば、起動情報作成部１４は、情報処理装置１の起動シーケンスにおいて、起動情報１３０を起動情報メモリ１３に格納してもよい。起動情報作成部１４は、センサ１６の安定化後であって主要ブロック１１の通常動作の開始前に、起動情報１３０を起動情報メモリ１３に格納してもよい。また、起動情報作成部１４は、情報処理装置１の起動シーケンスが完了した後の主要ブロック１１が通常動作を行なっている任意のタイミングにおいて、起動情報１３０を起動情報メモリ１３に格納してもよい。
【００２２】
センサ１６は、情報処理装置１の内部状態及び環境状態の少なくとも一方を計測する。図１の例では、センサ１６は、センサ１６１〜１６４を含む。外部電圧センサ１６１は、図示しない外部電源から情報処理装置１に供給される外部電圧の電圧レベルを計測し、外部電圧レベルに応じた信号を出力する。温度センサ１６２は、情報処理装置１の環境温度を計測し、環境温度に応じた信号を出力する。内部電圧センサ１６３は、アナログ回路１２の一例としての内部電源回路１２１によって生成される内部電圧の電圧レベルを計測し、内部電圧レベルに応じた信号を出力する。時間センサ１６４は、内部電圧の安定化に要する時間（電圧安定化時間）若しくはクロック信号の安定化に要する時間（クロック安定化時間）、又はこれら両方を計測し、計測された時間に応じた信号を出力する。なお、センサ１６は、上述したセンサ１６１〜１６４の一部のみを有して構成されてもよい。また、センサ１６は、その他の内部状態又は環境状態を計測可能な他のセンサを含んでもよい。
【００２３】
アナログ回路制御部１５は、情報処理装置１の起動時に、起動情報メモリ１３に格納された起動情報１３０に従ってアナログ回路１２を制御する。起動情報１３０を用いたアナログ回路１２に対する制御には、様々なバリエーションが存在する。例えば、アナログ回路制御部１５は、過去の外部電圧レベル又は環境温度が反映された起動情報１３０に従って、内部電源回路１２１が生成する内部電圧を調整してもよい。このような制御によれば、情報処理装置１は、情報処理装置１が過去に起動されていた時の環境温度に適応して、内部電圧の立ち上げを行うことができる。
【００２４】
また、アナログ回路制御部１５は、過去の環境温度が反映された起動情報１３０に従って、内部電圧の位相補償のために内部電源回路１２１が有する位相補償容量の容量値を調整してもよい。このような制御によれば、情報処理装置１は、情報処理装置１が過去に起動されていた時の環境温度に適応して、位相補償容量を適切に調整することができる。
【００２５】
また、アナログ回路制御部１５は、過去の環境温度が反映された起動情報１３０に従って、内部電源回路１２１に与えるバイアス電圧を調整してもよい。このような制御によれば、情報処理装置１は、情報処理装置１が過去に起動されていた時の環境温度に適応して、バイアス電圧を適切に調整することができる。
【００２６】
また、アナログ回路制御部１５は、過去の外部電圧レベルが反映された起動情報１３０に従って、内部電源回路１２１により生成される内部電圧の外部電圧レベルに起因する変動を補償してもよい。このような制御によれば、情報処理装置１は、情報処理装置１が過去に起動されていた時の外部電圧レベルに適応して、内部電圧を適切に調整することができる。
【００２７】
また、アナログ回路制御部１５は、温度、外部電圧レベル、又は内部電圧レベルが反映された起動情報１３０に従って、クロック回路１２２の共振周波数の温度、外部電圧、又は内部電圧に起因する変動を補償してもよい。このような制御によれば、情報処理装置１は、情報処理装置１が過去に起動されていた時の温度、外部電圧レベル、又は内部電圧レベルに適応して、クロック信号を適切に調整することができる。
【００２８】
また、既に述べたように、アナログ回路制御部１５は、情報処理装置１の起動開始からセンサ１６の動作安定化までは起動情報１３０に従ってアナログ回路１２を制御し、センサ１６の安定化後はセンサ１６の出力に従ってアナログ回路１２を制御してもよい。このような制御によれば、情報処理装置１は、センサ１６の動作安定化を待つことなく、情報処理装置１の各要素（e.g. アナログ回路１２、主要ブロック１１）の起動手順を進めることができる。
【００２９】
図１に示したアナログ回路制御部１５は、論理回路、例えば組み合わせ論理回路によって構成することができる。具体的な構成例については、後述する他の実施の形態において詳細に説明する。起動情報作成部１４も、ＣＰＵ１０とは独立した論理回路によって構成することができる。しかしながら、ＣＰＵ１０を含む主要ブロック１１が、起動情報１３０を生成し、起動情報１３０を起動情報メモリ１３に格納してもよい。言い換えると、図１に示された起動情報作成部１４は必須の要素ではない。例えば、起動情報作成部１４による起動情報１３０の生成および格納の処理は、主要ブロック１１によって行われてもよい。
【００３０】
また、図１の構成例では、起動情報作成部１４及びセンサ１６に内部電圧が供給されている。しかしながら、起動情報作成部１４及びセンサ１６の少なくとも一方は、外部電圧によって動作するように実装されてもよい。
【００３１】
図２は、情報処理装置１の起動手順の一例を示すフローチャートである。図２の手順は、情報処理装置１の電源投入後（e.g. 外部電圧およびリセット信号の供給後）に開始される。ステップＳ１１では、アナログ回路制御部１５は、起動情報メモリ１３から読み出された起動情報１３０を取得する。ステップＳ１２では、アナログ回路制御部１５は、起動情報１３０に従ってアナログ回路１２を制御する。ステップＳ１３では、情報処理装置１は、アナログ回路１２の安定化後に、ＣＰＵ１１１を含む主要ブロック１１を起動する。ステップＳ１４では、起動情報作成部１４は、情報処理装置１の次の起動時に使用するため、現在の内部状態又は環境状態を反映した新たな起動情報１３０を起動情報メモリ１３に格納する。なお、ステップＳ１４は、ステップＳ１３の前に行われてもよいし、ステップＳ１３と並行して行われてもよい。
【００３２】
＜実施の形態２＞
本実施の形態では、情報処理装置１の起動時におけるアナログ回路１２の制御の一例について説明する。具体的には、過去の外部電圧レベル及び環境温度の少なくとも一方が反映された起動情報１３０に従って、内部電源回路１２１によって生成される内部電圧を調整する例について説明する。
【００３３】
図３は、情報処理装置１の起動時における内部電圧の調整例を示す表である。また、図４は、図３の調整例に従った内部電圧の過渡的な変化の一例を示すグラフである。図３及び図４は、内部電圧の高速立ち上げを行う動作モードに対応している。つまり、図３及び図４に示す例では、内部電圧の一時的なオーバーロードを許容することで、内部電圧がいち早く目標電圧レベルに到達するように内部電源回路１２１が制御される。
【００３４】
図３及び図４の時刻Ｔ１からＴ２の間において、内部電圧を目標電圧に速やかに近づけるために、アナログ回路制御部１５は、内部電圧レベルが"目標電圧＋α"となるように内部電源回路１２１を設定する。次に時刻Ｔ２からＴ３の間において、オーバーシュートした内部電圧レベルを速やかに下げるために、アナログ回路制御部１５は、内部電圧レベルが"目標電圧−β"となるように内部電源回路１２１を設定する。そして、時刻Ｔ３からＴ４の間において、アンダーシュートした内部電圧レベルを速やかに上げるために、アナログ回路制御部１５は、内部電圧レベルが"目標電圧＋γ"となるように内部電源回路１２１を設定する。最後に、時刻Ｔ４の経過後において、アナログ回路制御部１５は、内部電圧レベルが"目標電圧"となるように内部電源回路１２１を設定する。これにより、内部電圧レベルが目標電圧で安定化する。
【００３５】
なお、目標電圧の調整に用いるオフセット値α、β、γの大小関係は、α＞β＞γとすればよい。つまり、オフセット値α、β、γの順で徐々に小さくなる。アナログ回路制御部１５は、オフセット値α、β、γの大きさを、過去の外部電圧レベル及び環境温度の少なくとも一方が反映された起動情報１３０に従って決定すればよい。起動情報１３０は、過去の外部電圧レベル及び環境温度の少なくとも一方の測定値であってもよいし、これを用いて生成された制御値であってもよい。オフセット値α、β、γは、アナログ回路制御部１５において起動情報１３０を用いて計算されてもよい。また、オフセット値α、β、γは、ルックアップテーブルとして予め記憶されてもよい。オフセット値α、β、γが予め記憶される場合、メモリ１３に格納される起動情報１３０はオフセット値α、β、γであってもよい。
【００３６】
続いて以下では、内部電圧レベルを調整可能な内部電源回路１２１の構成例について説明する。図５は、内部電源回路１２１の構成例を示す回路図である。図５の構成例は、オペアンプＯＰＡを用いた非反転増幅回路を含む。図５の内部電源回路１２１は、帰還経路に配置される帰還抵抗の大きさに応じて定まる増幅率によって基準電圧Ｖ＿ＲＥＦを増幅して出力する。帰還抵抗の大きさは、トランジスタスイッチＮ１〜Ｎ４によって直列抵抗Ｒの分圧点を変えることによって変更される。つまり、トランジスタスイッチＮ１〜Ｎ４のオン／オフを制御することで、図５の内部電源回路１２１は、図３及び図４に示したような出力電圧（内部電圧）の設定が可能となる。トランジスタスイッチＮ１〜Ｎ４のオン／オフは、出力電圧調整信号Ｓ２によって制御される。アナログ回路制御部１５は、過去の外部電圧レベル及び環境温度の少なくとも一方が反映された起動情報１３０に従って出力電圧調整信号Ｓ２を生成し、内部電源回路１２１に供給する。
【００３７】
さらに、図５の構成例では、内部電源回路１２１は、温度特性調整回路１２１０を有する。温度特性調整回路１２１０は、オペアンプＯＰＡの出力電圧（内部電圧）に温度依存性を持たせる。図６は、温度特性調整回路１２１０の構成例を示す回路図である。図６に示された回路１２１０は、基準となる温度特性の無い一定電圧が入力（ＩＮ）に印加されたとき、温度依存性（温度勾配）を持つ電圧を出力（ＯＵＴ）に出力する。例えば、ＰチャネルトランジスタＰ１１及びＰ１２、Ｐ２１及びＰ２２、並びにＰ３１及びＰ３２が同一特性であって、ＮチャネルトランジスタＮ１１、Ｎ２１、及びＮ３１のドレイン電流及びゲート電圧の関係（i.e. Ｉｄ−Ｖｇ特性）において温度交点以上となるゲート電圧（i.e. 温度特性の無い一定電圧）を入力ＩＮに印加する場合を考える。このとき、トランジスタＮ１１、Ｎ２１、又はＮ３１のゲート幅をトランジスタＮ１２、Ｎ２２、又はＮ３２のゲート幅より大きくすると、（ただし、ゲート長は一定）、出力ＯＵＴに現れる電圧は正の温度特性を持つ。逆に、トランジスタＮ１１、Ｎ２１、又はＮ３１のゲート幅をトランジスタＮ１２、Ｎ２２、又はＮ３２のゲート幅より小さくすると、出力ＯＵＴに現れる電圧は負の温度特性を持つ。また、Ｎチャネルトランジスタ対Ｎ１１及びＮ１２、Ｎ２１及びＮ２２、並びにＮ３１及びＮ３２のサイズ比ではなく、Ｐチャネルトランジスタ対Ｐ１１及びＰ１２、Ｐ２１及びＰ２２、並びにＰ３１及びＰ３２のサイズ比を変えることによって、内部電源回路１２１の出力電圧の温度特性を変更してもよい。
【００３８】
例えば、温度特性調整回路１２１０の動作は、起動情報１３０によって示される過去の環境温度と、ユーザによって指定される情報処理装置１の動作モードとに応じて決定するとよい。
（１）高速優先モード（電源の高速立ち上げを優先する動作モード）が指定された場合、温度特性調整回路１２１０は、起動情報１３０によって示される過去の環境温度が高温であるときに、内部電源回路１２１の出力電圧を高くすればよい。一般的なデバイスは、高温時に動作遅延が大きくなるため、電圧を上げることによって動作速度を補うことができる。ただし、最近の低電圧向け微細デバイスには低温時に動作遅延が大きくなる傾向を持つものがある。このようなデバイスに関しは、温度特性調整回路１２１０は、起動情報１３０によって示される過去の環境温度が低温であるときに、内部電源回路１２１の出力電圧を高くすればよい。
（２）低電力優先モード（高速立ち上げより低電力を優先する動作モード）が指定された場合、温度特性調整回路１２１０は、起動情報１３０によって示される過去の環境温度が低温であるときに、内部電源回路１２１の出力電圧を低くすればよい。ただし、上述したように、最近のデバイスにおいては、温度特性調整回路１２１０は、起動情報１３０によって示される過去の環境温度が高温または常温であるときに、内部電源回路１２１の出力電圧を下げてもよい。また、温度特性調整回路１２１０は、高速優先モードが指定された場合に比べて、内部電源回路１２１の出力電圧を全体的に（直流（ＤＣ：Direct Current）的に）下げてもよい。
【００３９】
図７は、本実施の形態に係る情報処理装置１の起動手順の一例を示すタイミングチャートである。情報処理装置１の起動は、時刻Ｔ０において、（ａ）外部電圧および（ｂ）リセット信号が情報処理装置１に供給されたことを契機として開始される。起動情報メモリ１３は、（ａ）外部電圧および（ｂ）リセット信号が供給されることによって動作を開始し、起動情報１３０を出力可能となる。図７の例では、（ｅ）起動情報Ａおよび（ｇ）起動情報Ｂが起動情報１３０に対応する。（ｅ）起動情報Ａは、上述した内部電源回路１２１の温度特性の調整に利用される情報である。（ｇ）起動情報Ｂは、上述した内部電源回路１２１の出力電圧の調整に利用される情報である。
【００４０】
（ａ）外部電圧および（ｂ）リセット信号が情報処理装置１に供給されてから所定の遅延時間が経過した後の時刻Ｔ１において、（ｃ）起動情報イネーブル信号Ｆ＿ＥＮＢが立ち上がる。（ｃ）信号Ｆ＿ＥＮＢは、起動情報１３０を用いたアナログ回路１２の制御を有効化するための信号である。（ｃ）信号Ｆ＿ＥＮＢの立ち上がりまでの遅延時間は、起動情報メモリ１３が起動情報１３０を出力可能となるまでに要する立ち上がり時間より長い時間に設定されればよい。例えば、（ｃ）信号Ｆ＿ＥＮＢは、（ａ）外部電圧および（ｂ）リセット信号の論理積信号を遅延出力する遅延回路（不図示）からアナログ回路制御部１５に供給されてもよい。
【００４１】
アナログ回路制御部１５は、時刻Ｔ１において起動情報１３０（起動情報Ａ及びＢ）を取得する。そして、アナログ回路制御部１５は、起動情報１３０（起動情報Ａ及びＢ）に従って内部電源回路１２１を制御する。図７の例では、アナログ回路制御部１５は、（ｅ）起動情報Ａに従って（ｆ）温度特性調整信号Ｓ１を生成し、これを温度特性調整回路１２１０に供給する。（ｆ）温度特性調整信号Ｓ１は、温度特性調整を行うか否か（選択か非選択か）を示す。
【００４２】
また、図７の例では、アナログ回路制御部１５は、（ｅ）起動情報Ｂに従って（ｈ）出力電圧調整信号Ｓ２を生成し、これをトランジスタスイッチＮ１〜Ｎ４に供給する。（ｈ）出力電圧調整信号Ｓ２は、トランジスタスイッチＮ１〜Ｎ４を、Ｎ４、Ｎ１、Ｎ３、Ｎ２の順に１つずつオンすることで非反転増幅回路（オペアンプＯＰＡ）の増幅率を順次変更する。これにより、図３及び図４に対応した出力電圧（内部電圧）のシーケンス制御が実行される。
【００４３】
さらに、図７の例では、起動情報メモリ１３は、（ｄ）動作モード情報を出力する。（ｄ）動作モード情報は、情報処理装置１の動作モードを示す。動作モードは、少なくとも情報処理装置１の起動時の動作を規定する。起動情報メモリ１３に保持される動作モード情報は、情報処理装置１のユーザによって指定できるようにしてもよい。動作モードは、例えば、高速起動モード、低電流起動モード、低電圧起動モードのうち少なくとも１つを含む。
【００４４】
アナログ回路制御部１５は、動作モード情報に従ってアナログ回路１２の制御内容を変更してもよい。例えば、アナログ回路制御部１５は、高速起動モードが指定された場合に、図３及び図４に示したような制御、つまり内部電圧を高速に立ち上げるための内部電圧のシーケンス制御、を行なってもよい。一方、低電流起動モードが指定された場合、アナログ回路制御部１５は、内部電圧のシーケンス制御を行わずに、内部電圧を緩やかに起動してもよい。これにより、低電流起動モードでは、高速起動に伴う無駄な電力消費を回避することができる。
【００４５】
さらにまた、図７の例では、時刻Ｔ５において、（ｉ）完了ステータス信号が出力される。完了ステータス信号の出力は、アナログ回路制御部１５が行えばよい。アナログ回路制御部１５は、完了ステータスに対応付けられたフラグレジスタをセットすることで、完了ステータス信号の出力の出力を行なってもよい。完了ステータス信号の出力タイミングである時刻Ｔ５は、起動時のアナログ回路１２の制御の完了時刻Ｔ４から所定の遅延時間が経過した時刻としてもよい。また、時刻Ｔ５は、アナログ回路１２の制御完了をセンサ１６によって検知したこと、例えば、内部電圧が安定化したことを内部電圧センサ１６３によって検知したこと、に基づいて定めてもよい。完了ステータス信号が有効（イネーブル）となることで、リセット信号が無効（ディセーブル）となり、これに応じてＣＰＵ１１１を含む主要ブロック１１の起動が開始される。
【００４６】
上述したように、（ｉ）完了ステータス信号は、起動時のアナログ回路１２の制御が完了したことに応じて出力される。したがって、完了ステータス信号を用いることによって、最も過酷な動作条件に応じて定められた過剰な待機時間を待つこと無く、ＣＰＵ１１１を含む主要ブロック１１の起動を速やかに開始できる。
【００４７】
＜実施の形態３＞
本実施の形態では、アナログ回路１２の制御を、起動情報１３０を用いた制御からセンサ１６の出力を用いた制御に切り替える例について説明する。実施の形態１で述べたように、このような制御によれば、情報処理装置１は、センサ１６の動作安定化を待つことなく、情報処理装置１の各要素（e.g. アナログ回路１２、主要ブロック１１）の起動手順を進めることができる。
【００４８】
図８は、本実施の形態における情報処理装置１の起動手順の一例を示すフローチャートである。図８のステップＳ１１、Ｓ１２、Ｓ１３、及びＳ１４における処理・動作は、図２に示した同一符号のステップ群における処理・動作と同一とすればよい。図８の手順では、アナログ回路制御部１５は、起動情報１３０に従ってアナログ回路１２の制御を開始した後に、センサ１６の動作が安定化したか否かを判定する（ステップＳ２１１）。センサ１６が安定化した場合、アナログ回路制御部１５は、起動情報１３０に代えてセンサ１６の出力を用いて、アナログ回路１２の制御を継続する。
【００４９】
＜実施の形態４＞
本実施の形態では、情報処理装置１の起動時におけるアナログ回路１２の制御の他の例について説明する。具体的には、過去の環境温度が反映された起動情報１３０に従って、内部電源回路１２１の位相補償容量を調整する例について説明する。また、本実施の形態では、実施の形態３（i.e. 起動情報１３０を用いた制御からセンサ１６の出力を用いた制御に切り替える例）に対応したアナログ回路制御部１５の構成例についても説明する。
【００５０】
図９は、アナログ回路１２（具体的には内部電源回路１２１）の構成例を示す回路図である。図９の構成例では、オペアンプＯＰＡは、差導増幅段及び出力段を有する。差動増幅段は、ＮチャネルトランジスタＮ４１〜Ｎ４３及びＰチャネルトランジスタＰ４１及びＰ４２を含む。出力段は、ＮチャネルトランジスタＮ４４及びＰチャネルトランジスタＰ４３を含む。
【００５１】
さらに、正帰還を有するオペアンプＯＰＡの発振防止のために、オペアンプＯＰＡの出力と接地電位の間に位相補償容量Ｃ０〜Ｃ２が並列に接続されている。オペアンプＯＰＡの出力が有する負荷容量値を変化させることで、トランジスタＮ４２のゲートに正帰還される出力電圧の位相を調整することができる。図９の構成例では、オペアンプＯＰＡの出力が有する負荷容量値を変更可能とするために、位相補償容量Ｃ１及びＣ２と接地電位との間にトランジスタスイッチＮ４５及びＮ４６が配置されている。
【００５２】
アナログ回路制御部１５は、制御信号ＣＣ１及びＣＣ２を内部電源回路１２１に供給することで、トランジスタスイッチＮ４５及びＮ４６のオン／オフを制御する。つまり、アナログ回路制御部１５は、制御信号ＣＣ１及びＣＣ２によって、位相補償容量値を調整できる。アナログ回路制御部１５は、温度センサ１６２の出力または起動情報１３０に従って、制御信号ＣＣ１及びＣＣ２を生成する。ここでの起動情報１３０は、過去に計測された環境温度を反映して作成されたものである。これにより、アナログ回路制御部１５は、環境温度の変化に起因するオペアンプＯＰＡの出力位相変動を補償することができる。
【００５３】
また、既に述べたように、アナログ回路制御部１５は、温度センサ１６２の動作が安定化するまでは起動情報１３０に従って内部電源回路１２１の位相補償容量を調整し、温度センサ１６２の安定化後は温度センサ１６２の出力に従って内部電源回路１２１の位相補償容量を調整するとよい。このような制御によれば、情報処理装置１は、温度センサ１６２の動作安定化を待つことなく、情報処理装置１の各要素（e.g. アナログ回路１２、主要ブロック１１）の起動手順を進めることができる。
【００５４】
なお、図９に示した位相補償用容量の配置は一例に過ぎない。例えば、オペアンプＯＰＡの出力段の出力から入力への帰還経路（例えば、図９のノードＡとノードＢの間）に位相補償容量を設けてもよい。
【００５５】
図１０は、環境温度、制御信号ＣＣ１及びＣＣ２、及び位相補償容量値の関係の一例を示すテーブルである。なお、図１０の例では、容量Ｃ０、Ｃ１、Ｃ２の容量値は、それぞれ１００ｐＦ、５０ｐＦ、２５ｐＦとされている。図１０の例に従うと、温度が０℃未満の場合、制御信号ＣＣ１及びＣＣ２はともに"１"とされ、トランジスタＮ４５及びＮ４６は共にオンする。これにより、容量Ｃ０〜Ｃ２の全てがオペアンプＯＰＡの出力に接続され、位相補償容量は最大値（i.e. １７５ｐＦ）となる。また、温度が１００℃以上の場合、制御信号ＣＣ１及びＣＣ２はともに"０"とされ、トランジスタＮ４５及びＮ４６は共にオフする。これにより、容量Ｃ０のみがオペアンプＯＰＡの出力に接続され、位相補償容量は最小値（i.e. １００ｐＦ）となる。
【００５６】
続いて、図１０のテーブルに示した制御を行うためのアナログ回路制御部１５の構成例について説明する。図１１は、アナログ回路制御部１５の構成例を示す回路図である。図１１に示されたアナログ回路制御部１５は、組み合わせ論理回路によって構成されている。具体的には、図１１のアナログ回路制御部１５は、ＡＮＤ回路９０１〜９０５、ＯＲ回路９１１、ＮＡＮＤ回路９２１〜９２３、ＮＯＲ回路９３１〜９３２、ＸＯＲ回路９４１、並びにセレクタ（マルチプレクサ）９５１〜９５２を含む。
【００５７】
図１１の例では、温度センサ１６２は、３つの温度センサ１６２１〜１６２３を含む。温度センサ１６２１の出力信号ＴＳ１は、温度が１００℃以上のときに"１"であり、１００℃未満のときに"０"である。温度センサ１６２２の出力信号ＴＳ２は、温度が５０℃以上のときに"１"であり、５０℃未満のときに"０"である。温度センサ１６２３の出力信号ＴＳ３は、温度が０℃以上のときに"１"であり、０℃未満のときに"０"である。温度センサ１６２１〜１６２３の３ビットの出力信号ＴＳ１〜ＴＳ３は、制御回路１５内において２ビットの値ＴＣ１及びＴＣ２に変換される。図１２（ａ）は、（ＴＳ１，ＴＳ２，ＴＳ３）と（ＴＣ１，ＴＣ２）の対応関係を示す真理値表である。
【００５８】
また、図１１の例では、起動情報メモリ１３から読み出される起動情報１３０は、２ビットの値ＦＣ１及びＦＣ２を含む。（ＦＣ１，ＦＣ２）は、ＢＯＯＳＴ信号の値に基づいて（ＰＣ１，ＰＣ２）に変換される。ＢＯＯＳＴ信号は、内部電圧の高速立ち上げを行う動作モードであるか否かを示す。ＢＯＯＳＴ信号が"０"であるときは、内部電圧の高速立ち上げを行わない動作モードに対応し、（ＰＣ１，ＰＣ２）は（ＦＣ１，ＦＣ２）と同一の値となる。これに対して、ＢＯＯＳＴ信号が"１"であるときは、内部電圧の高速立ち上げを行う動作モードに対応する。したがって、（ＰＣ１，ＰＣ２）は、相対的に小さい位相補償容量が選択されるように（ＦＣ１，ＦＣ２）を変換した値とされる。図１２（ｂ）は、（ＢＯＯＳＴ，ＦＣ１，ＦＣ２）と（ＰＣ１，ＰＣ２）の対応関係を示す真理値表である。
【００５９】
セレクタ９５１〜９５２は、起動情報選択信号Ｆ＿ＳＥＬに基づいて動作する。具体的には、セレクタ９５１〜９５２は、信号Ｆ＿ＳＥＬが"１"であるとき起動情報１３０に基づく値ＰＣ１及びＰＣ２を選択し、信号Ｆ＿ＳＥＬが"０"であるとき温度センサ１６２に基づく値ＴＣ１及びＴＣ２を選択する。信号Ｆ＿ＳＥＬは、温度センサ１６２が安定化するまで"１"、温度センサ１６２の安定化後は "０"とされる。起動情報選択信号Ｆ＿ＳＥＬが１から０に立ち下がるタイミングは、温度センサ１６２の安定化時間に基づいて予め設定されてもよいし、温度センサ１６２の出力のモニタ結果に基づいて動的に決定されてもよい。
【００６０】
起動情報イネーブル信号Ｆ＿ＥＮＢは、既に述べた通り、起動情報１３０を用いたアナログ回路１２の制御を有効化するための信号である。ＡＮＤ回路９０４及び９０５は、セレクタ９５１〜９５２の出力信号と起動情報イネーブル信号Ｆ＿ＥＮＢとの論理積を演算し、制御信号ＣＣ１及びＣＣ２として出力する。図１２（ｃ）は、（Ｆ＿ＥＮＢ、Ｆ＿ＳＥＬ）と（ＣＣ１、ＣＣ２）の対応関係を示す真理値表である。起動情報イネーブル信号Ｆ＿ＥＮＢが"０"である間は、起動情報選択信号Ｆ＿ＳＥＬの値に依らず、制御信号（ＣＣ１，ＣＣ２）は初期値（０，０）に設定される。
【００６１】
図１３は、本実施の形態に係る情報処理装置１の起動手順の一例を示すタイミングチャートである。図７に関して説明したのと同様に、情報処理装置１の起動は、時刻Ｔ０において、（ａ）外部電圧および（ｂ）リセット信号が情報処理装置１に供給されたことを契機として開始される。そして、（ａ）外部電圧および（ｂ）リセット信号が情報処理装置１に供給されてから所定の遅延時間が経過した後の時刻Ｔ１において、（ｃ）起動情報イネーブル信号Ｆ＿ＥＮＢが立ち上がる。
【００６２】
図１３の例では、（ｃ）起動情報イネーブル信号Ｆ＿ＥＮＢが立ち上がってから所定の遅延時間後の時刻Ｔ２まで、（ｄ）ＢＯＯＳＴ信号が"１"に設定される。また、図１３の例では、（ｄ）ＢＯＯＳＴ信号が"０"に設定された時刻Ｔ２から所定の遅延時間後の時刻Ｔ３まで、（ｅ）起動情報選択信号Ｆ＿ＳＥＬが"１"に設定される。時刻Ｔ３は、（ｇ）温度センサ１６２の出力が安定化するまでの時間に基づいて予め決定すればよい。また、（ｇ）温度センサ１６２の出力をモニタすることで当該出力の安定化したことを動的に判定してもよい。
【００６３】
アナログ回路制御部１５は、時刻Ｔ１において（ｆ）起動情報１３０を取得する。上述したように、（ｆ）起動情報１３０は２ビットの値ＦＣ１及びＦＣ２を含む。（ｅ）起動情報選択信号Ｆ＿ＳＥＬが"１"である時刻Ｔ１から時刻Ｔ３までの間、アナログ回路制御部１５は、起動情報（ＦＣ１，ＦＣ２）に基づいて決定された値（ＰＣ１，ＰＣ２）を制御信号（ＣＣ１，ＣＣ２）として出力する。ただし、ＢＯＯＳＴ信号が"１"から"０"に変化する時刻Ｔ２の前後において、起動情報（ＦＣ１，ＦＣ２）に基づく値（ＰＣ１，ＰＣ２）は変化する。図１１及び図１２を用いて説明したように、ＢＯＯＳＴ信号が"１"である時刻Ｔ１からＴ２までの間において、（ＰＣ１，ＰＣ２）は、相対的に小さい位相補償容量が選択されるように決定される。一方、ＢＯＯＳＴ信号が"０"である時刻Ｔ２からＴ３までの間において、（ＰＣ１，ＰＣ２）は（ＦＣ１，ＦＣ２）と同一の値となる。
【００６４】
次に、アナログ回路制御部１５は、時刻Ｔ３において、温度センサ１６２の出力信号（ＴＳ１，ＴＳ２，ＴＳ３）を取得する。そして、時刻Ｔ３以降は、温度センサ１６２の出力信号（ＴＳ１，ＴＳ２，ＴＳ３）に従って制御信号ＣＣ１及びＣＣ２を生成する。つまり、アナログ回路制御部１５は、温度センサ１６２の出力信号（ＴＳ１，ＴＳ２，ＴＳ３）に基づいて決定された値（ＴＣ１，ＴＣ２）を制御信号（ＣＣ１，ＣＣ２）として出力する。
【００６５】
図１３の（ｉ）位相補償容量値は、図１０の具体例に従って選択される位相補償容量値を示している。また、（ｊ）内部電源回路出力の例は、内部電源回路１２１の主力電圧の時間変化の一例を示している。
【００６６】
図１３の（ｋ）完了ステータス信号は、図７に示した（ｉ）完了ステータス信号と同様である。
【００６７】
＜実施の形態５＞
本実施の形態では、上述した実施の形態４の変形例について説明する。上述した実施の形態４では、過去の環境温度が反映された起動情報１３０に従って、内部電源回路１２１の位相補償容量を調整する例について説明した。しかしながら、内部電源回路１２１の制御は、位相補償容量の調整に限られない。実施の形態１にて既に述べた通り、アナログ回路制御部１５は、内部電源回路１２１に対するバイアス電圧（e.g. 図９に示されたＢＩＡＳ電圧）を調整してもよい。このような制御によれば、情報処理装置１は、情報処理装置１が過去に起動されていた時の環境温度に適応して、バイアス電圧を適切に調整することができる。
【００６８】
図１４は、本実施の形態に係る情報処理装置１の起動手順の一例を示すタイミングチャートである。図１４に示された波形（ａ）〜（ｇ）は、図１３に示した波形（ａ）〜（ｇ）と同様である。（ｈ）バイアス設定信号ＶＢは、アナログ回路制御部１５から内部電源回路１２１に供給される制御信号である。（ｄ）ＢＯＯＳＴ信号が"１"である場合、アナログ回路制御部１５は、時刻Ｔ１から時刻Ｔ２までの間、バイアス電圧値が（ｆ）起動情報１３０によって決まる値よりも高い値になるようにバイアス設定信号ＶＢを生成する（ＶＢ＿Ａ）。（ｄ）ＢＯＯＳＴ信号が"０"である場合、時刻Ｔ２から時刻Ｔ３までの間、アナログ回路制御部１５は、バイアス電圧値が（ｆ）起動情報１３０によって決まる値となるようにバイアス設定信号ＶＢを生成する（ＶＢ＿Ｂ）。そして、（ｅ）起動情報選択信号Ｆ＿ＳＥＬが"０"である時Ｔ３以降において、アナログ回路制御部１５は、バイアス電圧値が（ｇ）温度センサ１６２の出力によって決まる値となるようにバイアス設定信号ＶＢを生成する（ＶＢ＿Ｃ）。
【００６９】
図１４の（ｉ）バイアス電圧の例は、ＢＯＯＳＴ信号が"１"とされ、内部電圧の高速立ち上げが行われる場合を示している。この場合、時刻Ｔ１から時刻Ｔ２までの間、相対的に高いバイアス電圧（e.g. １．０Ｖ）が内部電源回路１２１に供給される。
【００７０】
図１４の（ｊ）バイアス電圧の例は、ＢＯＯＳＴ信号が"０"とされ、内部電圧の高速立ち上げが行われない場合を示している。この場合には、低電力での立ち上げモードとしてもよい。つまり、図１４の波形（ｊ）のように、相対的に小さいバイアス電圧（e.g. ０．６Ｖ）を内部電源回路１２１に供給してもよい。
【００７１】
＜実施の形態６＞
本実施の形態では、起動情報メモリ１３の構成例について説明する。図１５は、起動情報メモリ１３の構成例を示すブロック図である。図１５の起動情報メモリ１３は、フラッシュメモリである。始めに、フラッシュメモリである起動情報メモリ１３の通常の読み出し動作及び書き込み動作について説明する。
【００７２】
メモリマトリクス１３１は、マトリクス状に配置された複数のメモリセルを含む。図１５は、複数のメモリセルのうち同一行の２つのメモリセルＭＣ１及びＭＣ２を示している。図１５の構成例では、メモリセルＭＣ１及びＭＣ２の各々は、２つのゲート電極、つまりコントロールゲートとメモリゲートを有する。コントロールゲートは、ワード線ＷＬに接続される。また、メモリゲートは、メモリゲート選択線ＭＧＬに接続される。
【００７３】
通常のデータ読み出し時には、読み出し行セレクタ１３２は、アドレスバスに入力された読み出しアドレスに基づいてメモリマトリクス１３１の対象行を指定する。具体的には、セレクタ１３２は、読み出し対象行のワード線ＷＬに対して電圧を印加する。読み出し時の列選択は、列セレクタ１３３により行われる。そして、メモリマトリクス１３１から読み出されたデータは、ベリファイセンスアンプ１３４、及び入出力回路１３５を介して出力データバスに供給される。
【００７４】
通常のデータ書き込み時には、書き込み行セレクタ１３７は、アドレスバスに入力された読み出しアドレスに基づいてメモリマトリクス１３１の対象行を指定する。具体的には、セレクタ１３７は、書き込み対象行のワード線ＷＬに対して電圧を印加する。書き込み時の列選択は、列セレクタ１３３により行われる。そして、入力データバスから供給される書き込みデータは、書き込みラッチ１３６を介して対象のメモリセルに供給される。
【００７５】
電源回路１３８は、外部電圧を受信し、起動情報メモリ１３の各部に供給される動作電圧を生成する。
【００７６】
さらに、図１５の起動情報メモリ１３は、内部電圧を用いることなく外部電圧によって起動情報１３０を出力できるよう構成されている。より詳しく述べると、図１５の起動情報メモリ１３は、アドレスバスを経由した読み出しアドレス入力に基づく通常の行選択および列選択を行うこと無く、外部電圧およびリセット信号が供給されたことに応じて起動情報１３０を出力できるよう構成されている。
【００７７】
具体的に述べると、起動情報１３０を格納するメモリセルＭＣ１及びＭＣ２のワード線ＷＬは、ＯＲ回路１３２１を介してリセット信号線に接続されている。したがって、外部電圧およびリセット信号が供給されたことに応じて、メモリセルＭＣ１及びＭＣ２に格納された起動情報１３０が書き込みラッチ１３６に保持される。書き込みラッチ１３６は、リセット転送レジスタを兼ねている。つまり、書き込みラッチ（リセット転送レジスタ）１３６は、メモリセルＭＣ１及びＭＣ２から読み出された起動情報１３０をアナログ回路制御部１５に供給する。
【００７８】
図１５に示した構造を用いることによって、内部電源回路１２１を含むアナログ回路１２の起動に使用される起動情報１３０を情報処理装置１内に格納することができる。また、図１５に示した構造によれば、外部電圧及びリセット信号の供給のみによって、起動情報１３０を簡単に読み出すことができる。
【００７９】
＜実施の形態７＞
本実施の形態では、情報処理装置１をシングルチップ・マイクロコンピュータに適用する例について説明する。図１６は、シングルチップ・マイクロコンピュータとしての情報処理装置１の構成例を示すブロック図である。図１６に示されたＣＰＵ１１１、ＤＭＡコントローラ１１２、ＲＡＭ１１３、バスインタフェース１１４、及びフラッシュメモリモジュール１１５は、主要ブロック１１の具体例である。また、図１６に示された内部電源回路１２１およびクロック回路１２２は、アナログ回路１２の具体例である。完了ステータスフラグ１５１は、アナログ回路１２の起動完了に応じてアナログ回路制御部１５から出力される完了ステータスを保持するレジスタである。モードレジスタ１５２は、起動情報メモリ１３から読み出された動作モード情報を保持する。これらの各構成要素の間は、周辺バス１０１及び高速バス１０２によって接続されている。
【００８０】
実施の形態１〜６で説明した情報処理装置１は、例えば、図１６に示すようなシングルチップ・マイクロコンピュータに好適である。シングルチップ・マイクロコンピュータは、いわゆる組み込みシステムとして様々な用途及び環境にて使用される。したがって、実施の形態１〜６によれば、例えば、不要なマージンを排除し、シングルチップ・マイクロコンピュータの実際の動作条件に適応したアナログ回路１２の起動制御を行うことができる。また、実施の形態１〜６によれば、例えば、センサ１６の安定化に先立って起動情報１３０を用いてアナログ回路１２の制御を開始することができる。
【００８１】
なお、上述した実施の形態１〜７は、適宜組み合わせて用いることができる。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【００８２】
１  情報処理装置
１１  主要ブロック
１２  アナログ回路
１３  起動情報メモリ
１４  起動情報作成部
１５  アナログ回路制御部
１６  センサ
１０１  周辺バス
１０２  高速バス
１１１  ＣＰＵ（Central Processing Unit）
１１２  ＤＭＡ（Direct Memory Access）コントローラ
１１３  ＲＡＭ（Random Access Memory）
１１４  バスインタフェース
１１５  フラッシュメモリモジュール
１２１  内部電源回路
１２２  クロック回路
１３０  起動情報
１３１  メモリマトリクス
１３２  読み出し行セレクタ
１３３  列セレクタ
１３４  ベリファイセンスアンプ
１３５  入出力回路
１３６  書きこみラッチ兼リセット転送レジスタ
１３７  書き込み行セレクタ
１５１  完了ステータスフラグ
１５２  モードレジスタ
１６１  外部電圧センサ
１６２  温度センサ
１６３  内部電圧センサ
１６４  時間センサ
９０１〜９０５  ＡＮＤ回路
９１１  ＯＲ回路
９２１〜９２３  ＮＡＮＤ回路
９３１、９３２  ＮＯＲ回路
９４１  ＸＯＲ回路
９５１、９５２  セレクタ（マルチプレクサ）
１２１０  温度特性調整部
１３２１  ＯＲ回路
１６２１〜１６２３  温度センサ
ＡＤＪ＃１〜ＡＤＪ＃３  温度特性調整回路
ＯＰＡ  オペアンプ
ＣＣ１、ＣＣ２  アナログ回路制御信号
ＴＳ１、ＴＳ２、ＴＳ３  温度センサ信号
ＦＣ１、ＦＣ２  起動情報信号
ＭＣ１、ＭＣ２  メモリセル
ＷＬ  ワード線
ＭＧＬ  メモリゲート選択線
【図１】
2013152677.tif 000003
【図２】
2013152677.tif 000004
【図３】
2013152677.tif 000005
【図４】
2013152677.tif 000006
【図５】
2013152677.tif 000007
【図６】
2013152677.tif 000008
【図７】
2013152677.tif 000009
【図８】
2013152677.tif 000010
【図９】
2013152677.tif 000011
【図１０】
2013152677.tif 000012
【図１１】
2013152677.tif 000013
【図１２】
2013152677.tif 000014
【図１３】
2013152677.tif 000015
【図１４】
2013152677.tif 000016
【図１５】
2013152677.tif 000017
【図１６】
2013152677.tif 000018