(57)【要約】【課題】半導体パッケージのプローブ端子を介して発振回路の回路特性と発振特性を正確に検査する。【解決手段】制御回路１５は、回路特性検査モードにおいてスイッチ１２、１３をオン、スイッチ１４をオンとオフに切り替える。このとき、発振回路４を非発振状態とし、プローブ端子Ｔ１、Ｔ２を介して、発振回路４を構成する各回路要素の直流特性、静的特性、入出力特性などの回路特性を検査する。制御回路１５は、発振特性検査モードにおいてスイッチ１２、１３をオフ、スイッチ１４をオンに切り替える。このとき、発振回路４を発振させ、プローブ端子Ｔ３を介して、交流特性、過渡特性、安定性などの発振特性を検査する。【選択図】図１
2013210297.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２、第３プローブ端子（Ｔ１、Ｔ２、Ｔ３）を有する半導体パッケージ（２）の内部に、発振入力端子（１６）と発振出力端子（１７）を有する半導体チップ（３、２２）と、前記発振入力端子と前記発振出力端子との間に接続された発振子（５）を備え、
前記半導体チップ（３、２２）は、
前記発振子とともに発振回路（４）を形成する発振バッファ（８）および帰還抵抗（９）と、
前記発振入力端子と前記第１プローブ端子との間に設けられた第１スイッチ（１２、２３）と、
前記発振出力端子と前記第２プローブ端子との間に設けられた第２スイッチ（１３、２４）と、
前記発振出力端子と前記第３プローブ端子との間に設けられた信号バッファ（１０）と、
前記第１、第２プローブ端子を介して前記発振回路の非発振状態での回路特性を検査する回路特性検査モードのときに前記第１、第２スイッチをオンし、前記第３プローブ端子を介して前記発振回路の発振特性を検査する発振特性検査モードのときに前記第１、第２スイッチをオフする制御部（１５）とを備えていることを特徴とする半導体装置。
【請求項２】
前記帰還抵抗と直列に第３スイッチ（１４）を備えており、
前記制御部は、前記回路特性検査モードのときに前記第３スイッチをオンまたはオフに切り替え、前記発振特性検査モードのときに前記第３スイッチをオンすることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記信号バッファの出力端子を含む複数のノードの中から１つのノードを選択して前記第３プローブ端子と接続する第４スイッチ（２５）を備え、
前記第１スイッチ（２３）は、前記発振入力端子を含む複数のノードの中から１つのノードを選択して前記第１プローブ端子と接続するように構成され、
前記第２スイッチ（２４）は、前記発振出力端子を含む複数のノードの中から１つのノードを選択して前記第２プローブ端子と接続するように構成されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記回路特性検査モードは、前記発振バッファの入力しきい値レベル、前記発振バッファの出力電圧レベル、および前記発振入力端子と前記発振出力端子との間のリーク電流のうち少なくとも１項目を検査するモードであることを特徴とする請求項１ないし３の何れかに記載の半導体装置。
【請求項５】
前記発振特性検査モードは、発振周波数、発振が安定するまでに要する時間、および発振を開始するのに必要な電圧のうち少なくとも１項目を検査するモードであることを特徴とする請求項１ないし４の何れかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージの内部に発振回路を備えた半導体装置に関する。
【背景技術】
【０００２】
マイコンチップ、電源チップなどの半導体チップおよび発振子などの受動素子をパッケージ基板に搭載して１パッケージ化することにより、異なる製造プロセスで形成された複数の部品をさらに集約できる。その結果、小型、高機能および低コストの半導体装置（ＩＣ）を構成することができる。その反面、パッケージに設けられる端子の数はパッケージサイズにより制限を受ける。このため、内部回路の検査やモニタに用いられる信号は、端子を共用化するためのスイッチを介して入出力される場合が多い。
【０００３】
マイコンのクロック信号を生成する発振回路は、周知のように発振入力端子（ＣＫＩＮ）と発振出力端子（ＣＫＯＵＴ）との間に発振バッファ、帰還抵抗および発振子が並列に接続されて構成されている。ＩＣの検査工程では、この発振回路の回路特性および発振特性も検査対象とされている。特許文献１には、２つ以上の半導体チップがパッケージに組み込まれたＩＣにおいて、チップ間配線がされている多数の信号端子の特性を、アナログスイッチを介して少数のプローブ端子から検査可能な構成が示されている。この構成では、発振入力端子（ＣＫＩＮ）が複数のアナログスイッチを介してプローブ端子に接続され、発振回路の検査が可能となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１６３４５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載された構成を用いて実際に発振回路を検査すると、電源電圧が低下したときに、動作保証電圧範囲内であるにもかかわらずクロック信号が間欠的に停止する現象が見られた。この現象は、検査装置をプローブ端子に接続したことに起因して発生し、検査装置をプローブ端子から外すと正常な発振状態に回復した。すなわち、上述した従来の半導体装置においては、発振状態に影響を及ぼすことなく発振回路の発振特性を正確に検査することが難しいという問題があった。
【０００６】
本発明は上記事情に鑑みてなされたもので、その目的は、半導体パッケージのプローブ端子を介して発振回路の回路特性と発振特性を正確に検査できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載した半導体装置は、第１、第２、第３プローブ端子を有する半導体パッケージの内部に、発振入力端子と発振出力端子を有する半導体チップと、前記発振入力端子と前記発振出力端子との間に接続された発振子を備え、前記半導体チップは、前記発振子とともに発振回路を形成する発振バッファおよび帰還抵抗と、前記発振入力端子と前記第１プローブ端子との間に設けられた第１スイッチと、前記発振出力端子と前記第２プローブ端子との間に設けられた第２スイッチと、前記発振出力端子と前記第３プローブ端子との間に設けられた信号バッファと、前記第１、第２プローブ端子を介して前記発振回路の非発振状態での回路特性を検査する回路特性検査モードのときに前記第１、第２スイッチをオンし、前記第３プローブ端子を介して前記発振回路の発振特性を検査する発振特性検査モードのときに前記第１、第２スイッチをオフする制御部とを備えていることを特徴とする。
【０００８】
この構成によれば、回路特性検査モードにおいて、第１、第２プローブ端子は、それぞれ第１、第２スイッチを介して発振入力端子、発振出力端子に直接接続される。従って、発振を停止させた状態で発振回路の回路特性（発振バッファの入力しきい値レベル、発振バッファの出力電圧レベル、発振入力端子と発振出力端子との間のリーク電流など）を正確に検査できる。
【０００９】
また、発振特性検査モードにおいて、第３プローブ端子は、信号バッファを通して発振信号を観測する。この場合、第１、第２スイッチがオフし、発振入力端子、発振出力端子から第１、第２スイッチを介して第１、第２プローブ端子や配線の浮遊容量等に流れる電流が遮断される。従って、発振回路の発振状態が影響を受けることがなくなり、発振特性（発振周波数、発振が安定するまでに要する時間、発振を開始するのに必要な電圧など）を正確に検査できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態であって、ＩＣ内部の発振回路とその発振回路の検査に用いられる周辺回路を示す図
【図２】プローブ端子Ｔ３でクロック信号を測定したときの電流経路を示す図
【図３】プローブ端子Ｔ１、Ｔ２でクロック信号を測定したときの電流経路を示す図
【図４】電源電圧が１．８Ｖ、０．９Ｖのときに発振出力端子で測定した電圧波形とプローブ端子Ｔ３で測定した電圧波形を示す図
【図５】電源電圧が１．８Ｖ、１．３Ｖのときにプローブ端子Ｔ２で測定した電圧波形とプローブ端子Ｔ３で測定した電圧波形を示す図
【図６】本発明の第２の実施形態を示す図１相当図
【発明を実施するための形態】
【００１１】
（第１の実施形態）
以下、第１の実施形態について図１ないし図５を参照しながら説明する。図１に示すＩＣ１（半導体装置）は、マルチチップパッケージの形態を備えている。すなわち、パッケージ２の内部には、マイコンチップ３や図示しない電源チップなどの複数の半導体チップと、発振回路４を構成する発振子５やコンデンサ６、７などの受動素子とがパッケージ基板に搭載されて収容されている。電源チップは５Ｖの電源電圧を生成し、マイコンチップ３は、５Ｖから１．８Ｖを生成するレギュレータを備えている。パッケージ２は電源端子や信号端子など多数の端子を備えているが、図１では発振回路４の検査に用いられる第１、第２、第３プローブ端子Ｔ１、Ｔ２、Ｔ３のみを示している。
【００１２】
マイコンチップ３は、図示しないＣＰＵ、ＲＡＭ、ＲＯＭ、フラッシュメモリ、汎用ポート、Ａ／Ｄコンバータ、その他の周辺回路などを備えている。さらに、発振回路４を構成する発振バッファ８と帰還抵抗９、信号バッファ１０、レベルシフト回路１１、第１〜第３スイッチ１２〜１４および制御回路１５を備えている。
【００１３】
発振回路４は、マイコンチップ３の発振入力端子１６（ＣＫＩＮ）と発振出力端子１７（ＣＫＯＵＴ）との間に、発振バッファ８、帰還抵抗９および発振子５が並列に接続されて構成されている。発振入力端子１６とグランドとの間、発振出力端子１７とグランドとの間には、それぞれコンデンサ６、７が接続されている。発振子５は、水晶発振子、セラミック発振子などから精度、安定性など目的に合わせて選択されている。発振回路４で生成されたクロック信号は、信号バッファ１０を介してＣＰＵや周辺回路に供給される。
【００１４】
第１〜第３スイッチ１２〜１４、レベルシフト回路１１および制御回路１５は、ＩＣ１の外部から発振回路４を検査する際に用いられる。スイッチ１２は、マイコンチップ３の発振入力端子１６と端子１８との間に設けられており、スイッチ１３は、マイコンチップ３の発振出力端子１７と端子１９との間に設けられている。端子１８、１９は、それぞれプローブ端子Ｔ１、Ｔ２に接続されている。スイッチ１４は、帰還抵抗９と直列に接続されている。なお、スイッチ１２〜１４はアナログスイッチにより構成されている。
【００１５】
レベルシフト回路１１は、クロック信号の信号レベルを１．８Ｖ系から５Ｖ系に変換するもので、信号バッファ１０とマイコンチップ３の端子２０との間に設けられている。端子２０は、プローブ端子Ｔ３と接続されている。制御回路１５は、発振回路４を検査する検査モードにおいて、第１〜第３スイッチ１２〜１４のオンオフ状態を制御する。
【００１６】
次に、本実施形態の作用について説明する。ＩＣ１のプローブ端子Ｔ１〜Ｔ３に検査装置のプローブを接続し、ＩＣ１を検査モードに設定することにより、発振回路４の検査を実施することができる。発振回路４の検査モードには、回路特性検査モードと発振特性検査モードがある。回路特性検査モードでは、制御回路１５はスイッチ１２、１３をオン、スイッチ１４をオンとオフに切り替え、発振回路４を非発振状態としてプローブ端子Ｔ１、Ｔ２を介して回路特性を検査する。発振特性検査モードでは、制御回路１５はスイッチ１２、１３をオフ、スイッチ１４をオンにし、発振回路４を発振させてプローブ端子Ｔ３を介して発振特性を検査する。
【００１７】
回路特性検査モードでは、発振回路４を構成する各回路要素の直流特性、静的特性、入出力特性に代表される回路特性を検査することにより、各回路要素の故障、断線、短絡などを発見することができる。この場合、プローブ端子Ｔ１から定電圧を印加することにより、発振を止めることができる。具体的な検査項目は、発振バッファ８の入力しきい値レベル、発振バッファ８の出力電圧レベル、発振入力端子１６と発振出力端子１７との間のリーク電流などである。
【００１８】
すなわち、プローブ端子Ｔ１への印加電圧を変化させ、プローブ端子Ｔ２のレベルが反転した時のプローブ端子Ｔ１の電圧を測定することにより発振バッファ８の入力しきい値レベルを検査できる。また、プローブ端子Ｔ１にＬレベル（０Ｖ）とＨレベル（１．８Ｖ）の電圧を印加し、プローブ端子Ｔ２のレベルを測定することにより発振バッファ８の出力電圧レベルを検査できる。さらに、スイッチ１４をオンとオフに切り替えながら、プローブ端子Ｔ１、Ｔ２間に流れるリーク電流を測定することにより帰還抵抗９の接続状態を検査できる。また、スイッチ１４をオフしたときのリーク電流により、発振バッファ８や発振子５の異常も検査可能である。
【００１９】
こうした回路特性は信号バッファ１０を介して測定することができないため、プローブ端子Ｔ１、Ｔ２からスイッチ１２、１３を介して測定する。回路特性の検査は、直流信号、ランプ信号などを用いて静的に行うため、プローブ端子や内部配線の寄生容量、配線インダクタンス等の影響を受けにくい。また、検査電流も微小であるため、スイッチ１２、１３や内部配線の抵抗の影響もうけにくい。従って、正確に検査することができる。
【００２０】
これに対し、発振特性検査モードでは、発振回路４を実際に発振させて交流特性、過渡特性、安定性に代表される発振特性を検査することにより発振異常を発見することができる。具体的な検査項目は、発振周波数、電源電圧の供給から発振が安定するまでに要する時間、発振を開始するのに必要な電源電圧などである。
【００２１】
プローブ端子Ｔ２を介して発振特性を測定すると、既述したようにクロック信号が間欠的に停止する現象が見られた。図３は、従来構成と同様にスイッチ１３をオンしてプローブ端子Ｔ２でクロック信号を測定したときに流れる電流経路を示している。測定に伴う電流は、発振バッファ８からスイッチ１３と内部配線を通してプローブ端子Ｔ２に流れる。スイッチ１３の抵抗Ｒｓおよび内部配線、プローブ端子等の寄生容量Ｃｐと抵抗Ｒｐは、クロック信号の周波数に対し低インピーダンスの負荷として作用するため、発振回路４の発振特性に重大な影響を与える。
【００２２】
図５は、（ａ）電源電圧１．８Ｖ、（ｂ）電源電圧１．３Ｖのときに、プローブ端子Ｔ２で測定した電圧波形とプローブ端子Ｔ３で測定した電圧波形を示している。プローブ端子Ｔ３の電圧波形は、レベルシフト回路１１を介して５Ｖ系の電圧レベルに変換されているが、実質的には信号バッファ１０からＣＰＵや周辺回路に供給されるクロック信号の波形と同じである。
【００２３】
電源電圧が１．８Ｖのときには、プローブ端子Ｔ２、Ｔ３で測定した電圧波形は何れも正常である。しかし、電源電圧が１．３Ｖに低下すると、プローブ端子Ｔ２の電圧振幅が電源電圧の低下割合（＝１．３／１．８）を超えて著しく低下し、クロック信号が間欠的に停止していることが分かる。これは、上述した低インピーダンス負荷の影響により発振回路４の出力電圧振幅が低下し、信号バッファ１０の入力しきい値よりも低くなるためと考えられる。このように、プローブ端子Ｔ２を用いると、電源電圧の低下に伴い発振特性を正確に検査できなくなる。
【００２４】
これに対し、本実施形態では、スイッチ１２、１３をオフして発振回路４から内部配線およびプローブ端子Ｔ１、Ｔ２を切り離し、代わりにプローブ端子Ｔ３を用いてクロック信号を測定する。スイッチ１２、１３をオフすることにより、発振回路４から上述した低インピーダンス負荷が切り離される。図２は、スイッチ１２、１３をオフするとともに、プローブ端子Ｔ３でクロック信号を測定したときに流れる電流の経路を示している。測定に伴う電流は、信号バッファ１０およびレベルシフト回路１１を通してプローブ端子Ｔ３に流れる。
【００２５】
その結果、非検査モードである通常モードの時と同様に、発振回路４への影響を排除できる。図４は、（ａ）電源電圧１．８Ｖ、（ｂ）電源電圧０．９Ｖのときに、発振出力端子１７で測定した電圧波形とプローブ端子Ｔ３で測定した電圧波形を示している。ここでは、試験用に準備したＩＣの発振出力端子１７に直接プローブを当てることにより、発振回路４に対する浮遊容量や抵抗の影響を極力除いて発振出力端子１７の電圧を測定している。電源電圧が１．８Ｖのときは勿論であるが、電源電圧が０．９Ｖに半減したときでも、プローブ端子Ｔ３で測定したクロック信号は正常な発振波形となることが分かる。これは、すなわちＣＰＵや周辺回路に供給されるクロック信号も正常な発振波形となっていることを意味している。
【００２６】
以上説明したように、本実施形態のＩＣ１は、発振回路４の特性を検査するため、その検査する特性の性質に合わせて、スイッチ１２、１３を介する測定経路と信号バッファ１０を介する測定経路を併せ持っている。前者の測定経路を用いる回路特性検査モードでは、スイッチ１２、１３がオンに切り替えられる。このとき、プローブ端子Ｔ１、Ｔ２を介して直流信号、ランプ信号などの測定用信号を印加することにより、発振を停止させた状態で発振回路４を構成する各回路要素の回路特性を正確に検査することができる。
【００２７】
後者の測定経路を用いる発振特性検査モードでは、スイッチ１２、１３がオフ、スイッチ１４がオンに切り替えられる。このとき、プローブ端子Ｔ３を介してクロック信号を測定することにより、スイッチ１２、１３の抵抗、内部配線の浮遊容量、配線インダクタンス、配線抵抗、検査装置のプローブの容量などの影響を排除しながら、発振特性を正確に検査することができる。
【００２８】
（第２の実施形態）
図６に示すＩＣ２１のマイコンチップ２２は、図１に示したマイコンチップ３のスイッチ１２、１３をそれぞれ第１、第２スイッチ２３、２４に置き替え、信号バッファ１０とレベルシフト回路１１との間に第４スイッチ２５を加えた構成を備えている。その他の構成要素はマイコンチップ３と同様であるため、同一符号を付して説明を省略する。
【００２９】
第１スイッチ２３は、発振入力端子１６を含むマイコンチップ２２内の複数のノードの中から１つのノードを選択してプローブ端子Ｔ１と接続可能である。第２スイッチ２４は、発振出力端子１７を含むマイコンチップ２２内の複数のノードの中から１つのノードを選択してプローブ端子Ｔ２と接続可能である。スイッチ２５は、信号バッファ１０の出力端子を含む複数のノードの中から１つのノードを選択してプローブ端子Ｔ３と接続可能である。
【００３０】
制御回路１５は、回路特性検査モードのときに、発振入力端子１６、発振出力端子１７を選択するようにスイッチ２３、２４を切り替え、必要に応じて信号バッファ１０の出力端子を選択するようにスイッチ２５を切り替える。また、発振特性検査モードのときに、発振入力端子１６、発振出力端子１７以外のノードを選択するようにスイッチ２３、２４を切り替え、信号バッファ１０の出力端子を選択するようにスイッチ２５を切り替える。これにより、第１の実施形態と同様にして発振回路４の検査を実施できる。
【００３１】
制御回路１５は、通常モードのときに、それぞれ発振入力端子１６、発振出力端子１７、信号バッファ１０の出力端子以外のノードを選択するようにスイッチ２３、２４、２５を切り替える。本実施形態によれば、プローブ端子Ｔ１〜Ｔ３を汎用ポートその他の機能回路の信号入出力端子として利用可能となり、パッケージ２の端子数を削減することができる。
【００３２】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【００３３】
第１、第２の実施形態において、スイッチ１４は、実施する回路特性の検査項目に基づいて必要に応じて設ければよい。
第１の実施形態に対し、スイッチ１２、１３の何れか一方のみをスイッチ２３またはスイッチ２４に置き替えてもよい。また、第１の実施形態に対し、スイッチ１２、１３をそのままとし、第４スイッチ２５を加えた構成としてもよい。
【００３４】
回路特性検査モードでの検査項目は、発振バッファ８の入力しきい値レベル、発振バッファ８の出力電圧レベルおよび発振入力端子１６と発振出力端子１７との間のリーク電流のうち少なくとも１項目、或いはそれ以外の項目であってもよい。
【００３５】
発振特性検査モードでの検査項目は、発振周波数、電源電圧の供給から発振が安定するまでに要する時間、発振を開始するのに必要な電源電圧のうち少なくとも１項目、或いはそれ以外の項目であってもよい。
【符号の説明】
【００３６】
図面中、１、２１はＩＣ（半導体装置）、２はパッケージ（半導体パッケージ）、３、２２はマイコンチップ（半導体チップ）、４は発振回路、５は発振子、８は発振バッファ、９は帰還抵抗、１０は信号バッファ、１２、２３は第１スイッチ、１３、２４は第２スイッチ、１４は第３スイッチ、１５は制御回路（制御部）、１６は発振入力端子、１７は発振出力端子、２５は第４スイッチ、Ｔ１、Ｔ２、Ｔ３は第１、第２、第３プローブ端子である。
【図１】
2013210297.tif 000003
【図２】
2013210297.tif 000004
【図３】
2013210297.tif 000005
【図４】
2013210297.tif 000006
【図５】
2013210297.tif 000007
【図６】
2013210297.tif 000008