(57)【要約】【課題】本発明は、半導体パッケージ及びその製造方法に関する。【解決手段】本発明の実施形態による半導体パッケージは、第１側面を有する電気素子と、電気素子が位置するキャビティを有するコア基板と、を含み、コア基板は、コア基板の厚さ方向に対して傾き、キャビティを定義する第２側面を有する。【選択図】図１
2013106033.tif 000002
【特許請求の範囲】
【請求項１】
第１側面を有する電気素子と、
前記電気素子が位置するキャビティを有するコア基板と、を含み、
前記コア基板は、前記コア基板の厚さ方向に対して傾き、前記キャビティを定義する第２側面を有する半導体パッケージ。
【請求項２】
前記電気素子は、前記キャビティの開放された上部を介して挿入されて配置され、
前記キャビティは、前記電気素子の挿入方向に向かって、その幅が狭くなる形状を有する請求項１に記載の半導体パッケージ。
【請求項３】
前記第１側面は、前記第２側面に対応した形状を有する請求項１に記載の半導体パッケージ。
【請求項４】
前記コア基板は、前記第２側面から前記キャビティの中央に向かって突出され、前記電気素子を支持する支持体をさらに含む請求項１に記載の半導体パッケージ。
【請求項５】
前記キャビティは前記コア基板を貫通するホール（ｈｏｌｅ）である請求項１に記載の半導体パッケージ。
【請求項６】
前記キャビティは、前記コア基板の一面から一定深さまで窪んだトレンチ（ｔｒｅｎｃｈ）構造を有する請求項１に記載の半導体パッケージ。
【請求項７】
前記第２側面は、前記第１側面とともに前記電気素子が前記キャビティに挿入される過程で、前記電気素子が前記キャビティの内部に固定されるようにするストッパ（Ｓｔｏｐｐｅｒ）として用いられる請求項１に記載の半導体パッケージ。
【請求項８】
前記コア基板は金属材質からなる請求項１に記載の半導体パッケージ。
【請求項９】
前記電気素子及び前記コア基板を覆う絶縁膜と、
前記絶縁膜上で前記電気素子に電気的に連結される金属回路構造物と、をさらに含む請求項１に記載の半導体パッケージ。
【請求項１０】
前記第２側面の傾斜は、前記コア基板を前記厚さ方向に横切る線に対して７０゜〜９０゜の角度範囲を満たす請求項１〜９の何れか一項に記載の半導体パッケージ。
【請求項１１】
第１側面を有する電気素子を準備する段階と、
前記電気素子が位置するキャビティを有するコア基板を準備する段階と、
前記電気素子を前記キャビティの内部に位置させる段階と、を含み、
前記コア基板を準備する段階は、
ベース基板を準備する段階と、
前記第１側面を包んで前記ベース基板の厚さ方向に傾く第２側面が形成されるように、前記ベース基板にホール（ｈｏｌｅ）またはトレンチ（ｔｒｅｎｃｈ）を形成する段階と、を含む半導体パッケージの製造方法。
【請求項１２】
前記電気素子を準備する段階は、
複数の集積回路チップが形成された基板を準備する段階と、
前記第１側面が前記第２側面に対応した形状を有するように、前記基板を前記基板の厚さ方向に傾くように切断する段階と、を含む請求項１１に記載の半導体パッケージの製造方法。
【請求項１３】
前記基板を前記基板の厚さ方向に傾くように切断する段階は、前記基板を切断するダイシングブレードの両面が傾くようにし、前記ダイシングブレードが前記基板が傾くように切断してなる請求項１２に記載の半導体パッケージの製造方法。
【請求項１４】
前記ベース基板は、金属板であり、
前記コア基板は、前記電気素子の放熱基板として用いられる請求項１１に記載の半導体パッケージの製造方法。
【請求項１５】
前記電気素子を前記キャビティの内部に位置させる段階は、前記第１側面と前記第２側面を前記電気素子が前記キャビティに挿入される過程で、前記電気素子が前記キャビティの内部に固定されるようにするストッパ（Ｓｔｏｐｐｅｒ）として使用してなる請求項１１に記載の半導体パッケージの製造方法。
【請求項１６】
前記コア基板上に前記キャビティを覆う絶縁膜を形成する段階と、
前記コア基板上に前記電気素子に電気的に連結される金属回路構造物を形成する段階と、を含む請求項１１に記載の半導体パッケージの製造方法。
【請求項１７】
前記ベース基板にホールまたはトレンチを形成する段階は、前記第２側面の傾斜が前記コア基板を前記厚さ方向に横切る線に対して７０゜〜９０゜の角度範囲を満たすように行われる請求項１１〜１６の何れか一項に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及びその製造方法に関し、より詳細には、製造工程効率を向上することができる構造を有する半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
半導体パッケージ技術は、製造された半導体集積回路チップ（ＩＣ）を外部環境から保護し、前記半導体集積回路チップを外部電子装置に装着するために提供される。通常、半導体パッケージは、少なくとも一つの回路基板及び前記回路基板に備えられた集積回路チップを含むことができる。このような回路基板のうちエンベデッド印刷回路基板（Ｅｍｂｅｄｄｅｄ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ；Ｅｍｂｅｄｄｅｄ  ＰＣＢ）は、半導体パッケージの集積度を高めるために、コア基板内に電気素子を内蔵した構造を有する。
【０００３】
前記のようなコア基板は、能動素子及び受動素子のような電気素子を準備してコア基板のキャビティ内に配置し、所定の絶縁材で前記キャビティの残りの隙間を充填した後、前記電気素子の電極端子と前記コア基板の回路パターンとを電気的に連結する工程を行って製造されることができる。
【０００４】
しかし、前記電気素子を前記コア基板のキャビティ内に配置する過程で、前記電気素子を前記キャビティに臨時固定するために多数の材料及び工程が付加されることにより、製造コストが増加し製造工程効率が低下される。例えば、前記電気素子を前記キャビティに固定するための接着材料（例えば、接着フィルム）を準備する段階、前記接着材料を用いて前記電気素子を前記キャビティに固定する段階、そして前記接着材料を除去する段階などが付加される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許第１０−２００６−００７０７６７号公報
【特許文献２】特開２００４−２８１４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、電気素子をコア基板のキャビティに効率的に内蔵することができる構造を有する半導体パッケージを提供することである。
【０００７】
本発明が解決しようとする課題は、電気素子の放熱効率を向上した構造を有する半導体パッケージを提供することである。
【０００８】
本発明が解決しようとする課題は、製造工程効率を向上した半導体パッケージの製造方法を提供することである。
【０００９】
本発明が解決しようとする課題は、電気素子をコア基板のキャビティに効率的に内蔵することができる半導体パッケージの製造方法を提供することである。
【００１０】
本発明が解決しようとする課題は、電気素子の放熱効率を向上させることができる半導体パッケージの製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明による半導体パッケージは、第１側面を有する電気素子と、前記電気素子が位置するキャビティを有するコア基板と、を含み、前記コア基板は、前記コア基板の厚さ方向に対して傾き、前記キャビティを定義する第２側面を有する。
【００１２】
本発明によると、前記電気素子は、前記キャビティの開放された上部を介して挿入されて配置され、前記キャビティは、前記電気素子の挿入方向に向かって、その幅が狭くなる形状を有することができる。
【００１３】
本発明によると、前記第１側面は、前記第２側面に対応した形状を有することができる。
【００１４】
本発明によると、前記コア基板は、前記第２側面から前記キャビティの中央に向かって突出され、前記電気素子を支持する支持体をさらに含むことができる。
【００１５】
本発明によると、前記キャビティは、前記コア基板を貫通するホール（ｈｏｌｅ）であってもよい。
【００１６】
本発明によると、前記キャビティは、前記コア基板の一面から一定深さまで窪んだトレンチ（ｔｒｅｎｃｈ）構造を有することができる。
【００１７】
本発明によると、前記第２側面は、前記第１側面とともに前記電気素子が前記キャビティに挿入される過程で前記電気素子が前記キャビティに予め設定された位置に固定されるようにするストッパ（Ｓｔｏｐｐｅｒ）として用いられることができる。
【００１８】
本発明によると、前記コア基板は金属材質からなってもよい。
【００１９】
本発明によると、前記電気素子及び前記コア基板を覆う絶縁膜と、前記絶縁膜上で前記電気素子に電気的に連結される金属回路構造物と、をさらに含むことができる。
【００２０】
本発明によると、前記第２側面の傾斜は、前記コア基板を前記厚さ方向に横切る線に対して７０゜〜９０゜の角度範囲を満たすことができる。
【００２１】
本発明による半導体パッケージの製造方法は、第１側面を有する電気素子を準備する段階と、前記電気素子が位置するキャビティを有するコア基板を準備する段階と、前記電気素子を前記キャビティの予め設定された位置に位置させる段階と、を含み、前記コア基板を準備する段階は、ベース基板を準備する段階と、前記第１側面を包んで前記ベース基板の厚さ方向に傾く第２側面が形成されるように、前記ベース基板にホール（ｈｏｌｅ）またはトレンチ（ｔｒｅｎｃｈ）を形成する段階と、を含む。
【００２２】
本発明によると、前記電気素子を準備する段階は、複数の集積回路チップが形成された基板を準備する段階と、前記第１側面が前記第２側面に対応した形状を有するように前記基板を前記基板の厚さ方向に傾くように切断する段階と、を含むことができる。
【００２３】
本発明によると、前記ベース基板は、金属板であり、前記コア基板は前記電気素子の放熱基板として用いられることができる。
【００２４】
本発明によると、前記電気素子を前記キャビティの予め設定された位置に位置させる段階は、前記第１側面と前記第２側面を前記電気素子が前記キャビティに挿入される過程で前記電気素子が前記キャビティに予め設定された位置に固定されるようにするストッパ（Ｓｔｏｐｐｅｒ）として使用してなることができる。
【００２５】
本発明によると、前記コア基板上に前記キャビティを覆う絶縁膜を形成する段階と、前記コア基板上に前記電気素子に電気的に連結される金属回路構造物を形成する段階と、を含むことができる。
【００２６】
本発明によると、前記ベース基板にホールまたはトレンチを形成する段階は、前記第２側面の傾斜が前記コア基板を前記厚さ方向に横切る線に対して７０゜〜９０゜の角度範囲を満たすように行われることができる。
【発明の効果】
【００２７】
本発明による半導体パッケージは、別途の接着材料を使用せず電気素子をコア基板のキャビティ内部に固定することができる構造を有することができる。
【００２８】
本発明による半導体パッケージは、電気素子を包むコア基板の材質を金属材質にすることにより、前記電気素子の放熱効率を向上した構造を有することができる。
【００２９】
本発明による半導体パッケージは、電気素子の側面がコア基板のキャビティの側面に対応した形状を有するため、前記電気素子が前記キャビティ内部に安定して実装されることができる構造を有することができる。
【００３０】
本発明による半導体パッケージの製造方法は、別途の接着材料を使用せず電気素子をコア基板のキャビティ内部に固定することができるため、半導体パッケージの製造工程効率を向上することができる。
【００３１】
本発明による半導体パッケージの製造方法は、電気素子を包むコア基板の材質を金属材質にすることにより、前記電気素子の放熱効率を向上した半導体パッケージを製造することができる。
【００３２】
本発明による半導体パッケージの製造方法は、電気素子の側面がコア基板のキャビティの側面に対応した形状を有するように製造することにより、前記電気素子を前記キャビティ内部に安定して実装することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態による半導体パッケージを示す図面である。
【図２】図１に図示されたコア基板を示す図面である。
【図３】図１及び図２に図示されたコア基板の一変形例を示す図面である。
【図４】図１及び図２に図示されたコア基板の他の変形例を示す図面である。
【図５】本発明の実施形態による半導体パッケージの製造方法を示すフローチャートである。
【図６】本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。
【図７】本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。
【図８】本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。
【図９】本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。
【図１０】本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。
【発明を実施するための形態】
【００３４】
本発明の利点及び特徴、そしてそれらを果たす方法は、添付図面とともに詳細に後述される実施形態を参照すると明確になるであろう。しかし、本発明は以下で開示される実施形態に限定されず、相異なる多様な形態で具現されることができる。本実施形態は、本発明の開示が完全になるようにするとともに、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に伝達するために提供されることができる。明細書全体において、同一参照符号は同一構成要素を示す。
【００３５】
本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定しようとするものではない。本明細書で、単数型は文句で特別に言及しない限り複数型も含む。明細書で用いられる「含む（ｃｏｍｐｒｉｓｅ）」及び／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」は言及された構成要素、段階、動作及び／または素子は一つ以上の他の構成要素、段階、動作及び／または素子の存在または追加を排除しない。
【００３６】
以下、添付した図面を参照して本発明の実施形態による半導体パッケージ及びその製造方法について詳細に説明する。
【００３７】
図１は、本発明の実施形態による半導体パッケージを示す図面であり、図２は、図１に図示されたコア基板を示す図面である。
【００３８】
図１及び図２を参照すると、本発明の実施形態による半導体パッケージ１００は、電気素子１１０、コア基板１２０、絶縁膜１３０、そして金属回路構造物１４０を含むことができる。
【００３９】
前記電気素子１１０は、前記キャビティ１２２内に位置することができる。前記電気素子１１０は、能動素子及び受動素子のうち少なくとも何れか一つを含むことができる。例えば、前記電気素子１１０は、半導体集積回路チップ（ＩＣ）を含むことができる。前記電気素子１１０は外部接続端子１１２が形成された一面、前記一面の反対側である他面、そして前記一面と前記他面を連結する第１側面１１４を有することができる。ここで、前記電気素子１１０は、前記一面から前記他面に向かってその幅が狭くなる形状を有することができる。これにより、前記第１側面１１４は前記一面から前記他面に向かって、前記電気素子１１０の内部に近くなるように傾く構造を有することができる。
【００４０】
前記コア基板１２０は、前記半導体パッケージ１００の内部に位置し、前記電気素子１１０の第１側面１１４を包む構造を有することができる。前記コア基板１２０は、前記電気素子１１０が位置する空間を提供するキャビティ１２２を有することができる。前記キャビティ１２２は、前記コア基板１２０を貫通するホール（ｈｏｌｅ）であり、前記ホールは前記コア基板１２０の厚さ方向に向かってその幅が狭くなる構造を有することができる。より具体的に、前記キャビティ１２２は開放された上部１２２ａ、開放された下部１２２ｂ、そして前記電気素子１１０の第１側面１１４を包むように前記上下部１２２ａ、１２２ｂを連結する前記コア基板１２０の第２側面１２２ｃとして定義されることができる。この際、前記第２側面１２２ｃは、前記電気素子１１０の第１側面１１４に対応した形状を有することができる。これにより、前記キャビティ１２２は、前記上部１２２ａから前記下部１２２ｂに向かってその幅が狭くなる形状を有することができる。
【００４１】
ここで、前記第１側面１１４及び第２側面１２２ｃそれぞれの角度は前記電気素子１１０が前記キャビティ１２２内に予め設定された位置に正確に挿入されるように調節されることができる。例えば、前記第２側面１２２ｃの傾斜は前記コア基板を前記厚さ方向に横切る線に対して７０゜〜９０゜の角度範囲を満たすように提供されることができる。前記第２側面１２２ｃの傾斜が７０゜より小さかったり９０゜を超過する場合には、前記電気素子１１０の前記キャビティ１２２内部への挿入正確性が低下し、前記第１側面１１４及び第２側面１２２ｃの加工が容易でない可能性がある。
【００４２】
また、前記コア基板１２０の材質は様々に調節されることができる。例えば、前記コア基板１２０は、樹脂系の絶縁シートを含むことができる。他の例として、前記コア基板１２０は金属シートを含むことができる。前記コア基板１２０が金属シートを含む場合、前記コア基板１２０は前記電気素子１１０から発生する熱を放熱する放熱基板として用いられることができる。
【００４３】
前記絶縁膜１３０は、前記コア基板１２０の両面を覆うことができる。前記絶縁膜１３０は前記コア基板１２０に対して絶縁材を用いたラミネーション（ｌａｍｉｎａｔｉｏｎ）処理を施して形成されることができる。
【００４４】
前記金属回路構造物１４０は、前記電気素子１１０と外部機器（不図示）を電気的に連結するためのものであってもよい。例えば、前記コア基板１２０に形成された導電性ビア及び前記絶縁膜１３０上で前記導電性ビア（ｃｏｎｄｕｃｔｉｖｅ  ｖｉａ）に連結された導電性パターン（ｃｏｎｄｕｃｔｉｖｅ  ｐａｔｔｅｒｎ）などを含むことができる。
【００４５】
上記のように、本発明の実施形態による半導体パッケージ１００は、前記電気素子１１０の第１側面１１４を包む前記コア基板１２０の第２側面１２２ｃが傾く構造を有することができる。さらに、前記電気素子１１０の第１側面１１４は、前記コア基板１２０の第２側面１２２ｃに対応した構造を有することができる。この場合、前記電気素子１１０が前記コア基板１２０の開放された上部１２２ａを介して前記キャビティ１２２に挿入される過程で、前記電気素子１１０は別途の接着フィルムのような接着材料を使用しなくても、前記コア基板１２０のキャビティ１２２の内部に固定されることができる。これにより、本発明による半導体パッケージは、別途の接着材料を使用せず電気素子をコア基板のキャビティ内部に固定することができる構造を有することができる。
【００４６】
また、本発明の実施形態による半導体パッケージ１００は、前記電気素子１１０の第１側面１１４と前記コア基板１２０の第２側面１２２ｃが互いに対応して傾くことができる。これにより、本発明による半導体パッケージは、電気素子の側面がコア基板のキャビティの側面に対応した形状を有するため、前記電気素子が前記キャビティ内部に安定して実装される構造を有することができる。
【００４７】
また、本発明の実施形態による半導体パッケージ１００は、前記電気素子１１０の第１側面１１４と第１側面１１４を包む前記コア基板１２０の第２側面１２２ｃが互いに対応した形状を有するようにし、前記コア基板１２０は金属材質で構成されることができる。これにより、本発明による半導体パッケージは、電気素子を包むコア基板の材質を金属材質にすることにより、前記電気素子の放熱効率を向上させることができる。
【００４８】
以下では、上記で図１及び図２を参照して説明したコア基板１２０の様々な変形例について説明する。
【００４９】
図３は、図１及び図２に図示されたコア基板の一実施形態を示す図面である。図３を参照すると、本発明の一変形例によるコア基板１２０ａは上下に貫通するキャビティ１２２´を有し、開放された下部１２２ｂに隣接する領域の第２側面１２２ｃから前記キャビティ１２２´に向かって突出された形状を有する支持体１２４をさらに含むことができる。前記支持体１２４は、前記電気素子１１０が前記キャビティ１２２´に挿入されて位置する際、前記電気素子１１０が予め設定された位置に支持されて固定されるようにすることができる。
【００５０】
図４は、図１及び図２に図示されたコア基板の他の変形例を示す図面である。図４を参照すると、本発明の他の変形例によるコア基板１２０ｂは上面から一定深さまで窪んだトレンチ（ｔｒｅｎｃｈ）構造のキャビティ１２２´´を有することができる。この場合、前記キャビティ１２２´´は開放された上部１２２ａ、第２側面１２２ｃ、そして密閉された下部１２６によって定義されることができる。前記密閉された下部１２６は前記電気素子１１０が前記キャビティ１２２´´に挿入されて位置する際、前記電気素子１１０が予め設定された位置で支持されて固定されるようにすることができる。
【００５１】
以下、本発明の実施形態による半導体パッケージの製造方法について詳細に説明する。ここで、前記図１を参照して説明した半導体パッケージ１００について重複する内容は省略するか簡素化することができる。
【００５２】
図５は、本発明の実施形態による半導体パッケージの製造方法を示すフローチャートであり、図６〜図１０は本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。
【００５３】
図５及び図６を参照すると、第１側面１１４を有する電気素子１１０を準備することができる（Ｓ１１０）。例えば、前記電気素子１１０を準備する段階は、複数の集積回路チップが形成された基板に対して所定の切断機構１０を利用するダイシング工程（ｄｉｃｉｎｇ  ｐｒｏｃｅｓｓ）を行って、複数の個別集積回路チップに分離する段階を含むことができる。前記電気素子１１０の一面には外部接続端子１１２が形成されることができる。前記切断機構１０としては、ダイシングブレード（ｄｉｃｉｎｇ  ｂｌａｄｅ）が用いられることができる。
【００５４】
一方、前記電気素子１１０を準備する過程で、前記電気素子１１０の第１側面１１４が傾く構造を有するようにすることができる。一例として、前記ダイシングブレードの切断部が傾く構造を有するようにして、前記電気素子１１０のスクライビング工程の際、前記電気素子１１０の第１側面１１４の角度が傾くようにすることができる。このために、前記ダイシングブレードは、端部に向かってシャープな断面を有する構造を有し、ブレードの両面が傾く構造を有するように構成されることができる。これにより、前記ダイシングブレードの切断過程で、前記ダイシングブレードの傾く両断面によって、前記電気素子１１０の前記第１側面１１４が傾く角度に切断することができる。前記のような方法の場合、スクライビング工程と同時に傾く第１側面１１４を有する電気素子１１０を準備することができる。
【００５５】
他の例として、スクライビング工程以降に、別途の傾斜面形成工程を行って、これを利用し、前記電気素子１１０の第１側面１１４が傾く構造を有するようにすることができる。前記傾斜面形成工程としては、エッチング工程または研磨工程などを利用することができる。前記エッチング工程は、乾式または湿式エッチング工程が用いられることができ、この場合、前記スクライビング工程以降に前記電気素子１１０の第１側面１１４に対して別途のエッチング工程を行う方式により前記第１側面１１４が傾くように形成することができる。または、前記スクライビング工程以降に前記電気素子１１０の第１側面１１４に対して機械的研磨工程を行う方式により、前記第１側面１１４が傾くように形成することができる。
【００５６】
また他の例として、レーザ加工工程を用いて、前記電気素子１１０の第１側面１１４が傾く構造を有するようにすることができる。レーザ加工工程はスクライビング工程自体をレーザとして用いて行われたり、スクライビング工程以降に別途のレーザ加工工程を行って、前記電気素子１１０の第１側面１１４が傾くようにすることができる。
【００５７】
図５及び図７を参照すると、電気素子１１０が挿入されて第１側面１１４に対応した第２側面１２２ｃによって定義されるキャビティ１２２を有するコア基板１２０を準備することができる（Ｓ１２０）。より具体的に、前記コア基板１２０を準備する段階は、ベース基板を準備する段階と、前記ベース基板の予め設定されたチップ内蔵位置に対して前記ベース基板を貫通するホールを形成する段階と、を含むことができる。ここで、前記ベース基板としては、様々な材質のプレートが用いられることができる。一例として、前記ベース基板としては、樹脂系の絶縁基板が用いられることができる。他の例として、前記ベース基板としては、金属基板が用いられることができ、この場合、前記コア基板１２０は、前記電気素子１１０から発生する熱を放熱する放熱基板として用いられることができる。
【００５８】
ここで、前記ホールを形成する段階は、前記ベース基板の厚さ方向に向かって傾くように前記キャビティ１２２が形成されるようにすることで、前記キャビティ１２２が一方向に向かって幅が狭くなる柱状を有するようにすることができる。前記一方向は前記電気素子１１０が前記キャビティ１２２に挿入される方向であってもよい。これにより、前記コア基板１２０には開放された上部１２２ａ、開放された下部１２２ｂ及び前記上下部１２２ａ、１２２ｂを連結する第２側面１２２ｃにより定義された前記キャビティ１２２が形成されることができる。
【００５９】
図５及び図８を参照すると、電気素子１１０をコア基板１２０のキャビティ１２２の予め設定された位置に位置させることができる（Ｓ１３０）。より具体的に、前記電気素子１１０の他面が前記キャビティ１２２を向うように、前記電気素子１１０と前記コア基板１２０を整列した後、前記電気素子１１０を前記キャビティ１２２に挿入することができる。この際、第１側面１１４と第２側面１２２ｃが対応した形状を有するため、前記電気素子１１０は、前記コア基板１２０にスライディングして挿入された後、前記キャビティ１２２の内部に安定して停止し固定されることができる。このために、前記第１側面１１４及び第２側面１２２ｃの傾斜角度は、前記電気素子１１０が前記キャビティ１２２に挿入される際、前記キャビティ１２２の内部で停止するように調節されることができる。これにより、前記第１側面１１４及び第２側面１２２ｃは、前記電気素子１１０が前記キャビティ１２２ｃに挿入される過程で前記電気素子１１０が前記キャビティ１２２ｃの内部で停止されるようにするストッパ（Ｓｔｏｐｐｅｒ）として用いられることができる。
【００６０】
図５及び図９を参照すると、コア基板１２０に絶縁膜１３０を形成することができる（Ｓ１４０）。一例として、前記絶縁膜１３０を形成する段階は、前記コア基板１２０の両面に対向するフィルム形状の絶縁材を準備する段階と、前記絶縁材を前記コア基板１２０に加圧する段階と、を含むことができる。前記絶縁材としては所定の絶縁物質からなる絶縁フィルムが用いられることができる。前記絶縁材の一部は、前記電気素子１１０によって充填されていない前記キャビティ１２２の余裕空間に充填されることができる。または、他の例として、前記絶縁膜１３０を形成する段階は、前記コア基板１２０に対してプリプレグ膜（ｐｒｅｐｒｅｇ  ｌａｙｅｒ）を形成する段階を含むことができる。
【００６１】
一方、前記絶縁膜１３０を形成する過程で、前記絶縁膜１３０に金属薄膜１３２を積層する段階が行われることもできる。例えば、前記絶縁膜１３０が樹脂膜（ｒｅｓｉｎ  ｌａｙｅｒ）またはプリプレグ膜である場合、前記絶縁膜１３０を形成する過程で、前記樹脂膜または前記プリプレグ膜上に金属薄膜１３２を積層する段階が付加されることができる。前記金属薄膜１３２としては銅（Ｃｕ）からなる銅薄膜が用いられることができる。このような銅薄膜１３２は、前記絶縁膜１３０を前記コア基板１２０に形成する前に、前記絶縁膜１３０上に予め形成されることもできる。この場合、フィルム形態を有する前記絶縁膜１３０上に銅薄膜１３２を積層した状態で、前記絶縁膜１３０を前記コア基板１２０に付着することにより、前記コア基板１２０上に所定の金属膜を形成することができる。
【００６２】
図５及び度１０を参照すると、コア基板１２０に金属回路構造物１４０を形成することができる（Ｓ１５０）。前記金属回路構造物１４０を形成する段階は、前記コア基板１２０に対してメッキ工程、剥離工程、そしてエッチング工程などを選択的に行い、導電性ビア及び導電性パターンを形成する段階を含むことができる。
【００６３】
上記のように、本発明の実施形態による半導体パッケージの製造方法は、電気素子１１０の第１側面１１４が傾くようにし、前記電気素子１１０が位置し、前記第１側面１１４を包む第２側面１２２ｃが傾くようにし、前記第１側面１１４及び第２側面１２２ｃによって、前記電気素子１１０が前記キャビティ１２２に予め設定された位置に挿入固定されるようにすることができる。これにより、本発明の実施形態による半導体パッケージの製造方法は、別途の接着材料を使用せず、電気素子をコア基板のキャビティ内部に固定することができるため、半導体パッケージの製造工程効率を向上することができる。
【００６４】
また、本発明の実施形態による半導体パッケージの製造方法は、前記電気素子１１０の第１側面１１４と前記コア基板１２０の第２側面１２２ｃが互いに対応した側面構造を有するようにして、前記電気素子１１０が前記キャビティ１２２の内部に安定して挿入されるようにすることができる。これにより、本発明による半導体パッケージの製造方法は、電気素子の側面をコア基板のキャビティの側面に対応した形状を有するように製造することで、前記電気素子を前記キャビティ内部に安定して実装することができる。
【００６５】
また、本発明の実施形態による半導体パッケージ１００は、前記電気素子１１０の第１側面１１４を包む前記コア基板１２０の第２側面１２２ｃが互いに対応した形状を有するようにし、前記コア基板１２０は金属材質で構成されることができる。これにより、本発明による半導体パッケージの製造方法は、電気素子を包むコア基板の材質を金属材質にすることにより、前記電気素子の放熱効率を向上することができる構造を有する半導体パッケージを製造することができる。
【００６６】
以上の詳細な説明は本発明を例示するものである。また、上述の内容は本発明の好ましい実施形態を示して説明するものに過ぎず、本発明は多様な他の組合、変更及び環境で用いることができる。即ち、本明細書に開示された発明の概念の範囲、述べた開示内容と均等な範囲及び／または当業界の技術または知識の範囲内で変更または修正が可能である。上述の実施形態は本発明を実施するにおいて最善の状態を説明するためのものであり、本発明のような他の発明を用いるにおいて当業界に公知された他の状態での実施、そして発明の具体的な適用分野及び用途で要求される多様な変更も可能である。従って、以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図ではない。また、添付された請求範囲は他の実施状態も含むと解釈されるべきであろう。
【符号の説明】
【００６７】
１００  半導体パッケージ
１１０  電気素子
１１２  外部接続端子
１１４  第１側面
１２０  コア基板
１２２  キャビティ
１２２ａ  開放された上部
１２２ｂ  開放された下部
１２２ｃ  第２側面
１３０  絶縁膜
１４０  金属回路構造物
【図１】
2013106033.tif 000003
【図２】
2013106033.tif 000004
【図３】
2013106033.tif 000005
【図４】
2013106033.tif 000006
【図５】
2013106033.tif 000007
【図６】
2013106033.tif 000008
【図７】
2013106033.tif 000009
【図８】
2013106033.tif 000010
【図９】
2013106033.tif 000011
【図１０】
2013106033.tif 000012