(57)【要約】【課題】ワイヤ本数を増大させることなく、かつ、基板を変更させることなく、ボールに割り当てられる半導体チップの電極パッドを変更することが可能な半導体装置を提供すること。【解決手段】本発明にかかる半導体装置は、電極パッドＰ１，Ｐ２を有する半導体チップ１０３と、半導体チップ１０３が搭載されたパッケージ基板１０２と、を備える。パッケージ基板１０２は、配線Ｗ１１，Ｗ１２の幅よりも大きな幅を有するステッチＳ１１と、配線Ｗ１１，Ｗ１２の幅よりも大きな幅を有するステッチＳ１２と、外部との接続が可能なボールＢ１と、ステッチＳ１１とボールＢ１とを接続する配線Ｗ１１と、ステッチＳ１１とステッチＳ１２とを接続する配線Ｗ１２と、を有する。そして、ステッチＳ１１と電極パッドＰ１との間と、ステッチＳ１２と電極パッドＰ２との間と、のうち何れか一つを接続する第１ボンディングワイヤをさらに備える。【選択図】図１Ａ
2013125828.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２電極パッドを有する半導体チップと、
前記半導体チップが搭載されたパッケージ基板と、を備え、
前記パッケージ基板は、
第１及び第２電極と、
外部との接続が可能な第１外部電極と、
前記第１電極と前記第１外部電極とを接続する第１配線と、
前記第１電極と前記第２電極とを接続する第２配線と、を有し、
前記第１電極と前記第１電極パッドとの間と、前記第２電極と前記第２電極パッドとの間と、のうち何れか一つを接続する第１ボンディングワイヤをさらに備えた半導体装置。
【請求項２】
前記第１及び前記第２電極は、それぞれ前記第１及び前記第２電極パッドに対向して配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１及び前記第２電極は、前記第１及び前記第２電極パッドと並行に配置されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記パッケージ基板は、
第３及び第４電極と、
外部との接続が可能な第２外部電極と、
前記第３電極と前記第２外部電極とを接続する第３配線と、
前記第３電極と前記第４電極とを接続する第４配線と、を有し、
前記第３及び前記第４電極の一方と前記第１電極パッドとの間と、前記第３及び前記第４電極の他方と前記第２電極パッドとの間と、のうち何れか一つを接続する第２ボンディングワイヤをさらに備えた請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１及び前記第２ボンディングワイヤは、前記第１及び前記第２電極パッドのうちそれぞれ異なる電極パッドに接続されることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１電極〜前記第４電極は、前記第１及び前記第２ボンディングワイヤが交差しない位置に配置されることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第３及び前記第４電極の一方は、前記第１電極パッドに対向して配置され、前記第３及び前記第４電極の他方は、前記第２電極パッドに対向して配置されていることを特徴とする請求項４〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記第３及び前記第４電極は、前記第１及び前記第２電極パッドと並行に配置されていることを特徴とする、請求項４〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記半導体チップは、
第３電極パッドをさらに有し、
前記パッケージ基板は、
第５電極と、
前記第２電極と前記第５電極とを接続する第５配線と、をさらに有し、
前記第１電極と前記第１電極パッドとの間と、前記第２電極と前記第２電極パッドとの間と、前記第５電極と前記第３電極パッドとの間と、のうち何れか一つが前記第１ボンディングワイヤを介して接続されることを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記第１、前記第２及び前記第５電極は、それぞれ前記第１〜前記第３電極パッドに対向して配置されていることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１、前記第２及び前記第５電極は、前記第１〜前記第３電極パッドと並行に配置されていることを特徴とする、請求項９又は１０に記載の半導体装置。
【請求項１２】
前記半導体チップは、
前記第１及び前記第２電極パッドよりも当該半導体チップの内側に設けられた第４及び第５電極パッドをさらに有し、
前記パッケージ基板は、
第６及び第７電極と、
外部との接続が可能な第３外部電極と、
前記第６電極と前記第３外部電極とを接続する第６配線と、
前記第６電極と前記第７電極とを接続する第７配線と、を有し、
前記第６電極と前記第４電極パッドとの間、前記第７電極と前記第５電極パッドとの間、のうち何れか一つを接続する第３ボンディングワイヤをさらに備えた請求項１に記載の半導体装置。
【請求項１３】
第１及び第２電極パッドを有する半導体チップと、
前記半導体チップが搭載されたパッケージ基板と、を備え、
前記パッケージ基板は、
前記第１電極パッドと前記第２電極パッドとの配置間隔に応じた長さを有する第１電極と、
外部との接続が可能な第１外部電極と、
前記第１電極と前記第１外部電極とを接続する第１配線と、を有し、
前記第１電極と前記第１電極パッドとの間と、前記第１電極と前記第２電極パッドとの間と、のうち何れか一つを接続する第１ボンディングワイヤをさらに備えた半導体装置。
【請求項１４】
前記第１電極の長さは、前記第１電極パッドと前記第２電極パッドとの配置間隔よりも長いことを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記第１電極は、前記第１及び前記第２電極パッドの組に対向して配置されていることを特徴とする請求項１３又は１４に記載の半導体装置。
【請求項１６】
前記パッケージ基板は、
前記第１電極パッドと前記第２電極パッドとの配置間隔に応じた長さを有する第２電極と、
外部との接続が可能な第２外部電極と、
前記第２電極と前記第２外部電極とを接続する第２配線と、を有し、
前記第２電極と前記第１電極パッドとの間と、前記第２電極と前記第２電極パッドとの間と、のうち何れか一つを接続する第２ボンディングワイヤをさらに備えた請求項１３〜１５のいずれか一項に記載の半導体装置。
【請求項１７】
前記第１及び前記第２ボンディングワイヤは、前記第１及び前記第２電極パッドのうちそれぞれ異なる電極パッドに接続されることを特徴とする請求項１６に記載の半導体装置。
【請求項１８】
前記第１及び前記第２電極は、前記第１及び前記第２ボンディングワイヤが交差しない位置に配置されることを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
前記第２電極の長さは、前記第１電極パッドと前記第２電極パッドとの配置間隔よりも長いことを特徴とする請求項１６〜１８のいずれか一項に記載の半導体装置。
【請求項２０】
前記第１電極は、前記第１及び前記第２電極パッドの組に対向して配置され、前記第２電極は、前記第１及び前記第２電極パッドの組に対向して配置されていることを特徴とする請求項１６〜１９のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に外部ＬＳＩとの接続に適した半導体装置に関する。
【背景技術】
【０００２】
ＬＳＩパッケージのボール配置は、例えば、外付けＬＳＩとの配線を考慮して決定される。ＬＳＩパッケージのボール配置が決まると、通常、その配置を変更することはできない。したがって、外付けのＬＳＩそのものが変更されたり、外付けＬＳＩの仕様が変更されたりした場合、ＬＳＩパッケージのボール配置によっては、ＬＳＩパッケージと外付けＬＳＩとの間の配線が混雑してしまう可能性がある。
【０００３】
近年では、ＬＳＩパッケージのボールピッチ（ボールの配置間隔）が縮小し、ＰＣＢボード等のパッケージ基板の層数も減っている。さらに、顧客ごとに基板上の構成も異なる。それにより、ＬＳＩパッケージと外付けＬＳＩとの間の配線がよりいっそう混雑しやすくなっている。そのため、外付けのＬＳＩが変更された場合でも、ＬＳＩパッケージと外付けＬＳＩとの間の配線混雑をできるだけ抑制することが求められている。
【０００４】
関連する技術が特許文献１及び特許文献２に開示されている。
【０００５】
図１２は、特許文献１に開示された半導体装置の構成を示す図である。図１に示す従来技術の半導体装置は、スタックされたマルチチップ（第１チップ３及び第２チップ４）を基板上にマウントしたパッケージである。図１に示す半導体装置では、基板１の絶縁層２上に通常のステッチ以外に余剰のステッチとして補助ステッチ９，１０，１６，１７，１８等が形成され、補助ステッチ９，１０間はジャンプワイヤ１１で接続されている。そして、第１チップ３上のパッドＡはワイヤ５を通してステッチ６にワイヤボンディングされ、第２チップ４上のパッドＡはワイヤ７を通してステッチ８にワイヤボンディングされる。さらに、ステッチ６は補助ステッチ９に配線で接続され、ステッチ８は補助ステッチ１０に配線で接続されている。
【０００６】
それにより、半導体チップが異なるパッド並びのものに変更された場合でも、クロスワイヤを発生させることなく、１種類の基板でフレキシブルに対応することができる。
【０００７】
その他、特許文献２には、電子部品の実装領域が設けられた実装面を有する基板と、基板の縁部に配列された複数の外部電極と、実装面において実装領域の外側に配列されたワイヤボンディング用の複数の第１電極パッドと、実装面において実装領域の内側に配列されたフリップチップ用の複数の第２電極パッドと、第１電極パッドと外部電極とを１対１に接続する第１配線部と、第１電極パッドと第２電極パッドとを１対１に接続する第２配線部と、を備え、第２配線部は、基板の表裏方向について反転した位置関係にある第１電極パッドと第２電極パッドとを接続していることを特徴とする電子部品用の実装基板、が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−２３７５６７号公報
【特許文献２】特開２０１０−１０３４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、図１２に示す半導体装置では、基板上の補助ステッチ間にワイヤボンディングが必要となるため、ワイヤ本数が増大するという問題があった。さらに、補助ステッチ間のワイヤボンディングの接続方向が、半導体チップのパッドと通常のステッチと間のワイヤボンディングの接続方向と異なるため、製造工程が増加してしまう問題があった。
【課題を解決するための手段】
【００１０】
本発明にかかる半導体装置の一態様は、第１及び第２電極パッドを有する半導体チップと、前記半導体チップが搭載されたパッケージ基板と、を備え、前記パッケージ基板は、第１及び第２電極と、外部との接続が可能な第１外部電極と、前記第１電極と前記第１外部電極とを接続する前記第１配線と、前記第１電極と前記第２電極とを接続する前記第２配線と、を有し、前記第１電極と前記第１電極パッドとの間と、前記第２電極と前記第２電極パッドとの間と、のうち何れか一つを接続する第１ボンディングワイヤをさらに備える。
【００１１】
本発明にかかる半導体装置の一態様は、第１及び第２電極パッドを有する半導体チップと、前記半導体チップが搭載されたパッケージ基板と、を備え、前記パッケージ基板は、前記第１電極パッドと前記第２電極パッドとの配置間隔に応じた長さを有する第１電極と、外部との接続が可能な第１外部電極と、前記第１電極と前記第１外部電極とを接続する前記第１配線と、を有し、前記第１電極と前記第１電極パッドとの間と、前記第１電極と前記第２電極パッドとの間と、のうち何れか一つを接続する第１ボンディングワイヤをさらに備える。
【００１２】
上述のような回路構成により、従来よりもワイヤ本数を増大させることなく、ボールに割り当てられる半導体チップの電極パッドを変更することができる。この半導体装置を用いれば、例えば、外付けＬＳＩが変更された場合でも、配線混雑緩和のためにわざわざ基板を変更する必要が無くなる。
【発明の効果】
【００１３】
本発明により、従来よりもワイヤ本数を増大させることなく、ボールに割り当てられる半導体チップの電極パッドを変更することが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００１４】
【図１Ａ】本発明の実施の形態１にかかる半導体装置の一部を示す平面図である。
【図１Ｂ】本発明の実施の形態１にかかる半導体装置の一部を示す平面図である。
【図２】本発明の実施の形態１にかかる半導体装置を示す断面図である。
【図３】本発明の実施の形態１にかかる半導体装置の第１の変形例を示す平面図である。
【図４】本発明の実施の形態１にかかる半導体装置の第２の変形例を示す平面図である。
【図５】本発明の実施の形態１にかかる半導体装置の第３の変形例を示す平面図である。
【図６】本発明の実施の形態２にかかる半導体装置の一部を示す平面図である。
【図７】本発明の実施の形態２にかかる半導体装置の変形例を示す平面図である。
【図８】本発明が適用された半導体装置の全体構成を示す図である。
【図９】本発明の実施の形態３にかかる半導体装置の一部を示す平面図である。
【図１０Ａ】本発明の実施の形態４にかかる半導体装置の一部を示す平面図である。
【図１０Ｂ】本発明の実施の形態４にかかる半導体装置の一部を示す平面図である。
【図１１Ａ】従来技術の課題を説明するための図である。
【図１１Ｂ】従来技術の課題を説明するための図である。
【図１２】従来技術の半導体装置を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１７】
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１８】
実施の形態１
図１Ａは、本発明の実施の形態１にかかる半導体装置１０１の一部を示す平面図である。本実施の形態にかかる半導体装置１０１は、ボンディングワイヤを交差させることなく、ボンディングワイヤの簡単な接続先の変更のみで、外部電極であるボールに割り当てられる半導体チップの電極パッドを変更することができる。このとき、従来技術と異なり、ボンディングワイヤを新たに追加する必要はない。そのため、本実施の形態にかかる半導体装置１０１は、ワイヤ本数を増大させることなく、ボールに割り当てられる半導体チップの電極パッドを変更することができる。この半導体装置を用いれば、例えば、外付けＬＳＩが変更された場合でも、配線混雑緩和のためにわざわざパッケージ基板を変更する必要が無くなる。以下、具体的に説明する。
【００１９】
（半導体装置１０１の第１の平面図）
図１Ａに示すように、半導体装置１０１は、パッケージ基板１０２と、当該パッケージ基板１０２上に設けられた半導体チップ１０３と、を備える。半導体チップ１０３上には、当該半導体チップ１０３の外周に沿って電極パッド（第１電極パッド）Ｐ１及び電極パッド（第２電極パッド）Ｐ２が配置されている。図１Ａの例では、紙面の左側から右側に向けて、順に、電極パッドＰ１及び電極パッドＰ２が配置されている。なお、実際には、電極パッドＰ１，Ｐ２以外にも、図示しない複数の電極パッドが半導体チップ１０３の外周に沿って配置されている。以下では、主として、電極パッドＰ１，Ｐ２及びそれに関連する周辺回路について説明する。
【００２０】
パッケージ基板１０２上には、半導体チップ１０３の外側に、電極（第１電極。以下、単にステッチと称す）Ｓ１１と、その予備のステッチ（第２電極）Ｓ１２と、が配置されている。より具体的には、ステッチＳ１１は、半導体チップ１０３の一辺（電極パッドとステッチとに挟まれた辺）Ｘを軸にして、半導体チップ１０３の電極パッドＰ１に対向して配置されている。ステッチＳ１２は、半導体チップ１０３の一辺Ｘを軸にして、半導体チップ１０３の電極パッドＰ２に対向して配置されている。図１Ａの例では、ステッチＳ１１，Ｓ１２は、電極パッドＰ１，Ｐ２と同じく、半導体チップ１０３の一辺Ｘと並行に配置されている。
【００２１】
また、パッケージ基板１０２上には、半導体チップ１０３の外側であって、ステッチＳ１１，Ｓ１２よりも半導体チップ１０３から遠い位置に、ステッチ（第３電極）Ｓ２１と、その予備のステッチ（第４電極）Ｓ２２と、が配置されている。より具体的には、ステッチＳ２１は、ステッチＳ１２よりも半導体チップ１０３から遠い位置に、半導体チップ１０３の一辺Ｘを軸にして、当該電極パッドＰ２に対向して配置されている。ステッチＳ２２は、ステッチＳ１１よりも半導体チップ１０３から遠い位置に、半導体チップ１０３の一辺Ｘを軸にして、当該電極パッドＰ１に対向して配置されている。図１Ａの例では、ステッチＳ２１，Ｓ２２は、電極パッドＰ１，Ｐ２や、ステッチＳ１１，Ｓ１２の場合と同じく、半導体チップ１０３の一辺Ｘと並行に配置されている。
【００２２】
即ち、図１Ａの例では、電極パッドＰ１及びステッチＳ１１，Ｓ２２は、半導体チップ１０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。また、電極パッドＰ２及びステッチＳ１２，Ｓ２１は、半導体チップ１０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。
【００２３】
さらに、パッケージ基板１０２には、外部回路との接続が可能なボール（第１外部電極）Ｂ１及びボール（第２外部電極）Ｂ２が設けられている。例えば、ボールＢ１，Ｂ２は、他の複数のボールとともに、パッケージ基板１０２の裏側にアレイ状に取り付けられている。
【００２４】
ステッチＳ１１と予備のステッチＳ１２とは、パッケージ基板１０２に配置された配線（第２配線）Ｗ１２を介して接続されている。また、ステッチＳ１１と外部電極であるボールＢ１とは、パッケージ基板１０２に配置された配線（第１配線）Ｗ１１を介して接続されている。
【００２５】
また、ステッチＳ２１と予備のステッチＳ２２とは、パッケージ基板１０２に配置された配線（第４配線）Ｗ２２を介して接続されている。また、ステッチＳ２１と外部電極であるボールＢ２とは、パッケージ基板１０２に配置された配線（第３配線）Ｗ２１を介して接続されている。
【００２６】
さらに、図１Ａの例では、半導体チップ１０３上の電極パッドＰ１と、ステッチＳ１１と、がボンディングワイヤＢＷ１を介して接続されている。半導体チップ１０３上の電極パッドＰ２と、ステッチＳ２１と、がボンディングワイヤＢＷ２を介して接続されている。即ち、図１Ａの例では、ボールＢ１には、半導体チップ１０３上の電極パッドＰ１が割り当てられ（電気的に接続され）、ボールＢ２には、半導体チップ１０３上の電極パッドＰ２が割り当てられる（電気的に接続される）。
【００２７】
（半導体装置１０１の断面図）
図２は、図１Ａに示す半導体装置１０１を示す断面図である。図２に示すように、パッケージ基板（インターポーザ）１０２上には、半導体チップ１０３が設けられている。半導体チップ１０３上には、その上面に電極パッドＰ１が配置されている。パッケージ基板１０２上には、ステッチＳ１１が、半導体チップ１０３の一辺（電極パッドとステッチとに挟まれた辺）Ｘを軸にして、電極パッドＰ１に対向して配置される。パッケージ基板１０２上には、ステッチＳ１１よりも半導体チップ１０３から遠い位置に、ステッチＳ２２が、半導体チップ１０３の一辺Ｘを軸にして、電極パッドＰ１に対向して配置される。そして、電極パッドＰ１とステッチＳ１１とがボンディングワイヤＢＷ１を介して接続されている。なお、図示していない電極パッドＰ２、ステッチＳ１２及びステッチＳ２１も、それぞれ、電極パッドＰ１、ステッチＳ１１及びステッチＳ２２も場合と同様にして配置されている。そして、電極パッドＰ２とステッチＳ２１とがボンディングワイヤＢＷ２を介して接続されている（不図示）。
【００２８】
さらに、パッケージ基板１０２の裏面には、外部電極であるボールＢ１，Ｂ２が設けられている。図２には図示していないが、上記したように、ボールＢ１とステッチＳ１１とは配線Ｗ１１を介して接続され、ステッチＳ１１とステッチＳ１２とは配線Ｗ１２を介して接続されている。また、上記したように、ボールＢ２とステッチＳ２１とは配線Ｗ２１を介して接続され、ステッチＳ２１とステッチＳ２２とは配線Ｗ２２を介して接続されている。このようにして、ボールＢ１には、半導体チップ１０３上の電極パッドＰ１が割り当てられ、ボールＢ２には、半導体チップ１０３上の電極パッドＰ２が割り当てられる。
【００２９】
（半導体装置１０１の第２の平面図）
図１Ｂは、図１Ａに示す半導体装置１０１のボンディングワイヤＢＷ１，ＢＷ２の接続先を変更した場合の例を示す平面図である。図１Ｂに示す半導体装置１０１では、電極パッドＰ１と予備のステッチＳ２２とがボンディングワイヤＢＷ１を介して接続されている。また、電極パッドＰ２と予備のステッチＳ１２とがボンディングワイヤＢＷ２を介して接続されている。図１Ｂに示す半導体装置１０１のその他の構成については、図１Ａに示す半導体装置１０１の場合と同様であるため、その説明を省略する。
【００３０】
図１Ｂの例では、ボールＢ１には、電極パッドＰ１に代えて電極パッドＰ２が割り当てられ（電気的に接続され）、ボールＢ２には、電極パッドＰ２に代えて電極パッドＰ１が割り当てられる（電気的に接続される）。
【００３１】
図１Ａ及び図１Ｂに示すように、ボンディングワイヤＢＷ１の接続先は、ステッチＳ１１に限られず、ステッチＳ２２にも変更可能である。ボンディングワイヤＢＷ２の接続先は、ステッチＳ２１に限られず、ステッチＳ１２にも変更可能である。そのため、ボンディングワイヤＢＷ１，ＢＷ２の接続先を変更するだけで、ボールＢ１，Ｂ２に割り当てられる半導体チップ１０３上の電極パッドＰ１，Ｐ２を変更することができる。
【００３２】
ボールＢ１に電気的に接続されるステッチ（Ｓ１１，Ｓ１２）に接続されるボンディングワイヤを第１ボンディングワイヤとも称する。つまり、電極パッドＰ１とステッチＳ１１との間を接続するボンディングワイヤＢＷ１や、電極パッドＰ２とステッチＳ１２との間を接続するボンディングワイヤＢＷ２を、第１ボンディングワイヤとも称する。電極パッドＰ１とステッチＳ１１との間と、電極パッドＰ２とステッチＳ１２との間と、のうち何れか一つが第１ボンディングワイヤによって接続されている。
【００３３】
ボールＢ２に電気的に接続されるステッチ（Ｓ２１，Ｓ２２）に接続されるボンディングワイヤを第２ボンディングワイヤとも称する。つまり、電極パッドＰ１とステッチＳ２２との間を接続するボンディングワイヤＢＷ１や、電極パッドＰ２とステッチＳ２１
との間を接続するボンディングワイヤＢＷ２を、第２ボンディングワイヤとも称する。電極パッドＰ１とステッチＳ２２との間と、電極パッドＰ２とステッチＳ２１との間と、のうち何れか一つが第２ボンディングワイヤによって接続されている。
【００３４】
なお、第１及び第２ボンディングワイヤは、それぞれ異なる電極パッドに接続される。
【００３５】
なお、図１Ａ及び図１Ｂの例では、上記したように、電極パッドＰ１及びステッチＳ１１，Ｓ２２は、半導体チップ１０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。また、電極パッドＰ２及びステッチＳ１２，Ｓ２１は、半導体チップ１０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。そのため、ボンディングワイヤＢＷ１，ＢＷ２を交差させることなく、ボンディングワイヤＢＷ１，ＢＷ２の接続先を変更することができる。
【００３６】
このように、本実施の形態にかかる半導体装置１０１は、ボンディングワイヤＢＷ１，ＢＷ２を交差させることなく、ボンディングワイヤＢＷ１，ＢＷ２の簡単な接続先の変更のみで、外部電極であるボールＢ１，Ｂ２に割り当てられる半導体チップ１０３の電極パッドＰ１，Ｐ２を変更することができる。このとき、従来技術と異なり、ボンディングワイヤを新たに追加する必要はない。そのため、本実施の形態かかる半導体装置１０１は、ワイヤ本数を増大させることなく、ボールＢ１，Ｂ２に割り当てられる半導体チップ１０３の電極パッドＰ１，Ｐ２を変更することができる。この半導体装置を用いれば、例えば、外付けＬＳＩが変更された場合でも、配線混雑緩和のためにわざわざパッケージ基板を変更する必要が無くなる。
【００３７】
なお、上記した各ステッチＳ１１，Ｓ１２，Ｓ２１，Ｓ２２は、ボンディングワイヤＢＷ１，ＢＷ２を接続しやすいように配線Ｗ１１，Ｗ１２，Ｗ２１，Ｗ２２よりも大きな幅を有しており、配線そのものとは区別される。ただし、配線の中でも、例えば、基板の上層に配置された配線と下層に配置された配線とを接続するスルーホール部分は、各ステッチよりも大きな幅を有する場合がある。本明細書では、特に断りがない限り、配線の幅とは、一つの層に配置された配線の幅のことを指すものとする。
【００３８】
（半導体装置１０１の第１の変形例）
図３は、図１Ａ及び図１Ｂに示す半導体装置１０１の変形例を半導体装置１０１ａとして示す平面図である。図３に示す半導体装置１０１ａでは、図１Ａ及び図１Ｂに示す半導体装置１０１の場合と比較して、ステッチＳ１２及びステッチＳ２１が、半導体チップ１０３の一辺（電極パッドとステッチとに挟まれる辺）Ｘを軸にした場合に、半導体チップ１０３の電極パッドＰ２に対向して配置されていない。
【００３９】
より具体的には、ステッチＳ１１は、半導体チップ１０３の一辺Ｘを軸にして、半導体チップ１０３の電極パッドＰ１に対向して配置されている。一方、ステッチＳ１２は、半導体チップ１０３の一辺Ｘを軸にした場合に、半導体チップ１０３の電極パッドＰ２に対向する位置からわずかに紙面の右側にずれて配置されている。したがって、ステッチＳ１１とステッチＳ１２との間隔は、電極パッドＰ１と電極パッドＰ２との間隔よりも大きい。なお、ステッチＳ１１，Ｓ１２は、電極パッドＰ１，Ｐ２と同じく、半導体チップ１０３の一辺Ｘと並行に配置されている。
【００４０】
また、ステッチＳ２２は、半導体チップ１０３の一辺Ｘを軸にして、半導体チップ１０３の電極パッドＰ１に対向して配置されている。一方、ステッチＳ２１は、半導体チップ１０３の一辺Ｘを軸にした場合に、半導体チップ１０３の電極パッドＰ２に対向する位置からさらに紙面の右側にずれて配置されている。したがって、ステッチＳ２１とステッチＳ２２との間隔は、ステッチＳ１１とステッチＳ１２との間隔よりも大きい。なお、ステッチＳ２１，Ｓ２２は、電極パッドＰ１，Ｐ２と同じく、半導体チップ１０３の一辺Ｘと並行に配置されている。
【００４１】
図３の例では、電極パッドＰ１、ステッチＳ１１，Ｓ２２は、略同一直線上に設けられている。電極パッドＰ２、ステッチＳ１２，Ｓ２１は、略同一直線上に設けられている。図３に示す半導体装置１０１ａのその他の構成については、図１Ａに示す半導体装置１０１の場合と同様であるため、その説明を省略する。
【００４２】
このように、ステッチ（例えば、ステッチＳ２１）や、予備のステッチ（例えば、ステッチＳ１２）は、必ずしも、半導体チップ１０３の一辺Ｘを軸にして、対応する電極パッド（例えば、電極パッドＰ２）に対向して配置される必要はない。接続先に関わらずボンディングワイヤ（ＢＷ１，ＢＷ２）が交差しないのであれば、ステッチが配置される位置は、適宜変更可能である。このようなステッチの配置は、特に、パッケージ基板１０２の四隅等の空き領域にて効果的に行われる。
【００４３】
なお、図３では、ステッチＳ１２，Ｓ２１が、半導体チップ１０３の一辺Ｘを軸にした場合に、電極パッドＰ２に対向する位置からずれて配置された場合を例に説明したが、これに限られない。例えば、ステッチＳ１１，Ｓ２２が、半導体チップ１０３の一辺Ｘを軸にした場合に、電極パッドＰ１に対向する位置からずれて配置される構成にも、適宜変更可能である。
【００４４】
（半導体装置１０１の第２の変形例）
図４は、図１Ａ及び図１Ｂに示す半導体装置１０１の第２の変形例を半導体装置１０１ｂとして示す平面図である。図４に示す半導体装置１０１ｂでは、図１Ａ及び図１Ｂに示す半導体装置１０１の場合と比較して、ステッチＳ１１，Ｓ１２が、半導体チップ１０３の一辺Ｘと並行に配置されていない。ステッチＳ２１，Ｓ２２が、半導体チップ１０３の一辺Ｘと並行に配置されていない。換言すると、ステッチＳ１１，Ｓ１２が、電極パッドＰ１，Ｐ２と並行に配置されていない。ステッチＳ２１，Ｓ２２が、電極パッドＰ１，Ｐ２と並行に配置されていない。
【００４５】
より具体的には、ステッチＳ１１は、半導体チップ１０３の一辺Ｘを軸にして、電極パッドＰ１に対向して配置されている。一方、ステッチＳ１２は、ステッチＳ１１の場合よりも半導体チップ１０３から遠い位置に、半導体チップ１０３の一辺Ｘを軸にして、電極パッドＰ２に対向して配置されている。ステッチＳ２２は、半導体チップ１０３の一辺Ｘを軸にして、電極パッドＰ１に対向して配置されている。一方、ステッチＳ１１は、ステッチＳ２２の場合よりも半導体チップ１０３から遠い位置に、半導体チップ１０３の一辺Ｘを軸にして、電極パッドＰ２に対向して配置されている。
【００４６】
図４に示す半導体装置１０１ｂのその他の構成については、図１Ａに示す半導体装置１０１の場合と同様であるため、その説明を省略する。
【００４７】
このように、ステッチ（例えば、ステッチＳ１１）及びそれと配線を介して接続された予備のステッチ（例えば、ステッチＳ１２）は、必ずしも、半導体チップ１０３の一辺Ｘと並行に配置される必要はない。接続先に関わらずボンディングワイヤ（ＢＷ１，ＢＷ２）が交差しないのであれば、ステッチが配置される位置は、適宜変更可能である。また、各ステッチと予備のステッチ（例えば、ステッチＳ１１とＳ１２）の間隔は、必ずしも、電極パッドＰ１と電極パッドＰ２の配置間隔よりも長い必要はない。
【００４８】
（半導体装置１０１の第３の変形例）
図５は、図１Ａ及び図１Ｂに示す半導体装置１０１の第３の変形例を半導体装置１０１ｃとして示す平面図である。図５に示す半導体装置１０１ｃは、図３に示す第１の変形例と図４に示す第２の変形例とを組み合わせたものである。具体的な説明は、既に上記しているので省略する。
【００４９】
実施の形態２
図６は、本発明の実施の形態２にかかる半導体装置２０１の一部を示す平面図である。図６に示す半導体装置２０１は、図１Ａ及び図１Ｂに示す半導体装置１０１の場合と比較して、一つのステッチに対して２個の予備のステッチが設けられる点が異なる。以下、具体的に説明する。
【００５０】
図６に示すように、半導体装置２０１は、パッケージ基板２０２と、当該パッケージ基板２０２上に設けられた半導体チップ２０３と、を備える。半導体チップ２０３上には、当該半導体チップ２０３の外周に沿って電極パッドＰ１、電極パッドＰ２及び電極パッド（第３電極パッド）Ｐ３が配置されている。図６の例では、紙面の左側から右側に向けて、順に、電極パッドＰ１、電極パッドＰ２及び電極パッドＰ３が配置されている。なお、実際には、電極パッドＰ１〜Ｐ３以外にも、図示しない複数の電極パッドが半導体チップ２０３の外周に沿って配置されている。以下では、主として、電極パッドＰ１〜Ｐ３及びそれに関連する周辺回路について説明する。
【００５１】
パッケージ基板２０２上には、半導体チップ２０３の外側に、ステッチＳ１１と、その予備のステッチＳ１２及びステッチ（第５電極）Ｓ１３と、が配置されている。より具体的には、ステッチＳ１１は、半導体チップ２０３の一辺（電極パッドとステッチとに挟まれた辺）Ｘを軸にして、半導体チップ２０３の電極パッドＰ１に対向して配置されている。ステッチＳ１２は、半導体チップ２０３の一辺Ｘを軸にして、半導体チップ２０３の電極パッドＰ２に対向して配置されている。ステッチＳ１３は、半導体チップ２０３の一辺Ｘを軸にして、半導体チップ２０３の電極パッドＰ３に対向して配置されている。図６の例では、ステッチＳ１１〜Ｓ１３は、電極パッドＰ１〜Ｐ３と同じく、半導体チップ２０３の一辺Ｘと並行に配置されている。
【００５２】
また、パッケージ基板２０２上には、半導体チップ２０３の外側であって、ステッチＳ１１〜Ｓ１３よりも半導体チップ２０３から遠い位置に、ステッチＳ２２と、その予備のステッチＳ２１，Ｓ２３と、が配置されている。より具体的には、ステッチＳ２１は、ステッチＳ１３よりも半導体チップ２０３から遠い位置に、半導体チップ２０３の一辺Ｘを軸にして、当該電極パッドＰ３に対向して配置されている。ステッチＳ２２は、ステッチＳ１２よりも半導体チップ２０３から遠い位置に、半導体チップ２０３の一辺Ｘを軸にして、当該電極パッドＰ２に対向して配置されている。ステッチＳ２３は、ステッチＳ１１よりも半導体チップ２０３から遠い位置に、半導体チップ２０３の一辺Ｘを軸にして、当該電極パッドＰ１に対向して配置されている。図６の例では、ステッチＳ２１〜Ｓ２３は、電極パッドＰ１〜Ｐ３と同じく、半導体チップ２０３の一辺Ｘと並行に配置されている。
【００５３】
また、パッケージ基板２０２上には、半導体チップ２０３の外側であって、ステッチＳ２１〜Ｓ２３よりも半導体チップ２０３から遠い位置に、ステッチＳ３３と、その予備のステッチＳ３１，Ｓ３２と、が配置されている。より具体的には、ステッチＳ３１は、ステッチＳ２３よりも半導体チップ２０３から遠い位置に、半導体チップ２０３の一辺Ｘを軸にして、当該電極パッドＰ１に対向して配置されている。ステッチＳ３２は、ステッチＳ２２よりも半導体チップ２０３から遠い位置に、半導体チップ２０３の一辺Ｘを軸にして、当該電極パッドＰ２に対向して配置されている。ステッチＳ３３は、ステッチＳ２１よりも半導体チップ２０３から遠い位置に、半導体チップ２０３の一辺Ｘを軸にして、当該電極パッドＰ３に対向して配置されている。図６の例では、ステッチＳ３１〜Ｓ３３は、電極パッドＰ１〜Ｐ３と同じく、半導体チップ２０３の一辺Ｘと並行に配置されている。
【００５４】
即ち、図６の例では、電極パッドＰ１及びステッチＳ１１，Ｓ２３，Ｓ３１は、半導体チップ２０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。電極パッドＰ２及びステッチＳ１２，Ｓ２２，Ｓ３２は、半導体チップ２０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。また、電極パッドＰ３及びステッチＳ１３，Ｓ２１，Ｓ３３は、半導体チップ２０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。
【００５５】
さらに、パッケージ基板２０２には、外部回路との接続が可能なボール（外部電極）Ｂ１〜Ｂ３が設けられている。例えば、ボールＢ１〜Ｂ３は、他の複数のボールとともに、パッケージ基板２０２の裏側にアレイ状に取り付けられている。
【００５６】
ステッチＳ１１と予備のステッチＳ１２とは、パッケージ基板２０２に配置された配線Ｗ１２を介して接続されている。予備のステッチＳ１２と予備のステッチＳ１３とは、パッケージ基板２０２に配置された配線（第５配線）Ｗ１３を介して接続されている。また、ステッチＳ１１と外部電極であるボールＢ１とは、パッケージ基板２０２に配置された配線Ｗ１１を介して接続されている。
【００５７】
予備のステッチＳ２１とステッチＳ２２とは、パッケージ基板２０２に配置された配線Ｗ２２を介して接続されている。ステッチＳ２２と予備のステッチＳ２３とは、パッケージ基板２０２に配置された配線Ｗ２３を介して接続されている。また、予備のステッチＳ２１と外部電極であるボールＢ２とは、パッケージ基板２０２に配置された配線Ｗ２１を介して接続されている。
【００５８】
予備のステッチＳ３１と予備のステッチＳ３２とは、パッケージ基板２０２に配置された配線Ｗ３２を介して接続されている。予備のステッチＳ３２とステッチＳ３３とは、パッケージ基板２０２に配置された配線Ｗ３３を介して接続されている。また、予備のステッチＳ３１と外部電極であるボールＢ３とは、パッケージ基板２０２に配置された配線Ｗ３１を介して接続されている。
【００５９】
図６の例では、半導体チップ２０３上の電極パッドＰ１と、ステッチＳ１１と、がボンディングワイヤＢＷ１を介して接続されている。半導体チップ２０３上の電極パッドＰ２と、ステッチＳ２２と、がボンディングワイヤＢＷ２を介して接続されている。半導体チップ２０３上の電極パッドＰ３と、ステッチＳ３３と、がボンディングワイヤＢＷ３を介して接続されている。即ち、図６の例では、ボールＢ１には、半導体チップ２０３上の電極パッドＰ１が割り当てられ（電気的に接続され）、ボールＢ２には、半導体チップ２０３上の電極パッドＰ２が割り当てられ（電気的に接続され）、ボールＢ３には、半導体チップ２０３上の電極パッドＰ３が割り当てられる（電気的に接続される）。
【００６０】
なお、ボンディングワイヤＢＷ１の接続先は、ステッチＳ１１に限られず、ステッチＳ２３やステッチＳ３１にも変更可能である。ボンディングワイヤＢＷ２の接続先は、ステッチＳ２２に限られず、ステッチＳ１２やステッチＳ３２にも変更可能である。ボンディングワイヤＢＷ３の接続先は、ステッチＳ３３に限られず、ステッチＳ１３やステッチＳ２１にも変更可能である。そのため、ボンディングワイヤＢＷ１〜ＢＷ３の接続先を変更するだけで、ボールＢ１〜Ｂ３に割り当てられる半導体チップ２０３上の電極パッドＰ１〜Ｐ３を変更することができる。
【００６１】
ボールＢ１に電気的に接続されるステッチ（Ｓ１１〜Ｓ１３）に接続されるボンディングワイヤを第１ボンディングワイヤとも称する。つまり、電極パッドＰ１とステッチＳ１１との間を接続するボンディングワイヤＢＷ１や、電極パッドＰ２とステッチＳ１２との間を接続するボンディングワイヤＢＷ２や、電極パッドＰ３とステッチＳ１３との間を接続するボンディングワイヤＢＷ３を、第１ボンディングワイヤとも称する。電極パッドＰ１とステッチＳ１１との間と、電極パッドＰ２とステッチＳ１２との間と、電極パッドＰ３とステッチＳ１３との間と、のうち何れか一つが第１ボンディングワイヤによって接続されている。
【００６２】
ボールＢ２に電気的に接続されるステッチ（Ｓ２１〜Ｓ２３）に接続されるボンディングワイヤを第２ボンディングワイヤとも称する。つまり、電極パッドＰ１とステッチＳ２３との間を接続するボンディングワイヤＢＷ１や、電極パッドＰ２とステッチＳ２２との間を接続するボンディングワイヤＢＷ２や、電極パッドＰ３とステッチＳ２３との間を接続するボンディングワイヤＢＷ３を、第２ボンディングワイヤとも称する。電極パッドＰ１とステッチＳ２３との間と、電極パッドＰ２とステッチＳ２２との間と、電極パッドＰ３とステッチＳ２１との間と、のうち何れか一つが第２ボンディングワイヤによって接続されている。
【００６３】
ボールＢ３に電気的に接続されるステッチ（Ｓ３１〜Ｓ３３）に接続されるボンディングワイヤを第５ボンディングワイヤとも称する。つまり、電極パッドＰ１とステッチＳ３１との間を接続するボンディングワイヤＢＷ１や、電極パッドＰ２とステッチＳ３２との間を接続するボンディングワイヤＢＷ２や、電極パッドＰ３とステッチＳ３３との間を接続するボンディングワイヤＢＷ３を、第５ボンディングワイヤとも称する。電極パッドＰ１とステッチＳ３１との間と、電極パッドＰ２とステッチＳ３２との間と、電極パッドＰ３とステッチＳ３３との間と、のうち何れか一つが第５ボンディングワイヤによって接続されている。
【００６４】
なお、第１、第２及び第５ボンディングワイヤは、それぞれ異なる電極パッドに接続される。
【００６５】
なお、図６の例では、上記したように、電極パッドＰ１及びステッチＳ１１，Ｓ２３，Ｓ３１は、半導体チップ２０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。電極パッドＰ２及びステッチＳ１２，Ｓ２２，Ｓ３２は、半導体チップ１０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。また、電極パッドＰ３及びステッチＳ１３，Ｓ２１，Ｓ３３は、半導体チップ２０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。そのため、ボンディングワイヤＢＷ１〜ＢＷ３を交差させることなく、当該ボンディングワイヤＢＷ１〜ＢＷ３の接続先を変更することができる。
【００６６】
このように、本実施の形態にかかる半導体装置２０１は、ボンディングワイヤＢＷ１〜ＢＷ３を交差させることなく、ボンディングワイヤＢＷ１〜ＢＷ３の簡単な接続先の変更のみで、外部電極であるボールＢ１〜Ｂ３に割り当てられる半導体チップ２０３の電極パッドＰ１〜Ｐ３を変更することができる。このとき、従来技術と異なり、ボンディングワイヤを新たに追加する必要はない。そのため、本実施の形態にかかる半導体装置２０１は、ワイヤ本数を増大させることなく、ボールＢ１〜Ｂ３に割り当てられる半導体チップ２０３の電極パッドＰ１〜Ｐ３を変更することができる。この半導体装置を用いれば、例えば、外付けＬＳＩが変更された場合でも、配線混雑緩和のためにわざわざパッケージ基板を変更する必要が無くなる。
【００６７】
なお、上記した各ステッチＳ１１〜Ｓ１３，Ｓ２１〜Ｓ２３，Ｓ３１〜３３は、ボンディングワイヤＢＷ１〜ＢＷ３を接続しやすいように配線Ｗ１１〜Ｗ１３，Ｗ２１〜Ｗ２３，Ｗ３１〜Ｗ３３よりも大きな幅を有しており、配線そのものとは区別される。
【００６８】
（半導体装置２０１の変形例）
図７は、図６に示す半導体装置２０１の変形例を半導体装置２０１ａとして示す平面図である。図７に示す半導体装置２０１ａでは、図６に示す半導体装置２０１の場合と比較して、ステッチＳ１２，Ｓ２２，Ｓ３２が、半導体チップ２０３の一辺（電極パッドとステッチとに挟まれる辺）Ｘを軸にした場合に、半導体チップ２０３の電極パッドＰ２に対向して配置されていない。ステッチＳ１３，Ｓ２１，Ｓ３３が、半導体チップ２０３の一辺Ｘを軸にした場合に、半導体チップ２０３の電極パッドＰ３に対向して配置されていない。具体的内容については、図３に示す半導体装置１ａの場合と基本的には同じであるため、その説明を省略する。
【００６９】
このように、ステッチ（例えば、ステッチＳ２２）や、予備のステッチ（例えば、ステッチＳ３２）は、必ずしも、半導体チップ２０３の一辺Ｘを軸にして、対応する電極パッド（例えば、電極パッドＰ３）に対向して配置される必要はない。接続先に関わらずボンディングワイヤ（ＢＷ１〜ＢＷ３）が交差しないのであれば、ステッチが配置される位置は、適宜変更可能である。このようなステッチの配置は、特に、パッケージ基板２０２の四隅等の空き領域にて効果的に行われる。
【００７０】
なお、図７の例に限られず、他のステッチ（例えば、ステッチＳ１１）の配置される位置も、同様にして適宜変更可能である。
【００７１】
そのほか、図４の例の場合と同様に、ステッチＳ１１〜Ｓ１３や、ステッチＳ２１〜Ｓ２３や、ステッチＳ３１〜Ｓ３３は、必ずしも半導体チップ２０３の一辺Ｘと並行に配置されている必要はない。接続先に関わらずボンディングワイヤ（ＢＷ１〜ＢＷ３）が交差しないのであれば、ステッチが配置される位置は、適宜変更可能である。
【００７２】
（本発明の適用事例）
図８は、本発明が適用された半導体装置３０１の全体構成を示す図である。図８に示す半導体装置３０１では、機能ブロックごとに本発明の構成が適用されている。
【００７３】
図８に示すように、半導体装置３０１は、パッケージ基板３０２と、当該パッケージ基板３０２上に設けられた半導体チップ３０３と、を備える。例えば、半導体チップ３０３には、ビデオ関連の処理を行う機能ブロック（以下、単にビデオ系回路と称す）３０４と、オーディオ関連の処理を行う機能ブロック（以下、単にオーディオ系回路と称す）３０５と、電源系の処理を行う機能ブロック（以下、単に電源系回路と称す）３０６と、が設けられている。そして、各機能ブロック３０４〜３０６に対し、図１Ａ，図１Ｂ，図３に代表される本発明の構成（電極パッドに対向配置されたステッチ及び予備のステッチを配線で接続する構成）が採用されている。この本発明の構成については、図１Ａ，図１Ｂ，図３等で説明した内容と同様であるため、その説明を省略する。
【００７４】
このように、本発明の構成が機能ブロック単位で適用されることにより、半導体装置全体で適用される場合よりも、予備のステッチの数を減らすことができるため、効果的に基板のスペースを活用することが可能になる。
【００７５】
実施の形態３
図９は、本発明の実施の形態３にかかる半導体装置４０１の一部を示す平面図である。本実施の形態では、多段パッドの半導体チップに対して本発明を適用した場合の例について説明する。
【００７６】
図９に示すように、半導体装置４０１は、パッケージ基板４０２と、当該パッケージ基板４０２上に設けられた半導体チップ４０３と、を備える。半導体チップ４０３上には、当該半導体チップ４０３の外周に沿って電極パッドＰ１，Ｐ２が配置され、電極パッドＰ１，Ｐ２より内側に電極パッド（第４電極パッド）Ｐ４及び電極パッド（第５電極パッド）Ｐ５がさらに配置されている。
【００７７】
パッケージ基板４０２上には、半導体チップ４０３の外側に、ステッチＳ１２と、その予備のステッチＳ１１と、が配置されている。また、パッケージ基板４０２上には、半導体チップ４０３の外側であって、ステッチＳ１１，Ｓ１２よりも半導体チップ４０３から遠い位置に、ステッチＳ２２と、その予備のステッチＳ２１と、が配置されている。具体的な説明は、図１Ａで説明した内容と同様であるため省略する。
【００７８】
さらに、パッケージ基板４０２上には、半導体チップ４０３の外側であって、ステッチＳ２１，Ｓ２２よりも半導体チップ４０３から遠い位置に、ステッチ（第７電極）Ｓ４２と、その予備のステッチ（第６電極）Ｓ４１と、が配置されている。また、パッケージ基板４０２上には、半導体チップ４０３の外側であって、ステッチＳ４１，Ｓ４２よりも半導体チップ４０３から遠い位置に、ステッチＳ５２と、その予備のステッチＳ５１と、が配置されている。なお、ステッチＳ４１，Ｓ４２，Ｓ５１，Ｓ５２の配置の関係は、ステッチＳ１１，Ｓ１２，Ｓ２１，Ｓ２２の配置の関係と同様である。
【００７９】
図９の例では、ステッチＳ１１，Ｓ２２が、半導体チップ４０３の一辺（電極パッドとステッチとに挟まれる辺）Ｘを軸にして、電極パッドＰ１に対向して配置されている。ステッチＳ１２，Ｓ２１が、半導体チップ４０３の一辺Ｘを軸にして、電極パッドＰ２に対向して配置されている。また、ステッチＳ４１，Ｓ５２が、半導体チップ４０３の一辺Ｘを軸にして、電極パッドＰ４に対向して配置されている。ステッチＳ４２，Ｓ５１が、半導体チップ４０３の一辺Ｘを軸にして、電極パッドＰ５に対向して配置されている。即ち、図９の例では、電極パッドＰ４，Ｐ１及びステッチＳ１１，Ｓ２２，Ｓ４１，Ｓ５２は、半導体チップ４０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。また、電極パッドＰ５，Ｐ２及びステッチＳ１２，Ｓ２１，Ｓ４２，Ｓ５１は、半導体チップ１０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。
【００８０】
さらに、パッケージ基板４０２には、外部回路との接続が可能なボールＢ１、ボールＢ２、ボール（第３外部電極）Ｂ４及びボールＢ５が設けられている。例えば、ボールＢ１，Ｂ２，Ｂ４，Ｂ５は、他の複数のボールとともに、パッケージ基板４０２の裏側にアレイ状に取り付けられている。
【００８１】
予備のステッチＳ１１とステッチＳ１２とは、パッケージ基板４０２に配置された配線Ｗ１２を介して接続されている。予備のステッチＳ１１と外部電極であるボールＢ１とは、パッケージ基板４０２に配置された配線Ｗ１１を介して接続されている。予備のステッチＳ２１とステッチＳ２２とは、パッケージ基板４０２に配置された配線Ｗ２２を介して接続されている。予備のステッチＳ２１と外部電極であるボールＢ２とは、パッケージ基板４０２に配置された配線Ｗ２１を介して接続されている。
【００８２】
予備のステッチＳ４１とステッチＳ４２とは、パッケージ基板４０２に配置された配線（第７配線）Ｗ４２を介して接続されている。予備のステッチＳ４１と外部電極であるボールＢ４とは、パッケージ基板４０２に配置された配線（第６配線）Ｗ４１を介して接続されている。予備のステッチＳ５１とステッチＳ５２とは、パッケージ基板４０２に配置された配線Ｗ５２を介して接続されている。予備のステッチＳ５１と外部電極であるボールＢ５とは、パッケージ基板４０２に配置された配線Ｗ５１を介して接続されている。
【００８３】
図９の例では、半導体チップ４０３上の電極パッドＰ１と、ステッチＳ２２と、がボンディングワイヤＢＷ１を介して接続されている。半導体チップ４０３上の電極パッドＰ２と、ステッチＳ１２と、がボンディングワイヤＢＷ２を介して接続されている。半導体チップ４０３上の電極パッドＰ４と、ステッチＳ５２と、がボンディングワイヤＢＷ４を介して接続されている。半導体チップ４０３上の電極パッドＰ５と、ステッチＳ４２と、がボンディングワイヤＢＷ５を介して接続されている。即ち、図９の例では、ボールＢ１には、半導体チップ４０３上の電極パッドＰ２が割り当てられ、ボールＢ２には、半導体チップ４０３上の電極パッドＰ１が割り当てられ、ボールＢ４には、半導体チップ４０３上の電極パッドＰ５が割り当てられ、ボールＢ５には、半導体チップ４０３上の電極パッドＰ４が割り当てられる。
【００８４】
なお、ボンディングワイヤＢＷ１の接続先は、ステッチＳ２２に限られず、ステッチＳ１１（さらに、空いている場合にはステッチＳ４１，Ｓ５２）にも変更可能である。ボンディングワイヤＢＷ２の接続先は、ステッチＳ１２に限られず、ステッチＳ２１（さらに、空いている場合にはステッチＳ４２，Ｓ５１）にも変更可能である。ボンディングワイヤＢＷ４の接続先は、ステッチＳ５２に限られず、ステッチＳ４１（さらに、空いている場合にはステッチＳ１１，Ｓ２２）にも変更可能である。ボンディングワイヤＢＷ５の接続先は、ステッチＳ４２に限られず、ステッチＳ５１（さらに、空いている場合にはステッチＳ１２，Ｓ２１）にも変更可能である。そのため、ボンディングワイヤＢＷ１，ＢＷ２，ＢＷ４，ＢＷ５の接続先を変更するだけで、ボールＢ１，Ｂ２，Ｂ４，Ｂ５に割り当てられる半導体チップ４０３上の電極パッドＰ１，Ｐ２，Ｐ４，Ｐ５を変更することができる。
【００８５】
ボールＢ４に電気的に接続されるステッチ（Ｓ４１，Ｓ４２）に接続されるボンディングワイヤを第３ボンディングワイヤとも称する。つまり、電極パッドＰ４とステッチＳ４１との間を接続するボンディングワイヤＢＷ４や、電極パッドＰ５とステッチＳ４２との間を接続するボンディングワイヤＢＷ５を、第３ボンディングワイヤとも称する。電極パッドＰ４とステッチＳ４１との間と、電極パッドＰ５とステッチＳ４２との間と、のうち何れか一つが第３ボンディングワイヤによって接続されている。
【００８６】
ボールＢ５に電気的に接続されるステッチ（Ｓ５１，Ｓ５２）に接続されるボンディングワイヤを第４ボンディングワイヤとも称する。つまり、電極パッドＰ４とステッチＳ５２との間を接続するボンディングワイヤＢＷ４や、電極パッドＰ５とステッチＳ５１との間を接続するボンディングワイヤＢＷ５を、第４ボンディングワイヤとも称する。電極パッドＰ４とステッチＳ５２との間と、電極パッドＰ５とステッチＳ５１との間と、のうち何れか一つが第４ボンディングワイヤによって接続されている。
【００８７】
なお、第３及び第４ボンディングワイヤは、それぞれ異なる電極パッドに接続される。
【００８８】
なお、図９の例では、上記したように、電極パッドＰ４，Ｐ１及びステッチＳ１１，Ｓ２２，Ｓ４１，Ｓ５２は、半導体チップ４０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。そのため、ボンディングワイヤＢＷ１，ＢＷ２を交差させることなく、当該ボンディングワイヤＢＷ１，ＢＷ２の接続先を変更することができる。また、電極パッドＰ５，Ｐ２及びステッチＳ１２，Ｓ２１，Ｓ４２，Ｓ５１は、半導体チップ４０３の一辺Ｘと垂直な方向（紙面の縦方向）に一直線上に配置されている。そのため、ボンディングワイヤＢＷ４，ＢＷ５を交差させることなく、当該ボンディングワイヤＢＷ４，ＢＷ５の接続先を変更することができる。なお、ボンディングワイヤＢＷ１，ＢＷ２と、ボンディングワイヤＢＷ４，ＢＷ５と、はワイヤ高さが異なるため、交差しても問題はない。
【００８９】
このように、多段パッドの半導体チップがパッケージ基板上に搭載された場合にも、本発明を適用することが可能であり、他の実施の形態と同様の効果を奏することができる。なお、各ステッチは、他の実施の形態の場合と同様に、必ずしも対応する電極パッドに紙面の横方向を軸にして対向配置される必要はない。また、ステッチ及びその予備のステッチは、他の実施の形態の場合と同様に、必ずしも半導体チップの一辺Ｘに並行に配置される必要はない。接続先に関わらずボンディングワイヤ（ＢＷ１，ＢＷ２，ＢＷ４，ＢＷ５）が交差しないのであれば、ステッチが配置される位置は、適宜変更可能である。
【００９０】
実施の形態４
図１０Ａ及び図１０Ｂは、本発明の実施の形態４にかかる半導体装置５０１の一部を示す平面図である。図１０Ａ及び図１０Ｂに示す半導体装置５０１は、図１Ａ及び図１Ｂに示す半導体装置１０１の場合と比較して、ステッチの形状が異なる。以下、図１０Ａを用いて具体的に説明する。
【００９１】
図１０Ａに示すように、半導体装置５０１は、パッケージ基板５０２と、半導体チップ５０３と、を備える。半導体チップ５０３上には、電極パッドＰ６，Ｐ７が配置されている。なお、半導体チップ５０３は、図１Ａにおける半導体チップ１０３に対応し、電極パッドＰ６，Ｐ７は、それぞれ図１Ａにおける電極パッドＰ１，Ｐ２に対応する。
【００９２】
パッケージ基板５０２上には、半導体チップ５０３の外側に、ステッチ（第１電極）Ｓ６１が配置される。より具体的には、ステッチＳ６１は、半導体チップ５０３の一辺（電極パッドとステッチとに挟まれる辺）Ｘを軸にして、電極パッドＰ６，Ｐ７の組に対向して配置されている。ここで、ステッチＳ６１では、紙面の横方向を長さ方向、紙面の縦方向を幅方向とした場合、長さ方向の長さがステッチＳ１１等よりも長い。例えば、ステッチＳ６１の長さ方向の長さは、電極パッドＰ６と電極パッドＰ７との配置間隔よりも長い。それにより、ステッチＳ６１は、電極パッドＰ６，Ｐ７の何れともボンディングワイヤを介して接続されることが可能となる。
【００９３】
また、パッケージ基板５０２上には、半導体チップ５０３の外側であって、ステッチＳ６１よりも半導体チップ５０３から遠い位置に、ステッチ（第２電極）Ｓ７１が配置されている。より具体的には、ステッチＳ７１は、ステッチＳ６１よりも半導体チップ５０３から遠い位置に、半導体チップ５０３の一辺Ｘを軸にして、電極パッドＰ６，Ｐ７の組に対向して配置されている。ここで、ステッチＳ７１の長さ方向の長さは、ステッチＳ６１の場合と同じくステッチＳ１１等よりも長い。例えば、ステッチＳ７１の長さ方向の長さは、電極パッドＰ６と電極パッドＰ７との配置間隔よりも長い。それにより、ステッチＳ７１は、電極パッドＰ６，Ｐ７の何れともボンディングワイヤを介して接続されることが可能となる。
【００９４】
さらに、パッケージ基板５０２には、外部回路との接続が可能なボール（第１外部電極）Ｂ６及びボール（第２外部電極）Ｂ７が設けられている。例えば、ボールＢ６，Ｂ７は、他の複数のボールとともに、パッケージ基板５０２の裏側にアレイ状に取り付けられている。ステッチＳ６１と外部電極であるボールＢ６とは、パッケージ基板５０２に配置された配線（第１配線）Ｗ６１を介して接続されている。ステッチＳ７１と外部電極であるボールＢ７とは、パッケージ基板５０２に配置された配線（第２配線）Ｗ７１を介して接続されている。
【００９５】
図１０Ａの例では、半導体チップ５０３上の電極パッドＰ６と、ステッチＳ６１と、がボンディングワイヤＢＷ６を介して接続されている。半導体チップ５０３上の電極パッドＰ７と、ステッチＳ７１と、がボンディングワイヤＢＷ７を介して接続されている。即ち、図１０Ａの例では、ボールＢ６には、半導体チップ５０３の電極パッドＰ６が割り当てられ、ボールＢ７には、半導体チップ５０３の電極パッドＰ７が割り当てられる。
【００９６】
一方、図１０Ｂの例では、半導体チップ５０３上の電極パッドＰ６と、ステッチＳ７１と、がボンディングワイヤＢＷ６を介して接続されている。半導体チップ５０３上の電極パッドＰ７と、ステッチＳ６１と、がボンディングワイヤＢＷ７を介して接続されている。即ち、図１０Ｂの例では、ボールＢ６には、半導体チップ５０３の電極パッドＰ７が割り当てられ、ボールＢ７には、半導体チップ５０３の電極パッドＰ６が割り当てられる。
【００９７】
図１０Ａ及び図１０Ｂに示すように、ボンディングワイヤＢＷ６の接続先は、ステッチＳ６１に限られず、ステッチＳ７１にも変更可能である。ボンディングワイヤＢＷ７の接続先は、ステッチＳ７１に限られず、ステッチＳ６１にも変更可能である。そのため、ボンディングワイヤＢＷ６，ＢＷ７の接続先を変更するだけで、ボールＢ６，Ｂ７に割り当てられる半導体チップ５０３上の電極パッドＰ６，Ｐ７を変更することができる。
【００９８】
ボールＢ６に電気的に接続されるステッチ（Ｓ６１）に接続されるボンディングワイヤを第１ボンディングワイヤとも称する。つまり、電極パッドＰ６とステッチＳ６１との間を接続するボンディングワイヤＢＷ６や、電極パッドＰ７とステッチＳ６１との間を接続するボンディングワイヤＢＷ７を、第１ボンディングワイヤとも称する。電極パッドＰ６とステッチＳ６１との間と、電極パッドＰ７とステッチＳ６１との間と、のうち何れか一つが第１ボンディングワイヤによって接続されている。
【００９９】
ボールＢ７に電気的に接続されるステッチ（Ｓ７１）に接続されるボンディングワイヤを第２ボンディングワイヤとも称する。つまり、電極パッドＰ６とステッチＳ７１との間を接続するボンディングワイヤＢＷ６や、電極パッドＰ７とステッチＳ７１との間を接続するボンディングワイヤＢＷ７を、第２ボンディングワイヤとも称する。電極パッドＰ６とステッチＳ７１との間と、電極パッドＰ７とステッチＳ７１との間と、のうち何れか一つが第２ボンディングワイヤによって接続されている。
【０１００】
なお、第１及び第２ボンディングワイヤは、それぞれ異なる電極パッドに接続される。
【０１０１】
なお、図１０Ａ及び図１０Ｂの例では、ステッチＳ６１，Ｓ７１は、半導体チップ５０３の一辺Ｘを軸にして、何れも電極パッドＰ６，Ｐ７の組に対向して配置されている。そのため、ボンディングワイヤＢＷ６，ＢＷ７を交差させることなく、当該ボンディングワイヤＢＷ６，ＢＷ７の接続先を変更することができる。
【０１０２】
このように、本実施の形態にかかる半導体装置５０１は、ボンディングワイヤＢＷ６，ＢＷ７を交差させることなく、ボンディングワイヤＢＷ６，ＢＷ７の簡単な接続先の変更のみで、外部電極であるボールＢ６，Ｂ７に割り当てられる半導体チップ５０３の電極パッドＰ６，Ｐ７を変更することができる。このとき、従来技術と異なり、ボンディングワイヤを新たに追加する必要はない。そのため、本実施の形態かかる半導体装置５０１は、ワイヤ本数を増大させることなく、ボールＢ６，Ｂ７に割り当てられる半導体チップ５０３の電極パッドＰ６，Ｐ７を変更することができる。この半導体装置を用いれば、例えば、外付けＬＳＩが変更された場合でも、配線混雑緩和のためにわざわざパッケージ基板を変更する必要が無くなる。
【０１０３】
なお、上記した各ステッチＳ６１，Ｓ７１は、ボンディングワイヤＢＷ６，ＢＷ７を接続しやすいように配線Ｗ６１，Ｗ７１よりも大きな幅を有しており、配線そのものとは区別される。
【０１０４】
なお、各ステッチ（Ｓ６１，Ｓ７１）は、他の実施の形態の場合と同様に、必ずしも、半導体チップ５０３の一辺Ｘを軸にして、対応する電極パッド（Ｐ６，Ｐ７の組）に対向して配置される必要はない。接続先に関わらずボンディングワイヤ（ＢＷ６，ＢＷ７）が交差しないのであれば、ステッチが配置される位置は、適宜変更可能である。また、各ステッチの長さ方向の長さは、必ずしも、電極パッドＰ６と電極パッドＰ７との配置間隔よりも長い必要はない。接続先に関わらずボンディングワイヤ（ＢＷ６，ＢＷ７）が交差しないのであれば、ステッチの長さ方向の長さは、適宜変更可能である。
【０１０５】
（本願発明と従来技術との違い）
続いて、本願発明の構成と、特許文献１及び特許文献２に開示された構成と、の違いについて説明する。
【０１０６】
まず、特許文献１に開示された構成と本願発明の構成との違いを、図１１Ａ及び図１１Ｂを用いて説明する。図１１Ａ及び図１１Ｂは、特許文献１に開示された構成の一部を、本願発明と比較しやすいように描き直した図である。
【０１０７】
図１１Ａに示すように、第１チップ７０３には、パッド７０４が配置される。パッド７０４は、ボンディングワイヤ７０５を介して、基板７０２に設けられたステッチ７０６に接続される。ステッチ７０６は、補助ステッチ７０７に配線で接続される。補助ステッチ７０７は、ソルダーボール７１０に配線で接続される。補助ステッチ７０８は、ソルダーボール７１１に配線で接続される。つまり、図１１Ａでは、第１チップ７０３のパッド７０４の接続先は、ソルダーボール７１０となっている。
【０１０８】
仮に、第１チップ７０３のパッド７０４の接続先をソルダーボール７１１に変更したい場合、図１１Ｂに示すように、補助ステッチ７０７と補助ステッチ７０８とを、ジャンプワイヤ７０９を介して接続する必要がある。そのため、この従来技術では、ワイヤ本数が増大してしまう。
【０１０９】
さらに、この従来技術では、補助ステッチ７０７，７０８間のジャンプワイヤ７０９の接続方向が、パッド７０４とステッチ７０６との間のボンディングワイヤ７０５の接続方向と異なるため、製造工程が増大してしまう。さらに、この従来技術では、ソルダーボール７１０へのパッドの割り当てを変更することができない。
【０１１０】
一方、本願発明では、ジャンプワイヤ７０９のようなワイヤを新たに追加することなく、ボールに割り当てられる半導体チップの電極パッドを変更することができる。そのため、従来よりも、ワイヤ本数の増大が抑制されるとともに、製造工程の増大が抑制される。また、ボールへの割り当ても自由に変更することができる。
【０１１１】
次に、特許文献２に開示された構成と本願発明の構成との違いを説明する。特許文献２に開示された従来技術は、ワイヤボンディング接続及びフリップチップ接続の双方に対応可能な電子部品用の実装基板であり、ボンディングワイヤの接続先を変更してボールへのパッドの割り当てを自由に変更できるものではない。そのため、外付けＬＳＩが変更された場合、チップ間の配線が混雑してしまう可能性がある。また、この配線混雑を緩和するためには、パッケージ基板を変更する必要がある。
【０１１２】
一方、本願発明では、ボンディングワイヤの簡単な接続先の変更のみで、ボールへの電極パッドの割り当てを自由に変更することができる。そのため、外付けＬＳＩが変更された場合でも、配線混雑緩和のためにわざわざパッケージ基板を変更する必要が無い。
【０１１３】
以上のように、上記実施の形態１〜４にかかる半導体装置は、ボンディングワイヤを交差させることなく、ボンディングワイヤの簡単な接続先の変更のみで、外部電極であるボールに割り当てられる半導体チップの電極パッドを変更することができる。このとき、従来技術と異なり、ボンディングワイヤを新たに追加する必要はない。そのため、上記実施の形態１〜４かかる半導体装置は、回路規模を増大させることなく、ボールに割り当てられる半導体チップの電極パッドを変更することができる。この半導体装置を用いれば、例えば、外付けＬＳＩが変更された場合でも、配線混雑緩和のためにわざわざパッケージ基板を変更する必要が無くなる。
【０１１４】
なお、本発明は上記実施の形態１〜４に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。上記実施の形態では、一つのステッチ（例えば、ステッチＳ１１）に対して、１個又は２個の予備のステッチ（ステッチＳ１２，Ｓ１３）が設けられた場合の例を説明したが、これに限られない。一つのステッチに対して設けられる予備のステッチの数は３個以上であっても良い。
【０１１５】
また、上記実施の形態では、パッケージ基板上に一つの半導体チップが設けられた場合を例に説明したが、これに限られない。パッケージ基板上に複数の半導体チップがスタックされた構成にも適宜変更可能である。
【０１１６】
上記実施の形態１〜４にかかる半導体装置は、例えば、ＡＳＳＰ(Application Specific Standard Produce)のように、顧客によって外付けＬＳＩが変更される可能性のある製品に対して効果的に適用可能である。
【符号の説明】
【０１１７】
１０１，１０１ａ，１０１ｂ，１０１ｃ  半導体装置
１０２  パッケージ基板
１０３  半導体チップ
Ｐ１〜Ｐ７  電極パッド
ＢＷ１〜ＢＷ７  ボンディングワイヤ
Ｓ１１〜Ｓ１３  ステッチ
Ｓ２１〜Ｓ２３  ステッチ
Ｓ３１〜Ｓ３３  ステッチ
Ｓ４１，Ｓ４２  ステッチ
Ｓ５１，Ｓ５２  ステッチ
Ｓ６１，Ｓ７１  ステッチ
Ｗ１１〜Ｗ１３  配線
Ｗ２１〜Ｗ２３  配線
Ｗ３１〜Ｗ３３  配線
Ｗ４１，Ｗ４２  配線
Ｗ５１，Ｗ５２  配線
Ｗ６１，Ｗ７１  配線
Ｂ１〜Ｂ７  ボール
２０１，２０１ａ  半導体装置
２０２  パッケージ基板
２０３  半導体チップ
３０１  半導体装置
３０２  パッケージ基板
３０３  半導体チップ
３０４  ビデオ系回路
３０５  オーディオ系回路
３０６  電源系回路
４０１  半導体装置
４０２  パッケージ基板
４０３  半導体チップ
５０１  半導体装置
５０２  パッケージ基板
５０３  半導体チップ
【図１Ａ】
2013125828.tif 000003
【図１Ｂ】
2013125828.tif 000004
【図２】
2013125828.tif 000005
【図３】
2013125828.tif 000006
【図４】
2013125828.tif 000007
【図５】
2013125828.tif 000008
【図６】
2013125828.tif 000009
【図７】
2013125828.tif 000010
【図８】
2013125828.tif 000011
【図９】
2013125828.tif 000012
【図１０Ａ】
2013125828.tif 000013
【図１０Ｂ】
2013125828.tif 000014
【図１１Ａ】
2013125828.tif 000015
【図１１Ｂ】
2013125828.tif 000016
【図１２】
2013125828.tif 000017