(57)【要約】【課題】電源電圧の立ち上がり時の電流のピーク値を抑制しながら、この電源電圧によって動作する対象回路における電源電圧の立ち上がりが緩慢になることを抑制できるアンテナ制御装置用電源入力回路、アンテナ制御装置、及び電源入力回路を提供する。【解決手段】多芯ケーブル２によってデイジーチェーン接続され、電源グランド線２０、第１の電源線２１から供給される電源電圧によって動作し、第１及び第２の信号線２５，２６によって伝送される制御信号に基づいてアンテナ装置１の制御を行うアンテナ制御装置１０に搭載された電源入力回路４は、電源配線５０，５１の一方に接続されたコンデンサ４１１と、コンデンサ４１１と電源配線５０，５１の他方との間に接続された抵抗器４１２と、抵抗器４１２と並列に接続されたＦＥＴ４１３と、電源配線５０，５１に電源電圧が供給された際、抵抗器４１２を流れるコンデンサ４１１の充電電流に基づいて、ＦＥＴ４１３を非導通状態から導通状態に切り替える切替回路４１とを備える。【選択図】図６
2013158097.tif 000002
【特許請求の範囲】
【請求項１】
一対の直流電源線と信号線とを含む多芯ケーブルによってデイジーチェーン接続され、前記一対の直流電源線から供給される電源電圧によって動作し、前記信号線によって伝送される制御信号に基づいてアンテナ装置の制御を行う制御部を有するアンテナ制御装置に搭載され、
前記一対の直流電源線の一方に接続されたコンデンサと、
前記コンデンサと前記一対の直流電源線の他方との間に接続された抵抗器と、
前記抵抗器と並列に接続されたスイッチング素子と、
前記一対の直流電源線に電源電圧が供給された際、前記抵抗器を流れる前記コンデンサの充電電流に基づいて、前記スイッチング素子を非導通状態から導通状態に切り替える切替回路とを備えた
アンテナ制御装置用電源入力回路。
【請求項２】
前記切替回路は、前記充電電流が所定値未満となったとき、前記スイッチング素子を非導通状態から導通状態に切り替える、
請求項１に記載のアンテナ制御装置用電源入力回路。
【請求項３】
前記切替回路は、直列に接続された切替回路用コンデンサ及び切替回路用抵抗器と、前記充電電流が所定値未満となったとき、前記切替回路用抵抗器を介して前記切替回路用コンデンサへの充電を開始させる充電制御回路とを備え、
前記スイッチング素子は、切替回路用コンデンサ及び切替回路用抵抗器の間の電位に応じて非導通状態から導通状態に切り替わる、
請求項２に記載のアンテナ制御装置用電源入力回路。
【請求項４】
前記充電制御回路は、前記切替回路用コンデンサと並列に接続された切替回路用スイッチング素子であり、
前記切替回路は、前記充電電流が所定値未満となったとき、前記切替回路用スイッチング素子が導通状態から非導通状態となることにより、前記切替回路用コンデンサへの充電が開始される、
請求項３に記載のアンテナ制御装置用電源入力回路。
【請求項５】
前記切替回路は、前記一対の直流電源線の一方と前記切替回路用抵抗器との間に定電圧ダイオードを備え、
前記切替回路用コンデンサは、前記定電圧ダイオードによって規定される電圧によって前記切替回路用抵抗器を介して充電される、
請求項３又は４に記載のアンテナ制御装置用電源入力回路。
【請求項６】
前記一対の直流電源線を介して供給される前記電源電圧を前記制御部に出力するか遮断するかを切り替え可能な出力用スイッチング素子をさらに備え、
前記出力用スイッチング素子は、前記切替回路用スイッチング素子が非導通状態となった後に前記電源電圧を前記制御部に出力する、
請求項４又は５に記載のアンテナ制御装置用電源入力回路。
【請求項７】
請求項１乃至６の何れか１項に記載のアンテナ制御装置用電源入力回路、及び前記制御部を有するアンテナ制御装置。
【請求項８】
一対の直流電源線の一方に接続されたコンデンサと、
前記コンデンサと前記一対の直流電源線の他方との間に接続された抵抗器と、
前記抵抗器と並列に接続されたスイッチング素子と、
前記一対の直流電源線に電源電圧が供給された際、前記抵抗器を流れる前記コンデンサの充電電流に基づいて、前記スイッチング素子を非導通状態から導通状態に切り替える切替回路とを備えた
電源入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンテナ制御装置用電源入力回路、アンテナ制御装置、及び電源入力回路に関する。
【背景技術】
【０００２】
近年、第３世代の携帯電話方式である３Ｇ通信方式の普及により、このデジタル通信方式に対応した電波送受信のシステムが進歩している。このようなデジタル通信方式において、無線基地局に接続されるアンテナ装置の制御をおこなう国際標準規格として、ＡＩＳＧ（Antenna Interface Standards Group）の規格が存在する（例えば、特許文献１及び非特許文献１参照）。
【０００３】
このＡＩＳＧの規格に対応した無線基地局では、複数のアンテナ装置のそれぞれに設けられたアンテナ制御装置に制御信号を送信し、例えば各アンテナ装置の垂直面内の指向性を通信トラフィックに応じて変更することが可能となっている。複数のアンテナ制御装置は、両端にコネクタが接続された複数の多芯ケーブルによって数珠つなぎ状にデイジーチェーン接続され、統括コントローラであるＡＩＳＧ制御装置から電源電圧の供給及び制御信号の送信が行われる。そして、各アンテナ制御装置は、供給された電源電圧によって動作し、送信された制御信号に基づいてアンテナ装置の制御を行う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２０１０−５１９８０４号公報
【非特許文献】
【０００５】
【非特許文献１】Antenna Interface Standards Group、“AISG Website”、［平成２３年９月２５日検索］、インターネット（URL：http://aisg.torni.fi/AISG v2.0 .pdf）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
各アンテナ制御装置には、多芯ケーブル等から電源電圧に混入したノイズを抑え、電源電圧を平滑化するための平滑コンデンサが設けられている。ＡＩＳＧ制御装置から供給される電源電圧の立ち上がり時には、放電状態にある平滑コンデンサの充電のために、一時的に大きな電流が流れる。
【０００７】
デイジーチェーン接続のためのケーブルには導体抵抗があるので、電源電圧の立ち上がり時に大きな電流が流れると、特にデイジーチェーン接続の下流側に接続されたアンテナ制御装置では、電圧降下によって電源電圧の立ち上がりが緩慢となる。これにより、アンテナ制御装置に搭載されたＣＰＵ（Central Processing Unit：中央演算処理装置）の起動が正常に行われない事態が生じ得るため、デイジーチェーン接続されるアンテナ制御装置の台数が制約される場合がある。また、電源電圧の立ち上がり時には、一時的に大きな電流が流れるので、ＡＩＳＧ制御装置の電源容量によっても、デイジーチェーン接続されるアンテナ制御装置の台数が制約される場合がある。
【０００８】
また、電源電圧の立ち上がり時における電流を抑制すべく、電源供給ラインに抵抗器やインダクタを直列に設けることが考えられるが、この抵抗器やインダクタは、電源電圧の立ち上がりを緩慢にさせる要因ともなり得る。
【０００９】
そこで、本発明の目的は、電源電圧の立ち上がり時の電流のピーク値を抑制しながら、この電源電圧によって動作する対象回路における電源電圧の立ち上がりが緩慢になることを抑制できるアンテナ制御装置用電源入力回路、アンテナ制御装置、及び電源入力回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決することを目的として、一対の直流電源線と信号線とを含む多芯ケーブルによってデイジーチェーン接続され、前記一対の直流電源線から供給される電源電圧によって動作し、前記信号線によって伝送される制御信号に基づいてアンテナ装置の制御を行う制御部を有するアンテナ制御装置に搭載され、前記一対の直流電源線の一方に接続されたコンデンサと、前記コンデンサと前記一対の直流電源線の他方との間に接続された抵抗器と、前記抵抗器と並列に接続されたスイッチング素子と、前記一対の直流電源線に電源電圧が供給された際、前記抵抗器を流れる前記コンデンサの充電電流に基づいて、前記スイッチング素子を非導通状態から導通状態に切り替える切替回路とを備えたアンテナ制御装置用電源入力回路を提供する。
【００１１】
また、前記切替回路は、前記充電電流が所定値未満となったとき、前記スイッチング素子を非導通状態から導通状態に切り替えるようにするとよい。
【００１２】
また、前記切替回路は、直列に接続された切替回路用コンデンサ及び切替回路用抵抗器と、前記充電電流が所定値未満となったとき、前記切替回路用抵抗器を介して前記切替回路用コンデンサへの充電を開始させる充電制御回路とを備え、前記スイッチング素子は、切替回路用コンデンサ及び切替回路用抵抗器の間の電位に応じて非導通状態から導通状態に切り替わるようにするとよい。
【００１３】
また、前記充電制御回路は、前記切替回路用コンデンサと並列に接続された切替回路用スイッチング素子であり、前記切替回路は、前記充電電流が所定値未満となったとき、前記切替回路用スイッチング素子が導通状態から非導通状態となることにより、前記切替回路用コンデンサへの充電が開始されるとよい。
【００１４】
また、前記切替回路は、前記一対の直流電源線の一方と前記切替回路用抵抗器との間に定電圧ダイオードを備え、切替回路用コンデンサは、定電圧ダイオードによって規定される電圧によって前記切替回路用抵抗器を介して充電されるとよい。
【００１５】
また、前記一対の直流電源線を介して供給される前記電源電圧を前記制御部に出力するか遮断するかを切り替え可能な出力用スイッチング素子をさらに備え、前記出力用スイッチング素子は、前記切替回路用スイッチング素子が非導通状態となった後に前記電源電圧を前記制御部に出力するようにするとよい。
【００１６】
また、本発明は、上記課題を解決することを目的として、上記の何れかに記載のアンテナ制御装置用電源入力回路、及び前記制御部を有するアンテナ制御装置を提供する。
【００１７】
また、本発明は、上記課題を解決することを目的として、一対の直流電源線の一方に接続されたコンデンサと、前記コンデンサと前記一対の直流電源線の他方との間に接続された抵抗器と、前記抵抗器と並列に接続されたスイッチング素子と、前記一対の直流電源線に電源電圧が供給された際、前記抵抗器を流れる前記コンデンサの充電電流に基づいて、前記スイッチング素子を非導通状態から導通状態に切り替える切替回路とを備えた電源入力回路を提供する。
【発明の効果】
【００１８】
本発明によれば、電源電圧の立ち上がり時の電流のピーク値を抑制しながら、この電源電圧によって動作する対象回路における電源電圧の立ち上がりが緩慢になることを抑制できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施の形態に係るアンテナ制御装置が搭載されたアンテナ装置の一構成例を示す構成図である。
【図２】アンテナ装置に内蔵されたアレイアンテナの構成例を示す斜視図である。
【図３】無線基地局の制御システムの構成例を示す構成図である。
【図４】多芯ケーブルの断面を模式的に示す断面図である。
【図５】アンテナ制御装置の構成例を示す構成図である。
【図６】電源入力回路の構成例を示す回路図である。
【図７】電源入力回路の動作特性を示すグラフである。
【図８】ＦＥＴのゲート電圧の時間的な変化を示すグラフである。
【図９】比較例として示す電源入力回路の回路図である。
【図１０】電源入力回路に対して上記と同様の試験を行ったときの電源入力回路の動作特性を示すグラフである。
【図１１】第２の実施の形態に係る電源入力回路及び切替回路を示す回路図である。
【図１２】第２の実施の形態に係る電源入力回路の動作特性を示すグラフである。
【図１３】第２の実施の形態に係るＦＥＴのゲート電圧の時間的な変化を示すグラフである。
【図１４】第３の実施の形態に係る電源入力回路及び切替回路を示す回路図である。
【図１５】第４の実施の形態に係る電源入力回路及び切替回路を示す回路図である。
【図１６】第４の実施の形態に係る電源入力回路の動作特性を示すグラフである。
【図１７】第５の実施の形態に係る電源入力回路及び切替回路を示す回路図である。
【図１８】第６の実施の形態に係る電源入力回路及び切替回路を示す回路図である。
【図１９】第７の実施の形態に係る電源入力回路及び切替回路を示す回路図である。
【図２０】第８の実施の形態に係る電源入力回路を示す回路図である。
【図２１】第９の実施の形態に係る電源入力回路を示す回路図である。
【発明を実施するための形態】
【００２０】
［第１の実施の形態］
次に、本発明の第１の実施の形態について、図１〜図８を参照して説明する。
【００２１】
図１は、本発明の第１の実施の形態に係るアンテナ制御装置が搭載されたアンテナ装置の構成例を示す構成図である。図２は、アンテナ装置に内蔵されたアレイアンテナの構成例を示す斜視図である。１つの無線基地局には、このようなアンテナ装置が複数配置されている。
【００２２】
このアンテナ装置１は、支柱１９に支持金具１１１によって支持された円筒状の筒体１１と、筒体１１に収容されたアレイアンテナ１２と、移相器１３と、アンテナ制御装置１０とを有している。本実施の形態では、アンテナ制御装置１０が、アレイアンテナ１２の指向性を制御するＲＥＴ（Remote Electrical Tilt）ユニットとして機能する場合について説明する。なお、アンテナ制御装置１０の機能としては、これに限らず、例えばアンテナ制御装置１０が、アレイアンテナ１２によって送受信される信号の増幅率を制御する機能を有していてもよい。あるいは、アレイアンテナ１２の指向性を制御する機能と増幅率を制御する機能の両方を備えていてもよい。
【００２３】
アレイアンテナ１２は、図２に示すように、反射板１２０と、反射板１２０に支持された複数のアンテナ素子１２１とを有している。各アンテナ素子１２１は、垂直偏波用の第１エレメント１２１ａと、水平偏波用の第２エレメント１２１ｂとを直角に交差して構成されている。図２に示す例では、複数のアンテナ素子１２１が鉛直方向に沿って複列（２列）に配置されている。
【００２４】
各アンテナ素子１２１によって送受信される信号は、移相器１３によって位相が調節される。移相器１３は、例えば、入力側導体と、出力側導体と、入力側導体に入力された高周波信号を出力側導体へ伝達するための結合導体と、結合導体を回転又は移動させるモータ等からなる駆動機構とを有する分配移相器である。移相器１３によって複数のアンテナ素子１２１間の信号の位相差を調節することで、アレイアンテナ１２の垂直面内の指向性を可変とすることができる。
【００２５】
移相器１３は、ＡＩＳＧの規格に準拠したアンテナ制御装置１０によって制御される。アンテナ制御装置１０は、筒体１１の外周に設けられたカバー部材１１２に収容され、筒体１１の開口１１ａに挿通された電線１３０によって移相器１３に接続されている。アンテナ制御装置１０は、電線１３０を介して移相器１３を制御し、アレイアンテナ１２の垂直面内の指向性を変化させる。
【００２６】
図３は、本実施の形態に係る無線基地局の制御システムの構成例を示す構成図である。図４は、複数のアンテナ制御装置１０の間を接続する多芯ケーブル２の断面を模式的に示す概略の断面図である。
【００２７】
この無線基地局の制御システム１１０には、アンテナ制御装置１０が複数台（図３に示す例では５台）接続されている。図３に示すように、各アンテナ制御装置１０は、複数の多芯ケーブル２によって相互にデイジーチェーン接続されている。この多芯ケーブル２には、図４に示すように、電源グランド線２０と、第１〜第３の電源線２１〜２３と、信号グランド線２４と、第１及び第２の信号線２５，２６とが含まれ、これらの電線が絶縁性樹脂からなるシース２ｃによって覆われている。多芯ケーブル２の両端には、アンテナ制御装置１０のコネクタ１０ａ，１０ｂに着脱可能なコネクタ２ａ，２ｂが設けられている。
【００２８】
第１の電源線２１は、電源グランド線２０との電位差が＋１０〜３０Ｖである直流の電源電圧を供給する電源線であり、ＡＩＳＧの規格では”Mandatory”（必須接続）となっている。第２の電源線２２は、＋１２Ｖの電源電圧を供給する電源線であり、ＡＩＳＧの規格では”Optional”（任意接続）となっている。第３の電源線２３は、−４８Ｖの電源電圧を供給する電源線であり、ＡＩＳＧの規格では”Optional”（任意接続）となっている。従って、多芯ケーブル２は、第２の電源線２２及び第３の電源線２３の一方又は両方を備えていなくともよい。
【００２９】
また、第１及び第２の信号線２５，２６は、ＲＳ４８５の規格に準拠したシリアル伝送を行う一対のツイストペア線である。第１の信号線２５と第２の信号線２６とは、信号の極性が互いに反転しており、差動によって信号を伝送する。
【００３０】
ＡＩＳＧ制御装置１００は、直流電源装置１００ａを備え、この直流電源装置１００ａから複数の多芯ケーブル２の第１〜第３の電源線２１〜２３の何れかを介して各アンテナ制御装置１０に電源を供給する。また、ＡＩＳＧ制御装置１００は、ＣＰＵ等からなる制御回路１００ｂを備え、この制御回路１００ｂから複数の多芯ケーブル２の第１及び第２の信号線２５，２６を介して各アンテナ制御装置１０に制御信号を出力する。
【００３１】
アンテナ制御装置１０は、第１〜第３の電源線２１〜２３の何れかから供給される電源によって動作する。本実施の形態では、電源グランド線２０及び第１の電源線２１によって供給される１０〜３０Ｖの電源電圧によって各アンテナ制御装置１０が動作するものとする。電源グランド線２０及び第１の電源線２１は、一対の直流電源線の一例である。
【００３２】
図５は、アンテナ制御装置１０の構成例を示す構成図である。アンテナ制御装置１０は、制御部３と、電源入力回路４と、ＤＣ−ＤＣコンバータ４０と、電源配線５０〜５３と、信号配線６０〜６２とを備えている。
【００３３】
制御部３は、ＣＰＵ３０、記憶素子３１、送受信素子３２、及び駆動回路３３等の電子部品からなる。ＣＰＵ３０は、記憶素子３１に記憶されたプログラムに基づいて演算処理を行う。送受信素子３２は、ＡＩＳＧ制御装置１００から第１及び第２の信号線２５，２６を介して伝送される制御信号を受信し、ＣＰＵ３０の読み出し信号に応じて、受信した制御信号の内容をＣＰＵ３０に出力する。また、送受信素子３２は、ＡＩＳＧ制御装置１００からの送信に対する応答信号を送信する。ＣＰＵ３０は、入力された制御信号の内容に基づいて、駆動回路３３を介した出力により移相器１３（図１に示す）を制御し、アレイアンテナ１２の垂直面内の指向性を変化させる。
【００３４】
すなわち、ＡＩＳＧ制御装置１００から送信される制御信号には、アンテナ装置１の垂直面内の指向性（チルト角）の情報が含まれており、制御部３は、予め記憶素子３１に記憶されたアンテナ装置１の情報に基づいて、この情報を参照し、移相器１３を制御する。制御部３は、直流電源装置１００ａから電源グランド線２０及び第１の電源線２１を介して入力される電源電圧によって動作する対象回路の一例である。
【００３５】
電源配線５０は、コネクタ１０ａに接続された多芯ケーブル２の電源グランド線２０と、コネクタ１０ｂに接続された他の多芯ケーブル２の電源グランド線２０とを接続する。電源配線５１は、コネクタ１０ａに接続された多芯ケーブル２の第１の電源線２１と、コネクタ１０ｂに接続された他の多芯ケーブル２の第１の電源線２１とを接続する。従って、電源配線５０及び電源配線５１もまた、一対の直流電源線を構成する。また、電源配線５２，５３は、コネクタ１０ａに接続された多芯ケーブル２の第２及び第３の電源線２２，２３と、コネクタ１０ｂに接続された他の多芯ケーブル２の第２及び第３の電源線２２，２３とを接続する。
【００３６】
信号配線６０〜６２は、コネクタ１０ａに接続された多芯ケーブル２の信号グランド線２４，第１の信号線２５，及び第２の信号線２６と、コネクタ１０ｂに接続された他の多芯ケーブル２の信号グランド線２４，第１の信号線２５，及び第２の信号線２６とをそれぞれ接続する。本実施の形態では、信号配線６０〜６２のうち、第１の信号線２５を接続する信号配線６１、及び第２の信号線２６を接続する信号配線６２が制御部３に接続されている。なお、信号配線６１，６２に加え、信号グランド線２４を接続する信号配線６０を制御部３に接続してもよい。
【００３７】
電源入力回路４は、電源配線５０と電源配線５１との間に設けられている。電源入力回路４は、平滑コンデンサを含み、この平滑コンデンサによって、電源グランド線２０及び第１の電源線２１等から混入したノイズを抑え、電源電圧を平滑化する。電源入力回路４の構成については後述する。
【００３８】
電源配線５０及び電源配線５１は、ＤＣ−ＤＣコンバータ４０の入力側に接続されている。ＤＣ−ＤＣコンバータ４０は、ＡＩＳＧ制御装置１００の直流電源装置１００ａから電源グランド線２０及び第１の電源線２１ならびに電源配線５０及び電源配線５１を介して供給される１０〜３０Ｖの電源電圧をＣＰＵ３０等の動作電圧（例えば５Ｖや３．３Ｖ）に変換し、制御部３に出力する。
【００３９】
図６は、電源入力回路４の構成例を示す回路図である。電源入力回路４は、電源配線５１に接続された平滑コンデンサとしてのコンデンサ４１１と、コンデンサ４１１と電源配線５０との間に接続された抵抗器４１２と、抵抗器４１２と並列に接続されたスイッチング素子としてのＦＥＴ（Field Effect Transistor：電界効果トランジスタ）４１３と、電源配線５１に接続された抵抗器４１４と、抵抗器４１４と電源配線５０との間に接続されたコンデンサ４１５と、コンデンサ４１５と並列に接続されたＦＥＴ４１６とを備えている。
【００４０】
コンデンサ４１１は、電源配線５０と電源配線５１との間の電圧の変動を平滑化し得る静電容量を有している。コンデンサ４１１は、静電容量が例えば１０００μＦ以上である。コンデンサ４１１としては、例えば電解コンデンサを用いることができる。
【００４１】
ＦＥＴ４１３は、ゲートが抵抗器４１４とコンデンサ４１５との間に接続され、ドレインがコンデンサ４１１と抵抗器４１２との間に接続され、ソースが電源配線５０に接続されている。また、ＦＥＴ４１６は、ゲートが抵抗器４１４とコンデンサ４１５との間に接続され、ドレインが抵抗器４１４とコンデンサ４１５との間に接続され、ソースが電源配線５０に接続されている。ＦＥＴ４１３とＦＥＴ４１６は、共にＮチャネル型のＦＥＴである。
【００４２】
抵抗器４１４，コンデンサ４１５，及びＦＥＴ４１６は、電源配線５０及び電源配線５１に電源電圧が供給された際、抵抗器４１２を流れるコンデンサ４１１の充電電流に基づいて、ＦＥＴ４１３を非導通状態から導通状態に切り替える切替回路４１を構成する。抵抗器４１４，コンデンサ４１５，及びＦＥＴ４１６は、それぞれ本発明の切替回路用抵抗器，切替回路用コンデンサ，及び切替回路用スイッチング素子の一例である。
【００４３】
次に、電源入力回路４の動作について説明する。コンデンサ４１１は、ＡＩＳＧ制御装置１００の直流電源装置１００ａから電源電圧が供給されていないときは放電状態であり、直流電源装置１００ａから電源電圧が供給されると、抵抗器４１２を流れる充電電流によって充電される。この充電電流は、直流電源装置１００ａからの電源電圧の供給が開始された直後に極大となり、コンデンサ４１１に充電された電荷の増大に伴って徐々に減少する。
【００４４】
コンデンサ４１１と抵抗器４１２との間の節点（ノード）Ｐ１の電位は、電源配線５０を基準電位とした場合、抵抗器４１２を流れる充電電流の電流値に抵抗器４１２の抵抗値を乗じた値となる。つまり、この節点Ｐ１の電位をＶ１とし、抵抗器４１２を流れる充電電流をＩ１とし、抵抗器４１２の抵抗値をＲ１とすると、Ｖ１＝Ｒ１×Ｉ１である。電位Ｖ１は、充電電流Ｉ１に応じて変化する。つまり、電位Ｖ１は、直流電源装置１００ａからの電源電圧の供給が開始された直後に一時的に大きくなり、充電電流の減少に応じて徐々に低下する。
【００４５】
ＦＥＴ４１６のゲートは節点Ｐ１に接続されているので、ＦＥＴ４１６は電源電圧の供給が開始された直後にオン状態（導通状態）となり、電位Ｖ１が低下するとオフ状態（非導通状態）となる。抵抗器４１４とコンデンサ４１５は、電源配線５１と電源配線５０との間に直列に接続され、コンデンサ４１５と並列にＦＥＴ４１６のドレイン及びソースが接続されているので、ＦＥＴ４１６がオン状態であるときにはコンデンサ４１５が充電されず、ＦＥＴ４１６がオフ状態となると、抵抗器４１４を介してコンデンサ４１５への充電が開始される。つまり、ＦＥＴ４１６は、充電電流Ｉ１が所定値未満となったとき、コンデンサ４１５への充電を開始させる充電制御回路の一例であり、ＦＥＴ４１６がオン状態からオフ状態となることにより、コンデンサ４１５への充電が開始される。
【００４６】
ＦＥＴ４１３は、ゲートが抵抗器４１４とコンデンサ４１５との間の節点Ｐ２に接続されているので、コンデンサ４１５への充電によってＦＥＴ４１３のゲート電圧が高くなり、節点Ｐ２の電位Ｖ２が所定値以上となると、オフ状態（非導通状態）からオン状態（導通状態）に切り替わる。ＦＥＴ４１３がオン状態となると、コンデンサ４１１の充電がＦＥＴ４１３を介して行われることとなる。これにより、コンデンサ４１１の充電が速やかに行われるようになる。つまり、コンデンサ４１１は、充電電流Ｉ１が所定値以上である場合には、抵抗器４１２を介して緩やかに充電され、充電電流Ｉ１が所定値未満となったとき、ＦＥＴ４１３がオン状態となり、ＦＥＴ４１３を介して速やかに充電されるようになる。
【００４７】
図７は、上記の電源入力回路４の動作特性の一例を示すグラフである。この動作特性は、ＤＣ−ＤＣコンバータ４０を接続せずに、電源配線５０を基準電位として電源配線５１にパルス状の電圧を印加した際の充電電流Ｉ１の時間的な変化を記録したものである。この試験は、コンデンサ４１１の静電容量を１００００μＦ、抵抗器４１２の抵抗値を１０Ω、抵抗器４１４の抵抗値を７５０ｋΩ、コンデンサ４１５の静電容量を１μＦとして行った。ＦＥＴ４１３，４１６のオン抵抗は２０ｍΩであった。なお、電源グランド線２０及び第１の電源線２１の線路抵抗を模擬するため、０．５Ωの抵抗器を介して電源配線５１にパルス状の電圧を印加した。
【００４８】
この試験では、試験開始の０．１秒後にパルス状の電圧を印加した。印加する電圧値Ｖｏは、１０Ｖ，１５Ｖ，２０Ｖ，３０Ｖの４パターンとした。図７において、グラフの線が急激に立ち上がる変曲点はＦＥＴ４１３がオフ状態からオン状態となったタイミングを示している。また、グラフの線が急激に立ち下がる変曲点は、コンデンサ４１１の充電が完了したタイミングを示している。
【００４９】
図７に示すように、電圧値Ｖｏは、１０Ｖ，１５Ｖ，２０Ｖ，３０Ｖの何れの場合でも、ほぼ同じタイミング（電源電圧印加後、約０．３１〜０．３５秒後）でＦＥＴ４１３がオン状態となっている。
【００５０】
図８は、上記の試験時におけるＦＥＴ４１３のゲート電圧（節点Ｐ２の電位Ｖ２）の時間的な変化を記録したグラフである。このグラフに示すように、電圧値Ｖｏが高いほどＦＥＴ４１３のゲート電圧が上昇し始める時期が遅くなり、ＦＥＴ４１３のゲート電圧が上昇し始めた後は、電圧値Ｖｏが高いほどＦＥＴ４１３のゲート電圧が急激に上昇する。このような特性により、電圧値Ｖｏが変動しても、ＦＥＴ４１３がほぼ同じタイミングでオン状態となる。
【００５１】
図９は、比較例として示す電源入力回路４００の回路図である。この電源入力回路４００は、電源配線５１に接続された平滑コンデンサとしてのコンデンサ４０１と、コンデンサ４０１と電源配線５０との間に接続された抵抗器４０２と、抵抗器４０２と並列に接続されたＦＥＴ４０３と、電源配線５１に接続された抵抗器４０４と、抵抗器４０４と電源配線５０との間に接続されたコンデンサ４０５とを備えている。電源入力回路４００は、図６に示すＦＥＴ４１６に相当するスイッチング素子を有していない点で、電源入力回路４と回路構成が異なる。
【００５２】
この電源入力回路４００では、電源配線５０，５１に電源電圧が印加されると、コンデンサ４０５が抵抗器４０４を介して充電され、この充電によってコンデンサ４０５と抵抗器４０４との間の節点Ｐ０の電位が上昇する。ＦＥＴ４０３は、ゲートが節点Ｐ０に接続されているので、節点Ｐ０の電位が上昇するとオン状態（導通状態）となり、ＦＥＴ４０３を介してコンデンサ４０１の充電が行われる。つまり、電源入力回路４００では、コンデンサ４０１の充電電流に関わりなく、抵抗器４０４の抵抗値、コンデンサ４０５の静電容量、及び電源電圧に応じて定まるタイミングで、ＦＥＴ４０３がオン状態となる。
【００５３】
図１０は、電源入力回路４００に対して上記と同様の試験を行った、電源入力回路４００の動作特性を示すグラフである。この試験は、コンデンサ４０１の静電容量を１００００μＦ、抵抗器４０２の抵抗値を１０Ω、抵抗器４０４の抵抗値を１０００ｋΩ、コンデンサ４０５の静電容量を５μＦとして行った。ＦＥＴ４０３のオン抵抗は２０ｍΩであった。
【００５４】
図１０に示すように、電源入力回路４００では、電圧値Ｖｏに応じて、電源電圧印加後にＦＥＴ４０３がオン状態となるタイミングが大きく変動（電源電圧印加後、約０．３０〜０．９３秒後）する。従って、この電源入力回路４００をアンテナ制御装置１０に搭載した場合には、電圧値Ｖｏが低い場合に、制御部３のＣＰＵ３０の起動が遅くなる。また、デイジーチェーン接続の下流側のアンテナ制御装置１０では、多芯ケーブル２の電源グランド線２０及び第１の電源線２１の線路抵抗による電圧降下により、上流側のアンテナ制御装置１０に比較してＣＰＵ３０の起動が遅くなる。
【００５５】
ＣＰＵ３０の起動が遅くなると、ＡＩＳＧ制御装置１００からの送信に対するアンテナ制御装置１０の応答がなされない場合があり、そのアンテナ制御装置１０が異常であるとＡＩＳＧ制御装置１００に判断されてしてしまう場合がある。このため、電源入力回路４００を用いた場合には、デイジーチェーン接続するアンテナ制御装置１０の台数や、多芯ケーブル２の長さを制限する等の必要が生じる場合があるが、本実施の形態に係る電源入力回路４によれば、このような問題の発生を抑制することができる。
【００５６】
以上説明した本実施の形態に係る電源入力回路４、及び電源入力回路４を搭載したアンテナ制御装置１０によれば、以下に示す作用及び効果が得られる。
【００５７】
（１）コンデンサ４１１は、抵抗器４１２を介して充電されるので、ＡＩＳＧ制御装置１００の直流電源装置１００ａから供給される電源電圧の立ち上がり時の電流のピーク値を抑制することができる。つまり、仮にコンデンサ４１１が抵抗器４１２を介することなく電源配線５０と電源配線５１との間に接続された場合には、直流電源装置１００ａの電源電圧の立ち上がり時に瞬間的に大きな電流が引き込まれるので、この電流に応じた容量の電源装置を用いなければならないが、抵抗器４１２によって電源電圧の立ち上がり時における電流のピーク値が抑えられ、より小容量の電源装置を用いることが可能となる。
【００５８】
（２）コンデンサ４１１に電荷が蓄えられ、充電電流が減少すると、ＦＥＴ４１３を介して、抵抗器４１２よりも低い抵抗値でコンデンサ４１１が充電されるので、制御部３における電源電圧の立ち上がりが緩慢になることを抑制できる。
【００５９】
（３）図８を参照して説明したように、ＦＥＴ４１３のゲート電圧が上昇し始める時期は電圧値Ｖｏが高いほど遅くなり、ＦＥＴ４１３のゲート電圧が上昇し始めた後は、電圧値Ｖｏが高いほどＦＥＴ４１３のゲート電圧が急激に上昇する。これにより、電圧値Ｖｏの変動による、ＦＥＴ４１３がオン状態となるタイミングへの影響が抑えられ、デイジーチェーン接続された各アンテナ制御装置１０起動時期が均一化される。なお、ＦＥＴ４１３のゲート電圧が上昇し始める時期は電圧値Ｖｏが高いほど遅くなるのは、電圧値Ｖｏが高いと抵抗器４１２を流れる充電電流が所定値未満に減少する時期が遅れるためである。また、ＦＥＴ４１３のゲート電圧が上昇し始めた後に電圧値Ｖｏが高いほどＦＥＴ４１３のゲート電圧が急激に上昇するのは、電圧値Ｖｏが高いほどコンデンサ４１５に速く電荷が蓄積されるためである。
【００６０】
［第２の実施の形態］
次に、本発明の第２の実施の形態について、図１１〜図１３を参照して説明する。
【００６１】
図１１は、第２の実施の形態に係る電源入力回路４Ａ及び切替回路４１Ａを示す回路図である。電源入力回路４Ａは、第１の実施の形態に係る電源入力回路４を構成する各回路素子に加え、切替回路４１Ａを構成する抵抗器４１７及び定電圧ダイオード（ツェナダイオード）４１８を備えた点が異なる。その他の構成は電源入力回路４と同様であるので、第１の実施の形態について説明した回路素子と機能が共通するものについては、同一の符号を付して重複した説明を省略する。
【００６２】
抵抗器４１７は、電源配線５１と抵抗器４１４との間に接続されている。定電圧ダイオード４１８は、カソードが抵抗器４１７と抵抗器４１４の間に接続され、アノードが電源配線５０に接続されている。この構成により、ＦＥＴ４１６がオフ状態となったとき、コンデンサ４１５は、定電圧ダイオード４１８によって規定される電圧（ツェナ電圧）によって、抵抗器４１４を介して充電される。つまり、電源配線５０に対する電源配線５１の電圧が定電圧ダイオード４１８のツェナ電圧よりも高い場合には、定電圧ダイオード４１８のカソードからアノードに電流が流れ、定電圧ダイオード４１８のカソードに接続された抵抗器４１４の一端の電圧は、定電圧ダイオード４１８のツェナ電圧に保たれる。
【００６３】
図１２は、抵抗器４１７の抵抗値を１００ｋΩとし、ツェナ電圧が４．７Ｖのツェナダイオードを定電圧ダイオード４１８として用いた場合の電源入力回路４Ａの動作特性を示すグラフである。コンデンサ４１１，４１５の静電容量、及び抵抗器４１２，４１４の抵抗値や試験条件等は第１の実施の形態と同じである。
【００６４】
本実施の形態によれば、図１２に示すように、ＦＥＴ４１３がオン状態となるときのコンデンサ４１１の充電電流を、電圧値Ｖｏによらず、ほぼ一定にすることができる。つまり、電圧値Ｖｏが変動しても、ＦＥＴ４１３がオン状態となるときのコンデンサ４１１の充電電流を均一化することができる。これにより、例えばＡＩＳＧ制御装置１００の直流電源装置１００ａの容量を抑制することが可能となる。
【００６５】
また、図１３に示すように、ＦＥＴ４１３のゲート電圧の上昇は、第１の実施の形態（図８参照）に比較して緩やかとなるので、ＦＥＴ４１３のドレイン・ソース間の抵抗が徐々に減少し、ＦＥＴ４１３がオン状態となったときの充電電流のピーク値を抑えることができる。
【００６６】
［第３の実施の形態］
図１４は、第３の実施の形態に係る電源入力回路４Ｂ及び切替回路４１Ｂを示す回路図である。この電源入力回路４Ｂは、切替回路４１Ｂの機能を主としてコンパレータ４２１によって実現した構成が、第１の実施の形態に係る電源入力回路４とは異なる。その他の構成は電源入力回路４と同様であるので、第１の実施の形態について説明した回路素子と機能が共通するものについては、同一の符号を付して重複した説明を省略する。
【００６７】
コンパレータ４２１は、正電源端子が電源配線５１に接続され、負電源端子が電源配線５０に接続されている。反転入力端子と節点Ｐ１との間には、抵抗器４２２が接続されている。また、反転入力端子と電源配線５０との間には、抵抗器４２３が接続されている。
【００６８】
コンパレータ４２１の出力端子と電源配線５１との間には、抵抗器４２７が接続されている。コンパレータ４２１の出力端子にはまた、抵抗器４２６が接続され、抵抗器４２６と電源配線５０との間にコンデンサ４２８が接続されている。電源配線５１と電源配線５０との間には、抵抗器４２４と抵抗器４２５が直列に接続され、非反転入力端子は抵抗器４２４と抵抗器４２５との間に接続されている。ＦＥＴ４１３のゲートは抵抗器４２６とコンデンサ４２８の間に接続されている。
【００６９】
抵抗器４２２〜４２６の抵抗値は、それぞれ例えば１０ｋΩ，２ｋΩ，５０ｋΩ，５０ｋΩである。コンデンサ４２８の静電容量は、例えば１μＦである。抵抗器４２７の抵抗値は、例えば１００ｋΩである。
【００７０】
コンパレータ４２１、抵抗器４２２〜４２７、及びコンデンサ４２８は切替回路４１Ｂを構成する。切替回路４１Ｂは、電源配線５０及び電源配線５１に電源電圧が供給され、コンデンサ４１１の充電電流が所定値未満に低下すると、非反転入力の電位（抵抗器４２４と抵抗器４２５との間の電位）が反転入力の電位よりも高くなり、コンパレータ４２１の出力によって、抵抗器４２６を介してコンデンサ４２８への充電が開始される。コンデンサ４２８への充電によりＦＥＴ４１３のゲート電圧が高くなり、ＦＥＴ４１３がオン状態となると、コンデンサ４１１の充電がＦＥＴ４１３を介して行われるようになる。
【００７１】
本実施の形態によっても、第１の実施の形態と同様の作用及び効果を得ることができる。
【００７２】
［第４の実施の形態］
図１５は、第４の実施の形態に係る電源入力回路４Ｃ及び切替回路４１Ｃを示す回路図である。この電源入力回路４Ｃは、切替回路４１Ｃの構成が第３の実施の形態に係る切替回路４１Ｂと異なる。より具体的には、切替回路４１Ｃには、切替回路４１Ｂの抵抗器４２４，４２５に替えて、抵抗器４３２〜４３５及び定電圧ダイオード４３１が設けられている。電源入力回路４Ｃにおいて、第３の実施の形態について説明した回路素子と機能が共通するものについては、同一の符号を付して重複した説明を省略する。
【００７３】
定電圧ダイオード４３１は、アノードが電源配線５０に接続され、カソードと電源配線５１との間に抵抗器４３２が接続されている。定電圧ダイオード４３１のカソードと抵抗器４３２との間の節点Ｐ３には、抵抗器４３３，４３４が接続されている。抵抗器４３３は、コンパレータ４２１の出力端子と節点Ｐ３との間に接続されている。抵抗器４３４は、抵抗器４３５を介して電源配線５０に接続されている。コンパレータ４２１の非反転入力端子は、抵抗器４３４と抵抗器４３５との間に接続されている。
【００７４】
抵抗器４３２〜４３５の抵抗値は、それぞれ例えば１０ｋΩ，５０ｋΩ，５０ｋΩ，１ｋΩである。定電圧ダイオード４３１のツェナ電圧は、例えば４．７Ｖである。
【００７５】
この電源入力回路４Ｃによれば、コンデンサ４２８の充電が定電圧ダイオード４３１のツェナ電圧に応じた電圧で充電されるので、図１６に示すように、ＦＥＴ４１３がオン状態となるときのコンデンサ４１１の充電電流を、電圧値Ｖｏによらず、ほぼ一定にすることができる。
【００７６】
［第５の実施の形態］
図１７は、第５の実施の形態に係る電源入力回路４Ｄ及び切替回路４１Ｄを示す回路図である。この電源入力回路４Ｄは、切替回路４１Ｄがコンパレータ４４１及び抵抗器４４２，４４３からなる構成が第１の実施の形態に係る電源入力回路４とは異なる。その他の構成は電源入力回路４と同様であるので、第１の実施の形態について説明した回路素子と機能が共通するものについては、同一の符号を付して重複した説明を省略する。
【００７７】
抵抗器４４２及び抵抗器４４３は、電源配線５０と電源配線５１との間に直列に接続されている。コンパレータ４４１は、非反転入力端子が抵抗器４４２と抵抗器４４３との間に接続され、反転入力端子が節点Ｐ１に接続されている。コンパレータ４４１の出力端子は、ＦＥＴ４１３のゲートに接続されている。
【００７８】
電源配線５０，５１への電源電圧供給開始直後は、コンパレータ４４１の反転入力端子の電圧が非反転入力端子の電圧よりも高いので、コンパレータ４４１の出力はＬｏｗ状態であり、ＦＥＴ４１３はオフ状態となる。コンデンサ４１１が充電され、充電電流が減少すると、反転入力端子の電圧が非反転入力端子の電圧よりも低くなり、コンパレータ４４１の出力がＨｉｇｈ状態となり、ＦＥＴ４１３はオン状態となる。
【００７９】
本実施の形態によっても、第１の実施の形態について説明した（１）〜（２）の作用及び効果と同様の作用及び効果が得られる。また、切替回路４１Ｄの機能を、部品点数の少ない簡素な構成で実現できる。
【００８０】
［第６の実施の形態］
図１８は、第６の実施の形態に係る電源入力回路４Ｅ及び切替回路４１Ｅを示す回路図である。この電源入力回路４Ｅは、切替回路４１Ｅが、第５の実施の形態に係る切替回路４１Ｄと共通の回路素子（コンパレータ４４１及び抵抗器４４２，４４３）に加え、抵抗器４４４及びコンデンサ４４５を備えた構成が第５の実施の形態に係る電源入力回路４Ｄと異なる。その他の構成は電源入力回路４Ｄと同様であるので、第５の実施の形態について説明した回路素子と機能が共通するものについては、同一の符号を付して重複した説明を省略する。
【００８１】
コンパレータ４４１の出力端子には、抵抗器４４４の一端が接続され、抵抗器４４４の他端は、コンデンサ４４５及びＦＥＴ４１３のゲートに接続されている。
【００８２】
電源配線５０，５１への電源電圧供給開始直後は、コンパレータ４４１の反転入力端子の電圧が非反転入力端子の電圧よりも高いので、コンパレータ４４１の出力はＬｏｗ状態であり、ＦＥＴ４１３はオフ状態となる。コンデンサ４１１が充電され、充電電流が減少すると、反転入力端子の電圧が非反転入力端子の電圧よりも低くなり、コンパレータ４４１の出力がＨｉｇｈ状態となり、抵抗器４４４を介してコンデンサ４４５の充電が開始される。コンデンサ４４５に蓄えられた電荷が所定値以上となると、ＦＥＴ４１３はオン状態となる。
【００８３】
本実施の形態によっても、第５の実施の形態と同様の作用及び効果が得られる。また、ＦＥＴ４１３のゲート電圧は、コンデンサ４４５に蓄えられた電荷に応じて緩やかに変化するので、ＦＥＴ４１３のドレイン・ソース間の抵抗が徐々に減少する。これにより、ＦＥＴ４１３がオン状態となったときの充電電流のピーク値を抑えることができる。
【００８４】
［第７の実施の形態］
図１９は、第７の実施の形態に係る電源入力回路４Ｆ及び切替回路４１Ｆを示す回路図である。この電源入力回路４Ｅは、切替回路４１Ｅが、第５の実施の形態に係る切替回路４１Ｄと共通の回路素子（オペアンプ４４１及び抵抗器４４２，４４３）に加え、抵抗器４４６，４４７を備えた構成が第５の実施の形態に係る電源入力回路４Ｄと異なる。その他の構成は電源入力回路４Ｄと同様であるので、第５の実施の形態について説明した回路素子と機能が共通するものについては、同一の符号を付して重複した説明を省略する。
【００８５】
抵抗器４４６は、節点Ｐ１とオペアンプ４４１の反転入力端子との間に接続されている。抵抗器４４７は、オペアンプ４４１の反転入力端子と出力端子との間に接続されている。
【００８６】
電源配線５０，５１への電源電圧供給開始直後は、オペアンプ４４１の反転入力端子の電圧が非反転入力端子の電圧よりも高いので、オペアンプ４４１の出力はＬｏｗ状態であり、ＦＥＴ４１３はオフ状態となる。コンデンサ４１１が充電され、充電電流が減少すると、反転入力端子の電圧が徐々に低下するため、オペアンプ４４１の出力電圧が徐々に上昇し、ＦＥＴ４１３のドレイン・ソース間の抵抗が徐々に減少してオン状態となる。これにより、ＦＥＴ４１３がオン状態となったときの充電電流のピーク値を抑えることができる。
【００８７】
［第８の実施の形態］
図２０は、第８の実施の形態に係る電源入力回路４Ｇ及び切替回路４１Ｇを示す回路図である。この電源入力回路４Ｇは、第１の実施の形態に係る電源入力回路４に加え、コンパレータ４５１、抵抗器４５２，４５３、及び出力用スイッチング素子としてのリレー４６０を備えている。電源入力回路４Ｇを構成する回路素子のうち、第１の実施の形態について説明した回路素子と機能が共通するものについては、同一の符号を付して重複した説明を省略する。
【００８８】
抵抗器４５２と抵抗器４５３は、電源配線５０と電源配線５１との間に直列に接続され、コンパレータ４５１の反転入力端子が抵抗器４５２と抵抗器４５３との間に接続されている。コンパレータ４５１の非反転入力端子は節点Ｐ１に接続されている。
【００８９】
コンパレータ４５１の出力端子と電源配線５１との間には、リレー４６０のコイル４６１が接続されている。リレー４６０の接点４６２は、電源配線５１に介在しており、コイル４６１に電流が流れていないときは、接点４６２が開状態である。この状態では、後段のＤＣ−ＤＣコンバータ４０（図５に示す）に電源電圧が出力されない。コイル４６１に電流が流れると、接点４６２が閉状態となり、ＤＣ−ＤＣコンバータ４０に電源電圧が出力される。
【００９０】
電源配線５０，５１への電源電圧供給開始直後は、コンパレータ４５１の非反転入力端子の電圧が反転入力端子の電圧よりも高いので、コンパレータ４５１の出力はＨｉｇｈ状態であり、コイル４６１は電流が流れない。
【００９１】
コンデンサ４１１が充電されて充電電流が減少すると、非反転入力端子の電圧が低下するため、コンパレータ４５１の出力がＬｏｗ状態となり、コイル４６１に電流が流れる。これにより、接点４６２が閉状態となり、ＤＣ−ＤＣコンバータ４０に電源電圧が出力される。
【００９２】
コンパレータ４５１の出力がＬｏｗ状態となり、コイル４６１に電流が流れるタイミングは、抵抗器４５２及び抵抗器４５３の抵抗値によって調節することができる。本実施の形態では、ＦＥＴ４１６がオフ状態となった後に接点４６２が閉状態となるように、抵抗器４５２及び抵抗器４５３の抵抗値が設定されている。
【００９３】
本実施の形態によれば、第１の実施の形態について説明した作用及び効果に加え、ＦＥＴ４１６がオフ状態となった後に接点４６２が閉状態となるので、制御部３に供給される電源電圧の変動が抑制されると共に、電源電圧の立ち上がりが急峻となるため、より安定的にＣＰＵ３０を起動させることができる。
【００９４】
［第９の実施の形態］
図２１は、第９の実施の形態に係る電源入力回路４Ｈ及び切替回路４１Ｈを示す回路図である。この電源入力回路４Ｈは、第８の実施の形態に係る電源入力回路４Ｇを変形したものであり、コンパレータ４５１の反転入力端子及び非反転入力端子の接続先が異なる他は、電源入力回路４Ｇと同様に構成されている。
【００９５】
電源入力回路４Ｈのコンパレータ４５１の反転入力端子は、ＦＥＴ４１３のゲートに接続され、非反転入力端子は、抵抗器４５２と抵抗器４５３との間に接続されている。
【００９６】
電源配線５０，５１への電源電圧供給開始直後は、コンパレータ４５１の反転入力端子の電圧が非反転入力端子の電圧よりも低いので、コンパレータ４５１の出力はＨｉｇｈ状態であり、コイル４６１は電流が流れない。
【００９７】
コンデンサ４１１が充電されて充電電流が減少し、ＦＥＴ４１６がオフ状態となると、反転入力端子の電圧が上昇してコンパレータ４５１の出力がＬｏｗ状態となり、コイル４６１に電流が流れる。これにより、接点４６２が閉状態となり、ＤＣ−ＤＣコンバータ４０に電源電圧が出力される。
【００９８】
コンパレータ４５１の出力がＬｏｗ状態となり、コイル４６１に電流が流れるタイミングは、抵抗器４５２及び抵抗器４５３の抵抗値によって調節することができる。本実施の形態では、ＦＥＴ４１６がオフ状態となった後に接点４６２が閉状態となるように、抵抗器４５２及び抵抗器４５３の抵抗値が設定されている。
【００９９】
本実施の形態によっても、第８の実施の形態と同様の作用及び効果が得られる。
【０１００】
以上、本発明の第１〜第９実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【０１０１】
また、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である。例えば、電源入力回路４〜４Ｈは、アンテナ制御装置１０に限らず、他の装置にも適用可能である。
【符号の説明】
【０１０２】
１…アンテナ装置、２…多芯ケーブル、２ａ，２ｂ…コネクタ、２ｃ…シース、３…制御部、４，４Ａ〜４Ｈ…電源入力回路（アンテナ制御装置用電源入力回路）、１０…アンテナ制御装置、１０ａ，１０ｂ…コネクタ、１１…筒体、１１ａ…開口、１２…アレイアンテナ、１３…移相器、１９…支柱、２０…電源グランド線、２１〜２３…第１〜第３の電源線（直流電源線）、２４…信号グランド線、２５…第１の信号線、２６…第２の信号線、３１…記憶素子、３２…送受信素子、３３…駆動回路、４０…ＤＣ−ＤＣコンバータ、４１，４１Ａ〜４１Ｆ…切替回路、５０〜５３…電源配線（直流電源線）、６０〜６２…信号配線、１００…ＡＩＳＧ制御装置、１００ａ…直流電源装置、１００ｂ…制御回路、１１０…無線基地局の制御システム、１１１…支持金具、１１２…カバー部材、１２０…反射板、１２１…アンテナ素子、１２１ａ…第１エレメント、１２１ｂ…第２エレメント、１３０…電線、４００…電源入力回路、４０１，４０５，４１１…コンデンサ、４１５，４２８，４４５…コンデンサ（切替回路用コンデンサ）、４０３，４１３…ＦＥＴ（スイッチング素子）、４１６…ＦＥＴ（切替回路用スイッチング素子、充電制御回路）、４０２，４０４，４１２，４１７，４２２，４２３，４２４，４２５，４３２，４３３，４３４，４３５，４４２，４４３，４４６，４４７，４５２，４５３…抵抗器、４１４，４２６，４４４…抵抗器（切替回路用抵抗器）、４１８，４３１…定電圧ダイオード、４２１，４５１…コンパレータ、４４１…オペアンプ、４６０…リレー（出力用スイッチング素子）、４６１…コイル、４６２…接点、Ｐ０，Ｐ１，Ｐ２，Ｐ３…節点
【図１】
2013158097.tif 000003
【図２】
2013158097.tif 000004
【図３】
2013158097.tif 000005
【図４】
2013158097.tif 000006
【図５】
2013158097.tif 000007
【図６】
2013158097.tif 000008
【図７】
2013158097.tif 000009
【図８】
2013158097.tif 000010
【図９】
2013158097.tif 000011
【図１０】
2013158097.tif 000012
【図１１】
2013158097.tif 000013
【図１２】
2013158097.tif 000014
【図１３】
2013158097.tif 000015
【図１４】
2013158097.tif 000016
【図１５】
2013158097.tif 000017
【図１６】
2013158097.tif 000018
【図１７】
2013158097.tif 000019
【図１８】
2013158097.tif 000020
【図１９】
2013158097.tif 000021
【図２０】
2013158097.tif 000022
【図２１】
2013158097.tif 000023