(57)【要約】【課題】上側のスイッチング素子の誤動作を抑制できる電力変換装置用の駆動回路を提供する。【解決手段】第１回路１０は、直流電源Ｅ１の低電位端と高電位端との間で相互に直列に接続される第１素子１１及び第２素子１２を有し、第１素子１１は高電位端側に設けられ、第２素子１２は低電位端側に設けられる。第１素子１１及び第２素子１２は、その両方がスイッチである。第２回路２０は、第２素子１２の両端の電圧が所定値よりも大きいときにスイッチング素子Ｔｘ１を非導通とし、当該電圧が所定値よりも小さいときにスイッチング素子Ｔｘ１を導通させる。スイッチ素子３２は、第１素子１１と並列に接続され、スイッチング素子Ｔｘ１が非導通である状態で導通し、スイッチング素子Ｔｘ１が導通する状態で非導通する。【選択図】図２
2013034300.tif 000002
【特許請求の範囲】
【請求項１】
第１の直流線(LH)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LL)との間で、出力端(Pu,Pv,Pw,Px)を介して互いに直列に接続される上側のスイッチング素子(Tu1,Tv1,Tw1,Tx1)及び下側のスイッチング素子(Tu2,Tv2,Tw2,Tx2)を有し、前記上側のスイッチング素子が前記第１の電源線側に配置される電力変換装置の、前記上側のスイッチング素子の駆動回路(DVu1,DVv1,DVw1,DVx1)であって、
前記出力端に接続される低電位端と、高電位端とを有する直流電源（E1）と、
前記低電位端と前記高電位端との間で相互に直列に接続される第１素子(11,15)及び第２素子(12,16)を有し、前記第１素子は前記高電位端側に設けられ、前記第２素子は前記低電位端側に設けられる第１回路(10)と、
前記第２素子の両端の電圧(V1)が所定値よりも大きいときに前記上側のスイッチング素子を非導通とし、前記電圧が前記所定値よりも小さいときに前記上側のスイッチング素子を導通させる第２回路(20)と、
前記第１素子と並列に接続され、前記上側のスイッチング素子が非導通である状態で導通し、前記上側のスイッチング素子が導通する状態で非導通するスイッチ素子(32)と
を備え、
前記第１素子及び第２素子は、その両方がスイッチ（11,12）であるか、又は一方がスイッチであって他方が抵抗素子（15,16）である、電力変換装置用の駆動回路。
【請求項２】
第１の直流線(LH)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LL)との間で、出力端(Pu,Pv,Pw,Px)を介して互いに直列に接続される上側のスイッチング素子(Tu1,Tv1,Tw1,Tx1)及び下側のスイッチング素子(Tu2,Tv2,Tw2,Tx2)を有し、前記上側のスイッチング素子が前記第１の電源線側に配置される電力変換装置の、前記上側のスイッチング素子の駆動回路(DVu1,DVv1,DVw1,DVx1)であって、
前記出力端に接続される低電位端と、高電位端とを有する直流電源（E1）と、
前記低電位端と前記高電位端との間で相互に直列に接続される第１素子(11,15)及び第２素子(12,16)を有し、前記第１素子は前記高電位端側に設けられ、前記第２素子は前記低電位端側に設けられる第１回路(10)と、
前記第２素子の両端の電圧(V1)が所定値よりも小さいときに前記上側のスイッチング素子を非導通とし、前記電圧が前記所定値よりも大きいときに前記上側のスイッチング素子を導通させる第２回路(20)と、
前記第１素子と並列に接続され、前記上側のスイッチング素子が導通する状態で導通し、前記上側のスイッチング素子が非導通である状態で非導通するスイッチ素子(32)と
を備え、
前記第１素子及び第２素子は、その両方がスイッチ（11,12）であるか、又は一方がスイッチであって他方が抵抗素子（15,16）である、電力変換装置用の駆動回路。
【請求項３】
第１の直流線(LH)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LL)との間で、出力端(Pu,Pv,Pw,Px)を介して互いに直列に接続される上側のスイッチング素子(Tu1,Tv1,Tw1,Tx1)及び下側のスイッチング素子(Tu2,Tv2,Tw2,Tx2)を有し、前記上側のスイッチング素子が前記第１の電源線側に配置される電力変換装置の、前記上側のスイッチング素子の駆動回路(DVu1,DVv1,DVw1,DVx1)であって、
前記出力端に接続される低電位端と、高電位端とを有する直流電源（E1）と、
前記低電位端と前記高電位端との間で相互に直列に接続される第１素子(11,15)及び第２素子(12,16)を有し、前記第１素子は前記高電位端側に設けられ、前記第２素子は前記低電位端側に設けられる第１回路(10)と、
前記第２素子の両端の電圧(V1)が所定値よりも小さいときに前記上側のスイッチング素子を非導通とし、前記電圧が前記所定値よりも大きいときに前記上側のスイッチング素子を導通させる第２回路(20)と、
前記第２素子と並列に接続され、前記上側のスイッチング素子が非導通する状態で導通し、前記上側のスイッチング素子が導通する状態で非導通するスイッチ素子(35)と、
を備える、電力変換装置用の駆動回路。
【請求項４】
前記第１素子(11,15)と並列に接続され、前記上側のスイッチング素子(Tx1)が導通する状態で導通し、前記上側のスイッチング素子が非導通である状態で非導通する第２のスイッチ素子(32)を更に備える、請求項３に記載の電力変換装置用の駆動回路。
【請求項５】
前記スイッチ素子(32,35)と直列に接続される抵抗(31,34)を備える、請求項１から４の何れか一つに記載の電力変換装置用の駆動回路。
【請求項６】
第１の直流線(LH)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LL)との間で、互いに直列に接続される上側及び下側のスイッチング素子(Tu1,Tv1,Tw1,Tu2,Tv2,Tw2)と、
請求項１から５の何れか一つに記載の駆動回路(DVu1,DVv1,DVw1)と
を備える、電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置用の駆動回路および電力変換装置に関し、特に電力変換装置に属する上側のスイッチング素子の誤動作を抑制する技術に関する。
【背景技術】
【０００２】
特許文献１には三相インバータが記載されている。三相インバータは、正極側および負極側のスイッチング素子を有するアームを三相分備えている。各相のアームは互いに並列に接続される。正極側及び負極側のスイッチング素子にはそれぞれドライブ回路が接続される。正極側のスイッチング素子についてのドライブ回路は、正極側のスイッチング素子のゲート電極とエミッタ電極との間に設けられる。ドライブ回路は、ゲート電極とエミッタ電極との間の電圧を制御して、正極側のスイッチング素子を制御する。またドライブ回路には入力絶縁回路が含まれる。
【０００３】
かかるドライブ回路は、当該電圧を印加するための動作電源となる第１及び第２のコンデンサを有している。第１及び第２のコンデンサは互いに直列に接続され、これらの間の点が上記エミッタ電極に接続される。第１及び第２のコンデンサは互いに反対側でそれぞれ第１及び第２のスイッチ素子を介してゲート電極に接続される。かかる構造において、第１のスイッチ素子が導通すれば、第１のコンデンサがゲート電極に接続されて、正極側のスイッチング素子が導通する。一方、第２のスイッチング素子が導通すれば、第２のコンデンサがゲート電極に接続されて、正極側のスイッチング素子が非導通となる。
【０００４】
さらに、特許文献１では、第１及び第２のコンデンサの間の点と、上記エミッタ電極との間に抵抗を設けている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３２９２６６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１では、第１及び第２のコンデンサの間の点と、上記エミッタ電極との間にはノイズ除去用抵抗が設けられている。よって、入力絶縁回路の入出力間容量を介したdv/dtノイズを低減できる。しかし、当該抵抗はゲート電極とエミッタ電極との間に設けられるので、抵抗に生じる電圧がゲート電極とエミッタ電極との間の電圧に影響を与える。したがって、抵抗に生じる電圧が大きければ、正極側のスイッチング素子が誤動作する可能性がある。
【０００７】
なお、以下では正極側のスイッチング素子を上側のスイッチング素子と呼び、負極側のスイッチング素子を下側のスイッチング素子と呼ぶ。
【０００８】
本発明は、上側のスイッチング素子の誤動作を抑制できる電力変換装置用の駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明にかかる電力変換装置用の駆動回路の第１の態様は、第１の直流線(LH)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LL)との間で、出力端(Pu,Pv,Pw,Px)を介して互いに直列に接続される上側のスイッチング素子(Tu1,Tv1,Tw1,Tx1)及び下側のスイッチング素子(Tu2,Tv2,Tw2,Tx2)を有し、前記上側のスイッチング素子が前記第１の電源線側に配置される電力変換装置の、前記上側のスイッチング素子の駆動回路(DVu1,DVv1,DVw1,DVx1)であって、前記出力端に接続される低電位端と、高電位端とを有する直流電源（E1）と、前記低電位端と前記高電位端との間で相互に直列に接続される第１素子(11,15)及び第２素子(12,16)を有し、前記第１素子は前記高電位端側に設けられ、前記第２素子は前記低電位端側に設けられる第１回路(10)と、前記第２素子の両端の電圧(V1)が所定値よりも大きいときに前記上側のスイッチング素子を非導通とし、前記電圧が前記所定値よりも小さいときに前記上側のスイッチング素子を導通させる第２回路(20)と、前記第１素子と並列に接続され、前記上側のスイッチング素子が非導通である状態で導通し、前記上側のスイッチング素子が導通する状態で非導通するスイッチ素子(32)とを備え、前記第１素子及び第２素子は、その両方がスイッチ（11,12）であるか、又は一方がスイッチであって他方が抵抗素子（15,16）である。
【００１０】
本発明にかかる電力変換装置用の駆動回路の第２の態様は、第１の直流線(LH)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LL)との間で、出力端(Pu,Pv,Pw,Px)を介して互いに直列に接続される上側のスイッチング素子(Tu1,Tv1,Tw1,Tx1)及び下側のスイッチング素子(Tu2,Tv2,Tw2,Tx2)を有し、前記上側のスイッチング素子が前記第１の電源線側に配置される電力変換装置の、前記上側のスイッチング素子の駆動回路(DVu1,DVv1,DVw1,DVx1)であって、前記出力端に接続される低電位端と、高電位端とを有する直流電源（E1）と、前記低電位端と前記高電位端との間で相互に直列に接続される第１素子(11,15)及び第２素子(12,16)を有し、前記第１素子は前記高電位端側に設けられ、前記第２素子は前記低電位端側に設けられる第１回路(10)と、前記第２素子の両端の電圧(V1)が所定値よりも小さいときに前記上側のスイッチング素子を非導通とし、前記電圧が前記所定値よりも大きいときに前記上側のスイッチング素子を導通させる第２回路(20)と、前記第１素子と並列に接続され、前記上側のスイッチング素子が導通する状態で導通し、前記上側のスイッチング素子が非導通である状態で非導通するスイッチ素子(32)とを備え、前記第１素子及び第２素子は、その両方がスイッチ（11,12）であるか、又は一方がスイッチであって他方が抵抗素子（15,16）である。
【００１１】
本発明にかかる電力変換装置用の駆動回路の第３の態様は、第１の直流線(LH)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LL)との間で、出力端(Pu,Pv,Pw,Px)を介して互いに直列に接続される上側のスイッチング素子(Tu1,Tv1,Tw1,Tx1)及び下側のスイッチング素子(Tu2,Tv2,Tw2,Tx2)を有し、前記上側のスイッチング素子が前記第１の電源線側に配置される電力変換装置の、前記上側のスイッチング素子の駆動回路(DVu1,DVv1,DVw1,DVx1)であって、前記出力端に接続される低電位端と、高電位端とを有する直流電源（E1）と、前記低電位端と前記高電位端との間で相互に直列に接続される第１素子(11,15)及び第２素子(12,16)を有し、前記第１素子は前記高電位端側に設けられ、前記第２素子は前記低電位端側に設けられる第１回路(10)と、前記第２素子の両端の電圧(V1)が所定値よりも小さいときに前記上側のスイッチング素子を非導通とし、前記電圧が前記所定値よりも大きいときに前記上側のスイッチング素子を導通させる第２回路(20)と、前記第２素子と並列に接続され、前記上側のスイッチング素子が非導通する状態で導通し、前記上側のスイッチング素子が導通する状態で非導通するスイッチ素子(35)と、を備える。
【００１２】
本発明にかかる電力変換用の駆動回路の第４の態様は、第３の態様にかかる電力変換用の駆動回路であって、前記第１素子(11,15)と並列に接続され、前記上側のスイッチング素子(Tx1)が導通する状態で導通し、前記上側のスイッチング素子が非導通である状態で非導通する第２のスイッチ素子(32)を更に備える。
【００１３】
本発明にかかる電力変換用の駆動回路の第５の態様は、第１から第４の何れか一つの態様にかかる電力変換用の駆動回路であって、前記スイッチ素子(32,35)と直列に接続される抵抗(31,34)を備える。
【００１４】
本発明にかかる電力変換装置の第６の態様は、第１の直流線(LH)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LL)との間で、互いに直列に接続される上側及び下側のスイッチング素子(Tu1,Tv1,Tw1,Tu2,Tv2,Tw2)と、第１から第５の何れか一つの態様にかかる駆動回路(DVu1,DVv1,DVw1)とを備える。
【発明の効果】
【００１５】
本発明にかかる電力変換装置用の駆動回路の第１の態様によれば、上側スイッチング素子は第２素子の両端の電圧が所定値よりも大きいときに非導通となる。当該電圧を所定値よりも大きくするには、第１素子を経由して直流電源の高電位端を第２素子に接続する。例えば第１素子及び第２素子がスイッチである場合、第１素子を導通させ、第２素子を非導通とする。また例えば第１素子がスイッチ、第２素子が抵抗である場合は、第１素子を導通させる。また例えば第１素子が抵抗、第２素子がスイッチである場合は、第２素子を非導通とする。
【００１６】
さて、一般的に電力変換装置においては、上側および下側のスイッチング素子が同時に導通しないように、これらを互いに排他的に制御する。したがって、上側のスイッチング素子が非導通である状態で、すなわち、当該電圧が所定値よりも大きい状態で、下側のスイッチング素子が導通から非導通に切り替る。
【００１７】
そして、この切り替わりに応じて下側のスイッチング素子の両端電圧（第２の直流線の電位に対する出力端の電位）が増大すれば、かかる変化に起因して、第２素子の両端における静電容量には、寄生容量（第２素子の高電位側の端と第２の直流線との間の寄生容量）を経由して電流が流れ、静電容量が放電される。これに伴って第２素子の両端の電圧が低減する。
【００１８】
しかしながら、当該電圧の低減は次の理由から抑制される。まず、上側のスイッチング素子は非導通なので、スイッチ素子は導通する。したがって、直流電源から第１素子及びスイッチ素子を並列に経由して上記静電容量へと電流が供給される。第１素子及びスイッチ素子が並列に接続されるので、これらの合成抵抗値は、第１素子単体の抵抗値よりも小さい。よって、スイッチ素子が設けられない場合に比べて、充電電流を高めることができる。これにより、第２素子の両端の電圧（静電容量の電圧）の低下を抑制することができる。ひいては、当該電圧が所定値を下回る可能性を低減でき、上側のスイッチング素子が意図せず導通することを抑制できる。
【００１９】
しかも、第２素子の両端の電圧が所定値よりも小さく上側のスイッチング素子が導通するときには、スイッチ素子は非導通となるので、不要な消費電力を低減できる。
【００２０】
本発明にかかる電力変換装置用の駆動回路の第２の態様によれば、上側スイッチング素子は第２素子の両端の電圧が所定値よりも大きいときに導通する。当該電圧を所定値よりも大きくするには、第１素子を経由して直流電源の高電位端を第２素子に接続する。例えば第１素子及び第２素子がスイッチである場合、第１素子を導通させ、第２素子を非導通とする。また例えば第１素子がスイッチ、第２素子が抵抗である場合は、第１素子を導通させる。また例えば第１素子が抵抗、第２素子がスイッチである場合は、第２素子を非導通とする。
【００２１】
さて、上側のスイッチング素子の非導通から導通への切り替わりに応じて、下側のスイッチング素子の両端電圧（第２の直流線の電位に対する出力端の電位）が増大すれば、かかる変化に起因して、第２素子の両端における静電容量には、寄生容量（第２素子の高電位側の端と第２の直流線との間の寄生容量）を経由して電流が流れ、静電容量が放電される。これに伴って第２素子の両端の電圧が低減する。
【００２２】
しかしながら、当該電圧の低減は次の理由から抑制される。まず、上側のスイッチング素子は導通するので、スイッチ素子は導通する。したがって、直流電源から第１素子及びスイッチ素子を並列に経由して上記静電容量へと電流が供給される。第１素子及びスイッチ素子が並列に接続されるので、これらの合成抵抗値は、第１素子単体の抵抗値よりも小さい。よって、スイッチ素子が設けられない場合に比べて、充電電流を高めることができる。これにより、第２素子の両端の電圧（静電容量の電圧）の低下を抑制することができる。ひいては、当該電圧が所定値を下回る可能性を低減でき、上側のスイッチング素子が意図せず非導通することを抑制できる。
【００２３】
しかも、第２素子の両端の電圧が所定値よりも小さく上側のスイッチング素子が非導通するときには、スイッチ素子は非導通となるので、不要な消費電力を低減できる。
【００２４】
本発明にかかる電力変換装置用の駆動回路の第３の態様によれば、上側スイッチング素子は第２素子の両端の電圧が所定値よりも小さいときに非導通する。当該電圧を所定値よりも小さくするには、例えば第１素子及び第２素子がスイッチである場合、第１素子を非導通とし、第２素子を導通させる。また例えば第１素子がスイッチ、第２素子が抵抗である場合は、第１素子を非導通させる。また例えば第１素子が抵抗、第２素子がスイッチである場合は、第２素子を導通させる。
【００２５】
さて、一般的に電力変換装置においては、上側および下側のスイッチング素子が同時に導通しないように、これらを互いに排他的に制御する。したがって、上側のスイッチング素子が非導通である状態で、すなわち、当該電圧が所定値よりも小さい状態で、下側のスイッチング素子が非導通から導通に切り替る。
【００２６】
そして、この切り替わりに応じて下側のスイッチング素子の両端電圧（第２の直流線の電位に対する出力端の電位）が低減すれば、かかる変化に起因して、第２素子の両端における静電容量には、寄生容量（第２素子の高電位側の端と第２の直流線との間の寄生容量）を経由して電流が流れ、静電容量が充電される。これに伴って第２素子の両端の電圧が増大する。
【００２７】
しかしながら、当該電圧の増大は次の理由から抑制される。まず、上側のスイッチング素子は非導通なので、スイッチ素子は導通する。しかもスイッチ素子は第２素子と並列に接続される。したがって、第２素子の両端における静電容量へと向かう電流の一部がスイッチ素子へと流れるので、第２素子の両端の電圧の増大を抑制することができる。ひいては、第２素子の両端の電圧が所定値を上回る可能性を低減でき、上側のスイッチング素子が意図せずに導通することを抑制できる。
【００２８】
しかも、第２素子の両端の電圧が所定値よりも大きく上側のスイッチング素子が導通するときには、スイッチ素子は導通となるので、不要な消費電力を低減できる。
【００２９】
本発明にかかる電力変換用の駆動回路の第１の態様によれば、請求項２に記載の電力変換用の駆動回路と同じ効果を招来する。
【００３０】
本発明にかかる電力変換用の駆動回路の第２の態様によれば、スイッチ素子に流れる電流を制限できる。
【００３１】
本発明にかかる電力変換装置の第１の態様によれば、上側のスイッチング素子の誤動作を抑制できる電力変換装置を提供できる。
【図面の簡単な説明】
【００３２】
【図１】電力変換装置１の概念的な構成の一例を例示する図である。
【図２】電力変換装置１のうち１相に相当する部分の概念的な構成の一例を例示する図である。
【図３】回路１０の概念的な構成の一例を例示する図である。
【図４】回路１０の概念的な構成の一例を例示する図である。
【図５】タイミングチャートの一例を示す図である。
【図６】等価回路の概念的な一例を示す図である。
【図７】等価回路の概念的な一例を示す図である。
【図８】タイミングチャートの一例を示す図である。
【図９】電力変換装置１のうち１相に相当する部分の概念的な構成の一例を例示する図である。
【図１０】タイミングチャートの一例を示す図である。
【図１１】等価回路の概念的な一例を示す図である。
【図１２】等価回路の概念的な一例を示す図である。
【図１３】タイミングチャートの一例を示す図である。
【発明を実施するための形態】
【００３３】
第１の実施の形態．
＜電力変換装置の構成＞
図１に例示する電力変換装置１は、直流線ＬＨ，ＬＬの間に印加される直流電圧を交流電圧に変換して、当該交流電圧を出力端Ｐｕ，Ｐｖ，Ｐｗへと出力する。ここでは直流線ＬＬに印加される電位は直流線ＬＨに印加される電位よりも低い。
【００３４】
電力変換装置１は上側のスイッチング素子Ｔｕ１，Ｔｖ１，Ｔｗ１と下側のスイッチング素子Ｔｕ２，Ｔｖ２，Ｔｗ２とを備えている。スイッチング素子Ｔｕ１，Ｔｕ２は直流線ＬＨ，ＬＬの間で出力端Ｐｕを介して互いに直列に接続され、スイッチング素子Ｔｖ１，Ｔｖ２は直流線ＬＨ，ＬＬの間で出力端Ｐｖを介して互いに直列に接続され、スイッチング素子Ｔｗ１，Ｔｗ２は直流線ＬＨ，ＬＬの間で出力端Ｐｗを介して互いに直列に接続される。上側のスイッチング素子Ｔｕ１，Ｔｖ１，Ｔｗ１は直流線ＬＨ側に配置され、下側のスイッチング素子Ｔｕ２，Ｔｖ２，Ｔｗ２は直流線ＬＬ側に配置される。
【００３５】
スイッチング素子Ｔｘ１，Ｔｘ２（ｘはｕ，ｖ，ｗを代表する、以下同様）は例えばＭＯＳ電界効果トランジスタ、絶縁ゲートバイポーラトランジスタ、接合型トランジスタ等である。
【００３６】
またスイッチング素子Ｔｘ１，Ｔｘ２にはそれぞれダイオードＤｘ１，Ｄｘ２が並列接続される。ダイオードＤｘ１，Ｄｘ２は、その順方向が直流線ＬＬから直流線ＬＨへと向かう方向に沿うように設けられる。なお、スイッチング素子Ｔｘ１，Ｔｘ２が直流線ＬＬからＬＨに向けて流れる寄生ダイオード等のような構造を有していれば、別途ダイオードを設けなくてもよい。
【００３７】
スイッチング素子Ｔｘ１にはそれぞれ駆動回路ＤＶｘ１が接続されている。駆動回路ＤＶｘ１は上側のスイッチング素子Ｔｘ１の制御電極（例えばゲート電極）と出力端Ｐｘとに接続され、またスイッチング信号生成部ＳＰ１からスイッチング信号を受け取る。駆動回路ＤＶｘ１は入力されたスイッチング信号に基づいて上側のスイッチング素子Ｔｘ１の制御電圧（制御電極と出力端Ｐｘとの間の電圧）を変化させる。上側のスイッチング素子Ｔｘ１は制御電圧に基づいてその導通／非導通を選択する。
【００３８】
スイッチング素子Ｔｘ２にはそれぞれ駆動回路ＤＶｘ２が接続されている。駆動回路ＤＶｘ２は下側のスイッチング素子Ｔｘ２の制御電極と直流線ＬＬとに接続され、またスイッチング信号生成部ＳＰ１からスイッチング信号を受け取る。駆動回路ＤＶｘ２は入力されたスイッチング信号に基づいて下側のスイッチング素子Ｔｘ２の制御電圧（制御電極と直流線ＬＬとの間の電圧）を変化させる。下側のスイッチング素子Ｔｘ２は制御電圧に基づいてその導通／非導通を選択する。
【００３９】
スイッチング信号生成部ＳＰ１は直流線ＬＬと接続されており、上述のとおり駆動回路ＤＶｘ１，ＤＶｘ２へとスイッチング信号を出力する。スイッチング信号生成部ＳＰ１は例えばＰＷＭ方式によってスイッチング信号を生成する。スイッチング信号生成部ＳＰ１が適切にスイッチング信号を生成して、これらを各駆動回路ＤＶｘ１，ＤＶｘ２へと出力することによって、電力変換装置１は直流電圧を所望の交流電圧に変換してこれを出力端Ｐｕ，Ｐｖ，Ｐｗに出力することができる。かかるスイッチング信号生成部ＳＰ１の構成及び機能は公知技術を用いて容易に実現されるので、ここでは詳細な説明を省略する。
【００４０】
出力端Ｐｕ，Ｐｖ，Ｐｗには例えば誘導性負荷２が接続される。誘導性負荷２は例えばモータであって、電力変換装置１から出力される交流電圧に基づいて回転する。
【００４１】
なお図１の例示では、直流線ＬＨ，ＬＬの間には平滑コンデンサＣ１が設けられている。平滑コンデンサＣ１は直流線ＬＨ，ＬＬの間の直流電圧を平滑する。但し、平滑コンデンサＣ１は必須要件ではなく、直流線ＬＨ，ＬＬの間に直流電圧が印加されれば電力変換装置１は機能する。
【００４２】
また図１の例示では、電力変換装置１は３つの出力端Ｐｕ，Ｐｖ，Ｐｗに接続される３相の電力変換装置である。ただし、これに限らず、電力変換装置１は単相の電力変換装置であってもよく、３相以上の電力変換装置であってもよい。
【００４３】
＜駆動回路ＤＶｘ１の構成の一例＞
図２は電力変換装置１のうち１相分の概念的な構成の一例を示している。図２に例示するように、駆動回路ＤＶｘ１は回路１０，２０とプルアップスイッチ素子３２とを備えている。なお、以下ではプルアップスイッチ素子３２を単にスイッチ素子３２とも呼ぶ。
【００４４】
回路１０には直流電源Ｅ１が入力される。直流電源Ｅ１の低電位端は出力端Ｐｘに接続される。また回路１０は一対のスイッチ素子１１，１２を備えている。スイッチ素子１１，１２は直流電源Ｅ１の高電位端と低電位端との間で相互に直列に接続される。図２の例示では、スイッチ素子１１は高電位端側に設けられ、スイッチ素子１２は低電位端側に設けられる。スイッチ素子１１，１２は互いに排他的に導通する。スイッチ素子１１，１２は例えばフォトカプラであって、スイッチング信号生成部ＳＰ１から受け取ったスイッチング信号に基づいて導通する。より詳細には、スイッチ素子１１は発光部（不図示）と受光部（制御電極の機能に相当）とを備える。発光部はスイッチング信号に基づいて発光し、例えばスイッチング信号が高電圧値を採るときに発光する。受光部はかかる発光を受光し、受光部が受光したことを以て、スイッチ素子１１が導通し、スイッチ素子１２が非導通する。またスイッチング信号が低電圧値を採るときに発光部は発光を停止し、これによってスイッチ素子１１が非導通し、スイッチ素子１２が導通する。
【００４５】
なお図２の例示では、スイッチ素子１１，１２にはそれぞれダイオード１３，１４が並列に接続される。ダイオード１３，１４は各々のアノードが直流電源Ｅ１の低電位端側を向いて設けられる。これにより、スイッチ素子１１，１２に逆電圧が印加されることを防止することができる。これらは寄生ダイオードであってもよいし、設けられなくてもよい。
【００４６】
また図２の例示では、回路１０の出力側に、スイッチ素子１２に並列に接続されるコンデンサ３３が設けられる。なお、コンデンサ３３はいわゆる素子であってもよく、回路の寄生容量であってもよい。
【００４７】
以下では、回路１０の技術的意義について述べる。ここではスイッチング信号生成部ＳＰ１から出力されるスイッチング信号の基準電位は直流線ＬＬの電位である。一方で、上側のスイッチング素子Ｔｘ１の制御電極に印加されるべき制御電圧の基準電位は出力端Ｐｘの電位である。本回路１０によれば、スイッチング信号に基づいてスイッチ素子１１，１２が制御される。そして、スイッチ素子１１，１２の導通／非導通によってスイッチ素子１２の両端の電圧Ｖ１（コンデンサ３３の両端電圧）を変化させることができる。スイッチ素子１２の一端（コンデンサ３３の一端３３２）は出力端Ｐｘに接続されているので、電圧Ｖ１の基準電位は出力端Ｐｘの電位である。したがって本回路１０によれば、直流線ＬＬの電位を基準とするスイッチング信号に基づいて、出力端Ｐｘの電位を基準電位とする電圧Ｖ１を生成できる。
【００４８】
なお回路１０は必ずしも一対のスイッチ素子１１，１２の両方を備えている必要はない。例えば図３に例示するように、スイッチ素子１１の替わりに抵抗素子１５を備えていても良く、また図４に例示するように、スイッチ素子１２の替わりに抵抗素子１６を備えてもよい。図３の回路１０であれば、スイッチ素子１２の導通／非導通によって電圧Ｖ１を変化させることができ、図４の回路１０であれば、スイッチ素子１１の導通／非導通によって電圧Ｖ１を変化させることができるからである。
【００４９】
また、スイッチング信号の基準電位とスイッチング素子Ｔｘ１の制御電極の基準電位との間の相違を吸収するという観点では、回路１０はフォトカプラに限らずレベルシフタであってもよい。
【００５０】
回路２０はスイッチ素子１２の両端の電圧Ｖ１が所定値Ｖｒｅｆ１よりも大きいときに上側のスイッチング素子Ｔｘ１を非導通とし、当該電圧Ｖ１が所定値Ｖｒｅｆ１よりも小さいときに上側のスイッチング素子Ｔｘ１を導通させる。なお、図２の例示ではスイッチ素子１２とコンデンサ３３とが並列接続されていることから、電圧Ｖ１はコンデンサ３３の両端電圧と見なすことができる。よって、以下では電圧Ｖ１をコンデンサ３３の電圧とも呼ぶ。また、上側のスイッチング素子Ｔｘ１はヒステリシス特性を有していても良い。即ち、電圧Ｖ１が所定値Ｖｒｅｆ１とは異なる所定値よりも小さいときにスイッチング素子Ｔｘ１が導通しても良い。
【００５１】
図２の例示では、回路２０は、直流電源Ｅ１の高電位端と低電位端との間で、互いに排他的に導通する一対のスイッチ素子２１，２２を備えている。一対のスイッチ素子２１，２２は例えばＣＭＯＳ（相補型金属酸化膜半導体）であって、これらの制御電極（ゲート電極）は共通してコンデンサ３３の他端３３１（高電位側の端）に接続されている。またスイッチ素子２１は上側のスイッチング素子Ｔｘ１の制御電極と直流電源Ｅ１の高電位端との間に設けられ、スイッチ素子２２は上側のスイッチング素子Ｔｘ１の制御電極と出力端Ｐｘとの間に接続される。スイッチ素子２２はコンデンサ３３の電圧Ｖ１が所定値よりも大きいときに導通する。このとき上側のスイッチング素子Ｔｘ１の制御電極には、上側のスイッチング素子Ｔｘ１を非導通とする制御電圧（図２の例示では、低電圧値（ほぼ零））が印加される。またスイッチ素子２１はコンデンサ３３の電圧Ｖ１が所定値よりも小さいときに導通する。このとき上側のスイッチング素子Ｔｘ１の制御電極には、上側のスイッチング素子Ｔｘ１を導通させる制御電圧（図２の例示では、高電圧値（ほぼ直流電源Ｅ１の直流電圧））が印加される。またスイッチ素子２１、２２とスイッチング素子Ｔｘ１の制御電極の間にノイズ除去用ではないゲート抵抗を設けてもよい。
【００５２】
図２の例示では、スイッチ素子２１，２２のそれぞれに並列接続されるダイオード２３，２４が設けられている。ダイオード２３，２４はそれぞれアノードを出力端Ｐｘに向けて設けられる。ダイオード２３，２４はそれぞれスイッチ素子２１，２２に逆電圧が印加されることを抑制する。またスイッチ素子２１，２２の制御電極と直流線ＬＬとの間にダイオード２５が設けられている。ダイオード２５はこれらの制御電極と直流線ＬＬとの間に逆電圧が印加されることを抑制する。これらは寄生ダイオードであってもよいし、設けられなくてもよい。
【００５３】
なお、スイッチ素子２１，２２およびダイオード２３〜２５を設けずに、コンデンサ３３の他端３３１が上側のスイッチング素子Ｔｘ１の制御電極に直接に接続されていても良い。この場合、制御電圧として高電圧が印加されたときに非導通し、制御電圧として低電圧が印加されたときに導通するスイッチング素子を上側のスイッチング素子Ｔｘ１として採用すればよい。またこの場合、回路２０はコンデンサ３３の他端３３１とスイッチング素子Ｔｘ１とを接続する配線によって形成される。
【００５４】
プルアップスイッチ素子３２はスイッチ素子１１と並列に接続される。スイッチ素子３２は、上側のスイッチング素子Ｔｘ１が非導通である状態で導通し、上側のスイッチング素子Ｔｘ１が導通する状態で非導通する。図２の例示では、スイッチ素子３２の制御電極が上側のスイッチング素子Ｔｘ１の制御電極に接続されている。
【００５５】
なお図２の例示では、スイッチ素子３２に直列に抵抗３１が設けられている。より詳細には、スイッチ素子３２と抵抗３１との直列接続体がスイッチ素子１１に並列接続されている。抵抗３１はいわゆるプルアップ抵抗として機能する。抵抗３１によってスイッチ素子３２に流れる電流を制限することができる。したがって、スイッチ素子３２の電流容量を低減できる。
【００５６】
＜スイッチング動作＞
かかる電力変換装置１において、スイッチング信号生成部ＳＰ１は上述したように駆動回路ＤＶｘ１，ＤＶｘ２へとスイッチング信号を出力する。このとき、上側のスイッチング素子Ｔｘ１と下側のスイッチング素子Ｔｘ２とは互いに排他的に導通するように、スイッチング信号が生成される。これは、スイッチング素子Ｔｘ１，Ｔｘ２が同時に導通すると直流線ＬＨ，ＬＬがスイッチング素子Ｔｘ１，Ｔｘ２を介して短絡し、スイッチング素子Ｔｘ１，Ｔｘ２に大電流が流れるからである。かかる同時導通をより確実に回避すべく、スイッチング素子Ｔｘ１，Ｔｘ２の切り替えに際してデッドタイムを設けることが望ましい。即ち、スイッチング素子Ｔｘ１，Ｔｘ２のスイッチングに際して、一旦、スイッチング素子Ｔｘ１，Ｔｘ２の両方を非導通とする。
【００５７】
スイッチング信号生成部ＳＰ１がかかる条件の下で適宜にスイッチング信号をそれぞれ３相のスイッチング素子Ｔｘ１，Ｔｘ２へと与えることで、電力変換装置１は交流電圧を出力する。かかる制御は公知な技術であって、本願の本質とは異なるため、詳細な説明は省略する。ここでは、１相のスイッチング素子Ｔｘ１，Ｔｘ２のスイッチングに着目して電圧Ｖ１の変動について説明する。
【００５８】
図５は、所定の１相のスイッチング素子Ｔｘ１，Ｔｘ２がスイッチングするときの、各電圧Ｖ１〜Ｖ５の一例を示している。図２も参照して、電圧Ｖ１はスイッチ素子１２（コンデンサ３３）の両端電圧であり、電圧Ｖ２は駆動回路ＤＶｘ２に入力される電圧である。換言すれば、電圧Ｖ１，Ｖ２はそれぞれスイッチング信号生成部ＳＰ１からそれぞれ駆動回路ＤＶｘ１，ＤＶｘ２に出力されるスイッチング信号と見なすことができる。電圧Ｖ３は駆動回路ＤＶｘ１が出力する電圧（即ち上側のスイッチング素子Ｔｘ１の制御電極に印加される制御電圧）であり、電圧Ｖ４は駆動回路ＤＶｘ２が出力する電圧（即ち下側のスイッチング素子Ｔｘ２の制御電極に印加される制御電圧）である。電圧Ｖ５は下側のスイッチング素子Ｔｘ２の両端電圧（即ち直流線ＬＬと出力端Ｐｘとの間の電圧）である。
【００５９】
なお、図５の例示では、下側のスイッチング素子Ｔｘ２の導通／非導通の切り替わり（電圧Ｖ４の変化）に起因して電圧Ｖ５が変化する場合のタイミングチャートが示されている。上側のスイッチング素子Ｔｘ１の導通／非導通の切り替わり（電圧Ｖ３の変化）に起因して電圧Ｖ５が変化する場合については後述する。
【００６０】
また各電圧Ｖ１〜Ｖ４は高電圧値及び低電圧値を採るところ、各電圧Ｖ１〜Ｖ４が採る高電圧値は互いに等しくても良く、或いは異なっていても良い。同様に各電圧Ｖ１〜Ｖ４が採る低電圧値は互いに等しくても良く、或いは異なっていても良い。
【００６１】
図５の例示では、時点ｔ１においてスイッチ素子１１が非導通し、スイッチ素子１２が導通しており、電圧Ｖ１が低電圧値を採る。低電圧値は所定値Ｖｒｅｆ１よりも小さく、例えば零である。電圧Ｖ１が低電圧値を採るのでスイッチ素子２１が導通する。よって電圧Ｖ３は高電圧値を採り、上側のスイッチング素子Ｔｘ１は導通する。これにより出力端Ｐｘの電位はほぼ直流線ＬＨの電位となる。また電圧Ｖ３が高電圧値を採るのでプルアップスイッチ素子３２は非導通する。一方、時点ｔ１において電圧Ｖ２は例えば高電圧値（＞所定値Ｖｒｅｆ２）を採る。ここでは駆動回路ＤＶｘ２は電圧Ｖ２が高電圧値を採るときに電圧Ｖ４（＜所定値Ｖｒｅｆ４）として低電圧値を出力する。したがって、時点ｔ１において電圧Ｖ４は低電圧値を採り、下側のスイッチング素子Ｔｘ２が非導通となる。
【００６２】
その後の時点ｔ２においてスイッチ素子１１が導通へと遷移し、スイッチ素子１２が非導通へと遷移すると、電圧Ｖ１が低電圧値から高電圧値へと遷移する。かかる高電圧値は所定値Ｖｒｅｆ１よりも高く、例えば直流電源Ｅ１の直流電圧（例えば数十Ｖ）とほぼ等しい。かかる遷移から後述する時間が経過した時点において電圧Ｖ３は低下し始め、その後の時点ｔ３において電圧Ｖ３が所定値Ｖｒｅｆ３を下回る。かかる経過時間および電圧Ｖ３の低下速度は回路２０のデバイス特性及びスイッチング素子Ｔｘ１のゲート容量によって決定される。電圧Ｖ３が所定値Ｖｒｅｆ３を下回ると、上側のスイッチング素子Ｔｘ１が非導通となる。言い換えれば、デッドタイムが開始する。
【００６３】
また電圧Ｖ３が所定値Ｖｒｅｆ３を下回ると、プルアップスイッチ素子３２が導通する。
【００６４】
そして時点ｔ４において、電圧Ｖ２が高電圧値から低電圧値へと遷移する。かかる遷移から後述する時間が経過した後の時点において電圧Ｖ４が上昇し始める。かかる経過時間および電圧Ｖ４の上昇速度は駆動回路ＤＶｘ２のデバイス特性及び下側のスイッチング素子Ｔｘ２のゲート容量によって決定される。そして電圧Ｖ４が所定値Ｖｒｅｆ４を超える時点ｔ５において下側のスイッチング素子Ｔｘ２が導通する。
【００６５】
さて図５の例示では、電圧Ｖ５は下側のスイッチング素子Ｔｘ２が導通する時点ｔ５において直流電圧値Ｖｄｃとほぼ等しい値（以下、単に直流電圧値Ｖｄｃ）から低下し始め、時点ｔ６においてほぼ零（以下、単に零）を採る。なお電圧Ｖ５は上側のスイッチング素子Ｔｘ１が非導通となる時点ｔ３において低下し始める場合もあるものの、この場合については後に詳述する。
【００６６】
このように電圧Ｖ５が低下すると、電圧Ｖ５の変化に伴って回路の寄生容量を経由して電流がコンデンサ３３に流れる。かかる電流についての等価回路が図６に例示される。電圧Ｖ５は直流電圧値Ｖｄｃから零へと変化する電圧源として把握される。本等価回路において、この電圧源に対してスイッチング信号生成部ＳＰ１の容量ＣＳＰ１とスイッチ素子１１，１２の寄生容量Ｃ１２とコンデンサ３３とが互いに直列に接続される。なお、スイッチング信号生成部ＳＰ１はスイッチング信号を生成するためのスイッチ素子（不図示）を有しており、容量ＣＳＰ１は例えばスイッチ素子の電源用コンデンサである。なお図６の図示では、容量ＣＳＰ１を経由して、寄生容量Ｃ１２と直流線ＬＬとが接続されている場合が示されているが、これに限らない。寄生容量Ｃ１２は、スイッチ素子１１，１２を接続する接続点と、スイッチ素子１１，１２の制御電極との間に存在する寄生容量である。
【００６７】
また本等価回路においては、スイッチ素子１１，１２の寄生容量の他の一つとして寄生容量Ｃ１１が、寄生容量ＣＳＰ１，Ｃ１２の間の点と直流電源Ｅ１の高電位端との間に設けられる。かかる寄生容量Ｃ１１はスイッチ素子１１，１２の制御電極と、スイッチ素子１１の高電位端との間の寄生容量である。図６の例示では、これらの寄生容量がコンデンサとして示されている。
【００６８】
また時点ｔ５，ｔ６の間の期間において、スイッチ素子１１，３２は導通しているので、図６において、これらがそれぞれ抵抗１１，３２として示されている。よって、直流電源Ｅ１の高電位端と低電位端との間で、コンデンサ３３と抵抗３１，３２とが互いに直列に接続され、抵抗１１が抵抗３１，３２の直列接続体に対して並列に接続される。
【００６９】
かかる等価回路において、電圧Ｖ５が低下することによって例えば容量ＣＳＰ１，Ｃ１２に蓄えられた電荷が放電し、これによってコンデンサ３３が充電される（電流経路Ａ１参照）。あるいは寄生容量Ｃ１１から抵抗３１，３２，１１を介してコンデンサ３３が充電される。よって、コンデンサ３３の電圧Ｖ１は増大する。
【００７０】
かかるコンデンサ３３の電圧Ｖ１の増大により、コンデンサ３３の電圧Ｖ１が直流電源Ｅ１の電圧より大きくなると、コンデンサ３３は抵抗３１，３２，１１を経由して直流電源Ｅ１側に放電する（電流経路Ａ２参照）。さて本駆動回路ＤＶｘ１によれば、抵抗３１，３２の直列接続体と抵抗１１とが互いに並列接続される。したがって、抵抗３１，３２が設けられていない場合に比べて、直流電源Ｅ１とコンデンサ３３との間の抵抗部（抵抗３１，３２，１１）の合成抵抗値を低減することができる。したがって、コンデンサ３３から直流電源Ｅ１へと放電する電流を増大させることができ、以てコンデンサ３３の電圧Ｖ１の増大をより抑制することができる。
【００７１】
なお、時点ｔ５，ｔ６の間の期間において、仮に抵抗部（抵抗１１，３１，３２）を経由してコンデンサ３３が充電されれば、抵抗部の合成抵抗値が小さいことによって抵抗部を介したコンデンサ３３の充電が促進される。つまり、電圧Ｖ１の増大が促進される。しかしながら、本駆動回路ＤＶｘ１において、このような抵抗部を経由したコンデンサ３３への充電はほとんど生じない。以下に説明する。
【００７２】
抵抗部を介したコンデンサ３３への充電として、寄生容量Ｃ１１から抵抗部を経由したコンデンサ３３への充電が考慮される。寄生容量Ｃ１１からの電流は、コンデンサ３３側よりも直流電源Ｅ１側に流れやすい（電流経路Ａ３参照）。なぜなら、コンデンサ３３と抵抗部のインピーダンスは直流電源Ｅ１のインピーダンスよりも十分に大きい（例えば直流電源Ｅ１の十分の１以下）からである。以上のように、抵抗部（抵抗１１，３１，３２）を通ってコンデンサ３３が充電されることはほとんどなく、当該抵抗部の合成抵抗値を低下させることによってコンデンサ３３の充電が高まることはほとんどない。したがって、抵抗部の合成抵抗値が小さい本駆動回路ＤＶｘ１において、適切に電圧Ｖ１の増大を抑制することができる。
【００７３】
再び図５を参照して、時点ｔ６において電圧Ｖ５が零に至ると、コンデンサ３３への充電が停止する。コンデンサ３３の抵抗部を経由した直流電源Ｅ１への放電は維持されるので、電圧Ｖ１は直流電源Ｅ１の電圧値と略一致するまで低減する。
【００７４】
次に、時点ｔ７において電圧Ｖ２が低電圧値から高電圧値（＞所定値Ｖｒｅｆ２）へと遷移する。かかる遷移から後述する時間が経過した後の時点において電圧Ｖ４が低下し始める。かかる経過時間及び電圧Ｖ４の低下速度は駆動回路ＤＶｘ２のデバイス特性及び下側のスイッチング素子Ｔｘ２のゲート容量によって決定される。そして、電圧Ｖ４が所定値Ｖｒｅｆ４を下回る時点ｔ８において、下側のスイッチング素子Ｔｘ２が非導通となる。
【００７５】
さて、図５の例示では、電圧Ｖ５は下側のスイッチング素子Ｔｘ２が非導通となる時点ｔ８において増大し始め、時点ｔ９において直流電圧値Ｖｄｃに至っている。なお、電圧Ｖ５は上側のスイッチング素子Ｔｘ１が導通する時点において増大し始める場合もあるものの、この場合については後に詳述する。
【００７６】
このように電圧Ｖ５が増大すると、かかる変化に伴って回路の寄生容量を経由して電流が流れる。かかる電流についての等価回路が図７に例示される。電圧Ｖ５は零から直流電圧値Ｖｄｃに変化する電圧源として把握される。その他の構成は図６と同様である。
【００７７】
かかる等価回路において、電圧源として機能する電圧Ｖ５が増大することによってコンデンサ３３が容量Ｃ１１，ＣＳＰ１を経由して放電する（電流経路Ａ４参照）。なお、下側のスイッチング素子Ｔｘ２が非導通であるにもかかわらず、電流が直流線ＬＬからコンデンサ３３へと向かって電圧源を通過するのは、導通状態から完全な非導通状態へと遷移する途中であって電流が流れるスイッチング素子Ｔｘ２やスイッチング素子Ｔｘ２の寄生容量が電流経路として存在するからである。かかる放電によってコンデンサ３３の電圧Ｖ１は電圧Ｖ５が増大する時点ｔ８から時点ｔ９までの期間において低下する。
【００７８】
一方、コンデンサ３３の電圧Ｖ１が低下すれば、直流電源Ｅ１から抵抗３１，３２，１１を経由してコンデンサ３３へと充電電流が流れる（電流経路Ａ５参照）。しかも、抵抗３１，３２が設けられていない場合に比べて抵抗部（抵抗３１，３２，１１）の合成抵抗値を低減できるので、この充電電流を高めることができる。したがって、電圧Ｖ１の低下を抑制することができる。
【００７９】
なお、仮にコンデンサ３３が抵抗３１，３２，１１を経由して寄生容量Ｃ１１側或いは直流電源Ｅ１側へと放電すれば、抵抗３１，３２によって電圧Ｖ１の低下が促進され得る。しかしながら、コンデンサ３３は抵抗３１，３２，１１を介してはほとんど放電しない。これは、抵抗３１，３２，１１よりも低い抵抗値で寄生容量Ｃ１２と接続されているため、電流経路Ａ４を経由して放電しやすいからである。そして、コンデンサ３３が電流経路Ａ４を経由して放電すれば、コンデンサ３３の高電位端の電位が直流電源Ｅ１の高電位端の電位よりも小さくなる。よって、電流は、コンデンサ３３から直流電源Ｅ１の高電位端に向かって抵抗３１，３２，１１を流れない。したがって、抵抗部の合成抵抗値が小さい本駆動回路ＤＶｘ１において、適切に電圧Ｖ１の低下を抑制することができる。
【００８０】
以上のように、コンデンサ３３の電圧Ｖ１の低下を適切に抑制することができるので、電圧Ｖ１が所定値Ｖｒｅｆ１を下回ることを抑制できる。これによって、上側のスイッチング素子Ｔｘ１が意図せずに導通することを抑制できる。
【００８１】
再び図５も参照して、時点ｔ９において電圧Ｖ５が直流電圧値Ｖｄｃを採ると、コンデンサ３３の放電が停止する。一方、直流電源Ｅ１からのコンデンサ３３の充電は維持されるので、コンデンサ３３の電圧Ｖ１は増大して再び高電圧値を採る。
【００８２】
その後、時点ｔ１０においてスイッチ素子１１が非導通へと遷移し、スイッチ素子１２が導通へと遷移すると、電圧Ｖ１が高電圧値から低電圧値へと遷移する。かかる遷移から後述する時間が経過した後の時点において電圧Ｖ３が増大し始める。かかる経過時間及び電圧Ｖ３の上昇速度は回路２０のデバイス特性および上側のスイッチング素子Ｔｘ１のゲート容量によって決定される。そして、電圧Ｖ３が所定値Ｖｒｅｆ３を上回る時点ｔ１１において、上側のスイッチング素子Ｔｘ１が導通する。またこのときプルアップスイッチ素子３２が非導通となる。
【００８３】
そして、時点ｔ１２において再び電圧Ｖ１が低電圧値から高電圧値へと遷移する。その後は時点ｔ２〜時点ｔ１１と同様の動作を行う。
【００８４】
以上のように、本駆動回路ＤＶｘ１によれば、電圧Ｖ１が高電圧値を採る状態で電圧Ｖ５が増大した（時点ｔ８，ｔ９の間の期間参照）としても、電圧Ｖ５の増大に起因する電圧Ｖ１の低下を抑制することができる。よって、上側のスイッチング素子Ｔｘ１の誤動作を抑制することができる。
【００８５】
しかもプルアップスイッチ素子３２は、上側のスイッチング素子Ｔｘ１を導通させる状態で、非導通となる（図５の「プルアップスイッチ素子ＯＦＦ」参照）。したがって、プルアップスイッチ素子３２を介した消費電力を低減することができる。
【００８６】
しかも、特許文献１と異なって、上側のスイッチング素子Ｔｘ１の制御電極に流れる電流の経路上にはノイズ除去用抵抗を設ける必要がない。したがって、特許文献１のように当該抵抗に発生する電圧によって上側のスイッチング素子Ｔｘ１の誤動作が発生する事態を招かない。さらに特許文献１においてはノイズ除去用抵抗によって上側のスイッチング素子Ｔｘ１の高速化が妨げられる。本駆動回路ＤＶｘ１ではかかる抵抗を設ける必要がないので、かかる高速化を招かない。
【００８７】
以下では、電圧Ｖ５が上側のスイッチング素子Ｔｘ１の導通／非導通に基づいて変化する場合について説明する。図８に例示するように、電圧Ｖ５は、上側のスイッチング素子Ｔｘ１が導通した時点ｔ３において直流電圧値Ｖｄｃから低下し始め、その後の時点ｔ２１においてほぼ零に至る。
【００８８】
さて、電圧Ｖ５が低減するに際して、上述したように、コンデンサ３３が充電されて電圧Ｖ１が増大する。このときの等価回路は図６と同様である。またコンデンサ３３の電圧Ｖ１が直流電源Ｅ１の直流電圧よりも大きくなると、コンデンサ３３は抵抗３１，３２，１１を経由して放電する。よって、電圧Ｖ１の増大が抑制される。そして、時点ｔ２１において電圧Ｖ５がほぼ零に至るとコンデンサ３３の充電が停止し、コンデンサ３３の電圧Ｖ１は低減して再び高電圧値を採る。
【００８９】
その後の時点ｔ４において電圧Ｖ２が高電圧値から低電圧値へと遷移し、かかる遷移から所定時間が経過した後の時点において電圧Ｖ４が増大し始め、時点ｔ５において電圧Ｖ４が所定値Ｖｒｅｆ４を超えたときに下側のスイッチング素子Ｔｘ２が導通する。そして、時点ｔ７において電圧Ｖ２が低電圧値から高電圧値へと遷移し、かかる遷移から所定時間が経過した時点において電圧Ｖ４が低下し始め、時点ｔ８において電圧Ｖ４が所定値Ｖｒｅｆ４を下回ったときに下側のスイッチング素子Ｔｘ２が非導通となる。
【００９０】
その後の時点ｔ１０においてスイッチ素子１１が非導通に遷移し、スイッチ素子１２が導通へと遷移すると、電圧Ｖ１が高電圧値から低電圧値へと遷移する。かかる遷移から所定時間が経過した後の時点において電圧Ｖ３が増大し始め、電圧Ｖ３が所定値Ｖｒｅｆ３を超えた時点ｔ１１において上側のスイッチング素子Ｔｘ１が導通する。これに伴って、電圧Ｖ５がほぼ零から増大し始め、時点ｔ２２において直流電圧値Ｖｄｃに至る。
【００９１】
さて、電圧Ｖ５が増大したことに起因して、コンデンサ３３に電流が流れ、時点ｔ１１から時点ｔ２２の間において電圧Ｖ１は低下する。時点ｔ１１において電圧Ｖ１は零であるので、かかる低減によって電圧Ｖ１は負の値を採る。言い換えれば、コンデンサ３３は出力端Ｐｘ側を高電位として充電される。
【００９２】
しかしながら、電圧Ｖ１が負の値を採ることによって上側のスイッチング素子Ｔｘ１が導通することはないので、電圧Ｖ１の低下は上側のスイッチング素子Ｔｘ１の誤動作を招かない。よって、この時点での電圧Ｖ１の低下は問題とならない。
【００９３】
よって、電圧Ｖ５が上側のスイッチング素子Ｔｘ１の導通／非導通に応答して変化した場合も、上側のスイッチング素子Ｔｘ１の誤動作を招かない。
【００９４】
さて、本実施の形態では、電圧Ｖ５が下側のスイッチング素子Ｔｘ２の導通／非導通に基づいて変化する第１の場合（図５）と、電圧Ｖ５が上側のスイッチング素子Ｔｘ１の導通／非導通に基づいて変化する第２の場合（図８）とについて説明した。これらの第１及び第２の場合のいずれもが、電力変換装置１による誘導性負荷２の制御中に生じる事象である。したがって、本駆動回路ＤＶｘ１を採用することで、この制御中に生じる上側のスイッチング素子Ｔｘ１の誤動作を抑制することができる。
【００９５】
また本駆動回路ＤＶｘ１による効果を次のように表現することもできる。即ち、たとえ電圧Ｖ１が高電圧値を採るときに電圧Ｖ５が増大したとしても、電圧Ｖ５の変化に起因する電圧Ｖ１の低下を抑制することができる。よって、電圧Ｖ１が所定値Ｖｒｅｆ１を下回ることを抑制でき、ひいては上側のスイッチング素子Ｔｘ１の誤動作を抑制できる。
【００９６】
ここで、本駆動回路ＤＶｘ１とは異なる次の技術を採用して電圧Ｖ１の低下を抑制することを考慮する。すなわち、時点ｔ８から時点ｔ９までの期間における電圧Ｖ１の低下速度を遅くすることで、電圧Ｖ１の低下を抑制することを考慮する。電圧Ｖ１の低下速度を遅くするためには、例えば直流電源Ｅ１からコンデンサ３３へと流れる電流を増やせばよい。したがって、回路１０の供給能力を増大させる、あるいは直流電源Ｅ１とコンデンサ３３との間の配線インピーダンスを低下させることが考えられる。しかしながら、一対のスイッチ素子１１，１２としてＣＭＯＳを採用すればその供給能力を十分に高めることが難しい。また配線の断面積を増大させて配線インピーダンスを低減すれば、回路規模が大きくなる。
【００９７】
或いは、電圧Ｖ１の低下速度を遅くすべく、コンデンサ３３の静電容量を高めることが考えられる。しかしながらコンデンサ３３の静電容量を高めれば、応答性や遅延時間が劣化する。
【００９８】
本駆動回路ＤＶｘ１によれば、スイッチ素子３２および抵抗３１によって、電圧Ｖ１が高電圧値を採るときに生じる電圧Ｖ１の低下を抑制できるので、上述の対策を採る必要性を低減できる。ただし、本駆動回路ＤＶｘ１に対して上述の対策を施しても良い。この場合であっても、必要となる回路１０の供給能力を比較的小さくでき、或いは必要となる配線インピーダンスを比較的大きくでき、或いは必要となるコンデンサ３３の静電容量を小さくできる。
【００９９】
なお、上述の例では、プルアップスイッチ素子３２は電圧Ｖ３が所定値Ｖｒｅｆ３を下回ったときに導通しているが、電圧Ｖ３が所定値Ｖｒｅｆ３よりも大きい値を下回ったときに導通してもよい。
【０１００】
＜上側および下側のスイッチング素子＞
上側及び下側のスイッチング素子Ｔｘ１，Ｔｘ２は、ＳｉＣ半導体またはＧａＮ半導体等、新素材半導体で形成されていてもよい。この場合、上側及び下側のスイッチング素子Ｔｘ１，Ｔｘ２の高速スイッチングを実現することができる。一方で、高速スイッチングによって、回路１０についての電流供給能力の不足、或いは配線インピーダンスの影響により、コンデンサ３３の電圧Ｖ３の低下を招きやすい。したがって、本駆動回路ＤＶｘ１を適用することの意義が高まる。
【０１０１】
第２の実施の形態．
以下、第２の実施の形態における駆動回路ＤＶｘ１の、第１の実施の形態と異なる点について説明する。
【０１０２】
＜駆動回路ＤＶｘ１＞
図９に例示する駆動回路ＤＶｘ１は、図２に例示する駆動回路ＤＶｘ１と比較して、プルダウンスイッチ素子３５を更に備えている。なお、以下ではプルダウンスイッチ素子３５を単にスイッチ素子３５とも呼ぶ。プルダウンスイッチ素子３５はスイッチ素子１２と並列に接続される。換言すれば、プルダウンスイッチ素子３５はコンデンサ３３と並列に接続される。また図９の例示では、プルダウンスイッチ素子３５に直列接続される抵抗３４が設けられている。より詳細には、スイッチ素子３５と抵抗３４との直列接続体がスイッチ素子１２に並列接続される。抵抗３４はいわゆるプルダウン抵抗として機能する。抵抗３４によってスイッチ素子３５に流れる電流を制限することができる。したがって、スイッチ素子３５の電流容量を低減できる。
【０１０３】
また図９の回路２０の機能は、図２の回路２０の機能と相違する。即ち、図９の回路２０は、電圧Ｖ１が所定値Ｖｒｅｆ１よりも小さいときに、上側のスイッチング素子Ｔｘ１を非導通とする制御電圧を、上側のスイッチング素子Ｔｘ１の制御電圧に印可する。また回路２０は、コンデンサ３３の電圧Ｖ１が所定値Ｖｒｅｆ１よりも大きいときに、上側のスイッチング素子Ｔｘ１を導通させる制御電圧を上側のスイッチング素子Ｔｘ１の制御電圧に印可する。
【０１０４】
図９の例示では、回路２０は一対のスイッチ素子２１，２２を備えている。一対のスイッチ素子２１，２２の接続関係は、図１のそれと同じである。ただし、スイッチ素子２１はコンデンサ３３の電圧Ｖ１が所定値Ｖｒｅｆ１よりも大きいときに導通する。このとき上側のスイッチング素子Ｔｘ１の制御電極には、上側のスイッチング素子Ｔｘ１を導通する制御電圧（ここでは高電圧）が印加される。またスイッチ素子２２はコンデンサ３３の電圧Ｖ１が所定値Ｖｒｅｆ１よりも小さいときに導通する。このとき上側のスイッチング素子Ｔｘ１の制御電極には、上側のスイッチング素子Ｔｘ１を非導通とする制御電圧（ここでは低電圧）が印加される。
【０１０５】
なお、図１と同様に、一対のスイッチ素子２１，２２及びダイオード２３〜２５を設けずに、コンデンサ３３を直接に上側のスイッチング素子Ｔｘ１の制御電極に接続してもよい。
【０１０６】
また図９のプルアップスイッチ素子３２の動作は、図２のプルアップスイッチ素子３２の動作と相違する。即ち、図９のプルアップスイッチ素子３２は、上側のスイッチング素子Ｔｘ１が導通する状態で導通し、上側のスイッチング素子Ｔｘ１が非導通する状態で非導通する。
【０１０７】
プルダウンスイッチ素子３５はプルアップスイッチ素子３２と排他的に導通する。より詳細には、プルダウンスイッチ素子３５は、上側のスイッチング素子Ｔｘ１が非導通となる状態で導通し、上側のスイッチング素子Ｔｘ１が導通する状態で非導通となる。
【０１０８】
これを実現すべく図９の例示では、直流電源Ｅ１の高電位端と低電位端との間で相互に直列に接続される抵抗３６及びスイッチ素子３７が設けられている。抵抗３６はスイッチ素子３７よりも直流電源Ｅ１の高電位端側に配置され、抵抗３６とスイッチ素子３７との間の接続点がスイッチ素子３２，３５の制御電極に共通して接続される。スイッチ素子３７の制御電極は上側のスイッチング素子Ｔｘ１の制御電極に接続される。スイッチ素子３７は上側のスイッチング素子Ｔｘ１の制御電極が高電圧値を採るときに、導通する。これに伴って、スイッチ素子３２，３５の制御電極には低電圧が印加される。これにより、スイッチ素子３２が導通し、スイッチ素子３５が非導通する。一方、スイッチ素子３７は、上側のスイッチング素子Ｔｘ１の制御電極が低電圧値を採るときに非導通する。これに伴って、スイッチ素子３２，３５の制御電極には高電圧が印加される。これにより、スイッチ素子３２が非導通し、スイッチ素子３５が導通する。
【０１０９】
なお、プルアップスイッチ素子３２および抵抗３１の一組と、プルダウンスイッチ素子３５および抵抗３４の一組との両方が設けられる必要はなく、何れか一方のみが設けられていても良い。以下では、図１０のタイミングチャートを参照して、プルダウンスイッチ素子３５と抵抗３４による作用・効果について説明し、次いで、図１３のタイミングチャートを参照して、プルアップスイッチ素子３２および抵抗３１による作用・効果も説明する。
【０１１０】
なお、図１０，１３におけるタイミングチャートの相違は、図５，８と同様に、電圧Ｖ５が下側のスイッチング素子Ｔｘ２の導通／非導通に起因して変化するのか、上側のスイッチング素子Ｔｘ１の導通／非導通に起因して変化するのか、に依る。
【０１１１】
＜スイッチング動作＞
図１０に例示では、時点ｔ１においてスイッチ素子１１が導通し、スイッチ素子１２が非導通しており、電圧Ｖ１が高電圧値を採る。よってこのとき電圧Ｖ３は高電圧値を採り、上側のスイッチング素子Ｔｘ１が導通する。また電圧Ｖ３が高電圧値を採るのでスイッチ素子３７は導通する。これにより、プルアップスイッチ素子３２は導通し、プルダウンスイッチ素子３５は非導通する。一方、時点ｔ１において電圧Ｖ２は低電圧値を採る。よってこのとき電圧Ｖ４は低電圧値を採る。このとき下側のスイッチング素子Ｔｘ２は非導通する。
【０１１２】
その後の時点ｔ２において、スイッチ素子１１が非導通に遷移し、スイッチ素子１２が導通へと遷移すると、電圧Ｖ１が高電圧値から低電圧値へと遷移する。かかる遷移から所定時間が経過した時点において電圧Ｖ３は低下し始め、その後の時点ｔ３において電圧Ｖ３が所定値Ｖｒｅｆ３を下回る。電圧Ｖ３が所定値Ｖｒｅｆ３を下回ると上側のスイッチング素子Ｔｘ１が非導通する。また時点ｔ３においてスイッチ素子３７が非導通する。これにより、プルアップスイッチ素子３２が非導通し、プルダウンスイッチ素子３５が導通する。
【０１１３】
そして時点ｔ５において、電圧Ｖ２が低電圧値から高電圧値へと遷移する。かかる遷移から所定時間が経過した後の時点において電圧Ｖ４が上昇し始め、電圧Ｖ４が所定値Ｖｒｅｆ４を超える時点ｔ５において下側のスイッチング素子Ｔｘ２が導通する。
【０１１４】
さて図１０の例示では、電圧Ｖ５は下側のスイッチング素子Ｔｘ２が導通する時点ｔ５において直流電圧値Ｖｄｃとほぼ等しい値（以下、単に直流電圧値Ｖｄｃ）から低下し始め、時点ｔ６においてほぼ零（以下、単に零）を採っている。なお電圧Ｖ５は上側のスイッチング素子Ｔｘ１が非導通となる時点ｔ３において低下し始める場合もあるものの、この場合については後に詳述する。
【０１１５】
このように電圧Ｖ５が低下すると、電圧Ｖ５の変化に伴って回路の寄生容量を経由して電流がコンデンサ３３に流れる。かかる電流についての等価回路が図１１に例示される。電圧Ｖ５は直流電圧値Ｖｄｃから零へと変化する電圧源として把握される。本等価回路において、この電圧源に対してスイッチング信号生成部ＳＰ１の容量ＣＳＰ１とスイッチ素子１１，１２の寄生容量Ｃ１２とコンデンサ３３とが互いに直列に接続される。この点は図６と同様である。
【０１１６】
また時点ｔ５，ｔ６の間の期間において、スイッチ素子１２，３５が導通しているので、図１１において、これらがそれぞれ抵抗１２，３５として示されている。よって、抵抗１２と、抵抗３４，３５の直列接続体とがそれぞれコンデンサ３３と並列に接続される。
【０１１７】
かかる等価回路において、電圧Ｖ５が低下することによって例えば容量ＣＳＰ１，Ｃ１２に蓄えられた電荷が放電し、これによってコンデンサ３３が充電される（電流経路Ａ６参照）。よって、コンデンサ３３の電圧Ｖ１は増大する。しかしながら、容量ＣＳＰ１，Ｃ１２の放電電流は、コンデンサ３３のみならず、これと並列に接続される抵抗１２及び抵抗３４，３５の直列接続体も流れる。したがって、抵抗３４，３５が設けられていない場合に比べて、コンデンサ３３に流れる電流を減らすことができ、ひいてはコンデンサ３３の電圧Ｖ１の増大を抑制することができる。よって、電圧Ｖ１が所定値Ｖｒｅｆ１を超える可能性を低減でき、ひいては上側のスイッチング素子Ｔｘ１が意図せず導通することを抑制できる。
【０１１８】
再び図１０を参照して、時点ｔ６において電圧Ｖ５が零に至ると、コンデンサ３３への充電が停止する。コンデンサ３３は抵抗１２，３４，３５へと放電するので、コンデンサ３３の電圧Ｖ１は低電圧値（ここではほぼ零）と一致するまで低減する。
【０１１９】
次に、時点ｔ７において電圧Ｖ２が高電圧値から低電圧値へ遷移する。かかる遷移から所定時間が経過した後の時点において電圧Ｖ４が低下し始め、電圧Ｖ４が所定値Ｖｒｅｆ４を下回る時点ｔ８において、下側のスイッチング素子Ｔｘ２が非導通となる。
【０１２０】
さて、図１０の例示では、電圧Ｖ５は下側のスイッチング素子Ｔｘ２が非導通となる時点ｔ８において増大し始め、時点ｔ９において直流電圧値Ｖｄｃに至っている。なお、電圧Ｖ５は上側のスイッチング素子Ｔｘ１が導通する時点において増大し始める場合もあるものの、この場合については後に詳述する。
【０１２１】
このように電圧Ｖ５が増大すると、かかる変化に伴って回路の寄生容量を経由して電流が流れる。かかる電流についての等価回路が図１２に例示される。電圧Ｖ５は零から直流電圧値Ｖｄｃに変化する電圧源として把握される。その他の構成は図１１と同様である。
【０１２２】
かかる等価回路において、電圧源として機能する電圧Ｖ５が増大することによってコンデンサ３３に電流が流れる（電流経路Ａ７参照）。なお、下側のスイッチング素子Ｔｘ２が非導通であるにもかかわらず、電流が直流線ＬＬからコンデンサ３３へと向かって電圧源を通過するのは、導通状態から完全な非導通状態へと遷移する途中であって電流が流れるスイッチング素子Ｔｘ２やスイッチング素子Ｔｘ２の寄生容量が電流経路として存在するからである。かかる電流によって、コンデンサ３３の一端３３２側を高電位として充電される。言い換えれば、電圧Ｖ１は時点ｔ８から時点ｔ９までの期間において負の領域で低下する。しかしながら、かかる電流は、コンデンサ３３のみならず、これと並列に接続される抵抗１２及び抵抗３４，３５の直列接続体も流れる。したがって、コンデンサ３３に流れる電流を減らすことができ、ひいてはコンデンサ３３の電圧Ｖ１の低下（絶対値としては増大）を抑制することができる。
【０１２３】
次に時点ｔ１０においてスイッチ素子１１が導通へと遷移し、スイッチ素子１２が非導通へと遷移すると、電圧Ｖ１が低電圧値から高電圧値へと遷移する。かかる遷移から所定時間が経過した後の時点において電圧Ｖ３が上昇し始め、電圧Ｖ３が所定値Ｖｒｅｆ３を超える時点ｔ１１において上側のスイッチング素子Ｔｘ１が導通する。またこのとき、スイッチ素子３７が導通する。これにより、プルアップスイッチ素子３２が導通し、プルダウンスイッチ素子３５が非導通する。
【０１２４】
その後の時点ｔ１２において、再びスイッチ素子１１が非導通し、スイッチ素子１２が導通すると、電圧Ｖ１が高電圧値から低電圧値へと遷移する。その後は時点ｔ２〜時点ｔ１１と同様の動作を行う。
【０１２５】
以上のように、時点ｔ５，ｔ６の間における電圧Ｖ１の増大を抑制することができるので、電圧Ｖ１が所定値Ｖｒｅｆ１を超えることを抑制できる。これによって、上側のスイッチング素子Ｔｘ１が意図せずに導通することを抑制できる。
【０１２６】
しかもプルダウンスイッチ素子３５は、上側のスイッチング素子Ｔｘ１を導通させる状態で、非導通となる（図１０の「プルダウンスイッチ素子ＯＦＦ」参照）。したがって、プルダウンスイッチ素子３５を介した消費電力を低減することができる。
【０１２７】
なお、図１０の状況は誘導性負荷２の制御中に生じる事象であるところ、図１０の状況ではプルアップスイッチ素子３２及び抵抗３１は上側のスイッチング素子Ｔｘ１の誤動作の抑制という観点で寄与しない。図１０の状況において上側のスイッチング素子Ｔｘ１の誤動作を抑制するためにはプルダウンスイッチ素子３５が設けられていれば足りる。
【０１２８】
次に、電圧Ｖ５が上側のスイッチング素子Ｔｘ１の導通／非導通に基づいて変化する場合について説明する。図１３に例示するように、電圧Ｖ５は、上側のスイッチング素子Ｔｘ１が導通した時点ｔ３において直流電圧値Ｖｄｃから低下し始め、その後の時点ｔ２１においてほぼ零に至る。
【０１２９】
さて、電圧Ｖ５が低減するに際して、上述したように、コンデンサ３３が充電されて電圧Ｖ１が増大する。このときの等価回路は図１１と同様である。したがって、抵抗３４，３５が設けられていない場合に比べて、電圧Ｖ１の増大を抑制することができる。そして、時点ｔ２１において電圧Ｖ５がほぼ零に至るとコンデンサ３３の充電が停止し、電圧Ｖ１は低減して再び低電圧値を採る。
【０１３０】
その後の時点ｔ５において電圧Ｖ２が低電圧値から高電圧値へと遷移し、かかる遷移から所定時間が経過した後の時点において電圧Ｖ４が増大し始め、時点ｔ６において電圧Ｖ４が所定値Ｖｒｅｆ４を超えたときに下側のスイッチング素子Ｔｘ２が導通する。そして、時点ｔ８において電圧Ｖ２が高電圧値から低電圧値へと遷移し、かかる遷移から所定時間が経過した時点において電圧Ｖ４が低下し始め、時点ｔ９において電圧Ｖ４が所定値Ｖｒｅｆ４を下回ったときに下側のスイッチング素子Ｔｘ２が非導通となる。
【０１３１】
その後の時点ｔ１０においてスイッチ素子１１が導通に遷移し、スイッチ素子１２が非導通へと遷移すると、電圧Ｖ１が低電圧値から高電圧値へと遷移する。かかる遷移から所定時間が経過した後の時点において電圧Ｖ３が増大し始め、電圧Ｖ３が所定値Ｖｒｅｆ３を超えた時点ｔ１１において上側のスイッチング素子Ｔｘ１が導通する。またこのとき、スイッチ素子３７が導通する。これにより、プルアップスイッチ素子３２が導通し、プルダウンスイッチ素子３５が非導通する。
【０１３２】
電圧Ｖ５が増大したことに起因して、コンデンサ３３は放電するので、時点ｔ１１から時点ｔ２２の間において電圧Ｖ１は低下する。かかる放電時の等価回路は図７と同様である。したがって、抵抗３１，３２が設けられていない場合に比べて、電圧Ｖ１の低下を抑制することができる。
【０１３３】
そして、時点ｔ２２において電圧Ｖ５がほぼ直流電圧値Ｖｄｃと等しい値に至ると、コンデンサ３３の放電が停止し、電圧Ｖ１が再び高電圧値を採るまで増大する。
【０１３４】
その後の時点ｔ１２において、スイッチ素子１１が非導通へと遷移し、スイッチ素子１２が導通へと遷移すると、電圧Ｖ１が高電圧値から低電圧値へと遷移する。
【０１３５】
以上のように、電圧Ｖ１が低電圧値を採る状態で電圧Ｖ５が低減することに起因してコンデンサ３３が充電されたとしても、プルダウンスイッチ素子３５が導通しているので電圧Ｖ１の増大を抑制でき、また電圧Ｖ１が高電圧値を採る状態で電圧Ｖ５が増大することに起因してコンデンサ３３が放電したとしても、プルアップスイッチ素子３２が導通しているので、電圧Ｖ１の低下を抑制することができる。したがって、上側のスイッチング素子Ｔｘ１が意図せずに切り替わることを抑制することができる。
【０１３６】
なお、プルダウンスイッチ素子３５と抵抗３４とが設けられていない場合であっても、プルアップスイッチ素子３２、或いは更に抵抗３１によって、図１３の時点ｔ１１，ｔ２２の間の期間における電圧Ｖ１の低下を抑制することができる。したがって、プルダウンスイッチ素子３５および抵抗３４は必ずしも必要ではない。逆に、プルアップスイッチ素子３２と抵抗３１とが設けられていない場合であっても、プルダウンスイッチ素子３５、或いは更に抵抗３４によって図１０の時点ｔ５，ｔ６、或いは図１３の時点ｔ３，ｔ２１の間の期間における電圧Ｖ１の増大を抑制できる。したがって、プルアップスイッチ素子３２および抵抗３１は必ずしも必要ではない。
【符号の説明】
【０１３７】
１０，２０  回路
３１，３４  抵抗
３２  プルアップスイッチ素子
３３  コンデンサ
３５  プルダウンスイッチ素子
ＤＶｘ１  駆動回路
Ｅ１  直流電源
ＬＨ，ＬＬ  直流線
Ｐｘ  出力端
Ｔｘ１，Ｔｘ２  スイッチング素子
【図１】
2013034300.tif 000003
【図２】
2013034300.tif 000004
【図３】
2013034300.tif 000005
【図４】
2013034300.tif 000006
【図５】
2013034300.tif 000007
【図６】
2013034300.tif 000008
【図７】
2013034300.tif 000009
【図８】
2013034300.tif 000010
【図９】
2013034300.tif 000011
【図１０】
2013034300.tif 000012
【図１１】
2013034300.tif 000013
【図１２】
2013034300.tif 000014
【図１３】
2013034300.tif 000015