(57)【要約】【課題】光起電力素子を提供する。【解決手段】第１幅を有するベース領域及び第２幅を有するエミッタ領域を備える基板と、前記ベース領域と接触して電気的に連結され、前記ベース領域を覆う第３幅を有する第１電極と、前記エミッタ領域と接触して電気的に連結され、前記エミッタ領域を覆う第４幅を有する第２電極と、を備え、前記第３幅は、前記第１電極の少なくとも一側が前記ベース領域より突出するように、前記第１幅より広く、前記第３幅と前記第４幅との比率Ｃは、０．３以上３．４以下であることを特徴とする光起電力素子。【選択図】図１
2013125963.tif 000002
【特許請求の範囲】
【請求項１】
第１幅を有するベース領域及び第２幅を有するエミッタ領域を備える基板と、
前記ベース領域と接触して電気的に連結され、前記ベース領域を覆う第３幅を有する第１電極と、
前記エミッタ領域と接触して電気的に連結され、前記エミッタ領域を覆う第４幅を有する第２電極と、を備え、
前記第３幅は、前記第１電極の少なくとも一側が前記ベース領域より突出するように、前記第１幅より広く、前記第３幅と前記第４幅との比率Ｃは、０．３以上３．４以下であることを特徴とする光起電力素子。
【請求項２】
前記第３幅と前記第４幅との比率は、０．４以上２．５以下であることを特徴とする請求項１に記載の光起電力素子。
【請求項３】
前記基板は、複数のベース領域及び複数のエミッタ領域を備え、前記ベース領域と前記エミッタ領域とは、互いに交番的なストライプパターンに配置され、
前記第１電極は、複数の第１部分を備え、前記第１電極の第１部分は、前記ベース領域とそれぞれ対応し、
前記第２電極は、複数の第１部分を備え、前記第２電極の第１部分は、前記エミッタ領域とそれぞれ対応することを特徴とする請求項１または２に記載の光起電力素子。
【請求項４】
前記第１電極の前記第１部分それぞれは、上部及び下部を備え、前記上部は、第３幅を有し、前記下部は、前記第３幅より狭い第５幅を有し、前記第５幅は、前記下部及び前記下部と対応するベース領域の接触界面に対応する値であり、
前記第２電極の前記第１部分それぞれは、上部及び下部を備え、前記上部は、第４幅を有し、前記下部は、前記第４幅より狭い第６幅を有し、前記第６幅は、前記下部及び前記下部と対応するエミッタ領域の接触界面に対応する値であることを特徴とする請求項３に記載の光起電力素子。
【請求項５】
前記第１電極の前記第１部分は、前記第１電極の第２部分と接続され、前記第２電極の前記第１部分は、前記第２電極の第２部分と接続されることを特徴とする請求項３または４に記載の光起電力素子。
【請求項６】
前記第１電極の前記第１部分は、前記第２電極の前記第１部分の間に配置されることを特徴とする請求項３〜５のいずれか一項に記載の光起電力素子。
【請求項７】
前記ベース領域は、第１不純物でドーピングされ、前記エミッタ領域は、第２不純物でドーピングされ、前記基板は、前記ベース領域と同じ不純物でドーピングされたことを特徴とする請求項１〜６のいずれか一項に記載の光起電力素子。
【請求項８】
前記ベース領域及び前記エミッタ領域は、前記基板上に形成されるか、または前記基板に形成されたことを特徴とする請求項１〜７のいずれか一項に記載の光起電力素子。
【請求項９】
前記ベース領域より突出した前記第１電極の側部は、隣接したエミッタ領域の部分とオーバーラップされることを特徴とする請求項１〜８のいずれか一項に記載の光起電力素子。
【請求項１０】
前記第２幅は、前記第１幅より広いことを特徴とする請求項９に記載の光起電力素子。
【請求項１１】
前記第１電極の側部と前記エミッタ領域の部分との間に挟まれる絶縁層をさらに備えることを特徴とする請求項９または１０に記載の光起電力素子。
【請求項１２】
前記絶縁層は、第１層及び第２層を備えることを特徴とする請求項１１に記載の光起電力素子。
【請求項１３】
前記第１層及び前記第２層は、異なる物質を含むことを特徴とする請求項１２に記載の光起電力素子。
【請求項１４】
前記第１層は、酸化シリコンまたは窒化シリコンで形成され、前記第２層は、ポリマーで形成されたことを特徴とする請求項１３に記載の光起電力素子。
【請求項１５】
前記第１層の厚さは、５００Å以上３０００Å以下であり、前記第２層の厚さは、０．５μｍ以上３０μｍ以下であることを特徴とする請求項１４に記載の光起電力素子。
【請求項１６】
前記第１層は、酸化シリコンまたは窒化シリコンで形成され、前記第２層は、酸化シリコンまたは窒化シリコンで形成されたことを特徴とする請求項１２に記載の光起電力素子。
【請求項１７】
前記第１層の厚さは、５００Å以上３０００Å以下であり、前記第２層の厚さは、５００Å以上３０００Å以下であることを特徴とする請求項１２に記載の光起電力素子。
【請求項１８】
前記絶縁層は、８０００Åより厚い厚さを有する単一層であることを特徴とする請求項１２に記載の光起電力素子。
【請求項１９】
前記第１電極は、前記絶縁層のコンタクトホールを通じて前記ベース領域と接触し、前記第２電極は、前記絶縁層のコンタクトホールを通じて前記エミッタ領域と接触することを特徴とする請求項１２〜１８のいずれか一項に記載の光起電力素子。
【請求項２０】
前記第１の電極及び前記第２の電極と反対側に備えられた前記基板の前面は、パッシベーション膜を備え、前記パッシベーション膜は、ドーピングされた非晶質の半導体物質で形成されたことを特徴とする請求項１〜１９のいずれか一項に記載の光起電力素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光起電力素子に関する。
【背景技術】
【０００２】
光起電力素子を製造するためには、ｐ型（または、ｎ型）基板にｎ型（または、ｐ型）ドーパントをドーピングしてｐｎ接合を形成し、これによって、エミッタが形成される。受光により形成された電子−正孔の対は分離されて、電子は、ｎ型領域の電極に、正孔は、ｐ型領域の電極に収集されて、電力を生産する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、光起電力素子を提供することにある。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明のある観点によれば、第１幅を有するベース領域及び第２幅を有するエミッタ領域を備える基板と、前記ベース領域と接触して電気的に連結され、前記ベース領域を覆う第３幅を有する第１電極と、前記エミッタ領域と接触して電気的に連結され、前記エミッタ領域を覆う第４幅を有する第２電極と、を備え、前記第３幅は、前記第１電極の少なくとも一側が前記ベース領域より突出するように、前記第１幅より広く、前記第３幅と前記第４幅との比率Ｃは、０．３以上３．４以下であることを特徴とする光起電力素子が提供される。
【０００５】
前記第３幅と前記第４幅との比率は、０．４以上２．５以下であってもよい。
【０００６】
前記基板は、複数のベース領域及び複数のエミッタ領域を備え、前記ベース領域と前記エミッタ領域とは、互いに交番的なストライプパターンに配置され、前記第１電極は、複数の第１部分を備え、前記第１電極の第１部分は、前記ベース領域とそれぞれ対応し、前記第２電極は、複数の第１部分を備え、前記第２電極の第１部分は、前記エミッタ領域とそれぞれ対応していていもよい。
【０００７】
前記第１電極の前記第１部分それぞれは、上部及び下部を備え、前記上部は、第３幅を有し、前記下部は、前記第３幅より狭い第５幅を有し、前記第５幅は、前記下部及び前記下部と対応するベース領域の接触界面に対応する値であり、前記第２電極の前記第１部分それぞれは、上部及び下部を備え、前記上部は、第４幅を有し、前記下部は、前記第４幅より狭い第６幅を有し、前記第６幅は、前記下部及び前記下部と対応するエミッタ領域の接触界面に対応する値であってもよい。
【０００８】
前記第１電極の前記第１部分は、前記第１電極の第２部分と接続され、前記第２電極の前記第１部分は、前記第２電極の第２部分と接続されてもよい。
【０００９】
前記第１電極の前記第１部分は、前記第２電極の前記第１部分の間に配置されてもよい。
【００１０】
前記ベース領域は、第１不純物でドーピングされ、前記エミッタ領域は、第２不純物でドーピングされ、前記基板は、前記ベース領域と同じ不純物でドーピングされてもよい。
【００１１】
前記ベース領域及び前記エミッタ領域は、前記基板上に形成されるか、または前記基板に形成されてもよい。
【００１２】
前記ベース領域より突出した前記第１電極の側部は、隣接したエミッタ領域の部分とオーバーラップされてもよい。
【００１３】
前記第２幅は、前記第１幅より広くてもよい。
【００１４】
前記第１電極の側部と前記エミッタ領域の部分との間に挟まれる絶縁層をさらに備えてもよい。
【００１５】
前記絶縁層は、第１層及び第２層を備えてもよい。
【００１６】
前記第１層及び前記第２層は、異なる物質を含んでもよい。
【００１７】
前記第１層は、酸化シリコンまたは窒化シリコンで形成され、前記第２層は、ポリマーで形成されてもよい。
【００１８】
前記第１層の厚さは、５００Å以上３０００Å以下であり、前記第２層の厚さは、０．５μｍ以上３０μｍ以下であってもよい。
【００１９】
前記第１層は、酸化シリコンまたは窒化シリコンで形成され、前記第２層は、酸化シリコンまたは窒化シリコンで形成されてもよい。
【００２０】
前記第１層の厚さは、５００Å以上３０００Å以下であり、前記第２層の厚さは、５００Å以上３０００Å以下であってもよい。
【００２１】
前記絶縁層は、８０００Åより厚い厚さを有する単一層であってもよい。
【００２２】
前記第１電極は、前記絶縁層のコンタクトホールを通じて前記ベース領域と接触し、前記第２電極は、前記絶縁層のコンタクトホールを通じて前記エミッタ領域と接触してもよい。
【００２３】
前記第１の電極及び前記第２の電極と反対側に備えられた前記基板の前面は、パッシベーション膜を備え、前記パッシベーション膜は、ドーピングされた非晶質の半導体物質で形成されてもよい。
【発明の効果】
【００２４】
以上説明したように本発明によれば、第１及び第２電極の直列抵抗による電力損失を最小化し、フィルファクタの増加と共に光起電力素子の全体効率を向上させた光起電力素子を提供することが可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態による光起電力素子を概略的に示す斜視図である。
【図２】図１のII−II線に沿って切り取った断面図である。
【図３】本発明の一実施形態による光起電力素子の背面を示す底面図であって、Ｃを説明するためのものである。
【図４】第１電極と第２電極との幅の比率による直列抵抗を示すグラフである。
【図５】本発明の他の実施形態による光起電力素子を概略的に示す断面図である。
【図６】本発明のさらに他の実施形態による光起電力素子を概略的に示す断面図である。
【図７】本発明のさらに他の実施形態による光起電力素子を概略的に示す断面図である。
【図８Ａ】本発明の光起電力素子の製造方法による状態を概略的に示す断面図である。
【図８Ｂ】本発明の光起電力素子の製造方法による状態を概略的に示す断面図である。
【図９】本発明の光起電力素子の製造方法による状態を概略的に示す断面図である。
【図１０】本発明の光起電力素子の製造方法による状態を概略的に示す断面図である。
【図１１】本発明の光起電力素子の製造方法による状態を概略的に示す断面図である。
【図１２】本発明の光起電力素子の製造方法による状態を概略的に示す断面図である。
【発明を実施するための形態】
【００２６】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２７】
本発明の利点及び特徴、並びにそれらを達成する方法は、添付される図面と共に詳細に後述されている実施形態を参照すれば明確になる。しかし、本発明は、後述する実施形態に限定されるものではなく、相異なる色々な形態に具現されるものであり、単に本実施形態は、本発明の開示を完全にし、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲により定義されるのみである。
【００２８】
一方、本発明を説明するために、用語は、実施形態を説明するためのものであり、本発明を制限しようとするものではない。単数型表現は、文言で特に言及しない限り複数型も含む。“含む(ｃｏｍｐｒｉｓｅｓ)”及び／または“含んだ(ｃｏｍｐｒｉｓｉｎｇ)”は、言及された構成要素、ステップ、動作及び／または素子は、一つ以上の他の構成要素、ステップ、動作及び／または素子の存在または追加を排除しない。第１、第２などの用語は、多様な構成要素を説明するのに使われるが、構成要素は、用語により限定されてはならない。用語は、一つの構成要素を他の構成要素から区別する目的のみで使われる。
【００２９】
図面では、色々な層、領域、膜を明確に表現するために、厚さを拡大して表した。層、膜の構成が他の構成“上に”あるとは、他の構成の“真上に”ある場合だけでなく、その中間に他の構成が備えられた場合も含む。一方、ある構成が他の構成の“真上に”あるとは、その中間に他の構成が備えられない場合を表す。
【００３０】
本明細書において、第１電極及び第２電極それぞれは、複数の第１部分と第２部分とを備える。本明細書において、第１電極の第１部分は、第１フィンガー電極とし、第２部分は、第１バスバーとし、第２電極の第１部分は、第２フィンガー電極とし、第２部分は、第２バスバーとする。
【００３１】
図１は、本発明の一実施形態による光起電力素子を概略的に示す斜視図であり、図２は、図１のII−II線に沿って切り取った断面図である。
【００３２】
図１及び図２を参照すれば、光起電力素子１００は、半導体基板１１０、半導体基板１１０の前面に形成されたパッシベーション膜１２０と反射防止膜１３０、半導体基板１１０の背面に形成されたベース領域１４０とエミッタ領域１５０、及びベース領域１４０と電気的に連結された第１電極１６０、エミッタ領域１５０と電気的に連結された第２電極１７０を備える。ベース領域１４０及びエミッタ領域１５０と第１及び第２電極１６０，１７０との間には、第１及び第２絶縁層１８１，１８２で構成された絶縁層１８０が備えられる。
【００３３】
半導体基板１１０は、結晶質のシリコンまたは化合物半導体で形成される。例えば、半導体基板１１０は、シリコンウェーハを使用する。半導体基板１１０は、ｎ型不純物またはｐ型不純物でドーピングされる。ｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）のようなIII族化合物であり、ｎ型不純物は、リン（Ｐ）のようなＶ族化合物である。
【００３４】
半導体基板１１０は、第１面、及び第１面と逆になる第２面を有する。第１面は、受光面であり、第２面は、エミッタ及びベース電極（第１及び第２電極１６０，１７０）がいずれも備えられる。
【００３５】
パッシベーション膜１２０は、半導体基板１１０の第１面上に備えられ、半導体基板１１０で生成されたキャリアの表面再結合を防止して、キャリアの収集効率を向上させる。例えば、パッシベーション膜１２０は、キャリアが半導体基板１１０の前面に移動することを防止するので、半導体基板１１０の前面近辺で電子と正孔とが再結合して消滅されることを防止できる。パッシベーション膜１２０は、例えば、真性半導体層、ドーピングされた半導体層であってもよい。または、パッシベーション膜１２０は、シリコン酸化膜またはシリコン窒化膜などで形成されてもよい。
【００３６】
パッシベーション膜１２０が真性半導体層やドーピングされた半導体層で形成される場合、半導体基板１１０に蒸着された非晶質のシリコンで形成される。例えば、パッシベーション膜１２０は、半導体基板１１０と同じ第１導電型でドーピングされた非晶質のシリコンで形成され、半導体基板１１０より高濃度でドーピングされて、表面の再結合を防止する前面電界(Ｆｒｏｎｔ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ:ＦＳＦ)を形成する。
【００３７】
反射防止膜１３０は、パッシベーション膜１２０上に形成される。反射防止膜１３０は、太陽光が入射される時に光が反射されて、光起電力素子１００の光吸収損失が起こることを防止することで、光起電力素子１００の効率を向上させる。反射防止膜１３０は、シリコン酸化膜やシリコン窒化膜で形成される。例えば、前記反射防止膜１３０は、シリコン酸化膜の単一層で形成されるか、または屈折率が相異なるシリコン酸化膜とシリコン窒化膜との複合層で形成されてもよい。
【００３８】
本発明の実施形態では、パッシベーション膜１２０と反射防止膜１３０とが別個の層構造で形成された場合を説明するが、本発明は、これに限定しない。本発明の他の実施形態において、パッシベーション膜１２０と反射防止膜１３０とは、単一層で形成されてもよい。例えば、シリコン窒化膜を形成して、パッシベーション及び反射防止の効果が同時に得られる。
【００３９】
半導体基板１１０の第２面には、ベース領域１４０とエミッタ領域１５０とが形成されている。この時、ベース領域１４０とエミッタ領域１５０とは、交互に形成されている。例えば、ベース領域１４０とエミッタ領域１５０とは、相互に対して平行なストライプパターンに形成される。エミッタ領域１５０は、ベース領域１４０より広い幅を有するように形成される。エミッタ領域１５０の幅Ｗ２をベース領域１４０の幅Ｗ１より広く形成することで、短絡電流Ｊｓｃを増加させる。
【００４０】
ベース領域１４０は、半導体基板１１０と同じタイプの不純物でドーピングされ、エミッタ領域１５０は、半導体基板１１０と異なるタイプの不純物でドーピングされる。例えば、半導体基板１１０がｎ型不純物を含む場合、ベース領域１４０は、ｎ＋領域であって、ｎ型不純物を多数含んで生成された電子を電極側に容易に収集し、エミッタ領域１５０は、ｐ＋領域であって、ｐ型不純物を多数含んで生成された正孔を電極側に容易に収集する。他の実施形態において、ベース領域１４０は、ｐ＋領域であり、エミッタ領域１５０は、ｎ＋領域であってもよい。
【００４１】
第１電極１６０は、コーム状のように、第１バスバー１６２、及び第１バスバー１６２に対して垂直に形成された第１フィンガー電極１６１を備える。第１フィンガー電極１６１は、ベース領域１４０上に配置されて、キャリアを収集し、第１バスバー１６２は、複数の第１フィンガー電極１６１と連結されて、第１フィンガー電極１６１が収集したキャリアを外部に伝達する。第１電極１６０は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、またはそれらの組み合わせで形成される。例えば、第１フィンガー電極１６１と第１バスバー１６２とは、一体に形成される。
【００４２】
第２電極１７０は、コーム状のように、第２バスバー１７２、及び第２バスバー１７２に対して垂直に形成された第２フィンガー電極１７１を備える。第２フィンガー電極１７１は、エミッタ領域１５０上に配置されて、キャリアを収集し、第２バスバー１７２は、複数の第２フィンガー電極１７１と連結されて、第２フィンガー電極１７１が収集したキャリアを外部に伝達する。第２電極１７０は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、またはそれらの組み合わせで形成される。例えば、第２フィンガー電極１７１と第２バスバー１７２とは、一体に形成される。
【００４３】
第１及び第２フィンガー電極１６１，１７１は、交互に配置される。例えば、互いに交番的なベース領域及びエミッタ領域１４０，１５０は、それら上に形成された第１及び第２フィンガー電極１６１，１７１が互いに噛み合う構造をなすように形成される。第１電極１６０、具体的には第１フィンガー電極１６１は、ベース領域１４０と電気的に連結され、第２電極１７０、具体的には第２フィンガー電極１７１は、エミッタ領域１５０と電気的に連結される。
【００４４】
第１フィンガー電極１６１の幅Ｍ１と第２フィンガー電極１７１の幅Ｍ２との比率（Ｃ＝Ｍ１／Ｍ２）は、約０．３以上３．４以下の範囲を有する。より具体的には、幅の比率Ｃは、約０．４以上２．５以下の範囲を有し、一実施形態において、幅の比率Ｃは１であって、第１フィンガー電極１６１の幅Ｍ１と第２フィンガー電極１７１の幅Ｍ２とが実質的に同じ値を有する。幅の比率Ｃについての具体的な説明は、図３及び図４を参照して該当部分で後述する。
【００４５】
第１フィンガー電極１６１の幅Ｍ１は、ベース領域１４０の幅Ｗ１より広く形成され、第２フィンガー電極１７１の幅Ｍ２は、エミッタ領域１５０の幅Ｗ２より狭く形成される。第１フィンガー電極１６１の幅Ｍ１がベース領域１４０の幅Ｗ１より広く形成されるので、第１フィンガー電極１６１とエミッタ領域１５０とがオーバーラップされる領域ＯＬが生じる。オーバーラップ領域ＯＬに備えられた第２フィンガー電極１７１とエミッタ領域１５０とは、互いに逆の導電型を有するので、シャントが発生する恐れがある。これを防止するために、絶縁層１８０が備えられる。なお、ベース領域１４０の幅Ｗ１が「第１幅」に相当し、エミッタ領域１５０の幅Ｗ２が「第２幅」に相当する。また、第１フィンガー電極１６１の上部の幅Ｍ１が「第３幅」に相当し、第１フィンガー電極１６１の下部、具体的には、ベース領域１４０と接触し電気的に接続される部分（即ち、接触界面）の幅が「第５幅」に相当する。同様に、第２フィンガー電極１７１の上部の幅Ｍ２が「第４幅」に相当し、第２フィンガー電極１７１の下部、具体的には、エミッタ領域１５０と接触し電気的に接続される部分（即ち、接触界面）の幅が「第６幅」に相当する。
【００４６】
本発明の一実施形態において、オーバーラップ領域ＯＬの幅は、ＯＬ≦（Ｍ１−Ｗ１）／２で表現される。前述したように、絶縁層１８０は、エミッタ領域１５０とベース電極（第１及び第２電極１６０，１７０）との間に配置されて、シャントを防止できる。しかし、それらの間のシャントが発生する恐れは、ＯＬの値が増加するほど高くなる。かかる恐れを最小化するために、Ｍ１は、小さい値を有する。例えば、Ｍ１＜Ｍ２の条件を有することで、シャントが発生する恐れを減らすことができる。
【００４７】
絶縁層１８０は、第１及び第２絶縁層１８１，１８２を備える。第１及び第２絶縁層１８１，１８２は、ベース領域１４０及びエミッタ領域１５０上に、第１及び第２電極１６０，１７０の下部に形成されて、互いに逆になる導電型を有する構成要素間のシャントを防止する。第１及び第２絶縁層１８１，１８２は、第１及び第２電極１６０，１７０がそれぞれベース領域１４０及びエミッタ領域１５０と直接接触するように、コンタクトホールを備える。コンタクトホールを通じて、第１電極１６０は、ベース領域１４０と接触して電気的に連結され、第２電極１７０は、エミッタ領域１５０と接触して電気的に連結される。
【００４８】
第１及び第２絶縁層１８１，１８２は、シリコン酸化膜（ＳｉＯｘ）またはシリコン窒化膜（ＳｉＮｘ）で形成される。例えば、第１絶縁層１８１は、シリコン酸化膜で形成され、第２絶縁層１８２は、シリコン窒化膜で形成される。他の実施形態において、第１絶縁層１８１は、シリコン窒化膜で形成され、第２絶縁層１８２は、シリコン酸化膜で形成されてもよい。第１及び第２絶縁層１８１，１８２は、それぞれ５００Å以上３０００Å以下の厚さに形成される。
【００４９】
本発明のさらに他の実施形態において、第１絶縁層１８１は、シリコン酸化膜（ＳｉＯｘ）またはシリコン窒化膜（ＳｉＮｘ）で形成され、第２絶縁層１８２は、ポリイミドで形成されてもよい。または、第２絶縁層１８２は、エチレンビニルアセテート（ＥＶＡ）、ポリエチレンテレフタレート（ＰＥＴ）、またはポリカーボネート（ＰＣ）で形成される。第１絶縁層１８１は、５００Å以上３０００Å以下の厚さを有し、第２絶縁層１８２は、約０．５μｍ以上３０μｍ以下の厚さを有するように形成される。
【００５０】
本発明の実施形態による光起電力素子１００は、短絡電流を増加させるために、エミッタ領域１５０の幅をベース領域１４０の幅より広く形成し、直列抵抗の発生を最小化するために、第１及び第２電極１６０，１７０、具体的に第１及び第２フィンガー電極１６１，１７１の幅の比率を適切に形成することが望ましい。第１及び第２フィンガー電極１６１，１７１の幅の比率が所定の範囲を逸脱すれば、第１及び第２フィンガー電極１６１，１７１のうち少なくともいずれか一つの抵抗が高くなって、光起電力素子１００の全体効率が低下する。
【００５１】
以下では、図３及び図４を参照して、本発明の一実施形態による光起電力素子１００のうち、第１及び第２フィンガー電極１６１，１７１の幅Ｍ１，Ｍ２の比率（Ｃ＝Ｍ１／Ｍ２）について説明する。
【００５２】
図３は、本発明の一実施形態による光起電力素子１００の背面を示す底面図であって、Ｃ（＝Ｍ１／Ｍ２）値を説明するための概念図であり、図４は、Ｃ（＝Ｍ１／Ｍ２）値による直列抵抗Ｒを示すグラフである。図３では、第１及び第２フィンガー電極１６１，１７１の個数がそれぞれ二つである場合を表したが、図３は、光起電力素子１００の一部を抜萃して表しただけであり、第１及び第２フィンガー電極１６１，１７１の個数はこれに限定されない。
【００５３】
図３におけるパラメータは、次の通りである。
Ｄｎ：第１フィンガー電極１６１の幅、Ｄｎ＝Ｍ１
ＤＰ：第２フィンガー電極１７１の幅、Ｄｐ＝Ｍ２
Ｓｎ：ベース領域１４０の幅、Ｓｎ＝Ｗ１
Ｓｐ：エミッタ領域１５０の幅、Ｓｐ＝Ｗ２
Ｎｎ：第１フィンガー電極１６１の個数
Ｎｐ：第２フィンガー電極１７１の個数
Ｌ：フィンガー電極１６１，１７１の長さ、Ｌ＞＞Ｄｎ，Ｄｐ
Ｗ：光起電力素子１００の幅
【００５４】
したがって、Ｗ＝Ｓｎ×（ベース領域の個数）＋Ｗ＝Ｓｐ×（エミッタ領域の個数）
セルのピッチ：Ｓｎ＋Ｓｐ
【００５５】
長さＬを有する第１フィンガー電極１６１の一つによる電力損失Ｐｎは、次の数式１の通りである。
【００５６】
【数１】
2013125963.tif 000003
・・・（数式１）
【００５７】
第１フィンガー電極１６１と第２フィンガー電極１７１との個数が同じである場合、すなわち、Ｎｎ＝Ｎｐ＝Ｎ／２である場合に、総電力損失Ｐは、次の数式２の通りである。
【００５８】
【数２】
2013125963.tif 000004
ただし、
2013125963.tif 000005
・・・（数式２）
【００５９】
光起電力素子１００の総電力損失Ｐは、Ｉｎｐ２Ｒで表現され、この時、数式２の総電力損失は、次の数式３のように表現される。
【００６０】
【数３】
2013125963.tif 000006
・・・（数式３）
【００６１】
数式３を整理すれば、数式４となる。
【００６２】
【数４】
2013125963.tif 000007
・・・（数式４）
【００６３】
光起電力素子１００の背面に対する第１及び第２フィンガー電極１６１，１７１の面積比率ｋ(ｍｅｔａｌ  ｃｏｖｅｒａｇｅ)は、次の数式５の通りである。
【数５】
2013125963.tif 000008
・・・（数式５）
【００６４】
数式５を直列抵抗Ｒに対して整理すれば、次の数式６の通りである。
【００６５】
【数６】
2013125963.tif 000009
・・・（数式６）
【００６６】
Ｄｐ＝ＣＤｎを数式６に代入すれば、次の数式７の通りである。
【００６７】
【数７】
2013125963.tif 000010
・・・（数式７）
【００６８】
数式７に基づいて、Ｃ（Ｍ１／Ｍ２，Ｄｎ／Ｄｐ）値による直列抵抗Ｒの値をグラフで表せば、図４に示す通りである。数式８に表れたように、Ｃ＝１である時に直列抵抗Ｒが最小値を有し、Ｃ＝１地点を基準として、直列抵抗Ｒのグラフは、左右対称の様相を見せる。
【００６９】
【数８】
2013125963.tif 000011
・・・（数式８）
【００７０】
図４を参照すれば、第１及び第２フィンガー電極１６１，１７１の幅Ｍ１，Ｍ２の比率Ｃは、約０．３以上３．４以下の比率を有するように形成される。もし、幅の比率Ｃが０．３未満であるか、または３．４を超えれば、直列抵抗Ｒの値が大きく増加することを図４から確認できる。すなわち、幅の比率Ｃが０．３≦Ｃ≦３．４の範囲を逸脱すれば、直列抵抗Ｒが大きく増加するので、光起電力素子１００の全体効率が低下する。
【００７１】
より具体的に、第１及び第２フィンガー電極１６１，１７１の幅Ｍ１，Ｍ２の比率Ｃは、約０．４以上２．５以下の比率を有するように形成される。Ｃ＝１である時のフィルファクターの値を基準として、フィルファクターの低下率を考慮すれば、幅の比率Ｃは、０．４≦Ｃ≦２．５の範囲を有する。これについての詳細な内容を、表１を参照して説明する。
【００７２】
【表１】
2013125963.tif 000012
【００７３】
表１は、本発明の一実施形態による光起電力素子１００において、Ｃ値による直列抵抗とフィルファクターとを示す表である。本実施形態による光起電力素子１００において、第１及び第２フィンガー電極１６１，１７１は、同じ幅を有するように形成され、銅を含み、厚さ３５μｍに形成され、セルピッチが１５００μｍである。
【００７４】
表１を参照すれば、セルピッチが１５００μｍである光起電力素子１００において、直列抵抗Ｒの値によるフィルファクターの低下率（Ｆ．Ｆ．ｄｒｏｐ）を見れば、Ｃ＝１、すなわち、Ｍ１＝Ｍ２である時にフィルファクターの低下率（Ｆ．Ｆ．ｄｒｏｐ）が約０．９％である。Ｃ＝１である時のフィルファクターの低下率に誤差範囲（±１０％）を考慮すれば、Ｃは、０．４≦Ｃ≦２．５の範囲を有する。
【００７５】
図５は、本発明の他の実施形態による光起電力素子を概略的に示す断面図である。
【００７６】
図５を参照すれば、光起電力素子５００は、半導体基板５１０、半導体基板５１０の前面に形成されたパッシベーション膜５２０と反射防止膜５３０、半導体基板５１０の背面に形成されたベース領域５４０とエミッタ領域５５０、及びベース領域５４０と電気的に連結された第１電極５６０、エミッタ領域５５０と電気的に連結された第２電極５７０を備える。ベース領域５４０及びエミッタ領域５５０と第１及び第２電極５６０，５７０との間には、第１及び第２絶縁層５８１，５８２で構成された絶縁層５８０が備えられる。
【００７７】
本発明の実施形態による光起電力素子５００も、ベース領域５４０とエミッタ領域５５０とは、相互に対して平行なストライプパターンに形成され、エミッタ領域５５０の幅Ｗ２は、ベース領域５４０の幅Ｗ１より広く形成される。エミッタ領域５５０の幅Ｗ２をベース領域５４０の幅Ｗ１より広く形成することで、短絡電流Ｊｓｃを増加させる。
【００７８】
第１フィンガー電極５６１の幅Ｍ１は、ベース領域５４０の幅Ｗ１より広く形成され、第２フィンガー電極５７１の幅Ｍ２は、エミッタ領域５５０の幅Ｗ２より狭く形成される。第１フィンガー電極５６１の幅Ｍ１は、ベース領域５４０の幅Ｗ１より広く形成されるので、第１フィンガー電極５６１とエミッタ領域５５０とがオーバーラップされる領域ＯＬが生じる。
【００７９】
第１及び第２フィンガー電極５６１，５７１は、第１フィンガー電極５６１の幅Ｍ１と第２フィンガー電極５７１の幅Ｍ２との比率（Ｃ＝Ｍ１／Ｍ２）が約０．３以上３．４以下の範囲を有するように形成される。より具体的に、幅の比率Ｃは、約０．４以上２．５以下の範囲を有し、一実施形態において、幅の比率Ｃは１であって、第１フィンガー電極５６１の幅Ｍ１と第２フィンガー電極５７１の幅Ｍ２とが同じ値を有することはいうまでもない。
【００８０】
ただし、半導体基板５１０の受光面の形状において、図２を参照して説明した光起電力素子と差がある。説明の便宜上、同じ構成については、前述した内容で代替し、以下では相違点を中心に説明する。
【００８１】
半導体基板５１０の第１面は、表面組織化されている。表面組織化された半導体基板５１０は、例えば、ピラミッドまたは蜂の巣状のような凹凸パターンを含む。表面組織化された半導体基板５１０は、表面積を拡散して光の吸収率を上昇させ、反射率を低下させ、光起電力素子５００の効率を改善できる。
【００８２】
図６及び図７は、本発明のさらに他の実施形態による光起電力素子を概略的に示す断面図である。
【００８３】
図６を参照すれば、光起電力素子６００は、半導体基板６１０、半導体基板６１０の前面に形成されたパッシベーション膜６２０と反射防止膜６３０、半導体基板６１０の背面に形成されたベース領域６４０とエミッタ領域６５０、及びベース領域６４０と電気的に連結された第１電極６６０、エミッタ領域６５０と電気的に連結された第２電極６７０を備える。ベース領域６４０及びエミッタ領域６５０と第１及び第２電極６６０，６７０との間には、絶縁層６８０が備えられる。
【００８４】
本発明の実施形態による光起電力素子６００も、ベース領域６４０とエミッタ領域６５０とは、相互に対して平行なストライプパターンに形成され、エミッタ領域６５０の幅Ｗ２は、ベース領域６４０の幅Ｗ１より広く形成される。エミッタ領域６５０の幅Ｗ２をベース領域６４０の幅Ｗ１より広く形成することで、短絡電流Ｊｓｃを増加させる。
【００８５】
第１フィンガー電極６６１の幅Ｍ１は、ベース領域６４０の幅Ｗ１より広く形成され、第２フィンガー電極６７１の幅Ｍ２は、エミッタ領域６５０の幅Ｗ２より狭く形成される。第１フィンガー電極６６１の幅Ｍ１は、ベース領域６４０の幅Ｗ１より広く形成されるので、第１フィンガー電極６６１とエミッタ領域６５０とがオーバーラップされる領域ＯＬが生じる。
【００８６】
第１及び第２フィンガー電極６６１，６７１は、第１フィンガー電極６６１の幅Ｍ１と第２フィンガー電極６７１の幅Ｍ２との比率（Ｃ＝Ｍ１／Ｍ２）が約０．３以上３．４以下の範囲を有するように形成される。より具体的に、幅の比率Ｃは、約０．４以上２．５以下の範囲を有し、一実施形態において、幅の比率Ｃは１であって、第１フィンガー電極６６１の幅Ｍ１と第２フィンガー電極６７１の幅Ｍ２とが同じ値を有することはいうまでもない。
【００８７】
ただし、絶縁層６８０が単一層で形成された点で、図２を参照して説明した光起電力素子と差がある。説明の便宜上、同じ構成については、前述した内容で代替し、以下では相違点を中心に説明する。
【００８８】
絶縁層６８０は、ベース領域６４０及びエミッタ領域６５０上に、第１及び第２電極６６０，６７０の下部に形成されて、互いに逆になる導電型を有する構成要素間のシャントを防止する。絶縁層６８０は、第１及び第２電極６６０，６７０がそれぞれベース領域６４０及びエミッタ領域６５０と直接接触するように、コンタクトホールを備える。コンタクトホールを通じて、第１電極６６０は、ベース領域６４０と電気的に連結され、第２電極６７０は、エミッタ領域６５０と電気的に連結される。
【００８９】
絶縁層６８０は、シリコン酸化膜（ＳｉＯｘ）またはシリコン窒化膜（ＳｉＮｘ）で形成される。絶縁層６８０は、約８０００Å以上の厚さに形成される。シリコン酸化膜またはシリコン窒化膜で形成される絶縁層６８０には、ピンホールが備えられる。絶縁層６８０は、単一層であるので、８０００Å未満の厚さに形成されるならば、絶縁層６８０に備えられたピンホールにより、第１フィンガー電極６６１とエミッタ領域６５０との間のシャントが発生する。
【００９０】
図７を参照すれば、光起電力素子７００は、半導体基板７１０、半導体基板７１０の前面に形成されたパッシベーション膜７２０と反射防止膜７３０、半導体基板７１０の背面に形成されたベース領域７４０とエミッタ領域７５０、及びベース領域７４０と電気的に連結された第１電極７６０、エミッタ領域７５０と電気的に連結された第２電極７７０を備える。ベース領域７４０及びエミッタ領域７５０と第１及び第２電極７６０，７７０との間には、絶縁層７８０が備えられる。
【００９１】
他の構成要素は、図６を参照して説明した光起電力素子６００と同じであり、半導体基板７１０の第１面の構成のみで差がある。
【００９２】
半導体基板７１０の第１面は、表面組織化されて、例えば、ピラミッドまたは蜂の巣状のような凹凸パターンを含む。表面組織化された半導体基板７１０は、表面積を拡散して光の吸収率を上昇させ、反射率を低下させ、光起電力素子７００の効率を改善できる。
【００９３】
図８Ａないし図１２は、本発明の光起電力素子の製造方法による状態を概略的に示す断面図である。図８Ａは、図８Ｂの断面図である。
【００９４】
まず、半導体基板８１０を準備する。例えば、シリコンウェーハのような半導体基板８１０を準備する。半導体基板８１０は、ｎ型不純物またはｐ型不純物でドーピングされている。
【００９５】
図８Ａ及び図８Ｂを参照すれば、半導体基板８１０の第２面にベース領域８４０とエミッタ領域８５０とを形成する。ベース領域８４０とエミッタ領域８５０とは、交互に形成されている。例えば、ベース領域８４０とエミッタ領域８５０とは、相互に対して平行なストライプパターンに形成される。短絡電流Ｊｓｃを増加させるために、エミッタ領域８５０の幅Ｗ２は、ベース領域８４０の幅Ｗ１より広く形成される。
【００９６】
ベース領域８４０は、半導体基板８１０と同じタイプの不純物でドーピングされ、エミッタ領域８５０は、半導体基板８１０と異なるタイプの不純物でドーピングされる。ベース領域８４０とエミッタ領域８５０とを形成するための不純物のドーピングは、イオン注入法、熱拡散法のような方法により行われる。ベース領域８４０とエミッタ領域８５０とは、シリコンウェーハのような基板８１０に不純物をドーピングすることによって形成されるか、または成膜などの方法により基板８１０上に形成される。
【００９７】
図９を参照すれば、第１絶縁層８８１を形成する。第１絶縁層８８１は、シリコン酸化膜（ＳｉＯｘ）またはシリコン窒化膜（ＳｉＮｘ）で形成される。第１絶縁層８８１は、化学気相蒸着(Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ:ＣＶＤ)法により形成される。第１絶縁層８８１は、５００Å以上３０００Å以下の厚さに形成される。
【００９８】
図１０を参照すれば、第１絶縁層８８１に複数の第１コンタクトホールＨ１を形成する。例えば、図９を参照して説明した工程によって形成された第１絶縁層８８１上に、エッチング防止膜（図示せず）を形成した後、エッチング防止膜により保護されていないエッチングを通じて、第１コンタクトホールＨ１を形成する。
【００９９】
他の方法として、エッチングペーストを利用して、第１コンタクトホールＨ１を形成する。例えば、スクリーンプリント法によって、複数の第１コンタクトホールＨ１が形成される位置にエッチングペーストを塗布する。この後、所定の時間熱処理して、エッチングペーストが形成されている第１絶縁層８８１の部分が選択的にエッチングされて、ベース領域８４０及びエミッタ領域８５０の一部が露出される。
【０１００】
図１１を参照すれば、第１絶縁層８８１上に第２絶縁層８８２を形成する。第２絶縁層８８２は、ポリイミド、エチレンビニルアセテート、ポリエチレンテレフタレート、またはポリカーボネートのような物質を含み、例えば、約０．５μｍ以上３０μｍ以下の厚さに形成される。
【０１０１】
本発明のさらに他の実施形態において、第２絶縁層８８２は、シリコン酸化膜（ＳｉＯｘ）またはシリコン窒化膜（ＳｉＮｘ）で形成される。この場合、第２絶縁層８８２は、ＣＶＤ法により約５００Å以上３０００Å以下の厚さに形成される。
【０１０２】
第２絶縁層８８２は、第１コンタクトホールＨ１と対応する領域に第２コンタクトホールＨ２を備える。第２絶縁層８８２がポリイミドのような素材を含む場合、第２コンタクトホールＨ２に該当する領域を残したままで、残りの領域の少なくとも一部を塗布する。または、第２絶縁層８８２がシリコン酸化膜またはシリコン窒化膜を備える場合には、図１０を参照して説明したように、第２コンタクトホールＨ２を形成する。
【０１０３】
本発明の実施形態では、図９ないし図１１を参照して、絶縁層８８０が第１及び第２絶縁層８８１，８８２で形成される場合を説明したが、絶縁層８８０は、単一層で形成されることはいうまでもない。単一の絶縁層８８０は、シリコン酸化膜（ＳｉＯｘ）またはシリコン窒化膜（ＳｉＮｘ）で形成され、ピンホールによるシャントの発生を抑制するために、約８０００Åの厚さに形成される。シリコン窒化膜またはシリコン酸化膜の単一の絶縁層８８０へのコンタクトホールの形成は、図１０を参照して説明した通りである。
【０１０４】
図１２を参照すれば、第１及び第２電極８６０，８７０を形成する。第１及び第２電極８６０，８７０は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）のような元素を含む伝導性ペーストを、スクリーンプリンティングを通じて印刷した後、熱焼成することによって形成される。
【０１０５】
他の実施形態として、第１及び第２コンタクトホールＨ１，Ｈ２を通じて、ベース領域８４０及びエミッタ領域８５０とコンタクトするシード層（図示せず）を形成し、その上に金属をさらにメッキする方式により、第１及び第２電極８６０，８７０を形成する。
【０１０６】
第１フィンガー電極８６１の幅Ｍ１は、ベース領域８４０の幅Ｗ１より広く形成され、第２フィンガー電極８７１の幅Ｍ２は、エミッタ領域８５０の幅Ｗ２より狭く形成される。第１フィンガー電極８６１の幅Ｍ１は、ベース領域８４０の幅Ｗ１より広く形成されるので、第１フィンガー電極８６１とエミッタ領域８５０とがオーバーラップされる領域ＯＬが生じる。
【０１０７】
第１及び第２フィンガー電極８６１，８７１は、第１フィンガー電極８６１の幅Ｍ１と第２フィンガー電極８７１の幅Ｍ２との比率（Ｃ＝Ｍ１／Ｍ２）が約０．３以上３．４以下の範囲を有するように形成される。より具体的に、幅の比率Ｃは、約０．４以上２．５以下の範囲を有し、一実施形態として、幅の比率Ｃは１であって、第１フィンガー電極８６１の幅Ｍ１と第２フィンガー電極８７１の幅Ｍ２とが実質的に同じ値を有することはいうまでもない。
【０１０８】
図示していないが、半導体基板８１０の第１面は、表面組織化される。表面組織化された半導体基板８１０は、例えば、ピラミッドまたは蜂の巣状のような凹凸パターンを含む。凹凸パターンは、例えば、ウェットエッチングを通じた異方性エッチングを通じて形成されるか、またはプラズマを利用したドライエッチングを通じて形成される。
【０１０９】
図示していないが、表面組織化された半導体基板８１０の第１面上に、パッシベーション膜（図示せず）と反射防止膜（図示せず）とが形成される。パッシベーション膜は、真性半導体層、ドーピングされた半導体層のシリコン酸化膜、またはシリコン窒化膜で形成され、反射防止膜は、シリコン酸化膜またはシリコン窒化膜で形成される。例えば、ＣＶＤ法により形成され、パッシベーション膜と反射防止膜とは、二つの機能をいずれも行うシリコン窒化膜のような単一の膜で形成されることはいうまでもない。
【０１１０】
パッシベーション膜（図示せず）と反射防止膜（図示せず）とを形成する工程は、図８Ａによる工程を行う前に、または図１２による工程を行った後に、または図８Ａないし図１２を参照して説明した工程中に行われる。
【０１１１】
光起電力素子は、受光面である前面、及び背面にそれぞれ電極が備えられる構造を有するが、前面に電極が備えられれば、電極の面積ほど受光面積が縮小する。このように、受光面積が縮小する問題を解決するために、電極が背面にのみ備えられる背面接合の構造が使われる。
【０１１２】
前述した本発明の実施形態による光起電力素子は、エミッタ領域をベース領域に比べて広い幅を有するように形成して短絡電流を増加させ、第１及び第２フィンガー電極の幅の比率Ｃを約０．３以上３．４以下、より具体的に、約０．４以上２．５以下の範囲を有するように形成することで、第１及び第２電極の直列抵抗による電力損失を最小化でき、フィルファクターの上昇と共に光起電力素子の全体効率を向上させることができる。
【０１１３】
また、半導体基板の第２面に第１及び第２金属電極が占める面積を増大させて、光の反射を誘導して、短絡電流を増加させることができる。
【０１１４】
したがって、前述した構造を有する光起電力素子は、キャリアの寿命向上、すなわち、キャリアの消滅を最小化するために、セルピッチを小さく形成するとしても、第１及び第２電極の直列抵抗を最小化し、フィルファクター及び短絡電流を増加させるので、光起電力素子の効率を向上させることができる。本発明が前述した望ましい実施形態と関連して説明されたが、発明の要旨と範囲から逸脱せずに多様な修正や変形を行うことが可能である。したがって、特許請求の範囲には、本発明の要旨に属する限りかかる修正や変形を含む。
【０１１５】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１１６】
本発明は、例えば、太陽電池関連の技術分野に適用可能である。
【符号の説明】
【０１１７】
１００，５００，６００，７００    光起電力素子
１１０，５１０，６１０，７１０    半導体基板
１２０，５２０，６２０，７２０    パッシベーション膜
１３０，５３０，６３０，７３０    反射防止膜
１４０，５４０，６４０，７４０    ベース領域
１５０，５５０，６５０，７５０    エミッタ領域
１６０，５６０，６６０，７６０    第１電極
１６１，５６１，６６１，７６１    第１フィンガー電極
１６２    第１バスバー
１７０，５７０，６７０，７７０    第２電極
１７１，５７１，６７１，７７１    第２フィンガー電極
１７２    第２バスバー
１８０，５８０，６８０，７８０    絶縁層
１８１，５８１    第１絶縁層
１８２，５８２    第２絶縁層
【図１】
2013125963.tif 000013
【図２】
2013125963.tif 000014
【図３】
2013125963.tif 000015
【図４】
2013125963.tif 000016
【図５】
2013125963.tif 000017
【図６】
2013125963.tif 000018
【図７】
2013125963.tif 000019
【図８Ａ】
2013125963.tif 000020
【図８Ｂ】
2013125963.tif 000021
【図９】
2013125963.tif 000022
【図１０】
2013125963.tif 000023
【図１１】
2013125963.tif 000024
【図１２】
2013125963.tif 000025