(57)【要約】【課題】カプラ面積に制限があっても、アンテナ特性の低下を抑制すること。【解決手段】  実施形態によれば、電磁波を送受信するカプラを有するカード装置が取り外し自在に挿入されるカードスロットを備える電子機器は、無給電素子を具備する。前記カード装置は、結合素子と、前記結合素子と給電点との間を接続し、第１の面上に設けられた給電素子とを具備する。前記カードスロットに前記カード装置が挿入されている場合、前記無給電素子の少なくとも一部又は前記無給電素子から突出する導電部材の少なくとも一部が、隙間をおいて前記給電素子と対向する。【選択図】    図６
2013222271.tif 000002
【特許請求の範囲】
【請求項１】
電磁波を送受信するカプラを有するカード装置が取り外し自在に挿入されるカードスロットを備える電子機器であって、
前記カード装置は、結合素子と、前記結合素子と給電点との間を接続し、第１の面上に設けられた給電素子とを具備し、
前記電子機器は、
無給電素子を具備し、
前記カードスロットに前記カード装置が挿入されている場合、前記無給電素子の少なくとも一部又は前記無給電素子から突出する導電部材の少なくとも一部が、隙間をおいて前記給電素子と対向する、電子機器。
【請求項２】
前記カプラは、他のカプラとの間の電磁的結合によって電磁波を送受信する
請求項１に記載の電子機器。
【請求項３】
前記電子機器は第１の地板を更に備え、
前記カード装置の前記給電素子は、第１の面上に設けられ、
前記電子機器の前記突出素子は、隙間をおいて前記第１の面と対向する第２の面上に設けられ、前記無給電素子と前記第１の地板との間を接続する、
請求項１または２の何れか１項に記載の電子機器。
【請求項４】
前記突出素子は、前記無給電素子の長手方向の中央部から突出する、
請求項１〜３の何れか１項に記載の電子機器。
【請求項５】
前記カード装置は、第２の地板と、前記給電素子と前記第２の地板の間を接続する第２短絡素子とを更に具備し、
前記第１の地板と前記第２の地板とが電気的に接続される
請求項１〜４の何れか１項に記載の電子機器。
【請求項６】
電磁波を送受信するカプラを有する電子機器であって、
結合素子と、前記結合素子と給電点との間を接続し、第１の面上に設けられた給電素子とを具備するカプラと、
無給電素子とを具備し、
前記無給電素子の少なくとも一部又は前記無給電素子から突出する導電部材の少なくとも一部が、隙間をおいて前記給電素子と対向する、電子機器。
【請求項７】
前記カプラは、他のカプラとの間の電磁的結合によって電磁波を送受信する
請求項６に記載の電子機器。
【請求項８】
前記電子機器は第１の地板を更に備え、
前記給電素子は、第１の面上に設けられ、
前記電子機器の前記突出素子は、隙間をおいて前記第１の面と対向する第２の面上に設けられ、前記無給電素子と前記第１の地板との間を接続する
請求項６または７の何れか１項に記載の電子機器。
【請求項９】
前記突出素子は、前記無給電素子の長手方向の中央部から突出する、
請求項６〜８の何れか１項に記載の電子機器。
【請求項１０】
第２の地板と、前記給電素子と前記第２の地板の間を接続する第２短絡素子とを更に具備し、
前記第１の地板と前記第２の地板とが電気的に接続される
請求項６〜９の何れか１項に記載の電子機器。
【請求項１１】
前記カプラは、カード装置に設けられ、
前記カード装置は、前記電子機器に設けられているカードスリットに挿入されている
請求項６〜１０の何れか１項に記載の電子機器。
【請求項１２】
電磁波を送受信するカプラを有するカード装置が取り外し自在に挿入される第１のカードスロットを有し、電子機器に設けられた第２のカードスロットに挿入される変換アダプタであって、
前記カード装置は、結合素子と、前記結合素子と給電点との間を接続し、第１の面上に設けられた給電素子とを具備し、
前記変換アダプタは、無給電素子を具備し、
前記第１のカードスロットに前記カード装置が挿入されている場合、前記無給電素子の少なくとも一部又は前記無給電素子から突出する導電部材の少なくとも一部が、隙間をおいて前記給電素子と対向する、変換アダプタ。
【請求項１３】
前記カプラは、他のカプラとの間の電磁的結合によって電磁波を送受信する
請求項１２に記載の変換アダプタ。
【請求項１４】
前記変換アダプタは第１の地板を更に備え、
前記給電素子は、第１の面上に設けられ、
前記電子機器の前記突出素子は、隙間をおいて前記第１の面と対向する第２の面上に設けられ、前記無給電素子と前記第１の地板との間を接続する
請求項１２または１３の何れか１項に記載の変換アダプタ。
【請求項１５】
前記突出素子は、前記無給電素子の長手方向の中央部から突出する、
請求項１２〜１４の何れか１項に記載の変換アダプタ。
【請求項１６】
前記カード装置は、第２の地板と、前記給電素子と前記第２の地板の間を接続する第２短絡素子とを更に具備し、
前記第１の地板と前記第２の地板とが電気的に接続される
請求項１２〜１５の何れか１項に記載の変換アダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電磁波を送受信するためのカプラの面積に制限がある場合の電子機器および変換アダプタに関する。
【背景技術】
【０００２】
近年、近接無線通信技術の開発が進められている。近接無線通信技術は、互いに近接された２つのデバイス間の通信を可能にする。近接無線通信機能を有するデバイスそれぞれはカプラを含む。２つのデバイスが通信範囲内に近接された時、それら２つのデバイスのカプラは互いに電磁気的に結合される。この結合により、それらデバイスは互いに信号を無線で送受信することができる。
【０００３】
典型的なカプラは、例えば、結合素子、電極ポール、共振スタブ、グランド等から構成される。共振スタブは共振部として機能する。この共振スタブは、プリント回路基板上の導体パターンによって形成される。信号は、共振スタブおよび電極ポールを介して結合素子に供給される。この結果、結合素子に電流が流れ、カプラの周囲には電磁場が生じる。この電磁場は、互いに近接された２つのデバイスそれぞれに設けられたカプラ同士の電磁的結合を可能にする。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００９／０２２３８７号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
限られた面積にカプラを設ける場合がある。例えば、カプラを有しない電子機器のためにカプラをｍｉｃｒｏＳＤカードに搭載する場合や、カプラを設ける電子機器内の実装面積に限りがある場合等である。そして、狭い面積にカプラを設けるとカプラのサイズが小さくなり、所望の周波数における通信特性が低下する恐れがある。
【０００６】
本発明の目的は、カプラ面積に制限があっても、通信特性の低下を抑制することが可能な電子機器および変換アダプタを提供することにある。
【課題を解決するための手段】
【０００７】
実施形態によれば、電磁波を送受信するカプラを有するカード装置が取り外し自在に挿入されるカードスロットを備える電子機器は、無給電素子を具備する。前記カード装置は、結合素子と、前記結合素子と給電点との間を接続し、第１の面上に設けられた給電素子とを具備する。前記カードスロットに前記カード装置が挿入されている場合、前記無給電素子の少なくとも一部又は前記無給電素子から突出する導電部材の少なくとも一部が、隙間をおいて前記給電素子と対向する。
【図面の簡単な説明】
【０００８】
【図１】実施形態の電子機器およびカード装置の構成の一例を示す斜視図。
【図２】図１に示すカード装置に設けられたカプラの構成の一例を示す斜視図。
【図３】実施形態の電子機器に設けられたカプラ補助素子の構成の一例を示す図。
【図４】カード装置が電子機器のカードスロットに挿入されている場合のカプラとカプラ補助素子との配置関係を示す斜視図。
【図５】図４の方向Ａからカプラとカプラ補助素子を見た側面図。
【図６】図４のＢ−Ｂ’線に沿ったカプラとカプラ補助素子の断面図。
【図７】特性シミュレーションにおいて用いられるパラメータを説明するための図。
【図８】カプラおよびカプラ補助素子のＳ２１特性、放射効率、およびリターンロス特性（Ｓ１１）を示す図。
【図９】カプラの表面電流とカプラ補助素子の表面電流とを加算した表面電流分布、カプラの表面電流分布、およびカプラ補助素子の表面電流分布を示す図。
【図１０】カプラの各素子およびカプラ補助素子の各素子の配置例を示す図。
【図１１】カプラの各素子およびカプラ補助素子の各素子の配置例を示す図。
【図１２】カプラの各素子およびカプラ補助素子の各素子の配置例を示す図。
【図１３】カプラの各素子およびカプラ補助素子の各素子の配置例を示す図。
【図１４】カプラの各素子およびカプラ補助素子の各素子の配置例を示す図。
【図１５】カプラの各素子およびカプラ補助素子の各素子の配置例を示す図。
【図１６】実施形態のカプラの構成の一例を示す斜視図。
【図１７】図１６のＣ−Ｃ’線に沿ったカプラの断面図。
【図１８】図１６に示すカプラを有するカード装置が挿入されるカードスロットを有する電子機器に設けられているカプラ補助素子を示す斜視図。
【図１９】図１６に示すカプラを有するカード装置が電子機器のカードスロットに挿入されている場合、カプラとカプラ補助素子とを示す斜視図。
【図２０】図１９のＤ−Ｄ’線に沿ったカプラおよびカプラ補助素子の断面図で。
【図２１】カード装置が挿入されるカードスロットを有する電子機器の外観を示す斜視図。
【図２２】図２１のカードスロットの部分を拡大した斜視図。
【図２３】カード装置をスレートＰＣに挿入した例を示す斜視図。
【図２４】コンピュータおよびカード装置のシステム構成を示すブロック図
【図２５】ｍｉｃｒｏＳＤカードをＳＤカードスロットに挿入するための変換アダプタを示す斜視図。
【図２６】ｍｉｃｒｏＳＤカードを変換アダプタに装着した状態を示す図。
【図２７】カード装置が電子機器のカードスロットに挿入されている場合のカプラとカプラ補助素子との配置関係を示す平面図。
【図２８】図２７のＥ−Ｅ’線に沿ったカプラおよびカプラ補助素子の断面図。
【発明を実施するための形態】
【０００９】
以下、実施の形態について図面を参照して説明する。  
図１は、電子機器およびカード装置の外観を示す図である。電子機器は、例えばノートブック型パーソナルコンピュータ、タブレット、およびデジタルカメラ等によって実現される。
【００１０】
図１に示すように、電子機器１０は、カードスロット１１を有する。カード装置２０は、カードスロット１１に取り外し自在に挿入される。カード装置２０は、例えばｍｉｃｒｏＳＤカード（登録商標）によって実現される。
【００１１】
次に、図２を参照して、カード装置２０内に設けられているカプラ３０の構成について説明する。このカプラ３０は、カプラ３０と他のカプラとの間の電磁的結合によって電磁波を送受信する。カプラ３０は、近接無線通信において使用される。近接無線通信は、互いに近接されたデバイス間のデータ転送を実行する。近接無線通信方式としては、例えばＴｒａｎｓｆｅｒＪｅｔ（登録商標）を使用し得る。ＴｒａｎｓｆｅｒＪｅｔは、ＵＷＢ（Ultra Wide Band）を利用した近接無線通信方式である。２つのデバイスが通信範囲（例えば３ｃｍ）内に接近した場合、それらデバイスそれぞれに設けられたカプラ間が電磁気的に結合される。これによってそれらデバイスは互いに信号を無線で送受信することができる。
【００１２】
図２に示されるように、カプラ３０は、結合素子３１と、地板３２と、給電素子３３と、給電点３４と、短絡素子３５とを含む。結合素子３１と、地板３２と、給電素子３３と、給電点３４と、短絡素子３５とは導体で構成されている。結合素子３１、地板３２、および給電素子３３は平板状である。結合素子３１、地板３２、給電素子３３、および短絡素子３５は、基板（第１の面）３６上に設けられている。
【００１３】
結合素子３１は、カプラ３０と他のカプラとの間の電磁気的な結合のために用いられる。結合素子３１は、素子３１Ａと、素子３１Ｂと、素子３１Ｃとから構成されている。素子３１Ａの一端が、素子３１Ｂの一端に接続されている。素子３１Ｂの他端は、第１開放端Ｅ１である。素子３１Ａの他端が、素子３１Ｃの一端に接続されている。素子３１Ｃの他端は、第２開放端Ｅ２である。素子３１Ａは、その結合素子３１Ａの長手方向が地板３２に対して平行に延在するように配置されている。
【００１４】
給電素子３３は、給電点３４と結合素子３１との間を接続する。この給電素子３３の一端は、素子３１Ａの中間部Ａ１に接続されている。一方、給電素子３３の他端は、給電点３４に接続されている。
【００１５】
なお、給電点３４から素子３１Ｂの先端までの電気長、及び給電点３４から素子３１Ｃの先端までの電気長は、カプラ３０によって送受信される電磁波（高周波信号）の中心周波数に対応する波長λの略１／４である。即ち、給電点３４から給電素子３３、素子３１Ａ、および素子３１Ｂを介した素子３１Ｂの開放端までの距離、及び給電点３４から給電素子３３、素子３１Ａ、および素子３１Ｃを介した素子３１Ｃの開放端までの距離は、送受信される電磁波の中心周波数に対応する波長の略１／４である。
【００１６】
図２に示されているように、短絡素子３５は、カプラ３０のインピーダンス（入力インピーダンス）を高めるために、結合素子３１と地板３２との間を接続する（短絡）。本実施形態においては、短絡素子３５は、結合素子３１を直接的に地板３２に接続するのではなく、給電素子３３と地板３２との間を接続する。より詳しくは、短絡素子３５の一端は給電素子３３の一端と他端との間に配置（接続）され、短絡素子３５の他端は地板３２に接続されている。
【００１７】
ＴｒａｎｓｆｅｒＪｅｔの場合、中心周波数が４．４８ＧＨｚ、帯域が５６０ＭＨｚである。ｍｉｃｒｏＳＤカードにカプラを実装した場合、帯域が狭くなったり、特性が低下したりする恐れがある。
【００１８】
電子機器１０は、カプラ３０の特性の低下を抑制するためのカプラ補助素子を有する。図３は、カプラ補助素子４０を示す図である。
【００１９】
図３に示すように、カプラ補助素子４０は、導電素子４１、地板４２、および接続素子４３を含む。導電素子４１、地板４２、および接続素子４３は、導体で構成されている。ここで導電素子４１及び接続素子４３は、給電されていない無給電素子である。導電素子４１、地板４２、および接続素子４３は、基板（第２の面）４４上に形成されている。接続素子４３は、導電素子４１の長手方向における中央部の位置から、当該長手方向に対して例えば直角方向に突出した導電素子である。導電素子４１と地板４２とが接続素子４３によって、電気的に接続されている。導電素子４１、地板４２、および接続素子４３は平板状である。基板（第１の面）４４は、隙間をおいて基板３６（第１の面）に対して対向配置されている。
【００２０】
図４〜図６は、カード装置２０がカードスロット１１に挿入（装着）されている場合のカプラ３０とカプラ補助素子４０との配置関係を示す図である。図４は、カプラ３０とカプラ補助素子４０との配置関係を示す斜視図である。図４は、カプラ３０とカプラ補助素子４０との配置関係を示す斜視図である。図５は、図４の方向Ａからカプラ３０とカプラ補助素子４０を見た側面図である。図６は、図４のＢ−Ｂ’線に沿ったカプラ３０とカプラ補助素子４０の断面図である。
【００２１】
図５および図６に示すように、基板（第１の面）３５と基板（第２の面）４４とは、基板３５，４４の平面に垂直な方向に重なっている。即ち、基板（第１の面）４４は、隙間をおいて基板３６（第１の面）に対して対向配置されている。そして、カプラ補助素子４０の導電素子４１は、カプラ３０の結合素子３１に重なって（対向して）おり、導電素子４１と結合素子３１とが近接している。カプラ補助素子４０の導電素子４１とカプラ３０の結合素子３１とは、基板（第２の面）４４に対して垂直方向に重なって（対向して）いる。即ち、導電素子４１は、隙間をおいてカプラ３０に対して対向配置されている。
【００２２】
また、図６に示すように、カプラ補助素子４０の接続素子４３は、カプラ３０の給電素子３３に重なっており、接続素子４３と給電素子３３とが近接している。カプラ補助素子４０の接続素子４３とカプラ３０の給電素子３３とは、基板４４に対して垂直方向に重なって（対向して）いる。また図６に示すように、カプラ補助素子４０の導電素子４１の一部は、カプラ３０の給電素子３３に重なって（対向して）いる。
【００２３】
なお図６では、地板４２における導電素子４１側の端部の位置が、地板３２における結合素子３１側の端部の位置よりも導電素子４１及び結合素子３１から遠い位置に位置しているが、これら端部の位置関係はこれに限らない。しかし、結合素子３１と地板４２との間の距離が、結合素子３１と地板３２との間の距離よりも長ければ、通信特性が改善する可能性がある。また、導電素子４１と地板４２の間の距離が、結合素子３１と地板３２との間の距離よりも長ければ、通信特性が改善する可能性がある。
【００２４】
給電点３４から給電素子３３に電流を流した場合、電磁誘導によって給電素子３３に近接するカプラ補助素子４０の接続素子４３に電流が流れる。また、給電素子３３から結合素子３１に電流が流れると、電磁誘導によって結合素子３１に近接するカプラ補助素子４０の導電素子４１に電流が流れる。導電素子４１の大きさは、結合素子３１の大きさより大きいので、カプラ３０をカプラ補助素子４０と共に用いた場合に放射される電磁波は、カプラ補助素子４０を用いない場合よりも低周波化し、通信に用いられる所望の周波数における放射効率若しくはＳ２１が改善する。このため、カプラ３０の小型化と共振周波数の低周波化を両立させることができる。なお導電素子４１は、結合素子３１よりも面積が狭くても構わないが、少なくとも、導電素子４１の長手方向の長さが結合素子３１の長手方向の長さよりも長ければ、通信特性が改善する。
【００２５】
また、他のカプラからデータが転送される場合、電磁誘導によって他のカプラから、導電素子４１に電流が流れる。導電素子４１に電流が流れると、電磁誘導によって導電素子４１に近接する結合素子３１に電流が流れる。導電素子４１から接続素子４３に電流が流れると、電磁誘導によって接続素子４３に近接する給電素子３３に電流が流れる。
【００２６】
なお、給電点３４から導電素子４１の先端までの電気長は、カプラ３０及びカプラ補助素子４０を共に用いた場合に送受信される電磁波（高周波信号）の中心周波数に対応する波長λの略１／４である。
【００２７】
なお図３乃至図６の説明においては、カプラ補助素子４０が接続素子４３及び地板４２を備えている場合を説明したが、カプラ補助素子４０は必ずしも接続素子４３及び地板４２を備えていなくとも構わない。即ち、例えばカプラ補助素子４０は、地板４２を備えず、導電素子４１、接続素子４３及び基板４４から構成されても良い。そしてこの場合、導電素子４１及び接続素子４３の少なくとも一方は、カード装置２０がカードスロット１１に挿入されていると、カプラ３０の給電素子３３の少なくとも一部と重なる位置に設けられる。なお、地板４２が無い場合、接続素子４３は導電素子４１と地板４２を接続させるための部材ではなく、単に導電素子４１から突出する部材になる。このため、接続素子４３を突出素子と呼んでもよい。
【００２８】
また、カプラ補助素子４０は、地板４２及び接続素子４３を備えず、無給電素子４１及び基板４４から構成されても良い。この場合に導電素子４１は、カード装置２０がカードスロット１１に挿入されていると、カプラ３０の給電素子３３の少なくとも一部と重なる（対向する）位置に設けられる。
【００２９】
なお、カプラ３０の地板３２とカプラ補助素子４０の地板４２とが電気的に接続されている。カプラ３０の地板３２とカプラ補助素子４０の地板４２とが電気的に接続されることによって、より特性の低下を抑制することが可能になる。
【００３０】
次に、図７〜図１３を参照して、カプラ３０とカプラ補助素子４０とが重なった場合の特性シミュレーションの結果について説明する。図７（Ａ）は、カプラ３０とカプラ補助素子４０とを重ねた状態での、カプラ３０と基準カプラ５０との通信特性をシミュレーションした際の条件を示す図である。なお基準カプラ５０としてはこの分野で広く知られているカプラを用いればよい。図７（Ａ），図７（Ｂ）の例では、基準カプラ５０は、基板５０Ａ、結合素子５０Ｂ、および地板５０Ｃを備えている。
【００３１】
図７（Ｂ）は、カプラ３０単体と基準カプラ５０との通信特性のシミュレーション条件を示す図である。図８（Ａ）は、図７（Ａ），図７（Ｂ）のシミュレーション条件下におけるＳ２１特性を示している。図８（Ａ）の横軸は周波数を表し、図８（Ａ）の縦軸は透過係数（Ｓ２１［ｄＢ］）を表している。同様に、図８（Ｂ）は、図７（Ａ）、図７（Ｂ）のシミュレーション条件下における放射効率を示し、図８（Ｃ）は、図７（Ａ）、図７（Ｂ）のシミュレーション条件下におけるリターンロス特性（Ｓ１１［ｄＢ］）を示している。シミュレーション条件は次の通りである。
【００３２】
図７（Ａ）、図７（Ｂ）に示すように、カプラ３０の結合素子３１に対して基準カプラ５０の結合素子５０Ｂは左方向に１０ｍｍずらされ、かつカプラ３０と基準カプラ５０との間の縦方向のオフセット距離は１０ｍｍに設定されている。
【００３３】
図８（Ａ）に示すＳ２１特性および図８（Ｂ）に示す放射効率に示すように、所望の帯域（４．２−４．８ＧＨｚ）の特性が改善されていることが分かる。また、図８（Ｃ）のリターンロス特性に示すように、カプラ３０とカプラ補助素子４０とを組み合わせた場合のピーク周波数は、カプラ３０単体の特性に比べて、低周波化することが可能になったことが理解される。
【００３４】
図９は、カプラの電流（表面電流）分布の解析結果を示している。図９（Ａ）は、カプラ３０の表面電流とカプラ補助素子４０の表面電流とを加算した表面電流分布を表している。図９（Ｂ）は、カプラ３０の表面電流分布を表している。図９（Ｃ）は、カプラ補助素子４０の表面電流分布を表している。図９では、電流量が多い部分ほど濃い色で示されている。無給電素子にも多くの電流が流れることが図９から理解されよう。
【００３５】
次に、図１０〜図１５は、カプラ３０の各素子およびカプラ補助素子４０の各素子の配置例を示す。
【００３６】
図１０に示す配置例では、カプラ３０の給電素子３３とカプラ補助素子４０の接続素子４３とが重なっているが、カプラ３０の結合素子３１とカプラ補助素子４０の導電素子４１とが重なっていない。結合素子３１の端部６１と給電素子３３の端部６２とが接続されている。結合素子３１は、給電素子３３の長手方向と直交する方向、且つ基板３２と平行な方向に設けられている。導電素子４１の端部６３と接続素子４３の端部６４とが接続されている。導電素子４１は、接続素子４３の長手方向と直交する方向、且つ基板４２と平行な方向に設けられている。結合素子３１の端部６５と導電素子４１の端部６６とは、給電素子３３および接続素子４３を挟むように設けられている。結合素子３１と導電素子４１とが重なっていなくても、カプラ３０の給電素子３３とカプラ補助素子４０の接続素子４３とが重なっているので、電磁誘導により給電素子３３と接続素子４３との間で電磁波が結合される。
【００３７】
図１１に示す配置例は、カプラ３０の給電素子３３とカプラ補助素子４０の接続素子４３とが重ならず、カプラ３０の結合素子３１とカプラ補助素子４０の導電素子４１とが重なっていない。
【００３８】
給電素子３３の一端は、結合素子３１の第１開放端Ｅ１と第２開放端Ｅ２の間の中間部Ａ１に接続されている。一方、給電素子３３の他端は、給電点３４に接続されている。結合素子３１の中間部Ａ１は、結合素子３１の長手方向の中間点またはその中間点近傍に位置する。カプラ３０の結合素子３１の周囲に近接して、導電素子４１が設けられている。結合素子３１は、端部７１，７２を有する。カプラ３０の給電素子３３を挟むように近接して、接続素子４３Ａ、４３Ｂが設けられている。導電素子４１の端部７１は接続素子４３Ａの端部７３に接続され、導電素子４１の端部７２は接続素子４３Ｂの端部７４に接続されている。結合素子３１と導電素子４１とが重っていないが、結合素子３１と導電素子４１とが近接しているので、電磁誘導により結合素子３１と導電素子４１との間に電流が流れる。また、給電素子３３と接続素子４３とが重なっていないが、結合素子３１と導電素子４１とが近接しているので、電磁誘導により給電素子３３と接続素子４３との間で電磁波が結合される。
【００３９】
図１２に示す配置例は、図１１に示した配置例の変形例である。結合素子３１の端部８１と給電素子３３の端部８２とが接続されている。結合素子３１は、給電素子３３の長手方向と直交する方向、且つ基板３２と平行な方向に設けられている。結合素子３１を囲うように近接して、導電素子４１が設けられている。導電素子４１は、素子４１Ａ、素子４１Ｂ、および素子４１Ｂから構成されている。素子４１Ａおよび素子４１Ｂは、結合素子３１を挟むように配置されている。素子４１Ｃは、素子４１Ａと素子４１Ｂとを電気的に接続する。導電素子４１の素子４１Ａの端部８３は接続素子４３Ｃの端部８５に接続され、導電素子４１の素子４１Ｂの端部８４は接続素子４３Ｂの端部８６に接続されている。結合素子３１と導電素子４１とが重っていないが、結合素子３１と導電素子４１とが近接しているので、電磁誘導により結合素子３１と導電素子４１との間で電磁波が送受信される。また、給電素子３３と接続素子４３とが重なっていないが、結合素子３１と導電素子４１とが近接しているので、電磁誘導により給電素子３３と接続素子４３との間で電磁波が結合される。
【００４０】
図１３に示す配置例は、カプラ補助素子４０に導電素子４１と地板４２とを接続する接続素子が設けられていない例である。カプラ補助素子４０の導電素子４１は、カプラ３０の結合素子３１に対して重なっている。接続素子がないが、導電素子４１がカプラ３０の結合素子３１に対して重なっているので、電磁誘導により結合素子３１と導電素子４１との間で電磁波が結合される。
【００４１】
図１４に示す配置例は、図１３に示した配置例の変形例である。図１４に示す配置例は、図１３に示した配置例と同様に、カプラ補助素子４０に導電素子４１と地板４２とを接続する接続素子が設けられていない。結合素子３１の端部９１と給電素子３３の端部９２とが接続されている。結合素子３１は、給電素子３３の長手方向と直交する方向、且つ基板３２と平行な方向に設けられている。
【００４２】
図１５に示す配置例は、カプラ３０の給電素子３３とカプラ補助素子４０の接続素子４３とが重ならず、カプラ３０の結合素子３１とカプラ補助素子４０の導電素子４１とが重なっていない。
【００４３】
給電素子３３の一端は、結合素子３１の第１開放端Ｅ１と第２開放端Ｅ２の間の中間部Ａ１に接続されている。一方、給電素子３３の他端は、給電点３４に接続されている。結合素子３１の中間部Ａ１は、結合素子３１の長手方向の中間点またはその中間点近傍に位置する。
【００４４】
導電素子４１Ｃ，４１Ｄが、給電素子３３を挟むように、配置されている。導電素子４１Ｃの端部１０２は、結合素子３１の第１端部Ｅ１に近接している。導電素子４１Ｄの端部１０４は、結合素子３１の第２端部Ｅ２に近接している。導電素子４１Ｃ，４１Ｄの一部が給電素子３３に重なっても良いし、重ならなくても良い。導電素子４１Ｃの端部１０１が接続素子４３Ｅの端部１０５に接続されている。接続素子４３Ｅの端部１０６は、地板４２に接続されている。導電素子４１Ｄの端部１０３が接続素子４３Ｆの端部１０７に接続されている。接続素子４３Ｆの端部１０８は、地板４２に接続されている。
【００４５】
導電素子４１Ｃの端部１０２が結合素子３１の第１端部Ｅ１に近接し、導電素子４１Ｄの端部１０４が結合素子３１の第２端部Ｅ２に近接しているので、電磁誘導により、
導電素子４１Ｃと結合素子３１との間、および導電素子４１Ｄと結合素子３１との間で電磁波が結合される。
【００４６】
次に、三次元構造を有するカプラの例について説明する。図１６、図１７を参照して、一実施形態に係るカプラの構造について説明する。図１６は、カプラ２００を示す斜視図である。図１７は、図１６のＣ−Ｃ’線に沿ったカプラ２００の断面図である。なお、当該カプラ２００は、例えばカード装置２０内に設けられても良いし、あるいはカードスロットのない電子機器内に設けられても良い。
【００４７】
図１６、図１７に示されるように、カプラ２００は、結合素子２０１と、基板２０２とを含む。結合素子２０１と、基板２０２とは、いずれも平板状である。
【００４８】
基板２０２は例えば誘電体を含むベース部材である。以下では、基板２０２は誘電体基板と称する。結合素子２０１は、例えば、誘電体基板２０２の表面上に設けられている。結合素子２０１は平板状の電極（結合電極）である。この結合電極は誘電体基板２０２の表面上に配置されている。
【００４９】
図１７に示すように、誘電体基板２０２を介して結合素子２０１の給電点Ｐ１に接続される給電端子２０３が設けられている。給電端子２０３は給電ケーブル（例えば、同軸ケーブル）を接続するためのコネクタとして機能する。信号は、給電ケーブル、給電端子２０３、および第１スルーホール２００Ａを介して、結合素子２０１の給電点Ｐ１に給電される。
【００５０】
次に、結合素子２０１の形状について説明する。結合素子２０１は、平板状をなす。そして結合素子２０１は、結合素子２０１においては、図１６に示すように、２つの素子（矩形素子）２１１，２１２が互いに離間した状態で平行して存在する。結合素子２０１には、矩形素子２１１，２１２の中央部どうしを連結するように延びる連結素子２１３が存在する。換言すれば、結合素子２０１は略Ｈ型の形状を有している。給電点Ｐ１は、例えば、結合素子２０１の中心（連結素子１１３の中心）またはその近傍に位置されている。
【００５１】
図１８は、本実施形態のカプラ２００に対応するカプラ補助素子を示す図である。なお当該カプラ補助素子３００は、カプラ２００を有する電子機器、あるいはカプラ２００を有するカード装置が挿入されるカードスロットを有する電子機器に設けられている。なお電子機器がスマートフォンの場合、カードスロットは、リアカバーを取り外した状態で露出する。そしてカプラ補助素子３００は、本体の背面側の電池カバー３０２の本体側の表面に設けられる場合がある。なお、カプラ２００は、スマートフォンに装着される電池やスマートフォン内の基板等に設けられていても良い。
【００５２】
図１８に示すように、カプラ補助素子３００は、無給電素子３０１を有する。無給電素子３０１は、平板状をなす。そして無給電素子３０１は、その厚み方向に直交する平面において次のような形状をなす。無給電素子３０１においては、図１８に示すように、２つの素子（矩形素子）３１１，３１２が互いに離間した状態で平行して存在する。無給電素子３０１には、矩形素子３１１，３１２の中央部どうしを連結するように延びる連結素子３１３が存在する。換言すれば、無給電素子３０１は略Ｈ型の形状を有している。
【００５３】
図１９、図２０は、本実施形態のカプラ２００を有するカード装置が電子機器のカードスロットに挿入されている場合のカプラ２００とカプラ補助素子３００との配置関係を示す図である。図１９は、カプラ２００とカプラ補助素子３００とを示す斜視図である。図２０は、図１９のＤ−Ｄ’線に沿ったカプラ２００およびカプラ補助素子３００の断面図である。
【００５４】
図１９、図２０に示すように、結合素子２０１と無給電素子３０１とが近接して重なっている。カプラ２００の素子２１１とカプラ補助素子３００の素子３１１とが近接して重なっている。カプラ２００の素子２１２とカプラ補助素子３００の素子３１２とが近接して重なっている。カプラ２００の連結素子２１３とカプラ補助素子３００の連結素子３１３とが近接して重なっている。
【００５５】
カプラ補助素子３００の無給電素子３０１がカプラ２００の結合素子２０１に対して重なっているので、電磁誘導により無給電素子３０１と結合素子２０１との間で電磁波が結合される。
【００５６】
図２１は、カード装置２０が挿入されるカードスロットを有する電子機器の外観を示す斜視図である。この電子機器は、情報処理装置、例えば、バッテリ駆動可能なノートブック型の携帯型パーソナルコンピュータ４００として実現されている。
【００５７】
コンピュータ４００は、本体５００およびディスプレイユニット５５０を備えている。ディスプレイユニット５５０は、回動自在に本体５００に取り付けられている。ディスプレイユニット５５０は、本体５００の上面を露出させる開放位置と、本体５００の上面を覆う閉塞位置との間で回動する。ディスプレイユニット５５０の筐体内には、ＬＣＤ（liquid crystal display）５５１が設けられている。
【００５８】
本体５００は薄い箱状の筐体を有している。本体５００の筐体は、下部ケース５００Ａとこれに嵌合されたトップカバー５００Ｂとを含んでいる。本体５００の上面上には、キーボード５０１、タッチパッド５０２および電源スイッチ５０３等が配置されている。また本体５００の筐体の外壁、たとえば、右側壁には、カードスロット５０４が設けられている。図２１の例では、光ディスクドライブ５０５の収納部の上部にカードスロット５０４が配置されている。
【００５９】
図２２は、カードスロット５０４の部分を拡大した斜視図である。図２２に示すように、カード装置２０がカードスロット５０４に取り外し自在に挿入される。
【００６０】
なお、カード装置２０が挿入される電子機器は携帯型パーソナルコンピュータ４００に制限されない。図２３は、カード装置２０をスレートＰＣ６００に挿入した例を示している。
【００６１】
図２４は、コンピュータ４００のシステム構成を示すブロック図である。  
コンピュータ４００は、キーボード５０１、タッチパッド５０２、電源スイッチ５０３、光ディスクドライブ（ＯＤＤ）５０５およびＬＣＤ５５１の他に、ハードディスクドライブ（ＨＤＤ）７０４、ＣＰＵ７０５、主メモリ７０６、ＢＩＯＳ（basic input/output system）−ＲＯＭ７０７、ノースブリッジ７０８、グラフィクスコントローラ７０９、ビデオメモリ（ＶＲＡＭ）７１０、サウスブリッジ７１１、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）７１２、および電源コントローラ７１３を含む。
【００６２】
ハードディスクドライブ７０４は、オペレーティングシステム（ＯＳ）７２１や各種アプリケーションプログラム等を格納する。ＣＰＵ７０５は、コンピュータ４００の動作を制御するためのプロセッサであり、ハードディスクドライブ７０４から主メモリ７０６にロードされる各種プログラムを実行する。ＣＰＵ７０５が実行するプログラムには、オペレーティングシステム７２１、近接無線通信ガジェットアプリケーションプログラム７２２、認証アプリケーションプログラム７２３、あるいは送信トレイアプリケーションプログラム７２４を含む。またＣＰＵ７０５は、ハードウェア制御のために、ＢＩＯＳ−ＲＯＭ７０７に格納されたＢＩＯＳプログラムを実行する。
【００６３】
ノースブリッジ７０８は、ＣＰＵ７０５のローカルバスとサウスブリッジ７１１との間を接続する。ノースブリッジ７０８は、主メモリ７０６をアクセス制御するメモリコントローラを内蔵する。また、ノースブリッジ７０８は、ＡＧＰバスなどを介してグラフィクスコントローラ７０９との通信を実行する機能を有する。グラフィクスコントローラ７０９は、ＬＣＤ５５１を制御する。グラフィクスコントローラ７０９は、ビデオメモリ７１０に記憶された表示データから、ＬＣＤ５５１に表示させる表示イメージを表す映像信号を生成する。なお表示データは、ＣＰＵ７０５の制御の下にビデオメモリ７１０に書き込まれる。
【００６４】
サウスブリッジ７１１は、ＬＰＣバス上のデバイスを制御する。サウスブリッジ７１１は、ハードディスクドライブ７０４を制御するためのＡＴＡコントローラを内蔵している。さらに、サウスブリッジ７１１は、ＢＩＯＳ−ＲＯＭ７０７をアクセス制御するための機能を有している。エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）７１２は、エンベデッドコントローラと、キーボードコントローラとが集積された１チップマイクロコンピュータである。エンベデッドコントローラは、ユーザによる電源スイッチ７０３の操作に応じて情報処理装置４００をパワーオン／パワーオフするように電源コントローラ４１３を制御する。キーボードコントローラは、キーボード５０１およびタッチパッド５０２を制御する。電源コントローラ７１３は、図示しない電源装置の動作を制御する。なお当該電源装置は、コンピュータ４００の各部の動作電力を生成する。
【００６５】
なお、近接無線通信デバイス４１４とサウスブリッジ４１１との間のデータの転送は、例えば、ＰＣＩ（peripheral component interconnect）バスを介して行われる。なお、ＰＣＩの代わりにＰＣＩ  Ｅｘｐｒｅｓｓを用いても良い。
【００６６】
カード装置２０内には、近接無線通信デバイス７３０が設けられている。近接無線通信デバイス７３０は近接無線通信を実行するための通信モジュールである。近接無線通信デバイス７３０は、ＰＨＹ／ＭＡＣ部７３１を備える。ＰＨＹ／ＭＡＣ部７３１は、ＣＰＵ７０５による制御の下に動作する。ＰＨＹ／ＭＡＣ部７３１は、カプラ３０を介して信号を無線で送受信する。
【００６７】
なお、ここでは、カプラ３０を有するカード装置が挿入される電子機器の例としてコンピュータ４００を説明したが、この電子機器としては、たとえば、ＴＶであってもよいカードスロットに、カプラ３０を内蔵したカード装置２０、またはカプラ３０と近接無線通信デバイス７３０の双方を内蔵したカードを挿入しても良い。
【００６８】
ｍｉｃｒｏＳＤカード２０内のカプラ３０の特性の低下を抑制するために電子機器にカプラ補助素子４０を設けていたが、ｍｉｃｒｏＳＤカードをＳＤカードに変換するためのカードスロットに挿入するための変換アダプタにカプラ補助素子４０を設けても良い。
【００６９】
図２５は、変換アダプタを示す斜視図である。図２６に示すように、変換アダプタ８００は、ｍｉｃｒｏＳＤカード（カード装置）２０が挿入されるカードスロット８０１を有する。
【００７０】
図２６は、ｍｉｃｒｏＳＤカード２０を変換アダプタ８００に装着した状態を示す図である。図２６に示すように、変換アダプタ８００に設けられた接続素子４３がｍｉｃｒｏＳＤカード２０内の給電素子３３に重なり、変換アダプタ８００に設けられた導電素子４１がｍｉｃｒｏＳＤカード２０内の結合素子３１に重なっている。
【００７１】
図２７、図２８は、カード装置が電子機器のカードスロットに挿入されている場合のカプラとカプラ補助素子との配置関係を示す図である。図２７は、カード装置が電子機器のカードスロットに挿入されている場合のカプラとカプラ補助素子との配置関係を示す平面図である。図２８は、図２７のＥ−Ｅ’線に沿ったカプラおよびカプラ補助素子の断面図である。
【００７２】
図２７，図２８に示すように、カプラ補助素子４０の導電素子４１は、カプラ３０の結合素子３１と重なっていない。但し、カプラ補助素子４０の接続素子４３は、カプラ３０の給電素子３３と重なっている。カプラ３０の給電素子３３とカプラ補助素子４０の接続素子４３とが重なっているので、電磁誘導により給電素子３３と接続素子４３との間で電磁波が結合される。
【００７３】
図１０〜図１５に示したカプラとカプラ補助素子との配置例は、図４に示した電子機器の構造や図２６に示した変換アダプタの構造に適用しても良い。また、図４に示したカプラとカプラ補助素子との配置を図２６に示した変換アダプタに適用しても良い。図２６に示した配置例を図４に示した電子機器に適用しても良い。
【００７４】
本実施形態では、カプラ自身がＳＤカードなどのカード装置に配置され、且つ電子機器または変換アダプタから脱着可能な構造の場合、あらかじめ電子機器の筐体や変換アダプタアダプタ側に給電部がない無給電素子を配置させておき、無線などを使用する際に筐体の無給電素子と給電点に接続された結合素子が近接することで単体時よりも特性が改善する。
【００７５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７６】
１０…電子機器、１１…カードスロット、２０…カード装置、３０…カプラ、３１…結合素子、３２…地板、３３…給電素子、３４…給電点、３５…短絡素子、３６…基板、４０…カプラ補助素子、４１…無給電素子、４２…地板、４３…接続素子、４４…基板、４００…携帯型パーソナルコンピュータ（電子機器）、６００…スレートＰＣ（電子機器）、８００…変換アダプタ、８０１…カードスロット。
【図１】
2013222271.tif 000003
【図２】
2013222271.tif 000004
【図３】
2013222271.tif 000005
【図４】
2013222271.tif 000006
【図５】
2013222271.tif 000007
【図６】
2013222271.tif 000008
【図７】
2013222271.tif 000009
【図８】
2013222271.tif 000010
【図９】
2013222271.tif 000011
【図１０】
2013222271.tif 000012
【図１１】
2013222271.tif 000013
【図１２】
2013222271.tif 000014
【図１３】
2013222271.tif 000015
【図１４】
2013222271.tif 000016
【図１５】
2013222271.tif 000017
【図１６】
2013222271.tif 000018
【図１７】
2013222271.tif 000019
【図１８】
2013222271.tif 000020
【図１９】
2013222271.tif 000021
【図２０】
2013222271.tif 000022
【図２１】
2013222271.tif 000023
【図２２】
2013222271.tif 000024
【図２３】
2013222271.tif 000025
【図２４】
2013222271.tif 000026
【図２５】
2013222271.tif 000027
【図２６】
2013222271.tif 000028
【図２７】
2013222271.tif 000029
【図２８】
2013222271.tif 000030