(57)【要約】【課題】フラッシュメモリの理想的な使用期間を動的に修正したり検出したり評価したりする。【解決手段】フラッシュメモリの使用期間評価方法は、フラッシュメモリ中に設けられたメモリブロック、メモリページ及びメモリセルの容量を検出するとともに、フラッシュメモリの構造形態に基づいて理想的な使用期間を計算するステップＳ１１と、フラッシュメモリ及び制御センターのうちの少なくとも何れか１つにスペア領域を形成するステップＳ１２と、制御センターはテストコマンドを生成してフラッシュメモリへ送り、フラッシュメモリは、テストコマンドに基づいてテストを行い、フラッシュメモリは、スペア領域へテスト結果をフィードバックして修正パラメータを形成するステップＳ１３と、制御センターは、スペア領域の修正パラメータを取得し、修正パラメータにより理想的な使用期間を選択的に修正するステップＳ１４とを含む。【選択図】図１
2013222255.tif 000002
【特許請求の範囲】
【請求項１】
制御センターにより電子装置の内蔵式又は拡張式フラッシュメモリの理想的な使用期間を動的に修正したり検出したり評価したりするフラッシュメモリの使用期間評価方法であって、
前記フラッシュメモリ中に設けられたメモリブロック、メモリページ及びメモリセルの容量を検出するとともに、前記フラッシュメモリの構造形態に基づいて理想的な使用期間を計算するステップと、
前記フラッシュメモリ及び前記制御センターのうちの少なくとも何れか１つにスペア領域を形成するステップと、
前記制御センターはテストコマンドを生成して前記フラッシュメモリへ送り、前記フラッシュメモリは、前記テストコマンドに基づいてテストを行い、前記フラッシュメモリは、前記スペア領域へテスト結果をフィードバックして修正パラメータを形成するステップと、
前記制御センターは、前記スペア領域の前記修正パラメータを取得し、前記修正パラメータにより前記理想的な使用期間を選択的に修正するステップと、を含むことを特徴とするフラッシュメモリの使用期間評価方法。
【請求項２】
前記理想的な使用期間を修正する公式は、前記修正パラメータと前記理想的な使用期間との乗算結果であることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項３】
前記修正パラメータには、各前記フラッシュメモリ中の前記メモリブロック、前記メモリページ及び前記メモリセルがそれぞれ個別に実行する読み出しコマンド、書き込みコマンド及び消去コマンドの使用回数が記録されることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項４】
前記修正パラメータには、ウェアレベリングアルゴリズムに基づき、前記フラッシュメモリ中の前記メモリブロック、前記メモリページ及び前記メモリセルの平均摩耗状態が記録されることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項５】
前記修正パラメータには、訂正コードエンジンにより前記フラッシュメモリ中の訂正された訂正ビットがフィードバックされて記録されることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項６】
前記修正パラメータは、前記訂正コードエンジンが前記フラッシュメモリの前記訂正ビットをフィードバックする前に、前記フラッシュメモリのレディ／ビージーピンの電圧状態が常に固定された電位であるか否かを検出することを特徴とする請求項５に記載のフラッシュメモリの使用期間評価方法。
【請求項７】
前記修正パラメータには、前記フラッシュメモリ中で前記テストコマンドが実行された後、前記メモリブロック、前記メモリページ及び前記メモリセルの損壊数が検出されて記録されることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項８】
前記フラッシュメモリ中で前記テストコマンドが実行され続け、前記メモリブロック、前記メモリページ及び前記メモリセルが損壊した数の増加数及び損壊速度を前回と今回とで比較することを特徴とする請求項７に記載のフラッシュメモリの使用期間評価方法。
【請求項９】
前記フラッシュメモリの特定の前記メモリブロック、前記メモリページ及び前記メモリセルに対して読み出しコマンドを複数回実行した後、前記修正パラメータには、特定の前記メモリブロック、前記メモリページ及び前記メモリセル中の訂正コードビットのビット数に発生した不安定な変動状態が記録されることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項１０】
前記修正パラメータには、前記フラッシュメモリの特定の前記メモリブロック、前記メモリページ及び前記メモリセルに対して読み出しコマンドを実行した後、特定の前記メモリブロック、前記メモリページ及び前記メモリセルに隣接したその他のメモリブロック、メモリページ及びメモリセルの訂正状態が記録され、監視が行われることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項１１】
前記修正パラメータには、前記電子装置が前記フラッシュメモリに対して読み出しコマンド、書き込みコマンド及び消去コマンドを実行した後、前記フラッシュメモリによりフィードバックされたテスト結果が不安定な状態であることが記録されることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項１２】
前記修正パラメータには、前記電子装置が前記フラッシュメモリに対して読み出しコマンド、書き込みコマンド及び消去コマンドを実行した後、前記フラッシュメモリ中のピンの電圧状態が異常な状態であることが記録されることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項１３】
前記修正パラメータには、前記フラッシュメモリが特定の前記メモリブロック、前記メモリページ及び前記メモリセルを操作するとき、特定の前記メモリブロック、前記メモリページ及び前記メモリセルに発生した不安定な電圧変化の状態が記録されることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項１４】
前記修正パラメータには、前記フラッシュメモリが消去コマンドを実行した後、前記フラッシュメモリのチップイネーブルピンが、前記消去コマンドに基づいて前記メモリブロック、前記メモリページ及び前記メモリセルを有するチップに対して消去を実行することができない状態であることが記録されることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項１５】
前記制御センターは、前記フラッシュメモリの制御駆動装置又は遠隔監視サーバを制御することを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【請求項１６】
前記制御センターは、インターネットを介して前記電子装置の内蔵式又は拡張式フラッシュメモリに対して前記理想的な使用期間を動的に修正したり検出したり評価したりすることを特徴とする請求項１５に記載のフラッシュメモリの使用期間評価方法。
【請求項１７】
前記フラッシュメモリは、シングルレベルセル又はマルチレベルセルのＮＯＲ又はＮＡＮＤのフラッシュメモリであることを特徴とする請求項１に記載のフラッシュメモリの使用期間評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリの使用期間評価方法に関し、特に、制御センター（ｃｏｎｔｒｏｌ  ｃｅｎｔｅｒ）により電子装置中のフラッシュメモリの理想的な使用期間（ｉｄｅａｌ  ｌｉｆｅｔｉｍｅ）を動的に修正したり検出したり評価したりする方法に関する。
【背景技術】
【０００２】
現在、ＮＡＮＤ型フラッシュメモリは、例えば、タブレット型パソコン、スマートフォン、デスクトップ型パソコン、ノート型パソコンなど、様々な電子製品に広く応用されている。電子製品中のフラッシュメモリは、データを記憶する機能を有する以外に、例えば、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ  Ｍｕｌｔｉ  Ｍｅｄｉａ  Ｃａｒｄ）、ｉＳＳＤ（ｉｎｔｅｇｒａｔｅｄ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）など、システムブートコードの格納領域として用いることもできる。
【０００３】
フラッシュメモリは、フローティングゲート（ｆｌｏａｔｉｎｇ  ｇａｔｅ）により電荷を保持してデータを記憶する。一般に、フラッシュメモリは、制御チップのコマンドに基づき、メモリに対して消去（ｅｒａｓｅ）、書き込み（ｗｒｉｔｅ）、読み出し（ｒｅａｄ）などのコマンドを実行し、フラッシュメモリは、高圧電撃を利用した激しい方式によりフローティングゲート内のデータの記憶状態を変える。
【０００４】
以下、記憶容量が４ＧＢのマルチレベルセルフラッシュメモリ（Ｍｕｌｔｉ−Ｌｅｖｅｌ  Ｃｅｌｌ  ｆｌａｓｈ  ｍｅｍｏｒｙ：ＭＬＣ  ｆｌａｓｈ  ｍｅｍｏｒｙ）のフラッシュメモリを例に説明する。このマルチレベルセルフラッシュメモリは、正常なメモリ操作（例えば、メモリのデータに対して消去、書き込み、読み出しなどのコマンドを行う）が３０００回近く行われるため、ウェアレベリング（ｗｅａｒ  ｌｅｖｅｌｉｎｇ）技術を用いた場合、フラッシュメモリの使用容量が約１２，０００ＧＢ（４ＧＢ×３，０００）となる。そのため、毎日１Ｇの容量を使用した場合、１２，０００日（１２，０００Ｇ／１Ｇ）使用することができ、１年を３６５日で計算した場合、３２．８７年（１２，０００日／３６５日）使用することができる。即ち、フラッシュメモリの理想的な使用期間（ｉｄｅａｌ  ｌｉｆｅｔｉｍｅ）は３２．８７年である。
【０００５】
また、フラッシュメモリは、長期間使用しない場合、自然に劣化してデータが自然蒸発してしまうこともある。
【０００６】
フラッシュメモリは、製造コスト及び消費電力が少なく、読み出し速度が速いなどの長所を有するが、フラッシュメモリ自体の構造及び操作方式により、読み出し回数及び書き込み回数には限界があるという欠点が存在した。例えば、上述の計算は、最適な条件下で計算したものであり、実際にはユーザのフラッシュメモリの使用習慣の違いや環境の変化などの条件により、フラッシュメモリを使用できる期間が、理想的な使用期間と大幅に異なることがある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そのため、フラッシュメモリの使用期間を正確に予測することができないという従来技術の問題点を解決し、フラッシュメモリの使用期間を正確に予測するフラッシュメモリの使用期間評価方法が求められていた。
【０００８】
本発明の目的は、制御センターにより電子装置の内蔵式（ｂｕｉｌｔ−ｉｎ）又は拡張式（ｅｘｐａｎｄ）フラッシュメモリの理想的な使用期間を動的に修正したり検出したり評価したりすることにより、理想的な使用期間を正確に修正し、フラッシュメモリの使用可能な期間を正確に計算するフラッシュメモリの使用期間評価方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の第１の形態によれば、制御センターにより電子装置の内蔵式又は拡張式フラッシュメモリの理想的な使用期間を動的に修正したり検出したり評価したりするフラッシュメモリの使用期間評価方法であって、前記フラッシュメモリ中に設けられたメモリブロック、メモリページ及びメモリセルの容量を検出するとともに、前記フラッシュメモリの構造形態に基づいて理想的な使用期間を計算するステップと、前記フラッシュメモリ及び前記制御センターのうちの少なくとも何れか１つにスペア領域を形成するステップと、前記制御センターはテストコマンドを生成して前記フラッシュメモリへ送り、前記フラッシュメモリは、前記テストコマンドに基づいてテストを行い、前記フラッシュメモリは、前記スペア領域へテスト結果をフィードバックして修正パラメータを形成するステップと、前記制御センターは、前記スペア領域の前記修正パラメータを取得し、前記修正パラメータにより前記理想的な使用期間を選択的に修正するステップと、を含むことを特徴とするフラッシュメモリの使用期間評価方法が提供される。
【００１０】
また、前記理想的な使用期間を修正する公式は、前記修正パラメータと前記理想的な使用期間との乗算結果であることが好ましい。
【００１１】
また、前記修正パラメータには、各前記フラッシュメモリ中の前記メモリブロック、前記メモリページ及び前記メモリセルがそれぞれ個別に実行する読み出しコマンド、書き込みコマンド及び消去コマンドの使用回数が記録されることが好ましい。
【００１２】
また、前記修正パラメータには、ウェアレベリングアルゴリズムに基づき、前記フラッシュメモリ中の前記メモリブロック、前記メモリページ及び前記メモリセルの平均摩耗状態が記録されることが好ましい。
【００１３】
また、前記修正パラメータには、訂正コードエンジンにより前記フラッシュメモリ中の訂正された訂正ビットがフィードバックされて記録されることが好ましい。
【００１４】
また、前記修正パラメータは、前記訂正コードエンジンが前記フラッシュメモリの前記訂正ビットをフィードバックする前に、前記フラッシュメモリのレディ／ビージーピンの電圧状態が常に固定された電位であるか否かを検出することが好ましい。
【００１５】
また、前記修正パラメータには、前記フラッシュメモリ中で前記テストコマンドが実行された後、前記メモリブロック、前記メモリページ及び前記メモリセルの損壊数が検出されて記録されることが好ましい。
【００１６】
また、前記フラッシュメモリ中で前記テストコマンドが実行され続け、前記メモリブロック、前記メモリページ及び前記メモリセルが損壊した数の増加数及び損壊速度を前回と今回とで比較することが好ましい。
【００１７】
また、前記フラッシュメモリの特定の前記メモリブロック、前記メモリページ及び前記メモリセルに対して読み出しコマンドを複数回実行した後、前記修正パラメータには、特定の前記メモリブロック、前記メモリページ及び前記メモリセル中の訂正コードビットのビット数に発生した不安定な変動状態が記録されることが好ましい。
【００１８】
また、前記修正パラメータには、前記フラッシュメモリの特定の前記メモリブロック、前記メモリページ及び前記メモリセルに対して読み出しコマンドを実行した後、特定の前記メモリブロック、前記メモリページ及び前記メモリセルに隣接したその他のメモリブロック、メモリページ及びメモリセルの訂正状態が記録され、監視が行われることが好ましい。
【００１９】
また、前記修正パラメータには、前記電子装置が前記フラッシュメモリに対して読み出しコマンド、書き込みコマンド及び消去コマンドを実行した後、前記フラッシュメモリによりフィードバックされたテスト結果が不安定な状態であることが記録されることが好ましい。
【００２０】
また、前記修正パラメータには、前記電子装置が前記フラッシュメモリに対して読み出しコマンド、書き込みコマンド及び消去コマンドを実行した後、前記フラッシュメモリ中のピンの電圧状態が異常な状態であることが記録されることが好ましい。
【００２１】
また、前記修正パラメータには、前記フラッシュメモリが特定の前記メモリブロック、前記メモリページ及び前記メモリセルを操作するとき、特定の前記メモリブロック、前記メモリページ及び前記メモリセルに発生した不安定な電圧変化の状態が記録されることが好ましい。
【００２２】
また、前記修正パラメータには、前記フラッシュメモリが消去コマンドを実行した後、前記フラッシュメモリのチップイネーブルピンが、前記消去コマンドに基づいて前記メモリブロック、前記メモリページ及び前記メモリセルを有するチップに対して消去を実行することができない状態であることが記録されることが好ましい。
【００２３】
また、前記制御センターは、前記フラッシュメモリの制御駆動装置又は遠隔監視サーバを制御することが好ましい。
【００２４】
また、前記制御センターは、インターネットを介して前記電子装置の内蔵式又は拡張式フラッシュメモリに対して前記理想的な使用期間を動的に修正したり検出したり評価したりすることが好ましい。
【００２５】
また、前記フラッシュメモリは、シングルレベルセル又はマルチレベルセルのＮＯＲ又はＮＡＮＤのフラッシュメモリであることが好ましい。
【発明の効果】
【００２６】
本発明のフラッシュメモリの使用期間評価方法は、従来技術と比較し、制御センター（例えば、制御駆動装置、遠隔監視サーバなど）によりフラッシュメモリに対して消去コマンド又はプログラムコマンドを実行（例えば、書き込みコマンド又は読み出しコマンドにより、高圧電撃方式によりフラッシュメモリ中のフローティングゲートに記憶した電荷データを変える）した後、フラッシュメモリにより関連する訂正コードのビット又は電気特性などのパラメータを取得して理想的な使用期間を修正する。
【００２７】
さらに、これらのパラメータは、フラッシュメモリ中のメモリブロック、メモリページ及びメモリセルに記憶させたり、遠隔監視サーバが指定したスペア領域に記憶させたりすることができるため、理想的な使用期間の修正数式は、これらのパラメータを利用することによりフラッシュメモリの使用期間を正確に計算することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態に係るフラッシュメモリの使用期間評価方法を示す流れ図である。
【図２】図１の修正パラメータを得る流れ図である。
【図３】図１の修正パラメータを得る流れ図である。
【図４】図１の修正パラメータを得る流れ図である。
【図５】図１の修正パラメータを得る流れ図である。
【図６】図１の修正パラメータを得る流れ図である。
【図７】図１の修正パラメータを得る流れ図である。
【図８】図１の修正パラメータを得る流れ図である。
【図９】図１の修正パラメータを得る流れ図である。
【図１０】図１の修正パラメータを得る流れ図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について図に基づいて説明する。なお、これによって本発明が限定されるものではない。
【００３０】
図１を参照する。図１に示すように、本発明の一実施形態に係るフラッシュメモリの使用期間評価方法は、制御センターにより電子装置中の内蔵式又は拡張式のフラッシュメモリの理想的な使用期間を動的に修正したり検出したり評価したりする。ここで、制御センターとは、フラッシュメモリを駆動する駆動装置、又はインターネットを介して電子装置と通信してフラッシュメモリを制御する遠隔監視サーバである。
【００３１】
このフラッシュメモリの使用期間評価方法は、まず、図１のステップＳ１１において、フラッシュメモリ中のメモリブロック、メモリページ及びメモリセルの容量を検出するとともに、フラッシュメモリの構造形態に基づいて理想的な使用期間を計算する。フラッシュメモリの構造形態は、シングルレベルセル（Ｓｉｎｇｌｅ−Ｌｅｖｅｌ  Ｃｅｌｌ：ＳＬＣ）又はマルチレベルセル（Ｍｕｌｔｉ−Ｌｅｖｅｌ  Ｃｅｌｌ：ＭＬＣ）のＮＯＲ又はＮＡＮＤのフラッシュメモリでもよい。このステップＳ１１では、フラッシュメモリの容量に使用する構造形態に基づいて理想的な使用期間を計算する。例えば、マルチレベルセルのフラッシュメモリの容量が４ＧＢである場合、理想的な使用期間は３２．８７年である。
【００３２】
続いてステップＳ１２において、フラッシュメモリ及び制御センターのうちの少なくとも何れか１つにスペア領域（ｓｐａｒｅ  ａｒｅａ）を形成する。このスペア領域は、修正パラメータを記憶するために用いる記憶空間である。
【００３３】
続いてステップＳ１３において、制御センターはテストコマンド（ｔｅｓｔｉｎｇ  ｃｏｍｍａｎｄ）を生成してフラッシュメモリへ送る。フラッシュメモリは、テストコマンドに基づいてメモリをテストし、フラッシュメモリがフィードバックしたテスト結果に基づき、修正パラメータ（ａｍｅｎｄ  ｐａｒａｍｅｔｅｒ）をスペア領域に記憶させる。このステップＳ１３において、制御センターは、テストコマンドを生成してフラッシュメモリへ送る。このフラッシュメモリは、テストコマンドに基づいてメモリをテストし、テスト結果を生成する。このテスト結果は、理想的な使用期間を修正するために用いる修正パラメータである。修正パラメータの生成方式は、以下（１）〜（９）を含む。
【００３４】
（１）この修正パラメータには、各フラッシュメモリ中のメモリブロック、メモリページ及びメモリセルがそれぞれ個別に実行する読み出しコマンド（ｒｅａｄ  ｃｏｍｍａｎｄ）、書き込みコマンド（ｗｒｉｔｅ  ｃｏｍｍａｎｄ）及び消去コマンド（ｅｒａｓｅ  ｃｏｍｍａｎｄ）の使用回数が記録される。修正パラメータを取得する流れ図である図２を併せて参照する。
【００３５】
図２に示すように、まず、流れ図のステップＳ２１において、制御センターがテストコマンドを生成する。続いて、ステップＳ２２において、フラッシュメモリは、テストコマンドに基づき、メモリブロック、メモリページ及びメモリセルのそれぞれがコマンドにより使用されたか否かを判断する。続いて、ステップＳ２３において、コマンドが書き込みコマンド、読み出しコマンド又は消去コマンドであるか否かを判断し、各メモリブロック、メモリページ及びメモリセルがそれぞれ書き込みコマンド、読み出しコマンド又は消去コマンドを受けた使用回数を記録する。ステップＳ２４において、メモリブロック、メモリページ及びメモリセルの何れもが使用されていないとき、ステップＳ２１へ戻り、使用回数を繰り返して記録する。
【００３６】
言い換えると、制御センターが、フラッシュメモリの使用回数を記録するコマンドを生成すると、フラッシュメモリは、メモリブロック、メモリページ及びメモリセルに対して、例えば、消去コマンド、書き込みコマンド、読み出しコマンドなどのコマンドを実行し、各メモリブロック、メモリページ及びメモリセルの使用回数を記録し、この使用回数をスペア領域に記録する。
【００３７】
（２）修正パラメータには、ウェアレベリングアルゴリズム（ｗｅａｒ−ｌｅｖｅｌｉｎｇ  ａｌｇｏｒｉｔｈｍ）に基づき、フラッシュメモリ中のメモリブロック、メモリページ及びメモリセルの平均摩耗状態が記録される。修正パラメータを取得する流れ図である図３を併せて参照する。
【００３８】
図３を参照する。図３に示すように、まず、ステップＳ３１において、制御センターがテストコマンドを生成する。続いて、ステップＳ３２において、フラッシュメモリ中の各メモリブロック、メモリページ及びメモリセルがウェアレベリングアルゴリズムを利用しているか否かを判断し、フラッシュメモリがウェアレベリングアルゴリズムを使用していると判断するとステップＳ３２１を実行し、平均摩耗状態を修正パラメータとして記録し、反対の場合、ステップＳ３２２を実行する。ステップＳ３２２において、フラッシュメモリがウェアレベルアルゴリズムを利用していないと判断すると、判断を行うことを終了する。
【００３９】
（３）修正パラメータには、訂正コードエンジン（ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ  ｃｏｄｅ  ｅｎｇｉｎｅ）によりフラッシュメモリ中の訂正された訂正ビット（ｂｉｔ）がフィードバックされて記録される。修正パラメータを取得する流れ図である図４を併せて参照する。
【００４０】
図４を参照する。図４に示すように、まず、ステップＳ４１において、制御センターがテストコマンドを生成し、フラッシュメモリのレディ／ビージーピン（ｒｅａｄｙ／ｂｕｓｙ  ｐｉｎ）により、テストコマンドに基づいて低電位を高電位へ変換する。続いて、ステップＳ４２において、訂正コード（ＥＣＣ）のビット（ｂｉｔ）が生成されたか否かを確認し、もし訂正コードのビットが生成された場合、ステップＳ４２１を実行する。ステップＳ４２１において、訂正の必要があるビットのビット数をスペア領域に記録して判断を行うことを終了する。
【００４１】
（４）修正パラメータは、フラッシュメモリ中でテストコマンドを実行した後、メモリブロック、メモリページ及びメモリセルの損壊数を検出して記録する。修正パラメータを取得する流れ図である図５を併せて参照する。
【００４２】
図５を参照する。図５に示すように、まず、ステップＳ５１において、制御センターがテストコマンド（例えば、消去コマンド）を生成し、メモリブロック、メモリページ及びメモリセルの状態を全て０×ＦＦ又は０×ＯＯにする。続いて、ステップＳ５２において、メモリブロック、メモリページ及びメモリセルの中に損壊部分が存在するか否かを判断する。もし損壊部分がある場合、ステップＳ５２１を実行する。このステップＳ５２１では、損壊部分の数を記録し、反対の場合、ステップＳ５２２を実行して判断を行うことを終了する。
【００４３】
本発明の他の実施形態では、ステップＳ５１及びＳ５２を再び実行した後、ステップＳ５２１を実行してからステップＳ５３を実行してもよい。ステップＳ５３では、フラッシュメモリ中に対してテストコマンド実行し続け、前回と今回のテスト後のメモリブロック、メモリページ及びメモリセルの損壊数を比較し、その増加数及び損壊速度を判断する。
【００４４】
（５）フラッシュメモリの特定のメモリブロック、メモリページ及びメモリセルに対して読み出しコマンドを複数回実行した後、修正パラメータは、特定のメモリブロック、メモリページ及びメモリセル中の訂正コードビットのビット数の不安定な変動状態を記録する。修正パラメータを取得する流れ図である図６を併せて参照する。
【００４５】
図６を参照する。図６に示すように、まず、ステップＳ６１において、制御センターがテストコマンド（例えば、読み出しコマンド）を生成し、続いてステップＳ６２において、今回と前回の訂正コードのビット数が変化したか否かを判断する。もしビット数が変化したと判断した場合、ステップＳ６２１を実行する。ステップＳ６２１では、訂正コードのビット数の変動を記録し、反対の場合、ステップＳ６２２を実行して判断を行うことを終了する。
【００４６】
（６）修正パラメータには、電子装置がフラッシュメモリに対して読み出しコマンド、書き込みコマンド及び消去コマンドを実行した後、フラッシュメモリがフィードバックしたテスト結果が不安定な状態が記録される。修正パラメータを取得する流れ図である図７を併せて参照する。
【００４７】
図７を参照する。図７に示すように、まず、ステップＳ７１において、制御センターがテストコマンドを生成し、フラッシュメモリのレディ／ビージーピン（ｒｅａｄｙ／ｂｕｓｙ  ｐｉｎ）の状態を取得する。続いて、ステップＳ７２において、レディ／ビージーピン（ｒｅａｄｙ／ｂｕｓｙ  ｐｉｎ）の電圧状態が安定しているか否かを判断し、もしレディ／ビージーピン（ｒｅａｄｙ／ｂｕｓｙ  ｐｉｎ）の電圧状態が安定していないと判断した場合（例えば、常に高電位又は低電位に固定された状態）、ステップＳ７２１を実行し、不安定な状態を記録し、反対の場合、ステップＳ７２２を実行して判断することを終了する。
【００４８】
（７）修正パラメータには、フラッシュメモリの特定のメモリブロック、メモリページ及びメモリセルに対して読み出しコマンドを実行した後、特定のメモリブロック、メモリページ及びメモリセルに隣接したその他のメモリブロック、メモリページ及びメモリセルの訂正コード状態が記録されて監視される。修正パラメータを取得する流れ図である図８を併せて参照する。
【００４９】
図８を参照する。図８に示すように、まず、ステップＳ８１において、制御センターがテストコマンドを生成し、特定のメモリブロック、メモリページ及びメモリセルに隣接したその他のメモリブロック、メモリページ及びメモリセルの訂正コード状態を監視する。続いて、ステップＳ８２において、隣接したその他のメモリブロック、メモリページ及びメモリセルの訂正状態が特定のメモリブロック、メモリページ及びメモリセルの影響を受けているか否かを判断し、もし隣接したその他のメモリブロック、メモリページ及びメモリセルが影響を受けている場合、ステップＳ８２１を実行し、不安定な状態を記録し、反対の場合、ステップＳ８２２を実行して判断を行うことを終了する。
【００５０】
（８）修正パラメータには、電子装置がフラッシュメモリに対して読み出しコマンド、書き込みコマンド及び消去コマンドを実行した後、フラッシュメモリ中のピンの電圧状態が異常であることが記録される。修正パラメータを取得する流れ図である図９を併せて参照する。
【００５１】
図９を参照する。図９に示すように、まず、ステップＳ９１において、制御センターがテストコマンドを生成し、特定のメモリブロック、メモリページ及びメモリセルの電圧状態を監視する。続いて、ステップＳ９２において、電圧状態が安定しているか否かを判断し、もし電圧状態が不安定な場合、ステップＳ９２１を実行し、電圧が不安定な状態であることを記録し、反対の場合、ステップＳ９２２を実行して判断を行うことを終了する。
【００５２】
（９）修正パラメータには、フラッシュメモリが消去コマンドを実行した後、フラッシュメモリのチップイネーブルピン（Ｃｈｉｐ  Ｅｎａｂｌｅ  ｐｉｎ：ＣＥ  ｐｉｎ）が、消去コマンドに基づいてメモリブロック、メモリページ及びメモリセルを有するチップに対して消去を実行することができない状態が記録される。修正パラメータを取得する流れ図である図１０を併せて参照する。
【００５３】
図１０を参照する。図１０に示すように、まず、ステップＳ１０１において、制御センターがテストコマンドを生成し、メモリブロック、メモリページ及びメモリセルを有するチップに対して消去コマンドを実行する。続いて、ステップＳ１０２において、チップが消去コマンドを受信し、チップ中のメモリブロック、メモリページ及びメモリセルを消去したか否かを判断する。チップ部が消去コマンドを受信した場合、ステップＳ１０２１を実行し、チップが消去することができない状態を記録し、反対の場合、ステップＳ１０２２を実行して判断を行うことを終了する。
【００５４】
続いて、ステップＳ１４を実行する。ステップＳ１４において、制御センターは、スペア領域の修正パラメータを取得し、修正パラメータにより理想的な使用期間を選択的に修正する。
【００５５】
上述したことから分かるように、フラッシュメモリの使用期間評価方法は、制御センター（例えば、制御駆動装置又は遠隔監視サーバ）がフラッシュメモリに対して消去コマンド又はプログラムコマンド（例えば、書き込みコマンド又は読み出しコマンドによりフラッシュメモリが高圧電撃方式によりフラッシュメモリ中のフローティングゲートに記憶した電荷データを変える）を与えた後、関連する訂正コードのビット又は電気特性などのパラメータを取得して理想的な使用期間を修正する。
【００５６】
さらに、これらのパラメータは、フラッシュメモリ中のメモリブロック、メモリページ及びメモリセルに記憶させたり、遠隔監視サーバが指定したスペア領域に記憶させたりすることにより、理想的な使用期間の修正数式は、これらのパラメータを利用することにより、フラッシュメモリの使用期間を正確に計算することができる。
【００５７】
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と領域を逸脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
【図１】
2013222255.tif 000003
【図２】
2013222255.tif 000004
【図３】
2013222255.tif 000005
【図４】
2013222255.tif 000006
【図５】
2013222255.tif 000007
【図６】
2013222255.tif 000008
【図７】
2013222255.tif 000009
【図８】
2013222255.tif 000010
【図９】
2013222255.tif 000011
【図１０】
2013222255.tif 000012