(57)【要約】【課題】電源装置の電流駆動能力を低減する。【解決手段】電源装置(12)は、メモリ装置(11)に電源電圧(VPS)を供給する。蓄電装置(13)は、メモリ装置(11)および電源装置(12)の各々に電気的に接続される。また、蓄電装置(11)の入出力電流量は、調整可能である。制御装置(14)は、メモリ装置(11)の消費電流の予測量に応じて蓄電装置(13)の入出力電流量を制御する。【選択図】図１
2013021874.tif 000002
【特許請求の範囲】
【請求項１】
メモリ装置と、
前記メモリ装置に電源電圧を供給する電源装置と、
前記メモリ装置および前記電源装置の各々に電気的に接続され、入出力電流量を調整可能な蓄電装置と、
前記メモリ装置の消費電流の予測量に応じて前記蓄電装置の入出力電流量を制御する制御装置とを備える
ことを特徴とするメモリシステム。
【請求項２】
請求項１において、
前記制御装置は、前記メモリ装置の消費電流の予測量に相当する消費予測量が前記電源装置による前記電源電圧の供給のときに前記電源装置が供給可能な電源電流の電流量に相当する電源許容量よりも多い場合に、前記蓄電装置の放電により発生する補助電流が前記蓄電装置から前記メモリ装置に供給されるように前記蓄電装置の入出力電流量を制御する
ことを特徴とするメモリシステム。
【請求項３】
請求項２において、
前記制御装置は、前記消費予測量が前記電源許容量よりも少ない場合に、前記電源電流の一部または全部が前記電源装置から前記蓄電装置に供給されるように前記蓄電装置の入出力電流量を制御する
ことを特徴とするメモリシステム。
【請求項４】
請求項１において、
前記制御装置は、前記メモリ装置の消費電流の予測量に相当する消費予測量が前記電源装置による前記電源電圧の供給のときに前記電源装置が供給可能な電源電流の電流量に相当する電源許容量よりも多く、且つ、前記蓄電装置に蓄積された電荷に応じた蓄電電圧が予め定められた閾値電圧よりも高い場合に、前記蓄電装置の放電により発生する補助電流が前記蓄電装置から前記メモリ装置に供給されるように前記蓄電装置の入出力電流量を制御する
ことを特徴とするメモリシステム。
【請求項５】
請求項４において、
前記制御装置は、前記消費予測量が前記電源許容量よりも少なく、且つ、前記蓄電電圧が前記閾値電圧よりも低い場合に、前記電源電流の一部または全部が前記電源装置から前記蓄電装置に供給されるように前記蓄電装置の入出力電流量を制御する
ことを特徴とするメモリシステム。
【請求項６】
請求項４または５において、
前記制御装置は、前記消費予測量が前記電源許容量よりも少なく、且つ、前記蓄電電圧が前記閾値電圧よりも高い場合に、前記メモリ装置および前記電源装置の各々と前記蓄電装置との間が遮断状態になるように前記蓄電装置の入出力電流量を制御する
ことを特徴とするメモリシステム。
【請求項７】
請求項１において、
前記蓄電装置は、
当該蓄電装置の放電により発生する補助電流が前記蓄電装置から前記メモリ装置に供給されるアシストモードと、
前記電源電流の一部または前記が前記電源装置から当該蓄電装置に供給されるチャージモードと、
前記メモリ装置および前記電源装置の各々と当該蓄電装置との間が遮断状態になるノンアシストモードとを有し、
前記制御装置は、前記メモリ装置の消費電流の予測量に相当する消費予測量と前記電源装置による前記電源電圧の供給のときに前記電源装置が供給可能な電源電流の電流量に相当する電源許容量との比較結果および前記蓄電装置に蓄積された電荷に応じた蓄電電圧と予め定められた閾値電圧との比較結果に基づいて、前記蓄電装置の動作モードを制御する
ことを特徴とするメモリシステム。
【請求項８】
請求項２〜７のいずれか１項において、
前記メモリ装置は、前記制御装置による制御に応答して並列動作が可能な複数のメモリ回路を含み、
前記制御装置は、前記消費予測量が前記電源許容量と前記補助電流の許容量との合計量よりも高い場合に、同時に並列動作するメモリ回路の個数が予め定められた所定数よりも少なくなるように前記複数のメモリ回路を制御する
ことを特徴とするメモリシステム。
【請求項９】
請求項１〜８のいずれか１項において、
前記制御装置は、前記メモリ装置を制御するための制御コマンドに基づいて、前記メモリ装置の消費電流の予測量を算出する
ことを特徴とするメモリシステム。
【請求項１０】
請求項１において、
前記制御装置は、当該メモリシステムの電源投入のときに、前記電源電流の一部または全部が前記電源装置から前記蓄電装置に供給されるように前記蓄電装置の入出力電流量を制御する
ことを特徴とするメモリシステム。
【請求項１１】
請求項１において、
前記制御装置は、当該メモリシステムの電源投入のときに、前記メモリ装置および前記電源装置の各々と前記蓄電装置との間が遮断状態になるように前記蓄電装置の入出力電流量を制御する
ことを特徴とするメモリシステム。
【請求項１２】
請求項１において、
前記制御装置は、当該メモリシステムの動作モードがリセットモードおよび低消費電流モードのいずれか一方である場合に、前記メモリ装置および前記電源装置の各々と前記蓄電装置との間が遮断状態になるように前記蓄電装置の入出力電流量を制御する
ことを特徴とするメモリシステム。
【請求項１３】
請求項１において、
前記蓄電装置は、
電気二重層コンデンサおよび二次電池の少なくとも一方により構成されたコンデンサと、
前記制御装置による制御に応答して前記コンデンサの入出力電流量を調整する電流調整部とを含む
ことを特徴とするメモリシステム。
【請求項１４】
請求項１において、
前記メモリ装置は、複数のメモリ回路を含み、
前記複数のメモリ回路の各々は、フラッシュメモリによって構成される
ことを特徴とするメモリシステム。
【請求項１５】
請求項１において、
前記電源装置からの電源電圧を調整して前記メモリ装置に供給する電圧レギュレータをさらに備え、
前記蓄電装置は、前記電圧レギュレータを経由して前記メモリ装置に電気的に接続される
ことを特徴とするメモリシステム。
【請求項１６】
請求項１において、
前記電源装置は、昇圧電源によって構成される
ことを特徴とするメモリシステム。
【請求項１７】
請求項１において、
前記電源装置は、降圧電源によって構成される
ことを特徴とするメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、メモリシステムに関し、さらに詳しくは、メモリシステムにおける電流制御技術に関する。
【背景技術】
【０００２】
近年、ＨＤＤ（Hard Disk Drive）の代替物として、ＳＳＤ（Solid State Drive）のようなメモリシステムが開発されている（例えば、非特許文献１など）。このようなメモリシステムは、フラッシュメモリなどのメモリ装置，メモリ装置に電源電圧を供給する電源装置，メモリ装置を制御する制御装置などを備えている。なお、電源装置に関する技術は特許文献１〜４などに開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３５９２４４号公報
【特許文献２】特開２００７−２８２３４７号公報
【特許文献３】特開２００８−３１２２８９号公報
【特許文献４】特開２００９−１６３４０９号公報
【非特許文献】
【０００４】
【非特許文献１】"A 60% higher write speed, 4.2gbps, 24-channel 3D-Solid State Drive (SSD) with NAND flash channel number detector and intelligent program-voltage booster" Hatanaka, T.; Ishida, K.; Yasufuku, T.; Miyamoto, S.; Nakai, H.;Takamiya, M.; Sakurai, T.; Takeuchi, K.; VLSI Circuits (VLSIC), 2010 IEEE Symposium on Digital Object Identifier: 10.1109/VLSIC.2010.5560284 Publication Year: 2010 , Page(s): 233 - 234 IEEE CONFERENCES
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、メモリ装置による情報の読み書きの高速化に伴い、メモリ装置の消費電流のピーク値も増加する傾向にある。例えば、メモリ装置による情報の読み書きを高速化するために、並列動作が可能な複数のメモリ回路によってメモリ装置が構成されている場合、共通の電源装置によって複数のメモリ回路の各々に電源電圧が供給されることになる。この場合、同時に並列動作するメモリ回路の個数が多くなるほど、メモリ装置の消費電流のピーク値が高くなる。そのため、メモリ装置の消費電流のピーク値に対応できるように電源装置の電流供給能力（電源装置が供給可能な電流量の電流量）を確保する場合、メモリ装置の消費電流のピーク値が高くなるほど、電源装置の電流供給能力を高くすることになるので、電源装置の電流供給能力を低減することが困難である。また、電源装置の電流供給能力を高くするほど、電源装置の回路規模が増大することになるので、メモリシステムの回路規模を低減することも困難である。
【０００６】
そこで、この発明は、電源装置の電流供給能力を低減可能なメモリシステムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明の１つの局面に従うと、メモリシステムは、メモリ装置と、上記メモリ装置に電源電圧を供給する電源装置と、上記メモリ装置および上記電源装置の各々に電気的に接続され、入出力電流量を調整可能な蓄電装置と、上記メモリ装置の消費電流の予測量に応じて上記蓄電装置の入出力電流量を制御する制御装置とを備える。上記メモリシステムでは、メモリ装置の消費電流の予測量に応じて蓄電装置の入出力電流量を制御することにより、蓄電装置を放電することが可能である。そのため、電源装置の電流供給能力を低減できる。
【０００８】
なお、上記制御装置は、上記メモリ装置の消費電流の予測量に相当する消費予測量が上記電源装置による上記電源電圧の供給のときに上記電源装置が供給可能な電源電流の電流量に相当する電源許容量よりも多い場合に、上記蓄電装置の放電により発生する補助電流が上記蓄電装置から上記メモリ装置に供給されるように上記蓄電装置の入出力電流量を制御しても良い。このように構成することにより、電源装置の電流供給能力を低減できる。
【０００９】
また、上記制御装置は、上記消費予測量が上記電源許容量よりも少ない場合に、上記電源電流の一部または全部が上記電源装置から上記蓄電装置に供給されるように上記蓄電装置の入出力電流量を制御しても良い。このように構成することにより、電源電流の一部または全部によって蓄電装置を充電できるので、電源電流を有効に利用できる。
【００１０】
または、上記制御装置は、上記メモリ装置の消費電流の予測量に相当する消費予測量が上記電源装置による上記電源電圧の供給のときに上記電源装置が供給可能な電源電流の電流量に相当する電源許容量よりも多く、且つ、上記蓄電装置に蓄積された電荷に応じた蓄電電圧が予め定められた閾値電圧よりも高い場合に、上記蓄電装置の放電により発生する補助電流が上記蓄電装置から上記メモリ装置に供給されるように上記蓄電装置の入出力電流量を制御しても良い。また、上記制御装置は、上記消費予測量が上記電源許容量よりも少なく、且つ、上記蓄電電圧が上記閾値電圧よりも低い場合に、上記電源電流の一部または全部が上記電源装置から上記蓄電装置に供給されるように上記蓄電装置の入出力電流量を制御しても良い。消費予測量と電源許容量との比較結果だけでなく、蓄電電圧と閾値電圧との比較結果にも基づいて蓄電装置の入出力電流量を制御することにより、消費予測量と電源許容量との比較結果のみに基づいて蓄電装置の入出力電流量を制御する場合よりも、蓄電装置の意図しない入出力電流量の切替を抑制できる。
【００１１】
さらに、上記制御装置は、上記消費予測量が上記電源許容量よりも少なく、且つ、上記蓄電電圧が上記閾値電圧よりも高い場合に、上記メモリ装置および上記電源装置の各々と上記蓄電装置との間が遮断状態になるように上記蓄電装置の入出力電流量を制御しても良い。このように構成することにより、蓄電装置の過充電を防止できる。
【００１２】
上記蓄電装置は、その蓄電装置の放電により発生する補助電流が上記蓄電装置から上記メモリ装置に供給されるアシストモードと、上記電源電流の一部または上記が上記電源装置からその蓄電装置に供給されるチャージモードと、上記メモリ装置および上記電源装置の各々とその蓄電装置との間が遮断状態になるノンアシストモードとを有し、上記制御装置は、上記メモリ装置の消費電流の予測量に相当する消費予測量と上記電源装置による上記電源電圧の供給のときに上記電源装置が供給可能な電源電流の電流量に相当する電源許容量との比較結果および上記蓄電装置に蓄積された電荷に応じた蓄電電圧と予め定められた閾値電圧との比較結果に基づいて、上記蓄電装置の動作モードを制御しても良い。
【００１３】
また、上記メモリ装置は、上記制御装置による制御に応答して並列動作が可能な複数のメモリ回路を含み、上記制御装置は、上記消費予測量が上記電源許容量と上記補助電流の許容量との合計量よりも高い場合に、同時に並列動作するメモリ回路の個数が予め定められた所定数よりも少なくなるように上記複数のメモリ回路を制御しても良い。このように構成することにより、メモリ装置において同時に発生する消費電流の本数を少なくすることができるので、メモリ装置の消費電流のピーク値を低減できる。
【発明の効果】
【００１４】
以上のように、電源装置の電流供給能力を低減できる。
【図面の簡単な説明】
【００１５】
【図１】メモリシステムの構成例を示す図。
【図２】蓄電装置の構成例を示す図。
【図３】動作モードとＰＭＯＳトランジスタのオン／オフとの対応関係を示す図。
【図４】アシストモードについて説明するための図。
【図５】チャージモードについて説明するための図。
【図６】ノンアシストモードについて説明するための図。
【図７】制御装置による蓄電装置およびメモリ装置の制御について説明するためのフローチャート。
【図８】制御装置による蓄電装置およびメモリ装置の制御について説明するためのフローチャート。
【図９】制御装置による蓄電装置およびメモリ装置の制御に関する具体例を示す図。
【図１０】蓄電装置のモード切替に関する具体例１を示す図。
【図１１】蓄電装置のモード切替に関する具体例２を示す図。
【図１２】蓄電装置のモード切替に関する具体例３を示す図。
【図１３】メモリシステムにおける状態遷移を示す状態遷移図。
【図１４】蓄電装置の変形例について説明するための図。
【図１５】メモリシステムの変形例について説明するための図。
【図１６】メモリ装置の変形例について説明するための図。
【発明を実施するための形態】
【００１６】
以下、実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
【００１７】
（メモリシステム）
図１は、メモリシステムの構成例を示す。このメモリシステムは、メモリ装置１１と、電源装置１２と、蓄電装置１３と、制御装置１４とを備える。電源装置１２は、メモリ装置１１に電源電圧ＶＰＳを供給する。蓄電装置１３は、メモリ装置１１および電源装置１２の各々に電気的に接続される。蓄電装置１３の入出力電流量は、調整可能である。制御装置１４は、メモリ装置１１の消費電流の予測量に応じて蓄電装置１３の入出力電流量を制御する。
【００１８】
〔メモリ装置〕
メモリ装置１１は、ｎ個（ｎは、２以上の整数）のメモリ回路１１１，１１２，…，１１ｎを含む。例えば、メモリ回路１１１，１１２，…，１１ｎの各々は、フラッシュメモリ（フローティング型フラッシュメモリ，ＭＯＮＯＳ型フラッシュメモリ，ＮＡＮＤ型フラッシュメモリなど）によって構成されても良い。または、メモリ回路１１１，１１２，…，１１ｎの各々は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory），ＲｅＲＡＭ（Resistance Random Access Memory），ＰＣＭ（Phase Change Memory），ＭＲＡＭ（Magnetoresistive Random Access Memory）などによって構成されても良い。
【００１９】
〔電源装置〕
ここでは、１つの電源装置１２がｎ個のメモリ回路１１１，１１２，…，１１ｎの各々に電源電圧ＶＰＳを供給することになる。例えば、電源装置１２は、昇圧電源によって構成されても良い。昇圧電源は、入力電圧を昇圧することによって入力電圧よりも高い昇圧電圧（例えば、１２Ｖ〜２０Ｖ程度）を供給する。なお、昇圧電圧は、１２Ｖよりも低い電圧（例えば、４Ｖ程度の電圧）であっても良いし、２０Ｖよりも高い電圧であっても良い。なお、電源装置１２は、降圧電源によって構成されても良い。降圧電源は、入力電圧を降圧することによって入力電圧よりも低い降圧電圧を供給する。
【００２０】
〔蓄電装置〕
蓄電装置１３は、アシストモードと、チャージモードと、ノンアシストモードとを有する。アシストモードでは、蓄電装置１３の放電により発生する補助電流ｉＡＳＳが蓄電装置１３からメモリ装置１１に供給されるように、蓄電装置１３の入出力電流量が設定される。チャージモードでは、電源電流ｉＰＳの一部または全部が電源装置１２から蓄電装置１３に供給されるように、蓄電装置１３の入出力電流量が設定される。ノンアシストモードでは、メモリ装置１１および電源装置１２の各々と蓄電装置１３との間が遮断状態になるように、蓄電装置１３の入出力電流量が設定される。また、蓄電装置１３は、蓄電電圧の電圧値に応じたデジタル値ＤＳＴを制御装置１４に供給する。
【００２１】
〔制御装置〕
制御装置１４は、外部（例えば、ホストコンピュータなど）から供給されたシステム制御信号ＳＣに基づいて、ｎ個のメモリ回路１１１，１１２，…，１１ｎにそれぞれ対応するｎ個の制御コマンドＣＭＤ１，ＣＭＤ２，…，ＣＮＤｎを生成する。また、制御装置１４は、制御コマンドＣＭＤ１，ＣＭＤ２，…、ＣＭＤｎをメモリ回路１１１，１１２，…，１１ｎにそれぞれ発行することにより、メモリ回路１１１，１１２，…，１１ｎの動作を制御する。システム制御信号ＳＣには、メモリ装置１１の動作モード（例えば、ライトモード，リードモード，アイドルモードなど）や、制御対象となるメモリ回路の個数などが示されている。
【００２２】
また、制御装置１４は、消費予測量と電源許容量との比較結果および蓄電電圧と閾値電圧との比較結果に応じて、蓄電装置１３の動作モードを制御する。ここでは、制御装置１４は、モード制御信号ＭＤによって蓄電装置１３の動作モードを制御する。さらに、制御装置１４は、消費予測量と供給許容量との比較結果に応じて、メモリ装置１１を制御する。なお、制御装置１４は、専用回路（ハードウェア）によって実現されても良いし、メモリシステムに搭載されたＣＰＵの機能の一部（ソフトウェア）として実現されても良い。
【００２３】
《消費予測量》
消費予測量は、メモリ装置１１の消費電流の予想量に相当する。制御装置１４は、制御コマンドＣＭＤ１，ＣＭＤ２，…，ＣＭＤｎの種類に基づいて、メモリ回路１１１，１１２，…，１１ｎの各々の動作電流量を予測し、それらの動作電流量の合計量を消費予測量として算出しても良い。さらに、制御装置１４は、消費電流の時間依存性を考慮して、消費予測量を時系列的に算出しても良い（すなわち、消費予測量に経過時間を対応付けて算出しても良い）。
【００２４】
《電圧許容量，供給許容量》
電源許容量は、電源装置１２による電源電圧ＶＰＳの供給のときに電源装置１２が供給可能な電源電流ｉＰＳの電流量（すなわち、電源装置１２の電流供給能力）に相当する。電源許容量は、制御装置１４に予め登録されていても良いし、制御装置１４が電源電流ｉＰＳの電流量に基づいて電源許容量を算出しても良い。
【００２５】
供給許容量は、電源許容量と補助許容量との合計量に相当する。補助許容量は、蓄電装置１３の放電により供給可能な補助電流ｉＡＳＳの電流量に相当する。補助許容量は、制御装置１４に予め登録されていても良いし、制御装置１４が補助電流ｉＡＳＳの電流量に基づいて補助許容量を算出しても良い。
【００２６】
《蓄電電圧，閾値電圧》
蓄電電圧は、蓄電装置１３に蓄積された電荷に応じた電圧に相当する。制御装置１４は、システム制御信号ＳＣが供給される毎に、デジタル値ＤＳＴに基づいて蓄電電圧を算出しても良いし、システム制御信号ＳＣの供給の有無に関わらず、デジタル値ＤＳＴに基づいて蓄電電圧ＶＳＴを定期的に算出しても良い。
【００２７】
閾値電圧は、メモリ装置１１の最低動作電圧に補償電圧を加算して得られる電圧に相当する。補償電圧は、メモリ装置１１のコマンド実行による電圧低下量に相当する。メモリ装置１１のコマンド実行による電圧低下量は、予測可能である。なお、閾値電圧は、制御装置１４に予め登録されていても良い。また、制御装置１４は、蓄電電圧が最低動作電圧よりも低くなった場合、メモリ装置１１のコマンド実行を一時中断し、蓄電電圧が最低動作電圧よりも高くなった後にメモリ装置１１のコマンド実行を再開（リジューム）させても良い。
【００２８】
〔蓄電装置の構成例〕
図２のように、蓄電装置１３は、コンデンサ１０１と、電流調整部１０２と、電圧検出部１０３とを含んでいても良い。電流調整部１０２は、モード制御信号ＭＤに応答して、コンデンサ１０１の入出力電流量を調整する。ここでは、電流調整部１０２のインピーダンスを調整することによって、コンデンサ１０１の入出力電流量が調整される。電圧検出部１０３は、蓄電電圧ＶＳＴの電圧値に応じたデジタル値ＤＳＴを出力する。
【００２９】
《コンデンサ》
ここでは、コンデンサ１０１の一端は、接地電圧が印加される接地ノードに電気的に接続される。なお、コンデンサ１０１の容量値を大きくするとともにコンデンサ１０１の内部抵抗値を小さくすることが好ましい。例えば、コンデンサ１０１は、電気二重層コンデンサおよび二次電池の少なくとも一方により構成されることが好ましい。二次電池の例として、リチウムイオン電池などが挙げられる。一般的に、電気二重層コンデンサの充電は化学反応を伴わないので、電気二重層コンデンサの充電時間は二次電池の充電時間よりも短い。一方、二次電池の蓄積エネルギーは、電気二重層コンデンサの蓄積エネルギーよりも多い。また、コンデンサ１０１として二次電池を利用した場合、蓄電電圧ＶＳＴの変動幅を二次電池の化学反応に基づいて決定される変動幅に設定できる。なお、メモリシステムの待機時間やピーク電流の必要期間などに基づいて、電気二重層コンデンサおよび二次電池のどちらをコンデンサ１０１として利用するのかを決定しても良い。
【００３０】
また、複数の電気二重層コンデンサ（または、二次電池）を直列に接続することによってコンデンサ１０１を構成しても良いし、電気二重層コンデンサと二次電池とを併用してコンデンサ１０１を構成しても良い。例えば、耐圧が２．５Ｖ，容量が５０Ｆ，内部抵抗が１０ｍΩ，体積が１０ｃｃである電気二重層コンデンサを１０個直列接続することにより、耐圧が２５Ｖ，容量が５Ｆ，内部抵抗が１００ｍΩ，体積が１０００ｃｃのコンデンサ１０１を構成できる。ここで、メモリ装置１１に供給される電圧が１８Ｖ〜２２Ｖである場合にメモリ装置１１が動作可能であると想定すると、コンデンサ１０１を放電することにより、２Ａの補助電流ｉＡＳＳを１０秒間（１０ｓｅｃ＝（２２Ｖ−１８Ｖ）×５Ｆ／２Ａ）供給できる。また、２００ｍＡの充電電流によってコンデンサ１０１を充電する場合、コンデンサ１０１が完全放電状態（コンデンサ１０１に電荷が蓄積されていない状態）から満充電状態（コンデンサ１０１に電荷が十分に蓄積された状態）になるまでの時間は１００秒となる。なお、電気二重層コンデンサの耐圧，容量，内部抵抗，および体積は、上記の例に限らず、例えば、上記の例より小さい値であっても良い。
【００３１】
《電流調整部》
電流調整部１０２は、レベルシフタ（ＬＳ）２０１と、デコーダ（ＤＥＣ）２０２と、複数（ここでは、３個）のＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３とを含んでいても良い。ここでは、電源電圧ＶＤＤは、電源装置１２によって供給される電源電圧ＶＰＳよりも低く、モード制御信号ＭＤの信号レベルは、電源電圧ＶＤＤと接地電圧との間で変化する。また、デコーダ２０２の出力信号（すなわち、ＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３のゲートに与えられる信号）の信号レベルは、電源電圧ＶＰＳと接地電圧との間で変化する。レベルシフタ２０１は、モード制御信号ＭＤの振幅を変換する。すなわち、レベルシフタ２０１は、モード制御信号ＭＤを電源電圧ＶＰＳと接地電圧との間で信号レベルが変化するモード制御信号に変換する。デコーダ２０２は、レベルシフタ２０１によって供給されたモード制御信号に応答してＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３のオン／オフを切り替える。ＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３は、メモリ装置１１と電源装置１２との接続ノードとコンデンサ１０１の他端との間に並列に接続される。ＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３のオン／オフを切り替えることにより、コンデンサ１０１の入出力電流量を調整できる。
【００３２】
《電圧検出部》
電圧検出部１０３は、分圧回路（ＶＤＩＶ）３０１と、アナログ・デジタル変換器（ＡＤＣ）３０２とを含んでいても良い。分圧回路３０１は、蓄電電圧ＶＳＴを分圧することにより蓄電電圧ＶＳＴに応じた分圧電圧をアナログ・デジタル変換器３０２に供給する。例えば、分圧回路３０１は、ラダー抵抗によって構成されても良い。アナログ・デジタル変換器３０２は、分圧回路３０１からの分圧電圧をデジタル値ＤＳＴに変換する。
【００３３】
〔蓄電装置の動作モード〕
次に、図３〜図６を参照して、蓄電装置１３の３種類の動作モード（アシストモード，チャージモード，ノンアシストモード）について説明する。ここでは、蓄電装置１３は、２つのチャージモード（チャージモード（Ｈ），チャージモード（Ｌ））を有し、アシストモード，チャージモード（Ｈ），チャージモード（Ｌ），ノンアシストモードの各々におけるＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３のオン／オフは、図３のようになるものとする。
【００３４】
《アシストモード》
蓄電装置１３の動作モードをアシストモードに設定する場合、ＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３の全てがオン状態になる。すなわち、コンデンサ１０１の入出力電流量が最大になるように、電流調整部１０２のインピーダンスが最小のインピーダンスに設定される。この場合、図４のように、コンデンサ１０１の放電により発生した補助電流ｉＡＳＳがコンデンサ１０１からメモリ装置１１に供給される。これにより、メモリ装置１１に供給されるメモリ駆動電流ｉＭは、電源電流ｉＰＳに補助電流ｉＡＳＳを加算して得られる電流と等しくなる。
【００３５】
《チャージモード》
蓄電装置１３の動作モードをチャージモードに設定する場合、ＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３の全てがオン状態（または、オフ状態）にならないようにＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３のオン／オフが制御される。すなわち、電源電流ｉＰＳの一部または全部がコンデンサ１０１に供給されるように、電流調整部１０２のインピーダンスが調整される。この場合、図５のように、電源電流ｉＰＳの一部または全部が充電電流ｉＣＨとして電源装置１２からコンデンサ１０１に供給される。これにより、メモリ装置１１に供給されるメモリ駆動電流ｉＭは、電源電流ｉＰＳから充電電流ｉＣＨを減算して得られる電流と等しくなる。なお、ＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３のうちオン状態であるＰＭＯＳトランジスタの個数が多いほど、電流調整部１０２のインピーダンスが低くなり、その結果、充電電流ｉＣＨの電流量が多くなる。
【００３６】
《ノンアシストモード》
蓄電装置１３の動作モードをノンアシストモードに設定する場合、ＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３の全てがオフ状態になる。すなわち、メモリ装置１１および電源装置１２の各々とコンデンサ１０１との間が遮断状態になるように、電流調整部１０２のインピーダンスが最大のインピーダンスに設定される。この場合、図６のように、メモリ装置１１に供給されるメモリ駆動電流ｉＭは、電源電流ｉＰＳと等しくなる。
【００３７】
このように、電流調整部１０２のインピーダンスを制御することにより、コンデンサ１０１の入出力電流量を調整できる。特に、蓄電装置１３の動作モードをチャージモードに設定する場合に、電流調整部１０２のインピーダンスが最小のインピーダンスよりも高くなるように電流調整部１０２を制御することにより、コンデンサ１０１の過充電を防止できる。例えば、コンデンサ１０１として電気二重層コンデンサを利用する場合、コンデンサ１０１の容量値が大きく、コンデンサ１０１の内部抵抗が低い（例えば、数十ｍΩ〜数百ｍΩ程度である）ので、コンデンサ１０１の過充電が生じやすい。ここで、電流調整部１０２のインピーダンスが最小のインピーダンスよりも高くなるように電流調整部１０２を調整することにより、コンデンサ１０１の過充電を防止できる。
【００３８】
なお、メモリ装置１１と電源装置１２との接続ノードとコンデンサ１０１との間に並列に接続されるＰＭＯＳトランジスタの個数が多くなるほど、コンデンサ１０１の入出力電流量を精密に制御できる。また、ＰＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ３のゲート電圧を多段階に切り替えることによって、コンデンサ１０１の入出力電流量を精密に制御することも可能である。
【００３９】
〔動作〕
次に、図７および図８を参照して、制御装置１４による蓄電装置１３およびメモリ装置１１の制御について説明する。
【００４０】
まず、制御装置１４は、システム制御信号ＳＣに基づいて制御コマンドＣＭＤ１，ＣＭＤ２，…，ＣＭＤｎを生成し、制御コマンドＣＭＤ１，ＣＭＤ２，…，ＣＭＤｎに基づいて消費予測量を算出する（ＳＴ１０１）。ここでは、制御装置１４は、同時に並列動作するメモリ回路の個数が予め定められた所定数である場合の消費予測量を算出するものとする。次に、制御装置１４は、ステップＳＴ１０１において算出された消費予測量が電源許容量よりも多いか否かを判定する（ＳＴ１０２）。また、制御装置１４は、蓄電電圧が予め定められた閾値電圧よりも高いか否かを判定する（ＳＴ１０３，ＳＴ１１０）。
【００４１】
消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも高い場合、制御装置１４は、蓄電装置１３の動作モードをアシストモードに設定する（ＳＴ１０４）。次に、制御装置１４は、消費予測量が電源許容量と補助許容量との合計量（供給許容量）よりも多いか否かを判定する（ＳＴ１０５）。消費予測量が供給許容量よりも多い場合、制御装置１４は、同時に並列動作するメモリ回路の個数が予め定められた所定数よりも少なくなるように、メモリ回路１１１，１１２，…，１１ｎを制御する（ＳＴ１０６）。一方、消費予測量が供給許容量よりも少ない場合、制御装置１４は、同時に並列動作するメモリ回路の個数が予め定められた所定数と等しくなるように、メモリ回路１１１，１１２，…，１１ｎを制御する（ＳＴ１０７）。
【００４２】
また、消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも低い場合、制御装置１４は、蓄電装置の動作モードをノンアシストモードに設定する（ＳＴ１０８）。次に、制御装置１４は、同時に並列動作するメモリ回路の個数が予め定められた所定数よりも少なくなるように、メモリ回路１１１，１１２，…，１１ｎを制御する（ＳＴ１０９）。
【００４３】
また、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも低い場合、制御装置１４は、蓄電装置の動作モードとチャージモードに設定する（ＳＴ１１１）。次に、制御装置１４は、同時に並列動作するメモリ回路の個数が予め定められた所定数と等しくなるように、メモリ回路１１１，１１２，…，１１ｎを制御する（ＳＴ１１２）。
【００４４】
また、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも高い場合、制御装置１４は、蓄電装置１３の動作モードをノンアシストモードに設定する（ＳＴ１１３）。また、制御装置１４は、同時に並列動作するメモリ回路の個数が予め定められた所定数と等しくなるように、メモリ回路１１１，１１２，…，１１ｎを制御する（ＳＴ１１４）。
【００４５】
以上のように、消費予測量が電源許容量よりも多い場合に、蓄電装置１３の放電により発生する補助電流ｉＡＳＳが蓄電装置１３からメモリ装置１１に供給されるので、電源装置１２の電源供給能力（すなわち、電源許容量）を低減できる。これにより、電源装置１２の回路規模を縮小でき、その結果、メモリシステムの回路規模も縮小できる。
【００４６】
また、消費予測量が電源許容量よりも少ない場合に、電源電流ｉＰＳの一部または全部が電源装置１２から蓄電装置１３に供給されるので、蓄電装置１３を充電できる。このように、電源電流ｉＰＳを有効に利用できるので、消費電力を低減できる。なお、制御装置１４は、スタンバイ期間（メモリシステムがスタンバイ状態である期間）や軽負荷期間（電源装置１２の負荷が比較的軽い期間、例えば、メモリ装置１１がアイドル状態である期間）において、蓄電装置１３の動作モードをチャージモードに設定しても良い。
【００４７】
さらに、消費予測量が供給許容量（電源許容量と補助許容量との合計量）よりも多い場合に、同時に並列動作するメモリ回路の個数が予め定められた所定数よりも少なくなるようにメモリ回路１１１，１１２，…，１１ｎが時分割制御される。これにより、メモリ装置１１において同時に発生する消費電流の本数を少なくすることができるので、メモリ装置１１の消費電流のピーク値を低減できる。なお、制御装置１４は、メモリ回路１１１，１１２，…，１１ｎの各々において発生する動作電流のピーク値の重複が少なくなるように（すなわち、動作電流のピーク値の発生時刻がずれるように）、メモリ回路１１１，１１２，…，１１ｎを制御しても良い。このように制御することにより、メモリ回路１１１，１１２，…，１１ｎを時分割制御することなく、メモリ装置１１の消費電流のピーク値を低下させることができる。
【００４８】
また、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも高い場合に、メモリ装置１１および電源装置１２の各々と蓄電装置１３との間を遮断状態にすることにより、蓄電装置１３の過充電を防止できる。さらに、消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも低い場合に、メモリ装置１１および電源装置１２の各々と蓄電装置１３との間を遮断状態にすることにより、蓄電装置１３の過放電を防止できる。
【００４９】
〔具体例〕
次に、図９を参照して、制御装置１４による蓄電装置１３およびメモリ装置１１の制御について具体例を挙げて説明する。なお、以下の説明では、蓄電電圧が閾値電圧よりも高い場合を“アシスト可能”と表記し、蓄電電圧が閾値電圧よりも低い場合を“アシスト不可”と表記する。また、ここでは、説明の便宜上、所定の電流量（例えば、１個のメモリ回路を駆動させるために必要な電流量）を“１単位”とし、電源許容量ｉＰＳｍａｘを“３２単位”とし、“アシスト可能”である場合の補助許容量ｉＡＳＳｍａｘを“３２単位”とし、“アシスト不可”である場合の補助許容量ｉＡＳＳｍａｘを“０”とする。さらに、制御装置１４は、メモリ回路１１１，１１２，…，１１ｎを時分割制御できるように、２個のコマンド実行スロットを有するものとする。すなわち、コマンド実行スロット１およびコマンド実行スロット２の各々に格納された制御コマンドが交互に実行される。なお、制御装置１４は、３個以上のコマンド実行スロットを有していても良い。
【００５０】
《ケース１》
ケース１では、システム制御信号ＳＣには、“１２８個”のメモリ回路を並列に動作させて“ライト動作”を実行することが示されている。この場合、消費予測量ｉＣＥは“１２８単位”と算出される。ここで、消費予測量ｉＣＥが電源許容量ｉＰＳｍａｘよりも多く、且つ、“アシスト可能”であるので、制御装置１４は、蓄電装置１３の動作モードを“アシストモード”に設定する。また、補助許容量ｉＡＳＳｍａｘは“３２単位”であるので、供給許容量（ｉＰＳｍａｘ＋ｉＡＳＳｍａｘ）は“６４単位”と算出される。ここで、消費予測量ｉＣＥが供給許容量（ｉＰＳｍａｘ＋ｉＡＳＳｍａｘ）よりも多いので、制御装置１４は、同時に並列動作するメモリ回路の個数が“６４個”になるように、１２８個のメモリ回路にそれぞれ対応する１２８個の制御コマンドのうち６４個の制御コマンドをコマンド実行スロット１に格納するとともに、残りの６４個の制御コマンドをコマンド実行スロット２に格納する。これにより、メモリ装置１１の消費電流量は“６４単位”となる。
【００５１】
このように、ケース１では、制御装置１４は、蓄電装置１３の動作モードを“アシストモード”に設定するとともに、同時に並列動作するメモリ回路の個数が“１２８個”から“６４個”になるようにメモリ回路１１１，１１２，…，１１ｎを制御する。
【００５２】
《ケース２》
ケース２では、システム制御信号ＳＣには、“６４個”のメモリ回路を並列に動作させて“ライト動作”を実行することが示されている。この場合、消費予測量ｉＣＥは“６４単位”と算出される。ここで、消費予測量ｉＣＥが電源許容量ｉＰＳｍａｘよりも多く、且つ、“アシスト可能”であるので、制御装置１４は、蓄電装置１３の動作モードを“アシストモード”に設定する。また、補助許容量ｉＡＳＳｍａｘは“３２単位”であるので、供給許容量（ｉＰＳｍａｘ＋ｉＡＳＳｍａｘ）は“６４単位”と算出される。ここで、消費予測量ｉＣＥが供給許容量（ｉＰＳｍａｘ＋ｉＡＳＳｍａｘ）よりも多くないので、制御装置１４は、６４個のメモリ回路にそれぞれ対応する６４個の制御コマンドをコマンド実行スロット１に格納する。したがって、メモリ装置１１の消費電流量は“３２単位”となる。
【００５３】
このように、ケース２では、制御装置１４は、蓄電装置１３の動作モードを“アシストモード”に設定するとともに、同時に並列動作するメモリ回路の個数が“６４個”になるようにメモリ回路１１１，１１２，…，１１ｎを制御する。
【００５４】
《ケース３》
ケース３では、システム制御信号ＳＣには、“６４個”のメモリ回路を並列に動作させて“ライト動作”を実行することが示されている。この場合、消費予測量ｉＣＥは“６４単位”と算出される。ここで、消費予測量ｉＣＥが電源許容量ｉＰＳｍａｘよりも多く、且つ、“アシスト不可”であるので、制御装置１４は、蓄電装置１３の動作モードを“ノンアシストモード”に設定する。さらに、制御装置１４は、同時に並列動作するメモリ回路の個数が“３２個”になるように、６４個のメモリ回路にそれぞれ対応する６４個の制御コマンドのうち３２個の制御コマンドをコマンド実行スロット１に格納するとともに、残りの３２個の制御コマンドをコマンド実行スロット２に格納する。これにより、メモリ装置１１の消費電流量は“３２単位”となる。
【００５５】
このように、ケース３では、制御装置１４は、蓄電装置１３の動作モードを“ノンアシストモード”に設定するとともに、同時に並列動作するメモリ回路の個数が“６４個”から“３２個”になるようにメモリ回路１１１，１１２，…，１１ｎを制御する。
【００５６】
《ケース４》
ケース４では、システム制御信号ＳＣには、“４個”のメモリ回路を並列に動作させて“リード動作”を実行することが示されている。この場合、消費予測量ｉＣＥは“４単位”と算出される。ここで、消費予測量ｉＣＥが電源許容量ｉＰＳｍａｘよりも少なく、且つ、“アシスト不可”であるので、制御装置１４は、蓄電装置１３の動作モードを“チャージモード”に設定する。さらに、制御装置１４は、４個のメモリ回路にそれぞれ対応する４個の制御コマンドをコマンド実行スロット１に格納する。したがって、メモリ装置１１の消費電流量は“４単位”となる。
【００５７】
このように、ケース４では、制御装置１４は、蓄電装置１３の動作モードを“チャージモード”に設定するとともに、同時に並列動作するメモリ回路の個数が“４個”になるようにメモリ回路１１１，１１２，…，１１ｎを制御する。
【００５８】
《ケース５》
ケース５では、システム制御信号ＳＣには、メモリ回路１１１，１１２，…，１１ｎを“アイドル状態”に設定することが示されている。この場合、消費予測量ｉＣＥは“０”と算出される。ここで、消費予測量ｉＣＥが電源許容量ｉＰＳｍａｘよりも少なく、且つ、“アシスト不可”であるので、制御装置１４は、蓄電装置１３の動作モードを“チャージモード”に設定する。また、メモリ回路１１１，１１２，…，１１ｎが“アイドル状態”に設定されるので、メモリ装置１１の消費電流量は“０”となる。
【００５９】
このように、ケース５では、制御装置１４は、蓄電装置１３の動作モードを“チャージモード”に設定するとともに、メモリ回路１１１，１１２，…，１１ｎがアイドル状態になるように（すなわち、同時に並列動作するメモリ回路の個数が“０個”になるように）メモリ回路１１１，１１２，…，１１ｎを制御する。
【００６０】
《ケース６》
ケース６では、システム制御信号ＳＣには、メモリ回路１１１，１１２，…，１１ｎを“アイドル状態”に設定することが示されている。この場合、消費予測量ｉＣＥは“０”と算出される。ここで、消費予測量ｉＣＥが電源許容量ｉＰＳｍａｘよりも少なく、且つ、“アシスト可能”であるので、制御装置１４は、蓄電装置１３の動作モードを“ノンアシストモード”に設定する。また、メモリ回路１１１，１１２，…，１１ｎが“アイドル状態”に設定されるので、メモリ装置１１の消費電流量は“０”となる。
【００６１】
このように、ケース６では、制御装置１４は、蓄電装置１３の動作モードを“ノンアシストモード”に設定するとともに、メモリ回路１１１，１１２，…，１１ｎがアイドル状態になるように（すなわち、同時に並列動作するメモリ回路の個数が“０個”になるように）メモリ回路１１１，１１２，…，１１ｎを制御する。
【００６２】
〔蓄電装置のモード切替〕
次に、図１０〜図１２を参照して、制御装置１４による蓄電装置１３のモード切替について具体例を挙げて説明する。なお、閾値電圧ＶＴＨは、メモリ装置１１の最低動作電圧ＶＯＰに補償電圧ＶＤＮを加算して得られる電圧に相当し、補償電圧ＶＤＮは、メモリ装置１１のコマンド実行による電圧低下量に相当する。
【００６３】
《具体例１》
図１０は、蓄電装置１３の動作モードをノンアシストモード，アシストモード，チャージモード，ノンアシストモードの順番で遷移させる例を示している。なお、図１０では、時刻ｔ１〜ｔ２の期間では、消費予測量が電源許容量よりも多く、時刻ｔ２以降の期間では、消費予測量が電源許容量よりも少ないものとする。
【００６４】
時刻ｔ１になると、消費予測量が電源許容量よりも多くなる。このとき、蓄電電圧ＶＳＴが閾値電圧ＶＴＨよりも高いので、制御装置１４は、蓄電装置１３の動作モードをノンアシストモードからアシストモードに遷移させる。これにより、時間経過に伴って蓄電電圧ＶＳＴが低下する。
【００６５】
時刻ｔ２になると、消費予測量が電源許容量よりも少なくなる。このとき、蓄電電圧ＶＳＴが閾値電圧ＶＴＨよりも低いので、制御装置１４は、蓄電装置１３の動作モードをアシストモードからチャージモードに遷移させる。これにより、時間経過に伴って蓄電電圧ＶＳＴが上昇する。
【００６６】
時刻ｔ３では、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧ＶＳＴが閾値電圧ＶＴＨよりも高いので、制御装置１４は、蓄電装置１３の動作モードをチャージモードからノンアシストモードに遷移させる。
【００６７】
《具体例２》
図１１は、蓄電装置１３の動作モードをノンアシストモード，アシストモード，ノンアシストモードの順番で遷移させる例を示している。なお、図１１では、時刻ｔ１以降の期間では、消費予測量が電源許容量よりも多いものとする。
【００６８】
時刻ｔ１になると、消費予測量が電源許容量よりも多くなる。このとき、蓄電電圧ＶＳＴが閾値電圧ＶＴＨよりも高いので、制御装置１４は、蓄電装置１３の動作モードをノンアシストモードからアシストモードに遷移させる。これにより、時間経過に伴って蓄電電圧ＶＳＴが低下する。
【００６９】
時刻ｔ２では、消費予測量が電源許容量よりも多く、且つ、蓄電電圧ＶＳＴが閾値電圧ＶＴＨよりも低いので、制御装置１４は、蓄電装置１３の動作モードをアシストモードからノンアシストモードに遷移させる。
【００７０】
《具体例３》
図１２は、蓄電装置１３の動作モードをノンアシストモード，アシストモード，ノンアシストモード，チャージモード，ノンアシストモードの順番で遷移させる例を示している。なお、図１２では、時刻ｔ１〜ｔ３の期間では、消費予測量が電源許容量よりも多く、時刻ｔ３以降の期間では、消費予測量が電源許容量よりも少ないものとする。
【００７１】
時刻ｔ１になると、消費予測量が電源許容量よりも多くなる。このとき、蓄電電圧ＶＳＴが閾値電圧ＶＴＨよりも高いので、制御装置１４は、蓄電装置１３の動作モードをノンアシストモードからアシストモードに遷移させる。これにより、時間経過に伴って蓄電電圧ＶＳＴが低下する。
【００７２】
時刻ｔ２では、消費予測量が電源許容量よりも多く、且つ、蓄電電圧ＶＳＴが閾値電圧ＶＴＨよりも低いので、制御装置１４は、蓄電装置１３の動作モードをアシストモードからノンアシストモードに遷移させる。
【００７３】
時刻ｔ３になると、消費予測量が電源許容量よりも少なくなる。このとき、蓄電電圧ＶＳＴが閾値電圧ＶＴＨよりも低いので、制御装置１４は、蓄電装置１３の動作モードをアシストモードからチャージモードに遷移させる。これにより、時間経過に伴って蓄電電圧ＶＳＴが上昇する。
【００７４】
時刻ｔ４では、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧ＶＳＴが閾値電圧ＶＴＨよりも高いので、制御装置１４は、蓄電装置１３の動作モードをチャージモードからノンアシストモードに遷移させる。
【００７５】
〔状態遷移図〕
図１３は、メモリシステムにおける状態遷移を示している。状態Ｓ１１，Ｓ１２，Ｓ１３は、それぞれ、メモリ装置１１がアイドル状態（制御コマンドを実行していない状態）であるとともに蓄電装置１３の動作モードがアシストモード，チャージモード，ノンアシストモードである状態に相当する。状態Ｓ２１，Ｓ２２，Ｓ２３は、それぞれ、メモリ装置１１がコマンド実行中であるとともに蓄電装置１３の動作モードがアシストモード，チャージモード，ノンアシストモードである状態に相当する。
【００７６】
《アシストモード》
状態Ｓ１１である場合、メモリ装置１１のコマンド実行が開始されると、状態Ｓ１１から状態Ｓ２１へ遷移し、メモリ装置１１のコマンド実行が終了すると、状態Ｓ２１から状態Ｓ１１に遷移する。また、メモリ装置１１がアイドル状態である場合、次のような条件に基づいて状態が遷移する。すなわち、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも低い場合、状態Ｓ１１から状態Ｓ１２に遷移する。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも低い場合、状態Ｓ１１から状態Ｓ１３へ遷移する。消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも高い場合、状態Ｓ１１から状態Ｓ１３へ遷移する。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも高い場合、状態Ｓ１１のまま維持される。
【００７７】
《チャージモード》
状態Ｓ１２である場合、メモリ装置１１のコマンド実行が開始されると、状態Ｓ１２から状態Ｓ２２へ遷移し、メモリ装置１１のコマンド実行が終了すると、状態Ｓ２２から状態Ｓ１２に遷移する。また、メモリ装置１１がアイドル状態である場合、次のような条件に基づいて状態が遷移する。すなわち、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも低い場合、状態Ｓ１２のまま維持される。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも低い場合、状態Ｓ１２から状態Ｓ１３へ遷移する。消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも高い場合、状態Ｓ１２から状態Ｓ１３へ遷移する。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも高い場合、状態Ｓ１２から状態Ｓ１１に遷移する。
【００７８】
《ノンアシストモード》
状態Ｓ１３である場合、メモリ装置１１のコマンド実行が開始されると、状態Ｓ１３から状態Ｓ２３へ遷移し、メモリ装置１１のコマンド実行が終了すると、状態Ｓ２３から状態Ｓ１３に遷移する。また、メモリ装置１１がアイドル状態である場合、次のような条件に基づいて状態が遷移する。すなわち、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも低い場合、状態Ｓ１３から状態Ｓ１２に遷移する。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも低い場合、状態Ｓ１３のまま維持される。消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも高い場合、状態Ｓ１３のまま維持される。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも高い場合、状態Ｓ１３から状態Ｓ１１に遷移する。
【００７９】
このように、消費予測量と電源許容量との比較結果に関連する遷移条件だけでなく蓄電電圧と閾値電圧との比較結果に関連する遷移条件を追加することにより、消費予測量と電源許容量との比較結果に関連する遷移条件のみに基づいて蓄電装置１３の動作モードを制御する場合よりも、蓄電装置１３の意図しないモード切替を抑制できる。例えば、制御装置１４のバグなどによって蓄電装置１３の動作モードがアシストモードに誤って遷移することを抑制できるので、アシストモードによる電流ブーストの信頼性を向上させることができる。また、メモリ装置１１のコマンド実行中に蓄電装置１３の動作モードが遷移することを禁止することにより、状態遷移を簡略化できる。
【００８０】
〔電源投入シーケンス〕
なお、制御装置１４は、メモリシステムの電源投入のときに、蓄電装置１３の動作モードを予め定められたモードに設定しても良い。このようなモード設定は、電源投入の初期から値が確定している外部入力ピンの状態や、外部からの電気信号によって導通状態を不揮発に設定できる電気ヒューズ回路（ヒューズオプション）などを利用することにより実現できる。このように構成することにより、電源投入のときの消費電力に関する様々な要望に対応できる。例えば、制御装置１４は、メモリシステムの電源投入（Ｓ３０）のときに、蓄電装置１３の動作モードをチャージモードに設定しても良い（Ｓ３１）。この場合、電源投入のときに蓄電装置１３を充電できるので、蓄電電圧を閾値電圧よりも高くすることができる。これにより、電源投入のときに蓄電装置１３の動作モードをノンアシストモードに設定する場合よりも、アシストモードへの遷移に要する時間を短縮できる。または、制御装置１４は、メモリシステムの電源投入（Ｓ３０）のときに、蓄電装置１３の動作モードをノンアシストモードに設定しても良い（Ｓ３２）。この場合、電源投入のときに蓄電装置１３の動作モードをチャージモードに設定する場合よりも、電源投入のときの消費電流を削減できる。
【００８１】
〔リセットモード，低消費電流モード〕
なお、制御装置１４は、メモリシステムの動作モードがリセットモードおよび低消費電流モードのいずれか一方である場合に、蓄電装置１３の動作モードをノンアシストモードに設定しても良い。例えば、制御装置１４は、メモリシステムをリセットするためのリセット信号を受けた場合、または、メモリシステムの動作モードを低消費電流モードに設定するための制御信号を受けた場合、蓄電装置１３の動作モードをノンアシストモードに設定しても良い。このように構成することにより、蓄電装置１３におけるリーク電流の発生を抑制できる。
【００８２】
（蓄電装置の変形例）
なお、メモリシステムは、図１および図２に示した蓄電装置１３に代えて、図１４に示した蓄電装置１３ａを備えていても良い。図１４に示した蓄電装置１３ａは、図２に示した電流調整部１０２に代えて、電流調整部１０２ａを含む。ここでは、コンデンサ１０１の一端は、電流調整部１０２ａを経由して接地ノードに電気的に接続され、コンデンサ１０１の他端は、メモリ装置１１と電源装置１２との接続ノードに電気的に接続される。電流調整部１０２ａは、モード制御信号ＭＤに応答してコンデンサ１０１の入出力電流量を調整する。電流調整部１０２ａは、デコーダ２０２ａと、複数（ここでは、３個）のＮＭＯＳトランジスタＮＭ１，ＮＭ２，ＮＭ３とを含む。デコーダ２０２ａは、モード制御信号ＭＤに基づいて、ＮＭＯＳトランジスタＮＭ１，ＮＭ２，ＮＭ３のオン／オフを制御する。ＮＭＯＳトランジスタＮＭ１，ＮＭ２，ＮＭ３は、コンデンサ１０１の一端と接地ノードとの間に接続される。デコーダ２０２ａの出力信号（すなわち、ＮＭＯＳトランジスタＮＭ１，ＮＭ２，ＮＭ３のゲートに与えられる信号）の信号レベルは、電源電圧ＶＤＤと接地電圧との間で変化する。このように構成することにより、レベルシフタ２０１を省略できるので、図２に示した蓄電装置１３よりも回路規模を縮小できるとともに、電源装置１２の電流負荷を軽減できる。
【００８３】
（電圧レギュレータ）
また、図１５のように、メモリシステムは、図１に示した構成に加えて、電圧レギュレータ（ＲＥＧ）４１を備えていても良い。電圧レギュレータ４１は、メモリ装置１１と電源装置１２との間に介在し、電源装置１２からの電源電圧ＶＰＳを調整してメモリ装置１１に供給する。ここでは、蓄電装置１３は、電圧レギュレータ４１を経由してメモリ装置１１に電気的に接続されることになる。このように構成することにより、メモリ装置１１に供給される電源電圧の変動範囲を調整できるので、メモリ装置１１（ここでは、メモリ回路１１１，１１２，…，１１ｎ）として利用可能なメモリの選択肢を増加させることができる。
【００８４】
なお、図１６のように、メモリ回路１１１，１１２，…，１１ｎの各々に電圧レギュレータが設けられていても良い。図１６に示したメモリ装置１１では、メモリ回路１１１，１１２，…，１１ｎの各々は、電圧レギュレータ４０１と、メモリ部１２１とを含む。電圧レギュレータ４０１は、電源装置１２からの電源電圧ＶＰＳを調整してメモリ装置１１に供給する。メモリ部１２１は、フラッシュメモリによって構成されても良いし、ＥＥＰＲＯＭ，ＲｅＲＡＭ，ＰＣＭ，ＭＲＡＭなどによって構成されても良い。
【００８５】
（ダウンコンバータ，アップコンバータ）
また、図１に示したメモリシステムにおいて、蓄電装置１３は、ダウンコンバータを経由して電源装置１２に電気的に接続されるとともにアップコンバータを経由してメモリ装置１１に電気的に接続されても良い。制御装置１４は、蓄電装置１３の動作モードをチャージモードに設定する場合に、電源電流ｉＰＳの一部が電源装置１２からアップコンバータを経由して蓄電装置１３に供給されるように蓄電装置１３，ダウンコンバータ，およびアップコンバータを制御しても良い。このように構成することにより、蓄電装置１３の耐圧制限を緩和できるので、蓄電装置１３の回路規模を縮小でき、その結果、メモリシステムの回路規模を縮小できる。また、制御装置１４は、蓄電装置１３の動作モードをアシストモードに設定する場合に、補助電流ｉＡＳＳが蓄電装置１３からアップコンバータを経由してメモリ装置１１に供給されるように蓄電装置１３，ダウンコンバータ，およびアップコンバータを制御しても良い。このように構成することにより、蓄電装置１３に蓄積されたエネルギーの利用効率を向上できる。
【産業上の利用可能性】
【００８６】
以上説明したように、上述のメモリシステムは、電源装置の電流供給能力を低減できるので、データサーバや携帯型コンピュータなどのメモリシステムとして有用である。
【符号の説明】
【００８７】
１１    メモリ装置
１２    電源装置
１３，１３ａ    蓄電装置
１４    制御装置
１１１，１１２，…，１１ｎ    メモリ回路
１０１    コンデンサ
１０２，１０２ａ    電流調整部
１０３    電圧検出部
４１，４０１    電圧レギュレータ
１２１    メモリ部
【図１】
2013021874.tif 000003
【図２】
2013021874.tif 000004
【図３】
2013021874.tif 000005
【図４】
2013021874.tif 000006
【図５】
2013021874.tif 000007
【図６】
2013021874.tif 000008
【図７】
2013021874.tif 000009
【図８】
2013021874.tif 000010
【図９】
2013021874.tif 000011
【図１０】
2013021874.tif 000012
【図１１】
2013021874.tif 000013
【図１２】
2013021874.tif 000014
【図１３】
2013021874.tif 000015
【図１４】
2013021874.tif 000016
【図１５】
2013021874.tif 000017
【図１６】
2013021874.tif 000018