(57)【要約】【課題】焼結基板と半導体結晶層との接合面積比が高い複合基板およびその製造方法を提供する。【解決手段】複合基板１は、平均粒径が０．１μｍ以上３０μｍ以下の焼結基板１０と、焼結基板１０上に配置された接合層２０と、接合層２０上に配置された半導体結晶層３０ａと、を含む。複合基板１の製造方法は、平均粒径が０．１μｍ以上３０μｍ以下の焼結基板１０を準備する工程と、焼結基板１０と半導体結晶基板３０とを接合層２０を介在させて貼り合わせる工程と、半導体結晶基板３０を半導体結晶層３０ａと残りの半導体結晶基板３０ｂとに分離することにより焼結基板１０上に接合層２０を介在させて半導体結晶層３０ａが接合された複合基板１を形成する工程と、を含む。【選択図】図２
2013258373.tif 000002
【特許請求の範囲】
【請求項１】
平均粒径が０．１μｍ以上３０μｍ以下の焼結基板と、前記焼結基板上に配置された接合層と、前記接合層上に配置された半導体結晶層と、を含む複合基板。
【請求項２】
前記焼結基板は、複合酸化物を含む請求項１に記載の複合基板。
【請求項３】
平均粒径が０．１μｍ以上３０μｍ以下の焼結基板を準備する工程と、前記焼結基板と半導体結晶基板とを接合層を介在させて貼り合わせる工程と、前記半導体結晶基板を半導体結晶層と残りの半導体結晶基板とに分離することにより前記焼結基板上に前記接合層を介在させて前記半導体結晶層が接合された複合基板を形成する工程と、を含む複合基板の製造方法。
【請求項４】
前記焼結基板の主面のＲＭＳ粗さが５ｎｍ以下である請求項３に記載の複合基板の製造方法。
【請求項５】
前記焼結基板は、複合酸化物を含む請求項３または請求項４に記載の複合基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造に好適に用いられる複合基板およびその製造方法に関する。
【背景技術】
【０００２】
特性の高い半導体デバイスを効率よく製造するために、半導体結晶層と、その半導体結晶層とは化学組成が異なる異組成基体とを貼り合わせた複合基板が提案されている。
【０００３】
たとえば、特開２００３−１６５７９８号公報（特許文献１）は、基体に単結晶サファイア基板を貼り付けてサファイア複合基板を作製し、サファイア複合基板のサファイア面上に窒化ガリウム単結晶をエピタキシャル成長させる窒化ガリウム単結晶基板の製造方法を開示する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１６５７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特開２００３−１６５７９８号公報（特許文献１）に開示された方法では、基体が焼結体で形成されている焼結基板の場合、焼結基板は、一般的に、平均粒径が大きく表面粗さが粗くまた空孔を有しているため、その上に平坦な接合層を形成することが困難となり、焼結基板と半導体結晶層とを貼り合わせによる接合の際に、接合面積比（貼り合わせ面の面積全体に対する接合面の面積の比をいう。以下同じ。）が低くなるという問題がある。
【０００６】
また、一般的な焼結基板は、平均粒径が大きいことから、表面を研削または研磨しても、内部にも空孔がありまた焼結基板の結晶粒が剥落しやすいため、その表面粗さを細かくすることが困難であるという問題がある。
【０００７】
本発明は、上記問題を解決して、焼結基板と半導体結晶層との接合面積比が高い複合基板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、ある局面に従えば、平均粒径が０．１μｍ以上３０μｍ以下の焼結基板と、焼結基板上に配置された接合層と、接合層上に配置された半導体結晶層と、を含む複合基板である。本発明にかかる複合基板において、焼結基板は複合酸化物を含むことができる。
【０００９】
本発明は、別の局面に従えば、平均粒径が０．１μｍ以上３０μｍ以下の焼結基板を準備する工程と、焼結基板と半導体結晶基板とを接合層を介在させて貼り合わせる工程と、半導体結晶基板を半導体結晶層と残りの半導体結晶基板とに分離することにより焼結基板上に接合層を介在させて半導体結晶層が接合された複合基板を形成する工程と、を含む複合基板の製造方法である。本発明にかかる複合基板の製造方法において、焼結基板の主面のＲＭＳ粗さを５ｎｍ以下とすることができる。また、焼結基板は複合酸化物を含むことができる。
【発明の効果】
【００１０】
本発明によれば、焼結基板と半導体結晶層との接合面積比が高い複合基板およびその製造方法が提供される。
【図面の簡単な説明】
【００１１】
【図１】本発明にかかる複合基板の一例を示す概略断面図である。
【図２】本発明にかかる複合基板の製造方法の一例を示す概略断面図である。
【発明を実施するための形態】
【００１２】
［複合基板］
図１を参照して、本発明の一実施形態である複合基板１は、平均粒径が０．１μｍ以上３０μｍ以下の焼結基板１０と、焼結基板１０上に配置された接合層２０と、接合層２０上に配置された半導体結晶層３０ａと、を含む。本実施形態の複合基板１は、焼結基板１０の平均粒径が０．１μｍ以上３０μｍ以下であることから、研削および／または研磨などにより焼結基板１０の主面を平坦化する際に脱粒を抑制することができるため、焼結基板１０と接合層２０および半導体結晶基板３０との接合面積を大きくすることができ接合強度を高くすることができる。
【００１３】
（焼結基板）
本実施形態の複合基板１において、焼結基板１０は、その熱膨張係数の調整が可能であるため、設けられている。焼結基板１０は、その化学組成に特に制限は無く、ＳｉＯ2などのケイ素酸化物、ＳｉＯＮなどのケイ素酸窒化物、Ａｌ2Ｏ3、ＭｇＯ、ＺｒＯ2、Ｙ2Ｏ3、ＴｉＯ2などの金属酸化物、ＴｉＮ、ＧａＮ、ＡｌＮなどの金属窒化物、ＡｌＯＮ、ＴａＯＮなどの金属酸窒化物およびそれらの２種類以上の複合物などを含むことができる。焼結基板１０は、その熱膨張係数の調整が容易でその熱膨張係数のきめ細かい調整が可能な観点から、２種類以上の酸化物で形成される複合酸化物を含むことが好ましく、複合酸化物で形成されていることがより好ましい。ここで、複合酸化物としては、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2〜２Ａｌ2Ｏ3・ＳｉＯ2）などのＡｌ2Ｏ3−ＳｉＯ2、ムライト−イットリア安定化ジルコニアなどのＡｌ2Ｏ3−ＳｉＯ2−ＺｒＯ2−Ｙ2Ｏ3、ムライト−マグネシアなどのＡｌ2Ｏ3−ＳｉＯ2−ＭｇＯなどが好適に挙げられる。
【００１４】
焼結基板１０は、その平均粒径が０．１μｍ以上３０μｍ以下である。平均粒径が０．１μｍより小さいと製造コストが高くなり、平均粒径が３０μｍより大きいと研磨および／または研磨などによる焼結基板１０の主面の平坦化の際の脱粒が大きくなる。平均粒径は、製造コストを低くするとともに脱粒を抑制して焼結基板と半導体結晶層との接合性を高める観点から、０．５μｍ以上２０μｍ以下が好ましく、２μｍ以上１０μｍ以下がより好ましい。
【００１５】
（接合層）
本実施形態の複合基板１において、接合層２０は、焼結基板１０と半導体結晶基板３０との接合性を高めるために、設けられている。接合層２０は、その化学組成に特に制限は無いが、上記の接合性を高める観点から、ＳｉＯ2などのケイ素酸化物、Ａｌ2Ｏ3、ＭｇＯ、ＺｒＯ2、Ｙ2Ｏ3、ＴｉＯ2などの金属酸化物、ＴｉＮ、ＧａＮ、ＡｌＮなどの金属窒化物などを含むことが好ましい。
【００１６】
接合層２０の厚さは、特に制限はないが、上記の接合性を高める観点から、２０ｎｍ以上１０００ｎｍ以下が好ましく、５０ｎｍ以上５００ｎｍ以下がより好ましい。
【００１７】
（半導体結晶層）
本実施形態の複合基板１において、半導体結晶層３０ａは、その上に半導体層を成長させて半導体デバイスを形成するために、設けられている。半導体結晶層３０ａは、その上に成長させる半導体層に適合したものであれば特に制限はなく、ＧａＮ結晶層、ＡｌＮ結晶層などのＩＩＩ族窒化物半導体結晶層、ＳｉＣ結晶層などのＩＶ族化合物半導体結晶層などが好適に挙げられる。半導体結晶層は、高価な半導体結晶の使用量を低減する観点から、上記のＩＩＩ族窒化物結晶層が好ましい。
【００１８】
［複合基板の製造方法］
図２を参照して、本発明の別の実施形態である複合基板の製造方法は、平均粒径が０．１μｍ以上３０μｍ以下の焼結基板１０を準備する工程（図２（Ａ））と、焼結基板１０と半導体結晶基板３０とを接合層２０を介在させて貼り合わせる工程（図２（Ａ）〜（Ｃ））と、半導体結晶基板３０を半導体結晶層３０ａと残りの半導体結晶基板３０ｂとに分離することにより焼結基板１０上に接合層２０を介在させて半導体結晶層３０ａが接合された複合基板１を形成する工程（図２（Ｄ））と、を含む。本実施形態の複合基板１の製造方法は、準備される焼結基板１０の平均粒径が０．１μｍ以上３０μｍ以下であることから、焼結基板１０と半導体結晶層３０ａとの接合面積が大きく接合強度が高い複合基板が得られる。
【００１９】
（焼結基板の準備工程）
図２（Ａ）を参照して、本実施形態の複合基板の製造方法は、平均粒径が０．１μｍ以上３０μｍ以下の焼結基板を準備する工程を含む。この焼結基板の準備工程は、特に制限はないが、効率よく高品質の焼結基板を得る観点から、原料を準備する準備サブ工程と、準備された原料を焼結することにより焼結体を得る焼結サブ工程と、得られた焼結体を加工して焼結基板を形成する加工サブ工程と、を含むことが好ましい。
【００２０】
準備サブ工程において、所定の純度および平均粒径を有する原料粉末を１種類以上好ましくは２種類以上準備する。
【００２１】
焼結サブ工程において、準備した原料粉末を焼結することにより焼結体を得る。焼結温度は、平均粒径が０．１μｍ以上３０μｍ以下の焼結体を形成する観点から、焼結サブ工程全体に亘って１２００℃以上１８００℃以下が好ましい。
【００２２】
ここで、焼結の方法は、原料粉末を大気中で焼結する常圧焼結であっても、原料粉末を大気圧より高い圧力中で焼結する加圧焼結であってもよい。加圧焼結の方法は、特に制限はなく、ＨＩＰ（熱間等方圧プレス）による焼結方法、ホットプレスによる焼結方法が好ましい。焼結温度は、平均粒径が０．１μｍ以上３０μｍ以下の焼結体を形成する観点から、常圧焼結の場合１２００℃以上１６００℃以下が好ましく、加圧焼結の場合１４００℃以上１８００℃以下が好ましい。
【００２３】
さらに、焼結の方法は、原料粉末を常圧焼結した後、さらに加圧焼結することが、焼結基板の主面の研磨による平坦化の妨げとなる残留気孔を低減する観点から、好ましい。常圧焼結および加圧焼結の２段階焼結を行なう場合、常圧焼結の温度は１２００℃以上１６００℃以下が好ましく、加圧焼結の温度は１４００℃以上１８００℃以下が好ましい。
【００２４】
加工サブ工程において、焼結体を所定の形状（たとえば板状）に切断および／または研削し、その主面を研磨することにより、焼結基板を得る。ここで、焼結基板の主面１０ｍは、焼結基板と半導体結晶基板との接合強度を高める観点から、鏡面（たとえば、ＲＭＳ（二乗平均平方根）粗さが５ｎｍ以下の鏡面）に研磨することが好ましい。焼結基板１０の主面１０ｍを研磨する方法は、特に制限はなく、たとえばＣＭＰ（化学機械的研磨）などが用いられる。
【００２５】
（貼り合わせ工程）
図２（Ａ）〜（Ｃ）を参照して、本実施形態の複合基板の製造方法は、焼結基板１０と半導体結晶基板３０とを接合層２０を介在させて貼り合わせる工程を含む。この貼り合わせ工程は、特に制限はないが、効率よく複合基板を製造する観点から、焼結基板１０の主面１０ｍ上に接合層２０ａを形成するサブ工程（図２（Ａ））と、半導体結晶基板３０の主面３０ｎ上に接合層２０ｂを形成し、半導体結晶基板３０の主面３０ｎから所定の深さの位置にイオン注入領域３０ｉを形成するサブ工程（図２（Ｂ））と、焼結基板１０に形成された接合層２０ａと半導体結晶基板３０に形成された接合層２０ｂとを貼り合わせるサブ工程（図２（Ｃ））と、を含むことが好ましい。
【００２６】
図２（Ａ）を参照して、焼結基板１０の主面１０ｍ上に接合層２０ａを形成するサブ工程において、接合層２０ａは、後述する接合層２０ｂと一体化して接合層２０を形成するものであり、接合層２０と同様の材料で形成される。また、接合層２０ａを形成する方法は、その接合層２０ａの形成に適している限り特に制限はないが、品質のよい接合層２０ａを効率的に形成する観点から、スパッタ法、ＣＶＤ（化学気相堆積）法、ＰＬＤ（パルスレーザ堆積）法、ＭＢＥ（分子線成長）法、電子線蒸着法などが好ましい。
【００２７】
さらに、接合層２０ａは、焼結基板と半導体結晶基板との接合強度を高める観点から、その主面を鏡面（たとえば、ＲＭＳ（二乗平均平方根）粗さが５ｎｍ以下の鏡面）に研磨することが好ましい。接合層２０ａの主面を研磨する方法は、特に制限はなく、たとえばＣＭＰなどが用いられる。
【００２８】
図２（Ｂ）を参照して、半導体結晶基板３０の主面３０ｎ上に接合層２０ｂを形成し、半導体結晶基板３０の主面３０ｎから所定の深さの位置にイオン注入領域３０ｉを形成するサブ工程において、半導体結晶基板３０は、後サブ工程における分離により半導体結晶層３０ａを形成させるものであるため、形成しようとする半導体結晶層３０ａと化学組成が同一の基板が用いられる。
【００２９】
半導体結晶基板３０を準備する方法は、その半導体結晶基板３０の製造に適している限り特に制限はないが、結晶性のよい半導体結晶基板３０を得る観点から、ＩＩＩ族窒化物結晶基板を製造する方法としては、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＶＰＥ（有機金属気相成長）法、ＭＢＥ法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好適である。
【００３０】
接合層２０ｂを形成する材料および接合層２０ｂを形成する方法は、上記の接合層２０ａを形成する材料および接合層２０ａを形成する方法とそれぞれ同様であるため、ここでは繰り返さない。
【００３１】
半導体結晶基板３０の主面３０ｎから所定の深さの位置にイオン注入領域３０ｉを形成することは、半導体結晶基板３０の主面３０ｎ上に形成された接合層２０ｂ側からイオンＩを注入することにより行なう。注入するイオンＩは、イオン注入される半導体結晶層３０ａの結晶性の低下を抑制する観点から、質量の小さいイオンが好ましく、たとえば水素イオン、ヘリウムイオンなどが好ましい。また、イオンＩが注入される所定の深さは、１ｎｍ以上１０００μｍ以下が好ましい。
【００３２】
さらに、半導体結晶基板３０にイオン注入領域３０ｉを形成した後、接合層２０ｂは、焼結基板１０と半導体結晶基板３０との接合強度を高める観点から、その主面を鏡面（たとえば、ＲＭＳ（二乗平均平方根）粗さが５ｎｍ以下の鏡面）に研磨することが好ましい。接合層２０ｂの主面を研磨する方法は、特に制限はなく、たとえばＣＭＰなどが用いられる。
【００３３】
図２（Ｃ）を参照して、焼結基板１０に形成された接合層２０ａと半導体結晶基板３０に形成された接合層２０ｂとを貼り合わせるサブ工程において、その貼り合わせ方法は、特に制限はなく、貼り合わせ面を洗浄しそのまま貼り合わせた後６００℃〜１２００℃程度に昇温して接合する直接接合法、貼り合わせ面を洗浄しプラズマやイオンなどで活性させた後に室温（たとえば２５℃）〜４００℃程度の低温で接合する表面活性化法などが好適である。かかる貼り合わせにより、接合層２０ａと接合層２０ｂとが接合により一体化して接合層２０が形成され、焼結基板１０と半導体結晶基板３０とが接合層２０を介在させて接合される。
【００３４】
本実施形態（図２（Ａ）〜（Ｃ））においては、焼結基板１０および半導体結晶基板３０のそれぞれに接合層２０ａ，２０ｂを形成した後接合層２０ａと接合層２０ｂとを貼り合わせる方法を示したが、焼結基板１０に接合層を形成した後焼結基板１０に形成された接合層と半導体結晶基板３０とを貼り合わせてもよく、半導体結晶基板３０に接合層を形成した後半導体結晶基板３０に形成された接合層と焼結基板１０とを貼り合わせてもよい。
【００３５】
（複合基板の形成工程）
図２（Ｄ）を参照して、半導体結晶基板３０を半導体結晶層３０ａと残りの半導体結晶基板３０ｂとに分離することにより焼結基板１０上に接合層２０を介在させて半導体結晶層３０ａが接合された複合基板１を形成する工程において、半導体結晶基板３０がイオン注入領域３０ｉにおいて半導体結晶層３０ａと残りの半導体結晶基板３０ｂとに分離することにより、焼結基板１０上に接合層２０を介在させて半導体結晶層３０ａが接合されたＩＩＩ族窒化物複合基板が得られる。
【００３６】
半導体結晶基板３０をイオン注入領域３０ｉにおいて分離する方法は、半導体結晶基板３０のイオン注入領域３０ｉに何らかのエネルギーを与える方法であれば特に制限はなく、イオン注入領域３０ｉに、応力を加える方法、熱を加える方法、光を照射する方法、および超音波を印加する方法の少なくともいずれかの方法が可能である。かかるイオン注入領域３０ｉは、注入されたイオンにより脆化しているため、上記エネルギーを受けることにより、半導体結晶基板３０は、焼結基板１０上の接合層２０上に貼りあわされた半導体結晶層３０ａと、残りの半導体結晶基板３０ｂと、に容易に分離される。
【００３７】
得られた複合基板１は、その半導体結晶層３０ａの主面上に、半導体層をエピタキシャル成長させることができる。半導体層をエピタキシャル成長させる前には、複合基板１の半導体結晶層３０ａの主面を鏡面（たとえば、ＲＭＳ（二乗平均平方根）粗さが５ｎｍ以下の鏡面）に研磨することが好ましい。
【実施例】
【００３８】
［実施例Ａ］
図１〜２を参照して、以下の実施例Ａ１〜Ａ５および比較例ＡＲ１〜ＡＲ２は、焼結基板１０としてムライト焼結基板、接合層２０としてＳｉＯ2層、半導体結晶基板３０としてＧａＮ結晶基板を用いて複合基板を製造した例を示したものである。
【００３９】
（実施例Ａ１）
１．焼結基板の準備
原料として、純度が９９．９９９質量％で平均粒径が０．５μｍのシリカ（ＳｉＯ2）粉末および純度が９９．９９９質量％で平均粒径が０．５μｍのアルミナ（Ａｌ2Ｏ3）粉末を準備した。準備したシリカ粉末とアルミナ粉末をモル比２：３で混合し、室温（２５℃）で１００ＭＰａの圧力で加圧成形した後、大気圧中１６００℃で１０時間常圧焼結し、次いで、２００ＭＰａ中１８００℃で２時間ＨＩＰ（熱間等方圧プレス）焼結することにより、充填率が９９．９９体積％で平均粒径が２０μｍである直径４インチ（１０１．６ｍｍ）で厚さ５０ｍｍのムライト焼結体が得られた。次に、得られたムライト焼結体を、ワイヤーソーによりスライスした後、その主面をＣＭＰにより研磨することにより、主面が鏡面化された直径４インチで厚さが５００μｍのムライト焼結基板（図２（Ａ）に示す焼結基板１０）が得られた。
【００４０】
得られたムライト焼結基板について、その平均粒径はＳＥＭ（走査型電子顕微鏡）により測定したところ２０μｍであり、その主面における脱粒割合はＡＦＭ（原子間力顕微鏡）により測定したところ少であり、その主面のＲＭＳ（二乗平均平方根）粗さはＡＦＭにより測定したところ３ｎｍであった。ここで、脱粒割合は、脱粒箇所が５箇所未満のものと超極少、脱粒箇所が５箇所以上１０箇所未満のものを極少、脱粒箇所が１０箇所以上５０箇所未満のものを少、脱粒箇所が５０箇所以上のものを多、と評価した。
【００４１】
２．半導体結晶基板の準備
半導体結晶基板として、ＨＶＰＥ法により製造され主面が鏡面化された直径４インチで厚さ５００μｍのＧａＮ結晶基板（図２（Ｂ）に示す半導体結晶基板３０）を準備した。このＧａＮ結晶基板の主面のＲＭＳ粗さは１ｎｍであった。
【００４２】
３．焼結基板と半導体結晶基板との貼り合わせ
図２（Ａ）を参照して、ムライト焼結基板（焼結基板１０）の鏡面化された主面１０ｍ上に、ＣＶＤ（化学気相堆積）法により、接合層２０ａとして厚さ３００ｎｍのＳｉＯ2層を形成し、さらにＳｉＯ2層（接合層２０ａ）の主面を表面から３０ｎｍの深さまでＣＭＰにより研磨して、主面がＲＭＳ粗さで１ｎｍ以下に鏡面化された厚さ２７０ｎｍのＳｉＯ2層（接合層２０ａ）を形成した。
【００４３】
図２（Ｂ）を参照して、ＧａＮ結晶基板（半導体結晶基板３０）の鏡面化されたＮ原子面側の主面３０ｎ上に、ＣＶＤ法により、接合層２０ｂとして厚さ３００ｎｍのＳｉＯ2層を形成した。次いで、ＳｉＯ2層（接合層２０ｂ）が形成された主面３０ｎ側から水素イオンを注入して、主面３０ｎから３００ｎｍの深さの位置にイオン注入領域３０ｉを形成した。イオン注入領域３０ｉが形成されたＧａＮ結晶基板（半導体結晶基板３０）の主面３０ｎ上に形成されたＳｉＯ2層（接合層２０ａ）の主面を表面から３０ｎｍの深さまでＣＭＰにより研磨して、主面がＲＭＳ粗さで１ｎｍ以下に鏡面化された厚さ２７０ｎｍのＳｉＯ2層（接合層２０ｂ）を形成した。
【００４４】
図２（Ｃ）を参照して、ムライト焼結基板（焼結基板１０）に形成されたＳｉＯ2層（接合層２０ａ）の鏡面化された主面と、ＧａＮ結晶基板（半導体結晶基板３０）に形成されたＳｉＯ2層（接合層２０ｂ）の鏡面化された主面とを、Ａｒイオンガンを用いて活性化した後、大気中で貼り合わせた。貼り合わせ後、大気中で室温（たとえば２５℃）から２００℃まで３時間かけてゆっくり加熱することにより接合強度を向上させた。
【００４５】
４．複合基板の形成
図２（Ｄ）を参照して、ムライト焼結基板（焼結基板１０）とＧａＮ結晶基板（半導体結晶基板３０）とがＳｉＯ2層（接合層２０）を介在させて貼り合わされた積層基板を、さらに、５００℃に加熱して応力をかけることにより、ＧａＮ結晶基板（半導体結晶基板３０）をイオン注入領域３０ｉで分離して、図１に示すようなムライト焼結体基板（焼結基板１０）の主面上に厚さ５４０ｎｍのＳｉＯ2層（接合層２０）を介在させて厚さ３００ｎｍのＧａＮ結晶層（半導体結晶層３０ａ）が形成されたＧａＮ複合基板（複合基板１）が得られた。次いで、得られたＧａＮ複合基板（複合基板１）のＧａＮ結晶層（半導体結晶層３０ａ）の主面をＣＭＰによる研磨により鏡面化した。得られたＧａＮ複合基板（複合基板１）の接合面積比は、ノマルスキー顕微鏡により測定したところ、大であった。ここで、また、接合面積比とは、貼り合わせ面において接合面および非接合面の全体の面積に対する接合面の面積比を意味しており、かかる接合面積比が９０％以上のものを超極大、接合面積比が７５％以上９０％未満のものを極大、接合面積比が６０％以上７５％未満のものを大、接合面積比が６０％未満のものを小、と評価した。結果を表１にまとめた。
【００４６】
（実施例Ａ２）
常圧焼結の際の焼結温度を１５００℃、ＨＩＰ焼結の際の焼結温度を１７００℃としたこと以外は、実施例Ａ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト焼結基板（焼結基板１０）を得た。得られたムライト焼結基板（焼結基板１０）について、その平均粒径は１０μｍであり、その主面における脱粒割合は極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは２ｎｍであった。
【００４７】
また、本実施例のムライト焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は極大であった。結果を表１にまとめた。
【００４８】
（実施例Ａ３）
常圧焼結の際の焼結温度を１４００℃、ＨＩＰ焼結の際の焼結温度を１６００℃としたこと以外は、実施例Ａ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト焼結基板（焼結基板１０）を得た。得られたムライト焼結基板（焼結基板１０）について、その平均粒径は５μｍであり、その主面における脱粒割合は極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは１．２ｎｍであった。
【００４９】
また、本実施例のムライト焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は超極大であった。結果を表１にまとめた。
【００５０】
（実施例Ａ４）
常圧焼結の際の焼結温度を１３００℃、ＨＩＰ焼結の際の焼結温度を１５００℃としたこと以外は、実施例Ａ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト焼結基板（焼結基板１０）を得た。得られたムライト焼結基板（焼結基板１０）について、その平均粒径は２μｍであり、その主面における脱粒割合は超極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは０．７ｎｍであった。
【００５１】
また、本実施例のムライト焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は超極大であった。結果を表１にまとめた。
【００５２】
（実施例Ａ５）
常圧焼結の際の焼結温度を１２００℃、ＨＩＰ焼結の際の焼結温度を１４００℃としたこと以外は、実施例Ａ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト焼結基板（焼結基板１０）を得た。得られたムライト焼結基板（焼結基板１０）について、その平均粒径は０．５μｍであり、その主面における脱粒割合は超極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは０．５ｎｍであった。
【００５３】
また、本実施例のムライト焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は超極大であった。結果を表１にまとめた。
【００５４】
（比較例ＡＲ１）
常圧焼結の際の焼結温度を１７００℃、ＨＩＰ焼結の際の焼結温度を１９００℃としたこと以外は、実施例Ａ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト焼結基板（焼結基板１０）を得た。得られたムライト焼結基板（焼結基板１０）について、その平均粒径は５０μｍであり、その主面における脱粒割合は多であり、その主面のＲＭＳ（二乗平均平方根）粗さは７ｎｍであった。
【００５５】
また、本比較例のムライト焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は小であった。これは、本比較例のムライト焼結基板は、焼結が進み過ぎたことから、平均粒径が大きく脱粒割合が多くなり主面のＲＭＳ粗さが大きくなるため、複合基板の接合面積比が小さくなったと考えられる。結果を表１にまとめた。
【００５６】
（比較例ＡＲ２）
常圧焼結の際の焼結温度を１１００℃、ＨＩＰ焼結の際の焼結温度を１３００℃としたこと以外は、実施例Ａ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト焼結基板（焼結基板１０）を得た。得られたムライト焼結基板（焼結基板１０）について、その平均粒径は０．０５μｍであり、その主面における脱粒割合は多であり、その主面のＲＭＳ（二乗平均平方根）粗さは１０ｎｍであった。
【００５７】
また、本比較例のムライト焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は小であった。これは、本比較例のムライト焼結基板は、焼結が進まなかったことから、平均粒径が小さく脱粒割合が多くなり主面のＲＭＳ粗さが大きくなるため、複合基板の接合面積比が小さくなったと考えられる。結果を表１にまとめた。
【００５８】
【表１】
2013258373.tif 000003
【００５９】
表１を参照して、平均粒径が０．１μｍ以上３０μｍ以下のムライト焼結基板は、主面の研磨の際の脱粒割合が少なく、かかる焼結基板と半導体結晶層とが接合層を介在させて貼り合わされることにより、接合面積比が高い複合基板が得られた。
【００６０】
［実施例Ｂ］
図１〜２を参照して、以下の実施例Ｂ１〜Ｂ５および比較例ＢＲ１〜ＢＲ２は、焼結基板１０としてムライト−ＹＳＺ（イットリア安定化ジルコニア）焼結基板、接合層２０としてＳｉＯ2層、半導体結晶基板３０としてＧａＮ結晶基板を用いて複合基板を製造した例を示したものである。
【００６１】
（実施例Ｂ１）
以下のようにして、焼結基板としてのムライト−ＹＳＺ焼結基板を準備した。すなわち、原料として、純度が９９．９９９質量％で平均粒径が０．５μｍのシリカ（ＳｉＯ2）粉末、純度が９９．９９９質量％で平均粒径が０．５μｍのアルミナ（Ａｌ2Ｏ3）粉末および純度が９９．９９９９質量％で平均粒径が０．５μｍのＹＳＺ（イットリア安定化ジルコニア）粉末を準備した。準備したシリカ粉末とアルミナ粉末とをモル比２：３で混合しさらに大気圧中１５００℃で１０時間仮焼して得られたムライト粉末とＹＳＺ粉末とを質量比７：３で混合し、室温（２５℃）で１００ＭＰａの圧力で加圧成形した後、大気圧中１６００℃で１０時間常圧焼結し、次いで、２００ＭＰａ中１８００℃で２時間ＨＩＰ（熱間等方圧プレス）焼結することにより、充填率が９９．９９体積％で平均粒径が２０μｍである直径４インチ（１０１．６ｍｍ）で厚さ５０ｍｍのムライト−ＹＳＺ焼結体が得られた。次に、得られたムライト−ＹＳＺ焼結体を、ワイヤーソーによりスライスした後、その主面をＣＭＰにより研磨することにより、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−ＹＳＺ焼結基板（図２（Ａ）に示す焼結基板１０）が得られた。
【００６２】
得られたムライト−ＹＳＺ焼結基板（焼結基板１０）について、その平均粒径は２０μｍであり、その主面における脱粒割合は少であり、その主面のＲＭＳ（二乗平均平方根）粗さは３．５ｎｍであった。
【００６３】
また、本実施例のムライト−ＹＳＺ焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は大であった。結果を表２にまとめた。
【００６４】
（実施例Ｂ２）
常圧焼結の際の焼結温度を１５００℃、ＨＩＰ焼結の際の焼結温度を１７００℃としたこと以外は、実施例Ｂ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−ＹＳＺ焼結基板（焼結基板１０）を得た。得られたムライト−ＹＳＺ焼結基板（焼結基板１０）について、その平均粒径は１０μｍであり、その主面における脱粒割合は極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは２．３ｎｍであった。
【００６５】
また、本実施例のムライト−ＹＳＺ焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は極大であった。結果を表２にまとめた。
【００６６】
（実施例Ｂ３）
常圧焼結の際の焼結温度を１４００℃、ＨＩＰ焼結の際の焼結温度を１６００℃としたこと以外は、実施例Ｂ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−ＹＳＺ焼結基板（焼結基板１０）を得た。得られたムライト−ＹＳＺ焼結基板（焼結基板１０）について、その平均粒径は５μｍであり、その主面における脱粒割合は極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは１．４ｎｍであった。
【００６７】
また、本実施例のムライト−ＹＳＺ焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は超極大であった。結果を表２にまとめた。
【００６８】
（実施例Ｂ４）
常圧焼結の際の焼結温度を１３００℃、ＨＩＰ焼結の際の焼結温度を１５００℃としたこと以外は、実施例Ｂ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−ＹＳＺ焼結基板（焼結基板１０）を得た。得られたムライト−ＹＳＺ焼結基板（焼結基板１０）について、その平均粒径は２μｍであり、その主面における脱粒割合は超極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは０．８ｎｍであった。
【００６９】
また、本実施例のムライト−ＹＳＺ焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は超極大であった。結果を表２にまとめた。
【００７０】
（実施例Ｂ５）
常圧焼結の際の焼結温度を１２００℃、ＨＩＰ焼結の際の焼結温度を１４００℃としたこと以外は、実施例Ｂ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−ＹＳＺ焼結基板（焼結基板１０）を得た。得られたムライト−ＹＳＺ焼結基板（焼結基板１０）について、その平均粒径は０．５μｍであり、その主面における脱粒割合は超極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは０．６ｎｍであった。
【００７１】
また、本実施例のムライト−ＹＳＺ焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は超極大であった。結果を表２にまとめた。
【００７２】
（比較例ＢＲ１）
常圧焼結の際の焼結温度を１７００℃、ＨＩＰ焼結の際の焼結温度を１９００℃としたこと以外は、実施例Ｂ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−ＹＳＺ焼結基板（焼結基板１０）を得た。得られたムライト−ＹＳＺ焼結基板（焼結基板１０）について、その平均粒径は５０μｍであり、その主面における脱粒割合は多であり、その主面のＲＭＳ（二乗平均平方根）粗さは８．１ｎｍであった。
【００７３】
また、本比較例のムライト−ＹＳＺ焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は小であった。これは、本比較例のムライト−ＹＳＺ焼結基板は、焼結が進み過ぎたことから、平均粒径が大きく脱粒割合が多くなり主面のＲＭＳ粗さが大きくなるため、複合基板の接合面積比が小さくなったと考えられる。結果を表２にまとめた。
【００７４】
（比較例ＢＲ２）
常圧焼結の際の焼結温度を１１００℃、ＨＩＰ焼結の際の焼結温度を１３００℃としたこと以外は、実施例Ｂ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−ＹＳＺ焼結基板（焼結基板１０）を得た。得られたムライト−ＹＳＺ焼結基板（焼結基板１０）について、その平均粒径は０．０５μｍであり、その主面における脱粒割合は多であり、その主面のＲＭＳ（二乗平均平方根）粗さは１０ｎｍであった。
【００７５】
また、本比較例のムライト−ＹＳＺ焼結基板を用いて実施例Ａ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は小であった。これは、本比較例のムライト−ＹＳＺ焼結基板は、焼結が進まなかったことから、平均粒径が小さく脱粒割合が多くなり主面のＲＭＳ粗さが大きくなるため、複合基板の接合面積比が小さくなったと考えられる。結果を表２にまとめた。
【００７６】
【表２】
2013258373.tif 000004
【００７７】
表２を参照して、平均粒径が０．１μｍ以上３０μｍ以下のムライト−ＹＳＺ焼結基板は、主面の研磨の際の脱粒割合が少なく、かかる焼結基板と半導体結晶層とが接合層を介在させて貼り合わされることにより、接合面積比が高い複合基板が得られた。
【００７８】
［実施例Ｃ］
図１〜２を参照して、以下の実施例Ｃ１〜Ｃ５および比較例ＣＲ１〜ＣＲ２は、焼結基板１０としてムライト−マグネシア（ＭｇＯ）焼結基板、接合層２０としてＭｇＯ層、半導体結晶基板３０としてＧａＮ結晶基板を用いて複合基板を製造した例を示したものである。
【００７９】
（実施例Ｃ１）
以下のようにして、焼結基板としてのムライト−マグネシア焼結基板を準備した。すなわち、原料として、純度が９９．９９９質量％で平均粒径が０．１μｍのシリカ（ＳｉＯ2）粉末、純度が９９．９９９質量％で平均粒径が０．２μｍのアルミナ（Ａｌ2Ｏ3）粉末および純度が９９．９９９質量％で平均粒径が０．２μｍのマグネシア（ＭｇＯ）粉末を準備した。準備したシリカ粉末とアルミナ粉末とをモル比２：３で混合しさらに大気圧中１５００℃で１０時間仮焼して得られたムライト粉末とマグネシア粉末とを質量比７：３で混合し、室温（２５℃）で１００ＭＰａの圧力で加圧成形した後、大気圧中１６００℃で１０時間常圧焼結し、次いで、２００ＭＰａ中１８００℃で２時間ＨＩＰ（熱間等方圧プレス）焼結することにより、充填率が９９．９９体積％で平均粒径が３０μｍである直径４インチ（１０１．６ｍｍ）で厚さ５０ｍｍのムライト−マグネシア焼結体が得られた。次に、得られたムライト−マグネシア焼結体を、ワイヤーソーによりスライスした後、その主面をＣＭＰにより研磨することにより、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−マグネシア焼結基板（図２（Ａ）に示す焼結基板１０）が得られた。
【００８０】
得られたムライト−マグネシア焼結基板（焼結基板１０）について、その平均粒径は３０μｍであり、その主面における脱粒割合は少であり、その主面のＲＭＳ（二乗平均平方根）粗さは３．７ｎｍであった。
【００８１】
また、本実施例のムライト−マグネシア焼結基板を用いて、接合層２０ａ，２０ｂとしてＣＶＤ法によりそれぞれ厚さ３００ｎｍのＭｇＯ層を形成したこと以外は、実施例Ａ１と同様にして、ムライト−マグネシア焼結体基板（焼結基板１０）の主面上に厚さ５４０ｎｍのＳｉＯ2層（接合層２０）を介在させて厚さ３００ｎｍのＧａＮ結晶層（半導体結晶層３０ａ）が形成されたＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は大であった。結果を表３にまとめた。
【００８２】
（実施例Ｃ２）
常圧焼結の際の焼結温度を１５００℃、ＨＩＰ焼結の際の焼結温度を１７００℃としたこと以外は、実施例Ｃ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−マグネシア焼結基板（焼結基板１０）を得た。得られたムライト−マグネシア焼結基板（焼結基板１０）について、その平均粒径は１５μｍであり、その主面における脱粒割合は極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは２．４ｎｍであった。
【００８３】
また、本実施例のムライト−マグネシア焼結基板を用いて実施例Ｃ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は極大であった。結果を表３にまとめた。
【００８４】
（実施例Ｃ３）
常圧焼結の際の焼結温度を１４００℃、ＨＩＰ焼結の際の焼結温度を１６００℃としたこと以外は、実施例Ｂ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−マグネシア焼結基板（焼結基板１０）を得た。得られたムライト−マグネシア焼結基板（焼結基板１０）について、その平均粒径は７．５μｍであり、その主面における脱粒割合は極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは１．５ｎｍであった。
【００８５】
また、本実施例のムライト−マグネシア焼結基板を用いて実施例Ｃ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は超極大であった。結果を表３にまとめた。
【００８６】
（実施例Ｃ４）
常圧焼結の際の焼結温度を１３００℃、ＨＩＰ焼結の際の焼結温度を１５００℃としたこと以外は、実施例Ｃ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−マグネシア焼結基板（焼結基板１０）を得た。得られたムライト−マグネシア焼結基板（焼結基板１０）について、その平均粒径は３μｍであり、その主面における脱粒割合は超極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは０．８ｎｍであった。
【００８７】
また、本実施例のムライト−マグネシア焼結基板を用いて実施例Ｃ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は超極大であった。結果を表３にまとめた。
【００８８】
（実施例Ｃ５）
常圧焼結の際の焼結温度を１２００℃、ＨＩＰ焼結の際の焼結温度を１４００℃としたこと以外は、実施例Ｃ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−マグネシア焼結基板（焼結基板１０）を得た。得られたムライト−マグネシア焼結基板（焼結基板１０）について、その平均粒径は０．５μｍであり、その主面における脱粒割合は超極少であり、その主面のＲＭＳ（二乗平均平方根）粗さは０．６ｎｍであった。
【００８９】
また、本実施例のムライト−マグネシア焼結基板を用いて実施例Ｃ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は超極大であった。結果を表３にまとめた。
【００９０】
（比較例ＣＲ１）
常圧焼結の際の焼結温度を１７００℃、ＨＩＰ焼結の際の焼結温度を１９００℃としたこと以外は、実施例Ｂ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−マグネシア焼結基板（焼結基板１０）を得た。得られたムライト−マグネシア焼結基板（焼結基板１０）について、その平均粒径は７５μｍであり、その主面における脱粒割合は多であり、その主面のＲＭＳ（二乗平均平方根）粗さは８．５ｎｍであった。
【００９１】
また、本比較例のムライト−マグネシア焼結基板を用いて実施例Ｃ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は小であった。これは、本比較例のムライト−マグネシア焼結基板は、焼結が進み過ぎたことから、平均粒径が大きく脱粒割合が多くなり主面のＲＭＳ粗さが大きくなるため、複合基板の接合面積比が小さくなったと考えられる。結果を表３にまとめた。
【００９２】
（比較例ＣＲ２）
常圧焼結の際の焼結温度を１１００℃、ＨＩＰ焼結の際の焼結温度を１３００℃としたこと以外は、実施例Ｃ１と同様にして、主面が鏡面化された直径４インチで厚さが５００μｍのムライト−マグネシア焼結基板（焼結基板１０）を得た。得られたムライト−マグネシア焼結基板（焼結基板１０）について、その平均粒径は０．０５μｍであり、その主面における脱粒割合は多であり、その主面のＲＭＳ（二乗平均平方根）粗さは１０ｎｍであった。
【００９３】
また、本比較例のムライト−マグネシア焼結基板を用いて実施例Ｃ１と同様にして、ＧａＮ複合基板（複合基板１）を得た。得られたＧａＮ複合基板（複合基板１）の接合面積比は小であった。これは、本比較例のムライト−マグネシア焼結基板は、焼結が進まなかったことから、平均粒径が小さく脱粒割合が多くなり主面のＲＭＳ粗さが大きくなるため、複合基板の接合面積比が小さくなったと考えられる。結果を表３にまとめた。
【００９４】
【表３】
2013258373.tif 000005
【００９５】
表３を参照して、平均粒径が０．１μｍ以上３０μｍ以下のムライト−マグネシア焼結基板は主面の研磨の際の脱粒割合が少なく、かかる焼結基板と半導体結晶層とが接合層を介在させて貼り合わされることにより、接合面積比が高い複合基板が得られた。
【００９６】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９７】
１  複合基板、１０  焼結基板、１０ｍ，３０ｎ  主面、２０，２０ａ，２０ｂ  接合層、３０  半導体結晶基板、３０ａ  半導体結晶層、３０ｂ  残りの半導体結晶基板、３０ｉ  イオン注入領域、Ｉ  イオン。
【図１】
2013258373.tif 000006
【図２】
2013258373.tif 000007