(57)【要約】【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。【解決手段】本発明は、複数の誘電体層が積層されたセラミック素体と、上記セラミック素体の中間部に位置した誘電体層上に形成され、上記セラミック素体の上下方向に沿って上記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、上記セラミック素体の上下部に位置した誘電体層上にそれぞれ形成された複数のダミー電極と、上記セラミック素体の両端面に形成され、上記第１及び第２内部電極の露出した部分とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、上記ダミー電極の長さは、上記第１及び第２外部電極が上記セラミック素体を覆う長さより長く形成された積層セラミック電子部品を提供する。【選択図】図３
2013191820.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されたセラミック素体と、
前記セラミック素体の中間部に位置した誘電体層上に形成され、前記セラミック素体の上下方向に沿って前記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、
前記セラミック素体の上下部に位置した誘電体層上にそれぞれ形成された複数のダミー電極と、
前記セラミック素体の両端面に形成され、前記第１及び第２内部電極の露出した部分とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、
前記ダミー電極の長さは、前記第１及び第２外部電極が前記セラミック素体を覆う長さより長く形成される、積層セラミック電子部品。
【請求項２】
前記ダミー電極は、一つの誘電体層上に離隔された状態で形成され、前記第１及び第２外部電極にそれぞれ接続される第１及び第２ダミー電極からなる、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１及び第２ダミー電極の長さは、それぞれ前記セラミック素体の長さの１／２より小さい長さに形成される、請求項２に記載の積層セラミック電子部品。
【請求項４】
前記第１及び第２ダミー電極は同一長さに形成される、請求項２に記載の積層セラミック電子部品。
【請求項５】
前記第１及び第２ダミー電極は、異なる長さに形成される、請求項２に記載の積層セラミック電子部品。
【請求項６】
前記第１及び第２ダミー電極の離隔間隔は、前記セラミック素体の長さの０．５〜１．５％である、請求項２に記載の積層セラミック電子部品。
【請求項７】
前記ダミー電極は、前記第１及び第２外部電極のうち一つに接続される第１ダミー電極と、前記第１及び第２外部電極のうち前記第１ダミー電極が接続されたものと他の外部電極に接続される第２ダミー電極と、を含み、
前記第１及び第２ダミー電極は、前記セラミック素体の最外郭面に形成された内部電極と同一の方向に露出したダミー電極が前記セラミック素体の上下部にそれぞれ形成される、積層セラミック電子部品。
【請求項８】
前記セラミック素体の上下部に形成された誘電体カバー層をさらに含む、請求項１に記載の積層セラミック電子部品。
【請求項９】
前記ダミー電極は、前記セラミック素体の端面を通じて露出した部分のコーナー部が斜めに形成される、請求項１に記載の積層セラミック電子部品。
【請求項１０】
前記ダミー電極は、前記セラミック素体の内側に位置した部分のコーナー部が斜めに形成される、請求項１に記載の積層セラミック電子部品。
【請求項１１】
複数の第１セラミックシート上に前記第１セラミックシートの一端面を通じて露出するように第１内部電極膜をそれぞれ形成する段階と、
複数の第２セラミックシート上に前記第２セラミックシートの他端面を通じて露出するように第２内部電極膜をそれぞれ形成する段階と、
複数の第３セラミックシート上に複数のダミー電極膜を形成する段階と、
前記第３セラミックシートを複数個積層し、その上に前記第１セラミックシートと前記第２セラミックシートとを交互に複数個積層し、その上に前記第３セラミックシートをさらに複数個積層して積層体を形成する段階と、
前記積層体を焼成する段階と、
前記積層体の両端面に前記第１及び第２内部電極膜の露出した部分を覆うように第１及び第２外部電極を形成する段階と、を含み、
前記ダミー電極膜の長さは、前記第１及び第２外部電極が前記積層体を覆う長さより長く形成する、積層セラミック電子部品の製造方法。
【請求項１２】
前記ダミー電極膜を形成する段階は、
一つの前記第３セラミックシート上に離隔された状態で両端面を通じてそれぞれ露出するように第１及び第２ダミー電極膜を形成する、請求項１１に記載の積層セラミック電子部品の製造方法。
【請求項１３】
前記ダミー電極膜を形成する段階は、
前記第１及び第２ダミー電極膜の長さをそれぞれ前記第３セラミックシートの長さの１／２より小さい長さに形成する、請求項１２に記載の積層セラミック電子部品の製造方法。
【請求項１４】
前記ダミー電極膜を形成する段階は、
前記第１及び第２ダミー電極膜を前記第３セラミックシートの中央を基準に対称型になるように同一長さに形成する、請求項１２に記載の積層セラミック電子部品の製造方法。
【請求項１５】
前記ダミー電極膜を形成する段階は、
前記第１及び第２ダミー電極膜を前記第３セラミックシート上に異なる長さになるように形成する、請求項１２に記載の積層セラミック電子部品の製造方法。
【請求項１６】
前記ダミー電極膜を形成する段階は、
前記第１及び第２ダミー電極の離隔間隔が前記第３セラミックシートの長さの０．５〜１．５％になるようにする、請求項１２に記載の積層セラミック電子部品の製造方法。
【請求項１７】
前記ダミー電極膜は、前記第１及び第２外部電極のうち一つに接続される第１ダミー電極膜と、前記第１及び第２外部電極のうち前記第１ダミー電極が接続されたものと他の外部電極に接続される第２ダミー電極膜と、を含み、
前記第１及び第２ダミー電極膜は、前記セラミック素体の最外郭面に形成された内部電極と同一の方向に露出したダミー電極膜を前記セラミック素体の上下部にそれぞれ形成する、請求項１１に記載の積層セラミック電子部品の製造方法。
【請求項１８】
前記積層体を焼成する段階の前に、
前記積層体の上下部に誘電体カバー層をさらに形成する、請求項１１に記載の積層セラミック電子部品の製造方法。
【請求項１９】
前記ダミー電極膜を形成する段階は、
前記ダミー電極膜が前記第３セラミックシートの端面を通じて露出した部分のコーナー部を斜めに形成する、請求項１１に記載の積層セラミック電子部品の製造方法。
【請求項２０】
前記ダミー電極膜を形成する段階は、
前記ダミー電極膜が前記第３セラミックシートの内側に位置した部分のコーナー部を斜めに形成する、請求項１１に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
セラミック材料を用いる電子部品としてキャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタ等がある。
【０００３】
上記セラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ、Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型でありながら、高容量が保障され、実装が容易であるという長所を有する電子部品である。
【０００４】
このような積層セラミックキャパシタは、液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ、Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）等の映像機器、コンピュータ、個人携帯用端末機（ＰＤＡ、Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話等の多様な電子製品の回路基板に装着されて電気を充填または放電させる重要な役割をするチップ形態のコンデンサである。
【０００５】
最近、映像機器の大型化またはコンピュータの中央処理装置（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）の速度上昇等のような理由によって電子機器の発熱が深化している。
【０００６】
従って、上記積層セラミックキャパシタには、電子機器に設置された集積回路（ＩＣ、Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の安定的な動作のため、高い温度においても安定した容量及び信頼性の確保が求められている。
【０００７】
このような積層セラミックキャパシタは、セラミック積層体の両端面に伝導性物質を塗布して外部電極を形成する。
【０００８】
この際、上記外部電極は、上記積層体のコーナー部分に形成された厚さが積層体の中央部に形成された厚さに比べて薄く形成される。
【０００９】
従って、上記積層体のコーナー部分を通じて湿気、イオン及び導電性異物等が内部電極の露出した面に浸透して積層セラミック電子部品の絶縁抵抗の劣化及び信頼性の低下等の問題をもたらす可能性がある。
【００１０】
このような問題点を防止するため、積層セラミックキャパシタの内部電極は、誘電体層の周りに沿って所定のマージン部が備えた構造に印刷されるが、これによって、マージン部と内部電極が形成された領域との間の段差が発生するようになる。
【００１１】
よって、製造過程において、内部電極が印刷された複数のシートを積層してから同一圧力で圧搾する際、段差があるマージン部を収縮するのに限界があることから、このような段差によって、積層された誘電体層のうち一部が剥離されるデラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）が発生するおそれがある。
【００１２】
従って、上記デラミネーションを通じて、上述した湿気、イオン及び導電性異物等が内部電極の露出した面に浸透するという現象が深化することがあり、このような問題は、特にシートの積層数が多い超高容量の製品からさらに深化する可能性がある。
【００１３】
先行技術文献１は、ダミー電極が第１及び第２内部電極の間に配置されると共に、ダミー電極がセラミック素体の上下部に形成された構造は開示していない。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】韓国公開特許第１０−２０１１−００２７３２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
当該技術分野では、積層セラミック電子部品のデラミネーションを抑制したり、デラミネーションが発生してもチップの信頼性に影響を及ぼさない方に発生するようにすることで、めっき及び駆動環境で内部電極が露出した面に湿気、イオン及び導電性異物等が浸透することを最小限にすることができる新たな方案が求められてきた。
【課題を解決するための手段】
【００１６】
本発明の一側面は、複数の誘電体層が積層されたセラミック素体と、上記セラミック素体の中間部に位置した誘電体層上に形成され、上記セラミック素体の上下方向に沿って上記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、上記セラミック素体の上下部に位置した誘電体層上にそれぞれ形成された複数のダミー電極と、上記セラミック素体の両端面に形成され、上記第１及び第２内部電極の露出した部分とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、上記ダミー電極の長さは、上記第１及び第２外部電極が上記セラミック素体を覆う長さより長く形成された積層セラミック電子部品を提供する。
【００１７】
本発明の一実施例において、上記ダミー電極は、一つの誘電体層上に離隔された状態で形成され、上記第１及び第２外部電極にそれぞれ接続される第１及び第２ダミー電極からなることができる。
【００１８】
本発明の一実施例において、上記第１及び第２ダミー電極の長さは、それぞれ上記セラミック素体の長さの１／２より小さい長さに形成されることができる。
【００１９】
本発明の一実施例において、上記第１及び第２ダミー電極は、同一長さに形成されることができる。
【００２０】
本発明の一実施例において、上記第１及び第２ダミー電極は、異なる長さに形成されることができる。
【００２１】
本発明の一実施例において、上記第１及び第２ダミー電極の離隔間隔は、上記セラミック素体の長さの０．５〜１．５％であることができる。
【００２２】
本発明の一実施例において、上記ダミー電極は、上記第１及び第２外部電極のうち一つに接続される第１ダミー電極と、上記第１及び第２外部電極のうち上記第１ダミー電極が接続されたものと他の外部電極に接続される第２ダミー電極と、を含み、上記第１及び第２ダミー電極は、上記セラミック素体の最外郭面に形成された内部電極と同一方向に露出したダミー電極が上記セラミック素体の上下部にそれぞれ形成されることができる。
【００２３】
本発明の一実施例において、上記セラミック素体は、上下部に誘電体カバー層をさらに含むことができる。
【００２４】
本発明の一実施例において、上記ダミー電極は、上記セラミック素体の端面を通じて露出した部分のコーナー部が斜めに形成されることができる。
【００２５】
本発明の一実施例において、上記ダミー電極は、上記セラミック素体の内側に位置した部分のコーナー部が斜めに形成されることができる。
【００２６】
本発明の他の側面は、複数の第１セラミックシート上に上記第１セラミックシートの一端面を通じて露出するように第１内部電極膜をそれぞれ形成する段階と、複数の第２セラミックシート上に上記第２セラミックシートの他端面を通じて露出するように第２内部電極膜をそれぞれ形成する段階と、複数の第３セラミックシート上に複数のダミー電極膜を形成する段階と、上記第３セラミックシートを複数個積層し、その上に上記第１セラミックシートと上記第２セラミックシートとを交互に複数個積層し、その上に上記第３セラミックシートをさらに複数個積層して積層体を形成する段階と、上記積層体を焼成する段階と、上記積層体の両端面に上記第１及び第２内部電極膜の露出した部分を覆うように第１及び第２外部電極を形成する段階と、を含み、上記ダミー電極膜の長さは、上記第１及び第２外部電極が上記積層体を覆う長さより長く形成する積層セラミック電子部品の製造方法を提供する。
【００２７】
本発明の一実施例において、上記ダミー電極膜を形成する段階は、一つの上記第３セラミックシート上に離隔された状態で両端面を通じてそれぞれ露出するように第１及び第２ダミー電極膜を形成して行われることができる。
【００２８】
本発明の一実施例において、上記ダミー電極膜を形成する段階は、上記第１及び第２ダミー電極膜の長さをそれぞれ上記第３セラミックシートの長さの１／２より小さい長さに形成して行われることができる。
【００２９】
本発明の一実施例において、上記ダミー電極膜を形成する段階は、上記第１及び第２ダミー電極膜を上記第３セラミックシートの中央を基準に対称型になるように同一長さに形成することができる。
【００３０】
本発明の一実施例において、上記ダミー電極膜を形成する段階は、上記第１及び第２ダミー電極膜を上記第３セラミックシート上に異なる長さになるように形成することができる。
【００３１】
本発明の一実施例において、上記ダミー電極膜を形成する段階は、上記第１及び第２ダミー電極膜の離隔間隔が上記第３セラミックシートの長さの０．５〜１．５％になるようにすることができる。
【００３２】
本発明の一実施例において、上記ダミー電極膜は、上記第１及び第２外部電極のうち一つに接続される第１ダミー電極膜と、上記第１及び第２外部電極のうち上記第１ダミー電極が接続されたものと他の外部電極に接続される第２ダミー電極膜と、を含み、上記第１及び第２ダミー電極膜は、上記セラミック素体の最外郭面に形成された内部電極と同一方向に露出したダミー電極膜を上記セラミック素体の上下部にそれぞれ形成することができる。
【００３３】
本発明の一実施例において、上記積層体を焼成する段階の前に、上記積層体の上下部に誘電体カバー層をさらに形成することができる。
【００３４】
本発明の一実施例において、上記ダミー電極膜を形成する段階は、上記ダミー電極膜が上記第３セラミックシートの端面を通じて露出した部分のコーナー部を斜めに形成することができる。
【００３５】
本発明の一実施例において、上記ダミー電極膜を形成する段階は、上記ダミー電極膜が上記第３セラミックシートの内側に位置した部分のコーナー部を斜めに形成することができる。
【発明の効果】
【００３６】
本発明の一実施例によると、セラミック素体の上下部にダミー電極を形成して段差を改善することで、デラミネーションを抑制したり、デラミネーションが発生してもダミー電極で発生するようにすることで、めっき及び駆動環境においてセラミック素体のコーナー部分を通じて湿気、イオン及び導電性異物等が内部電極の露出した面に浸透することを最小限にすると共に、積層セラミック電子部品の絶縁抵抗の劣化及び信頼性の低下を防止することができるという効果がある。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施例による積層セラミックキャパシタの構造を示す概略斜視図である。
【図２】図１のＡ−Ａ’線に沿った断面図である。
【図３】図２の積層セラミックキャパシタの誘電体層、第１内部電極、第２内部電極、ダミー電極及び上下誘電体カバー層を示す分解斜視図である。
【図４】図３の結合構造を示す斜視図である。
【図５】図３の第１ダミー電極が形成された誘電体層を示す斜視図である。
【図６】図４のコーナー部を示す顕微鏡による写真である。
【図７】本発明の他の実施例による積層セラミックキャパシタの誘電体層、第１内部電極、第２内部電極、ダミー電極及び上下誘電体カバー層を示す分解斜視図である。
【図８】図７の結合構造を示す斜視図である。
【図９】図７の第１ダミー電極が形成された誘電体層を示す斜視図である。
【図１０】本発明のさらに他の実施例によるダミー電極を示す斜視図である。
【図１１】本発明のさらに他の実施例によるダミー電極を示す斜視図である。
【発明を実施するための形態】
【００３８】
以下では、本発明が属する技術分野における通常の知識を有する者に本発明を容易に行えるようにするため、添付の図面を参照して本発明の好ましい実施例について以下の通り説明する。
【００３９】
しかしながら、本発明の実施例は、他の多様な形態に変形されることができ、本発明の範囲が以下で説明する実施例に限定されるものではない。
【００４０】
また、本発明の実施例は、当該技術分野における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
【００４１】
従って、図面上における要素の形状及びサイズ等は、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同一要素である。
【００４２】
また、類似した機能及び作用をする部分に対しては、図面全体にわたって同一符号を用いる。
【００４３】
なお、明細書全体において、ある構成要素を「含む」とは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【００４４】
本発明はセラミック電子部品に関するもので、本発明の一実施例によるセラミック電子部品は、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗及びサーミスタ等があり、以下では、セラミック電子製品の一例として積層セラミックキャパシタについて説明する。
【００４５】
また、本実施例においては、説明の便宜のためにセラミック素体の外部電極が形成された面を左右両端面に設定し、これと垂直に交差される面を左右側面に設定して説明する。
【００４６】
図１から図５を参照すると、本実施例による積層セラミックキャパシタ１００は、複数の誘電体層が積層されたセラミック素体１１０と、セラミック素体１１０の中間部に位置した誘電体層１１１上に形成され、セラミック素体１１０の上下方向に沿ってセラミック素体１１０の両端面を通じて交互に露出する複数の第１及び第２内部電極１３１、１３２と、セラミック素体１１０の上下部に位置した誘電体層１１４、１１５上に形成される複数のダミー電極１３３、１３４と、を含む。
【００４７】
また、セラミック素体１１０の両端面には第１及び第２内部電極１３１、１３２の露出した部分とそれぞれ接続して電気的に連結されるように第１及び第２外部電極１２１、１２２が形成される。
【００４８】
この際、ダミー電極１３３、１３４は、第１及び第２外部電極１２１、１２２がセラミック素体１１０を覆う長さより長くなるように形成される。
【００４９】
本実施例において、ダミー電極１３３、１３４は、一つの誘電体層１１１上に離隔された状態で形成され、第１及び第２外部電極１２１、１２２にそれぞれ接続されるようにセラミック素体１１０の両端面の一端面を通じて交互に露出する第１ダミー電極１３３ａ、１３４ａと、第２ダミー電極１３３ｂ、１３４ｂと、を含むことができる。
【００５０】
このようなダミー電極１３３、１３４は、セラミック素体１１０の段差を減らしてデラミネーションの発生を抑制したり、デラミネーションが発生しても第１及び第２内部電極１３１、１３２ではなくダミー電極１３３、１３４で発生するようにすることで、製品の信頼性を向上させることができる。
【００５１】
この際、ダミー電極１３３、１３４は、第１及び第２内部電極１３１、１３２間の段差発生を最小限にするために最大限に大きく形成されることが好ましく、その幅は、誘電体層１１４、１１５の幅に対して少なくとも５０％以上の幅を有するように形成されることができる。
【００５２】
また、第１ダミー電極１３３ａ、１３４ａ及び第２ダミー電極１３３ｂ、１３４ｂの長さは、それぞれセラミック素体１１０の長さａの１／２より小さい長さを有するように形成されることができる。
【００５３】
従って、本実施例の場合、第１ダミー電極１３３ａ、１３４ａと第２ダミー電極１３３ｂ、１３４ｂとの間には、全体セラミック素体の長さａの０．５〜１．５％に設定された離隔間隔ｂが存在するが、この離隔間隔ｂは、電極の形成の際に印刷にじみ等を防止するための用途として活用されることができる。
【００５４】
また、本実施例においては、第１ダミー電極１３３ａ、１３４ａ及び第２ダミー電極１３３ｂ、１３４ｂを同一長さに形成して左右対称構造に構成したが、本発明がこれに限定されるものではない。
【００５５】
即ち、ダミー電極１３３、１３４は、必要の際には、第１ダミー電極１３３ａ、１３４ａ及び第２ダミー電極１３３ｂ、１３４ｂの長さを異なるようにして非対称構造に構成する等、多様に変形することができる。
【００５６】
また、ダミー電極１３３、１３４は、あまりにも多くの数をセラミック素体１１０の上下に積層すると、チップのサイズが大きくなりすぎるという問題点がある。
【００５７】
従って、ダミー電極１３３、１３４を有する誘電体層１１４、１１５は、段差発生を抑制することができる範囲内で、例えば、第１及び第２内部電極１３１、１３２が形成された誘電体層１１１の厚さに対して１０から２０％程度の厚さに形成されることができるが、本発明がこれに限定されるものではない。
【００５８】
また、ダミー電極１３３、１３４を有する誘電体層１１４、１１５は、上下積層される数を同一にすることができるが、本発明はこれに限定されず、必要の際には、ダミー電極１３３、１３４を有する誘電体層１１４、１１５の上下積層される数が異なるようにして構成することができる。
【００５９】
なお、セラミック素体１１０の最外郭面、即ち、図面上の上下面には誘電体カバー層１１２、１１３を形成することができる。
【００６０】
この際、誘電体カバー層１１２は、必要の際には、２個以上を上下方向に積層して形成されることができる。
【００６１】
セラミック素体１１０は、複数の誘電体層１１１を積層して形成されることができる。
【００６２】
この際、セラミック素体１１０を構成する複数の誘電体層１１１は、焼結された状態で、隣接する誘電体層１１１間の境界が確認できないほど一体化されていることができる。
【００６３】
また、セラミック素体１１０は、その形状に特に制限されないが、一般的に直方体であることができる。
【００６４】
なお、セラミック素体１１０は、その寸法に特に制限されないが、例えば、０．６ｍｍ×０．３ｍｍ等のサイズに構成して１．０μＦ以上の高容量を有する積層セラミックキャパシタ１００を構成することができる。
【００６５】
このようなセラミック素体１１０を構成する誘電体層１１１、１１４、１１５は、セラミック粉末、例えば、ＢａＴｉＯ３系セラミック粉末等を含むことができる。
【００６６】
ＢａＴｉＯ３系セラミック粉末は、ＢａＴｉＯ３にＣａまたはＺｒ等が一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３等であることができるが、これに限定されるものではない。
【００６７】
セラミック粉末の平均粒径は０．８μｍ以下であることができ、より好ましくは、０．０５から０．５μｍであることができるが、本発明がこれに限定されるものではない。
【００６８】
誘電体層１１１は、必要の際には、セラミック粉末と共に、遷移金属酸化物や炭化物、希土類元素またはＭｇ、Ａｌのうち少なくとも一つをさらに含むことができる。
【００６９】
また、誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計によって任意に変形されることができる。
【００７０】
本実施例において、誘電体層１１１の厚さは、それぞれ１．０μｍ以下で構成されることができ、好ましくは、０．０１から１．０μｍであるが、本発明がこれに限定されるものではない。
【００７１】
第１及び第２内部電極１３１、１３２及びダミー電極１３３、１３４は、導電性金属を含む導電性ペーストによって形成されることができる。
【００７２】
この際、導電性金属は、Ｎｉ、Ｃｕ、Ｐｄまたはこれらの合金であることができるが、本発明がこれに限定されるものではない。
【００７３】
このような第１及び第２内部電極１３１、１３２及びダミー電極１３３、１３４は、誘電体層１１１、１１４、１１５を形成するセラミックグリーンシート上にスクリーン印刷法またはグラビア印刷法のような印刷方法を通じて導電性ペーストで内部電極膜を印刷し、その内部電極膜が印刷されたセラミックグリーンシートを交互に積層した後、焼成してセラミック素体１１０に形成することができる。
【００７４】
この際、第１及び第２内部電極１３１、１３２が重畳される領域によって静電容量を形成するようになる。
【００７５】
また、第１及び第２内部電極１３１、１３２の厚さは、用途に応じて決定されることができる。例えば、セラミック素体１１０のサイズを考慮して０．２から１．０μｍの範囲内にあるように決定することができるが、本発明がこれに限定されるものではない。
【００７６】
上のように構成された本実施例の積層セラミックキャパシタ１００の作用について説明する。
【００７７】
誘電体層１１１は、第１及び第２内部電極１３１、１３２の間に所定のマージン部を有する。
【００７８】
このようなマージン部は、それぞれの誘電体層１１１を積層してセラミック素体１１０を形成した後、第１及び第２内部電極１３１、１３２に異物が浸透することを防止する役割をすると共に、第１及び第２内部電極１３１、１３２を外部衝撃から保護して電気的短絡を防止する役割等をすることができる。
【００７９】
この際、第１及び第２内部電極１３１、１３２とマージン部との間の段差によって、印刷シートを積層してから圧搾すると、セラミック素体１００のコーナー部分でデラミネーションが発生してその部分を通じて湿気、イオン及び導電性異物が第１及び第２内部電極１３１、１３２の露出した部分に浸透して絶縁抵抗の劣化及び信頼性の低下等の問題点が発生する可能性がある。
【００８０】
この際、全ての誘電体層１１１に第１及び第２内部電極１３１、１３２を形成すると、マージン部の幅が大きくなってこのような問題を改善することができる。
【００８１】
しかしながら、セラミック素体１１０のコーナー部分に対する段差の影響が大きくなり、圧搾段階で段差部への物質移動が足りなくなってマージン部の密度が低下することから、クラックが発生する可能性がある。
【００８２】
また、空いている段差部を覆うために内部電極が増えることで、内部電極の途切れが深化して信頼性が低下するおそれがある。
【００８３】
しかしながら、本実施例の積層セラミックキャパシタ１００は、セラミック素体１１０の上下部に位置した誘電体層１１４、１１５上に形成された電極をダミー電極１３３、１３４として形成し、セラミック素体１１０のコーナー部分にマージン部を有するようにする。よって、実際に電気的接続の役割をする第１及び第２内部電極１３１、１３２は、異物の主な浸透経路となるこのようなコーナー部分から一定の間隔だけ離隔された位置に形成されるようにすると共に、デラミネーションが発生したとしてもダミー電極１３３、１３４で発生するようにして異物が第１及び第２内部電極に浸透することを防止することで、製品の信頼性を向上させることができる。
【００８４】
従って、このような構造によって電極の連結性を維持しながら、マージンが狭くてカバーが薄い超高容量の機種に対し、外部電極の塗布厚さが薄いコーナー部分への伝導性異物の浸透率を減らして信頼性を向上させることができる。
【００８５】
図７から図１１は、本発明の他の実施例による積層セラミックキャパシタを示したものである。
【００８６】
ここで、セラミック素体１１０’の両端面に第１及び第２外部電極が形成される構造は、前述した一実施例と同一であるため、重複を避けるために具体的な説明は省略し、セラミック素体１１０’をなす構成要素のみを示した後、これを基礎として具体的に説明する。
【００８７】
図７から図９を参照すると、セラミック素体１１０’は、複数の誘電体層１１１、１１４、１１５が上下方向に沿って積層形成される。
【００８８】
このうち中間部に位置した誘電体層１１１上に第１及び第２内部電極１３１、１３２がセラミック素体１１０’の両端面を通じて交互に露出するように形成され、上下部に位置した誘電体層１１４、１１５上に第１及び第２ダミー電極１３５、１３６がそれぞれ形成されることができる。
【００８９】
この際、第１及び第２ダミー電極１３５、１３６は、セラミック素体１１０’の上下方向に沿って最外郭面に形成された内部電極の露出した端面と同一の端面を通じてのみ露出するように形成される。
【００９０】
例えば、本実施例において、セラミック素体１１０’の上部誘電体層１１４上に形成された第１ダミー電極１３５は、セラミック素体１１０’の最上面に形成された第１内部電極１３１が露出した左側端面を通じてのみ露出するように形成され、セラミック素体１１０’の下部誘電体層１１５上に形成された第２ダミー電極１３６は、セラミック素体１１０’の最下面に形成された第２内部電極１３２が露出した右側端面を通じてのみ露出するように形成される。
【００９１】
従って、積層された複数の誘電体層１１１、１１４、１１５を圧搾して積層体を形成する際、セラミック素体１１０’の上下部両端で内部電極とマージン部との段差によって、デラミネーションが発生することを抑制したり、デラミネーションが発生しても第１及び第２内部電極１３１、１３２と同一の誘電体層の端面に向かって露出するように形成された第１及び第２ダミー電極１３５、１３６のみに発生するようにすることで、湿気、イオン及び導電性異物が第１及び第２内部電極１３１、１３２に浸透することを防止して信頼性の低下を防止することができる。
【００９２】
図１０及び図１１は、本発明の他の実施例による第１及び第２ダミー電極の多様な形態を示すものである。
【００９３】
第１ダミー電極及び第２ダミー電極は、セラミック素体の中央を基準に対称した形態で、以下では第２ダミー電極に対する説明は重複を避けるために省略し、第１ダミー電極のみに対して具体的に説明する。
【００９４】
図１０を参照すると、第１ダミー電極１３７は、誘電体層１１４の一端面を通じて露出する部分が内部に位置した部分より小さい幅を有するように形成されることができ、このため、第１ダミー電極１３７の左側コーナー部１３７ａは、誘電体層１１４の一端面に向かって幅が狭くなるテーパ状に構成されることができる。
【００９５】
図１１を参照すると、第１ダミー電極１３８は、誘電体層１１４の内側に位置した部分のコーナー部が斜めになるように形成されることができ、このため、第１ダミー電極１３８の右側コーナー部１３８ａは、誘電体層１１４の内側に向かって幅が狭くなるテーパ状に構成されることができる。
【００９６】
以下では、本発明の一実施例による積層セラミックキャパシタ１００の製造方法について説明する。
【００９７】
まず、複数のセラミックグリーンシートを用意する。
【００９８】
セラミックグリーンシートは、セラミック素体１１０の誘電体層１１１、１１４、１１５を形成するためのもので、セラミック粉末、ポリマー及び溶剤を混合してスラリーを製造し、そのスラリーをドクターブレード等の工法によって数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作して用意することができる。
【００９９】
その後、それぞれのセラミックグリーンシートの少なくとも一面に所定の厚さ、例えば、０．２から１．０μｍの厚さで導電性ペーストを印刷して第１内部電極膜、第２内部電極膜及びダミー電極膜をそれぞれ形成する。
【０１００】
上記第１及び第２内部電極膜は、セラミックグリーンシートの縁部に沿ってマージン部が形成されるように導電性ペーストを印刷して形成することができる。
【０１０１】
この際、上記第１内部電極膜は、第１セラミックシート上に第１セラミックシートの一端面を通じて露出するように形成し、上記第２内部電極膜は、第１内部電極膜と反対方向に第２セラミックシート上に第２セラミックシートの他端面を通じて露出するように形成することができる。
【０１０２】
上記ダミー電極膜は、第３セラミックシート上に離隔された状態で両端面を通じてそれぞれ露出する第１及び第２ダミー電極膜が離隔された状態になるように形成することができる。
【０１０３】
この際、上記第１及び第２ダミー電極膜は、それぞれ第３セラミックシート長さの１／２以下の長さに形成し、好ましくは、離隔間隔は第３セラミックシートの長さの０．５〜１．５％になるようにすることができるが、本発明がこれに限定されるものではない。
【０１０４】
また、上記第１及び第２ダミー電極膜は、第３セラミックシートの中央を基準に対称型になるように同一長さに形成することができるが、本発明はこれに限定されるものではなく、必要の際、上記第１及び第２ダミー電極膜は、異なる長さに形成することができる。
【０１０５】
上記導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法等を用いることができ、上記導電性ペーストは、金属粉末、セラミック粉末及びシリカ（ＳｉＯ２）粉末等を含むことができる。
【０１０６】
また、上記導電性ペーストの平均粒径は、５０から４００ｎｍであることができるが、本発明がこれに限定されるものではない。
【０１０７】
なお、上記金属粉末は、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、コバルト（Ｃｏ）及びアルミニウム（Ａｌ）のうち少なくとも一つであるか、または、それらの合金を用いることができる。
【０１０８】
次に、上記第３セラミックシートを複数個積層し、その上に上記第１セラミックシート及び上記第２セラミックシートを交互に複数個積層し、その上に上記第３セラミックシートを複数個積層した後、積層方向から加圧して積層された上記複数の第１から第３セラミックシートと上記複数の第１から第３セラミックグリーンシート上に形成された第１及び第２内部電極膜とダミー電極膜とを上下方向に圧搾させて積層体を構成する。
【０１０９】
この際、積層体の上下面に少なくとも一つの誘電体カバー層１１２、１１３をさらに積層することができる。
【０１１０】
この誘電体カバー層１１２、１１３は、上記第１から第３セラミックシートと同一の組成を有するセラミックシートからなることができ、電極膜を含まない点において差異がある。
【０１１１】
次いで、上記積層体をそれぞれの積層セラミックキャパシタに対応する領域ごとに切断してチップ化し、高温で焼成してセラミック素体１１０を完成させる。
【０１１２】
最後に、セラミック素体１１０の両端面に第１及び第２内部電極膜の露出した部分を覆って電気的にそれぞれ連結されることができるように第１及び第２外部電極１２１、１２２を形成する。
【０１１３】
この際、第１及び第２外部電極１２１、１２２は、その表面に必要の際、ニッケルまたはすず等でめっき処理を行うことができる。
【０１１４】
一方、本発明のダミー電極膜は、他の実施例としてセラミックシートを圧搾して積層体を形成する際、積層体の最外郭面に形成された内部電極膜と同一の方向のみに露出するように積層体の上下部に第１または第２ダミー電極膜の一つの種類のみをそれぞれ形成して構成することができる。
【０１１５】
本発明は、上述した実施形態及び添付の図面により限定されず、添付の特許請求の範囲により限定される。
【０１１６】
従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で当該技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これもまた、本発明の範囲に属する。
【符号の説明】
【０１１７】
１００  積層セラミックキャパシタ
１１０  セラミック素体
１１１、１１４、１１５  誘電体層
１１２、１１３  誘電体カバー層
１２１、１２２  第１及び第２外部電極
１３１、１３２  第１及び第２内部電極
１３３、１３４、１３５、１３６、１３７、１３８  ダミー電極
【図１】
2013191820.tif 000003
【図２】
2013191820.tif 000004
【図３】
2013191820.tif 000005
【図４】
2013191820.tif 000006
【図５】
2013191820.tif 000007
【図６】
2013191820.tif 000008
【図７】
2013191820.tif 000009
【図８】
2013191820.tif 000010
【図９】
2013191820.tif 000011
【図１０】
2013191820.tif 000012
【図１１】
2013191820.tif 000013