(57)【要約】【課題】回路素子の素子特性の変動を抑制すること。【解決手段】半導体基板１１０には、拡散領域１１１を有する抵抗素子（回路素子）Ｒ１が形成されている。拡散領域１１１を含む半導体基板１１０の上には、層間絶縁膜１６１が形成される。拡散領域１１１のシリサイド層（コンタクト部）１１１ａは、コンタクトプラグ１６２を介して層間絶縁膜１６１上の配線と接続される。拡散領域１１１の上には、コンタクトホール１６３を形成するためのエッチングストッパ膜１５２が形成されている。このエッチングストッパ膜１５２は、拡散領域１１１上の保護絶縁膜１３１に対応する部分が除去され、開口が形成されている。【選択図】図１
2013038273.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にコンタクト部を有する回路素子を形成し、
前記半導体基板にコンタクトホールを形成するためのエッチングストッパ膜を形成し、
前記コンタクト部の前記コンタクトホールに対応する部分が残るように前記エッチングストッパ膜をエッチングし、
前記半導体基板に層間絶縁膜を形成し、
前記エッチングストッパ膜を用いて前記層間絶縁膜に前記コンタクト部に対応するコンタクトホールをエッチングする、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記回路素子は、前記半導体基板に形成される抵抗素子である、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記エッチングストッパ膜を形成する前に、前記半導体基板に前記回路素子の他にＭＯＳトランジスタを形成し、
前記回路素子及び前記ＭＯＳトランジスタのゲート電極を含む前記半導体基板に絶縁膜を形成し、
前記絶縁膜に対してエッチング加工を行うことにより、前記ＭＯＳトランジスタのゲート電極の側方にサイドウォールを形成するとともに、前記回路素子に保護絶縁膜を形成し、
前記回路素子及び前記保護絶縁膜を含む前記半導体基板に前記エッチングストッパ膜を形成し、
前記回路素子において前記コンタクト部に対応する部分が残るように前記保護絶縁膜上の前記エッチングストッパ膜をエッチングする、
ことを特徴とする請求項１及び請求項２に記載の半導体装置の製造方法。
【請求項４】
前記回路素子を形成する前に、前記半導体基板に前記回路素子を他の回路素子と分離する素子分離絶縁膜を形成する、
ことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記エッチングストッパ膜を、前記コンタクトホールを形成する部分に応じてエッチングする、
ことを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置は、半導体基板の１つの主面に種々の回路素子を有する。半導体基板は、例えばＰ型のシリコン基板である。回路素子のうちの一つは、例えば半導体基板の一部に形成された拡散領域を有する抵抗素子である。このような半導体装置は、回路素子を含む半導体基板の１つの主面に、層間絶縁膜（例えば、シリコン酸化膜）と、層間絶縁膜の上の配線とが形成される。半導体装置は、層間絶縁膜を貫通するコンタクトプラグを介して各回路素子のシリサイド層（コンタクト部）と層間絶縁膜上の配線とが接続される（例えば、特許文献１参照）。
【０００３】
このような半導体装置の製造工程では、回路素子を含む半導体基板上に、エッチングストッパ膜を形成することがある。エッチングストッパ膜は、層間絶縁膜とエッチング特性が異なる材質、例えばシリコン窒化膜である。そして、エッチングストッパ膜上に層間絶縁膜が形成される。次いで、層間絶縁膜の表面は、上層に形成する配線のために平坦化される。このように表面が平坦化された層間絶縁膜は、表面から各回路素子までの膜厚が異なる。従って、上記したエッチングストッパ膜を用いてコンタクトホールを形成することで、薄い膜厚の層間絶縁膜で覆われた回路素子がエッチングされるのを防止することがある（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−７９２９０号公報
【特許文献２】特開２００９−２３８８７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記のエッチングストッパ膜は、各回路素子の上側を覆うように形成されている。例えば、半導体装置に形成された抵抗素子上のエッチングストッパ膜は、その膜質・厚さ等により例えば半導体装置の動作時の発熱で応力分布が不均一となり、抵抗値（素子特性）を変動させることがある。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、半導体基板にコンタクト部を有する回路素子を形成し、前記半導体基板にコンタクトホールを形成するためのエッチングストッパ膜を形成し、前記コンタクト部の前記コンタクトホールに対応する部分が残るように前記エッチングストッパ膜をエッチングし、前記半導体基板に層間絶縁膜を形成し、前記エッチングストッパ膜を用いて前記層間絶縁膜に前記コンタクト部に対応するコンタクトホールをエッチングする。
【発明の効果】
【０００７】
本発明の一観点によれば、回路素子の素子特性の変動を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】第一実施形態の半導体装置の概略断面図である。
【図２】（ａ）〜（ｃ）は半導体装置の製造方法を示す断面図である。
【図３】（ａ）〜（ｃ）は半導体装置の製造方法を示す断面図である。
【図４】（ａ）〜（ｃ）は半導体装置の製造方法を示す断面図である。
【図５】第二実施形態の半導体装置の概略断面図である。
【図６】（ａ）〜（ｃ）は半導体装置の製造方法を示す断面図である。
【図７】（ａ）（ｂ）は半導体装置の製造方法を示す断面図である。
【図８】（ａ）（ｂ）は半導体装置の製造方法を示す断面図である。
【図９】別の半導体装置の製造方法を示す断面図である。
【図１０】別の半導体装置の概略断面図である。
【発明を実施するための形態】
【０００９】
（第一実施形態）
以下、第一実施形態を図１〜図４に従って説明する。
図１に示すように、半導体装置１００の半導体基板１１０には、抵抗素子Ｒ１が形成されている。半導体基板１１０は、例えばＰ型のシリコン基板である。抵抗素子Ｒ１は、半導体基板１１０の一つの主面に形成された、例えばＮ型の拡散領域１１１を有する。拡散領域１１１は、半導体基板１１０の一主面に形成された素子分離絶縁膜１２１，１２２により、図示しない他の回路素子と電気的に分離されている。拡散領域１１１の所定領域上には、保護絶縁膜１３１が形成されている。保護絶縁膜１３１は、例えばシリコン酸化膜である。拡散領域１１１の上面であって保護絶縁膜１３１に覆われていない部分には、シリサイド層（コンタクト部）１１１ａが形成されている。シリサイド層１１１ａは、例えば拡散領域１１１に高融点金属材料（例えばコバルト）を反応させて形成されている。
【００１０】
素子分離絶縁膜１２２の上には、ゲート絶縁膜１４２が形成され、そのゲート絶縁膜１４２の上面に、半導体基板１１０上のＭＯＳトランジスタ（図示略）のゲート電極１４１が形成されている。ゲート電極１４１は、例えばポリシリコン（多結晶シリコン）である。ゲート電極１４１の側方には、サイドウォール１４３が形成されている。サイドウォール１４３は、例えばシリコン酸化膜である。ゲート電極１４１の上部には、シリサイド層１４１ａが形成されている。シリサイド層１４１ａは、例えばポリシリコンのゲート電極１４１に対して高融点金属材料（例えばコバルト）を反応させて形成されている。
【００１１】
シリサイド層１１１ａ及び素子分離絶縁膜１２１，１２２の上には、シリコン酸化膜１５１、エッチングストッパ膜１５２、シリコン酸化膜１５３が、この順番で形成されている。シリコン酸化膜１５１とエッチングストッパ膜１５２とシリコン酸化膜１５３は、拡散領域１１１の上に形成された保護絶縁膜１３１に対応する開口が形成されている。従って、シリコン酸化膜１５１，１５３及びエッチングストッパ膜１５２は、素子分離絶縁膜１２１，１２２及びシリサイド層１１１ａ，１４１ａの上面に形成されている。保護絶縁膜１３１及びシリコン酸化膜１５３の上には、層間絶縁膜１６１が形成されている。層間絶縁膜１６１は、例えばシリコン酸化膜である。エッチングストッパ膜１５２は、層間絶縁膜１６１とエッチング特性が異なる材質、例えばシリコン窒化膜から形成されている。
【００１２】
層間絶縁膜１６１には、一主面（表面）から各シリサイド層１１１ａ，１４１ａまで達するコンタクトプラグ１６２が形成されている。コンタクトプラグ１６２は、例えばタングステン（Ｗ）である。層間絶縁膜１６１の上には、コンタクトプラグ１６２と接続される配線１６４が形成されている。配線１６４は、例えばアルミニウムである。従って、層間絶縁膜１６１上の配線１６４とシリサイド層１１１ａ，１４１ａとは、コンタクトプラグ１６２を介して電気的に接続されている。
【００１３】
次に、上記の半導体装置１００の製造工程を、図２〜図４に従って説明する。
まず、図２（ａ）に示すように、例えばＰ型シリコン基板からなる半導体基板１１０の上面に、例えばＬＯＣＯＳ（Local Oxidation of Silicon）法により素子分離絶縁膜１２１，１２２を形成する。次いで、素子分離絶縁膜１２１，１２２の間から半導体基板１１０に例えばリン（Ｐ）をイオン注入してＮ型の拡散領域１１１を形成する。次いで、素子分離絶縁膜１２１，１２２及び拡散領域１１１の上面に、例えば熱酸化法によりシリコン酸化膜１７０を形成する。次いで、シリコン酸化膜１７０の上面に、例えば化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法により形成したポリシリコン膜をエッチングして、シリコン酸化膜１７０の上にゲート電極１４１を形成する。
【００１４】
次いで、図２（ｂ）に示すように、素子分離絶縁膜１２１，１２２及び拡散領域１１１を含む上面全体に、例えばＣＶＤ法によりシリコン酸化膜１７１を形成する。次いで、シリコン酸化膜１７１の上面に、例えばフォトリソグラフィ法によりレジストマスク（図示略）を形成する。レジストマスクは、上記の保護絶縁膜１３１及びサイドウォール１４３に対応した開口部を有する。
【００１５】
次いで、シリコン酸化膜１７０，１７１に対して、レジストマスクの開口部から例えば異方性ドライエッチング加工を施し、図２（ｃ）に示すように、ゲート電極１４１の側方にサイドウォール１４３と、拡散領域１１１上の保護絶縁膜１３１を形成する。また、シリコン酸化膜１７０がサイドウォール１４３に応じてエッチングされ、素子分離絶縁膜１２２の上面とゲート電極１４１との間にゲート絶縁膜１４２が形成される。また、主面に沿った方向において保護絶縁膜１３１と素子分離絶縁膜１２１，１２２との間は離間している。そして、レジストマスクを除去する。
【００１６】
次いで、図３（ａ）に示すように、例えばスパッタリング法により、コバルト膜１７２を上面に形成する。次いで、半導体基板１１０に対して加熱処理を行うことにより、拡散領域１１１及びゲート電極１４１にシリサイド層１１１ａ，１４１ａをそれぞれ形成する。そして、コバルト膜１７２を除去する。次いで、図３（ｂ）に示すように、例えばＣＶＤ法により、シリコン酸化膜１５１、エッチングストッパ膜１５２、シリコン酸化膜１５３を順次形成する。エッチングストッパ膜１５２は、例えばプラズマＣＶＤ法により約４００度の設定温度で形成したシリコン窒化膜で形成される。エッチングストッパ膜１５２の屈折率は、例えば１．９である。
【００１７】
次いで、図３（ｃ）に示すように、シリコン酸化膜１５３の上面に例えばフォトリソグラフィ法によりレジストマスク１７３を形成する。レジストマスク１７３は、保護絶縁膜１３１の位置に応じて開口部１７３ａを形成する。レジストマスク１７３の開口部１７３ａから保護絶縁膜１３１の上のエッチングストッパ膜１５２及びシリコン酸化膜１５１，１５３をエッチングする。このエッチング加工において、保護絶縁膜１３１に達するまでエッチング加工（オーバエッチング）することでエッチングストッパ膜１５２を確実にエッチングすることができる。そして、レジストマスク１７３を除去する。
【００１８】
次いで、図４（ａ）に示すように、半導体基板１１０及び素子分離絶縁膜１２１，１２２の上面に、例えばＣＶＤ法により層間絶縁膜１６１を形成する。次いで、例えば化学機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）法により、層間絶縁膜１６１の表面を平坦化する。そして、例えばフォトリソグラフィ法により、シリサイド層１１１ａ，１４１ａの位置に応じた開口部を有するレジストマスク（図示略）を形成する。レジストマスクの開口部から層間絶縁膜１６１に対してエッチング加工（第１のエッチング加工）を施す。
【００１９】
上記のように平坦化された層間絶縁膜１６１の膜厚は、表面からシリサイド層１１１ａまでの間が、表面からシリサイド層１４１ａまでの間と互いに異なる。つまり、各回路素子を形成した部分（半導体基板１１０、素子分離絶縁膜１２２）やコンタクトプラグ１６２が接続される部分（シリサイド層１１１ａ，ゲート電極１４１）の形状・大きさ等により、コンタクトホール１６３の深さが異なる。従って、上記したエッチングストッパ膜１５２を用いて層間絶縁膜１６１をエッチング加工して、深さの異なるコンタクトホール１６３を形成するとともに、薄い膜厚の層間絶縁膜１６１で覆われた回路素子がエッチングされるのを防止する。図４（ａ）に示すように、第１のエッチング加工では、層間絶縁膜１６１の上面からエッチングストッパ膜１５２の上のシリコン酸化膜１５３まで達するコンタクトホール１６３が形成される。
【００２０】
次いで、図４（ｂ）に示すように、コンタクトホール１６３を介してエッチングストッパ膜１５２及びシリコン酸化膜１５１をエッチングして、各コンタクトホール１６３をシリサイド層１１１ａ，１４１ａを露出させる（第２のエッチング加工）。次いで、例えばＣＶＤ法によりコンタクトホール１６３内にタングステンを充填し層間絶縁膜１６１の上面まで覆うタングステン膜（図示略）を形成する。次いで、例えばＣＭＰ法によりタングステン膜及び層間絶縁膜１６１の表面を平坦化し、図４（ｃ）に示すように、コンタクトプラグ１６２を形成する。次いで、例えばスパッタリング法により層間絶縁膜１６１の上に、アルミニウム（Ａｌ）膜１７４を形成する。次いで、アルミニウム膜１７４に対して例えばドライエッチングを施して、コンタクトプラグ１６２の位置に応じて配線１６４を形成する。
【００２１】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体基板１１０には、１つの主面に拡散領域１１１を有する抵抗素子Ｒ１が形成されている。拡散領域１１１のシリサイド層（コンタクト部）１１１ａは、コンタクトプラグ１６２を介して層間絶縁膜１６１上の配線１６４と接続されている。拡散領域１１１上には、コンタクトホール１６３を形成するためのエッチングストッパ膜１５２が形成されている。エッチングストッパ膜１５２は、拡散領域１１１の上に形成された保護絶縁膜１３１に対応する開口が形成されている。つまり、拡散領域１１１（抵抗素子Ｒ１）上において、エッチングストッパ膜１５２は、コンタクトホール１６３の形成に必要なシリサイド層１１１ａに対応する部分（コンタクトプラグ１６２と接続される部分）が残るようにエッチングされている。これにより、例えば半導体装置１００の動作時の発熱により不均一となるエッチングストッパ膜１５２の応力分布により、抵抗素子Ｒ１の抵抗値（素子特性）が変動することを抑制できる。
【００２２】
（２）半導体装置１００は、抵抗素子Ｒ１の上のエッチングストッパ膜１５２がエッチングされている。つまり、素子特性の変動が回路動作に大きく影響する回路素子（抵抗素子Ｒ１）上のエッチングストッパ膜１５２をエッチングすることで、エッチングストッパ膜１５２による影響を効果的に低減することができる。
【００２３】
（３）拡散領域１１１の上には、保護絶縁膜１３１が形成されている。保護絶縁膜１３１は、素子分離絶縁膜１２１，１２２及び拡散領域１１１の上に形成されたシリコン酸化膜（絶縁膜）１７１に対してエッチング加工を行うことにより、ゲート電極１４１の側方にサイドウォール１４３と、拡散領域１１１上の保護絶縁膜１３１を形成する。そして、エッチングストッパ膜１５２に対するエッチング加工において、保護絶縁膜１３１に達するまでエッチング加工を施すことでエッチングストッパ膜１５２を確実にエッチングすることができる。
【００２４】
（４）半導体基板１１０の一主面には、素子分離絶縁膜１２１，１２２が形成され、当該素子分離絶縁膜１２１，１２２を形成することにより、拡散領域１１１（抵抗素子Ｒ１）を他の回路素子と電気的に分離させる。
【００２５】
（第二実施形態）
以下、第二実施形態を図５〜図８に従って説明する。
尚、第一実施形態と同じ部材については同じ符号を付し、その説明のすべて又は一部を省略する。
【００２６】
図５に示すように、本実施形態の半導体装置１００の半導体基板２１０は、一つの主面に抵抗素子Ｒ１の他にＰ型ＭＯＳトランジスタＴ１が形成されている。半導体基板２１０には、Ｎウェル２１１と、Ｎウェル２１２が形成されている。半導体基板２１０の上には、素子分離絶縁膜２２１〜２２４が形成されている。Ｎウェル２１１，２１２は、素子分離絶縁膜２２３により電気的に分離されている。また、Ｎウェル２１１は、素子分離絶縁膜２２１により、図示しない他の回路素子と電気的に分離されている。また、Ｎウェル２１２は、素子分離絶縁膜２２４により、図示しない他の回路素子と電気的に分離されている。
【００２７】
Ｎウェル２１１には、拡散領域２１３を有する抵抗素子Ｒ１が形成されている。拡散領域２１３は、例えばＰ型の拡散領域である。拡散領域２１３の所定領域上には、保護絶縁膜１３１が形成されている。拡散領域２１３の上面であって保護絶縁膜１３１に覆われていない部分には、電極領域２１４が形成されている。電極領域２１４は、例えばｐ＋型拡散層である。電極領域２１４には、シリサイド層２１４ａが形成されている。
【００２８】
また、Ｎウェル２１１は、電位制御領域２１５を有し、当該電位制御領域２１５が素子分離絶縁膜２２２により拡散領域２１３と電気的に分離されている。電位制御領域２１５は、例えばｎ＋型拡散層である。電位制御領域２１５には、シリサイド層２１５ａが形成されている。シリサイド層２１５ａは、層間絶縁膜１６１上の配線１６４とコンタクトプラグ１６２を介して電気的に接続されている。電位制御領域２１５は、例えばコンタクトプラグ１６２を介して高電位側に接続され、Ｐ型の拡散領域２１３とＮウェル２１１とのＰＮ接合に対する逆バイアスをＮウェル２１１に印加することで、抵抗素子Ｒ１の拡散領域２１３の絶縁を図ることができる。
【００２９】
Ｎウェル２１２には、Ｐ型ＭＯＳトランジスタＴ１が形成されている。Ｐ型ＭＯＳトランジスタＴ１は、Ｎウェル２１２に形成されたソース領域２１７Ｓ，２１８Ｓを有する。ソース領域２１７Ｓは、例えばｐ−型拡散層である。ソース領域２１８Ｓは、例えばｐ＋型拡散層である。また、Ｐ型ＭＯＳトランジスタＴ１は、Ｎウェル２１２に形成されたドレイン領域２１７Ｄ，２１８Ｄを有する。ドレイン領域２１７Ｄは、例えばｐ−型拡散層である。ドレイン領域２１８Ｄは、例えばｐ＋型拡散層である。従って、Ｐ型ＭＯＳトランジスタＴ１は、所謂ＬＤＤ（Lightly Doped Drain）構造となっている。ソース領域２１８Ｓ及びドレイン領域２１８Ｄには、シリサイド層２１２ａが形成されている。シリサイド層２１２ａは、層間絶縁膜１６１上の配線１６４とコンタクトプラグ１６２を介して電気的に接続されている。Ｐ型ＭＯＳトランジスタＴ１は、ソース領域２１７Ｓ及びドレイン領域２１７Ｄに対応するＮウェル２１２の上には、ゲート絶縁膜１４２が形成され、そのゲート絶縁膜１４２の上面に、ゲート電極１４１が形成されている。
【００３０】
シリサイド層２１４ａ，２１５ａ、Ｐ型ＭＯＳトランジスタＴ１及び素子分離絶縁膜２２１〜２２４の上には、シリコン酸化膜１５１が形成されている。シリコン酸化膜１５１の上には、エッチングストッパ膜１５２が形成されている。エッチングストッパ膜１５２は、例えばシリコン窒化膜である。シリコン酸化膜１５１及びエッチングストッパ膜１５２は、拡散領域２１３の上に形成された保護絶縁膜１３１に対応する開口が形成されている。
【００３１】
次に、上記の半導体基板２１０を有する半導体装置１００の製造工程を、図６〜図８に従って説明する。
まず、図６（ａ）に示すように、Ｐ型のシリコン基板からなる半導体基板２１０の上面に、例えばＬＯＣＯＳ法により素子分離絶縁膜２２１，２２３，２２４を形成する。次いで、素子分離絶縁膜２２１，２２３の間から半導体基板２１０に例えばリン（Ｐ）をイオン注入してＮウェル２１１を形成する。同様に、素子分離絶縁膜２２３，２２４の間からイオン注入して半導体基板２１０にＮウェル２１２を形成する。
【００３２】
次いで、図６（ｂ）に示すように、Ｎウェル２１１上に素子分離絶縁膜２２２を形成する。次いで、素子分離絶縁膜２２２，２２３の間から半導体基板２１０に例えばボロン（Ｂ）をイオン注入してＰ型の拡散領域２１３を形成する。次いで、半導体基板２１０の上にゲート絶縁膜１４２と、ゲート絶縁膜１４２の上にゲート電極１４１を形成する。次いで、ゲート電極１４１をマスクとして、例えばイオン注入によりｐ−型拡散層のソース領域２１７Ｓ及びドレイン領域２１７Ｄを形成する。次いで、例えば異方性ドライエッチング加工により、ゲート電極１４１の側方にサイドウォール１４３と、拡散領域２１３上の保護絶縁膜１３１を形成する。
【００３３】
次いで、図６（ｃ）に示すように、ゲート電極１４１及びサイドウォール１４３をマスクとして、例えばイオン注入によりｐ＋型拡散層のソース領域２１８Ｓ及びドレイン領域２１８Ｄを形成する。このイオン注入により、拡散領域２１３に電極領域２１４をそれぞれ形成する。次いで、素子分離絶縁膜２２１，２２２の間からＮウェル２１１に例えばイオン注入してｎ＋型拡散層の電位制御領域２１５を形成する。
【００３４】
次いで、図７（ａ）に示すように、例えばスパッタリング法を用いて、Ｎウェル２１１（電極領域２１４及び電位制御領域２１５）にシリサイド層２１４ａ，２１５ａを形成する。また、Ｎウェル２１２（ソース領域２１７Ｓ，２１８Ｓ、ドレイン領域２１７Ｄ，２１８Ｄ及びゲート電極１４１）にシリサイド層２１２ａ，１４１ａを形成する。
【００３５】
次いで、図７（ｂ）に示すように、例えばＣＶＤ法により半導体基板２１０の上面にシリコン酸化膜１５１形成する。次いで、シリコン酸化膜１５１の上面にシリコン窒化膜からなるエッチングストッパ膜１５２を形成する。次いで、エッチングストッパ膜１５２の上面に、例えばフォトリソグラフィ法によりレジストマスク１７３を形成する。レジストマスク１７３は、保護絶縁膜１３１の位置に応じて開口部１７３ａを形成する。次いで、レジストマスク１７３の開口部１７３ａから保護絶縁膜１３１の上面のエッチングストッパ膜１５２をエッチングする。このエッチング加工では、エッチングストッパ膜１５２のみをエッチングするように、エッチングストッパ膜１５２等の膜厚やエッチング加工の時間等を設定する。従って、エッチング加工後の保護絶縁膜１３１上には、シリコン酸化膜１５１が形成されている。そして、レジストマスク１７３を除去する。
【００３６】
次いで、図８（ａ）に示すように、半導体基板２１０及び素子分離絶縁膜２２１〜２２４の上面に、例えばＣＶＤ法により層間絶縁膜１６１を形成し、例えばＣＭＰ法により表面を平坦化する。次いで、例えばフォトリソグラフィ法により形成したレジストマスク（図示略）を用いて層間絶縁膜１６１に対してエッチング加工（第１及び第２のエッチング加工）を施してコンタクトホール１６３を形成する。次いで、図８（ｂ）に示すように、例えばＣＶＤ法によりコンタクトホール１６３内にタングステンを充填し、例えばＣＭＰ法により層間絶縁膜１６１の表面を平坦化してコンタクトプラグ１６２を形成する。次いで、例えばスパッタリング法により、層間絶縁膜１６１の上に、アルミニウム（Ａｌ）膜１７４を形成する。次いで、アルミニウム膜１７４に対して例えばドライエッチングを施して、コンタクトプラグ１６２の位置に対応して配線１６４を形成する。
【００３７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体装置１００は、半導体基板２１０の一つの主面に抵抗素子Ｒ１と、Ｐ型ＭＯＳトランジスタＴ１とが形成されている。抵抗素子Ｒ１及びＰ型ＭＯＳトランジスタＴ１の上には、コンタクトホール１６３を形成するためのエッチングストッパ膜１５２が形成されている。エッチングストッパ膜１５２は、製造工程において、抵抗素子Ｒ１の上に形成された保護絶縁膜１３１に対応する部分がエッチングされる。そして、このエッチングストッパ膜１５２を用いて、抵抗素子Ｒ１と、Ｐ型ＭＯＳトランジスタＴ１とのそれぞれに接続されるコンタクトホール１６３を同時に形成する。つまり、エッチングストッパ膜１５２を用いて半導体基板２１０上に隣接して形成されたＰ型ＭＯＳトランジスタＴ１と抵抗素子Ｒ１とにコンタクトホール１６３を同時に形成できるとともに、素子特性の変動を抑制した抵抗素子Ｒ１とすることができる。
【００３８】
尚、上記各実施の形態は、以下の態様で実施してもよい。
・エッチングストッパ膜１５２に対するエッチング加工は、コンタクトプラグ１６２と接続される部分（コンタクトホール１６３に対応する部分）が残っていれば適宜エッチングする範囲を変更してもよい。例えば図９に示すように、エッチングストッパ膜１５２及びシリコン酸化膜１５１，１５３を、シリサイド層１１１ａ，１４１ａの上面においてコンタクトホール１６３を形成する部分に応じてエッチングする。このようにエッチング加工された半導体装置１００は、図１０に示すように、抵抗素子Ｒ１上においてエッチングストッパ膜１５２がコンタクトプラグ１６２との接続部分のみに形成されている。従って、抵抗素子（回路素子）Ｒ１の素子特性の変動をより抑制することができる。
【００３９】
・エッチングストッパ膜１５２を適宜変更する。例えばエッチングストッパ膜１５２にシリコンカーバイト（ＳｉＣ）を用いてもよい。
・エッチングストッパ膜１５２をエッチングする回路素子を適宜変更する。例えば上記第二実施形態において、抵抗素子Ｒ１上のエッチングストッパ膜１５２をエッチングしたが、他の回路素子、例えばＰ型ＭＯＳトランジスタＴ１上のエッチングストッパ膜１５２を、コンタクトプラグ１６２と接続される部分が残るようにエッチングしてもよい。また、抵抗素子Ｒ１とＰ型ＭＯＳトランジスタＴ１との両方に対応するエッチングストッパ膜１５２を、コンタクトプラグ１６２と接続される部分が残るようにエッチングしてもよい。また、回路素子は、抵抗素子Ｒ１及びＰ型ＭＯＳトランジスタＴ１に限らず、他の素子でもよい。
【００４０】
・上記各実施形態における回路素子の数は一例であり、適宜変更してもよい。
・上記各実施形態では、抵抗素子Ｒ１を半導体基板１１０，２１０の一部に形成した拡散領域１１１，２１３から形成したが、例えば半導体基板１１０上に形成したポリシリコンの層から抵抗素子Ｒ１を形成してもよい。
【００４１】
・コンタクト部は、シリサイド層１１１ａに限定されない。例えば保護絶縁膜１３１と素子分離絶縁膜１２１，１２２と隙間から露出し、コンタクトプラグ１６２が接続される部分を含む拡散領域１１１の一部をコンタクト部としてもよい。
【００４２】
・シリサイド層１１１ａ，１４１ａ，２１２ａ，２１４ａ，２１５ａを省略してもよい。
・上記第二実施形態において、電位制御領域２１５を、例えば拡散領域２１３の下層（半導体基板２１０の上層）に形成（埋設）してもよい。
【００４３】
・半導体基板１１０，２１０を適宜変更する。例えばＰ型のシリコン基板上にエピタキシャル成長によりＮ型のエピタキシャル層を形成したものを半導体基板として用いてもよい。
【００４４】
・上記実施形態において、各部材、領域等の導電型は一例であり、適宜変更してもよい。例えばＮ型のシリコン基板からなる半導体基板にＰ型の拡散領域を有する抵抗素子を形成してもよい。
【００４５】
・上記第二実施形態において、Ｐ型ＭＯＳトランジスタＴ１を他の導電型（Ｎ型）で形成してもよい。
・素子分離絶縁膜１２１，１２２，２２１〜２２４の製造方法を適宜変更してもよい。例えば、ＳＴＩ（Shallow Trench Isolation）法により形成してもよい。
【００４６】
・保護絶縁膜１３１は、サイドウォール１４３とは別の工程で形成してもよい。
・上記各実施形態において、各部材の材料は一例であり、適宜変更してもよい。
【符号の説明】
【００４７】
１００  半導体装置
１１０，２１０  半導体基板
１１１ａ，１４１ａ，２１２ａ，２１４ａ，２１５ａ  シリサイド層（コンタクト部）
１２１，１２２，２２１〜２２４  素子分離絶縁膜
１３１  保護絶縁膜
１４１  ゲート電極
１４３  サイドウォール
１５２  エッチングストッパ膜
１６１  層間絶縁膜
１６３  コンタクトホール
Ｒ１  抵抗素子
【図１】
2013038273.tif 000003
【図２】
2013038273.tif 000004
【図３】
2013038273.tif 000005
【図４】
2013038273.tif 000006
【図５】
2013038273.tif 000007
【図６】
2013038273.tif 000008
【図７】
2013038273.tif 000009
【図８】
2013038273.tif 000010
【図９】
2013038273.tif 000011
【図１０】
2013038273.tif 000012