(57)【要約】【課題】チャージポンプ回路への電源電圧の供給を停止及び再開する際、容量素子からの電荷の放電を低減し、電源電圧の供給を再開してから入力信号を昇圧する際に要する時間を短くすることである。【解決手段】電荷転送素子及び容量素子を有し、入力信号の電圧レベルを昇圧した出力信号を出力する昇圧回路部と、出力信号の電圧レベルをモニターする検出回路と、検出回路で得られる電圧レベルに従って、入力信号の電圧レベルの昇圧を制御する信号を昇圧部に出力する制御回路と、を有し、昇圧回路部は、容量素子及び電荷転送素子に電気的に接続されたスイッチを有する半導体装置とする。【選択図】図１
2013258895.tif 000002
【特許請求の範囲】
【請求項１】
電荷転送素子及び容量素子を有し、入力信号の電圧レベルを昇圧した出力信号を出力する昇圧回路部と、
前記出力信号の電圧レベルをモニターする検出回路と、
前記検出回路で得られる前記電圧レベルに従って、前記入力信号の電圧レベルの昇圧を制御する信号を前記昇圧回路部に出力する制御回路と、を有し、
前記昇圧回路部は、前記容量素子及び前記電荷転送素子に電気的に接続されたスイッチを有する半導体装置。
【請求項２】
電荷転送素子及び容量素子を有し、入力信号の電圧レベルを昇圧した出力信号を出力する昇圧回路部と、
前記出力信号の電圧レベルをモニターする検出回路と、
前記検出回路で得られる前記電圧レベルに従って、前記入力信号の電圧レベルの昇圧を制御する信号を前記昇圧回路部に出力する制御回路と、を有し、
前記昇圧回路部は、前記容量素子及び前記電荷転送素子に電気的に接続されたスイッチを有し、
前記スイッチがトランジスタであり、該トランジスタが有する半導体層は、酸化物半導体である半導体装置。
【請求項３】
請求項１または請求項２において、前記電荷転送素子は、ダイオード素子である半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一の半導体装置を有し、
電源電圧の供給が停止する期間では、前記昇圧回路部の前記容量素子及び前記電荷転送素子に電気的に接続された前記スイッチをオフにし、
前記電源電圧の供給が行われる期間では、前記スイッチをオンにする、
半導体装置の駆動方法。
【請求項５】
請求項４において、前記スイッチは、チャネル幅あたりのオフ電流が１×１０−２２Ａ／μｍ以下のトランジスタである半導体装置の駆動方法。
【請求項６】
請求項５において、前記トランジスタの半導体層は、酸化物半導体である半導体装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチャージポンプ回路として機能する半導体装置及びその駆動方法に関する。特に本発明は、電源を切ってもチャージポンプ回路が有する容量素子に蓄積されている電荷を保持可能な半導体装置及びその駆動方法に関する。
【０００２】
なお本明細書において、半導体装置とは、半導体素子を含む装置のことをいう。したがって本明細書で説明するチャージポンプ回路は、半導体装置である。
【背景技術】
【０００３】
複数の電荷転送素子及び容量素子を用いたチャージポンプ回路は、入力される定電圧の信号を昇圧して出力する回路として知られている。なお前述の電荷転送素子としては、ダイオードやトランジスタを挙げられる。
【０００４】
チャージポンプ回路の基本的な回路構成については、下記特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２７０５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
チャージポンプ回路は、電源電圧の供給が行われているとき、入力信号を昇圧して出力するよう動作している。またチャージポンプ回路は、電源電圧の供給が停止しているとき、回路の動作は停止している。ここでいう回路の動作とは、クロック信号や制御信号による、電荷の転送や、入力信号の昇圧である。
【０００７】
前述の電源電圧の供給を停止する場合、チャージポンプ回路では、入力信号の昇圧を行うために容量素子に蓄積していた電荷をその都度放電することになる。チャージポンプ回路では、電源電圧の供給を再開する場合、放電した電荷を容量素子に再度蓄積する必要があり、入力信号を昇圧して出力するまでの時間が長くなってしまうといった問題が生じる。
【０００８】
上述の課題に鑑み、本発明の一態様は、チャージポンプ回路への電源電圧の供給を停止及び再開する際、容量素子からの電荷の放電を低減し、電源電圧の供給を再開してから入力信号を昇圧する際に要する時間を短くすることを課題の一とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、電荷転送素子及び容量素子を有し、入力信号の電圧レベルを昇圧した出力信号を出力する昇圧回路部と、出力信号の電圧レベルをモニターする検出回路と、検出回路で得られる電圧レベルに従って、入力信号の電圧レベルの昇圧を制御する信号を昇圧回路部に出力する制御回路と、を有し、昇圧回路部は、容量素子及び電荷転送素子に電気的に接続されたスイッチを有する半導体装置である。
【００１０】
本発明の一態様は、電荷転送素子及び容量素子を有し、入力信号の電圧レベルを昇圧した出力信号を出力する昇圧回路部と、出力信号の電圧レベルをモニターする検出回路と、検出回路で得られる電圧レベルに従って、入力信号の電圧レベルの昇圧を制御する信号を昇圧回路部に出力する制御回路と、を有し、昇圧回路部は、容量素子及び電荷転送素子に電気的に接続されたスイッチを有し、スイッチがトランジスタであり、該トランジスタが有する半導体層は、酸化物半導体である半導体装置である。
【００１１】
本発明の一態様において、電荷転送素子は、ダイオード素子である半導体装置が好ましい。
【００１２】
本発明の一態様は、電源電圧の供給が停止する期間では、昇圧回路部の容量素子及び電荷転送素子に電気的に接続されたスイッチをオフにし、電源電圧の供給が行われる期間では、スイッチをオンにする、半導体装置の駆動方法である。
【００１３】
本発明の一態様において、スイッチは、チャネル幅あたりのオフ電流が１×１０−２２Ａ／μｍ以下のトランジスタである半導体装置の駆動方法が好ましい。
【００１４】
本発明の一態様において、トランジスタの半導体層は、酸化物半導体である半導体装置の駆動方法が好ましい。
【発明の効果】
【００１５】
上記本発明の一態様では、チャージポンプ回路への電源電圧の供給を停止及び再開する際、容量素子からの電荷の放電を低減し、電源電圧の供給を再開してから入力信号を昇圧する際に要する時間を短くすることができる。
【図面の簡単な説明】
【００１６】
【図１】チャージポンプ回路の回路図。
【図２】チャージポンプ回路の回路図。
【図３】オフ電流を説明するためのアレニウスプロット図。
【図４】制御回路の回路図。
【図５】チャージポンプ回路のタイミングチャート図。
【図６】チャージポンプ回路の回路図。
【図７】チャージポンプ回路の回路図及びタイミングチャート図。
【図８】チャージポンプ回路の回路図。
【図９】半導体装置が有するトランジスタの断面図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明の構成は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【００１８】
なお、各実施の形態の図面等において示す各構成の大きさ、層の厚さ、信号波形は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
【００１９】
また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２０】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００２１】
（実施の形態１）
本実施の形態では、半導体装置であるチャージポンプ回路の回路構成及びその駆動方法について説明する。
【００２２】
図１に示すチャージポンプ回路１００は、昇圧回路部１０１、検出回路１０２、及び制御回路１０３を有する。昇圧回路部１０１は、電荷転送素子１０４、電荷転送素子１０５、容量素子１０６、容量素子１０７及びスイッチ１０８を有する。
【００２３】
昇圧回路部１０１は、入力信号Ｖｉｎの電圧レベルを昇圧した、出力信号Ｖｏｕｔを出力する。具体的には、入力信号Ｖｉｎにより入力される電荷を容量素子１０６の一方の電極に接続されたノードＣ１に保持し、ノードＣ１が電気的に浮遊状態となる際に、容量素子１０６の他方の電極の電圧レベルを上昇させることでノードＣ１の電圧レベルを入力信号Ｖｉｎの電圧レベルからさらに上昇させて昇圧する。ノードＣ１での電圧レベルの昇降により、電荷がノードＣ２に転送され、ノードＣ２の電圧レベルを上昇させることができる。
【００２４】
なお本実施の形態で説明する本発明の一態様としては、昇圧回路部１０１の構成として、入力信号Ｖｉｎの電圧レベルを昇圧して出力信号Ｖｏｕｔを出力する例を説明するが、入力信号Ｖｉｎの電圧レベルを降圧して出力信号Ｖｏｕｔを出力する場合であっても本発明の一態様とすることができる。
【００２５】
電荷転送素子１０４は、一例としては、入力信号Ｖｉｎが入力されるノードからノードＣ１への電荷転送を行う素子である。また電荷転送素子１０５は、ノードＣ１からノードＣ２への電荷転送を行う素子である。電荷転送素子１０４及び電荷転送素子１０５としては、ダイオード素子またはトランジスタを用いればよい。なお電荷転送素子１０４及び電荷転送素子１０５によって、転送される電荷は、正電荷または負電荷であればよく、電荷の転送によって昇圧回路部１０１での昇圧または降圧を実現可能な素子であればよい。
【００２６】
また容量素子１０７の一方の電極にあたるノードＣ２は、スイッチ１０８がオンのとき、出力信号Ｖｏｕｔが出力されるノードに電気的に接続される。またノードＣ２は、スイッチ１０８がオフのとき、電気的に浮遊状態となり、容量素子１０７に電荷が保持された状態となる。また容量素子の他方の電極には、一定の電圧レベルの信号が供給され、図１に示す例ではグラウンド線ＧＮＤに接続している。
【００２７】
なお図１では、昇圧回路部１０１が有する電荷転送素子及び容量素子を２組示したが、３段以上の多段に設けることで、昇圧する電圧レベルを大きくとることができる。
【００２８】
スイッチ１０８は、ノードＣ２と、出力信号Ｖｏｕｔが出力されるノードとの電気的な接続を制御する。具体的には、チャージポンプ回路１００への電源電圧の供給が行われている時にはスイッチをオンにし、チャージポンプ回路１００への電源電圧の供給が停止しているときにはスイッチをオフにする。スイッチ１０８がオンになることで、チャージポンプ回路１００は、入力信号Ｖｉｎの電圧レベルを昇圧した、出力信号Ｖｏｕｔを出力することができる。また、スイッチ１０８がオフになることで、チャージポンプ回路１００は、電源電圧の供給が停止しても、容量素子１０６及び容量素子１０７からの電荷の放電を低減し、電源電圧の供給を再開してから入力信号Ｖｉｎを昇圧する際に要する時間を短くすることができる。
【００２９】
検出回路１０２は、出力信号Ｖｏｕｔの電圧レベルをモニターするための回路である。具体的に検出回路１０２は、出力信号Ｖｏｕｔが出力されるノードに抵抗素子を接続し、該抵抗素子を用いて抵抗分割して得られる電圧レベルを信号Ｓ１として制御回路１０３に出力する回路である。
【００３０】
制御回路１０３は、検出回路１０２から出力される信号Ｓ１に従って、容量素子１０６の他方の電極に対して、信号Ｓ２を出力する回路である。信号Ｓ２は、信号Ｓ１に従ってクロック信号を間欠的に出力して得られる信号である。
【００３１】
なお昇圧回路部１０１が有する電荷転送素子及び容量素子が３段以上の多段に構成されている場合、信号Ｓ２は、該信号Ｓ２を反転した信号とともに用いる。この場合、例えば、奇数段の容量素子の他方の電極には、信号Ｓ２を出力し、偶数段の容量素子の他方の電極には、信号Ｓ２を反転した信号を出力すればよい。
【００３２】
図１に示す昇圧回路部１０１及び検出回路１０２について具体的な回路構成とした、チャージポンプ回路１００の回路図を図２に示す。
【００３３】
図２に示す昇圧回路部１０１は、ダイオード素子１１１、ダイオード素子１１２、容量素子１０６、容量素子１０７及びトランジスタ１１３を有する。
【００３４】
図１に示す電荷転送素子１０４として、ダイオード素子１１１を用いることで、入力信号Ｖｉｎが入力されるノードの電圧レベルがノードＣ１の電圧レベルより大きいとき、入力信号Ｖｉｎが入力されるノードからノードＣ１への正電荷の電荷転送を行うことができ、且つ入力信号Ｖｉｎが入力されるノードの電圧レベルがノードＣ１の電圧レベルより小さいとき、ノードＣ１を電気的に浮遊状態とすることができる。また図１に示す電荷転送素子１０５として、ダイオード素子１１２を用いることで、ノードＣ２の電圧レベルがノードＣ１の電圧レベルより小さいとき、ノードＣ１からノードＣ２への電荷転送を行うことができ、且つノードＣ２の電圧レベルがノードＣ１の電圧レベルより大きいとき、ノードＣ１を電気的に浮遊状態とすることができる。
【００３５】
なお電荷転送素子間において、コイル素子、抵抗素子及び容量素子の少なくともいずれか一を組み合わせて設ける構成としてもよい。
【００３６】
なお電荷転送素子としては、図２に示したようなダイオード素子の他、トランジスタをスイッチングさせることで、入力信号Ｖｉｎが入力されるノードとノードＣ１との間の電荷転送、及びノードＣ１とノードＣ２との間の電荷転送を実現することができる。
【００３７】
またスイッチとして用いることのできるトランジスタ１１３は、トランジスタのチャネル幅あたりのオフ電流を１×１０−２２Ａ／μｍ以下と、シリコンを半導体層に有するトランジスタのオフ電流と比べて、極めて小さい値とすることにより、ダイオード素子１１２、容量素子１０７、及びトランジスタ１１３、で囲まれたノードＣ２での電荷の保持が可能となる。
【００３８】
本実施の形態では、トランジスタのチャネル幅あたりのオフ電流を１×１０−２２Ａ／μｍ以下と極めて低減するための構成として、酸化物半導体層にチャネルが形成されるトランジスタを用いることが好適である。なお図面において、トランジスタ１１３は、酸化物半導体層にチャネルが形成されるトランジスタであることを示すために、ＯＳの符号を付している。
【００３９】
なお、上記において、酸化物半導体材料の代わりに酸化物半導体材料と同等のオフ電流特性が実現できる材料を用いても良い。例えば、炭化シリコンをはじめとするワイドギャップ材料（より具体的には、例えば、エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを適用することができる。また、トランジスタの代わりにＭＥＭＳスイッチ等を用いて配線間の接続を切り離すことにより、電荷の保持を実現する構成としてもよい。
【００４０】
なお制御回路１０３を構成するトランジスタは、  トランジスタ１１３の半導体層とは異なる半導体層とすることができる。。例えば制御回路１０３を構成するトランジスタは、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。
【００４１】
ここで、トランジスタ１１３の半導体層に用いる酸化物半導体について詳述する。
【００４２】
トランジスタの半導体層に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎ及びＺｎを含むことが好ましい。また、それらに加えて、酸素を強く結びつけるスタビライザーを有することが好ましい。スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びアルミニウム（Ａｌ）の少なくともいずれかを有すればよい。
【００４３】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を有してもよい。
【００４４】
例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系の材料、Ｉｎ系酸化物、Ｓｎ系酸化物、Ｚｎ系酸化物などを用いることができる。
【００４５】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、Ｉｎ、Ｇａ及びＺｎを主成分として有する酸化物という意味であり、Ｉｎ、Ｇａ及びＺｎの比率は問わない。
【００４６】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
【００４７】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１またはＩｎ：Ｇａ：Ｚｎ＝２：２：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。または、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３またはＩｎ：Ｓｎ：Ｚｎ＝２：１：５の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００４８】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、式（１）を満たすことをいう。
【００４９】
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２      （１）
【００５０】
ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
【００５１】
しかし、これらに限られず、必要とする半導体特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【００５２】
また、酸化物半導体を半導体層に用いるトランジスタは、酸化物半導体を高純度化することにより、オフ電流（ここでは、オフ状態のとき、たとえばソース電位を基準としたときのゲート電位との電位差がしきい値電圧以下のときのドレイン電流とする）を十分に低くすることが可能である。例えば、加熱成膜により水素や水酸基を酸化物半導体中に含ませないようにし、または成膜後の加熱により膜中から除去し、高純度化を図ることができる。
【００５３】
なお酸化物半導体を高純度化して極小となるオフ電流を検出するためには、比較的サイズの大きいトランジスタを作製し、オフ電流を測定することで、実際に流れるオフ電流を見積もることができる。図３に、サイズの大きいトランジスタとして、チャネル幅Ｗを１ｍ（１００００００μｍ）、チャネル長Ｌを３μｍとした際に、温度を１５０℃、１２５℃、８５℃、２７℃と変化させた際のチャネル幅Ｗ１μｍあたりのオフ電流のアレニウスプロットを示す。図３からもわかるように、２７℃でのオフ電流は３×１０−２６Ａ／μｍと極めて小さいことがわかる。なお、昇温してオフ電流を測定したのは、室温では電流の計測が極めて小さいため、測定が困難だったためである。
【００５４】
高純度化されることにより、チャネル形成領域にＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタで、チャネル長が１０μｍ、半導体膜の膜厚が３０ｎｍ、ドレイン電圧が１Ｖ〜１０Ｖ程度の範囲である場合、オフ電流を、１×１０−１３Ａ以下とすることが可能である。またチャネル幅あたりのオフ電流（オフ電流をトランジスタのチャネル幅で除した値）を１×１０−２３Ａ／μｍ（１０ｙＡ／μｍ）から１×１０−２２Ａ／μｍ（１００ｙＡ／μｍ）程度とすることが可能である。
【００５５】
以上がトランジスタ１１３の半導体層に用いる酸化物半導体についての説明である。
【００５６】
トランジスタのチャネル幅あたりのオフ電流を１×１０−２２Ａ／μｍ以下と、シリコンを半導体層に有するトランジスタのオフ電流と比べて、オフ電流が極めて小さいトランジスタ１１３は、トランジスタ１１３がオンであれば、ノードＣ２の電荷に応じた電位の出力信号Ｖｏｕｔを外部回路に出力することができる。またトランジスタ１１３をオフとすることで、チャージポンプ回路１００への電源電圧の供給が停止ししても、ノードＣ１及びノードＣ２の電荷を保持することができる。
【００５７】
また検出回路を構成する抵抗素子１１４Ａ及び抵抗素子１１４Ｂは、出力信号Ｖｏｕｔが出力されるノードに接続されることで、出力信号Ｖｏｕｔの電圧レベルに応じた信号Ｓ１を生成し、制御回路１０３に出力することができる。
【００５８】
また図４に示す図は、図１及び図２で示した制御回路１０３の具体的な回路の一例である。
【００５９】
図４に示す制御回路１０３は、オペアンプ２０１、オペアンプ２０２、基準電圧生成回路２０３、フリップフロップ回路２０４、セレクタ回路２０５及び発振回路２０６を有する。
【００６０】
オペアンプ２０１の非反転入力端子及びオペアンプ２０２の反転入力端子には、検出回路１０２より出力される信号Ｓ１が入力される。またオペアンプ２０１の反転入力端子には、基準電圧生成回路２０３より電圧レベルＶｒｅｆＨが入力される。またオペアンプ２０２の非反転入力端子には、基準電圧生成回路２０３より電圧レベルＶｒｅｆＬが入力される。なお電圧レベルＶｒｅｆＨは、電圧レベルＶｒｅｆＬより大きい電圧レベルである。
【００６１】
フリップフロップ回路２０４は、セット−リセット型のフリップフロップ回路である。セット端子（Ｓ）にはオペアンプ２０１の出力信号が入力される。リセット端子（Ｒ）にはオペアンプ２０２の出力信号が入力され、出力端子（Ｑ）に出力がなされる。
【００６２】
セレクタ回路２０５は、フリップフロップ回路２０４の出力信号に従って、発振回路２０６より出力されるクロック信号か、グラウンド線ＧＮＤのグラウンド電位かを切り替えて信号Ｓ２として出力する。信号Ｓ２は、上述したように、図１または図２の昇圧回路部１０１が有する容量素子１０６の他方の電極に出力される。
【００６３】
上述した図４の回路構成とすることにより、制御回路１０３は、信号Ｓ１の電圧レベルがＶｒｅｆＬ以下になるとセレクタ回路２０５は信号Ｓ２としてクロック信号を出力するよう切り替え、信号Ｓ１の電圧レベルがＶｒｅｆＨ以上になるとセレクタ回路２０５は信号Ｓ２としてグラウンド電位を出力するよう切り替えて動作することができる。言い換えれば、制御回路１０３は、信号Ｓ１の電圧レベルがＶｒｅｆＬ以下になると昇圧回路部１０１での昇圧を行うための信号を信号Ｓ２として出力し、信号Ｓ１の電圧レベルがＶｒｅｆＨ以上になると昇圧回路部１０１での昇圧を中断するための信号を信号Ｓ２として出力することとなる。
【００６４】
次いで図１に示すチャージポンプ回路１００の通常時の動作、及び電源電圧の供給を停止及び再開する際の動作について図５に示すタイミングチャート図を用いて説明する。
【００６５】
なお図１に示すチャージポンプ回路１００への、電源電圧の供給を停止または再開、及びスイッチ１０８のオン又はオフの制御を行う回路として、チャージポンプ回路１００の外部に電源制御回路を設ける構成とすればよい。一例としては、図６に示すように、チャージポンプ回路１００の外部に設けることができる電源制御回路１５１により、スイッチ１０８のオン又はオフの制御、及びチャージポンプ回路１００が有する制御回路１０３への電源電圧の供給の停止または再開を制御すればよい。
【００６６】
図５に示すタイミングチャート図では、電源電圧の供給の有無を表す配線の電圧レベルＶ＿ｌｉｎｅ、スイッチ１０８のオンまたはオフの状態を表すＳＷ、信号Ｓ１、信号Ｓ２、ノードＣ１及びノードＣ２の電圧レベル（それぞれＶ＿Ｃ１、Ｖ＿Ｃ２）を示す。
【００６７】
図５に示す電圧レベルＶ＿ｌｉｎｅは、電源電圧の供給の有無を表すものである。例えば、電圧レベルＶ＿ｌｉｎｅが高電源電位ＶＤＤの電圧レベルの期間のとき、チャージポンプ回路１００に電源電圧の供給が行われ、電圧レベルＶ＿ｌｉｎｅが低電源電位Ｖ＿ＧＮＤの電圧レベルの期間のとき、チャージポンプ回路１００への電源電圧の供給が停止する。なお図５中、電源電圧の供給をする期間をＰ＿ｏｎ、電源電圧の供給を停止する期間をＰ＿ｏｆｆと表している。
【００６８】
また図５に示すスイッチ１０８のオンまたはオフの状態を表すＳＷは、スイッチ１０８がオンのとき’ＯＮ’と表記し、スイッチ１０８がオフのとき’ＯＦＦ’と表記している。図５に示すようにスイッチ１０８のオン又はオフは、電源電圧の供給の切り替えと同じタイミングで行われる。
【００６９】
また図５に示す信号Ｓ１は、電源電圧の供給が行われる期間では、制御回路１０３が有する基準電圧生成回路２０３が出力する電圧レベルＶｒｅｆＨと電圧レベルＶｒｅｆＬとの間で電圧レベルの昇降を繰り返すよう制御される。また図５に示す信号Ｓ１は、電源電圧の供給が停止する期間では、電圧レベルＶ＿ｌｉｎｅの低電源電位Ｖ＿ＧＮＤまで電圧レベルが低下する。
【００７０】
図５に示すタイミングチャート図では、スイッチ１０８をオフに切り替えると、信号Ｓ１は低電源電位Ｖ＿ＧＮＤまで電圧レベルが低下する。また図５に示すタイミングチャート図では、スイッチ１０８をオンに切り替えると、信号Ｓ１は、ノードＣ１及びノードＣ２に保持された電荷に従って、電圧レベルの立ち上がりを急峻なものとすることができる。
【００７１】
また図５に示す信号Ｓ２は、電圧レベルＣＬＫ＿Ｈ及び電圧レベルＣＬＫ＿Ｌによるトグル動作を、間欠的に行う。なお電圧レベルＣＬＫ＿Ｈは、高電源電位ＶＤＤと同電位であってもよい。また電圧レベルＣＬＫ＿Ｌは、低電源電位Ｖ＿ＧＮＤと同電位であってもよい。
【００７２】
また図５に示すＶ＿Ｃ１は、入力信号Ｖｉｎの電圧レベルからクロック信号の電圧レベルＣＬＫ＿Ｈ分だけ上昇した電圧レベル（Ｖｉｎ＋ＣＬＫ＿Ｈ）と、低電源電位Ｖ＿ＧＮＤとの間で、Ｖｉｎを基準として昇降を繰り返す電圧レベルである。
【００７３】
また図５に示すＶ＿Ｃ１は、信号Ｓ２の電圧レベルの変動に従って、入力信号Ｖｉｎの電圧レベルが変動したものとなる。具体的にＶ＿Ｃ１は、信号Ｓ２の電圧レベルを表す波形の立ち上がり及び立ち下がりに従って、電圧レベルが変動する。
【００７４】
また図５に示すＶ＿Ｃ２は、出力信号Ｖｏｕｔの電圧レベルの変動がＶｏｕｔ＿ｍｉｎ乃至Ｖｏｕｔ＿ｍａｘまでとすると、電源電圧の供給が行われる期間では、電圧レベルＶｏｕｔ＿ｍｉｎ乃至Ｖｏｕｔ＿ｍａｘの間で電圧レベルの昇降を繰り返すよう制御される電圧レベルである。また図５に示すＶ＿Ｃ２は、電源電圧の供給が停止する期間では、電源電圧の供給を停止した際の電圧レベルを保持するよう制御される。また図５に示すＶ＿Ｃ２は、電源電圧の供給を再開すると、出力信号が出力されるノードに、ノードＣ２に保持された電荷を放電するため、電位が低下する。
【００７５】
図５に示すタイミングチャート図では、スイッチ１０８をオフに切り替えた際の、ノードＣ２の電圧レベルを保持する。このノードＣ２での電圧レベルの保持は、スイッチ１０８をオフにすることにより、ノードＣ２からの電荷の放電を極力低減することで、実現することができる。またスイッチ１０８の代わりに、上述した、チャネル幅あたりのオフ電流が１×１０−２２Ａ／μｍ以下のトランジスタを用いても、ノードＣ２からの電荷の放電を極力低減することを実現することができる。
【００７６】
図５に示すタイミングチャート図の動作について説明する。
【００７７】
電源電圧の供給をする期間であるＰ＿ｏｎ時、信号Ｓ１の電圧レベルは、検出回路１０２でのリーク電流等により、低下する。信号Ｓ１の電圧レベルが電圧レベルＶｒｅｆＬ以下になると、制御回路１０３から出力される信号Ｓ２は定電圧の信号からクロック信号に切り替わる。該クロック信号のトグル動作に従って、ノードＣ１の電圧レベルＶ＿Ｃ１が上昇または下降する。電圧レベルＶ＿Ｃ１の上昇時における電荷のノードＣ２への転送に伴い、ノードＣ２の電圧レベルが上昇する。スイッチ１０８はＰ＿ｏｎ時、常時オンであるため、ノードＣ２の電圧レベルの上昇に伴い、信号Ｓ１の電圧レベルが上昇する。信号Ｓ１の電圧レベルが電圧レベルＶｒｅｆＨ以上になると、制御回路１０３から出力される信号Ｓ２はクロック信号から定電圧の信号に切り替わる。
【００７８】
電源電圧の供給を停止する期間であるＰ＿ｏｆｆ時、信号Ｓ１の電圧レベルは、スイッチ１０８をオフにすることで、低電源電位Ｖ＿ＧＮＤまで電圧レベルが低下する。また信号Ｓ２は、電源電圧の供給が停止しているためＣＬＫ＿Ｌ、すなわちグラウンド線ＧＮＤの電圧レベルである低電源電位Ｖ＿ＧＮＤと同電位なる。一方、ノードＣ１及びノードＣ２の電圧レベルＶ＿Ｃ１及び電圧レベルＶ＿Ｃ２は、スイッチ１０８をオフに切り替えることで、電荷の放電を極力低減でき、電圧レベルの保持を行うことができる。すなわち図５のタイミングチャート図の例でいえば、ノードＣ１では入力信号Ｖｉｎの電圧レベルを保持し、ノードＣ２では電源電圧の供給があった際の電圧レベルを保持することができる。
【００７９】
Ｐ＿ｏｆｆから電源電圧の供給を再度するＰ＿ｏｎに切り替えた際の、信号Ｓ１の電圧レベルは、スイッチをオンに切り替えることで、ノードＣ１及びノードＣ２に保持された電荷に従って、電圧レベルの立ち上がりを急峻なものとすることができる。この電圧レベルの立ち上がり、及び制御回路１０３から出力される信号Ｓ２のクロック信号のトグル動作に従って、ノードＣ２の電圧レベルが上昇する。ノードＣ２の電圧レベルの上昇が、電源電圧の供給の開始から電圧レベルがＶｏｕｔ＿ｍａｘに達するまでにかかる期間は、図５に図示する例でいえば、期間Ｔ＿ｒｅｔ１となる。図５に示すタイミングチャート図において、期間Ｔ＿ｒｅｔ１を具体的にいえば、クロック信号の立ち上がり３回分に相当する。
【００８０】
ここで図１に示すチャージポンプ回路１００の構成と比較のため、図１に示すチャージポンプ回路１００からスイッチ１０８を除いた回路図を図７（Ａ）に、及びそのタイミングチャート図を図７（Ｂ）に示す。図７（Ａ）及び図７（Ｂ）に示す回路図及びタイミングチャート図において、図１及び図５と共通する点については、上記説明を援用するものとする。
【００８１】
図７（Ａ）及び図７（Ｂ）に示す回路図及びタイミングチャート図の動作について説明する。
【００８２】
電源電圧の供給をする期間であるＰ＿ｏｎ時、信号Ｓ１の電圧レベルは、検出回路１０２でのリーク電流等により、低下する。信号Ｓ１の電圧レベルが電圧レベルＶｒｅｆＬ以下になると、制御回路１０３から出力される信号Ｓ２は定電圧の信号からクロック信号に切り替わる。該クロック信号のトグル動作に従って、ノードＣ１の電圧レベルＶ＿Ｃ１が上昇または下降する。電圧レベルＶ＿Ｃ１の上昇時における電荷のノードＣ２への転送に伴い、ノードＣ２の電圧レベルが上昇する。ノードＣ２の電圧レベルの上昇に伴い、信号Ｓ１の電圧レベルが上昇する。信号Ｓ１の電圧レベルが電圧レベルＶｒｅｆＨ以上になると、制御回路１０３から出力される信号Ｓ２はクロック信号から定電圧の信号に切り替わる。
【００８３】
電源電圧の供給を停止する期間であるＰ＿ｏｆｆ時、信号Ｓ１の電圧レベルは、低電源電位Ｖ＿ＧＮＤまで電圧レベルが低下する。信号Ｓ２は、信号Ｓ１の電圧レベルが電圧レベルＶｒｅｆＬ以下になるものの、電源電圧の供給が停止しており、グラウンド線ＧＮＤの電圧レベルである低電源電位Ｖ＿ＧＮＤとなる。また、ノードＣ１の電圧レベルＶ＿Ｃ１は、容量素子から電荷転送素子１０５を介して電荷の放電がなされることで、電圧レベルが低下していき、最終的にグラウンド線ＧＮＤの電圧レベルである低電源電位Ｖ＿ＧＮＤとなる。及びノードＣ２の電圧レベルＶ＿Ｃ２もまた、グラウンド線ＧＮＤの電圧レベルである低電源電位Ｖ＿ＧＮＤとなる。
【００８４】
Ｐ＿ｏｆｆから電源電圧の供給を再度するＰ＿ｏｎに切り替えた際の、信号Ｓ１の電圧レベルは、グラウンド線ＧＮＤの電圧レベルである低電源電位Ｖ＿ＧＮＤとなっている。そのため、制御回路１０３から出力される信号Ｓ２のクロック信号のトグル動作に従って、ノードＣ２の電圧レベルが上昇する。ただしノードＣ２の電圧レベルの上昇が、電源電圧の供給の開始から電圧レベルがＶｏｕｔ＿ｍａｘに達するまでにかかる期間は、図７に図示する例でいえば、期間Ｔ＿ｒｅｔ２となる。図７Ｂに示すタイミングチャート図において、期間Ｔ＿ｒｅｔ２を具体的にいえば、クロック信号の立ち上がり５回分に相当する。すなわち、スイッチ１０８の制御がない場合、電源電圧の供給を再開してから入力信号を昇圧する際に要する時間が長くなってしまう。
【００８５】
図５に示すタイミングチャート図の期間Ｔ＿ｒｅｔ１と図７に示すタイミングチャート図の期間Ｔ＿ｒｅｔ２とを比較してもみてもわかるように、電源電圧の供給を停止して、その後再開する構成において、本実施の形態で示す図１のチャージポンプ回路１００の回路構成とすることで、電源電圧の供給を再開してから入力信号を昇圧する際に要する時間を短くすることができる。
【００８６】
以上が、図１に示すチャージポンプ回路１００の通常時の動作、及び電源電圧の供給を停止及び再開する際の動作に関する説明である。
【００８７】
以上説明したように、本実施の形態のチャージポンプ回路の構成では、チャージポンプ回路への電源電圧の供給を停止及び再開をする際、容量素子からの電荷の放電を低減し、電源電圧の供給を再開してから入力信号を昇圧する際に要する時間を短くすることができる。
【００８８】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【００８９】
（実施の形態２）
本実施の形態では、上記実施の形態１で説明した図２のチャージポンプ回路１００の変形例について説明する。
【００９０】
図８に示すチャージポンプ回路５００は、昇圧回路部５０１、検出回路１０２、及び制御回路１０３を有する。
【００９１】
昇圧回路部５０１は、実施の形態１の図２におけるダイオード素子１１１及び容量素子１０６を、多段に形成したダイオード素子１１１Ａ、ダイオード素子１１１Ｂ、ダイオード素子１１１Ｃ、並びに容量素子１０６Ａ、容量素子１０６Ｂ及び容量素子１０６Ｃで置き換えた構成である。なお奇数段目に設けられる容量素子１０６Ａ及び容量素子１０６Ｃの他方の電極には、制御回路１０３より信号Ｓ２が出力される。また偶数段目に設けられる容量素子１０６Ｂの他方の電極には、制御回路１０３より信号Ｓ２が反転した信号であるＳ２Ｂが出力される。
【００９２】
昇圧回路部５０１において、ダイオード素子１１１Ａ、ダイオード素子１１１Ｂ、ダイオード素子１１１Ｃ、並びに容量素子１０６Ａ、容量素子１０６Ｂ及び容量素子１０６Ｃを設け、図８に示す配置とすることで、入力信号Ｖｉｎをより昇圧した出力信号Ｖｏｕｔとして出力することのできるチャージポンプ回路とすることができる。図８に示すチャージポンプ回路としても、チャージポンプ回路への電源電圧の供給を停止及び再開を行う際、容量素子からの電荷の放電を低減し、電源電圧の供給を再開してから入力信号を昇圧する際に要する時間を短くすることができる。
【００９３】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００９４】
（実施の形態３）
本実施の形態では、上記実施の形態１で説明したスイッチとして機能する、酸化物半導体層にチャネルが形成されるトランジスタと、制御回路が有するシリコンにチャネルが形成されるトランジスタと、積層して設けた半導体装置の断面図の構成について図９に示し、説明する。
【００９５】
なお図９に示す半導体装置の断面図の構成では、下層部を構成する制御回路が有するトランジスタの一例として、ｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２を示し、上層部を構成するトランジスタとして酸化物半導体層にチャネルが形成されるトランジスタ３００を示す。
【００９６】
図９に示す半導体装置は、下部素子層３２１にシリコン材料がチャネル領域に用いられたｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２を有し、配線層３２２を間に挟んで、上部素子層３２３にトランジスタ３００を有する。
【００９７】
図９におけるｎチャネル型トランジスタ３３１は、半導体材料（例えば、シリコンなど）を含む基板３３３上にＢＯＸ層３３４を介して設けられたＳＯＩ層３３５と、ＳＯＩ層３３５に形成されたｎ型不純物領域３３６と、ゲート絶縁層３３７と、ゲート電極３３８とを有する。ＳＯＩ層３３５には、ｎ型不純物領域３３６の他、図示していないが、金属間化合物領域及びチャネル形成領域が設けられる。またｐチャネル型トランジスタ３３２は、ＳＯＩ層３３５中にｐ型不純物領域３３９が形成されている。
【００９８】
ｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２が有するＳＯＩ層３３５の間には素子分離絶縁層３４２が設けられており、ｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２を覆うように絶縁層３４０が設けられている。なお、ｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２は、図９に示すようにゲート電極３３８の側面にサイドウォールを設け、不純物濃度が異なる領域を含むｎ型不純物領域３３６及びｐ型不純物領域３３９としてもよい。
【００９９】
ｎ型不純物領域３３６及びｐ型不純物領域３３９上の絶縁層３４０は開口部を有し、開口部を埋めるように配線３４１が設けられている。絶縁層３４０及び配線３４１上の配線層３２２では、絶縁層３４４、配線３５１、配線３５２及び配線３５３が設けられている。配線３５１は、トランジスタ３００のソース配線として機能させることができる。配線３５２は、トランジスタ３００のゲート電極として機能させることができる。配線３５３は、トランジスタ３００のドレイン配線として機能させることができる。
【０１００】
なお下部素子層３２１の絶縁層３４０中の配線３４１、配線層３２２の絶縁層３４４中の配線３５１、配線３５２及び配線３５３は、デュアルダマシン法を用いて形成すればよい。また、コンタクトプラグを形成して異なる配線層間の接続を図ってもよい。
【０１０１】
半導体材料を具備するＳＯＩ層３３５を用いたｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２は、トランジスタ３００に比べて、高速動作及び微細化が可能である。
【０１０２】
配線層３２２の上面は、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を施して、トランジスタ３００の形成を行えばよい。
【０１０３】
トランジスタ３００は、絶縁層３４４及び配線３５２上に、積層して島状に形成されたゲート絶縁層３６１及び酸化物半導体膜３６２を有する。またトランジスタ３００は、島状に形成されたゲート絶縁層３６１及び酸化物半導体膜３６２上及び配線３５３に接続されるソース電極３６３Ａ、及び島状に形成されたゲート絶縁層３６１及び酸化物半導体膜３６２上及び配線３５１に接続されるドレイン電極３６３Ｂを有する。またトランジスタ３００は、島状に形成されたゲート絶縁層３６１及び酸化物半導体膜３６２上、絶縁層３４４上、ソース電極３６３Ａ及びドレイン電極３６３Ｂ上に絶縁層３６４を有する。またトランジスタ３００は、絶縁層３６４を間に挟んで、島状に形成されたゲート絶縁層３６１及び酸化物半導体膜３６２上にバックゲート電極３６５を有する。トランジスタ３００は、絶縁層３４５で覆われる。
【０１０４】
バックゲート電極３６５を有するトランジスタ３００は、バックゲート電極３６５にしきい値電圧を制御するためのバックゲート電圧を入力する構成とすることができる。バックゲート電圧を制御してトランジスタ３００のしきい値電圧を制御する構成とすることで、トランジスタ３００でのオフ電流の低減を、より確実に行うことができる。
【０１０５】
以上説明したように本実施の形態における半導体装置の構成は、シリコンをチャネル領域に用いたトランジスタと酸化物半導体膜をチャネル領域に用いたトランジスタとを積層して設けることができる。そのため、各素子の省スペース化ができ、半導体装置の小型化を図ることができる。
【０１０６】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０１０７】
Ｃ１    ノード
Ｃ２    ノード
Ｓ１    信号
Ｓ２    信号
Ｔ＿ｒｅｔ１    期間
Ｔ＿ｒｅｔ２    期間
Ｗ１    チャネル幅
Ｖ＿Ｃ１    電圧レベル
Ｖ＿Ｃ２    電圧レベル
ＶｒｅｆＨ    電圧レベル
ＶｒｅｆＬ    電圧レベル
Ｖ＿ｌｉｎｅ    電圧レベル
Ｖｉｎ    入力信号
Ｖｏｕｔ    出力信号
Ｖｏｕｔ＿ｍａｘ    電圧レベル
Ｖｏｕｔ＿ｍｉｎ    電圧レベル
ＣＬＫ＿Ｈ    電圧レベル
ＣＬＫ＿Ｌ    電圧レベル
１００    チャージポンプ回路
１０１    昇圧回路部
１０２    検出回路
１０３    制御回路
１０４    電荷転送素子
１０５    電荷転送素子
１０６    容量素子
１０６Ａ    容量素子
１０６Ｂ    容量素子
１０６Ｃ    容量素子
１０７    容量素子
１０８    スイッチ
１１１    ダイオード素子
１１１Ａ    ダイオード素子
１１１Ｂ    ダイオード素子
１１１Ｃ    ダイオード素子
１１２    ダイオード素子
１１３    トランジスタ
１１４Ａ    抵抗素子
１１４Ｂ    抵抗素子
１５１    電源制御回路
２０１    オペアンプ
２０２    オペアンプ
２０３    基準電圧生成回路
２０４    フリップフロップ回路
２０５    セレクタ回路
２０６    発振回路
３００    トランジスタ
３２１    下部素子層
３２２    配線層
３２３    上部素子層
３３１    ｎチャネル型トランジスタ
３３２    ｐチャネル型トランジスタ
３３３    基板
３３４    ＢＯＸ層
３３５    ＳＯＩ層
３３６    ｎ型不純物領域
３３７    ゲート絶縁層
３３８    ゲート電極
３３９    ｐ型不純物領域
３４０    絶縁層
３４１    配線
３４２    素子分離絶縁層
３４４    絶縁層
３４５    絶縁層
３５１    配線
３５２    配線
３５３    配線
３６１    ゲート絶縁層
３６２    酸化物半導体膜
３６３Ａ    ソース電極
３６３Ｂ    ドレイン電極
３６４    絶縁層
３６５    バックゲート電極
５００    チャージポンプ回路
５０１    昇圧回路部
【図１】
2013258895.tif 000003
【図２】
2013258895.tif 000004
【図３】
2013258895.tif 000005
【図４】
2013258895.tif 000006
【図５】
2013258895.tif 000007
【図６】
2013258895.tif 000008
【図７】
2013258895.tif 000009
【図８】
2013258895.tif 000010
【図９】
2013258895.tif 000011