(57)【要約】【課題】  感度の低下を防止しつつ蓄積領域の電子の残留を防止することが可能な固体撮像素子及び固体撮像素子の駆動方法を提供する。【解決手段】  固体撮像素子１は、第１導電型の基板１１と、基板１１の上面に形成されるゲート絶縁膜１２と、基板１１中の光電変換によって生じた電荷を蓄積する第２導電型の蓄積領域１３と、基板１１中の領域であり蓄積領域１３に蓄積された電荷が転送される第２導電型の読出領域１５と、ゲート絶縁膜１２の上面であり蓄積領域１３と読出領域１５との間に形成される転送ゲート１６と、を備える。固体撮像素子１は、転送期間中の少なくとも一部の期間に、チャネル領域１６１のポテンシャルの底が、蓄積領域１３のポテンシャルの底を超え、さらに転送期間の直前における読出領域１５の電位であるリセット電位をも超える第１状態になる。【選択図】  図１
2013258202.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体から成る基板と、
前記基板の上面に形成される絶縁体から成るゲート絶縁膜と、
前記第１導電型とは異なる第２導電型の半導体から成る前記基板中の領域であり、前記基板中の光電変換によって生じた電荷を蓄積する蓄積領域と、
前記第２導電型の半導体から成る前記基板中の領域であり、前記蓄積領域に蓄積された前記電荷が転送される読出領域と、
前記ゲート絶縁膜の上面であり、前記蓄積領域と前記読出領域との間に形成される転送ゲートと、を備え、
転送期間中に、前記転送ゲートの直下となる前記基板中の領域であるチャネル領域を介して、前記蓄積領域に蓄積された電荷が前記読出領域に転送され、
前記転送期間中の少なくとも一部の期間に、
前記チャネル領域のポテンシャルの底が、前記蓄積領域のポテンシャルの底を超え、さらに前記転送期間の直前における前記読出領域の電位であるリセット電位をも超える第１状態になることを特徴とする固体撮像素子。
【請求項２】
前記転送期間中であり、前記第１状態になった後の少なくとも一部の期間に、
前記チャネル領域のポテンシャルの底が、前記蓄積領域のポテンシャルの底と前記リセット電位との間になる第２状態になることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記転送ゲートに与える転送制御信号を生成する転送制御信号生成部を、さらに備え、
前記転送制御信号生成部は、前記転送制御信号のレベルの変動を遅延させる遅延素子を備え、
前記転送制御信号生成部は、前記第１状態になった後に、前記遅延素子を用いて前記転送制御信号のレベルを遅延させながら変動させることで、前記第２状態を実現することを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
前記転送制御信号生成部は、
制御電極に第１制御信号が与えられるとともに、第１電極に第１電位が供給され、第２電極が出力ノードに接続される第１トランジスタと、
一端に第２制御信号が与えられるとともに、他端が前記出力ノードに接続される第１容量と、
制御電極に第３制御信号が与えられるとともに、第１電極に第２電位が供給され、第２電極が前記出力ノードに接続される第２トランジスタと、
制御電極に第４制御信号が与えられるとともに、第１電極に前記第２電位が供給される第３トランジスタと、
一端が前記第３トランジスタの第２電極に接続されるとともに他端が前記出力ノードに接続される第１負荷と、を備え、
前記出力ノードから前記転送制御信号が出力されることを特徴とする請求項３に記載の固体撮像素子。
【請求項５】
前記転送ゲートに与える転送制御信号を生成する転送制御信号生成部を、さらに備え、
前記転送制御信号生成部が生成する前記転送制御信号は、前記第１状態を実現する第１レベルが継続する期間と、前記第２状態を実現する第２レベルが継続する期間と、を少なくとも有することを特徴とする請求項２に記載の固体撮像素子。
【請求項６】
前記転送制御信号生成部は、
制御電極に第１制御信号が与えられるとともに、第１電極に第１電位が供給され、第２電極が出力ノードに接続される第１トランジスタと、
一端に第２制御信号が与えられるとともに、他端が前記出力ノードに接続される第１容量と、
制御電極に第３制御信号が与えられるとともに、第１電極に第２電位が供給され、第２電極が前記出力ノードに接続される第２トランジスタと、
制御電極に第４制御信号が与えられるとともに、第１電極に前記第１電位が供給され、第２電極が前記出力ノードに接続される第３トランジスタと、を備え、
前記出力ノードから前記転送制御信号が出力されることを特徴とする請求項５に記載の固体撮像素子。
【請求項７】
前記第１導電型がｐ型、前記第２導電型がｎ型、前記電荷が電子である場合、
前記第１状態は、前記チャネル領域のポテンシャルの底が、前記蓄積領域のポテンシャルの底及び前記リセット電位よりも深くなる状態であることを特徴とする請求項１〜６のいずれか１項に記載の固体撮像素子。
【請求項８】
前記第１導電型の半導体から成る前記基板中の領域であり、前記基板の上面と前記蓄積領域との間に形成される表面領域を、
さらに備えることを特徴とする請求項１〜７のいずれか１項に記載の固体撮像素子。
【請求項９】
第１導電型の半導体から成る基板と、
前記基板の上面に形成される絶縁体から成るゲート絶縁膜と、
前記第１導電型とは異なる第２導電型の半導体から成る前記基板中の領域であり、前記基板中の光電変換によって生じた電荷を蓄積する蓄積領域と、
前記第２導電型の半導体から成る前記基板中の領域であり、前記蓄積領域に蓄積された前記電荷が転送される読出領域と、
前記ゲート絶縁膜の上面であり、前記蓄積領域と前記読出領域との間に形成される転送ゲートと、を備えた固体撮像素子の駆動方法であって、
転送期間中に、前記転送ゲートの直下となる前記基板中の領域であるチャネル領域を介して、前記蓄積領域に蓄積された電荷を前記読出領域に転送し、
前記転送期間中の少なくとも一部の期間に、
前記チャネル領域のポテンシャルの底が、前記蓄積領域のポテンシャルの底を超え、さらに前記転送期間の直前における前記読出領域の電位であるリセット電位をも超える第１状態にすることを特徴とする固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサやＣＣＤ（Charge Coupled Device）イメージセンサなどに代表される固体撮像素子及び固体撮像素子の駆動方法に関する。
【背景技術】
【０００２】
近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの固体撮像素子が、デジタルビデオカメラやデジタルスチルカメラなどの撮像装置や、スキャナ、ファクシミリ、カメラ付き携帯電話機などの撮像機能を備えた様々な電子機器に搭載されている。例えば、固体撮像素子は、基板中に形成されるフォトダイオードの光電変換により生じた電荷を、フォトダイオードの一部を成す蓄積領域に蓄積するとともに、所定のタイミングで当該蓄積領域から読出領域に転送された電荷に基づいて、画像データを構成する出力信号を生成する。
【０００３】
従来の固体撮像素子（ＣＭＯＳイメージセンサ）の構造及び動作の一例について、図面を参照して説明する。図１１は、従来の固体撮像素子の構造について示す模式的な断面図である。図１２は、図１１に示す固体撮像素子の動作について示すタイミングチャートである。
【０００４】
図１１に示すように、固体撮像素子１００は、ｐ型の半導体から成る（以下、「ｐ型の」という）基板１０１と、基板１０１の上面に形成される絶縁体から成るゲート絶縁膜１０２と、基板１０１中のｎ型の半導体から成る（以下、「ｎ型の」という）領域であり基板１０１中の光電変換によって生じた電子を蓄積する蓄積領域１０３と、基板１０１中のｐ型の領域であり基板１０１の上面と蓄積領域１０３との間に形成される表面領域１０４と、基板１０１中のｎ型の領域であり蓄積領域１０３に蓄積された電子が転送される読出領域１０５と、導体から成りゲート絶縁膜１０２の上面であり蓄積領域１０３と読出領域１０５との間に形成され転送制御信号φＴＸが与えられる転送ゲート１０６と、上記各領域１０３〜１０５が形成される基板１０１中の素子領域の周囲に形成されるｐ型の素子分離領域１０７と、を備える。なお、読出領域１０５のｎ型不純物の濃度は、蓄積領域１０３よりも大きくなっている。また、素子分離領域１０７のｐ型不純物の濃度は、基板１０１のｐ型不純物の濃度よりも大きくなっている。
【０００５】
さらに、固体撮像素子１００は、与えられるリセット制御信号φＲによってオン／オフが切替制御されるとともにオンになることで読出領域１０５にリセット電位ＶＲＤを供給するリセットスイッチ１２１と、出力制御信号φＳがゲートに与えられるとともにドレインが読出領域１０５と電気的に接続されるｎチャネル型のトランジスタである出力トランジスタ１２２と、出力トランジスタ１２２のソースの電位を増幅して出力信号ＶＳＩＧを出力する増幅部１２３と、を備える。
【０００６】
この固体撮像素子１００では、ｐ型の基板１０１及び表面領域１０４とｎ型の蓄積領域１０３とで構成されるフォトダイオードの光電変換によって生じた電子が、蓄積領域１０３に蓄積される。このとき、基板１０１の上面と蓄積領域１０３との間に表面領域１０４が形成されている（埋込型のフォトダイオードになっている）ことで、基板１０１の上面と蓄積領域１０３とが離間されるため、基板１０１の上面の表面準位にトラップされる電子に起因する暗電流等の発生を、抑制することができる。
【０００７】
また、図１２に示すように、固体撮像素子１００は、出力期間ＴＳの動作で駆動される。固体撮像素子１００は、この出力期間ＴＳにおいて、蓄積領域１０３に蓄積された電子を読出領域１０５に転送するとともに、読出領域１０５に転送された電子に応じた出力信号ＶＳＩＧを出力する。なお、図１２に示すように、出力期間ＴＳでは、出力制御信号φＳが高レベルになることで、出力トランジスタ１２２がオンになる。
【０００８】
出力期間ＴＳでは、最初に、リセット期間ＴＲにおいて、リセット制御信号φＲが高レベルになることで、リセットスイッチ１２１がオンになる。これにより、読出領域１０５がリセット電位ＶＲＤになる。次に、第１転送期間ＴＡにおいて、リセット制御信号φＲが低レベルになることで、リセットスイッチ１２１がオフになる。このとき、読出領域１０５に電子が転送される前の電位（リセット電位ＶＲＤ）に対応した、基準として利用され得る出力信号ＶＳＩＧが、出力される。
【０００９】
次に、転送期間ＴＴＸにおいて、転送制御信号φＴＸが高レベルになることで、転送ゲート１０６の直下となる基板１０１中の領域（チャネル領域１０６１）に反転層が形成される。これにより、当該反転層を通じて、蓄積領域１０３から読出領域１０５に電子が転送される。そして最後に、第２転送期間ＴＢおいて、転送制御信号φＴＸが低レベルになることで、チャネル領域１０６１の反転層が消滅する。このとき、電子が転送された読出領域１０５の電位に対応した出力信号ＶＳＩＧが、出力される。
【００１０】
ところで、このような固体撮像素子１００では、消費電力を低減するために、リセット電位ＶＲＤを低くすることが求められている。また、上述のように、暗電流等を抑制する目的で、表面領域１０４、蓄積領域１０３により形成される埋め込みフォトダイオードは電荷が電子であれば蓄積領域１０３が深く埋め込まれたｎ型となるため、ポテンシャルの底（電荷が存在し得る限界の電位であり、電子であれば上限の電位、正孔であれば下限の電位。以下同じ。）が深くなる。なお、ポテンシャルの底が深いとは、ポテンシャルの底の電位が高いことを意味しており、ポテンシャルの底が浅いとは、ポテンシャルの底の電位が低いことを意味している（以下同じ）。
【００１１】
すると、蓄積領域１０３から読出領域１０５に電子を転送する際における、チャネル領域１０６１のポテンシャルの底の適正範囲である、蓄積領域１０３のポテンシャルの底とリセット電位ＶＲＤとの間が狭くなるため、チャネル領域１０６１のポテンシャルの底を高精度に制御することが必要になる。そして、このチャネル領域１０６１のポテンシャルの底の制御の精度が不十分になると、読出領域１０５に転送されずに蓄積領域１０３に残留する電子が生じ、画像データに残像が生じ得るため、問題となる。
【００１２】
この問題について、図面を参照して説明する。図１３は、図１１に示す固体撮像素子が図１２に示す動作を行う場合における電位及びポテンシャルの状態について示すグラフである。なお、図１３（ａ）は、リセット期間ＴＲ中における電位及びポテンシャルの状態について示すグラフである。また、図１３（ｂ）は、転送期間ＴＴＸ中における電位及びポテンシャルの状態について示すグラフである。
【００１３】
図１３（ａ）に示すように、リセット期間ＴＲでは、チャネル領域１０６１におけるポテンシャルの底ΨＯＦＦが浅いため、電子Ｑ１は蓄積領域１０３に蓄積されたままである。このとき、読出領域１０５の電位ＶＦＤ１は、上述のようにリセット電位ＶＲＤとなる。
【００１４】
次に、図１３（ｂ）に示すように、転送期間ＴＴＸになると、チャネル領域１０６１のポテンシャルの底ΨＯＮが深くなるため、電子Ｑ２が読出領域１０５に転送される。このとき、チャネル領域１０６１のポテンシャルの底ΨＯＮを、蓄積領域１０３のポテンシャルの底ΨＰＤとリセット電位ＶＲＤとの間（適正範囲）に収める必要があるが、上述のようにこの適正範囲は狭いため、チャネル領域１０６１のポテンシャルの底ΨＯＮをこの適正範囲に収めることは困難である。そして、例えば図１３（ｂ）に示すように、チャネル領域１０６１のポテンシャルの底ΨＯＮが、蓄積領域１０３のポテンシャルの底ΨＰＤよりも浅くなれば、その差に応じた電子ΔＱが蓄積領域１０３に残留して、画像データに残像が生じることになる。
【００１５】
この問題に対して、特許文献１では、蓄積領域１０３から読出領域１０５に電子を転送する際に、転送ゲート１０６及び読出領域１０５の双方をブートアップすることで蓄積領域１０３に電子が残留することを防止して、画像データに残像が生じることを防止する固体撮像素子が提案されている。
【００１６】
特許文献１で提案されている固体撮像素子について、図面を参照して説明する。図１４は、特許文献１で提案されている従来の固体撮像素子の構造について示す模式的な断面図である。図１５は、図１４の固体撮像素子の動作について示すタイミングチャートである。なお、以下において説明する特許文献１で提案されている固体撮像素子１００ａについて、上述の固体撮像素子１００と同様となる部分については同じ符号を付し、その詳細な説明を省略する。
【００１７】
図１４に示すように、固体撮像素子１００ａは、基板１０１と、ゲート絶縁膜１０２と、蓄積領域１０３と、表面領域１０４と、読出領域１０５と、転送ゲート１０６と、素子分離領域１０７と、リセットスイッチ１２１と、出力トランジスタ１２２と、増幅部１２３と、一端が読出領域１０５に電気的に接続されて他端にブートアップ信号φＢＵが与えられるブートアップ容量１３１と、を備える。また、この固体撮像素子１００ａでは、転送ゲート１０６と読出領域１０５とが容量結合している（昇圧容量１３２を有する）。
【００１８】
また、図１５に示すように、固体撮像素子１００ａは、出力期間ＴＳの動作を繰り返し行う。この出力期間ＴＳには、リセット期間ＴＲと、第１転送期間ＴＡと、転送期間ＴＴＸと、第２転送期間ＴＢと、がそれぞれ含まれる。ただし、この転送期間ＴＴＸには、ブートアップ期間ＴＢＵが含まれている。ブートアップ期間ＴＢＵでは、ブートアップ信号φＢＵが高レベルになることで、ブートアップ容量１３１を介して読出領域１０５の電位がブートアップされ、さらに昇圧容量１３２を介して転送ゲート１０６の電位がブートアップされる。
【００１９】
固体撮像素子１００ａが図１５の動作を行う際の電位及びポテンシャルの状態について、図面を参照して説明する。図１６は、図１４に示す固体撮像素子が図１５に示す動作を行う場合における電位及びポテンシャルの状態について示すグラフである。なお、図１６（ａ）は、リセット期間ＴＲ中における電位及びポテンシャルの状態について示すグラフである。また、図１６（ｂ）は、転送期間ＴＴＸ中かつブートアップ期間ＴＢＵ前における電位及びポテンシャルの状態について示すグラフである。また、図１６（ｃ）は、ブートアップ期間ＴＢＵ中における電位及びポテンシャルの状態について示すグラフである。
【００２０】
図１６（ａ）に示すように、リセット期間ＴＲでは、チャネル領域１０６１におけるポテンシャルの底ΨＯＦＦが浅いため、電子Ｑ１は蓄積領域１０３に蓄積されたままである。このとき、読出領域１０５の電位ＶＦＤ１は、上述のようにリセット電位ＶＲＤとなる。
【００２１】
次に、図１６（ｂ）に示すように、転送期間ＴＴＸになると、チャネル領域１０６１のポテンシャルの底ΨＯＮ１が深くなるため、電子Ｑ２が読出領域１０５に転送される。なお、図１６（ｂ）は、チャネル領域１０６１のポテンシャルの底ΨＯＮ１が、蓄積領域１０３のポテンシャルの底ΨＰＤよりも浅くなる場合について例示している。この場合、チャネル領域１０６１のポテンシャルの底ΨＯＮ１と、蓄積領域１０３のポテンシャルの底ΨＰＤとの差に応じた電子ΔＱが、蓄積領域１０３に残留する。
【００２２】
しかし、図１６（ｃ）に示すように、ブートアップ期間ＴＢＵになると、転送ゲート１０６の電位と読出領域１０５の電位とがそれぞれブートアップされることで、チャネル領域１０６１のポテンシャルの底が深くなり（ΨＯＮ１からΨＯＮ２になる）、読出領域１０５の電位も高くなる（ＶＦＤ２からＶＦＤ３になる）。これにより、上述の適正範囲（蓄積領域１０３のポテンシャルの底ΨＰＤとリセット電位ＶＲＤとの間）を拡げて、チャネル領域１０６１のポテンシャルの底ΨＯＮ２をこの適正範囲内に収め易くすることが可能になる。したがって、この固体撮像素子１００ａでは、蓄積領域１０３に電子が残留することを防止して電子Ｑ３を読出領域１０５に転送することによって、画像データに残像が生じることを防止することが可能になる。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開２００６−４２１２０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２４】
しかしながら、特許文献１で提案されている固体撮像素子１００ａ（図１４参照）では、読出領域１０５に対して接続されるブートアップ容量１３１及び昇圧容量１３２によって、別の問題が生じる。この問題について、具体的に以下説明する。
【００２５】
ブートアップ容量１３１及び昇圧容量１３２は、読出領域１０５からみると、固定電位に対して並列に接続される関係となる。そのため、固体撮像素子１００（図１１参照）における読出領域１０５の容量値をＣ１、ブートアップ容量１３１の容量値をＣＢＵ１、昇圧容量１３２の容量値をＣＢＵ２とすると、固体撮像素子１００ａ（図１４参照）における読出領域１０５の容量値Ｃ２は、下記式（１）に示すように、それぞれの容量を合算したものになる。
【００２６】
Ｃ２＝Ｃ１＋ＣＢＵ１＋ＣＢＵ２      ・・・（１）
【００２７】
上記式（１）におけるＣＢＵ１及びＣＢＵ２は、上述のブートアップの効果を得るために、Ｃ１と比較して十分に大きくする必要がある。したがって、固体撮像素子１００ａ（図１４参照）は、固体撮像素子１００（図１１参照）と比較して、読出領域１０５の容量が著しく大きくなる。そして、読出領域１０５の容量が著しく大きくなると、増幅部１２３に入力される電圧（＝電荷／容量）が著しく低下して、固体撮像素子１００ａ（図１４参照）の感度が低くなり、得られる画像データが劣化するため、問題となる。
【００２８】
そこで、本発明は、感度の低下を防止しつつ蓄積領域の電子の残留を防止することが可能な固体撮像素子及び固体撮像素子の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００２９】
上記目的を達成するため、本発明は、第１導電型の半導体から成る基板と、前記基板の上面に形成される絶縁体から成るゲート絶縁膜と、前記第１導電型とは異なる第２導電型の半導体から成る前記基板中の領域であり、前記基板中の光電変換によって生じた電荷を蓄積する蓄積領域と、前記第２導電型の半導体から成る前記基板中の領域であり、前記蓄積領域に蓄積された前記電荷が転送される読出領域と、前記ゲート絶縁膜の上面であり、前記蓄積領域と前記読出領域との間に形成される転送ゲートと、を備え、転送期間中に、前記転送ゲートの直下となる前記基板中の領域であるチャネル領域を介して、前記蓄積領域に蓄積された電荷が前記読出領域に転送され、前記転送期間中の少なくとも一部の期間に、前記チャネル領域のポテンシャルの底が、前記蓄積領域のポテンシャルの底を超え、さらに前記転送期間の直前における前記読出領域の電位であるリセット電位をも超える第１状態になることを特徴とする固体撮像素子を提供する。
【００３０】
この固体撮像素子によれば、転送期間中の第１状態が実現する期間において、蓄積領域の電荷を、チャネル領域及び読出領域へと残らず転送することが可能になる。さらにこのとき、蓄積領域のポテンシャルの底と、チャネル領域のポテンシャルの底との差を大きくすることができるため、蓄積領域の電荷を、チャネル領域及び読出領域へと高速に転送することが可能になる。また、第１状態は、転送ゲートに所定の大きさを超えた電位を与えるだけで実現することができるため、高精度な制御を要することなく容易に実現することが可能である。
【００３１】
なお、「第１導電型の半導体から成る基板」とは、基板の素子構造が形成される部分が第１導電型の半導体から成ることを示したものであり、全体が第１導電型の半導体から成る基板のみに限られず、ウエルが第１導電型の半導体から成る基板（例えば、全体が第２導電型の半導体から成る基板に第１導電型の不純物を注入することで第１導電型の半導体から成るウエルが形成された基板）も、当然に含まれる。
【００３２】
さらに、上記特徴の固体撮像素子において、前記転送期間中であり、前記第１状態になった後の少なくとも一部の期間に、前記チャネル領域のポテンシャルの底が、前記蓄積領域のポテンシャルの底と前記リセット電位との間になる第２状態になるようにすると、好ましい。
【００３３】
この固体撮像素子によれば、チャネル領域の電荷を蓄積領域ではなく読出領域へと転送することが可能になる。したがって、チャネルチャージインジェクションを防止することが可能になる。
【００３４】
さらに、上記特徴の固体撮像素子において、前記転送ゲートに与える転送制御信号を生成する転送制御信号生成部を、さらに備え、前記転送制御信号生成部は、前記転送制御信号のレベルの変動を遅延させる遅延素子を備え、前記転送制御信号生成部は、前記第１状態になった後に、前記遅延素子を用いて前記転送制御信号のレベルを遅延させながら変動させることで、前記第２状態を実現してもよい。
【００３５】
具体的に例えば、前記転送制御信号生成部は、制御電極に第１制御信号が与えられるとともに、第１電極に第１電位が供給され、第２電極が出力ノードに接続される第１トランジスタと、一端に第２制御信号が与えられるとともに、他端が前記出力ノードに接続される第１容量と、制御電極に第３制御信号が与えられるとともに、第１電極に第２電位が供給され、第２電極が前記出力ノードに接続される第２トランジスタと、制御電極に第４制御信号が与えられるとともに、第１電極に前記第２電位が供給される第３トランジスタと、一端が前記第３トランジスタの第２電極に接続されるとともに他端が前記出力ノードに接続される第１負荷と、を備え、前記出力ノードから前記転送制御信号が出力されるようにしてもよい。
【００３６】
この固体撮像素子によれば、転送制御信号のレベルが変動する過程において、第２状態を継続的に実現させることができる。そのため、第１電位を厳密に選択したり制御したりする必要を、無くすことが可能になる。また、転送制御信号のレベルを、第１電位と第２制御信号とを組み合わせて生成することができるため、第１電位を無用に高く（または低く）することなく、第１状態を実現することが可能になる。
【００３７】
さらに、上記特徴の固体撮像素子において、前記転送ゲートに与える転送制御信号を生成する転送制御信号生成部を、さらに備え、前記転送制御信号生成部が生成する前記転送制御信号は、前記第１状態を実現する第１レベルが継続する期間と、前記第２状態を実現する第２レベルが継続する期間と、を少なくとも有するようにしてもよい。
【００３８】
具体的に例えば、前記転送制御信号生成部は、制御電極に第１制御信号が与えられるとともに、第１電極に第１電位が供給され、第２電極が出力ノードに接続される第１トランジスタと、一端に第２制御信号が与えられるとともに、他端が前記出力ノードに接続される第１容量と、制御電極に第３制御信号が与えられるとともに、第１電極に第２電位が供給され、第２電極が前記出力ノードに接続される第２トランジスタと、制御電極に第４制御信号が与えられるとともに、第１電極に前記第１電位が供給され、第２電極が前記出力ノードに接続される第３トランジスタと、を備え、前記出力ノードから前記転送制御信号が出力されるようにしてもよい。
【００３９】
この固体撮像素子によれば、回路構成を簡素化することが可能になるとともに、第２状態を継続させる時間を、第４制御信号の所定のレベルの継続時間で決定することが可能になる。そのため、チャネル領域の電荷の読出領域への転送を、精度良く実現することが可能になる。また、転送制御信号のレベルを、第１電位と第２制御信号とを組み合わせて生成することができるため、第１電位を無用に高く（または低く）することなく、第１状態を実現することが可能になる。
【００４０】
さらに、上記特徴の固体撮像素子において、前記第１導電型がｐ型、前記第２導電型がｎ型、前記電荷が電子である場合、前記第１状態は、前記チャネル領域のポテンシャルの底が、前記蓄積領域のポテンシャルの底及び前記リセット電位よりも深くなる状態であると、好ましい。
【００４１】
この固体撮像素子によれば、蓄積領域からチャネル領域及び読出領域へと電子を残らず転送することが可能になる。
【００４２】
さらに、上記特徴の固体撮像素子において、前記第１導電型の半導体から成る前記基板中の領域であり、前記基板の上面と前記蓄積領域との間に形成される表面領域を、さらに備えてもよい。
【００４３】
この固体撮像素子によれば、暗電流等を抑制するべく表面領域を設けたことで、蓄積領域のポテンシャルの底とリセット電位との間（適正範囲）が狭くなったとしても、この間に関係なく、チャネル領域のポテンシャルの底が蓄積領域のポテンシャルの底及びリセット電位のそれぞれを超えるようにすることで、蓄積領域からチャネル領域及び読出領域へと電荷を残らず転送することが可能になる。
【００４４】
また、本発明は、第１導電型の半導体から成る基板と、前記基板の上面に形成される絶縁体から成るゲート絶縁膜と、前記第１導電型とは異なる第２導電型の半導体から成る前記基板中の領域であり、前記基板中の光電変換によって生じた電荷を蓄積する蓄積領域と、前記第２導電型の半導体から成る前記基板中の領域であり、前記蓄積領域に蓄積された前記電荷が転送される読出領域と、前記ゲート絶縁膜の上面であり、前記蓄積領域と前記読出領域との間に形成される転送ゲートと、を備えた固体撮像素子の駆動方法であって、転送期間中に、前記転送ゲートの直下となる前記基板中の領域であるチャネル領域を介して、前記蓄積領域に蓄積された電荷を前記読出領域に転送し、前記転送期間中の少なくとも一部の期間に、前記チャネル領域のポテンシャルの底が、前記蓄積領域のポテンシャルの底を超え、さらに前記転送期間の直前における前記読出領域の電位であるリセット電位をも超える第１状態にすることを特徴とする固体撮像素子の駆動方法を提供する。
【００４５】
この固体撮像素子の駆動方法によれば、転送期間中の第１状態が実現する期間において、蓄積領域の電荷を、チャネル領域及び読出領域へと残らず転送することが可能になる。さらにこのとき、蓄積領域のポテンシャルの底と、チャネル領域のポテンシャルの底との差を大きくすることができるため、蓄積領域の電荷を、チャネル領域及び読出領域へと高速に転送することが可能になる。また、第１状態は、転送ゲートに所定の大きさを超えた電位を与えるだけで実現することができるため、高精度な制御を要することなく容易に実現することが可能である。
【発明の効果】
【００４６】
上記特徴の固体撮像素子及び固体撮像素子の駆動方法によれば、読出領域の容量を増大させることなく、蓄積領域からチャネル領域及び読出領域へと電荷を残らず転送することが可能になる。したがって、感度の低下を防止しつつ、蓄積領域の電子の残留を防止することが可能になる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係る固体撮像素子の基本構造の一例について示す模式的な断面図。
【図２】本発明の第１実施形態に係る固体撮像素子が備える転送制御信号生成部について示す回路図。
【図３】本発明の第１実施形態に係る固体撮像素子の動作について示すタイミングチャート。
【図４】本発明の第１実施形態に係る固体撮像素子が図３に示す動作を行う場合における電位及びポテンシャルの状態について示すグラフ。
【図５】本発明の第２実施形態に係る固体撮像素子が備える転送制御信号生成部について示す回路図。
【図６】本発明の第２実施形態に係る固体撮像素子の動作について示すタイミングチャート。
【図７】本発明の第２実施形態に係る固体撮像素子が図６に示す動作を行う場合における電位及びポテンシャルの状態について示すグラフ。
【図８】本発明の第３実施形態に係る固体撮像素子が備える転送制御信号生成部について示す回路図。
【図９】本発明の第３実施形態に係る固体撮像素子の動作について示すタイミングチャート。
【図１０】本発明の第３実施形態に係る固体撮像素子が図９に示す動作を行う場合における電位及びポテンシャルの状態について示すグラフ。
【図１１】従来の固体撮像素子の構造について示す模式的な断面図。
【図１２】図１１に示す固体撮像素子の動作について示すタイミングチャート。
【図１３】図１１に示す固体撮像素子が図１２に示す動作を行う場合における電位及びポテンシャルの状態について示すグラフ。
【図１４】特許文献１で提案されている従来の固体撮像素子の構造について示す模式的な断面図。
【図１５】図１４に示す固体撮像素子の動作について示すタイミングチャート。
【図１６】図１４に示す固体撮像素子が図１５に示す動作を行う場合における電位及びポテンシャルの状態について示すグラフ。
【発明を実施するための形態】
【００４８】
以下、本発明の実施形態に係る固体撮像素子について、図面を参照して説明する。なお、以下では説明の具体化のため、本発明の実施形態に係る固体撮像素子が、ＣＭＯＳイメージセンサであって、ｐ型の基板中にｎ型の蓄積領域及び読出領域が形成されている場合について例示する。
【００４９】
また、「ｐ型の基板」とは、素子構造が形成される部分がｐ型である基板を示したものであり、全体がｐ型となる基板のみに限られず、ウエルがｐ型である基板（例えば、全体がｎ型となる基板にｐ型不純物を注入してｐ型のウエルが形成された基板）も当然に含まれる。ただし、以下の説明において参照する各図では、基板の全体がｐ型であるかのように図示するものとする。
【００５０】
また、基板の材料として、シリコンを用いることができる。この場合、ｐ型不純物として、ホウ素などを用いることができる。またこの場合、ｎ型不純物として、リンやヒ素などを用いることができる。さらに、これらの不純物は、例えばイオン注入などの方法を適用することで、基板内に注入することができる。
【００５１】
＜固体撮像素子の基本構造＞
最初に、本発明の実施形態に係る固体撮像素子の基本構造の一例について、図面を参照して説明する。図１は、発明の実施形態に係る固体撮像素子の基本構造の一例について示す模式的な断面図である。
【００５２】
図１に示すように、固体撮像素子１は、ｐ型の基板１１と、基板１１の上面に形成される絶縁体から成るゲート絶縁膜１２と、基板１１中のｎ型の領域であり基板１１中の光電変換によって生じた電子を蓄積する蓄積領域１３と、基板１１中のｐ型の領域であり基板１１の上面と蓄積領域１３との間に形成される表面領域１４と、基板１１中のｎ型の領域であり蓄積領域１３に蓄積された電子が転送される読出領域１５と、導体から成りゲート絶縁膜１２の上面であり蓄積領域１３と読出領域１５との間に形成され転送制御信号φＴＸが与えられる転送ゲート１６と、上記各領域１３〜１５が形成される基板１１中の素子領域の周囲に形成されるｐ型の素子分離領域１７と、を備える。なお、読出領域１５のｎ型不純物の濃度は、蓄積領域１３よりも大きくなっている。また、素子分離領域１７のｐ型不純物の濃度は、基板１１のｐ型不純物の濃度よりも大きくなっている。
【００５３】
さらに、固体撮像素子１は、リセット制御信号φＲがゲートに与えられるとともにドレインにリセット電位ＶＲＤが与えられソースが読出領域１５と電気的に接続されるｎチャネル型のトランジスタであるリセットトランジスタ２１と、出力制御信号φＳがゲートに与えられるとともにドレインが読出領域１５と電気的に接続されるｎチャネル型のトランジスタである出力トランジスタ２２と、出力トランジスタ２２のソースの電位を増幅して出力信号ＶＳＩＧを出力する増幅部２３と、を備える。
【００５４】
この固体撮像素子１では、ｐ型の基板１１及び表面領域１４とｎ型の蓄積領域１３とで構成されるフォトダイオードの光電変換によって生じた電子が、蓄積領域１３に蓄積される。このとき、基板１１の上面と蓄積領域１３との間に表面領域１４が形成されている（埋込型のフォトダイオードになっている）ことで、基板１１の上面と蓄積領域１３とが離間されるため、基板１１の上面の表面準位にトラップされる電子に起因する暗電流等の発生を、抑制することができる。
【００５５】
なお、表面領域１４は、必ずしも備える必要はないが、暗電流等の発生を抑制する観点からは、備えた方が好ましい。また、素子分離領域１７は、ｐ型の半導体に限られるものではなく、例えば絶縁体などであってもよい。
【００５６】
＜第１実施形態＞
次に、本発明の第１実施形態に係る固体撮像素子について、図面を参照して説明する。図２は、本発明の第１実施形態に係る固体撮像素子が備える転送制御信号生成部について示す回路図である。なお、本発明の第１実施形態に係る固体撮像素子は、例えば図１に示した基本構造を有するとともに、図２に示す転送制御信号生成部３ａを備えている。
【００５７】
図２に示すように、転送制御信号生成部３ａは、ゲートに第１制御信号φＴＸ１が与えられるとともにドレインに正の電位である第１電位ＶＭＩＤが供給されソースが出力ノードＮＴＸに接続されるｎチャネル型のトランジスタである第１トランジスタ３１と、一端３２１に第２制御信号φＴＸ２が与えられるとともに他端３２２が出力ノードＮＴＸに接続される第１容量３２と、ゲートに第３制御信号φＴＸ３が与えられるとともにソースに接地電位が供給されドレインが出力ノードＮＴＸに接続される第２トランジスタ３３と、を備える。また、この転送制御信号生成部３ａでは、出力ノードＮＴＸから転送制御信号φＴＸが出力される。
【００５８】
次に、転送制御信号生成部３ａを備えた本発明の第１実施形態に係る固体撮像素子の動作について、図面を参照して説明する。図３は、本発明の第１実施形態に係る固体撮像素子の動作について示すタイミングチャートである。
【００５９】
図３に示すように、本発明の第１実施形態に係る固体撮像素子は、出力期間ＴＳの動作で駆動される。本発明の第１実施形態に係る固体撮像素子は、この出力期間ＴＳにおいて、蓄積領域１３に蓄積された電子を読出領域１５に転送するとともに、読出領域１５に転送された電子に応じた出力信号ＶＳＩＧを出力する。なお、図３に示すように、出力期間ＴＳでは、出力制御信号φＳが高レベルになることで、出力トランジスタ２２がオンになる。
【００６０】
出力期間ＴＳでは、最初に、リセット期間ＴＲにおいて、リセット制御信号φＲが高レベルになることで、リセットスイッチ２１がオンになる。これにより、読出領域１５の電位ＶＦＤがリセット電位ＶＲＤになる。次に、第１転送期間ＴＡにおいて、リセット制御信号φＲが低レベルになることで、リセットスイッチ２１がオフになる。このとき、読出領域１５に電子が転送される前の電位（リセット電位ＶＲＤ）に対応した、基準として利用され得る出力信号ＶＳＩＧが、出力される。
【００６１】
出力期間ＴＳの開始前と、第１転送期間ＴＡ及びリセット期間ＴＲとにおいて、第１制御信号φＴＸ１は低レベル（第１トランジスタ３１がオフ）、第２制御信号φＴＸ２は低レベル、第３制御信号φＴＸ３は高レベル（第２トランジスタ３３がオン）になる。したがって、これらの期間では、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）がＶＯＦＦ（接地電位）となるため、蓄積領域１３から読出領域１５には電子が転送されない。
【００６２】
次に、転送期間ＴＴＸが開始されると、第１制御信号φＴＸ１は高レベル（第１トランジスタ３１がオン）になり、第３制御信号φＴＸ３は低レベル（第２トランジスタ３３がオフ）になる。そのため、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）が第１電位ＶＭＩＤとなり、転送ゲート１６の直下となる基板１１中の領域（チャネル領域１６１）に反転層が形成される。これにより、当該反転層を通じて、蓄積領域１３から読出領域１５に電子が転送され、この転送された電子に応じて読出領域１５の電位ＶＦＤが低下する。このとき、第１容量３２は、他端３２２に第１電位ＶＭＩＤが与えられることで充電される。
【００６３】
転送期間ＴＴＸの開始後、タイミングＰ１において、第１制御信号φＴＸ１は低レベル（第１トランジスタ３１がオフ）になる。さらにその後、タイミングＰ２において、第２制御信号φＴＸ２が高レベルになる。このとき、第１容量３２を介して他端３２２の電位が突き上げられるため、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）が第１電位ＶＭＩＤよりも大きいＶＯＮになる。
【００６４】
そして最後に、第２転送期間ＴＢおいて、第２制御信号φＴＸ２は低レベルになり、第３制御信号φＴＸ３は高レベル（第２トランジスタ３３がオン）になる。これにより、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）がＶＯＦＦになり、チャネル領域１６１の反転層が消滅する。そして、電子が転送された読出領域１５の電位ＶＦＤに対応した出力信号ＶＳＩＧが、出力される。
【００６５】
また、本発明の第１実施形態に係る固体撮像素子が、図３の動作を行う際の電位及びポテンシャルの状態について、図面を参照して説明する。図４は、本発明の第１実施形態に係る固体撮像素子が図３に示す動作を行う場合における電位及びポテンシャルの状態について示すグラフである。なお、図４（ａ）は、リセット期間ＴＲ中における電位及びポテンシャルの状態について示すグラフである。また、図４（ｂ）は、転送期間ＴＴＸ中かつタイミングＰ２後における電位及びポテンシャルの状態について示すグラフである。また、図４（ｃ）は、転送期間ＴＴＸ及び第２転送期間ＴＢの遷移時における電位及びポテンシャルの状態について示すグラフである。また、図４（ｄ）は、第２転送期間ＴＢ中における電位及びポテンシャルの状態について示すグラフである。
【００６６】
図４（ａ）に示すように、リセット期間ＴＲでは、チャネル領域１６１におけるポテンシャルの底ΨＯＦＦが浅いため、電子Ｑ１は蓄積領域１３に蓄積されたままである。このとき、読出領域１５の電位ＶＦＤ１は、上述のようにリセット電位ＶＲＤとなる。
【００６７】
次に、図４（ｂ）に示すように、転送期間ＴＴＸのタイミングＰ２になると、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）がＶＯＮになることで、チャネル領域１６１のポテンシャルの底ΨＯＮ１が深くなる。このとき、チャネル領域１６１のポテンシャルの底ΨＯＮ１が、蓄積領域１３のポテンシャルの底ΨＰＤよりも深く、さらにリセット電位ＶＲＤよりも深くなるようにする（第１状態）。
【００６８】
この状態にすることで、蓄積領域１３の電子Ｑ２を、チャネル領域１６１及び読出領域１５へと残らず転送することが可能になる。さらに、この状態では、蓄積領域１３のポテンシャルの底ΨＯＮ１と、チャネル領域１６１のポテンシャルの底ΨＰＤとの差を大きくすることができるため、蓄積領域１３の電子Ｑ２を、チャネル領域１６１及び読出領域１５へと高速に転送することが可能になる。
【００６９】
また、図４（ｂ）に示す状態による電子の転送は、転送ゲート１６に高電位を与えるだけで実現することができるため、高精度な制御を要することなく容易に実現することが可能である。そのため、上述のように暗電流等を抑制するべく表面領域１４を設けたことで蓄積領域１３のポテンシャルの底ΨＰＤとリセット電位ＶＲＤとの間（適正範囲）が狭くなったとしても、この間に関係なく、チャネル領域１６１のポテンシャルの底ΨＯＮ１が蓄積領域１３のポテンシャルの底ΨＰＤ及びリセット電位ＶＲＤのそれぞれよりも深くなるようにすることで、蓄積領域１３からチャネル領域１６１及び読出領域１５へと電子Ｑ２を残らず転送することが可能になる。
【００７０】
さらに、図４（ｂ）に示す状態を実現するために必要となる出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）ＶＯＮは、第１電位ＶＭＩＤ及び第２制御信号φＴＸ２を組み合わせて生成することができる。そのため、第１電位ＶＭＩＤを無用に高くすることなく、図４（ｂ）に示す状態を実現することが可能になる。具体的に例えば、第１電位ＶＭＩＤは、リセット制御信号φＲや出力制御信号φＳ、第１制御信号φＴＸ１、第２制御信号φＴＸ２などの各種制御信号の高レベル以下にしてもよい。
【００７１】
以上より、本発明の第１実施形態に係る固体撮像素子では、読出領域１５の容量を増大させることなく、蓄積領域１３からチャネル領域１６１及び読出領域１５へと電子を残らず転送することが可能になる。したがって、本発明の第１実施形態に係る固体撮像素子は、感度の低下を防止しつつ、蓄積領域１３の電子の残留を防止することが可能になる。
【００７２】
ところで、本発明の第１実施形態に係る固体撮像素子では、図４（ｃ）及び図４（ｄ）に示すように、チャネルチャージインジェクションが生じることが懸念される。具体的には、図４（ｃ）に示すように、第２転送期間ＴＢから転送期間ＴＴＸに遷移する際に、チャネル領域１６１のポテンシャルの底ΨＯＦＦが、蓄積領域１３のポテンシャルの底ΨＰＤを超えて急に浅くなると、図４（ｄ）に示すように、蓄積領域１３に戻される電子Ｑ４１が生じる可能性がある。
【００７３】
そこで、以下では、感度の低下を防止しつつ蓄積領域１３の電子の残留を防止するだけでなく、このチャネルチャージインジェクションの防止をも図った、本発明の第２実施形態及び第３実施形態に係る固体撮像素子について、それぞれ説明する。
【００７４】
＜第２実施形態＞
次に、本発明の第２実施形態に係る固体撮像素子について、図面を参照して説明する。図５は、本発明の第２実施形態に係る固体撮像素子が備える転送制御信号生成部について示す回路図である。なお、本発明の第２実施形態に係る固体撮像素子は、例えば図１に示した基本構造を有するとともに、図５に示す転送制御信号生成部３ｂを備えている。また、以下において説明する本発明の第２実施形態に係る固体撮像素子について、上述の本発明の第１実施形態に係る固体撮像素子と同様となる部分については同じ符号を付し、その詳細な説明を省略する。
【００７５】
図５に示すように、転送制御信号生成部３ｂは、第１トランジスタ３１と、第１容量３２と、第２トランジスタ３３と、ゲートに第４制御信号φＴＸ４が与えられるとともにソースに接地電位が供給される第３トランジスタ３４と、一端３５１が第３トランジスタ３４のドレインに接続されるとともに他端３５２が出力ノードＮＴＸに接続される第１負荷３５（遅延素子）と、を備える。また、この転送制御信号生成部３ｂでは、出力ノードＮＴＸから転送制御信号φＴＸが出力される。
【００７６】
次に、転送制御信号生成部３ｂを備えた本発明の第２実施形態に係る固体撮像素子の動作について、図面を参照して説明する。図６は、本発明の第２実施形態に係る固体撮像素子の動作について示すタイミングチャートである。
【００７７】
図６に示すように、本発明の第２実施形態に係る固体撮像素子は、出力期間ＴＳの動作で駆動される。本発明の第２実施形態に係る固体撮像素子は、この出力期間ＴＳにおいて、蓄積領域１３に蓄積された電子を読出領域１５に転送するとともに、読出領域１５に転送された電子に応じた出力信号ＶＳＩＧを出力する。なお、図６に示すように、出力期間ＴＳでは、出力制御信号φＳが高レベルになることで、出力トランジスタ２２がオンになる。
【００７８】
出力期間ＴＳでは、最初に、リセット期間ＴＲにおいて、リセット制御信号φＲが高レベルになることで、リセットスイッチ２１がオンになる。これにより、読出領域１５の電位ＶＦＤがリセット電位ＶＲＤになる。次に、第１転送期間ＴＡにおいて、リセット制御信号φＲが低レベルになることで、リセットスイッチ２１がオフになる。このとき、読出領域１５に電子が転送される前の電位（リセット電位ＶＲＤ）に対応した、基準として利用され得る出力信号ＶＳＩＧが、出力される。
【００７９】
出力期間ＴＳの開始前と、第１転送期間ＴＡ及びリセット期間ＴＲとにおいて、第１制御信号φＴＸ１は低レベル（第１トランジスタ３１がオフ）、第２制御信号φＴＸ２は低レベル、第３制御信号φＴＸ３は高レベル（第２トランジスタ３３がオン）、第４制御信号φＴＸ４は低レベル（第３トランジスタ３４がオフ）になる。したがって、これらの期間では、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）がＶＯＦＦ（接地電位）となるため、蓄積領域１３から読出領域１５には電子が転送されない。
【００８０】
次に、転送期間ＴＴＸが開始されると、第１制御信号φＴＸ１は高レベル（第１トランジスタ３１がオン）になり、第３制御信号φＴＸ３は低レベル（第２トランジスタ３３がオフ）になる。そのため、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）が第１電位ＶＭＩＤとなり、転送ゲート１６の直下となる基板１１中の領域（チャネル領域１６１）に反転層が形成される。これにより、当該反転層を通じて、蓄積領域１３から読出領域１５に電子が転送され、この転送された電子に応じて読出領域１５の電位ＶＦＤが低下する。このとき、第１容量３２は、他端３２２に第１電位ＶＭＩＤが与えられることで充電される。
【００８１】
転送期間ＴＴＸの開始後、タイミングＰ１において、第１制御信号φＴＸ１は低レベル（第１トランジスタ３１がオフ）になる。さらにその後、タイミングＰ２において、第２制御信号φＴＸ２が高レベルになる。このとき、第１容量３２を介して他端３２２の電位が突き上げられるため、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）が第１電位ＶＭＩＤよりも大きいＶＯＮになる。
【００８２】
さらにその後、タイミングＰ３において、第４制御信号φＴＸ４が高レベル（第３トランジスタ３４がオン）になる。すると、出力ノードＮＴＸの電位が接地電位になるまで、第１負荷３５及び第３トランジスタ３４を介して、出力ノードＮＴＸから電流が流れ出すことになる。
【００８３】
このとき、第１負荷３５の抵抗値をＲＴＸ、第１容量３２の容量値をＣＴＸとすると、出力ノードＮＴＸの電位は、時定数τＴＸ＝ＲＴＸ×ＣＴＸで決まる傾きで変化する。即ち、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）は、ＶＯＮからＶＯＦＦに向かって徐々に低下することになる。換言すると、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）は、一定の期間、ＶＯＮ及びＶＯＦＦの間のレベルとなる。またこれにより、チャネル領域１６１の反転層が消滅する
【００８４】
そして最後に、第２転送期間ＴＢおいて、第２制御信号φＴＸ２は低レベルになり、第３制御信号φＴＸ３は高レベル（第２トランジスタ３３がオン）になり、第４制御信号φＴＸ４は低レベル（第３トランジスタ３４がオン）になる。これにより、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）がＶＯＦＦになる。そして、電子が転送された読出領域１５の電位ＶＦＤに対応した出力信号ＶＳＩＧが、出力される。
【００８５】
また、本発明の第２実施形態に係る固体撮像素子が、図６の動作を行う際の電位及びポテンシャルの状態について、図面を参照して説明する。図７は、本発明の第２実施形態に係る固体撮像素子が図６に示す動作を行う場合における電位及びポテンシャルの状態について示すグラフである。なお、図７（ａ）は、リセット期間ＴＲ中における電位及びポテンシャルの状態について示すグラフである。また、図７（ｂ）は、転送期間ＴＴＸ中かつタイミングＰ２後における電位及びポテンシャルの状態について示すグラフである。また、図７（ｃ）は、転送期間ＴＴＸ中かつタイミングＰ３後における電位及びポテンシャルの状態について示すグラフである。また、図７（ｄ）は、第２転送期間ＴＢ中における電位及びポテンシャルの状態について示すグラフである。
【００８６】
図７（ａ）に示すように、リセット期間ＴＲでは、チャネル領域１６１におけるポテンシャルの底ΨＯＦＦが浅いため、電子Ｑ１は蓄積領域１３に蓄積されたままである。このとき、読出領域１５の電位ＶＦＤ１は、上述のようにリセット電位ＶＲＤとなる。
【００８７】
次に、図７（ｂ）に示すように、転送期間ＴＴＸのタイミングＰ２になると、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）がＶＯＮになることで、チャネル領域１６１のポテンシャルの底ΨＯＮ１が深くなる。このとき、チャネル領域１６１のポテンシャルの底ΨＯＮ１が、蓄積領域１３のポテンシャルの底ΨＰＤよりも深く、さらにリセット電位ＶＲＤよりも深くなるようにする（第１状態）。この状態にすることで、本発明の第１実施形態に係る固体撮像素子と同様に、蓄積領域１３の電子Ｑ２を、チャネル領域１６１及び読出領域１５へと残らずかつ高速に転送することが可能になる。
【００８８】
さらに、本発明の第２実施形態に係る固体撮像素子では、上述のように、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）が、ＶＯＮからＶＯＦＦに向かって徐々に低下する。そのため、図７（ｃ）に示すように、チャネル領域１６１のポテンシャルの底ΨＯＮ２が、蓄積領域１３のポテンシャルの底ΨＰＤよりも深くリセット電位ＶＲＤよりも浅くなる状態（第２状態）を、継続的に実現することになる。そして、この状態では、チャネル領域１６１の電子Ｑ３１が、蓄積領域１３ではなく読出領域１５へと転送されることになる。したがって、チャネルチャージインジェクションを防止することが可能になる。
【００８９】
そして、本発明の第２実施形態に係る固体撮像素子では、図７（ｃ）に示す状態（第２状態）を経由するため、図７（ｄ）に示すように、転送期間ＴＴＸの終了後において、読出領域１５に電子Ｑ４を残らず転送することが可能になる。
【００９０】
＜第３実施形態＞
次に、本発明の第３実施形態に係る固体撮像素子について、図面を参照して説明する。図８は、本発明の第３実施形態に係る固体撮像素子が備える転送制御信号生成部について示す回路図である。なお、本発明の第３実施形態に係る固体撮像素子は、例えば図１に示した基本構造を有するとともに、図８に示す転送制御信号生成部３ｃを備えている。また、以下において説明する本発明の第３実施形態に係る固体撮像素子について、上述の本発明の第１実施形態に係る固体撮像素子と同様となる部分については同じ符号を付し、その詳細な説明を省略する。
【００９１】
図８に示すように、転送制御信号生成部３ｃは、第１トランジスタ３１と、第１容量３２と、第２トランジスタ３３と、ゲートに第４制御信号φＴＸ４が与えられるとともにドレインに第１電位ＶＭＩＤが供給されソースが出力ノードＮＴＸに接続される第３トランジスタ３４１と、を備える。また、この転送制御信号生成部３ｃでは、出力ノードＮＴＸから転送制御信号φＴＸが出力される。
【００９２】
次に、転送制御信号生成部３ｃを備えた本発明の第３実施形態に係る固体撮像素子の動作について、図面を参照して説明する。図９は、本発明の第３実施形態に係る固体撮像素子の動作について示すタイミングチャートである。
【００９３】
図９に示すように、本発明の第３実施形態に係る固体撮像素子は、出力期間ＴＳの動作で駆動される。本発明の第３実施形態に係る固体撮像素子は、この出力期間ＴＳにおいて、蓄積領域１３に蓄積された電子を読出領域１５に転送するとともに、読出領域１５に転送された電子に応じた出力信号ＶＳＩＧを出力する。なお、図９に示すように、出力期間ＴＳでは、出力制御信号φＳが高レベルになることで、出力トランジスタ２２がオンになる。
【００９４】
出力期間ＴＳでは、最初に、リセット期間ＴＲにおいて、リセット制御信号φＲが高レベルになることで、リセットスイッチ２１がオンになる。これにより、読出領域１５の電位ＶＦＤがリセット電位ＶＲＤになる。次に、第１転送期間ＴＡにおいて、リセット制御信号φＲが低レベルになることで、リセットスイッチ２１がオフになる。このとき、読出領域１５に電子が転送される前の電位（リセット電位ＶＲＤ）に対応した、基準として利用され得る出力信号ＶＳＩＧが、出力される。
【００９５】
出力期間ＴＳの開始前と、第１転送期間ＴＡ及びリセット期間ＴＲとにおいて、第１制御信号φＴＸ１は低レベル（第１トランジスタ３１がオフ）、第２制御信号φＴＸ２は低レベル、第３制御信号φＴＸ３は高レベル（第２トランジスタ３３がオン）、第４制御信号φＴＸ４は低レベル（第３トランジスタ３４１がオフ）になる。したがって、これらの期間では、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）がＶＯＦＦ（接地電位）となるため、蓄積領域１３から読出領域１５には電子が転送されない。
【００９６】
次に、転送期間ＴＴＸが開始されると、第１制御信号φＴＸ１は高レベル（第１トランジスタ３１がオン）になり、第３制御信号φＴＸ３は低レベル（第２トランジスタ３３がオフ）になる。そのため、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）が第１電位ＶＭＩＤとなり、転送ゲート１６の直下となる基板１１中の領域（チャネル領域１６１）に反転層が形成される。これにより、当該反転層を通じて、蓄積領域１３から読出領域１５に電子が転送され、この転送された電子に応じて読出領域１５の電位ＶＦＤが低下する。このとき、第１容量３２は、他端３２２に第１電位ＶＭＩＤが与えられることで充電される。
【００９７】
転送期間ＴＴＸの開始後、タイミングＰ１において、第１制御信号φＴＸ１は低レベル（第１トランジスタ３１がオフ）になる。さらにその後、タイミングＰ２において、第２制御信号φＴＸ２が高レベルになる。このとき、第１容量３２を介して他端３２２の電位が突き上げられるため、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）が第１電位ＶＭＩＤよりも大きいＶＯＮになる。
【００９８】
さらにその後、タイミングＰ３において、第４制御信号φＴＸ４が高レベル（第３トランジスタ３４１がオン）になる。すると、第３トランジスタ３４１を介して出力ノードＮＴＸに第１電位ＶＭＩＤが与えられるため、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）が第１電位ＶＭＩＤになる。
【００９９】
そして最後に、第２転送期間ＴＢおいて、第２制御信号φＴＸ２は低レベルになり、第３制御信号φＴＸ３は高レベル（第２トランジスタ３３がオン）になり、第４制御信号φＴＸ４は低レベル（第３トランジスタ３４１がオン）になる。これにより、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）がＶＯＦＦになり、チャネル領域１６１の反転層が消滅する。そして、電子が転送された読出領域１５の電位ＶＦＤに対応した出力信号ＶＳＩＧが、出力される。
【０１００】
また、本発明の第３実施形態に係る固体撮像素子が、図９の動作を行う際の電位及びポテンシャルの状態について、図面を参照して説明する。図１０は、本発明の第３実施形態に係る固体撮像素子が図９に示す動作を行う場合における電位及びポテンシャルの状態について示すグラフである。なお、図１０（ａ）は、リセット期間ＴＲ中における電位及びポテンシャルの状態について示すグラフである。また、図１０（ｂ）は、転送期間ＴＴＸ中かつタイミングＰ２後における電位及びポテンシャルの状態について示すグラフである。また、図１０（ｃ）は、転送期間ＴＴＸ中かつタイミングＰ３後における電位及びポテンシャルの状態について示すグラフである。また、図１０（ｄ）は、第２転送期間ＴＢ中における電位及びポテンシャルの状態について示すグラフである。
【０１０１】
図１０（ａ）に示すように、リセット期間ＴＲでは、チャネル領域１６１におけるポテンシャルの底ΨＯＦＦが浅いため、電子Ｑ１は蓄積領域１３に蓄積されたままである。このとき、読出領域１５の電位ＶＦＤ１は、上述のようにリセット電位ＶＲＤとなる。
【０１０２】
次に、図１０（ｂ）に示すように、転送期間ＴＴＸのタイミングＰ２になると、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）がＶＯＮになることで、チャネル領域１６１のポテンシャルの底ΨＯＮ１が深くなる。このとき、チャネル領域１６１のポテンシャルの底ΨＯＮ１が、蓄積領域１３のポテンシャルの底ΨＰＤよりも深く、さらにリセット電位ＶＲＤよりも深くなるようにする（第１状態）。この状態にすることで、本発明の第１実施形態に係る固体撮像素子と同様に、蓄積領域１３の電子Ｑ２を、チャネル領域１６１及び読出領域１５へと残らずかつ高速に転送することが可能になる。
【０１０３】
さらに、本発明の第３実施形態に係る固体撮像素子では、上述のように、出力ノードＮＴＸの電位（転送制御信号φＴＸのレベル）が、第１電位ＶＭＩＤになる。このとき、図１０（ｃ）に示すように、チャネル領域１６１のポテンシャルの底ΨＯＮ２が、蓄積領域１３のポテンシャルの底ΨＰＤよりも深くリセット電位ＶＲＤよりも浅くなるように、第１電位ＶＭＩＤを選択することで、チャネル領域１６１の電子Ｑ３１を蓄積領域１３ではなく読出領域１５へと転送することが可能になる（第２状態）。したがって、チャネルチャージインジェクションを防止することが可能になる。
【０１０４】
本発明の第３実施形態に係る固体撮像素子では、本発明の第２実施形態に係る固体撮像素子と比較して、適切な第１電位ＶＭＩＤを選択する必要はあるものの、第１負荷３５（図５参照）を不要として回路構成を簡素化することが可能になる。さらに、本発明の第３実施形態に係る固体撮像素子では、図１０（ｃ）に示す状態（第２状態）を継続させる時間を、第４制御信号の高レベルの継続時間（第３タイミングＰ３から転送期間ＴＴＸの終了まで）で決定することが可能である。そのため、チャネル領域１６１の電子Ｑ３１の読出領域１５への転送を、精度良く実現することが可能になる。
【０１０５】
そして、本発明の第３実施形態に係る固体撮像素子では、図１０（ｃ）に示す状態（第２状態）を経由するため、図１０（ｄ）に示すように、転送期間ＴＴＸの終了後において、読出領域１５へ電子Ｑ４を残らず転送することが可能になる。
【０１０６】
＜変形等＞
上述の各実施形態では、リセットトランジスタ２１、出力トランジスタ２２、第１トランジスタ３１、第２トランジスタ３３及び第３トランジスタ３４，３４１のそれぞれが、ｎチャネル型のトランジスタである場合について例示したが、これらの一部または全部が、ｐチャネル型のトランジスタであってもよいし、トランジスタ以外のスイッチング機能を有する素子であってもよい。また、図４、図７または図１０に示す電位及びポテンシャルの状態が実現可能である限り、上述の固体撮像素子及び転送制御信号生成部の構造及び動作は、適宜変更することが可能である。
【０１０７】
また、本発明の各実施形態として、ｐ型の基板１１中にｎ型の蓄積領域１３及びｎ型の読出領域１５がそれぞれ形成されている固体撮像素子１（図１参照）について例示したが、これらのｐ型及びｎ型を逆にしても、上述の固体撮像素子１と同様の効果を得ることができる。この場合、ｎ型の基板中にｐ型の蓄積領域及びｐ型の読出領域がそれぞれ形成され、蓄積領域及び読出領域には正孔が蓄積される。そして、図４、図７及び図１０に示すグラフにおける蓄積領域、チャネル領域及び読出領域のポテンシャルの底の深浅及び電位の高低の関係が、上述した固体撮像素子１とはそれぞれ逆になるように制御される。
【０１０８】
なお、上記のいずれの場合であっても、蓄積領域からチャネル領域及び読出領域に電荷を転送するときに、チャネル領域のポテンシャルの底が、蓄積領域のポテンシャルの底を超え、さらにリセット電位をも超える（第１状態）。また、上記のいずれの場合であっても、電荷が転送されない状態に移行する前に、チャネル領域のポテンシャルの底が、蓄積領域のポテンシャルの底とリセット電位との間になる（第２状態）。
【０１０９】
また、本発明の各実施形態に係る固体撮像素子１が、ＣＭＯＳイメージセンサである場合について例示したが、本発明は、ＣＭＯＳイメージセンサに限られず、ＣＣＤイメージセンサなどの他の固体撮像素子に対しても、適用可能である。
【産業上の利用可能性】
【０１１０】
本発明に係る固体撮像素子及び固体撮像素子の駆動方法は、例えば撮像機能を有する各種電子機器に搭載されるＣＭＯＳイメージセンサやＣＣＤイメージセンサ等に、好適に利用され得る。
【符号の説明】
【０１１１】
１      ：  固体撮像素子
３ａ，３ｂ，３ｃ  ：  転送制御信号生成部
１１    ：  基板
１２    ：  ゲート絶縁膜
１３    ：  蓄積領域
１４    ：  表面領域
１５    ：  読出領域
１６    ：  転送ゲート
１６１  ：  チャネル領域
１７    ：  素子分離部
２１    ：  リセットトランジスタ
２２    ：  出力トランジスタ
２３    ：  増幅部
３１    ：  第１トランジスタ
３２    ：  第１容量
３２１  ：  一端
３２２  ：  他端
３３    ：  第２トランジスタ
３４，３４１  ：  第３トランジスタ
３５    ：  第１負荷（遅延素子）
３５１  ：  一端
３５２  ：  他端
ＮＴＸ    ：出力ノード
φＲ    ：リセット制御信号
φＳ    ：出力制御信号
φＴＸ    ：転送制御信号
φＴＸ１    ：  第１制御信号
φＴＸ２    ：  第２制御信号
φＴＸ３    ：  第３制御信号
φＴＸ４    ：  第４制御信号
ＶＭＩＤ    ：  第１電位
ＶＳＩＧ    ：  出力信号
ＶＲＤ    ：  リセット電位
ＶＦＤ１〜ＶＦＤ４  ：  読出領域の電位
ΨＯＦＦ，ΨＯＮ１，ΨＯＮ１  ：  チャネル領域のポテンシャルの底
ΨＰＤ    ：  蓄積領域のポテンシャルの底
【図１】
2013258202.tif 000003
【図２】
2013258202.tif 000004
【図３】
2013258202.tif 000005
【図４】
2013258202.tif 000006
【図５】
2013258202.tif 000007
【図６】
2013258202.tif 000008
【図７】
2013258202.tif 000009
【図８】
2013258202.tif 000010
【図９】
2013258202.tif 000011
【図１０】
2013258202.tif 000012
【図１１】
2013258202.tif 000013
【図１２】
2013258202.tif 000014
【図１３】
2013258202.tif 000015
【図１４】
2013258202.tif 000016
【図１５】
2013258202.tif 000017
【図１６】
2013258202.tif 000018