(57)【要約】【課題】  高耐圧のトランジスタを使用せず、且つ回路規模の小さな、正電圧から負電圧への電圧変換回路を提供する。【解決手段】  電圧変換回路１は、入力電圧信号が制御端子に入力される第１トランジスタ１１、第２トランジスタ２２、及び、分圧回路１３をこの順で直列に接続してなる直列回路を備え、かかる直列回路の第１トランジスタ１１側の一端が正の第１電圧ＶＣＣに、分圧回路１３側の他端が負の第４電圧ＶＮＮに接続されている。分圧回路１３の中間ノードの電圧Ｖｍを、出力電圧信号として出力することで、ＶＣＣ／ＧＮＤレベルの入力電圧信号Ｖｉｎが、ＧＮＤ／ＶＮＮレベルの出力電圧信号Ｖｏｕｔに変換される。ここで、第２トランジスタ１２は、ＰチャネルＭＯＳＦＥＴであり、制御端子に例えばＧＮＤが印加されることで、第１トランジスタのソース電位がＧＮＤ以下に低下するのを防止する。【選択図】        図１
2013258490.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧と前記第１電圧より低電圧の第２電圧との間の第１電圧範囲で信号レベルが変化する入力電圧信号を、前記第１電圧より低電圧の第３電圧と前記第３電圧より低電圧の第４電圧との間の第２電圧範囲で信号レベルが変化する出力電圧信号に変換する電圧変換回路であって、
制御端子に前記入力電圧信号が入力される第１トランジスタと、
ＰチャネルＭＯＳＦＥＴである、第２トランジスタと、
１つの分圧素子、又は、直列に接続された２以上の分圧素子からなる分圧回路と、を備え、
前記第１トランジスタ、前記第２トランジスタ、及び、前記分圧回路をこの順で直列に接続してなる直列回路の前記第１トランジスタ側の一端が前記第１電圧に、前記分圧回路側の他端が前記第４電圧に接続され、
前記第１トランジスタの制御端子に入力される電圧が前記第１電圧か前記第２電圧かに応じて、前記第１トランジスタのオン状態とオフ状態とが切り替えられ、
前記第２トランジスタの制御端子に、前記第１電圧より前記第１及び第２トランジスタの閾値電圧の和だけ低い電圧よりも低電圧の所定の電圧が印加され、
前記分圧回路の前記分圧素子同士の接続ノードの中間電圧、又は、前記分圧回路と前記第２トランジスタとの接続ノードの中間電圧を出力することを特徴とする電圧変換回路。
【請求項２】
高電位側端子に前記第３電圧が入力され、低電位側端子に前記第４電圧が入力されるインバータ、又は、前記インバータを複数段接続してなるインバータ回路を備え、
前記中間電圧が、前記インバータ又は前記インバータ回路に入力され、
前記中間電圧が、前記第１のトランジスタがオン状態のとき、前記インバータの閾値電圧よりも高電圧になるように設定されていることを特徴とする請求項１に記載の電圧変換回路。
【請求項３】
第１電圧と前記第１電圧より高電圧の第２電圧との間の第１電圧範囲で信号レベルが変化する入力電圧信号を、前記第１電圧より高電圧の第３電圧と前記第３電圧より高電圧の第４電圧との間の第２電圧範囲で信号レベルが変化する出力電圧信号に変換する電圧変換回路であって、
制御端子に前記入力電圧信号が入力される第１トランジスタと、
ＮチャネルＭＯＳＦＥＴである、第２トランジスタと、
１つの分圧素子、又は、直列に接続された２以上の分圧素子からなる分圧回路と、を備え、
前記第１トランジスタ、前記第２トランジスタ、及び、前記分圧回路をこの順で直列に接続してなる直列回路の前記第１トランジスタ側の一端が前記第１電圧に、前記分圧回路側の他端が前記第４電圧に接続され、
前記第１トランジスタの制御端子に入力される電圧が前記第１電圧か前記第２電圧かに応じて、前記第１トランジスタのオン状態とオフ状態とが切り替えられ、
前記第２トランジスタの制御端子に、前記第１電圧より前記第１及び第２トランジスタの閾値電圧の和だけ高い電圧よりも高電圧の所定の電圧が印加され、
前記分圧回路の前記分圧素子同士の接続ノードの中間電圧、又は、前記分圧回路と前記第２トランジスタとの接続ノードの中間電圧を出力することを特徴とする電圧変換回路。
【請求項４】
低電位側端子に前記第３電圧が入力され、高電位側端子に前記第４電圧が入力されるインバータ、又は、前記インバータを複数段接続してなるインバータ回路を備え、
前記中間電圧が、前記インバータ又は前記インバータ回路に入力され、
前記第１のトランジスタがオン状態のときの前記分圧回路の前記中間ノードの電圧が、前記インバータの閾値電圧よりも低電圧になるように設定されていることを特徴とする請求項３に記載の電圧変換回路。
【請求項５】
前記第１トランジスタ、及び、前記第２トランジスタがオン状態のときの前記中間電圧が、前記第３電圧に等しくなるように、前記第１及び第２トランジスタのオン抵抗、及び、前記分圧素子の抵抗値が設定されていることを特徴とする請求項１〜４の何れか一項に記載の電圧変換回路。
【請求項６】
前記分圧回路が、２以上の前記分圧素子からなり、
前記２以上の分圧素子同士を接続する中間ノードの何れかの電圧を、前記出力電圧信号として出力することを特徴とする請求項１〜５の何れか一項に記載の電圧変換回路。
【請求項７】
前記第２トランジスタの制御端子に、前記第２電圧が印加されることを特徴とする請求項１〜６の何れか一項に記載の電圧変換回路。
【請求項８】
前記第３電圧が、前記第２電圧と同じ電圧であることを特徴とする請求項１〜７の何れか一項に記載の電圧変換回路。
【請求項９】
前記分圧素子の少なくとも１つが、ＭＯＳトランジスタからなることを特徴とする請求項１〜８の何れか一項に記載の電圧変換回路。
【請求項１０】
請求項１〜９の何れか一項に記載の電圧変換回路を備えてなることを特徴とするチャージポンプ回路。
【請求項１１】
請求項１〜９の何れか一項に記載の電圧変換回路を備えてなることを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換回路に関し、特に正電圧レベルから負電圧レベルに電圧変換する電圧変換回路に関する。
【背景技術】
【０００２】
様々な電気・電子機器のなかには、機器を動作させるために外部から供給される電源電圧と異なる電圧が必要な場合がある。例えば、携帯電話やノートＰＣなどは屋外でも使用するため電池を電源とする場合が多いが、電池電圧はせいぜい数Ｖ程度である。しかしながら、表示デバイスである液晶パネルの駆動には高電圧の正電源電圧や負電源電圧など複数の電源電圧が必要であり、またバックライトＬＥＤの点灯にも高電圧の正電源電圧が必要である。一方、マイコンやメモリなどのデバイスでは、高速に、かつ低消費電力で動作させるため、１．８Ｖ程度の電源電圧より低い電圧が必要である。
【０００３】
単一の電源電圧から必要な電圧を生成するための電源回路として、チャージポンプ回路、ＤＣ／ＤＣコンバータ回路、或いは、レギュレータ回路などがある。特に負電圧を生成するためには、反転チャージポンプ回路や反転ＤＣ／ＤＣコンバータ回路などが挙げられる。
【０００４】
図４に反転チャージポンプ回路、図５に反転ＤＣ／ＤＣコンバータの簡単な回路図の一例を示す。どちらも、スイッチ３１〜３３、３５がオンオフされることで、コンデンサ３４に蓄えられる電荷により、或いはコイル３６の逆起電力により、正の電源電圧ＶＣＣから負電圧を生成する。これらの回路では、負電圧を出力する最終段で、負荷側のデバイスに負電圧を供給し、かつ負荷側から自身の回路内部側への電荷の逆流を防ぐため、ＮＭＯＳスイッチが必要である。また、このＮＭＯＳスイッチをオン/オフするためには、ＮＭＯＳのゲートを負電圧で制御する回路が必要である。しかしながら、通常、回路内の制御信号は正電圧である電源電圧ＶＣＣと基準電圧ＧＮＤの間で動作するため、その制御信号を負電圧であるＶＮＮと基準電圧ＧＮＤの間で動作する信号に変換する必要がある。
【０００５】
入力された信号を電圧変換するために、電圧変換回路（レベルシフタ）が用いられる。上記の反転チャージポンプ回路や反転ＤＣ／ＤＣコンバータの制御に用いるレベルシフタにおいて、使用されるトランジスタ素子は、電位差ＶＣＣ−ＶＮＮの電圧印加に耐えられる耐圧特性が必要である。
【０００６】
一般的なレベルシフタの回路図を図６に示す。ＶＣＣ／ＧＮＤレベルの入力信号ＶｉｎがＰチャネルＭＯＳトランジスタ５１のゲートに入力され、かかる入力信号Ｖｉｎをインバータ５５で反転させた信号が、ＰチャネルＭＯＳトランジスタ５２のゲートに入力される。入力信号ＶｉｎがＧＮＤの場合、ＰチャネルＭＯＳトランジスタ５１がオンし、ＶＣＣがＮチャネルＭＯＳトランジスタ５４のゲートに印加される。この結果、ＮチャネルＭＯＳトランジスタ５４がオンし、出力信号Ｖｏｕｔは負電圧ＶＮＮとなる。一方、入力信号ＶｉｎがＶＣＣの場合、インバータ５５の出力がＧＮＤとなりＰチャネルＭＯＳトランジスタ５２がオンする。この結果、出力信号ＶｏｕｔはＶＣＣとなる。このようにして、ＶＣＣ／ＧＮＤレベルの入力信号が、ＶＣＣ／ＶＮＮレベルの出力信号に変換される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−１７４６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図６のレベルシフタでは、例えば、入力信号ＶｉｎがＧＮＤの場合、ＮチャネルＭＯＳトランジスタ５４のゲート-バックゲート間およびＰチャネルＭＯＳトランジスタ５２のソース-ドレイン間にＶＣＣ−ＶＮＮの電圧差が印加される。したがって、各トランジスタ５１〜５４は、ＶＣＣ−ＶＮＮの高電圧に耐えうる耐圧特性が必要である。
【０００９】
しかしながら、一般的にトランジスタは微細化プロセスであるほどゲート酸化膜厚が薄くなり、チャネル長が短くなるので、耐圧が低下する。このため、高い耐圧が必要な場合、微細化プロセスを使用できず、トランジスタ面積が大きくなってしまう。
【００１０】
また、図４の反転チャージポンプや図５の反転ＤＣ／ＤＣコンバータの最終段に必要な制御回路の出力信号はＧＮＤ／ＶＮＮレベルであればよいが、図６のレベルシフタではＶＣＣ／ＶＮＮレベルの出力信号になってしまう。
【００１１】
上記耐圧の課題を解決し、低耐圧のトランジスタを用いて正電圧から負電圧へのレベルシフトを実現する方法として、特許文献１に開示された方法がある。この構成を図７の回路図に示す。
【００１２】
図７に示すレベルシフタでは、電源電圧ＶＣＣ、基準電圧ＧＮＤ及び負電圧ＶＮＮの他に、中間の負電圧ＶＮＭＩＮが必要である。ＶＮＭＩＮは、ＧＮＤより低くＶＮＮより高い電圧であり、ＶＣＣ−ＶＮＭＩＮを低耐圧トランジスタの耐圧を超えないような電圧とする。
【００１３】
すなわち、図７に示すレベルシフタは、ＶＣＣ／ＧＮＤレベルの入力信号をＶＣＣ／ＶＮＭＩＮに変換する第１レベルシフタと、ＧＮＤ／ＶＮＭＩＮレベルの入力信号をＧＮＤ/ＶＮＮに変換する第２レベルシフタとで構成され、かかる第１レベルシフタと第２レベルシフタの間に、入力がＶＣＣ／ＶＮＭＩＮレベルで出力がＧＮＤ／ＶＮＭＩＮレベルであるインバータが挿入されている。このように、２回に分けてレベルシフトを行うことで夫々のレベルシフタを低耐圧のトランジスタで構成することを可能にしている。
【００１４】
しかしながら、このようなレベルシフタでは、２個のレベルシフタを必要とし回路規模が大きくなるという問題があった。
【００１５】
本発明は、上記の状況に鑑み、回路規模を大きくすることなく、簡単な構成で、且つ、低耐圧のトランジスタを用いてレベルシフトが可能な電圧変換回路を提供することをその目的とする。
【００１６】
さらに、本発明は、上記本発明の電圧変換回路を備えることで、小型であって且つ低耐圧で動作するチャージポンプ回路、及び、ＤＣ／ＤＣコンバータを提供することをその目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するための本発明に係る電圧変換回路は、第１電圧と前記第１電圧より低電圧の第２電圧との間の第１電圧範囲で信号レベルが変化する入力電圧信号を、前記第１電圧より低電圧の第３電圧と前記第３電圧より低電圧の第４電圧との間の第２電圧範囲で信号レベルが変化する出力電圧信号に変換する電圧変換回路であって、
制御端子に前記入力電圧信号が入力される第１トランジスタと、
ＰチャネルＭＯＳＦＥＴである、第２トランジスタと、
１つの分圧素子、又は、直列に接続された２以上の分圧素子からなる分圧回路と、を備え、
前記第１トランジスタ、前記第２トランジスタ、及び、前記分圧回路をこの順で直列に接続してなる直列回路の前記第１トランジスタ側の一端が前記第１電圧に、前記分圧回路側の他端が前記第４電圧に接続され、
前記第１トランジスタの制御端子に入力される電圧が前記第１電圧か前記第２電圧かに応じて、前記第１トランジスタのオン状態とオフ状態とが切り替えられ、
前記第２トランジスタの制御端子に、前記第１電圧より前記第１及び第２トランジスタの閾値電圧の和だけ低い電圧よりも低電圧の所定の電圧が印加され、
前記分圧回路の前記分圧素子同士の接続ノードの中間電圧、又は、前記分圧回路と前記第２トランジスタとの接続ノードの中間電圧を出力することを第１の特徴とする。
【００１８】
上記第１の特徴の本発明に係る電圧変換回路は、更に、高電位側端子に前記第３電圧が入力され、低電位側端子に前記第４電圧が入力されるインバータ、又は、前記インバータを複数段接続してなるインバータ回路を備え、
前記中間電圧が、前記インバータ又は前記インバータ回路に入力され、
前記中間電圧が、前記第１のトランジスタがオン状態のとき、前記インバータの閾値電圧よりも高電圧になるように設定されていることが好ましい。
【００１９】
上記目的を達成するための本発明に係る電圧変換回路は、第１電圧と前記第１電圧より高電圧の第２電圧との間の第１電圧範囲で信号レベルが変化する入力電圧信号を、前記第１電圧より高電圧の第３電圧と前記第３電圧より高電圧の第４電圧との間の第２電圧範囲で信号レベルが変化する出力電圧信号に変換する電圧変換回路であって、
制御端子に前記入力電圧信号が入力される第１トランジスタと、
ＮチャネルＭＯＳＦＥＴである、第２トランジスタと、
１つの分圧素子、又は、直列に接続された２以上の分圧素子からなる分圧回路と、を備え、
前記第１トランジスタ、前記第２トランジスタ、及び、前記分圧回路をこの順で直列に接続してなる直列回路の前記第１トランジスタ側の一端が前記第１電圧に、前記分圧回路側の他端が前記第４電圧に接続され、
前記第１トランジスタの制御端子に入力される電圧が前記第１電圧か前記第２電圧かに応じて、前記第１トランジスタのオン状態とオフ状態とが切り替えられ、
前記第２トランジスタの制御端子に、前記第１電圧より前記第１及び第２トランジスタの閾値電圧の和だけ高い電圧よりも高電圧の所定の電圧が印加され、
前記分圧回路の前記分圧素子同士の接続ノードの中間電圧、又は、前記分圧回路と前記第２トランジスタとの接続ノードの中間電圧を出力することを第２の特徴とする。
【００２０】
上記第２の特徴の本発明に係る電圧変換回路は、更に、低電位側端子に前記第３電圧が入力され、高電位側端子に前記第４電圧が入力されるインバータ、又は、前記インバータを複数段接続してなるインバータ回路を備え、
前記中間電圧が、前記インバータ又は前記インバータ回路に入力され、
前記第１のトランジスタがオン状態のときの前記分圧回路の前記中間ノードの電圧が、前記インバータの閾値電圧よりも低電圧になるように設定されていることが好ましい。
【００２１】
上記第１又は第２の特徴の本発明に係る電圧変換回路は、更に、
前記第１トランジスタ、及び、前記第２トランジスタがオン状態のときの前記中間電圧が、前記第３電圧に等しくなるように、前記第１及び第２トランジスタのオン抵抗、及び、前記分圧素子の抵抗値が設定されていることが好ましい。
【００２２】
上記第１又は第２の特徴の本発明に係る電圧変換回路は、更に、
前記分圧回路が、２以上の前記分圧素子からなり、
前記２以上の分圧素子同士を接続する中間ノードの何れかの電圧を、前記出力電圧信号として出力することが好ましい。
【００２３】
上記第１又は第２の特徴の本発明に係る電圧変換回路は、更に、
前記第２トランジスタの制御端子に、前記第２電圧が印加されることが好ましい。
【００２４】
上記第１又は第２の特徴の本発明に係る電圧変換回路は、更に、
前記第３電圧が、前記第２電圧と同じ電圧であることが好ましい。
【００２５】
上記第１又は第２の特徴の本発明に係る電圧変換回路は、更に、
前記分圧素子の少なくとも１つが、ＭＯＳトランジスタからなることが好ましい。
【００２６】
上記目的を達成するための本発明に係るチャージポンプ回路は、上記第１又は第２の特徴の本発明に係る電圧変換回路を備えてなることを特徴とする。
【００２７】
上記目的を達成するための本発明に係るＤＣ／ＤＣコンバータは、上記第１又は第２の特徴の本発明に係る電圧変換回路を備えてなることを特徴とする。
【発明の効果】
【００２８】
上記第１の特徴の本発明の電圧変換回路によれば、制御端子に入力電圧信号が入力される第１トランジスタと、分圧回路を直列に接続した直列回路を含んでなる。かかる直列回路の一端には正の第１電圧ＶＣＣが、他端には負の第４電圧ＶＮＮが接続されている。入力電圧信号が第２電圧から第１電圧間との第１電圧範囲で変化するのに従って、第１トランジスタのオンオフが切り替えられるのに応じて、かかる分圧回路により分圧される中間電圧（第１トランジスタがオン状態のとき）と第４電圧ＶＮＮ（第１トランジスタがオフ状態のとき）の間で変化する電圧を出力するものである。
【００２９】
ここで、かかる直列回路内において、第１トランジスタと分圧回路の間には、ＰチャネルＭＯＳＦＥＴである第２トランジスタを挿入している。
【００３０】
第１トランジスタの制御端子に入力される入力電圧信号により、第１トランジスタがオフ状態であるとき、第２トランジスタがなければ、第１トランジスタの入出力端子対の両端にはＶＣＣ−ＶＮＮの高電圧が印加される虞がある。しかしながら、本発明では、第２トランジスタとしてのＰチャネルＭＯＳＦＥＴを備えたことにより、かかるＰチャネルＭＯＳＦＥＴと分圧回路との接続ノードの電圧が、ＰチャネルＭＯＳＦＥＴの制御端子に印加される電圧を基準としてＰチャネルＭＯＳＦＥＴの閾値電圧以下に低下すると、ＰチャネルＭＯＳＦＥＴはオフされる。したがって、第１トランジスタの入出力端子対の分割回路側の一端の電圧が、ＰチャネルＭＯＳＦＥＴの制御端子に印加される電圧以下に低下することはない。
【００３１】
これにより、第１トランジスタとして高耐圧のものを使用することなく、かつ、簡便な回路構成の電圧変換回路を構成することができる。
【００３２】
ＰチャネルＭＯＳＦＥＴ（第２トランジスタ）の制御端子に印加される電圧は、第１トランジスタがオン状態のとき第２トランジスタもオン状態となるように、第１電圧ＶＣＣを基準として第１及び第２トランジスタの閾値電圧の和だけ低い電圧よりも低電圧であることが必要であるが、第１トランジスタの耐圧に応じて、適宜設定することができる。好適には、第２トランジスタの制御端子には入力電圧信号の低レベルである第２電圧を印加しておくことで、第１トランジスタとして、耐圧が第１電圧と第２電圧との間の電圧差以上のものを用いることができる。
【００３３】
上述の通り、上記第１の特徴の本発明の電圧変換回路では、第１トランジスタがオン状態のとき、分圧回路により分圧される中間電圧が、高レベルの出力電圧信号として出力される。このときの中間電圧は、出力電圧信号の第２電圧範囲の上限として設定される第３電圧と等しくなるように、第１及び第２トランジスタのオン抵抗、及び、分圧素子の抵抗値を設定しておくことが好ましい。しかしながら、必ずしもかかる中間電圧を第３電圧と厳密に一致させる必要はなく、回路動作に影響がない範囲で、かかる中間電圧が第３電圧からずれていても差し支えない。
【００３４】
とくに、かかる分圧回路の出力を、第３電圧と、第４電圧ＶＮＮとの間で動作するインバータの入力とする場合には、第１トランジスタがオンのときに分圧回路により分圧される中間電圧は、インバータの閾値電圧よりも高電圧になるように設定されていれば、中間電圧を第３電圧または第４電圧の何れかに変換することができる。なお、かかるインバータは、複数段カスケード接続し、インバータ回路を構成することが好ましい。ここで、インバータの閾値電圧とは、インバータに入力される電圧を上昇させていったときに、出力電圧が高レベル（ここでは、第３電圧）から低レベル（ここでは、第４電圧ＶＮＮ）に切り替わる境界の電圧のことである。
【００３５】
このように、インバータ又はインバータ回路を介することにより、分圧回路の抵抗値設定に余裕を持たせつつ、第２電圧と第１電圧ＶＣＣとの間の第１電圧範囲で変化する入力電圧信号を、第４電圧ＶＮＮと第３電圧との間の第２電圧範囲で変化する出力電圧信号に変換する電圧変換回路を実現することができる。
【００３６】
さらに、上記第１の特徴の本発明の電圧変換回路は、入力電圧信号を出力電圧信号に、低電圧側に変換する場合であるが、本発明により、入力電圧信号を出力電圧信号に、高電圧側に変換する構成も可能である。
【００３７】
上記第２の特徴の本発明の電圧変換回路によれば、制御端子に入力電圧信号が入力される第１トランジスタと、分圧回路を直列に接続した直列回路を含んでなる。かかる直列回路の一端には負の第１電圧ＶＮＮが、他端には正の第４電圧ＶＣＣが接続されている。入力電圧信号が第１電圧から第２電圧間の第１電圧範囲で変化するのに従って、第１トランジスタのオンオフが切り替えられるのに応じて、第４電圧ＶＣＣ（第１トランジスタがオフ状態のとき）かかる分圧回路により分圧される中間電圧（第１トランジスタがオン状態のとき）との間で変化する電圧を出力するものである。
【００３８】
ここで、かかる直列回路内において、第１トランジスタと分圧回路の間には、ＮチャネルＭＯＳＦＥＴである第２トランジスタを挿入している。
【００３９】
第１トランジスタの制御端子に入力される入力電圧信号により、第１トランジスタがオフ状態であるとき、第２トランジスタがなければ、第１トランジスタの入出力端子対の両端にはＶＣＣ−ＶＮＮの高電圧が印加される虞がある。しかしながら、本発明では、第２トランジスタとしてのＮチャネルＭＯＳＦＥＴを備えたことにより、かかるＮチャネルＭＯＳＦＥＴと分圧回路との接続ノードの電圧が、ＮチャネルＭＯＳＦＥＴの制御端子に印加される電圧を基準として、絶対値がＮチャネルＭＯＳＦＥＴの閾値電圧である負電圧以上に上昇すると、ＮチャネルＭＯＳＦＥＴはオフされる。したがって、第１トランジスタの入出力端子対の分圧回路側の一端の電圧が、ＮチャネルＭＯＳＦＥＴの制御端子に印加される電圧以上に上昇することはない。
【００４０】
これにより、第１トランジスタとして高耐圧のものを使用することなく、かつ、簡便な回路構成の電圧変換回路を構成することができる。
【００４１】
ＮチャネルＭＯＳＦＥＴ（第２トランジスタ）の制御端子に印加される電圧は、第１トランジスタがオン状態のとき第２トランジスタもオン状態となるように、第１電圧ＶＮＮを基準として第１及び第２トランジスタの閾値電圧の和だけ高い電圧よりも高電圧であることが必要であるが、第１トランジスタの耐圧に応じて、適宜設定することができる。好適には、第２トランジスタの制御端子には入力電圧信号の高レベルである第２電圧を印加しておくことで、第１トランジスタとして、耐圧が第１電圧と第２電圧との間の電圧差以上のものを用いることができる。
【００４２】
上述の通り、上記第２の特徴の本発明の電圧変換回路では、第１トランジスタがオン状態のとき、分圧回路により分圧される中間電圧が、低レベルの出力電圧信号として出力される。このときの中間電圧は、出力電圧信号の第２電圧範囲の下限として設定される第３電圧と等しくなるように、第１及び第２トランジスタのオン抵抗、及び、分圧素子の抵抗値を設定しておくことが好ましい。しかしながら、必ずしもかかる中間電圧を第３電圧と厳密に一致させる必要はなく、回路動作に影響がない範囲で、かかる中間電圧が第３電圧からずれていても差し支えない。
【００４３】
とくに、かかる分圧回路の出力を、第３電圧と第４電圧ＶＣＣの間で動作するインバータの入力とする場合には、第１トランジスタがオンのときに分圧回路により分圧される中間電圧は、インバータの閾値電圧よりも低電圧になるように設定されていれば、中間電圧を第３電圧または第４電圧の何れかに変換することができる。なお、かかるインバータは、複数段カスケード接続し、インバータ回路を構成することが好ましい。
【００４４】
このように、インバータ又はインバータ回路を介することにより、分圧回路の抵抗値設定に余裕を持たせつつ、第１電圧ＶＮＮと第２電圧との間の第１電圧範囲で変化する入力電圧信号を、第３電圧と第４電圧ＶＣＣとの間の第２電圧範囲で変化する出力電圧信号に変換する電圧変換回路を実現することができる。
【００４５】
以上、本発明の電圧変換回路は、第１及び第２のトランジスタ、及び、分圧回路を構成する分圧素子の非常に少ない素子で構成されており、回路規模の低減を図ることができる。そして、回路規模を大きくすることなく、簡単な構成で、且つ、低耐圧のトランジスタを用いて、負電圧へのレベルシフトが可能な電圧変換回路、及び、負電圧から正電圧にレベルシフトが可能な電圧変換回路を実現できる。
【００４６】
さらに、低耐圧のトランジスタを使用できることで、より微細化されたプロセスを使用可能となり、この結果さらに回路面積を低減できる。
【００４７】
さらに、上記本発明の電圧変換回路を備えることにより、小型であって且つ低耐圧で動作するチャージポンプ回路、及び、ＤＣ／ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る電圧変換回路（レベルシフタ）の構成例を示す回路図
【図２】本発明に係る電圧変換回路（レベルシフタ）の構成例を示す回路図
【図３】本発明に係る電圧変換回路（レベルシフタ）の構成例を示す回路図
【図４】反転チャージポンプ回路の回路図の一例
【図５】反転ＤＣ／ＤＣコンバータ回路の回路図の一例
【図６】従来構成のレベルシフタの構成の一例を示す回路図
【図７】従来構成のレベルシフタの構成の一例を示す回路図
【発明を実施するための形態】
【００４９】
〈第１実施形態〉
本発明の一実施形態に係る電圧変換回路（レベルシフタ）１（以降、適宜「本発明回路１」と称する）の構成例を図１に示す。尚、以降の実施形態の説明に用いる図面では、同一の構成要素には同一の符号を付すこととし、また、名称及び機能も同一であるので、同様の説明を繰り返すことはしない。
【００５０】
図１の回路ブロック図に示すように、本発明回路１は、第１トランジスタ１１、第２トランジスタ１２、分圧素子１３ａと１３ｂを直列に接続してなる分圧回路１３、及び、インバータ回路１４を備え、ＶＣＣ／ＧＮＤレベルの第１電圧範囲で変化する入力電圧信号を、ＧＮＤ／ＶＮＮレベルの第２電圧範囲で変化する出力電圧信号に変換する。
【００５１】
第１トランジスタ１１、第２トランジスタ１２、分圧回路１３がこの順で直列に接続され、直列回路を構成し、かかる直列回路の第１トランジスタ１１側の一端が正の電源電圧（第１電圧）ＶＣＣ（例えば、＋５Ｖ）に接続されている。一方、かかる直列回路の分圧回路１３側の他端が負の電源電圧（第４電圧）ＶＮＮ（例えば、−５Ｖ）に接続されている。
【００５２】
第１トランジスタ１１は、本実施形態ではＮチャネルＭＯＳＦＥＴであり、制御端子（ゲート）には第２電圧（ここでは、ＧＮＤ）から第１電圧ＶＣＣの間で変化する入力電圧信号Ｖｉｎが入力される。入力電圧信号が高レベルの第１電圧か低レベルの第２電圧の何れかに応じて、第１トランジスタ１１のオンオフが切り替わる。
【００５３】
第２トランジスタ１２は、ＰチャネルＭＯＳＦＥＴであり、その制御端子（ゲート）には第１電圧ＶＣＣより低電圧の所定の制御電圧Ｖｇが入力される。なお、かかる制御電圧Ｖｇは、第１トランジスタがオン状態のときに第２トランジスタもオン状態となるような低電圧であればよく、第１電圧ＶＣＣを基準として第１トランジスタの閾値電圧Ｖｔ１及び第２トランジスタの閾値電圧Ｖｔ２の和だけ低い電圧よりも低電圧である（Ｖｇ＜ＶＣＣ−Ｖｔ１−Ｖｔ２）ことが必要である。制御電圧Ｖｇは、第１及び第２トランジスタの耐圧に応じて適宜設定されるものである。本実施形態では、第２トランジスタ１２の制御端子には第２電圧と同じＧＮＤを印加している。
【００５４】
分圧回路１３は、抵抗である分圧素子１３ａと１３ｂからなり、分圧素子１３ａと１３ｂの中間ノードの電圧（中間電圧）Ｖｍが、インバータ回路１４を構成する一方のインバータ１４ａの入力に接続されている。分圧素子１３ａと１３ｂの抵抗値は、好ましくは、第１トランジスタ１１と第２トランジスタ１２がオン状態のとき、中間電圧Ｖｍが、出力電圧信号の電圧範囲の上限である第３電圧（ここでは、第２電圧と同じＧＮＤ）とほぼ等しくなるように、夫々設定される。
【００５５】
インバータ回路１４は、２つのインバータ１４ａと１４ｂをカスケード接続してなり、夫々のインバータ１４ａと１４ｂにおいて、高電位側の基準電圧端子が第３電圧ＧＮＤに接続し、低電位側の基準電圧端子が第４電圧ＶＮＮに接続している。インバータ回路１４は、分圧回路１３が出力した中間電圧Ｖｍを整形し、第３電圧ＧＮＤを高レベルとし、第４電圧ＶＮＮを低レベルとする出力電圧信号Ｖｏｕｔに波形整形する。
【００５６】
以下に、本発明回路１の動作について説明する。
【００５７】
第１トランジスタ１１の制御端子に高レベル（ＶＣＣ）の電圧信号が印加されているとき、第１トランジスタ１１、及び、第２トランジスタ１２はオン状態となり、第２トランジスタ１２と分圧回路１３の接続ノードの電位（第２トランジスタ１２のソース電位）Ｖｓは、ＶＣＣ近くまで上昇する。分圧回路１３内の分圧素子１３ａと１３ｂの間の中間電圧Ｖｍは、上述したように、第３電圧ＧＮＤに近似した電圧となっている。
【００５８】
かかる中間電圧Ｖｍは、インバータ回路１４を構成するインバータ１４ａに入力される。今、インバータ１４ａの閾値電圧は、第１トランジスタ１１がオン状態のときの中間電圧Ｖｍより低電圧に設定されているので、中間電圧Ｖｍは、インバータ１４ａにより低レベルの第４電圧ＶＮＮに変換され、さらに、インバータ１４ｂにより高レベルの第３電圧ＧＮＤに変換されて、出力電圧信号Ｖｏｕｔとして出力される。
【００５９】
一方、第１トランジスタ１１の制御端子に低レベル（ＧＮＤ）の電圧信号が印加されると、第１トランジスタ１１はオフ状態に切り替わる。第２トランジスタ１２はオン状態を維持しているとする。この結果、分圧回路１３内の分圧素子１３ａと１３ｂの間の中間電圧Ｖｍは、第４電圧ＶＮＮ近くまで低下する。同様に、第２トランジスタ１２と分圧回路１３の接続ノードの電位Ｖｓも、ＶＮＮ近くまで低下し、これに伴って第１トランジスタ１１と第２トランジスタ１２の接続ノードの電位（すなわち、第２トランジスタ１２のドレイン電位）も低下し始める。
【００６０】
しかしながら、今、ＰチャネルＭＯＳＦＥＴである第２トランジスタ１２のゲートにはＧＮＤが印加されているので、ＰチャネルＭＯＳＦＥＴのドレインに相当する第１トランジスタ１１と第２トランジスタ１２の接続ノードの電位がＧＮＤ＋Ｖｔ２以下に低下すると、第２トランジスタ１２はオフ状態に変化する。
【００６１】
したがって、第１トランジスタ１１と第２トランジスタ１２の接続ノードの電位は、ＧＮＤ以下になることはなく、第１トランジスタ１１のソース‐ドレイン間には最大でもＶＣＣ−ＧＮＤの電圧差が印加されるにとどまる。
【００６２】
第４電圧ＶＮＮに近似した中間電圧Ｖｍがインバータ回路１４に入力されると、かかる中間電圧Ｖｍは、インバータ１４ａにより高レベルの第３電圧ＧＮＤに変換され、さらに、インバータ１４ｂにより低レベルの第４電圧ＶＮＮに変換されて、出力電圧信号Ｖｏｕｔとして出力される。
【００６３】
この結果、第１電圧ＶＣＣを高レベル、第２電圧ＧＮＤを低レベルとする入力電圧信号Ｖｉｎが、第３電圧ＧＮＤを高レベル、第４電圧ＶＮＮを低レベルとする出力電圧信号Ｖｏｕｔに変換される。
【００６４】
本発明回路１では、上記の通り、ＰチャネルＭＯＳＦＥＴ１２により、第１トランジスタ１１のソースと第４電圧ＶＮＮとを切り離すことができ、第１トランジスタのソース‐ドレイン間には（ＶＣＣ−ＧＮＤ）以上の電圧差が印加されることはないため、第１トランジスタ１１として通常の（ＶＣＣ−ＧＮＤ）耐圧のトランジスタを用いることができる。同様に、第２トランジスタについても、（ＧＮＤ−ＶＮＮ）耐圧の低耐圧のものを用いることができる。
【００６５】
以上、本発明回路１に依れば、回路規模を大きくすることなく、簡単な構成で、且つ、低耐圧のトランジスタを用いて、負電圧へのレベルシフトが可能な電圧変換回路を実現できる。
【００６６】
そして、上記本発明回路１を備えることにより、例えば図４又は図５の例に示される、小型であって且つ低耐圧で動作する反転チャージポンプ回路、及び、反転ＤＣ／ＤＣコンバータを提供することができる。
【００６７】
〈第２実施形態〉
本発明の一実施形態に係る電圧変換回路（レベルシフタ）２（以降、適宜「本発明回路１」と称する）の構成例を図２に示す。図２の回路ブロック図に示すように、本発明回路２は、第１トランジスタ１１、第２トランジスタ１５、分圧素子１３ａと１３ｂを直列に接続してなる分圧回路１３、及び、インバータ１４ｃを備え、ＧＮＤ／ＶＮＮレベルの第１電圧範囲で変化する入力電圧信号を、ＶＣＣ／ＧＮＤレベルの第２電圧範囲で変化する出力電圧信号に変換する。なお、上記第１実施形態では、正の電源電圧ＶＣＣを第１電圧、負の電源電圧ＶＮＮを第４電圧としたが、本実施形態では、説明の都合上、負の電源電圧ＶＮＮを第１電圧、正の電源電圧ＶＣＣを第４電圧とする。
【００６８】
本発明回路２は、上述の第１実施形態における本発明回路１と同様、第１トランジスタ１１、第２トランジスタ１５、分圧回路１３がこの順で直列に接続され、直列回路を構成している。ただし、本発明回路１と異なり、かかる直列回路の第１トランジスタ１１側の一端は負の電源電圧（第１電圧）ＶＮＮ（例えば、−５Ｖ）に接続されている。一方、かかる直列回路の分圧回路１３側の他端が正の電源電圧（第４電圧）ＶＣＣ（例えば、＋５Ｖ）に接続されている。
【００６９】
第１トランジスタ１１は、本実施形態ではＮチャネルＭＯＳＦＥＴであり、制御端子（ゲート）には第２電圧（ここでは、ＧＮＤ）から第１電圧ＶＮＮの間で変化する入力電圧信号Ｖｉｎが入力される。入力電圧信号が低レベルの第１電圧か高レベルの第２電圧の何れかに応じて、第１トランジスタ１１のオンオフが切り替わる。
【００７０】
第２トランジスタ１５は、ＮチャネルＭＯＳＦＥＴであり、その制御端子（ゲート）には第１電圧ＶＮＮより高電圧の所定の制御電圧Ｖｇが入力される。なお、かかる制御電圧は、第１トランジスタがオン状態のときに第２トランジスタもオン状態となるような低電圧であればよく、第１電圧ＶＮＮを基準として第１トランジスタの閾値電圧Ｖｔ１及び第２トランジスタの閾値電圧Ｖｔ２の和だけ高い電圧よりも高電圧である（Ｖｇ＞ＶＮＮ＋Ｖｔ１＋Ｖｔ２）ことが必要である。制御電圧Ｖｇは、第１及び第２トランジスタの耐圧に応じて適宜設定される。本実施形態では、第２トランジスタ１５の制御端子には第２電圧と同じＧＮＤを印加している。
【００７１】
分圧回路１３は、抵抗である分圧素子１３ａと１３ｂからなり、分圧素子１３ａと１３ｂの中間ノードの電圧（中間電圧）Ｖｍが、インバータ１４ｃの入力に接続されている。分圧素子１３ａと１３ｂの抵抗値は、好ましくは、第１トランジスタ１１と第２トランジスタ１２がオン状態のとき、中間電圧Ｖｍが、出力電圧信号の電圧範囲の下限である第３電圧（ここでは、第２電圧と同じＧＮＤ）とほぼ等しくなるように、夫々設定される。
【００７２】
インバータ１４ｃは、低電位側の基準電圧端子が第３電圧ＧＮＤに接続し、高電位側の基準電圧端子が第４電圧ＶＣＣに接続している。インバータ１４ｃは、分圧回路１３が出力した中間電圧Ｖｍを整形し、第３電圧ＧＮＤを低レベルとし、第４電圧ＶＣＣを高レベルとする出力電圧信号Ｖｏｕｔに波形整形する。
【００７３】
第１トランジスタ１１の制御端子に高レベル（ＧＮＤ）の電圧信号が印加されているとき、第１トランジスタ１１、及び、第２トランジスタ１５はオン状態となり、第２トランジスタ１２と分圧回路１３の接続ノードの電位（第２トランジスタ１５のドレイン電位）Ｖｄは、ＶＮＮ近くまで低下する。分圧回路１３内の分圧素子１３ａと１３ｂの間の中間電圧Ｖｍは、上述したように、第３電圧ＧＮＤに近似した電圧となっている。かかる中間電圧Ｖｍが、インバータ１４ｃに入力されると、今、インバータ１４ｃの閾値電圧は、第１トランジスタ１１がオン状態のときの中間電圧Ｖｍより高電圧に設定されているので、中間電圧Ｖｍは、インバータ１４ｃにより高レベルの第４電圧ＶＣＣに変換されて、出力電圧信号Ｖｏｕｔとして出力される。
【００７４】
一方、第１トランジスタ１１の制御端子に低レベル（ＶＮＮ）の電圧信号が印加されると、第１トランジスタ１１はオフ状態に切り替わる。第２トランジスタ１５はオン状態を維持しているとする。この結果、分圧回路１３内の分圧素子１３ａと１３ｂの間の中間電圧Ｖｍは、第４電圧ＶＣＣ近くまで上昇する。同様に、第２トランジスタ１５と分圧回路１３の接続ノードの電位も、ＶＣＣ近くまで上昇し、これに伴って第１トランジスタ１１と第２トランジスタ１５の接続ノードの電位（すなわち、第２トランジスタ１５のソース電位）が上昇し始める。
【００７５】
しかしながら、今、ＮチャネルＭＯＳＦＥＴである第２トランジスタ１５のゲートにはＧＮＤが印加されているので、ＮチャネルＭＯＳＦＥＴのソースに相当する第１トランジスタ１１と第２トランジスタ１５の接続ノードの電位がＧＮＤ−Ｖｔ２以上に上昇すると、第２トランジスタ１５はオフ状態に変化する。
【００７６】
したがって、第１トランジスタ１１と第２トランジスタ１５の接続ノードの電位は、ＧＮＤ以上になることはなく、第１トランジスタ１１のソース‐ドレイン間には最大でもＧＮＤ−ＶＮＮの電圧差が印加されるにとどまる。
【００７７】
第４電圧ＶＣＣに近似した中間電圧Ｖｍがインバータ１４ｃに入力されると、かかる中間電圧Ｖｍは、インバータ１４ｃにより低レベルの第３電圧ＧＮＤに変換され、出力電圧信号Ｖｏｕｔとして出力される。
【００７８】
この結果、第１電圧ＶＮＮを低レベル、第２電圧ＧＮＤを高レベルとする入力電圧信号Ｖｉｎが、第３電圧ＧＮＤを低レベル、第４電圧ＶＣＣを高レベルとする出力電圧信号Ｖｏｕｔに変換される。
【００７９】
本発明回路２では、上記の通り、ＮチャネルＭＯＳＦＥＴ１５により、第１トランジスタ１１のドレインと第４電圧ＶＣＣとを切り離すことができ、第１トランジスタのソース‐ドレイン間には（ＧＮＤ−ＶＮＮ）以上の電圧差が印加されることはないため、第１トランジスタ１１として（ＧＮＤ−ＶＮＮ）耐圧のトランジスタを用いることができる。第２トランジスタ１５についても、（ＶＣＣ−ＧＮＤ）耐圧の低耐圧のものを用いることができる。
【００８０】
以上、本発明回路２に依れば、回路規模を大きくすることなく、簡単な構成で、且つ、低耐圧のトランジスタを用いて、負電圧から正電圧にレベルシフトが可能な電圧変換回路を実現できる。
【００８１】
上記本発明回路２を備えることにより、小型であって且つ低耐圧で動作する昇圧型のチャージポンプ回路、及び、昇圧型のＤＣ／ＤＣコンバータを提供することができる。
【００８２】
〈別実施形態〉
以下に、別実施形態について説明する。
【００８３】
〈１〉上記第１実施形態（図１）では、第１トランジスタ１１のバックゲートをＧＮＤに接続してなるが、第１トランジスタ１１のバックゲートを第１トランジスタ１１のソースと接続しても構わない。本発明回路１では、第２トランジスタ１２を備えることにより、第１トランジスタ１１のソース電位はＧＮＤ以下に低下することはないため、バックゲートをソースと接続しても、ゲート‐バックゲート間の電圧差がＶＣＣ−ＧＮＤを超えることがなく、低耐圧のトランジスタを利用できる。
【００８４】
〈２〉上記第１及び第２実施形態において、分圧回路１３として、２つの分圧素子１３ａと１３ｂを直列接続した構成を例示したが、本発明はこれに限られるものではなく、３つ以上の分圧素子を直列に接続して、分圧回路１３を構成しても構わない。この場合、かかる３つ以上の分圧素子同士の接続ノードの電圧の何れかを、中間電圧Ｖｍとしてインバータ回路の入力とすることができる。
【００８５】
また、分圧素子は、少なくとも第４電圧と接続する分圧素子が１つあればよい。第１及び第２トランジスタのオン抵抗を調整することで、分圧回路１３と第２トランジスタとの接続ノードの電圧（図１のＶｓ、又は、図２のＶｄ）を中間電圧Ｖｍとし、インバータの入力とすることができる。別の言い方をすると、上記図１及び図２において、分圧素子１３ｂは必ずしも必要ではなく、第１トランジスタ１１、及び、第２トランジスタ１２又は１５のオン抵抗を調整することにより同等の作用効果を得ることができる。
【００８６】
〈３〉上記第１及び第２実施形態において、分圧素子として抵抗素子を用いたが、入力電圧信号が高レベルのときはＶＣＣからＶＮＮに電圧が流れるため、低消費電力のために、抵抗素子の抵抗値は高くすることが好ましい。しかしながら抵抗素子の抵抗値を高くするには抵抗長を長くする必要が生じ、回路規模が大きくなるという問題がある。この場合の解決策として、図３に示すように、抵抗素子としてＭＯＳトランジスタを用いることができる。図３の例に示す電圧変換回路（本発明回路）３では、ゲートとドレインを短絡したＮ型のＭＯＳＦＥＴ１３ｃと１３ｄを、分圧素子として用い、そのオン抵抗によりＶＣＣとＶＮＮの間の電圧を分圧している。
【００８７】
〈４〉上記第１及び第２実施形態では、第１トランジスタ１１をＮチャネルＭＯＳＦＥＴとして説明したが、本発明はこれに限られるものではない。例えば、第１トランジスタ１１としてＰチャネルＭＯＳＦＥＴを用いても構わない。その場合、第１電圧範囲の低レベルの入力電圧信号が第２電圧範囲の高レベルの出力電圧信号に、第１電圧範囲の高レベルの入力電圧信号が第２電圧範囲の低レベルの出力電圧信号に電圧変換され、電圧変換後の出力レベルが反転するだけである。これについては、インバータ回路１４内のインバータの段数を変更することで、反転した出力レベルを元に戻すことができる。
【００８８】
〈５〉上記第１実施形態では、インバータ回路１４が、２つのインバータ１４ａ、１４ｂを備える場合、上記第２実施形態では、１つのインバータ１４ｃからなる場合を例示したが、本発明はカスケード接続されるインバータの個数により制限されるものではない。
【００８９】
〈６〉上記第１及び第２実施形態では、ＶＣＣ／ＧＮＤレベルの入力信号を、ＧＮＤ／ＶＮＮレベルの出力電圧信号に変換する場合、或いは、逆に、ＧＮＤ／ＶＮＮレベルの入力電圧信号を、ＶＣＣ／ＧＮＤレベルの出力電圧信号に変換する場合を説明した。すなわち、上記実施形態では、入力電圧信号の高（低）レベルの第２電圧が、高（低）電圧側に電圧変換したときの低（高）レベルの第３電圧と同じＧＮＤである場合を説明した。しかしながら、本発明はこのような場合に限られるものではなく、第２電圧と第３電圧の電圧値を異ならせても構わない。
【００９０】
つまり、図１又は図３において、インバータ１４ａ、１４ｂの高電位側の基準電圧端子はＧＮＤと接続しているが、これを異なる第３電圧に接続するように構成しても構わない。同様に、図２において、インバータ１４ｃの低電位側の基準電圧端子はＧＮＤと接続しているが、これを異なる第３電圧に接続するように構成しても構わない。
【産業上の利用可能性】
【００９１】
本発明は、電圧変換回路としての利用が可能であり、好適には、反転チャージポンプ回路や反転ＤＣ／ＤＣコンバータ回路において必要とされる、制御信号を低電圧側に電圧変換する回路に利用することができる。
【符号の説明】
【００９２】
１〜３：  本発明に係る電圧変換回路（レベルシフタ）
１１：  第１トランジスタ
１２、１５：  第２トランジスタ
１３：  分圧回路
１３ａ、１３ｂ：  分圧素子（抵抗）
１３ｃ、１３ｄ：  分圧素子（ＭＯＳトランジスタ）
１４：  インバータ回路
１４ａ〜１４ｃ：  インバータ
３１〜３３、３５：  スイッチ
３４：  コンデンサ
３６：  コイル
５１、５２：  ＰチャネルＭＯＳトランジスタ（スイッチ）
５３、５４：  ＮチャネルＭＯＳトランジスタ（スイッチ）
５５：  インバータ
ＧＮＤ：  接地電圧
ＶＣＣ：  正の電源電圧
Ｖｇ：    制御電圧
Ｖｉｎ：  入力電圧信号
Ｖｍ：    中間電圧
ＶＮＮ：  負の電源電圧
Ｖｏｕｔ：  出力電圧信号
【図１】
2013258490.tif 000003
【図２】
2013258490.tif 000004
【図３】
2013258490.tif 000005
【図４】
2013258490.tif 000006
【図５】
2013258490.tif 000007
【図６】
2013258490.tif 000008
【図７】
2013258490.tif 000009