(57)【要約】【課題】歪みの程度が緩和されるパッケージオンパッケージ装置及びその製造方法が提供される。【解決手段】本発明によるパッケージオンパッケージ装置では上部半導体パッケージと下部半導体パッケージとの間に密封膜が存在して上部半導体パッケージと下部半導体パッケージとの間の接触面積が増加して歪みの程度を緩和させ得る。この方法では下部ソルダバンプ及び上部ソルダバンプの中で少なくとも１つをフラックス機能がある密封膜樹脂溶液で塗布し、加熱することによって、簡単であり、速く連結ソルダバンプと密封膜を形成できる。【選択図】図１Ａ
2013222966.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２パッケージ基板と、
前記第１及び第２パッケージ基板の間を電気的及び機械的に連結させるソルダ連結と、
前記第１及び第２パッケージ基板の間の第１及び第２密封膜と、を含むパッケージオンパッケージ電子装置。
【請求項２】
前記第１及び第２密封膜の各々は第１及び第２エポキシ密封膜を含む請求項１に記載のパッケージオンパッケージ電子装置。
【請求項３】
前記第２エポキシ密封膜はソルダフラックス剤を含み、前記第１エポキシ密封膜は前記第２エポキシ密封膜より低い濃度の前記ソルダフラックス剤を有する請求項２に記載のパッケージオンパッケージ電子装置。
【請求項４】
前記第１密封膜は前記第１パッケージ基板を貫通するビアを含む前記第１パッケージ基板の上でモールド膜を含み、前記ソルダ連結は前記ビアを通じて延長され、前記第２密封膜の一部は前記モールド膜と前記ソルダ連結との間で前記ビア内にある請求項１から３の何れか一項に記載のパッケージオンパッケージ電子装置。
【請求項５】
前記第２密封膜の一部は前記モールド膜と前記第２パッケージ基板との間にある請求項４に記載のパッケージオンパッケージ電子装置。
【請求項６】
前記モールド膜と前記第２密封膜との間で境界が定義される請求項４に記載のパッケージオンパッケージ電子装置。
【請求項７】
前記モールド膜を通じた前記ビアの側壁は前記第１パッケージ基板から離隔された前記モールド膜の表面の表面粗さより大きい表面粗さを有する請求項４に記載のパッケージオンパッケージ電子装置。
【請求項８】
前記第１及び第２密封膜は前記第１及び第２パッケージ基板との間で離隔された請求項１に記載のパッケージオンパッケージ電子装置。
【請求項９】
前記第１パッケージ基板に電気的及び機械的に連結された半導体集積回路装置をさらに含み、前記半導体集積回路装置は前記第１及び第２パッケージ基板の間にあり、前記半導体集積回路装置は前記ソルダ連結から離隔された請求項１に記載のパッケージオンパッケージ電子装置。
【請求項１０】
前記半導体集積回路装置と前記第１パッケージ基板との間の複数個のソルダバンプをさらに含み、前記複数個のソルダバンプは前記半導体集積回路装置と前記第１パッケージ基板との間を電気的及び機械的に連結させる請求項９に記載のパッケージオンパッケージ電子装置。
【請求項１１】
前記半導体集積回路装置は第１半導体集積回路装置を含み、
前記パッケージオンパッケージ電子装置は前記第２パッケージ基板に電気的及び機械的に連結された第２半導体集積回路装置をさらに含み、前記第２パッケージ基板は前記第２半導体集積回路装置と前記第１パッケージ基板との間にある請求項９に記載のパッケージオンパッケージ電子装置。
【請求項１２】
前記第２半導体集積回路装置と前記第２パッケージ基板との間の複数個のソルダバンプをさらに含み、前記複数個のソルダバンプは前記第２半導体集積回路装置と前記第２パッケージ基板とを電気的及び機械的に連結させる請求項１１に記載のパッケージオンパッケージ装置。
【請求項１３】
前記第２半導体集積回路装置と前記第２パッケージ基板とを電気的に連結させる複数個のワイヤボンドをさらに含む請求項１１に記載のパッケージオンパッケージ装置。
【請求項１４】
前記第２パッケージ基板に電気的に連結された第３半導体集積回路装置をさらに含み、前記第３半導体集積回路装置は前記第２半導体集積回路装置上にあり、前記第２半導体集積回路装置が前記第３半導体集積回路装置と前記第２パッケージ基板との間にある請求項１１に記載のパッケージオンパッケージ装置。
【請求項１５】
前記第１パッケージ基板は第１及び第２表面を含み、前記第１表面は前記第２表面と前記第２パッケージ基板との間にあり、
前記パッケージオンパッケージ電子装置は、前記第１パッケージ基板の前記第２表面上の複数個のソルダバンプをさらに含み、前記第１パッケージ基板を通じる電気的連結は前記ソルダ連結と少なくとも１つの前記複数個のソルダバンプとの間で提供される請求項１に記載のパッケージオンパッケージ電子装置。
【請求項１６】
第１パッケージ基板と、
前記第１パッケージ基板と電気的及び機械的に連結された半導体集積回路装置と、
前記第１パッケージ基板上に配置され、前記第１パッケージ基板との間に前記半導体集積回路装置を置く第２パッケージ基板と、
前記第１及び第２パッケージ基板を電気的及び機械的に連結させ、前記半導体集積回路装置と離隔されたソルダ連結と、
前記第１及び第２パッケージ基板の間で前記ソルダ連結上の密封膜を含むパッケージオンパッケージ電子装置。
【請求項１７】
前記密封膜は前記半導体集積回路装置と離隔された請求項１６に記載のパッケージオンパッケージ電子装置。
【請求項１８】
前記ソルダ連結は第１ソルダ連結を含み、
前記パッケージオンパッケージ電子装置は、前記第１及び第２パッケージ基板の間を電気的及び機械的に連結させる第２ソルダ連結をさらに含み、前記第２ソルダ連結は前記第１ソルダ連結と前記半導体集積回路装置から離隔される請求項１６又は１７に記載のパッケージオンパッケージ電子装置。
【請求項１９】
前記密封膜は第１密封膜を含み、
前記パッケージオンパッケージ電子装置は、前記第１及び第２パッケージ基板の間で前記第２ソルダ連結上の第２密封膜をさらに含み、前記第１及び第２密封膜は前記第１及び第２ソルダ連結構造から離隔された請求項１８に記載のパッケージオンパッケージ電子装置。
【請求項２０】
前記密封膜は前記第１及び第２パッケージ基板の間で前記第１及び第２ソルダ連結構造上の連続的な密封膜を含む請求項１８に記載のパッケージオンパッケージ電子装置。
【請求項２１】
前記密封膜は前記第１及び第２パッケージ基板の間で前記半導体集積回路装置上で、そして前記ソルダ連結上で連続的な密封膜を含む請求項１６に記載のパッケージオンパッケージ電子装置。
【請求項２２】
前記半導体集積回路装置と前記第１パッケージ基板との間を電気的及び機械的に連結する複数のソルダバンプと、
前記半導体集積回路装置と前記第１パッケージ基板との間の前記複数個のソルダバンプ上のアンダーフィル物質をさらに含む請求項１６に記載のパッケージオンパッケージ電子装置。
【請求項２３】
前記アンダーフィル物質と前記密封膜は互いに離隔された請求項２２に記載のパッケージオンパッケージ電子装置。
【請求項２４】
前記密封膜はエポキシとソルダフラックス剤とを含む請求項１６に記載のパッケージオンパッケージ電子装置。
【請求項２５】
前記第１及び第２パッケージ基板の間でモールド膜をさらに含み、
前記モールド膜はこれを貫通するビアを含み、前記ソルダ連結は前記第１及び第２パッケージ基板の間で前記ビアを貫通して延長され、前記密封膜の一部は前記モールド膜と前記ソルダ連結との間で前記ビア内にある請求項１６に記載のパッケージオンパッケージ電子装置。
【請求項２６】
前記密封膜の一部は前記モールド膜と前記第２パッケージ基板との間にある請求項２５に記載のパッケージオンパッケージ電子装置。
【請求項２７】
前記第２パッケージ基板に隣接する前記半導体集積回路装置の表面には前記モールド膜が無い請求項２５に記載のパッケージオンパッケージ電子装置。
【請求項２８】
前記モールド膜の一部は前記半導体集積回路装置と前記第２パッケージ基板との間へ延長される請求項２５に記載のパッケージオンパッケージ電子装置。
【請求項２９】
前記モールド膜を通じた前記ビアの側壁は前記第１パッケージ基板と離隔された前記モールド膜の表面の表面粗さより大きい表面粗さを有する請求項２５に記載のパッケージオンパッケージ電子装置。
【請求項３０】
前記半導体集積回路装置は第１半導体集積回路装置を含み、
前記パッケージオンパッケージ電子装置は、前記第２パッケージ基板と電気的及び機械的に連結された第２半導体集積回路装置をさらに含み、前記第２パッケージ基板は前記第２半導体集積回路装置と前記第１パッケージ基板との間にある請求項１６に記載のパッケージオンパッケージ電子装置。
【請求項３１】
第１半導体集積回路装置に電気的及び機械的に連結された第１パッケージ基板を提供する段階と、
第２半導体集積回路装置に電気的及び機械的に連結された第２パッケージ基板を提供する段階と、
前記第１半導体集積回路装置を前記第１及び第２パッケージ基板の間に位置するようにした状態で前記第１及び第２パッケージ基板の間にソルダ連結を提供し、前記第１半導体集積回路装置を前記ソルダ連結と離隔されるようにする段階と、
前記ソルダ連結上に密封膜を提供する段階と、を含むパッケージオンパッケージ電子装置の製造方法。
【請求項３２】
前記ソルダ連結を提供する段階は、前記第１パッケージ基板及び前記第２パッケージ基板の中で少なくとも１つの上に連結ソルダ構造を提供する段階と、前記連結ソルダ構造を加熱して前記第１及び第２パッケージ基板の間に前記ソルダ連結を提供する段階と、を含む請求項３１に記載のパッケージオンパッケージ電子装置の製造方法。
【請求項３３】
前記密封膜を提供する段階は、前記連結ソルダ構造を加熱する前に前記連結ソルダ構造上に液体密封物質を提供する段階と、前記液体密封物質を加熱して前記密封膜を形成する段階と、を含む請求項３２に記載のパッケージオンパッケージ電子装置の製造方法。
【請求項３４】
前記液体密封物質は液体エポキシ密封物質とソルダフラックス剤を含む請求項３３に記載のパッケージオンパッケージ電子装置の製造方法。
【請求項３５】
内部を貫通するビアを含む密封膜を第１パッケージ基板上に提供する段階と、
前記第１パッケージ基板と第２パッケージ基板との間にソルダ連結を提供し、前記ソルダ連結は前記ビアの中へ延長されて前記第１及び第２パッケージ基板の間を電気的及び機械的に連結させる段階と、
モールド膜と前記第２パッケージ基板との間及び／又は前記モールド膜と前記複数のソルダ連結との間で前記ビア内に密封膜を提供する段階を含むパッケージオンパッケージ電子装置の製造方法。
【請求項３６】
前記モールド膜を貫通する前記ビアの側壁は前記第１パッケージ基板から離隔された前記モールド膜の表面の表面粗さより大きい表面粗さを有する請求項３５に記載のパッケージオンパッケージ電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパッケージオンパッケージ電子装置及びその製造方法に関する。
【背景技術】
【０００２】
電子産業の発達によって電子部品の高機能化、高速化及び小型化の要求が増大している。このような趨勢に対応して現在半導体実装技術は１つのパッケージ基板に様々な半導体チップを積層して実装するか、或いはパッケージ上にパッケージを積層する方法が浮かび上がっている。その中で特にパッケージ上にパッケージを積層するパッケージオンパッケージ（ＰｏＰ：Ｐａｃｋａｇｅ  ｏｎ  ｐａｃｋａｇｅ）装置は、各々の積層されるパッケージ内に半導体チップとパッケージ基板とを包含するので、全体パッケージの厚さが厚くなる問題点を有する。このようなＰｏＰ装置で厚さが厚くなることを防止するために、各々のパッケージを形成する時に、薄い半導体チップを利用できるが、この場合、半導体チップ及び各々のパッケージの歪み（ｗａｒｐａｇｅ）問題が浮かび上がってくる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】韓国公開特許第１０−２０１０−０１２９５７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、歪みの程度が緩和されるパッケージオンパッケージ装置を提供することにある。
【０００５】
本発明が解決しようとする他の課題は、歪みの程度を緩和させる構造のパッケージオンパッケージ装置を速くて簡単に製造できるパッケージオンパッケージ装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
前記課題を達成するための本発明によるパッケージオンパッケージ装置は、下部パッケージ基板、及び前記下部パッケージ基板上に実装された下部半導体チップを含む下部半導体パッケージと、前記下部パッケージ上に配置される上部パッケージ基板、及び前記上部パッケージ基板上に実装された上部半導体チップを含む上部半導体パッケージと、前記下部パッケージ基板と前記上部パッケージ基板を連結させる連結ソルダバンプと、及び前記下部半導体パッケージ及び前記上部半導体パッケージと接し、前記連結ソルダバンプの側面を覆う密封膜と、を含む。
【０００７】
一例において、前記密封膜はエポキシ樹脂を含み、フラックス機能を有することができる。
【０００８】
前記下部半導体パッケージは前記下部パッケージ基板の上部面と前記下部半導体チップの側面を覆い、前記連結ソルダバンプが配置される連結ホール（ｈｏｌｅ）を含む下部モールド膜をさらに包含でき、前記連結ホールの側壁は前記連結ソルダバンプの側壁と離隔され得り、前記密封膜は前記連結ホールを満たすことができる。
【０００９】
前記連結ホールの側壁の表面粗さは前記下部パッケージ基板と離隔された前記下部モールド膜の上部面の表面粗さより大きくなり得る。
【００１０】
前記下部モールド膜の上部面と前記密封膜との間に剥離領域が存在することができる。
【００１１】
前記密封膜は延長されて前記下部半導体パッケージと前記上部半導体パッケージとの間を満たすことができる。
【００１２】
前記密封膜は前記連結ソルダバンプの側壁と接する第１密封膜と、前記下部半導体チップと前記上部パッケージ基板との間の空間を満たす第２密封膜を包含することができる。この時、前記第２密封膜はフラックス機能を有しないことがあり得る。
【００１３】
前記下部半導体チップは前記下部パッケージ基板上にフリップチップボンディング方式で実装され得る。
【００１４】
前記上部半導体パッケージは前記下部半導体パッケージと異なり得る。
【００１５】
前記他の課題を達成するための本発明によるパッケージオンパッケージ装置の製造方法は、下部パッケージ基板、前記下部パッケージ基板上に配置された下部半導体チップ、及び前記下部パッケージ基板上に配置され前記下部半導体チップと離隔された下部ソルダバンプを含む下部半導体パッケージを製造する段階と、上部パッケージ基板、前記上部パッケージ基板上に配置された上部半導体チップ、及び前記上部パッケージ基板の下部に配置される上部ソルダバンプを含む上部半導体パッケージを製造する段階と、前記下部ソルダバンプ及び前記上部ソルダバンプの中の少なくとも１つを密封膜樹脂溶液で塗布する段階と、及び前記下部ソルダバンプと前記上部ソルダバンプを融着させて連結ソルダバンプを形成し、前記連結ソルダバンプの側壁を覆い、前記上部半導体パッケージ及び前記下部半導体パッケージと接する密封膜を形成する段階と、を含む。
【００１６】
前記下部半導体パッケージは前記下部パッケージ基板の上部面と前記下部半導体チップの側面を覆い、前記下部ソルダバンプを露出させる連結ホール（ｈｏｌｅ）を含む下部モールド膜をさらに包含できる。この時、前記連結ソルダバンプと前記密封膜を形成する段階は、前記連結ホール内に前記密封膜樹脂溶液を入れる段階と、前記上部ソルダバンプが前記連結ホール内に配置されるように前記上部半導体パッケージを前記下部半導体パッケージ上に位置させる段階と、前記上部ソルダバンプと前記下部ソルダバンプを加熱させる段階を包含することができる。
【００１７】
前記密封膜樹脂溶液で塗布する段階は、前記上部ソルダバンプを前記密封膜樹脂溶液内に浸す段階及び／又は前記下部ソルダバンプ上に前記密封膜樹脂溶液を供給する段階を包含することができる。
【００１８】
前記密封膜樹脂溶液はエポキシ樹脂を含み、フラックス機能を有することができる。
【００１９】
本発明の他の実施形態によるパッケージオンパッケージ電子装置は、第１及び第２パッケージ基板と、前記第１及び第２パッケージ基板の間を電気的及び機械的に連結させるソルダ連結と、前記第１及び第２パッケージ基板の間の第１及び第２密封膜を包含することができる。
【００２０】
本発明の他の実施形態によるパッケージオンパッケージ電子装置は、第１パッケージ基板と、前記第１パッケージ基板と電気的及び機械的に連結された半導体集積回路装置と、前記第１パッケージ基板上に配置され、前記第１パッケージ基板との間に前記半導体集積回路装置を置く第２パッケージ基板と、前記第１及び第２パッケージ基板を電気的及び機械的に連結させ、前記半導体集積回路装置と離隔されたソルダ連結と、前記第１及び第２パッケージ基板の間で前記ソルダ連結上の密封膜と、を包含することができる。
【００２１】
本発明のその他の実施形態によるパッケージオンパッケージ装置の製造方法は、第１半導体集積回路装置に電気的及び機械的に連結された第１パッケージ基板を提供する段階と、第２半導体集積回路装置に電気的及び機械的に連結された第２パッケージ基板を提供する段階と、前記第１半導体集積回路装置を前記第１及び第２パッケージ基板の間に位置するようにする状態で前記第１及び第２パッケージ基板の間にソルダ連結を提供し、前記第１半導体集積回路装置を前記ソルダ連結と離隔されるようにする段階と、前記ソルダ連結上に密封膜を提供する段階と、を包含することができる。
【００２２】
本発明のその他の実施形態によるパッケージオンパッケージ装置の製造方法は、内部を貫通するビアを含む密封膜を第１パッケージ基板上に提供する段階と、前記第１パッケージ基板と第２パッケージ基板との間にソルダ連結を提供し、前記ソルダ連結は前記ビアの中へ延長されて前記第１及び第２パッケージ基板の間を電気的及び機械的に連結させる段階と、前記モールド膜と前記第２パッケージ基板との間、及び／又は前記モールド膜と前記複数のソルダ連結との間で前記ビアの内に密封膜を提供する段階と、を含む。
【発明の効果】
【００２３】
本発明の一実施形態によるパッケージオンパッケージ装置は、上部半導体パッケージと下部半導体パッケージとの間に密封膜が存在して上部半導体パッケージと下部半導体パッケージとの間の接触面積が増加し（又は未接触領域が減るので）、歪みの程度を緩和させ得る。また密封膜によって連結ソルダバンプ、上部半導体パッケージと下部半導体パッケージとを湿気や外部汚染、腐蝕等から保護することができる。
【００２４】
密封膜は連結ソルダバンプの側壁を囲み、上部半導体パッケージと下部半導体パッケージとを同時に接するので、連結ソルダバンプにひびが入るか、或いは折れるクラック（ｃｒａｃｋ）を防止し、保護する役割を果たす。即ち、密封膜によって上部半導体パッケージと下部半導体パッケージとの間の連結クラック（ｊｏｉｎｔ  ｃｒａｃｋ）問題を解決することができる。
【００２５】
下部半導体チップが下部パッケージ基板上にフリップチップボンディング方式で実装されるので、電気的パス（ｐａｔｈ）長さが短くなって信号伝達速度を速くに向上させることができる。
【００２６】
本発明の他の例にしたがうパッケージオンパッケージ装置の製造方法は、下部ソルダバンプ及び上部ソルダバンプの中の少なくとも１つをフラックス機能がある密封膜樹脂溶液で塗布し、加熱することによって、簡単であり、速くに連結ソルダバンプと密封膜とを形成できる。
【図面の簡単な説明】
【００２７】
【図１Ａ】本発明の一実施形態によるパッケージオンパッケージ装置の平面図である。
【図１Ｂ】図１ＡをＩ−Ｉ’線に沿って切断した本発明の一実施形態によるパッケージオンパッケージ装置の断面図である。
【図１Ｃ】図１Ｂの‘Ａ’部分を拡大した断面図である。
【図１Ｄ】図１Ｂの‘Ａ’部分を拡大した断面図である。
【図２】本発明の一例にしたがって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【図３】本発明の一例にしたがって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【図４】本発明の他の例によって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【図５】本発明の他の例によって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【図６】本発明のその他の例によって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【図７Ａ】本発明の他の例によるパッケージオンパッケージ装置の断面図である。
【図７Ｂ】本発明の他の例によるパッケージオンパッケージ装置の断面図である。
【図７Ｃ】本発明の他の例によるパッケージオンパッケージ装置の断面図である。
【図８】本発明の一例にしたがって図７Ａのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【図９】本発明の他の例によって図７Ａのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【図１０】本発明のその他の例によるパッケージオンパッケージ装置の断面図である。
【図１１】本発明のその他の例によるパッケージオンパッケージ装置の断面図である。
【図１２】本発明のその他の例によるパッケージオンパッケージ装置の断面図である。
【図１３】本発明のその他の例によるパッケージオンパッケージ装置の断面図である。
【図１４Ａ】本発明のその他の例にしたがうパッケージオンパッケージ装置の平面図である。
【図１４Ｂ】図１４ＡをＩ−Ｉ’線に沿って切断した本発明のその他の例にしたがうパッケージオンパッケージ装置の断面図である。
【図１５】本発明の実施形態による半導体パッケージを具備する電子装置を示した斜視図である。
【図１６】本発明の一実施形態による半導体パッケージを適用した電子装置のシステムブロック図である。
【図１７】本発明の技術が適用された半導体パッケージを含む電子装置の例を示すブロック図である。
【発明を実施するための形態】
【００２８】
本発明の長所及び特徴、そしてそれらを達成する方法は、添付される図面と共に詳細に後述されている実施形態を参照すれば、明確になる。しかしながら、本発明は以下で開示される実施形態に限定されることではなく、互いに異なる多様な形態に具現され得り、単なる本実施形態は本発明の開示が完全になるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されることであり、本発明は特許請求の範囲によって定義されるだけである。明細書全体に掛けて同一参照符号は同一構成要素を称する。
【００２９】
素子（ｅｌｅｍｅｎｔｓ）又は層が他の素子又は層の“うえ（ｏｎ）”又は“上（ｏｎ）”と称されることは、他の素子又は層の直ちに上のみでなく、中間に他の層又は他の素子を介在する場合を全て含む。反面、素子が“直接上（ｄｉｒｅｃｔｌｙ  ｏｎ）”又は“直ちに上”であると称されることは、中間に他の素子又は層を介在しないことを示す。“及び／又は”は言及された対象物の各々及び１つ以上の全て組み合わせを含む。
【００３０】
空間的に相対的な用語である“した（ｂｅｌｏｗ）”、“下（ｂｅｎｅａｔｈ）”、“下部（ｌｏｗｅｒ）”、“上（ａｂｏｖｅ）”、“上部（ｕｐｐｅｒ）”等は図面に示されているように、１つの素子又は構成要素と異なる素子又は構成要素との相関関係を容易に記述するために使用され得る。空間的に相対的な用語は、図面に示されている方向に加えて使用する時又は動作する時に、素子の互いに異なる方向を含む用語として理解しなければならない。明細書全体に掛けて同一参照符号は同一構成要素を称する。
【００３１】
たとえ第１、第２等が多様な素子、構成要素及び／又はセクションを叙述するために使用されるが、これらの素子、構成要素及び／又はセクションはこれらの用語によって制限されないことは勿論である。これらの用語は単なる１つの素子、構成要素又はセクションを、他の素子、構成要素又はセクションと区別するために使用する。したがって、以下で言及される第１素子、第１構成要素又は第１セクションは、本発明の技術的思想内で第２素子、第２構成要素、又は第２セクションであり得ることは勿論である。
【００３２】
本明細書で記述する実施形態は、本発明の理想的な概略図である平面図及び断面図を参照して説明される。したがって、製造技術及び／又は許容誤差等によって、例示図の形態が変形され得る。したがって、本発明の実施形態は、図示された特定形態に制限されることではなく、製造工程によって生成される形態の変化も含む。したがって、図面で例示された領域は概略的な属性を有し、図面で例示された領域の模様は素子の領域の特定形態を例示するためのことであり、発明の範疇を制限するためのことではない。
【００３３】
以下、本発明をより具体的に説明するために、本発明による実施形態を添付図面を参照しながら、より詳細に説明する。
【００３４】
図１Ａは本発明の一実施形態によるパッケージオンパッケージ装置の平面図である。図１Ｂは図１ＡをＩ−Ｉ’線に沿って切断した本発明の一実施形態によるパッケージオンパッケージ装置の断面図である。図１Ｃと図１Ｄは図１Ｂの‘Ａ’部分を拡大した断面図である。
【００３５】
図１Ａ及び図１Ｂを参照すれば、本例にしたがうパッケージオンパッケージ装置１００は、下部半導体パッケージ５０と上部半導体パッケージ６０とを含む。
【００３６】
下部半導体パッケージ５０は下部パッケージ基板１、下部パッケージ基板１上に実装された下部半導体チップ２０、及びこれらを覆う下部モールド膜２２を含む。下部パッケージ基板１の上下には各々第１下部パッド３と第２下部パッド７とが配置される。第１及び第２下部パッド３、７は絶縁膜で被覆され得る。下部半導体チップ２０は第１下部パッド３に第１下部ソルダバンプ１１を利用して電気的に連結され、フリップチップボンディング方式で実装され得る。第２下部パッド７には第２下部ソルダバンプ２６が配置される。下部モールド膜２２は下部半導体チップ２０の側壁を覆い、下部半導体チップ２０の上部面は露出させ得る。即ち、下部半導体チップ２０の上部面は下部モールド膜２２によって覆わないことがあり得る。下部モールド膜２２は下部半導体チップ２０と離隔される連結ホール２４を含む。
【００３７】
上部半導体パッケージ６０は上部パッケージ基板３２、上部パッケージ基板３２上に実装された上部半導体チップ３８、４０、及びこれらを覆う上部モールド膜４２を含む。上部半導体チップ３８、４０は上部パッケージ基板３２上にワイヤボンディング方式で実装され得る。上部パッケージ基板３２の上下には各々第１上部パッド３４と第２上部パッド３６が配置される。上部及び下部モールド膜４２、２２は樹脂膜と、樹脂膜に分散された複数個のフィラー粒子（ｆｉｌｌｅｒ  ｐａｒｔｉｃｌｅ）とを包含することができる。樹脂膜は少なくとも１つの高分子物質を包含することができる。フィラー粒子はシリカやアルミナのような物質を包含することができる。
【００３８】
上部半導体パッケージ６０は下部半導体パッケージ５０上に積層され、これらを連結する連結ソルダバンプ３３によって互いに電気的に連結される。連結ソルダバンプ３３は第２上部パッド３６及び第１下部パッド３と接する。図１Ｃ及び図１Ｄを参照すれば、連結ソルダバンプ３３は連結ホール２４内に配置される。連結ソルダバンプ３３の側壁と連結ホール２４の内側壁とは互いに離隔され得る。連結ソルダバンプ３３の側壁と連結ホール２４の内側壁との間の空間は密封膜８５で満たされ得る。密封膜８５は延長されて上部半導体パッケージ６０の下部面と下部半導体パッケージ５０の上部面と同時に接する。連結ホール２４の側壁の表面粗さは下部モールド膜２２の上部面２３の表面粗さより大きくなり得る。連結ホール２４の側壁の表面粗さが大きくなって表面積が増加されるので、連結ホール２４の側壁と密封膜８５との接着力は増加され得る。図１Ｃのように密封膜８５は下部モールド膜２２の上部面２３と接することができる。又は図１Ｄのように密封膜８５と下部モールド膜２２の上部面２３との間に剥離領域ＤＸが存在することができる。
【００３９】
密封膜８５はエポキシ樹脂を含む。エポキシ樹脂は例えばビスフェノールＦ形エポキシ樹脂であり得る。さらに、密封膜８５はフラックス機能を有することができる。密封膜８５がフラックス機能を有するために、エポキシ樹脂がフラックス機能を有することができる。又は密封膜８５が含む他の成分がフラックス機能を有することができる。例えば、密封膜８５はエポキシ樹脂を硬化させるための硬化剤をさらに包含でき、この硬化剤がフラックス機能を有することができる。例えばフラックス機能を有する硬化剤としてフェノール樹脂、フェノール系カーボン酸、酸無水物、カーボン酸、芳香族ヒドラジド等の物質が使用され得る。又は密封膜８５はフラックス機能を有する別のフラックス成分をさらに包含できる。フラックス成分でカーボン酸、硫黄含有フェノール化合物、ロジン、ロジンの誘導体、及び合成樹脂等の物質が使用され得る。密封膜８５はシリカのような無機質充填剤をさらに包含できる。
【００４０】
密封膜８５は連結ソルダバンプ３３の側壁を囲み、上部半導体パッケージ６０と下部半導体パッケージ５０と同時に接するので、連結ソルダバンプ３３にひびが入るか、或いは折れるクラック（ｃｒａｃｋ）を防止し、保護する役割を果たす。即ち、密封膜８５によって上部半導体パッケージ６０と下部半導体パッケージ５０との間の連結クラック（ｊｏｉｎｔ  ｃｒａｃｋ）問題を解決することができる。
【００４１】
また、密封膜８５によって上部半導体パッケージ６０と下部半導体パッケージ５０との間の接触面積が増加し（又は未接触領域が減るので）、パッケージオンパッケージ装置１００全体の歪みの程度を緩和させ得る。また密封膜８５によって連結ソルダバンプ３３と、上部半導体パッケージ６０と、下部半導体パッケージ５０とを湿気や外部汚染、腐蝕等から保護することができる。
【００４２】
図２及び図３は本発明の一例にしたがって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【００４３】
図２を参照すれば、密封膜樹脂溶液８５ａが入れられた容器９０を準備する。密封膜樹脂溶液８５ａはエポキシ樹脂を包含でき、フラックス機能を有することができる。エポキシ樹脂は例えばビスフェノールＦ形エポキシ樹脂であり得る。密封膜樹脂溶液８５ａがフラックス機能を有するために、エポキシ樹脂がフラックス機能を有することができる。又は密封膜樹脂溶液８５ａが含む他の成分がフラックス機能を有することができる。例えば、密封膜樹脂溶液８５ａはエポキシ樹脂を硬化させるための硬化剤をさらに包含でき、この硬化剤がフラックス機能を有することができる。例えばフラックス機能を有する硬化剤としてフェノール樹脂、フェノール系カーボン酸、酸無水物、カーボン酸、芳香族ヒドラジド等の物質が使用され得る。又は密封膜樹脂溶液８５ａはフラックス機能を有する別のフラックス成分をさらに包含できる。フラックス成分でカーボン酸、硫黄含有フェノール化合物、ロジン、ロジンの誘導体及び合成樹脂等の物質が使用され得る。密封膜樹脂溶液８５ａはシリカのような無機質充填剤をさらに包含できる。密封膜樹脂溶液８５ａはエポキシ樹脂、硬化剤及び／又はフラックス成分を溶解／分散させるための溶媒をさらに包含できる。
【００４４】
容器９０上に上部半導体パッケージ６０を位置させる。上部半導体パッケージ６０は上部パッケージ基板３２、上部パッケージ基板３２上に実装された上部半導体チップ３８、４０、これらを覆う上部モールド膜４２、第１上部パッド３４及び第２上部パッド３６を含む。第２上部パッド３６には上部ソルダバンプ３０が付着される。上部半導体パッケージ６０を下降させて密封膜樹脂溶液８５ａを上部ソルダバンプ３０の表面のみに漬ける。
【００４５】
図３を参照すれば、上部半導体パッケージ６０を下部半導体パッケージ５０上に位置させる。下部半導体パッケージ５０は下部パッケージ基板１、下部パッケージ基板１上に実装された下部半導体チップ２０、及びこれらを覆う下部モールド膜２２、第１下部パッド３、第２下部パッド７、第１下部ソルダバンプ１１、及び第２ソルダバンプ２６を含む。また下部半導体パッケージ５０は第１下部ソルダバンプ１１と、離隔された第１下部パッド３上に配置される第３下部ソルダバンプ１３とをさらに含む。第３下部ソルダバンプ１３は連結ホール２４によって露出される。連結ホール２４は下部モールド膜２２をレーザーで穴を開けることによって形成され得る。したがって、連結ホール２４の側壁の表面粗さは図１Ｃ及び図１Ｄのように下部モールド膜２２の上部面２３の表面粗さより大きくなり得る。上部半導体パッケージ６０を下部半導体パッケージ５０上に位置させる時、密封膜樹脂溶液８５ａが漬けられた上部ソルダバンプ３０が連結ホール２４内に入って第３下部ソルダバンプ１３と合うようにする。連結ホール２４は密封膜樹脂溶液８５ａが外部へ流れ行かないように収めるコンテナ役割を果たし、また上部半導体パッケージ６０の位置を固定させる役割を果たし得る。
【００４６】
そして、再び図１Ａ乃至図１Ｃを参照して、上部ソルダバンプ３０と第３下部ソルダバンプ１３との融点以上に上部ソルダバンプ３０と第３下部ソルダバンプ１３とを加熱させる。この時、連結ホール２４内の密封膜樹脂溶液８５ａに含まれたフラックス成分又は密封膜樹脂溶液８５ａのフラックス機能によって上部ソルダバンプ３０と第３下部ソルダバンプ１３との表面の酸化膜を除去し、ソルダリングに対する表面張力を減少させる。したがって、上部ソルダバンプ３０と第３下部ソルダバンプ１３とが図１Ｂのように融着されて連結ソルダバンプ３３を形成できる。この過程で密封膜樹脂溶液８５ａに含まれたエポキシ樹脂は硬化され得り、溶媒は除去され得る。したがって、密封膜樹脂溶液８５ａは密封膜８５になり得る。
【００４７】
図４及び図５は本発明の他の例によって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【００４８】
図４を参照すれば、下部半導体パッケージ５０上に密封膜樹脂溶液８５ａを塗布する。この時、密封膜樹脂溶液８５ａは連結ホール２４内に配置されるように選択的に塗布され得る。連結ホール２４は密封膜樹脂溶液８５ａが外部へ流れ行かないように収めるコンテナ役割を果たし得る。
【００４９】
図５を参照すれば、上部半導体パッケージ６０を下部半導体パッケージ５０上に高く位置させて、上部ソルダバンプ３０が密封膜樹脂溶液８５ａが収まれている連結ホール２４内に入って第３下部ソルダバンプ１３と合うようにする。
【００５０】
そして、上述したように加熱工程を進行して連結ソルダバンプ３３と密封膜８５を形成する。
【００５１】
図３又は図５を参照して説明したパッケージオンパッケージ装置の製造方法は、第３下部ソルダバンプ１３及び上部ソルダバンプ３０の中で少なくとも１つをフラックス機能がある密封膜樹脂溶液８５ａで塗布し、加熱することによって、簡単であり、速く連結ソルダバンプ３３と密封膜８５を形成できる。
【００５２】
又は、図１Ｂのパッケージオンパッケージ装置を製造する過程はこれとは異なることもあり得る。図６は本発明のその他の例によって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【００５３】
図６を参照すれば、上部半導体パッケージ６０を下部半導体パッケージ５０上に位置させ、エポキシ樹脂無しでフラックス機能のみを有する溶液で塗布させ、加熱して連結ソルダバンプ３３を先ず形成する。その後にエポキシ樹脂を含む密封膜樹脂溶液を上部半導体パッケージ６０と下部半導体パッケージ５０との間に注入した後、硬化させることによって図１Ａの密封膜８５を形成することもあり得る。
【００５４】
図７Ａ、図７Ｂ及び図７Ｃは本発明の他の例によるパッケージオンパッケージ装置の断面図である。
【００５５】
図７Ａを参照すれば、本例にしたがうパッケージオンパッケージ装置１０１ａは図１Ａの密封膜８５が延長されて上部半導体パッケージ６０と下部半導体パッケージ５０との間の空間を全て満たすことができる。密封膜８５は延長されて上部半導体パッケージ６０と下部半導体パッケージ５０との間の空間の外へ突出されて、下部モールド膜２２の側壁と上部パッケージ基板３２の側壁とを覆うことができる。それ以外の構成は図１Ｂと同様である。この時、密封膜８５が下部半導体チップ２０の上部面と接することができる。この時のパッケージオンパッケージ装置１０１ａの歪みの程度はより緩和され得る。
【００５６】
図７Ｂを参照すれば、本例にしたがうパッケージオンパッケージ装置１０１ｂで下部モールド膜２２が下部半導体チップ２０の上部面を覆うことができる。それ以外の構成は図７Ａと同様である。この時、密封膜８５が下部モールド膜２２の上部面と接することができる。
【００５７】
図７Ｃを参照すれば、本例にしたがうパッケージオンパッケージ装置１０１ｃは図７Ａと類似であるが、密封膜８５が上部半導体パッケージ６０と下部半導体パッケージ５０との間の空間の外へ突出されない。それ以外の構成は図７Ａと同様である。
【００５８】
図８は本発明の一例にしたがって図７Ａのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【００５９】
図８を参照すれば、図２のように、上部半導体パッケージ６０の下部を密封膜樹脂溶液８５ａに漬けるが、この時、密封膜樹脂溶液８５ａが上部半導体パッケージ６０の下部面を全て塗布するようにする。そして、上部半導体パッケージ６０を下部半導体パッケージ５０上に位置させ、加熱して図７Ａのパッケージオンパッケージ装置１０１ａを形成できる。
【００６０】
図９は本発明の他の例によって図７Ａのパッケージオンパッケージ装置を製造する過程を示す断面図である。
【００６１】
図９を参照すれば、下部半導体パッケージ５０の前面上に密封膜樹脂溶液８５ａを塗布する。そして、上部半導体パッケージ６０を下部半導体パッケージ５０上に位置させ、加熱して図７Ａのパッケージオンパッケージ装置１０１ａを形成できる。
【００６２】
図１０乃至図１３は本発明のその他の例によるパッケージオンパッケージ装置の断面図である。
【００６３】
図１０を参照すれば、本例にしたがうパッケージオンパッケージ装置１０２で下部半導体パッケージ５０は下部モールド膜２２を包含しないことがあり得る。連結ソルダバンプ３３の側面は密封膜８５で被覆され得る。また密封膜８５は延長されて下部半導体パッケージ５０と上部半導体パッケージ６０と同時に接することができる。この時、下部半導体チップ２０と下部パッケージ基板１との間はアンダーフィル樹脂膜８７で満たされ得る。アンダーフィル樹脂膜８７は密封膜８５と同一／類似であり得る。それ以外の構成は図１Ａと同一／類似であり得る。図１０のパッケージオンパッケージ装置１０２の製造過程は図３と類似であり得る。
【００６４】
図１１を参照すれば、本例にしたがうパッケージオンパッケージ装置１０３で密封膜８５は隣接する２つの連結ソルダバンプ３３の側面を覆い、これらの間の空間を満たすことができる。また密封膜８５は下部半導体チップ２０と上部パッケージ基板３２との間にも介在され得る。それ以外の構成は図１０と同一／類似であり得る。図１１のパッケージオンパッケージ装置１０３の製造過程は図５と類似であり得る。
【００６５】
図１２を参照すれば、本例にしたがうパッケージオンパッケージ装置１０４で下部半導体パッケージ５０と上部半導体パッケージ６０との間の空間は全て密封膜８５で満たされ得る。それ以外の構成は図１１と同一／類似であり得る。図１２のパッケージオンパッケージ装置１０４の製造過程は図５と類似であり得る。
【００６６】
図１３を参照すれば、本例にしたがうパッケージオンパッケージ装置１０５は下部半導体パッケージ５０と上部半導体パッケージ７０とを含む。上部半導体パッケージ７０は上部パッケージ基板３２及び複数個の上部半導体チップ５２を包含することができる。上部パッケージ基板３２上に複数個の上部半導体チップ５２が、上部内部ソルダバンプ５６を利用してフリップチップボンディング方式で積層されて実装され得る。上部半導体チップ５２は上部内部ソルダバンプ５６と重畳され、内在される貫通ビア５４を包含することができる。上部内部ソルダバンプ５６の側面も密封膜８５で被覆され得る。それ以外の構造は図１Ａと同一／類似であり得る。
【００６７】
図１４Ａは本発明のその他の例にしたがうパッケージオンパッケージ装置の平面図である。図１４Ｂは図１４ＡをＩ−Ｉ’線に沿って切断した本発明のその他の例にしたがうパッケージオンパッケージ装置の断面図である。
【００６８】
図１４Ａ及び図１４Ｂを参照すれば、本例にしたがうパッケージオンパッケージ装置１０６は連結ソルダバンプ３３の側壁を覆う第１密封膜８５と下部半導体チップ２０と上部パッケージ基板３２との間の空間を満たす第２密封膜９５を包含することができる。第１密封膜８５は図１Ｂを参照したことと同一であり得る。第２密封膜８５はエポキシ樹脂を含み、フラックス機能は包含しないことがあり得る。第２密封膜８５がフラックス機能を包含しないことによって、第２密封膜８５と下部半導体チップ２０との間、そして第２密封膜８５と上部パッケージ基板３２との間の接着力はさらに増加され得る。
【００６９】
図１４Ａ及び図１４Ｂのパッケージオンパッケージ装置１０６を製造する過程はフラックス機能を包含するか、或いは包含しない密封膜樹脂溶液８５ａを連結ホール２４を満たすように入れ、下部半導体チップ２０の上にはフラックス機能を包含しない密封膜樹脂溶液で塗布した後に、上部半導体パッケージ６０と下部半導体パッケージ５０とを配置させる。その後、加熱して連結ソルダバンプ３３と第１及び第２密封膜８５、９５を形成する。
【００７０】
それ以外の構成及び製造過程は図１Ｂを参照して説明した例と同一／類似であり得る。
【００７１】
上述した半導体パッケージ技術は多様な種類の半導体素子及びこれを具備するパッケージモジュールに適用され得る。
【００７２】
図１５は本発明の実施形態による半導体パッケージを具備する電子装置を示した斜視図である。
【００７３】
図１５を参照すれば、本発明の実施形態によるパッケージオンパッケージ装置はスマートフォンのような電子装置１０００に応用され得る。本実施形態のパッケージオンパッケージ装置はサイズ縮小及び性能向上の側面で優れるので、多様な機能を同時に具備する電子装置１０００の軽薄短小化に有利である。電子装置は図１５に図示されたスマートフォンに限定されることではなく、例えばモバイル電子機器、ラップトップ（ｌａｐｔｏｐ）コンピューター、携帯用コンピューター、ポータブルマルチメディアプレーヤー（ＰＭＰ）、ＭＰ３プレーヤー、カムコーダー、ウェブタブレット（ｗｅｂ  ｔａｂｌｅｔ）、無線電話機、ナビゲーション、個人携帯用情報端末機（ＰＤＡ；Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）等多様な電子機器を包含することができる。
【００７４】
図１６は本発明の一実施形態による半導体パッケージを適用した電子装置のシステムブロック図である。
【００７５】
図１６を参照すれば、上述した半導体パッケージ１００〜１０６は電子装置１１００に適用され得る。電子装置１１００はボディー１１１０と、マイクロプロセッサーユニット（１１２０：Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）と、パワーユニット（１１３０：Ｐｏｗｅｒ  Ｕｎｉｔ）と、機能ユニット（１１４０：Ｆｕｎｃｔｉｏｎ  Ｕｎｉｔ）と、ディスプレーコントローラユニット（１１５０：Ｄｉｓｐｌａｙ  Ｃｏｎｔｒｏｌｌｅｒ  Ｕｎｉｔ）を包含することができる。ボディー１１１０は内部に印刷回路基板に形成されたセットボード（Ｓｅｔ  Ｂｏａｒｄ）を包含でき、マイクロプロセッサーユニット１１２０、パワーユニット１１３０、機能ユニット１１４０、ディスプレーコントローラユニット１１５０等がボディー１１１０に実装され得る。
【００７６】
パワーユニット１１３０は外部バッテリー（図示せず）等から一定の電圧を受信してこれを要求される電圧レベルに分岐してマイクロプロセッサーユニット１１２０、機能ユニット１１４０、ディスプレーコントローラユニット１１５０等へ供給する。
【００７７】
マイクロプロセッサーユニット１１２０はパワーユニット１１３０から電圧を受信して機能ユニット１１４０とディスプレーユニット１１６０とを制御することができる。機能ユニット１１４０は多様な電子システム１１００の機能を遂行できる。例えば、電子システム１１００が携帯電話である場合、機能ユニット１１４０はダイヤリング、外部装置（１１７０：Ｅｘｔｅｒｎａｌ  Ａｐｐａｒａｔｕｓ）との通信によってディスプレーユニット１１６０への映像出力、スピーカーへの音声出力等のような携帯電話機能を遂行できる様々な構成要素を包含でき、カメラが共に形成された場合、カメライメージプロセッサー（Ｃａｍｅｒａ  Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｏｒ）であり得る。例えば、電子システム１１００が容量拡張のためにメモリカード等と連結される場合、機能ユニット１１４０はメモリカードコントローラであり得る。機能ユニット１１４０は有線或いは無線の通信ユニット（１１８０；Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｕｎｉｔ）を通じて外部装置１１７０と信号を受け渡すことができる。例えば、電子システム１１００が機能拡張のためにＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）等を必要とする場合、機能ユニット１１４０はインターフェイス（ｉｎｔｅｒｆａｃｅ）コントローラであり得る。本発明の実施形態によるパッケージオンパッケージ装置１００〜１０６はマイクロプロセッサーユニット１１２０と機能ユニット１１４０との中で少なくともいずれか１つに使用され得る。
【００７８】
上述した半導体パッケージ技術は電子システムに適用され得る。
【００７９】
図１７は本発明の技術が適用された半導体パッケージを含む電子装置の例を示すブロック図である。
【００８０】
図１７を参照すれば、電子システム１３００は制御器１３１０、入出力装置１３２０、及び記憶装置１３３０を包含することができる。制御器１３１０、入出力装置１３２０、及び記憶装置１３３０はバス１３５０を通じて結合され得る。バス１３５０はデータが移動する通路であり得る。例えば、制御器１３１０は少なくとも１つのマイクロプロセッサー、デジタル信号プロセッサー、マイクロコントローラ、及びこれらと同一な機能を遂行できる論理素子の中で少なくともいずれか１つを包含することができる。制御器１３１０及び記憶装置１３３０は本発明によるパッケージオンパッケージ装置を包含することができる。入出力装置１３２０はキーパッド、キーボード及び表示装置（ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）等で選択された少なくとも１つを包含することができる。記憶装置１３３０はデータを格納する装置である。記憶装置１３３０はデータ及び／又は制御器１３１０によって実行される命令語等を格納できる。記憶装置１３３０は揮発性記憶素子及び／又は不揮発性記憶素子を包含することができる。又は、記憶装置１３３０はフラッシュメモリで形成され得る。このようなフラッシュメモリは半導体ディスク装置（ＳＳＤ）で構成され得る。この場合、電子システム１３００は大容量のデータを記憶装置１３３０に安定的に格納できる。電子システム１３００は通信ネットワークにデータを伝送するか、或いは通信ネットワークからデータを受信するためのインターフェイス１３４０をさらに包含できる。インターフェイス１３４０は有無線形態であり得る。例えば、インターフェイス１３４０はアンテナ又は有無線トランシーバー等を包含することができる。そして、図示しないが、電子システム１３００には応用チップセット（Ａｐｐｌｉｃａｔｉｏｎ  Ｃｈｉｐｓｅｔ）、カメライメージプロセッサー（Ｃａｍｅｒａ  Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、及び入出力装置等がさらに提供され得ることはこの分野の通常的な知識を習得した者に明確である。
【００８１】
以上の詳細な説明は本発明を例示することである。また前述した内容は本発明の望ましい実施形態を示し説明することに過ぎないし、本発明は多様な他の組み合わせ、変更及び環境で使用することができる。即ち、本明細書に開示された発明の概念の範囲、前述した開示内容と均等な範囲及び／又は当業界の技術又は知識の範囲内で変更又は修正が可能である。前述した実施形態は本発明を実施するのにおいて、最善の状態を説明するためのことであり、本発明のような他の発明を利用するのに当業界に公知された他の状態にの実施、及び発明の具体的な適用分野及び用途で要求される多様な変更も可能である。したがって、以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図ではない。また、添付された特許請求の範囲は他の実施状態も含むことと解釈されなければならない。
【符号の説明】
【００８２】
１：下部パッケージ基板
３、７、３４、３６：パッド
１１、１３、２６：下部ソルダバンプ
２０：下部半導体チップ
２２：下部モールド膜
２３：上部面
２４：連結ホール
３０：上部ソルダバンプ
３２：上部パッケージ基板
３３：連結ソルダバンプ
３８、４０、５２：上部半導体チップ
４２：上部モールド膜
５０：下部半導体パッケージ
５４：貫通ビア
５６：内部ソルダバンプ
６０、７０：上部半導体パッケージ
８５、９５：密封膜
８５ａ：密封膜樹脂溶液
８７：アンダーフィル樹脂膜
９０：容器
１００〜１０６：パッケージオンパッケージ装置
【図１Ａ】
2013222966.tif 000003
【図１Ｂ】
2013222966.tif 000004
【図１Ｃ】
2013222966.tif 000005
【図１Ｄ】
2013222966.tif 000006
【図２】
2013222966.tif 000007
【図３】
2013222966.tif 000008
【図４】
2013222966.tif 000009
【図５】
2013222966.tif 000010
【図６】
2013222966.tif 000011
【図７Ａ】
2013222966.tif 000012
【図７Ｂ】
2013222966.tif 000013
【図７Ｃ】
2013222966.tif 000014
【図８】
2013222966.tif 000015
【図９】
2013222966.tif 000016
【図１０】
2013222966.tif 000017
【図１１】
2013222966.tif 000018
【図１２】
2013222966.tif 000019
【図１３】
2013222966.tif 000020
【図１４Ａ】
2013222966.tif 000021
【図１４Ｂ】
2013222966.tif 000022
【図１５】
2013222966.tif 000023
【図１６】
2013222966.tif 000024
【図１７】
2013222966.tif 000025