(57)【要約】【課題】速い応答が要求される制御系に対応するため、入力信号にフィルタ処理を施すフィルタの時定数が小さい場合であっても、安定したオフセット調整を実現する。【解決手段】オフセット調整回路１は、オフセット調整モード時に、制御系の応答性が反映された時定数を有するＬＰＦ１２に加え、オフセット調整のための時定数を有するＬＰＦ４を用いて、オフセット調整用の調整信号にフィルタ処理を施し、フィルタ処理後の信号の値をオフセット値としてメモリ１４に保存する。ＬＰＦ４の時定数として、制御系の応答性とは関係しない値であって、オフセット調整のための値が予め設定される。これにより、オフセット値は、入力信号にフィルタ処理を施すＬＰＦ１２の時定数が小さい場合であっても、制御装置２０の外部及び内部で発生するホワイトノイズ等の影響を受けない安定した値となる。【選択図】図１
2013222402.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に第１の時定数にてフィルタ処理を施し、フィルタ処理後の信号の値からオフセット値を減算し、減算結果の信号に基づいて所定の処理を行う装置に含まれるオフセット調整回路において、
前記オフセット値が保存されるメモリと、
前記入力信号に対し第１の時定数にてフィルタ処理を施す第１のフィルタと、
前記メモリからオフセット値を読み出し、前記第１のフィルタによるフィルタ処理後の信号の値から前記オフセット値を減算する減算器と、
前記メモリにオフセット値を保存するためのオフセット調整を行うスイッチと、
前記オフセット調整のための第２の時定数にてフィルタ処理を施す第２のフィルタと、を備え、
前記オフセット調整の際に、
前記第１のフィルタが、入力信号として所定の調整信号を入力し、前記調整信号に対し第１の時定数にてフィルタ処理を施し、
前記第２のフィルタが、前記第１のフィルタによりフィルタ処理が施された信号を、前記スイッチを介して入力し、前記入力した信号に対し第２の時定数にてフィルタ処理を施し、前記フィルタ処理を施した信号の値をオフセット値として、前記メモリに保存する、ことを特徴とするオフセット調整回路。
【請求項２】
請求項１に記載のオフセット調整回路において、
前記第２の時定数を、前記第１の時定数よりも大きい値とする、ことを特徴とするオフセット調整回路。
【請求項３】
コンピュータを、請求項１または２に記載のオフセット調整回路として機能させるためのオフセット調整プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御対象に設けられたセンサ等からアナログ信号を入力し、入力したアナログ信号をデジタル信号に変換して所定の処理を行う装置において、入力信号のオフセットを調整する回路及びプログラムに関する。
【背景技術】
【０００２】
従来、モータ等の制御対象を制御することにより、モータ等に接続されたアクチュエータ等に所望の動作をさせる制御系において、制御対象に設けられたセンサ等からアナログ信号の制御量を入力し、入力したアナログ信号の制御量をデジタル信号に変換し、制御量が所定の目標値になるように操作量を演算し、演算結果の操作量を制御対象へ出力する制御装置が知られている。このような制御装置が入力するアナログ信号は、一般に、センサが設置された周辺温度等の環境、センサの固有の特性または経年変化等が原因でオフセットを伴っている。このため、制御装置には、入力信号に含まれるオフセットを調整し、入力信号からオフセットを除外するオフセット調整回路が設けられている。
【０００３】
図３は、従来のオフセット調整回路の構成を示すブロック図である。このオフセット調整回路１０は、当該オフセット調整回路１０を含む制御装置を通常モードで動作させるに先立って、オフセット調整モードにおいて、入力信号のオフセットを設定する。オフセット調整回路１０は、減算器１１、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ：ローパスフィルタ）１２、ＳＷ（ＳＷｉｔｃｈ：スイッチ）１３及びメモリ１４を備えている。
【０００４】
オフセット調整回路１０を含む制御装置の動作モードには、オフセット調整モード及び通常モードがある。オフセット調整モードは、制御装置を通常モードで動作させる前に、入力信号のオフセットを設定するための動作モードであり、メモリ１４にオフセット値が保存される。通常モードは、制御装置が本来の制御を実現するための動作モードであり、メモリ１４からオフセット値が読み出され、入力信号にフィルタ処理を施した後の信号の値からオフセット値が減算され、減算結果の信号が制御のために用いられる。
【０００５】
オペレータが、制御装置をオフセット調整モードに設定する操作を行うと、ＳＷ１３がオンの状態になり、センサ等からオフセット調整用の調整信号（本来的にはＶｉｎ＝０となるべきセンサからの基準信号）をオフセット調整回路１０に供給する。ＬＰＦ１２は、オフセット調整用の調整信号を入力し、調整信号に対してフィルタ処理を施し、フィルタ処理後の信号を、ＳＷ１３を介してメモリ１４に出力する。これにより、メモリ１４にオフセット値が保存される。
【０００６】
一方、オペレータが、オフセット調整モードによるオフセットの設定が完了した後、制御装置を通常モードに設定する操作を行うと、ＳＷ１３がオフの状態になる。ＬＰＦ１２は、センサ等からの入力信号に対してフィルタ処理を施し、フィルタ処理後の信号を減算器１１に出力する。減算器１１は、ＬＰＦ１２からフィルタ処理後の信号を入力し、メモリ１４からオフセット値を読み出し、フィルタ処理後の信号の値からオフセット値を減算し、減算結果の信号（Ｖｏｕｔ）を出力する。このようにしてオフセット調整回路１０により、入力信号にフィルタ処理を施した信号の値からオフセット値が減算され、減算結果の信号が得られる。
【０００７】
また、入力したアナログ信号をデジタル信号に変換して所定の処理を行う技術分野ではないが、波形整形を行う分野において、オフセットを伴う入力信号を補償するために、時定数を切り替える回路が知られている（特許文献１を参照）。この補償回路は、ローパスフィルタまたはハイパスフィルタ、及びスイッチ等を備えており、セッティングモードではスイッチをオンに設定し、通常モードではスイッチをオフに設定することにより、フィルタの時定数を切り替える。これにより、デジタル変調された信号におけるビットシーケンスの論理値を確実に区別するための閾値を、適切に設定することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００３−５３３１３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図３に示したオフセット調整回路１０を含む制御装置が、例えば、モータを高速で制御するときのような応答性の高い制御対象を制御する場合、すなわち制御系として速い応答が要求される場合には、オフセット調整回路１０に備えたＬＰＦ１２の時定数を小さくする必要がある。
【００１０】
しかしながら、オフセット調整モードにてオフセットを設定する際に、オフセット調整回路１０に供給される調整信号は、制御装置外部及び内部で発生するホワイトノイズ等によって細かく変動するのが通常である。このため、小さい時定数を有するＬＰＦ１２を備えたオフセット調整回路１０では、ＬＰＦ１２の出力信号も細かく変動し、メモリ１４に保存されるオフセット値がタイミングに応じて変わり、不安定なオフセット値になってしまう。
【００１１】
この場合、ホワイトノイズ等の影響をなくすために、ＬＰＦ１２の時定数を大きくすることが想定されるが、制御系として速い応答が要求されるから、当該時定数を大きくすることができない。したがって、図３に示した従来のオフセット調整回路１０では、メモリ１４に保存されるオフセット値が一定にならないから、安定したオフセット調整を行うことができないという問題があった。
【００１２】
そこで、本発明は上記課題を解決するためになされたものであり、その目的は、速い応答が要求される制御系に対応するため、入力信号にフィルタ処理を施すフィルタの時定数が小さい場合であっても、安定したオフセット調整を実現可能なオフセット調整回路及びプログラムを提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明によるオフセット調整回路は、入力信号に第１の時定数にてフィルタ処理を施し、フィルタ処理後の信号の値からオフセット値を減算し、減算結果の信号に基づいて所定の処理を行う装置に含まれるオフセット調整回路において、前記オフセット値が保存されるメモリと、前記入力信号に対し第１の時定数にてフィルタ処理を施す第１のフィルタと、前記メモリからオフセット値を読み出し、前記第１のフィルタによるフィルタ処理後の信号の値から前記オフセット値を減算する減算器と、前記メモリにオフセット値を保存するためのオフセット調整を行うスイッチと、前記オフセット調整のための第２の時定数にてフィルタ処理を施す第２のフィルタと、を備え、前記オフセット調整の際に、前記第１のフィルタが、入力信号として所定の調整信号を入力し、前記調整信号に対し第１の時定数にてフィルタ処理を施し、前記第２のフィルタが、前記第１のフィルタによりフィルタ処理が施された信号を、前記スイッチを介して入力し、前記入力した信号に対し第２の時定数にてフィルタ処理を施し、前記フィルタ処理を施した信号の値をオフセット値として、前記メモリに保存する、ことを特徴とする。
【００１４】
また、本発明によるオフセット調整回路は、前記第２の時定数を、前記第１の時定数よりも大きい値とする、ことを特徴とする。
【００１５】
さらに、本発明によるオフセット調整プログラムは、コンピュータを、前記オフセット調整回路として機能させることを特徴とする。
【発明の効果】
【００１６】
以上のように、本発明によれば、オフセット調整の際には、制御系に対応した時定数を有するフィルタに加え、オフセット調整のための時定数を有するフィルタを用いてオフセット値を得るようにしたから、安定したオフセット調整を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態によるオフセット調整回路を含む全体構成を示す概略図である。
【図２】オフセット調整回路の処理を示すフローチャートである。
【図３】従来のオフセット調整回路の構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、本発明を実施するための形態について図面を参照して説明する。
図１は、本発明の実施形態によるオフセット調整回路を含む全体構成を示す概略図である。制御装置２０は、オフセット調整回路１、Ａ／Ｄ変換器２及び処理部３を備えており、モータ等の制御対象に設けられたセンサ等から制御量を入力し、この制御量が所定の目標値になるように操作量を演算し、演算結果の操作量を制御対象へ出力する。このようなフィードバック制御系により、モータ等の制御対象に接続されたアクチュエータ等（図示せず）に所望の動作をさせる。
【００１９】
Ａ／Ｄ変換器２は、制御装置２０に設けられたセンサ等からアナログ信号の制御量を入力し、アナログ信号の制御量をデジタル信号の制御量に変換する。変換されたデジタル信号の制御量はオフセット調整回路１へ出力される。
【００２０】
〔オフセット調整回路の構成〕
オフセット調整回路１は、減算器１１、ＬＰＦ１２、ＳＷ１３、ＬＰＦ４及びメモリ１４を備えている。図３に示した従来のオフセット調整回路１０と図１に示すオフセット調整回路１とを比較すると、両オフセット調整回路１，１０は、減算器１１、ＬＰＦ１２、ＳＷ１３及びメモリ１４を備えている点で同一である。これに対し、オフセット調整回路１は、従来のオフセット調整回路１０の構成に加え、ＳＷ１３とメモリ１４との間にＬＰＦ４を備えている点で相違する。
【００２１】
制御装置２０の動作モードには、従来のオフセット調整回路１０と同様に、オフセット調整モード及び通常モードがある。動作モードの切り替えは、オペレータの操作に従ったＳＷ１３によって行われる。ＳＷ１３がオンに設定されると、動作モードはオフセット調整モードになり、ＳＷ１３がオフに設定されると、動作モードは通常モードになる。例えば、ＳＷ１３は、オペレータの操作に従って上位システムからのトリガによりオンまたはオフに設定される。
【００２２】
ＬＰＦ１２は、動作モードがオフセット調整モードまたは通常モードであるかに関わらず、Ａ／Ｄ変換器２からデジタル信号を入力し、入力したデジタル信号に対し所定の時定数にてフィルタ処理を施し、フィルタ処理後の信号を出力する。ＬＰＦ１２は、動作モードがオフセット調整モードである場合、Ａ／Ｄ変換器２から調整信号を入力し、調整信号に対し所定の時定数にてフィルタ処理を施し、フィルタ処理後の信号を、ＳＷ１３を介してＬＰＦ４に出力すると共に減算器１１に出力する。
【００２３】
また、ＬＰＦ１２は、動作モードが通常モードである場合、Ａ／Ｄ変換器２からの入力信号に対し、前述と同じ所定の時定数にてフィルタ処理を施し、フィルタ処理後の信号を減算器１１に出力する。この場合、ＳＷ１３はオフの状態であるから、フィルタ処理後の信号はＬＰＦ４に出力されない。
【００２４】
ここで、ＬＰＦ１２における所定の時定数は、制御装置２０及び制御対象３０により構成される制御系として速い応答が要求される場合には、ＬＰＦ１２の時定数は小さい値が予め設定される。これにより、入力信号の変化に敏感に追従した出力信号が、減算器１１を介して処理部３へ供給される。
【００２５】
ＬＰＦ４は、動作モードがオフセット調整モードである場合、ＬＰＦ１２からＳＷ１３を介して、ＬＰＦ１２によるフィルタ処理後の信号を入力し、入力した信号に対し所定の時定数にてフィルタ処理を施し、フィルタ処理後の信号の値をメモリ１４に保存する。これにより、メモリ１４にオフセット値が保存される。
【００２６】
ここで、ＬＰＦ４における所定の時定数は、制御系の応答性とは関係なく、ホワイトノイズ等の影響を受けないように、ＬＰＦ４によるフィルタ処理後の信号が安定した信号になるようなオフセット調整のための値が予め設定される。例えば、制御系として速い応答が要求される場合には、ＬＰＦ４の時定数はＬＰＦ１２の時定数よりも大きい値が設定される。
【００２７】
減算器１１は、動作モードがオフセット調整モード、または通常モードにかかわらず、ＬＰＦ１２からフィルタ処理後の信号を入力し、メモリ１４からデータを読み出し、フィルタ処理後の信号の制御量からオフセット値を減算し、減算結果の信号を処理部３に出力する。
【００２８】
処理部３は、動作モードがオフセット調整モードである場合、オフセット調整回路１から信号を入力しないか、または、オフセット調整回路１から信号を入力しても、処理を行わない。また、処理部３は、動作モードが通常モードである場合、オフセット調整回路１から信号を入力し、例えば、入力した信号の値から予め設定された目標値を減算し、減算結果の偏差が０になるようにＰＩＤ等の演算を行い、演算結果の操作量を制御対象３０に出力する。制御装置２０及び制御対象３０により構成されるフィードバック制御系では、通常モード時に、制御対象３０に設けられたセンサ等の入力信号の値を示す制御量が目標値になるように制御が行われ、制御対象３０に接続されたアクチュエータ等に所望の動作を行わせる。
【００２９】
〔オフセット調整回路の処理〕
次に、図１に示したオフセット調整回路１の処理について説明する。図２は、オフセット調整回路１の処理を示すフローチャートである。オペレータによる制御装置２０に対する動作モードの設定に伴って、オフセット調整回路１は、オペレータにより設定された動作モードがオフセット調整モードであるか、または通常モードであるかを判定する（ステップＳ２０１）。
【００３０】
オフセット調整回路１は、ステップＳ２０１において、動作モードがオフセット調整モードであると判定した場合（ステップＳ２０１：オフセット調整モード）、ＳＷ１３をオンに設定する（ステップＳ２０２）。そして、オフセット調整回路１は、制御対象３０からオフセット調整用の調整信号を入力し（ステップＳ２０３）、ＬＰＦ１２にて、調整信号に対し、制御系の応答性が反映された所定の時定数にてフィルタ処理を施す（ステップＳ２０４）。そして、オフセット調整回路１は、ＬＰＦ４にて、ＬＰＦ１２によるフィルタ処理後の信号に対し、オフセット調整のための所定の時定数にてフィルタ処理を施す（ステップＳ２０５）。
【００３１】
オフセット調整回路１は、ＳＷ１３をオンに設定した後に所定期間（オフセット調整期間）経過したか否かを判定する（ステップＳ２０６）。オフセット調整回路１は、ステップＳ２０６において、所定期間経過していないと判定した場合（ステップＳ２０６：Ｎ）、所定期間経過するのを待つ。一方、オフセット調整回路１は、ステップＳ２０６において、所定期間経過したと判定した場合（ステップＳ２０６：Ｙ）、ＬＰＦ４によるフィルタ処理後の信号の値をオフセット値としてメモリ１４に保存する（ステップＳ２０７）。
【００３２】
一方、オフセット調整回路１は、ステップＳ２０１において、動作モードが通常モードであると判定した場合（ステップＳ２０１：通常モード）、ＳＷ１３をオフに設定する（ステップＳ２０８）。そして、オフセット調整回路１は、制御対象３０から信号を入力し（ステップＳ２０９）、ＬＰＦ１２にて、入力信号に対し、制御系の応答性が反映された所定の時定数にてフィルタ処理を施す（ステップＳ２１０）。そして、オフセット調整回路１は、メモリ１４からオフセット値を読み出し（ステップＳ２１１）、ＬＰＦ１２によるフィルタ処理後の信号の値からオフセット値を減算し（ステップＳ２１２）、減算後の信号を処理部３に出力する（ステップＳ２１３）。
【００３３】
以上のように、本発明の実施形態によるオフセット調整回路１によれば、オフセット調整モード時に、制御系の応答性が反映された時定数を有するＬＰＦ１２に加え、オフセット調整のための時定数を有するＬＰＦ４を用いて、オフセット調整用の調整信号にフィルタ処理を施し、フィルタ処理後の信号の値をオフセット値としてメモリ１４に保存するようにした。これにより、オフセット値は、制御系の応答性とは関係のないオフセット調整のための時定数にてフィルタ処理された値になるから、ホワイトノイズ等の影響を受けない安定した値となる。したがって、通常モード時には、制御系の応答性が反映された時定数を有するＬＰＦ１２を用いるから、制御系に対応した信号の応答性を損なうことがなく、オフセット調整モード時には、安定したオフセット調整を実現することができる。
【００３４】
以上、実施形態を挙げて本発明を説明したが、本発明は前記実施形態に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。例えば、図１では、フィードバック制御系を例にして、制御装置２０に備えたオフセット調整回路１を説明したが、本発明は、フィードバック制御系に用いる制御装置２０だけでなく、温度等を測定する測定装置等、アナログ信号をデジタル信号に変換し、変換したデジタル信号に対して所定の処理を行う装置にも適用がある。
【００３５】
尚、本発明の実施形態によるオフセット調整回路１を含む制御装置２０のハードウェア構成としては、通常のコンピュータを使用することができる。オフセット調整回路１を含む制御装置２０は、ＣＰＵ、ＲＡＭ等の揮発性の記憶媒体、ＲＯＭ等の不揮発性の記憶媒体、及びインターフェース等を備えたコンピュータによって構成される。制御装置２０に備えたオフセット調整回路１を構成する減算器１１、ＬＰＦ１２、ＳＷ１３及びＬＰＦ４の各機能は、これらの機能を記述したプログラムをＣＰＵに実行させることによりそれぞれ実現される。また、これらのプログラムは、磁気ディスク（フロッピー（登録商標）ディスク、ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤ等）、半導体メモリ等の記憶媒体に格納して頒布することもでき、ネットワークを介して送受信することもできる。
【符号の説明】
【００３６】
１，１０  オフセット調整回路
２  Ａ／Ｄ変換器
３  処理部
４，１２  ＬＰＦ
１１  減算器
１３  ＳＷ
１４  メモリ
２０  制御装置
３０  制御対象
【図１】
2013222402.tif 000003
【図２】
2013222402.tif 000004
【図３】
2013222402.tif 000005