(57)【要約】【課題】樽形状の発生を抑止し、良好なビアコンタクトを形成する。【解決手段】下層配線１４が配置された第１配線層１２、絶縁層２１、第２配線層３１を形成する（Ｓ１−２）。レジスト４１を形成し、これをマスクとしてエッチングし、絶縁層２１にビア２２を形成する（Ｓ３−４）。レジスト下層５１とレジスト中層５２とレジスト上層５３とを有する多層レジスト層５０を形成する（Ｓ５）。レジスト下層５１はビア２２を充填し、かつ、レジスト残部４２と一体化するように設ける。レジスト配線パターンを形成し、更に多層レジスト５０およびレジスト残部４２をエッチングして配線層パターンを形成し、配線層パターンに基づき第２配線層３１をエッチングし、配線溝３２を形成する（Ｓ６−８）。ビア２２内の多層レジスト５０とレジスト残部４２をアッシングする（Ｓ９）。配線溝３２、ビア２２に金属配線して上層配線３４、ビア配線２４を形成する。【選択図】図１
2013222721.tif 000002
【特許請求の範囲】
【請求項１】
ビアファーストデュアルダマシン法により、上層配線と、下層配線と、ビア配線を形成する半導体装置の配線形成方法であって、
前記下層配線が配置された第１配線層を形成するステップと、
前記第１配線層の上方に、ビア配線が形成される絶縁層を形成したのち、該絶縁層の上方に、前記上層配線が配置される第２配線層を形成するステップと、
前記第２配線層の上方に、ビアパターンのマスクとなるレジストを形成するステップと、
前記第２配線層および絶縁層をエッチングして前記絶縁層にビアを形成するステップと、
レジスト下層とレジスト上層とを有する多層レジスト層であって、該レジスト下層はビアを充填し、かつ、前記ビア形成の際に残ったレジストと一体化し、該レジスト上層は該レジスト下層の上方に設けられるように、該多層レジスト層を形成するステップと、
前記多層レジスト層を加工してレジスト配線パターンを形成するステップと、
前記多層レジスト層および前記レジスト残部をエッチングして配線層パターンを形成するステップと、
前記配線層パターンに基づき第２配線層をエッチングし、配線溝を形成するステップと、
前記第２配線層の上方と前記ビアに充填された多層レジストおよび前記レジスト残部をアッシングするステップと、
前記配線溝およびビアに金属配線するステップ
を備えることを特徴とする半導体装置の配線形成方法。
【請求項２】
前記絶縁層にＬｏｗ―ｋ(低誘電率絶縁膜)を用いることを特徴とする請求項１記載の半導体装置の配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の配線形成方法に関し、とくにビアファーストデュアルダマシン法による配線形成方法に関する。
【背景技術】
【０００２】
従来から、半導体装置の配線形成方法では、上層配線と下層配線とを結ぶ接続孔(ビア)において配線層と十分な密着性を有し、電気的にその抵抗を低減することが重要な課題の一つとなっている。
【０００３】
特に近年、半導体集積回路の微細化の進行により、半導体チップに搭載される半導体素子の数は増加しているために、これら多数の半導体素子を結線する配線や配線層間を接続するビア数は増加している。一方、ビアの位置は、回路の機能や特性等により偏りが生じやすい。そのため高密度となり、ビア加工はますます難しくなっている。
【０００４】
これに対し、通常、デュアルダマシン法という製造方法が採用されている。デュアルダマシン法の中でもビアファーストデュアルダマシン法は、接続孔（ビア）と上層配線溝を同時に加工でき、効率的であり、かつ接続孔（ビア）と上層配線が一体化しているため、接続孔（ビア）と上層配線とのコンタクトは十分確保できる長所を有する。ビアファーストデュアルダマシン法は、一般に使用されているプロセスであり、その内容に関しては、従来の手法と同様であるのでは特にこれ以上言及しない。
【０００５】
しかしながら、この方法では、下層配線とは同時に作製できず、製造方法の如何によっては、ビアと下層配線間の密着性低下によるコンタクト不良や高抵抗化という事象が発生する。また、今後、更なる高密度配線や高性能化を達成する為に、高いアスペクト比の微細なビアを高精度に加工する必要があり、加工の難易度が急激に上昇してくる傾向がある。
【０００６】
また、高性能化のために絶縁膜としてLow-k材を使用しようとすると接続孔（ビア）部の形状が、樽形状となることが知られている（例えば、特許文献１）。多用されるスパッタ法などにおいて、接続孔（ビア）部に金属膜を成膜しようとするとき、樽(ボーイング)形状となった側面には十分な金属膜が形成されず、コンタクト不良、場合によっては、ビア部の金属拡散防止膜(バリア層)の欠損を生じて、耐圧の劣化等を引き起こすことになる。
【０００７】
特許文献１では、樽形状（クラウンフェンス）発生の原因が、層間絶縁膜エッチング速度とビア内の反射防止膜エッチング速度の差であるとして、ビア内に埋め込まれた反射防止膜を優先的にエッチングすることにより、クラウンフェンス（樽形状）の発生を抑止している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第４２２４４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、樽形状発生の原因は、エッチング速度差だけではない。
【００１０】
ビアファーストデュアルダマシン法において、接続孔（ビア）部絶縁膜加工後、および、上層配線絶縁膜加工後の２回に渡って、接続孔（ビア）部絶縁膜はアッシング処理にて晒されることになる。この２回のアッシング処理は、接続孔（ビア）部絶縁膜の側面を過剰に削ることになり、絶縁膜の側面形状を樽形状にする原因となる。
【００１１】
特に、高性能化のために絶縁膜に、比誘電率3.0以下のLow-k(低誘電率絶縁膜)を用いた場合には、多孔質で脆弱な膜であり、この傾向が顕著となる。
【００１２】
特許文献１には、アッシング自体を低減する記載はない。
【００１３】
また、特許文献１のように、反射防止膜を優先的にエッチングする処理は、配線形成工程が複雑になる。
【００１４】
本発明は上記課題を解決しようとするものであり、ビアファーストデュアルダマシン法において、樽形状の発生を抑止し、良好なビアコンタクトを形成する配線形成方法を提供することを目的とする。
【００１５】
さらに、ビアファーストデュアルダマシン法において、工程の簡略化と付着異物の低減を図ることのできる配線形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明は、ビアファーストデュアルダマシン法により、上層配線と、下層配線と、ビア配線を形成する半導体装置の配線形成方法であって、前記下層配線が配置された第１配線層を形成するステップと、前記第１配線層の上方に、ビア配線が形成される絶縁層を形成したのち、該絶縁層の上方に、前記上層配線が配置される第２配線層を形成するステップと、前記第２配線層の上方に、ビアパターンのマスクとなるレジストを形成するステップと、前記第２配線層および絶縁層をエッチングして前記絶縁層にビアを形成するステップと、レジスト下層とレジスト上層とを有する多層レジスト層であって、該レジスト下層はビアを充填し、かつ、前記ビア形成の際に残ったレジストと一体化し、該レジスト上層は該レジスト下層の上方に設けられるように、該多層レジスト層を形成するステップと、前記多層レジスト層を加工してレジスト配線パターンを形成するステップと、前記多層レジスト層および前記レジスト残部をエッチングして配線層パターンを形成するステップと、前記配線層パターンに基づき第２配線層をエッチングし、配線溝を形成するステップと、前記第２配線層の上方と前記ビアに充填された多層レジストおよび前記レジスト残部をアッシングするステップと、前記配線溝およびビアに金属配線するステップを備える。
【００１７】
さらに好ましくは、前記絶縁層にＬｏｗ―ｋ(低誘電率絶縁膜)を用いる。
【発明の効果】
【００１８】
従来、接続孔（ビア）部絶縁膜加工後および上層配線絶縁膜加工後の２回に渡って行っていたアッシング処理を１回にすることにより、側面が過剰に削られることもなく、樽形状の発生を抑止し、良好なビアコンタクトを形成することができる。
【００１９】
さらに、工程の簡略化と付着異物の低減を図ることができる。
【図面の簡単な説明】
【００２０】
【図１】プロセスフロー
【図２】ステップ１の詳細図
【図３】ステップ２の詳細図
【図４】ステップ３の詳細図
【図５】ステップ４の詳細図
【図６】ステップ５の詳細図
【図７】ステップ６の詳細図
【図８】ステップ７の詳細図
【図９】ステップ８の詳細図
【図１０】ステップ９の詳細図
【図１１】ステップ１０の詳細図
【発明を実施するための形態】
【００２１】
本発明の実施形態に関して図に基づいて説明する。
【００２２】
図１は本実施形態に係る配線形成方法のプロセスフローである。各構成に対応する符号は図２〜図１１に記載する。
【００２３】
本実施形態において、ビアファーストデュアルダマシン法により、上層配線３４と、下層配線１４と、ビア配線２４を形成する。
【００２４】
まず、基板１１上に、下層配線１４が配置された第１配線層１２を形成する（ステップ１）。
【００２５】
第１配線層１２の上方に、ビア配線２４が形成される絶縁層２１を形成したのち、絶縁層２１の上方に、上層配線３４が配置される第２配線層３１を形成する（ステップ２）。
【００２６】
第２配線層３１の上方に、ビアパターンのマスクとなるレジスト４１を形成する（ステップ３）。
【００２７】
第２配線層３１および絶縁層２１をエッチングして絶縁層２１にビア２２を形成する（ステップ４）。
【００２８】
次に、多層レジスト層５０を形成する（ステップ５）。多層レジスト層５０は、レジスト下層５１とレジスト中層５２とレジスト上層５３とを有する。レジスト下層５１はビア２２を充填し、かつ、ビア形成の際に残ったレジスト（レジスト残部４２）と一体化するように設ける。レジスト上層５３はレジスト下層５１の上方に設ける。
【００２９】
多層レジスト層５０を加工してレジスト配線パターンを形成する（ステップ６）。
【００３０】
多層レジスト５０およびレジスト残部４２をエッチングして配線層パターンを形成する（ステップ７）。
【００３１】
配線層パターンに基づき第２配線層３１をエッチングし、配線溝３２を形成する（ステップ８）。
【００３２】
第２配線層３１の上方とビア２２に充填された多層レジスト５０およびレジスト残部４２をアッシングする（ステップ９）。
【００３３】
配線溝３２およびビア２２に金属配線して上層配線３４とビア配線２４とを形成する（ステップ１０）。
【００３４】
各ステップの詳細を図２〜図１１に基づいて説明する。
【００３５】
図２は、ステップ１の詳細を説明する図である。基板１１上に第１配線層１２を形成し、ダマシン法により下層配線１４を形成する。
【００３６】
図３は、ステップ２の詳細を説明する図である。ビア層２１である絶縁膜は、下層配線（Cu）１４からのCu拡散防止のためのバリア絶縁膜２５を成膜した上に形成される。バリア絶縁膜２５としては、通常ＳｉＮ，ＳｉＣＮ，ＳｉＣといった膜が用いられるが、今回は、プラズマＳｉＣＮ膜を３０ｎｍ成膜した。その後、絶縁層２１として、プラスマＳｉＯＣを１００ｎｍ成膜した。
【００３７】
絶縁層２１膜上には、配線層加工時（Ｓ８）に機能するエッチングストッパ膜２６が成膜され、エッチングストッパ膜２６上には、第２配線層３１が形成される。さらに第２配線層３１上には、ＣＭＰ（chemical mechanical polishing）時に機能するストッパ膜３６を成膜する。
【００３８】
今回は、エッチングストッパ膜２６としてプラズマＳｉＣＮ膜を３０ｎｍ成膜した後、第２配線層３１としてプラスマＳｉＯＣを１００ｎｍ成膜し、ストッパ膜３６としてプラズマSiＯ膜を６０ｎｍ成膜した。
【００３９】
絶縁層２１および第２配線層３１は、ＣＶＤ法（Chemical Vapor Deposition）により連続して成膜される。
【００４０】
図４は、ステップ３の詳細を説明する図である。第２配線層３１の上方にあるストッパ膜３６上に、レジスト４１が形成される。レジスト４１にはＡｒＦレジストが用いられる。
【００４１】
図５は、ステップ４の詳細を説明する図である。リソグラフィー技術を用い、レジスト４１を用いたビアパターン形成を行い、これをマスクとして、ＣＦ４ガスを用いたドライエッチングにて、絶縁層２１および第２配線層３１の絶縁膜を同時に加工する。
【００４２】
このとき、従来技術では、レジスト４１の残部４２をアッシングにより除去するが、本実施形態では、レジスト残部４２をそのまま残すことを特徴とする。
【００４３】
図６は、ステップ５の詳細を説明する図である。多層レジスト層５０は、レジスト下層５１とレジスト中層５２とレジスト上層５３とを有する。レジスト下層５１は、露光面を平坦にする目的があり、スピンコート法による塗布系有機膜により形成される。この有機樹脂材料は、いわゆるビアフィル材といわれる通常の樹脂で十分に使用できる。レジスト中層５２は、レジスト上層５３のパターンを転写する目的があり、これにより、ドライエッチング時にレジスト下層５１とのエッチングの選択比が確保できる。レジスト中層５２は、塗布法またはＣＶＤ法による酸化膜、窒化膜等により形成される。レジスト上層５３は感光性のレジストが用いられる。
【００４４】
レジスト下層５１は、有機樹脂材料を３００ｎｍ成膜して形成する。レジスト中層５２は、塗布系酸化膜を４０ｎｍ成膜して形成する。レジスト上層５３は反射防止膜３０ｎｍを塗布した後に１５０ｎｍ塗布して形成する。
【００４５】
これら成膜方法については、従来技術を用いることができる。
【００４６】
図７は、ステップ６の詳細を説明する図である。多層レジスト法を用いて、ＡｒＦ露光機にて配線パターンを露光し現像して、レジスト配線パターンを形成する。
【００４７】
図８は、ステップ７の詳細を説明する図である。フロン系ガス（ＣＦ４ガス）を用いて、レジスト中層５２をエッチングし、レジスト中層５２をマスクにして、酸素、アンモニア、水素ガスといった、有機膜をエッチング可能であるガスを用いてレジスト下層５１をドライエッチングする。レジスト下層５１のエッチング加工時にレジスト上層５３も消失する。
【００４８】
さらに、本実施形態では、レジスト残部４２がレジスト下層５１のエッチング加工時にエッチングできず形状不良の発生が懸念されたが、レジスト残部４２がレジスト下層５１のエッチング加工時に問題なく加工されることを確認している。これにより配線パターンが形成される。
【００４９】
図９は、ステップ８の詳細を説明する図である。多層レジスト層５０をマスクとして、ＣＦ４ガスを用い第２配線層３１をドライエッチング加工する。これにより、配線溝３２が形成される。
【００５０】
図１０は、ステップ９の詳細を説明する図である。第２配線層３１の上方に残ったレジスト下層５１およびレジスト残部４２をアッシング加工により除去するとともに、ビア２２に充填されたレジスト下層５１をアッシング加工により除去する。
【００５１】
本実施形態においては、本ステップ１回だけアッシングする。これにより、ビア側壁への過剰なエッチングは抑制され、金属膜形成における障害は取り除かれる。
【００５２】
なお、断面ＳＥＭにより、ビア側面の削れ量が従来製法に比較して低減していることを確認している。
【００５３】
図１１は、ステップ１０の詳細を説明する図である。絶縁膜パターン形成後にバリア膜６０、シード膜（図示省略）をスパッタにて形成する。その後、メッキにて金属膜を成膜し、ＣＭＰ研磨技術により、ダマシン配線を形成する。これにより、上層配線３４とビア配線２４が形成される。
【００５４】
本実施形態の効果について説明する。
【００５５】
以上の様に、接続孔（ビア）部絶縁膜加工後および上層配線絶縁膜加工後の２回に渡って行っていたアッシング処理を１回（ステップ９）にすることにより、側面が過剰に削られることもなく、樽形状の発生を抑止できる。
【００５６】
これにより、 接続孔（ビア）部絶縁膜加工部へのスパッタ法による、バリア膜６０、めっき処理に際してのシード膜の被膜特性が向上する。そのことにより、接続孔（ビア）部の密着性の向上が期待できるため、コンタクト不良の低減、コンタクト抵抗の低抵抗化が可能となる。
【００５７】
さらに、接続孔（ビア）部絶縁膜加工後のアッシング、ビアフィル材の充填、平坦化工程の省略ができ、スループットの向上および異物付着工程の省略化により歩留向上が期待できる。
【００５８】
同時にビア寸法の寸法シフトが抑制される。
【００５９】
本発明は上記実施形態に限定されず、本発明の技術思想の範囲内において、適宜変更され得ることは明らかである。使用する材料、装置は、通常のビアファーストデュアルダマシン法に使用できるものであれば、すべて使用でき、特段の制約はない。
【符号の説明】
【００６０】
１１  基板
１２  第１配線層
１４  下層配線（Ｃｕ）
２１  絶縁層（ビア層）
２２  ビア（接続孔）
２４  ビア配線（Ｃｕ）
２５  バリア膜
２６  ストッパ膜
２５  配線接続孔
３１  第２配線層
３２  配線溝
３４  上層配線（Ｃｕ）
３６  ストッパ膜
４１  レジスト
４２  レジスト残部
５０  多層レジスト層
５１  レジスト下層
５２  レジスト中層
５３  レジスト上層
６０  バリア膜
【図１】
2013222721.tif 000003
【図２】
2013222721.tif 000004
【図３】
2013222721.tif 000005
【図４】
2013222721.tif 000006
【図５】
2013222721.tif 000007
【図６】
2013222721.tif 000008
【図７】
2013222721.tif 000009
【図８】
2013222721.tif 000010
【図９】
2013222721.tif 000011
【図１０】
2013222721.tif 000012
【図１１】
2013222721.tif 000013