(57)【要約】      （修正有）【課題】リードフレーム接続を組み込んだパワーオーバレイ（ＰＯＬ）実装構造を提供する。【解決手段】ＰＯＬ構造１０は、誘電体層と、誘電体層に取り付けられ、半導体材料および基板上に形成された複数の接続パッドから成る基板を含む少なくとも１つの半導体デバイス１２と、少なくとも１つの半導体デバイス１２の複数の接続パッドに電気的に結合された金属相互接続構造とを有するＰＯＬサブモジュール１４を含み、金属相互接続構造は、誘電体層を通って形成されたビアを通って延在し、その結果、複数の接続パッドに接続される。ＰＯＬ構造１０はまた、ＰＯＬサブモジュール１４に電気的に結合されたリードフレーム２６を含み、リードフレーム２６は、外部回路構造への相互接続を行うように構成されたリード２８を含む。【選択図】図１
2013042135.tif 000002
【特許請求の範囲】
【請求項１】
パワーオーバレイ（ＰＯＬ）構造（１０）において、
ＰＯＬサブモジュール（１４）であって、
誘電体層（３０）と、
前記誘電体層（３０）に取り付けられ、それぞれが半導体材料から成る基板および前記基板上に形成された複数の接続パッドを含む、少なくとも１つの半導体デバイス（１２）と、
前記少なくとも１つの半導体デバイス（１２）の前記複数の接続パッドに電気的に結合された金属相互接続構造（３８）であって、前記誘電体層（３０）を通って形成されたビア（３６）を通って延在し、その結果、前記複数の接続パッドに接続される、金属相互接続構造（３８）と
を備えるＰＯＬサブモジュール（１４）と、
前記ＰＯＬサブモジュール（１４）に電気的に結合されたリードフレーム（２６）であって、外部回路構造（２７）への相互接続を行うように構成されたリード（２８）を備えるリードフレーム（２６）と
を備えるパワーオーバレイ（ＰＯＬ）構造（１０）。
【請求項２】
第１の表面および第２の表面を有する多層基板（１８）をさらに備え、前記ＰＯＬサブモジュール（１４）が前記多層基板（１８）の前記第１の表面に取り付けられる、請求項１記載のＰＯＬ構造。
【請求項３】
前記ＰＯＬサブモジュール（１４）を前記多層基板（１８）に固着するために前記多層基板（１８）と前記ＰＯＬ構造（１０）との間に配置されたはんだ材料、導電接着剤、または焼結銀のうちの１つをさらに備える、請求項２記載のＰＯＬ構造（１０）。
【請求項４】
前記はんだ材料、前記導電接着剤、または前記焼結銀によって前記多層基板（１８）に取り付けられた受動デバイス（１６）をさらに備える、請求項３記載のＰＯＬ構造（１０）。
【請求項５】
前記リードフレーム（２６）が前記多層基板（１８）の前記第１の表面に取り付けられる、請求項２記載のＰＯＬ構造（１０）。
【請求項６】
前記多層基板（１８）が直接接合銅（ＤＢＣ）基板を備え、前記ＤＢＣ基板の前記第１の表面が前記リードフレーム（２６）を前記ＰＯＬサブモジュール（１４）に電気的に結合するように構成された銅またはアルミニウム板（２２）を備える、請求項５記載のＰＯＬ構造（１０）。
【請求項７】
前記多層基板（１８）の前記第１の表面上に、前記ＰＯＬサブモジュール（１４）の近くに、および前記リードフレーム（２６）の一部分の上に形成された封入（４４）をさらに備える、請求項２記載のＰＯＬ構造（１０）。
【請求項８】
前記多層基板（１８）に取り付けられたキャップ（４６）をさらに備え、前記キャップ（４６）が気密キャップおよび非気密キャップのうちの１つを備え、
前記キャップ（４６）が気密キャップを備える場合は、前記気密キャップが前記多層基板（１８）と共に、周囲の空気から前記ＰＯＬサブモジュール（１４）を気密的に封止する、
請求項２記載のＰＯＬ構造（１０）。
【請求項９】
前記リードフレーム（２６）がＰＯＬサブモジュール（１４）の前記少なくとも１つの半導体デバイス（１２）に直接取り付けられる、請求項１記載のＰＯＬ構造（１０）。
【請求項１０】
前記ＰＯＬサブモジュール（１４）は、ワイヤボンド接続がない、請求項１記載のＰＯＬ構造（１０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の諸実施形態は、一般に、半導体デバイスを実装するための構造及び方法に関し、より具体的には、リードフレーム接続が組み込まれているパワーオーバレイ（ＰＯＬ）実装構造に関する。
【背景技術】
【０００２】
パワー半導体デバイスは、例えばスイッチトモード電源などのパワー電子回路においてスイッチまたは整流器として使用される半導体デバイスである。たいていのパワー半導体デバイスは、整流モードで使用されるのみであり（すなわち、オンかオフのどちらかであり）、したがって、このために最適化される。多くのパワー半導体デバイスは、高圧電力用途で使用され、大量の電流を搬送し、大きな電圧をサポートするように設計される。使用中に、高圧パワー半導体デバイスは、パワーオーバレイ（ＰＯＬ）実装および相互接続システムによって外部回路に接続され、ＰＯＬパッケージはまた、デバイスから発生する熱を除去し、デバイスを外部環境から保護する方法を提供する。
【０００３】
標準的なＰＯＬパッケージ製造工程は、通常、接着剤によって１つまたは複数の半導体デバイスを誘電体層上に配置することから始まる。次いで、金属相互接続（例えば銅相互接続）が、誘電体層上に電気めっきされて、パワー半導体デバイス（１つまたは複数）への直接金属接続を形成する。金属相互接続は、パワー半導体デバイス（１つまたは複数）へのおよびそれからの入力／出力（Ｉ／Ｏ）システムの形成を提供するロープロファイル（例えば、厚さ２００マイクロメートル未満）、プレーナ相互接続構造の形状でよい。
【０００４】
例えばプリント回路基板への第２レベル相互接続をすることなどにより外部回路に接続するために、現在のＰＯＬパッケージは、はんだボールグリッドアレイ（ＢＧＡ）またはランドグリッドアレイ（ＬＧＡ）を使用する。これらのタイプの相互接続のショートスタンドオフ高さ（約５から２０ミル）はロープロファイルを提供するが、そのような接続は、高ストレス状態で初期不良の影響を受けやすい。すなわち、非常に大きな温度サイクル範囲、衝撃、および振動は、これらのはんだ接合部において障害を引き起こす可能性がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第７２６２４４４号明細書
【発明の概要】
【０００６】
したがって、相互接続の信頼性を向上させるために、高ストレス状態での障害に対して抵抗力のある相互接続を有するＰＯＬパッケージを提供することが望ましいであろう。そのようなＰＯＬパッケージが、ＰＯＬパッケージのコストを最小化しながら、そのような信頼性を提供することがさらに望ましいであろう。
【０００７】
本発明の諸実施形態は、ＰＯＬパッケージを外部回路に接続するためのはんだボールグリッドアレイ（ＢＧＡ）またはランドグリッドアレイ（ＬＧＡ）の使用を排除する半導体デバイスパッケージ構造を提供することにより前述の欠点を克服する。様々な高ストレス環境において使用可能な非常に信頼性の高い相互接続構造を提供するために、ＰＯＬパッケージにリードフレーム接続が提供される。
【０００８】
本発明の一態様によれば、パワーオーバレイ（ＰＯＬ）構造は、ＰＯＬサブモジュールを含み、ＰＯＬサブモジュールは、誘電体層と、半導体材料から成る基板および基板上に形成された複数の接続パッドを含む誘電体層に取り付けられた少なくとも１つの半導体デバイスと、少なくとも１つの半導体デバイスの複数の接続パッドに電気的に結合された金属相互接続構造とをさらに含み、金属相互接続構造は、誘電体層を通って形成されたビアを通って延在し、その結果、複数の接続パッドに接続される。ＰＯＬ構造はまた、ＰＯＬサブモジュールに電気的に結合されたリードフレームを含み、リードフレームは、外部回路構造への相互接続を行うように構成されたリードを備える。
【０００９】
本発明の他の態様によれば、パワーオーバレイ（ＰＯＬ）実装構造は、誘電体層を有するＰＯＬサブモジュールと、誘電体層に取り付けられ、半導体材料から成る基板および基板上に形成された複数の接続パッドを含む少なくとも１つの半導体デバイスと、少なくとも１つの半導体デバイスの複数の接続パッドに電気的に結合された第１レベル相互接続構造とを含み、第１レベル接続構造は、誘電体層を通って形成されたビアを通って延在し、その結果、複数の接続パッドに接続される。ＰＯＬ実装構造はまた、ＰＯＬサブモジュールを外部回路構造に電気的に結合する第２レベル接続構造を含み、第２レベル接続構造は、外部回路構造への相互接続を行うように構成されたリードフレームを備える。
【００１０】
本発明のさらに他の態様によれば、パワーオーバレイ（ＰＯＬ）構造を形成する方法は、誘電体層と、誘電体層に取り付けられた少なくとも１つの半導体デバイスと、少なくとも１つの半導体デバイスに電気的に結合するために誘電体層内のビアを通って延在する金属相互接続構造とを含むＰＯＬサブモジュールを提供するステップを含む。本方法はまた、ＰＯＬサブモジュールと外部回路構造との間の相互接続を行うように構成されたリードフレームをＰＯＬサブモジュールに提供するステップを含み、リードフレームは、リードフレームのＰＯＬサブモジュールへの直接取付け、およびリードフレームのＰＯＬサブモジュールとリードフレームとの間に配置された直接接合銅（ＤＢＣ）基板への取付けの１つに基づいて、ＰＯＬサブモジュールに電気的に結合される。本方法は、ＰＯＬ構造に構造的剛性を提供するためにポリマー材料でＰＯＬサブモジュールおよびリードフレームの一部分を封入するステップをさらに含む。
【００１１】
これらおよび他の利点および特徴は、添付の図面に関連して提供される本発明の好ましい実施形態の以下の詳細な説明から、より容易に理解されるであろう。
【００１２】
図面は、本発明を実施するために現在企図される実施形態を例示する。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態によるパワーオーバレイ（ＰＯＬ）構造の概略横断面図である。
【図２】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図３】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図４】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図５】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図６】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図７】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図８】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図９】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図１０】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図１１】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図１２】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図１３】本発明の一実施形態による製造／構築工程の様々な段階中のＰＯＬ構造の概略横断面図である。
【図１４】本発明の他の実施形態によるＰＯＬ構造の概略横断面図である。
【発明を実施するための形態】
【００１４】
本発明の諸実施形態は、リードフレーム接続が組み込まれている半導体デバイスパッケージ、ならびにそのような半導体デバイスパッケージを形成する方法を提供する。半導体デバイスパッケージは、半導体デバイスパッケージを外部回路に取り付けるために、リードフレーム接続が様々な高ストレス環境で使用可能な非常に信頼性の高い相互接続構造を形成するように製造される。
【００１５】
図１を参照すると、本発明の一実施形態によるパワーオーバレイ（ＰＯＬ）実装および相互接続構造１０が示されている。ＰＯＬ構造１０は、様々な実施形態によれば、ダイ、ダイオード、または他のパワー電子デバイスの形でよい、１つまたは複数の半導体デバイス１２を含む。図１に示されているように、２つの半導体デバイス１２がＰＯＬ構造１０において提供されるが、より大きいまたはより小さい数の半導体デバイス１２がＰＯＬ構造１０に含まれてもよいことが理解される。半導体デバイス（１つまたは複数）１２は、以下でさらに詳細に説明されるように、パワー半導体デバイス（１つまたは複数）１２への直接金属接続を形成するＰＯＬサブモジュール１４の中に実装され、この接続は、例えば、パワー半導体デバイス（１つまたは複数）１２への、およびそれからの入力／出力（Ｉ／Ｏ）システムの形成を提供する低プロファイル、プレーナ相互接続構造の形である。本発明の一実施形態によれば、抵抗、キャパシタ、またはインダクタなどの受動デバイス／部品１６も、ＰＯＬ構造１０に含まれる。
【００１６】
図１に示されているように、ＰＯＬ構造１０はまた、ＰＯＬサブモジュール１４および受動デバイス１６が取り付けられる直接接合銅（ＤＢＣ）基板１８または他の同様の基板を含む。ＤＢＣ構造１８は、銅のシート２２、２４が高温接合工程によって両面に接合されているセラミックタイル（例えば、アルミナ）２０から成る。本発明の諸実施形態によれば、例えば、基板１８がアルミナまたは窒化アルミニウムおよび窒化ケイ素などから成るかどうかに基づいて様々なろう付けおよび直接接合技術が利用されてよい。次いで、ＤＢＣ１８の両面が、通常、ファイアリング後にエッチングされる。ＤＢＣ基板１８の裏面上の最下銅層２４は、ＰＯＬ構造１０からの効率のよい熱移動を提供するために十分にまたは部分的に露出されたままにされる。「ＤＢＣ基板」と上記および以下で呼ばれるが、金属層として銅の代わりにアルミニウムが使用されることが可能であり、したがって、そのような実施形態は本発明の範囲内にあるとみなされることが理解される。したがって、以下での用語「ＤＢＣ基板」の使用は、任意の適切な金属材料２２、２４（銅またはアルミニウムなど）のシートが両面に接合されたセラミックタイル（例えば、アルミナ）２０を含む基板１８を包含するものとする。
【００１７】
図１にさらに示されているように、ＤＢＣ基板１８は、それに取り付けられているリードフレーム２６を含む。本発明の諸実施形態によれば、リードフレーム２６は、ＰＯＬサブモジュール１４をそこに配置する前に、はんだ付け、ろう付け、溶接、または他の同様の方法などの高温接合工程などによって、ＤＢＣ基板１８に予め取り付けられているが、本発明の他の実施形態によれば、リードフレーム２６は（使用されるはんだ付け材料に応じて）前にではなく後で取り付けられてもよいことが理解される。ＤＢＣ基板１８への取り付け後に、リードフレーム２６は、ＰＯＬ構造１０のプリント回路基板（ＰＣＢ）２７などの外部回路への表面実装を可能にするように引き続いて切断され形成される。リードフレーム２６は、ＰＯＬ構造１０をＰＣＢに電気的に結合するためにＰＣＢに取り付けられる／添付されるように構成されたいくつかのリード２８を含むように形成される。リードフレーム２６は、温度サイクル範囲、衝撃、および振動を受ける自動車環境などの高ストレス状態での障害に対して抵抗力のある非常に信頼性の高い相互接続構造を提供する。ポリマーアンダーフィルまたは封入またはオーバモールド２９が、ＰＯＬサブモジュール１４の上面、およびＤＢＣ基板１８に接続されたリードフレーム２６の領域を封入し、ＰＯＬ構造１０内のすき間を埋めるＰＯＬ構造１０上に提供され、その結果、ＰＯＬ構造１０に追加の構造保全性を提供する。一実施形態によれば、封入２９はまた、ＤＢＣ基板１８の裏面の少なくともに一部分に適用される。
【００１８】
ＰＯＬ構造１０は、図１では、リードフレーム２６が取り付けられているＤＢＣ基板１８を含むように示されているが、ＤＢＣ基板１８を含まない本発明の追加の実施形態が予想されることが理解される。すなわち、本発明の追加の実施形態によれば、ＰＯＬサブモジュール１４に直接取り付けられたリードフレーム２６が提供され、ＰＯＬサブモジュール１４は、リードフレーム２６に取り付けられるとすぐオーバモールドされる、または封入される。したがって、リードフレーム２６は、ＰＯＬサブモジュール１４のルーティングおよび組み込みを可能にするように適切に設計される。
【００１９】
次に、図２〜１２を参照すると、本発明の一実施形態による、図１のＰＯＬ構造１０を製造する技法のための工程段階の詳細な図が提供されている。最初に図２〜９に示されているように、ＰＯＬサブモジュール１４を構築するための工程段階が提供される。図２を参照すると、ＰＯＬサブモジュール１４の構築工程は、誘電体層３０をフレーム構造３２上に配置し取り付けることから始まる。誘電体層３０は、薄層またはフィルムの形状であり、ＰＯＬサブモジュール１４の構築工程中に安定性を提供するためにフレーム構造３２上に配置される。本発明の諸実施形態によれば、誘電体層３０は、Ｋａｐｔｏｎ（登録商標）、Ｕｌｔｅｍ（登録商標）、ポリテトラフルオロエチレン（ＰＴＦＥ）、Ｕｐｉｌｅｘ（登録商標）、ポリスルフォン材料（例えば、Ｕｄｅｌ（登録商標）、Ｒａｄｅｌ（登録商標））、または液晶ポリマー（ＬＣＰ）もしくはポリイミド材料などの他のポリマーフィルムなどの複数の誘電体材料のうちの１つから形成されてよい。
【００２０】
図３に示されているように、誘電体層３０をフレーム構造３２に固着するとすぐ、接着層３４が誘電体層３０上に析出される。次いで、図４に示されているように、接着層３４および誘電体薄層３０を通って複数のビア３６が形成される。本発明の諸実施形態によれば、ビア３６は、レーザアブレーションもしくはレーザドリリング工程、プラズマエッチング、フォトデフィニション、または機械穿孔工程によって形成されてよい。技法の次のステップでは、図５に例示されているように、１つまたは複数の半導体デバイス１２が接着層３４によって誘電体層３０に固着される。半導体デバイス１２を誘電体層３０に固着するために、半導体デバイス１２が接着層３４上に配置され、次いで、接着層３４は硬化されて半導体デバイス１２を誘電体層３０上に固着する。
【００２１】
図４では、接着層３４および誘電体薄層３０を通してのビア３６の形成が、半導体デバイス１２の接着層３４上への配置の前に実行されるように示されているが、半導体デバイス１２の配置は、ビア形成の前に行われてもよいことが理解される。すなわち、ビアのサイズによって課された制約に応じて、半導体デバイス１２は最初に接着層３４および誘電体層３０上に配置されてもよく、それに続いて、ビア３６が、半導体デバイス１２上に形成された複数の金属化回路および／または接続パッド（図示せず）に対応する位置に形成される。さらに、前または後に穿孔されたビアの組み合わせが必要に応じて利用されてもよい。
【００２２】
次に、図６および７を参照すると、半導体デバイス１２を誘電体層３０上に固着し、ビア３６を形成した後にすぐ、ビア３６は、（反応性イオンエッチング（ＲＩＥ）デスート（ｄｅｓｏｏｔ）工程などによって）洗浄され、それに続いて金属化され、相互接続３８を形成する。金属相互接続３８は、通常、スパッタリングおよび電気めっきの利用の組合せによって形成されるが、金属析出の他の無電解法が使用されてもよいことが理解される。例えば、チタン接着層および銅シード層が、最初にスパッタリング工程によって付着され、その後に所望の層に銅の厚さを増大させる電気めっき工程によって付着されてもよい。次いで、それに続いて、付着された金属材料が、所望の形状を有し、誘電体層３０および接着層３４を通して形成された垂直フィードスルーとしての機能する金属相互接続３８（すなわち、第１レベル相互接続）にパターン化される。図６に示されているように、一実施形態によれば、金属相互接続３８は、半導体デバイス１２上の回路／接続パッドへの直接金属および電気接続を形成し、２つの半導体デバイス１２を電気的に接続する。金属相互接続３８は、ビア／穴３６を通って半導体デバイス１２の回路および／または接続パッドから延在し、誘電体層３０の上面全体にわたって延在する。図８に示されているように、はんだマスク層４０が、その銅シムのための保護コーティングを提供するためにパターン化された金属相互接続３８に付着される。しかし、本発明の他の実施形態によれば、はんだマスク層４０は、付着される必要がないことが理解される。すなわち、はんだマスク層４０は、ＰＯＬサブモジュール１４のその表面を引き続いてはんだ付けするまたは開いたままにしておくプランがある場合に必要なだけである。さらに、層４０は、次いで封入されてもよいＮｉもしくはＮｉ／Ａｕまたは裸銅など、はんだ以外の何らかの材料から成ってもよい。
【００２３】
ＰＯＬサブモジュール１４の構築を完了すると、図９に例示されているように、ＰＯＬサブモジュール１４は単一化され、フレーム構造３２から除去される。このようにして、半導体デバイス１２と、金属垂直フィードスルーおよび上面相互接続として機能する金属相互接続３８とを含む完成されたＰＯＬサブモジュール１４が提供される。ＰＯＬサブモジュール１４は、部品またはマルチチップモジュールとして扱われる。一実施形態によれば、銅シムはまたＰＯＬサブモジュール１４内に提供され、電気ショートとして使用されてもよい。銅シムは、半導体ダイ１２のように使用されるが、銅または同様の材料で作成される。アルミナまたは窒化アルミニウムのようなセラミックはまた、機械サポートを提供する、または熱導管として機能するために使用されてもよい。
【００２４】
次に、図１０を参照すると、ＰＯＬ構造１０を製造する技法は、続いて、本発明の一実施形態によって、ＰＯＬサブモジュール１４および半導体デバイス１２を直接接合銅（ＤＢＣ）基板１８に取り付ける。図１０に示されているように、ＰＯＬサブモジュール１４は、はんだ材料４２によってＤＢＣ基板１８に取り付けられ、その結果、ＰＯＬサブモジュール１４をＤＢＣ基板１８に相互に固着する。一実施形態によれば、抵抗、キャパシタ、またはインダクタなどの受動デバイス／部品１６も、ＤＢＣ基板１８にはんだ付けされる。
【００２５】
図１０にさらに示されているように、ＤＢＣ基板１８は、それに取り付けられたリードフレーム２６を含む。リードフレーム２６は、ＰＯＬサブモジュール１４（および受動デバイス１６）を取り付ける前にＤＢＣ基板１８に予め取り付けられてもよく、または、後で、すなわちＰＯＬサブモジュール１４をＤＢＣ基板１８に取り付けた後に、取り付けられてもよい。本発明の諸実施形態によれば、リードフレーム２６は、はんだ付け、ろう付け、溶接、または他の適切な方法などの高温接合工程によってＤＢＣ基板１８に予め取り付けられる。ポリマーアンダーフィルまたは封入４４（例えば、エポキシ）は、ＰＯＬサブモジュール１４と、ＤＢＣ基板１８に接続されたリードフレーム２６の一部分とを封入するＰＯＬ構造１０上に提供される。図１１に示されているように、ポリマーアンダーフィル／封入４４はまた、ＰＯＬ構造１０内のすき間を埋め、その結果、ＰＯＬ構造１０に追加の構造保全性を提供する。一実施形態によれば、封入４４はまた、セラミックタイル２０上のＤＢＣ基板１８の裏面の少なくとも一部分に適用される。
【００２６】
図１２に示されているように、エポキシ４４でＰＯＬサブモジュール１４を封入するとすぐ、リードフレーム２６がＰＯＬ構造１０をＰＣＢ（図示せず）などの外部回路に表面実装することを可能にするように引き続いて切断され形成される。リードフレーム２６は、ＰＯＬ構造１０をＰＣＢに電気的に結合するためにＰＣＢに取り付けられ／付けられるように構成されたいくつかのリード２８を含むように切断され／形成され、その結果、リードフレーム２６は、ＰＯＬ構造１０のための第２レベル相互接続を形成する。図１２に見られるように、リードフレーム２６は、最上銅層２２によってＰＯＬサブモジュール１４に電気的に結合され、その結果、ＰＯＬサブモジュール１４とＰＣＢとの間の相互接続が行われることが可能になる。有益なことには、リードフレーム２６は、高ストレス状態での障害に対して抵抗力のある非常に信頼性の高い相互接続構造を提供する。
【００２７】
次に、図１３を参照すると、本発明の一実施形態によれば、ＰＯＬ構造１０を製造する工程は、続いて、ＰＯＬ構造１０のＰＯＬサブモジュール１４の近くにキャップ４６を配置し固着する。具体的には、キャップ４６がＤＢＣ基板の近くに形成され、それに固着され、次いで、封止する前にポリマーで充填されてもされなくてもよい。本発明の諸実施形態によれば、キャップ４６は、気密キャップの形でも、非気密キャップの形でもよい。キャップ４６が気密キャップである場合は、ＤＢＣ基板１８は、それ自体、そこにセラミックタイル２０を含むことに基づいて気密構造であり、気密キャップ４６は、ＤＢＣ基板１８と結合して外部環境からＰＯＬサブモジュール１４を気密的に封じする。そのような気密封じは、温度サイクル範囲、衝撃、および振動を受ける自動車環境などの高ストレス環境および状態において有益である。他の実施形態では、キャップ４６は、ＤＢＣ基板１８に取り付けられ、モールドの使用を回避するためにポリマーで充填された非気密プラスチックエンクロージャでもよい。キャップ／蓋４６は、ポリマーがそこを通して加えられ、次いで封じされることが可能である充填穴を有してよい。
【００２８】
有益なことには、図２〜１３に例示されている工程段階によって形成されたＰＯＬ構造１０は、すべての接続が（接続がＰＯＬ銅面に持ってこられる従来技術に比べて）ＤＢＣ基板面に持ってこられ、リードフレーム２６がＤＢＣ基板１８に取り付けられるように構成され、それによってＰＯＬ構造１０の信頼性を向上させる。ＰＯＬ構造１０はまた、ＰＯＬサブモジュール１４の外部に受動部品１６を取り付けることを可能にし、標準的な受動部品およびより小さいＰＯＬサブモジュール１４の使用を可能にする。
【００２９】
次に、図１４を参照すると、本発明のための実施形態によるＰＯＬ構造５０が示されている。図１３に示されているように、ＰＯＬサブモジュール５４に直接取り付けられたリードフレーム５２が提供され、それらの間に中間ＤＢＣ基板が存在しない。ＰＯＬサブモジュール５４は、例えば、半導体デバイス５８（および、必要とされる場合は、垂直電気または熱相互接続のためのシム５８）が接着層６０によって固着された誘電体層５６を含むので、図９に示されているＰＯＬサブモジュール１４に類似している。ビア６２は、半導体デバイス／シム５８上に誘電体層５６を通して下に接続パッド（図示せず）まで形成され、所望の形を有する相互接続６４および最上面相互接続を形成するために引き続いて金属化される。
【００３０】
図１４に示されているＰＯＬ構造５０の実施形態によれば、リードフレーム５２がはんだ材料６６などによって半導体デバイス５８の裏面に直接取り付けられ、リードフレーム５２は、そこにＰＯＬサブモジュール５４をルーティングし、組み込むことを可能にするように構成される。リードフレーム５２を半導体デバイス５８にはんだ付けした後に、ＰＯＬサブモジュール５４およびリードフレーム５２の一部分を封入するポリマーアンダーフィル、オーバモールド、または封入６８がＰＯＬ構造５０上に提供される。ポリマーアンダーフィル／封入６８はまた、ＰＯＬ構造５０内のいかなるすき間をも埋め、したがって、ＰＯＬ構造５０に追加の構造保全性を提供する。代替として、ＰＯＬ構造５０の下のすき間を埋める材料６８は、構造の回りのオーバモールド／封入６８と違ってもよい。
【００３１】
したがって、本発明の一実施形態によれば、パワーオーバレイ（ＰＯＬ）構造は、ＰＯＬサブモジュールを含み、ＰＯＬサブモジュールは、誘電体層と、半導体材料および基板上に形成された複数の接続パッドから成る基板を含む誘電体層に取り付けられた少なくとも１つの半導体デバイスと、少なくとも１つの半導体デバイスの複数の接続パッドに電気的に結合された金属相互接続構造とをさらに含み、金属相互接続構造は、誘電体層を通って形成されたビアを通って延在し、その結果、複数の接続パッドに接続される。ＰＯＬ構造はまた、ＰＯＬサブモジュールに電気的に結合されたリードフレームを含み、リードフレームは、外部回路構造への相互接続を行うように構成されたリードを備える。
【００３２】
本発明の他の実施形態によれば、パワーオーバレイ（ＰＯＬ）実装構造は、誘電体層を有するＰＯＬサブモジュールと、誘電体層に取り付けられ、半導体材料および基板上に形成された複数の接続パッドから成る基板を含む少なくとも１つの半導体デバイスと、少なくとも１つの半導体デバイスの複数の接続パッドに電気的に結合された第１レベル相互接続構造とを含み、第１レベル相互接続構造は、誘電体層を通って形成されたビアを通って延在し、その結果、複数の接続パッドに接続される。ＰＯＬ実装構造はまた、ＰＯＬサブモジュールを外部回路構造に電気的に結合するために第２レベル相互接続構造を含み、第２レベル相互接続構造は、外部回路構造への相互接続を行うように構成されたリードフレームを備える。
【００３３】
本発明のさらに他の実施形態によれば、パワーオーバレイ（ＰＯＬ）構造を形成する方法は、誘電体層と、誘電体層に取り付けられた少なくとも１つの半導体デバイスと、少なくとも１つの半導体デバイスに電気的に接続するために誘電体層内のビアを通って延在する金属相互接続構造とを含むＰＯＬサブモジュールを提供するステップを含む。本方法はまた、ＰＯＬサブモジュールと外部回路構造との間の相互接続を行うように構成されたリードフレームをＰＯＬサブモジュールに提供するステップを含み、リードフレームは、リードフレームのＰＯＬサブモジュールへの直接取り付けおよびリードフレームのＰＯＬサブモジュールとリードフレームとの間に配置された直接接合銅（ＤＢＣ）基板への取り付けのうちの１つに基づいてＰＯＬサブモジュールに電気的に結合される。本方法は、ＰＯＬ構造に構造保全性を提供するためにＰＯＬサブモジュールおよびリードフレームの一部分をポリマー材料で封入するステップをさらに含む。
【００３４】
本発明は、限られた数の実施形態のみに関連して詳細に説明されてきたが、本発明はそのような開示された実施形態に限定されないことが容易に理解されるはずである。むしろ、本発明は、これまで説明されなかったが本発明の趣旨および範囲に対応する任意の数の変形形態、改変形態、代替形態、または同等の構成形態を組み込むために修正されてもよい。さらに、本発明の様々な実施形態が説明されてきたが、本発明の諸態様は、説明された諸実施形態の一部を含むのみでよいことが理解されるべきである。したがって、本発明は、前述の説明によって限定されるとみなされるべきではなく、添付の特許請求の範囲の範囲によってのみ限定される。
【符号の説明】
【００３５】
１０  パワーオーバレイ（ＰＯＬ）構造
１２  半導体デバイス
１４  ＰＯＬサブモジュール
１６  受動デバイス
１８  直接接合銅（ＤＢＣ）基板
２０  セラミックタイル
２２  銅のシート
２４  銅のシート
２６  リードフレーム
２７  プリント回路基板（ＰＣＢ）
２８  リード
２９  ポリマーアンダーフィルまたは封入またはオーバモールド
３０  誘電体層、誘電体薄層
３２  フレーム構造
３４  接着層
３６  ビア
３８  相互接続
４０  はんだマスク層
４２  はんだ材料
４４  封入
４６  キャップ
５０  ＰＯＬ構造
５２  リードフレーム
５４  ＰＯＬサブモジュール
５６  誘電体層
５８  半導体デバイス
６０  接着層
６２  ビア
６４  相互接続
６６  はんだ材料
６８  封入
【図１】
2013042135.tif 000003
【図２】
2013042135.tif 000004
【図３】
2013042135.tif 000005
【図４】
2013042135.tif 000006
【図５】
2013042135.tif 000007
【図６】
2013042135.tif 000008
【図７】
2013042135.tif 000009
【図８】
2013042135.tif 000010
【図９】
2013042135.tif 000011
【図１０】
2013042135.tif 000012
【図１１】
2013042135.tif 000013
【図１２】
2013042135.tif 000014
【図１３】
2013042135.tif 000015
【図１４】
2013042135.tif 000016
【外国語明細書】
2013042135000001.pdf