(57)【要約】【課題】瞳分割型位相差検出方式による位相差検出に際して、位相差検出精度を高い状態に維持した上で、高速ＡＦ動作を実現可能な固体撮像装置及び当該固体撮像装置を撮像部（画像取込部）として有する電子機器を提供する。【解決手段】光電変換部の受光面上に形成され、当該受光面の一部を遮光する遮光膜を有し、受光光束を瞳分割して光電変換し、位相差検出信号を得る焦点検出用画素を備える固体撮像装置において、前記光電変換部から信号電荷を読み出す読出しゲート部のゲート電極を避けて遮光膜を形成するようにする。【選択図】  図４
2013145779.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部の受光面上に形成され、当該受光面の一部を遮光する遮光膜を有し、受光光束を瞳分割して光電変換し、位相差検出信号を得る焦点検出用画素を備え、
前記遮光膜は、前記光電変換部から信号電荷を読み出す読出しゲート部のゲート電極を避けて形成されている固体撮像装置。
【請求項２】
撮像信号を得るための撮像用画素が配置されて成る画素アレイ部を有し、
前記画素アレイ部内に前記撮像用画素と前記焦点検出用画素とが混在して設けられている請求項１に記載の固体撮像装置。
【請求項３】
前記遮光膜は、前記焦点検出用画素の受光面側に積層された複数の膜のうちの最下層の膜である請求項１に記載の固体撮像装置。
【請求項４】
前記光電変換部の受光面上の前記遮光膜の側面と前記ゲート電極の側面との間のギャップが、前記遮光膜よりも上の階層に属する配線によって覆われている請求項３に記載の固体撮像装置。
【請求項５】
前記遮光膜は、接地電位または電源電位が印加されている請求項１に記載の固体撮像装置。
【請求項６】
前記焦点検出用画素は複数存在し、
これら複数の焦点検出用画素から出力される位相差検出信号を用いて焦点のずれ方向及びずれ量を検出する請求項１に記載の固体撮像装置。
【請求項７】
光電変換部の受光面上に形成され、当該受光面の一部を遮光する遮光膜を有し、受光光束を瞳分割して光電変換し、位相差検出信号を得る焦点検出用画素を備える固体撮像装置と、
前記焦点検出用画素から出力される位相差検出信号に基づいて焦点調節が可能なフォーカス機構と
を具備し、
前記遮光膜は、前記光電変換部から信号電荷を読み出す読出しゲート部のゲート電極を避けて形成されている電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置及び電子機器に関する。
【背景技術】
【０００２】
撮像装置において、自動的に焦点（ピント）が合った状態、即ち、自動的に合焦状態にするオートフォーカス（Auto Focus：ＡＦ）方式には、大別すると、コントラスト検出方式と位相差検出方式とがある。位相差検出方式は、コントラスト検出方式に比べて高速ＡＦ動作が可能である点で優れている。この位相差検出方式として、瞳分割型位相差検出方式が一般に知られている。
【０００３】
瞳分割型位相差検出方式は、撮像用画素とは別に設けられる焦点検出用画素を用いて、焦点のずれ方向及びずれ量を表わす位相差検出信号を得る、という方式である。この瞳分割型位相差検出方式で用いる焦点検出用画素の一例として、撮像レンズの射出瞳の領域からの光束を瞳分割して、光電変換部の上で選択的に受光する画素構造のものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−９９８１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の従来例に係る焦点検出用画素の画素構造にあっては、位相差検出精度を高めるために、即ち、撮像レンズの射出瞳の領域からの光束を精度よく瞳分割するために、遮光部材を光電変換部の直上に設けるようにしている。この画素構造において、遮光部材は、光電変換部から信号電荷を読み出す読出しゲート部のゲート電極を覆うように形成されている。
【０００６】
しかしながら、遮光部材がゲート電極を覆う形で設けられていることで、遮光部材とゲート電極との間に容量が形成されるため、ゲート電極の容量（ゲート電極に付く容量）の増加は避けられない。このゲート電極の容量は、焦点検出用画素の信号電荷の読出し速度に悪影響を及ぼす、具体的には、読出し速度を遅くするような影響を及ぼす。その結果、位相差検出速度が遅くなるため、位相差検出方式の長所とされる高速ＡＦ動作が損なわれる可能性がある。
【０００７】
そこで、本開示は、瞳分割型位相差検出方式による位相差検出に際して、位相差検出精度を高い状態に維持した上で、高速ＡＦ動作を実現可能な固体撮像装置及び当該固体撮像装置を撮像部（画像取込部）として有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するための、本開示の固体撮像装置は、
光電変換部の受光面上に形成され、当該受光面の一部を遮光する遮光膜を有し、受光光束を瞳分割して光電変換し、位相差検出信号を得る焦点検出用画素を備え、
前記遮光膜は、前記光電変換部から信号電荷を読み出す読出しゲート部のゲート電極を避けて形成された
構成となっている。
【０００９】
本開示の固体撮像装置は、オートフォーカス方式、特に、瞳分割型位相差検出方式を採用する、デジタルスチルカメラやビデオカメラ、携帯電話機等の撮像機能を有する携帯情報端末などの電子機器において、その撮像部（画像取込部）として用いて好適な固体撮像装置である。
【００１０】
光電変換部の受光面上に遮光膜が形成されることで、光電変換部に対する入射光束の遮光を確実に行うことができるため位相差検出精度を高い状態で維持できる。その際、遮光膜が読出しゲート部のゲート電極を避けて形成されることで、ゲート電極の上面と遮光膜の上面との間に容量が形成されるのを回避できる。これにより、遮光膜が光電変換部の受光面上に形成されてもゲート電極の容量が増加することがないため、遮光膜がゲート電極を覆う画素構造に比べて、光電変換部からの信号電荷の読出し速度、ひいては、位相差検出速度を向上できる。
【発明の効果】
【００１１】
本開示によれば、遮光膜を光電変換部の受光面上に形成してもゲート電極の容量が増加しないため、遮光膜がゲート電極を覆う画素構造に比べて位相差検出速度を向上できる。これにより、位相差検出精度を高い状態に維持した上で、位相差検出方式の長所である高速ＡＦ動作を実現できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本開示の技術が適用されるＣＭＯＳイメージセンサのシステム構成の概略を示すシステム構成図である。
【図２】図２は、単位画素の回路構成の一例を示す回路図である。
【図３】図３は、画素アレイ部における焦点検出用画素の配置例を模式的に示した概略平面図である。
【図４】図４は、焦点検出用画素の画素構成を示す図であり、（Ａ）は焦点検出用画素の概略平面図であり、（Ｂ）は図（Ａ）のＸ−Ｘ´線に沿った矢視断面図である。
【図５】図５は、遮光膜がゲート電極を覆う従来例に係る画素構造（Ａ）と、遮光膜がゲート電極を覆わない実施形態に係る画素構造（Ｂ）とを比較するための断面図である。
【図６】図６は、１対の焦点検出用画素における遮光膜による遮光パターン例１を示す概略平面図である。
【図７】図７は、１対の焦点検出用画素における遮光膜による遮光パターン例２を示す概略平面図である。
【図８】図８は、遮光膜とゲート電極との間のギャップ対策が施された画素構造１を示す概略平面図である。
【図９】図９は、遮光膜とゲート電極との間のギャップ対策が施された画素構造２を示す概略平面図である。
【図１０】図１０は、本開示の電子機器である撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の固体撮像装置及び電子機器、全般に関する説明
２．実施形態
２−１．システム構成
２−２．単位画素の回路構成
２−３．焦点検出用画素の配置例
２−４．焦点検出用画素の画素構成
２−５．実施例１
２−６．実施例２
３．電子機器（撮像装置）
４．本開示の構成
【００１４】
＜１．本開示の固体撮像装置及び電子機器、全般に関する説明＞
本開示の固体撮像装置は、オートフォーカス（Auto Focus：ＡＦ）方式、特に、瞳分割型位相差検出方式を採用する撮像装置などの電子機器に、その撮像部（画像取込部）として用いることができる。瞳分割型位相差検出方式を採用する撮像装置としては、デジタルスチルカメラやビデオカメラなどを例示することができる。
【００１５】
また、本開示の電子機器としては、デジタルスチルカメラやビデオカメラなどの撮像装置の他、携帯電話機などの撮像機能を有する携帯端末装置などを例示することができる。また、本開示の技術は、デジタルスチルカメラやビデオカメラなどの撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置の他、撮像部（画像取込部）に固体撮像装置を用いる、瞳分割型位相差検出方式を採用する電子機器全般に対して適用可能である。
【００１６】
瞳分割型位相差検出を実現するために、本開示の固体撮像装置は、受光光束を瞳分割して光電変換し、位相差検出信号を得るための焦点検出用画素を備える。ここで、位相差検出信号は、焦点のずれ方向（デフォーカス方向）及びずれ量（デフォーカス量）を表わす信号、即ち、焦点検出信号である。
【００１７】
瞳分割型位相差検出を実現するに当たっては、複数の焦点検出用画素、例えば、２つの焦点検出用画素を対で用いるようにするのが好ましい。複数の焦点検出用画素、例えば、１対の焦点検出用画素から出力される位相差検出信号を用いることで、焦点のずれ方向及びずれ量を検出することができる。
【００１８】
焦点検出用画素は、撮像信号を得るための撮像用画素とは別に設けられる、好ましくは、撮像用画素が行列状に２次元配置されて成る画素アレイ部内に撮像用画素と混在した形で設けられるのが望ましい。焦点検出用画素を画素アレイ部内に設けるに当たっては、例えば、２つの焦点検出用画素を対で、画素アレイ部の行方向において適当な間隔で設けるようにしてもよいし、列方向において適当な間隔で設けるようにしてもよい。
【００１９】
ここで、「行方向」とは、撮像用画素が行列状に２次元配置されて成る画素アレイ部において、画素行に沿った方向、即ち、画素行の画素の配列方向をいう。また、「列方向」とは、画素列に沿った方向、即ち、画素列の画素の配列方向をいう。尚、行方向や列方向に限らず、斜め方向において、例えば２つの焦点検出用画素を対で設けるようにすることもできる。
【００２０】
本開示の固体撮像装置において、焦点検出用画素は、光電変換部の受光面上に形成され、当該受光面の一部を遮光する遮光膜を有する。光電変換部の受光面上に遮光膜が形成されることで、光電変換部に対する入射光束の遮光を確実に行うことができるため、位相差検出精度を高い状態に維持できる。
【００２１】
遮光膜としては、好ましくは、焦点検出用画素の受光面側に積層された複数の膜のうちの最下層の膜を用いるのが望ましい。遮光膜が最下層の膜であることで、光電変換部に対する入射光束の遮光をより確実に行うことができることになる。また、遮光膜の材料として、タングステン（Ｗ）やチタン（Ｔｉ）などの材料を例示することができる。但し、遮光膜の材料としては、これらの材料に限られるものではなく、入射光束を瞳分割できる遮光材料であればよい。
【００２２】
本開示の固体撮像装置は、光電変換部の受光面上に形成され、当該受光面の一部を遮光する遮光膜が、光電変換部から信号電荷を読み出す読出しゲート部のゲート電極を避けて形成されていることを特徴とする。このように、遮光膜が読出しゲート部のゲート電極を避けて形成されることで、ゲート電極の上面と遮光膜の上面との間に容量が形成されるのを回避できる。
【００２３】
これにより、位相差検出精度を高い状態に維持すべく、遮光膜が光電変換部の受光面上に形成されてもゲート電極の容量が増加することはない。その結果、遮光膜がゲート電極を覆う画素構造に比べて、光電変換部からの信号電荷の読出し速度、ひいては、位相差検出速度を向上できる。
【００２４】
遮光膜がゲート電極を覆った状態で形成されないことで、光電変換部の受光面上の遮光膜の側面とゲート電極の側面との間にギャップが生じる場合がある。このギャップについては、好ましくは、遮光膜よりも上の階層に属する配線によって覆うようにするのが望ましい。遮光膜の側面とゲート電極の側面との間のギャップを、遮光膜よりも上の階層に属する配線によって覆うことで、光電変換部に対する入射光束の遮光をより確実に行うことができることになる。
【００２５】
また、光電変換部の受光面の電位の安定化を図るという観点からすると、受光面上に形成される遮光膜については、接地（グランド）電位または電源電位を印加するようにするのが好ましい。
【００２６】
＜２．実施形態＞
本開示の実施形態に係る焦点検出用画素の画素構造について説明する前に、本開示の技術が適用される固体撮像装置、例えば、増幅型固体撮像装置の一種であるＣＭＯＳイメージセンサの構成について説明する。
【００２７】
［２−１．システム構成］
図１は、ＣＭＯＳイメージセンサのシステム構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作製された固体撮像装置である。
【００２８】
本適用例に係るＣＭＯＳイメージセンサ１０は、半導体基板（以下、「チップ」と記述する場合もある）１１上に形成された画素アレイ部１２と、当該画素アレイ部１２と同じチップ１１上に集積された周辺回路部とを有する構成となっている。本例では、周辺回路部として、例えば、行走査部１３、カラム処理部１４、列走査部１５、及び、システム制御部１６が設けられている。
【００２９】
画素アレイ部１２には、入射光の光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換部を有する単位画素（以下、単に「画素」と記述する場合もある）が行列状に２次元配置されている。ここで言う「単位画素」とは、撮像信号を得るための撮像用画素である。単位画素（撮像用画素）の具体的な回路構成については後述する。
【００３０】
画素アレイ部１２にはさらに、行列状の画素配列に対して画素行ごとに画素駆動線１７が行方向（画素行の画素の配列方向）に沿って配線され、画素列ごとに垂直信号線１８が列方向（画素列の画素の配列方向）に沿って配線されている。画素駆動線１７は、行走査部１３から行単位で出力される、画素を駆動するための駆動信号を伝送する。図１では、画素駆動線１７について１本の配線として示しているが、１本に限られるものではない。画素駆動線１７の一端は、行走査部１３の各行に対応した出力端に接続されている。
【００３１】
行走査部１３は、シフトレジスタやアドレスデコーダ等によって構成され、画素アレイ部１２の各画素を、例えば行単位で駆動する画素駆動部である。この行走査部１３はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
【００３２】
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１２の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
【００３３】
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不要な電荷が掃き出されることで、当該光電変換素子がリセットされる。そして、この掃出し走査系による不要電荷の掃き出し（リセット）により、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００３４】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。
【００３５】
行走査部１３によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１８の各々を通してカラム処理部１４に供給される。カラム処理部１４は、画素アレイ部１２の画素列ごとに、選択行の各画素から垂直信号線１８を通して出力される信号に対して所定の信号処理を施すとともに、信号処理後の画素信号を一時的に保持する。
【００３６】
具体的には、カラム処理部１４は、単位画素の信号を受けて当該信号に対して、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング）によるノイズ除去や、信号増幅や、ＡＤ（アナログ−デジタル）変換等の信号処理を行う。ノイズ除去処理により、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、ここで例示した信号処理は一例に過ぎず、信号処理としてはこれらに限られるものではない。
【００３７】
列走査部１５は、シフトレジスタやアドレスデコーダ等によって構成され、カラム処理部１４の画素列に対応する単位回路を順番に選択する。この列走査部１５による選択走査により、カラム処理部１４で信号処理された画素信号が順番に水平バス１９に出力され、当該水平バス１９を通してチップ１１の外部へ伝送される。
【００３８】
システム制御部１６は、チップ１１の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、本ＣＭＯＳイメージセンサ１０の内部情報などのデータを出力する。システム制御部１６は更に、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３、カラム処理部１４、及び、列走査部１５などの周辺回路部の駆動制御を行う。
【００３９】
［２−２．単位画素の回路構成］
図２は、単位画素２０の回路構成の一例を示す回路図である。図２に示すように、本回路例に係る単位画素２０は、光電変換部として、例えばフォトダイオード２１を用いている。単位画素２０は、フォトダイオード２１に加えて、例えば、転送トランジスタ（読出しゲート部）２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の４つのトランジスタを有している。
【００４０】
ここでは、４つのトランジスタ２２〜２５として、例えばＮチャネルのＭＯＳトランジスタを用いている。ただし、ここで例示した転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００４１】
この単位画素２０に対して、画素駆動線１７として、例えば、転送線１７１、リセット線１７２、及び、選択線１７３の３本の駆動配線が同一画素行の各画素について共通に設けられている。これら転送線１７１、リセット線１７２および選択線１７３は、各一端が行走査部１３の各画素行に対応した出力端に画素行単位で接続されており、画素２０を駆動する駆動信号である転送パルスφＴＲＦ、リセットパルスφＲＳＴ、及び、選択パルスφＳＥＬを伝送する。
【００４２】
フォトダイオード２１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光（入射光）をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。増幅トランジスタ２４のゲート電極と電気的に繋がったノード２６をＦＤ（フローティングディフュージョン／浮遊拡散領域）部と呼ぶ。
【００４３】
転送トランジスタ２２は、フォトダイオード２１のカソード電極とＦＤ部２６との間に接続されている。転送トランジスタ２２のゲート電極には、高レベル（例えば、Ｖddレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスφＴＲＦが転送線１７１を介して与えられる。これにより、転送トランジスタ２２は導通状態となり、フォトダイオード２１で光電変換された光電荷をＦＤ部２６に転送する。
【００４４】
リセットトランジスタ２３は、ドレイン電極が画素電源Ｖddに、ソース電極がＦＤ部２６にそれぞれ接続されている。リセットトランジスタ２３のゲート電極には、ＨｉｇｈアクティブのリセットパルスφＲＳＴがリセット線１７２を介して与えられる。これにより、リセットトランジスタ２３は導通状態となり、ＦＤ部２６の電荷を画素電源Ｖddに捨てることによって当該ＦＤ部２６をリセットする。
【００４５】
増幅トランジスタ２４は、ゲート電極がＦＤ部２６に、ドレイン電極が画素電源Ｖddにそれぞれ接続されている。そして、増幅トランジスタ２４は、リセットトランジスタ２３によってリセットした後のＦＤ部２６の電位をリセット信号（リセットレベル）Ｖresetとして出力する。増幅トランジスタ２４はさらに、転送トランジスタ２２によって信号電荷を転送した後のＦＤ部２６の電位を光蓄積信号（信号レベル）Ｖsigとして出力する。
【００４６】
選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が垂直信号線１８にそれぞれ接続されている。選択トランジスタ２５のゲート電極には、Ｈｉｇｈアクティブの選択パルスφＳＥＬが選択線１７３を介して与えられる。これにより、選択トランジスタ２５は導通状態となり、単位画素２０を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線１８に出力する。
【００４７】
ここでは、選択トランジスタ２５について、増幅トランジスタ２４のソース電極と垂直信号線１８との間に接続する回路構成としたが、画素電源Ｖddと増幅トランジスタ２４のドレイン電極との間に接続する回路構成を採ることも可能である。
【００４８】
また、単位画素２０としては、上記構成の４つのトランジスタからなる画素構成のものに限られるものではない。例えば、増幅トランジスタ２４と選択トランジスタ２５とを兼用した３つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。
【００４９】
［２−３．焦点検出用画素の配置例］
上述したＣＭＯＳイメージセンサ１０は、瞳分割型の位相差検出を実現するために、位相差検出信号を得るための焦点検出用画素を備える。位相差検出信号は、焦点のずれ方向（デフォーカス方向）及びずれ量（デフォーカス量）を表わす焦点検出信号である。従って、焦点検出用画素は、位相差検出用画素ということもできる。
【００５０】
焦点検出用画素は、撮像用画素が行列状に２次元配置されて成る、図１に示す画素アレイ部１２、即ち、有効画素領域内に設けられる。すなわち、画素アレイ部１２内に撮像用画素と焦点検出用画素とが混在した形で設けられる。図３に、画素アレイ部１２における焦点検出用画素の配置例を模式的に示す。
【００５１】
図３に示すように、ＣＭＯＳイメージセンサ１０は、画素アレイ部１２の中央部の領域１２１、当該中央部の領域１２１の左側の領域１２２、右側の領域１２３、上側の領域１２４、及び、下側の領域１２５を、焦点検出用画素の配置領域としている。そして、これらの領域１２１〜１２５に、複数の焦点検出用画素が群として設けられる。
【００５２】
但し、図３に示す焦点検出用画素の配置例は一例に過ぎず、これらに限られるものではない。例えば、画素アレイ部１２において、行方向、列方向に沿って周期的に配置され、中央部で交差するように焦点検出用画素を配置するようにしてもよいし、有効画素領域の全面に亘って焦点検出用画素を周期的に配置するようにしてもよい。
【００５３】
［２−４．焦点検出用画素の画素構成］
続いて、焦点検出用画素の画素構成について図４を用いて説明する。図４において、（Ａ）は焦点検出用画素の概略平面図であり、（Ｂ）は図（Ａ）のＸ−Ｘ´線に沿った矢視断面図である。尚、図（Ａ）においては、焦点検出用画素の入射光を取り込む配線層側の構造については省略している。
【００５４】
焦点検出用画素４０は、半導体基板１１の表層部に光電変換部であるフォトダイオード２１が形成され、当該フォトダイオード２１の受光面上に、瞳分割するための遮光膜４１が形成された構成となっている。この焦点検出用画素３０においては、フォトダイオード２１の受光面上に、配線層４２を含む層間絶縁膜４３が、その上に絶縁膜４４が、その上にカラーフィルタ４５が、その上に平坦化膜４６が、その上にオンチップレンズ４７が順に積層されている。
【００５５】
ここで、遮光膜４１は、受光面側に積層された複数の膜のうちの最下層の膜として、フォトダイオード２１の受光面上に形成されて、当該受光面の一部を遮光することで瞳分割を行う。遮光膜４１は、タングステン（Ｗ）やチタン（Ｔｉ）などの遮光材料によって形成することができる。但し、遮光膜４１の材料としては、これらの材料に限られるものではなく、入射光束を瞳分割できる遮光材料であればよい。
【００５６】
この遮光膜４１は、読出しゲート部である転送トランジスタ２２のゲート電極２２１を避けた形で形成されている。すなわち、遮光膜４１は、ゲート電極２２１を全く覆わない形で形成されている。また、フォトダイオード２１への入射光束をより確実に遮光するという観点からすると、遮光膜４１はフォトダイオード２１の受光面に近接した状態で形成されるのが好ましい。また、例えば、受光面の電位の安定化を図るために、遮光膜４１には接地電位または電源電位が印加される。
【００５７】
上記構成の焦点検出用画素４０において、オンチップレンズ４７及びカラーフィルタ４５を通過した光束は、フォトダイオード２１の受光面上の遮光膜４１によって瞳分割される。そして、瞳分割された一方側の光束のみが、遮光膜４１によって遮光されていない開口領域からフォトダイオード２１に入射する。瞳分割された他方側の光束は、遮光膜４１によってフォトダイオード２１への入射を制限される、即ち、遮光される。フォトダイオード２１に入射した一方側の光束は、フォトダイオード２１で光電変換され、信号電荷がフォトダイオード２１内に蓄積される。フォトダイオード２１に蓄積された信号電荷は、転送トランジスタ（読出しゲート部）２２によってＦＤ部２６に転送される。
【００５８】
上述したように、フォトダイオード２１の受光面上に形成され、当該受光面の一部を遮光する遮光膜４１を、転送トランジスタ（読出しゲート部）２２のゲート電極２２１を避けて形成したことで、次のような作用、効果を得ることができる。すなわち、遮光膜４１がゲート電極２２１を避けて形成されることで、ゲート電極２２１の上面と遮光膜４１の上面との間に容量が形成されるのを回避できる。
【００５９】
これにより、位相差検出精度を高い状態で維持すべく、フォトダイオード２１の受光面上に遮光膜４１を形成してもゲート電極２２１の容量が増加することはない。その結果、遮光膜４１がゲート電極２２１を覆う従来例に係る画素構造に比べて、フォトダイオード２１からの信号電荷の読出し速度を向上できる。そして、信号電荷の読出し速度を向上できることで、この読み出した信号電荷に基づいて検出される、焦点のずれ方向及びずれ量を表わす位相差検出信号の検出速度（位相差検出速度）を向上できる。
【００６０】
図５を用いて更に、遮光膜４１がゲート電極２２１を覆う従来例に係る画素構造（Ａ）と対比して、遮光膜４１がゲート電極２２１を覆わない本実施形態に係る画素構造（Ｂ）の作用、効果について説明する。
【００６１】
遮光膜４１がゲート電極２２１を覆う画素構造（Ａ）の場合、遮光膜４１の形成後、層間絶縁膜４３を形成する際に、遮光膜４１がゲート電極２２１上に乗り上げる分だけ層間絶縁膜４３の膜厚が部分的に厚くなる。そして、遮光膜４１を有する焦点検出用画素と遮光膜４１を有さない撮像用画素とが画素アレイ部（有効画素領域）１２内に混在することで、層間絶縁膜４３の膜厚のばらつき（ムラ）につながり、焦点検出用画素を有する固体撮像装置の高画質化を妨げる要因にもなりえる。
【００６２】
これに対して、遮光膜４１がゲート電極２２１を覆わない、本実施形態に係る画素構造（Ｂ）とすることで、通常の撮像用画素と焦点検出用画素とで、高さ方向の構造差異が少なくなるため、層間絶縁膜４３の膜厚のばらつきが低減され、ムラの抑制にも繋がる。これにより、焦点検出用画素を有する固体撮像装置の高画質化を図ることができる。
【００６３】
また、遮光膜４１を形成後の研磨工程において平坦化プロセスを施したとしても、元々平坦性の高い本実施形態に係る画素構造（Ｂ）の方が、層間絶縁膜４３の膜厚のムラの影響は出にくい。これに対して、遮光膜４１がゲート電極２２１を覆う画素構造（Ａ）の場合、ゲート電極２２１上に乗り上げた遮光膜４１の高さに合わせて、平坦化プロセスのマージンを見る必要があるため、低層化に対しても本実施形態に係る画素構造（Ｂ）の方が有利である。
【００６４】
その結果、通常の撮像用画素、焦点検出用画素の感度、Ｆ値感度の向上に寄与できる。しかも、プロセスの安定性が高く、遮光膜４１の形成後の層間絶縁膜４３の形成、研磨工程において、工程数の削減を図ることも可能となる。因みに、図４において、遮光幕４１が存在しない画素構造が、通常の撮像用画素の画素構造となる。
【００６５】
位相差検出信号の検出は、複数の焦点検出用画素４０、例えば、２つの焦点検出用画素４０（４０A，４０B）を対にして用いることによって行われる。この１対の焦点検出用画素４０A，４０Bにおいて、瞳分割された一方側の光束を一方の焦点検出用画素４０Aが受光し、瞳分割された他方側の光束を他方の焦点検出用画素４０Bが受光することになる。
【００６６】
そして、これら１対の焦点検出用画素４０A，４０Bで得られる被写体像の相対的な位置（位相差）を検出することで、焦点のずれ方向（デフォーカス方向）及びずれ量（デフォーカス量）を表わす位相差検出信号を検出することができる。
【００６７】
［２−５．実施例１］
次に、１対の焦点検出用画素４０A，４０Bにおいて、フォトダイオード２１の受光面上に形成する遮光膜４１による遮光パターンの具体例について実施例１として説明する。
【００６８】
（遮光パターン例１）
図６は、１対の焦点検出用画素４０A，４０Bにおける遮光膜４１による遮光パターン例１を示す概略平面図である。
【００６９】
図６に示すように、１対の焦点検出用画素４０A，４０Bは、行方向において左右に隣接して設けられており、それぞれ、フォトダイオード２１に加えて、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、選択トランジスタ２５、及び、ＦＤ部２６を有している。
【００７０】
すなわち、１対の焦点検出用画素４０A，４０BはそれぞれＦＤ部（拡散層部）２６を有する、所謂、ＦＤ非共有方式の画素構成となっている。但し、焦点検出用画素４０A，４０Bの画素構成としては、ＦＤ非共有方式に限られるものではなく、焦点検出用画素４０A，４０B間でＦＤ部２６を共有する、所謂、ＦＤ共有方式の画素構成に対しても本実施形態の画素構造は適用できる。
【００７１】
１対の焦点検出用画素４０A，４０Bのうち、左側に位置する焦点検出用画素４０Aは、フォトダイオード２１の受光面上の焦点検出用画素４０B側（図の右側）のほぼ半分の領域を遮光するように遮光膜４１Aが形成されている。一方、右側に位置する焦点検出用画素４０Bは、フォトダイオード２１の受光面上の焦点検出用画素４０A側（図の左側）のほぼ半分の領域を遮光するように遮光膜４１Bが形成されている。
【００７２】
いずれの焦点検出用画素４０A，４０Bにあっても、遮光膜４１A，４１Bは、転送トランジスタ２２のゲート電極２２１を避けて形成される。かかる画素構造の１対の焦点検出用画素４０A，４０Bは、図３の領域１２２、領域１２１、及び、領域１２３に配置されて用いられることで、行方向において瞳分割を行うことになる。
【００７３】
（遮光パターン例２）
図７は、１対の焦点検出用画素４０A，４０Bにおける遮光膜４１による遮光パターン例２を示す概略平面図である。
【００７４】
図７に示すように、１対の焦点検出用画素４０A，４０Bは、行方向において左右に隣接して設けられており、ＦＤ部２６を有するＦＤ非共有方式の画素構成となっている。ＦＤ共有方式の画素構成であってもよいことは前述した通りである。
【００７５】
１対の焦点検出用画素４０A，４０Bのうち、左側に位置する焦点検出用画素４０Aは、フォトダイオード２１の受光面上の画素回路が位置する側と反対側（図の上側）のほぼ半分の領域を遮光するように遮光膜４１Aが形成されている。一方、右側に位置する焦点検出用画素４０Bは、フォトダイオード２１の受光面上の画素回路が位置する側（図の下側）のほぼ半分の領域を遮光するように遮光膜４１Bが形成されている。ここで、画素回路とは、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５から成る回路のことである。
【００７６】
いずれの焦点検出用画素４０A，４０Bにあっても、遮光膜４１A，４１Bは、転送トランジスタ２２のゲート電極２２１を避けて形成される。かかる画素構造の１対の焦点検出用画素４０A，４０Bは、図３の領域１２４、領域１２１、及び、領域１２５に配置されて用いられることで、列方向において瞳分割を行うことになる。
【００７７】
上述した遮光パターン例１，２では、行方向または列方向での瞳分割を例示したが、遮光パターン例としてはこれらに限られるものではなく、例えば、行方向及び列方向の両方向での瞳分割や、斜め方向での瞳分割とすることも可能である。
【００７８】
［２−６．実施例２］
ところで、遮光膜４１（４１A，４１B）がゲート電極２２１を覆った状態で形成されていないことで、フォトダイオード２１の受光面上の遮光膜４１の側面とゲート電極２２１の側面との間にギャップが生じる場合があり、当該ギャップを通してのフォトダイオード２１への光の漏込みが懸念される。実施例２に係る画素構造は、遮光膜４１とゲート電極２２１との間のギャップ対策に為された画素構造である。
【００７９】
（画素構造１）
図８は、遮光膜４１とゲート電極２２１との間のギャップ対策が施された画素構造１を示す概略平面図である。画素構造１は、遮光パターン例１に対応している。すなわち、画素構造１は、左右の焦点検出用画素４０A，４０Bの遮光膜４１A，４１Bの側面とゲート電極２２１の側面との間のギャップを通しての光の漏込みを防止すべく為された画素構造である。具体的には、遮光膜４１A，４１Bよりも上の階層に属する配線４８（図中、一点鎖線で示す）によって、遮光膜４１A，４１Bとゲート電極２２１との間のギャップを覆う画素構造となっている。配線４８は、例えば、図４（Ｂ）の配線層４２の配線に相当する。
【００８０】
（画素構造２）
図９は、遮光膜４１とゲート電極２２１との間のギャップ対策が施された画素構造２を示す概略平面図である。画素構造２は、遮光パターン例２に対応している。すなわち、画素構造２は、右側の焦点検出用画素４０Bの遮光膜４１Bの側面とゲート電極２２１の側面との間のギャップを通しての光の漏込みを防止すべく為された画素構造である。具体的には、遮光膜４１Bよりも上の階層に属する配線４８（図中、一点鎖線で示す）によって、遮光膜４１Bとゲート電極２２１との間のギャップを覆う画素構造となっている。配線４８は、例えば、図４（Ｂ）の配線層４２の配線に相当する。
【００８１】
上述した画素構造１，２のように、遮光膜４１（４１A，４１B）の側面とゲート電極２２１の側面との間のギャップを、遮光膜４１よりも上の階層に属する配線４８によって覆うようにすることで、フォトダイオード２１に対する入射光束の遮光をより確実に行うことができることになる。
【００８２】
＜３．電子機器＞
本開示は、固体撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機等の撮像機能を有する携帯端末装置など、撮像部（画像取込部）に固体撮像装置を用いる、瞳分割型位相差検出方式を採用する電子機器全般に対して適用可能である。
【００８３】
［撮像装置］
図１０は、本開示の電子機器の一例である撮像装置の構成の一例を示すブロック図である。
【００８４】
図１０に示すように、本開示の撮像装置５０は、撮像レンズ５１等を含む光学系、撮像素子５２、カメラ信号処理部であるＤＳＰ(Digital Signal Processor)回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７、及び、電源系５８等を有している。そして、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７、及び、電源系５８がバスライン５９を介して相互に通信可能に接続された構成となっている。
【００８５】
撮像レンズ５１は、被写体からの入射光（像光）を取り込んで撮像素子５２の撮像面上に結像する。撮像素子５２は、撮像レンズ５１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子５２として、焦点検出用画素を備える先述した実施形態に係るＣＭＯＳイメージセンサを用いることができる。
【００８６】
表示装置５５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子５２で撮像された動画または静止画を表示する。記録装置５６は、撮像素子５２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【００８７】
操作系５７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系５８は、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、及び、操作系５７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００８８】
本開示の撮像装置５０は更に、撮像レンズ５１をその光軸方向において駆動するレンズ駆動部６０を備えている。このレンズ駆動部６０は撮像レンズ５１と共に、焦点の調節を行うフォーカス機構を構成している。そして、本開示の撮像装置５０は、システムコントローラ６１により、当該フォーカス機構の制御や、上記の各構成要素の制御など、種々の制御が行われる。
【００８９】
フォーカス機構の制御に関しては、先述した実施形態に係るＣＭＯＳイメージセンサの焦点検出用画素から出力される位相差検出信号に基づいて、例えばＤＳＰ回路５３において、焦点のずれ方向及びずれ量を算出する演算処理が行われる。この演算結果を受けて、システムコントローラ６１は、レンズ駆動部６０を介して撮像レンズ５１をその光軸方向に移動させることによって焦点（ピント）が合った状態にするフォーカス制御を行う。
【００９０】
＜４．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
（１）光電変換部の受光面上に形成され、当該受光面の一部を遮光する遮光膜を有し、受光光束を瞳分割して光電変換し、位相差検出信号を得る焦点検出用画素を備え、
前記遮光膜は、前記光電変換部から信号電荷を読み出す読出しゲート部のゲート電極を避けて形成されている固体撮像装置。
（２）撮像信号を得るための撮像用画素が配置されて成る画素アレイ部を有し、
前記画素アレイ部内に前記撮像用画素と前記焦点検出用画素とが混在して設けられている前記（１）に記載の固体撮像装置。
（３）前記遮光膜は、前記焦点検出用画素の受光面側に積層された複数の膜のうちの最下層の膜である前記（１）または前記（２）に記載の固体撮像装置。
（４）前記光電変換部の受光面上の前記遮光膜の側面と前記ゲート電極の側面との間のギャップが、前記遮光膜よりも上の階層に属する配線によって覆われている前記（３）に記載の固体撮像装置。
（５）前記遮光膜は、接地電位または電源電位が印加されている前記（１）から前記（４）のいずれかに記載の固体撮像装置。
（６）前記焦点検出用画素は複数存在し、
これら複数の焦点検出用画素から出力される位相差検出信号を用いて焦点のずれ方向及びずれ量を検出する前記（１）から前記（５）のいずれかに記載の固体撮像装置。
（７）受光光束を瞳分割して光電変換し、位相差検出信号を得る焦点検出用画素を備え、前記焦点検出用画素が、光電変換部の受光面上に形成され、当該受光面の一部を遮光する遮光膜を有する固体撮像装置と、
前記焦点検出用画素から出力される位相差検出信号に基づいて焦点調節が可能なフォーカス機構と
を具備し、
前記遮光膜は、前記光電変換部から信号電荷を読み出す読出しゲート部のゲート電極を避けて形成されている電子機器。
【符号の説明】
【００９１】
１０・・・ＣＭＯＳイメージセンサ、１１・・・半導体基板（チップ）、１２・・・画素アレイ部、１３・・・行走査部、１４・・・カラム処理部、１５・・・列走査部、１６・・・システム制御部、１７・・・画素駆動線、１８・・・垂直信号線、１９・・・水平バス、２０・・・単位画素、２１・・・フォトダイオード、２２・・・転送トランジスタ（読出しゲート部）、２３・・・リセットトランジスタ、２４・・・増幅トランジスタ、２５・・・選択トランジスタ、４０（４０A，４０B）・・・焦点検出用画素、４１（４１A，４１B）・・・遮光膜、４２・・・配線層、４３・・・層間絶縁膜、４４・・・絶縁膜、４５・・・カラーフィルタ、４６・・・平坦化膜、４７・・・オンチップレンズ、４８・・・配線
【図１】
2013145779.tif 000003
【図２】
2013145779.tif 000004
【図３】
2013145779.tif 000005
【図４】
2013145779.tif 000006
【図５】
2013145779.tif 000007
【図６】
2013145779.tif 000008
【図７】
2013145779.tif 000009
【図８】
2013145779.tif 000010
【図９】
2013145779.tif 000011
【図１０】
2013145779.tif 000012