(57)【要約】【課題】ヘテロ接合を有する半導体装置において、リーク電流と電流コラプスのトレードオフ関係を打破し、リーク電流と電流コラプスの双方を抑制すること。【解決手段】半導体装置１の電子走行層４は、炭素が導入されている高抵抗領域４ａを含んでいる。電子走行層４と電子供給層５のヘテロ接合５ａと平行な断面において、高抵抗領域４ａの炭素の濃度分布が、ドレイン電極１２とソース電極１８の少なくともいずれか一方の下方で相対的に濃く、ドレイン電極１２と絶縁ゲート部１６の間で相対的に薄くなるような断面が存在している。【選択図】図１
2013021106.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層上に設けられているドレイン電極と、
前記半導体層上に設けられているとともに、前記ドレイン電極から離れて設けられているソース電極と、
前記半導体層上に設けられており、前記ドレイン電極と前記ソース電極の間に設けられているとともに、前記ドレイン電極と前記ソース電極の双方から離れて設けられているゲート部と、を備えており、
前記半導体層は、
前記ドレイン電極の下方と前記ソース電極の下方の間を横方向に伸びている第１半導体層と、
前記第１半導体層上に設けられており、前記ドレイン電極の下方と前記ソース電極の下方の間を横方向に伸びているとともに、前記第１半導体層とは異なるバンドギャップの第２半導体層と、を有しており、
前記第１半導体層は、高抵抗化不純物が導入されている高抵抗領域を含んでおり、
前記第１半導体層と前記第２半導体層のヘテロ接合と平行な断面において、前記高抵抗領域の前記高抵抗化不純物の濃度分布が、前記ドレイン電極と前記ソース電極の少なくともいずれか一方の下方で相対的に濃く、前記ドレイン電極と前記ゲート部の間で相対的に薄くなるような断面が存在している半導体装置。
【請求項２】
前記高抵抗領域は、前記第１半導体層と前記第２半導体層のヘテロ接合までの距離が相対的に短い近接部分と相対的に長い遠隔部分を有しており、
前記高抵抗領域の前記近接部分は、前記ドレイン電極と前記ソース電極の少なくともいずれか一方の下方に位置しており、
前記高抵抗領域の前記遠隔部分は、前記ドレイン電極と前記ゲート部の間に位置している請求項１に記載の半導体装置。
【請求項３】
前記高抵抗領域の前記近接部分は、平面視したときに、前記ソース電極の範囲を越えて前記ゲート部側にも形成されている請求項２に記載の半導体装置。
【請求項４】
前記高抵抗領域の前記近接部分は、平面視したときに、前記ゲート部の範囲には形成されていない請求項３に記載の半導体装置。
【請求項５】
前記第１半導体層と前記第２半導体層の材料は、III族窒化物半導体であり、
前記高抵抗化不純物は、炭素、鉄、亜鉛からなる群より選択される少なくとも１つを含んでいる請求項１〜４のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合を有する半導体装置に関する。
【背景技術】
【０００２】
ヘテロ接合近傍に誘起される２次元電子ガス層をチャネルとして利用する半導体装置が開発されており、その一例が特許文献１に開示されている。図１２に、この種の半導体装置を例示する。
【０００３】
図１２に示されるように、半導体装置１００は、基板１０２と、基板１０２上に設けられている半導体層１０６と、半導体層１０６上に設けられているドレイン電極１１２、ソース電極１１８及び絶縁ゲート部１１６を備えている。半導体層１０６は、バッファ層１０３と、電子走行層１０４と、電子供給層１０５を有する。絶縁ゲート部１１６は、ゲート電極１１６ａとゲート絶縁膜１１６ｂを有する。電子走行層１０４は、高抵抗領域１０４ａと低抵抗領域１０４ｂを有している。高抵抗領域１０４ａは炭素等の高抵抗化不純物が導入されている領域であり、低抵抗領域１０４ｂはそのような高抵抗化不純物が導入されていない領域である。
【０００４】
半導体装置１００のオン状態では、電子走行層１０４と電子供給層１０５のヘテロ接合１０５ａの近傍に誘起される２次元電子ガス層を介して電子が走行し、ドレイン電極１１２とソース電極１１８の間が導通する。半導体装置１００のオフ状態では、絶縁ゲート部１１６の下方に空乏層が形成され、２次元電子ガス層を介した電子の走行が停止する。
【０００５】
オフ状態で形成される空乏層は、絶縁ゲート部１１６の下方において、ヘテロ接合１０５ａを超えて電子走行層１０４の一部にまで伸びている。このとき、空乏層の厚みによっては、その空乏層を回避するように電子走行層１０４の底面側を電子が流れ、リーク電流が発生することが知られている。半導体装置１００では、電子走行層１０４に高抵抗領域１０４ａが形成されているので、空乏層を迂回するようなリーク電流が抑えられていることを特徴としている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２５１１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、電子走行層１０４に高抵抗領域１０４ａが形成されていると、電流コラプスという現象が発生することが知られている。電流コラプスは、炭素等の高抵抗化不純物を導入したときに形成される欠陥に電子がトラップされ、オン抵抗が急激に増加する現象として理解されている。
【０００８】
特許文献１は、高抵抗領域１０４ａに導入される炭素濃度を所定範囲内に設定することで、リーク電流と電流コラプスの双方を抑制する技術を提案している。図１３に、特許文献１において高抵抗領域１０４ａに導入されている炭素の濃度分布を示す。図１３は、ヘテロ接合１０５ａに平行な断面で観測したときの濃度分布を示しており、その断面は高抵抗領域１０４ａの上面に対応している。図１３に示されるように、特許文献１では、高抵抗領域１０４ａの炭素濃度が、ヘテロ接合１０５ａに平行な断面において一様である。このため、図１２に示されるように、ヘテロ接合１０５ａと高抵抗領域１０４ａの間の距離１０４ｄも、ドレイン電極１１２の下方とソース電極１１８の下方の間に亘って一様である。
【０００９】
例えば、リーク電流を抑えるためには、ヘテロ接合１０５ａと高抵抗領域１０４ａの間の距離１０４ｄを短くし、高抵抗領域１０４ａの炭素濃度を濃くするのが望ましい。一方で、電流コラプスを抑えるためには、ヘテロ接合１０５ａと高抵抗領域１０４ａの間の距離１０４ｄを長くし、高抵抗領域１０４ａの炭素濃度を薄くするのが望ましい。特許文献１の技術は、炭素濃度を妥協した範囲に設定することで、リーク電流と電流コラプスの双方を改善しようとするものである。このため、特許文献１の技術は、リーク電流と電流コラプスの間のトレードオフ関係を本質的に打破するものではない。本明細書で開示される技術は、リーク電流と電流コラプスのトレードオフ関係を打破し、リーク電流と電流コラプスの双方を抑制することを目的としている。
【課題を解決するための手段】
【００１０】
本明細書で開示される技術では、リーク電流を抑制するために有効な領域に対して選択的に高抵抗領域を形成することで、リーク電流と電流コラプスのトレードオフ関係を打破することを特徴としている。より具体的には、本明細書で開示される技術では、リーク電流の経路の少なくとも一部に対して選択的に高抵抗領域を形成することで、リーク電流と電流コラプスのトレードオフ関係を打破することを特徴としている。
【００１１】
すなわち、本明細書で開示される半導体装置は、半導体層と、ドレイン電極と、ソース電極と、ゲート部を備えている。ドレイン電極は、半導体層上に設けられている。ソース電極は、半導体層上に設けられているとともに、ドレイン電極から離れて設けられている。ゲート部は、半導体層上に設けられており、ドレイン電極とソース電極の間に設けられているとともに、ドレイン電極とソース電極の双方から離れて設けられている。ここで、ゲート部は、絶縁ゲート型であってもよく、ショットキー型であってもよい。半導体層は、第１半導体層と第２半導体層を有する。第１半導体層は、ドレイン電極の下方とソース電極の下方の間を横方向に伸びている。第２半導体層は、第１半導体層上に設けられており、ドレイン電極の下方とソース電極の下方の間を横方向に伸びているとともに、第１半導体層とは異なるバンドギャップである。第１半導体層は、高抵抗化不純物が導入されている高抵抗領域を含んでいる。第１半導体層と第２半導体層のヘテロ接合と平行な断面において、高抵抗領域の高抵抗化不純物の濃度分布が、ドレイン電極とソース電極の少なくともいずれか一方の下方で相対的に濃く、ドレイン電極とゲート部の間で相対的に薄くなるような断面が存在する。リーク電流を抑えるためには、ドレイン電極又はソース電極近傍でのキャリアの流出入を抑えることが肝要である。上記態様では、ドレイン電極とソース電極の少なくともいずれか一方の下方において高抵抗領域の高抵抗化不純物の濃度が濃く形成されているので、リーク電流に起因するキャリアの流出入が抑えられ、リーク電流が抑制される。一方で、上記態様では、ドレイン電極とゲート部の間（所謂ドリフト領域）において高抵抗領域の高抵抗化不純物の濃度が薄く形成されているので、電流コラプスが抑えられ、オン抵抗の増加が抑えられている。本明細書で開示される半導体装置は、ドレイン電極とソース電極の少なくともいずれか一方の下方に高抵抗領域を選択的に形成することで、リーク電流と電流コラプスのトレードオフ関係を打破することができる。
【００１２】
本明細書で開示される半導体装置では、高抵抗領域が、第１半導体層と第２半導体層のヘテロ接合までの距離が相対的に短い近接部分と相対的に長い遠隔部分とを有していてもよい。高抵抗領域の近接部分は、ドレイン電極とソース電極の少なくともいずれか一方の下方に位置している。高抵抗領域の遠隔部分は、ドレイン電極とゲート部の間に位置している。この態様では、高抵抗領域の遠隔部分もリーク電流の経路に設けられているので、リーク電流をより抑制することができる。
【００１３】
本明細書で開示される半導体装置では、高抵抗領域の近接部分が、平面視したときに、ソース電極の範囲を越えてゲート部側にも形成されていてもよい。この態様では、ソース電極からのキャリアの流入が確実に抑えられ、リーク電流を確実に抑えることができる。
【００１４】
本明細書で開示される半導体装置では、高抵抗領域の近接部分が、平面視したときに、ゲート部の範囲には形成されていないのが望ましい。この態様では、ゲート部の下方においても電流コラプスが抑えられ、オン抵抗の増加が抑えられている。
【００１５】
本明細書で開示される半導体装置では、第１半導体層と第２半導体層の材料がIII族窒化物半導体であってもよい。この場合、高抵抗化不純物は、炭素、鉄、亜鉛からなる群より選択される少なくとも１つを含むのが望ましい。
【発明の効果】
【００１６】
本明細書で開示される半導体装置は、高抵抗領域の濃度分布を調整することにより、リーク電流と電流コラプスのトレードオフ関係を打破することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施例の半導体装置の要部断面図を模式的に示す。
【図２】図２は、実施例の半導体装置において、ヘテロ接合に平行な断面における炭素の濃度分布を示す。
【図３】図３は、実施例の半導体装置がオフ状態における空乏層の様子を模式的に示す。
【図４】図４は、実施例の半導体装置において、ヘテロ接合に平行な断面における炭素の濃度分布の変形例の一例を示す。
【図５】図５は、実施例の半導体装置において、ヘテロ接合に平行な断面における炭素の濃度分布の変形例の他の一例を示す。
【図６】図６は、実施例の半導体装置において、ヘテロ接合に平行な断面における炭素の濃度分布の変形例の他の一例を示す。
【図７】図７は、実施例の半導体装置を製造する第１製造方法の１つの工程を示す。
【図８】図８は、実施例の半導体装置を製造する第１製造方法の他の１つの工程を示す。
【図９】図９は、実施例の半導体装置を製造する第１製造方法の他の１つの工程を示す。
【図１０】図１０は、実施例の半導体装置を製造する第２製造方法の１つの工程を示す。
【図１１】図１１は、実施例の半導体装置を製造する第２製造方法の他の１つの工程を示す。
【図１２】図１２は、従来の半導体装置の要部断面図を模式的に示す。
【図１３】図１３は、従来の半導体装置において、ヘテロ接合に平行な断面における炭素の濃度分布を示す。
【発明を実施するための形態】
【００１８】
本明細書で開示される技術の特徴を整理しておく。
（第１特徴）本明細書で開示される技術は、ヘテロ接合を有する半導体装置に適用される。典型的には、本明細書で開示される半導体装置は、横型のＨＥＭＴである。本明細書で開示される半導体装置の材料は特に限定されないが、典型的には、III族窒化物半導体、ガリウム砒素、アルミニウムガリウム砒素が含まれる。
（第２特徴）本明細書で開示される半導体装置では、ヘテロ接合に平行な断面で観測したときに、高抵抗領域が形成されている部分と高抵抗領域が形成されていない部分が電子走行層に存在する。高抵抗領域が形成されている部分は、リーク電流の経路の少なくとも一部である。高抵抗領域が形成されていない部分は、ドリフト領域の少なくとも一部である。ここで、高抵抗領域とは、キャリアに対して電気抵抗が高くなる領域であり、典型的には電子に対して電気抵抗が高くなる領域である。
（第３特徴）第２特徴において、高抵抗領域が形成されている部分は、ソース電極の下方に位置しているのが望ましい。このとき、高抵抗領域が形成されている部分は、平面視したときに、ソース電極の範囲の少なくとも一部に形成されていればよい。より好ましくは、高抵抗領域が形成されている部分は、平面視したときに、ソース電極の全範囲に形成されているのが望ましい。
【実施例】
【００１９】
図１に示されるように、半導体装置１は、基板２と、基板２上に設けられている半導体層６と、半導体層６上に設けられているドレイン電極１２、ソース電極１８及び絶縁ゲート部１６を備えている。半導体層６は、バッファ層３と、電子走行層４と、電子供給層５を有している。
【００２０】
基板２の材料には、III族窒化物半導体が結晶成長可能なものが用いられている。この例では、基板２の材料にサファイアが用いられている。この例に代えて、基板２の材料にIII族窒化物半導体、シリコン、炭化ケイ素、酸化亜鉛が用いられてもよい。
【００２１】
バッファ層３は、基板２上に設けられており、アンドープの窒化ガリウム（ＧａＮ）であり、その厚みが数十ｎｍである。
【００２２】
電子走行層４は、バッファ層３上に設けられており、アンドープの窒化ガリウム（ＧａＮ）であり、その厚みが約２．０μｍである。電子走行層４は、高抵抗領域４ａと低抵抗領域４ｂを有している。高抵抗領域４ａは高抵抗化不純物として炭素が導入された領域であり、低抵抗領域４ｂはそのような炭素が導入されていない領域である。高抵抗領域４ａは、電子走行層４と電子供給層５のヘテロ接合５ａまでの距離が異なる複数の部分４０Ａ，４０Ｂで構成されている。この例では、高抵抗領域４ａは、ヘテロ接合５ａまでの距離４０Ａｄが相対的に短い近接部分４０Ａと、ヘテロ接合５ａまでの距離４０Ｂｄが相対的に長い遠隔部分４０Ｂを有している。この例では特に、近接部分４０Ａがヘテロ接合５ａまで最短の距離となるように構成されており、遠隔部分４０Ｂがヘテロ接合５ａまで最長の距離となるように構成されている。
【００２３】
高抵抗領域４ａの近接部分４０Ａは、ドレイン電極１２とソース電極１８の双方の下方に対応して選択的に配置されている。高抵抗領域４ａの遠隔部分４０Ｂは、絶縁ゲート部１６の下方、及び、ドレイン電極１２と絶縁ゲート部１６の間のドリフト領域１４に対応して選択的に配置されている。高抵抗領域４ａの近接部分４０Ａとヘテロ接合５ａまでの距離４０Ａｄは、約０．１〜０．２μｍであるのが望ましい。この例では、距離４０Ａｄが約０．１μｍである。高抵抗領域４ａの遠隔部分４０Ｂとヘテロ接合５ａまでの距離４０Ｂｄは、約１．０〜１．５μｍであるのが望ましい。この例では、距離４０Ｂｄが約１．０μｍである。なお、高抵抗領域４ａの遠隔部分４０Ｂは、必要に応じて設けなくてもよい。
【００２４】
図２に、ヘテロ接合５ａに平行な断面で観測したときの炭素濃度の分布を示す。なお、この断面は、高抵抗領域４ａの近接部分４０Ａの上面に対応している。図２に示されるように、ドレイン電極１２とソース電極１８の双方の下方では、炭素濃度が相対的に濃くなっており、高抵抗領域４ａの近接部分４０Ａが形成されている。一方、ドレイン電極１２とソース電極１８の間では、炭素濃度が検出限界未満であり、炭素濃度が相対的に薄くなっている。すなわち、この断面では、ドレイン電極１２とソース電極１８の間に高抵抗領域４ａが形成されておらず、低抵抗領域４ｂが形成されている。ここで、高抵抗領域４ａとは、炭素濃度が約１×１０１６〜１×１０２０ｃｍ−３の領域である。また、この炭素濃度は、例えばＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometer)によって測定することができる。
【００２５】
また、図２に示されるように、ソース電極１８の下方に選択的に設けられている近接部分４０Ａは、ソース電極１８の範囲を越えて絶縁ゲート部１６側にも設けられている。ドレイン電極１２の下方に選択的に設けられている近接部分４０Ａも、ドレイン電極１２の範囲を越えて絶縁ゲート部１６側にも設けられている。
【００２６】
図１に示されるように、電子供給層５は、電子走行層４上に設けられており、アンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）であり、その厚みが約２５ｎｍである。電子供給層５は、電子走行層４よりもバンドギャップが広い。
【００２７】
ドレイン電極１２とソース電極１８は、電子供給層５上に離れて設けられている。ドレイン電極１２とソース電極１８の材料には、チタンとアルミニウムの積層電極が用いられており、ヘテロ接合５ａに電気的に接続されている。なお、ドレイン電極１２とヘテロ接合５ａの間の抵抗、及びソース電極１８とヘテロ接合５ａの間の抵抗を低減するために、ドレイン電極１２及びソース電極１８の下方の電子供給層５にｎ型の不純物（例えば、シリコン）を選択的に導入してもよい。
【００２８】
絶縁ゲート部１６は、電子供給層５上に設けられており、ドレイン電極１２とソース電極１８の間に設けられているとともに、ドレイン電極１２とソース電極１８の双方から離れて設けられている。絶縁ゲート部１６は、ゲート電極１６ａとゲート絶縁膜１６ｂを有する。ゲート電極１６ａは、ゲート絶縁膜１６ｂを介して電子供給層５に対向している。
【００２９】
次に、半導体装置１の動作を説明する。半導体装置１は、ノーマリオン型として構成されている。ドレイン電極１２に正電圧が印加され、ソース電極１８に接地電圧が印加され、ゲート電極１６ａに接地電圧が印加されていると、ヘテロ接合５ａの近傍に誘起される２次元電子ガス層を介して、ソース電極１８からドレイン電極１２に向けて電子が走行する。これにより、半導体装置１はオン状態となる。半導体装置１では、高抵抗領域４ａの遠隔部分４０Ｂが、絶縁ゲート部１６の下方及びドリフト領域１４に対応して形成されている。このため、絶縁ゲート部１６の下方及びドリフト領域１４では、ヘテロ接合に誘起される２次元電子ガス層と高抵抗領域４ａの遠隔部分４０Ｂの間の距離が十分に長いので、電流コラプスが効果的に抑えられており、オン抵抗の増加が抑えられている。
【００３０】
ゲート電極１６ａに負電圧が印加されると、絶縁ゲート部１６の下方に空乏層が形成され、２次元電子ガス層の電子が枯渇し、２次元電子ガス層を介した電子の走行が停止する。これにより、半導体装置１はオフ状態となる。図３に、オフ状態において半導体装置１に形成される空乏層８の様子を示す。図３に示されるように、空乏層８は、絶縁ゲート部１６の下方に形成されており、ヘテロ接合５ａを超えて電子走行層４の一部にまで伸びている。図３に示されるように、半導体装置１では、空乏層が形成されない範囲に対応して高抵抗領域４ａが形成されている。換言すると、空乏層を迂回して流れようとするリーク電流の経路に対応して高抵抗領域４ａが選択的に形成されている。このため、半導体装置１では、空乏層を迂回して流れようとするリーク電流が効果的に抑制されている。このように、半導体装置１は、リーク電流とラプラス現象の双方を改善することができる。
【００３１】
以下、半導体装置１の他の特徴を列記する。
（１）半導体装置１では、高抵抗領域４ａの近接部分４０Ａが、ヘテロ接合５ａに直接的に接触しておらず、ヘテロ接合５ａとの間に距離４０Ａｄが設けられている。これにより、ドレイン電極１２及びソース電極１８のコンタクト抵抗の増加が抑えられている。なお、ドレイン電極１２及びソース電極１８のコンタクト抵抗を低減させるために、ドレイン電極１２と近接部分４０Ａの間、及びソース電極１８と近接部分４０Ａの間にシリコンを導入し、ｎ型にしてもよい。
【００３２】
（２）半導体装置１では、高抵抗領域４ａの近接部分４０Ａが、平面視したときに、ドレイン電極１２の範囲及びソース電極１８の範囲を超えて設けられている。ドレイン電極１２及びソース電極１８の下方は、リーク電流に起因する電子の流入口であり、この流入口を確実に覆うように高抵抗領域４ａの近接部分４０Ａを形成することで、リーク電流を確実に抑えることができる。
【００３３】
次に、図４〜図６を参照して、半導体装置１の変形例を例示する。図４の例では、高抵抗領域４ａの近接部分４０Ａが、ソース電極１８の下方にのみ選択的に設けられていることを特徴としている。図５の例では、ソース電極１８の下方に選択的に設けられている近接部分４０Ａが、絶縁ゲート部１６の下方にも設けられていることを特徴としている。図６の例では、高抵抗領域４ａの炭素濃度の分布が連続的に変化していることを特徴としている。いずれの例でも、ソース電極１８の下方に近接部分４０Ａが選択的に形成され、さらにドリフト領域１４には近接部分４０Ａが形成されていないので、リーク電流と電流コラプスの双方を抑制することができる。
【００３４】
（半導体装置１の第１の製造方法）
以下、図面を参照して半導体装置１の第１の製造方法を説明する。まず、図７に示されるように、基板２とバッファ層３と炭素が導入された高抵抗領域４ａが積層した積層基板を用意する。バッファ層３は、低温下の有機金属気相成長法（MOCVD: Metal Organic Chemical Vapor Deposition）を利用して、基板２上に結晶成長される。高抵抗領域４ａも、ＭＯＣＶＤ技術を利用して、バッファ層３上に結晶成長される。一例では、炭素源としてアセチレンが用いられる。又は、有機金属ガスのメチル基を炭素源として用いることができる。
【００３５】
次に、図８に示されるように、高抵抗領域４ａ上にマスク２２をパターニングした後に、エッチング技術を利用して、高抵抗領域４ａの一部を除去する。このとき、必要に応じて、バッファ層３が露出するまで高抵抗領域４ａの一部を除去してもよい。
【００３６】
次に、図９に示されるように、ＭＯＣＶＤ技術を利用して、高抵抗領域４ａ上に低抵抗領域４ｂと電子供給層５が結晶成長される。それ以降は、既知技術を利用して、高抵抗領域４ａの近接部分４０Ａに対応してドレイン電極１２及びソース電極１８を形成し、高抵抗領域４ａの遠隔部分４０Ｂに対応して絶縁ゲート部１６を形成し、半導体装置１を完成させることができる。
【００３７】
（半導体装置１の第２の製造方法）
以下、図面を参照して半導体装置１の第２の製造方法を説明する。まず、図１０に示されるように、基板２とバッファ層３と炭素が導入された高抵抗領域４ａの一部と低抵抗領域４ｂの一部が積層した積層基板を用意する。バッファ層３、高抵抗領域４ａ及び低抵抗領域４ｂは、ＭＯＣＶＤ技術を利用して、基板２上に結晶成長される。
【００３８】
次に、図１１に示されるように、低抵抗領域４ｂ上にマスク２４をパターニングした後に、イオン注入技術を利用して、低抵抗領域４ｂの一部に炭素を導入し、低抵抗領域４ｂの一部を高抵抗領域４ａに変化させる。この後に、ＭＯＣＶＤ技術を利用して、低抵抗領域４ｂの残りの一部と電子供給層５を結晶成長させる（図８参照）。このように、イオン注入技術を利用する製造方法では、第１の製造方法に比して半導体層の表面の平坦性が改善される。それ以降は、既知技術を利用して、高抵抗領域４ａの近接部分４０Ａに対応してドレイン電極１２及びソース電極１８を形成し、高抵抗領域４ａの遠隔部分４０Ｂに対応して絶縁ゲート部１６を形成し、半導体装置１を完成させることができる。
【００３９】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４０】
１：半導体装置
２：基板
３：バッファ層
４：電子走行層
４ａ：高抵抗領域
４ｂ：低抵抗領域
５：電子供給層
５ａ：ヘテロ接合
６：半導体層
１２：ドレイン電極
１４：ドリフト領域
１６：絶縁ゲート部
１６ａ：ゲート電極
１６ｂ：ゲート絶縁膜
１８：ソース電極
４０Ａ：近接部分
４０Ｂ：遠隔部分
【図１】
2013021106.tif 000003
【図２】
2013021106.tif 000004
【図３】
2013021106.tif 000005
【図４】
2013021106.tif 000006
【図５】
2013021106.tif 000007
【図６】
2013021106.tif 000008
【図７】
2013021106.tif 000009
【図８】
2013021106.tif 000010
【図９】
2013021106.tif 000011
【図１０】
2013021106.tif 000012
【図１１】
2013021106.tif 000013
【図１２】
2013021106.tif 000014
【図１３】
2013021106.tif 000015