(57)【要約】【課題】  素子領域の金属電極層上を保護膜で覆い、該保護膜を開口して電極パッド部を形成し、電極パッド部に導電性接着材を供給して金属接続板を接続する半導体装置において、金属接続板の固着時に溶融した導電性接着材が電極パッド部から外側に広がり、半導体基板（チップ）の端部に達してショートする問題があった。【解決手段】  一主面に素子領域２が設けられた半導体基板１と、素子領域２上に設けられた金属電極層４と、金属電極層４上を覆う保護膜５と、保護膜５の一部を開口して設けられた電極パッド部８と、電極パッド部８と電極パッド部８に直近の半導体基板１の端部との間の保護膜５に設けられた溝部９とを具備する。電極パッド部８に供給された導電性固着材１１が溶融し電極パッド部８から外側に広がった場合であっても、導電性固着材１１は溝部９に埋め込まれることで溝部９の外側への広がりが規制され、半導体基板１の端部に達することを防止できる。【選択図】    図１
2013038277.tif 000002
【特許請求の範囲】
【請求項１】
一主面に素子領域が設けられた半導体基板と、
前記素子領域上に設けられた金属電極層と、
該金属電極層上を覆う保護膜と、
該保護膜の一部を開口して設けられた電極パッド部と、
該電極パッド部と該電極パッド部に直近の前記半導体基板の端部との間の前記保護膜に設けられた少なくとも１つの溝部と、
を具備することを特徴とする半導体装置。
【請求項２】
前記溝部は上部より下部が狭いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記溝部は前記下部に向かって階段状に狭くなることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記溝部は前記電極パッド部の周囲に設けられることを特徴とする請求項１から請求項３のいずれかに記載の半導体装置。
【請求項５】
前記溝部は前記電極パッド部と同心の閉ループに配置されることを特徴とする請求項１から請求項４のいずれかに記載の半導体装置。
【請求項６】
前記電極パッド部に導電性接着材が充填され、該導電性接着材を介して金属接続板が固着されることを特徴とする請求項１から請求項５のいずれかに記載の半導体装置。
【請求項７】
前記溝部内に導電性接着材が埋め込まれることを特徴とする請求項１から請求項６のいずれかに記載の半導体装置。
【請求項８】
前記導電性接着材は銀ペーストであることを特徴とする請求項６または請求項７に記載の半導体装置。
【請求項９】
半導体基板の一主面に素子領域を形成する工程と、
前記素子領域上を覆う金属電極層を形成する工程と、
前記金属電極層上に保護膜を形成する工程と、
該保護膜の一部を開口して電極パッド部を形成し、該電極パッド部と該電極パッド部に直近の前記半導体基板の端部との間の前記保護膜に溝部を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項１０】
前記溝部は第１のエッチング工程と第２のエッチング工程によって上部より下部が狭い階段状に形成されることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第１のエッチング工程は等方性エッチングであり、前記第２のエッチング工程は異方性エッチングであることを特徴とする請求項９または請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記電極パッド部と前記溝部は同一の工程で形成されることを特徴とする請求項９から請求項１１のいずれかに記載の半導体装置の製造方法。
【請求項１３】
前記電極パッド部に導電性接着材を供給し、該導電性接着材の上に金属接続板を載置し、前記導電性接着材を溶融して前記金属接続板を前記電極パッド部に電気的に接続することを特徴とする請求項９から請求項１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記導電性接着材は銀ペーストであることを特徴とする請求項１３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に係り、特にコストの増加を抑えて信頼性を向上した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）などの低オン抵抗が要求される半導体装置において、素子領域の表面の金属電極層とリードとの接続手段に金属接続板を採用する構造が知られている（例えば特許文献１参照。）。
【０００３】
図７は、従来の金属接続板を採用する半導体装置１００の一例を示す側面図である。
【０００４】
半導体チップ１０１は、例えばＭＯＳＦＥＴ、ダイオードあるいはバイポーラトランジスタなどであり、ここではＭＯＳＦＥＴの場合を例に示す。半導体チップ１０１の一主面側には、アルミニウム合金等などにより金属電極層１０４が設けられる。半導体チップ１０１の他の主面は裏面電極層１１９が形成される。リードフレーム１２０は、銅を素材とした打ち抜きフレームであり、このフレームのヘッダー１２２上に導電性固着材（例えば銀（Ａｇ）ペースト）１３０によって半導体チップ１０１が固着される。
【０００５】
金属電極層１０４の表面は保護膜１０５（例えば窒化膜など）で覆われ、保護膜１０５に開口部ＯＰを設けて金属電極層１０４の一部を露出させる。開口部ＯＰから露出した金属電極層１０４表面に多層金属層１１０を設けるなどし、電極パッド部１０８を設ける。電極パッド部１０８には導電性固着材１１１（例えばＡｇペースト）が供給され、これを介して金属接続板１１２の一旦が固着される。金属接続板１１２の他端はリード１２３に接続する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２２７２８６公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図８は、従来の電極パッド部１０８を説明する図であり、図８（Ａ）が平面図であり、図８（Ｂ）が図８（Ａ）のｃ−ｃ線断面図である。従来の半導体装置１００では、一点鎖線で示す金属電極層１０４の略全面に保護膜１０５を設け、その一部に開口部ＯＰを設けて下層の金属電極層１０４を露出させ、必要に応じて多層金属層１１０を蒸着して電極パッド部１０８を形成している。すなわち電極パッド部１０８以外の金属電極層１０４表面は保護膜１０５で覆われている。
【０００８】
ここで、半導体装置１００に採用される導電性固着材１１１の一つに、Ａｇペーストがあり、Ｐｂフリー半田（無鉛半田）対策の観点で優位性がある。
【０００９】
ところが、Ａｇペーストは溶融時に半田（半田ワイヤを溶融する場合）よりより広がり易い問題がある。
【００１０】
図８（Ａ）を参照して、ＭＯＳＦＥＴなどの場合、オン抵抗を低減するためには金属接続板（不図示）と金属電極層１０４との当接面積（破線四角の領域）はなるべく大きい方が望ましい。そうなると特にチップが小さい場合には、電極パッド部１０８がチップ上で占有する面積割合は大きくなり、電極パッド部１０８の端部（保護膜１０５の開口部ＯＰ端部）から直近の（最も近接する）半導体チップ１０１の端部（以下直近端部）ＥＮまでの距離は小さくなる。
【００１１】
電極パッド部１０８から直近端部ＥＮまでの距離が小さい場合に、金属接続板１１２を接続する導電性固着材１１１としてＡｇペーストを採用すると、図８（Ａ）（Ｂ）の如く溶融した導電性固着材１１１が電極パッド部１０８の中心から外側に広がり、保護膜１０５（保護膜の端部１０５Ｅ）を越えて半導体チップ１０１の側面に達するなどし、短絡する問題が生じる。
【００１２】
一例として、図８に示すＭＯＳＦＥＴにおいて、導電性固着材１１１としてＡｇペーストを採用した場合、溶融した導電性固着材１１１が保護膜１０５の端部を越えて半導体チップ１０１の側面、すなわちドレイン領域にまで達するとドレイン−ソース間が短絡してしまう。
【００１３】
溶融した導電性固着材１１１の広がり対策としては、第１に保護膜１０５の膜厚を厚くし、電極パッド部１０８からの流れ出しを防止する方法、第２に半導体チップ１０１の周辺領域において開口部ＯＰ付近の主面１０５Ｓ（図８（Ｂ）参照）より上方に突出する段差が形成されるように保護膜１０５を形成し、周辺部への流れ出しを防止する方法、第３に、周辺領域において金属電極層１０４で段差を形成し、その上に保護膜１０５を形成することで開口部ＯＰ付近の主面１０５Ｓより上方に突出する段差を形成する方法、などが知られているが、それぞれに問題点がある。
【００１４】
まず第１の方法では、マスクの追加なく実施できるが、保護膜１０５は硬質な窒化膜であり、この膜厚を厚くすることでストレスが増加する。半導体ウエハ１０１は最終的に例えば１３０μｍ程度まで裏面研削されるため、保護膜１０５を厚くする場合は別途ウエハの反り対策が必要となる。
【００１５】
第２および第３の方法ではそれぞれ、２段目の保護膜１０５あるいは２段目の電極金属層１０４を形成する際に別のマスクが必要となる。つまりマスク１枚分のコストが増加してしまう問題がある。
【課題を解決するための手段】
【００１６】
本発明はかかる課題に鑑みてなされ、第１に一主面に素子領域が設けられた半導体基板と、前記素子領域上に設けられた金属電極層と、該金属電極層上を覆う保護膜と、該保護膜の一部を開口して設けられた電極パッド部と、該電極パッド部と該電極パッド部に直近の前記半導体基板の端部との間の前記保護膜に設けられた少なくとも１つの溝部と、を具備することにより解決するものである。
【００１７】
第２に、半導体基板の一主面に素子領域を形成する工程と、前記素子領域上を覆う金属電極層を形成する工程と、前記金属電極層上に保護膜を形成する工程と、該保護膜の一部を開口して電極パッド部を形成し、該電極パッド部と該電極パッド部に直近の前記半導体基板の端部との間の前記保護膜に溝部を形成する工程とを具備することにより解決するものである。
【発明の効果】
【００１８】
本発明の半導体装置に依れば、第１に、保護膜に設ける溝部によって、導電性接着材（Ａｇペースト）溶融時の広がりを抑制できる。溝部は電極パッド部と、これに直近の半導体基板の端部との間に設ける。電極パッド部に供給されたＡｇペーストが溶融して電極パッド部の外側へ広がった場合であっても、溝部に流れ込み、充填されることによって横方向（それより外側）への広がりが抑制される。すなわち導電性固着材の半導体基板の周辺領域及び半導体基板の端部（側面）への到達、および到達によるショートを防止できる。
【００１９】
第２に、溝部を上部が広く下部が狭い段差形状にすることで、溝部の間の幅の狭い保護膜と金属電極層との密着性の劣化を抑制できる。溝部は特に電極パッド部と半導体基板端部が近接した領域（保護膜の被覆面積少ない領域）に設けるため、溝部を形成することによって溝部の周囲に残る保護膜の面積も更に小さくなる。しかし本実施形態では、溝部の断面形状を上部が広く底部が狭い形状に形成することで、溝部の周囲に残存する保護膜と金属電極層との密着面積を最大限に確保する。また上方は広く開口されるので、溶融した導電性固着材の流れ込みが容易となり、溝部への充填が確実となり、半導体基板の端部への流れ出しを防止できる。
【００２０】
第３に、電極パッド部とこれに直近の半導体基板の端部との間に溝部を設けるので、電極パッド部の形成位置やその形状は従来構造のまま維持でき、これらの設計変更や、電極パッド部に接続する金属接続板の変更等を行うことなく、溶融した導電性固着材の過剰な広がりを防止できる。
【００２１】
また、本発明の製造方法によれば、第１に、溝部は従来の保護膜のマスクパターンを変更するのみで形成できるので、マスク枚数の増加、及びこれによるコストの増加を防止できる。
【００２２】
第２に、保護膜の膜厚も従来通りでよく、すなわち保護膜を厚くする必要がないのでこれによる新たなウエハの反り対策を講じることも不要となる。
【００２３】
第３に、溝部の形成に等方性エッチングと異方性エッチングを用いることで、同一のマスクで、溝部の形状を上部が広く下部が狭い段差形状を形成できるので、これにおいてもマスク枚数の増加を回避できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施形態の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図である。
【図２】本発明の第１の実施形態の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。
【図３】本発明の第２の実施形態の半導体装置を説明する平面図である。
【図４】本発明の第１の実施形態の半導体装置の製造方法を説明する断面図である。
【図５】本発明の第１の実施形態の半導体装置の製造方法を説明する断面図である。
【図６】本発明の第１の実施形態の半導体装置の製造方法を説明する断面図である。
【図７】従来の半導体装置を説明する断面図である。
【図８】従来の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図である。
【発明を実施するための形態】
【００２５】
本発明の実施の形態を、図１から図６を参照して説明する。まず、図１および図２を参照して本発明の第１の実施形態について説明する。
【００２６】
図１は、本実施形態の半導体装置５０を示す図であり、図１（Ａ）が半導体装置５０の平面図、図１（Ｂ）は図１（Ａ）のａ−ａ線断面図である。
【００２７】
図１（Ａ）を参照して、半導体装置（半導体チップ）５０は、半導体基板１と、素子領域２と、金属電極層４と、保護膜５と、電極パッド部８と、溝部９と、を有する。
【００２８】
半導体基板１は、一主面に細実線の如く素子領域２が設けられて半導体チップ５０を構成する。半導体チップ５０は例えばディスクリート型の素子であり、素子領域２には例えばＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）あるいはＭＯＳＦＥＴとトランジスタを組み合わせた複合素子であるＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）やバイポーラトランジスタのトランジスタセルあるいはダイオードなどの所望の拡散領域が設けられる。本実施形態では、素子領域２にＭＯＳＦＥＴが設けられる場合を例に説明する。
【００２９】
素子領域２上にはこれを覆い、素子領域２の一部と電気的に接続する金属電極層４（一点鎖線で示す）が設けられる。金属電極層４は例えばアルミニウム（Ａｌ）層またはＡｌ合金層からなり、ここではＭＯＳＦＥＴのソース領域に接続するソース電極層である。
【００３０】
金属電極層４は平面視において半導体チップ５０（半導体基板１）の大部分の面積を占有して配置される。そして金属電極層４の表面にはこれとほぼ重畳してこれを覆う保護膜５が設けられる。
【００３１】
電極パッド部８は、半導体チップ５０の中央付近に例えば略円形に設けられる。電極パッド部８は、金属電極層４と外部接続手段である金属接続板（ここでは不図示）とを電気的に接続する領域であって、金属電極層４の全面を覆う保護膜５に例えば略円形の第１開口部ＯＰ１を形成することによって導電層を露出させた領域である。ここで導電層とは金属電極層４および必要に応じてこれに重畳して設けられた他の金属層の総称である。
【００３２】
本実施形態では金属電極層４と金属接続板と間の接続抵抗を低減したり、これらの密着性を向上させるため金属電極層４の上に多層金属層１０ａを設ける。すなわち、図１（Ａ）に示す最終構造において、第１開口部ＯＰ１からは多層金属層１０ａが主に露出する。
【００３３】
つまり、ここでは、第１開口部ＯＰ１から露出する多層金属層１０ａ及びその下方の金属電極層４の一部（略円形の領域）が電極パッド部８である。しかし本実施形態の電極パッド部８は、多層金属層１０ａの有無によらず、第１開口部ＯＰ１を介して金属電極層４との電気的接続を可能とする領域（第１開口部ＯＰ１から露出した導電層）をいう。金属接続板は破線矩形の当接領域にて電極パッド部８と固着する。
【００３４】
そして電極パッド部８と、半導体チップ５０の電極パッド部８に直近の（最も近接する）端部ＥＮ（以下直近端部ＥＮと称する）との間の保護膜５には少なくとも１つの溝部９が設けられる。溝部９は保護膜５に設けられた第２開口部ＯＰ２である。第２開口部ＯＰ２は、第１開口部ＯＰ１の直径Ｗ１方向において、当該直径Ｗ１（例えば５００μｍ〜１０００μｍ程度）よりもその幅Ｗ２が狭い。溝部９は、電極パッド部８に供給される導電性固着材（ここでは不図示）が溶融した場合の過剰な広がりを抑制するが、これについては後述する。
【００３５】
溝部９は、電極パッド部８と、半導体チップ５０の直近端部ＥＮとの間だけでなく、電極パッド部８と半導体チップ５０の他の端部ＥＯとの間に設けられてもよい。ここでは溝部９は、電極パッド部８の周りを囲む閉ループ状で、すなわち電極パッド部８と同心円の環状に配置される。
【００３６】
溝部９はここでは電極パッド部８の外側に２つ（２周）設けられているが、１つまたは３つ以上であってもよい。また溝部９の平面視における形状は、電極パッド部８と同心の多角形状であってもよい。
【００３７】
溝部９（複数の場合、最外周の溝部９）は、半導体チップ５０の直近端部ＥＮに沿う保護膜５の端部５Ｅより内側に配置される。
【００３８】
一例として金属電極層４の外周を囲む半導体基板１の周辺領域には素子領域２の他の部分と電気的に接続する導電体１８が配置される。導電体１８は配線および／又は他の電極パッド部である。すなわち導電体１８はここではゲート配線１８ｗおよびゲートパッド部１８ｐでありゲート配線１８ｗはＭＯＳＦＥＴのゲート電極（不図示）とゲートパッド部１８ｐを電気的に接続する。
【００３９】
図１（Ｂ）は電極パッド部８付近の断面図である。まず半導体基板１の主面に設けられる素子領域２は既知の構成と同様であるので図示は省略するが、ＭＯＳＦＥＴを例に簡単に説明すると半導体基板１はｎ＋型半導体基板１上にｎ−型半導体層が積層されてドレイン領域を構成し、ｎ−型半導体層の表面にｐ型のチャネル層が設けられ、チャネル層とゲート絶縁膜を介して接するゲート電極が設けられる。ゲート電極に隣接するチャネル層表面にはソース領域が設けられ、ゲート電極で囲まれた領域が１つのトランジスタセルとなる。尚図示された素子領域２はそれぞれの素子の既知の構造に応じて各種不純物領域および他の導電領域等が形成されるものとし、また素子領域２および金属電極層４（ゲート配線１８ｗも同様）は既知の構成と同様に絶縁膜などで適宜絶縁されているとする。
【００４０】
素子領域２の表面にはソース領域とコンタクトする金属電極層（ソース電極層）４が設けられる。また、半導体基板１の他の主面（裏面）には蒸着金属層などにより裏面電極層１９が設けられる。裏面電極層１９はここではドレイン電極層である。
【００４１】
保護膜５は金属電極層４上の厚みｔ１が例えば１．０μｍ〜１．５μｍ程度で金属電極層４を覆って設けられ（図１（Ａ）参照）、第１開口部ＯＰ１と第２開口部ＯＰ２が形成される。第１開口部ＯＰ１によって電極パッド部８が設けられ（区画され）、第２開口部ＯＰ２は溝部９となる。
【００４２】
溝部９（第２開口部ＯＰ２）はこの断面形状において、その上部の幅Ｗ２（例えば５μｍ〜１２μｍ）より下部の幅Ｗ３（例えば３μｍ〜１０μｍ）が狭い。より具体的には、上部から厚み（深さ）ｔ２までは広い幅Ｗ２で、その下は金属電極層４表面まで狭い幅Ｗ３となるように、下部に向かって階段状に狭くなる。すなわち溝部９の側壁は段差が形成されている。
【００４３】
また、第１開口部ＯＰ１も同様に上部から下部に向かって階段状に狭くなり、第１開口部ＯＰ１の側壁は段差が形成されている。
【００４４】
換言すると、溝部９と電極パッド部８の間で残存する保護膜５Ｒ、５Ｒ’は、下部の幅Ｗ４が上部の幅Ｗ５より広く、上に凸状に形成される。残存する保護膜５Ｒの下部の幅Ｗ４は、溝部９（第２開口部ＯＰ２）の下部の幅Ｗ３と同等で例えば３μｍ〜１０μｍである。この段差形状の奏する効果については後述する。尚、ここでは溝部９間の保護膜５Ｒ、と電極パッド部８周囲の保護膜５Ｒ’の幅は互いに上部、下部共に異なっているが、これらは同等（保護膜５Ｒ、５Ｒ’が同じ形状）であってもよい。
【００４５】
溝部９（複数の場合、最外周の溝部９）は、半導体チップ５０の直近端部ＥＮに沿う保護膜５の端部５Ｅより内側に配置されており、最外周の溝部９の外側側壁は保護膜５により構成される。
【００４６】
第１開口部ＯＰ１底部の金属電極層４表面には、多層金属層１０ａが設けられ金属電極層４とともに電極パッド部８を構成する。多層金属層１０ａは例えば金属蒸着により下層からチタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）を順次積層した金属層である。
【００４７】
また溝部９に露出する金属電極層４表面にも多層金属層１０ｂが設けられる。後に詳述するが、溝部９の多層金属層１０ｂは電極パッド部８の多層金属層１０ａと同一工程にて形成されるものである。
【００４８】
本実施形態では、電極パッド部８と半導体基板１（半導体チップ５０）の直近端部ＥＮとの間の保護膜５に設けられた溝部９によって、半導体チップ５０を実装する際、電極パッド部８に供給される導電性固着材の溶融時の広がりを抑制できるものである。以下これについて説明する。
【００４９】
図２は、図１に示す半導体チップ５０をリードフレーム２１に実装し絶縁樹脂層１５にて封止した半導体装置５１を示す図であり、図２（Ａ）が平面図、図２（Ｂ）が図２（Ａ）のｂ−ｂ線断面図、図２（Ｃ）が図２（Ｂ）の電極パッド部８を拡大した断面図である。
【００５０】
ここでは銅（Ｃｕ）などの導電材料の打ち抜き加工などによってアイランド２２、リード２３Ａ、２３Ｂ、２３Ｃが形成されたリードフレーム２１に上記の半導体チップ５０を実装する場合を例に説明する。
【００５１】
半導体チップ５０はアイランド２２上に固着材３０によって固着される。固着材３０は例えばＡｇペーストである。リード２３Ａはその一端がアイランド２２と接続するように一体的に成形され、他端は絶縁樹脂層１５の外部に導出する。リード２３Ｂ、２３Ｃはそれぞれ一端がアイランド２２と離間して対向配置され、他端が絶縁樹脂層１５の外部に導出する。
【００５２】
半導体チップ５０の電極パッド部８には導電性固着材（不図示）を介して金属接続板１２が固着される。金属接続板１２は例えばＣｕなどの導電材料によって平面視において略矩形状に成形され、一端は半導体チップ５０の電極パッド部８に固着し、他端はアイランド２２とは非接続のリード２３Ｂに接続する。金属接続板１２の電極パッド部８との固着面積（図１（Ａ）の破線矩形参照）は例えば１００μｍ×１００μｍ程度である。
【００５３】
また半導体チップ５０の他の電極パッド部（ゲートパッド部）１８ｐも他の金属接続板１３によってリード２３Ｃと接続される。他の電極パッド部１８ｐは金属接続板１３に代えて金属細線によってリード２３Ｃと接続されてもよい。
【００５４】
半導体チップ５０、アイランド２２、金属接続板１２、１３および各リード２３Ａ、２３Ｂの一部は絶縁樹脂層１５により一体に被覆・支持される。
【００５５】
尚、金属接続板１２の他端がリード２３Ｂと固着せず、直接、絶縁樹脂層１５の外部に導出してリードとなる構成であってもよい。
【００５６】
図２（Ｂ）を参照して、金属接続板１２は所定の折り曲げ加工が施され、一端が導電性固着材１１を介して電極パッド部８と接続し、他端が同じく導電性固着材（不図示）を介してリード２３Ｂと接続する。
【００５７】
導電性固着材１１は例えばＡｇペーストであり、電極パッド部８の略中央に供給される。導電性固着材１１は供給時には所定の粘性を持った固形（ペースト）状であるが、金属接続板１２を載置後、加熱処理を施すことでペーストの成分である樹脂が溶融して液状となり、冷却によって固化し金属接続板１２を固着する。
【００５８】
溶融した導電性固着材１１は電極パッド部８（第１開口部ＯＰ１の内側）に充填される。ここで、電極パッド部８と金属接続板１２とを確実に固着するため、一般的に溶融時に第１開口部ＯＰ１の体積（容積）を超える量の導電性固着材１１が供給される。加えて、導電性固着材１１の上には金属接続板１２が載置されている。従って、導電性固着材１１は溶融すると電極パッド部８の中心から外側（半導体チップ５０の端部方向）へ広がる。
【００５９】
そして電極パッド部８周囲の保護膜５Ｒ’を超えた導電性固着材１１は溝部９に流れ込む。溝部９はその幅（Ｗ２、Ｗ３）は第１開口部ＯＰ１より狭いが深さが１．０μｍ〜１．５μｍ程度あり、ここに溶融した導電性固着材１１が流れ込むことでその分、横（外側）方向への広がりが抑制される。また導電性固着材１１が最内周の溝部９に完全に充填され更に保護膜５Ｒを超えてその外側へ広がった場合でも、２周目の溝部９に流れ込み、ここでも同様に横（外側）方向への広がりが抑制される。
【００６０】
これによって最終的に、溶融した導電性固着材１１は最外周の溝部９から外側へは広がらず、半導体チップ５０の側面に達することを防止できる。
【００６１】
また溝部９を電極パッド部８の周囲に環状に設けることで、溶融した導電性固着材１１が電極パッド部８の中心から略円形状に広がった場合でも、電極パッド部８の全周方向においてその広がりを抑制できる。
【００６２】
溝部９（第２開口部ＯＰ２）は断面形状においてその上部の幅Ｗ２が広く、下部の幅Ｗ３が狭い階段状に形成される。上部の幅Ｗ２を広くすることで、溶融した導電性固着材１１の流れ込みを容易にする。一方、溝部９の幅Ｗ３が下部まで広い場合には残存する保護膜５Ｒの幅が狭くなり、当該保護膜５Ｒと金属電極層４の密着性が劣化する。そこで、残存する保護膜５Ｒと金属電極層４との密着性を向上させるため、その接触面積を確保すべく、溝部９の下部の幅Ｗ３を狭くしている。
【００６３】
これにより例えば、電極パッド部８の第１開口部ＯＰ１と従来の開口部ＯＰ１の面積（容積）が同等で、導電性固着材１１の供給量も従来と同等とすると、従来構造において開口部ＯＰから外側に広がっていた導電性固着材は溝部９に（順次）充填され、溝部９の容積分の広がりは略確実に抑制される。
【００６４】
溝部９の数は導電性固着材１１の広がり量（供給量）を考慮して適宜選択する。複数設ける場合は例えば、溝部９間の距離や溝部９の幅Ｗ２、Ｗ３を適宜選択し、最外周の溝部９が保護膜５の端部５Ｅに達しないように、且つ溶融した導電性固着材１１が保護膜５の端部５Ｅに達しないようにする。
【００６５】
電極パッド部８における導電性固着材１１ａは、金属接続板１２を十分に固着させるためにも、第１開口部ＯＰ１に略完全に充填される。これに対し溝部９の導電性固着材１１ｂはそこに埋め込まれることによって横方向への広がりが規制されればよく、導電性固着材１１の供給量によっては上部まで略完全に充填される場合もあるし、上部まで充填されない場合もある。また溝部９が複数設けられている場合は、導電性固着材１１ｂの埋め込まれる量が外側に行くほど少なくなってもよい。
【００６６】
更に導電性固着材１１の供給量によっては溝部９にほとんど埋め込まれない場合もある。本実施形態では溝部９によって導電性固着材１１の過剰な広がりと、半導体チップ５０の直近端部ＥＮへの到達を抑制できればよい。従って、導電性固着材１１が埋め込まれないものがあっても（全ての溝部９に埋め込まれなくても）半導体装置５１の動作において何ら問題はない。
【００６７】
逆に、例えば最外周の溝部９と保護膜５の端部５Ｅの間の保護膜５主面に導電性固着材１１が到達する場合があってもよい。
【００６８】
また後述するが、本実施形態では第１開口部ＯＰ１と第２開口部ＯＰ２を同一工程にて形成しているので溝部９の底部は保護膜５が残存しない。
【００６９】
導電性固着材１１としては、導電材料を樹脂ペーストに混合させた導電性ペーストであれば同様に実施できる。例えばＰｂ（鉛）を実質的に含まない、所謂、鉛フリー半田（無鉛半田）ペーストなどであってもよく、また半田ペーストでも実施できる。更には半田ワイヤを溶融にて固着させる場合であっても、Ａｇペーストほどでないにしろ溶融半田の広がりは生じるので、本実施形態によって同様に広がりを抑制することはできる。
【００７０】
更に、金属接続板１２を固着する場合を例に説明したが、導電性固着材１１によって電極パッド部８にＣｕワイヤなどを固着する場合であっても同様に実施できる。
【００７１】
図３を参照して本発明の第２の実施形態について説明する。図３では溝部９の他のパターンを示しており、例えば溝部９は電極パッド部８と同心状に設けられなくてもよい。
【００７２】
溝部９は、導電性固着材１１の半導体チップ５０の端部への広がりを抑制するものである。すなわち少なくとも、電極パッド部８と半導体チップ５０の直近端部ＥＮとの間に配置されればよい。
【００７３】
図３（Ａ）は溝部９が半導体チップ５０の直近端部ＥＮとの間に直線状に設けられる場合を示す。直近端部ＥＮが例えば１つ（１辺）であり、それ以外の半導体チップ５０の端部ＥＯまでの距離が十分確保されている場合（導電性固着材１１が広がっても端部ＥＯに達しない場合）は、図３（Ａ）の如く電極パッド部８と直近端部ＥＮとの間に直線状に溝部９を配置できる。尚この場合の溝部９は平行に複数本配置してもよい。
【００７４】
また図３（Ｂ）は半導体チップ５０の２つの直近端部ＥＮと電極パッド部８との間に溝部９をＬ字状に配置した場合を示す。この場合Ｌ字状のコーナー部において溝部９を分離してもよいし、電極パッド部８との間に複数配置してもよい。また図示は省略するが、溝部９をコの字（Ｕ字）状に配置してもよい。図３に示すいずれの場合も溝部９は保護膜５の端部５Ｅより内側に配置する。
【００７５】
図４から図６を参照して、本実施形態の半導体装置の製造方法について説明する。
【００７６】
まず図４および図５を参照して図１に示す第１の実施形態の半導体装置（半導体チップ）５０の製造方法を説明する。
【００７７】
図４（Ａ）を参照して、半導体基板１の主面に所望の拡散領域を形成するなどして素子領域２を形成する。図示は省略してＭＯＳＦＥＴの場合を例に説明すると、例えばｎ＋型半導体基板１上にｎ−型半導体層を積層し、該ｎ−型半導体層の主面にｐ型のチャネル層を形成する。チャネル層とゲート絶縁膜を介して接するゲート電極を形成し、ゲート電極に隣接するチャネル層表面にｎ＋型のソース領域を形成する。ゲート電極上を層間絶縁膜で被覆して素子領域２を形成する。
【００７８】
その後素子領域２上にこれの一部と接続する金属電極層（ソース電極層）４を形成する。金属電極層４は、例えばＡｌ層又はこれの合金層であり、素子領域２のソース領域とコンタクトする。また不図示のゲート配線およびゲートパッド部を形成する。
【００７９】
その後、金属電極層４の全面に例えば窒化膜を厚みｔ１（例えば１．０μｍ〜１．５μｍ程度）で形成し、金属電極層４上を覆う保護膜５を形成する。
【００８０】
図４（Ｂ）を参照して、保護膜５上に、レジスト膜ＰＲを形成し、フォトリソグラフィによって第１開口部および第２開口部の形成領域のレジスト膜ＰＲを除去し、当該領域の保護膜５を露出させる。
【００８１】
図４（Ｃ）を参照して、露出した保護膜５の一部を等方性エッチングにより除去する。等方性エッチングのガス種は例えば六フッ化硫黄（ＳＦ６）とヘリウム（Ｈｅ）であり、エッチング量（厚みｔ２）は、保護膜５の総厚ｔ１みの２分の１から３分の２程度までとする。一例として保護膜５の総厚みｔ１が１．２μｍの場合、０．６μｍ〜０．８μｍの厚みｔ２をエッチングし、第１開口部ＯＰ１と第２開口部ＯＰ２を同時に形成する。第１開口部ＯＰ１と第２開口部ＯＰ２の底部は厚みｔ３（＝０．４μｍ〜０．６μｍ）の保護膜５が残存する。
【００８２】
図４（Ｄ）を参照して、レジスト膜ＰＲはそのままにガス種をパーフルオロシクロブタン（Ｃ４Ｆ８）に変更し、残りの厚みｔ３（０．４μｍ〜０．６μｍ）の保護膜５を異方性エッチングにより除去する。これにより、金属電極層４が露出する第１開口部ＯＰ１と第２開口部ＯＰ２を形成する。第１開口部ＯＰ１は電極パッド部８を区画する領域となり、第２開口部ＯＰ２は溝部９となる。第１開口部ＯＰ１は略円形状に、第２開口部ＯＰ２は第１開口部ＯＰ１と同心円の環状にここでは２つ（２周）設けられる。
【００８３】
同一のレジスト膜ＰＲによるマスクを用いて、等方性エッチングと異方性エッチングの２つのエッチング工程を連続して行うことにより、第１開口部ＯＰ１および第２開口部ＯＰ２の側壁は上部の幅Ｗ２より下部の幅Ｗ３が狭い階段状に形成される
これにより、溝部９（第２開口部ＯＰ２）は断面形状においてその上部の幅Ｗ２を広く形成することができる。溝部９の上部の幅Ｗ２を広くすることで、後の工程で、溶融した導電性固着材１１の流れ込みを容易にする。
【００８４】
一方、溝部９の下部の幅Ｗ３を狭くすることで、溝部９の間に残存する保護膜５Ｒと金属電極層４の接触面積（幅Ｗ４）を確保し、これらの密着性を向上させることができる。
【００８５】
次に、図５（Ａ）を参照して、リフトオフ法によって金属電極層４上に選択的に多層金属層を形成する。すなわち、レジスト膜ＰＲはそのままに全面にチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）をこの順で蒸着し、多層金属層１０を形成する。
【００８６】
その後、レジスト膜ＰＲを除去する。これにより第１開口部ＯＰ１から露出した金属電極層４上に略円形状の多層金属層１０ａが形成され、第２開口部ＯＰ２から露出した金属電極層４上に幅の細い多層金属層１０ｂが形成される（図１（Ｂ）参照）。
【００８７】
第１開口部ＯＰには、金属電極層４および多層金属層１０ａによって電極パッド部８が形成される。
【００８８】
その後、図５（Ｂ）の如く半導体基板１は裏面側から所望の厚み（例えば１２０μｍ〜１５０μｍ程度）まで研削（バックグラインド）された後、当該裏面に、金属蒸着などにより裏面電極層（ドレイン電極層）１９が形成される。
【００８９】
そして電極パッド部８と少なくとも半導体基板１の直近端部ＥＮとの間に溝部９が形成された図１に示す最終構造を得る。
【００９０】
更に図６を参照して、上記の半導体チップ５０を実装する半導体装置５１（図２）の製造方法を説明する。
【００９１】
図４および図５の工程は、半導体ウエハ（不図示）上にマトリクス状に多数個配列される素子領域２の１つを示したものである。つまり半導体ウエハの状態で図５までの工程を終えた後、スクライブライン上をダイシングソーでダイシングされて、個別の半導体チップ５０として分離される。
【００９２】
そして、ダイボンド工程において、個々の半導体チップ５０がリードフレームのアイランドに実装される。
【００９３】
すなわち、図６（Ａ）を参照して、アイランド２２上に固着材（例えばＡｇペースト）３０を供給し、その上に半導体チップ５０を載置する。
【００９４】
そして電極パッド部８に導電性固着材１１（例えばＡｇペースト）を供給する。同時に、図示は省略するが、金属接続板が固着するリードの先端にも同様の導電性固着材を供給する。
【００９５】
その後金属接続板１２を一端が電極パッド部８上に、他端がリード２３Ｂの先端上になるように載置する。そして熱処理を施して導電性固着材１１を溶融・冷却し、金属接続板１２を電極パッド部８およびリード２３Ｂの先端に固着する。同時に半導体チップ５０をアイランド２２に固着する（図２参照）。
【００９６】
図６（Ｂ）を参照して、導電性固着材１１の溶融時には第１開口部ＯＰ１に導電性固着材１１ａが充填される。そして第１開口部ＯＰ１から保護膜５Ｒ’を超えて外側（半導体チップ５０の端部方向）に広がった導電性固着材１１ｂは溝部９に流れ込み、溝部９に充填されまたは溝部９の一部に埋め込まれることで外側への広がりが抑制される。
【００９７】
尚、ここでの図示は省略するが、ＭＯＳＦＥＴのゲートパッド部と他のリードを同様の方法で他の金属接続板で接続する（図２（Ａ）参照）。あるいは、これらを金属細線などによって接続する。
【００９８】
そして、アイランド２２、半導体チップ５０およびリード２３Ａ（２３Ｂ）の一部とをエポキシ等の絶縁樹脂層でトランスファーモールドなどを行いこれらを一括で被覆、支持し、図２に示す最終構造を得る。
【００９９】
また、絶縁樹脂層１５から導出したリード２３Ａ、２３Ｂに回路基板に表面実装するためのめっき工程を行う。そして、切断金型によりリードフレーム（不図示）から各リード２３Ａ，２２Ｂ等を切断して、個別の半導体チップ５０に分離する。その後必要な場合は、絶縁樹脂層１５から導出したリード３を所望の形状にプレスで成形する。
【符号の説明】
【０１００】
１    半導体基板
２    素子領域
３    半導体チップ
４    金属電極層
５    保護膜
６    第１開口部
７    第２開口部
８    電極パッド部
９    溝部
１０、１０ａ、１０ｂ  多層金属層
１１、１１ａ、１１ｂ    導電性固着材
１２  金属接続板
【図１】
2013038277.tif 000003
【図２】
2013038277.tif 000004
【図３】
2013038277.tif 000005
【図４】
2013038277.tif 000006
【図５】
2013038277.tif 000007
【図６】
2013038277.tif 000008
【図７】
2013038277.tif 000009
【図８】
2013038277.tif 000010