(57)【要約】【課題】省電力モードで動作している場合でも、外部装置から印刷データを受信できるようにして、印刷完了時間を短縮できるようにする。【解決手段】本発明は、少なくとも省電力モードを有する画像形成装置である。本発明は、第１の記憶手段と、第１の記憶手段を用いてデータに基づく画像形成処理を行なう画像形成手段と、電源供給時に第１の記憶手段よりも早く記憶動作を行なう第２の記憶手段と、省電力モードのときにデータが受信されると、第１の記憶手段の記憶動作が開始するまで、受信手段により受信されたデータを第２の記憶手段に一時的に保持させる記憶制御手段とを備える。【選択図】      図１
2013043377.tif 000002
【特許請求の範囲】
【請求項１】
入力されたデータを受信する受信手段と、
上記受信手段により受信されたデータを記憶する第１の記憶手段と、
上記第１の記憶手段を用いて、上記データに基づく画像形成処理を行なう画像形成手段と、
電源供給を受けると、上記第１の記憶手段よりも早く記憶動作を行なう第２の記憶手段と、
省電力モードのとき、少なくとも、上記第１の記憶手段、上記画像形成手段及び上記第２の記憶手段への電源供給を停止し、上記受信手段がデータを受信すると当該省電力モードを解消して電源供給を行なう電源供給手段と、
省電力モードのときにデータが受信されると、上記第１の記憶手段の記憶動作が開始するまで、上記受信手段により受信されたデータを上記第２の記憶手段に一時的に保持させる記憶制御手段と
を備えることを特徴とする画像形成装置。
【請求項２】
上記第２の記憶手段が、省電力モードのときに、上記電源供給手段から電源供給を受ける電源非遮断記憶部と、上記電源供給手段から電源供給を受けない電源遮断記憶部とを有するものであり、
上記記憶制御手段が、上記受信されたデータを上記電源非遮断記憶部に一時的に保持させ、上記電源遮断記憶部の記憶動作開始後、上記電源非遮断記憶部又は上記電源遮断記憶部に上記受信されたデータを保持させるものである
ことを特徴とする請求項１に記載の画像形成装置。
【請求項３】
上記記憶制御手段が、上記第１の記憶手段の記憶動作が開始すると、新たに受信されたデータを上記第２の記憶手段に保持させながら、上記第２の記憶手段に保持されているデータを順番に上記第１の記憶手段に転送するものであることを特徴とする請求項１又は２に記載の画像形成装置。
【請求項４】
上記記憶制御手段が、上記第２の記憶手段に保持されているデータがなくなると、データの記憶先を上記第１の記憶手段に切り替え、新たに受信されたデータを上記第１の記憶手段に記憶させるものであることを特徴とする請求項３に記載の画像形成装置。
【請求項５】
上記第２の記憶手段が、上記画像形成手段の画像形成処理に用いられるものであり、
上記記憶制御手段が、上記第１の記憶手段への切り替え時に、上記画像形成手段による上記第２の記憶手段へのアクセスを許容するものである
ことを特徴とする請求項４に記載の画像形成装置。
【請求項６】
上記第２の記憶手段が、画像形成処理用のＳＲＡＭであることを特徴とする請求項１〜５のいずれかに記載の画像形成装置。
【請求項７】
入力されたデータを受信する受信手段と、
上記受信手段により受信されたデータを記憶する第１の記憶手段と、
上記第１の記憶手段を用いて、上記データに基づく画像形成処理を行なう画像形成手段と、
電源供給を受けると、上記第１の記憶手段よりも早く記憶動作を行なう第２の記憶手段と、
省電力モードのとき、少なくとも、上記第１の記憶手段、上記画像形成手段及び上記第２の記憶手段への電源供給を停止し、上記受信手段がデータを受信すると当該省電力モードを解消して電源供給を行なう電源供給手段と
を備える画像形成装置の記憶制御装置であって、
省電力モードのときにデータが受信されると、上記第１の記憶手段の記憶動作が開始するまで、上記受信手段により受信されたデータを上記第２の記憶手段に一時的に保持させることを特徴とする記憶制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置及び記憶制御装置に関するものである。例えば、本発明は、画像処理装置により作成された印刷ジョブを印刷する画像形成装置に適用し得るものである。
【背景技術】
【０００２】
例えば、プリンタ等の画像形成装置は、パーソナルコンピュータ等の外部装置から印刷データを受信し、その受信した印刷データに基づいて印刷物を印刷する。
【０００３】
従来、画像形成装置の消費電力を低減するために、所定条件下で、画像形成装置の一部に対する給電を停止する省電力モードを備える画像形成装置がある。
【０００４】
例えば、特許文献１には、所定時間以上継続して印刷データが受信されない場合、画像形成装置は、外部装置との通信を実行するＩ／Ｏポートのみ給電を継続し、それ以外の構成要素（例えばＣＰＵやワークメモリ等）への給電を停止する。そして、外部装置から印刷データの受信があった場合、画像形成装置は、例えばＣＰＵやワークメモリ等の構成要素に対して電力供給を再開してから印刷を行なうという技術が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−３２４０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の画像形成装置は、ワークメモリが正常に動作するまでの期間、外部装置からの印刷データの受信待機を行なうことが必要となる。すなわち、ワークメモリが正常に動作するまで、画像形成装置は外部装置から印刷データの受信ができない。その結果、非省電力モード時の場合に比べて、省電力モード時の印刷完了時間は長くなってしまうという問題が生じ得る。
【０００７】
そのため、省電力モードで動作している場合でも、外部装置から印刷データを受信できるようにして、印刷完了時間を短縮しようとする画像形成装置及び記憶制御装置が求められている。
【課題を解決するための手段】
【０００８】
かかる課題を解決するために、第１の本発明は、（１）入力されたデータを受信する受信手段と、（２）受信手段により受信されたデータを記憶する第１の記憶手段と、（３）第１の記憶手段を用いて、データに基づく画像形成処理を行なう画像形成手段と、（４）電源供給を受けると、第１の記憶手段よりも早く記憶動作を行なう第２の記憶手段と、（５）省電力モードのとき、少なくとも、第１の記憶手段、画像形成手段及び第２の記憶手段への電源供給を停止し、受信手段がデータを受信すると当該省電力モードを解消して電源供給を行なう電源供給手段と、（６）省電力モードのときにデータが受信されると、第１の記憶手段の記憶動作が開始するまで、受信手段により受信されたデータを第２の記憶手段に一時的に保持させる記憶制御手段とを備えることを特徴とする画像形成装置である。
【０００９】
第２の本発明は、入力されたデータを受信する受信手段と、受信手段により受信されたデータを記憶する第１の記憶手段と、第１の記憶手段を用いて、データに基づく画像形成処理を行なう画像形成手段と、電源供給を受けると、第１の記憶手段よりも早く記憶動作を行なう第２の記憶手段と、省電力モードのとき、少なくとも、第１の記憶手段、画像形成手段及び第２の記憶手段への電源供給を停止し、受信手段がデータを受信すると当該省電力モードを解消して電源供給を行なう電源供給手段とを備える画像形成装置の記憶制御装置であって、省電力モードのときにデータが受信されると、第１の記憶手段の記憶動作が開始するまで、受信手段により受信されたデータを第２の記憶手段に一時的に保持させることを特徴とする記憶制御装置である。
【発明の効果】
【００１０】
本発明によれば、省電力モードで動作している場合でも、外部装置から印刷データを受信できるようにして、印刷完了時間を短縮することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態の印刷システムの全体構成を示す全体構成図である。
【図２】第１の実施形態のプリンタの内部構成を示すブロック図である。
【図３】第１の実施形態のＳＲＡＭコントローラ回路部の内部構成及びその周辺構成を示す構成図である。
【図４】第１の実施形態における電源投入時の内蔵ＣＰＵの動作を示すフローチャートである。
【図５】実施形態におけるタイマー回路部からタイマー割り込み信号を受信したときの内蔵ＣＰＵの動作を示すフローチャートである。
【図６】実施形態における印刷データを受信したときの内蔵ＣＰＵの動作を示すフローチャートである。
【図７】実施形態におけるプリンタの電源が投入されたときのＣＰＵの動作を示すフローチャートである。
【図８】第１の実施形態のプリンタにおける動作を説明するタイムチャートである。
【図９】第１の実施形態の印刷データのデータ受信開始からデータ受信量の推移を説明する説明図である。
【図１０】従来のプリンタによる画像形成処理を示すタイムチャートである。
【図１１】従来のプリンタを用いたときの印刷データのデータ受信開始からデータ受信量の推移を説明する説明図である。
【図１２】第２の実施形態のプリンタの内部構成を示すブロック図である。
【図１３】第２の実施形態のＳＲＡＭコントローラ回路部の内部構成及びその周辺構成を示す構成図である。
【図１４】第２の実施形態の電源投入時の内蔵ＣＰＵの動作を示すフローチャートである。
【図１５】第２の実施形態のＶＢＵＳ＿ＯＦＦ割り込み時の内蔵ＣＰＵの動作を示すフローチャートである。
【図１６】第２の実施形態のＶＢＵＳ＿ＯＮ割り込み時の内蔵ＣＰＵの動作を示すフローチャートである。
【図１７】第２の実施形態のプリンタにおける動作を説明するタイムチャートである。
【図１８】第２の実施形態のプリンタにおける動作を説明するタイムチャートである。
【図１９】第２の実施形態の印刷データのデータ受信開始からデータ受信量の推移を説明する説明図である。
【発明を実施するための形態】
【００１２】
（Ａ）第１の実施形態
以下では、本発明の画像形成装置及び記憶制御装置の第１の実施形態について、図面を参照しながら詳細に説明する。
【００１３】
（Ａ−１）第１の実施形態の構成
図１は、第１の実施形態の印刷システムの全体構成を示す全体構成図である。図１において、第１の実施形態の印刷システム１は、プリンタ１０、ホストパーソナルコンピュータ（ＰＣ）２０を有する。
【００１４】
ホストＰＣ２０は、プリンタ１０に対する上位装置であり、プリンタ１０に対して印刷データを与えるものである。例えば、ホストＰＣ２０は、ＵＳＢ（Universal  Serial  Bus）ケーブルによりプリンタ１０と接続している。印刷開始の指示があると、ホストＰＣ２０は、印刷データをプリンタ１０に送信する。
【００１５】
プリンタ１０は、ホストＰＣ２０から受信した印刷データに基づいて印刷を行なうものである。プリンタ１０は、所定時間以上継続して、ホストＰＣ２０から印刷データの受信がない場合に、構成要素の一部への給電を停止する省電力モード機能を有するものである。なお、第１の実施形態では、プリンタをプリンタ１０Ａと表記して説明する。
【００１６】
図２は、プリンタ１０Ａの内部構成を示すブロック図である。図２において、プリンタ１０Ａは、ＣＰＵ１５０、ＡＳＩＣ（Application  Specific  Integrated  Circuit）１００、ＳＤＲＡＭ１６０、印刷エンジン部１７０、電源回路部１８０を有する。
【００１７】
また、図２に示すように、ＡＳＩＣ１００は、内蔵ＣＰＵ１０１、ＵＳＢコントローラ回路部１０２、ＣＰＵブリッジ回路部１０３、ＳＲＡＭコントローラ回路部１０４、ＳＲＡＭ１０５、印刷制御回路部１０６、ＳＤＲＡＭコントローラ回路部１０７、タイマー回路部１０８を有する。
【００１８】
ここで、プリンタ１０Ａは、常時通電領域３０Ａと、電源遮断領域３０Ｂとを有する。
【００１９】
常時通電領域３０Ａは、プリンタ１０Ａの動作モードによらず常時電源が供給される領域である。常時通電領域３０Ａには、内蔵ＣＰＵ１０１、ＵＳＢコントローラ回路部１０２、タイマー回路部１０８、電源回路部１８０が属する。
【００２０】
電源遮断領域３０Ｂは、動作モードが省電力モードのときに、電源供給が一時的に停止される領域である。電源遮断領域３０Ｂには、ＣＰＵ１５０、ＳＤＲＡＭ１６０、印刷エンジン部１７０、ＣＰＵブリッジ回路部１０３、ＳＲＡＭコントローラ回路部１０４、ＳＲＡＭ１０５、印刷制御回路部１０６、ＳＤＲＡＭコントローラ回路部１０７が属する。
【００２１】
ＣＰＵ１５０は、プリンタ１０Ａ全体の機能動作を制御する制御装置である。
【００２２】
印刷エンジン部１７０は、ＡＳＩＣ１００からの画像処理データに基づいて印刷用紙に印字を行なう印刷実行部である。
【００２３】
電源回路部１８０は、外部電源から供給される電力をプリンタ１０Ａの構成要素に供給するものである。電源回路部１８０は、ＵＳＢコントローラ回路部１０２からの切替信号により電源供給の動作モードを通常モード又は省電力モードのいずれかに切り替えるものである。
【００２４】
電源回路部１８０は、通常モードの場合、プリンタ１０Ａの全ての構成要素に対して電力を供給し、省電力モードの場合、電源遮断領域３０Ｂに属する構成要素に対する電力供給を一時的に停止し、常時通電領域３０Ａに属する構成要素に対して電力供給を行なうものである。
【００２５】
ＳＤＲＡＭ１６０は、プログラムが実行されるときに、ワークメモリとして、プリンタ１０Ａの制御プログラム、印刷データを記憶する主たる記憶手段である。ＳＤＲＡＭ１６０は第１の記憶手段とも呼ぶ。
【００２６】
また、ＳＤＲＡＭ１６０は、ＳＤＲＡＭの特性上、電源が投入されると、ＣＰＵ１５０の制御を受けて、ワークメモリとして使用される前に、モードレジスタ設定及びメモリチェックを含む初期化シーケンスが必要なものである。すなわち、電源投入後、ＳＤＲＡＭ１６０は初期化シーケンスが必要であるので、初期化シーケンスが終了するまで、ホストＰＣ２０からの印刷データを記憶することができない。
【００２７】
ＡＳＩＣ１００は、ＣＰＵ１５０の制御を受けて、ＳＤＲＡＭ１６０をワークメモリとして使用し、ホストＰＣ２０から受信した印刷データに基づいて所定の画像処理を行ない、画像処理データを印刷エンジン部１７０に与えて印刷させるものである。
【００２８】
また、ＡＳＩＣ１００は、ＳＤＲＡＭ１６０の状態を監視し、ＳＤＲＡＭ１６０が使用可能となるまで一時的に受信した印刷データを自身が有する記憶手段に格納し、ＳＤＲＡＭ１６０が使用可能となると、一時的に格納した受信データをＳＤＲＡＭ１６０に与えるものである。
【００２９】
タイマー回路部１０８は、省電力モードに切り替えるために、所定時間経過後に、タイマー割り込み信号を内蔵ＣＰＵ１０１に送信するものである。
【００３０】
内蔵ＣＰＵ１０１は、ＡＳＩＣ１００が実行する機能動作を制御する制御装置である。内蔵ＣＰＵ１０１は、タイマー回路部１０８からのタイマー割り込み信号、ＵＳＢコントローラ回路部１０２を介してホストＰＣ２０からの印刷データの受信状況に基づいて、ＵＳＢコントローラ回路部１０２の設定フラグを制御するものである。これにより、プリンタ１０Ａの動作モードを制御することができる。
【００３１】
ＵＳＢコントローラ回路部１０２は、外部との通信制御を行なう通信部である。第１の実施形態では、ＵＳＢによりホストＰＣ２０と接続する場合を説明するので、ＵＳＢコントローラ回路部１０２は、例えば、ＵＳＢデバイス・コントローラ回路、エンドポイント・バッファ等を有して構成される。
【００３２】
また、ＵＳＢコントローラ回路部１０２は、内蔵ＣＰＵ１０１の制御の下、設定フラグを管理するものである。設定フラグは、「受信フラグ」、「省電力フラグ」を有する。「受信フラグ」は、印刷データを受信した場合に「ＯＮ」となり、それ以外の場合「ＯＦＦ」となる。「省電力フラグ」は、省電力モードの場合に「ＯＮ」となり、通常モード移行の場合に「ＯＦＦ」となる。
【００３３】
ＣＰＵブリッジ回路部１０３は、ＣＰＵ１５０による回路制御をＡＳＩＣ１００内部の回路に伝達するブリッジ回路である。
【００３４】
ＳＲＡＭコントローラ回路部１０４は、ＳＲＡＭ１０５に関する記憶制御を行なう記憶制御手段又は記憶制御装置である。
【００３５】
ＳＲＡＭコントローラ回路部１０４は、印刷制御回路部１０６が画像処理を行なう際に、その画像処理に係る中間データ（例えば、ラインバッファ等）を、ＳＲＡＭ１０５に格納したり又はＳＲＡＭ１０５から読み出したりするものである。
【００３６】
また、ＳＲＡＭコントローラ回路部１０４は、ＳＤＲＡＭ１６０が使用可能となるまで、ＵＳＢコントローラ回路部１０２からの印刷データを順次ＳＲＡＭ１０５に格納し、ＳＤＲＡＭの初期化シーケンス期間が経過すると、ＳＲＡＭ１０５から印刷データを順次読み出して、ＳＤＲＡＭコントローラ回路部１０７に印刷データを与えるものである。
【００３７】
上記のように、ＳＲＡＭコントローラ回路部１０４は、ＳＲＡＭ１０５に関する画像処理の中間データをリード／ライトするＳＲＡＭ１０５を、一時的に、受信した印刷データをリード／ライトするものとして切り替える制御回路である。
【００３８】
ＳＲＡＭ１０５は、ＳＲＡＭコントローラ回路部１０４の制御に従って、画像処理に係る中間データ（例えば、ラインバッファ等）を格納したり、又は印刷データを格納したりする記憶手段である。
【００３９】
ＳＲＡＭ１０５は、ＳＲＡＭの特性から電源が投入されたとき、ＳＤＲＡＭ１６０よりも早くデータをリード／ライトすることができる。例えば、ＳＲＡＭ１０５は、画像処理に係る中間処理を格納するためにプリンタが有する既存のＳＲＡＭを適用するようにしてもよい。またＳＲＡＭ１０５は、第２の記憶手段ともいう。また、第１の実施形態では、ＳＲＡＭ１０５の記憶容量が例えば４０ＭＢｙｔｅのものを適用する場合を例示する。
【００４０】
印刷制御回路部１０６は、ＳＤＲＡＭコントローラ回路部１０７からの印刷データに基づいて画像処理を行なう画像形成手段である。印刷制御回路部１０６は、ＳＤＲＡＭ１６０に記憶された印刷データを読み出し、適宜画像処理して、それを基に印刷エンジン部１７０に印刷を指示する回路である。また、印刷制御回路部１０６は、様々な画像処理部やデータ補正回路部等を回路構成要素として有するものであり、これら回路構成要素が使用するデータ中間バッファやルックアップ・テーブル等の画像処理に係る中間データを、ＳＲＡＭ１０５に格納させる。
【００４１】
ＳＤＲＡＭコントローラ回路部１０７は、ＳＲＡＭコントローラ回路部１０４からの印刷データをＳＤＲＡＭ１６０に与え、ＳＤＲＡＭ１６０からの印刷データを印刷制御回路部１０６に与えるものである。
【００４２】
図３は、ＳＲＡＭコントローラ回路部１０４の内部構成及びその周辺構成を示す構成図である。例えば、ＳＲＡＭコントローラ回路部１０４は、ＣＰＵ、記憶手段、入出力インタフェース部を有する回路装置からなるものである。ＳＲＡＭコントローラ回路部１０４の機能は、例えばＣＰＵが記憶手段に格納される処理プログラムの実行により実現することができる。図３は、ＳＲＡＭコントローラ回路部１０４により実現される機能を構成図として示したものである。
【００４３】
図３において、ＳＲＡＭコントローラ回路部１０４は、ＤＲＡＭフラグ監視部１０４０、バッファ制御回路部１０４１、マルチプレクサ（ＭＵＸ）回路部１０４２〜１０４５を有する。
【００４４】
ＤＲＡＭフラグ監視部１０４０は、ＣＰＵブリッジ回路部１０３を介してＣＰＵ１５０が制御するＳＤＲＡＭ１６０の状態をＤＲＡＭフラグとして監視するものである。ＤＲＡＭフラグ監視部１０４０は、ＤＲＡＭフラグをバッファ制御回路部１０４１に与えるものである。
【００４５】
バッファ制御回路部１０４１は、ＵＳＢコントローラ回路部１０２からの印刷データを、ハンドリングする論理回路である。バッファ制御回路部１０４１は、ＤＲＡＭフラグ監視部１０４０からのＤＲＡＭフラグ及びＳＲＡＭ１０５の格納状況に応じて、ＭＵＸ回路部１０４２〜１０４５の切替制御を行なうものである。
【００４６】
ＭＵＸ回路部１０４２〜１０４５は、バッファ制御回路部１０４１の切替制御に基づいて、接続を切り替える接続切替手段である。例えば、ＭＵＸ回路部１０４２〜１０４５は、バッファ制御回路部１０４１からの指示に従って、接続を「０」と「１」に切り替えるものである。例えば、ＭＵＸ回路部１０４２〜１０４５は、「０」への切替信号が与えられると接続を「０」側に切り替え、「１」への切替信号が与えられると接続を「１」側に切り替える。
【００４７】
ＭＵＸ回路部１０４２は、印刷制御回路部１０６と接続するものであり、ＭＵＸ回路部１０４３は、ＵＳＢコントローラ回路部１０２と接続するものであり、ＭＵＸ回路部１０４４は、ＳＲＡＭ１０５と接続するものであり、ＭＵＸ回路部１０４５は、ＳＤＲＡＭコントローラ回路部１０７と接続するものである。
【００４８】
（Ａ−２）第１の実施形態の動作
（Ａ−２−１）全体動作
次に、第１の実施形態のプリンタ１０Ａにおける画像形成処理の動作について、図面を参照しながら詳細に説明する。
【００４９】
以下では、例えば、ホストＰＣ２０が６０ＭＢｙｔｅの印刷データを形成するものとし、ＳＲＡＭ１０５が４０ＭＢｙｔｅのデータ記憶容量を有する場合を例示する。
【００５０】
図４は、電源投入時の内蔵ＣＰＵ１０１の動作を示すフローチャートである。
【００５１】
図５は、タイマー回路部１０８からタイマー割り込み信号を受信したときの内蔵ＣＰＵ１０１の動作を示すフローチャートである。
【００５２】
図６は、印刷データを受信したときの内蔵ＣＰＵ１０１の動作を示すフローチャートである。
【００５３】
図７は、プリンタ１０Ａの電源が投入されたときのＣＰＵ１５０の動作を示すフローチャートである。
【００５４】
図８は、第１の実施形態のプリンタ１０Ａにおける動作を説明するタイムチャートである。ここでは、図８に例示したタイムチャートに従って、第１の実施形態の動作を説明する。
【００５５】
図８において、まず、プリンタ１０Ａは、電源が投入されていない状態では、ＣＰＵ１５０はパワーＯＦＦ（Pow  OFF）であり、内蔵ＣＰＵ１０１もパワーＯＦＦ（Pow  OFF）である。
【００５６】
例えば、「１０：００：００（１０時００分００秒）」に、ユーザ操作によりプリンタ１０Ａの電源が投入される。
【００５７】
プリンタ１０Ａの電源が投入されると、電源回路部１８０からの電源が安定化し、その後、プリンタ１０Ａの各構成要素に対して安定した電源が供給される。例えば、電源が安定化には５秒程度の時間がかかり、「１０：００：０５」に、プリンタ１０Ａの各構成要素に安定した電源が供給される。
【００５８】
電源が投入されると、内蔵ＣＰＵ１０１は、図４に示すように、ＵＳＢコントローラ回路部１０２の内部の「省電力フラグ」及び「受信フラグ」を、ＯＦＦに設定する（ステップＳ１１０）。このように、電源投入により「省電力フラグ」及び「受信フラグ」がリセットされる。
【００５９】
また、ＣＰＵ１５０は、図７に示す動作フローに従って、ＳＤＲＡＭ１６０を起動させる。
【００６０】
図７において、まず電源が投入されると、ＣＰＵ１５０は、ＳＲＡＭコントローラ回路部１０４の内部の「ＤＲＡＭフラグ」をＯＦＦに設定する（ステップＳ１４０）。
【００６１】
続いて、ＣＰＵ１５０は、ＳＤＲＡＭコントローラ回路部１０７を制御して、ＳＤＲＡＭ１６０のモードレジスタ設定、メモリリード／ライトチェック等の初期化シーケンスを開始する（ステップＳ１４１）。
【００６２】
この初期化シーケンスは、例えば１５秒程度の時間を要する。従って、電源投入後、「１０：００：２０」に、初期化シーケンスが完了する。
【００６３】
続いて、ＣＰＵ１５０は、ＳＲＡＭコントローラ回路部１０４の内部の「ＤＲＡＭフラグ」をＯＮに設定する（ステップＳ１４２）。なお、初期化シーケンス完了後、ＣＰＵ１５０はアイドル状態となる。
【００６４】
「１０：１０：００」に、プリンタ１０Ａの電源投入時から１０分経過すると、タイマー回路部１０８はタイマー割り込みを発生する。なお、ここでは、省電力モードへのタイマー割り込みが１０分で発生するように設定されているものとする。勿論、タイマー割り込み発生の設定時間は、特に限定されるものではなく、任意に設定できるものである。
【００６５】
タイマー回路部１０８からのタイマー割り込み信号が内蔵ＣＰＵ１０１に与えられると、内蔵ＣＰＵ１０１は、図５に例示する動作を行なう。
【００６６】
図５において、まず内蔵ＣＰＵ１０１は、ＵＳＢコントローラ回路部１０２の「受信フラグ」を確認する（Ｓ１２０）。
【００６７】
このとき、ＵＳＢコントローラ回路部１０２は、ホストＰＣ２０からデータ受信をしていないので、「受信フラグ」はＯＦＦである（ステップＳ１２１）。つまり、プリンタ１０Ａが長時間使用されなかったものと判断され、内蔵ＣＰＵ１０１は「省電力フラグ」をＯＮに設定する（ステップＳ１２３）。
【００６８】
また、「省電力フラグ」がＯＮになると、ＵＳＢコントローラ回路部１０２は、電源回路部１８０に対して省電力モードへの切替信号を送信する。これにより、電源回路部１８０は電源遮断領域３０Ｂに属する構成要素への給電を停止し、プリンタ１０Ａは省電力モードに移行する（ステップＳ１２３）。
【００６９】
なお、ステップＳ１２１において、ＵＳＢコントローラ回路部１０２の「受信フラグ」がＯＮに設定されている場合、内蔵ＣＰＵ１０１は「受信フラグ」をＯＦＦに設定する（ステップＳ１２２）。
【００７０】
その後、「１０：２０：００」に、ユーザ操作を受けて、ホストＰＣ２０が印刷データを作成し、印刷データがプリンタ１０Ａに送信される。
【００７１】
印刷データがＵＳＢコントローラ回路部１０２に与えられると、内蔵ＣＰＵ１０１は、図６に例示する動作処理を行なう。
【００７２】
図６において、まず内蔵ＣＰＵ１０１は、ＵＳＢコントローラ回路部１０２に設定されている「省電力フラグ」を確認する（ステップＳ１３０）。
【００７３】
このとき、「省電力フラグ」がＯＮであるから（ステップＳ１３１）、内蔵ＣＰＵ１０１は、ＵＳＢコントローラ回路部１０２の「省電力フラグ」をＯＦＦに設定する（ステップＳ１３２）。
【００７４】
また、「省電力フラグ」がＯＦＦになると、ＵＳＢコントローラ回路部１０２は、電源回路部１８０に対して、通常モードへの切替信号を送信する。電源回路部１８０は、プリンタ１０Ａの全ての構成要素に対して電源給電が再開して、プリンタ１０Ａは通常モードに移行する（ステップＳ１３２）。すなわち、電源遮断領域３０Ｂに属する構成要素に電源供給が再開される。
【００７５】
ＵＳＢコントローラ回路部１０２は、電源安定化後に、ＵＳＢ接続されるホストＰＣ２０から印刷データの受信を開始する（ステップＳ１３３）。
【００７６】
ＵＳＢコントローラ回路部１０２は、その受信した印刷データを順次、ＳＲＡＭコントローラ回路部１０４に与え、受信したデータはＳＲＡＭ１０５に格納される。
【００７７】
すなわち、ＣＰＵ１５０による初期化シーケンスがなされている間も、ＳＲＡＭコントローラ回路部１０４は印刷データを受け取り、その印刷データをＳＲＡＭ１０５に格納することができる。なお、ＳＲＡＭコントローラ１０４における動作については、以下の画像形成処理の詳細な動作説明の項で詳細に説明する。
【００７８】
一方、ＣＰＵ１５０に電源が供給されると、電源安定化後、ＣＰＵ１５０はＳＤＲＡＭ１６０の初期化シーケンスを開始する。このときのＣＰＵ１５０の動作を、図７を用いて説明する。
【００７９】
図７において、まずＣＰＵ１５０は、ＳＲＡＭコントローラ回路部１０４の「ＤＲＡＭフラグ」をＯＦＦに設定する（ステップＳ１４０）。
【００８０】
続いて、ＣＰＵ１５０は、ＳＤＲＡＭコントローラ回路部１０７を制御し、ＳＤＲＡＭ１６０のモードレジスタ設定、メモリリード／ライトチェック等の初期化シーケンスを開始する（ステップＳ１４１）。
【００８１】
例えば初期化シーケンスには１５秒程度の時間を要するので、「１０：２０：２０」に、ＣＰＵ１５０による初期化シーケンスが完了する。
【００８２】
続いて、初期化シーケンスが完了すると、ＣＰＵ１５０は、ＳＲＡＭコントローラ回路部１０２内部の「ＤＲＡＭフラグ」をＯＮに設定する（ステップＳ１４２）。すなわち、「１０：２０：２０」に、「ＤＲＡＭフラグ」はＯＮとなる。
【００８３】
「１０：２０：３５」に、ホストＰＣ２０からの印刷データの受信が完了する。ＣＰＵ１５０は印刷制御回路部１０６を制御し、ＳＤＲＡＭ１６０に格納されている印刷データに基づいて、印刷制御回路部１０６が画像処理を行ない、印刷エンジン部１７０が印刷処理を行なう。
【００８４】
「１０：２１：０５」に、印刷が完了し、プリンタ１０Ａは印刷データに基づく印刷物を出力する。
【００８５】
（Ａ−２−２）画像形成処理の詳細な動作
次に、「１０：２０：００」に、プリンタ１０Ａがデータ受信を開始してからのＳＲＡＭコントローラ回路部１０４における動作について、図面を参照しながら説明する。
【００８６】
上述したように、受信された印刷データは、ＵＳＢコントローラ回路部１０２から順次、ＳＲＡＭコントローラ回路部１０４に送信される。
【００８７】
ＳＲＡＭコントローラ回路部１０４は、ＳＤＲＡＭ１６０が使用できるまでの間、受信した印刷データを順次ＳＲＡＭ１０５に格納するようにし、ＳＤＲＡＭ１６０が使用できるようになると、新しく受信した印刷データをＳＲＡＭ１０５に格納しながら、ＳＲＡＭ１０５に既に格納されている印刷データを順番に読み出してＳＤＲＡＭ１６０に格納するようにする。
【００８８】
また、ＳＲＡＭ１０５に格納されている印刷データがなくなると、ＳＲＡＭコントローラ回路部１０４は、接続切替を行ない、ＵＳＢコントローラ回路部１０２からの印刷データをＳＤＲＡＭ１６０に順次格納するようにする。
【００８９】
図９は、印刷データのデータ受信開始からデータ受信量の推移を説明する説明図である。図９において、横軸は、印刷データ受信開始時（「１０：２０：００」）を時刻０としたときの受信開始からの時間（秒[ｓｅｃ]）を示し、縦軸は、プリンタ１０Ａが受信したデータ受信量の累計（ＭＢｙｔｅ）を示す。
【００９０】
図９において、時刻０では、印刷データが受信され、「省電力フラグ」がＯＦＦとなり、通常モードへの移行が開始する。
【００９１】
時刻５で、電源が安定化し、ＳＲＡＭコントローラ回路部１０４の属する電源遮断領域３０Ｂに属する構成要素への電源が立ち上がる。
【００９２】
時刻５〜時刻２０まで、ＳＲＡＭコントローラ回路部１０４の「ＤＲＡＭフラグ」はＯＦＦである。
【００９３】
このとき、図３に示すＳＲＡＭコントローラ回路部１０４では、バッファ制御回路部１０４１が、ＭＵＸ回路部１０４２〜１０４５に対して接続を「０」に切り替えるように制御する。
【００９４】
具体的には、図３において、ＭＵＸ回路部１０４２〜１０４５は、接続を「０」に切り替えているので、ＵＳＢコントローラ回路部１０２からの印刷データは、ＭＵＸ回路部１０４３を介して、バッファ制御回路部１０４１に与えられる。また、バッファ制御回路部１０４１は、ＭＵＸ回路部１０４４を介してＳＲＡＭ１０５と接続し、印刷データをＳＲＡＭ１０５に与えて格納する。
【００９５】
また、ＭＵＸ回路部１０４２の接続「０」側はＭＵＸ回路部１０４４に接続していないので、画像処理に係る中間データを格納するために、印刷制御回路部１０６がＳＲＡＭ１０５にアクセスすることはできない。
【００９６】
ここで、時刻５から時刻２０までの期間における、ＵＳＢ転送速度は２ＭＢｙｔｅ／ｓｅｃであった。従って、時刻２０の時点で、ＳＲＡＭ１０５に格納されている印刷データの格納容量は３０ＭＢｙｔｅに至る。
【００９７】
さらに、初期化シーケンスが完了した時刻２０以降は、「ＤＲＡＭフラグ」がＯＮとなる。
【００９８】
時刻２０の時点では、「ＤＲＡＭフラグ」がＯＮであり、かつ、ＳＲＡＭ１０５には格納済みの印刷データが存在する。このとき、図３に示すＭＵＸ回路部１０４２〜１０４５は接続を「０」のままである。
【００９９】
バッファ制御回路部１０４１は、「ＤＲＡＭフラグ」がＯＮであり、かつ、ＳＲＡＭ１０５には格納済みの印刷データが存在するとき、ＭＵＸ回路部１０４３を介して受信する印刷データを、ＭＵＸ回路部１０４４を介してＳＲＡＭ１０５に格納しながら、ＳＲＡＭ１０５に先に格納されている印刷データを読み出し、ＭＵＸ回路部１０４５を介して、印刷データをＳＤＲＡＭコントローラ回路部１０７に与える。
【０１００】
すなわち、この期間では、バッファ制御回路部１０４１が、最新の印刷データをＳＲＡＭ１０５に格納すると共に、既にＳＲＡＭ１０５に格納されている印刷データを順番にＳＤＲＡＭ１６０にデータ移行する。
【０１０１】
ここで、このときのＵＳＢ転送速度は、２ＭＢｔｅ／ｓｅｃであった。また、ＳＲＡＭ１０５からＳＤＲＡＭ１６０への経路（内部バス）の転送速度は、ＵＳＢ転送速度より早く、８ＭＢｔｅ／ｓｅｃであった。従って、時刻２０から５秒経過後の時刻２５時点で、ＳＲＡＭ１０５の使用量は０Ｂｙｔｅとなる。
【０１０２】
バッファ制御回路１０４５は、「ＤＲＡＭフラグ」がＯＮであり、かつ、ＳＲＡＭ１０５には格納済みの印刷データが０Ｂｙｔｅとなったとき、ＭＵＸ回路部１０４２〜１０４５に対して接続を「１」に切り替えるように制御する。
【０１０３】
具体的には、図３において、ＭＵＸ回路部１０４２は、ＭＵＸ回路部１０４４を介してＳＲＡＭ１０５と接続する。これにより、印刷制御回路部１０６の画像処理に係る中間処理データをＳＲＡＭ１０５に格納することができる。また、ＭＵＸ回路部１０４３は、ＭＵＸ回路部１０４５を介してＳＤＲＡＭコントローラ回路部１０７と接続する。これにより、ＵＳＢコントローラ回路部１０２からの印刷データをＳＤＲＡＭコントローラ回路部１０７に格納することができる。
【０１０４】
時刻２５以降は、ＵＳＢコントローラ回路部１０２からの印刷データが、ＭＵＸ回路部１０４３及びＭＵＸ回路部１０４５を経由して、ＳＤＲＡＭコントローラ回路部１０７に送信される。
【０１０５】
これにより、以降、ＵＳＢコントローラ回路部１０２は、ＵＳＢを経由して印刷データを受信し、受信した分を順次、ＳＲＡＭコントローラ回路部１０４に送信する。この受信は「１０：２０：３５」まで継続し、最終的には、ＳＲＡＭ１０５は６０ＭＢｙｔｅのデータを受信することができる。
【０１０６】
ここで、第１の実施形態のプリンタ１０Ａによる画像形成処理と、ＳＲＡＭコントローラ回路部１０４を有しない従来のプリンタによる画像形成処理とを比較する。
【０１０７】
図１０は、ＳＲＡＭコントローラ回路部１０４を有しない従来のプリンタを用いた画像形成処理を示すタイムチャートである。図１１は、従来のプリンタを用いたときの印刷データのデータ受信開始からデータ受信量の推移を説明する説明図である。
【０１０８】
図１０に示すように、従来のプリンタは、印刷データが受信されると、電源立ち上げ後、ＣＰＵがＳＤＲＡＭの初期化シーケンスを完了してから、印刷データの受信が開始される。
【０１０９】
そのため、従来のプリンタを用いた場合、印刷データの受信開始時（「１０：２０：００」）から印刷が終了するまで（「１０：２１：２０」）に８０秒の時間を要している。
【０１１０】
一方、図８に示すように、第１の実施形態の画像形成処理の場合、印刷データの受信開始（「１０：２０：００」）から印刷が終了するまで（「１０：２１：０５」）に６５秒の時間を要する。すなわち、ユーザの待ち時間は６５秒である。
【０１１１】
従って、第１の実施形態のプリンタ１０Ａは、図１０及び図１１に例示した従来のプリンタと比べて、１５秒の待ち時間を削減したことになる。
【０１１２】
（Ａ−３）第１の実施形態の効果
以上のように、第１の実施形態によれば、省電力モードにおいて印刷データを受信した際に、画像処理ＳＲＡＭを使用して印刷データの受信を開始できる切り替え機能を設けたため、ＳＤＲＡＭの初期化シーケンスを待たずして、より高速に印刷を開始することができる。
【０１１３】
この際、ＳＲＡＭは画像処理ＳＲＡＭを使用するため、新たなＳＲＡＭを追加する必要も無く、また、ＳＲＡＭは電源遮断領域に配置されるため、省電力モード時の電力の増加は最低限に抑えることができる。
【０１１４】
（Ｂ）第２の実施形態
次に、本発明の画像形成装置及び記憶制御装置の第２の実施形態について、図面を参照しながら詳細に説明する。
【０１１５】
（Ｂ−１）第２の実施形態の構成
第２の実施形態も、図１に例示するように、プリンタ１０がＵＳＢによりホストＰＣ２０と接続しているものとする。第２の実施形態では、プリンタをプリンタ１０Ｂと表記して説明する。
【０１１６】
プリンタ１０Ｂは、第１の実施形態のプリンタ１０Ａと同様に、ホストＰＣ２０からの印刷データに基づいて印刷を行なうものである。また、プリンタ１０Ｂは、第１の実施形態で説明した省電力モード機能と、接続されるホストＰＣ２０とＵＳＢ通信を行なわないときの電源供給の動作モードとして非受信モード機能とを有する。
【０１１７】
図１２は、第２の実施形態のプリンタ１０Ｂの内部構成を示すブロック図である。図１２において、第１の実施形態のプリンタ１０Ａの構成要素に相当する構成要素については対応する番号を付している。
【０１１８】
図１２において、プリンタ１０Ｂは、ＣＰＵ１５０、ＡＳＩＣ２００、ＳＤＲＡＭ１６０、印刷エンジン部１７０、電源回路部２８０を有する。
【０１１９】
また、図１２に示すように、ＡＳＩＣ２００は、内蔵ＣＰＵ２０１、ＵＳＢコントローラ回路部２０２、ＣＰＵブリッジ回路部１０３、ＳＲＡＭコントローラ回路部２０４、ＳＲＡＭ２１１、ＳＲＡＭ２１２、印刷制御回路部１０６、ＳＤＲＡＭコントローラ回路部１０７、タイマー回路部１０８を有する。
【０１２０】
電源遮断領域３０Ｂは、第１の実施形態と同様に、省電力モードのときに、電源供給を遮断する領域である。第２の実施形態の電源遮断領域３０Ｂは、ＣＰＵ１５０、ＳＤＲＡＭ１６０、印刷エンジン部１７０、ＣＰＵブリッジ回路部１０３、ＳＲＡＭ２１２、印刷制御回路部１０６、ＳＤＲＡＭコントローラ回路部１０７が属する。
【０１２１】
電源遮断領域３０Ｃは、非受信モードのときに、ＳＲＡＭコントローラ回路部２０４、ＳＲＡＭ２１１への電源供給を行なう領域である。電源遮断領域３０Ｃは、複数のＳＲＡＭ２１１及び２１２のうち、１個のＳＲＡＭ２１１を含むものとする。
【０１２２】
電源回路部２８０は、ＵＳＢコントローラ回路部２０２からの切替信号に基づいて電源を供給するものであり、省電力モードのときには電源遮断領域３０Ｂ及び電源遮断領域３０Ｃに対して一時的に電源供給を停止するものである。
【０１２３】
また、電源回路部２８０は、非受信モードのときには、電源遮断領域３０Ｃに属する構成要素に対して電源供給を行なうものである。このとき、電源回路部２８０は、電源遮断領域３０Ｂに属する構成要素に対して電源供給を停止する。
【０１２４】
ＵＳＢコントローラ回路部２０２は、第１の実施形態に加えて、ＵＳＢ接続するホストＰＣ２０からＵＳＢバスのＶＢＵＳ信号の有無を検知し、ＶＢＵＳ検知割り込み信号を内蔵ＣＰＵ２０１に与える接続検知部を有するものである。
【０１２５】
また、ＵＳＢコントローラ回路部２０２は、内蔵ＣＰＵ２０１の制御の下、設定フラグを管理するものである。第２の実施形態のＵＳＢコントローラ回路部２０２が管理する設定フラグは、第１の実施形態の「受信フラグ」、「省電力フラグ」に加えて、「ＵＳＢ停止フラグ」を有する。「ＵＳＢ停止フラグ」は、ＵＳＢバスのＶＢＵＳ信号を検知しない場合に「ＯＮ」とし、検知する場合に「ＯＦＦ」とする。
【０１２６】
内蔵ＣＰＵ２０１は、第１の実施形態の内蔵ＣＰＵ１０１の機能に加えて、ＵＳＢコントローラ回路部２０２からＶＢＵＳ検知割り込み信号に基づいて、ＶＢＵＳ割り込み処理を行なうものである。
【０１２７】
ＳＲＡＭコントローラ回路部２０４は、ＳＲＡＭコントローラ回路部１０４の機能に加えて、２個のＳＲＡＭ２１１及びＳＲＡＭ２１２と接続可能とするものである。
【０１２８】
ＳＲＡＭ２１１は、電源遮断領域３０Ｃに配置された記憶手段である。ＳＲＡＭ２１１は、電源非遮断記憶部ともいう。第２の実施形態では、ＳＲＡＭ２１１の記憶容量が１０ＭＢｙｔｅであるとする。
【０１２９】
ＳＲＡＭ２１２は、電源遮断領域３０Ｂに配置された記憶手段である。ＳＲＡＭ２１２は、電源遮断記憶部ともいう。第２の実施形態では、ＳＲＡＭ２１２の記憶容量が３０ＭＢｙｔｅであるとする。
【０１３０】
なお、第２の実施形態では、２個のＳＲＡＭ２１１及びＳＲＡＭ２１２を備える場合を例示するが、３個以上であってもよい。
【０１３１】
図１３は、ＳＲＡＭコントローラ回路部２０４の内部構成及びその周辺構成を示す構成図である。
【０１３２】
図１３において、ＳＲＡＭコントローラ回路部２０４は、ＤＲＡＭフラグ監視部１０４０、バッファ制御回路部２０４１、マルチプレクサ（ＭＵＸ）回路部１０４２〜１０４５を有する。
【０１３３】
バッファ制御回路部２０４１は、ＤＲＡＭフラグ監視部１０４０からのＤＲＡＭフラグ、ＳＲＡＭ２１１及び２１２の格納状況、及び、ＵＳＢコントローラ回路部２０２からのＵＳＢ停止フラグに応じて、ＭＵＸ回路部１０４２〜１０４５の切替制御を行なうものである。
【０１３４】
ＭＵＸ回路部１０４２〜１０４４は、第１の実施形態と同様に、バッファ制御回路部２０４１の制御に基づいて、接続を切り替える接続切替手段である。
【０１３５】
ＭＵＸ回路部１０４４は、ＳＲＡＭ２１１及び２１２に接続するものであり、データを受信すると、ＳＲＡＭ２１１から先にデータを格納する。
【０１３６】
（Ｂ−２）第２の実施形態の動作
（Ｂ−２−１）全体動作
次に、第２の実施形態のプリンタ１０Ｂにおける画像形成処理の動作について、図面を参照しながら詳細に説明する。
【０１３７】
第２の実施形態の動作説明では、適宜、第１の実施形態で示した図４〜図７も参照しながら説明する。また、第２の実施形態でも、例えば、ホストＰＣ２０が６０ＭＢｙｔｅの印刷データを形成する場合を例示する。
【０１３８】
図１４は、電源投入時の内蔵ＣＰＵ２０１の動作を示すフローチャートである。
【０１３９】
図１５は、ＶＢＵＳ＿ＯＦＦ割り込み時の内蔵ＣＰＵ２０１の動作を示すフローチャートである。
【０１４０】
図１６は、ＶＢＵＳ＿ＯＦＦ割り込み時の内蔵ＣＰＵ２０１の動作を示すフローチャートである。
【０１４１】
図１７及び図１８は、第２の実施形態のプリンタ１０Ｂにおける動作を説明するタイムチャートである。ここでは、図１７に例示したタイムチャートに従って、第２の実施形態の動作を説明する。
【０１４２】
図１７において、まず、プリンタ１０Ｂは、電源が投入されていない状態では、ＣＰＵ１５０はパワーＯＦＦ（Pow  OFF）であり、内蔵ＣＰＵ２０１もパワーＯＦＦ（Pow  OFF）である。
【０１４３】
例えば、「１０：００：００（１０時００分００秒）」に、ユーザ操作によりプリンタ１０Ｂの電源が投入される。
【０１４４】
「１０：００：０５」に、電源回路部２８０の電源が安定化し、プリンタ１０Ｂの各構成要素に電源が供給される。
【０１４５】
電源が投入されると、内蔵ＣＰＵ２０１は、図４に従って、ＵＳＢコントローラ回路部２０２内部の「受信フラグ」、「省電力フラグ」及び「ＵＳＢ停止フラグ」をＯＦＦに設定する（ステップＳ３１０）。
【０１４６】
一方、ＣＰＵ１５０は、図７に示す動作フローに従って、ＳＤＲＡＭ１６０を起動させる。
【０１４７】
図７において、まず電源が投入されると、ＣＰＵ１５０は、ＳＲＡＭコントローラ回路部２０４内部の「ＤＲＡＭフラグ」をＯＦＦに設定する（ステップＳ１４０）。
【０１４８】
続いて、ＣＰＵ１５０は、ＳＤＲＡＭコントローラ回路部１０７を制御し、ＳＤＲＡＭ１６０のモードレジスタ設定、メモリリード／ライトチェック等の初期化シーケンスを開始する（ステップＳ１４１）。この初期化シーケンスは、例えば１５秒程度の時間を要するので、電源投入後、「１０：００：２０」に、初期化シーケンスが完了する。
【０１４９】
続いて、ＣＰＵ１５０は、ＳＲＡＭコントローラ回路部２０４の内部の「ＤＲＡＭフラグ」をＯＮに設定する（ステップＳ１４２）。以降、プリンタ１０Ｂはアイドル状態となる。
【０１５０】
「１０：１０：００」に、プリンタ１０Ｂの電源投入時から１０分が経過すると、タイマー回路部１０８はタイマー割り込みを発生する。
【０１５１】
タイマー回路部１０８からタイマー割り込み信号が内蔵ＣＰＵ２０１に与えられると、内蔵ＣＰＵ２０１は、図５に例示する動作を行なう。
【０１５２】
図５において、まず内蔵ＣＰＵ２０１は、ＵＳＢコントローラ回路部２０２の「受信フラグ」を確認する（ステップＳ１２０）。
【０１５３】
このとき、ＵＳＢコントローラ回路部２０２は、ホストＰＣ２０からデータ受信をしていないので、「受信フラグ」はＯＦＦである（ステップＳ１２１）。つまり、プリンタ１０Ｂが長時間使用されなかったものと判断され、内蔵ＣＰＵ２０１は「省電力フラグ」をＯＮに設定する（ステップＳ１２３）。
【０１５４】
また、「省電力フラグ」がＯＮになると、ＵＳＢコントローラ回路部２０２は、電源回路部２８０に対して省電力モードへの切替信号を送信する。これにより、電源回路部２８０は電源遮断領域３０Ｂに属する構成要素への給電を停止し、プリンタ１０Ｂは省電力モードに移行する（ステップＳ１２３）。
【０１５５】
なお、ステップＳ１２１において、ＵＳＢコントローラ回路部２０２の「受信フラグ」がＯＮに設定されている場合、内蔵ＣＰＵ２０１は「受信フラグ」をＯＦＦに設定する（ステップＳ１２２）。
【０１５６】
その後、「１０：２０：００」に、ユーザ操作を受けて、ホスト２０がシャットダウンする。このため、プリンタ１０Ｂにおいて、ＶＢＵＳ信号は、例えば、５Ｖから０Ｖに変化する。
【０１５７】
ＵＳＢコントローラ回路部２０２は、ＶＢＵＳ信号の変化を検知し、ＶＢＵＳ＿ＯＦＦ割り込みを発生し、ＶＢＵＳ＿ＯＦＦ割り込み信号を内蔵ＣＰＵ２０１に送信する。
【０１５８】
内蔵ＣＰＵ２０１は、ＵＳＢコントローラ回路部２０２からのＶＢＵＳ＿ＯＦＦ割り込み信号を受信すると、ＵＳＢ通信が発生しないことを認識し、図１５に例示した動作処理により、非受信モードに移行する。
【０１５９】
図１５において、まず内蔵ＣＰＵ２０１は、ＵＳＢコントローラ回路部２０２の内部の「省電力フラグ」を確認する（ステップＳ３２０）。
【０１６０】
このとき、「省電力フラグ」はＯＦＦであるので（ステップＳ３２１）、内蔵ＣＰＵ２０１は、ＵＳＢコントローラ回路部２０２の「省電力フラグ」をＯＮに設定する（ステップＳ３２２）。なお、ＵＳＢコントローラ回路部２０２の「受信フラグ」がＯＮに設定されている場合には、処理をステップＳ３２３に移行する。
【０１６１】
また、「省電力フラグ」がＯＮになると、ＵＳＢコントローラ回路部２０２は、電源回路部２８０に対して省電力モードへの切替信号を送信する。これにより、電源回路部２８０は、電源遮断領域３０Ｂに属する構成要素への給電を停止し、プリンタ１０Ｂは省電力モードに移行する（ステップＳ３２２）。
【０１６２】
さらに、内蔵ＣＰＵ２０１は、ＵＳＢコントローラ回路部２０２の「ＵＳＢ停止フラグ」をＯＮにする。そして、「ＵＳＢ停止フラグ」がＯＮになると、ＵＳＢコントローラ回路部２０２は、電源回路部２８０に対して非受信モードへの切替信号を送信する。これにより、電源回路部２８０は、電源遮断領域３０Ｃに属する構成要素への給電を停止し、プリンタ１０Ｂは非受信モードに移行する（ステップＳ３２３）。
【０１６３】
このように、非受信モードの場合、電源遮断領域３０Ｂ及び電源遮断領域３０Ｃに属する構成要素に対する電源給電が停止される。
【０１６４】
図１８において、「１１：００：００」に、ユーザ操作により、ホストＰＣ２０は電源が投入され起動する。このため、プリンタ１０Ｂにおいて、ＶＢＵＳ信号は、例えば、０Ｖから５Ｖに変化する。
【０１６５】
ＵＳＢコントローラ回路部２０２は、ＶＢＵＳ信号の変化を検知し、ＶＢＵＳ＿ＯＮ割り込みを発生し、ＶＢＵＳ＿ＯＮ割り込み信号を内蔵ＣＰＵ２０１に送信する。
【０１６６】
内蔵ＣＰＵ２０１は、ＵＳＢコントローラ回路部２０２からのＶＢＵＳ＿ＯＮ割り込み信号を受信すると、ＵＳＢ通信が発生し得ることを認識し、図１６に例示する動作処理により、非受信モードから省電力モードに移行する。
【０１６７】
図１６において、まず内蔵ＣＰＵ２０１は、ＵＳＢコントローラ回路部２０２の内部の「ＵＳＢ停止フラグ」をＯＦＦに設定する（ステップＳ３３０）。
【０１６８】
また、「ＵＳＢ停止フラグ」がＯＦＦになると、ＵＳＢコントローラ回路部２０２は、電源回路部２８０に対して省電力モードへの切替信号を送信する。電源回路部２８０は、電源遮断領域３０Ｃに属する構成要素への安定した給電を再開し、切替信号受信してから５秒経過後に、安定した電源が電源遮断領域３０Ｃに供給され、プリンタ１０Ｂは省電力モードに移行する（ステップＳ３２３）。
【０１６９】
このように、省電力モードの場合、電源遮断領域３０Ｂに属する構成要素に対しては電源供給が停止されるが、電源遮断領域３０Ｃに属する構成要素に対しては電源が供給される。
【０１７０】
「１１：２０：００」に、ユーザ操作により、ホストＰＣ２０が印刷データを作成し、印刷データがプリンタ１０Ｂに送信される。
【０１７１】
印刷データがＵＳＢコントローラ回路部２０２に与えられると、内蔵ＣＰＵ２０１は、図６に例示する動作処理を行なう。
【０１７２】
図６において、まず内蔵ＣＰＵ２０１は、ＵＳＢコントローラ回路部２０２に設定されている「省電力フラグ」を確認する（ステップＳ１３０）。
【０１７３】
このとき、「省電力フラグ」がＯＮであるから（ステップＳ１３１）、内蔵ＣＰＵ２０１は、ＵＳＢコントローラ回路部２０２の「省電力フラグ」をＯＦＦに設定する（ステップＳ１３２）。
【０１７４】
また、「省電力フラグ」がＯＦＦになると、ＵＳＢコントローラ回路部１０２は、電源回路部１８０に対して、通常モードへの切替信号を送信する。電源回路部１８０は、プリンタ１０Ａの全ての構成要素に対して電源給電が再開して、プリンタ１０Ａは通常モードに移行する（ステップＳ１３２）。
【０１７５】
このとき、電源遮断領域３０Ｂに属する構成要素への給電再開と平行して、ＵＳＢコントローラ回路部２０２は、ＵＳＢを経由して印刷データを受信し、受信した印刷データを順次、ＳＲＡＭコントローラ回路部２０４に送信する（ステップＳ１３３）。
【０１７６】
一方、ＣＰＵ１５０への電源供給が開始されると、「１１：２０：０５」に、電源が立ち上がり、ＣＰＵ１５０は、図７に例示した動作処理に従って、ＳＤＲＡＭ１６０の初期化シーケンスを開始する。
【０１７７】
図７において、まず電源が投入されると、ＣＰＵ１５０は、ＳＲＡＭコントローラ回路部２０４内部の「ＤＲＡＭフラグ」をＯＦＦに設定する（ステップＳ１４０）。
【０１７８】
続いて、ＣＰＵ１５０は、ＳＤＲＡＭコントローラ回路部１０７を制御し、ＳＤＲＡＭ１６０のモードレジスタ設定、メモリリード／ライトチェック等の初期化シーケンスを開始する（ステップＳ１４１）。この初期化シーケンスは、例えば１５秒程度の時間を要するので、電源投入後、「１１：２０：２０」に、初期化シーケンスが完了する。
【０１７９】
続いて、ＣＰＵ１５０は、ＳＲＡＭコントローラ回路部２０４の内部の「ＤＲＡＭフラグ」をＯＮに設定する（ステップＳ１４２）。
【０１８０】
「１１：２０：３０」に、ホストＰＣ２０からの印刷データの受信が完了する。ＣＰＵ１５０は印刷制御回路部１０６を制御し、ＳＤＲＡＭ１６０に格納されている印刷データに基づいて、印刷制御回路部１０６が画像処理を行ない、印刷エンジン部１７０が印刷処理を行なう。
【０１８１】
「１１：２１：００」に、印刷が完了し、プリンタ１０Ｂは印刷データに基づく印刷物を出力する。
【０１８２】
（Ｂ−２−２）画像形成処理の詳細な動作
次に、「１１：２０：００」に、プリンタ１０Ｂがデータ受信を開始してからのＳＲＡＭコントローラ回路部２０４における動作について、図面を参照しながら詳細に説明する。
【０１８３】
図１９は、印刷データのデータ受信開始からデータ受信量の推移を説明する説明図である。図１９において、横軸は、印刷データ受信開始時（「１１：２０：００」）を時刻０としたときの受信開始からの時間（秒[ｓｅｃ]）を示し、縦軸は、プリンタ１０Ｂが受信したデータ受信量の累計（ＭＢｙｔｅ）を示す。
【０１８４】
図１９において、時刻０では、ホストＰＣ２０から印刷データが受信される。時刻０から電源が立ち上がる時刻５までの期間は、ＳＲＡＭコントローラ回路部２０４の「ＤＲＡＭフラグ」はＯＦＦであり、ＵＳＢコントローラ回路部２０２の「ＵＳＢ停止フラグ」はＯＦＦである。
【０１８５】
バッファ制御回路部２０４１は、「ＤＲＡＭフラグ」がＯＦＦであるとき、ＭＵＸ回路部１０４２〜１０４５に対して接続を「０」に切り替えるよう制御する。
【０１８６】
具体的には、図１３において、ＭＵＸ回路部１０４２〜１０４５は、接続を「０」に切り替えているので、ＵＳＢコントローラ回路部２０２からの印刷データは、ＭＵＸ回路部１０４３を介してバッファ制御回路部２０４１に与えられる。
【０１８７】
そして、バッファ制御回路部２０４１は、ＭＵＸ回路部１０４４を介して、電源遮断領域１０Ｃに属するＳＲＡＭ２１１と接続し、印刷データをＳＲＡＭ２１１に与えて格納する。
【０１８８】
ここで、時刻０から時刻５までの期間における、ＵＳＢ転送速度は２ＭＢｙｔｅ／ｓｅｃであった。従って、時刻５の時点で、ＳＲＡＭ２１１の使用量は１０ＭＢｙｔｅに至る。
【０１８９】
一方、時刻０において「省電力フラグ」がＯＦＦとなるから、その５秒後、時刻５において、ＳＲＡＭ２１２が属する電源遮断領域３０Ｂの電源が立ち上がる。
【０１９０】
時刻５では、ＳＲＡＭコントローラ回路部２０４の内部の「ＤＲＡＭフラグ」は依然ＯＦＦのままである。また、時刻５の時点で、先に印刷データを格納しているＳＲＡＭ２１１の記憶容量が一杯となるが、ＳＲＡＭ２１２は電源が供給されているので使用可能な状態となる。
【０１９１】
また、このときのバッファ制御回路部２０４１は、ＭＵＸ回路部１０４２〜１０４５に対して「０」に切り替えている。従って、バッファ制御回路部２０４１は、ＭＵＸ回路部１０４２〜１０４５の接続を切り替えることなく、受信した印刷データの格納先を、ＳＲＡＭ２１１からＳＲＡＭ２１２に切り替える。
【０１９２】
すなわち、時刻５以降は、ＵＳＢコントローラ回路部２０２からの印刷データが、ＭＵＸ回路部１０４３、バッファ制御回路部２０４１及びＭＵＸ回路部１０４４を介して、ＳＲＡＭ２１２に格納される。
【０１９３】
ここで、時刻５以降のＵＳＢ転送速度は２ＭＢｙｔｅ／ｓｅｃであった。従って、時刻２０の時点で、ＳＲＡＭ２１２の使用量は３０ＭＢｙｔｅに至る。
【０１９４】
時刻２０の時点で、初期化シーケンスが完了し、「ＤＲＡＭフラグ」がＯＮとなる。
【０１９５】
バッファ制御回路部２０４１は、「ＤＲＡＭフラグ」がＯＮであり、かつ、ＳＲＡＭ２１１及びＳＲＡＭ２１２に格納済みのデータが存在するとき、ＵＳＢコントローラ回路部２０２から受信した最新の印刷データをＳＲＡＭ２１２に格納しながら、ＳＲＡＭ２１１及びＳＲＡＭ２１２に格納されている先の受信データを、順番にＳＤＲＡＭコントローラ回路部１０７へ送信する。
【０１９６】
バッファ制御回路部２０４１は、先に印刷データを格納したＳＲＡＭ２１１における最も古い印刷データから順番に読み出してＳＤＲＡＭコントローラ回路部１０７に送信し、ＳＲＡＭ２１１に格納されているデータがなくなると、次に、ＳＲＡＭ２１２に格納されている古い印刷データから順番に読み出してＳＤＲＡＭコントローラ回路部１０７に送信する。
【０１９７】
時刻２０から時刻２５までの期間のＵＳＢ転送速度は２ＭＢｙｔｅ／ｓｅｃであった。また、ＳＲＡＭ２１１及びＳＲＡＭ２１２からＳＤＲＡＭ１０６への経路（内部バス）の転送速度は、ＵＳＢ転送速度より早い、１０ＭＢｙｔｅ／ｓｅｃであった。従って、時刻２５の時点で、ＳＲＡＭ２１１及びＳＲＡＭ２１２の使用量は共に０Ｂｙｔｅとなる。
【０１９８】
バッファ制御回路２０４１は、「ＤＲＡＭフラグ」がＯＮであり、かつ、ＳＲＡＭ２１１及びＳＲＡＭ２１２に格納済みのデータが０Ｂｙｔｅとなったとき、ＭＵＸ回路部１０４２〜１０４５に対して接続を「１」に切り替えるように制御する。
【０１９９】
具体的には、図１３において、ＭＵＸ回路部１０４２は、ＭＵＸ回路部１０４４を介してＳＲＡＭ２１１及びＳＲＡＭ２１２に接続する。これにより、印刷制御回路部１０６の画像処理に係る中間処理データをＳＲＡＭ２１１及びＳＲＡＭ２１２に格納することができる。また、ＭＵＸ回路部１０４３は、ＭＵＸ回路部１０４５を介してＳＤＲＡＭコントローラ回路部１０７と接続する。
【０２００】
従って、時刻２５以降は、ＵＳＢコントローラ回路部２０２からの印刷データは、ＭＵＸ回路部１０４３及びＭＵＸ回路部１０４５を経由して、ＳＤＲＡＭコントローラ回路部１０７へ送信される。
【０２０１】
これにより、以降、ＵＳＢコントローラ回路部２０２は、ＵＳＢを経由して受信した印刷データを、順次ＳＲＡＭコントローラ回路部２０４に送信する。この受信は、時刻３０まで継続し、最終的には、６０ＭＢｙｔｅの印刷データを受信する。
【０２０２】
ここで、第２の実施形態のプリンタ１０Ｂによる画像形成処理と、ＳＲＡＭコントローラ回路部１０４を有しない従来のプリンタによる画像形成処理とを比較する。
【０２０３】
図１０に示すように、従来のプリンタは、印刷データが受信されると、電源立ち上げ後、ＣＰＵがＳＤＲＡＭの初期化シーケンスを完了してから、印刷データの受信が開始される。
【０２０４】
そのため、従来のプリンタを用いた場合、印刷データの受信開始時（「１０：２０：００」）から印刷が終了するまで（「１０：２１：２０」）に８０秒の時間を要している。
【０２０５】
一方、図１８に示すように、第２の実施形態の画像形成処理の場合、印刷データの受信開始（「１１：２０：００」）から印刷が終了するまで（「１１：２１：００」）に６０秒の時間を要する。すなわち、ユーザの待ち時間は６０秒である。
【０２０６】
従って、第２の実施形態のプリンタ１０Ｂは、図１０及び図１１に例示した従来のプリンタと比べて、２０秒の待ち時間を削減したことになる。
【０２０７】
（Ｂ−３）第２の実施形態の効果
以上のように、第２の実施形態では、第１の実施形態における画像処理ＳＲＡＭを２つに分割して別の電源遮断領域に配置し、かつ、そのうち１つの電源遮断領域はデータ受信前には必ず電力が遮断されていない状態となるように制御するため、ＳＤＲＡＭの初期化シーケンスばかりでなく、電源立ち上がり期間を待たずして、より高速に印刷を開始することができる。
【０２０８】
この際、ＳＲＡＭの多くは電源遮断領域に配置し、電源遮断領域の電源が立ち上がる期間のデータ受信バッファとして必要な容量のみを常時通電領域に配置するため、省電力モード時の電力の増加は最低限に抑えることができる。
【０２０９】
（Ｃ）他の実施形態
上述した第１及び第２の実施形態においても種々の変形実施形態を例示したが、本発明は、以下に説明する変形実施形態にも適用することができる。
【０２１０】
（Ｃ−１）上述した第１及び第２の実施形態では、画像形成装置としてプリンタを用いた例を示したが、画像形成装置は、プリンタに限定されるものではなく、例えば、ＭＦＰ、ファクシミリ、複写装置を用いたシステムにも利用できる。
【０２１１】
（Ｃ−２）上述した第１及び第２の実施形態では、外部装置であるホストＰＣとの接続がＵＳＢによる場合を例示したが、外部装置との接続方法は、Ｅｔｈｅｒｎｅｔ（登録商標）、ＩＥＥＥ１２８４等のデータ通信インタフェースにも利用できる。
【０２１２】
（Ｃ−３）上述した第１及び第２の実施形態では、プリンタが省電力モードヘ移行する条件としてタイマーを用いたが、ユーザや外部装置からのコマンドを条件としても良い。
【０２１３】
同様に、省電力モードから復帰する条件としてデータ受信を用いたが、ユーザや外部装置からのコマンドを条件としても良い。
【０２１４】
（Ｃ−４）上述した第２の実施形態では、非受信モードヘ移行する条件としてＶＢＵＳ＿ＯＦＦ（外部装置との接続断検出）を用いる場合を例示したが、例えば、ユーザや外部装置からのコマンドを条件としても良い。また例えば、Ｅｔｈｅｒｎｅｔ（登録商標）やＩＥＥＥ１２８４等の接続において、外部装置との接続断を検出した場合を条件としても良い。また、外部装置との接続を複数持つ場合は、そのいずれも接続断を検出した場合を条件としても良い。また例えば、印刷エンジンの故障やジャム・印刷用紙切れを条件としても良い。
【０２１５】
同様に、上述した第２の実施形態では、非受信モードから復帰する条件としてＶＢＵＳ＿ＯＮ（外部装置との接続検出）を用いたが、ユーザや外部装置からのコマンドを条件としても良く、また例えばＥｔｈｅｒｎｅｔ（登録商標）やＩＥＥＥ１２８４等の接続においても、外部装置との接続を検出した場合を条件としても良い。また、外部装置との接続を複数持つ場合は、そのいずれかが接続した場合を条件としても良い。また、印刷エンジンの故障やジャムからの復旧・印刷用紙補充を条件としても良い。
【符号の説明】
【０２１６】
１…印刷システム、１０（１０Ａ、１０Ｂ）…プリンタ、２０…ホストＰＣ、
１００…ＡＳＩＣ、１５０…ＣＰＵ、１６０…ＳＤＲＡＭ、
１７０…印刷エンジン部、１８０及び２８０…電源回路部、
１０１及び２０１…内蔵ＣＰＵ、
１０２及び２０２…ＵＳＢコントローラ回路部、
１０３…ＣＰＵブリッジ回路部、
１０４及び２０４…ＳＲＡＭコントローラ回路部、
１０５、２１１及び２１２…ＳＲＡＭ、
１０６…印刷制御回路部、１０７…ＳＤＲＡＭコントローラ回路部、
１０４０…ＤＲＡＭフラグ監視部、
１０４１及び２０４１…バッファ制御回路部、
１０４２〜１０４５…ＭＵＸ回路部。
【図１】
2013043377.tif 000003
【図２】
2013043377.tif 000004
【図３】
2013043377.tif 000005
【図４】
2013043377.tif 000006
【図５】
2013043377.tif 000007
【図６】
2013043377.tif 000008
【図７】
2013043377.tif 000009
【図８】
2013043377.tif 000010
【図９】
2013043377.tif 000011
【図１０】
2013043377.tif 000012
【図１１】
2013043377.tif 000013
【図１２】
2013043377.tif 000014
【図１３】
2013043377.tif 000015
【図１４】
2013043377.tif 000016
【図１５】
2013043377.tif 000017
【図１６】
2013043377.tif 000018
【図１７】
2013043377.tif 000019
【図１８】
2013043377.tif 000020
【図１９】
2013043377.tif 000021