(57)【要約】【課題】曲線因子および開放電圧を向上可能な光電変換素子を提供する。【解決手段】光電変換素子１００は、ｎ型単結晶シリコン基板１と、パッシベーション膜２と、非晶質膜１１〜１ｍと、非晶質膜２１〜２ｍ−１と、電極３１〜３ｍ，４１〜４ｍ−１とを備える。非晶質膜１１〜１ｍ，２１〜２ｍ−１は、ｎ型単結晶シリコン基板１の裏面に接してｎ型単結晶シリコン基板１の面内方向に交互に配置される。非晶質膜１１〜１ｍは、少なくともｐ型不純物層を含み、非晶質膜２１〜２ｍ−１は、少なくともｎ型不純物層を含む。電極３１〜３ｍは、それぞれ、非晶質膜１１〜１ｍのｐ型不純物層に接して配置され、電極４１〜４ｍ−１は、それぞれ、ｎ型非晶質膜２１〜２ｍ−１のｎ型不純物層に接して配置される。そして、非晶質膜１１〜１ｍ，２１〜２ｍ−１において、電極に接する部分の膜厚が電極に接しない部分の膜厚よりも薄い。【選択図】図１
2013191657.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型を有する単結晶シリコンからなる半導体基板と、
前記半導体基板の一方の表面に接して設けられ、前記第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜と、
前記半導体基板の面内方向において前記第１の非晶質膜に隣接して前記半導体基板の一方の表面に接して設けられ、前記第１の導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜と、
前記第１の非晶質膜の前記第１の不純物層に接して設けられた第１の電極と、
前記第２の非晶質膜の前記第２の不純物層に接して設けられた第２の電極とを備え、
前記第１および第２の非晶質膜の少なくとも一方において、前記電極に接する部分の膜厚が前記電極に接しない部分の膜厚よりも薄い、光電変換素子。
【請求項２】
前記第１の非晶質膜は、前記第１の電極に接する部分において第１の膜厚を有し、前記第１の電極に接しない部分において前記第１の膜厚よりも厚い第２の膜厚を有し、
前記第２の非晶質膜は、前記第２の電極に接する部分において第３の膜厚を有し、前記第２の電極に接しない部分において前記第３の膜厚よりも厚い第４の膜厚を有する、請求項１に記載の光電変換素子。
【請求項３】
前記第１の非晶質膜は、前記第１の電極に接する部分において第１の膜厚を有し、前記第１の電極に接しない部分において前記第１の膜厚よりも厚い第２の膜厚を有し、
前記第２の非晶質膜は、前記第２の電極に接する部分および前記第２の電極に接しない部分において同じ膜厚を有する、請求項１に記載の光電変換素子。
【請求項４】
前記第１の非晶質膜は、前記第１の電極に接する部分および前記第１の電極に接しない部分において同じ膜厚を有し、
前記第２の非晶質膜は、前記第２の電極に接する部分において第１の膜厚を有し、前記第２の電極に接しない部分において前記第１の膜厚よりも厚い第２の膜厚を有する、請求項１に記載の光電変換素子。
【請求項５】
前記第１の非晶質膜は、
前記半導体基板の一方の表面に接して設けられ、ｉ型の導電型を有する第１のノンドープ層と、
前記第１のノンドープ層に接して設けられた前記第１の不純物層とを含み、
前記第２の非晶質膜は、
前記半導体基板の一方の表面に接して設けられ、ｉ型の導電型を有する第２のノンドープ層と、
前記第２のノンドープ層に接して設けられた前記第２の不純物層とを含む、請求項１から請求項４のいずれか１項に記載の光電変換素子。
【請求項６】
前記第１および第２のノンドープ層の各々は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンカーボンナイトライド、ｉ型アモルファスシリコンオキサイド、ｉ型アモルファスシリコンおよびｉ型アモルファスシリコンゲルマニウムのいずれかからなる、請求項５に記載の光電変換素子。
【請求項７】
前記第１の非晶質膜は、厚み方向の全体に亘って前記第１の不純物層を含み、
前記第２の非晶質膜は、
前記半導体基板の一方の表面に接して設けられ、ｉ型の導電型を有するノンドープ層と、
前記ノンドープ層に接して設けられた前記第２の不純物層とを含む、請求項１から請求項４のいずれか１項に記載の光電変換素子。
【請求項８】
前記第１の非晶質膜は、
前記半導体基板の一方の表面に接して設けられ、ｉ型の導電型を有するノンドープ層と、
前記ノンドープ層に接して設けられた前記第１の不純物層とを含み、
前記第２の非晶質膜は、厚み方向の全体に亘って前記第２の不純物層を含む、請求項１から請求項４のいずれか１項に記載の光電変換素子。
【請求項９】
前記ノンドープ層は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンカーボンナイトライド、ｉ型アモルファスシリコンオキサイド、ｉ型アモルファスシリコンおよびｉ型アモルファスシリコンゲルマニウムのいずれかからなる、請求項７または請求項８に記載の光電変換素子。
【請求項１０】
前記半導体基板は、ｎ型単結晶シリコンからなり、
前記第１の不純物層は、ｐ型の導電型を有し、
前記第２の不純物層は、ｎ型の導電型を有する、請求項１から請求項９のいずれか１項に記載の光電変換素子。
【請求項１１】
前記第１の不純物層は、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコンナイトライド、ｐ型アモルファスシリコンカーボンナイトライド、ｐ型アモルファスシリコンオキサイド、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンゲルマニウムおよびｐ型アモルファスゲルマニウムのいずれかからなり、
前記第２の不純物層は、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコンナイトライド、ｎ型アモルファスシリコンカーボンナイトライド、ｎ型アモルファスシリコンオキサイド、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンゲルマニウムおよびｎ型アモルファスゲルマニウムのいずれかからなる、請求項１０に記載の光電変換素子。
【請求項１２】
前記半導体基板は、ｐ型単結晶シリコンからなり、
前記第１の不純物層は、ｎ型の導電型を有し、
前記第２の不純物層は、ｐ型の導電型を有する、請求項１から請求項９のいずれか１項に記載の光電変換素子。
【請求項１３】
前記第１の不純物層はは、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコンナイトライド、ｎ型アモルファスシリコンカーボンナイトライド、ｎ型アモルファスシリコンオキサイド、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンゲルマニウムおよびｎ型アモルファスゲルマニウムのいずれかからなり、
前記第２の不純物層はは、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコンナイトライド、ｐ型アモルファスシリコンカーボンナイトライド、ｐ型アモルファスシリコンオキサイド、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンゲルマニウムおよびｐ型アモルファスゲルマニウムのいずれかからなる、請求項１２に記載の光電変換素子。
【請求項１４】
第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面に接して、前記第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜を形成する第１の工程と、
前記半導体基板の面内方向において前記第１の非晶質膜に隣接して前記半導体基板の一方の表面に接して、前記第１の導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜を形成する第２の工程と、
前記第１および第２の不純物層の少なくとも一方の不純物層において前記半導体基板の面内方向における一部分を除去する第３の工程と、
前記一部分が除去された前記少なくとも一方の不純物層に接して電極を形成する第４の工程とを備える光電変換素子の製造方法。
【請求項１５】
前記第３の工程において、前記第１の不純物層において前記半導体基板の面内方向における一部分を除去し、前記第２の不純物層において前記半導体基板の面内方向における一部分を除去せず、
前記第４の工程において、前記一部分が除去された第１の不純物層に接して第１の電極を形成し、前記第２の不純物層に接して第２の電極を形成する、請求項１４に記載の光電変換素子の製造方法。
【請求項１６】
前記第３の工程において、前記第１の不純物層において前記半導体基板の面内方向における一部分を除去せず、前記第２の不純物層において前記半導体基板の面内方向における一部分を除去し、
前記第４の工程において、第１の不純物層に接して第１の電極を形成し、前記一部分が除去された第２の不純物層に接して第２の電極を形成する、請求項１４に記載の光電変換素子の製造方法。
【請求項１７】
前記第３の工程において、前記第１および第２の不純物層の両方において前記半導体基板の面内方向における一部分を除去し、
前記第４の工程において、前記一部分が除去された第１の不純物層に接して第１の電極を形成し、前記一部分が除去された第２の不純物層に接して第２の電極を形成する、請求項１４に記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光電変換素子およびその製造方法に関するものである。
【背景技術】
【０００２】
バックコンタクト型太陽電池は、従来、受光面側にあったｐｎ接合および電極を裏面側に形成することで、受光面側の電極による影を無くし、太陽光をより吸収させることで、高効率を得る太陽電池である。
【０００３】
そして、この太陽電池においては、ｐｎ接合は、熱拡散によって形成されている（特許文献１）。
【０００４】
また、熱拡散以外の方法によって、ｐｎ接合を裏面に形成した太陽電池も提案されている（特許文献２）。この太陽電池は、半導体基板の裏面にｉ型アモルファスシリコン（ａ−Ｓｉ）およびｎ型ａ−Ｓｉを順次積層し、その積層したｉ型ａ−Ｓｉおよびｎ型ａ−Ｓｉの一部分を除去し、その除去した一部分にｉ型ａ−Ｓｉおよびｐ型ａ−Ｓｉを順次積層した構造からなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００６−５２３０２５号公報
【特許文献２】特開２０１０−８０８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献２に記載された太陽電池においては、ｐ型ａ−Ｓｉとｉ型ａ−Ｓｉとの合計膜厚、およびｎ型ａ−Ｓｉとｉ型ａ−Ｓｉとの合計膜厚が厚い場合、直列抵抗が高くなり光電変換素子の曲線因子（ＦＦ：Ｆｉｌｌ  Ｆａｃｔｏｒ）が低下するという問題がある。一方、ｐ型ａ−Ｓｉとｉ型ａ−Ｓｉとの合計膜厚、およびｎ型ａ−Ｓｉとｉ型ａ−Ｓｉとの合計膜厚が薄い場合、半導体基板に対するパッシベーション効果が低下し、光電変換素子の開放電圧が低下するという問題がある。
【０００７】
そこで、この発明の実施の形態によれば、曲線因子および開放電圧を向上可能な光電変換素子を提供する。
【０００８】
また、この発明の実施の形態によれば、曲線因子および開放電圧を向上可能な光電変換素子の製造方法を提供する。
【課題を解決するための手段】
【０００９】
この発明の実施の形態によれば、光電変換素子は、半導体基板と、第１および第２の非晶質膜と、第１および第２の電極とを備える。半導体基板は、第１の導電型を有する単結晶シリコンからなる。第１の非晶質膜は、半導体基板の一方の表面に接して設けられ、第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む。第２の非晶質膜は、半導体基板の面内方向において第１の非晶質膜に隣接して半導体基板の一方の表面に接して設けられ、第１の導電型を有する第２の不純物層を少なくとも含む。第１の電極は、第１の非晶質膜の第１の不純物層に接して設けられる。第２の電極は、第２の非晶質膜の第２の不純物層に接して設けられる。そして、第１および第２の非晶質膜の少なくとも一方において、電極に接する部分の膜厚が電極に接しない部分の膜厚よりも薄い。
【００１０】
また、この発明の実施の形態によれば、光電変換素子の製造方法は、第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面に接して、第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜を形成する第１の工程と、半導体基板の面内方向において第１の非晶質膜に隣接して半導体基板の一方の表面に接して、第１の導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜を形成する第２の工程と、第１および第２の不純物層の少なくとも一方の不純物層において半導体基板の面内方向における一部分を除去する第３の工程と、一部分が除去された少なくとも一方の不純物層に接して電極を形成する第４の工程とを備える。
【発明の効果】
【００１１】
この発明の実施の形態による光電変換素子においては、半導体基板の導電型と反対の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜と、半導体基板の導電型と同じ導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜との少なくとも一方において、電極に接する部分の膜厚が電極に接しない部分の膜厚よりも薄い。その結果、半導体基板中で光励起された電子および正孔の少なくとも一方は、電極に到達するときの直列抵抗が低くなり、第１および第２の非晶質膜の少なくとも一方において、電極に接しない部分は、半導体基板に対するパッシベーション効果が高く、キャリア（電子および正孔）の再結合を抑制する。
【００１２】
従って、光電変換素子の曲線因子および開放電圧を向上できる。
【００１３】
また、この発明の実施の形態による光電変換素子の製造方法は、上述した光電変換素子を製造する。
【００１４】
従って、この発明の実施の形態による光電変換素子の製造方法を用いることによって、光電変換素子の曲線因子および開放電圧を向上できる。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施の形態１による光電変換素子の構成を示す断面図である。
【図２】図１に示す非晶質膜の拡大図である。
【図３】図１に示す光電変換素子の製造方法を示す第１の工程図である。
【図４】図１に示す光電変換素子の製造方法を示す第２の工程図である。
【図５】図１に示す光電変換素子の製造方法を示す第３の工程図である。
【図６】実施の形態２による光電変換素子の構成を示す断面図である。
【図７】図６に示す非晶質膜の拡大図である。
【図８】図６に示す光電変換素子の製造工程の一部を示す工程図である。
【図９】実施の形態３による光電変換素子の構成を示す断面図である。
【図１０】図９に示す非晶質膜の拡大図である。
【図１１】図９に示す光電変換素子の製造工程の一部を示す工程図である。
【発明を実施するための形態】
【００１６】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００１７】
この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていることを意味する。アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンオキサイド（ａ−ＳｉＯ）、アモルファスシリコンナイトライド（ａ−ＳｉＮ）、アモルファスシリコンカーボンナイトライド（ａ−ＳｉＣＮ）、アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ）およびアモルファスゲルマニウム（ａ−Ｇｅ）についても、同様に、Ｈ原子が含まれていることを意味する。
【００１８】
［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。図１を参照して、この発明の実施の形態１による光電変換素子１００は、ｎ型単結晶シリコン基板１と、パッシベーション膜２と、非晶質膜１１〜１ｍ（ｍは２以上の整数）と、非晶質膜２１〜２ｍ−１と、電極３１〜３ｍ，４１〜４ｍ−１とを備える。
【００１９】
ｎ型単結晶シリコン基板１は、例えば、（１００）の面方位および０．１〜１．０Ω・ｃｍの比抵抗を有する。また、ｎ型単結晶シリコン基板１は、例えば、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。
【００２０】
パッシベーション膜２は、例えば、二酸化シリコン（ＳｉＯ２）からなり、ｎ型単結晶シリコン基板１の光入射側の表面に接して設けられる。そして、パッシベーション膜２は、例えば、１００ｎｍの膜厚を有する。
【００２１】
非晶質膜１１〜１ｍの各々は、非晶質相からなり、ｎ型単結晶シリコン基板１の光入射側と反対側の表面に接して設けられる。そして、非晶質膜１１〜１ｍは、ｎ型単結晶シリコン基板１の面内方向において所望の間隔で配置される。
【００２２】
非晶質膜２１〜２ｍ−１は、非晶質相からなる。そして、非晶質膜２１は、非晶質膜１１，１２およびｎ型単結晶シリコン基板１に接して配置され、非晶質膜２２は、非晶質膜１２，１３およびｎ型単結晶シリコン基板１に接して配置され、以下、同様にして、非晶質膜２ｍ−１は、非晶質膜１ｍ−１，１ｍおよびｎ型単結晶シリコン基板１に接して配置される。
【００２３】
電極３１〜３ｍは、それぞれ、非晶質膜１１〜１ｍに接して設けられる。電極４１〜４ｍ−１は、それぞれ、非晶質膜２１〜２ｍ−１に接して設けられる。そして、電極３１〜３ｍ，４１〜４ｍ−１の各々は、例えば、銀（Ａｇ）からなる。
【００２４】
図２は、図１に示す非晶質膜１１，２１の拡大図である。図２を参照して、非晶質膜１１は、非晶質膜１１Ａ，１１Ｂのいずれかからなり、非晶質膜２１は、非晶質膜２１Ａ，２１Ｂのいずれかからなる。そして、非晶質膜１１Ａ，１１Ｂと非晶質膜２１Ａ，２１Ｂとの組み合わせは、図２の（ａ）〜（ｄ）に示すように４通りである。
【００２５】
非晶質膜１１Ａは、ノンドープ層１０１と、ｐ型不純物層１０２とからなる。ノンドープ層１０１は、ｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成された表面と反対側の表面）に接して配置される。ｐ型不純物層１０２は、ノンドープ層１０１に接して配置される。そして、ｐ型不純物層１０２は、ノンドープ層１０１側と反対側に凹部１０４を有する。
【００２６】
ノンドープ層１０１は、ｉ型の導電型を有し、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、５〜１０ｎｍである。ｐ型不純物層１０２は、ｐ型の導電型を有し、例えば、ｐ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のボロン（Ｂ）を含む。凹部１０４には、電極３１が形成される。そして、ｐ型不純物層１０２は、電極３１に接する部分において、例えば、５〜１０ｎｍの膜厚を有し、電極３１に接しない部分において、例えば、３０〜３５ｎｍの膜厚を有する。従って、非晶質膜１１Ａは、全体では、電極３１に接する部分において、１０〜２０ｎｍの膜厚を有し、電極３１に接しない部分において、３５〜４５ｎｍの膜厚を有する。このように、非晶質膜１１Ａは、電極３１に接する部分の膜厚が電極３１に接しない部分の膜厚よりも薄い構造からなる。
【００２７】
非晶質膜２１Ａは、ノンドープ層２０１と、ｎ型不純物層２０２とからなる。ノンドープ層２０１は、ｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成された表面と反対側の表面）に接して配置される。ｎ型不純物層２０２は、ノンドープ層２０１に接して配置される。そして、ｎ型不純物層２０２は、ノンドープ層２０１側と反対側に凹部２０４を有する。
【００２８】
ノンドープ層２０１は、ｉ型の導電型を有し、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、５〜１０ｎｍである。ｎ型不純物層２０２は、ｎ型の導電型を有し、例えば、ｎ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のリン（Ｐ）を含む。凹部２０４には、電極４１が形成される。そして、ｎ型不純物層２０２は、電極４１に接する部分において、例えば、５〜１０ｎｍの膜厚を有し、電極４１に接しない部分において、例えば、３０〜３５ｎｍの膜厚を有する。従って、非晶質膜２１Ａは、全体では、電極４１に接する部分において、１０〜２０ｎｍの膜厚を有し、電極４１に接しない部分において、３５〜４５ｎｍの膜厚を有する。このように、非晶質膜２１Ａは、電極４１に接する部分の膜厚が電極４１に接しない部分の膜厚よりも薄い構造からなる。
【００２９】
非晶質膜１１Ｂは、ｐ型不純物層１０３からなる。ｐ型不純物層１０３は、ｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成された表面と反対側の表面）に接して配置される。そして、ｐ型不純物層１０３は、ｎ型単結晶シリコン基板１の裏面に接する面と反対側に凹部１０４を有する。また、ｐ型不純物層１０３は、例えば、ｐ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のＢを含む。更に、ｐ型不純物層１０３は、電極３１に接する部分において、１０〜２０ｎｍの膜厚を有し、電極３１に接しない部分において、３５〜４５ｎｍの膜厚を有する。このように、非晶質膜１１Ｂ（＝ｐ型非晶質膜１０３）は、電極３１に接する部分の膜厚が電極３１に接しない部分の膜厚よりも薄い構造からなる。
【００３０】
非晶質膜２１Ｂは、ｎ型不純物層２０３からなる。ｎ型不純物層２０３は、ｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成された表面と反対側の表面）に接して配置される。そして、ｎ型不純物層２０３は、ｎ型単結晶シリコン基板１の裏面に接する面と反対側に凹部２０４を有する。また、ｎ型不純物層２０３は、例えば、ｎ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のＰを含む。更に、ｎ型不純物層２０３は、電極４１に接する部分において、１０〜２０ｎｍの膜厚を有し、電極４１に接しない部分において、３５〜４５ｎｍの膜厚を有する。このように、非晶質膜２１Ｂ（＝ｎ型不純物層２０３）は、電極４１に接する部分の膜厚が電極４１に接しない部分の膜厚よりも薄い構造からなる。
【００３１】
このように、非晶質膜１１Ａは、ｉ型ａ−Ｓｉ／ｐ型ａ−Ｓｉからなり、非晶質膜１１Ｂは、ｐ型ａ−Ｓｉからなる。また、非晶質膜２１Ａは、ｉ型ａ−Ｓｉ／ｎ型ａ−Ｓｉからなり、非晶質膜２１Ｂは、ｎ型ａ−Ｓｉからなる。
【００３２】
なお、図１に示す非晶質膜１２〜１ｍの各々も、図２に示す非晶質膜１１Ａ，１１Ｂのいずれかからなり、図１に示す非晶質膜２２〜２ｍ−１の各々も、図２に示す非晶質膜２１Ａ，２１Ｂのいずれかからなる。
【００３３】
非晶質膜１１〜１ｍの各々が図２に示す非晶質膜１１Ａ，１１Ｂのいずれかからなり、非晶質膜２１〜２ｍ−１の各々が図２に示す非晶質膜２１Ａ，２１Ｂのいずれかからなる場合、電極３１〜３ｍの各々は、ｐ型不純物層１０２（またはｐ型不純物層１０３）に接して設けられ、電極４１〜４ｍ−１の各々は、ｎ型不純物層２０２（またはｎ型不純物層２０３）に接して設けられる。
【００３４】
上述したように、非晶質膜１１〜１ｍの各々は、非晶質膜１１Ａ（＝ノンドープ層１０１／ｐ型不純物層１０２）、または非晶質膜１１Ｂ（＝ｐ型不純物層１０３）からなる。また、非晶質膜２１〜２ｍ−１の各々は、非晶質膜２１Ａ（＝ノンドープ層２０１／ｎ型不純物層２０２）、または非晶質膜２１Ｂ（＝ｎ型不純物層２０３）からなる。従って、非晶質膜１１〜１ｍの各々は、少なくともｐ型不純物層を含む非晶質膜であり、非晶質膜２１〜２ｍ−１の各々は、少なくともｎ型不純物層を含む非晶質膜である。
【００３５】
再び、図１を参照して、非晶質膜１１〜１ｍおよび非晶質膜２１〜２ｍ−１は、図１の紙面に垂直な方向において同じ長さを有する。そして、少なくともｐ型不純物層を含む非晶質膜１１〜１ｍの全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、６０〜９３％であり、少なくともｎ型不純物層を含む非晶質膜２１〜２ｍ−１の全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、５〜２０％である。
【００３６】
このように、少なくともｐ型不純物層を含む非晶質膜１１〜１ｍの面積占有率を少なくともｎ型不純物層を含む非晶質膜２１〜２ｍ−１の面積占有率よりも大きくするのは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔がｐｎ接合（少なくともｐ型不純物層を含む非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。
【００３７】
なお、以下においては、非晶質膜１１〜１ｍの各々が非晶質膜１１Ａからなり、非晶質膜２１〜２ｍ−１の各々が非晶質膜２１Ａからなる場合を例にして説明する。
【００３８】
図３〜図５は、それぞれ、図１に示す光電変換素子１００の製造方法を示す第１〜第３の工程図である。
【００３９】
光電変換素子１００の製造方法について説明する。光電変換素子１００は、プラズマ装置を主に用いてプラズマＣＶＤ法によって製造される。
【００４０】
プラズマ装置は、仕込室と、反応室ＣＢ１〜ＣＢ３と、取出室と、整合器と、ＲＦ電源とを備える。仕込室、反応室ＣＢ１〜ＣＢ３および取出室は、直列に配置されている。そして、仕込室と反応室ＣＢ１との間、反応室ＣＢ１と反応室ＣＢ２との間、反応室ＣＢ２と反応室ＣＢ３との間、および反応室ＣＢ３と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室ＣＢ１、反応室ＣＢ２、反応室ＣＢ３および取出室へ単結晶シリコン基板を順次搬送する搬送機構がプラズマ装置に備えられている。
【００４１】
仕込室は、加熱機構と排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。
【００４２】
反応室ＣＢ１〜ＣＢ３の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、反応室ＣＢ１〜ＣＢ３内のガスを排気し、反応室ＣＢ１〜ＣＢ３の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。平行平板電極は、整合器を介してＲＦ電源に接続される。なお、反応室ＣＢ１は、ｉ型ａ−Ｓｉを堆積するための反応室であり、反応室ＣＢ２は、ｐ型ａ−Ｓｉを堆積するための反応室であり、反応室ＣＢ３は、ｎ型ａ−Ｓｉを堆積するための反応室である。
【００４３】
取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。
【００４４】
仕込室、反応室ＣＢ１〜ＣＢ３および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室ＣＢ１〜ＣＢ３および取出室に最も近くなるように、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気する。
【００４５】
ＲＦ電源は、例えば、１３．５６ＭＨｚのＲＦ電力を整合器を介して反応室ＣＢ１〜ＣＢ３の平行平板電極に印加する。
【００４６】
光電変換素子１００の製造が開始されると、ｎ型単結晶シリコン基板１をエタノール等で超音波洗浄して脱脂し、その後、ｎ型単結晶シリコン基板１をフッ酸中に浸漬してｎ型単結晶シリコン基板１の表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１の表面を水素で終端する（図３の工程（ａ）参照）。
【００４７】
ｎ型単結晶シリコン基板１の洗浄が終了すると、ｎ型単結晶シリコン基板１を酸化炉に入れ、１０００℃の温度で酸素雰囲気中でｎ型単結晶シリコン基板１を熱酸化する。この場合、酸化時間は、例えば、３０分である。そして、ｎ型単結晶シリコン基板１の片側の表面および端面に形成されたＳｉＯ２をフッ酸によって除去し、ｎ型単結晶シリコン基板１の一方の表面にＳｉＯ２からなるパッシベーション膜２を形成する（図３の工程（ｂ）参照）。
【００４８】
そして、ｎ型単結晶シリコン基板１／パッシベーション膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。
【００４９】
その後、仕込室の排気機構は、１×１０−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。また、反応室ＣＢ１〜ＣＢ３の加熱機構も、ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。
【００５０】
ｎ型単結晶シリコン基板１／パッシベーション膜２の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、ｎ型単結晶シリコン基板１／パッシベーション膜２は、仕込室から反応室ＣＢ１へ搬送される。
【００５１】
ノンドープ層１０１，２０１、ｐ型不純物層１０２，１０３およびｎ型不純物層２０２，２０３を形成するときの材料ガスの流量を表１に示す。
【００５２】
【表１】
2013191657.tif 000003
【００５３】
ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ１へ搬送されると、１０ｓｃｃｍのシラン（ＳｉＨ４）ガスと、１００ｓｃｃｍの水素（Ｈ２）ガスとを反応室ＣＢ１に流し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｉ型ａ−Ｓｉからなるノンドープ層がｎ型単結晶シリコン基板１の表面（＝パッシベーション膜２が形成された面と反対側の表面）に堆積される。
【００５４】
ノンドープ層の膜厚が５〜１０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガスおよびＨ２ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ノンドープ層／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ１から反応室ＣＢ２へ搬送する。
【００５５】
その後、２ｓｃｃｍのＳｉＨ４ガスと、４２ｓｃｃｍのＨ２ガスと、水素希釈された１２ｓｃｃｍのジボラン（Ｂ２Ｈ６）ガスとを反応室ＣＢ２に流し、反応室ＣＢ２の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＢ２Ｈ６ガスの濃度は、０．１％である。
【００５６】
これによって、反応室ＣＢ２内でプラズマが発生し、ｐ型ａ−Ｓｉからなるｐ型不純物層がノンドープ層上に堆積される。その結果、非晶質膜１１〜１ｍ用の非晶質膜２０がｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成された表面と反対側の表面）に形成される（図３の工程（ｃ）参照）。
【００５７】
ｐ型不純物層の膜厚が３０〜３５ｎｍになると、反応室ＣＢ２の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガスおよびＢ２Ｈ６ガスの反応室ＣＢ２への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ２を真空引きする。そして、仕切バルブを開け、非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ２から取出室へ搬送し、非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２を室温まで冷却した後、取り出す。
【００５８】
そして、取り出した非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２の非晶質膜２０の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン３０を形成する（図３の工程（ｄ）参照）。
【００５９】
その後、レジストパターン３０をマスクとして非晶質膜２０をドライエッチングまたはウェットエッチングによってエッチングし、非晶質膜５１〜５ｍを形成する（図３の工程（ｅ）参照）。
【００６０】
その後、非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の非晶質膜５１〜５ｍ側をフッ酸で洗浄し、非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。
【００６１】
そして、仕込室の排気機構は、１×１０−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。
【００６２】
非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度が２００℃に達すると、非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を仕込室から反応室ＣＢ１へ搬送する。
【００６３】
非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ１へ搬送されると、１０ｓｃｃｍのＳｉＨ４ガスと、１００ｓｃｃｍのＨ２ガスとを反応室ＣＢ１に流し（表１参照）、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｉ型ａ−Ｓｉからなるノンドープ層が非晶質膜５１〜５ｍおよびｎ型単結晶シリコン基板１の表面に堆積される。
【００６４】
ノンドープ層の膜厚が５〜１０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガスおよびＨ２ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ノンドープ層／非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ１から反応室ＣＢ３へ搬送する。
【００６５】
ノンドープ層／非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ３へ搬送されると、２０ｓｃｃｍのＳｉＨ４ガスと、１５０ｓｃｃｍのＨ２ガスと、水素希釈された５０ｓｃｃｍのフォスフィン（ＰＨ３）ガスとを反応室ＣＢ３に流し（表１参照）、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＰＨ３ガスの濃度は、０．２％である。
【００６６】
これによって、反応室ＣＢ３内でプラズマが発生し、ｎ型ａ−Ｓｉからなるｎ型不純物層がノンドープ層上に堆積される。その結果、非晶質膜２１〜２ｍ−１用の非晶質膜４０が非晶質膜５１〜５ｍおよびｎ型単結晶シリコン基板１上に形成される（図４の工程（ｆ）参照）。
【００６７】
ｎ型不純物層の膜厚が３０〜３５ｎｍになると、反応室ＣＢ３の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガスおよびＰＨ３ガスの反応室ＣＢ３への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ３を真空引きする。そして、仕切バルブを開け、非晶質膜４０／非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ３から取出室へ搬送する。そして、非晶質膜４０／非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を室温まで冷却し、取出室から取出す。
【００６８】
その後、非晶質膜４０／非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の非晶質膜４０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン５０を形成する（図４の工程（ｇ）参照）。
【００６９】
そして、レジストパターン５０をマスクとして非晶質膜４０をドライエッチングまたはウェットエッチングによってエッチングし、非晶質膜６１〜６ｍ−１を形成する（図４の工程（ｈ）参照）。
【００７０】
その後、非晶質膜６１〜６ｍ−１／非晶質膜５１〜５ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の非晶質膜５１〜５ｍ，６１〜６ｍ−１上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン６０を形成する（図４の工程（ｉ）参照）。
【００７１】
そして、レジストパターン６０をマスクとして非晶質膜５１〜５ｍ，６１〜６ｍ−１をドライエッチングまたはウェットエッチングによってエッチングし、非晶質膜１１〜１ｍ，２１〜２ｍ−１を形成する（図５の工程（ｊ）参照）。
【００７２】
引き続いて、非晶質膜１１〜１ｍ，２１〜２ｍ−１側にＡｇを蒸着し、その蒸着したＡｇをフォトリソグラフィおよびエッチングによってパターンニングし、電極３１〜３ｍ，４１〜４ｍ−１を形成する。これによって、光電変換素子１００が完成する（図５の工程（ｋ）参照）。
【００７３】
光電変換素子１００において、太陽光がパッシベーション膜２側から光電変換素子１００に照射されると、ｎ型単結晶シリコン基板１中で電子および正孔が光励起される。
【００７４】
光励起された電子および正孔は、パッシベーション膜２側へ拡散しても、パッシベーション膜２によるｎ型単結晶シリコン基板１のパッシベーション効果によって再結合し難く、非晶質膜１１〜１ｍ，２１〜２ｍ−１側へ拡散する。
【００７５】
そして、非晶質膜１１〜１ｍ，２１〜２ｍ−１側へ拡散した電子および正孔は、（ノンドープ層１０１およびｐ型不純物層１０２を含む非晶質膜１１〜１ｍ）／ｎ型単結晶シリコン基板１（＝ｐｉｎ接合）による内部電界によって分離され、正孔は、非晶質膜１１〜１ｍ（＝ノンドープ層１０１／ｐ型不純物層１０２）を介して電極３１〜３ｍへ到達し、電子は、非晶質膜２１〜２ｍ−１（＝ノンドープ層２０１／ｎ型不純物層２０２）を介して電極４１〜４ｍ−１へ到達する。
【００７６】
電極４１〜４ｍ−１へ到達した電子は、電極３１〜３ｍと電極４１〜４ｍ−１との間に接続された負荷を介して電極３１〜３ｍへ到達し、正孔と再結合する。
【００７７】
このように、光電変換素子１００は、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。
【００７８】
そして、光電変換素子１００においては、ｐ型不純物層１０２を含む非晶質膜１１〜１ｍにおいて、それぞれ、電極３１〜３ｍに接する部分の膜厚が電極３１〜３ｍに接しない部分の膜厚よりも薄い。また、ｎ型不純物層２０２を含む非晶質膜２１〜２ｍ−１において、それぞれ、電極４１〜４ｍ−１に接する部分の膜厚が電極４１〜４ｍ−１に接しない部分の膜厚よりも薄い。その結果、正孔がｎ型単結晶シリコン基板１から非晶質膜１１〜１ｍを介して電極３１〜３ｍへ到達するときの直列抵抗が低下するとともに、電子がｎ型単結晶シリコン基板１から非晶質膜２１〜２ｍ−１を介して電極４１〜４ｍ−１へ到達するときの直列抵抗が低下する。また、電極３１〜３ｍが形成されていない非晶質膜１１〜１ｍの部分、および電極４１〜４ｍ−１が形成されていない非晶質膜２１〜２ｍ−１の部分は、４０ｎｍ程度の膜厚があるので、ｎ型単結晶シリコン基板１の裏面に対するパッシベーション効果が高く、ｎ型単結晶シリコン基板１の裏面におけるキャリア（電子および正孔）の再結合が抑制される。
【００７９】
従って、光電変換素子１００の曲線因子ＦＦおよび開放電圧Ｖｏｃを向上できる。
【００８０】
上記においては、非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなる場合（図２の（ａ）参照）について説明したが、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなっていてもよい（図２の（ｂ）参照）。この場合、図３の工程（ｃ）において、ｐ型不純物層１０３用のｐ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１の裏面（パッシベーション層２が形成された面と反対側の表面）に堆積される。
【００８１】
その結果、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなる場合も、非晶質膜１１〜１ｍにおいて、電極３１〜３ｍに接する部分の膜厚が電極３１〜３ｍに接しない部分の膜厚よりも薄い。従って、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなる場合も、上述したように、光電変換素子１００において、開放電圧Ｖｏｃおよび曲線因子ＦＦを向上できる。
【００８２】
また、非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなっていてもよい（図２の（ｃ）参照）。この場合、図４の工程（ｆ）において、ｎ型不純物層２０３用のｎ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１および非晶質膜５１〜５ｍ上に堆積される。
【００８３】
その結果、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、非晶質膜２１〜２ｍ−１において、電極４１〜４ｍ−１に接する部分の膜厚が電極４１〜４ｍ−１に接しない部分の膜厚よりも薄い。従って、非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、上述したように、光電変換素子１００において、開放電圧Ｖｏｃおよび曲線因子ＦＦを向上できる。
【００８４】
更に、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなっていてもよい（図２の（ｄ）参照）。この場合、図３の工程（ｃ）において、ｐ型不純物層１０３用のｐ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１の裏面（パッシベーション層２が形成された面と反対側の表面）に堆積される。また、図４の工程（ｆ）において、ｎ型不純物層２０３用のｎ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１および非晶質膜５１〜５ｍ上に堆積される。
【００８５】
その結果、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、非晶質膜１１〜１ｍにおいて、電極３１〜３ｍに接する部分の膜厚が電極３１〜３ｍに接しない部分の膜厚よりも薄く、非晶質膜２１〜２ｍ−１において、電極４１〜４ｍ−１に接する部分の膜厚が電極４１〜４ｍ−１に接しない部分の膜厚よりも薄い。従って、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、上述したように、光電変換素子１００において、開放電圧Ｖｏｃおよび曲線因子ＦＦを向上できる。
【００８６】
また、上記においては、非晶質膜１１〜１ｍを構成するノンドープ層１０１は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ノンドープ層１０１は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。
【００８７】
更に、非晶質膜１１〜１ｍを構成するｐ型不純物層１０２，１０３の各々は、ｐ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｐ型不純物層１０２，１０３の各々は、ｐ型ａ−ＳｉＣ、ｐ型ａ−ＳｉＯ、ｐ型ａ−ＳｉＮ、ｐ型ａ−ＳｉＣＮ、ｐ型ａ−ＳｉＧｅおよびｐ型ａ−Ｇｅのいずれかからなっていてもよい。
【００８８】
更に、非晶質膜２１〜２ｍ−１を構成するノンドープ層２０１は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ノンドープ層２０１は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。
【００８９】
更に、非晶質膜２１〜２ｍ−１を構成するｎ型不純物層２０２，２０３の各々は、ｎ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｎ型不純物層２０２，２０３の各々は、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＣＮ、ｎ型ａ−ＳｉＧｅおよびｎ型ａ−Ｇｅのいずれかからなっていてもよい。
【００９０】
即ち、光電変換素子１００においては、ｐ型不純物層１０２，１０３、ｎ型不純物層２０２，２０３およびノンドープ層１０１，２０１は、それぞれ、表２に示す材料のいずれかからなっていてもよい。
【００９１】
【表２】
2013191657.tif 000004
【００９２】
この場合、ｐ型ａ−ＳｉＣは、ＳｉＨ４ガス、メタン（ＣＨ４）ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＯは、ＳｉＨ４ガス、酸素（Ｏ２）ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＮは、ＳｉＨ４ガス、アンモニア（ＮＨ３）ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＣＮは、ＳｉＨ４ガス、ＣＨ４ガス、ＮＨ３ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＧｅは、ＳｉＨ４ガス、ゲルマン（ＧｅＨ４）ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−Ｇｅは、ＧｅＨ４ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。
【００９３】
また、ｎ型ａ−ＳｉＣは、ＳｉＨ４ガス、ＣＨ４ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＯは、ＳｉＨ４ガス、Ｏ２ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＮは、ＳｉＨ４ガス、ＮＨ３ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＣＮは、ＳｉＨ４ガス、ＣＨ４ガス、ＮＨ３ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＧｅは、ＳｉＨ４ガス、ＧｅＨ４ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−Ｇｅは、ＧｅＨ４ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。
【００９４】
更に、ｉ型ａ−ＳｉＣは、ＳｉＨ４ガス、ＣＨ４ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＯは、ＳｉＨ４ガス、Ｏ２ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＮは、ＳｉＨ４ガス、ＮＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＣＮは、ＳｉＨ４ガス、ＣＨ４ガス、ＮＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＧｅは、ＳｉＨ４ガス、ＧｅＨ４ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。
【００９５】
なお、ノンドープ層１０１，２０１としては、ｉ型ａ−Ｇｅも想定されるが、ｉ型ａ−Ｇｅは、ｎ型単結晶シリコン基板１よりも光学バンドギャップが小さいので、ｉ型ａ−Ｇｅをノンドープ層１０１，２０１として用いた場合、開放電圧Ｖｏｃの向上が困難である。光電変換素子１００においては、非晶質膜１１〜１ｍ，２１〜２ｍ−１におけるノンドープ層１０１，２０１の光学バンドギャップが開放電圧Ｖｏｃを支配的に決定するからである。
【００９６】
そこで、実施の形態１においては、ｎ型単結晶シリコン基板１の光学バンドギャップよりも大きい光学バンドギャップを有するｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＯ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＣＮ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅをノンドープ層１０１，２０１として用いることにした。
【００９７】
また、光電変換素子１００においては、非晶質膜１１〜１ｍの電極３１〜３ｍと接する部分の膜厚は、非晶質膜２１〜２ｍ−１の電極４１〜４ｍ−１と接する部分の膜厚と同じであってもよく、異なっていてもよい。
【００９８】
更に、光電変換素子１００においては、ノンドープ層１０１の膜厚は、ノンドープ層２０１の膜厚と同じあってもよく、異なっていてもよい。
【００９９】
更に、光電変換素子１００においては、ｐ型不純物層１０２，１０３におけるＢ濃度は、ｎ型不純物層２０２，２０３におけるＰ濃度と同じであってもよく、異なっていてもよい。
【０１００】
更に、光電変換素子１００においては、ｎ型単結晶シリコン基板１のパッシベーション膜２側の表面は、テクスチャ化されていてもよい。
【０１０１】
［実施の形態２］
図６は、実施の形態２による光電変換素子の構成を示す断面図である。図６を参照して、実施の形態２による光電変換素子２００は、図１に示す光電変換素子１００の非晶質膜２１〜２ｍ−１をそれぞれ非晶質膜１２１〜１２ｍ−１に代えたものであり、その他は、光電変換素子１００と同じである。
【０１０２】
非晶質膜１２１〜１２ｍ−１は、非晶質相からなる。そして、非晶質膜１２１は、非晶質膜１１，１２およびｎ型単結晶シリコン基板１に接して配置され、非晶質膜１２２は、非晶質膜１２，１３およびｎ型単結晶シリコン基板１に接して配置され、以下、同様にして、非晶質膜１２ｍ−１は、非晶質膜１ｍ−１，１ｍおよびｎ型単結晶シリコン基板１に接して配置される。
【０１０３】
光電変換素子２００においては、電極４１〜４ｍ−１は、それぞれ、非晶質膜１２１〜１２ｍ−１に接して配置される。
【０１０４】
図７は、図６に示す非晶質膜１１，１２１の拡大図である。図７を参照して、非晶質膜１２１は、非晶質膜１２１Ａ，１２１Ｂのいずれかからなる。そして、非晶質膜１１Ａ，１１Ｂと非晶質膜１２１Ａ，１２１Ｂとの組み合わせは、図７の（ａ）〜（ｄ）に示すように４通りである。
【０１０５】
非晶質膜１２１Ａは、ノンドープ層１２０１と、ｎ型不純物層１２０２とからなる。ノンドープ層１２０１は、ｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成された面と反対側の表面）に接して配置される。ｎ型不純物層１２０２は、ノンドープ層１２０１に接して配置される。ｎ型不純物層１２０２は、ノンドープ層１２０１に接する面と反対側に凹部２０４を有しない。
【０１０６】
ノンドープ層１２０１は、ｉ型の導電型を有し、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、５〜１０ｎｍである。ｎ型不純物層１２０２は、ｎ型の導電型を有し、例えば、ｎ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のＰを含む。電極４１は、ｎ型不純物層１２０２のノンドープ層１２０１に接する面と反対側の面に接して形成される。そして、ｎ型不純物層１２０２は、電極４１に接する部分および電極４１に接しない部分において同じ膜厚を有し、その膜厚は、例えば、３０〜３５ｎｍである。従って、非晶質膜１２１Ａは、全体では、電極４１に接する部分および電極４１に接しない部分において同じ膜厚を有し、その膜厚は、３５〜４５ｎｍである。このように、非晶質膜１２１Ａは、電極４１に接する部分における膜厚が電極４１に接しない部分における膜厚と同じである構造からなる。
【０１０７】
非晶質膜１２１Ｂは、ｎ型不純物層１２０３からなる。ｎ型不純物層１２０３は、ｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成された面と反対側の表面）に接して配置される。そして、ｎ型不純物層１２０３は、ｎ型単結晶シリコン基板１の裏面に接する面と反対側に凹部２０４を有しない。また、ｎ型不純物層１２０３は、例えば、ｎ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のＰを含む。更に、ｎ型不純物層１２０３は、電極４１に接する部分および電極４１に接しない部分において、３５〜４５ｎｍの膜厚を有する。従って、非晶質膜１２１Ｂ（＝ｎ型不純物層１２０３）は、電極４１に接する部分の膜厚が電極４１に接しない部分の膜厚と同じである構造からなる。
【０１０８】
このように、非晶質膜１２１Ａは、ｉ型ａ−Ｓｉ／ｎ型ａ−Ｓｉからなり、非晶質膜１２１Ｂは、ｎ型ａ−Ｓｉからなる。
【０１０９】
なお、図６に示す非晶質膜１２２〜１２ｍ−１の各々も、図７に示す非晶質膜１２１Ａ，１２１Ｂのいずれかからなる。
【０１１０】
非晶質膜１１〜１ｍの各々が図７に示す非晶質膜１１Ａ，１１Ｂのいずれかからなり、非晶質膜１２１〜１２ｍ−１の各々が図７に示す非晶質膜１２１Ａ，１２１Ｂのいずれかからなる場合、電極３１〜３ｍの各々は、ｐ型不純物層１０２（またはｐ型不純物層１０３）に接して設けられ、電極４１〜４ｍ−１の各々は、ｎ型不純物層１２０２（またはｎ型不純物層１２０３）に接して設けられる。
【０１１１】
上述したように、非晶質膜１２１〜１２ｍ−１の各々は、非晶質膜１２１Ａ（＝ノンドープ層１２０１／ｎ型不純物層１２０２）、または非晶質膜１２１Ｂ（＝ｎ型不純物層１２０３）からなる。従って、非晶質膜１２１〜１２ｍ−１の各々は、少なくともｎ型不純物層を含む非晶質膜である。
【０１１２】
再び、図６を参照して、非晶質膜１１〜１ｍおよび非晶質膜１２１〜１２ｍ−１は、図６の紙面に垂直な方向において同じ長さを有する。そして、少なくともｐ型不純物層を含む非晶質膜１１〜１ｍの全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、６０〜９３％であり、少なくともｎ型不純物層を含む非晶質膜１２１〜１２ｍ−１の全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、５〜２０％である。
【０１１３】
このように、少なくともｐ型不純物層を含む非晶質膜１１〜１ｍの面積占有率を少なくともｎ型不純物層を含む非晶質膜１２１〜１２ｍ−１の面積占有率よりも大きくするのは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔がｐｎ接合（少なくともｐ型不純物層を含む非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。
【０１１４】
以下、非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜１２１〜１２ｍ−１が非晶質膜１２１Ａからなる場合について説明する。
【０１１５】
図８は、図６に示す光電変換素子２００の製造工程の一部を示す工程図である。光電変換素子２００は、図３から図５に示す工程（ａ）〜工程（ｋ）の工程（ｉ），（ｊ），（ｋ）をそれぞれ図８に示す工程（ｉ’），（ｊ’），（ｋ’）に代えた工程に従って製造される。
【０１１６】
光電変換素子２００の製造が開始されると、上述した工程（ａ）〜工程（ｈ）が順次実行される。そして、工程（ｈ）の後、非晶質膜５１〜５ｍ−１，１２１〜１２ｍ−１上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングし、レジストパターン７０を形成する（図８の工程（ｉ’）参照）。
【０１１７】
その後、レジストパターン７０をマスクとして非晶質膜５１〜５ｍをドライエッチングまたはウェットエッチングによってエッチングし、非晶質膜１１〜１ｍを形成する（図８の工程（ｊ’）参照）。
【０１１８】
引き続いて、非晶質膜１１〜１ｍ，１２１〜１２ｍ−１側にＡｇを蒸着し、その蒸着したＡｇをフォトリソグラフィおよびエッチングによってパターンニングし、電極３１〜３ｍ，４１〜４ｍ−１を形成する。これによって、光電変換素子２００が完成する（図８の工程（ｋ’）参照）。
【０１１９】
光電変換素子２００において、太陽光がパッシベーション膜２側から光電変換素子２００に照射されると、ｎ型単結晶シリコン基板１中で電子および正孔が光励起される。
【０１２０】
光励起された電子および正孔は、パッシベーション膜２側へ拡散しても、パッシベーション膜２によるｎ型単結晶シリコン基板１のパッシベーション効果によって再結合し難く、非晶質膜１１〜１ｍ，１２１〜１２ｍ−１側へ拡散する。
【０１２１】
そして、非晶質膜１１〜１ｍ，１２１〜１２ｍ−１側へ拡散した電子および正孔は、（ノンドープ層１０１およびｐ型不純物層１０２を含む非晶質膜１１〜１ｍ）／ｎ型単結晶シリコン基板１（＝ｐｉｎ接合）による内部電界によって分離され、正孔は、非晶質膜１１〜１ｍ（＝ノンドープ層１０１／ｐ型不純物層１０２）を介して電極３１〜３ｍへ到達し、電子は、非晶質膜１２１〜１２ｍ−１（＝ノンドープ層１２０１／ｎ型不純物層１２０２）を介して電極４１〜４ｍ−１へ到達する。
【０１２２】
電極４１〜４ｍ−１へ到達した電子は、電極３１〜３ｍと電極４１〜４ｍ−１との間に接続された負荷を介して電極３１〜３ｍへ到達し、正孔と再結合する。
【０１２３】
このように、光電変換素子２００は、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。
【０１２４】
そして、光電変換素子２００においては、ｎ型不純物層１２０２を含む非晶質膜１２１〜１２ｍ−１は、それぞれ電極４１〜４ｍ−１に接する部分および電極４１〜４ｍ−１に接しない部分において同じ膜厚を有するが、ｐ型不純物層１０２を含む非晶質膜１１〜１ｍにおいて、それぞれ、電極３１〜３ｍに接する部分の膜厚が電極３１〜３ｍに接しない部分の膜厚よりも薄い。その結果、正孔がｎ型単結晶シリコン基板１から非晶質膜１１〜１ｍを介して電極３１〜３ｍへ到達するときの直列抵抗が低下する。また、電極３１〜３ｍに接しない非晶質膜１１〜１ｍの部分、および非晶質膜１２１〜１２ｍ−１は、４０ｎｍ程度の膜厚を有するので、ｎ型単結晶シリコン基板１の裏面に対するパッシベーション効果が高く、ｎ型単結晶シリコン基板１の裏面におけるキャリア（電子および正孔）の再結合が抑制される。
【０１２５】
従って、光電変換素子２００の曲線因子ＦＦおよび開放電圧Ｖｏｃを向上できる。
【０１２６】
上記においては、非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜１２１〜１２ｍ−１が非晶質膜１２１Ａからなる場合（図７の（ａ）参照）について説明したが、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜１２１〜１２ｍ−１が非晶質膜１２１Ａからなっていてもよい（図７の（ｂ）参照）。この場合、図３の工程（ｃ）において、ｐ型不純物層１０３用のｐ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１の裏面（パッシベーション層２が形成された面と反対側の表面）に堆積される。
【０１２７】
その結果、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなる場合も、非晶質膜１１〜１ｍにおいて、電極３１〜３ｍに接する部分の膜厚が電極３１〜３ｍに接しない部分の膜厚よりも薄い。従って、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜１２１〜１２ｍ−１が非晶質膜１２１Ａからなる場合も、上述したように、光電変換素子２００の開放電圧Ｖｏｃおよび曲線因子ＦＦを向上できる。
【０１２８】
また、非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜１２１〜１２ｍ−１が非晶質膜１２１Ｂからなっていてもよい（図７の（ｃ）参照）。この場合、図４の工程（ｆ）において、ｎ型不純物層１２０３用のｎ型ａ−Ｓｉが表１に示すｎ型不純物層２０３のガス流量と同じガス流量を用いてｎ型単結晶シリコン基板１および非晶質膜５１〜５ｍ上に堆積される。
【０１２９】
その結果、非晶質膜１２１〜１２ｍ−１が非晶質膜１２１Ｂからなる場合も、非晶質膜１１〜１ｍにおいて、電極３１〜３ｍ−１に接する部分の膜厚が電極３１〜３ｍ−１に接しない部分の膜厚よりも薄い。従って、非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜１２１〜１２ｍ−１が非晶質膜１２１Ｂからなる場合も、上述したように、光電変換素子２００の開放電圧Ｖｏｃおよび曲線因子ＦＦを向上できる。
【０１３０】
更に、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜１２１〜１２ｍ−１が非晶質膜１２１Ｂからなっていてもよい（図７の（ｄ）参照）。この場合、図３の工程（ｃ）において、ｐ型不純物層１０３用のｐ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１の裏面（パッシベーション層２が形成された面と反対側の表面）に堆積される。また、図４の工程（ｆ）において、ｎ型不純物層１２０３用のｎ型ａ−Ｓｉが表１に示すｎ型不純物層２０３のガス流量と同じガス流量を用いてｎ型単結晶シリコン基板１および非晶質膜５１〜５ｍ上に堆積される。
【０１３１】
その結果、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜１２１〜１２ｍ−１が非晶質膜１２１Ｂからなる場合も、非晶質膜１１〜１ｍにおいて、電極３１〜３ｍに接する部分の膜厚が電極３１〜３ｍに接しない部分の膜厚よりも薄い。従って、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜１２１〜１２ｍ−１が非晶質膜１２１Ｂからなる場合も、上述したように、光電変換素子２００の開放電圧Ｖｏｃおよび曲線因子ＦＦを向上できる。
【０１３２】
また、上記においては、非晶質膜１２１〜１２ｍ−１を構成するノンドープ層１２０１は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態２においては、これに限らず、ノンドープ層１２０１は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。
【０１３３】
更に、非晶質膜１２１〜１２ｍ−１を構成するｎ型不純物層１２０２，１２０３の各々は、ｎ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｎ型不純物層１２０２，１２０３の各々は、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＣＮ、ｎ型ａ−ＳｉＧｅおよびｎ型ａ−Ｇｅのいずれかからなっていてもよい。
【０１３４】
即ち、光電変換素子２００においては、ｎ型不純物層１２０２，１２０３およびノンドープ層１２０１は、それぞれ、表２に示すｎ型不純物層２０２，２０３およびノンドープ層１０１，２０１を構成する材料のいずれかからなっていてもよい。
【０１３５】
更に、光電変換素子２００においては、ノンドープ層１０１の膜厚は、ノンドープ層１２０１の膜厚と同じあってもよく、異なっていてもよい。
【０１３６】
更に、光電変換素子２００においては、ｐ型不純物層１０２，１０３におけるＢ濃度は、ｎ型不純物層１２０２，１２０３におけるＰ濃度と同じであってもよく、異なっていてもよい。
【０１３７】
実施の形態２におけるその他の説明は、実施の形態１と同じである。
【０１３８】
［実施の形態３］
図９は、実施の形態３による光電変換素子の構成を示す断面図である。図９を参照して、実施の形態３による光電変換素子３００は、図１に示す光電変換素子１００の非晶質膜１１〜１ｍをそれぞれ非晶質膜１１１〜１１ｍに代えたものであり、その他は、光電変換素子１００と同じである。
【０１３９】
非晶質膜１１１〜１１ｍは、非晶質相からなる。そして、非晶質膜１１１は、非晶質膜２１およびｎ型単結晶シリコン基板１に接して配置され、非晶質膜１１２は、非晶質膜２１，２２およびｎ型単結晶シリコン基板１に接して配置され、非晶質膜１１３は、非晶質膜２２，２３およびｎ型単結晶シリコン基板１に接して配置され、以下、同様にして、非晶質膜１１ｍ−１は、非晶質膜２ｍ−２，２ｍ−１およびｎ型単結晶シリコン基板１に接して配置され、非晶質膜１１ｍは、非晶質膜２ｍ−１およびｎ型単結晶シリコン基板１に接して配置される。
【０１４０】
光電変換素子３００においては、電極３１〜３ｍは、それぞれ、非晶質膜１１１〜１１ｍに接して配置される。
【０１４１】
図１０は、図９に示す非晶質膜１１１，２１の拡大図である。図１０を参照して、非晶質膜１１１は、非晶質膜１１１Ａ，１１１Ｂのいずれかからなる。そして、非晶質膜１１１Ａ，１１１Ｂと非晶質膜２１Ａ，２１Ｂとの組み合わせは、図１０の（ａ）〜（ｄ）に示すように４通りである。
【０１４２】
非晶質膜１１１Ａは、ノンドープ層１１０１と、ｐ型不純物層１１０２とからなる。ノンドープ層１１０１は、ｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成された面と反対側の表面）に接して配置される。ｐ型不純物層１１０２は、ノンドープ層１１０１に接して配置される。ｐ型不純物層１１０２は、ノンドープ層１１０１に接する面と反対側に凹部１０４を有しない。
【０１４３】
ノンドープ層１１０１は、ｉ型の導電型を有し、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、５〜１０ｎｍである。ｐ型不純物層１１０２は、ｐ型の導電型を有し、例えば、ｐ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のＢを含む。電極３１は、ｐ型不純物層１１０２のノンドープ層１１０１に接する面と反対側の面に接して形成される。そして、ｐ型不純物層１１０２は、電極３１に接する部分および電極３１に接しない部分において同じ膜厚を有し、その膜厚は、例えば、３０〜３５ｎｍである。従って、非晶質膜１１１Ａは、全体では、電極３１に接する部分および電極３１に接しない部分において同じ膜厚を有し、その膜厚は、３５〜４５ｎｍである。このように、非晶質膜１１１Ａは、電極３１に接する部分における膜厚が電極３１に接しない部分における膜厚と同じである構造からなる。
【０１４４】
非晶質膜１１１Ｂは、ｐ型不純物層１１０３からなる。ｐ型不純物層１１０３は、ｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成された面と反対側の表面）に接して配置される。そして、ｐ型不純物層１１０３は、ｎ型単結晶シリコン基板１の裏面に接する面と反対側に凹部１０４を有しない。また、ｐ型不純物層１１０３は、例えば、ｐ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のＢを含む。更に、ｐ型不純物層１１０３は、電極３１に接する部分および電極３１に接しない部分において、３５〜４５ｎｍの膜厚を有する。従って、非晶質膜１１１Ｂ（＝ｐ型不純物層１１０３）は、電極３１に接する部分の膜厚が電極３１に接しない部分の膜厚と同じである構造からなる。
【０１４５】
このように、非晶質膜１１１Ａは、ｉ型ａ−Ｓｉ／ｐ型ａ−Ｓｉからなり、非晶質膜１１１Ｂは、ｐ型ａ−Ｓｉからなる。
【０１４６】
なお、図９に示す非晶質膜１１２〜１１ｍの各々も、図１０に示す非晶質膜１１１Ａ，１１１Ｂのいずれかからなる。
【０１４７】
非晶質膜２１〜２ｍ−１の各々が図１０に示す非晶質膜２１Ａ，２１Ｂのいずれかからなり、非晶質膜１１１〜１１ｍの各々が図１０に示す非晶質膜１１１Ａ，１１１Ｂのいずれかからなる場合、電極３１〜３ｍの各々は、ｐ型不純物層１１０２（またはｐ型不純物層１１０３）に接して設けられ、電極４１〜４ｍ−１の各々は、ｎ型不純物層２０２（またはｎ型不純物層２０３）に接して設けられる。
【０１４８】
上述したように、非晶質膜１１１〜１１ｍの各々は、非晶質膜１１１Ａ（＝ノンドープ層１１０１／ｐ型不純物層１１０２）、または非晶質膜１１１Ｂ（＝ｐ型不純物層１１０３）からなる。従って、非晶質膜１１１〜１１ｍの各々は、少なくともｐ型不純物層を含む非晶質膜である。
【０１４９】
再び、図９を参照して、非晶質膜１１１〜１１ｍおよび非晶質膜２１〜２ｍ−１は、図９の紙面に垂直な方向において同じ長さを有する。そして、少なくともｐ型不純物層を含む非晶質膜１１１〜１１ｍの全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、６０〜９３％であり、少なくともｎ型不純物層を含む非晶質膜２１〜２ｍ−１の全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、５〜２０％である。
【０１５０】
このように、少なくともｐ型不純物層を含む非晶質膜１１１〜１１ｍの面積占有率を少なくともｎ型不純物層を含む非晶質膜２１〜２ｍ−１の面積占有率よりも大きくするのは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔がｐｎ接合（少なくともｐ型不純物層を含む非晶質膜１１１〜１１ｍ／ｎ型単結晶シリコン基板１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。
【０１５１】
以下、非晶質膜１１１〜１１ｍが非晶質膜１１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなる場合について説明する。
【０１５２】
図１１は、図９に示す光電変換素子３００の製造工程の一部を示す工程図である。光電変換素子３００は、図３から図５に示す工程（ａ）〜工程（ｋ）の工程（ｉ），（ｊ），（ｋ）をそれぞれ図１１に示す工程（ｉ”），（ｊ”），（ｋ”）に代えた工程に従って製造される。
【０１５３】
光電変換素子３００の製造が開始されると、上述した工程（ａ）〜工程（ｈ）が順次実行される。この場合、工程（ｃ）〜（ｅ）において、非晶質膜１１１〜１１ｍが形成される。そして、工程（ｈ）の後、非晶質膜１１１〜１１ｍ，６１〜６ｍ−１上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングし、レジストパターン８０を形成する（図１１の工程（ｉ”）参照）。
【０１５４】
その後、レジストパターン８０をマスクとして非晶質膜６１〜６ｍ−１をドライエッチングまたはウェットエッチングによってエッチングし、非晶質膜２１〜２ｍ−１を形成する（図１１の工程（ｊ”）参照）。
【０１５５】
引き続いて、非晶質膜１１１〜１１ｍ，２１〜２ｍ−１側にＡｇを蒸着し、その蒸着したＡｇをフォトリソグラフィおよびエッチングによってパターンニングし、電極３１〜３ｍ，４１〜４ｍ−１を形成する。これによって、光電変換素子３００が完成する（図１１の工程（ｋ”）参照）。
【０１５６】
光電変換素子３００において、太陽光がパッシベーション膜２側から光電変換素子３００に照射されると、ｎ型単結晶シリコン基板１中で電子および正孔が光励起される。
【０１５７】
光励起された電子および正孔は、パッシベーション膜２側へ拡散しても、パッシベーション膜２によるｎ型単結晶シリコン基板１のパッシベーション効果によって再結合し難く、非晶質膜１１１〜１１ｍ，２１〜２ｍ−１側へ拡散する。
【０１５８】
そして、非晶質膜１１１〜１１ｍ，２１〜２ｍ−１側へ拡散した電子および正孔は、（ノンドープ層１１０１およびｐ型不純物層１１０２を含む非晶質膜１１１〜１１ｍ）／ｎ型単結晶シリコン基板１（＝ｐｉｎ接合）による内部電界によって分離され、正孔は、非晶質膜１１１〜１１ｍ（＝ノンドープ層１１０１／ｐ型不純物層１１０２）を介して電極３１〜３ｍへ到達し、電子は、非晶質膜２１〜２ｍ−１（＝ノンドープ層２０１／ｎ型不純物層２０２）を介して電極４１〜４ｍ−１へ到達する。
【０１５９】
電極４１〜４ｍ−１へ到達した電子は、電極３１〜３ｍと電極４１〜４ｍ−１との間に接続された負荷を介して電極３１〜３ｍへ到達し、正孔と再結合する。
【０１６０】
このように、光電変換素子３００は、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。
【０１６１】
そして、光電変換素子３００においては、ｐ型不純物層１１０２を含む非晶質膜１１１〜１１ｍは、それぞれ電極３１〜３ｍに接する部分および電極３１〜３ｍに接しない部分において同じ膜厚を有するが、ｎ型不純物層２０２を含む非晶質膜２１〜２１ｍ−１において、それぞれ、電極４１〜４ｍ−１に接する部分の膜厚が電極４１〜４ｍ−１に接しない部分の膜厚よりも薄い。その結果、電子がｎ型単結晶シリコン基板１から非晶質膜２１〜２ｍ−１を介して電極４１〜４ｍ−１へ到達するときの直列抵抗が低下する。また、非晶質膜１１１〜１１ｍ、および電極４１〜４ｍ−１に接しない非晶質膜２１〜２ｍ−１の部分は、４０ｎｍ程度の膜厚を有するので、ｎ型単結晶シリコン基板１の裏面に対するパッシベーション効果が高く、ｎ型単結晶シリコン基板１の裏面におけるキャリア（電子および正孔）の再結合が抑制される。
【０１６２】
従って、光電変換素子３００の曲線因子ＦＦおよび開放電圧Ｖｏｃを向上できる。
【０１６３】
上記においては、非晶質膜１１１〜１１ｍが非晶質膜１１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなる場合（図１０の（ａ）参照）について説明したが、非晶質膜１１１〜１１ｍが非晶質膜１１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなっていてもよい（図１０の（ｂ）参照）。この場合、図３の工程（ｃ）において、ｐ型不純物層１１０３用のｐ型ａ−Ｓｉが表１に示すｐ型不純物層１０３のガス流量と同じガス流量を用いてｎ型単結晶シリコン基板１の裏面（パッシベーション層２が形成された面と反対側の表面）に堆積される。
【０１６４】
その結果、非晶質膜１１１〜１１ｍが非晶質膜１１１Ｂからなる場合も、非晶質膜２１〜２ｍ−１において、電極４１〜４ｍ−１に接する部分の膜厚が電極４１〜４ｍ−１に接しない部分の膜厚よりも薄い。従って、非晶質膜１１１〜１１ｍが非晶質膜１１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなる場合も、上述したように、光電変換素子３００の開放電圧Ｖｏｃおよび曲線因子ＦＦを向上できる。
【０１６５】
また、非晶質膜１１１〜１１ｍが非晶質膜１１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなっていてもよい（図１０の（ｃ）参照）。この場合、図４の工程（ｆ）において、ｎ型不純物層２０３用のｎ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１および非晶質膜１１１〜１１ｍ上に堆積される。
【０１６６】
その結果、非晶質膜１１１〜１１ｍが非晶質膜１１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、非晶質膜２１〜２ｍ−１において、電極４１〜４ｍ−１に接する部分の膜厚が電極４１〜４ｍ−１に接しない部分の膜厚よりも薄い。従って、非晶質膜１１１〜１１ｍが非晶質膜１１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、上述したように、光電変換素子３００の開放電圧Ｖｏｃおよび曲線因子ＦＦを向上できる。
【０１６７】
更に、非晶質膜１１１〜１１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなっていてもよい（図１０の（ｄ）参照）。この場合、図３の工程（ｃ）において、ｐ型不純物層１１０３用のｐ型ａ−Ｓｉが表１に示すｐ型不純物層１０３のガス流量と同じガス流量を用いてｎ型単結晶シリコン基板１の裏面（パッシベーション層２が形成された面と反対側の表面）に堆積される。また、図４の工程（ｆ）において、ｎ型不純物層２０３用のｎ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１および非晶質膜１１１〜１１ｍ上に堆積される。
【０１６８】
その結果、非晶質膜１１１〜１１ｍが非晶質膜１１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、非晶質膜２１〜２ｍ−１において、電極４１〜４ｍ−１に接する部分の膜厚が電極４１〜４ｍ−１に接しない部分の膜厚よりも薄い。従って、非晶質膜１１１〜１１ｍが非晶質膜１１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、上述したように、光電変換素子３００の開放電圧Ｖｏｃおよび曲線因子ＦＦを向上できる。
【０１６９】
また、上記においては、非晶質膜１１１〜１１ｍを構成するノンドープ層１１０１は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態３においては、これに限らず、ノンドープ層１１０１は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。
【０１７０】
更に、非晶質膜１１１〜１１ｍを構成するｐ型不純物層１１０２，１１０３の各々は、ｐ型ａ−Ｓｉからなると説明したが、実施の形態３においては、これに限らず、ｐ型不純物層１１０２，１１０３の各々は、ｐ型ａ−ＳｉＣ、ｐ型ａ−ＳｉＯ、ｐ型ａ−ＳｉＮ、ｐ型ａ−ＳｉＣＮ、ｐ型ａ−ＳｉＧｅおよびｐ型ａ−Ｇｅのいずれかからなっていてもよい。
【０１７１】
即ち、光電変換素子３００においては、ｐ型不純物層１１０２，１１０３およびノンドープ層１１０１は、それぞれ、表２に示すｐ型不純物層１０２，１０３およびノンドープ層１０１，２０１を構成する材料のいずれかからなっていてもよい。
【０１７２】
更に、光電変換素子３００においては、ノンドープ層１１０１の膜厚は、ノンドープ層２０１の膜厚と同じあってもよく、異なっていてもよい。
【０１７３】
更に、光電変換素子３００においては、ｐ型不純物層１１０２，１１０３におけるＢ濃度は、ｎ型不純物層２０２，２０３におけるＰ濃度と同じであってもよく、異なっていてもよい。
【０１７４】
実施の形態３におけるその他の説明は、実施の形態１と同じである。
【０１７５】
上記においては、単結晶シリコン基板としてｎ型単結晶シリコン基板１を備える光電変換素子１００，２００，３００について説明したが、この発明の実施の形態による光電変換素子は、単結晶シリコン基板としてｐ型単結晶シリコン基板を備える光電変換素子であってもよい。
【０１７６】
この場合、非晶質膜１１〜１ｍ，１１１〜１１ｍは、ノンドープ層（＝ｉ型ａ−Ｓｉ等）／ｎ型不純物層（＝ｎ型ａ−Ｓｉ等）、またはｎ型不純物層（＝ｎ型ａ−Ｓｉ等）からなり、非晶質膜２１〜２ｍ−１，１２１〜１２ｍ−１は、ノンドープ層（＝ｉ型ａ−Ｓｉ等）／ｐ型不純物層（＝ｐ型ａ−Ｓｉ等）、またはｐ型不純物層（＝ｐ型ａ−Ｓｉ等）からなる。即ち、非晶質膜１１〜１ｍ，１１１〜１１ｍは、少なくともｎ型不純物層を含む非晶質膜からなり、非晶質膜２１〜２ｍ−１，１２１〜１２ｍ−１は、少なくともｐ型不純物層を含む非晶質膜からなる。
【０１７７】
そして、非晶質膜１１〜１ｍ，１１１〜１１ｍと非晶質膜２１〜２ｍ−１，１２１〜１２ｍ−１との組み合わせは、図２、図７および図１０に示す組み合わせと同じである。
【０１７８】
また、ｐ型単結晶シリコン基板を備える光電変換素子は、上述した工程（ａ）〜（ｋ）、工程（ａ）〜（ｈ），（ｉ’），（ｊ’），（ｋ’）および工程（ａ）〜（ｈ），（ｉ”），（ｊ”），（ｋ”）のいずれかに従って製造される。
【０１７９】
実施の形態１においては、ｐ型不純物層１０２，１０３を含む非晶質膜１１〜１ｍ、およびｎ型不純物層２０２，２０３を含む非晶質膜２１〜２ｍ−１の両方において、電極に接する部分の膜厚が電極に接しない部分の膜厚よりも薄い場合について説明した。
【０１８０】
また、実施の形態２においては、ｐ型不純物層１０２，１０３を含む非晶質膜１１〜１ｍにおいて、電極に接する部分の膜厚が電極に接しない部分の膜厚よりも薄い場合について説明した。
【０１８１】
更に、実施の形態３においては、ｎ型不純物層２０２，２０３を含む非晶質膜２１〜２ｍ−１において、電極に接する部分の膜厚が電極に接しない部分の膜厚よりも薄い場合について説明した。
【０１８２】
従って、この発明の実施の形態による光電変換素子は、第１の導電型を有する単結晶シリコンからなる半導体基板と、半導体基板の一方の表面に接して設けられ、第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜と、半導体基板の面内方向において第１の非晶質膜に隣接して半導体基板の一方の表面に接して設けられ、第１の導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜と、第１の非晶質膜の第１の不純物層に接して設けられた第１の電極と、第２の非晶質膜の第２の不純物層に接して設けられた第２の電極とを備え、第１および第２の非晶質膜の少なくとも一方において、電極に接する部分の膜厚が電極に接しない部分の膜厚よりも薄ければよい。
【０１８３】
そして、ｎ型単結晶シリコン基板１が用いられる場合、第１の導電型は、ｎ型であり、第２の導電型は、ｐ型である。また、ｐ型単結晶シリコン基板が用いられる場合、第１の導電型は、ｐ型であり、第２の導電型は、ｎ型である。
【０１８４】
また、この発明の実施の形態による光電変換素子の製造方法は、上述した光電変換素子１００，２００，３００と、光電変換素子１００，２００，３００と同様の裏面構造を有し、ｐ型単結晶シリコン基板を用いた光電変換素子を製造する製造方法であればよい。従って、この発明の実施の形態による光電変換素子の製造方法は、第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面に接して、第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜を形成する第１の工程と、半導体基板の面内方向において第１の非晶質膜に隣接して半導体基板の一方の表面に接して、第１の導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜を形成する第２の工程と、第１および第２の不純物層の少なくとも一方の不純物層において半導体基板の面内方向における一部分を除去する第３の工程と、一部分が除去された少なくとも一方の不純物層に接して電極を形成する第４の工程とを備えていればよい。
【０１８５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１８６】
この発明は、光電変換素子およびその製造方法に適用される。
【符号の説明】
【０１８７】
１  ｎ型単結晶シリコン基板、２  パッシベーション膜、１１〜１ｍ，１１Ａ，１１Ｂ，２０，２１〜２ｍ−１，２１，１Ｂ，４０，５１〜５ｍ，６１〜６ｍ−１，１１１〜１１ｍ，１１１Ａ，１１１Ｂ，１２１〜１２ｍ−１，１２１Ａ，１２１Ｂ  非晶質膜、３０，５０，６０，７０，８０  レジストパターン、３１〜３ｍ，４１〜４ｍ−１  電極、１００，２００，３００  光電変換素子、１０１，２０１，１１０１，１２０１  ノンドープ層、１０２，１０３，１１０２，１１０３  ｐ型不純物層、１０４，２０４  凹部、２０２，２０３，１２０２，１２０３  ｎ型不純物層。
【図１】
2013191657.tif 000005
【図２】
2013191657.tif 000006
【図３】
2013191657.tif 000007
【図４】
2013191657.tif 000008
【図５】
2013191657.tif 000009
【図６】
2013191657.tif 000010
【図７】
2013191657.tif 000011
【図８】
2013191657.tif 000012
【図９】
2013191657.tif 000013
【図１０】
2013191657.tif 000014
【図１１】
2013191657.tif 000015