(57)【要約】      （修正有）【課題】プローブ針の適切な調整時期又は交換時期を取得することができるプロービングテスト回路を提供する。【解決手段】プロービングテスト回路は、プローブ針が接触される評価用電極パッド下に２次元アレイ状に配置された複数の応力センサからなる２次元応力センサアレイ１と、２次元応力センサアレイ１の各応力センサの出力を個別に読み出すための駆動検出回路３と、評価用電極パッドにプローブ針が接触されたときの複数の応力センサの出力に基づいて評価用電極パッドへのプローブ針の接触の良否を判定する判定回路７と、を備えている。判定回路７は、複数の応力センサの出力のうち少なくとも１つの出力が所定の上限しきい値を超えたときに、不良判定を出力する。また、判定回路７は、複数の応力センサの出力のうち、所定の下限しきい値を越える出力の個数をカウントし、そのカウント値が所定のカウント値しきい値を下回るときに、不良判定を出力する。【選択図】図１
2013191724.tif 000002
【特許請求の範囲】
【請求項１】
プローブ針が接触される評価用電極パッド下に２次元アレイ状に配置された複数の応力センサからなる２次元応力センサアレイと、
前記２次元応力センサアレイの各応力センサの出力を個別に読み出すための駆動検出回路と、
前記評価用電極パッドにプローブ針が接触されたときの複数の前記応力センサの出力に基づいて前記評価用電極パッドへのプローブ針の接触の良否を判定する判定回路と、を備えたことを特徴とするプロービングテスト回路。
【請求項２】
前記判定回路は、複数の前記応力センサの出力のうち少なくとも１つの出力が所定の上限しきい値を超えたときに、不良判定を出力する請求項１に記載のプロービングテスト回路。
【請求項３】
前記判定回路は、複数の前記応力センサの出力のうち、所定の下限しきい値を越える出力の個数をカウントし、そのカウント値が所定のカウント値しきい値を下回るときに、不良判定を出力する請求項１又は２に記載のプロービングテスト回路。
【請求項４】
複数のチップ領域が２次元アレイ状に配置された半導体ウェハにおいて、
前記チップ領域のうち少なくとも１つは請求項１から３のいずれか一項に記載のプロービングテスト回路及び前記評価用電極パッドを備えた評価用チップ領域であることを特徴とする半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロービングテスト回路及び半導体ウェハに関するものである。
【背景技術】
【０００２】
半導体装置の製造工程における、ウェハ状態での電気的特性試験（ウェハテスト）は半導体検査装置（テスター、プローバ）を用い行なわれる。半導体装置の小型化、高集積化に対応するため、チップ内のアクティブ領域を有効に活用するべく、アクティブ素子上に電極パッドを配置する技術（ＣＵＰ：Circuit Under Pad）が用いられる場合がある。
【０００３】
プローバに接続されるプローブ針と半導体装置の電極パッドとを物理的に接触させて電気的コンタクトを取る際、プローブ針による応力（プロービング応力）により電極パッドおよび電極パッド下層間絶縁膜へのダメージが発生し、深刻な場合には層間絶縁膜のクラックが生じ、問題となることがある。
【０００４】
このような不具合に対して、プローブ針の先端形状や針材料に工夫をこらし、必要最小限のプロービング応力でウェハテストを行なうことでパッド下クラックを防ぐ技術がある（例えば特許文献１，２を参照。）。また、半導体装置内部の構造に工夫をこらすことにより、クラック発生を防止する技術もある（例えば特許文献３，４を参照。）。
【０００５】
特許文献５には、針圧の最適化を行なうことが目的で、ＣＣＤ（Charge Coupled Device）カメラを備えたウェハプローバが開示されている。このウェハプローバは、針跡の長さを測定する手段としてのＣＣＤカメラを備え、認識装置によって針跡の長さを予め設定された規定値と比較し、判定結果に基づいて測定ボードの針先の高さを自動で制御する。これにより、針圧調整が自動で行なわれる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、構造の工夫による従来の解決方法は、プロービング応力を直接測定していない。したがって、従来の解決方法は、電極パッドメタルの表面状態やプ、ローブ針の劣化や変形など、ウェハテスト工程における総合的なダメージについての対策にはならない。具体的に説明すると、プローブ針と電気的コンタクトを取るためのテストの際、電極パッドメタル表面にスクラッチが生じ、電極パッドメタルは変形を起こす。したがって、電極パッド下に加わる応力は電気的コンタクトの度に変化する。
【０００７】
また、プローブ針は、半導体ウェハテストにおいて、部材コストの観点から、できるだけ多くのテスト回数をこなせるように設計されている。しかし、初期設計値において十分小さい応力で電気的コンタクトが行なわれていたとしても、例えば数万回程度の多くの回数のテストが実施されることにより、プローブ針は劣化や変形を起こす。特に、プローブ針の先端長が短くなり、また、先端の針径が大きくなり、初期設計値に比べ大きなずれが生じる。これにより、プローブ針先の接触挙動に変化が生じ、応力集中が発生する場合がある。
【０００８】
これらのウェハテスト工程における総合的なダメージを見積もることは困難である。そこで、プローブ針の劣化や変形が起こる時期に対して十分な余裕が確保され、少ない針当て回数でプローブ針を早期に調整又は交換するなどの対策が行なわれる。しかし、そのためにコストの増加が生じるという問題があった。
【０００９】
本発明は、プローブ針の適切な調整時期又は交換時期を取得することができるプロービングテスト回路及び半導体ウェハを提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
本発明にかかるプロービングテスト回路は、プローブ針が接触される評価用電極パッド下に２次元アレイ状に配置された複数の応力センサからなる２次元応力センサアレイと、前記２次元応力センサアレイの各応力センサの出力を読み出すための駆動検出回路と、前記評価用電極パッドにプローブ針が接触されたときの複数の前記応力センサの出力に基づいて前記評価用電極パッドへのプローブ針の接触の良否を判定する判定回路と、を備えたものである。
【００１１】
本発明にかかる半導体ウェハは、複数のチップ領域が２次元アレイ状に配置された半導体ウェハであって、前記チップ領域のうち少なくとも１つは本発明のプロービングテスト回路及び評価用電極パッドを備えた評価用チップ領域であることを特徴とするものである。
【発明の効果】
【００１２】
本発明のプロービングテスト回路及び半導体ウェハは、プローブ針が接触される評価用電極パッド下に２次元アレイ状に配置された複数の応力センサの出力に基づいて評価用電極パッドへのプローブ針の接触の良否を判定するので、その判定結果に基づいてプローブ針の適切な調整時期又は交換時期を取得することができる。
【図面の簡単な説明】
【００１３】
【図１】プロービングテスト回路の一実施例を説明するためのブロックダイアグラムである。
【図２】２次元応力センサアレイを説明するための概略的な平面図及び断面図である。
【図３】評価用電極パッドとプローブ針の適切な接触状態の一例を説明するための概略的な平面図及び断面図である。
【図４】図３に示された接触状態によって生じるセンサ出力電圧とセンサ位置との関係を説明するための図である。
【図５】評価用電極パッドとプローブ針の不適切な接触状態の一例を説明するための概略的な平面図及び断面図である。
【図６】図５に示された接触状態によって生じるセンサ出力電圧とセンサ位置との関係を説明するための図である。
【図７】図１に示されたプロービングテスト回路を搭載した評価用チップ領域のレイアウト例を説明するための平面図である。
【図８】評価用チップ領域を備えた半導体ウェハの一実施例を説明するための平面図である。
【図９】図１に示されたプロービングテスト回路を用いたテストフローを説明するためのフローチャートである。
【発明を実施するための形態】
【００１４】
図１は、プロービングテスト回路の一実施例を説明するためのブロックダイアグラムである。
プロービングテスト回路は、評価用電極パッド下に配置された２次元応力センサアレイ１と、駆動検出回路３と、制御回路５と、判定回路７と、ディジタルインターフェイス９で構成されている。
【００１５】
図２は、２次元応力センサアレイを説明するための概略的な平面図及び断面図である。図２において、断面図は平面図のＸ−Ｘ位置での断面を示す。なお、図２の平面図では、応力センサは透視されて図示されている。
【００１６】
評価用電極パッド１１に加わるプロービング応力を測定するために、評価用電極パッド下１１の下に複数の応力センサ１３が２次元アレイ状に配置されてなる２次元応力センサアレイ１が形成されている。応力センサ１３は、例えば半導体基板１の表面に形成された拡散抵抗によって構成されている。２次元応力センサアレイ１の応力センシング手段としてピエゾ抵抗効果による拡散抵抗の抵抗変化を利用する。拡散抵抗は、ピエゾ抵抗係数が大きいので、応力センサとして好ましい。
【００１７】
半導体基板１は例えば単結晶シリコンで形成されたシリコン基板である。半導体基板１上に配線層１７、層間絶縁膜１９、評価用電極パッド１１及びパッシベーション膜２１が積層されている。パッシベーション膜２１には評価用電極パッド１１上に配置されたパッド開口部２１ａが形成されている。
【００１８】
配線層１７の図示は簡略化されている。配線層１７には１層又は複数層のメタル配線が形成されている。また、配線層１７にはメタル配線と応力センサ１３とを電気的に接続するためのコンタクトホールも形成されている。
【００１９】
また、図２には図示されていない半導体基板１の領域において、図１に示された駆動検出回路３、制御回路５、判定回路７、ディジタルインターフェイス９を形成するためのトランジスタなどの半導体素子が形成されている。
【００２０】
応力センサ１３はそれぞれ独立しており、配線層１７を通じて駆動検出回路３（図１を参照。）に接続される。配線抵抗による電圧降下を防ぐために、応力センサ１３は４端子法に従って駆動検出回路３に接続されることが好ましい。
【００２１】
図１に戻ってプロービングテスト回路の説明を続ける。
駆動検出回路３について説明する。
駆動検出回路３は、内部に電流源、駆動用デコーダ、検出用デコーダ、差動電圧増幅器を備えている。駆動検出回路３は、電流源によって供給される予め設定された電流を駆動用デコーダによってそれぞれの独立した応力センサ１３に供給するようスイッチングを行なことにより、２次元応力センサアレイ１の駆動手段として機能する。
【００２２】
また、駆動検出回路３は、駆動手段による電流供給によって応力センサ１３で生じた電圧を検出用デコーダによって応力センサ１３ごとに差動電圧増幅器へ入力することにより、検出手段として機能する。
駆動検出回路３の差動電圧増幅器は、応力センサ１３の出力電圧を後段の判定回路７で比較可能な信号強度にまで増幅する機能を有する。
【００２３】
駆動検出回路３における駆動用デコーダ及び検出用デコーダのスイッチングは制御回路５によって制御される。
この構成により、評価用電極パッド１１へのプローブ針の接触に起因する応力センサ１３の抵抗値変化は、駆動検出回路３を介して２次元応力センサアレイ１の出力電圧として取得される。
【００２４】
制御回路５について説明する。
制御回路５は、駆動検出回路３に設けられた駆動用デコーダ及び検出用デコーダのスイッチングを制御する制御回路と、判定回路７で用いられる設定値Ａ、設定値Ｂ、設定値Ｃを保持するレジスタ回路を備えている。それらの設定値は、ディジタルインターフェイス９を介して制御回路５に入力される。
【００２５】
設定値Ａは、駆動検出回路３で増幅された応力センサ１３ごとの出力電圧値（以下、センサ出力電圧値という。）に対して予め設定された所定の上限しきい値である。具体的には、設定値Ａは、評価用電極パッド１１へのプローブ針の接触に起因して生じる応力について許容される最大の応力に相当する電圧値である。
【００２６】
設定値Ｂは、センサ出力電圧値に対して予め設定された所定の下限しきい値である。具体的には、設定値Ｂは、評価用電極パッド１１へのプローブ針の接触に起因して生じる応力について、適切なプローブ針接触が行なわれたときに生じる、ある大きさの応力に相当する電圧値である。
【００２７】
設定値Ｃは、センサ出力電圧値について設定値Ｂを超える値をもつ出力電圧値がカウントされたときのカウント値に対するカウント値しきい値である。
【００２８】
判定回路７について説明する。
判定回路７は最大応力判定手段とプローブ針先挙動判定手段を有する。
判定回路７の最大応力判定手段は、センサ出力電圧値と予め設定された設定値Ａとを比較し、比較結果に基づいてフラグ信号を出力する機能を有する。上述のように、設定値Ａは制御回路５に設けられたレジスタ回路に保持されている。そのレジスタ回路は、判定回路７に設けられたＤ／Ａコンバータと接続されている。最大応力判定手段は、電圧信号として駆動検出回路３から入力された応力センサ１３ごとの出力電圧値と設定値Ａとの比較を行ない、いずれかの出力電圧値が設定値Ａを超えるときにフラグＡ（不良判定）を出力する。
【００２９】
判定回路７のプローブ針挙動判定手段は、センサ出力電圧値のうち、設定値Ｂを超えるセンサ出力電圧値の個数をカウントし、カウント値に基づいてフラグ信号を出力する機能を有する。上述のように、設定値Ｂは制御回路５に設けられたレジスタ回路に保持されている。そのレジスタ回路は、判定回路７に設けられたＤ／Ａコンバータと接続されている。プローブ針挙動判定手段は、センサ出力電圧値のうち、設定値Ｂを超えるセンサ出力電圧値の個数をカウントするカウンタ回路を備えている。プローブ針挙動判定手段は、カウンタ回路のカウント値を出力する。また、プローブ針挙動判定手段は、カウント値と設定値Ｃとの比較を行ない、カウント値が設定値Ｃを下回るときにフラグＢ（不良判定）を出力する。
【００３０】
ディジタルインターフェイス９について説明する。
ディジタルインターフェイス９は、上述のように、設定値Ａ，Ｂ，Ｃを制御回路５に入力する。また、ディジタルインターフェイス９は、判定回路７から出力されるフラグＡ，Ｂ及びカウント値を出力する。ディジタルインターフェイス９として、例えばＩ2Ｃ（Inter-Integrated Circuit）のように通信に必要な電極の少ない規格を採用し、プロービングテスト回路で用いられる電極パッド数を少ない構成にすることが好ましい。
【００３１】
図３から図６を参照して、プローブ針先挙動検出のアルゴリズムについて説明する。
図３は、評価用電極パッドとプローブ針の適切な接触状態の一例を説明するための概略的な平面図及び断面図である。図３において、断面図は平面図のＹ−Ｙ位置での断面を示す。図４は、図３に示された接触状態によって生じるセンサ出力電圧（縦軸）とセンサ位置（横軸）との関係を説明するための図である。図４のセンサ位置は図４のＹ−Ｙ位置に対応している。
【００３２】
図５は、評価用電極パッドとプローブ針の不適切な接触状態の一例を説明するための概略的な平面図及び断面図である。図５において、断面図は平面図のＺ−Ｚ位置での断面を示す。図６は、図５に示された接触状態によって生じるセンサ出力電圧（縦軸）とセンサ位置（横軸）との関係を説明するための図である。図６のセンサ位置は図５のＺ−Ｚ位置に対応している。
【００３３】
カンチレバー型プローブカードが用いられる場合、評価用電極パッド１１とプローブ針２３との電気的コンタクトを低い応力で得るには、図３の断面図に示されたように、プローブ針２３の先端（特につま先部分２３ａ）が評価用電極パッド１１に接触した状態である必要がある。図３において、平面図における符号２５は、評価用電極パッド１１とプローブ針２３の接触領域を示す。
【００３４】
このような接触状態の場合、図３のＹ−Ｙ位置における応力分布は図４に示されたようになる。比較的広い範囲において応力センサ１３の出力変化が見られる。図３の平面図に示されたように、センサ出力電圧値が設定値Ｂのしきい値を超える値の応力センサ１３（斜線で塗られた応力センサ１３）は、比較的広い範囲に現れる。したがって、判定回路７のプローブ針挙動判定手段のカウント値は大きくなる。
【００３５】
プローブ針２３が劣化等し、応力が大きくかつ局所的に加わるようになったとき、プローブ針２３はすべり挙動を示し、図５の断面図に示されたように、評価用電極パッド１１表面に形成されるスクラッチ量が大きくなる問題が生じる。このときのプローブ針２３の挙動は、プローブ針２３の先端の一部分（特にかかと部分２３ｂ）が評価用電極パッド１１に接触した状態となる。評価用電極パッド１１とプローブ針２３の接触領域２５は、図３の平面図に示された接触領域２５に比べて面積が小さくなる。
【００３６】
このような接触状態の場合、図５のＺ−Ｚ位置における応力分布は図６に示されたようになる。比較的狭い範囲において応力センサ１３の出力変化が見られる。図５の平面図に示されたように、センサ出力電圧値が設定値Ｂのしきい値を超える値の応力センサ１３（斜線で塗られた応力センサ１３）は、比較的狭い範囲に現れる。したがって、判定回路７のプローブ針挙動判定手段のカウント値は小さくなる。
【００３７】
このように、この実施例のプロービングテスト回路は、判定回路７のカウント値の変化に基づいて、プローブ針先挙動を判定することができる。
【００３８】
図７は、図１に示されたプロービングテスト回路を搭載した評価用チップ領域のレイアウト例を説明するための平面図である。図８は、評価用チップ領域を備えた半導体ウェハの一実施例を説明するための平面図である。
【００３９】
図７に示されるように、評価用チップ領域２７は、２次元応力センサアレイ１、駆動検出回路３、制御回路５、判定回路７及びディジタルインターフェイス９を備えたプロービングテスト回路と、評価用電極パッド１１と、複数の測定用電極パッド２９を備えている。２次元応力センサアレイ１は評価用電極パッド１１下に配置されている。
【００４０】
図８に示されるように、半導体ウェハ３０に、複数の製品チップ領域３１が２次元アレイ状に配置されている。チップ領域の配列のうち、少なくとも１つは評価用チップ領域２７（図７も参照。）で構成されている。
【００４１】
評価用チップ領域２７における評価用電極パッド１１，２９の配置座標は、ウェハテストの対象である製品チップ領域３１における電極パッド３３の配置座標と同じである。これにより、ウェハテスト工程内で、製品チップ領域３１と同じプローブカードを用いて評価することが可能となっている。
【００４２】
製品チップ領域３１の電極パッド３３の数によるが、評価用チップ領域２７において１つ以上の電極パッドが評価用電極パッド１１として用いられる。複数の評価用電極パッド１１が配置されている場合には、各評価用電極パッド１１の下に２次元応力センサアレイ１が配置される。また、評価用チップ領域２７には、プロービングテスト回路を駆動させるための電源パッド、グランドパッド、入出力信号用の電極パッドが測定用電極パッド２９として配置される。
【００４３】
図８に示されるように、製品チップ領域３１の配列に１つ以上の評価用チップ領域２７が配置されていることにより、評価用チップ領域２７は製品チップ領域３１と同じ製造プロセスで同一の半導体ウェハ３０上に形成される。こうすることで、製品チップ領域３１のウェハテスト工程内において、評価用チップ領域２７を用いてプロービング応力とプローブ針挙動をモニタリングして管理できる。
【００４４】
例えば、製品チップ領域３１について、周辺雰囲気の温度変化に起因する電気的特性変動がテストされる場合、プローブ針やプローブカード材料の伸縮が生じる。すなわち、同じオーバードライブ量であったとしても、テスト環境の温度が変化すると、プロービング応力は変化し、またスクラッチ量も一定にはならないという問題が生じる。
【００４５】
このような不具合に対し、半導体ウェハ３０には評価用チップ領域２７が形成されているので、製品チップ領域３１のテスト環境と同一の環境でプロービング応力とプローブ針挙動をモニタリングでき、半導体ウェハ３０を用いたウェハテスト及びプロービングテストは上記不具合を解決できる。
【００４６】
図９は、図１に示されたプロービングテスト回路を用いたテストフローを説明するためのフローチャートである。図１、図２及び図８も参照してこのテストフローを説明する。
【００４７】
初めに、フラグのリセット、判定回路７で使用するカウント値のリセット、制御回路５で初めに測定する応力センサ１３への設定を行なう（ステップＳ１）。
次に、測定製造プロセス、プロービング条件により想定される設定値Ａ，Ｂ，Ｃを入力する（ステップＳ２）。例えば、設定値Ａは電極パッド１１，２９，３３の厚みや層間絶縁膜１９の厚みなどの製造プロセスを考慮して設定される。設定値Ｂ，Ｃは、設定値Ａと同様に製造プロセスを考慮し、かつプロービング条件を考慮して設定される。
【００４８】
テストフローのステップＳ３からステップＳ６に示されるように、制御回路５により、２次元応力センサアレイ１のすべての独立した応力センサ１３のセンサ出力電圧値が順次測定される。センサ出力電圧値が設定値Ａ以上の場合（ステップＳ４、Ｙｅｓ）、直ちにフラグＡが出力され（ステップＳ７）、テストが終了される。
【００４９】
センサ出力電圧値が設定値Ｂ以上の場合（ステップＳ５、Ｙｅｓ）、カウントアップする（ステップＳ８）。次の応力センサ１３に進み（ステップＳ６）、最後の応力センサ１３について処理が完了されたか否かを判定する（ステップＳ３）。
すべての応力センサ１３についてセンサ出力値を測定した後（ステップＳ３、Ｙｅｓ）、ステップＳ６での判定回路７によるカウント値が設定値Ｃを下回るか否かを判定する（ステップＳ９）。
【００５０】
カウント値が設定値Ｃ以上の場合（ステップＳ９、Ｎｏ）、そのままテストが終了されてプロービング動作は適切と判定される。
カウント値が設定値Ｃを下回る場合（ステップＳ９、Ｙｅｓ）、フラグＢが出力され（ステップＳ１０）、テストが終了される。
ステップＳ７でフラグＡが出力された場合、又はステップＳ１０でフラグＢが出力された場合は、プロービング動作は不適切と判定（不良判定）される。
【００５１】
なお、製品チップ領域３１のウェハテストの最中に、評価用チップ領域２７へのプロービングが行なわれる際は、製品用テストプログラムから上記テストフローからなるプロービングテスト回路用のテストプログラムに切り替えて処理が行なわれる。オペレーターは、フラグＡ，Ｂの有無を確認することで、フラグＡ，Ｂをプローブ針２３の調整時期又は交換時期の管理指標として用いることができる。このように、ウェハテスト時にプローブ針２３の接触挙動の変化を知ることで、電極パッドの変形や、プローブ針の劣化や変形等によるダメージを総合的に評価し、プローブ針の適切な調整時期又は交換時期を取得することができ、コスト削減が期待できる。
【００５２】
従来のウェハテストにおいてプロービング応力の測定が行なわれていなかったため、電極パッドの表面状態やプローブ針の劣化や変形など、ウェハテスト工程における総合的なダメージ発生原因を管理することはできていなかった。低応力で安定した電気的コンタクトが得られるプロービングを繰り返し行なうには、プロービング応力を管理することが必要であるが、それはきわめて困難であったからだ。なぜなら、プロービング応力は、電極メタルの材料、粘度、厚さなどの出来栄えや、テスト環境温度、プローブ針先端への異物の付着、その異物を取り除くため又は針先の酸化物を取り除くための研磨（クリーニング）によるプローブ針パラメータの変化等により、変化するからである。
【００５３】
本発明のプロービングテスト回路を用いることにより、プロービング応力を知ることができる。管理する応力の最大値を設定することでプロービング応力の管理が可能になり、プローブ針先挙動の判定アルゴリズムを用いてプローブ針先劣化などを検知できる。
【００５４】
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【００５５】
例えば、上記実施例では、２次元応力センサアレイ１を構成する応力センサ１３は、拡散抵抗によって形成されているが、本発明のプロービングテスト回路における応力センサはこれに限定されない。当該応力センサは、評価用電極パッドへのプローブ針の接触に起因する応力を検出できるセンサであれば、どのような応力センサであってもよい。
【００５６】
また、本発明のプロービングテスト回路における駆動検出回路は、上記実施例に示された駆動検出回路３の構成に限定されるものではなく、２次元応力センサアレイの各応力センサの出力を個別に読み出すことができる構成であればどのような構成であってもよい。
【００５７】
また、本発明のプロービングテスト回路における判定回路は、上記実施例に示された判定回路５の構成に限定されるものではなく、評価用電極パッドにプローブ針が接触されたときの複数の応力センサの出力に基づいて評価用電極パッドへのプローブ針の接触の良否を判定できる構成であればどのような構成であってもよい。
【符号の説明】
【００５８】
１  ２次元応力センサアレイ
３  駆動検出回路
７  判定回路
１１  評価用電極パッド
１３  応力センサ
２３  プローブ針
２７  評価用チップ領域
３０  半導体ウェハ
３１  製品チップ領域
【先行技術文献】
【特許文献】
【００５９】
【特許文献１】特開２００２−２５０７４４号公報
【特許文献２】特開２００５−０３０７９０号公報
【特許文献３】特開２００８−１０８８２５号公報
【特許文献４】特開２００７−０８７９７５号公報
【特許文献５】特開平０７−０２９９４６号公報
【図１】
2013191724.tif 000003
【図２】
2013191724.tif 000004
【図３】
2013191724.tif 000005
【図４】
2013191724.tif 000006
【図５】
2013191724.tif 000007
【図６】
2013191724.tif 000008
【図７】
2013191724.tif 000009
【図８】
2013191724.tif 000010
【図９】
2013191724.tif 000011