(57)【要約】【課題】装置の大型化を招くことなく停電保持時間を改善することができる電源装置を提供する。【解決手段】本発明による電源装置は、昇圧型の力率改善回路（３０）を備えた電源装置（１０）において、当該電源装置の負荷が増加した場合、前記力率改善回路（３０）の出力電圧（ＥＯ）を上昇させるように、当該電源装置が備えるフィードバック制御系または基準電圧系の回路定数（３６０１，３６０２）を制御する制御部（６０）を備えたことを特徴とする。【選択図】図１
2013038850.tif 000002
【特許請求の範囲】
【請求項１】
昇圧型の力率改善回路を備えた電源装置において、
当該電源装置の負荷が増加した場合、前記力率改善回路の出力電圧を上昇させるように、当該電源装置が備えるフィードバック制御系または基準電圧系の回路定数を制御する制御部を備えたことを特徴とする電源装置。
【請求項２】
前記負荷として当該電源装置の出力電流を検出して前記制御部に供給する検出部を更に備え、
前記制御部は、
前記出力電流が所定値を超えた場合、前記力率改善回路の出力電圧を上昇させるように前記回路定数を制御することを特徴とする電源装置。
【請求項３】
前記フィードバック制御系は、
前記力率改善回路の出力部と所定電位ノードとの間に直列接続された第１抵抗回路および第２抵抗回路と、
前記第１抵抗回路と前記第２抵抗回路との間の接続ノードに現れる電圧と前記基準電圧系をなす基準電圧源の基準電圧との比較結果に基づいて前記力率改善回路の昇圧インダクタを駆動するためのスイッチング素子を駆動する駆動回路と
を備え、
前記フィードバック制御系の回路定数は、前記第１抵抗回路と前記第２抵抗回路との抵抗比であることを特徴とする請求項１または２の何れか１項記載の電源装置。
【請求項４】
前記第１抵抗回路は、
前記力率改善回路の出力部と前記接続ノードとの間に接続された第１抵抗を備え、
前記第２抵抗回路は、
前記接続ノードと前記所定電位ノードとの間に接続された第２抵抗と、前記第２抵抗に並列接続された、第３抵抗および常開型スイッチの直列回路とを備え、
前記制御部は、前記検出部により検出された当該電源装置の出力電流が所定値を超えた場合、前記常開型スイッチを閉成させることを特徴とする請求項３記載の電源装置。
【請求項５】
前記第１抵抗回路は、
前記力率改善回路の出力部と前記接続ノードとの間に直列接続された第１抵抗および第４抵抗と、前記第４抵抗と並列接続された常閉型スイッチとを備え、
前記第２抵抗回路は、前記接続ノードと前記所定電位ノードとの間に接続された第２抵抗を備え、
前記制御部は、前記検出部により検出された当該電源装置の出力電流が所定値を超えた場合、前記常閉型スイッチを開放させることを特徴とする請求項３記載の電源装置。
【請求項６】
前記フィードバック制御系は、
前記力率改善回路の出力部と所定電位ノードとの間に直列接続された第１抵抗回路および第２抵抗回路と、
前記第１抵抗回路と前記第２抵抗回路との間の接続ノードに現れる電圧と前記基準電圧系をなす基準電圧源の基準電圧との比較結果に基づいて前記力率改善回路の昇圧インダクタを駆動するためのスイッチング素子を駆動する駆動回路と
を備え、
前記基準電圧系の回路定数は、前記基準電圧の値であることを特徴とする請求項１または２の何れか１項記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善回路を備えた電源装置に関し、特に停電保持時間を改善するための技術に関する。
【背景技術】
【０００２】
一般に、コンピュータ等の電子機器は小型軽量なスイッチング電源を搭載しており、この種の電源装置の性能指数として停電保持時間ｔＨＯＬＤがある。この停電保持時間ｔＨＯＬＤは、停電により商用の入力電圧が遮断された際に出力電圧を一定に保持する時間として定義される。電源装置を搭載した電子機器は、停電後であっても、停電保持時間ｔＨＯＬＤで規定される期間内にデータをメモリに待避させるなどの停電時の緊急動作を実行することができる。
【０００３】
図６に示す電源装置５００の停電保持時間ｔＨＯＬＤの理論計算式を求める。
電源装置５００は、概略的には、整流部５０１、入力コンデンサ５０２、ＤＣ−ＤＣコンバータ５０３から構成され、この電源装置５００の入力部には商用の交流入力ＡＣＩＮが接続されると共に、その出力部には負荷装置ＬＤが接続される。
【０００４】
図６において、ＶＩＮはＤＣ−ＤＣコンバータ５０３の入力電圧であり、ＩＩＮは入力電流であり、Ｃは入力コンデンサ５０２の容量値であり、ＶＯＵＴは出力電圧であり、ＩＯＵＴは出力電流である。また、以下の説明では、Ｑは入力コンデンサ５０２の電荷量であり、ＰＩＮはＤＣ−ＤＣコンバータ５０２の入力電力であり、ＰＯＵＴは出力電力である。
【０００５】
なお、電力の変換率をηとすると、ＰＯＵＴ＝η×ＰＩＮの関係があり、入力電力ＰＩＮと出力電力ＰＯＵＴは比例関係にある。
【０００６】
上述の電源装置５００の構成において、容量値Ｃと電荷量Ｑと入力電圧ＶＩＮに着目すると、次の関係式が得られる。
ＶＩＮ＝Ｑ／Ｃ
【０００７】
また、入力電力ＰＩＮと入力電圧ＶＩＮと入力電流ＩＩＮに着目すると、次の関係式が得られる。
ＶＩＮ＝ＰＩＮ／ＩＩＮ
【０００８】
上記の二つの関係式よりＶＩＮを消去すると、次式（１）が得られる。
Ｑ／Ｃ＋ＰＩＮ／ＩＩＮ＝Ｑ／Ｃ＋｛ＰＩＮ／（ｄＱ／ｄｔ）｝＝０  …（１）
ただし、式（１）において、ＩＩＮ＝ｄＱ／ｄｔである。
【０００９】
式（１）より次式が得られる。
Ｑ／Ｃ＋ＰＩＮｄｔ／ｄＱ＝０
【００１０】
これより次式（２）が得られる。
ＱｄＱ＝−ＰＩＮＣｄｔ  …（２）
【００１１】
式（２）より次式が得られる。
∫ＱｄＱ＝−∫ＰＩＮＣｄｔ
【００１２】
これより次式（３）が得られる。
Ｑ２／２＝−ＰＩＮＣ・ｔ＋Ａ  …（３）
ただし、式（３）において、Ａは積分定数である。
【００１３】
ｔ＝０のときのＱの値（即ちＱの初期値）をＱ０とし、ｔ＝０のときのＶＩＮの値（即ちＶＩＮの初期値）をＥ０とすると、Ｑ０＝ＣＥ０であり、これを式（３）に代入すると、次式（４）が得られる。
Ｑ０２／２＝Ａ＝（ＣＥ０）２／２  …（４）
【００１４】
式（３）と式（４）からＡを消去すると、次式（５）が得られる。
ｔ＝Ｃ（Ｅ０２−ＶＩＮ２）／２ＰＩＮ  …（５）
【００１５】
ここで、出力電圧ＶＯＵＴを一定に保持するために必要とされる入力電圧ＶＩＮの下限値（以下、「限界電圧」と称す）をＶｔとすると、式（５）で与えられるｔは停電保持時間ｔＨＯＬＤを表す。即ち、停電保持時間ｔＨＯＬＤは、次式（６）により表される。
ｔＨＯＬＤ＝Ｃ（Ｅ０２−Ｖｔ２）／２ＰＩＮ  …（６）
【００１６】
式（６）から理解されるように、停電保持時間ｔＨＯＬＤは、入力コンデンサの容量Ｃ、入力電圧Ｅ０、限界電圧Ｖｔ、入力電力ＰＩＮの各値に依存する。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００５−２６９７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
ところで、例えばコンピュータ等の電子機器にハードディスク装置等の負荷装置を増設すると、この電子機器に搭載された電源装置の出力電流（負荷電流）が増加し、その出力電力ＰＯＵＴが増加する。電源装置の出力電力ＰＯＵＴが増加すると、これに比例して電源装置の入力電力ＰＩＮが増加する。この結果、前述の式（６）から理解されるように、停電保持時間ｔＨＯＬＤが減少し、電源装置を搭載する電子機器において、停電時にデータを待避させることができなくなる等の不都合が生じるおそれがある。
【００１９】
このような事態に備えて停電保持時間ｔＨＯＬＤを確保するための方策として、前述の式（６）から理解されるように、容量Ｃを大きくすること、入力電圧Ｅ０を高くすること、限界電圧Ｖｔを低くすることが考えられる。
【００２０】
このうち、容量Ｃを大きくする方策に分類される従来技術として、バックアップ用のコンデンサを備えた装置がある（特許文献１）。この従来技術によれば、入力電圧の低下時に、バックアップ用のコンデンサから直流電圧を電源ユニットに供給することにより、その出力電圧が保持される。
【００２１】
しかしながら、容量Ｃを大きくする方策によれば、コンデンサのサイズを大きくする必要があるため、装置の大型化を招く。
また、入力電圧Ｅ０を高くする方策によれば、電力変換効率が低下するため、入力電圧Ｅ０を定常的に高い値に維持することは望ましくない。
【００２２】
本発明は、上記事情に鑑みてなされたものであり、装置の大型化等を招くことなく、負荷が増加した場合の停電保持時間を改善することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記課題を解決するために、本発明に係る電源装置は、昇圧型の力率改善回路を備えた電源装置において、当該電源装置の負荷が増加した場合、前記力率改善回路の出力電圧を上昇させるように、当該電源装置が備えるフィードバック制御系または基準電圧系の回路定数を制御する制御部を備えたことを特徴とする。
【００２４】
上記構成によれば、電源装置の負荷が増加した場合、当該電源装置が備えるフィードバック制御系または基準電圧系の回路定数を制御することにより、力率改善回路の出力電圧が一定量だけ上昇した状態で安定化される。従って、停電が発生したときに、力率改善回路の出力電圧が電源装置の出力電圧を保持する限界電圧にまで低下するのに要する時間が延長され、その分、停電保持時間が改善されることになる。
【発明の効果】
【００２５】
本発明によれば、装置の大型化等の不都合を招くことなく、負荷が増加した場合の停電保持時間を改善することが可能になる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態による電源装置の構成を示す回路図である。
【図２】本発明の第１実施形態による電源装置の動作を説明するための波形図である。
【図３】本発明の第２実施形態による電源装置の構成を示す回路図である。
【図４】本発明の第３実施形態による電源装置の構成を示す回路図である。
【図５】本発明の第４実施形態による電源装置の特徴部を示す回路図である。
【図６】従来技術による電源装置の構成を概略的に示す図である。
【発明を実施するための形態】
【００２７】
以下、図面を参照して本発明の実施形態を説明する。
（第１実施形態）
図１に、本発明の第１実施形態による電源装置１０の構成を示す。
電源装置１０は、概略的には、整流部２０、昇圧型の力率改善回路３０、コンバータ部４０、検出部５０、制御部６０から構成される。
【００２８】
ここで、整流部２０は、商用の交流入力ＡＣＩＮを整流するためのものである。この整流部２０の出力部には力率改善回路３０の入力部が接続される。この力率改善回路３０は、入力電力の電流波形を電圧波形と整合させることにより力率を改善するためのものである。
【００２９】
力率改善回路３０の出力部にはコンバータ部４０の入力部が接続される。このコンバータ部４０は、力率改善回路３０の出力電圧ＥＯを所望の直流出力電圧ＶＯに変換するものである。
なお、図１において、力率改善回路３０の「出力電圧ＥＯ」は、その後段のコンバータ部４０の入力電圧である点で、前述の図６に示すＤＣ−ＤＣコンバータ５０３の「入力電圧ＥＯ」に対応するが、本実施形態では、コンバータ部４０の前段に設けられた力率改善回路３０に着目して、形式的に力率改善回路３０の「出力電圧ＥＯ」としている。
【００３０】
コンバータ部４０の出力部には、このコンバータ部４０の出力電流ＩＯ、即ち本電源装置１０の出力電流ＩＯを検出するための検出部５０が接続され、検出部５０の検出結果は制御部６０に与えられる。出力電流ＩＯは、本電源装置１０の出力部に接続される負荷で消費される電流となることから、検出部５０は、電源装置１０の負荷として、電源装置１０の出力電流ＩＯを検出するものと言える。
【００３１】
本実施形態では、検出部５０は、コンバータ部４０の出力部に直列接続された抵抗から構成され、出力電流ＩＯの値を抵抗の端子間電圧として検出するものとするが、この例に限定されず、どのような手段を用いて出力電流ＩＯを検出してもよい。
【００３２】
制御部６０は、電源装置１０の負荷、即ち出力電流ＩＯに応じて、当該電源装置１０が備えるフィードバック制御系であって力率改善回路３０の出力電圧ＥＯを安定化させるための後述のフィードバック制御系の回路定数を制御するものである。とりわけ、本実施形態では、制御部６０は、電源装置１０の負荷が増加し、出力電流ＩＯが所定値を超えた場合、力率改善回路３０の出力電圧ＥＯを上昇させるように上記回路定数を制御する。
【００３３】
本電源装置１０の各部の構成を更に詳細に説明する。
力率改善回路３０は、昇圧インダクタ３１０、ｎ型ＭＯＳトランジスタ３２０、ダイオード３３０、コンデンサ３４０、駆動回路３５０、抵抗３６１、ボリューム抵抗３６２、抵抗３６３、抵抗３６４、ｎｐｎ型バイポーラトランジスタ３７０から構成されるが、抵抗３６４とｎｐｎ型バイポーラトランジスタ３７０を除けば、基本的には一般的な昇圧型の力率改善回路と同様である。
【００３４】
ここで、昇圧インダクタ３１０の一端は整流部２０の高電圧側出力端子に接続されると共に、この昇圧インダクタ３１０の他端と整流部２０の低電圧側出力端子との間にはｎ型ＭＯＳトランジスタ３２０が接続される。また、昇圧インダクタ３１０の他端にはダイオード３３０のアノードが接続され、このダイオード３３０のカソードと整流部２０の低電圧側出力端子との間にはコンデンサ３４０が接続される。ダイオード３３０のカソードは力率改善回路３０の出力部となる。
【００３５】
また、ダイオード３３０のカソードと接地（所定電位ノード）との間には、出力電圧ＥＯを分圧するための電圧分圧回路として、第１抵抗回路３６０１および第２抵抗回路３６０２が直列接続され、第１抵抗回路３６０１と第２抵抗回路３６０２との間の接続ノードＮは駆動回路３５０の入力部に接続される。第１抵抗回路３６０１は抵抗３６１から構成され、第２抵抗回路３６０２は、ボリューム抵抗３６２、抵抗３６３、抵抗３６４、ｎｐｎ型バイポーラトランジスタ３７０から構成される。なお、ボリューム抵抗３６２は、微調整のためのものであり、必要に応じて省略してもよい。
【００３６】
ここで、第１抵抗回路３６０１を構成する抵抗３６１の一端はダイオード３３０のカソードに接続され、その他端は接続ノードＮに接続される。また、接続ノードＮと接地との間には、第２抵抗回路３６０２を構成するボリューム抵抗３６２および抵抗３６３が直列接続される。更に、抵抗３６４と常開型スイッチとしてのｎｐｎ型バイポーラトランジスタ３７０とからなる直列回路が抵抗３６３と並列接続される。具体的には、抵抗３６４の一端は、ボリューム抵抗３６２と抵抗３６３との間の接続ノードに接続され、抵抗３６４の他端はｎｐｎ型バイポーラトランジスタ３７０を介して接地される。
【００３７】
第１抵抗回路３６０１および第２抵抗回路３６０２と駆動回路３５０は、力率改善回路３０の出力電圧ＥＯを一定電圧に安定化させるためのフィードバック制御系を構成する。この第１実施形態では、上述の制御部６０により制御されるフィードバック制御系の回路定数は、第１抵抗回路３６０１と第２抵抗回路３６０２との抵抗比であるものとし、とりわけ、出力電流ＩＯが所定値を超えた場合、制御部６０は、第２抵抗回路３６０２の抵抗値を減少させることにより、接続ノードＮに現れる電圧ＥＤＩＶが低下する方向に上記抵抗比を制御するものとする。
【００３８】
駆動回路３５０は、その入力段に演算増幅器３５１を備える。この演算増幅器３５１の負入力部は、上述の抵抗３６１とボリューム抵抗３６２との間の接続ノードＮに接続される。また、演算増幅器３５１の正入力部には基準電圧源３５２が接続され、所定基準電圧ＶＲＥＦが与えられる。
【００３９】
この駆動回路３５０は、接続ノードＮに現れる電圧ＥＤＩＶと所定基準電圧ＶＲＥＦとの比較結果に基づいて、出力電圧ＥＯを一定電圧に安定化させるように、昇圧インダクタ３１０を駆動するためのスイッチング素子であるｎ型ＭＯＳトランジスタ３２０を駆動する。
なお、図１では省略されているが、演算増幅器３５１の後段には、力率を改善するための構成要素として、入力電力の電流波形を電圧波形に整合させるための回路が備えられている。
【００４０】
コンバータ部４０は、基本的には一般的なＤＣ−ＤＣコンバータと同様に構成される。即ち、コンバータ部４０は、絶縁トランス４２、ｎ型ＭＯＳトランジスタ４３、主ダイオード４４、環流ダイオード４５、出力インダクタ４６、出力コンデンサ４７から構成される。ここで、絶縁トランス４２の１次側コイルの一端は、力率改善回路３０の出力部に接続され、その他端はｎ型ＭＯＳトランジスタ４３を介して整流部２０の低電圧側出力端子に接続される。
【００４１】
また、絶縁トランス４２の２次側コイルの一端には主ダイオード４４のアノードが接続され、この主ダイオード４４のカソードと絶縁トランス４２の２次側コイルの他端との間には、環流用ダイオード４５が接続される。また、主ダイオード４４のカソードには、出力インダクタ４６の一端が接続され、この出力インダクタ４６の他端とトランス４２の２次側コイルの他端との間には出力コンデンサ４７が接続される。
【００４２】
出力インダクタ４６の他端は、コンバータ部４０の出力部となり、この出力部には、検出部５０をなす抵抗が直列接続される。
なお、図１では省略されているが、ｎ型ＭＯＳトランジスタ４３のスイッチング動作を制御するための制御回路が更に備えられる。
【００４３】
制御部６０は、出力電流判定部６１、ホトカプラ発光部（発光ダイオード）６２、ホトカプラ受光部（フォトトランジスタ）６４、抵抗６３から構成される。ここで、出力電流判定部６１は、出力電流ＩＯが所定値ＩＴＨを超えたか否かを判定するためのものであり、その出力部と接地との間にはホトカプラ発光部６２が接続される。また、抵抗６３の一端は高電位ノードに接続され、その他端にはホトカプラ受光部６４の一端が接続される。このホトカプラ受光部６４の他端は、制御部６０の出力部となり、前述の力率改善回路３０を構成するｎｐｎ型バイポーラトランジスタ３７０のベースに接続される。
【００４４】
次に、本実施形態による電源装置１０の動作について、図１と共に図２の信号波形を参照しながら、停電保持時間ｔＨＯＬＤに着目して説明する。
図２の信号波形は、時刻ｔａで負荷の増加により出力電流ＩＯが所定値ＩＴＨを超え、時刻ｔｂで停電が発生して商用の交流入力ＡＣＩＮが遮断された状況を示している。
【００４５】
本電源装置１０は、停電保持時間ｔＨＯＬＤに着目した場合、出力電流ＩＯが所定値ＩＴＨを超えたか否かにより動作が異なる。従って、以下では、出力電流ＩＯが所定値ＩＴＨ以下の場合と、所定値ＩＴＨを超えた場合とに分けて説明する。
【００４６】
（１）出力電流ＩＯが所定値ＩＴＨ以下の場合
例えば、電源装置１０を搭載する電子機器に負荷装置として１台のハードディスク装置が接続されている場合を考える。このとき、図２の時刻ｔａ以前の波形で示すように出力電流ＩＯが所定値ＩＴＨ以下であれば、検出部５０の抵抗の端子間電圧が所定電圧以下となり、この電圧から、出力電流判定部６１は、出力電流ＩＯが所定値ＩＴＨ以下であると判定する。この場合、出力電流判定部６１はホトカプラ発光部６２を駆動しない。従ってホトカプラ発光部６２は発光せず、ホトカプラ受光部６４はオフ状態を維持する。
【００４７】
ホトカプラ受光部６４がオフ状態であれば、力率改善回路３０を構成するｎｐｎ型バイポーラトランジスタ３７０のベースには電流が流れず、このｎｐｎ型バイポーラトランジスタ３７０は非導通状態となる。即ち、この場合、ｎｐｎ型バイポーラトランジスタ３７０からなる常開型スイッチは開放状態を維持し、接続ノードＮには、抵抗３６１と、ボリューム抵抗３６２および抵抗３６３の直列抵抗とにより出力電圧ＥＯを分圧して得られる電圧ＥＤＩＶが現れる。
【００４８】
駆動回路３５０は、電圧ＥＤＩＶが基準電圧源３５２の所定基準電圧ＶＲＥＦと一致するようにｎ型ＭＯＳトランジスタ３２０のスイッチング動作を制御することにより、出力電圧ＥＯを一定電圧に安定化させる。この出力電圧ＥＯによる停電保持時間ｔＨＯＬＤは前述の式（６）から算出することができる。
【００４９】
（２）出力電流ＩＯが所定値ＩＴＨを超えた場合
次に、電源装置１０を搭載する電子機器に負荷装置としてハードディスク装置が増設されたことにより電源装置１０の負荷が増加し、時刻ｔａで出力電流ＩＯが所定値ＩＴＨを超えた場合を考える。この場合、制御部６０は、以下に説明するように、力率改善回路３０の出力電圧ＥＯを安定化させるためのフィードバック制御系の回路定数を制御することにより、力率改善回路３０の出力電圧ＥＯを一定電圧だけ上昇させる。
【００５０】
詳細に説明すると、電源装置１０の負荷の増加により、時刻ｔａで電源装置１０の出力電流ＩＯが所定値ＩＴＨを超えると、検出部５０の抵抗の端子間電圧が所定電圧を超える。この電圧から、制御部６０の出力電流判定部６１は、出力電流ＩＯが所定値ＩＴＨを超えたと判定し、ホトカプラ発光部６２を駆動して発光させる。ホトカプラ発光部６２が発光すると、ホトカプラ受光部６４がオン状態になる。
【００５１】
ホトカプラ受光部６４がオン状態になると、抵抗６３およびホトカプラ受光部６４を介して、力率改善回路３０のｎｐｎ型バイポーラトランジスタ３７０のベースに高電位ノードから電流が流れ込み、このｎｐｎ型バイポーラトランジスタ３７０が導通する。即ちこの場合、制御部６０は、力率改善回路３０のｎｐｎ型バイポーラトランジスタ３７０からなる常開型スイッチを強制的に閉成させる。
【００５２】
ｎｐｎ型バイポーラトランジスタ３７０が導通すると、抵抗３６３に対して抵抗３６４が電気的に並列接続される。これにより、抵抗３６３および抵抗３６４からなる第２抵抗回路３６０２の抵抗値が減少し、接続ノードＮの電圧ＥＤＩＶが低下する傾向を示す。換言すると、この場合、接続ノードＮの電圧ＥＤＩＶが低下する傾向を示すように、第１抵抗回路３６０１の抵抗値と、第２抵抗回路３６０２の抵抗値との抵抗比が制御される。
【００５３】
電圧ＥＤＩＶを入力する駆動回路３５０は、低下する傾向を示す電圧ＥＤＩＶを所定基準電圧ＶＲＥＦと一致させるべく、出力電圧ＥＯが上昇するようにＭＯＳトランジスタ３２０のスイッチング動作を制御する。従ってこの場合、図２に示すように、力率改善回路３０の出力電圧ＥＯは、出力電流ＩＯが増加する前に比較して、出力電流ＩＯが増加した時刻ｔａの後では一定電圧だけ上昇して安定化される。
【００５４】
ここで、前述の従来装置によれば、出力電流ＩＯの増加とは無関係に電圧ＥＯが一定に維持されるので、前述の式（６）から、出力電流ＩＯの増加による入力電力ＰＩＮの増加に応じて停電保持時間ｔＨＯＬＤが減少する。
【００５５】
これに対し、本実施形態の電源装置１０によれば、図２において、時刻ｔａで出力電流ＩＯが増加した場合、出力電圧ＥＯが一定電圧だけ上昇するので、時刻ｔｂで停電が発生してから出力電圧ＥＯが時刻ｔｃで限界電圧Ｖｔに到達するまでの時間（ｔｃ−ｔｂ）で表される停電保持時間ｔＨＯＬＤは、前述の従来装置に比較して有効に改善される。
【００５６】
即ち、本実施形態の電源装置１０によれば、出力電流ＩＯが増加した場合（即ち入力電力ＰＩＮが増加した場合）、力率改善回路３０の出力電圧ＥＯが一定電圧だけ上昇するが、前述の式（６）において、例えば、出力電圧ＥＯの上昇による停電保持時間ｔＨＯＬＤの増加分が、入力電力ＰＩＮの増加による停電保持時間ｔＨＯＬＤの減少分と等しければ、出力電流ＩＯが増加しても、停電保持時間ｔＨＯＬＤは一定に維持されて減少しない。
【００５７】
また、仮に、出力電圧ＥＯの上昇による停電保持時間ｔＨＯＬＤの増加分が、入力電力ＰＩＮの増加による停電保持時間ｔＨＯＬＤの減少分を下回ったとしても、停電保持時間ｔＨＯＬＤの低下を抑制することができ、前述の従来装置に比較して停電保持時間ｔＨＯＬＤを有効に改善することができる。
【００５８】
本実施形態において、出力電流ＩＯが増加した場合の出力電圧ＥＯの上昇分は、必要とする停電保持時間ｔＨＯＬＤの値に応じて、第２抵抗回路３６０２を構成する抵抗３６４の値を選択することにより適切に設定される。
【００５９】
上述した第１実施形態によれば、入力コンデンサ３４０のサイズを大きくすることなく停電保持時間ｔＨＯＬＤを有効に改善することができる。従って、装置の大型化を招くことがない。また、出力電流を検出することにより負荷の増加を把握するものとしたので、電源装置１０を搭載するシステムから負荷の増加を示す信号を入力する必要がない。
なお、図１には示されていないが、ｎｐｎ型バイポーラトランジスタ３７０のベースと接地との間に抵抗およびコンデンサを付加してもよい。
以上で第１実施形態を説明した。
【００６０】
（第２実施形態）
次に、図３を参照して、本発明の第２実施形態を説明する。
上述の第１実施形態では、図１に示した力率改善回路３０の出力電圧ＥＯを安定化させるためのフィードバック制御系の回路定数の制御において、出力電流ＩＯが増加した場合に接続ノードＮと接地との間の抵抗値（第２抵抗回路３６０２の抵抗値）を減少させるものとしたが、第２実施形態では、力率改善回路の出力部と接続ノードＮとの間の抵抗値（後述の第１抵抗回路３６０１Ａの抵抗値）を増加させる。上述の第１実施形態と本第２実施形態は、力率改善回路の出力電圧ＥＯを一定電圧だけ上昇させるようにフィードバック制御系の回路定数を制御する点で共通する。
【００６１】
図３に、第２実施形態による電源装置１０Ａの構成を示す。
図３において、前述の図１に示す要素と共通する要素には同一符号を付す。
第２実施形態による電源装置１０Ａと上述の第１実施形態による電源装置１０との構成の違いを説明する。
【００６２】
電源装置１０Ａは、前述の図１に示す第１実施形態による電源装置１０の構成において、力率改善回路３０に代えて力率改善回路３０Ａを備える。力率改善回路３０Ａは、第１実施形態による力率改善回路３０の構成において、抵抗３６４およびｎｐｎ型バイポーラトランジスタ３７０に代え、ダイオード３３０のカソードと接続ノードＮとの間に、抵抗３６１と直列接続された抵抗３６４Ａと、この抵抗３６４Ａと並列接続された常閉型スイッチとしてのｎｐｎ型バイポーラトランジスタ３７０Ａを備える。具体的には、抵抗３６１の一端はダイオード３３０のカソードに接続され、この抵抗３６１の他端は抵抗３６４Ａの一端に接続され、この抵抗３６４Ａの他端は接続ノードＮに接続される。抵抗３６１と抵抗３６４Ａの間の接続点（符号なし）には、ｎｐｎ型バイポーラトランジスタ３７０Ａのコレクタが接続され、このｎｐｎ型バイポーラトランジスタ３７０Ａのエミッタは接続ノードＮに接続される。
【００６３】
ここで、抵抗３６１、抵抗３６４Ａ、ｎｐｎ型バイポーラトランジスタ３７０Ａは第１抵抗回路３６０１Ａを構成し、ボリューム抵抗３６２および抵抗３６３は第２抵抗回路３６０２Ａを構成する。
なお、微調整用のボリューム抵抗３６２は必要に応じて省略してもよい。
【００６４】
また、電源装置１０Ａは、前述の図１に示す第１実施形態による電源装置１０の構成において、制御部６０に代えて制御部６０Ａを備える。この制御部６０Ａは、第１実施形態による制御部６０のホトカプラ受光部６４に代えて、抵抗６３と接地との間に接続されたホトカプラ受光部６４Ａを備える。このホトカプラ受光部６４Ａと抵抗６３との接続ノードは、力率改善回路３０Ａを構成するｎｐｎ型バイポーラトランジスタ３７０Ａのベースに接続される。その他の構成については、本実施形態の電源装置１０Ａは上述の第１実施形態による電源装置１０と同様である。
【００６５】
次に、第２実施形態による電源装置１０Ａの動作を説明する。
１．出力電流ＩＯが所定値ＩＴＨ以下の場合
出力電流ＩＯが所定値ＩＴＨ以下であれば、出力電流判定部６１は、ホトカプラ発光部６２を駆動せず、このホトカプラ発光部６２は発光しない。従って、ホトカプラ受光部６４Ａはオフ状態を維持する。この場合、力率改善回路３０Ａを構成する常閉型スイッチであるｎｐｎ型バイポーラトランジスタ３７０Ａのベースには、抵抗６３を介して高電位ノードから電流が供給され、ｎｐｎ型バイポーラトランジスタ３７０Ａは導通し、これにより抵抗３６４Ａの両端は短絡される。
【００６６】
従ってこの場合、第１抵抗回路３６０１Ａの抵抗値は抵抗３６１の値と等しくなり、接続ノードＮには、抵抗３６１、ボリューム抵抗３６２、抵抗３６３により出力電圧ＥＯを分圧して得られる電圧ＥＤＩＶが現れる。この場合の停電保持時間ｔＨＯＬＤは前述の式（６）から算出することができる。
【００６７】
２．出力電流ＩＯが所定値ＩＴＨを超えた場合
例えば電源装置１０Ａを搭載する電子機器に負荷装置を増設したことにより、電源装置１０Ａの出力電流ＩＯが増加して所定値ＩＴＨを超えると、制御部６０Ａの出力電流判定部６１はホトカプラ発光部６２を駆動して発光させる。ホトカプラ発光部６２が発光すると、ホトカプラ受光部６４Ａがオン状態になる。この結果、ｎｐｎ型バイポーラトランジスタ３７０Ａのベース電位が低下し、このｎｐｎ型バイポーラトランジスタ３７０Ａが非導通状態になる。
【００６８】
ｎｐｎ型バイポーラトランジスタ３７０Ａが非導通状態になると、抵抗３６４Ａが顕在化し、抵抗３６１に対して抵抗３６４Ａが電気的に直列接続される。これにより、力率改善回路３０Ａの出力部と接続ノードＮとの間の第１抵抗回路３６０１Ａの抵抗値が増加する結果、接続ノードＮの電圧ＥＤＩＶが低下する傾向を示す。従って第１実施形態と同様に、出力電圧ＥＯは、出力電流ＩＯが増加する前に比較して、出力電流ＩＯが増加した後では一定電圧だけ上昇し、停電保持時間ｔＨＯＬＤが改善される。
なお、図３には示されていないが、抵抗３６１と抵抗３６４Ａの間の接続点と、ｎｐｎ型バイポーラトランジスタ３７０Ａのコレクタとの間に抵抗を付加してもよい。
以上で第２実施形態を説明した。
【００６９】
（第３実施形態）
次に、図４を参照して、本発明の第３実施形態を説明する。
図４において、前述の図３に示す要素と共通する要素には同一符号を付す。
本第３実施形態による電源装置１０Ｂと上述の第２実施形態による電源装置１０Ａとの構成の違いを説明する。
【００７０】
本第３実施形態による電源装置１０Ｂは、前述の図３に示す第２実施形態による電源装置１０Ａの構成において、力率改善回路３０Ａに代えて力率改善回路３０Ｂを備える。力率改善回路３０Ｂは、第２実施形態による力率改善回路３０Ａの構成において、ｎｐｎ型バイポーラトランジスタ３７０Ａに代えて、常閉型スイッチとしてのホトカプラ受光部３７０Ｂを備える。即ち、抵抗３６１と抵抗３６４Ａの間の接続ノード（符号なし）と接続ノードＮとの間にホトカプラ受光部３７０Ｂが接続される。これら抵抗３６１、抵抗３６４Ａ、ホトカプラ受光部３７０Ｂは、第１抵抗回路３６０１Ｂを構成する。
【００７１】
また、電源装置１０Ｂは、前述の図３に示す第２実施形態による電源装置１０Ａの構成において、制御部６０Ａに代えて制御部６０Ｂを備える。この制御部６０Ｂは、第２実施形態による制御部６０Ａの抵抗６３およびホトカプラ受光部６４Ａを備えず、出力電流判定部６１に代えて出力電流判定部６１Ｂを備える。この出力電流判定部６１Ｂは、出力電流ＩＯが所定値ＩＴＨを超えたか否かを判定し、出力電流Ｉｏが所定値ＩＴＨ以下であれば、ホトカプラ発光部６２を駆動して発光させ、出力電流Ｉｏが所定値ＩＴＨを超えれば、ホトカプラ発光部６２を消灯させるものである。即ち、出力電流判定部６１Ｂがホトカプラ発光部６２を発光／消灯させる条件は、上述の第２実施形態による出力電流判定部６１がホトカプラ発光部６２を発光／消灯させる条件とは反対である。
その他の構成については、本実施形態の電源装置１０Ｂは上述の第２実施形態による電源装置１０Ａと同様である。
【００７２】
次に、第３実施形態による電源装置１０Ｂの動作を説明する。
１．出力電流ＩＯが所定値ＩＴＨ以下の場合
出力電流ＩＯが所定値ＩＴＨ以下であれば、制御部６０Ｂを構成する出力電流判定部６１Ｂはホトカプラ発光部６２を駆動し、このホトカプラ発光部６２を発光させる。ホトカプラ発光部６２が発光すると、力率改善回路３０Ｂ内の第１抵抗回路３６０１Ｂを構成するホトカプラ受光部３７０Ｂはオン状態とされ、ホトカプラ受光部３７０Ｂにより抵抗３６４Ａの両端は短絡される。
【００７３】
従ってこの場合、上述の第２実施形態と同様に、第１抵抗回路３６０１Ｂの抵抗値は抵抗３６１の値と等しくなり、接続ノードＮには、抵抗３６１、ボリューム抵抗３６２、抵抗３６３により出力電圧ＥＯを分圧して得られる電圧ＥＤＩＶが現れる。この場合の停電保持時間ｔＨＯＬＤは前述の式（６）から算出することができる。
【００７４】
２．出力電流ＩＯが所定値ＩＴＨを超えた場合
電源装置１０Ｂの出力電流ＩＯが増加して所定値ＩＴＨを超えると、制御部６０Ｂの出力電流判定部６１Ｂはホトカプラ発光部６２を駆動せず、このホトカプラ発光部６２を消灯させる。これにより、ホトカプラ受光部３７０Ｂがオフ状態となり、抵抗３６４Ａの両端は短絡されない。
【００７５】
従ってこの場合、上述の第２実施形態と同様に、抵抗３６４Ａが顕在化し、抵抗３６１に対して抵抗３６４Ａが電気的に直列接続される。これにより、第１抵抗回路３６０１Ｂの抵抗値が増加する結果、接続ノードＮの電圧ＥＤＩＶが低下する傾向を示す。従って第２実施形態と同様に、出力電圧ＥＯは、出力電流ＩＯが増加する前に比較して、出力電流ＩＯが増加した後では一定電圧だけ上昇し、停電保持時間ｔＨＯＬＤが改善される。
なお、図４には示されていないが、抵抗３６１と抵抗３６４Ａの間の接続点と、ホトカプラ受光部３７０Ｂとの間に抵抗を付加してもよい。
【００７６】
本第３実施形態によれば、上述の第２実施形態に比較して、制御部６０Ｂの構成素子数を低減させることができる。
以上で第３実施形態を説明した。
【００７７】
（第４実施形態）
次に、図５を参照して、本発明の第４実施形態を説明する。
上述の第１から第３実施形態では、力率改善回路の出力電圧ＥＯを上昇させるように、この出力電圧ＥＯのフィードバック制御系の回路定数を制御したが、第４実施形態では、上述の第１から第３実施形態と異なり、上記回路定数として、当該電源装置が備える基準電圧系をなす基準電圧源の基準電圧であって電圧ＥＤＩＶと比較すべき基準電圧源の基準電圧を制御している。
【００７８】
第４実施形態による電源装置は、前述の第１実施形態の電源装置１０の構成において、力率改善回路３０を構成する抵抗３６４およびｎｐｎ型バイポーラトランジスタ３７０を削除すると共に、駆動回路３５０に代えて図５に示す駆動回路３５０Ａを備える。
【００７９】
駆動回路３５０Ａは、第１実施形態による駆動回路３５０の基準電圧源３５２に加えて基準電圧源３５３を更に備える。また、駆動回路３５０Ａは、スイッチ３５４，３５５を備え、基準電圧源３５２，３５３はスイッチ３５４，３５５により択一的に選択されて演算増幅器３５１の正入力部に接続される。即ち、本実施形態では、演算増幅器３５１の正入力部に与えられる基準電圧の値を変更することが可能となっている。なお、基準電圧源３５３の所定基準電圧ＶＲＥＦＡは基準電圧源３５２の所定基準電圧ＶＲＥＦよりも一定電圧だけ高く設定されている。
【００８０】
また、本実施形態による電源装置は、第１実施形態による電源装置１０が備える制御部６０に代えて、出力電流ＩＯが所定値ＩＴＨ以下の場合に基準電圧源３５２を択一的に選択すると共に、出力電流ＩＯが所定値を超えた場合に基準電圧源３５３を択一的に選択するように、スイッチ３５４，３５５をそれぞれ制御するための図示しない制御部を備える。
【００８１】
次に、第４実施形態による電源装置の動作を説明する。
この説明では、駆動回路３５０Ａについては図５を参照し、その他の構成要素については図１を援用する。
【００８２】
１．出力電流ＩＯが所定値ＩＴＨ以下の場合
出力電流ＩＯが所定値ＩＴＨ以下であれば、図示しない制御部は、駆動回路３５０Ａのスイッチ３５４をオン状態に制御すると共に、スイッチ３５５をオフ状態に制御する。これにより、演算増幅器３５０の負入力部には、第１実施形態と同様に基準電圧源３５２により所定基準電圧ＶＲＥＦが与えられる。従って、前述の第１実施形態による電源装置１０と同様に、この場合の停電保持時間ｔＨＯＬＤは前述の式（６）から算出することができる。
【００８３】
２．出力電流ＩＯが所定値ＩＴＨを超えた場合
出力電流ＩＯが増加して所定値ＩＴＨを超えると、図示しない制御部は、スイッチ３５４をオフ状態に制御すると共に、スイッチ３５５をオン状態に制御する。これにより、基準電圧源３５３の所定基準電圧ＶＲＥＦＡが演算増幅器３５１の正入力部に与えられる。これにより、演算増幅器３５１の正入力部に与えられる基準電圧がＶＲＥＦからＶＲＥＦＡに一定電圧だけ上昇する。
【００８４】
このことは、上述の第１実施形態において、接続ノードＮの電圧を低下させる方向に回路定数を制御することに対応する。従って、上述の第１実施形態と同様に、力率改善回路３０の出力電圧ＥＯが上昇し、停電保持時間ｔＨＯＬＤが改善される。
なお、所定基準電圧ＶＲＥＦＡは基準電圧源３５２の所定基準電圧ＶＲＥＦよりも一定電圧だけ高く設定されるが、所定基準電圧ＶＲＥＦＡの値は、必要とされる停電保持時間ｔＨＯＬＤに応じて適切に設定される。
【００８５】
以上で、本発明の第１から第４実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
例えば、上述の実施形態では、出力電流ＩＯを検出するものとしたが、負荷装置の増設（負荷の増加）を機械的に検出して上記フィードバック制御系または基準電圧系の回路定数を制御するものとしてもよい。或いは、電源装置を搭載するシステム側から負荷の増加を示す信号を受け取り、この信号に基づいて制御部が上記フィードバック制御系または基準電圧系の回路定数を制御するものとしてもよい。この場合、出力電流ＩＯを検出するための検出部を備える必要はない。
【００８６】
また、上述の第１実施形態では、ｎｐｎ型バイポーラトランジスタ３７０により、抵抗３６４を抵抗３６３に対して電気的に並列接続するものとしたが、上述の第３実施形態と同様の発想に基づいて、ｎｐｎ型バイポーラトランジスタ３７０に代えてホトカプラ受光部（図示なし）を接続し、このホトカプラ受光部により制御部６０を構成するホトカプラ発光部６２から直接受光するように構成してもよい。この場合、制御部６０内の抵抗６３およびホトカプラ受光部６４が不要となり、その構成素子数を低減することができる。
【００８７】
また、上述の実施形態では、出力電圧ＥＯのフィードバック制御系または基準電圧系の回路定数として、図１、図３、図４に示す演算増幅器３５１の負入力部に与えられる電圧ＥＤＩＶを定める分圧用の抵抗値、または図５に示す演算増幅器３５０Ａの正入力部に与えるべき基準電圧源の基準電圧を制御するものとしたが、これに限定されることなく、力率改善回路の他の回路定数を制御することも可能である。
【００８８】
更に、第１実施形態では、抵抗３６４およびｎｐｎ型バイポーラトランジスタ３７０を力率改善回路３０の構成要素としたが、これらを制御部６０の構成要素として取り扱うこともでき、力率改善回路の出力電圧ＥＯのフィードバック制御系または基準電圧系の回路定数を制御するという趣旨に反しない限度において、抵抗３６４およびｎｐｎ型バイポーラトランジスタ３７０をどのように取り扱ってもよい。第２実施形態の抵抗３６４Ａおよびｎｐｎ型バイポーラトランジスタ３７０Ａについても同様である。
【符号の説明】
【００８９】
１０，１０Ａ，１０Ｂ…電源装置、２０…整流部、３０，３０Ａ，３０Ｂ…力率改善回路、４０…コンバータ部、５０…検出部、６０，６０Ａ，６０Ｂ…制御部。
【図１】
2013038850.tif 000003
【図２】
2013038850.tif 000004
【図３】
2013038850.tif 000005
【図４】
2013038850.tif 000006
【図５】
2013038850.tif 000007
【図６】
2013038850.tif 000008