(57)【要約】【課題】複数の行の画素の信号を同時に読み出すに当たって、回路規模を増大させることなく、より高速な読み出し動作を実現可能な固体撮像装置、固体撮像装置の駆動方法、及び、当該固体撮像装置を有する電子機器を提供する。【解決手段】本開示の固体撮像装置は、光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える。【選択図】  図１
2013258523.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置。
【請求項２】
画素駆動部は、複数の行を同時に選択する行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間に行う請求項１に記載の固体撮像装置。
【請求項３】
画素駆動部は、現読み出し期間内で画素の信号読み出しを行う読み出し行についての行選択動作と、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作とを現読み出し期間に行う請求項１に記載の固体撮像装置。
【請求項４】
画素から読み出されるアナログのリセットレベル及び信号レベルを順にデジタル化するＡＤ変換器を有し、
画素駆動部は、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間及び信号レベルについてのＡＤ変換期間に行う請求項３に記載の固体撮像装置。
【請求項５】
画素駆動部は、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、信号レベルについてのＡＤ変換期間の後半部分に行う請求項４に記載の固体撮像装置。
【請求項６】
ＡＤ変換器は、信号レベルのＡＤ期間の後半部分では信号レベルの白レベル側についてＡＤ変換を行う請求項５に記載の固体撮像装置。
【請求項７】
画素駆動部を制御する制御部を有し、
制御部は、画素駆動部に対してアドレス信号をセットする動作を、画素から信号を読み出す読み出し期間に複数回に分けて行う請求項１に記載の固体撮像装置。
【請求項８】
光電変換素子を含む画素が行列状に配置されて成る画素アレイ部の各画素に対して、アドレス信号に従って行選択動作を行う固体撮像装置の駆動に当たって、
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う固体撮像装置の駆動方法。
【請求項９】
光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関する。
【背景技術】
【０００２】
固体撮像装置の中には、複数の行の画素の信号を同時、かつ、並列的に読み出すことが可能なＣＭＯＳイメージセンサがある（例えば、特許文献１参照）。複数の行の画素の信号を同時、かつ、並列的に読み出すことで、複数の行の画素の信号を加算して読み出す加算読み出しや、フレームレートの向上を図るために、行毎に画素の信号を読み出す場合に比べて高速に読み出す高速読み出しなどの動作を実現できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−９７５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の従来技術に係る固体撮像装置は、複数の行を同時に選択するために、センサコントローラ側からのアドレス信号を行毎にラッチする機能を有する行選択回路を搭載している。この固体撮像装置では、任意の複数の行のアドレス信号を行選択回路にラッチするラッチセット動作が必要となる。
【０００５】
しかしながら、従来技術に係る固体撮像装置では、画素からのリセットレベルの読み出しや信号レベルの読み出しの開始前にラッチセット動作を行う構成を採っている。このため、特に、複数の画素の信号を同時に読み出す高速読み出しによりフレームレートの向上を図る場合において、ラッチセット動作に要する期間の分が高速読み出しの弊害（妨げ）となる。
【０００６】
その対策として、アドレスをＮ系統に分けて並列的に、選択する行のアドレスラッチをセットすることで、ラッチセット動作に要する期間を１／Ｎに短縮することができる。しかし、この場合、アドレスデコーダをＮ系統搭載する必要があるため、回路規模が増大するという弊害がある。
【０００７】
本開示は、複数の行の画素の信号を同時に読み出すに当たり、回路規模を増大させることなく、より高速な読み出し動作を実現可能な固体撮像装置、固体撮像装置の駆動方法、及び、当該固体撮像装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するための本開示の固体撮像装置は、
光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置である。
【０００９】
また、上記の目的を達成するための本開示の固体撮像装置の駆動方法は、
光電変換素子を含む画素が行列状に配置されて成る画素アレイ部の各画素に対して、アドレス信号に従って行選択動作を行う固体撮像装置の駆動に当たって、
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う固体撮像装置の駆動方法である。
【００１０】
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行うことで、当該行選択動作を画素からのリセットレベルの読み出しや信号レベルの読み出しの開始前に行う場合に比べて、行選択動作に要する期間を特別に設ける必要がなくなるため、回路を変更しなくても、駆動タイミングを変更するだけで、より高速な読み出し動作を実現できる。
【発明の効果】
【００１１】
本開示によれば、複数の行の画素の信号を同時に読み出すに当たり、回路規模を増大させることなく、より高速な読み出し動作を実現でき、フレームレートの向上を図ることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本開示の実施形態に係る固体撮像装置の構成の一例を示すシステム構成図である。
【図２】図２は、画素の回路構成の一例を示す回路図である。
【図３】図３は、実施例１に係る固体撮像装置の動作説明に供するタイミングチャートである。
【図４】図４は、ＡＤ変換器の構成の一例を示すブロック図である。
【図５】図５は、実施例２に係る固体撮像装置の動作説明に供するタイミングチャートである。
【図６】図６は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器、全般に関する説明
２．実施形態に係る固体撮像装置
２−１．システム構成
２−２．画素回路
２−３．実施形態の特徴部分
３．他の適用例
４．電子機器
５．本開示の構成
【００１４】
＜１．本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器、全般に関する説明＞
本開示の固体撮像装置は、ＣＭＯＳイメージセンサやＭＯＳイメージセンサなど、画素アレイ部の各画素の信号を読み出す順番を自由に設定可能なＸ−Ｙアドレス型の固体撮像装置である。
【００１５】
そして、本開示の固体撮像装置は、光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える。
【００１６】
また、本開示の固体撮像装置の駆動方法は、光電変換素子を含む画素が行列状に配置されて成る画素アレイ部の各画素に対して、アドレス信号に従って行選択動作を行う固体撮像装置において、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う。
【００１７】
アドレス信号に従って行選択を行う画素駆動部は、アドレス信号を一旦ラッチするアドレスラッチ方式の行走査部（垂直走査部）である。複数の行を同時に選択する行選択動作により、複数の行の画素の信号を同時、かつ、並列的に読み出すことができる。この読み出し動作により、例えば、複数の行の画素の信号を加算して読み出す加算読み出しや、フレームレートの向上を図るために、行毎に画素の信号を読み出す場合に比べて高速に読み出す高速読み出しなどの動作を実現できる。
【００１８】
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行うことで、当該行選択動作を画素からのリセットレベルの読み出しや信号レベルの読み出しの開始前に行う場合に比べて、行選択動作に要する期間を特別に設ける必要がなくなる。これにより、回路を変更しなくても、駆動タイミングを変更するだけで、より高速な読み出し動作を実現できる。従って、複数の行の画素の信号を同時に読み出すに当たり、回路規模を増大させることなく、より高速な読み出し動作を実現でき、フレームレートの向上を図ることができる。
【００１９】
以上により、回路規模を増大させることなく、より高速な読み出し動作が可能で、高フレームレートの固体撮像装置を実現できる。かかる固体撮像装置、即ち、本開示の固体撮像装置は、携帯電話機等の撮像機能を備える携帯端末機器、デジタルスチルカメラ、一眼レフカメラ、カムコーダ、あるいは、監視用カメラ等の電子機器において、その撮像部（画像取込部）として用いることができる。
【００２０】
尚、本開示の固体撮像装置は、撮像信号を処理する信号処理回路（例えば、ＤＳＰ(Digital Signal Processor)回路）を、画素アレイ部と同じ半導体基板（チップ）内に設ける構成のものであってもよいし、チップ外に設ける構成のものであってもよい。
【００２１】
また、本開示の固体撮像装置は、所謂、平置構造あるいは積層構造を採ることができる。ここで、平置構造とは、画素アレイ部の周辺回路、即ち、画素アレイ部の各画素を駆動する駆動部や、画素から読み出される信号に対して所定の信号処理を施す信号処理部などを、画素アレイ部と同じチップ上に配置する構造である。また、積層構造とは、画素アレイ部とその周辺回路とを別のチップに搭載し、これらのチップを積層する構造である。
【００２２】
上述した好ましい構成を含む本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器にあっては、画素駆動部について、複数の行を同時に選択する行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間に行う構成とすることができる。
【００２３】
また、上述した好ましい構成を含む本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器にあっては、画素駆動部について、現読み出し期間内で画素の信号読み出しを行う読み出し行についての行選択動作と、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作とを現読み出し期間で行う構成とすることができる。
【００２４】
また、上述した好ましい構成を含む本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器にあっては、画素から読み出されるアナログのリセットレベル及び信号レベルを順にデジタル化するＡＤ変換器を有する構成とすることができる。このとき、画素駆動部について、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間及び信号レベルについてのＡＤ変換期間に行う構成とすることができる。
【００２５】
次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、信号レベルについてのＡＤ変換期間に行うに当たっては、当該ＡＤ変換期間の後半部分で行う構成とするのが好ましい。信号レベルのＡＤ変換期間の後半部分では信号レベルの白レベル側についてＡＤ変換が行われる。
【００２６】
また、上述した好ましい構成を含む本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器にあっては、画素駆動部を制御する制御部を有し、当該制御部から画素駆動部にアドレス信号を与える構成とすることができる。このとき、制御部について、画素駆動部に対してアドレス信号をセットする動作を、画素から信号を読み出す読み出し期間に複数回に分けて行う構成とすることができる。
【００２７】
＜２．実施形態に係る固体撮像装置＞
図１は、本開示の実施形態に係る固体撮像装置の構成の一例を示すシステム構成図である。ここでは、本実施形態に係る固体撮像装置として、ＣＭＯＳイメージセンサを例に挙げて説明する。但し、本開示の技術は、ＣＭＯＳイメージセンサへの適用に限られるものではなく、ＭＯＳイメージセンサなど、画素アレイ部の各画素の信号を読み出す順番を自由に設定可能なＸ−Ｙアドレス型の固体撮像装置全般に対して適用可能である。
【００２８】
［２−１．システム構成］
図１に示すように、本実施形態に係る固体撮像装置１０は、画素アレイ部１１、アドレスデコーダ１２、行選択回路１３、タイミング制御回路１４、信号処理部１５、及び、制御部１６を有する構成となっている。
【００２９】
画素アレイ部１１は、光電変換素子を含む画素２０（図２参照）が行列状（マトリクス状）に２次元配置されて成る。アドレスデコーダ１２、行選択回路１３、及び、タイミング制御回路１４は、画素アレイ部１１の各画素２０に対して、制御部１６から与えられるアドレス信号ＲＡＤＤＲに従って行選択動作を行う画素駆動部１７を構成している。この画素駆動部１７は、アドレス信号を一旦ラッチするアドレスラッチ方式の行走査部（垂直走査部）である。
【００３０】
画素駆動部１７において、アドレスデコーダ１２は、制御部１６から与えられるアドレス信号ＲＡＤＤＲを、特定の行を選択するためのアドレスデコード信号ＡＤＤＲにデコードする。行選択回路１３は、制御部１６から与えられるラッチセット信号ＲＬＳＥＴ，ＳＬＳＥＴ及びラッチリセット信号ＲＬＲＳＴ，ＳＬＲＳＴと、アドレスデコーダ１２から与えられるアドレスデコード信号ＡＤＤＲに従い、読み出し行とシャッタ行の行アドレスをそれぞれラッチする。ここで、「読み出し行」とは、信号の読み出しを行う画素行を言い、「シャッタ行」とは、光電変換素子に蓄積された電荷を捨ててリセットする画素行を言う。
【００３１】
タイミング制御回路１４は、制御部１６から与えられる選択タイミング制御信号ＲＳＥＴ，ＲＲＳＴ，ＳＲＳＴ，ＲＴＲ，ＳＴＲ等と、行選択回路１３から与えられる行アドレスに従い、画素アレイ部１１の画素行毎に配線された複数の画素駆動線１１１，１１２，１１３（図２参照）に対して駆動信号を適宜出力する。複数の画素駆動線１１１，１１２，１１３及び駆動信号の詳細については後述する。
【００３２】
信号処理部１５は、制御部１６による制御の下に、画素アレイ部１１の各画素２０から信号線１１４を通して出力される信号に対して所定の信号処理を行う。所定の信号処理としては、例えば、信号線１１４を通して出力される信号を単純にサンプルホールドする処理や、画素固有の固定パターンノイズを除去するＣＤＳ(Correlated Double Sampling;相関二重サンプリング)処理や、ＡＤ（アナログ−デジタル）変換処理などを例示することができる。尚、ここで例示した信号処理は一例に過ぎず、これらの処理に限られるものではない。
【００３３】
この信号処理部１５において、ＣＤＳ処理では、後述するように、画素２０から順に読み出されるリセットレベルと信号レベルとの差分をとることにより、リセットノイズや増幅トランジスタ２４（図２参照）の閾値ばらつき等の画素固有の固定パターンノイズを除去する周知のノイズ除去処理が行われる。
【００３４】
ＡＤ変換処理を行うＡＤ変換器としては、例えば、画素信号のレベルの大きさに対応した時間軸方向に大きさ（パルス幅）を持つパルス信号を生成し、当該パルス信号のパルス幅の期間において所定のクロックをカウンタでカウントする構成のものを用いることができる。かかる構成のＡＤ変換器において、カウンタのカウント値が画素信号のデジタル値となる。
【００３５】
制御部１６は、アドレスデコーダ１２に対してアドレス信号ＲＡＤＤＲを、行選択回路１３に対してラッチセット信号ＲＬＳＥＴ，ＳＬＳＥＴ及びラッチリセット信号ＲＬＲＳＴ，ＳＬＲＳＴを、タイミング制御回路１４に対して選択タイミング制御信号ＲＳＥＴ，ＲＲＳＴ，ＳＲＳＴ，ＲＴＲ，ＳＴＲを与える。制御部１６は更に、信号処理部１５における上記の各種の信号処理を実行すべく当該信号処理部１５を制御する。
【００３６】
［２−２．画素回路］
図２は、画素２０の回路構成の一例を示す回路図である。図２に示すように、本回路例に係る画素２０は、光電変換素子として例えばフォトダイオード２１を有している。画素２０は、フォトダイオード２１に加えて、例えば、転送トランジスタ（転送ゲート）２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の４つのトランジスタを有している。
【００３７】
ここでは、４つのトランジスタ２２〜２５として、例えばＮチャネルのトランジスタを用いている。但し、ここで例示した転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。すなわち、必要に応じて、Ｐチャネルのトランジスタを用いる組み合わせとすることができる。
【００３８】
この画素２０に対して、例えば、選択線１１１、リセット線１１２、及び、転送線１１３の３本の駆動配線が画素駆動線として同一画素行の各画素に対して共通に設けられている。これら選択線１１１、リセット線１１２、及び、転送線１１３は、各一端が行走査部である画素駆動部１７の各画素行に対応した出力端に画素行単位で接続されており、画素２０を駆動する駆動信号である選択信号ＳＥＬ、リセット信号ＲＳＴ、及び、転送信号ＴＲＧを伝送する。
【００３９】
フォトダイオード２１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光（入射光）をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。増幅トランジスタ２４のゲート電極と電気的に繋がったノード２６をＦＤ（フローティングディフュージョン／浮遊拡散領域）部と呼ぶ。
【００４０】
転送トランジスタ２２は、フォトダイオード２１のカソード電極とＦＤ部２６との間に接続されている。転送トランジスタ２２のゲート電極には、高レベル（例えば、ＶDDレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送信号ＴＲＧが転送線１１３を介して与えられる。この転送信号ＴＲＧに応答して、転送トランジスタ２２が導通状態となり、フォトダイオード２１で光電変換された光電荷をＦＤ部２６に転送する。
【００４１】
リセットトランジスタ２３は、ドレイン電極が画素電源ＶDDに、ソース電極がＦＤ部２６にそれぞれ接続されている。リセットトランジスタ２３のゲート電極には、Ｈｉｇｈアクティブのリセット信号ＲＳＴがリセット線１１２を介して与えられる。このリセット信号ＲＳＴに応答して、リセットトランジスタ２３が導通状態となり、ＦＤ部２６の電荷を画素電源ＶDDに捨てることによって当該ＦＤ部２６をリセットする。
【００４２】
増幅トランジスタ２４は、ゲート電極がＦＤ部２６に、ドレイン電極が画素電源ＶDDにそれぞれ接続されている。そして、増幅トランジスタ２４は、リセットトランジスタ２３によってリセットした後のＦＤ部２６の電位をリセット信号（リセットレベル）Ｖresetとして出力する。増幅トランジスタ２４はさらに、転送トランジスタ２２によって信号電荷を転送した後のＦＤ部２６の電位を光蓄積信号（信号レベル）Ｖsigとして出力する。
【００４３】
選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が信号線１１４にそれぞれ接続されている。選択トランジスタ２５のゲート電極には、Ｈｉｇｈアクティブの選択信号ＳＥＬが選択線１１１を介して与えられる。この選択信号ＳＥＬに応答して、選択トランジスタ２５が導通状態となり、画素２０を選択状態として増幅トランジスタ２４から出力される信号を信号線１１４に読み出す。
【００４４】
上述したことから明らかなように、画素２０からは、リセットした後のＦＤ部２６の電位がリセットレベルＶresetとして、次いで、信号電荷を転送した後のＦＤ部２６の電位が信号レベルＶsigとして順に信号線１１４に読み出されることになる。因みに、信号レベルＶsigには、リセットレベルＶresetの成分も含まれる。
【００４５】
尚、ここでは、選択トランジスタ２５について、増幅トランジスタ２４のソース電極と信号線１１４との間に接続する回路構成としたが、画素電源ＶDDと増幅トランジスタ２４のドレイン電極との間に接続する回路構成を採ることも可能である。
【００４６】
また、画素２０としては、上記構成の４つのトランジスタからなる画素構成のものに限られるものではない。例えば、増幅トランジスタ２４と選択トランジスタ２５とを兼用した３つのトランジスタからなる画素構成や、複数の光電変換素子間（画素間）で、ＦＤ部２６以降のトランジスタを共用する画素構成などであっても良く、その画素回路の構成は問わない。
【００４７】
［２−３．実施形態の特徴部分］
以上説明したアドレスラッチ方式の画素駆動部１７を搭載する固体撮像装置１０では、制御部１６から与えられるアドレス信号ＲＡＤＤＲに従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素アレイ部１１の各画素２０から信号を読み出す読み出し期間に行うことを特徴としている。ここで言う、画素２０から読み出す信号とは、リセットレベルＶreset及び信号レベルＶsigのことである。
【００４８】
複数の行を同時に選択する行選択動作は、例えば、複数の行の画素の信号を加算して読み出す加算読み出しや、フレームレートの向上を図るために、行毎に画素の信号を読み出す場合に比べて高速に読み出す高速読み出しなどの動作モードで用いることができる。但し、これらの動作モードに限られるものではない。
【００４９】
また、これらの動作モードにおいて、例えば、画素行や画素列を任意に飛ばしながら間欠的に画素の信号を読み出す間引き読み出しなどの動作モードを併用することもできる。尚、間引き読み出しの動作モードでは、信号を読み出さない画素に蓄積された電荷を適宜捨てないと、電荷が溢れて隣接する画素に混入する、所謂、ブルーミング現象が発生する場合がある。このブルーミング対策として、信号を読み出さない画素に蓄積された電荷を適宜捨てるためのシャッタ動作、所謂、アンチブルーミングシャッタ動作が併用される場合もある。
【００５０】
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行うための駆動タイミングは、画素駆動部１７に対する制御部１６による制御の下に設定される。換言すれば、制御部１６は、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に複数回に分けて行うように、画素駆動部１７に対する制御を行うことになる。
【００５１】
上述したように、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行うことで、当該行選択動作を画素からのリセットレベルＶresetの読み出しや信号レベルＶsigの読み出しの開始前に行う場合に比べて、行選択動作に要する期間を特別に設ける必要がなくなる。これにより、回路に変更を加えなくても、制御部１６の駆動タイミングを変更するだけで、より高速な読み出し動作を実現できる。従って、複数の行の画素の信号を同時に読み出すに当たり、回路規模を増大させることなく、より高速な読み出し動作を実現でき、フレームレートの向上を図ることができる。
【００５２】
以下に、複数の行を同時に選択する行選択動作を、画素アレイ部１１の各画素２０から信号を読み出す読み出し期間に行うための、本実施形態に係る固体撮像装置の具体的な実施例について説明する。
【００５３】
（実施例１）
図３は、実施例１に係る固体撮像装置の動作タイミングチャートである。ここでは、複数の行を同時に選択する行選択動作について、２行（２ライン）を同時に選択する場合を例に挙げている。
【００５４】
図３において、ＸＨＳは水平同期信号であり、水平同期信号ＸＨＳと水平同期信号ＸＨＳとの間の期間が画素２０から信号、即ち、リセットレベルＶreset及び信号レベルＶsigを読み出す読み出し期間となる。ＡＤＲは、信号の読み出しを行う読み出し行及び光電変換素子に蓄積された電荷を捨ててリセットするシャッタ行の行アドレスである。
【００５５】
ＲＬＳＥＴは読み出し行についてのラッチセット信号、ＲＬＲＳＴは読み出し行についてのラッチリセット信号であり、これらの信号ＲＬＳＥＴ，ＲＬＲＳＴは、制御部１６から行選択回路１３に対して与えられる。行選択回路１３は、ラッチリセット信号ＲＬＲＳＴが与えられると、読み出し行についてのラッチ内容をリセットする。また、行選択回路１３は、ラッチセット信号ＲＬＳＥＴが与えられると、アドレスデコーダ１２から与えられるアドレスデコード信号ＡＤＤＲに従い、読み出し行についての行アドレスＡＤＲをラッチする。
【００５６】
ＳＬＳＥＴはシャッタ行についてのラッチセット信号、ＳＬＲＳＴはシャッタ行についてのラッチリセット信号であり、これらの信号ＳＬＳＥＴ，ＳＬＲＳＴは、制御部１６から行選択回路１３に対して与えられる。行選択回路１３は、ラッチリセット信号ＳＬＲＳＴが与えられると、シャッタ行についてのラッチ内容をリセットする。また、行選択回路１３は、ラッチセット信号ＳＬＳＥＴが与えられると、アドレスデコーダ１２から与えられるアドレスデコード信号ＡＤＤＲに従い、シャッタ行についての行アドレスＡＤＲをラッチする。
【００５７】
ＲＲＳＴは読み出し行のリセット信号、ＳＲＳＴはシャッタ行のリセット信号であり、これらの信号ＲＲＳＴ，ＳＲＳＴは、制御部１６からタイミング制御回路１４に対して与えられる。また、ＴＲＧは図２の転送トランジスタ２２を駆動する転送信号、ＲＳＴは図２のリセットトランジスタ２３を駆動するリセット信号であり、これらの信号ＴＲＧ，ＲＳＴは図２の選択トランジスタ２５を駆動する選択信号ＳＥＬと共にタイミング制御回路１４から画素アレイ部１１に対して与えられる。
【００５８】
参照信号は、信号処理部１５が先述したＡＤ変換器を有する場合に用いられる信号である。当該ＡＤ変換器は、前にも述べたように、画素信号のレベルの大きさに対応した時間軸方向に大きさ（パルス幅）を持つパルス信号を生成し、当該パルス信号のパルス幅の期間において所定のクロックをカウンタでカウントし、そのカウント値をデジタル値とするものである。
【００５９】
ここで、ＡＤ変換器の構成の一例について、図４を用いて具体的に説明する。ＡＤ変換器３０は、例えば、画素アレイ部１１の画素列毎に設けられている。すなわち、ＡＤ変換器３０は、画素アレイ部１１の水平方向（画素列の並び方向）の画素数がｍ個である場合、ｍ個のＡＤ変換器３０1〜３０mが配列されて成る、所謂、カラムＡＤ変換器となる。
【００６０】
このカラムＡＤ変換器では、時間が経過するにつれて電圧値が階段状に変化する、所謂、ランプ（ＲＡＭＰ）波形（傾斜状の波形）の参照信号Ｖrefが用いられる。この参照信号Ｖrefが図３における参照信号である。ランプ波形の参照信号Ｖrefは、参照信号生成部４０で生成される。参照信号生成部４０については、例えば、ＤＡＣ（デジタル−アナログ変換）回路を用いて構成することができる。
【００６１】
ＡＤ変換器３０1〜３０mは、例えば、比較器３１、カウンタ３２、及び、メモリ３３等から成る。本例に係るＡＤ変換器３０では、カウンタ３２として、アップ／ダウンカウンタ（図中、「Ｕ／ＤＣＮＴ」と記している）を用いている。
【００６２】
比較器３１は、画素アレイ部１１の各画素２０から信号線１１４（１１４1〜１１４m）を通して読み出される画素信号（信号レベルＶsig及びリセットレベルＶreset）を比較入力とし、参照信号生成部４０から供給されるランプ波の参照信号Ｖrefを基準入力とし、両者を比較する。
【００６３】
そして、比較器３１は、例えば、参照信号Ｖrefが画素信号よりも大なるときに出力が第１の状態（例えば、高レベル）になり、参照信号Ｖrefが画素信号以下のときに出力が第２の状態（例えば、低レベル）になる。この比較器３１の出力信号が、画素信号のレベルの大きさに対応したパルス幅を持つパルス信号となる。
【００６４】
アップ／ダウンカウンタ３２には、比較器３１に対する参照信号Ｖrefの供給開始タイミングと同じタイミングでクロックＣＫが与えられる。そして、アップ／ダウンカウンタ３２は、クロックＣＫに同期してダウン（ＤＯＷＮ）カウント、または、アップ（ＵＰ）カウントを行うことで、比較器３１の出力パルスのパルス幅の期間、即ち、比較動作の開始から比較動作の終了までの比較期間を計測する。
【００６５】
このアップ／ダウンカウンタ３２のカウント結果（カウント値）が、アナログの画素信号をデジタル化したデジタル値となり、メモリ３３に格納される。そして、ＡＤ変換器３０1〜３０mの各々でＡＤ変換されたデジタル信号は、列走査部５０による制御の下に、順に出力線６０に読み出され、当該出力線６０を通して撮像データとして出力される。
【００６６】
また、本例に係るＡＤ変換器３０（３０1〜３０m）においては、カウンタ３２としてアップダウンカウンタを用いていることで、次のようなメリットがある。すなわち、画素２０から順に読み出されるリセットレベルＶreset及び信号レベルＶsigについて、リセットレベルＶresetに対してはダウンカウントを行い、信号レベルＶsigに対してはアップカウントを行うことで、リセットレベルＶresetと信号レベルＶsigとの差分をとることができる。その結果、ＡＤ変換処理に加えて先述したＣＤＳ処理を行うことができる。
【００６７】
図３のタイミングチャートに説明を戻す。実施例１に係る固体撮像装置では、２行を同時に選択する行選択動作（ラッチ動作）を読み出し期間Ｎに行うに当たって、画素２０から読み出される信号を処理するアナログ回路のセトリング期間に行選択動作を行うようにしている。具体的には、図３に示すように、リセットレベルＶresetのセトリング期間において、２行分のラッチセット信号ＲＬＳＥＴに同期して２行分の読み出し行についての行アドレスをラッチするとともに、２行分のラッチセット信号ＳＬＳＥＴに同期して２行分のシャッタ行についての行アドレスをラッチする。
【００６８】
また、２行分の読み出し行に対応して２行分のシャッタ行に対してシャッタ動作を行う他に、先述したように、例えばアンチブルーミングシャッタ動作を行う場合がある。このアンチブルーミングシャッタ動作は、リセットレベルＶresetのセトリング期間に行われる。そこで、アンチブルーミングシャッタ動作を行うシャッタ行の行アドレスについては、１つ前の読み出し期間に行うこととする。具体的には、読み出し期間Ｎを現読み出し期間とし、読み出し期間Ｎ＋１を次の読み出し期間とした場合、次の読み出し期間Ｎ＋１でのリセット行についての行選択動作を現読み出し期間Ｎにおける信号レベルＶsigのセトリング期間に行うようにする。
【００６９】
尚、アンチブルーミングシャッタ等で１読み出し期間内に同時にアクセスする画素が多いと、即ち、アンチブルーミングシャッタ動作を行うシャッタ行の行数が多いと、行選択動作（ラッチ動作）が信号レベルＶsigのセトリング期間内に収まらない場合がある。このような場合は、信号レベルＶsigのセトリング期間に加えて、図３に点線で示すように、信号レベルＶsigの読み出し期間、本例では、ＡＤ変換期間に行うことになる。
【００７０】
上述したように、実施例１では、読み出し期間Ｎ内での信号レベルＶsigの読み出しのための読み出し行の行選択動作と、読み出し期間Ｎ＋１内での画素のリセットを行うシャッタ行の行選択動作とを読み出し期間Ｎ内に行うようにしている。これにより、行選択動作と信号読み出し動作（本例では、ＡＤ変換動作）とを並列的に行なうことができ、行選択動作のための期間を特別に（別途）確保する必要がないために、高速読み出しを実現できる。
【００７１】
特に、読み出し期間Ｎ内における、リセットレベルＶresetのセトリング期間及び信号レベルＶsigのセトリング期間は、信号のサンプリングを行わない期間であるため、画質の劣化に対して影響のない期間である。従って、リセットレベルＶresetのセトリング期間及び信号レベルＶsigのセトリング期間に行選択動作（ラッチ動作）を行うことで、画質の劣化を招くことなく、高速読み出しを実現できる。
【００７２】
ところで、例えば、同時に選択する行数が増えたり、アンチブルーミングシャッタ動作を行うシャッタ行の行数が増えたりすることで、上述したように、行選択動作が信号レベルＶsigのセトリング期間内に収まらなくなる。このとき、リセットレベルＶresetの読み出し期間や信号レベルＶsigの読み出し期間でラッチ動作（行選択動作）を行うようにすると、ラッチ動作による電源電圧のレベル変動やラッチ制御信号の変動が、寄生容量を介して画素駆動線１１１，１１２，１１３（図１、図２参照）の電位を変動させる。
【００７３】
画素駆動線１１１，１１２，１１３の電位変動は、画素信号のレベル変動となるため、選択行毎にその変動が固定パターンノイズとなって画質の劣化を招いてしまうという問題がある。このような問題を解消すべく為されたのが、以下に説明する実施例２に係る固体撮像装置である。
【００７４】
（実施例２）
図５は、実施例５に係る固体撮像装置の動作タイミングチャートである。ここでも、実施例１の場合と同様に、複数の行を同時に選択する行選択動作について、２行を同時に選択する場合を例に挙げている。
【００７５】
実施例２に係る固体撮像装置では、２行を同時に選択する行選択動作を、リセットレベルＶresetのセトリング期間及び信号レベルＶsigのセトリング期間に加えて、信号レベルＶsigの読み出し期間、即ち、ＡＤ変換期間の後半部分においても行うことを特徴としている。
【００７６】
具体的には、図５に示すように、リセットレベルＶresetのセトリング期間において、２行分のラッチセット信号ＲＬＳＥＴに同期して２行分の読み出し行についての行アドレスをラッチするとともに、２行分のラッチセット信号ＳＬＳＥＴに同期して２行分のシャッタ行についての行アドレスをラッチする。
【００７７】
また、例えば、次の読み出し期間Ｎ＋１でアンチブルーミングシャッタ動作を行うシャッタ行の行アドレスについて、その一部については現読み出し期間Ｎにおける信号レベルＶsigのセトリング期間に行い、当該セトリング期間に収まらない部分についてはＡＤ変換期間の後半部分で行うようにする。
【００７８】
すなわち、実施例２に係る固体撮像装置では、複数の行を同時に選択する行選択動作を、リセットレベルＶresetのセトリング期間及び信号レベルＶsigのセトリング期間に加えて、画質の劣化に対して影響のない期間である、ＡＤ変換期間の後半部分の期間においても行うようにしている。
【００７９】
因みに、図５に実線で示す傾斜状の波形の参照信号において、傾斜状波形の上部側が黒レベル側であり、下部側が白レベル側である。従って、信号レベルＶsigの読み出し期間であるＡＤ変換期間において、前半部分では黒レベル側についてＡＤ変換が行われ、後半部分では白レベル側についてＡＤ変換が行われることになる。
【００８０】
ＡＤ変換期間の後半部分の期間が、画質の劣化に対して影響のない期間であることについて以下に説明する。尚、リセットレベルＶresetのセトリング期間及び信号レベルＶsigのセトリング期間が画質の劣化に対して影響のない期間であることについては、実施例１でも説明したように、信号のサンプリングが行われない期間であるからである。
【００８１】
信号レベルＶsigの読み出し期間における後半の読み出しにおいて、読み出す画素自体が物理的に持つノイズ成分（所謂、光ショットノイズ）が発生する。一般的に、光ショットノイズは、光電変換素子に蓄積された光信号（電子数）の平方根で表される。このため、光信号（電子数）が増えると光ショットノイズも大きくなる。信号レベルＶsigは、光信号（電子数）が増えるとリセットレベルＶresetよりも低い電位に遷移するため、参照信号との比較に伴うＡＤ変換も信号レベルＶsigの読み出し期間の後半となり、より光ショットノイズによる画質への影響が支配的となる。
【００８２】
前述のラッチ動作による固定パターンノイズは、画素選択線１１１，１１２，１１３の電位を変動させることで発生するため線形性のあるノイズとなる。これに対して、光ショットノイズは、画素アレイ部１１の画素２０個々で異なるため画像全体のランダムなノイズとなる。感応的な内容であるが、線形性のあるノイズはランダムなノイズの１／１０であれば、人間の目では認識できないとされている。
【００８３】
このため、ラッチ動作による固定パターンノイズは、当該ラッチ動作を信号レベルＶsigの読み出し期間の後半に行うことにより、画質への影響はほぼ無くなってしまう。すなわち、信号レベルＶsigの読み出し期間の後半部分の期間は、それよりも前の期間に比べて、画質の劣化に対して影響のない期間ということができる。
【００８４】
＜３．他の適用例＞
上記実施形態では、光電変換素子を含む画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本開示の技術はＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、本開示の技術は、光電変換素子を含む画素が行列状に２次元配置されてなるＸ−Ｙアドレス型の固体撮像装置全般に対して適用可能である。
【００８５】
また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは、粒子等の入射量の分布を画像として撮像する固体撮像装置全般に対して適用可能である。
【００８６】
尚、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた、撮像機能を有するモジュール状の形態であってもよい。
【００８７】
＜４．電子機器＞
本開示の技術が適用される固体撮像装置は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機などの電子機器全般において、その撮像部（画像取込部）として用いることができる。尚、電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
【００８８】
［撮像装置］
図６は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。
【００８９】
図６に示すように、本開示の撮像装置１００は、レンズ群１０１などを含む光学系、撮像素子１０２、カメラ信号処理部であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
【００９０】
レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【００９１】
表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、メモリカードやビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【００９２】
操作系１０７は、ユーザによる操作の下に、本撮像装置１００が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、及び、操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００９３】
このような撮像装置１００は、ビデオカメラやデジタルスチルカメラ、更には、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置１００において、撮像素子１０２として、複数の行の画素の信号を同時に読み出すに当たり、回路規模を増大させることなく、より高速な読み出し動作を実現可能な、先述した実施形態に係る固体撮像装置を用いることができる。これにより、撮像装置１００の高フレームレート化に大きく寄与できることになる。
【００９４】
＜５．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
［１］光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置。
［２］画素駆動部は、複数の行を同時に選択する行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間に行う上記［１］に記載の固体撮像装置。
［３］画素駆動部は、現読み出し期間内で画素の信号読み出しを行う読み出し行についての行選択動作と、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作とを現読み出し期間に行う上記［１］または上記［２］に記載の固体撮像装置。
［４］画素から読み出されるアナログのリセットレベル及び信号レベルを順にデジタル化するＡＤ変換器を有し、
画素駆動部は、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間及び信号レベルについてのＡＤ変換期間に行う上記［３］に記載の固体撮像装置。
［５］画素駆動部は、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、信号レベルについてのＡＤ変換期間の後半部分に行う上記［４］に記載の固体撮像装置。
［６］ＡＤ変換器は、信号レベルのＡＤ期間の後半部分では信号レベルの白レベル側についてＡＤ変換を行う上記［５］に記載の固体撮像装置。
［７］画素駆動部を制御する制御部を有し、
制御部は、画素駆動部に対してアドレス信号をセットする動作を、画素から信号を読み出す読み出し期間に複数回に分けて行う上記［１］から上記［６］のいずれか記載の固体撮像装置。
［８］光電変換素子を含む画素が行列状に配置されて成る画素アレイ部の各画素に対して、アドレス信号に従って行選択動作を行う固体撮像装置の駆動に当たって、
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う固体撮像装置の駆動方法。
［９］光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置を有する電子機器。
【符号の説明】
【００９５】
１０・・・固体撮像装置、１１・・・画素アレイ部、１２・・・アドレスデコーダ、１３・・・行選択回路、１４・・・タイミング制御回路、１５・・・信号処理部、１６・・・制御部、１７・・・画素駆動部、２０・・・画素、２１・・・フォトダイオード、２２・・・転送トランジスタ（転送ゲート）、２３・・・リセットトランジスタ、２４・・・増幅トランジスタ、２５・・・選択トランジスタ、３０（３０1〜３０m）・・・ＡＤ変換器、４０・・・参照信号生成部、５０・・・列走査部、６０・・・出力線
【図１】
2013258523.tif 000003
【図２】
2013258523.tif 000004
【図３】
2013258523.tif 000005
【図４】
2013258523.tif 000006
【図５】
2013258523.tif 000007
【図６】
2013258523.tif 000008