(57)【要約】【課題】抵抗体を持つ伝送線路上の高周波信号から見ると、抵抗体のインピーダンスが容量性のリアクタンスを呈する。【解決手段】一実施形態によれば、接地面を有する導電性のプレート１３と、このプレート１３の接地面側の裏面およびこの裏面とは反対側の主面を有し、プレート１３上に設けられた誘電体の基板３と、これらの基板３およびプレート１３とともにマイクロストリップ線路２５を構成し、基板３の主面上に設けられた線路導体３０と、この線路導体３０から絶縁されて基板３上に設けられ主面に対して実質直交する面５１、５２、５３を有する絶縁性の土台３１と、この土台３１の面５１、５２、５上にプレート１３の接地面に対して実質垂直に設けられ線路導体３０に接続された抵抗体７と、を備える実装構造１が提供される。【選択図】図３
2013258534.tif 000002
【特許請求の範囲】
【請求項１】
接地面を有する導電性のプレートと、
このプレートの前記接地面側の裏面およびこの裏面とは反対側の主面を有し、前記プレート上に設けられた誘電体の基板と、
これらの基板およびプレートとともにマイクロストリップ線路を構成し、前記基板の主面上に設けられた線路導体と、
この線路導体から絶縁されて前記基板上に設けられ前記主面に対して実質直交する面を有する絶縁性の土台と、
この土台の前記面上に前記プレートの接地面に対して実質垂直に設けられ前記線路導体に接続された抵抗体と、
を備える実装構造。
【請求項２】
接地面を有する導電性のプレートと、
このプレートの前記接地面側の裏面およびこの裏面とは反対側の主面を有し、前記プレート上に設けられた誘電体の基板と、
これらの基板およびプレートとともにマイクロストリップ線路を構成し、前記基板の主面上に設けられた線路導体と、
この線路導体から絶縁されて前記基板上に設けられ前記主面に対して湾曲する面を有する絶縁性の土台と、
この土台の前記面上に前記プレートの接地面に対して交差して設けられ前記線路導体に接続された抵抗体と、
を備える実装構造。
【請求項３】
前記土台は前記基板上に設けられた矩形の裏面、この裏面に対向する上面および複数の側面を有し、
前記抵抗体が形成される面はこれらの側面のうちの少なくとも一つ以上から選ばれる請求項１記載の実装構造。
【請求項４】
接地面を有する導電性のプレートと、
このプレートに接地された高周波半導体素子と、
この高周波半導体素子を囲む壁体、この壁体を貫く複数の貫通導体および前記壁体上に前記高周波半導体素子を含む空間を封止する蓋を有するパッケージと、
このパッケージ内に前記高周波半導体素子の入出力少なくとも何れか一方に設けられ前記プレートの前記接地面側の裏面およびこの裏面とは反対側の主面を有する誘電体の基板と、
これらの基板およびプレートとともにマイクロストリップ線路を構成して前記基板の主面上に設けられ前記貫通導体に電気的に接続された線路導体と、
この線路導体から絶縁されて前記基板上に設けられ前記主面に対して実質直交する面を有する絶縁性の土台と、
この土台の前記面上に前記プレートの接地面に対して実質垂直に設けられ前記線路導体に接続された抵抗体と、
を備える高周波回路装置。
【請求項５】
前記土台は前記基板上に設けられた矩形の裏面、この裏面に対向する上面および複数の側面を有し、
前記抵抗体が形成される面はこれらの側面のうちの少なくとも一つ以上から選ばれる請求項４記載の高周波回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
一実施形態は実装構造および高周波回路装置に関する。
【背景技術】
【０００２】
高周波回路に用いられる抵抗体の配置例としてウィルキンソン回路が知られており、例えば２本の分布定数線路間に接続される抵抗器の浮遊容量を小さくした大電力分配・合成器が知られている（特許文献１参照）。
【０００３】
また、分布定数線路間のアイソレーション抵抗や高周波電力のアッテネータ抵抗など様々な目的で抵抗体が用いられており、この抵抗体の寄生容量を小さくする構造が知られている（例えば特許文献２参照）。抵抗体の寄生容量とは抵抗体の接地に対する対接地容量を言う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−７７８７３号公報
【特許文献２】特開平９−２３２８１９号公報
【特許文献３】特開２００３−７７９４５号公報
【特許文献４】特開２００１−２４４４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし高周波回路では抵抗体を有する伝送線路上の信号から見ると、この抵抗体のインピーダンスが容量性のリアクタンスを呈することがある。高周波信号にとっては抵抗体が純粋に抵抗性として見えず、この抵抗体が容量性を示す素子として振る舞う場合が存在する。特性インピーダンスを持つ伝送線路に純抵抗成分のみから成る抵抗体が接続されたときに特性上この抵抗体の負荷インピーダンスが容量性のリアクタンス領域へずれると、この伝送線路の高周波特性が劣化し、高周波回路の性能に大きな影響を与える。
【課題を解決するための手段】
【０００６】
このような課題を解決するため、一実施形態によれば、接地面を有する導電性のプレートと、このプレートの前記接地面側の裏面およびこの裏面とは反対側の主面を有し、前記プレート上に設けられた誘電体の基板と、これらの基板およびプレートとともにマイクロストリップ線路を構成し、前記基板の主面上に設けられた線路導体と、この線路導体から絶縁されて前記基板上に設けられ前記主面に対して実質直交する面を有する絶縁性の土台と、この土台の前記面上に前記プレートの接地面に対して実質垂直に設けられ前記線路導体に接続された抵抗体と、を備える実装構造が提供される。
【０００７】
また、別の一実施形態によれば、接地面を有する導電性のプレートと、このプレートの前記接地面側の裏面およびこの裏面とは反対側の主面を有し、前記プレート上に設けられた誘電体の基板と、これらの基板およびプレートとともにマイクロストリップ線路を構成し、前記基板の主面上に設けられた線路導体と、この線路導体から絶縁されて前記基板上に設けられ前記主面に対して湾曲する面を有する絶縁性の土台と、この土台の前記面上に前記プレートの接地面に対して交差して設けられ前記線路導体に接続された抵抗体と、を備える実装構造が提供される。
【０００８】
また、別の一実施形態によれば、接地面を有する導電性のプレートと、このプレートに接地された高周波半導体素子と、この高周波半導体素子を囲む壁体、この壁体を貫く複数の貫通導体および前記壁体上に前記高周波半導体素子を含む空間を封止する蓋を有するパッケージと、このパッケージ内に前記高周波半導体素子の入出力少なくとも何れか一方に設けられ前記プレートの前記接地面側の裏面およびこの裏面とは反対側の主面を有する誘電体の基板と、これらの基板およびプレートとともにマイクロストリップ線路を構成して前記基板の主面上に設けられ前記貫通導体に電気的に接続された線路導体と、この線路導体から絶縁されて前記基板上に設けられ前記主面に対して実質直交する面を有する絶縁性の土台と、この土台の前記面上に前記プレートの接地面に対して実質垂直に設けられ前記線路導体に接続された抵抗体と、を備える高周波回路装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る実装構造を含む第１の実施形態に係る高周波回路装置の分解斜視図である。
【図２】第１の実施形態に係る高周波回路装置の縦断面構造を示す図である。
【図３】第１の実施形態に係る実装構造の一例を示す図である。
【図４】第１の実施形態に係る実装構造の縦断面図である。
【図５】第１の実施形態に係る実装構造の接地面に対する寄生容量を説明するための図である。
【図６】第１の実施形態の第１の変形例に係る実装構造に用いられる抵抗体の複数の斜視図である。
【図７】第１の実施形態の第２の変形例に係る実装構造に用いられる抵抗体の複数の斜視図である。
【図８】第２の実施形態に係る実装構造の複数の縦断面図である。
【発明を実施するための形態】
【００１０】
以下、実施の形態に係る実装構造および高周波回路装置について図１乃至図８を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００１１】
（第１の実施形態）
図１は第１の実施形態に係る実装構造を含む高周波回路装置の分解斜視図である。図２は本実施形態に係る高周波回路装置の同図中のＩ−ＩＩ線に沿う縦断面構造を示す図である。これらの図中、互いに同じ符号を有する要素は互いに同じものを表す。
【００１２】
高周波回路装置１０はマイクロ波電力増幅器であり、接地面を有する導電性のプレート１３と、このプレート１３に接地された半導体素子２４（高周波半導体素子）と、この半導体素子２４を囲む枠状の壁体１２、この壁体１２を貫く入出力２箇所の貫通導体１６、１８および壁体１２上に半導体素子２４を含む空間を封止する蓋１１を有するパッケージ２と、このパッケージ２内に半導体素子２４の入力側にプレート１３上に設けられこのプレート１３の接地面側の裏面およびこの裏面と反対側の主面を有する誘電体の基板３と、この半導体素子２４の出力側にプレート１３上に設けられプレート接地される裏面およびこの裏面と反対側の主面を有する誘電体の基板４とを備えている。この高周波回路装置１０は、基板３及び半導体素子２４間にプレート１３上に設けられた別の誘電体の基板５と、この基板５と半導体素子２４を挟んで対向配置されこの半導体素子２４及び基板４間にプレート１３上に設けられた誘電体の基板６とを備えている。
【００１３】
更に高周波回路装置１０は、基板３及びプレート１３とともに電力分岐回路２５（マイクロストリップ線路）を構成して基板３の主面上に設けられパッケージ２の貫通導体１６に電気的に接続される線路導体３０と、基板４及びプレート１３とともに電力合成回路２６（マイクロストリップ線路）を構成して基板４の主面上に設けられ貫通導体１８に電気的に接続される線路導体３３と、電力分岐回路２５及び半導体素子２４間に設けられた入力インピーダンス整合回路２７と、電力合成回路２６及び半導体素子２４間に設けられた出力インピーダンス整合回路２８とを備えている。
【００１４】
更に高周波回路装置１０は、図２の入力側において線路導体３０から絶縁されて基板３上に設けられこの基板３の主面に対して直交する４つの側面（面）を有する絶縁性の土台３１と、この土台３１の４つの側面のうちの３面上にプレート接地面に対して垂直に設けられ線路導体３０に接続された抵抗体７とを備える。直交とは実質的に直交することを言い、直交及びほぼ直交を指す。垂直とは実質的に垂直であることを言い、垂直及びほぼ垂直を指す。この高周波回路装置１０は、出力側において線路導体３３から絶縁されて基板４上に設けられ基板４の主面に対して直交する４つの側面（面）を有する絶縁性の土台３４と、この土台３４の４つの側面のうちの３面上にプレート接地面に対して垂直に設けられ線路導体３３に接続された抵抗体８とを備えている。
【００１５】
プレート１３は金属製のベースプレートであり、４箇所の切欠き５０を介して４本のネジにより導電性の図示しない金属ケースに締め付け固定されている。
【００１６】
半導体素子２４は１個以上のＦＥＴ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）を持つ高周波電力増幅器である。この半導体素子２４は、入力インピーダンス整合回路２７から出力される２系統の信号を増幅する。半導体素子２４、入力インピーダンス整合回路２７及び出力インピーダンス整合回路２８の間はボンディングワイヤ２９により接続される。
【００１７】
パッケージ２は半導体素子２４や入力インピーダンス整合回路２７及び出力インピーダンス整合回路２８等を含む空間を気密封止する。図２のようにパッケージ２は、左側に誘電体２２、この誘電体２２上に設けられた別の誘電体２１、この誘電体２１上に起立する壁体１２を備え、更に右側に誘電体２３、この誘電体２３上の他の誘電体２１、誘電体２１上に起立する対向側の壁体１２を備えている。蓋１１はメタルのシール材２０を介して四方立壁状の壁体１２上に固定されている。パッケージ２は下部を開口させてもよく、半導体素子２４をプレート１３上に直接接地してもよい。半導体素子２４や入力インピーダンス整合回路２７等をパッケージ２内に凹設した状態で、これらの半導体素子２４や入力インピーダンス整合回路２７等の周囲を壁体１２が外囲するようになっている。二対の立壁を成す壁体１２は金属部材又は誘電体部材が金属により被覆されたものである。これらの壁体１２の下部にはそれぞれ水平方向に延びる開口が形成されており、各開口にそれぞれ誘電体２１、２１が栓として配置され、内部空間の気密性が保たれるようになっている。
【００１８】
このパッケージ２はプレート１３上の入出力側に信号電力をこのパッケージ２内の空間の内外に伝送させるフィードスルー部１４、１５を備えている。フィードスルー部１４は、プレート１３上の誘電体２２と、この誘電体２２上に設けられ壁体１２下方の誘電体２１を貫通する貫通導体１６とから成る。プレート１３、誘電体２２及び貫通導体１６はマイクロストリップ線路を構成している。貫通導体１６には壁体２内の空間よりも外方に延びる入力端子１７が半田接合によって接続されている。フィードスルー部１５は、プレート１３上の誘電体２３と、この誘電体２３上に設けられ壁体１２下方の別の誘電体２１を貫通する貫通導体１８とから成る。プレート１３、誘電体２３及び貫通導体１８はマイクロストリップ線路を構成する。貫通導体１８には壁体１２及び蓋１１により画成される空間よりも外方に延びる出力端子１９が半田接合により接続されている。
【００１９】
基板３、４、５、６は何れもプレート１３の接地面上に設けられており、何れも実質等しい基板幅を有する。基板幅とは信号電力の伝播方向である基板長方向と主面上で直交する方向を言う。これらの基板３、基板５、基板６及び基板４はこの順番で基板長方向に並置されている。
【００２０】
電力分岐回路２５は入力端子１７からの信号電力を分配するマイクロストリップ線路である。電力分岐回路２５を構成する線路導体３０は１入力及び２出力の分岐形状の導体パターン面を有し、入力信号の電力を２分岐させるようにしている。線路導体３０は例えば基板３の主面上に金属膜を成膜した後、パターニングによって形成される。この電力分岐回路２５、貫通導体１６間はボンディングワイヤ２９により接続されている。電力分岐回路２５はスタブ、λ／４伝送線路を含めてもよい。λは線路導体３０上におけるマイクロ波信号の一波長を表す。
【００２１】
土台３１はこの線路導体３０の分岐した導体パターン面の間に基板面上に固定されている。例えばＡｕＳｎ（金スズ）半田などの接着材によって土台裏面が基板主面上に接合固定されている。
【００２２】
図３は本実施形態に係る実装構造例を示す図である。同図は電力分岐回路２５単体だけを抜き出して表示している。既述の符号はそれらと同じ要素を表す。
【００２３】
実装構造１は、接地面を有する導電性のプレート１３と、このプレート１３上に設けられた誘電体の基板３と、これらの基板３およびプレート１３とともに電力分岐回路２５（マイクロストリップ線路）を構成し、基板３の主面上に設けられた線路導体３０と、この線路導体３０から絶縁されて基板３上に設けられ基板３の主面に対して直交する側面５１、５２、５３及び５４を有する絶縁性の土台３１と、この土台３１の側面５１、５２、５３上にプレート１３の接地面に対して垂直に設けられ線路導体３０に接続された抵抗体７（同図の斜線部参照）とを備えている。
【００２４】
土台３１は直方体形状を有する。土台３１は基板３上に設けられた矩形の裏面、この裏面に対向する上面およびそれぞれ裏面から起立し上面に連続する４つの側面５１〜５４を有し、抵抗体７はこれらの側面から選んだ側面５１、５２、５３に形成されている。
【００２５】
抵抗体７は側面５１、５２、５３の各側面領域のうち、全域又は一部分を残して形成される。例えば抵抗体７の材料や抵抗値により一側面内の形成領域の面積は決められる。抵抗体７はウィルキンソン型電力合成回路を構成するアイソレーション抵抗である。この抵抗体７はボンディングワイヤ３２により線路導体３０の各分岐パターン上に接続されている。抵抗体７には薄膜抵抗器が用いられる。
【００２６】
また、図１、図２の電力合成回路２６は出力インピーダンス整合回路２８からの増幅信号を合成するマイクロストリップ線路である。電力合成回路２６を構成する線路導体３３は２入力及び１出力の窄み形状の導体パターン面を有し、半導体素子２４のＦＥＴセル毎に増幅された分岐信号を合成する。この線路導体３３は例えば基板４の主面上に金属膜を成膜した後、パターニングによって形成される。電力合成回路２６、貫通導体１８間はボンディングワイヤ２９により接続される。電力合成回路２６はスタブ、λ／４伝送線路を含めてもよい。
【００２７】
土台３４は線路導体３３の窄み形状の導体パターン面の間に基板面上に固定されており、例えば直方体形状を有する。土台３４は例えばＡｕＳｎ半田などによってその裏面が基板主面上に接合固定されている。
【００２８】
抵抗体８は土台３４の４つの側面のうち上記３つの側面と同等の側面上に形成される。抵抗体８には薄膜抵抗器が用いられる。抵抗体８は各側面領域のうち、全域又は一部分を残して形成される。例えば抵抗体８の材料や抵抗値により一側面内の形成領域の面積は決められる。この抵抗体８もウィルキンソン型電力合成回路を構成するアイソレーション抵抗である。抵抗体８はボンディングワイヤ３６により線路導体３３のパターン上に接続されている。
【００２９】
また、入力インピーダンス整合回路２７は電力分岐回路２５（マイクロストリップ線路）により２分岐された出力信号から半導体素子２４を見た特性インピーダンスと、この半導体素子２４のゲート電極から電力分岐回路２５を見た特性インピーダンスとを整合させる。入力インピーダンス整合回路２７はプレート１３上の線路導体３０や、チップインダクタ、チップキャパシタである。
【００３０】
出力インピーダンス整合回路２８は半導体素子２４のドレイン電極から電力合成回路２６（マイクロストリップ線路）を見た特性インピーダンスと、電力合成回路２６の入力側から半導体素子２４を見た特性インピーダンスとを整合させる。出力インピーダンス整合回路２８もプレート１３上の線路導体３３、チップインダクタ、チップキャパシタである。入力インピーダンス整合回路２７、半導体素子２４間と、半導体素子２４、出力インピーダンス整合回路２８間とは何れもボンディングワイヤ２９により接続される。
【００３１】
上述の構成を有する高周波回路装置１０に入力端子１７からマイクロ波信号が入力されると、高周波回路装置１０はこのマイクロ波信号を線路導体３０上で導き２分岐する。電力合成回路２５はこの電力合成回路２６に並列接続された入力インピーダンス整合回路２７に対して各信号を等振幅で出力する。マイクロ波信号はインピーダンスを変換され反射を生じずに２分岐される。半導体素子２４は、入力インピーダンス整合回路２７から各ゲート端子パッドを介して入力されたマイクロ波信号を増幅する。半導体素子２４は各ゲート端子パッドと対向配置された各ドレイン端子パッドから増幅信号をインピーダンス整合回路２８に対して出力する。増幅されたマイクロ波信号はそれぞれインピーダンスを変換されて電力合成回路２６へ伝播する。電力合成回路２６は各マイクロ波信号を合成して出力端子１９から出力する。
【００３２】
電力分岐回路２５は、ほぼ等振幅、等位相のマイクロ波信号を伝搬させる。抵抗体７はアイソレーション抵抗として実質的に電流を流さないか、あるいは流れたとしてその電流をジュール熱に変換して電力を通さない。抵抗体７は実質的に電力を消費しない。これにより、電力分岐回路２５の線路導体３０は、分岐された導体パターン面の間に電位差を生じさせないようにマイクロ波信号を伝播させる。電力合成回路２６における抵抗体８も、抵抗体７の例と同じである。
【００３３】
図４は実装構造１の縦断面図であり、図３のIII−IV間に沿う断面が示されている。既述の符号はそれらと同じ要素を表す。ボンディングワイヤ３２の図示を省略する。実装構造１は、プレート１３の接地面ａ１１に対して垂直面となる側面５１、５２、５３に抵抗体７を形成している（同図は側面５１のみを表示している）。
【００３４】
図５は接地面に対する寄生容量を説明するための図である。図５（ａ）は従来例による実装構造による抵抗配置例を示しており、図５（ｂ）は実装構造１による抵抗配置例を示している。これらの図において既述の符号はそれらと同じ要素を表す。土台３１の図示を省略する。
【００３５】
図５（ａ）に示すように、抵抗体５５が水平にされて基板３上に実装された場合、この抵抗体５５は、プレート１３の接地面上に正射影面積Ｓaの電極面積を有する。電極面積とは抵抗体とプレート１３との間に電荷が載って平行平板電極対によるキャパシタが形成されるとした場合の平行平板電極対の面積を言う。寄生容量は膜状又はチップ状の抵抗体と、プレート１３の接地面との間の対接地容量で表されるものとする。ここで平行平板電極対による電極間のキャパシタンスＣは電極間が物質で満たされているとすると、キャパシタンスＣはＣ＝ε・Ｓ／ｄで表される。εは物質中の誘電率、Ｓは電極面積、ｄは電極間距離を表す。
【００３６】
図５（ｂ）に示すように、抵抗体７が起立して基板３上に垂直に実装された場合、この抵抗体７はプレート接地面上に正射影面積Ｓb（Ｓb＜Ｓa）の電極面積を有する。図５（ａ）、図５（ｂ）のように抵抗体７を接地面ａ１１に対して垂直にすることで正射影面積Ｓbを従来例の実装方法による抵抗体５５と接地面ａ１１との関係から決まる正射影面積Ｓaよりも減少させることができる。上記キャパシタンスＣを記述する式でε、ｄを共通にとれば、実装構造１によるキャパシタンスを、従来例によるキャパシタンスよりも小さくすることができる。これにより寄生容量を低減させることができるようになる。
【００３７】
マイクロ波信号が電力分岐回路２５を伝播するとき、純粋に抵抗性である抵抗体７のインピーダンスをこのマイクロ波信号が見ると容量性のリアクタンスを示す場合が存在する。実装構造１によれば、マイクロ波信号が抵抗体７を容量性素子として見たとしても、プレート１３上の接地面に対する寄生容量の値を小さくすることができ、線路の特性インピーダンスを変化させない。抵抗体７の容量性リアクタンス成分を持つ素子としてマイクロ波信号に振る舞う度合いは線路の高周波特性を劣化させず、高周波回路の性能に影響を与えない。抵抗体８側についての正射影面積の対比関係も、抵抗体７の例と同じである。
【００３８】
従来例による回路接続構造はマイクロストリップ線路の線路導体の形成面と同一平面に抵抗体を作成する実装方法を用いている。この実装方法では抵抗体５５と接地面との距離や誘電体基板の基板材料によっては抵抗体５５が接地面に対して大きな寄生容量を持つ。大きな寄生容量とは、マイクロストリップ線路を伝播する信号電力にとって分布線路の定数が変化する程度に大きいことを言う。これに対して実装構造１では、プレート接地面に対する等価的な電極面積を小さくすることができ、従来例に比較して抵抗体７による寄生容量を小さくすることができる。抵抗体７を接地面に対して垂直に形成することで寄生容量の低減が可能となる。
【００３９】
（変形例）
図３の抵抗体７は側面５１、５２、５３に形成されていたが、実施形態に係る実装構造は垂直面として種々の面を選択することができる。
【００４０】
図６、図７に変形例に係る複数の実装構造を示す。斜線部が抵抗材によって抵抗体７が形成された領域を表す。既述の符号はそれらと同じ要素を表す。ボンディングワイヤ材の図示を省略する。図示を省略するが抵抗体７及び線路導体３０間は別の導体パターンによって接続されてもよい。図６（ａ）から図６（ｆ）及び図７（ａ）、図７（ｂ）は抵抗体７単体の複数の斜視図である。Ａ，Ｂ，Ｃ、Ｄは４つの側面を表す。Ａ、Ｂ、Ｃ、Ｄはそれぞれ側面５１、５２、５３、５４に対応する。
【００４１】
実施の形態に係る実装構造は図６（ａ）のようにＡ、Ｄ、Ｂの各面に抵抗体７を形成してもよい。実装構造は図６（ｂ）のようにＡ面だけに抵抗体７を形成してもよく、図６（ｃ）のようにＢ面だけに抵抗体７を形成してもよく、図６（ｄ）のようにＣ面だけに抵抗体７を形成してもよい。図６（ｂ）から図６（ｄ）では抵抗体７が形成されない領域には、導体５６が被膜形成される。面Ａ、面Ｃには図示しないボンディングワイヤや導体パターンと電気的に接続され、抵抗体７は線路導体３０と接続されるようにされている。
【００４２】
あるいは実装構造は図６（ｅ）のようにＡ面、Ｂ面の２面だけに抵抗体７を形成してもよく、図６（ｆ）のようにＡ面、Ｂ面の２面だけに抵抗体７を形成してもよく、図７（ａ）のようにＡ面、Ｃ面の２面だけに抵抗体７を形成してもよい。更に実装構造は図７（ｂ）のように、Ａ，Ｂ，Ｃの各面に帯状に抵抗体７を形成してもよい。
【００４３】
この変形例によれば、プレート接地面に対する電極面積を小さくでき、従来例に比較して抵抗体７による寄生容量を小さくできる。抵抗体７を接地面に対して垂直に形成することで寄生容量の低減が可能となる。
【００４４】
（第２の実施形態）
土台３１の形状は直方体以外にも基板面上に交差する湾曲面を持つ半円筒体でもよい。
【００４５】
図８（ａ）は第２の実施形態に係る実装構造の縦断面図である。既述の符号はそれらと同じ要素を表す。ボンディングワイヤ材の図示を省略する。実装構造４０は抵抗体７が湾曲面を持つ絶縁性の土台５７の外周面上に形成された構造である。それ以外の点について実装構造４０は上記実装構造１と同じである。本実施形態に係る高周波回路装置は実装構造４０を含み上記高周波回路装置１０と同じ構成を有する。
【００４６】
図８（ｂ）は第２の実施形態の変形例に係る実装構造の縦断面図である。既述の符号はそれらと同じ要素を表す。実装構造５８は湾曲面を持つブリッジ状の絶縁性の土台５９の側面周縁部の領域上に抵抗体７が形成された構造である。
【００４７】
この実施形態によれば、直方体のように側面が形成された形状の土台と異なる土台を用いて、プレート接地面に対する電極面積を小さくできる。また、第２の実施形態に係る実装構造及び高周波回路装置によれば寄生容量を低減させることができる。
【００４８】
（その他）
尚、上記の実施形態は実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。上記の実施形態では、入出力側それぞれに土台３１、３４を設けていたが、土台３１、土台３４の一方だけ設けて構成でも、上記寄生容量を低減させる効果が得られる。土台３１の形状は直方体、立方体や半円筒以外にも基板面に直交又は交差する面を持つ種々の形状を有してもよい。
【００４９】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５０】
１，４０，５８…実装構造、２…パッケージ、３，４，５，６…基板、７，８…抵抗体、１０…高周波回路装置、１１…蓋、１２…壁体、１３…プレート、１４，１５…フィードスルー部、１６，１８…貫通導体、１７…入力端子、１９…出力端子、２０…シール材、２１，２２，２３…誘電体、２４…半導体素子（高周波半導体素子）、２５…電力分岐回路（マイクロストリップ線路）、２６…電力合成回路（マイクロストリップ線路）、２７…入力インピーダンス整合回路、２８…出力インピーダンス整合回路、２９…ボンディングワイヤ、３０…線路導体、３１，３４…土台、３２…ボンディングワイヤ、３３…線路導体、３６…ボンディングワイヤ、５０…切欠き、５１，５２，５３，５４…側面（面）、５５…抵抗体、５６…導体、５７…土台、５９…土台。
【図１】
2013258534.tif 000003
【図２】
2013258534.tif 000004
【図３】
2013258534.tif 000005
【図４】
2013258534.tif 000006
【図５】
2013258534.tif 000007
【図６】
2013258534.tif 000008
【図７】
2013258534.tif 000009
【図８】
2013258534.tif 000010