(57)【要約】【課題】伝導ノイズ及び放射ノイズをさらに低減することが可能な半導体装置を提供する。【解決手段】半導体装置１６は、導電部材１０６と直列回路３０の出力端子８４との間に配置され、出力端子８４を導電部材１０６から離間させるスペーサ５８ａ〜５８ｄ、６０ａ〜６０ｄを備える。第１ＳＷ素子５０ａ〜５０ｄでは、正極電極７２が配電部材を介さずに正極端子８０に接合され、負極電極７６が第１配電部材５８ａ〜５８ｄを介して出力端子８４に接続され、制御電極７８が第１制御用配線１２２を介して第１制御端子８６に接続される。第２ＳＷ素子５４ａ〜５４ｄでは、正極電極７２が配電部材を介さずに出力端子８４に接合され、負極電極７６が第２配電部材６０ａ〜６０ｄを介して負極端子８２に接続され、制御電極７８が第２制御用配線１２６を介して第２制御端子９０に接続される。【選択図】図２
2013038848.tif 000002
【特許請求の範囲】
【請求項１】
正極電極が形成された第１の面と、負極電極及び制御電極が形成され前記第１の面と反対側に位置する第２の面とを有する第１スイッチング素子及び第２スイッチング素子を直列に接続した１つ又は複数の直列回路を備える半導体装置であって、
前記半導体装置は、
グラウンドとなる導電部材と、
前記直列回路の正極側に設けられた正極端子と、
前記直列回路の負極側に設けられた負極端子と
前記第１スイッチング素子と前記第２スイッチング素子との間の中点に接続された出力端子と、
前記正極端子及び前記負極端子と前記導電部材との間に配置された絶縁基板と、
前記第１スイッチング素子のスイッチング動作を制御する第１制御端子と、
前記第２スイッチング素子のスイッチング動作を制御する第２制御端子と、
前記導電部材と前記出力端子との間に配置され、前記出力端子を前記導電部材から離間させるスペーサと
を備え、
前記第１スイッチング素子では、
前記正極電極が配電部材を介さずに前記直列回路の正極端子に接合され、
前記負極電極が第１配電部材を介して前記直列回路の出力端子に接続され、
前記制御電極が第１制御用配線を介して前記第１制御端子に接続され、
前記第２スイッチング素子では、
前記正極電極が配電部材を介さずに前記直列回路の出力端子に接合され、
前記負極電極が第２配電部材を介して前記直列回路の負極端子に接続され、
前記制御電極が第２制御用配線を介して前記第２制御端子に接続される
ことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１配電部材及び前記第２配電部材の少なくとも一方は、前記スペーサを兼ねる
ことを特徴とする半導体装置。
【請求項３】
請求項１又は２記載の半導体装置において、
前記第１制御端子は、前記絶縁基板に固定され、
前記第２制御端子は、前記絶縁基板とは別の絶縁基板に固定される
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関する。より詳細には、この発明は、複数のスイッチング素子を直列に接続した１つ又は複数の直列回路を備える半導体装置に関する。
【背景技術】
【０００２】
複数のスイッチング素子を直列に接続した直列回路を備える半導体装置が開発されている。このような半導体装置として、例えば、インバータ、コンバータ、ＮＡＮＤ型フラッシュメモリが存在する（例えば、特許文献１）。
【０００３】
特許文献１では、コモンモード電流を抑制することによって伝導ノイズ及び放射ノイズを小さくすることができる電力変換装置のインバータモジュールを提供することが目的とされている（要約、［００１０］）。この目的を達成するため、特許文献１では、スイッチング素子と逆並列ダイオードとを１アームとして上下に２アーム５、６を直列に接続した１相分（又は多相分）のスイッチングアーム直列回路を１つのパッケージに含み、このパッケージの外側に冷却用の銅ベース１が配置されてなる電力変換装置のインバータモジュール２５ａにおいて、スイッチングアーム直列回路の下アーム６が実装される銅パターン４の面積を、上アーム５が実装される銅パターン３の面積より小さくする（要約）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１８１３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように、特許文献１では、下アーム６が実装される銅パターン４の面積を、上アーム５が実装される銅パターン３の面積より小さくすることでコモンモード電流を抑制することによって伝導ノイズ及び放射ノイズを小さくするが、伝導ノイズ及び放射ノイズを低減する方法には更なる改善の余地がある。
【０００６】
この発明は、このような課題を考慮してなされたものであり、伝導ノイズ及び放射ノイズをさらに低減することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る半導体装置は、正極電極が形成された第１の面と、負極電極及び制御電極が形成され前記第１の面と反対側に位置する第２の面とを有する第１スイッチング素子及び第２スイッチング素子を直列に接続した１つ又は複数の直列回路を備えるものであって、前記半導体装置は、グラウンドとなる導電部材と、前記直列回路の正極側に設けられた正極端子と、前記直列回路の負極側に設けられた負極端子と、前記第１スイッチング素子と前記第２スイッチング素子との間の中点に接続された出力端子と、前記正極端子及び前記負極端子と前記導電部材との間に配置された絶縁基板と、前記第１スイッチング素子のスイッチング動作を制御する第１制御端子と、前記第２スイッチング素子のスイッチング動作を制御する第２制御端子と、前記導電部材と前記出力端子との間に配置され、前記出力端子を前記導電部材から離間させるスペーサとを備え、前記第１スイッチング素子では、前記正極電極が配電部材を介さずに前記直列回路の正極端子に接合され、前記負極電極が第１配電部材を介して前記直列回路の出力端子に接続され、前記制御電極が第１制御用配線を介して前記第１制御端子に接続され、前記第２スイッチング素子では、前記正極電極が配電部材を介さずに前記直列回路の出力端子に接合され、前記負極電極が第２配電部材を介して前記直列回路の負極端子に接続され、前記制御電極が第２制御用配線を介して前記第２制御端子に接続されることを特徴とする。
【０００８】
この発明によれば、コモンモード電流に起因する伝導ノイズ及び放射ノイズを低減することが可能になると共に、第１スイッチング素子及び第２スイッチング素子の制御電極を直列回路の第１制御端子及び第２制御端子に接続することが容易となる。
【０００９】
すなわち、この発明によれば、直列回路の出力端子がスペーサにより導電部材（グラウンド）から離間されるため、スペーサの高さ分だけ出力端子をグラウンドから離間させることが可能となる。従って、出力端子とグラウンドとの間の浮遊容量を低減することができる。これにより、電圧変動が比較的激しい出力端子とグラウンドとの間のインピーダンスを大きくすることが可能となり、電圧変動によって出力端子とグラウンドとの間に流れるコモンモード電流を小さくすることができる。従って、電源側又は出力側へ流れるコモンモード電流を小さくすることが可能となる。その結果、コモンモード電流に起因する伝導ノイズ及び放射ノイズを低減することができる。
【００１０】
また、この発明によれば、第１スイッチング素子の負極電極が第１配電部材を介して直列回路の出力端子に接続される。このため、負極電極と同じ面に形成された制御電極を避けて第１配電部材を配置すれば、第１スイッチング素子の制御電極と出力端子の間に空間（第１空間）を形成することが可能となる。従って、当該第１空間に第１制御用配線を配置すれば、第１スイッチング素子の制御電極を第１制御端子に接続することが比較的容易となる。
【００１１】
同様に、この発明によれば、第２スイッチング素子の負極電極が第２配電部材を介して直列回路の負極端子に接続される。このため、負極電極と同じ面に形成された制御電極を避けて第２配電部材を配置すれば、第２スイッチング素子の制御電極と負極端子の間に空間（第２空間）を形成することが可能となる。従って、当該第２空間に第２制御用配線を配置すれば、第２スイッチング素子の制御電極を第２制御端子に接続することが比較的容易となる。
【００１２】
前記第１配電部材及び前記第２配電部材の少なくとも一方は、前記スペーサを兼ねてもよい。これにより、第１配電部材及び第２配電部材の少なくとも一方とスペーサとを別々の部材にする場合と比べて、半導体装置を構成する部品点数を削減することができると共に、半導体装置をコンパクトにすることが可能となる。
【００１３】
前記第１制御端子は、前記絶縁基板に固定され、前記第２制御端子は、前記絶縁基板とは別の絶縁基板に固定されてもよい。
【００１４】
上記構成によれば、グラウンド（導電部材）と正極端子の間に絶縁基板が配置され、第１スイッチング素子の正極電極は配電部材を介さずに直列回路の正極端子に接合され且つ第１制御端子は前記絶縁基板に固定された状態となっている。このため、正極電極とは反対側の制御電極は、前記第１空間を介して第１制御端子に比較的接近させて配置することが可能となる。加えて、第１スイッチング素子の制御電極と第１制御端子の間を結ぶ第１制御用配線は、前記第１空間に形成することが可能となる。従って、当該第１制御用配線を比較的簡易に（例えば、既存の配線接続装置を用いて）形成することが可能となる。
【００１５】
第２スイッチング素子の制御電極と第２制御端子の間を結ぶ第２制御用配線についても同様である。すなわち、上記構成によれば、第２スイッチング素子の正極電極は配電部材を介さずに直列回路の正極端子に接合され且つ第２制御端子は前記別の絶縁基板に固定された状態となっている。このため、正極電極とは反対側の制御電極は、前記第２空間を介して第２制御端子に比較的接近させて配置することが可能となる。加えて、第２スイッチング素子の制御電極と第２制御端子の間を結ぶ第２制御用配線は、前記第２空間に形成することが可能となる。従って、当該第２制御用配線を比較的簡易に（例えば、既存の配線接続装置を用いて）形成することが可能となる。
【発明の効果】
【００１６】
この発明によれば、コモンモード電流に起因する伝導ノイズ及び放射ノイズを低減することが可能になると共に、第１スイッチング素子及び第２スイッチング素子の制御電極を直列回路の第１制御端子及び第２制御端子に接続することが容易となる。
【図面の簡単な説明】
【００１７】
【図１】この発明の一実施形態に係る半導体装置としてのインバータを搭載した駆動システムの回路図である。
【図２】前記インバータに含まれる１つのアーム直列回路及びその周辺の簡略的な外観構成図である。
【図３】図２のＩＩＩ−ＩＩＩ線における断面図である。
【図４】図２のＩＶ−ＩＶ線における断面図を上下に反転させた図である。
【図５】図５Ａは、スイッチング素子の第１の面を簡略的に示す外観構成図であり、図５Ｂは、スイッチング素子の第２の面を簡略的に示す外観構成図である。
【図６】１つの前記アーム直列回路に着目して複数の地点での浮遊容量を示す回路図である。
【図７】図６のより詳細を示す回路図である。
【図８】第１変形例に係る半導体装置としてのインバータを搭載した回路の回路図である。
【図９】第２変形例に係る半導体装置としてのインバータのスイッチング素子を用いた１つのアーム直列回路及びその周辺の簡略的な外観構成図である。
【図１０】第３変形例に係る半導体装置としてのインバータのスイッチング素子を用いた１つのアーム直列回路及びその周辺の簡略的な外観構成図である。
【図１１】図１０のＸＩ−ＸＩ線の断面図である。
【図１２】図１０のＸＩＩ−ＸＩＩ線における断面図を上下に反転させた図である。
【発明を実施するための形態】
【００１８】
Ｉ．一実施形態
Ａ．構成の説明
１．駆動システム１０の構成
（１−１）全体構成
図１は、この発明の一実施形態に係る半導体装置としてのインバータ１６を搭載した駆動システム１０の回路構成図である。
【００１９】
図１に示すように、駆動システム１０は、インバータ１６に加え、モータ１２と、直流電源１４（以下「電源１４」ともいう。）と、コンデンサ１８と、電子制御装置２０（以下「ＥＣＵ２０」という。）とを有する。
【００２０】
（１−２）モータ１２
モータ１２は、３相交流ブラシレス式であり、ＥＣＵ２０に制御されるインバータ１６を介して電源１４から電力が供給される。そして、当該電力に応じた駆動力を生成する。モータ１２は、例えば、車両の走行モータ又は電動パワーステアリング装置のアシスト力生成用のモータに用いることができる。或いは、後述するような別の用途に用いることも可能である。
【００２１】
（１−３）直流電源１４
直流電源１４は、駆動システム１０の用途に応じて適宜選択されるものであり、一次電池又は二次電池のいずれともすることができる。例えば、モータ１２が比較的高出力を要する用途で用いられる場合（例えば、車両の走行用モータとして用いられる場合）、電源１４は、リチウムイオン２次電池、ニッケル水素２次電池又はキャパシタ等の蓄電装置（エネルギストレージ）とすることができる。また、モータ１２が比較的低出力を要する用途で用いられる場合（例えば、車両の電動パワーステアリング装置として用いられる場合）、電源１４は、鉛蓄電池等の蓄電装置とすることができる。
【００２２】
（１−４）インバータ１６
インバータ１６は、３相ブリッジ型の構成とされて、直流／交流変換を行い、電源１４からの直流を３相の交流に変換してモータ１２に供給する。
【００２３】
図１に示すように、インバータ１６は、３相のアーム直列回路３０ｕ、３０ｖ、３０ｗを有する。Ｕ相のアーム直列回路３０ｕは、スイッチング素子３４ｕ（以下「上ＳＷ素子３４ｕ」という。）及び逆並列ダイオード３６ｕ（以下「上ダイオード３６ｕ」）を有する上アーム３２ｕと、スイッチング素子４０ｕ（以下「下ＳＷ素子４０ｕ」という。）及び逆並列ダイオード４２ｕ（以下「下ダイオード４２ｕ」という。）とを有する下アーム３８ｕとで構成される。
【００２４】
同様に、Ｖ相のアーム直列回路３０ｖは、上スイッチング素子３４ｖ（以下「上ＳＷ素子３４ｖ」という。）及び逆並列ダイオード３６ｖ（以下「上ダイオード３６ｖ」という。）を有する上アーム３２ｖと、下スイッチング素子４０ｖ（以下「下ＳＷ素子４０ｖ」という。）及び逆並列ダイオード４２ｖ（以下「下ダイオード４２ｖ」という。）を有する下アーム３８ｖとで構成される。Ｗ相のアーム直列回路３０ｗは、上スイッチング素子３４ｗ（以下「上ＳＷ素子３４ｗ」という。）と逆並列ダイオード３６ｗ（以下「上ダイオード３６ｗ」という。）を有する上アーム３２ｗと、下スイッチング素子４０ｗ（以下「下ＳＷ素子４０ｗ」という。）と逆並列ダイオード４２ｗ（以下「下ダイオード４２ｗ」という。）を有する下アーム３８ｗとで構成される。
【００２５】
上ＳＷ素子３４ｕ、３４ｖ、３４ｗと下ＳＷ素子４０ｕ、４０ｖ、４０ｗは、例えば、１つ又は複数のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のスイッチング素子から構成することができる。本実施形態では、上ＳＷ素子３４ｕ、３４ｖ、３４ｗ及び下ＳＷ素子４０ｕ、４０ｖ、４０ｗはそれぞれ４つのスイッチング素子５０ａ〜５０ｄ、５４ａ〜５４ｄから構成される（詳細は後述する。）。同様に、上ダイオード３６ｕ、３６ｖ、３６ｗ及び下ダイオード４２ｕ、４２ｖ、４２ｗはそれぞれ１つ又は複数のダイオードから構成することができ、本実施形態ではそれぞれ２つのダイオード５２ａ、５２ｂ、５６ａ、５６ｂから構成される（詳細は後述する。）。
【００２６】
なお、以下では、各アーム直列回路３０ｕ、３０ｖ、３０ｗをアーム直列回路３０と総称し、各上アーム３２ｕ、３２ｖ、３２ｗを上アーム３２と総称し、各下アーム３８ｕ、３８ｖ、３８ｗを下アーム３８と総称し、各上ＳＷ素子３４ｕ、３４ｖ、３４ｗを上ＳＷ素子３４と総称し、各下ＳＷ素子４０ｕ、４０ｖ、４０ｗを下ＳＷ素子４０と総称し、各上ダイオード３６ｕ、３６ｖ、３６ｗを上ダイオード３６と総称し、各下ダイオード４２ｕ、４２ｖ、４２ｗを下ダイオード４２と総称する。
【００２７】
各アーム直列回路３０において、上アーム３２ｕ、３２ｖ、３２ｗと下アーム３８ｕ、３８ｖ、３８ｗの中点４４ｕ、４４ｖ、４４ｗは、モータ１２の巻線４６ｕ、４６ｖ、４６ｗに連結されている。以下では、中点４４ｕ、４４ｖ、４４ｗを中点４４と総称し、巻線４６ｕ、４６ｖ、４６ｗを巻線４６と総称する。
【００２８】
各上ＳＷ素子３４及び各下ＳＷ素子４０は、ＥＣＵ２０からの駆動信号ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬにより駆動される。
【００２９】
（１−５）ＥＣＵ２０
ＥＣＵ２０は、図示しない各種センサからの出力値に基づき、モータ１２の出力を制御する。ＥＣＵ２０は、ハードウェアの構成として、入出力部、演算部及び記憶部（いずれも図示せず）を有する。
【００３０】
２．インバータ１６の詳細
（２−１）全体構成
図２は、１つのアーム直列回路３０及びその周辺の簡略的な外観側面図である。図３は、図２のＩＩＩ−ＩＩＩ線における断面図であり、図４は、図２のＩＶ−ＩＶ線における断面図を上下に反転させた図（視線の方向を図３に合わせた図）である。本実施形態では、図２〜図４に示すアーム直列回路３０を３組並列に配置することによりインバータ１６を構成する（図１参照）。なお、図２〜図４において、「Ｐ」は正極側を示し、「Ｎ」は負極側を示し、「ＯＵＴ」は出力側を示す。
【００３１】
図２〜図４に示すように、アーム直列回路３０は、上アーム３２側のスイッチング素子５０ａ〜５０ｄ（以下「上ＳＷ素子５０ａ〜５０ｄ」といい、「上ＳＷ素子５０」と総称する。）と、上アーム３２側のダイオード５２ａ、５２ｂ（以下「上ダイオード５２ａ、５２ｂ」といい、「上ダイオード５２」と総称する。）と、下アーム３８側のスイッチング素子５４ａ〜５４ｄ（以下「下ＳＷ素子５４ａ〜５４ｄ」といい、「下ＳＷ素子５４」と総称する。）と、下アーム３８側のダイオード５６ａ、５６ｂ（以下「下ダイオード５６ａ、５６ｂ」といい、「下ダイオード５６」と総称する。）と、第１スペーサ５８ａ〜５８ｄ（以下「第１スペーサ５８」と総称する。）と、第２スペーサ６０ａ〜６０ｄ（以下「第２スペーサ６０」と総称する。）と、第３スペーサ６２ａ、６２ｂ（以下「第３スペーサ６２」と総称する。）と、第４スペーサ６４ａ、６４ｂ（以下「第４スペーサ６４」と総称する。）とを有する。
【００３２】
上記の通り、上ＳＷ素子５０ａ〜５０ｄは、図１の回路図中の１つの上ＳＷ素子３４を構成する。このため、上ＳＷ素子３４を上スイッチング素子部３４ともいう。また、上ダイオード５２ａ、５２ｂは、図１の回路図中の１つの上ダイオード３６を構成する。このため、上ダイオード３６を上ダイオード部３６ともいう。さらに、下ＳＷ素子５４ａ〜５４ｄは、図１の回路図中の１つの下ＳＷ素子４０を構成する。このため、下ＳＷ素子４０を下スイッチング素子部４０ともいう。さらにまた、下ダイオード５６ａ、５６ｂは、図１の回路図中の１つの下ダイオード４２を構成する。このため、下ダイオード４２を下ダイオード部４２ともいう。
【００３３】
このように図１の回路中の１つの構成要素（上スイッチング素子部３４、上ダイオード部３６、下スイッチング素子部４０及び下ダイオード部４２）に対応して図２〜図４では複数の構成要素（上ＳＷ素子５０ａ〜５０ｄ、上ダイオード５２ａ、５２ｂ、下ＳＷ素子５４ａ〜５４ｄ、下ダイオード５６ａ、５６ｂ、第１スペーサ５８ａ〜５８ｄ、第２スペーサ６０ａ〜６０ｄ、第３スペーサ６２ａ、６２ｄ及び第４スペーサ６４ａ、６４ｂ）を用いることで、大電流を流すことが可能となる。なお、上ＳＷ素子５０ａ〜５０ｄ、上ダイオード５２ａ、５２ｂ、下ＳＷ素子５４ａ〜５４ｄ、下ダイオード５６ａ、５６ｂ、第１スペーサ５８ａ〜５８ｄ、第２スペーサ６０ａ〜６０ｄ、第３スペーサ６２ａ、６２ｄ及び第４スペーサ６４ａ、６４ｂの数は、これに限定されず、仕様に応じて１つ以上であればよい。
【００３４】
本実施形態において、上ＳＷ素子５０と下ＳＷ素子５４には、同一の仕様のスイッチング素子（例えば、ＭＯＳＦＥＴ又はＩＧＢＴ）が用いられる。また、図５Ａ及び図５Ｂに示すように、本実施形態の上ＳＷ素子５０と下ＳＷ素子５４は、第１の面７０（ドレイン面）に正極電極７２が形成され、第１の面７０と反対側の第２の面７４（ソース面）に負極電極７６及びゲート電極７８（制御電極）が形成される。なお、図５Ａ中の「Ｐ」は正極側を示し、図５Ｂ中の「Ｎ」は負極側を示す。
【００３５】
以下では、上ＳＷ素子５０と下ＳＷ素子５４の構成要素を区別するため、上ＳＷ素子５０の正極電極７２、負極電極７６、ゲート電極７８を、上正極電極７２ｕｐ、上負極電極７６ｕｐ、上ゲート電極７８ｕｐと呼び、下ＳＷ素子５４の正極電極７２、負極電極７６、ゲート電極７８を、下正極電極７２ｌｏｗ、下負極電極７６ｌｏｗ、下ゲート電極７８ｌｏｗと呼ぶ。なお、図２〜図４では、正極電極７２、負極電極７６、ゲート電極７８の図示を省略している。
【００３６】
図２〜図４に示すように、アーム直列回路３０の周囲には、インバータ１６の正極端子８０、負極端子８２、出力端子８４、上ゲートライン８６（第１制御端子）、上ソースライン８８、下ゲートライン９０（第２制御端子）及び下ソースライン９２が配置されている。正極端子８０、上ゲートライン８６及び上ソースライン８８は、第１絶縁基板１００上に形成されている。負極端子８２は、第２絶縁基板１０２上に形成されている。出力端子８４、下ゲートライン９０及び下ソースライン９２は、第３絶縁基板１０４上に形成されている。
【００３７】
第１絶縁基板１００、第２絶縁基板１０２及び第３絶縁基板１０４は、例えば、セラミック製の板状部材である。第１絶縁基板１００及び第２絶縁基板１０２は、ヒートシンク１０６上に形成され、第３絶縁基板１０４は、出力端子８４上に形成されている。なお、第１絶縁基板１００及び第２絶縁基板１０２は別部材とせず、同一部材としてもよい。ヒートシンク１０６は、インバータ１６を冷却するものであり、グラウンドＧＮＤ（基準電位）に接続されている。
【００３８】
正極端子８０、負極端子８２及び出力端子８４は、板状の導電部材（例えば、銅板）である。正極端子８０は、アーム直列回路３０の正極側に接続され、負極端子８２は、アーム直列回路３０の負極側に接続され、出力端子８４は、アーム直列回路３０の出力側に接続される（図１及び図６参照）。
【００３９】
図２に示すように、本実施形態では、アーム直列回路３０の積層方向（図２中、Ｚ方向）に見たとき、正極端子８０及び負極端子８２は同一平面上にあり、出力端子８４と平行になっている。
【００４０】
正極端子８０、上ゲートライン８６及び上ソースライン８８は、ＤＢＣ（Direct Bonding Copper）として第１絶縁基板１００に直接形成されている。負極端子８２は、ＤＢＣとして第２絶縁基板１０２に直接形成されている。出力端子８４、下ゲートライン９０及び下ソースライン９２は、ＤＢＣとして第３絶縁基板１０４に直接形成されている。また、第１絶縁基板１００及び第２絶縁基板１０２のうちヒートシンク１０６側の面には、銅製のベタパターン１０８、１１０（図２）がＤＢＣとして形成されている。
【００４１】
さらに、ベタパターン１０８、１１０とヒートシンク１０６の間には、半田、銅板及びサーマルグリス（いずれも図示せず）が配置されている。すなわち、ベタパターン１０８、１１０は、前記半田を介して前記銅板に接合され、前記銅板は前記サーマルグリスを介してヒートシンク１０６に支持されている。
【００４２】
（２−２）上アーム３２
各上ＳＷ素子５０ａ〜５０ｄの正極電極７２（上正極電極７２ｕｐ）は、半田（図示せず）を介してインバータ１６の正極端子８０に接合されている（図２及び図３）。同様に、各上ダイオード５２の正極側は、半田（図示せず）を介してインバータ１６の正極端子８０に接合されている。これらの接合はろう付け等の接合方法であってもよい。上正極電極７２ｕｐと正極端子８０の接合及び上ダイオード５２の正極側と正極端子８０の接合にワイヤボンディングやバスバー等の配線（配電部材）は用いられない。
【００４３】
各上ＳＷ素子５０ａ〜５０ｄの負極電極７６（上負極電極７６ｕｐ）は、第１スペーサ５８ａ〜５８ｄを介してインバータ１６の出力端子８４に接続されていると共に、ワイヤボンディング１２０を介して上ソースライン８８に接続されている。上ソースライン８８を介してＥＣＵ２０に出力される信号（上ソース信号Ｓｓｈ）は、上負極電極７６ｕｐにおける電圧を検出するために用いられる。各上ダイオード５２ａ、５２ｂの負極側は、第３スペーサ６２ａ、６２ｂを介してインバータ１６の出力端子８４に接続されている。
【００４４】
各上ＳＷ素子５０ａ〜５０ｄのゲート電極７８（上ゲート電極７８ｕｐ）は、ＥＣＵ２０と接続される上ゲートライン８６にワイヤボンディング１２２（第１制御用配線）を介して接続されている。従って、各上ゲート電極７８ｕｐには、上ゲートライン８６を介してＥＣＵ２０から同一の駆動信号が供給され、上ＳＷ素子５０ａ〜５０ｄは同一のオンオフ動作を行う。なお、１つ又は２つの上ゲート電極７８ｕｐ毎に上ゲートライン８６を設ける等の構成も可能である。
【００４５】
（２−３）下アーム３８
各下ＳＷ素子５４ａ〜５４ｄの正極電極７２（下正極電極７２ｌｏｗ）は、半田（図示せず）を介してインバータ１６の出力端子８４に接合されている（図２及び図４）。同様に、各下ダイオード５６ａ、５６ｂの正極側は、半田（図示せず）を介してインバータ１６の出力端子８４に接合されている。これらの接合はろう付け等の接合方法であってもよい。下正極電極７２ｌｏｗと出力端子８４の接合及び下ダイオード５６の正極側と出力端子８４の接合にワイヤボンディングやバスバー等の配線（配線部材）は用いられない。
【００４６】
各下ＳＷ素子５４ａ〜５４ｄの負極電極７６（下負極電極７６ｌｏｗ）は、第２スペーサ６０ａ〜６０ｄを介してインバータ１６の負極端子８２に接続されていると共に、ワイヤボンディング１２４を介して下ソースライン９２に接続されている。下ソースライン９２を介してＥＣＵ２０に出力される信号（下ソース信号Ｓｓｌ）は、下負極電極７６ｌｏｗにおける電圧を検出するために用いられる。
【００４７】
各下ＳＷ素子５４ａ〜５４ｄのゲート電極７８（下ゲート電極７８ｌｏｗ）は、ＥＣＵ２０と接続される下ゲートライン９０にワイヤボンディング１２６（第２制御用配線）を介して接合されている。従って、各下ゲート電極７８ｌｏｗには、同一の駆動信号が供給され、下ＳＷ素子５４ａ〜５４ｄは同一のオンオフ動作を行う。なお、１つ又は２つの下ゲート電極７８ｌｏｗ毎に下ゲートライン９０を設ける等の構成も可能である。
【００４８】
（２−４）第１〜第４スペーサ５８、６０、６２、６４
本実施形態において、第１〜第４スペーサ５８、６０、６２、６４は、いずれも導電性材料（例えば、銅）から構成される直方体状の部材である。後述するように、別の配電部材（ワイヤボンディング、バスバー等）を設ける場合、非導電性材料から構成することもできる。
【００４９】
第１スペーサ５８及び第３スペーサ６２は、正極端子８０と出力端子８４とを電気的に接続させつつ、正極端子８０と出力端子８４とを物理的に離間させる。すなわち、第１スペーサ５８ａ〜５８ｄは、上ＳＷ素子５０ａ〜５０ｄの負極電極７６と出力端子８４とを連結する。第１スペーサ５８ａ〜５８ｄと上ＳＷ素子５０ａ〜５０ｄの負極電極７６の間及び第１スペーサ５８ａ〜５８ｄと出力端子８４の間は半田１３０により接合される。図３に示すように、第１スペーサ５８ａ〜５８ｄは、Ｘ−Ｙ方向の面積（Ｚ方向に見たときの面積）が上ＳＷ素子５０ａ〜５０ｄよりも小さい。これは、ワイヤボンディング１２０、１２２を形成するためである。
【００５０】
第３スペーサ６２ａ、６２ｂは、上ダイオード５２ａ、５２ｂの負極側と出力端子８４とを連結する。第３スペーサ６２ａ、６２ｂと上ダイオード５２ａ、５２ｂの負極側の間及び第３スペーサ６２ａ、６２ｂと出力端子８４の間は半田１３０により接合される。図３に示すように、第３スペーサ６２ａ、６２ｂは、上ＳＷ素子５０ａ〜５０ｄ及び第１スペーサ５８ａ〜５８ｄの関係と比較して、Ｘ−Ｙ方向の面積（Ｚ方向に見たときの面積）が上ダイオード５２ａ、５２ｂに近い。これは、ワイヤボンディング１２０、１２２のような配電部材を要さないためである。
【００５１】
第２スペーサ６０及び第４スペーサ６４は、負極端子８２と出力端子８４とを電気的に接続させつつ、負極端子８２と出力端子８４とを物理的に離間させる。すなわち、第２スペーサ６０ａ〜６０ｄは、下ＳＷ素子５４の負極電極７６と負極端子８２とを連結する。第２スペーサ６０ａ〜６０ｄと下ＳＷ素子５４の負極電極７６の間及び第２スペーサ６０ａ〜６０ｄと負極端子８２の間は半田１３０により接合される。図４に示すように、第２スペーサ６０は、Ｘ−Ｙ方向の面積（Ｚ方向に見たときの面積）が下ＳＷ素子５４よりも小さい。これは、ワイヤボンディング１２４、１２６を形成するためである。
【００５２】
第４スペーサ６４ａ、６４ｂは、下ダイオード５６ａ、５６ｂの負極側と負極端子８２とを連結する。第４スペーサ６４ａ、６４ｂと下ダイオード５６ａ、５６ｂの負極側の間及び第４スペーサ６４ａ、６４ｂと出力端子８４の間は半田１３０により接合される。図４に示すように、第４スペーサ６４ａ、６４ｂは、下ＳＷ素子５４及び第２スペーサ６０ａ〜６０ｄの関係と比較して、Ｘ−Ｙ方向の面積（Ｚ方向に見たときの面積）が下ダイオード５６ａ、５６ｂに近い。これは、ワイヤボンディング１２４、１２６のような配電部材を要さないためである。
【００５３】
（２−５）アーム直列回路３０の組立て
アーム直列回路３０の組立ては、例えば、次のように行う。すなわち、第１絶縁基板１００に正極端子８０、上ＳＷ素子５０ａ〜５０ｄ及び上ダイオード５２ａ、５２ｂを実装すると共に、上ゲートライン８６及び上ソースライン８８を形成する。次いで、上ＳＷ素子５０ａ〜５０ｄと上ゲートライン８６及び上ソースライン８８との間に、ワイヤボンディング１２０、１２２を形成する。第２絶縁基板１０２に負極端子８２を実装する。
【００５４】
また、第３絶縁基板１０４に出力端子８４、下ＳＷ素子５４ａ〜５４ｄ及び下ダイオード５６ａ、５６ｂを実装すると共に、下ゲートライン９０及び下ソースライン９２を形成する。次いで、下ＳＷ素子５４ａ〜５４ｄと下ゲートライン９０及び下ソースライン９２との間に、ワイヤボンディング１２４、１２６を形成する。
【００５５】
次いで、第１絶縁基板１００及び第２絶縁基板１０２をヒートシンク１０６に取り付ける。続いて、第１〜第４スペーサ５８ａ〜５８ｄ、６０ａ〜６０ｄ、６２ａ、６２ｂ、６４ａ、６４ｂを、半田１３０を用いて第１絶縁基板１００の上ＳＷ素子５０ａ〜５０ｄ及び上ダイオード５２ａ、５２ｂと第２絶縁基板１０２の負極端子８２に取り付ける。
【００５６】
その後、第１〜第４スペーサ５８ａ〜５８ｄ、６０ａ〜６０ｄ、６２ａ、６２ｂ、６４ａ、６４ｂを、半田１３０を用いて第３絶縁基板１０４の下ＳＷ素子５４ａ〜５４ｄ、下ダイオード５６ａ、５６ｂ及び出力端子８４に取り付ける。
【００５７】
上記のように、第１絶縁基板１００、第２絶縁基板１０２及び第３絶縁基板１０４が分離した状態で、ワイヤボンディング１２０、１２２、１２４、１２６を形成することができるため、アーム直列回路３０を簡易に製造することが可能となる。
【００５８】
Ｂ．浮遊容量
図６は、１つのアーム直列回路３０に着目して複数の地点Ｐ１〜Ｐ３での浮遊容量Ｃ１〜Ｃ３を示す回路図である。図７は、図６のより詳細を示す回路図である。以下では、主として、図２、図６及び図７を参照しながら、地点Ｐ１〜Ｐ３における浮遊容量Ｃ１〜Ｃ３について説明する。
【００５９】
アーム直列回路３０を動作させると、地点Ｐ１〜Ｐ３とグラウンドＧＮＤ（ヒートシンク１０６）間において、浮遊容量Ｃ１〜Ｃ３が発生する可能性がある。これらの浮遊容量Ｃ１〜Ｃ３が存在するため、上ＳＷ素子３２（上ＳＷ素子５０ａ〜５０ｄ）及び下ＳＷ素子３８（下ＳＷ素子５４ａ〜５４ｄ）のスイッチング時にノイズがグラウンドＧＮＤ（ヒートシンク１０６）を介してコモン（電源１４側又は他の機器側）に伝わり、伝導ノイズ及び放射ノイズが発生する可能性がある（伝導ノイズ及び放射ノイズの発生の仕組みについては、特許文献１の段落［０００８］、［０００９］参照）。
【００６０】
一般に、キャパシタのインピーダンスＸｃは、次の式（１）により求められる。
Ｘｃ＝１／（ｊωＣ）      ・・・（１）
【００６１】
上記において、ｊは虚数単位、ωは角周波数［Ｈｚ］、Ｃは静電容量［Ｆ］である。
【００６２】
上記式（１）によれば、アーム直列回路３０の場合、上ＳＷ素子３２（上ＳＷ素子５０ａ〜５０ｄ）及び下ＳＷ素子３８（下ＳＷ素子５４ａ〜５４ｄ）のスイッチング周波数［Ｈｚ］が高くなるほど浮遊容量Ｃ１〜Ｃ３に電流が流れ易くなるが、容量値Ｃを小さくすることで浮遊容量Ｃ１〜Ｃ３に電流を流れ難くすることができる。特に、スイッチングにより電位変動が起こる地点Ｐ２（中点４４を構成する出力端子８４）とグラウンドＧＮＤ（ヒートシンク１０６）との間の浮遊容量Ｃ２からコモン側へ流れるコモンモード電流Ｉｃｏｍの影響が大きいため、浮遊容量Ｃ２のインピーダンスを大きくすることが重要である。
【００６３】
また、一般に、平行平板（極板）間の静電容量Ｃ［Ｆ］は、次の式（２）により表される。
Ｃ＝ε０・εｓ・（Ｓ／ｄ）      ・・・（２）
【００６４】
上記式（２）において、ε０は、真空の誘電率［Ｆ／ｍ］、εｓは、比誘電率、Ｓは、極板の面積［ｍ２］、ｄは、平行平板（極板）間の間隙［ｍ］を示す。上記式（２）によれば、平行平板（極板）の間隙ｄが大きくなるほど、静電容量Ｃは小さくなる。
【００６５】
出力端子８４を第１絶縁基板１００又は第２絶縁基板１０２上に形成する場合と比べ、本実施形態では、出力端子８４が第１〜第４スペーサ５８、６０、６２、６４を介して第１絶縁基板１００、第２絶縁基板１０２及びグラウンドＧＮＤ（ヒートシンク１０６）から遠ざかる。このため、出力端子８４とグラウンドＧＮＤ（ヒートシンク１０６）との間隙（上記間隙ｄに対応）は大きくなる。このため、上記式（２）より、浮遊容量Ｃ２は相対的に小さくなる。また、浮遊容量Ｃ２が相対的に小さくなると、上記式（１）より、インピーダンスＸｃが相対的に大きくなる。その結果、コモンモード電流Ｉｃｏｍを小さくすることが可能となり、コモンモード電流Ｉｃｏｍに起因する伝導ノイズ及び放射ノイズを抑制することができる。
【００６６】
Ｃ．本実施形態の効果
以上のように、本実施形態によれば、コモンモード電流Ｉｃｏｍに起因する伝導ノイズ及び放射ノイズを低減することが可能になると共に、上ＳＷ素子３４（上ＳＷ素子５０ａ〜５０ｄ）及び下ＳＷ素子４０（下ＳＷ素子５４ａ〜５４ｄ）のゲート電極７８を上ゲートライン８６及び下ゲートライン９０に接続することが容易となる。
【００６７】
すなわち、本実施形態によれば、出力端子８４が第１〜第４スペーサ５８、６０、６２、６４によりグラウンドＧＮＤ（ヒートシンク１０６）から離間されるため、第１〜第４スペーサ５８、６０、６２、６４の高さ分だけ出力端子８４をグラウンドＧＮＤから離間させることが可能となる。従って、出力端子８４とグラウンドＧＮＤとの間の浮遊容量Ｃ２を低減することができる。これにより、電圧変動が比較的激しい出力端子８４とグラウンドＧＮＤとの間のインピーダンスを大きくすることが可能となり、電圧変動によって出力端子８４とグラウンドＧＮＤとの間に流れるコモンモード電流Ｉｃｏｍを小さくすることができる。従って、電源１４側又は出力側へ流れるコモンモード電流Ｉｃｏｍを小さくすることが可能となる。その結果、コモンモード電流Ｉｃｏｍに起因する伝導ノイズ及び放射ノイズを低減することができる。
【００６８】
また、本実施形態によれば、上ＳＷ素子５０ａ〜５０ｄの負極電極７６ｕｐが第１スペーサ５８ａ〜５８ｄを介して出力端子８４に接続される。このため、上負極電極７６ｕｐと同じ第２の面７４に形成された上ゲート電極７８ｕｐを避けて第１スペーサ５８ａ〜５８ｄを配置すれば、上ゲート電極７８ｕｐと出力端子８４の間に空間（第１空間）を形成することが可能となる。従って、当該第１空間にワイヤボンディング１２０を配置することで、上ゲート電極７８ｕｐを上ゲートライン８６に接続することが比較的容易となる。
【００６９】
同様に、本実施形態によれば、各下ＳＷ素子５４ａ〜５４ｄの下負極電極７６ｌｏｗが第２スペーサ６０ａ〜６０ｄを介して負極端子８２に接続される。このため、下負極電極７６ｌｏｗと同じ第２の面７４に形成された下ゲート電極７８ｌｏｗを避けて第２スペーサ６０ａ〜６０ｄを配置すれば、下ゲート電極７８ｌｏｗと負極端子８２の間に空間（第２空間）を形成することが可能となる。従って、当該第２空間にワイヤボンディング１２４を配置すれば、下ゲート電極７８ｌｏｗを下ゲートライン９０に接続することが比較的容易となる。
【００７０】
本実施形態において、第１スペーサ５８ａ〜５８ｄは、上ＳＷ素子５０ａ〜５０ｄと出力端子８４を電気的に接続する機能（導電機能）と、グラウンドＧＮＤ（ヒートシンク１０６）と出力端子８４を物理的に離間させる機能（離間機能）を兼ね備えている。これにより、導電機能を有する部材と離間機能を有する部材を別々に設ける場合と比べて、インバータ１６を構成する部品点数を削減することができると共に、インバータ１６をコンパクトにすることが可能となる。
【００７１】
本実施形態において、上ゲートライン８６は、第１絶縁基板１００に固定され、下ゲートライン９０は、第３絶縁基板１０４に固定される。上記構成によれば、グラウンドＧＮＤ（ヒートシンク１０６）と正極端子８０の間に第１絶縁基板１００が配置され、上正極電極７２ｕｐは配電部材を介さずに正極端子８０に接合され且つ上ゲートライン８６は第１絶縁基板１００に固定された状態となっている。このため、上正極電極７２ｕｐとは反対側の上ゲート電極７８ｕｐは、前記第１空間を介して上ゲートライン８６に比較的接近させて配置することが可能となる。加えて、上ゲート電極７８ｕｐと上ゲートライン８６の間を結ぶワイヤボンディング１２０は、前記第１空間に形成することが可能となる。従って、ワイヤボンディング１２０を比較的簡易に（例えば、既存の配線接続装置を用いて）形成することが可能となる。
【００７２】
下ゲート電極７８ｌｏｗと下ゲートライン９０の間を結ぶワイヤボンディング１２６についても同様である。すなわち、上記構成によれば、下正極電極７２ｌｏｗは配電部材を介さずに出力端子８４に接合され且つ下ゲートライン９０は第３絶縁基板１０４に固定された状態となっている。このため、下正極電極７２ｌｏｗとは反対側の下ゲート電極７８ｌｏｗは、前記第２空間を介して下ゲートライン９０に比較的接近させて配置することが可能となる。加えて、下ゲート電極７８ｌｏｗと下ゲートライン９０の間を結ぶワイヤボンディング１２６は、前記第２空間に形成することが可能となる。従って、ワイヤボンディング１２６を比較的簡易に（例えば、既存の配線接続装置を用いて）形成することが可能となる。
【００７３】
ＩＩ．変形例
なお、この発明は、上記実施形態に限らず、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。例えば、以下の構成を採用することができる。
【００７４】
Ａ．インバータ１６及び駆動システム１０
上記実施形態では、３相ブリッジ式のインバータ１６を用いたが、スイッチング素子と逆並列ダイオードとを有する上アーム及び下アームを直列に接続した単相又は多相のアーム直列回路を備えるインバータであれば、これに限らない。例えば、図８に示すように、単相ブリッジ式のインバータ１６ａに適用することもできる。図８のインバータ１６ａは、直流電源１４からの直流を交流に変換して巻線４６ａ（負荷）及び抵抗１３２に供給する。
【００７５】
インバータ１６ａは、２つのアーム直列回路３０ａ、３０ｂを有する。アーム直列回路３０ａは、スイッチング素子３４ａ（以下「上ＳＷ素子３４ａ」という。）及び逆並列ダイオード３６ａ（以下「上ダイオード３６ａ」という。）を有する上アーム３２ａと、スイッチング素子４０ａ（以下「下ＳＷ素子４０ａ」という。）及び逆並列ダイオード４２ａ（以下「下ダイオード４２ａ」という。）とを有する下アーム３８ａとで構成される。同様に、アーム直列回路３０ｂは、スイッチング素子３４ｂ（以下「上ＳＷ素子３４ｂ」という。）及び逆並列ダイオード３６ｂ（以下「上ダイオード３６ｂ」という。）を有する上アーム３２ｂと、スイッチング素子４０ｂ（以下「下ＳＷ素子４０ｂ」という。）及び逆並列ダイオード４２ｂ（以下「下ダイオード４２ｂ」という。）とを有する下アーム３８ｂとで構成される。
【００７６】
インバータ１６ａにおいても、上アーム３２ａ、３２ｂと下アーム３８ａ、３８ｂの中点４４ａ、４４ｂの位置に対応する出力端子８４を第１〜第４スペーサ５８、６０、６２、６４によりグラウンドＧＮＤ（ヒートシンク１０６）から離間させることにより、中点４４ａ、４４ｂにおける浮遊容量Ｃ２を低減し、伝導ノイズ及び放射ノイズを抑制することが可能となる。加えて、上ＳＷ素子３４ａ、３４ｂ及び下ＳＷ素子４０ａ、４０ｂのゲート電極７８をアーム直列回路３０ａ、３０ｂの上ゲートライン８６及び下ゲートライン９０に接続することが容易となる。
【００７７】
上記実施形態及び図８の変形例では、インバータ１６、１６ａに本発明を適用した事例について説明したが、スイッチング素子と逆並列ダイオードとを有する上アーム及び下アームを直列に接続した単相又は多相のアーム直列回路を備える半導体装置であれば、これに限らない。例えば、昇降圧式且つチョッパ型のＤＣ／ＤＣコンバータ（例えば、特開２００９−１５３３４３号公報の図１及び図９参照）に適用することもできる。
【００７８】
或いは、複数のスイッチング素子を直列に接続した直列回路を備える半導体装置であれば、逆並列ダイオードを有さないものであってもよい。例えば、ＮＡＮＤ型のフラッシュメモリに適用することもできる。
【００７９】
上記実施形態では、図１の回路図中の１つの上ＳＷ素子３４及び下ＳＷ素子４０に対応するものとして、それぞれ４つの上アーム素子５０ａ〜５０ｄ及び下アーム素子５４ａ〜５４ｄを示したが（図２〜図４）、これらの数は、仕様に合わせて１つ以上あればよい。同様に、図１の回路図中の１つの上ダイオード３６及び下ダイオード４２に対応するものとして、それぞれ２つの上ダイオード５２ａ、５２ｂ及び下ダイオード５６ａ、５６ｂを示したが（図２〜図４）、これらの数は、仕様に合わせて１つ以上あればよい。
【００８０】
上記実施形態では、駆動システム１０のモータ１２は、例えば、車両の駆動用又は電動パワーステアリング用のものとしたが、２つのスイッチング素子の中点において浮遊容量Ｃ２が発生する構成であれば、これに限らない。例えば、洗濯機、掃除機、エアコンディショナ、冷蔵庫、電磁調理器、交流（ＡＣ）サーボ、鉄道車両及びエレベータにおけるモータに用いるものであってもよい。
【００８１】
上記実施形態では、駆動システム１０は、モータ１２を駆動するものであったが、複数のスイッチング素子の中点において浮遊容量Ｃ２が発生する構成であれば、これに限らない。例えば、駆動システム１０は、無停電電源装置、太陽光発電又は風力発電用のパワーコンディショナにおけるインバータ（例えば、特開２０１１−１０３４９７号公報の図４参照）に用いることも可能である。
【００８２】
Ｂ．ゲート電極７８
上記実施形態では、上ＳＷ素子５０及び下ＳＷ素子５４では、ゲート電極７８を負極電極７６と同じ面（第２の面７４）に形成したが（図５Ｂ）、ゲート電極７８の位置はこれに限らない。例えば、ゲート電極７８を正極電極７２と同じ面（第１の面７０）に形成し、負極電極７６と同じ面（第２の面７４）にはゲート電極７８を形成しない構成も可能である。この場合、上ＳＷ素子５０の負極電極７６を出力端子８４に接合させ、下ＳＷ素子５４の負極電極７６を負極端子８２に接合させることが好ましい。換言すると、正極端子８０と第１スペーサ５８の間にある上ＳＷ素子５０を、出力端子８４と第１スペーサ５８の間に配置すると共に、出力端子８４と第２スペーサ６０の間にある下ＳＷ素子５４を、負極端子８２と第２スペーサ６０の間に配置することが好ましい。そのような構成であっても、上記実施形態と同様の作用及び効果を奏することができる。すなわち、コモンモード電流Ｉｃｏｍに起因する伝導ノイズ及び放射ノイズを低減することが可能になると共に、各ワイヤボンディングの形成が容易となる。
【００８３】
Ｃ．第１〜第４スペーサ５８、６０、６２、６４
上記実施形態では、出力端子８４をグラウンドＧＮＤから離間させるためのスペーサとして、直方体状且つ導電性の第１〜第４スペーサ５８、６０、６２、６４を用いたが、出力端子８４を第１絶縁基板１００及びグラウンドＧＮＤ（ヒートシンク１０６）から離間させることができる部材であれば、これに限らない。例えば、第１〜第４スペーサ５８、６０、６２、６４の代わりのスペーサを円柱状、錐台状又は樽状とすることもできる。或いは、第１〜第４スペーサ５８、６０、６２、６４は、導電性物質ではなく、絶縁性物質から構成することもできる。
【００８４】
例えば、図９に示すように、第１絶縁基板１００及び第２絶縁基板１０２と第３絶縁基板１０４との間に、絶縁性物質からなるスペーサ１４０、１４２を配置して出力端子８４をグラウンドＧＮＤから離間させることができる。この場合、上ＳＷ素子５０と出力端子８４との間、上ダイオード５２と出力端子８４との間、下ＳＷ素子５４と負極端子８２との間及び下ダイオード５６と負極端子８２との間は、それぞれワイヤボンディング１５０、１５２、１５４、１５６等の配電部材で電気的に接続することができる。
【００８５】
上記実施形態では、１２本の各スペーサ５８、６０、６２、６４を用いて出力端子８４をグラウンドＧＮＤ（ヒートシンク１０６）から離間させたが、出力端子８４を第１絶縁基板１００及びグラウンドＧＮＤ（ヒートシンク１０６）から離間させることができるものであれば、１本〜１１本又は１３本以上であってもよい。
【００８６】
また、例えば、上ＳＷ素子５０及び下ＳＷ素子５４に比べて上ダイオード５２及び下ダイオード５６の高さが高いような場合、第３スペーサ６２及び第４スペーサ６４を用いない構成も可能である。
【００８７】
Ｄ．その他
上記実施形態では、上ゲートライン８６、上ソースライン８６、下ゲートライン９０及び下ソースライン９２をいずれも直線状（又は細長い直方体状）としたが、これらの形状はこれに限らない。例えば、図１０〜図１２に示すように、上ゲートライン８６、上ソースライン８６、下ゲートライン９０及び下ソースライン９２をＬ字状にすることもできる。
【符号の説明】
【００８８】
１６、１６ａ…インバータ（半導体装置）
３０、３０ａ、３０ｂ、３０ｕ、３０ｖ、３０ｗ…アーム直列回路（直列回路）
３４、３４ａ、３４ｂ、３４ｕ、３４ｖ、３４ｗ、５０、５０ａ〜５０ｄ…上スイッチング素子（第１スイッチング素子）
４０、４０ａ、４０ｂ、４０ｕ、４０ｖ、４０ｗ、５４、５４ａ〜５４ｄ…下スイッチング素子（第２スイッチング素子）
５８ａ〜５８ｄ…第１スペーサ（スペーサ、第１配電部材）
６０ａ〜６０ｄ…第２スペーサ（スペーサ、第２配電部材）
７０…第１の面                      ７２…正極電極
７４…第２の面                      ７６…負極電極
７８…ゲート電極（制御電極）        ８０…正極端子
８２…負極端子                      ８４…出力端子
８６…上ゲートライン（第１制御端子）
９０…下ゲートライン（第２制御端子）
１００…第１絶縁基板（絶縁基板）    １０２…第２絶縁基板
１０４…第３絶縁基板（別の絶縁基板）
１０６…ヒートシンク（導電部材）
１２２…ワイヤボンディング（第１制御用配線）
１２６…ワイヤボンディング（第２制御用配線）
１４０、１４２…スペーサ
１５０…ワイヤボンディング（第１配電部材）
１５２…ワイヤボンディング（第２配電部材）
【図１】
2013038848.tif 000003
【図２】
2013038848.tif 000004
【図３】
2013038848.tif 000005
【図４】
2013038848.tif 000006
【図５】
2013038848.tif 000007
【図６】
2013038848.tif 000008
【図７】
2013038848.tif 000009
【図８】
2013038848.tif 000010
【図９】
2013038848.tif 000011
【図１０】
2013038848.tif 000012
【図１１】
2013038848.tif 000013
【図１２】
2013038848.tif 000014