(57)【要約】【課題】ゲート電極とソース電極との間及びゲート電極とドレイン電極との間の少なくとも一方に存在する絶縁膜によって生じる容量の低減、即ち、低容量化を実現し、より高周波特性を向上させる。【解決手段】半導体装置を、半導体領域１と、半導体領域の上方に形成されたゲート電極２と、半導体領域の上方に形成され、ゲート電極を挟んで両側にそれぞれ設けられたソース電極３及びドレイン電極４と、半導体領域の表面を覆う第１絶縁膜５と、ソース電極とゲート電極との間、及び、ドレイン電極とゲート電極との間の少なくとも一方の第１絶縁膜の上方に設けられ、第１絶縁膜よりも低い誘電率を有する第２絶縁膜６とを備えるものとする。【選択図】図１
2013191759.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域と、
前記半導体領域の上方に形成されたゲート電極と、
前記半導体領域の上方に形成され、前記ゲート電極を挟んで両側にそれぞれ設けられたソース電極及びドレイン電極と、
前記半導体領域の表面を覆う第１絶縁膜と、
前記ソース電極と前記ゲート電極との間、及び、前記ドレイン電極と前記ゲート電極との間の少なくとも一方の前記第１絶縁膜の上方に設けられ、前記第１絶縁膜よりも低い誘電率を有する第２絶縁膜とを備えることを特徴とする半導体装置。
【請求項２】
前記第２絶縁膜は、前記ゲート電極から離れた位置に設けられており、
前記第２絶縁膜の前記ゲート電極の側に設けられ、前記第２絶縁膜よりも高い誘電率を有する第３絶縁膜を備えることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記第３絶縁膜の前記ゲート電極側の端部は、前記第１絶縁膜の前記ゲート電極側の端部に対してずれた位置になっていることを特徴とする、請求項２に記載の半導体装置。
【請求項４】
前記第２絶縁膜の上方に設けられ、前記第１絶縁膜よりも低い誘電率を有する第４絶縁膜と、
前記第４絶縁膜の前記ゲート電極の側に設けられ、前記第４絶縁膜よりも高い誘電率を有する第５絶縁膜とを備え、
前記第５絶縁膜の前記ゲート電極側の端部は、前記第３絶縁膜の前記ゲート電極側の端部に対してずれた位置になっていることを特徴とする、請求項２又は３に記載の半導体装置。
【請求項５】
前記第２絶縁膜及び前記第３絶縁膜を覆い、前記ゲート電極側の端部が曲面になっており、前記第２絶縁膜よりも高い誘電率を有する第６絶縁膜を備えることを特徴とする、請求項２又は３に記載の半導体装置。
【請求項６】
前記第１絶縁膜を覆い、前記ゲート電極側の端部が曲面になっており、前記第２絶縁膜よりも高い誘電率を有する第７絶縁膜を備え、
前記第６絶縁膜の前記ゲート電極側の端部は、前記第７絶縁膜の前記ゲート電極側の端部に対してずれた位置になっていることを特徴とする、請求項５に記載の半導体装置。
【請求項７】
前記第２絶縁膜及び前記第３絶縁膜を覆い、前記ゲート電極側の端部が曲面になっており、前記第２絶縁膜よりも高い誘電率を有する第６絶縁膜と、
前記第４絶縁膜及び前記第５絶縁膜を覆い、前記ゲート電極側の端部が曲面になっており、前記第４絶縁膜よりも高い誘電率を有する第８絶縁膜とを備え、
前記第８絶縁膜の前記ゲート電極側の端部は、前記第６絶縁膜の前記ゲート電極側の端部に対してずれた位置になっていることを特徴とする、請求項４に記載の半導体装置。
【請求項８】
前記第１絶縁膜を覆い、前記ゲート電極側の端部が曲面になっており、前記第２絶縁膜よりも高い誘電率を有する第７絶縁膜を備えることを特徴とする、請求項１〜５、７のいずれか１項に記載の半導体装置。
【請求項９】
半導体領域の上方のゲート電極形成領域を挟んで両側にそれぞれソース電極及びドレイン電極を形成する工程と、
前記半導体領域の表面を覆う第１絶縁膜を形成する工程と、
前記ソース電極と前記ゲート電極形成領域との間、及び、前記ドレイン電極と前記ゲート電極形成領域との間の少なくとも一方の前記第１絶縁膜の上方に、前記第１絶縁膜よりも低い誘電率を有する第２絶縁膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１０】
前記第２絶縁膜の前記ゲート電極形成領域の側に、前記第２絶縁膜よりも高い誘電率を有する第３絶縁膜を形成する工程と、
前記第２絶縁膜及び前記第３絶縁膜を第４絶縁膜で埋め込む工程と、
前記第４絶縁膜の前記ゲート電極形成領域を挟んで両側に形成される曲面部分の少なくとも一方を含み、かつ、前記第２絶縁膜及び前記第３絶縁膜を覆っている部分を残すように、前記第４絶縁膜を除去する工程とを備えることを特徴とする、請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記ゲート電極形成領域の前記第１絶縁膜を除去する工程と、
前記第１絶縁膜を第５絶縁膜で埋め込む工程と、
前記第５絶縁膜の前記ゲート電極形成領域を挟んで両側に形成される曲面部分を残すように前記ゲート電極形成領域の前記第５絶縁膜を除去する工程とを備え、
前記第３絶縁膜を形成する工程において、前記第３絶縁膜の前記ゲート電極形成領域側の端面が、前記第１絶縁膜の前記ゲート電極形成領域側の端面に対してずれた位置になるように、前記第３絶縁膜を形成することを特徴とする、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第４絶縁膜を除去する工程の後に、前記第２絶縁膜の上方の前記第４絶縁膜上に、前記第１絶縁膜よりも低い誘電率を有する第６絶縁膜を形成する工程と、
前記第６絶縁膜の前記ゲート電極形成領域の側に、前記第６絶縁膜よりも高い誘電率を有する第７絶縁膜を形成する工程と、
前記第６絶縁膜及び前記第７絶縁膜を第８絶縁膜で埋め込む工程と、
前記第８絶縁膜の前記ゲート電極形成領域を挟んで両側に形成される曲面部分の少なくとも一方を含み、かつ、前記第６絶縁膜及び前記第７絶縁膜を覆っている部分を残すように、前記第８絶縁膜を除去する工程とを備え、
前記第７絶縁膜を形成する工程において、前記第７絶縁膜の前記ゲート電極形成領域側の端面が、前記第３絶縁膜の前記ゲート電極形成領域側の端面に対してずれた位置になるように、前記第７絶縁膜を形成することを特徴とする、請求項１０又は１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
例えばＧａＮ系ＨＥＭＴ（High Electron Mobility Transistor；高電子移動度トランジスタ）などの高周波デバイスでは、より高周波特性を向上させるために、ゲート容量などの容量を低減できるデバイス構造の研究開発が進められている。
従来、例えば図６に示すように、ゲート電極１００の周辺、即ち、ゲート電極１００とソース電極１０１との間及びゲート電極１００とドレイン電極１０２との間には、パッシベーション膜１０３や層間絶縁膜１０４などの絶縁膜が設けられている構造が一般的である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−５９６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、容量低減の観点からは、ゲート電極とソース電極との間及びゲート電極とドレイン電極との間は、空洞（空気）であることが望ましい。
しかしながら、現在、パッシベーション膜や配線形成のための層間絶縁膜は必要不可欠である。
そこで、ゲート電極とソース電極との間及びゲート電極とドレイン電極との間の少なくとも一方に存在する絶縁膜によって生じる容量の低減、即ち、低容量化を実現し、より高周波特性を向上させたい。
【課題を解決するための手段】
【０００５】
本半導体装置は、半導体領域と、半導体領域の上方に形成されたゲート電極と、半導体領域の上方に形成され、ゲート電極を挟んで両側にそれぞれ設けられたソース電極及びドレイン電極と、半導体領域の表面を覆う第１絶縁膜と、ソース電極とゲート電極との間、及び、ドレイン電極とゲート電極との間の少なくとも一方の第１絶縁膜の上方に設けられ、第１絶縁膜よりも低い誘電率を有する第２絶縁膜とを備えることを要件とする。
【０００６】
本半導体装置の製造方法は、半導体領域の上方のゲート電極形成領域を挟んで両側にそれぞれソース電極及びドレイン電極を形成する工程と、半導体領域の表面を覆う第１絶縁膜を形成する工程と、ソース電極とゲート電極形成領域との間、及び、ドレイン電極とゲート電極形成領域との間の少なくとも一方の第１絶縁膜の上方に、第１絶縁膜よりも低い誘電率を有する第２絶縁膜を形成する工程とを備えることを要件とする。
【発明の効果】
【０００７】
したがって、本半導体装置及びその製造方法によれば、ゲート電極とソース電極との間及びゲート電極とドレイン電極との間の少なくとも一方に存在する絶縁膜によって生じる容量の低減、即ち、低容量化を実現することができ、より高周波特性を向上させることができるという利点がある。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図２】（Ａ）〜（Ｆ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図３】（Ａ）〜（Ｅ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図４】（Ａ）〜（Ｆ）は、第２実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図５】（Ａ）〜（Ｆ）は、第３実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図６】従来の半導体装置の構成を示す模式的断面図である。
【発明を実施するための形態】
【０００９】
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体装置及びその製造方法について、図１〜図３を参照しながら説明する。
【００１０】
本実施形態にかかる半導体装置は、例えばＧａＮ系ＨＥＭＴ（電界効果トランジスタ）などの高周波デバイスである。なお、高周波デバイスを、高出力デバイス、又は、高周波・高出力デバイスともいう。
本半導体装置は、図１に示すように、半導体領域１と、ゲート電極２と、ソース電極３及びドレイン電極４と、半導体領域１の表面を覆うパッシベーション絶縁膜５と、低誘電率膜６と、配線層を構成する層間絶縁膜７とを備える。
【００１１】
ここでは、半導体領域１は、半導体基板上に積層された半導体積層構造であって、例えばＧａＮ−ＨＥＭＴ構造を有する半導体積層構造である。例えばＳｉＣ基板上にＧａＮ層やＡｌＧａＮ層を積層させた半導体積層構造などである。なお、これに限られるものではなく、例えばＩｎＰ−ＨＥＭＴ構造を有する半導体積層構造であっても良い。例えばＩｎＰ基板上にＩｎＧａＡｓ層やＩｎＡｌＡｓ層を積層させた半導体積層構造などである。
【００１２】
また、ゲート電極２は、半導体領域１の上方に形成されている。ここでは、ゲート電極２は、半導体領域１上に形成されており、その側面に絶縁膜９、１０が接している。
また、ソース電極３及びドレイン電極４は、半導体領域１の上方に形成されており、ゲート電極２を挟んで両側にそれぞれ設けられている。
また、パッシベーション絶縁膜５は、ソース電極３とドレイン電極４との間、即ち、ソース電極３とゲート電極２との間及びドレイン電極４とゲート電極２との間に露出している半導体領域１の表面を覆うように設けられている。また、パッシベーション絶縁膜５は、ソース電極３及びドレイン電極４の側面及び上面を覆うように設けられている。ここでは、パッシベーション絶縁膜５は、誘電率約７．０〜約７．５程度のＳｉＮ膜（例えばＳｉ３Ｎ４膜）である。なお、パッシベーション絶縁膜５を、第１絶縁膜ともいう。
【００１３】
なお、パッシベーション絶縁膜５は、これに限られるものではなく、例えば、誘電率約３．８〜約４．１程度のＳｉＯ膜（例えばＳｉＯ２膜）、誘電率約７．０〜８．０程度のＳｉＯＮ膜、誘電率約８．５程度のＡｌＯ膜（例えばＡｌ２Ｏ３膜）などであっても良い。
また、低誘電率膜６は、ドレイン電極４とゲート電極２との間のパッシベーション絶縁膜５の上方に設けられている。この低誘電率膜６は、パッシベーション絶縁膜５よりも低い誘電率を有する絶縁膜であって、その誘電率は約２．０〜約３．０程度である。例えば、誘電率約２．９のＳｉＯＣ膜などのポリシロキサンを原料とした膜、誘電率約２．２〜約２．７のＭＳＱ膜などのメチルシロキサンを原料とした膜などである。なお、低誘電率膜６を、第２絶縁膜、Ｌｏｗ−ｋ膜、又は、低誘電率絶縁膜ともいう。
【００１４】
本実施形態では、低誘電率膜６は、ドレイン電極４の側に設けられている。つまり、ゲート電極２とドレイン電極４との間で、ゲート電極２から離れた位置に設けられている。そして、低誘電率膜６のゲート電極２の側に隣接して、低誘電率膜６よりも高い誘電率を有する絶縁膜８が設けられている。このように、ゲート電極２の近傍に低誘電率膜６を設けないようにして、信頼性を向上させるようにしている。ここでは、絶縁膜８は、パッシベーション絶縁膜５と同一の材料からなる。つまり、絶縁膜８は、誘電率約７．０〜約７．５程度のＳｉＮ膜（例えばＳｉ３Ｎ４膜）である。なお、絶縁膜８を、第３絶縁膜ともいう。
【００１５】
なお、絶縁膜８は、これに限られるものではなく、パッシベーション絶縁膜５と同様に、例えば、誘電率約３．８〜約４．１程度のＳｉＯ膜（例えばＳｉＯ２膜）、誘電率約７．０〜８．０程度のＳｉＯＮ膜、誘電率約８．５程度のＡｌＯ膜（例えばＡｌ２Ｏ３膜）などであっても良い。また、絶縁膜８は、パッシベーション絶縁膜５と同一の材料からなるものでなくても良く、少なくとも低誘電率膜６よりも高い誘電率を有する絶縁膜であれば、異なる材料からなる絶縁膜であっても良い。この場合、絶縁膜８の誘電率は、パッシベーション絶縁膜５の誘電率よりも高くても良いし、低くても良い。
【００１６】
また、層間絶縁膜７は、表面全体を埋め込むように設けられている。ここでは、層間絶縁膜７は、パッシベーション絶縁膜５と同一の材料からなる。つまり、層間絶縁膜７は、誘電率約７．０〜約７．５程度のＳｉＮ膜（例えばＳｉ３Ｎ４膜）である。
なお、層間絶縁膜７は、これに限られるものではなく、パッシベーション絶縁膜５と同様に、例えば、誘電率約３．８〜約４．１程度のＳｉＯ膜（例えばＳｉＯ２膜）、誘電率約７．０〜８．０程度のＳｉＯＮ膜、誘電率約８．５程度のＡｌＯ膜（例えばＡｌ２Ｏ３膜）などであっても良い。また、層間絶縁膜７は、パッシベーション絶縁膜５と同一の材料からなるものでなくても良く、少なくとも低誘電率膜６よりも高い誘電率を有する絶縁膜であれば、異なる材料からなる絶縁膜であっても良い。この場合、層間絶縁膜７の誘電率は、パッシベーション絶縁膜５の誘電率よりも高くても良いし、低くても良い。
【００１７】
特に、本実施形態では、パッシベーション絶縁膜５の上方に、低誘電率膜６及びこれに隣接する絶縁膜８からなる層が複数（ここでは３層）積層されている。
また、本実施形態では、パッシベーション絶縁膜５を覆う絶縁膜９が設けられている。この絶縁膜９は、ゲート電極２側の端部（上側端部）が、曲面状、即ち、緩やかな丸みを帯びた形状になっており、低誘電率膜６よりも高い誘電率を有する。このように、絶縁膜９は、ゲート電極２側の端部が曲面状になっているため、ゲート電極２側の端部での電界集中を緩和することができ、耐圧を向上させることができる。つまり、従来の構造（図６参照）では、パッシベーション絶縁膜１０３のゲート電極１００側の端部（図６中、符号Ｙで示す）で電界集中が起こりやすかったのに対し、本実施形態では、パッシベーション絶縁膜５を絶縁膜９で覆い、そのゲート電極２側の端面を曲面状にすることで、電界集中を緩和し、耐圧を向上させるようにしている。ここでは、絶縁膜９は、パッシベーション絶縁膜５と同一の材料からなる。つまり、絶縁膜９は、誘電率約７．０〜約７．５程度のＳｉＮ膜（例えばＳｉ３Ｎ４膜）である。なお、絶縁膜９を、第７絶縁膜ともいう。
【００１８】
同様に、本実施形態では、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０が設けられている。ここでは、低誘電率膜６及びこれに隣接する絶縁膜８からなる層は、複数層設けられているため、これらの層のそれぞれを覆う絶縁膜１０が設けられている。これらの絶縁膜１０は、ゲート電極２側の端部（上側端部）が、曲面状、即ち、緩やかな丸みを帯びた形状になっており、低誘電率膜６よりも高い誘電率を有する。このように、絶縁膜１０は、ゲート電極２側の端部が曲面状になっているため、ゲート電極２側の端部での電界集中を緩和することができ、耐圧を向上させることができる。ここでは、絶縁膜１０は、パッシベーション絶縁膜５と同一の材料からなる。つまり、絶縁膜１０は、誘電率約７．０〜約７．５程度のＳｉＮ膜（例えばＳｉ３Ｎ４膜）である。なお、絶縁膜１０を、第６絶縁膜ともいう。
【００１９】
なお、絶縁膜１０は、これに限られるものではなく、パッシベーション絶縁膜５と同様に、例えば、誘電率約３．８〜約４．１程度のＳｉＯ膜（例えばＳｉＯ２膜）、誘電率約７．０〜８．０程度のＳｉＯＮ膜、誘電率約８．５程度のＡｌＯ膜（例えばＡｌ２Ｏ３膜）などであっても良い。また、絶縁膜１０は、パッシベーション絶縁膜５と同一の材料からなるものでなくても良く、少なくとも低誘電率膜６よりも高い誘電率を有する絶縁膜であれば、異なる材料からなる絶縁膜であっても良い。この場合、絶縁膜１０の誘電率は、パッシベーション絶縁膜５の誘電率よりも高くても良いし、低くても良い。
【００２０】
そして、本実施形態では、低誘電率膜６及びこれに隣接する絶縁膜８からなる層のゲート電極２側の端部、即ち、ドレイン電極４の直近からゲート電極２とドレイン電極４との間の距離の１／２程度の位置まで設けられた低誘電率膜６に隣接して設けられた絶縁膜８のゲート電極２側の端部は、パッシベーション絶縁膜５のゲート電極２側の端部よりもドレイン電極４側に位置する。つまり、絶縁膜８のゲート電極２側の端部は、パッシベーション絶縁膜５のゲート電極２側の端部に対してずれた位置になっている。
【００２１】
このため、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０のゲート電極２側の端部は、パッシベーション絶縁膜５を覆う絶縁膜９のゲート電極２側の端部よりもドレイン電極４側に位置する。つまり、絶縁膜１０のゲート電極２側の端部は、絶縁膜９のゲート電極２側の端部に対してずれた位置になっている。
また、複数の低誘電率膜６及びこれに隣接する絶縁膜８からなる層において、上側の低誘電率膜６及びこれに隣接する絶縁膜８からなる層のゲート電極２側の端部、即ち、絶縁膜８のゲート電極２側の端部は、下側の低誘電率膜６及びこれに隣接する絶縁膜８からなる層のゲート電極２側の端部よりもドレイン電極４側に位置する。つまり、上側の低誘電率膜６及びこれに隣接する絶縁膜８からなる層のゲート電極２側の端部は、下側の低誘電率膜６及びこれに隣接する絶縁膜８からなる層のゲート電極２側の端部に対してずれた位置になっている。ここでは、上側の層の低誘電率膜６は、下側の層の低誘電率膜６の上方に設けられている。なお、上側の層の低誘電率膜６を、第４絶縁膜という。また、上側の層の絶縁膜８を、第５絶縁膜という。また、下側の層の低誘電率膜６を、第２絶縁膜という。また、下側の層の絶縁膜８を、第３絶縁膜という。
【００２２】
このため、上側の低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０のゲート電極２側の端部は、下側の低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０のゲート電極２側の端部よりもドレイン電極４側に位置する。つまり、上側の低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０のゲート電極２側の端部は、下側の低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０のゲート電極２側の端部に対してずれた位置になっている。なお、上側の層を覆う絶縁膜１０を、第８絶縁膜という。また、下側の層を覆う絶縁膜１０を、第６絶縁膜という。
【００２３】
このように、本実施形態では、ゲート電極２とドレイン電極４との間に、パッシベーション絶縁膜５、パッシベーション絶縁膜５を覆う絶縁膜９、低誘電率膜６及びこれに隣接する絶縁膜８からなる層、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０を積層した絶縁膜積層構造１１を備える。
ここでは、低誘電率膜６及びこれに隣接する絶縁膜８からなる層と、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０は、３回繰り返し積層された構造になっている。つまり、低誘電率膜６及びこれに隣接する絶縁膜８からなる層と、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０とが、交互に積層された構造になっている。また、ここでは、パッシベーション絶縁膜５と、絶縁膜９と、絶縁膜８と、絶縁膜１０とは、同一の材料からなる。この場合、絶縁膜積層構造１１は、ゲート電極２とドレイン電極４との間に、低誘電率膜６と、低誘電率膜６よりも高い誘電率を有する絶縁膜５、９、８、１０とが積層された構造となる。このため、絶縁膜積層構造１１は、２種類の材料からなる絶縁膜を積層した構造である。つまり、絶縁膜積層構造１１は、異なる誘電率の材料からなる２種類の絶縁膜を積層した構造である。なお、各絶縁膜５、９、８、１０が、異なる材料からなる、即ち、異なる誘電率の材料からなる場合は、絶縁膜積層構造１１は、異なる誘電率の材料からなる２種類以上の絶縁膜を積層した構造となる。この場合、少なくとも１つの絶縁膜は低誘電率膜６である。
【００２４】
この場合、従来のデバイス構造（図６参照）においてゲート電極１００とドレイン電極１０２との間に設けられていたパッシベーション絶縁膜１０３及び層間絶縁膜１０４（図６中、符号Ｘで示す）に代えて、図１に示すように、上述の絶縁膜積層構造１１が設けられたデバイス構造を有するものとなる。
そして、上述の絶縁膜積層構造１１を、パッシベーション絶縁膜５や層間絶縁膜７よりも低い誘電率を有する低誘電率膜６を含むものとしている。つまり、低誘電率膜６と、これよりも高い誘電率を有する絶縁膜５、９、８、１０とを併用してゲート電極２の周辺、特に、ゲート電極２とドレイン電極４との間を埋め込むことによって、従来の構造のものよりも、容量を低く抑えることができる。これにより、絶縁膜によって生じる容量の低減、即ち、低容量化を実現することができ、これが高周波特性の向上に寄与する。
【００２５】
例えば、誘電率が約２．５程度の低誘電率膜と、誘電率が約７．０程度の絶縁膜とを、約４０ｎｍ程度ずつ積層し、その合計が約３００ｎｍ程度の膜厚となるようにゲート電極２とドレイン電極４との間を埋め込んだ構造の場合、誘電率が約７．０程度の絶縁膜のみで埋め込んだ構造の場合よりも約１０〜約１２％程度の容量低減が可能である。
特に、本実施形態では、上述のように、低誘電率膜６をドレイン電極４の側に設け、低誘電率膜６のゲート電極２の側に隣接して、低誘電率膜６よりも高い誘電率を有する絶縁膜８を設けることで、ゲート電極２の近傍に低誘電率膜６を設けないようにして、信頼性を向上させるようにしている。
【００２６】
このように、本実施形態では、リーク電流が増加したり、閾値が低くなったりする等の信頼性の低下を招かないようにしながら、低容量化を実現し、高周波特性を向上させるようにしている。
また、上述のような絶縁膜積層構造１１を設けて低容量化を実現することで、ゲート電極２とドレイン電極４との間の距離を短縮することができ、これにより、低抵抗化を実現し、効率を向上させることが可能となる。
【００２７】
このように、低容量化、及び、ゲート電極２とドレイン電極４との間の距離の短縮化によって、ソース電極・ドレイン電極間抵抗などの低抵抗化を図ることができ、高周波特性を向上させ、高効率化を実現することが可能となる。
そして、上述の絶縁膜積層構造１１では、上側の低誘電率膜６及びこれに隣接する絶縁膜８からなる層になるほど、ゲート電極２側の端部がドレイン電極４側に位置するようになっている。つまり、複数の低誘電率膜６及びこれに隣接する絶縁膜８からなる層が階段状に積層されている。このため、上側の低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０になるほど、ゲート電極２側の端部がドレイン電極４側に位置するようになっている。つまり、複数の低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０が階段状に積層されている。これにより、絶縁膜積層構造１１のゲート電極２側の端部での電界集中を分散させることができる。これにより、電界集中によって絶縁膜の欠陥部などから絶縁膜の劣化が進行してしまうのを抑えることができ、耐圧を向上させることができる。
【００２８】
また、上述のように、パッシベーション絶縁膜５を覆う絶縁膜９、並びに、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０は、ゲート電極２側の端部が曲面状になっている。つまり、絶縁膜積層構造１１のゲート電極２側に露出する各絶縁膜９、１０の端部は、いずれも曲面状になっている。このため、ゲート電極２側の端部での電界集中を緩和することができる。これにより、電界集中によって絶縁膜の欠陥部などから絶縁膜の劣化が進行してしまうのを抑えることができ、耐圧を向上させることができる。
【００２９】
このように、絶縁膜積層構造１１のゲート電極２側に露出する各絶縁膜９、１０の端部は、いずれも曲面状になっており、さらに、階段状にずらして積層されているため、ゲート電極・ドレイン電極間での電界集中を緩和・分散することができ、高耐圧化を実現することが可能である。このため、高い信頼性を確保することができる。
また、本実施形態では、ゲート電極２とソース電極３との間に、パッシベーション絶縁膜５、パッシベーション絶縁膜５を覆う絶縁膜９を積層した絶縁膜積層構造１２を備える。ここでは、パッシベーション絶縁膜５と、これを覆う絶縁膜９とは、同一の材料からなる。このため、絶縁膜積層構造１２は、同一の材料からなる絶縁膜を積層した構造である。つまり、絶縁膜積層構造１２は、同一の誘電率の材料からなる２種類の絶縁膜を積層した構造である。
【００３０】
ここでは、上述のように、パッシベーション絶縁膜５を覆う絶縁膜９は、ゲート電極２側の端部が曲面状になっている。このため、ゲート電極２側の端部での電界集中を緩和することができ、耐圧を向上させることができる。
次に、本実施形態にかかる半導体装置の製造方法について、図２、図３を参照しながら説明する。
【００３１】
つまり、まず、図２（Ａ）に示すように、半導体領域１の上方、即ち、半導体基板上に形成された半導体積層構造（ＧａＮ−ＨＥＭＴ構造）の上方のゲート電極形成領域を挟んで両側に、それぞれ、ソース電極３及びドレイン電極４を形成する。
次に、半導体領域１の表面を含む表面全体を覆うようにパッシベーション絶縁膜５（第１絶縁膜）を成膜する。例えば、パッシベーション絶縁膜５として、誘電率約７．０〜約７．５程度のＳｉＮ膜（例えばＳｉ３Ｎ４膜）を成膜する。
【００３２】
次に、図２（Ｂ）に示すように、ゲート電極形成領域（ここではゲート電極下部形成領域）のパッシベーション絶縁膜５を除去する。ここでは、フォトリソグラフィ技術によって、即ち、レジスト塗布後、露光・現像・エッチングを行なうことによって、ゲート電極形成領域のパッシベーション絶縁膜５を除去して、後に形成されるゲート電極２の下部寸法よりも少し大きい寸法を持つ開口部５Ａをパッシベーション絶縁膜５に形成する。また、ここでは、ゲート電極形成領域を挟んで両側に形成されるパッシベーション絶縁膜５のゲート電極形成領域側の端面、即ち、開口部５Ａに露出する端面が垂直になるようにエッチングする。つまり、パッシベーション絶縁膜５のゲート電極形成領域側の端面は、垂直になる。
【００３３】
次に、図２（Ｃ）に示すように、パッシベーション絶縁膜５を覆うように絶縁膜９（第５絶縁膜）を成膜する。つまり、パッシベーション絶縁膜５を絶縁膜９で埋め込む。ここでは、パッシベーション絶縁膜５を、これと同一の材料からなる絶縁膜９で埋め込む。例えば、絶縁膜９として、誘電率約７．０〜約７．５程度のＳｉＮ膜（例えばＳｉ３Ｎ４膜）を成膜する。この場合、上述のようにして形成されたパッシベーション絶縁膜５のゲート電極形成領域側の垂直になっている端面を覆い被せるように、パッシベーション絶縁膜５を絶縁膜９で埋め込むと、絶縁膜９には、ゲート電極形成領域を挟んで両側に曲面部分９Ａが形成される。なお、絶縁膜９は、ゲート電極形成領域側に曲面部分９Ａを形成することができれば良く、それほど厚さは必要ないため、絶縁膜９として、例えばパッシベーション絶縁膜５の１／２〜２／３程度の厚さを有する薄膜の絶縁膜を成膜する。
【００３４】
次に、図２（Ｄ）に示すように、絶縁膜９のゲート電極形成領域を挟んで両側に形成される曲面部分９Ａを残すようにゲート電極形成領域の絶縁膜９を除去する。ここでは、フォトリソグラフィ技術によって、即ち、レジスト塗布後、露光・現像・エッチングを行なうことによって、ゲート電極形成領域の絶縁膜９を除去して、絶縁膜９に開口部９Ｂを形成する。これにより、パッシベーション絶縁膜５を覆う絶縁膜９のゲート電極形成領域側の端部９Ｃ、即ち、後に形成されるゲート電極２に接触する部分が、曲面状、即ち、緩やかな丸みを帯びた形状となる。このようにして、ゲート電極形成領域とソース電極３との間に、パッシベーション絶縁膜５及び絶縁膜９を積層した絶縁膜積層構造１２が形成される。そして、絶縁膜積層構造１２では、ゲート電極形成領域側に露出する絶縁膜９の端部は、曲面状となる。
【００３５】
次に、図２（Ｅ）に示すように、全面に低誘電率膜６（第２絶縁膜）を成膜する。つまり、パッシベーション絶縁膜５を覆う絶縁膜９上に低誘電率膜６を成膜する。例えば、低誘電率膜６として、パッシベーション絶縁膜５よりも低い誘電率を有する絶縁膜であって、その誘電率が約２．０〜約３．０程度の絶縁膜を成膜する。
次いで、図２（Ｆ）に示すように、ドレイン電極４とゲート電極形成領域との間、ここでは、そのドレイン電極４の側に設けられている低誘電率膜６を残すように、それ以外の部分の低誘電率膜６を除去する。ここでは、フォトリソグラフィ技術によって、即ち、レジスト塗布後、露光・現像・エッチングを行なうことによって、ドレイン電極４の直近からドレイン電極４とゲート電極形成領域との間の距離の１／２程度の位置までの低誘電率膜６を残すように、それ以外の部分の低誘電率膜６を除去する。
【００３６】
次に、図３（Ａ）に示すように、全面に、低誘電率膜６よりも高い誘電率を有する絶縁膜８（第３絶縁膜）を成膜する。つまり、パッシベーション絶縁膜５を覆う絶縁膜９上に、低誘電率膜６よりも高い誘電率を有する絶縁膜８を成膜する。ここでは、パッシベーション絶縁膜５やこれを覆う絶縁膜９と同一の材料からなる絶縁膜８を全面に成膜する。例えば、絶縁膜８として、誘電率約７．０〜約７．５程度のＳｉＮ膜（例えばＳｉ３Ｎ４膜）を成膜する。
【００３７】
次いで、図３（Ｂ）に示すように、ドレイン電極４とゲート電極形成領域との間、ここでは、低誘電率膜６のゲート電極形成領域の側に設けられている絶縁膜８を残すように、それ以外の部分の絶縁膜８を除去する。ここでは、フォトリソグラフィ技術によって、即ち、レジスト塗布後、露光・現像・エッチングを行なうことによって、低誘電率膜６のゲート電極形成領域側の端部に接する部分からゲート電極形成領域の近傍の部分までの絶縁膜８を、低誘電率膜６と同一の厚さで残すように、それ以外の部分の絶縁膜８を除去する。ここで、ゲート電極形成領域の近傍部分とは、パッシベーション絶縁膜５のゲート電極形成領域側の端部よりもドレイン電極４側に位置する部分である。つまり、低誘電率膜６に隣接して設けられる絶縁膜８のゲート電極形成領域側の端部が、パッシベーション絶縁膜５のゲート電極形成領域側の端部よりもドレイン電極４側に位置するようにする。また、ここでは、絶縁膜８のゲート電極形成領域側の端面が垂直になるようにエッチングする。つまり、絶縁膜８のゲート電極形成領域側の端面は、垂直になる。
【００３８】
このようにして、パッシベーション絶縁膜５を覆う絶縁膜９上に、低誘電率膜６及びこれに隣接する絶縁膜８からなる層が形成される。そして、低誘電率膜６及びこれに隣接する絶縁膜８からなる層のゲート電極形成領域側の端部は、パッシベーション絶縁膜５のゲート電極形成領域側の端部よりもドレイン電極４側に位置することになる。つまり、低誘電率膜６及びこれに隣接する絶縁膜８からなる層のゲート電極形成領域側の端部、即ち、絶縁膜８のゲート電極形成領域側の端部が、パッシベーション絶縁膜５のゲート電極形成領域側の端部に対してずれた位置になる。
【００３９】
次に、図３（Ｃ）に示すように、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆うように絶縁膜１０（第４絶縁膜）を成膜する。つまり、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を絶縁膜１０で埋め込む。ここでは、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を、低誘電率膜６よりも高い誘電率を有する絶縁膜１０で埋め込む。ここでは、パッシベーション絶縁膜５、パッシベーション絶縁膜５を覆う絶縁膜９及び低誘電率膜６に隣接する絶縁膜８と同一の材料からなる絶縁膜１０を全面に成膜する。例えば、絶縁膜１０として、誘電率約７．０〜約７．５程度のＳｉＮ膜（例えばＳｉ３Ｎ４膜）を成膜する。この場合、上述のようにして形成された絶縁膜８のゲート電極形成領域側の垂直になっている端面を覆い被せるように、低誘電率膜６に隣接する絶縁膜８を絶縁膜１０で埋め込むと、絶縁膜１０には、ゲート電極形成領域を挟んで両側に曲面部分１０Ａが形成される。また、絶縁膜１０は、ゲート電極形成領域を挟んで両側に曲面部分１０Ａを形成することができれば良く、それほど厚さは必要ないため、絶縁膜１０として、例えばパッシベーション絶縁膜５の１／２〜２／３程度の厚さを有する薄膜の絶縁膜を成膜する。
【００４０】
次に、図３（Ｄ）に示すように、絶縁膜１０のゲート電極形成領域を挟んで両側に形成される曲面部分１０Ａの一方（ここではドレイン電極４側）を含み、かつ、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆っている部分を残すように、絶縁膜１０を除去する。ここでは、フォトリソグラフィ技術によって、即ち、レジスト塗布後、露光・現像・エッチングを行なうことによって、上述の部分以外の部分の絶縁膜１０を除去する。これにより、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０のゲート電極形成領域側の端部１０Ｂ、即ち、後に形成されるゲート電極２に接する部分が、曲面状、即ち、緩やかな丸みを帯びた形状となる。また、ここでは、上述のように、低誘電率膜６及びこれに隣接する絶縁膜８からなる層のゲート電極形成領域側の端部が、パッシベーション絶縁膜５のゲート電極形成領域側の端部よりもドレイン電極４側に位置するようにしている。このため、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０のゲート電極形成領域側の曲面状の端部１０Ｂの位置は、パッシベーション絶縁膜５を覆う絶縁膜９のゲート電極形成領域側の曲面状の端部９Ｃよりもドレイン電極４側にずらされた位置となる。
【００４１】
そして、上述の低誘電率膜６を成膜・加工する工程、上述の低誘電率膜６に隣接する絶縁膜８を成膜・加工する工程、上述の低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０を成膜・加工する工程を、数回（ここでは２回；合計３回）繰り返す。
つまり、下側の低誘電率膜６（第２絶縁膜）及びこれに隣接する絶縁膜８（第３絶縁膜）からなる層を覆う絶縁膜１０（第４絶縁膜）上に、上側の低誘電率膜６（第６絶縁膜）及びこれに隣接する絶縁膜８（第７絶縁膜）からなる層及びこれを覆う絶縁膜１０（第８絶縁膜）を形成する。ここでは、まず、絶縁膜１０を除去する工程の後に、下側の低誘電率膜６の上方の絶縁膜１０上に、上側の低誘電率膜６を形成する。次に、上側の低誘電率膜６のゲート電極形成領域の側に、絶縁膜８を形成する。特に、つまり、上側の絶縁膜８のゲート電極形成領域側の端面が、下側の絶縁膜８のゲート電極形成領域側の端面よりもドレイン電極４側になるように、上側の絶縁膜８を形成する。上側の絶縁膜８のゲート電極形成領域側の端面が、下側の絶縁膜８のゲート電極形成領域側の端面に対してずれた位置になるように、上側の絶縁膜８を形成する。次いで、低誘電率膜６及びこれに隣接する絶縁膜８を絶縁膜１０で埋め込む。そして、絶縁膜１０のゲート電極形成領域を挟んで両側に形成される曲面部分の一方（ここではドレイン電極４側）を含み、かつ、低誘電率膜６及びこれに隣接する絶縁膜８を覆っている部分を残すように、絶縁膜１０を除去する。この場合、上側の絶縁膜１０のゲート電極形成領域側の曲面状の端部１０Ｂの位置は、下側の絶縁膜１０のゲート電極形成領域側の曲面状の端部１０Ｂよりもドレイン電極４側にずらされた位置となる。つまり、上側の絶縁膜１０のゲート電極形成領域側の曲面状の端部１０Ｂの位置は、下側の絶縁膜１０のゲート電極形成領域側の曲面状の端部１０Ｂに対してずれた位置となる。
【００４２】
これにより、図３（Ｅ）に示すように、ゲート電極形成領域とドレイン電極４との間に、低誘電率膜６及びこれに隣接する絶縁膜８からなる層とこれを覆う絶縁膜１０とが交互に積層された構造が形成される。
このようにして、ゲート電極形成領域とドレイン電極４との間に、パッシベーション絶縁膜５、絶縁膜９、低誘電率膜６及びこれに隣接する絶縁膜８からなる層、絶縁膜１０、低誘電率膜６及びこれに隣接する絶縁膜８からなる層、絶縁膜１０、低誘電率膜６及びこれに隣接する絶縁膜８からなる層、絶縁膜１０を積層した絶縁膜積層構造１１が形成される。そして、絶縁膜積層構造１１では、ゲート電極形成領域側に露出する各絶縁膜９、１０の端部は、いずれも曲面状となり、かつ、上側の層になるほどゲート電極形成領域側の端部がドレイン電極４側に位置し、各層が階段状にずらされて積層されることになる。
【００４３】
その後、ゲート電極形成領域に、例えば蒸着によって、ゲート電極２を形成する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲート電極２とドレイン電極４との間に存在する絶縁膜によって生じる容量の低減、即ち、低容量化を実現することができ、より高周波特性を向上させることができるという利点がある。
［第２実施形態］
次に、第２実施形態にかかる半導体装置及びその製造方法について、図４を参照しながら説明する。
【００４４】
本実施形態では、上述の第１実施形態のものに対し、図４（Ｆ）に示すように、低誘電率膜６を含む絶縁膜積層構造１１をゲート電極２とソース電極３との間に設けている点が異なる。
つまり、上述の第１実施形態（図１参照）では、低誘電率膜６を含む絶縁膜積層構造１１をゲート電極２とドレイン電極４との間にのみ設けているのに対し、本実施形態では、低誘電率膜６を含む絶縁膜積層構造１１をゲート電極２とソース電極３との間にのみ設けている点が異なる。
【００４５】
特に、本実施形態では、従来のデバイス構造（図６参照）においてゲート電極１００とソース電極１０１との間に設けられていたパッシベーション絶縁膜１０３及び層間絶縁膜１０４に代えて、図４（Ｆ）に示すように、絶縁膜積層構造１１が設けられたデバイス構造を有するものとなる。そして、絶縁膜積層構造１１を、パッシベーション絶縁膜５や層間絶縁膜７よりも低い誘電率を有する低誘電率膜６を含むものとしている。これにより、絶縁膜によって生じる容量の低減、即ち、低容量化を実現することができ、これが高周波特性の向上に寄与する。
【００４６】
特に、本実施形態では、低誘電率膜６をソース電極３の側に設け、低誘電率膜６のゲート電極２の側に隣接して、低誘電率膜６よりも高い誘電率を有する絶縁膜８を設けることで、ゲート電極２の近傍に低誘電率膜６を設けないようにして、信頼性を向上させるようにしている。このように、本実施形態では、信頼性が低下しないようにしながら、低容量化を実現し、高周波特性を向上させるようにしている。
【００４７】
また、本実施形態では、絶縁膜積層構造１１のゲート電極２側に露出する各絶縁膜９、１０の端部は、いずれも曲面状になっており、さらに、階段状にずらして積層されているため、ゲート電極・ソース電極間での電界集中を緩和・分散することができ、高耐圧化を実現することが可能である。
また、本実施形態では、ゲート電極２とドレイン電極４との間に、パッシベーション絶縁膜５、パッシベーション絶縁膜５を覆う絶縁膜９を積層した絶縁膜積層構造１２を備える。そして、パッシベーション絶縁膜５を覆う絶縁膜９は、ゲート電極２側の端部が曲面状になっているため、ゲート電極２側の端部での電界集中を緩和することができ、耐圧を向上させることができる。
【００４８】
なお、その他の構成の詳細は、上述の第１実施形態のものと同様であるため、ここでは説明を省略する。
次に、本実施形態にかかる半導体装置の製造方法について、図４（Ａ）〜図４（Ｆ）を参照しながら説明する。
まず、上述の第１実施形態の場合［図２（Ａ）〜図２（Ｅ）参照］と同様に、全面に低誘電率膜６を成膜する工程までの各工程を行なう。
【００４９】
次に、図４（Ａ）に示すように、ソース電極３とゲート電極形成領域との間、ここでは、そのソース電極３の側に設けられている低誘電率膜６を残すように、それ以外の部分の低誘電率膜６を除去する。ここでは、フォトリソグラフィ技術によって、即ち、レジスト塗布後、露光・現像・エッチングを行なうことによって、ソース電極３の直近からソース電極３とゲート電極形成領域との間の距離の１／２程度の位置までの低誘電率膜６を残すように、それ以外の部分の低誘電率膜６を除去する。
【００５０】
次に、図４（Ｂ）に示すように、全面に、低誘電率膜６よりも高い誘電率を有する絶縁膜８（第３絶縁膜）を成膜する。つまり、パッシベーション絶縁膜５を覆う絶縁膜９上に、低誘電率膜６よりも高い誘電率を有する絶縁膜８を成膜する。ここでは、パッシベーション絶縁膜５やこれを覆う絶縁膜９と同一の材料からなる絶縁膜８を全面に成膜する。例えば、絶縁膜８として、誘電率約７．０〜約７．５程度のＳｉＮ膜（例えばＳｉ３Ｎ４膜）を成膜する。
【００５１】
次いで、図４（Ｃ）に示すように、ソース電極３とゲート電極形成領域との間、ここでは、低誘電率膜６のゲート電極形成領域の側に設けられている絶縁膜８を残すように、それ以外の部分の絶縁膜８を除去する。ここでは、フォトリソグラフィ技術によって、即ち、レジスト塗布後、露光・現像・エッチングを行なうことによって、低誘電率膜６のゲート電極形成領域側の端部に接する部分からゲート電極形成領域の近傍の部分までの絶縁膜８を、低誘電率膜６と同一の厚さで残すように、それ以外の部分の絶縁膜８を除去する。ここで、ゲート電極形成領域の近傍部分とは、パッシベーション絶縁膜５のゲート電極形成領域側の端部よりもソース電極３側に位置する部分である。つまり、低誘電率膜６に隣接して設けられる絶縁膜８のゲート電極形成領域側の端部が、パッシベーション絶縁膜５のゲート電極形成領域側の端部よりもソース電極３側に位置するようにする。また、ここでは、絶縁膜８のゲート電極形成領域側の端面が垂直になるようにエッチングする。つまり、絶縁膜８のゲート電極形成領域側の端面は、垂直になる。
【００５２】
このようにして、パッシベーション絶縁膜５を覆う絶縁膜９上に、低誘電率膜６及びこれに隣接する絶縁膜８からなる層が形成される。そして、低誘電率膜６及びこれに隣接する絶縁膜８からなる層のゲート電極形成領域側の端部は、パッシベーション絶縁膜５のゲート電極形成領域側の端部よりもソース電極３側に位置することになる。つまり、低誘電率膜６及びこれに隣接する絶縁膜８からなる層のゲート電極形成領域側の端部、即ち、絶縁膜８のゲート電極形成領域側の端部が、パッシベーション絶縁膜５のゲート電極形成領域側の端部に対してずれた位置になる。
【００５３】
次に、図４（Ｄ）に示すように、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆うように絶縁膜１０（第４絶縁膜）を成膜する。つまり、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を絶縁膜１０で埋め込む。ここでは、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を、低誘電率膜６よりも高い誘電率を有する絶縁膜１０で埋め込む。ここでは、パッシベーション絶縁膜５、パッシベーション絶縁膜５を覆う絶縁膜９及び低誘電率膜６に隣接する絶縁膜８と同一の材料からなる絶縁膜１０を全面に成膜する。例えば、絶縁膜１０として、誘電率約７．０〜約７．５程度のＳｉＮ膜（例えばＳｉ３Ｎ４膜）を成膜する。この場合、上述のようにして形成された絶縁膜８のゲート電極形成領域側の垂直になっている端面を覆い被せるように、低誘電率膜６に隣接する絶縁膜８を絶縁膜１０で埋め込むと、絶縁膜１０には、ゲート電極形成領域を挟んで両側に曲面部分１０Ａが形成される。また、絶縁膜１０は、ゲート電極形成領域を挟んで両側に曲面部分１０Ａを形成することができれば良く、それほど厚さは必要ないため、絶縁膜１０として、例えばパッシベーション絶縁膜５の１／２〜２／３程度の厚さを有する薄膜の絶縁膜を成膜する。
【００５４】
次に、図４（Ｅ）に示すように、絶縁膜１０のゲート電極形成領域を挟んで両側に形成される曲面部分１０Ａの一方（ここではソース電極３側）を含み、かつ、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆っている部分を残すように、絶縁膜１０を除去する。ここでは、フォトリソグラフィ技術によって、即ち、レジスト塗布後、露光・現像・エッチングを行なうことによって、上述の部分以外の部分の絶縁膜１０を除去する。これにより、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０のゲート電極形成領域側の端部１０Ｂ、即ち、後に形成されるゲート電極２に接する部分が、曲面状、即ち、緩やかな丸みを帯びた形状となる。また、ここでは、上述のように、低誘電率膜６及びこれに隣接する絶縁膜８からなる層のゲート電極形成領域側の端部が、パッシベーション絶縁膜５のゲート電極形成領域側の端部よりもソース電極３側に位置するようにしている。このため、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０のゲート電極形成領域側の曲面状の端部１０Ｂの位置は、パッシベーション絶縁膜５を覆う絶縁膜９のゲート電極形成領域側の曲面状の端部９Ｃよりもソース電極３側にずらされた位置となる。
【００５５】
そして、上述の低誘電率膜６を成膜・加工する工程、上述の低誘電率膜６に隣接する絶縁膜８を成膜・加工する工程、上述の低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０を成膜・加工する工程を、数回（ここでは２回；合計３回）繰り返す。
つまり、下側の低誘電率膜６（第２絶縁膜）及びこれに隣接する絶縁膜８（第３絶縁膜）からなる層を覆う絶縁膜１０（第４絶縁膜）上に、上側の低誘電率膜６（第６絶縁膜）及びこれに隣接する絶縁膜８（第７絶縁膜）からなる層及びこれを覆う絶縁膜１０（第８絶縁膜）を形成する。ここでは、まず、絶縁膜１０を除去する工程の後に、下側の低誘電率膜６の上方の絶縁膜１０上に、上側の低誘電率膜６を形成する。次に、上側の低誘電率膜６のゲート電極形成領域の側に、絶縁膜８を形成する。特に、つまり、上側の絶縁膜８のゲート電極形成領域側の端面が、下側の絶縁膜８のゲート電極形成領域側の端面よりもソース電極３側になるように、上側の絶縁膜８を形成する。上側の絶縁膜８のゲート電極形成領域側の端面が、下側の絶縁膜８のゲート電極形成領域側の端面に対してずれた位置になるように、上側の絶縁膜８を形成する。次いで、低誘電率膜６及びこれに隣接する絶縁膜８を絶縁膜１０で埋め込む。そして、絶縁膜１０のゲート電極形成領域を挟んで両側に形成される曲面部分の一方（ここではソース電極３側）を含み、かつ、低誘電率膜６及びこれに隣接する絶縁膜８を覆っている部分を残すように、絶縁膜１０を除去する。この場合、上側の絶縁膜１０のゲート電極形成領域側の曲面状の端部１０Ｂの位置は、下側の絶縁膜１０のゲート電極形成領域側の曲面状の端部１０Ｂよりもソース電極３側にずらされた位置となる。つまり、上側の絶縁膜１０のゲート電極形成領域側の曲面状の端部１０Ｂの位置は、下側の絶縁膜１０のゲート電極形成領域側の曲面状の端部１０Ｂに対してずれた位置となる。
【００５６】
これにより、図４（Ｆ）に示すように、ゲート電極形成領域とソース電極３との間に、低誘電率膜６及びこれに隣接する絶縁膜８からなる層とこれを覆う絶縁膜１０とが交互に積層された構造が形成される。
このようにして、ゲート電極形成領域とソース電極３との間に、パッシベーション絶縁膜５、絶縁膜９、低誘電率膜６及びこれに隣接する絶縁膜８からなる層、絶縁膜１０、低誘電率膜６及びこれに隣接する絶縁膜８からなる層、絶縁膜１０、低誘電率膜６及びこれに隣接する絶縁膜８からなる層、絶縁膜１０を積層した絶縁膜積層構造１１が形成される。そして、絶縁膜積層構造１１では、ゲート電極形成領域側に露出する各絶縁膜９、１０の端部は、いずれも曲面状となり、かつ、上側の層になるほどゲート電極形成領域側の端部がソース電極３側に位置し、各層が階段状にずらされて積層されることになる。
【００５７】
その後、ゲート電極形成領域に、例えば蒸着によって、ゲート電極２を形成する。
なお、その他の製造方法の詳細は、上述の第１実施形態の場合と同じであるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置の製造方法によれば、ゲート電極２とソース電極３との間に存在する絶縁膜によって生じる容量の低減、即ち、低容量化を実現することができ、より高周波特性を向上させることができるという利点がある。
［第３実施形態］
次に、第３実施形態にかかる半導体装置及びその製造方法について、図５を参照しながら説明する。
【００５８】
本実施形態では、上述の第１、２実施形態のものに対し、低誘電率膜６を含む絶縁膜積層構造１１を、ゲート電極２とソース電極３との間、及び、ゲート電極２とドレイン電極４との間に設けている点が異なる。
つまり、本実施形態にかかる半導体装置は、低誘電率膜６を含む絶縁膜積層構造１１をゲート電極２とドレイン電極４との間に設けている上述の第１実施形態のもの（図１参照）と、低誘電率膜６を含む絶縁膜積層構造１１をゲート電極２とソース電極３との間に設けている上述の第２実施形態のもの［図４（Ｆ）参照］とを組み合わせたものである。
【００５９】
なお、構成の詳細は、上述の第１、２実施形態のものと同様であるため、ここでは説明を省略する。
次に、本実施形態にかかる半導体装置の製造方法について、図５（Ａ）〜図５（Ｆ）を参照しながら説明する。
まず、上述の第１実施形態の場合［図２（Ａ）〜図２（Ｅ）参照］と同様に、全面に低誘電率膜６を成膜する工程までの各工程を行なう。
【００６０】
次に、図５（Ａ）に示すように、上述の第１、２実施形態の場合と同様に、ドレイン電極４とゲート電極形成領域との間、及び、ソース電極３とゲート電極形成領域との間のそれぞれに設けられている低誘電率膜６を残すように、それ以外の部分の低誘電率膜６を除去する。ここでは、ドレイン電極４とゲート電極形成領域との間のドレイン電極４の側、及び、ソース電極３とゲート電極形成領域との間のソース電極３の側のそれぞれに設けられている低誘電率膜６を残すように、それ以外の部分の低誘電率膜６を除去する。
【００６１】
次に、図５（Ｂ）に示すように、上述の第１、２実施形態の場合と同様に、全面に、低誘電率膜６よりも高い誘電率を有する絶縁膜８を成膜する。
次いで、図５（Ｃ）に示すように、上述の第１、２実施形態の場合と同様に、ドレイン電極４とゲート電極形成領域との間、及び、ソース電極３とゲート電極形成領域との間のそれぞれに設けられている絶縁膜８を残すように、それ以外の部分の絶縁膜８を除去する。ここでは、ドレイン電極４とゲート電極形成領域との間の低誘電率膜６のゲート電極形成領域の側、及び、ソース電極３とゲート電極形成領域との間の低誘電率膜６のゲート電極形成領域の側のそれぞれに設けられている絶縁膜８を残すように、それ以外の部分の絶縁膜８を除去する。
【００６２】
次に、図５（Ｄ）に示すように、上述の第１、２実施形態の場合と同様に、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆うように絶縁膜１０を成膜する。
次に、図５（Ｅ）に示すように、上述の第１、２実施形態の場合と同様に、絶縁膜１０のゲート電極形成領域を挟んで両側に形成される曲面部分１０Ａの両方（ドレイン電極４側及びソース電極３側）を含み、かつ、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆っている部分を残すように、絶縁膜１０を除去する。
【００６３】
そして、上述の第１、２実施形態の場合と同様に、上述の低誘電率膜６を成膜・加工する工程、上述の低誘電率膜６に隣接する絶縁膜８を成膜・加工する工程、上述の低誘電率膜６及びこれに隣接する絶縁膜８からなる層を覆う絶縁膜１０を成膜・加工する工程を、数回（ここでは２回；合計３回）繰り返す。これにより、図５（Ｆ）に示すように、ゲート電極形成領域とドレイン電極４との間、及び、ゲート電極形成領域とソース電極３との間のそれぞれに、低誘電率膜６及びこれに隣接する絶縁膜８からなる層とこれを覆う絶縁膜１０とが交互に積層された構造が形成される。
【００６４】
このようにして、ゲート電極形成領域とドレイン電極４との間、及び、ゲート電極形成領域とソース電極３との間のそれぞれに、パッシベーション絶縁膜５、絶縁膜９、低誘電率膜６及びこれに隣接する絶縁膜８からなる層、絶縁膜１０、低誘電率膜６及びこれに隣接する絶縁膜８からなる層、絶縁膜１０、低誘電率膜６及びこれに隣接する絶縁膜８からなる層、絶縁膜１０を積層した絶縁膜積層構造１１が形成される。そして、絶縁膜積層構造１１では、ゲート電極形成領域側に露出する各絶縁膜９、１０の端部は、いずれも曲面状となり、かつ、上側の層になるほどゲート電極形成領域側の端部がドレイン電極４側又はソース電極３側に位置し、各層が階段状にずらされて積層されることになる。
【００６５】
その後、ゲート電極形成領域に、例えば蒸着によって、ゲート電極２を形成する。
なお、その他の製造方法の詳細は、上述の第１、２実施形態の場合と同じであるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置の製造方法によれば、上述の第１、２実施形態の場合と同様に、ゲート電極２とドレイン電極４との間に存在する絶縁膜、及び、ゲート電極２とソース電極３との間に存在する絶縁膜によって生じる容量の低減、即ち、低容量化を実現することができ、より高周波特性を向上させることができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【００６６】
例えば、上述の各実施形態においてそれぞれ説明しているように、低誘電率膜６を含む絶縁膜積層構造１１は、ソース電極３とゲート電極２との間、及び、ドレイン電極４とゲート電極２との間の少なくとも一方に設ければ良い。
また、例えば、上述の各実施形態では、低誘電率膜６を含む絶縁膜積層構造１１を例に挙げて説明しているが、これに限られるものではなく、ソース電極とゲート電極との間、及び、ドレイン電極とゲート電極との間の少なくとも一方のパッシベーション絶縁膜（第１絶縁膜）の上方に、パッシベーション絶縁膜よりも低い誘電率を有する低誘電率膜（第２絶縁膜）を備えるものであれば良い。
【００６７】
例えば、従来の構成（図６参照）において、低誘電率膜６を、ゲート電極とドレイン電極との間、及び、ゲート電極とソース電極との間の少なくとも一方のパッシベーション絶縁膜上に設けたものでも良い。
また、例えば、従来の構成（図６参照）において、低誘電率膜６を、パッシベーション絶縁膜上のゲート電極から離れた位置に設けたものでも良い。つまり、低誘電率膜６を、パッシベーション絶縁膜上のドレイン電極の側、即ち、ゲート電極とドレイン電極との間のドレイン電極の側に設けたものでも良い。また、低誘電率膜を、パッシベーション絶縁膜上のソース電極の側、即ち、ゲート電極とソース電極との間のソース電極の側に設けたものでも良い。
【００６８】
また、例えば、低誘電率膜６は、一層設けるだけでも良いし、複数層積層させても良い。
このように、上述の各実施形態において備えられる、低誘電率膜６に隣接する絶縁膜８、パッシベーション絶縁膜５を覆う絶縁膜９、低誘電率膜６及びこれに隣接する絶縁膜８を覆う絶縁膜１０を設けなくても良い。
【００６９】
また、例えば、上述の各実施形態における低誘電率膜６を含む絶縁膜積層構造１１において、パッシベーション絶縁膜５を覆う絶縁膜９、低誘電率膜６及びこれに隣接する絶縁膜８を覆う絶縁膜１０を設けなくても良い。また、階段状に積層しなくても良い。また、低誘電率膜６及びこれに隣接する絶縁膜８からなる層を一層設けるだけでも良い。
また、上述の各実施形態では、パッシベーション絶縁膜５に開口部５Ａ（ゲート下部開口）［図２（Ｂ）参照］を設けるようにしているが、これに限られるものではなく、パッシベーション絶縁膜５には開口部を設けなくても良い。この場合、ゲート電極２は、パッシベーション絶縁膜５上に形成されることになる。つまり、パッシベーション絶縁膜５は、ゲート電極２とソース電極３との間及びゲート電極２とドレイン電極４との間の半導体領域１の表面上だけでなく、半導体領域１とゲート電極２との間にも介在することになる。
【符号の説明】
【００７０】
１  半導体領域
２  ゲート電極
３  ソース電極
４  ドレイン電極
５  パッシベーション絶縁膜
６  低誘電率膜
７  層間絶縁膜
８、９、１０  絶縁膜
９Ａ、１０Ａ  曲面部分
９Ｂ  開口部
９Ｃ、１０Ｂ  曲面状の端部
１１  絶縁膜積層構造
１２  絶縁膜積層構造
【図１】
2013191759.tif 000003
【図２】
2013191759.tif 000004
【図３】
2013191759.tif 000005
【図４】
2013191759.tif 000006
【図５】
2013191759.tif 000007
【図６】
2013191759.tif 000008