(57)【要約】【課題】ＤＥＭに依らずにオーバーサンプリング型Ａ／Ｄ変換器のＡ／Ｄ変換精度を向上する。【解決手段】オーバーサンプリング型Ａ／Ｄ変換器は、アナログ入力信号とフィードバック信号との差分を積分する積分手段（１０）と、積分手段の出力を量子化して多ビット信号を生成する多ビット量子化手段（２０）と、多ビット信号の各ビットによって動作制御される複数の電流セルを有し、多ビット信号を複数の電流セルの合計電流に変換してフィードバック信号を生成するＤ／Ａ変換手段（３０）と、複数の電流セルのそれぞれの補正係数を保持し、多ビット信号の各ビットを補正係数で補正してデジタル出力信号を生成する補正手段（４０）とを備えている。【選択図】図１
2013191946.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力信号をデジタル出力信号に変換するオーバーサンプリング型Ａ／Ｄ変換器であって、
前記アナログ入力信号とフィードバック信号との差分を積分する積分手段と、
前記積分手段の出力を量子化して多ビット信号を生成する多ビット量子化手段と、
前記多ビット信号の各ビットによって動作制御される複数の電流セルを有し、前記多ビット信号を前記複数の電流セルの合計電流に変換して前記フィードバック信号を生成するＤ／Ａ変換手段と、
前記複数の電流セルのそれぞれの補正係数を保持し、前記多ビット信号の各ビットを前記補正係数で補正して前記デジタル出力信号を生成する補正手段とを備えている
ことを特徴とするオーバーサンプリング型Ａ／Ｄ変換器。
【請求項２】
請求項１に記載のオーバーサンプリング型Ａ／Ｄ変換器において、
前記電流セルは、前記Ｄ／Ａ変換手段の出力ノードに接続されたソース側およびシンク側の電流源を有し、
前記多ビット信号のいずれか１ビットによって前記ソース側およびシンク側のいずれか一方の電流源が前記Ｄ／Ａ変換手段の出力ノードに接続制御される
ことを特徴とするオーバーサンプリング型Ａ／Ｄ変換器。
【請求項３】
請求項１に記載のオーバーサンプリング型Ａ／Ｄ変換器において、
前記補正手段は、
前記複数の電流セルのそれぞれの補正係数を保持する複数のレジスタと、
前記多ビット信号の各ビットに応じて、前記複数のレジスタのいずれか一つが保持する補正係数を選択的に出力する複数のセレクタと、
前記複数のセレクタの出力を合計する加算手段とを有する
ことを特徴とするオーバーサンプリング型Ａ／Ｄ変換器。
【請求項４】
請求項１に記載のオーバーサンプリング型Ａ／Ｄ変換器において、
前記複数の電流セルのうち前記多ビット信号の各ビットによって動作させるものを選択する電流セル選択手段を備えている
ことを特徴とするオーバーサンプリング型Ａ／Ｄ変換器。
【請求項５】
請求項４に記載のオーバーサンプリング型Ａ／Ｄ変換器において、
当該オーバーサンプリング型Ａ／Ｄ変換器のオフセットを補償するオフセット補償手段を備えている
ことを特徴とするオーバーサンプリング型Ａ／Ｄ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換器に関し、特に、通信分野などによく用いられるオーバーサンプリング型Ａ／Ｄ変換器に関する。
【背景技術】
【０００２】
近年、モバイル通信技術の発達に伴い、通信システムに使用されるＡ／Ｄ変換器の高性能化が急ピッチで進められている。特にその中でもオーバーサンプリング型Ａ／Ｄ変換器は、出力歪みの少なさや高ＳＮ比が比較的容易に実現できるため通信システムに多用されている。しかしながら、オーバーサンプリング型Ａ／Ｄ変換器の信号帯域を広帯域化し、さらに消費電力を増加させないためにはオーバーサンプリング型Ａ／Ｄ変換器のオーバーサンプリング比を下げ、さらに量子化器の多ビット化を行う必要がある（例えば、非特許文献１参照）。
【０００３】
オーバーサンプリング型Ａ／Ｄ変換器の量子化器を多ビット化すると、量子化器の出力コードとフィードバック用のＤ／Ａ変換器からのアナログ出力との線形性がずれるためにオーバーサンプリング型Ａ／Ｄ変換器の出力コードに歪みが重畳されてしまう。そこで、ダイナミックエレメントマッチング（ＤＥＭ）手法を用いて、Ｄ／Ａ変換器において使用される電流セルを１クロックごとに選択し直すことにより、電流セル間の誤差を高周波領域に飛ばしてＡ／Ｄ変換を高精度化している（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第６５５２２７７号明細書
【非特許文献】
【０００５】
【非特許文献１】Koji OBATA et al., "A Low Distortion 3rd-Order Continuous-Time Delta-Sigma Modulator for a Worldwide Digital TV-Receiver," IEICE TRANS.FUNDAMENTALS, VOL.E95-A, NO.2, FEBURUARY 2012, pp.471-478
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、オーバーサンプリング型Ａ／Ｄ変換器のさらなる広帯域化を進めてオーバーサンプリング比を低減すると、ＤＥＭの効果が薄れてしまい高精度なＡ／Ｄ変換を行えなくなることが指摘されている。かかる問題に鑑み、本発明は、ＤＥＭに依らずにオーバーサンプリング型Ａ／Ｄ変換器のＡ／Ｄ変換精度を向上することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の一局面に従ったオーバーサンプリング型Ａ／Ｄ変換器は、アナログ入力信号とフィードバック信号との差分を積分する積分手段と、前記積分手段の出力を量子化して多ビット信号を生成する多ビット量子化手段と、前記多ビット信号の各ビットによって動作制御される複数の電流セルを有し、前記多ビット信号を前記複数の電流セルの合計電流に変換して前記フィードバック信号を生成するＤ／Ａ変換手段と、前記複数の電流セルのそれぞれの補正係数を保持し、前記多ビット信号の各ビットを前記補正係数で補正してデジタル出力信号を生成する補正手段とを備えている。
【０００８】
これによると、多ビット量子化手段から出力される多ビット信号の各ビットがＤ／Ａ変換手段における各電流セルの補正係数で補正される。したがって、ＤＥＭを用いることなく電流セル間の誤差が補正されて高精度なＡ／Ｄ変換を実現することができる。
【０００９】
上記オーバーサンプリング型Ａ／Ｄ変換器は、前記複数の電流セルのうち前記多ビット信号の各ビットによって動作させるものを選択する電流セル選択手段を備えていてもよく、さらには、当該オーバーサンプリング型Ａ／Ｄ変換器のオフセットを補償するオフセット補償手段を備えていてもよい。
【００１０】
これによると、各電流セルの補正係数の算出のためにＤ／Ａ変換手段の動作を制御することができる。さらに、オーバーサンプリング型Ａ／Ｄ変換器のオフセットが補償されることにより、複雑な算術演算を行わずに各電流セルの補正係数を容易に算出することができる。
【発明の効果】
【００１１】
本発明によると、ＤＥＭが効果を発揮できないような低いオーバーサンプリング比でオーバーサンプリング型Ａ／Ｄ変換器を動作させた場合でも、出力デジタルコードに含まれる歪成分を低減して高精度なＡ／Ｄ変換を実現することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係るオーバーサンプリング型Ａ／Ｄ変換器の構成図
【図２】一例に係るＤ／Ａ変換器の構成図
【図３】一例に係る補正器の構成図
【図４】一例に係る電流セル選択器の構成図
【図５】第１の実施形態に係る補正係数算出手順を示すフローチャート
【図６】第２の実施形態に係るオーバーサンプリング型Ａ／Ｄ変換器の構成図
【図７】一例に係るオフセット補償器の構成図
【図８】第２の実施形態に係る補正係数算出手順を示すフローチャート
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら本発明を実施するための形態について説明する。なお、本発明は、以下の実施形態に限定されるものではない。
【００１４】
（第１の実施形態）
図１は、第１の実施形態に係るオーバーサンプリング型Ａ／Ｄ変換器の構成を示す。本実施形態に係るオーバーサンプリング型Ａ／Ｄ変換器は、アナログ入力信号を信号帯域よりも十分に高い周波数でサンプリングしてデジタル出力信号を生成する。具体的に、当該オーバーサンプリング型Ａ／Ｄ変換器は、積分器１０、多ビット量子化器２０、Ｄ／Ａ変換器３０、補正器４０、および電流セル選択器５０を備えている。
【００１５】
積分器１０は、アナログ入力信号とＤ／Ａ変換器３０から出力されるフィードバック信号との差分を積分する。積分器１０は、例えば、オペアンプと、当該オペアンプの反転入力端と出力端との間に接続された容量素子とで構成することができる。
【００１６】
多ビット量子化器２０は、積分器１０の出力を量子化して多ビット信号を生成する。多ビット量子化器２０は、例えば、並列比較Ａ／Ｄ変換器で構成することができる。ｎビットのＡ／Ｄ変換を行う並列比較Ａ／Ｄ変換器は、２ｎ個の抵抗素子で分圧した参照電圧と入力電圧とを２ｎ個の比較器で一斉に比較して２ｎビット幅のサーモメータコードを出力する。
【００１７】
Ｄ／Ａ変換器３０は、入力された多ビット信号をアナログ信号であるフィードバック信号に変換する。すなわち、Ｄ／Ａ変換器３０は、多ビット量子化器２０の出力を積分器１０に負帰還する。より詳細には、Ｄ／Ａ変換器３０は、入力信号の各ビットによって動作制御される複数の電流セルを有し、入力信号を当該複数の電流セルの合計電流に変換してフィードバック信号を生成する。
【００１８】
図２は、Ｄ／Ａ変換器３０の一構成例を示す。Ｄ／Ａ変換器３０は、例えば、複数の電流セル３２で構成することができる。ＤＥＭを用いないため、電流セル３２の個数は多ビット量子化器２０の出力信号のビット幅と等しくすることができる。各電流セル３２は、積分器１０に電流を注入する側、すなわちソース側の電流源３２２と、積分器１０から電流を引き抜く側、すなわちシンク側の電流源３２４とを備え、入力信号の各ビットによっていずれか一方の電流源がＤ／Ａ変換器３０の出力ノード３３に接続されるように構成されている。
【００１９】
なお、Ｄ／Ａ変換器３０は図２に示した構成以外にも、例えば、スイッチトキャパシタ回路で構成することもできる。
【００２０】
図１に戻り、補正器４０は、多ビット量子化器２０の出力信号の各ビットを補正してデジタル出力信号を生成する。より詳細には、補正器４０は、Ｄ／Ａ変換器３０を構成する複数の電流セルのそれぞれの補正係数を保持しており、多ビット量子化器２０の出力信号の各ビットを各補正係数で補正する。
【００２１】
ここで、補正の原理について説明する。例えば、図２に示したＤ／Ａ変換器３０において、電流セル３２の個数をＮ、各電流源３２２の電流値をＩｐ１からＩｐＮ、各電流源３２４の電流値をＩｎ１からＩｎＮとする。理想的にはすべての電流源の電流値は等しいが、実際には各電流源を構成するトランジスタ素子の製造ばらつきなどにより各電流値にはばらつきがある。各電流源の電流値が不揃いだとオーバーサンプリング型Ａ／Ｄ変換器の出力デジタルコードが歪んでしまう。そこで、Ｄ／Ａ変換器３０を構成する任意の電流源を基準電流源として、その他の電流源について基準電流源との電流比率を用いてオーバーサンプリング型Ａ／Ｄ変換器の出力歪みを補正することができる。すなわち、ｊを１からＮまで整数として、ソース側の第ｊ番目の電流源３２２の電流比率をκｐｊ、シンク側の第ｊ番目の電流源３２４の電流比率をκｎｊとすると、オーバーサンプリング型Ａ／Ｄ変換器の出力コードＤは次式（１）で表される。ただし、ｄｐｊおよびｄｎｊは、それぞれ、第ｊ番目の電流源３２２および３２４が駆動されれば“１”、そうでなければ“０”である。
Ｄ ＝ Σκｐｊｄｐｊ＋Σκｎｊｄｎｊ  …（１）
【００２２】
例えば、ソース側の任意の電流源３２２を基準電流源とした場合、理想状態ではκｐｊ＝１、κｎｊ＝−１が成り立つが、実際にはκｐｊは１近傍の値、κｎｊは−１近傍の値となる。
【００２３】
図３は、補正器４０の一構成例を示す。補正器４０は、例えば、複数のレジスタ４２と、複数のセレクタ４４と、加算器４６とで構成することができる。各レジスタ４２は各補正係数を保持する。Ｄ／Ａ変換器３０が図２に示したように複数の電流源で構成されている場合、ある電流源の電流値を基準として、当該基準電流源に対する他の各電流源の電流値の比率を補正係数として用いることができる。
【００２４】
各セレクタ４４の入力には二つのレジスタ４２が接続されており、各セレクタ４４は多ビット量子化器２０の出力信号の各ビットに応じて、これら二つのレジスタ４２が保持する補正係数のいずれか一方を選択的に出力する。例えば、多ビット量子化器２０の出力信号のビット幅をＮビットとすると、ｊを１からＮまで整数として、第ｊ番目のセレクタ４４の入力には、図２に示したＤ／Ａ変換器３０における第ｊ番目の電流セル３２におけるソース側の電流源３２２の補正係数を保持するレジスタ４２、およびシンク側の電流源３２４の補正係数を保持するレジスタ４２が接続され、第ｊ番目のセレクタ４４は、多ビット量子化器２０の出力信号の第ｊ番目のビットに応じてこれら二つのレジスタ４２が保持する補正係数のいずれか一方を選択的に出力する。加算器４６は、これらセレクタ４４から出力された値を合計してデジタル出力信号を生成する。すなわち、補正器４０は数式（１）を実現する回路である。
【００２５】
図１に戻り、電流セル選択器５０は、Ｄ／Ａ変換器３０における複数の電流セル３２のうち、多ビット量子化器２０の出力信号の各ビットによって動作させるものを選択する。後述するように、補正係数を算出する場合にはＤ／Ａ変換器３０における電流セル３２をさまざまに動作制御する必要があるが、電流セル選択器５０によって任意の制御を行うことができる。
【００２６】
図４は、電流セル選択器５０の一構成例を示す。電流セル選択器５０は、例えば、多ビット量子化器２０の出力信号、電流セル選択信号、およびクロック信号を入力信号とする組み合わせ回路として構成することができる。電流セル選択信号はＤ／Ａ変換器３０における電流セル３２の個数分のビット幅を有する。電流セル選択信号の各ビットによって各電流セル３２の動作の有無が選択される。具体的には、電流セル選択信号の第ｊ番目のビットが“１”のとき、Ｄ／Ａ変換器３０における第ｊ番目の電流セル３２にクロック信号が伝達されて、当該電流セル３２は多ビット量子化器２０の出力信号の第ｊ番目のビットに応じて動作する。一方、電流セル選択信号の第ｊ番目のビットが“０”のとき、Ｄ／Ａ変換器３０における第ｊ番目の電流セル３２にクロック信号が伝達されずに当該電流セル３２は多ビット量子化器２０の出力信号の第ｊ番目のビットにかかわらずＤ／Ａ変換器３０の出力ノード３３に非接続の状態に固定される。
【００２７】
≪補正係数の算出≫
次に、本実施形態に係るオーバーサンプリング型Ａ／Ｄ変換器における補正係数の算出について図５のフローチャートを参照しながら説明する。図２に示したＤ／Ａ変換器３０において第１番目の電流セル３２におけるソース側の電流源３２２を基準電流源とする。まず、ｊを初期値である２にし、アナログ入力信号をゼロにする。次に、電流セル選択器５０によって基準電流源およびそれと対をなすシンク側の電流源３２４のみを選択した状態でオーバーサンプリング型Ａ／Ｄ変換器を動作させる。このとき、多ビット量子化器２０は積分器１０の出力符号のみ判定すればよい。多ビット量子化器２０の出力を一定期間観測することで、Ｉｐ１を出力する電流源、すなわち基準電流源が動作した回数、およびＩｎ１を出力する電流源が動作した回数をカウントすることができ、当該カウント値からＩｎ１を出力する電流源に対する基準電流源の動作比率がわかる。当該動作比率をαとすると次式（２）が成り立つ。ただし、Ｉｏｆｆはオーバーサンプリング型Ａ／Ｄ変換器のフィードバックループに存在するオフセット値を電流換算して表したものである。
αＩｐ１−（１−α）Ｉｎ１ ＝ Ｉｏｆｆ  …（２）
【００２８】
次に、電流セル選択器５０によって基準電流源およびシンク側の第ｊ番目の電流源３２４のみを選択した状態でオーバーサンプリング型Ａ／Ｄ変換器を動作させる。そして、多ビット量子化器２０の出力を一定期間観測することで、Ｉｐ１を出力する電流源、すなわち基準電流源が動作した回数、およびＩｎｊを出力する電流源が動作した回数をカウントすることができ、当該カウント値からＩｎｊを出力する電流源に対する基準電流源の動作比率がわかる。当該動作比率をβとすると次式（３）が成り立つ。
βＩｐ１−（１−β）Ｉｎｊ ＝ Ｉｏｆｆ  …（３）
【００２９】
次に、電流セル選択器５０によってソース側の第ｊ番目の電流源３２２および基準電流源と対をなすシンク側の電流源３２４のみを選択した状態でオーバーサンプリング型Ａ／Ｄ変換器を動作させる。そして、多ビット量子化器２０の出力を一定期間観測することで、Ｉｐｊを出力する電流源が動作した回数、およびＩｎ１を出力する電流源が動作した回数をカウントすることができ、当該カウント値からＩｎ１を出力する電流源に対するＩｐｊを出力する電流源の動作比率がわかる。当該動作比率をγとすると次式（４）が成り立つ。
γＩｐｊ−（１−γ）Ｉｎ１ ＝ Ｉｏｆｆ  …（４）
【００３０】
次に、電流セル選択器５０によって基準電流源、ソース側の第ｊ番目の電流源３２２、基準電流源と対をなすシンク側の電流源３２４、およびシンク側の第ｊ番目の電流源３２４のみを選択した状態でオーバーサンプリング型Ａ／Ｄ変換器を動作させる。このとき、基準電流源およびソース側の第ｊ番目の電流源３２２をソース側の一体の電流源、基準電流源と対をなすシンク側の電流源３２４およびシンク側の第ｊ番目の電流源３２４をシンク側の一体の電流源として動作させる。そして、多ビット量子化器２０の出力を一定期間観測することで、Ｉｐ１＋Ｉｐｊを出力する電流源が動作した回数、およびＩｎ１＋Ｉｎｊを出力する電流源が動作した回数をカウントすることができ、当該カウント値からＩｎ１＋Ｉｎｊを出力する電流源に対するＩｐ１＋Ｉｐｊを出力する電流源の動作比率がわかる。当該動作比率をζとすると次式（５）が成り立つ。
ζ（Ｉｐ１＋Ｉｐｊ）−（１−ζ）（Ｉｎ１＋Ｉnｊ） ＝ Ｉｏｆｆ  …（５）
【００３１】
以上の４つの数式（２）、（３）、（４）、（５）からなる連立方程式を解くことで、基準電流源の電流値Ｉｐ１に対する他の電流源の電流値Ｉｎ１，Ｉｐｊ，Ｉｎｊの各電流比率を求めることができる。そして、算出した電流比率が補正係数として補正器４０における所定のレジスタ４２に登録される。その後、ｊをインクリメントしてｊ＞Ｎになるまで上記処理を繰り返す。なお、α、β、γ、ζの算出順序は上記手順に限定されない。これら動作比率は互いに独立したパラメータであるため、任意の順序で算出することができる。
【００３２】
以上のように本実施形態によると、多ビット量子化器２０の出力信号の各ビットがＤ／Ａ変換器３０における各電流セル３２の補正係数で補正される。したがって、ＤＥＭを用いることなく電流セル間の誤差が補正されて高精度なＡ／Ｄ変換を実現することができる。
【００３３】
（第２の実施形態）
図６は、第２の実施形態に係るオーバーサンプリング型Ａ／Ｄ変換器の構成を示す。本実施形態に係るオーバーサンプリング型Ａ／Ｄ変換器は図１の構成にオフセット補償器６０を追加したものである。以下、第１の実施形態との相違点を重点的に説明する。
【００３４】
オーバーサンプリング型Ａ／Ｄ変換器の出力にオフセットがあると、上述した４つの数式（２）、（３）、（４）、（５）からなる連立方程式を解いて補正係数を算出しなければならないため計算パワーが必要となる。一方、オーバーサンプリング型Ａ／Ｄ変換器の出力にオフセットがなければ、すなわちＩｏｆｆ＝０であれば、連立方程式を解かずとも各電流セル３２におけるソース側の電流源３２２およびシンク側の電流源３２４の電流比率を算出することで補正係数を決定することができる。そこで、オフセット補償器６０によってオーバーサンプリング型Ａ／Ｄ変換器のオフセットを補償する。
【００３５】
図７は、オフセット補償器６０の一構成例を示す。オフセット補償器６０は、例えば、電流源６２と、電流源６４と、組み合わせ回路６６と、セレクタ６８とで構成することができる。
【００３６】
電流源６２は、積分器１０に電流を注入する側、すなわちソース側の電流源であり、図２の例のＤ／Ａ変換器３０における電流源３２２と同等の電流源である。電流源６４は、積分器１０から電流を引き抜く側、すなわちシンク側の電流源であり、図２の例のＤ／Ａ変換器３０における電流源３２４と同等の電流源である。
【００３７】
セレクタ６８は、モード選択信号に従って、多ビット量子化器２０の出力およびオフセット補償ビットパターンのいずれか一方を組み合わせ回路６６に選択的に接続する。具体的には、通常動作時には多ビット量子化器２０の出力が、補正係数算出時にはオフセット補償ビットパターンが、それぞれ組み合わせ回路６６に接続される。組み合わせ回路６６は、セレクタ６８の出力信号、電流セル選択信号、およびクロック信号の論理演算を行って、オフセット補償器６０の出力ノード６３と電流源６２，６４との接続を制御する。具体的には、電流セル選択信号が“１”のとき、クロック信号とセレクタ６８の出力との論理演算結果に応じて電流源６２，６４が出力ノード６３に適宜接続される。一方、電流セル選択信号が“０”のとき、クロック信号がマスクされ、電流源６２，６４はセレクタ６８の出力にかかわらず出力ノード６３に非接続の状態に固定される。
【００３８】
なお、通常動作時に多ビット量子化器２０の出力が組み合わせ回路６６に接続されることで、オフセット補償器６０は、多ビット量子化器２０の出力を積分器１０に負帰還するＤ／Ａ変換手段として動作することができる。
【００３９】
≪補正係数の算出≫
次に、本実施形態に係るオーバーサンプリング型Ａ／Ｄ変換器における補正係数の算出について図８のフローチャートを参照しながら説明する。オフセット補償器６０における電流源６２の電流値をＩｐ０、電流源６４の電流値をＩｎ０とする。まず、ｊを初期値である１にし、アナログ入力信号をゼロにする。次に、Ｄ／Ａ変換器３０を休止させ、オフセット補償器６０が動作する状態にしてオーバーサンプリング型Ａ／Ｄ変換器を動作させて系を安定状態にする。このとき、多ビット量子化器２０は積分器１０の出力符号のみ判定すればよい。多ビット量子化器２０の出力を一定期間観測することで、Ｉｐ０を出力する電流源６２が動作した回数、およびＩｎ０を出力する電流源６４が動作した回数をカウントすることができる。当該カウント値から系が安定するときの電流源６２，６４の動作パターンがわかる。当該動作パターンを記憶しておいて、オフセット補償ビットパターンとしてオフセット補償器６０に再入力することで、オーバーサンプリング型Ａ／Ｄ変換器のオフセットを補償することができる。
【００４０】
次に、オーバーサンプリング型Ａ／Ｄ変換器のオフセットを補償した状態で、電流セル選択器５０によって図２に示したＤ／Ａ変換器３０における第ｊ番目の電流セル３２のみを選択した状態でオーバーサンプリング型Ａ／Ｄ変換器を動作させる。そして、多ビット量子化器２０の出力を一定期間観測することで、第ｊ番目の電流セル３２におけるソース側の電流源３２２が動作した回数、およびシンク側の電流源３２４が動作した回数をカウントすることができ、当該カウント値から第ｊ番目の電流セル３２におけるシンク側の電流源３２４に対するソース側の電流源３２２の動作比率がわかる。ここで、オーバーサンプリング型Ａ／Ｄ変換器のオフセットが補償されてＩｏｆｆ＝０となっているため、電流源の動作比率は電流比率と等しい。そして、算出した電流比率が補正係数として補正器４０における所定のレジスタ４２に登録される。その後、ｊをインクリメントしてｊ＞Ｎになるまで上記処理を繰り返す。
【００４１】
以上のように本実施形態によると、Ｄ／Ａ変換器３０における各電流セルの補正係数の算出に係る演算量を大幅に削減することができる。
【００４２】
なお、上記の各実施形態において、電流セル選択信号およびモード選択信号の生成、オフセット補償ビットパターンの記憶および出力、多ビット量子化器２０の出力の観測、および当該観測結果に基づく電流比率の計算などは、オーバーサンプリング型Ａ／Ｄ変換器の内部または外部の図示しないプロセッサが行う。外部プロセッサの場合、オーバーサンプリング型Ａ／Ｄ変換器の出荷検査時に一度だけ電流比率を計算して補正器４０における各レジスタ４２に各補正係数を登録すればよい。一方、内部プロセッサの場合、任意のタイミングで電流比率を再計算することができる。
【産業上の利用可能性】
【００４３】
本発明に係るオーバーサンプリング型Ａ／Ｄ変換器は、低いオーバーサンプリング比でも高精度なＡ／Ｄ変換を行うため、高性能かつ低消費電力が求められるモバイル通信システムなどに有用である。
【符号の説明】
【００４４】
１０    積分器（積分手段）
２０    多ビット量子化器（多ビット量子化手段）
３０    Ｄ／Ａ変換器（Ｄ／Ａ変換手段）
３２    電流セル
３２２  ソース側の電流源
３２４  シンク側の電流源
３３    出力ノード
４０    補正器（補正手段）
４２    レジスタ
４４    セレクタ
４６    加算器（加算手段）
５０    電流セル選択器（電流セル選択手段）
６０    オフセット補償器（オフセット補償手段）
【図１】
2013191946.tif 000003
【図２】
2013191946.tif 000004
【図３】
2013191946.tif 000005
【図４】
2013191946.tif 000006
【図５】
2013191946.tif 000007
【図６】
2013191946.tif 000008
【図７】
2013191946.tif 000009
【図８】
2013191946.tif 000010