(57)【要約】【課題】本発明は、シリアル化による信号の高速化および高速な変調に伴って信号の波形が劣化し、伝送帯域が制限されるという課題を解決する、パラレル−シリアル変換装置及びパラレル−シリアル変換方法を提供することを目的とする。【解決手段】本実施形態におけるパラレル−シリアル変換装置は、第一の伝送速度を有する複数の第一光信号を、複数の第二光信号に変調する複数の第一の光変調器と、複数の第二光信号の間に時間差を生じさせる遅延部と、時間差を有する複数の第二光信号を合波して、第三光信号を出力する合波器と、を有し、複数の第一の光変調器は、第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって複数の第一光信号を変調する、パラレル−シリアル変換装置。【選択図】      図１
2013038564.tif 000002
【特許請求の範囲】
【請求項１】
第一の伝送速度を有する複数の第一光信号を、複数の第二光信号に変調する複数の第一の光変調器と、
前記複数の第二光信号の間に時間差を生じさせる遅延部と、
前記時間差を有する前記複数の第二光信号を合波して、第三光信号を出力する合波器と、を有し、
前記複数の第一の光変調器は、前記第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって前記複数の第一光信号を変調する、パラレル−シリアル変換装置。
【請求項２】
前記遅延部は、前記複数の第一の光変調器の入力側に配置され、
前記一定周期信号は、前記複数の第一の光変調器ごとに前記複数の第二光信号に対応した前記時間差を有する、請求項１に記載のパラレル−シリアル変換装置。
【請求項３】
前記遅延部は、前記複数の第一光信号が伝送され、互いに光路長が異なる複数の光導波路である、請求項２に記載のパラレル−シリアル変換装置。
【請求項４】
複数の電気信号に基づいて、前記複数の第一光信号を出力する、複数の第二の光変調器を更に有し、
前記遅延部は、前記複数の電気信号に対して前記時間差を付与することによって、前記複数の第二光信号の間に前記時間差を生じさせる、請求項２に記載のパラレル−シリアル変換装置。
【請求項５】
前記第二の光変調器は、光電変換器である、請求項４に記載のパラレル−シリアル変換装置。
【請求項６】
前記複数の電気信号を前記一定周期信号に同期させて出力し、前記複数の第二の光変調器を駆動するドライバを更に有し、
前記遅延部は、前記ドライバによる前記複数の電気信号の出力タイミングを制御する、請求項４に記載のパラレル−シリアル変換装置。
【請求項７】
前記遅延部は、前記複数の第二光信号が伝送される、互いに光路長が異なる複数の光導波路である、請求項１に記載のパラレル−シリアル変換装置。
【請求項８】
前記一定周期信号はパルス信号であり、
前記一定周期信号のパルス幅は、前記第一の伝送速度と前記第一の光変調器の個数との積の逆数以下である、請求項１乃至７のいずれか一項に記載のパラレル−シリアル変換装置。
【請求項９】
前記一定周期信号は一定周期光信号であり、
前記第一の光変調器は、前記一定周期光信号を用いて、前記複数の第一光信号の光位相変調を行うことで前記複数の第二光信号を生成する、請求項１乃至８のいずれか一項に記載のパラレル−シリアル変換装置。
【請求項１０】
第一の伝送速度を有する複数の第一光信号を、前記第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって変調して、複数の第二光信号として出力し、
前記複数の第二光信号の間に時間差を生じさせるための遅延処理を行い、
前記時間差を有する複数の第二光信号を合波して、第三光信号を出力する、パラレル−シリアル変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パラレル−シリアル変換装置及びパラレル−シリアル変換方法に関し、特に、パラレル信号をシリアル化された光信号にするための、光インターコネクションへ適応可能なパラレル−シリアル変換装置及びパラレル−シリアル変換方法に関する。
【背景技術】
【０００２】
近年、サーバ間やバックプレーンのボード間における通信高速化、大容量化が行われている。これに伴い、これまでの電気伝送に光伝送を導入することで、より高帯域、低消費電力で、長距離の伝送が可能な、光インターコネクションの導入が提案されている。
【０００３】
ボード間の光インターコネクションは、ボードに搭載された光モジュールを用いて行われる。そのような光インターコネクションに用いられる、マルチチャンネルの光トランシーバが、例えば、非特許文献１に記載されている。
【０００４】
非特許文献１に記載の光トランシーバは、送信側、受信側それぞれの光モジュールを備える。送信側の光モジュールは、例えば、面発光レーザ（Ｖｅｒｔｉｃａｌ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ；  ＶＣＳＥＬ）とその駆動回路（Ｌａｓｅｒ  Ｄｉｏｄｅ  Ｄｒｉｖｅｒ；  ＬＤＤ）と波形整形回路とを有する。一方、受信側の光モジュールは、例えば、受光素子ピンフォトダイオード（Ｐｉｎ−ＰｈｏｔｏＤｉｏｄｅ；  Ｐｉｎ−ＰＤ）とその整形回路（Ｔｒａｎｓ  Ｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ；  ＴＩＡ）とを有する。
【０００５】
図１５には、本発明に関連する、光インターコネクションにおける送信装置１の構成のブロック図を示す。送信装置１が備える光モジュール２は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）３から出力される電気のデータ信号を光電変換することで、光伝送を行う。ＬＳＩ３の信号源から光モジュールに入力された電圧信号は、ＬＤＤ４によって電流信号に変換される。更に、該電流信号がＶＣＳＥＬ５に入ることで、発光強度の変調が行われる。そして、強度変調された光信号を光導波路や光ファイバに伝播させる。
【０００６】
ここで、光電変換および光伝送は、電気配線における電気伝送と比較して広帯域で行われる。そのため、送信装置１は、ＬＳＩ３からのパラレルな電気信号を、光電変換の帯域に合わせてシリアル化してから、光モジュール２へ入力する。パラレル信号のシリアル化には、ＳｅｒＤｅｓ（Ｓｅｒｉａｌｉｚｅｒ／Ｄｅｓｅｒｉａｌｉｚｅｒ）６を用いる。ＳｅｒＤｅｓ６から出力されるビットレートの高いシリアル信号は、プロトコルに応じたデータ信号であり、電気配線やインターポーザ等を経て、光モジュール２へと入力される。ＳｅｒＤｅｓ６としては、例えば、特許文献１に記載のパラレル−シリアル変換装置が用いられる。
【０００７】
このように、図１５に示す光インターコネクションにおける送信装置１においては、光電変換の帯域に合わせ、ＬＳＩ３からのパラレル電気信号を、ＳｅｒＤｅｓ６によってシリアル化する。そして、シリアル化された電気信号を、光モジュール２へ入力する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−０８８６６０号公報
【非特許文献】
【０００９】
【非特許文献１】Ｔｏｍｏｙｕｋｉ  Ｈｉｎｏ  ｅｔ  ａｌ．，  「Ａ  １０  Ｇｂｐｓ  ｘ  １２  Ｃｈａｎｎｅｌ  Ｐｌｕｇｇａｂｌｅ  Ｏｐｔｉｃａｌ  Ｔｒａｎｓｃｅｉｖｅｒ  ｆｏｒ  Ｈｉｇｈ−ｓｐｅｅｄ  Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ」，  Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｍｐｏｎｅｎｔｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ２００８  予稿集  １８３８頁
【発明の概要】
【発明が解決しようとする課題】
【００１０】
送信装置１のＳｅｒＤｅｓ６から出力されるシリアル信号は、ランダムなパターンかつ高速な電気信号である。そのため、図１５に示す送信装置１を用いた場合、シリアル信号が電気配線やインターポーザを通って光モジュールに入力する際に、信号波形が劣化する場合がある。具体的には、電気伝送路に起因した誘電損失、インピータンスの不整合による反射、電磁界干渉によるクロストークなどによって、ジッタ・ノイズが生じ、信号波形が劣化してしまう。
【００１１】
また、ＶＣＳＥＬのような直接変調型のレーザ及びその駆動回路においても、光電変換を行う際の高速な変調に伴い、ジッタが生じる。そして、このように生じた波形劣化が光電変換後の光波形に伝達すると、システム全体としてのジッタマージンを狭窄してしまう。そのため、伝送帯域が制限されてしまう。
【００１２】
本発明は上記問題に鑑みて、シリアル化による信号の高速化および高速な変調に伴って信号の波形が劣化し、伝送帯域が制限されるという課題を解決する、パラレル−シリアル変換装置及びパラレル−シリアル変換方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本実施形態におけるパラレル−シリアル変換装置は、第一の伝送速度を有する複数の第一光信号を、複数の第二光信号に変調する複数の第一の光変調器と、複数の第二光信号の間に時間差を生じさせる遅延部と、時間差を有する複数の第二光信号を合波して、第三光信号を出力する合波器と、を有し、複数の第一の光変調器は、第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって複数の第一光信号を変調する。
【００１４】
本発明におけるパラレル−シリアル変換方法は、第一の伝送速度を有する複数の第一光信号を、第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって変調して、複数の第二光信号として出力し、複数の第二光信号の間に時間差を生じさせるための遅延処理を行い、時間差を有する複数の第二光信号を合波して、第三光信号を出力する。
【発明の効果】
【００１５】
本発明により、シリアル化による信号の高速化および高速な変調に伴う信号波形の劣化を抑制し、伝送帯域の制限を緩和することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係る、パラレル−シリアル変換装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係る、パラレル−シリアル変換装置の動作を説明するためのフローチャートである。
【図３】本発明の第１の実施形態に係る、パラレル−シリアル変換装置における各信号の波形図である。
【図４】本発明の第２の実施形態に係る、パラレル−シリアル変換装置の構成を示すブロック図である。
【図５】本発明の第２の実施形態に係る、パラレル−シリアル変換装置における各信号の波形図である。
【図６】ＯＤＡＴＡ１と、一定周期信号の時間相関関係を示す。
【図７】本発明の第３の実施形態に係る、パラレル−シリアル変換装置の構成を示すブロック図である。
【図８】本発明の第３の実施形態に係る、パラレル−シリアル変換装置における各信号の波形図である。
【図９】本発明の第４の実施形態に係る、パラレル−シリアル変換装置の構成を示すブロック図である。
【図１０】本発明の第４の実施形態に係る、パラレル−シリアル変換装置における各信号の波形図である。
【図１１】本発明の第４の実施形態に係る、パラレル−シリアル変換装置における各信号の波形図である。
【図１２】本発明の第５の実施形態に係る、パラレル−シリアル変換装置の構成を示すブロック図である。
【図１３】本発明の第６の実施形態に係る、パラレル−シリアル変換装置の構成を示すブロック図である。
【図１４】本発明の第７の実施形態に係る、パラレル−シリアル変換装置の構成を示すブロック図である。
【図１５】本発明に関連する送信装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１７】
本発明の実施の形態について図面を参照しながら説明する。しかしながら、係る形態は本発明の技術的範囲を限定するものではない。
【００１８】
［第１の実施形態］
本発明の第１の実施形態におけるパラレル−シリアル変換装置について、図１を用いて説明する。本実施形態におけるパラレル−シリアル変換装置１０は、複数の第一の光変調器１１と、遅延部１２と、合波器１３と、を備える。
【００１９】
複数の第一の光変調器１１は、第一の伝送速度を有する複数の第一光信号を、複数の第二光信号に変調する。遅延部１２は、複数の第二光信号の間に時間差を生じさせる。合波器１３は、時間差を有する前記複数の第二光信号を合波して、第三光信号を出力する。
【００２０】
そして、複数の第一の光変調器１１は、第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって、複数の第一光信号を変調する。なお、一定周期信号とは、デューティ比が一定のパルス波形の信号や、正弦波などの、一定の周期的な信号である。
【００２１】
次に、パラレル−シリアル変換装置１０の動作について、図２、図３を用いて説明する。図２には、パラレル−シリアル変換装置１０の動作のフローチャートを示す。図３には、各信号の波形を示す。
【００２２】
初めに、第一の伝送速度を有する複数（Ｎチャネル）の第一光信号が、第一の光変調器１１に入力する。第一の光変調器１１は、第二の伝送速度を有する一定周期信号により駆動して複数の第一光信号を変調し、複数の第二光信号を出力する（ステップＳ１）。
【００２３】
遅延部１２は、複数の第二光信号の間に時間差を生じさせるための遅延処理を行う（ステップＳ２）。これにより、複数の第二光信号は、互いに時間差を有する光信号となる。なお、本実施形態の遅延部１２は、図１、２に示すように、複数の第二光信号に対して遅延処理を行うこととしたが、後述するように、これに限らない。
【００２４】
そして、互いに時間差を有する複数の第二光信号は、合波器１３に入力される。合波器１３は、入力された複数の第二光信号を合波し、シリアル化された第三光信号を出力する（ステップＳ３）。
【００２５】
以上のようにして、パラレルな信号である複数の第一光信号は、シリアル化された第三光信号に変換される。
【００２６】
このように、本実施形態においては、複数の第一光信号を、一定周期信号によって変調した後にシリアル化する。ここで、ランダムなパターンの信号である第一光信号は、パラレルの状態のままで伝送されるため、シリアル化された高速の信号として伝送されることはない。また、一定周期信号は、第一光信号のデータ伝送速度を超える伝送速度を有するが、ランダムなパターンの信号ではなく、一定の周期的な信号である。そのため、ランダムなパターンで且つ高速な信号を変調することにより発生する信号波形の劣化を抑制し、伝送帯域の制限を緩和することができる。
【００２７】
なお、本実施形態においては、遅延部１２は、第一の光変調器１１と合波器１３との間に形成され、複数の第二光信号に対して遅延処理をすることとしたが、これに限らない。
【００２８】
例えば、遅延部１２は、第一の光変調器１１の入力側に配置されることとしても良い。そして、遅延部１２は、複数の第一光信号に対して遅延処理を行うこととしても良い。この場合、複数の第二光信号は、第一の光変調器１１から出力される時点で互いに時間差を有することとなる。すなわち、遅延部１２は、第二光信号に対して遅延処理を行い、第二光信号に直接的に時間差を生じさせることとしてもよいし、第一光信号に対して遅延処理を行い、第二光信号に間接的に時間差を生じさせることとしても良い。
【００２９】
［第２の実施形態］
本発明の第２の実施形態におけるパラレル−シリアル変換装置について、図４を用いて説明する。本実施形態におけるパラレル−シリアル変換装置２０は、複数の第一の光変調器２１と、遅延部２２と、合波器２３と、ドライバ２４と、複数の第二の光変調器２５と、を備える。
【００３０】
ドライバ２４は、ビットレートｆｂｐｓのＮチャネル（Ｎ≧２）の第一電気信号を、ビットレートｆ×Ｎｂｐｓの一定周期信号に同期させ、ビットレートｆｂｐｓのＮチャネルの第二電気信号を出力する。ドライバ２４は、該第二電気信号によって、複数の第二の光変調器２５を駆動する。複数の第二の光変調器２５は、入力されたＮチャネルの第二電気信号を、ビットレートｆｂｐｓのＮチャネルの第一光信号に変換する。なお、本実施形態における第二の光変調器２５は光電変換器であり、例えば、面発光レーザなどの直接変調型のレーザである。また、ドライバ２４は、これらを駆動するレーザドライバ（ＬＤＤ）である。
【００３１】
複数の第一の光変調器２１は、一定周期信号によって駆動し、Ｎチャネルの第一光信号をそれぞれ変調して、各ビットレートがｆ×ＮｂｐｓであるＮチャネルの第二光信号を出力する。本実施形態の一定周期信号は、ビット列［０００１］、［０１００］、［１１０１］のような、デューティ比が１：ＮまたはＮ：１で一定の、パルス波形の周期的な信号である。
【００３２】
遅延部２２は、第一の光変調器２１と合波器２３との間に形成された、互いに光路長が異なる複数の光導波路２６であり、Ｎチャネルの第二光信号に対して遅延処理を行う。光導波路２６は、例えば、自由空間、光ファイバ、シリコン光導波路、化合物導波路、シリカの平面光回路、ポリマ導波路等を用いて構成される。光導波路２６として自由空間を用いる場合には、例えば、光路内に鏡を配置することで、光路長を制御する。そして、Ｎチャネルの第二光信号は、遅延部２２による遅延処理により、合波器２３に入力される前に、各チャネル間で１／（Ｎ×ｆｂｐｓ）の時間差が付与される。
【００３３】
合波器２３は、チャネル間で時間差を有するＮチャネルの第二光信号を合波する。合波器２３は、複数の光導波路を束ねる素子あるいは構造によって構成され、例えば、マルチモード干渉計、ビームスプリッタ、方向結合器である。また、複数のシングルモード導波路とマルチモード導波路の結合による合波も、本実施形態においては合波器として扱うことができる。
【００３４】
なお、図４においては、Ｎ＝４として記載した。また、図４においては、一定周期信号がパラレル−シリアル変換装置２０の外部から入力されることとしているが、これに限らない。例えば、ドライバ２４が、一定周期信号の信号源を内蔵することとしても良い。
【００３５】
次に、パラレル−シリアル変換装置２０の動作について、図５を用いて説明する。図５には、各信号の波形を示す。
【００３６】
初めに、ビットレートｆｂｐｓのＮチャネルの第一電気信号（ＥＤＡＴＡ１）が、ドライバ２４に入力する。ドライバ２４は、ＥＤＡＴＡ１を一定周期信号に同期させた、Ｎチャネルの第二電気信号（ＥＤＡＴＡ２）を、第二の光変調器２５へ出力する。
【００３７】
第二の光変調器２５は、ＮチャネルのＥＤＡＴＡ２を、ビットレートｆｂｐｓのＮチャネルの第一光信号（ＯＤＡＴＡ１）に変換する。このように、本実施形態においては、ドライバ２４と、第二の光変調器２５とによって、電気信号から光信号への光電変換が行われる。
【００３８】
次に、ＮチャネルのＯＤＡＴＡ１はそれぞれ、第一の光変調器２１に入力される。第一の光変調器２１は、一定周期信号を用いてＮチャネルのＯＤＡＴＡ１を変調し、Ｎチャネルの第二光信号（ＯＤＡＴＡ２）を出力する。具体的には、第一の光変調器２１は、一定周期信号を用いて、ＯＤＡＴＡ１のクロスポイント間で動作する。図６に、第一の光変調器２１に入力されるＯＤＡＴＡ１と、一定周期信号の時間相関関係を示す。ＯＤＡＴＡ１のビットが１の期間に、第一の光変調器２１は一定周期信号によって動作する。そして、パルス幅が１／ｆ秒のＯＤＡＴＡ１から、一定周期信号のパルス幅１／（ｆ×Ｎ）秒を切り出すように変調を行う。すなわち、第一の光変調器２１は、一定周期信号のビットが０の際にＯＤＡＴＡ１の光強度が減衰し、一定周期信号のビットが１の際にＯＤＡＴＡ１が透過するように動作する。これにより、第一の光変調器２１に入力した光信号ＯＤＡＴＡ１＿Ｃｈ１は、図５に示すように、光信号ＯＤＡＴＡ２＿Ｃｈ１に変調されて出力される。同様の動作をＯＤＡＴＡ１の全てのチャネルについて行う。そして、第一の光変調器２１は、パルス幅１／（ｆ×Ｎ）秒のＮチャネルのＯＤＡＴＡ２を出力する。
【００３９】
なお、第二の光変調器２５と第一の光変調器２１との間の光伝送は、遅延部２２と同様、例えば、自由空間、光ファイバ、シリコン光導波路、化合物導波路、シリカの平面光回路、ポリマ導波路等を用いて構成される。
【００４０】
ＯＤＡＴＡ２は、第一の光変調器２１から出力されると、遅延部２２によって遅延処理がなされ、チャネル間で１／（ｆ×Ｎ）秒の時間差を有するＯＤＡＴＡ２となる。本実施形態における遅延部２２は、第一の光変調器２１と合波器２３との間に形成された、互いに光路長が異なる複数の光導波路２６である。
【００４１】
なお、本実施形態においては、一定周期信号が第一の光変調器２１に到達する時間は一致させ、且つ、第二の光変調器２５と第一の光変調器２１との間の光路長を、対応する光導波路間において一致させる。これにより、ＮチャネルのＯＤＡＴＡ２は同時に作成される。そして、ＯＤＡＴＡ２は、互いに光路長が異なる複数の光導波路２６を伝播することで、チャネル間で１／（ｆ×Ｎ）秒の時間差が付与される。
【００４２】
そして、チャネル間に１／（ｆ×Ｎ）秒の時間差がつけられたビットレートｆｂｐｓのＯＤＡＴＡ２は、合波器２３に入力される。合波器２３は、ＮチャネルのＯＤＡＴＡ２を合波して、シリアル化された光信号（ＯＤＡＴＡ３）を出力する。
【００４３】
このようにして、パラレル−シリアル変換装置２０に入力されたビットレートｆｂｐｓのＮチャネルのＥＤＡＴＡ１は、ビットレートｆ×ＮｂｐｓのＯＤＡＴＡ３へと変換される。
【００４４】
以上のように、本実施形態のパラレル−シリアル変換装置２０は、ＮチャネルのＯＤＡＴＡ１を一定周期信号で変調してＯＤＡＴＡ２とした後、該ＯＤＡＴＡ２をシリアル化する。そのため、ドライバ２４及び第二の光変調器２５に起因したジッタが発生しない。また、ランダムなパラレルの電気信号であるＥＤＡＴＡ１及びＥＤＡＴＡ２は、ｆｂｐｓのビットレートで伝送される。そして、Ｎ×ｆｂｓｐという高速のビットレートで伝送されるのは、一定周期信号のみである。そのため、ランダムなパターンの電気信号が高速で伝送することにより発生するノイズを低減することができる。
【００４５】
更に、本実施形態においては、ＯＤＡＴＡ２が第一の光変調器２１から出力された後に、ＯＤＡＴＡ２に対して遅延処理を行う。そのため、一定周期信号に対して遅延処理を行う必要はない。これにより、一定周期信号に対する遅延処理を行う場合と比較して、一定周期信号の到達時間が保証され易い。また、一定周期信号に対して遅延処理を行う場合と比較して、ＯＤＡＴＡ１と、一定周期信号とが第一の光変調器２１に入力されるタイミングの同時性に、精度が要求されない。
【００４６】
なお、本実施形態の第二の光変調器２５は直接変調型のレーザとしたが、これに限らない。例えば、第二の光変調器２５は、ＣＷ（ｃｏｎｔｉｎｕｏｕｓ  ｗａｖｅ）レーザと光強度変調器からなることとしても良い。あるいは、第二の光変調器２５は、電界吸収型変調レーザ（ＥＭＬ：Ｅｌｅｃｔｒｏ−ａｂｓｏｒｐｔｉｏｎ  Ｍｏｄｕｌａｔｅｄ  Ｌａｓｅｒ）からなることとしても良い。
【００４７】
また、本実施形態においては、一定周期信号のビットレートはｆ×Ｎｂｐｓとしたが、これに限らない。すなわち、一定周期信号のビットレートは、ｆ×Ｎｂｐｓよりも大きい値としても良い。言い換えると、一定周期信号のパルス幅は、第一光信号の伝送速度と第一の光変調器の個数との積の逆数以下であれば良い。これは、ＯＤＡＴＡ２のパルス幅が図５に示す場合と比較して狭くなっても、ＯＤＡＴＡ２のビットが１となる時間帯がチャネル間で重なることはないからである。また、本実施形態においては、ＯＤＡＴＡ２のチャネル間に与えられる時間差は１／（ｆ×Ｎ）秒としたが、これに限られない。すなわち、遅延処理によって時間差が与えられたＯＤＡＴＡ２のビットが１となる時間帯が、チャネル間で重なることがなければ良い。そのため、一定周期信号のビットレートをｆ×２Ｎｂｐｓとした場合には、ＯＤＡＴＡ２に与えられるチャネル間の時間差は、１／（ｆ×２Ｎ）秒としても良い。
【００４８】
なお、第一の光変調器２１に入力される一定周期信号の電圧振幅が十分でない場合には、第一の光変調器２１を駆動するドライバを設けることとしても良い。
【００４９】
［第３の実施形態］
本発明の第３の実施形態におけるパラレル−シリアル変換装置について、図７を用いて説明する。
【００５０】
本実施形態におけるパラレル−シリアル変換装置３０は、第２の実施形態のパラレル−シリアル変換装置２０の遅延部２２を、遅延部３１に変更した構成を有する。
【００５１】
遅延部３１は、第二の光変調器２５と第一の光変調器２１の間に形成された、互いに光路長が異なる複数の光導波路３２であり、複数の第一光信号に対して遅延処理を行う。光導波路３２は、例えば、自由空間、光ファイバ、シリコン光導波路、化合物導波路、シリカの平面光回路、ポリマ導波路等を用いて構成される。そして、Ｎチャネルの第一光信号は、遅延部３１による遅延処理により、第一の光変調器２１に入力される前に、互いに１／（Ｎ×ｆｂｐｓ）の時間差が付与される。
【００５２】
次に、パラレル−シリアル変換装置３０の動作について、図８を用いて説明する。図８には、各信号の波形を示す。
【００５３】
なお、第二の光変調器２５が、ＥＤＡＴＡ２をＯＤＡＴＡ１に変換するまでの工程は、第２の実施形態と同様なので、説明は省略する。
【００５４】
第二の光変調器２５からＮチャネルのＯＤＡＴＡ１が出力されると、遅延部３１は、該ＮチャネルのＯＤＡＴＡ１に対して遅延処理を行い、ＯＤＡＴＡ１のチャネル間に１／（ｆ×Ｎ）秒の時間差を付与する。本実施形態においては、遅延部３１は、第二の光変調器２５と第一の光変調器２３との間に形成された、互いに光路長が異なる複数の光導波路３２である。すなわち、ＮチャネルのＯＤＡＴＡ１は、光導波路３２を伝播することにより、チャネル間に１／（ｆ×Ｎ）秒の時間差が与えられる。
【００５５】
同様に、一定周期信号に対しても、ＮチャネルのＯＤＡＴＡ１それぞれに対応する１／（ｆ×Ｎ）秒の時間差がつくよう、遅延処理がなされる。一定周期信号に対する遅延処理は、例えば、一定周期信号が伝送される電気伝送路の伝送路長を制御することで行われる。
【００５６】
そして、それぞれ遅延処理がなされたＮチャネルのＯＤＡＴＡ１と一定周期信号とが、第一の光変調器２１に入力される。そして、第一の光変調器２１は、ＮチャネルのＯＤＡＴＡ１を、一定周期信号を用いて、ＮチャネルのＯＤＡＴＡ２に変調する。
【００５７】
ここで、ＯＤＡＴＡ１と一定周期信号には共に同一の時間差が与えられているので、ＮチャネルのＯＤＡＴＡ２は、第一の光変調器２１から出力された時点で、図８に示すように、チャネル間で１／（ｆ×Ｎ）秒の時間差が付けられている。
【００５８】
そして、第一の光変調器２１から出力されたＯＤＡＴＡ２は、合波器２３に入力される。合波器２３はＯＤＡＴＡ２を合波し、シリアル化されたビットレートＮ×ｆｂｐｓの光信号（ＯＤＡＴＡ３）を出力する。
【００５９】
以上のように、本実施形態においては、ＯＤＡＴＡ１に対して遅延処理を行うことで、ＯＤＡＴＡ２のチャネル間に時間差を付与することとした。そのため、第一の光変調器２１と合波器２３との間のＯＤＡＴＡ２の光路長の制御を行う必要はない。これにより、本実施形態のパラレル−シリアル変換装置は、プロセスばらつき実装条件等により、第一の光変調器２１と合波器２３との間のＯＤＡＴＡ２の光路長の制御が困難な場合であっても、遅延処理を行うことができる。
【００６０】
また、本実施形態においては、第二の光変調器２５と第一の光変調器２１との間の光導波路３２が、遅延部３１として機能し、ＯＤＡＴＡ１に対して遅延処理を行うこととしたが、これに限らない。例えば、ドライバ２４が、ＮチャネルのＥＤＡＴＡ２を、チャネル間で１／（ｆ×Ｎ）秒の時間差をつけて出力することとしても良い。あるいは、遅延部３１を、ＥＤＡＴＡ１若しくはＥＤＡＴＡ２が伝送される、互いに伝送路長が異なる複数の電気伝送路としても良い。これにより、ＥＤＡＴＡ２が第二の光変調器２５へ入力されるタイミングを制御し、ＯＤＡＴＡ２のチャネル間に１／（ｆ×Ｎ）秒の時間差を生じさせることとしても良い。このように、ＥＤＡＴＡ１またはＥＤＡＴＡ２に対して遅延処理を行うこととした場合、ＯＤＡＴＡ１やＯＤＡＴＡ２が伝送される光路長の制御を行う必要がない。そのため、プロセスばらつき実装条件等により、これらの光路長の制御が困難な場合であっても、遅延処理を行うことができる。更に、光路長の制御の精度の低さによる時間的なズレ、あるいは、ジッタの影響を受けにくいという利点もある。但し、ドライバ２４の回路制御や、電気伝送路の伝送路長の制御が困難な場合には、ＯＤＡＴＡ１やＯＤＡＴＡ２に対して遅延処理を行うこととする方が好ましい。
【００６１】
なお、本実施形態においても、第２の実施形態と同様に、一定周期信号のビットレートはｆ×Ｎｂｐｓよりも大きい値としても良い。また、この場合には、ＯＤＡＴＡ１に付与するチャネル間の時間差は、１／（ｆ×Ｎ）秒よりも小さい値としても良い。
【００６２】
［第４の実施形態］
本発明の第４の実施形態におけるパラレル−シリアル変換装置について、図９を用いて説明する。本実施形態におけるパラレル−シリアル変換装置４０は、第３の実施形態におけるパラレル−シリアル変換装置３０において、Ｎ＝２とした構成を有する。すなわち、パラレル−シリアル変換装置４０は、２個の第一の光変調器２１と、合波器２３と、遅延部３１と、ドライバ２４と、２個の第二の光変調器２５と、を備える。また、遅延部３１は、互いに異なる光路長を有する、２つの光導波路３２を有する。
【００６３】
また、本実施形態における一定周期信号は、ビットレート２ｆｂｐｓの信号であり、例えば、クロック信号または正弦波である。なお、パラレル−シリアル変換装置４０の動作は、Ｎ＝２である場合を除き、第３の実施形態におけるパラレル−シリアル変換装置３０と同様なので、説明は省略する。
【００６４】
本実施形態における一定周期信号として、クロック信号を用いた場合における、各信号の波形図を図１０に示す。なお、図１０に示すように、互いに時間差を有する２チャンネルのクロック信号を生成する方法としては、例えば、一方のクロック信号に対して１／２ｆビット分の遅延を与えることとしても良い。あるいは、第一の光変調器２１のうち、一の光変調器２１と他の光変調器の変調特性とが、クロック信号に対して逆特性となるようにしても良い。これにより、第一の光変調器２１を動作させるクロック信号について、図１０の状態を実現することが可能となる。
【００６５】
一定周期信号としてクロック信号を用いた場合、他の一定周期信号を用いる場合に比べて、一定周期信号の出力のための回路の構成を簡単化することが可能である。また、一定周期信号を、より高品質な高速信号として出力することができる。その結果、パラレル−シリアル変換装置４０の出力波形の精度を向上させることが可能となる。
【００６６】
次に、本実施形態における一定周期信号として、正弦波を用いた場合における、各信号の波形図を図１１に示す。図１１に示すように、一定周期信号として正弦波を用いる場合には、チャネル間で位相をずらした正弦波を、２つの第一の光変調器２１に入力する。
【００６７】
このように、一定周期信号として正弦波を用いた場合には、矩形波のクロック信号を用いる場合と比較して、波形劣化を更に低減することができ、理論上はゼロとすることができる。
【００６８】
以上のように、本実施形態のパラレル−シリアル変換装置４０においては、Ｎ＝２としたため、一定周期信号としてクロック信号や正弦波を用いることが可能となる。そのため、他の一定周期信号を用いる場合と比較して、回路構成を簡易化することが可能となり、波形劣化も抑制することができる。
【００６９】
なお、正弦波を矩形のクロック信号に変換する変換器を、ドライバ２４と第一の光変調器２１との手前にそれぞれ設けることとしても良い。そして、該変換器によって正弦波から変換されたクロック信号を、一定周期信号として用いることとしても良い。あるいは、正弦波をクロック信号に変換する変換器を、ドライバ２４と第一の光変調器２１とのいずれか一方のみに設けることとしても良い。そして、ドライバ２４と第一の光変調器２１とのいずれか一方には、一定周期信号として正弦波が入力され、他方には、一定周期信号としてクロック信号が入力されることとしても良い。
【００７０】
なお、本実施形態の遅延部３１は、第二の光変調器２５と第一の光変調器２１の間に形成された、互いに光路長が異なる複数の光導波路３２としたが、これに限らない。すなわち、第２の実施形態と同様に、遅延部を、第一の光変調器と合波器との間に形成された、チャネル間で光路長が異なる複数の光導波路としても良い。あるいは、遅延部は、ＥＤＡＴＡ１若しくはＥＤＡＴＡ２に対して遅延処理を行うことにより、ＯＤＡＴＡ２のチャネル間に時間差を生じさせることとしても良い。具体的には、例えば、ドライバ２４によるＥＤＡＴＡ２の出力タイミングを制御することとしても良い。あるいは、遅延部を、ＥＤＡＴＡ１若しくはＥＤＡＴＡ２が伝送され、チャネル間で互いに伝送路長が異なる電気伝送路としても良い。
【００７１】
［第５の実施形態］
本発明の第５の実施形態におけるパラレル−シリアル変換装置について、図１２を用いて説明する。本実施形態におけるシリアル化回路５０は、第一の光変調器５１と、合波器５２と、遅延部５３と、ドライバ５４と、第二の光変調器５５と、光源５６と、光分岐部５７と、を有する。
【００７２】
光分岐部５７は、光源５６から出力された光をＮ個に分岐する。なお、図１２においては、Ｎ＝２の場合を示す。
【００７３】
光分岐部５７によって分岐された光はそれぞれ、第二の光変調器５５に入力される。また、ドライバ５４は、ＥＤＡＴＡ１を一定周期信号と同期させ、ＥＤＡＴＡ２を出力する。ドライバ５４から出力されたＥＤＡＴＡ２はそれぞれ、第二の光変調器５５に入力される。
【００７４】
そして、第二の光変調器５５は、光分岐部５７から入力された光を、ＥＤＡＴＡ２を用いて変調し、ＯＤＡＴＡ１として出力する。
【００７５】
なお、第二の光変調器５５からＯＤＡＴＡ１が出力された後の動作は、第４の実施形態におけるパラレル−シリアル変換装置４０の動作と同様なので、説明は省略する。
【００７６】
以上のように、本実施形態のパラレル−シリアル変換装置５０は、一つの光源から出力される光を、複数の電気信号を用いて複数の光信号に変調し、シリアル化を行うことが可能である。
【００７７】
なお、本実施形態におけるパラレル−シリアル変換装置５０に含まれる、光分岐部５７、第一の光変調器５１、第二の光変調器５５、合波器５２、及び、光信号が伝送される光導波路は、化合物半導体やシリコン光回路等でモノリシックに形成しても良い。また、製造工程によっては、ドライバ５４も、モノシック形成することができる。この場合、パラレル−シリアル変換装置５０の製造を低コストで行うことできる。
【００７８】
なお、本実施形態の光分岐部５７は、１つの光源５６から出力された光をＮ個に分岐することとしたが、これに限られない。例えば、光源５６及び光分岐部５７がそれぞれＮ／２個あり、光分岐部５７は、Ｎ／２個の光源５６から出力された光をそれぞれ、２個に分岐することとしても良い。
【００７９】
また、本実施形態のパラレル−シリアル変換装置５０は、図１２に示すように、第二の光変調器５５と、第一の光変調器５１との間の光路長が、チャネル間で異なることとしたが、これに限らない。すなわち、第２の実施形態と同様に、第一の光変調器と合波器との間に形成された光導波路の光路長が、チャネル間で異なることとしても良い。あるいは、遅延部は、ドライバ５４によるＥＤＡＴＡ２の出力タイミングに時間差をつけることとしても良い。あるいは、遅延部を、ＥＤＡＴＡ１若しくはＥＤＡＴＡ２が伝送され、チャネル間で互いに伝送路長が異なる電気伝送路としても良い。
【００８０】
なお、第一の光変調器５１に入力される一定周期信号の電圧振幅が十分でない場合には、第一の光変調器５１を駆動するドライバを更に設けることとしても良い。
【００８１】
［第６の実施形態］
本発明の第６の実施形態におけるパラレル−シリアル変換装置について、図１３を用いて説明する。本実施形態におけるパラレル−シリアル変換装置６０は、第一の光変調器６１と、合波器６２と、遅延部６３と、ドライバ６４と、第二の光変調器６５と、第一の光源６６と、第一の光分岐部６７と、第二の光源６８と、第三の光変調器６９と、第二の光分岐部７０と、を備える。
【００８２】
第一の光分岐部６７は、第一の光源６６から出力された光をＮ個に分岐する。なお、図１３においては、Ｎ＝４として記載する。ドライバ６４は、第二の光変調器６５を駆動する。第一の光変調器６１は、光学位相変調素子を有する。第三の光変調器６９は、第二の光源６８から出力された光を、電気の一定周期信号である一定周期電気信号を用いて変調し、光の一定周期信号である一定周期光信号として出力する。ここで、一定周期信号のビットレートはｆ×Ｎｂｐｓとした。第二の光分岐部７０は、一定周期光信号をＮ個に分岐する。
【００８３】
次に、本実施形態におけるパラレル−シリアル変換装置６０の動作について説明する。
【００８４】
初めに、第一の光分岐部６７は、第一の光源６６から出力された光をＮ個に分岐する。
【００８５】
第一の光分岐部６７によって分岐された光はそれぞれ、第二の光変調器６５に入力される。また、ドライバ６４は、ビットレートｆｂｐｓのＥＤＡＴＡ１を一定周期電気信号と同期させ、ビットレートｆｂｐｓのＥＤＡＴＡ２を出力する。ドライバ６４から出力されたＥＤＡＴＡ２はそれぞれ、第二の光変調器６５に入力される。
【００８６】
そして、第二の光変調器６５は、第一の光分岐部６７から入力された光を、ＥＤＡＴＡ２を用いて変調し、ビットレートｆｂｐｓのＯＤＡＴＡ１として出力する。第二の光変調器６５から出力されたＯＤＡＴＡ１は、第一の光変調器６１に入力される。
【００８７】
一方、第二の光源６８から出力された光と、一定周期電気信号は、第三の光変調器６９に入力される。第三の光変調器６９は、一定周期電気信号によって、第二の光源６８から出力された光を変調し、一定周期光信号として出力する。
【００８８】
そして、第二の光分岐部７０は、第三の光変調器６９から出力された一定周期光信号をＮ個に分岐する。そして、Ｎ個に分岐された一定周期光信号は、第２の実施形態と同様に、互いに時間差を付与された後に、それぞれ第一の光変調器６１に入力される。一定周期光信号に対して遅延処理を行う方法としては、例えば、第二の光分岐部７０と第一の光変調器６１との間の光導波路の光路長を制御する方法が挙げられる。あるいは、第二の光分岐部７０による、一定周期光信号の出力タイミングを制御することとしても良い。
【００８９】
以上のようにして、一定周期光信号とＯＤＡＴＡ１が、第一の光変調器６１に入力される。
【００９０】
第一の光変調器６１は、入力された一定周期光信号のビットが０（または１）の時にのみ、入力されたＯＤＡＴＡ１を、ＯＤＡＴＡ２として出力する。これにより、第一の光変調器６１から出力されるＯＤＡＴＡ２は、一定周期信号と同じビットレートであるＮ×ｆｂｐｓの光信号となる。
【００９１】
そして、第一の光変調器６１から出力されたＯＤＡＴＡ２はそれぞれ、合波器６２に入力される。合波器６２は、ＮチャネルのＯＤＡＴＡ２を合波し、シリアル化された光信号ＯＤＡＴＡ３を出力する。
【００９２】
以上のように、本実施形態においては、一定周期信号として、光信号を用いることとした。そのため、電気信号である一定周期電気信号を伝送させる場合と比較して、変調周波数に応じた信号劣化、または電磁界干渉等の影響を受けにくい。これにより、第一の光変調器６１による変調や、シリアル化に伴う信号波形の劣化を更に抑制することが可能となる。
【００９３】
［第７の実施形態］
本発明の第７の実施形態におけるパラレル−シリアル変換装置について、図１４を用いて説明する。
【００９４】
本実施形態におけるパラレル−シリアル変換装置８０は、パラレル−シリアル変換装置８１と、パラレル−シリアル変換装置８２と、パラレル−シリアル変換装置８３とが、直列に配列した構成を有する。
【００９５】
パラレル−シリアル変換装置８１は、第２の実施形態のパラレル−シリアル変換装置２０がＮ個並列に配置された構成を有する。図１４においては、Ｎ＝４とする。パラレル−シリアル変換装置２０にはそれぞれ、ビットレート２ｆｂｐｓの一定周期信号が入力される。そして、パラレル−シリアル変換装置２０はそれぞれ、ビットレートｆｂｐｓの２チャネルの電気信号を、ビットレート２ｆｂｐｓのシリアル化された光信号に変換する。すなわち、パラレル−シリアル変換装置８１は、全体として、８チャネルのパラレル電気信号を、ビットレート２ｆｂｐｓの４チャネルのシリアル化された光信号に変換する。
【００９６】
パラレル−シリアル変換装置８２は、パラレル−シリアル変換装置８１から出力された複数のシリアル化光信号を、更にシリアル化する回路である。具体的には、パラレル−シリアル変換装置８２は、第１の実施形態のパラレル−シリアル変換装置１０がＭ個並列に形成された構成を有する。図１４においては、Ｍ＝２とする。パラレル−シリアル変換装置１０にはそれぞれ、ビットレート４ｆｂｐｓの一定周期信号が入力される。そして、パラレル−シリアル変換装置１０はそれぞれ、ビットレート２ｆｂｐｓの２チャネルのシリアル化された光信号を、ビットレート４ｆｂｐｓの１チャネルのシリアル化された光信号に変換する。すなわち、パラレル−シリアル変換装置８２は、全体として、４チャネルの光信号を、ビットレート４ｆｂｐｓの２チャネルのシリアル化された光信号に変換する。
【００９７】
パラレル−シリアル変換装置８３は、パラレル−シリアル変換装置１０がＬ個並列に形成された構成を有する。図１４においては、Ｌ＝１とする。パラレル−シリアル変換装置８３には、ビットレート８ｆｂｐｓの一定周期信号が入力される。そして、パラレル−シリアル変換装置８３は、ビットレート４ｆｂｐｓの２チャネルのシリアル化された光信号を、ビットレート８ｆｂｐｓの１チャネルのシリアル化された光信号に変換する。
【００９８】
以上のようにして、本実施形態におけるパラレル−シリアル変換装置８０は、各ビットレートがｆｂｐｓである８チャネルのパラレル電気信号を、ビットレート８ｆｂｐｓのシリアル化された光信号に変換することができる。
【００９９】
更に、パラレル−シリアル変換装置２０及びパラレル−シリアル変換装置１０を、図１４に示すように、２チャネルの信号を１チャネルの信号にシリアル化する回路とした場合、一定周期信号として、クロック信号や正弦波を用いることが可能となる。そのため、他の一定周期信号を用いる場合と比較して、一定周期信号の送出のための回路の構成を簡単化することが可能である。また、パラレル−シリアル変換装置８０の出力波形の精度を向上させることが可能となる。
【０１００】
なお、本実施形態においては、８チャネルの電気信号を１チャネルのシリアル化された光信号とするために、直列に配置されたパラレル−シリアル変換装置８１、８２、８３の３つの回路を用いることとしたが、これに限らない。例えば、パラレル−シリアル変換装置２０を、４チャネルの電気信号を１チャネルのシリアル化された光信号に変換する回路とし、ビットレート４ｆｂｐｓの一定周期信号を用いた場合、パラレル−シリアル変換装置８３は不要となる。
【０１０１】
また、パラレル−シリアル変換装置２０を、８チャネルの電気信号を１チャネルのシリアル化された光信号に変換する回路とし、ビットレート８ｆｂｐｓの一定周期信号を用いた場合には、パラレル−シリアル変換装置８２及び８３は不要となる。
【０１０２】
このように、本実施形態においては、シリアル化するチャネル数、及び使用するシリアル化回路の組み合わせを、自由に変化させることが可能となる。そのため、パラレル−シリアル変換装置の構成、及び、シリアル化するチャネル数の変更、拡張を自由に変更することが可能となる。
【０１０３】
また、本実施形態のパラレル−シリアル変換装置８０は、パラレル−シリアル変換装置２０を複数有することとしたが、これに限らない。すなわち、パラレル−シリアル変換装置２０に代えて、第３の実施形態乃至第６の実施形態における、パラレル−シリアル変換装置３０、４０、５０、６０を、複数有することとしても良い。
【０１０４】
なお、第１の実施形態乃至第７の実施形態におけるパラレル−シリアル変換装置は、送信装置に含まれるＬＳＩとモノリシック集積されることとしても良い。これにより、更なる製造工程の簡易化や、費用の削減をすることが可能となる。
【０１０５】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【０１０６】
（付記１）第一の伝送速度を有する複数の第一光信号を、複数の第二光信号に変調する複数の第一の光変調器と、前記複数の第二光信号の間に時間差を生じさせる遅延部と、前記時間差を有する前記複数の第二光信号を合波して、第三光信号を出力する合波器と、を有し、前記複数の第一の光変調器は、前記第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって前記複数の第一光信号を変調する、パラレル−シリアル変換装置。
【０１０７】
（付記２）前記遅延部は、前記複数の第一の光変調器の入力側に配置され、前記一定周期信号は、前記複数の第一の光変調器ごとに前記複数の第二光信号に対応した前記時間差を有する、付記１に記載のパラレル−シリアル変換装置。
【０１０８】
（付記３）前記遅延部は、前記複数の第一光信号が伝送され、互いに光路長が異なる複数の光導波路である、付記２に記載のパラレル−シリアル変換装置。
【０１０９】
（付記４）複数の電気信号に基づいて、前記複数の第一光信号を出力する、複数の第二の光変調器を更に有し、前記遅延部は、前記複数の電気信号に対して前記時間差を付与することによって、前記複数の第二光信号の間に前記時間差を生じさせる、付記２に記載のパラレル−シリアル変換装置。
【０１１０】
（付記５）前記第二の光変調器は、光電変換器である、付記４に記載のパラレル−シリアル変換装置。
【０１１１】
（付記６）前記複数の電気信号を前記一定周期信号に同期させて出力し、前記複数の第二の光変調器を駆動するドライバを更に有し、前記遅延部は、前記ドライバによる前記複数の電気信号の出力タイミングを制御する、付記４に記載のパラレル−シリアル変換装置。
【０１１２】
（付記７）前記遅延部は、前記複数の電気信号が伝送される、互いに伝送路長が異なる複数の電気伝送路である、付記４または５に記載のパラレル−シリアル変換装置。
【０１１３】
（付記８）第一の光源と、前記第一の光源から出力された光を分岐する第一分岐部と、を更に備え、前記第一分岐部から出力された第一の分岐光は、前記複数の第二の光変調器に入力される、付記４乃至７のいずれか一つに記載のパラレル−シリアル変換装置。
【０１１４】
（付記９）前記遅延部は、前記複数の第二光信号が伝送される、互いに光路長が異なる複数の光導波路である、付記１に記載のパラレル−シリアル変換装置。
【０１１５】
（付記１０）
前記一定周期信号はパルス信号であり、前記一定周期信号のパルス幅は、前記第一の伝送速度と前記第一の光変調器の個数との積の逆数以下である、付記１乃至９のいずれか一つに記載のパラレル−シリアル変換装置。
【０１１６】
（付記１１）前記第二の伝送速度は、前記第一の伝送速度の２倍の大きさであり、前記一定周期信号はクロック信号である、付記１０に記載のパラレル−シリアル変換装置。
【０１１７】
（付記１２）前記第二の伝送速度は、前記第一の伝送速度の２倍の大きさであり、前記一定周期信号は正弦波である、付記１乃至９のいずれか一つに記載のパラレル−シリアル変換装置。
【０１１８】
（付記１３）前記一定周期信号は一定周期光信号であり、前記第一の光変調器は、前記一定周期光信号を用いて、前記複数の第一光信号の光位相変調を行うことで前記複数の第二光信号を生成する、付記１乃至１２のいずれか一つに記載のパラレル−シリアル変換装置。
【０１１９】
（付記１４）第二の光源と、前記第二の光源から出力された光を分岐する第二の分岐部と、前記第二の分岐部から出力された第二の分岐光が入力する第三の光変調器と、を更に備え、前記第三の光変調器は、前記第二の分岐光を、一定周期電気信号を用いて変調し、前記一定周期光信号として出力する、付記１３に記載のパラレル−シリアル変換装置。
【０１２０】
（付記１５）付記１乃至１４のいずれか一つに記載のパラレル−シリアル変換装置を複数有し、前記複数のパラレル−シリアル変換装置のそれぞれから出力された前記第三光信号を、更にシリアル化するパラレル−シリアル変換装置を備える、パラレル−シリアル変換装置。
【０１２１】
（付記１６）第一の伝送速度を有する複数の第一光信号を、前記第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって変調して、複数の第二光信号として出力し、前記複数の第二光信号の間に時間差を生じさせるための遅延処理を行い、前記時間差を有する複数の第二光信号を合波して、第三光信号を出力する、パラレル−シリアル変換方法。
【０１２２】
（付記１７）前記遅延処理は、前記複数の第一光信号に対して前記時間差を付与する処理であり、前記一定周期信号は、前記複数の第一光信号に対応した前記時間差を有する、付記１６に記載のパラレル−シリアル変換方法。
【０１２３】
（付記１８）前記複数の第一光信号は、複数の電気信号に基づいて出力され、前記遅延処理は、前記複数の第一光信号の出力のタイミングを制御する処理である、付記１７に記載のパラレル−シリアル変換方法。
【０１２４】
（付記１９）前記遅延処理は、前記複数の電気信号に対して前記時間差を付与する処理であり、前記一定周期信号は、前記複数の第一光信号に対応した前記時間差を有する、付記１６に記載のパラレル−シリアル変換方法。
【０１２５】
（付記２０）第一の光源から出力された光を分岐した第一の分岐光を、前記複数の電気信号を用いて変調し、前記複数の第一光信号として出力する、付記１８に記載のパラレル−シリアル変換方法。
【０１２６】
（付記２１）前記一定周期信号はパルス信号であり、前記一定周期信号のパルス幅は、前記第一の伝送速度と前記第一の光変調器の個数との積の逆数以下である、付記１６乃至２０のいずれか一つに記載のパラレル−シリアル変換方法。
【０１２７】
（付記２２）前記第二の伝送速度は、前記第一の伝送速度の２倍の大きさであり、前記一定周期信号はクロック信号である、付記２１に記載のパラレル−シリアル変換方法。
【０１２８】
（付記２３）前記第二の伝送速度は、前記第一の伝送速度の２倍の大きさであり、前記一定周期信号は正弦波である、付記１６乃至２０のいずれか一つに記載のパラレル−シリアル変換方法。
【０１２９】
（付記２４）前記一定周期信号は一定周期光信号であり、前記一定周期光信号を用いて、前記複数の第一光信号の光位相変調を行うことで、前記複数の第二光信号を生成する、付記１６乃至２３のいずれか一つに記載のパラレル−シリアル変換方法。
【０１３０】
（付記２５）第二の光源から出力された光を分岐した第二の分岐光を、一定周期電気信号を用いて変調し、前記一定周期光信号として出力する、付記２４に記載のパラレル−シリアル変換方法。
【０１３１】
（付記２６）付記１乃至１５のいずれか一つに記載のパラレル−シリアル変換装置と、ＬＳＩとを有し、前記ＬＳＩとパラレル−シリアル変換装置とはモノリシック集積される、送信装置。
【符号の説明】
【０１３２】
１  送信装置
２  光モジュール
３  ＬＳＩ
４  ＬＤＤ
５  ＶＣＳＥＬ
６  ＳｅｒＤｅｓ
１０、２０、３０、４０、５０、６０、８０、８１、８２、８３  パラレル−シリアル変換装置
１１、２１、５１、６１  第一の光変調器
１３、２３、５２、６２  合波器
１２、２２、３１、５３、６３  遅延部
２４、５４、６４  ドライバ
２５、５５、６５  第二の光変調器
２６、３２  光導波路
５６  光源
５７  光分岐部
６６  第一の光源
６７  第一の光分岐部
６８  第二の光源
６９  第三の光変調器
７０  第二の光分岐部
【図１】
2013038564.tif 000003
【図２】
2013038564.tif 000004
【図３】
2013038564.tif 000005
【図４】
2013038564.tif 000006
【図５】
2013038564.tif 000007
【図６】
2013038564.tif 000008
【図７】
2013038564.tif 000009
【図８】
2013038564.tif 000010
【図９】
2013038564.tif 000011
【図１０】
2013038564.tif 000012
【図１１】
2013038564.tif 000013
【図１２】
2013038564.tif 000014
【図１３】
2013038564.tif 000015
【図１４】
2013038564.tif 000016
【図１５】
2013038564.tif 000017