(57)【要約】【課題】小型で、省電力なリレー装置を提供する。【解決手段】リレー制御回路１０は、コンデンサＣ１及び抵抗Ｒ２を備え、電圧が印加されることにより突入電流を出力する時定数回路２０と、時定数回路２０が出力する突入電流により、コンデンサＣ１及び抵抗Ｒ２により定まる時定数τに応じた時間、オンになるスイッチング素子Ｔｒ１とを備える。リレー部３０は、コイルＬを有する電磁石と、電磁石により接点を開閉する接点部とを備え、電源が投入され、スイッチング素子Ｔｒ１がオンの間、接点部が駆動し、スイッチング素子Ｔｒ１がオフの間、スイッチング素子Ｔｒ１がオンの間より少ない消費電力で接点部が駆動した状態を保持する。【選択図】図１
2013222679.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサ及び抵抗を備え、電圧が印加されることにより突入電流を出力する時定数回路と、前記突入電流により印加される電圧により、前記コンデンサ及び抵抗により定まる時定数に応じた時間、オンになる第１スイッチング素子とを備えるリレー制御回路と、
コイルを有する電磁石と、前記電磁石により接点を開閉する接点部とを備え、電源が投入され、前記第１スイッチング素子がオンの間、前記接点部が駆動し、前記第１スイッチング素子がオフの間、前記第１スイッチング素子がオンの間より少ない消費電力で前記接点部が駆動した状態を保持するリレー部と
を備えることを特徴とするリレー装置。
【請求項２】
前記時定数回路は、前記抵抗に並列に接続され、前記コンデンサに充電された電荷を放電するダイオードを備えることを特徴とする請求項１に記載のリレー装置。
【請求項３】
前記リレー制御回路は、前記時定数回路に印加する電圧を決定するツェナーダイオードを備えることを特徴とする請求項１又は２に記載のリレー装置。
【請求項４】
前記リレー制御回路は、前記時定数回路に流れる電流を決定する定電流ダイオードを備えることを特徴とする請求項１〜３のいずれか１項に記載のリレー装置。
【請求項５】
前記リレー部は、複数のコイルを備え、前記第１スイッチング素子がオフの間、前記第１スイッチング素子がオンの間より少ない数のコイルに電流が流れることを特徴とする請求項１〜４のいずれか１項に記載のリレー装置。
【請求項６】
前記リレー制御回路は、第１スイッチング素子がオフの間、前記コイルに印加される電圧を分圧する分圧抵抗を備えることを特徴とする請求項１〜４のいずれか１項に記載のリレー装置。
【請求項７】
前記リレー制御回路は、第１スイッチング素子がオフの間、前記コイルに印加される電圧を発振させる第２スイッチング素子を備えることを特徴とする請求項１〜４のいずれか１項に記載のリレー装置。
【請求項８】
前記リレー制御回路は、前記第２スイッチング素子の動作を制御する発振信号を出力する発振回路を備えることを特徴とする請求項７に記載のリレー装置。
【請求項９】
前記リレー制御回路は、前記第１スイッチング素子の出力信号及び前記発振回路が出力する発信信号に基づいて、出力信号を前記第２スイッチング素子に出力する論理和回路を備えることを特徴とする請求項８に記載のリレー装置。
【請求項１０】
前記発振回路は、前記発振信号を前記第２スイッチング素子に出力することを特徴とする請求項８に記載のリレー装置。
【請求項１１】
前記発振回路は、前記発信信号のデューティ比を調整するデューティ比調整部を備えることを特徴とする請求項８〜１０のいずれか１項に記載のリレー装置。
【請求項１２】
コイルを有する電磁石と、前記電磁石により接点を開閉する接点部とを備えるリレー部の動作を制御するリレー制御回路であって、
コンデンサ及び抵抗を備え、電圧が印加されることにより突入電流を出力する時定数回路と、
前記突入電流により印加される電圧により、前記コンデンサ及び抵抗により定まる時定数に応じた時間、オンになる第１スイッチング素子とを備え、
電源が投入され、前記第１スイッチング素子がオフの間、前記第１スイッチング素子がオンの間より少ない電圧を前記リレー部に出力することを特徴とするリレー制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁石を用いたリレー装置及びリレー制御回路に関する。
【背景技術】
【０００２】
電磁石に直流電圧を印加することにより駆動するリレー装置において、駆動された接点を駆動時よりも少ない電力で保持する技術が知られている。このような技術として、出力の異なる２つの電源を用いる方式、大容量コンデンサに充電された電荷をリレー部の駆動時に用いる方式等が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２９４２６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の技術は、リレー部のコイルの定格が、一般に数Ｖ〜数１０Ｖ程度であることから、リレー部を直接的に駆動するために大容量のコンデンサを必要とし、装置のサイズが増大してしまう。
【０００５】
本発明は、上記問題点を鑑み、小型で、省電力なリレー装置及びリレー制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の第１の態様は、コンデンサ及び抵抗を備え、電圧が印加されることにより突入電流を出力する時定数回路と、前記突入電流により印加される電圧により、前記コンデンサ及び抵抗により定まる時定数に応じた時間、オンになる第１スイッチング素子とを備えるリレー制御回路と、コイルを有する電磁石と、前記電磁石により接点を開閉する接点部とを備え、電源が投入され、前記第１スイッチング素子がオンの間、前記接点部が駆動し、前記第１スイッチング素子がオフの間、前記第１スイッチング素子がオンの間より少ない消費電力で前記接点部が駆動した状態を保持するリレー部とを備えるリレー装置であることを要旨とする。
【０００７】
また、本発明の第１の態様に係るリレー装置においては、前記時定数回路は、前記抵抗に並列に接続され、前記コンデンサに充電された電荷を放電するダイオードを備えることができる。
【０００８】
また、本発明の第１の態様に係るリレー装置においては、前記リレー制御回路は、前記時定数回路に印加する電圧を決定するツェナーダイオードを備えることができる。
【０００９】
また、本発明の第１の態様に係るリレー装置においては、前記リレー制御回路は、前記時定数回路に流れる電流を決定する定電流ダイオードを備えることができる。
【００１０】
また、本発明の第１の態様に係るリレー装置においては、前記リレー部は、複数のコイルを備え、前記第１スイッチング素子がオフの間、前記第１スイッチング素子がオンの間より少ない数のコイルに電流が流れることができる。
【００１１】
また、本発明の第１の態様に係るリレー装置においては、前記リレー制御回路は、第１スイッチング素子がオフの間、前記コイルに印加される電圧を分圧する分圧抵抗を備えることができる。
【００１２】
また、本発明の第１の態様に係るリレー装置においては、前記リレー制御回路は、第１スイッチング素子がオフの間、前記コイルに印加される電圧を発振させる第２スイッチング素子を備えることができる。
【００１３】
また、本発明の第１の態様に係るリレー装置においては、前記リレー制御回路は、前記第２スイッチング素子の動作を制御する発振信号を出力する発振回路を備えることができる。
【００１４】
また、本発明の第１の態様に係るリレー装置においては、前記リレー制御回路は、前記第１スイッチング素子の出力信号及び前記発振回路が出力する発信信号に基づいて、出力信号を前記第２スイッチング素子に出力する論理和回路を備えることができる。
【００１５】
また、本発明の第１の態様に係るリレー装置においては、前記発振回路は、前記発振信号を前記第２スイッチング素子に出力することができる。
【００１６】
また、本発明の第１の態様に係るリレー装置においては、前記発振回路は、前記発信信号のデューティ比を調整するデューティ比調整部を備えることができる。
【００１７】
本発明の第２の態様は、コイルを有する電磁石と、前記電磁石により接点を開閉する接点部とを備えるリレー部の動作を制御するリレー制御回路であって、コンデンサ及び抵抗を備え、電圧が印加されることにより突入電流を出力する時定数回路と、前記突入電流により印加される電圧により、前記コンデンサ及び抵抗により定まる時定数に応じた時間、オンになる第１スイッチング素子とを備えるリレー制御回路であることを要旨とし、電源が投入され、前記第１スイッチング素子がオフの間、前記第１スイッチング素子がオンの間より少ない電圧を前記リレー部に出力することを特徴とする。
【発明の効果】
【００１８】
本発明によれば、小型で、省電力なリレー装置及びリレー制御回路を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施の形態に係るリレー装置の基本的な構成を説明する回路図である。
【図２】本発明の第２の実施の形態に係るリレー装置の基本的な構成を説明する回路図である。
【図３】本発明の第３の実施の形態に係るリレー装置の基本的な構成を説明する回路図である。
【図４】本発明の第４の実施の形態に係るリレー装置の基本的な構成を説明する回路図である。
【図５】本発明の第５の実施の形態に係るリレー装置の基本的な構成を説明する回路図である。
【図６】本発明の他の実施の形態に係るリレー装置の基本的な構成を説明する回路図である。
【発明を実施するための形態】
【００２０】
次に、図面を参照して、本発明の第１〜第５の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、回路素子や構成部品の種類、構造、配置等を下記のものに特定するものでなく、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
【００２１】
（第１の実施の形態）
本発明の第１の実施の形態に係るリレー装置は、図１に示すように、リレー部３０ａと、リレー部３０ａを制御するリレー制御回路１０ａとを備える電磁リレーである。リレー部３０ａは、コイル（保持コイル）Ｌ１、コイルＬ２と、コイルＬ１，Ｌ２及びコアを有する電磁石部に駆動されることにより、接点を開閉する接点部とを備える。リレー部３０ａの電磁石部は、リレー制御回路１０ａがコイルＬ１，Ｌ２に通電することにより、接点部を駆動する。接点部は、電磁石部に駆動されることにより接点ギャップを開閉し、両端の接点端子Ｔ３，Ｔ４の間の接続を切り替える。リレー部３０ａのコイルＬ１の両端は、コイル端子Ｔ５，Ｔ６に接続され、コイルＬ２の両端は、コイル端子Ｔ５，Ｔ７に接続される。
【００２２】
リレー制御回路１０ａは、時定数回路２０と、時定数回路２０の出力によりリレー部３０ａのコイルＬ１，Ｌ２に流れる電流を制御するスイッチング素子Ｔｒ１とを備える。リレー制御回路１０ａは、電圧源の出力端子、接地端子にそれぞれ接続された入力端子Ｔ１，Ｔ２から、電源を供給されることにより動作し、コイル端子Ｔ５，Ｔ６，Ｔ７に信号を出力する。
【００２３】
リレー制御回路１０ａの入力端子Ｔ１は、順方向に接続されたダイオード（整流素子）Ｄ１を介して、リレー制御回路１０ａのノードＮ１に接続される。入力端子Ｔ２は、リレー制御回路１０ａのノードＮ２に接続される。ノードＮ１，Ｎ２の間には、抵抗Ｒ１、ツェナーダイオード（定電圧ダイオード）ＺＤが直列に接続される。ツェナーダイオードＺＤのアノードは、ノードＮ２に接続される。ツェナーダイオードＺＤの両端のノードＮ２，Ｎ３には、コンデンサＣ２がツェナーダイオードＺＤに並列に接続される。
【００２４】
抵抗Ｒ１は、各部の定格等に応じて決定され、ノードＮ３に所定の電流が流れるような抵抗値となっている。ツェナーダイオードＺＤは、ツェナー電圧が約５．６Ｖ程度であり、温度係数がほぼ０となっているため、温度変化によるリレー制御回路１０ａの動作の変動を安定させることができる。コンデンサＣ２は、ツェナーダイオードＺＤの両端に発生するノイズを除去する。
【００２５】
時定数回路２０は、コンデンサＣ１と抵抗Ｒ２とを備えるＣＲ微分回路である。コンデンサＣ１は、一端が、抵抗Ｒ１とツェナーダイオードＺＤとの間のノードＮ３に接続され、他端が、抵抗Ｒ２と接続され、ノードＮ４となっている。ノードＮ４，Ｎ２の間には、抵抗Ｒ２とダイオードＤ３とが互いに並列に接続される。ダイオードＤ３のアノードは、ノードＮ２に接続される。ノードＮ４は、時定数回路２０の出力電位となる。
【００２６】
スイッチング素子Ｔｒ１のゲート電極（制御電極）は、ノードＮ４に接続される。スイッチング素子Ｔｒ１のソース電極（第１主電極）は、ノードＮ２に接続され、ドレイン電極（第２主電極）は、ノードＮ６に接続される。図１では、スイッチング素子Ｔｒ１としてＭＯＳ電界効果トランジスタ（ＦＥＴ）が示されているが、スイッチング素子Ｔｒ１は、ＭＯＳＦＥＴに限るものでなく、設計により、所定の条件を満たす種々のトランジスタ等を適用可能である。
【００２７】
ダイオードＤ２は、ノードＮ１と等電位のノードＮ５と、ノードＮ６との間に接続される。ダイオードＤ２のアノードは、ノードＮ６に接続される。ダイオードＤ４は、ノードＮ１とノードＮ２との間に接続される。ダイオードＤ４のアノードは、ノードＮ２に接続される。ノードＮ５，Ｎ６，Ｎ２は、それぞれ、コイル端子Ｔ５，Ｔ６，Ｔ７に接続される。
【００２８】
−リレー装置の動作−
リレー制御回路１０ａの入力端子Ｔ１，Ｔ２に電源が投入されて電圧が印加されることにより、時定数回路２０は、ツェナーダイオードＺＤのツェナー電圧に等しい電圧がノードＮ３から入力され、コンデンサＣ１に突入電流が流れ、コンデンサＣ１が充電される。コンデンサＣ１に突入電流が流れることにより、スイッチング素子Ｔｒ１に電圧が印加され、スイッチング素子Ｔｒ１はオンになる。同時に、リレー制御回路１０ａは、コイル端子Ｔ５，Ｔ７に信号を出力し、リレー部３０ａのコイルＬ１に電流を流す。
【００２９】
同時に、コンデンサＣ１及び抵抗Ｒ２により定まる時定数τに応じた時間、スイッチング素子Ｔｒ１がオンになることにより、スイッチング素子Ｔｒ１のソース電極及びゲート電極の間が導通（短絡）し、リレー部３０ａのコイルＬ２に電流が流れる。
【００３０】
このように、入力端子Ｔ１，Ｔ２に電源が投入されると、コイルＬ１，Ｌ２に電流が流れて接点部の接点ギャップが閉じ、リレー部３０ａが駆動して接点端子Ｔ３，Ｔ４の間が接続される。
【００３１】
コンデンサＣ１が充電されると、時定数τに応じたタイミングでスイッチング素子Ｔｒ１がオフになる。スイッチング素子Ｔｒ１がオフになることにより、スイッチング素子Ｔｒ１のソース電極及びゲート電極の間を流れる電流が遮断され、リレー部３０ａのコイルＬ２に電流が流れなくなり、コイルＬ１にのみ電流が流れるようになる。コイルＬ１にのみ電流が流れることにより、リレー部３０ａは、省電力で接点部の接点ギャップが閉じた状態を保持することができる。
【００３２】
リレー制御回路１０ａに投入される電源がオフし、入力端子Ｔ１，Ｔ２に印加される電圧がなくなると、コイルＬ１に電流が流れなくなり、リレー部３０ａが駆動して接点部の接点ギャップが開き、接点端子Ｔ３，Ｔ４の間が開放される。また、コンデンサＣ１が放電し、コンデンサＣ１に充電されていた電荷が、リレー部３０ａ、抵抗Ｒ２を介してコンデンサＣ１に回帰しようとする。ダイオードＤ３は、抵抗Ｒ２を通過しようとする電荷をバイパスさせて、コンデンサＣ１を短時間で放電させることができる。
【００３３】
第１の実施の形態に係るリレー装置によれば、リレー部３０ａが駆動時に比べて少ない電力で接点を保持することができるとともに、リレー部３０ａを直接的に駆動するためのコンデンサが不要なので、サイズを小さくでき、低コストで製造可能である。
【００３４】
（第２の実施の形態）
第１の実施の形態に係るリレー装置は、リレー部３０ａの電磁石部が接点部の駆動用、保持用の２つのコイルＬ１，Ｌ２を備えるが、電磁石部は、１つのコイルを備えるようにしてもよい。第２の実施の形態において説明しない他の構成は、第１の実施の形態と実質的に同様であるので、重複する説明を省略する。
【００３５】
本発明の第２の実施の形態に係るリレー装置は、図２に示すように、リレー部３０ｂが、コイルＬと、コイルＬを有する電磁石部に駆動されることにより、接点を開閉する接点部とを備える。リレー部３０ｂの電磁石部は、リレー制御回路１０ｂがコイルＬに通電することにより、接点部を駆動、保持する。コイルＬの両端は、コイル端子Ｔ５，Ｔ６に接続される。
【００３６】
スイッチング素子Ｔｒ１のゲート電極（制御電極）は、時定数回路２０のノードＮ４に接続される。スイッチング素子Ｔｒ１のソース電極及びドレイン電極との間は、抵抗（分圧抵抗）Ｒ３によって接続される。抵抗Ｒ３の両端は、スイッチング素子Ｔｒ１のソース電極側がノードＮ２に接続され、ドレイン電極側がノードＮ６に接続される。抵抗Ｒ３は、スイッチング素子Ｔｒ１がオフの間、コイルＬに印加される電圧を分圧する。
【００３７】
ダイオードＤ２は、ノードＮ１と等電位のノードＮ５と、ノードＮ６の間に接続される。ダイオードＤ２のアノードは、ノードＮ６に接続される。ノードＮ５，Ｎ６は、それぞれ、コイル端子Ｔ５，Ｔ６に接続される。
【００３８】
−リレー装置の動作−
リレー制御回路１０ｂの入力端子Ｔ１，Ｔ２に電源が投入されることにより、コンデンサＣ１に突入電流が流れ、コンデンサＣ１が充電される。コンデンサＣ１に突入電流が流れることにより、スイッチング素子Ｔｒ１に電圧が印加され、スイッチング素子Ｔｒ１はオンになる。
【００３９】
コンデンサＣ１及び抵抗Ｒ２により定まる時定数τに応じた時間、スイッチング素子Ｔｒ１はオンになる。よって、スイッチング素子Ｔｒ１のソース電極及びゲート電極の間が導通し、リレー部３０ｂのコイルＬに電圧Ｖ（厳密にはスイッチング素子Ｔｒ１のオン抵抗を考慮する必要がある）が印加され、電流が流れる。
【００４０】
このように、入力端子Ｔ１，Ｔ２に電源が投入されると、コイルＬに電流が流れて接点部の接点ギャップが閉じ、リレー部３０ｂが駆動して接点端子Ｔ３，Ｔ４の間が接続される。
【００４１】
コンデンサＣ１が充電されると、時定数τに応じたタイミングでスイッチング素子Ｔｒ１がオフになる。スイッチング素子Ｔｒ１がオフになることにより、スイッチング素子Ｔｒ１のソース電極及びゲート電極の間が遮断され、コイルＬを流れる電流は、抵抗Ｒ３を流れるようになる。よって、コイルＬに印加されていた電圧Ｖは、抵抗Ｒ３によって分圧される。分圧された電圧が印加されてコイルＬに電流が流れることにより、リレー部３０ｂは、省電力で接点部の接点ギャップが閉じた状態を保持することができる。
【００４２】
例えば、コイルＬの抵抗値ＲＬと抵抗Ｒ３の抵抗値Ｒ３とが等しい場合、コイルＬの両端にはＶ／２の電圧が印加されることになり、リレー部３０ｂの保持時の消費電力は駆動時の１／４となる。
【００４３】
リレー制御回路１０ａに投入される電源がオフし、入力端子Ｔ１，Ｔ２に印加される電圧がなくなると、コイルＬに電流が流れなくなり、リレー部３０ｂが駆動して接点部の接点ギャップが開き、接点端子Ｔ３，Ｔ４の間が開放される。
【００４４】
第２の実施の形態に係るリレー装置によれば、リレー部３０ｂが駆動時に比べて少ない電力で接点を保持することができるとともに、リレー部３０ｂを直接的に駆動するためのコンデンサが不要なので、サイズを小さくでき、低コストで製造可能である。
【００４５】
また、第２の実施の形態に係るリレー装置によれば、リレー部３０ｂに複数のコイルが不要であり、製造コストを低減できる。
【００４６】
（第３の実施の形態）
第３の実施の形態に係るリレー装置は、第２の実施の形態に係るリレー装置の抵抗Ｒ３に対応する位置に、発振波形の入力に応じて出力をスイッチングするスイッチング素子が接続される点等で第２の実施の形態と異なる。第３の実施の形態において説明しない他の構成は、第２の実施の形態と実質的に同様であるので、重複する説明を省略する。
【００４７】
本発明の第３の実施の形態に係るリレー装置は、図３に示すように、リレー部３０ｂと、リレー部３０ｂを制御するリレー制御回路１０ｃとを備える。リレー制御回路１０ｃのスイッチング素子Ｔｒ１は、ソース電極がノードＮ２に接続され、ドレイン電極がノードＮ６に接続される。
【００４８】
リレー制御回路１０ｃは、スイッチング素子Ｔｒ２と、スイッチング素子Ｔｒ２のゲート電極（制御電極）に発振波形の信号を入力する発振回路４０ａとを備える。スイッチング素子Ｔｒ２のソース電極（第１主電極）、ドレイン電極（第２主電極）は、それぞれスイッチング素子Ｔｒ１のソース電極、ドレイン電極に接続される。図３では、スイッチング素子Ｔｒ２としてＭＯＳ電界効果トランジスタ（ＦＥＴ）が示されているが、スイッチング素子Ｔｒ２は、ＭＯＳＦＥＴに限るものでなく、設計により、所定の条件を満たす種々のトランジスタ等を適用可能である。
【００４９】
発振回路４０ａは、一端がノードＮ２に接続されたコンデンサＣ３と、コンデンサＣ３の他端に、抵抗Ｒ４を介して入力端子が接続され、スイッチング素子Ｔｒ２のゲート電極に出力端子が接続されたインバータＩＣ１とを備える。
【００５０】
インバータＩＣ１は、入力信号に対して２つの閾値を持つシュミットトリガインバータであり、入力をハイ（１）と判断する電位が高く、ロウ（Ｌ）と判断する電位が低い。インバータＩＣ１の電源端子は、ノードＮ３に接続され、インバータＩＣ１は、ノードＮ３，Ｎ２の間の電圧により駆動される。
【００５１】
コンデンサＣ３及び抵抗Ｒ４の間のノードＮ７と、インバータＩＣ１の出力端子及びスイッチング素子Ｔｒ２のゲート電極の間のノードＮ８とは、抵抗Ｒ５によって接続され、インバータＩＣ１の出力信号が入力端子側にフィードバックされる。
【００５２】
インバータＩＣ１は、入力がロウの場合に出力がハイになり、ノードＮ８の電位がハイになる。コンデンサＣ３は、インバータＩＣ１の出力により充電され、ノードＮ７及びインバータＩＣ１の入力端子の電位がハイになる。よって、インバータＩＣ１の出力はロウに切り替わり、ノードＮ８の電位がロウになる。コンデンサＣ３に充電された電荷は、抵抗Ｒ５を介して、インバータＩＣ１の接地端子に放電される。これらの動作が繰り返されることにより、スイッチング素子Ｔｒ２のゲート電極には、発振回路４０ａのノードＮ８から、矩形波状の発振信号が入力される。
【００５３】
ノードＮ１とノードＮ２とは、コンデンサＣ４の両端が接続される。コンデンサＣ４は、スイッチング素子Ｔｒ２及び発振回路４０ａの発振によるノイズを除去するバイパスコンデンサである。
【００５４】
−リレー装置の動作−
リレー制御回路１０ｃの入力端子Ｔ１，Ｔ２に電源が投入されることにより、コンデンサＣ１に突入電流が流れ、コンデンサＣ１が充電される。コンデンサＣ１に突入電流が流れることにより、スイッチング素子Ｔｒ１はオンになる。コンデンサＣ１及び抵抗Ｒ２により定まる時定数τに応じた時間、スイッチング素子Ｔｒ１がオンになることにより、スイッチング素子Ｔｒ１のソース電極及びゲート電極の間が導通する。
【００５５】
同時に、発振回路４０ａは、ノードＮ８からスイッチング素子Ｔｒ２のゲート電極に発振信号を出力する。スイッチング素子Ｔｒ２は、発振回路４０ａから発振信号を入力されることにより、オンオフを繰り返して、スイッチング素子Ｔｒ２のソース電極及びゲート電極の間が周期的に導通、遮断する。
【００５６】
結果として、入力端子Ｔ１，Ｔ２に電源が投入されると、リレー部３０ｂのコイルＬに電圧Ｖが印加され、コイルＬに電流が流れる。コイルＬに電流が流れると、接点部の接点ギャップが閉じ、リレー部３０ｂが駆動して接点端子Ｔ３，Ｔ４の間が接続される。
【００５７】
コンデンサＣ１が充電されると、時定数τに応じたタイミングでスイッチング素子Ｔｒ１がオフになる。スイッチング素子Ｔｒ１がオフになることにより、スイッチング素子Ｔｒ１のソース電極及びゲート電極の間が遮断され、コイルＬを流れる電流は、スイッチング素子Ｔｒ２のソース電極及びゲート電極の間を流れるようになる。
【００５８】
よって、コイルＬに印加されていた電圧Ｖは、周期的にオンオフを繰り返し、見掛け上低減する。見掛け上低減した電圧が印加されてコイルＬに電流が流れることにより、リレー部３０ｂは、省電力で接点部の接点ギャップが閉じた状態を保持することができる。なお、コイルＬに流れる電流は、コイルＬにおいて平滑化され、直流のようになる。
【００５９】
例えば、スイッチング素子Ｔｒ２のデューティ比が１：１の場合、コイルＬに印加されていた電圧Ｖは、見掛け上１／２に低減し、リレー部３０ｂの保持時の消費電力は、駆動時の１／４になる。
【００６０】
リレー制御回路１０ａに投入される電源がオフし、入力端子Ｔ１，Ｔ２に印加される電圧がなくなると、コイルＬに電流が流れなくなり、リレー部３０ｂが駆動して接点部の接点ギャップが開き、接点端子Ｔ３，Ｔ４の間が開放される。
【００６１】
第３の実施の形態に係るリレー装置によれば、リレー部３０ｂが駆動時に比べて少ない電力で接点を保持することができるとともに、リレー部３０ｂを直接的に駆動するためのコンデンサが不要なので、サイズを小さくでき、低コストで製造可能である。
【００６２】
また、第３の実施の形態に係るリレー装置によれば、リレー部３０ｂに複数のコイルが不要であり、製造コストを低減できる。
【００６３】
また、第３の実施の形態に係るリレー装置によれば、リレー部３０ｂのコイルＬに印加される電圧を分圧するための分圧抵抗が不要であり、分圧抵抗における消費電力、発熱をなくすことができる。
【００６４】
（第４の実施の形態）
第３の実施の形態に係るリレー装置のスイッチング素子Ｔｒ１，Ｔｒ２は、直接的にリレー部３０ｂのスイッチングを行うため、大電力用のパワーデバイスである必要がある。また、スイッチング素子Ｔｒ１は、コンデンサＣ１の容量に応じて、相当程度の感度を要する。第４の実施の形態に係るリレー装置は、論理回路を備え、スイッチング素子Ｔｒ１，Ｔｒ２が、高価格な高感度パワーデバイスである必要がない点等で、第３の実施の形態と異なる。第４の実施の形態において説明しない他の構成は、第３の実施の形態と実質的に同様であるので、重複する説明を省略する。
【００６５】
本発明の第４の実施の形態に係るリレー装置は、図４に示すように、リレー部３０ｂと、リレー部３０ｂを制御するリレー制御回路１０ｄとを備える。リレー制御回路１０ｄは、２つの入力に対して論理和（ＯＲ）の出力信号を出力する論理回路である論理和回路ＩＣ２を備える。
【００６６】
リレー制御回路１０ｄのスイッチング素子Ｔｒ１のソース電極は、論理和回路ＩＣ２の第１入力端子ＩＮ１に接続され、論理和回路ＩＣ２の第２入力端子ＩＮ２は、発振回路４０ａのノードＮ８に接続される。その他、論理和回路ＩＣ２の第１入力端子ＩＮ１は、抵抗Ｒ８を介してノードＮ２に接続され、論理和回路ＩＣ２の第２入力端子ＩＮ２は、抵抗Ｒ９を介してノードＮ２に接続される。
【００６７】
論理和回路ＩＣ２の出力端子は、スイッチング素子Ｔｒ２のゲート電極に接続される。スイッチング素子Ｔｒ２のソース電極は、ノードＮ２に接続され、スイッチング素子Ｔｒ２のドレイン電極は、ノードＮ６に接続される。
【００６８】
リレー制御回路１０ｄのノードＮ１とノードＮ２との間には、抵抗Ｒ６と抵抗Ｒ７とが直列に接続される。抵抗Ｒ６と抵抗Ｒ７との間のノードＮ９は、スイッチング素子Ｔｒ１のドレイン電極及び論理和回路ＩＣ２の電源端子にそれぞれ接続される。論理和回路ＩＣ２は、抵抗Ｒ６，Ｒ７によって分圧された電圧により駆動される。抵抗Ｒ６，Ｒ７は、論理和回路ＩＣ２の動作に必要な電流を確保するために設けられる。
【００６９】
−リレー装置の動作−
リレー制御回路１０ｄの入力端子Ｔ１，Ｔ２に電源が投入されることにより、コンデンサＣ１に突入電流が流れ、コンデンサＣ１が充電される。コンデンサＣ１に突入電流が流れることにより、スイッチング素子Ｔｒ１はオンになる。コンデンサＣ１及び抵抗Ｒ２により定まる時定数τに応じた時間、スイッチング素子Ｔｒ１がオンになることにより、スイッチング素子Ｔｒ１のソース電極及びゲート電極の間が導通し、論理和回路ＩＣ２の第１入力端子ＩＮ１にハイの信号が入力される。
【００７０】
同時に、発振回路４０ａは、ノードＮ８から論理和回路ＩＣ２の第２入力端子ＩＮ２に、ハイ、ロウを高速に繰り返す発振信号を出力する。
【００７１】
結果として、入力端子Ｔ１，Ｔ２に電源が投入され、スイッチング素子Ｔｒ１がオンになっている間、論理和回路ＩＣ２がハイの出力をすることにより、スイッチング素子Ｔｒ２はオンになる。よって、リレー部３０ｂのコイルＬに電圧Ｖが印加され、コイルＬに電流が流れる。コイルＬに電流が流れると、接点部の接点ギャップが閉じ、リレー部３０ｂが駆動して接点端子Ｔ３，Ｔ４の間が接続される。
【００７２】
コンデンサＣ１が充電されると、時定数τに応じたタイミングでスイッチング素子Ｔｒ１がオフになる。スイッチング素子Ｔｒ１がオフになることにより、スイッチング素子Ｔｒ１のソース電極及びゲート電極の間が遮断され、論理和回路ＩＣ２の第１入力端子ＩＮ１にロウの信号が入力される。よって、論理和回路ＩＣ２は、第２入力端子ＩＮ２からの入力に基づいて、発振信号をスイッチング素子Ｔｒ２のゲート電極に出力し、スイッチング素子Ｔｒ２は、入力した発振信号に応じて、オンオフを繰り返す。
【００７３】
よって、コイルＬに印加されていた電圧Ｖは、周期的にオンオフを繰り返し、見掛け上低減する。見掛け上低減した電圧が印加されてコイルＬに電流が流れることにより、リレー部３０ｂは、省電力で接点部の接点ギャップが閉じた状態を保持することができる。
【００７４】
リレー制御回路１０ａに投入される電源がオフし、入力端子Ｔ１，Ｔ２に印加される電圧がなくなると、コイルＬに電流が流れなくなり、リレー部３０ｂが駆動して接点部の接点ギャップが開き、接点端子Ｔ３，Ｔ４の間が開放される。
【００７５】
第４の実施の形態に係るリレー装置によれば、リレー部３０ｂが駆動時に比べて少ない電力で接点を保持することができるとともに、リレー部３０ｂを直接的に駆動するためのコンデンサが不要なので、サイズを小さくでき、低コストで製造可能である。
【００７６】
また、第４の実施の形態に係るリレー装置によれば、リレー部３０ｂに複数のコイルが不要であり、製造コストを低減できる。
【００７７】
また、第４の実施の形態に係るリレー装置によれば、リレー部３０ｂのコイルＬに印加される電圧を分圧するための分圧抵抗が不要であり、分圧抵抗における消費電力、発熱をなくすことができる。
【００７８】
また、第４の実施の形態に係るリレー装置によれば、リレー制御回路１０ｄに必要な、高感度のパワーデバイスである高価格なスイッチング素子の数を低減でき、製造コストを低減させることができる。
【００７９】
（第５の実施の形態）
第５の実施の形態に係るリレー装置は、論理回路及び論理回路の動作のための分圧抵抗がリレー制御回路に設けられていない点等で、第４の実施の形態と異なる。第５の実施の形態において説明しない他の構成は、第３の実施の形態と実質的に同様であるので、重複する説明を省略する。
【００８０】
本発明の第５の実施の形態に係るリレー装置は、図５に示すように、リレー部３０ｂと、リレー部３０ｂを制御するリレー制御回路１０ｅとを備える。リレー制御回路１０ｅのスイッチング素子Ｔｒ１のドレイン電極は、ノードＮ３に接続され、ソース電極は、スイッチング素子Ｔｒ２のゲート電極に接続される。スイッチング素子Ｔｒ２のソース電極は、ノードＮ２に接続され、スイッチング素子Ｔｒ２のドレイン電極は、ノードＮ６に接続される。
【００８１】
リレー制御回路１０ｅの発振回路４０ａのノードＮ８は、順方向に接続されたダイオードＤ５を介して、スイッチング素子Ｔｒ１のソース電極とスイッチング素子Ｔｒ２のゲート電極との間のノードＮ１０に接続される。
【００８２】
−リレー装置の動作−
リレー制御回路１０ｅの入力端子Ｔ１，Ｔ２に電源が投入されることにより、コンデンサＣ１に突入電流が流れ、コンデンサＣ１が充電される。コンデンサＣ１に突入電流が流れることにより、スイッチング素子Ｔｒ１はオンになる。コンデンサＣ１及び抵抗Ｒ２により定まる時定数τに応じた時間、スイッチング素子Ｔｒ１がオンになることにより、スイッチング素子Ｔｒ１のソース電極及びゲート電極の間が導通し、スイッチング素子Ｔｒ２のゲート電極に信号が入力される。
【００８３】
同時に、発振回路４０ａは、ノードＮ８からスイッチング素子Ｔｒ２のゲート電極に、ハイ、ロウを高速に繰り返す発振信号を出力する。
【００８４】
結果として、入力端子Ｔ１，Ｔ２に電源が投入され、スイッチング素子Ｔｒ１がオンになっている間、スイッチング素子Ｔｒ２はオンになる。よって、リレー部３０ｂのコイルＬに電圧Ｖが印加され、コイルＬに電流が流れる。コイルＬに電流が流れると、接点部の接点ギャップが閉じ、リレー部３０ｂが駆動して接点端子Ｔ３，Ｔ４の間が接続される。
【００８５】
コンデンサＣ１が充電されると、時定数τに応じたタイミングでスイッチング素子Ｔｒ１がオフになる。よって、スイッチング素子Ｔｒ２は、発振回路４０ａからの入力に応じて、オンオフを繰り返す。
【００８６】
よって、コイルＬに印加されていた電圧Ｖは、周期的にオンオフを繰り返し、見掛け上低減する。見掛け上低減した電圧が印加されてコイルＬに電流が流れることにより、リレー部３０ｂは、省電力で接点部の接点ギャップが閉じた状態を保持することができる。
【００８７】
リレー制御回路１０ａに投入される電源がオフし、入力端子Ｔ１，Ｔ２に印加される電圧がなくなると、コイルＬに電流が流れなくなり、リレー部３０ｂが駆動して接点部の接点ギャップが開き、接点端子Ｔ３，Ｔ４の間が開放される。
【００８８】
第５の実施の形態に係るリレー装置によれば、リレー部３０ｂが駆動時に比べて少ない電力で接点を保持することができるとともに、リレー部３０ｂを直接的に駆動するためのコンデンサが不要なので、サイズを小さくでき、低コストで製造可能である。
【００８９】
また、第５の実施の形態に係るリレー装置によれば、リレー部３０ｂに複数のコイルが不要であり、製造コストを低減できる。
【００９０】
また、第５の実施の形態に係るリレー装置によれば、リレー部３０ｂのコイルＬに印加される電圧を分圧するための分圧抵抗が不要であり、分圧抵抗における消費電力、発熱をなくすことができる。
【００９１】
また、第５の実施の形態に係るリレー装置によれば、リレー制御回路１０ｄに、高感度のパワーデバイスである高価格なスイッチング素子の数を低減でき、製造コストを低減させることができる。
【００９２】
また、第５の実施の形態に係るリレー装置によれば、リレー部３０ｂの駆動のための論理回路が不要であり、リレー制御回路１０ｅのサイズ、製造コストを低減させることができる。
【００９３】
（その他の実施の形態）
上記のように、本発明を第１〜第５の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００９４】
既に述べた第３〜第５の実施の形態においては、リレー制御回路１０が備える発振回路４０ａは、出力する発振信号のデューティ比を変更可能な構成であってもよい。
【００９５】
本発明の他の実施の形態に係るリレー装置は、例えば図６に示すように、発振回路４０ｂのノードＮ７，Ｎ８の間にそれぞれ直列に接続された、抵抗Ｒ５及びダイオードＤ６と、抵抗Ｒ１０及びダイオードＤ７とを備える。ダイオードＤ６のカソード及びダイオードＤ７のアノードは、それぞれノードＮ７に接続される。抵抗Ｒ５，Ｒ１０、ダイオードＤ６，Ｄ７は、発振回路４０ｂが出力する発振信号のデューティ比を調整するデューティ比調整部として機能する。
【００９６】
発振回路４０ｂのインバータＩＣ１は、入力がロウの場合に出力がハイになり、ノードＮ８の電位がハイになる。コンデンサＣ３は、インバータＩＣ１の出力により抵抗Ｒ５、ダイオードＤ６を介して電荷が充電され、ノードＮ７及びインバータＩＣ１の入力端子の電位がハイになる。よって、インバータＩＣ１の出力はロウに切り替わり、ノードＮ８の電位がロウになる。コンデンサＣ３に充電された電荷は、ダイオードＤ７、抵抗Ｒ１０を介して、インバータＩＣ１の接地端子に放電される。これらの動作が繰り返されることにより、スイッチング素子Ｔｒ２のゲート電極には、発振回路４０ａのノードＮ８から、矩形波状の発振信号が入力される。
【００９７】
例えば、抵抗Ｒ５の抵抗値と、抵抗Ｒ１０の抵抗値との比が２：１の場合、発振回路４０ａのノードＮ８から出力する発振信号のデューティ比は、２：１となる。このように、抵抗Ｒ５，Ｒ１０を変更することにより、コイルＬに流れる電流をＰＷＭ（Pulse Width Modulation）制御することができる。
【００９８】
また、既に述べた第１〜第５の実施の形態においては、図６に示すように、リレー制御回路１０は、抵抗Ｒ１の代わりに、定電流ダイオードＣＤを備えるようにしてもよい。定電流ダイオードＣＤは、ノードＮ１，Ｎ３の間に順方向に接続され、時定数回路２０に流れる電流を決定する。ノードＮ１，Ｎ３の間に定電流ダイオードＣＤが接続されることにより、リレー制御回路１０ｆは、ツェナー電圧ＺＤのツェナー電圧以上、定格以下の電圧であれば入力可能であり、汎用性が高い。
【００９９】
なお、図６に示すリレー装置について説明しない他の構成は、第５の実施の形態と実質的に同様であるので、重複する説明を省略する。
【０１００】
また、既に述べた第１〜第５の実施の形態においては、リレー部３０の接点部は、リレー制御回路１０への電源投入時に開くように駆動し、スイッチング素子Ｔｒ１がオフになると開いた状態で保持し、電源遮断後に閉じるような構成であってもよい。
【０１０１】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【０１０２】
Ｃ１〜Ｃ４  コンデンサ
ＣＤ  定電流ダイオード
Ｄ１〜Ｄ７  ダイオード
Ｌ，Ｌ１，Ｌ２  コイル
Ｒ１〜Ｒ９  抵抗
Ｔ１，Ｔ２  入力端子
Ｔ３，Ｔ４  接点端子
Ｔ５，Ｔ６，Ｔ７  コイル端子
ＺＤ  ツェナーダイオード
ＩＣ１  インバータ
ＩＣ２  論理和回路
Ｔｒ１，Ｔｒ２  スイッチング素子
１０ａ〜１０ｆ  リレー制御回路
２０  時定数回路
３０ａ，３０ｂ  リレー部
４０ａ，４０ｂ  発振回路
【図１】
2013222679.tif 000003
【図２】
2013222679.tif 000004
【図３】
2013222679.tif 000005
【図４】
2013222679.tif 000006
【図５】
2013222679.tif 000007
【図６】
2013222679.tif 000008