(57)【要約】【課題】被蒸着膜を高精細なパターンで形成することが可能な蒸着用マスクを提供する。【解決手段】蒸着用マスクは、１または複数の第１開口部を有する基板と、この基板の第１主面側に設けられると共に、各第１開口部と対向して１または複数の第２開口部を有する高分子膜とを備える。蒸着の際には、蒸着材料が第１開口部および第２開口部を順に通過することにより、第２開口部に対応した所定のパターンで被蒸着膜が形成される。基板と高分子膜とを組み合わせて用いることにより、機械的強度を保持しつつも、金属膜のみで構成されている場合に比べ、第２開口部において微細かつ高精度な開口形状を実現できる。【選択図】図２
2013021165.tif 000002
【特許請求の範囲】
【請求項１】
１または複数の第１開口部を有する基板と、
前記基板の第１主面側に設けられると共に、各第１開口部と連通する１または複数の第２開口部を有する高分子膜と
を備えた蒸着用マスク。
【請求項２】
前記高分子膜の膜厚は前記基板の厚みよりも小さい
請求項１に記載の蒸着用マスク。
【請求項３】
前記高分子膜の膜厚は２０μｍ以下である
請求項２に記載の蒸着用マスク。
【請求項４】
前記第２開口部の開口形状は、前記高分子膜の膜厚に応じた微細形状を有する
請求項３に記載の蒸着用マスク。
【請求項５】
前記第２開口部が複数設けられ、
複数の第２開口部は、各開口形状が線形状を有すると共にその延在方向と略直交する方向に沿って並列して設けられている
請求項４に記載の蒸着用マスク。
【請求項６】
前記第２開口部が複数設けられ、
複数の第２開口部の各開口形状は、少なくとも一部に櫛歯形状を有する
請求項４に記載の蒸着用マスク。
【請求項７】
前記高分子膜上に、感光性樹脂層が設けられている
請求項１に記載の蒸着用マスク。
【請求項８】
前記基板の第２主面側に、感光性樹脂層が設けられている
請求項１に記載の蒸着用マスク。
【請求項９】
前記第１開口部および前記第２開口部がそれぞれ複数設けられ、
前記第１開口部と前記第２開口部とが１対１対応で互いに対向して設けられている
請求項１に記載の蒸着用マスク。
【請求項１０】
前記第２開口部が複数設けられ、
１つの第１開口部に２つ以上の第２開口部が対向して設けられている
請求項１に記載の蒸着用マスク。
【請求項１１】
前記第１開口部の断面形状は、前記基板の第２主面側よりも第１主面側においてより大きな幅を有する
請求項１に記載の蒸着用マスク。
【請求項１２】
基板上の選択的な領域に導電膜を備え、
前記導電膜は、その裾野部分が前記基板側に向かってより緩やかな勾配となるように傾斜している
電子素子。
【請求項１３】
前記導電膜は、トランジスタのソース電極およびドレイン電極である
請求項１２に記載の電子素子。
【請求項１４】
前記基板側から順にゲート電極、ゲート絶縁膜、半導体層および保護膜をこの順に備え、
前記保護膜上に、前記導電膜としての前記ソース電極および前記ドレイン電極が設けられ、かつ
前記ソース電極および前記ドレイン電極の一部または全部は２０μｍ以下の幅で設けられている
請求項１３に記載の電子素子。
【請求項１５】
前記ソース電極および前記ドレイン電極はそれぞれ櫛歯形状を有する
請求項１４に記載の電子素子。
【請求項１６】
有機薄膜トランジスタである
請求項１２に記載の電子素子。
【請求項１７】
基板に１または複数の第１開口部を形成する工程と、
基板の第１主面側に、前記第１開口部と連通する１または複数の第２開口部を有する高分子膜を形成する工程と
を含む蒸着用マスクの製造方法。
【請求項１８】
前記基板の第１主面側に高分子膜を成膜した後、この高分子膜上に感光性樹脂層をパターン形成して、前記感光性樹脂層をマスクとしたエッチングにより前記高分子膜に前記第２開口部を形成し、
前記基板の第２主面側に他の感光性樹脂層をパターン形成して、前記他の感光性樹脂層をマスクとしたエッチングにより前記基板に前記第１開口部を形成する
請求項１７に記載の蒸着用マスクの製造方法。
【請求項１９】
前記基板の第１主面側に高分子膜を成膜した後、この高分子膜上に感光性樹脂層をパターン形成して、前記感光性樹脂層をマスクとしたエッチングにより前記高分子膜に前記第２開口部を形成した後、
前記第２開口部を有する高分子膜をマスクとしたエッチングにより前記基板に前記第１開口部を形成する
請求項１７に記載の蒸着用マスクの製造方法。
【請求項２０】
蒸着用マスクを用いて導電膜を形成する工程を少なくとも含み、
前記蒸着用マスクとして、
１または複数の第１開口部を有する基板と、
前記基板の第１主面側に設けられると共に、各第１開口部と連通する１または複数の第２開口部を有する高分子膜と
を備えたものを用いる
電子素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電子回路等に設けられる電子素子の導電膜形成プロセスにおいて好適に使用される蒸着用マスクとその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等の電子素子では、その電極部分のパターンを、蒸着用マスク（シャドウマスク）を使用して形成することができる。このような蒸着用マスクは、例えば金属板に、電極パターンに対応する開口パターンをウェットエッチングにより形成して作製される（特許文献１）。また、この他にも、蒸着用マスクを、いわゆる電鋳法により作製する手法も提案されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−７７６６０号公報
【特許文献２】特開２００６−６００５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、上記特許文献１の手法では、開口の形状および大きさは金属板の膜厚に応じた（所定の開口部アスペクト比に応じた）ものとなる。金属板の膜厚は数十μｍ以上であることから、このような手法では、微細なパターンを形成しにくい。一方、電鋳法を用いた特許文献２の手法では、金属材料の電着によってマスク形成を行うため、マスクの膜厚にむらが生じ易い。また、開口のエッジ（内壁部分）が膨らんで形成され易いことから、開口幅の制御が難しい。
【０００５】
本開示はかかる問題点に鑑みてなされたもので、その目的は、被蒸着膜を高精細なパターンで形成することが可能な蒸着用マスクおよびその製造方法と、そのような蒸着用マスクを用いた電子素子の製造方法とを提供することにある。また、本開示の他の目的は、高精細なパターンで精度良く形成された成膜パターンを有する電子素子を提供することにある。
【課題を解決するための手段】
【０００６】
本開示の蒸着用マスクは、１または複数の第１開口部を有する基板と、基板の第１主面側に設けられると共に、各第１開口部と対向して１または複数の第２開口部を有する高分子膜とを備えたものである。
【０００７】
本開示の蒸着用マスクの製造方法は、基板に１または複数の第１開口部を形成する工程と、基板の第１主面側に、各第１開口部のそれぞれと対向して１または複数の第２開口部を有する高分子膜を形成する工程とを含むものである。
【０００８】
本開示の蒸着用マスクおよび蒸着用マスクの製造方法では、１または複数の第１開口部を有する基板の第１主面側に高分子膜が設けられ、この高分子膜が、各第１開口部と対向して１または複数の第２開口部を有する。第１開口部および第２開口部を、蒸着材料が通過することにより、所定のパターンで被蒸着膜が形成される。基板と高分子膜とを用いることにより、機械的強度を保持しつつも、金属膜のみで構成されている場合に比べ、第２開口部において微細かつ高精度な開口形状を実現できる。
【０００９】
本開示の電子素子は、基板上の選択的な領域に導電膜を備え、導電膜は、その裾野部分が基板側に向かってより緩やかな勾配となるように傾斜しているものである。
【００１０】
本開示の電子素子の製造方法は、上記本開示の蒸着用マスクを用いて導電膜を形成する工程を少なくとも含むものである。
【発明の効果】
【００１１】
本開示の蒸着用マスクおよび蒸着用マスクの製造方法によれば、１または複数の第１開口部を有する基板の第１主面側に高分子膜を設け、この高分子膜に、各第１開口部と対向して１または複数の第２開口部を設けるようにしたので、第２開口部において微細かつ高精度な開口形状を実現できる。よって、被蒸着膜を高精細なパターンで形成することが可能となる。また、本開示の電子素子およびその製造方法によれば、製造プロセスにおいて、上記のような本開示の蒸着用マスクを用いることにより、導電膜を高精細なパターンで形成可能となる。
【図面の簡単な説明】
【００１２】
【図１】本開示の一実施の形態に係る蒸着用マスクの概略構成を表す斜視図である。
【図２】図１に示した蒸着用マスクの開口付近の断面図である。
【図３】図１に示した蒸着用マスクの製造方法を工程順に表す図である。
【図４】図３に続く工程を表す図である。
【図５】図４に続く工程を表す図である。
【図６】図１に示した蒸着用マスクを用いて成膜した被蒸着膜について説明するための模式図である。
【図７】変形例１に係る蒸着用マスクの製造方法を説明するための図である。
【図８】図１に示した蒸着用マスクを用いて作製されるＴＦＴの一例を表す平面図および断面図である。
【図９】図８に示したＴＦＴの他の断面図である。
【図１０】図８に示したＴＦＴの製造方法を工程順に表す平面図および断面図である。
【図１１】図１０に続く工程を表す図である。
【図１２】図１１に続く工程を表す平面図および断面図である。
【図１３】図１２に続く工程を表す平面図および断面図である。
【図１４】ソース・ドレイン形成時に使用する蒸着用マスクの開口パターンの一例を表す模式図である。
【図１５】図１４に示した開口パターンの他の例を表す模式図である。
【図１６】図１３に続く工程を表す平面図および断面図である。
【図１７】ＴＦＴの電極パターンの一例を表す平面模式図である。
【図１８】ＴＦＴの電極パターンの他の例を表す平面模式図である。
【図１９】変形例２に係る蒸着用マスクの開口パターンを表す模式図である。
【図２０】図１９に示した開口パターンの他の例を表す模式図である。
【発明を実施するための形態】
【００１３】
以下、本開示における実施形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（基板の第１主面側に高分子膜を有する蒸着用マスクの例）
２．変形例１（開口部形成プロセスの他の例）
３．適用例（実施の形態の蒸着用マスクを用いてソース・ドレインを形成したＴＦＴの例）
４．変形例２（ソース・ドレイン形成時に使用する蒸着用マスクの他の開口パターン例）
【００１４】
＜実施の形態＞
［蒸着用マスクの構成］
図１は、本開示の一の実施の形態に係る蒸着用マスク（蒸着用マスク１０）の概略構成を表す斜視図である。蒸着用マスク１０は、例えば電子回路に配設される電子素子（例えば後述のＴＦＴ等）における導電膜（特に、ソース電極およびドレイン電極）の成膜の際に好適に使用されるものである。この蒸着用マスク１０は、１または複数の開口（開口Ｕ１）が所定のパターンで設けられたものである。ここでは、一例として、例えばそれぞれが同一形状を有する複数の開口Ｕ１がマトリクス状に配置されてなるものを例に挙げて説明する。
【００１５】
図２は、開口Ｕ１付近の断面構造を表したものである。蒸着用マスク１０は、基板１１０の面Ｓ１（蒸着の際に蒸着源側に向けられる面）にフォトレジスト膜１１１が設けられており、このフォトレジスト膜１１１と基板１１０には、これらを貫通する開口部１１Ａ（第１開口部）が形成されている。基板１１０の他方の面Ｓ２（蒸着の際に被蒸着膜側となる面）には、高分子膜１１２とフォトレジスト膜１１３とがこの順に設けられており、フォトレジスト膜１１３と高分子膜１１２には、これらを貫通する開口部１１Ｂ（第２開口部）が形成されている。
【００１６】
基板１１０は、蒸着用マスク１０形状維持および機械的強度を保持するものであり、例えばＳＵＳ（ステンレス鋼）等の金属，ガラス等の無機材料，またはプラスチック等の有機材料よりなり、ウェットエッチングにより容易にパターニングできる材料よりなることが望ましい。
【００１７】
この基板１１０の厚みは、例えば２０μｍ〜１０００μｍであり、例えば５０μｍである。基板１１０に設けられる開口部１１Ａの開口形状のスケール（形状、大きさ）の下限は、基板１１０の膜厚の制約を受ける（開口部１１Ａをエッチングにより形成するため、膜厚が大きいと微細なスケールで形成することが難しい）。
【００１８】
高分子膜１１２は、例えばポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルサルフォン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエステル、ポリカーボネート（ＰＣ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラール（ＰＶＢ）、ポリアセタール、ポリアリレート（ＰＡＲ）、ポリアミド（ＰＡ）、ポリアミドイミド（ＰＡＩ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルケトン（ＰＥＫ）、ポリフタルアミド（ＰＰＡ）、ポリエーテルニトリル（ＰＥＮ）、ポリベンズイミダゾール（ＰＢＩ）、ポリカルボジイミド、ポリシロキサン、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ポリメタクリル酸メチル樹脂（ＰＭＭＡ）、ポリブテン、ポリペンテン、エチレン−プロピレン共重合体、エチレン−ブテン−ジエン共重合体、ポリブタジエン、ポリイソプレン、エチレン−プロピレン−ジエン共重合体、ブチルゴム、ポリメチルペンテン（ＰＭＰ）、ポリスチレン（ＰＳ）、スチレン−ブタジエン共重合体、ポリエチレン（ＰＥ）、ポリ塩化ビニル（ＰＶＣ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、フェノールノボラック、ベンゾシクロブテン、ポリビニルフェノール、ポリクロロピレン、ポリオキシメチレン、ポリスルホン（ＰＳＦ）およびシリコーン樹脂のうちのいずれかよりなる単層膜である。あるいは、これらのうちの２種以上を積層してなる多層膜であってもよい。
【００１９】
高分子膜１１２の膜厚は、例えば２０μｍ以下であり、例えば５μｍである。この高分子膜１１２の膜厚は、基板１１０の厚みより小さく設定されていることが望ましい。上記基板１１０の開口部１１ａの場合と同様、開口部１１Ｂの開口スケールの下限は、高分子膜１１２の膜厚に制約を受けるものであることから、高分子膜１１２の膜厚を小さく設定した方が、被蒸着膜をより微細なスケールで精度良く成膜できる。
【００２０】
これらの開口部１１Ａ，１１Ｂは、互いに連通して設けられており、蒸着用マスク１０の開口Ｕ１を構成する。本実施の形態では、開口Ｕ１において、開口部１１Ａと開口部１１Ｂとが１対１対応で設けられている（１つの開口部１１Ａに対して１つの開口部１１Ｂが設けられている）。但し、開口部１１Ａ，１１Ｂは、必ずしも１対１対応である必要はなく、後述するように、１つの開口部１１Ａに対して、複数の開口部１１Ｂが設けられていてもよい。但し、本実施の形態のように１対１対応で設けられている場合の方が、マスク強度を保持し易くなると共に、開口部１１Ｂの形状安定性も高くなる。尚、ここでは、簡便化のため、開口Ｕ１が１つの開口部１１Ａと１つの開口部１１Ｂとからなる場合を例示して説明するが、開口Ｕ１では、被蒸着膜の成膜パターン（以下、蒸着パターンという）に応じて、開口部１１Ａ，１１Ｂの組が複数組設けられていてもよい（詳細は後述）。
【００２１】
蒸着用マスク１０は、蒸着時には、開口Ｕ１を面Ｓ１側から面Ｓ２側へ向かって蒸着材料を透過させるものであり、開口部１１Ｂの開口形状およびレイアウト（開口パターン）に応じて、被蒸着膜が形成されるようになっている。この開口部１１Ｂの開口形状は、その一部または全部が、高分子膜１１２の膜厚に応じた微細形状、例えば２０μｍ以下、望ましくは１０μｍ以下の開口幅ｄを有する形状となっている。開口部１１Ａの開口形状は、開口部１１Ｂと同一（相似形含む）であってもよいし、異なっていてもよい。ここでは、簡便化のため、開口部１１Ａ，１１Ｂの各開口形状を矩形状としているが、他の様々な形状を取り得る。また、開口部１１Ａが開口部１１Ｂよりも一回り大きく図示しているが、このような場合に限らず、例えば開口Ｕ１の一部において、開口部１１Ａが開口部１１Ｂと同等または小さくなるように形成されていてもよい。
【００２２】
［蒸着用マスクの製造方法］
図３〜図５は、蒸着用マスク１０の製造方法を説明するための断面図である。蒸着用マスク１０は、例えば次のようにして製造することができる。
【００２３】
まず、図３（Ａ）に示したように、上述した材料よりなる基板１１０を用意する。ここでは、基板１１０としてＳＵＳ基板を用いる場合について説明する。続いて、図３（Ｂ）に示したように、基板１１０の一方の側（面Ｓ１側）に、フォトレジスト膜１１１を塗布形成する。この後、図３（Ｃ）に示したように、フォトリソグラフィ法により、フォトレジスト膜１１１に、開口部１１Ａに対応する開口１１１Ａを形成する。
【００２４】
次いで、図４（Ａ）に示したように、基板１１０の他方の側（面Ｓ２側）に、上述した材料よりなる高分子膜１１２を塗布形成する。例えば、ポリイミドを塗布した後、焼成することにより、例えば膜厚５μｍ程度の高分子膜１１２を形成する。ここで、高分子膜１１２には、後段の工程において開口部１１Ｂを形成するが、この開口部１１Ｂの開口幅の下限値は、高分子膜１１２の膜厚に制約を受ける。詳細には、開口部１１Ｂは高分子膜１１２のエッチングにより形成するが、その際、厚み方向だけでなく幅方向にもエッチングが進む。このため、エッチングのアスペクト比（エッチング可能な幅と深さとの比率）に応じて、少なくとも膜厚分をエッチングする際に必然的に生じる幅が、開口幅の下限となる。従って、高分子膜１１２を成膜する際には、開口部１１Ｂにおいて要求される開口スケールをエッチングによって実現可能な膜厚に設定する。即ち、高分子膜１１２を薄膜化する程、開口スケールの微細化が可能となる。
【００２５】
続いて、図４（Ｂ）に示したように、この高分子膜１１２上にフォトレジスト膜１１３を塗布形成する。この後、図４（Ｃ）に示したように、フォトリソグラフィ法により、フォトレジスト膜１１３に、開口１１３Ａを形成する。この開口１１３Ａのパターンが、開口部１１Ｂのパターン、即ち蒸着用マスク１０における蒸着パターンとなる。
【００２６】
続いて、図５（Ａ）に示したように、例えばポリイミドよりなる高分子膜１１３を、例えばドライエッチングにより選択的に除去し、開口１１３Ａに対応する領域に開口部１１Ｂを形成する。その後、図５（Ｂ）に示したように、例えばＳＵＳよりなる基板１１０を、例えば塩化鉄水溶液を用いてウェットエッチングすることにより選択的に除去し、開口１１１Ａに対応する領域に開口部１１Ａを形成する。これにより、図１に示した蒸着用マスク１０を完成する。
【００２７】
尚、フォトレジスト膜１１１，１１３および高分子膜１１２の各成膜工程、高分子膜１１２のエッチング工程、および基板１１０のエッチング工程については、上述した手順に限定されない。例えば、高分子膜１１２およびフォトレジスト膜１１３を形成した後に、フォトレジスト膜１１１を形成するようにしてもよい。また、基板１１０をエッチングして開口部１１Ａを形成した後に、高分子膜１１２をエッチングして開口部１１Ｂを形成してもよい。
【００２８】
［作用・効果］
本実施の形態の蒸着用マスク１０では、基板１１０の面Ｓ２側に高分子膜１１２が設けられ、基板１１０および高分子膜１１２のそれぞれには、互いに連通する開口部１１Ａ，１１Ｂ（開口Ｕ１）が形成されている。この蒸着用マスク１０を用いた蒸着の際には、図６（Ａ）に示したように、蒸着源の側に面Ｓ１、被蒸着基板Ａの側に面Ｓ２をそれぞれ向けた状態で、成膜を行う。これにより、開口部１１Ａ，１１Ｂを、蒸着材料が順に通過し、開口部１１Ｂのパターンに対応したパターンで被蒸着膜が形成される。但し、本実施の形態のような蒸着用マスク１０を用いて成膜を行った場合、図６（Ｂ）に示したように、被蒸着膜Ｂの裾野部分が、基板側に向かってより勾配が緩やかとなるような形状で成膜される。これは、一部の蒸着材料が、開口部１１Ｂを通過する際、裏面側（面Ｓ２側）に回り込むようにして、放出されるためである。
【００２９】
ここで、本実施の形態では、上述のように、高分子膜１１０の開口部１１Ｂのパターンが蒸着パターンに対応するが、この高分子膜１１２を基板１１０と組み合わせて用いることにより、高分子膜１１２を十分に薄膜化することができる。
【００３０】
詳細には、開口部１１Ｂの開口スケールは膜厚の制約を受けるため、その微細化のためには、高分子膜１１２の薄膜化が必要となるが、高分子膜１１２を薄く形成したとしても、基板１１０によって、マスク全体の機械的強度（剛性）が保持される。このため、ハンドリングが容易である。仮に、蒸着用マスクが金属膜のみで構成されている場合、強度保持のため、その膜厚を数十μｍ以上確保する必要がある。従って、金属膜のみで構成された蒸着用マスクの場合、その開口スケールを微細化することは難しい。一方、本実施の形態のように、基板上に高分子膜を積層させて用いることにより、機械的強度を保持しつつ、高分子膜１１２を薄膜化し、微細なスケールで開口部１１Ｂを形成可能となる。加えて、上述のようにエッチングによって開口部１１Ａ，１１Ｂを形成することにより、電鋳法を用いてマスクを作製する場合に比べ、コストを低減できると共に、マスクの大面積化にも対応し易い。また、電鋳法を用いた場合には、金属材料の電着によってマスク形成を行うため、マスクの膜厚にむらが生じ易い。また、図６（Ｃ）に示したように、開口部１０１Ｂのエッジ（内壁部分）が内側に膨らんで形成され易く、開口幅の制御も難しい。本実施の形態では、このような現象は生じず、エッジ部分が略直線状の開口部１１Ｂを得ることができ、マスク厚および開口幅の制御が容易である。このように、マスク全体の機械的強度を保ちつつ、開口部１１Ｂを、微細なパターン（数μｍ程度の開口幅を有するパターン）で、かつ精度良く形成することが可能である。よって、開口部１１Ｂにおいて微細かつ高精度な開口パターンを実現できる。
【００３１】
以上説明したように、本実施の形態では、基板１１０と高分子膜１１２とが積層され、それぞれに互いに連通する開口部１１Ａ，１１Ｂが設けられていることにより、機械的強度を保持しつつ、開口部１１Ｂを微細かつ高精度に形成することができる。よって、被蒸着膜を高精細なパターンで形成することが可能となる。
【００３２】
尚、上記実施の形態では、基板１１０の面Ｓ１側、面Ｓ２側にそれぞれ、フォトレジスト膜１１１，１１３を残存させたが、これらのフォトレジスト膜１１１，１１３は、開口部１１Ａ，１１Ｂの形成後に除去してもよい。
【００３３】
＜変形例１＞
図７（Ａ），（Ｂ）は、上記実施の形態の変形例（変形例１）に係る蒸着用マスクの形成手法を説明するための断面図である。本変形例の手法により作製される蒸着用マスクは、上記実施の形態の蒸着用マスク１０と同様、基板１１０の面Ｓ２側に高分子膜１１２およびフォトレジスト膜１１３を備えており、これらの高分子膜１１２およびフォトレジスト膜１１３には、蒸着パターンに対応する開口部１１Ｂを有している。また、高分子膜１１２の膜厚は、基板１１０よりも薄く、例えば２０μｍ以下となっており、開口スケールに応じて薄膜化されている。尚、上記実施の形態と同様の構成要素については同一の符号を付しその説明を省略する。
【００３４】
但し、本変形例では、開口部１１Ａを、上記実施の形態と異なる次のような手法により形成する。即ち、図７（Ａ）に示したように、基板１１０の面Ｓ２側に、高分子膜１１２を設け、高分子膜１１２上にフォトレジスト膜１１３をパターン形成した後、高分子膜１１２をエッチングすることにより、開口部１１Ｂを形成する。この面Ｓ２側の開口部１１Ｂの形成プロセスは、上記実施の形態と同様である。この後、基板１１０のエッチングを、開口部１１Ｂが設けられた高分子膜１１２およびフォトレジスト膜１１３をマスクとして行うことにより、図７（Ｂ）に示したように、基板１１０に開口部１１Ａを形成する。このようにして形成された蒸着用マスクでは、開口部１１Ａの断面形状が、基板１１０の第２主面側（面Ｓ２側）よりも第１主面側（高分子膜１１２側）においてより大きな幅を有している。尚、開口部１１Ａの面Ｓ２側の幅は、開口部１１Ｂよりも大きくなるようにする。即ち、本変形例では、開口部１１Ａの高分子膜１１２に対面した部分の幅が最も大きく、その次に開口部１１Ａの面Ｓ２側の幅が大きく形成されており、高分子膜１１２の開口部１１Ｂの幅は、最も小さくなっている。また、本変形例の蒸着用マスクについても、使用時には、上記実施の形態と同様、高分子膜１１２側の開口部１１Ｂを被蒸着側に向けて配置する。
【００３５】
本変形例のように、基板１１０の開口部１１Ａを、高分子膜１１２の開口部１１Ｂを利用して、エッチング形成してもよい。この場合にも、上記実施の形態と同等の効果を得ることができる。
【００３６】
＜適用例＞
図８（Ａ），（Ｂ）および図９は、上記蒸着用マスク１０を用いて作製した電子素子（ＴＦＴ１）の一例を表したものである。図８（Ａ）は、基板１３上にマトリクス状に設けられた複数のＴＦＴ１を上面側からみたもの（ＸＹ平面図）であり、図８（Ｂ）は、（Ａ）図のＩ−Ｉ線における矢視断面図である。図９は、図８（Ａ）のII−II線における矢視断面図である。ＴＦＴ１は、例えばアクティブマトリクス型の有機ＥＬ表示装置、液晶表示装置あるいは電子ペーパー等の表示装置で用いられる駆動素子である。このＴＦＴ１は、例えば有機半導体を用いた有機薄膜トランジスタであり、いわゆるボトムゲート型，トップコンタクト構造を有している。ＴＦＴ１は、ゲート絶縁膜１４を間にしてゲート電極１２と半導体層１５とが対向配置され、この半導体層１５に電気的に接続するようにソース電極１６Ａおよびドレイン電極１６Ｂを有するものである。尚、ソース電極１６Ａおよびドレイン電極１６Ｂが本開示の「導電膜」の一具体例に相当する。
【００３７】
ＴＦＴ１は、基板１３上の選択的な領域にゲート電極１２を備え、このゲート電極１２を覆うように基板１３の全面に渡ってゲート絶縁膜１４を有している。ゲート絶縁膜１４上の選択的な領域（ゲート電極１２に対向する領域）には、半導体層１５が形成されている。この半導体層１５上に、所定のパターンでソース電極１６Ａおよびドレイン電極１６Ｂが設けられている。これらのソース電極１６Ａおよびドレイン電極１６Ｂは、詳細は後述するが、微細なパターンで形成されており、例えば、上記蒸着用マスク１０を用いて蒸着形成されたものである。これらのソース電極１６Ａ，ドレイン電極１６Ｂの一部と半導体層１５を覆って、保護膜１７が形成されている。ソース電極１６Ａおよびドレイン電極１６Ｂはそれぞれ、半導体層１５の上面からゲート絶縁膜１４上の所定の領域（保護膜１７から露出する領域）まで引き出されて設けられ、ゲート絶縁膜１４上において、配線層１８Ａ，１８Ｂとそれぞれ電気的に接続されている。
【００３８】
基板１３は、例えばポリイミド、ポリエチレンテレフタレート，ポリエーテルサルフォン，ポリエチレンナフタレート，ポリカーボネート，液晶ポリマーなどのプラスチックシートや、表面に絶縁処理が施されたステンレス，アルミニウム（Ａｌ），銅（Ｃｕ）等の金属シートが用いられる。
【００３９】
ゲート電極１２は、ＴＦＴ１に印加されるゲート電圧（Ｖｇ）によって半導体層１５中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１２は、例えばアルミニウム、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、ルビジウム（Ｒｂ）、ロジウム（Ｒｈ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、銅、インジウム（Ｉｎ）および錫（Ｓｎ）のうちの１種からなる単体、またはそれらのうちの少なくとも１種を含む合金、もしくはこれらのうちの２種以上からなる積層膜である。
【００４０】
ゲート絶縁膜１４は、例えばポリビニルフェノール、ジアリルフタレート、ポリイミド、ポリメタクリル酸メチル、ポリビニルアルコール、ポリエステル、ポリエチレン、ポリカーボネート、ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリシロキサン、ポリメタクリルアミド、ポリウレタン、ポリブタジエン、ポリスチレン、ポリ塩化ビニル、ニトリルゴム、アクリルゴム、ブチルゴム、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ノボラック樹脂、フッ素系樹脂などのうちの１種よりなる単層膜、または２種以上よりなる積層膜である。上記材料のうちの一部は、インクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってもパターン形成することができる。
【００４１】
半導体層１５は、ゲート電圧の印加によりチャネルを形成するものであり、例えばperi-Xanthenoxanthene(ＰＸＸ)誘導体よりなる。半導体１５の材料としては、この他にも、ポリピロールおよびポリピロール置換体、ポリチオフェンおよびポリチオフェン置換体、ポリイソチアナフテンなどのイソチアナフテン類、ポリチェニレンビニレンなどのチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）などのポリ（ｐ−フェニレンビニレン）類、ポリアニリンおよびポリアニリン置換体、ポリアセチレン類、ポリジアセチレン類、ポリアズレン類、ポリピレン類、ポリカルバゾール類、ポリセレノフェン類、ポリフラン類、ポリ（ｐ−フェニレン）類、ポリインドール類、ポリピリダジン類、ポリビニルカルバゾール、ポリフエニレンスルフィド、ポリビニレンスルフィドなどのポリマーおよび多環縮合体、上述した材料中のポリマーと同じ繰返し単位を有するオリゴマー類、ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのアセン類およびアセン類の炭素の一部をＮ、Ｓ、Ｏなどの原子、カルボニル基などの官能基に置換した誘導体（トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−６，１５−キノンなど）、金属フタロシアニン類、テトラチアフルバレンおよびテトラチアフルバレン誘導体、テトラチアペンタレンおよびテトラチアペンタレン誘導体、ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ'−ビス（４−トリフルオロメチルベンジル）ナフタレン１，４，５，８−テトラカルボン酸ジイミドとともに、Ｎ，Ｎ'−ビス（１Ｈ，１Ｈ−ペルフルオロオクチル）、Ｎ，Ｎ'−ビス（１Ｈ，１Ｈ−ペルフルオロブチル）及びＮ，Ｎ'−ジオクチルナフタレン１，４，５，８−テトラカルボン酸ジイミド誘導体、ナフタレン２，３，６，７テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、アントラセン２，３，６，７−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等フラーレン類、ＳＷＮＴなどのカーボンナノチューブ、グラフェン、メロシアニン色素類、ヘミシアニン色素類などの色素のうちのいずれか１種の誘導体、２種以上の混合物が挙げられる。
【００４２】
ソース電極１６Ａおよびドレイン電極１６Ｂは、半導体層１５のチャネル１３Ｃに対応する領域において電気的に分離されて配設されており、それぞれ例えば金から構成されている。ソース電極１６Ａおよびドレイン電極１６Ｂの構成材料としては、この他にも、上記ゲート電極１２において列挙したものと同等の金属または透明導電膜を用いることができる。ここでは、詳細は後述するが、ソース電極１６Ａおよびドレイン電極１６Ｂはそれぞれ、１または複数、一方向（Ｘ方向）に沿って延在して設けられており、例えばその幅が１μｍ〜２０μｍとなっており、微細スケールを有している。ソース電極１６Ａおよびドレイン電極１６Ｂのそれぞれの裾野部分Ｒは、蒸着用マスク１０を用いて形成されたものであるため、上述したように、基板１３側に向かってより勾配が緩やかとなるような形状を有している。
【００４３】
保護膜１７は、半導体層１５を保護するためのものであり、例えばフッ素系樹脂により構成されている。この他にも、例えばポリパラキシリレン等から構成されていてもよい。
【００４４】
配線層１８Ａ，１８Ｂは、例えば銅から構成されている。配線層１８Ａは、ここでは、ＴＦＴ１毎に配設されており、それぞれがソース電極１６Ａに電気的に接続されている。配線層１８Ｂは、例えばＹ方向に延在して、列方向に並ぶ複数のＴＦＴ１のドレイン電極１６Ｂに共通の配線層として設けられ、それらの各ドレイン電極１６Ｂに電気的に接続されている。尚、これらの配線層１８Ａ，１８Ｂの形状およびレイアウトは一例であり、他の様々なパターンを取り得る。
【００４５】
［ＴＦＴ１の製造方法］
図１０〜図１６は、ＴＦＴ１の製造方法を説明するための図である。図１４および図１５は、ソース電極１６Ａおよびドレイン電極１６Ｂの形成時に使用する蒸着用マスクの開口パターンの一例を模式的に表したものである。ＴＦＴ１は、例えば次のようにして製造することができる。
【００４６】
まず、図１０（Ａ），（Ｂ）に示したように、基板１３上の選択的な領域にゲート電極１２を形成する。具体的には、まず、基板１３上の全面に、上述したゲート電極材料、例えばアルミニウムを、例えばスパッタリング法により堆積させた後、例えばフォトリソグラフィ法を用いたエッチングにより、所定の形状にパターニングする。この際、例えば図示したように、他の電極層１２０（コンタクト用の電極や容量形成用の電極）を、ゲート電極１２と共に、一括してパターニングするとよい。このようにして、基板１３上にゲート電極１２を形成する。尚、これらのゲート電極１２および電極層１２０の形状およびレイアウト等は一例であり、これに限定されるものではない。
【００４７】
続いて、図１１（Ａ），（Ｂ）に示したように、基板１３上の全面に渡って、ゲート絶縁膜１４を形成する。具体的には、基板１３上に、例えばスピンコート法により、上述したゲート絶縁膜材料、例えばポリビニルフェノール溶液を塗布形成し、乾燥させることにより、ゲート絶縁膜１４を形成する。尚、この際、使用材料に応じて、他の成膜手法、例えばインクジェット印刷、スクリーン印刷、オフセット印刷およびグラビア印刷等の印刷法を用いてもよい。尚、図１１（Ａ）では、便宜上、ゲート絶縁膜１４の縁部分のみを示し、それよりも下層に設けられているゲート電極１２を実線で示している。
【００４８】
次いで、図１２（Ａ），（Ｂ）に示したように、ゲート絶縁膜１４上の選択的な領域（ゲート電極１２に対向する領域）に半導体層１５を形成する。具体的には、ゲート絶縁膜１４上に、例えばperi-Xanthenoxanthene化合物溶液を塗布し、過熱させることにより、半導体層１５を形成する。
【００４９】
この後、図１３（Ａ），（Ｂ）に示したように、半導体層１５上に、ソース電極１６Ａおよびドレイン電極１６Ｂを形成する。具体的には、上記実施の形態の蒸着用マスク１０を用いて、上述した電極材料、例えば金を所定のパターンで蒸着させる。以下、ソース電極１６Ａ，ドレイン電極１６Ｂの形状（ＸＹ平面形状）およびレイアウトの一例（電極パターン例）と、そのようなソース電極１６Ａ，ドレイン電極１６Ｂを形成可能な蒸着用マスク１０における開口の形状およびレイアウトの一例（開口パターン例）について説明する。
【００５０】
（電極パターン例）
ソース電極１６Ａおよびドレイン電極１６Ｂはそれぞれ、例えば図１３（Ａ）に示したように、一方向（Ｘ方向）に沿って、かつ上記のような微細な幅で延在する線形状を有している。このようなソース電極１６Ａおよびドレイン電極１６Ｂはそれぞれ、１または複数、その延在方向と略直交する方向に沿って交互に配設されている。具体的には、半導体層１５上に、１本のソース電極１６Ａを、２本のドレイン電極１６Ｂが挟むようにして配設されている。これらのソース電極１６Ａおよびドレイン電極１６Ｂは、半導体層１５上からゲート絶縁膜１４上の所定の領域まで、互いに逆方向に引き出されて設けられている。尚、ソース電極１６Ａおよびドレイン電極１６Ｂの裾野部分Ｒは、蒸着用マスク１０を用いて形成されることにより、上述したように、基板１３側に向かってより勾配が緩やかとなるような形状となる。
【００５１】
（開口パターン例）
図１４は、上記のような電極パターンを形成するための蒸着用マスク１０の開口パターン（開口パターン１０ａ）について模式的に表したものである。開口パターン１０ａは、複数の開口Ｕ１１が例えばマトリクス状に配列してなり、各開口Ｕ１１は、開口部１１Ａ１（破線部分）および開口部１１Ｂ１（実線部分）からなる。尚、開口Ｕ１１は、上記蒸着用マスク１０における開口Ｕ１の一具体例に相当し、開口部１１Ａ１が開口部１１Ａの一具体例、開口部１１Ｂ１が開口部１１Ｂの一具体例にそれぞれ相当している。この例では、上記のようなソース電極１６Ａおよびドレイン電極１６Ｂのそれぞれの形状およびレイアウトに対応して、開口部１１Ｂ１が設けられており、開口部１１Ｂ１と開口部１１Ａ１とが互いに対向して、１対１対応で設けられている。
【００５２】
あるいは、図１５に示したような開口パターン（開口パターン１０ｂ）を用いてもよい。開口パターン１０ｂは、上記開口パターン１０ａと同様、複数の開口Ｕ１２が例えばマトリクス状に配列してなり、各開口Ｕ１２は、開口部１１Ａ２（破線部分）および開口部１１Ｂ１（実線部分）からなる。尚、開口Ｕ１２は、上記蒸着用マスク１０における開口Ｕ１の一具体例に相当し、開口部１１Ａ２が開口部１１Ａの一具体例、開口部１１Ｂ１が開口部１１Ｂの一具体例にそれぞれ相当している。この例においても、上記のようなソース電極１６Ａおよびドレイン電極１６Ｂのそれぞれの形状およびレイアウトに対応して、開口部１１Ｂ１が設けられ、開口部１１Ｂ１と開口部１１Ａ２とが互いに対向している。但し、この開口パターン１０ｂでは、複数（ここでは３つ）の開口部１１Ｂ１に、１つの開口部１１Ａ２が対向して設けられた構成となっている。このような開口パターン１０ｂを用いてもよい。但し、前述のように、形状安定性の観点から、上記開口パターン１０ａを用いることが望ましい。
【００５３】
上記のような開口パターンを有する蒸着用マスク１０を用いることにより、ソース電極１６Ａおよびドレイン電極１６Ｂを、微細かつ高精度に形成することができる。また、エッチングプロセスを経ないため、半導体層１５を傷つけることなく、電極形成が可能である。
【００５４】
次に、図１６（Ａ），（Ｂ）に示したように、半導体層１５を覆うように保護膜１７を形成する。具体的には、半導体層１５上に、例えばフッ素系樹脂よりなる保護膜１７を塗布形成し、ソース電極１６Ａおよびドレイン電極１６Ｂの一部（ゲート絶縁膜１４に隣接して設けられた部分）が露出するように、例えばフォトリソグラフィ法によりパターニングする。尚、保護膜材料は半導体層１５に対する直交溶媒に溶解した材料を塗布形成することが望ましい。また、保護膜材料としてポリパラキシリレンを用いる場合には、保護膜１７を、例えばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により成膜することができる。
【００５５】
最後に、配線層１８Ａ，１８Ｂを形成する。具体的には、上述したような配線層材料、例えば銅を例えばスパッタ法により成膜した後、例えばフォトリスグラフィ法を用いたウェットエッチングによりパターニングすることにより、配線層１８Ａ，１８Ｂを一括形成する。この際、例えば配線層１８Ａがソース電極１６Ａの露出部分、配線層１８Ｂがドレイン電極１６Ｂの露出部分とそれぞれ電気的に接続されるようにパターニングを行う。尚、配線層１８Ａ，１８Ｂがソース電極１６Ａおよびドレイン電極１６Ｂに接続されることで、図１７に模式的に示したように、各ＴＦＴ１には、ＸＹ平面において、Ｙ方向に延在するソース電極１６Ａの一部が、コの字形状のドレイン電極１６Ｂに挟まれたような電極パターンが形成される。以上により、図８（Ａ），（Ｂ）に示したＴＦＴ１を完成する。
【００５６】
以上のように、上記実施の形態の蒸着用マスク１０を用いることにより、例えばソース電極１６Ａおよびドレイン電極１６Ｂを、高精細なパターンで形成可能となる。これにより、ＴＦＴ等の電子素子において、複雑かつ微細なパターンで電極等の導電膜を形成することができるようになり、素子の高性能化を実現可能となる。
【００５７】
尚、上記実施の形態では、１本のソース電極１６Ａと、２本のドレイン電極１６Ｂとが交互に設けられた電極パターンおよび蒸着用マスク１０の開口パターンを例に挙げたが、ソース電極１６Ａおよびドレイン電極１６Ｂの本数やレイアウトについてはこれに限定されるものではない。
【００５８】
例えば、開口パターンにおける開口数を増やし、ソース電極１６Ａおよびドレイン電極１６Ｂをそれぞれ２本以上、交互に設けるようにしてもよい。ソース電極１６Ａおよびドレイン電極１６Ｂを２本ずつ交互に配設した場合には、最終的に配線層１８Ａ，１８Ｂと接続されることで、図１８（Ａ）に示したような各コの字形状のソース電極１６Ａ１およびドレイン電極１６Ｂを形成可能である。また、各３本以上交互に配設した場合には、図１８（Ｂ）に示したような各櫛歯形状のソース電極１６Ａ２およびドレイン電極１６Ｂ２を形成可能である。尚、櫛歯形状の場合、ソース電極１６Ａおよびドレイン電極１６Ｂの本数（歯数）については特に限定されない。以下、そのような櫛歯形状の電極パターンを形成する場合を例に挙げて、電極パターンの他の形成手法例について説明する。
【００５９】
＜変形例２＞
図１９は、上記実施の形態における蒸着用マスク１０の開口パターン（開口パターン１０ｃ）の模式図である。開口パターン１０ｃは、上述の開口パターン１０ａ，１０ｂと同様、マトリクス状に配置された複数のＴＦＴ形成領域のそれぞれに、ソース電極およびドレイン電極を形成する際に使用されるものである。また、開口パターン１０ｃは、開口部１１Ａの一具体例として開口部１１Ａ３、開口部１１Ｂの一具体例として開口部１１Ｂ３を有しており、上記開口パターン１０ａと同様、開口部１１Ａ３と開口部１１Ｂ３とが１対１対応で配置されている。但し、本変形例では、ソース電極およびドレイン電極と、それぞれに電気的に接続される配線層（上述の配線層１８Ａ，１８Ｂに相当）との電極パターンが１枚のマスク（１つの開口パターン）に集約されてなるものである。
【００６０】
具体的には、開口パターン１０ｃは、開口部１１Ｂ３として、少なくとも一部に櫛歯形状を有するユニット開口Ｂ３１と、同じく櫛歯形状を有するユニット開口Ｂ３２とが、互いの櫛歯部分が噛み合うように配設されたものである。ユニット開口Ｂ３１は、例えば、ソース電極部分（櫛歯部分）に対応する（ソース電極を形成するための）電極用開口３１１と、これに接続される配線部分に対応する配線用開口３１２とが、一体的に（連結して）形成されたものである。このユニット開口Ｂ３１は、例えば、ＴＦＴ毎に設けられている。ユニット開口Ｂ３２は、例えば、ドレイン電極部分（櫛歯部分）に対応する電極用開口３２１と、これに接続される配線部分に対応する配線用開口３２２とが一体的に形成されたものである。このユニット開口Ｂ３２は、列方向において互いに連結して設けられている（配線用開口３２２が列方向に沿って配置されたユニット開口Ｂ３２において共通化されている）。尚、開口部１１Ａ３は、そのような開口部１１Ｂ３の微細形状に倣った形状で、かつ開口部１１３Ｂよりも一回り大きく設けられている。
【００６１】
このような開口パターン１０ｃを有する蒸着用マスク１０を用いることにより、上述したようなＴＦＴ１の製造プロセスにおいて、それぞれが櫛歯形状を有するソース電極およびドレイン電極と、各電極に接続される配線層とを、同一工程において一括形成できる。よって、これらの各層を高精細なパターンで形成できると共に、工程数を減らし、製造プロセスを簡略化することが可能となる。
【００６２】
尚、本変形例では、開口部１１Ａ３および開口部１１Ｂ３が１対１対応で配置される場合を例に挙げたが、この例においても、１つの開口部１１Ａ３に、複数の開口部１１Ｂ３が対向して設けられていてもよい。例えば図２０に示した開口パターン１０ｄのように、列方向に沿って配置された複数のユニット開口Ｂ３１，Ｂ３２が、１つの開口部１１Ａ４（開口部１１Ａの一具体例）に対向して設けられていてもよい。但し、形状安定性の観点から、図１９に示した開口パターン１０ｃを用いることが望ましい。
【００６３】
以上、実施の形態、適用例および変形例を挙げて説明したが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、蒸着用マスクの開口パターンおよびそれを用いて形成される被蒸着膜パターンについては、上述したものに限らず、他の様々な形状およびレイアウトを取り得る。特に、本開示の蒸着用マスクを用いることにより、例えば数μｍ〜２０μｍ程度の微細な幅で延在する線形部分を有するパターン、そのような線形部分が複数、微小間隔でレイアウトされたパターン、あるいはそのような線形部分と他の形状とが組み合わされたパターン等の場合にも、高精度に形成することができる。また、そのような微細化部分は、一方向に延在する線形状（直線形状）に限定されず、曲線形状であってもよい。更に、このような線形状以外にも、例えば数μｍ〜２０μｍの範囲で一辺の長さが形成される多角形状や、そのような範囲の径を有する円形状、あるいは楕円形状等であってもよい。
【００６４】
また、上記実施の形態等では、本開示の電子素子の一例としてボトムゲート，トップコンタクト構造の有機ＴＦＴを挙げたが、電子素子としてはＴＦＴに限らず、導電膜のパターン形成を要するアクティブ素子であればよい。また、ＴＦＴの構造についても上述のものに限定されず、有機半導体以外の半導体、例えば無機半導体や酸化物半導体を用いたものであってもよい。さらに、ボトムゲート，ボトムコンタクト構造であってもよいし、トップゲート構造（ボトムコンタクト，トップコンタクトいずれでもよい）であってもよい。
【００６５】
更に、上記実施の形態等では、本開示の電子素子における導電膜の一例として、ＴＦＴのソース電極およびドレイン電極を挙げたが、導電膜として、ＴＦＴにおける他の電極や配線を本開示の蒸着用マスクにより形成するようにしてもよい。但し、本開示の蒸着用マスクは、微細スケールを有する導電膜の形成に好適である。
【００６６】
尚、本開示は、以下の（１）〜（２０）に記載したような構成であってもよい。
（１）１または複数の第１開口部を有する基板と、前記基板の第１主面側に設けられると共に、各第１開口部と連通する１または複数の第２開口部を有する高分子膜とを備えた蒸着用マスク。
（２）前記高分子膜の膜厚は前記基板の厚みよりも小さい上記(1)に記載の蒸着用マスク。
（３）前記高分子膜の膜厚は２０μｍ以下である上記(1)または(2)に記載の蒸着用マス  ク。
（４）前記第２開口部の開口形状は、前記高分子膜の膜厚に応じた微細形状を有する上記(1)〜(3)のいずれかに記載の蒸着用マスク。
（５）前記第２開口部が複数設けられ、複数の第２開口部は、各開口形状が線形状を有すると共にその延在方向と略直交する方向に沿って並列して設けられている上記(1)〜(4)のいずれかに記載の蒸着用マスク。
（６）前記第２開口部が複数設けられ、複数の第２開口部の各開口形状は、少なくとも一部に櫛歯形状を有する上記(1)〜(5)のいずれかに記載の蒸着用マスク。
（７）前記高分子膜上に、感光性樹脂層が設けられている上記(1)〜(6)のいずれかに記載の蒸着用マスク。
（８）前記基板の第２主面側に、感光性樹脂層が設けられている上記(1)〜(7)のいずれかに記載の蒸着用マスク。
（９）前記第１開口部および前記第２開口部がそれぞれ複数設けられ、前記第１開口部と前記第２開口部とが１対１対応で互いに対向して設けられている上記(1)〜(8)のいずれかに記載の蒸着用マスク。
（１０）前記第２開口部が複数設けられ、１つの第１開口部に２つ以上の第２開口部が対向して設けられている上記(1)〜(9)のいずれかに記載の蒸着用マスク。
（１１）前記第１開口部の断面形状は、前記基板の第２主面側よりも第１主面側においてより大きな幅を有する上記(1)〜(10)のいずれかに記載の蒸着用マスク。
（１２）基板上の選択的な領域に導電膜を備え、前記導電膜は、その裾野部分が前記基板側に向かってより緩やかな勾配となるように傾斜している電子素子。
（１３）前記導電膜は、トランジスタのソース電極およびドレイン電極である上記(12)に記載の電子素子。
（１４）前記基板側から順にゲート電極、ゲート絶縁膜、半導体層および保護膜をこの順に備え、前記保護膜上に、前記導電膜としての前記ソース電極および前記ドレイン電極が設けられ、かつ前記ソース電極および前記ドレイン電極の一部または全部は２０μｍ以下の幅で設けられている上記(13)のいずれかに記載の電子素子。
（１５）前記ソース電極および前記ドレイン電極はそれぞれ櫛歯形状を有する上記(13)または(14)に記載の電子素子。
（１６）有機薄膜トランジスタである上記(12)〜(15)のいずれかにに記載の電子素子。
（１７）基板に１または複数の第１開口部を形成する工程と、基板の第１主面側に、前記第１開口部と連通する１または複数の第２開口部を有する高分子膜を形成する工程とを含む蒸着用マスクの製造方法。
（１８）前記基板の第１主面側に高分子膜を成膜した後、この高分子膜上に感光性樹脂層をパターン形成して、前記感光性樹脂層をマスクとしたエッチングにより前記高分子膜に前記第２開口部を形成し、前記基板の第２主面側に他の感光性樹脂層をパターン形成して、前記他の感光性樹脂層をマスクとしたエッチングにより前記基板に前記第１開口部を形成する上記(17)に記載の蒸着用マスクの製造方法。
（１９）前記基板の第１主面側に高分子膜を成膜した後、この高分子膜上に感光性樹脂層をパターン形成して、前記感光性樹脂層をマスクとしたエッチングにより前記高分子膜に前記第２開口部を形成した後、前記第２開口部を有する高分子膜をマスクとしたエッチングにより前記基板に前記第１開口部を形成する上記(17)または(18)に記載の蒸着用マスクの製造方法。
（２０）蒸着用マスクを用いて導電膜を形成する工程を少なくとも含み、前記蒸着用マスクとして、１または複数の第１開口部を有する基板と、前記基板の第１主面側に設けられると共に、各第１開口部と連通する１または複数の第２開口部を有する高分子膜とを備えたものを用いる電子素子の製造方法。
【符号の説明】
【００６７】
１０…蒸着用マスク、１１Ａ，１１Ａ１〜１１Ａ４…開口部（蒸着源側）、１１Ｂ，１１Ｂ１〜１１Ｂ４…開口部（被蒸着膜側）、１１０…基板、１１１，１１３…フォトレジスト膜、１１２…高分子膜、１…ＴＦＴ、１３…基板、１２…ゲート電極、１４…ゲート絶縁膜、１５…半導体層、１６Ａ…ソース電極、１６Ｂ…ドレイン電極、１７…保護膜、１８Ａ，１８Ｂ…配線層。
【図１】
2013021165.tif 000003
【図２】
2013021165.tif 000004
【図３】
2013021165.tif 000005
【図４】
2013021165.tif 000006
【図５】
2013021165.tif 000007
【図６】
2013021165.tif 000008
【図７】
2013021165.tif 000009
【図８】
2013021165.tif 000010
【図９】
2013021165.tif 000011
【図１０】
2013021165.tif 000012
【図１１】
2013021165.tif 000013
【図１２】
2013021165.tif 000014
【図１３】
2013021165.tif 000015
【図１４】
2013021165.tif 000016
【図１５】
2013021165.tif 000017
【図１６】
2013021165.tif 000018
【図１７】
2013021165.tif 000019
【図１８】
2013021165.tif 000020
【図１９】
2013021165.tif 000021
【図２０】
2013021165.tif 000022