(57)【要約】【課題】半導体材料中に空洞を含む微細構造を埋め込む際に、不要な段差を生じにくくすることが可能となる半導体素子の製造方法を提供する。【解決手段】上記課題を達成するための半導体素子の製造方法であって、  半導体層の表面に第１の微細孔が配列された第１の領域を形成する工程と、  前記第１の領域に隣接する第２の領域の半導体層の表面の一部を除去する工程と、  再成長または熱処理によって前記第１の微細孔の上部を塞ぐ工程と、  を有する構成とする。【選択図】            図１
2013258349.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の表面に第１の微細孔が配列された第１の領域を形成する工程と、
前記第１の領域に隣接する第２の領域の半導体層の表面の一部を除去する工程と、
再成長または熱処理によって前記第１の微細孔の上部を塞ぐ工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項２】
前記再成長または熱処理の前に前記第２の領域から除去する単位面積あたりの半導体の体積Ａと、
前記再成長または熱処理時に前記第１の微細孔に充填される単位面積あたりの半導体の体積Ｂが、
以下の不等式を満たすことを特徴とする請求項１に記載の半導体素子の製造方法。
０＜Ａ＜２×Ｂ
【請求項３】
前記第２の領域の半導体層の表面の一部を除去する工程において、前記第２の領域の半導体層の表面を均一な深さで除去することを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。
【請求項４】
前記第２の領域の半導体層の表面の一部を除去する工程において、前記第２の領域の半導体層の表面に、前記第１の微細孔とは異なる大きさを有する第２の微細孔を形成することを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。
【請求項５】
前記第２の微細孔のアスペクト比が、前記第１の微細孔のアスペクト比よりも小さいことを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
前記第２の微細孔のアスペクト比が１より小さいことを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項７】
前記第２の微細孔の深さが、面内分布を持つことを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項８】
前記第２の微細孔の深さが、第１の領域からの距離に応じて変化することを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項９】
前記第２の微細孔の深さが、第１の領域から離れるにしたがって小さくなることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記第２の微細孔の深さが、不連続に変化していることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項１１】
前記半導体層が、窒化ガリウム系半導体材料であり、
前記熱処理時の温度が、９５０℃以上１１５０℃以下であることを特徴とする請求項１から１０のいずれか１項に記載の半導体素子の製造方法。
【請求項１２】
前記熱処理時の温度が、１０００℃以上１１００℃以下であることを特徴とする請求項１１に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料中に微細構造を埋め込むために用いられる製造方法に関する。
【背景技術】
【０００２】
近年、半導体材料中に微細構造を形成した素子が開発されている。
一例として、フォトニック結晶を利用した発光素子について説明する。
フォトニック結晶とは、屈折率が光波長程度で周期的に変調する構造であり、その周期性によって光学特性を様々に制御できることが知られている。
フォトニック結晶を発光素子に組み込むことで、特定の波長帯の光の伝搬を抑制したり、光の回折方向を制御したりすることができ、発光素子の高効率化や高機能化が期待できる。
フォトニック結晶を半導体発光素子に利用する場合、電流注入のために、フォトニック結晶を形成した後に半導体多層膜や電極等の付加的な構造を形成することが多い。
【０００３】
一般に１次元や２次元フォトニック結晶は、半導体材料の表面にエッチング等で周期的な孔を掘ることで形成される。
形成されたフォトニック結晶は孔の上部が開いているので、そのまま付加的な構造を形成しようとすると孔の一部または全部に半導体や金属が充填され、屈折率変調が乱されたり、光吸収の増大を引き起こしたりする。
それを防ぐためには、付加的な構造を形成する前に何らかの方法で孔に蓋を形成し、半導体材料中に空洞が閉じ込められた構造にする必要がある。
【０００４】
特許文献１には、半導体材料である窒化ガリウムの表面にトレンチ構造等を形成した後に熱処理を行い、マストランスポートを起こして、窒化ガリウム中に空洞等を形成する製造方法が開示されている。
また、別の製造方法として、再成長を利用して空洞を埋め込む方法も知られている。
図５に、基板上に１回目の成長で形成した窒化ガリウム系半導体層の表面に、電子線リソグラフィとドライエッチングにより２次元フォトニック結晶を形成し（図５（ａ））、その後２回目の成長（再成長）を行った構造（図５（ｂ））の断面ＳＥＭ写真を示す。
なお、１回目の成長により形成した部分と２回目の成長により形成した部分を区別しやすくするために、１回目と２回目の成長でドーピング濃度を意図的に変えており、それがＳＥＭ写真の明暗に反映されている。
再成長後の写真において白く見えている層５００が１回目の成長により形成された部分であり、その上の黒く見えている層５１０が２回目の成長により形成された部分である。
図５（ｂ）からわかるように、孔の上部を覆うように再成長が行われて蓋が形成され、元々の孔の深さが一定以上であれば空洞が半導体中に形成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１１１７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の特許文献１または図５に示された製造方法を用いれば、半導体材料中に空洞からなる微細構造を埋め込むことができる。
しかしながら、それらの製造方法を使用した場合、以下のような課題が生じる。図６に、図５と同一サンプルの、フォトニック結晶を形成した領域の端付近の断面ＳＥＭ写真を示す。
図６（ａ）が断面を斜め上から観察したものであり、図６（ｂ）が断面を正面から図６（ａ）より高倍率で観察したものである。
フォトニック結晶が形成された領域の境目に段差が生じていることがわかる。
この段差が生じる原因は、再成長時に孔に蓋を形成したり、孔の底や側壁に半導体材料がわずかに付着したりすることで半導体材料の一部が消費されるからだと考えられる。
それにより、孔を形成しなかった領域に比べて、上に成膜される半導体層の厚みが減少し、結果として段差を生じる。
熱処理によるマストランスポートを利用した製造方法の場合も、再成長と同様、孔の内部や蓋の部分で半導体材料の一部が消費されるので、同様の課題が生じる。
【０００７】
このような段差が生じてしまうと、素子作製上さまざまな問題が生じる。
例えば、その上に半導体多層膜や電極など何らかの付加的な構造を形成しようとした場合、段差上に積む層も段差を反映した形状となってしまう。付加的な構造の層厚に対して段差が大きい場合などは断絶が生じることもあり得る。
また、膜厚が変化すると導波光にとっての実効屈折率が変化するので、段差部分で光の反射が生じる。それが戻り光となって発光素子の特性を不安定にする原因となり得る。
さらに、段差により実装が困難になる等の不具合が考えられる。
【０００８】
本発明は、上記課題に鑑み、半導体材料中に空洞を含む微細構造を埋め込む際に、不要な段差を生じにくくすることが可能となる半導体素子の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体素子の製造方法は、半導体層の表面に第１の微細孔が配列された第１の領域を形成する工程と、
前記第１の領域に隣接する第２の領域の半導体層の表面の一部を除去する工程と、
再成長または熱処理によって前記第１の微細孔の上部を塞ぐ工程と、
を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、半導体材料中に空洞を含む微細構造を埋め込む際に、不要な段差を生じにくくすることが可能となる半導体素子の製造方法を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１における製造方法を説明する模式図である。
【図２】本発明の実施例２における製造方法を説明する模式図である。
【図３】本発明の実施例３における製造方法を説明する模式図である。
【図４】本発明の実施例４における製造方法を説明する模式図である。
【図５】再成長により半導体中に空洞を形成する製造方法で作製された構造の走査型電子顕微鏡（ＳＥＭ）写真である。
【図６】本発明が解決する課題を説明するための走査型電子顕微鏡（ＳＥＭ）写真である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施形態における半導体素子の製造方法について説明する。なお、本明細書中では、素子の基板側を下側、基板と反対側を上側と定義する。まず、本明細書中における第１の領域について定義する。
第１の領域とは、半導体層の表面に微細孔を形成し、続いて再成長や熱処理を行った後にも半導体中に空洞が残存するように形成される領域のことである。
また、同様に本明細書中における第２の領域について定義する。
第２の領域とは、第１の領域に隣接して配置され、表面の一部を除去した後に再成長や熱処理を行った後は半導体中に空洞が残存しない、または第１の領域の空洞に比べて小さい空洞しか残存しないように形成される領域のことである。
【００１３】
つぎに、製造工程について説明する。
まず、基板上に半導体層を形成する。半導体層の形成には、一般的に使用されている結晶成長技術を使用することができる。例えば有機金属気相成長法（ＭＯＣＶＤ）や分子線エピタキシー法（ＭＢＥ）などである。
次に、第１の領域の半導体層の表面に複数の第１の微細孔を形成する。
微細孔の形成には、一般的に使用されている半導体プロセスを使用することができる。例えば、フォトリソグラフィや電子線リソグラフィ、ドライエッチングやウエットエッチングなどである。
さらに、第２の領域の半導体層の表面の一部を除去する。ここでも第１の領域に微細孔を形成するときと同様の半導体プロセスを使用することができる。
最後に、再成長や熱処理を行って微細孔の上部に蓋を形成し、半導体中に空洞を埋め込む。
なお、第１の領域に第１の微細孔を形成する工程と、第２の領域の表面の一部を除去する工程は、どちらを先に行ってもよいし、作製条件を同一にすることが可能ならば同時に行ってもよい。
【００１４】
ここで、再成長や熱処理で孔に蓋を形成して半導体中に空洞を形成する原理について簡単に説明する。
まず、再成長を使用した場合について説明する。
半導体層の表面に表面処理を行ったり成長阻害用のマスクを形成したりせずに再成長を行う場合は、孔の底や側壁も含め半導体層表面全面から成長が起こり得るが、
微細孔の内部には半導体の原料ガスが入り込みにくいので、孔を形成していない領域や孔の上部に比べると孔の下側における成長レートは遅くなる。
孔の底や下部側壁からの成長で孔が埋まるよりも早く、孔の上部側壁等からの成長によって蓋が形成されると、半導体中に空洞が埋め込まれることになる。
【００１５】
つぎに、熱処理を使用した場合について説明する。
半導体で形成された構造を適切な雰囲気中において熱処理することで、半導体材料がマストランスポートを起こす。
マストランスポートは、加熱によって結晶を形成する原子の一部が移動し、表面自由エネルギーが小さくなるように再配列される現象である。
上部の空いた孔の形状よりも、蓋を形成して閉じた空洞の形状のほうが表面自由エネルギーを小さくできるため、適切な条件で熱処理を行うだけで自動的に孔に蓋が形成される。
【００１６】
一般には空洞の形状が球形に近いほど表面自由エネルギーが小さくなるが、異方性の大きい半導体材料の場合は、結晶面を反映した形状になる場合もある。
例えば、ｃ面成長した窒化ガリウムに円柱状の微細孔を形成した後に熱処理でマストランスポートを起こすと、六角柱状の空洞が得られる。
【００１７】
本発明において、再成長や熱処理を行う前に第２の領域の表面の一部を除去する意図について説明する。
第１の領域に微細孔を形成した後に再成長や熱処理を行うと、前述したように孔の内部で半導体材料が消費されてしまうので、上に成膜される半導体層の厚さが第２の領域に比べて薄くなってしまう。
ここで、薄くなる分だけ予め第２の領域から半導体を除去しておくことで、第１の領域と第２の領域の最終的な高さを揃えることができ、段差を低減できる。
第２の領域の表面を一部除去する工程では、均一に除去してもよいし、第１の微細孔とは異なる形状の第２の微細孔を配列したものを形成してもよい。
第２の微細孔も再成長や熱処理時にその一部または全部が埋設される。
最終的に第２の領域に残存する空洞を第１の領域より小さくしたい場合は、第１の微細孔に比べて第２の微細孔が埋設されやすい形状にしておく必要がある。
【００１８】
ここで、本明細書中で使用するアスペクト比という言葉について定義する。
微細孔の高さを最太部の幅で割った値をアスペクト比と呼ぶ。孔の形状が縦に細長い柱状であればアスペクト比は大きくなる。
アスペクト比の大きい孔の方が再成長や熱処理時に空洞を残しやすいので、第１の微細孔と第２の微細孔のアスペクト比に差があるほど、空洞の残りやすさに違いが出る。
それぞれの微細孔のアスペクト比の具体的な値としては、好ましくは第１の微細孔のアスペクト比は１より大きく、第２の微細孔のアスペクト比は１より小さい。
さらに好ましくは、第１の微細孔のアスペクト比は２より大きく、第２の微細孔のアスペクト比は０．５より小さい。
第２の微細孔は全て同一の大きさと形状のものを配列してもよいし、大きさや形状が連続的または不連続的に変化するように配列してもよい。大きさや形状に面内分布を設けておくと、再成長や熱処理後の膜厚に面内分布を設けることができる。これにより、第２の微細孔の深さが面内分布を持つようにして傾斜や階段状の形状を実現できる。
【００１９】
段差を低減するという目的から、第２の領域を除去する体積に制限がかかる。第２の領域から除去される単位面積あたりの半導体の体積Ａが、再成長や熱処理時に第１の微細孔に充填される半導体の単位面積あたりの体積Ｂと等しい時に段差が最も低くなる。また、ちょうど同じ体積でなくても、０から２倍の範囲であれば、除去しない場合に比べて段差を低減できる。
つまり、以下の不等式を満たす場合に本発明の効果を得ることができる。
０＜Ａ＜２×Ｂ
第１の微細孔に充填される半導体の体積は、種々の条件によって左右される。
半導体材料の種類、第１の微細孔の形状、再成長または熱処理を行う際の温度や圧力などが主な要因となる。
特定の条件において充填される体積を知るためには、実際にその条件で試作を行い、図５のように断面ＳＥＭ等で確認することで知ることができる。
【００２０】
熱処理によって微細孔に蓋をする場合、半導体材料によって適切な温度が異なる。温度が低すぎるとマストランスポートが十分に起こらないので、蓋が形成されず、孔の上部が開いたままとなってしまう。
逆に温度が高すぎると、半導体材料の移動距離が大きくなりすぎて、隣接する孔同士がくっついたり、孔の形状が不安定になったりする不具合が生じる。
例えば、窒化ガリウム系半導体材料に微細孔を形成した後に熱処理により蓋をする場合、我々の実験によると９５０℃以上１１５０℃以下の範囲であれば適切な形状の空洞を形成することが可能である。
また、熱処理時の温度の安定性や再現性を考慮すると、１０００℃以上１１００℃以下の範囲がより好ましい。
【００２１】
なお、再成長や熱処理の際に半導体材料の面内方向の平均移動距離が大きい場合は、分布が平均化されるので、本発明の製造方法を使用しなくても微細孔を埋め込んだ部分と埋め込んでいない部分との段差が生じにくくなる場合も考えられる。
半導体材料の面内方向の移動距離は、再成長や熱処理時の温度、時間、組成に依存する。例えば、ＡｌＧａＮ系材料の熱処理によりマストランスポートを起こす場合、材料は面内方向に概ね０〜数ミクロン程度移動することが知られている。したがって、第１の領域の大きさが数ミクロン以下であるときには段差が生じないため本発明の製造方法を使用する必要がない場合もあるが、それ以上の大きさの場合には段差が発生しやすく、本発明の製造方法が有用な範囲だと言える。
【実施例】
【００２２】
以下に、本発明の実施例について説明する。
［実施例１］
実施例１として、本発明を適用したフォトニック結晶の製造例について、図１を用いて説明する。
まず、初めに、図１（ａ）に示すように、基板上に半導体層を形成する。１００はサファイア基板、１１０は基板上にＭＯＣＶＤを用いて成長したＧａＮ層である。
次に、図１（ｂ）に示すように、第１の領域１１５に第１の微細孔１２０を形成する。微細孔の形成には電子線リソグラフィと、塩素ガスを使用したドライエッチング（ＩＣＰ−ＲＩＥ）を用いた。
ＧａＮ層の表面に形成された第１の微細孔の直径は７０ｎｍ、深さは２７５ｎｍ、ピッチは１６０ｎｍである。
その後、図１（ｃ）に示すように、第１の領域の外側に位置する第２の領域１２５の表面を均一に削る。この工程ではフォトリソグラフィと、塩素ガスを使用したドライエッチング（ＩＣＰ‐ＲＩＥ）を用いた。第２の領域を削る深さは約２０ｎｍである。
【００２３】
最後に、図１（ｄ）に示すように、ＭＯＣＶＤ装置を用いて孔に蓋を形成するようにＧａＮの再成長を行う。再成長時の基板温度は９００℃に設定した。
再成長後にはＧａＮ中に空洞１４０が形成される。空洞の直径は７０ｎｍ、深さは１４０ｎｍ、ピッチは１６０ｎｍである。
再成長時に第１の微細孔の内部にＧａＮが充填されたため再成長前に比べて深さが減少している。
この充填された体積に相当するぶんだけ第１の領域に積層される層の厚さが薄くなるが、図１（ｃ）に示した工程で第２の領域の表面を予め削っておいたため、再成長後の表面は図１（ｄ）に示すようにほぼ平坦な形状が得られた。
【００２４】
［実施例２］
実施例２として、実施例１とは異なる形態のフォトニック結晶の製造例を、図２を用いて説明する。
本実施例における実施例１との差異は、以下２点である。
（１）図２（ｃ）に示した工程で第２の領域に第２の微細孔を形成する点。
（２）図２（ｄ）に示した工程で熱処理により孔に蓋を形成する点。
それ以外の工程は実施例１と同様である。
図２（ｃ）において、第２の領域に第２の微細孔２３０を形成する。第２の微細孔の直径は７０ｎｍ、深さは９５ｎｍ、ピッチは１６０ｎｍである。
図２（ｄ）において、窒素およびアンモニア雰囲気中で１０２５℃で熱処理を行うことでマストランスポートを起こし、孔に蓋を形成した。
【００２５】
熱処理後にはＧａＮ中に空洞２４０が形成される。空洞の直径は７０ｎｍ、深さは１８０ｎｍ、ピッチは１６０ｎｍである。
本実施例においても、第１の微細孔に充填される半導体材料と同程度の体積を第２の領域から予め除去しておいたので、熱処理後の表面は平坦となる。
【００２６】
［実施例３］
図３を用いて、本実施例におけるフォトニック結晶の製造例を説明する。
本実施例における実施例２との差異は、第２の領域の形状が第１の領域からの距離に応じて変化するように構成されている点である。例えば、微細孔の深さが、第１の領域から離れるにしたがって小さくなるようにする。
具体的には、図３（ｃ）に示した工程で第２の微細孔の深さを２段階にする点である。
第２の領域のうち、第１の領域に近い方には実施例２と同様の深さの微細孔３３０を形成しているが、第１の領域から遠い方にはそれよりも浅い深さの微細孔３３５を形成している。
この構造を熱処理すると、図３（ｄ）に示したように、第２の領域中の任意の位置に、任意の高さの段差３５０を形成することができる。
本実施例においては、段差を完全に抑制しているわけではないが、任意の位置と高さで段差を形成することができるので、前述した段差による不具合を抑制しつつ、自由度の高い構造の作製が可能になる。
【００２７】
［実施例４］
図４を用いて、本実施例におけるフォトニック結晶の製造例を説明する。
本実施例における実施例２との差異は、図４（ｃ）に示した工程で第２の微細孔の深さを連続的に変化させている点である。
この構造を熱処理すると、図４（ｄ）に示したように、第２の領域の高さが徐々に変化する構造を実現することができ、自由度の高い構造の作製が可能になる。以上、実施例について説明したが、本発明の製造方法は記載した実施例に限定されるものではない。
半導体材料の種類や組成、微細構造の形状や大きさは本発明の範囲内で適宜変更できる。
【符号の説明】
【００２８】
１００：基板
１１０：半導体層（ＧａＮ層）
１１５：第１の領域
１２０：第１の微細孔
１２５：第２の領域
２３０：第２の微細孔
【図１】
2013258349.tif 000003
【図２】
2013258349.tif 000004
【図３】
2013258349.tif 000005
【図４】
2013258349.tif 000006
【図５】
2013258349.tif 000007
【図６】
2013258349.tif 000008