(57)【要約】【課題】直流電圧を出力可能で且つ小型化が可能な発電モジュールを提供する。【解決手段】発電モジュールは、発電部２４を有する発電デバイス１と、発電部２４で発生する交流電圧を直流電圧に変換する電圧変換回路３と、発電デバイス１及び電圧変換回路３を構成する複数の構成部品３１の一部が表面実装された実装基板５とを備えている。そして、発電モジュールは、実装基板５が、複数の構成部品３１のうちの少なくとも１つが内蔵部品として回路基板５０に埋め込まれた部品内蔵基板からなる。【選択図】図１
2013145781.tif 000002
【特許請求の範囲】
【請求項１】
発電部を有する発電デバイスと、前記発電部で発生する交流電圧を直流電圧に変換する電圧変換回路と、前記発電デバイス及び前記電圧変換回路を構成する複数の構成部品の一部が表面実装された実装基板とを備え、前記実装基板は、複数の前記構成部品のうちの少なくとも１つが内蔵部品として回路基板に埋め込まれた部品内蔵基板であることを特徴とする発電モジュール。
【請求項２】
前記内蔵部品の少なくとも一部が、前記回路基板内における前記発電デバイスの投影領域に配置されてなることを特徴とする請求項１記載の発電モジュール。
【請求項３】
複数の前記構成部品として、整流素子、昇圧用インダクタ及びコンデンサを有し、前記内蔵部品が前記昇圧用インダクタであることを特徴とする請求項２記載の発電モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発電モジュールに関するものである。
【背景技術】
【０００２】
振動エネルギを電気エネルギに変換する発電デバイスは、エネルギーハーベスティング（Energy Harvesting）、ユビキタスネットワーク（ubiquitousnetworks）、パワーＭＥＭＳ（Power Micro Electro MechanicalSystems）等の分野で注目されている。この種の発電デバイスとしては、例えば、圧電型振動発電デバイス、静電誘電型振動発電デバイス及び電磁誘導型振動発電デバイス等が知られている（例えば、特許文献１，２）。
【０００３】
特許文献１には、図７に示す発電デバイスが記載されている。この発電デバイスは、フレーム部（支持部）１２１及びフレーム部１２１に揺動自在に支持されたカンチレバー部１２２を有するカンチレバー形成基板１２０と、カンチレバー部１２２の振動に応じて交流電圧を発生する圧電変換部１２４とを備えている。圧電変換部１２４は、カンチレバー形成基板１２０の一表面側においてカンチレバー部１２２に形成されている。また、カンチレバー形成基板１２０は、カンチレバー部１２２の先端部に、錘部１２３が一体に設けられている。
【０００４】
フレーム部１２１とカンチレバー部１２２と錘部１２３とは、素子形成基板１２０ａを用いて形成されている。素子形成基板１２０ａとしては、単結晶のシリコン基板、多結晶のシリコン基板、ＳＯＩ（Silicon on Insulator）基板及び金属基板等が記載されている。
【０００５】
圧電変換部１２４は、下部電極１２４ａと、下部電極１２４ａにおけるカンチレバー部１２２側とは反対側に形成された圧電層１２４ｂと、圧電層１２４ｂにおける下部電極１２４ａ側とは反対側に形成された上部電極１２４ｃとで構成されている。
【０００６】
また、カンチレバー形成基板１２０の上記一表面側には、下部電極１２４ａ及び上部電極１２４ｃそれぞれに接続配線１２６ａ，１２６ｃを介して電気的に接続された下部電極用パッド１２７ａ及び上部電極用パッド１２７ｃが形成されている。
【０００７】
また、特許文献２には、図８及び図９に示す圧電振動発電機２００が記載されている。
【０００８】
圧電振動発電機２００は、空胴２０１ａが中央に形成された支持体２０１と、空胴２０１ａの中央部に設けられ、外部振動による機械的振動によって励振される直方体の可動錘２０２と、支持体２０１と可動錘２０２との間に設けられた１対の弾性梁２０３ａ、２０３ｂとにより構成されている。ここで、支持体２０１、可動錘２０２及び弾性梁２０３ａ、２０３ｂは、シリコンにより一体で構成されている。
【０００９】
各弾性梁２０３ａ、２０３ｂの一端は、支持体２０１の上端に結合され、他端が可動錘２０２の上端に結合されている。また、各弾性梁２０３ａ、２０３ｂは複数の片持ち梁が折り返し連結された構造をなしている。さらに、各弾性梁２０３ａ、２０３ｂ上には、下部電極２０３１、圧電体層２０３２及び上部電極２０３３（図９のみに図示）が形成されている。下部電極２０３１は、図示しないＡｕボンディングワイヤ等によって下部電極配線パターン２０４ａ及び下部電極パッド２０５ａ（図８のみに図示）に接続されている。上部電極２０３３は、図示しないＡｕボンディングワイヤ等によって上部電極配線パターン２０４ｂ及び上部電極パッド２０５ｂ（図８のみに図示）に接続されている。
【００１０】
さらに、支持体２０１と可動錘２０２との間には、１対の弾性梁２０６ａ、２０６ｂが設けられている。弾性梁２０６ａ、２０６ｂは、機械的なダンパの役目を果たしており、外部振動による過度の可動錘２０２の動きを抑制して圧電振動発電機２００の損壊を防止する。
【００１１】
圧電振動発電機２００は、外部振動によって可動錘２０２が変位したときに、弾性梁２０３ａ、２０３ｂが変形し、この結果、弾性梁２０３ａ、２０３ｂに設けられた圧電体層２０３２の下部電極２０３１、上部電極２０３３間に交流起電力が発生することになる。
【００１２】
また、特許文献２には、発電装置として、図１０に示すように、圧電振動発電機２００、整流器２２０及び蓄電器２３０が絶縁基板２４０上に実装されたものが記載されている。
【００１３】
この発電装置では、圧電振動発電機２００に発生した交流電圧が、整流器２２０によって全波整流された電圧に変換され、蓄電器２３０に蓄電されることにより平滑化される。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０１１−９１３１９号公報
【特許文献２】特開２０１１−９７６６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
特許文献２に記載の発電装置のような発電モジュールでは、それぞれ個別部品である圧電振動発電機２００、整流器２２０及び蓄電器２３０が絶縁基板２４０上で一直線に並んで配置されており、小型化が難しい。
【００１６】
また、本願発明者らは、上述の発電モジュールの圧電振動発電機２００の代わりに、特許文献１に記載の発電デバイスを用い、整流器２２０と蓄電器２３０との間に、昇圧回路を設けた構成や、蓄電器２３０の代わりに昇圧回路を設けた構成を考えたが、これらの場合も小型化が難しい。
【００１７】
本発明は上記事由に鑑みて為されたものであり、その目的は、直流電圧を出力可能で且つ小型化が可能な発電モジュールを提供することにある。
【課題を解決するための手段】
【００１８】
本発明の発電モジュールは、発電部を有する発電デバイスと、前記発電部で発生する交流電圧を直流電圧に変換する電圧変換回路と、前記発電デバイス及び前記電圧変換回路を構成する複数の構成部品の一部が表面実装された実装基板とを備え、前記実装基板は、複数の前記構成部品のうちの少なくとも１つが内蔵部品として回路基板に埋め込まれた部品内蔵基板であることを特徴とする。
【００１９】
この発電モジュールにおいて、前記内蔵部品の少なくとも一部が、前記回路基板内における前記発電デバイスの投影領域に配置されてなることが好ましい。
【００２０】
この発電モジュールにおいて、複数の前記構成部品として、整流素子、昇圧用インダクタ及びコンデンサを有し、前記内蔵部品が前記昇圧用インダクタであることが好ましい。
【発明の効果】
【００２１】
本発明の発電デバイスにおいては、直流電圧を出力可能で且つ小型化が可能となる。
【図面の簡単な説明】
【００２２】
【図１】（ａ）は実施形態１の発電モジュールの概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面に対応する概略断面図である。
【図２】実施形態１の発電モジュールの回路図である。
【図３】実施形態１の発電モジュールの他の構成例の回路図である。
【図４】（ａ）は実施形態２の発電モジュールの概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図５】実施形態２の発電モジュールにおける発電デバイスの製造方法を説明するための主要工程断面図である。
【図６】（ａ）は実施形態３の発電モジュールの概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面に対応する概略断面図である。
【図７】（ａ）は従来例の発電デバイスの概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図８】従来例の圧電振動発電機を示す斜視図である。
【図９】図８のII-II線断面図である。
【図１０】従来例の圧電振動発電機を用いた発電装置を示す斜視図である。
【発明を実施するための形態】
【００２３】
（実施形態１）
以下、本実施形態の発電モジュールについて図１及び図２に基づいて説明する。
【００２４】
発電モジュールは、発電部２４を有する発電デバイス１と、発電部２４で発生する交流電圧を直流電圧に変換する電圧変換回路３と、発電デバイス１及び電圧変換回路３を構成する複数の構成部品３１の一部が表面実装された実装基板５とを備えている。ここにおいて、実装基板５は、複数の構成部品３１のうちの少なくとも１つが内蔵部品として回路基板５０に埋め込まれた部品内蔵基板である。
【００２５】
次に、発電モジュールの各構成要素について詳細に説明する。
【００２６】
発電デバイス１は、デバイス基板２０と、発電部２４とを備えている。デバイス基板２０は、支持部２１、支持部２１に揺動自在に支持されたカンチレバー部２２及びカンチレバー部２２における支持部２１側とは反対の先端部に設けられた錘部２３を有している。発電部２４は、カンチレバー部２２に設けられカンチレバー部２２の振動に応じて交流電圧を発生する。ここで、発電部２４は、デバイス基板２０にモノリシックに形成されている。発電デバイス１は、ＭＥＭＳ（micro electro mechanical systems）の製造技術を利用して製造されている。
【００２７】
デバイス基板２０は、基板２０ａから形成されている。ここで、デバイス基板２０は、基板２０ａの一表面側においてカンチレバー部２２が形成されている。基板２０ａとしては、シリコン基板２０ａ1上のシリコン酸化膜からなる埋込酸化膜２０ａ2上にシリコン層２０ａ3が形成されたＳＯＩ基板を用いている。基板２０ａの上記一表面は、（１００）面としてあるが、これに限らず、例えば、（１１０）面でもよい。
【００２８】
デバイス基板２０において、基板２０ａと発電部２４とは、基板２０ａの上記一表面側に形成されたシリコン酸化膜からなる第１の絶縁膜２０ｂによって、電気的に絶縁されている。また、デバイス基板２０は、基板２０ａの他表面側に、シリコン酸化膜からなる第２の絶縁膜２０ｃが形成されている。第１の絶縁膜２０ｂ及び第２の絶縁膜２０ｃは、熱酸化法により形成してある。第１の絶縁膜２０ｂ及び第２の絶縁膜２０ｃの形成方法は、熱酸化法に限らず、ＣＶＤ（Chemical Vapor Deposition）法等でもよい。ただし、第２の絶縁膜２０ｃは、必ずしも設ける必要はない。
【００２９】
上述の基板２０ａは、ＳＯＩ基板に限らず、単結晶のシリコン基板や多結晶のシリコン基板、ＭｇＯ基板、金属基板、ガラス基板、ポリマー基板等を用いることも可能である。基板２０ａとして、ＭｇＯ基板やガラス基板やポリマー基板等の絶縁性基板を用いる場合、第１の絶縁膜２０ｂ及び第２の絶縁膜２０ｃは必ずしも設ける必要はない。
【００３０】
デバイス基板２０は、支持部２１が、枠状（ここでは、矩形枠状）に形成されている。また、デバイス基板２０は、カンチレバー部２２及び錘部２３が、支持部２１の内側に配置されている。デバイス基板２０は、基板２０ａに、カンチレバー部２２と錘部２３とで構成される可動部を囲む平面視Ｕ字状のスリット２０ｄを形成することによって、カンチレバー部２２における支持部２１との連結部位以外の部分が、支持部２１と空間的に分離されている。支持部２１は、枠状の形状として、矩形枠状の形状を採用することが好ましい。これにより、発電デバイス１は、製造時に、支持部２１、カンチレバー部２２及び錘部２３の基礎となるウェハ（ここでは、ＳＯＩウェハ）を準備し、このウェハから多数の発電デバイス１を形成する前工程を行い、後工程において個々の発電デバイス１に分離するような製造方法を採用する場合に、ダイシング工程の作業性を向上させることが可能となる。
【００３１】
また、支持部２１は、外周形状が矩形状であることが好ましいが、内周形状については矩形状に限らず、例えば、矩形状以外の多角形状や円形状、楕円形状等の形状でもよい。また、支持部２１の外周形状は矩形状以外の形状でもよい。なお、支持部２１は、カンチレバー部２２を揺動自在に支持できる形状であればよく、必ずしも枠状である必要はない。
【００３２】
発電部２４は、カンチレバー部２２の厚み方向の一面側（基板２０ａの上記一表面側）に形成されている。発電部２４は、カンチレバー部２２側から順に、第１電極（下部電極）２４ａ、圧電体層２４ｂ及び第２電極（上部電極）２４ｃを有している。要するに、発電部２４は、圧電体層２４ｂと、この圧電体層２４ｂを厚み方向の両側から挟んで互いに対向する第１電極２４ａ及び第２電極２４ｃを備えている。
【００３３】
したがって、発電デバイス１は、カンチレバー部２２の振動によって発電部２４の圧電体層２４ｂが応力を受け第２電極２４ｃと第１電極２４ａとに電荷の偏りが発生し、発電部２４において交流電圧が発生する。要するに、発電デバイス１は、発電部２４が圧電材料の圧電効果を利用して発電する振動型発電素子である。
【００３４】
圧電体層２４ｂの平面形状は、第１電極２４ａよりも平面サイズがやや小さく、且つ、第２電極２４ｃよりもやや大きな、矩形状に形成されている。ここで、発電デバイス１は、支持部２１とカンチレバー部２２と錘部２３とを結ぶ方向において、第１電極２４ａと圧電体層２４ｂと第２電極２４ｃとが重なっている領域の支持部２１側の端を、支持部２１とカンチレバー部２２との境界に揃えてある。これにより、発電デバイス１は、上記領域の支持部２１側の端が上記境界よりもカンチレバー部２２側にある場合に比べて、カンチレバー部２２の振動時に応力が高くなる部分に存在する発電部２４の面積を大きくでき、発電効率を向上させることが可能となる。
【００３５】
発電部２４で発生する交流電圧は、環境振動に起因した圧電体層２４ｂの振動に応じた正弦波状の交流電圧となる。ここで、発電デバイス１の発電部２４は、この発電デバイス１の共振周波数と一致する環境振動（外部振動）を利用して発電することを想定している。発電デバイス１の共振周波数は、カンチレバー部２２と錘部２３と発電部２４とからなる可動部の構造パラメータ及び材料により決まる。環境振動としては、例えば、稼動中のＦＡ機器で発生する振動、車両の走行によって発生する振動、人の歩行によって発生する振動等、種々の環境振動がある。発電部２４で発生する交流電圧の周波数は、環境振動の周波数が発電デバイス１の共振周波数と一致する場合、発電デバイス１の共振周波数と同じになる。
【００３６】
圧電体層２４ｂの圧電材料としては、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）を採用しているが、これに限らず、例えば、ＰＺＴ−ＰＭＮ（Ｐｂ（Ｍｎ，Ｎｂ）Ｏ3）やその他の不純物を添加したＰＺＴでもよい。また、圧電材料は、ＡｌＮ、ＺｎＯ、ＫＮＮ（Ｋ0.5Ｎａ0.5ＮｂＯ3）や、ＫＮ（ＫＮｂＯ3）、ＮＮ（ＮａＮｂＯ3）、ＫＮＮに不純物（例えば、Ｌｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｃｕ等）を添加したもの等でもよい。
【００３７】
第１電極２４ａは、Ｐｔ膜と当該Ｐｔ膜上のＳｒＲｕＯ3膜との積層膜により構成してある。ここにおいて、ＳｒＲｕＯ3膜は、圧電体層２４ｂの圧電材料がＰＺＴである場合に、緩衝層の機能を兼ねて設けることが好ましい。発電デバイス１は、このような緩衝層を備えていることにより、圧電体層２４ｂの結晶性を向上させることが可能となる。ただし、圧電材料がＰＺＴの場合、緩衝層は、ＳｒＲｕＯ3膜に限らず、例えば、ＬａＮｉＯ3膜等でもよい。また、緩衝層の材料は、圧電材料に応じて適宜選択すればよい。また、第１電極２４ａは、緩衝層を必ずしも設ける必要はなく、単一の金属材料のみにより形成してもよい。この場合、第１電極２４ａの材料としては、例えば、Ｐｔを採用することができるが、これに限らず、例えば、Ａｕ、Ａｌ、Ｉｒ等を採用することもできる。
【００３８】
第２電極２４ｃは、Ｔｉ膜とＡｕ膜との積層膜により構成してある。ここにおいて、Ｔｉ膜は、第２電極２４ｃと圧電体層２４ｂ及び後述の絶縁層２５との密着性を向上させるための密着層として設けてある。密着層の材料は、Ｔｉに限らず、例えば、Ｃｒ、ＴｉＮ、ＴａＮ等を採用することもできる。また、第２電極２４ｃにおいて密着層以外の部分からなる主要部の材料は、Ａｕに限らず、例えば、Ｍｏ、Ａｌ、Ｐｔ、Ｉｒ等でもよい。なお、密着層の材料は、第２電極２４ｃの主要部の材料と圧電体層２４ｂの圧電材料及び絶縁層２５の絶縁材料との組み合わせに応じて、各種の導電性材料から適宜選択すればよい。また、この組み合わせによっては、密着層を必ずしも設ける必要はない。
【００３９】
発電デバイス１は、第１電極２４ａの厚みを５００ｎｍ、圧電体層２４ｂの厚みを３０００ｎｍ、第２電極２４ｃの厚みを５００ｎｍ、絶縁層２５の厚みを５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。
【００４０】
発電デバイス１は、第１電極２４ａ及び第２電極２４ｃそれぞれにおける支持部２１側の側縁から第１電極引出部２４ａａ及び第２電極引出部２４ｃｃが延設されている。第１電極引出部２４ａａは、第１電極２４ａと同時に形成してある。要するに、第１電極引出部２４ａａは、材料及び厚みの両方を第１電極２４ａと同じに設定してある。また、第２電極引出部２４ｃｃは、第２電極２４ｃと同時に形成してある。要するに、第２電極引出部２４ｃｃは、材料及び厚みの両方を第２電極２４ｃと同じに設定してある。
【００４１】
また、発電デバイス１は、第２電極引出部２４ｃｃと第１電極２４ａとの短絡を防止する上述の絶縁層２５を設けてある。また、絶縁層２５は、第２電極２４ｃと圧電体層２４ｂとの接触領域を規定する開口部２５ａを有している。
【００４２】
絶縁層２５は、シリコン酸化膜により構成してあるが、シリコン酸化膜に限らず、例えば、シリコン窒化膜により構成してもよいし、シリコン酸化膜とシリコン窒化膜との積層膜により構成してもよい。ここにおいて、絶縁層２５の絶縁材料は、ＳｉＯ2やＳｉ3Ｎ4となる。絶縁層２５の絶縁材料は、圧電体層２４ｂの圧電材料の誘電率以下の絶縁材料であればよく、ＳｉＯ2やＳｉ3Ｎ4に限らず、例えば、ＳｉＯＮ等でもよい。
【００４３】
発電デバイス１は、第１電極引出部２４ａａの一部が出力用の第１パッド２７ａを構成し、第２電極引出部２４ｃｃの一部が出力用の第２パッド２７ｃを構成している。
【００４４】
発電デバイス１の構成は、上述の例に限らず、例えば、発電部２４におけるカンチレバー部２２の幅方向（図１（ａ）の上下方向）に沿った方向の幅寸法を小さくしたものを１つの発電エレメントとし、１つのカンチレバー部２２の上記一面側において複数の発電エレメントを上記幅方向に並設し、これら複数の発電エレメントの直列回路を１つの発電部２４としてもよい。
【００４５】
ところで、本願発明者らは、鋭意研究の結果、発電デバイス１について、発電部２４の出力端間が開放された状態を図２中の等価回路モデルで表すことにより、等価回路モデルの出力特性（開放電圧）が実験結果の出力特性（開放電圧）と整合するという知見を得た。図２中の等価回路モデルでは、発電部２４を、交流電流源ｉ0と、発電部２４の容量成分により構成されるコンデンサＣ0と、発電部２４の抵抗成分により構成される抵抗Ｒ0との並列回路で表してある。ここで、交流電流源ｉ0の周波数は、外部振動の周波数が発電デバイス１の共振周波数と一致するときには、発電デバイス１の共振周波数と同じになる。また、本実施形態における発電デバイス１の発電部２４の出力端間とは、第１パッド２７ａ・第２パッド２７ｃ間を意味している。
【００４６】
電圧変換回路３は、上述の複数の構成部品３１として、整流素子である整流器３０と、昇圧型ＤＣ−ＤＣコンバータ用のＩＣ４１と、昇圧用インダクタＬ１と、第１のコンデンサＣ11と、第２のコンデンサＣ21とを備えている。電圧変換回路３は、ＩＣ４１と昇圧用インダクタＬ１と第１のコンデンサＣ11と第２のコンデンサＣ12とを、実装基板５において図２の回路図のように接続することで、昇圧回路４０を構成している。第１のコンデンサＣ11は、整流器３０の出力端間に接続されている。また、第１のコンデンサＣ11は、ＩＣ４１の入力端子であるＶin端子とＧＮＤ端子との間に接続されている。第２のコンデンサＣ12は、ＩＣ４１の出力端子であるＶout端子とＧＮＤ端子との間に接続されている。昇圧用インダクタＬ１は、ＩＣ４１のＶin端子とＳＷ端子との間に接続されている。
【００４７】
整流器３０としては、パッケージ内で４個の整流用ダイオードＤ1〜Ｄ4（図２参照）がブリッジ接続され全波整流回路が形成された表面実装型の整流器（ブリッジダイオードとも呼ばれている）を用いている。
【００４８】
要するに、整流器３０は、発電デバイス１の発電部２４で発生した交流電圧を整流した直流電圧を出力する全波整流回路がパッケージ内に設けられたものである。
【００４９】
昇圧回路４０は、整流器３０から出力される直流電圧を昇圧する昇圧型ＤＣ−ＤＣコンバータである。昇圧回路４０のＩＣ４１としては、例えば、リニアテクノロジー株式会社のＬＴＣ（登録商標）３５２５−３を用いることができる。ＩＣ４１におけるパッケージとしては、表面実装型パッケージが好ましく、特に、ＤＦＮ（Dual Flatpack No-leaded）、ＬＰＰ（LeadlessLeadframe Package）等のＣＳＰ（Chip size package）が好ましい。また、第１のコンデンサＣ11及び第２のコンデンサＣ21と各々としては、表面実装型のチップコンデンサを用いることが好ましい。
【００５０】
また、昇圧用インダクタＬ１は、上述の内蔵部品とすることが好ましい。ここにおいて、昇圧用インダクタＬ１は、平面視スパイラル状の形状としてある。また、昇圧用インダクタＬ１は、回路基板５０に埋め込まれている。このような昇圧用インダクタＬ１は、部品内蔵技術（電子部品内蔵基板技術）を利用して形成することができる。回路基板５０としては、例えば、プリント配線板、セラミック基板等を採用することができる。内蔵部品とする構成部品３１を回路基板５０へ内蔵する部品内蔵技術としては、例えば、構成部品３１を形成するための材料（ペースト、フィルム、薄膜材料等）からなる構成部品３１を回路基板５０内に造り込む方法や、チップ部品からなる構成部品３１を回路基板５０に埋め込む方法等がある。
【００５１】
実装基板５は、内蔵部品の少なくとも一部が、回路基板５０内における発電デバイス１の投影領域に配置されていることが好ましい。これにより、発電モジュールは、より一層の小型化を図ることが可能となる。発電モジュールは、実装基板５において内蔵部品の全部が、回路基板５０内における発電デバイス１の投影領域に配置されていれば、より一層の小型化を図ることが可能となる。
【００５２】
なお、発電モジュールは、昇圧用インダクタＬ１を表面実装型のチップインダクタとして、第１のコンデンサＣ11及び第２のコンデンサＣ21それぞれを内蔵部品としてもよいし、一方のみを内蔵部品としてもよい。
【００５３】
昇圧回路４０の回路構成は、図２の構成に限定するものではなく、例えば、昇圧用トランスを備えた昇圧型ＤＣ−ＤＣコンバータでもよい。この場合には、昇圧用トランスを内蔵部品とすることが好ましい。
【００５４】
発電モジュール１は、昇圧回路４０の蓄電部Ｃstを接続した構成としてもよく、この場合には、実装基板５に蓄電部Ｃstを実装すればよい。
【００５５】
蓄電部Ｃstとしては、例えば、コンデンサ（蓄電用キャパシタ）を用いることができ、コンデンサの場合、このコンデンサからなる構成部品３１を実装基板５の内蔵部品とすることもできる。蓄電部Ｃstは、コンデンサに限らず、例えば、蓄電池等を用いることもできる。
【００５６】
部品内蔵基板からなる実装基板５の回路基板５０としては、上述のようにプリント配線板やセラミック基板等を用いることができる。また、実装基板５は、発電デバイス１の錘部２３の変位空間を確保するための開口部５１が当該実装基板５の厚み方向に貫設されている。なお、実装基板５としては、開口部５１の代わりに、錘部２３の変位空間を確保するための凹部を形成したものを用いることもできる。
【００５７】
発電デバイス１は、実装基板５の一表面側に、ダイボンド剤（例えば、エポキシ樹脂、シリコーン樹脂等）により固着されている。また、実装基板５の上記一表面側には、発電デバイス１の第１パッド２７ａ及び第２パッド２７ｃそれぞれが金属細線Ｗ１，Ｗ２を介して電気的に接続される第１入力端子部Ｖin1及び第２入力端子部Ｖin2が設けられている。
【００５８】
実装基板５には、第１出力端子部Ｖ01及び第２出力端子部Ｖ02が設けられている。上述の蓄電部Ｃstは、第１出力端子部Ｖ01と第２出力端子部Ｖ02との間に接続することができる。蓄電部Ｃstは、実装基板５に実装してもよく、この場合、第１出力端子部Ｖ01及び第２出力端子部Ｖ02から蓄電部Ｃstの出力を取り出せるようにすればよい。
【００５９】
第１出力端子部Ｖ01と第２出力端子部Ｖ02との間に接続した蓄電部Ｃstの両端間に接続する負荷としては、例えば、センサ（例えば、温度センサ、加速度センサ、圧力センサ）や、固体発光素子（例えば、発光ダイオード、半導体レーザ等）や、無線通信素子や、演算素子（例えば、ＭＰＵ（Micro Processor Unit等）等を採用することができる。
【００６０】
以上説明した本実施形態の発電モジュールは、発電部２４を有する発電デバイス１と、発電部２４で発生する交流電圧を直流電圧に変換する電圧変換回路３と、発電デバイス１及び電圧変換回路３を構成する複数の構成部品３１の一部が表面実装された実装基板５とを備えている。そして、本実施形態の発電モジュールは、実装基板５が、複数の構成部品３１のうちの少なくとも１つが内蔵部品として回路基板５０に埋め込まれた部品内蔵基板からなる。しかして、本実施形態の発電モジュールでは、直流電圧を出力可能で且つ小型化が可能となる。ここで、本実施形態の発電モジュールは、電圧変換回路３が昇圧回路４０を備え、この昇圧回路４０の昇圧用インダクタＬ１からなる構成部品３１が内蔵部品として回路基板５０に埋め込まれているので、発電モジュールから出力する直流電圧の高出力化を図りながらも、小型化を図ることが可能となる。
【００６１】
上述の発電モジュールでは、発電部２４で発生する交流電圧を整流する整流回路として、全波整流回路を採用しているが、整流回路の回路構成は、これに限らない。例えば、発電モジュールは、整流回路として、図３に示すように２個のダイオードＤ1，Ｄ2と２個のコンデンサＣ1，Ｃ2とを用いた両波倍電圧整流回路を採用してもよい。この場合、整流素子である各ダイオードＤ1，Ｄ2及び各コンデンサＣ１，Ｃ2それぞれが、電圧変換回路３の構成部品となる。各ダイオードＤ1，Ｄ2及び各コンデンサＣ1，Ｃ2については、実装基板５の上記一表面側に実装したり、回路基板５０に埋め込んだりすればよい。
【００６２】
両波倍電圧整流回路は、２個のダイオードＤ1，Ｄ2の直列回路と２個のコンデンサＣ1，Ｃ2の直列回路とが並列接続されている。要するに、両波倍電圧整流回路は、２個ダイオードＤ1，Ｄ2と２個のコンデンサＣ1，Ｃ2とがブリッジ接続されている。ここで、発電モジュールは、発電部２４の第１電極２４ａが、２個のダイオードＤ1，Ｄ2の直列回路における両ダイオードＤ1，Ｄ2の接続点に接続され、第２電極２４ｃが、２個のコンデンサＣ1，Ｃ2の直列回路における両コンデンサＣ1，Ｃ2の接続点に接続されている。
【００６３】
（実施形態２）
以下では、本実施形態の発電デバイスについて図４に基づいて説明する。
【００６４】
本実施形態の発電モジュールは、実施形態１の発電モジュールと略同じ構成であり、実装基板５に整流器３０を実装する代わりに、整流器３０と同様の回路構成を有する整流部２８を発電デバイス１の錘部２３に設けてある点が相違する。なお、実施形態１の発電モジュールと同様の構成要素については、実施形態１と同様の符号を付して説明を省略する。
【００６５】
本実施形態における発電デバイス１は、デバイス基板２０と、発電部２４と、整流部２８とを備えている。ここにおいて、デバイス基板２０及び発電部２４の基本構成は実施形態１と同様である。整流部２８は、錘部２３に設けられ発電部２４で発生した交流電圧を整流する。整流部２８は、錘部２３にモノリシックに形成されている。要するに、本実施形態においても、発電デバイス１は、ＭＥＭＳの製造技術を利用して製造されている。
【００６６】
発電デバイス１は、第１電極２４ａ及び第２電極２４ｃそれぞれにおける錘部２３側の側縁から第１電極引出部２４ａａ及び第２電極引出部２４ｃｃが延設されている。第１電極引出部２４ａａは、第１電極２４ａと同時に形成してある。要するに、第１電極引出部２４ａａは、材料及び厚みの両方を第１電極２４ａと同じに設定してある。また、第２電極引出部２４ｃｃは、第２電極２４ｃと同時に形成してある。要するに、第２電極引出部２４ｃｃは、材料及び厚みの両方を第２電極２４ｃと同じに設定してある。
【００６７】
整流部２８は、基板２０ａの上記一表面側において錘部２３に形成されている。この整流部２８は、錘部２３に形成された４個のダイオードＤ1〜Ｄ4と、錘部２３に形成され４個のダイオードＤ1〜Ｄ4をブリッジ接続した複数の金属配線層２８ｂとからなる全波整流回路により構成されている。要するに、整流部２８は、半導体プロセス技術を用いてモノリシックに形成されている。
【００６８】
発電デバイス１は、シリコン層２０ａ3の導電形がｐ形であり、ダイオードＤ1〜Ｄ4の各々がｐｎダイオードからなる。
【００６９】
ダイオードＤ1，Ｄ3は、シリコン層２０ａ3のうち錘部２３を構成している部分の表面側に形成したｐ形のウェル領域２８ｐｗ内において、高濃度のｐ形（ｐ+）拡散層２８ｐと高濃度のｎ形（ｎ+）拡散層２８ｎとが一面内方向に離間して形成されている。すなわち、ダイオードＤ1，Ｄ3の接合構造は、ｐｎ+接合である。また、ダイオードＤ1，Ｄ3は、ｐ形（ｐ+）拡散層２８ｐ上にアノード電極２８ａｎが形成され、ｎ形（ｎ+）拡散層２８ｎ上にカソード電極２８ｋａが形成されている。
【００７０】
また、ダイオードＤ2，Ｄ4は、ｎ形のウェル領域２８ｎｗ内において、高濃度のｐ形（ｐ+）拡散層２８ｐと高濃度のｎ形（ｎ+）拡散層２８ｎとが一面内方向に離間して形成されている。すなわち、ダイオードＤ2，Ｄ4の接合構造は、ｐ+ｎ接合である。また、ダイオードＤ2，Ｄ4は、ｐ形（ｐ+）拡散層２８ｐ上にアノード電極２８ａｎが形成され、ｎ形（ｎ+）拡散層２８ｎ上にカソード電極２８ｋａが形成されている。
【００７１】
整流部２８では、金属配線層２８ｂ、アノード電極２８ａｎ及びカソード電極２８ｋａの材料として、Ａｌ−Ｓｉを採用しているが、これに限らず、例えば、Ｍｏ、Ａｕ、Ｐｔ、Ｉｒ等を採用してもよい。金属配線層２８ｂ、アノード電極２８ａｎ及びカソード電極２８ｋａは、単層構造に限らず、２層以上の多層構造でもよい。また、金属配線層２８ｂとアノード電極２８ａｎ及びカソード電極２８ｋａとは、別々の材料を採用してもよい。
【００７２】
整流部２８は、一方の入力端が、第１配線部２８ａ及び第１電極引出部２４ａａを介して発電部２４の第１電極２４ａと電気的に接続されている。また、整流部２８は、他方の入力端が、第２配線部２８ｃ及び第２電極引出部２４ｃｃを介して発電部２４の第２電極２４ｃと電気的に接続されている。
【００７３】
実施形態１における発電デバイス１では発電部２４の第１電極２４ａ及び第２電極２４ｃが、それぞれ第１電極引出部２４ａａ及び第２電極引出部２４ｃｃにより第１パッド２７ａ及び第２パッド２７ｃに接続されている。これに対して、本実施形態における発電デバイス１は、整流部２８の高電位側の出力端が第３配線部２９ａを介して第１パッド２７ａに接続され、整流部２８の低電位側の出力端が第４配線部２９ｃを介して第２パッド２７ｃに接続されている。
【００７４】
第３配線部２９ａ、第４配線部２９ｃ、第１パッド２７ａ及び第２パッド２７ｃの材料としては、Ａｌ−Ｓｉを採用しているが、これに限らず、例えば、Ｍｏ、Ａｕ、Ｐｔ、Ｉｒ等でもよい。第３配線部２９ａ、第４配線部２９ｃ、第１パッド２７ａ及び第２パッド２７ｃは、単層構造に限らず、２層以上の多層構造でもよい。また、第３配線部２９ａ及び第４配線部２９ｃと、第１パッド２７ａ及び第２パッド２７ｃとは別々の材料を採用してもよい。
【００７５】
以下、本実施形態における発電デバイス１の製造方法について図５に基づいて説明する。
【００７６】
発電デバイス１の製造にあたっては、まず、ＳＯＩ基板からなる基板２０ａ（図５（ａ）参照）を準備する。その後、ウェル領域形成工程、高濃度拡散層形成工程、絶縁膜形成工程を順次行うことによって、図５（ｂ）に示す構造を得る。ウェル領域形成工程では、イオン注入技術及び拡散技術等を利用して、基板２０ａの上記一表面側に各ウェル領域２８ｐｗ，２８ｎｗを形成する。高濃度拡散層形成工程では、イオン注入技術、拡散技術等を利用して、ｐ+拡散層２８ｐ及びｎ+拡散層２８ｎを形成する。絶縁膜形成工程では、熱酸化法等を利用して、基板２０ａの上記一表面側及び上記他表面側それぞれにシリコン酸化膜からなる絶縁膜２０ｂ，２０ｃを形成する。絶縁膜形成工程において絶縁膜２０ｂ，２０ｃを形成する方法は、熱酸化法に限らず、ＣＶＤ法等を採用してもよい。
【００７７】
上述の絶縁膜形成工程の後には、基板２０ａの上記一表面側の全面に、第１電極２４ａ及び第１電極引出部２４ａａの基礎となる第１導電層２４Ａを形成する第１導電層形成工程を行い、続いて、圧電体層２４ｂの基礎となる圧電材料層２４Ｂを形成する圧電材料層形成工程を行うことによって、図５（ｃ）に示す構造を得る。上述の第１導電層形成工程において第１導電層２４Ａを形成する方法としては、スパッタ法を採用しているが、これに限らず、例えば、ＣＶＤ法や蒸着法等を採用してもよい。また、上述の圧電材料層形成工程において圧電材料層２４Ｂを形成する方法としては、スパッタ法を採用しているが、これに限らず、例えば、ＣＶＤ法やゾルゲル法等を採用してもよい。
【００７８】
その後、圧電材料層２４Ｂを圧電体層２４ｂの所定の形状にパターニングする圧電材料層パターニング工程を行うことによって、図５（ｄ）に示す構造を得る。続いて、第１導電層２４Ａを第１電極２４及び第１電極引出部２４ａａの所定の形状にパターニングする第１導電層パターニング工程を行うことによって、図５（ｅ）に示す構造を得る。また、圧電材料層パターニング工程では、リソグラフィ技術及びエッチング技術を利用して圧電材料層２４Ｂをパターニングする。また、第１導電層パターニング工程では、リソグラフィ技術及びエッチング技術を利用して第１導電層２４Ａをパターニングする。
【００７９】
上述の第１導電層パターニング工程の後には、基板２０ａの上記一表面側に絶縁層２５を形成する絶縁層形成工程を行うことによって、図５（ｆ）に示す構造を得る。絶縁層形成工程では、基板２０ａの上記一表面側の全面に絶縁層２５をＣＶＤ法等により成膜してから、リソグラフィ技術及びエッチング技術を利用して絶縁層２５をパターニングする際に開口部２５ａを形成する。絶縁層形成工程では、開口部２５ａを有する絶縁層２５を、リフトオフ法を利用して形成するようにしてもよい。
【００８０】
絶縁層形成工程の後には、第２電極２４ｃ及び第２電極引出部２４ｃｃの基礎となる第２導電層を、基板２０ａの上記一表面側の全面に形成する第２導電層形成工程を行ってから、第２導電層を第２電極２４ｃ及び第２電極引出部２４ｃｃの所定の形状にパターニングする第２導電層パターニング工程を行うことによって、図５（ｇ）に示す構造を得る。上述の第２導電層形成工程において第２導電層を形成する方法としては、スパッタ法を採用しているが、これに限らず、例えば、ＣＶＤ法や蒸着法等を採用してもよい。また、第２導電層パターニング工程では、リソグラフィ技術及びエッチング技術を利用して第２導電層をパターニングする。
【００８１】
上述の第２導電層パターニング工程の後には、金属配線層２８ｂ、アノード電極２８ａｎ、カソード電極２８ｋａ、第１配線部２８ａ、第２配線部２８ｃ、第３配線部２９ａ、第４配線部２９ｃ、第１パッド２７ａ及び第２パッド２７ｃの基礎となる第３導電層を、基板２０ａの上記一表面側の全面に形成する第３導電層形成工程を行う。その後、第３導電層を、金属配線層２８ｂ、アノード電極２８ａｎ、カソード電極２８ｋａ、第１配線部２８ａ、第２配線部２８ｃ、第３配線部２９ａ、第４配線部２９ｃ、第１パッド２７ａ及び第２パッド２７ｃの所定の形状にパターニングする第３導電層パターニング工程を行う。続いて、基板２０ａの上記一表面側から、支持部２１、カンチレバー部２２及び錘部２３以外の部位（スリット２０ｄの形成予定領域）をカンチレバー部２２の厚みに対応する分だけエッチングすることで溝２０ｅを形成する溝形成工程を行うことによって、図５（ｈ）に示す構造を得る。その後、基板２０ａの上記他表面側から支持部２１及び錘部２３以外の部位（スリット２０ｄの形成予定領域）をエッチングすることで支持部２１及び錘部２３と併せてカンチレバー部２２を形成するカンチレバー部形成工程を行うことによって、図５（ｉ）に示す構造の発電デバイス１を得る。上述の溝形成工程では、リソグラフィ技術及びエッチング技術等を利用して溝２０ｅを形成する。また、上述のカンチレバー部形成工程では、リソグラフィ技術及びエッチング技術等を利用して、支持部２１及び錘部２３と併せてカンチレバー部２２を形成する。なお、このカンチレバー形成工程において、スリット２０ｄが形成される。
【００８２】
発電デバイス１の製造にあたっては、カンチレバー部形成工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うことで個々の発電デバイス１に分割するようにしている。
【００８３】
また、上述の発電デバイス１の製造方法では、基板２０ａの上記一表面側の全面に第１導電層２４Ａを形成した後で、基板２０ａの上記一表面側の全面に圧電材料層２４Ｂを形成してから、当該圧電材料層２４Ｂをパターニングするようにしている。したがって、上述の発電デバイス１の製造方法では、基板２０ａの上記一表面側に第１電極２４ａ及び第１電極引出部２４ａａを形成してから、基板２０ａの上記一表面側の全面に圧電材料層２４Ｂを形成し、この圧電材料層２４Ｂをパターニングするような場合に比べて、圧電材料層２４Ｂ及び圧電体層２４ｂの結晶性を向上でき、発電デバイス１の発電効率の向上を図ることが可能となる。
【００８４】
また、発電デバイス１の製造方法は、上述の例に限らず、第１導電層２４Ａ上に圧電材料層２４Ｂを形成するにあたって、基板２０ａ（以下、第１基板２０ａとも称する）よりも圧電材料層２４Ｂとの格子整合性の良い第２基板の一表面側に圧電材料層２４Ｂを形成したものを準備した後で、第２基板を透過するレーザ光を利用して圧電材料層２４Ｂを第１基板２０ａの上記一表面側に転写するようにしてもよい。このような製造方法では、圧電材料層２４Ｂの結晶性を向上させることが可能となる。例えば、圧電材料層２４Ｂの圧電材料がＰＺＴであり、第１基板２０ａとしてＳＯＩ基板を用いている場合、第２基板としてＭｇＯ基板を用いることにより、圧電材料層２４Ｂの結晶性を向上させることが可能となる。また、ＭｇＯ基板を再利用することが可能となるので、第１基板２０ａとしてＳＯＩ基板よりも高価なＭｇＯ基板を用いる場合に比べて、低コスト化を図ることが可能となる。なお、第２基板の上記一表面側に圧電材料層２４Ｂを形成する場合、適宜の緩衝層やシード層を介して圧電材料層２４Ｂを形成することによって、圧電材料層２４Ｂの結晶性をより向上させることが可能となる。
【００８５】
また、本実施形態の発電モジュールでは、蓄電用キャパシタである蓄電部Ｃstを、実装基板５の上記一表面側に実装してある。そして、本実施形態の発電モジュールでは、第１出力端子部Ｖ01及び第２出力端子部Ｖ02から蓄電部Ｃstの出力を取り出せるようにしてある。
【００８６】
以上説明した本実施形態の発電モジュールは、発電デバイス１の錘部２３に整流部２８を設けてあることにより、直流電圧を出力可能で且つ更なる小型化が可能となる。
【００８７】
また、本実施形態の発電モジュールは、発電デバイス１の錘部２３に整流部２８がモノリシックに形成されているので、小型化及び低コスト化を図ることが可能となる。
【００８８】
上述の発電デバイス１では、錘部２３に形成された整流部２８として、全波整流回路を採用しているが、これに限らず、例えば、上述の図３に示すように２個のダイオードＤ1，Ｄ2と２個のコンデンサＣ1，Ｃ2とを用いた両波倍電圧整流回路を採用してもよい。この場合、各ダイオードＤ1，Ｄ2としては、ｐｎダイオードを採用することができる。また、各コンデンサＣ1，Ｃ2としては、ＭＯＳキャパシタを採用することができる。なお、各コンデンサＣ1，Ｃ2については、実装基板５に実装するようにしてもよい。
【００８９】
（実施形態３）
以下では、本実施形態の発電モジュールについて図６に基づいて説明する。
【００９０】
本実施形態の発電モジュールは、実施形態２の発電モジュールと略同じ構成であり、錘部２３に設けられる整流部２８が、錘部２３に実装されている点が相違する。なお、実施形態２の発電モジュールと同様の構成要素については、実施形態２と同様の符号を付して説明を省略する。
【００９１】
整流部２８としては、実施形態１において説明した整流器３０を用いている。要するに、本実施形態の発電モジュールの回路構成は実施形態１と同じである。
【００９２】
本実施形態の発電モジュールでは、発電デバイス１の錘部２３に整流部２８が設けられていることにより、直流電圧を出力可能で且つ小型化が可能となる。
【００９３】
また、本実施形態の発電モジュールは、整流部２８が、発電デバイス１の錘部２３に実装されているので、発電デバイス１の平面サイズを大型化することなく錘部２３の重さを増やすことができ、発電量を増大させることが可能となる。
【符号の説明】
【００９４】
１  発電デバイス
３  電圧変換回路
５  実装基板
２４  発電部
３１（２８）  構成部品（整流部、整流素子）
３１（３０）  構成部品（整流器、整流素子）
３１（Ｃ11）  構成部品（第１のコンデンサ）
３１（Ｃ21）  構成部品（第２のコンデンサ）
３１（Ｃst）  構成部品（コンデンサ）
３１（Ｌ１）  構成部品（昇圧用インダクタ）
５０  回路基板
【図１】
2013145781.tif 000003
【図２】
2013145781.tif 000004
【図３】
2013145781.tif 000005
【図４】
2013145781.tif 000006
【図５】
2013145781.tif 000007
【図６】
2013145781.tif 000008
【図７】
2013145781.tif 000009
【図８】
2013145781.tif 000010
【図９】
2013145781.tif 000011
【図１０】
2013145781.tif 000012