(57)【要約】【課題】半導体膜の表面欠陥の発生を抑制する半導体膜蒸着装置および半導体膜蒸着方法を提供する。【解決手段】  半導体原料を収容するるつぼ２と、るつぼ２と対向して基板５を支持する基板支持器６と、るつぼ２と基板５との間でるつぼ２の開口を覆って配置されるマスク４と、るつぼ２およびマスク４を加熱する加熱器３と、るつぼ２、基板支持器６、およびマスク４を収容する真空チャンバ７とを備える半導体膜蒸着装置。るつぼ２から飛散した半導体分子はマスク４内部を衝突しながら通過することで基板５上に表面欠陥が抑制された状態で成膜される。【選択図】図１
2013038320.tif 000002
【特許請求の範囲】
【請求項１】
半導体原料を収容するるつぼと、
前記るつぼと対向して基板を支持する基板支持器と、
前記るつぼと前記基板との間で前記るつぼの開口を覆って配置されるマスクと、
前記るつぼおよび前記マスクを加熱する加熱器と、
前記るつぼ、前記基板支持器、および前記マスクを収容する真空チャンバと
を備える半導体膜蒸着装置。
【請求項２】
請求項１に記載の半導体膜蒸着装置において、
前記マスクは金属製である
半導体膜蒸着装置。
【請求項３】
請求項１または２に記載の半導体膜蒸着装置において、
前記るつぼと前記マスクとが接触しており、前記マスクは前記るつぼを介して前記加熱器に加熱される
半導体膜蒸着装置。
【請求項４】
請求項３に記載の半導体膜蒸着装置において、
前記るつぼの上端周縁部と前記マスクとが接触し、さらに、
前記るつぼは、前記半導体原料が収容される底面から突出し前記マスクと接触する突出部を有する
半導体膜蒸着装置。
【請求項５】
請求項１から４のいずれか１つに記載の半導体膜蒸着装置において、
前記マスクの透過粒径の上限が３００μｍである
半導体膜蒸着装置。
【請求項６】
請求項１から５のいずれか１つに記載の半導体膜蒸着装置において、
前記マスクが前記真空チャンバ内での前記半導体原料の蒸発温度または昇華温度のいずれか高い温度で非溶融である
半導体膜蒸着装置。
【請求項７】
請求項１から６のいずれか１つに記載の半導体膜蒸着装置において、
前記マスクは織物である
半導体膜蒸着装置。
【請求項８】
請求項７に記載の半導体膜蒸着装置において、
前記織物は畳織されている
半導体膜蒸着装置。
【請求項９】
請求項８に記載の半導体膜蒸着装置において、
前記織物は平畳織または綾畳織されている
半導体膜蒸着装置。
【請求項１０】
請求項１から９のいずれか１つに記載の半導体膜蒸着装置において、
前記基板に蒸着される半導体膜がアモルファス半導体膜である
半導体膜蒸着装置。
【請求項１１】
真空チャンバ内のるつぼに半導体原料を充填し、
前記真空チャンバ内を減圧し、
前記るつぼの開口を覆って配置されるマスクおよび前記るつぼを加熱し、
前記マスクを介して前記るつぼから飛散する半導体粒子を前記るつぼに対向して配置される基板に蒸着させる
半導体膜蒸着方法。
【請求項１２】
請求項１１に記載の半導体膜蒸着方法において、
前記マスクが金属製である
半導体膜蒸着方法。
【請求項１３】
請求項１１または１２に記載の半導体膜蒸着方法において、
前記マスクが織物である
半導体膜蒸着方法。
【請求項１４】
請求項１３に記載の半導体膜蒸着方法において、
前記織物が畳織されている
半導体膜蒸着方法。
【請求項１５】
請求項１１から１４のいずれか１つに記載の半導体膜蒸着方法において、
蒸着される半導体膜がアモルファス半導体膜である
半導体膜蒸着方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体膜蒸着装置および半導体膜蒸着方法に係り、特に、半導体膜の表面欠陥の発生を抑制する技術に関する。
【背景技術】
【０００２】
従来、半導体膜表面の凹凸による表面欠陥を低減するために、成膜後に半導体膜表面を平坦化している。この平坦化には化学機械的研磨が広く用いられている。化学機械的研磨は、薬品による化学作用と砥粒を用いた機械研磨による物理作用との両方により半導体膜の表面を平坦化する技術である。円形定盤の上に研磨パッドを貼り付けて、研磨液を流し込みながら半導体膜表面上に研磨パッドを回転させて、研磨対象の半導体膜表面の凹凸を低減し平坦にする。特許文献１には、このような平坦化技術の一例が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１６８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、不安定な半導体膜または強度の弱い半導体膜の場合、特許文献１に記載される化学機械的研磨を実施することは好ましくない。たとえば、蒸着により形成したアモルファス半導体膜の場合、化学機械的研磨を実施すると、研磨の際に用いる化学薬品によりアモルファス半導体膜が結晶化してしまう。また、研磨パッドを回転させる物理的衝撃によってもアモルファス半導体膜が結晶化するおそれがある。また、これら化学機械的研磨を実施すると、半導体膜表面だけではなく、半導体膜の深部へもクラック等の物理的な損傷を与えてしまい、半導体膜表面およびその近傍の半導体の結合状態を破壊してしまう。これにより、半導体膜の電気的特性が劣化する。
【０００５】
このように、アモルファス半導体膜の場合、化学機械的研磨を実施することができないので、蒸着後に半導体膜を平坦化することができず、半導体膜に形成された凹凸である表面欠陥を低減することができなかった。その結果、成膜されたアモルファス半導体膜を直接変換型の放射線検出器の放射線変換層として用いる場合、アモルファス半導体膜に印加される電圧により半導体膜の表面欠陥部に電界が集中し、アモルファス半導体膜が放電破壊される。
【０００６】
本発明は、このような事情に鑑みてなされたものであって、半導体膜の表面欠陥の発生を抑制する半導体膜蒸着装置および半導体膜蒸着方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
発明者は鋭意研究の結果、半導体膜の成膜後に化学機械的研磨を実施する代わりに、半導体膜を蒸着する段階で半導体膜に発生する表面欠陥を低減することで半導体膜の平坦化に成功した。
【０００８】
すなわち、本発明は上述した目的を達成するために、次のような構成をとる。
本発明における第１の発明は、半導体原料を収容するるつぼと、前記るつぼと対向して基板を支持する基板支持器と、前記るつぼと前記基板との間で前記るつぼの開口を覆って配置されるマスクと、前記るつぼおよび前記マスクを加熱する加熱器と、前記るつぼ、前記基板支持器、および前記マスクを収容する真空チャンバとを備える半導体膜蒸着装置である。
【０００９】
上記構成によれば、減圧雰囲気下の真空チャンバ内でるつぼに収容された半導体原料は、加熱器によりるつぼを介して加熱され蒸発または昇華して飛散する。飛散した半導体原料は、るつぼの開口を覆っているマスクと衝突し分散されて、るつぼと対向して配置されている基板上に蒸着する。るつぼから飛散した半導体分子が、加熱されたマスクと衝突するので、飛散した半導体分子の大きさがマスクの透過粒径よりも小さく分割される。マスクの透過粒径よりも小さく分割された半導体分子が基板上に蒸着するので、半導体膜の表面の凸凹が低減され、平坦化された半導体膜を作成することができる。
【００１０】
化学機械的研磨を実施することなく半導体膜表面を平坦化することができるので、半導体膜の特性を劣化させることがない。すなわち、半導体膜に直接加工しないので半導体膜の物理的な変質や電気的特性の劣化が無く、安定した特性の半導体膜を得ることができる。
【００１１】
また、前記るつぼと前記マスクとが接触しており、前記マスクは前記るつぼを介して前記加熱器に加熱されてもよい。るつぼ上に接触してマスクを配置し、加熱器によりるつぼを介してマスクを加熱することで、マスクを簡易に加熱することができる。また、るつぼとマスクとが接触しているので、マスクを高温状態に保持して、マスクの目詰まりを防止し、蒸着レートを維持しやすくなる。
【００１２】
また、前記るつぼの上端周縁部と前記マスクとが接触し、さらに、前記るつぼは、前記半導体原料が収容される底面から突出し前記マスクと接触する突出部を有することが好ましい。この構成によれば、るつぼとマスクとの接触面積を増やすことができ、るつぼからマスクへの熱伝導が均一化されるので、マスクの熱分布のばらつきをさらに低減することができる。
【００１３】
また、前記マスクの透過粒径の上限が３００μｍであることが好ましい。マスクの透過粒径の上限が３００μｍであれば、基板に蒸着される半導体膜の表面において直径が３００μｍを超える表面欠陥の発生を著しく低減することができる。これより、放射線変換膜として最適な半導体膜を成膜することができる。
【００１４】
また、前記マスクが前記真空チャンバ内での前記半導体原料の蒸発温度または昇華温度のいずれか高い温度で非溶融であることが好ましい。マスクが真空チャンバ内での半導体原料の蒸発温度または昇華温度のいずれか高い温度の耐熱性を有しているので、減圧雰囲気下で蒸発または昇華した半導体分子の粒径をマスク４の透過粒径よりも好適に小さくすることができる。
【００１５】
また、本発明における第２の発明は、真空チャンバ内のるつぼに半導体原料を充填し、前記真空チャンバ内を減圧し、前記るつぼの開口を覆って配置されるマスクおよび前記るつぼを加熱し、前記マスクを介して前記るつぼから飛散する半導体粒子を前記るつぼに対向して配置される基板に蒸着させる半導体膜蒸着方法である。
【００１６】
上記方法によれば、減圧雰囲気下の真空チャンバ内でるつぼに収容された半導体原料は、加熱器によりるつぼを介して加熱され蒸発または昇華して飛散する。飛散した半導体原料は、るつぼの開口を覆っているマスクの内部を通過して、るつぼと対向して配置されている基板上に蒸着する。るつぼから飛散した半導体分子が、加熱されたマスクに衝突して分散するので、飛散した半導体分子の大きさがマスクの透過粒径よりも小さく分割される。マスクの透過粒径よりも小さく分割された半導体分子が基板上に蒸着するので、半導体膜の表面の凸凹が低減され、平坦化された半導体膜を作成することができる。
【００１７】
化学機械的研磨を実施することなく半導体膜表面を平坦化することができるので、半導体膜の特性を劣化させることがない。すなわち、半導体膜に直接加工しないので半導体膜の物理的な変質や電気的特性の劣化が無く、安定した特性の半導体膜を得ることができる。
【００１８】
また、前記マスクは金属製であることが好ましい。マスクが金属製であれば熱伝導が良好であるので、マスクが均等に加熱され温度分布のばらつきを低減できる。またマスクは織物であることが好ましい。マスクが織物であれば、飛散した半導体分子と容易に衝突および分散させることができる。
【００１９】
また、前記マスクは畳織されていることが好ましい。畳織であれば、飛散した半導体分子がるつぼから基板へ直進して蒸着することを低減し、半導体分子とマスクとの衝突回数を増やすので、飛散した半導体分子の粒径を適切に小さくする。また、畳織として平畳織または綾畳織がさらに好ましい。平畳織または綾畳織であれば、飛散した半導体分子とマスクとの衝突を適切に増やすことができる。
【００２０】
また、前記基板に蒸着される半導体膜がアモルファス半導体膜であってもよい。アモルファス半導体膜に対しても表面欠陥を著しく低減することができる。
【発明の効果】
【００２１】
本発明に係る半導体膜蒸着装置および半導体膜蒸着方法によれば、半導体膜の表面欠陥の発生を抑制することができる。
【図面の簡単な説明】
【００２２】
【図１】実施例に係る半導体膜蒸着装置の全体図である。
【図２】実施例に係るるつぼの上面図である。
【図３】図３は図２における線IIIに沿ったるつぼの縦断面図である。
【図４】実施例に係るマスクの上面図である。
【図５】実施例に係るマスクの上面図である。
【図６】実施例に係る半導体膜の製造の流れを示すフローチャートである。
【図７】実施例に係るマスクの種類と発生する表面欠陥の数との関係を示す表である。
【図８】成膜面に凹凸が形成される過程を説明する説明図である。
【図９】成膜面に凹凸が形成される過程を説明する説明図である。
【発明を実施するための形態】
【実施例】
【００２３】
１．平坦化の原理
従来の蒸着方法によれば、るつぼから飛散した半導体分子は直接に基板上に成膜される。るつぼから飛散した半導体分子の粒径は大小様々にばらついている。この大小様々な粒径の半導体分子が基板上に順に付着して固化するので、成膜された半導体膜の表面には直径の大きい凹凸による表面欠陥が発生する。
【００２４】
この半導体膜表面に表面欠陥が発生する過程には２種類あることを発明者が知見した。この２種類の表面欠陥形成を図８および図９を参照して説明する。第１の過程は、飛散した半導体原料の分子の粒径が大きい場合、この分子を核として凹凸が成長する過程である。図８に示すように、るつぼより飛散した分子２１の大きさが他の飛散した分子に比べて比較的大きいと、成膜面の表面に凹凸ができる。さらに、成膜が進むにつれて、この粒径の大きい分子２１を核として凹凸が成長し、成膜後の半導体膜２２の表面に表面欠陥２３が形成される。
【００２５】
第２の過程は、飛散した半導体原料の分子の粒径の大きさが小さくても分子のエネルギーが他の飛散した分子よりも大きい場合、この粒子を核として凹凸が成長する場合である。図９に示すように、半導体膜２２に積層される半導体原料の分子２５の粒径の大きさが飛散した他の半導体原料の分子の平均粒径と同等もしくはそれよりも小さい場合でも、分子２５の持つエネルギーが他の分子よりも大きい場合、半導体層２２の成膜が進むとともに分子２５を核として凹凸が成長し、成膜後の半導体膜２２の表面に表面欠陥２３が形成される。分子２５の持つエネルギーが大きい理由として突沸で発生した分子２５が直接に基板に蒸着されることが考えられる。
【００２６】
そこで、飛散する分子を予め定められた透過粒径以下のマスクを通過させることで、第１の過程による半導体膜２２の凹凸の成長を防ぐことができ表面欠陥２３の低減をすることができる。また、飛散した分子がマスクと衝突しなければマスク内の経路を通過できない構造、すなわち、蒸着源から見て被蒸着物が見えない構造とすることで、飛散した分子のエネルギーを低減させて第２の過程による半導体膜２２の凹凸の成長を防ぐことができ表面欠陥２３の低減をすることができる。ここで、表面欠陥２３の低減とは、表面欠陥２３の直径Ｓｒの小径化を意味する。
【００２７】
２．半導体膜蒸着装置
次に、図面を参照して本発明の実施例を説明する。図１は実施例における半導体膜蒸着装置の全体図であり、図２はるつぼの上面図であり、図３は図２における線IIIに沿ったるつぼの縦断面図である。
【００２８】
図１に示すように、半導体膜蒸着装置１には、半導体原料を収容するるつぼ２と、るつぼを加熱する加熱器３と、るつぼ２の上面に載置されるマスク４と、るつぼ２と対向して配置される基板５を支持する基板支持器６と、これらを収容する真空チャンバ７と、真空チャンバ７内の空気を減圧する真空ポンプ８とが備えられている。
【００２９】
るつぼ２は、半導体原料を収容する容器である。本実施例では半導体原料としてＳｅ（セレン）を用いる。るつぼ２が加熱器３により加熱されると、るつぼ２内に収容されたＳｅが蒸発または昇華し、マスク４の方へ上昇する。るつぼ２は、図２および図３に示すように、上端周縁部２ａと、上端周縁部２ａと接続する柱状部２ｃと、るつぼ２の底面２ｂから上端周縁部２ａの天面と同じ高さまで突出した突起部２ｄとを有する。マスク４は、るつぼ２の上端周縁部２ａ、柱状部２ｃおよび突起部２ｄ上に固定される。
【００３０】
加熱器３は、るつぼ２およびマスク４を加熱する。加熱器３は、るつぼ２の内部に埋め込まれている。るつぼ２の上端周縁部２ａ、柱状部２ｃおよび突起部２ｄを介して、マスク４も加熱される。このように、マスク４は、るつぼ２の上端周縁部２ａだけでなく、柱状部２ｃおよび突起部２ｄを介して加熱されるので、マスク４の熱分布の偏りを低減することができる。加熱器３の一例として、本実施例では電熱器を採用する。マスク４には温度測定器１０が接触しており、るつぼ２には温度測定器１２が接触しており、温度測定器１０および１２の測定する温度を基に温度制御部１１が予め定められた温度になるように、加熱器３を温度制御する。
【００３１】
マスク４は、金属製の織物で内部に透過粒径の直径が３００μｍ以下の通路を有する。金属製の織物の一例として金属メッシュが挙げられる。金属メッシュは一般的に金属線を平織した金網である。金属として金、銅、ステンレス材が例として挙げられる。図４には、平織の金属メッシュ１５が図示されている。金属メッシュ１５は、縦線１５ａと横線１５ｂとが交互に編まれており、隣り合う縦線１５ａおよび横線１５ｂで囲まれた孔１５ｃが通路として形成されている。孔１５ｃは、通過するのに直進的に移動すれば通過できるので、１次元構造の通路ともいえる。孔１５ｃの透過粒径の直径は３００μｍ以下である。これより、孔１５ｃを通過するＳｅ分子の粒径は３００μｍを上限として制限される。
【００３２】
孔１５ｃよりも粒径の大きいＳｅ分子が金属メッシュ１５に衝突すると、その衝突エネルギーにより、細かく分割される。飛散したＳｅ分子はマスク４に液化または固化しないようにマスク４は加熱されている。すなわち、マスク４は液化または固化するほどエネルギーの低いＳｅ分子に対しては熱エネルギーを供給して再び飛散させるので第２の蒸着源としても機能する。
【００３３】
マスク４の他の例として、畳織の織物が挙げられる。図５には、平畳織の金属織物１７が図示されている。金属織物１７は、金属線の縦線１７ａと横線１７ｂとが織り込まれ、隣り合う縦線１７ａは互いに接触している。縦線１７ａと横線１７ｂとの間には３次元構造の通路を有する。るつぼ２から飛散したＳｅ分子は、この３次元構造の通路を通る過程で金属織物１７の金属線に衝突し、この衝撃により粒径が小さく分割される。Ｓｅ分子は金属織物１７内の非直線貫通通路において衝突、分散を繰り返しながら通過する過程で小さく分割され、さらに金属織物１７から熱エネルギーを吸収するので、液化または固化することなく基板５の方へ上昇する。内部に３次元構造の通路を有する畳織の織物のマスク４として、綾畳織の織物を採用してもよい。このように、畳織の織物のマスク４はエネルギーが均一で分子径の小さな半導体分子を再び飛散させる第２の蒸着源としても機能する。
【００３４】
マスク４は、金属線を織り込んだ金属製の織物の他にも合成樹脂の糸を織り込んだ非金属製の織物であってもよい。マスク４は真空チャンバ７内での半導体原料の蒸発温度または昇華温度のいずれか高い温度で非溶融であればよい。マスク４は真空チャンバ７内の減圧雰囲気下で加熱すればよいので、半導体原料としてＳｅを用いる場合、マスク４の耐熱温度が１５０度以上のものであれば採用できる。また、マスク４は、織物ではなく、多孔質シートを採用してもよい。多孔質シートの孔内を通る半導体分子が固化しないために、多孔質シートが適当な熱伝導率を有することが好ましい。また、この他にも、スチールウールをフィルタ状に形成したものを採用してもよい。
【００３５】
基板５には、マスク４を通過したＳｅが積層される。本実施例では、基板５は複数の薄膜トランジスタ（ＴＦＴ）回路を有する。基板５にアモルファスＳｅ半導体膜を蒸着することで放射線検出器を作成することができる。基板５は、基板支持器６のアーム６ｂに支持されている。基板５とるつぼ２との距離は支持アーム６ｂが支柱６ａを上下することで調節することができる。
【００３６】
真空チャンバ７は、るつぼ２、加熱器３、マスク４、基板５および基板支持器６を内部に収容する。真空チャンバ７内の大気は真空ポンプ８により脱気され、真空チャンバ７内の大気圧が減圧される。真空チャンバ７内の気圧は好ましくは１０Ｔｏｒｒ以下である。
【００３７】
３．半導体膜蒸着
次に、図６を参照して、実施例により半導体膜が蒸着される流れを説明する。図６は実施例に係る半導体膜蒸着の流れを示すフローチャートである。
【００３８】
まず、るつぼ２内に半導体原料としてＳｅを充填する（ステップＳ０１）。次に、真空チャンバ７内を真空ポンプ８により減圧する（ステップＳ０２）。次に、加熱器３によりるつぼ２およびマスク４を加熱する（ステップＳ０３）。一例として、１５０℃以上３００℃以下に加熱する。加熱されたるつぼ２からＳｅ分子が飛散する。飛散したＳｅ分子はマスク４と衝突することで粒径を小さくして、マスク４を通過する。Ｓｅ分子の衝突により失われるエネルギーの一部は加熱されたマスク４から得られるので、Ｓｅ分子はマスク４内で液化または固化することなく移動することができる。マスク４を通過したＳｅ分子は、基板５上に蒸着される（ステップＳ０４）。
【００３９】
マスク４が畳織りの金属織物１７の場合、金属織物１７の通路の透過粒径以下のＳｅ分子は、通路内において金属線との衝突を繰り返しながら金属織物１７を通過して基板５へ上昇する。通路の透過粒径よりも大きいＳｅ分子は、通路入口において金属織物１７に衝突することで、細かく分割される。衝突したＳｅ分子は透過粒径以下になるまで、金属織物１７との衝突を繰り返す。透過粒径以下の大きさまで分割されると、Ｓｅ分子は通路を通過して基板５上に積層される。これより、第１の過程による半導体膜表面の凹凸の成長を阻止することができ、表面欠陥の低減をすることができる。さらには、金属織物１７内の通路が直線的でない３次元構造を有するので、通路内のＳｅ分子は金属線との衝突を繰り返しながら通過することで直進性が失われ、Ｓｅ分子ごとのエネルギーのバラツキが低減される。突沸等により発生した高エネルギーのＳｅ分子のエネルギーを低減して蒸着させることができる。これより、第２の過程による半導体膜表面の凹凸の成長を阻止することができる。
【００４０】
マスク４が平織りの金属メッシュ１５の場合、孔１５ｃの透過粒径以下のＳｅ分子は、るつぼ２から孔１５ｃを通過して基板５へ直進する。孔１５ｃの透過粒径よりも大きいＳｅ分子は、金属メッシュ１５に衝突することで、細かく分割される。衝突したＳｅ分子は透過粒径以下になるまで、マスク４との衝突を繰り返す。透過粒径以下の大きさまで分割されると、Ｓｅ分子は孔１５ｃを通過して基板５上に積層される。これより、第１の過程による凹凸の成長を阻止することができ、表面欠陥の低減をすることができる。
【００４１】
図７には、マスク４の種類と１００ｍｍ２当りに観測された直径３００μｍを超える表面欠陥の数との関係を示す表を図示している。マスク４をるつぼ２に設置しないで蒸着した場合、１００個以上の表面欠陥が観測されたが、透過粒径３００μｍ以下の平織の金属メッシュ１５をるつぼ２に設置して蒸着した場合、５個以下の表面欠陥が観測された。さらに、透過粒径３００μｍ以下の綾畳織の金属織物１７をるつぼ２に設置して蒸着した場合、観測された表面欠陥は１個以下であった。
【００４２】
このように、実施例の半導体膜蒸着装置１および半導体膜蒸着方法によれば、化学機械的研磨を実施することなく、半導体膜表面を平坦化することができるので、半導体膜の特性を劣化させることがない。すなわち、半導体膜に直接加工しないので半導体膜の物理的な変質や電気的特性の劣化が無く、安定した特性の半導体膜を得ることができる。
【００４３】
また、るつぼ２上に接触してマスク４を配置し、加熱器３によりるつぼ２を介してマスク４を加熱することで、簡易にマスク４を加熱することができる。マスク４がるつぼ２の上端周縁部２ａと接触し、さらに、るつぼ２の半導体原料が収容される底面２ｂから突出しマスク４と接触する柱状部２ｃおよび突起部２ｄとも接触することでマスク４の熱分布のばらつきをさらに低減することができる。
【００４４】
また、マスク４の透過粒径の上限が３００μｍであるので、基板５に蒸着される半導体膜上に直径が３００μｍを超える表面欠陥の発生を著しく低減することができる。これより、放射線変換膜として最適な半導体膜を成膜することができる。マスク４が少なくとも１５０℃の耐熱性を有しているので、減圧雰囲気下で飛散したＳｅ分子の粒径を好適に小さくすることができる。アモルファス半導体膜であっても表面欠陥を著しく低減することができる。
【００４５】
また、マスク４は畳織であれば、飛散した半導体分子がるつぼ２から基板５へ直進して蒸着することを低減し、マスク４との衝突回数を増やすので、飛散した半導体分子の粒径を小さくする。また、畳織として平畳織または綾畳織であれば、飛散した半導体分子との衝突を適切に増やすことができる。また、マスク４が金属糸を織り込んだ金属製であれば熱伝導が良好であるので、マスク４が均等に加熱され温度分布のばらつきが低減できる。
【００４６】
マスク４は、単に、粒径の小さな半導体分子を通す濾過フィルタとしての機能だけではなく、マスク４が加熱されていることで、衝突した半導体分子を液化または固化させることなく細かく分割する機能も併せもつ。半導体分子がマスク４の内部通路に固化することで発生する目詰まりは、マスク４を加熱することで低減される。
【００４７】
実施例の半導体膜蒸着装置１および半導体膜蒸着方法は、成膜後、平坦化処理を実施することのできないアモルファス半導体膜の成膜に特に有効である。このように成膜されたアモルファス半導体膜は、直接変換型の放射線検出器の放射線を電気信号に変換する変換膜として適している。放電破壊を引き起こす大きさの表面欠陥の発生が抑制されるからであり、放電破壊による放射線検出器の故障を低減することができる。
【００４８】
本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。
【００４９】
（１）上述した実施例では、るつぼ２とマスク４とはるつぼ２の上端周縁部２ａ、柱状部２ｃおよび突起部２ｄと接触して固定されていたが、これに限らず、るつぼ２の上端周縁部２ａとだけで接触する構造でもよい。
【００５０】
（２）上述した実施例では、１枚の基板５に対して１個のるつぼ２が対向して配置されていたが、これに限らず、１枚の基板５に対して複数個のるつぼ２が対向して配置されてもよい。この場合、各るつぼ２上に複数のマスク４を設置してもよいし、各るつぼ２の開口を覆うように１枚のマスク４を設置してもよい。
【００５１】
（３）上述した実施例では、マスク４の透過粒径は３００μｍ以下であったが、これに限らず、他の大きさでもよい。半導体膜表面上において抑制したい表面欠陥の大きさに対応して選択すればよい。
【００５２】
（４）上述した実施例では、マスク４の耐熱温度は少なくとも１５０°であったが、これに限らず、他の温度でもよい。半導体原料の蒸発温度または昇華温度、真空チャンバ７の気圧によって選択すればよい。
【００５３】
（５）上述した実施例では、平織りの金属メッシュ１５をるつぼ２上に１枚設置していたが、これに限らず、平織りの金属メッシュ１５を２枚重ねて設置してもよい。各金属メッシュ１５はそれぞれ独立に加熱されてもよいし、るつぼ２を介して加熱されてもよい。２枚用いる際には、各金属メッシュ１５の孔１５ｃが重ならないように設置すると飛散した半導体分子の直進性を無くすことができる。
【符号の説明】
【００５４】
１  …  半導体膜装置
２  …  るつぼ
２ｃ  …  柱状部
２ｄ  …  突起部
３  …  加熱器
４  …  マスク
６  …  基板支持器
７  …  真空チャンバ
８  …  真空ポンプ
【図１】
2013038320.tif 000003
【図２】
2013038320.tif 000004
【図３】
2013038320.tif 000005
【図４】
2013038320.tif 000006
【図５】
2013038320.tif 000007
【図６】
2013038320.tif 000008
【図７】
2013038320.tif 000009
【図８】
2013038320.tif 000010
【図９】
2013038320.tif 000011