(57)【要約】【課題】プリント基板との間の空隙の部分においてもインピーダンスの整合が取れ、プリント基板上の伝送路から半導体素子収納用パッケージ内の半導体素子に無駄なく高周波エネルギーを伝達することができる半導体素子収納用パッケージを提供する。【解決手段】半導体素子収納用パッケージは、金属などの導体によって形成されるベース基板と、セラミックによって形成される端子と、半導体素子を周回するように形成される枠体と、プリント基板のプリントパターンと半導体素子とを接続するリードと、プリント基板の端部とベース基板の端部との間の空隙に係る範囲のリードの下層に設けられる誘電体層と、誘電体層の下層に設けられる接地導体層と、プリント基板の接地導体又はベース基板と接地導体層とを電気的に接続する金属層と、を備える。【選択図】図３
2013038147.tif 000002
【特許請求の範囲】
【請求項１】
導体によって形成されるベース基板と、
半導体素子を周回するように形成される枠体と、
プリント基板のプリントパターンと前記半導体素子とを接続するリードと、
前記プリント基板の端部と前記ベース基板の端部との間の空隙に係る範囲の前記リードの下層に設けられる誘電体層と、
前記誘電体層の下層に設けられる接地導体層と、
接地部と前記接地導体層とを電気的に接続する金属層と、
を備える半導体素子収納用パッケージ。
【請求項２】
前記プリント基板の端部と前記ベース基板の端部との間の空隙に係る範囲の前記リードと、前記誘電体層と、前記接地導体層と、が湾曲するマイクロストリップラインをなす請求項１記載の半導体素子収納用パッケージ。
【請求項３】
前記接地部は、前記ベース基板である請求項２記載の半導体素子収納用パッケージ。
【請求項４】
前記接地部は、前記プリント基板の接地導体である請求項２記載の半導体素子収納用パッケージ。
【請求項５】
前記誘電体層は、弾性を有する誘電体によって形成される請求項３又は請求項４記載の半導体素子収納用パッケージ。
【請求項６】
前記枠体は、セラミックにより形成される請求項５記載の半導体素子収納用パッケージ。
【請求項７】
前記プリント基板の端部と前記ベース基板の端部との間の空隙に係る範囲の前記リードと、前記誘電体層と、前記接地導体層と、が前記ベース基板の下層のケースと平行なマイクロストリップラインをなす請求項１記載の半導体素子収納用パッケージ。
【請求項８】
導体によって形成されるベース基板と、
半導体素子を周回するように形成され、気密封止に耐えるだけの硬さを有する枠体と、
前記半導体素子と接続する第１のプリントパターンを有し、気密封止に耐えるだけの硬さを有する端子と、
プリント基板の第２のプリントパターンと前記端子の第１のプリントパターンとを接続するリードと、
前記プリント基板の端部と前記ベース基板の端部との間の空隙に係る範囲の前記リードの下層に設けられる誘電体層と、
前記誘電体層の下層に設けられる接地導体層と、
接地部と前記接地導体層とを電気的に接続する金属層と、
を備える半導体素子収納用パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体素子収納用パッケージに関する。
【背景技術】
【０００２】
半導体を用いたマイクロ波帯増幅器はパッケージに収納されている。このマイクロ波帯増幅器の性能を十分に引き出すためには、プリント基板上の伝送路からパッケージ内の半導体素子に無駄なく高周波エネルギーを伝達する必要がある。
【０００３】
しかし、従来のパッケージにおいてはプリント基板とパッケージとの間に空隙があり、この空隙によるインピーダンスの不整合が生じていた。特に、熱膨張対策としてリードを湾曲させるリードフォーミングを行う場合、空隙が大きくなるためこのインピーダンスの不整合が顕在化する。
【０００４】
この点に関し、リードをマイクロストリップ線路とする技術が提案されている。しかし、この技術においては、リードの非実装面側に接地導体があり、リードのプリント基板側の接地導体を電気的に接地することが困難であることに加え、接地導体を付加するためにポリイミド樹脂がパッケージ内から外へ貫通しており、気密封止が困難であった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２５９３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、プリント基板とパッケージとの間の空隙においてもインピーダンスの整合が取れる半導体素子収納用パッケージが求められている。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本発明の一実施形態は、導体によって形成されるベース基板と、半導体素子を周回するように形成される枠体と、プリント基板のプリントパターンと半導体素子とを接続するリードと、プリント基板の端部とベース基板の端部との間の空隙に係る範囲のリードの下層に設けられる誘電体層と、誘電体層の下層に設けられる接地導体層と、接地部と接地導体層とを電気的に接続する金属層と、を備える半導体素子収納用パッケージを提供する。
【図面の簡単な説明】
【０００８】
【図１】半導体素子収納用パッケージの外観平面図である。
【図２】半導体素子収納用パッケージの図１におけるＡの部分の拡大平面図である。
【図３】半導体素子収納用パッケージの図２のＢＢ線断面図である。
【図４】マイクロストリップラインの図２におけるＣＣ線断面図である。
【図５】応用例に係る半導体素子収納用パッケージの図２のＢＢ線断面図である。
【図６】半導体素子収納用パッケージと従来技術との反射量のシミュレーション結果を示す図である。
【発明を実施するための形態】
【０００９】
以下、半導体素子収納用パッケージの一実施形態について、図面を用いて詳細に説明する。
【００１０】
本実施形態の半導体素子収納用パッケージは、導体によって形成されるベース基板と、半導体素子を周回するように形成される枠体と、プリント基板のプリントパターンと半導体素子とを接続するリードと、プリント基板の端部とベース基板の端部との間の空隙に係る範囲の前記リードの下層に設けられる誘電体層と、誘電体層の下層に設けられる接地導体層と、接地部と接地導体層とを電気的に接続する金属層と、を備える。
【００１１】
図１は、本実施形態の半導体素子収納用パッケージ１００の外観平面図、図２は、半導体素子収納用パッケージ１００の図１におけるＡの部分の拡大平面図、図３は半導体素子収納用パッケージ１００の図２のＢＢ線断面図である。
【００１２】
図１乃至図３に示すように、半導体素子収納用パッケージ１００は、金属などの導体によって形成されるベース基板１０１と、例えばセラミックによって形成される端子１０３と、端子１０３に形成される導体パターン１０３Ａと、半導体素子を周回するように例えばセラミックにより形成される枠体１０２と、プリント基板２０１のプリントパターンと半導体素子とを接続するリード１１１と、プリント基板２０１の端部とベース基板１０１の端部との間の空隙３００に係る範囲１１０のリード１１１の下層に設けられ、例えば弾性を有する誘電体によって形成される誘電体層１１２と、誘電体層１１２の下層に設けられる接地導体層１１３と、プリント基板２０１の接地導体１０６又はベース基板１０１と接地導体層１１３とを電気的に接続する金属層１１４と、を備える。
【００１３】
半導体素子収納用パッケージ１００は半導体素子を枠体１０２、端子１０３、及び枠体１０２の上部に設置されるカバーによって気密封止される。すなわち、枠体１０２、端子１０３、及びカバーは気密封止に耐えるだけの硬さを有している。
【００１４】
従って、枠体１０２及び端子１０３はセラミックによって形成されることが望ましく、カバーは剛性を有する金属によって形成されることが望ましい。
【００１５】
リード１１１は端子１０３の導体パターン１０３Ａを介して半導体素子に接続される。従って、誘電体層１１２はパッケージ内から外へ貫通することはなく、気密封止が実現される。
【００１６】
プリント基板２０１及び半導体素子収納用パッケージ１００は金属製のケース１０５に載置される。
【００１７】
プリント基板２０１は、下層から上方に向かって、金属製のベース基板１０６と、誘電体層１０７と、プリント基板２０１に配置される電子部品を電気的に接続するプリントパターンを備え、パッケージ１００のリード１１１とこのプリントパターンがハンダ付けなどの方法で電気的に接続される。
【００１８】
プリント基板２０１と半導体素子収納用パッケージ１００との間には空隙３００が存在する。
【００１９】
リード１１１の空隙３００に係る範囲１１０は、リード１１１の下層に設けられる誘電体層１１２と、誘電体層１１２の下層に設けられる接地導体層１１３と、によりマイクロストリップライン１１５が形成される。
【００２０】
プリント基板２０１の接地導体１０６の端部又は半導体素子収納用パッケージ１００のベース基板１０１の端部には金属層１１４が設けられる。金属層１１４は金などの導体のメッキによって形成することができる。
【００２１】
リード１１１の誘電体層１１２の下層に設けられる接地導体層１１３は、この金属層１１４に電気的に接続し、接地する。
【００２２】
従って、気密封止が確保できるとともに、接地が容易となる。
【００２３】
リード１１１、誘電体層１１２、及び接地導体層１１３は柔軟性のある材質によって形成される。リード１１１と接地導体層１１３とは、例えば金のような柔軟性のある金属によって形成される。
【００２４】
誘電体層１１２は、ポリ四フッ化エチレンなどのフッ素樹脂、ポリイミド樹脂などを用いることができる。
【００２５】
マイクロストリップライン１１５は湾曲して形成される。この湾曲により熱による膨張・収縮を吸収することができる。
【００２６】
図４は、マイクロストリップライン１１５の図２におけるＣＣ線断面図である。図４に示すように、誘電体層１１２と接地導体層１１３の幅Ｗ１は等しく、リード１１１の幅ｗの３倍から５倍の幅を有する。
【００２７】
リード１１１の厚さをｔ、誘電体層１１２の厚さをｈ、誘電体層１１２の比誘電率をεｒとすると、インピーダンスＺ０は以下の（１）式によって求められる。
【数１】
2013038147.tif 000003
【００２８】
従って、インピーダンスＺ０が定まれば、（１）式を満たすようにｗ、ｔ、ｈを求めることができる。
【００２９】
図５は、応用例に係る半導体素子収納用パッケージ１００の図２のＢＢ線断面図である。図５に示すように、応用例に係る半導体素子収納用パッケージ１００は、金属などの導体によって形成されるベース基板１０１と、例えばセラミックによって形成される端子１０３と、端子１０３に形成される導体パターン１０３Ａと、半導体素子を周回するように例えばセラミックにより形成される枠体１０２と、プリント基板２０１のプリントパターンと半導体素子とを接続するリード１１１と、プリント基板２０１の端部とベース基板１０１の端部との間の空隙３００に係る範囲１１０Ａのリード１１１の下層に設けられ、例えば弾性を有する誘電体によって形成される誘電体層１１２と、誘電体層１１２の下層に設けられる接地導体層１１３と、プリント基板２０１の接地導体１０６又はベース基板１０１と接地導体層１１３とを電気的に接続する金属層１１４と、を備え、空隙３００に係る範囲１１０Ａのリード１１１、誘電体層１１２、及び接地導体層１１３はケース１０５と平行に設置される。
【００３０】
温度管理が徹底される場合、本応用例の半導体素子収納用パッケージ１００によれば、組立が容易であるという効果がある。
【００３１】
図６は、本実施形態の半導体素子収納用パッケージ１００と従来技術との反射量のシミュレーション結果を示す図である。図６において、縦軸は反射量（ｄＢ）、横軸は周波数（ＧＨｚ）を示し、グラフ６０１は従来技術、グラフ６０２は本実施形態の半導体素子収納用パッケージ１００を示す。
【００３２】
図６に示すように、本実施形態の半導体素子収納用パッケージ１００によれば周波数が高くなるにつれて反射量を低く抑えることができる。
【００３３】
以上述べたように、本実施形態の半導体素子収納用パッケージ１００は、金属などの導体によって形成されるベース基板１０１と、セラミックによって形成される端子１０３と、半導体素子を周回するように形成される枠体１０２と、プリント基板２０１のプリントパターンと半導体素子とを接続するリード１１１と、プリント基板２０１の端部とベース基板１０１の端部との間の空隙３００に係る範囲１１０のリード１１１の下層に設けられる誘電体層１１２と、誘電体層１１２の下層に設けられる接地導体層１１３と、プリント基板２０１の接地導体１０６又はベース基板１０１と接地導体層１１３とを電気的に接続する金属層１１４と、を備える。
【００３４】
従って、プリント基板２０１と半導体素子収納用パッケージ１００との間の空隙３００の部分においてもインピーダンスの整合が取れ、気密封止を実現するとともに、プリント基板２０１上の伝送路から半導体素子収納用パッケージ１００内の半導体素子に無駄なく高周波エネルギーを伝達することができるという効果がある。
【００３５】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３６】
１０１：ベース基板
１０２：枠体
１１１：リード
１１２：誘電体層
１１３：接地導体層
１１４：金属層
【図１】
2013038147.tif 000004
【図２】
2013038147.tif 000005
【図３】
2013038147.tif 000006
【図４】
2013038147.tif 000007
【図５】
2013038147.tif 000008
【図６】
2013038147.tif 000009