(57)【要約】【課題】外部信号処理部の処理負担を増大させることなく、画素の特性のばらつきの影響を低減する。【解決手段】固体撮像素子４は、２次元状に配置された複数の画素ＰＸと、複数の画素ＰＸの列毎に設けられ対応する列の画素ＰＸからの信号を受け取る複数の垂直信号線２７と、複数の垂直信号線２７の信号をそれぞれ処理しかつ増幅部３４をそれぞれ有する複数の信号処理部２９と、ゲイン設定手段３５とを備える。ゲイン設定手段３５は、複数の画素ＰＸに対して均一な入射光が入射されたときに複数の信号処理部２９からそれぞれ得られる信号のレベルのばらつきが、各増幅部３４のゲインが同一である場合において複数の画素ＰＸに対して均一な入射光が入射されたときに複数の信号処理部２９からそれぞれ得られる信号のレベルのばらつきに比べて低減されるように、複数の信号処理部２９の増幅部３４のゲインを設定する。【選択図】図２
2013258652.tif 000002
【特許請求の範囲】
【請求項１】
２次元状に配置された複数の画素と、
前記複数の画素の列毎に設けられ対応する列の画素からの信号を受け取る複数の垂直信号線と、
前記複数の垂直信号線の信号をそれぞれ処理しかつ増幅部をそれぞれ有する複数の信号処理部と、
前記複数の画素に対して均一な入射光が入射されたときに前記複数の信号処理部からそれぞれ得られる信号のレベルのばらつきが、前記各増幅部のゲインが同一である場合において前記複数の画素に対して均一な入射光が入射されたときに前記複数の信号処理部からそれぞれ得られる信号のレベルのばらつきに比べて低減されるように、前記複数の信号処理部の前記増幅部のゲインを設定するゲイン設定手段と、
を備えたことを特徴とする固体撮像素子。
【請求項２】
前記複数の画素は分割露光によって形成され、
前記ゲイン設定手段は、前記複数の信号処理部のうち、前記複数の画素のうちの同一の分割露光領域に属する画素に対応する信号処理部の、前記増幅部のゲインを互いに同一のゲインに設定し、
前記ゲイン設定手段は、前記複数の信号処理部のうち、前記複数の画素のうちの異なる分割露光領域に属する画素に対応する信号処理部の、前記増幅部のゲインを互いに異なるゲインに設定する、
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記複数の画素は分割露光によって形成され、
前記ゲイン設定手段は、前記各増幅部のゲインが同一である場合において前記複数の画素に対して均一な入射光が入射されたときに前記複数の信号処理部から各画素に対応して得られる信号のレベルについて、分割露光領域毎に当該分割露光領域に属する画素に対応する信号のレベルを積算した積算値又はこれに応じた値に基づいて、前記複数の信号処理部の前記増幅部のゲインを設定することを特徴とする請求項１又は２記載の固体撮像素子。
【請求項４】
前記ゲイン設定手段は、前記各増幅部のゲインが同一である場合において前記複数の画素に対して均一な入射光が入射されたときに前記複数の信号処理部から各画素に対応して得られる信号のレベルについて、各信号処理部毎に当該信号処理部に対応する画素に対応する信号のレベルを積算した積算値又はこれに応じた値に基づいて、前記複数の信号処理部の前記増幅部のゲインを設定することを特徴とする請求項１記載の固体撮像素子。
【請求項５】
前記ゲイン設定手段は、前記複数の信号処理部の前記増幅部の設定されたゲインを記憶する記憶部を有し、
前記複数の信号処理部の前記増幅部は、前記記憶部に記憶されたゲインで増幅動作を行うことを特徴とする請求項１乃至４のいずれかに記載の固体撮像素子。
【請求項６】
請求項１乃至５のいずれかに記載の固体撮像素子を備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びこれを用いた撮像装置に関するものである。
【背景技術】
【０００２】
デジタルカメラやビデオカメラ等の電子カメラにおいては、ＣＭＯＳイメージセンサ等のＸＹアドレス型固体撮像素子（例えば、下記特許文献１）を使用するのが一般的である。
【０００３】
このような固体撮像素子では、複数の画素がマトリクス状に配置されているが、以下に説明する分割露光やその他の影響を受けて、画素の特性にばらつきが生ずる。
【０００４】
近年、更なる撮像画像の画質向上を図るため、有効画素数を増加させた大型の固体撮像素子が開発されている。例えば、３５ｍｍフィルム（３６ｍｍ×２４ｍｍ）と同じサイズの大型の固体撮像素子が出現している。
【０００５】
ＣＭＯＳイメージセンサ等のＸＹアドレス型固体撮像素子は、半導体によって構成されており、露光処理を含む半導体製造プロセスによって集積回路をシリコン基板上に形成することによって製造される。具体的には、ステッパーを利用して半導体集積回路のマスクパターンを縮小してシリコン基板に焼き付ける処理が行われる。しかし、ステッパーが露光可能な範囲には限界があり、上述したように例えば３５ｍｍフィルムと同じサイズを有するような大型の固体撮像素子を製造する場合には、画素が２次元状に配置された画素領域（撮像領域）は、分割露光によって形成される。すなわち、画素を２次元状に配置する画素領域を複数の領域に分割して、各分割領域（分割露光領域）単位で１回ずつ露光処理を行い、複数回の露光処理により固体撮像素子全体の集積回路を完成させるという処理が行われる。
【０００６】
このような分割露光により製造された固体撮像素子では、露光タイミングが異なることに起因して、分割露光領域毎に画素の特性（感度特性等）がばらついてしまう。
【０００７】
また、分割露光以外の製造上の要因などによっても、固体撮像素子では、画素の特性にばらつきが生ずる場合もある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−１２２５３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
画素の特性にばらつきが生ずると、画素領域の各画素に対して均一な入射光が入射しても、画素信号のレベルにばらつきが生じてしまい、ひいては画質が劣化してしまう。
【００１０】
そこで、固体撮像素子の外部に配置した外部信号処理部において、固体撮像素子から出力された画像信号に対して、画素の特性のばらつきの影響が低減されるような補正処理を行うことによって、画質の劣化を防止することが考えられる。
【００１１】
しかし、この場合には、そもそも種々の信号処理を高速で行うことが要求される外部信号処理部の処理負担が更に増大してしまい、画像処理時間が長くなったり、外部信号処理部のコスト（ひいては、電子カメラのコスト）が増大したりしてしまうなどの不都合が生じる。
【００１２】
本発明は、このような事情に鑑みてなされたもので、外部信号処理部の処理負担を増大させることなく、画素の特性のばらつきの影響を低減することができる固体撮像素子、及び、これを用いた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、２次元状に配置された複数の画素と、前記複数の画素の列毎に設けられ対応する列の画素からの信号を受け取る複数の垂直信号線と、前記複数の垂直信号線の信号をそれぞれ処理しかつ増幅部をそれぞれ有する複数の信号処理部と、前記複数の画素に対して均一な入射光が入射されたときに前記複数の信号処理部からそれぞれ得られる信号のレベルのばらつきが、前記各増幅部のゲインが同一である場合において前記複数の画素に対して均一な入射光が入射されたときに前記複数の信号処理部からそれぞれ得られる信号のレベルのばらつきに比べて低減されるように、前記複数の信号処理部の前記増幅部のゲインを設定するゲイン設定手段と、を備えたものである。
【００１４】
第２の態様による固体撮像素子は、前記第１の態様において、前記複数の画素は分割露光によって形成され、前記ゲイン設定手段は、前記複数の信号処理部のうち、前記複数の画素のうちの同一の分割露光領域に属する画素に対応する信号処理部の、前記増幅部のゲインを互いに同一のゲインに設定し、前記ゲイン設定手段は、前記複数の信号処理部のうち、前記複数の画素のうちの異なる分割露光領域に属する画素に対応する信号処理部の、前記増幅部のゲインを互いに異なるゲインに設定するものである。
【００１５】
第３の態様による固体撮像素子は、前記第１又は第２の態様において、前記複数の画素は分割露光によって形成され、前記ゲイン設定手段は、前記各増幅部のゲインが同一である場合において前記複数の画素に対して均一な入射光が入射されたときに前記複数の信号処理部から各画素に対応して得られる信号のレベルについて、分割露光領域毎に当該分割露光領域に属する画素に対応する信号のレベルを積算した積算値又はこれに応じた値に基づいて、前記複数の信号処理部の前記増幅部のゲインを設定するものである。
【００１６】
第４の態様による固体撮像素子は、前記第１の態様において、前記ゲイン設定手段は、前記各増幅部のゲインが同一である場合において前記複数の画素に対して均一な入射光が入射されたときに前記複数の信号処理部から各画素に対応して得られる信号のレベルについて、各信号処理部毎に当該信号処理部に対応する画素に対応する信号のレベルを積算した積算値又はこれに応じた値に基づいて、前記複数の信号処理部の前記増幅部のゲインを設定するものである。
【００１７】
第５の態様による固体撮像素子は、前記第１乃至第４のいずれかの態様において、前記ゲイン設定手段は、前記複数の信号処理部の前記増幅部の設定されたゲインを記憶する記憶部を有し、前記複数の信号処理部の前記増幅部は、前記記憶部に記憶されたゲインで増幅動作を行うものである。
【００１８】
第６の態様による撮像装置は、前記第１乃至第５のいずれかの態様による固体撮像素子を備えたものである。
【発明の効果】
【００１９】
本発明によれば、外部信号処理部の処理負担を増大させることなく、画素の特性のばらつきの影響を低減することができる固体撮像素子、及び、これを用いた撮像装置を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態による電子カメラを模式的に示す概略ブロック図である。
【図２】図１中の固体撮像素子の概略構成を示す回路図である。
【図３】図２中の画素を示す回路図である。
【発明を実施するための形態】
【００２１】
以下、本発明による固体撮像素子及び撮像装置について、図面を参照して説明する。
【００２２】
図１は、本発明の一実施の形態による撮像装置としての電子カメラ１を模式的に示す概略ブロック図である。
【００２３】
本実施の形態による電子カメラ１は、例えば一眼レフのデジタルカメラとして構成されるが、本発明による撮像装置は、これに限らず、コンパクトカメラなどの他の電子カメラや、携帯電話に搭載された電子カメラや、動画を撮像するビデオカメラ等の電子カメラなどの種々の撮像装置に適用することができる。
【００２４】
電子カメラ１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部３によってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子４の撮像面が配置される。
【００２５】
固体撮像素子４は、撮像制御部５の指令によって駆動され、デジタルの画像信号を出力する。外部信号処理部としてのデジタル信号処理部６は、固体撮像素子４から出力されるデジタルの画像信号に対して、色補間処理、ホワイトバランス処理などの種々の画像処理等を行う。メモリ７は、バス８に接続されている。バス８には、レンズ制御部３、撮像制御部５、ＣＰＵ９、液晶表示パネル等の表示部１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。ＣＰＵ９には、レリーズ釦などの操作部１４が接続される。また、記録部１１には記録媒体１１ａが着脱自在に装着される。
【００２６】
本実施の形態では、操作部１４のレリーズ釦の半押し操作が行われると、電子カメラ１内のＣＰＵ９は、図示しない焦点検出センサからの検出信号に基づいてデフォーカス量を算出し、このデフォーカス量に応じて合焦状態となるように、レンズ制御部３に撮影レンズ２を調節させる。また、ＣＰＵ９は、予め操作部１４により指令された絞りとなるように、レンズ制御部３に撮影レンズ２を調節させる。そして、操作部１４のレリーズ釦の全押し操作に同期して、ＣＰＵ９が撮像制御部５を介して固体撮像素子４を制御することによって、固体撮像素子４からデジタルの画像信号が読み出される。この画像信号は、デジタル信号処理部６により処理された後に、メモリ７に一旦格納される。その後、ＣＰＵ９は、操作部１４の指令に基づき、メモリ７内の画像信号に対して必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部１１に処理後の信号を出力させ記録媒体１１ａに記録する。
【００２７】
図２は、図１中の固体撮像素子４の概略構成を示す回路図である。本実施の形態では、固体撮像素子４は、ＣＭＯＳ型の固体撮像素子として構成されているが、例えば、他のＸＹアドレス型固体撮像素子として構成してもよい。
【００２８】
固体撮像素子４は、図２に示すように、ｎ行ｍ列に２次元マトリクス状に配置された画素ＰＸからなる画素部（画素領域）２１と、垂直走査回路２２と、画素ＰＸの行毎に設けられた制御線２４〜２６と、画素ＰＸの列毎に設けられ対応する列の画素ＰＸからの信号を受け取る複数の（ｍ本の）垂直信号線２７と、各垂直信号線２７に設けられた定電流源２８と、複数の（ｍ本の）垂直信号線２７の信号をそれぞれ処理する複数の（ｍ個の）信号処理部（カラム回路）２９と、水平読み出し回路３０と、ゲイン記憶部３５とを有している。
【００２９】
本実施の形態では、画素部２１は、分割露光によって形成され、列方向に延びた分割線で２分割された領域毎の露光によって形成されている。すなわち、画素部２１は、１回目の露光で画素部２１の右側領域２１Ｒ（又は左側領域２１Ｌ）が形成され、２回目の露光で左側領域２１Ｌ（又は右側領域２１Ｒ）が形成されている。したがって、右側領域２１Ｒの画素ＰＸと左側領域２１Ｌの画素ＰＸとでは、その特性（感度特性等）がばらついている。
【００３０】
図３は、図２中の１つの画素ＰＸを示す回路図である。各画素ＰＸは、一般的なＣＭＯＳイメージセンサと同様に、入射光に応じた電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、前記電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部としてのフローティングディフュージョンＦＤと、フローティングディフュージョンＦＤの電位に応じた信号を出力する増幅部としての増幅トランジスタＡＭＰと、フォトダイオードＰＤからフローティングディフュージョンＦＤに電荷を転送する転送トランジスタＴＸと、フローティングディフュージョンＦＤの電位をリセットするリセットトランジスタＲＥＳと、読み出し行を選択するための選択トランジスタＳＥＬとを有し、図３に示すように接続されている。図３において、ＶＤＤは電源電位である。なお、本実施の形態では、画素ＰＸのトランジスタＡＭＰ，ＴＸ，ＲＥＳ，ＳＥＬは、全てｎＭＯＳトランジスタである。
【００３１】
転送トランジスタＴＸのゲートは行毎に制御線２５に共通に接続され、そこには、転送トランジスタＴＸを制御する制御信号φＴＸが垂直走査回路２２から供給される。リセットトランジスタＲＥＳのゲートは行毎に制御線２４に共通に接続され、そこには、リセットトランジスタＲＥＳを制御する制御信号φＲＥＳが垂直走査回路２２から供給される。選択トランジスタＳＥＬのゲートは行毎に制御線２６に共通に接続され、そこには、選択トランジスタＳＥＬを制御する制御信号φＳＥＬが垂直走査回路２２から供給される。各制御信号φＴＸを行毎に区別する場合、ｊ行目の制御信号φＴＸは符号φＴＸ（ｊ）で示す。この点は、制御信号φＲＥＳ，φＳＥＬについても同様である。
【００３２】
各画素ＰＸのフォトダイオードＰＤは、入射光の光量（被写体光）に応じて信号電荷を生成する。転送トランジスタＴＸは、制御信号φＴＸのハイレベル期間にオンし、フォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。リセットトランジスタＲＥＳは、制御信号φＲＥＳのハイレベル期間（電源電位ＶＤＤの期間）にオンし、フローティングディフュージョンＦＤをリセットする。
【００３３】
増幅トランジスタＡＭＰは、そのドレインが電源電位ＶＤＤに接続され、そのゲートがフローティングディフュージョンＦＤに接続され、そのソースが選択トランジスタＳＥＬのドレインに接続され、定電流源２８（図３では図示せず、図２を参照）を負荷とするソースフォロア回路を構成している。増幅トランジスタＡＭＰは、フローティングディフュージョンＦＤの電圧値に応じて、選択トランジスタＳＥＬを介して垂直信号線２７に読み出し信号を出力する。選択トランジスタＳＥＬは、制御信号φＳＥＬのハイレベル期間にオンし、増幅トランジスタＡＭＰのソースを垂直信号線２７に接続する。
【００３４】
図２中の垂直走査回路２２は、図１中の撮像制御部５からの制御信号を受けて、画素ＰＸの行毎に、制御信号φＳＥＬ，φＲＥＳ，φＴＸをそれぞれ出力し、画素部２１の画素ＰＸを制御し、静止画読み出し動作などを実現する。この制御によって、各垂直信号線２７には、それに対応する列の画素ＰＸの信号（アナログ信号）が供給される。その具体的な動作については公知であるため、ここではその説明は省略する。
【００３５】
なお、画素ＰＸの構成は、前述した図３に示す構成に限らない。例えば、列方向に隣り合う複数の画素ＰＸ毎に、当該複数の画素ＰＸが１組のフローティングディフュージョンＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有してもよい。
【００３６】
本実施の形態では、各信号処理部２９は、アナログ増幅器からなるカラムアンプ３１と、ＣＤＳ回路（相関２重サンプリング回路）３２と、Ａ／Ｄ変換器３３と、ゲイン記憶部３５に記憶されているゲインで増幅動作を行う増幅部（本実施の形態では、デジタル増幅部）としての乗算器３４と、を有している。
【００３７】
画素ＰＸから垂直信号線２７に読み出された信号は、各列毎に、カラムアンプ３１にてアナログ増幅され、更にＣＤＳ回路３２にて所定のノイズ除去処理が施された後に、Ａ／Ｄ変換器３３にてデジタル信号に変換され、そのデジタル信号はゲイン記憶部３５に記憶されているゲインで乗算器３４によりデジタル増幅された後に（すなわち、前記ゲインを示す係数が乗算された後に）、乗算器３４に保持される。各乗算器３４に保持されたデジタルの画像信号は、図１中の撮像制御部５からの制御信号を受けた水平読み出し回路３０によって水平走査され、必要に応じて所定の信号形式に変換されて、外部（図１中のデジタル信号処理部６）へ出力される。
【００３８】
本実施の形態では、ゲイン記憶部３５が、各信号処理部２９の乗算器３４のゲインを設定するゲイン設定手段を構成している。このゲイン設定手段は、画素部２１の各画素ＰＸに対して均一な入射光が入射されたときに各信号処理部２９からそれぞれ得られる信号のレベルのばらつきが、前記各乗算器３４のゲインが同一である場合において画素部２１の各画素ＰＸに対して均一な入射光が入射されたときに各信号処理部２９からそれぞれ得られる信号のレベルのばらつきに比べて低減されるように、各信号処理部２９の乗算器３４のゲインを設定するものである。
【００３９】
本実施の形態では、ゲイン記憶部３５として、例えば、書き換え可能な不揮発性メモリが用いられる。例えば、当該電子カメラ１の出荷前の検査工程において、以下の手順で各信号処理部２９の乗算器３４のゲインを決定して、それらのゲインをゲイン記憶部３５に記憶させておく。すなわち、まず、ゲイン記憶部３５に各乗算器３４の暫定的なゲインとして全て同じ所定値を記憶させる。これにより、全ての乗算器３４は、同じゲインで増幅動作を行うことになる。そして、均一な発光状態（又は照明状態）の被写体像を撮像させることで、画素部２１の各画素ＰＸに対して均一な入射光を入射させた状態で、静止画像を撮像し、その静止画像を固体撮像素子４からデジタル画像信号（以下、「ゲイン決定用デジタル画像信号」と呼ぶ。）として得る。
【００４０】
次に、前記ゲイン決定用デジタル画像信号における右側領域２１Ｒの画素ＰＸの画素値の積算値ＡＲを算出するとともに、前記ゲイン決定用デジタル画像信号における左側領域２１Ｌの画素ＰＸの画素値の積算値ＡＬを算出する。そして、右側領域２１Ｒの画素ＰＸに対応する信号処理部２９（右側領域２１Ｒの画素ＰＸからの信号を処理する信号処理部２９）の各乗算器３４の最終的なゲインとして、α／ＡＲをゲイン記憶部３５に記憶させるとともに、左側領域２１Ｌの画素ＰＸに対応する信号処理部２９（左側領域２１Ｌの画素ＰＸからの信号を処理する信号処理部２９）の各乗算器３４の最終的なゲインとして、α／ＡＬをゲイン記憶部３５に記憶させる（ただし、αは所定値である。）。この場合、右側領域２１Ｒに対応するいずれの信号処理部２９の乗算器３４のゲインも互いに同じα／ＡＲに設定され、左側領域２１Ｌに対応するいずれの信号処理部２９の乗算器３４のゲインも互いに同じα／ＡＬに設定される。しかし、右側領域２１Ｒの画素ＰＸと左側領域２１Ｌの画素ＰＸとでは、その特性（感度特性等）が異なることから、ＡＬ≠ＡＲであるため、右側領域２１Ｒに対応する信号処理部２９の乗算器３４のゲインα／ＡＲと、左側領域２１Ｌに対応する信号処理部２９の乗算器３４のゲインα／ＡＬとは異なることになる。なお、前記積算値ＡＲ，ＡＬに代えて、前記積算値ＡＲ，ＡＬにそれぞれ応じた値（例えば、平均値）を用いて各乗算器３４のゲインを得てもよい。
【００４１】
本実施の形態では、各乗算器３４のゲインがこのように設定されているので、画素部２１の各画素ＰＸに対して均一な入射光が入射されたときに各信号処理部２９からそれぞれ得られる信号のレベルのばらつきが、前記各乗算器３４のゲインが同一である場合において画素部２１の各画素ＰＸに対して均一な入射光が入射されたときに各信号処理部２９からそれぞれ得られる信号のレベルのばらつきに比べて低減される。
【００４２】
したがって、本実施の形態によれば、固体撮像素子４から出力されるデジタル画像信号において、分割露光に起因する右側領域２１Ｒの画素ＰＸの特性と左側領域２１Ｌの画素ＰＸの特性とのばらつきの影響が低減される。このため、本実施の形態によれば、外部信号処理部であるデジタル信号処理部６において、このようなばらつきの影響が低減されるような補正処理を行うことなく、分割露光に起因する画素ＰＸの特性のばらつきの影響を低減することができる。よって、本実施の形態によれば、デジタル信号処理部６の処理負担を増大させることなく、画素の特性のばらつきの影響を低減することができ、得られる画像の画質を向上させることができる。そして、デジタル信号処理部６の処理負担を増大させずにすむことから、デジタル信号処理部６における処理時間の短縮やデジタル信号処理部６のコストの低減などを図ることができる。
【００４３】
前記ゲイン決定用デジタル画像信号から各乗算器３４のゲインを決定する手法は、前述した手法に限らない。例えば、前記ゲイン決定用デジタル画像信号におけるｋ列目（ｋは１からｍまでの整数）の画素ＰＸの画素値の積分値Ａｋを取得し、ｋ列目の信号処理部２９の最終的なゲインとして、β／Ａｋをゲイン記憶部３５に記憶させてもよい（ただし、βは所定値である。）。このように、各列毎に乗算器３４のゲインを決定してもよい。この場合、よりきめ細かく、画素ＰＸの特性のばらつきの影響を低減することができる。この場合、画素部２１は必ずしも分割露光によって形成されたものに限られず、画素部２１は一括露光によりって形成されたものでもよい。画素部２１が一括露光によって形成され、分割露光以外の製造上の要因などによって画素ＰＸの特性にばらつきが生じていても、そのばらつきの影響を低減することができる。なお、前記積算値Ａｋに代えて、前記積算値Ａｋにそれぞれ応じた値（例えば、平均値）を用いてｋ列目の信号処理部２９の乗算器３４のゲインを得てもよい。
【００４４】
以上、本発明の実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。
【００４５】
例えば、信号処理部２９は、前述した構成に限らない。例えば、カラムアンプ３１として、いわゆるスイッチトキャパシタアンプを用いてもよい。また、信号処理部２９は必ずしもＡ／Ｄ変換器３３を含む必要はなく、水平読出回路３０からアナログ画像信号が出力されるように構成してもよい。この場合、例えば、乗算器３４に代えて可変ゲインのアナログアンプが用いられる。このとき、必要に応じて、ゲイン記憶部３５に記憶されているゲインを当該アナログアンプに適したゲイン指令信号に変換する回路を用いればよい。
【００４６】
また、前述した実施の形態では、画素部２１が列方向に延びた１本の分割線で２分割された領域毎の分割露光によって形成されているが、画素部２１は、列方向に延びた２本以上の分割線で３つ以上に分割された領域毎の分割露光によって形成してもよい。
【符号の説明】
【００４７】
１  電子カメラ
４  固体撮像素子
２１  画素部
３４  乗算器（増幅部）
３５  ゲイン記憶部
【図１】
2013258652.tif 000003
【図２】
2013258652.tif 000004
【図３】
2013258652.tif 000005