(57)【要約】【課題】タップレススタンダードセルを含むシステムオンチップの設計方法を提供する。【解決手段】タップレススタンダードセルを含むシステムオンチップの設計方法であって、フォワードボディバイアシングを反映してシステムオンチップに対する動作速度の分布のスローコーナーを増加させるようにスローコーナータイミングパラメータが調節される（Ｓ１１０）。リバースボディバイアシングを反映してシステムオンチップに対する動作速度の分布のファストコーナーを減少させるようにファストコーナータイミングパラメータが調節される（Ｓ１３０）。増加したスローコーナーに対応する調節されたスローコーナータイミングパラメータ及び減少したファストコーナーに対応する調節されたファストコーナータイミングパラメータに基づいてタップレススタンダードセルを含むシステムオンチップが具現される（Ｓ１５０）。【選択図】図１
2013145550.tif 000002
【特許請求の範囲】
【請求項１】
ボディバイアシングが適用されるタップレススタンダードセルを含むシステムオンチップの設計方法であって、
フォワードボディバイアシングを反映して前記システムオンチップに対する動作速度の分布のスローコーナーを増加させるように、前記システムオンチップの動作速度デザインウインドウの最低値に対応するスローコーナータイミングパラメータを調節するスローコーナー変更段階と、
リバースボディバイアシングを反映して前記システムオンチップに対する前記動作速度の分布のファストコーナーを減少させるように、前記システムオンチップの前記動作速度デザインウインドウの最高値に対応するファストコーナータイミングパラメータを調節するファストコーナー変更段階と、
前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータに基づいて、前記タップレススタンダードセルを含む前記システムオンチップを具現する具現段階と、を含むシステムオンチップの設計方法。
【請求項２】
前記スローコーナータイミングパラメータは、前記タップレススタンダードセルのスローコーナーセル遅延、スローコーナーセットアップマージン、及びスローコーナーホールドマージンの中から選択される少なくとも１つを含み、
前記ファストコーナータイミングパラメータは、前記タップレススタンダードセルのファストコーナーセル遅延、ファストコーナーセットアップマージン、及びファストコーナーホールドマージンの中から選択される少なくとも１つを含むことを特徴とする請求項１に記載のシステムオンチップの設計方法。
【請求項３】
前記スローコーナー変更段階は、
前記タップレススタンダードセルのスローコーナーセル遅延を調節する段階を含むことを特徴とする請求項１または２に記載のシステムオンチップの設計方法。
【請求項４】
前記スローコーナーセル遅延は、前記スローコーナーを増加させるように減少されることを特徴とする請求項３に記載のシステムオンチップの設計方法。
【請求項５】
前記ファストコーナー変更段階は、
前記タップレススタンダードセルのファストコーナーセル遅延を調節する段階を含むことを特徴とする請求項１〜４のいずれか１項に記載のシステムオンチップの設計方法。
【請求項６】
前記ファストコーナーセル遅延は、前記ファストコーナーを減少させるように増加されることを特徴とする請求項５に記載のシステムオンチップの設計方法。
【請求項７】
前記具現段階は、
前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを含むタップレススタンダードセルライブラリを利用して、前記タップレススタンダードセルを含む前記システムオンチップを具現する段階を含むことを特徴とする請求項１〜６のいずれか１項に記載のシステムオンチップの設計方法。
【請求項８】
前記具現段階は、
前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを含むタップレススタンダードセルライブラリを生成する段階と、
前記タップレススタンダードセルライブラリに基づいて、前記システムオンチップに対するレジスタ転送レベルネットリストを合成して、ゲートレベルネットリストを生成する段階と、
前記タップレススタンダードセルライブラリ及び前記ゲートレベルネットリストに基づいて、前記システムオンチップの構成要素を配置及び接続する段階と、
前記タップレススタンダードセルライブラリに含まれた前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータに基づいて、前記システムオンチップのタイミングを検証する段階と、を含むことを特徴とする請求項１〜６のいずれか１項に記載のシステムオンチップの設計方法。
【請求項９】
前記具現段階は、
前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを適用するためのタイミング調節スクリプトを利用して、前記タップレススタンダードセルを含む前記システムオンチップを具現する段階を含むことを特徴とする請求項１〜６のいずれか１項に記載のシステムオンチップの設計方法。
【請求項１０】
前記具現段階は、
前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを適用するためのタイミング調節スクリプトを生成する段階と、
前記システムオンチップに対するレジスタ転送レベルネットリストを合成して、ゲートレベルネットリストを生成する段階と、
前記タイミング調節スクリプトに応答して前記ゲートレベルネットリストに前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを適用する段階と、
前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータが適用された前記ゲートレベルネットリストに基づいて、前記システムオンチップの構成要素を配置及び接続する段階と、
前記タイミング調節スクリプトに応答して適用された前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータに基づいて、前記システムオンチップのタイミングを検証する段階と、を含むことを特徴とする請求項１〜６のいずれか１項に記載のシステムオンチップの設計方法。
【請求項１１】
ボディバイアシングが適用されるタップレススタンダードセルを含むシステムオンチップを設計する設計システムであって、
前記システムオンチップを設計する設計ツールがロードされるメモリ装置と、
前記メモリ装置にロードされた前記設計ツールを実行するプロセッサと、を含み、
前記プロセッサによって実行される設計ツールは、
フォワードボディバイアシングを反映して、前記システムオンチップに対する動作速度の分布のスローコーナーを増加させるように、前記システムオンチップの動作速度デザインウインドウの最低値に対応するスローコーナータイミングパラメータを調節するスローコーナー変更段階と、
リバースボディバイアシングを反映して、前記システムオンチップに対する前記動作速度の分布のファストコーナーを減少させるように、前記システムオンチップの前記動作速度デザインウインドウの最高値に対応するファストコーナータイミングパラメータを調節するファストコーナー変更段階と、
前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータに基づいて、前記タップレススタンダードセルを含む前記システムオンチップを具現する具現段階と、を遂行することを特徴とする設計システム。
【請求項１２】
前記プロセッサは、前記設計ツールを実行することによって、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを含むタップレススタンダードセルライブラリを利用して、前記タップレススタンダードセルを含む前記システムオンチップを具現することを特徴とする請求項１１に記載の設計システム。
【請求項１３】
前記プロセッサは、前記設計ツールを実行することによって、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを適用するためのタイミング調節スクリプトを利用して、前記タップレススタンダードセルを含む前記システムオンチップを具現することを特徴とする請求項１１に記載の設計システム。
【請求項１４】
ボディバイアシングが適用される少なくとも１つのタップレススタンダードセルと、前記タップレススタンダードセルにボディバイアス電圧を印加するボディバイアス生成器と、を含むシステムオンチップであって、
前記システムオンチップは、
フォワードボディバイアシングを反映して、前記システムオンチップに対する動作速度の分布のスローコーナーを増加させるように、前記システムオンチップの動作速度デザインウインドウの最低値に対応するスローコーナータイミングパラメータを調節するスローコーナー変更段階と、
リバースボディバイアシングを反映して、前記システムオンチップに対する前記動作速度の分布のファストコーナーを減少させるように、前記システムオンチップの前記動作速度デザインウインドウの最高値に対応するファストコーナータイミングパラメータを調節するファストコーナー変更段階と、
前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータに基づいて、前記タップレススタンダードセルを含む前記システムオンチップを具現する具現段階と、を実行して具現されることを特徴とするシステムオンチップ。
【請求項１５】
前記ボディバイアス生成器は、
前記システムオンチップが前記増加したスローコーナーに属する場合、前記タップレススタンダードセルにフォワードボディバイアス電圧を印加し、
前記システムオンチップが前記減少したファストコーナーに属する場合、前記タップレススタンダードセルにリバースボディバイアス電圧を印加することを特徴とする請求項１４に記載のシステムオンチップ。
【請求項１６】
前記ボディバイアス生成器は、
前記システムオンチップが前記増加したスローコーナーに属する場合、前記タップレススタンダードセルに含まれたＰＭＯＳトランジスタのボディに電源電圧よりも低い電圧を印加し、
前記システムオンチップが前記減少したファストコーナーに属する場合、前記タップレススタンダードセルに含まれた前記ＰＭＯＳトランジスタのボディに前記電源電圧よりも高い電圧を印加することを特徴とする請求項１５に記載のシステムオンチップ。
【請求項１７】
前記ボディバイアス生成器は、
前記システムオンチップが前記増加したスローコーナーに属する場合、前記タップレススタンダードセルに含まれたＮＭＯＳトランジスタのボディに接地電圧よりも高い電圧を印加し、
前記システムオンチップが前記減少したファストコーナーに属する場合、前記タップレススタンダードセルに含まれた前記ＮＭＯＳトランジスタのボディに前記接地電圧よりも低い電圧を印加することを特徴とする請求項１５に記載のシステムオンチップ。
【請求項１８】
電源電圧及びクロック周波数が動的に変化する動的電圧周波数スケーリングが適用される、タップレススタンダードセルを含むシステムオンチップの設計方法であって、
フォワードボディバイアシングを反映して、複数の電源電圧のうち最も高い電源電圧及び前記複数のクロック周波数のうち最も高いクロック周波数による前記システムオンチップに対する第１動作速度の分布のスローコーナーを増加させるように、前記システムオンチップの動作速度デザインウインドウの最低値に対応するスローコーナータイミングパラメータを調節するスローコーナー変更段階と、
リバースボディバイアシングを反映して、前記複数の電源電圧のうち最も低い電源電圧及び前記複数のクロック周波数のうち最も低いクロック周波数による前記システムオンチップに対する第２動作速度の分布のファストコーナーを減少させるように、前記システムオンチップの前記動作速度デザインウインドウの最高値に対応するファストコーナータイミングパラメータを調節するファストコーナー変更段階と、
前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータに基づいて、前記タップレススタンダードセルを含む前記システムオンチップを具現する具現段階と、を含むシステムオンチップの設計方法。
【請求項１９】
タップレススタンダードセルを含むシステムオンチップの設計方法であって、
前記システムオンチップの動作速度デザインウインドウの最低値に対応するスローコーナータイミングパラメータ及び前記システムオンチップの前記動作速度デザインウインドウの最高値に対応するファストコーナータイミングパラメータによって画定される範囲を有する前記動作速度デザインウインドウを決定する段階と、
前記決定された動作速度デザインウインドウに基づいてボディバイアス電圧を前記タップレススタンダードセルに印加して前記システムオンチップの動作速度を調節するボディバイアス生成器が前記システムオンチップ内に含まれるように前記タップレススタンダードセルを含む前記システムオンチップを具現する段階と、を含むシステムオンチップの設計方法。
【請求項２０】
前記ボディバイアス生成器が、前記システムオンチップの現在の動作速度と、前記スローコーナータイミングパラメータ及び前記ファストコーナータイミングパラメータの少なくとも一方との間の比較情報を受信し、前記比較情報に基づいて前記タップレススタンダードセルに前記ボディバイアス電圧を印加するように、前記システムオンチップが具現されることを特徴とする請求項１９に記載のシステムオンチップの設計方法。
【請求項２１】
前記ボディバイアス生成器が、前記システムオンチップの前記動作速度が前記動作速度デザインウインドウ内に位置するように、前記タップレススタンダードセルに前記ボディバイアス電圧を印加するように、前記システムオンチップが具現されることを特徴とする請求項１９に記載のシステムオンチップの設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路設計に関し、より詳細には、タップレススタンダードセルを含むシステムオンチップの設計方法、設計システム、及びシステムオンチップに関する。
【背景技術】
【０００２】
システムオンチップのような集積回路は、工程の変動（Ｐｒｏｃｅｓｓ  Ｖａｒｉａｔｉｏｎ）により動作速度の分布を有し得る。半導体工程の微細化に伴い、システムオンチップに対する動作速度の分布が広くなり、動作速度に対する電力消費率が大きくなって、システムオンチップの不良率が高くなる可能性がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１５３４１５号公報
【特許文献２】特開２００８−１８２００４号公報
【特許文献３】韓国公開特許第２００９−０１０２６２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような問題点を解決するために、本発明の一の目的は、システムオンチップの動作速度を増加させ、かつ電力消費（電力消耗）を減少させることができるシステムオンチップの設計方法を提供することである。
【０００５】
本発明の他の目的は、システムオンチップの動作速度を増加させ、かつ電力消費を減少させることができる設計システムを提供することである。
【０００６】
本発明のさらに他の目的は、増加された動作速度及び減少された電力消費を有するシステムオンチップを提供することである。
【課題を解決するための手段】
【０００７】
上記一の目的を達成するために、本発明の実施形態に係るボディバイアシングが適用されるタップレススタンダードセル（Ｔａｐｌｅｓｓ  Ｓｔａｎｄａｒｄ  Ｃｅｌｌ）を含むシステムオンチップの設計方法は、フォワードボディバイアシングを反映して前記システムオンチップに対する動作速度の分布のスローコーナーを増加させるように、前記システムオンチップの動作速度のデザインウインドウの最低値に対応するスローコーナータイミングパラメータを調節するスローコーナー変更段階を実行し、リバースボディバイアシングを反映して前記システムオンチップに対する前記動作速度の分布のファストコーナーを減少させるように、前記システムオンチップの前記動作速度デザインウインドウの最高値に対応するファストコーナータイミングパラメータを調節するファストコーナー変更段階を実行し、前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータに基づいて、前記タップレススタンダードセルを含むシステムオンチップを具現する具現段階を実行する。
【０００８】
一実施形態において、前記スローコーナータイミングパラメータは、前記タップレススタンダードセルのスローコーナーセル遅延、スローコーナーセットアップマージン、及びスローコーナーホールドマージンの中から選択される少なくとも１つを含み、前記ファストコーナータイミングパラメータは、前記タップレススタンダードセルのファストコーナーセル遅延、ファストコーナーセットアップマージン、及びファストコーナーホールドマージンの中から選択される少なくとも１つを含むことができる。
【０００９】
一実施形態において、前記スローコーナー変更段階は、前記タップレススタンダードセルのスローコーナーセル遅延を調節する段階を含むことができる。
【００１０】
一実施形態において、前記スローコーナーセル遅延は、前記スローコーナーを増加させるように減少されることができる。
【００１１】
一実施形態において、前記ファストコーナー変更段階は、前記タップレススタンダードセルのファストコーナーセル遅延を調節する段階を含むことができる。
【００１２】
一実施形態において、前記ファストコーナーセル遅延は、前記ファストコーナーを減少させるように増加されることができる。
【００１３】
一実施形態において、前記具現段階は、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを含むタップレススタンダードセルライブラリを利用して、前記タップレススタンダードセルを含む前記システムオンチップを具現する段階を含むことができる。
【００１４】
一実施形態において、前記具現段階は、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを含むタップレススタンダードセルライブラリを生成する段階、前記タップレススタンダードセルライブラリに基づいて前記システムオンチップに対するレジスタ転送レベルネットリストを合成して、ゲートレベルネットリストを生成する段階、前記タップレススタンダードセルライブラリ及び前記ゲートレベルネットリストに基づいて、前記システムオンチップの構成要素を配置及び接続する段階、並びに、前記タップレススタンダードセルライブラリに含まれた前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータに基づいて、前記システムオンチップのタイミングを検証する段階を含むことができる。
【００１５】
一実施形態において、前記具現段階は、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを適用するためのタイミング調節スクリプトを利用して、前記タップレススタンダードセルを含む前記システムオンチップを具現する段階を含むことができる。
【００１６】
一実施形態において、前記具現段階は、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを適用するためのタイミング調節スクリプトを生成する段階、前記システムオンチップに対するレジスタ転送レベルネットリストを合成して、ゲートレベルネットリストを生成する段階、前記タイミング調節スクリプトに応答して前記ゲートレベルネットリストに前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを適用する段階、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータが適用された前記ゲートレベルネットリストに基づいて前記システムオンチップの構成要素を配置及び接続する段階、並びに、前記タイミング調節スクリプトに応答して適用された前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータに基づいて前記システムオンチップのタイミングを検証する段階を含むことができる。
【００１７】
上記他の目的を達成するために、本発明の実施形態に係るボディバイアシングが適用されるタップレススタンダードセル（Ｔａｐｌｅｓｓ  Ｓｔａｎｄａｒｄ  Ｃｅｌｌ）を含むシステムオンチップを設計する設計システムは、前記システムオンチップを設計する設計ツールがロードされるメモリ装置、及び前記メモリ装置にロードされた前記設計ツールを実行するプロセッサを含む。前記プロセッサによって実行される設計ツールは、フォワードボディバイアシングを反映して、前記システムオンチップに対する動作速度の分布のスローコーナーを増加させるように、前記システムオンチップの動作速度デザインウインドウの最低値に対応するスローコーナータイミングパラメータを調節するスローコーナー変更段階、リバースボディバイアシングを反映して、前記システムオンチップに対する前記動作速度の分布のファストコーナーを減少させるように、前記システムオンチップの前記動作速度デザインウインドウの最高値に対応するファストコーナータイミングパラメータを調節するファストコーナー変更段階、並びに、前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータに基づいて、前記タップレススタンダードセルを含む前記システムオンチップを具現する具現段階を遂行する。
【００１８】
一実施形態において、前記プロセッサは、前記設計ツールを実行することによって、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを含むタップレススタンダードセルライブラリを利用して、前記タップレススタンダードセルを含む前記システムオンチップを具現することができる。
【００１９】
一実施形態において、前記プロセッサは、前記設計ツールを実行することによって、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを適用するためのタイミング調節スクリプトを利用して、前記タップレススタンダードセルを含む前記システムオンチップを具現することができる。
【００２０】
上記さらに他の目的を達成するために、本発明の実施形態に係るシステムオンチップは、ボディバイアシングが適用される少なくとも１つのタップレススタンダードセル（Ｔａｐｌｅｓｓ  Ｓｔａｎｄａｒｄ  Ｃｅｌｌ）及び前記タップレススタンダードセルにボディバイアス電圧を印加するボディバイアス生成器を含む。前記システムオンチップは、フォワードボディバイアシングを反映して前記システムオンチップに対する動作速度の分布のスローコーナーを増加させるように、前記システムオンチップの動作速度デザインウインドウの最低値に対応するスローコーナータイミングパラメータを調節するスローコーナー変更段階、リバースボディバイアシングを反映して前記システムオンチップに対する前記動作速度の分布のファストコーナーを減少させるように、前記システムオンチップの前記動作速度デザインウインドウの最高値に対応するファストコーナータイミングパラメータを調節するファストコーナー変更段階、並びに、前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータに基づいて、前記タップレススタンダードセルを含む前記システムオンチップを具現する具現段階を実行して具現される。
【００２１】
一実施形態において、前記ボディバイアス生成器は、前記システムオンチップが前記増加したスローコーナーに属する場合、前記タップレススタンダードセルにフォワードボディバイアス電圧を印加し、前記システムオンチップが前記減少したファストコーナーに属する場合、前記タップレススタンダードセルにリバースボディバイアス電圧を印加することができる。
【００２２】
一実施形態において、前記ボディバイアス生成器は、前記システムオンチップが前記増加したスローコーナーに属する場合、前記タップレススタンダードセルに含まれたＰＭＯＳトランジスタのボディに電源電圧よりも低い電圧を印加し、前記システムオンチップが前記減少したファストコーナーに属する場合、前記タップレススタンダードセルに含まれた前記ＰＭＯＳトランジスタのボディに前記電源電圧よりも高い電圧を印加することができる。
【００２３】
一実施形態において、前記ボディバイアス生成器は、前記システムオンチップが前記増加したスローコーナーに属する場合、前記タップレススタンダードセルに含まれたＮＭＯＳトランジスタのボディに接地電圧よりも高い電圧を印加し、前記システムオンチップが前記減少したファストコーナーに属する場合、前記タップレススタンダードセルに含まれた前記ＮＭＯＳトランジスタのボディに前記接地電圧よりも低い電圧を印加することができる。
【００２４】
上記一の目的を達成するために、本発明の実施形態に係る電源電圧及びクロック周波数が動的に変化する動的電圧周波数スケーリングが適用される、タップレススタンダードセル（Ｔａｐｌｅｓｓ  Ｓｔａｎｄａｒｄ  Ｃｅｌｌ）を含むシステムオンチップの設計方法は、フォワードボディバイアシングを反映して複数の電源電圧のうち最も高い電源電圧及び前記複数のクロック周波数のうち最も高いクロック周波数に係る前記システムオンチップに対する第１動作速度の分布のスローコーナーを増加させるように、前記システムオンチップの動作速度デザインウインドウの最低値に対応するスローコーナータイミングパラメータを調節するスローコーナー変更段階を実行し、リバースボディバイアシングを反映して前記複数の電源電圧のうち最も低い電源電圧及び前記複数のクロック周波数のうち最も低いクロック周波数に係る前記システムオンチップに対する第２動作速度の分布のファストコーナーを減少させるように、前記システムオンチップの前記動作速度デザインウインドウの最高値に対応するコーナータイミングパラメータを調節するファストコーナー変更段階を実行し、前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータに基づいて、前記タップレススタンダードセルを含む前記システムオンチップを具現する具現段階が実行される。
【００２５】
上記一の目的を達成するために、本発明の実施形態に係るタップレススタンダードセル（Ｔａｐｌｅｓｓ  Ｓｔａｎｄａｒｄ  Ｃｅｌｌ）を含むシステムオンチップの設計方法では、前記システムオンチップの動作速度デザインウインドウの最低値に対応するスローコーナータイミングパラメータ及び前記システムオンチップの前記動作速度デザインウインドウの最高値に対応するファストコーナータイミングパラメータによって画定される範囲を有する前記動作速度デザインウインドウが決定され、前記決定された動作速度デザインウインドウに基づいてボディバイアス電圧を前記タップレススタンダードセルに印加して前記システムオンチップの動作速度を調節するボディバイアス生成器が前記システムオンチップ内に含まれるように前記タップレススタンダードセルを含む前記システムオンチップが具現される。
【００２６】
一実施形態において、前記ボディバイアス生成器が、前記システムオンチップの現在の動作速度と、前記スローコーナータイミングパラメータ及び前記ファストコーナータイミングパラメータの少なくとも一方との間の比較情報を受信し、前記比較情報に基づいて前記タップレススタンダードセルに前記ボディバイアス電圧を印加するように、前記システムオンチップが具現されることができる。
【００２７】
一実施形態において、前記ボディバイアス生成器が、前記システムオンチップの前記動作速度が前記動作速度デザインウインドウ内に位置するように、前記タップレススタンダードセルに前記ボディバイアス電圧を印加するように、前記システムオンチップが具現されることができる。
【発明の効果】
【００２８】
本発明に係るシステムオンチップの設計方法、設計システム、及びシステムオンチップによれば、システムオンチップの動作速度を増加させることができる。
【００２９】
また、本発明に係るシステムオンチップの設計方法、設計システム、及びシステムオンチップによれば、システムオンチップの電力消費を減少させることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態に係るタップレススタンダードセルを含むシステムオンチップの設計方法を示すフローチャートである。
【図２】本発明の実施形態に係る設計方法により設計ウインドウを減少する一例を示す図である。
【図３】本発明の実施形態に係る設計方法により設計ウインドウを減少する他の例を示す図である。
【図４】本発明の実施形態に係る設計方法により設計ウインドウを減少するまた他の例を示す図である。
【図５】本発明の一実施形態に係るタップレススタンダードセルを含むシステムオンチップの設計方法を示すフローチャートである。
【図６】本発明の一実施形態に係る設計方法によりシステムオンチップを具現する段階の一例を示すフローチャートである。
【図７】デザインウインドウの減少により調節されたタイミングパラメータを含むタップレススタンダードセルライブラリの一例を説明するための図である。
【図８】本発明の一実施形態に係るタップレススタンダードセルを含むシステムオンチップを設計する設計システムを示す図である。
【図９】本発明の一実施形態に係るタップレススタンダードセルを含むシステムオンチップの一例を示すブロック図である。
【図１０】本発明の一実施形態に係るタップレススタンダードセルを含むシステムオンチップの他の例を示すブロック図である。
【図１１】本発明の一実施形態に係るタップレススタンダードセルを含むシステムオンチップのまた他の例を示すブロック図である。
【図１２】本発明の他の実施形態に係るタップレススタンダードセルを含むシステムオンチップを示すブロック図である。
【図１３】本発明のまた他の実施形態に係るタップレススタンダードセルを含むシステムオンチップを示すブロック図である。
【図１４】本発明の他の実施形態に係るタップレススタンダードセルを含むシステムオンチップの設計方法を示すフローチャートである。
【図１５】本発明の他の実施形態に係る設計方法によりシステムオンチップを具現する段階の一例を示すフローチャートである。
【図１６】デザインウインドウの減少により調節されたタイミングパラメータを適用するためのタイミング調節スクリプトの一例を説明するための図である。
【図１７】本発明の他の実施形態に係るタップレススタンダードセルを含むシステムオンチップを設計する設計システムを示す図である。
【図１８】本発明のまた他の実施形態に係るタップレススタンダードセルを含むシステムオンチップの設計方法を示すフローチャートである。
【図１９】本発明のまた他の実施形態に係る設計方法により設計ウインドウが減少される例を示す図である。
【図２０】本発明のまた他の実施形態に係るタップレススタンダードセルを含むシステムオンチップの一例を示すブロック図である。
【図２１】本発明の実施形態に係るシステムオンチップを示すブロック図である。
【図２２】本発明の実施形態に係るシステムオンチップを含むコンピューティングシステムを示すブロック図である。
【発明を実施するための形態】
【００３１】
本明細書に開示されている本発明の実施形態に対して、特定の構造的ないし機能的説明は、単に本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は多様な形態で実施することができ、本明細書に説明された実施形態に限定されるものではない。
【００３２】
本発明は多様な変更を加えることができ、種々の形態を有することができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含むと理解するべきである。
【００３３】
本明細書において、第１、第２等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。これらの用語は１つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに第１構成要素は第２構成要素と称することができ、同様に第２構成要素も第１構成要素と称することができる。
【００３４】
ある構成要素が他の構成要素に「連結されて」いる、または「接続されて」いると言及された場合には、その他の構成要素に直接的に連結されていたり、接続されていたりすることも意味するが、中間に他の構成要素が存在する場合も含むと理解するべきである。一方、ある構成要素が他の構成要素に「直接連結されて」いる、または「直接接続されて」いると言及された場合には、中間に他の構成要素が存在しないと理解すべきである。構成要素の間の関係を説明する他の表現、即ち、「〜間に」と「〜すぐ間に」または「〜に隣接する」と「〜に直接隣接する」等も同じように解釈すべきである。
【００３５】
本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、「含む」または「有する」等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、または、これを組み合わせたものが存在するということを示すものであって、１つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、または、これを組み合わせたものなどの存在、または付加の可能性を、予め排除するわけではない。
【００３６】
また、別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解する意味と同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。
【００３７】
以下、添付図面を参照して、本発明の望ましい実施形態をより詳細に説明する。図面上の同一構成要素に対しては同一または類似する参照符号を使用する。
【００３８】
図１は、本発明の実施形態に係るタップレススタンダードセル（Ｔａｐｌｅｓｓ  Ｓｔａｎｄａｒｄ  Ｃｅｌｌ）を含むシステムオンチップの設計方法を示すフローチャートである。
【００３９】
図１を参照すれば、ボディバイアシング（Ｂｏｄｙ  Ｂｉａｓｉｎｇ）が適用されるタップレススタンダードセルを含むシステムオンチップの設計方法において、フォワードボディバイアシング（Ｆｏｒｗａｒｄ  Ｂｏｄｙ  Ｂｉａｓｉｎｇ；ＦＢＢ）を反映して前記システムオンチップに関する動作速度の分布のスローコーナーを増加させるように前記タップレススタンダードセルのスローコーナータイミングパラメータが調節される（Ｓ１１０）。例えば、前記動作速度の分布の第１スローコーナー（即ち、従来のスローコーナー）を、フォワードボディバイアシングを反映して前記第１スローコーナーよりも速い動作速度を有する第２スローコーナーに変更するように、前記スローコーナータイミングパラメータが前記第２スローコーナーに対応するように調節されることができる。前記スローコーナータイミングパラメータは、前記タップレススタンダードセルのスローコーナーセル遅延（即ち、前記スローコーナーに対する前記タップレススタンダードセルのセル遅延）、スローコーナーセットアップマージン（即ち、前記スローコーナーに対する前記タップレススタンダードセルのセットアップマージン）、または、スローコーナーホールドマージン（即ち、前記スローコーナーに対する前記タップレススタンダードセルのホールドマージン）のうち少なくとも１つを含むことができる。例えば、前記スローコーナーを増加させるように、前記タップレススタンダードセルの前記スローコーナーセル遅延が前記増加したスローコーナーに対応するように減少されることができる。ここで、前記スローコーナーの増加は、前記スローコーナーの動作速度の上限、及び／または、動作速度の下限の増加を意味する。即ち、前記増加したスローコーナーは、前記従来のスローコーナーの動作速度の下限よりも速い動作速度の下限、及び／または、前記従来のスローコーナーの動作速度の上限よりも速い動作速度の上限を有することができる。一例において、前記増加したスローコーナーの動作速度の下限は、前記従来のスローコーナーの動作速度の上限に対応するように決定され、前記増加したスローコーナーの動作速度の上限は、前記増加したスローコーナーの動作速度の下限に前記フォワードボディバイアシングによる動作速度の増加分を加算することによって決定できる。一方、前記システムオンチップに対する前記動作速度の分布は、前記システムオンチップを製造する工程ラインにおいて、リング発振器（Ｒｉｎｇ  Ｏｓｃｉｌｌａｔｏｒ）、インバータチェーンなどの任意の半導体装置をサンプルとして製造し、前記サンプルの動作速度の分布を測定することによって取得することができる。
【００４０】
リバースボディバイアシング（Ｒｅｖｅｒｓｅ  Ｂｏｄｙ  Ｂｉａｓｉｎｇ；ＲＢＢ）を反映して前記動作速度の分布のファストコーナーを減少させるように、前記タップレススタンダードセルのファストコーナータイミングパラメータが調節される（Ｓ１３０）。例えば、前記動作速度の分布の第１ファストコーナー（即ち、従来のファストコーナー）を、リバースボディバイアシングを反映して前記第１ファストコーナーよりも遅い動作速度を有する第２ファストコーナーに変更するように、前記ファストコーナータイミングパラメータが前記第２ファストコーナーに対応するように調節されることができる。前記ファストコーナータイミングパラメータは、前記タップレススタンダードセルのファストコーナーセル遅延（即ち、前記ファストコーナーに対する前記タップレススタンダードセルのセル遅延）、ファストコーナーセットアップマージン（即ち、前記ファストコーナーに対する前記タップレススタンダードセルのセットアップマージン）、または、ファストコーナーホールドマージン（即ち、前記ファストコーナーに対する前記タップレススタンダードセルのホールドマージン）のうち少なくとも１つを含むことができる。例えば、前記ファストコーナーを減少させるように、前記タップレススタンダードセルの前記ファストコーナーセル遅延が前記減少したファストコーナーに対応するように増加されることができる。ここで、前記ファストコーナーの減少は、前記ファストコーナーの動作速度の上限、及び／または、動作速度の下限の減少を意味する。即ち、前記減少したファストコーナーは、前記従来のファストコーナーの動作速度の下限よりも遅い動作速度の下限、及び／または、前記従来のファストコーナーの動作速度の上限よりも遅い動作速度の上限を有することができる。一例において、前記減少したファストコーナーの動作速度の上限は、前記従来のファストコーナーの動作速度の下限に対応するように決定され、前記減少したファストコーナーの動作速度の下限は、前記減少したファストコーナーの動作速度の上限から前記リバースボディバイアシングによる動作速度の減少分を減算することによって決定されることができる。
【００４１】
前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータに基づいて、前記タップレススタンダードセルを含む前記システムオンチップが具現される（Ｓ１５０）。一実施形態において、前記システムオンチップは、前記タップレススタンダードセルに対する前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを含むタップレススタンダードセルライブラリを利用して具現されることができる。例えば、前記システムオンチップを具現するように、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを含む前記タップレススタンダードセルライブラリが生成され、前記タップレススタンダードセルライブラリに基づいて前記システムオンチップに対するレジスタ転送レベル（Ｒｅｇｉｓｔｅｒ−Ｔｒａｎｓｆｅｒ  Ｌｅｖｅｌ；ＲＴＬ）ネットリストを合成してゲートレベルネットリストが生成され、前記タップレススタンダードセルライブラリ及び前記ゲートレベルネットリストに基づいて前記システムオンチップの構成要素が配置及び接続され、前記タップレススタンダードセルライブラリに含まれた前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータに基づいて前記構成要素が配置及び接続された前記システムオンチップのタイミングが検証されることができる。前記システムオンチップのタイミングの検証が完了すれば、前記システムオンチップに対するレイアウトデータに基づいて前記システムオンチップが製造及びパッケージングできる。他の実施形態において、前記システムオンチップは、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを適用するためのタイミング調節スクリプトを利用して具現されることができる。前記タイミング調節スクリプトが前記システムオンチップの合成（Ｓｙｎｔｈｅｓｉｓ）、配置及び接続（Ｐｌａｃｅｍｅｎｔ＆Ｒｏｕｔｉｎｇ）、及び／または、静的タイミング分析（Ｓｔａｔｉｃ  Ｔｉｍｉｎｇ  Ａｎａｌｙｓｉｓ）過程で適用されることによって、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータに対応するように具現された前記タップレススタンダードセルを含む前記システムオンチップが製造されることができる。
【００４２】
上述した通り、前記調節されたスローコーナータイミングパラメータが、前記フォワードボディバイアシングを反映して前記従来のスローコーナーよりも速い動作速度を有する前記増加したスローコーナーに対応するように調節され、前記調節されたスローコーナータイミングパラメータに基づいて前記システムオンチップが具現されれば、前記システムオンチップの動作速度を増加することができる。例えば、前記スローコーナーの増加により前記タップレススタンダードセルのスローコーナーセル遅延が減少することができ、これによって、前記システムオンチップの動作速度を増加することができる。さらに、前記セル遅延が減少することによって、前記タップレススタンダードセルの面積、及び／または、配線の長さが減少し、前記システムオンチップの面積が減少することができる。また、前記ファストコーナータイミングパラメータが、前記リバースボディバイアシングを反映して前記従来のファストコーナーよりも遅い動作速度を有する前記減少したスローコーナーに対応するように調節され、前記調節されたファストコーナータイミングパラメータに基づいて前記システムオンチップが具現されれば、前記システムオンチップの電力消費を減少することができる。さらに、前記スローコーナーが増加するか、または、前記ファストコーナーが減少しても、前記増加したスローコーナーに属する前記システムオンチップに前記フォワードボディバイアシングを適用し、前記減少したファストコーナーに属する前記システムオンチップに前記リバースボディバイアシングを適用することによって、前記システムオンチップの歩留まり（Ｙｉｅｌｄ）を実質的に一定に維持することができる。従って、本発明の実施形態に係るタップレススタンダードセルを含むシステムオンチップの設計方法は、前記システムオンチップの収率を維持しつつ、前記システムオンチップの動作速度を増加させ、電力消費及び面積を減少させることができる。
【００４３】
一方、前記スローコーナーと前記ファストコーナーとの間の間隔は、「デザインウインドウ（Ｄｅｓｉｇｎ  Ｗｉｎｄｏｗ）」と呼ぶことができ、このように動作速度の増加、及び／または、電力消費の減少のために前記スローコーナーと前記ファストコーナーとの間の間隔を減少させることは、「デザインウインドウ減少（Ｄｅｓｉｇｎ  Ｗｉｎｄｏｗ  Ｒｅｄｕｃｔｉｏｎ）」と呼ぶことができる。また、「スローコーナータイミングパラメータ」は、システムオンチップの動作速度デザインウインドウ（例えば、前記システムオンチップに対する望む動作速度範囲）の最低値または速度を示し、「ファストコーナータイミングパラメータ」は、前記システムオンチップの前記動作速度デザインウインドウの最高値または速度を示すことができる。図１には、前記デザインウインドウ減少が前記スローコーナーの増加及び前記ファストコーナーの減少によって実行される例が示されているが、実施形態により、前記デザインウインドウ減少は前記スローコーナーの増加または前記ファストコーナーの減少のうち、いずれか１つによって実行されることができる。
【００４４】
図２は、本発明の実施形態に係る設計方法により設計ウインドウを減少する例を示す図である。
【００４５】
図２を参照すれば、システムオンチップが同じ工程によって製造されても、前記システムオンチップは工程の変動により動作速度の分布２００ａを有する。一般的に、動作速度の分布２００ａの第１スローコーナーＳＳ１（例えば、従来のスローコーナー）に属するシステムオンチップ及び動作速度の分布２００ａの第１ファストコーナーＦＦ１（例えば、従来のファストコーナー）に属するシステムオンチップは、不良品として廃棄される。
【００４６】
本発明の実施形態に係る設計方法において、動作速度の分布２００ａの第１スローコーナーＳＳ１は、製造されたシステムオンチップに適用されるフォワードボディバイアシングを反映して第１スローコーナーＳＳ１よりも速い動作速度を有する第２スローコーナーＳＳ２に増加し、動作速度の分布２００ａの第１ファストコーナーＦＦ１は、製造されたシステムオンチップに適用されるリバースボディバイアシングを反映して第１ファストコーナーＦＦ１よりも遅い動作速度を有する第２ファストコーナーＦＦ２に減少することができる。
【００４７】
前記システムオンチップに含まれた少なくとも１つのタップレススタンダードセルは、第２スローコーナーＳＳ２に対応するように調節されたスローコーナータイミングパラメータ及び第２ファストコーナーＦＦ２に対応するように調節されたファストコーナータイミングパラメータに基づいて具現及び製造されることができる。各コーナーに対する前記タップレススタンダードセルのセル遅延を調節する例において、第１スローコーナーＳＳ１の動作速度の上限に対応する前記タップレススタンダードセルのスローコーナーセル遅延を第２スローコーナーＳＳ２の動作速度の上限に対応するように調節して、第１ファストコーナーＦＦ１の動作速度の下限に対応する前記タップレススタンダードセルのファストコーナーセル遅延を第２ファストコーナーＦＦ２の動作速度の下限に対応するように調節することができる。前記調節されたスローコーナーセル遅延及び前記調節されたファストコーナーセル遅延が、前記タップレススタンダードセルを含む前記システムオンチップの合成、配置及び接続、及び／または、静的タイミング分析過程で適用されることができる。これによって、前記スローコーナーセル遅延が減少することによって動作速度が増加し、前記ファストコーナーセル遅延が増加することによって電力消費が減少した前記システムオンチップが具現及び製造される。
【００４８】
本発明の実施形態に係る設計方法によって具現及び製造されたシステムオンチップのうち、第２スローコーナーＳＳ２に属するシステムオンチップには前記フォワードボディバイアシングが適用され、第２ファストコーナーＦＦ２に属するシステムオンチップには前記リバースボディバイアシングが適用されることができる。これによって、システムオンチップのスローコーナーが第１スローコーナーＳＳ１から第２スローコーナーＳＳ２に増加し、前記システムオンチップのファストコーナーが第１ファストコーナーＦＦ１から第２ファストコーナーＦＦ２に減少し、設計、具現、及び製造されても、前記システムオンチップの収率が実質的に一定に維持される。一方、第１スローコーナーＳＳ１または第１ファストコーナーＦＦ１に属するシステムオンチップは、不良品として廃棄されることができる。他の実施形態において、前記システムオンチップのスローコーナー増加幅及びファストコーナー減少幅を減少させる場合、前記システムオンチップの収率を増加させることができる。
【００４９】
図３は、本発明の実施形態に係る設計方法により設計ウインドウを減少する他の例を示す図である。
【００５０】
図３を参照すれば、製造されたシステムオンチップは、動作速度の分布２００ｂを有する。本発明の実施形態に係る設計方法において、動作速度の分布２００ｂの第１スローコーナーＳＳ１は、製造されたシステムオンチップに適用されるフォワードボディバイアシングを反映して第１スローコーナーＳＳ１よりも速い動作速度を有する第２スローコーナーＳＳ２に増加することができる。
【００５１】
前記システムオンチップに含まれた少なくとも１つのタップレススタンダードセルは、第２スローコーナーＳＳ２に対応するように調節されたスローコーナータイミングパラメータに基づいて具現及び製造されることができる。例えば、第１スローコーナーＳＳ１の動作速度の上限に対応する前記タップレススタンダードセルのスローコーナーセル遅延が第２スローコーナーＳＳ２の動作速度の上限に対応するように調節することができる。前記調節されたスローコーナーセル遅延及び調節されなかったファストコーナーセル遅延が、前記タップレススタンダードセルを含む前記システムオンチップの合成、配置、及び接続、及び／または、静的タイミング分析過程で適用されることができる。これによって、前記スローコーナーセル遅延が減少することにより動作速度が増加した前記システムオンチップが具現及び製造される。
【００５２】
本発明の実施形態に係る設計方法によって具現及び製造されたシステムオンチップのうち、第２スローコーナーＳＳ２に属するシステムオンチップには、前記フォワードボディバイアシングが適用されることができる。これによって、システムオンチップのスローコーナーが第１スローコーナーＳＳ１から第２スローコーナーＳＳ２に増加し、設計、具現及び製造されても、前記システムオンチップの収率が実質的に一定に維持されることができる。一方、第１スローコーナーＳＳ１または第１ファストコーナーＦＦ１に属するシステムオンチップは不良品として廃棄されることができる。他の実施形態において、前記システムオンチップのスローコーナー増加幅を減少させる場合、前記システムオンチップの収率を増加させることができる。
【００５３】
図４は、本発明の実施形態に係る設計方法により設計ウインドウを減少するまた他の例を示す図である。
【００５４】
図４を参照すれば、製造されたシステムオンチップは、動作速度の分布２００ｃを有する。本発明の実施形態に係る設計方法で、動作速度の分布２００ｃの第１ファストコーナーＦＦ１は、製造されたシステムオンチップに適用されるリバースボディバイアシングを反映して第１ファストコーナーＦＦ１よりも遅い動作速度を有する第２ファストコーナーＦＦ２に減少することができる。
【００５５】
前記システムオンチップに含まれた少なくとも１つのタップレススタンダードセルは、第２ファストコーナーＦＦ２に対応するように調節されたファストコーナータイミングパラメータに基づいて具現及び製造される。例えば、第１ファストコーナーＦＦ１の動作速度の下限に対応する前記タップレススタンダードセルのファストコーナーセル遅延が第２ファストコーナーＦＦ２の動作速度の下限に対応するように調節することができる。前記調節されたファストコーナーセル遅延及び調節されなかったスローコーナーセル遅延が前記タップレススタンダードセルを含む前記システムオンチップの合成、配置及び接続、及び／または、静的タイミング分析過程で適用されることができる。これによって、前記ファストコーナーセル遅延が増加することにより電力消費が減少した前記システムオンチップが具現及び製造される。
【００５６】
本発明の実施形態に係る設計方法によって具現及び製造されたシステムオンチップのうち、第２ファストコーナーＦＦ２に属するシステムオンチップには、前記リバースボディバイアシングが適用されることができる。これによって、システムオンチップのファストコーナーが第１ファストコーナーＦＦ１から第２ファストコーナーＦＦ２に減少し、設計、具現、及び製造されても、前記システムオンチップの収率が実質的に一定に維持される。一方、第１スローコーナーＳＳ１または第１ファストコーナーＦＦ１に属するシステムオンチップは不良品として廃棄されることができる。他の実施形態において、前記システムオンチップのファストコーナー減少幅を減少させる場合、前記システムオンチップの収率を増加させることができる。
【００５７】
図５は、本発明の一実施形態に係るタップレススタンダードセルを含むシステムオンチップの設計方法を示すフローチャートである。
【００５８】
図５を参照すれば、フォワードボディバイアシングを反映してタップレススタンダードセルを含むシステムオンチップに対する動作速度の分布のスローコーナーを増加させるように、スローコーナータイミングパラメータが調節される（Ｓ３１０）。例えば、前記スローコーナーを増加させるために、前記タップレススタンダードセルのスローコーナーセル遅延を前記増加したスローコーナーに対応するように減少させることができる。
【００５９】
リバースボディバイアシングを反映して前記タップレススタンダードセルを含む前記システムオンチップに対する前記動作速度の分布のファストコーナーを減少させるように、ファストコーナータイミングパラメータが調節される（Ｓ３３０）。例えば、前記ファストコーナーを減少させるために、前記タップレススタンダードセルのファストコーナーセル遅延を前記減少したファストコーナーに対応するように増加させることができる。
【００６０】
前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータを含むタップレススタンダードセルライブラリが生成される（Ｓ３４０）。例えば、前記タップレススタンダードセルがインバータで具現される場合、前記インバータのスローコーナーに対するタップレススタンダードセルライブラリには、前記増加したスローコーナーに対応するスローコーナーセル遅延が含まれ、前記インバータのファストコーナーに対するタップレススタンダードセルライブラリには、前記減少したファストコーナーに対応するファストコーナーセル遅延が含まれることができる。即ち、前記スローコーナーに対するタップレススタンダードセルライブラリに含まれた前記スローコーナーセル遅延は、増加前スローコーナー（即ち、従来のスローコーナー）に対応するスローコーナーセル遅延より減少し、前記ファストコーナーに対するタップレススタンダードセルライブラリに含まれた前記ファストコーナーセル遅延は、減少前ファストコーナー（即ち、従来のファストコーナー）に対応するファストコーナーセル遅延より増加することができる。一方、前記タップレススタンダードセルライブラリは、前記調節されたタイミングパラメータと共に前記タップレススタンダードセルに対するレイアウトデータ、機能定義、電力情報、ノイズ情報などをさらに含むことができる。
【００６１】
前記タップレススタンダードセルライブラリに含まれた前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータに基づいて、前記タップレススタンダードセルを含む前記システムオンチップが具現される（Ｓ３５０）。例えば、前記タップレススタンダードセルライブラリに基づいて、前記システムオンチップに対するＲＴＬネットリストを合成してゲートレベルネットリストが生成され、前記タップレススタンダードセルライブラリ及び前記ゲートレベルネットリストに基づいて前記システムオンチップの構成要素が配置及び接続され、前記タップレススタンダードセルライブラリに含まれた前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータに基づいて、前記システムオンチップのタイミングが検証される。即ち、前記タップレススタンダードセルライブラリに含まれた前記調節されたタイミングパラメータが前記システムオンチップの合成、配置及び接続、及び／または、静的タイミング分析過程で適用されることによって、前記調節されたタイミングパラメータに対応するように具現された前記タップレススタンダードセルを含む前記システムオンチップが製造されることができる。
【００６２】
一方、図５には、スローコーナー増加及びファストコーナー減少を全部遂行してデザインウインドウを減少させる例が示されているが、実施形態により、前記デザインウインドウ減少のために前記スローコーナー増加または前記ファストコーナー減少のうち、いずれか１つだけを遂行できる。
【００６３】
以下、図５〜図７を参照して、本発明の一実施形態に係る設計方法でシステムオンチップを具現する段階（Ｓ３５０）の一例を説明する。
【００６４】
図６は、本発明の一実施形態に係る設計方法によりシステムオンチップを具現する段階の一例を示すフローチャートであり、図７は、デザインウインドウ減少により調節されたタイミングパラメータを含むタップレススタンダードセルライブラリの一例を説明するための図である。
【００６５】
図５〜図７を参照すれば、フォワードボディバイアシングを反映してタップレススタンダードセルを含むシステムオンチップに対する動作速度の分布のスローコーナーを増加させるようにスローコーナータイミングパラメータが調節され（Ｓ３１０）、リバースボディバイアシングを反映して前記タップレススタンダードセルを含む前記システムオンチップに対する前記動作速度の分布のファストコーナーを減少させるようにファストコーナータイミングパラメータが調節される（Ｓ３３０）。
【００６６】
前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータを含むタップレススタンダードセルライブラリ３４５が生成される（Ｓ３４０）。図７には、タップレススタンダードセルライブラリ３４５の一例としてインバータに対するタップレススタンダードセルライブラリ３４５ａが示されている。図７に示したインバータに対するタップレススタンダードセルライブラリ３４５ａは、複数の入力スロー（Ｉｎｐｕｔ  Ｓｌｅｗ）ＩＳ１，ＩＳ２，ＩＳ３，ＩＳ４、並びに、複数の出力ロードＯＬ１，ＯＬ２，ＯＬ３の組み合わせにそれぞれ対応する複数のセル遅延（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２）の値を設定するテーブル３４７ａを含むことができる。前記インバータに対するタップレススタンダードセルライブラリ３４５ａがスローコーナーに対するタップレススタンダードセルライブラリである場合、タップレススタンダードセルライブラリ３４５ａは、従来のスローコーナーに対応するセル遅延よりそれぞれ減少したセル遅延Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２を含むことができる。また、前記インバータに対するタップレススタンダードセルライブラリ３４５ａがファストコーナーに対するタップレススタンダードセルライブラリである場合、タップレススタンダードセルライブラリ３４５ａは、従来のファストコーナーに対応するセル遅延よりそれぞれ増加したセル遅延Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２を含むことができる。
【００６７】
前記システムオンチップを具現するように（Ｓ３５０）、前記調節されたスローコーナータイミングパラメータ及び前記調節されたファストコーナータイミングパラメータを含むタップレススタンダードセルライブラリ３４５に基づいて、前記システムオンチップに対するＲＴＬネットリスト３４０が合成されることによって、前記システムオンチップに対するゲートレベルネットリストが生成できる（Ｓ３５１）。実施形態により、タップレススタンダードセルライブラリ３４５は、前記調節されたタイミングパラメータと共に前記タップレススタンダードセルに対するレイアウトデータ、機能定義、電力情報、ノイズ情報などを含むことができる。また、タップレススタンダードセルライブラリ３４５は、前記システムオンチップに含まれた各タイプの前記タップレススタンダードセルに対する各コーナーに対して準備されることができる。例えば、前記タップレススタンダードセルは、インバータ、ＮＡＮＤゲート、ＡＮＤゲート、ＮＯＲゲート、ＯＲゲート、ＸＯＲゲート、ＸＮＯＲゲート、マルチプレクサ、加算器、ラッチ、フリップフロップなどで具現されることができ、前記インバータ、前記ＮＡＮＤゲート、前記ＡＮＤゲート、前記ＮＯＲゲート、前記ＯＲゲート、前記ＸＯＲゲート、前記ＸＮＯＲゲート、前記マルチプレクサ、前記加算器、前記ラッチ、及び／または、前記フリップフロップのそれぞれのスローコーナーに対するセルライブラリ３４５及びファストコーナーに対するセルライブラリ３４５が準備されることができる。また、各タイプの前記タップレススタンダードセルの前記スローコーナーに対するセルライブラリ３４５、または、前記ファストコーナーに対するセルライブラリ３４５のうち少なくとも１つのタイミングパラメータは、デザインウインドウ減少により調節されたタイミングパラメータであり得る。実施形態により、ＲＴＬネットリスト３４０には、バイアス電圧生成のためのバイアス電圧生成器が含まれるか、または、前記バイアス電圧生成器に対する別途のネットリストが、ＲＴＬネットリスト３４０とともに合成されることができる。例えば、ＲＴＬネットリスト３４０は、前記タップレススタンダードセルの動作速度がシステムオンチップ設計者によって選択されたデザインウインドウ内に含まれるように、前記タップレススタンダードセルにフォワードバイアス電圧またはリバースバイアス電圧を印加するように構成されたバイアス電圧生成器を定義することができる。
【００６８】
前記システムオンチップに対するゲートレベルネットリストが生成されると、タップレススタンダードセルライブラリ３４５及び前記ゲートレベルネットリストに基づいて前記システムオンチップの構成要素が配置及び接続されることによって、前記システムオンチップに対するレイアウトデータ３６０が生成されることができる（Ｓ３５３）。この時、調節されなかったタイミングパラメータに基づいて配置及び接続された各構成要素の面積及び配線の長さに比べ、前記調節されたタイミングパラメータに基づいて配置及び接続された各構成要素の面積及び配線の長さが減少することができる。例えば、前記スローコーナーが増加すれば、前記スローコーナーに対するインバータのタップレススタンダードセルライブラリ３４５は、減少したセル遅延を含むことができる。この場合、前記インバータに対する最大セル遅延が減少したので、前記インバータは前記ファストコーナーの減少と関係なく小さい面積を有し、短い配線の長さを有することができる。即ち、前記システムオンチップが前記増加したスローコーナー及び前記減少したファストコーナーにそれぞれ対応する調節されたタイミングパラメータに基づいて配置及び接続されることによって、前記システムオンチップは小さい面積及び短い配線の長さを有することができる。
【００６９】
前記システムオンチップに対するレイアウトデータ３６０が生成されると、タップレススタンダードセルライブラリ３４５に含まれた調節されたタイミングパラメータに基づいて前記システムオンチップに対するレイアウトデータ３６０のタイミングが検証されることができる（Ｓ３５５）。例えば、レイアウトデータ３６０による前記システムオンチップの各経路の信号伝送タイミング、ホールドタイム違反の有無、セットアップタイム違反の有無などが確認できる。前記タイミング検証過程でタイミング違反が検出されれば、前記システムオンチップに対するネットリスト、及び／または、配線が修正されることができる。
【００７０】
前記タイミング検証が完了したレイアウトデータ３６０に基づいて前記システムオンチップが製造及びパッケージングできる。前記製造及びパッケージングされた前記システムオンチップが前記増加したスローコーナーまたは前記減少したファストコーナーに属する場合、前記システムオンチップにボディバイアシングが適用されることができる。これによって、スローコーナーの増加及び／またはファストコーナーの減少が実行されても、即ち、デザインウインドウ減少が実行されても、前記システムオンチップの歩留まりは実質的に一定に維持されることができる。また、前記システムオンチップが前記デザインウインドウ減少により調節された前記タイミングパラメータに基づいて具現されたので、前記システムオンチップの動作速度が増加し、電力消費及び面積が減少することができる。
【００７１】
図８は、本発明の一実施形態に係るタップレススタンダードセルを含むシステムオンチップを設計する設計システムを示す図である。
【００７２】
図８を参照すれば、設計システム４００は、タップレススタンダードセルを含むシステムオンチップを設計する設計ツールがロードされるメモリ装置４３０及びメモリ装置４３０にロードされた前記設計ツールを実行するプロセッサを含むことができる。設計システム４００は、図５及び図６に示された設計方法を遂行できる。
【００７３】
前記プロセッサは、メモリ装置４３０に電子設計自動化（Ｅｌｅｃｔｒｏｎｉｃ  Ｄｅｓｉｇｎ  Ａｕｔｏｍａｔｉｏｎ；ＥＤＡ）ツールのような設計ツール４４０をロードすることができる。例えば、前記プロセッサは、ソリッドステートドライブ（ｓｏｌｉｄ  ｓｔａｔｅ  ｄｒｉｖｅ）、ハードディスクドライブ（ｈａｒｄ  ｄｉｓｋ  ｄｒｉｖｅ）、ＣＤ−ＲＯＭのような保存装置から設計ツール４４０をメモリ装置４３０にロードすることができる。
【００７４】
前記プロセッサは、前記システムオンチップを具現するように設計ツール４４０を実行する。前記プロセッサによって実行される設計ツール４４０は、前記システムオンチップに対するＲＴＬネットリスト３４０、並びに、ボディバイアシングを反映したデザインウインドウ減少のために増加したスローコーナーに対応する調節されたスローコーナータイミングパラメータ及び前記デザインウインドウ減少のために減少したファストコーナーに対応する調節されたファストコーナータイミングパラメータを含むタップレススタンダードセルライブラリ３４５に基づいて、前記タップレススタンダードセルを含む前記システムオンチップを具現することができる。例えば、前記プロセッサは、合成ツール４４１、配置及び接続ツール４４３、並びに静的タイミング分析ツール４４５を実行することができる。
【００７５】
前記プロセッサによって実行される合成ツール４４１は、タップレススタンダードセルライブラリ３４５に基づいて前記システムオンチップに対するＲＴＬネットリスト３４０を合成することによって、前記システムオンチップに対するゲートレベルネットリスト３５７を生成することができる。また、前記プロセッサによって実行される配置及び接続ツール４４３は、タップレススタンダードセルライブラリ３４５及びゲートレベルネットリスト３５７に基づいて前記システムオンチップの構成要素を配置及び接続することによって前記システムオンチップに対するレイアウトデータ３６０を生成することができる。また、前記プロセッサによって実行される静的タイミング分析ツール４４５は、タップレススタンダードセルライブラリ３４５に含まれた前記調節されたタイミングパラメータに基づいて前記システムオンチップに対するレイアウトデータ３６０のタイミングを検証することができる。一方、設計システム４００は、このようにシステムオンチップを具現する間、各過程の結果をディスプレイ装置のような出力装置を通じてＳＯＣ設計者４６０に提供し、ＳＯＣ設計者４６０からキーボードのような入力装置を介してフィードバックを受信することができる。
【００７６】
前記タイミング検証が完了したレイアウトデータ３６０に基づいて前記システムオンチップが製造及びパッケージングできる。図９〜図１３には、このように製造されたシステムオンチップの例が示されている。
【００７７】
図９は、本発明の一実施形態に係るタップレススタンダードセルを含むシステムオンチップの一例を示すブロック図である。
【００７８】
図９を参照すれば、システムオンチップは、少なくとも１つのタップレススタンダードセル５１０ａ、モニタ回路５３０ａ、及びボディバイアス生成器５５０ａを含む集積回路５００ａで具現及び製造されることができる。前記システムオンチップは、スタンダードセルに基づいたセミカスタム方式で設計された任意のシステムオンチップでありうる。例えば、前記システムオンチップは、モバイルＳｏＣ（システムオンチップ）、アプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ）、メディアプロセッサ（Ｍｅｄｉａ  Ｐｒｏｃｅｓｓｏｒ）、マイクロプロセッサ、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、または、これと類似の装置でありうる。
【００７９】
タップレススタンダードセル５１０ａは、多様な種類の回路で具現されることができる。例えば、タップレススタンダードセル５１０ａは、インバータ、ＮＡＮＤゲート、ＡＮＤゲート、ＮＯＲゲート、ＯＲゲート、ＸＯＲゲート、ＸＮＯＲゲート、マルチプレクサ、加算器、ラッチ、フリップフロップなどで具現されることができる。タップレススタンダードセル５１０ａは、タップレススタンダードセル５１０ａに含まれた少なくとも１つのトランジスタに対して前記トランジスタのボディを電源電圧ラインまたは接地電圧ラインに接続するタップ（Ｔａｐ）を含まないことがある。即ち、前記トランジスタのボディが前記電源電圧ラインまたは前記接地電圧ラインに接続されないで、前記トランジスタのボディにボディバイアス電圧が印加されることができる。タップレススタンダードセル５１０ａは、少なくとも１つのＰＭＯＳトランジスタ５１１ａ、及び、少なくとも１つのＮＭＯＳトランジスタ５１３ａを含むことができる。
【００８０】
モニタ回路５３０ａは、タップレススタンダードセル５１０ａを含む集積回路５００ａの動作速度を測定することができる。例えば、モニタ回路５３０ａは、リング発振器（Ｒｉｎｇ  Ｏｓｃｉｌｌａｔｏｒ）を含むことができ、モニタ回路５３０ａは、前記リング発振器の出力周波数に基づいて集積回路５００ａの動作速度を測定することができる。他の例において、モニタ回路５３０ａは、集積回路５００ａの漏洩電流（Ｌｅａｋａｇｅ  Ｃｕｒｒｅｎｔ）を測定して集積回路５００ａの動作速度を測定することができる。モニタ回路５３０ａは、集積回路５００ａの漏洩電流が大きい場合、集積回路５００ａの動作速度が速いと判断できる。モニタ回路５３０ａは、このような動作速度の測定を前記システムオンチップの初期化過程で遂行し、集積回路５００ａの動作速度に対する情報をボディバイアス生成器５５０ａに提供することができる。
【００８１】
ボディバイアス生成器５５０ａは、モニタ回路５３０ａから受信された集積回路５００ａの動作速度に対する情報に基づいてタップレススタンダードセル５１０ａにボディバイアス電圧ＶＮＷ，ＶＰＷを選択的に印加することができる。例えば、ボディバイアス生成器５５０ａは、集積回路５００ａが増加したスローコーナー（例えば、図２の第２スローコーナーＳＳ２）に属する場合、タップレススタンダードセル５１０ａにフォワードボディバイアス電圧を印加し、集積回路５００ａが減少したファストコーナー（例えば、図２の第２ファストコーナーＦＦ２）に属する場合、タップレススタンダードセル５１０ａにリバースボディバイアス電圧を印加し、集積回路５００ａが前記増加したスローコーナー及び前記減少したファストコーナーともに属していない場合、タップレススタンダードセル５１０ａにボディバイアス電圧を印加しないことがある。
【００８２】
集積回路５００ａが前記増加したスローコーナーに属する場合、ボディバイアス生成器５５０ａは、タップレススタンダードセル５１０ａに含まれたＰＭＯＳトランジスタ５１１ａのボディに、前記フォワードボディバイアス電圧として電源電圧よりも低いＰＭＯＳボディバイアス電圧（または、Ｎウェル電圧）ＶＮＷを印加し、タップレススタンダードセル５１０ａに含まれたＮＭＯＳトランジスタ５１３ａのボディに前記フォワードボディバイアス電圧として接地電圧よりも高いＮＭＯＳボディバイアス電圧（またはＰウェル電圧）ＶＰＷを印加することができる。例えば、前記電源電圧が１．０Ｖである場合、ＰＭＯＳボディバイアス電圧ＶＮＷは、１．０Ｖ未満及び０．５Ｖ以上である電圧レベルを有することができ、ＮＭＯＳボディバイアス電圧ＶＰＷは、０．０Ｖ超過及び０．５Ｖ以下である電圧レベルを有することができる。ＰＭＯＳトランジスタ５１１ａのボディに前記電源電圧よりも低いＰＭＯＳボディバイアス電圧ＶＮＷが印加され、ＮＭＯＳトランジスタ５１３ａのボディに前記接地電圧よりも高いＮＭＯＳボディバイアス電圧ＶＰＷが印加されれば、ＰＭＯＳトランジスタ５１１ａ及びＮＭＯＳトランジスタ５１３ａのスレッショルド電圧が減少し、タップレススタンダードセル５１０ａの動作速度が増加することができる。これによって、前記増加したスローコーナーに属する集積回路５００ａの動作速度が増加することができ、製造されたシステムオンチップの最小動作速度が増加することができる。
【００８３】
集積回路５００ａが前記減少したファストコーナーに属する場合、ボディバイアス生成器５５０ａは、タップレススタンダードセル５１０ａに含まれたＰＭＯＳトランジスタ５１１ａのボディに前記リバースボディバイアス電圧として電源電圧よりも高いＰＭＯＳボディバイアス電圧ＶＮＷを印加し、タップレススタンダードセル５１０ａに含まれたＮＭＯＳトランジスタ５１３ａのボディに前記リバースボディバイアス電圧として接地電圧よりも低いＮＭＯＳボディバイアス電圧ＶＰＷを印加することができる。例えば、前記電源電圧が１．０Ｖである場合、ＰＭＯＳボディバイアス電圧ＶＮＷは、１．０Ｖ超過及び１．４Ｖ以下である電圧レベルを有することができ、ＮＭＯＳボディバイアス電圧ＶＰＷは、０．０Ｖ未満及び−０．４Ｖ以上の電圧レベルを有することができる。これによって、前記減少したファストコーナーに属する集積回路５００ａの動作速度が減少することができ、製造されたシステムオンチップの最大電力消費が減少することができる。
【００８４】
タップレススタンダードセル５１０ａは、ボディバイアシングを反映したデザインウインドウ減少（即ち、動作速度の分布のスローコーナーとファストコーナーとの間の間隔の減少）により調節されたタイミングパラメータに基づいて具現されることができる。これによって、タップレススタンダードセル５１０ａ及びこれを含むシステムオンチップの動作速度が増加し、電力消費及び面積が減少することができる。また、前記増加したスローコーナーに属する前記システムオンチップにフォワードボディバイアシングを適用し、前記減少したファストコーナーに属する前記システムオンチップにリバースボディバイアシングを適用することによって、前記デザインウインドウが減少しても前記システムオンチップの歩留まり（Ｙｉｅｌｄ）を実質的に一定に維持することができる。
【００８５】
図１０は、本発明の一実施形態に係るタップレススタンダードセルを含むシステムオンチップの他の例を示すブロック図である。
【００８６】
図１０を参照すれば、システムオンチップは、少なくとも１つのタップレススタンダードセル５１０ｂ、モニタ回路５３０ｂ、及びボディバイアス生成器５５０ｂを含む集積回路５００ｂで具現及び製造されることができる。タップレススタンダードセル５１０ｂは、少なくとも１つのＰＭＯＳトランジスタ５１１ｂ及び少なくとも１つのＮＭＯＳトランジスタ５１３ｂを含むことができる。図１０の前記システムオンチップは、ボディバイアス生成器５５０ｂがＰＭＯＳトランジスタ５１１ｂにのみボディバイアス電圧ＶＮＷを印加する点を除いては、図９のシステムオンチップと類似の構造を有することができる。
【００８７】
ボディバイアス生成器５５０ｂは、前記システムオンチップが増加したスローコーナー（例えば、図２の第２スローコーナーＳＳ２）に属する場合、ＰＭＯＳトランジスタ５１１ｂにフォワードボディバイアス電圧を印加し、前記システムオンチップが減少したファストコーナー（例えば、図２の第２ファストコーナーＦＦ２）に属する場合、ＰＭＯＳトランジスタ５１１ｂにリバースボディバイアス電圧を印加することができる。
【００８８】
図１１は、本発明の一実施形態に係るタップレススタンダードセルを含むシステムオンチップのまた他の例を示すブロック図である。
【００８９】
図１１を参照すれば、システムオンチップは、少なくとも１つのタップレススタンダードセル５１０ｃ、モニタ回路５３０ｃ、及びボディバイアス生成器５５０ｃを含む集積回路５００ｃで具現及び製造されることができる。タップレススタンダードセル５１０ｃは、少なくとも１つのＰＭＯＳトランジスタ５１１ｃ及び少なくとも１つのＮＭＯＳトランジスタ５１３ｃを含むことができる。図１１の前記システムオンチップは、ボディバイアス生成器５５０ｃがＮＭＯＳトランジスタ５１３ｃにのみボディバイアス電圧ＶＰＷを印加する点を除いては、図９のシステムオンチップと類似の構造を有することができる。
【００９０】
ボディバイアス生成器５５０ｃは、前記システムオンチップが増加したスローコーナー（例えば、図２の第２スローコーナーＳＳ２）に属する場合、ＮＭＯＳトランジスタ５１３ｃにフォワードボディバイアス電圧を印加し、前記システムオンチップが減少したファストコーナー（例えば、図２の第２ファストコーナーＦＦ２）に属する場合、ＮＭＯＳトランジスタ５１３ｃにリバースボディバイアス電圧を印加することができる。
【００９１】
図１２は、本発明の他の実施形態に係るタップレススタンダードセルを含むシステムオンチップを示すブロック図である。
【００９２】
図１２を参照すれば、システムオンチップは、少なくとも１つのタップレススタンダードセル６１０及びモニタ回路６３０を含む集積回路６００、並びに、集積回路６００の外部に位置したボディバイアス生成器６５０を含むことができる。タップレススタンダードセル６１０は、少なくとも１つのＰＭＯＳトランジスタ６１１及び少なくとも１つのＮＭＯＳトランジスタ６１３を含むことができる。図１２の前記システムオンチップは、ボディバイアス生成器６１０が集積回路６００の外部に位置する点を除いては、図９のシステムオンチップと類似の構造を有することができる。
【００９３】
ボディバイアス生成器６５０は、前記システムオンチップが増加したスローコーナー（例えば、図２の第２スローコーナーＳＳ２）に属する場合、タップレススタンダードセル６１０にフォワードボディバイアス電圧を印加し、前記システムオンチップが減少したファストコーナー（例えば、図２の第２ファストコーナーＦＦ２）に属する場合、タップレススタンダードセル６１０にリバースボディバイアス電圧を印加することができる。実施形態により、ボディバイアス生成器６５０は、ボディバイアス電圧ＶＮＷ，ＶＰＷをタップレススタンダードセル６１０のＰＭＯＳトランジスタ６１１、ＮＭＯＳトランジスタ６１３、または、これらすべてに印加することができる。一方、ボディバイアス生成器６５０が集積回路６００の外部に位置する場合、集積回路６００のピン数が増加するが、集積回路６００の面積は減少することができる。
【００９４】
図９〜図１２には、モニタ回路を含むシステムオンチップが示されている。このようなシステムオンチップでは、前記モニタ回路が前記システムオンチップの初期化過程（または、ブーティング動作）で前記システムオンチップの動作速度を測定し、ボディバイアシング適用有無が決定されることができる。他の実施形態において、図１３に示した通り、システムオンチップが製造された後、チップテストを通じてボディバイアシング適用有無が決定されることができる。
【００９５】
図１３は、本発明のまた他の実施形態に係るタップレススタンダードセルを含むシステムオンチップを示すブロック図である。
【００９６】
図１３を参照すれば、システムオンチップは、少なくとも１つのタップレススタンダードセル８１０、メモリ領域８４０、及びボディバイアス生成器８５０を含む集積回路８００で具現及び製造されることができる。前記システムオンチップは、スタンダードセルに基づいたセミカスタム方式で設計された任意のシステムオンチップであり得る。
【００９７】
タップレススタンダードセル８１０は、ボディバイアシングを反映したデザインウインドウ減少（即ち、動作速度の分布のスローコーナー増加、及び／または、ファストコーナー減少）により調節されたタイミングパラメータに基づいて具現されることができる。即ち、タップレススタンダードセル８１０を設計するとき、スローコーナー、及び／または、ファストコーナーが新しく設定されることができる。例えば、前記スローコーナーが増加し、前記ファストコーナーが減少するように、タップレススタンダードセル８１０を含む前記システムオンチップが設計されることができる。
【００９８】
前記システムオンチップが製造された後、前記システムオンチップが増加したスローコーナー（例えば、図２の第２スローコーナーＳＳ２）または減少したファストコーナー（例えば、図２の第２ファストコーナーＦＦ２）に属するかどうかを確認するテスト（例えば、ウェハレベルテスト、チップレベルテスト、パッケージレベルテストなど）を実行することができる。例えば、前記システムオンチップの動作周波数を測定したり、または、漏洩電流を測定したりすることによって前記システムオンチップの動作速度を測定し、前記システムオンチップが、前記増加したスローコーナーまたは前記減少したファストコーナーに属するかどうかを確認することができる。前記テストの結果は、メモリ領域８４０に記録されることができる。例えば、前記システムオンチップが前記増加したスローコーナーに属するかどうか及び前記システムオンチップが前記減少したファストコーナーに属するかどうかを示すボディバイアス情報がメモリ領域８４０に記録されることができる。一方、前記システムオンチップの動作速度が前記増加したスローコーナーの動作速度の下限よりも遅かったり、または、前記減少したファストコーナーの動作速度の上限よりも速かったりする場合、前記システムオンチップは、不良品と判定され廃棄されることができる。
【００９９】
メモリ領域８４０は、前記システムオンチップが前記増加したスローコーナー、前記減少したファストコーナー、または減少したデザインウインドウ内に存在するかどうかを示す前記ボディバイアス情報を保存することができる。一実施形態において、メモリ領域８４０は、不揮発性メモリ装置で具現されることができる。例えば、メモリ領域８４０は、電気的プログラマブルフューズメモリ、レーザープログラマブルフューズメモリ、アンチフューズメモリ、ＯＴＰ（Ｏｎｅ−Ｔｉｍｅ  Ｐｒｏｇｒａｍｍａｂｌｅ）メモリ、フラッシュメモリ、マスクＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）などで具現できる。他の実施形態において、前記ボディバイアス情報は、集積回路８００の外部に位置した不揮発性メモリ装置に記録され、前記システムオンチップの初期化過程で前記ボディバイアス情報が前記不揮発性メモリ装置からレジスタで具現されたメモリ領域８４０に提供されることができる。
【０１００】
ボディバイアス生成器８５０は、メモリ領域８４０に保存された前記ボディバイアス情報に基づいてタップレススタンダードセル８１０にボディバイアス電圧ＶＮＷ，ＶＰＷを選択的に印加することができる。例えば、前記ボディバイアス情報に前記システムオンチップが前記増加したスローコーナーに属することを示す表示が含まれる場合、ボディバイアス生成器８５０は、タップレススタンダードセル８１０にフォワードボディバイアス電圧を印加することができる。また、前記ボディバイアス情報に前記システムオンチップが前記減少したファストコーナーに属することを示す表示が含まれる場合、ボディバイアス生成器８５０は、タップレススタンダードセル８１０にリバースボディバイアス電圧を印加することができる。実施形態により、ボディバイアス生成器８５０は、タップレススタンダードセル８１０のＰＭＯＳトランジスタ８１１、ＮＭＯＳトランジスタ８１３、または、ＰＭＯＳトランジスタ８１１及びＮＭＯＳトランジスタ８１３ともにボディバイアス電圧ＶＮＷ，ＶＰＷを印加することができる。また、実施形態により、ボディバイアス生成器８５０は、タップレススタンダードセル８１０を含む集積回路８００の内部または外部に位置することができる。
【０１０１】
図１４は、本発明の他の実施形態に係るタップレススタンダードセルを含むシステムオンチップの設計方法を示すフローチャートである。
【０１０２】
図１４を参照すれば、フォワードボディバイアシングを反映してタップレススタンダードセルを含むシステムオンチップに対する動作速度の分布のスローコーナーを増加させるようにスローコーナータイミングパラメータが調節される（Ｓ９１０）。例えば、前記スローコーナーを増加させるように、前記タップレススタンダードセルのスローコーナーセル遅延を前記増加したスローコーナーに対応するように減少させることができる。
【０１０３】
リバースボディバイアシングを反映して前記タップレススタンダードセルを含む前記システムオンチップに対する前記動作速度の分布のファストコーナーを減少させるようにファストコーナータイミングパラメータが調節される（Ｓ９３０）。例えば、前記ファストコーナーを減少させるように、前記タップレススタンダードセルのファストコーナーセル遅延を前記減少したファストコーナーに対応するように増加させることができる。
【０１０４】
前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する調節されたファストコーナータイミングパラメータを適用するためのタイミング調節スクリプトが生成される（Ｓ９４０）。例えば、前記タップレススタンダードセルがインバータで具現される場合、前記タイミング調節スクリプトは、前記インバータのスローコーナーセル遅延を減少させるコマンドライン、及び／または、前記インバータのファストコーナーセル遅延を増加させるコマンドラインを含むことができる。
【０１０５】
前記タイミング調節スクリプトを適用することによって前記調節されたタイミングパラメータに基づいて前記タップレススタンダードセルを含む前記システムオンチップが具現される（Ｓ９５０）。例えば、前記システムオンチップに対するレジスタ転送レベルネットリストを合成してゲートレベルネットリストが生成され、前記タイミング調節スクリプトに応答して前記ゲートレベルネットリストに前記調節されたタイミングパラメータが適用され、前記調節されたタイミングパラメータが適用された前記ゲートレベルネットリストに基づいて前記システムオンチップの構成要素が配置及び接続され、前記調節されたタイミングパラメータに基づいて前記システムオンチップのタイミングを検証することができる。即ち、前記システムオンチップの合成、配置及び接続、及び／または、静的タイミング分析過程で前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータを設定する前記タイミング調節スクリプトを適用することによって、前記調節されたタイミングパラメータに対応するように具現された前記タップレススタンダードセルを含む前記半導体装置を製造することができる。
【０１０６】
以下、図１４〜図１６を参照して、他の実施形態に係る設計方法によりシステムオンチップを具現する段階（Ｓ９５０）の一例を説明する。
【０１０７】
図１５は、本発明の他の実施形態に係る設計方法によりシステムオンチップを具現する段階の一例を示すフローチャートであり、図１６は、デザインウインドウ減少により調節されたタイミングパラメータを適用するためのタイミング調節スクリプトの一例を説明するための図である。
【０１０８】
図１４〜図１６を参照すれば、フォワードボディバイアシングを反映してタップレススタンダードセルを含むシステムオンチップに対する動作速度の分布のスローコーナーを増加させるようにスローコーナータイミングパラメータが調節されて（Ｓ９１０）、リバースボディバイアシングを反映して前記タップレススタンダードセルを含む前記システムオンチップに対する前記動作速度の分布のファストコーナーを減少させるようにファストコーナータイミングパラメータが調節される（Ｓ９３０）。
【０１０９】
前記増加したスローコーナーに対応する前記調節されたスローコーナータイミングパラメータ及び前記減少したファストコーナーに対応する前記調節されたファストコーナータイミングパラメータを適用するためのタイミング調節スクリプト９５７が生成される（Ｓ９４０）。図１６には、第１〜第４コマンドライン９７１，９７３，９７５，９７７を含むタイミング調節スクリプト９７０の一例が示されている。例えば、第１コマンドライン９７１は、標準スレッショルド電圧（Ｒｅｇｕｌａｒ  Ｖｏｌｔａｇｅ  Ｔｈｒｅｓｈｏｌｄ；ＲＶＴ）トランジスタを含むタップレススタンダードセルのセル遅延を設定するコマンドラインであり、第２コマンドライン９７３は、低スレッショルド電圧（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｔｈｒｅｓｈｏｌｄ；ＬＶＴ）トランジスタを含むタップレススタンダードセルのセル遅延を設定するコマンドラインであり、第３コマンドライン９７５は、ＲＶＴトランジスタを含むフリップフロップのホールドマージンを設定するコマンドラインであり、第４コマンドライン９７５は、ＬＶＴトランジスタを含むフリップフロップのホールドマージンを設定するコマンドラインであることができる。
【０１１０】
前記システムオンチップを具現するように（Ｓ９５０）、タップレススタンダードセルライブラリ９４５に基づいて前記システムオンチップに対するＲＴＬネットリスト９４０が合成されることによって、前記システムオンチップに対するゲートレベルネットリストが生成されることができる（Ｓ９５１）。一方、タップレススタンダードセルライブラリ９４５は、図８のタップレススタンダードセルライブラリ３４５とは違って、従来のスローコーナー及び従来のファストコーナーに対するタイミングパラメータを含むことができ、タップレススタンダードセルライブラリ９４５に含まれた前記タイミングパラメータは、タイミング調節スクリプト９５７により前記増加したスローコーナー及び前記減少したファストコーナーに対応するように調節されることができる。実施形態により、前記合成過程において前記調節されたタイミングパラメータを設定するタイミング調節スクリプト９５７が適用されることができる。実施形態により、ＲＴＬネットリスト９４０には、バイアス電圧生成のためのバイアス電圧生成器が含まれたり、または、前記バイアス電圧生成器に対する別途のネットリストがＲＴＬネットリスト９４０とともに合成されたりすることができる。
【０１１１】
前記システムオンチップに対するゲートレベルネットリストが生成されると、前記調節されたタイミングパラメータを適用するためのタイミング調節スクリプト９５７に応答して前記ゲートレベルネットリストに前記調節されたタイミングパラメータが適用され、前記調節されたタイミングパラメータが適用された前記ゲートレベルネットリストに基づいて前記システムオンチップの構成要素が配置及び接続されることによって、前記システムオンチップに対するレイアウトデータ９６０が生成されることができる（Ｓ９５３）。この時、前記従来のスローコーナー及び前記従来のファストコーナーに対応するタイミングパラメータに基づいて配置及び接続された各構成要素の面積及び配線の長さに比べ、前記増加したスローコーナー及び前記減少したファストコーナーに対応する前記調節されたタイミングパラメータに基づいて配置及び接続された各構成要素の面積及び配線の長さが減少することができる。
【０１１２】
前記システムオンチップに対するレイアウトデータ９６０が生成されると、タイミング調節スクリプト９５７に応答して適用された前記調節されたタイミングパラメータに基づいて前記システムオンチップに対するレイアウトデータ９６０のタイミングが検証されることができる（Ｓ９５５）。例えば、レイアウトデータ９６０による前記システムオンチップの各経路の信号伝送タイミング、ホールドタイム違反の有無、セットアップタイム違反の有無などが確認できる。
【０１１３】
前記タイミング検証が完了したレイアウトデータ９６０に基づいて前記システムオンチップが製造及びパッケージングできる。前記製造及びパッケージングされたシステムオンチップが前記増加したスローコーナーまたは前記減少したファストコーナーに属する場合、前記システムオンチップにボディバイアシングが適用されることができる。これによって、スローコーナーの増加、及び／または、ファストコーナーの減少が実行されても、即ち、デザインウインドウ減少が実行されても、前記システムオンチップの歩留まりは、実質的に一定に維持されることができる。また、前記システムオンチップが前記デザインウインドウ減少に伴って調節された前記タイミングパラメータに基づいて具現されたので、前記システムオンチップの動作速度が増加し、電力消費及び面積が減少できる。
【０１１４】
図１７は、本発明の他の実施形態に係るタップレススタンダードセルを含むシステムオンチップを設計する設計システムを示す図である。
【０１１５】
図１７を参照すれば、設計システム１０００は、タップレススタンダードセルを含むシステムオンチップを設計する設計ツールがロードされるメモリ装置１０３０及びメモリ装置１０３０にロードされた前記設計ツールを実行するプロセッサを含むことができる。設計システム１０００は、図１５及び図１６に示された設計方法を遂行できる。
【０１１６】
前記プロセッサは、メモリ装置１０３０に、ＥＤＡツールのような設計ツール１０４０をロードすることができる。例えば、前記プロセッサは、ソリッドステートドライブ、ハードディスクドライブ、ＣＤ−ＲＯＭのような保存装置から設計ツール１０４０をメモリ装置１０３０にロードすることができる。
【０１１７】
前記プロセッサは、前記システムオンチップを具現するように設計ツール１０４０を実行する。前記プロセッサによって実行される設計ツール１０４０は、前記システムオンチップに対するＲＴＬネットリスト９４０、タップレススタンダードセルライブラリ９４５、並びにボディバイアシングを反映したデザインウインドウ減少のために増加したスローコーナーに対応する調節されたスローコーナータイミングパラメータ及び前記デザインウインドウ減少のために減少したファストコーナーに対応する調節されたファストコーナータイミングパラメータを適用するためのタイミング調節スクリプト９５７に基づいて、前記タップレススタンダードセルを含む前記システムオンチップを具現することができる。一実施形態において、デザインウインドウ減少により調節されたタイミングパラメータを適用するためのタイミング調節スクリプト９５７は、前記保存装置に電子ファイルとして保存でき、前記プロセッサは、前記保存装置に保存されたタイミング調節スクリプト９５７を実行することができる。他の実施形態において、前記プロセッサが設計ツール１０４０を実行する間、ＳＯＣ設計者１０６０が、入力装置を介して設計ツール１０４０にデザインウインドウ減少により調節されたタイミングパラメータを適用するためのタイミング調節スクリプト９５７を入力することができる。例えば、プロセッサ１０１０は、合成ツール１０４１、配置及び接続ツール１０４３、並びに、静的タイミング分析ツール１０４５を実行することができる。
【０１１８】
前記プロセッサによって実行される合成ツール１０４１は、タップレススタンダードセルライブラリ９４５に基づいてＲＴＬネットリスト９４０を合成することによって、前記システムオンチップに対するゲートレベルネットリスト９４７を生成することができる。また、前記プロセッサによって実行される配置及び接続ツール１０４３は、タイミング調節スクリプト９５７に応答して前記調節されたタイミングパラメータを適用し、前記調節されたタイミングパラメータ、タップレススタンダードセルライブラリ９４５、及びゲートレベルネットリスト９４７に基づいて前記システムオンチップの構成要素を配置及び接続することによって、前記システムオンチップに対するレイアウトデータ９６０を生成することができる。また、前記プロセッサによって実行される静的タイミング分析ツール１０４５は、タイミング調節スクリプト９５７に応答して適用された前記調節されたタイミングパラメータに基づいて前記システムオンチップに対するレイアウトデータ９６０のタイミングを検証することができる。
【０１１９】
前記タイミング検証が完了したレイアウトデータ９６０に基づいて前記システムオンチップが製造及びパッケージングできる。これによって、図９〜図１３に示したシステムオンチップが製造されることができる。
【０１２０】
図１８は、本発明のまた他の実施形態に係るタップレススタンダードセルを含むシステムオンチップの設計方法を示すフローチャートであり、図１９は、本発明のまた他の実施形態に係る設計方法により設計ウインドウが減少される例を示す図である。
【０１２１】
図１８に示した設計方法は、電源電圧及びクロック周波数が動的に変化する動的電圧周波数スケーリング（Ｄｙｎａｍｉｃ  Ｖｏｌｔａｇｅ  Ｆｒｅｑｕｅｎｃｙ  Ｓｃａｌｉｎｇ；ＤＶＦＳ）が適用されるシステムオンチップを設計するときに適用されることができる。本発明の実施形態に係るタップレススタンダードセルを含むシステムオンチップの設計方法は、複数の電源電圧及び複数のクロック周波数による前記システムオンチップに対する複数の動作速度の分布のうち少なくとも１つの動作速度の分布の少なくとも１つのコーナーを、ボディバイアシングを反映して変更することができる。
【０１２２】
図１８及び図１９を参照すれば、電圧−周波数の組み合わせのうち最も速い動作速度に対する電圧−周波数の組み合わせによる第１動作速度の分布１１１１、即ち、前記複数の電源電圧のうち最も高い電源電圧及び前記複数のクロック周波数のうち最も高いクロック周波数による第１動作速度の分布１１１１において、動作速度を決めるスローコーナーに対してフォワードボディバイアシングを反映して第１スローコーナーＳＳ１を第１スローコーナーＳＳ１よりも速い動作速度を有する第１動作速度の分布１１１１の第２スローコーナーＳＳ２に変更するようにスローコーナータイミングパラメータを調節することができる（Ｓ１１１０）。
【０１２３】
また、電圧−周波数の組み合わせのうち最も低い電力消費に対する電圧−周波数の組み合わせによる第２動作速度の分布１１１２、即ち、前記複数の電源電圧のうち最も低い電源電圧及び前記複数のクロック周波数のうち最も低いクロック周波数による第２動作速度の分布１１１２において、電力消費を決めるファストコーナーに対してリバースボディバイアシングを反映して第１ファストコーナーＦＦ１を第１ファストコーナーＦＦ１よりも遅い動作速度を有する第２動作速度の分布１１１２の第２ファストコーナーＦＦ２に変更するようにファストコーナータイミングパラメータを調節することができる（Ｓ１１３０）。
【０１２４】
変更されたコーナーＳＳ２，ＦＦ２に対応する前記調節されたタイミングパラメータに基づいて前記タップレススタンダードセルを含む前記システムオンチップを具現する（Ｓ１１５０）。例えば、前記調節されたタイミングパラメータに基づいて前記システムオンチップが合成（Ｓｙｎｔｈｅｓｉｓ）、配置及び接続（Ｐｌａｃｅｍｅｎｔ＆Ｒｏｕｔｉｎｇ）、及び／または、静的タイミング分析（Ｓｔａｔｉｃ  Ｔｉｍｉｎｇ  Ａｎａｌｙｓｉｓ）されることによって、デザインウインドウ減少により調節された前記タイミングパラメータに対応するように前記タップレススタンダードセルを含む前記システムオンチップが具現及び製造されることができる。実施形態により、前記調節されたタイミングパラメータを含むタップレススタンダードセルライブラリを利用したり、または、前記調節されたタイミングパラメータを適用するためのタイミング調節スクリプトを利用したりして、前記調節されたタイミングパラメータが前記システムオンチップの具現及び製造過程で適用されることができる。
【０１２５】
上述した通り、ボディバイアシングを反映して電圧−周波数の組み合わせによる少なくとも１つの動作速度の分布の少なくとも１つのコーナーを変更することによって、前記変更されたコーナーに基づいて設計されたシステムオンチップの動作速度が増加したり、または、電力消費及び面積が減少されたりすることができる。
【０１２６】
一方、図１８の設計方法によって具現及び製造されたシステムオンチップが増加したスローコーナーＳＳ２に属する場合、前記システムオンチップに前記最も高い電源電圧が印加され、前記システムオンチップが前記最も高いクロック周波数で動作する間、前記システムオンチップにフォワードボディバイアシングが適用されることができる。また、図１８の設計方法によって具現及び製造されたシステムオンチップが減少したファストコーナーＦＦ２に属する場合、前記システムオンチップに前記最も低い電源電圧が印加され、前記システムオンチップが前記最も低いクロック周波数で動作する間、前記システムオンチップにリバースボディバイアシングが適用されることができる。これによって、前記システムオンチップの歩留まりが実質的に一定に維持されることができる。
【０１２７】
図１８及び図１９には、高速電圧−周波数の組み合わせのスローコーナー及び低電力電圧−周波数の組み合わせのファストコーナーが変更される例が示されているが、実施形態により、任意の電圧−周波数の組み合わせで少なくとも１つのコーナーが変更されることができる。例えば、全ての電圧−周波数の組み合わせによる各動作速度の分布のスローコーナー及びファストコーナーが変更されることができる。
【０１２８】
図２０は、本発明のまた他の実施形態に係るタップレススタンダードセルを含むシステムオンチップの一例を示すブロック図である。
【０１２９】
図２０を参照すれば、システムオンチップは、少なくとも１つのタップレススタンダードセル１２１０、メモリ領域１２４０、及びボディバイアス生成器１２５０を含む集積回路１２００で具現及び製造されることができる。前記システムオンチップは、スタンダードセルに基づいたセミカスタム方式で設計され、ＤＶＦＳが適用される任意のシステムオンチップであることができる。例えば、前記システムオンチップは、モバイルＳｏＣ、アプリケーションプロセッサ、メディアプロセッサ、マイクロプロセッサ、中央処理装置、または、これと類似の装置であることができる。
【０１３０】
タップレススタンダードセル１２１０は、ボディバイアシングを反映したデザインウインドウ減少によって調節されたタイミングパラメータに基づいて具現されることができる。即ち、スタンダードセル１２１０を設計する際、所定の電圧−周波数の組み合わせでスローコーナー、及び／または、ファストコーナーが新しく設定されることができる。
【０１３１】
メモリ領域１２４０には、スローコーナー、及び／または、ファストコーナーが新しく設定された（即ち、スローコーナーが増加したり、または、ファストコーナーが減少したりした）電圧−周波数の組み合わせに対する電圧−周波数の設定情報１２４１、並びに、前記システムオンチップが前記新しく設定されたコーナーに属するかどうかを示すボディバイアス情報１２４３が記録できる。一実施形態において、メモリ領域１２４０は、不揮発性メモリ装置で具現できる。他の実施形態において、メモリ領域１２４０は、レジスタまたは揮発性メモリ装置で具現され、前記システムオンチップの初期化過程で電圧−周波数設定情報１２４１及びボディバイアス情報１２４３が外部から提供されることができる。
【０１３２】
ボディバイアス生成器１２５０は、内部または外部のコントローラから前記システムオンチップに現在印加される電源電圧を示す電圧情報信号ＳＶＩ及び前記システムオンチップのクロック周波数を示す周波数情報信号ＳＦＩを受信し、メモリ領域１２４０から電圧−周波数設定情報１２４１及びボディバイアス情報１２４３を提供されることができる。電圧情報信号ＳＶＩ及び周波数情報信号ＳＦＩが電圧−周波数の設定情報１２４１に含まれた電圧−周波数の組み合わせを示し、ボディバイアス情報１２４３に前記システムオンチップが前記新しく設定されたコーナーに属することと示される場合、ボディバイアス生成器１２５０は、タップレススタンダードセル１２１０のＰＭＯＳトランジスタ１２１１、及び／または、ＮＭＯＳトランジスタ１２１３にボディバイアス電圧ＶＮＷ，ＶＰＷを印加することができる。実施形態により、ボディバイアス生成器１２５０は、タップレススタンダードセル１２１０を含む集積回路１２００の内部または外部に位置することができる。
【０１３３】
上述した通り、タップレススタンダードセル１２１０がボディバイアシングを反映したデザインウインドウ減少により調節されたタイミングパラメータに基づいて具現されることによって、タップレススタンダードセル１２１０、及び、これを含む前記システムオンチップの動作速度が増加し、電力消費及び面積が減少することができる。また、前記新しく設定されたコーナーに属する前記システムオンチップにボディバイアシングを適用することによって、前記デザインウインドウが減少しても前記システムオンチップの歩留まりを実質的に一定に維持することができる。
【０１３４】
図２１は、本発明の実施形態に係るシステムオンチップを示すブロック図である。
【０１３５】
図２１を参照すれば、モバイルＳＯＣのようなシステムオンチップ１３００は、プロセッシングブロック１３１０、ボディバイアス生成器１３２０、内部メモリ装置１３３０、ディスプレイコントローラ１３４０、電力管理ブロック１３５０、及びバス１３６０を含むことができる。
【０１３６】
プロセッシングブロック１３１０は、特定計算またはタスクを実行することができる。プロセッシングブロック１３１０は、バス１３６０を介して内部メモリ装置１３３０、ディスプレイコントローラ１３４０、及び電力管理ブロック１３５０を制御することができる。内部メモリ装置１３３０は、プロセッシングブロック１３１０に処理される命令語及び／またはデータを保存でき、ディスプレイコントローラ１３４０は、外部のディスプレイ装置を制御することができ、電力管理ブロック１３５０は、システムオンチップ１３００の電力状態を制御することができる。実施形態により、システムオンチップ１３００は、３Ｄモジュール、メモリコントローラ、ＤＭＡコントローラ、インターラプトコントローラなどをさらに含むことができる。
【０１３７】
システムオンチップ１３００に含まれた少なくとも１つのブロックは、タップレススタンダードセルを利用したセミカスタム方式で設計され、前記設計過程で図１〜図２０を参照して上述したような本発明の実施形態に係るデザインウインドウ減少が適用されることができる。例えば、プロセッシングブロック１３１０は、本発明の実施形態に係るデザインウインドウ減少が適用されたタップレススタンダードセルを含むことができる。ボディバイアス生成器１３２０は、デザインウインドウ減少が適用されたタップレススタンダードセルにボディバイアス電圧を印加することができる。例えば、システムオンチップ１３００が増加したスローコーナーに属する場合、ボディバイアス生成器１３２０は、前記タップレススタンダードセルにフォワードボディバイアス電圧を印加し、システムオンチップ１３００が減少したファストコーナーに属する場合、ボディバイアス生成器１３２０は、前記タップレススタンダードセルにリバースボディバイアス電圧を印加することができる。
【０１３８】
本発明の実施形態に係るモバイルＳＯＣのようなシステムオンチップ１３００は、少なくとも１つのブロックが、前記デザインウインドウ減少が適用され設計されることによって、動作速度が増加し、面積及び電力消費が減少することができる。
【０１３９】
図２２は、本発明の実施形態に係るシステムオンチップを含むコンピューティングシステムを示すブロック図である。
【０１４０】
図２２を参照すれば、コンピューティングシステム１４００は、モバイルＳＯＣのようなプロセッサ１４１０、メモリ装置１４２０、ユーザインタフェース１４３０、保存装置１４４０、ベースバンドチップセット（ｂａｓｅｂａｎｄ  ｃｈｉｐｓｅｔ）のようなモデム１４５０、及びバス１４６０を含むことができる。
【０１４１】
プロセッサ１４１０は、特定計算またはタスクを実行することができる。プロセッサ１４１０は、図１〜図２０を参照して上述したような本発明の実施形態に係るデザインウインドウ減少が適用されたセミカスタム方式で設計されたシステムオンチップであることができる。例えば、プロセッサ１４１０は、モバイルＳｏＣ、アプリケーションプロセッサ、メディアプロセッサ、マイクロプロセッサ、中央処理装置、または、これと類似の装置であることができる。プロセッサ１４１０は、アドレスバス、制御バス、及び／または、データバスのようなバス１４６０を通じてメモリ装置１４２０に接続することができる。例えば、メモリ装置１４２０は、ＤＲＡＭ（Ｄｙｎａｍｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、モバイルＤＲＡＭ、ＳＲＡＭ（Ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、ＲＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、または、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）で具現されることができる。また、プロセッサ１４１０は、ＰＣＩ（ｐｅｒｉｐｈｅｒａｌ  ｃｏｍｐｏｎｅｎｔ  ｉｎｔｅｒｃｏｎｎｅｃｔ）バスのような拡張バスに接続できる。これによって、プロセッサ１４１０は、キーボードまたはマウスのような１つ以上の入力装置、プリンタ、または、ディスプレイ装置のような１つ以上の出力装置を含むユーザインタフェース１４３０を制御することができる。また、プロセッサ１４１０は、前記拡張バスを介してソリッドステートドライブ（ｓｏｌｉｄ  ｓｔａｔｅ  ｄｒｉｖｅ）、ハードディスクドライブ（ｈａｒｄ  ｄｉｓｋ  ｄｒｉｖｅ）、ＣＤ−ＲＯＭのような保存装置１４４０を制御することができる。モデム１４５０は、外部装置と無線でデータを送受信することができる。コンピューティングシステム１４００は、動作電圧を供給するためのパワーサプライをさらに含むことができる。また、コンピューティングシステム１４００は、実施形態により、応用チップセット（ａｐｐｌｉｃａｔｉｏｎ  ｃｈｉｐｓｅｔ）、ＣＩＳ（ｃａｍｅｒａ  ｉｍａｇｅ  ｐｒｏｃｅｓｓｏｒ）などをさらに含むことができる。
【０１４２】
プロセッサ１４１０は、多様な形態のパッケージを利用し具現されるのに、例えば、ＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）、ＢＧＡｓ（Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙｓ）、ＣＳＰｓ（Ｃｈｉｐ  ｓｃａｌｅ  ｐａｃｋａｇｅｓ）、ＰＬＣＣ（Ｐｌａｓｔｉｃ  Ｌｅａｄｅｄ  Ｃｈｉｐ  Ｃａｒｒｉｅｒ）、ＰＤＩＰ（Ｐｌａｓｔｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ）、Ｄｉｅ  ｉｎ  Ｗａｆｆｌｅ  Ｐａｃｋ、Ｄｉｅ  ｉｎ  Ｗａｆｅｒ  Ｆｏｒｍ、ＣＯＢ（Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ）、ＣＥＲＤＩＰ（Ｃｅｒａｍｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ）、ＭＱＦＰ（Ｐｌａｓｔｉｃ  Ｍｅｔｒｉｃ  Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋ）、ＴＱＦＰ（Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋ）、ＳＯＩＣ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  ＩＣ）、ＳＳＯＰ（Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ＴＳＯＰ（Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）、ＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）、ＷＦＰ（Ｗａｆｅｒ−ｌｅｖｅｌ  Ｆａｂｒｉｃａｔｅｄ  Ｐａｃｋａｇｅ）、ＷＳＰ（Ｗａｆｅｒ−Ｌｅｖｅｌ  Ｐｒｏｃｅｓｓｅｄ  Ｓｔａｃｋ  Ｐａｃｋａｇｅ）などのようなパッケージを利用して具現されることができる。
【０１４３】
実施形態により、コンピューティングシステム１４００は、携帯電話（ｃｅｌｌｕｌａｒ）、スマートフォン（ｓｍａｒｔ  ｐｈｏｎｅ）、ＭＰ３プレーヤー、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）、ＰＭＰ（Ｐｏｒｔａｂｌｅ  Ｍｕｌｔｉｍｅｄｉａ  Ｐｌａｙｅｒ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、ノートパソコン（ｌａｐｔｏｐ）、デジタルＴＶ、デジタルカメラ、ポータブルゲームコンソール（ｐｏｒｔａｂｌｅ  ｇａｍｅ  ｃｏｎｓｏｌｅ）などを含むことができる。
【０１４４】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範囲内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１４５】
本発明は、タップレススタンダードセルに基づいたセミカスタム設計に適用されることができる。従って、本発明は、セミカスタム方式で設計される任意の半導体装置、例えば、モバイルＳｏＣ（Ｓｙｓｔｅｍ−ｏｎ−Ｃｈｉｐ）、アプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ）、メディアプロセッサ（Ｍｅｄｉａ  Ｐｒｏｃｅｓｓｏｒ）、マイクロプロセッサ、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、または、これと類似の装置に適用されることができる。
【符号の説明】
【０１４６】
２００ａ，２００ｂ，２００ｃ，１１１１，１１１２  動作速度の分布、
３４０，９４０  ＲＴＬネットリスト、
３４５，９４５  タップレススタンダードセルライブラリ、
３５７，９４７  ゲートレベルネットリスト、
３６０，９６０  レイアウトデータ、
４００，１０００  設計システム、
４３０，１０３０，１４２０  メモリ装置、
４４０，１０４０  設計ツール、
５００ａ，５００ｂ，５００ｃ，６００，８００，１２００  集積回路、
５１０ａ，５１０ｂ，５１０ｃ，６１０，８１０，１２１０  タップレススタンダードセル、
５３０ａ，５３０ｂ，５３０ｃ，６３０  モニタ回路、
５５０ａ，５５０ｂ，５５０ｃ，８５０，１２５０  ボディバイアス生成器、
８４０，１２４０  メモリ領域、
９５７  タイミング調節スクリプト、
１３００  システムオンチップ、
１３１０  プロセッシングブロック、
１３２０  ボディバイアス生成器、
１３３０  内部メモリ装置、
１３４０  ディスプレイコントローラ、
１３５０  電力管理ブロック、
１３６０，１４６０  バス、
１４００  コンピューティングシステム、
１４１０  プロセッサ、
１４３０  ユーザインタフェース、
１４４０  保存装置、
１４５０  モデム。
【図１】
2013145550.tif 000003
【図２】
2013145550.tif 000004
【図３】
2013145550.tif 000005
【図４】
2013145550.tif 000006
【図５】
2013145550.tif 000007
【図６】
2013145550.tif 000008
【図７】
2013145550.tif 000009
【図８】
2013145550.tif 000010
【図９】
2013145550.tif 000011
【図１０】
2013145550.tif 000012
【図１１】
2013145550.tif 000013
【図１２】
2013145550.tif 000014
【図１３】
2013145550.tif 000015
【図１４】
2013145550.tif 000016
【図１５】
2013145550.tif 000017
【図１６】
2013145550.tif 000018
【図１７】
2013145550.tif 000019
【図１８】
2013145550.tif 000020
【図１９】
2013145550.tif 000021
【図２０】
2013145550.tif 000022
【図２１】
2013145550.tif 000023
【図２２】
2013145550.tif 000024