(57)【要約】【課題】パッケージコストを増加させることなく、効率的に基板ノイズを低減することができる半導体集積回路および半導体集積回路のノイズ低減方法の提供を図る。【解決手段】半導体基板１上に形成され、第１電圧で動作し、ゲートＧ，ソースＳおよびドレインＤを備えるＭＯＳトランジスタ２と、前記半導体基板上に形成され、前記第１電圧よりも低い第２電圧で動作し、前記ＭＯＳトランジスタからのノイズの影響を受ける少なくとも１つのビクティム回路３と、前記ＭＯＳトランジスタのソースと前記半導体基板の基板電極端子に接続され、抵抗値が可変とされた可変抵抗回路４と、を備える。【選択図】図１
2013191591.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成され、第１電圧で動作し、ゲート，ソースおよびドレインを備えるＭＯＳトランジスタと、
前記半導体基板上に形成され、前記第１電圧よりも低い第２電圧で動作し、前記ＭＯＳトランジスタからのノイズの影響を受ける少なくとも１つのビクティム回路と、
前記ＭＯＳトランジスタのソースと前記半導体基板の基板電極端子に接続され、抵抗値が可変とされた可変抵抗回路と、
を備える、ことを特徴とする半導体集積回路。
【請求項２】
さらに、
前記ＭＯＳトランジスタの前記ソースから前記ビクティム回路へ流れる第１ノイズを所定の基準信号と比較する比較回路と、
前記比較回路の比較結果に従って、前記可変抵抗回路の抵抗値を調整するための制御信号を出力する調整回路と、
を含む、ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
さらに、
前記ＭＯＳトランジスタの前記ソースから前記ビクティム回路へ流れる第１ノイズを、前記半導体集積回路の外部に出力するノイズ出力端子と、
前記ノイズ出力端子を介して外部に出力された前記第１ノイズの大きさを測定し、該測定結果に応じて前記可変抵抗回路の抵抗値を制御するための制御信号を、前記半導体集積回路に入力する制御信号入力端子と、
を含むことを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
半導体基板上に形成された第１電圧で動作するＭＯＳトランジスタと、前記半導体基板上に形成され、前記ＭＯＳトランジスタからのノイズの影響を受けると共に、前記第１電圧よりも低い第２電圧で動作する少なくとも１つのビクティム回路と、を含む半導体集積回路のノイズ低減方法であって、
前記ＭＯＳトランジスタのソースと前記半導体基板の基板電極端子との間の抵抗値を制御して、前記ビクティム回路が受ける前記ＭＯＳトランジスタからのノイズを低減する、
ことを特徴とする半導体集積回路のノイズ低減方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この出願で言及する実施例は、半導体集積回路および半導体集積回路のノイズ低減方法に関する。
【背景技術】
【０００２】
近年、例えば、車載関連や照明関連の製品において、横方向拡散型ＭＯＳ(ＬＤＭＯＳ：Laterally Diffused Metal Oxide Semiconductor)等の中高耐圧素子と低電圧回路を混載した半導体集積回路(ＬＳＩ：Large Scale Integration)の利用が増加している。
【０００３】
すなわち、このようなＬＳＩでは、例えば、４０Ｖの高電圧で動作するＬＤＭＯＳと、１．８Ｖの低電圧で動作するロジック回路(例えば、ＣＭＯＳ(Complementary MOS)回路)等が同じ基板(１つの半導体基板)上に搭載されている。
【０００４】
上述したＬＤＭＯＳのような中高耐圧素子とロジック回路のような低電圧回路を混載したＬＳＩにおいて、例えば、ＬＤＭＯＳのスイッチング動作で発生したノイズが基板を介してロジック回路へ伝搬し、そのロジック回路が誤動作を発生するおそれがある。
【０００５】
そのため、基板を介して伝搬されるノイズ(基板ノイズ)を低減するために、例えば、回路の周辺にガードリングを設けてノイズを低減するといった手法がとられている。
【０００６】
ところで、従来、ＬＤＭＯＳおよびＣＭＯＳ回路等を同一基板上に搭載した半導体集積回路としては、様々なものが提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０９−１３９４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前述したように、例えば、ＬＤＭＯＳのような中高耐圧素子とロジック回路のような低電圧回路を混載したＬＳＩにおいて、基板ノイズを低減するために、回路の周辺にガードリングを設ける手法がとられている。
【０００９】
しかしながら、ガードリングを設けて基板ノイズを低減するには、そのガードリング専用の電源ピンが必要になり、パッケージコストが増加するという課題がある。
【課題を解決するための手段】
【００１０】
一実施形態によれば、半導体基板上に形成され、第１電圧で動作し、ゲート，ソースおよびドレインを備えるＭＯＳトランジスタと、少なくとも１つのビクティム回路と、可変抵抗回路と、を備える半導体集積回路が提供される。
【００１１】
前記ビクティム回路は、前記半導体基板上に形成され、前記第１電圧よりも低い第２電圧で動作し、前記ＭＯＳトランジスタからのノイズの影響を受ける。前記可変抵抗回路は、前記ＭＯＳトランジスタのソースと前記半導体基板の基板電極端子に接続され、抵抗値が可変とされている。
【発明の効果】
【００１２】
開示の半導体集積回路および半導体集積回路のノイズ低減方法は、パッケージコストを増加させることなく、効率的に基板ノイズを低減することができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】図１は、本実施例に係る半導体集積回路を模式的に示す図である。
【図２】図２は、図１に示す半導体集積回路におけるノイズの伝搬経路を説明するための図である。
【図３】図３は、図１に示す半導体集積回路における可変抵抗回路の一例を示す図である。
【図４】図４は、図１に示す半導体集積回路における可変抵抗回路の他の例を示す図である。
【図５】図５は、可変抵抗回路の抵抗値を調整する可変抵抗値調整部の一例を説明するための図である。
【図６】図６は、本実施例に係る半導体集積回路のノイズ低減方法における処理の一例を説明するためのフローチャートである。
【図７】図７は、本実施例に係る半導体集積回路におけるノイズの低減効果を説明するための図である。
【図８】図８は、半導体基板上におけるＬＤＭＯＳとビクティム回路のレイアウトの例を説明するための図である。
【図９】図９は、本実施例に係る半導体集積回路のノイズ低減方法における処理の他の例を説明するための図である。
【図１０】図１０は、図９に示す半導体集積回路のノイズ低減方法における２度目以降の可変抵抗回路の抵抗値の調整処理を説明するためのフローチャートである。
【図１１】図１１は、本実施例に係る半導体集積回路の変形例を説明するための図である。
【発明を実施するための形態】
【００１４】
以下、半導体集積回路および半導体集積回路のノイズ低減方法の実施例を、添付図面を参照して詳述する。図１は、本実施例に係る半導体集積回路を模式的に示す図である。
【００１５】
図１において、参照符号１は半導体基板(基板)、２は中高耐圧素子(アグレッサ(Aggressor)素子：ＬＤＭＯＳ)、３は低電圧回路(ビクティム(Victim)回路)、そして、４は可変抵抗回路を示す。
【００１６】
なお、参照符号５は、例えば、半導体集積回路をワイヤボンディグ等によりパッケージングした後のインダクタンス成分を示す。このインダクタンス成分５は、例えば、半導体集積回路(ダイ：半導体基板１)をパッケージングするときのワイヤボンディングやパッケージの接続ピン等に起因したものである。
【００１７】
以下の記載では、アグレッサ素子をｎチャンネル横方向拡散型ＭＯＳ(ＬＤＭＯＳ)トランジスタとして説明するが、本実施例のアグレッサ素子は、これに限定されるものではなく、例えば、電力用を始めとするＭＯＳトランジスタであってもよい。
【００１８】
図１に示されるように、本実施例の半導体集積回路は、１つの半導体基板１に対して、アグレッサ素子２およびビクティム回路３が形成されている。アグレッサ素子２は、例えば、４０Ｖの高電圧で動作し、スイッチング動作時にノイズ(基板ノイズ)を発生するｎチャネル型ＬＤＭＯＳトランジスタであり、ゲート(電極)Ｇ、ソース(電極)Ｓおよびドレイン(電極)Ｄを含む。
【００１９】
ドレインＤは、半導体基板１に形成されたｎ型ドリフト(nDrift)２７内に設けられたＮ+領域２２に接続され、ソースＳは、ｎ型ドリフト２７に形成されたｐ型ボディ(pBody)２６内に設けられたＮ+領域２１に接続されている。また、ゲートＧは、半導体基板１(Ｎ+領域２１，ｐ型ボディ２６，ｎ型ドリフト２７および絶縁領域５０)上にゲート絶縁膜２３ａを介して設けられた導電領域２３に接続されている。
【００２０】
ここで、ｐ型ボディ２６には、Ｐ+領域２５が設けられ、ソースＳのノードに接続され、このソースＳおよびＰ+領域２５は、インダクタンス成分５を介して接地(ＧＮＤ)されることになる。
【００２１】
さらに、基板電極(基板電極端子)ＳＢは、半導体基板１に形成されたｐ型ウェル(Pwell)２８内に設けられたＰ+領域２４に接続されている。なお、図１に示されるように、Ｐ+領域２５の周囲(Ｎ+領域２１との間)，Ｎ+領域２２の周囲(Ｐ+領域２４との間)、並びに、Ｐ+領域２４とＰ+領域３１の間には、それぞれ絶縁領域(ＬＯＣＯＳ(LOCal Oxidation of Silicon))５０が形成されている。
【００２２】
ビクティム回路３は、例えば、１．８Ｖの低電圧で動作するロジック回路，Ａ／Ｄ(Analog to Digital)変換器またはＰＬＬ(Phase Locked Loop)回路等であり、アグレッサ素子２からのノイズ(基板ノイズ)の影響を受ける。
【００２３】
図１では、ビクティム回路３として、半導体基板１に形成されたｐ型ウェル(Pwell)３２内に設けたＰ+領域３１のみを描いているが、様々な不純物領域，導電領域および絶縁領域により、例えば、１．８Ｖで動作するＣＭＯＳ回路が形成される。
【００２４】
図２は、図１に示す半導体集積回路におけるノイズの伝搬経路を説明するための図である。図２に示されるように、例えば、ＬＤＭＯＳトランジスタ２がスイッチングされ、オフ状態からオン状態になると、ドレインＤからソースＳへ電流が流れる。すなわち、ドレインＤの電圧は、参照符号ｗ０２で示されるように、例えば、ドレインＤに接続された負荷容量により徐々に低下する。
【００２５】
このドレインＤの電圧変化(ノイズ)は、参照符号ｐ０２で示されるように、ドレインＤから半導体基板１を介してビクティム回路３に流れ、ビクティム回路３に影響を与えることになる。
【００２６】
さらに、ＬＤＭＯＳトランジスタ２がオフ状態からオン状態になると、ソースＳの電圧は、参照符号ｗ０１で示されるように、例えば、インダクタンス成分５の逆起電圧により大きく変化する。
【００２７】
このソースＳに発生した電圧変化(ノイズ)は、参照符号ｐ０１で示されるように、ソースＳから端子Ｔ，可変抵抗回路４，端子Ｔ１を通って基板電極ＳＢに向かい、半導体基板１を介してビクティム回路３に伝搬する。
【００２８】
ここで、可変抵抗回路４の抵抗値が小さい場合(例えば、抵抗値が０Ω)、参照符号ｗ０３で示されるように、ビクティム回路３のグラウンドノードには、ドレインＤのノイズ(電圧変化)の影響が殆ど現れず、ソースＳで発生したノイズの影響が大きく現れる。
【００２９】
逆に、可変抵抗回路４の抵抗値が大きい場合(例えば、抵抗値が数Ｋ〜数百ＫΩ)、参照符号ｗ０４で示されるように、ビクティム回路３のグラウンドノードには、ドレインＤのノイズの影響が大きく現れ、ソースＳで発生したノイズの影響が殆ど現れない。
【００３０】
本実施例では、ＬＤＭＯＳトランジスタ２のソースＳと基板電極ＳＢに可変抵抗回路４を接続し、その可変抵抗回路４の抵抗値を適切な値に調整する。これにより、ビクティム回路３において、ＬＤＭＯＳトランジスタ２のドレインＤの電圧変化の影響を、ソースＳで発生したノイズを可変抵抗回路４で調整したもの(調整したノイズ)で打ち消して基板ノイズを低減する。
【００３１】
すなわち、ＬＤＭＯＳトランジスタ２で発生するノイズ(基板ノイズ)は実装条件により異なるため、実装条件に応じて可変抵抗回路４の抵抗値を最適な値に調整することによって、その基板ノイズがビクティム回路３に与える影響を低減するようになっている。
【００３２】
図３は、図１に示す半導体集積回路における可変抵抗回路の一例を示す図であり、図４は、図１に示す半導体集積回路における可変抵抗回路の他の例を示す図である。図３に示す可変抵抗回路４は、その２つの端子Ｔ０とＴ１の間に、ｎ＋１個の抵抗スイッチングユニットＲＳ０〜ＲＳｎが並列に接続されている。
【００３３】
抵抗スイッチングユニットＲＳ０は、スイッチング素子ＳＷ０のみが設けられ、そのスイッチング素子ＳＷ０がオンすると、端子Ｔ０とＴ１が短絡するようになっている。すなわち、抵抗スイッチングユニットＲＳ０は、スイッチング素子ＳＷ０と抵抗値が０Ωの抵抗素子Ｒ０が直列接続されていると考えることができる。
【００３４】
また、ｎ個の抵抗スイッチングユニットＲＳ１〜ＲＳｎは、それぞれスイッチ素子ＳＷ１〜ＳＷｎと抵抗素子Ｒ１〜Ｒｎが直列接続されている。例えば、スイッチＳＷ１だけがオンすれば、端子Ｔ０とＴ１の間の抵抗値がＲ１となり、スイッチＳＷ２だけがオンすれば、端子Ｔ０とＴ１の間の抵抗値がＲ２となり、スイッチＳＷｎだけがオンすれば、端子Ｔ０とＴ１の間の抵抗値がＲｎとなる。
【００３５】
ここで、抵抗Ｒ１〜Ｒｎは、例えば、抵抗値が２の巾乗に設定され、スイッチＳＷ０〜ＳＷｎのスイッチングを制御信号ＣＳｄにより制御することで、可変抵抗回路４の端子Ｔ０とＴ１間の抵抗値を０から所定間隔で制御できるようになっている。
【００３６】
すなわち、図３の例では、所定ビットのデジタルコードをデコードした制御信号ＣＳｄによりスイッチＲＳ０〜ＲＳｎをオン／オフ制御し、可変抵抗回路４の抵抗値を調整するようになっている。なお、抵抗Ｒ１〜Ｒｎの抵抗値の設定は、２の巾乗に限定されないのはいうまでもない。
【００３７】
図４に示す可変抵抗回路４は、ＭＯＳトランジスタ４０を不飽和領域で使用するもので、ゲートＧに印加する制御信号ＣＳａにより２つの端子Ｔ０とＴ１(ソースＳとドレインＤ)間の抵抗値(オン抵抗の値)を制御するようになっている。
【００３８】
すなわち、図４の例では、ＭＯＳトランジスタ４０のゲートＧに与える制御信号ＣＳａの電位によりオン抵抗の値を制御し、可変抵抗回路４の抵抗値を調整するようになっている。
【００３９】
なお、図４では、１つのＭＯＳトランジスタ４０だけが描かれているが、複数のＭＯＳトランジスタを並列に接続することもでき、また、各ＭＯＳトランジスタのサイズを異なるようにしてもよい。
【００４０】
図５は、可変抵抗回路の抵抗値を調整する可変抵抗値調整部の一例を説明するための図である。図５に示されるように、可変抵抗値調整部６は、比較回路６１および調整回路６２を含む。なお、可変抵抗値調整部６は、例えば、半導体基板１に設けられている。
【００４１】
図５に示されるように、比較回路６１には、ビクティム回路３におけるノイズＮＳと基準信号(基準電圧)ＲＳが入力され、その比較結果(判定値)を調整回路６２に出力する。調整回路６２は、比較回路６１からの判定値に従って、ノイズを低減するように、例えば、図３を参照して説明した可変抵抗回路４の抵抗値を調整するための制御信号ＣＳｄを出力する。
【００４２】
ここで、調整回路６２が出力する制御信号は、図４を参照して説明したような制御信号(制御電圧)ＣＳａであってもよい。また、ノイズＮＳは、例えば、前述した図２におけるビクティム回路３のグラウンドノード(Ｐ+領域３１)におけるノイズであるが、他の領域や端子において観測されたノイズであってもよい。
【００４３】
さらに、比較回路６１によるノイズＮＳと基準信号ＲＳの比較、並びに、調整回路６２による制御信号ＣＳａの調整は、半導体集積回路がパッケージングされた後に一度だけ実施し、それに従った制御信号(ＣＳｄ)を不揮発性メモリに格納してもよい。すなわち、半導体集積回路をパッケージングするときのワイヤボンディングやパッケージの接続ピン等に起因した実装条件によるノイズを補償することができる。
【００４４】
或いは、調整回路６２による制御信号ＣＳａの調整は、半導体集積回路が適用されるシステムの電源投入時、例えば、自動車に適用される場合にはその自動車の始動時に行うか、或いは、周囲の環境が急激に変化する場合には常に(動的に)行うこともできる。
【００４５】
なお、基準信号ＲＳは、例えば、ビクティム回路３のノイズ耐性に依存して決めることができる。また、ビクティム回路が複数ある場合には、ビクティム回路毎に異なるノイズ許容値を設定するために、それぞれ適切な基準信号を決めることができる。
【００４６】
図６は、本実施例に係る半導体集積回路のノイズ低減方法における処理の一例を説明するためのフローチャートである。まず、半導体集積回路のノイズ低減処理が開始すると、ステップｓ００において、可変抵抗の初期値を０Ωに設定する。従って、ビクティム回路３に伝搬するノイズの主原因は、ソースＳ経由のもの(図２におけるｗ０３参照)となる。
【００４７】
次に、ステップｓ０１に進んで、ビクティム回路３でのノイズ測定を行う。例えば、図２におけるビクティム回路３のグラウンドノード(Ｐ+領域３１)におけるノイズＮＳを測定する。
【００４８】
さらに、ステップｓ０２に進んで、ソースＳ経由のノイズが大きいか否かを判定する。例えば、図５を参照して説明したように、比較回路６１により、ビクティム回路３におけるノイズＮＳと基準信号ＲＳとの比較を行う。
【００４９】
ステップｓ０２において、ソースＳ経由のノイズが大きいと判定すると、ステップｓ０３に進んで、可変抵抗回路４における抵抗値を増大して、ステップｓ０１に戻り、同様の処理を繰り返す。
【００５０】
一方、ステップｓ０２において、ソースＳ経由のノイズが大きくない、例えば、比較回路６１により、ビクティム回路３のノイズＮＳが基準信号ＲＳよりも大きくないと判定すると、そのときの抵抗値を求めて処理を終了する。
【００５１】
すなわち、そのときの可変抵抗回路４の抵抗値を、ＬＤＭＯＳトランジスタ２からビクティム回路３に伝搬するノイズの低減を適切に行うことができる抵抗値として設定し、半導体集積回路のノイズ低減処理を終了する。
【００５２】
図７は、本実施例に係る半導体集積回路におけるノイズの低減効果を説明するための図であり、図７(ａ)は可変抵抗回路４の抵抗値が０Ω(調整前)のときを示し、図７(ｂ)は可変抵抗回路４の抵抗値を調整した後を示す。
【００５３】
ここで、図７(ａ)の可変抵抗回路４の抵抗値が０Ωの場合は、半導体基板１の電位を固定にするために、ソースＳと同じ０Ｖの電位を与えた状況を想定している。また、可変抵抗回路４の抵抗値が０Ωの場合は、ＬＤＭＯＳトランジスタ２がオン状態となり、ソースＳで発生したノイズが基板(基板電極ＳＢ)を経由してビクティム回路３へ伝搬する。
【００５４】
一方、図７(ｂ)の可変抵抗回路４の抵抗値を調整した後は、ソースＳに発生したノイズとドレインＤにおける電位変動が基板(基板電極ＳＢ)で打消し合って、ビクティム回路３へ伝搬するノイズ(基板ノイズ)が低減される。
【００５５】
図７(ａ)および図７(ｂ)において、最上部の波形は、ＬＤＭＯＳトランジスタ２のドレインＤ(Ｎ+領域２２)の波形を示し、上から２番目の波形は、ＬＤＭＯＳトランジスタ２のソースＳ(Ｎ+領域２１)の波形を示す。
【００５６】
また、図７(ａ)および図７(ｂ)において、上から３番目の波形は、ＬＤＭＯＳトランジスタ２の基板電極ＳＢ(Ｐ+領域２４)の波形を示し、最下部の波形は、ビクティム回路３のグラウンドノード(Ｐ+領域３１)の波形を示す。
【００５７】
図７(ａ)における領域ＷＦ０と図７(ｂ)における領域ＷＦ１の比較から明らかなように、可変抵抗回路４の抵抗値を０Ωから適切な値に調整することにより、ビクティム回路３において、ＬＤＭＯＳトランジスタ２で発生したノイズの影響を低減することができる。
【００５８】
すなわち、本実施例に係る半導体集積回路では、ＬＤＭＯＳトランジスタ２のソースＳと基板電極ＳＢに接続された可変抵抗回路４の抵抗値を適切な値に調整する。これにより、ビクティム回路３において、ＬＤＭＯＳトランジスタ２のドレインＤの電圧変化の影響を、ソースＳで発生したノイズを可変抵抗回路４で調整したもので打ち消して基板ノイズを低減する。
【００５９】
その結果、図７(ｂ)における領域ＷＦ１に示されるように、可変抵抗回路４の抵抗値を調整した後では、基板電極ＳＢおよびビクティム回路３のノイズ波形をほぼ平坦な状態にすることができる。このように、本実施例の半導体集積回路によれば、パッケージ等の実装条件等により変化するノイズ量に応じて可変抵抗回路４の抵抗値を調整することで、効率的に基板ノイズを低減することが可能になる。
【００６０】
図８は、半導体基板上におけるＬＤＭＯＳとビクティム回路のレイアウトの例を説明するための図であり、図８(ａ)はビクティム回路が１つの場合を示し、図８(ｂ)はビクティム回路が３つの場合を示す。ここで、図８(ｂ)に示されるように、３つのビクティム回路３ａ〜３ｃに対しては、それぞれ可変抵抗回路４ａ〜４ｃが設けられている。
【００６１】
まず、本実施例の半導体集積回路によれば、複数のビクティム回路３ａ〜３ｃに対してそれぞれ可変抵抗回路４ａ〜４ｃを設け、各可変抵抗回路４ａ〜４ｃの抵抗値をそれぞれ適切な値に調整するようになっている。
【００６２】
ところで、図８(ａ)および図８(ｂ)の比較から明らかなように、図８(ａ)に示す１つのビクティム回路３の等電位面の形状ＥＳ１は、図８(ｂ)に示す３つのビクティム回路３ａ〜３ｃの等電位面の形状はＥＳ２とは異なる。
【００６３】
ここで、図８(ｂ)に示されるように、半導体集積回路に３つのビクティム回路３ａ〜３ｃが含まれていると、１つのビクティム回路３ａの可変抵抗回路４ａの抵抗値を変化させると、他のビクティム回路３ｂ，３ｃに対するノイズも変化する。
【００６４】
すなわち、複数の可変抵抗回路４ａ〜４ｃの抵抗値の設定を行うと、インピーダンスに変化が生じ、各ビクティム回路３ａ〜３ｃに伝搬するノイズ量が変化するため、先に設定した可変抵抗回路４ａ〜４ｃの最適な抵抗値が変動することになる。
【００６５】
そこで、図９を参照して説明するように、複数のビクティム回路３ａ〜３ｃ(可変抵抗回路４ａ〜４ｃ)が設けられた半導体集積回路において、各可変抵抗回路４ａ〜４ｃの抵抗値の調整を繰り返し行って、最適な抵抗値を求めるのが好ましい。
【００６６】
図９は、本実施例に係る半導体集積回路のノイズ低減方法における処理の他の例を説明するための図であり、半導体集積回路が３つのビクティム回路３ａ〜３ｃを含む場合の処理を説明するためのものである。
【００６７】
図９において、各ステップｓ１ａ〜ｓ１ｃの処理は、前述した図６に対応し、図６のステップｓ０２において、例えば、比較回路６１により、ビクティム回路３のノイズＮＳが基準信号ＲＳよりも大きくないと判定したときに対応し、そのときの抵抗値を設定する。
【００６８】
ここで、ステップｓ１ａ〜ｓ１ｃは、ビクティム回路３ａ〜３ｃに設けられた可変抵抗回路４ａ〜４ｃの抵抗値を求める１回目の処理であり、ステップｓ２ａ〜ｓ２ｃは、可変抵抗回路４ａ〜４ｃの抵抗値を求める２回目の処理である。
【００６９】
すなわち、１回目の処理であるステップｓ１ａでは、ＬＤＭＯＳトランジスタ２からビクティム回路３ａに伝搬する基板ノイズを低減することができる可変抵抗回路４ａの抵抗値としてＲ１ａを求める。
【００７０】
同様に、ステップｓ１ｂでは、可変抵抗回路４ｂの抵抗値としてＲ１ｂを求め、ステップｓ１ｃでは、可変抵抗回路４ｃの抵抗値としてＲ１ｃを求める。なお、ステップｓ１ｂの処理は、可変抵抗回路４ａの抵抗値はＲ１ａとされた状態で行われ、ステップｓ１ｃの処理は、さらに、可変抵抗回路４ｂの抵抗値はＲ１ｂとされた状態で行われる。
【００７１】
次に、２回目の処理であるステップｓ２ａでは、各可変抵抗回路４ａ〜４ｃの抵抗値がＲ１ａ〜Ｒ１ｃとされた状態において、ビクティム回路３ａの可変抵抗回路４ａの抵抗値としてＲ２ａを求める。同様に、ステップｓ２ｂでは、可変抵抗回路４ｂの抵抗値としてＲ２ｂを求め、ステップｓ２ｃでは、可変抵抗回路４ｃの抵抗値としてＲ２ｃを求める。
【００７２】
図９では、１回目の処理(ｓ１ａ〜ｓ１ｃ)および２回目(ｓ２ａ〜ｓ２ｃ)だけを示しているが、同様の処理を繰り返すことによって、可変抵抗回路４ａ〜４ｃのより一層好ましい抵抗値を求めることが可能になる。
【００７３】
図１０は、図９に示す半導体集積回路のノイズ低減方法における２度目以降の可変抵抗回路の抵抗値の調整処理を説明するためのフローチャートである。
【００７４】
まず、ステップｓ２０において、先の調整によって得られた可変抵抗回路４ｎの値Ｒｎm(ｎ：ビクティム回路３の符号(ａ，ｂ，ｃ)番号、ｍ：可変抵抗回路の調整回数(１，２))を初期値として設定する。
【００７５】
次に、ステップｓ２１に進んで、ビクティム回路でのノイズ測定を実施し、ステップｓ２２に進んで、その測定結果により、ソースＳ経由のノイズが大きいか否かを判定する。ステップｓ２２において、ソースＳ経由のノイズが大きくないと判定(Ｎｏ)すると、ステップｓ２７に進み、可変抵抗回路の抵抗値を減らし、ステップｓ２８に進んで、ビクティム回路でのノイズ測定を実施する。
【００７６】
さらに、ステップｓ２９に進んで、ステップｓ２８の測定結果により、ソースＳ経由のノイズが大きいか否かを判定する。ステップｓ２９において、ソースＳ経由のノイズが大きくないと判定(Ｎｏ)すると、ステップｓ２７に戻って、再度、可変抵抗回路の抵抗値を減らし、同様の処理を繰り返す。
【００７７】
そして、ステップｓ２９において、ソースＳ経由のノイズが大きいと判定(Ｙｅｓ)すると、すなわち、ソースＳ経由のノイズが大きくなると、ステップｓ２６に進み、可変抵抗の値を増やして、ステップｓ２４に進む。
【００７８】
ところで、ステップｓ２２において、ソースＳ経由のノイズが大きいと判定(Ｙｅｓ)すると、ステップｓ２３に進み、可変抵抗回路の抵抗値を増やし、ステップｓ２４に進んで、ビクティム回路でのノイズ測定を実施する。
【００７９】
さらに、ステップｓ２５に進んで、ステップｓ２４の測定結果により、ソースＳ経由のノイズが大きいか否かを判定する。ステップｓ２５において、ソースＳ経由のノイズが大きくないと判定すれば、その時の抵抗値を設定値とする。
【００８０】
ステップｓ２５において、ソースＳ経由のノイズが大きいと判定すれば、ステップｓ２６に進んで、可変抵抗回路の抵抗値を増やし、ステップｓ２４に戻り、ソースＳ経由のノイズが大きくなくなるまで抵抗値の調整を行う。
【００８１】
上述したように、２度目以降の可変抵抗回路の抵抗値の調整は、ビクティム回路の数が増えれば、以前の調整による設定値が最適値からずれるため、複数回の調整を行うのが好ましい。
【００８２】
ここで、複数の可変抵抗回路、例えば、図８(ｂ)および図９のように、３つの可変抵抗回路４ａ〜４ｃの抵抗値の調整は、図５を参照して説明した可変抵抗値調整部６をそれぞれの可変抵抗回路４ａ〜４ｃに対して設けて行う。
【００８３】
ただし、抵抗値の調整処理が１度目と２度目以降で異なるため、例えば、可変抵抗回路４ａ〜４ｃに対して抵抗値の調整回数をカウントするカウンタを設け、そのカウント値により１度目と２度目以降の抵抗値の調整処理を変更すればよい。
【００８４】
また、例えば、各可変抵抗回路４ａ〜４ｃにおける可変抵抗値調整部６の比較回路６１に入力する基準信号ＲＳは、それぞれの可変抵抗回路４ａ〜４ｃによってその大きさを異なるように設定することができる。
【００８５】
上述した半導体集積回路の説明では、主として、半導体集積回路(半導体基板１)に可変抵抗値調整部６を設け、そこからの制御信号により可変抵抗回路４の抵抗値を調整しているが、これは、次の図１１のように、半導体集積回路の外部に設けることもできる。
【００８６】
図１１は、本実施例に係る半導体集積回路の変形例を説明するための図である。図１１において、参照符号７１はノイズ測定器、７２は制御信号生成回路、１１はノイズ出力端子、そして、１２は制御信号入力端子を示す。
【００８７】
図１１に示されるように、半導体集積回路１は、ＬＤＭＯＳトランジスタ２(アグレッサ素子)のソースＳからビクティム回路３へ流れる基板ノイズを、半導体集積回路１の外部に出力するノイズ出力端子１１を有する。
【００８８】
ここで、基板ノイズは、例えば、図２におけるビクティム回路３のＰ+領域３１におけるノイズであり、ノイズ出力端子１１を介して半導体集積回路１の外部に取り出される。このノイズ出力端子１１を介して取り出された基板ノイズは、半導体集積回路１の外部に設けられたノイズ測定器７１により測定される。
【００８９】
さらに、半導体集積回路１は、半導体集積回路１の外部に設けられた制御信号生成回路７２から出力される制御信号ＣＳａ(ＣＳｄ)を可変抵抗回路４に入力するための制御信号入力端子１２を有する。ここで、制御信号ＣＳａは、図４を参照して説明した信号であり、また、制御信号ＣＳｄは、図３を参照して説明した信号である。
【００９０】
制御信号生成回路７２は、ノイズ測定器７１の測定結果を受け取って、例えば、図５を参照して説明した比較回路６１および調整回路６２を有する可変抵抗値調整部６と同様の回路により実現することができる。すなわち、制御信号生成回路７２は、ノイズ測定器７１の測定結果に従って、ビクティム回路３における基板ノイズを低減することができるように、可変抵抗回路４の抵抗値を調整する。
【００９１】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【００９２】
以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
半導体基板上に形成され、第１電圧で動作し、ゲート，ソースおよびドレインを備えるＭＯＳトランジスタと、
前記半導体基板上に形成され、前記第１電圧よりも低い第２電圧で動作し、前記ＭＯＳトランジスタからのノイズの影響を受ける少なくとも１つのビクティム回路と、
前記ＭＯＳトランジスタのソースと前記半導体基板の基板電極端子に接続され、抵抗値が可変とされた可変抵抗回路と、
を備える、ことを特徴とする半導体集積回路。
【００９３】
（付記２）
さらに、
前記ＭＯＳトランジスタの前記ソースから前記ビクティム回路へ流れる第１ノイズを所定の基準信号と比較する比較回路と、
前記比較回路の比較結果に従って、前記可変抵抗回路の抵抗値を調整するための制御信号を出力する調整回路と、
を含む、ことを特徴とする付記１に記載の半導体集積回路。
【００９４】
（付記３）
さらに、
前記ＭＯＳトランジスタの前記ソースから前記ビクティム回路へ流れる第１ノイズを、前記半導体集積回路の外部に出力するノイズ出力端子と、
前記ノイズ出力端子を介して外部に出力された前記第１ノイズの大きさを測定し、該測定結果に応じて前記可変抵抗回路の抵抗値を制御するための制御信号を、前記半導体集積回路に入力する制御信号入力端子と、
を含むことを特徴とする付記１に記載の半導体集積回路。
【００９５】
（付記４）
一端が前記ＭＯＳトランジスタのソースに接続された前記可変抵抗回路の他端は、
前記ＭＯＳトランジスタと前記ビクティム回路の間に位置する前記基板電極端子に接続される、
ことを特徴とする付記１乃至付記３のいずれか１項に記載の半導体集積回路。
【００９６】
（付記５）
前記可変抵抗回路は、
スイッチング素子と抵抗素子が直列接続された抵抗スイッチングユニットを複数含み、
複数の前記抵抗スイッチングユニットは、並列に接続されている、
ことを特徴とする付記１乃至付記４のいずれか１項に記載の半導体集積回路。
【００９７】
（付記６）
前記可変抵抗回路は、制御電極に与える電圧に従って抵抗値が変化する少なくとも１つのトランジスタを含む、
ことを特徴とする付記１乃至付記３のいずれか１項に記載の半導体集積回路。
【００９８】
（付記７）
前記ＭＯＳトランジスタは、ｎチャネルの横方向拡散型ＭＯＳトランジスタである、
ことを特徴とする付記１乃至付記６のいずれか１項に記載の半導体集積回路。
【００９９】
（付記８）
半導体基板上に形成された第１電圧で動作するＭＯＳトランジスタと、前記半導体基板上に形成され、前記ＭＯＳトランジスタからのノイズの影響を受けると共に、前記第１電圧よりも低い第２電圧で動作する少なくとも１つのビクティム回路と、を含む半導体集積回路のノイズ低減方法であって、
前記ＭＯＳトランジスタのソースと前記半導体基板の基板電極端子との間の抵抗値を制御して、前記ビクティム回路が受ける前記ＭＯＳトランジスタからのノイズを低減する、
ことを特徴とする半導体集積回路のノイズ低減方法。
【０１００】
（付記９）
前記ビクティム回路が受ける前記ＭＯＳトランジスタからのノイズの低減は、
前記ＭＯＳトランジスタの前記ソースから前記ビクティム回路へ流れる第１ノイズを所定の基準信号と比較し、
前記比較結果に従って、前記可変抵抗回路の抵抗値を調整する、
ことを特徴とする付記８に記載の半導体集積回路のノイズ低減方法。
【０１０１】
（付記１０）
前記ビクティム回路が受ける前記ＭＯＳトランジスタからのノイズの低減は、
前記ＭＯＳトランジスタの前記ソースから前記ビクティム回路へ流れる第１ノイズを測定し、
測定された前記第１ノイズの大きさに従った制御信号を、前記可変抵抗回路に入力して抵抗値を制御する、
ことを特徴とする付記８に記載の半導体集積回路のノイズ低減方法。
【符号の説明】
【０１０２】
１    半導体基板(半導体集積回路)
２    アグレッサ素子(ＭＯＳトランジスタ、ＬＤＭＯＳトランジスタ)
３    ビクティム回路
４    可変抵抗回路
５    インダクタンス成分
６    可変抵抗値調整部
１１    ノイズ出力端子
１２    制御信号入力端子
６１    比較回路
６２    調整回路
７１    ノイズ測定器
７２    制御信号生成回路
【図１】
2013191591.tif 000003
【図２】
2013191591.tif 000004
【図３】
2013191591.tif 000005
【図４】
2013191591.tif 000006
【図５】
2013191591.tif 000007
【図６】
2013191591.tif 000008
【図７】
2013191591.tif 000009
【図８】
2013191591.tif 000010
【図９】
2013191591.tif 000011
【図１０】
2013191591.tif 000012
【図１１】
2013191591.tif 000013