(57)【要約】【課題】触媒金属膜の任意の領域にグラフェンを選択的に合成しうるグラフェンの合成方法を提供する。【解決手段】基板の所定の領域上に、触媒金属膜を形成する。次いで、触媒金属膜の側面に、触媒金属膜よりも触媒能の低い被覆膜を形成する。次いで、触媒金属膜の上面上に、触媒金属膜を触媒としてグラフェンを選択的に合成し、グラフェンチャネルを形成する。次いで、基板上に、グラフェンチャネルに接合されたソース電極及びドレイン電極を形成する。次いで、触媒金属膜及び被覆膜を除去する。次いで、グラフェンチャネル上に、ゲート絶縁膜及びゲート電極を形成する。【選択図】図１
2013021149.tif 000002
【特許請求の範囲】
【請求項１】
基板の所定の領域上に触媒金属膜を形成する工程と、
前記触媒金属膜の側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、
前記触媒金属膜の上面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成する工程と
を有することを特徴とするグラフェンの合成方法。
【請求項２】
請求項１記載のグラフェンの合成方法において、
前記被覆膜を形成する工程では、前記触媒金属膜の前記上面上に、所定のパターンを有する前記被覆膜を更に形成し、
前記グラフェンを合成する工程では、前記所定のパターンの開口部を有する前記グラフェンを合成する
ことを特徴とするグラフェンの合成方法。
【請求項３】
基板の所定の領域上に触媒金属膜を形成する工程と、
前記触媒金属膜の上面及び側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、
前記基板を等方的にエッチングし、前記基板の前記触媒金属膜の周縁部に、前記触媒金属膜の下面を露出する空隙を形成する工程と、
前記空隙内に露出した前記触媒金属膜の下面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成する工程と
を有することを特徴とするグラフェンの合成方法。
【請求項４】
請求項３記載のグラフェンの合成方法において、
前記基板のエッチング量により、合成する前記グラフェンの幅を制御する
ことを特徴とするグラフェンの合成方法。
【請求項５】
請求項１乃至４のいずれか１項に記載のグラフェンの合成方法において、
前記被覆膜は、前記触媒金属膜を酸化することにより形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至４のいずれか１項に記載のグラフェンの合成方法において、
前記被覆膜は、前記触媒金属膜上に堆積する
ことを特徴とするグラフェンの合成方法。
【請求項７】
基板の所定の領域上に触媒金属膜を形成する工程と、
前記触媒金属膜の側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、
前記触媒金属膜の上面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成し、グラフェンチャネルを形成する工程と、
前記基板上に、前記グラフェンチャネルに接合されたソース電極及びドレイン電極を形成する工程と、
前記触媒金属膜及び前記被覆膜を除去する工程と、
前記グラフェンチャネル上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、ゲート電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記被覆膜を形成する工程では、前記触媒金属膜の前記上面上に、所定のパターンを有する前記被覆膜を更に形成し、
前記グラフェンチャネルを形成する工程では、前記所定のパターンの開口部を有する前記グラフェンチャネルを形成する
ことを特徴とする半導体装置の製造方法。
【請求項９】
請求項７又は８記載の半導体装置の製造方法において、
前記ソース電極及び前記ドレイン電極を形成する工程では、前記グラフェンチャネルの端部上に延在するように前記ソース電極及び前記ドレイン電極を形成する
ことを特徴とする半導体装置の製造方法。
【請求項１０】
基板の所定の領域上に触媒金属膜を形成する工程と、
前記触媒金属膜の上面及び側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、
前記基板を等方的にエッチングし、前記基板の前記触媒金属膜の周縁部に、前記触媒金属膜の下面を露出する空隙を形成する工程と、
前記空隙内に露出した前記触媒金属膜の下面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成し、グラフェンチャネルを形成する工程と、
前記基板上に、前記グラフェンチャネルに接合されたソース電極及びドレイン電極を形成する工程と、
前記触媒金属膜及び前記被覆膜を除去する工程と、
前記触媒金属膜及び前記被覆膜を除去することにより露出した前記グラフェンチャネル上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、ゲート電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記被覆膜を形成する工程では、前記側面の一部に前記触媒金属膜が露出する領域を設け、
前記グラフェンチャネルを形成する工程では、前記下面から前記側面に渡り連続する前記グラフェンチャネルを形成し、
前記ソース電極及び前記ドレイン電極を形成する工程では、前記側面において前記グラフェンチャネルに接合するように、前記ソース電極及び前記ドレイン電極を形成する
ことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０記載の半導体装置の製造方法において、
前記被覆膜を形成する工程では、前記上面及び前記側面の一部に前記触媒金属膜が露出する領域を設け、
前記グラフェンチャネルを形成する工程では、前記下面から前記側面及び前記上面に渡り連続する前記グラフェンチャネルを形成し、
前記ソース電極及び前記ドレイン電極を形成する工程では、前記側面及び前記上面において前記グラフェンチャネルに接合するように、前記ソース電極及び前記ドレイン電極を形成する
ことを特徴とする半導体装置の製造方法。
【請求項１３】
基板上に形成されたグラフェンチャネルと、
前記グラフェンチャネルの一端部からシームレスに形成されたグラフェンよりなる第１のコンタクト部と、
前記グラフェンチャネルの他端部からシームレスに形成されたグラフェンよりなる第２のコンタクト部と、
前記第１のコンタクト部に接合されたソース電極と、
前記第２のコンタクト部に接合されたドレイン電極と、
前記グラフェンチャネル上に形成されたゲート絶縁膜と、  
前記ゲート絶縁膜上に形成されたゲート電極と
を有することを特徴とする半導体装置。
【請求項１４】
請求項１３記載の半導体装置において、
前記グラフェンチャネルは、前記基板の表面に平行な方向に延在しており、
前記第１のコンタクト部及び前記第２のコンタクト部は、前記基板の表面に垂直な方向に延在している
ことを特徴とする半導体装置。
【請求項１５】
請求項１３又は１４記載の半導体装置において、
前記グラフェンチャネルは、前記ソース電極及び前記ドレイン電極によって支持されている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グラフェンの合成方法、グラフェンを用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
シリコンを利用したＣＭＯＳ技術は微細化の限界に近づきつつあり、その寿命を延ばすためのチャネル代替材料が模索されている。その最有力候補として、カーボンナノチューブやグラフェンを代表とするナノカーボン材料が注目されており、種々の研究・開発が行われている。
【０００３】
ナノカーボン材料を用いたデバイスの一例として、電界効果トランジスタのチャネル領域にグラフェンを用いたグラフェントランジスタが挙げられる。グラフェンはシリコンと比較してキャリア移動度が高いため、グラフェンによりチャネルを形成することにより高速トランジスタを実現することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００８／１０８３８３号パンフレット
【非特許文献】
【０００５】
【非特許文献１】D. Kondo et al., "Low-temperature synthesis of graphene and fabrication of top-gate field effect transistors without using transfer process", Applied Physics Express Vol. 3, 025102, 2010
【発明の概要】
【発明が解決しようとする課題】
【０００６】
グラフェンを基板上に形成する方法として、基板上にパターニングした触媒金属膜を形成後、この触媒金属膜上にグラフェンを合成する方法が提案されている。しかしながら、この方法では、触媒金属膜の上面上のみならず側面上にもグラフェンが合成されるため、アルゴンミリングを用いた加工などの複雑なプロセスを追加して側面部のグラフェンを除去することが求められる。触媒金属膜の側面に合成されたグラフェンは確認も容易ではないため、側面や触媒端にグラフェンを合成しないプロセスが求められている。
【０００７】
本発明の目的は、触媒金属膜の任意の領域にグラフェンを選択的に合成しうるグラフェンの合成方法、並びに、この方法を用いることにより実現しうる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態の一観点によれば、基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記触媒金属膜の上面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成する工程とを有するグラフェンの合成方法が提供される。
【０００９】
また、実施形態の他の観点によれば、基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の上面及び側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記基板を等方的にエッチングし、前記基板の前記触媒金属膜の周縁部に、前記触媒金属膜の下面を露出する空隙を形成する工程と、前記空隙内に露出した前記触媒金属膜の下面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成する工程とを有するグラフェンの合成方法が提供される。
【００１０】
また、実施形態の更に他の観点によれば、基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記触媒金属膜の上面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成し、グラフェンチャネルを形成する工程と、前記基板上に、前記グラフェンチャネルに接合されたソース電極及びドレイン電極を形成する工程と、前記触媒金属膜及び前記被覆膜を除去する工程と、前記グラフェンチャネル上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ゲート電極を形成する工程とを有する半導体装置の製造方法が提供される。
【００１１】
また、実施形態の更に他の観点によれば、基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の上面及び側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記基板を等方的にエッチングし、前記基板の前記触媒金属膜の周縁部に、前記触媒金属膜の下面を露出する空隙を形成する工程と、前記空隙内に露出した前記触媒金属膜の下面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成し、グラフェンチャネルを形成する工程と、前記基板上に、前記グラフェンチャネルに接合されたソース電極及びドレイン電極を形成する工程と、前記触媒金属膜及び前記被覆膜を除去する工程と、前記触媒金属膜及び前記被覆膜を除去することにより露出した前記グラフェンチャネル上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ゲート電極を形成する工程とを有する半導体装置の製造方法が提供される。
【００１２】
また、実施形態の更に他の観点によれば、基板上に形成されたグラフェンチャネルと、前記グラフェンチャネルの一端部からシームレスに形成されたグラフェンよりなる第１のコンタクト部と、前記グラフェンチャネルの他端部からシームレスに形成されたグラフェンよりなる第２のコンタクト部と、前記第１のコンタクト部に接合されたソース電極と、前記第２のコンタクト部に接合されたドレイン電極と、前記グラフェンチャネル上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有する半導体装置が提供される。
【発明の効果】
【００１３】
開示のグラフェンの合成方法及び半導体装置の製造方法によれば、触媒金属膜の所定の領域上に選択的にグラフェンを合成することができる。これにより、グラフェンを除去するための加工プロセスが不要となり、製造工程を簡略化することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、第１実施形態による半導体装置の構造を示す平面図である。
【図２】図２は、第１実施形態による半導体装置の構造を示す概略断面図である。
【図３】図３は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図４】図４は、第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図５】図５は、第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図６】図６は、Ｆｅ膜上及びＦｅ３Ｏ４膜上にグラフェンを合成した試料におけるラマン分光スペクトルを示すグラフである。
【図７】図７は、第２実施形態による半導体装置の構造を示す平面図である。
【図８】図８は、第２実施形態による半導体装置の構造を示す概略断面図である。
【図９】図９は、第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１０】図１０は、第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１１】図１１は、第３実施形態による半導体装置の構造を示す平面図である。
【図１２】図１２は、第３実施形態による半導体装置の構造を示す概略断面図である。
【図１３】図１３は、第３実施形態による半導体装置の製造方法を示す平面図（その１）である。
【図１４】図１４は、第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１５】図１５は、第３実施形態による半導体装置の製造方法を示す平面図（その２）である。
【図１６】図１６は、第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１７】図１７は、第３実施形態による半導体装置の製造方法を示す平面図（その３）である。
【図１８】図１８は、第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１９】図１９は、第３実施形態による半導体装置の製造方法を示す平面図（その４）である。
【図２０】図２０は、第３実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図２１】図２１は、第３実施形態による半導体装置の製造方法を示す平面図（その５）である。
【図２２】図２２は、第３実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図２３】図２３は、第３実施形態による半導体装置の製造方法を示す平面図（その６）である。
【図２４】図２４は、第３実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図２５】図２５は、第３実施形態による半導体装置の製造方法を示す平面図（その７）である。
【図２６】図２６は、第３実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図２７】図２７は、第３実施形態による半導体装置の製造方法を示す平面図（その８）である。
【図２８】図２８は、第３実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図２９】図２９は、第３実施形態による半導体装置の製造方法を示す平面図（その９）である。
【図３０】図３０は、第３実施形態による半導体装置の製造方法を示す工程断面図（その９）である。
【図３１】図３１は、第３実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。
【図３２】図３２は、第３実施形態による半導体装置の製造方法を示す平面図（その１０）である。
【図３３】図３３は、第３実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。
【図３４】図３４は、第４実施形態による半導体装置の構造を示す平面図である。
【図３５】図３５は、第４実施形態による半導体装置の構造を示す概略断面図である。
【図３６】図３６は、第４実施形態による半導体装置の製造方法を示す平面図（その１）である。
【図３７】図３７は、第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３８】図３８は、第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図３９】図３９は、第４実施形態による半導体装置の製造方法を示す平面図（その２）である。
【図４０】図４０は、第４実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図４１】図４１は、第４実施形態による半導体装置の製造方法を示す平面図（その３）である。
【図４２】図４２は、第４実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図４３】図４３は、第４実施形態による半導体装置の製造方法を示す平面図（その４）である。
【図４４】図４４は、第４実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図４５】図４５は、第４実施形態による半導体装置の製造方法を示す平面図（その５）である。
【図４６】図４６は、第４実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図４７】図４７は、第４実施形態による半導体装置の製造方法を示す平面図（その６）である。
【図４８】図４８は、第４実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【発明を実施するための形態】
【００１５】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図６を用いて説明する。
【００１６】
図１は、本実施形態による半導体装置の構造を示す平面図である。図２は、本実施形態による半導体装置の構造を示す概略断面図である。図３乃至図５は、本実施形態による半導体装置の製造方法を示す工程断面図である。図６は、Ｆｅ膜上及びＦｅ３Ｏ４膜上にグラフェンを合成した試料におけるラマン分光スペクトルを示すグラフである。
【００１７】
はじめに、本実施形態による半導体装置の構造について図１及び図２を用いて説明する。図２は、図１のＡ−Ａ′線断面図である。
【００１８】
基板１０上には、ソース電極２０及びドレイン電極２２が形成されている。ソース電極２０とドレイン電極２２との間には、基板１０の表面から離間して、グラフェンチャネル１８が形成されている。グラフェンチャネル１８の表面には、ゲート絶縁膜２４が形成されている。グラフェンチャネル１８上のゲート絶縁膜２４上には、ゲート電極２６が形成されている。
【００１９】
次に、本実施形態による半導体装置の製造方法について図３乃至図６を用いて説明する。
【００２０】
まず、基板１０を用意する。基板１０は、グラフェントランジスタを形成する下地となるものであり、特に限定されるものではない。例えば、表面にシリコン酸化膜等の絶縁膜が形成されたシリコン基板等を適用することができる。本実施形態による半導体装置の製造方法では、グラフェンの転写プロセスなどは不要であり、グラフェントランジスタを形成しようとする基板をそのまま用いることができる。
【００２１】
次いで、基板１０上に、例えばスパッタ法により、例えば膜厚５００ｎｍのＦｅ（鉄）を堆積し、Ｆｅの触媒金属膜１２を形成する（図３（ａ））。触媒金属膜１２は、グラフェンを成長する際の触媒として機能する材料により形成する。触媒金属膜１２を形成する材料は、触媒機能を失う或いは触媒機能が低下する反応生成物を形成しうる材料であることが望ましい。
【００２２】
次いで、フォトリソグラフィ及びドライエッチングにより、レジスト膜１４をマスクとして、形成しようとするグラフェンチャネルの形状に触媒金属膜１２をパターニングする（図３（ｂ））。レジスト膜１４は、フォトレジストでもよいし、フォトレジストのパターンを転写したハードマスクでもよい。
【００２３】
次いで、レジスト膜１４をマスクとして酸素を含む雰囲気中で処理し、触媒金属膜１２の側壁部分に、例えば膜厚１０ｎｍ程度の酸化鉄（Ｆｅ３Ｏ４）膜１６を形成する（図３（ｃ））。酸素を含む雰囲気中での処理としては、酸素プラズマ処理や酸素含有雰囲気中での熱処理等を適用することができる。
【００２４】
次いで、アッシングや有機溶剤等により、レジスト膜１４を除去する（図４（ａ））。
【００２５】
次いで、例えば熱ＣＶＤ法により、触媒金属膜１２を触媒としてグラフェンを成長する。このとき、触媒金属膜１２上にグラフェンが合成され、酸化鉄膜１６膜上にグラフェンが合成されない条件を用いてグラフェンを成長する。例えば、成長温度を５９０℃、原料ガスにアセチレン・アルゴンの混合ガスを用い、更にアルゴンで希釈し、アルゴン：アセチレンの流量比を１０００：０．１とした条件により、グラフェンを成長する。これにより、触媒金属膜１２上に、触媒金属膜１２の平面形状を反映した所定の平面形状を有するグラフェンチャネル１８を選択的に形成することができる（図４（ｂ））。すなわち、グラフェンをパターニングすることなしに、所定形状のグラフェンチャネル１８を形成することができる。
【００２６】
なお、Ｆｅ３Ｏ４は、９００℃以上の温度では原料となるカーボンを介するとＦｅに還元されることが知られている。このため、Ｆｅの触媒金属膜１２上に選択的にグラフェンを合成する条件としては、Ｆｅ３Ｏ４が還元されず選択性を維持できる条件、例えば２００℃〜８００℃程度の温度が好ましい。
【００２７】
また、グラフェンの合成条件によっては、合成前に事前に水素プラズマ処理を行う場合もある。この水素プラズマ処理は、室温から５５０℃程度の温度範囲で行うことが望ましい。水素プラズマ処理を６００℃程度以上の温度で行うとＦｅ３Ｏ４がＦｅに還元されてしまうからである。
【００２８】
図６は、Ｆｅ膜又はＦｅ３Ｏ４膜を形成した基板上にグラフェンを合成した試料におけるラマン分光スペクトルを示すグラフである。図中、（ａ）がＦｅ膜を形成した試料におけるスペクトルであり、図中（ｂ）がＦｅ３Ｏ４膜を形成した試料におけるスペクトルである。Ｆｅ膜及びＦｅ３Ｏ４膜は、膜厚を２００ｎｍとし、それぞれシリコン酸化膜を形成したシリコン基板上に形成した。グラフェンの合成条件は、成長温度を６２０℃、アルゴン：アセチレンの流量比を１０００：０．１とした。
【００２９】
図６に示すように、Ｆｅ膜を形成した試料（ａ）では、Ｇバンド（１５８５ｃｍ−１付近）に高いピークが観察されており、高いＧバンド／Ｄバンド（１３５０ｃｍ−１付近）比が得られている。これに対して、Ｆｅ３Ｏ４膜を形成した試料（ｂ）では、Ｇバンドピークが観察されなかった。Ｇバンドピークを有することは、基板上にカーボン系材料が形成されていることを示している。また、欠陥由来と言われているＤバンドに対してＧバンドが高いピーク強度を示すことは、形成されたカーボン系材料の結晶性が高いことを示している。透過型電子顕微鏡による分析の結果、形成されたカーボン系材料は、数層のグラフェンであることが判った。
【００３０】
以上の結果から、Ｆｅ膜を触媒金属膜１２として用いることにより、Ｆｅ３Ｏ４膜に対して選択的にグラフェンを合成できることが検証できた。なお、酸化鉄は、Ｆｅ３Ｏ４膜に限定されるものではなく、α−Ｆｅ２Ｏ３膜やその他の酸化鉄類及び合金でも同様の効果を得ることができる。
【００３１】
なお、グラフェンを触媒金属膜１２の上面上に選択的に成長しているのは、触媒金属膜１２の側壁部分に形成されたグラフェンを除去することが困難だからである。パターニングされた触媒金属膜１２をそのまま用いてグラフェンを合成すると、触媒金属膜１２の上面上のみならず、側面部分にも形成される。側面部分に形成されたグラフェンは不要であり後工程で除去することが望ましいが、そのためにはアルゴンミリング等で加工するなどといった複雑な製造プロセスを追加する必要がある。グラフェンを触媒金属膜１２の上面上に選択的に形成することにより、側壁部分のグラフェンを除去することが不要になり、製造プロセスを簡略化することができる。
【００３２】
次いで、グラフェンチャネル１８の両端部上に延在するように、ソース電極２０及びドレイン電極２２をそれぞれ形成する（図４（ｃ））。これにより、グラフェンチャネル１８は、ソース電極２０及びドレイン電極２２を介して基板１０に固定される。ソース電極２０及びドレイン電極２２は、導電膜を堆積後にフォトリソグラフィ及びドライエッチングによりパターニングしてもよいし、リフトオフ法により形成してもよい。
【００３３】
次いで、例えば塩酸や塩化鉄溶液等を用いたウェットエッチングにより、触媒金属膜１２及び酸化鉄膜１６を選択的に除去する（図５（ａ））。この際、グラフェンチャネル１８はソース電極２０及びドレイン電極２２により支持されているため、触媒金属膜１２及び酸化鉄膜１６とともに除去されることはない。また、グラフェンチャネル１８は触媒金属膜１２の上面上だけに形成されているため、グラフェンチャネル１８が触媒金属膜１２及び酸化鉄膜１６のエッチングを阻害することはない。
【００３４】
次いで、全面に、例えば原子層堆積法等により、ゲート絶縁膜２４を形成する（図５（ｂ））。これにより、グラフェンチャネル１８の両面はゲート絶縁膜２４により覆われる。
【００３５】
次いで、グラフェンチャネル１８上のゲート絶縁膜２４上に、ゲート電極２６を形成する（図５（ｃ））。ゲート電極２６は、導電膜を堆積後にフォトリソグラフィ及びドライエッチングによりパターニングしてもよいし、リフトオフ法により形成してもよい。
【００３６】
こうして、本実施形態による半導体装置を完成する。
【００３７】
このように、本実施形態によれば、触媒金属膜の上面上に選択的にグラフェンを合成するので、触媒金属膜の側面部に形成されるグラフェンを除去するための加工プロセスを追加する必要はない。これにより、製造工程を簡略化することができ、製造コストを低廉化することができる。
【００３８】
［第２実施形態］
第２実施形態による半導体装置及びその製造方法について図７乃至図１０を用いて説明する。図１乃至図６に示す第１実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００３９】
図７は、本実施形態による半導体装置の構造を示す平面図である。図８は、本実施形態による半導体装置の構造を示す概略断面図である。図９及び図１０は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００４０】
はじめに、本実施形態による半導体装置の構造について図７及び図８を用いて説明する。
【００４１】
本実施形態による半導体装置は、図７及び図８に示すように、グラフェンチャネル１８に複数の開口部２８が設けられているほかは、図１及び図２に示す第１実施形態による半導体装置と同様である。
【００４２】
グラフェンチャネル１８に開口部２８を設けてチャネル幅を局所的に狭くすることにより、ナノスケールのグラフェンリボンを作製することなく、グラフェンに簡便にエネルギーバンドギャップを導入することができる。
【００４３】
なお、図７に示す例では、円形の開口部２８を複数設けているが、開口部２８の形状はこれに限定されるものではない。例えば、矩形状の開口部２８を設けてもよいし、チャネル方向に延在するストライプ状の開口部２８を設けてもよい。
【００４４】
次に、本実施形態による半導体装置の製造方法について図９及び図１０を用いて説明する。
【００４５】
まず、基板１０上に、例えばスパッタ法により、例えば膜厚５００ｎｍのＦｅ（鉄）を堆積し、Ｆｅの触媒金属膜１２を形成する。
【００４６】
次いで、触媒金属膜１２上に、例えばＣＶＤ法により、シリコン酸化膜を堆積し、シリコン酸化膜のマスク膜３０を形成する（図９（ａ））。
【００４７】
次いで、フォトリソグラフィ及びドライエッチングにより、マスク膜３０及び触媒金属膜１２を、形成しようとするグラフェンチャネルの外周形状にパターニングする（図９（ｂ））。
【００４８】
次いで、フォトリソグラフィ及びドライエッチングにより、マスク膜３０の開口部２８の形成予定領域に、開口部３２を形成する（図９（ｃ））。
【００４９】
次いで、マスク膜３０をマスクとして酸素を含む雰囲気中で処理し、触媒金属膜１２の側壁部分及び開口部３２内に、例えば膜厚１０ｎｍ程度の酸化鉄膜１６を形成する（図１０（ａ））。
【００５０】
次いで、例えば弗酸を用いたウェットエッチングや塩素系ガスを用いたドライエッチングにより、マスク膜３０を除去する。
【００５１】
次いで、例えば熱ＣＶＤ法により、触媒金属膜１２を触媒としてグラフェンを成長する。このとき、触媒金属膜１２上にグラフェンが合成され、酸化鉄膜１６膜上にグラフェンが合成されない条件を用いてグラフェンを成長する。例えば、成長温度を５９０℃、原料ガスにアセチレン・アルゴンの混合ガスを用い、更にアルゴンで希釈し、アルゴン：アセチレンの流量比を１０００：０．１とした条件により、グラフェンを成長する。
【００５２】
これにより、触媒金属膜１２上の、酸化鉄膜１６膜が形成されていない領域上に、グラフェンチャネル１８を選択的に形成することができる。グラフェンチャネル１８は、開口部３２が形成されていた領域に複数の開口部２８を有する形状となる。こうして、グラフェンをパターニングすることなしに、所定形状のグラフェンチャネル１８を形成することができる。
【００５３】
この後、図４（ｃ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、本実施形態による半導体装置を完成する。
【００５４】
このように、本実施形態によれば、触媒金属膜の上面上に選択的にグラフェンを合成するので、触媒金属膜の側面部に形成されるグラフェンを除去するための加工プロセスを追加する必要はない。これにより、製造工程を簡略化することができ、製造コストを低廉化することができる。
【００５５】
また、触媒金属膜の上面上にグラフェンが合成されない領域を設けるので、加工プロセスを追加することなく、グラフェンチャネルに開口部を設けることができる。これにより、グラフェンチャネルへのエネルギーバンドギャップの導入を容易にすることができる。
【００５６】
［第３実施形態］
第３実施形態による半導体装置及びその製造方法について図１１乃至図３３を用いて説明する。図１乃至図１０に示す第１及び第２実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００５７】
図１１は、本実施形態による半導体装置の構造を示す平面図である。図１２は、本実施形態による半導体装置の構造を示す概略断面図である。図１３、図１５、図１７、図１９、図２１、図２３、図２５、図２７、図２９及び図３２は、本実施形態による半導体装置の製造方法を示す平面図である。図１４、図１６、図１８、図２０、図２２、図２４、図２６、図２８、図３０、図３１及び図３３は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００５８】
はじめに、本実施形態による半導体装置の構造について図１１及び図１２を用いて説明する。図１２（ａ）は、図１１のＡ−Ａ′線断面図であり、図１２（ｂ）は図１１のＢ−Ｂ′線断面図であり、図１２（ｃ）は図１１のＣ−Ｃ′線断面図である。
【００５９】
基板１０上には、ソース電極２０及びドレイン電極２２が形成されている。ソース電極２０とドレイン電極２２との間には、グラフェンチャネル１８が形成されている。グラフェンチャネル１８の両端部は、ソース電極２０及びドレイン電極２２の表面に沿って基板１０の表面に対して垂直方向に延在し、ソース電極２０及びドレイン電極２２にコンタクトしている。グラフェンチャネル１８の表面には、ゲート絶縁膜２４が形成されている。グラフェンチャネル１８上のゲート絶縁膜２４上には、ゲート電極２６が形成されている。
【００６０】
このように、本実施形態による半導体装置では、グラフェンチャネル１８の両端部が、チャネル部分から連続してソース領域及びドレイン領域に延在して形成されている。ソース領域及びドレイン領域に延在するグラフェンチャネル１８は、後述するように、一時に合成したグラフェンによってシームレスに形成されたものである。
【００６１】
グラフェンを用いた電子素子ではグラフェンと金属等の電極構造体とを接合することが求められるが、グラフェンと電極材料との間の界面抵抗が高いことがグラフェンの優れた電気特性をデバイスに展開するうえでの大きな阻害要因となる。
【００６２】
この点、本実施形態による半導体装置では、グラフェンチャネル１８が、チャネル部分から連続してソース領域及びドレイン領域に延在して形成され、広い面積に渡ってソース電極２０及びドレイン電極２２と接合されている。これにより、グラフェンチャネル１８とソース電極２０及びドレイン電極２２との間の界面抵抗を大幅に低減することができる。
【００６３】
次に、本実施形態による半導体装置の製造方法について図１３乃至図３３を用いて説明する。
【００６４】
まず、基板１０上に、例えばスパッタ法により、例えば膜厚５００ｎｍのＦｅ（鉄）を堆積し、Ｆｅの触媒金属膜１２を形成する。
【００６５】
次いで、フォトリソグラフィ及びドライエッチングにより、触媒金属膜１２をパターニングする（図１３、図１４（ａ）、図１４（ｂ））。
【００６６】
次いで、酸素を含む雰囲気中で処理し、触媒金属膜１２の表面に、例えば膜厚１０ｎｍ程度の酸化鉄膜１６を形成する（図１５、図１６（ａ）、図１６（ｂ））。
【００６７】
次いで、フォトリソグラフィにより、酸化鉄膜１６が形成された触媒金属膜１２の中央部分を覆うフォトレジスト膜３４を形成する（図１７、図１８（ａ）、図１８（ｂ））。本実施形態では、触媒金属膜１２を用いて、２つのトランジスタのグラフェンチャネル１８を形成する。フォトレジスト膜３４は、これら２つのトランジスタの境界部分の触媒金属膜１２を覆うように形成されるものである。
【００６８】
次いで、フォトレジスト膜３４をマスクとして、例えば弗酸水溶液を用いたウェットエッチングにより、基板１０を数ｎｍ程度、等方的にエッチングする。このエッチングにより、触媒金属膜１２の周縁部では、基板１０が横方向にもエッチングされて触媒金属膜１２下に空隙３６が形成され、触媒金属膜１２の下面が露出される（図１９、図２０（ａ）、図２０（ｂ）、図２０（ｃ））。
【００６９】
なお、ここでは基板１０としてシリコン酸化膜が形成されたシリコン基板を想定し、弗酸水溶液を用いたウェットエッチングを行っているが、空隙３６を形成するためのエッチング条件は、基板１０の構成材料に応じて適宜選択することができる。
【００７０】
空隙３６内に露出される触媒金属膜１２の幅は、形成しようとするグラフェンチャネル１８の幅に相当する。基板１０のエッチング条件を適宜設定することにより、空隙３６内に露出される触媒金属膜１２の幅を任意に設定することができ、ひいてはグラフェンチャネル１８の幅を制御することができる。フォトリソグラフィを用いない本方法によれば、空隙３６内に露出される触媒金属膜１２の幅をナノメートルサイズにすることも容易である。これにより、グラフェンナノリボンによりグラフェンチャネル１８を形成することも容易である。
【００７１】
次いで、例えばアッシングにより、フォトレジスト膜３４を除去する。
【００７２】
次いで、フォトリソグラフィにより、グラフェンチャネル１８とソース電極２０及びドレイン電極２４との接続部分となる領域上に開口部４０を有するフォトレジスト膜３８を形成する（図２１、図２２（ａ）、図２２（ｂ））。
【００７３】
次いで、フォトレジスト膜３８をマスクとして水素を含む雰囲気中で処理し、開口部４０内の酸化鉄膜１６を還元してＦｅの触媒金属膜１２に戻す。水素を含む雰囲気中での処理としては、水素プラズマ処理や水素含有雰囲気中での熱処理等を適用することができる。
【００７４】
次いで、例えばアッシングにより、フォトレジスト膜３８を除去する（図２３、図２４（ａ）、図２４（ｂ））。
【００７５】
これにより、グラフェンチャネル１８とソース電極２０及びドレイン電極２４との接続部分となる領域では、空隙３６から触媒金属膜１２の側壁及び上面に至る領域の酸化鉄膜１６が連続して還元される（図２４（ｂ）参照）。
【００７６】
なお、図２１乃至図２４のプロセスは、図１７及び図１８に示す工程の前に行ってもよい。また、図２１乃至図２４のプロセスを用いる代わりに、グラフェンチャネル１８とソース電極２０及びドレイン電極２４との接続部分となる領域を露出するフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして酸化鉄膜１６を形成してもよい。
【００７７】
次いで、例えば熱ＣＶＤ法により、触媒金属膜１２を触媒としてグラフェンを成長する。このとき、触媒金属膜１２上にグラフェンが合成され、酸化鉄膜１６膜上にグラフェンが合成されない条件を用いてグラフェンを成長する。例えば、成長温度を５９０℃、原料ガスにアセチレン・アルゴンの混合ガスを用い、更にアルゴンで希釈し、アルゴン：アセチレンの流量比を１０００：０．１とした条件により、グラフェンを成長する。これにより、空隙３６内の触媒金属膜１２下面に形成され、触媒金属膜１２の側面から上面部に至るコンタクト部を有するグラフェンチャネル１８を形成する（図２５、図２６（ａ）、図２６（ｂ）、図２６（ｃ））。
【００７８】
本実施形態において触媒金属膜１２の側面から上面部に至るコンタクト部を有するグラフェンチャネル１８を形成しているのは、後工程で触媒金属膜１２を除去する際にグラフェンチャネル１８が同時に除去されるのを防止するためである。触媒金属膜１２の側面から上面部に至るコンタクト部を設けることにより、グラフェンチャネル１８をソース電極２０及びドレイン電極２２によって確実に支持し、触媒金属膜１２とともに除去されるのを防止することができる。また、グラフェンチャネル１８とソース電極２０及びドレイン電極２２との間の界面抵抗を低減することもできる。
【００７９】
コンタクト部を設ける領域やその面積は、フォトレジスト膜３８に形成する開口部４０のパターンによって、任意に設定することができる。この点は、後述する第４実施形態による半導体装置の製造方法と比較した場合のメリットと言える。
【００８０】
なお、コンタクト部は、必ずしも触媒金属膜１２の上面上まで延在している必要はなく、触媒金属膜１２の側面部分だけに延在するようにしてもよい。
【００８１】
次いで、グラフェンチャネル１８の両端部上に延在するように、ソース電極２０及びドレイン電極２２をそれぞれ形成する（図２７、図２８（ａ）、図２８（ｂ）、図２８（ｃ））。これにより、グラフェンチャネル１８は、ソース電極２０及びドレイン電極２２を介して基板１０に固定される。
【００８２】
次いで、例えば塩酸や塩化鉄溶液等を用いたウェットエッチングにより、触媒金属膜１２及び酸化鉄膜１６を選択的に除去する（図２９、図３０（ａ）、図３０（ｂ）、図３０（ｃ））。この際、グラフェンチャネル１８はソース電極２０及びドレイン電極２２により支持されているため、触媒金属膜１２及び酸化鉄膜１６とともに除去されることはない。
【００８３】
次いで、全面に、例えば原子層堆積法等により、ゲート絶縁膜２４を形成する（図３１（ａ）、図３１（ｂ）、図３１（ｃ））。これにより、グラフェンチャネル１８の両面はゲート絶縁膜２４により覆われる。
【００８４】
次いで、グラフェンチャネル１８上のゲート絶縁膜２４上に、ゲート電極２６を形成する（図３２、図３３（ａ）、図３３（ｂ）、図３３（ｃ））。
【００８５】
こうして、本実施形態による半導体装置を完成する。
【００８６】
このように、本実施形態によれば、触媒金属膜の下面上に選択的にグラフェンを合成するので、触媒金属膜の側面部に形成されるグラフェンを除去するための加工プロセスを追加する必要はない。これにより、製造工程を簡略化することができ、製造コストを低廉化することができる。
【００８７】
また、触媒金属膜の下面に形成されるグラフェンの幅は、触媒金属膜を形成した基板のエッチング量によって制御することができるため、ナノスケールのグラフェンリボンも容易に製造することができる。
【００８８】
また、グラフェンチャネルからシームレスに形成したグラフェンのコンタクト部を設けることにより、ソース電極及びドレイン電極との間の界面抵抗を大幅に低減することができる。これにより、より高速動作の可能なトランジスタを実現することができる。
【００８９】
［第４実施形態］
第４実施形態による半導体装置及びその製造方法について図３４乃至図４８を用いて説明する。図１乃至図３３に示す第１乃至第３実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００９０】
図３４は、本実施形態による半導体装置の構造を示す平面図である。図３５は、本実施形態による半導体装置の構造を示す概略断面図である。図３６、図３９、図４１、図４３、図４５及び図４７は、本実施形態による半導体装置の製造方法を示す平面図である。図３７、図３８、図４０、図４２、図４４、図４６及び図４８は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００９１】
はじめに、本実施形態による半導体装置の構造について図３４及び図３５を用いて説明する。
【００９２】
基板１０上には、ソース電極２０及びドレイン電極２２が形成されている。ソース電極２０とドレイン電極２２との間には、グラフェンチャネル１８が形成されている。グラフェンチャネル１８両端部は、ソース領域及びドレイン領域に延在して形成されており、ソース電極２０及びドレイン電極２２にコンタクトしている。グラフェンチャネル１８の表面には、ゲート絶縁膜２４が形成されている。グラフェンチャネル１８上のゲート絶縁膜２４上には、ゲート電極２６が形成されている。
【００９３】
このように、本実施形態による半導体装置では、グラフェンチャネル１８が、チャネル部分から連続してソース領域及びドレイン領域に延在して形成されている。ソース領域及びドレイン領域に延在するグラフェンチャネル１８は、後述するように、一時に合成したグラフェンによってシームレスに形成されたものである。このようなグラフェンの存在により、余計な界面抵抗なしにグラフェンを用いた半導体素子を形成することができる。
【００９４】
次に、本実施形態による半導体装置の製造方法について図３６乃至図４８を用いて説明する。
【００９５】
まず、図１３乃至図１６に示す第３実施形態による半導体装置の製造方法と同様にして、触媒金属膜１２及び酸化鉄膜１６を形成する。
【００９６】
次いで、例えば弗酸水溶液を用いたウェットエッチングにより、基板１０を数ｎｍ程度、等方的にエッチングする。このエッチングにより、触媒金属膜１２の周縁部では、基板１０が横方向にもエッチングされて触媒金属膜１２下に空隙３６が形成され、触媒金属膜１２の下面が露出される（図３６、図３７（ａ）、図３７（ｂ））。
【００９７】
なお、図１７乃至図２０に示す第３実施形態による半導体装置の製造方法と同様にして、予めフォトレジスト膜３４で覆った状態で基板１０をエッチングするようにしてもよい。この場合には、後述する、酸化鉄膜１６で覆われた触媒金属膜１２をパターニングする工程（図３９及び図４０参照）及びグラフェンチャネル１８の不要部分を除去する工程（図４３及び図４４参照）は、不要である。
【００９８】
次いで、例えば熱ＣＶＤ法により、触媒金属膜１２を触媒としてグラフェンを成長する。このとき、触媒金属膜１２上にグラフェンが合成され、酸化鉄膜１６膜上にグラフェンが合成されない条件を用いてグラフェンを成長する。例えば、成長温度を５９０℃、原料ガスにアセチレン・アルゴンの混合ガスを用い、更にアルゴンで希釈し、アルゴン：アセチレンの流量比を１０００：０．１とした条件により、グラフェンを成長する。これにより、空隙３６内の触媒金属膜１２下面に、矩形形状のグラフェンチャネル１８を形成する（図３８（ａ）、図３８（ｂ）、図３８（ｃ））。
【００９９】
次いで、フォトリソグラフィ及びドライエッチングにより、酸化鉄膜１６で覆われた触媒金属膜１２をパターニングし、矩形形状のグラフェンチャネル１８の対向する一組の辺を露出する（図３９、図４０（ａ）、図４０（ｂ）、図４０（ｃ））。このとき露出する対向する一組の辺は、形成しようとする２つのトランジスタの間に位置する辺である。
【０１００】
次いで、グラフェンチャネル１８の両端部上に延在するように、ソース電極２０及びドレイン電極２２をそれぞれ形成する（図４１、図４２（ａ）、図４２（ｂ）、図４２（ｃ））。これにより、グラフェンチャネル１８は、ソース電極２０及びドレイン電極２２を介して基板１０に固定される。
【０１０１】
次いで、酸化鉄膜１６により覆われた触媒金属膜１２、ソース電極２０及びドレイン電極２２をマスクとしてグラフェンチャネル１８をエッチングし、グラフェンチャネル１８の不要部分を除去する（図４３、図４４（ａ）、図４４（ｂ）、図４４（ｃ））。グラフェンチャネル１８のエッチングには、ミリングや酸素アッシング等を用いることができる。必要な部分のグラフェンチャネル１８は触媒金属１２、ソース電極２０及びドレイン電極２２により覆われているため、全面に弱いミリングや酸素アッシングを行うことで、フォトリソグラフィ工程を追加することなく、不要部分のグラフェンチャネル１８を選択的に除去することができる。
【０１０２】
次いで、例えばウェットエッチングにより、触媒金属膜１２及び酸化鉄膜１６を選択的に除去する（図４５、図４６（ａ）、図４６（ｂ）、図４６（ｃ））。この際、グラフェンチャネル１８はソース電極２０及びドレイン電極２２により支持されているため、触媒金属膜１２及び酸化鉄膜１６とともに除去されることはない。
【０１０３】
次いで、図３１乃至図３３に示す第３実施形態による半導体装置の製造方法と同様にして、ゲート絶縁膜２４及びゲート電極２６を形成する（図４７、図４８（ａ）、図４８（ｂ）、図４８（ｃ））。
【０１０４】
こうして、本実施形態による半導体装置を完成する。
触媒金属膜の下面上に選択的にグラフェンを合成するので、触媒金属膜の側面部に形成されるグラフェンを除去するための加工プロセスを追加する必要はない。これにより、製造工程を簡略化することができ、製造コストを低廉化することができる。
【０１０５】
また、触媒金属膜の下面に形成されるグラフェンの幅は、触媒金属膜を形成した基板のエッチング量によって制御することができるため、ナノスケールのグラフェンリボンも容易に製造することができる。
【０１０６】
また、グラフェンチャネルからシームレスに形成したグラフェンのコンタクト部を設けることにより、ソース電極及びドレイン電極との間の界面抵抗を大幅に低減することができる。これにより、より高速動作の可能なトランジスタを実現することができる。
【０１０７】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【０１０８】
例えば、上記実施形態では、触媒金属膜１２をＦｅにより形成したが、グラフェン成長の触媒として機能する他の材料を用いてもよい。例えば、Ｃｏ（コバルト）、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ｐｔ（プラチナ）、Ａｕ（金）等の金属、これらを少なくとも一種含む合金、炭化物、酸化物、窒化物等を用いてもよい。
【０１０９】
触媒金属膜１２の成膜方法についても特に限定されるものではなく、スパッタ法に限らず、電子ビーム蒸着法、分子線エピタキシー法等を用いてもよい。
【０１１０】
また、上記実施形態では、Ｆｅの触媒金属膜１２を酸化して酸化鉄膜１６を形成することにより触媒能を低下したが、窒化その他の方法により、触媒能が選択的に低くなる又は触媒能の低い反応生成物を形成するようにしてもよい。また、触媒金属膜の反応生成物を形成する代わりに、触媒能が選択的に低くなる又は触媒能の低い材料の膜、例えば、Ｆｅ３Ｏ４膜、α−Ｆｅ２Ｏ３膜、Ｔｉ（チタン）膜、Ｔａ（タンタル）膜、Ａｌ（アルミニウム）、ＴｉＳｉ（チタンシリサイド）、Ｍｏ（モリブデン）、Ｖ（バナジウム）、Ａｌ２Ｏ３（アルミナ）膜等、これらを少なくとも一種含む合金、炭化物、酸化物、窒化物等を堆積するようにしてもよい。
【０１１１】
また、上記実施形態では、グラフェンを熱ＣＶＤ法により成長する例を示したが、熱ＣＶＤ法に限らず、リモートプラズマＣＶＤ法、プラズマＣＶＤ法等を用いてもよい。また、原料ガスとしては、アセチレンに限らず、エチレンガス、メタンガスなどの炭化水素ガス、エタノールなどのアルコール、ベンゼン等を用いてもよい。
【０１１２】
また、上記実施形態に記載のグラフェンを選択的に合成する手法は、グラフェンを用いた様々な構造を実現するうえでえ有用である。触媒金属膜の一部の領域に触媒能の低い材料の被覆膜を形成することにより、触媒金属膜の露出部分に選択的にグラフェンを合成することができる。グラフェンを選択的に合成する部分は、触媒金属膜の上面や下面のみならず、側面部でもよい。
【０１１３】
また、上記実施形態では、トップゲート構造のトランジスタを示したが、埋め込みゲート構造のトランジスタ、バックゲート構造のトランジスタ、ダブルゲート構造のトランジスタ等、他の構造のトランジスタに適用することも可能である。
【０１１４】
また、上記実施形態に記載した半導体装置の構造、構造パラメータ、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
【符号の説明】
【０１１５】
１０…基板
１２…触媒金属膜
１４…レジスト膜
１６…酸化鉄膜
１８…グラフェンチャネル
２０…ソース電極
２２…ドレイン電極
２４…ゲート絶縁膜
２６…ゲート電極
２８，３２，４０…開口部
３０…マスク膜
３４…フォトレジスト膜
３６…空隙
３８…フォトレジスト膜
【図１】
2013021149.tif 000003
【図２】
2013021149.tif 000004
【図３】
2013021149.tif 000005
【図４】
2013021149.tif 000006
【図５】
2013021149.tif 000007
【図６】
2013021149.tif 000008
【図７】
2013021149.tif 000009
【図８】
2013021149.tif 000010
【図９】
2013021149.tif 000011
【図１０】
2013021149.tif 000012
【図１１】
2013021149.tif 000013
【図１２】
2013021149.tif 000014
【図１３】
2013021149.tif 000015
【図１４】
2013021149.tif 000016
【図１５】
2013021149.tif 000017
【図１６】
2013021149.tif 000018
【図１７】
2013021149.tif 000019
【図１８】
2013021149.tif 000020
【図１９】
2013021149.tif 000021
【図２０】
2013021149.tif 000022
【図２１】
2013021149.tif 000023
【図２２】
2013021149.tif 000024
【図２３】
2013021149.tif 000025
【図２４】
2013021149.tif 000026
【図２５】
2013021149.tif 000027
【図２６】
2013021149.tif 000028
【図２７】
2013021149.tif 000029
【図２８】
2013021149.tif 000030
【図２９】
2013021149.tif 000031
【図３０】
2013021149.tif 000032
【図３１】
2013021149.tif 000033
【図３２】
2013021149.tif 000034
【図３３】
2013021149.tif 000035
【図３４】
2013021149.tif 000036
【図３５】
2013021149.tif 000037
【図３６】
2013021149.tif 000038
【図３７】
2013021149.tif 000039
【図３８】
2013021149.tif 000040
【図３９】
2013021149.tif 000041
【図４０】
2013021149.tif 000042
【図４１】
2013021149.tif 000043
【図４２】
2013021149.tif 000044
【図４３】
2013021149.tif 000045
【図４４】
2013021149.tif 000046
【図４５】
2013021149.tif 000047
【図４６】
2013021149.tif 000048
【図４７】
2013021149.tif 000049
【図４８】
2013021149.tif 000050