(57)【要約】【課題】集合して配置された素子分離用トレンチ構造の最外周部にクラックが発生するのを防止する。【解決手段】半導体基板の一主面に形成された素子分離用トレンチ３０と、素子分離用トレンチ３０内に形成された絶縁物１２０と、素子分離用トレンチ３０に囲まれた素子形成領域３８と、素子形成領域３８に形成された半導体素子と、を備え、素子分離用トレンチ３０は、Ｘ方向に延在する素子分離用トレンチ３６３と、Ｙ方向に延在する素子分離用トレンチ３６１、３６２と、Ｘ方向から角度θ（０°＜θ＜９０°）傾いた方向に延在する素子分離用トレンチ３６５、３６６とを備えている。【選択図】図３
2013258375.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一主面に形成された素子分離用トレンチを有する素子分離用トレンチ構造と、
前記素子分離用トレンチ内に形成された絶縁物と、
前記素子分離用トレンチに囲まれた素子形成領域と、
前記素子形成領域に形成された半導体素子と、を備えた半導体装置であって、
前記素子分離用トレンチは、第１の方向に延在する第１の素子分離用トレンチと、前記第１の方向と直交する第２の方向に延在する第２の素子分離用トレンチと、前記第１の方向から角度θ（０°＜θ＜９０°）傾いた第３の方向に延在する第３の素子分離用トレンチとを備えている半導体装置。
【請求項２】
前記第３の方向は、前記第１の方向から時計回りに前記角度θ傾いた方向であり、
前記素子分離用トレンチは、前記第１の方向から反時計回りに前記角度θ傾いた第４の方向に延在する第４の素子分離用トレンチをさらに備える請求項１記載の半導体装置。
【請求項３】
前記素子分離用トレンチ構造は、前記第１の素子分離用トレンチと前記第２の素子分離用トレンチとを備える第１の素子分離用トレンチ構造と、前記第２の素子分離用トレンチと前記第３の素子分離用トレンチとを備える第２の素子分離用トレンチ構造とを備え、前記第１の素子分離用トレンチ構造と、前記第２の素子分離用トレンチ構造が交互に配置されている請求項１記載の半導体装置。
【請求項４】
前記第２の方向に並んだ前記素子形成領域を分離する前記第３の素子分離用トレンチの角度θが前記第２の方向で変化している請求項１記載の半導体装置。
【請求項５】
前記素子分離用トレンチが異なる材料によって埋め込まれている請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
半導体基板と、
前記半導体基板の一主面に形成された素子分離用トレンチと、
前記素子分離用トレンチ内に形成された絶縁物と、
前記素子分離用トレンチに囲まれた素子形成領域と、
前記素子形成領域に形成された半導体素子と、を備えた半導体装置であって、
前記素子分離用トレンチ内の前記絶縁物には隙間が形成されている半導体装置。
【請求項７】
半導体基板の一主面に素子分離用トレンチを形成する工程と、
前記素子分離用トレンチ内に、隙間を有する絶縁物を形成する工程と、
その後、前記素子分離用トレンチに囲まれた素子形成領域に半導体素子を形成する工程と、を備える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、素子分離用のトレンチ構造を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
素子分離用のトレンチ構造を備える半導体装置が種々提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１６４６０９号公報
【特許文献２】特開２００３−３０３８３０号公報
【特許文献３】特開２００１−１９９１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者達が、このような素子分離用のトレンチ構造を備える半導体装置を鋭意研究した結果、次の問題があることを見出した。すなわち、素子分離用のトレンチ構造を２次元的に集合させて配置すると、集合して配置されたトレンチ構造の最外周部にクラックが発生するという問題があることを見出した。
【０００５】
本発明の主な目的は、集合して配置された素子分離用トレンチ構造の最外周部にクラックが発生するのを防止できる半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、
半導体基板と、
前記半導体基板の一主面に形成された素子分離用トレンチを有する素子分離用トレンチ構造と、
前記素子分離用トレンチ内に形成された絶縁物と、
前記素子分離用トレンチに囲まれた素子形成領域と、
前記素子形成領域に形成された半導体素子と、を備えた半導体装置であって、
前記素子分離用トレンチは、第１の方向に延在する第１の素子分離用トレンチと、前記第１の方向と直交する第２の方向に延在する第２の素子分離用トレンチと、前記第１の方向から角度θ（０°＜θ＜９０°）傾いた第３の方向に延在する第３の素子分離用トレンチとを備えている半導体装置が提供される。
【０００７】
また、本発明の他の態様によれば、
半導体基板と、
前記半導体基板の一主面に形成された素子分離用トレンチと、
前記素子分離用トレンチ内に形成された絶縁物と、
前記素子分離用トレンチに囲まれた素子形成領域と、
前記素子形成領域に形成された半導体素子と、を備えた半導体装置であって、
前記素子分離用トレンチ内の前記絶縁物には隙間が形成されている半導体装置が提供される。
【０００８】
本発明のさらに他の態様によれば、
半導体基板の一主面に素子分離用トレンチを形成する工程と、
前記素子分離用トレンチ内に、隙間を有する絶縁物を形成する工程と、
その後、前記素子分離用トレンチに囲まれた素子形成領域に半導体素子を形成する工程と、を備える半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、集合して配置された素子分離用トレンチ構造の最外周部にクラックが発生するのを防止できる半導体装置およびその製造方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の第１の実施の形態の半導体装置を説明するための概略平面図である。
【図２】図２は、図１の概略部分拡大図である。
【図３】図３は、図２のＡ部の概略部分拡大図である。
【図４】図４は、図２のＢＢ線概略断面図である。
【図５】図５は、本発明の第１の実施の形態の半導体装置の変形例を説明するための概略平面図である。
【図６】図６は、比較のための半導体装置を説明するための概略平面図である。
【図７】図７は、比較のための半導体装置の問題を説明するための概略平面図である。
【図８】図８は、本発明の第２の実施の形態の半導体装置を説明するための概略平面図である。
【図９】図９は、図８のＤＤ線概略断面図である。
【図１０】図１０は、本発明の第１および第２の実施の形態の半導体装置において、素子形成領域に好適に形成されるバイポーラトランジスタを説明するための概略断面図である。
【図１１】図１１は、本発明の第１および第２の実施の形態の半導体装置において、素子形成領域に好適に形成されるＭＯＳトランジスタを説明するための概略断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
【００１２】
（第１の実施の形態）
図１を参照すれば、本発明の好ましい第１の実施の形態の半導体装置１では、半導体チップ１０の周辺部の４辺に、Ｉ／Ｏ素子用の素子分離用トレンチ構造２０がそれぞれ設けられ、中央部には、素子分離用トレンチ構造３０が設けられている。素子分離用トレンチ構造２０では、素子分離用トレンチ２２に囲まれた領域がＩ／Ｏ素子用の素子形成領域２６となる。隣接する素子形成領域２６同士で、隣接する素子形成領域２６間の素子分離用トレンチ２４を共有している。素子分離用トレンチ構造２０は、Ｉ／Ｏ素子用なので、素子形成領域２６は、中央部の素子分離用トレンチ構造３０の素子形成領域よりも大きい。
【００１３】
図１、２を参照すれば、中央部の素子分離用トレンチ構造３０の素子形成領域３８はＩ／Ｏ素子用の素子分離用トレンチ構造２０の素子形成領域２６よりも小さく、集合して配置された素子形成領域３８は密集している。素子分離用トレンチ構造３０では、素子分離用トレンチ構造３２と素子分離用トレンチ構造３４とが交互に配置されている。
【００１４】
図２を参照すれば、素子分離用トレンチ構造３２の素子分離用トレンチ３６は、Ｙ方向に延在する素子分離用トレンチ３６１、３６２と、Ｘ方向に延在する素子分離用トレンチ３６３とを備えている。なお、Ｘ方向とＹ方向は直交している。素子分離用トレンチ３６１、３６２と、素子分離用トレンチ３６３、３６３とで囲まれた領域が素子形成領域３８となる。隣接する素子形成領域３８同士で、隣接する素子形成領域３８間の素子分離用トレンチ３６３を共有している。素子分離用トレンチ構造３２では、素子形成領域３８はＹ方向に一列に並設されている。
【００１５】
素子分離用トレンチ構造３４の素子分離用トレンチ３６は、Ｙ方向に延在する素子分離用トレンチ３６１、３６２と、Ｘ方向から反時計回りに角度θ傾いた素子分離用トレンチ３６５と、Ｘ方向から時計回りに角度θ（反時計回りに角度−θ）傾いた素子分離用トレンチ３６６とを備えている。素子分離用トレンチ３６１、３６２と、素子分離用トレンチ３６５、３６６とで囲まれた領域が素子形成領域４０となる。隣接する素子形成領域４０同士で、隣接する素子形成領域４０間の素子分離用トレンチ３６５または素子分離用トレンチ３６６を共有している。素子分離用トレンチ構造３４では、素子形成領域４０はＹ方向に一列に並設されている。また、素子分離用トレンチ構造３２の素子形成領域３８と素子分離用トレンチ構造３４の素子形成領域４０とは、素子形成領域３８と素子形成領域４０との間の素子分離用トレンチ３６１または素子分離用トレンチ３６２を共有している。
【００１６】
図４を参照すれば、シリコン基板１００の一主面１０１に素子分離用トレンチ３６が形成されている。シリコン基板１００の一主面１０１および素子分離用トレンチ３６の側面および底面は熱酸化等により形成したシリコン酸化膜１１０で覆われている。シリコン酸化膜１１０で覆われた素子分離用トレンチ３６内には、ＣＶＤ法等で埋め込まれたシリコン酸化膜１２０が形成されている。シリコン酸化膜１２０は、ＣＶＤ法等で全面に形成後、平坦化処理を行いシリコン基板１００の一主面１０１上の膜は除去されている。素子分離用トレンチ３６の寸法は、例えば深さは１０μｍ以上、幅は１μｍ程度、隣接する素子分離用トレンチ３６との間隔は２μｍ以上である。この寸法は、素子分離用トレンチ３６１、３６２、３６３、３６５、３６６に当てはまる。図４は、図３のＢＢ線概略断面図であるが、図３のＣＣ線断面も同様な構造である。なお、このようなディープトレンチは、素子分離目的だけでなく、パッドの下に密集して配置し、パッドと基板間の容量を低減する目的にも使用される。
【００１７】
このような構造では、アニール等の熱処理でシリコン酸化膜１２０が収縮して、シリコン基板１１０がシリコン酸化膜１２０からストレス２１０を受ける。図３を参照すれば、素子分離用トレンチ構造３２では、素子形成領域３８に、Ｙ方向に延在する素子分離用トレンチ３６１、３６２によってＸ方向のストレス２１１、２１２がかかり、Ｘ方向に延在する素子分離用トレンチ３６３によってＹ方向のストレス２１３がかかる。素子分離用トレンチ構造３４では、素子形成領域４０に、Ｙ方向に延在する素子分離用トレンチ３６１、３６２によってＸ方向のストレス２１１、２１２がかかり、Ｘ方向から反時計回りに角度θ傾いた素子分離用トレンチ３６５によって、Ｘ方向から時計回りに角度θ傾いた方向のストレス２１５がかかり、Ｘ方向から時計回りに角度θ傾いた素子分離用トレンチ３６６によって、Ｘ方向から反時計回りに角度θ傾いた方向のストレス２１６がかかる。従って、素子分離用トレンチ３６５によるストレス２１５および素子分離用トレンチ３６６によるストレス２１６によって、素子分離用トレンチ３６１、３６２によるＸ方向のストレス２１１、２１２および素子分離用トレンチ３６３によるＹ方向のストレス２１３を分散させることができ、ストレスの集中によってシリコン基板にクラックが発生することを防止することができる。
【００１８】
角度θは、０°＜θ＜９０°の範囲であればいいが、４５°が好ましい。４５°であれば、Ｘ方向、Ｙ方向の両方にストレスを均一に分散させることができる。また、素子分離用トレンチ３６５と、素子分離用トレンチ３６６の傾きは、Ｘ方向に対して（あるいはＹ方向に対して）反対方向であることが好ましい。ストレスを互いに反対方向に分散させることができるからである。
【００１９】
なお、角度θは、上記のように統一されていなくてもよく、図５に示すように、素子分離用トレンチ構造３４の、Ｙ方向に延在する素子分離用トレンチ３６１と素子分離用トレンチ３６２との間に設けられ、Ｘ方向（あるいはＹ方向）から傾いた素子分離用トレンチ３６７の傾きが、順次変化する形状でもよい。図５に示す素子分離用トレンチ構造３４では、紙面の下側から上側に行くに従って、素子分離用トレンチ３６７の傾きが、Ｘ方向から反時計回りに約４５°傾いているものから順次その傾きが小さくなってＸ方向に平行となり、その後、Ｘ方向から時計回りに約４５°傾き、その後、順次その傾きが小さくなってＸ方向に平行となっている。
【００２０】
また、本実施の形態のように、Ｙ方向に延在する素子分離用トレンチと、Ｘ方向に延在する素子分離用トレンチとを備える素子分離用トレンチ構造３２と、Ｙ方向に延在する素子分離用トレンチとＸ方向（あるいはＹ方向）から傾いた素子分離用トレンチとを備える素子分離用トレンチ構造３４とを交互に配置する素子分離用トレンチ構造３０に代えて、Ｙ方向に延在する素子分離用トレンチと、Ｘ方向に延在する素子分離用トレンチとを備える素子分離用トレンチ構造内にＸ方向（あるいはＹ方向）から傾いた素子分離用トレンチを分散させて配置する構造の素子分離用トレンチ構造としてもよい。この場合に、Ｘ方向（あるいはＹ方向）から傾いた素子分離用トレンチは、Ｘ方向から反時計回りに４５°角度θ傾いたものと、Ｘ方向から時計回りに４５°角度θ傾いたものとを分散させて配置してもよい。また、Ｘ方向（あるいはＹ方向）から傾いた素子分離用トレンチの傾き角度を統一しないでもよく、応力を全体として分散させればよい。
【００２１】
素子形成領域４０のように、Ｘ方向から角度θ（０°＜θ＜９０°）傾いた素子分離用トレンチで素子分離用トレンチの一部が構成される素子形成領域には、半導体素子を配置してもいいが、素子形成領域の角が丸まるので、素子形成領域が小さい場合には半導体素子を配置するのは困難となる。本実施の形態では、半導体素子は、素子形成領域３８に配置し、素子形成領域４０には配置しない。
【００２２】
本実施の形態とは異なり、図６に示すような素子分離用トレンチ構造５０では、素子分離用トレンチ構造３２と素子分離用トレンチ構造３３とが交互に配置されている。素子分離用トレンチ構造３２は、第１の実施の形態の素子分離用トレンチ構造３２と同じ構造である。素子分離用トレンチ構造３３の素子分離用トレンチ３６は、Ｙ方向に延在する素子分離用トレンチ３６１、３６２と、Ｘ方向に延在する素子分離用トレンチ３６８とを備えている。素子分離用トレンチ３６１、３６２と、素子分離用トレンチ３６８、３６８とで囲まれた領域が素子形成領域３９となる。隣接する素子形成領域３９同士で、隣接する素子形成領域３９間の素子分離用トレンチ３６８を共有している。素子分離用トレンチ構造３３では、素子形成領域３９はＹ方向に一列に並設されている。素子分離用トレンチ構造３２の素子形成領域３８と素子分離用トレンチ構造３３の素子形成領域３９とは、素子形成領域３８と素子形成領域３９との間の素子分離用トレンチ３６１または素子分離用トレンチ３６２を共有している。素子分離用トレンチ構造３２の素子分離用トレンチ３６３と、素子分離用トレンチ構造３３の素子分離用トレンチ３６８とは、Ｙ方向で交互に配置されている。素子分離用トレンチ３６３と素子分離用トレンチ３６１または素子分離用トレンチ３６２とはＴ字状に交差し、素子分離用トレンチ３６８と素子分離用トレンチ３６１または素子分離用トレンチ３６２とはＴ字状に交差している。Ｔ字状に交差した構造とすることによって、交差した部分の素子分離用トレンチの埋め込み性が十字状に交差したものよりも良くなる。
【００２３】
この素子分離用トレンチ構造５０で、図４に示すように素子分離用トレンチ３６にＣＶＤ法等で埋め込まれたシリコン酸化膜１２０が形成された構造とすると、アニール等の熱処理でシリコン酸化膜１２０が収縮して、シリコン基板１１０がシリコン酸化膜１２０からストレス２１０を受ける。Ｙ方向に延在する素子分離用トレンチ３６１、３６２によってＸ方向のストレスがかかり、Ｘ方向に延在する素子分離用トレンチ３６３、３６８によってＹ方向のストレスがかかる。このストレスの影響は、トレンチが密集している程大きくなる。そのため、図７に示すように、素子分離用トレンチ３６が密集している素子分離用トレンチ構造５０では、素子分離用トレンチ構造５０の最外周でストレス２２０がピークとなり、素子分離用トレンチ構造５０のＸ方向およびＹ方向の最外周にクラック４００が発生してしまう。
【００２４】
次に、本実施の形態の半導体装置１の製造方法を説明する。図４を参照すれば、まず、シリコン基板１００の一主面１０１に素子分離用トレンチ３６を形成する。その後、シリコン基板１００の一主面１０１および素子分離用トレンチ３６の側面および底面に熱酸化等によりシリコン酸化膜１１０を形成する。その後、全面にＣＶＤ法等でシリコン酸化膜１２０を形成する。その後、平坦化処理を行いシリコン基板１００の一主面１０１上のシリコン酸化膜１２０を除去し、シリコン酸化膜１１０で覆われた素子分離用トレンチ３６内にシリコン酸化膜１２０を埋め込んだ構造とする。その後、素子形成領域３８にバイポーラトランジスタやＭＯＳトレンジスタ等を形成する。
【００２５】
（第２の実施の形態）
図８に示す本実施の形態の素子分離用トレンチ構造５０の平面構造は、図６と同じなので、その説明は省略する。図９を参照すれば、シリコン基板１００の一主面１０１に素子分離用トレンチ３６（３６１、３６２）が形成されている。シリコン基板１００の一主面１０１および素子分離用トレンチ３６の側面および底面は熱酸化等により形成したシリコン酸化膜１１０で覆われている。シリコン酸化膜１１０で覆われた素子分離用トレンチ３６内には、ＣＶＤ法等で埋め込まれたシリコン酸化膜１２２が形成されている。本実施の形態の素子分離用トレンチ３６（３６１、３６２）の幅は、第１の実施の形態のシリコン酸化膜１１０で覆われた素子分離用トレンチ３６内にシリコン酸化膜１２０が埋め込まれる条件にてシリコン酸化膜１２２を形成した場合に、シリコン酸化膜１２２に０．１μｍ程度の開口した隙間１２４が形成されるような幅とする。なお、図９は、図８のＤＤ線概略断面図であるが、図８のＥＥ線断面も同様な構造である。
【００２６】
シリコン酸化膜１２２は、隙間１２４が存在するので、アニール等の熱処理で、シリコン基板１００にストレスを与えることなく、矢印２３０の方向に収縮する。従って、図８に示すように、素子分離用トレンチ３６が密集している素子分離用トレンチ構造５０であっても、アニール等の熱処理時にシリコン酸化膜１２２が収縮することで起こるストレスは最小限に抑えられ、クラックの発生を防止することが出来る。なお、隙間１２４は、配線工程までに、換言すれば応力を緩和した後に、例えばゲートポリコン形成時ではポリシリコンにより埋め込まれる、もしくは隙間１２４の開口部が塞がれるため、隙間１２４に基づく段差による配線形成時の影響は無い。すなわち、素子分離用トレンチ３６は、シリコン酸化膜とポリシリコンという異なる材料によって埋め込まれる。
【００２７】
次に、本実施の形態の半導体装置の製造方法を説明する。図９を参照すれば、まず、シリコン基板１００の一主面１０１に素子分離用トレンチ３６を形成する。その後、シリコン基板１００の一主面１０１および素子分離用トレンチ３６の側面および底面に熱酸化等によりシリコン酸化膜１１０を形成する。その後、全面にＣＶＤ法等でシリコン酸化膜１２０を形成する。その後、平坦化処理を行いシリコン基板１００の一主面１０１上のシリコン酸化膜１２０を除去し、シリコン酸化膜１１０で覆われた素子分離用トレンチ３６内にシリコン酸化膜１２０を埋め込んだ構造とする。この際、素子分離用トレンチ３６は第１の実施の形態の素子分離用トレンチ３６よりも幅広であり、素子分離用トレンチ３６内のシリコン酸化膜１２２に隙間１２４が形成される。その後、素子形成領域３８にバイポーラトランジスタやＭＯＳトレンジスタ等を形成する。ＭＯＳトレンジスタを形成する場合を例にとると、ゲートポリコン形成時に、隙間１２４はポリシリコンにより埋め込まれる、もしくは隙間１２４の開口部がポリシリコンにより塞がれる。
【００２８】
上記の第１および第２の実施の形態において、素子形成領域３８、３９には、バイポーラトランジスタやＭＯＳトランジスタが形成される。素子形成領域３８を例にとって説明するが、素子形成領域３９についても同様である。
【００２９】
図１０を参照すると、Ｎ−基板１３０上にＰ――層１３１が形成されている。Ｐ――層１３１の表面からＮ−基板１３０の途中に達して素子分離用トレンチ３６３が形成されている。素子分離用トレンチ３６３の下部のＮ−基板１３０にはチャンネルストッパ１５８が形成されている。素子分離用トレンチ３６３、３６３および素子分離用トレンチ３６１、３６２（図２、図８参照）に囲まれた領域が素子形成領域３８となる。Ｐ――層１３１の表面にＮ−層１３２が形成されている。Ｐ――層１３１には、Ｎ−層１３２と離間してＰ−層１３３が形成されている。Ｐ――層１３１の表面にＬｏｃｏｓ酸化膜１３７が形成されている。Ｌｏｃｏｓ酸化膜１３７には、開口１４１、１４２、１４４が形成されている。開口１４１に露出するＮ−層１３２上にはＰ＋層１３４が形成されている。開口１４２に露出するＮ−層１３２上にはＮ＋層１３５が形成されている。開口１４４に露出するＰ−層１３３上にはＰ＋層１３６が形成されている。Ｐ＋層１３４はエミッタとして機能する。Ｎ−層１３２およびＮ＋層１３５はベースとして機能する。Ｐ−層１３３上およびＰ＋層１３６はコレクタとして機能する。Ｌｏｃｏｓ酸化膜１３７、Ｐ＋層１３４、Ｎ＋層１３５およびＰ＋層１３６上には層間絶縁膜１５０が形成されている。層間絶縁膜１５０に設けられた貫通孔には、Ｐ＋層１３４、Ｎ＋層１３５およびＰ＋層１３６にそれぞれ接続されたコンタクト１５１、１５２、１５３が形成されている。層間絶縁膜１５０上には、コンタクト１５１、１５２、１５３にそれぞれ接続されたメタル配線１５４、１５５、１５６が形成されている。
【００３０】
図１１を参照すると、Ｐ−基板１６０上にＮ―層１６１が形成されている。Ｎ―層１６１の表面からＰ−基板１６０の途中に達して素子分離用トレンチ３６３が形成されている。素子分離用トレンチ３６３の下部のＮ−基板１３０にはチャンネルストッパ１５９が形成されている。素子分離用トレンチ３６３、３６３および素子分離用トレンチ３６１、３６２（図２、図８参照）に囲まれた領域が素子形成領域３８となる。Ｎ―層１６１の表面にＰ−層１６２、１６３が互いに離間して形成されている。Ｐ―層１６２にはＰ層１６３が形成されている。Ｐ―層１６４にはＰ層１６５が形成されている。Ｎ―層１６１の表面にＬｏｃｏｓ酸化膜１６８形成されている。Ｌｏｃｏｓ酸化膜１６８には、開口１７１、１７２、１７３が形成されている。開口１７１に露出するＮ−層１６１上にはゲート酸化膜１６７が形成されている。開口１７２に露出するＰ層１６３上にはＰ＋層１７４が形成されている。開口１７３に露出するＰ層１６５上にはＰ＋層１７５が形成されている。Ｐ―層１６２、Ｐ層１６３およびＰ＋層１７４はソースとして機能する。Ｐ―層１６４、Ｐ層１６５およびＰ＋層１７５はドレインとして機能する。ゲート酸化膜１６７上にはゲート電極用ポリシリコン層１７６が形成され、ポリシリコン層１７６上には、ＷＳｉ１７７が形成され、ポリシリコン層１７６およびＷＳｉ１７７の側面にはサイドウォール１７８が形成されている。
【００３１】
以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
【符号の説明】
【００３２】
１  半導体装置
１０  半導体チップ
２０  Ｉ／Ｏ素子用の素子分離用トレンチ構造
２２  素子分離用トレンチ
２６  Ｉ／Ｏ素子用の素子形成領域
３０、３２、３４、５０  素子分離用トレンチ構造
３８、４０  素子形成領域
３６、３６１、３６２、３６３、３６５、３６６、３６７  素子分離用トレンチ
１００  シリコン基板
１０１  一主面
１１０、１２０、１２２  シリコン酸化膜
１２４  隙間
２１０、２１１、２１２、２１３、２１５、２１６  ストレス
【図２】
2013258375.tif 000003
【図３】
2013258375.tif 000004
【図４】
2013258375.tif 000005
【図５】
2013258375.tif 000006
【図６】
2013258375.tif 000007
【図７】
2013258375.tif 000008
【図８】
2013258375.tif 000009
【図９】
2013258375.tif 000010
【図１０】
2013258375.tif 000011
【図１１】
2013258375.tif 000012
【図１】
2013258375.tif 000013