(57)【要約】【課題】スイッチング電源の高効率化にある。【解決手段】コンパレータ１２は、検出電圧ＶＤＳがしきい値電圧ＶＴＨ＿ＤＳより小さくなるとアサートされる比較信号Ｓ２を生成する。パルス変調器１０は、スイッチング電源２の出力が安定化するようにデューティ比が調節されるパルス変調信号Ｓ１を生成する。ドライバ２０は、パルス変調信号Ｓ１が、スイッチングトランジスタＭ１のオンに対応する第２レベルに遷移すると、駆動パルス信号Ｓ３を、スイッチングトランジスタＭ１のオンに対応する第３レベルに遷移させる。またドライバ２０は、パルス変調信号Ｓ１が第１レベルに遷移するタイミングと、比較信号Ｓ２がアサートされるタイミングのうち、遅いタイミングで、駆動パルス信号Ｓ３を、スイッチングトランジスタＭ１のオフに対応する第４レベルに遷移させる。【選択図】図３
2013042629.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電源の制御回路であって、
スイッチングトランジスタの両端間の検出電圧を所定のしきい値電圧と比較し、前記検出電圧が前記しきい値電圧より小さくなるとアサートされる比較信号を生成するコンパレータと、
前記スイッチング電源の出力が安定化するようにデューティ比が調節されるパルス変調信号を生成するパルス変調器と、
前記パルス変調信号および前記比較信号にもとづき、前記スイッチングトランジスタの駆動パルス信号を生成するドライバであって、
（１）前記パルス変調信号が、前記スイッチングトランジスタのオフに対応する第１レベルから、前記スイッチングトランジスタのオンに対応する第２レベルに遷移すると、前記駆動パルス信号を、前記スイッチングトランジスタのオンに対応する第３レベルに遷移させ、
（２）前記パルス変調信号が前記第２レベルから前記第１レベルに遷移するタイミングと、前記比較信号がアサートされるタイミングのうち、遅いタイミングで、前記駆動パルス信号を、前記スイッチングトランジスタのオフに対応する第４レベルに遷移させるドライバと、
を備えることを特徴とする制御回路。
【請求項２】
前記ドライバは、
前記パルス変調信号が前記第１レベルから前記第２レベルに遷移すると、前記スイッチングトランジスタのオンに対応する第５レベルに遷移し、前記比較信号がアサートされると前記スイッチングトランジスタのオフに対応する第６レベルに遷移する中間パルス信号を生成する第１論理ゲートと、
前記パルス変調信号および前記中間パルス信号の少なくとも一方が、前記スイッチングトランジスタのオンに対応するレベルをとるとき、前記駆動パルス信号を前記第３レベルとし、それ以外のとき、前記駆動パルス信号を前記第４レベルとする第２論理ゲートと、
を含むことを特徴とする請求項１に記載の制御回路。
【請求項３】
前記ドライバは、
そのセット端子に前記パルス変調信号が入力され、そのリセット端子に前記比較信号が入力されたＳＲフリップフロップと、
前記ＳＲフリップフロップの出力と前記パルス変調信号の論理和を、前記駆動パルス信号として出力するＯＲゲートと、
を含むことを特徴とする請求項１または２に記載の制御回路。
【請求項４】
１つの半導体基板に一体集積化されることを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項５】
請求項１から４のいずれかに記載の制御回路を備えることを特徴とするスイッチング電源。
【請求項６】
請求項５に記載のスイッチング電源を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関する。
【背景技術】
【０００２】
入力電圧よりも高い電圧もしくは低い電圧を生成する目的で、あるいは交流電圧を直流電圧に、あるいは直流電圧を交流電圧に変換する目的で、スイッチング電源が利用される。図１は、スイッチング電源２ｒの構成例を示す回路図である。図１のスイッチング電源２ｒは、昇圧ＤＣ／ＤＣコンバータであり、入力端子Ｐ１の電圧ＶＩＮを昇圧し、出力端子Ｐ２に接続された負荷４に電圧ＶＯＵＴを供給する。スイッチング電源２ｒは、インダクタＬ１、整流ダイオードＤ１、出力キャパシタＣ１および制御回路１００ｒを備える。制御回路１００ｒは、パルス変調器１０、スイッチングトランジスタＭ１、ドライバ２０ｒを含む。
【０００３】
パルス変調器１０は、スイッチング電源２の出力電圧ＶＯＵＴもしくは出力電流ＩＯＵＴが所定の目標値に近づくようにデューティ比が調節されるパルス変調信号Ｓ１を生成する。ドライバ２０ｒは、パルス変調信号Ｓ１を、スイッチングトランジスタＭ１のゲートに出力する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２６６６６４号公報
【特許文献２】特開平６−００６９６９号公報
【特許文献３】特開平１０−１０８４５７号公報
【特許文献４】特開２００８−１７２９０９号公報
【特許文献５】特開２００５−２６１００９号公報
【特許文献６】特開平７−２２２４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スイッチングトランジスタＭ１は、ゲート抵抗ＲＧおよびゲート容量ＣＧなどの寄生パラメータを有し、特にパワートランジスタのゲート容量は大きいため、スイッチングトランジスタＭ１のゲート電圧ＶＧは完全なパルス波形とはならず、なまってしまう。
【０００６】
図２（ａ）は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のゲート電圧−ドレイン電流（ＶＧ−ＩＭ１）特性を示す図であり、図２（ｂ）は、パルス変調信号Ｓ１とゲート電圧ＶＧの波形図である。
【０００７】
図２（ａ）に示すように、ゲート電圧ＶＧがしきい値電圧ＶＴＨより低い領域では、スイッチングトランジスタＭ１にはほとんど電流が流れない。ここで、スイッチング電源２ｒの出力電流ＩＯＵＴが小さな軽負荷状態では、パルス変調信号Ｓ１のデューティ比（オン時間）が小さくなり、パルス変調信号Ｓ１がハイレベルに遷移しているにもかかわらず、ゲート電圧ＶＧがしきい値電圧ＶＴＨを超えない状況が生じうる。
【０００８】
ゲート電圧ＶＧを変化させるためには、ゲート容量ＣＧを充放電する必要があるため、ドライバ２０ｒにおいて電力が消費される一方、スイッチングトランジスタＭ１には電流ＩＭ１が流れず、インダクタＬ１にエネルギーが蓄えられない。すなわち、図２（ｂ）にてハッチングを付したゲート電圧変化に相当する電荷が無駄に消費され、スイッチング電源の効率が悪化する。なお、かかる問題は、昇圧ＤＣ／ＤＣコンバータに限らず、降圧ＤＣ／ＤＣコンバータ、あるいはＡＣ／ＤＣコンバータ、ＤＣ／ＡＣコンバータなど別のスイッチング電源においても生じうる。
【０００９】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、スイッチング電源の高効率化にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は、スイッチング電源の制御回路に関する。制御回路は、スイッチングトランジスタの両端間の検出電圧を所定のしきい値電圧と比較し、検出電圧がしきい値電圧より小さくなるとアサートされる比較信号を生成するコンパレータと、スイッチング電源の出力が安定化するようにデューティ比が調節されるパルス変調信号を生成するパルス変調器と、パルス変調信号および比較信号にもとづき、スイッチングトランジスタの駆動パルス信号を生成するドライバと、を備える。ドライバは、（１）パルス変調信号が、スイッチングトランジスタのオフに対応する第１レベルから、スイッチングトランジスタのオンに対応する第２レベルに遷移すると、駆動パルス信号を、スイッチングトランジスタのオンに対応する第３レベルに遷移させる。またドライバは、（２）パルス変調信号がスイッチングトランジスタのオンに対応する第２レベルからオフに対応する第１レベルに遷移するタイミングと、比較信号がアサートされるタイミングのうち、遅いタイミングで、駆動パルス信号を、スイッチングトランジスタのオフに対応する第４レベルに遷移させる。
【００１１】
スイッチングトランジスタのゲート電圧が、ＦＥＴ（Field Effect Transistor）のしきい値電圧を超えると、スイッチングトランジスタの両端間の検出電圧が小さくなる。この態様によれば、検出電圧にもとづいて、スイッチングトランジスタのゲート電圧がしきい値電圧を超えたことを検出した後に、駆動パルス信号をスイッチングトランジスタがオフするレベルに遷移させるため、確実にスイッチングトランジスタに電流を流して、誘導性素子にエネルギーを蓄えることができるため、無駄なゲート容量の充放電を抑制できる。
【００１２】
ドライバは、パルス変調信号がスイッチングトランジスタのオフに対応する第１レベルからオンに対応する第２レベルに遷移すると、スイッチングトランジスタのオンに対応する第５レベルに遷移し、比較信号がアサートされると、スイッチングトランジスタのオフに対応する第６レベルに遷移する中間パルス信号を生成する第１論理ゲートと、パルス変調信号と中間パルス信号の少なくとも一方が、スイッチングトランジスタのオンに対応するレベルをとるとき、駆動パルス信号を第３レベルとし、それ以外のとき、駆動パルス信号を第４レベルとする第２論理ゲートと、を含む。
【００１３】
ドライバは、そのセット端子にパルス変調信号が入力され、そのリセット端子に比較信号が入力されたＳＲフリップフロップと、ＳＲフリップフロップの出力とパルス変調信号の論理和を、駆動パルス信号として出力するＯＲゲートと、を含んでもよい。
【００１４】
制御回路は、１つの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００１５】
本発明の別の態様は、スイッチング電源に関する。このスイッチング電源は、上述のいずれかの制御回路を備える。
【００１６】
本発明の別の態様は、電子機器に関する。この電子機器は、上述のスイッチング電源を備える。
【００１７】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１８】
本発明のある態様によれば、スイッチング電源の効率を高めることができる。
【図面の簡単な説明】
【００１９】
【図１】スイッチング電源の構成例を示す回路図である。
【図２】図２（ａ）は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のゲート電圧−ドレイン電流特性を示す図であり、図２（ｂ）は、パルス変調信号とゲート電圧の波形図である。
【図３】実施の形態に係るスイッチング電源を備える電子機器の構成を示す回路図である。
【図４】図３のスイッチング電源の動作を示す波形図である。
【発明を実施するための形態】
【００２０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２１】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。また、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２２】
図３は、実施の形態に係るスイッチング電源２を備える電子機器１の構成を示す回路図である。電子機器１は、たとえば携帯電話端末、ＰＤＡ（Personal Digital Assistants）、携帯型オーディオプレイヤ、デジタルカメラなどの電池駆動型デバイスであり、スイッチング電源２および負荷４を備える。スイッチング電源２は、その入力端子Ｐ１に、図示しない電池やＡＣアダプタからの直流の入力電圧ＶＩＮを受け、それを昇圧して、出力端子Ｐ２に接続される負荷４に対して出力電圧ＶＯＵＴを出力する昇圧ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）である。
【００２３】
スイッチング電源２は、制御回路１００、スイッチングトランジスタＭ１、出力回路１０２を備える。制御回路１００は、ひとつの半導体基板に一体集積化された機能ＩＣであり、スイッチングトランジスタＭ１も制御回路１００に集積化されている。
【００２４】
スイッチング電源２は、その出力をフィードバックによって安定化させるＤＣ／ＤＣコンバータである。制御回路１００のフィードバック（ＦＢ）端子には、スイッチング電源２の出力である出力電圧ＶＯＵＴあるいは出力電流ＩＯＵＴの少なくとも一方、あるいは両方がフィードバックされる。本実施の形態において、ＦＢ端子には、出力電圧ＶＯＵＴを分圧したフィードバック電圧ＶＦＢが入力される。
【００２５】
出力回路１０２は、インダクタＬ１、整流素子Ｄ１、出力キャパシタＣ１を含む。出力回路１０２の構成は一般的な昇圧型ＤＣ／ＤＣコンバータの整流平滑回路であるため、ここでの詳細な説明は省略する。整流素子Ｄ１に代えて、同期整流用トランジスタが設けられてもよい。
【００２６】
スイッチングトランジスタＭ１は、インダクタＬ１の一端が接続されるスイッチング端子ＳＷと接地端子の間に設けられる。制御回路１００は、スイッチング電源２の電気的状態のひとつである出力電圧ＶＯＵＴに応じたフィードバック信号ＶＦＢが所定の基準値に近づくように、スイッチングトランジスタＭ１をスイッチングする。これにより入力電圧ＶＩＮや負荷４の状態によらずに、出力電圧ＶＯＵＴが安定化される。
【００２７】
制御回路１００は、スイッチングトランジスタＭ１、パルス変調器１０、コンパレータ１２、ドライバ２０、を備える。
パルス変調器１０は、フィードバック電圧ＶＦＢが所定の基準電圧と一致するようにデューティ比が調節されるパルス変調信号Ｓ１を生成する。パルス変調器１０の構成は特に限定されず、電圧モードの変調器、ピーク電流モードあるいは平均電流モードの変調器、ヒステリシス制御の変調器など、公知の回路を用いればよい。
【００２８】
コンパレータ１２は、スイッチングトランジスタＭ１の両端間の検出電圧ＶＤＳを所定のしきい値電圧ＶＴＨ＿ＤＳと比較し、検出電圧ＶＤＳがしきい値電圧ＶＴＨ＿ＤＳより小さくなるとアサート（たとえばハイレベル）される比較信号Ｓ２を生成する。コンパレータ１２は、チャタリングを防止するためにヒステリシスコンパレータとしてもよい。しきい値電圧ＶＴＨ＿ＤＳは、ゲート電圧ＶＧがしきい値電圧ＶＴＨと等しいときのドレインソース間電圧ＶＤＳ１よりも、小さく設定される。
【００２９】
ドライバ２０は、パルス変調信号Ｓ１および比較信号Ｓ２にもとづき、スイッチングトランジスタＭ１の駆動パルス信号Ｓ３を生成し、スイッチングトランジスタＭ１のゲートに出力する。
【００３０】
具体的には、ドライバ２０は、（１）パルス変調信号Ｓ１が、スイッチングトランジスタＭ１のオフに対応する第１レベル（たとえばローレベル）から、スイッチングトランジスタＭ１のオンに対応する第２レベル（たとえばハイレベル）に遷移すると、駆動パルス信号Ｓ３を、スイッチングトランジスタＭ１のオンに対応する第３レベル（たとえばハイレベル）に遷移させる。
またドライバ２０は、（２）パルス変調信号Ｓ１が第２レベル（ハイレベル）から第１レベル（ローレベル）に遷移するタイミングと、比較信号Ｓ２がアサートされるタイミングのうち、遅いタイミングで、駆動パルス信号Ｓ３を、スイッチングトランジスタＭ１のオフに対応する第４レベル（たとえばローレベル）に遷移させる。
【００３１】
一例としてドライバ２０は、第１論理ゲート２２と、第２論理ゲート２４を含む。
第１論理ゲート２２は、中間パルス信号Ｓ４を生成する。第１論理ゲート２２は、パルス変調信号Ｓ１がスイッチングトランジスタＭ１のオフに対応する第１レベル（ローレベル）からオンに対応する第２レベル（ハイレベル）に遷移すると、中間パルス信号Ｓ４を、スイッチングトランジスタＭ１のオンに対応する第５レベル（ハイレベル）に遷移させる。また、第１論理ゲート２２は、比較信号Ｓ２がアサートされると、中間パルス信号Ｓ４を、スイッチングトランジスタＭ１のオフに対応する第６レベル（ローレベル）に遷移させる。
【００３２】
第２論理ゲート２４は、パルス変調信号Ｓ１と中間パルス信号Ｓ４の少なくとも一方が、スイッチングトランジスタＭ１のオンに対応するレベルをとるとき、駆動パルス信号Ｓ３を、スイッチングトランジスタＭ１のオンに対応する第３レベル（ハイレベル）とし、それ以外のとき、駆動パルス信号Ｓ３を、スイッチングトランジスタＭ１のオフに対応する第４レベル（ローレベル）とする。
【００３３】
たとえば第１論理ゲート２２は、そのセット端子（Ｓ）にパルス変調信号Ｓ１が入力され、そのリセット端子（Ｒ）に比較信号Ｓ２が入力されるＳＲフリップフロップであってもよい。また、第２論理ゲート２４は、パルス変調信号Ｓ１と中間パルス信号Ｓ４の論理和を生成するＯＲゲートであってもよい。
【００３４】
なおドライバ２０の構成は図３のそれには限定されず、当業者であれば、デジタル論理演算回路によって、図３と同等の機能を有する回路を設計することができ、それらも本発明の範囲に含まれる。
【００３５】
以上がスイッチング電源２の構成である。続いてその動作を説明する。図４は、図３のスイッチング電源２の動作を示す波形図である。
【００３６】
パルス変調器１０によって、スイッチング電源２の出力電圧ＶＯＵＴが一定レベルに保たれるようにパルス変調信号Ｓ１のデューティ比が調節される。
【００３７】
時刻ｔ１にパルス変調信号Ｓ１がローレベルからハイレベルに遷移すると、第１論理ゲート２２のＳＲフリップフロップがセットされ、中間パルス信号Ｓ４がハイレベルとなる。時刻ｔ１に、第２論理ゲート２４から出力される駆動パルス信号Ｓ３もハイレベルとなる。
【００３８】
駆動パルス信号Ｓ３がハイレベルとなると、スイッチングトランジスタＭ１のゲート電圧ＶＧが上昇し始める。時刻ｔ２に、パルス変調信号Ｓ１がローレベルに遷移するが、中間パルス信号Ｓ４がハイレベルを維持しているため、駆動パルス信号Ｓ３はハイレベルを維持する。
【００３９】
ゲート電圧ＶＧの上昇にともない、スイッチングトランジスタＭ１のドレインソース間の検出電圧ＶＤＳが小さくなる。時刻ｔ３に、検出電圧ＶＤＳがしきい値電圧ＶＴＨ＿ＤＳより低くなると、比較信号Ｓ２がアサートされ、第１論理ゲート２２のＳＲフリップフロップがリセットされる。これにより中間パルス信号Ｓ４がローレベルに遷移し、駆動パルス信号Ｓ３もローレベルとなる。
【００４０】
このスイッチング電源２では、パルス変調信号Ｓ１がローレベルに遷移した後であっても、検出電圧ＶＤＳがしきい値電圧ＶＴＨ＿ＤＳに低下するまで、駆動パルス信号Ｓ３のハイレベルが持続する。上述のように、しきい値電圧ＶＴＨ＿ＤＳは、ゲート電圧ＶＧがしきい値電圧ＶＴＨと等しいときのドレインソース間電圧ＶＤＳ１よりも小さく設定される。したがって、検出電圧ＶＤＳがしきい値電圧ＶＴＨ＿ＤＳに低下する過程において、ゲート電圧ＶＧが、しきい値電圧ＶＴＨを上回ることが保証される。
【００４１】
実施の形態に係るスイッチング電源２によれば、パルス変調信号Ｓ１の毎サイクルごとに、スイッチングトランジスタＭ１を確実にオンして、ドレイン電流ＩＭ１を発生させ、インダクタＬ１にエネルギーを蓄えることができる。結果として、スイッチングトランジスタＭ１のゲート容量を充放電するための電荷は無駄とならず、スイッチング電源２の効率を高めることができる。
【００４２】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４３】
実施の形態は昇圧ＤＣ／ＤＣコンバータについて説明したが、本発明は降圧型、昇降圧型のＤＣ／ＤＣコンバータにも適用可能である。この変形例においては、スイッチングトランジスタが、接地端子側ではなく、入力電圧側に接続されることになるが、その両端間の電圧をしきい値電圧と比較するコンパレータを設ければよい。
【００４４】
さらには、インダクタＬ１に代えてトランスを有する絶縁型スイッチング電源にも適用可能である。また、ＤＣ／ＤＣコンバータに限らず、それと同様にスイッチングトランジスタを有するＡＣ／ＤＣコンバータ、あるいはＤＣ／ＡＣコンバータにも適用可能であり、こうした変形例も本発明に含まれる。
【００４５】
本実施の形態において、各信号のハイレベル、ローレベルの論理値、電圧信号の大小の関係は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００４６】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００４７】
１…電子機器、２…スイッチング電源、４…負荷、１００…制御回路、１０２…出力回路、Ｐ１…入力端子、Ｐ２…出力端子、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流素子、Ｍ１…スイッチングトランジスタ、１０…パルス変調器、１２…コンパレータ、２０…ドライバ、２２…第１論理ゲート、２４…第２論理ゲート、Ｓ１…パルス変調信号、Ｓ２…比較信号、Ｓ３…駆動パルス信号、Ｓ４…中間パルス信号。
【図１】
2013042629.tif 000003
【図２】
2013042629.tif 000004
【図３】
2013042629.tif 000005
【図４】
2013042629.tif 000006