(57)【要約】【課題】電子装置の品質の向上化を図る。【解決手段】電子装置９のマザーボード１において、ＳＯＰ２やチップ部品３が搭載される電極パッド（電極端子）に近接して設けられた上面側スルーホールランド１ｈ，１ｊをＳＭＤ構造にすることで、これらのスルーホールランドが絶縁膜でほぼ覆われるため、リフローやフロー時に半田１０が飛散しても電極パッドとスルーホールランド間、およびスルーホールランド同士での半田ブリッジや半田ショートの発生を低減または防止することができる。【選択図】図２
2013258330.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む電子装置の製造方法：
（ａ）上面と、前記上面の第１電子部品搭載領域に設けられた複数の第１上面側電極パッドと、前記上面に形成され、かつ、前記複数の第１上面側電極パッドとそれぞれ電気的に接続された複数の第１上面側スルーホールランドと、前記上面の第２電子部品搭載領域に設けられた複数の第２上面側電極パッドと、前記上面に形成され、かつ、前記複数の第２上面側電極パッドとそれぞれ電気的に接続された複数の第２上面側スルーホールランドと、前記上面とは反対側の下面、前記下面に形成され、かつ、前記複数の第１上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第１下面側スルーホールランドと、前記下面に形成され、かつ、前記複数の第２上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第２下面側スルーホールランドと、前記第１上面側スルーホールランドおよび前記第１下面側スルーホールランドのうちの一方から他方に向かって形成された第１貫通孔と、前記第２上面側スルーホールランドおよび前記第２下面側スルーホールランドのうちの一方から他方に向かって形成された第２貫通孔と、前記複数の第１上面側電極パッド、前記複数の第２上面側電極パッド、前記複数の第１上面側スルーホールランドおよび前記複数の第２上面側スルーホールランドのそれぞれを露出するように前記上面上に形成された上面側絶縁膜と、前記複数の第１下面側スルーホールランドおよび前記複数の第２下面側スルーホールランドのそれぞれを露出するように前記下面上に形成された下面側絶縁膜と、前記上面側絶縁膜および前記下面側絶縁膜のそれぞれから露出する前記複数の第１上面側電極パッド、前記複数の第２上面側電極パッド、前記複数の第１上面側スルーホールランド、前記複数の第２上面側スルーホールランド、前記複数の第１下面側スルーホールランド、前記複数の第２下面側スルーホールランド、前記第１貫通孔および前記第２貫通孔のそれぞれの表面に形成された半田層と、を有する実装基板を準備する工程；
ここで、
前記複数の第１および第２上面側電極パッドのそれぞれの表面は、前記上面側絶縁膜から露出しており、
前記複数の第１および第２上面側スルーホールランドのそれぞれの表面のうちの一部は、前記上面側絶縁膜から露出しており、
さらに、前記半田層は、以下の工程（ａ１）−（ａ２）により形成される、
（ａ１）溶融した第１半田材を有する半田槽に前記実装基板を浸すことで、前記上面側絶縁膜および前記下面側絶縁膜のそれぞれから露出する前記複数の第１上面側電極パッド、前記複数の第２上面側電極パッド、前記複数の第１上面側スルーホールランド、前記複数の第２上面側スルーホールランド、前記複数の第１下面側スルーホールランド、前記複数の第２下面側スルーホールランド、前記第１貫通孔および前記第２貫通孔のそれぞれの前記表面に溶融した前記第１半田材を付着する工程；
（ａ２）前記（ａ１）工程の後、前記実装基板を前記半田槽から取り出し、前記実装基板の前記上面および前記下面のうちの一方からエアを吹き付けることで、前記第１貫通孔および前記第２貫通孔のそれぞれの内部に位置する前記第１半田材を除去する工程；
（ｂ）前記（ａ）工程の後、前記複数の第１上面側電極パッドおよび前記複数の第２上面側電極パッドのそれぞれの前記表面に形成された前記半田層上に、第２半田材を配置する工程；
（ｃ）前記（ｂ）工程の後、前記第２半田材を介して、半導体チップおよび前記半導体チップと電気的に接続された複数の第１外部端子を有する第１電子部品を前記実装基板の前記第１電子部品搭載領域に、複数の第２外部端子を有する第２電子部品を前記実装基板の前記第２電子部品搭載領域に、それぞれ搭載する工程；
（ｄ）前記（ｃ）工程の後、前記第１および第２電子部品が搭載された前記実装基板に熱を加えることで前記第２半田材を溶融させ、前記複数の第１および第２外部端子と前記複数の第１および第２上面側電極パッドを、それぞれ電気的に接続する工程。
【請求項２】
請求項１において、
前記複数の第１および第２上面側スルーホールランドのそれぞれの表面を覆う前記上面側絶縁膜の開口端は、前記複数の第１および第２上面側スルーホールランドのそれぞれの外周と内周との中間よりも内周側に位置している電子装置の製造方法。
【請求項３】
請求項２において、
前記複数の第１および第２下面側スルーホールランドのそれぞれの表面のうちの一部は、前記下面側絶縁膜から露出している電子装置の製造方法。
【請求項４】
請求項２において、
前記複数の第１および第２下面側スルーホールランドのそれぞれの表面は、前記下面側絶縁膜から露出している電子装置の製造方法。
【請求項５】
請求項２において、
前記（ｃ）工程では、高温雰囲気の炉内において、前記第２半田材を溶融した状態の前記実装基板を移動させる電子装置の製造方法。
【請求項６】
以下の工程を含む電子装置の製造方法：
（ａ）上面と、前記上面の第１電子部品搭載領域に設けられた複数の第１上面側電極パッドと、前記上面に形成され、かつ、前記複数の第１上面側電極パッドとそれぞれ電気的に接続された複数の第１上面側スルーホールランドと、前記上面の第２電子部品搭載領域に設けられた複数の第２上面側電極パッドと、前記上面に形成され、かつ、前記複数の第２上面側電極パッドとそれぞれ電気的に接続された複数の第２上面側スルーホールランドと、前記上面とは反対側の下面、前記下面に形成され、かつ、前記複数の第１上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第１下面側スルーホールランドと、前記下面に形成され、かつ、前記複数の第２上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第２下面側スルーホールランドと、前記第１上面側スルーホールランドおよび前記第１下面側スルーホールランドのうちの一方から他方に向かって形成された第１貫通孔と、前記第２上面側スルーホールランドおよび前記第２下面側スルーホールランドのうちの一方から他方に向かって形成された第２貫通孔と、前記複数の第１上面側電極パッド、前記複数の第２上面側電極パッド、前記複数の第１上面側スルーホールランドおよび前記複数の第２上面側スルーホールランドのそれぞれを露出するように前記上面上に形成された上面側絶縁膜と、前記複数の第１下面側スルーホールランドおよび前記複数の第２下面側スルーホールランドのそれぞれを露出するように前記下面上に形成された下面側絶縁膜と、前記上面側絶縁膜および前記下面側絶縁膜のそれぞれから露出する前記複数の第１上面側電極パッド、前記複数の第２上面側電極パッド、前記複数の第１上面側スルーホールランド、前記複数の第２上面側スルーホールランド、前記複数の第１下面側スルーホールランド、前記複数の第２下面側スルーホールランド、前記第１貫通孔および前記第２貫通孔のそれぞれの表面に形成された半田層と、を有する実装基板を準備する工程；
ここで、
前記複数の第１および第２上面側電極パッドのそれぞれの表面は、前記上面側絶縁膜から露出しており、
前記複数の第１および第２上面側スルーホールランドのそれぞれの表面のうちの一部は、前記上面側絶縁膜から露出しており、
さらに、前記半田層は、以下の工程（ａ１）−（ａ２）により形成される、
（ａ１）溶融した第１半田材を有する半田槽に前記実装基板を浸すことで、前記上面側絶縁膜および前記下面側絶縁膜のそれぞれから露出する前記複数の第１上面側電極パッド、前記複数の第２上面側電極パッド、前記複数の第１上面側スルーホールランド、前記複数の第２上面側スルーホールランド、前記複数の第１下面側スルーホールランド、前記複数の第２下面側スルーホールランド、前記第１貫通孔および前記第２貫通孔のそれぞれの前記表面に溶融した前記第１半田材を付着する工程；
（ａ２）前記（ａ１）工程の後、前記実装基板を前記半田槽から取り出し、前記実装基板の前記上面および前記下面のうちの一方からエアを吹き付けることで、前記第１貫通孔および前記第２貫通孔のそれぞれの内部に位置する前記第１半田材を除去する工程；
（ｂ）前記（ａ）工程の後、半導体チップおよび前記半導体チップと電気的に接続された複数の第１外部端子を有する第１電子部品を前記実装基板の前記第１電子部品搭載領域に、複数の第２外部端子を有する第２電子部品を前記実装基板の前記第２電子部品搭載領域に、それぞれ配置する工程；
（ｃ）前記（ｂ）工程の後、前記実装基板の前記上面を溶融した第２半田材に接触させることで、前記複数の第１および第２外部端子と前記複数の第１および第２上面側電極パッドを、それぞれ電気的に接続する工程。
【請求項７】
請求項６において、
前記複数の第１および第２上面側スルーホールランドのそれぞれの表面を覆う前記上面側絶縁膜の開口端は、前記複数の第１および第２上面側スルーホールランドのそれぞれの外周と内周との中間よりも内周側に位置している電子装置の製造方法。
【請求項８】
請求項７において、
前記複数の第１および第２下面側スルーホールランドのそれぞれの表面のうちの一部は、前記下面側絶縁膜から露出している電子装置の製造方法。
【請求項９】
請求項７において、
前記複数の第１および第２下面側スルーホールランドのそれぞれの表面は、前記下面側絶縁膜から露出している電子装置の製造方法。
【請求項１０】
請求項６において、
前記（ｂ）工程では、接着材を用いて前記第１および第２電子部品のそれぞれを前記実装基板に固定しておく電子装置の製造方法。
【請求項１１】
上面と、前記上面の第１電子部品搭載領域に設けられた複数の第１上面側電極パッドと、前記上面に形成され、かつ、前記複数の第１上面側電極パッドとそれぞれ電気的に接続された複数の第１上面側スルーホールランドと、前記上面の第２電子部品搭載領域に設けられた複数の第２上面側電極パッドと、前記上面に形成され、かつ、前記複数の第２上面側電極パッドとそれぞれ電気的に接続された複数の第２上面側スルーホールランドと、前記上面とは反対側の下面、前記下面に形成され、かつ、前記複数の第１上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第１下面側スルーホールランドと、前記下面に形成され、かつ、前記複数の第２上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第２下面側スルーホールランドと、前記第１上面側スルーホールランドおよび前記第１下面側スルーホールランドのうちの一方から他方に向かって形成された第１貫通孔と、前記第２上面側スルーホールランドおよび前記第２下面側スルーホールランドのうちの一方から他方に向かって形成された第２貫通孔と、前記複数の第１上面側電極パッド、前記複数の第２上面側電極パッド、前記複数の第１上面側スルーホールランドおよび前記複数の第２上面側スルーホールランドのそれぞれを露出するように前記上面上に形成された上面側絶縁膜と、前記複数の第１下面側スルーホールランドおよび前記複数の第２下面側スルーホールランドのそれぞれを露出するように前記下面上に形成された下面側絶縁膜と、前記上面側絶縁膜および前記下面側絶縁膜のそれぞれから露出する前記複数の第１上面側電極パッド、前記複数の第２上面側電極パッド、前記複数の第１上面側スルーホールランド、前記複数の第２上面側スルーホールランド、前記複数の第１下面側スルーホールランド、前記複数の第２下面側スルーホールランド、前記第１貫通孔および前記第２貫通孔のそれぞれの表面に形成された半田層と、を備えた実装基板と、
半導体チップおよび前記半導体チップと電気的に接続された複数の第１外部端子を有し、前記第１上面側電極パッドに半田を介して前記第１外部端子が電気的に接続された第１電子部品と、
前記第２上面側電極パッドに半田を介して第２外部端子が電気的に接続された第２電子部品と、
を有し、
前記複数の第１および第２上面側電極パッドのそれぞれの表面は、前記上面側絶縁膜から露出しており、
前記複数の第１および第２上面側スルーホールランドのそれぞれの表面のうちの一部は、前記上面側絶縁膜から露出している電子装置。
【請求項１２】
請求項１１において、
前記複数の第１および第２上面側スルーホールランドのそれぞれの表面を覆う前記上面側絶縁膜の開口端は、前記複数の第１および第２上面側スルーホールランドのそれぞれの外周と内周との中間よりも内周側に位置している電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置およびその製造技術に関し、例えば電子部品（半導体装置）が半田実装された実装基板を有する電子装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
電子部品を実装した基板のうち、格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板について、例えば特開平１１−１０２９９０号公報（特許文献１）にそのランド（電極）パターンが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１０２９９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、電子装置（電子システム）の高機能化に伴い、実装基板（マザーボード、配線基板）上に半田材を用いて搭載される半導体装置（半導体パッケージ）の数、さらには、各半導体装置の外部端子の数は、増加する傾向にある。
【０００５】
また、電子装置（電子システム）の小型化の要求にも応えるべく、各外部端子の間隔（距離）も近くなる傾向にある。
【０００６】
この結果、実装基板の各電極パッド（電極端子）の表面（絶縁膜からの露出面）に設けられた半田材が溶融した際、ある電極パッド（電極端子）上の半田材が、この電極パッドの近傍に設けられた別の電極パッド（電極端子）上の半田材と接触（半田ブリッジ、ショート）することが分かった。
【０００７】
本願において開示される実施の形態の目的は、電子装置の品質の向上化を図ることができる技術を提供することにある。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態の電子装置の製造方法は、（ａ）絶縁膜の複数の開口部のそれぞれから露出する各電極パッドおよび各スルーホールランドのそれぞれの表面に半田層が形成され、複数の電極パッドのそれぞれの表面は絶縁膜から露出し、複数のスルーホールランドのそれぞれの表面のうちの一部は絶縁膜から露出した実装基板を準備する。（ｂ）複数の外部端子を有する電子部品を実装基板の複数の電極パッドに搭載する。（ｃ）電子部品が搭載された実装基板に熱を加えて半田を溶融させ、複数の外部端子と複数の電極パッドをそれぞれ電気的に接続する、ものである。
【００１０】
また、一実施の形態の電子装置は、絶縁膜の複数の開口部のそれぞれから露出する各電極パッドおよび各スルーホールランドのそれぞれの表面に半田層が形成され、複数の電極パッドのそれぞれの表面は絶縁膜から露出し、複数のスルーホールランドのそれぞれの表面のうちの一部は絶縁膜から露出した実装基板を有している。さらに、複数の電極パッドのそれぞれに半田を介して外部端子が電気的に接続された電子部品を有しているものである。
【発明の効果】
【００１１】
一実施の形態によれば、例えば、電子装置の品質の向上化を図ることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態の電子装置の構造の一例を示す平面図である。
【図２】図１のＡ−Ａ線に沿って切断した構造を示す断面図である。
【図３】図１のマザーボードにおけるＳＭＤ構造のパッドの構造の一例を示す部分断面図である。
【図４】図１のマザーボードにおけるＮＳＭＤ構造のパッドの構造の一例を示す部分断面図である。
【図５】図１のマザーボードに搭載されたＳＯＰの構造の一例を一部破断して示す斜視図である。
【図６】図５のＳＯＰの組み立てにおけるダイボンディング後の構造の一例を示す断面図である。
【図７】図５のＳＯＰの組み立てにおけるワイヤボンディング後の構造の一例を示す断面図である。
【図８】図５のＳＯＰの組み立てにおける樹脂モールド後の構造の一例を示す断面図である。
【図９】図５のＳＯＰの組み立てにおける切断・成形後の構造の一例を示す断面図である。
【図１０】図１のマザーボードに搭載されたチップ部品の構造の一例を長手方向に沿って切断して示す断面図である。
【図１１】図１０のチップ部品の電極部の構造の一例を幅方向に沿って切断して示す断面図である。
【図１２】図１０のチップ部品の構造の一例を本体の中央で幅方向に沿って切断して示す斜視図である。
【図１３】図１に示すマザーボードの製造方法の一例を示すプロセスフロー図である。
【図１４】図１に示すマザーボードの製造方法の一例を示すプロセスフロー図である。
【図１５】図１のマザーボードの製造における半田層形成前の構造の一例を示す平面図である。
【図１６】図１５のＡ−Ａ線に沿って切断した構造を示す断面図である。
【図１７】図１のマザーボードにおけるＳＭＤ構造のスルーホールランドの構造の一例を示す部分平面図である。
【図１８】図１７のＡ−Ａ線に沿って切断した構造を示す断面図である。
【図１９】図１のマザーボードの製造工程のレベラー工程における半田槽付け状態の一例を示す断面図である。
【図２０】図１９のレベラー工程における半田層形成後の構造の一例を示す断面図である。
【図２１】図１９のレベラー工程における半田材除去後の構造の一例を示す断面図である。
【図２２】図１のマザーボードの製造における半田層形成後の構造の一例を示す平面図である。
【図２３】図２２のＡ−Ａ線に沿って切断した構造を示す断面図である。
【図２４】図１に示す電子装置の製造における部品搭載後の構造の一例を示す平面図である。
【図２５】図２４のＡ−Ａ線に沿って切断した構造を示す断面図である。
【図２６】図１に示す電子装置の製造におけるリフロー後の構造の一例を示す平面図である。
【図２７】図２６のＡ−Ａ線に沿って切断した構造を示す断面図である。
【図２８】図１に示す電子装置の製造工程のリフロー工程におけるリフロー処理の状態の一例を示す概念図である。
【図２９】比較例のレジスト塗布時のマザーボードのスルーホール内の状態を示す断面図である。
【図３０】比較例のリフロー処理時のマザーボードのスルーホール内の状態を示す断面図である。
【図３１】図１に示す電子装置の製造におけるＤＩＰ搭載後の構造の一例を示す平面図である。
【図３２】図３１のＡ−Ａ線に沿って切断した構造を示す断面図である。
【図３３】図１に示す電子装置の製造工程のフロー工程におけるフロー処理の状態の一例を示す概念図である。
【図３４】実施の形態の変形例の電子装置の構造を示す断面図である。
【図３５】電子装置の製造における部品搭載後の構造の一例を示す断面図である。
【発明を実施するための形態】
【００１３】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１４】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１５】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１６】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１７】
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
【００１８】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１９】
（実施の形態）
図１は実施の形態の電子装置の構造の一例を示す平面図、図２は図１のＡ−Ａ線に沿って切断した構造を示す断面図、図３は図１のマザーボードにおけるＳＭＤ構造のパッドの構造の一例を示す部分断面図、図４は図１のマザーボードにおけるＮＳＭＤ構造のパッドの構造の一例を示す部分断面図である。
【００２０】
本実施の形態の電子装置は、実装基板に半導体装置などの電子部品が半田を介して搭載されたものである。
【００２１】
図１〜図４を用いて電子装置（電子システム）９の構成について説明すると、マザーボード１（実装基板、配線基板）と、マザーボード１に半田実装されたＳＯＰ（電子部品、半導体装置：Small Outline Package)２、チップ部品（電子部品）３およびＤＩＰ（電子部品、半導体装置：Dual in-line package) ４とから成る。
【００２２】
マザーボード１は、上面（一方の面、第１面）１ａと、その反対側の下面（他方の面、第２面）１ｂとを有している。
【００２３】
そこで本実施の形態の電子装置９では、図１および図２に示すようにマザーボード１の上面（第１面）１ａに、面実装タイプのＳＯＰ２とチップ部品３が半田１０を介してそれぞれ実装され、さらに下面（第２面）１ｂに、ピン挿入タイプのＤＩＰ４が半田１０を介して実装されている。
【００２４】
なお、本実施の形態のマザーボード１には、その上面１ａおよび下面１ｂにおいて、ＳＭＤ（Solder Mask Defined)構造のスルーホールランドと、ＮＳＭＤ（Non Solder Mask Defined)構造のスルーホールランドとがそれぞれ複数設けられている。
【００２５】
図３は、ＳＭＤ構造のスルーホールランド１ｃａであり、その表面の周縁部および側面１ｃｃは絶縁膜であるソルダレジスト膜１ｄによって覆われている。言い換えると、ＳＭＤ構造のスルーホールランド１ｃａでは、その表面のうちの一部（上面における中央部（スルーホール開口を含む部分））が、ソルダレジスト膜１ｄに形成された開口部から露出しており、表面のうちの上面の周縁部と側面１ｃｃはソルダレジスト膜１ｄによって覆われている。
【００２６】
一方、図４は、ＮＳＭＤ構造のスルーホールランド１ｃｂであり、その表面は全て露出している。言い換えると、ＮＳＭＤ構造のスルーホールランド１ｃｂでは、その表面の上面および側面１ｃｃが、ソルダレジスト膜１ｄに形成された開口部から露出しており、ソルダレジスト膜１ｄで覆われていない。
【００２７】
そこで、本実施の形態のマザーボード１には、ＳＭＤ構造のスルーホールランド１ｃａとＮＳＭＤ構造のスルーホールランド１ｃｂとが混在して設けられており、電子部品が搭載される電極パッド（電極端子）に近接して設けられたスルーホールランドは、ＳＭＤ構造となっている。一方、ＤＩＰ４が搭載されるスルーホールランドや上記電極パッド（電極端子）と離れて設けられた（近接していない）スルーホールランドは、ＮＳＭＤ構造となっている。
【００２８】
次に、本実施の形態の電子装置９の組み立てについて説明する。
【００２９】
図５は図１のマザーボードに搭載されたＳＯＰの構造の一例を一部破断して示す斜視図、図６は図５のＳＯＰの組み立てにおけるダイボンディング後の構造の一例を示す断面図、図７は図５のＳＯＰの組み立てにおけるワイヤボンディング後の構造の一例を示す断面図である。また、図８は図５のＳＯＰの組み立てにおける樹脂モールド後の構造の一例を示す断面図、図９は図５のＳＯＰの組み立てにおける切断・成形後の構造の一例を示す断面図である。さらに、図１０は図１のマザーボードに搭載されたチップ部品の構造の一例を長手方向に沿って切断して示す断面図、図１１は図１０のチップ部品の電極部の構造の一例を幅方向に沿って切断して示す断面図、図１２は図１０のチップ部品の構造の一例を本体の中央で幅方向に沿って切断して示す斜視図である。
【００３０】
まず、マザーボード１と、マザーボード１に実装する電子部品とを準備する。本実施の形態では、電子部品として、マザーボード１に面実装型のＳＯＰ２およびチップ部品３、さらにピン挿入型のＤＩＰ４が搭載される場合を取り上げて説明する。つまり、マザーボード１上にＳＯＰ２とチップ部品３とＤＩＰ４が搭載される電子装置９の組み立てを説明する。
【００３１】
したがって、マザーボード１とＳＯＰ２とチップ部品３とＤＩＰ４を準備する。ここで、図５〜図９を用いてＳＯＰ２について説明する。
【００３２】
ＳＯＰ２は、面実装型の半導体パッケージであり、図５に示すように、半導体チップ８が搭載されたタブ２ａと、タブ２ａを支持する吊りリード２ｄと、半導体チップ８の周囲に配置された複数のインナリード２ｂと、複数のインナリード２ｂのそれぞれと繋がる複数のアウタリード（外部端子）２ｃとを有している。
【００３３】
また、半導体チップ８は、例えばシリコンから成り、樹脂ペーストや銀ペーストなどのダイボンド材２ｅを介してタブ２ａに固着されている。さらに半導体チップ８の表面電極８ａ（図７参照）は、金線などのワイヤ２ｇを介してインナリード２ｂに電気的に接続されている。
【００３４】
また、半導体チップ８や複数のインナリード２ｂおよび複数のワイヤ２ｇは、封止体２ｆによって樹脂封止されている。封止体２ｆは、例えばエポキシ系の熱硬化性樹脂などから成る。
【００３５】
なお、タブ２ａや複数のインナリード２ｂ、およびアウタリード２ｃ、さらには吊りリード２ｄは、例えば銅合金、あるいは鉄−ニッケル合金などから成る。
【００３６】
次に、図６〜図９を用いて図５に示すＳＯＰ２の組み立てについて説明する。
【００３７】
まず、図６に示す薄板状のリードフレーム２ｈを準備し、その後、リードフレーム２ｈのタブ２ａに半導体チップ８を搭載する。図５に示すようにダイボンド材２ｅを介して半導体チップ８をタブ２ａに固着する。
【００３８】
その後、図７に示すように、ワイヤ２ｇを介して半導体チップ８の表面電極８ａとインナリード２ｂとを電気的に接続する。
【００３９】
さらに、図８に示すように、封止用樹脂によって封止体２ｆを形成し、半導体チップ８、複数のワイヤ２ｇおよび複数のインナリード２ｂを封止する。
【００４０】
その後、図９に示すように、アウタリード２ｃをリードフレーム２ｈから切断・分離し、ガルウィング状に曲げ成形することで、ＳＯＰ２の組み立て完了となる。
【００４１】
次に、図１０〜図１２を用いて、チップ部品３の構成について説明する。
【００４２】
本実施の形態では、チップ部品３の一例としてチップコンデンサを取り上げて説明する。
【００４３】
図１０〜図１２に示すように、チップ部品（チップコンデンサ、電子部品）３は、上面３ａ、上面３ａの反対側の下面３ｂ、および上面３ａと下面３ｂの間に位置する４つの側面３ｃを有している。４つの側面３ｃには、図１０に示すように互いに対向する側面（短側面）３ｃａおよび側面（短側面）３ｃｂが含まれる。また、４つの側面３ｃには、図１１に示すように側面３ｃａ、３ｃｂと交差する側面（長側面）３ｃｃおよび側面（長側面）３ｃｄが含まれる。側面３ｃｃと側面３ｃｄは、図１１に示すように互いに対向している。
【００４４】
なお、チップ部品（チップコンデンサ）３の外形サイズは規格で規定されている。例えば、比較的小型のチップ部品３の平面サイズの例を挙げると、１００５サイズ（１．０ｍｍ×０．５ｍｍ）、０６０３サイズ（０．６ｍｍ×０．３ｍｍ）、０４０２サイズ（０．４ｍｍ×０．２ｍｍ）などがある。上記した平面サイズは、（相対的に長い辺（側面３ｃｃ、３ｃｄ）の長さ×相対的に短い辺（側面３ｃａ、３ｃｂ）の長さ）の寸法を示している。
【００４５】
また、チップ部品（チップコンデンサ）３は、図１０に示すように側面３ｃａを覆う電極（電極端子、外部電極、金属膜）３ｄａ、および側面３ｃｂを覆う電極（電極端子、外部電極、金属膜）３ｄｂを有している。また、チップ部品３は、絶縁層（誘電体層、絶縁体）３ｅを介して積層される複数の内部電極３ｆを有している。詳しくは、内部電極３ｆには、電極３ｄａに接続される内部電極３ｆａと、電極３ｄｂに接続される内部電極３ｆｂが含まれ、内部電極３ｆａと内部電極３ｆｂが絶縁層３ｅを介して交互に積層されている。また、チップ部品（チップコンデンサ）３では、誘電体を介して対向配置される内部電極３ｆａ、３ｆｂに形成された容量を外部に取り出すための外部電極端子として、側面３ｃａ、３ｃｂを覆う電極３ｄａ、３ｄｂを形成している。
【００４６】
電極３ｄａ、３ｄｂは、それぞれ金属膜であって、例えば本実施の形態では、銅（Ｃｕ）膜、ニッケル（Ｎｉ）膜、錫（Ｓｎ）膜を順次積層した積層金属膜から成る。電極３ｄａは、側面３ｃａの他、上面３ａ、下面３ｂ、および側面３ｃｃ、３ｃｄのうち、側面３ｃａに連なる一部を覆う。一方、電極３ｄｂは、側面３ｃｂの他、上面３ａ、下面３ｂ、および側面３ｃｃ、３ｃｄのうち、側面３ｃｂに連なる一部を覆う。
【００４７】
また、チップ部品（チップコンデンサ）３は電極３ｄａ、３ｄｂの間に、内部電極３ｆを覆う絶縁層３ｅを有する。つまり、電極３ｄａと電極３ｄｂは、上面３ａ、下面３ｂ、および側面３ｃｃ、３ｃｄにおいて、電極３ｄａ、３ｄｂ間に配置される絶縁層３ｅにより絶縁されている。
【００４８】
本実施の形態のチップ部品（チップコンデンサ）３のように、４つの側面３ｃのうちの１つの側面３ｃａを覆う電極（外部端子）３ｄａ、および側面３ｃａと対向する側面３ｃｂを覆う電極（外部端子）３ｄｂを有する電子部品を、チップ型の電子部品と呼ぶ。チップ型の電子部品は、互いに対向する二つの側面に電極端子を形成することで、半田などの接合材を介して容易に表面実装することができる。このため、本実施の形態で説明するコンデンサ部品の他、抵抗部品、インダクタ部品（コイル部品）など、種々の受動部品（電子部品）にチップ型の構造が適用される。
【００４９】
次に、図２に示すＤＩＰ４について説明する。ＤＩＰ４は、ピン挿入タイプの半導体装置（電子部品）であり、封止体４ｂの内部に半導体チップ８（図５参照）が組み込まれ、半導体チップ８と電気的に接続された複数のアウタリード（外部端子）４ａが封止体４ｂから露出している。
【００５０】
次に、図１３および図１４に示すフロー図に沿ってマザーボード（実装基板）１の形成方法について説明する。
【００５１】
図１３および図１４は図１に示すマザーボードの製造方法の一例を示すプロセスフロー図、図１５は図１のマザーボードの製造における半田層形成前の構造の一例を示す平面図、図１６は図１５のＡ−Ａ線に沿って切断した断面図、図１７は図１のマザーボードにおけるＳＭＤ構造のスルーホールランドの構造の一例を示す部分平面図、図１８は図１７のＡ−Ａ線に沿って切断した断面図である。
【００５２】
また、図１９は図１のマザーボードの製造工程のレベラー工程における半田槽付け状態の一例を示す断面図である。さらに、図２０は図１９のレベラー工程における半田層形成後の構造の一例を示す断面図、図２１は図１９のレベラー工程における半田材除去後の構造の一例を示す断面図、図２２は図１のマザーボードの製造における半田層形成後の構造の一例を示す平面図、図２３は図２２のＡ−Ａ線に沿って切断した断面図である。
【００５３】
まず、図１３のステップＳ１の「材料切断」を行う。すなわち、所望のワークサイズとなるように図２に示す基材１ｖを切断する。基材１ｖは、例えば、ガラスエポキシ樹脂などからなる。
【００５４】
その後、ステップＳ２の「積層」を行って基材１ｖに表裏面の外層板を積層する。
【００５５】
その後、ステップＳ３の「貫通孔形成」を行って複数のスルーホール（ビア）を形成する。上記貫通孔は、例えばドリルなどを用いて形成する。
【００５６】
その後、ステップＳ４の「銅めっき形成」を行って各スルーホールの表面に銅めっきを形成する。これにより、表裏面の導体層を上記銅めっきで接続する。
【００５７】
その後、ステップＳ５の「パターン形成」を行う。ここでは、上記導体層に対して露光・現像・エッチングを行って所望のパターンを形成し、これら導体層からなる表裏面の配線層を形成する。
【００５８】
その後、図１４のステップＳ６の「レジスト塗布」を行う。すなわち、基材１ｖの表裏両面の配線層における配線パターン上の所望の位置にソルダレジスト膜を形成する。この時、本実施の形態のマザーボード１では、複数のスルーホールに対して、ＳＭＤ構造のスルーホールランドとＮＳＭＤ構造のスルーホールランドとをそれぞれ設ける。
【００５９】
本実施の形態のマザーボード１では、電子部品が搭載される電極パッド（電極端子）に近接して設けられたスルーホールランドは、ＳＭＤ構造となっており、一方、ＤＩＰ４が搭載されるスルーホールランドや上記電極パッド（電極端子）と離れて設けられた（近接していない）スルーホールランドは、ＮＳＭＤ構造となっている。
【００６０】
そこで、図１５および図１６に示すマザーボード１では、その上面１ａにおいて、ＳＯＰ２が搭載される電子部品搭載領域１ｅに形成された複数の上面側電極パッド１ｇに近接する複数の上面側スルーホールランド１ｈや、チップ部品３が搭載される電子部品搭載領域１ｆに形成された複数の上面側電極パッド１ｉに近接する複数の上面側スルーホールランド１ｊは、ＳＭＤ構造となっている。
【００６１】
一方、下面１ｂ側でＤＩＰ４（図１参照）が搭載される複数の上面側スルーホールランド１ｗは、ＮＳＭＤ構造となっている。
【００６２】
また、マザーボード１の下面１ｂ側においても、上面側スルーホールランド１ｈとスルーホール表面の銅めっきを介して電気的に接続された下面側スルーホールランド１ｋや、上面側スルーホールランド１ｊと同じくスルーホール表面の銅めっきを介して電気的に接続された下面側スルーホールランド１ｍは、ＳＭＤ構造である。一方、上面側スルーホールランド１ｗとスルーホール表面の銅めっきを介して電気的に接続された下面側スルーホールランド１ｘは、ＮＳＭＤ構造である。
【００６３】
ここで、マザーボード１の上面１ａと下面１ｂの詳細構造について説明する。
【００６４】
図１５に示すようにマザーボード１の上面１ａには、ＳＯＰ２が搭載される電子部品搭載領域１ｅと、チップ部品３が搭載される電子部品搭載領域１ｆとが形成されており、電子部品搭載領域１ｅにはＳＯＰ２のアウタリード２ｃの配列に対応して複数の上面側電極パッド１ｇが２列に設けられている。
【００６５】
さらに、電子部品搭載領域１ｅには、複数の上面側電極パッド１ｇとそれぞれ配線部１ｕを介して電気的に接続された複数の上面側スルーホールランド１ｈが設けられている。また、図１６に示すように上面１ａと反対側の下面１ｂには、複数の上面側スルーホールランド１ｈとそれぞれ重なる位置に配置された複数の下面側スルーホールランド１ｋが設けられており、上面側スルーホールランド１ｈおよび下面側スルーホールランド１ｋのうちの何れか一方から他方に向かうとともに、上下面の各スルーホールに開口する複数の貫通孔１ｎが形成されている。
【００６６】
同様に、図１５の電子部品搭載領域１ｆには、複数の上面側電極パッド１ｉとそれぞれ配線部１ｕを介して電気的に接続された複数の上面側スルーホールランド１ｊが設けられている。また、図１６に示す下面１ｂには、複数の上面側スルーホールランド１ｊとそれぞれ重なる位置に配置された複数の下面側スルーホールランド１ｍが設けられており、上面側スルーホールランド１ｊおよび下面側スルーホールランド１ｍのうちの何れか一方から他方に向かうとともに、上下面の各スルーホールに開口する複数の貫通孔１ｐが形成されている。
【００６７】
そして、図１６に示すように、複数の上面側電極パッド１ｇ、複数の上面側電極パッド１ｉ、複数の上面側スルーホールランド１ｈおよび複数の上面側スルーホールランド１ｊのそれぞれを露出するように上面１ａ上に上面側ソルダレジスト膜（上面側絶縁膜）１ｑが形成されている。
【００６８】
また、複数の下面側スルーホールランド１ｋおよび複数の下面側スルーホールランド１ｍのそれぞれを露出するように下面１ｂ上に下面側ソルダレジスト膜（下面側絶縁膜）１ｒが形成されている。
【００６９】
なお、上面１ａ側において、ＳＯＰ２が搭載される複数の上面側電極パッド１ｇ、およびチップ部品３が搭載される複数の上面側電極パッド１ｉのそれぞれの表面は、上面側ソルダレジスト膜１ｑから露出している。すなわち、複数の上面側電極パッド１ｇおよび複数の上面側電極パッド１ｉのそれぞれの表面（上面および側面）は、上面側ソルダレジスト膜１ｑに形成された開口部１ｑａから露出している。言い換えると、複数の上面側電極パッド１ｇおよび複数の上面側電極パッド１ｉのそれぞれの上面および側面は、上面側ソルダレジスト膜１ｑで覆われておらず、ＮＳＭＤ構造となっている。つまり、複数の上面側電極パッド１ｇおよび複数の上面側電極パッド１ｉのそれぞれの上面の周縁部および側面は、上面側ソルダレジスト膜１ｑで覆われていない。
【００７０】
一方、上面１ａ側において、複数の上面側スルーホールランド１ｈおよび複数の上面側スルーホールランド１ｊのそれぞれの表面（上面および側面）のうちの一部（上面における中央部（スルーホール開口を含む部分））は、上面側ソルダレジスト膜１ｑに形成された開口部１ｑａから露出している。言い換えると、複数の上面側スルーホールランド１ｈおよび複数の上面側スルーホールランド１ｊのそれぞれの表面のうちの一部（上面の周縁部および側面）は、上面側ソルダレジスト膜１ｑによって覆われており、ＳＭＤ構造となっている。
【００７１】
また、下面１ｂ側において、複数の下面側スルーホールランド１ｋおよび複数の下面側スルーホールランド１ｍのそれぞれの表面（上面および側面）のうちの一部（上面における中央部（スルーホール開口を含む部分））は、下面側ソルダレジスト膜１ｒに形成された開口部１ｒａから露出しており、上面側と同様にＳＭＤ構造となっている。
【００７２】
なお、上面１ａには、ＤＩＰ４搭載用の複数の上面側スルーホールランド１ｗがさらに設けられており、一方、下面１ｂにおいて複数の上面側スルーホールランド１ｗとそれぞれ重なる位置に複数の下面側スルーホールランド１ｘが設けられている。これらスルーホールでは、上面側スルーホールランド１ｗおよび下面側スルーホールランド１ｘのうちの何れか一方から他方に向かうとともに、上下面の各スルーホールに開口する複数の貫通孔１ｙが形成されている。ここで、ＤＩＰ４は、図２に示すように下面１ｂ側に搭載されるが、複数の下面側スルーホールランド１ｘおよび上面側スルーホールランド１ｗとも全てそれぞれの表面（上面および側面）が露出したＮＳＭＤ構造である。
【００７３】
以上により、本実施の形態のマザーボード１では、その上面１ａおよび下面１ｂにおいて、ＳＭＤ構造のスルーホールランドとＮＳＭＤ構造のスルーホールランドとが混在して設けられている。
【００７４】
次に本実施の形態のマザーボード１におけるＳＭＤ構造のスルーホールランドの特徴について説明する。図１７および図１８に示すように、ＳＭＤ構造の複数のスルーホールランド１ｃａのそれぞれの表面を覆うソルダレジスト膜１ｄの開口端１ｄａは、複数のスルーホールランド１ｃａのそれぞれの外周（外径（Ｒ１））と内周（内径（Ｒ２））の中間よりも内周側（内径Ｒ２寄り）に位置していることが好ましい。ここで、複数のスルーホールランド１ｃａは、例えば図１６に示す上面側スルーホールランド１ｈ，１ｊや下面側スルーホールランド１ｋ，１ｍであり、ソルダレジスト膜１ｄは、例えば上面側ソルダレジスト膜１ｑや下面側ソルダレジスト膜１ｒである。
【００７５】
すなわち、ＳＭＤ構造では、そのスルーホールランド１ｃａにおいて、ソルダレジスト膜１ｄをスルーホール内に入り込まない範囲で内径近傍まで塗布してスルーホールランド１ｃａを覆うことが好ましく、これにより、スルーホールランド１ｃａの大部分がソルダレジスト膜１ｄで覆われるため、半田ブリッジを引き起こしにくくすることができる。
【００７６】
以上のようにソルダレジスト膜１ｄを形成することで、図１４のステップＳ６の「レジスト塗布」を終了する。
【００７７】
その後、ステップＳ７の「印刷」を行って、マザーボード１に所望の製造履歴などの情報を印刷する。
【００７８】
その後、ステップＳ８の「半田レベラー処理」を行う。この半田レベラー処理は、マザーボード１において形成した各電極パッド（電極端子）や各スルーホールランドなどの導体部の表面の半田めっき処理であり、銅合金からなる導体部における酸化防止処理である。すなわち、上記導体部を半田層で覆うことにより、導体部の酸化を防止または抑制することができる。
【００７９】
上記半田レベラー処理では、まず、図１９に示すように、溶融した半田材１ｓを有する半田槽５にマザーボード１を浸す。すなわち、溶融した半田材１ｓが収納された半田槽５に、レジスト塗布工程を終えたマザーボード１を浸す。
【００８０】
これにより、上面側ソルダレジスト膜１ｑから露出する図１６に示す複数の上面側電極パッド１ｇ、複数の上面側電極パッド１ｉ、複数の上面側スルーホールランド１ｈおよび複数の上面側スルーホールランド１ｊのそれぞれの表面に溶融した半田材１ｓを付着（配置、転写）させる。下面１ｂ側においても、下面側ソルダレジスト膜１ｒから露出する複数の下面側スルーホールランド１ｋおよび複数の下面側スルーホールランド１ｍのそれぞれの表面に溶融した半田材１ｓを付着（配置、転写）させる。さらに、図１６の複数の貫通孔１ｎや貫通孔１ｐおよび貫通孔１ｙのそれぞれの表面にも溶融した半田材１ｓを付着（配置、転写）させる。
【００８１】
その後、図２０に示すように、マザーボード１を図１９の半田槽５から取り出す（引き上げる）。さらに、図２１に示すように、マザーボード１の図１６に示す上面１ａおよび下面１ｂのうちの何れか一方からエア６を吹き付ける。これにより、上記貫通孔１ｎおよび貫通孔１ｐのそれぞれの内部に位置する半田材１ｓを除去する。
【００８２】
他にも、エア６を吹き付けることにより、上記上面側ソルダレジスト膜１ｑから露出する複数の上面側電極パッド１ｇ、複数の上面側電極パッド１ｉ、複数の上面側スルーホールランド１ｈおよび複数の上面側スルーホールランド１ｊのそれぞれの表面に形成された半田材１ｓの一部（余剰分）を除去する。
【００８３】
さらに、上記下面側ソルダレジスト膜１ｒから露出する複数の下面側スルーホールランド１ｋおよび複数の下面側スルーホールランド１ｍのそれぞれの表面に形成された半田材１ｓの一部（余剰分）、また、複数の貫通孔１ｎや貫通孔１ｐのそれぞれの表面に形成された半田材１ｓの一部（余剰分）を除去する。
【００８４】
すなわち、マザーボード１の一方の面側からエア６を吹き付けることにより、マザーボード１の各ソルダレジスト膜（絶縁膜）の表面に付着した（供給された）半田材１ｓ、マザーボード１の各電極パッドの表面に付着した（供給された）半田材１ｓのうちの一部（余剰分）を除去する。さらに、ピン挿入型のＤＩＰ４のアウタリード（外部端子）４ａが挿入される貫通孔１ｙ内に付着した（供給された）半田材１ｓを除去する（吹き飛ばす）。
【００８５】
これは、各半導体装置の搭載時に、各半導体装置の外部端子（リード）の表面に必要以上に半田材１ｓが付着していると、その周囲に半田材１ｓが溢れる恐れがあるため、半田レベラー処理工程で余分な半田材１ｓを除去するものである。
【００８６】
以上により、半田レベラー処理を終了する。これにより、図２２および図２３に示すように、上面側ソルダレジスト膜１ｑから露出する複数の上面側電極パッド１ｇ、複数の上面側電極パッド１ｉ、複数の上面側スルーホールランド１ｈ、複数の上面側スルーホールランド１ｊのそれぞれの表面に半田層１ｔが形成された状態となる。さらに、下面側ソルダレジスト膜１ｒから露出する複数の下面側スルーホールランド１ｋ、複数の下面側スルーホールランド１ｍ、貫通孔１ｎおよび貫通孔１ｐのそれぞれの表面に半田層１ｔが形成された状態となる。なお、貫通孔１ｎや貫通孔１ｐの表面とは孔の内壁（側壁）のことである。
【００８７】
その後、図１４のステップＳ９の「外形加工」を行ってマザーボード１の外形を形成する。
【００８８】
その後、ステップＳ１０の「検査」を行う。ここでは、マザーボード１の導通検査や絶縁検査を行ってマザーボード１の良品・不良品の判別を行う。
【００８９】
なお、電子装置９の組み立てではこの検査工程で良品となったマザーボード１を用いる。
【００９０】
図２４は図１に示す電子装置の製造における部品搭載後の構造の一例を示す平面図、図２５は図２４のＡ−Ａ線に沿って切断した構造を示す断面図、図２６は図１に示す電子装置の製造におけるリフロー後の構造の一例を示す平面図、図２７は図２６のＡ−Ａ線に沿って切断した構造を示す断面図である。
【００９１】
次に、図２４および図２５に示すように、電子部品の搭載を行う。
【００９２】
まず、マザーボード１の一方の面（第１面）側、ここでは上面１ａ側の各電子部品搭載領域にＳＯＰ２およびチップ部品３を搭載する。本実施の形態では、半導体チップ８および半導体チップ８と電気的に接続された複数のアウタリード（外部端子）２ｃを有するＳＯＰ２を、マザーボード１の電子部品搭載領域１ｅに搭載する。さらに、複数の電極（外部端子）３ｄａ，３ｄｂを有するチップ部品３を、マザーボード１の電子部品搭載領域１ｆに搭載する。
【００９３】
この時、まず、マザーボード１の上面１ａ側の各電子部品搭載領域１ｅ，１ｆにおける上面側電極パッド１ｇ、１ｉの表面に形成された半田層１ｔ上に、ペースト状の半田（半田材）１０を配置（供給、形成）する。なお、本実施の形態では、例えば印刷法により配置する。
【００９４】
その後、図２５に示すようにマザーボード１の上面１ａ側において、面実装型の電子部品であるＳＯＰ２とチップ部品（例えばチップコンデンサ）３を電子部品搭載領域１ｅ，１ｆにそれぞれ配置（搭載）する。すなわち、電子部品搭載領域１ｅに設けられた各半田層１ｔ上に配置（供給、形成）された半田（半田材）１０を介してＳＯＰ２を電子部品搭載領域１ｅに搭載し、一方、電子部品搭載領域１ｆに設けられた半田層１ｔ上に配置（供給、形成）された半田（半田材）１０を介して、チップ部品３を電子部品搭載領域１ｆにそれぞれ搭載する。
【００９５】
その後、ＳＯＰ２とチップ部品３が仮固定されたマザーボード１に熱を加えることで半田１０を溶融する。これにより、溶融した半田が複数のアウタリード２ｃおよび電極３ｄａ，３ｄｂのそれぞれの表面を濡れ上がり、図２６および図２７に示すように、ＳＯＰ２の複数のアウタリード２ｃと複数の上面側電極パッド１ｇのそれぞれを半田１０で電気的に接続し、一方、チップ部品３の複数の電極３ｄａ，３ｄｂと複数の上面側電極パッド１ｉのそれぞれを半田１０で電気的に接続する。ここで、本実施の形態では、図２７に示すように、半田層１ｔも溶融し、半田１０と一体物となることについて説明したが、半田層１ｔを形成するための半田（半田材）の融点を、半田（半田材）１０の融点よりも高いものを使用した場合は、この加熱工程では半田層１は溶融しないため、図２７のように一体物とはならない。
【００９６】
本実施の形態では、リフローによりマザーボード１に熱を加えることで半田（半田材）１０を溶融する。ここで、図２８は図１に示す電子装置の製造工程のリフロー工程におけるリフロー処理の状態の一例を示す概念図、図２９は比較例のレジスト塗布時のマザーボードのスルーホール内の状態を示す断面図、図３０は比較例の半田レベラー処理時のマザーボードのスルーホール内の状態を示す断面図である。
【００９７】
例えば、図２８に示すように高温雰囲気のリフロー炉１１にマザーボード１を通す。すなわち、高温雰囲気のリフロー炉１１内において、図２５の半田を溶融した状態のマザーボード１を移動させる。リフロー炉１１内には、マザーボード１の移動方向に沿って複数のヒータ１２、ファン１３および整流板１４が設けられており、リフロー炉１１内で移動するマザーボード１に熱風１５が印加され、これにより、マザーボード１上の上記半田が加熱されて溶融する。
【００９８】
ここで、電子部品が搭載される電極パッド（電極端子）とこの電極パッドに近接して設けられたスルーホールランド（上面側スルーホールランド１ｈ，１ｊ）にＮＳＭＤ構造を採用し、さらに、電極パッドとスルーホールランドの距離が近い場合、電極パッドの表面に形成された半田層１ｔ上にペースト状の半田（半田材）を配置（供給、形成）する際、ある電極パッドに供給された半田（半田材）１０が近くの電極パッドまたはスルーホールランドに配置された半田（半田材）１０または半田層１ｔと接触し、半田ブリッジを引き起こす恐れがある。また、本実施の形態では、溶融された半田（半田材）１０を硬化するために、半田１０が供給されたマザーボード１を別の場所に搬送する際に振動が生じる。そのため、もし、電子部品が搭載される電極パッド（電極端子）とこの電極パッドに近接して設けられたスルーホールランド（上面側スルーホールランド１ｈ，１ｊ）にＮＳＭＤ構造を採用している場合は、この振動によって硬化しきっていない半田１０が動いて、近くの電極パッド上の半田１０と接触し、上記半田ブリッジをより引き起こす恐れがある。
【００９９】
しかしながら、本実施の形態では、上面側電極パッド１ｇ，１ｉなどの電極パッド（電極端子）はＮＳＭＤ構造であるのに対して、上面側スルーホールランド１ｈ，１ｊなどのスルーホールランドはＳＭＤ構造としており、上記スルーホールランドが絶縁膜でほぼ覆われているため、振動で半田１０が飛散したとしても半田ブリッジの発生を抑制または防止することができる。
【０１００】
なお、本願考案者は、電子部品が搭載される電極パッドと近接して設けられたスルーホールランドには電子部品が搭載されないため、図２９の比較例に示すようなこのようなスルーホールランド１６の全表面をソルダレジスト膜（絶縁膜）１７で覆うことも検討した。しかしながら、スルーホールランド１６内をソルダレジスト膜１７で完全に塞ぐことは困難であり、ソルダレジスト膜１７が形成されずに銅めっきのみとなって経時変化によりクラック１８が形成され、断線に至る場合がある。
【０１０１】
また、図３０の比較例に示すように、スルーホールランド１６の片面側だけソルダレジスト膜（絶縁膜）１７で塞ぐとスルーホールランド１６内に入り込んだ半田（半田材）１０の除去が困難であり、その結果、スルーホールランド１６内にボイド１９が生成され、後のリフロー工程においてボイド１９が熱膨張し、半田１０が飛散して半田ブリッジに至る場合がある。
【０１０２】
しかしながら、本実施の形態のマザーボード１では、上面側スルーホールランド１ｈ，１ｊはＳＭＤ構造としており、スルーホールランドが絶縁膜でほぼ覆われているため、半田１０が飛散したとしても半田ブリッジの発生を抑制または防止することができる。
【０１０３】
次に、マザーボード１の下面１ｂにおけるＤＩＰ４の実装について説明する。
【０１０４】
図３１は図１に示す電子装置の製造におけるＤＩＰ搭載後の構造の一例を示す平面図、図３２は図３１のＡ−Ａ線に沿って切断した構造を示す断面図、図３３は図１に示す電子装置の製造工程のフロー工程におけるフロー処理の状態の一例を示す概念図である。
【０１０５】
まず、図３２に示すように、マザーボード１の他方の面（第２面）、ここでは下面１ｂ側からピン挿入型の電子部品であるＤＩＰ４のアウタリード（外部端子）４ａを、ＤＩＰ搭載領域に設けられた下面側スルーホールランド１ｘの図３１に示す貫通孔（スルーホール）１ｙに挿入する。
【０１０６】
そして、図３３に示すフロー法により、マザーボード１の一方の面（第１面）、ここでは上面１ａ側から溶融した半田（半田材）１０を、ＤＩＰ４のアウタリード４ａが突出した状態の図３２の各上面側スルーホールランド１ｗに供給する。
【０１０７】
すなわち、フロー槽２０ａ内の溶融半田２１ａを噴流させ、この噴流半田（第１波）２２ａにマザーボード１の上面１ａを接触させることで、各上面側スルーホールランド１ｗに半田（半田材）１０を供給する。
【０１０８】
続いて、マザーボード１を移動させることで、フロー槽２０ｂ内の溶融半田２１ｂを噴流させて形成した噴流半田（第２波）２２ｂに上面１ａの各上面側スルーホールランド１ｗを再度接触させることで、各上面側スルーホールランド１ｗに半田（半田材）１０を十分に供給する。
【０１０９】
この時、フロー法により、半田（半田材）１０を供給する場合は、マザーボード１の電極パッド以外の領域（例：電極パッド間に位置する実装基板の絶縁膜（上面側ソルダレジスト膜１ｑ）の表面）にも、溶融した半田１０が供給されるため、あるスルーホールランド上に供給された半田１０と、別のスルーホールランド上に供給された半田１０、あるいは、あるスルーホールランド上に供給された半田１０と、この近くに配置された電極パッド上に供給された半田１０が、互いに接触する（繋がる）恐れがある。なお、絶縁膜の表面に半田１０が供給されたとしてもこの絶縁膜上の半田１０は容易に除去することができるが、スルーホールランド間、もしくはスルーホールランドと電極パッド間で半田ブリッジが生じると、この繋がった半田１０を切り離すことが困難である。
【０１１０】
しかしながら、本実施の形態では、上面側電極パッド１ｇ，１ｉなどの電極パッド（電極端子）に近接して設けられた上面側スルーホールランド１ｈ，１ｊなどのスルーホールランドはＳＭＤ構造となっており、これらのスルーホールランドは絶縁膜でほぼ覆われている。これにより、半田１０によるスルーホールランド間、もしくはスルーホールランドと電極パッド間での半田ブリッジの発生を抑制または防止することができる。
【０１１１】
その後、供給された半田１０が冷えることでこの半田１０は固化し、これにより、ＤＩＰのＤＩＰ４のアウタリード４ａと、マザーボード１のランド（下面側スルーホールランド１ｘおよび上面側スルーホールランド１ｗ）を電気的に接続する。
【０１１２】
以上により、図３２に示すように、マザーボード１の上面１ａ側にＳＯＰ２とチップ部品３が半田実装され、さらに下面１ｂ側にＤＩＰ４が半田実装された状態となる。
【０１１３】
その後、外観検査や導通試験などのテストを行い、マザーボード１上にＳＯＰ２、チップ部品３およびＤＩＰ４が搭載された電子装置９の完成となる。
【０１１４】
本実施の形態の電子装置９およびその製造方法によれば、マザーボード１における電極パッドとスルーホールランド間、およびスルーホールランド同士での半田ブリッジや半田ショートの発生を低減または防止することができる。
【０１１５】
これにより、電子部品が半田実装されたマザーボード１を有する電子装置９の品質の向上化を図ることができる。
【０１１６】
（変形例）
図３４は実施の形態の変形例の電子装置の構造を示す断面図である。
【０１１７】
上記した実施の形態では、マザーボード１に搭載されている面実装型の電子部品（半導体装置）がＳＯＰ２の場合を一例として説明したが、上記電子部品（半導体装置）は、ＳＯＰ２に限らず、ＱＦＰ（Quad Flat Package)やＱＦＮ（Quad Flat Non-leaded Package) などのリード品であってもよい。さらに、リード品に限らず、基板品（例えば図３４に示すＢＧＡ（Ball Grid Array)２３）が搭載されていてもよい。
【０１１８】
このような製品（ＢＧＡ２３）の場合は、図３４に示すように実装基板（マザーボード１）の電極パッドの表面だけでなく、ＢＧＡ（半導体装置）側にも半田ボール（半田材、外部端子）２４が供給（配置）されているため、半田ボール２４が接続される実装基板の上面側電極パッド（上面側ボールランド）１ｇ上に配置される半田材の量（半導体装置を実装基板上に配置した後の量）が多くなる。これにより、リード品を搭載する場合よりも半田ブリッジ不良が生じる恐れがある。
【０１１９】
しかしながら、変形例の電子装置９のマザーボード（実装基板）１においても、半田ボール２４が接続される上面側電極パッド１ｇに近接して設けられた上面側スルーホールランド１ｈがＳＭＤ構造であることにより、電極パッドとスルーホールランド間、およびスルーホールランド同士での半田ブリッジや半田ショートの発生を低減または防止することができる。
【０１２０】
これにより、図３４に示す変形例の電子装置９においてもその品質の向上化を図ることができる。
【０１２１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１２２】
（その他の変形例１）
例えば、上記した実施の形態では、実装基板（マザーボード１）に３種類の電子部品（ＳＯＰ２、チップ部品３、ＤＩＰ４）が搭載されている場合を説明したが、３種類の電子部品は必ずしも全て搭載されていなくてもよい。
【０１２３】
すなわち、面実装タイプの電子部品（半導体装置（例：ＳＯＰ）およびチップ部品）が実装基板（マザーボード１）の一方の面（第１面、上面）に搭載され、実装基板（マザーボード１）の他方の面（第２面、下面）にはピン挿入タイプの電子部品（半導体装置（例：ＤＩＰ））が搭載されていなくても良い。この場合は、上記実施の形態で説明したフロー法による半田接合工程を省略することができる。
【０１２４】
（その他の変形例２）
また、面実装タイプの電子部品（半導体装置（例：ＳＯＰ）およびチップ部品）だけでなく、ピン挿入タイプの電子部品（半導体装置（例：ＤＩＰ））も実装基板（マザーボード１）の一方の面（第１面、上面）に搭載されていてもよい。この場合は、溶融された半田材を実装基板の他方の面（第２面、下面）側から供給する。
【０１２５】
（その他の変形例３）
また、上記した実施の形態では、ペースト状の半田（半田材）を介して実装基板（マザーボード１）の一方の面側に面実装型の電子部品を搭載した後、実装基板の他方の面側にピン挿入タイプの電子部品を搭載する例について説明したが、このピン挿入タイプの電子部品を固定する際に使用するフロー法により、全ての電子部品（面実装型、ピン挿入タイプ）を同時に固定してもよい。なお、この場合は、フロー槽２０ａから噴流する溶融した半田を実装基板に接触（供給）する際、下向きとなる電子部品（図３３において下方側に搭載される電子部品）は、図３５に示すように、フロー法による半田形成の際に下向きとなる各電子部品を、接着材（固定部材、接着材７ａ、接着材７ｂ）７を用いて実装基板に仮固定しておくことが好ましい。
【０１２６】
（その他の変形例４）
さらに、上記の変形例１の構成において、フロー法により各面実装型の電子部品を実装基板（マザーボード１）に固定してもよい。この場合においても、上記変形例３のように、接着材（固定部材、接着材７ａ、接着材７ｂ）７を用いて実装基板に各面実装型の電子部品を仮固定しておくことが好ましい。
【０１２７】
また、以下の実施の形態を含んでもよい。
【０１２８】
［付記］
上面と、上記上面の第１電子部品搭載領域に設けられた複数の第１上面側電極パッドと、上記上面に形成され、かつ、上記複数の第１上面側電極パッドとそれぞれ電気的に接続された複数の第１上面側スルーホールランドと、上記上面の第２電子部品搭載領域に設けられた複数の第２上面側電極パッドと、上記上面に形成され、かつ、上記複数の第２上面側電極パッドとそれぞれ電気的に接続された複数の第２上面側スルーホールランドと、上記上面とは反対側の下面、上記下面に形成され、かつ、上記複数の第１上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第１下面側スルーホールランドと、上記下面に形成され、かつ、上記複数の第２上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第２下面側スルーホールランドと、上記第１上面側スルーホールランドおよび上記第１下面側スルーホールランドのうちの一方から他方に向かって形成された第１貫通孔と、上記第２上面側スルーホールランドおよび上記第２下面側スルーホールランドのうちの一方から他方に向かって形成された第２貫通孔と、上記複数の第１上面側電極パッド、上記複数の第２上面側電極パッド、上記複数の第１上面側スルーホールランドおよび上記複数の第２上面側スルーホールランドのそれぞれを露出するように上記上面上に形成された上面側絶縁膜と、上記複数の第１下面側スルーホールランドおよび上記複数の第２下面側スルーホールランドのそれぞれを露出するように上記下面上に形成された下面側絶縁膜と、上記上面側絶縁膜および上記下面側絶縁膜のそれぞれから露出する上記複数の第１上面側電極パッド、上記複数の第２上面側電極パッド、上記複数の第１上面側スルーホールランド、上記複数の第２上面側スルーホールランド、上記複数の第１下面側スルーホールランド、上記複数の第２下面側スルーホールランド、上記第１貫通孔および上記第２貫通孔のそれぞれの表面に形成された半田層と、を備えた実装基板と、
半導体チップおよび上記半導体チップと電気的に接続された複数の第１外部端子を有し、上記第１上面側電極パッドに半田を介して上記第１外部端子が電気的に接続された第１電子部品と、
上記第２上面側電極パッドに半田を介して第２外部端子が電気的に接続された第２電子部品と、
を有し、
上記複数の第１上面側電極パッドは、複数の上面側ボールランドを含み、上記複数の上面側ボールランドのそれぞれの表面のうちの一部は、上記上面側絶縁膜から露出しており、上記複数の第１および第２上面側スルーホールランドのそれぞれの表面のうちの一部は、上記上面側絶縁膜から露出している電子装置。
【符号の説明】
【０１２９】
１  マザーボード（実装基板）
１ａ  上面
１ｂ  下面
１ｃａ，１ｃｂ  スルーホールランド
１ｃｃ  側面
１ｄ  ソルダレジスト膜
１ｄａ  開口端
１ｅ，１ｆ  電子部品搭載領域
１ｇ  上面側電極パッド
１ｈ  上面側スルーホールランド
１ｉ  上面側電極パッド
１ｊ  上面側スルーホールランド
１ｋ  下面側スルーホールランド
１ｍ  下面側スルーホールランド
１ｎ，１ｐ  貫通孔
１ｑ  上面側ソルダレジスト膜（上面側絶縁膜）
１ｑａ  開口部
１ｒ  下面側ソルダレジスト膜（下面側絶縁膜）
１ｒａ  開口部
１ｓ  半田材
１ｔ  半田層
１ｕ  配線部
１ｖ  基材
１ｗ  上面側スルーホールランド
１ｘ  下面側スルーホールランド
１ｙ  貫通孔
２  ＳＯＰ（電子部品）
２ａ  タブ
２ｂ  インナリード
２ｃ  アウタリード（外部端子）
２ｄ  吊りリード
２ｅ  ダイボンド材
２ｆ  封止体
２ｇ  ワイヤ
２ｈ  リードフレーム
３  チップ部品（電子部品）
３ａ  上面
３ｂ  下面
３ｃ，３ｃａ，３ｃｂ，３ｃｃ，３ｃｄ  側面
３ｄａ，３ｄｂ  電極（外部端子）
３ｅ  絶縁層
３ｆ，３ｆａ，３ｆｂ  内部電極
４  ＤＩＰ（電子部品）
４ａ  アウタリード（外部端子）
４ｂ  封止体
５  半田槽
６  エア
７，７ａ，７ｂ  接着材
８  半導体チップ
８ａ  表面電極
９  電子装置
１０  半田
１１  リフロー炉
１２  ヒータ
１３  ファン
１４  整流板
１５  熱風
１６  スルーホールランド
１７  ソルダレジスト膜
１８  クラック
１９  ボイド
２０ａ，２０ｂ  フロー槽
２１ａ，２１ｂ  溶融半田
２２ａ，２２ｂ  噴流半田
２３  ＢＧＡ（電子部品）
２４  半田ボール
【図１】
2013258330.tif 000003
【図２】
2013258330.tif 000004
【図３】
2013258330.tif 000005
【図４】
2013258330.tif 000006
【図５】
2013258330.tif 000007
【図６】
2013258330.tif 000008
【図７】
2013258330.tif 000009
【図８】
2013258330.tif 000010
【図９】
2013258330.tif 000011
【図１０】
2013258330.tif 000012
【図１１】
2013258330.tif 000013
【図１２】
2013258330.tif 000014
【図１３】
2013258330.tif 000015
【図１４】
2013258330.tif 000016
【図１５】
2013258330.tif 000017
【図１６】
2013258330.tif 000018
【図１７】
2013258330.tif 000019
【図１８】
2013258330.tif 000020
【図１９】
2013258330.tif 000021
【図２０】
2013258330.tif 000022
【図２１】
2013258330.tif 000023
【図２２】
2013258330.tif 000024
【図２３】
2013258330.tif 000025
【図２４】
2013258330.tif 000026
【図２５】
2013258330.tif 000027
【図２６】
2013258330.tif 000028
【図２７】
2013258330.tif 000029
【図２８】
2013258330.tif 000030
【図２９】
2013258330.tif 000031
【図３０】
2013258330.tif 000032
【図３１】
2013258330.tif 000033
【図３２】
2013258330.tif 000034
【図３３】
2013258330.tif 000035
【図３４】
2013258330.tif 000036
【図３５】
2013258330.tif 000037