(57)【要約】【課題】還流ダイオードの逆回復による損失を低減し、スイッチング時に発生する振動を抑制する電力変換装置を提供することにある。【解決手段】電力変換装置１は、対になる２つのスイッチング素子４ａ，４ｂと、スイッチング素子４ａ，４ｂのそれぞれに逆並列に接続された還流ダイオード５ａ，５ｂと、スイッチング素子４ａ，４ｂに印加される主電圧よりも低い電圧の補助電源２１ａ，２１ｂと、スイッチング素子４ａのターンオフ後からスイッチング素子４ｂのターンオンまでの間に、スイッチング素子４ａ及び還流ダイオード５ａに補助電源２１ａの電圧を印加し、スイッチング素子４ａのターンオン動作中に、スイッチング素子４ａのスイッチング速度を変化させる主素子制御回路６ａとを備える。【選択図】      図２
2013038997.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチング素子と、
前記第１のスイッチング素子と逆並列に接続された第１のダイオードと、
前記第１のスイッチング素子と直列に接続された第２のスイッチング素子と、
前記第２のスイッチング素子と逆並列に接続された第２のダイオードと、
直列に接続された前記第１のスイッチング素子及び前記第２のスイッチング素子に印加される第１の直流電源の電圧よりも低い電圧の第２の直流電源と、
前記第１のスイッチング素子のターンオフ後から前記第２のスイッチング素子のターンオンまでの間に、前記第１のスイッチング素子及び前記第１のダイオードに前記第２の直流電源の電圧を印加する電圧印加手段と、
前記第１のスイッチング素子のターンオン動作中に、前記第１のスイッチング素子のスイッチング速度を変化させるスイッチング速度可変手段と
を備えたことを特徴とする電力変換装置。
【請求項２】
前記スイッチング速度可変手段は、前記第１のスイッチング素子に印加される電圧に基づいて、前記第１のスイッチング素子の制御電極に流れる電流を決定する抵抗値を変化させること
を特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記スイッチング速度可変手段は、
電流を出力する電流出力手段と、
前記第１のスイッチング素子に印加される電圧に基づいて、前記第１のスイッチング素子の制御電極に流れる電流に、前記電流出力手段から出力される電流を付加する電流付加手段とを備えたこと
を特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記スイッチング速度可変手段は、前記第１のスイッチング素子に印加される電圧値に基づいて、前記スイッチング速度を変化させること
を特徴とする請求項１から請求項３のいずれか１項に記載の電力変換装置。
【請求項５】
前記スイッチング速度可変手段は、前記第１のスイッチング素子に印加される電圧の時間変化率に基づいて、前記スイッチング速度を変化させること
を特徴とする請求項１から請求項３のいずれか１項に記載の電力変換装置。
【請求項６】
直列に接続された第１のスイッチング素子及び第２のスイッチング素子に第１の直流電源の電圧が印加され、前記第１のスイッチング素子に第１のダイオードが逆並列に接続され、前記第２のスイッチング素子に第２のダイオードが逆並列に接続された電力変換装置における前記第１のスイッチング素子を制御する素子制御方法であって、
前記第１のスイッチング素子のターンオフ後から前記第２のスイッチング素子のターンオンまでの間に、前記第１のスイッチング素子及び前記第１のダイオードに前記第１の直流電源の電圧よりも低い電圧を印加し、
前記第１のスイッチング素子のターンオン動作中に、前記第１のスイッチング素子のスイッチング速度を変化させること
を含むことを特徴とする素子制御方法。
【請求項７】
直列に接続された第１のスイッチング素子及び第２のスイッチング素子に第１の直流電源の電圧が印加され、前記第１のスイッチング素子に第１のダイオードが逆並列に接続され、前記第２のスイッチング素子に第２のダイオードが逆並列に接続された電力変換装置における前記第１のスイッチング素子を制御する素子制御回路であって、
前記第１の直流電源の電圧よりも低い電圧の第２の直流電源と、
前記第１のスイッチング素子のターンオフ後から前記第２のスイッチング素子のターンオンまでの間に、前記第１のスイッチング素子及び前記第１のダイオードに前記第２の直流電源の電圧を印加する電圧印加手段と、
前記第１のスイッチング素子のターンオン動作中に、前記第１のスイッチング素子のスイッチング速度を変化させるスイッチング速度可変手段と
を備えたことを特徴とする素子制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力変換装置に関する。
【背景技術】
【０００２】
一般に、電動機などの誘導性負荷に電力を供給する電力変換装置において、スイッチング素子に還流ダイオードを逆並列に接続することが知られている。誘導性負荷の負過電流は、負過電圧に対して位相が遅れる。還流ダイオードは、誘導性負荷に流れる負荷電流を還流させる。これにより、位相が遅れた分の電流は、還流ダイオードから供給される。
【０００３】
電力変換装置の主回路は、複数のスイッチング素子及び複数の還流ダイオードで構成される。この主回路は、直流主電源から供給される直流電力を三相交流電力に変換して、誘導性負荷に供給する。電力変換装置の主回路を構成する全てのスイッチング素子は、対になっている。対になる２つのスイッチング素子は、直流主電源の正極と負極を接続するように直列に接続されている。
【０００４】
ここで、還流ダイオードに負荷電流が流れている状態で、この還流ダイオードと逆並列に接続されているスイッチング素子をオフし、このスイッチング素子と対をなすスイッチング素子をオンさせる場合の電圧及び電流の変化について説明する。
【０００５】
オンさせるスイッチング素子がターンオンする際、還流ダイオードに流れる負荷電流は、徐々に減少し、逆方向に逆回復電流が流れた後に、ゼロになる。また、還流ダイオードの電圧は、逆回復電流が減少に転じた瞬間より急速に立ち上がり、直流主電源電圧に到達する。逆回復時に還流ダイオードに生じる損失（リカバリー損失）は、直流主電源電圧とダイオード特性によって決まる逆回復電流との積に比例する。また、スイッチング素子のターンオン過渡時には、還流ダイオードの逆回復電流がターンオンするスイッチング素子に重畳して流れる。このようにスイッチング素子に流れる逆回復電流は、ターンオン時の損失（ターンオン損失）となる。
【０００６】
そこで、逆回復電流による損失を低減するために、各スイッチング素子に逆電圧印加回路を設けた電力変換装置が提案されている。逆電圧印加回路は、還流ダイオードの逆回復時に小さな電圧を印加するための回路である。これにより、還流ダイオードの逆回復に起因する損失を抑制することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１４１１６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述のように電力変換装置の主回路に他の回路を付加すると、スイッチング素子及び還流ダイオードの等価静電容量に起因する振動電流及び振動電圧が大きくなる。主回路配線には、絶縁距離を確保する必要上、漂遊インダクタンスがある。特に高圧の電力変換装置の場合には、浮遊インダクタンスは大きくなる。この浮遊インダクタンスとスイッチング素子及び還流ダイオードの持つ等価静電容量とがＬＣ共振回路を構成する。このＬＣ共振回路は、スイッチング時に等価静電容量を充電する電流が引き金となって、振動電流及び振動電圧（リンギング）を発生させる。振動電流及び振動電圧は、電磁的なノイズを発生させ、周辺装置に悪影響を及ぼす恐れがある。このようなノイズを抑制するための対策として、スイッチング素子のスイッチング速度を落とすことが知られている。しかし、このような対策は、スイッチング損失を増大させるため、損失を抑制するための回路を設けた意味が失われる。
【０００９】
そこで、本発明の実施形態の目的は、還流ダイオードの逆回復による損失を低減し、スイッチング時に発生する振動を抑制する電力変換装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の実施形態に従った電力変換装置は、第１のスイッチング素子と、前記第１のスイッチング素子と逆並列に接続された第１のダイオードと、前記第１のスイッチング素子と直列に接続された第２のスイッチング素子と、前記第２のスイッチング素子と逆並列に接続された第２のダイオードと、直列に接続された前記第１のスイッチング素子及び前記第２のスイッチング素子に印加される第１の直流電源の電圧よりも低い電圧の第２の直流電源と、前記第１のスイッチング素子のターンオフ後から前記第２のスイッチング素子のターンオンまでの間に、前記第１のスイッチング素子及び前記第１のダイオードに前記第２の直流電源の電圧を印加する電圧印加手段と、前記第１のスイッチング素子のターンオン動作中に、前記第１のスイッチング素子のスイッチング速度を変化させるスイッチング速度可変手段とを備えている。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る電力変換装置の構成を示す構成図。
【図２】第１の実施形態に係る主素子制御回路の構成を示す構成図。
【図３】第１の実施形態に係る主素子制御回路によるターンオン動作時のスイッチング素子のゲート信号を示す波形図。
【図４】第１の実施形態に係る主素子制御回路によるターンオン動作時のスイッチング素子のゲート電流を示す波形図。
【図５】第１の実施形態に係る主素子制御回路によるターンオン動作時のスイッチング素子のゲート電圧を示す波形図。
【図６】第１の実施形態に係る主素子制御回路によるターンオン動作時のスイッチング素子のコレクタ−エミッタ間電圧を示す波形図。
【図７】第１の実施形態に係る主素子制御回路によるターンオン動作時の比較増幅器の出力信号を示す波形図。
【図８】第１の実施形態に係る主素子制御回路によるターンオン動作時のスイッチング素子と対になるスイッチング素子のコレクタ−エミッタ間電圧を示す波形図。
【図９】本発明の第２の実施形態に係る主素子制御回路の構成を示す構成図。
【図１０】第２の実施形態に係る主素子制御回路によるターンオン動作時のスイッチング素子のゲート信号を示す波形図。
【図１１】第２の実施形態に係る主素子制御回路によるターンオン動作時のスイッチング素子のゲート電流を示す波形図。
【図１２】第２の実施形態に係る主素子制御回路によるターンオン動作時のスイッチング素子のゲート電圧を示す波形図。
【図１３】第２の実施形態に係る主素子制御回路によるターンオン動作時のスイッチング素子のコレクタ−エミッタ間電圧を示す波形図。
【図１４】第２の実施形態に係る主素子制御回路によるターンオン動作時の微分回路の出力電圧を示す波形図。
【図１５】第２の実施形態に係る主素子制御回路によるターンオン動作時の比較増幅器の出力信号を示す波形図。
【図１６】第２の実施形態に係る主素子制御回路によるターンオン動作時のスイッチング素子と対になるスイッチング素子のコレクタ−エミッタ間電圧を示す波形図。
【図１７】本発明の第３の実施形態に係る主素子制御回路の構成を示す構成図。
【発明を実施するための形態】
【００１２】
以下図面を参照して、本発明の実施形態を説明する。
【００１３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電力変換装置の構成を示す構成図である。なお、以降の図における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。以降の実施形態も同様にして重複する説明を省略する。
【００１４】
直流主電源３は、電力変換装置１に直流電力を供給する電源である。直流主電源３は、直流電力を供給するものであれば、それ自体が直流電力を発電するものでなくてもよい。例えば、直流主電源３は、交流電力を直流電力に変換するコンバータ又は電気鉄道における直流架線などでもよい。
【００１５】
電力変換装置１は、第１の直流電源である直流主電源３から供給される直流電力を三相交流電力に変換して、電動機２に供給する。
【００１６】
電動機２は、電力変換装置１から供給される交流電力により駆動する誘導性負荷である。
【００１７】
電力変換装置１は、６つのスイッチング素子４ａ〜４ｆと、６つの還流ダイオード５ａ〜５ｆと、主素子制御回路６ａ〜６ｆとを備えている。
【００１８】
スイッチング素子４ａ〜４ｆは、半導体である。スイッチング素子４ａ〜４ｆは、例えば、ＩＧＢＴ(insulated gate bipolar transistor)である。スイッチング素子４ａとスイッチング素子４ｂ、スイッチング素子４ｃとスイッチング素子４ｄ、及びスイッチング素子４ｅとスイッチング素子４ｆは、それぞれ対になっている。スイッチング素子４ａとスイッチング素子４ｂは、直流主電源３の正極と負極を接続するように直列に接続されている。他の２つの対になるスイッチング素子４ｃ，４ｄ，４ｅ，４ｆも、スイッチング素子４ａとスイッチング素子４ｂと同様に構成されている。３つの対になるスイッチング素子４ａ〜４ｆは、それぞれ三相交流のうち１つの相を生成する。対になる２つのスイッチング素子４ａ〜４ｆの接続点は、それぞれ電動機２と接続されている。対になる２つのスイッチング素子４ａ〜４ｆは、直流主電源３の短絡を防止するため、同時にオンされないように制御される。具体的には、一方のスイッチング素子４ａ，４ｃ，４ｅをターンオンする場合、対になるもう一方のスイッチング素子４ｂ，４ｄ，４ｆのターンオフ開始から所定時間（デッドタイム）経過した後に、スイッチング素子４ａ，４ｃ，４ｅをターンオンする。
【００１９】
還流ダイオード５ａ〜５ｆは、スイッチング素子４ａ〜４ｆとそれぞれ逆並列に接続されている。還流ダイオード５ａ〜５ｆは、誘導性負荷に流れる負荷電流を還流させるための素子である。還流ダイオード５ａ〜５ｆは、例えば、ＰｉＮ(p-intrinsic-n Diode)ダイオードのようなバイポーラ素子である。
【００２０】
主素子制御回路６ａ〜６ｆは、スイッチング素子４ａ〜４ｆにそれぞれ設けられている。主素子制御回路６ａ〜６ｆは、スイッチング素子４ａ〜４ｆにそれぞれ入力される上位制御装置からのゲート信号により動作する。
【００２１】
図２は、本実施形態に係る主素子制御回路６ａの構成を示す構成図である。なお、ここでは、スイッチング素子４ａに設けられた主素子制御回路６ａについて主に説明し、他の主素子制御回路６ｂ〜６ｆについては同様に構成されているものとして説明を省略する。以降の実施形態も同様に説明を省略する。
【００２２】
主素子制御回路６ａは、第２の直流電源である２つの補助電源２１ａ，２１ｂと、スイッチング素子２２と、高速高圧ダイオード２３と、オンディレイ回路２４と、ワンショット回路２５と、分圧抵抗２６ａ，２６ｂと、比較用基準電圧源２７と、比較増幅器２８と、第１のＰＭＯＳＦＥＴ(p-metaloxide semiconductor field effect transistor)３１と、第２のＰＭＯＳＦＥＴ２９と、ＮＭＯＳＦＥＴ(n-metaloxide semiconductor field effect transistor)３４と、補助ゲート抵抗３０と、正側ゲート抵抗３２と、負側ゲート抵抗３３と、主素子駆動回路３５とを備えている。
【００２３】
補助電源２１ａ，２１ｂは、直流主電源３の電源電圧と比べて非常に小さい電源電圧である。補助電源２１ａ，２１ｂは、還流ダイオード５ａに逆方向の電圧を印加するように設けられている。補助電源２１ａ，２１ｂは、直列に接続されている。２つの補助電源２１ａ，２１ｂの接続点は、対になる２つのスイッチング素子４ａ，４ｂの接続点と接続されている。
【００２４】
３つのゲート抵抗３０，３２，３３は、スイッチング素子４ａのターンオン及びターンオフの速度を調整するための速度可変手段として設けられている。抵抗値が大きいほどゲート電荷の充放電速度は遅くなる。従って、スイッチング素子４ａのスイッチング速度も遅くなる。
【００２５】
主素子駆動回路３５には、スイッチング素子４ａをスイッチングするためのゲート信号Ｓｇｔａが入力される。主素子駆動回路３５は、反転増幅器で構成されている。主素子駆動回路３５は、ゲート信号Ｓｇｔａに基づいて、第１のＰＭＯＳＦＥＴ３１及びＮＭＯＳＦＥＴ３４を駆動する。
【００２６】
ターンオン時は、主素子駆動回路３５の出力は低電位となるため、第１のＰＭＯＳＦＥＴ３１が導通する。第１のＰＭＯＳＦＥＴ３１が導通すると、補助電源２１ａ，２１ｂが正側ゲート抵抗３２を介してスイッチング素子４ａのゲート端子（制御電極）をプラスに充電する。スイッチング素子４ａは、ゲート端子がプラスに充電されると、ターンオンする。
【００２７】
ターンオフ時は、主素子駆動回路３５の出力は高電位となるため、ＮＭＯＳＦＥＴ３４が導通する。ＮＭＯＳＦＥＴ３４が導通すると、補助電源２１ａ，２１ｂが負側ゲート抵抗３３を介してスイッチング素子４ａのゲート端子をマイナスに充電する。スイッチング素子４ａは、ゲート端子がマイナスに充電されると、ターンオフする。
【００２８】
オンディレイ回路２４には、ゲート信号Ｓｇｔａが入力される。オンディレイ回路２４は、ターンオフ（低電位）を示すゲート信号Ｓｇｔａを受信すると所定時間経過後に「１」を示す信号をワンショット回路２５に出力する。
【００２９】
ワンショット回路２５は、オンディレイ回路２４から「１」を示す信号を受信すると、スイッチング素子４ａと対になるスイッチング素子４ｂがターンオンされるまでの所定時間幅の信号（１パルス信号）をスイッチング素子２２に出力する。
【００３０】
スイッチング素子２２は、ワンショット回路２５から信号を受信すると、スイッチング素子４ｂがターンオンされるまでの間オンになる。これにより、スイッチング素子２２は導通し続ける。スイッチング素子２２が導通すると、正極側に設けられた補助電源２１ａの電圧が高速高圧ダイオード２３を介してスイッチング素子４ａ及び還流ダイオード５ａの主電極間（スイッチング素子４ａのコレクタ−エミッタ間）に印加される。
【００３１】
高速高圧ダイオード２３は、逆回復現象が起きないモノポーラ素子であるショットキーダイオードである。高速高圧ダイオード２３の耐圧は、スイッチング素子４ａと同定格である。高速高圧ダイオード２３の電流容量は、デッドタイムの短い間の導通に耐えられれば小さくてよい。
【００３２】
従って、オンディレイ回路２４、ワンショット回路２５、及びスイッチング素子２２による構成により、スイッチング素子４ａのターンオフ開始時の所定時間経過後からスイッチング素子４ａと対になるスイッチング素子４ｂのターンオンが完了するまでの間、還流ダイオード５ａの逆方向に補助電源２１ａ，２１ｂの電圧が印加される。
【００３３】
２つの分圧抵抗２６ａ，２６ｂは直列に接続されている。直列に接続された分圧抵抗２６ａ，２６ｂは、スイッチング素子４ａ及び還流ダイオード５ａと並列に接続されている。直列に接続された分圧抵抗２６ａ，２６ｂの正極側は、高速高圧ダイオード２３のカソード側とスイッチング素子４ａ及び還流ダイオード５ａの正極側とを接続する配線に接続されている。直列に接続された分圧抵抗２６ａ，２６ｂの負極側は、対になる２つのスイッチング素子４ａ，４ｂの接続点に接続されている。スイッチング素子４ａに印加される主電圧（コレクタ−エミッタ間電圧）は、２つの分圧抵抗２６ａ，２６ｂによって分圧される。ここで、分圧抵抗２６ａ，２６ｂにより分圧された電圧は、スイッチング素子４ａのコレクタとエミッタとの間に印加される電圧（コレクタ−エミッタ間電圧）Ｖ１ｃｅとみなしている。スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅは、比較増幅器２８に入力される。
【００３４】
比較用基準電圧源２７は、比較増幅器２８による比較に用いられる基準電圧Ｖａを発生させる。比較用基準電圧源２７は、発生させた基準電圧Ｖａを比較増幅器２８に出力する。比較用基準電圧源２７の正極側は、比較増幅器２８の入力端子に接続されている。比較用基準電圧源２７の負極側は、対になる２つのスイッチング素子４ａ，４ｂの接続点に接続されている。
【００３５】
比較増幅器２８は、分圧抵抗２６ａ，２６ｂにより検出されたスイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅと比較用基準電圧源２７から入力された基準電圧Ｖａとを比較する。具体的には、比較増幅器２８は、コレクタ−エミッタ間電圧Ｖ１ｃｅから基準電圧Ｖａを減算する。演算結果が負になると（コレクタ−エミッタ間電圧Ｖ１ｃｅが基準電圧Ｖａを下回ると）、比較増幅器２８は、第２のＰＭＯＳＦＥＴ２９を導通させるための信号Ｓｃｐを出力する。
【００３６】
比較増幅器２８により第２のＰＭＯＳＦＥＴ２９が導通すると、補助電源２１ａ，２１ｂが補助ゲート抵抗３０を介してスイッチング素子４ａのゲート端子をプラスに充電する。補助ゲート抵抗３０を介してスイッチング素子４ａのゲート端子がプラスに充電されると、スイッチング素子４ａのゲート端子は、既に正側ゲート抵抗３２を介して供給されている直流電流に、補助ゲート抵抗３０を介して供給される直流電流が加算されて、プラスに充電されることになる。スイッチング素子４ａのゲート端子に直流電流が加算されることにより、スイッチング素子４ａのスイッチング速度が増加する。従って、スイッチング素子４ａは、ターンオン開始時のスイッチング速度は遅く、ターンオンの途中からスイッチング速度が増大する。
【００３７】
次に、本実施形態に係る電力変換装置１において、還流ダイオード５ａが導通している状態から、スイッチング素子４ａをオフし、スイッチング素子４ａと対になるスイッチング素子４ｂをオンする制御について説明する。
【００３８】
上位制御装置からスイッチング素子４ａをオフするゲート信号Ｓｇｔａが入力されると、主素子駆動回路３５は、スイッチング素子４ａのゲート電圧をオフゲート電圧に引き下げ始める。
【００３９】
スイッチング素子４ａのターンオフ開始からデッドタイム経過後に、対になるスイッチング素子４ｂのターンオンが開始される。
【００４０】
まず、スイッチング素子４ａのターンオフ動作開始後、デッドタイムが経過する前に、スイッチング素子２２がオンされる。このため、スイッチング素子４ｂのターンオン開始時では、還流ダイオード５ａには、補助電源２１ａ，２１ｂの電圧が逆方向に印加されている。また、還流ダイオード５ａは、逆回復が終わるまで導通を続ける。このため、スイッチング素子２２がオンしてからしばらくの間は、補助電源２１ａ，２１ｂ、スイッチング素子２２、高圧高速ダイオード２３、還流ダイオード５ａからなる回路に存在する漂遊インダクタンスにより、還流ダイオード５ａに電流が流れる。
【００４１】
還流ダイオード５ａに流れる電流は、負荷電流から補助電源２１ａ，２１ｂにより流入する電流を差し引いた電流である。従って、還流ダイオード５ａに流れる電流は、次第に減少してゼロを下回り、逆回復する。還流ダイオード５ａの逆回復時に印加される電圧は、直流主電源３の電源電圧よりも非常に低い補助電源２１ａ，２１ｂの電圧である。従って、逆回復時に還流ダイオード５ａで発生する損失は、直流主電源３が印加されている場合に比べて非常に低い。
【００４２】
還流ダイオード５ａの逆回復が完了した後に、デッドタイムが経過し、スイッチング素子４ｂがターンオンする。この時、主電流（負荷電流）は、補助電源２１ａ，２１ｂ、スイッチング素子２２、高圧高速ダイオード２３より供給されている。この電流がスイッチング素子４ｂに転流する。この転流では、高圧高速ダイオード２３において逆回復が行われる。高圧高速ダイオード２３は、逆回復現象が起きないモノポーラ素子であるため、逆回復による損失は実質上無視できるほど小さくなる。
【００４３】
次に、図３〜図８を参照して、本実施形態に係る主素子制御回路６ａによるスイッチング素子４ａのターンオンの動作を説明する。
【００４４】
図３は、スイッチング素子４ａのゲート信号Ｓｇｔａを示す波形図である。図４は、スイッチング素子４ａのゲート電流Ｉｇを示す波形図である。図５は、スイッチング素子４ａのゲート電圧Ｖｇを示す波形図である。図６は、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅを示す波形図である。図７は、比較増幅器２８の出力信号Ｓｃｐを示す波形図である。図８は、スイッチング素子４ａと対になるスイッチング素子４ｂのコレクタ−エミッタ間電圧Ｖ２ｃｅを示す波形図である。
【００４５】
ここでは、スイッチング素子４ａと対になるスイッチング素子４ｂの還流ダイオード５ｂが導通している状態で、スイッチング素子４ａがターンオンして、主電流がスイッチング素子４ａに転流する場合について説明する。
【００４６】
時刻ｔ１で、ゲート信号Ｓｇｔａが立ち上がると、第１のＰＭＯＳＦＥＴ３１及び正側ゲート抵抗３２を介してスイッチング素子４ａにゲート電流Ｉｇが流入する。ゲート電流Ｉｇが流入すると、スイッチング素子４ａのゲート電圧Ｖｇが立ち上がる。
【００４７】
ゲート電圧Ｖｇは、ミラー効果により、一定電圧（＝ミラー電圧）に達すると、そのまま一定電圧を暫く維持する。ゲート電圧Ｖｇが一定電圧を維持している間に、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅが降下し始める。このとき、同時にスイッチング素子４ａと対をなすスイッチング素子４ｂのコレクタ−エミッタ間電圧Ｖ２ｃｅが上昇する。
【００４８】
時刻ｔ２で、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅが比較用基準電圧源２７の基準電圧Ｖａを下回ると、比較増幅器２８は、出力信号Ｓｃｐを高電位から低電位にする。第２のＰＭＯＳＦＥＴ２９が比較増幅器２８から低電位の信号Ｓｃｐを受信すると、第２のＰＭＯＳＦＥＴ２９は導通する。第２のＰＭＯＳＦＥＴ２９が導通すると、スイッチング素子４ａのゲート端子には、正側ゲート抵抗３２からのゲート電流に、補助ゲート抵抗３０からのゲート電流が加わる。即ち、スイッチング素子４ａのゲート抵抗を減少させている。これにより、スイッチング素子４ａのスイッチング速度が速くなる。
【００４９】
ここで、スイッチング素子４ｂ及び還流ダイオード５ｂの等価静電容量について説明する。
【００５０】
能動素子であるＩＧＢＴ又は還流ダイオードとして用いられるＰｉＮダイオードなどのバイポーラ素子は、ＰＮ接合の等価静電容量で決まる。素子の等価静電容量は、次式で求まる。
【数１】
2013038997.tif 000003
【００５１】
上式より、素子の等価静電容量は、素子に印加される印加電圧の平方根の逆数に比例することが分かる。即ち、等価静電容量は、印加電圧が低い状態では非常に大きく、印加電圧が高くなる程小さくなる。
【００５２】
従って、スイッチング素子４ｂ及び還流ダイオード５ｂの等価静電容量は、対になるスイッチング素子４ａのターンオン開始時は大きく、その後減少する。
【００５３】
本実施形態によれば、主素子制御回路６ａは、スイッチング素子４ａのターンオフ動作開始後、デッドタイムが経過する前に、還流ダイオード５ａに補助電源２１ａ，２１ｂの電圧を逆方向に印加している。これにより、スイッチング素子４ａと対になるスイッチング素子４ｂのターンオンによる還流ダイオード５ｂの逆回復に起因する損失等を軽減することができる。
【００５４】
また、主素子制御回路６ａは、スイッチング素子４ａのターンオン開始直後は、スイッチング素子４ａに少ないゲート電流Ｉｇを流し、ターンオン動作の途中で、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅの降下量に応じてスイッチング素子４ａのゲート電流Ｉｇを増加させる。
【００５５】
これにより、スイッチング素子４ａと対になるスイッチング素子４ｂのコレクタ−エミッタ間電圧Ｖ２ｃｅは、スイッチング素子４ａのターンオン開始直後は、緩やかな時間変化率で上昇し、ターンオン動作の途中で、増加した時間変化率で上昇する。従って、スイッチング素子４ｂのコレクタ−エミッタ間電圧Ｖ２ｃｅを、立ち上がり直後の等価静電容量が非常に大きい領域では緩やかに上昇させることで、スイッチング素子４ｂ及び還流ダイオード５ｂの等価静電容量（寄生容量）に充電される電流を小さくすることができる。これにより、スイッチング素子４ｂ及び還流ダイオード５ｂの等価静電容量を充電する電流に起因する振動電流及び振動電圧を小さくすることができる。
【００５６】
従って、主素子制御回路６ａは、スイッチング素子４ａのターンオフ動作開始後、デッドタイムが経過する前に、還流ダイオード５ａに補助電源２１ａ，２１ｂの電圧を逆方向に印加し、スイッチング素子４ａのターンオン動作中に、スイッチング素子４ａのスイッチング速度を動的に制御することができる。これにより、還流ダイオード５ａの逆回復電流による損失を低減し、かつスイッチング素子４ｂ及び還流ダイオード５ｂの等価静電容量を充電する電流に起因する振動（リンギング）を抑制することができる。
【００５７】
また、主素子制御回路６ａ〜６ｆは、各スイッチング素子４ａ〜４ｆに設けられているため、全てのスイッチング素子４ａ〜４ｆ及び還流ダイオード５ａ〜５ｆにおいて同様の作用効果が得られる。
【００５８】
（第２の実施形態）
図９は、本発明の第２の実施形態に係る主素子制御回路６Ａａの構成を示す構成図である。
【００５９】
電力変換装置１Ａは、図１に示す第１の実施形態に係る電力変換装置１において、主素子制御回路６ａ〜６ｆの代わりに図９に示す主素子制御回路６Ａａ〜６Ａｆを設けたものである。ここでは、スイッチング素子４ａに設けられる主素子制御回路６Ａａについて主に説明し、その他のスイッチング素子４ｂ〜４ｆに設けられる主素子制御回路６Ａｂ〜６Ａｆについては主素子制御回路６Ａａと同様に構成されているものとして、説明を省略する。その他の点は、電力変換装置１Ａは、第１の実施形態に係る電力変換装置１と同様である。
【００６０】
主素子制御回路６Ａａは、図２に示す第１の実施形態に係る主素子制御回路６ａにおいて、２つの分圧抵抗２６ａ，２６ｂの代わりに微分コンデンサ３６及び微分抵抗３７を設け、比較用基準電圧源２７の代わりに比較用基準電圧源２７Ａを設け、比較増幅器２８の代わりに比較増幅器２８Ａを設けている。その他の点は、主素子制御回路６Ａａは、第１の実施形態に係る主素子制御回路６ａと同様である。
【００６１】
微分コンデンサ３６及び微分抵抗３７は、微分回路を構成する。この微分回路は、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅの時間変化率を出力電圧Ｖｄとして検出する。微分回路の出力電圧Ｖｄは、比較増幅器２８Ａに入力される。
【００６２】
比較用基準電圧源２７Ａは、比較増幅器２８Ａによる比較に用いられる基準電圧Ｖａ１を発生させる。基準電圧Ｖａ１は、微分コンデンサ３６の静電容量、微分抵抗３７の抵抗値、及びスイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅの時間変化率に基づいて決定する。比較用基準電圧源２７Ａは、発生させた基準電圧Ｖａ１を比較増幅器２８Ａに出力する。比較用基準電圧源２７Ａの正極側は、対になる２つのスイッチング素子４ａ，４ｂの接続点に接続されている。比較用基準電圧源２７Ａの負極側は、比較増幅器２８の入力端子に接続されている。
【００６３】
比較増幅器２８Ａには、微分回路から入力されたスイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅの時間変化率を示す電圧Ｖｄと比較用基準電圧源２７Ａから入力された基準電圧Ｖａ１とを比較する。具体的には、比較増幅器２８Ａは、コレクタ−エミッタ間電圧Ｖ１ｃｅの時間変化率を示す電圧Ｖｄから基準電圧Ｖａ１を減算する。演算結果が負になると（コレクタ−エミッタ間電圧Ｖ１ｃｅの時間変化率を示す電圧Ｖｄが基準電圧Ｖａ１を下回ると）、比較増幅器２８Ａは、第２のＰＭＯＳＦＥＴ２９を導通させるための信号Ｓｃｐを出力する。
【００６４】
主素子制御回路６Ａａの動作は、基本的には、第１の実施形態に係る主素子制御回路６ａと同様に動作する。従って、ここでは、第１の実施形態に主素子制御回路６ａの動作と異なる部分について主に説明する。
【００６５】
図１０〜図１６を参照して、本実施形態に係る主素子制御回路６Ａａによるスイッチング素子４ａのターンオンの動作を説明する。
【００６６】
ここでは、スイッチング素子４ａと対になるスイッチング素子４ｂの還流ダイオード５ｂが導通している状態で、スイッチング素子４ａがターンオンして、主電流がスイッチング素子４ａに転流する場合について説明する。
【００６７】
図１０は、スイッチング素子４ａのゲート信号Ｓｇｔａを示す波形図である。図１１は、スイッチング素子４ａのゲート電流Ｉｇを示す波形図である。図１２は、スイッチング素子４ａのゲート電圧Ｖｇを示す波形図である。図１３は、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅを示す波形図である。図１４は、微分コンデンサ３６及び微分抵抗３７で構成される微分回路の出力電圧Ｖｄを示す波形図である。図１５は、比較増幅器２８Ａの出力信号Ｓｃｐを示す波形図である。図１６は、スイッチング素子４ａと対になるスイッチング素子４ｂのコレクタ−エミッタ間電圧Ｖ２ｃｅを示す波形図である。
【００６８】
時刻ｔ１で、ゲート信号Ｓｇｔａが立ち上がると、第１のＰＭＯＳＦＥＴ３１及び正側ゲート抵抗３２を介してスイッチング素子４ａにゲート電流Ｉｇが流入する。ゲート電流Ｉｇが流入すると、スイッチング素子４ａのゲート電圧Ｖｇが立ち上がる。
【００６９】
ゲート電圧Ｖｇは、ミラー効果により、一定電圧（＝ミラー電圧）に達すると、そのまま一定電圧を暫く維持する。ゲート電圧Ｖｇが一定電圧を維持している間に、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅが降下し始める。従って、このコレクタ−エミッタ間電圧Ｖ１ｃｅの時間変化率（下降率）を示す微分回路の出力電圧Ｖｄもマイナスに下がり始める。このとき、同時にスイッチング素子４ａと対をなすスイッチング素子４ｂのコレクタ−エミッタ間電圧Ｖ２ｃｅが上昇する。
【００７０】
時刻ｔ２で、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅの時間変化率を示す微分回路の出力電圧Ｖｄが比較用基準電圧源２７Ａの基準電圧Ｖａ１を下回ると、比較増幅器２８Ａは、出力信号Ｓｃｐを高電位から低電位にする。第２のＰＭＯＳＦＥＴ２９が比較増幅器２８Ａから低電位を示す信号Ｓｃｐを受信すると、第２のＰＭＯＳＦＥＴ２９は導通する。第２のＰＭＯＳＦＥＴ２９が導通すると、スイッチング素子４ａのゲート端子には、正側ゲート抵抗３２からのゲート電流に、補助ゲート抵抗３０からのゲート電流が加わる。これにより、スイッチング素子４ａのスイッチング速度が速くなる。
【００７１】
本実施形態によれば、微分回路により、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅの時間変化率を検出することで、第１の実施形態と同様の作用効果を得ることができる。
【００７２】
本実施形態に係る電力変換装置１Ａは、直流主電源３の電圧が大きく変動する用途に適している。例えば、電気鉄道の電力システムに適用される場合である。電気鉄道の架線電圧のように、直流主電源３の電圧が大きく変動する場合、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅも大きく変動する。このため、スイッチング素子４ａのスイッチング速度を切り替えるためのタイミング（ターンオン過渡期）を、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅを一定の基準電圧（第１の実施形態に係る基準電圧Ｖａ）と比較して検出すると、スイッチング速度を切り替えるタイミングを適切に検出することが困難である。
【００７３】
このように直流主電源３の電圧が大きく変動する場合でも、本実施形態であれば、微分回路により検出したスイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅの時間変化率（下降率）に基づいて、スイッチング速度を切り替えるタイミングを検出しているため、適切なタイミングでスイッチング速度を切り替えることができる。
【００７４】
（第３の実施形態）
図１７は、本発明の第３の実施形態に係る主素子制御回路６Ｂａの構成を示す構成図である。
【００７５】
電力変換装置１Ｂは、図１に示す第１の実施形態に係る電力変換装置１において、主素子制御回路６ａ〜６ｆの代わりに図１７に示す主素子制御回路６Ｂａ〜６Ｂｆを設けたものである。ここでは、スイッチング素子４ａに設けられる主素子制御回路６Ｂａについて主に説明し、その他のスイッチング素子４ｂ〜４ｆに設けられる主素子制御回路６Ｂｂ〜６Ｂｆについては主素子制御回路６Ｂａと同様に構成されているものとして、説明を省略する。その他の点は、電力変換装置１Ｂは、第１の実施形態に係る電力変換装置１と同様である。
【００７６】
主素子制御回路６Ｂａは、図２に示す第１の実施形態に係る主素子制御回路６ａにおいて、比較増幅器２８の代わりに比較増幅器２８Ｂを設け、第１のＰＭＯＳＦＥＴ３１の代わりに第１のＰＭＯＳＦＥＴ４５を設け、第２のＰＭＯＳＦＥＴ２９、補助ゲート抵抗３０及び正側ゲート抵抗３２の代わりに、２つのトランジスタ４１，４３、抵抗４２及び補助電源４４を設けている。その他の点は、主素子制御回路６Ｂａは、第１の実施形態に係る主素子制御回路６ａと同様である。
【００７７】
比較増幅器２８Ｂは、比較用基準電圧源２７から入力された基準電圧Ｖａから分圧抵抗２６ａ，２６ｂにより検出されたスイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅを減算する。比較増幅器２８Ｂは、演算した差分電圧をトランジスタ４１のベース端子に出力する。
【００７８】
トランジスタ４１は、ベース端子が比較増幅器２８Ｂに、コレクタ端子が正極側の補助電源２１ａの正極に、エミッタ端子が抵抗４２に接続されている。トランジスタ４１は、正極側の補助電源２１ａから供給される直流電力により、抵抗４２を介して、比較増幅器２８Ｂから入力される差分電圧に比例する電流をトランジスタ４３のエミッタ端子に出力する。
【００７９】
トランジスタ４３は、ベース端子が補助電源４４に、エミッタ端子が抵抗４２に、コレクタ端子が第１のＰＭＯＳＦＥＴ４５の正極側に接続されている。トランジスタ４３は、エミッタ端子に入力された電流を第１のＰＭＯＳＦＥＴ４５に出力する。
【００８０】
補助電源４４は、正極がトランジスタ４３のベース端子に、負極が対になる２つのスイッチング素子４ａ，４ｂの接続点に接続されている。補助電源４４は、トランジスタ４３を常にオン状態にしている。
【００８１】
第１のＰＭＯＳＦＥＴ４５は、正極側がトランジスタ４３のコレクタ端子に、負極側がスイッチング素子４ａのゲート端子に接続されている。ターンオン時は、主素子駆動回路３５の出力は低電位となるため、第１のＰＭＯＳＦＥＴ４５が導通する。第１のＰＭＯＳＦＥＴ４５が導通すると、トランジスタ４３のコレクタ端子から流入する電流を、スイッチング素子４ａのゲート端子に出力する。スイッチング素子４ａは、ゲート端子に第１のＰＭＯＳＦＥＴ４５から電流（ゲート電流）が入力されると、ターンオンする。
【００８２】
主素子制御回路６Ｂａの動作は、基本的には、第１の実施形態に係る主素子制御回路６ａと同様に動作する。従って、ここでは、第１の実施形態に主素子制御回路６ａの動作と異なる部分について主に説明する。
【００８３】
スイッチング素子４ａと対になるスイッチング素子４ｂの還流ダイオード５ｂが導通している状態で、スイッチング素子４ａがターンオンして、主電流がスイッチング素子４ａに転流する場合について説明する。
【００８４】
ゲート信号Ｓｇｔａが立ち上がると、トランジスタ４１、抵抗４２、トランジスタ４３、及び第１のＰＭＯＳＦＥＴ４５を介して、ゲート電流Ｉｇが流入する。これにより、スイッチング素子４ａのターンオンが開始される。スイッチング素子４ａのターンオン開始時は、スイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅが高いため、比較用基準電圧源２７の基準電圧Ｖａとコレクタ−エミッタ間電圧Ｖ１ｃｅとの差は小さい。このため、ゲート電流Ｉｇも少ない。従って、スイッチング素子４ａのスイッチング速度も遅い。
【００８５】
スイッチング素子４ａのターンオンが開始されると、コレクタ−エミッタ間電圧Ｖ１ｃｅは、徐々に低下する。これに伴い、基準電圧Ｖａとコレクタ−エミッタ間電圧Ｖ１ｃｅとの差が徐々に大きくなる。このため、ゲート電流Ｉｇも徐々に増加する。従って、スイッチング素子４ａのターンオン開始後は、スイッチング素子４ａのスイッチング速度も徐々に増加する。
【００８６】
本実施形態によれば、スイッチング素子４ａのターンオン中に、コレクタ−エミッタ間電圧Ｖ１ｃｅの低下に伴って、ゲート電流Ｉｇを増加させることができ、第１の実施形態と同様の作用効果を得ることができる。
【００８７】
なお、各実施形態では、電力変換装置を三相インバータとして説明したが、単相インバータでも同様の構成にすることができる。
【００８８】
また、第３の実施形態では、分圧抵抗２６ａ，２６ｂによりスイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅの電圧値を検出して、検出した電圧値に応じてスイッチング速度を増加させる構成としたが、これに限らない。第２の実施形態のように、微分回路によりスイッチング素子４ａのコレクタ−エミッタ間電圧Ｖ１ｃｅの時間変化率を検出して、検出した電圧の時間変化率によりスイッチング速度を増加させる構成としてもよい。これにより、第３の実施形態と同様の構成で、第２の実施形態の作用効果を得ることができる。
【００８９】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９０】
１…電力変換装置、２…電動機、３…直流主電源、４ａ〜４ｆ…スイッチング素子、５ａ〜５ｆ…還流ダイオード、６ａ〜６ｆ…主素子制御回路、２１ａ，２１ｂ…補助電源、２２…スイッチング素子、２３…高速高圧ダイオード、２４…オンディレイ回路、２５…ワンショット回路、２６ａ，２６ｂ…分圧抵抗、２７…比較用基準電圧源、２８…比較増幅器、２９…第２のＰＭＯＳＦＥＴ、３０…補助ゲート抵抗、３１…第１のＰＭＯＳＦＥＴ、３２…正側ゲート抵抗、３３…負側ゲート抵抗、３４…ＮＭＯＳＦＥＴ、３５…主素子駆動回路。
【図１】
2013038997.tif 000004
【図２】
2013038997.tif 000005
【図３】
2013038997.tif 000006
【図４】
2013038997.tif 000007
【図５】
2013038997.tif 000008
【図６】
2013038997.tif 000009
【図７】
2013038997.tif 000010
【図８】
2013038997.tif 000011
【図９】
2013038997.tif 000012
【図１０】
2013038997.tif 000013
【図１１】
2013038997.tif 000014
【図１２】
2013038997.tif 000015
【図１３】
2013038997.tif 000016
【図１４】
2013038997.tif 000017
【図１５】
2013038997.tif 000018
【図１６】
2013038997.tif 000019
【図１７】
2013038997.tif 000020