(57)【要約】【課題】所望の抵抗率が保証された半導体装置を実現する技術を提供する。【解決手段】半導体装置の製造方法は、抵抗率に変化が生じうる工程を経た半導体基板の所定の領域にイオン照射を行い、該所定の領域に周囲より抵抗率の高い高抵抗層を形成する高抵抗層形成工程（Ｓ１４）を有する。これにより、例えば、高抵抗層形成工程より以前の処理によって抵抗率が変化していたとしても、所定の領域に精度よく高抵抗層を形成することができる。【選択図】図７
2013222893.tif 000002
【特許請求の範囲】
【請求項１】
抵抗率に変化が生じうる工程を経た半導体基板の所定の領域にイオン照射を行い、該所定の領域に周囲より抵抗率の高い高抵抗層を形成する高抵抗層形成工程を有する半導体装置の製造方法。
【請求項２】
前記イオン照射を１００ＭｅＶ以下の加速エネルギーで行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記イオン照射に用いられるイオン種は、Ｈ、Ｈｅ、Ｂ、Ｃ、Ｎ、Ｏ、Ｎｅ、Ｓｉ、Ａｒ、Ｋｒ、Ｘｅからなる群より選択される少なくとも１種の原子がイオン化されたものであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記半導体基板として、Ｓｉ、ＳｉＣ、ＧａＮからなる群より選択される結晶基板を用いることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記高抵抗層形成工程より前に、半導体基板への熱処理を伴う素子形成工程または回路形成工程を更に含む請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記高抵抗層形成工程より後に、抵抗率の変化が実質的に生じない後工程を更に含む請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、シリコンウェハ等の基板に様々な微細加工を施すことで、半導体集積回路を製造している。このような基板に求められる性能は、用途や製造工程によって種々ある。例えば、デジタル回路からアナログ回路へ基板を介して伝わるノイズを遮断する手段として、あるいは、オンチップインダクタのＱ値を向上させる手段として、高抵抗基板が使用されている（例えば、特許文献１参照。）。高抵抗基板としては、例えば、ＳＯＩ（Silicon On Insulator）基板、もしくは不純物の少ないＦＺ（Floating Zone）法により製造された基板が使用されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−９３８２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＳＯＩ基板、もしくはＦＺ法により製造された高抵抗基板は価格が高く、半導体装置の製造コストを上昇させてしまう。また、抵抗率の高い基板を採用したとしても、トランジスタやダイオード等の素子製造過程で注入された不純物が、その後の熱処理過程で拡散し、基板の抵抗率を低下させることもある。その結果、抵抗率を高く調整した高価な基板を使用していたとしても、半導体装置の製造過程において抵抗率が変化し、本来目標としている抵抗率が得られていない場合もある。
【０００５】
本発明のある態様の例示的な目的のひとつは、所望の抵抗率が保証された半導体装置を実現する技術を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のある態様の半導体装置の製造方法は、抵抗率に変化が生じうる工程を経た半導体基板の所定の領域にイオン照射を行い、該所定の領域に周囲より抵抗率の高い高抵抗層を形成する高抵抗層形成工程を有する。
【０００７】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【０００８】
本発明によれば、所望の抵抗率が保証された半導体装置を製造できる。
【図面の簡単な説明】
【０００９】
【図１】イオン照射システムの概略構成を模式的に示した図である。
【図２】搬送プレートの一例を示す図である。
【図３】イオンビームの照射イメージを模式的に示した図である。
【図４】高抵抗層が形成されているウェハの断面図を模式的に示した図である。
【図５】イオン照射後のシリコンウェハの表面からの深さと抵抗率との関係の一例を示すグラフである。
【図６】図６（ａ）は、抵抗率のピークの深さが異なる３つの高抵抗層のグラフを示す図、図６（ｂ）は、半値幅の異なる３つの高抵抗層のグラフを示す図である。
【図７】本実施の形態に係る半導体装置の製造方法の一例を示すフローチャートである。
【図８】図８（ａ）は、従来の半導体装置の一例を示す断面図、図８（ｂ）は、本実施の形態に係る半導体装置の一例を示す断面図である。
【図９】図９（ａ）は、半導体装置の他の例を示す上面図、図９（ｂ）は、図９（ａ）に示す半導体装置のＡ−Ａ断面図である。
【発明を実施するための形態】
【００１０】
本実施の形態に係る半導体装置の製造方法は、抵抗率に変化が生じうる工程を経た半導体基板の所定の領域にイオン照射を行い、該所定の領域に周囲より抵抗の高い高抵抗層を形成する高抵抗層形成工程を有する。
【００１１】
ここで、抵抗率に変化が生じうる工程とは、例えば、ダイオードやトランジスタ等の素子の形成や配線（回路）の形成をする際に行われる種々の熱処理が挙げられる。熱処理としては、例えば、熱酸化、熱拡散、ＣＶＤ、アニール等が挙げられる。これらの熱処理によっては基板が４００℃以上になることもある。これらの処理を経た半導体基板は、仮にそれまでの抵抗率が高いものであっても、不純物の拡散等によって部分的に又は全体として抵抗率が低下しがちである。そのため、所望の高い抵抗率を製造工程の最後まで維持することが困難であるとともに、所定の領域の抵抗率を精度よく保証することも困難であった。
【００１２】
しかしながら、本実施の形態に係る製造方法は、半導体基板の抵抗率に変化が生じうる工程の後に、イオン照射により高抵抗層を所定の領域に形成している。そのため、高抵抗層形成工程より以前の処理によって抵抗率が変化していたとしても、所定の領域に精度よく高抵抗層を形成することができる。つまり、所望の抵抗率が保証された半導体装置を比較的容易に製造できる。
【００１３】
以下、本発明を実施するための形態について詳細に説明する。なお、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、製造方法を説明する際に示す各断面図において、半導体基板やその他の層の厚みや大きさは説明の便宜上のものであり、必ずしも実際の寸法や比率を示すものではない。
【００１４】
（イオン照射装置）
はじめに、半導体基板にイオン照射を行うイオン照射システムについて説明する。図１は、イオン照射システムの概略構成を模式的に示した図である。イオン照射システム１０は、加速器１２と、半導体ウェハを保持し搬送するウェハ搬送装置１４と、加速器１２から出射されたイオンビームをウェハ搬送装置１４まで導くビーム輸送ダクト１６と、を備える。
【００１５】
加速器１２は、イオンを加速し、イオンビームとして外部へ出射する。加速器１２としては、例えば、サイクロトロン方式やバンデグラフ方式の装置が用いられる。ウェハ搬送装置１４は、複数の搬送プレート１８を収容する収容部（不図示）と、搬送プレート１８が搭載しているウェハにイオンビームが照射される照射チャンバ２０と、収容部と照射チャンバ２０との間で搬送プレート１８を移動する移動機構２２と、を備える。ビーム輸送ダクト１６の途中には、内部を真空に維持する真空ポンプやビームの方向を補正する電磁コイル等が設けられている。
【００１６】
図２は、搬送プレートの一例を示す図である。搬送プレート１８は、複数のウェハ２４を搭載する搭載部２６を有する。ウェハ２４は、搭載部２６に搭載された状態で所定の位置に保持される。移動機構２２は、一つの搬送プレート１８に搭載されている全てのウェハ２４に順次イオンビームが照射され、イオン照射処理が終了すると、搬送用軸２８の端部２８ａを搬送プレート１８の端部に設けられている被係合部３０に係合させ、搬送プレート１８を収容部に戻す。そして、次の搬送プレート１８を照射チャンバ２０へ移動する。
【００１７】
図３は、イオンビームの照射イメージを模式的に示した図である。加速器１２から出射したイオンビームＢは、マグネット３２の働きによりその方向が変化する。そして、イオンビームＢでウェハ２４の表面を順次走査することで、ウェハ２４の所定の領域にイオン照射が行われ、高抵抗層３４が形成される。なお、ウェハ２４の照射面の前方には、イオンビームの加速エネルギーを調整するために、アルミ製のアブソーバ３６が配設されている。アブソーバ３６は、例えばアルミホイル等の金属箔が用いられる。
【００１８】
次に、高抵抗層３４について説明する。図４は、高抵抗層が形成されているウェハの断面図を模式的に示した図である。図４に示すように、イオンビームＢによりウェハ２４の所定の深さに高抵抗層３４が形成される。イオン照射により高抵抗層が形成されるメカニズムは、以下の通りと考えられる。
【００１９】
ウェハにイオン照射が行われると、イオンの加速エネルギーに応じた深さまでイオンが到達する。その際、到達した領域を含む近傍では格子欠陥が形成され、結晶の規則性（周期性）が乱れた状態となる。このような格子欠陥が多い領域では電子が散乱されやすくなり、電子の移動が阻害される。つまり、イオン照射により局所的な格子欠陥が生じた領域では、抵抗率が上昇することになる。
【００２０】
図５は、イオン照射後のシリコンウェハの表面からの深さと抵抗率との関係の一例を示すグラフである。ここで、測定したシリコンウェハは、ＣＺ（Czochralski）法により作製されたＮ型のシリコン単結晶（基板抵抗率４Ω・ｃｍ）をスライスしたものである。なお、本実施の形態に係るウェハとしては、シリコン（Ｓｉ）以外にも、炭化ケイ素（ＳｉＣ））、窒化ガリウム（ＧａＮ）等を用いることができる。
【００２１】
このＮ型のＣＺシリコンウェハに、サイクロトロン加速器によりエネルギー２３ＭｅＶで加速し、減速材（アルミホイル）を通過させてイオン打ち込み深さ９μｍに調整した３Ｈｅ＋イオンを、ドーズ量１．０Ｅ＋１３ｃｍ−２の照射量で照射した。
【００２２】
その結果、図５に示すように、抵抗率の深さ方向の変化は、深さが９．５ミクロンの位置でピーク抵抗率１０００Ω・ｃｍとなる山型の関数となっている。また、抵抗率がピークの半分となる半値幅は９．２μｍ前後である。ここでは、この半値幅に含まれる領域を高抵抗層３４と称する。なお、高抵抗層３４の定義は、必ずしもこれに限られず、周囲より抵抗率の高い所定の領域ということもできる。
【００２３】
なお、所定の領域に高抵抗層を形成するためには、イオン照射の加速エネルギーやイオン種、照射量を適宜選択して行うことで実現可能である。図６（ａ）は、抵抗率のピークの深さが異なる３つの高抵抗層のグラフを示す図、図６（ｂ）は、半値幅の異なる３つの高抵抗層のグラフを示す図である。
【００２４】
図６（ａ）に示すように、例えばイオン照射の際のイオンの加速エネルギーを調整することで、高抵抗層が形成される深さを自由に設定できる。例えば、イオン照射を０．００１ＭｅＶ以上の加速エネルギーで行ってもよい。あるいは、０．１ＭｅＶ以上の加速エネルギーで行ってもよい。また、イオン照射を１００ＭｅＶ以下の加速エネルギーで行ってもよい。あるいは、３０ＭｅＶ以下の加速エネルギーで行ってもよい。
【００２５】
また、図６（ｂ）に示すように、例えばイオン照射に用いられるイオン種を適宜選択することで、半値幅の異なる高抵抗層を形成できる。イオン照射に用いられるイオン種は、Ｈ、Ｈｅ、Ｂ、Ｃ、Ｎ、Ｏ、Ｎｅ、Ｓｉ、Ａｒ、Ｋｒ、Ｘｅからなる群より選択される少なくとも１種の原子がイオン化されたものが挙げられる。具体的には、例えば、１Ｈ＋、２Ｈ＋、３Ｈｅ２＋、４Ｈｅ２＋などが挙げられる。
【００２６】
このように、イオン照射システム１０において、イオン種、加速エネルギー、イオン照射量（ビーム電流、照射時間）を調整することで、ウェハ中の所定の領域に形成する高抵抗層の位置や幅、抵抗率の大きさを適宜設定できる。
【００２７】
次に、高抵抗層を形成する工程を実行するのに適したタイミングについて説明する。前述の通り、半導体装置を製造する際の熱処理等によって半導体基板の抵抗率は変わりうる。
【００２８】
図７は、本実施の形態に係る半導体装置の製造方法の一例を示すフローチャートである。はじめに、用意されたシリコンウェハに種々の工程により素子を形成し（Ｓ１０）、更に配線を形成する（Ｓ１２）。この際、熱処理による不純物の拡散等により基板の抵抗率が低下する。そこで、本実施の形態では、これらの工程の後に、イオン照射により高抵抗層を形成する（Ｓ１４）。このように、本実施の形態では、高抵抗層形成工程より前に、半導体基板への熱処理を伴う素子形成工程や配線（回路）形成工程を行っている。つまり、イオン照射による高抵抗層の形成を、抵抗率が変化する一因となる熱処理等の工程の後に行っている。これにより、所望の抵抗率が保証された半導体装置を製造できる。
【００２９】
高抵抗層が形成された半導体基板は、保護膜が形成され（Ｓ１６）、裏面が研磨された（Ｓ１８）後、後工程（Ｓ２０）で処理されて半導体集積回路として完成する。後工程には、例えば、ウェハをダイシングして個片化する工程や、個片化されたチップと実装基板とをワイヤボンドで結線する工程や、チップを樹脂で封止する工程が含まれる。
【００３０】
後工程等の後に高抵抗層を形成することも可能であるが、素子や配線以外に種々の層や部材が半導体基板上に形成された状態でイオン照射を行うことになるため、イオン照射の照射条件の調整が難しくなる。また、個片化されたチップは、イオン照射の際の位置決めやハンドリングが難しくなる。そこで、高抵抗層を形成する工程より後に、抵抗率の変化が実質的に生じない保護膜形成、裏面研磨、後工程等を行うことで、前述のような問題が生じない。
【００３１】
次に、本実施の形態に係る製造方法により製造された半導体装置の特性の改善について説明する。図８（ａ）は、従来の半導体装置の一例を示す断面図、図８（ｂ）は、本実施の形態に係る半導体装置の一例を示す断面図である。
【００３２】
通常、ＩＣに使われるシリコン基板は、ｎ型かｐ型の基板であり、抵抗率が数十Ωｃｍと小さいため、電気伝導率が高い。受信した電気信号は、インダクタなどの受信素子や寄生素子を介してシリコン基板内に入ると、シリコン基板の抵抗成分によりジュール熱となって消費され、信号損失が生じる。
【００３３】
そこで、基板の抵抗率を高めると信号損失（基板に流れる信号）が減少するためＱ値が上昇する。換言すれば、Ｑ値が高いほど信号損失が少なくなり、優れた特性を持つインダクタとなる。
【００３４】
そこで、インダクタが設けられている領域の下層の基板の抵抗率を上げることでインダクタのＱ値を向上することができる。例えば、図８（ａ）に示す半導体装置１００のように、高抵抗基板であるウェハ１０１の表面側にインダクタ形成領域１０２が設けられており、裏面側に素子形成領域１０４が設けられている。インダクタ形成領域１０２と素子形成領域１０４との間の中間領域１０６は、特段の処理が施されておらず、ウェハ当初の抵抗率に近い領域である。
【００３５】
半導体装置１００において、素子形成領域１０４および中間領域１０６は、ともにウェハ当初の抵抗率に近い高い抵抗率を有する高抵抗層１０８である。つまり、トランジスタ等が形成される素子形成領域１０４の抵抗率は高いままである。このような抵抗率の高さに起因してＩＣ（集積回路）でのラッチアップが発生しやすくなり、回路での誤作動が起きやすくなる。そのため、基板全体の抵抗率を高くすることはＩＣにとっては好ましくない。
【００３６】
そこで、本実施の形態に係る半導体装置は、例えば図８（ｂ）に示す構成を採用することで、ＩＣにおける誤作動を低減できる。半導体装置６０は、ＣＺ法により作製されたウェハ６２が用いられている。ＣＺ法により作製されたウェハ６２は、ＦＺ法等により作製された高抵抗ウェハと比較して抵抗率が低く、安価である。
【００３７】
半導体装置６０は、ウェハ６２の表面側にインダクタ形成領域６４が設けられており、裏面側に素子形成領域６６が設けられている。インダクタ形成領域６４と素子形成領域６６との間の中間領域６８は、前述したイオン照射により抵抗率が高められている高抵抗層７０である。このようなイオン照射によって、ウェハ６２全体の抵抗率を高めずに中間領域６８を高抵抗層７０にすることができる。つまり、高抵抗化が必要のない素子形成領域６６の抵抗率を上げることなく、インダクタ形成領域６４の下部に高抵抗層７０を形成できるため、インダクタのＱ値を向上しつつ、素子形成領域６６における回路でのラッチアップの発生を抑制できる。
【００３８】
図９（ａ）は、半導体装置の他の例を示す上面図、図９（ｂ）は、図９（ａ）に示す半導体装置のＡ−Ａ断面図である。
【００３９】
半導体装置５１は、ウェハ２４の上部に、公知の技術によりデジタル回路５２とアナログ回路５４とが形成されている。図９（ａ）に示すように、デジタル回路５２及びアナログ回路５４の周囲には、本実施の形態に係るイオン照射により高抵抗層５６が形成されている。また、図９（ｂ）に示すように、デジタル回路５２及びアナログ回路５４の下部には、本実施の形態に係るイオン照射により高抵抗層５８が形成されている。
【００４０】
これら高抵抗層５６，５８は、デジタル回路５２から発生したノイズ（信号）がウェハ２４内を伝搬することを抑制するノイズ遮断層として機能する。そのため、半導体装置５１は、デジタル回路５２から発生したノイズが水平・垂直の両方向で遮蔽されているため、アナログ回路５４にデジタル回路５２が発生したノイズが侵入することが抑制される。
【００４１】
以上、本発明を上述の実施の形態を参照して説明したが、本発明は上述の実施の形態に限定されるものではなく、実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて実施の形態におけるイオン照射システム、加速器、ウェハ搬送装置などにおいて各種の設計変更等の変形を実施の形態に対して加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうる。
【符号の説明】
【００４２】
１０  イオン照射システム、  １２  加速器、  １４  ウェハ搬送装置、  １６  ビーム輸送ダクト、  １８  搬送プレート、  ２０  照射チャンバ、  ２２  移動機構、  ２４  ウェハ、  ２６  搭載部、  ３４  高抵抗層、  ３６  アブソーバ、  ３８  半導体装置、  ５０  高抵抗層、  ５１  半導体装置、  ５２  デジタル回路、  ５４  アナログ回路、  ５６，５８  高抵抗層。
【図１】
2013222893.tif 000003
【図２】
2013222893.tif 000004
【図３】
2013222893.tif 000005
【図４】
2013222893.tif 000006
【図５】
2013222893.tif 000007
【図６】
2013222893.tif 000008
【図７】
2013222893.tif 000009
【図８】
2013222893.tif 000010
【図９】
2013222893.tif 000011