(57)【要約】【課題】  ＧａＮを用いる半導体装置の低消費電力および高速応答特性のメリットを生かすことのできるデバイス実装構造を実現する。【解決手段】  表面実装型のデバイス実装構造を採用し、ＧａＮチップ３０の裏面をダイパッド１４の表面と電気的に接続し、かかるダイパッド１４とチップ３０のソース端子１１との接続をワイヤボンディングにより行う。ダイパッド１４は、裏面が露出しており、プリント基板上の電極パッド（ソースパッド）と電気的に接続可能に構成されている。これにより、チップ裏面からのリーク電流を減らし、オン抵抗を低減するとともに、ゲート−ソース間のループ電流を減らし、ソース配線側の寄生インダクタンスを低減することで、ゲート−ソース間の寄生容量を介したゲート電圧の発振を抑制する。【選択図】        図１
2013222781.tif 000002
【特許請求の範囲】
【請求項１】
ソース端子、ドレイン端子、ゲート端子の少なくとも三端子が基板表面側に設けられた、ＧａＮを用いるパワーデバイスを搭載してなる半導体装置であって、
前記パワーデバイスが、表面実装タイプのリードフレームのダイパッド部の表面側に固定され、 
前記パワーデバイスの前記ソース端子が前記ダイパッド部とワイヤ接続され、
前記パワーデバイスの前記ドレイン端子がドレインリードと、前記パワーデバイスの前記ゲート端子がゲートリードとワイヤ接続され、前記ダイパッド部の裏面がプリント基板上のソースパッドと接続するために露出したデバイス実装構造を有することを特徴とする半導体装置。
【請求項２】
前記ソース端子と前記ダイパッド部とのワイヤ接続における前記ダイパッド部側のワイヤとの接続位置に対応する裏面側が露出していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ドレインリード内の樹脂封止されるインナーリード部分の面積が、前記ゲートリード内の樹脂封止されるインナーリード部分の面積よりも大きいことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記ドレイン端子の長手方向に対して平行となるように前記ドレインリードが配置され、前記パワーデバイスの前記ダイパッド部上の位置が、前記ドレインリードが延伸する直線の延長線上に前記ドレイン端子があるように、且つ、前記ドレインリード側に片寄って配置されていることを特徴とする請求項１〜３の何れか一項に記載の半導体装置。
【請求項５】
前記パワーデバイスを構成するトランジスタが、
前記ソース端子と接続するソース電極、前記ドレイン端子と接続するドレイン電極、及び、前記ゲート端子と接続するゲート電極を備え、
前記ゲート電極が前記ドレイン電極よりも前記ソース電極側に片寄って配置される非対称構造を有することを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
【請求項６】
前記ダイパッド部の裏面の露出部分には、前記ドレインリードよりも低電圧が供給されることを特徴とする請求項１〜５の何れか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ＧａＮを用いるパワーデバイスチップをフレームに搭載する場合のデバイスの実装構造に関する。
【背景技術】
【０００２】
ＧａＮ（窒化ガリウム）に代表される、バンドギャップが２ｅＶを超えるワイドギャップ半導体を用いたデバイスは、従来のＳｉを用いるデバイスと比較して、低消費電力であり、高速スイッチングが可能という利点を備えている。これは、デバイスの絶縁破壊電界が大きいという理由による。
【０００３】
一般に、デバイスの耐圧はドリフト層の長さ（ＷＤ）と絶縁破壊電界（Ｅｃ）の積により表される。従って、耐圧を同じとした場合、絶縁破壊電界が大きい方がドリフト層の長さを短くできる。ここで、ワイドギャップ半導体において、絶縁破壊電界はＳｉよりも１０倍程度高いため、ドリフト層の長さをおよそ１／１０にすることができる。また、不純物濃度は絶縁破壊電界の２乗に比例するため、Ｓｉと比べて１００倍に高くすることができる。以上より、耐圧を同じとした場合、ワイドギャップ半導体を用いたデバイスのオン抵抗（Ｒｏｎ）は、Ｓｉを用いるデバイスと比較して約１／１０００に低抵抗化が可能となる。
【０００４】
一方、デバイスの高速応答性を表す指標として、遮断周波数（ｆＴ）という指標がある。当該遮断周波数はデバイスの電流利得が１となる周波数であり、ドリフト層の長さＷＤに反比例する。従って、ワイドギャップ半導体を用いるデバイスでは、ドリフト層の長さをＳｉと比べて１／１０に設定できることにより、Ｓｉよりも一桁高い周波数で使用することが可能となる。
【０００５】
このように、ワイドギャップ半導体を用いることで、Ｓｉと比較してオン抵抗が低く、結果低消費電力で、且つ、高速性に優れたデバイスが可能である。
【０００６】
上記のワイドギャップ半導体を用いるデバイスの実装方法として、下記特許文献１および２に示すように、ドレインリードとダイパッドを接続したリードフレームのダイパッド上にデバイスを固定し、デバイスとドレインリード、ソースリード、及び、ゲートリードとの接続をワイヤボンディングにより行う方法が、従来より用いられてきた。
【０００７】
図８に、かかる従来構成の方法でチップ実装を行う場合の樹脂封止（モールド）される前のリードフレームとＧａＮチップ３０とのワイヤボンディングの状態を示す平面図を示す。
【０００８】
従来例では、図８に示すように、ドレインリード１６とダイパッド１４が一体成形されたリードフレームを用いて、ドレイン端子１２とドレインリード１６の接続が、ドレイン端子１２とダイパッド１４をワイヤボンディングすることによりなされている。一方、ソースリード１５及びゲートリード１７は、夫々、ダイパッド１４と分離形成され、ソースリード１５とソース端子１１、ゲートリード１７とゲート端子１３との接続が、ワイヤボンディングによりなされている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−６６５５３号公報
【特許文献２】特開２０１０−１６１０３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来のＳｉパワーデバイスでは、ゲート注入電荷量Ｑｇが大きいため、寄生発振が起こるような大きなインダクタンスは回路側で対応が可能であり、デバイス実装において、回路の寄生インダクタンスについて特別の注意を払う必要がなかった。
【００１１】
ところが、ＧａＮを用いたデバイスでは、ゲート注入電荷量Ｑｇが非常に小さいため、単なる配線の寄生インダクタンスであってもゲート電圧が発振する虞がある。すなわち、一般に用いられるソースリード、ドレインリード、ゲートリードの長さにより生じる寄生インダクタンスであっても、ゲート電圧の発振が問題になる。
【００１２】
これに対し、ゲート抵抗として大きなものをゲート端子に接続することで発振は抑制できるが、ＧａＮの低消費電力、高速応答性の長所を生かすことができない結果となる。
【００１３】
本発明は、上記の状況に鑑み、ＧａＮを用いたデバイスにおいて、大きなゲート抵抗を付加することなく寄生発振を抑制できるように、デバイス実装構造の面から寄生インダクタンスの低減を実現するものであり、これにより、ＧａＮの特徴である低消費電力、高速応答特性を生かしたパワーデバイスを実現することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するための本発明に係る半導体装置は、
ソース端子、ドレイン端子、ゲート端子の少なくとも三端子が基板表面側に設けられた、ＧａＮを用いるパワーデバイスを搭載してなる半導体装置であって、
前記パワーデバイスが、表面実装タイプのリードフレームのダイパッド部の表面側に固定され、 前記パワーデバイスの前記ソース端子が前記ダイパッド部とワイヤ接続され、
前記パワーデバイスの前記ドレイン端子がドレインリードと、前記パワーデバイスの前記ゲート端子がゲートリードとワイヤ接続され、前記ダイパッド部の裏面がプリント基板上のソースパッドと接続するために露出したデバイス実装構造を有することを特徴とする。
【００１５】
上記特徴の半導体装置は、更に、前記ソース端子と前記ダイパッド部とのワイヤ接続における前記ダイパッド部側のワイヤとの接続位置に対応する裏面側が露出していることが好ましい。
【００１６】
上記特徴の半導体装置は、更に、前記ドレインリード内の樹脂封止されるインナーリード部分の面積が、前記ゲートリード内の樹脂封止されるインナーリード部分の面積よりも大きいことが好ましい。
【００１７】
上記特徴の半導体装置は、更に、前記ドレイン端子の長手方向に対して平行となるように前記ドレインリードが配置され、前記パワーデバイスの前記ダイパッド部上の位置が、前記ドレインリードが延伸する直線の延長線上に前記ドレイン端子があるように、且つ、前記ドレインリード側に片寄って配置されていることが好ましい。
【００１８】
上記特徴の半導体装置は、更に、前記パワーデバイスを構成するトランジスタが、
前記ソース端子と接続するソース電極、前記ドレイン端子と接続するドレイン電極、及び、前記ゲート端子と接続するゲート電極を備え、前記ゲート電極が前記ドレイン電極よりも前記ソース電極側に片寄って配置される非対称構造を有することが好ましい。
【００１９】
上記特徴の半導体装置は、更に、前記ダイパッド部の裏面の露出部分には、前記ドレインリードよりも低電圧が供給されることが好ましい。
【発明の効果】
【００２０】
本発明者等は、鋭意研究により、ソース側配線の寄生インダクタンスを小さくすることで、発振が抑制され、ゲート電圧のオンオフに対して安定なスイッチングが可能になることを見出した。
【００２１】
図９にシミュレーションに用いた回路の構成を示す。Ｌｄ、Ｌｓ１、Ｌｓ２、Ｌｇｓは夫々配線の寄生インダクタンスであり、Ｃｇｄ，Ｃｇｓ，Ｃｄｓは夫々ＧａＮ−ＦＥＴの寄生容量である。図９において、ＦＥＴがオンからオフに、オフからオンに切り替わると、ＬｄからＣｏｓｓ、Ｌｓ１、及びＬｓ２を介したＬＣ直列回路が共振する。結果、Ｌｓ１の両端電圧が振動する。かかるＬｓ１の両端電圧の振動は、ゲートドライバにとって電圧ノイズ源となる。
【００２２】
更に、Ｌｓ１の両端電圧が振動することにより、ＣｇｓとＬｓ１を介したＬＣ直列回路が共振し、ゲート電圧Ｖｇが振動する。この結果、ＦＥＴの意図しないオンオフが繰り返され、これが更にＬｄからＣｏｓｓ、Ｌｓ１、及びＬｓ２を介したＬＣ直列回路の共振を引き起こす。
【００２３】
このように、ＬｄからＣｏｓｓ、Ｌｓ１、及びＬｓ２を介したＬＣ直列回路の共振と、ＣｇｓとＬｓ１を介したＬＣ直列回路の共振が相互に誘起される結果、ゲート電圧Ｖｇの振動が増幅され、スイッチングノイズが増加し、最悪の場合ＦＥＴが発振して回路が破壊される虞がある。
【００２４】
上記のＬＣ回路による共振を防ぐには、ＬｄとＬｓ１（及び、Ｌｓ２）をできる限り小さくすればよいことが推察される。
【００２５】
図１０は、ソース側配線の寄生インダクタンスＬｓ１、及び、ドレイン側配線の寄生インダクタンスＬｄを変えた場合の、スイッチング時のゲート電圧の立ち上がり、立ち下がりの電圧変化をシミュレーションした結果である。図１０より、ドレイン側配線の寄生インダクタンスＬｄを小さくする（図１０（ｂ））よりも、むしろソース側配線の寄生インダクタンスＬｓ１を小さくした（図１０（ａ））方が、ゲート電圧の振動防止に著しい効果があることが分かる。
【００２６】
図１１は、図１０においてＦＥＴに生じる電力損失（＝Ｉｆｅｔ＊Ｖｄ）を示す図であり、図１１より、ドレイン側配線の寄生インダクタンスＬｄを小さくする（図１１（ｂ））よりも、ソース側配線の寄生インダクタンスＬｓ１を小さくした（図１１（ａ））方が、損失も少ないことが分かる。
【００２７】
上記の知見に基づき、本発明では、デバイスの実装方法を変更し、表面実装型のデバイス実装構造において、ＧａＮチップ裏面をダイパッド部の表面と電気的に接続し、かかるダイパッド部とデバイスのソース端子との接続をワイヤボンディングにより行うこととした。ダイパッド部は、裏面が露出しており、プリント基板上の電極パッド（ソースパッド）と電気的に接続可能に構成されている。
【００２８】
このような構成とした場合、ダイパッド部の厚みが従来構成におけるソースリードの長さに相当するため、ソース側配線の寄生インダクタンスが大幅に低減され、ゲート電圧の発振を抑制できる。また、従来のソースリードがダイパッド厚みまで短くなるため、オン抵抗を小さくすることができる。
【００２９】
さらに、従来のダイパッドとドレインリードを一体成形した構造と比較して、ＧａＮチップのソース端子とチップ裏面の電位差を小さくできるため、チップ裏面からのリーク電流を減らすことができる。また、ゲート−ソース間のループ電流が小さくなることでソース配線の寄生インダクタンスに起因した電圧変動（誘導電圧）が抑制され、Ｃｇｓを介したＬＣ直列回路の発振を抑えることができる。
【００３０】
従って、本発明に依れば、ＧａＮを用いたデバイスにおいて、大きなゲート抵抗を付加することなく寄生発振を抑制でき、ＧａＮの特徴である低消費電力、高速応答特性を生かしたパワーデバイスを実現することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明に係る半導体装置のチップ実装例を示す樹脂封止前の平面図
【図２】本発明に係る半導体装置のチップ実装例を示す樹脂封止後の鳥瞰図
【図３】本発明に係る半導体装置のチップ実装例を示す樹脂封止後の断面図
【図４】ＧａＮを用いるパワーデバイスのデバイス構造を示す断面図。
【図５】ＧａＮパワーデバイスにおいて、基板電位とソース電圧との電位差に対するリーク電流の依存性を示すグラフ
【図６】本発明に係る半導体装置の他のチップ実装例を示す樹脂封止前の平面図
【図７】本発明に係る半導体装置の他のチップ実装例を示す樹脂封止前の平面図
【図８】従来技術に係る半導体装置のチップ実装例を示す樹脂封止前の平面図
【図９】本発明の課題を説明するための回路図
【図１０】本発明の効果を説明するためのグラフであり、スイッチング時のゲート電圧の立ち上がり及び立ち下がりの、ゲート電圧の変化を示すグラフ
【図１１】本発明の効果を説明するためのグラフであり、スイッチング時においてＦＥＴに生じる電力損失の時間変化を示すグラフ
【発明を実施するための形態】
【００３２】
本発明のチップ実装構造を有する半導体装置１０の構成例を図１〜図３に示す。図１〜図３は、半導体装置１０の実装後の形態を示す模式図である。図１は、樹脂封止（モールド）される前のリードフレームとＧａＮチップとのワイヤボンディングの状態を示す平面図である。図２は、樹脂封止後の半導体装置１０をプリント基板上に実装した状態を示す鳥瞰図である。また、図３は図１及び図２のＡ−Ａ’方向（ドレイン端子１２及びドレインリード１６上で、ドレインリード１６に平行な方向）並びにＢ−Ｂ’方向（ソース端子１１上で、ドレインリード１６に平行な方向）のプリント基板３１に垂直な面における断面図である。なお、以降の実施形態の説明に用いる図面では、同一の構成要素には同一の符号を付すこととし、また、名称及び機能も同一であるので、同様の説明を繰り返すことはしない。
【００３３】
半導体装置１０は、ＧａＮを用いて構成されるパワーデバイスであり、基板表面側に、ソース端子１１、ドレイン端子１２、ゲート端子１３が形成されたチップ３０を備える。
【００３４】
一例として、ＧａＮを用いるパワーデバイスのデバイス構造の模式的な断面図を図４に示す。図４に示すデバイスは、ＨＥＭＴ(High Electron Mobility Transistor)構造のＦＥＴであり、Ｓｉ基板２０上に、ＡｌとＧａの組成比が異なるＡｌＧａＮの多層膜からなるバッファ層２１を介してＧａＮ層２２が積層され、ＧａＮ層２２の上にＡｌＧａＮの層２３が積層されている。ＧａＮ層２２上の所定の領域には、ＡｌＧａＮ層２３を貫通するようにソース電極２４とドレイン電極２５が形成され、ゲート電極２６が、ＡｌＧａＮ層２３上の所定の領域に、ソース電極２４とドレイン電極２５がゲート電極２６を挟んで互いに対向するように形成されている。ドレイン電極２５は、絶縁膜２７上に形成されたドレイン端子１２と、コンタクトホール２８を介して電気的に接続される。同様に、図示しないが、ソース電極２４は、別の断面において、絶縁膜２７上に形成されたソース端子１１と電気的に接続され、ゲート電極２５は、更に別の断面において、絶縁膜２７上に形成されたゲート端子１３と電気的に接続される。
【００３５】
ＡｌＧａＮ層２３とＧａＮ層２２とのヘテロ接合界面近傍において、２次元電子ガス層２９が形成され、ゲート電極２６に電圧（ゲート電圧）を印加することで、かかるゲート電極２６の下方の２次元電子ガス層２９の濃度が変調され、ソース電極２４とドレイン電極２５間に流れる電流が制御される。通常の使用では、ドレイン電極２５には、ソース電極２４に対して２００Ｖ〜６００Ｖ程度の高電圧が印加される。また、図４に示すデバイスは、ドレイン電極２５に印加される電圧とゲート電圧との差が高電圧となるため、放電しないようにゲート電極２６とドレイン電極２５との距離を、ゲート電極２６とソース電極２４との距離よりも大きくとり、ゲート電極２６がドレイン電極２５よりもソース電極２４側に片寄って配置された非対称なデバイス構造を有している。
【００３６】
図１〜図３に戻って、チップ３０は、図３に示す導電性の接着材料３３によりダイパッド１４の表面に固定されている。図１に示すように、ダイパッド１４に隣接して、ドレインリード１６、及び、ゲートリード１７が配置され、ドレインリード１６はチップ３０のドレイン端子１２と、ゲートリード１７はチップ３０のゲート端子１３と、夫々ワイヤ接続（ワイヤボンディング）されている。さらに、ダイパッド１４の表面側で、ソース端子１１とダイパッド１４との接続がワイヤボンディングによりなされている。そして、図１の点線で示す領域１８内において、ワイヤ接続される部分を覆うように封止樹脂３４で封止がされ、半導体装置１０がパッケージされる。
【００３７】
このようにしてパッケージされた半導体装置１０は、ダイパッド１４の裏面に露出部分１９を有している。本実施形態では、半導体装置１０は、ダイパッド１４の裏面がモールド材により覆わる領域を除いて、ダイパッド１４の裏面の金属部分が露出してプリント基板３１上の電極パッドと電気的に接続可能に構成されている。図２及び図３に示すように、ドレインリード１６、及び、ゲートリード１７を、夫々、プリント基板３１上に形成された配線（電極パッド）３２ａ、３２ｂと接続し、ダイパッド１４の裏面のかかる露出部分を、プリント基板３１上に形成された配線（ソースパッド）３２ｃと接続することで、プリント基板３１上に半導体装置１０が実装される。
【００３８】
半導体装置１０では、ソース端子１１とプリント基板３１上のソースパッド３２ｃとの接続が、ソース端子１１とダイパッド１４とをワイヤボンディングし、ダイパッド１４の裏面の露出部分をソースパッド３２ｃに接触することによりなされている。つまり、ダイパッド１４は、従来構成（図８）におけるソースリードに相当するものである。しかしながら、ダイパッド１４内において電流は平板内を主として膜厚方向に流れるため、ダイパッド１４で生じる寄生インダクタンスは非常に小さくなる。
【００３９】
このとき、ソース端子１１とダイパッド１４とのワイヤボンディングにおけるダイパッド１４側のワイヤとの接続位置（図３の位置Ｘ）は、その対応する裏面側が露出している位置に設定されている。これにより、ワイヤからソースパッド３２ｃに流れるダイパッド１４内の電流経路が最短となり、ダイパッド１４内における電流の殆どは膜厚方向に流れる。この結果、ダイパッド１４内において平板に平行に流れる電流成分を最低限にでき、平板に平行に流れる電流の寄生インダクタンスへの寄与を最小限にできる。
【００４０】
つまり、ダイパッド１４の厚みが従来構成におけるソースリードの長さに相当するため、ソース側配線の寄生インダクタンスが大幅に低減され、ゲート電圧の発振を抑制できる。
【００４１】
具体的には、従来のソースリードの長さを１５ｍｍ、ダイパッドの厚みを１．５ｍｍとして、インダクダンスが電流経路の長さに比例するとした場合、寄生インダクタンスを１／１０に低減できる。
【００４２】
さらに、半導体装置１０では、ソース端子１１とダイパッド１４がワイヤボンディングされて接続されているため、ダイパッド１４を介して基板２０の電位がソース電圧に固定され、これにより、チップ裏面とソース電極２４との間を、基板２０、バッファ層２１、及びＧａＮ層２２の端部側壁を経由して流れるリーク電流を低減できる。
【００４３】
図５に、ソース端子１１を介してソース電極２４に印加するソース電圧を基準として、基板２０に与える電圧Ｖｓｕｂを変化させたときの、ドレイン電圧Ｖｄとチップ裏面に流れるリーク電流Ｉｓｕｂとの依存性を示す。図５から、基板２０の電位とソース電圧に電位差があるとリーク電流が大きくなり、基板２０の電位をソース電圧と同電位とすることにより、リーク電流を大幅に抑制できることが分かる。
【００４４】
なお、かかるリーク電流の防止の観点からは、ソース電極２４を、ドレイン電極２５の全周を囲むようにチップの周辺部に配置するとよい。これにより、チップ３０の端部側壁を経由してチップ裏面とドレイン電極間に流れるリーク電流のパスが存在しないため、リーク電流を効果的に抑制できる。
【００４５】
さらに、図１に示す半導体装置１０では、チップ３０をダイパッド１４の中央に配置せず、ドレイン端子１２とドレインリード１６の距離が最適化されるように、チップ３０のダイパッド１４上の位置を、ドレインリード１６側に片寄らせ、且つ、ドレインリード１６が延伸する直線の延長線上にドレイン端子１２があるように配置している。ドレイン端子１２の平面レイアウト形状が長方形である場合、ドレイン端子１２の長手方向に対して略平行となるようにドレインリード１５を配置し、チップをドレインリード１６に近づけて配置するとよい。これにより、ドレイン端子１２とドレインリード１６とをワイヤボンディングするワイヤの曲げ角を小さくでき、また、長さを短くできる。この結果、ソース配線側の寄生インダクタンスと併せて、ドレイン配線側の寄生インダクタンスを低減することが可能になる。
【００４６】
また、ゲート端子１３とゲートリード１７とをワイヤボンディングするワイヤの長さを短くするため、ゲート端子１３をゲートリード１７に近づけて配置することが好ましい。
【００４７】
なお、図１では、ソース端子１１がチップ中央部に配置され、ドレイン端子がチップ周辺領域（図１の右側）に配置されているため、ドレインリード１６を図１の右側に、ドレイン端子１２の長手方向と平行になるように配置しているが、ドレイン端子１２がチップ中央部に配置されるチップ構成の場合には、例えば図６に示すように、ドレインリード１６がダイパッド１４に対して中央に位置するようにダイパッド１４と分離形成されたリードフレームを採用し、チップ３０のダイパッド１４上の位置をドレインリード１６側に片寄らせ、且つ、ドレインリード１６が延伸する直線の延長線上にドレイン端子１２があるように配置するとよい。
【００４８】
さらに、半導体装置１０の他の実装例を図７の樹脂封止前の平面図に示す。図７では、ドレインリード１６の領域１８との重なり部分、即ちドレインリード１６内の樹脂封止される部分（インナーリード）の面積を、ゲートリード１７の領域１８との重なり部分、即ちゲートリード１７内の樹脂封止される部分の面積よりも大きくしている。上記ドレインリード１６（ゲートリード１７）の樹脂封止される部分は、ワイヤボンディングが可能な部分の面積に相当する。ドレインリード１６のワイヤボンディング可能な部分の面積を大きくすることで、ドレインリード１６とドレイン端子１２との接続を、複数のワイヤを介して行うことが可能になるため、ソース配線側の寄生インダクタンスと併せて、ドレイン配線側の寄生インダクタンスを低減することが可能になる。これにより、ゲート電圧の発振を防止できるとともに、オン抵抗を削減することができる。
【００４９】
ところで、本発明では、ドレインリード１６はドレイン端子１２とワイヤボンディングされる。このため、ドレインリード１６とダイパッド１４が一体成形され、ドレイン端子１２とダイパッド１４をワイヤボンディングされる従来の構成（図８）と比較すると、ドレイン配線の寄生インダクタンスはかえって増加する場合がある。しかしながら、図１０より、ソース配線側の寄生インダクタンス（図９のＬｓ１）を低減することが、ドレイン配線側の寄生インダクタンス（図９のＬｄ）を低減することよりも、ゲート電圧の発振を抑制するという点において重要であることが示されている。別の言い方をすると、図１０は、ゲート電圧の発振を抑制するという点において、ソース配線側の寄生インダクタンスを低減することで、ドレイン配線の寄生インダクタンスが増加することによるデメリットをはるかに上回るメリットが得られることを示すものである。そして、本発明は、これを積極的に利用するものである。
【００５０】
以上、本発明の半導体装置１０では、ＧａＮを用いたパワーデバイスの実装において、表面実装型のデバイス実装構造を採用し、ＧａＮチップ裏面をダイパッド１４の表面と電気的に接続し、ダイパッド１４とチップ表面のソース端子１１との接続をワイヤボンディングにより行うことで、ソースリード側の寄生インダクタンスを大幅に低減できる。これにより、半導体装置１０は、大きなゲート抵抗を付加することなく寄生発振を抑制でき、ＧａＮの特徴である低消費電力、高速応答特性を生かしたパワーデバイスが実現される。
【産業上の利用可能性】
【００５１】
本発明は、ＧａＮをスイッチング素子として用いるパワーデバイスの実装に利用可能である。
【符号の説明】
【００５２】
１０：    半導体装置（ＧａＮデバイス）
１１：    ソース端子
１２：    ドレイン端子
１３：    ゲート端子
１４：    ダイパッド
１５：    ソースリード
１６：    ドレインリード
１７：    ゲートリード
１８：    樹脂封止される領域
１９：    ダイパッドの裏面の露出部分
２０：    基板
２１：    バッファ層
２２：    ＧａＮ層
２３：    ＡｌＧａＮ層
２４：    ソース電極
２５：    ドレイン電極
２６：    ゲート電極
２７：    絶縁膜
２８：    コンタクトホール
２９：    ２次元電子ガス
３０：    チップ
３１：    プリント基板
３２ａ、３２ｂ：  電極パッド
３２ｃ：  ソースパッド
３３：    接着樹脂
３４：    封止樹脂
Ｘ：    ソース端子とダイパッドとのワイヤボンディングにおけるダイパッド１４側のワイヤ接続位置
【図２】
2013222781.tif 000003
【図５】
2013222781.tif 000004
【図９】
2013222781.tif 000005
【図１０】
2013222781.tif 000006
【図１１】
2013222781.tif 000007
【図１】
2013222781.tif 000008
【図３】
2013222781.tif 000009
【図４】
2013222781.tif 000010
【図６】
2013222781.tif 000011
【図７】
2013222781.tif 000012
【図８】
2013222781.tif 000013