(57)【要約】【課題】受信装置の利得を高速に調整することができる受信装置を提供することである。【解決手段】本発明にかかる受信装置は、入力信号を増幅するＬＮＡ２と、ミキサ３と、フィルタ５と、ＶＧＡ６と、フィルタ５と並列に接続され、ミキサ３から出力された信号３４の信号強度に対応する信号３７を出力するロックインアンプ回路７と、ＶＧＡ６から出力された信号３６およびロックインアンプ回路７から出力された信号３７のいずれか一方が供給され、当該供給された信号をＡＤ変換するＡＤ変換器９と、ＡＤ変換器９から出力された信号に応じて、ＬＮＡ２およびＶＧＡ６の利得を調整する利得調整回路１０と、を備える。そして、利得調整回路１０がＬＮＡ２の利得を調整する場合、ＡＤ変換器９にはロックインアンプ回路７から出力された信号３７が供給される。【選択図】図１
2013021395.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が供給され、当該入力信号を増幅する第１の増幅器と、
前記第１の増幅器から出力された信号の周波数を変換するミキサと、
前記ミキサから出力された信号に含まれるノイズを除去するフィルタと、
前記フィルタから出力された信号を増幅する第２の増幅器と、
前記フィルタと並列に接続され、前記ミキサから出力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、
前記第２の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をＡＤ変換するＡＤ変換器と、
前記ＡＤ変換器から出力された信号に応じて、前記第１および第２の増幅器の利得を調整する利得調整回路と、を備え、
前記利得調整回路が前記第１の増幅器の利得を調整する場合、前記ＡＤ変換器には前記ロックインアンプ回路から出力された信号が供給される、
受信装置。
【請求項２】
入力信号が供給され、当該入力信号を増幅する第１の増幅器と、
前記第１の増幅器から出力された信号の周波数を変換するミキサと、
前記ミキサから出力された信号を増幅する第３の増幅器と、
前記第３の増幅器から出力された信号に含まれるノイズを除去するフィルタと、
前記フィルタから出力された信号を増幅する第２の増幅器と、
前記フィルタと並列に接続され、前記ミキサから出力された信号および前記第３の増幅器から出力された信号のいずれか一方を入力し、当該入力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、
前記第２の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をＡＤ変換するＡＤ変換器と、
前記ＡＤ変換器から出力された信号に応じて、前記第１乃至第３の増幅器の利得を調整する利得調整回路と、を備え、
前記利得調整回路が前記第１の増幅器の利得を調整する場合、前記ロックインアンプ回路には前記ミキサから出力された信号が供給されると共に、前記ＡＤ変換器には前記ロックインアンプ回路から出力された信号が供給され、
前記利得調整回路が前記第３の増幅器の利得を調整する場合、前記ロックインアンプ回路には前記第３の増幅器から出力された信号が供給されると共に、前記ＡＤ変換器には前記ロックインアンプ回路から出力された信号が供給される、
受信装置。
【請求項３】
前記利得調整回路が前記第２の増幅器の利得を調整する場合、前記ＡＤ変換器には前記第２の増幅器から出力された信号が供給される、
請求項１または２に記載の受信装置。
【請求項４】
前記ロックインアンプ回路は、
前記利得調整回路から出力されるクロック信号に応じて、前記ロックインアンプ回路に入力される信号の第１のノードへの供給を切り替えるスイッチと、
一端が前記第１のノードに接続され、他端が第２のノードに接続された抵抗と、
一端が前記第２のノードに接続され、他端が接地されている容量と、を備え、
前記第２のノードから前記所定の周波数における信号強度に対応する信号が出力される、
請求項１乃至３のいずれか一項に記載の受信装置。
【請求項５】
受信装置の利得調整方法であって、
前記受信装置は、
入力信号が供給され、当該入力信号を増幅する第１の増幅器と、
前記第１の増幅器から出力された信号の周波数を変換するミキサと、
前記ミキサから出力された信号に含まれるノイズを除去するフィルタと、
前記フィルタから出力された信号を増幅する第２の増幅器と、
前記フィルタと並列に接続され、前記ミキサから出力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、
前記第２の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をＡＤ変換するＡＤ変換器と、
前記ＡＤ変換器から出力された信号に応じて、前記第１および第２の増幅器の利得を調整する利得調整回路と、を備え、
前記利得調整回路が前記第１の増幅器の利得を調整する場合、前記ＡＤ変換器に前記ロックインアンプ回路から出力された信号を供給する、
受信装置の利得調整方法。
【請求項６】
受信装置の利得調整方法であって、
前記受信装置は、
入力信号が供給され、当該入力信号を増幅する第１の増幅器と、
前記第１の増幅器から出力された信号の周波数を変換するミキサと、
前記ミキサから出力された信号を増幅する第３の増幅器と、
前記第３の増幅器から出力された信号に含まれるノイズを除去するフィルタと、
前記フィルタから出力された信号を増幅する第２の増幅器と、
前記フィルタと並列に接続され、前記ミキサから出力された信号および前記第３の増幅器から出力された信号のいずれか一方を入力し、当該入力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、
前記第２の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をＡＤ変換するＡＤ変換器と、
前記ＡＤ変換器から出力された信号に応じて、前記第１乃至第３の増幅器の利得を調整する利得調整回路と、を備え、
前記利得調整回路が前記第１の増幅器の利得を調整する場合、前記ロックインアンプ回路に前記ミキサから出力された信号を供給すると共に、前記ＡＤ変換器に前記ロックインアンプ回路から出力された信号を供給し、
前記利得調整回路が前記第３の増幅器の利得を調整する場合、前記ロックインアンプ回路に前記第３の増幅器から出力された信号を供給すると共に、前記ＡＤ変換器に前記ロックインアンプ回路から出力された信号を供給する、
受信装置の利得調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は受信装置および受信装置の利得調整方法に関し、特に受信装置の利得を高速に調整することができる受信装置および受信装置の利得調整方法に関する。
【背景技術】
【０００２】
無線通信システムの分野では、受信装置の高精度化に伴い、受信装置の利得の制御が重要な技術の一つとなってきている。無線通信システムでは、入力される信号はアナログ信号であり、この入力されたアナログ信号をＡＤ変換器を用いてデジタル信号に変換し、変換後のデジタル信号に対して各種の処理が実施される。また、受信装置が受信する受信信号の強度は、信号の発信源と受信装置との位置関係に応じて変化する。例えば、信号の発信源が一定の強度の信号を発信しているとすると、信号の発信源と受信装置との距離が近い場合は、信号の減衰が小さい為に受信装置が受信する信号の強度は大きい。一方、信号の発信源と受信装置との距離が離れている場合は、信号の減衰が大きい為に受信装置が受信する信号の強度は小さくなる。よって、信号の発信源と受信装置との位置関係にかかわらず、受信装置に搭載されたＡＤ変換器に対して適切な強度の信号を与えるために、受信装置において利得を制御する必要がある。
【０００３】
更に、無線通信システムの分野では、通信スピードの高速化及び低電力化に伴い短時間で受信装置の利得を調整する技術が必要とされている。これは、受信信号を適切な強度で安定させた後に受信信号に対してデジタル処理が実施されるためであり、利得制御が短期間で完了すれば受信装置全体の処理時間も短縮されるためである。例えば、無線通信システムの一規格であるＢｌｕｅＴｏｏｔｈ（登録商標）では、受信の準備の為に用意されているプリアンブル期間内に、利得制御回路の利得値を適切な値に調整する必要がある。しかし、低消費電力版の規格であるＢｌｕｅＴｏｏｔｈ第４版では、このプリアンブル期間が短くなっており、利得調整の困難度は以前よりも増している。よって、無線通信システムの分野では、受信信号に対する利得制御の時間を短縮する技術が必要とされている。
【０００４】
特許文献１には、マルチキャリア通信システムにおける受信機の利得制御に関する技術が開示されている。図８は、特許文献１に開示されている受信機を説明するための図である。図８に示す受信機２００は、低雑音増幅器（ＬＮＡ）２１２、バンドパスフィルタ２１４、可変利得増幅器（ＶＧＡ）２１６、ＬＯ発生器２２０、ミキサ２１８、ローパスフィルタ２２２、増幅器（ＡＭＰ）２２４、ＡＤ変換器２２６、デジタルシグナルプロセッサ２３０、電力検出器２３２、および利得制御器２３４を備える。メインコントローラ２４０は、受信機２００内の種々の処理装置の動作を指示する。メモリ装置２４２は、メインコントローラ２４０のためのデータとプログラムコードを記憶する。
【０００５】
図８に示す受信機２００が備える電力検出器２３２は、ＡＤ変換器２２６から出力されたデータサンプルの電力を計算し、その電力を平均化することにより、受信したＯＦＤＭ信号の合計受信電力を検出する。利得制御器２３４は、検出された合計受信電力に基づいて、一方向に、例えば、最も低い利得状態から最も高い利得状態に、離散的な利得ステップで受信機の利得を調整する。つまり、利得制御器２３４は、受信機２００を最も低い利得状態にイニシャライズする。その後、利得制御器２３４は、例えば、検出された合計受信電力を所定の閾値と比較する。そして、検出された合計受信電力が所定の閾値よりも低い場合、利得制御器２３４はより高い利得状態に遷移し、そうでなければ現在の利得状態を維持する。
【０００６】
また、図８に示す受信機２００では、利得制御器２３４は、（１）最も高い利得状態から最も低い利得状態へ一方向に、または（２）現在の利得状態からいずれかの方向に、受信機の利得を調節してもよい。
【０００７】
また、特許文献２には、ＲＦ前置増幅器と、ＲＦ入力信号を中間周波数出力信号に変換するための混合器とを有するチャネルセレクタに関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００７−５３６８１４号公報
【特許文献２】特表２００７−５００９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１に開示されている技術では、利得制御器２３４は、電力検出器２３２で検出された合計受信電力に基づいて、ＬＮＡ２１２およびＶＧＡ２１６の利得を調整している。このとき、電力検出器２３２はＡＤ変換器２２６の出力を用いて合計受信電力を検出している。しかしながら、ＡＤ変換器２２６の出力は、ＶＧＡ２１６から出力された信号をミキサ２１８で低速信号に変換し、当該変換後の低速信号をローパスフィルタ２２２で処理した信号である。このため、変換後の低速信号がローパスフィルタ２２２を通過するのに時間がかかるため、利得制御器２３４がＬＮＡ２１２およびＶＧＡ２１６の利得を調整するのに時間がかかるという問題があった。
【課題を解決するための手段】
【００１０】
本発明にかかる受信装置は、入力信号が供給され、当該入力信号を増幅する第１の増幅器と、前記第１の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第２の増幅器と、前記フィルタと並列に接続され、前記ミキサから出力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第２の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をＡＤ変換するＡＤ変換器と、  前記ＡＤ変換器から出力された信号に応じて、前記第１および第２の増幅器の利得を調整する利得調整回路と、を備える。そして、前記利得調整回路が前記第１の増幅器の利得を調整する場合、前記ＡＤ変換器には前記ロックインアンプ回路から出力された信号が供給される。
【００１１】
本発明にかかる受信装置では、フィルタと並列にロックインアンプ回路を設けている。そして、利得調整回路は、ロックインアンプ回路から出力された信号を用いて、第１の増幅器の利得を調整している。よって、第１の増幅器の利得を調整する際に、信号の通過に時間がかかるフィルタを経由する信号を用いる必要がないので、第１の増幅器の利得を高速に調整することができる。
【００１２】
また、本発明にかかる受信装置は、入力信号が供給され、当該入力信号を増幅する第１の増幅器と、前記第１の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号を増幅する第３の増幅器と、前記第３の増幅器から出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第２の増幅器と、前記フィルタと並列に接続され、前記ミキサから出力された信号および前記第３の増幅器から出力された信号のいずれか一方を入力し、当該入力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第２の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をＡＤ変換するＡＤ変換器と、前記ＡＤ変換器から出力された信号に応じて、前記第１乃至第３の増幅器の利得を調整する利得調整回路と、を備える。そして、前記利得調整回路が前記第１の増幅器の利得を調整する場合、前記ロックインアンプ回路には前記ミキサから出力された信号が供給されると共に、前記ＡＤ変換器には前記ロックインアンプ回路から出力された信号が供給され、前記利得調整回路が前記第３の増幅器の利得を調整する場合、前記ロックインアンプ回路には前記第３の増幅器から出力された信号が供給されると共に、前記ＡＤ変換器には前記ロックインアンプ回路から出力された信号が供給される。
【００１３】
本発明にかかる受信装置では、フィルタと並列にロックインアンプ回路を設けている。そして、利得調整回路は、ロックインアンプ回路から出力された信号を用いて、第１および第３の増幅器の利得を調整している。よって、第１および第３の増幅器の利得を調整する際に、信号の通過に時間がかかるフィルタを経由する信号を用いる必要がないので、第１および第３の増幅器の利得を高速に調整することができる。
【００１４】
本発明にかかる、入力信号が供給され、当該入力信号を増幅する第１の増幅器と、前記第１の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第２の増幅器と、前記フィルタと並列に接続され、前記ミキサから出力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第２の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をＡＤ変換するＡＤ変換器と、前記ＡＤ変換器から出力された信号に応じて、前記第１および第２の増幅器の利得を調整する利得調整回路と、を備える受信装置の利得調整方法は、前記利得調整回路が前記第１の増幅器の利得を調整する場合、前記ＡＤ変換器に前記ロックインアンプ回路から出力された信号を供給する。
【００１５】
本発明にかかる受信装置の利得調整方法では、フィルタと並列に設けられたロックインアンプ回路から出力された信号を用いて、第１の増幅器の利得を調整している。よって、第１の増幅器の利得を調整する際に、信号の通過に時間がかかるフィルタを経由する信号を用いる必要がないので、第１の増幅器の利得を高速に調整することができる。
【００１６】
本発明にかかる、入力信号が供給され、当該入力信号を増幅する第１の増幅器と、前記第１の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号を増幅する第３の増幅器と、前記第３の増幅器から出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第２の増幅器と、  前記フィルタと並列に接続され、前記ミキサから出力された信号および前記第３の増幅器から出力された信号のいずれか一方を入力し、当該入力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第２の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をＡＤ変換するＡＤ変換器と、前記ＡＤ変換器から出力された信号に応じて、前記第１乃至第３の増幅器の利得を調整する利得調整回路と、を備える受信装置の利得調整方法は、前記利得調整回路が前記第１の増幅器の利得を調整する場合、前記ロックインアンプ回路に前記ミキサから出力された信号を供給すると共に、前記ＡＤ変換器に前記ロックインアンプ回路から出力された信号を供給し、前記利得調整回路が前記第３の増幅器の利得を調整する場合、前記ロックインアンプ回路に前記第３の増幅器から出力された信号を供給すると共に、前記ＡＤ変換器に前記ロックインアンプ回路から出力された信号を供給する。
【００１７】
本発明にかかる受信装置の利得調整方法では、フィルタと並列に設けられたロックインアンプ回路から出力された信号を用いて、第１および第３の増幅器の利得を調整している。よって、第１のおよび第３の増幅器の利得を調整する際に、信号の通過に時間がかかるフィルタを経由する信号を用いる必要がないので、第１および第３の増幅器の利得を高速に調整することができる。
【発明の効果】
【００１８】
本発明により、受信装置の利得を高速に調整することができる受信装置および受信装置の利得調整方法を提供することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態１にかかる受信装置を示すブロック図である。
【図２】実施の形態１にかかる受信装置が備えるロックインアンプ回路の一例を示す図である。
【図３】図２に示すロックインアンプ回路の動作を説明するためのタイミングチャートである。
【図４】実施の形態１にかかる受信装置の動作を説明するためのフローチャートである。
【図５】実施の形態１にかかる受信装置の動作を説明するためのタイミングチャートである。
【図６】実施の形態２にかかる受信装置を示すブロック図である。
【図７】実施の形態２にかかる受信装置の動作を説明するためのフローチャートである。
【図８】特許文献１に開示されている受信機を説明するためのブロック図である。
【発明を実施するための形態】
【００２０】
＜実施の形態１＞
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の実施の形態１にかかる受信装置を示すブロック図である。図１に示す本実施の形態にかかる受信装置は、信号受信端子１、低雑音増幅器（ＬＮＡ）２、ミキサ３、低周波数信号発生器（ＬＯ発生器）４、中間周波数フィルタ（ＩＦフィルタ）５、可変利得増幅器（ＶＧＡ）６、ロックインアンプ回路（ＬＩＡ）７、スイッチＳＷ１、ＡＤ変換器９、利得調整回路１０、およびデジタルシグナルプロセッサ（ＤＳＰ）１１を備える。
【００２１】
ＬＮＡ（第１の増幅器）２には、外部から発信された無線信号（入力信号）３１が信号受信端子１を介して供給される。また、ＬＮＡ２には、利得調整回路１０から出力された利得調整信号４２が供給される。ＬＮＡ２は、利得調整信号４２に応じて入力信号３１を増幅し、増幅後の信号３２をミキサ３に出力する。
【００２２】
ＬＯ発生器４は局部発振周波数信号を生成し、この局部発振周波数信号３３をミキサ３に出力する。ここで、局部発振周波数信号３３は、例えば入力信号３１の周波数よりも低い周波数の信号である。
【００２３】
ミキサ３は、ＬＮＡ２から出力された信号３２の周波数を変換し、変換後の信号３４をＩＦフィルタ５およびロックインアンプ回路７に出力する。すなわち、ミキサ３は、ＬＮＡ２から出力された信号３２を、ＬＯ発生器４から出力された局部発振周波数信号３３を用いてダウンコンバートすることで、ＬＮＡ２から出力された信号３２の周波数を変換する。
【００２４】
ＩＦフィルタ（フィルタ）５は、ミキサ３から出力された信号３４に含まれるノイズを除去し、ノイズ除去後の信号３５をＶＧＡ６に出力する。ここで、ＩＦフィルタ５は、例えばバンドパスフィルタを用いて構成することができる。ＩＦフィルタ５は、所定の帯域内の信号成分を通過させ、帯域外のノイズ等を除去することができる。
【００２５】
ＶＧＡ（第２の増幅器）６は、ＩＦフィルタ５から出力されたノイズ除去後の信号３５を、利得調整回路１０から出力された利得調整信号４３に応じて増幅し、増幅後の信号３６をスイッチＳＷ１の一方に出力する。
【００２６】
ロックインアンプ回路７は、ＩＦフィルタ５と並列に接続されており、所定の周波数においての信号３４の信号強度に対応する信号３７を、スイッチＳＷ１の他方に出力する。このとき、ロックインアンプ回路７には利得調整回路１０からクロック信号４１が供給される。
【００２７】
図２は、本実施の形態にかかる受信装置が備えるロックインアンプ回路の一例を説明するための図である。図２に示すように、ロックインアンプ回路７は、スイッチＳＷ２、抵抗Ｒ１、および容量Ｃ１を備える。スイッチＳＷ２は、利得調整回路１０から出力されるクロック信号４１に応じて、ミキサ３から出力された信号３４をノード（第１のノード）７１に供給する場合と供給しない場合とを切り替える。例えば、スイッチＳＷ２は、利得調整回路１０から出力されたクロック信号４１がハイレベルの場合、ミキサ３から出力された信号３４をノード７１に供給し、クロック信号４１がロウレベルの場合、ミキサ３の出力とノード７１との接続を切断する。
【００２８】
抵抗Ｒ１は、一端がノード７１に接続され、他端がノード（第２のノード）７２に接続されている。また、容量Ｃ１は、一端がノード７２に接続され、他端が接地されている。すなわち、抵抗Ｒ１と容量Ｃ１は積分回路を構成している。ここで、ロックインアンプ回路７の出力信号３７は、ノード７２から出力される。
【００２９】
図３は、図２に示すロックインアンプ回路７の動作を説明するためのタイミングチャートである。図３に示す期間ｔ１は、スイッチＳＷ２がオン状態となっている期間、つまりミキサ３から出力された信号３４がノード７１に供給されている期間を示している。また、図３に示す期間ｔ２は、利得調整回路１０から出力されたクロック信号４１のクロックサイクルを示している。
【００３０】
スイッチＳＷ２がオン状態となると、期間ｔ１の間のみミキサ３から出力された信号３４が抵抗Ｒ１を通過する。ここで、抵抗Ｒ１と容量Ｃ１は積分回路を構成しているので、ノード７２からは、ノード７１に供給される信号３４の信号強度に対応するＤＣ成分、すなわち、スイッチＳＷ２がオン状態となっている期間に通過した信号３４の信号強度に対応するＤＣ成分が、ロックインアンプ回路７の出力３７として出力される。よって、クロック信号４１を任意のクロックサイクルに設定することにより、ミキサ３から出力された信号３４に含まれる任意の周波数信号の信号強度を、ロックインアンプ回路７の出力（つまり、積分値出力信号）３７として出力することができる。これにより、ＩＦフィルタ５を介することなく、ノイズ成分を含む信号３４から、所定の周波数における信号強度に対応する信号３７を取得することが可能となる。
【００３１】
図３に示す例では、タイミングｔ３において、信号３４の信号強度（つまり、振幅）が小さくなるので、ロックインアンプ回路７の出力３７は小さくなる。一方、タイミングｔ４において、信号３４の信号強度が大きくなるので、ロックインアンプ回路７の出力３７は大きくなる。このように、ロックインアンプ回路７を用いることで、信号３４の信号強度に対応する信号３７を取得することができる。
【００３２】
なお、図３では、信号３４とクロック信号４１とが同期した例を示した。しかし、信号３４はクロック信号４１を生成する利得調整回路１０とは非同期で入力されるため、信号３４とクロック信号４１を同期させるには、例えば次のような手法を用いる。つまり、クロック信号４１をπ／２ずらして４回分の信号強度を測定する。そして、その値の平均値を求めることで、クロック信号４１とは非同期に入力される信号３４から、一周期分の積分値出力を測定することができる。
【００３３】
図１に示すスイッチＳＷ１は、利得調整回路１０から出力された切り替え信号４４に応じて、ロックインアンプ回路７から出力された信号３７およびＶＧＡ６から出力された信号３６のいずれか一方を選択し、選択された信号をＡＤ変換器９に出力する。
【００３４】
ＡＤ変換器９は、スイッチＳＷ１で選択された信号（アナログ信号）をデジタル信号に変換（つまり、ＡＤ変換）し、変換後の信号３８をデジタルシグナルプロセッサ１１および利得調整回路１０に出力する。
【００３５】
利得調整回路１０は、ＡＤ変換器９から出力された信号３８に応じて、ＬＮＡ２およびＶＧＡ６の利得を調整する。このとき、利得調整回路１０は、ＡＤ変換器９から出力された信号３８を入力する。また、利得調整回路１０は、ＬＮＡ２に利得調整信号４２を出力し、ＶＧＡ６に利得調整信号４３を出力し、スイッチＳＷ１に切り替え信号４４を出力し、ロックインアンプ回路７にクロック信号４１を出力する。
【００３６】
デジタルシグナルプロセッサ１１は、ＡＤ変換器９から出力された信号（つまり、デジタル信号）３８に対して、各種処理（例えば、ＯＦＤＭ復調、デコーディング等）を実施する。
【００３７】
次に、本実施の形態にかかる受信装置の動作について、図４および図５を用いて説明する。図４は、本実施の形態にかかる受信装置の動作を説明するためのフローチャートである。図５は、本実施の形態にかかる受信装置の動作を説明するためのタイミングチャートである。
【００３８】
まず、利得調整回路１０を用いてＬＮＡ２の利得を調整する。つまり、ＬＮＡ２から出力される信号３２の利得を調整（粗調整）する。ＬＮＡ２の利得を調整する場合は、ロックインアンプ回路７で検出された信号強度（信号３７）が用いられる。よって、利得調整回路１０から出力されるスイッチＳＷ１の切り替え信号４４として、信号３７がＡＤ変換器９に供給されるような信号（例えば、ハイレベルの信号）を、スイッチＳＷ１に供給する（ステップＳ１）。また、利得調整回路１０で生成されたクロック信号４１をロックインアンプ回路７に供給する（ステップＳ２）。ここで、クロック信号４１の周波数は、ロックインアンプ回路７で強度を検出したい信号の周波数に対応している。
【００３９】
このとき、図５に示すように、タイミングｔ１１において入力信号３１が供給され、またスイッチＳＷ１の切り替え信号４４がハイレベルとなっている。そして、タイミングｔ１２において、ＬＮＡ２の初期設定値に基づいて入力信号３１の利得が調整され、ＬＮＡ２から増幅後の信号３２が出力される。つまり、ＬＮＡ２は入力信号３１を増幅しているので、信号３２の振幅は入力信号３１の振幅よりも大きくなる。
【００４０】
次に、利得調整回路１０にて入力信号（受信信号）３１の信号強度を測定する（ステップＳ３）。このとき、ロックインアンプ回路７は、信号３４の信号強度に応じたＤＣ成分の信号３７をＡＤ変換器９に出力する。よって、図５のタイミングｔ１３に示すように、ＡＤ変換器９は信号３８としてＤＣ成分の信号を出力する。ここで、ＡＤ変換器９から出力される信号３８の大きさは、入力信号３１や信号３４の信号強度に対応している。そして、利得調整回路１０はＤＣ成分の信号３８を用いて信号強度（例えば、信号３４の信号強度）を算出する。
【００４１】
次に、利得調整回路１０にて、ステップＳ３で得られた信号強度の値に基づき、ＬＮＡ２の利得が適切であるか否か判断される（ステップＳ４）。このとき、ＬＮＡ２の利得はロックインアンプ回路７に供給される信号３４の信号強度に対応している。そして、ＬＮＡ２の利得が適切であると判断された場合（ステップＳ４：ＹＥＳ）は、ステップＳ６へ進む。一方、ＬＮＡ２の利得が適切でないと判断された場合（ステップＳ４：ＮＯ）は、ＬＮＡ２の利得を変更する（ステップＳ５）。つまり、ステップＳ３で得られた信号強度の値（例えば、信号３４の信号強度の値）と、期待する信号強度の値（期待する信号３４の信号強度の値）とに基づいて、利得調整回路１０にてＬＮＡ２の利得値を算出する。そして、利得調整回路１０は、利得調整信号４２を用いてＬＮＡ２の利得を変更する。ステップＳ５、Ｓ３の動作は、ステップＳ４においてＬＮＡ２の利得が適切であると判断されるまで繰り返される。
【００４２】
図５のタイミングｔ１４では、ＬＮＡ２の利得が適切でないと判断され（ステップＳ４：ＮＯ）、ＬＮＡ２の利得が小さくなるように変更される場合（ステップＳ５）を示している。このとき、ＬＮＡ２から出力される信号３２の振幅は小さくなる。そして、タイミングｔ１５において、ステップＳ５で利得が変更された後のＬＮＡ２の出力を反映した信号３８が、ＡＤ変換器９から出力される。ステップＳ５ではＬＮＡ２の利得が小さくなるように変更したので、信号３８の値も小さくなる。なお、タイミングｔ１４の時点では、信号３４はフィルタ５およびＶＧＡ６を通過している途中であるため、ＶＧＡ６の出力信号３６は変動していない。
以上の動作により、ＬＮＡ２の利得の調整が終了する。
【００４３】
次に、不要な雑音を除去し、また消費電力を低減するために、利得調整回路１０で生成されるクロック信号４１を停止する（つまり、クロック信号の信号レベルを０に固定する。ステップＳ６）。そして、利得調整回路１０を用いてＶＧＡ６の利得を調整（微調整）する。ＶＧＡ６の利得を調整する場合は、ＩＦフィルタ５を通過した信号３５をＶＧＡ６で増幅した信号３６を用いる。よって、利得調整回路１０から出力されるスイッチＳＷ１の切り替え信号４４として、信号３６がＡＤ変換器９に供給されるような信号（例えば、ロウレベルの信号）を、スイッチＳＷ１に供給する（ステップＳ７）。
【００４４】
このとき、図５のタイミングｔ１６において、スイッチＳＷ１の切り替え信号４４がロウレベルとなる。これにより、ＶＧＡ６から出力された信号３６がＡＤ変換器９に供給されるので、ＡＤ変換器９から出力される信号３８は、ＡＣ成分となる。
【００４５】
なお、スイッチＳＷ１の切り替え信号４４は、上記の場合と逆であってもよい。すなわち、スイッチＳＷ１の切り替え信号４４がロウレベルの時にロックインアンプ回路７から出力される信号３７がＡＤ変換器９に供給され、スイッチＳＷ１の切り替え信号４４がハイレベルの時にＶＧＡ６から出力される信号３６がＡＤ変換器９に供給されるようにしてもよい。
【００４６】
次に、利得調整回路１０にて信号３６の信号強度を測定する（ステップＳ８）。すなわち、利得調整回路１０は、ＶＧＡ６から出力された信号３６をＡＤ変換器９で変換した後の信号３８（ＡＣ成分）を用いて、信号３６の信号強度を算出する。なお、図５では、タイミングｔ１７においてＶＧＡ６から出力される信号３６の振幅が小さくなる。これは、タイミングｔ１４においてＬＮＡ２から出力された信号３２の振幅が小さくなったことに対応している。つまり、ＩＦフィルタ５を経由する経路は信号が伝わるまでに時間がかかるため、信号３６の振幅が小さくなるタイミングも遅くなる。
【００４７】
次に、利得調整回路１０にて、ステップＳ８で得られた信号強度の値に基づき、ＶＧＡ６の利得が適切であるか否か判断される（ステップＳ９）。このとき、ＶＧＡ６の利得は信号３６の信号強度に対応している。そして、ＶＧＡ６の利得が適切であると判断された場合（ステップＳ９：ＹＥＳ）は、利得調整処理を終了する。一方、ＶＧＡ６の利得が適切でないと判断された場合（ステップＳ９：ＮＯ）は、ＶＧＡ６の利得を変更する（ステップＳ１０）。つまり、ステップＳ８で得られた信号３６の信号強度の値と、期待する信号３６の信号強度の値とに基づいて、利得調整回路１０にてＶＧＡ６の利得値を算出する。そして、利得調整回路１０は、利得調整信号４３を用いてＶＧＡ６の利得を変更する。ステップＳ１０、Ｓ８の動作は、ステップＳ９においてＶＧＡ６の利得が適切であると判断されるまで繰り返される。
【００４８】
図５のタイミングｔ１８では、ＶＧＡ６の利得が大きくなるように調整された場合を示している。つまり、利得調整回路１０が利得調整信号４３を用いてＶＧＡ６の利得を上げて、信号３８の振幅を大きくしている場合を示している。このとき、本実施の形態にかかる受信装置では、ＶＧＡ６の利得調整がＬＮＡ２の入力信号に影響を及ぼさないような回路構成となっているので、ＬＮＡ２から出力された信号３２の値は変動しない。
【００４９】
以上で説明した本実施の形態にかかる発明により、受信装置の利得を高速に調整することができる受信装置および受信装置の利得調整方法を提供することが可能となる。すなわち、特許文献１に開示されている技術では、利得制御器２３４は、電力検出器２３２で検出された合計受信電力に基づいて、ＬＮＡ２１２およびＶＧＡ２１６の利得を調整していた。このとき、電力検出器２３２はＡＤ変換器２２６の出力を用いて合計受信電力を検出していた。しかしながら、ＡＤ変換器２２６の出力は、ＶＧＡ２１６から出力された信号をミキサ２１８で低速信号に変換し、当該変換後の低速信号をローパスフィルタ２２２で処理した信号であった。このため、変換後の低速信号がローパスフィルタ２２２を通過するのに時間がかかるため、利得制御器２３４がＬＮＡ２１２およびＶＧＡ２１６の利得を調整するのに時間がかかるという問題があった。
【００５０】
これに対して本実施の形態にかかる受信装置では、ＩＦフィルタ５と並列にロックインアンプ回路７を設けている。そして、利得調整回路１０は、ロックインアンプ回路７から出力された信号３７を用いて、ＬＮＡ２の利得を調整している。よって、ＬＮＡ２の利得を調整する際に、信号の通過に時間がかかるＩＦフィルタ５から出力される信号を用いる必要がないので、ＬＮＡ２の利得を高速に調整することができる。
【００５１】
すなわち、本実施の形態にかかる受信装置では、ＬＮＡ２の利得を調整する場合（つまり、粗調整の場合）は、ＬＮＡ２、ミキサ３、ロックインアンプ回路７、ＡＤ変換器９、および利得調整回路１０を含むフィードバックループが構成される。また、ＶＧＡ６の利得を調整する場合（つまり、微調整の場合）は、ＬＮＡ２、ミキサ３、ＩＦフィルタ５、ＶＧＡ６、ＡＤ変換器９、および利得調整回路１０を含むフィードバックループが構成される。よって、ＬＮＡ２の利得を調整する場合（つまり、粗調整の場合）は、ＩＦフィルタ５を含まないフィードバックループとなるので、ＬＮＡ２の利得を高速に調整することができる。
【００５２】
＜実施の形態２＞
次に、本発明の実施の形態２について説明する。
図６は、本発明の実施の形態２にかかる受信装置を示すブロック図である。図６に示す本実施の形態にかかる受信装置は、実施の形態１にかかる受信装置と比べて、ＶＧＡ１２（第３の増幅器）、スイッチＳＷ３が追加されている点、ＩＦフィルタ５の代わりにＩＦフィルタ１３が設けられている点、ロックインアンプ回路７の代わりにロックインアンプ回路１４が設けられている点、利得調整回路１０の代わりに利得調整回路１６が設けられている点が異なる。これ以外は実施の形態１にかかる受信装置と同様であるので、同一の構成要素には同一の符号を付し、重複した説明は省略する。
【００５３】
ＶＧＡ１２は、ミキサ３から出力された信号３４を、利得調整回路１６から出力された利得調整信号４６に応じて増幅し、増幅後の信号４７をＩＦフィルタ１３およびスイッチＳＷ３の一端に出力する。
【００５４】
ＩＦフィルタ１３は、ＶＧＡ１２から出力された信号４７に含まれるノイズを除去し、ノイズ除去後の信号３５をＶＧＡ６に出力する。ここで、ＩＦフィルタ１３は、例えばバンドパスフィルタを用いて構成することができる。ＩＦフィルタ１３は、所定の帯域内の信号成分を通過させ、帯域外のノイズ等を除去することができる。
【００５５】
スイッチＳＷ３は、利得調整回路１６から出力された切り替え信号４５に応じて、ミキサ３から出力された信号３４およびＶＧＡ１２から出力された信号４７のいずれか一方を選択し、選択された信号をロックインアンプ回路１４に供給する。例えば、スイッチＳＷ３は、切り替え信号４５がハイレベルのときに、ミキサ３から出力された信号３４をロックインアンプ回路１４に供給し、切り替え信号４５がロウレベルのときに、ＶＧＡ１２から出力された信号４７をロックインアンプ回路１４に供給する。
【００５６】
なお、スイッチＳＷ３の切り替え信号４５は、上記の場合と逆であってもよい。すなわち、スイッチＳＷ３は、切り替え信号４５がロウレベルのときに、ミキサ３から出力された信号３４をロックインアンプ回路１４に供給し、切り替え信号４５がハイレベルのときに、ＶＧＡ１２から出力された信号４７をロックインアンプ回路１４に供給してもよい。
【００５７】
ロックインアンプ回路１４はＩＦフィルタ１３と並列に接続されており、ミキサ３から出力された信号３４またはＶＧＡ１２から出力された信号４７を入力し、信号３７を出力する。このとき、ロックインアンプ回路１４には利得調整回路１６からクロック信号４１が供給される。なお、ロックインアンプ回路１４の構成および動作は、実施の形態１で説明した受信装置が備えるロックインアンプ回路７と同様である（図２、図３参照）。
【００５８】
利得調整回路１６は、ＡＤ変換器９から出力された信号３８に応じて、ＬＮＡ２、ＶＧＡ１２、およびＶＧＡ６の利得を調整する。このとき、利得調整回路１６は、ＡＤ変換器９から出力された信号３８を入力する。また、利得調整回路１６は、ＬＮＡ２に利得調整信号４２を出力し、ＶＧＡ１２に利得調整信号４６を出力し、ＶＧＡ６に利得調整信号４３を出力し、スイッチＳＷ１に切り替え信号４４を出力し、スイッチＳＷ３に切り替え信号４５を出力し、ロックインアンプ回路１４にクロック信号４１を出力する。
【００５９】
これ以外の構成は、実施の形態１にかかる受信装置の場合と同様であるので重複した説明は省略する。
【００６０】
次に、本実施の形態にかかる受信装置の動作について、図７に示すフローチャートを用いて説明する。なお、本実施の形態にかかる受信装置の動作は、実施の形態１で説明した受信装置の動作と比べて、ステップＳ１２およびステップＳ１７〜Ｓ２０が追加されている点が異なる。これ以外は、実施の形態１で説明した動作（図４、図５参照）と基本的に同様である。
【００６１】
まず、利得調整回路１６から出力されるスイッチＳＷ１の切り替え信号４４として、信号３７がＡＤ変換器９に供給されるような信号（例えば、ハイレベルの信号）を、スイッチＳＷ１に供給する（ステップＳ１１）。次に、利得調整回路１６から出力されるスイッチＳＷ３の切り替え信号４５として、信号３４がロックインアンプ回路１４に供給されるような信号（例えば、ハイレベルの信号）を、スイッチＳＷ３に供給する（ステップＳ１２）。その後、利得調整回路１６で生成されたクロック信号４１をロックインアンプ回路７に供給する（ステップＳ１３）。ここで、クロック信号４１の周波数は、ロックインアンプ回路１４で強度を検出したい信号の周波数に対応している。
【００６２】
次に、利得調整回路１６にて入力信号（受信信号）３１の信号強度を測定する（ステップＳ１４）。このとき、ロックインアンプ回路１４は、信号３４の信号強度に応じたＤＣ成分の信号３７をＡＤ変換器９に出力する。ここで、ＡＤ変換器９から出力される信号３８の大きさは、入力信号３１や信号３４の信号強度に対応している。そして、利得調整回路１６はＤＣ成分の信号３８を用いて信号強度（例えば、信号３４の信号強度）を算出する。
【００６３】
次に、利得調整回路１６にて、ステップＳ１４で得られた信号強度の値に基づき、ＬＮＡ２の利得が適切であるか否か判断される（ステップＳ１５）。このとき、ＬＮＡ２の利得はロックインアンプ回路１４に供給される信号３４の信号強度に対応している。そして、ＬＮＡ２の利得が適切であると判断された場合（ステップＳ１５：ＹＥＳ）は、ステップＳ１７へ進む。一方、ＬＮＡ２の利得が適切でないと判断された場合（ステップＳ１５：ＮＯ）は、ＬＮＡ２の利得を変更する（ステップＳ１６）。つまり、ステップＳ１４で得られた信号強度の値（例えば、信号３４の信号強度の値）と、期待する信号強度の値（期待する信号３４の信号強度の値）とに基づいて、利得調整回路１６にてＬＮＡ２の利得値を算出する。そして、利得調整回路１６は、利得調整信号４２を用いてＬＮＡ２の利得を変更する。ステップＳ１６、Ｓ１４の動作は、ステップＳ１５においてＬＮＡ２の利得が適切であると判断されるまで繰り返される。
以上の動作により、ＬＮＡ２の利得の調整（粗調整）が終了する。
【００６４】
次に、利得調整回路１６から出力されるスイッチＳＷ３の切り替え信号４５として、信号４７がロックインアンプ回路１４に供給されるような信号（例えば、ロウレベルの信号）を、スイッチＳＷ３に供給する（ステップＳ１７）。
【００６５】
次に、利得調整回路１６にてＶＧＡ１２から出力される信号４７の信号強度を測定する（ステップＳ１８）。このとき、ロックインアンプ回路１４は、信号４７の信号強度に応じたＤＣ成分の信号３７をＡＤ変換器９に出力する。ここで、ＡＤ変換器９から出力される信号３８の大きさは、信号４７の信号強度に対応している。そして、利得調整回路１６はＤＣ成分の信号３８を用いて信号４７の信号強度を算出する。
【００６６】
次に、利得調整回路１６にて、ステップＳ１８で得られた信号強度の値に基づき、ＶＧＡ１２の利得が適切であるか否か判断される（ステップＳ１９）。このとき、ＶＧＡ１２の利得はロックインアンプ回路１４に供給される信号４７の信号強度に対応している。そして、ＶＧＡ１２の利得が適切であると判断された場合（ステップＳ１９：ＹＥＳ）は、ステップＳ２１へ進む。一方、ＶＧＡ１２の利得が適切でないと判断された場合（ステップＳ１９：ＮＯ）は、ＶＧＡ１２の利得を変更する（ステップＳ２０）。つまり、ステップＳ１８で得られた信号４７の信号強度の値と、期待する信号４７の信号強度の値とに基づいて、利得調整回路１６にてＶＧＡ１２の利得値を算出する。そして、利得調整回路１６は、利得調整信号４６を用いてＶＧＡ１２の利得を変更する。ステップＳ２０、Ｓ１８の動作は、ステップＳ１９においてＶＧＡ１２の利得が適切であると判断されるまで繰り返される。
以上の動作により、ＶＧＡ１２の利得の調整（粗調整）が終了する。
【００６７】
次に、不要な雑音を除去し、また消費電力を低減するために、利得調整回路１６で生成されるクロック信号４１を停止する（つまり、クロック信号の信号レベルを０に固定する。ステップＳ２１）。そして、利得調整回路１６を用いてＶＧＡ６の利得を調整（微調整）する。ＶＧＡ６の利得を調整する場合は、ＩＦフィルタ１３を通過した信号３５をＶＧＡ６で増幅した信号３６を用いる。よって、利得調整回路１６から出力されるスイッチＳＷ１の切り替え信号４４として、信号３６がＡＤ変換器９に供給されるような信号（例えば、ロウレベルの信号）を、スイッチＳＷ１に供給する（ステップＳ２２）。このとき、ＶＧＡ６から出力された信号３６がＡＤ変換器９に供給されるので、ＡＤ変換器９から出力される信号３８は、ＡＣ成分となる。
【００６８】
次に、利得調整回路１６にて信号３６の信号強度を測定する（ステップＳ２３）。すなわち、利得調整回路１６は、ＶＧＡ６から出力された信号３６をＡＤ変換器９で変換した後の信号３８（ＡＣ成分）を用いて、信号３６の信号強度を算出する。
【００６９】
次に、利得調整回路１６にて、ステップＳ２３で得られた信号強度の値に基づき、ＶＧＡ６の利得が適切であるか否か判断される（ステップＳ２４）。このとき、ＶＧＡ６の利得は信号３６の信号強度に対応している。そして、ＶＧＡ６の利得が適切であると判断された場合（ステップＳ２４：ＹＥＳ）は、利得調整処理を終了する。一方、ＶＧＡ６の利得が適切でないと判断された場合（ステップＳ２４：ＮＯ）は、ＶＧＡ６の利得を変更する（ステップＳ２５）。つまり、ステップＳ２３で得られた信号３６の信号強度の値と、期待する信号３６の信号強度の値とに基づいて、利得調整回路１６にてＶＧＡ６の利得値を算出する。そして、利得調整回路１６は、利得調整信号４３を用いてＶＧＡ６の利得を変更する。ステップＳ２５、Ｓ２３の動作は、ステップＳ２４においてＶＧＡ６の利得が適切であると判断されるまで繰り返される。
【００７０】
以上で説明した本実施の形態にかかる受信装置では、ＩＦフィルタ１３の前段に複数の増幅器（ＬＮＡ２、ＶＧＡ１２）が設けられている場合、ＬＮＡ２の利得調整に使用する信号３４とＶＧＡ１２の利得調整に使用する信号４７とを、スイッチＳＷ３を用いてロックインアンプ回路１４に選択的に供給している。このため、複数の増幅器（ＬＮＡ２、ＶＧＡ１２）のそれぞれに対してロックインアンプ回路を設ける必要がないため、回路規模の増加を最低限に抑えることができる。
【００７１】
また、本実施の形態にかかる受信装置では、ＬＮＡ２の利得を調整する場合（つまり、粗調整の場合）は、ＬＮＡ２、ミキサ３、ロックインアンプ回路１４、ＡＤ変換器９、および利得調整回路１６を含むフィードバックループが構成される。また、ＶＧＡ１２の利得を調整する場合（つまり、粗調整の場合）は、ＬＮＡ２、ミキサ３、ＶＧＡ１２、ロックインアンプ回路１４、ＡＤ変換器９、および利得調整回路１６を含むフィードバックループが構成される。また、ＶＧＡ６の利得を調整する場合（つまり、微調整の場合）は、ＬＮＡ２、ミキサ３、ＶＧＡ１２、ＩＦフィルタ１３、ＶＧＡ６、ＡＤ変換器９、および利得調整回路１６を含むフィードバックループが構成される。よって、ＬＮＡ２およびＶＧＡ１２の利得を調整する場合（つまり、粗調整の場合）は、ＩＦフィルタ１３を含まないフィードバックループとなるので、ＬＮＡ２およびＶＧＡ１２の利得を高速に調整することができる。
【００７２】
以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得る各種変形、修正、組み合わせを含むことは勿論である。
【符号の説明】
【００７３】
１  信号受信端子
２  低雑音増幅器（ＬＮＡ）
３  ミキサ
４  低周波数信号発生器（ＬＯ発生器）
５、１３  中間周波数フィルタ（ＩＦフィルタ）
６、１２  可変利得増幅器（ＶＧＡ）
７、１４  ロックインアンプ回路（ＬＩＡ）
９  ＡＤ変換器
１０、１６  利得調整回路
１１  デジタルシグナルプロセッサ（ＤＳＰ）
【図１】
2013021395.tif 000003
【図２】
2013021395.tif 000004
【図３】
2013021395.tif 000005
【図４】
2013021395.tif 000006
【図５】
2013021395.tif 000007
【図６】
2013021395.tif 000008
【図７】
2013021395.tif 000009
【図８】
2013021395.tif 000010