(57)【要約】【課題】構成が簡便で、且つ、低消費電力のチャージポンプ回路を実現する。【解決手段】チャージポンプ回路１が、クロック信号ＣＬＫ、ＣＬＫＢに同期したスイッチング動作によって入力電圧ＶＩＮ１、ＶＩＮ２から出力電圧ＶＯＵＴを生成するチャージポンプ３と、キャパシタＣＡ０１、ＣＡ０２と、出力電圧ＶＯＵＴから生成される分圧電圧ＶＳＮＳと基準電圧ＶＲＥＦとの差に対応する出力電流を出力するＯＴＡ２と、クロック信号ＣＬＫに同期して動作するスイッチＳＷ０１と、クロック信号ＣＬＫＢに同期して動作するスイッチＳＷ０２とを具備する。キャパシタＣＡ０１、ＣＡ０２に発生する電圧が、それぞれ、入力電圧ＶＩＮ１、ＶＩＮ２としてチャージポンプ３に供給される。【選択図】図２
2013021817.tif 000002
【特許請求の範囲】
【請求項１】
第１クロック信号と前記第１クロック信号に相補の第２クロック信号とに同期したスイッチング動作によって、第１入力電圧と第２入力電圧とから、出力電圧を生成するチャージポンプと、
前記出力電圧から生成される分圧電圧と所定の基準電圧との差に対応する出力電流を出力するＯＴＡ（operational
transconductance amplifier）と、
第１及び第２キャパシタと、
前記第１キャパシタと前記ＯＴＡの出力の間に設けられ、前記第１クロック信号に同期して動作する第１スイッチと、
前記第２キャパシタと前記ＯＴＡの出力の間に設けられ、前記第２クロック信号に同期して動作する第２スイッチ
とを具備し、
前記第１キャパシタ及び第２キャパシタに発生する電圧が、それぞれ、前記第１入力電圧及び前記第２入力電圧として前記チャージポンプに供給される
チャージポンプ回路。
【請求項２】
請求項１に記載のチャージポンプ回路であって、
前記第１及び第２スイッチは、前記ＯＴＡの出力電流による前記第１キャパシタの充電と前記ＯＴＡの出力電流による前記第２キャパシタの充電とが排他的に行われるように動作する
チャージポンプ回路
【請求項３】
請求項１又は２に記載のチャージポンプ回路であって、
前記チャージポンプが、
第１及び第２ノードと、
前記第１クロック信号に同期して、選択的に、前記第１入力電圧を前記第１ノードに出力し又は前記第１ノードを接地する第１スイッチ回路部と、
前記第２クロック信号に同期して、選択的に、前記第２入力電圧を前記第２ノードに出力し又は前記第２ノードを接地する第２スイッチ回路部と、
前記第１ノードに一端が接続された第１昇圧キャパシタと、
前記第２ノードに一端が接続された第２昇圧キャパシタと、
一定電位を有する定電圧ノードと、
前記出力電圧を出力する出力ノード
とを備え、
前記第１昇圧キャパシタの他端と、前記第２昇圧キャパシタの他端と、前記定電圧ノードと、前記出力ノードとの間の接続関係が、前記第１クロック信号及び前記第２クロック信号に同期して切り換えられる
チャージポンプ回路。
【請求項４】
請求項３に記載のチャージポンプ回路であって、
前記第１スイッチは、前記第１ノードを介する前記第１昇圧キャパシタへの前記第１入力電圧の供給と、前記ＯＴＡの出力電流の前記第１キャパシタへの供給とが排他的に行われるように動作し、
前記第２スイッチは、前記第２ノードを介する前記第２昇圧キャパシタへの前記第２入力電圧の供給と、前記ＯＴＡの出力電流の前記第２キャパシタへの供給とが排他的に行われるように動作し、且つ、
チャージポンプ回路。
【請求項５】
請求項３又は４に記載のチャージポンプ回路であって、
前記チャージポンプが第１クロスカップルドインバータを備えており、
前記第１クロスカップルドインバータが、
ソースが共通に接続された第１及び第２ＮＭＯＳトランジスタと、
ソースが前記定電圧ノードに共通に接続された第１及び第２ＰＭＯＳトランジスタ
とを備え、
前記第１ＮＭＯＳトランジスタ及び前記第１ＰＭＯＳトランジスタのドレインが前記第１昇圧キャパシタの他端に接続され、
前記第１ＮＭＯＳトランジスタ及び前記第１ＰＭＯＳトランジスタのゲートが、前記第２ＮＭＯＳトランジスタと前記第２ＰＭＯＳトランジスタのドレインに接続され、
前記第２ＮＭＯＳトランジスタ及び前記第２ＰＭＯＳトランジスタのドレインが前記第２昇圧キャパシタの他端に接続され、
前記第２ＮＭＯＳトランジスタ及び前記第２ＰＭＯＳトランジスタのゲートが、前記第１ＮＭＯＳトランジスタと前記第１ＰＭＯＳトランジスタのドレインに接続され、
前記出力電圧が、前記第１及び第２ＮＭＯＳトランジスタのソースの電圧から生成される
チャージポンプ回路。
【請求項６】
請求項３又は４に記載のチャージポンプ回路であって、
前記チャージポンプが第１クロスカップルドインバータを備えており、
前記第１クロスカップルドインバータが、
ソースが共通に接続された第１及び第２ＰＭＯＳトランジスタと、
ソースが前記定電圧ノードに共通に接続された第１及び第２ＮＭＯＳトランジスタ
とを備え、
前記第１ＰＭＯＳトランジスタ及び前記第１ＮＭＯＳトランジスタのドレインが前記第１昇圧キャパシタの他端に接続され、
前記第１ＰＭＯＳトランジスタ及び前記第ＮＰＭＯＳトランジスタのゲートが、前記第２ＰＭＯＳトランジスタと前記第２ＮＭＯＳトランジスタのドレインに接続され、
前記第２ＰＭＯＳトランジスタ及び前記第２ＮＭＯＳトランジスタのドレインが前記第２昇圧キャパシタの他端に接続され、
前記第２ＰＭＯＳトランジスタ及び前記第２ＮＭＯＳトランジスタのゲートが、前記第１ＰＭＯＳトランジスタと前記第１ＮＭＯＳトランジスタのドレインに接続され、
前記第１及び第２ＰＭＯＳトランジスタのソースの電圧が、前記出力電圧として出力される
チャージポンプ回路。
【請求項７】
請求項１又は２に記載のチャージポンプ回路であって、
前記チャージポンプが、
第１及び第２ノードと、
前記第１クロック信号に同期して、選択的に、前記第１入力電圧を前記第１ノードに出力し又は前記第１ノードを接地する第１スイッチ回路部と、
前記第２クロック信号に同期して、選択的に、前記第２入力電圧を前記第２ノードに出力し又は前記第２ノードを接地する第２スイッチ回路部と、
第１乃至第Ｎクロスカップルドインバータと、
前記第１ノードに一端が接続された第１乃至第Ｎ昇圧キャパシタと、
前記第２ノードに一端が接続された第（Ｎ＋１）乃至第２Ｎ昇圧キャパシタと、
一定電位を有する定電圧ノードと、
前記出力電圧を出力する出力ノード
とを備え、
前記第１乃至第Ｎクロスカップルドインバータのそれぞれは、
ソースが共通に接続された第１及び第２ＮＭＯＳトランジスタと、
ソースが共通に接続された第１及び第２ＰＭＯＳトランジスタ
とを備え、
前記第１乃至第Ｎクロスカップルドインバータのそれぞれにおいて、前記第１ＮＭＯＳトランジスタ及び前記第１ＰＭＯＳトランジスタのゲートが、前記第２ＮＭＯＳトランジスタと前記第２ＰＭＯＳトランジスタのドレインに接続され、前記第２ＮＭＯＳトランジスタ及び前記第２ＰＭＯＳトランジスタのゲートが、前記第１ＮＭＯＳトランジスタと前記第１ＰＭＯＳトランジスタのドレインに接続され、
前記第１クロスカップルドインバータの前記第１及び第２ＰＭＯＳトランジスタのソースが前記定電圧ノードに接続され、
前記第ｉクロスカップルドインバータ（ｉは、２以上Ｎまでの整数）の前記第１及び第２ＰＭＯＳトランジスタのソースが、前記（ｉ−１）クロスカップルドインバータの前記第１及び第２ＮＭＯＳトランジスタのソースに接続され、
第１乃至第Ｎクロスカップルドインバータの前記第１ＮＭＯＳトランジスタ及び前記第１ＰＭＯＳトランジスタのドレインが、それぞれ、前記第１乃至第Ｎ昇圧キャパシタの他端に接続され、
第１乃至第Ｎクロスカップルドインバータの前記第２ＮＭＯＳトランジスタ及び前記第２ＰＭＯＳトランジスタのドレインが、それぞれ、前記第（Ｎ＋１）乃至第２Ｎ昇圧キャパシタの他端に接続され、
前記第Ｎクロスカップルドインバータの第１及び第２ＮＭＯＳトランジスタのソースの電圧が、前記出力電圧として出力される
から生成される
チャージポンプ回路。
【請求項８】
請求項１又は２に記載のチャージポンプ回路であって、
前記チャージポンプが、
第１及び第２ノードと、
前記第１クロック信号に同期して、選択的に、前記第１入力電圧を前記第１ノードに出力し又は前記第１ノードを接地する第１スイッチ回路部と、
前記第２クロック信号に同期して、選択的に、前記第２入力電圧を前記第２ノードに出力し又は前記第２ノードを接地する第２スイッチ回路部と、
第１乃至第Ｎクロスカップルドインバータと、
前記第１ノードに一端が接続された第１乃至第Ｎ昇圧キャパシタと、
前記第２ノードに一端が接続された第（Ｎ＋１）乃至第２Ｎ昇圧キャパシタと、
一定電位を有する定電圧ノードと、
前記出力電圧を出力する出力ノード
とを備え、
前記第１乃至第Ｎクロスカップルドインバータのそれぞれは、
ソースが共通に接続された第１及び第２ＰＭＯＳトランジスタと、
ソースが共通に接続された第１及び第２ＮＭＯＳトランジスタ
とを備え、
前記第１乃至第Ｎクロスカップルドインバータのそれぞれにおいて、前記第１ＮＭＯＳトランジスタ及び前記第１ＰＭＯＳトランジスタのゲートが、前記第２ＮＭＯＳトランジスタと前記第２ＰＭＯＳトランジスタのドレインに接続され、前記第２ＮＭＯＳトランジスタ及び前記第２ＰＭＯＳトランジスタのゲートが、前記第１ＮＭＯＳトランジスタと前記第１ＰＭＯＳトランジスタのドレインに接続され、
前記第１クロスカップルドインバータの前記第１及び第２ＮＭＯＳトランジスタのソースが前記定電圧ノードに接続され、
前記第ｉクロスカップルドインバータ（ｉは、２以上Ｎまでの整数）の前記第１及び第２ＮＭＯＳトランジスタのソースが、前記（ｉ−１）クロスカップルドインバータの前記第１及び第２ＰＭＯＳトランジスタのソースに接続され、
第１乃至第Ｎクロスカップルドインバータの前記第１ＮＭＯＳトランジスタ及び前記第１ＰＭＯＳトランジスタのドレインが、それぞれ、前記第１乃至第Ｎ昇圧キャパシタの他端に接続され、
第１乃至第Ｎクロスカップルドインバータの前記第２ＮＭＯＳトランジスタ及び前記第２ＰＭＯＳトランジスタのドレインが、それぞれ、前記第（Ｎ＋１）乃至第２Ｎ昇圧キャパシタの他端に接続され、
前記出力電圧が、前記第Ｎクロスカップルドインバータの第１及び第２ＰＭＯＳトランジスタのソースの電圧から生成される
チャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路に関し、特に、出力電圧の制御にＯＴＡ（operational
transconductance amplifier）を用いるチャージポンプ回路に関する。
【背景技術】
【０００２】
チャージポンプ回路は、電源電圧から高電圧や負電圧を生成するために広く使用される回路である。チャージポンプ回路の出力電圧は、一般に、フィードバック制御によって一定に制御されるが、このような制御を実現する一つの手法は、ＯＴＡを用いる回路構成を採用することである。ＯＴＡとは、２つの入力端子に加えられる入力電圧の差に対応する出力電流を出力する演算増幅器であり、ＯＴＡの出力電流は、理想的には、下記式で表わされる：
ＩＯＵＴ＝（ＶＩＮ＋−ＶＩＮ−）・ｇｍ
ここで、ＶＩＮ＋は、非反転入力における電圧であり、ＶＩＮ−は反転入力における電圧であり、ｇｍは、ＯＴＡの相互コンダクタンスであり、ＩＯＵＴは出力電流である。
【０００３】
ＯＴＡを用いる回路構成のチャージポンプ回路は、例えば、特開２００６−２６２６９０号公報に開示されており、図１は、この特許文献に開示されたチャージポンプ回路の回路構成を示している。図１のチャージポンプ回路は、電圧バッファ１０１と、ＯＴＡ１０２と、チャージポンプ１０３と、抵抗Ｒ１、Ｒ２と、キャパシタＣＸ０１とを備えている。図１において、ＶＲＥＦは、所定の基準電圧であり、ＶＢＩＡＳは、所定のバイアス電圧である。
【０００４】
図１のチャージポンプ回路は、以下のように動作することで、出力電圧ＶＯＵＴを一定電圧｛（Ｒ１＋Ｒ２）・ＶＲＥＦ−Ｒ１・ＶＢＩＡＳ｝／Ｒ２に収束させる：
（１）入力電圧ＶＩＮがチャージポンプ１０３によって逓倍され、これにより、出力電圧ＶＯＵＴが生成される。
（２）この出力電圧ＶＯＵＴは、抵抗Ｒ１及びＲ２によって分圧され、分圧によって得られた電圧（分圧電圧ＶＳＮＳ）がＯＴＡ１０２の反転入力に入力される。ＯＴＡ１０２の非反転入力には基準電圧ＶＲＥＦが入力される。
（３）ＯＴＡ１０２は、基準電圧ＶＲＥＦと分圧電圧ＶＳＮＳとの差電圧に対応する出力電流を出力してキャパシタＣＸ０１に電荷をチャージする。
（４）キャパシタＣＸ０１に電荷がチャージされることで、電圧ＶＩＮ０が生成される。
（５）その電圧ＶＩＮ０が電圧バッファ１０１により入力電圧ＶＩＮへ変換され、チャージポンプ１０３に供給される。
【０００５】
（１）〜（５）の動作により、分圧電圧ＶＳＮＳが基準電圧ＶＲＥＦになるように制御される。この結果、出力電圧ＶＯＵＴは一定電圧｛（Ｒ１＋Ｒ２）・ＶＲＥＦ−Ｒ１・ＶＢＩＡＳ｝／Ｒ２に収束する。
【０００６】
なお、本発明に関連し得る技術としては、特開２００９−２０１１７４号公報が、クロスカップルドインバータを用いたチャージポンプ回路として構成された電源回路を開示している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２６２６９０号公報
【特許文献２】特開２００９−２０１１７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
発明者の検討によれば、図１の回路構成においては、フィードバック制御の信号経路において電圧バッファ１０１が使用されていることにより、様々な問題が生じる。まず、電圧バッファ１０１を用いると、消費電力が増加してしまうという問題が生じる。加えて、電圧バッファ１０１は、回路設計上の困難性も引き起こす。例えば、電圧バッファ１０１としてソースフォロワやエミッタフォロワを用いると、電圧レベルがシフトするという問題が発生する。具体的には、ソースフォロワを用いる場合にはＭＯＳトランジスタのゲート−ソース間電圧ＶＧＳの電圧降下が生じ、エミッタフォロワを用いた場合にはバイポーラトランジスタのベース−エミッタ間電圧ＶＢＥの電圧降下が生じる。そのため、チャージポンプ１０３の入力電圧範囲が狭くなり、昇圧効率が低下する。一方で、電圧バッファ１０１として電圧ロスがないボルテージフォロワを採用すると、電圧バッファ１０１内にフィードバックループが設けられることになる。つまり、回路設計においてチャージポンプ回路全体のループと電圧バッファ１０１内のフィードバックループを考慮する必要が出てくる。例えば、位相補償について検討する必要性が出てくる。これは、回路設計の困難性を増大させ、また、回路構成の複雑化につながる。
【０００９】
このような背景から、フィードバック制御の信号経路において電圧バッファを使用しない、簡便且つ低消費電力のチャージポンプ回路の実現が望まれている。
【課題を解決するための手段】
【００１０】
本発明の一の観点では、チャージポンプ回路が、第１クロック信号と第１クロック信号に相補の第２クロック信号とに同期したスイッチング動作によって第１入力電圧と第２入力電圧とから出力電圧を生成するチャージポンプと、出力電圧から生成される分圧電圧と所定の基準電圧との差に対応する出力電流を出力するＯＴＡ（operational transconductance amplifier）と、第１及び第２キャパシタと、第１キャパシタとＯＴＡの出力の間に設けられ、第１クロック信号に同期して動作する第１スイッチと、第２キャパシタとＯＴＡの出力の間に設けられ、第２クロック信号に同期して動作する第２スイッチとを具備する。第１キャパシタ及び第２キャパシタに発生する電圧が、それぞれ、第１入力電圧及び第２入力電圧としてチャージポンプに供給される。
【発明の効果】
【００１１】
本発明によれば、構成が簡便で、且つ、低消費電力のチャージポンプ回路を実現できる。
【図面の簡単な説明】
【００１２】
【図１】公知のチャージポンプ回路の構成を示す回路図である。
【図２】本発明の第１の実施形態のチャージポンプ回路の構成を示す回路図である。
【図３】図２のチャージポンプ回路に含まれるチャージポンプの構成の一例を示す回路図である。
【図４Ａ】図３のチャージポンプの動作を示す回路図である。
【図４Ｂ】図３のチャージポンプの動作を示す回路図である。
【図５】図２チャージポンプ回路に含まれるチャージポンプの構成の他の例を示す回路図である。
【図６】本発明の第２の実施形態のチャージポンプ回路の構成を示す回路図である。
【図７】図６のチャージポンプ回路に含まれるチャージポンプの構成の一例を示す回路図である。
【図８】図６のチャージポンプ回路に含まれるチャージポンプの構成の他の例を示す回路図である。
【発明を実施するための形態】
【００１３】
（第１の実施形態）
図２は、本発明の第１の実施形態のチャージポンプ回路１の構成を示す回路図である。本実施形態のチャージポンプ回路１は、２相のクロック信号ＣＬＫ、ＣＬＫＢに同期した動作を行って所望の出力電圧ＶＯＵＴを生成するように構成されている。ここで、クロック信号ＣＬＫＢは、クロック信号ＣＬＫと相補の信号、即ち、クロック信号ＣＬＫを反転して得られる信号である。チャージポンプ回路１は、ＯＴＡ２と、チャージポンプ３と、抵抗Ｒ１、Ｒ２と、キャパシタＣＡ０１、ＣＡ０２と、スイッチＳＷ０１、ＳＷ０２とを備えている。
【００１４】
抵抗Ｒ１、Ｒ２は、チャージポンプ３の出力とバイアス電圧ＶＢＩＡＳが供給される端子の間に直列に接続されており、出力電圧ＶＯＵＴとバイアス電圧ＶＢＩＡＳの電圧分割を行って分圧電圧ＶＳＮＳを生成する。
【００１５】
ＯＴＡ２は、非反転入力と反転入力とを有しており、非反転入力には基準電圧ＶＲＥＦが入力され、反転入力には分圧電圧ＶＳＮＳが入力される。ＯＴＡ２は、基準電圧ＶＲＥＦと分圧電圧ＶＳＮＳの差に対応する出力電流を出力する。上述の通り、ＯＴＡ２は、理想的には、基準電圧ＶＲＥＦと分圧電圧ＶＳＮＳの差に比例する出力電流を出力する。
【００１６】
ＯＴＡ２の出力は、スイッチＳＷ０１を介してキャパシタＣＡ０１の一端に接続され、スイッチＳＷ０２を介してキャパシタＣＡ０２の一端が接続されている。キャパシタＣＡ０１、ＣＡ０２の他端は接地されている。スイッチＳＷ０１は、クロック信号ＣＬＫに同期してオンオフし、スイッチＳＷ０２は、クロック信号ＣＬＫＢに同期してオンオフする。詳細には、スイッチＳＷ０１は、クロック信号ＣＬＫがＨｉｇｈレベルの場合にオンし、クロック信号ＣＬＫがＬｏｗレベルの場合にオフする。一方、スイッチＳＷ０２は、クロック信号ＣＬＫがＨｉｇｈレベルの場合にオンし、クロック信号ＣＬＫがＬｏｗレベルの場合にオフする。
【００１７】
ここで、上述のようにクロック信号ＣＬＫ、ＣＬＫＢが互いに相補であるから、スイッチＳＷ０１、ＳＷ０２が排他的にオンオフすることに留意されたい。したがって、キャパシタＣＡ０１、ＣＡ０２のＯＴＡ２の出力電流による充電は、スイッチＳＷ０１、ＳＷ０２を介して、排他的に行われることになる。キャパシタＣＡ０１、ＣＡ０２に発生する電圧は、それぞれ、入力電圧ＶＩＮ１、ＶＩＮ２としてチャージポンプ３に供給される。
【００１８】
チャージポンプ３は、いわゆる差動型チャージポンプとして構成されており、クロック信号ＣＬＫ、ＣＬＫＢに同期したスイッチング動作を行って入力電圧ＶＩＮ１、ＶＩＮ２から所望の出力電圧ＶＯＵＴを生成する。本実施形態では、生成される出力電圧ＶＯＵＴは、負の電圧である。
【００１９】
図３は、チャージポンプ３の構成の一例を示す回路図である。図３の構成では、チャージポンプ３がクロスカップルドインバータを用いて構成されている。具体的には、チャージポンプ３は、ＰＭＯＳトランジスタＭＰ０１〜ＭＰ０４と、ＮＭＯＳトランジスタＭＮ０１〜ＭＮ０４と、昇圧キャパシタＣ０１、Ｃ０２とを備えている。
【００２０】
ＰＭＯＳトランジスタＭＰ０１、０２、及びＮＭＯＳトランジスタＭＮ０１、０２は、クロスカップルドインバータ４を構成している。詳細には、ＰＭＯＳトランジスタＭＰ０１、ＭＰ０２のソースはノードＮ０に共通に接続されており、ＮＭＯＳトランジスタＭＮ０１、ＭＮ０２のソースはノードＮ５に共通に接続されている。ここで、ノードＮ０は接地されるノードであり、ノードＮ５は出力電圧ＶＯＵＴが生成されるノードである。ＰＭＯＳトランジスタＭＰ０１及びＮＭＯＳトランジスタＭＮ０１のドレインはノードＮ３に共通に接続されており、ＰＭＯＳトランジスタＭＰ０２及びＮＭＯＳトランジスタＭＮ０２のドレインはノードＮ４に共通に接続されている。更に、ＰＭＯＳトランジスタＭＰ０１及びＮＭＯＳトランジスタＭＮ０１のゲートはＰＭＯＳトランジスタＭＰ０２及びＮＭＯＳトランジスタＭＮ０２のドレインに共通に接続されており、ＰＭＯＳトランジスタＭＰ０２及びＮＭＯＳトランジスタＭＮ０２のゲートはＰＭＯＳトランジスタＭＰ０１及びＮＭＯＳトランジスタＭＮ０１のドレインに共通に接続されている。
【００２１】
ＰＭＯＳトランジスタＭＰ０３及びＮＭＯＳトランジスタＭＮ０３は、インバータ５を構成している。詳細には、ＰＭＯＳトランジスタＭＰ０３のソースには入力電圧ＶＩＮ１が供給され、ＰＭＯＳトランジスタＭＰ０３のドレインはノードＮ１に接続されている。ＮＭＯＳトランジスタＭＮ０３のソースは接地されており、ＮＭＯＳトランジスタＭＮ０３のドレインはノードＮ１に接続されている。ＰＭＯＳトランジスタＭＰ０３及びＮＭＯＳトランジスタＭＮ０３のゲートには、クロック信号ＣＬＫが供給されている。インバータ５は、クロック信号ＣＬＫがＬｏｗレベルのときに入力電圧ＶＩＮＩ１をノードＮ１に出力し、クロック信号ＣＬＫがＨｉｇｈレベルのときにノードＮ１を接地するスイッチ回路として動作する。
【００２２】
同様に、ＰＭＯＳトランジスタＭＰ０４及びＮＭＯＳトランジスタＭＮ０４は、インバータ６を構成している。インバータ６は、クロック信号ＣＬＫＢがＬｏｗレベルのときに入力電圧ＶＩＮＩ２をノードＮ２に出力し、クロック信号ＣＬＫＢがＨｉｇｈレベルのときにノードＮ２を接地するスイッチ回路として動作する。
【００２３】
昇圧キャパシタＣ０１は、ノードＮ１とノードＮ３の間に接続され、昇圧キャパシタＣ０２は、ノードＮ２とノードＮ４の間に接続されている。昇圧キャパシタＣ０１、Ｃ０２は、それぞれ、入力電圧ＶＩＮＩ１、ＶＩＮＩ２から負電圧である出力電圧ＶＯＵＴを生成するために使用される。なお、本明細書において「昇圧」とは、キャパシタが電荷を蓄積する作用を用いて、ある入力電圧から所望の電圧を生成することを意味しており、必ずしも、該入力電圧よりも高い電圧を生成することを意味しないことに留意されたい。
【００２４】
続いて、本実施形態のチャージポンプ回路１の動作を説明する。本実施形態のチャージポンプ回路１には、次の２つの状態がある：
（１）クロック信号ＣＬＫがＨｉｇｈレベルで、クロック信号ＣＬＫＢがＬｏｗレベル
（２）クロック信号ＣＬＫがＬｏｗレベルで、クロック信号ＣＬＫＢがＨｉｇｈレベル
以下、それぞれの場合の動作について説明する。
【００２５】
（１）クロック信号ＣＬＫがＨｉｇｈレベルで、クロック信号ＣＬＫＢがＬｏｗレベルの場合
この場合、図２から理解されるように、スイッチＳＷ０１がオンになり、ＯＴＡ２の出力電流によってキャパシタＣＡ０１が充電される。一方、スイッチＳＷ０２はオフになり、キャパシタＣＡ０２によって生成される入力電圧ＶＩＮ２を元にチャージポンプ３は昇圧動作を行なう。
【００２６】
詳細には、図４Ａに示されているように、ＮＭＯＳトランジスタＭＮ０１、ＰＭＯＳトランジスタＭＰ０２がオン、ＮＭＯＳトランジスタＭＮ０２、ＰＭＯＳトランジスタＭＰ０１がオフになる。このような動作により、昇圧キャパシタＣ０１が、入力電圧ＶＩＮ１が供給されている端子と切り離されると共に、ＮＭＯＳトランジスタＭＮ０１を介してノードＮ５に接続される。出力電圧ＶＯＵＴは、昇圧キャパシタＣ０１に充電されていた電圧の−１倍、即ち、−ＶＩＮ1になる。一方、昇圧キャパシタＣ０２には入力電圧ＶＩＮ２が供給されて充電される。
【００２７】
（２）クロック信号ＣＬＫがＬｏｗレベルで、クロック信号ＣＬＫＢがＨｉｇｈレベルの場合
この場合、スイッチＳＷ０２がオンになり、ＯＴＡ２の出力電流によってキャパシタＣＡ０２が充電される。一方、スイッチＳＷ０１はオフになり、キャパシタＣＡ０１によって生成される入力電圧ＶＩＮ１を元にチャージポンプ３は昇圧動作を行なう。
【００２８】
詳細には、図４Ｂに示されているように、ＮＭＯＳトランジスタＭＮ０２、ＰＭＯＳトランジスタＭＰ０１がオン、ＮＭＯＳトランジスタＭＮ０１、ＰＭＯＳトランジスタＭＰ０２がオフになる。昇圧キャパシタＣ０２が、入力電圧ＶＩＮ２が供給されている端子と切り離され、ＮＭＯＳトランジスタＭＮ０２を介してノードＮ５に接続される。出力電圧ＶＯＵＴは、昇圧キャパシタＣ０２に充電されていた電圧の−１倍、即ち、−ＶＩＮ２になる。一方、昇圧キャパシタＣ０１には入力電圧ＶＩＮ１が供給されて充電される。
【００２９】
ＯＴＡ２が出力電圧ＶＯＵＴに応答した入力電圧ＶＩＮ１、ＶＩＮ２のフィードバック制御を行うので、チャージポンプ回路１は、十分に時間が経過すると安定状態に達する。チャージポンプ回路１が安定状態に達すると、入力電圧ＶＩＮ１、ＶＩＮ２はほぼ同一の電圧になる。この電圧をＶＡとすると、出力電圧ＶＯＵＴは、−ＶＡとなる。
【００３０】
ここで、チャージポンプ回路１が安定状態に達すると、ＯＴＡ２の入力において基準電圧ＶＲＥＦが分圧電圧ＶＳＮＳに等しくなる。即ち、
ＶＲＥＦ＝ＶＳＮＳ          ・・・（１）
【００３１】
分圧電圧ＶＳＮＳは出力電圧ＶＯＵＴとバイアス電圧ＶＢＩＡＳとで表わすことができるから、下記式が得られる：
【数１】
2013021817.tif 000003
【００３２】
式（２）から出力電圧ＶＯＵＴは下記式で表わされる：
【数２】
2013021817.tif 000004
式（３）は、基準電圧ＶＲＥＦ及びバイアス電圧ＶＢＩＡＳの制御により、所望の出力電圧ＶＯＵＴが得られることを意味している。
【００３３】
本実施形態のチャージポンプ回路１の利点は、簡便な構成で低消費電力のチャージポンプ回路を実現できることにある。本実施形態のチャージポンプ回路１は、差動型のチャージポンプ３と、キャパシタＣＡ０１、ＣＡ０２と、スイッチＳＷ０１、ＳＷ０２とを組み合わせた構成を採用することで、フィードバック制御の経路から電圧バッファを削減することが可能になる。電圧バッファの削減には２つのメリットがある。まず、電圧バッファの削減により、消費電力が低減される。加えて、回路設計が容易化され、ひいては回路構成が簡便化される。例えば、電圧バッファとしてボルテージフォロワを採用する構成のようにローカルのフィードバックループを設ける必要がないため、位相補償が容易となる。これは、回路設計の容易化と回路構成の簡便化に寄与する。
【００３４】
なお、チャージポンプ３の構成は、出力すべき出力電圧ＶＯＵＴに応じて様々に変更され得る。例えば、チャージポンプ３は、直列に接続された複数のクロスカップルドインバータを備えていてもよい。
【００３５】
図５は、２つのクロスカップルドインバータ４、４ａが直列に接続されている場合のチャージポンプ３の構成を示す回路図である。図５のチャージポンプ３は、図３に図示されているチャージポンプ３にクロスカップルドインバータ４ａと、昇圧キャパシタＣ０１ａ、Ｃ０１ｂが追加された構成を有している。クロスカップルドインバータ４ａは、ＰＭＯＳトランジスタＭＰ０１ａ、ＭＰ０２ａと、ＮＭＯＳトランジスタＭＮ０１ａ、ＭＮ０２ａとで構成されている。昇圧キャパシタＣ０１ａは、ノードＮ１とノードＮ３ａの間に接続され、昇圧キャパシタＣ０２ａは、ノードＮ１とノードＮ４ａの間に接続されている。ここで、ノードＮ３ａは、ＰＭＯＳトランジスタＭＰ０１ａとＮＭＯＳトランジスタＭＮ０１ａのドレインに接続されるノードであり、ノードＮ４ａは、ＰＭＯＳトランジスタＭＰ０２ａとＮＭＯＳトランジスタＭＮ０２ａのドレインに接続されるノードである。ＰＭＯＳトランジスタＭＰ０１ａ、ＭＰ０２ａのソースはノードＮ５に接続されており、ＮＭＯＳトランジスタＭＮ０１ａ、ＭＮ０２ａのソースはノードＮ５ａに接続されている。図５のチャージポンプ３では、出力電圧ＶＯＵＴがノードＮ５ａに生成される。
【００３６】
２つのクロスカップルドインバータが設けられた図５のチャージポンプ３では、出力電圧ＶＯＵＴは、−２ＶＡになる。ここで、ＶＡは、チャージポンプ回路１が安定状態になったときの入力電圧ＶＩＮ１、ＶＩＮ２である。
【００３７】
当業者は、図５の回路構成から、３個以上のクロスカップルドインバータが直列に接続される場合の回路構成も容易に理解できよう。ここで、クロスカップルドインバータ１つあたりに２つの昇圧キャパシタが設けられるから、Ｎ個のクロスカップルドインバータが設けられる場合には、２Ｎ個の昇圧キャパシタが設けられることになる。Ｎ個のクロスカップルドインバータを設けた場合、出力電圧ＶＯＵＴは、−Ｎ×ＶＡになる。
【００３８】
（第２の実施形態）
図６は、本発明の第２の実施形態のチャージポンプ回路１Ａの構成を示す回路図である。第１の実施形態のチャージポンプ回路１は、負電圧である出力電圧ＶＯＵＴを生成するように構成されているのに対し、第２の実施形態のチャージポンプ回路１Ａは、正電圧の出力電圧ＶＯＵＴを生成するように構成されている。この変更に伴い、チャージポンプ３の代わりに、電源電圧ＶＤＤが供給されているチャージポンプ３Ａが使用される。また、ＯＴＡ２の非反転入力に基準電圧ＶＲＥＦが入力され、反転入力に分圧電圧ＶＳＮＳが供給される。これらの点を除いて、第２の実施形態のチャージポンプ回路１Ａの構成は、第１の実施形態のチャージポンプ回路１と同じである。
【００３９】
図７は、第２の実施形態におけるチャージポンプ３Ａの構成の例を示す回路図である。図７のチャージポンプ３Ａは、クロスカップルドインバータ２４と、インバータ５、６とを備えている。クロスカップルドインバータ２４は、ＮＭＯＳトランジスタＭＮ０１、ＭＮ０２とＰＭＯＳトランジスタＭＰ０１、ＭＰ０２とを備えている。ＮＭＯＳトランジスタＭＮ０１、ＭＮ０２のソースはノードＮ２０に共通に接続されており、ＰＭＯＳトランジスタＭＰ０１、ＭＰ０２のソースはノードＮ２５に共通に接続されている。ここで、ノードＮ２０は電源電圧ＶＤＤが供給されるノードであり、ノードＮ２５は出力電圧ＶＯＵＴが生成されるノードである。ＰＭＯＳトランジスタＭＰ０１及びＮＭＯＳトランジスタＭＮ０１のドレインはノードＮ２３に共通に接続されており、ＰＭＯＳトランジスタＭＰ０２及びＮＭＯＳトランジスタＭＮ０２のドレインはノードＮ２４に共通に接続されている。更に、ＰＭＯＳトランジスタＭＰ０１及びＮＭＯＳトランジスタＭＮ０１のゲートはＰＭＯＳトランジスタＭＰ０２及びＮＭＯＳトランジスタＭＮ０２のドレインに共通に接続されており、ＰＭＯＳトランジスタＭＰ０２及びＮＭＯＳトランジスタＭＮ０２のゲートはＰＭＯＳトランジスタＭＰ０１及びＮＭＯＳトランジスタＭＮ０１のドレインに共通に接続されている。
【００４０】
インバータ５は、ＰＭＯＳトランジスタＭＰ０３及びＮＭＯＳトランジスタＭＮ０３を備えている。インバータ５は、クロック信号ＣＬＫがＬｏｗレベルのときに入力電圧ＶＩＮＩ１をノードＮ２１に出力し、クロック信号ＣＬＫがＨｉｇｈレベルのときにノードＮ２１を接地するスイッチ回路として動作する。同様に、インバータ６は、ＰＭＯＳトランジスタＭＰ０４及びＮＭＯ４トランジスタＭＮ０３を備えている。インバータ６は、クロック信号ＣＬＫＢがＬｏｗレベルのときに入力電圧ＶＩＮＩ２をノードＮ２２に出力し、クロック信号ＣＬＫＢがＨｉｇｈレベルのときにノードＮ２２を接地するスイッチ回路として動作する。
【００４１】
当業者には、図７のチャージポンプ３Ａの動作が図３のチャージポンプ３の動作とほぼ同様であることは、容易に理解されよう。ただし、図７のチャージポンプ３Ａでは、出力電圧ＶＯＵＴがＶＤＤ＋ＶＡになる。ここで、ＶＤＤは、ノードＮ２０に供給される電源電圧であり、ＶＡは、チャージポンプ回路１Ａが安定状態になったときの入力電圧ＶＩＮ１、ＶＩＮ２である。
【００４２】
本実施形態のチャージポンプ回路１Ａの回路構成でも、第１の実施形態のチャージポンプ回路１と同様に、フィードバック制御の経路から電圧バッファを排除し、簡便な構成で低消費電力のチャージポンプ回路を実現することができる。
【００４３】
なお、本実施形態でも、チャージポンプ３Ａの構成は様々に変更され得る。例えば、チャージポンプ３Ａは、直列に接続された複数のクロスカップルドインバータを備えていてもよい。
【００４４】
図８は、２つのクロスカップルドインバータ２４、２４ａが直列に接続されている場合のチャージポンプ３Ａの構成を示す回路図である。図８のチャージポンプ３Ａは、図７に図示されているチャージポンプ３Ａにクロスカップルドインバータ２４ａと、昇圧キャパシタＣ０１ａ、Ｃ０１ｂが追加された構成を有している。クロスカップルドインバータ２４ａは、ＰＭＯＳトランジスタＭＰ２１ａ、ＭＰ２２ａと、ＮＭＯＳトランジスタＭＮ２１ａ、ＭＮ２２ａとで構成されている。昇圧キャパシタＣ０１ａは、ノードＮ２１とノードＮ２３ａの間に接続され、昇圧キャパシタＣ０２ａは、ノードＮ２１とノードＮ２４ａの間に接続されている。ＰＭＯＳトランジスタＭＰ２１ａ、ＭＰ２２ａのソースはノードＮ２５に接続されており、ＮＭＯＳトランジスタＭＮ２１ａ、ＭＮ２２ａのソースはノードＮ２５ａに接続されている。図８のチャージポンプ３Ａでは、出力電圧ＶＯＵＴがノードＮ２５ａに生成される。
【００４５】
２つのクロスカップルドインバータが設けられた図８のチャージポンプ３では、出力電圧ＶＯＵＴは、ＶＤＤ＋２ＶＡになる。ここで、ＶＡは、チャージポンプ回路１が安定状態になったときの入力電圧ＶＩＮ１、ＶＩＮ２である。
【００４６】
当業者は、図８の回路構成から、３個以上のクロスカップルドインバータが直列に接続される場合の回路構成も容易に理解できよう。ここで、クロスカップルドインバータ１つあたりに２つの昇圧キャパシタが設けられるから、Ｎ個のクロスカップルドインバータが設けられる場合には、２Ｎ個の昇圧キャパシタが設けられることになる。Ｎ個のクロスカップルドインバータを設けた場合、出力電圧ＶＯＵＴは、ＶＤＤ＋Ｎ×ＶＡになる。
【符号の説明】
【００４７】
１：チャージポンプ回路
２：ＯＴＡ
３、３Ａ：チャージポンプ
４、４ａ、２４、２４ａ：クロスカップルドインバータ
５、６：インバータ
ＳＷ０１、ＳＷ０２：スイッチ
ＣＡ０１、ＣＡ０２：キャパシタ
Ｒ１、Ｒ２：抵抗
ＭＮ０１、ＭＮ０２、ＭＮ０１ａ、ＭＮ０２ａ、ＭＮ０３、ＭＮ０４、ＭＮ２１、ＭＮ２２、ＭＮ２１ａ、ＭＮ２２ａ：ＮＭＯＳトランジスタ
ＭＰ０１、ＭＰ０２、ＭＰ０１ａ、ＭＰ０２ａ、ＭＰ０３、ＭＰ０４、ＭＰ２１、ＭＰ２２、ＭＰ２１ａ、ＭＰ２２ａ：ＰＭＯＳトランジスタ
Ｃ０１、Ｃ０２、Ｃ０１ａ、Ｃ０２ａ：昇圧キャパシタ
１０１：電圧バッファ
１０２：ＯＴＡ
１０３：チャージポンプ
ＣＸ０１：キャパシタ
【図１】
2013021817.tif 000005
【図２】
2013021817.tif 000006
【図３】
2013021817.tif 000007
【図４Ａ】
2013021817.tif 000008
【図４Ｂ】
2013021817.tif 000009
【図５】
2013021817.tif 000010
【図６】
2013021817.tif 000011
【図７】
2013021817.tif 000012
【図８】
2013021817.tif 000013