(57)【要約】【課題】炭化珪素半導体装置の製造において、上面が平坦な終端構造とリセス状のアライメントマークとを少ないマスク数で形成すると共に、アライメントマークのリセスの深さを最適化する。【解決手段】ハーフトーン露光法を用いて、ＳｉＣエピタキシャル層２に達する第１の開口部１２ａとＳｉＣエピタキシャル層２に達しない第２の開口部とを有するレジストパターン１１を、ＳｉＣエピタキシャル層２上に形成する。エッチングにより、第１の開口部１２ａに露出したＳｉＣエピタキシャル層２にリセス状のアライメントマーク９を形成すると同時に第２の開口部１２ｂをＳｉＣエピタキシャル層２に到達させる。その後、イオン注入により、第２の開口部１２ｂに露出したＳｉＣエピタキシャル層２に、終端領域８を形成する。【選択図】図４
2013021040.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）炭化珪素半導体層上にフォトレジストを塗布する工程と、
（ｂ）ハーフトーン露光法を用いて前記フォトレジストを露光して現像することにより、前記フォトレジストに、前記炭化珪素半導体層まで達する第１の開口部および前記炭化珪素半導体層まで達しない第２の開口部を形成する工程と、
（ｃ）前記フォトレジストをマスクとするエッチングにより、前記第１の開口部に露出した部分の前記炭化珪素半導体層にリセス状のアライメントマークを形成すると同時に前記第２の開口部を前記炭化珪素半導体層に到達させる工程と、
（ｄ）前記工程（ｃ）の後に、前記フォトレジストをマスクにして不純物をイオン注入することにより、前記第２の開口部に露出した部分の前記炭化珪素半導体層に、炭化珪素半導体素子の終端領域を形成する工程とを備える
ことを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
（ｅ）前記アライメントマークの検出を行う工程
を１回以上含み、
前記工程（ｅ）の際に前記アライメントマーク上に形成されている膜の屈折率の最大値をｎmax、前記アライメントマークの検出のために前記炭化珪素半導体層に照射する光の波長をλとすると、
前記工程（ｃ）で形成される前記アライメントマークの深さは、前記炭化珪素半導体層の表面荒さよりも大きく、且つ、λ／ｎmax／６以下である
請求項１記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記工程（ｃ）において、前記エッチングは、前記第２の開口部の下の部分の前記炭化珪素半導体層に段差が形成されないように、前記第２の開口部が前記炭化珪素半導体層に到達した段階で停止される
請求項１または請求項２記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記工程（ｃ）は、前記第２の開口部の底部に残存する前記フォトレジストの厚さを計測しながら行われる
請求項３項記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記工程（ｂ）において、現像後に前記第２の開口部の底部に残存させる前記フォトレジストの厚さは、前記フォトレジストの感度曲線の傾きが、残存させる前記フォトレジストの厚さを塗布膜厚の５０％にする場合の１／２以下になる領域の値である
請求項１から請求項４のいずれか一項記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記工程（ｂ）において、現像後に前記第２の開口部の底部に残存させる前記フォトレジストの厚さは、露光前の厚さの２０％以下である
請求項１から請求項４のいずれか一項記載の炭化珪素半導体装置の製造方法。
【請求項７】
炭化珪素半導体層に形成された炭化珪素半導体素子と、
前記炭化珪素半導体層の表面部における前記炭化珪素半導体素子の外周に形成された不純物領域である終端領域と、
前記炭化珪素半導体層の表面に形成されたリセス状のアライメントマークと
を備える炭化珪素半導体装置であって、
当該炭化珪素半導体装置の製造過程における前記アライメントマークの検出工程の際に前記アライメントマーク上に形成されている膜の屈折率の最大値をｎmax、前記アライメントマークの検出のために前記炭化珪素半導体層に照射する光の波長をλとすると、
前記アライメントマークの深さは、前記炭化珪素半導体層の表面荒さよりも大きく、且つ、λ／ｎmax／６以下である
ことを特徴とする炭化珪素半導体装置。
【請求項８】
前記終端領域の上面は平坦である
請求項７記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に半導体素子の終端構造およびアライメントマークの形成技術に関するものである。
【背景技術】
【０００２】
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、炭化珪素（ＳｉＣ）を用いた半導体素子が有望視されており、インバータなどのパワー半導体装置への適用が期待されている。しかしＳｉＣ半導体装置には、多くの解決すべき課題が残されている。その一つは、半導体素子の外周部である終端部（例えばショットキーバリアダイオードのショットキー電極の端部や、ｐｎダイオードやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のｐｎ接合の端部）における電界集中より半導体装置の耐電圧特性が低下する問題である。
【０００３】
半導体素子の終端部に生じる電界を緩和する終端構造の代表例としては、ガードリング構造や、ＪＴＥ（Junction Termination Extension）構造、ＦＬＲ（Field Limiting Ring）構造等がある（例えば特許文献１，２）。これらはいずれも半導体素子を囲むように形成される不純物領域である。一般に、ＪＴＥ構造は表面電界を低減する目的で設けられ、半導体素子の終端部から外へ向けて段階的に不純物濃度が低くなる構造を有している。これに対し、ＦＬＲ構造は、同じ濃度の複数の不純物領域から成る。
【０００４】
例えば下記の特許文献１には、ガードリングとＪＴＥとを組み合わせた終端構造が開示されている。特許文献１の終端構造は、ガードリングの外側に、当該ガードリングよりも不純物濃度を低くしたＪＴＥが配設された構造である。また特許文献１では、ガードリングおよびＪＴＥを、半導体層表面に設けたリセスの下に形成することにより、電界集中が生じ易いガードリングおよびＪＴＥの底端部と半導体層表面との距離を長くし、半導体層表面の電界を更に緩和させる技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００９／１１６４４４号
【特許文献２】特開２０１０−６８００８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般に、シリコン（Ｓｉ）にイオン注入された不純物はある程度拡散するが、ＳｉＣにイオン注入された不純物はほとんど拡散しない。そのため特許文献１のようにＳｉＣ半導体装置のガードリングやＪＴＥ等の不純物領域（以下「終端領域」）をリセスの下に形成すると、リセスの底部の極近傍に、不純物濃度の高い終端領域が形成される。終端領域の不純物濃度が高いと、高電圧が印加されたときの空乏層の伸びが小さく、終端領域内に高電界が生じる。特に、終端領域上のリセスの底端部では電界集中が生じ易いため、その部分で絶縁破壊を引き起こす原因となる。
【０００７】
その対策として、特許文献１の終端構造では、終端領域をその上のリセスの外縁部にまで広げて形成している（すなわち各終端領域の幅がその上のリセスの幅よりも広い）。それにより、終端領域の縦断面積が大きくなるので、リセス底端部での電界集中が緩和される。しかし終端領域をリセスよりも幅広に形成するためには、リセスを形成するエッチング用のマスク（エッチングマスク）と、終端領域を形成するイオン注入用のマスク（注入マスク）とをそれぞれ個別に用意する必要があり、製造工程が複雑化するため、製造時間の長期化とコストの増大が問題となる。
【０００８】
そのためＳｉＣ半導体装置においては、製造工程の簡略化と終端領域の高耐圧化の両立の観点から、特許文献２のように、リセスを有さず上面が平坦な終端構造が好ましい場合がある。しかし，ＳｉＣ半導体の製造では各注入マスクの位置合わせのためのリセス状のアライメントマークを基板上に直接形成する必要があるため、従来の製造方法では、上面が平坦な終端構造を用いる場合でも、終端領域形成用の注入マスクとは別に、アライメントマーク形成用のエッチングマスクが必要となっていた。
【０００９】
また従来はリセス状のアライメントマークの深さが最適化されておらず、アライメントマークを覆う膜の屈折率が製造工程の途中で変化すると、アライメントマーク検出用の回折光の強度が大きく変化する。その場合、アライメントマークを用いたマスクの位置決め精度が低下して、重ね合わせ誤差が大きくなることがあった。その結果、半導体装置の製造の歩留まりが低下するという問題が生じる。
【００１０】
本発明は以上のような課題を解決するためになされたものであり、上面が平坦な終端構造とリセス状のアライメントマークを備える炭化珪素半導体装置の製造において、必要なマスク数を少なくすると共に、アライメントマークのリセスの深さの最適化を図ることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る炭化珪素半導体装置の製造方法は、（ａ）炭化珪素の半導体層上にフォトレジストを塗布する工程と、（ｂ）ハーフトーン露光法を用いて前記フォトレジストを露光して現像することにより、前記フォトレジストに、前記半導体層まで達する第１の開口部および前記半導体層まで達しない第２の開口部を形成する工程と、（ｃ）前記フォトレジストをマスクとするエッチングにより、前記第１の開口部に露出した部分の前記半導体層にリセス状のアライメントマークを形成すると同時に前記第２の開口部を前記半導体層に到達させる工程と、（ｄ）前記工程（ｃ）の後に、前記フォトレジストをマスクにして不純物をイオン注入することにより、前記第２の開口部に露出した部分の前記半導体層に、半導体素子の終端領域を形成する工程とを備えるものである。
【発明の効果】
【００１２】
本発明によれば、上面が平坦な終端構造とリセス状のアライメントマークとを同一のマスクを用いて形成することができるため、従来よりも必要なマスク数を減らすことができ、製造コストの削減に寄与できる。また製造工程中にアライメントマークを覆う膜が変化しても、アライメントマーク検出用の回折光の強度を高く維持できる。また終端領域の上面に段差が無いため終端領域上面部における電界集中を防止でき、高耐圧な構造を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係る半導体装置の終端構造およびアライメントマークの構成を示す図である。
【図２】本発明の実施の形態に係る半導体装置の製造工程図である。
【図３】本発明の実施の形態に係る半導体装置の製造工程図である。
【図４】本発明の実施の形態に係る半導体装置の製造工程図である。
【図５】本発明の実施の形態に係る半導体装置の製造工程図である。
【図６】レジスト残厚と露光量との関係の例を示す図である。
【図７】アライメントマークのエッジ部の拡大断面図である。
【図８】アライメントマークのエッジの上部および下部からの回折光の正規化された強度を示す図である。
【発明を実施するための形態】
【００１４】
図１は、本発明の実施の形態に係る半導体装置の終端構造およびアライメントマークの構成を示す図である。ここではその一例として、炭化珪素（ＳｉＣ）半導体を用いて形成したショットキーバリアダイオードの外周部に、終端領域としてガードリングを配設した構成を示している。
【００１５】
当該半導体装置は、ｎ型のＳｉＣ基板１と、当該ＳｉＣ基板１の上面（第１主面）上に成長させたｎ型のＳｉＣエピタキシャル層２とから成るエピタキシャル基板を用いて形成されている。ＳｉＣエピタキシャル層２の上面には、当該ＳｉＣエピタキシャル層２とショットキー接続するショットキー電極３を介して表面電極４が配設される。当該半導体装置の上面はポリイミド等の表面保護膜７で覆われるが、表面電極４は配線を接続するためのパッド電極として機能するため、表面保護膜７における表面電極４上の部分は除去されている。またＳｉＣ基板１の下面（第２主面）には、ＳｉＣ基板１とオーミック接続するオーミック電極５を介して裏面電極６が配設される。
【００１６】
ＳｉＣエピタキシャル層２の上面部分におけるショットキー電極３の端部下を含む領域には、ショットキー電極３の端部下での電界集中を抑制するため、ｐ型の不純物領域である終端領域８（ガードリング）が形成されている。図１の如く、終端領域８の上面はリセスが形成されておらず平坦である。そのため終端領域８の上面での電界集中をより緩和することができる。
【００１７】
またＳｉＣエピタキシャル層２の上面には、各種マスクの位置合わせに用いられるアライメントマーク９が形成されている。詳細は後述するが、本実施の形態の半導体装置には、アライメントマーク９の下にも終端領域８と同様のｐ型の不純物領域８ａが形成されることになる。
【００１８】
図２〜図５は、図１に示したショットキーバリアダイオードおよびその終端構造、並びにアライメントマークの形成方法を示す工程図である。以下、これらの図に基づいて、本実施の形態に係る半導体装置の製造方法を説明する。
【００１９】
まず、ｎ型のＳｉＣ基板１を用意し、その上にｎ型のＳｉＣエピタキシャル層２を成長させる。ＳｉＣ基板１としては、例えば４Ｈのポリタイプを有し、上面（第１主面）が面方位（０００１）から一定のオフ角だけ傾いたものを使用することができる。ＳｉＣエピタキシャル層２は、ドーピング濃度が１〜２０×１０15／ｃｍ3、膜厚が３〜２０μｍ程度とする。ＳｉＣ基板１およびＳｉＣエピタキシャル層２に導入するｎ型不純物は例えば窒素（Ｎ）等である。
【００２０】
ＳｉＣエピタキシャル層２上に酸化膜（図示せず）を形成した上で、終端領域８を形成するためのイオン注入マスクと、アライメントマーク９を形成するためのエッチングマスクを兼ねたレジストパターン１１をハーフトーン露光法を用いて形成する（図２）。ハーフトーン露光法は、光の一部を遮るハーフトーンマスクを含むフォトマスクを用いて露光を行うものであり、１回の露光により露光部分、中間露光部分、未露光部分を作ることができる。フォトレジストをハーフトーン露光して現像すると、２種類の厚さを持つマスク（２種類の深さ開口を持つマスク）を形成できる。
【００２１】
本実施の形態では図２に示すように、現像後のレジストパターン１１が、アライメントマーク９の形成領域上で完全に除去され、終端構造部２４の形成領域上では薄く残るようにする。つまり現像後のレジストパターン１１は、ＳｉＣエピタキシャル層２に達する第１の開口部１２ａをアライメントマーク９の形成領域上に有すると共に、ＳｉＣエピタキシャル層２に達しない第２の開口部１２ｂを終端構造部２４の形成領域上に有することになる。終端領域８の形成領域（第２の開口部１２ｂの底部）に残すレジストパターン１１の厚さについては後述する。
【００２２】
次に、レジストパターン１１をマスクに用いるエッチングにより、ＳｉＣエピタキシャル層２にリセス状のアライメントマーク９を形成する（図３）。このエッチングによって、終端領域８の形成領域上に薄く残したレジストパターン１１が除去され、その部分のＳｉＣエピタキシャル層２の上面が露出する。つまり第２の開口部１２ｂの底部のレジストパターン１１が除去されて、第２の開口部１２ｂがＳｉＣエピタキシャル層２に達するようになる。
【００２３】
但し、このとき終端領域８の形成領域の上面まで削られてその部分に段差が生じない程度に、アライメントマーク９のリセスの深さは浅くする。言い換えれば、ハーフトーン露光法を用いてレジストパターン１１を形成する際に終端領域８の形成領域に残存させるレジストパターン１１の厚さは、このエッチングによってちょうど除去される程度の厚さとする。
【００２４】
終端領域８の形成領域の上面を平坦に維持する理由は、上記したように、終端領域８の上面に段差があるとその段差部分に電界集中が生じやすく耐圧特性が劣化する要因となり得るからである。特にＳｉＣ半導体では不純物が拡散しにくく、終端領域８の上面部の不純物濃度が高くなり、その傾向が顕著であるため効果的である。
【００２５】
従って本実施の形態では、ハーフトーン露光法を用いてレジストパターン１１を形成する際、終端領域８の形成領域に残存させるレジストパターン１１の厚さを精度よく制御する必要がある。図６は、典型的なフォトレジストの感度曲線、すなわち露光量とレジスト残厚との関係の例を示す図である。同図の如く、露光量に対するレジスト残厚の変化量は、レジスト残厚が大きい領域では大きいが、レジスト残厚が小さい領域では小さくなる。例えば、レジスト残量を塗布膜厚の５０％程度にしようとすると、露光量の揺らぎがレジスト残厚に大きく影響するためレジストの厚さの精度よく制御することは困難であるが、レジスト残量を塗布膜厚の２０％以下にすれば、露光量の揺らぎの影響が小さい（露光裕度が大きい）のでレジストの厚さを高い精度で制御できる。より具体的には、レジスト残量の設定値は、レジスト残量の露光量に対する変動量が、レジスト残量を塗布膜厚の５０％にする場合の１／２以下に抑えられる領域（つまり感度曲線の傾きがレジスト残量を塗布膜厚の５０％にする場合の１／２以下になる領域）の値にすることが望ましい。
【００２６】
また、終端領域８の形成領域に残存させるレジストパターン１１の厚さが不足した場合だけでなく、アライメントマーク９を形成するエッチングの際にプロセス変動が生じてエッチング量が過剰になった場合にも、終端領域８の形成領域に段差が形成される可能性がある。これらを確実に防止するためには、エンドポイントモニタを用いて、終端領域８の形成領域上のレジストパターン１１の残厚を測定しながらエッチングを行い、その残厚がゼロになったこと（第２の開口部１２ｂがＳｉＣエピタキシャル層２に達したこと）を検知した段階でエッチングを停止させるとよい。
【００２７】
上記のエッチングによりリセス状のアライメントマーク９を形成した後、残存するレジストパターン１１をマスクに用いてｐ型不純物をイオン注入することにより、終端領域８を形成する（図４）。ｐ型不純物としては、例えばアルミニウム（Ａｌ）が挙げられる。このときのレジストパターン１１においては、第１の開口部１２ａおよび第２の開口部１２ｂの両方がＳｉＣエピタキシャル層２に達しているので、ｐ型不純物は終端領域８の部分だけでなく、アライメントマーク９の底部にもイオン注入される。よってアライメントマーク９の底部には、終端領域８と同様の不純物領域８ａが形成される。
【００２８】
続いてレジストパターン１１を除去し、終端領域８に導入したｐ型不純物を活性化させるために、ＳｉＣ基板１およびＳｉＣエピタキシャル層２を１５００℃以上の温度に加熱する（図５）。
【００２９】
その後、ＳｉＣ基板１の下面（裏面）に、例えばニッケル（Ｎｉ）等の金属膜を形成してアニールを行うことで、シリサイド（例えばＮｉＳｉ）のオーミック電極５を形成する。またＳｉＣ基板１の上面に例えばチタン（Ｔｉ）等の金属膜を形成し、レジストパターン（不図示）をマスクとするウェットエッチングによりパターニングすることでショットキー電極３を形成する。さらにＳｉＣエピタキシャル層２上にアルミニウム等の金属膜を成膜してパターニングすることで、ショットキー電極３の上に表面電極４を形成する。そしてＳｉＣエピタキシャル層２および表面電極４上に、ポリイミド等の表面封止材料を塗布して焼成することで表面保護膜７を形成する。
【００３０】
最後にＳｉＣ基板１の下面に裏面電極６を形成する。裏面電極６としては、例えばＮｉ層とＡｕ層の二層構造を用いることができ、その場合、半導体装置の裏面を半田を用いてダイボンドする際、半田の濡れ性が良好になる。
【００３１】
以上の工程により、図１に示したショットキーバリアダイオードおよびその終端構造である終端領域８、並びにリセス状のアライメントマーク９が形成される。
【００３２】
ここで、本実施の形態の半導体装置におけるアライメントマーク９は、深さが非常に浅い点に特徴がある。以下、アライメントマーク９の深さ（段差の高さ）について説明する。
【００３３】
一般に半導体装置の製造の露光工程にはステッパーが用いられている。ステッパーで使用されるアライメントマークは、例えば特公平６−７２７６６号公報に示されているように矩形パターンを複数個並べた構成となっている。その場合、アライメントマークの検出は、それら複数の矩形パターンからの回折光が重畳した光を検出することによって行われる。
【００３４】
図７は、ひとつのアライメントマーク９のエッジ部分の拡大断面図である。アライメントマーク９の位置を検出する際、ＳｉＣエピタキシャル層２の上面にはマーク検出用のレーザ光（マーク検出用照射光）が照射される。
【００３５】
図７のように、ＳｉＣエピタキシャル層２の上面に垂直な方向から、マーク検出用照射光４０がアライメントマーク９に入射したとする。ＳｉＣエピタキシャル層２に到達したマーク検出用照射光４０の大半は反射光４１となるが、その一部はアライメントマーク９のエッジ部で反射して回折光４１ａとなる。さらに回折光４１ａの一部は、アライメントマーク９の位置を検出するための光学経路に進入する、マーク検出用回折光４１ｂとなる。
【００３６】
アライメントマーク９のエッジの上部で回折されたマーク検出用回折光４１ｂ1と、下部で回折されたマーク検出用回折光４１ｂ1とが干渉するため、結果として、それらを含むマーク検出用回折光４１ｂの強度は、そのマーク検出用回折光４１ｂ1，４１ｂ2の位相差によって決まる。２つのマーク検出用回折光４１ｂ1，４１ｂ2の位相差は両者の経路差に依存するため、マーク検出用回折光４１ｂの強度はアライメントマーク９のエッジの段差によって決まることになる。
【００３７】
図８は、アライメントマーク９の深さ（エッジの段差）とマーク検出用回折光４１ｂ1，４１ｂ2による正規化された光強度を示す図である。図８に示す実線は、アライメントマーク９が屈折率が１．６のレジストで覆われている場合を示し、破線はアライメントマーク９が屈折率が４のポリシリコンで覆われている場合を示している。またどちらの場合もマーク検出用照射光４０の波長は６３３ｎｍであるとする。
【００３８】
図８から分かるように、２つのマーク検出用回折光４１ｂ1，４１ｂ2の正規化された光強度が１に近づくためのアライメントマーク９の段差は、アライメントマーク９を覆う膜の材質によって異なる。図８に示す例では、アライメントマーク９の段差が０ｎｍ付近と４００ｎｍ付近のときに、アライメントマーク９がレジストとポリシリコンのどちらで覆われていても、マーク検出用回折光４１ｂが強くなる。特に、アライメントマーク９の段差が０ｎｍ付近の場合は、マーク検出用回折光４１ｂ1，４１ｂ2の経路差が小さいので、アライメントマーク９がレジストやポリシリコン以外のあらゆる膜で覆われていても、マーク検出用回折光４１ｂは強くなる。
【００３９】
また、アライメントマーク９のエッジの段差が深い時には、エッチングにより段差が逆テーパ形状になったり、段差下の形状がくぼんだりすることにより、段差の下部からのマーク検出用回折光４１ｂ1をアライメントマーク９の検出に利用できない場合がある。このような場合には、段差の上部および下部からのマーク検出用回折光４１ｂ1，４１ｂ2の干渉は生じることがなく、アライメントマーク９検出のための光の強度を確保するのが困難になる。
【００４０】
よって本実施の形態のように、アライメントマーク９のエッジの段差を極めて浅くすると、アライメントマーク９を覆う膜の材質を問わず、常に強いマーク検出用回折光４１ｂを得ることができる。具体的には、半導体装置の製造におけるアライメントマーク９を検出する工程の際にアライメントマーク９上に形成されている膜（例えばレジスト、酸化膜、ポリシリコンなど）の屈折率の最大値をｎmaxとし、マーク検出用照射光４０の波長をλとすると、アライメントマーク９の深さ（段差）がλ／ｎmax／６以下であれば、アライメントマーク９それらの膜のどれで覆われていてもマーク検出用回折光４１ｂ1，４１ｂ2の位相差λ／３以下になるので、マーク検出用回折光４１ｂ1，４１ｂ2は互いに強め合うことになり、常に強いマーク検出用回折光４１ｂを得ることができる。
【００４１】
通常、半導体装置の製造ではアライメントマーク９の検出工程は複数回行われ、その工程が行われるたびにアライメントマーク９上に形成されている膜が異なる場合があるが、上記のｎmaxは、それら複数回の検出工程を通しての最大値である。
【００４２】
また本実施の形態ではアライメントマーク９のエッジの段差を小さくするため、そのアライメントマーク９を形成する前に終端領域８の形成領域に残存させるレジストパターン１１の厚さは、薄くてよい。図６を用いて説明したように、残存させるレジストパターン１１を初期膜厚の２０％以下になるように薄くすれば、その膜厚を高い精度で制御できるという利点も得られる。
【００４３】
但し、アライメントマーク９のエッジの段差がＳｉＣエピタキシャル層２の平坦な部分における表面粗さ（数ｎｍ程度）よりも小さいと、アライメントマーク９と他の部分との区別がつかないため、その段差はＳｉＣエピタキシャル層２の表面粗さよりも大きくなければならない。つまり本実施の形態のアライメントマーク９の深さは、それが形成されるＳｉＣエピタキシャル層２の表面荒さよりも大きく、且つ、λ／ｎmax／６以下とするとよい。
【００４４】
以上のように本実施の形態によれば、終端領域８の上面が平坦なためその部分での電界集中を抑制でき、高耐圧な終端構造が得られる。また終端領域８を形成する際の注入マスクと、アライメントマーク９を形成する際のエッチングマスクとが、同一のレジストパターン１１によって実現されるため、必要なマスク数を減らすことができ、製造コストの削減に寄与できる。さらにアライメントマーク９のエッジの段差が極めて小さいため、半導体装置の製造過程でアライメントマーク９を覆う膜が変化しても、マーク検出用回折光４１ｂの強度を高く維持でき、複数回のマスクの位置合わせを常に良好にでき、ＳｉＣ半導体装置の製造における歩留まりが向上する。
【００４５】
なお本実施の形態において終端領域８はガードリングであったが、上記の製造工程はＦＬＲの形成にも適用可能である。ＦＬＲは、不純物濃度が複数あることを除けば基本的にガードリングと同じ構造である。従って、レジストパターン１１の形成工程（図２）おいて、薄いレジストパターン１１を残存させる部分（ハーフトーン露光で中間露光する部分）を複数にすれば、ＦＬＲを形成することができる。
【００４６】
また以上の説明では、半導体素子としてショットキーバリアダイオードを例示したが、本発明はＩＧＢＴやＭＯＳＦＥＴ等の終端構造に対しても適用可能である。
【００４７】
さらに、本発明の適用は、炭化珪素（ＳｉＣ）を用いて形成する半導体装置に限られるものではなく、不純物が拡散しにくい性質を持つ半導体材料を用いる半導体装置の製造にも適用可能である。例えばＳｉＣと並んでワイドバンドギャップ半導体として知られるＧａＮも不純物が拡散しにくい性質がある。本発明をＧａＮを用いて形成する半導体装置に対しても、上記と同様の効果が得られる。
【符号の説明】
【００４８】
１  ＳｉＣ基板、２  ＳｉＣエピタキシャル層、３  ショットキー電極、４  表面電極、５  オーミック電極、６  裏面電極、７  表面保護膜、８  終端領域、８ａ  不純物領域、９  アライメントマーク、１１  レジストパターン、４０  マーク検出用照射光、４１  反射光、４１ａ  回折光、４１ｂ  マーク検出用回折光。
【図１】
2013021040.tif 000003
【図２】
2013021040.tif 000004
【図３】
2013021040.tif 000005
【図４】
2013021040.tif 000006
【図５】
2013021040.tif 000007
【図６】
2013021040.tif 000008
【図７】
2013021040.tif 000009
【図８】
2013021040.tif 000010