(57)【要約】【課題】  本発明は、単結晶炭化珪素基板裏面のオーミック電極の低温形成かつ低抵抗化を可能にする炭化珪素半導体素子の製造方法を提供することを課題とする。【解決手段】  炭化珪素基板の裏面に、基板裏面を完全に被覆してしまわない程度の厚みの第１の金属層を形成する工程と、該第１の金属層をマスクとして該炭化珪素基板の裏面をドライエッチングすることにより該炭化珪素基板の裏面に多数の孔を穿つ工程と、該第１の金属層上及び多数の孔を含む炭化珪素基板の裏面上にオーミック電極を構成する第２の金属層を形成する工程とを備えた炭化珪素半導体素子の製造方法【選択図】  図２
2013207017.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板の裏面に、基板裏面を完全に被覆してしまわない程度の厚みの第１の金属層を形成する工程と、該第１の金属層をマスクとして該炭化珪素基板の裏面をドライエッチングすることにより該炭化珪素基板の裏面に多数の孔を穿つ工程と、該第１の金属層上及び多数の孔を含む炭化珪素基板の裏面上にオーミック電極を構成する第２の金属層を形成する工程とを備えた炭化珪素半導体素子の製造方法。
【請求項２】
上記第１の金属層は、Ｎｉ層、又はＮｉと、Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む合金層であることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項３】
炭化珪素基板の裏面に、基板裏面を完全に被覆するように金属層を形成した後、該金属層に薬液処理を行い、基板裏面を完全に被覆してしまわない程度の厚みの第１の金属層とする工程と、該第１の金属層をマスクとして該炭化珪素基板の裏面をドライエッチングすることにより、該炭化珪素基板の裏面に多数の孔を穿つ工程と、該第１の金属層上及び多数の孔を含む炭化珪素基板の裏面上にオーミック電極を構成する第２の金属層を形成する工程とを備えた炭化珪素半導体素子の製造方法。
【請求項４】
上記第１の金属層は、Ｎｉ層、又はＮｉと、Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む合金層であることを特徴とする請求項３に記載の炭化珪素半導体素子の製造方法。
【請求項５】
上記炭化珪素基板の裏面のドライエッチングは、ハロゲン系プラズマにより行われることを特徴とする請求項１ないし４のいずれか１項に記載の炭化珪素半導体素子の製造方法。
【請求項６】
上記第１の金属層と第２の金属層は同一の金属により構成されていることを特徴とする請求項１ないし５のいずれか１項に記載の炭化珪素半導体素子の製造方法。
【請求項７】
上記各工程は、炭化珪素半導体素子の表面構造を形成した後に行われることを特徴とする請求項１ないし６のいずれか１項に記載の炭化珪素半導体素子の製造方法。
【請求項８】
上記第１の金属層の厚みは、１ｎｍ〜５０ｎｍの厚みであることを特徴とする請求項１ないし７のいずれか１項に記載の炭化珪素半導体素子の製造方法。
【請求項９】
上記炭化珪素半導体素子は、縦型半導体素子であることを特徴とする請求項１ないし８のいずれか１項に記載の炭化珪素半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体素子の製造方法に関する。
【背景技術】
【０００２】
単結晶炭化珪素は、単結晶シリコンを大幅に上回るバンドギャップや破壊電界強度を有し、現在ＩＧＢＴが主流の高耐圧半導体素子を、より低損失なＭＯＳＦＥＴやＢＪＴで置き換える、あるいは単体で耐圧１０ｋＶを超える超高耐圧半導体素子を実現することができると期待されている。
炭化珪素半導体素子の製造工程では、オーミック電極を形成する際、金属薄膜を堆積し、アルゴンなどの不活性ガス中で１０００℃程度の熱アニールを行うのが、最も簡便である。上記金属の材料としては、現在のところＮｉ系が一般的である。
【０００３】
縦型半導体素子では、電流が必ず基板裏面を通るので、裏面オーミック電極の低抵抗化は最も重要な課題の１つである。解決手段としては、基板裏面のドーパント濃度を上げる、基板裏面を意図的に荒らして有効面積を増やす、といった方法が挙げられ、特に後者は研削などの比較的簡単な加工で実現可能なことから、半導体素子の製造には有利であると考えられる。
【０００４】
しかし、単結晶炭化珪素基板は、典型的な高脆性材料であり、表面側の素子構造を作り込んだ後で裏面側の機械加工を行おうとすると、圧力が局所的に集中し、基板の割れ・欠けに繋がる恐れがある。逆に、表面側の素子構造を作り込む前の、全工程の序盤で基板の裏面を荒らすと、以降の工程で基板を搬送する際に発塵が起こり易くなり、特にトランジスタのような微細構造を作り込む必要のある素子で、歩留まりの低下を招く恐れがある。
【０００５】
更に、トランジスタの中でも特にＭＯＳＦＥＴは、ゲート酸化膜−炭化珪素界面に存在する未結合手を水素終端することにより、移動度などの特性を大きく向上させられることが知られている。この水素終端を壊さないようにするためには、ゲート電極形成以降の工程をなるべく低温化することが重要だが、一方で、裏面オーミック電極の低抵抗化にはアニール温度が高い方が有利であり、ＭＯＳＦＥＴの作製には相反する要求を解決する必要がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３２４５８公報
【特許文献２】特開２００６−４１２４８公報
【非特許文献】
【０００７】
【非特許文献１】佐治他：電機学会研究会資料、電機材料研究会、ＥＦＭ−９０−２０、１９９０年
【非特許文献２】東芝レビュー Vol.63 No.10 (2008)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
炭化珪素基板上に半導体素子、特に縦型半導体素子を作り込む際、基板裏面にオーミック電極を形成するが、コンタクト抵抗が高いと、素子のオン抵抗などに直接影響を及ぼすという問題があった。
【０００９】
また、炭化珪素半導体素子の製造工程の最初の方の工程で基板裏面を荒らす方式を採用すると、基板搬送の際に発塵が起こり易くなり、特にトランジスタのような微細構造を作り込む必要のある素子で、歩留まりの低下を招く恐れがあるという問題があった。
【００１０】
更に、ＭＯＳＦＥＴではゲート電極以降の工程をなるべく低温化した方が移動度などの劣化を防げるが、オーミック電極形成工程は熱アニール温度が高い方が低抵抗化に有利であり、相反する要求を解決する必要があるという問題があった。
【００１１】
したがって、本発明は、上記の各問題を解決し、炭化珪素基板裏面のオーミック電極の低温形成かつ低抵抗化を可能にする炭化珪素半導体素子の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するための手段は次の通りである。
（１）炭化珪素基板の裏面に、基板裏面を完全に被覆してしまわない程度の厚みの第１の金属層を形成する工程と、該第１の金属層をマスクとして該炭化珪素基板の裏面をドライエッチングすることにより該炭化珪素基板の裏面に多数の孔を穿つ工程と、該第１の金属層上及び多数の孔を含む炭化珪素基板の裏面上にオーミック電極を構成する第２の金属層を形成する工程とを備えた炭化珪素半導体素子の製造方法
（２）上記第１の金属層は、Ｎｉ層、又はＮｉと、Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む合金層であることを特徴とする（１）に記載の炭化珪素半導体素子の製造方法。
（３）炭化珪素基板の裏面に、基板裏面を完全に被覆するように金属層を形成した後、該金属層に薬液処理を行い、基板裏面を完全に被覆してしまわない程度の厚みの第１の金属層とする工程と、該第１の金属層をマスクとして該炭化珪素基板の裏面をドライエッチングすることにより、該炭化珪素基板の裏面に多数の孔を穿つ工程と、該第１の金属層上及び多数の孔を含む炭化珪素基板の裏面上にオーミック電極を構成する第２の金属層を形成する工程とを備えた炭化珪素半導体素子の製造方法。
（４）上記第１の金属層は、Ｎｉ層、又はＮｉと、Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む合金層であることを特徴とする（３）に記載の炭化珪素半導体素子の製造方法。
（５）上記炭化珪素基板の裏面のドライエッチングは、ハロゲン系プラズマにより行われることを特徴とする（１）ないし（４）のいずれかに記載の炭化珪素半導体素子の製造方法。
（６）上記第１の金属層と第２の金属層は同一の金属により構成されていることを特徴とする（１）ないし（５）のいずれかに記載の炭化珪素半導体素子の製造方法。
（７）上記各工程は、炭化珪素半導体素子の表面構造を形成した後に行われることを特徴とする（１）ないし（６）のいずれかに記載の炭化珪素半導体素子の製造方法。
（８）上記第１の金属層の厚みは、１ｎｍ〜２０ｎｍの厚みであることを特徴とする（１）ないし（７）のいずれかに記載の炭化珪素半導体素子の製造方法。
（９）上記炭化珪素半導体素子は、縦型半導体素子であることを特徴とする（１）ないし（８）のいずれかに記載の炭化珪素半導体素子の製造方法。
【発明の効果】
【００１３】
本発明によれば、第１の金属層をマスクとして炭化珪素基板の裏面をドライエッチングすることにより炭化珪素基板の裏面に多数の孔を穿っているため、オーミック電極形成の際の熱アニール温度を低下させてもコンタクト抵抗を低くすることができる。
【００１４】
また、基板裏面の機械的加工を伴わないため、ゲート電極形成等の炭化珪素半導体素子の表面構造を形成した後にオーミック抵抗を低減させるための裏面荒らし工程を実施することが可能となる。
このため、基板の割れ・欠けを防止することができ、かつ基板搬送の際の発塵の恐れがなく歩留まりへの影響を抑えることができる。
【００１５】
さらに、第１の金属と第２の金属を同一の金属とすることにより、マスクとなる第１の金属を最終的に第２の金属からなるオーミック電極の中に取り込むことができる。 
【図面の簡単な説明】
【００１６】
【図１】実施例１において、炭化珪素基板裏面にごく薄くＮｉを堆積した直後の状態を示す模式図である。
【図２】実施例１において、炭化珪素基板裏面をドライエッチングした直後の状態を示す模式図である。
【図３】実施例３において、炭化珪素基板裏面にごく薄くＮｉ系の合金を堆積した直後の状態を示す模式図である。
【図４】実施例３において、炭化珪素基板裏面をドライエッチングした直後の状態を示す模式図である。
【発明を実施するための形態】
【００１７】
（本発明の着想）
発明者らは、表面側の素子構造を作り込んだ後でも実施でき、かつ基板に殆ど機械的圧力を与えずに済み、更には裏面オーミック電極の形成工程を低温化できる加工方法を模索した結果、基板裏面にごく薄く金属を堆積し、次いでこの金属をマスクとして炭化珪素のドライエッチングを行うことにより、解決できることを見出し、本発明を完成するに至ったものである。
【００１８】
すなわち、まずスパッタなどの手段で、基板裏面を完全に被覆してしまわない程度に、Ｎｉを含む金属をごく薄く堆積し、次いでこの金属をマスクとして炭化珪素のドライエッチングを行うことにより、基板裏面を機械加工なしに荒らすことが可能となる。さらに、上記のマスク金属に含まれる元素を、オーミック電極の材料として用いられる金属と同一の物にしておくことにより、マスク金属の除去を省略することができる。
【００１９】
以下、実施例１〜４を例示して本願発明を詳細に説明する。
（実施例１）
まず、炭化珪素半導体素子の表面構造を、少なくともスイッチング電極（ＭＯＳＦＥＴやＩＧＢＴであればゲート、ＢＪＴであればベース）まで作り込む。炭化珪素半導体素子では、表面側と裏面側のオーミック電極を１回の熱アニールで同時に処理することもできるので、可能であれば表面側オーミック電極のパターン抜きまで作り込むことが望ましい。
【００２０】
次に、基板裏面に、スパッタなどの手段で、基板裏面を完全に被覆してしまわない程度に、Ｎｉをごく薄く堆積する（図１参照）。
Ｎｉを選択する理由は、炭化珪素のドライエッチングで使用するハロゲン系プラズマに対する耐性が高いこと及びＮｉは堆積の際に鬆を作り易い性質があり、本発明においては有利に働くこと、の２点である。
【００２１】
基板裏面を完全に被覆してしまわない程度のＮｉの膜厚の上限は、５０ｎｍ以下が望ましく、２０ｎｍ以下がより望ましい。一方、Ｎｉの膜厚の下限は、炭化珪素の一般的なドライエッチング条件で、Ｎｉマスクの選択比が１０〜４０であること、及び鏡面仕上げの炭化珪素基板の表面粗さが１０ｎｍ未満であることを鑑み、有意に差を持たせるべく、１ｎｍ以上が望ましい。
【００２２】
続いて、ハロゲン系プラズマによる基板裏面のドライエッチングを行う。Ｎｉが不均一に堆積しているため、基板裏面には荒れが生じる（図２参照）。
膜厚によっては、ドライエッチング終了時でもＮｉが残存することがあるが、Ｎｉはオーミック電極の材料でもあるため、特に除去を行う必要はなく、最終的にオーミック電極の一部として基板に取り込ませればよい。
【００２３】
また、裏面オーミック抵抗の値は、どの程度の深さまでドライエッチングを行うかによって異なるが、近似的に１辺ａ（ｎｍ〜サブμｍオーダー）の立方体状の微細な穴が無数に開いている状態を考えると、穴が開いていない時（ａ２）との比較で、穴が開いている部分では表面積が５倍（５ａ２）に増大するため、同じ熱アニール条件でもオーミック抵抗を８０％低減することができる。
【００２４】
（実施例２）
炭化珪素半導体素子の表面構造を作り込むところまでは、実施例１と全く同様であるため省略する。
【００２５】
次に、基板裏面に、スパッタなどの手段で、基板裏面を完全に被覆する程度にＮｉを厚く（８０ｎｍ以上）堆積した後、薬液処理を行うことでＮｉを不完全エッチングする。堆積を行った直後のＮｉ膜厚は８０ｎｍ以上であれば特に制限を設けなくともよいが、薬液処理を行った後の膜厚の範囲は、１ｎｍ〜５０ｎｍであることが望ましく、１ｎｍ〜２０ｎｍであることがより望ましい。
【００２６】
また、薬液としては、リン酸と硝酸の混合液、あるいはリン酸と硝酸と酢酸の混合液が、入手の容易さから好適である。
なお、基板裏面のドライエッチングについても、実施例１と全く同様であるため省略する。
【００２７】
（実施例３）
炭化珪素半導体素子の表面構造を作り込むところまでは、実施例１と全く同様であるため省略する。
【００２８】
次に、基板裏面に、スパッタなどの手段で、基板裏面を完全に被覆してしまわない程度に、Ｎｉを含み、かつＴｉ、Ｚｒ、Ｈｆの内いずれか１種類以上を含む合金を、ごく薄く堆積する（図３参照）。
基板裏面を完全に被覆してしまわない程度の合金の膜厚の範囲は、実施例１と同様、１ｎｍ〜５０ｎｍが望ましく、１ｎｍ〜２０ｎｍがより望ましい。また、合金の組成については、Ｎｉが含まれていれば特に制約はないが、本発明の性質上、モル比で５０％前後であると好適である。
【００２９】
続いて、基板裏面のドライエッチングを行う。Ｎｉが不均一に堆積していることに加えて、本実施例３では、Ｎｉ以外の金属が、ハロゲン系プラズマに曝されることによって瞬時に基板裏面から取り除かれ、新たな鬆を形成するため、より確実に基板裏面を荒らすことができる（図４参照）。
【００３０】
なお、Ｎｉはオーミック電極の材料でもあるため、実施例１と同様、特に除去を行う必要はない。万が一、Ｔｉ、Ｚｒ、Ｈｆの内いずれか１種類以上が残っていたとしても、オーミック電極形成の際に炭化珪素中のＣと結合して基板に取り込まれるため、やはり除去を行う必要はない。裏面オーミック抵抗の値については、実施例１と全く同様であるため省略する。
【００３１】
（実施例４）
炭化珪素半導体素子の表面構造を作り込むところまでは、実施例１と全く同様であるため省略する。
【００３２】
次に、基板裏面に、スパッタなどの手段で、基板裏面を完全に被覆する程度に、Ｎｉを含み、かつＴｉ、Ｚｒ、Ｈｆの内いずれか１種類以上を含む合金層を厚く（５０ｎｍ以上）堆積した後、薬液処理を行うことで、合金層を不完全エッチングする。
堆積を行った直後の合金層の膜厚は５０ｎｍ以上であれば特に制限を設けなくともよいが、薬液処理を行った後の膜厚の範囲は、１ｎｍ〜５０ｎｍであることが望ましく、１ｎｍ〜２０ｎｍであることがより望ましい。
【００３３】
また、薬液としては、リン酸と硝酸の混合液、あるいはリン酸と硝酸と酢酸の混合液、もしくはアンモニアと過酸化水素水の混合液が、入手の容易さから好適である。特にアンモニアと過酸化水素水の混合液は、合金層中のＮｉを全く侵さず、Ｎｉ以外の金属を選択的に除去することができるため、薬液浸漬時間の制約を緩和でき非常に好適である。
なお、基板裏面のドライエッチングについても、実施例１と全く同様であるため省略する。
【符号の説明】
【００３４】
１  炭化珪素基板
２  炭化珪素基板裏面
３  Ｎｉ
４  ドライエッチングによって基板裏面に形成された微細な孔
５  Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む金層
【図１】
2013207017.tif 000003
【図２】
2013207017.tif 000004
【図３】
2013207017.tif 000005
【図４】
2013207017.tif 000006