(57)【要約】      （修正有）【課題】高い放熱性を得ることが可能な半導体チップ実装基板を提供する。【解決手段】半導体チップ２４が搭載されるＣｕ層１２と、Ｃｕ層１６と、Ｍｏ層１４と、を備え、Ｃｕ層１６及びＣｕ層１２がこの順でＭｏ層１４上に設けられる、又はＭｏ層１４がＣｕ層１２とＣｕ層１６との間に配置され、Ｃｕ層１２、Ｍｏ層１４及びＣｕ層１６はロウ材１８ａ及び１８ｂにより接合され、Ｃｕ層１２の、半導体チップ２４からの平面的な距離が、Ｃｕ層１２、Ｍｏ層１４、Ｃｕ層１６、ロウ材１８ａ及び１８ｂの厚さの合計以上である位置にのみＣｕ層１２を貫通する複数の貫通孔３４ａが設けられ、Ｃｕ層１６の、半導体チップ２４からの平面的な距離が、Ｃｕ層１２、Ｍｏ層１４、Ｃｕ層１６、ロウ材１８ａ及び１８ｂの厚さの合計以上である位置にのみＣｕ層１６を貫通する複数の貫通孔３４ｂが設けられる。【選択図】図２
2013207226.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが搭載される第１金属層と、
第２金属層と、
第３金属層と、を備え、
前記第２金属層及び前記第１金属層がこの順で前記第３金属層上に設けられる、又は前記第３金属層が前記第１金属層と前記第２金属層との間に配置され、
前記第１金属層、前記第２金属層及び前記第３金属層は、ロウ材により接合され、
前記第１金属層の、前記半導体チップからの平面的な距離が、前記第１金属層、前記第２金属層及び前記ロウ材それぞれの厚さの合計以上である位置にのみ前記第１金属層を貫通する複数の第１貫通孔が設けられ、
前記第２金属層の、前記半導体チップからの平面的な距離が、前記厚さの合計以上である位置にのみ前記第２金属層を貫通する複数の第２貫通孔が設けられてなることを特徴とする半導体チップ実装基板。
【請求項２】
半導体チップが搭載される第１金属層と、
第２金属層と、
第３金属層と、を備え、
前記第２金属層及び前記第１金属層がこの順で前記第３金属層上に設けられる、又は前記第３金属層が前記第１金属層と前記第２金属層との間に配置され、
前記第１金属層、前記第２金属層及び前記第３金属層は、ロウ材により接合され、
前記第１金属層には前記第１金属層を貫通する複数の第１貫通孔が設けられ、
前記第２金属層の、前記半導体チップからの平面的な距離が、前記厚さの合計以上である位置にのみ前記第２金属層を貫通する複数の第２貫通孔が設けられてなることを特徴とする半導体チップ実装基板。
【請求項３】
前記第１貫通孔は、前記第１金属層の前記半導体チップからの平面的な距離が、前記第１金属層の厚さ以上である位置にのみ設けられてなることを特徴とする請求項２記載の半導体チップ実装基板。
【請求項４】
前記第３金属層の線膨張率は前記第１金属層の線膨張率より低いことを特徴とする請求項１から３いずれか一項記載の半導体チップ実装基板。
【請求項５】
前記複数の第１貫通孔は前記半導体チップの辺に沿って設けられていることを特徴とする請求項１から４いずれか一項記載の半導体チップ実装基板。
【請求項６】
前記半導体チップは長方形であり、
前記複数の第１貫通孔は前記半導体チップの長手方向に沿って設けられていることを特徴とする請求項１から５いずれか一項記載の半導体チップ実装基板。
【請求項７】
前記複数の第１貫通孔は、前記半導体チップの両側に設けられていることを特徴とする請求項１から６いずれか一項記載の半導体チップ実装基板。
【請求項８】
前記第１金属層の上面には、前記半導体チップと接続される受動部品の配置領域が設けられてなることを特徴とする請求項１から７いずれか一項記載の半導体チップ実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体チップ実装基板に関する。
【背景技術】
【０００２】
基板に半導体チップが実装された半導体装置が知られている（例えば特許文献１参照）。特許文献１には半導体チップと整合回路とを１つの基板に実装する技術が記載されている。半導体チップは能動部品であり、動作に伴い発熱する。この発熱により半導体装置の温度が上昇すると、半導体装置の寿命の短縮及び信頼性の低下が生じることがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−２１２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
温度が上昇する半導体装置においては、放熱性を高めることが求められる。このため、熱伝導率の高い部材が基板に用いられている。加熱した際の応力を抑制するために、基板を多層基板とすることもある。しかし、このような多層基板を用いた場合、放熱性が低下することがある。本願発明は、上記課題に鑑み、高い放熱性を得ることが可能な半導体チップ実装基板を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、半導体チップが搭載される第１金属層と、第２金属層と、第３金属層と、を備え、前記第２金属層及び前記第１金属層がこの順で前記第３金属層上に設けられる、又は前記第３金属層が前記第１金属層と前記第２金属層との間に配置され、前記第１金属層、前記第２金属層及び前記第３金属層は、ロウ材により接合され、前記第１金属層の、前記半導体チップからの平面的な距離が、前記第１金属層、前記第２金属層及び前記ロウ材それぞれの厚さの合計以上である位置にのみ前記第１金属層を貫通する複数の第１貫通孔が設けられ、前記第２金属層の、前記半導体チップからの平面的な距離が、前記厚さの合計以上である位置にのみ前記第２金属層を貫通する複数の第２貫通孔が設けられてなる半導体チップ実装基板である。
【０００６】
本発明は、半導体チップが搭載される第１金属層と、第２金属層と、第３金属層と、を備え、前記第２金属層及び前記第１金属層がこの順で前記第３金属層上に設けられる、又は前記第３金属層が前記第１金属層と前記第２金属層との間に配置され、前記第１金属層、前記第２金属層及び前記第３金属層は、ロウ材により接合され、前記第１金属層には前記第１金属層を貫通する複数の第１貫通孔が設けられ、前記第２金属層の、前記半導体チップからの平面的な距離が、前記厚さの合計以上である位置にのみ前記第２金属層を貫通する複数の第２貫通孔が設けられてなる半導体チップ実装基板である。
【０００７】
上記構成において、前記第１貫通孔は、前記第１金属層の前記半導体チップからの平面的な距離が、前記第１金属層の厚さ以上である位置にのみ設けられてなる構成とすることができる。
【０００８】
上記構成において、前記第３金属層の線膨張率は前記第１金属層の線膨張率より低い構成とすることができる。
【０００９】
上記構成において、前記複数の第１貫通孔は前記半導体チップの辺に沿って設けられている構成とすることができる。
【００１０】
上記構成において、前記半導体チップは長方形であり、前記複数の第１貫通孔は前記半導体チップの長手方向に沿って設けられている構成とすることができる。
【００１１】
上記構成において、前記複数の第１貫通孔は、前記半導体チップの両側に設けられている構成とすることができる。
【００１２】
上記構成において、前記第１金属層の上面には、前記半導体チップと接続される受動部品の配置領域が設けられてなる構成とすることができる。
【発明の効果】
【００１３】
本発明によれば、高い放熱性を得ることが可能な半導体チップ実装基板を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】図１（ａ）は比較例に係る半導体チップ実装基板を例示する平面図である。図１（ｂ）は図１（ａ）のＡ−Ａに沿った断面図である。
【図２】図２（ａ）は実施例１に係る半導体チップ実装基板を例示する平面図である。図２（ｂ）は図２（ａ）のＡ−Ａに沿った断面図である。
【図３】図３（ａ）は実施例２に係る半導体チップ実装基板を例示する平面図である。図３（ｂ）は図３（ａ）のＡ−Ａに沿った断面図である。
【図４】図４は実施例３に係る半導体チップ実装基板を例示する平面図である。
【図５】図５（ａ）は半導体チップの設けられるべき領域を例示する平面図である。図５（ｂ）は図５（ａ）のＡ−Ａに沿った断面図である。
【発明を実施するための形態】
【００１５】
図１（ａ）は比較例に係る半導体チップ実装基板１００Ｒを例示する平面図である。図１（ｂ）は図１（ａ）のＡ−Ａに沿った断面図である。図１（ｂ）、後述の図２（ｂ）、図３（ｂ）及び図５（ｂ）は模式的な図であり、ロウ材１８ａ及び１８ｂの厚さを拡大し、ボンディングワイヤ３０を省略している。また図１（ｂ）においては、ロウ材１８ａ及び１８ｂのハッチングを省略している。
【００１６】
図１（ａ）及び図１（ｂ）に示すように、半導体チップ実装基板１００Ｒは基板１０、フィールドスルー２０ａ、端子２０ｂ、基板２１、枠部２２、半導体チップ２４、入力側外部変換回路２６ａ、出力側外部変換回路２８ａ、並びにボンディングワイヤ３０を含む。基板１０は、銅（Ｃｕ）層１２、モリブデン（Ｍｏ）層１４、Ｃｕ層１６、ロウ材１８ａ及び１８ｂを含む。ロウ材１８ａ及び１８ｂは、例えば銀（Ａｇ）などの金属を含み、錫銀（Ｓｎ−Ａｇ）を主成分とする半田などにより形成されている。Ｃｕ層１２及び１６それぞれの厚さは例えば０．５ｍｍである。Ｍｏ層１４の厚さは例えば０．４ｍｍである。ロウ材１８ａ及び１８ｂの厚さは例えば数十μｍである。基板１０の厚さは、例えばこれらの厚さの合計である約１．４ｍｍである。
【００１７】
基板１０の上面１２ａには、半導体チップ２４、入力側外部変換回路２６ａ及び出力側外部変換回路２８ａが実装されている。半導体チップ２４は例えば窒化物半導体層からなり、マルチフィンガータイプのＦＥＴ（Field Effect Transistor：電界効果トランジスタ）により構成されるＦＥＴ回路２４ａを有する。入力側外部変換回路２６ａは絶縁性基板である基板２６に搭載され、出力側外部変換回路２８ａは絶縁性基板である基板２８に搭載されている。半導体チップ２４と入力側外部変換回路２６ａ、半導体チップ２４と出力側外部変換回路２８ａとは、それぞれボンディングワイヤ３０により接続されている。入力側外部変換回路２６ａ及び出力側外部変換回路２８ａはボンディングワイヤ３０によりフィールドスルー２０ａに接続されている。フィールドスルー２０ａは、端子２０ｂと電気的に接続されている。入力側外部変換回路２６ａは基板２６上に設けられたインダクタンス素子及びコンデンサ素子の少なくとも一方を含み、出力側外部変換回路２８ａは、基板２８上に設けられたインダクタンス素子及びコンデンサ素子の少なくとも一方を含む。入力側外部変換回路２６ａ及び出力側外部変換回路２８ａは、半導体チップ２４と端子２０ｂとの間のインピーダンスを整合する分布定数回路又は集中定数回路として機能する。フィールドスルー２０ａの下には基板２１が設けられ、フィールドスルー２０ａの上には枠部２２が設けられている。ボンディングワイヤ３０は例えば金（Ａｕ）などの金属により形成されている。フィールドスルー２０ａ及び端子２０ｂは、例えばコバールもしくはＣｕなどの金属、又は合金を含む。基板２１及び枠部２２は例えばセラミックなどの絶縁体により形成されている。例えば金属、又はセラミックなどの絶縁体により形成された蓋（不図示）が枠部２２上に配置されている。
【００１８】
半導体チップ２４は能動部品であり、発熱する。半導体チップ２４において発生した熱は、基板１０を通じて半導体チップ実装基板１００Ｒの外部に放出される。放熱性を高めるために、基板１０の半導体チップ２４を実装する層には、熱伝導率が３７２Ｗ／ｍＫと高いＣｕにより形成されたＣｕ層１２を用いる。しかし、Ｃｕの線膨張率は１６．７×１０−６／Ｋと高いため、温度変化により大きな応力が残留する恐れがある。そこでＭｏ層１４が、ロウ材１８ａを用いてＣｕ層１２の下面１２ｂに接合されている。Ｍｏの熱伝導率は１４７Ｗ／ｍＫとＣｕより低いが、線膨張率は５．１×１０−６／ＫとＣｕより低い。従ってＭｏ層１４により、応力が抑制される。さらに放熱性を高めるため、Ｍｏ層１４の下面には、ロウ材１８ｂによりＣｕ層１６が接合されている。
【００１９】
熱は、図１（ｂ）において破線で区切られた領域３２を主に伝導し、半導体チップ実装基板１００Ｒの外部に放出される。領域３２は、図１（ｂ）における上下方向（基板１０の厚さ方向）から角度θの方向に広がっている。角度θは例えば４５°である。なお図１（ｂ）は模式図であるため角度θは４５°に見えないが、４５°であると仮定する。
【００２０】
接合の工程においては、例えば炉を用いて基板１０を加熱し、ロウ材１８ａ及び１８ｂを溶融させる。熱は外側から伝わるため、ロウ材１８ａ及び１８ｂは、図１（ｂ）において破線の楕円で囲んだ端部から溶融する。このとき、空気がロウ材１８ａ及び１８ｂに侵入し、図１（ｂ）に実線の楕円及び格子斜線で示すようなボイド３１となる。ロウ材１８ａ及び１８ｂが固化すると、ボイド３１はロウ材１８ａ及び１８ｂ中に閉じ込められる。空気の熱伝導率は０．０２３Ｗ／ｍＫと低い。従って、ボイド３１の形成により基板１０の放熱性が低下する。放熱性の低下により、半導体チップ２４の動作時の温度が上昇する。この結果、半導体チップ実装基板１００Ｒの寿命の短縮及び信頼性の低下が起こる。例えばボイド３１が領域３２の内側に位置する場合、放熱性が大きく低下する。入力側外部変換回路２６ａ及び出力側外部変換回路２８ａを実装するために、基板１０の面積を大きくすることが求められる。このためロウ材１８ａ及び１８ｂを設ける範囲が広くなり、ボイド３１が大きくなる恐れがある。窒化物半導体を用いたＦＥＴを含む半導体チップ２４はパワー密度が高いため、発生する熱は増大する。従って放熱性の低下が大きな問題となる。次に実施例１について説明する。
【実施例１】
【００２１】
実施例１は空気を逃がすための貫通孔３４ａ及び３４ｂを設けた例である。図２（ａ）は実施例１に係る半導体チップ実装基板１００を例示する平面図である。図２（ｂ）は図２（ａ）のＡ−Ａに沿った断面図である。
【００２２】
図２（ａ）及び図２（ｂ）に示すように、基板１０は、Ｃｕ層１２（第１金属層）、Ｍｏ層１４（第３金属層）、Ｃｕ層１６（第２金属層）、ロウ材１８ａ及び１８ｂにより構成されている。Ｃｕ層１２の半導体チップ２４が設けられていない領域には、複数の貫通孔３４ａ（第１貫通孔）が設けられている。貫通孔３４ａはＣｕ層１２を厚さ方向（図２（ｂ）の上下方向）に貫通する。上面１２ａは貫通孔３４ａを通じて下面１２ｂと接続する。またＣｕ層１６の、Ｃｕ層１６の厚さ方向において半導体チップ２４と重ならない領域に複数の貫通孔３４ｂ（第２貫通孔）が設けられている。貫通孔３４ｂは、Ｃｕ層１６を厚さ方向に貫通する。上面１６ａは貫通孔３４ｂを通じて下面１６ｂと接続する。貫通孔３４ａ及び３４ｂの直径Ｄは例えば０．５ｍｍである。貫通孔３４ａと貫通孔３４ｂとは、基板１０の厚さ方向において重なっている。
【００２３】
既述したように、接合の工程において加熱され溶融したロウ材１８ａ（第１ロウ材）及び１８ｂ（第２ロウ材）には、空気が入り込む。加熱された空気の圧力は大きくなり、ロウ材１８ａ及び１８ｂの外部に出ようとする。実施例１によれば、図２（ｂ）に矢印で示すように、空気が貫通孔３４ａ及び３４ｂを通じてロウ材１８ａ及び１８ｂの外部に排出される。このためボイド３１の形成が抑制される。この結果、高い放熱性が得られる。
【００２４】
貫通孔３４ａ及び３４ｂが領域３２の内側にある場合、領域３２の内側のロウ材１８ａ及び１８ｂに空気が入り込む。空気がロウ材１８ａ及び１８ｂに残留した場合、領域３２の内側にボイド３１が形成されてしまう。また、貫通孔３４ａにはロウ材１８ａが充填され、貫通孔３４ｂにはロウ材１８ｂが充填される。ロウ材１８ａ及び１８ｂの熱伝導率はＣｕより小さいため、貫通孔３４ａ及び３４ｂの近傍では放熱性が低下する。領域３２の内側におけるボイド３１の形成を抑制し、かつＣｕ層１２及び１６の放熱性を高くするためには、貫通孔３４ａ及び３４ｂが領域３２の外に位置することが好ましい。Ｃｕ層１６の面方向（図２（ｂ）の左右方向）における、半導体チップ２４の端部と貫通孔３４ｂの端部との距離（平面的な距離）Ｌ１は、投影領域３６の端部と貫通孔３４ｂの端部との距離に等しい。投影領域３６は、半導体チップ２４をＣｕ層１２の厚さ方向に投影してＣｕ層１６に形成された領域である。既述したように領域３２は垂直方向から例えば４５°の角度で広がる。このため、領域３２の端部と投影領域３６の端部との距離は、基板１０の厚さと同程度である。貫通孔３４ｂが領域３２の外に位置するためには、距離Ｌ１が基板１０の厚さ以上であることが好ましい。距離Ｌ１は、例えば基板１０の厚さの１．１倍、１．２倍又は１．５倍とすることができる。実施例１においては、貫通孔３４ａは、貫通孔３４ｂと重なっているため、領域３２の外に位置する。Ｃｕ層１２の放熱性を高めるためには、距離Ｌ１が基板１０の厚さ以上であることが好ましい。貫通孔３４ａ及び３４ｂは半導体チップ２４からの平面的な距離がＬ１の位置にのみ設けられることが好ましい。また貫通孔３４ａが貫通孔３４ｂと重なっているため、Ｃｕ層１２及び１６として同じ種類の金属板を用いることができる。これにより、低コスト化が可能となる。なお、貫通孔３４ａは、貫通孔３４ｂと重なっていなくてもよい。
【００２５】
効果的に空気を排出するために、貫通孔３４ａの直径Ｄは例えばＣｕ層１２の厚さと同じであることが好ましく、貫通孔３４ｂの直径Ｄは例えばＣｕ層１６の厚さと同じであることが好ましい。また貫通孔３４ａの直径と貫通孔３４ｂの直径とは同じでもよいし、異なってもよい。実施例１では、基板１０は、Ｍｏ層１４がロウ材１８ａ及び１８ｂを介して、Ｃｕ層１２とＣｕ層１６との間に配置されて構成されている。Ｍｏ層１４上に、Ｃｕ層１６及びＣｕ層１２をロウ材１８ａ及び１８ｂを介して、この順に設けてもよい。
【実施例２】
【００２６】
実施例２は貫通孔３４ａの位置を変更した例である。図３（ａ）は実施例２に係る半導体チップ実装基板２００を例示する平面図である。図３（ｂ）は図３（ａ）のＡ−Ａに沿った断面図である。
【００２７】
図３（ａ）及び図３（ｂ）に示すように、実施例２においては実施例１と比較して、貫通孔３４ａが半導体チップ２４に近い。貫通孔３４ｂは例えば実施例１と同じ位置に設けられている。面方向における半導体チップ２４の端部と貫通孔３４ａの端部との距離（平面的な距離）Ｌ２は、距離Ｌ１より小さい。実施例２によれば、実施例１と比較して、ロウ材１８ａ中の空気が半導体チップ２４により近い貫通孔３４ａから排出される。このため、半導体チップ２４の近傍におけるボイド３１の形成が効果的に抑制され、高い放熱性を得ることができる。
【００２８】
半導体チップ２４近傍においてボイド３１の形成を抑制するためには、貫通孔３４ａが半導体チップ２４に近いことが好ましい。しかし貫通孔３４ａが半導体チップ２４に近すぎると、半導体チップ２４近傍におけるＣｕ層１２の放熱性が低下する。従って、距離Ｌ２は例えばＣｕ層１２の厚さ以上であることが好ましい。距離Ｌ２は、例えばＣｕ層１２の厚さの１．１倍、１．２倍、又は１．５倍とすることができる。これにより、半導体チップ２４近傍においてボイド３１の形成を抑制でき、かつＣｕ層１２の放熱性も高くなる。また貫通孔３４ａは半導体チップ２４からの距離がＬ２である位置にのみ設けられることが好ましい。
【実施例３】
【００２９】
実施例３は回路基板と貫通孔とが重なる例である。図４は実施例３に係る半導体チップ実装基板３００を例示する平面図である。
【００３０】
図４に破線で示すように、貫通孔３４ａは入力側外部変換回路２６ａ及び出力側外部変換回路２８ａと重なっている。図示していないが貫通孔３４ｂも入力側外部変換回路２６ａ及び出力側外部変換回路２８ａと重なっている。入力側外部変換回路２６ａ及び出力側外部変換回路２８ａは受動部品であるため、発熱しない。また実施例１及び２と同様に、ボイド３１の形成は抑制される。従って、基板１０のうち入力側外部変換回路２６ａ及び出力側外部変換回路２８ａと重なる領域の放熱性が低下しても、半導体チップ実装基板３００の温度の大幅な上昇は抑制される。半導体チップ２４と入力側外部変換回路２６ａ及び出力側外部変換回路２８ａとを近づけ、基板１０を小型化することが可能である。また入力側外部変換回路２６ａ及び出力側外部変換回路２８ａが大型であっても、貫通孔３４ａ及び３４ｂを設けることができる。実施例３において、実施例２のように貫通孔３４ａを半導体チップ２４の近くに設けてもよい。
【００３１】
実施例１〜３において貫通孔３４ａ及び３４ｂは、長方形の半導体チップ２４の長手方向に沿って設けられている。このため、より効果的に空気を排出することができる。また貫通孔３４ａ及び３４ｂは半導体チップ２４の両側に設けられている。半導体チップ２４の両側においてボイドの形成が抑制されるため、効果的に高い放熱性を得ることができる。Ｃｕ層１２の上面１２ａ内のレイアウト及び放熱性に応じて、貫通孔３４ａ及び３４ｂの数並びに配置は変更可能である。例えば、貫通孔３４ａ及び３４ｂは半導体チップ２４の短手方向に沿って設けられてもよい。貫通孔３４ａ及び３４ｂは半導体チップ２４の１辺に沿ってもよいし、３辺又は全ての辺に沿って設けられてもよい。半導体チップ２４の形状は長方形としたが、例えば正方形でもよい。半導体チップ２４の形状が正方形の場合でも、貫通孔３４ａ及び３４ｂは半導体チップ２４の辺に沿って設けることができる。また貫通孔３４ａは、半導体チップ２４の辺に沿ってなくてもよく、半導体チップ２４の設けられていない領域に設けられていればよい。貫通孔３４ｂは、厚さ方向において半導体チップ２４と重ならない領域に設けられていればよい。貫通孔３４ａ及び貫通孔３４ｂはそれぞれ１２個としたが、複数であればよい。貫通孔３４ａの数は、貫通孔３４ｂの数と同じでもよいし、多くても少なくてもよい。
【００３２】
動作周波数及び出力パワーなど半導体チップ２４の性能に応じて、入力側外部変換回路２６ａ及び出力側外部変換回路２８ａに含まれる整合回路が定まる。このため、上面１２ａにおける半導体チップ２４の設けられるべき領域は限定される。図５（ａ）は半導体チップ２４の設けられるべき領域を例示する平面図である。図５（ｂ）は図５（ａ）のＡ−Ａに沿った断面図である。
【００３３】
図５（ａ）及び図５（ｂ）に破線で示した配置領域Ｒ１〜Ｒ３のいずれかに、半導体チップ２４は設けられる。実施例１〜３は配置領域Ｒ２に半導体チップ２４を設けた例である。配置領域Ｒ２より左側の配置領域Ｒ１、又は右側の配置領域Ｒ３に半導体チップ２４を設けてもよい。配置領域Ｒ１〜Ｒ３それぞれの下に、熱の経路となる領域３２が形成される。貫通孔３４ａ及び３４ｂはＲ１〜Ｒ２間、及びＲ２〜Ｒ３間に設けられている。従って、いずれの位置に半導体チップ２４が設けられた場合でも、貫通孔３４ａ及び３４ｂは領域３２の外に位置する。従って、高い放熱性を得ることができる。
【００３４】
実施例１〜３によれば、入力側外部変換回路２６ａ及び出力側外部変換回路２８ａを設けるために基板１０の面積を大きくした場合でも、高い放熱性を得ることができる。実施例１〜３においては２つの外部変換回路（入力側外部変換回路２６ａ及び出力側外部変換回路２８ａ）が設けられるとしたが、外部変換回路の数は１つ又は３つ以上でもよい。例えば外部変換回路が１つである場合、外部変換回路は図２（ａ）における半導体チップ２４の左側又は右側に配置される。また入力側外部変換回路２６ａ及び出力側外部変換回路２８ａが設けられなくてもよい。この場合、半導体チップ２４はボンディングワイヤ３０によりフィールドスルー２０ａと接続される。
【００３５】
基板１０は、熱伝導率の高い金属層と、当該金属層と異なる材料を含む金属層とを接合したものであればよい。基板１０に含まれる金属層の数、材料及び厚さは変更可能である。例えば基板１０は、Ｃｕ層１６を含まず、Ｃｕ層１２にロウ材１８ａを用いてＭｏ層１４を接合したものでもよい。これにより基板１０が薄型化される。また基板１０に含まれる層を増やしてもよい。この場合、距離Ｌ１はＣｕ層１２の上面１２ａとＣｕ層１６の下面１６ｂとの距離以上であることが好ましい。Ｃｕに代えて、例えば亜鉛（Ｚｎ）又は鉄（Ｆｅ）等の添加物が添加されたＣｕ系の材料など、他の金属を含む金属層を用いてもよい。Ｍｏに代えて、例えば銅モリブデン（Ｃｕ−Ｍｏ）、又は銅タングステン（Ｃｕ−Ｗ）など他の金属を含む金属層を用いてもよい。ロウ材１８ａ及び１８ｂは、銀錫（Ａｇ−Ｓｎ）系半田以外に例えば銀銅（Ａｇ−Ｃｕ系）系、又は銀ニッケル（Ａｇ−Ｎｉ）系の半田を含んでもよい。ロウ材１８ａ及び１８ｂは、Ｃｕ層１２及び１６、並びにＭｏ層１４より融点が低い材料により形成されればよい。
【００３６】
既述したように半導体チップ２４は例えば窒化物半導体を利用したＦＥＴを含む。半導体チップ２４は窒化物半導体を利用した、ＦＥＴ以外のトランジスタを含んでもよい。実施例１〜３によれば高い放熱性を得ることができるため、半導体チップ２４がパワー密度の高い窒化物半導体を利用したトランジスタを含んでいても、半導体チップ実装基板の寿命の短縮及び信頼性の低下を抑制することができる。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、及び窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。半導体チップ２４は窒化物半導体以外の半導体を含んでもよい。
【００３７】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３８】
１０                                  基板
１２、１６                            Ｃｕ層
１２ａ、１６ａ                        上面
１２ｂ、１６ｂ                        下面
１４                                  Ｍｏ層
１８ａ、１８ｂ                        ロウ材
２４                                  半導体チップ
２６ａ                                入力側外部変換回路
２８ａ                                出力側外部変換回路
３１                                  ボイド
３２、Ｒ１、Ｒ２、Ｒ３                配置領域
３４ａ、３４ｂ                        貫通孔
３６                                  投影領域
１００、２００、３００                半導体チップ実装基板
Ｌ１、Ｌ２                            距離
【図１】
2013207226.tif 000003
【図２】
2013207226.tif 000004
【図３】
2013207226.tif 000005
【図４】
2013207226.tif 000006
【図５】
2013207226.tif 000007