(57)【要約】【課題】フォーミング処理を不要とし、素子の消費電力低減及び微細化を可能とする抵抗変化素子及びその製造方法を提供する。【解決手段】本発明の一実施形態に係る抵抗変化素子は、下部電極層３と、上部電極層５と、酸化物半導体層４とを具備する。下部電極層３及び上部電極層５はそれぞれ、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成される。例えばＩｒ及びＲｕは、比較的酸化しにくく、仮に酸化したとしても所期の導電性を有するため、電極としての機能が損なわれることはない。これにより、界面における接触抵抗を低減でき、フォーミングと呼ばれる高電圧印加を伴う初期化プロセスが不要となる。また、フォーミングが不要となることで、素子の消費電力の低減を図ることができ、さらに特性のバラツキが抑えられることで素子の微細化が可能となる。【選択図】図１
2013207131.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第１の電極と、
Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第２の電極と、
前記第１の電極と前記第２の電極との間に形成され、第１の抵抗率を有する第１の金属酸化物層と、前記第１の金属酸化物層と前記第２の電極との間に形成され、前記第１の抵抗率とは異なる第２の抵抗率を有する第２の金属酸化物層とを有する酸化物半導体と
を具備する抵抗変化素子。
【請求項２】
請求項１に記載の抵抗変化素子であって、
前記第１の抵抗率は、前記第２の抵抗率よりも低い
抵抗変化素子。
【請求項３】
基板上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第１の電極を形成し、
前記第１の電極の上に、第１の抵抗率を有する第１の金属酸化物層を形成し、
前記第１の金属酸化物層の上に、前記第１の抵抗率とは異なる第２の抵抗率を有する第２の金属酸化物層を形成し、
前記第２の金属酸化物層の上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第２の電極を形成する
抵抗変化素子の製造方法。
【請求項４】
請求項３に記載の抵抗変化素子の製造方法であって、
前記第１の金属酸化物層及び前記第２の金属酸化物層は、酸化性ガスとの反応性スパッタリングによって形成される
抵抗変化素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば不揮発性メモリとして使用される抵抗変化素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体メモリには、ＤＲＡＭ（Dynamic Random Access Memory）などの揮発性メモリとフラッシュメモリなどの不揮発性メモリがある。不揮発性メモリとして、ＮＡＮＤ型のフラッシュメモリ等が知られているが、さらに微細化が可能なデバイスとして、ＲｅＲＡＭ（Resistance RAM）が注目されている。
【０００３】
ＲｅＲＡＭは、電圧によって抵抗値が変化する可変抵抗体を抵抗素子として利用する。この可変抵抗体は、典型的には、酸化度あるいは抵抗率の異なる２層以上の金属酸化物層を有し、これらを上下電極で挟み込んだ構造をしている。例えば下記特許文献１には、下部電極（Ｐｔ）上に、酸化チタン膜、酸化ニッケル膜及び上部電極（Ｐｔ）を順に積層した抵抗素子が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ２００８／１０７９４１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の可変抵抗素子は、フォーミングと呼ばれる高電圧印加を伴う初期化プロセスが必要とされる。フォーミング後はフィラメントと呼ばれる電流パスが酸化物層に形成されることで素子の低抵抗化が実現される。しかしながらフィラメントの大きさや位置を適切に制御することができないため、動作電流を低減できず、また、面内における特性のバラツキが大きい。このため、素子の消費電力低減及び微細化が難しいという問題がある。
【０００６】
以上のような事情に鑑み、本発明の目的は、フォーミング処理を不要とし、素子の消費電力低減及び微細化を可能とする抵抗変化素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一形態に係る抵抗変化素子は、第１の電極と、第２の電極と、酸化物半導体とを具備する。
上記第１の電極及び上記第２の電極はそれぞれ、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成される。
上記酸化物半導体は、第１の金属酸化物層と、第２の金属酸化物層とを有する。上記第１の金属酸化物層は、上記第１の電極と上記第２の電極との間に形成され、第１の抵抗率を有する。上記第２の金属酸化物層は、上記第１の金属酸化物層と上記第２の電極との間に形成され、上記第１の抵抗率とは異なる第２の抵抗率を有する。
【０００８】
本発明の一形態に係る抵抗変化素子の製造方法は、基板上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第１の電極を形成することを含む。
上記第１の電極の上に、第１の抵抗率を有する第１の金属酸化物層が形成される。
上記第１の金属酸化物層の上に、上記第１の抵抗率とは異なる第２の抵抗率を有する第２の金属酸化物層が形成される。
上記第２の金属酸化物層の上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第２の電極が形成される。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態に係る抵抗変化素子の概略断面図である。
【図２】比較例に係る抵抗変化素子の電流−電圧特性（Ａ）と概略構成（Ｂ）とを示す図である。
【図３】本発明の一実施形態に係る抵抗変化素子の電流−電圧特性の一例を示す図である。
【図４】実施形態及び比較例に係る抵抗変化素子の上部電極面積と読出し電流密度との関係を示す図である。
【発明を実施するための形態】
【００１０】
本発明の一実施形態に係る抵抗変化素子は、第１の電極と、第２の電極と、酸化物半導体とを具備する。
上記第１の電極及び上記第２の電極はそれぞれ、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成される。
上記酸化物半導体は、第１の金属酸化物層と、第２の金属酸化物層とを有する。上記第１の金属酸化物層は、上記第１の電極と上記第２の電極との間に形成され、第１の抵抗率を有する。上記第２の金属酸化物層は、上記第１の金属酸化物層と上記第２の電極との間に形成され、上記第１の抵抗率とは異なる第２の抵抗率を有する。
【００１１】
上記抵抗変化素子において、第１の電極及び第２の電極は、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成される。Ｉｒ及びＲｕは、比較的酸化しにくく、仮に酸化したとしても所期の導電性を有するため、電極としての機能が損なわれることはない。一方、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3の金属酸化物は導電性を有するため、電極としての所期の導電性を満足する。
【００１２】
したがって上記抵抗変化素子によれば、第１及び第２の電極と酸化物半導体との界面での絶縁性の中間層の形成を阻止でき、これら界面における接触抵抗を低減することができる。これによりフォーミングと呼ばれる高電圧印加を伴う初期化プロセスが不要となる。また、フォーミングが不要となることで、素子の消費電力の低減を図ることができ、さらに特性のバラツキが抑えられることで素子の微細化が可能となる。
【００１３】
本発明の一実施形態に係る抵抗変化素子の製造方法は、基板上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第１の電極を形成することを含む。
上記第１の電極の上に、第１の抵抗率を有する第１の金属酸化物層が形成される。
上記第１の金属酸化物層の上に、上記第１の抵抗率とは異なる第２の抵抗率を有する第２の金属酸化物層が形成される。
上記第２の金属酸化物層の上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第２の電極が形成される。
【００１４】
第１の金属酸化物層及び第２の金属酸化物層は、例えば、酸素との反応性スパッタリング法によって形成される。各金属酸化物層の抵抗率は、スパッタガス中の酸素濃度で制御される。この際、酸素雰囲気に晒される第１の電極あるいは第２の電極は酸化のおそれがあるが、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3の各電極材料は酸化しても導電性が損なわれることはないため、電極としての所期の導電性が確保される。
【００１５】
したがって上記抵抗変化素子の製造方法によれば、酸化物半導体の成膜時あるいは成膜後において第１及び第２の電極と酸化物半導体との界面での絶縁性の中間層の形成を阻止でき、これら界面における接触抵抗を低減することができる。これによりフォーミングと呼ばれる高電圧印加を伴う初期化プロセスが不要となる。また、フォーミングが不要となることで、素子の消費電力の低減を図ることができ、さらに特性のバラツキが抑えられることで素子の微細化が可能となる。
【００１６】
以下、図面を参照しながら、本発明の実施形態を説明する。
【００１７】
図１は、本発明の一実施形態に係る抵抗変化素子を示す概略断面図である。本実施形態の抵抗変化素子１は、基板２と、下部電極層３と、酸化物半導体層４と、上部電極層５とを有する。
【００１８】
酸化物半導体層４は、第１の金属酸化物層４１と、第２の金属酸化物層４２とを有する。第１の金属酸化物層４１及び第２の金属酸化物層４２は、それぞれ同種の材料で構成されているが、異種の材料で構成されてもよい。第１の金属酸化物層４１及び第２の金属酸化物層４２のうち、一方は、化学量論組成に近い酸化物材料（以下「化学量論組成材料」ともいう。）で構成され、他方は、酸素欠損を多数含む酸化物材料（以下「酸素欠損材料」ともいう。）で構成される。本実施形態では、第１の金属酸化物層４１が化学量論組成材料で構成され、第２の金属酸化物層４２が酸素欠損材料で構成される。
【００１９】
第１の金属酸化物層４１は、下部電極層３上に形成され、本実施形態では酸化タンタル（ＴａＯx）で形成される。第１の金属酸化物層４１に用いられる酸化タンタルは、化学量論組成あるいはそれに近い組成を有し、例えば、１×１０6（１Ｅ＋０６）Ωｃｍより大きい抵抗率を有する。
【００２０】
第１の金属酸化物層４１を構成する材料は上記に限られず、例えば、酸化ジルコニウム（ＺｒＯx）、酸化ハフニウム（ＨｆＯx）、酸化チタン（ＴｉＯx）、酸化アルミニウム（ＡｌＯx）、酸化ケイ素（ＳｉＯx）、酸化鉄（ＦｅＯx）、酸化ニッケル（ＮｉＯx）、酸化コバルト（ＣｏＯx）、酸化マンガン（ＭｎＯx）、酸化錫（ＳｎＯx）、酸化亜鉛（ＺｎＯx）、酸化バナジウム（ＶＯx）、酸化タングステン（ＷＯx）、酸化銅（ＣｕＯx）、Ｐｒ（Ｃａ，Ｍｎ）Ｏ3、ＬａＡｌＯ3、ＳｒＴｉＯ3、Ｌａ（Ｓｒ，Ｍｎ）Ｏ3等の二元系あるいは三元系以上の酸化物材料が用いられる。
【００２１】
第２の金属酸化物層４２は、第１の金属酸化物層４１の上に形成され、本実施形態では酸化タンタル（ＴａＯx）で形成される。第２の金属酸化物層４２に用いられる酸化タンタルは、第１の金属酸化物層４１を形成する酸化タンタルよりも酸化度が低く、その抵抗率は、例えば１Ωｃｍよりも大きく、１×１０6Ωｃｍ以下である。第２の金属酸化物層４２を構成する材料はこれに限られず、上述したような二元系あるいは三元系以上の酸化物材料が適用可能である。
【００２２】
第１の金属酸化物層４１及び第２の金属酸化物層４２は、例えば、酸素との反応性スパッタリング法によって形成することができる。本実施形態では、酸素が導入された真空チャンバにおいて金属（Ｔａ）ターゲットをスパッタすることで、酸化タンタルからなる金属酸化物層４１，４２を基板２（下部電極層３）上に順次形成する。各酸化物層４１，４２の酸化度は、真空チャンバに導入される酸素の流量（分圧）によって制御される。
【００２３】
抵抗変化素子１の第１の金属酸化物層４１は、第２の金属酸化物層４２よりも酸化度が高いため、第２の金属酸化物層４２よりも高い抵抗率を有する。ここで、上部電極層５に正電圧、下部電極層３に負電圧をそれぞれ加えると、高抵抗である第１の金属酸化物層４１中の酸素イオン（Ｏ2−）が低抵抗である第２の金属酸化物層４２中に拡散し、第１の金属酸化物層４１の抵抗が低下する（低抵抗状態）。一方、下部電極層３に正電圧、上部電極層５に負電圧をそれぞれ加えると、第２の金属酸化物層４２から第１の金属酸化物層４１へ酸素イオンが拡散し、再び第１の金属酸化物層４１の酸化度が高まり、抵抗が高くなる（高抵抗状態）。
【００２４】
上述のように、第１の金属酸化物層４１は、下部電極層３と上部電極層５との間の電圧を制御することにより、低抵抗状態と高抵抗状態とを可逆的にスイッチングする。さらに、低抵抗状態および高抵抗状態は、電圧が印加されていなくても保持されるため、高抵抗状態でデータの書込み、低抵抗状態でデータの読出しというように、抵抗変化素子１は不揮発性メモリ素子として利用可能となる。
【００２５】
従来の抵抗変化素子は、スイッチング動作電圧以上の高い電圧を酸化物半導体層に印加し絶縁破壊に類似する現象を生じさせるフォーミングと呼ばれる初期化動作を必要としていた。フォーミングによりフィラメントと呼ばれる電流パスが酸化物半導体層に生成することで、酸化物半導体層のスイッチ動作を発現させるものと考えられている。ところが、フィラメントの大きさや位置を適切に制御することができないため、動作電流を低減できず、また、面内における特性のバラツキが大きい。このため、素子の消費電力低減及び微細化が難しいという問題がある。
【００２６】
フォーミングに高い電圧が必要な原因は、電極層と酸化物半導体層との界面における接触抵抗が大きいため酸化物半導体層に印加される電圧が減少するためであると考えられる。また、フィラメントの制御が難しい原因は、酸化物半導体層の粒界や局所的な酸素欠損部に選択的に高電圧が印加されることで不均一にフィラメントが形成されるためであると考えられる。
【００２７】
そこで本発明者らは、電極層と酸化物半導体層との界面の低抵抗化を実現することで、高電圧が必要なフォーミングを不要にできると考え、電極層を構成する材料の最適化を検討した。
【００２８】
本実施形態では、下部電極層３及び上部電極層５と酸化物半導体層４との界面の低抵抗化を実現するため、下部電極層３及び上部電極層５はそれぞれ、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成される。Ｉｒ及びＲｕは、比較的酸化しにくく、仮に酸化したとしても所期の導電性を有するため、電極としての機能が損なわれることはない。一方、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3の金属酸化物は導電性を有するため、電極としての所期の導電性を満足する。
【００２９】
下部電極層３及び上部電極層５にはそれぞれ同種の材料が用いられてもよいし、異種の材料が用いられてもよい。本実施形態では、下部電極層３及び上部電極層５はそれぞれ、Ｉｒで構成される。
【００３０】
このような構成の抵抗変化素子１においては、Ｉｒで構成された下部電極層３上に第１の金属酸化物層４１を形成する際、下部電極層３が酸化性ガスに曝されても、下部電極層３の導電性が維持される。これにより下部電極層３と第１の金属酸化物層４１との界面に絶縁性酸化物のような中間層が介在することを阻止でき、これら界面での接触抵抗の増加を抑制することができる。上部電極層５もまた、下地層（第２の金属酸化物層４２）に含まれる酸素の影響で導電性が損なわれることはない。
【００３１】
したがって本実施形態の抵抗変化素子１によれば、下部電極層３と酸化物半導体層４との界面、及び、酸化物半導体層４と上部電極層５との界面での絶縁性の中間層の形成を阻止でき、これら界面における接触抵抗を低減することができる。これによりフォーミングと呼ばれる高電圧印加を伴う初期化プロセスが不要となる。また、フォーミングが不要となることで、素子の消費電力の低減を図ることができ、さらに特性のバラツキが抑えられることで素子の微細化が可能となる。
【００３２】
次に、図１に示す抵抗変化素子１の製造方法について説明する。
【００３３】
まず、基板２上に下部電極層３が形成される。基板２は、典型的にはシリコンウェーハ等の半導体基板が用いられるが、勿論これに限られない。下部電極層３は、真空蒸着法、スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法、ＡＬＤ（Atomic Layer Deposition）法などの各種成膜方法を用いて形成することができる。下部電極層３は、粒界がなく、平坦であることが好ましい。本実施形態では、下部電極層３として金属イリジウム（Ｉｒ）が用いられる。厚みは特に限定されず、例えば５０ｎｍである。
【００３４】
次に、下部電極層３の上に酸化物半導体層４が形成される。まず、第１の金属酸化物層４１として、化学量論組成あるいはそれに近い酸素組成比のタンタル酸化物層を例えば真空蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法などにより作製する。厚みは特に限定されず、例えば４０ｎｍである。本実施形態では、酸素との反応性スパッタリングによって、第１の金属酸化物層４１が形成される。
【００３５】
続いて、第１の金属酸化物層４１の上に第２の金属酸化物層４２が形成される。本実施形態では、第２の金属酸化物層４２として、化学量論組成より酸素量が少ないタンタル酸化物層が成膜される。厚みは特に限定されず、例えば４０ｎｍである。成膜方法は特に限定されず、例えば、真空蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法などにより作製する。本実施形態では、酸素との反応性スパッタリングによって、第２の金属酸化物層４２が形成される。
【００３６】
次に、酸化物半導体層４の上に上部電極層５が形成される。上部電極層５は、真空蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法などの各種成膜方法を用いて形成することができる。本実施形態では、上部電極層５として金属イリジウム（Ｉｒ）が用いられる。厚みは特に限定されず、例えば５０ｎｍである。
【００３７】
抵抗変化素子１は、所定の素子サイズに形成される。各層のパターニングには、リソグラフィ及びドライエッチング技術が用いられてもよいし、リソグラフィ及びウェットエッチング技術が用いられてもよいし、レジストマスク等を介して各層の成膜が行われてもよい。エッチング技術を用いる場合、下部配線層と上部配線層との間の層間絶縁膜に、当該抵抗変化素子１が作り込まれてもよい。
【００３８】
上記製造方法によれば、下部電極層３と酸化物半導体層４との界面、及び、酸化物半導体層４と上部電極層５との界面における絶縁性の中間層（酸化物層）の生成を阻止でき、酸化物半導体層４と両電極層３，５との界面の低抵抗化を実現することができる。これにより、従来行われていたフォーミングと呼ばれる初期化動作が不要となり、コストの低減を図ることができる。
【００３９】
例えば図２（Ａ）は、比較例に係る抵抗変化素子の電流−電圧特性を示す一実験結果であり、図２（Ｂ）はそのサンプル構成図である。図２（Ａ）において横軸は電圧、縦軸は電流を示している。比較例に係る抵抗変化素子１１は、基板１２の上に順次積層された下部電極層１３、酸化物半導体１４及び上部電極層１５とを有し、下部電極層１３及び上部電極層１５がＰｔで構成される。酸化物半導体１４は、第１の金属酸化物層１４１と第２の金属酸化物層１４２とを有し、いずれもタンタル酸化物で構成される。この比較例では、第１の金属酸化物層１４１は酸素欠損材料で構成され、第２の金属酸化物層１４２は化学量論組成材料で構成されている。
【００４０】
比較例に係る抵抗変化素子１１は、図２（Ａ）に示すように、初期状態からマイナス側に電圧が印加されると、５Ｖで低抵抗状態「Ｌ」となる。抵抗変化素子１１は、フォーミング後、プラス側に電圧が印加されることで高抵抗状態「Ｈ」に遷移し、さらにマイナス側へ電圧が印加されることで低抵抗状態「Ｌ」に遷移する。すなわちこの抵抗変化素子１１は、約５Ｖのフォーミング電圧が必要であり、２Ｖ程度のスイッチング電圧が必要である。電極層１３，１５を構成する白金（Ｐｔ）の酸化膜は絶縁膜として機能するため、酸化物半導体層４の成膜時あるいは酸化物半導体層４に含まれる酸素の影響で電極層１３，１５が酸化すると、酸化物半導体層４との界面に絶縁性の中間層（白金酸化膜）が形成されることになる。したがってフォーミング電圧は、この中間層の絶縁破壊に必要な電圧と考えられる。
【００４１】
さらに比較例に係る抵抗変化素子においては、低抵抗状態では、1.E-03（１×１０−3）［Ａ］台の電流が流れる。例えば２０ｎｍノードで用いられるトランジスタは、1.E-04（１×１０−4）［Ａ］台以下の電流で動作するため、比較例に係る抵抗変化素子１１では、２０ｎｍノードの微細デバイスには対応できないことになる。
【００４２】
一方、図３に本実施形態の抵抗変化素子１の電流−電圧特性の一例を示す。図３において横軸は電圧、縦軸は電流を示している。本実施形態の抵抗変化素子１においては、電極層３，５が酸化したとしても十分な導電性能を有するため、酸化物半導体層４との界面に絶縁性の中間層が形成されることはない。したがって本実施形態によればフォーミングが不要となるとともに、スイッチング電圧も１〜２Ｖ程度と低くすることができる。また、低抵抗状態での電流値が1.E-04［Ａ］台であることから、例えば２０ｎｍノードの微細デバイスにも十分に対応することが可能となる。また、動作電流のフィラメント依存性を低減できるため、素子の駆動電流を素子サイズによりコントロールすることが可能となる。
【００４３】
さらに本実施形態によれば、酸化物半導体層４に不均一に発生するフィラメントの生成を抑制できるため、素子を微細化しても均一な電気的特性を有する抵抗変化素子を安定に製造することが可能となる。
【００４４】
例えば図４に、読み出し電流密度の電極面積依存性の一例を示す。図において横軸は上部電極の面積を示し、縦軸は、０．５Ｖ印加字の電流密度を示している。また図中、「ａ」は図２（Ｂ）に示した比較例に係る抵抗変化素子の電流密度特性を示し、「ｂ」は本実施形態に係る抵抗変化素子の電流密度特性を示している。図４に示すように、本実施形態に係る抵抗変化素子は、電極面積によらず読出し電流密度がほぼ一定である。これは、素子中にフィラメントが形成されていないことを示している。これに対し、比較例に係る抵抗変化素子は、電極面積に反比例して読出し電流密度が減少する。図４の結果より、本実施形態によれば素子の駆動電流を素子サイズで制御できることがわかる。
【００４５】
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００４６】
例えば以上の実施形態では、下部電極層３及び上部電極層５の構成材料にＩｒを用いたが、これ以外にも、Ｒｕを用いてもよい。金属Ｒｕは、Ｉｒと同様に、酸化しにくく、また仮に酸化したとしてもその酸化物は導電性を有するため、電極層としての機能を損なわない。また、上記各金属に限られず、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3等の導電性酸化物も上記電極層として採用されてもよい。
【００４７】
また以上の実施形態では、酸化物半導体層４を構成する第１及び第２の金属酸化物層４１，４２に関して、第１の金属酸化物層４１は第２の金属酸化物層４２よりも高抵抗の金属酸化物層で構成されたが、これに代えて、第２の金属酸化物層４２が第１の金属酸化物層４１よりも高抵抗の金属酸化物層で構成されてもよい。
【符号の説明】
【００４８】
１…抵抗変化素子
２…基板
３…下部電極層
４…酸化物半導体層
５…上部電極層
４１…第１の金属酸化物層
４２…第２の金属酸化物層
【図１】
2013207131.tif 000003
【図２】
2013207131.tif 000004
【図３】
2013207131.tif 000005
【図４】
2013207131.tif 000006