(57)【要約】【課題】ΔΣ変調システムのコストを抑制する。【解決手段】ΔΣ変調システムは、量子化信号をｉ［ｂｉｔ］（ｉは１以上の整数）のデジタル信号として出力するΔΣ変調器２５と、前記ΔΣ変調器２５から出力されたｉ［ｂｉｔ］のデジタル信号が示す量子化信号の大きさに応じたデューティ比のＰＷＭ信号を出力するＰＷＭ制御部４５と、前記ＰＷＭ制御部から出力されたＰＷＭ信号が入力されるローパスフィルタ５５と、を備えている。【選択図】図１
2013255003.tif 000002
【特許請求の範囲】
【請求項１】
量子化信号をｉ［ｂｉｔ］（ｉは１以上の整数）のデジタル信号として出力するΔΣ変調器と、
前記ΔΣ変調器から出力されたｉ［ｂｉｔ］のデジタル信号が示す量子化信号の大きさに応じたデューティ比のＰＷＭ信号を出力するＰＷＭ制御部と、
前記ＰＷＭ制御部から出力されたＰＷＭ信号が入力されるローパスフィルタと、
を備えていることを特徴とするΔΣ変調システム。
【請求項２】
前記ｉは、２以上の整数である
請求項１記載のΔΣ変調システム。
【請求項３】
前記ＰＷＭ制御部が出力する前記ＰＷＭ信号は、前記ＰＷＭ信号のＨｉｇｈレベルのランレングスが、１つの量子化信号に対応するＰＷＭ信号の長さ以下になるように、量子化信号がとり得るすべての値それぞれに対応するＰＷＭ信号は、すべて、Ｌｏｗレベルの信号を含んでいる
請求項１又は２記載のΔΣ変調システム。
【請求項４】
量子化信号をｉ［ｂｉｔ］（ｉは１以上の整数）のデジタル信号として出力するΔΣ変調器と、
前記ΔΣ変調器から出力されたｉ［ｂｉｔ］のデジタル信号が示す量子化信号の大きさに応じたデューティ比のＰＷＭ信号を出力するＰＷＭ制御部と、
を備えていることを特徴とするデジタル信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ΔΣ変調器を有するΔΣ変調システム及びデジタル信号処理装置に関するものである。
【背景技術】
【０００２】
ΔΣ変調器は、例えば、非特許文献１に記載されているように、ループフィルタと、量子化器とを備えて構成される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】和保  孝雄、安田  明  監訳（原著者  Richard Schreier, Gabor C. Temes）ΔΣ型アナログ／デジタル変換器入門（Understanding Delta-Sigma Data Converters）、丸善株式会社、２００７，ｐｐ１−１７
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ΔΣ変調器から出力されたデジタル信号をアナログ信号に変換するためデジタル−アナログ変換器（ＤＡＣ）が用いられることがある。
【０００５】
ここで、ΔΣ変調器に入力される信号として、搬送帯域伝送信号を想定した場合、ΔΣ変調はオーバサンプリングを用いた処理であるため、ＤＡＣには、非常に高速なサンプリングレートが要求される。
【０００６】
例えば、ＬＴＥ（Long Term Evolution）及びＩＥＥＥ  ８０２．１１ａ規格のように、帯域幅が２０ＭＨｚもあるような広帯域の変調波に対してΔΣ変調を行うシステムにおいて、高いＳＮＲ（例えば、６０ｄＢ）を確保しようとすると、オーバサンプリング比が１２８程度必要となる。したがって、帯域幅が２０ＭＨｚであれば、２．５６ＧＨｚ（２０ＭＨｚ×１２８）という非常に高速なサンプリングレートが必要とされる。
【０００７】
このように非常に高速なサンプリングレートを有するＤＡＣは、高価であり、システムのコスト高を招く。
【０００８】
そこで、本発明は、高価なＤＡＣの使用を避けつつも、ΔΣ変調器から出力されたデジタル信号の変換を行えるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
（１）本発明は、量子化信号をｉ［ｂｉｔ］（ｉは１以上の整数）のデジタル信号として出力するΔΣ変調器と、前記ΔΣ変調器から出力されたｉ［ｂｉｔ］のデジタル信号が示す量子化信号の大きさに応じたデューティ比のＰＷＭ信号を出力するＰＷＭ制御部と、前記ＰＷＭ制御部から出力されたＰＷＭ信号が入力されるローパスフィルタと、を備えていることを特徴とするΔΣ変調システムである。
上記本発明によれば、ΔΣ変調器から出力されたｉ［ｂｉｔ］のデジタル信号が示す量子化信号の大きさに応じたデューティ比のＰＷＭ信号が生成され、そのＰＷＭ信号は、ローパスフィルタを通過することで、量子化信号の大きさに応じた振幅を有するアナログ信号が生成される。したがって、ＤＡＣを設けなくても、ΔΣ変調器から出力されたデジタル信号をアナログ信号に変換することができる。
【００１０】
（２）前記ｉは、２以上の整数であるのが好ましい。ΔΣ変調器が２［ｂｉｔ］以上の量子化信号を出力することで、量子化雑音を低減することができる。ΔΣ変調器が２［ｂｉｔ］以上の量子化信号を出力する場合には、複数ｂｉｔの量子化信号をアナログ信号に変換する必要が生じるが、本発明では、その変換が、ＰＷＭ制御部及びローパスフィルタによって簡易に行うことができる。
【００１１】
（３）前記ＰＷＭ制御部が出力する前記ＰＷＭ信号は、前記ＰＷＭ信号のＨｉｇｈレベルのランレングスが、１つの量子化信号に対応するＰＷＭ信号の長さ以下になるように、量子化信号がとり得るすべての値それぞれに対応するＰＷＭ信号は、すべて、Ｌｏｗレベルの信号を含んでいるのが好ましい。
この場合、ＰＷＭ信号のランレングスが長くなるのを防止することができる。
【００１２】
（４）他の観点からみた本発明は、量子化信号をｉ［ｂｉｔ］（ｉは１以上の整数）のデジタル信号として出力するΔΣ変調器と、前記ΔΣ変調器から出力されたｉ［ｂｉｔ］のデジタル信号が示す量子化信号の大きさに応じたデューティ比のＰＷＭ信号を出力するＰＷＭ制御部と、を備えていることを特徴とするデジタル信号処理装置である。
【図面の簡単な説明】
【００１３】
【図１】ΔΣ変調システムの構成図である。
【図２】ΔΣ変調器の構成図である。
【図３】１次ローパス型ΔΣ変調器である。
【図４】１次ローパス型ΔΣ変調器から変換して得られた２次バンドパス型ΔΣ変調器である。
【図５】ＰＷＭ信号と復元信号とを示す波形図である。
【図６】ランレングス制御が施されたＰＷＭ信号を示す波形図である。
【図７】ランレングスが切れている様子を示す波形図である。
【発明を実施するための形態】
【００１４】
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
【００１５】
［１．システム構成］
図１は、実施形態に係るΔΣ変調システムを示している。このシステム１は、ΔΣ変調器２５を備えたデジタル信号処理部（デジタル信号処理装置）２１と、ローパスフィルタ５５と、アナログフィルタ３２と、を有している。
【００１６】
デジタル信号処理部２１は、帯域伝送方式の変調信号、例えば、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を表現する１ｂｉｔデジタル信号（後述のＰＷＭ信号）を出力する。ＲＦ信号は、無線波として空間に放射されるべき信号であり、例えば、移動体通信のためのＲＦ信号、テレビ／ラジオなどの放送サービスのためのＲＦ信号である。
【００１７】
デジタル信号処理部２１から出力された１ｂｉｔデジタル信号（ＰＷＭ信号）は、ローパスフィルタ（ＣＲ回路など）５５に与えられる。ローパスフィルタ５５は、ＰＷＭ信号のデューティ比が示す振幅情報を復元し、ΔΣ変調器２５の量子化信号をアナログ信号として出力する。
【００１８】
ローパスフィルタ４から出力された信号は、ＲＦ信号の信号帯域外へノイズシェイピングされた量子化雑音（ノイズ成分）を除去するアナログフィルタ（バンドパスフィルタ又はローパスフィルタ）３２に与えられる。
ローパスフィルタ４から出力された信号は、ΔΣ変調によってノイズシェイピングされた量子化雑音が除去されておりアナログＲＦ信号となる。
【００１９】
アナログフィルタ３２として、バンドパスフィルタを用いるか、ローパスフィルタを用いるかは、ＲＦ信号の周波数によって、適宜決定される。
なお、ΔΣ変調器２５が、図１に示すように、バンドパス型ΔΣ変調器である場合には、アナログフィルタ３２としてバンドパスフィルタが用いられ、ローパス型ΔΣ変調器である場合には、アナログフィルタ３２としてローパスフィルタが用いられる。
【００２０】
システム１のうち、デジタル信号処理部２１及びローパスフィルタ５５は、量子化信号を生成して送信する送信機とみなすことができる。この場合、アナログフィルタ３２を有する装置は、ＲＦ信号の受信機となる。また、システム１全体を、ＲＦ信号を送信する送信機であるとみなしてもよい。
【００２１】
デジタル信号処理部２１は、ＲＦ信号によって送信される情報であるベースバンド信号（ＩＱ信号）を出力するベースバンド部２３と、デジタル直交変調などの処理を行う処理部２４と、ΔΣ変調器２５と、ＰＷＭ制御部４５と、制御部３５と、を備えている。
【００２２】
ベースバンド部２３は、ＩＱベースバンド信号（Ｉ信号、Ｑ信号それぞれ）をデジタルデータとして出力する。
処理部２４は、ＩＱベースバンド信号に対してデジタル直交変調などの処理を行う。したがって、処理部２４からは、多ビットのデジタルデータ（離散値）によって表現されたデジタル信号形式の信号が出力される。
なお、処理部２４における変調は、直交変調に限らず、変調波を生成するための他の方式の変調であってもよい。
【００２３】
処理部２４は、直交変調のほか、ＤＰＤ(Digital Pre-distortion)、ＣＦＲ(Crest Factor Reduction)、ＤＵＣ(Digital Up Conversion)などの様々なデジタル信号処理を施す。処理部２４からは、上述のような各種のデジタル信号処理によって生成されたＲＦ信号が出力される。
【００２４】
処理部２４から出力されたデジタルＲＦ信号は、ΔΣ変調器２５に与えられる。本実施形態のΔΣ変調器２５は、バンドパス型ΔΣ変調器として構成されている。なお、ΔΣ変調器２５は、ローパス型であってもよいが、高周波のＲＦ信号を扱う場合には、バンドパス型が有利である。
【００２５】
ΔΣ変調器２５は、入力信号であるＲＦ信号に対して、ΔΣ変調を行ってｉ［ｂｉｔ］（ｉは１以上の整数、好ましくは、２以上の整数）の量子化信号を出力する。
ｉ＝１の場合、ΔΣ変調器２５は、２値の量子化信号を出力するが、ｉが１よりも大きくなると、ΔΣ変調器２５は、２値よりも多い多値の量子化信号を出力することになる。
量子化雑音は、量子化のステップ幅を小さくすれば低減することができため、量子化信号は、ステップ幅が小さくなるように、２値よりも、多値であるほうが、量子化雑音が低減される。
【００２６】
制御部３５は、周波数の制御などの制御機能を有しており、デジタル信号処理部２１における各部、及びアナログフィルタ３２を制御する。
【００２７】
［２．ΔΣ変調］
図２に示すように、ΔΣ変調器２５は、ループフィルタ２７と、量子化器２８と、を備えている。
図２に示すΔΣ変調器２５は、入力（本実施形態では、ＲＦ信号）Ｕが、ループフィルタ２７に与えられる。ループフィルタ２７の出力Ｙは、量子化器２８に与えられる。量子化器２８の出力（量子化信号）Ｖは、ループフィルタ２７への他の入力として与えられる。
【００２８】
本実施形態の量子化器２８は、ｉ［ｂｉｔ］量子化器として構成されており、ループフィルタの出力Ｙを、例えば、ｎ値＝２ｉで量子化する。なお、ｎは、２のべき乗の値に限られるものではなく、２以上の任意の整数をとることができる。ｎの値を大きくするほど、量子化器２８によって生じる量子化雑音を低減することができる。
【００２９】
量子化ｂｉｔ数を多くすると、ΔΣ変調器２５のサンプリング周波数ｆｓを下げても、量子化雑音を抑制することができる。したがって、量子化ｂｉｔ数を多くすることで、ΔΣ変調器２５は比較的低速で動作する回路として構成できる。
【００３０】
さて、ΔΣ変調器２５の特性は、信号伝達関数（ＳＴＦ；Ｓｉｇｎａｌ  Ｔｒａｎｓｆｅｒ  Ｆｕｎｃｔｉｏｎ）及び雑音伝達関数（ＮＴＦ；Ｎｏｉｓｅ  Ｔｒａｎｓｆｅｒ  Ｆｕｎｃｔｉｏｎ）によって表すことができる。
つまり、ΔΣ変調器２５の入力をＵとし、ΔΣ変調器２５の出力をＶとし、量子化雑音をＥとしたときに、ΔΣ変調器２５の特性を、ｚ領域において表すと、次のとおりである。
【数１】
2013255003.tif 000003
【００３１】
したがって、所望のＮＴＦとＳＴＦとが与えられると、ループフィルタ２７の伝達関数を得ることができる。
【００３２】
図３は、１次ローパス型ΔΣ変調器１２５の線形ｚ領域モデルのブロック図を示している。符号１２７がループフィルタの部分を示し、符号１２８が量子化器を示している。このΔΣ変調器１２５への入力をＵ（ｚ）とし、出力をＶ（ｚ）とし、量子化雑音をＥ（ｚ）としたときに、ΔΣ変調器１２５の特性を、ｚ領域において表すと、次のとおりである。
Ｖ（ｚ）＝Ｕ（ｚ）＋（１−ｚ−１）Ｅ（ｚ）
【００３３】
つまり、図３に示す１次ローパス型ΔΣ変調器１２５において、信号伝達関数ＳＴＦ（ｚ）＝１であり、雑音伝達関数ＮＴＦ（ｚ）＝１−ｚ−１である。
【００３４】
非特許文献１によれば、ローパス型ΔΣ変調器に対して、以下の変換を行うことで、ローパス型ΔΣ変調器を、バンドパス型ΔΣ変調器に変換できる。
【数２】
2013255003.tif 000004
【００３５】
上記変換式に従って、ローパス型ΔΣ変調器１２５のｚ領域モデルにおけるｚを、ｚ’＝−ｚ２に置き換えることでバンドパス型ΔΣ変調器が得られる。
【００３６】
上記変換式を用いると、ｎ次のローパス型ΔΣ変調器（ｎは１以上の整数）を、２ｎ次のバンドパス型Σ変調器に変換できる。
【００３７】
本発明者は、ローパス型ΔΣ変調器から、所望の周波数ｆ０（θ＝θ０）を、中心周波数ｆ０として持つバンドパス型ΔΣ変調器を得るための変換式を見出した。当該変換式は、例えば、次の式（３）に示す通りである。
【数３】
2013255003.tif 000005
ここで、
θ０＝２π×（ｆ０／ｆｓ）  ｆｓはΔΣ変調器のサンプリング周波数
【００３８】
式（２）の変換式では、特定の周波数θ０＝π／２に関するものであったが、式（３）の変換式では、任意の周波数（θ０）に一般化されている。
【００３９】
図４は、図３に示す１次ローパス型ΔΣ変調器１２５を、式（３）の変換式で変換して得られた２次バンドパス型ΔΣ変調器２５を示している。
なお、図３から図４への変換では、表記の便宜上、式（３）において、ａ＝ｃｏｓθ０とおいた下記の変換式を用いた。
【数４】
2013255003.tif 000006
【００４０】
なお、バンドパス型ΔΣ変調器への変換は、その他の高次ローパス型ΔΣ変調器（例えば、非特許文献１記載のＣＩＦＢ構造、ＣＲＦＦ構造、ＣＩＦＦ構造など）に対しても適用できる。
【００４１】
ΔΣ変調器２５は、前述の式（３）に基づいて、ｚの値が変換可能となっている。つまり、ΔΣ変調器２５は、量子化雑音阻止帯域の中心周波数を変更可能となっている。換言すると、量子化雑音阻止帯域が変更可能となっている。
【００４２】
制御部３５は、ΔΣ変調器２５に入力される信号の中心周波数（上述の搬送周波数ｆ０）に応じて、前述の式（３）に基づいてΔΣ変調器２５のｚを変換することにより、任意の周波数の信号に対して、バンドパスΔΣ変調が行える。
このように、ＲＦ信号の搬送周波数ｆ０に応じて、上記変換式（３）におけるｃｏｓθ０（係数ａ）を変更することで、サンプリング周波数ｆｓを変更することなく、任意の周波数ｆ０に対応したバンドパスΔΣ変調が行える。ｃｏｓθ０を変更すると、式（１）に示すＮＴＦの係数が変更されたことになるが、式の次数は維持される。このため、ＲＦ信号の搬送波周波数ｆ０に応じて、バンドパス型ΔΣ変調器２５の構成を変化させても、式の複雑度（次数）は変化せず、したがって、バンドパス型ΔΣ変調器２５における信号処理負荷も変化しない。
【００４３】
このように本実施形態では、搬送波周波数ｆ０を変化させても、バンドパス型ΔΣ変調器２５における信号処理負荷が変化しないため有利である。本実施形態において、バンドパス型ΔΣ変調器２５における信号処理負荷は、ナイキストの定理により、信号帯域幅によって決定されるサンプリング周波数ｆｓに依存するが、搬送波周波数ｆ０を変化させても信号帯域幅が変化するわけではないためサンプリング周波数ｆｓを変更する必要はない。なお、ΔΣ変調器がローパス型である場合、搬送波周波数ｆ０の変化に対応するには、サンプリング周波数ｆｓを変更する必要があり、この点において、バンドパス型が有利である。
【００４４】
また、式（３）を利用すると、ΔΣ変調器２５を任意の周波数（ｆ０）に対応できるバンドパス型ΔΣ変調器として利用できるだけでなく、ローパス型ΔΣ変調器として利用することもできる。つまり、ΔΣ変調器２５は、ローパス型とバンドパス型とに切り替え可能となっている。
【００４５】
また、制御部３５は、処理部２４を制御することによって、処理部２４から出力されるＲＦ信号の周波数を任意の周波数に変更してΔΣ変調器２５に与えることができる。
【００４６】
さらに、制御部３５は、変更されたＲＦ信号の周波数を通過させるようにアナログフィルタ３２の中心周波数が変更されるように、アナログフィルタ３２を制御する。
【００４７】
［３．ＰＷＭ］
量子化器２８から出力されたｉ［ｂｉｔ］のデジタル信号（量子化信号）は、ＰＷＭ制御部４５によって、１［ｂｉｔ］のＰＷＭ信号に変換される。
たとえば、量子化器２８の量子化ｂｉｔ数が３［ｂｉｔ］の場合、量子化器２８からは、８（＝２ｉ＝２３）値の量子化信号を出力することができる。
【００４８】
ＰＷＭ制御部４５は、８値量子化信号に対して、パルス幅変調を行ってＰＷＭ信号を生成する。すなわち、ＰＷＭ制御部４５は、８値量子化信号の大きさに応じたパルス幅を持つパルスをＰＷＭ信号として生成する。
【００４９】
図５は、０〜７の大きさをとる８値量子化信号において、量子化信号がとり得る大きさ（０〜７）それぞれに対応したＰＷＭ信号を示している。
図５に示すように、量子化信号の大きさが０であればパルスは生成されず（パルス幅が０）、量子化信号の大きさが１であれば、パルス幅が１のパルスがＰＷＭ信号として生成される。量子化信号の大きさが２〜７である場合にも、同様に、量子化信号の大きさ２〜７に応じたパルス幅のパルスがＰＷＭ信号として生成される。
したがって、ＰＷＭ信号において、パルス幅は、０〜７の大きさを持ち、デューティ比は、量子化信号の大きさに対応したものとなる。
【００５０】
図５のようなＰＷＭ信号を生成するため、ＰＷＭ制御部４５のサンプリング周波数は、ｆｓ×（２ｉ−１）＝ｆｓ×７となる（ｆｓは、ΔΣ変調器２５のサンプリング周波数）。つまり、ＰＷＭ制御部４５は、ΔΣ変調器２５のサンプリング周波数の（２ｉ−１）倍以上のサンプリング周波数で動作すればよい。
【００５１】
デジタル信号処理部２１は、ΔΣ変調器２５のｉ［ｂｉｔ］量子化信号を、そのままデジタル信号処理部２１の出力信号として出力するのではなく、量子化信号から変換された１ｂｉｔのＰＷＭ信号をデジタル信号処理部２１の出力信号として出力する。
このため、複数ｂｉｔの量子化信号を出力されるようにΔΣ変調器２５を構成して、量子化雑音を抑制しても、デジタル信号処理部２１からは、複数ｂｉｔの信号が出力されるわけではなく、１ｂｉｔの信号が出力されるだけであるので、信号の取り扱いが容易になる。
【００５２】
以上のようにして生成されたＰＷＭ信号は、ローパスフィルタ５５に与えられ、ローパスフィルタ５５は、量子化信号の大きさ（振幅情報）が復元されたアナログ信号（復元信号）を出力する（図５参照）。
ＰＷＭ制御部４５及びＬＰＦ５５は、ＤＡＣのように機能するため、高価なＤＡＣを設けなくても、ΔΣ変調器２５から出力された量子化信号を、アナログ信号にすることができる。
【００５３】
図６，７は、ＰＷＭ制御部４５によって生成されるＰＷＭ信号の変形例を示している。図６，７に示すＰＷＭ信号を生成するＰＷＭ制御部４５には、図５に示すＰＷＭ信号を生成するためのサンプリング周波数ｆｓ×（２ｉ−１）よりも大きい、ｆｓ×（２ｉ）のサンプリング周波数が与えられる。
【００５４】
ＰＷＭ変調のサンプリング周波数が、ｆｓ×８（ｉ＝３）である場合、ＰＷＭ信号のパルス幅は０から８までの大きさをとることができる。ただし、図６に示すＰＷＭ信号は、図５に示すＰＷＭ信号と同様に、８値量子化信号の大きさ（０〜７）に応じたパルス幅をとる。
【００５５】
図６に示すＰＷＭ信号では、一つの量子化信号に対応した時間帯（１／ｆｓ）の最初のサンプリング周期（１／（ｆｓ×２ｉ））が、０出力（Ｌｏｗレベル信号）に設定されている。この０出力は、量子化信号がとり得るすべての値（０〜）それぞれに対応するＰＷＭ信号すべてに含まれている。
【００５６】
したがって、パルス幅が最大となるＰＷＭ信号（７の大きさの量子化信号に対応するＰＷＭ信号）が連続して発生しても、図７に示すように、ＰＷＭ信号のＨｉｇｈレベルのランレングスは、１つの量子化信号に対応するＰＷＭ信号の長さ（１／ｆｓ）以下になり、ランレングスを、一つの量子化信号に対応した時間帯（１／ｆｓ）毎で切ることができる。
なお、０出力は、一つの量子化信号に対応した時間帯（１／ｆｓ）における任意の位置に設定することができる。
【００５７】
［４．付記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５８】
１  ΔΣ変調システム
２１  デジタル信号処理部（デジタル信号処理装置）
２５  バンドパス型ΔΣ変調器
４５  ＰＷＭ制御部
５５  ローパスフィルタ
【図１】
2013255003.tif 000007
【図２】
2013255003.tif 000008
【図３】
2013255003.tif 000009
【図４】
2013255003.tif 000010
【図５】
2013255003.tif 000011
【図６】
2013255003.tif 000012
【図７】
2013255003.tif 000013