(57)【要約】【課題】  簡易な回路により、双方向の信号に対して回路のインピーダンスを整合できる増幅器を実現する。【解決手段】  増幅器は、第１端子と第２端子との間に直列に配置され、ゲート接地された複数の第１トランジスタと、第１端子と、複数の第１トランジスタのうち一端側に配置される第２トランジスタとの間に接続された第１インダクタと、第１端子と第２トランジスタとの間に接続され、第１端子で受信する信号を第２端子に出力する第１モード中に短絡され、第２端子で受信する信号を第１端子に出力する第２モード中に開放される第１スイッチと、第２端子と、複数の第１トランジスタのうち他端側に配置される第３トランジスタとの間に接続された第２インダクタと、第２端子と第３トランジスタとの間に接続され、第１モード中に開放され、第２モード中に短絡される第２スイッチとを備えている。【選択図】    図１
2013247419.tif 000002
【特許請求の範囲】
【請求項１】
第１端子と第２端子との間に直列に配置され、ゲート接地された複数の第１トランジスタと、
前記第１端子と、前記複数の第１トランジスタのうち一端側に配置される第２トランジスタとの間に接続された第１インダクタと、
前記第１端子と前記第２トランジスタとの間に接続され、前記第１端子で受信する信号を前記第２端子に出力する第１モード中に短絡され、前記第２端子で受信する信号を前記第１端子に出力する第２モード中に開放される第１スイッチと、
前記第２端子と、前記複数の第１トランジスタのうち他端側に配置される第３トランジスタとの間に接続された第２インダクタと、
前記第２端子と前記第３トランジスタとの間に接続され、前記第１モード中に開放され、前記第２モード中に短絡される第２スイッチと
を備えていることを特徴とする増幅器。
【請求項２】
前記第１スイッチは、ソース、ドレインの一方が前記第１端子に接続され、ソース、ドレインの他方が前記第２トランジスタに接続され、前記第１モード中にソース、ドレイン間を導通する電圧をゲートで受け、前記第２モード中にソース、ドレイン間を遮断する電圧をゲートで受ける電界効果トランジスタを含み、
前記第２スイッチは、ソース、ドレインの一方が前記第２端子に接続され、ソース、ドレインの他方が前記第３トランジスタに接続され、前記第１モード中にソース、ドレイン間を遮断する電圧をゲートで受け、前記第２モード中にソース、ドレイン間を導通する電圧をゲートで受ける電界効果トランジスタを含むこと
を特徴とする請求項１に記載の増幅器。
【請求項３】
高周波信号が伝達される第１端子と、中間周波信号が伝達される第２端子との間に直列に接続された第１増幅器、ミキサおよび第２増幅器を備え、
前記第１増幅器は、
前記第１端子と前記ミキサとの間に直列に配置され、ゲート接地された複数の第１トランジスタと、
前記第１端子と、前記複数の第１トランジスタのうち前記第１端子側に配置される第２トランジスタとの間に接続された第１インダクタと、
前記第１端子と前記第２トランジスタとの間に接続され、前記第１端子で受信する信号を前記第２端子に出力する第１モード中に短絡され、前記第２端子で受ける信号を前記第１端子に出力する第２モード中に開放される第１スイッチと、
前記ミキサと、前記複数の第１トランジスタのうち前記ミキサ側に配置される第３トランジスタとの間に接続された第２インダクタと、
前記ミキサと前記第３トランジスタとの間に接続され、前記第１モード中に開放され、前記第２モード中に短絡される第２スイッチと
を備えていることを特徴とする送受信器。
【請求項４】
前記第２増幅器は、
前記第２端子と前記ミキサとの間に直列に配置され、ゲート接地された複数の第４トランジスタと、
前記ミキサと、前記第４トランジスタのうち前記ミキサ側に配置される第５トランジスタとの間に接続された第３インダクタと、
前記ミキサと前記第５トランジスタとの間に接続され、前記第１モード中に短絡され、前記第２モード中に開放される第３スイッチと、
前記第２端子と、前記第４トランジスタのうち前記第２端子側に配置される第６トランジスタとの間に接続された第４インダクタと、
前記第２端子と前記第６トランジスタとの間に接続され、前記第１モード中に開放され、前記第２モード中に短絡される第４スイッチと
を備えていることを特徴とする請求項３に記載の送受信器。
【請求項５】
前記第１モード中に、前記第１端子で受ける信号を処理する受信回路に前記第２端子を接続し、前記第２モード中に、前記第１端子から出力される信号の元の信号を生成する送信回路に前記第２端子を接続するスイッチ回路を
備えていることを特徴とする請求項３または請求項４に記載の送受信器。
【請求項６】
高周波信号が伝達される第１端子と、中間周波信号が伝達される第２端子との間に直列に接続された第１増幅器、ミキサおよび第２増幅器と、前記第２端子を介して前記第２増幅器に接続されたスイッチ回路とを有する送受信器と、
前記第１増幅器の動作を制御する第１制御信号、前記第２増幅器の動作を制御する第２制御信号および前記スイッチ回路の動作を制御する第３制御信号を生成する制御回路と、
前記第１端子で受信する信号を前記第２端子に出力する第１モード中に、前記第１端子で受ける信号を処理する受信回路と、
前記第２端子からの信号を前記第１端子に出力する第２モード中に、前記第１端子から出力される信号の元の信号を生成する送信回路と
を備え、
前記第１増幅器は、
前記第１端子と前記ミキサとの間に直列に配置され、ゲート接地された複数の第１トランジスタと、
前記第１端子と、前記複数の第１トランジスタのうち前記第１端子側に配置される第２トランジスタとの間に接続された第１インダクタと、
前記第１端子と前記第２トランジスタとの間に接続され、前記第１制御信号に応じて、前記第１モード中に短絡され、前記第２モード中に開放される第１スイッチと、
前記ミキサと、前記複数の第１トランジスタのうち前記ミキサ側に配置される第３トランジスタとの間に接続された第２インダクタと、
前記ミキサと前記第３トランジスタとの間に接続され、前記第１制御信号に応じて、前記第１モード中に開放され、前記第２モード中に短絡される第２スイッチと
を備え、
前記スイッチ回路は、前記第３制御信号に応じて、前記第１モード中に、前記受信回路に前記第２端子を接続し、前記第２モード中に、前記送信回路に前記第２端子を接続すること
を特徴とする通信装置。
【請求項７】
前記第２増幅器は、
前記第２端子と前記ミキサとの間に直列に配置され、ゲート接地された複数の第４トランジスタと、
前記ミキサと、前記第４トランジスタのうち前記ミキサ側に配置される第５トランジスタとの間に接続された第５インダクタと、
前記ミキサと前記第５トランジスタとの間に接続され、前記第２制御信号に応じて、前記第１モード中に短絡され、前記第２モード中に開放される第３スイッチと、
前記第２端子と、前記第４トランジスタのうち前記第２端子側に配置される第６トランジスタとの間に接続された第６インダクタと、
前記第２端子と前記第６トランジスタとの間に接続され、前記第２制御信号に応じて、前記第１モード中に開放され、前記第２モード中に短絡される第４スイッチと
を備えていることを特徴とする請求項６に記載の通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器、増幅器を有する送受信器および通信装置に関する。
【背景技術】
【０００２】
電界効果トランジスタは対称性を持つ構造を有しており、ゲートを接地することで対称性を利用できる。例えば、ゲート接地型のトランジスタは、高周波信号を送受信する無線通信機器等の増幅器に使用される。この種の増幅器は、入力端子と出力端子との間に直列に接続された複数のゲート接地型のトランジスタを有している（例えば、特許文献１参照。）。また、この種の増幅器は、一対の入出力端子間に直列に接続された複数のゲート接地型のトランジスタと、各入出力端子に接続されたダイオードを含む整合回路とを有し、双方向増幅器として動作する（例えば、特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−８２６１７号公報
【特許文献２】特表平９−５０５４５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、単一方向に信号を伝達する増幅器では、逆方向の信号を伝達する場合、回路のインピーダンスは正しく整合されないため、双方向増幅器として動作しない。このため、信号を受信および送信する送受信器は、２つの増幅器を用いて実現される。また、従来の双方向増幅器は、例えば、ダイオードを含む整合回路を用いて、双方向の信号に対して回路のインピーダンスを整合しており、回路が複雑である。
【０００５】
１つの側面では、本発明の目的は、簡易な回路により、双方向の信号に対して回路のインピーダンスを整合できる増幅器を実現することである。
【課題を解決するための手段】
【０００６】
本発明の一形態では、増幅器は、第１端子と第２端子との間に直列に配置され、ゲート接地された複数の第１トランジスタと、第１端子と、複数の第１トランジスタのうち一端側に配置される第２トランジスタとの間に接続された第１インダクタと、第１端子と第２トランジスタとの間に接続され、第１端子で受信する信号を第２端子に出力する第１モード中に短絡され、第２端子で受信する信号を第１端子に出力する第２モード中に開放される第１スイッチと、第２端子と、複数の第１トランジスタのうち他端側に配置される第３トランジスタとの間に接続された第２インダクタと、第２端子と第３トランジスタとの間に接続され、第１モード中に開放され、第２モード中に短絡される第２スイッチとを備えている。
【発明の効果】
【０００７】
第１スイッチまたは第２スイッチの一方の短絡により、信号が入力される端子からスイッチに並列に接続されたインダクタのインピーダンスを見えなくすることが可能になり、第１スイッチおよび第２スイッチの開放、短絡により信号を双方向から受信可能な増幅器を実現できる。
【図面の簡単な説明】
【０００８】
【図１】一実施形態における増幅器の例を示している。
【図２】別の実施形態における増幅器の例を示している。
【図３】図２に示した増幅器に供給されるバイアス電圧を生成する電圧生成回路の例を示している。
【図４】別の実施形態における増幅器の例を示している。
【図５】図４に示した増幅器に供給されるバイアス電圧を生成する電圧生成回路の例を示している。
【図６】図４に示した増幅器に供給されるバイアス電圧の例を示している。
【図７】図４に示した整合回路ＩＭ３、ＩＭ４のレイアウトの例を示している。
【図８】図４に示した整合回路ＩＭ１、ＩＭ２のレイアウトの例を示している。
【図９】図４に示した増幅器の第１モードでの動作の例を示している。
【図１０】図４に示した増幅器の第２モードでの動作の例を示している。
【図１１】別の増幅器の例を示している。
【図１２】図１１に示した増幅器の第１モードでの動作の例を示している。
【図１３】図１１に示した増幅器の第２モードでの動作の例を示している。
【図１４】図１、図２、図４に示した増幅器を含む送受信器および通信装置の一実施形態を示している。
【図１５】通信装置の別の例を示している。
【図１６】図２に示した増幅器に供給されるバイアス電圧を生成する電圧生成回路の別の例を示している。
【図１７】図１６に示した電圧生成回路の動作の例を示している。
【発明を実施するための形態】
【０００９】
以下、図面を用いて実施形態を説明する。信号または電圧が伝達される信号線には、信号名または電圧名と同じ符号を使用する。
【００１０】
高周波アプリケーションには信号を増幅する増幅器が必須である。通常は、増幅器が増幅する信号は単一の方向に決まっている。しかし、同一の回路を用いながら信号を増幅する方向を切り替えることが可能な、双方向性を持った増幅器を使用すれば、装置の簡略化・小型化を実現し、キャリア周波数での損失を低減する効果（すなわち、送信電力の向上、受信信号の雑音低減）が得られる。
【００１１】
図１は、一実施形態における増幅器ＡＭＰ１の例を示している。例えば、増幅器ＡＭＰ１は、半導体製造技術を用いて半導体基板上に作られる。増幅器ＡＭＰ１は、入出力ポートＰ１、Ｐ２間に直列に接続された整合回路ＩＭ１、トランジスタＴ１、整合回路ＩＭ３、トランジスタＴ２および整合回路ＩＭ２を有している。例えば、入出力ポートＰ１、Ｐ２は、増幅器ＡＭＰ１の端子である。整合回路ＩＭ１およびトランジスタＴ１は、ノードＮＤ１を介して互いに接続される。整合回路ＩＭ２およびトランジスタＴ２は、ノードＮＤ２を介して互いに接続される。
【００１２】
整合回路ＩＭ１は、入出力ポートＰ１とノードＮＤ１との間に並列に接続されたインダクタＬ１およびスイッチＳ１を有している。整合回路ＩＭ２は、入出力ポートＰ２とノードＮＤ２との間に並列に接続されたインダクタＬ２およびスイッチＳ２を有している。整合回路ＩＭ３は、トランジスタＴ１、Ｔ２の間に接続されたインダクタＬ３を有している。なお、整合回路ＩＭ３は、インダクタＬ３の代わりに、トランジスタＴ１、Ｔ２を互いに接続する配線の抵抗や配線の負荷容量を有していてもよい。
【００１３】
例えば、各スイッチＳ１、Ｓ２は、高電子移動度トランジスタ（ＨＥＭＴ；High Electron Mobility Transistor）等の電界効果トランジスタを有している。この場合、スイッチＳ１として動作するトランジスタは、ソースおよびドレインの一方を入出力ポートＰ１に接続し、ソースおよびドレインの他方をノードＮＤ１に接続し、スイッチＳ１の短絡または開放を制御する制御信号をゲートで受ける。スイッチＳ２として動作するトランジスタは、ソースおよびドレインの一方をノードＮＤ２に接続し、ソースおよびドレインの他方を入出力ポートＰ２に接続し、スイッチＳ２の短絡または開放を制御する制御信号をゲートで受ける。
【００１４】
電界効果トランジスタは、オン状態でのソース、ドレイン間抵抗と、オフ状態でのソース、ドレイン間抵抗との比が大きく、オン状態とオフ状態とは、論理回路から２値信号をトランジスタのゲートに出力することで制御できる。このため、スイッチＳ１、Ｓ２の動作を容易に制御でき、後述するように、増幅器ＡＭＰ１を双方向増幅器として動作させることができる。
【００１５】
なお、スイッチＳ１、Ｓ２は、ＩｎＰ系やＧａＡｓ系のＨＥＭＴを有していてもよく、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを有していてもよい。スイッチＳ１、Ｓ２は、ｎ型チャネルタイプのトランジスタのソース、ドレインをｐ型チャネルタイプのトランジスタのソース、ドレインにそれぞれ接続したＣＭＯＳ伝達ゲートを含んでいてもよい。さらに、スイッチＳ１、Ｓ２は、ダイオードスイッチや、ＲＦ−ＭＥＭＳ（Radio Frequency-Micro Electro Mechanical System）スイッチを有していてもよい。
【００１６】
トランジスタＴ１のゲートは、交流成分をカットするキャパシタＣ１を介して接地線ＶＳＳに接続されている。トランジスタＴ２のゲートは、交流成分をカットするキャパシタＣ２を介して接地線ＶＳＳに接続されている。すなわち、増幅器ＡＭＰ１は、ゲート接地型のトランジスタＴ１、Ｔ２を有している。トランジスタＴ１のゲートとキャパシタＣ１とを接続するノードＮＤ３は、増幅器ＡＭＰ１の動作時にバイアス電圧ＶＧ１を受ける。トランジスタＴ２のゲートとキャパシタＣ２とを接続するノードＮＤ４は、増幅器ＡＭＰ１の動作時にバイアス電圧ＶＧ２を受ける。
【００１７】
例えば、バイアス電圧ＶＧ１、ＶＧ２は、増幅器ＡＭＰ１の外部に設けられる電圧生成回路により生成される。スイッチＳ１、Ｓ２の動作は、増幅器ＡＭＰ１の外部に設けられる制御回路により制御される。制御回路は、各スイッチＳ１、Ｓ２を短絡または開放するスイッチ制御信号（ＤＣバイアス）を各スイッチＳ１、Ｓ２に出力する。なお、電圧生成回路および制御回路は、増幅器ＡＭＰ１内に設けられてもよい。
【００１８】
増幅器ＡＭＰ１は、入出力ポートＰ１で受信する信号を増幅し、増幅した信号を入出力ポートＰ２から出力する第１モード中に、ノードＮＤ３でバイアス電圧ＶＧ１を受け、ノードＮＤ４でバイアス電圧ＶＧ１よりも高いバイアス電圧ＶＧ２を受ける。
【００１９】
増幅器ＡＭＰ１は、第１モード中に、スイッチ制御信号を受けて、図１に示すようにスイッチＳ１を短絡し、入出力ポートＰ１とノードＮＤ１とを接続する。これにより、インダクタＬ１のインピーダンスは入出力ポートＰ１側から見えなくなり、トランジスタＴ１のインピーダンスが入出力ポートＰ１側から見えるようになる。トランジスタＴ１のインピーダンスは、トランジスタＴ１のゲートサイズを調整することにより、入出力ポートＰ１の入力インピーダンスに合わせて設定されている。
【００２０】
また、増幅器ＡＭＰ１は、第１モード中に、スイッチ制御信号を受けて、図１に示すようにスイッチＳ２を開放し、スイッチＳ２による入出力ポートＰ２とノードＮＤ２との接続を遮断する。これにより、インダクタＬ２のインピーダンスが入出力ポートＰ２側から見えるようになる。このように、図１に示したスイッチＳ１、Ｓ２は、第１モードでの状態を示している。
【００２１】
整合回路ＩＭ２は、インダクタＬ２と開放されたスイッチＳ２による寄生容量とを並列に接続した並列ＬＣ回路として機能する。このため、整合回路ＩＭ２のインピーダンスＺは、式（１）により表される。ここで、符号ｊは、入出力ポートＰ１で受ける信号の角周波数、符号ωは、入出力ポートＰ１で受ける信号の周波数、符号Ｌは、インダクタＬ２のインダクタンス、符号Ｃｓｗは、スイッチＳ２の開放時の寄生容量である。
Ｚ＝ｊ・ω・Ｌ／（１−ω２・Ｌ・Ｃｓｗ）  ‥‥（１）
また、第１モードにおける増幅器ＡＭＰ１の電圧利得は、式（２）により表される。ここで、符号Ｃｇｄは、各トランジスタＴ１、Ｔ２のゲート、ドレイン間容量を示し、符号Ｌは、インダクタＬ２のインダクタンスである。なお、電圧利得が無限大になると、増幅器ＡＭＰ１は発振する。電圧利得が無限大にならないために、インダクタンスＬは、１／ω２・（Ｃｓｗ＋Ｃｇｄ）より小さい値に設定される。
電圧利得＝１／（１−ω２・（Ｃｓｗ＋Ｃｇｄ）・Ｌ）‥‥（２）
整合回路ＩＭ２がスイッチＳ２を含まず、インダクタのみを含む場合、整合回路ＩＭ２のインピーダンスＺ０は、インダクタのインダクタンスをＬ０とすると、式（３）により表される。
Ｚ０＝ｊ・ω・Ｌ０  ‥‥（３）
インピーダンスＺ０、Ｚが互いに等しいとき、式（１）の右辺と式（３）の右辺とは互いに等しいため、インダクタＬ２のインダクタンスＬは、式（４）により表される。
Ｌ＝Ｌ０／（１＋ω２・Ｌ０・Ｃｓｗ）  ‥‥（４）
式（４）中の”ω２・Ｌ０・Ｃｓｗ”は正の値であるため、インダクタＬ２のインダクタンスＬは、インダクタンスＬ０より小さくできる。すなわち、図１に示した整合回路ＩＭ２がスイッチＳ２を含むことにより、インダクタＬ２のインダクタンスＬを、スイッチＳ２を含まない整合回路のインダクタのインダクタンスＬ０に比べて小さくできる。
【００２２】
一方、増幅器ＡＭＰ１は、入出力ポートＰ２で受信する信号を増幅し、増幅した信号を入出力ポートＰ１から出力する第２モード中に、ノードＮＤ４でバイアス電圧ＶＧ２を受け、ノードＮＤ３でバイアス電圧ＶＧ２よりも高いバイアス電圧ＶＧ１を受ける。
【００２３】
増幅器ＡＭＰ１は、第２モード中に、スイッチ制御信号を受けて、スイッチＳ２を短絡し、入出力ポートＰ２とノードＮＤ２とを接続する。これにより、インダクタＬ２のインピーダンスは入出力ポートＰ２側から見えなくなり、トランジスタＴ２のインピーダンスが入出力ポートＰ２側から見えるようになる。トランジスタＴ２のインピーダンスは、トランジスタＴ２のゲートサイズを調整することにより、入出力ポートＰ２の入力インピーダンスに合わせて設定されている。
【００２４】
また、増幅器ＡＭＰ１は、第２モード中に、スイッチ制御信号を受けて、スイッチＳ１を開放し、スイッチＳ１による入出力ポートＰ１とノードＮＤ１との接続を遮断する。これにより、インダクタＬ１のインピーダンスが入出力ポートＰ１側から見えるようになる。
【００２５】
整合回路ＩＭ１は、インダクタＬ１と開放されたスイッチＳ１による寄生容量とを並列に接続した並列ＬＣ回路として機能する。このため、整合回路ＩＭ１のインピーダンスＺは、上記の式（１）により表される。第２モードでの整合回路ＩＭ２の動作は、第１モードでの整合回路ＩＭ１の動作と同様であり、第２モードでの整合回路ＩＭ１の動作は、第１モードでの整合回路ＩＭ２の動作と同様である。したがって、第２モードにおける増幅器ＡＭＰ１の電圧利得は、第１モードと同様に、式（２）により表される。すなわち、増幅器ＡＭＰ１は、スイッチＳ１、Ｓ２の切り替えにより、増幅する方向の切り替えが可能である。
【００２６】
増幅器ＡＭＰ１は、第１モードおよび第２モードでのスイッチＳ１、Ｓ２の短絡、開放の状態を除き、対称構造である。このため、第２モード中においても、上記の式（４）は成立する。この場合、式（４）の符号Ｌは、整合回路ＩＭ１のインダクタＬ１のインダクタンスを示す。したがって、第２モードにおいても、インダクタＬ１のインダクタンスＬを、スイッチＳ１を含まない場合の整合回路ＩＭ１のインダクタのインダクタンスＬ０に比べて小さくできる。
【００２７】
一般に、半導体集積回路上に搭載されるインダクタのレイアウト面積は、図８に示すように、他の素子のレイアウト面積に比べて大きい。このため、インダクタＬ１、Ｌ２のインダクタンスＬを小さくすることで、増幅器ＡＭＰ１のレイアウトサイズを小さくすることが可能になる。後述するように、各インダクタＬ１、Ｌ２のレイアウトサイズ（図８）は、各スイッチＳ１、Ｓ２を含まない場合の各整合回路ＩＭ１、ＩＭ２のインダクタのレイアウトサイズ（図７）の約５７％にできる。換言すれば、スイッチＳ１、Ｓ２の追加により、整合回路ＩＭ１、ＩＭ２の回路規模が増加することはない。
【００２８】
以上、この実施形態では、スイッチＳ１の短絡により、信号が入力される入出力ポートＰ１から、スイッチＳ１に並列に接続されたインダクタＬ１のインピーダンスを見えなくでき、トランジスタＴ１のインピーダンスにより整合を取ることができる。同様に、スイッチＳ２の短絡により、信号が入力される入出力ポートＰ２から、スイッチＳ２に並列に接続されたインダクタＬ２のインピーダンスを見えなくでき、トランジスタＴ２のインピーダンスにより整合を取ることができる。
【００２９】
さらに、第１モード中に、スイッチＳ２を開放することで、インダクタＬ２とスイッチＳ２の寄生容量とによるＬＣ回路により、インピーダンスの整合を取ることができる。同様に、第２モード中に、スイッチＳ１を開放することで、インダクタＬ１とスイッチＳ１の寄生容量とによるＬＣ回路により、インピーダンスの整合を取ることができる。
【００３０】
このため、簡易な回路により、双方向の信号に対して回路のインピーダンスを整合できる。すなわち、スイッチＳ１、Ｓ２の短絡、開放を切り替えることで、増幅器ＡＭＰ１の入力インピーダンスおよび出力インピーダンスを整合させることができ、広い周波数帯域にわたって良好な信号特性を得ることができる。換言すれば、増幅器ＡＭＰ１は、入出力ポートＰ１から信号を受ける第１モードと、入出力ポートＰ２から信号を受ける第２モードとのいずれにおいても信号を増幅できる。
【００３１】
また、スイッチＳ１、Ｓ２を含む整合回路ＩＭ１、ＩＭ２は、インダクタを含み、スイッチを含まない整合回路に比べて、インダクタＬ１、Ｌ２のサイズを小さくできる。したがって、増幅器ＡＭＰ１の回路規模を、スイッチを含まない従来の整合回路を含む増幅器に比べて削減できる。
【００３２】
図２は、別の実施形態における増幅器ＡＭＰ２の例を示している。図１と同様または同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００３３】
例えば、増幅器ＡＭＰ２は、半導体製造技術を用いて半導体基板上に作られる。増幅器ＡＭＰ２は、入出力ポートＰ１と整合回路ＩＭ１との間にキャパシタＣ５を有し、入出力ポートＰ２と整合回路ＩＭ２との間にキャパシタＣ６を有している。また、増幅器ＡＭＰ２は、キャパシタＣ５を整合回路ＩＭ１に接続するノードＮＤ５と端子Ｖ１との間に接続されたインダクタＬ５を有している。増幅器ＡＭＰ２は、キャパシタＣ６を整合回路ＩＭ２に接続するノードＮＤ６と端子Ｖ２との間に接続されたインダクタＬ６を有している。端子Ｖ１、Ｖ２は、バイアス電圧を受ける電圧端子の一例である。
【００３４】
増幅器ＡＭＰ２のその他の構成は、図１に示した増幅器ＡＭＰ１と同様である。すなわち、増幅器ＡＭＰ２は、図１と同様の接続関係を有する整合回路ＩＭ１、トランジスタＴ１、整合回路ＩＭ３、トランジスタＴ２、整合回路ＩＭ２およびキャパシタＣ１、Ｃ２を有している。
【００３５】
キャパシタＣ５は、入出力ポートＰ１で受ける信号の直流成分をカットする。インダクタＬ５は、端子Ｖ１で受ける交流成分をカットする。キャパシタＣ６は、入出力ポートＰ２で受ける信号の直流成分をカットする。インダクタＬ６は、端子Ｖ２で受ける交流成分をカットする。増幅器ＡＭＰ２の動作については、図４で説明する。
【００３６】
図３は、図２に示した増幅器ＡＭＰ２に供給されるバイアス電圧ＶＧ１、ＶＧ２を生成する電圧生成回路ＶＧＥＮの例を示している。電圧生成回路ＶＧＥＮは、増幅器ＡＭＰ２の外部に設けられてもよく、増幅器ＡＭＰ２内に設けられてもよい。バイアス電圧Ｖ１、Ｖ２は、電圧生成回路ＶＧＥＮの外部から生成され、バイアス電圧ＶＧ１、ＶＧ２を生成するために使用される。
【００３７】
電圧生成回路ＶＧＥＮは、端子Ｖ１、ＶＧ１間に直列に接続された抵抗Ｒ１、ダイオードＤ１と、端子Ｖ１、ＶＧ１間に直列に接続されたダイオードＤ２、抵抗Ｒ２とを有している。また、電圧生成回路ＶＧＥＮは、端子ＶＧ１、ＶＧ２間に接続された抵抗Ｒ３を有している。さらに、電圧生成回路ＶＧＥＮは、端子ＶＧ２、Ｖ２間に直列に接続された抵抗Ｒ４、ダイオードＤ４と、端子ＶＧ２、Ｖ２間に直列に接続されたダイオードＤ５、抵抗Ｒ５とを有している。ダイオードＤ１のアノードは、端子ＶＧ１に接続され、ダイオードＤ２のアノードは、端子Ｖ１に接続されている。ダイオードＤ４のアノードは、端子Ｖ２に接続され、ダイオードＤ５のアノードは、端子ＶＧ２に接続されている。
【００３８】
バイアス電圧Ｖ２がバイアス電圧Ｖ１より高く設定される第１モード中、ダイオードＤ４、Ｄ１のアノードからカソードに順方向電流がそれぞれ流れ、バイアス電圧ＶＧ１、ＶＧ２は、抵抗Ｒ１、Ｒ３、Ｒ４の抵抗比に応じた値に設定される。すなわち、バイアス電圧Ｖ１、ＶＧ１、ＶＧ２、Ｖ２の関係は、”Ｖ１＜ＶＧ１＜ＶＧ２＜Ｖ２”になる。第１モードでは、逆バイアスが掛かるダイオードＤ２、Ｄ５には電流が流れない。図２に示した増幅器ＡＭＰ２の端子Ｖ１、Ｖ２、ＶＧ１、ＶＧ２にバイアス電圧が供給されることにより、端子Ｖ２から端子Ｖ１に向けて、トランジスタＴ１、Ｔ２にドレイン電流が流れる。そして、入出力ポートＰ１に供給される信号は、トランジスタＴ１、Ｔ２により順次に増幅され、入出力ポートＰ２から出力される。
【００３９】
一方、バイアス電圧Ｖ１がバイアス電圧Ｖ２より高く設定される第２モードに、ダイオードＤ２、Ｄ５のアノードからカソードに順方向電流がそれぞれ流れ、バイアス電圧ＶＧ１、ＶＧ２は、抵抗Ｒ２、Ｒ３、Ｒ５の抵抗比に応じた値に設定される。すなわち、バイアス電圧Ｖ１、ＶＧ１、ＶＧ２、Ｖ２の関係は、”Ｖ１＞ＶＧ１＞ＶＧ２＞Ｖ２”になる。第２モードでは、逆バイアスが掛かるダイオードＤ１、Ｄ４には電流が流れない。図２に示した増幅器ＡＭＰ２の端子Ｖ１、Ｖ２、ＶＧ１、ＶＧ２にバイアス電圧が供給されることにより、端子Ｖ１から端子Ｖ２に向けてトランジスタＴ１、Ｔ２にドレイン電流が流れる。そして、入出力ポートＰ２に供給される信号は、トランジスタＴ２、Ｔ１により順次に増幅され、入出力ポートＰ１から出力される。
【００４０】
以上、この実施形態においても、図１に示した実施形態と同様に、スイッチＳ１、Ｓ２の短絡、開放を切り替えることで、双方向増幅器を実現できる。また、インダクタＬ１、Ｌ２のサイズを従来に比べて小さくでき、増幅器ＡＭＰ２の回路規模を従来に比べて削減できる。
【００４１】
さらに、入出力ポートＰ１側のノードＮＤ５、入出力ポートＰ２側のノードＮＤ６、トランジスタＴ１、Ｔ２のゲートに、第１モードおよび第２モードに応じてバイアス電圧を印加することで、増幅器ＡＭＰ２に供給される信号をトランジスタＴ１、Ｔ２により順次に増幅できる。
【００４２】
図４は、別の実施形態における増幅器ＡＭＰ３の例を示している。図１および図２と同様または同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００４３】
例えば、増幅器ＡＭＰ３は、半導体製造技術を用いて半導体基板上に作られる。増幅器ＡＭＰ３は、図２に示した増幅回路ＡＭＰ２のトランジスタＴ２と整合回路ＩＭ２との間に、整合回路ＩＭ４およびトランジスタＴ３とを追加している。増幅器ＡＭＰ３のその他の構成は、図２に示した増幅器ＡＭＰ２と同様である。
【００４４】
整合回路ＩＭ４は、トランジスタＴ２、Ｔ３の間に接続されたインダクタＬ４を有している。トランジスタＴ３のゲートは、交流成分をカットするキャパシタＣ３を介して接地線ＶＳＳに接続されている。トランジスタＴ３のゲートとキャパシタＣ３とを接続するノードＮＤ７は、増幅器ＡＭＰ３の動作時にバイアス電圧ＶＧ１を受ける。
【００４５】
例えば、バイアス電圧ＶＧ１、ＶＧ２、ＶＧ３は、増幅器ＡＭＰ３の外部に設けられる電圧生成回路により生成される。スイッチＳ１、Ｓ２の動作は、増幅器ＡＭＰ３の外部に設けられる制御回路により制御される。なお、電圧生成回路および制御回路は、増幅器ＡＭＰ３内に設けられてもよい。
【００４６】
図５は、図４に示した増幅器ＡＭＰ３に供給されるバイアス電圧ＶＧ１、ＶＧ２、ＶＧ３を生成する電圧生成回路ＶＧＥＮの例を示している。図３に示した電圧生成回路ＶＧＥＮと同様または同一の要素については、同じ符号を付し、詳細な説明は省略する。電圧生成回路ＶＧＥＮは、増幅器ＡＭＰ３の外部に設けられてもよく、増幅器ＡＭＰ３内に設けられてもよい。バイアス電圧Ｖ１、Ｖ２は、電圧生成回路ＶＧＥＮの外部から生成され、バイアス電圧ＶＧ１、ＶＧ２、バイアス電圧Ｖ１、Ｖ２は、電圧生成回路ＶＧＥＮの外部から生成され、バイアス電圧ＶＧ１、ＶＧ２、ＶＧ３を生成するために使用される。を生成するために使用される。
【００４７】
電圧生成回路ＶＧＥＮは、図３に示した抵抗Ｒ３、Ｒ４の間に抵抗Ｒ６を有している。そして、抵抗Ｒ６、Ｒ４の接続ノードは、端子ＶＧ３に接続されている。電圧生成回路ＶＧＥＮのその他の構成は、図３と同様である。例えば、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６の比は、１：９：１０：９：１：１０に設定されている。これにより、バイアス電圧Ｖ２がバイアス電圧Ｖ１より高く設定される第１モード中に、抵抗Ｒ１、Ｒ３、Ｒ６、Ｒ４の抵抗比１：１０：１０：９に応じた電圧が端子ＶＧ１、ＶＧ２、ＶＧ３に生成される。バイアス電圧Ｖ１がバイアス電圧Ｖ２より高く設定される第２モード中に、抵抗Ｒ２、Ｒ３、Ｒ６、Ｒ５の抵抗比１：１０：１０：９に応じた電圧が端子ＶＧ３、ＶＧ２、ＶＧ１に生成される。
【００４８】
図６は、図４に示した増幅器ＡＭＰ３に供給されるバイアス電圧Ｖ１、Ｖ２、ＶＧ１、ＶＧ２、ＶＧ３の例を示している。入出力ポートＰ１で受信する信号を増幅し、増幅した信号を入出力ポートＰ２から出力する第１モード中、スイッチＳ１は短絡され（ＯＮ）、スイッチＳ２は開放される（ＯＦＦ）。第１モードでは、端子Ｖ１は接地電圧ＶＳＳに設定され、ＶＧ１端子は接地電圧ＶＳＳ以上に設定され、端子ＶＧ２はバイアス電圧ＶＯ１に設定され、端子ＶＧ３はバイアス電圧ＶＯ２に設定され、端子Ｖ２はバイアス電圧ＶＯ３に設定される。例えば、バイアス電圧ＶＯ１は、バイアス電圧ＶＧ１より高く、バイアス電圧ＶＯ２は、バイアス電圧ＶＯ１より高く、バイアス電圧ＶＯ３は、バイアス電圧ＶＯ２より高い。
【００４９】
入出力ポートＰ２で受信する信号を増幅し、増幅した信号を入出力ポートＰ１から出力する第２モード中、スイッチＳ１は開放され（ＯＦＦ）、スイッチＳ２は短絡される（ＯＮ）。第２モードでは、端子Ｖ２は接地電圧ＶＳＳに設定され、ＶＧ３は接地電圧ＶＳＳ以上に設定され、端子ＶＧ２はバイアス電圧ＶＯ１に設定され、端子ＶＧ１はバイアス電圧ＶＯ２に設定され、端子Ｖ１はバイアス電圧ＶＯ３に設定される。例えば、バイアス電圧ＶＯ１は、バイアス電圧ＶＧ３より高く、バイアス電圧ＶＯ２は、バイアス電圧ＶＯ１より高く、バイアス電圧ＶＯ３は、バイアス電圧ＶＯ２より高い。
【００５０】
図７は、図４に示した整合回路ＩＭ３、ＩＭ４のレイアウトの例を示している。図７において、破線のパターンは金属配線Ｍ１１、Ｍ１２を示し、網掛けで示した実線のパターンは金属配線Ｍ２１を示している。金属配線Ｍ１１、Ｍ１２は、第１金属配線層を用いて配線され、金属配線Ｍ２１、Ｍ２２は、第２金属配線層を用いて配線される。例えば、第１金属配線層は、第２金属配線層に比べて半導体基板の近くに位置する。図７において、Ｘ印を付けた矩形は第１金属配線層と第２金属配線層とを接続するコンタクトを示す。
【００５１】
例えば、整合回路ＩＭ３において、金属配線Ｍ１１はトランジスタＴ１に接続され、金属配線Ｍ２２はトランジスタＴ２に接続され、金属配線Ｍ２１はインダクタＬ３として機能する。例えば、インダクタＬ３のインダクタンスは１６０ｐＨである。同様に、整合回路ＩＭ４において、金属配線Ｍ１１はトランジスタＴ２に接続され、金属配線Ｍ１２はトランジスタＴ３に接続され、金属配線Ｍ２１はインダクタＬ４として機能する。
【００５２】
１単位の長さを“Ｌ”とする場合、整合回路ＩＭ３、ＩＭ４の各インダクタＬ３、Ｌ４のレイアウトサイズは、例えば、幅が７Ｌで高さが５Ｌである。なお、図７に示したレイアウトは、図１および図２に示した整合回路ＩＭ３に用いられてもよい。また、図７は、整合回路ＩＭ１がスイッチＳ１を含まない場合に、整合回路ＩＭ１に含まれるインダクタのレイアウトを示し、整合回路ＩＭ２がスイッチＳ２を含まない場合に、整合回路ＩＭ２に含まれるインダクタのレイアウトを示している。
【００５３】
図８は、図４に示した整合回路ＩＭ１、ＩＭ２のレイアウトの例を示している。図７と同様に、破線のパターンは金属配線Ｍ１３、Ｍ１４、Ｍ１５、Ｍ１６を示し、網掛けで示した実線のパターンは金属配線Ｍ２３、Ｍ２４を示し、Ｘ印を付けた矩形は第１金属配線層と第２金属配線層とを接続するコンタクトを示す。金属配線Ｍ１３、Ｍ１４、Ｍ１５、Ｍ１６は、第１金属配線層を用いて配線され、金属配線Ｍ２３、Ｍ２４は、第２金属配線層を用いて配線される。
【００５４】
また、図８において、破線のＸ印を付けた矩形は、半導体基板と第１金属配線層とを接続するコンタクト、または半導体基板と第２金属配線層とを接続するコンタクトを示している。斜線のパターンはゲート配線ＧＴを示し、一点鎖線のパターンは、トランジスタＴＲのソースおよびドレインを示している。ゲート配線ＧＴは、コンタクトを介して金属配線Ｍ１４に接続されている。例えば、トランジスタＴＲは、図４に示したスイッチＳ１またはＳ２として動作するＩｎＰ系のｎ型チャネルタイプのＨＥＭＴである。
【００５５】
例えば、整合回路ＩＭ１において、金属配線Ｍ１３はノードＮＤ５に接続され、金属配線Ｍ２４はノードＮＤ１に接続され、金属配線Ｍ２３はインダクタＬ１として機能する。例えば、インダクタＬ１のインダクタンスは、７０ｐＨであり、図７に示したインダクタＬ３のインダクタンスの半分以下である。
【００５６】
整合回路ＩＭ１のトランジスタＴＲは、第１モード中にゲートＧＴでハイレベルを受け、ソース、ドレイン間を短絡する。これにより、インダクタＬ１のインピーダンスは、入出力ポートＰ１側から見えなくなる。整合回路ＩＭ１のトランジスタＴＲは、第２モード中にゲートＧＴでロウレベルを受け、ソース、ドレイン間の接続を遮断する。これにより、インダクタＬ１のインピーダンスは、入出力ポートＰ１側から見えるようになる。整合回路ＩＭ１のトランジスタＴＲは、ゲートＧＴにロウレベルが供給されている期間、キャパシタとして機能し、整合回路ＩＭ１は並列ＬＣ回路として機能する。
【００５７】
同様に、整合回路ＩＭ２において、金属配線Ｍ１３はノードＮＤ６に接続され、金属配線Ｍ２４はノードＮＤ２に接続され、金属配線Ｍ２３はインダクタＬ２として機能する。例えば、インダクタＬ２のインダクタンスは、７０ｐＨであり、図７に示したインダクタＬ３のインダクタンスの半分以下である。
【００５８】
整合回路ＩＭ２のトランジスタＴＲは、第２モード中にゲートＧＴでハイレベルを受け、ソース、ドレイン間を短絡する。これにより、インダクタＬ２のインピーダンスは入出力ポートＰ２側から見えなくなる。整合回路ＩＭ２のトランジスタＴＲは、第１モード中にゲートＧＴでロウレベルを受け、ソース、ドレイン間の接続を遮断する。これにより、インダクタＬ２のインピーダンスは、入出力ポートＰ２側から見えるようになる。整合回路ＩＭ２のトランジスタＴＲは、ゲートＧＴにロウレベルが供給されている期間、キャパシタとして機能し、整合回路ＩＭ２は並列ＬＣ回路として機能する。
【００５９】
例えば、トランジスタＴＲが遮断されているときの寄生容量は、１０ｆＦである。なお、図８に示したレイアウトは、図１および図２に示した整合回路ＩＭ１、ＩＭ２に用いられてもよい。
【００６０】
インダクタＬ１またはＬ２を見えなくするとともに、キャパシタとして機能するトランジスタＴＲを、各整合回路ＩＭ１、ＩＭ２に含めることで、各インダクタＬ１、Ｌ２のサイズを小さくできる。例えば、１単位の長さを“Ｌ”とする場合、整合回路ＩＭ１、ＩＭ２のレイアウトサイズは、幅が４Ｌで高さが５Ｌである。上述したように、図７は、整合回路ＩＭ１がスイッチＳ１を含まない場合に、整合回路ＩＭ１に含まれるインダクタのレイアウトを示し、整合回路ＩＭ２がスイッチＳ２を含まない場合に、整合回路ＩＭ２に含まれるインダクタのレイアウトを示している。したがって、各整合回路ＩＭ１、ＩＭ２のレイアウトサイズは、スイッチＳ１、Ｓ２を含まない場合のレイアウトサイズの約５７％にできる。
【００６１】
図９は、図４に示した増幅器ＡＭＰ３の第１モードでの動作の例を示している。図９は、回路シミュレーションにより得られたＳパラメータを示しており、縦軸は利得を示し、横軸は増幅器ＡＭＰ３で受ける信号の周波数を示している。第１モードでは、増幅器ＡＭＰ３は、入出力ポートＰ１で受信する信号を増幅し、増幅した信号を入出力ポートＰ２から出力する。
【００６２】
パラメータＳ（２，１）は、入出力ポートＰ１から信号を入力したときに入出力ポートＰ２に通過する信号の特性（すなわち、利得）を示している。パラメータＳ（１，１）は、入出力ポートＰ１から信号を入力したときに入出力ポートＰ１に反射する信号の特性（すなわち、入力反射特性）を示している。パラメータＳ（２，２）は、入出力ポートＰ２から信号を入力したときに入出力ポートＰ２に反射する信号の特性（すなわち、出力反射特性）を示している。
【００６３】
例えば、最大利得から３ｄＢ低い周波数帯域を増幅器ＡＭＰ３の動作領域とする場合、ほぼ１００ＧＨｚから１５５ＧＨｚの信号に対して十分な利得を得ることができる。動作領域における反射特性は−５ｄＢより低く、良好である。
【００６４】
図１０は、図４に示した増幅器ＡＭＰ３の第２モードでの動作の例を示している。図９と同様の要素については、詳細な説明は省略する。図１０は、図９と同様に、回路シミュレーションにより得られたＳパラメータを示している。第２モードでは、増幅器ＡＭＰ３は、入出力ポートＰ２で受信する信号を増幅し、増幅した信号を入出力ポートＰ１から出力する。
【００６５】
パラメータＳ（２，１）は、入出力ポートＰ２から信号を入力したときに入出力ポートＰ１に通過する信号の特性（すなわち、利得）を示している。パラメータＳ（１，１）は、入出力ポートＰ２から信号を入力したときに入出力ポートＰ２に反射する信号の特性（すなわち、入力反射特性）を示している。パラメータＳ（２，２）は、入出力ポートＰ１から信号を入力したときに入出力ポートＰ１に反射する信号の特性（すなわち、出力反射特性）を示している。
【００６６】
例えば、最大利得から３ｄＢ低い周波数帯域を増幅器ＡＭＰ３の動作領域とする場合、ほぼ９５ＧＨｚから１５０ＧＨｚの信号に対して十分な利得を得ることができ、反射特性も良好である。
【００６７】
図１１は、別の増幅器の例を示している。増幅器ＡＭＰ４は、図４に示した増幅器ＡＭＰ２から整合回路ＩＭ１を削除し、図４に示した整合回路ＩＭ２の代わりに整合回路ＩＭ５を有している。すなわち、増幅器ＡＭＰ４は、入出力ポートＰ１がキャパシタＣ３を介してトランジスタＴ１に接続されている。整合回路ＩＭ５は、トランジスタＴ３とキャパシタＣ４との間に接続されたインダクタＬ５を有している。増幅器ＡＭＰ４のその他の構成は、図４に示した増幅器ＡＭＰ３と同様である。
【００６８】
図１２は、図１１に示した増幅器ＡＭＰ４の第１モードでの動作の例を示している。図９と同様の要素については、詳細な説明は省略する。図１２は、回路シミュレーションにより得られたＳパラメータを示している。パラメータＳ（２，１）、パラメータＳ（１，１）、パラメータＳ（２，２）の意味は、図９と同様である。
【００６９】
図１２において、最大利得から３ｄＢ低い周波数帯域を増幅器ＡＭＰ４の動作領域とする場合、ほぼ１０５ＧＨｚから１５５ＧＨｚの信号に対して十分な利得を得ることができ、反射特性も良好である。
【００７０】
図１３は、図１１に示した増幅器ＡＭＰ４の第２モードでの動作の例を示している。図１０と同様の要素については、詳細な説明は省略する。図１３は、回路シミュレーションにより得られたＳパラメータを示している。パラメータＳ（２，１）、パラメータＳ（１，１）、パラメータＳ（２，２）の意味は、図１０と同様である。
【００７１】
図１３において、最大利得はほぼ１３ｄＢであり、図１２に示した第１モードに比べて８ｄＢほど低い。また、最大利得は、図９および図１０に示した増幅器ＡＭＰ３の最大利得に比べても低い。さらに、最大利得から３ｄＢ低い周波数帯域（ほぼ９５ＧＨｚから１５０ＧＨｚ）においてパラメータＳ（１，１）、パラメータＳ（２，２）は、ともに−３ｄＢより高く、反射特性は悪い。
【００７２】
以上、この実施形態においても、図１から図４に示した実施形態と同様に、スイッチＳ１、Ｓ２の短絡、開放を切り替えることで、双方向増幅器を実現できる。また、インダクタＬ１、Ｌ２のサイズを従来の約５７％にでき、増幅器ＡＭＰ２の回路規模を従来に比べて削減できる。また、入出力ポートＰ１側のノードＮＤ５、入出力ポートＰ２側のノードＮＤ６、トランジスタＴ１、Ｔ２、Ｔ３のゲートに、第１モードおよび第２モードに応じてバイアス電圧を印加することで、増幅器ＡＭＰ３に供給される信号をトランジスタＴ１、Ｔ２により順次に増幅できる。
【００７３】
なお、図４では、増幅器ＡＭＰ３は、３つのゲート接地されたトランジスタＴ１、Ｔ２、Ｔ３を含んでいるが、４つ以上のゲート接地されたトランジスタを含んでいてもよい。この場合にも、スイッチＳ１（またはＳ２）を含む整合回路ＩＭ１（またはＩＭ２）は、入出力ポートＰ１と入出力ポートＰ２にそれぞれ配置すればよい。また、入出力ポートＰ１に接続された端子Ｖ１と入出力ポートＰ２に接続された端子Ｖ２とにバイアス電圧を印加し、トランジスタのゲートに順次値の異なるバイアス電圧を印加することで、バイアス電圧に応じて、上述した第１モードまたは第２モードの動作を実現できる。
【００７４】
図１４は、図１、図２、図４に示した増幅器ＡＭＰ１、ＡＭＰ２、ＡＭＰ３を含む送受信器ＴＲＳＶおよび通信装置ＣＤの一実施形態を示している。例えば、通信装置ＣＤは、携帯電話、無線ＬＡＮ（Local Area Network）、レーダー等の無線通信機器である。
【００７５】
送受信器ＴＲＳＶは、増幅器ＡＭＰａ、ＡＭＰｂ、ミキサＭＩＸ、局部発振器ＬＯおよびスイッチ回路ＳＷ１を有している。各増幅器ＡＭＰａ、ＡＭＰｂは、図１、図２、図４に示した増幅器ＡＭＰ１、ＡＭＰ２またはＡＭＰ３のいずれかである。通信装置ＣＤは、送受信器ＴＲＳＶ、電圧生成回路ＶＧＥＮ、制御回路ＣＴＲＬ、受信回路ＲＳＶ、送信回路ＴＲＳおよびアンテナＡＮＴを有している。
【００７６】
例えば、送受信器ＴＲＳＶは、１つの機能マクロや１つの半導体集積回路チップに含まれている。あるいは、送受信器ＴＲＳＶ、電圧生成回路ＶＧＥＮ、制御回路ＣＴＲＬ、受信回路ＲＳＶおよび送信回路ＴＲＳは、１つの半導体集積回路チップＬＳＩに含まれていてもよい。なお、通信装置ＣＤは、基板上に搭載される複数の半導体集積回路チップを有していてもよい。この場合、送受信器ＴＲＳＶ、電圧生成回路ＶＧＥＮ、制御回路ＣＴＲＬ、受信回路ＲＳＶおよび送信回路ＴＲＳは、複数の半導体集積回路チップのいずれかに含まれていてもよい。
【００７７】
送受信器ＴＲＳＶにおいて、増幅器ＡＭＰａ、ミキサＭＩＸ、増幅器ＡＭＰｂは、アンテナＡＮＴとスイッチ回路ＳＷ１との間に直列に接続され、局部発振器ＬＯはミキサＭＩＸに接続されている。
【００７８】
例えば、増幅器ＡＭＰａの整合回路ＩＭ１、ＩＭ２（図１、図２または図４）は、図８に示したレイアウトを用いて製造され、増幅器ＡＭＰａの整合回路ＩＭ３、ＩＭ４（図１、図２または図４）は、図７に示したレイアウトを用いて製造される。このため、増幅器ＡＭＰａのＳパラメータ特性は、図９および図１０と同様である。
【００７９】
増幅器ＡＭＰａは、アンテナＡＮＴで受けた信号を受信回路ＲＳＶに出力する受信モード中に、アンテナＡＮＴからの高周波の信号を増幅し、増幅した信号をミキサＭＩＸに出力する。増幅器ＡＭＰａは、送信回路ＴＲＳから出力される信号をアンテナＡＮＴに出力する送信モード中に、ミキサＭＩＸからの高周波の信号を増幅し、アンテナＡＮＴに出力する。
【００８０】
ミキサＭＩＸは、受信モード中、増幅器ＡＭＰａから受ける高周波の信号ＲＦ（Radio Frequency）を局部発振器ＬＯにより生成されるクロックと混合して、周波数の低い信号ＩＦ（Intermediate Frequency）を生成する（ダウンコンバート）。また、ミキサＭＩＸは、送信モード中、増幅器ＡＭＰｂから受ける信号ＩＦを局部発振器ＬＯにより生成されるクロックと混合して、信号ＲＦを生成する（アップコンバート）。このように、ミキサＭＩＸは双方向ミキサである。
【００８１】
例えば、増幅器ＡＭＰｂの整合回路ＩＭ３、ＩＭ４（図１、図２または図４）は、図７と同様のレイアウトを用いて製造され、増幅器ＡＭＰｂの整合回路ＩＭ１、ＩＭ２（図１、図２または図４）は、図８と同様のレイアウトを用いて製造される。増幅器ＡＭＰｂに含まれるインダクタＬ１、Ｌ２、Ｌ３およびＬ４は、中間周波数の信号のインピーダンスの整合に使用される。このため、増幅器ＡＭＰｂに含まれるインダクタＬ１、Ｌ２、Ｌ３およびＬ４のサイズは、増幅器ＡＭＰａに含まれるインダクタＬ１、Ｌ２、Ｌ３およびＬ４のサイズよりも大きい。しかしながら、スイッチＳ１、Ｓ２を各整合回路ＩＭ１、ＩＭ２に含めることによる各インダクタＬ１、Ｌ２のサイズの削減効果は、図７および図８と同様である。
【００８２】
増幅器ＡＭＰｂは、受信モード中、ミキサＭＩＸからの信号ＩＦを増幅し、増幅した信号をスイッチ回路ＳＷ１を介して受信回路ＲＣＶに出力する。また、増幅器ＡＭＰｂは、送信モード中、スイッチ回路ＳＷ１を介して送信回路ＴＲＳから出力される信号を増幅し、増幅した信号をミキサＭＩＸに出力する。
【００８３】
スイッチ回路ＳＷ１は、受信モード中に増幅器ＡＭＰｂの入出力ポートを受信回路ＲＣＶの入力に接続し、増幅器ＡＭＰｂからの信号を受信回路ＲＣＶに伝達する。また、スイッチ回路ＳＷ１は、送信モード中に送信回路ＴＲＳの出力を増幅器ＡＭＰｂの入出力ポートに接続し、送信回路ＴＲＳからの信号を増幅器ＡＭＰｂに伝達する。
【００８４】
増幅器ＡＭＰａ、ＡＭＰｂが図１に示した増幅器ＡＭＰ１の場合、電圧生成回路ＶＧＥＮは、端子ＶＧ１、ＶＧ２に供給するバイアス電圧を増幅器ＡＭＰａ、ＡＭＰｂ毎に生成する。増幅器ＡＭＰａ、ＡＭＰｂが図２に示した増幅器ＡＭＰ２の場合、電圧生成回路ＶＧＥＮは、図３に示したように、端子Ｖ１、Ｖ２、ＶＧ１、ＶＧ２に供給するバイアス電圧を増幅器ＡＭＰａ、ＡＭＰｂ毎に生成する。増幅器ＡＭＰａ、ＡＭＰｂが図４に示した増幅器ＡＭＰ３の場合、電圧生成回路ＶＧＥＮは、図５に示したように、端子Ｖ１、Ｖ２、ＶＧ１、ＶＧ２、ＶＧ３に供給するバイアス電圧を増幅器ＡＭＰａ、ＡＭＰｂ毎に生成する。例えば、受信モードは第１モードであり、送信モードは第２モードである。
【００８５】
制御回路ＣＴＲＬは、受信モードおよび送信モードに応じて、増幅器ＡＭＰａ、ＡＭＰｂ、ミキサＭＩＸ、スイッチ回路ＳＷ１の動作を制御する。制御回路ＣＴＲＬから増幅器ＡＭＰａ、ＡＭＰｂにそれぞれ出力される制御信号は、図１、図２または図４に示したスイッチＳ１、Ｓ２の動作を制御する。
【００８６】
受信回路ＲＣＶは、アンテナＡＮＴを介して受信した信号に含まれる音声データ、文字データ、画像データ等を受け、受けたデータを処理する。送信回路ＴＲＳは、音声データ、文字データ、画像データ等を含む信号を生成し、生成した信号を増幅器ＡＭＰｂに出力する。
【００８７】
図１５は、通信装置ＣＤの別の例を示している。例えば、通信装置ＣＤは、携帯電話等の無線通信機器である。通信装置ＣＤは、送受信器ＴＲＳＶ、電圧生成回路ＶＧＥＮ、制御回路ＣＴＲＬ、受信回路ＲＳＶ、送信回路ＴＲＳおよびアンテナＡＮＴを有している。
【００８８】
送受信器ＴＲＳＶは、受信用の増幅器ＡＭＰｒ１、ＡＭＰｒ２、ミキサＭＩＸｒ、局部発振器ＬＯｒ、送信用の増幅器ＡＭＰｔ１、ＡＭＰｔ２、ミキサＭＩＸｔ、局部発振器ＬＯｔおよびスイッチ回路ＳＷ２を有している。例えば、増幅器ＡＭＰｒ１、ＡＭＰｒ２、ＡＭＰｔ１、ＡＭＰｔ２は、図１１に示した増幅器ＡＭＰ４であり、入出力ポートＰ１を入力ポートに使用し、入出力ポートＰ２を出力ポートに使用している。
【００８９】
スイッチ回路ＳＷ２は、アンテナＡＮＴに接続されており、アンテナＡＮＴで受信した信号を増幅器ＡＭＰｒ１に伝達し、増幅器ＡＭＰｔ１からの信号をアンテナＡＮＴに出力する。増幅器ＡＭＰｒ１、ＡＭＰｔ１で扱う信号は、高周波信号ＲＦであるため、スイッチ回路ＳＷ２による信号の伝送損失は、図１４に示した中間周波数ＩＦの信号を扱うスイッチ回路ＳＷ１による伝送損失より大きい。また、伝送損失を小さくするためには、スイッチ回路ＳＷ２は複雑な回路になる。換言すれば、図１４に示した送受信器ＴＲＳＶおよび通信装置ＣＤでは、スイッチ回路ＳＷ１を、ダウンコンバートされた周波数の低い信号の伝送経路に配置できる。このため、スイッチ回路ＳＷ１の伝送損失をスイッチ回路ＳＷ２の伝送損失に比べて小さくでき、スイッチ回路ＳＷ１の回路規模をスイッチ回路ＳＷ２の回路規模に比べて小さくできる。
【００９０】
以上、この実施形態においても、図１から図１３に示した増幅器ＡＭＰ１、ＡＭＰ２、ＡＭＰ３の効果と同様に、スイッチＳ１、Ｓ２の短絡、開放を切り替えることで、双方向増幅器を実現できる。また、インダクタＬ１、Ｌ２のサイズを従来に比べて小さくでき、増幅器ＡＭＰ２の回路規模を従来に比べて削減できる。この結果、送受信器ＴＲＳＶの回路規模を従来に比べて削減でき、通信装置ＣＤのコストを従来に比べて削減できる。
【００９１】
さらに、スイッチ回路ＳＷ１をダウンコンバートされた周波数の低い信号の伝達経路に配置できるため、スイッチ回路ＳＷ１による伝送損失を、図１５に示したスイッチ回路ＳＷ２による伝送損失より小さくできる。換言すれば、アンテナＡＮＴ側にスイッチ回路がないため、図１５に示した通信装置ＣＤに比べて、受信雑音の発生を抑制でき、アンテナＡＮＴから出力する信号の電力を大きくできる。
【００９２】
図１６は、図２に示した増幅器ＡＭＰ２に供給されるバイアス電圧Ｖ１、Ｖ２、ＶＧ１、ＶＧ２を生成する電圧生成回路ＶＧＥＮの別の例を示している。電圧生成回路ＶＧＥＮは、バイアス電圧Ｖ１を生成する電圧生成部ＶＧＥＮ１、バイアス電圧Ｖ２を生成する電圧生成部ＶＧＥＮ２、バイアス電圧Ｖ３を生成する電圧生成部ＶＧＥＮ３およびバイアス電圧Ｖ４を生成する電圧生成部ＶＧＥＮ４を有している。
【００９３】
電圧生成部ＶＧＥＮ１は、電圧線ＶＯ２と接地線ＶＳＳとの間に接続されたｐＭＯＳトランジスタＰ１およびｎＭＯＳトランジスタＮ１を有している。ｐＭＯＳトランジスタＰ１のゲートは、モード信号ＭＤ２の論理を反転した信号を受け、ｎＭＯＳトランジスタＮ１のゲートは、モード信号ＭＤ１を受けている。電圧生成部ＶＧＥＮ２は、電圧線ＶＯ２と接地線ＶＳＳとの間に接続されたｐＭＯＳトランジスタＰ２およびｎＭＯＳトランジスタＮ２を有している。ｐＭＯＳトランジスタＰ２のゲートは、モード信号ＭＤ１の論理を反転した信号を受け、ｎＭＯＳトランジスタＮ２のゲートは、モード信号ＭＤ２を受けている。
【００９４】
電圧生成部ＶＧＥＮ３は、電圧線ＶＯ１と接地線ＶＳＳとの間に接続されたｐＭＯＳトランジスタＰ３およびｎＭＯＳトランジスタＮ３を有している。ｐＭＯＳトランジスタＰ３のゲートは、モード信号ＭＤ２の論理を反転した信号を受け、ｎＭＯＳトランジスタＮ３のゲートは、モード信号ＭＤ１を受けている。電圧生成部ＶＧＥＮ４は、電圧線ＶＯ１と接地線ＶＳＳとの間に接続されたｐＭＯＳトランジスタＰ４およびｎＭＯＳトランジスタＮ４を有している。ｐＭＯＳトランジスタＰ４のゲートは、モード信号ＭＤ１の論理を反転した信号を受け、ｎＭＯＳトランジスタＮ４のゲートは、モード信号ＭＤ２を受けている。
【００９５】
例えば、モード信号ＭＤ１、ＭＤ２は、スイッチＳ１、Ｓ２の動作を制御する制御回路により生成される。例えば、モード信号ＭＤ１は、スイッチＳ１が短絡され、スイッチＳ２が開放される第１モード中にハイレベルに設定され、スイッチＳ１が開放され、スイッチＳ２が短絡される第２モード中にロウレベルに設定される。例えば、モード信号ＭＤ２は、スイッチＳ１が短絡され、スイッチＳ２が開放される第１モード中にロウレベルに設定され、スイッチＳ１が開放され、スイッチＳ２が短絡される第２モード中にハイレベルに設定される。
【００９６】
なお、スイッチＳ１の動作は、モード信号ＭＤ１により制御されてもよく、スイッチＳ２の動作は、モードＭＤ２により制御されてもよい。スイッチＳ１、Ｓ２が電界効果トランジスタの場合、ｎ型チャネルタイプのトランジスタを用いることが好ましい。また、電圧線ＶＯ２に供給されるバイアス電圧ＶＯ２は、電圧線ＶＯ１に供給されるバイアス電圧ＶＯ１より高い。なお、電圧生成回路ＶＧＥＮは、バイアス電圧ＶＯ１、ＶＯ２を生成するレギュレータ等の回路を有していてもよい。また、図３および図５に示した電圧生成回路ＶＧＥＮは、電圧生成部ＶＧＥＮ１、ＶＧＥＮ２を有していてもよく、この場合、バイアス電圧Ｖ１、Ｖ２は、電圧生成部ＶＧＥＮ１、ＶＧＥＮ２により生成される。
【００９７】
図１７は、図１６に示した電圧生成回路ＶＧＥＮの動作の例を示している。図１６に示した電圧生成回路ＶＧＥＮは、モード信号ＭＤ１がハイレベルに設定される第１モード中、例えば、端子Ｖ１を接地電圧ＶＳＳに設定し、端子ＶＧ１を接地電圧ＶＳＳ以上に設定し、端子ＶＧ２をバイアス電圧Ｖ１より高いバイアス電圧ＶＯ１に設定し、端子Ｖ２をバイアス電圧ＶＯ１より高いバイアス電圧ＶＯ２に設定する。
【００９８】
端子Ｖ１、Ｖ２、ＶＧ１、ＶＧ２へのバイアス電圧の設定により、図２に示した端子Ｖ２から端子Ｖ１に向けてトランジスタＴ１、Ｔ２にドレイン電流が流れる。そして、入出力ポートＰ１に供給される信号は、トランジスタＴ１、Ｔ２により順次に増幅され、入出力ポートＰ２から出力される。
【００９９】
一方、電圧生成回路ＶＧＥＮは、モード信号ＭＤ２がハイレベルに設定される第２モード中に、例えば、端子Ｖ１をバイアス電圧ＶＯ２に設定し、端子Ｖ２を接地電圧ＶＳＳに設定し、端子ＶＧ１をバイアス電圧ＶＯ１に設定し、端子ＶＧ２を接地電圧ＶＳＳに設定する。端子Ｖ１、Ｖ２、ＶＧ１、ＶＧ２へのバイアス電圧の設定により、第１モードと同様に、図２に示した端子Ｖ１から端子Ｖ２に向けてトランジスタＴ１、Ｔ２にドレイン電流が流れる。そして、入出力ポートＰ２に供給される信号は、トランジスタＴ２、Ｔ１により順次に増幅され、入出力ポートＰ１から出力される。
【０１００】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１）
第１端子と第２端子との間に直列に配置され、ゲート接地された複数の第１トランジスタと、
前記第１端子と、前記複数の第１トランジスタのうち一端側に配置される第２トランジスタとの間に接続された第１インダクタと、
前記第１端子と前記第２トランジスタとの間に接続され、前記第１端子で受信する信号を前記第２端子に出力する第１モード中に短絡され、前記第２端子で受信する信号を前記第１端子に出力する第２モード中に開放される第１スイッチと、
前記第２端子と、前記複数の第１トランジスタのうち他端側に配置される第３トランジスタとの間に接続された第２インダクタと、
前記第２端子と前記第３トランジスタとの間に接続され、前記第１モード中に開放され、前記第２モード中に短絡される第２スイッチと
を備えていることを特徴とする増幅器。
（付記２）
前記第１スイッチは、ソース、ドレインの一方が前記第１端子に接続され、ソース、ドレインの他方が前記第２トランジスタに接続され、前記第１モード中にソース、ドレイン間を導通する電圧をゲートで受け、前記第２モード中にソース、ドレイン間を遮断する電圧をゲートで受ける電界効果トランジスタを含み、
前記第２スイッチは、ソース、ドレインの一方が前記第２端子に接続され、ソース、ドレインの他方が前記第３トランジスタに接続され、前記第１モード中にソース、ドレイン間を遮断する電圧をゲートで受け、前記第２モード中にソース、ドレイン間を導通する電圧をゲートで受ける電界効果トランジスタを含むこと
を特徴とする付記１に記載の増幅器。
（付記３）
一端が前記第１端子と前記第１インダクタとの間に接続され、他端が第１電圧端子に接続された第３インダクタと、
一端が前記第２端子と前記第２インダクタとの間に接続され、他端が第２電圧端子に接続された第４インダクタと
を備え、
前記第１モード中に、前記第１電圧端子の電圧は、前記第２電圧端子の電圧より低く設定され、
前記第２モード中に、前記第１電圧端子の電圧は、前記第２電圧端子の電圧より高く設定されること
を特徴とする付記１または付記２に記載の増幅器。
（付記４）
前記第１モード中に、前記第２トランジスタのゲート電圧は、前記第１電圧端子の電圧以上に設定され、前記第３トランジスタのゲート電圧は、前記第２トランジスタのゲート電圧より高く設定され、前記第２電圧端子の電圧は、前記第３トランジスタのゲート電圧より高く設定され、
前記第２モード中に、前記第３トランジスタのゲート電圧は、前記第２電圧端子の電圧以上に設定され、前記第２トランジスタのゲート電圧は、前記第３トランジスタのゲート電圧より高く設定され、前記第１電圧端子の電圧は、前記第２トランジスタのゲート電圧より高く設定されること
を特徴とする付記３に記載の増幅器。
（付記５）
前記第１インダクタのインダクタンスは、前記第２トランジスタのゲート、ドレイン間容量をＣｇｄ、前記第１スイッチの開放時の容量をＣｓｗ、前記第１端子で受信する信号の周波数をωとする場合に、１／（ω２（Ｃｓｗ＋Ｃｇｄ））よりも小さいこと
を特徴とする付記１ないし付記４のいずれか１項に記載の増幅器。
（付記６）
前記第２インダクタのインダクタンスは、前記第３トランジスタのゲート、ドレイン間容量をＣｇｄ、前記第２スイッチの開放時の容量をＣｓｗ、前記第２端子で受信する信号の周波数をωとする場合に、１／（ω２（Ｃｓｗ＋Ｃｇｄ））よりも小さいこと
を特徴とする付記１ないし付記５のいずれか１項に記載の増幅器。
（付記７）
高周波信号が伝達される第１端子と、中間周波信号が伝達される第２端子との間に直列に接続された第１増幅器、ミキサおよび第２増幅器を備え、
前記第１増幅器は、
前記第１端子と前記ミキサとの間に直列に配置され、ゲート接地された複数の第１トランジスタと、
前記第１端子と、前記複数の第１トランジスタのうち前記第１端子側に配置される第２トランジスタとの間に接続された第１インダクタと、
前記第１端子と前記第２トランジスタとの間に接続され、前記第１端子で受信する信号を前記第２端子に出力する第１モード中に短絡され、前記第２端子で受ける信号を前記第１端子に出力する第２モード中に開放される第１スイッチと、
前記ミキサと、前記複数の第１トランジスタのうち前記ミキサ側に配置される第３トランジスタとの間に接続された第２インダクタと、
前記ミキサと前記第３トランジスタとの間に接続され、前記第１モード中に開放され、前記第２モード中に短絡される第２スイッチと
を備えていることを特徴とする送受信器。
（付記８）
前記第２増幅器は、
前記第２端子と前記ミキサとの間に直列に配置され、ゲート接地された複数の第４トランジスタと、
前記ミキサと、前記第４トランジスタのうち前記ミキサ側に配置される第５トランジスタとの間に接続された第３インダクタと、
前記ミキサと前記第５トランジスタとの間に接続され、前記第１モード中に短絡され、前記第２モード中に開放される第３スイッチと、
前記第２端子と、前記第４トランジスタのうち前記第２端子側に配置される第６トランジスタとの間に接続された第４インダクタと、
前記第２端子と前記第６トランジスタとの間に接続され、前記第１モード中に開放され、前記第２モード中に短絡される第４スイッチと
を備えていることを特徴とする付記７に記載の送受信器。
（付記９）
前記第１モード中に、前記第１端子で受ける信号を処理する受信回路に前記第２端子を接続し、前記第２モード中に、前記第１端子から出力される信号の元の信号を生成する送信回路に前記第２端子を接続するスイッチ回路を備えていること
を特徴とする付記７または付記８に記載の送受信器。
（付記１０）
高周波信号が伝達される第１端子と、中間周波信号が伝達される第２端子との間に直列に接続された第１増幅器、ミキサおよび第２増幅器と、前記第２端子を介して前記第２増幅器に接続されたスイッチ回路とを有する送受信器と、
前記第１増幅器の動作を制御する第１制御信号、前記第２増幅器の動作を制御する第２制御信号および前記スイッチ回路の動作を制御する第３制御信号を生成する制御回路と、
前記第１端子で受信する信号を前記第２端子に出力する第１モード中に、前記第１端子で受ける信号を処理する受信回路と、
前記第２端子からの信号を前記第１端子に出力する第２モード中に、前記第１端子から出力される信号の元の信号を生成する送信回路と
を備え、
前記第１増幅器は、
前記第１端子と前記ミキサとの間に直列に配置され、ゲート接地された複数の第１トランジスタと、
前記第１端子と、前記複数の第１トランジスタのうち前記第１端子側に配置される第２トランジスタとの間に接続された第１インダクタと、
前記第１端子と前記第２トランジスタとの間に接続され、前記第１制御信号に応じて、前記第１モード中に短絡され、前記第２モード中に開放される第１スイッチと、
前記ミキサと、前記複数の第１トランジスタのうち前記ミキサ側に配置される第３トランジスタとの間に接続された第２インダクタと、
前記ミキサと前記第３トランジスタとの間に接続され、前記第１制御信号に応じて、前記第１モード中に開放され、前記第２モード中に短絡される第２スイッチと
を備え、
前記スイッチ回路は、前記第３制御信号に応じて、前記第１モード中に、前記受信回路に前記第２端子を接続し、前記第２モード中に、前記送信回路に前記第２端子を接続すること
を特徴とする通信装置。
（付記１１）
一端が前記第１端子と前記第１インダクタとの間に接続され、他端が第１電圧端子に接続された第３インダクタと、
一端が前記ミキサと前記第２インダクタとの間に接続され、他端が第２電圧端子に接続された第４インダクタと、
前記第１電圧端子および前記第２電圧端子に供給する電圧を生成し、前記第１モード中に、前記第１電圧端子に供給する電圧を、前記第２電圧端子に供給する電圧より低く設定し、前記第２モード中に、前記第１電圧端子に供給する電圧を、前記第２電圧端子に供給する電圧より高く設定する電圧生成回路と
を備えていることを特徴とする付記１０に記載の通信装置。
（付記１２）
前記電圧生成回路は、
さらに、前記複数の第１トランジスタのゲートに供給する電圧を生成し、
前記第１モード中に、前記第２トランジスタのゲート電圧を前記第１電圧端子の電圧以上に設定し、前記第３トランジスタのゲート電圧を前記第２トランジスタのゲート電圧より高く設定し、前記第２電圧端子の電圧を前記第３トランジスタのゲート電圧より高く設定し、
前記第２モード中に、前記第３トランジスタのゲート電圧を前記第２電圧端子の電圧以上に設定し、前記第２トランジスタのゲート電圧を前記第３トランジスタのゲート電圧より高く設定し、前記第１電圧端子の電圧を前記第２トランジスタのゲート電圧より高く設定すること
を特徴とする付記１１に記載の通信装置。
（付記１３）
前記第２増幅器は、
前記第２端子と前記ミキサとの間に直列に配置され、ゲート接地された複数の第４トランジスタと、
前記ミキサと、前記第４トランジスタのうち前記ミキサ側に配置される第５トランジスタとの間に接続された第５インダクタと、
前記ミキサと前記第５トランジスタとの間に接続され、前記第２制御信号に応じて、前記第１モード中に短絡され、前記第２モード中に開放される第３スイッチと、
前記第２端子と、前記第４トランジスタのうち前記第２端子側に配置される第６トランジスタとの間に接続された第６インダクタと、
前記第２端子と前記第６トランジスタとの間に接続され、前記第２制御信号に応じて、前記第１モード中に開放され、前記第２モード中に短絡される第４スイッチと
を備えていることを特徴とする付記１０ないし付記１２のいずれか１項に記載の通信装置。
（付記１４）
一端が前記ミキサと前記第５インダクタとの間に接続され、他端が第３電圧端子に接続された第７インダクタと、
一端が前記第２端子と前記第６インダクタとの間に接続され、他端が第４電圧端子に接続された第８インダクタと
を備え、
前記電圧生成回路は、前記第３電圧端子および前記第４電圧端子に供給する電圧を生成し、前記第１モード中に、前記第３電圧端子に供給する電圧を、前記第４電圧端子に供給する電圧より低く設定し、前記第２モード中に、前記第３電圧端子に供給する電圧を、前記第４電圧端子に供給する電圧より高く設定すること
を特徴とする付記１３に記載の通信装置。
（付記１５）
前記電圧生成回路は、
さらに、前記第４トランジスタのゲートに供給する電圧を生成し、
前記第１モード中に、前記第５トランジスタのゲート電圧を前記第３電圧端子の電圧以上に設定し、前記第６トランジスタのゲート電圧を前記第５トランジスタのゲート電圧より高く設定し、前記第４電圧端子の電圧を前記第６トランジスタのゲート電圧より高く設定し、
前記第２モード中に、前記第６トランジスタのゲート電圧を前記第４電圧端子の電圧以上に設定し、前記第５トランジスタのゲート電圧を前記第６トランジスタのゲート電圧より高く設定し、前記第３電圧端子の電圧を前記第５トランジスタのゲート電圧より高く設定すること
を特徴とする付記１４に記載の通信装置。
【０１０１】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【０１０２】
ＡＭＰ１、ＡＭＰ２、ＡＭＰ３‥増幅器；ＡＭＰａ、ＡＭＰｂ‥増幅器；ＡＮＴ‥アンテナ；ＣＤ‥通信装置；ＣＴＲＬ‥制御回路；ＩＭ１、ＩＭ２、ＩＭ３、ＩＭ４‥整合回路；Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６‥インダクタ；ＬＯ‥局部発振器；ＬＳＩ‥半導体集積回路チップ；ＭＩＸ‥ミキサ；Ｐ１、Ｐ２‥入出力ポート；ＲＳＶ‥受信回路；Ｓ１、Ｓ２‥スイッチ；ＳＷ１‥スイッチ回路；Ｔ１、Ｔ２、Ｔ３‥トランジスタ；ＴＲＳ‥送信回路；ＴＲＳＶ‥送受信器；ＶＧＥＮ‥電圧生成回路
【図１】
2013247419.tif 000003
【図２】
2013247419.tif 000004
【図３】
2013247419.tif 000005
【図４】
2013247419.tif 000006
【図５】
2013247419.tif 000007
【図６】
2013247419.tif 000008
【図７】
2013247419.tif 000009
【図８】
2013247419.tif 000010
【図９】
2013247419.tif 000011
【図１０】
2013247419.tif 000012
【図１１】
2013247419.tif 000013
【図１２】
2013247419.tif 000014
【図１３】
2013247419.tif 000015
【図１４】
2013247419.tif 000016
【図１５】
2013247419.tif 000017
【図１６】
2013247419.tif 000018
【図１７】
2013247419.tif 000019