(57)【要約】【課題】高調波を小さく抑えることができ、低コストかつ小型の半導体電力装置を提供する。【解決手段】一実施形態に係る半導体電力変換装置は、２つの相補的に動作する半導体スイッチング素子が直列接続され直流電圧が供給される直列回路と、前記スイッチング素子の相互接続点に接続されたリアクトル及びコンデンサの直列回路を含む降圧チョッパ回路ＩＮＶＢＵＣＫと、半導体スイッチング素子がそれぞれ直列接続された２つの直列回路を含み、該２つの直列回路が互いに並列に接続され、前記降圧チョッパ回路ＩＮＶＢＵＣＫにより降圧された電圧が供給される第１のＨブリッジ回路ＩＮＶＨと、前記第１のＨブリッジ回路とそれぞれ同一構成を有し、それぞれ直流電圧が供給される複数のＨブリッジ回路ＩＮＶＵ１〜Ｕ３を含む第２のＨブリッジ回路ＩＮＶＵ１〜Ｕ３とを具備し、第１及び第２のＨブリッジ回路ＩＮＶＨ、ＩＮＶＵ１〜Ｕ３の各Ｈブリッジ回路の出力端が互いに直列に接続されている。【選択図】図１
2013255308.tif 000002
【特許請求の範囲】
【請求項１】
２つの相補的に動作する半導体スイッチング素子が直列接続され直流電圧が供給される直列回路と、前記スイッチング素子の相互接続点に接続されたリアクトル及びコンデンサの直列回路を含む双方向降圧チョッパ回路と、
半導体スイッチング素子がそれぞれ直列接続された２つの直列回路を含み、該２つの直列回路が互いに並列に接続され、前記降圧チョッパ回路により降圧された電圧が供給される第１のＨブリッジ回路と、
前記第１のＨブリッジ回路とそれぞれ同一構成を有し、それぞれ直流電圧が供給される複数のＨブリッジ回路を含む第２のＨブリッジ回路とを具備し、
第１及び第２のＨブリッジ回路の各Ｈブリッジ回路の出力端が互いに直列に接続されていることを特徴とする半導体電力変換装置。
【請求項２】
前記第２のＨブリッジ回路の各Ｈブリッジ回路は、前記半導体電力変換装置の出力電圧指令の１周期に正の１パルス及び負の１パルスを出力し、
前記第２のＨブリッジ回路の各Ｈブリッジ回路の出力電圧加算値と前記出力電圧指令との差分を、前記第１のＨブリッジ回路が連続したアナログ波形電圧として出力することを特徴とする請求項１記載の半導体電力変換装置。
【請求項３】
上記降圧チョッパ回路を構成するスイッチング素子は高速スイッチング素子で構成され、前記第１及び第２のＨブリッジ回路を構成するスイッチング素子は、前記降圧チョッパ回路より低速なスイッチング素子で構成されることを特徴とする請求項２記載の半導体電力変換装置。
【請求項４】
前記降圧チョッパ回路に供給される直流電圧は、前記第２のＨブリッジ回路の各Ｈブリッジ回路に供給される直流電圧より小さいことを特徴とする請求項３記載の半導体電力変換装置。
【請求項５】
前記第２のＨブリッジ回路の各Ｈブリッジ回路に供給される直流電圧の電圧値が互いに異なることを特徴とする請求項４記載の半導体電力変換装置。
【請求項６】
前記第２のＨブリッジ回路の各Ｈブリッジ回路及び前記降圧チョッパ回路には、それぞれ前記直流電圧を供給するためのコンデンサがそれぞれ並列に接続され、前記半導体電力変換装置は、無効電力を補償することを特徴とする請求項５記載の半導体電力変換装置。
【請求項７】
前記第２のＨブリッジ回路の各Ｈブリッジ回路及び前記降圧チョッパ回路にそれぞれ並列に接続された前記コンデンサにより、前記半導体電力変換装置は、無効電力を出力することを特徴とする請求項６記載の半導体電力変換装置。
【請求項８】
前記降圧チョッパ回路に接続された前記コンデンサの充放電電荷量は、前記第２のＨブリッジ回路に接続された各コンデンサの直流電圧を操作することによりバランスされることを特徴とする請求項７記載の半導体電力変換装置。
【請求項９】
請求項１記載の半導体電力変換装置を３回路含み、三相交流電圧を出力することを特徴とする半導体電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を交流電力に変換する半導体電力変換装置に関する。
【背景技術】
【０００２】
大電力を出力する半導体電力変換装置は高電圧を変換するため、耐電圧の高いスイッチング素子を用いるか、又は素子を直列に接続して耐圧を確保する必要がある。あるいは、トランスを用いて半導体電力変換装置を多重化し、出力電圧を高電圧化する。多重化することにより正弦波に近い階段状の電圧波形を生成することができ、高調波を低減する効果も得られる。
【０００３】
従来の三相多重インバータは、三相ハーフブリッジ回路を直列接続した構成が一般的である。このような三相多重インバータは、各インバータが共通の直流電源を使用するために各インバータ出力を互いに絶縁する必要があり、トランスを介して直列接続をする。あるいは単相フルブリッジインバータを直列接続した回路を３つ用意し、三相負荷の入力にそれぞれ接続して三相としたものもある。このようなインバータにおいては各単相インバータユニットの直流電源が互いに絶縁されているため出力にトランスを必要とせず、装置が小型化できる。
【０００４】
従来の三相多重インバータでは、各インバータの出力電圧をパルス幅変調（ＰＷＭ）し、パルスの位相を均等にずらすことによって出力電圧の高調波を低減する手法がとられることが多い。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】「パワーエレクトロニクス回路」第１版、オーム社、２０００年１１月３０日、ｐ．１５３、ｐｐ.１６１〜１７１
【非特許文献２】吉井 剣, 井上 重徳, 赤木 泰文: “6.6kV トランスレス・カスケードPWM STATCOM”, 電学論Ｄ, Vol.  127, No.  8, pp.781-788 (2007)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図７は単相インバータＩＮＶを３段構成としたときの半導体電力変換装置である。図７の３段の単相インバータＩＮＶの三角波キャリア変調波位相を互いに６０°（＝１８０°÷３段）ずらすことによって、出力電圧のスイッチング周波数を等価的に６倍（＝３段×２）にすることができる。
【０００７】
この構成の半導体電力変換装置を、例えば６．６ｋＶ系統に直接接続する場合、各単相インバータＩＮＶの直流電圧は少なくとも１．８ｋＶは必要となり、使用するスイッチング素子の耐圧は３．３ｋＶのものを使用する。現状、３．３ｋＶ  Ｓｉ−ＩＧＢＴはスイッチング周波数１ｋＨｚ程度が限界であり、等価スイッチング周波数は６ｋＨｚになるが、系統ガイドラインを満足できず、フィルタを設置することが多い。フィルタはリアクトルＬ１、Ｌ２、Ｌ３とコンデンサＣ１、Ｃ２、Ｃ３で構成され、特にコンデンサは電圧が高くなるにつれて体積が大きくなり、６．６ｋＶなどの高電圧においては全装置体積の半分以上を占めることもある。
【０００８】
段数を６段程度に増やすと１．７ｋＶ  Ｓｉ−ＩＧＢＴも使用できるが、スイッチング素子、直流電源の数が多くなってしまい、故障率、コストが高くなる可能性がある。また、スイッチング周波数が高い条件でも使用できるＳｉＣ−ＭＯＳＦＥＴを適用できるが、Ｓｉ−ＩＧＢＴに比べてコストが高い問題がある。
【０００９】
本発明の実施形態は、高調波を小さく抑えることができ、低コストかつ小型の半導体電力装置を提供する。
【課題を解決するための手段】
【００１０】
実施形態によれば、双方向降圧チョッパ回路出力にＨブリッジ回路を接続した半導体電力変換装置ＩＮＶ０と、ｎ（ｎは自然数）個の互いに絶縁されたＨブリッジ回路で構成する半導体電力変換装置ＩＮＶ１〜ｎとを有する。そして、半導体電力変換装置ＩＮＶ０と半導体電力変換装置ＩＮＶ１〜ｎとを直列接続し、交流電圧を出力する。
【００１１】
すなわち、一実施形態に係る半導体電力変換装置は、２つの相補的に動作する半導体スイッチング素子が直列接続され直流電圧が供給される直列回路と、前記スイッチング素子の相互接続点に接続されたリアクトル及びコンデンサの直列回路を含む双方向降圧チョッパ回路ＩＮＶＢＵＣＫと、半導体スイッチング素子がそれぞれ直列接続された２つの直列回路を含み、該２つの直列回路が互いに並列に接続され、前記降圧チョッパ回路ＩＮＶＢＵＣＫにより降圧された電圧が供給される第１のＨブリッジ回路ＩＮＶＨと、前記第１のＨブリッジ回路とそれぞれ同一構成を有し、それぞれ直流電圧が供給される複数のＨブリッジ回路を含む第２のＨブリッジ回路ＩＮＶＵ１〜Ｕ３とを具備し、前記第１及び第２のＨブリッジ回路ＩＮＶＨ、ＩＮＶＵＵ１〜Ｕ３の各Ｈブリッジ回路の出力端が互いに直列に接続されている。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る半導体電力変換装置を、三相交流電圧を出力する無効電力補償装置として構成した図である。
【図２】図１の高電圧半導体電力変換装置ＩＮＶＵ１〜３、ＩＮＶＶ１〜３、ＩＮＶＷ１〜３それぞれを構成するＨブリッジ回路を示す回路構成図である。
【図３】図１の低電圧半導体電力変換装置ＩＮＶＵ０、ＩＮＶＶ０、ＩＮＶＷ０の回路構成図である。
【図４】Ｕ相電圧指令値ＶＵ＊に対する半導体電力変換装置ＩＮＶＵ０〜３の出力電圧ＶＵ０〜３、及びＩＮＶＵ０の降圧チョッパ出力電圧ＶＵ０ＡＢＳの波形図である。
【図５】図３のスイッチング素子ＳＣ１、ＳＣ２をキャリア三角波を使用して変調する場合のタイミングチャートである。
【図６】実施形態に係る半導体電力変換装置の出力電圧ＶＵ、出力電流ＩＵ、ＩＮＶＵ０の出力電圧ＶＵ０、コンデンサＣＵ０の充放電電荷量ＱＵ０を示す波形である。
【図７】従来の三相電力変換装置の構成例を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施形態に係る半導体電力変換装置について、図面を参照して説明する。
【００１４】
[実施形態１]
図１は実施形態に係る半導体電力変換装置を、三相交流電圧を出力する無効電力補償装置として構成した図である。系統三相交流Ｕ、Ｖ、Ｗに対応して、単相の半導体電力変換装置ＩＮＶＵ、ＩＮＶＶ、ＩＮＶＷがそれぞれ設けられている。
【００１５】
Ｕ相の半導体電力変換装置ＩＮＶＵは、１個の低電圧半導体電力変換装置ＩＮＶＵ０と３個の高電圧半導体電力変換装置ＩＮＶＵ１〜３から成る。高電圧半導体電力変換装置は３個に限定されるものではなく、出力交流電圧に応じてその数を１〜ｎ個とすることができる。最上段の半導体電力変換装置ＩＮＶＵ０は直流電圧ＶＤＣＵ０を入力とし、ＩＮＶＵ１〜３は直流電圧ＶＤＣＵ１〜３を入力とする。直流電圧ＶＤＣＵ１〜３は全て同一電圧とし、直流電圧ＶＤＣＵ０は直流電圧ＶＤＣＵ１〜３より小さい電圧とする。半導体電力変換装置ＩＮＶＵ１〜３とＩＮＶＵ０とは出力を従属接続すなわち直列接続する。交流端子ＴＵ〜ＴＷは、リアクトル（図示されず）を介して例えば６．６ｋＶ系統に接続される。制御部１は、Ｕ、Ｖ、Ｗ相電圧指令値ＶＵ＊、ＶＶ＊、ＶＷ＊に基づいて、半導体電力変換装置ＩＮＶＵ、Ｖ、Ｗを構成する半導体スイッチング素子のゲートにゲート指令を出力する。コンデンサＣＵ０〜３は系統電圧により充電され、直流電圧ＶＤＣＵ０〜３を生成する。
【００１６】
図１では半導体電力変換装置ＩＮＶＵ３を最下段とし、半導体電力変換装置ＩＮＶＵ０を最上段として従属接続している場合を示しているが、接続の順番はこれに限るものではなく、構成のし易さに応じて自由に変えてよい。この構成により、直流電圧ＶＤＣＵ０〜３がスイッチング制御を介して、それぞれ電圧ＶＵ０〜３に変換され、Ｕ相の半導体電力変換装置ＩＮＶＵは、各電力変換装置ＩＮＶＵ０〜３の電圧を加算した交流電圧ＶＵを出力する。
【００１７】
また、直流電圧ＶＤＣＵ０〜３の直流電圧源はコンデンサとしており、無効電力の入出力によって系統電圧の値をある範囲内に収める補償動作を行う（力率を常に０とする）ことができる。
【００１８】
Ｖ相の半導体電力変換装置ＩＮＶＶ、Ｗ相の半導体電力変換装置ＩＮＶＷもそれぞれ低電圧半導体電力変換装置ＩＮＶＶ０と高電圧半導体電力変換装置ＩＮＶＶ１〜３、及び低電圧半導体電力変換装置ＩＮＶＷ０と高電圧半導体電力変換装置ＩＮＶＷ１〜３とを含み、Ｕ相と同じようにそれぞれ従属接続して構成する。この構成により、Ｖ相では直流電圧ＶＤＣＶ０〜３がそれぞれ電圧ＶＶ０〜３に変換され、Ｖ相の半導体電力変換装置ＩＮＶＶは各電力変換装置ＩＮＶＶ０〜Ｖ３の電圧を加算した交流電圧ＶＶを出力する。Ｗ相では直流電圧ＶＤＣＷ０〜３がそれぞれ電圧ＶＷ０〜３に変換され、Ｗ相の半導体電力変換装置ＩＮＶＷは各電力変換装置ＩＮＶＷ０〜Ｗ３の電圧を加算した交流電圧ＶＷを出力する。
【００１９】
図２は、本実施形態に係る高電圧半導体電力変換装置ＩＮＶＵ１〜３、ＩＮＶＶ１〜３、ＩＮＶＷ１〜３それぞれを構成するＨブリッジ回路を示す回路構成図である。各Ｈブリッジ回路（半導体電力変換装置）は、４つのスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４と全スイッチング素子にそれぞれ逆並列される還流ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４とを含み、スイッチング素子Ｓ１とスイッチング素子Ｓ２とを従属接続したレグと、スイッチング素子Ｓ３とスイッチング素子Ｓ４を従属接続したレグとの２つのレグで構成される。スイッチング素子Ｓ１、Ｓ２で構成したレグの出力端子は上段の半導体電力変換装置の出力端子に接続され、スイッチング素子Ｓ３、Ｓ４で構成したレグの出力端子は下段の半導体電力変換装置の出力端子に接続される。
【００２０】
高電圧半導体電力変換装置ＩＮＶＵ１〜３、ＩＮＶＶ１〜３、ＩＮＶＷ１〜３を構成する４つのスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４はシリコンを用いた半導体デバイスを用い、直流電圧や負荷電流に応じてＩＧＢＴやＭＯＳ−ＦＥＴなどを用いる。４つの還流ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４もシリコンを用いた半導体デバイスとする。また、スイッチング素子Ｓ１〜４にＭＯＳ−ＦＥＴを用いた場合は、還流ダイオードＤ１〜４をＭＯＳ−ＦＥＴの寄生ダイオードで代用してもよい。つまり、還流ダイオードＤ１〜４を省略できる。
【００２１】
図３は、本実施形態に係る低電圧半導体電力変換装置ＩＮＶＵ０、ＩＮＶＶ０、ＩＮＶＷ０の回路構成図である。ＵＶＷ相各々の低電圧半導体電力変換装置は、降圧チョッパ回路ＩＮＶＢＵＣＫとＨブリッジ回路ＩＮＶＨで構成される。この降圧チョッパ回路ＩＮＶＢＵＣＫは、電流を流入する方向と流出する方向の両方に流すことができるので、双方向降圧チョッパ回路といえる。双方向降圧チョッパ回路ＩＮＶＢＵＣＫは２つのスイッチング素子ＳＣ１、ＳＣ２と該スイッチング素子にそれぞれ並列される還流ダイオードＤＣ１、ＤＣ２、リアクトルＬＢＵＣＫとコンデンサＣＢＵＣＫで構成されるＬＣフィルタから成る。Ｈブリッジ回路ＩＮＶＨは上記高電圧半導体電力変換装置ＩＮＶＵ１〜ｎ、ＩＮＶＶ１〜ｎ、ＩＮＶＷ１〜ｎと同様の構成であり、スイッチング素子ＳＨ１、ＳＨ２、ＳＨ３、ＳＨ４と、それぞれに逆並列される還流ダイオードＤＨ１、ＤＨ２、ＤＨ３、ＤＨ４からなる。
【００２２】
低電圧半導体電力変換装置ＩＮＶＵ０、ＩＮＶＶ０、ＩＮＶＷ０を構成するスイッチング素子ＳＣ１、ＳＣ２はＳｉＣ（シリコンカーバイド）又はＧａＮ（ガリウムナイトライド）を用いた半導体デバイスであり、直流電圧や負荷電流に応じてＩＧＢＴやＭＯＳ−ＦＥＴなどを用いる。２つの還流ダイオードＤＣ１、ＤＣ２もシリコンカーバイド又はガリウムナイトライドを用いた半導体デバイスである。また、スイッチング素子ＳＣ１、ＳＣ２にＭＯＳ−ＦＥＴを用いた場合は、還流ダイオードＤＣ１、ＤＣ２をＭＯＳ−ＦＥＴの寄生ダイオードで代用してもよい。Ｈブリッジ回路の４つのスイッチング素子ＳＨ１〜４はシリコンを用いた半導体デバイスであり、直流電圧や負荷電流に応じてＩＧＢＴやＭＯＳ−ＦＥＴなどを用いる。４つの還流ダイオードＤＨ１〜４もシリコンを用いた半導体デバイスである。また、スイッチング素子ＳＨ１〜４にＭＯＳ−ＦＥＴを用いた場合は、還流ダイオードＤＨ１〜４をＭＯＳ−ＦＥＴの寄生ダイオードで代用してもよい。
【００２３】
次に、このように構成された実施形態１の作用を半導体電力変換装置ＩＮＶＵを例として説明する。このときの直流電圧は、高電圧半導体電力変換装置ＩＮＶＵ１〜３の直流電圧ＶＤＣＵ１〜３を互いに等しい直流電圧ＶＤＣとし、低電圧半導体電力変換装置ＩＮＶＵ０の直流電圧をＶＤＣＵ０とする。
【００２４】
高電圧半導体電力変換装置ＩＮＶＵ１〜３は３レベルの電圧−ＶＤＣ、０、＋ＶＤＣを出力する。いま図２を例として、半導体電力変換装置ＩＮＶＵ１〜３を構成するスイッチング素子Ｓ１〜４の駆動方法を述べる。
【００２５】
半導体電力変換装置ＩＮＶＵ１は、スイッチング素子Ｓ１〜４のＯＮ／ＯＦＦによって３レベルの電圧−ＶＤＣ、０、＋ＶＤＣを出力する。表１に半導体電力変換装置ＩＮＶＵ１のスイッチングパターンの一例を示す。
【表１】
2013255308.tif 000003
【００２６】
表１は出力電圧を０→＋ＶＤＣ→０→−ＶＤＣ→０と遷移させるときのスイッチング素子のＯＮ／ＯＦＦ状態（ゲート指令）を示している。例えば、スイッチング素子Ｓ１とスイッチング素子Ｓ４がＯＮで、スイッチング素子Ｓ２とスイッチング素子Ｓ３がＯＦＦであれば、＋ＶＤＣの電圧を出力する。また、スイッチング素子Ｓ１がＯＮのときスイッチング素子Ｓ２はＯＦＦ、スイッチング素子Ｓ３がＯＮのときスイッチング素子Ｓ４はＯＦＦのように、必ず相補的に動作する。また、出力電圧を変化させるときに４つのスイッチング素子が同時にスイッチングすることはなく、上下アームペアＳ１及びＳ２と、Ｓ３及びＳ４のうち一方のペアのみがスイッチングする。つまり、上下アームペアＳ１及びＳ２又は上下アームペアＳ３及びＳ４が一度にスイッチングする。
【００２７】
次に、半導体電力変換装置ＩＮＶＵ０も含めてＵ相の半導体電力変換装置全体の動作を説明する。
【００２８】
図４は本実施形態に係るＵ相の半導体電力変換装置のＵ相電圧指令値ＶＵ＊に対する半導体電力変換装置ＩＮＶＵ０〜３の出力電圧ＶＵ０〜３、及びＩＮＶＵ０の降圧チョッパ出力電圧ＶＵ０ＡＢＳの波形図である。制御部１はＵ相電圧指令値ＶＵ＊を入力し、図４に示す各種波形に対応する電圧指令を演算し、各スイッチング素子を制御する。その結果、各部の電圧が実質的に図４に示すように生成される。Ｖ相、Ｗ相についても同様である。
【００２９】
半導体電力変換装置ＩＮＶＵ１〜３は１周期に１パルス電圧（正の１パルス及び負の１パルス）を出力する。Ｕ相電圧指令値ＶＵ＊（実質的に図６のＵ相出力電圧ＶＵに等しい）と半導体電力変換装置ＩＮＶＵ１〜３の出力電圧合計値（＝ＶＵ１＋ＶＵ２＋ＶＵ３）との差を、次式のように半導体電力変換装置ＩＮＶＵ０の電圧指令値ＶＵ０＊とする。
【００３０】
ＶＵ０＊＝ＶＵ＊−（ＶＵ１＋ＶＵ２＋ＶＵ３）
制御部１は、半導体電力変換装置ＩＮＶＵ０の出力電圧ＶＵ０が電圧指令値ＶＵ０＊に一致するように半導体電力変換装置ＩＮＶＵの各スイッチング素子を制御するので、電力変換装置ＩＮＶＵは、Ｕ相電圧指令値ＶＵ＊に精度良く一致する電圧を出力できる。半導体電力変換装置ＩＮＶＵ０の出力電圧ＶＵ０は、図４に示すように連続したアナログ電圧波形である。
【００３１】
次に、Ｕ相半導体電力変換装置ＩＮＶＵにおける低電圧電力変換装置ＩＮＶＵ０の出力電圧制御法を詳細に説明する。制御部１は、ＩＮＶＵ０の降圧チョッパ出力電圧ＶＵ０ＡＢＳが、電圧指令値ＶＵ０＊の絶対値ＶＵ０ＡＢＳ＊に一致するように、降圧チョッパのスイッチング素子ＳＣ１、ＳＣ２を制御する。
【００３２】
図５は、実施形態１に係るスイッチング素子ＳＣ１、ＳＣ２をキャリア三角波を使用してＰＷＭ制御する場合のタイミングチャートである。図５において、各スイッチング素子ＳＣ１、ＳＣ２の動作状態は、信号波形がＨｉｇｈのときはＯＮ状態、ＬｏｗのときはＯＦＦ状態を表している。電圧指令値ＶＵ０ＡＢＳ＊は図４に示すような波形となるが、電圧指令値ＶＵ０ＡＢＳ＊の変化量はキャリア１周期において僅かであるから、図５では説明を簡単にするため直線で示している。
【００３３】
あるキャリア周波数で生成される三角波ｃａｒと電圧指令値ＶＵ０ＡＢＳ＊とが比較され、電圧指令値ＶＵ０ＡＢＳ＊が三角波ｃａｒより大きいときはスイッチング素子ＳＣ１がＯＮし、スイッチング素子ＳＣ２がＯＦＦする。電圧指令値ＶＵ０ＡＢＳ＊が三角波ｃａｒより小さいときはスイッチング素子ＳＣ１がＯＦＦし、スイッチング素子ＳＣ２がＯＮする。
【００３４】
このようにして生成されたＬＣフィルタ出力電圧ＶＵ０ＡＢＳに対し、Ｈブリッジ回路を構成するスイッチング素子ＳＨ１〜４を制御することによって、半導体電力変換装置ＩＮＶＵ０は電圧指令値ＶＵ０＊に対応する電圧ＶＵ０を出力する。スイッチング素子ＳＨ１〜４は図２のＨブリッジ回路同様、ＯＮ／ＯＦＦ制御によって−ＶＵ０ＡＢＳ、０、＋ＶＵ０ＡＢＳの電圧を出力できるが、本実施形態においては−ＶＵ０ＡＢＳ又は＋ＶＵ０ＡＢＳのみの電圧を出力する。スイッチング素子ＳＨ１とスイッチング素子ＳＨ４がＯＮで、スイッチング素子ＳＨ２とスイッチング素子ＳＨ３がＯＦＦであれば、電力変換装置ＩＮＶＵ０は＋ＶＵ０ＡＢＳの電圧を出力する。これとは逆に、スイッチング素子ＳＨ１とスイッチング素子ＳＨ４がＯＦＦで、スイッチング素子ＳＨ２とスイッチング素子ＳＨ３がＯＮであれば、電力変換装置ＩＮＶＵ０は−ＶＵ０ＡＢＳの電圧を出力する。
【００３５】
電圧指令値ＶＵ０＊の極性に従ってスイッチング素子ＳＨ１〜４を制御することにより、半導体電力変換装置ＩＮＶＵ０の出力電圧ＶＵ０を電圧指令値ＶＵ０＊に一致させることができる。
【００３６】
半導体電力変換装置ＩＮＶＵ１〜３が正又は負の電圧を出力するタイミングは、Ｕ相電圧指令値ＶＵ＊が直流電圧ＶＤＣ×ｋ（ｋは−３〜＋２の整数）＋ＶＤＣ／２に一致したときである。半導体電力変換装置ＩＮＶＵ０はＬＣフィルタ（ＬＢＵＣＫ、ＣＢＡＣＫ）を通過したアナログ連続波形を出力するため、急峻に電圧を変化させることができない。つまり、電圧指令値ＶＵ０＊の極性が反転するときに、電圧指令値ＶＵ０ＡＢＳ＊が急峻に変化しないようにする必要がある。
【００３７】
上述のタイミングで半導体電力変換装置ＩＮＶＵ１〜３が１パルス電圧を出力すれば、電圧指令値ＶＵ０＊の極性が反転するとき（垂直に変化するとき）に電圧指令値ＶＵ０ＡＢＳ＊はＶＤＣ／２で固定されており、全体の出力電圧ＶＵの歪みを回避できる。すなわち、電力変換装置ＩＮＶＵ１〜３のコンデンサ電圧ＶＤＣＵ１−Ｕ３は装置の電源投入時、ＶＤＣに初期充電される。出力電圧指令値ＶＵが、電圧指令値ＶＵ１＋ＶＵ２＋ＶＵ３の立ち上がり又は立下りを横切るとき、電圧ＶＵ０は低電圧Ｈブリッジのスイッチングにより極性が反転する。このときの電圧指令値ＶＵ０ＡＢＳ＊は上記したように、ＶＤＣ／２に制御される。従って、全体の出力電圧ＶＵの歪みが回避される。尚、図４において、電圧ＶＵ０ＡＢＳの例えば領域ａは低電圧Ｈブリッジのスイッチングにより極性が反転して電圧ＶＵ０の領域ｂとなり、この領域ｂの電圧が領域ｃのように電圧ＶＵ１＋ＶＵ２＋ＶＵ３に加算（図では減算）され、出力電圧ＶＵが生成される。
【００３８】
ここで、直流電圧ＶＤＣＵ０〜３の電圧源はコンデンサであるので、その電圧をバランス（充電及び放電の電荷量を一致）させる必要がある。以下、コンデンサの電圧をバランスさせる方法について説明する。
【００３９】
出力電圧ＶＵ０〜ＶＵ３と出力電流ＩＵの向きによってコンデンサ電荷の充電、放電が決まる。出力電圧と出力電流を乗算した結果の極性が正であるときは、コンデンサ電荷が放電され、コンデンサ電圧が低下する。出力電圧と出力電流を乗算した結果の極性が負であるときは、コンデンサ電荷が充電され、コンデンサ電圧が上昇する。
【００４０】
本実施形態における半導体電力変換装置は無効電力補償を行う（負荷の力率を常に０に制御する）ので、電流位相が系統電圧位相に対して９０°遅れている場合を例とする。このとき、半導体電力変換装置ＩＮＶＵ１〜３の出力電圧位相は電流位相に対して９０°進んでいるので、コンデンサＣＵ１〜３の充放電電荷は出力電圧周波数１周期あたりゼロとなる。つまり、コンデンサＣＵ１〜３の電圧バランスは原則的に保たれる。
【００４１】
これに対し、コンデンサＣＵ０の電圧をバランスさせる方法について以下説明する。
【００４２】
図６は本実施形態に係る半導体電力変換装置の出力電圧ＶＵ、出力電流ＩＵ、ＩＮＶＵ０の出力電圧ＶＵ０、コンデンサＣＵ０の充放電電荷量ＱＵ０の波形である。波形ＱＵ０において、ゼロより大きい正の領域が放電電荷量であり、ゼロより小さい負の領域が充電電荷量である。電圧をバランスさせるためには、充電電荷量と放電電荷量を一致させる必要がある。
【００４３】
充放電電荷量は出力電圧ＶＵ０と出力電流ＩＵの積で決まる。出力電圧ＶＵ０は出力電圧指令ＶＵ０＊に従う値であり、出力電圧指令ＶＵ０＊は出力電圧指令ＶＵ＊と半導体電力変換装置ＩＮＶＵ１〜３の電圧合計値ＶＵ１＋ＶＵ２＋ＶＵ３との差で決定される。ここで、電圧合計値ＶＵ１＋ＶＵ２＋ＶＵ３は直流電圧ＶＤＣに依存する。従って、直流電圧ＶＤＣをダイナミックに変化させることによって、コンデンサＣＵ０の充放電電荷量ＱＵ０を調整することができる。
【００４４】
つまり、直流電圧ＶＤＣＵ０を検出し、これを一定の目標値に保つように直流電圧ＶＤＣを操作するフィードバック制御を行い、直流電圧ＶＤＣＵ０を一定に保つ。直流電圧ＶＤＣを操作するにはＩＮＶＵ１〜ＩＮＶＵ３への有効電力の入出力を操作すればよいので、１パルス電圧の位相を変化させる。
【００４５】
以上、Ｕ相の半導体電力変換装置ＩＮＶＵを例として動作方法を述べたが、Ｖ相、Ｗ相の半導体電力変換装置ＩＮＶＶ、ＩＮＶＷもそれぞれの電圧指令値ＶＶ＊、ＶＷ＊に従ってＵ相インバータと同様に電圧を出力する。
【００４６】
このように、半導体電力変換装置ＩＮＶＵの各半導体電力変換装置ＩＮＶＵ０〜３の動作により、出力電圧が歪みの少ない正弦波となり、高調波を低減することができる。
【００４７】
さらに、電圧の高い半導体電力変換装置ＩＮＶＵ１〜ＩＮＶＵ３は出力電圧が１周期のうちに１パルスの電圧を出力するため、スイッチング回数が最小限で済み、スイッチングに伴う損失を抑制できる。このため、高耐圧素子を使用することができる。
【００４８】
直流電圧がＶＤＣに対し低い半導体電力変換装置ＩＮＶＵ０は、耐圧の低いスイッチング素子で構成できる。このため、降圧チョッパを構成するスイッチング素子ＳＣ１、ＳＣ２は高い周波数でスイッチングすることができ、歪みの少ない連続した電圧ＶＵ０ＡＢＳを生成することができる。
【００４９】
さらに、スイッチング素子ＳＣ１、ＳＣ２にＳｉＣやＧａＮなどのワイドギャップ半導体を適用すれば、高周波スイッチングしても電力損失を小さくすることができる。Ｈブリッジ回路を構成するＳＨ１〜４のスイッチング回数は１周期あたり３回に限られるので、シリコンを用いても電力損失は小さい。
【００５０】
つまり、本実施形態においては１相あたり２個のワイドギャップ半導体を用いれば、損失、高調波が小さい半導体電力変換装置が得られる。非特許文献２の構成においては、ワイドギャップ半導体の個数が１相あたり１２個あり、本実施形態と比較してコストが高くなる。
【００５１】
また、非特許文献２の構成において全素子をＳｉで構成した場合、図７のようにフィルタ（Ｃ１〜３、Ｌ１〜３）を必要とするが、本実施形態においてのフィルタは図３のように降圧チョッパの出力部分（ＣＢＵＣＫ、ＬＢＵＣＫ）のみとなり、耐電圧が小さく、フィルタが小型化する。
【００５２】
低電圧インバータＩＮＶＵ０をＰＷＭ制御などで高周波のスイッチングを行ったとしても、半導体電力変換装置全体と比較してその損失は小さい。このように、複数の高電圧インバータＶＤＣＵ１〜ＶＤＣＵＮと１つの低電圧インバータＩＮＶＵ０とを組み合わせることによって、高調波が小さくかつ損失の小さい半導体電力変換装置が得られる。
【００５３】
[実施形態２]
次に、本発明の実施形態２に係る半導体電力変換装置について説明する。実施形態２は、高電圧の半導体電力変換装置ＩＮＶＵ１〜３の直流電圧ＶＤＣＵ１〜３が互いに異なることを特徴とし、それ以外は実施形態１と同一である。直流電圧ＶＤＣＵ１〜３に自由度を持たせることにより、直流電圧ＶＤＣＵ０が一定に保たれる条件が緩和され、直流電圧ＶＤＣＵ０をより小さくすることが可能となる。
【００５４】
本構成により、降圧チョッパを構成するスイッチング素子ＳＣ１、ＳＣ２として、より耐圧の低いスイッチング素子を適用できる。このため、より高い周波数でスイッチングすることができ、さらに歪みの少ない連続した電圧ＶＵ０ＡＢＳを生成することができる。また、スイッチング素子ＳＣ１、ＳＣ２、ＳＨ１〜４はより耐圧の低いスイッチング素子で構成できるので、装置コストが低減する。また、降圧チョッパの出力フィルタに必要な耐電圧が小さくなり、フィルタが小型化するメリットが生ずる。
【００５５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５６】
ＩＮＶＵ，Ｖ，Ｗ、…単相の半導体電力変換装置、ＩＮＶＵ０、ＩＮＶＶ０、ＩＮＶＷ０…低電圧半導体電力変換装置、ＮＶＵ１〜Ｕ３、ＩＮＶＶ１〜Ｖ３、ＩＮＶＷ１〜Ｗ３…高電圧半導体電力変換装置（Ｈブリッジ回路）、Ｓ１〜４、ＳＣ１，Ｃ２、ＳＨ１〜Ｈ４…半導体スイッチン素子、Ｄ１〜４、ＤＣ１，Ｃ２、ＤＨ１〜Ｈ４…ダイオード。
【図１】
2013255308.tif 000004
【図２】
2013255308.tif 000005
【図３】
2013255308.tif 000006
【図４】
2013255308.tif 000007
【図５】
2013255308.tif 000008
【図６】
2013255308.tif 000009
【図７】
2013255308.tif 000010