(57)【要約】【課題】電圧を設定するための処理時間が短くすること。【解決手段】被試験デバイス３０に印加される電圧に関する情報を被試験デバイスから読み出す読出部４２と、前記電圧に関する情報に基づき第１電圧を生成する第１生成部４４と、前記第１電圧を前記被試験デバイスに印加する印加部４６と、を備える冶具２０と、前記第１電圧が前記被試験デバイスに印加されている期間において、前記冶具を介し前記被試験デバイスの試験を行なう本体１０と、を具備する試験装置。【選択図】図２
2013195098.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスに印加される電圧に関する情報を被試験デバイスから読み出す読出部と、前記電圧に関する情報に基づき第１電圧を生成する第１生成部と、前記第１電圧を前記被試験デバイスに印加する印加部と、を備える冶具と、
前記第１電圧が前記被試験デバイスに印加されている期間において、前記冶具を介し前記被試験デバイスの試験を行なう本体と、
を具備することを特徴とする試験装置。
【請求項２】
前記本体は、第２電圧を生成する第２生成部を備え、
前記印加部は、前記第２電圧を前記被試験デバイスに印加し、
前記読出部は、前記第２電圧が前記被試験デバイスに印加された期間において、前記電圧に関する情報を読み出すことを特徴とする請求項１記載の試験装置。
【請求項３】
前記読出部は、複数の前記被試験デバイスからそれぞれ前記電圧に関する情報を読み出し、
前記第１生成部は、各前記電圧に関する情報に基づき各第１電圧を生成し、
前記印加部は、前記各第１電圧を前記複数の被試験デバイスの対応する被試験デバイスに印加することを特徴とする請求項１または２記載の試験装置。
【請求項４】
前記本体は、前記複数の被試験デバイスを同時に試験することを特徴とする請求項３記載の試験装置。
【請求項５】
被試験デバイスに印加される電圧に関する情報を被試験デバイスから読み出す読出部と、
前記電圧に関する情報に基づき第１電圧を生成する生成部と、
前記第１電圧を前記被試験デバイスに印加する第１印加部と、
前記第１電圧が前記被試験デバイスに印加されている期間において、本体が生成した試験信号を前記被試験デバイスに印加する第２印加部と、
を具備することを特徴とする試験冶具。
【請求項６】
被試験デバイスを冶具に搭載し、
前記冶具が、前記被試験デバイスに印加される電圧に関する情報を被試験デバイスから読み出し、
前記冶具が、前記電圧に関する情報に基づき第１電圧を生成し、
前記冶具が、前記第１電圧を前記被試験デバイスに印加し、
前記第１電圧が前記被試験デバイスに印加されている期間において、本体が、前記冶具を介し、前記被試験デバイスの試験を行なうことを特徴とする試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置、試験冶具および試験方法に関し、例えば、被試験デバイスに印加される電圧に関する情報を被試験デバイスから読み出す試験装置、試験冶具および試験方法。
【背景技術】
【０００２】
半導体集積回路等の電子部品の電気的試験には、半導体試験装置が用いられている。半導体試験装置が試験を行なう際は、半導体試験装置の本体が内蔵する電源から予めプログラミングした電源電圧を被試験デバイス（ＤＵＴ：Device Under Test）に印加する。この状態において、半導体試験装置は、試験信号を被試験デバイスに印加し、電子部品の良否を判定する。
【０００３】
テストヘッド内に電圧制御素子を備える試験装置が知られている（例えば、特許文献１）。また、半導体デバイスに対応し、直流電圧変換回路を備える試験装置が知られている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−４００９０号公報
【特許文献２】特開平１０−２１３６２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
試験装置の本体が内蔵する電源からソフトウエアによってプラグラミングされた電源電圧等を電圧を被試験デバイスに印加する方法においては、電圧を設定するためのソフトウエアの処理時間が長くなる。
【０００６】
本試験装置、試験冶具および試験方法は、電圧を設定するための処理時間が短くすることを目的とする。
【課題を解決するための手段】
【０００７】
被試験デバイスに印加される電圧に関する情報を被試験デバイスから読み出す読出部と、前記電圧に関する情報に基づき第１電圧を生成する第１生成部と、前記第１電圧を前記被試験デバイスに印加する印加部と、を備える冶具と、前記第１電圧が前記被試験デバイスに印加されている期間において、前記冶具を介し前記被試験デバイスの試験を行なう本体と、を具備することを特徴とする試験装置を用いることができる。
【０００８】
被試験デバイスに印加される電圧に関する情報を被試験デバイスから読み出す読出部と、前記電圧に関する情報に基づき第１電圧を生成する生成部と、前記第１電圧を前記被試験デバイスに印加する第１印加部と、前記第１電圧が前記被試験デバイスに印加されている期間において、本体が生成した試験信号を前記被試験デバイスに印加する第２印加部と、を具備することを特徴とする試験冶具を用いることができる。
【０００９】
被試験デバイスを冶具に搭載し、前記冶具が、前記被試験デバイスに印加される電圧に関する情報を被試験デバイスから読み出し、前記冶具が、前記電圧に関する情報に基づき第１電圧を生成し、前記冶具が、前記第１電圧を前記被試験デバイスに印加し、前記第１電圧が前記被試験デバイスに印加されている期間において、本体が、前記冶具を介し、前記被試験デバイスの試験を行なうことを特徴とする試験方法を用いることができる。
【発明の効果】
【００１０】
本試験装置、試験冶具および試験方法によれば、電圧を設定するための処理時間が短くすることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施例１に係る試験装置の模式図である。
【図２】図２は、被試験デバイスの例を説明する機能ブロック図である。
【図３】図３は、実施例１に係る試験装置のブロック図である。
【図４】図４は、被試験デバイスに電源電圧に関する情報を記憶する際のフローチャートである。
【図５】図５は、実施例１に係る試験装置の動作を示すフローチャートである。
【図６】図６は、実施例２に係る試験装置の機能ブロック図である。
【図７】図７は、実施例２に係る試験装置の動作を示すフローチャートである。
【図８】図８（ａ）および図８（ｂ）は、実施例２の試験装置の動作を示す模式図（その１）である。
【図９】図９（ａ）および図９（ｂ）は、実施例２の試験装置の動作を示す模式図（その２）である。
【図１０】図１０は、実施例３に係る試験装置の機能ブロック図である。
【図１１】図１１は、実施例３の冶具の平面図である。
【図１２】図１２（ａ）および図１２（ｂ）は、実施例３の冶具の模式図である。
【発明を実施するための形態】
【００１２】
以下、実施例について説明する。
【実施例１】
【００１３】
図１は、実施例１に係る試験装置の模式図である。図１に示すように、試験装置１００は、本体１０および冶具２０を備えている。本体１０は、メインフレーム１２、テストヘッド１４およびケーブル１３を備えている。メインフレーム１２は試験信号を出力する。また、メインフレーム１２は、電気的試験結果から被試験デバイス３０の合否を判定する。テストヘッド１４は、メインフレーム１２と冶具２０とを電気的に接続するためのものである。ケーブル１３は、メインフレーム１２とテストヘッド１４とを電気的に接続している。
【００１４】
冶具２０は、試験ボード２６、ソケット２４および電源モジュール２２を備えている。試験ボード２６は、テスタヘッド１４と１または複数のスプリングピン２８により電気的に接続されている。例えば、本体１０から冶具２０にスプリングピン２８を介して直流電圧が印加される。また、本体１０から冶具２０にスプリングピン２８を介して試験信号が印加される。試験ボード２６は、取り付け冶具２９によりテスタヘッド１４に取り付けられている。試験ボード２６にはソケット２４が搭載されている。ソケット２４には被試験デバイス３０が脱着可能である。電源モジュール２２は被試験デバイス３０に電源電圧を供給する。冶具２０は、試験する被試験デバイス３０の種類により、取替え可能である。
【００１５】
図２は、被試験デバイスの例を説明する機能ブロック図である。図２に示すように、被試験デバイス３０は、例えば半導体集積回路であり、回路３４、メモリ３２および計算部３６を備えている。回路３４は、被試験デバイス３０の本来の機能を行なう回路であり、例えばロジックＩＣ（Integrated Circuit）である。回路３４は、１または複数の信号端子と１または複数の電源端子を備えている。信号端子には、試験信号が入力する。または信号端子から出力信号が出力される。電源端子には、電源電圧が供給される。回路３４は、後述する試験部により試験される。
【００１６】
メモリ３２は、例えばＯＴＰＲＯＭ（One Time Programmable Read Only Memory）である。ＯＴＰＲＯＭは、１回書き込み可能なＲＯＭである。メモリ３２は、ＯＴＰＲＯＭ以外のＲＯＭまたはＲＡＭ（Random Access Memory）でもよい。メモリ３２には、例えば回路３４に印加される電源電圧に関する情報（電圧に関する情報）が記憶される。半導体装置の電源電圧の低電圧化のため、保障する最低電源電圧値を個々の半導体装置によって異ならせる場合がある。この場合、ＯＴＰＲＯＭ等に、電源電圧を記憶させる。計算部３６に、試験部から読出し信号が入力すると、メモリに記憶されている電源電圧に関する情報を後述する読出部に出力する。例えば、計算部３６は、メモリ３２に記憶されたデータから電源電圧を計算して電源電圧に関する情報を読出部に出力する。例えば、メモリ３２内のデータがビット毎に電源電圧値を割り当てられている場合、計算部３６は、メモリ３２内のデータを復号化して出力する。
【００１７】
図３は、実施例１に係る試験装置のブロック図である。本体１０は、試験部１６を備えている。試験部１６は、被試験デバイス３０の回路３４を試験する。例えば、試験部１６は、予め提供された試験プログラムを実行することにより、冶具２０を介し、被試験デバイス３０の１または複数の信号端子にそれぞれ試験信号を出力する。試験部１６は、被試験デバイス３０の１または複数の信号端子から出力された信号に基づき、被試験デバイス３０の合否を判断する。試験部１６はプログラムされた信号パターンにより、様々な信号パターンの試験を行なうことができる。
【００１８】
冶具２０は、電源モジュール２２および第２印加部４８を備える。電源モジュール２２は、読出部４２、第１生成部４４および第１印加部４６を備えている。読出部４２は、メモリ３２から電源電圧に関する情報ＣＳ２を取得し、第１生成部４４に直流電圧ＰＳ１（第１電圧）の生成を指示する制御信号ＣＳ３を出力する。第１生成部４４は、制御信号ＣＳ３を受信すると、電源電圧に関する情報に基づき直流電圧ＰＳ１を生成し、第１印加部４６に供給する。第１印加部４６は、読出部４２から制御信号ＣＳ４を受信すると、被試験デバイス３０に直流電圧ＰＳ１を電源電圧ＶＳ２として供給する。第２印加部４８は、試験部１６の試験信号を被試験デバイス３０に出力する。また、第２印加部４８は、被試験デバイス３０が出力する信号を試験部１６に出力する。第２印加部４８は、例えば図１のソケット２４である。被試験デバイス３０は、図２において説明したメモリ３２を備えている。なお、電源モジュール２２には、本体１０または外部電源から読出部４２、第１生成部４４および第１印加部４６等の回路を動作させるための電力が供給されてもよい。
【００１９】
図４は、被試験デバイスに電源電圧に関する情報を記憶する際のフローチャートである。図４を参照し、試験装置１００は、被試験デバイス３０毎に、試験を行なう（ステップＳ１０）。この試験において、電源電圧を変化させ、被試験デバイス３０の試験を行なう。次に、試験装置１００は、試験結果に基づき、電源電圧を決定する（ステップＳ１２）。例えば、被試験デバイス３０の最低動作電源電圧値を決定する。次に、試験装置１００は、メモリ３２に電源電圧に関する情報を書き込む（ステップＳ１４）。例えば、被試験デバイス３０の最低動作電源電圧値を図２の計算部３６を経由して書き込む。次に、試験装置１００は、最後の被試験デバイス３０かを判断する（ステップＳ１６）。Ｎｏの場合、ステップＳ１０に戻り、次の被試験デバイス３０の試験を行なう。Ｙｅｓの場合、終了する。以上により、複数の被試験デバイス３０のメモリ３２に各電源電圧に関する情報を記憶させる。
【００２０】
図５は、実施例１に係る試験装置の動作を示すフローチャートである。例えば、図４において決定した最低動作電源電圧値において被試験デバイス３０を電気的に試験する例である。図５を参照し、メモリ３２には、被試験デバイス３０に印加される電源電圧に関する情報が記憶されている。読出部４２は、被試験デバイス３０内のメモリ３２から被試験デバイス３０に印加される電源電圧に関する情報ＣＳ２を読み出す（ステップＳ２０）。第１生成部４４は、電源電圧に関する情報ＣＳ２に基づき直流電圧ＰＳ１を生成する（ステップＳ２２）。第１印加部４６は、第１生成部４４が生成した直流電圧ＰＳ１を電源電圧Ｖ２として被試験デバイス３０に印加する（ステップＳ２４）。本体１０の試験部１６は、電源電圧ＶＳ２が被試験デバイス３０に印加されている期間において、冶具２０の第２印加部４８を介し被試験デバイス３０を試験する（ステップＳ２６）。例えば、試験部１６は、第２印加部４８を介し被試験デバイス３０の回路３４に試験信号を印加する。試験部１６は、回路３４の出力信号を第２印加部４８を介し取得する。試験部１６は、出力信号に基づき、被試験デバイス３０の合否を決定する。被試験デバイス３０の試験が終了した後、試験の終了した被試験デバイス３０をソケット２４から取り外す。次の被試験デバイス３０をソケット２４にセットし、次の被試験デバイス３０を試験する。このようにして、被試験デバイス３０の試験を行なう。
【００２１】
実施例１によれば、図５のステップＳ２０のように、冶具２０に設けられた読出部４２が、電源電圧に関する情報ＣＳ２を被試験デバイス３０から読み出す。ステップＳ２２のように、冶具２０に設けられた第１生成部４４が、電源電圧に関する情報に基づき直流電圧ＰＳ１を生成する。ステップＳ２４のように、冶具２０に設けられた第１生成部４４が、直流電圧ＰＳ１を電源電圧ＶＳ２として被試験デバイス３０に印加する。このように、本体１０とは別の冶具２０において、電源電圧に関する情報ＣＳ２を被試験デバイス３０から読出し、直流電圧ＰＳ１を生成し、被試験デバイス３０に電源電圧ＶＳ２を印加する。これにより、本体１０において、電源電圧に関する情報ＣＳ２を被試験デバイス３０から読出し、電源電圧ＶＳ２を生成するのに比べ、電源電圧ＶＳ２を設定するための処理時間を短くすることができる。
【００２２】
本体１０が内蔵する電源からソフトウエアによってプラグラミングされた電源電圧を被試験デバイス３０に印加する場合においては、電源電圧ＶＳ２を設定するためのソフトウエアの処理時間が長くなる。これに対し、例えば、読出部４２、第１生成部４４および第１印加部４６を上記動作を行なうために専用に回路を設計した専用回路とする。これにより、電源電圧ＶＳ２を設定するための処理時間をより短くすることができる。
【実施例２】
【００２３】
実施例２は、本体１０がメモリ３２に電源に関する情報を出力させる信号を出力する例である。図６は、実施例２に係る試験装置の機能ブロック図である。図６に示すように、試験装置１０２において、本体１０は、第２生成部１８を備えている。第２生成部１８は、直流電圧ＤＰＳ１（第２電圧）を生成し、第１印加部４６に供給する。第１印加部４６は、第１生成部４４が生成した直流電圧ＰＳ１および直流電圧ＤＰＳ１のいずれかを電源電圧ＶＳとして被試験デバイス３０に供給する。試験部１６は、第２印加部４８を介し、メモリ３２に、電源電圧に関する情報ＣＳ２を読出部４２に出力される制御信号ＣＳ１を出力する。その他の構成は、実施例１の図３と同じであり、説明を省略する。
【００２４】
図７は、実施例２に係る試験装置の動作を示すフローチャートである。図８（ａ）から図９（ｂ）は、実施例２の試験装置の動作を示す模式図である。図８（ａ）から図９（ｂ）の各構成は、図６と同じであり説明を省略する。
【００２５】
図７を参照し、第１印加部４６は、被試験デバイス３０に初期電源電圧ＶＳ１を印加する（ステップＳ３０）。図８（ａ）を参照し、第２生成部１８は、被試験デバイス３０に印加するための直流電圧ＤＰＳ１を生成し、第１印加部４６に供給する。第１印加部４６は、読出部４２から入力される制御信号ＣＳ４に基づき直流電圧ＤＰＳ１を電源電圧ＶＳ１として被試験デバイス３０に印加する。電源電圧ＶＳ１は、被試験デバイス３０のメモリ３２から電源電圧に関する情報ＣＳ２を出力させるために、被試験デバイス３０を動作させる初期電源電圧である。
【００２６】
図７および図８（ｂ）を参照し、電源電圧ＶＳ１が印加された状態において、試験部１６は、第２印加部４８を介しメモリ３２に、電源電圧に関する情報ＣＳ２を読出部４２に出力される制御信号ＣＳ１を出力する（ステップＳ３２）。
【００２７】
図７および図９（ａ）を参照し、メモリ３２が読出部４２に電源電圧に関する情報ＣＳ２を出力する。読出部４２は、電源電圧に関する情報ＣＳ２を取得する（ステップＳ２０）。読出部４２は、第１生成部４４に直流電圧を生成する制御信号ＣＳ３を出力する。また、読出部４２は、第１印加部４６に制御信号ＣＳ４を出力する。第１生成部４４は、制御信号ＣＳ３を受信すると、電源電圧に関する情報ＣＳ２に基づき直流電圧ＰＳ１を生成する（ステップＳ２２）。第１生成部４４は、第１印加部４６に直流電圧ＰＳ１を供給する。第１印加部４６は、制御信号ＣＳ４を受信すると、直流電圧ＰＳ１を電源電圧ＶＳ２として被試験デバイス３０に印加する（ステップＳ２４）。このように、第１印加部４６は、制御信号ＣＳ４に基づき、直流電圧ＤＰＳ１およびＰＳ１のいずれか一方を選択し、被試験デバイス３０に電源電圧として印加する。
【００２８】
図７および図９（ｂ）を参照し、第１印加部４６が被試験デバイス３０に電源電圧ＶＳ２を印加した状態において、試験部１６は、被試験デバイス３０の試験を行なう（ステップＳ２６）。第２印加部４８を介し被試験デバイス３０に試験信号を出力する。試験部１６は、被試験デバイス３０が出力した信号に基づき、被試験デバイス３０の合否を判断する。その後終了する。
【００２９】
実施例２によれば、図８（ａ）のように、第２生成部１８は第２直流電圧ＤＰＳ１を生成する。図８（ｂ）のように、第１印加部４６は直流電圧ＤＰＳ１を電源電圧ＶＳ１として被試験デバイス３０に印加する。図９（ａ）のように、読出部４２は電源電圧ＶＳ１が印加されている期間において、電源電圧に関する情報ＣＳ２を読み出す。その後、第１印加部４６は、電源電圧ＶＳ２を被試験デバイス３０に印加する。このように、最初に、本体１０が第２直流電圧ＤＰＳ１を生成し、被試験デバイス３０に印加することにより、読出部４２が電源電圧に関する情報ＣＳ２を取得する前においても被試験デバイス３０には電源電圧ＶＳ１が印加される。よって、メモリ３２は電源電圧に関する情報ＣＳ２を出力することができる。
【００３０】
また、図９（ａ）のように、本体１０の試験部１６が、被試験デバイス３０に、電源電圧に関する情報ＣＳ２を読出部４２に出力される信号ＣＳ１を出力する。このように、本体１０が、信号ＣＳ１を被試験デバイス３０に出力することにより、冶具２０の電源モジュール２２を最低限の回路で構成できる。
【実施例３】
【００３１】
実施例３は、冶具２０に複数の被試験デバイス３０をセットする例である。図１０は、実施例３に係る試験装置の機能ブロック図である。図１０に示すように、試験装置１０４において、複数の被試験デバイス３０が冶具２０に電気的に接続されている。電源モジュール２２が各被試験デバイス３０に対応し設けられている。被試験デバイス３０および電源モジュール２２は３個以上設けられていてもよい。その他の構成は実施例２の図６と同じであり説明を省略する。
【００３２】
図１１は、実施例３の冶具の平面図である。図１１においては、被試験デバイス３０を４個配置する冶具２０を示している。冶具２０には、複数のソケット２４が配置されている。ソケット２４には、それぞれ被試験デバイス３０がセットされている。被試験デバイス３０に対応し、電源モジュール２２が設けられている。なお、被試験デバイス３０および電源モジュール２２は４個以外の複数個設けられていてもよい。本体１０の試験信号を出力するピン（スプリングピン２８）の数が、被試験デバイス３０の信号端子の数より十分多い場合、複数個の被試験デバイス３０を冶具２０にセットすることができる。
【００３３】
次に、試験装置１０４の動作について、説明する。図１２（ａ）および図１２（ｂ）は、実施例３の冶具の模式図である。図１２（ａ）を参照し、各被試験デバイス３０のメモリ３２には、電源電圧に関する情報として、例えば０．８Ｖ、０．９Ｖ、１．０Ｖおよび１．１Ｖに対応する情報が記憶されている。
【００３４】
実施例２の図７のステップＳ３０において、第２生成部１８は、直流電圧ＤＰＳ１を生成する。各電源モジュール４０の第１印加部４４は直流電圧ＤＰＳ１を電源電圧ＶＳ１として各被試験デバイス３０にほぼ同時に印加する。この場合の電源電圧ＶＳ１は、メモリ３２から電源電圧に関する情報ＣＳ２を出力させるための電圧である。このため、電源電圧ＶＳ１は、各被試験デバイス３０に対し同じでよいため、本体１０の第２生成部１８から供給される。
【００３５】
ステップＳ３２において、試験部１６が、各被試験デバイス３０のメモリ３２に制御信号ＣＳ１をほぼ同時に出力する。制御信号ＣＳ１は、各被試験デバイス３０に対し同じでよいため、本体１０の試験部１６から供給される。ステップＳ２２において、図１２（ｂ）のように、各電源モジュール２２の読出部４２は、各被試験デバイス３０から電源電圧に関する情報ＣＳ２をほぼ同時に読み出す。ステップＳ２４において、図１２（ｂ）のように、各電源モジュール２２の第１印加部４６は、各被試験デバイス３０に電源電圧ＶＳ２（例えば、０．８Ｖ、０．９Ｖ、１．０Ｖおよび１．１Ｖ）をほぼ同時に印加する。ステップＳ２６において、試験部１６は、各被試験デバイス３０の試験をほぼ同時に行なう。
【００３６】
実施例３によれば、各読出部４２が、複数の被試験デバイス３０からそれぞれの電源電圧に関する情報ＣＳ２を読み出す。各第１生成部４４が、各電源電圧に関する情報ＣＳ２に基づき直流電圧ＰＳ１を生成する。各第１印加部４６が各直流電圧ＰＳ１を複数の被試験デバイス３０のうち対応する被試験デバイス３０に印加する。例えば、複数の被試験デバイス３０の試験を行なう際に、本体１０が各被試験デバイス３０の電源電圧に関する情報ＣＳ２を読み出し、各被試験デバイス３０に対応する電源電圧ＶＳ２を生成する場合を考える。この場合、電源電圧ＶＳ２が被試験デバイス３０毎に異なるため、試験部１６が各被試験デバイス３０をシリアルに試験することになる。実施例２によれば、冶具２０の各電源モジュール４０が電源電圧を被試験デバイス３０に供給するため、各被試験デバイス３０の試験を並行して行なうことができる。よって、試験の処理時間を短くすることができる。このように、被試験デバイス３０毎に電源電圧を設定できない試験装置においても、被試験デバイス３０の試験を同時に行なうことができる。このため、試験装置が被試験デバイス毎に電源電圧の設定ができるか否かの仕様によらず、同じプログラムおよび冶具を用い汎用性のある試験が可能となる。
【００３７】
例えば、本体１０の試験部１６は、複数の被試験デバイス３０を同時に試験する。例えば、試験部１６は、複数の被試験デバイス３０を並列に試験する。これにより、試験の処理時間が短くすることができる。
【００３８】
また、読出部４２、第１生成部４４および第１印加部４６は、複数の被試験デバイス３０に対応し複数設けられている。これにより、被試験デバイス３０に対応しそれぞれの電源電圧ＰＳ１を生成し、印加することができる。
【００３９】
実施例１から実施例３において、冶具２０は、例えばウエハ状態において電子部品を試験するプローブボードでもよい。また、電圧に関する情報として電源電圧に関する情報を例に説明したが、他の電圧でもよい。第１電圧、第２電圧として直流電圧を例に説明したが直流電圧には限られない。
【００４０】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００４１】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）被試験デバイスに印加される電圧に関する情報を被試験デバイスから読み出す読出部と、前記電圧に関する情報に基づき第１電圧を生成する第１生成部と、前記第１電圧を前記被試験デバイスに印加する印加部と、を備える冶具と、前記第１電圧が前記被試験デバイスに印加されている期間において、前記冶具を介し前記被試験デバイスの試験を行なう本体と、を具備することを特徴とする試験装置。
（付記２）前記本体は、第２電圧を生成する第２生成部を備え、前記印加部は、前記第２電圧を前記被試験デバイスに印加し、前記読出部は、前記第２電圧が前記被試験デバイスに印加された期間において、前記電圧に関する情報を読み出すことを特徴とする付記１記載の試験装置。
（付記３）前記読出部は、複数の前記被試験デバイスからそれぞれ前記電圧に関する情報を読み出し、前記第１生成部は、各前記電圧に関する情報に基づき各第１電圧を生成し、前記印加部は、前記各第１電圧を前記複数の被試験デバイスの対応する被試験デバイスに印加することを特徴とする付記１または２記載の試験装置。
（付記４）前記本体は、前記複数の被試験デバイスを同時に試験することを特徴とする付記３記載の試験装置。
（付記５）前記本体は、前記被試験デバイスに、前記電圧に関する情報を前記読出部に出力させる信号を出力することを特徴とする付記２記載の試験装置。
（付記６）前記読出部、前記第１生成部および前記印加部は、前記複数の被試験デバイスに対応し複数設けられていることを特徴とする付記３および４記載の試験装置。
（付記７）前記読出部、前記第１生成部および前記印加部は専用回路であることを特徴とする付記１から６のいずれか一項記載の試験装置。
（付記８）被試験デバイスに印加される電圧に関する情報を被試験デバイスから読み出す読出部と、前記電圧に関する情報に基づき第１電圧を生成する生成部と、前記第１電圧を前記被試験デバイスに印加する第１印加部と、前記第１電圧が前記被試験デバイスに印加されている期間において、本体が生成した試験信号を前記被試験デバイスに印加する第２印加部と、を具備することを特徴とする試験冶具。
（付記９）前記印加部は、前記本体が生成した前記第２電圧を前記被試験デバイスに印加し、前記読出部は、前記第２電圧が前記被試験デバイスに印加された期間において、前記電圧に関する情報を読み出すことを特徴とする付記８記載の試験装置。
（付記１０）被試験デバイスを治具に搭載し、前記冶具が、前記被試験デバイスに印加される電圧に関する情報を被試験デバイスから読み出し、前記冶具が、前記電圧に関する情報に基づき第１電圧を生成し、前記冶具が、前記第１電圧を前記被試験デバイスに印加し、前記第１電圧が前記被試験デバイスに印加されている期間において、本体が、前記冶具を介し、前記被試験デバイスの試験を行なうことを特徴とする試験方法。
（付記１１）前記本体は、第２電圧を生成し、前記冶具は、前記第２電圧を前記被試験デバイスに印加し、前記冶具は、前記第２電圧が前記被試験デバイスに印加された期間において、前記電圧に関する情報を読み出すことを特徴とする付記１０記載の試験方法。
【符号の説明】
【００４２】
１０        本体
１２        テスタ
１４        テストヘッド
１６        試験部
１８        第２生成部
２０        冶具
２２        電源モジュール
２４        ソケット
２６        試験ボード
３０        被試験デバイス
３２        メモリ
４２        読出部
４４        第１生成部
４６        第１印加部
４８        第２印加部
【図１】
2013195098.tif 000003
【図２】
2013195098.tif 000004
【図３】
2013195098.tif 000005
【図４】
2013195098.tif 000006
【図５】
2013195098.tif 000007
【図６】
2013195098.tif 000008
【図７】
2013195098.tif 000009
【図８】
2013195098.tif 000010
【図９】
2013195098.tif 000011
【図１０】
2013195098.tif 000012
【図１１】
2013195098.tif 000013
【図１２】
2013195098.tif 000014