(57)【要約】【課題】従来の高圧電源装置では、圧電トランスの駆動パルスをＶＣＯのフィードバック制御により生成していたので、出力電圧の高速な立ち上げ特性が得られず、印刷速度がＡ４縦送りにて２０（頁／分）以上の高速印刷用の画像形成装置には適用できない。【解決手段】本発明の高圧電源装置７０は、出力開始時から出力電圧Ｓ７５が目標値ＳＡ以下の所定値となるまで初期分周比値に固定し一定の周波数の制御信号で圧電トランスを駆動し、前記所定値に達した時、出力開始から前記所定値になる間での経過時間に応じた経過時分周比値に切り替え、その後、前記検出値Ｓ７７が前記目標値ＳＡと一致するように、前記経過時分周比値を増減制御している。これにより、出力電圧の高速な立ち上げが可能になり、印刷速度がＡ４縦送りにて２０（頁／分）以上の高速印刷用の画像形成装置にも適用できる。【選択図】図１
2013042595.tif 000002
【特許請求の範囲】
【請求項１】
可変の周波数を有するパルスからなる制御信号を入力し、前記制御信号によりスイッチングして駆動パルスを出力するスイッチング手段と、
所定の共振周波数を有し、前記駆動パルスにより駆動されて高圧の出力電圧を出力する圧電トランスと、
前記出力電圧を検出して検出値を出力する出力検出手段と、
前記検出値の目標値を設定する目標値設定手段と、
前記検出値と前記目標値とを比較し、比較結果を出力する比較手段と、
前記制御信号の前記出力開始時から前記検出値が前記目標値以下の所定値となるまで前記初期分周比値に固定し、前記検出値が前記目標値以下の所定値に達した時以降には、前記検出値が前記目標値と一致するように、前記比較結果に基づき、前記経過時分周比値を増減制御して可変分周比値を出力する分周比値制御手段と、
を備えたことを特徴とする高圧電源装置。
【請求項２】
前記周比値制御手段は、
前記制御信号の出力開始時の前記周波数に対応する初期分周比値を出力する初期値出力手段と、
前記制御信号の前記出力開始時から、前記検出値が前記目標値以下の所定値となるまでの経過時間を計測する計測手段と、
前記経過時間に応じた経過時分周比値を出力する経過値出力手段と、
前記初期分周比値、前記経過時分周比値、及び前記可変分周比値を入力し、前記初期分周比値、前記経過時分周比値、及び前記可変分周比値に基づき、クロック信号を分周して制御信号を前記スイッチング手段へ出力する分周手段と、
を有することを特徴とする請求項１記載の高圧電源装置。
【請求項３】
前記比較手段は、
前記目標値に基づいて三角波を発生し、前記三角波を前記比較手段へ出力する三角波発生手段と、
前記検出値と前記目標値を比較して第１のデジタル信号を出力する第１の比較手段と、
前記前記検出値と前記三角波とを比較して第２のデジタル信号を出力する第２の比較手段と、
を有することを特徴とする請求項１記載の高圧電源装置。
【請求項４】
前記初期分周比値は、
前記圧電トランスにおける前記出力電圧の周波数特性において、
前記共振周波数以上かつ前記共振周波数付近の周波数特性が急峻となる周波数に対応する分周比値であることを特徴とする請求項２記載の高圧電源装置。
【請求項５】
前記初期分周比値は、
前記目標値に対応する前記制御信号の前記周波数より低い周波数に対応することを特徴とする請求項２記載の高圧電源装置。
【請求項６】
前記初期分周比値及び前記経過時分周比値は、
デジタル設定値である前記分周比値を２値化演算して生成される分周比値であることを特徴とする請求項２記載の高圧電源装置。
【請求項７】
前記計測手段における前記所定値が、
前記目標値の８０〜９０％であることを特徴とする請求項２記載の高圧電源装置。
【請求項８】
出力電圧を出力する高圧電源装置を備え、前記出力電圧により駆動されて画像を転写媒体に印刷する画像形成装置であって、
前記高圧電源装置は、
可変の周波数を有するパルスからなる制御信号を入力し、前記制御信号によりスイッチングして駆動パルスを出力するスイッチング手段と、
所定の共振周波数を有し、前記駆動パルスにより駆動されて高圧の出力電圧を出力する圧電トランスと、
前記出力電圧を検出して検出値を出力する出力検出手段と、
前記検出値の目標値を設定する目標値設定手段と、
前記検出値と前記目標値とを比較し、比較結果を出力する比較手段と、
前記制御信号の前記出力開始時から前記検出値が前記目標値以下の所定値となるまで前記初期分周比値に固定し、前記検出値が前記目標値以下の所定値に達した時以降には、前記検出値が前記目標値と一致するように、前記比較結果に基づき、前記経過時分周比値を増減制御して可変分周比値を出力する分周比値制御手段と、を有し、前記出力電圧を出力する、
ことを特徴とする画像形成装置。
【請求項９】
前記画像形成装置は、更に
前記出力電圧を転写バイアスとして用い、前記転写バイアスにより画像を転写媒体に印刷する転写バイアス手段を有し、
前記圧電トランスの前記共振周波数付近の周波数で、前記転写バイアスを立ち上げる前に、前記転写媒体に印加する前記転写バイアスより低い前記出力電圧を出力する周波数にて前記制御信号を出力することを特徴とする請求項８記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランスを制御して高圧の出力電圧を出力する高圧電源装置とそれを用いた画像形成装置に関するものである。
【背景技術】
【０００２】
従来、セラミック等の圧電振動子の共振現象を利用して駆動電圧の昇圧を行う圧電トランスを制御して高圧の出力電圧を出力する高圧電源装置として、例えば、下記の特許文献１に記載されているように、圧電トランスを駆動する制御信号の周波数を電圧制御発振器（以下「ＶＣＯ」という。）のフィードバック制御により生成する構成が知られていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−９１７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の高圧電源装置では、圧電トランスの制御信号をＶＣＯのフィードバック制御により生成していたので、次の（ａ）〜（ｃ）のような課題があった。
【０００５】
（ａ）  圧電トランスの共振周波数付近の高い出力電圧を利用しようとした場合、制御信号の周波数が共振周波数を超えて低い周波数に制御されてしまう場合があった。
【０００６】
（ｂ）  フィードバック制御により制御信号の周波数を可変制御しているため、出力電圧を高速に立ち上げることができない。
【０００７】
（ｃ）  共振周波数付近の高い出力電圧の出力を得ることも、短時間で出力電圧を立ち上げる制御も共にできないため、印刷速度がＡ４縦送りにて２０（頁／分）以上の高速印刷の画像形成装置には適用できない。
【課題を解決するための手段】
【０００８】
本発明の高圧電源装置は、可変の周波数を有するパルスからなる制御信号を入力し、前記制御信号によりスイッチングして駆動パルスを出力するスイッチング手段と、所定の共振周波数を有し、前記駆動パルスにより駆動されて高圧の出力電圧を出力する圧電トランス７５と、前記出力電圧を検出して検出値を出力する出力検出手段と、前記検出値の目標値を設定する目標値設定手段と、前記検出値と前記目標値とを比較し、比較結果を出力する比較手段と、前記制御信号の前記出力開始時から前記検出値が前記目標値以下の所定値となるまで前記初期分周比値に固定し、前記検出値が前記目標値以下の所定値に達した時以降には、前記検出値が前記目標値と一致するように、前記比較結果に基づき、前記経過時分周比値を増減制御して可変分周比値を出力する分周比値制御手段とを備えたことを特徴とする。
【０００９】
本発明の画像形成装置は、前記高圧電源装置を備え、前記出力電圧により駆動されて画像を記憶媒体に形成することを特徴とする。
【発明の効果】
【００１０】
本発明の高圧電源装置によれば、出力電圧の立ち上げから出力電圧が目標電圧以下の所定値になるまで、出力電圧の立ち上がりが速い固定の分周比値とし、周波数制御を行わない。そのため、出力電圧を高速に立ち上げることが可能になる。更に、出力電圧が所定値を超えてから、出力電圧が所定値に達するまでの経過時間に応じて出力電圧の目標電圧に対応する分周比値に切り換えているので、圧電トランスの共振周波数付近の高い出力電圧を利用しようとした場合にも、制御信号の周波数が共振周波数以下の低い周波数に制御されることはない。
【００１１】
本発明の画像形成装置によれば、前記高圧電源装置を備えることにより、圧電トランスの共振周波数付近の高い出力電圧の高速に立ち上げることができる。そのため、画像形成装置は、高速な印刷が可能になる。
【図面の簡単な説明】
【００１２】
【図１】図１は本発明の実施例１における高圧電源装置の概略を示すブロック図である。
【図２】図２は図１の高圧電源装置７０における詳細な構成例を示す回路図である。
【図３】図３は本発明の実施例１における電源装置を用いた画像形成装置１を示す構成図である。
【図４】図４は図３の画像形成装置１における制御回路の構成を示すブロック図である。
【図５】図５は図２中の制御部６０を示すブロック図である。
【図６】図６は図５中のテーブルレジスタ８６の例を示す図である。
【図７】図７は図５中のテーブルレジスタ８７の例を示す図である。
【図８】図８は図５中のテーブルレジスタ９１の例を示す図である。
【図９】図９は図２の三角波発生手段７９の動作を示す波形図である。
【図１０】図１０は図２中の主な信号の動作を示す波形図である。
【図１１】図１１は高圧電源装置７０の出力電圧の駆動周波数特性を示す特性図である。
【図１２】図１２は無負荷時の分周比値と出力電圧の関係を示す図である。
【図１３】図１３は５０ＭΩ時の分周比値と出力電圧の関係を示す図である。
【図１４】図１４は駆動周波数１０８．７ｋＨｚ時の出力電圧の立ち上がりを示す特性図である。
【図１５】図１５は無負荷１０８．７ｋＨｚ（分周比１ＣＣｈｅｘ）駆動時からの経過時間と出力電圧の関係を示す図である。
【図１６】図１６は５０ＭΩ負荷１０８．７ｋＨｚ（分周比１ＣＣｈｅｘ）駆動時からの経過時間と出力電圧の関係を示す図である。
【図１７】図１７は実施例１の出力電圧の立ち上がりを示す特性図である。
【図１８】図１８は無負荷１０８．７ｋＨｚ駆動時の立ち上がり特性を示す図である。
【図１９】図１９は５０ＭΩ負荷１０８．７ｋＨｚ駆動時の立ち上がりを示す特性図である。
【図２０】図２０は無負荷１３０．２ｋＨｚ駆動時の立ち上がりを示す特性図である。
【図２１】図２１は５０ＭΩ負荷時１３０．２ｋＨｚ駆動時の立ち上がりを示す特性図である。
【図２２】図２２は実施例１の駆動周波数と出力電圧の時間的変化を説明するための図である。
【図２３】図２３は比較例の駆動周波数と出力電圧の時間的変化を説明するための図である。
【図２４】図２４は実施例２の高圧電源装置７０Ａの概略を示すブロック図である。
【図２５】図２５は図２４の高圧電源装置７０Ａにおける詳細な構成例を示す回路図である。
【図２６】図２６は図２４中の高圧制御部６０Ａの詳細な構成を示すブロック図である。
【図２７−１】図２７−１は図２６中のテーブルレジスタ１５６の例を示す図である。
【図２７−２】図２７−２は図２６中のテーブルレジスタ１５６の例を示す図である。
【図２８】図２８は図２６中の演算器１５３における処理を示すフローチャートである。
【図２９】図２９は図２６中の出力セレクタ１６１の制御論理を示す図である。
【図３０】図３０は実施例２における各制御信号と出力電圧の動作を示すタイミングチャートである。
【図３１】図３１は実施例２における無負荷１０８．５ｋＨｚ駆動時の立ち上がりを示す特性図である。
【図３２】図３２は実施例２における５０ＭΩ負荷１０８．５ｋＨｚ駆動時の立ち上がりを示す特性図である。
【発明を実施するための形態】
【００１３】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００１４】
（画像形成装置の構成）
図３は、本発明の実施例１における高圧電源装置を用いた画像形成装置１を示す構成図である。
【００１５】
この画像形成装置１は、例えば、電子写真式のカラー画像形成装置であり、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、及びシアン現像器２Ｃが着脱可能に挿着されている。各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃは、各色の感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃにそれぞれ接した各色の帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃは、ブラック発光素子（以下「ＬＥＤ」という。）ヘッド３Ｋ、イエローＬＥＤヘッド３Ｙ、マゼンタＬＥＤヘッド３Ｍ、シアンＬＥＤヘッド３Ｃの発光によってそれぞれ潜像を形成される。
【００１６】
各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃ内の各色の供給ローラ３３Ｋ，３３Ｙ，３３Ｍ，３３Ｃが、各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃにトナーを供給し、各色の現像ブレード３５Ｋ，３５Ｙ，３５Ｍ，３５Ｃにより、各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃの表面に一様にトナー層が形成され、各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃ上にトナー像が現像される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃ内の各クリーニングブレード３７Ｋ，３７Ｙ，３７Ｍ，３７Ｃは、転写後の残トナーをクリーニングする。
【００１７】
ブラックトナーカートリッジ４Ｋ、イエロートナーカートリッジ４Ｙ、マゼンタトナーカートリッジ４Ｍ、及びシアントナーカートリッジ４Ｃは、各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに着脱可能に取り付けられ、内部のトナーを各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに供給可能な構造になっている。ブラック転写ローラ５Ｋ、イエロー転写ローラ５Ｙ、マゼンタ転写ローラ５Ｍ、及びシアン転写ローラ５Ｃは、転写ベルト８の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ６、及び転写ベルト従動ローラ７は、転写ベルト８を張架しローラの駆動によって記録媒体としての用紙１５を搬送可能な構造になっている。
【００１８】
転写ベルトクリーニングブレード１１は、転写ベルト８上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器１２に収容される。用紙カセット１３は、画像形成装置１に着脱可能に取り付けられ、用紙１５が積載される。ホッピングローラ１４は、用紙１５を用紙カセット１３から搬送する。レジストローラ１６及び１７は、用紙１５を転写ベルト８に所定のタイミングで搬送する。定着器１８は、用紙１５のトナー像を熱と加圧によって定着する。用紙ガイド１９は、用紙１５を排紙トレー２０にフェースダウンで排出する。
【００１９】
レジストローラ１６，１７の近傍には、用紙検出センサ４０が設けられている。この用紙検出センサ４０は、接触又は非接触で用紙１５の通過を検出するものであり、このセンサ位置から転写ニップまでの距離と用紙搬送スピードの関係から求まる時間より、転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃが転写を行う時の高圧電源装置１による転写バイアス印加タイミングを決定する。
【００２０】
図４は、図３の画像形成装置１における制御回路の構成を示すブロック図である。
この制御回路は、ホストインタフェース部５０を有し、このホストインタフェース部５０がコマンド／画像処理部５１に対してデータを送受信する。コマンド画像処理部５１は、ＬＥＤヘッドインタフェース部５２に対して画像データを出力する。ＬＥＤへツドインタフエース部５２は、プリンタエンジン制御部５３によってヘッド駆動パルス等が制御され、ＬＥＤヘッド３Ｋ，３Ｙ，３Ｍ，３Ｃを発光させる。
【００２１】
プリンタエンジン制御部５３は、用紙検出センサ４０からの検出信号等を受信し、高圧制御部６０に対して帯電バイアス、現像バイアス、転写バイアス等の制御値を送る。高圧制御部６０は、帯電バイアス発生部６１と、現像バイアス発生部６２と、転写バイアス発生部６３とに信号を送る。帯電バイアス発生部６１、及び現像バイアス発生部６２は、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、及びシアン現像器２Ｃの各帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃ及び各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃに対してバイアスを印加する。高圧制御部６０及び転写バイアス発生部６３の転写高圧電源６３ａにより、本発明の実施例１の高圧電源装置１が構成されている。
【００２２】
プリンタエンジン制御部５３は、ホッピングモータ５４、レジストモータ５５、ベルトモータ５６、定着器ヒータモータ５７、及び各色のドラムモータ５８Ｋ，５８Ｙ，５８Ｍ，５８Ｃを所定のタイミングで駆動する。定着器ヒータ５９は、サーミスタ６５の検出値に応じてプリンタエンジン制御部５３によって温度制御される。
【００２３】
（高圧電源装置の構成）
図１は、本発明の実施例１における高圧電源装置の概略を示すブロック図である。
【００２４】
この高圧電源装置７０は、図４中の高圧制御部６０及び転写バイアス発生部６３内の図示しない転写高圧電源により構成され、各色の転写ローラ５（＝５Ｋ，５Ｙ，５Ｍ，５Ｃ）毎に設けられている。各色の高圧電源装置７０は、同一の回路構成であるので、以下、１回路のみ説明する。
【００２５】
高圧電源装置７０は、プリンタエンジン制御部５３から出力される指示信号（例えば、リセット信号ＲＥＳＥＴと、オン信号ＯＮ、及び制御開始周波数を指示するための選択信号ＦＲＱ）に従って、高圧の直流（以下「ＤＣ」という。）出力電圧Ｓ７６を生成し、このＤＣ出力電圧を転写ローラ５である負荷ＺＬへ供給する装置である。
【００２６】
プリンタエンジン制御部５３は、複数の出力ポートＯＵＴ１，ＯＵＴ２，ＯＵＴ３から、リセット信号ＲＥＳＥＴ、オン信号ＯＮ、選択信号ＦＲＱを、高圧電源装置７０内の高圧制御部６０へそれぞれ出力する機能を有している。更に、プリンタエンジン制御部５３は、高圧電源装置７０が出力する高圧の直流（以下「ＤＣ」という。）出力電圧Ｓ７６の目標値を設定するため、目標値設定手段（例えば、デジタルアナログコンバータ（以下「ＤＡＣ」という。））１２０へ目標値設定のためのデータを出力する機能を有している。
【００２７】
ＤＡＣ１２０は、プリンタエンジン制御部５３から設定データが入力されると、設定データをアナログ電圧に変換した目標値ＳＡを高圧電源装置７０へ出力する。
【００２８】
高圧制御部６０は、発振器７１から入力される一定周波数（例えば、５０ＭＨｚ）の基準クロック信号（以下「クロック」という。）Ｓ７１に同期して動作し、プリンタエンジン制御部５３から供給されるリセット信号ＲＥＳＥＴ、オン信号ＯＮ、選択信号ＦＲＱに基づき、クロックを分周して、制御信号Ｓ６０を生成し、図示しない転写高圧電源に出力する機能を有している。
【００２９】
高圧制御部６０は、転写高圧電源から入力される信号Ｓ７８ａ，Ｓ７８ｂに基づき、目標値ＳＡと検出値Ｓ７７とが一致するように、図示しない内部の制御回路により分周比値を演算し、制御信号Ｓ６０の周波数を可変制御する機能を有している。
【００３０】
高圧制御部６０は、第１の電圧比較手段７８ａの出力信号Ｓ７８ａ、第２の電圧比較手段７８ｂの出力信号Ｓ７８ｂ、リセット信号ＲＥＳＥＴ、オン信号ＯＮ、及び選択信号ＦＲＱをそれぞれ入力する入力ポートＩＮ１１、ＩＮ１２、ＩＮ１３、ＩＮ１４、及びＩＮ１５と、制御信号Ｓ６０及びデータ信号Ｓ６０ａを出力する出力ポートＯＵＴ１１及びＯＵＴ１２を有している。
【００３１】
この高圧制御部６０は、リセット信号ＲＥＳＥＴが入力されると、内部設定を初期化し、更に、オン信号ＯＮにより、出力ポートＯＵＴ１１から出力される制御信号Ｓ６０のオン／オフが制御される。
【００３２】
なお、入力ポートＩＮ１３において、リセット信号ＲＥＳＥＴの入力に代えて、リセット信号ＲＥＳＥＴとオン信号ＯＮとを組合せた信号を入力することにより、入力ポートＩＮ１４へのオン信号ＯＮの入力を省略することも可能である。又、本実施例１では、プリンタエンジン制御部５３の外部にＤＡＣ１２０を設けているが、プリンタエンジン制御部５３の内部にＤＡＣ１２０を設け、プリンタエンジン制御部５３から高圧電源装置７０へアナログの目標値ＳＡを出力するようにしても良い。更には、ＤＡＣ１２０を高圧電源装置７０内の高圧制御部６０の内部に設け、プリンタエンジン制御部５３から高圧制御部６０へ目標値設定のための設定データを出力するようにしても良い。
【００３３】
高圧制御部６０は、例えば、特定の用途向けに複数機能の回路を１つにまとめた集積回路であるエーシック（Application  Specific  Integrated  Circuit、以下「ＡＳＩＣ」という。）、中央処理装置（以下「ＣＰＵ」という。）を内蔵したマイクロプロセッサ、あるいは、ユーザが独自の論理回路を書き込むことができるゲートアレイの一種であるフィールド・プログラマブル・ゲート・アレイ（Field  Programmable  Gate  Array、以下「ＦＰＧＡ」という。）等により構成されている。
【００３４】
高圧制御部６０の出力ポートＯＵＴ１１と、ＤＣ２４ＶのＤＣ電源７３との間には、スイッチング手段（例えば、圧電トランス駆動回路）７４が接続されている。圧電トランス駆動回路７４は、制御信号Ｓ６０に基づき、スイッチング素子をオンオフして、駆動パルス信号Ｓ７４を出力する回路であり、この出力側に圧電トランス７５が接続されている。圧電トランス７５は、セラミック等の圧電振動子の共振現象を利用して駆動電圧の昇圧を行い、高圧のＡＣ出力電圧Ｓ７５を出力するトランスであり、この出力側には、出力検出手段（例えば、整流手段である整流回路７６及び出力電圧変換手段７７）が接続されている。
【００３５】
整流回路７６は、圧電トランス７５から出力されたＡＣ出力電圧Ｓ７５をＤＣ出力電圧Ｓ７６に変換して、負荷ＺＬへ及び出力電圧変換手段７７へ出力する機能を有している。出力電圧変換手段７７は、ＤＣ出力電圧Ｓ７６を分圧して低圧のＤＣ電圧の検出値Ｓ７７に変換する回路であり、この検出値Ｓ７７は、電圧比較手段（例えば、第１の電圧比較手段７８ａ及び第２の電圧比較手段７８ｂ）へ与えられる。
【００３６】
第１の電圧比較手段７８ａは、検出値Ｓ７７と目標値ＳＡを比較し、比較結果に基づいて、Ｈレベル又はＬレベルの信号Ｓ７８ａを高圧制御部６０の入力ポートＩＮ１１へ供給する。
【００３７】
高圧制御部６０の出力ポートＯＵＴ１２には、三角波発生手段７９が接続されている。三角波発生手段７９は、ＤＡＣ１２０から入力される目標値ＳＡと高圧制御部６０の出力ポートＯＵＴ１２から入力される４ｂｉｔのデータ信号Ｓ６０ａに基づいて三角波信号Ｓ７９を発生し、第２の電圧比較手段７８ｂへ出力する。第２の電圧比較手段７８ｂは、検出値Ｓ７７と三角波Ｓ７９を比較し、比較結果に基づいて、Ｈレベル又はＬレベルの信号Ｓ７８ｂを高圧制御部６０の入力ポートＩＮ１２へ供給する。
【００３８】
これらの第１の電圧比較手段７８ａと、第２の電圧比較手段７８ｂと、三角波発生手段７９と、及びＤＡＣ１２０とにより、目標値設定手段が構成されている。
【００３９】
なお、図１の高圧電源装置７０は、各色の転写ローラ５（＝５Ｋ，５Ｙ，５Ｍ，５Ｃ）毎、即ち、チャンネル毎に並置されるが、これらの複数のチャンネルに対して一部を共用する構成にしても良い。例えば、圧電トランス７５及び整流回路７６等は、複数のチャンネル分必要となるが、発振器７１及び高圧制御部６０は、１組を共用できる。この場合、高圧制御部６０はチャンネル数分の入出力ポートを備えることになる。
【００４０】
本実施例１では、高圧制御部６０は、高圧電源装置７０内にあるが、プリンタエンジン制御部５３内の大規模集積回路（ＬＳＩ）内に設けても良い。又、本実施例においてはＡＳＩＣという呼称を用いているが、マイクロプロセッサ等のＣＰＵを内蔵したものでも実現可能であるし、ＦＰＧＡ等でも実現可能である。
【００４１】
図２は、図１中の高圧電源装置７０における詳細な構成例を示す回路図であり、図中、図１と同じ要素には共通の記号が付されている。
【００４２】
高圧電源装置７０は、高圧制御部６０と、高圧制御部６０に接続された発振器７１と、高圧制御部６０に接続された転写高圧電源６３ａとを備えている。
【００４３】
発振器７１は、例えば、水晶発振器であり、３．３ＶのＤＣ電源７１ａに接続されている電源端子ＶＤＤ及び出力イネーブル端子ＯＥと、接地されているグランド端子ＧＮＤと、クロックＳ７１を出力するクロック出力端子ＣＬＫ＿ＯＵＴとを備えている。発振器７１のクロック出力端子ＣＬＫ＿ＯＵＴから抵抗７１ｂを介して、高圧制御部６０の入力ポートＣＬＫ＿ＩＮに、クロックＳ７１が供給されている。
【００４４】
圧電トランス駆動回路７４は、制御信号Ｓ６０を分圧する抵抗７４ａ，７４ｂと、スイッチング素子（例えば、ＮチャンネルパワーＭＯＳＦＥＴ、以下単に「ＮＭＯＳ」という。）７４ｄと、共振回路を構成するインダクタ７４ｃ及びコンデンサ７４ｅと、により構成されている。
【００４５】
この圧電トランス駆動回路７４では、抵抗７４ａ，７４ｂを介して、ＮＭＯＳ７４ｄのゲートに制御信号Ｓ７２が入力されると、このＮＭＯＳ７４ｄによりＤＣ電源７３のＤＣ２４Ｖがスイッチングされ、これがインダクタ７４ｃ及びコンデンサ７４ｅからなる共振回路により共振されてピークが１００Ｖ程度の正弦パルス波の駆動パルス信号Ｓ７４が出力される構成になっている。
【００４６】
圧電トランス駆動回路７４の共振回路の出力側には、圧電トランス７５の１次側端子７５ａが接続されている。圧電トランス７５は、１次側端子７５ａから駆動パルスＳ７４が入力されると、２次側端子７５ｂから、ＮＭＯＳ７４ｄのスイッチング周波数に応じて０〜数ｋＶの高圧のＡＣ出力電圧Ｓ７５が出力する構成になっている。
【００４７】
圧電トランス７５の２次側端子７５ｂには、ＡＣ／ＤＣ変換用の整流回路７６が接続されている。整流回路７６は、ダイオード７６ａ，７６ｂ及びコンデンサ７６ｃにより構成されている。整流回路７６の出力側には、抵抗７６ｄを介して負荷ＺＬが接続されると共に、出力電圧変換手段７７が接続されている。
【００４８】
負荷ＺＬは、転写部であり、転写ローラ５、転写ベルト８、感光体ドラム３２及び用紙１５により構成され、転写ローラ５の金属軸に接続される。抵抗７６ｄは１００ＭΩの出力抵抗であり、負荷変動を吸収し、制御外乱を抑える働きを有している。
【００４９】
出力電圧変換手段７７は、抵抗値が１００ＭΩの抵抗７７ａ，抵抗値が４７ｋΩの７７ｂ，抵抗７７ｃ、及びコンデンサ７７ｄにより構成され、高圧のＤＣ出力電圧Ｓ７６（例えば、７０００Ｖ）を入力し、低圧のＤＣ電圧（例えば、ＤＣ３．３Ｖ以下の例えば、３．２９Ｖ）の検出値Ｓ７７を電圧比較器（以下「コンパレータ」という。）７８ａ，７８ｂの−端子へ供給している。出力電圧変換手段７７は、ＤＣ出力電圧Ｓ７６が抵抗７７ａの一方の端子に入力されると、抵抗７７ａと抵抗７７ｂとで分圧されたＤＣ電圧が抵抗７７ａの他方の端子から抵抗７７ｃの一方の端子に入力され、抵抗７７ｃとコンデンサ７７ｄの接続点からリップルが除去された検出値Ｓ７７が出力される。抵抗７７ｃとコンデンサ７７ｄは、ＲＣフィルタを構成しており、検出値Ｓ７７のリップル除去する機能を有している。
【００５０】
コンパレータ７８ａは、検出値Ｓ７７と目標値ＳＡとを比較し、＋端子入力電圧が−端子入力電圧より高い場合に、オープンコレクタ出力となって、抵抗７８ａ１によりプルアップされたＤＣ３．３ＶのＨレベルを出力し、−端子入力電圧が＋端子入電圧より高い場合にＬレベルを出力し、高圧制御部６０の入力ポートＩＮ１１に供給する。
【００５１】
三角波発生手段７９は、負帰還増幅器７９ａと、トランジスタスイッチ回路７９ｂと、Ｒ２Ｒ回路７９ｃと、ＲＣフィルタ７９ｄとから構成されている。負帰還増幅器７９ａは、演算増幅器（以下「オペアンプ」という。）７９ａ１と抵抗７９ａ２，７９ａ３とから構成される。
【００５２】
トランジスタスイッチ回路７９ｂは、４つのＮＰＮトランジスタ７９ｂ１，７９ｂ２，７９ｂ３，７９ｂ４と、４つの各ＮＰＮトランジスタのコレクタ端子を負帰還増幅器７９ａの出力電圧でプルアップ又はプルダウンする４つの抵抗７９ｂ５，７９ｂ６，７９ｂ７，７９ｂ８と、高圧制御部６０の出力ポートＯＵＴ１２（Ｄ１，Ｄ２，Ｄ３，Ｄ４）と４つのＮＰＮトランジスタの各ベース端子の間に接続された抵抗７９ｂ９，７９ｂ１０，７９ｂ１１，７９ｂ１２と、により構成されている。
【００５３】
Ｒ２Ｒ回路７９ｃは、抵抗７９ｃ１，７９ｃ２，７９ｃ３，７９ｃ４と、抵抗７９ｃ５，７９ｃ６，７９ｃ７，７９ｃ８，７９ｃ９と、から構成され、抵抗７９ｃ１〜７９ｃ４は等しい抵抗値２×ｒで、抵抗７９ｃ５〜７９ｃ９は等しい抵抗値ｒとすることで、はしご型回路網を用いたＤ／Ａ変換器としての機能を有している。
【００５４】
Ｒ２Ｒ回路によって、三角波発生手段７９の出力Ｓ７９は、０Ｖ〜ＤＡＣ１２０の出力する目標値ＳＡの２倍の電圧範囲を４ビット（ｂｉｔ）分解能、即ち、０〜１５段階で出力できる。
【００５５】
ＲＣフィルタ７９ｄは、抵抗７９ｄ１とコンデンサ７９ｄ２とから構成されている。
【００５６】
コンパレータ７８ｂは、検出値Ｓ７７と三角波発生手段７９の出力信号Ｓ７９を比較し、＋端子入力電圧が−端子入力電圧より高い場合にオープンコレクタ出力となって、抵抗７８ｂ１によりプルアップされた３．３ＶのＨレベルを出力し、−入力ポート電圧が＋端子入力電圧より高い場合はＬレベルを出力し、高圧制御部６０の入力ポートＩＮ２へ供給する。
【００５７】
ＤＡＣ１２０は、プリンタエンジン制御部５３から出力されるシリアルクロックＳＣＫに同期して出力されるシリアルデータＳＤＯによって、検出値Ｓ７７の目標値を設定され、それに応じた分解能は１０ｂｉｔで０〜３．３Ｖの電圧の目標値ＳＡを高圧電源装置７０へ出力する。
【００５８】
（高圧電源装置内の高圧制御部の構成）
図５は、図２中の高圧制御部６０を示すブロック図である。
【００５９】
高圧制御部６０は、２５６分周器８０を備えている。
２５６分周器８０は、オン信号ＯＮがＨレベルの間５０ＭＨｚのクロックを２５６カウントするカウンタであり、１９５．３ｋＨｚ、５．１２μｓｅｃ周期のパルスを５ｂｉｔカウンタ８１及び５ｂｉｔカウンタ８４にそれぞれ出力する。２５６分周器８０は、オン信号ＯＮがＬレベルのときはＬレベルを出力する。
【００６０】
５ｂｉｔカウンタ８１は、５．１２μｓｅｃ周期のパルスをカウントする５ｂｉｔのカウンタであり、最上位１ｂｉｔを選択してセレクタ８３に出力し、下位４ｂｉｔを反転ゲート（以下「ＮＯＴゲート」という。）８２とセレクタ８３とに出力し、更に、オーバフロー時に、５ｂｉｔカウンタ８４、遅延型ラッチ回路（以下「Ｄラッチ」という。）８５、及び６ｂｉｔカウンタ９０にＨレベルを出力し、それ以外ではＬレベルを出力する機能を有している。
【００６１】
ＮＯＴゲート８２は、５ｂｉｔカウンタ８１から入力され下位４ｂｉｔをＨ／Ｌ反転させてセレクタ８３に出力し、セレクタ８３は、５ｂｉｔカウンタ８１の最上位１ｂｉｔを選択信号として入力され、５ｂｉｔカウンタ８１の下位４ｂｉｔ値とＮＯＴゲート８３の出力４ｂｉｔ値の一方を選択して出力する。
【００６２】
５ｂｉｔカウンタ８４は、第２の電圧比較手段７８ｂの出力信号Ｓ７８ｂがＨレベルの期間を２５６分周器８０が出力するパルスでカウントアップするカウンタであり、５ｂｉｔ値をＤラッチ８５へ出力する。又、リセット信号ＲＥＳＥＴが入力されると、５ｂｉｔカウンタ８４のカウンタ値は初期値１１１１１ｂとされ、保持される。更に、５ｂｉｔカウンタ８１のオーバフロー信号が入力されると、５ｂｉｔカウンタ８４のカウンタ値が０クリアされる。
【００６３】
Ｄラッチ８５は、５ｂｉｔカウンタ８４の出力値５ｂｉｔをラッチし、ラッチした５ｂｉｔ値をテーブルレジスタ８６及び比較器８９へ出力する機能を有している。Ｄラッチ８５は、５ｂｉｔカウンタ８１からオーバフロー信号が入力されるタイミングで、５ｂｉｔカウンタ８４が出力する５ｂｉｔ値をラッチし、オン信号ＯＮの立ち上がり、及びリセット信号ＲＥＳＥＴの入力で、１１１１１ｂに初期化される。
【００６４】
テーブルレジスタ８６は、Ｄラッチ８５が出力する５ｂｉｔ値と選択信号ＦＲＱとに応じた８ｂｉｔ値を乗算器８８へ出力する機能を有している。テーブルレジスタ８７は、１９ｂｉｔレジスタ１０２の出力する１９ｂｉｔのうちの６ｂｉｔ値（ｂｉｔ６〜１１）を入力し、その値に応じた８ｂｉｔ値を乗算器８８へ出力する。乗算器８８は、テーブルレジスタ８６及びテーブルレジスタ８７の各々８ｂｉｔの出力値を乗算し、乗算結果の１６ｂｉｔ値を演算器１０１へ出力する。
【００６５】
比較器８９は、選択信号ＦＲＱがＨレベルで、かつＤラッチ８５の出力値５ｂｉｔが、１００１０ｂ〜１００００ｂの場合はＨレベルを、それ以外の場合はＬレベルを、演算器１０１へ出力する機能を有している。
【００６６】
６ｂｉｔカウンタ９０は、５ｂｉｔカウンタ８１のオーバフロー信号がＨレベルとなる立ち上がりエッジをカウントする６ｂｉｔのアップカウンタであり、カウント値が１１１１１１ｂとなった時点でカウント値を保持する。又、リセット信号ＲＥＳＥＴの入力及びオン信号がＬレベルの時、カウント値が００００００ｂにクリアされる。６ｂｉｔカウンタ９０の６ｂｉｔ値は、テーブルレジスタ９１へ出力される。テーブルレジスタ９１は、６ｂｉｔカウンタ９０から入力される６ｂｉｔ値に応じた１３ｂｉｔ値を演算器１０１へ出力する機能を有するテーブルレジスタである。
【００６７】
周期値レジスタ９２は、制御周期を決定する１３ｂｉｔ値の周期値を保持するレジスタであり、１４０μｓｅｃに相当する周期値、７０００（１Ｂ５８ｈｅｘ）をタイマ９３に出力する。タイマ９３は、１３ｂｉｔのカウンタを備え、クロックでカウントアップしたカウント値が周期値レジスタから入力された周期値と等しくなった時に、１３ｂｉｔ値、００００ｈｅｘをセットし、カウント値が０００００ｈｅｘ〜００８００ｈｅｘの期間、演算器１０１にＨレベルを出力し、それ以外の期間はＬレベルを出力する。その結果、周期値１３ｂｉｔ値の周期で、演算器１０１にパルスが出力される。
【００６８】
カウンタ上限値レジスタ９４は、カウンタ上限値の９ｂｉｔ値を演算器１０１に出力する機能を有している。
【００６９】
９ｂｉｔカウンタ９５は、第１の電圧比較手段７８ａが出力する信号Ｓ７８ａがＨレベルの期間を５０ＭＨｚのクロックでカウントする９ｂｉｔカウンタであり、カウントした９ｂｉｔ値をＤラッチ９６へ出力する機能を有している。９ｂｉｔカウンタ９５のカウント値は、出力セレクタ１０７の出力信号の立ち上がりでクリアされる。Ｄラッチ９６は、リセット信号ＲＥＳＥＴの入力時に０クリアされ、出力セレクタ１０７の出力信号の立ち上がりエッジで、９ｂｉｔカウンタ９５の出力９ｂｉｔ値をラッチし、ラッチした９ｂｉｔ値を比較器９７へ出力する。
【００７０】
比較器９７は、Ｄラッチ９６の９ｂｉｔ出力値と１９ｂｉｔレジスタ１０２の出力値１９ｂｉｔのうちの上位９ｂｉｔ（ｂｉｔ１８〜ｂｉｔ１０）値とを比較し、下記のように、３ｂｉｔ値を演算器１０１へ出力する。
【００７１】
オン信号ＯＮがＨレベルの場合、
Ｄラッチ９６≧１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値−５の場合に０００ｂを
１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値−５＞Ｄラッチ９６≧１９ｂｉｔレジスタの上位９ｂｉｔ値×０．６の場合に００１ｂを、
１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値×０．６＞Ｄラッチ９６≧１９ｂｉｔレジスタの上位９ｂｉｔ値×０．４の場合に０１０ｂを、
１９ｂｉｔレジスタの上位９ｂｉｔ値×０．４＞Ｄラッチ９６＞５の場合に０１１ｂを、
５≧Ｄラッチ９６の場合に１００ｂを出力する。
【００７２】
オン信号ＯＮがＬレベルの場合、比較器９７は、Ｄラッチ９６の９ｂｉｔ出力値と１９ｂｉｔレジスタ１０２の出力値１９ｂｉｔのうちの上位９ｂｉｔ（ｂｉｔ１８〜ｂｉｔ１０）値との比較結果にかかわらず、３ｂｉｔ値０１０ｂを出力する。
【００７３】
開始値セレクタ１００は、選択信号ＦＲＱがＨレベルの場合は立上時駆動開始値レジスタ９８の９ｂｉｔ値を、選択信号ＦＲＱがＬレベルの場合はカウンタ下限値レジスタ９９の９ｂｉｔ値を演算器１０１へ出力する機能を有している。
【００７４】
演算器１０１は、乗算器８８、比較器８９、テーブルレジスタ９１、カウンタ上限値９４、比較器９７、及び開始値セレクタ１００からの入力値に応じて、１９ｂｉｔレジスタ１０２の１９ｂｉｔ値を演算更新する機能を有している。演算器１０１は、１９ｂｉｔレジスタ１０２から１９ｂｉｔ値が入力され、その値に対してタイマ９３から入力される信号の立ち上がりエッジで演算を行い、演算結果の１９ｂｉｔ値を１９ｂｉｔレジスタ１０２に出力して更新する。演算器１０１における演算は、リセット信号ＲＥＳＥＴ入力時は、１９ｂｉｔレジスタ１０２の値によらず、開始値セレクタ１００の出力する９ｂｉｔ値に下位１０ｂｉｔに０をセットした値が設定される。
【００７５】
比較器９７の出力値３ｂｉｔに応じて、乗算器８８の出力若しくは１を加減算する。加減算結果の上位９ｂｉｔ値がカウンタ上限値レジスタ９４の９ｂｉｔ値を超えた場合には上位９ｂｉｔ値をカウンタ上限値とし、下位１０ｂｉｔを３ＦＦｈｅｘとし、カウンタ下限値９９の９ｂｉｔ値を下回った場合には、上位９ｂｉｔ値をカウンタ下限値として、下位１０ｂｉｔを０とする機能を有している。
【００７６】
比較器９７の出力値３ｂｉｔと演算器１０１の出力値の関係は、下記のようになる。本実施例では下限値は１８０ｈｅｘ、上限値は１ＣＦｈｅｘである。
比較器９７の出力値３ｂｉｔ＝０００ｂの場合、乗算器８８の出力１６ｂｉｔ値を加算
比較器９７の出力値３ｂｉｔ＝００１ｂの場合、１を加算
比較器９７の出力値３ｂｉｔ＝０１０ｂの場合、値を更新しない
比較器９７の出力値３ｂｉｔ＝０１１ｂの場合、１を減算
比較器９７の出力値３ｂｉｔ＝１００ｂの場合、乗算器８８の出力１６ｂｉｔ値を減算
【００７７】
但し、タイマ９３の立ち上がりエッジで比較器８９の出力がＨレベルの場合には、比較器９７の出力値によらず、上位１３ｂｉｔをテーブルレジスタ９１の出力値とし、下位６ｂｉｔを０とする。この処理は１回のみ行われ、リセット信号ＲＥＳＥＴが入力されるまで処理を行った結果のフラグが立てられ、同じ処理が繰り返し行われないようになっている。
【００７８】
１９ｂｉｔレジスタ１０２は、上位９ｂｉｔが分周比値整数部、下位１０ｂｉｔが小数部である１９ｂｉｔのレジスタであり、１９ｂｉｔ値を演算器１０１に出力すると共に上位９ｂｉｔで構成される分周比の整数部のうちｂｉｔ１６〜ｂｉｔ１１の６ｂｉｔ値をテーブルレジスタ８７に出力する。１９ｂｉｔレジスタ１０２は、演算器１０１が演算更新した１９ｂｉｔ値を所定のタイミングで受け取り、演算更新された１９ｂｉｔ値のうちの上位９ｂｉｔ値を、比較器９７、１加算器（＋１）１０３及び分周セレクタ１０４へ出力すると共に、下位１０ｂｉｔ（ｂｉｔ９〜０）値を誤差保持レジスタ１０５へ出力する。
【００７９】
誤差保持レジスタ１０５は、１９ｂｉｔレジスタ１０２が出力値１０ｂｉｔを分周手段（例えば、分周器）１０６から入力される分周クロック信号の立ち上がりエッジのタイミングで積算して、桁上がりが生じた場合、Ｈレベルの選択信号Selectを分周セレクタ１０４へ出力する。
【００８０】
１加算器（＋１）１０３は、１９ｂｉｔレジスタ１０２から入力される上位９ｂｉｔ値に１を加算した９ｂｉｔ値を分周セレクタ１０４へ出力する。分周セレクタ１０４は、誤差保持レジスタ１０５からの選択信号Selectに基づき、１９ｂｉｔレジスタ１０２から入力される上位９ｂｉｔ値と１加算器（＋１）９３から入力される９ｂｉｔ値のうちの一方の９ｂｉｔ値を分周器１０６へ出力する。
【００８１】
分周器１０６は、入力された９ｂｉｔ値の周期の分周パルス信号を誤差保持レジスタ１０５及び出力セレクタ１０７へ出力する。分周器１０６は、分周セレクタ１０４から出力される９ｂｉｔ値のカウントのパルスをデューティ３０％で出力セレクタ１０７に出力する。
【００８２】
出力セレクタ１０７は、オン信号ＯＮがＨレベルのとき、分周器１０６の出力する分周パルス信号を制御信号Ｓ７２として出力し、オン信号ＯＮがＬレベルのとき、Ｌレベルを出力する。
【００８３】
図６（ａ），（ｂ）は、図５中のテーブルレジスタ８６の例を示す図である。
テーブルレジスタ８６は、選択信号ＦＲＱがＨレベルの場合と選択信号ＦＲＱがＬレベルの場合の２種類の場合に選択される２つの入出力テーブルを有している。テーブルレジスタ８６に入力される選択信号ＦＲＱがＨレベルの場合は、（ａ）の入出力テーブルが選択され、この入出力テーブルにより、Ｄラッチ８５からの入力値５ｂｉｔに対応した出力値８ｂｉｔが乗算器８８へ出力される。テーブルレジスタ８６に入力される選択信号ＦＲＱがＬレベルの場合は、（ｂ）の入出力テーブルが選択され、この入出力テーブルにより、Ｄラッチ８５から入力値５ｂｉｔに対応した出力値８ｂｉｔが乗算器８８へ出力される。
【００８４】
図７は、図５中のテーブルレジスタ８７の例を示す図である。
テーブルレジスタ８７は、６ｂｉｔ値００ｈｅｘ〜３Ｆｈｅｘの入力値に対して対応する８ｂｉｔ値８０ｈｅｘ〜０１ｈｅｘの出力値が格納されたテーブルレジスタであり、１９ｂｉｔレジスタ１０２の出力する１９ｂｉｔ値のうちｂｉｔ１６〜ｂｉｔ１１の６ｂｉｔ値が入力され、その値に応じた出力値８ｂｉｔを乗算器８８へ出力する。
【００８５】
図８は、図５中のテーブルレジスタ９１の例を示す図である。
テーブルレジスタ９１は、入力値６ｂｉｔ００ｈｅｘ〜３Ｆｈｅｘに対応する出力値１３ｂｉｔの出力値が格納されたテーブルレジスタであり、６ｂｉｔカウンタ９０の出力値６ｂｉｔ値に応じた出力値１３ｂｉｔを演算器１０１へ出力する。
【００８６】
（画像形成装置の全体の動作）
図３及び図４において、画像形成装置１は、図示しない外部機器からホストインタフェース部５０を介してＰＤＬ（Page  Description  Language、ページ記述言語）等で記述された印刷データが入力されると、この印刷データは、コマンド／画像処理部５１によってビットマップデータ（画像データ）に変換され、ＬＥＤヘッドインタフェース部５２及びプリンタエンジン制御部５３へ送られる。プリンタエンジン制御部５３により、サーミスタ６５の検知値に応じて定着器１８内のヒータ５９が制御され、定着器１８内の熱定着ローラが所定の温度になり、印字動作が開始される。
【００８７】
給紙カセット１３にセットされた用紙１５は、ホッピングローラ１４で給紙される。以降説明する画像形成動作に同期したタイミングで、レジストローラ１６，１７によって用紙１５が転写ベルト８上に搬送される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃにおいて、電子写真プロセスにより、各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃにトナー像が形成される。この時、前記ビットマップデータに応じて各ＬＥＤヘッド３Ｋ，３Ｍ，３Ｙ，３Ｃが点灯される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃによって現像されたトナー像は、電源装置７０から各転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃに印加された高圧の出力電圧のＤＣバイアスにより、転写ベルト８上を搬送される用紙１５に転写される。用紙１５に４色のトナー像が転写された後、定着器１８によって定着されて排紙される。
【００８８】
（高圧電源装置の動作）
図１を用いて本発明の実施例１の高圧電源装置の動作を説明する。本実施例１では、１出力の転写高圧電源装置について説明する。カラー画像形成装置の転写出力は、シアン、マゼン夕、イエロー、ブラックの４出力となるが、４回路とも同じ構成となるので、１回路のみ説明する。
【００８９】
プリンタエンジン制御部５３は、リセット信号ＲＥＳＥＴをＬレベルに維持し、高圧制御部６０のリセット状態を保持し、シリアル通信手段でＤＡＣ１２０に所定のデータを送信する。所定のデータは、例えば、１０ｂｉｔデータであり、高圧出力に先だって送信される。
【００９０】
データ値は、ＤＡＣ１２０の出力値に対応するものである。高圧制御部６０の出力ポートＯＵＴ１１は、オン信号ＯＮがＨレベルになるまでの期間、Ｌレベル出力を維持する。
【００９１】
プリンタエンジン制御部５３は、ＤＡＣ１２０の設定値が高圧出力、即ち、整流回路７６の出力で１０００Ｖ以下に対応する値を設定した場合には、選択信号ＦＲＱの出力をＬレベルに、１０００Ｖを超える出力に設定した場合には、選択信号ＦＲＱの出力をＨレベルとする。
【００９２】
次に、高圧出力オンを指示するオン信号ＯＮコマンドをＨレベルにすると、図２に示された発振器７１から出力されるクロックＳ７１を分周した制御信号Ｓ６０を圧電トランス駆動回路７４へ出力する。
【００９３】
選択信号ＦＲＱは、目標設定電圧が１ｋＶ以下の場合Ｌレベルとされ、目標設定電圧が１ｋＶを超える場合Ｈレベルとされ、選択信号ＦＲＱがＨレベルの場合と選択信号ＦＲＱがＬレベルの場合とで動作が異なるが、検出値Ｓ７７が目標値ＳＡに接近した場合は、選択信号ＦＲＱがＬレベルの場合の動作になるので、選択信号ＦＲＱがＬレベルの場合から説明する。
【００９４】
選択信号ＦＲＱがＬレベルの場合、高圧制御部６０は、第１の電圧比較手段７８ａの出力信号の単位時間当たりのＨレベルの時間／Ｌレベルの時間により分周比を変化させ、第２の電圧比較手段７８ｂの単位時間当たりのＨレベルの時間／Ｌレベルの時間により分周比を変化させる割合を変化させる。
【００９５】
続いて、選択信号ＦＲＱがＨレベルの場合、高圧制御部６０は、所定の周波数で一定期間圧電トランス駆動回路７４に制御信号Ｓ６０を出力し、第２の電圧比較手段７８ｂの出力が所定の閾値に達した後、閾値に達するまでの時間に応じて駆動周波数を切り替え、その後は、選択信号ＦＲＱがＬレベルであった場合と同様の制御により周波数制御を行う。
【００９６】
圧電トランス駆動回路７４は、高圧制御部６０の出力ポートＯＵＴ１１から出力される制御信号Ｓ６０によってＤＣ電源７３から供給されるＤＣ２４Ｖの電圧をスイッチングすることにより圧電トランス７５の１次側を駆動して圧電トランス７５の２次側に高圧のＡＣ出力電圧Ｓ７５を得る。このＡＣ出力電圧Ｓ７５は、整流回路７６によって整流され、負荷ＺＬに高圧のＤＣ出力電圧Ｓ７６が供給される。
【００９７】
出力電圧変換手段７７は、整流回路７６のＤＣ出力電圧Ｓ７６を４７／（１０００００＋４７）に変換する。出力電圧変換手段７７が出力する検出値Ｓ７７は、第１の電圧比較手段７８ａ及び第２の電圧比較手段７８ｂに入力され、ＤＡＣ１２０の出力する目標値ＳＡと三角波発生手段７９の出力信号Ｓ７９とが比較され、その比較結果が高圧制御部６０に入力される。例えば、目標制御電圧が出力電圧５ｋＶの場合、プリンタエンジン制御部５３から目標電圧値として２Ｄ８ｈｅｘがＤＡＣ１２０へ送信され、ＤＡＣ１２０は、２．３５ＶのＤＣ電圧を第１の電圧比較手段７８ａに出力し、高圧制御部６０は出力電圧変換手段７７の出力する検出値Ｓ７７がＤＡＣ１２０の出力する目標値ＳＡと等しくなるように、制御信号Ｓ６０の周波数を制御する。
【００９８】
次に、ＤＡＣ１２０の出力する目標値ＳＡは、三角波発生手段７９により、ピーク電圧が４．７０Ｖの三角波に変換され、第２の電圧比較手段７８ｂに入力される。第２の電圧比較手段７８ｂは、目標値ＳＡと出力電圧変換手段７７の出力する検出値Ｓ７７とを比較し、三角波発生周期で、パルス幅変調（以下「ＰＷＭ」という。）信号を出力する。高圧制御部６０は、選択信号ＦＲＱがＬレベルの場合、このＰＷＭ信号のデューティにより出力電圧変換手段７７の検出値が０〜目標値ＳＡ〜２倍の目標値ＳＡのいずれの状態であるかを検知し、検出値Ｓ７７が目標値ＳＡから離れている程周波数の制御量、即ち、単位時間当たりの分周比の変化量を大きくし、目標電圧付近では単位時間当たりの分周比の変化量を小さくすることによって短時間で目標電圧となるように制御する。以上が、選択信号ＦＲＱがＬレベルの場合の動作である。
【００９９】
一方、選択信号ＦＲＱがＨレベルの場合、立ち上げ時間短縮のため、圧電トランスの２次側からのＡＣ出力電圧Ｓ７５が目標電圧より高いＡＣ出力電圧Ｓ７５となる周波数で駆動を開始し、出力電圧の目標電圧の９０％となった時に、駆動を開始したオン信号ＯＮがＨレベルとなった時間から目標電圧の約９０％に到達するまでの経過時間を計測し、この経過時間から目標電圧となる駆動周波数を予測して駆動周波数を切り替える。以降は、選択信号ＦＲＱがＬレベルの場合と同じように制御を行う。
【０１００】
図２に基づき、実施例１の高圧電源装置７０の動作を詳細に説明する。
プリンタエンジン制御部５３は、リセット信号ＲＥＳＥＴをＬレベルとし、高圧制御部６０の全ての設定をリセットする。このリセット動作によって、出力ポートＯＵＴ１１から出力される制御信号Ｓ６０の分周比等の値が初期値となる。分周比初期値は、選択信号ＦＲＱにより、１８０ｈｅｘ又は１ＣＣｈｅｘが選択される。高圧制御部６０は、初期値にて入力ポートＣＬＫ＿ＩＮから入力されるクロックを初期値の分周比値、ＯＮデューティ３０％で分周する。但し、プリンタエンジン制御部５３から高圧オンのコマンドを受信するまでは、出力ポートＯＵＴ１１には、分周された制御信号Ｓ６０は出力されず、出力ポートＯＵＴ１１はＬレベルに維持される。
【０１０１】
プリンタエンジン制御部５３は、同期クロックＳＣＬＫを出力し、このクロックＳＣＬＫに同期してデータＳＤＯを出力し、ＡＣ出力電圧の目標電圧の設定値である１０ｂｉｔデータをＤＡＣ１２０へ送信する。例えば、高圧出力目標電圧が５ｋＶであれば、目標値ＳＡは、２．３５Ｖとなり、この場合、ＤＣ３．３Ｖの１０ｂｉｔに相当するので、送信データは、２Ｄ８ｈｅｘとなる。高圧制御部６０及びＤＡＣ１２０には、図示しない電源からＤＣ３．３Ｖの電圧が供給されている。
【０１０２】
発振器７１は、電源投入直後から５０ＭＨｚのクロックを発生し、周期２０ｎｓｅｃのクロックを端子ＣＬＫ＿ＯＵＴから抵抗７１ｂを介して、高圧制御部６０の入力ポートＣＬＫ＿ＩＮへ供給する。
【０１０３】
高圧制御部６０の出力ポートＯＵＴ１１がＬレベルに保持されている間は、ＦＥＴ７４ｄはオフしているので、圧電トランス７５の１次側端子７５ａには、ＤＣ電源７３から供給されるＤＣ２４Ｖがそのまま印加される。この状態では、ＤＣ電源７３からインダクタンス７４ｃを介して流れる電流値はほぼ０であり、圧電トランス７５も振動していないので、圧電トランス７５の２次側７５ｂからの出力電圧は０Ｖであり、出力変換手段７７の出力は０Ｖである。
【０１０４】
このとき、コンパレータ７８ａの＋端子には、ＤＡＣ１２０が出力するＤＣ２．３５Ｖが入力され、−端子には出力電圧変換手段７７の検出値Ｓ７７が入力され、両入力電圧が比較される。＋端子の電圧の方が高いので、入力ポートＩＮ１１には、Ｈレベルが入力される。同様に、コンパレータ７８ｂの−端子には、出力電圧変換手段７７の検出値Ｓ７７が入力され、＋端子には三角波発生回路７９の出力Ｓ７９が入力される。
【０１０５】
図９は、図２の三角波発生手段７９の動作波形を示す図である。
図９には、高圧制御部６０の出力ポートＯＵＴ２の出力信号波形（Ｄ１〜Ｄ４）、三角波発生回路７９のＲＣフィルタ前の波形、三角波発生回路７９のＲＣフィルタ後の波形が示されている。
【０１０６】
Ｄ１〜Ｄ４の４チャンネルの信号が入力される。出力信号がＨレベルの場合は、ＮＰＮトランジスタ７９ｂ１〜７９ｂ４のベースに電流が流れ、抵抗７９ｃ１〜７９ｃ４がＧＮＤに接続され、出力がＬレベルの場合は抵抗７９ｂ５〜７９ｂ８でプルアップされたオペアンプ７９ａ１出力を供給される。
【０１０７】
出力ポートＯＵＴ２の４ｂｉｔが００００ｂ〜１１１１ｂに変化する際に、三角波発生回路７９のＲＣフィルタ前の波形は、４．７０Ｖ〜０Ｖが１６段階で出力される。三角波発生回路７９のＲＣフィルタ後の波形は、抵抗７９ｄ１とコンデンサ７９ｄ２の接続点の信号波形である。
【０１０８】
高圧制御部６０の出力ポートＯＵＴ１１がＬレベルに保持されている間は、コンパレータ７８ｂの−端子は０Ｖなので、抵抗７８ｂ１によるプルアップにより、ほぼＨレベルに近いデューティ１００％弱の１６３．８μｓｅｃ周期のＰＷＭ波形が出力される。出力ＰＷＭ波形は、高圧制御部６０の入力ポートＩＮ１２に入力され、１６３．８μｓｅｃ周期でサンプリングされ、デューティを３２段階で検出する。
【０１０９】
所定のタイミング、即ち、感光体ドラム３２と転写ベルト８が駆動され、帯電、現像バイアスがオンされた後、用紙１５が転写ローラ５と感光体ドラム３２のニップ部に到達するタイミングにてプリンタエンジン制御部５３は、高圧制御部６０に高圧のオンを指示するオン信号ＯＮをＬレベルからＨレベルにする。高圧制御部６０はそれによって、出力ポートｏｕｔから初期値にて分周された制御信号Ｓ７２を出力する。
【０１１０】
本実施例では、目標電圧１０００Ｖ以下、ＤＡＣ６０の設定値０９２ｈｅｘ（１０ｂｉｔ）以下の場合は、初期値３８４分周であり、１周期７．６８μｓｅｃ、ＯＮデューティ３０％である。出力ポートＯＵＴ１から出力される制御信号によってＦＥＴ７４ｄがスイッチングされ、インダクタンス７４ｃとコンデンサ７４ｅ及び圧電トランス７５によって圧電トランス７５の１次側端子７５ａには、数１００Ｖの半波正弦波形が印加される。
【０１１１】
図１０は、図２中の主な信号の動作波形を示す図である。
図１０には、制御信号Ｓ６０、駆動パルスＳ７４、検出値Ｓ７７、三角波発生回路７９の出力信号Ｓ７９、ＤＡＣ６０の出力である目標値ＳＡ、第１の電圧比較手段７８ａの出力信号Ｓ７８ａ、及び第２の電圧比較手段７８ｂの出力信号Ｓ７８ｂが示されている。図１０において、Ｒで示した部分の拡大図を上の位置に示している。
【０１１２】
以下、選択信号ＦＲＱがＬレベル（目標電圧１０００Ｖ以下）の場合と選択信号ＦＲＱがＨレベル（目標電圧１０００Ｖより大きい）の場合に分けて説明する。
【０１１３】
選択信号ＦＲＱがＬレベル（目標電圧１０００Ｖ以下）の場合、高圧制御部６０の入力ポートＩＮ１に入力される電圧がＨレベルの状態では、分周比を３８４分周から所定周期である１４０μｓｅｃ毎に、１〜１６３８４（００００〜４０００ｈｅｘ）の値を加算して行く。分周比値が加算される結果、制御信号Ｓ６０の周波数は、高い周波数から徐々に低い周波数へと変化して行く。
【０１１４】
図１１（ａ），（ｂ）は、高圧電源装置７０の出力電圧の駆動周波数特性を示す特性図である。
【０１１５】
図１１（ａ）は、制御信号Ｓ７２の周波数（駆動周波数）に対する圧電トランス７５の出力電圧Ｓ７５の特性を示す図であり、図１１（ｂ）は、図１１（ａ）における共振周波数付近を拡大して示した周波数特性図である。
【０１１６】
図１１（ａ）から、駆動周波数が約１０８ｋＨｚ付近に、出力電圧が８０００Ｖを超える共振周波数を有している。又、図１１（ｂ）から、無負荷の場合に較べ、出力抵抗１００ＭΩ＋５０ＭΩの場合には、同じ駆動周波数に対し、低い出力電圧であることを示している。
【０１１７】
圧電トランス７５の２次側の出力電圧は、図１１に示されたように周波数により異なっており、制御信号Ｓ７２の周波数により昇圧比が決定される。
【０１１８】
選択信号ＦＲＱがＬレベル（目標電圧１０００Ｖ以下）の場合、分周比の初期値は、小さな分周比値に設定され、１４０μｓｅｃ毎に分周比値が加算されて行くので、制御信号Ｓ７２の周波数（駆動周波数）が、徐々に低い周波数に変化して行く。図１１（ａ）において、目標電圧を９００Ｖとした場合、駆動周波数は、１３０ｋＨｚから目標電圧９００Ｖに対応する駆動周波数約１１２ｋＨｚへと制御さ、駆動周波数の変化に伴って出力電圧は、０Ｖから徐々に９００Ｖへと上昇して行く。
【０１１９】
図１２は、無負荷時の駆動周波数と出力電圧の関係を示す図であり、図１３は、５０ＭΩ時の分周比値と出力電圧の関係を示す図である。図１２及び図１３に基づき、図１１が作図されている。
【０１２０】
選択信号ＦＲＱがＨレベル（目標電圧１０００Ｖより大きい）の場合、分周比１ＣＣｈｅｘ、１０進数で４６０分周の周波数１０８．７ｋＨｚで駆動を開始する。この周波数で駆動する場合の出力電圧は分周比１９ｂｉｔ値では、７３０００ｈｅｘとなるので、出力電圧は６０００Ｖ以上になる。
【０１２１】
図１４は、駆動周波数１０８．７ｋＨｚ時の出力電圧の立ち上げ特性を示す図である。
【０１２２】
図１５は、無負荷１０８．７ｋＨｚ（分周比１ＣＣｈｅｘ）駆動時からの経過時間と出力電圧の関係を示す図であり、図１６は、５０ＭΩ負荷１０８．７ｋＨｚ（分周比１ＣＣｈｅｘ）駆動時からの経過時間と出力電圧の関係を示す図である。
【０１２３】
図１５及び図１６の結果に基づき、図１４が作図されており、図１４は、横軸が経過時間（ｍｓｅｃ）であり、縦軸が出力電圧（Ｖ）を表しており、図１４は、プロットしたグラフである。
【０１２４】
図１４を見ると、出力電圧が０Ｖから目標電圧の６０００Ｖに達するまで、１０数ｍｓｅｃの時間を要している。これは、圧電トランス７５の１次側端子７５ａに駆動周波数１０８．７ｋＨｚの駆動パルスＳ７４を印加しても、直ちに、圧電トランス７５の２次側端子７５ｂから、駆動周波数１０８．７ｋＨｚに対応した６０００Ｖ以上の出力電圧Ｓ７５を取り出せないことを意味する。従って、短時間であれば、出力電圧の立ち上げ時間短縮のために、目標電圧が６０００Ｖより低い出力電圧で利用することが可能である。
【０１２５】
入力ポートＩＮ１に入力される電圧がＨレベルの状態で所定周期である１４０μｓｅｃ毎に加算して行く制御は同様であるが、目標電圧の約９０％となるまでは、１ずつ加算することになるので、例えば、７ｍｓｅｃの間で加算される値は５０であり、分周比としては、５０／１０２４＝０．０５分周の僅かな変化である。
【０１２６】
選択信号ＦＲＱがＬレベルの場合、出力電圧上昇に伴い、図１０（ｅ）に示されたように、入力ポートＩＮ２に入力される１６３．８μｓｅｃ周期のＰＷＭ波形のデューティが小さくなって行く。ＰＷＭ波形のデューティが、１００％から目標電圧であるデューティ５０％となるまで所定の設定値によって分周比可変幅が大から小へと変化して行き、最終的には、目標電圧付近で、入力ポートＩＮ１の出力電圧が矩形波となったところで、可変幅を最小分解能に落としてデューティが４０〜６０％となるように分周比設定値を加減算することにより、目標電圧にて定電圧制御される。
【０１２７】
又、選択信号ＦＲＱがＨレベルの場合、入力ポートＩＮ２に入力される１６３．８μｓｅｃ周期のＰＷＭ波形のデューティが小さくなって行き、目標電圧の８７．５％となった時に、駆動開始からの時間によって所定の分周比に切り替え、以降、選択信号ＦＲＱがＬレベルの場合と同様に制御することにより目標電圧にて定電圧制御される。以上の動作により、１０００Ｖ〜７０００Ｖが転写媒体に印加される。
【０１２８】
更に、用紙検出センサ４０が用紙後端を検出した所定時間後、即ち、用紙が感光体ラム３２と転写ローラ５とのニップを通過する直前にオン信号ＯＮをＨレベルからＬレベルにする。それに伴い、高圧制御部６０の出力ポートＯＵＴ１からの制御信号Ｓ６０をオフし、高圧出力が落とされる。ＤＡＣ１２０の出力は、次頁の印刷がある場合は、２．３５Ｖの出力を保持される。
【０１２９】
以降、次の用紙がある場合には、リセット信号ＲＥＳＥＴにより、高圧制御部６０内のデータを初期化し、オン信号ＯＮがＬレベルからＨレベルとなる。最終印刷後は、オン信号ＯＮをＨレベルからＬレベルとした後、ＤＡＣ１２０の出力も０Ｖとする。
【０１３０】
本発明では、圧電トランスの駆動周波数を最大出力電圧が出る共振周波数よりやや高い周波数にて駆動することにより、出力電圧Ｓ７６の立ち上がり特性を急峻とすることが可能である。目標電圧に到達する直前までは、共振周波数よりやや高い周波数にて駆動し、更に、その到達経過時間により目標電圧での駆動周波数近似周波数に切り替え、更に、フィードバック制御により目標電圧での定電圧駆動を実現している。
【０１３１】
図１７（ａ）〜（ｄ）は、実施例１の高圧電源装置７０の出力電圧の立ち上がり特性を示す図である。
【０１３２】
図１７（ａ）〜（ｄ）は、それぞれ分周比を１ＣＢ、１ＣＣ、１ＣＤ、１ＣＥｈｅｘ固定で駆動を行った場合の出力電圧の立ち上がりを測定したものであり、周波数制御は行っていない。
【０１３３】
図１１及び図１３より、高圧電源装置７０の出力電圧の最大出力を得る駆動周波数に相当する分周比は、７３８００ｈｅｘ／４００ｈｅｘ＝１ＣＥｈｅｘであるが、図１７で示される特性から明白なように、例えば、出力電圧５ｋＶまでの到達経過時間では、１ＣＤｈｅｘ分周の方が早くなっている。１ＣＣｈｅｘ分周でも１ＣＥｈｅｘ分周時より５ｋＶまでの到達時間は短いので、実施例１では、１ＣＣｈｅｘ分周とした。
【０１３４】
（高圧電源装置内の高圧制御部の動作）
図５に基づき、高圧電源装置７０内の高圧制御部６０の動作を説明する。
【０１３５】
選択信号ＦＲＱのＨ／Ｌを確定させた後、リセット信号ＲＥＳＥＴが入力されると、各カウンタ値等が初期化される。
【０１３６】
選択信号ＦＲＱがＬレベルの場合は、演算器１０１は、カウンタ下限値レジスタ９９の９ｂｉｔ値を上位９ｂｉｔ、下位１０ｂｉｔには０とした１９ｂｉｔ値を初期値として１９ｂｉｔレジスタ１０３に出力し、１９ｂｉｔレジスタ１０２は、その出力値を保持する。
【０１３７】
選択信号ＦＲＱがＨレベルの場合は、演算器１０１は、立上駆動開始値９８の９ｂｉｔを上位９ｂｉｔ、下位１０ｂｉｔには０とした１９ｂｉｔ値を初期値として１９ｂｉｔレジスタ１０３に出力し、１９ｂｉｔレジスタ１０２は、その出力値を保持する。
【０１３８】
その結果、初期値の１９ｂｉｔ値は、選択信号ＦＲＱがＬレベルの場合は、６００００ｈｅｘ、Ｈレベルの場合は、７３０００ｈｅｘとなる。
【０１３９】
分周セレクタ１０４には、１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値と１加算器（＋１）１０３により１加算された９ｂｉｔ値とが入力される。
【０１４０】
初期状態、即ち、リセット信号ＲＥＳＥＴが入力後では、１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値として、選択信号ＦＲＱがＬレベルの場合では１８０ｈｅｘが、選択信号ＦＲＱがＨレベルの場合では１ＣＣｈｅｘが分周器１０６に入力される。分周器１０６は、０から１８０ｈｅｘ又は１ＣＣｈｅｘまで５０ＭＨｚのクロックＳ７１をカウントする毎にパルスを出力する。分周器１０６は、クロックＳ７１の立ち上がりでカウントアップする９ｂｉｔカウンタを備え、分周セレクタ１０４から出力される９ｂｉｔ値、及びこの９ｂｉｔ値を約３０％にした値、正確には、出力値９ｂｉｔの１／４値、１／３２値、１／６４値の和、即ち、分周セレクタ１０４の９ｂｉｔ値をそれぞれ右シフト２ｂｉｔ、右シフト５ｂｉｔ、右シフト６ｂｉｔした値との比較を行い、分周セレクタ１０４の出力の３０％値と等しくなった時に分周器１０６の出力をＬレベルとし、分周セレクタ１０４の出力と等しくなった時に分周セレクタ１０４の出力をＨレベルとすると同時にカウンタを０クリアする。
【０１４１】
以上の動作によって、分周器１０６は、クロックを分周セレクタ１０４の出力値で分周した周波数で約３０％のＯＮデューティのパルスを出力する。出力セレクタ１０７は、オン信号ＯＮがＨレベルとなった場合にパルス状の制御信号Ｓ７２を出力し、そうでない場合は、Ｌレベルの出力を保持する。
【０１４２】
１９ｂｉｔレジスタ１０２の下位１０ｂｉｔは、小数点以下の分周比を示すカウンタである。分周比は、１８０ｈｅｘ（３８４）分周である１９ｂｉｔ値６００００ｈｅｘから開始し、１８１ｈｅｘ（３８５）分周である１９ｂｉｔ値６０４００ｈｅｘとなるまでの間、小数点以下を示す値の誤差を加算し、誤差加算結果が１以上になった時にパルスの分周比を１加算した方を選択する。例えば、１９ｂｉｔレジスタ１０２の値が６０２００ｈｅｘの場合、整数部９ｂｉｔ値は１８０ｈｅｘ、小数部１０ｂｉｔは２００ｈｅｘとなる。この状態にて、誤差保持レジスタ１０５の値が０００ｈｅｘ（１０ｂｉｔ）、オーバフローフラグ０の場合、１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値分が分周セレクタ１０４で選択されて分周器１０６に入力され、１８０ｈｅｘ（３８４）分周、１３０．２０８ｋＨｚのパルスが出力される。
【０１４３】
先ず、出力電圧１０００Ｖ以下を出力する場合から説明する。
プリンタエンジン制御部５３は、選択信号ＦＲＱをＬレベルに保持する。オン信号ＯＮをＬレベルにしている間は、出力セレクタ１０７は、出力をＬレベルに保持し、圧電トランス駆動回路７４は、オフ状態となる。
【０１４４】
画像形成装置１が印字動作を開始し、転写バイアスを出力するために、転写電圧に相当する１０ｂｉｔ値をＤＡＣ６０に設定する。例えば、ＤＡＣ６０の出力レンジ０〜３．３Ｖ、出力電圧範囲０〜７０２５Ｖとなるように、各回路定数が設定されている。この場合、図２の抵抗７７ａ，７７ｂの抵抗値はそれぞれ１００ＭΩ，４７ｋΩとなる。転写目標電圧を１０００Ｖとした場合、１０ｂｉｔ設定値は０９２ｈｅｘとなる。プリンタエンジン制御部５３は、ＤＡＣ６０へシリアルデータを送信し、ＤＡＣ６０は、０．４７ＶのＤＣ電圧を出力する。
【０１４５】
この時点においては、高圧出力は、未だ出力されておらず、図２の整流回路７６の出力はほぼ０Ｖであり、第１の電圧比較手段７８ａの出力はＨレベルとなる。
【０１４６】
比較器９７は、オン信号ＯＮのＨレベルを入力され、演算器１０１へ３ｂｉｔ値０１０ｂを出力する。演算器１０１は、リセット時に、開始値セレクタ１００により選択されたカウンタ下限値９９の９ｂｉｔ値１８０ｈｅｘを１９ｂｉｔレジスタ１０２の上位９ｂｉｔにセットし、その値６００００ｈｅｘ（１９ｂｉｔ）を、比較器９７からの３ｂｉｔ値０１０ｂの入力により保持する。よって、分周器１０６は、初期値である１８０ｈｅｘ、即ち、３８４分周、１３０．２ｋＨｚ、デューティ３０％のパルスを生成する。但し、オン信号ＯＮがＬレベルであるので、出力セレクタ１０７は、Ｌレベルの出力を保持する。
【０１４７】
第１の電圧比較手段７８ａの出力Ｓ７８ａは、整流回路７６の出力がほぼ０Ｖであるので、Ｈレベルが出力される。９ｂｉｔカウンタ９５は、第１の電圧比較手段７８ａの出力Ｓ７８ａをカウントする。オン信号ＯＮがＬレベルでは、Ｄラッチ９６は、初期値の０を維持する。
【０１４８】
２５６分周器８０は、オン信号ＯＮがＬレベルの間は、カウントを停止している。所定のタイミングで、オン信号ＯＮが、Ｈレベルになると、出力セレクタ１０７は、１３０．２ｋＨｚの制御信号Ｓ７２を出力する。制御信号Ｓ７２を出力する毎に、９ｂｉｔカウンタ９５はカウントを行い、駆動パルスの周期での第１の電圧比較手段７８ａの出力Ｓ７８ａのＨレベルの期間をカウントし、Ｄラッチ９６にその値がラッチされる。
【０１４９】
２５６分周器８０は、オン信号ＯＮがＨレベルとなると、５０ＭＨｚのクロックＳ７１を２５６分周して、１９５．３ｋＨｚ、５．１２μｓｅｃ周期のパルスを出力する。出力されたパルスは５ｂｉｔカウンタ８１にてカウントアップされ、５ｂｉｔの最上位ビットを反転指示信号としてセレクタ８３に出力することにより、下位４ｂｉｔが増減を繰り返すように切り換えられる。その結果、カウント値は、００００、０００１、００１０、・・・１１１０、１１１１、１１１１、１１１０・・・００１０、０００１、００００ｂと変化し、この４ｂｉｔ値が三角波発生手段７９に出力される。その結果、図９で示されるタイミングの波形が、出力ポートＯＵＴから出力され、三角波発生手段７９からピークが０．９４Ｖの三角波が出力される。
【０１５０】
５ｂｉｔカウンタ８４は、第２の電圧比較手段７８ｂの出力がＨレベルの期間を２５６分周器８０のパルスでカウントする。パルスの立ち上がりエッジでＨレベルではカウントアップを行い、Ｌレベルではカウント値を保持する。又、５ｂｉｔカウンタ８１のオーバフロー時に０クリアされる。整流回路７６の出力値Ｓ７６がほぼ０Ｖである初期状態では、第２の電圧比較手段７８ｂの出力は、ほぼＨレベルであるので、カウント値は０から順次カウントアップされ、１Ｆｈｅｘまでカウントした時点で、５ｂｉｔカウンタ８１のオーバフローによってクリアされると同時に、１ＦｈｅｘがＤラッチ８５にラッチされる。
【０１５１】
タイマ９３は、５０ＭＨｚのクロックＳ７１をカウントし、カウント値が０００００〜００８００ｈｅｘの時にＨレベルを出力し、以降００８０１ｈｅｘ以上でＬレベルを出力する。そして、周期値レジスタ９２の出力１３ｂｉｔ値と等しくなったら、再度、０００００ｈｅｘにカウント値を初期化する。周期値レジスタ９２の出力する１３ｂｉｔ値は、１４０μｓｅｃに相当する値、７０００（１Ｂ５８ｈｅｘ）である。
【０１５２】
テーブルレジスタ８７は、１９ｂｉｔレジスタ１０２のｂｉｔ１６〜ｂｉｔ１１の６ｂｉｔ値を入力され、８ｂｉｔ値を出力する。その対応は図７に示されている。初期状態で６ｂｉｔ値は、００ｈｅｘであるので、出力値は８０ｈｅｘを乗算器８８に出力する。
【０１５３】
テーブルレジスタ８６は、Ｄラッチ８５の出力する５ｂｉｔ値１Ｆｈｅｘと選択信号ＦＲＱのＬレベルを入力され、図６で示すように、８ｂｉｔ値８０ｈｅｘを乗算器８８に出力する。乗算器８８は、２つの８ｂｉｔ値を乗算して１６ｂｉｔ値４０００ｈｅｘを演算器１０１に出力する。
【０１５４】
Ｄラッチ９６≧１９ｂｉｔレジスタ上位９ｂｉｔ値−５の場合に０００ｂを
１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値−５＞Ｄラッチ９６≧１９ｂｉｔレジスタの上位９ｂｉｔ値×０．６の場合に００１ｂを、
１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値×０．６＞Ｄラッチ９６≧１９ｂｉｔレジスタの上位９ｂｉｔ値×０．４の場合に０１０ｂを、
１９ｂｉｔレジスタの上位９ｂｉｔ値×０．４＞Ｄラッチ９６＞５の場合に０１１ｂを、
５≧Ｄラッチ９６の場合に１００ｂを出力する。
【０１５５】
又、比較器９７の出力に応じた演算器１０１の動作は、以下のようになる。
比較器９７の出力３ｂｉｔ値＝０００ｂの場合、乗算器８８の出力１６ｂｉｔ値を加算
比較器９７の出力３ｂｉｔ値＝００１ｂの場合、１を加算
比較器９７の出力３ｂｉｔ値＝０１０ｂの場合、値を更新しない
比較器９７の出力３ｂｉｔ値＝０１１ｂの場合、１を減算
比較器９７の出力３ｂｉｔ値＝１００ｂの場合、乗算器８８の出力１６ｂｉｔ値を減算
【０１５６】
パルス出力により、圧電トランス駆動回路７４が駆動され高圧出力が徐々に立ち上がる。同時に、Ｄラッチ９６へ信号が入力されることにより、出力パルス毎に９ｂｉｔカウンタ９５の値がラッチされる。パルス出力直後は、高圧出力は０Ｖ、即ち、１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値に近い値を保持することになり、比較器９７の出力は０００ｂとなり、演算器１０１は、１９ｂｉｔレジスタ１０２の保持値を、上述した条件で加算する。
【０１５７】
初期状態では、乗算器８８の出力が４０００ｈｅｘ、比較器９７の出力は０００ｂであるので、１９ｂｉｔレジスタ値は、６００００ｈｅｘから６４０００ｈｅｘへと更新され、駆動周波数は、１３０．２ｋＨｚから１２５ｋＨｚとなる。
【０１５８】
加算した結果、パルス出力の周波数が下がり、高圧出力が上昇する。高圧出力の上昇に伴い、第２の電圧比較手段７８ｂの出力の１６３．８μｓｅｃ周期のＰＷＭデューティが減少して行き、Ｄラッチ８５の保持値である５ｂｉｔ値が初期値１Ｆｈｅｘから１Ｅ、１Ｄ、１Ｃｈｅｘ・・・と減じて行く。又、１９ｂｉｔレジスタ１０２の値が加算される結果、テーブルレジスタ８７に出力される６ｂｉｔ値も、００、０１、０２ｈｅｘ・・・と増加する。
【０１５９】
図１１（ａ），（ｂ）に、本実施例１の高圧電源装置７０の出力電圧の周波数特性が示されている。図１１（ａ）に着目すると、駆動周波数１２０〜１３０ｋＨｚの範囲では、出力電圧の変化は緩やかなであるが、１１５ｋＨｚから１００ｋＨｚに近づくと急峻に増加する特性を示している。
【０１６０】
高圧電源装置７０の出力電圧の周波数特性が、このような特性になることから、開始周波数付近では、周波数更新時の加算量が大きくなるように、図７に示されテーブルレジスタ８７の入出力値が決定されている。図８において、入力値６ｂｉｔ値が００ｈｅｘのときは、１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値が１８０ｈｅｘであり、駆動周波数では１３０．２ｋＨｚであり、このときのテーブルレジスタ８７の出力値は８０ｈｅｘである。
【０１６１】
テーブルレジスタ８７の入力値６ｂｉｔが２１ｈｅｘのときは、１９ｂｉｔレジスタ１０２の上位９ｂｉｔが１Ｃ２ｈｅｘであり、駆動周波数は１１１．１ｋＨｚ、テーブルレジスタ８７の出力値は０１ｈｅｘである。周波数によって、単位周波数当たりの出力電圧変化量が異なるため、周波数変化に対して出力電圧変化が小さい領域では、１９ｂｉｔレジスタ１０２への加算値が大きくなるように、テーブルレジスタ８７の入出力値を実験により求めた値に設定している。
【０１６２】
又、Ｄラッチ８５の５ｂｉｔ値は、初期値１Ｆｈｅｘから目標電圧に近づくに従って減少して、目標電圧で１０ｈｅｘとなる。テーブルレジスタ８６の入出力値は、図６に示された通りである。これにより、目標電圧から離れている状態では、周波数制御値の変化量を大きくし、目標電圧付近では変化量を小さくする。更に、テーブルレジスタ８７の出力と乗算するので、目標電圧到達までの時間が短縮され、かつ目標電圧に到達時のオーバシュートを防ぐことが可能になる。
【０１６３】
本実施例１では、Ｄラッチ８５の分解能を５ｂｉｔとしてあるが、この分解能に限らず、もっと分解能を高めて多くのテーブル値を保持するようにしても良い。
【０１６４】
駆動周波数を順次下げる方向に制御していくと、Ｄラッチ８５の出力値が１０ｈｅｘとなり、第１の電圧比較手段７８ａの出力Ｓ７８ａが矩形波となり、その結果、Ｄラッチ８５の保持値が、以下の３条件の何れかとなる。
１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値−５＞Ｄラッチ９６≧１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値×０．４の場合に、Ｄラッチ９６の保持値＝００ｂ
１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値×０．４＞Ｄラッチ９６≧１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値×０．６の場合に、Ｄラッチ９６の保持値＝０１ｂ
１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値×０．６＞Ｄラッチ９６の場合に、Ｄラッチ９６の保持値＝０１１ｂ
【０１６５】
この状態で、１９ｂｉｔレジスタ１０２の１９ｂｉｔ値に１ずつ加算又は減算して制御することにより、目標電圧である１０００Ｖの定電圧制御が行われる。
【０１６６】
図２０は、無負荷１３０．２ｋＨｚ駆動時の立ち上がり特性を示す図であり、図２１は、５０ＭΩ負荷時１３０．２ｋＨｚ駆動時の立ち上がり特性を示す図である。
【０１６７】
図２０及び図２１には、目標電圧１０００Ｖ以下での制御における立ち上がり特性が示されている。分周比開始値３８４（１８０ｈｅｘ）分周で負荷５０ＭΩである。図２１を見ると、目標電圧を１０００Ｖとした場合、出力が目標電圧の９０％まで立ち上がる時間が７．００ｍｓｅｃ、目標値５００Ｖとした場合の出力が目標電圧の９０％まで立ち上がる時間が２．８０ｍｓｅｃとなる。
【０１６８】
次に、目標電圧値が１０００Ｖを超える時の制御を説明する。
プリンタエンジン制御部５３は、１０ｂｉｔＤＡＣ１２０の設定値が０９２ｈｅｘ以下の場合は、上述した制御を行い、０９３ｈｅｘ以上の場合には、以下に述べる制御を行う。
【０１６９】
高圧制御部６０に対する目標設定値が０９２ｈｅｘ以下の場合には選択信号ＦＲＱをＬレベルとし、０９３ｈｅｘ以上の場合に選択信号ＦＲＱをＨレベルにすることにより初期駆動周波数の切り替えを行う。ＤＡＣ１２０への入力１０ｂｉｔ値が０９２ｈｅｘの場合は、ＤＡＣ１２０の出力電圧は、３．３×１４６／１０２３＝０．４７Ｖ、０９３ｈｅｘの場合は３．３×１４７／１０２３＝０．４７４Ｖであり、それぞれ目標電圧に換算すると、０．４７１×１０００４７／４７＝１００３Ｖ、０．４７４×１０００４７／４７＝１００９Ｖとなる。
【０１７０】
プリンタエンジン制御部５３は、選択信号ＦＲＱをＨレベルとした状態で、高圧制御部６０に、リセット信号ＲＥＳＥＴを出力し、高圧制御部６０の内部設定を初期化する。その時、開始値セレクタ１００にＨレベルが入力されることにより、演算器１０１には立上駆動開始値レジスタ９８の９ｂｉｔ値、１ＣＣｈｅｘが入力され、その結果、１９ｂｉｔレジスタ１０２に、初期値７３０００ｈｅｘが設定される。
【０１７１】
又、出力目標値を、例えば、５ｋＶとした場合には、ＤＡＣ１２０へ入力１０ｂｉｔ値２Ｄ８ｈｅｘが設定され、ＤＡＣ１２０から２．３５Ｖが出力される。その後、オン信号ＯＮがＨレベルとなると、出力セレクタ１０７からクロックを１ＣＣｈｅｘ即ち４６０分周した１０８．７ｋＨｚの制御信号Ｓ６０が出力される。出力電圧が目標電圧より低い間は、１９ｂｉｔレジスタ１０２の１９ｂｉｔ値は加算されることになるが、テーブルレジスタ８７に入力される６ｂｉｔ値１ＣＣｈｅｘから２６ｈｅｘとなり、図７より８ｂｉｔ値０１ｈｅｘが出力される。又、テーブルレジスタ８６は、選択信号ＦＲＱのＨレベルが入力されることによって、Ｄラッチ８５の出力値１Ｆ〜１３ｈｅｘの間、即ち目標電圧の８７．５％未満の間は、０１ｈｅｘを出力する。その結果、目標電圧８７．５％まで、５０００×０．８７５＝４３７５Ｖ未満では、乗算器８８の出力は０００１ｈｅｘとなる。
【０１７２】
図１２は、無負荷時の分周比値と出力電圧の関係を示す図であり、図１３は、５０ＭΩ時の分周比値と出力電圧の関係を示す図であり、更に、図１４は、駆動周波数１０８．７ｋＨｚ時の出力電圧の立ち上がり特性を示す図である。
【０１７３】
図１４は、図１２及び図１３の結果をプロットしたグラフである。
Ｄラッチ８５の出力値１Ｆ〜１３ｈｅｘの間は、７ｍｓｅｃ以下となるので、タイマ９３による制御パルス周期１４０μｓｅｃより、１９ｂｉｔレジスタ１０２に加算される値は、７０００／１４０＝５０以下となり、１９ｂｉｔレジスタ１０２の初期値７３０００ｈｅｘに対して７３０３２ｈｅｘ以下の値である。図１２及び図１３より、１９ｂｉｔ値の差２００ｈｅｘが５００Ｖ弱の出力電圧差となるので、３２ｈｅｘでは、数１０Ｖの出力電圧差にしかならない。
【０１７４】
出力電圧が駆動開始から６〜７ｍｓｅｃ経過後に、Ｄラッチ８５の出力値が１２ｈｅｘ以下となると、比較器８９は、選択信号ＦＲＱのＨレベルが入力されている場合のみ、演算器１０１にＨレベルを出力する。
【０１７５】
演算器１０１は、タイマ９３からの信号の立ち上がりエッジで１９ｂｉｔレジスタ１０２の更新時に、比較器８９からの入力がＨレベルの場合に、１回だけテーブルレジスタ９１の出力１３ｂｉｔ値を１９ｂｉｔレジスタ１０２の上位１３ｂｉｔに入力し、下位６ｂｉｔに０を入力する。
【０１７６】
６ｂｉｔカウンタ９０は、オン信号ＯＮがＬレベルからＨレベルに切り替わった時に、００ｈｅｘにリセットされ、５ｂｉｔカウンタ８１がオーバフローする１６３．８４μｓｅｃ毎にカウントアップする。テーブルレジスタ９１は、６ｂｉｔカウンタ９０のカウント値を入力され、図８で示すように１３ｂｉｔ値を出力する。例えば、６〜７ｍｓｅｃで比較器８９の出力がＨレベルとなった場合に６ｂｉｔカウンタ９０は、６０００／１６４＝３６（２４ｈｅｘ）〜７０００／１６４＝４２（２Ａｈｅｘ）であるので、１３ｂｉｔ値は１Ｃ９Ｅ〜１ＣＡ７ｈｅｘとなり、その結果、７２７８０〜７２９Ｃ０ｈｅｘが１９ｂｉｔレジスタ１０２にセットされる。この駆動周波数は４０００Ｖ台の出力電圧に対応しており、以降５０００Ｖに到達するまで、目標電圧１０００Ｖ以下の場合と同様の制御にて、駆動周波数が暫減されて目標電圧に到達し、定電圧制御される。
【０１７７】
演算器１０１は、目標電圧によらず、１９ｂｉｔレジスタ１０２の１９ｂｉｔ値を加算更新時には、カウンタ上限値レジスタ９４の９ｂｉｔ値と１９ｂｉｔレジスタ１０２の上位９ｂｉｔ値を比較して、上限値９ｂｉｔ値＜レジスタ１０２の上位９ｂｉｔ値の場合には、１９ｂｉｔレジスタ１０２の上位９ｂｉｔにカウンタ上限値レジスタ９４の９ｂｉｔ値を入力し、下位１０ｂｉｔに３ＦＦｈｅｘを入力する。又、減算更新時には、カウンタ下限値レジスタ９９の９ｂｉｔ値を入力し、下位１０ｂｉｔには０００ｈｅｘを入力する。
【０１７８】
プリンタエンジン制御部５３は、出力電圧が完全に立ち上がった２０ｍｓｅｃ以降に、選択信号ＦＲＱをＨレベルからＬレベルに切り替えて、目標電圧１０００Ｖ以下時の制御に切り替える。１０００Ｖ以下での制御条件は立ち上がり速度が異なるのみで高い電圧でも対応可能であり、負荷変動による出力電圧の低下にも対応する。立ち上げ後の選択信号ＦＲＱの切り替えは、テーブルレジスタ８６の出力目標電圧の８７．５％以上のテーブルに切り替える。そして、用紙後端が感光体ドラム３２とのニップ部に到達する直前に、オン信号ＯＮをＨレベルからＬレベルとすることで、転写バイアスをオフとする。
以降の印刷においては、上述した手順を繰り返す。
【０１７９】
図１８は、無負荷１０８．７ｋＨｚ駆動時の立ち上がり特性を示す図であり、図１９は、５０ＭΩ負荷１０８．７ｋＨｚ駆動時の立ち上がり特性を示す図である。
【０１８０】
図１８及び図１９を見ると、出力電圧１〜７ｋＶに対して、目標電圧の９０％の電圧まで立ち上がるのに必要な時間は、最長１３．８ｍｓｅｃである。例えば、用紙先端余白を３ｍｍとした場合に、３ｍｍ×（１０００／１３．８ｍｓｅｃ）≒２１７（ｍｍ／ｓｅｃ）で搬送でき、用紙と用紙の間隔を６０ｍｍとした場合、Ａ４縦送りの場合に１枚当たりの印字に要する長さは、２９７＋６０＝３５７ｍｍとなる。
【０１８１】
このときの用紙１枚の印字速度は、３５７／２１７＝１．６５秒となり、１分当たりの印刷速度は、６０／１．６５＝３６ｐｐｍが可能である。又、出力電圧７ｋＶの場合であっても、転写に必要なバイアスが５ｋＶ以下であるなら、用紙と用紙の間隔を６０ｍｍとした場合、印刷速度は、４３ｐｐｍ（３×（１０００／１３．８≒２１７（ｍｍ／ｓｅｃ））まで可能である。
【０１８２】
以上説明したように、圧電トランス７５の最大昇圧比を得る共振周波数よりやや高い周波数（１０８．７ｋＨｚ）で圧電トランス７５の駆動を開始し、目標電圧手前にて目標電圧に対応した駆動周波数に切り替えることによって、高圧の出力電圧の高速立ち上げが可能になる。
【０１８３】
（比較例と実施例１の動作）
図２２は、実施例１の駆動周波数と出力電圧の時間的変化を説明するための図であり、図２３は、比較例の駆動周波数と出力電圧の時間的変化を説明するための図である。
【０１８４】
図２２及び図２３に基づき、本実施例１及び比較例における制御開始から出力電圧が目標電圧になるまでの、駆動周波数及び出力電圧の時間的変化を説明する。
【０１８５】
図２３は、比較例の制御方法による場合であり、制御が開始されると、時刻ｔ＝０において、圧電トランスの駆動周波数をｆstartから駆動し、駆動周波数を暫減して行く。その結果、駆動周波数及び出力電圧は、圧電トランス７５により決定される出力電圧の周波数特性Ｑ上を、Ａ点からＢ点へ向かって変化し行く。この場合、出力電圧の目標値に対応する周波数ｆ３に較べ駆動を開始する周波数ｆstartが高いので、Ａ点からＢ点へ制御するのにかかる時間が長くなる。又、Ａ点からＢ点へ制御する時間を短縮するために、周波数変化幅を大きくすると、Ｂ点を超えて共振周波数ｆ０を超えて低い周波数に制御されてしまうおそれがある。
【０１８６】
これに対し、図２２に示された本実施例１では、制御が開始されると、時刻ｔ＝０において、圧電トランスの駆動周波数を圧電トランス７５の共振周波数ｆ０よりやや高い周波数ｆstart1から駆動し、出力電圧が目標値の手前の所定値に達するまで周波数制御は行わず、出力電圧が所定電圧に達したとき、制御開始から出力電圧が所定値に達するまでの経過時間に基づいて予想される目標値に対応する駆動周波数に切り替えその後、出力電圧が目標値に一致するように、駆動周波数を制御する。その結果、本実施例１では、Ｃ点→Ｄ点→Ｅ点の軌跡を経て、出力電圧が目標値へ制御される。この場合、最も出力電圧の立ち上がり速い駆動周波数から駆動するので、比較例に較べ、出力電圧は、高速にＣ点からＤ点へと立ち上がる。
【０１８７】
そして、出力電圧が目標値の概ね９０％の値の所定値に達した時点で、目標値に対応する駆動周波数に切り替え、その後、比較例と同様な周波数制御を行う。この場合、出力電圧と目標値との差が目標値の１０％以内になってから周波数制御を行うので、出力電圧を目標値に一致されるために、周波数変化幅を大きくすることなく、高速に制御することができる。
【０１８８】
（実施例１の変形例）
本実施例１では、共振周波数を約１０８ｋＨｚ、駆動周波数範囲１０８〜１３０ｋＨｚの圧電トランス７５を用いたが、この圧電トランス７５より寸法が小さく駆動周波数が高い圧電トランスを使用しても良いし、寸法の大きな駆動周波数の低い圧電トランスを用いても良い。本実施例１では、クロック周波数を５０ＭＨｚとしたが、２５ＭＨｚなどの低い周波数でも実現可能である。例えば、その場合には、１９ｂｉｔレジスタの上位８ｂｉｔを整数部とし、下位１１ｂｉｔを小数部にすれば、ほぼ同じ値にて制御も可能となる。
【０１８９】
本実施例１では、整数部９ｂｉｔ、小数部１０ｂｉｔで処理を行っているが、ｂｉｔ数については、この限りでない。本実施例１では、転写バイアス１ｃｈの場合について説明したが、他の高圧出力への応用も容易に実現可能である。
【０１９０】
本実施例１では、出力電圧の最大値を７ｋＶとしたが、この出力電圧の最大値は、整流回路７６内のダイオードの耐圧等により決定した値であり、部品の選定次第では１０ｋＶ等の高い出力電圧の高圧電源装置も容易に実現可能である。
【０１９１】
本実施例１では、転写バイアス電圧として、５０００Ｖと１０００Ｖについて説明したが、１２０Ｖ〜７０００Ｖの間の任意のバイアスに適用可能である。
【０１９２】
本実施例１では、設定分周比を２値化するのに、誤差拡散法を用いているが、２値化手法はこの方法に限られない。
【０１９３】
（実施例１の効果）
本実施例１によれば、次の（１）〜（３）のような効果がある。
【０１９４】
（１）  圧電トランス７５の共振周波数よりやや高い周波数で、圧電トランス７５の駆動を開始するようにしている。そのため、出力電圧を高速に立ち上げることができる。
【０１９５】
（２）  出力電圧が目標電圧に手前の所定値になったときに目標電圧に対応した駆動周波数に切り替えるようにしている。そのため、圧電トランス７５の共振周波数付近に高い出力電圧を利用する場合であっても、共振周波数を超えて低い周波数に制御されない。
【０１９６】
（３）  高圧電源装置７０は、圧電トランス７５の共振周波数付近の高い出力電圧の高速立ち上げが可能になるので、印刷速度がＡ４縦送りにて２０ｐｐｍの高速印刷の画像形成装置に適用可能である。
【実施例２】
【０１９７】
本発明の実施例２の画像形成装置１の構成は、実施例１における図３、４の画像形成装置１の構成と同様であるので、説明を省略する。実施例２の高圧電源装置７０Ａ及び高圧電源装置７０Ａ内の高圧制御部６０Ａは、実施例１の高圧電源装置７０及び高圧電源装置７０内の高圧制御部６０とは、構成が異なるので、実施例２の高圧電源装置７０Ａ及び高圧電源装置７０Ａ内の高圧制御部６０Ａの構成について、異なる点を説明する。
【０１９８】
（実施例２の高圧電源装置の構成）
図２４は、実施例２の高圧電源装置７０Ａの概略を示すブロック図であり、実施例１の高圧電源装置７０の概略を示す図１中の共通の要素には共通の符号が付されている。
【０１９９】
実施例２のプリンタエンジン制御部６０Ａから高圧制御部６０Ａに出力する指示信号は、実施例１のプリンタエンジン制御部６０から高圧制御部６０に出力する指示信号（リセット信号ＲＥＳＥＴ、オン信号ＯＮ、選択信号ＦＲＱ）に加え、予めバイアスを印加することを指示する信号ＰＲＥ及び目標値を８ｂｉｔで指示する信号ＤＡＴＡが追加されている。
【０２００】
実施例２の高圧制御部６０Ａは、追加された信号ＰＲＥ及び信号ＤＡＴＡに対応して入力ポートＩＮ１６，ＩＮ１７が追加されている。
【０２０１】
実施例２の高圧制御部６０Ａは、実施例１の高圧制御部６０の第１の電圧比較手段７８ａ、第２の電圧比較手段７８ｂ及び三角波発生手段７９が削除され、実施例１の出力電圧変換手段７７とは構成の異なる出力電圧変換手段７７Ａが出力する検出値Ｓ７７が、高圧制御部６０Ａ内部の図示しないＡＤＣ入力する入力ポートＩＮ１０が設けられている。
【０２０２】
実施例２の出力電圧変換手段７７Ａは、実施例１の出力電圧変換手段７７Ａと異なり、高圧制御部６０Ａに直接出力するため、出力に図示しないインピーダンス変換手段を備えている。
【０２０３】
実施例２の高圧電源装置７０Ａの他の部分の構成は、実施例１の高圧電源装置７０の構成と同じであるため、他の部分の構成の説明は省略する。
【０２０４】
図２５は、図２４の高圧電源装置７０Ａにおける詳細な構成例を示す回路図であり、実施例１の高圧電源装置７０Ａの概略を示す図２中の共通の要素には共通の符号が付されている。
【０２０５】
実施例２の出力電圧変換手段は７７Ａ、実施例１の出力変換手段７７と構成に加え、出力にオペアンプ７７ｅによるボルテージフォロア回路が追加されている。このボルテージフォロア回路は、高圧制御部６０Ａ内部に設けられている図示しないＡＤＣの入力に対するインピーダンス変換を行う機能を有している。他の構成については、実施例１と同様であるので説明を省略する。
【０２０６】
（実施例２の高圧電源装置の高圧制御部の構成）
図２６は、図２４中の高圧制御部６０Ａの詳細な構成を示すブロック図であり、実施例１の高圧制御部６０の構成を示す図５中の共通の要素には共通の符号が付されている。
【０２０７】
実施例２の高圧制御部６０Ａでは、実施例１の高圧制御部６０が備える５ｂｉｔカウンタ８１、ＮＯＴゲート８２、セレクタ８３、９ｂｉｔカウンタ９５、及びＤラッチ９６が削除されている。又、実施例２の高圧制御部６０Ａは、実施例１の高圧電源装置６０の２５６分周器８０、５ｂｉｔカウンタ８４、Ｄラッチ８５、６ｂｉｔカウンタ９０、テーブルレジスタ９１、及び比較器９７に替えて、タイマ１５１、ＡＤＣ１５２、演算器１５３、ＮＯＴゲート１５４、８ｂｉｔカウンタ１５５、テーブルレジスタ１５６、及び比較器１５７が設けられている。更に、実施例２の高圧制御部６０Ａは、実施例１の高圧制御部６０に、９ｂｉｔレジスタ１５８、分周器１５９、及び出力セレクタ１６０が追加されている。
【０２０８】
タイマ１５１は、１１ｂｉｔのカウンタを備え、４０．９μｓｅｃ周期にてパルスを１２ｂｉｔＡＤＣ１５２及び８ｂｉｔカウンタ１５５へ出力する機能を有している。１２ｂｉｔＡＤＣ１５２は、タイマ１５１からパルスが入力される毎に、出力電圧変換手段７７から入力される検出値Ｓ７７を１２ｂｉｔのデジタル値に変換し、演算器１５３及び比較器１５７へ出力する機能を有している。
【０２０９】
演算器１５３は、１２ｂｉｔＡＤＣから入力される１２ｂｉｔ値と目標値８ｂｉｔ値に基づき、５ｂｉｔ値を生成し、ＮＯＴゲート１５４へ出力する機能を有している。ＮＯＴゲート１５４は、演算器１５３から入力される５ｂｉｔ値をビット反転した５ｂｉｔ値をテーブルレジスタ８６及び比較器８９へ出力する機能を有している。
【０２１０】
８ｂｉｔカウンタ１５５は、オン信号ＯＮのＬレベルの入力により００ｈｅｘにリセットされ、オン信号ＯＮがＬレベルとなった後に、タイマ１５１の出力パルスをカウントし、カウント値がＦＦｈｅｘとなるとカウントを停止し、８ｂｉｔ値をテーブルレジスタ１５６へ出力する機能を有している。テーブルレジスタ１５６は、８ｂｉｔカウンタ１５５から入力される８ｂｉｔ値に対応する１７ｂｉｔ値を演算器１０１へ出力する機能を有している。比較器１５７は、オン信号ＯＮがＨレベルの期間に、目標値８ｂｉｔ値と１２ｂｉｔＡＤＣ１５２の出力１２ｂｉｔの内の１０ｂｉｔ値に基づく３ｂｉｔ値を演算器１０１へ出力する機能を有している。
【０２１１】
９ｂｉｔレジスタ１５８は、９ｂｉｔ値１Ｃ０ｈｅｘを保持し、その９ｂｉｔ値を分周器１６０へ出力する機能を有している。分周器１５９は、分周器１０６と同様に分周した１１１．６ｋＨｚオンデューティ３０％のパルス出力セレクタ６０を出力する機能を有している。出力セレクタ１６０は、信号ＰＲＥとオン信号ＯＮの２つの信号入力により、３入力である分周器１０６の出力、分周器１５９の出力、Ｌレベル出力を切り替える機能を有している。
【０２１２】
図２７−１及び図２７−２は、図２６中のテーブルレジスタ１５６の例を示す図である。
テーブルレジスタ１５６は、図２７−１及び図２７−２に示されたように、８ｂｉｔカウンタ１５５から入力される８ｂｉｔ値に対応した１７ｂｉｔ値を出力する。
【０２１３】
実施例２の高圧制御部６０Ａのその他の構成については、実施例１の高圧制御部６０の構成と同様である。
【０２１４】
（実施例２の動作）
実施例１では、電圧比較手段７８ａ，７８ｂ及び三角波発生手段７９を用いて検出値Ｓ７７を検出しているのに対し、本実施例２では、ＡＤＣ１５２により検出値Ｓ７７を直接デジタル値に変換している。実施例１では、目標電圧の８７．５％に達するまでの時間を１６４μｓｅｃ周期でカウントしているのに対し、実施例２では４１μｓｅｃ周期でカウントしている。更に、実施例１は、駆動開始分周比を１ＣＣｈｅｘとしているのに対し、実施例２では、駆動開始分周比を１ＣＤｈｅｘとして点である。
【０２１５】
実施例２の動作について、実施例１と異なる部分について、以下説明する。
プリンタエンジン制御部５３は、画像形成装置１の図示しない各部モータ等を駆動し、帯電バイアスを帯電ローラ３６に印加し、現像バイアスを現像ローラ３４へ印加する。用紙１５の搬送に先だって、転写ローラ５へプレバイアスである約９００Ｖを印加し、イニシャル動作を開始し、用紙が転写ニップに到達すると同時に、転写バイアス５０００Ｖを印加する。
【０２１６】
実施例１と同様に選択信号ＦＲＱをＨレベルとして高圧制御部６０Ａをリセットし、１９ｂｉｔレジスタ１０２に７３４００ｈｅｘが設定され、目標値８ｂｉｔ値を５０００Ｖに相当する８ｂｉｔ値Ｂ６ｈｅｘがプリンタエンジン制御部５３から出力される。
【０２１７】
次に、プリンタエンジン制御部５３は、信号ＰＲＥをＨレベルとする。これにより、分周器１５９の出力が１Ｃ０ｈｅｘ即ち、４６１分周である１１１．６ｋＨｚのパルスが出力され、約９００Ｖのプレバイアスが印加される。続いて、オン信号ＯＮがＬレベからＨレベルに切り替えられると、圧電トランス７５は初期値の駆動周波数１０８．４６ｋＨｚにて駆動され、出力電圧変換手段７７から出力される検出値Ｓ７７が暫増する。１２ｂｉｔＡＤＣ１５２は、高圧の出力電圧を４７／１０００４７倍された電圧を１２ｂｉｔのデジタルデータに変換し、演算器１５３は、それを５ｂｉｔのデータに変換する。
【０２１８】
図２８は、図２６中の演算器１５３における処理の流れを示すフローチャートである。
図２８に基づき、演算器１５３における処理の流れを説明する。演算器１５３は、１２ｂｉｔＡＤＣ１５２の出力１２ｂｉｔ値を、図３１で示される処理により、５ｂｉｔ値に変換して出力する。図２８では、フローチャートで説明しであるが、ハードウェアによって実現される。
【０２１９】
ステップＳＴ１において、演算器１５３の処理が開始すると、ステップＳＴ２へ進む。ステップＳＴ２において、目標設定値が００ｈｅｘ又は０１ｈｅｘが判定され、そうであれば（Ｙ）、ステップＳＴ３へ進み、そうでなければ（Ｎ）、ステップＳＴ４へ進む。
【０２２０】
ステップＳＴ３において、ＡＤＣ１５２の検出値が０１Ｆｈｅｘより大きいかの判定が行われ、そうであれば（Ｙ）、ステップＳＴ５へ進み、そうでなければ（Ｎ）、ステップＳＴ６へ進む。
【０２２１】
ステップＳＴ４において、ＡＤＣ１５２の検出値を目標設定値で割った値が０１Ｆｈｅｘより大きいかが判定され、そうであれば（Ｙ）、ステップＳＴ７へ進み、そうでなければ（Ｎ）、ステップＳＴ８へ進む。
【０２２２】
ステップＳＴ５において、演算器１５３の５ｂｉｔ出力値を１Ｆｈｅｘとし、ステップＳＴ９へ進む。ステップＳＴ６において、演算器１５３の５ｂｉｔ出力値をＡＤＣ１５２の検出値とし、ステップＳＴ９へ進む。ステップＳＴ７において、演算器１５３の５ｂｉｔ出力値を１Ｆｈｅｘとし、ステップＳＴ９へ進む。ステップＳＴ８において、演算器１５３の５ｂｉｔ出力値をＡＤＣ１５２の検出値を目標設定値で割った値とし、ステップＳＴ９へ進む。ステップＳＴ９において、演算器１５３の処理を終了する。
【０２２３】
以上の処理により演算器１５３から出力された５ｂｉｔ値はＮＯＴゲート１５４で反転され、目標電圧付近でテーブルレジスタ８６に、１００００ｂの５ｂｉｔが、ＡＤＣ１５２の出力が０近辺では、１１１１１ｂの５ｂｉｔ値が入力される。
【０２２４】
比較器１５７は、以下の比較を行い、演算器９９へ３ｂｉｔ値を出力する。
(目標値８ｂｉｔ−１)に下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値≧ＡＤＣ１５２出力値の上位１０ｂｉｔの場合に、０００ｂを、
目標値８ｂｉｔに下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ＞ＡＤＣ１５２の出力値上位１０ｂｉｔ＞（目標値８ｂｉｔ−１)に下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値の場合に、００１ｂを
目標値８ｂｉｔに下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値＝ＡＤＣ１５２の出力値上位１０ｂｉｔの場合に、０１０ｂを
(目標値８ｂｉｔ＋１)に下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値≧ＡＤＣ１５２の出力値上位１０ｂｉｔ＞目標値８ｂｉｔに下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値の場合に、０１１ｂを
ＡＤＣ１５２の出力値上位１０ｂｉｔ≧（目標値８ｂｉｔ＋１）に下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値の場合に、１００ｂを
を出力する。
オン信号ＯＮがＬレベルの場合に、３ｂｉｔ出力を０１０ｂとして出力する。
【０２２５】
図２９は、図２６中の出力セレクタ１６０の制御論理を示す図である。
出力セレクタ１６０は、図２８に示されたように、オン信号ＯＮがＬレベルかつ信号ＰＲＥがＨレベルのとき、分周器１５９の出力を選択する。又、オン信号ＯＮ及び信号ＰＲＥが共にＬレベルのとき、Ｌレベルの出力を選択し、オン信号ＯＮがＨレベルのとき、分周器１０６の出力を選択する。
【０２２６】
図３０は、実施例２における制御指示信号と高圧出力の動作を示すタイミングチャートである。
【０２２７】
図３０には、出力電圧Ｓ７６、プレバイアスＰＲＥ、オン信号ＯＮ、選択信号ＦＲＱ、及びリセット信号ＲＥＳＥＴの各波形が示されている。プレバイアス信号ＰＲＥがＨレベルの間、プレバイアス電圧として、９２０Ｖの出力電圧Ｓ７６が出力されている。オン信号ＯＮがＬレベルからＨレベルになるタイミングで、出力電圧Ｓ７６は目標電圧へ立ち上げられている。プレバイアス電圧は、同一駆動周波数なので、環境や負荷により若干変化するが、印刷時の印加バイアス電圧は常に制御されるので、常に最適な転写バイアスを高速に立ち上げることができる。
【０２２８】
図３１及び図３２は、実施例２における無負荷１０８．５ｋＨｚ駆動時の立ち上がり特性及び５０ＭΩ負荷１０８．５ｋＨｚ駆動時の立ち上がり特性を示す図である。
【０２２９】
図３１及び図３２を、実施例１における１０８．７ｋＨｚ駆動時の立ち上がり特性を示す図１８及び図１９と対比すると、各目標電圧までの立ち上がり時間が無負荷時及び５０ＭΩ負荷時の何れにおいても、高速化されている。
【０２３０】
プレバイアスの印加により、紙間と用紙１５がある部分での感光ドラムに流れる電流差が縮小し、バイアスが切り替わる部分の履歴による横筋などの画像不良を防止できる。
【０２３１】
その結果、実施例１とほぼ同様に、目標電圧の８７．５％到達時、ＮＯＴゲート１５４の５ｂｉｔ出力値が１２ｈｅｘ時に、テーブルレジスタ１５６の出力値に駆動周波数が切り替えられ、目標電圧にて制御される。
【０２３２】
１枚目の紙後端が転写ニップに到達する直前にオン信号をＬレベルにする。この時、プレバイアス信号ＰＲＥは継続してＨレベルを維持されるので、紙後端以降はプレバイアスである９２０Ｖが印加され、プレバイアスが印加されている間に、リセット信号ＲＥＳＥＴをリセットし、設定を初期化する。この時、９ｂｉｔレジスタ１５８及び分周器１５９は継続して動作し、リセットされないので、紙間でプレバイアスが維持される。２枚目の紙先端のタイミングにて再度オン信号ＯＮをＨレベルとすることによりプレバイアスを印加する。印刷枚数のカウントによって転写バイアスを変更する場合には、プリンタエンジン制御部５３Ａからの目標値８ｂｉｔを変化させる。
実施例２のその他の動作は、実施例１と同様である。
【０２３３】
（実施例２の変形例）
本実施例２では、プレバイアスを印加するための駆動周波数を固定としたが、プレバイアスを印加するための駆動周波数を、環境・負荷に応じて可変とすることも可能である。
【０２３４】
（実施例２の効果）
本実施例２によれば、プレバイアスを印加した上で、共振周波数付近の立ち上げ速度が速くなる駆動周波数にて、圧電トランス７５の駆動を開始するようにしている。これにより、印字速度が３０（頁／分）以上の画像形成装置においても、圧電トランスによる高圧電源装置の適用が可能となる。
【０２３５】
（その他の変形例）
本発明においては、カラータンデム方式の画像形成装置１の転写高圧電源６３ａとして説明したが、本発明は、カラーに限らずモノクロ等の画像形成装置や、複合機等の他の画像形成装置にも適用可能である。又、転写用の高圧電源装置７０，７０Ａは、帯電等の他の高圧電源装置にも適用可能である。
【符号の説明】
【０２３６】
１        画像形成装置
５３，５３Ａ        プリンタエンジン制御部
６０，６０Ａ        高圧制御部
６３        転写バイアス発生部
６３ａ        転写高圧電源
７０，７０Ａ        高圧電源装置
７１        発振器
７４        圧電トランス駆動回路
７５        圧電トランス
７６        整流回路
７７        出力電圧変換手段
７８ａ，７８ｂ        電圧比較手段
７９        三角波発生手段
８６，８７，９１，１５６        テーブルレジスタ
８９，９７，１５７        比較器
１０１，１０１Ａ        演算器
１０２        １９ｂｉｔレジスタ
８３，１００，１０４，１０７，１６０        セレクタ
１０６，１５９        分周器
１２０        ＤＡＣ
【図１】
2013042595.tif 000003
【図２】
2013042595.tif 000004
【図３】
2013042595.tif 000005
【図４】
2013042595.tif 000006
【図５】
2013042595.tif 000007
【図６】
2013042595.tif 000008
【図７】
2013042595.tif 000009
【図８】
2013042595.tif 000010
【図９】
2013042595.tif 000011
【図１０】
2013042595.tif 000012
【図１１】
2013042595.tif 000013
【図１２】
2013042595.tif 000014
【図１３】
2013042595.tif 000015
【図１４】
2013042595.tif 000016
【図１５】
2013042595.tif 000017
【図１６】
2013042595.tif 000018
【図１７】
2013042595.tif 000019
【図１８】
2013042595.tif 000020
【図１９】
2013042595.tif 000021
【図２０】
2013042595.tif 000022
【図２１】
2013042595.tif 000023
【図２２】
2013042595.tif 000024
【図２３】
2013042595.tif 000025
【図２４】
2013042595.tif 000026
【図２５】
2013042595.tif 000027
【図２６】
2013042595.tif 000028
【図２７−１】
2013042595.tif 000029
【図２７−２】
2013042595.tif 000030
【図２８】
2013042595.tif 000031
【図２９】
2013042595.tif 000032
【図３０】
2013042595.tif 000033
【図３１】
2013042595.tif 000034
【図３２】
2013042595.tif 000035