(57)【要約】【課題】静電容量を増大させ、かつ、製造コストを抑制することができるキャパシターの製造方法等を提供する。【解決手段】本発明に係るキャパシターの製造方法は、基板の上に第１層間絶縁層を形成する工程と、前記第１層間絶縁層表面に凹凸面を形成する工程と、前記第１層間絶縁層の上に第１電極を形成する工程と、前記第１電極の上に誘電体層を形成する工程と、前記誘電体層の上に第２電極を形成する工程と、を含む。【選択図】図１
2013207179.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に第１層間絶縁層を形成する工程と、
前記第１層間絶縁層表面に凹凸面を形成する工程と、
前記第１層間絶縁層の上に第１電極を形成する工程と、
前記第１電極の上に誘電体層を形成する工程と、
前記誘電体層の上に第２電極を形成する工程と、
を含む、キャパシターの製造方法。
【請求項２】
請求項１において、
前記第１層間絶縁層を形成する工程では、前記基板の上に、リン、ホウ素、及びヒ素の少なくとも１つを有する不純物を過飽和に含有しているＢＰＳＧ前駆体膜を成膜し、
凹凸面を形成する工程では、前記ＢＰＳＧ前駆体膜を熱処理し、前記不純物を表面に析出させることで、前記凹凸面を有するＢＰＳＧ膜を形成することを特徴とする、キャパシターの製造方法。
【請求項３】
請求項１において、
前記凹凸面を形成する工程は、
前記第１層間絶縁層の上に凹凸面を有する金属層を形成する工程と、
前記金属層、及び前記第１層間絶縁層の表面をエッチングにより除去することで、前記金属層の凹凸面を、前記第１層間絶縁層の表面に転写する工程と、
を含む、キャパシターの製造方法。
【請求項４】
請求項３において、
前記金属層は、前記第１層間絶縁層の上に形成された窒化チタン層、及び前記窒化チタン層の上に形成されたタングステン層からなり、
前記金属層の凹凸面は、前記タングステン層を成膜した後、熱処理することで形成される、キャパシターの製造方法。
【請求項５】
請求項１において、
前記凹凸面を形成する工程は、
前記第１層間絶縁層の上に析出物を含む金属層を形成する工程と、
前記金属層、及び前記第１層間絶縁層の表面をエッチングにより除去することで、前記第１層間絶縁層の表面に凹凸面を形成する工程と、
を含む、キャパシターの製造方法。
【請求項６】
請求項５において、
前記金属層を形成する工程では、添加物を含む前記金属層の前駆体膜を成膜し、熱処理することで、前記添加物が析出した前記析出物を含む前記金属層を形成する、キャパシターの製造方法。
【請求項７】
請求項１ないし６のいずれか１項に記載されるキャパシターの製造方法を含み、
前記第１層間絶縁層は、キャパシター領域を備え、
前記基板に第１層間絶縁層を形成する工程の前に、前記基板に半導体素子を形成する工程をさらに含み、
前記基板に第１層間絶縁層を形成する工程は、前記半導体素子を覆い、
前記凹凸面を形成する工程において、前記凹凸面は前記第１層間絶縁層の前記キャパシター領域以外の表面においても形成され、
前記第１電極を形成する工程の前に、
前記第１層間絶縁層の前記凹凸面の上に第２絶縁層を形成する工程と、
前記第２絶縁層の上に第２層間絶縁層を形成する工程と、
前記第２絶縁層をエッチングストッパー膜として、前記第２層間絶縁層の前記キャパシター領域上に開口部を形成する工程と、
を含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシター及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
下部電極、誘電体層、上部電極の積層構造からなるＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）キャパシターにおいて、平面積を増加させることなく静電容量を増加させる方法が提案されている。
【０００３】
例えば、特許文献１においては、ルビジウム（Ｒｕ）、ストロンチウム（Ｓｒ）、白金（Ｐｔ）、イリジウム（Ｉｒ）のいずれかの金属元素、又は導電性酸化物からなる微細な結晶粒子（初期下部電極）を、有機金属原料を用いた有機金属化学気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成し、その粒子上に層状の第２下部電極を成膜することで、下部電極の表面に凹凸面を形成する方法が開示されている。
【０００４】
また、特許文献２においては、下部電極の表面設けられる容量絶縁層（誘電体層）の成膜温度を４３０℃以上とすることで、下部電極と容量絶縁層との間に複数の隙間を発生させ、凹凸面を有する誘電体膜を形成することができる。これにより、上部電極の表面積を増大させる方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３６０４２号公報
【特許文献２】特開２０１０−２０５７６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の方法では、上記ルビジウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）のいずれかの金属元素を使用する必要があり、使用可能な材料が制限される。また、使用可能な材料は、比較的高価であり、商業的生産を行う上で、製造原価が増大する課題がある。
【０００７】
また、特許文献２の方法では、隙間が形成されている部分では、下部電極と上部電極の距離が増加するため、静電容量の増加分が相殺される。したがって、静電容量を実質的に増加させることは困難であるとの課題がある。
【０００８】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、静電容量を増大させ、かつ、製造コストを抑制することができる半導体装置の製造方法を提供することができる。
【課題を解決するための手段】
【０００９】
［適用例１］
本適用例に係るキャパシターの製造方法は、基板の上に第１層間絶縁層を形成する工程と、前記第１層間絶縁層表面に凹凸面を形成する工程と、前記第１層間絶縁層の上に第１電極を形成する工程と、前記第１電極の上に誘電体層を形成する工程と、前記誘電体層の上に第２電極を形成する工程と、を含む。
【００１０】
本適用例に係るキャパシターの製造方法によれば、第１層間絶縁層の表面に凹凸面が形成される。これにより、下部電極である第１電極、誘電体層、上部電極である第２電極の表面積を増大させることができるため、静電容量を増加させることができるキャパシターの製造方法を提供することができる。また、Ｒｕ、Ｐｔ、Ｉｒ、Ｓｒ等の有機金属原料を用いた有機金属化学気相成長を適用する必要がないため、製造コストを抑制することができる。
【００１１】
［適用例２］
本適用例に係るキャパシターの製造方法において、前記第１層間絶縁層を形成する工程では、前記基板の上に、リン、ホウ素、及びヒ素の少なくとも１つを有する不純物を過飽和に含有しているＢＰＳＧ前駆体膜を成膜し、凹凸面を形成する工程では、前記ＢＰＳＧ前駆体膜を熱処理し、前記不純物を表面に析出させることで、前記凹凸面を有するＢＰＳＧ膜を形成することを特徴としてもよい。
【００１２】
これによれば、凹凸面を、不純物を過飽和に含有しているＢＰＳＧ膜を成膜することで形成することができるため、簡便な工程でキャパシターを製造することができる。
【００１３】
［適用例３］
本適用例に係るキャパシターの製造方法において、前記凹凸面を形成する工程は、前記第１層間絶縁層の上に凹凸面を有する金属層を形成する工程と、前記金属層、及び前記第１層間絶縁層の表面をエッチングにより除去することで、前記金属層の凹凸面を、前記第１層間絶縁層の表面に転写する工程と、を含んでいてもよい。
【００１４】
［適用例４］
本適用例に係るキャパシターの製造方法において、前記金属層は、前記第１層間絶縁層の上に形成された窒化チタン層、及び前記窒化チタン層の上に形成されたタングステン層からなり、前記金属層の凹凸面は、前記タングステン層を成膜した後、熱処理することで形成されていてもよい。
【００１５】
［適用例５］
本適用例に係るキャパシターの製造方法において、前記凹凸面を形成する工程は、前記第１層間絶縁層の上に析出物を含む金属層を形成する工程と、前記金属層、及び前記第１層間絶縁層の表面をエッチングにより除去することで、前記第１層間絶縁層の表面に凹凸面を形成する工程と、を含んでいてもよい。
【００１６】
［適用例６］
本適用例に係るキャパシターの製造方法において、前記金属層を形成する工程では、添加物を含む前記金属層の前駆体膜を成膜し、熱処理することで、前記添加物が析出した前記析出物を含む前記金属層を形成してもよい。
【００１７】
［適用例７］
本適用例に係る半導体装置の製造方法は、上記キャパシターの製造方法を含み、前記第１層間絶縁層は、キャパシター領域を備え、前記基板に第１層間絶縁層を形成する工程の前に、前記基板に半導体素子を形成する工程をさらに含み、前記基板に第１層間絶縁層を形成する工程は、前記半導体素子を覆い、前記凹凸面を形成する工程において、前記凹凸面は前記第１層間絶縁層の前記キャパシター領域以外の表面においても形成され、前記第１電極を形成する工程の前に、前記第１層間絶縁層の前記凹凸面の上に第２絶縁層を形成する工程と、前記第２絶縁層の上に第２層間絶縁層を形成する工程と、前記第２絶縁層をエッチングストッパー膜として、前記第２層間絶縁層の前記キャパシター領域上に開口部を形成する工程と、を含む。
【００１８】
本適用例に係る半導体装置の製造方法によれば、静電容量を増加したキャパシターを備える半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態のキャパシターの製造方法が適用されたキャパシターの要部を模式的に示す断面図。
【図２】第１実施形態の半導体装置の製造方法を模式的に示す断面図。
【図３】第１実施形態の半導体装置の製造方法を模式的に示す断面図。
【図４】第１実施形態の半導体装置の製造方法を模式的に示す断面図。
【図５】第１実施形態の半導体装置の製造方法を模式的に示す断面図。
【図６】第１実施形態の半導体装置の製造方法の第１変形例を模式的に示す断面図。
【図７】第１実施形態の半導体装置の製造方法の第２変形例を模式的に示す断面図。
【図８】第２実施形態の半導体装置の製造方法を模式的に示す断面図。
【発明を実施するための形態】
【００２０】
以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２１】
１．キャパシター及び半導体装置
図１は、本実施形態に係る半導体装置の製造方法を適用した半導体装置１００の要部を模式的に示す断面図である。まず、半導体装置１００の要部であるキャパシター１０の構成を説明した後、本実施形態に係る半導体装置の製造方法を説明する。
【００２２】
図１に示すように、キャパシター１０は、第１電極１１（下部電極１１）と、第２電極１３（上部電極１３）と、第１電極１１と第２電極１３に挟まれた誘電体層１２と、を有する。キャパシター１０の構成部材の材料には、ＬＳＩプロセス中で使用される公知の材料を用いることができる。例えば、第１電極１１、第２電極１３には、窒化チタン（ＴｉＮ）やアルミ合金等を使用し、誘電体層１２には、酸化ケイ素（ＳｉＯ）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）等の絶縁材料を使用することができる。したがって、キャパシター１０は、ＭＩＭ構造を有するキャパシターである。
【００２３】
図５に示すように、キャパシター１０は、基板２０上方の第１層間絶縁層５０の上に形成されている。第１層間絶縁層５０の表面においてキャパシター１０が形成される領域を、キャパシター領域５３とする。ここで、キャパシター１０の第１電極１１と第１層間絶縁層５０との間に、例えば、窒化ケイ素（Ｓｉ３Ｎ４）からなる絶縁層５２が設けられていてもよい。また、図示はされないが、第１層間絶縁層５０の上に絶縁層５２を介さず、キャパシター１０が設けられていてもよい。
【００２４】
第１層間絶縁層５０の表面５１には、複数の突出部５１ａが形成されている。これにより、第１層間絶縁層５０の表面５１には凹凸面が形成されている（凸部：突出部５１ａ）。突出部５１ａの直径Ｄは、特に限定されないが、例えば、２０ｎｍ以上、２μｍ以下であってもよい。
【００２５】
キャパシター１０には、突出部５１ａに伴って形成された突出部１０ａが複数されている。具体的には、キャパシター１０には、第１電極１１、誘電体層１２、及び第２電極１３がそれぞれの表面から突出している突出部１０ａ（１１ａ、１２ａ、１３ａ）が複数形成されている。換言すれば、第１電極１１、誘電体層１２、及び第２電極１３のそれぞれの表面は、凹凸面が形成されている。これにより、キャパシターの平面積（占有面積）を増加させずに、第１電極１１、誘電体層１２、及び第２電極１３の表面積を増大させることができる。
【００２６】
２．半導体装置の製造方法
２．１  第１実施形態
次に、第１実施形態に係る半導体装置の製造方法を、図面を参照しながら説明する。半導体装置１００が、機能素子として、ＭＯＳトランジスター、及び上記ＭＩＭ構造を有するキャパシター１０を備えた形態を、以下において説明する。
【００２７】
図２〜図５は、本実施形態に係る半導体装置の製造方法を模式的に示す断面図である。
【００２８】
図２（ａ）に示すように、半導体基板２０を用意し、半導体基板２０に半導体素子３０を形成する。半導体基板２０としては、単結晶シリコン基板、絶縁層上に設けられた半導体層（ＳＯＩ：Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）であって、半導体層がシリコン層、ゲルマニウム層およびシリコンゲルマニウム層である基板などを用いることができる。
【００２９】
半導体基板２０には、素子分離絶縁層２２が設けられている。素子分離絶縁層２２は、ＳＴＩ法、ＬＯＣＯＳ法およびセミリセスＬＯＣＯＳ法により形成されていることができる。なお、図２には、ＳＴＩ法により形成された素子分離絶縁層２２を示す。このように、素子分離絶縁層２２が設けられることで、半導体素子３０が形成されている素子形成領域が画定される。
【００３０】
半導体素子３０としては、例えば、低電圧駆動のＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｃｔｏｒ）トランジスターが設けられていてもよい。この場合、半導体素子３０は、ゲート絶縁層３２と、ゲート絶縁層３２の上に設けられたゲート電極３４と、半導体基板２０に設けられた不純物領域３６と、を含む。不純物領域３６は、ソース領域またはドレイン領域となる。
【００３１】
図２（ｂ）及び図２（ｃ）に示すように、半導体素子３０の上方には、半導体素子３０を覆うように第１層間絶縁層５０を形成する。ここで、図２（ｂ）に示すように、本実施形態に係る半導体装置の製造方法においては、第１層間絶縁層５０を形成する工程の前に、第１絶縁層４０を形成する工程を更に含む。第１絶縁層４０は、公知の成膜方法により成膜され、例えばＣＶＤ法により形成される。第１絶縁層４０の材料には、一般的にＬＳＩプロセスで用いられる絶縁材料を用いることができ、例えば、窒化ケイ素（Ｓｉ３Ｎ４）や酸化ケイ素（ＳｉＯ２）を用いることができる。
【００３２】
第１絶縁層４０は、後述される第１層間絶縁層５０に含まれる不純物が半導体基板２０へ拡散することを防止する機能を備える。第１絶縁層４０は、１０ｎｍ以上、好ましくは、５０ｎｍ以上の膜厚を有する。これにより、第１絶縁層４０は、不純物の拡散を防ぐことができる。
【００３３】
第１層間絶縁層５０を形成する工程では、まず、第１絶縁層４０上に、リン、ホウ素、及びヒ素の少なくとも１つかならなる不純物を過飽和に含有しているＢＰＳＧ前駆体膜５０ａをＣＶＤ法などの公知の成膜技術を用いて形成する。ＢＰＳＧ前駆体膜５０ａに含有される不純物の合重量％は、１２ｗｔ％以上であればよい。より好適には、不純物の合重量％は、１５ｗｔ％以上であればよい。また、ＢＰＳＧ前駆体膜５０ａの膜厚は、特に限定されないが、例えば、２００ｎｍ以上、２μｍ以下であることができる。
【００３４】
次に、図３（ａ）に示すように、凹凸面を形成する工程では、ＢＰＳＧ前駆体膜５０ａを熱処理し、不純物を表面に析出させることで、凹凸面が形成された表面５１を有するＢＰＳＧ膜５０を形成することができる。
【００３５】
ＢＰＳＧ前駆体膜５０ａを熱処理する工程は、ガラス軟化点近傍以上の温度で行われる。具体的には、ＢＰＳＧ前駆体膜５０ａの熱処理工程では、７００℃以上、１１００℃以下の温度で、１０分以上、１００分以下の間、最高温度で維持する熱処理を行う。これにより、ＢＰＳＧ膜５０を形成することができる。
【００３６】
また、熱処理後、ＢＰＳＧ膜５０を徐々に冷却することで、ＢＰＳＧ前駆体膜５０ａに過飽和に固溶されていた不純物（ホウ素、リン、ヒ素）が析出し、複数の突出部５１ａが形成される。これにより、凹凸面からなる表面５１を形成される。突出部５１ａは、ＢＰＳＧ前駆体膜５０ａに不純物を過飽和に含有させることで、熱処理後に大気中の水分を吸収した際、ＨＢＯ３等の化合物を形成され、それが過飽和となって表面に析出すると考えられる。
【００３７】
前述したように、第１層間絶縁層（ＢＰＳＧ膜）５０は、表面にキャパシター１０が形成される領域をキャパシター領域５３が設けられる。図示すように、本工程において、凹凸面は第１層間絶縁層５０のキャパシター領域５３以外の表面（例えば、全表面）においても形成されていてもよい。
【００３８】
次に、図３（ｂ）に示すように、第１層間絶縁層５０の凹凸面の上に例えば窒化ケイ素（Ｓｉ３Ｎ４）からなる第２絶縁層５２を、ＣＶＤ法等の公知の成膜技術を用いて形成する。第２絶縁層５２は、３０ｎｍ程度の膜厚を有する。第２絶縁層５２は、後述される第２層間絶縁層６０にエッチングにより開口部６２を形成する際のエッチングストッパーとして機能することができる。また、第２絶縁層５２を設けることで、第１層間絶縁層（ＢＰＳＧ膜）５０に含まれる不純物がキャパシター１０へ拡散することを防ぐことができる。これにより、キャパシター１０の信頼性を向上させることができる。
【００３９】
次に、第２絶縁層５２の上にＣＶＤ法等の公知の成膜技術を用いて第２層間絶縁層６０を形成する。第２層間絶縁層６０は、ＬＳＩプロセスにおいて一般的な材料を用いることができる。例えば、第２層間絶縁層６０は、シリコン酸化膜（ＳｉＯ２）であってもよい。
【００４０】
ここで、成膜後の第２層間絶縁層６０の表面６１は、下地の凹凸面が転写されている。したがって、ＣＭＰ（化学機械研磨処理）などの平坦化処理を行って、図３（ｃ）に示すように、表面６１を平坦化する。これにより、第２層間絶縁層６０の上には、所定のパターンを有し、キャパシター１０と電気的に接続する配線層等を形成することができる。
【００４１】
次に、図４（ａ）に示すように、第２絶縁層５２をエッチングストッパー膜とし、第２層間絶縁層６０のキャパシター領域５３上に開口部６２を形成する。開口部６２は、公知のフォトリソグラフィー技術およびエッチング技術を用いて形成される。例えば、バッファードフッ酸によるウェットエッチングや、ドライエッチングを適用することができる。
【００４２】
次に、図４（ｂ）〜図５（ａ）に示すように、開口部６２のキャパシター領域５３にキャパシター１０を形成する。具体的には、キャパシター１０を形成する工程は、キャパシター領域５３に第１電極１１を形成する工程と、第１電極１１の上に誘電体層１２を形成する工程と、誘電体層１２の上に第２電極１３を形成する工程と、を含む。
【００４３】
図４（ｂ）及び図５（ａ）に示すように、第１電極１１及び第２電極１３は、スパッタリング法などの公知の成膜技術により成膜し、公知のフォトリソグラフィー技術およびエッチング技術により所定のパターンを有するように形成される。第１電極１１及び第２電極１３の材質には、ＬＳＩプロセスで一般的に使用されている材料を使用することができる。第１電極１１及び第２電極１３の材料には、例えば、窒化チタン（ＴｉＮ）やアルミニウム合金を用いることができる。第１電極１１及び第２電極１３の膜厚は、例えは、１５０ｎｍ程度であってもよい。
【００４４】
図４（ｃ）に示すように、誘電体層１２は、ＣＶＤ法などの公知の成膜技術により成膜し、公知のフォトリソグラフィー技術およびエッチング技術により所定のパターンを有するように形成される。誘電体層１２の材質には、ＬＳＩプロセスで一般的に使用されている材料を使用することができる。誘電体層１２の材料には、例えば、窒化ケイ素（Ｓｉ３Ｎ４）等を用いることができる。誘電体層１２の膜厚は、キャパシター１０の絶縁耐圧を考慮した上で適宜設計される。誘電体層１２の膜厚は、１０ｎｍ以上、１０００ｎｍ以下であってもよい。
【００４５】
図５（ａ）に示すように、キャパシター１０は、開口部６２内のキャパシター領域５３上から、第２層間絶縁層６０の上面（表面６１）まで延出するように設けられる。したがって、第２層間絶縁層６０の上には、キャパシター１０の第１電極１１および第２電極１３の引出し配線が形成される。
【００４６】
また、図５（ａ）に示すように、複数の突出部５１ａが設けられているキャパシター領域５３上に、第１電極１１、誘電体層１２、第２電極１３を積層することで、突出部５１ａの形状が転写された突出部１０ａを複数形成することができる。
【００４７】
以上の工程により、キャパシター１０を製造することができる。次に、図５（ｂ）に示すように、ＬＳＩプロセスで一般的に用いられる方法でもって、キャパシター１０と半導体素子３０とを電気的に接続する。キャパシター１０、第２層間絶縁層６０の上方には、キャパシター１０、第２層間絶縁層６０を覆うように設けられた第３層間絶縁層７０と、第４層間絶縁層８０が順次設けられていてもよい。第３層間絶縁層７０、及び第４層間絶縁層８０は、公知の一般的な材料を用いることができる。第３層間絶縁層７０の上には、所定のパターンを有する配線層７１が設けられ、配線層７１とキャパシター１０の第１電極１１とは、コンタクト層７６により電気的に接続されている。また、配線層７１と半導体素子３０の不純物領域３６とは、コンタクト層７７により電気的に接続されている。これにより、キャパシター１０は、半導体素子３０と電気的に接続することができる。
【００４８】
本実施形態に係る半導体装置の製造方法は、例えば、以下の特徴を有する。
【００４９】
本実施形態に係る半導体装置の製造方法によれば、第１層間絶縁層５０のキャパシター領域５３の表面に凹凸面が形成される。これにより、下部電極である第１電極１１、誘電体層１２、上部電極である第２電極１３の表面積を増大させることができるため、キャパシター１０の静電容量を増加させることができる半導体装置の製造方法を提供することができる。
【００５０】
また、Ｒｕ、Ｐｔ、Ｉｒ、Ｓｒ等の有機金属原料を用いた有機金属化学気相成長を適用する必要がないため、製造コストを抑制することができる半導体装置の製造方法を提供することができる。
【００５１】
また、本実施形態に係る半導体装置の製造方法によれば、凹凸面を、不純物を過飽和に含有しているＢＰＳＧ膜を成膜することで形成することができるため、より簡便な工程で半導体装置を製造することができる。なお、本実施形態では、前駆体膜５０ａをＢＰＳＧとしているが、これに限定されない。リン、ホウ素、及びヒ素の少なくとも１つかならなる不純物を過飽和に含有している酸化シリコン（ＳｉＯ２）でもよい。また、第１層間絶縁層５０をＢＰＳＧ膜としているが、これに限定されない。リン、ホウ素、及びヒ素の少なくとも１つかならなる不純物を含有している酸化シリコン（ＳｉＯ２）でもよい。
【００５２】
２．１．１  第１変形例
次に、第１実施形態の第１変形例について、図６を参照しつつ説明する。図６は、第１変形例に係る半導体装置の製造方法を模式的に示す断面図である。第１変形例に係る半導体装置の製造方法では、第１層間絶縁層を形成する方法と、凹凸面を形成する方法において、第１実施形態に係る半導体装置と異なる。以下の説明では、第１実施形態に係る半導体装置の製造方法と異なる点についてのみ説明する。既に説明した工程および部材については、同じ符号を付し、その詳細な説明を省略する。
【００５３】
第１変形例に係る半導体装置の製造方法では、図６（ａ）に示すように、半導体基板２０及び半導体素子３０の上方に、半導体基板２０及び半導体素子３０を覆うように第１層間絶縁層１５０が形成される。第１層間絶縁層１５０は、ＬＳＩプロセスにおいて一般的な材料を用いることができる。例えば、第１層間絶縁層１５０は、シリコン酸化膜（ＳｉＯ２）であってもよい。したがって、第１変形例に係る半導体装置の製造方法において、第１絶縁層４０は形成されない。
【００５４】
第１変形例に係る半導体装置の製造方法において、第１層間絶縁層１５０の表面に凹凸面を形成する工程では、図６（ｂ）及び図６（ｃ）に示すように、第１層間絶縁層１５０の上に凹凸面を有する金属層を公知の成膜技術により形成する。ここで、金属層は、第１層間絶縁層１５０の上に形成された窒化チタン層１５６、及び窒化チタン層１５６の上に形成されたタングステン層１５８からなる。
【００５５】
窒化チタン層１５６は、第１層間絶縁層１５０とタングステン層１５８の密着層である。窒化チタン層１５６は、例えば、スパッタリング法により、成膜する。タングステン層１５８は、例えば、熱ＣＶＤ法により成膜される。具体的には、原料ガスには、六フッ化タングステン（ＷＦ６）を使用し、これをＨ２またはＳｉＨ４にて還元することでタングステン層１５８を形成する。ここで、４００℃以上、５５０℃以下の温度で成膜することで、表面に凹凸面が形成されたタングステン層１５８を形成することができる。
【００５６】
次に、図６（ｄ）に示すように、窒化チタン層１５６及びタングステン層１５８を含む金属層、及び第１層間絶縁層１５０の表面をエッチングにより除去することで、金属層１５８の凹凸面を、第１層間絶縁層１５０の表面に転写する。具体的には、イオンエッチング法などのドライエッチング技術を用いることができ、ＳＦ６、Ｃｌ２、ＢＣｌ３等のハロゲン系ガスが適用される。これにより、表面に、複数の突出部１５１ａが形成された凹凸面を有する第１層間絶縁層１５０を形成することができる。
【００５７】
本第１変形例に係る半導体装置の製造方法においては、第１層間絶縁層１５０の上に、図３（ｂ）〜図５（ｂ）に示された工程と同様の工程を適用することで、ＭＩＭ構造を有するキャパシター１０を備えた半導体装置の製造方法を提供することができる。
【００５８】
本第１変形例に係る半導体装置の製造方法によれば、キャパシター１０が形成される第１層間絶縁層１５０の表面に凹凸面を形成される。したがって、本実施形態に係る半導体装置の製造方法と同様の特徴を有することができる。
【００５９】
２．１．２  第２変形例
次に、第１実施形態の第２変形例について、図７を参照しつつ説明する。図７は、第２変形例に係る半導体装置の製造方法を模式的に示す断面図である。第２変形例に係る半導体装置の製造方法では、第１層間絶縁層を形成する方法と、凹凸面を形成する方法において、第１実施形態に係る半導体装置と異なる。以下の説明では、第１実施形態に係る半導体装置の製造方法と異なる点についてのみ説明する。既に説明した工程および部材については、同じ符号を付し、その詳細な説明を省略する。
【００６０】
第２変形例に係る半導体装置の製造方法では、図７（ａ）に示すように、半導体基板２０及び半導体素子３０の上方に、半導体基板２０及び半導体素子３０を覆うように第１層間絶縁層２５０が形成される。第１層間絶縁層２５０は、ＬＳＩプロセスにおいて一般的な材料を用いることができる。例えば、第１層間絶縁層２５０は、シリコン酸化膜（ＳｉＯ２）であってもよい。したがって、第２変形例に係る半導体装置の製造方法において、第１絶縁層４０は形成されない。
【００６１】
第２変形例に係る半導体装置の製造方法において、第１層間絶縁層２５０の表面に凹凸面を形成する工程では、図７（ｂ）及び図７（ｃ）に示すように、第１層間絶縁層２５０の上に析出物（金属間化合物層）を含む金属層２５６を形成し、金属層２５６、及び第１層間絶縁層２５０の表面をエッチングにより除去することで、第１層間絶縁層２５０の表面に凹凸面を形成する。
【００６２】
まず、金属層２５６を形成する工程では、添加物を含む金属層２５６の前駆体膜を成膜し、熱処理することで、添加物が析出した析出物を含む金属層２５６を形成する。金属層２５６の前駆体膜に添加される添加物は、金属層の材質よりもエッチング速度が遅い材質（エッチングされにくい材質）であれば特に限定されない。例えば、添加物としてＳｉやＣｕ等が添加されたアルミニウム合金を、スパッタリング法などの公知の成膜技術で成膜する。
【００６３】
次に、成膜されたアルミニウム合金を、３５０℃以上、５００℃以下の温度で、１５分以上、３時間以下の間、熱処理することで、ＳｉやＣｕからなる析出物（金属間化合物層）を含むアルミニウム合金からなる金属層２５６を形成することができる。
【００６４】
次に、図７（ｃ）に示すように、金属層２５６、及び第１層間絶縁層２５０の表面をエッチングにより除去することで、第１層間絶縁層２５０の表面に凹凸面が形成される。具体的には、析出物（金属間化合物層）のエッチング速度は、金属層２５６の母層のエッチング速度よりも遅いため、析出物（金属間化合物層）直下の第１層間絶縁層２５０は、その他の部分と比べてエッチングオフ量が少なくなる。そのため、エッチング処理により、表面に、複数の突出部２５１ａが形成された凹凸面を有する第１層間絶縁層２５０を形成することができる。
【００６５】
本第２変形例に係る半導体装置の製造方法においては、第１層間絶縁層２５０の上に、図３（ｂ）〜図５（ｂ）に示された工程と同様の工程を適用することで、ＭＩＭ構造を有するキャパシター１０を備えた半導体装置の製造方法を提供することができる。
【００６６】
本第２変形例に係る半導体装置の製造方法によれば、キャパシター１０が形成される第１層間絶縁層２５０の表面に凹凸面を形成される。したがって、本実施形態に係る半導体装置の製造方法と同様の特徴を有することができる。
【００６７】
２．２  第２実施形態
次に、第２実施形態に係る半導体装置の製造方法について、図８を参照しつつ説明する。図８は、第２実施形態に係る半導体装置の製造方法を模式的に示す断面図である。第２実施形態に係る半導体装置の製造方法は、上述された第２変形例に係る半導体装置の製造方法の変形例である。
【００６８】
具体的には、第２実施形態に係る半導体装置の製造方法では、第２変形例に係る半導体装置の製造方法において、凹凸面を形成するための金属層２５６は、キャパシター領域３５３のみに形成され、第１層間絶縁層３５０の凹凸面は、キャパシター領域３５３のみに形成される。以下に図面を参照しながら、その詳細を説明する。なお、以下の説明では、第１実施形態及び第２変形例に係る半導体装置の製造方法と異なる点についてのみ説明する。既に説明した工程および部材については、同じ符号を付し、その詳細な説明を省略する。
【００６９】
第２実施形態に係る半導体装置の製造方法では、図８（ａ）に示すように、半導体基板２０及び半導体素子３０の上方に、半導体基板２０及び半導体素子３０を覆うように第１層間絶縁層３５０が形成される。第１層間絶縁層３５０は、ＬＳＩプロセスにおいて一般的な材料を用いることができる。例えば、第１層間絶縁層３５０は、シリコン酸化膜（ＳｉＯ２）であってもよい。したがって、第２実施形態に係る半導体装置の製造方法において、第１絶縁層４０は形成されない。
【００７０】
第２変形例においては、析出物を含む金属層２５６の前駆体膜をパターニングしないのに対し、第２実施形態に係る半導体装置の製造方法においては、析出物を含む金属層３５６の前駆体膜を、キャパシター領域３５３のみに残すようにパターニングする。パターニングは、公知のフォトリソグラフィー技術およびエッチング技術を用いて行われる。次に、析出物を含む金属層３５６の前駆体膜を熱処理することで、図８（ａ）に示すように、添加物が析出した析出物を含む金属層３５６をキャパシター領域３５３のみに形成する。
【００７１】
次に、図８（ｂ）に示すように、第２変形例と同様に析出物を含む金属層３５６、及び第１層間絶縁層３５０の表面をエッチングにより除去することで、キャパシター領域３５３のみに複数の突出部３５１ａが形成された凹凸面を有する第１層間絶縁層３５０を形成することができる。
【００７２】
次に、図８（ｃ）に示すように、キャパシター領域３５３にＭＩＭ構造を有するキャパシター３１０を形成する。ここで、第１層間絶縁層３５０のキャパシター領域３５３以外の表面５１は、平坦面であるため、第１層間絶縁層３５０上に配線層３７１を形成することができる。換言すれは、本実施形態に係る半導体装置の製造方法によれば、第２絶縁層５２、開口部６２が形成された第２層間絶縁層６０、第３層間絶縁層７０を形成する必要がない。所定のパターンを有する配線層３７１は、第１電極１１と電気的に接続されている。また、配線層３７１と半導体素子３０の不純物領域３６とは、第１層間絶縁層３５０に設けられたコンタクト層３７７により電気的に接続されている。これにより、キャパシター３１０は、半導体素子３０と電気的に接続することができる。
【００７３】
第２実施形態に係る半導体装置の製造方法によれば、キャパシター３１０が形成される第１層間絶縁層３５０の表面に凹凸面を形成する。したがって、第１実施形態に係る半導体装置の製造方法と同様の特徴を有することができる。
【００７４】
また、上述のように、第２実施形態に係る半導体装置の製造方法によれば、第２絶縁層５２、開口部６２が形成された第２層間絶縁層６０、第３層間絶縁層７０を形成する必要がない。したがって、製造工程を簡略化することができ、かつ、半導体装置の小型化に寄与することができる。
【００７５】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【００７６】
なお本発明において、特定のＡ（以下「Ａ」という）の上に特定のＢ（以下「Ｂ」という）を形成するというとき、Ａの上に直接Ｂが形成される場合に限定されない。Ａの上に本発明の作用効果を阻害しない範囲で、他のものを介してＢが形成される場合も含む。
【符号の説明】
【００７７】
１０…キャパシター、１０ａ…突出部、１１…第１電極、１２…誘電体層、１３…第２電極、２０…半導体基板、２２…素子分離絶縁層、３０…半導体素子、３２…ゲート絶縁層、３４…ゲート電極、３６…不純物領域、４０…第１絶縁層、５０、１５０、２５０、３５０…第１層間絶縁層、５０ａ…ＢＰＳＧ前駆体膜、５１…表面、５１ａ、１５１ａ、２５１ａ、３５１ａ…突出部、５２…第２絶縁層、５３、３５３…キャパシター領域、６０…第２層間絶縁層、６１…表面、６２…開口部、７０…第３層間絶縁層、７１…配線層、７６、７７、３７７…コンタクト層、８０…第４層間絶縁層、１００…半導体装置、１５６…窒化チタン層、１５８タングステン層、２５６、３５６…金属層。
【図１】
2013207179.tif 000003
【図２】
2013207179.tif 000004
【図３】
2013207179.tif 000005
【図４】
2013207179.tif 000006
【図５】
2013207179.tif 000007
【図６】
2013207179.tif 000008
【図７】
2013207179.tif 000009
【図８】
2013207179.tif 000010