(57)【要約】【課題】従来の製造方法では、電気光学装置の生産性を向上させることが困難である。【解決手段】マザー基板に少なくとも第１の電気光学装置と第２の電気光学装置とを形成する電気光学装置の製造方法であって、前記第１の電気光学装置を構成する配線１２３と、前記第２の電気光学装置を構成する配線１２３とを形成する工程と、前記第１の電気光学装置を囲む共通配線１６１と、共通配線１６１と電気的に接続され、前記第２の電気光学装置を囲む共通配線とを形成する工程と、共通配線１６１と配線１２３とを電気的に接続する接続配線と、前記第２の電気光学装置を囲む共通配線と前記第２の電気光学装置の配線１２３とを電気的に接続する接続配線とを形成する工程とを備え、共通配線１６１と前記第２の電気光学装置を囲む共通配線を形成する工程では、共通配線１６１に抵抗部１７１を形成する工程を含む、ことを特徴とする電気光学装置の製造方法。【選択図】図６
2013246228.tif 000002
【特許請求の範囲】
【請求項１】
マザー基板に少なくとも第１の電気光学装置と第２の電気光学装置とを形成する電気光学装置の製造方法であって、
前記第１の電気光学装置を構成する第１の配線と、前記第２の電気光学装置を構成する第２の配線とを形成する工程と、
前記第１の電気光学装置を囲む第１の共通配線と、前記第１の共通配線と電気的に接続され、前記第２の電気光学装置を囲む第２の共通配線とを形成する工程と、
前記第１の共通配線と前記第１の配線とを電気的に接続する第１の接続配線と、前記第２の共通配線と前記第２の配線とを電気的に接続する第２の接続配線とを形成する工程とを備え、
前記第１と第２の共通配線を形成する工程では、前記第１の共通配線に抵抗部を形成する工程を含む、
ことを特徴とする電気光学装置の製造方法。
【請求項２】
前記抵抗部は、前記第１の電気光学装置を囲む前記第１の共通配線の４辺の内の少なくとも１辺に形成される、
ことを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記第１の共通配線の一部の断面積を他部よりも小さくすることによって、前記抵抗部を形成する、
ことを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記第１の共通配線の一部の単位距離当たりの道程を、他部の単位距離当たりの道程よりも長くすることによって、前記抵抗部を形成する、
ことを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項５】
前記第１と第２の共通配線を形成する工程は、フォトリソグラフィー工程を含み、
前記フォトリソグラフィー工程において、１ショットで露光される範囲には、少なくとも１ヶ所の前記抵抗部が形成される
ことを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置の製造方法。
【請求項６】
前記抵抗部の抵抗値を１ｋΩ以上、且つ１ＭΩ以下にする、
ことを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の製造方法等に関する。
【背景技術】
【０００２】
電気光学装置の１つに液晶装置がある。液晶装置では、互いに対向する一対の基板間に液晶が挟持されている。このような液晶装置には、一対の基板のうちの少なくとも一方に、液晶の駆動を画素ごとに制御する複数の駆動素子が形成されているものがある。以下において、駆動素子が形成されている基板を素子基板と呼ぶ。
従来、液晶装置の素子基板を製造する方法において、素子基板の外周に、複数の走査線やデータ線などの種々の配線を相互に短絡させる共通配線（静電気対策配線）を設ける製造方法が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−９５２５７号公報（第６頁、第６図、第７図）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１に記載された製造方法では、帯電によって種々の配線に発生した電荷を共通配線に拡散させることができ、駆動素子などを静電気から保護しやすくすることができる。
しかしながら、上記の製造方法では、共通配線に発生した電荷が、種々の配線を介して共通配線から素子基板内に流れることがある。この場合、共通配線から素子基板内に流れる電荷によって、種々の配線や駆動素子などが損傷を受けることがある。このため、上記の製造方法では、電気光学装置の良品率を向上させることが困難である。
つまり、従来の製造方法では、電気光学装置の生産性を向上させることが困難であるという課題がある。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現され得る。
【０００６】
［適用例１］マザー基板に少なくとも第１の電気光学装置と第２の電気光学装置とを形成する電気光学装置の製造方法であって、前記第１の電気光学装置を構成する第１の配線と、前記第２の電気光学装置を構成する第２の配線とを形成する工程と、前記第１の電気光学装置を囲む第１の共通配線と、前記第１の共通配線と電気的に接続され、前記第２の電気光学装置を囲む第２の共通配線とを形成する工程と、前記第１の共通配線と前記第１の配線とを電気的に接続する第１の接続配線と、前記第２の共通配線と前記第２の配線とを電気的に接続する第２の接続配線とを形成する工程とを備え、前記第１と第２の共通配線を形成する工程では、前記第１の共通配線に抵抗部を形成する工程を含む、ことを特徴とする電気光学装置の製造方法。
【０００７】
この適用例の製造方法では、共通配線を形成する工程において、電気光学装置を囲む共通配線を形成するので、電気光学装置を静電気から保護しやすくすることができる。また、この製造方法では、共通配線抵抗部を形成するので、共通配線に生じた電荷を、抵抗部で消費させることができるので、共通配線に生じた電荷から電気光学装置を静電気から一層保護しやすくすることができるので、電気光学装置の良品率を向上させやすくすることができ、電気光学装置の生産性を向上させやすくすることができる。
【０００８】
［適用例２］上記の電気光学装置の製造方法であって、前記抵抗部は、前記第１の電気光学装置を囲む前記第１の共通配線の４辺の内の少なくとも１辺に形成される、ことを特徴とする電気光学装置の製造方法。
この適用例では、共通配線の４辺の少なくとも１辺に抵抗部を形成することができる。
【０００９】
［適用例３］上記の電気光学装置の製造方法であって、前記第１の共通配線の一部の断面積を他部よりも小さくすることによって、前記抵抗部を形成する、ことを特徴とする電気光学装置の製造方法。
【００１０】
この適用例では、共通配線の一部の断面積を他部よりも小さく形成することによって、抵抗部を形成することができる。
【００１１】
［適用例４］上記の電気光学装置の製造方法であって、前記第１の共通配線の一部の単位距離当たりの道程を、他部の単位距離当たりの道程よりも長くすることによって、前記抵抗部を形成する、ことを特徴とする電気光学装置の製造方法。
【００１２】
この適用例では、共通配線の一部の単位距離当たりの道程を、他部の単位距離当たりの道程よりも長くすることによって、抵抗部を形成することができる。
【００１３】
［適用例５］上記の電気光学装置の製造方法であって、前記第１と第２の共通配線を形成する工程は、フォトリソグラフィー工程を含み、前記フォトリソグラフィー工程において、１ショットで露光される範囲には、少なくとも１ヶ所の前記抵抗部が形成される、ことを特徴とする電気光学装置の製造方法。
【００１４】
この適用例では、フォトリソグラフィー工程における露光単位で少なくとも１箇所の抵抗部を形成するので、共通配線に生じた電荷を、抵抗部で消費させることができるので、共通配線に生じた電荷が複数の配線に流れることを避けやすくすることができる。この結果、複数の配線を静電気から一層保護しやすくすることができる。
【００１５】
［適用例６］上記の電気光学装置の製造方法であって、前記抵抗部の抵抗値を１ｋΩ以上、且つ１ＭΩ以下にする、ことを特徴とする電気光学装置の製造方法。
【００１６】
この適用例では、抵抗部の抵抗値を１ｋΩ以上、且つ１ＭΩ以下にすることができる。
【図面の簡単な説明】
【００１７】
【図１】（ａ）は本実施形態における液晶装置の構成を示す概略平面図、（ｂ）は、（ａ）に示す液晶装置のＨ−Ｈ’線に沿う概略断面図。
【図２】本実施形態における液晶装置の電気的な構成を示す回路図。
【図３】本実施形態における画素の電気的な構成を示す等価回路図。
【図４】本実施形態における液晶装置の概略の構成を示す断面図。
【図５】本実施形態におけるマザー基板を説明する平面図。
【図６】本実施形態における共通配線を説明する平面図。
【図７】本実施形態における抵抗部の例を示す平面図。
【図８】本実施形態における抵抗部の例を示す平面図。
【図９】本実施形態における抵抗部の構成例を説明する図。
【図１０】本実施形態におけるプロジェクターの概略の構成を説明する図。
【発明を実施するための形態】
【００１８】
図面を参照しながら、実施形態について説明する。なお、各図面において、それぞれの構成を認識可能な程度の大きさにするために、構成や部材の縮尺が異なっていることがある。
また、以下において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００１９】
本実施形態では、電気光学装置として、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２０】
＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１および図２を参照して説明する。図１（ａ）は第１実施形態の液晶装置の構成を示す概略平面図、同図（ｂ）は、同図（ａ）に示す液晶装置のＨ−Ｈ’線に沿う概略断面図である。図２は、第１実施形態の液晶装置の電気的な構成を示す等価回路図である。
【００２１】
図１（ａ）および（ｂ）に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０および対向基板２０は、透明な例えば石英基板やガラス基板が用いられている。
【００２２】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外縁沿って配置されたシール材４０を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層５０が構成されている。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００２３】
シール材４０の内側に複数の画素Ｐが配列した画素領域Ｅが設けられている。また、シール材４０と画素領域Ｅとの間に画素領域Ｅを取り囲んで見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などからなる。なお、画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１では図示省略したが、画素領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。
【００２４】
素子基板１０の第１の辺部に沿ったシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材４０の内側に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３および第４の辺部に沿ったシール材４０の内側に走査線駆動回路１０２が設けられている。第２の辺部のシール材４０の内側には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。
【００２５】
これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配列した複数の外部接続用端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部に沿った方向をＹ方向として説明する。なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と画素領域Ｅとの間のシール材４０の内側に沿った位置に設けてもよい。
【００２６】
図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５およびスイッチング素子である薄膜トランジスター（以降、ＴＦＴと呼称する）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における基板としての素子基板１０は、少なくとも基材１０ｓと、基材１０ｓ上に形成された画素電極１５、ＴＦＴ３０、信号配線、配向膜１８を含むものである。
【００２７】
素子基板１０に対向配置される対向基板２０は、少なくとも基材２０ｓと、基材２０ｓ上に形成された見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とを含むものである。
【００２８】
見切り部２１は、図１（ａ）に示すように画素領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。
【００２９】
平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。
【００３０】
共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。
【００３１】
画素電極１５を覆う配向膜１８および共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
【００３２】
このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。本実施形態ではノーマリーブラックモードが採用されている。
【００３３】
次に、図２および図３を参照して、液晶装置１００の電気的な構成について説明する。図２に示すように、液晶装置１００は、素子基板１０上の画素領域Ｅの周辺に位置する周辺領域に形成された、データ線駆動回路１０１、走査線駆動回路１０２、サンプリング回路７０などの駆動回路と、複数の外部接続用端子１０４と、複数の配線１２３と、を有している。複数の配線１２３には、データ線駆動回路用配線１１４、走査線駆動回路用配線１２１、複数の画像信号線１１１が含まれる。また、複数の配線１２３には、後述する一対の接続配線１３１、一対の接続配線１３２、及び引き回し配線１３３も含まれる。
データ線駆動回路用配線１１４は、外部接続用端子１０４に接続され、データ線駆動回路１０１に電源（ＶＤＤＸ、ＶＳＳＸ）や駆動用の信号（ＤＸ、ＣＬＸなど）を供給する。走査線駆動回路用配線１２１は、走査線駆動回路１０２に電源（ＶＤＤＹ、ＶＳＳＹ）や駆動用の信号（ＤＹ、ＣＬＹなど）を供給する。複数の画像信号線１１１は、画像信号（ＶＩＤ１〜ＶＩＤ６）をサンプリング回路７０を介してデータ線６ａに供給する。
【００３４】
データ線駆動回路１０１には、外部回路から外部接続用端子１０４及びデータ線駆動回路用配線１１４を介してＸクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸ）、及びＸスタートパルスＤＸが供給される。データ線駆動回路１０１は、ＸスタートパルスＤＸが入力されると、Ｘクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸ）に基づくタイミングで、選択信号Ｓ１，Ｓ２，・・・，Ｓｎを順次生成して複数の選択信号供給線１１３にそれぞれ出力する。
【００３５】
走査線駆動回路１０２には、外部回路から外部接続用端子１０４及び走査線駆動回路用配線１２１を介してＹクロック信号ＣＬＹ（及び反転Ｙクロック信号ＣＬＹ）、Ｙスタートパルス信号ＤＹが供給される。走査線駆動回路１０２は、これらの信号に基づいて走査信号Ｇ１，Ｇ２，・・・，Ｇｍを順次生成して複数の走査線３ａにそれぞれ出力する。
【００３６】
サンプリング回路７０は、Ｎチャネル型の片チャネル型ＴＦＴ、もしくは相補型のＴＦＴから構成されたサンプリングトランジスター（以降、Ｓ−ＴＦＴと称する）７１を複数備えている。互いに隣り合う６本のデータ線６ａがそれぞれ接続された６個のＳ−ＴＦＴ７１のゲートは１つに纏められて１本の選択信号供給線１１３に接続されている。つまりデータ線駆動回路１０１から各選択信号Ｓ１，Ｓ２，・・・，Ｓｎが６個のＳ−ＴＦＴ７１を１つの単位（系列）として供給される。１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１のソースには６本の画像信号線１１１のうちいずれかが接続配線１１２を経由して接続されている。Ｓ−ＴＦＴ７１のドレインにはデータ線６ａが接続されている。サンプリング回路７０は、選択信号Ｓ１，Ｓ２，・・・，Ｓｎが入力されると、１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１に対応するデータ線６ａに選択信号Ｓ１，Ｓ２，・・・，Ｓｎに応じて画像信号（ＶＩＤ１〜ＶＩＤ６）を順次供給する。
【００３７】
図２に示すように、液晶装置１００には、前述したように、素子基板１０の中央部分を占める画素領域Ｅに、マトリックス状に配列された複数の画素Ｐを有している。
【００３８】
図３に示すように、複数の画素Ｐには、それぞれ、画素電極１５と当該画素電極１５をスイッチング制御するためのＴＦＴ３０と、保持容量１６とが形成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。走査信号Ｇ１，Ｇ２，・・・，Ｇｍが供給される走査線３ａが当該ＴＦＴ３０のゲートに接続されている。画素電極１５と保持容量１６の一方の電極がＴＦＴ３０のドレインに接続されている。保持容量１６の他方の電極は走査線３ａと並行して配置された容量線３ｂに接続されている。
【００３９】
容量線３ｂは、図２に示すようにＸ方向において画素領域Ｅの外側まで引き出され、容量線３ｂの両端が走査線駆動回路１０２と画素領域Ｅとの間においてＹ方向に延在する一対の接続配線１３１に電気的に接続されている。一対の接続配線１３１のそれぞれは、対向基板２０の角部に設けられた４つの上下導通部１０６のうちＸ方向において対峙する上下導通部１０６同士を電気的に接続する一対の接続配線１３２に電気的に接続されている。
一対の接続配線１３２同士は、上下導通部１０６と電気的に接続された対向基板２０の共通電極２３を介して電気的に接続される。さらに一対の接続配線１３２のうちの外部接続用端子１０４側に位置する接続配線１３２は、共通電位（ＬＣＣＯＭ）が供給される端子１０４に接続された引き回し配線１３３に接続されている。つまり、容量線３ｂには、共通電位（ＬＣＣＯＭ）が印加される。
【００４０】
サンプリング回路７０の６個を１つの単位（系列）としたＳ−ＴＦＴ７１に供給される選択信号Ｓ１，Ｓ２，・・・，Ｓｎは、この順に順次に供給してもよいし、隣り合う６本のデータ線６ａに対応するＳ−ＴＦＴ７１に対して、系列ごとに供給するようにしてもよい。なお、図２に示すように、本実施形態においては、選択信号Ｓ１，Ｓ２，・・・，Ｓｎは、６相にシリアル−パラレル展開された画像信号（ＶＩＤ１〜ＶＩＤ６）の夫々に対応して、６本のデータ線６ａの組に対してグループ（系列）ごとに供給されるよう構成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでなく、例えば、９相、１２相、２４相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線６ａの組に対して供給されるように構成してもよい。
【００４１】
走査線３ａには走査線駆動回路１０２から所定のタイミングでパルス的に走査信号Ｇ１，Ｇ２，…，Ｇｍが、この順に順次印加される構成となっている。前述したように、画素電極１５はＴＦＴ３０のドレインに電気的に接続されており、走査信号Ｇ１，Ｇ２，…，ＧｍによってＴＦＴ３０が一定期間だけＯＮ状態となり、データ線６ａから供給される画像信号（ＶＩＤ１〜ＶＩＤ６）が画素電極１５に所定のタイミングで書き込まれる。
さらに、各画素Ｐに保持された画像信号（ＶＩＤ１〜ＶＩＤ６）がリークするのを防ぐために、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が付加されている。
【００４２】
画素電極１５を介して液晶層５０（図１（ｂ）参照）に書き込まれた所定レベルの画像信号（ＶＩＤ１〜ＶＩＤ６）は、対向基板２０に形成された共通電極２３との間で一定期間保持される。液晶層５０は印加される電圧レベルにより液晶分子の配向や秩序が変化して、液晶層５０を透過する光が変調され、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少して暗表示となり、ノーマリーブラックモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加して明表示となり、全体として液晶装置１００からは画像信号（ＶＩＤ１〜ＶＩＤ６）に応じたコントラストをもつ表示光が射出され、表示が行われる。なお、画像信号（ＶＩＤ１〜ＶＩＤ６）は、液晶層５０を交流駆動するために共通電位（ＬＣＣＯＭ）に対して正の極性を有する電位パルスと負の極性を有する電位パルスとが組み合わされて構成される。上記のような液晶装置１００の駆動方式は相展開駆動方式と呼ばれている。なお、液晶装置１００の駆動方式は、相展開駆動方式に限定されるものではない。
【００４３】
次に、図４を参照して液晶装置１００の画素Ｐにおける構造、特に素子基板１０の詳しい配線構造と液晶分子の配向状態について説明する。
図４に示すように、素子基板１０の基材１０ｓ上には、まず走査線３ａが形成される。走査線３ａは、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
【００４４】
走査線３ａを覆うように例えば酸化シリコンなどからなる第１絶縁膜（下地絶縁膜）１１ａが形成され、第１絶縁膜１１ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、第１ソース・ドレイン領域、接合領域、チャネル領域、接合領域、第２ソース・ドレイン領域を有するＬＤＤ構造が形成されている。
半導体層３０ａを覆うように第２絶縁膜（ゲート絶縁膜）１１ｂが形成される。さらに第２絶縁膜１１ｂを挟んでチャネル領域に対向する位置にゲート電極３０ｇが形成される。
【００４５】
ゲート電極３０ｇと第２絶縁膜１１ｂとを覆うようにして第３絶縁膜１１ｃが形成され、半導体層３０ａのそれぞれの端部と重なる位置に第２絶縁膜１１ｂ、第３絶縁膜１１ｃを貫通する２つのコンタクトホールＣＮＴ１，ＣＮＴ２が形成される。
そして、２つのコンタクトホールＣＮＴ１，ＣＮＴ２を埋めると共に第３絶縁膜１１ｃを覆うようにＡｌ（アルミニウム）やその合金などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ１を介して第１ソース・ドレイン領域に繋がるソース電極３１ならびにデータ線６ａが形成される。同時にコンタクトホールＣＮＴ２を介して第２ソース・ドレイン領域に繋がるドレイン電極３２（第１中継電極６ｂ）が形成される。
【００４６】
次に、データ線６ａおよび第１中継電極６ｂと第３絶縁膜１１ｃを覆って第１層間絶縁膜１２が形成される。第１層間絶縁膜１２は、例えばシリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。
第１中継電極６ｂと重なる位置に第１層間絶縁膜１２を貫通するコンタクトホールＣＮＴ３が形成される。このコンタクトホールＣＮＴ３を被覆すると共に第１層間絶縁膜１２を覆うように例えばＡｌ（アルミニウム）やその合金などの遮光性の金属からなる導電膜が成膜され、これをパターニングすることにより、第１容量電極１６ａと第２中継電極１６ｄとが形成される。
【００４７】
第１容量電極１６ａのうち、後に形成される誘電体層１６ｂを介して第２容量電極１６ｃと対向する部分の外縁を覆うように絶縁膜１３ｂがパターニング形成される。また、第２中継電極１６ｄのうちコンタクトホールＣＮＴ５と重なる部分を除いた外縁を覆うように絶縁膜１３ｂがパターニング形成される。
絶縁膜１３ｂと第１容量電極１６ａを覆って誘電体層１６ｂが成膜される。誘電体層１６ｂとしては、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いてもよい。平面的に第２中継電極１６ｄと重なる部分の誘電体層１６ｂはエッチング等により除かれる。誘電体層１６ｂを覆うように例えばＴｉＮ（窒化チタン）などの導電膜が形成され、これをパターニングすることにより、第１容量電極１６ａに対向配置され、第２中継電極１６ｄに繋がる第２容量電極１６ｃが形成される。誘電体層１６ｂと、誘電体層１６ｂを挟んで対向配置された第１容量電極１６ａと第２容量電極１６ｃとにより保持容量１６が構成される。
【００４８】
次に、第２容量電極１６ｃと誘電体層１６ｂとを覆う第２層間絶縁膜１４が形成される。第２層間絶縁膜１４も例えばシリコンの酸化物や窒化物からなり、ＣＭＰ処理などの平坦化処理が施される。第２容量電極１６ｃが第２中継電極１６ｄと接した部分に到達するように第２層間絶縁膜１４を貫通するコンタクトホールＣＮＴ５が形成される。
このコンタクトホールＣＮＴ５を被覆し、第２層間絶縁膜１４を覆うようにＩＴＯなどの透明導電膜（電極膜）が成膜される。この透明導電膜（電極膜）をパターニングしてコンタクトホールＣＮＴ５を介して第２容量電極１６ｃおよび第２中継電極１６ｄと電気的に繋がる画素電極１５が形成される。
【００４９】
第２容量電極１６ｃは、第２中継電極１６ｄ、コンタクトホールＣＮＴ３、第１中継電極６ｂを介してＴＦＴ３０のドレイン電極３２と電気的に接続すると共に、コンタクトホールＣＮＴ５を介して画素電極１５と電気的に接続している。
第１容量電極１６ａは複数の画素Ｐに跨るように形成され、等価回路（図３参照）における容量線３ｂとして機能している。これにより、ＴＦＴ３０のドレイン電極３２を介して画素電極１５に与えられた電位を第１容量電極１６ａと第２容量電極１６ｃとの間において保持することができる。
【００５０】
画素電極１５を覆うように配向膜１８が形成され、液晶層５０を介して素子基板１０に対向配置される対向基板２０の共通電極２３を覆うように配向膜２４が形成される。前述したように、配向膜１８，２４は無機配向膜であって、酸化シリコンなどの無機材料を所定の方向から例えば斜め蒸着して柱状に成長したカラム１８ａ，２４ａの集合体からなる。このような配向膜１８，２４に対して負の誘電異方性を有する液晶分子ＬＣは、配向膜面の法線方向に対してカラム１８ａ，２４ａの傾斜方向に３度〜５度のプレチルト角度θｐを有して略垂直配向する。画素電極１５と共通電極２３との間に交流電位を与えて液晶層５０を駆動することによって液晶分子ＬＣは画素電極１５と共通電極２３との間に生ずる電界方向に傾くように挙動（振動）する。
【００５１】
本実施形態では、素子基板１０は、図５に示すように、マザー基板１０Ｍから形成される。マザー基板１０Ｍは、複数の素子基板１０を網羅する大きさを有している。マザー基板１０Ｍにおいて、素子基板１０が形成される領域は、基板形成領域１０ａとして割り当てられる。マザー基板１０Ｍには、複数の基板形成領域１０ａが割り当てられる。複数の基板形成領域１０ａは、Ｘ方向及びＹ方向に配列している。
マザー基板１０Ｍの状態で、ＴＦＴ３０や、画素電極１５、配向膜１８などを形成した後に、基板形成領域１０ａの外縁に沿ってマザー基板１０Ｍを分断（スクライブ）することによって素子基板１０が形成される。このとき、マザー基板１０Ｍの基材が基材１０ｓになる。
【００５２】
図５に示すように、隣り合う２つの基板形成領域１０ａの間には隙間が設けられる。そして、マザー基板１０Ｍには、各基板形成領域１０ａを囲む共通配線１６１が形成される。共通配線１６１は、Ｘ方向に延在する第１共通配線１６１ａと、Ｙ方向に延在する第２共通配線１６１ｂとを含む。
本実施形態では、複数の第１共通配線１６１ａがＹ方向に並べられる。また、複数の第２共通配線１６１ｂがＸ方向に並べられる。隣り合う２つの第１共通配線１６１ａの間には隙間が設けられる。同様に、隣り合う２つの第２共通配線１６１ｂの間にも隙間が設けられる。隣り合う２つの第１共通配線１６１ａと、隣り合う２つの第２共通配線１６１ｂとによって囲まれた領域内に、基板形成領域１０ａが設定される。
【００５３】
各基板形成領域１０ａでは、図６（ａ）に示すように、複数の配線１２３が共通配線１６１に接続される。これにより、複数の配線１２３は、相互に電気的に接続される。本実施形態では、複数の配線１２３は、外部接続用端子１０４を介して第１共通配線１６１ａに接続される。
本実施形態では、共通配線１６１は、ゲート電極３０ｇと同じ階層に設けられる。なお、本実施形態では、共通配線１６１及びゲート電極３０ｇは、それぞれ、ｐ型又はｎ型のポリシリコンで構成されている。共通配線１６１は、ゲート電極３０ｇと同じ工程で形成される。
これに対して、配線１２３や外部接続用端子１０４は、共通配線１６１の階層とは異なる階層に設けられる。このため、外部接続用端子１０４は、第１共通配線１６１ａに至るコンタクトホール（図示せず）を介して第１共通配線１６１ａに接続される。
【００５４】
上記の構成によれば、帯電によって配線１２３に発生した電荷を共通配線１６１に拡散させることができ、ＴＦＴ３０などを静電気から保護しやすくすることができる。しかしながら、共通配線１６１に発生した電荷が、配線１２３を介して共通配線１６１から素子基板１０内に流れることがある。これに起因して、配線１２３やＴＦＴ３０などが損傷を受けることがある。
【００５５】
ここで、本実施形態では、図６（ａ）に示すように、第２共通配線１６１ｂに、抵抗部１７１が設けられている。抵抗部１７１は、第２共通配線１６１ｂの他の部位よりも電気抵抗が高い。抵抗部１７１により、共通配線１６１に生じた電荷を、消費させることができるので、共通配線１６１に生じた電荷が配線１２３に流れることを避けやすくすることができる。この結果、複数の配線１２３を静電気から一層保護しやすくすることができる。
【００５６】
抵抗部１７１の個数としては、１つの基板形成領域１０ａを囲む共通配線１６１において、少なくとも１つの抵抗部１７１が設けられればよい。また、抵抗部１７１を設ける場所としては、第２共通配線１６１ｂに限定されず、第１共通配線１６１ａでもよい。
マザー基板１０Ｍにおいて、ゲート電極３０ｇ及び共通配線１６１の形成にフォトリソグラフィー工程が活用される。フォトリソグラフィー工程は、ゲート電極３０ｇ及び共通配線１６１のパターニングに活用される。そして、フォトリソグラフィー工程における露光単位で少なくとも１箇所の抵抗部１７１を形成する。
【００５７】
このとき、例えば、図５（ｂ）に示すように、相互に隣り合う４つの基板形成領域１０ａが１つの露光単位である場合、隣り合う２つの基板形成領域１０ａに挟まれた第１共通配線１６１ａを第１共通配線１６１ａＣと呼ぶ。そして、他の２つの第１共通配線１６１ａを第１共通配線１６１ａＤと呼ぶ。
また、隣り合う２つの基板形成領域１０ａに挟まれた第２共通配線１６１ｂを第２共通配線１６１ｂＣと呼び、他の２つの第２共通配線１６１ｂを第２共通配線１６１ｂＤと呼ぶ。
この場合、第１共通配線１６１ａＣ及び第２共通配線１６１ｂＣの少なくとも一方には、抵抗部１７１を設けない方法が採用され得る。これにより、例えば、抵抗部１７１が静電気によって破壊（断線）されることによって、２つの第１共通配線１６１ａＤ、及び２つの第２共通配線１６１ｂＤが破壊されたときに、基板形成領域１０ａが電気的にフローティングの状態になってしまうことを避けることができる。
【００５８】
抵抗部１７１の抵抗値としては、１ｋΩ以上、且つ１ＭΩ以下の範囲が好ましい。なお、抵抗部１７１を除く共通配線１６１の他の部位のシート抵抗は、およそ７Ω／μｍ2である。
抵抗部１７１の抵抗値が１ｋΩを下回ると、共通配線１６１に生じた電荷が抵抗部１７１を通過しやすくなる。また、抵抗部１７１の抵抗値が１ＭΩを上回ると、共通配線１６１に生じた電荷が配線１２３側に流れやすくなる。
本実施形態では、抵抗部１７１の構成として、図６（ａ）中のＡ部の拡大図である図６（ｂ）に示すように、第２共通配線１６１ｂの配線幅Ｗを、抵抗部１７１の領域において細くした構成が採用されている。これにより、抵抗部１７１において第２共通配線１６１ｂの断面積を小さくすることができるので、抵抗部１７１の電気抵抗を他の部位よりも高くすることができる。
【００５９】
抵抗部１７１の構成は、配線幅Ｗを細くする構成に限定されない。抵抗部１７１の構成としては、例えば、第２共通配線１６１ｂの厚みを抵抗部１７１の領域において薄くした構成も採用され得る。この構成によっても、抵抗部１７１において第２共通配線１６１ｂの断面積を小さくすることができるので、抵抗部１７１の電気抵抗を他の部位よりも高くすることができる。
また、抵抗部１７１の構成としては、例えば、図７に示すように、第２共通配線１６１ｂをうねらす構成も採用され得る。これにより、抵抗部１７１における第２共通配線１６１ｂの単位距離当たりの道程を、他部の単位距離当たりの道程よりも長くすることができるので、抵抗部１７１における単位距離当たりの電気抵抗を他の部位よりも高くすることができる。
【００６０】
また、抵抗部１７１の構成としては、例えば、図８に示すように、抵抗部１７１の領域において第２共通配線１６１ｂの材料を他の部位の材料よりも電気抵抗が高い材料にする構成も採用され得る。
また、第２共通配線１６１ｂと抵抗部１７１とを互いに異なる階層に設ける構成も採用され得る。この場合、第２共通配線１６１ｂと抵抗部１７１とは、図９（ａ）に示すように、コンタクトホールＣＮＴ６を介して互いに接続される。第２共通配線１６１ｂと抵抗部１７１とを互いに異なる階層に設ける構成とは、図９（ａ）中のＣ−Ｃ’線における断面図である図９（ｂ）に示すように、第２共通配線１６１ｂと抵抗部１７１とが、絶縁層１７３などを介して離間している構成をいう。そして、絶縁層１７３に設けられるコンタクトホールＣＮＴ６を介して第２共通配線１６１ｂと抵抗部１７１とが接続される。
なお、図９（ｂ）に示す例では、抵抗部１７１は、半導体層３０ａ（図４）と同じ階層に設けられる。この場合、絶縁層１７３は、第２絶縁膜（ゲート絶縁膜）１１ｂに対応する。
【００６１】
また、図９（ｂ）に示す例では、抵抗部１７１が第２共通配線１６１ｂよりも下側（基材１０ｓ側）に設けられている。しかしながら、第２共通配線１６１ｂと抵抗部１７１との階層構成は、これに限定されない。第２共通配線１６１ｂと抵抗部１７１との階層構成としては、第２共通配線１６１ｂが抵抗部１７１よりも下側（基材１０ｓ側）に設けられる構成も採用され得る。
【００６２】
本実施形態において、液晶層５０を構成する液晶が電気光学物質に対応し、基材１０ｓが一方の基板に対応し、Ｘ方向が第１方向に対応し、Ｙ方向が第２方向に対応している。
本実施形態では、素子基板１０を製造する過程において、複数の配線１２３を相互に接続する共通配線１６１で基板形成領域１０ａを囲むので、複数の配線１２３を静電気から保護しやすくすることができる。
また、本実施形態では、共通配線１６１の一部に電気抵抗が他部よりも高い抵抗部１７１を形成するので、共通配線１６１に生じた電荷を、消費させることができるので、共通配線１６１に生じた電荷が複数の配線１２３に流れることを避けやすくすることができる。この結果、複数の配線１２３を静電気から一層保護しやすくすることができるので、液晶装置１００の良品率を向上させやすくすることができ、液晶装置１００の生産性を向上させやすくすることができる。
【００６３】
本実施形態では、平面視で四角形の共通配線１６１で基板形成領域１０ａを囲む例が示されているが、共通配線１６１の形状は、四角形に限定されない。共通配線１６１の形状としては、例えば、三角形や五角形を含む多角形、これらに曲線を含む形状や、円形など、任意の形状が採用され得る。
【００６４】
＜電子機器＞
液晶装置１００を用いた電子機器を、投射型表示装置の１つであるプロジェクターを例示して説明する。
本実施形態におけるプロジェクター５００は、図１０に示すように、システム光軸Ｌに沿って配置された偏光照明装置５０１と、光分離素子としての２つのダイクロイックミラー５０３，５０５と、３つの反射ミラー５０７，５０８，５０９と、５つのリレーレンズ５１１，５１２，５１３，５１４，５１５と、３つの光変調手段としての透過型の液晶ライトバルブ５１７，５１８，５１９と、光合成素子としてのクロスダイクロイックプリズム５２１と、投射レンズ５２３とを備えている。
【００６５】
偏光照明装置５０１は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット５２５と、インテグレーターレンズ５２７と、偏光変換素子５２９と、を有している。
ダイクロイックミラー５０３は、偏光照明装置５０１から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー５０５は、ダイクロイックミラー５０３を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【００６６】
ダイクロイックミラー５０３で反射した赤色光（Ｒ）は、反射ミラー５０７で反射した後にリレーレンズ５１５を経由して液晶ライトバルブ５１７に入射する。
ダイクロイックミラー５０５で反射した緑色光（Ｇ）は、リレーレンズ５１４を経由して液晶ライトバルブ５１８に入射する。
ダイクロイックミラー５０５を透過した青色光（Ｂ）は、３つのリレーレンズ５１１，５１２，５１３と２つの反射ミラー５０８，５０９とからなる導光系を経由して液晶ライトバルブ５１９に入射する。
【００６７】
液晶ライトバルブ５１７，５１８，５１９は、クロスダイクロイックプリズム５２１の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ５１７，５１８，５１９に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム５２１に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ５２３によってスクリーン５３１上に投射され、画像が拡大されて表示される。
【００６８】
なお、液晶ライトバルブ５１７，５１８，５１９は、それぞれ、上述した液晶装置１００が適用されたものである。液晶ライトバルブ５１７，５１８，５１９は、それぞれ、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子５３３の間に、液晶装置１００を隙間を空けて配置した構成を有している。
【００６９】
なお、液晶装置１００が適用される電子機器は、プロジェクター５００に限定されない。液晶装置１００は、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。
また、電気光学装置は、液晶装置１００に限定されず、有機ＥＬ（Electro Luminescence）装置も適用され得る。
【符号の説明】
【００７０】
１０…素子基板、１０ｓ…基材、１０ａ…基板形成領域、２０…対向基板、２０ｓ…基材、３０ａ…半導体層、３０ｇ…ゲート電極、５０…液晶層、１００…液晶装置、１０４…外部接続用端子、１２３…配線、１６１…共通配線、１６１ａ…第１共通配線、１６１ｂ…第２共通配線、１７１…抵抗部、５００…プロジェクター、Ｐ…画素、Ｅ…画素領域。
【図１】
2013246228.tif 000003
【図２】
2013246228.tif 000004
【図３】
2013246228.tif 000005
【図４】
2013246228.tif 000006
【図５】
2013246228.tif 000007
【図６】
2013246228.tif 000008
【図７】
2013246228.tif 000009
【図８】
2013246228.tif 000010
【図９】
2013246228.tif 000011
【図１０】
2013246228.tif 000012