(57)【要約】【課題】増幅器の安定動作が可能となる電力増幅器を提供することを目的とする。【解決手段】半導体素子２３上に、形成され、入力端子１１に入力された高周波信号を増幅し、出力端子１２に出力する並列接続された複数のトランジスタ１５と、半導体素子２３上、かつ、複数のトランジスタ１５のうち少なくとも半導体素子２３の中央及び端部にあるトランジスタ１５の近傍に形成され、一端が対応する近傍のトランジスタ１５のゲート端子に接続され、温度に応じて抵抗値が変化する複数の第１のゲートバイアス抵抗２０と、一端が第１のゲートバイアス抵抗２０に接続され、他端が接地された第２のゲートバイアス抵抗２１とを備える。【選択図】図４
2013207408.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子とを有する電力増幅器であって、
半導体素子上に並列接続されて形成され、前記入力端子に入力された高周波信号を増幅し、前記出力端子に出力する複数のトランジスタと、
前記半導体素子上、かつ、前記複数のトランジスタのうち少なくとも前記半導体素子の中央及び端部にあるトランジスタの近傍に形成され、一端が対応する前記近傍のトランジスタのゲートに接続され、他端にバイアス電圧が印加される、温度に応じて抵抗値が変化する複数の可変抵抗素子と、
それぞれ、一端が対応する前記可変抵抗素子の前記一端に接続され、他端が接地された複数の抵抗素子とを備える、
電力増幅器。
【請求項２】
前記複数の可変抵抗素子のそれぞれは、前記半導体素子上、かつ、前記複数のトランジスタのそれぞれの近傍に形成され、前記一端が対応する前記トランジスタのゲートに接続されるとともに、対応する前記抵抗素子の前記一端に接続される、
請求項１に記載の電力増幅器。
【請求項３】
前記複数のトランジスタのゲートには、負のバイアス電圧が印加され、
前記可変抵抗素子は、正の抵抗温度係数を有する、
請求項１または２に記載の電力増幅器。
【請求項４】
前記可変抵抗素子の抵抗温度係数は、前記抵抗素子の抵抗温度係数よりも大きい、
請求項３に記載の電力増幅器。
【請求項５】
前記複数のトランジスタは、デプレッション型のＮ型ＦＥＴである、
請求項３または４に記載の電力増幅器。
【請求項６】
前記複数のトランジスタのゲートには、正のバイアス電圧が印加され、
前記可変抵抗素子は、負の抵抗温度係数を有する、
請求項１または２に記載の電力増幅器。
【請求項７】
前記可変抵抗素子の抵抗温度係数は、前記抵抗素子の抵抗温度係数よりも小さい、
請求項６に記載の電力増幅器。
【請求項８】
前記複数のトランジスタは、エンハンスド型のＮ型ＦＥＴである、
請求項６または７に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器に関し、特にマイクロ波帯、ミリ波帯などの高周波の信号を増幅する電力増幅器に関する。
【背景技術】
【０００２】
トランジスタを用いた高周波増幅器では、利得はゲート電圧、ドレイン電圧といった直流バイアスと、トランジスタの入出力の高周波整合とにより決定される。
【０００３】
しかし、トランジスタの温度が変化した場合、トランジスタの特性の一つである相互コンダクタンス等の変化により、上記直流バイアス、高周波整合が同じ条件であっても、高周波増幅器の利得は変化する。一般的にトランジスタの温度変化にともなう利得の変化は、低温では利得が増加し、高温では利得が減少する。
【０００４】
それに対して、トランジスタの利得がトランジスタのゲート電圧に依存することを利用して、温度に対してゲート電圧を変化させることで、利得の温度変動を抑制する技術が開示されている（例えば特許文献１参照。）上記の問題を改善している増幅器がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭５７−８３９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に開示されるような従来の技術では、増幅器の安定動作ができないという問題がある。
【０００７】
そこで、本発明は、かかる問題に鑑みてなされたものであって、増幅器の安定動作が可能となる電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明の一態様に係る電力増幅器は、入力端子と出力端子とを有する電力増幅器であって、半導体素子上に並列接続されて形成され、前記入力端子に入力された高周波信号を増幅し、前記出力端子に出力する複数のトランジスタと、前記半導体素子上、かつ、前記複数のトランジスタのうち少なくとも前記半導体素子の中央及び端部にあるトランジスタの近傍に形成され、一端が対応する前記近傍のトランジスタのゲートに接続され、他端にバイアス電圧が印加される、温度に応じて抵抗値が変化する複数の可変抵抗素子と、それぞれ、一端が対応する前記可変抵抗素子の前記一端に接続され、他端が接地された複数の抵抗素子とを備える。
【０００９】
なお、これらの全般的または具体的な態様は、システムまたは方法で実現されてもよく、システム及び方法の任意な組み合わせで実現されてもよい。
【発明の効果】
【００１０】
本発明によれば、増幅器の安定動作が可能となる電力増幅器を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】従来の電力増幅器の回路図である。
【図２】複数のトランジスタが並列に接続された大出力用の電力増幅器に使用されるトランジスタの典型的なレイアウトを示す図である。
【図３】図２に示すトランジスタ９５のＸ１−Ｘ２上の温度分布の一例を示す図である。
【図４】実施の形態１における電力増幅器の回路図である。
【図５】トランジスタの内部の温度における、ゲート電圧と電力増幅器の利得との関係を示す図である。
【図６】実施の形態１の効果を説明するための図である。
【図７】実施の形態１における電力増幅器に使用される半導体素子のレイアウトを示す図である。
【図８】実施の形態１の変形例１における電力増幅器の回路図である。
【図９】実施の形態１の変形例２における電力増幅器の回路図である。
【図１０】実施の形態２における電力増幅器の回路図である。
【発明を実施するための形態】
【００１２】
（本発明の一態様を得るに至った経緯）
以下、本発明の一態様を得るに至った経緯について説明する。
【００１３】
図１は、従来の電力増幅器の回路図である。
【００１４】
図１に示す電力増幅器８０は、高周波信号が入力される入力端子８１と、トランジスタ８５によって増幅されたＲＦ信号を出力する出力端子８２と、整合回路８３及び８４と、トランジスタ８５と、ゲートバイアス用のＲＦチョーク８６と、ドレインバイアス用のＲＦチョーク８７と、ゲートバイアス用ブリーダ抵抗８８と、温度によって抵抗値が変化するサーミスタ８９と、ゲートバイアス電圧供給端子９０と、ドレインバイアス電圧供給端子９１とで構成される。また、ゲートバイアス用ブリーダ抵抗８８とサーミスタ８９とで分圧回路が構成されており、その分圧回路の一端は接地されている（図ではサーミスタ８９の一端が接地）。
【００１５】
次に、以上のように構成される従来の電力増幅器８０の動作について説明する。
【００１６】
まず、入力端子８１に高周波信号が加えられる。すると、その高周波信号は整合回路８３を介してトランジスタ８５へ供給される。
【００１７】
次に、トランジスタ８５に供給された高周波信号は、トランジスタ８５で増幅され、整合回路８４を介した後に出力端子８２へと導かれる。ここで、ゲートバイアス電圧供給端子９０に印加される電圧は、ゲートバイアス用ブリーダ抵抗８８とサーミスタ８９とで分圧され、整合回路８３を介してトランジスタ８５へ供給される。
【００１８】
このように、サーミスタ８９の温度による抵抗値の変化を利用することにより、上記分圧比を変化させることで、トランジスタ８５に供給されるゲートバイアス電圧を変化させることができる。それにより、従来の電力増幅器８０は、温度に対する利得変化を抑制することができる。
【００１９】
しかしながら、従来の電力増幅器８０の構成では、トランジスタ８５が複数の並列トランジスタからなる場合、つまり、複数のトランジスタが並列に接続された大出力用の電力増幅器では、十分な温度補償効果が得られず、安定動作ができないという課題を本発明者らは見出した。
【００２０】
以下、その課題について図を用いて説明する。
【００２１】
図２は、大出力用の電力増幅器に使用される複数のトランジスタの典型的なレイアウトを示す図である。ここで、図２に示す電力増幅器８０は、大出力用の電力増幅器であり、複数のトランジスタが並列に接続されている。
【００２２】
図２に示すトランジスタ９５は、ソース電極パッド９５１と、複数のドレイン電極パッド９５２と、複数のゲート電極パッド９５３とを備える。また、このトランジスタ９５は、複数のソース電極９５４と、複数のドレイン電極９５５と、複数のゲート電極９５６とを備える。
【００２３】
具体的には、ソース電極パッド９５１は、トランジスタ９５の動作領域９５７上に複数形成されたソース電極９５４と接続され、ドレイン電極パッド９５２は、動作領域９５７上に複数形成されたドレイン電極９５５と接続されている。ゲート電極パッド９５３は、動作領域９５７上に複数形成されたゲート電極９５６と接続されている。
【００２４】
また、ソース電極パッド９５１、ドレイン電極パッド９５２及びゲート電極パッド９５３にはそれぞれ、図示していないが、外部接続端子との接続のために、ワイヤーボンディングが施される。そして、ワイヤーボンディングにより、それぞれのソース電極パッド９５１はソース外部接続端子に、ドレイン電極パッド９５２はドレイン外部接続端子に、ゲート電極パッド９５３はゲート外部接続端子に接続される。なお、それら電極パッドに接続される外部接続端子の部分はそれぞれ一つのソース端子、ドレイン端子、ゲート端子となる。
【００２５】
また、トランジスタ９５は、動作時には、動作領域９５７の複数のドレイン電極９５５とそれに対応するソース電極９５４との間に電流が流れることで熱が発生する。
【００２６】
さらに、上記のように複数のトランジスタで構成されるトランジスタ９５においては、動作時に温度の不均一が発生する。以下それについて説明する。
【００２７】
図３は、図２に示すトランジスタ９５のＸ１−Ｘ２上の温度分布の一例を示す図である。
【００２８】
つまり、図３は、トランジスタ９５の動作時には、トランジスタ９５に構成される複数のトランジスタのうち、両端（図では上下端）のトランジスタでは温度が低くなり中心部のトランジスタでは温度が最も高くなってしまうことを示している。これは、トランジスタ９５が複数のトランジスタが並列に接続されて構成されているからである。より具体的には、トランジスタ９５の動作時に、ドレイン電極９５５と対応するソース電極９５４の間での発熱が重畳されるからである。
【００２９】
したがって、大出力増幅器に用いられるトランジスタ９５においては、動作時に温度の不均一が発生するので、効果的な温度補償を実現するためには、動作時の温度分布に応じたゲートバイアス電圧の制御が必要である。
【００３０】
しかしながら、従来の電力増幅器８０では、増幅器内部での温度の不均一についての対策は行われていない。特に電力増幅器８０が大出力増幅器である場合には、複数のトランジスタから構成されるトランジスタ８５に対して１つのサーミスタしか構成されていないことになり、十分な利得の温度補償効果が得られず、トランジスタ８５の動作が不安定になる。
【００３１】
そこで、本発明の一態様は、かかる問題に鑑みてなされたものであって、増幅器の安定動作が可能となる電力増幅器を提供することを目的とする。
【００３２】
上記問題を解決するために、本発明の一態様に係る電力増幅器は、入力端子と出力端子とを有する電力増幅器であって、半導体素子上に並列接続されて形成され、前記入力端子に入力された高周波信号を増幅し、前記出力端子に出力する複数のトランジスタと、前記半導体素子上、かつ、前記複数のトランジスタのうち少なくとも前記半導体素子の中央及び端部にあるトランジスタの近傍に形成され、一端が対応する前記近傍のトランジスタのゲートに接続され、他端にバイアス電圧が印加される、温度に応じて抵抗値が変化する複数の可変抵抗素子と、それぞれ、一端が対応する前記可変抵抗素子の前記一端に接続され、他端が接地された複数の抵抗素子とを備える。
【００３３】
これにより、増幅器の安定動作が可能となる電力増幅器を実現することができる。
【００３４】
また、前記複数の可変抵抗素子のそれぞれは、前記半導体素子上、かつ、前記複数のトランジスタのそれぞれの近傍に形成され、前記一端が対応する前記トランジスタのゲートに接続されるとともに、対応する前記抵抗素子の前記一端に接続されるとしてもよい。
【００３５】
また、前記複数のトランジスタのゲートには、負のバイアス電圧が印加され、前記可変抵抗素子は、正の抵抗温度係数を有するとしてもよい。
【００３６】
また、前記可変抵抗素子の抵抗温度係数は、前記抵抗素子の抵抗温度係数よりも大きいとしてもよい。
【００３７】
また、前記複数のトランジスタは、デプレッション型のＮ型ＦＥＴであるとしてもよい。
【００３８】
ここで、例えば、前記複数のトランジスタのゲートには、正のバイアス電圧が印加され、前記可変抵抗素子は、負の抵抗温度係数を有するとしてもよい。
【００３９】
また、前記可変抵抗素子の抵抗温度係数は、前記抵抗素子の抵抗温度係数よりも小さいとしてもよい。
【００４０】
ここで、例えば、前記複数のトランジスタは、エンハンスド型のＮ型ＦＥＴであるとしてもよい。
【００４１】
なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、一形態を構成する任意の構成要素として説明される。
【００４２】
（実施の形態１）
以下、本発明の一態様における電力増幅器について図面を参照しながら具体的に説明する。
【００４３】
（構成）
図４は、実施の形態１における電力増幅器の回路図である。
【００４４】
図４に示す電力増幅器１は、入力端子１１と出力端子１２とを有する電力増幅器である。より具体的には、電力増幅器１は、入力端子１１、出力端子１２、入力整合回路１３、出力整合回路１４、トランジスタ１５、ＲＦチョーク１６、ＲＦチョーク１７、ゲートバイアス電圧供給端子１８、ドレインバイアス電圧供給端子１９、第１のゲートバイアス抵抗２０、第２のゲートバイアス抵抗２１、トランジスタユニットセル２２（２２ａ〜２２ｘ）、半導体素子２３、及び容量２４を備える。
【００４５】
また、電力増幅器１は、複数のトランジスタユニットセル２２ａ、２２ｂ、〜２２ｘが１つの半導体素子２３（１チップ）に形成されている。また、複数のトランジスタユニットセル２２ａ、２２ｂ〜２２ｘではそれぞれ、一組のトランジスタ１５と第１のゲートバイアス抵抗２０とが一組で構成されている。なお、半導体素子２３は、例えば、半導体基板であるが、複数のトランジスタユニットセル２２ａ、２２ｂ、〜２２ｘが１チップに形成できるのであればよいのでこれに限定されない。
【００４６】
入力端子１１は、高周波信号が入力される端子である。具体的には入力端子１１は、入力整合回路１３に接続され、入力された高周波信号を入力整合回路１３に伝達する。
【００４７】
出力端子１２は、トランジスタ１５によって増幅された高周波信号を出力する端子である。具体的には、出力端子１２は、出力整合回路１４に接続され、トランジスタ１５によって増幅された高周波信号が出力整合回路１４を介して伝達され、伝達された高周波信号を出力する。
【００４８】
入力整合回路１３は、一端が入力端子１１と接続され、他端がトランジスタ１５のゲート端子に接続されている。入力整合回路１３は、入力端子１１に入力された高周波信号をトランジスタ１５へ伝達するとともに、トランジスタ１５の入力インピーダンスを調整する。
【００４９】
出力整合回路１４は、一端が出力端子１２と接続され、他端がトランジスタ１５のドレイン端子（またはソース端子）に接続されている。出力整合回路１４は、トランジスタ１５で増幅された高周波信号を出力端子１２へ伝達するとともに、トランジスタ１５の出力インピーダンスを調整する。
【００５０】
トランジスタ１５は、半導体素子２３上に並列接続して形成され、入力端子１１に入力された高周波信号を増幅し、出力端子１２に出力する。具体的には、トランジスタ１５は、少なくとも２つ以上であり、ゲート端子が入力整合回路１３とともに第１のゲートバイアス抵抗２０の一端に接続されている。また、トランジスタ１５は、ソース端子（またはドレイン端子）が接地され、ドレイン端子（またはソース端子）が出力整合回路１４に接続されている。
【００５１】
本実施の形態では、トランジスタ１５は、デプレッション型のＮ型ＦＥＴである。例えばＮ型ＦＥＴとは、Ｎ型のＭＯＳＦＥＴ、Ｎ型のＪＦＥＴ、ＨＥＭＴなどである。すなわち、トランジスタ１５は、負のゲートバイアス電圧の領域で制御され、印加されるゲート電圧がより小さい値になると遮断する特性を有する。また、複数のトランジスタ１５のそれぞれのゲート端子には、負のゲートバイアス電圧Ｖｇが第１のゲートバイアス抵抗２０と、第２のゲートバイアス抵抗２１とで分圧されて印加されている。
【００５２】
ＲＦチョーク１６は、ゲートバイアス用のＲＦチョークであり、一端がゲートバイアス電圧供給端子１８に接続され、他端が第１のゲートバイアス抵抗２０に接続されている。ＲＦチョーク１６は、高周波(ＲＦ）の通過を阻止し、ゲートバイアス電圧Ｖｇの直流成分と低周波成分とを通過させて第１のゲートバイアス抵抗２０に供給する。
【００５３】
ＲＦチョーク１７は、ドレインバイアス用のＲＦチョークであり、一端がドレインバイアス電圧供給端子１９に接続され、他端がトランジスタ１５のゲート端子に接続されている。ＲＦチョーク１７は、高周波(ＲＦ）の通過を阻止し、ドレインバイアス電圧の直流成分と低周波成分と通過させてトランジスタ１５に供給する。
【００５４】
ゲートバイアス電圧供給端子１８は、ＲＦチョーク１６の一端に接続されている。ゲートバイアス電圧供給端子１８は、ゲートバイアス電圧Ｖｇが印加される端子であり、印加されたゲートバイアス電圧Ｖｇを、ＲＦチョーク１６を介して、第１のゲートバイアス抵抗２０に供給する。
【００５５】
ドレインバイアス電圧供給端子１９は、ＲＦチョーク１７の一端に接続されている。ドレインバイアス電圧供給端子１９は、ドレインバイアス電圧が印加される端子であり、印加されたドレインバイアス電圧を、ＲＦチョーク１７を介してトランジスタ１５に供給する。
【００５６】
第１のゲートバイアス抵抗２０は、本発明の一態様の可変抵抗素子に対応し、温度に応じて抵抗値が変化する抵抗素子である。第１のゲートバイアス抵抗２０は、半導体素子２３上、かつ、複数のトランジスタ１５のうち少なくとも半導体素子２３の中央及び端部にあるトランジスタ１５の近傍に形成され、一端が対応する近傍のトランジスタ１５のゲートに接続され、他端にゲートバイアス電圧Ｖｇが印加される。本実施の形態では、第１のゲートバイアス抵抗２０のそれぞれは、半導体素子２３上、かつ、複数のトランジスタ１５のそれぞれの近傍に形成され、一端が対応するトランジスタ１５のゲートに接続されるとともに、対応する第２のゲートバイアス抵抗２１の一端に接続される。
【００５７】
具体的には、第１のゲートバイアス抵抗２０は、例えばサーミスタなど温度に応じて抵抗値が変化する抵抗素子である。第１のゲートバイアス抵抗２０は、一端がＲＦチョーク１６を介してゲートバイアス電圧供給端子１８と接続され、他端が対応するトランジスタ１５のゲート端子に接続される。本実施の形態では、第１のゲートバイアス抵抗２０は、複数のトランジスタ１５のそれぞれの近傍に形成される。換言すると、トランジスタユニットセル２２ａ〜２２ｘごとに、トランジスタ１５とその近傍に形成される第１のゲートバイアス抵抗２０とが構成される。トランジスタユニットセル２２ａ〜２２ｘにおける第１のゲートバイアス抵抗２０の一端は、ＲＦチョーク１６を介してゲートバイアス電圧供給端子１８と共通に接続される。一方、トランジスタユニットセル２２ａ〜２２ｘにおける第１のゲートバイアス抵抗２０の他端はそれぞれ、同じトランジスタユニットセル２２ａ〜２２ｘに構成されるトランジスタ１５のゲート端子に接続される。なお、近傍とは、第１のゲートバイアス抵抗２０が、同一のトランジスタセルユニットを構成するトランジスタ１５の発熱を観測できる位置の範囲を意味する。
【００５８】
また、第１のゲートバイアス抵抗２０は、正の抵抗温度係数（α１）を有し、第２のゲートバイアス抵抗２１の抵抗温度係数（α２）よりも大きい。ここで、抵抗温度係数とは、温度が１℃変化したときに、抵抗がどれくらい変わるかを示すものであり、正の抵抗温度係数とは、温度が１℃変化したときに、抵抗が高くなる傾向を示す係数である。
【００５９】
このように構成されることで、第１のゲートバイアス抵抗２０はそれぞれ、対応するトランジスタユニットセル２２での発熱状態に応じてゲートバイアス電圧Ｖｇを分圧して、複数のトランジスタ１５のそれぞれのゲート端子に最適な電圧を供給できる。
【００６０】
第２のゲートバイアス抵抗２１は、本発明の一態様の抵抗素子に対応し、一端が対応する第１のゲートバイアス抵抗２０に接続され、他端が接地される。具体的には、第２のゲートバイアス抵抗２１はそれぞれ、一端が属するトランジスタユニットセル２２（２２ａ、２２ｂ〜２２ｘ）のトランジスタ１５のゲート端子に接続され、他端が接地される。
【００６１】
容量２４はそれぞれ、一端が入力整合回路１３に接続され、他端が属するトランジスタユニットセル２２（２２ａ、２２ｂ〜２２ｘ）のトランジスタ１５のゲートに接続されている。この容量２４は、複数のトランジスタ１５にそれぞれ配置されることで、複数のトランジスタ１５の異なるゲートバイアス電圧Ｖｇの分圧同士の干渉を防止する。
【００６２】
以上のように、電力増幅器１は構成される。
【００６３】
（動作）
次に、以上のように構成された電力増幅器１の動作について説明する。
【００６４】
まず、入力端子１１に高周波信号が加えられる。すると、その高周波信号は、入力整合回路１３を介して複数のトランジスタ１５に供給される。
【００６５】
次に、トランジスタ１５に供給された高周波信号は、複数のトランジスタ１５で増幅され、出力整合回路１４を介して出力端子１２へ出力される。
【００６６】
ここで、複数のトランジスタ１５のそれぞれのゲート端子には、ゲートバイアス電圧Ｖｇが第１のゲートバイアス抵抗２０と、第２のゲートバイアス抵抗２１とで分圧されて印加されている。第１のゲートバイアス抵抗２０は、温度により抵抗が変化する可変抵抗であり、正の抵抗温度係数（α１）を有するので、それぞれのトランジスタユニットセル２２での発熱状態に応じたゲートバイアス電圧Ｖｇの分圧をトランジスタ１５に供給できる。
【００６７】
図５は、トランジスタ４５の内部の温度における、ゲート電圧と電力増幅器の利得との関係を示す図である。ここで、Ｔ２は室温のトランジスタ１５が駆動するときの関係を示している。Ｔ１は室温よりも低い温度である低温のトランジスタ１５が駆動するときの関係を示しており、Ｔ３は、室温よりも高い温度である高温のトランジスタ１５が駆動するときの関係を示している。図６は、本実施の形態の効果を説明するための図である。
【００６８】
図５に示すように、Ａ１からＡ２に示すゲート電圧の範囲では、Ｔ１〜Ｔ３のいずれの温度においても、ゲート電圧の増加に伴い利得が増えている。
【００６９】
ここで、トランジスタ１５にＡ３に示すゲート電圧を設定した場合を考える。この場合、トランジスタ１５は、例えばＴ２からＴ３に温度が上昇すると利得は減少する。また、トランジスタ１５は、例えばＴ２からＴ１に温度が低下すると利得は増加する。つまり、トランジスタ１５は、印加されるゲート電圧を一定にすると、温度変化によって利得が変化するので、複数のトランジスタ１５で構成される電力増幅器１の利得も変化することがわかる。
【００７０】
それに対して、本実施の形態では、トランジスタ１５の温度が変化した時に生じる利得の変化を、印加されるゲート電圧を変化させることで相殺する。すなわち、トランジスタ１５は、図５を用いて上述したように、ゲート電圧を変化させると利得も変化する特性がある。この特性を利用して、トランジスタ１５の温度変化により生じた利得の変化を、印加されるゲート電圧を変化させることで相殺させることができる。
【００７１】
例えば、トランジスタ１５には、Ａ３に示すゲート電圧が設定されている場合を考える。図５に示すように、トランジスタ１５の温度がＴ２からＴ３に増加したときには、トランジスタ１５の利得は減少するが、ゲート電圧をＡ３からＸ２に高くすることでＴ３における利得を増加させる。それにより、トランジスタ１５の温度がＴ２からＴ３に増加したとしても、同じＢに示す利得を実現することができる。同様に、トランジスタ１５の温度がＴ２からＴ１に減少したときには、トランジスタ１５の利得は増加するが、ゲート電圧をＡ３からＸ１に低くすることでＴ１における利得を減少させる。ことができ、それにより、トランジスタ１５の温度がＴ２からＴ１に減少したとしても、Ｂに示す利得を実現することができる。
【００７２】
このようにして、図６に示すように、上記のような温度補償を行わない場合に比べて、上記のような温度補償を行う場合には温度変化に対する電力増幅器１の利得の変動を抑制することができる。
【００７３】
なお、上記のようにトランジスタ１５の利得の温度補償する場合には、電力増幅器１の温度が上昇した場合に、トランジスタ１５に印加するゲート電圧を高くする第１のゲートバイアス抵抗２０を構成することが必要である。
【００７４】
具体的には、第１のゲートバイアス抵抗２０は、正の抵抗温度係数α１を有することが必要である。また、第１のゲートバイアス抵抗２０の正の抵抗温度係数α１は、第２のゲートバイアス抵抗２１の抵抗温度係数α２よりも大きい（α１＞α２）ことが必要である。さらに、上述したように、第１のゲートバイアス抵抗２０は、同一のトランジスタユニットセル２２内のトランジスタ１５の発熱を観測できる位置に配置される必要がある。以上のように第１のゲートバイアス抵抗２０を構成することにより、第１のゲートバイアス抵抗は、それぞれのトランジスタユニットセル２２での発熱状態に応じたゲートバイアス電圧Ｖｇの分圧をトランジスタ１５に供給できる。
【００７５】
（レイアウト）
図７は、実施の形態１における電力増幅器１に使用される半導体素子２３のレイアウトを示す図である。具体的には、図７は、１つの半導体素子２３（１チップ）に構成される複数のトランジスタ１５と第１のゲートバイアス抵抗２０と第２のゲートバイアス抵抗２１とのレイアウトを示している。なお、図４と同様の要素には同一の符号を付しており、詳細な説明は省略する。
【００７６】
図７に示すトランジスタ１５は、複数のトランジスタが並列に接続されて構成されている。このトランジスタ１５は、ソース電極パッド１５１と、複数のドレイン電極パッド１５２と、複数のゲート電極パッド１５３とを備える。また、このトランジスタ１５は、複数のソース電極１５４と、複数のドレイン電極１５５と、複数のゲート電極１５６とを備える。また、トランジスタユニットセル２２（２２ａ〜２２ｘ）内にはトランジスタ１５の動作領域１５７が示されている。
【００７７】
より具体的には、ソース電極パッド１５１は、動作領域１５７上に形成された複数のソース電極１５４と接続されるよう形成されている。ドレイン電極パッド１５２は、動作領域１５７上に形成された複数のドレイン電極１５５と接続されるように形成されている。ゲート電極パッド１５３は、動作領域１５７上に形成された複数のゲート電極１５６と接続されるように形成されている。
【００７８】
ゲートバイアス電圧供給用の電極パッド１５８は、半導体素子２３に形成され、容量２４の一端と接続されている。
【００７９】
第１のゲートバイアス抵抗２０は、一端がゲートバイアス電圧供給用の電極パッド１５８に接続され、他端が同一のトランジスタユニットセル２２のゲート電極１５６に接続されている。
【００８０】
第２のゲートバイアス抵抗２１は、一端がトランジスタユニットセル２２のゲート電極に接続され、他端が同一のトランジスタユニットセル２２のソース電極パッド１５１に接続される。なお、本実施の形態では、一例として第１のゲートバイアス抵抗２１の他端がソース電極パッド１５１に接続されているが、それに限らない。例えば同一のトランジスタユニットセル２２のソース電極１５４の配線に直接接続されるとしてもよい。
【００８１】
容量２４は、一端がソース電極パッド１５１に接続され、他端が同一トランジスタユニットセル２２のゲート電極１５４に接続されている。容量２４は、ゲート電極パッド１５３の一部とゲート電極１５６の一部が、絶縁膜を介して重なり合うことで容量として構成される。
【００８２】
また、ソース電極パッド１５１、ドレイン電極パッド１５２及びゲート電極パッド１５３にはそれぞれ、図示していないが外部接続端子との接続のために、ワイヤーボンディングが施される。そして、ワイヤーボンディングにより、それぞれのソース電極パッド１５１はソース外部接続端子に、ドレイン電極パッド１５２はドレイン外部接続端子に、ゲート電極パッド１５３はゲート外部接続端子に接続される。なお、それら電極パッドに接続される外部接続端子の部分ではそれぞれ一つのソース端子、ドレイン端子、ゲート端子となる。
【００８３】
また、ゲートバイアス電圧供給用の電極パッド１５８は、ゲートバイアス用のＲＦチョーク１６を介してゲートバイアス電圧供給端子１８に接続される。
【００８４】
本実施の形態では、図７に示すように、同一のトランジスタユニットセル２２に一組のトランジスタ１５及び第１のゲートバイアス抵抗２０が配置される。また、第１のゲートバイアス抵抗２０は、トランジスタ１５の発熱を観測できるように、トランジスタ１５（動作領域１５７）の近傍に配置されている。図７では、半導体素子２３の短手方向の中心部に配置されているが、これに限らない。トランジスタ１５の温度を検出できる位置であれば、中心部でなくとも同様の効果を得ることができる。
【００８５】
以上、本実施の形態によれば、トランジスタ１５（増幅器）の内部での温度の不均一が発生する電力増幅器１において、トランジスタユニットセル２２毎に第１のゲートバイアス抵抗２０を備える。この構成により、トランジスタユニットセル２２それぞれの場所に最適なゲート電圧をそのトランジスタ１５に印加する制御が可能となる。それにより、利得の温度補償効果と増幅器の安定動作とが可能となる。
【００８６】
すなわち、トランジスタ１５の温度変動に対する電力増幅器の利得特性変動を改善することができるので、電力増幅器の安定動作が可能となる電力増幅器を実現することができる。
【００８７】
（変形例１）
実施の形態１では、一のトランジスタユニットセル２２に一組のトランジスタ１５及び第１のゲートバイアス抵抗２０が配置されるとして説明したが、それに限らない。以下、その例を変形例１として説明する。
【００８８】
図８は、実施の形態１の変形例１における電力増幅器２の回路図である。なお、図４と同様の要素には同一の符号を付しており、詳細な説明は省略する。
【００８９】
本変形例における電力増幅器２は、実施の形態１における電力増幅器１に対して、第１のゲートバイアス抵抗２０と第２のゲートバイアス抵抗２１との配置位置が異なる。
【００９０】
より具体的には、第１のゲートバイアス抵抗２０と第２のゲートバイアス抵抗２１とは、トランジスタユニットセル２２のそれぞれにではなく、半導体素子２３の長手方向の両端部にあるトランジスタユニットセル２２ａ、２２ｚ及び、半導体素子２３の長手方向の中央部にあるトランジスタユニットセル２２ｍにのみ配置される。
【００９１】
この構成によれば、複数のトランジスタ１５のうち、両端（図では上下端）のトランジスタ１５の温度が低くなり中心部のトランジスタでは温度が高くなる傾向があるので、中央部と両端部における３つのトランジスタ１５のみでも利得の温度補償（温度差に対応したバイアス電圧の供給）をすることで、増幅器の安定動作に寄与することができる。
【００９２】
なお、図８に示すように、トランジスタユニット２２（２２ａ、２２ｍ及び２２ｚ）に隣接するトランジスタユニット２２（２２ｂ、２２ｎ及び２２ｙ）は、両端部の近傍にあるトランジスタユニット２２（２２ｂ及び２２ｙ）と、中央部の近傍にあるトランジスタユニット２２（２２ｎ）との３グループに分割されて、それぞれに対応するゲートバイアス電圧Ｖｇの分圧が供給される。また、それぞれのグループ内では、ゲート電極同士が直接接続されることで、同じゲートバイアス分圧が供給される。
【００９３】
（変形例２）
図９は、実施の形態１の変形例２における電力増幅器３の回路図である。なお、図４と同様の要素には同一の符号を付しており、詳細な説明は省略する。
【００９４】
変形例１では、複数のトランジスタ１５のうち、両端（図では上下端）のトランジスタ１５の近傍と中心部のトランジスタ１５の近傍との３つの箇所に第１のゲートバイアス抵抗２０と第２のゲートバイアス抵抗２１とを配置したが、それに限らない。
【００９５】
複数のトランジスタ１５のうち、一方の端部のトランジスタ１５の近傍と中心部のトランジスタ１５の近傍との２つの箇所に第１のゲートバイアス抵抗２０と第２のゲートバイアス抵抗２１とを配置するとしてもよい。
【００９６】
例えば、図９に示すように、第１のゲートバイアス抵抗２０と第２のゲートバイアス抵抗２１とは、半導体素子２３の長手方向の一端部にあるトランジスタユニットセル２２ａ及び、半導体素子２３の長手方向の中央部にあるトランジスタユニットセル２２ｍにのみ配置される。
【００９７】
この構成によれば、複数のトランジスタ１５のうち、中央部と一端部における２つのトランジスタ１５のみでも利得の温度補償（温度差に対応したバイアス電圧の供給）をすることで、増幅器の安定動作に寄与することができる。
【００９８】
なお、図９に示すように、トランジスタユニット２２（２２ａ及び２２ｍ）に隣接するトランジスタユニット２２（２２ｂ及び２２ｎ）は、一端部の近傍にあるトランジスタユニット２２ｂと、中央部の近傍にあるトランジスタユニット２２ｍとの２グループに分割されて、それぞれに対応するゲートバイアス電圧Ｖｇの分圧が供給される。また、それぞれのグループ内では、ゲート電極同士が直接接続されることで、同じゲートバイアス分圧が供給される。
【００９９】
（実施の形態２）
実施の形態１では、トランジスタ１５は、デプレッション型のＮ型ＦＥＴであるとして説明したが、それに限らない。本実施の形態では、トランジスタが、エンハンスド型のＮ型ＦＥＴである場合について説明する。
【０１００】
図１０は、実施の形態２における電力増幅器４の回路図である。なお、図４と同様の要素には同一の符号を付しており、詳細な説明は省略する。
【０１０１】
本実施の形態における電力増幅器４は、実施の形態１における電力増幅器１に対して、第１のゲートバイアス抵抗４０、トランジスタ４５の構成が異なる。なお、トランジスタユニットセル４２（４２ａ、４２ｂ〜４２ｘ）それぞれに一組のトランジスタ４５及び第１のゲートバイアス抵抗４０が配置されるのは実施の形態１と同様である。
【０１０２】
トランジスタ４５は、本発明の複数のトランジスタに対応し、半導体素子２３上に並列接続して形成され、入力端子１１に入力された高周波信号を増幅し、出力端子１２に出力する。具体的には、トランジスタ４５は、少なくとも２つ以上であり、ゲート端子が入力整合回路１３とともに第１のゲートバイアス抵抗２０の一端に接続されている。また、トランジスタ１５は、ソース端子（またはドレイン端子）が接地され、ドレイン端子（またはソース端子）が出力整合回路１４に接続されている。
【０１０３】
本実施の形態では、トランジスタ４５は、エンハンスド型のＮ型のＦＥＴである。すなわち、トランジスタ４５は、正のゲートバイアス電圧Ｖｇで制御され、印加されるゲート電圧がより小さい値になると遮断する特性を有する。また、複数のトランジスタ４５のそれぞれのゲート端子には、正のゲートバイアス電圧Ｖｇが第１のゲートバイアス抵抗４０と、第２のゲートバイアス抵抗２１とで分圧されて印加されている。換言すると、実施の形態１における電力増幅器１は負のゲートバイアス電圧Ｖｇで制御されるのに対し、本実施の形態における電力増幅器４は正のゲートバイアス電圧Ｖｇで制御される。また、本実施の形態の電力増幅器４は、ゲート電圧をより小さい値にすることで遮断される。
【０１０４】
第１のゲートバイアス抵抗４０は、本発明の一態様の可変抵抗素子に対応し、温度に応じて抵抗値が変化する。第１のゲートバイアス抵抗４０は、半導体素子２３上、かつ、複数のトランジスタ４５のうち少なくとも半導体素子２３の中央及び端部にあるトランジスタ４５の近傍に形成され、一端が対応するトランジスタ４５のゲートに接続され、他端にバイアス電圧が印加される。本実施の形態では、第１のゲートバイアス抵抗４０のそれぞれは、半導体素子２３上、かつ、複数のトランジスタ４５のそれぞれの近傍に形成され、一端が対応するトランジスタ４５のゲートに接続され、他端が対応する第２のゲートバイアス抵抗２１に接続される。
【０１０５】
また、第１のゲートバイアス抵抗４０は、負の抵抗温度係数（α３）を有し、第２のゲートバイアス抵抗２１の抵抗温度係数（α２）よりも小さい。ここで、負の抵抗温度係数とは、温度が１℃変化したときに、抵抗が低くなる傾向を示す係数である。
【０１０６】
このように構成されることで、第１のゲートバイアス抵抗２０は、それぞれのトランジスタユニットセル４２での発熱状態に応じてゲートバイアス電圧Ｖｇを分圧して、複数のトランジスタ４５のそれぞれのゲート端子に最適なゲート電圧を供給できる。
【０１０７】
以上のように、電力増幅器４は構成される。
【０１０８】
なお、動作については、実施の形態１で説明したのと同様であるため、説明を省略する。
【０１０９】
ここで、トランジスタ４５の内部の温度における、トランジスタ４５のゲート電圧と電力増幅器の利得の関係は、図５で説明したのと同様である。すなわち、トランジスタ４５に印加されるゲート電圧が増加すると利得が増える特性を示す。また、トランジスタ４５の温度が上昇すると利得は減少し、温度が低下すると利得は増加する特性を有する。また、ゲート電圧を変化させると利得も変化する特性がある。
【０１１０】
したがって、実施の形態１と同様に、トランジスタ４５の温度変化により生じた利得の変化を、ゲート電圧を変化させることで相殺させることができる。
【０１１１】
具体的には、トランジスタ４５の温度が増加したときにはその利得が減少する。その場合には、トランジスタ４５に印加されるゲート電圧を高くし利得を増加させることで、温度変化に対する電力増幅器４の利得の変動を抑制することができる。同様に、トランジスタ４５の温度が減少したときにはその利得が増加する。その場合には、トランジスタ４５に印加されるゲート電圧を低くすることで利得を減少させることで、温度変化に対する電力増幅器４の利得の変動を抑制することができる。
【０１１２】
なお、トランジスタ４５の利得の温度補償する場合には、実施の形態２における電力増幅器４は、正のゲートバイアス電圧Ｖｇで制御されため、電力増幅器１の温度が上昇した場合に、トランジスタ１５に印加するゲート電圧を高くさせる第１のゲートバイアス抵抗４０を構成することが必要である。
【０１１３】
具体的には、第１のゲートバイアス抵抗４０は、負の抵抗温度係数α３を有することが必要である。また、第１のゲートバイアス抵抗４０の負の抵抗温度係数α３は、第２のゲートバイアス抵抗２１の抵抗温度係数α２よりも小さい（α２＞α３）ことが必要である。さらに、上述したように、第１のゲートバイアス抵抗４０は、同一のトランジスタユニットセル４２内のトランジスタ４５の発熱を観測できる位置に配置されている。
【０１１４】
なお、その他、例えばレイアウトなどは、実施の形態１と同様のため説明を省略する。
【０１１５】
以上、本実施の形態によれば、トランジスタ４５（増幅器）の内部での温度の不均一が発生する電力増幅器４において、トランジスタユニットセル４２毎に第１のゲートバイアス抵抗４０を備える。この構成により、トランジスタユニットセル４２それぞれの場所に最適なゲート電圧をそのトランジスタ４５に印加する制御が可能となる。それにより、利得の温度補償効果と増幅器の安定動作とが可能となる。
【０１１６】
すなわち、トランジスタ４５の温度変動に対する電力増幅器の利得特性変動を改善することができるので、電力増幅器の安定動作が可能となる電力増幅器を実現することができる。
【０１１７】
以上、本発明の電力増幅器について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【０１１８】
例えば、上記の実施の形態では、トランジスタはＮ型のＦＥＴで構成されるとして説明したが、Ｐ型のＦＥＴで構成されるとしてもよい。例えば、トランジスタがデプレッション型のＰ型のＦＥＴで構成される場合、複数のトランジスタのゲートには、負のバイアスが印加され、第１のゲートバイアス抵抗（可変抵抗素子）は、負の抵抗温度係数を有するとすればよい。また、トランジスタがデプレッション型のＰ型のＦＥＴで構成される場合、複数のトランジスタのゲートには、正のバイアスが印加され、第１のゲートバイアス抵抗（可変抵抗素子）は、正の抵抗温度係数を有するとすればよい。
【産業上の利用可能性】
【０１１９】
本発明は、大出力の電力増幅器に利用でき、特に、高周波信号を高出力で扱う移動体通信用の基地局、また電子レンジなどのマイクロ波加熱装置等に構成される電力増幅器に利用できる。
【符号の説明】
【０１２０】
１、２、３、４、８０    電力増幅器
１１、８１    入力端子
１２、８２    出力端子
１３    入力整合回路
１４    出力整合回路
１５、４５、８５、９５    トランジスタ
１６、１７、８６、８７    ＲＦチョーク
１８、９０    ゲートバイアス電圧供給端子
１９、９１    ドレインバイアス電圧供給端子
２０、４０    第１のゲートバイアス抵抗
２１    第２のゲートバイアス抵抗
２２、２２ａ、２２ｙ、２２ｚ、４２    トランジスタユニットセル
２３    半導体素子
２４    容量
８３、８４    整合回路
８８    ゲートバイアス用ブリーダ抵抗
８９    サーミスタ
１５１、９５１    ソース電極パッド
１５２、９５２    ドレイン電極パッド
１５３、９５３    ゲート電極パッド
１５４、９５４    ソース電極
１５５、９５５    ドレイン電極
１５６、９５６    ゲート電極
１５７、９５７    動作領域
１５８    電極パッド
【図１】
2013207408.tif 000003
【図２】
2013207408.tif 000004
【図３】
2013207408.tif 000005
【図４】
2013207408.tif 000006
【図５】
2013207408.tif 000007
【図６】
2013207408.tif 000008
【図７】
2013207408.tif 000009
【図８】
2013207408.tif 000010
【図９】
2013207408.tif 000011
【図１０】
2013207408.tif 000012