(57)【要約】【課題】  従来、取り得る信号範囲の異なることが既知である少なくとも２つの画素信号をデジタル信号に変換する際に、画素信号をデジタル信号に変換する精度と変換に要する期間の短縮とをバランスさせる検討が充分ではなかった。【解決手段】  画素が、取り得る信号範囲の異なる少なくとも２つの画素信号を出力し、取り得る信号範囲の小さい画素信号を第１の期間にデジタル信号に変換し、取り得る信号範囲の大きい画素信号を、第１の期間よりも短い第２の期間にデジタル信号に変換することを特徴とする撮像装置である。【選択図】  図１
2013211832.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を生成する光電変換部を複数有するとともに、前記信号電荷に基づく信号を出力する画素と、
前記画素から出力される前記信号をデジタル信号にＡＤ変換するＡＤ変換部と、を有する撮像装置であって、
前記画素に含まれるｍ個（ｍは整数）の前記光電変換部の前記信号電荷に基づく前記信号をデジタル信号に変換する期間に対し、より短い期間で、前記ｍ個よりも少ないｎ個（ｎは整数）の前記光電変換部の前記信号電荷に基づく前記信号をデジタル信号に変換することを特徴とする撮像装置。
【請求項２】
前記ｎ個の前記光電変換部の前記信号電荷に基づく前記信号のＡＤ変換が、
前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号のＡＤ変換よりも、前記画素から出力される前記信号の１ＬＳＢあたりの、前記画素から出力される前記信号の信号範囲が大きいことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記ＡＤ変換部は、前記画素から出力される前記信号と参照信号との信号値を比較した比較結果に基づいて、前記画素から出力される前記信号をデジタル信号に変換し、
前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号と前記参照信号とを比較する期間に対し、より短い期間で、前記ｎ個の前記光電変換部の前記信号電荷に基づく前記信号と前記参照信号とを比較することを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記ＡＤ変換部は、比較器と、前記参照信号を前記比較器に供給する参照信号供給部と、を有し、
前記参照信号供給部は、時間に依存して電位が変化する第１の参照信号と第２の参照信号を前記比較器に供給し、
前記第１の参照信号は、前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号と前記参照信号とを比較する前記期間に電位が変化する参照信号であり、
前記第２の参照信号は、前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号と前記参照信号とを比較する前記期間よりも短い期間に電位が変化する参照信号であり、
前記比較器は、前記参照信号と前記画素から出力される前記信号と、を比較した結果を示す比較結果信号を出力し、
前記比較器は、前記第１の参照信号と前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号と、の比較と、
前記第２の参照信号と、前記ｎ個の前記光電変換部の前記信号電荷に基づく前記信号と、の比較と、
を行うことを特徴とする請求項３に記載の撮像装置。
【請求項５】
単位時間あたりの電位の変化量が、前記第１の参照信号と前記第２の参照信号とが等しいか、前記第１の参照信号の方が前記第２の参照信号よりも大きいことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記ＡＤ変換部は、比較器と、前記参照信号を前記比較器に供給する参照信号供給部と、
クロック信号を計数して、単位時間当たり第１のカウント量でのカウント信号の生成と、第１のカウント量よりも少ない第２のカウント量でのカウント信号の生成と、を行うカウンタと、
前記カウント信号を保持するメモリと、を有し、
前記参照信号供給部は、時間に依存して電位が変化する第１の参照信号と第２の参照信号を前記比較器に供給し、
前記第１の参照信号は、前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号と前記参照信号とを比較する第１の期間に電位が変化する参照信号であり、
前記第２の参照信号は、前記第１の期間よりも短い第２の期間に電位が変化する参照信号であり、
前記比較器が、前記参照信号と前記画素から出力される前記信号とが入力され、前記画素から出力される前記信号と前記参照信号とを比較した結果に基づく比較結果信号を出力し、
前記比較器が、前記第１の参照信号と前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号と、を比較した比較結果信号を生成し、前記メモリが前記比較結果信号に基づいて前記第１のカウント量で生成した前記カウント信号を保持し、
前記比較器が、前記第２の参照信号と、前記ｎ個の前記光電変換部の前記信号電荷に基づく前記信号と、を比較した比較結果信号を生成し、前記メモリが前記比較結果信号に基づいて前記第２のカウント量で生成した前記カウント信号を保持することを特徴とする請求項３に記載の撮像装置。
【請求項７】
前記比較器は、前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号と、閾値信号と、を比較し、
前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号が閾値信号よりも信号値が大きい場合に、前記比較器が、単位時間あたり第１の変化量で電位が変化する前記第１の参照信号と、前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号と、を比較し、
前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号が閾値信号よりも信号値が小さい場合に、前記第１の参照信号の単位時間当たりの電位の変化量を、前記比較器が、単位時間あたり前記第１の変化量よりも小さい第２の変化量で電位が変化する前記第１の参照信号と、前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号と、を比較することを特徴とする請求項４〜６のいずれかに記載の撮像装置。
【請求項８】
前記撮像装置は、前記画素から出力される前記信号を増幅して前記ＡＤ変換部に出力する増幅部と、判定回路と、をさらに有し、
前記増幅部は第１の増幅率で前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号を増幅した第１の増幅信号を出力し、
前記比較器は、前記第１の増幅信号と、閾値信号と、を比較した比較結果信号を前記判定回路に出力し、
前記比較結果信号が、前記第１の増幅信号が前記閾値信号よりも大きいことを示す場合に、前記判定回路が前記増幅部に、前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号を、前記第１の増幅率よりも小さい第２の増幅率で増幅して前記比較器に出力することを特徴とする請求項４〜６のいずれかに記載の撮像装置。
【請求項９】
前記第１の参照信号および前記第２の参照信号の時間に依存して電位が変化する範囲の最大値が、前記ｎ個の前記光電変換部の前記信号電荷に基づく前記信号に基づくことを特徴とする請求項８に記載の撮像装置。
【請求項１０】
前記第２の参照信号の時間に依存して電位が変化する範囲が、前記第１の参照信号の時間に依存して電位が変化する範囲のｎ／ｍ倍以上であることを特徴とする請求項４〜６のいずれかに記載の撮像装置。
【請求項１１】
前記画素が、ノイズ信号をさらに前記比較器に出力し、
前記参照信号供給部が、第２の参照信号が時間に依存して電位が変化する期間よりも短い期間に前記第２の参照信号の時間に依存して電位が変化する範囲よりも小さい範囲で電位が変化する第３の参照信号を前記比較器にさらに供給し、
前記比較器が、前記画素から出力された前記ノイズ信号と前記第３の参照信号とを比較することを特徴とする請求項４〜１０のいずれかに記載の撮像装置。
【請求項１２】
前記ＡＤ変換部が、複数の容量素子を有し、
基準信号を与える前記容量素子を切り替えて前記ＡＤ変換部を逐次比較型のＡＤ変換回路として動作させて、前記画素から出力される前記信号に基づくデジタル信号の上位ビットの信号値を決定し、
前記ＡＤ変換部に、時間に依存しで電位が変化する参照信号を供給して、前記ＡＤ変換部をランプ型のＡＤ変換回路として動作させて、前記画素から出力される前記信号に基づく前記デジタル信号の下位ビットの信号値を決定することを特徴とする請求項１〜１１のいずれかに記載の撮像装置。
【請求項１３】
前記ＡＤ変換部を前記逐次比較型のＡＤ変換回路として動作させて生成するデジタル信号のビット数が、
前記ｎ個の前記光電変換部の前記信号電荷に基づく前記信号に基づくデジタル信号の方が、前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号に基づく前記デジタル信号よりも少ないことを特徴とする請求項１２に記載の撮像装置。
【請求項１４】
前記撮像装置は、複数の前記画素が行列状に配された画素部と、
マイクロレンズを複数有するマイクロレンズアレイをさらに有し、
１つの前記マイクロレンズは、前記画素の複数の前記光電変換部に光を集光させて入射させることを特徴とする請求項１〜１３のいずれかに記載の撮像装置。
【請求項１５】
信号電荷を生成する光電変換部を複数有するとともに、前記信号電荷に基づく信号を出力する画素と、
参照信号供給部と比較器とを有するＡＤ変換部と、を有する撮像装置であって、
前記参照信号供給部は、時間に依存して電位が変化する第１の参照信号と第２の参照信号を前記比較器に供給し、
前記第１の参照信号は、電位が第１の期間に第１の範囲で変化する参照信号であり、
前記第２の参照信号は、前記第１の期間よりも短い第２の期間に前記第１の範囲よりも振幅が小さい第２の範囲で電位が変化する参照信号であり、
前記比較器は、前記参照信号と前記画素から出力される前記信号とを比較した結果に基づく比較結果信号を出力し、
複数の前記光電変換部は少なくとも第１の光電変換部と第２の光電変換部とを含み、
前記第１の光電変換部と前記第２の光電変換部とが同じ光量の光の入力に対し、前記第１の光電変換部に基づく前記信号の信号振幅が、前記第２の光電変換部に基づく前記信号の信号振幅よりも大きく、
前記比較器は、前記第１の参照信号と前記第１の光電変換部の前記信号電荷に基づく前記信号との比較と、
前記第２の参照信号と前記第２の光電変換部の前記信号電荷に基づく前記信号との比較とを行うことを特徴とする撮像装置。
【請求項１６】
信号電荷を生成する光電変換部を有するとともに、前記信号電荷に基づく信号を出力する第１の画素と第２の画素と、
参照信号供給部と比較器とを有するＡＤ変換部と、を有する撮像装置であって、
前記参照信号供給部は、時間に依存して電位が変化する第１の参照信号と第２の参照信号を前記比較器に供給し、
前記第１の参照信号は、電位が第１の期間に第１の範囲で変化する参照信号であり、
前記第２の参照信号は、前記第１の期間よりも短い第２の期間に前記第１の範囲よりも振幅が小さい第２の範囲で電位が変化する参照信号であり、
前記比較器は、前記参照信号と前記画素から出力される前記信号とを比較した結果に基づく比較結果信号を出力し、
前記第１の画素と前記第２の画素とが同じ光量の光の入力に対し、前記第１の画素から出力される前記信号の信号振幅は、前記第２の画素から出力される前記信号の信号振幅よりも大きく、
前記比較器は、
前記第１の参照信号と前記第１の画素から出力される前記信号との比較と、
前記第２の参照信号と前記第２の画素から出力される前記信号との比較と、を行うことを特徴とする撮像装置。
【請求項１７】
請求項１〜１６のいずれかに記載の撮像装置と、
前記撮像装置から出力される信号を処理する信号処理部と、
を有することを特徴とする撮像システム。
【請求項１８】
請求項１４に記載の撮像装置と、
前記撮像装置に光を集光する光学系と、
前記撮像装置から信号が入力される信号処理部と、を有する撮像システムであって、
前記撮像システムは、第１のモードと、第２のモードと、で動作し、
前記第１のモードは、
前記ＡＤ変換部が、前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号をＡＤ変換した第１のデジタル信号と、前記ｎ個の前記光電変換部の前記信号電荷に基づく前記信号をＡＤ変換した第２のデジタル信号と、をそれぞれ前記信号処理部に出力し、
前記信号処理部が、前記第１のデジタル信号と、前記第２のデジタル信号と、前記第１のデジタル信号と前記第２のデジタル信号との差の信号と、に基づいて焦点検出する動作を行うモードであり、
前記第２のモードは、
前記ＡＤ変換部が、前記第２のデジタル信号の生成を行わず、前記第１のデジタル信号を前記信号処理部に出力し、
前記信号処理部が、前記第１のデジタル信号に基づいて画像を生成する動作を行うモードであることを特徴とする撮像システム。
【請求項１９】
請求項１４に記載の撮像装置と、
前記撮像装置に光を集光する光学系と、
前記撮像装置から信号が入力される信号処理部と、を有する撮像システムであって、
前記ＡＤ変換部が、前記ｍ個の前記光電変換部の前記信号電荷に基づく前記信号をＡＤ変換した第１のデジタル信号と、前記ｎ個の前記光電変換部の前記信号電荷に基づく前記信号をＡＤ変換した第２のデジタル信号と、をそれぞれ前記信号処理部に出力し、
前記信号処理部が、前記第１のデジタル信号と、前記第２のデジタル信号と、前記第１のデジタル信号と前記第２のデジタル信号との差の信号と、に基づいて焦点検出を行い、
前記信号処理部が、前記第１のデジタル信号に基づいて画像の形成を行うことを特徴とする撮像システム。
【請求項２０】
信号電荷を生成する光電変換部を複数有するとともに、前記信号電荷に基づく信号を出力する画素と、
前記画素から出力される前記信号をデジタル信号にＡＤ変換するＡＤ変換部と、を有する撮像装置であって、
第１のＡＤ変換期間に、前記画素に含まれるｍ個（ｍは整数）の前記光電変換部の前記信号電荷に基づく前記信号をデジタル信号に変換し、
前記第１のＡＤ変換期間よりも短い第２のＡＤ変換期間に、前記ｍ個よりも少ないｎ個（ｎは整数）の前記光電変換部の前記信号電荷に基づく前記信号をデジタル信号に変換することを特徴とする撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をデジタル信号に変換するアナログデジタル変換回路を有する撮像装置、撮像システムに関する。
【背景技術】
【０００２】
従来、マトリックス状に配列され、各々が光電変換を行い、入射光に基づく信号を出力する画素と、画素の各列に設けられ、画素が出力する信号をＡＤ変換する列並列型のアナログデジタル変換回路（以下、アナログデジタル変換回路をＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）、列並列型のＡＤＣを列ＡＤＣと表記する）と、を有する撮像装置が知られている。列ＡＤＣにおいては、各列の回路部が画素から出力されるアナログ信号（以下、画素から出力されるアナログ信号を画素信号と表記する）をデジタル信号に変換するアナログデジタル変換（以下、ＡＤ変換と表記する）を行う。
【０００３】
また、特許文献１には、少なくとも１つの光電変換部に蓄積される第１の信号電荷に基づいた第１の画素信号と、第１の信号電荷にさらに別の光電変換部に蓄積される信号電荷を加算した信号電荷に基づく第２の画素信号とを出力する画素を有する撮像装置が記載されている。この撮像装置では、第１の画素信号が取り得る信号値の範囲は、第２の画素信号が取り得る信号値の範囲よりも狭いものとなる。
【０００４】
特許文献２には、面積の異なる複数の光電変換部を含む画素を有する撮像装置が記載されている。同じ光量の光が複数の光電変換部に入射した場合、面積の大きい方の光電変換部は、面積の小さい方の光電変換部に比べて信号電荷の生成量は多くなる。従って、面積の小さい方の光電変換部に基づく画素信号の取り得る信号範囲は、面積の大きい方の光電変換部に基づく画素信号が取り得る信号範囲よりも狭いものとなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１３４８６７号公報
【特許文献２】特開２０００−５９６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来、取り得る信号範囲の異なることが既知である少なくとも２つの光電変換信号をデジタル信号に変換する際に、画素信号をデジタル信号に変換する精度と変換に要する期間の短縮とをバランスさせる検討が充分ではなかった。
【課題を解決するための手段】
【０００７】
本発明は上記課題を解決するために為されたものであり、その一の態様は、信号電荷を生成する光電変換部を複数有するとともに、前記信号電荷に基づく信号を出力する画素と、前記画素から出力される前記信号をデジタル信号にＡＤ変換するＡＤ変換部と、を有する撮像装置であって、前記画素に含まれるｍ個（ｍは整数）の前記光電変換部の前記信号電荷に基づく前記信号をデジタル信号に変換する期間に対し、より短い期間で、前記ｍ個よりも少ないｎ個（ｎは整数）の前記光電変換部の前記信号電荷に基づく前記信号をデジタル信号に変換することを特徴とする撮像装置である。また別の態様は、信号電荷を生成する光電変換部を複数有するとともに、前記信号電荷に基づく信号を出力する画素と、参照信号供給部と比較器とを有するＡＤ変換部と、を有する撮像装置であって、前記参照信号供給部は、時間に依存して電位が変化する第１の参照信号と第２の参照信号を前記比較器に供給し、前記第１の参照信号は、電位が第１の期間に第１の範囲で変化する参照信号であり、前記第２の参照信号は、前記第１の期間よりも短い第２の期間に前記第１の範囲よりも振幅が小さい第２の範囲で電位が変化する参照信号であり、前記比較器は、前記参照信号と前記画素から出力される前記信号とを比較した結果に基づく比較結果信号を出力し、複数の前記光電変換部は少なくとも第１の光電変換部と第２の光電変換部とを含み、前記第１の光電変換部と前記第２の光電変換部とが同じ光量の光の入力に対し、前記第１の光電変換部に基づく前記信号の信号振幅が、前記第２の光電変換部に基づく前記信号の信号振幅よりも大きく、前記比較器は、前記第１の参照信号と前記第１の光電変換部の前記信号電荷に基づく前記信号との比較と、前記第２の参照信号と前記第２の光電変換部の前記信号電荷に基づく前記信号との比較とを行うことを特徴とする撮像装置である。
【０００８】
また別の態様は、信号電荷を生成する光電変換部を有するとともに、前記信号電荷に基づく信号を出力する第１の画素と第２の画素と、参照信号供給部と比較器とを有するＡＤ変換部と、を有する撮像装置であって、前記参照信号供給部は、時間に依存して電位が変化する第１の参照信号と第２の参照信号を前記比較器に供給し、前記第１の参照信号は、電位が第１の期間に第１の範囲で変化する参照信号であり、前記第２の参照信号は、前記第１の期間よりも短い第２の期間に前記第１の範囲よりも振幅が小さい第２の範囲で電位が変化する参照信号であり、前記比較器は、前記参照信号と前記画素から出力される前記信号とを比較した結果に基づく比較結果信号を出力し、前記第１の画素と前記第２の画素とが同じ光量の光の入力に対し、前記第１の画素から出力される前記信号の信号振幅は、前記第２の画素から出力される前記信号の信号振幅よりも大きく、前記比較器は、前記第１の参照信号と前記第１の画素から出力される前記信号との比較と、前記第２の参照信号と前記第２の画素から出力される前記信号との比較と、を行うことを特徴とする撮像装置である。
【０００９】
また別の態様は、信号電荷を生成する光電変換部を複数有するとともに、前記信号電荷に基づく信号を出力する画素と、前記画素から出力される前記信号をデジタル信号にＡＤ変換するＡＤ変換部と、を有する撮像装置であって、第１のＡＤ変換期間に、前記画素に含まれるｍ個（ｍは整数）の前記光電変換部の前記信号電荷に基づく前記信号をデジタル信号に変換し、前記第１のＡＤ変換期間よりも短い第２のＡＤ変換期間に、前記ｍ個よりも少ないｎ個（ｎは整数）の前記光電変換部の前記信号電荷に基づく前記信号をデジタル信号に変換することを特徴とする撮像装置の駆動方法である。
【発明の効果】
【００１０】
本発明によれば、取り得る信号範囲が異なることが既知である少なくとも２つの光電変換信号をデジタル信号に変換する際に、画素信号をデジタル信号に変換する精度と変換に要する期間の短縮とをバランスさせることができる。
【図面の簡単な説明】
【００１１】
【図１】撮像装置の俯瞰図と等価回路図。
【図２】撮像装置の断面図。
【図３】撮像装置の等価回路図。
【図４】カウンタ回路とメモリの構成の一例を示した図。
【図５】撮像装置の動作タイミング図。
【図６】他の一例の撮像装置の俯瞰図と等価回路図。
【図７】他の一例の撮像装置の俯瞰図と等価回路図。
【図８】他の一例の撮像装置の等価回路図。
【図９】他の一例の撮像装置の動作タイミング図。
【図１０】他の一例の撮像装置の俯瞰図と等価回路図。
【図１１】他の一例の撮像装置に関わるダイナミックレンジを説明した図。
【図１２】他の一例の撮像装置の動作タイミング図。
【図１３】撮像システムの模式図。
【図１４】他の一例の撮像装置の動作タイミング図と、デジタル信号の補正の一例を示した図。
【図１５】他の一例の撮像装置の動作タイミング図。
【図１６】他の一例の撮像装置の等価回路図。
【図１７】他の一例の撮像装置の動作タイミング図。
【図１８】他の一例のデジタル信号の補正を示した図。
【図１９】他の一例の撮像装置の動作タイミング図。
【図２０】他の一例の撮像装置の等価回路図。
【図２１】他の一例のＡＤ変換部の等価回路図と、他の一例の撮像装置の動作タイミング図。
【図２２】他の一例の撮像装置の動作タイミング図。
【図２３】他の一例の撮像装置の等価回路図と、他の一例の撮像装置の動作タイミング図。
【図２４】他の一例の撮像システムの模式図。
【発明を実施するための形態】
【００１２】
［実施例１］
以下、図面を参照しながら本実施例の撮像装置について説明する。
【００１３】
図１は本実施例に関する撮像装置の俯瞰図と、画素からの信号を読み出す回路構成を模式的に例示した図である。１は第１の光電変換部である第１のフォトダイオード、５１は第２の光電変換部である第２のフォトダイオード、２１はフォトダイオード１、５１に電気的に接続された画素内読み出し回路部である。１００は画素であり、複数のフォトダイオード１、５１、画素内読み出し回路部２１を含んで構成されている。画素内読み出し回路部２１は、後述する転送ＭＯＳトランジスタ２０，５０、リセットＭＯＳトランジスタ４、増幅ＭＯＳトランジスタ５、選択ＭＯＳトランジスタ６を含んで構成される。画素１００は複数行、複数列に渡って配されている。即ち、画素１００は行列状に配されている。この行列状に画素１００が配された領域が画素部である。１つの画素１００が有するフォトダイオード１とフォトダイオード５１とをまとめて表す際は、受光部と表記する。２３は入射光を受光部に導くためのマイクロレンズである。１つのマイクロレンズは、１つの受光部を覆うように配されている。つまり、１つのマイクロレンズは１つの受光部に対応して設けられている。また、マイクロレンズは対応する画素１００が有する複数の光電変換部を覆うと共に、対応する画素１００の複数の光電変換部に入射光を導く。本実施例の撮像装置は、複数のマイクロレンズを有するマイクロレンズアレイを有する。フォトダイオードの面積は、例えばフォトダイオード１の面積は図１において示したａ×ｂで表される面積である。フォトダイオード５１についても同様に、図１に示したｃ×ｄで表される面積である。また、このａ×ｂで表される面積を有する面がフォトダイオード１の受光面である。同様に、ｃ×ｄで表される面積を有する面がフォトダイオード５１の受光面である。
【００１４】
２は画素１００を行ごとに順次走査する垂直走査回路である。垂直走査回路２が選択した行に属する画素１００から、画素信号が垂直信号線７に出力される。垂直信号線７は、画素１００から出力された画素信号を信号処理回路１０１に伝送する。信号処理回路１０１は画素１００から出力される画素信号を処理する回路である。１４は信号処理回路１０１を列ごとに順次走査する水平走査回路である。図１では、画素１００におけるフォトダイオード１、５１は、各列の信号処理回路１０１が並ぶ方向に沿って並んで配されている。即ち、画素１００の内部には２列のフォトダイオード１、５１が配されていると言い換えることができる。
【００１５】
次に、図２に、図１でα−βの直線で示した部分のうち、１つの画素１００の断面を示す。２２は特定の波長域の光を透過するカラーフィルターである。カラーフィルター２２はマイクロレンズ２３とフォトダイオード１、５１との間に設けられている。
【００１６】
本実施例の撮像装置に設けられた画素は、位相差検出方式による焦点検出のための焦点検出用信号の基となる信号と、撮像のための信号である画像取得用信号の基となる信号を出力する。例えば、ライン状またはクロス状に配置された、複数の画素から焦点検出用信号の基となる信号が出力される。撮像装置は、画素から出力される焦点検出用信号の基となる信号と画像取得用信号の基となる信号を処理して焦点検出用信号、画像取得用信号を出力する。撮像装置から出力された焦点検出用信号に基づいて、入射光の相互の位相差を検出することができる。この検出された位相差に基づいて焦点検出を行うことができる。
【００１７】
図３は本実施例の撮像装置のうち、２行２列の画素１００と、２列の信号処理回路１０１を抜き出して模式的に表したブロック図である。
【００１８】
まず、画素１００について説明する。
２０、５０は転送ＭＯＳトランジスタ、４はリセットＭＯＳトランジスタ、５は増幅ＭＯＳトランジスタ、６は選択ＭＯＳトランジスタである。フォトダイオード１、５１では光が入射すると、光電変換により信号電荷が生じる。転送ＭＯＳトランジスタ２０はフォトダイオード１と増幅ＭＯＳトランジスタ５の入力ノードに電気的に接続されている。また、転送ＭＯＳトランジスタ５０は、フォトダイオード５１と増幅ＭＯＳトランジスタ５の入力ノードに電気的に接続されている。転送ＭＯＳトランジスタ２０のゲートに、後述する垂直走査回路から供給される転送パルスφＴ１をＨｉｇｈレベル（以降、Ｈレベルと表記する。同様に、ＬｏｗレベルをＬレベルと表記する。）とすると、増幅ＭＯＳトランジスタ５の入力ノードにフォトダイオード１の信号電荷が転送される。転送ＭＯＳトランジスタ５０のゲートに、同様に垂直走査回路２から供給される転送パルスφＴ２をＨレベルとすると、増幅ＭＯＳトランジスタ５の入力ノードにフォトダイオード５１の信号電荷が伝送される。垂直走査回路２がリセットＭＯＳトランジスタ４のゲートに供給するリセットパルスφＲをＨレベルとすると、増幅ＭＯＳトランジスタ５の入力ノードの電位がリセットされる。増幅ＭＯＳトランジスタ５は選択ＭＯＳトランジスタ６に電気的に接続されている。増幅ＭＯＳトランジスタ５は、増幅ＭＯＳトランジスタ５の入力ノードの信号電荷に基づいて、電気信号を選択ＭＯＳトランジスタ６に出力する。選択ＭＯＳトランジスタ６は垂直信号線７に電気的に接続されており、増幅ＭＯＳトランジスタ５から出力された信号を、垂直走査回路２から供給される選択パルスφＳＥＬ１がＨレベルの時に垂直信号線７に出力する。フォトダイオード１からの信号電荷が転送された増幅ＭＯＳトランジスタ５の入力ノードの電位に基づいて、垂直信号線７に出力される信号をＡ信号と表記する。また、フォトダイオード５１からの信号電荷が転送された増幅ＭＯＳトランジスタ５の入力ノードの電位に基づいて、垂直信号線７に出力される信号をＢ信号と表記する。Ａ信号およびＢ信号は焦点検出に用いられる焦点検出用信号の基となる信号である。Ａ信号は本実施例における第２の光電変換信号である（第１の光電変換信号は後述するＡ＋Ｂ信号である）。また、転送パルスφＴ１、φＴ２を共にＨレベルとすることにより、フォトダイオード１、５１のそれぞれに蓄積された信号電荷が増幅ＭＯＳトランジスタ５の入力ノードに転送される。この時の増幅ＭＯＳトランジスタ５の入力ノードの電位に基づいて垂直信号線７に出力される信号をＡ＋Ｂ信号と表記する。Ａ＋Ｂ信号は、画像取得用信号の基となる信号であり、第１の光電変換信号である。本実施例では、Ｂ信号、すなわち、フォトダイオード５１において光電変換を行って保持した信号電荷のみが増幅ＭＯＳトランジスタ５の入力ノードに転送されることで垂直信号線７に出力される信号については、画素１００からの出力動作を行わない。Ｂ信号に相当する信号は、画像取得用信号と焦点検出用信号との差分処理を、後述するデジタル信号処理回路が行うことによって取得することができる。
【００１９】
本実施例では、後述するが相関二重サンプリング（以下、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）と表記する。）を行う。即ち、増幅ＭＯＳトランジスタ５の入力ノードの電位がリセットレベルである時に増幅ＭＯＳトランジスタ５から選択ＭＯＳトランジスタ６を介して出力される信号であるＮ信号と、前述したＡ信号、Ａ＋Ｂ信号の３つの信号が画素１００から出力される。本実施例における画素信号とは、画素１００から出力されるＮ信号、Ａ信号、Ａ＋Ｂ信号を含む、画素１００から垂直信号線７に出力される信号の総称である。また、Ａ信号、Ａ＋Ｂ信号は受光部が入射した光によって生成した信号電荷に基づく光電変換信号である。また、Ｎ信号は画素１００のノイズ成分を含むノイズ信号である。
【００２０】
以上が画素１００についての説明である。Ｃ０はクランプ容量である。８はオペアンプであり、クランプ容量Ｃ０を介して画素１００から出力される画素信号を増幅して出力する。オペアンプ８の帰還経路にはフィードバック容量Ｃ１、Ｃ２がそれぞれスイッチＳＷ２、ＳＷ３とともに設けられている。オペアンプ８の出力端子には、フィードバック容量Ｃ１、Ｃ２のうち、オペアンプ８の出力端子と入力端子とに対して導通状態にあるフィードバック容量の容量値の総和Ｃｆ＿ｔｏｔａｌとクランプ容量Ｃ０の容量比による反転ゲインが発生する。オペアンプ８、フィードバック容量Ｃ１，Ｃ２、スイッチＳＷ１、ＳＷ２、ＳＷ３とで増幅部が構成される。
【００２１】
オペアンプ８から出力された信号は、クランプ容量Ｃ３を介して、比較器９に入力される。比較器９はランプ信号供給回路１０から、時間に依存して電位が変化するランプ信号ＶＲＡＭＰがクランプ容量Ｃ４を介して供給される。比較器９は、ランプ信号ＶＲＡＭＰとクランプ容量Ｃ３を介してオペアンプ８から出力される信号との比較を行い、比較結果に基づく信号であるラッチ信号ＬＡＴをカウンタ回路１１に出力する。つまり、ランプ信号ＶＲＡＭＰとオペアンプ８から出力される信号との大小関係が逆転した時に、比較器９が出力するラッチ信号ＬＡＴの信号レベルが変化する。ラッチ信号ＬＡＴはオペアンプ８から入力された信号と時間に依存して電位が変化するランプ信号ＶＲＡＭＰとを比較した結果に基づく比較結果信号である。カウンタ回路１１にはＴＧ１２からクロックパルス信号ＣＬＫが出力されている。カウンタ回路１１は、ランプ信号供給回路１０が時間に依存したランプ信号ＶＲＡＭＰの電位の変化を開始してから比較器９からラッチ信号ＬＡＴが変化するまでの間、クロックパルス信号ＣＬＫを計数したカウント信号を生成する。比較器９から出力されるラッチ信号ＬＡＴが変化した時、クロックパルス信号ＣＬＫの計数を終了するとともに、ラッチ信号ＬＡＴが変化した時のカウント信号を保持する。信号保持部であるメモリ１３はランプ信号ＶＲＡＭＰを変化させる期間が終了すると、カウンタ回路１１に保持されたカウント信号の取り込みを行い、カウント信号を保持する。本実施例におけるアナログデジタル変換部は、比較器９、ランプ信号供給回路１０、カウンタ回路１１、メモリ１３を有している。水平走査回路１４はＴＧ１２からのタイミング信号に基づいて各列のメモリ１３を順次選択し、各列のメモリ１３が保持したカウント信号を転送する。この水平走査回路１４によって出力された信号が、撮像装置の出力する出力信号ＳＩＧＯＵＴである。本実施例の出力信号ＳＩＧＯＵＴは、後述するデジタルＮ信号、デジタルＡ信号、デジタルＡ＋Ｂ信号である。すなわち、出力信号ＳＩＧＯＵＴは、画素信号に基づく信号である。また、デジタルＡ信号は焦点検出用信号であり、デジタルＡ＋Ｂ信号は画像取得用信号である。また、ランプ信号ＶＲＡＭＰは本実施例の参照信号である。また、ランプ信号供給回路１０は時間に依存して電位が変化する参照信号を比較器に供給する参照信号供給部である。デジタルＡ信号は第１のデジタル信号、デジタルＡ＋Ｂ信号は第２のデジタル信号、デジタルＮ信号は第３のデジタル信号である。
【００２２】
次に、図４に、カウンタ回路１１とメモリ１３を有するアナログデジタル変換部の構成の一例を示す。カウンタ回路は、ＴＧ１２から供給されるクロックパルス信号ＣＬＫに基づいて、ｎビットのカウント信号ＣＫｎを生成し、メモリ１３に出力する。カウンタ回路１１とメモリ１３との間にはｎビットのカウント信号を伝送するカウント信号伝送線がｎ本設けられている。本実施例の撮像装置では画素１００からはＮ信号、Ａ信号、Ａ＋Ｂ信号の３つの信号が出力される。本実施例では、アナログ信号であるＮ信号、Ａ信号、Ａ＋Ｂ信号のそれぞれが画素１００から出力される都度、デジタル信号に変換する動作を行う。このため、メモリ１３はデジタル信号を保持するメモリ部をそれぞれの信号に対応して３つ設けている。即ち、メモリ部Ｍ１はＮ信号に基づくデジタルＮ信号、メモリ部Ｍ２はＡ信号に基づくデジタルＡ信号、メモリ部Ｍ３はＡ＋Ｂ信号に基づくデジタルＡ＋Ｂ信号を保持する。メモリ１３にはＮ信号線１５とＳ信号線１６とが電気的に接続されており、Ｎ信号線１５にはメモリ部Ｍ１からデジタルＮ信号、Ｓ信号線１６にはメモリ部Ｍ２，Ｍ３のそれぞれからデジタルＡ信号と、Ａ＋Ｂ信号に基づくデジタルＡ＋Ｂ信号とが時分割で出力される。
【００２３】
次に、図５に本実施例の撮像装置の動作タイミングの一例を示す。スイッチパルスφＳＷ１は、スイッチＳＷ１のオン、オフを切り替えるパルスであり、Ｈレベルの時にスイッチＳＷ１がオンとなる。Ｖ１はオペアンプ８の出力を表している。φＨは水平走査回路１４がメモリ１３から、メモリ１３が保持したカウント信号を出力させる水平選択信号である。以下では、φＳＷ２およびφＳＷ３の少なくともいずれか一方がＨレベルである、つまり、クランプ容量Ｃ０の容量値との比で信号を増幅するものとする。
【００２４】
時刻ｔ１１において、リセットパルスφＲをＨレベルとし、増幅ＭＯＳトランジスタ５の入力ノードをリセットレベルの電位にする。また、選択パルスφＳＥＬ１をＨレベルとする。これにより、増幅ＭＯＳトランジスタ５の入力ノードがリセットレベルの電位である時の画素信号が画素１００から垂直信号線７に出力される。スイッチパルスφＣをＨレベルとして、スイッチＳＷ４とスイッチＳＷ５がオンとする。スイッチパルスφＣがＨレベルとなる事でスイッチＳＷ５がオンとなり、クランプ容量Ｃ４に保持された電荷がリセットされる。スイッチパルスφＳＷ１をＨレベルとして、オペアンプ８の出力端子と入力端子とをショートさせることにより、クランプ容量Ｃ０、Ｃ３に保持された電荷がリセットされる。
【００２５】
時刻ｔ１２において、リセットパルスφＲ、スイッチパルスφＳＷ１、φＣをＬレベルとする。クランプ容量Ｃ０，Ｃ３，Ｃ４には、スイッチパルスφＳＷ１、φＣがＬレベルとなるときの電位がそれぞれ保持される。リセットパルスφＲがＨレベルからＬレベルに遷移する時、リセットＭＯＳトランジスタ４で生じるチャージインジェクションによって増幅ＭＯＳトランジスタ５の入力ノードの電位が変化する。これにより、垂直信号線７に出力される画素信号の信号レベルも変化する。この時刻ｔ１２において出力される画素信号を、以下Ｎ信号と表記する。Ｎ信号は暗時のフォトダイオード１、５１の信号電荷に基づく信号である。同様に受光部が入射光を光電変換した信号電荷を保持した増幅ＭＯＳトランジスタ５の入力ノードの電位に基づいて垂直信号線７に出力される画素信号をＳ信号と以下表記する。オペアンプ８はクランプ容量Ｃ０を介して与えられた信号を増幅してクランプ容量Ｃ３に出力する。クランプ容量Ｃ３に与えられる信号は、クランプ容量Ｃ０を介して画素１００から出力された信号を増幅した信号に、オペアンプ８のオフセット信号Ｖｏｆｆが重畳されている。比較器９には、クランプ容量Ｃ３を介してオペアンプ８が出力した信号が与えられる。
【００２６】
時刻ｔ１３において、ランプ信号供給回路１０はランプ信号ＶＲＡＭＰの変化を開始する。比較器９はクランプ容量Ｃ３を介してオペアンプ８から出力された信号と、ランプ信号供給回路１０から供給されるランプ信号ＶＲＡＭＰとの比較動作を開始する。また、カウンタ回路１１は、ランプ信号供給回路１０がランプ信号ＶＲＡＭＰの変化を開始すると同時にクロックパルス信号ＣＬＫの計数を開始し、計数結果であるカウント信号をメモリ１３に出力する。
【００２７】
例えば、クランプ容量Ｃ３を介してオペアンプ８から出力されている信号と、ランプ信号ＶＲＡＭＰとの大小関係が、時刻ｔ１４で逆転したとする。すると、比較器９はラッチ信号ＬＡＴを出力する。このラッチ信号ＬＡＴが出力されたカウンタ回路１１は、カウント信号のメモリ１３への出力を停止する。メモリ１３はこの時刻ｔ１４でのカウント信号を保持する。ランプ信号供給回路１０は時刻ｔ１５でランプ信号ＶＲＡＭＰを変化させるのを終了する。このランプ信号ＶＲＡＭＰが時刻ｔ１３から時刻ｔ１５にかけて、即ち期間ＴＮにおいて変化した電位幅がＶＮである。後述するＳ信号をデジタル信号に変換する場合に比して、このＮ信号をデジタル信号に変換する場合はランプ信号ＶＲＡＭＰを変化させる時間を短縮すると共に、変化する電位幅ＶＮは後述する電位幅ＶＡよりも小さくしている。これは一般的に、Ｎ信号はノイズ成分やオフセット成分が主であるために、Ｎ信号の信号範囲が、Ｓ信号の信号範囲に比して狭いことによるものである。これにより、１行の画素が出力する画素信号の変換動作に掛かる時間を短縮することができる。
【００２８】
この時刻ｔ１３から時刻ｔ１５までにおいて行われる比較器９、カウンタ回路１１、メモリ１３の動作によって、オペアンプ８からクランプ容量Ｃ３を介して出力されたアナログ信号がデジタル信号に変換される。時刻ｔ１３から時刻ｔ１５までにおいて行う、比較器９、カウンタ回路１１、メモリ１３が行う動作を総称して、以下Ｎ変換と表記する。このＮ変換によってメモリ１３に保持されたデジタル信号がデジタルＮ信号である。
時刻ｔ１６において、転送パルスφＴ１をＨレベルとする。これにより、フォトダイオード１において光電変換により生じた信号電荷が増幅ＭＯＳトランジスタ５の入力ノードに転送される。よって、垂直信号線７には、Ｓ信号の一つであるＡ信号が出力される（本実施例では、Ｓ信号としてＡ信号とＡ＋Ｂ信号が時分割で出力される）。Ａ信号をクランプ容量Ｃ０に画素１００から出力させた後、転送パルスφＴ１をＬレベルとする。オペアンプ８は、画素１００からクランプ容量Ｃ０を介して出力されるＡ信号を増幅し、クランプ容量Ｃ３を介して比較器９に出力する。
【００２９】
時刻ｔ１７において、ランプ信号供給回路１０はランプ信号ＶＲＡＭＰの変化を開始する。さらに、比較器９はオペアンプ８からクランプ容量Ｃ３を介して出力された信号とランプ信号ＶＲＡＭＰとの比較動作を開始する。さらに、カウンタ回路１１も先のＮ信号の場合と同様に、ランプ信号ＶＲＡＭＰが信号レベルの変化を開始すると同時にクロックパルス信号ＣＬＫの計数を開始する。
【００３０】
例えば、オペアンプ８からクランプ容量Ｃ３を介して出力されたＡ信号とランプ信号ＶＲＡＭＰとの大小関係が、時刻ｔ１８で逆転したとする。すると、比較器９はカウンタ回路１１にラッチ信号ＬＡＴを出力する。このラッチ信号ＬＡＴが出力されたカウンタ回路１１は、カウント信号のメモリ１３への出力を停止する。メモリ１３はこの時刻ｔ１４でのカウント信号を保持する。ランプ信号供給回路１０は時刻ｔ１９でランプ信号ＶＲＡＭＰを変化させるのを終了する。この時刻ｔ１７から時刻ｔ１９にかけて、即ち期間ＴＡにおいてランプ信号ＶＲＡＭＰが変化した電位幅がＶＡである。後述するが、Ａ変換におけるランプ信号ＶＲＡＭＰが変化する期間ＶＡはＡ＋Ｂ変換におけるランプ信号ＶＲＡＭＰが変化する期間ＶＡＢよりも短い。また、ランプ信号ＶＲＡＭＰが変化する電位幅ＶＡはＡ＋Ｂ変換におけるランプ信号ＶＲＡＭＰの変化する電位幅ＶＡＢよりも小さい。これは、Ａ信号が取り得る信号振幅はＡ＋Ｂ信号が取り得る信号振幅に比して小さいことによるものである。期間ＴＡは第１のＡＤ変換期間である。この時刻ｔ１７から時刻ｔ１９までにおいて行われる比較器９、カウンタ回路１１、メモリ１３の動作によって、オペアンプ８からクランプ容量Ｃ３を介して出力されたアナログ信号が、デジタル信号に変換される。時刻ｔ１７から時刻ｔ１９までにおいて行う、比較器９、カウンタ回路１１、メモリ１３が行う動作を総称して、以下Ａ変換と表記する。このＡ変換によってメモリ１３に保持されたデジタル信号がデジタルＡ信号である。
【００３１】
次に、時刻ｔ２０において、水平選択信号φＨをＨレベルとし、Ｎ信号線１５にデジタルＮ信号と、Ｓ信号線１６にデジタルＡ信号とをメモリ１３から撮像装置の外部に転送する。撮像装置の外部とは、例えば後述するデジタル信号処理回路がある。本実施例ではこの水平転送信号φＨをＨレベルとするのを時刻ｔ２０としているが、時刻ｔ２１の転送パルスφＴ２と順番が前後しても差し支えない。後述するＡ＋Ｂ変換が終了する時刻ｔ２４までにデジタルＡ信号、デジタルＮ信号の転送が終了することが好ましい。これにより、後述するデジタルＡ＋Ｂ信号、デジタルＮ信号の転送がＡ＋Ｂ変換終了後すぐに行うことができる。
【００３２】
次に、時刻ｔ２１において、転送パルスφＴ２をＨレベルとする。これにより、フォトダイオード５１において光電変換により生じた信号電荷が増幅ＭＯＳトランジスタ５の入力ノードに転送される。すでに増幅ＭＯＳトランジスタ５の入力ノードには、フォトダイオード１からの信号電荷が保持されている。従って、転送パルスφＴ２をＨレベルとすることにより、ＦＤ領域にはフォトダイオード１、５１の両方からの信号電荷が保持される。垂直信号線７には、このフォトダイオード１、５１の両方の信号電荷が転送された増幅ＭＯＳトランジスタ５の入力ノードの電位に基づく信号、すなわちＡ＋Ｂ信号が出力される。従って、オペアンプ８には、クランプ容量Ｃ０を介して画素１００から出力されたＡ＋Ｂ信号を増幅して出力した信号を、クランプ容量Ｃ３を介して比較器９に出力する。
【００３３】
時刻ｔ２２において、ランプ信号供給回路１０はランプ信号ＶＲＡＭＰの変化を開始する。さらに、比較器９はオペアンプ８からクランプ容量Ｃ３を介して出力された信号とランプ信号ＶＲＡＭＰとの比較動作を開始する。さらに、カウンタ回路１１も先のＮ信号の場合と同様に、ランプ信号ＶＲＡＭＰが信号レベルの変化を開始すると同時にクロックパルス信号ＣＬＫの計数を開始する。
【００３４】
例えば、時刻ｔ２３において、オペアンプ８からクランプ容量Ｃ３を介して出力された信号とランプ信号ＶＲＡＭＰとの大小関係が逆転したとする。すると、比較器９からカウンタ回路１１に出力されるラッチ信号ＬＡＴの信号レベルが変化する。ラッチ信号ＬＡＴの信号レベルが変化するとカウンタ回路１１は、カウント信号のメモリ１３への出力を停止する。メモリ１３はこの時刻ｔ２３でのカウント信号を保持する。ランプ信号供給回路１０は時刻ｔ２４でランプ信号ＶＲＡＭＰを変化させるのを終了する。この時刻ｔ２２から時刻ｔ２４にかけて、即ち期間ＴＡＢにおいてランプ信号ＶＲＡＭＰが変化した電位幅がＶＡＢである。先述したように、Ａ変換におけるランプ信号ＶＲＡＭＰが変化する期間ＶＡはＡ＋Ｂ変換におけるランプ信号ＶＲＡＭＰが変化する期間ＶＡＢよりも短い。また、ランプ信号ＶＲＡＭＰが変化する電位幅ＶＡはＡ＋Ｂ変換におけるランプ信号ＶＲＡＭＰの変化する電位幅ＶＡＢよりも狭い。これは、Ａ信号が取り得る信号振幅はＡ＋Ｂ信号が取り得る信号振幅に比して狭いことによるものである。期間ＴＡＢは第２のＡＤ変換期間である。
【００３５】
この時刻ｔ２２から時刻ｔ２４までにおいて行われる比較器９、カウンタ回路１１、メモリ１３の動作によって、オペアンプ８からクランプ容量Ｃ３を介して出力されたアナログ信号がデジタル信号に変換される。時刻ｔ２２から時刻ｔ２４までにおいて行う、比較器９、カウンタ回路１１、メモリ１３が行う動作を総称して、以下Ａ＋Ｂ変換と表記する。このＡ＋Ｂ変換によってメモリ１３に保持されたデジタル信号がデジタルＡ＋Ｂ信号である。
【００３６】
次に、時刻ｔ２５において、水平選択信号φＨをＨレベルとし、Ｎ信号線１５にＮ変換によって得たデジタルＮ信号と、Ｓ信号線１６にＡ＋Ｂ変換によって得たデジタルＡ＋Ｂ信号とをメモリ１３から撮像装置の外部に転送する。この撮像装置の外部とは、例えば図１３に例示した撮像システムの出力信号処理部１５５の一例であるデジタル信号処理回路である。このデジタル信号処理回路は、デジタルＡ信号とデジタルＮ信号との差分、デジタルＡ＋Ｂ信号とデジタルＮ信号との差分を得る処理や、デジタルＡ＋Ｂ信号とデジタルＡ信号との差分を演算して、デジタルＢ信号を得る処理などを行う。デジタルＢ信号とは、増幅ＭＯＳトランジスタ５の入力ノードでフォトダイオード１とフォトダイオード５１との信号電荷を加算せず、フォトダイオード５１のみで生じた信号電荷を増幅ＭＯＳトランジスタ５の入力ノードが保持した時に出力されるＢ信号を、Ａ変換と同様にデジタル信号に変換した場合に得られるデジタル信号である。デジタルＢ信号はデジタルＡ＋Ｂ信号とデジタルＡ信号との差分である差分信号である。デジタル信号処理回路は、デジタルＡ信号とデジタルＢ信号とを用いて、位相差検出方式の焦点検出を行うことができる。また、各画素から出力されるＡ＋Ｂ信号をＡ＋Ｂ変換したデジタルＡ＋Ｂ信号を用いて、画像を形成することができる。また、デジタルＡ信号、デジタルＡ＋Ｂ信号に重畳されている画素１００、オペアンプ８などから生じるノイズレベルの信号については、デジタル信号処理回路がデジタルＮ信号をデジタルＡ信号とデジタルＡ＋Ｂ信号のそれぞれから差し引くことによって低減できる。
【００３７】
以上のように、アナログ信号であるＮ信号、Ａ信号、Ａ＋Ｂ信号をそれぞれデジタル信号に変換する。本実施例の撮像装置は、第１の範囲ＶＡＢで変化する第１の参照信号ＶＲＡＭＰと、画素１００に含まれるｍ個の光電変換部から出力される信号電荷に基づく光電変換信号のＡ＋Ｂ信号と、を第１の期間ＴＡＢに比較器９で比較する。さらに、第１の範囲よりも信号振幅が小さい第２の範囲ＶＡで変化する第２の参照信号ＶＲＡＭＰと、ｍ個よりも少ないｎ個の光電変換部から出力される信号電荷に基づく光電変換信号のＡ信号と、を第１の期間よりも短い第２の期間ＴＡに比較器で比較する。
【００３８】
本実施例における撮像装置において、Ａ変換におけるランプ信号ＶＲＡＭＰが変化する期間ＴＡを、Ａ＋Ｂ変換におけるランプ信号ＶＲＡＭＰが変化する期間ＴＡＢに対して短くする。これによって、期間ＴＡが期間ＴＡＢと同じである場合に比べて、画素信号をデジタル信号に変換するのに要する期間Ｔｔｏｔａｌを短くすることができる。
【００３９】
また、Ｎ変換におけるランプ信号ＶＲＡＭＰの信号振幅ＶＮをＡ変換におけるランプ信号の信号振幅ＶＡよりも小さくし、期間ＴＮについても期間ＴＡに対して短くすることができるのは先述した通りである。期間ＴＮを期間ＴＡに対して短くすることで、期間ＴＮと期間ＴＡとが同じ長さである場合に比べて期間Ｔｔｏｔａｌを短くすることができる。尚、第３の参照信号は、第３の範囲である信号振幅ＶＮで電位が変化するランプ信号ＶＲＡＭＰである。
【００４０】
また、本実施例の撮像装置は、Ａ変換、Ａ＋Ｂ変換におけるランプ信号ＶＲＡＭＰの傾き（単位時間当たりのランプ信号ＶＲＡＭＰの電位変化量）を同じとしながら、期間ＴＡを期間ＴＡＢより短いものとすることもできる。この場合には、アナログ信号をデジタル信号に変換するＡＤ変換精度をＡ変換とＡ＋Ｂ変換とで変えることなく、期間ＴＡと期間ＴＡＢが同じである場合に比べて期間Ｔｔｏｔａｌを短くすることができる。また、Ｎ変換におけるランプ信号ＶＲＡＭＰの傾きもＡ変換、Ａ＋Ｂ変換と同じものとしても良い。この場合においても、ＡＤ変換精度をＮ変換とＡ変換、Ａ＋Ｂ変換とで変えることなく、期間ＴＮと期間ＴＡとが同じ長さである場合に比べて期間Ｔｔｏｔａｌを短くすることができる。
【００４１】
本実施例の撮像装置は、Ａ＋Ｂ信号の信号値はＡ信号以上の値となる。従って、Ａ＋Ｂ信号はＡ信号に比べてＡＤ変換精度の低下を許容しやすい。よって、Ａ＋Ｂ変換におけるランプ信号ＶＲＡＭＰの傾きをＡ変換におけるランプ信号ＶＲＡＭＰの傾きよりも大きくしても良い。この場合、Ａ＋Ｂ変換時のランプ信号ＶＲＡＭＰの傾きを大きくするにつれ、ＡＤ変換精度の低下が生じる。このランプ信号ＶＲＡＭＰの傾きが大きくなることによるＡＤ変換精度の低下とは、デジタルＡ＋Ｂ信号のビット数が減少することである。ビット数の減少したデジタルＡ＋Ｂ信号は、例えば図１３で例示した出力信号処理部１５５でビット数の補正処理を行うことで、Ａ＋Ｂ変換のランプ信号ＶＲＡＭＰの傾きをＡ変換時と同じとした場合のデジタルＡ＋Ｂ信号のビット数と揃えることができる。
【００４２】
期間Ｔｔｏｔａｌを短縮する他の形態として、ランプ信号ＶＲＡＭＰの信号振幅ＶＡと信号振幅ＶＡＢとが同じ信号振幅であり、Ａ変換時のランプ信号ＶＲＡＭＰの傾きをＢ変換時よりも大きくすることで期間ＴＡを期間ＴＡＢよりも短くする形態がある。この形態に対し、本実施例の撮像装置は、Ａ変換時とＡ＋Ｂ変換時とでランプ信号ＶＲＡＭＰの傾きを変えないことで、ＡＤ変換精度の低下を抑制しながら、期間ＴＡを期間ＴＡＢよりも短くすることができる効果を有している。
【００４３】
また、ｍ個の光電変換部に基づくＡ＋Ｂ信号と比較する参照信号の信号振幅ＶＡＢと、ｎ個の光電変換部に基づくＡ信号と比較する参照信号の信号振幅ＶＡについて、（ＶＡ／ＶＡＢ）≧（ｎ／ｍ）の関係式を満たすことが好ましい。つまり、信号振幅ＶＡは、信号振幅ＶＡＢのｎ／ｍ倍以上であることが好ましい。この関係式は特に、フォトダイオード１、５１の面積がほぼ等しい場合に好適に適用できる。
【００４４】
また、本実施例ではＡ変換とＡ＋Ｂ変換のそれぞれのランプ信号ＶＲＡＭＰが同じ電位から時間に依存した変化を開始する形態を説明した。本実施例はこの形態に限定されず、図５の時刻ｔ２１から時刻ｔ２４までの期間で示した破線のランプ信号ＶＲＡＭＰのように、Ａ変換とＡ＋Ｂ変換とでランプ信号ＶＲＡＭＰが異なる電位から時間に依存した変化を行う形態であっても良い。この場合においても、Ａ＋Ｂ変換における信号振幅ＶＡＢはランプ信号ＶＲＡＭＰの電位が変化する開始する時刻ｔ２２と電位の変化を終了する時刻ｔ２４のそれぞれの電位の差分である。この信号振幅ＶＡＢよりも信号振幅ＶＡが小さく、かつ期間ＴＡＢよりも期間ＴＡが短い形態であれば良い。ここでＡ＋Ｂ変換のランプ信号ＶＲＡＭＰのランプ開始電位をＡ変換のランプ開始電位に対してオフセットさせる形態について述べた。他の形態として、Ａ変換のランプ信号ＶＲＡＭＰのランプ開始電位をＡ＋Ｂ変換のランプ開始電位に対してオフセットさせる形態であっても良い。また、Ｎ変換のランプ開始電位に対して、Ａ変換、Ａ＋Ｂ変換のランプ開始電位をオフセットさせる形態であっても良い。
【００４５】
本実施例では、１つのマイクロレンズ２３の下にフォトダイオード１、５１が配された焦点検出画素の形態を基に説明した。しかし、本実施例は焦点検出画素の形態に限定されず、Ａ信号とＢ信号の一方と、Ａ＋Ｂ信号とを出力する形態であれば良い。
【００４６】
また、本実施例の撮像装置では、フォトダイオード１、５１が２列に配列された形態を基に説明したが、図６のように、フォトダイオード１、５１が２行に配列された形態であっても良い。この形態においても、図５に例示した動作タイミング図で動作させることができる。
【００４７】
本実施例の撮像装置では、各列のメモリ１３にカウンタ回路１１が電気的に接続された構成を有していたが、カウンタ回路１１が複数列のメモリ１３に共通のカウント信号を伝送する、いわゆる共通カウンタ型の列ＡＤＣの形態であっても良い。
【００４８】
また、本実施例では複数の画素を有する画素部を含む撮像装置の形態について説明したが、本実施例は１つの画素と、画素信号が入力されるアナログデジタル変換部が設けられている形態であれば好適に実施することができる。
【００４９】
以上述べたように、本実施例における撮像装置は、取り得る信号範囲が異なることが既知である少なくとも２つの画素信号のデジタル信号への変換を行い、取り得る信号範囲の小さい画素信号をデジタル信号に変換する。その場合に、他方の画素信号をデジタル信号に変換する場合に比してランプ信号ＶＲＡＭＰの信号振幅を小さくし、かつランプ信号ＶＲＡＭＰの変化する期間Ｔを短くする形態を有している。即ち、ランプ信号ＶＲＡＭＰの電位の信号振幅をＶＡＢ＞ＶＡとする。さらにランプ信号ＶＲＡＭＰが変化する期間ＴＡＢ，ＴＡについて、ＴＡＢ＞ＴＡの関係式が成り立つようにする。これにより、画素信号をデジタル信号に変換するのに要する期間Ｔｔｏｔａｌを短縮することができる。さらに、ランプ信号ＶＲＡＭＰの電位が変化する幅をＶＡ＞ＶＮとし、さらにランプ信号ＶＲＡＭＰが変化する期間ＴＡ、ＴＮについて、ＴＡ＞ＴＮの関係が成り立つようにすることによって、期間Ｔｔｏｔａｌを更に短縮することができる。
【００５０】
［実施例２］
本実施例について、実施例１と異なる点を中心に説明する。
【００５１】
図７は本実施例の撮像装置の画素１００を上から見た俯瞰図である。図７のそれぞれで例示した各部材は、図１と同じ機能を持つものについて図１と同じ符号を付して表している。
【００５２】
本実施例の撮像装置の画素１００は、フォトダイオード１、５１について、同じ光量の光の入力に対し、フォトダイオード１において生成する信号電荷量が、フォトダイオード５１において生成する信号電荷量よりも多くなるように設けられている。本実施例では、フォトダイオード１の面積は、フォトダイオード５１の面積よりも大きく設けられている。フォトダイオード１を有する画素１００−１は第１の画素、フォトダイオード５１を有する画素１００−２は第２の画素である。よって、第１の画素と第２の画素とについて、同じ光量の光の入力に対し、第２の画素が出力する光電変換信号の信号振幅は、第１の画素が出力する光電変換信号の信号振幅よりも小さい。
【００５３】
図８は、図７にて例示した本実施例の撮像装置の画素１００と信号処理回路１０１の等価回路を例示した模式図である。図８において、図３で例示した各部材と同じ機能を奏する部材については、図３で付した符号と同じ符号を図８にも付している。
【００５４】
実施例１では、フォトダイオード１、５１で生成した信号電荷は共通の増幅ＭＯＳトランジスタ５の入力ノードに転送されていた。本実施例の画素１００では、フォトダイオード１で生成した信号電荷は転送ＭＯＳトランジスタ２０を介して増幅ＭＯＳトランジスタ５−１の入力ノードに転送される。また、フォトダイオード５１で生成した信号電荷は転送ＭＯＳトランジスタ５０を介してＦＤ領域５２に転送される。増幅ＭＯＳトランジスタ５−１、５−２の入力ノードの各々の電位をリセットするリセットＭＯＳトランジスタ４−１，４−２がそれぞれ増幅ＭＯＳトランジスタ５−１、５−２の入力ノードに電気的に接続して設けられている。リセットＭＯＳトランジスタ４−１、４−２のゲートにはそれぞれリセットパルスφＲ１、φＲ２が供給される。増幅ＭＯＳトランジスタ５−１は選択ＭＯＳトランジスタ６−１を、増幅ＭＯＳトランジスタ５−２は選択ＭＯＳトランジスタ６−２をそれぞれ介して垂直信号線７に電気的に接続されている。選択ＭＯＳトランジスタ６−１，６−２のゲートにはそれぞれ選択パルスφＳＥＬ１，φＳＥＬ２が供給される。本実施例では、フォトダイオード１で生成した信号電荷に基づく画素信号であるＡ信号と、フォトダイオード５１で生成した信号電荷に基づく画素信号であるＢ信号とが時分割で垂直信号線７に出力される。実施例１では、オペアンプ８およびオペアンプ８の出力端子から入力端子への帰還経路に容量Ｃ１、Ｃ２が設けられた構成となっていた。一方、本実施例ではオペアンプ８を有しない構成としている。よって、垂直信号線７に出力された画素信号はクランプ容量Ｃ０を介して比較器９に出力される。本実施例の撮像装置はオペアンプ８を有していないため、本実施例の撮像装置の比較器９に出力される信号は、実施例１の撮像装置の比較器９に入力される信号に対し、符号が逆の電位となる。従って、ランプ信号ＶＲＡＭＰが変化する向きは、実施例１の撮像装置に対して逆向きとなっている。
【００５５】
次に、図９に、図８に例示した撮像装置の動作タイミングの一例を表した動作タイミング図を示す。Ｖ２は垂直信号線７の電位を表している。
【００５６】
時刻ｔ３１に、リセットパルスφＲ１、選択パルスφＳＥＬ１、スイッチパルスφＣをＨレベルとする。リセットパルスφＲ１がＨレベルとなることにより、増幅ＭＯＳトランジスタ５−１の入力ノードの電位がリセットレベルとなる。選択パルスφＳＥＬ１がＨレベルとなることによって、増幅ＭＯＳトランジスタ５−１の入力ノードの電位がリセットレベルである時に画素１００から出力される画素信号が垂直信号線７に出力される。スイッチパルスφＣが時刻ｔ３１でＨレベルとなり、時刻ｔ３２でＬレベルとなることにより、増幅ＭＯＳトランジスタ５−１の入力ノードの電位がリセットレベルである時に画素１００から出力される画素信号の電位がクランプ容量Ｃ０に保持される。
【００５７】
時刻ｔ３２に、リセットパルスφＲ１、スイッチパルスφＣをＬレベルとする。
【００５８】
時刻ｔ３３から時刻ｔ３９におけるそれぞれの動作は、実施例１において図５で例示した時刻ｔ１３から時刻ｔ１９におけるそれぞれの動作と同様とすることができる。時刻ｔ３３から時刻ｔ３５の期間ＴＮにおいて行われる動作がＮ変換である。また、時刻ｔ３７から時刻ｔ３９の期間ＴＡにおいて行われる動作がＡ変換である。本実施例においては、時刻ｔ３９において、選択パルスφＳＥＬ１をＬレベルとする点が実施例１の図５で例示した動作と異なる。
【００５９】
時刻ｔ４０に、リセットパルスφＲ２、選択パルスφＳＥＬ２、スイッチパルスφＣをＨレベルとする。リセットパルスφＲ２がＨレベルとなることにより、ＦＤ領域５２の電位がリセットレベルとなる。選択パルスφＳＥＬ２がＨレベルとなることによって、ＦＤ領域５２の電位がリセットレベルである時に画素１００から出力される画素信号が垂直信号線７に出力される。スイッチパルスφＣが時刻ｔ４０でＨレベルとなり、時刻ｔ４１でＬレベルとなることにより、ＦＤ領域５２の電位がリセットレベルである時に画素１００から出力される画素信号の電位がクランプ容量Ｃ０に保持される。また、水平選択信号φＨをＨレベルとし、デジタルＮ信号、デジタルＡ信号をメモリ１３から出力させる。
【００６０】
時刻ｔ４１に、リセットパルスφＲ１、スイッチパルスφＣをＬレベルとする。
【００６１】
時刻ｔ４２から時刻ｔ４４までの比較器９、ランプ信号供給回路１０に関わる動作は、時刻ｔ３３から時刻ｔ３５までの動作と同様とすることができる。この時刻ｔ４２から時刻ｔ４４までの期間ＴＮにおいて行われる動作もＮ変換である。
【００６２】
時刻ｔ４５に、転送パルスφＴ２をＨレベルとする。これにより、フォトダイオード５１で生成した信号電荷がＦＤ領域５２に転送される。従って信号電荷が保持されたＦＤ領域５２の電位に基づく信号、即ちＢ信号が画素１００から垂直信号線７に出力される。
【００６３】
時刻ｔ４６に、ランプ信号供給回路１０はランプ信号ＶＲＡＭＰの変化を開始する。時刻ｔ４６から時刻ｔ４８における比較器９、ランプ信号供給回路１０の動作は時刻ｔ３７から時刻ｔ３９におけるＡ変換の動作と同様とすることができる。この時刻ｔ４６から時刻ｔ４８の期間ＴＢにおいて行われる動作をＢ変換と呼ぶ。
【００６４】
Ｂ信号の取り得る信号振幅はＡ信号の取り得る信号振幅に比して小さい。従って、Ｂ変換におけるランプ信号ＶＲＡＭＰの信号振幅ＶＢは、Ａ変換におけるランプ信号ＶＲＡＭＰの信号振幅ＶＡよりも小さくする。また、期間ＴＢは期間ＴＡよりも短くする。期間ＴＢを期間ＴＡよりも短くすることで、画素信号をデジタル信号に変換する期間Ｔｔｏｔａｌを、期間ＴＢと期間ＴＡとが同じ長さである場合に比べて短くすることができる。
【００６５】
時刻ｔ４９に水平選択信号φＨをＨレベルとし、メモリ１３からデジタルＡ信号、デジタルＢ信号を出力させる。
【００６６】
本実施例の撮像装置は、Ａ変換、Ｂ変換におけるランプ信号ＶＲＡＭＰの傾きを同じとしながら、期間ＴＢを期間ＴＡより短いものとすることもできる。この場合には、ＡＤ変換精度をＡ変換とＢ変換とで変えることなく、期間ＴＡと期間ＴＢが同じである場合に比べて期間Ｔｔｏｔａｌを短くすることができる。また、Ｎ変換におけるランプ信号ＶＲＡＭＰの傾きもＡ変換、Ｂ変換と同じものとしても良い。この場合においても、ＡＤ変換精度をＮ変換とＡ変換、Ｂ変換とで変えることなく、期間ＴＮと期間ＴＡとが同じ長さである場合に比べて期間Ｔｔｏｔａｌを短くすることができる。
【００６７】
期間Ｔｔｏｔａｌを短縮する他の形態として、ランプ信号ＶＲＡＭＰの信号振幅ＶＡと信号振幅ＶＢとが同じ信号振幅であり、Ａ変換時のランプ信号ＶＲＡＭＰの傾きをＢ変換時よりも大きくすることで期間ＴＡを期間ＴＢよりも短くする形態がある。この形態に対し、本実施例の撮像装置は、Ａ変換時とＢ変換時とでランプ信号ＶＲＡＭＰの傾きを変えないことで、ＡＤ変換精度の低下を抑制しながら、期間ＴＢを期間ＴＡよりも短くすることができる効果を有している。
【００６８】
ランプ信号ＶＲＡＭＰの信号振幅ＶＡは、フォトダイオード１で生成する飽和レベルの信号電荷に基づく画素信号に応じて設定するのが好適である。例えば、Ａ変換におけるランプ信号ＶＲＡＭＰの最小値は、フォトダイオード１で生成する飽和レベルの信号電荷に基づく画素信号とほぼ等しくなるように設定する。これにより、デジタル信号に変換可能なアナログ信号の信号範囲を大きく損なうことなく、期間ＴＡを短縮することができる。また、同様にランプ信号ＶＲＡＭＰの信号振幅ＶＢについても、フォトダイオード５１で生成する飽和レベルの信号電荷に基づく画素信号に応じて設定するのが好適である。例えば、Ｂ変換におけるランプ信号ＶＲＡＭＰの最小値は、フォトダイオード５１で生成する飽和レベルの信号電荷に基づく画素信号とほぼ等しくなるように設定する。これにより、デジタル信号に変換可能なアナログ信号の信号範囲を大きく損なうことなく、期間ＴＢを短縮することができる。
【００６９】
本実施例においては、Ｂ信号の取り得る信号範囲がＡ信号の取り得る信号範囲よりも小さい例として、フォトダイオード５１の面積がフォトダイオード１の面積よりも小さい構成を挙げた。本実施例はこの形態以外にも、Ｂ信号の取り得る信号範囲がＡ信号の取り得る信号範囲よりも小さい形態であれば良い。例えばフォトダイオード１、５１とで不純物濃度に違いを持たせている形態や、フォトダイオード１、５１のいずれか一方の入射光の光路上に遮光膜が設けられている形態などであっても良い。つまり、取り得る信号範囲が異なることが既知である少なくとも２つの画素信号のデジタル信号への変換を行い、取り得る信号範囲の小さい画素信号をデジタル信号に変換する。この場合に、他方の画素信号をデジタル信号に変換する場合に比してランプ信号ＶＲＡＭＰの信号振幅を小さくし、かつランプ信号ＶＲＡＭＰの変化する期間Ｔを短くする形態であればよい。このような構成であれば、共通の信号振幅、変化期間を持つランプ信号ＶＲＡＭＰを用いて少なくとも２つの画素信号をデジタル信号に変換する場合に比して、少なくとも２つの画素信号をデジタル信号に変換するのに要する期間Ｔｔｏｔａｌを短くすることができる。
【００７０】
［実施例３］
本実施例について、実施例１と異なる点を中心に説明する。
【００７１】
図１０は本実施例の撮像装置の画素１００を上から見た俯瞰図である。図１０のそれぞれで例示した各部材は、図１と同じ機能を持つものについて図１と同じ符号を付して表している。図１０で例示した撮像装置は、フォトダイオード１の面積がフォトダイオード５１の面積に比して大きい形態である。即ち、フォトダイオード１の感度はフォトダイオード５１の感度に比して高い。よって、フォトダイオード１、５１について、同じ光量の光の入力に対し、フォトダイオード１で生成する信号電荷量の方が、フォトダイオード５１で生成する信号電荷量よりも多い。よって、フォトダイオード１、５１について、同じ光量の光の入力に対し、フォトダイオード１に基づく信号であるＡ信号の信号振幅は、フォトダイオード５１に基づく信号であるＢ信号の信号振幅よりも大きい。
【００７２】
感度の異なるフォトダイオード１、５１のそれぞれで生成した信号電荷に基づく信号であるＡ信号、Ｂ信号を用いることにより、ダイナミックレンジを拡大することができる。図１１は高感度の信号であるＡ信号と低感度の信号であるＢ信号とを加算することによってダイナミックレンジが拡大されることを表した図である。高感度の信号であるＡ信号を用いた場合、実線で示した通り輝度Ｘで飽和する。輝度Ｘよりも大きな輝度についてはＡ信号のみでは階調値の変化を表現することができない。一方、階調値が閾値ｔｈ以上の領域において低感度の信号であるＢ信号を用いた場合の輝度と階調値の関係を図１１の破線で示した。破線で示した通り、階調値が閾値ｔｈ以上の領域ではＢ信号を用いた場合、輝度Ｘよりも大きい輝度Ｙまで表現することが可能である。従って、ダイナミックレンジが輝度Ｘから輝度Ｙまで拡大することができる。階調値が閾値ｔｈ以上の領域でＢ信号のみを用いる形態を説明したが、Ａ信号とＢ信号とをそれぞれ重みづけして加算する形態であっても良い。例えば、Ａ信号の７割とＢ信号の３割とを加算するような形態であっても良い。この形態であっても、Ａ信号のみを用いる場合に比してダイナミックレンジを拡大することができる。
【００７３】
また、図１０で例示した撮像装置のうち、２行２列の画素１００と、２列の信号処理回路１０１を抜き出して模式的に表したブロック図は実施例１で述べた図３と同様とすることができる。
【００７４】
次に、図１０で例示した撮像装置の別の動作タイミングについて、図１２を参照しながら説明する。画素１００の画素信号の出力動作については実施例１の図５に基づいて説明した動作タイミングでは、Ａ信号を出力させた後、Ａ＋Ｂ信号を出力させていた。一方図１２で例示した動作タイミングは、Ａ信号を出力した後に増幅ＭＯＳトランジスタ５の入力ノードの電位をリセットし、その後、Ｎ信号とＢ信号とを出力させる形態である。また、信号処理回路１０１の動作については、実施例２の図９で例示した信号処理回路１０１の動作と同様とすることができる。
【００７５】
以下、図１２で例示した動作タイミングについて説明する。
【００７６】
時刻ｔ５１から時刻ｔ６０のそれぞれの動作は、先述したランプ信号ＶＲＡＭＰの変化する向きを除き、実施例１で述べた図５の動作タイミングの時刻ｔ１１から時刻ｔ２０のそれぞれの動作と同様とすることができる。
【００７７】
時刻ｔ６１に、リセットパルスφＲをＨレベルとして、増幅ＭＯＳトランジスタ５の入力ノードの電位をリセットする。また、スイッチパルスφＣをＨレベルとし、クランプ容量Ｃ０，Ｃ４に保持された電荷をリセットする。選択パルスφＳＥＬ１は引き続きＨレベルのままである。
【００７８】
時刻ｔ６２に、リセットパルスφＲ、スイッチパルスφＣをＬレベルとし、クランプ容量Ｃ０，Ｃ４にリセットパルスφＲ、スイッチパルスφＣをＬレベルにした時の電位が保持される。
【００７９】
時刻ｔ６３から時刻ｔ６９のそれぞれ動作は、実施例２で述べた図９の動作タイミングにおける時刻ｔ４２から時刻ｔ４９のそれぞれの動作と同様とすることができる。
【００８０】
この形態においても、Ｂ信号の取り得る信号振幅はＡ信号の取り得る信号振幅に比して小さい。従って、Ｂ変換におけるランプ信号ＶＲＡＭＰの信号振幅ＶＢは、Ａ変換におけるランプ信号ＶＲＡＭＰの信号振幅ＶＡよりも小さくする。また、期間ＴＢは期間ＴＡよりも短くする。期間ＴＢを期間ＴＡよりも短くすることで、画素信号をデジタル信号に変換する期間Ｔｔｏｔａｌを、期間ＴＢと期間ＴＡとが同じ長さである場合に比べて短くすることができる。
【００８１】
期間Ｔｔｏｔａｌを短縮する他の形態として、ランプ信号ＶＲＡＭＰの信号振幅ＶＡと信号振幅ＶＢとが同じ信号振幅であり、Ａ変換時のランプ信号ＶＲＡＭＰの傾きをＢ変換時よりも大きくすることで期間ＴＡを期間ＴＢよりも短くする形態がある。この形態に対し、本実施例の撮像装置は、Ａ変換時とＢ変換時とでランプ信号ＶＲＡＭＰの傾きを変えないことで、ＡＤ変換精度の低下を抑制しながら、期間ＴＢを期間ＴＡよりも短くすることができる効果を有している。
【００８２】
以上述べた通り、本実施例の撮像装置は図９、図１２のいずれの動作タイミングで動作させることができる。いずれの場合でも、ランプ信号ＶＲＡＭＰの傾きをＡ変換時とＡ＋Ｂ変換時あるいはＢ変換時とで変えない形態とすることができる。この場合、ＡＤ変換精度の低下を抑制しながら、画素信号をデジタル信号に変換する期間Ｔｔｏｔａｌを、期間ＴＢあるいは期間ＴＡＢと、期間ＴＡとが同じ長さである場合に比べて短くすることができる。
【００８３】
別の形態として、図１０で例示した撮像装置は、実施例１の図５に基づいて説明した動作タイミングと同様の動作タイミングで動作させることができる。ただし、本実施例の撮像装置はオペアンプ８を有していないため、本実施例の撮像装置の比較器９に出力される信号は、実施例１の撮像装置の比較器９に入力される信号に対し、符号が逆の電位となる。従って、ランプ信号ＶＲＡＭＰが変化する向きは、実施例１の撮像装置に対して逆向きとする。
【００８４】
この形態であっても、Ａ＋Ｂ信号が取り得る信号振幅よりもＡ信号が取り得る信号振幅の方が小さくなる。従って、実施例１で述べた形態と同様に、Ａ変換におけるランプ信号ＶＲＡＭＰが変化する期間ＴＡを、Ａ＋Ｂ変換におけるランプ信号ＶＲＡＭＰが変化する期間ＴＡＢに対して短くする。これによって、期間ＴＡが期間ＴＡＢと同じである場合に比べて、画素信号をデジタル信号に変換するのに要する期間Ｔｔｏｔａｌを短くすることができる。
【００８５】
期間Ｔｔｏｔａｌを短縮する他の形態として、ランプ信号ＶＲＡＭＰの信号振幅ＶＡと信号振幅ＶＡＢとが同じ信号振幅であり、Ａ変換時のランプ信号ＶＲＡＭＰの傾きをＢ変換時よりも大きくすることで期間ＴＡを期間ＴＡＢよりも短くする形態がある。この形態に対し、本実施例の撮像装置は、Ａ変換時とＡ＋Ｂ変換時とでランプ信号ＶＲＡＭＰの傾きを変えないことで、ＡＤ変換精度の低下を抑制しながら、期間ＴＡを期間ＴＡＢよりも短くすることができる効果を有している。
【００８６】
［実施例４］
実施例１で述べた撮像装置を撮像システムに適用した場合の実施例について述べる。撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１３に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。
【００８７】
図１３に例示した撮像システムは、レンズ保護のためのバリア１５１、被写体の光学像を撮像装置１５４に結像させるレンズ１５２、レンズ１５２を通った光量を可変にするための絞り１５３を有する。レンズ１５２、絞り１５３は撮像装置１５４に光を集光する光学系である。また、図１３に例示した撮像システムは撮像装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。
【００８８】
出力信号処理部１５５はデジタル信号処理部を有し、撮像装置１５４から出力されるデジタルＡ信号、デジタルＡ＋Ｂ信号のそれぞれからデジタルＮ信号を差し引く差分処理を行う。また、出力信号処理部１５５はデジタルＡ＋Ｂ信号からデジタルＡ信号を差し引いてデジタルＢ信号を得る差分処理を行う。また、出力信号処理部１５５はその他、必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。
【００８９】
また、図１３に例示した撮像システムは、像データを一時的に記憶する為のバッファメモリ部１５６、外部コンピュータ等と通信する為の外部インターフェース部１５７、記録媒体に記録または読み出しを行うための記録媒体制御インターフェース部１５８、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４、出力信号処理部１５５に、各種タイミング信号を出力するタイミング供給部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。
【００９０】
出力信号処理部１５５が行う、デジタルＡ＋Ｂ信号からデジタルＡ信号を差し引く処理は、同じ画素から出力された信号同士で行われる。すなわち、画素１００が出力したＡ信号に基づく焦点検出用信号と焦点検出用信号を出力した画素１００が出力したＡ＋Ｂ信号に基づく画像取得用信号とで差分処理が行われる。これにより、画素１００のＢ信号に基づく信号が得られ、この信号とＡ信号に基づく信号との信号値を比較することにより、位相差検出方式の焦点検出が行われる。
【００９１】
以上のように、本実施例の撮像システムは、撮像装置１５４を適用して焦点検出動作、撮像動作を行うことが可能である。
【００９２】
［実施例５］
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。
【００９３】
図１４（ａ）に本実施例の動作タイミング図を示す。
【００９４】
図１４（ａ）に示した時刻ｔ７１〜ｔ７７までのそれぞれの動作は、実施例１の図５を参照しながら述べた時刻ｔ１１〜ｔ１７までのそれぞれの動作と同様とすることができる。また、図１４（ａ）に示した時刻ｔ８１〜ｔ８５までのそれぞれの動作は、実施例１の図５を参照しながら述べた時刻ｔ２０〜ｔ２５までのそれぞれの動作と同様とすることができる。図１４（ａ）に示した動作が、実施例１の図５を参照しながら述べた動作と異なるのは期間ＴＡの時刻ｔ７７〜ｔ７９´の動作である。実施例１の図５に示した動作と比較のために実施例１の時刻ｔ１７、ｔ１８、ｔ１９をそれぞれ図１４（ａ）ではｔ７７、ｔ７８´、ｔ７９´と表している。
【００９５】
図１４（ａ）に示した動作では、実施例１で図５を参照しながら述べた動作に対して、Ａ変換におけるランプ信号ＶＲＡＭＰの振幅ＶＡは同じで、単位時間あたりの電位変化量を２倍にしている。従ってＡ変換期間ＴＡを、実施例１で図５を参照しながら述べた動作の１／２の期間に短縮することができる。つまり、図１４（ａ）で示した、時刻ｔ７９から時刻ｔ７９´までの期間を短縮することができる。
【００９６】
よって、本実施例では、Ａ変換のランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量は、Ａ＋Ｂ変換のランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量の２倍となる。
【００９７】
Ａ変換のランプ信号の傾きをＡ＋Ｂ変換のランプ信号の２倍にしたことで、振幅ＶＡに対するＡＤ変換カウント数が１／２になる。これにより、Ａ信号の分解能は、Ａ＋Ｂ信号の分解能より低くなる。本明細書で述べるＡＤ変換の「低い分解能」とは、「高い分解能」に比して、デジタル信号１ＬＳＢあたりのアナログ信号の信号範囲が大きいことを指す。低い分解能で生成するデジタルＡ信号を、デジタルＡ＋Ｂ信号の分解能と揃える補正について、図１４（ｂ）を参照しながら説明する。
【００９８】
図１４（ｂ）はデジタルＮ信号、デジタルＡ信号、デジタルＡ＋Ｂ信号の信号として有効なビットの各ビットを示した模式図である。ビットデータＤａ０がＬＳＢ、Ｄａ９がＭＳＢである。
【００９９】
本実施例において、デジタルＡ＋Ｂ信号が１０ビットで表現されるとして、振幅ＶＮが振幅ＶＡＢに対して１／１６の大きさであるとすると、図１４（ｂ）に示すデジタルＮ信号は６ビットで表現できる。そのため、図１４（ｂ）ではビットデータＤａ０〜Ｄａ５が信号として有効なビットとなる。
【０１００】
一方、補正前のデジタルＡ信号に着目すると、Ａ変換のランプ信号の傾きをＡ＋Ｂ変換のランプ信号の２倍にしたことで、振幅ＶＡに対するＡＤ変換カウント数が１／２になるので、デジタルＡ＋Ｂ信号に対して、信号として有効なビットが１ビットだけ少なくなる。さらに、本実施例では、Ａ変換のランプ信号ＶＲＡＭＰの振幅ＶＡが、Ａ＋Ｂ変換のランプ信号ＶＲＡＭＰの振幅ＶＡＢの振幅の１／２であるので、デジタルＡ信号は、デジタルＡ＋Ｂ信号に対して信号として有効なビットがさらに１ビット少なくなる。つまり、補正前のデジタルＡ信号は、ビットデータＤａ０〜Ｄａ７の８ビットで表現できる。
【０１０１】
補正前のデジタルＡ信号は、Ａ変換に用いたランプ信号ＶＲＡＭＰの傾きがＮ変換およびＡ＋Ｂ変換に用いたランプ信号ＶＲＡＭＰの２倍であるため、デジタルＮ信号およびデジタルＡ＋Ｂ信号とともに扱うためには、補正が必要になる。具体的には、ビットデータＤａ０〜Ｄａ７の各ビットを１桁ずつ上位にビットシフトさせる。ビットシフトを行った後のビットデータＤａ０には、任意の値を設定すれば良い。
【０１０２】
デジタルＡ信号の補正はメモリ１３が行うことができる。メモリ１３は、補正前のデジタルＡ信号の各ビットのデータを１ビットずつ上位にずらすビットシフトを行う。つまり、補正前のデジタルＡ信号のＬＳＢであるビットＤａ０をビットＤａ１にビットシフトする。同様に他のビットについてもそれぞれ１ビットずつ上位にシフトする。これにより、デジタルＡ信号は１〜８ビット目までの信号値を有するデジタル信号とする。そして、ＬＳＢのビットＤａ０には０の信号値を付加する。
【０１０３】
尚、このデジタルＡ信号の補正は、実施例１で述べたカウンタ回路１１でクロック信号ＣＬＫを計数する時に行っても良い。また、カウンタ回路１１が生成したカウント信号をメモリ１３に保持する時に、メモリ１３がデジタルＡ信号の補正を行っても良い。また、デジタルＡ信号の補正は他にも、メモリ１３が、デジタルＡ信号の順次出力に合わせて行っても良いし、実施例４のような撮像システムの形態であれば、撮像装置１５４の外部に設けられた出力信号処理部１５５が行う形態としても良い。
【０１０４】
［実施例６］
本実施例の撮像装置について、実施例５と異なる点を中心に説明する。
【０１０５】
図１５はＡ変換とＡ＋Ｂ変換のランプ信号振幅ＶＡ、ＶＡＢは同じであるが、ランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量を、Ａ変換がＡ＋Ｂ変換の２倍とした時の動作を示す図である。図１５に示した時刻ｔ９０〜ｔ９６のそれぞれの動作は、実施例５の図１４（ａ）に示した時刻ｔ７１〜ｔ７７までのそれぞれの動作と同様とすることができる。また、図１５に示した時刻ｔ９９〜ｔ１０４までのそれぞれの動作は図１４（ａ）に示した時刻ｔ８１〜ｔ８５までのそれぞれの動作と同様とすることができる。
【０１０６】
Ａ変換期間ＴＡは、Ａ変換のランプ信号ＶＲＡＭＰとＡ＋Ｂ変換のランプ信号ＶＲＡＭＰとで単位時間当たりの電位変化量が同じ場合は、時刻ｔ９６〜ｔ９８´の点線で示す動作となる。一方、本実施例のように、ランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量を、Ａ変換がＡ＋Ｂ変換の２倍とすると、Ａ変換期間ＴＡは時刻ｔ９６〜ｔ９８の実線で示す動作となる。即ち本実施例では、Ａ変換のランプ信号ＶＲＡＭＰとＡ＋Ｂ変換のランプ信号ＶＲＡＭＰとで単位時間当たりの電位変化量が同じ場合に比して、Ａ変換期間ＴＡを１／２に短縮できる。
【０１０７】
尚、本実施例の動作によって生成するデジタルＡ信号の補正については、実施例５で図１４（ｂ）を参照しながら述べた動作と同様とすることができる。
【０１０８】
［実施例７］
本実施例の撮像装置は、Ａ＋Ｂ変換のランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量を、Ａ＋Ｂ信号の信号レベルに応じて変更する形態である。
【０１０９】
本実施例の撮像装置について、図面を参照しながら説明する。
【０１１０】
図１６は、本実施例の撮像装置の模式図である。撮像装置１５４は、画素１００が複数行、複数列並んで配された画素部２００を有している。ランプ信号供給回路１０は複数のランプ信号Ｖｒ１、Ｖｒ２を各列の選択回路３０２に出力する。比較器９はオペアンプ８の出力する信号と閾値信号とを比較した結果を示す比較結果信号ＣＭＰに基づいて、スイッチ３０３を介して選択回路３０２に選択信号を出力する。選択回路３０２は選択信号に基づいて、複数のランプ信号Ｖｒ１、Ｖｒ２から比較器９に出力するランプ信号ＶＲＡＭＰを選択する。比較器９は、オペアンプ８が出力する信号とランプ信号ＶＲＡＭＰとを比較した結果を示す比較結果信号ＣＭＰからメモリ１３へラッチ信号ＬＡＴを出力する。メモリ１３はフラグメモリ５０１、第１メモリ５０２、第２メモリ５０３、第３メモリ５０４を有する。ＴＧ１１０は、フラグメモリ５０１に信号Ｆ＿Ｅｎを出力する。カウンタ回路１１０はクロック信号ＣＬＫを計数したカウント信号を、第１メモリ５０２、第２メモリ５０３、第３メモリ５０４に出力する。ＴＧ１１０は、第１メモリ５０２、第２メモリ５０３、第３メモリ５０４にそれぞれ信号Ｍ１＿Ｅｎ、Ｍ２＿Ｅｎ、Ｍ３＿Ｅｎを出力する。水平走査回路１４は各列のフラグメモリ５０１、第１メモリ５０２、第２メモリ５０３、第３メモリ５０４が保持したデジタル信号を順次ＤＳＰ８０に出力させる。ＤＳＰ８０は、各列のフラグメモリ５０１、第１メモリ５０２、第２メモリ５０３、第３メモリ５０４から出力された信号を処理し、出力回路９０に出力する。出力回路９０はＴＧ１１０が出力する信号に基づいて、撮像装置の外部に信号を出力する。
【０１１１】
図１６に示した撮像装置では、各列の信号処理回路１０１は、画素１００の各列に対応して設けられている。
【０１１２】
図１７は、図１６に示した撮像装置の動作の一例を示したものである。図１７に示した動作では、Ａ＋Ｂ変換において、Ａ＋Ｂ信号がＡ＋Ｂ信号の最大有効信号の１／４を超えた場合にはＡ＋Ｂ信号とランプ信号Ｖｒ２とを比較する。一方、Ａ＋Ｂ変換において、Ａ＋Ｂ信号がＡ＋Ｂ信号の最大有効信号の１／４以下の場合には、Ａ＋Ｂ信号とランプ信号Ｖｒ１とを比較する。
【０１１３】
図１７に示したＶ１は、オペアンプ８の出力する信号を示している。Ｖｒ１、Ｖｒ２はそれぞれ、ランプ信号供給回路１０が出力するランプ信号である。
【０１１４】
ランプ信号Ｖｒ１は単位時間当たり第１の変化量で電位が変化するランプ信号と、第１の変化量よりも大きい第２の変化量で電位が変化するランプ信号と、信号レベルを判断するために比較する閾値電圧Ｖｒｔｈを含む。また、ランプ信号Ｖｒ２は第２の変化量で電位が変化するランプ信号を含む。
【０１１５】
ランプ信号ＶＲＡＭＰは、選択回路３０２がランプ信号Ｖｒ１、Ｖｒ２のいずれかを選択して比較器９に出力されるランプ信号である。ランプ信号Ｖｒ１、Ｖｒ２のそれぞれの電位変化を開始する基準電圧は同一の電圧値Ｖ０である。
【０１１６】
比較結果信号ＣＭＰは、比較器９がＶ１とランプ信号ＶＲＡＭＰとを比較した結果を示す信号である。
【０１１７】
信号Ｓ１はスイッチ３０３の導通を制御する信号であり、Ｈレベルでスイッチ３０３が導通状態となる。信号Ｆ＿ＥｎをＨレベルとすると、フラグメモリ５０１は比較結果信号ＣＭＰを保持する。第１メモリ５０２は、Ｍ１＿ＥｎがＨレベルの状態にあり、比較結果信号ＣＭＰの信号値が変化した時にカウント信号を保持する。第２メモリ５０３は、信号Ｍ２＿ＥｎがＨレベルの状態にあり、比較結果信号ＣＭＰの信号値が変化した時にカウント信号を保持する。第３メモリ５０４は、信号Ｍ３＿ＥｎがＨレベルの状態にあり、比較結果信号ＣＭＰの信号値が変化した時にカウント信号を保持する。
【０１１８】
時刻ｔ０では、比較結果信号ＣＭＰはＨレベル、信号Ｓ１、信号Ｆ＿Ｅｎ、Ｍ１＿Ｅｎ、Ｍ２＿Ｅｎ、Ｍ３＿ＥｎはＬレベルである。画素１００からＮ信号が出力される。オペアンプ８はＮ信号を増幅した信号を比較器９に出力する。
【０１１９】
時刻ｔ１に、ランプ信号供給回路１０は、ランプ信号Ｖｒ１の時間に依存した電位の変化を開始する。選択回路３０２の入力は、スイッチ３０３がＯＦＦの時はＨレベルに設定してあり、時刻ｔ７の信号レベルの判断まではランプ信号Ｖｒ１、Ｖｒ２のうちランプ信号Ｖｒ１を選択して比較器９に出力する。また、信号Ｍ２＿ＥｎをＨレベルとする。
【０１２０】
時刻ｔ２に、オペアンプ８の出力する信号とランプ信号ＶＲＡＭＰとの大小関係が逆転し、比較結果信号ＣＭＰの信号値がＬレベルへ変化する。第１メモリ５０２は、この時の信号ＬＡＴでカウント信号を保持する。このカウント信号がデジタルＮ信号である。
【０１２１】
時刻ｔ３に、ランプ信号供給回路１０はランプ信号Ｖｒ１の時間に依存した電位の変化を停止し、ランプ信号Ｖｒ１の電位を時刻ｔ３の時の電位Ｖ０とする。また、ＴＧ１１０は信号Ｍ１＿ＥｎをＬレベルとする。
【０１２２】
時刻ｔ４より前のタイミングで、画素１００はＡ信号を出力する。オペアンプ８はＡ信号を増幅した信号を比較器９に出力する。
【０１２３】
ランプ信号供給回路１０は、ランプ信号Ｖｒ１の時間に依存した電位の変化を開始する。選択回路３０２は、信号ＳＥＬがＬレベルの時、ランプ信号Ｖｒ１、Ｖｒ２のうちランプ信号Ｖｒ１を比較器９に出力する。また、信号Ｍ２＿ＥｎをＨレベルとする。
【０１２４】
時刻ｔ５に、オペアンプ８の出力する信号とランプ信号ＶＲＡＭＰとの大小関係が逆転し、比較結果信号ＣＭＰの信号値がＬレベルへ変化する。第２メモリ５０３は、この時のカウント信号を保持する。このカウント信号がデジタルＡ信号である。
【０１２５】
時刻ｔ６に、ランプ信号供給回路１０はランプ信号Ｖｒ１の時間に依存した電位の変化を停止し、ランプ信号Ｖｒ１の電位を時刻ｔ３の時の電位Ｖ０とする。また、ＴＧ１１０は信号Ｍ２＿ＥｎをＬレベルとする。
【０１２６】
時刻ｔ７に、画素１００はＡ＋Ｂ信号を出力する。オペアンプ８はＡ＋Ｂ信号を増幅した信号を比較器９に出力する。
【０１２７】
時刻ｔ８にランプ信号供給回路１０はランプ信号Ｖｒ１の電位を閾値信号Ｖｒｔｈとする。閾値信号Ｖｒｔｈの電位は、後述する時刻ｔ１２のランプ信号Ｖｒ１より低い電位としている。オペアンプ８の出力する信号が閾値信号Ｖｒｔｈよりも大きい場合には、比較器９はＬレベルの比較結果信号ＣＭＰを出力する。逆に、閾値信号Ｖｒｔｈの方がオペアンプ８の出力する信号よりも大きい場合には、比較器９はＨレベルの信号をそのまま出力する。ここでは、閾値信号ＶｒｔｈよりＡ＋Ｂ信号が小さいとし、比較器９の出力する比較結果信号ＣＭＰの信号値が時刻ｔ８においてＨレベルであるとして説明する。また、ＴＧ１１０は信号Ｓ１をＨレベルとする。これにより、時刻ｔ８のＨレベルの比較結果信号ＣＭＰが選択回路３０２に出力される。尚、図１７では、閾値信号ＶｒｔｈよりＡ＋Ｂ信号が大きい場合の信号ＳＥＬの信号値を破線で示している。
【０１２８】
時刻ｔ８から時刻ｔ９の、選択回路３０２の動作と比較結果信号ＣＭＰの信号値の関係について説明する。時刻ｔ８からｔ９の期間に比較結果信号ＣＭＰがＨレベルの場合は、Ａ＋Ｂ変換において選択回路３０２はランプ信号Ｖｒ１を比較器９に出力する。同様に、比較結果信号ＣＭＰがＬレベルの場合は、Ａ＋Ｂ変換において選択回路３０２はランプ信号Ｖｒ２を比較器９に供給する。
【０１２９】
また、時刻ｔ８に、ＴＧ１１０は信号Ｆ＿ＥｎをＨレベルとする。これにより、フラグメモリ５０１は、時刻ｔ７の比較結果信号ＣＭＰを保持する。
【０１３０】
時刻ｔ９でＴＧ１１０は信号Ｆ＿ＥｎをＬレベルとする。
【０１３１】
時刻ｔ１０に、ランプ信号供給回路１０はランプ信号Ｖｒ１、Ｖｒ２の時間に依存した電位の変化を開始する。Ａ＋Ｂ変換でのランプ信号Ｖｒ１の単位時間当たりの電位変化量は、Ａ変換でのランプ信号Ｖｒ１の単位時間当たりの電位変化量の１／４である。また、Ａ＋Ｂ変換のランプ信号Ｖｒ１の単位時間当たりの電位変化量は、Ｎ変換でのランプ信号Ｖｒ１の単位時間当たりの電位変化量と等しい。全列でランプ信号Ｖｒ２が比較器９に出力される場合には、ランプ信号供給回路１０はランプ信号Ｖｒ１の電位変化を開始させなくとも良い。この場合には、ランプ信号Ｖｒ１の電位変化を行わない分の消費電力を低減できる。選択回路３０２は、Ｈレベルの比較結果信号ＣＭＰに基づいて、ランプ信号Ｖｒ１を比較器９に出力する。ＴＧ１１０は、信号Ｍ３＿ＥｎをＨレベルとする。
【０１３２】
時刻ｔ１１に、オペアンプ８の出力する信号とランプ信号ＶＲＡＭＰとの大小関係が逆転し、比較結果信号ＣＭＰの信号値がＬレベルへ変化する。第３メモリ５０４は、この時のカウント信号を保持する。このカウント信号がデジタルＡ＋Ｂ信号である。
【０１３３】
時刻ｔ１２に、ランプ信号供給回路１０はランプ信号Ｖｒ１、Ｖｒ２の時間に依存した電位の変化を停止する。ＴＧ１１０は、信号Ｍ３＿ＥｎをＬレベルとする。
【０１３４】
時刻ｔ１１の後、水平走査回路１４は各列のメモリ１３を順次走査し、各列のフラグメモリ５０１、第１メモリ５０２、第２メモリ５０３、第３メモリ５０４の各々から、各々が保持したデジタル信号をＤＳＰ８０に出力させる。
【０１３５】
次に、図１８を参照しながら、生成したデジタルＮ信号、デジタルＡ信号、デジタルＡ＋Ｂ信号について説明する。
【０１３６】
本実施例で生成するデジタルＮ信号は０ビット目から７ビット目までの各ビットデータを有する８ビットのデジタル信号である。Ａ変換で用いるランプ信号Ｖｒ１の単位時間当たりの電位変化量は、Ｎ変換で用いるランプ信号Ｖｒ１の単位時間当たりの電位変化量の４倍のため、メモリ１３は、デジタルＡ信号の各ビットの信号をそれぞれ２ビットずつ上位にビットシフトする補正を行う。補正後のデジタルＡ信号は、２ビット目から１０ビット目までが信号として有効なビットである９ビットのデジタル信号である。ランプ信号Ｖｒ１を用いて生成したデジタルＡ＋Ｂ信号は、０ビット目から９ビット目までの各ビットデータを有する１０ビットのデジタル信号である。デジタルＡ＋Ｂ信号を、ランプ信号Ｖｒ２を用いて生成した場合には、メモリ１３はデジタルＡ＋Ｂ信号の各ビットの信号を２ビットずつ上位にビットシフトする補正を行う。補正後のデジタルＡ＋Ｂ信号は、２ビット目から１１ビット目までが信号として有効なビットである１０ビットのデジタル信号である。
【０１３７】
本実施例で述べた動作により、Ａ＋Ｂ信号の信号振幅が小さい場合には、ランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量を小さくすることにより、Ａ＋Ｂ信号のＡＤ変換の分解能をＡ信号よりも高めることができる。つまり、デジタルＡ＋Ｂ信号の１ＬＳＢあたりの、Ａ＋Ｂ信号の信号値を小さくすることができる。これにより、光量の少ない撮影シーンの撮像でも、ＡＤ変換の分解能を高めることによって、階調損失の少ない画像を得ることができる。
【０１３８】
本実施例の撮像装置は、Ａ＋Ｂ信号の信号振幅に応じて、ＡＤ変換の分解能を切り替えることができる。これにより、Ａ＋Ｂ信号の信号振幅が大きい場合には高速にＡＤ変換を行い、Ａ＋Ｂ信号の信号振幅が小さい場合には分解能を上げてＡＤ変換を行うことができ、高速化とＡＤ変換の分解能とを両立させやくすることができる。ランプ信号Ｖｒ１、Ｖｒ２の切り替えは、閾値信号ＶｒｔｈとＡ＋Ｂ信号との比較に基づいている。このため、Ａ＋Ｂ変換においてランプ信号Ｖｒ１を用いる場合、閾値信号ＶｒｔｈよりもＡ＋Ｂ信号が小さいことが分かっているため、ランプ信号Ｖｒ２を同じ時刻ｔ１２に時間に依存した電位の変化を終了することができる。この閾値信号ＶｒｔｈとＡ＋Ｂ信号との比較を行わずにＡ＋Ｂ変換においてランプ信号Ｖｒ１を用いる場合には、ランプ信号Ｖｒ２と同じ信号振幅まで電位を変化させる必要があるため、図１７に示した期間ＴＡＢの４倍の期間を要する。従って、本実施例の撮像装置では、閾値信号ＶｒｔｈとＡ＋Ｂ信号とを比較する期間Ｔｊの期間が増加しても、Ａ＋Ｂ変換においてランプ信号Ｖｒ１をランプ信号Ｖｒ２と同じ信号振幅まで電位を変化させる場合に比して、ＡＤ変換期間を短縮することができる。
【０１３９】
本実施例では、Ａ＋Ｂ変換において、ランプ信号Ｖｒ１をランプ信号Ｖｒ２と同じ時刻ｔ１２に電位の変化を終了させた。必ずしもランプ信号Ｖｒ１の電位の変化を時刻ｔ１２に終了させる必要はなく、ランプ信号Ｖｒ２よりも電位の変化の終了を遅くしても良い。このような形態に対応するためにランプ信号Ｖｒ１によって生成するデジタルＡ＋Ｂ信号に１ビットの冗長ビットを持たせた１０ビットのデジタル信号としても良い。
【０１４０】
［実施例８］
本実施例の撮像装置について、実施例７と異なる点を中心に説明する。
【０１４１】
本実施例の撮像装置は実施例７の図１７で述べた動作に対し、Ａ変換のランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量を可変とした形態である。
【０１４２】
図１９においてＡ変換の実施例７のランプ信号Ｖｒ１の波形を実線で示した。そして、図１９において、Ａ変換のランプ信号Ｖｒ１の単位時間当たりの電位変化量を実線の波形の２倍にした波形を破線で示し、単位時間当たりの電位変化量を実線の波形の４倍にした波形を一点鎖線で示している。Ａ信号を焦点検出用信号として用いる場合に、必要とされるＡ信号の分解能に応じて、Ａ変換のランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量が決定される。また、焦点検出用信号の方が画像取得用信号よりもＡＤ変換の分解能を低くすることができる場合に本実施例の動作を好適に行うことができる。
【０１４３】
実施例７の形態でのＡ変換を行う期間ＴＡ１に対して、本実施例のＡ変換を行う期間ＴＡ２では、期間が１／２とすることができる。
【０１４４】
Ａ変換のランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量を変えたことによるデジタルＡ信号の補正は、実施例６、実施例７で述べたビットシフトと同様にして行えば良い。
【０１４５】
上述の実施例５、実施例６、実施例７、実施例８では、カウンタ回路１１あるいはカウンタ回路１１０を駆動するクロック周波数をＮ変換、Ａ変換、Ａ＋Ｂ変換とで同じとしていた。ＡＤ変換の分解能を制御する方法として、上述したランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量を異ならせる他に、カウンタ回路を駆動するクロック周波数を異ならせる形態がある。つまり、ＡＤ変換の分解能を下げる場合には、カウンタ回路を駆動するクロック周波数を下げることによっても行うことができる。つまり、Ａ変換の分解能をＡ＋Ｂ変換の分解能に比して下げる場合には、Ａ＋Ｂ変換では、単位時間あたり第１のカウント量でカウント信号を生成させる。そして、Ａ変換では、単位時間あたり第１のカウント量よりも少ない第２のカウント量でカウント信号を生成させる。これにより、Ａ変換の分解能をＡ＋Ｂ変換に比して下げることができる。
この場合には、カウンタ回路が消費する電力を低減することもできる。
【０１４６】
［実施例９］
本実施例では、逐次比較型のＡＤ変換回路とランプ型のＡＤ変換回路として動作するＡＤ変換部を有する撮像装置について説明する。
【０１４７】
図２０は、本実施例の撮像装置の構成の一例を示した模式図である。図３と同様の機能を有する構成については、図３で付した符号と同じ符号を図２０でも付している。オペアンプ８に与えられた画素信号は、オペアンプ８のゲインに基づいて増幅され、比較入力部２１０に出力される。このオペアンプ８が出力する信号を増幅画素信号と表記する。各列の比較入力部２１０には、基準信号供給回路３１０から基準信号ＶＲＦと、ランプ信号供給回路１０からランプ信号ＶＲＡＭＰがそれぞれ与えられる。本実施例の参照信号は基準信号ＶＲＦとランプ信号ＶＲＡＭＰである。本実施例の参照信号供給部は、基準信号供給回路３１０とランプ信号供給回路１０である。比較器９は、基準信号ＶＲＦに基づく信号と増幅画素信号とを比較した結果に基づく比較結果信号ＣＭＰを出力する。ＡＤ変換部２６０は比較結果信号ＣＭＰに基づいて、Ｎビットのうちの上位ｍビットのデジタル信号Ｄｈｉを生成する。さらに、比較器９は、ランプ信号ＶＲＡＭＰと増幅画素信号に基づく信号とを比較した比較結果信号ＣＭＰを出力する。ＡＤ変換部２６０は比較結果信号ＣＭＰに基づいて、Ｎビットのうちの下位ｎビットのデジタル信号Ｄｌｏを生成する。ここでＮ、ｍ、ｎはＮ＝ｍ＋ｎの関係式が成り立つ。
【０１４８】
制御回路２３０は、ＴＧ１２および比較器９からの信号に基づいて、比較入力部２１０、カウンタ回路１１、メモリ２５０を動作させる。カウンタ回路１１はＴＧ１２からクロック信号ＣＬＫが与えられる。制御回路２３０は、ランプ信号供給回路１０がランプ信号ＶＲＡＭＰの時間に依存した電位の変化を開始させるのに基づいて、カウンタ回路１１にクロック信号ＣＬＫの計数を開始させる。制御回路２３０はメモリ２５０に、デジタル信号Ｄｈｉと、デジタル信号Ｄｌｏとをそれぞれ保持させる。ＡＤ変換部２６０は、比較入力部２１０、比較器９、制御回路２３０、カウンタ回路１１、メモリ２５０を有している。
【０１４９】
水平走査回路１４はＴＧ１２からの信号に基づいて、各列のメモリ２５０が保持したデジタル信号Ｄｈｉとデジタル信号Ｄｌｏをそれぞれデジタル信号処理回路４１０に順次転送する。デジタル信号処理回路４１０は、デジタル信号Ｄｈｉとデジタル信号Ｄｌｏに基づいて、撮像信号ＳＩＧＯＵＴを出力する。ＴＧ１２には、クロック信号ＣＬＫと垂直同期信号ＶＤが与えられている。垂直同期信号ＶＤに基づいて、ＴＧ１２は垂直走査回路２に画素１００の行ごとの走査を行わせる。
【０１５０】
図２１（ａ）に、比較入力部２１０と比較器９の構成の一例を示す。
【０１５１】
オペアンプ８の出力Ｖ１は、容量素子Ｃ０を介して比較器９の非反転入力ノードに与えられる。また、容量素子Ｃ０の一方のノードは、スイッチ２１１を導通するとグラウンド電位にリセットされる。ここでは説明を簡易にするためにグラウンド電位にリセットするとしたが、比較器９の入力レンジを考慮した電位にリセットする形態としても良い。また、比較器９の反転入力ノードには複数の容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７の各々の一方のノードが並列して電気的に接続される。また、複数の容量素子Ｃ１、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７の各々の他方のノードがそれぞれスイッチｓ＿ｌｏ、ｓ０、ｓ１、ｓ２、ｓ３、ｓ４およびスイッチ２１２を介して比較器９の反転入力ノードと電気的に接続される。比較器９の反転入力ノードに与えられる信号を比較信号Ｃ＿ＩＮＰと表記する。
【０１５２】
また、スイッチｓ＿ｌｏ、ｓ０、ｓ１、ｓ２、ｓ３、ｓ４はそれぞれ基準信号ＶＲＦが与えられている。容量素子Ｃ２の他方のノードには、ランプ信号ＶＲＡＭＰが与えられている。容量素子Ｃ３の容量値を１Ｃとすると、容量素子Ｃ４、Ｃ５、Ｃ６、Ｃ７の容量値はそれぞれ２Ｃ、４Ｃ、８Ｃ、１６Ｃとしている。また、容量素子Ｃ１、Ｃ２の容量値はそれぞれＣ／２、２Ｃとしている。図２１（ａ）では、容量素子の各々の容量値をそれぞれ括弧内に示している。スイッチ２１１、２１２はリセット信号ｒｅｓをＨレベルとすると導通する。また、スイッチｓ＿ｌｏ、ｓ０、ｓ１、ｓ２、ｓ３、ｓ４は、それぞれに与えられる制御信号がＨレベルであると、基準信号ＶＲＦを容量素子に与える。一方、スイッチｓ＿ｌｏ、ｓ０、ｓ１、ｓ２、ｓ３、ｓ４はそれぞれに与えられる制御信号がＬレベルであると、グラウンド電位を容量素子に与える。スイッチｓ＿ｌｏ、ｓ０、ｓ１、ｓ２、ｓ３、ｓ４のそれぞれに与える制御信号をＬレベルとし、さらにスイッチ２１２が導通すると容量素子Ｃ１、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７の電荷がリセットされる。比較入力部２１０は、比較信号供給回路である。
【０１５３】
次に図２１（ｂ）、図２１（ｃ）を参照しながら、図２１（ａ）に示した比較入力部２１０、比較器９を用いて、画素１００から出力される画素信号に基づく増幅画素信号をデジタル信号に変換する動作である。
【０１５４】
図２１（ｂ）は、スイッチｓ＿ｌｏ、ｓ０、ｓ１、ｓ２、ｓ３、ｓ４のそれぞれに与えられる制御信号φｓ＿ｌｏ、φｓ０、φｓ１、φｓ２、φｓ３、φｓ４とランプ信号ＶＲＭＰの電位を示したものである。図２１（ｃ）はオペアンプ８の出力Ｖ１の電位と、比較信号Ｃ＿ＩＮＰの電位をそれぞれ示したものである。
【０１５５】
図２１（ｂ）に示した時刻ｔ１〜ｔ１１は、図２１（ｃ）に示した時刻ｔ１〜ｔ１１にそれぞれ対応している。
【０１５６】
時刻ｔ１よりも前にリセット信号ｒｅｓをＨレベルとし、容量素子Ｃ０、Ｃ２の一方のノードをリセットしている。また、容量素子Ｃ１、Ｃ３〜Ｃ７の電荷をリセットしている。その後、リセット信号ｒｅｓをＬレベルとした後、容量素子Ｃ０を介して増幅画素信号が比較器９の非反転入力ノードに与えられる。
【０１５７】
時刻ｔ１に制御信号φｓ４をＨレベルとする。そのほかの制御信号φｓ＿ｌｏ、φｓ０、φｓ１、φｓ２、φｓ３はＬレベルである。また、ランプ信号ＶＲＡＭＰはランプ開始電位ｒｍｐ＿ｓｔにある。制御信号φｓ４をＨレベルとすることにより、比較信号Ｃ＿ＩＮＰの電位はＶＲＦ／２（回路図からは、比較器９の反転入力ノードに電気的に接続された容量素子の容量値の総和３３．５Ｃに対する容量素子Ｃ７の容量値の比である１６／３３．５だけ電位が変動するが、説明を理解しやすくするため簡略化しＶＲＦ／２と記した。実際の回路では寄生容量による信号減衰もあるが、バイナリ比が成り立つように容量素子Ｃ１の容量値を設定すれば良い）となる。比較器９は、比較信号Ｃ＿ＩＮＰの方がオペアンプ８の出力Ｖ１よりも電位が大きいため、“０”の信号値の比較結果信号を制御回路２３０に出力する。
【０１５８】
制御回路２３０は、時刻ｔ２に制御信号φｓ４をＬレベルとし、時刻ｔ３に制御信号φｓ３をＨレベルとする。これにより、比較信号Ｃ＿ＩＮＰの電位はＶＲＦ／４となる。比較器９は、比較信号Ｃ＿ＩＮＰの方がオペアンプ８の出力Ｖ１よりも電位が大きいため、“０”の信号値の比較結果信号を制御回路２３０に出力する。
【０１５９】
制御回路２３０は、時刻ｔ４に制御信号φｓ３をＬレベルとし、時刻ｔ５に制御信号φ２をＨレベルとする。これにより、比較信号Ｃ＿ＩＮＰの電位はＶＲＦ／８となる。比較器９は、オペアンプ８の出力Ｖ１の方が比較信号Ｃ＿ＩＮＰよりも電位が大きいため、“１”の信号値の比較結果信号を制御回路２３０に出力する。
【０１６０】
制御回路２３０は制御信号φｓ２をＨレベルとしたまま、時刻ｔ６に制御信号φｓ１をＨレベルとする。これにより比較信号Ｃ＿ＩＮＰの電位は、時刻ｔ５の電位からＶＲＦ／１６分上昇した電位となる。比較器９は、オペアンプ８の出力Ｖ１の方が比較信号Ｃ＿ＩＮＰよりも電位が大きいため、“１”の信号値の比較結果信号を制御回路２３０に出力する。
【０１６１】
制御回路２３０は制御信号φｓ１をＨレベルとしたまま、時刻ｔ７に制御信号φｓ０をＨレベルとする。これにより比較信号Ｃ＿ＩＮＰの電位は、時刻ｔ６の電位からＶＲＦ／３２分上昇した電位となる。この比較信号Ｃ＿ＩＮＰの電位の変動幅であるＶＲＦ／３２は、上位ビットのうちの最下位ビットの信号値を取得するために変化させる電位差である。比較器９は、比較信号Ｃ＿ＩＮＰの方がオペアンプ８の出力Ｖ１よりも電位が大きいため、“０”の信号値の比較結果信号を制御回路２３０に出力する。これにより、オペアンプ８の出力Ｖ１をＡＤ変換したデジタル信号の上位５ビットの信号値が“００１１０”となる。この上位５ビットの信号値を得る動作が上位ビット取得動作である。
【０１６２】
制御回路２３０は時刻ｔ８に制御信号φｓ０をＬレベルとする。これにより、比較信号Ｃ＿ＩＮＰの電位は時刻ｔ７での電位となる。さらに制御回路２３０は時刻ｔ９に制御信号φｓ＿ｌｏをＬレベルとする。これにより、比較信号Ｃ＿ＩＮＰの電位は時刻ｔ８の電位からＶＲＦ／６４分減少した電位となる。
【０１６３】
そして時刻ｔ１０に、ランプ信号供給回路１０はランプ信号ＶＲＭＰの時間に依存した電位の変化を開始する。また、このランプ信号ＶＲＭＰの電位の変化の開始に基づいて、カウンタ回路１１がクロック信号ＣＬＫの計数を開始する。
【０１６４】
時刻ｔ１１に比較信号Ｃ＿ＩＮＰとオペアンプ８の出力Ｖ１の大小関係が逆転する。つまり比較器９の出力する比較結果信号の信号値が“１”から“０”に変化する。この時に、カウンタ回路１１はクロック信号ＣＬＫを計数したカウント信号ＣＮＴを保持する。このカウント信号ＣＮＴは８ビット分のデジタル信号としている。この下位８ビットの信号値を得る動作が下位ビット取得動作である。上位ビット取得動作、下位ビット取得動作により、オペアンプ８の出力Ｖ１について、上位５ビット、下位８ビットの計１３ビットのＡＤ変換を行うことができる。本実施例の参照信号は、基準信号ＶＲＦと、ランプ信号ＶＲＡＭＰである。つまり、画素が出力する信号と参照信号とを比較する期間は、図２１（ｃ）の形態では、上位ビット取得動作と下位ビット取得動作とを行う期間である。
【０１６５】
図１に示した画素１００を有する、図２０の撮像装置の動作の一例について、図２２（ａ）を用いて説明する。まずＮ変換は上位５ビットのＡＤ変換は実施せず下位８ビットのＡＤ変換のみを行い合計８ビットのデジタルＮ信号を生成する。次にＡ変換は上位５ビットのうち、最上位ビットであるＭＳＢ（ｓ４）を除いた４ビットと、下位８ビットのＡＤ変換を実施し合計１２ビットのデジタルＡ信号を生成する。そして、Ａ＋Ｂ変換によって上位５ビット、下位８ビットの合計１３ビットのデジタルＡ＋Ｂ信号を生成する。
【０１６６】
本実施例では、Ａ変換とＡ＋Ｂ変換のＡＤ変換の分解能は同じであるが、デジタルＡ信号の最大値はデジタルＡ＋Ｂ信号の最大値の１／２となる。これは、Ａ信号の信号振幅が、Ａ＋Ｂ信号の信号振幅よりも小さいため、設定することができるものである。
【０１６７】
なお図２２（ａ）においては説明を分かり易くするために逐次比較に用いる制御信号φｓ１、φｓ２、φｓ３、φｓ４をすべてＨレベルからＬレベルに遷移する場合を例に取って説明した。しかし、図２１（ｂ）、図２１（ｃ）を参照しながら述べた通り、オペアンプ８の出力Ｖ１の信号値に依存し、比較器９の比較結果信号ＣＭＰの信号値に基づいて制御される。
【０１６８】
［実施例１０］
本実施例の撮像装置について、実施例９と異なる点を中心に説明する。
【０１６９】
本実施例では、Ａ変換の動作が実施例９と異なる。図２２（ｂ）に本実施例のＡＤ変換動作の一例を示す。図２２（ｂ）に示した動作では、Ａ変換のランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量を、Ａ＋Ｂ変換のランプ信号ＶＲＡＭＰの２倍とし、かつ電位が変化する期間を１／２としている。カウンタ回路１１のカウント周波数はＡ変換とＡ＋Ｂ変換とで同じとしている。これにより、Ａ変換の下位ビットは７ビットとなる。また、実施例９ではＡ変換では上位４ビットとしていたが、本実施例では上位５ビットとしている。従って、Ａ変換によって、上位５ビット及び下位７ビットを実施し合計１２ビットのデジタルＡ信号を生成する。
【０１７０】
本実施例では、ランプ信号ＶＲＡＭＰの電位が変化する期間がＡ変換の方がＡ＋Ｂ変換よりも短い。上位ビットのＡＤ変換期間はＡ変換とＡ＋Ｂ変換とで同じ長さとしている。これにより、Ａ変換に要する期間の方が、Ａ＋Ｂ変換に要する期間よりも短い。従って、Ａ変換に要する期間をＡ＋Ｂ変換に要する期間と同一とする形態よりも、本実施例は画素信号をデジタル信号に変換するのに要する期間Ｔｔｏｔａｌを短くすることができる。
【０１７１】
また、ランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量を変えたことによるデジタルＡ信号の下位ビットの補正は、実施例６、実施例７、実施例８で述べたビットシフトと同様に行えば良い。
【０１７２】
［実施例１１］
本実施例の撮像装置について、実施例９と異なる点を中心に説明する。本実施例の撮像装置の動作の一例を図２２（ｃ）に示した。実施例９は、Ａ変換において、上位５ビットのうち最上位のＭＳＢを除いた４ビットを上位ビットのＡＤ変換で得ていた。本実施例では、Ａ変換において、上位５ビットのうちの最下位ビットを除いた４ビットを上位ビットのＡＤ変換で得ている。また、Ａ変換において、ランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量をＡ＋Ｂ変換のランプ信号ＶＲＡＭＰの２倍とし、かつ電位が変化する振幅を２倍としている。カウンタ回路１１のカウント周波数はＡ変換とＡ＋Ｂ変換とで同じとしている。従って、デジタルＡ信号は上位４ビット、下位ビット８ビットの合計１２ビットのデジタル信号となる。
【０１７３】
本実施例の撮像装置は、上位ビットのＡＤ変換期間が、Ａ変換の方がＡ＋Ｂ変換よりも短い。一方、下位ビットのＡＤ変換期間はＡ変換とＡ＋Ｂ変換とで同じ長さとしている。従って、Ａ変換に要する期間をＡ＋Ｂ変換に要する期間と同一とする形態よりも、本実施例は画素信号をデジタル信号に変換するのに要する期間Ｔｔｏｔａｌを短くすることができる。
【０１７４】
また、ランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量を変えたことによるデジタルＡ信号の下位ビットの補正は、実施例６、実施例７、実施例８、実施例１０で述べたビットシフトと同様に行えば良い。
【０１７５】
実施例９、実施例１０、実施例１１ではＡＤ変換部を、上位ビット取得動作では逐次比較型のＡＤ変換回路として動作させ、下位ビット取得動作ではランプ型のＡＤ変換回路として動作させていた。この形態に限定されず、ＡＤ変換部を、上位ビット取得動作ではランプ型のＡＤ変換回路として動作させ、下位ビット取得動作を逐次比較型のＡＤ変換回路として動作させる形態であっても良い。このような形態であっても、上位ビット数と下位ビット数の少なくとも一方を、デジタルＡ信号の方がデジタルＡ＋Ｂ信号よりも少ない形態とする。これにより、Ａ変換の期間をＡ＋Ｂ変換の期間よりも短くすることができる。
【０１７６】
［実施例１２］
本実施例は、ランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量を、画素信号の信号レベルに応じて変更する形態である。
【０１７７】
図２３（ａ）は、本実施例のオペアンプ８から比較器９の電気的経路の構成の一例である。
【０１７８】
図２３（ａ）に示した構成では、オペアンプ８の出力Ｖ１は、アッテネータ５００と容量素子を介してか、アッテネータ５００を介さずに容量素子を介して比較器９に与えられる。オペアンプ８の出力Ｖ１が比較器９に与えられる際に、スイッチ５１１、５１２のいずれかを導通させるかは、判定回路５１０が選択する。アッテネータ５００によってオペアンプ８の出力Ｖ１は１／４に減衰される。アッテネータ５００は、オペアンプ８の出力Ｖ１を減衰するため、比較器９に出力される信号の画素信号に対する増幅率を下げる働きをする。本実施例の増幅部は、オペアンプ８とアッテネータ５００とを有する。
【０１７９】
図２３（ａ）に示した構成の動作について、図２３（ｂ）を参照しながら説明する。
【０１８０】
オペアンプ８の出力Ｖ１の実線と破線は被写体の明るさが異なる場合の信号を表している。本実施例ではランプ信号ＶＲＡＭＰの単位時間当たりの電位変化量は、Ｎ変換とＡ＋Ｂ変換とで同じとし、Ａ変換はＡ＋Ｂ変換よりも大きいとする。
【０１８１】
Ｎ変換、Ａ変換は、実施例６と同様に行うことができる。その後、Ａ＋Ｂ信号に基づくオペアンプ８の出力Ｖ１と閾値信号Ｖｒｔｈとを比較する。この時に出力されるオペアンプ８の出力Ｖ１が、増幅部が第１の増幅率で比較器９に出力する第１の増幅信号である。閾値信号Ｖｒｔｈの電位は、比較器９の列毎の特性誤差を考慮して、Ａ変換でのランプ信号ＶＲＡＭＰの電位が変化する振幅よりも小さい値としている。オペアンプ８の出力Ｖ１が閾値信号Ｖｒｔｈよりも大きい場合には、判定回路５１０はスイッチ５１１を非導通とし、スイッチ５１２を導通とする。一方、オペアンプ８の出力Ｖ１が閾値信号Ｖｒｔｈよりも小さい場合には、判定回路５１０はスイッチ５１１を引き続き導通とし、スイッチ５１２を引き続き非導通とする。
【０１８２】
図２３（ｂ）にて破線で示した通り、オペアンプ８の出力Ｖ１が閾値信号Ｖｒｔｈより大きい場合には、アッテネ−タ５００により、オペアンプ８の出力Ｖ１は１／４の信号値に減衰される。つまり、増幅部が第１の増幅率よりも小さい第２の増幅率で増幅した第２の増幅信号が比較器９に出力される。これにより、Ａ変換と同じとした、Ａ＋Ｂ変換のランプ信号ＶＲＡＭＰの電位変化範囲内に、比較器９の非反転入力ノードの電位が収まる。一方で、アッテネータ５００を介さずにＡ＋Ｂ変換を行う場合には、Ａ＋Ｂ変換のランプ信号ＶＲＡＭＰの電位変化範囲を本実施例の４倍とする必要がある。本実施例では、アッテネータ５００を設けない形態に比して、Ａ＋Ｂ変換に要するＡＤ変換期間を短縮することができる。
【０１８３】
尚、Ａ＋Ｂ変換でアッテネータ５００を介して比較器９に信号を与えた場合には、図１８を参照しながら述べたように、デジタルＡ＋Ｂ信号を２ビット上位にビットシフトする補正を行えばよい。
【０１８４】
本実施例では、アッテネータ５００でオペアンプ８の出力Ｖ１を減衰させる形態を説明したが、この形態に限定されるものではない。例えば、図２３（ｃ）に示すように、画素１００から比較器９に至る電気的経路において、増幅率を切り替える形態であっても良い。例えば、オペアンプ８の増幅率を切り替る形態であっても良い。
【０１８５】
このような形態であっても、図２３（ａ）で述べた構成と同様の効果を得ることができる。
【０１８６】
また、本実施例の構成は、図２１（ａ）の構成にも適用できる。図２３（ａ）、図２３（ｃ）のように比較器９の非反転入力ノードに与えられる信号を減衰できる構成が図２２（ａ）の比較器９の非反転入力ノードに電気的に接続されていればよい。このような構成とすれば、図２２（ｂ）に示したように、Ａ変換とＡ＋Ｂ変換のランプ信号ＶＲＡＭＰの電位変化幅を、Ａ信号に基づいて設定することができる。これにより、Ａ変換のランプ信号ＶＲＡＭＰの電位変化幅がＡ＋Ｂ信号に基づいて設定するよりも小さくなる。よって、Ａ変換、Ａ＋Ｂ変換に要する期間を短縮することができる。
【０１８７】
［実施例１３］
本実施例では、撮像装置を用いた撮像システムの形態である。本実施例の撮像システムは、図２４に示した構成とすることができる。本実施例の撮像システムは、図１３に示した撮像システムに対し、表示部１５１２を有している点が異なる。表示部１５１２は全体制御・演算部１５１０の制御に基づいて、出力信号処理部から出力される画像の表示を行う。本実施例では、プレビューモードと、静止画を撮像する静止画撮像モードと、の一方ずつで撮像装置１５４を動作させる形態について説明する。プレビューモードとは、静止画撮像に先立って表示部１５１２に画像を表示するモードである。プレビューモードは本実施例の第１のモードであり、撮像モードは本実施例の第２のモードである。
【０１８８】
本実施例では、撮像装置１５４が出力する信号を、プレビューモードと静止画撮像モードとで別フレームの信号として読み出し、信号処理を行う。
【０１８９】
本実施例のプレビューモードは、画像の生成速度を優先するため、静止画撮像モードに対し、生成する画像の画質の低下を許容する。従って、図１７、図１９に示した動作において、閾値信号ＶｒｔｈとＡ＋Ｂ信号との比較を省略し、Ａ＋Ｂ変換にランプ信号Ｖｒ２を用いて行う形態とすれば良い。Ａ変換におけるランプ信号Ｖｒ１の単位時間当たりの電位変化量を大きくすることによって、図５に示した形態よりも、さらに期間ＴＡを短くすることができる。
【０１９０】
また、本実施例のプレビューモードでは、本実施例のプレビューモードでは、さらに画像の生成速度を速めるため、撮像装置１５４の全画素からではなく、一部の画素から画素信号を出力させるようにしても良い。
【０１９１】
次に、静止画撮像モードについて述べる。
【０１９２】
静止画撮像モードでは、撮像装置１５４からの焦点検出用信号の出力を省略することができる。つまり、図５、図１４（ａ）、図１５、図１７、図１９、図２２（ａ）、図２２（ｂ）、図２２（ｃ）、図２３（ｂ）に示した動作において、Ａ変換の動作を省略することができる。Ａ変換の動作を省略することによって、静止画を撮像する１フレームの動作において、Ａ変換の期間と、デジタルＡ信号をメモリ１３から出力させる期間と、を省くことができる。これにより、１枚の画像を生成するのに要する期間を、図５、図１４（ａ）、図１５、図１７、図１９、図２２（ａ）、図２２（ｂ）、図２２（ｃ）、図２３（ｂ）のそれぞれに示した動作よりも短縮することができる。また、Ａ変換を省略することにより、撮像装置１５４の消費電力を低減することができる。
【符号の説明】
【０１９３】
１、５１  フォトダイオード
２  垂直走査回路
７  垂直信号線
１０  画素内読み出し回路部
１４  水平走査回路
２３  マイクロレンズ
１００  画素
１０１  信号処理回路
【図１】
2013211832.tif 000003
【図２】
2013211832.tif 000004
【図３】
2013211832.tif 000005
【図４】
2013211832.tif 000006
【図５】
2013211832.tif 000007
【図６】
2013211832.tif 000008
【図７】
2013211832.tif 000009
【図８】
2013211832.tif 000010
【図９】
2013211832.tif 000011
【図１０】
2013211832.tif 000012
【図１１】
2013211832.tif 000013
【図１２】
2013211832.tif 000014
【図１３】
2013211832.tif 000015
【図１４】
2013211832.tif 000016
【図１５】
2013211832.tif 000017
【図１６】
2013211832.tif 000018
【図１７】
2013211832.tif 000019
【図１８】
2013211832.tif 000020
【図１９】
2013211832.tif 000021
【図２０】
2013211832.tif 000022
【図２１】
2013211832.tif 000023
【図２２】
2013211832.tif 000024
【図２３】
2013211832.tif 000025
【図２４】
2013211832.tif 000026
【手続補正書】
【提出日】平成25年1月16日(2013.1.16)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図２０
【補正方法】変更
【補正の内容】
【図２０】
2013211832.tif 000027