(57)【要約】【課題】  製造工程の短縮及び安定化が可能な半導体装置の製造方法を提供すること。【解決手段】  化合物半導体層１２表面に絶縁層１４を形成する工程と、絶縁層１４を除去し化合物半導体層１２を露出してなるスクライブライン２０を形成する工程と、化合物半導体層１２上に電極１６を形成する工程と、スクライブライン２０の化合物半導体層１２の露出面全体に酸化処理を実施することにより、露出面全体を被覆する酸化層３０を形成する工程と、酸化層３０が存在する状態で電極１６に対しメッキを施し、電極１６上に金属層２２を形成する工程と、を備えることを特徴とする半導体装置１００の製造方法。【選択図】図２
2013247151.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体層表面に絶縁層を形成する工程と、
前記絶縁層を除去し前記化合物半導体層を露出してなるスクライブラインを形成する工程と、
前記化合物半導体層上に電極を形成する工程と、
前記スクライブラインの前記化合物半導体層の露出面全体に酸化処理を実施することにより、前記露出面全体を被覆する酸化層を形成する工程と、
前記酸化層が存在する状態で前記電極に対しメッキを施し、前記電極上に金属層を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
化合物半導体層の表面に第１絶縁層およびその上に第２絶縁層を形成する工程と、
前記化合物半導体層上に電極を形成する工程と、
前記前記第２絶縁層を除去し前記第１絶縁層を露出してなるスクライブラインを形成する工程と、
前記第１絶縁層が存在する状態で前記電極に対しメッキを施し、前記電極上に金属層を形成する工程との順に実施することを特徴とする半導体装置の製造方法。
【請求項３】
前記酸化処理は、硝酸あるいは過酸化水素水を用いた薬品処理、酸素を用いたプラズマ処理および３００℃〜４００℃の熱酸化処理の何れかであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１絶縁層は、前記化合物半導体層の表面全面を酸化処理することにより形成された酸化層であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
前記酸化処理は、硝酸あるいは過酸化水素水を用いた薬品処理、酸素を用いたプラズマ処理および３００℃〜４００℃の熱酸化処理の何れかであることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記金属層を形成する工程の後、前記スクライブラインに酸化層が存在する状態で前記スクライブラインを切断し、前記半導体層装置を個片化させる工程を含むことを特徴とする請求項１、３、４または５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
化合物半導体上に電極を形成し、当該電極上にバンプ（半田ボール）を形成した半導体装置が知られている。また、電極とバンプを接合するための金属層を、電極上に形成する技術が知られている。当該金属層は、半導体装置のスクライブライン上に形成されることが好ましくない。従って、当該金属層を形成する際には、スクライブラインを含む電極以外の領域をレジストにより覆い、その上に金属層を形成した後に、レジストを除去することが知られている（例えば、特許文献１を参照）。
【先行技術文献】
【非特許文献】
【０００３】
【特許文献１】特開２０００−４０７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の半導体装置の製造方法によれば、スクライブラインをレジストで覆う工程のため、工程全体の長期化や、レジスト剥離による工程不良等の問題が生じていた。
【０００５】
本発明は、上記課題に鑑みなされたものであり、製造工程の短縮及び安定化が可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、化合物半導体層表面に絶縁層を形成する工程と、前記絶縁層を除去し前記化合物半導体層を露出してなるスクライブラインを形成する工程と、前記化合物半導体層上に電極を形成する工程と、前記スクライブラインの前記化合物半導体層の露出面全体に酸化処理を実施することにより、前記露出面全体を被覆する酸化層を形成する工程と、前記酸化層が存在する状態で前記電極に対しメッキを施し、前記電極上に金属層を形成する工程と、を備えることを特徴とする半導体装置の製造方法である。
【０００７】
本発明は、化合物半導体層の表面に第１絶縁層およびその上に第２絶縁層を形成する工程と、前記化合物半導体層上に電極を形成する工程と、前記前記第２絶縁層を除去し前記第１絶縁層を露出してなるスクライブラインを形成する工程と、前記第１絶縁層が存在する状態で前記電極に対しメッキを施し、前記電極上に金属層を形成する工程との順に実施することを特徴とする半導体装置の製造方法である。
【０００８】
上記構成において、前記酸化処理は、硝酸あるいは過酸化水素水を用いた薬品処理、酸素を用いたプラズマ処理および３００℃〜４００℃の熱酸化処理の何れかである構成とすることができる。
【０００９】
上記構成において、前記第１絶縁層は、前記化合物半導体層の表面全面を酸化処理することにより形成された酸化層である構成とすることができる。
【００１０】
上記構成において、前記酸化処理は、硝酸あるいは過酸化水素水を用いた薬品処理、酸素を用いたプラズマ処理および３００℃〜４００℃の熱酸化処理の何れかである構成とすることができる。
【００１１】
上記構成において、前記金属層を形成する工程の後、前記スクライブラインに酸化層が存在する状態で前記スクライブラインを切断し、前記半導体層装置を個片化させる工程を含む構成とすることができる。
【発明の効果】
【００１２】
本発明によれば、半導体装置の製造工程の短縮及び安定化を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、比較例に係る半導体装置の製造工程を示す図である。
【図２】図２は、実施例１に係る半導体装置の製造工程を示す図である。
【図３】図３は、実施例１の変形例に係る半導体装置の断面模式図である。
【図４】図４は、実施例２に係る半導体装置の製造工程を示す図である。
【発明を実施するための形態】
【００１４】
図１は、比較例に係る半導体装置２００の製造工程を示す図である。最初に、図１（ａ）に示すように、基板８０上に化合物半導体層８２、多層配線層８４、及び電極８６を順に形成する。更に、電極８６の周囲に、絶縁層８８を形成する。上記工程において、切断を行うためのスクライブライン９０の付近には、多層配線層８４及び絶縁層８８を形成せず、化合物半導体層８２の表面が露出した状態となるようにする。
【００１５】
次に、図１（ｂ）に示すように、スクライブライン９０付近において外部に露出した化合物半導体層８２上に、レジスト９２を形成する。次に、図１（ｃ）に示すように、レジスト９２が形成された状態で、電極８６の表面に無電解メッキ施し、金属層９４を形成する。このとき、金属及び半導体の層上には無電解メッキにより金属層が付着するが、絶縁層上には無電解メッキによる金属層が付着しない。このため、比較例では、スクライブライン９０上の化合物半導体層８２に金属層９４が付着するのを抑制するために、レジスト９２の形成を行っている。最後に、図１（ｄ）に示すように、レジスト９２の除去を行う。
【００１６】
比較例に係る半導体装置２００の製造工程では、図１（ｃ）のようにレジスト９２が形成された状態で金属層９４の形成を行うことにより、スクライブライン９０上における化合物半導体層８２上に、金属層９４が形成されることを抑制することができる。しかし、この製造方法では、レジスト９２の形成及び剥離を行うための追加工程が必要となり、製造工程が長期化してしまうことや、レジスト剥離等による工程不良が生じてしまうことが課題である。
【実施例１】
【００１７】
図２は、実施例１に係るＧａＡｓ系半導体装置１００の製造工程を示す図である。最初に、図１（ａ）に示すように、基板１０上に化合物半導体層１２を形成する。基板１０には、例えばＳｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ、サファイア等を用いることができる。化合物半導体層１２には、例えばＧａＡｓ系半導体（ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＧａＡｓ等）以外に窒化物半導体（ＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等）を用いることができる。本実施例では、基板１０上に、基板１０とは異なる組成の化合物半導体層１２を形成する場合を例に説明を行うが、当該化合物半導体層１２を基板として使用してもよい。この点については、後段で詳述する。
【００１８】
次に、図２（ａ）に示すように、化合物半導体層１２上に多層配線層１４を形成する。多層配線層１４は、絶縁層上に配線パターンが形成された配線層が複数積層された構成を有する。上記絶縁層としては例えばポリイミド、酸化シリコン、窒化シリコン等を、上記配線パターンとしては例えばＣｕ系やＡｌ系、Ａｕ系の金属を用いることができる。図２では、多層配線層１４の詳細な構成については省略して図示する。
【００１９】
次に、図２（ａ）に示すように、多層配線層１４上に電極１６を形成する。電極１６には、例えばＣｕ系やＡｌ系、Ａｕ系の金属を用いることができ、その厚みは例えば２μｍとすることができる。次に、図２（ａ）に示すように、電極１６の周囲に絶縁層１８を形成する。絶縁層１８には、例えばポリイミド、酸化シリコン、窒化シリコン等を用いることができ、その厚みは例えば３μｍとすることができる。
【００２０】
図２（ａ）に示す工程において、切断を行うためのスクライブライン２０上には、多層配線層１４、電極１６、及び絶縁層１８を形成しないようにする。例えば、上記の層を形成した後に、エッチング等により不要な部分を除去することができる。
【００２１】
次に、図２（ｂ）に示すように、スクライブライン２０上に位置する化合物半導体層１２の表面を変質させ、絶縁層３０（２ｎｍ程度。絶縁層３０は、数ｎｍ程度の膜厚が好ましい）を形成する。化合物半導体層１２の表面に酸化物（酸化層）を形成する方法としては、例えば薬品処理、プラズマ処理、熱処理等を採用することができる。
【００２２】
薬品処理を採用する場合、例えば、化合物半導体層１２（ＧａＡｓ系）の表面を酸化させるための薬品（例えば、硝酸（ＨＮＯ３）あるいは過酸化水素水（Ｈ２Ｏ２））を用い（３０秒浸す＋水洗）、化合物半導体層１２の酸化物である絶縁層３０（例えば、酸化ガリウムなど）を形成する方法を用いることができる。プラズマ処理を採用する場合、例えば、アッシング装置を用いＯ２を用いたプラズマ処理（例えば、３０００Ｗ、３０秒）により化合物半導体層１２の表面を酸化させ、酸化物である絶縁層３０（第１絶縁層）を形成する方法を用いることができる。熱処理を採用する場合、例えば、熱処理炉を用い（３５０℃×３０分）、化合物半導体層１２の表面を熱により酸化させ、酸化物である絶縁層３０を形成する方法を用いることができる。以上のように、化合物半導体層１２の表面を酸化処理することで、絶縁層３０を形成することができる。
【００２３】
次に、図２（ｃ）に示すように、化合物半導体層１２の表面が絶縁層３０へと変質した状態で、電極１６の表面に無電解メッキを施し、金属層２２を形成する。金属層としては、例えば基板１０側からＮｉ及びＡｕを順に積層した積層膜を用いることができる。図２（ｃ）では、金属層２２のうちＮｉ層を符号２４、Ａｕ層を符号２６で図示する。金属層２２の厚みの合計は、例えば３μｍとすることができる。このとき、化合物半導体層１２におけるスクライブライン２０上の領域は、絶縁層３０となっているため無電解メッキがされず、金属層２２が形成されない。
【００２４】
次に、図２（ｄ）に示すように、電極１６の表面に形成された金属層２２上に接続用の金属バンプ２８（例えば、半田ボール）を形成する。このとき、金属層２２の存在により、金属バンプ２８の材料となる金属（例えば、半田）の拡散が抑制される。そして、スクライブライン２０に沿って切断（ダイシング）を行うことすることにより、半導体装置を個片化する。このとき、スクライブライン２０上に金属層２２が形成されていないことから、ダイシングを容易に行うことができる。以上の工程により、実施例１に係る半導体装置が完成する。
【００２５】
実施例１に係る半導体装置の製造方法によれば、スクライブライン２０上に位置する化合物半導体層１２の表面に絶縁層３０を形成し、当該絶縁層３０が存在する状態で無電解メッキによる金属層２２の形成を行う。これにより、スクライブライン２０上に金属層２２が形成されることを抑制し、ダイシング工程における信頼性を高めることができる。また、比較例のようにレジストを別途形成・剥離する工程が不要であるため、当該工程による工程不良を抑制すると共に、全体の製造工程を短縮することができる。
【００２６】
実施例１では、多層配線層１４上に電極１６を形成する例について説明したが、多層配線層１４を形成せずに、化合物半導体層１２上に直接電極１６を形成してもよい。また、前述のように化合物半導体層１２を基板として使用してもよい。以下、この点について説明する。
【００２７】
図３は、実施例１の変形例に係る半導体装置１００ａの断面模式図であり、図２（ｃ）の工程に対応するものである。実施例１（図２）と共通する部材には同一の符号を付し、詳細な説明を省略する。図３に示すように、半導体装置１００ａでは、化合物半導体層５０上に多層配線層１４、電極１６、絶縁層１８、及び金属層２２が順に形成されており、化合物半導体層５０が半導体装置１００ａの基板として機能している。また、化合物半導体層５０のスクライブライン２０上における表面が変質し、絶縁層３０となっている。
【００２８】
以上のように、本明細書において「化合物半導体層」とは、基板上に基板とは別に形成される化合物半導体層と、基板として使用される化合物半導体層の両方を含むものである。化合物半導体層を基板として使用する場合、例えばＧａＡｓまたはＧａＮ等を用いることができる。
【実施例２】
【００２９】
実施例２は、実施例１とは異なる方法で絶縁層の形成を行う例である。
【００３０】
図４は、実施例２に係る半導体装置１１０の製造工程を示す図である。最初に、図４（ａ）に示すように、基板１０上に化合物半導体層１２、多層配線層１４、電極１６、及び絶縁層１８を順に形成する。これらの形成工程は実施例１と同様であり、詳細な説明を省略する。ここで、多層配線層１４は、化合物半導体層１２上に形成された第１絶縁層と、当該第１絶縁層上に形成された第２絶縁層とを含む。図４（ａ）〜（ｃ）では、多層配線層１４のうち第１絶縁層を符号４０、第２絶縁層を符号４２で図示する。（多層配線層１４の構成は、図２（ａ）と同様である）。第１絶縁層４０には、例えば酸化シリコン、窒化シリコン等を用いることができ、第１絶縁層４０は、プラズマＣＶＤ装置を用い形成することができる。第２絶縁層４２は、例えばポリイミドや、それ以外にもＢＣＢ（ベンゾシクロブテン）を用いることもできる。
【００３１】
次に、図４（ａ）に示すように、スクライブライン２０上に位置する多層配線層１４のうち第２絶縁層４２を除去する。このとき、多層配線層１４に含まれる第１絶縁層４０が、化合物半導体層１２の表面に残存するようにする。当該第１絶縁層４０は、実施例１における絶縁層３０と同様に、化合物半導体層１２の表面が無電解メッキされることを抑制する機能を有する。
【００３２】
次に、図４（ｂ）に示すように、化合物半導体層１２上に第１絶縁層４０が存在する状態で、電極１６の表面に無電解メッキを施し、金属層２２を形成する。金属層としては、実施例１と同様に、例えばＮｉ及びＡｕの積層膜を用いることができる。このとき、化合物半導体層１２におけるスクライブライン２０上の領域は、第１絶縁層４０となっているため無電解メッキがされず、金属層２２が形成されない。
【００３３】
次に、図４（ｃ）に示すように、スクライブライン２０上に存在する第１絶縁層４０を除去する。実施例１では、化合物半導体層１２の表面を変質させて第１絶縁層４０を形成していたため、チップ個片化のためのダイシング工程においてチッピングが発生せず、第１絶縁層４０を除去しなくともよかった。これに対し、実施例２では、化合物半導体層１２と第１絶縁層４０とは異なる層（膜）であるため、ダイシング工程におけるチッピングの発生を抑制するために、第１絶縁層４０を除去することが好ましい。
【００３４】
実施例２に係る半導体装置の製造方法によれば、多層配線層１４の除去時にスクライブライン２０上にその一部（第１絶縁層４０）を残存させ、当該第１絶縁層４０が存在する状態で無電解メッキによる金属層２２の形成を行う。これにより、スクライブライン２０上に金属層２２が形成されることを抑制し、ダイシング工程における信頼性を高めることができる。また、実施例２においても、比較例のようにレジストを別途形成・剥離する工程が不要であるため、当該工程による工程不良を抑制すると共に、全体の製造工程を短縮することができる。
【００３５】
なお、実施例２では、第１絶縁層４０を、化合物半導体層１２とは別の層として形成したが、第１絶縁層４０は、化合物半導体層１２の表面全面を酸化処理することにより形成された酸化層（実施例１の酸化層と同様の構成）としてもよい。この場合は、第１絶縁層４０の除去を行わずに、スクライブライン２０上に第１絶縁層４０が存在する状態で、スクライブライン２０の切断（半導体装置１１０の個片化）を行う。
【００３６】
実施例１〜２では、金属層２２としてＮｉ層２４及びＡｕ層２６の積層膜を用いる例について説明したが、金属層２２は当該２層構造に限定されるものではない。ただし、表面に形成される金属バンプの拡散を抑制するために、Ｎｉ、ＣｕまたはＰｄのいずれかを含むことが好ましい。
【００３７】
また、実施例１〜２では、金属層２２を無電解メッキで形成する例について説明したが、本発明では、金属層２２を無電解メッキ以外にも電解メッキで形成しても良い。この場合には、スクライブライン上の化合物半導体層１２の表面が酸化処理されていれば良い。化合物半導体層１２が低抵抗の場合には、化合物半導体層１２上にメッキが形成されるので、その表面は酸化処理されることが良い。
【００３８】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３９】
１０            基板
１２、５０      化合物半導体層
１４            多層配線層
１６            電極
１８            絶縁層
２０            スクライブライン
２２            金属層
２４            Ｎｉ層
２６            Ａｕ層
３０            絶縁層
４０            第１絶縁層
４２            第２絶縁層
１００、１１０  半導体装置
【図１】
2013247151.tif 000003
【図２】
2013247151.tif 000004
【図３】
2013247151.tif 000005
【図４】
2013247151.tif 000006