(57)【要約】【課題】ＤＳＰカードのバックプレーン上での実装スロット位置に依存することなく、各ＤＳＰカードのアドレス情報を重複なく割り当てて、維持整備を効率的に実施することのできるＤＳＰシステム及びＤＳＰカードのカードアドレス設定方法を得る。【解決手段】ホストＣＰＵは、バックプレーンに実装されているカードの種別情報を収集してＤＳＰカードが実装されているスロットを特定するとともに、特定したスロットに実装されているＤＳＰカードのそれぞれに対して、カードアドレス情報としてのカード番号を重複なく割り当て、これをＤＳＰシステムの起動時に各ＤＳＰカード内のバスプロトコル変換機能に設定する。一方、各ＤＳＰカードは、ホストＣＰＵによって自カードに設定されたカード番号を用いて所定の信号処理を実行する。【選択図】  図１
2013077090.tif 000002
【特許請求の範囲】
【請求項１】
複数枚のＤＳＰ（ディジタルシグナルプロセッサ）カードとこれらＤＳＰカードを管理制御するホストＣＰＵとが、複数のスロットを有する同一のバックプレーンに実装され共通のバスに接続されたディジタルシグナルプロセッサシステムであって、
前記ホストＣＰＵは、
前記パックプレーンの各スロットに実装されているカードの種別情報に基づいて、前記ＤＳＰカードの実装されているスロットを特定するカード探索手段と、
前記特定したスロットに実装されているＤＳＰカードに対してカードアドレス情報を割り当てるカードアドレス割当手段と、
前記ＤＳＰカードのそれぞれに対して前記カードアドレス情報及び信号処理プログラムを転送する転送手段と、
前記ＤＳＰカードを起動する起動指令手段とを有し、
前記ＤＳＰカードのそれぞれは、
前記ホストＣＰＵから転送される自カードに割り当てられたカードアドレス情報を記憶するカードアドレス記憶手段と、
前記ホストＣＰＵから転送される信号処理プログラムを記憶するプログラム記憶手段と、
前記ホストＣＰＵからの起動指令に基づき前記信号処理プログラムを実行するプログラム実行手段とを有することを特徴とするディジタルシグナルプロセッサシステム。
【請求項２】
前記ＤＳＰカードは、
内部メモリ及びこの内部メモリに記憶されるデータをＤＭＡ転送するＤＭＡコントローラを有するとともに、互いにカード内の内部バスに接続された複数のＤＳＰと、
前記複数のＤＳＰが接続された内部バスと前記バックプレーンのバスとの間のプロトコル変換を行うバスプロトコル変換機能と、
前記ホストＣＰＵから転送される信号処理プログラムを記憶する外部記憶装置と、
前記ＤＳＰの内部メモリに転送される初期化プログラムを保持する不揮発性メモリとを有し、
前記ホストＣＰＵから転送されるカードアドレス情報を前記バスプロトコル変換機能内に記憶することを特徴とする請求項１に記載のディジタルシグナルプロセッサシステム。
【請求項３】
前記ＤＳＰカードの有する複数のＤＳＰ中の一のＤＳＰはあらかじめ定められた第１のＤＳＰであり、この第１のＤＳＰは、前記ホストＣＰＵからの起動指令に基づき、このＤＳＰカード内の他のＤＳＰに対してブート指令を発行するとともに、これらブート指令を受けたＤＳＰは自身が実行する信号処理プログラムを前記外部記憶装置からロードし実行することを特徴とする請求項２に記載のディジタルシグナルプロセッサシステム。
【請求項４】
複数枚のＤＳＰ（ディジタルシグナルプロセッサ）カードとこれらＤＳＰカードを管理制御するホストＣＰＵとが、複数のスロットを有する同一のバックプレーンに実装され共通のバスに接続されたディジタルシグナルプロセッサシステムに用いるＤＳＰカードのアドレス設定方法であって、
前記ホストＣＰＵは、
前記バックプレーンの各スロットに実装されているすべてのカードの種別情報を収集し、
これら収集したカードの種別情報に基づいて、前記ＤＳＰカードの実装されているスロットを特定し、
前記特定したスロットに実装されているＤＳＰカードに対してカードアドレス情報を割り当て、
前記ＤＳＰカードのそれぞれに対し、割り当てたカードアドレス情報及び信号処理プログラムを転送し、
前記ＤＳＰカードのそれぞれに起動指令を送出し、
前記ＤＳＰカードのそれぞれは、
内部メモリ及びこの内部メモリに記憶されるデータをＤＭＡ転送するＤＭＡコントローラを有するとともに、互いにカード内の内部バスに接続された複数のＤＳＰと、
前記複数のＤＳＰが接続された内部バスと前記バックプレーンのバスとの間のプロトコル変換を行うバスプロトコル変換機能と、
前記ホストＣＰＵから転送される信号処理プログラムを記憶する外部記憶装置と、
前記ＤＳＰの内部メモリに転送される初期化プログラムを保持する不揮発性メモリとを有し、
前記ホストＣＰＵから転送される信号処理プログラムを前記外部記憶装置に記憶し、
前記ホストＣＰＵから転送される自カードに割り当てられたカードアドレス情報を前記バスプロトコル変換機能内に記憶し、
前記ホストＣＰＵからの起動指令を受けとって前記複数のＤＳＰのそれぞれが外部記憶装置から前記信号処理プログラムをロードし、
前記バスプロトコル変換機能内に記憶されたカードアドレス情報を参照しながら前記信号処理プログラムを実行することを特徴とするＤＳＰカードのアドレス設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、複数枚のディジタルシグナルプロセッサカードを有するディジタルシグナルプロセッサシステム及びこれに用いるディジタルシグナルプロセッサカードのカードアドレス設定方法に関する。
【背景技術】
【０００２】
ディジタルシグナルプロセッサ（以下ＤＳＰと表す）は信号処理に特化したプロセッサであり、従来はハードウェアを用いて実現していた信号処理機能をソフトウェア化してきた。ＤＳＰは使用可能なメモリ資源が乏しく、ＣＰＵ（中央演算装置）のようにＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）のような基本ソフトウェアを利用したり、複雑な処理を実行したりすることが困難なため、複数個のＤＳＰを１枚の基板に搭載したＤＳＰカードを構成し、カード内の各ＤＳＰには、例えば単機能化されたディジタルフィルタ処理やＦＦＴ処理等といった固定した信号処理を割り付けるとともに、各ＤＳＰ間を専用の高速通信回線や共通のデータバスにより接続する。
【０００３】
図７は、複数ｎ個のＤＳＰ７０３−１〜７０３−ｎを搭載したＤＳＰカード７０内の各ＤＳＰ間を、カード内においてデータバス７０５により接続したＤＳＰカードの一例を示すブロック図である。この事例では、さらに外部メモリ７０１がデータバスに接続されており、ＤＳＰカードの外部とはこの外部メモリを介してデータが授受される。また、各ＤＳＰがこの外部メモリをアクセスするタイミングをずらすことで、ＤＳＰカード内でのパイプライン型の信号処理が可能となり、より高速な信号処理に適用できる。
【０００４】
さらに、対象の信号処理の規模に応じて、この種のＤＳＰカードを複数枚用い、これらのＤＳＰカードを管理・制御するためのホストＣＰＵとともに同一のバックプレーン内に実装したＤＳＰシステムも開示されている（例えば、特許文献１参照。）。このように構成されたＤＳＰシステムにおいては、各ＤＳＰカードに対して、重複しないようにＤＳＰカードのアドレス情報が割り当てられる。このＤＳＰカードのアドレス情報は、例えば実装されるバックプレーンのスロット位置のＩＤ番号に対応づけられて割り当てられる。さらにこのスロット位置のＩＤ番号に対応づけて、あらかじめＤＳＰカードの実行する信号処理が割り付けられている。そして、各ＤＳＰカードの信号処理プログラムは、このアドレス情報を取り込んで、あらかじめ割り付けられた信号処理を実行するとともに、例えば各ＤＳＰカードが信号処理中にホストＣＰＵにアクセスする際などには、このＤＳＰカードのアドレス情報を用いて、アクセス対象のホストＣＰＵのメモリ空間のベースアドレス情報を取得している。
【０００５】
バックプレーンのスロット位置に対応したアドレス情報の設定については、例えばＶＭＥバス（ＶＥＲＳＡｍｏｄｕｌｅ  Ｅｕｒｏｃａｒｄ  ｂｕｓ）用ブリッジのＧｅｏｇｒａｐｈｉｃａｌ  Ａｄｄｒｅｓｓ機能等を用いて、重複しないようにスロット位置毎に連番を付与することができる。なお、ＶＭＥバスのＧｅｏｇｒａｐｈｉｃａｌ  Ａｄｄｒｅｓｓ機能に関連する技術として、特許文献２にはスロット位置情報を補完する技術が、また特許文献３にはスロット位置情報を利用する技術が、それぞれ開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２０５７３号公報
【特許文献２】特開２００７−３１０４７４号公報
【特許文献３】特開平８−２４１２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、このようなＤＳＰシステムのハードウェア及びソフトウェアのデバッグの際には、デバッグ用に計測ツール等をバックプレーンに追加挿入する。その際には、複数のＤＳＰカードのスロット位置も一時的に変更することが必要となる場合がある。
【０００８】
しかしながら、スロット位置が変更されると、それぞれのＤＳＰカードは変更後のスロット位置に基づいて処理を実行することになる。従って、例えば上述した事例のように、ＤＳＰカードのアドレス情報をその実装スロット位置情報に対応させておくと、ＤＳＰカードのスロット位置を変更したことにより、そのＤＳＰカードがアクセス対象とするホストＣＰＵのメモリ空間のベースアドレス情報も変わってしまい、当初の状態を再現することができなかった。また、場合によってはソフトウェアが動作しないという事象も発生し、デバッグ作業を含むＤＳＰシステムの整備・維持に支障を来していた。
【０００９】
本発明の実施形態は、上述の事情を考慮してなされたものであり、ＤＳＰカードのバックプレーン上での実装スロット位置に依存することなく、各ＤＳＰカードのアドレス情報を重複なく割り当てることによって、維持整備を効率的に実施することのできるＤＳＰシステム及びＤＳＰカードのカードアドレス設定方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本実施形態に係るＤＳＰシステムは、複数枚のＤＳＰ（ディジタルシグナルプロセッサ）カードとこれらＤＳＰカードを管理制御するホストＣＰＵとが、複数のスロットを有する同一のバックプレーンに実装され共通のバスに接続されたディジタルシグナルプロセッサシステムであって、前記ホストＣＰＵは、前記パックプレーンの各スロットに実装されているカードの種別情報に基づいて、前記ＤＳＰカードの実装されているスロットを特定するカード探索手段と、前記特定したスロットに実装されているＤＳＰカードに対してカードアドレス情報を割り当てるカードアドレス割当手段と、前記ＤＳＰカードのそれぞれに対して前記カードアドレス情報及び信号処理プログラムを転送する転送手段と、前記ＤＳＰカードを起動する起動指令手段とを有し、前記ＤＳＰカードのそれぞれは、前記ホストＣＰＵから転送される自カードに割り当てられたカードアドレス情報を記憶するカードアドレス記憶手段と、前記ホストＣＰＵから転送される信号処理プログラムを記憶するプログラム記憶手段と、前記ホストＣＰＵからの起動指令に基づき前記信号処理プログラムを実行するプログラム実行手段とを有することを特徴とする。
【００１１】
また、本実施形態に係るＤＳＰカードのアドレス設定方法は、複数枚のＤＳＰ（ディジタルシグナルプロセッサ）カードとこれらＤＳＰカードを管理制御するホストＣＰＵとが、複数のスロットを有する同一のバックプレーンに実装され共通のバスに接続されたディジタルシグナルプロセッサシステムに用いるＤＳＰカードのアドレス設定方法であって、前記ホストＣＰＵは、前記バックプレーンの各スロットに実装されているすべてのカードの種別情報を収集し、これら収集したカードの種別情報に基づいて、前記ＤＳＰカードの実装されているスロットを特定し、前記特定したスロットに実装されているＤＳＰカードに対してカードアドレス情報を割り当て、前記ＤＳＰカードのそれぞれに対し、割り当てたカードアドレス情報及び信号処理プログラムを転送し、前記ＤＳＰカードのそれぞれに起動指令を送出し、前記ＤＳＰカードのそれぞれは、内部メモリ及びこの内部メモリに記憶されるデータをＤＭＡ転送するＤＭＡコントローラを有するとともに、互いにカード内の内部バスに接続された複数のＤＳＰと、前記複数のＤＳＰが接続された内部バスと前記バックプレーンのバスとの間のプロトコル変換を行うバスプロトコル変換機能と、前記ホストＣＰＵから転送される信号処理プログラムを記憶する外部記憶装置と、前記ＤＳＰの内部メモリに転送される初期化プログラムを保持する不揮発性メモリとを有し、前記ホストＣＰＵから転送される信号処理プログラムを前記外部記憶装置に記憶し、前記ホストＣＰＵから転送される自カードに割り当てられたカードアドレス情報を前記バスプロトコル変換機能内に記憶し、前記ホストＣＰＵからの起動指令を受けとって前記複数のＤＳＰのそれぞれが外部記憶装置から前記信号処理プログラムをロードし、前記バスプロトコル変換機能内に記憶されたカードアドレス情報を参照しながら前記信号処理プログラムを実行することを特徴とする。
【図面の簡単な説明】
【００１２】
【図１】本実施形態のＤＳＰシステムの一例を示すブロック図。
【図２】ＶＭＥ６４ｘシャーシと実装されたカードをモデル化して例示した説明図。
【図３】カードの探索結果及びそれに基づいたカード番号の割り当ての一例を示す説明図。
【図４】ホストＣＰＵの動作を説明するためのフローチャート。
【図５】第１のＤＳＰの動作を説明するためのフローチャート。
【図６】第１のＤＳＰ以外のＤＳＰの動作を説明するためのフローチャート。
【図７】従来のＤＳＰカードの構成の一例を示すブロック図。
【発明を実施するための形態】
【００１３】
以下に、本実施形態のＤＳＰシステム及びＤＳＰカードのカードアドレス設定方法について、図１〜図６を参照して説明する。
【実施例】
【００１４】
図１は、本実施形態のＤＳＰシステムの一例を示すブロック図である。このＤＳＰシステム１は、ホストＣＰＵ２、及び同一に構成された複数（ｍ）枚のＤＳＰカード３−１〜３−ｍから構成され、これらは図示しない複数のスロットを有する同一のバックプレーンの各スロットに実装されている。そして、バックプレーンに実装された状態において、これらホストＣＰＵ２、及びＤＳＰカード３−１〜３−ｍは、共通のデータバス４に接続されている。本実施例においては、この共通のデータバス４は、例えばＶＭＥバスとしている。
【００１５】
また、図２は、データバス４にＶＭＥバスを用いたバックプレーンの一例としてＶＭＥ６４ｘシャーシをとりあげ、これにホストＣＰＵ及び２枚のＤＳＰカードが実装された事例をモデル化して示した説明図である。この事例では、ＶＭＥ６４ｘシャーシは、カードを実装可能な２１のスロットを有しており、その第１スロットにホストＣＰＵ２が、第５スロット及び第１１スロットにＤＳＰカード３が実装されている場合を例示している。実装されたこれらのカードは、バックプレーンにおいてＶＭＥバスにより互いに接続され、ＤＳＰシステム１を構成している。
【００１６】
ホストＣＰＵ２は、演算制御を行うＣＰＵに加え、図示しないがＲＯＭ、ＲＡＭ、ＨＤＤ等の記憶部、データバスや各種入出力デバイスを含む入出力部を有するコンピューティング装置であり、例えば、汎用の基本ソフトウェア（ＯＳ）や各種のデバイスドライバとともに、各種の応用プログラムがインストールされている。そして、バックプレーンの各スロットに実装されているカードの種別情報に基づき、ＤＳＰカードの実装されているスロットを特定するカード探索手段、特定したスロットに実装されている各ＤＳＰカード３に対してカードアドレス情報を割り当てるカードアドレス割当手段、各ＤＳＰカードに対してカードアドレス情報及び信号処理プログラムを転送する転送手段、及びＤＳＰカードを起動する起動指令手段を有している。本実施例においては、これらの機能は上記した応用プログラムを含むソフトウェアにより実現されるものとしている。
【００１７】
カード探索手段では、バックプレーンの各スロットに実装されているカードの種別情報を収集する。カードの種別情報は、本実施例においては例えばＡＮＳＩ／ＶＩＴＡ１−１９９４  ＶＭＥ６４で定義されたＣＲ／ＣＳＲレジスタから収集する。この手法では、各スロット毎に、そのスロットにカードが実装されていればそのカードの種別に対応した特定の値が、また実装されていなければその旨を示す値が、それぞれカードの種別情報として収集される。
【００１８】
収集されたカードの種別情報に基づいたカードの探索結果の一例を図３（ａ）に示す。図３（ａ）は、各カードが、図２に示した事例のようにバックプレーンの各スロットに実装されている場合の探索結果である。そして、この探索結果から、ＤＳＰカード３が実装されているバックプレーンのスロットを特定する。図３（ａ）の事例では、スロット番号５及びスロット番号１１が、ＤＳＰカード３の実装されたスロットとして特定される。
【００１９】
カードアドレス割当手段では、特定したスロットに実装されているＤＳＰカード３のそれぞれに対して、重複しないようにそのカードアドレス情報を割り当てる。図３（ａ）の探索結果に対してカードアドレス情報を割り当てた一例を、図３（ｂ）に示す。図３（ｂ）の事例では、カードアドレス情報として、各ＤＳＰカード３に対して１から順番に整数値のカード番号を割り当てている。
【００２０】
転送手段では、ＤＳＰカード３に対して信号処理プログラム、及びそのＤＳＰカードのカードアドレス情報としてのカード番号を送出する。信号処理プログラムは、ホストＣＰＵ２の記憶部、または入出力部経由で接続された外部記憶装置等に格納されており、あらかじめＶＭＥバスで定義された手法により、ＤＳＰカード３の外部記憶装置３２に送出する。また、カード番号は、本実施例においてはＤＳＰカード３のバスプロトコル変換機能３３内に設定するものとしている。
【００２１】
起動指令手段は、ＤＳＰカード３に対して所定の信号処理プログラムをロードして信号処理を開始させるための指令を送出する。
【００２２】
次に、ＤＳＰカード３の構成について説明する。ＤＳＰカード３は、ディジタル信号処理を行う複数（ｎ）個のＤＳＰ３１−１〜３１−ｎ、外部記憶装置３２、バスプロトコル変換機能３３、及びフラッシュＲＯＭ３４を備えている。ｎ個のＤＳＰ３１−１〜３１−ｎは、それぞれに小容量の記憶領域を有する内部メモリ及びＤＭＡコントローラ（ＤＭＡＣ）を備えており、データカード３内のデータバス３５に共通に接続されている。そして、ＤＭＡコントローラ経由で、外部記憶装置３２内の信号処理プログラムやフラッシュＲＯＭ３４内のブート制御プログラム等を内部メモリに記憶するとともにこれらを実行する。
【００２３】
外部記憶装置３２は、例えばページメモリのような大容量のメモリであり、ホストＣＰＵ２から転送される信号処理プログラムを記憶する。バスプロトコル変換機能３３は、例えばＦＰＧＡ等のプログラマブルロジックデバイスとして機能単位にまとめられており、データバス４（ＶＭＥバス）とＤＳＰカード３内のデータバス３５、ならびに外部記憶装置３２及びフラッシュＲＯＭ３４のメモリバスとの間を接続するためのプロトコル変換を行う。本実施例においては、ホストＣＰＵ２から転送されるカードアドレス情報としてのカード番号を、このバスプロトコル変換機能３３に記憶するものとしている。
【００２４】
フラッシュＲＯＭ３４は、各ＤＳＰ３１−１〜３１−ｎによって実行される初期化等を含むブート制御プログラムが格納されており、ＤＳＰカード３の電源投入あるいはリセット直後に各ＤＳＰ３１に転送される。
【００２５】
また、本実施例においては、ｎ個のＤＳＰ３１−１〜３１−ｎのうちの一つのＤＳＰ（例えばＤＳＰ３１−１、以下、これを第１のＤＳＰと表す）が、ホストＣＰＵ２からの起動指令に基づいて他のＤＳＰ（例えばＤＳＰ３１−２〜３１−ｎ）に対してブート指令を発行するよう構成されているものとしている。なお、その動作については後述する。
【００２６】
次に、前出の図１ないし図３、ならびに図４ないし図６のフローチャートを参照して、上述のように構成された本実施形態のＤＳＰシステムの動作について説明する。なお、以下の説明においても、データバス４にＶＭＥバスを用いているものとして説明する。
【００２７】
図４はホストＣＰＵ２の動作を説明するためのフローチャートである。また、図５は、ＤＳＰカード３内のｎ個のＤＳＰの中で、他のＤＳＰに対してブート指令を発行するように構成された第１のＤＳＰ（例えばＤＳＰ３１−１）の動作を説明するためのフローチャートであり、図６はそれ以外のＤＳＰ（例えばＤＳＰ３１−２〜３１−ｎ）の動作を説明するためのフローチャートである。
【００２８】
はじめに、図４を参照して、ホストＣＰＵ２の動作を説明する。ホストＣＰＵ２が動作を開始すると、ホストＣＰＵ２は、まずバックプレーンの各スロットに実装されているカードの種別情報を収集する。本実施例ではＡＮＳＩ／ＶＩＴＡ１−１９９４  ＶＭＥ６４で定義された手法により、各スロット毎に実装されたカードの種別に対応した特定の値がカードの種別情報として収集され、その結果は、例えば図３（ａ）の事例のように内部に保持される（ＳＴ４０１）。次いで、ホストＣＰＵ２は、この収集結果に基づきＤＳＰカード３が実装されているバックプレーンのスロットを特定する（ＳＴ４０２）。そして、特定したスロットに実装されたＤＳＰカード３のそれぞれに対して、重複なきようにそのカードアドレス情報としてのカード番号を、例えば図３（ｂ）の事例のように割り当てる（ＳＴ４０３）。
【００２９】
次いで、ホストＣＰＵ２は、実装されているＤＳＰカードによる信号処理を起動するため、すべてのＤＳＰカード３に対して順次、信号処理プログラム、及びカード番号を転送し、信号処理を開始させるための起動指令を送出するステップを繰り返す（ＳＴ４０４〜ＳＴ４１４）。すなわち、対象のＤＳＰカード３のステータスを調べ（ＳＴ４０５）、起動開始準備が完了していれば（ＳＴ４０６のＹＥＳ）、ＤＳＰカード３に転送する信号処理プログラムを転送用の記憶領域等に読み込んで転送に備える（ＳＴ４０７）。そして、この信号処理プログラムをＤＳＰカード３内の外部記憶装置３２に転送する。
【００３０】
本実施例では、あらかじめＶＭＥバスで定義された手法を用いて転送を行う。すなわち、まず転送対象のＤＳＰカード３の外部記憶装置３２をＶＭＥアドレスＰに割り付け（ＳＴ４０８）、割り付けた外部記憶装置３２をＶＭＥバスに開放した上で（ＳＴ４０９）、外部記憶装置３２に信号処理プログラムを転送する（ＳＴ４１０）。さらに、ＤＳＰカード３内のバスプロトコル変換機能３３に、カードアドレス情報としてのカード番号を設定する（ＳＴ４１１）。そして、外部記憶装置３２をＶＭＥアドレスＰから解除する（ＳＴ４１２）。
【００３１】
次いで、ホストＣＰＵ２は、ＤＳＰカード３に対する信号処理の起動指令として、ブート開始指令を送出する。この指令を受けたＤＳＰカード３は、外部記憶装置３２に転送された信号処理プログラムを自カード内の各ＤＳＰにロードし、所定の信号処理を開始する。
【００３２】
次に、図５を参照して、ＤＳＰカード３内の第１のＤＳＰの動作を説明する。この第１のＤＳＰは、ホストＣＰＵ２からＤＳＰカード３に送出されるブート開始指令を受けて、同じＤＳＰカード内の他のＤＳＰをブートして信号処理を開始させた後、自身も割り付けられた信号処理を開始・実行する。
【００３３】
まず、ＤＳＰカード３に電源が投入されると、第１のＤＳＰは、フラッシュＲＯＭ３４に格納されている初期化等を含むブート制御プログラムをロードして各種設定等を行った後（ＳＴ５０１）、ホストＣＰＵからのブート開始指令を待つ（ＳＴ５０２）。ブート開始指令を受けとると（ＳＴ５０２のＹＥＳ）、第１のＤＳＰは、同一ＤＳＰカード内の他のＤＳＰに対して起動の対象か否かを判定しながら、起動対象のＤＳＰに対してはブート指令を発行し起動する（ＳＴ５０３〜ＳＴ５０６）。これら第１のＤＳＰにより起動されたＤＳＰ（第１のＤＳＰ以外のＤＳＰ）の動作については後述する。
【００３４】
次いで、第１のＤＳＰは、自身に割り付けられた信号処理プログラムを、ＤＭＡコントローラを用いて外部記憶装置３２から読みこみ、実行を開始する。すなわち、ＤＭＡ完了ベクタに内部メモリの先頭アドレスを指定し（ＳＴ５０７）、ＤＭＡコントローラを用いて外部記憶装置３２から所定の信号処理プログラムを内部メモリにロードする（ＳＴ５０８）。そして、ＤＭＡ転送完了の割込を受けて、内部メモリの先頭番地から処理を開始することにより、ロードした信号処理プログラムの実行を開始する（ＳＴ５０９）。
【００３５】
そして、例えば、後述するようにこのＤＳＰカード３内の各ＤＳＰにより処理され外部記憶装置３２に保持されている処理データをホストＣＰＵ２に転送する際などは、ホストＣＰＵ２によってバスプロトコル変換機能３３に設定された自カードのカード番号に基づいて、転送先となるホストＣＰＵ２のメモリ空間のアドレス情報を得ている（ＳＴ５１０）。これにより、バックプレーン上でのＤＳＰカード３の実装位置に依存することなく、このＤＳＰカードがアクセスすべきホストＣＰＵ２の所定のメモリ空間へアクセスすることが可能となる。
【００３６】
最後に、図６を参照して、ＤＳＰカード３内の第１のＤＳＰ以外のＤＳＰの動作を説明する。これらのＤＳＰは、いずれも電源投入後、リセット信号が解除されると、フラッシュＲＯＭ３４に格納されている初期化等を含むブート制御プログラムをロードして初期設定を行い、起動に際しての自己診断を行った後、第１のＤＳＰからのブート指令を待つ（ＳＴ６０１〜ＳＴ６０４）。そして、ブート指令を受けると（ＳＴ６０４のＹＥＳ）、ＤＭＡコントローラを用いて外部記憶装置３２から対象となる信号処理プログラムをロードし、ロード完了後はこのプログラムの実行を開始する（ＳＴ６０５〜ＳＴ６０７）。なお、これらの動作は、第１のＤＳＰにおけるＳＴ５０７〜ＳＴ５０９の動作ステップと同様であるので、詳細な説明は省略する。そして、それぞれのＤＳＰに割り付けられた信号処理プログラムが実行されると、その処理結果は、例えば外部記憶装置３２に書き込まれ、さらに第１のＤＳＰによってホストＣＰＵ２に転送される（ＳＴ６０８）。
【００３７】
以上説明したように、本実施形態のＤＳＰシステムにおいては、ホストＣＰＵは、バックプレーンに実装されているカードの種別情報を収集してＤＳＰカードが実装されているスロットを特定するとともに、特定したスロットに実装されているＤＳＰカードのそれぞれに対して、カードアドレス情報としてのカード番号を重複なく割り当て、これをＤＳＰシステムの起動時に各ＤＳＰカード内のバスプロトコル変換機能に設定している。そして、各ＤＳＰカードは、ホストＣＰＵによって自カードに設定されたカード番号を用いて所定の信号処理を実行する。
【００３８】
これにより、ＤＳＰカードのバックプレーン上での実装スロット位置に依存することなく、各ＤＳＰカードのアドレス情報を重複なく割り当てることができ、ＤＳＰカードの実装位置を変更した場合においても、その影響がＤＳＰシステム内のソフトウェアに及ぶことがないので、ハードウェア及びソフトウェアを含むＤＳＰシステム全体の維持・整備等を効率的に実施することができる。
【００３９】
なお、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４０】
１  ＤＳＰシステム
２  ホストＣＰＵ
３、７０  ＤＳＰカード
４、７０５  データバス
３１、７０３  ＤＳＰ
３２  外部記憶装置
３３  バスプロトコル変換機能
３４、７０２  フラッシュＲＯＭ
７１  入力装置
７２  出力装置
７０１  外部メモリ
７０４  出力機能
【図１】
2013077090.tif 000003
【図２】
2013077090.tif 000004
【図３】
2013077090.tif 000005
【図４】
2013077090.tif 000006
【図５】
2013077090.tif 000007
【図６】
2013077090.tif 000008
【図７】
2013077090.tif 000009