(57)【要約】【課題】本発明は、検出電流を確保する温度モニタ素子を備えた炭化珪素半導体装置とその製造方法の提供を目的とする。【解決手段】本発明の炭化珪素半導体装置は、炭化珪素エピタキシャル基板３に形成されたＭＯＳＦＥＴ部４と、炭化珪素エピタキシャル基板３上に分離絶縁膜６を介して形成された温度モニタ素子５を備える。温度モニタ素子５は、分離絶縁膜６上に形成されたｎ型多結晶シリコン層１２と、これに隣接して分離絶縁膜６上に形成されたｐ型多結晶シリコン層１４と、ｎ型多結晶シリコン層１２に隣接して分離絶縁膜６上に形成され、ｎ型多結晶シリコン層１２と対になってｐ型多結晶シリコン層１４を挟みバイポーラトランジスタを形成するｎ型多結晶シリコン層１３と、ｐ型多結晶シリコン層１４及びｎ型多結晶シリコン層１３と電気的に接触するアノード電極１８と、ｎ型多結晶シリコン層１３と電気的に接触する第２の電極１９とを備える。【選択図】図１
2013201357.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板と、
前記炭化珪素基板に形成された炭化珪素半導体素子と、
前記炭化珪素基板上に絶縁膜を介して形成された温度モニタ素子とを備え、
前記温度モニタ素子は、
前記絶縁膜上に形成された第１導電型の第１の多結晶シリコン層と、
前記第１の多結晶シリコン層に隣接して前記絶縁膜上に形成された第２導電型の第２の多結晶シリコン層と、
前記第２の多結晶シリコン層に隣接して前記絶縁膜上に形成され、前記第１の多結晶シリコン層と対になって前記第２の多結晶シリコン層を挟むことによりバイポーラトランジスタ構造を形成する第１導電型の第３の多結晶シリコン層と、
前記第１の多結晶シリコン層及び前記第２の多結晶シリコン層と電気的に接触する第１の電極と、
前記第３の多結晶シリコン層と電気的に接触する第２の電極とを備える、
炭化珪素半導体装置。
【請求項２】
前記第１導電型はｎ型であり、前記第２導電型はｐ型である、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第１の電極はＴｉまたはＮｉを材料とする、
請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記第２の多結晶シリコン層は、幅が０．２μｍ以上１μｍ未満であることを特徴とする、
請求項１〜３のいずれかに記載の炭化珪素半導体装置。
【請求項５】
前記第２の多結晶シリコン層は、第１の多結晶シリコン層の２辺と接するＬ字型であり、
第３の多結晶シリコン層は、前記第１の多結晶シリコン層の前記２辺のうちの一辺と対向して配置され、
前記第１の電極は、前記第１の多結晶シリコン層と前記第３の多結晶シリコン層に挟まれていない領域で前記第１及び第２の多結晶シリコン層と電気的に接触する、
請求項１〜４のいずれかに記載の炭化珪素半導体装置。
【請求項６】
（ａ）炭化珪素基板上に形成されたゲート多結晶シリコン層を備えた炭化珪素半導体素子を前記炭化珪素基板に形成する工程と、
（ｂ）前記工程（ａ）の後、前記炭化珪素基板上に絶縁膜を前記ゲート多結晶シリコン層を覆って形成する工程と、
（ｃ）前記工程（ｂ）の後、前記絶縁膜上に多結晶シリコン層を堆積する工程と、
（ｄ）前記多結晶シリコン層に選択的に第１導電型不純物と第２導電型不純物を注入し、第２導電型の第２の多結晶シリコン層と、これを挟む第１導電型の第１、第３の多結晶シリコン層を形成することによりバイポーラトランジスタ構造を形成する工程と、
（ｅ）前記第１の多結晶シリコン層及び前記第２の多結晶シリコン層と電気的に接触する第１の電極を形成する工程と、
（ｆ）前記第３の多結晶シリコン層と電気的に接触する第２の電極を形成する工程とを備える、炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワーデバイスの過熱を防止するための温度センス素子を備えた炭化珪素半導体装置に関する。
【背景技術】
【０００２】
パワーエレクトロニクス機器において、電気モータ等の負荷を駆動するための電力供給を実行・停止するためのスイッチング素子として、シリコンＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられている。近年では、１ｋＶ前後からそれ以上の高圧領域では炭化珪素ＭＯＳＦＥＴの適用も検討されている。いずれも、絶縁ゲート型半導体装置がスイッチング素子として用いられる。
【０００３】
負荷が短絡状態となるなどの理由でスイッチング素子に過電流が流れると、スイッチング素子が破壊されるおそれがある。そのため、電流センス素子によって過電流を検出し、スイッチング素子をオフすることで素子破壊を防ぐことが従来から行われている。また、スイッチング素子は定格温度、つまりスイッチング素子が正常に動作することを保証する最高温度が定められており、素子を保護するために定格温度以上では駆動を停止する必要がある。
【０００４】
そのため、例えば特許文献１では、素子近傍の半導体基板表面にｐｎ接合ダイオード素子を配置し、ダイオード素子の順方向電圧降下を測定することで素子温度を検出している。ダイオード素子を構成する多結晶シリコンをレーザアニールによる局所的な再結晶化によって単結晶化しているので、結晶粒界による順位の影響を受けて出力が不安定になることを防ぐ効果がある。
【０００５】
また特許文献２では、シリコン基板内部に作成した縦型バイポーラトランジスタにおけるｐｎ接合の順方向電圧降下を測定することで、素子温度を検出することが可能な半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１-１８６７６号公報
【特許文献２】特開２００７−２９４６７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の従来例は、いずれもｐｎ接合ダイオードを用いて温度を検出している。この場合、温度モニタ素子に１００μＡ程度の電流を流し、そのときの順方向電圧降下が温度依存性を有することを利用して温度を検出する。
【０００８】
温度モニタ素子を半導体基板上に形成すると、配線を引き出すために蒸着などの方法によって金属を半導体基板上に形成する必要がある。その場合、選択する金属によっては金属−シリコン間のコンタクト抵抗が大きくなり、ｐｎ接合に流れる電流を制限してしまうという問題がある。また、コンタクト抵抗のばらつきにより検出誤差が発生するという問題もある。
【０００９】
特に炭化珪素デバイスでは、格子定数の違いから適用する金属に制限がある。そのため、一般的にバリアメタルとして使用されるＴｉやＮｉなどｐ型層とのコンタクト抵抗が高い金属を電極に採用すると、十分な検出電流を確保できなくなってしまう。炭化珪素デバイスでは、特性の変動などを抑制するために、多結晶シリコン層に対してシリサイドを用いない電極構成を取ることがあるので、この場合に検出電流の確保はより困難になる。
【００１０】
本発明は上述の問題に鑑み、十分な検出電流を確保する温度モニタ素子を備えた炭化珪素半導体装置とその製造方法の提供を目的とする。
【課題を解決するための手段】
【００１１】
本発明の炭化珪素半導体装置は、炭化珪素基板と、炭化珪素基板に形成された炭化珪素半導体素子と、炭化珪素基板上に絶縁膜を介して形成された温度モニタ素子とを備え、温度モニタ素子は、絶縁膜上に形成された第１導電型の第１の多結晶シリコン層と、第１の多結晶シリコン層に隣接して絶縁膜上に形成された第２導電型の第２の多結晶シリコン層と、第２の多結晶シリコン層に隣接して絶縁膜上に形成され、第１の多結晶シリコン層と対になって第２の多結晶シリコン層を挟むことによりバイポーラトランジスタ構造を形成する第１導電型の第３の多結晶シリコン層と、第１の多結晶シリコン層及び第２の多結晶シリコン層と電気的に接触する第１の電極と、第３の多結晶シリコン層と電気的に接触する第２の電極とを備える。
【００１２】
また、本発明の炭化珪素半導体装置の製造方法は、（ａ）炭化珪素基板上に形成されたゲート多結晶シリコン層を備えた炭化珪素半導体素子を炭化珪素基板に形成する工程と、（ｂ）工程（ａ）の後、炭化珪素基板上に絶縁膜をゲート多結晶シリコン層を覆って形成する工程と、（ｃ）工程（ｂ）の後、絶縁膜上に多結晶シリコン層を堆積する工程と、（ｄ）多結晶シリコン層に選択的に第１導電型不純物と第２導電型不純物を注入し、第２導電型の第２の多結晶シリコン層と、これを挟む第１導電型の第１、第３の多結晶シリコン層を形成することによりバイポーラトランジスタ構造を形成する工程と、（ｅ）第１の多結晶シリコン層及び第２の多結晶シリコン層と電気的に接触する第１の電極を形成する工程と、（ｆ）第３の多結晶シリコン層と電気的に接触する第２の電極を形成する工程とを備える。
【発明の効果】
【００１３】
本発明の炭化珪素半導体装置では、ダイオード接続したバイポーラトランジスタにより温度モニタ素子を構成しているので、第１の多結晶シリコン層と第１の電極のコンタクト抵抗の影響を受けないバイポーラ電流により、検出電流を大きくすることが可能である。
【００１４】
また、本発明の炭化珪素半導体装置の製造方法は、（ｄ）多結晶シリコン層に選択的に第１導電型不純物と第２導電型不純物を注入し、第２導電型の第２の多結晶シリコン層と、これを挟む第１導電型の第１、第３の多結晶シリコン層を形成することによりバイポーラトランジスタ構造を形成する工程と、（ｅ）第１の多結晶シリコン層及び第２の多結晶シリコン層と電気的に接触する第１の電極を形成する工程と、（ｆ）第３の多結晶シリコン層と電気的に接触する第２の電極を形成する工程とを備える。このようにしてダイオード接続したバイポーラトランジスタを形成し、これを温度モニタ素子とすることにより、第１の多結晶シリコン層と第１の電極のコンタクト抵抗の影響を受けないバイポーラ電流により、検出電流を大きくすることが可能である。
【図面の簡単な説明】
【００１５】
【図１】本発明の炭化珪素半導体装置の断面図である。
【図２】本発明の温度モニタ素子の平面図である。
【図３】本発明の温度モニタ素子の断面図である。
【図４】本発明の温度モニタ素子の等価回路図である。
【図５】本発明の温度モニタ素子の電圧−電流特性を示す図である。
【図６】本発明の温度モニタ素子の電圧−温度特性を示す図である。
【図７】本発明の炭化珪素半導体装置の等価回路図である。
【図８】本発明の炭化珪素半導体装置の製造工程を示す断面図である。
【図９】本発明の炭化珪素半導体装置の製造工程を示す断面図である。
【図１０】本発明の炭化珪素半導体装置の製造工程を示す断面図である。
【図１１】本発明の炭化珪素半導体装置の製造工程を示す断面図である。
【図１２】本発明の炭化珪素半導体装置の製造工程を示す断面図である。
【図１３】本発明の炭化珪素半導体装置のチップ配置図である。
【図１４】本発明の炭化珪素半導体装置のチップ配置図である。
【発明を実施するための形態】
【００１６】
（実施の形態１）
＜構成＞
図１は、本発明の実施の形態１に係る炭化珪素半導体装置の断面図である。本明細書では第１導電型をｎ型とし、第２導電型をｐ型として説明するが、逆であっても良い。炭化珪素半導体装置は、ｎ型の炭化珪素基板１と、炭化珪素基板１の第１主面上に形成されたｎ型の炭化珪素ドリフト層２からなる炭化珪素エピタキシャル基板３を備え、炭化珪素半導体素子であるＭＯＳＦＥＴ部４とＭＯＳＦＥＴ部４の温度を測定するための温度モニタ素子５を備えている。
【００１７】
炭化珪素ドリフト層２の表面側には、ｐ型のベース領域７が選択的に形成されている。ｐ型のベース領域７はｐ型不純物としてアルミニウム（Ａｌ）を含有している。ＭＯＳＦＥＴ部４を構成するベース領域７には、表層部にｎ型のソース領域８が選択的に形成されている。ソース領域８はｎ型不純物として窒素（Ｎ）を含有し、ベース領域７より浅く形成されている。そして、ベース領域７の表層部のうちソース領域８と炭化珪素ドリフト層２で挟まれる領域がチャネル領域と規定され、当該チャネル領域を覆うようにゲート絶縁膜９が形成される。また、ゲート絶縁膜９上にはゲート多結晶シリコン層１０が形成されている。ゲート多結晶シリコン層１０はｎ型でもｐ型でもどちらでも構わない。
【００１８】
炭化珪素エピタキシャル基板３上には、ＭＯＳＦＥＴ部４と電気的に分離するための分離絶縁膜６が形成される。図１では分離絶縁膜６とゲート絶縁膜９を分けて示しているが、これらは同一の材料で一体的に形成されていても良い。分離絶縁膜６上にはゲート多結晶シリコン層１０と配線（図示せず）で電気的に接続されたゲート多結晶シリコン層１１が形成されており、ゲート多結晶シリコン層１１はゲート電極１７と電気的に接触している。
【００１９】
さらに分離絶縁膜６上には、ｎ型多結晶シリコン層１２，１３と、ｐ型多結晶シリコン層１４が形成されている。ｎ型多結晶シリコン層１２，１３はリン（Ｐ）などを不純物として１×１０１９ｃｍ−３以上含有する。ｐ型多結晶シリコン層１４はｎ型多結晶シリコン層１２，１３に挟まれ、ボロン（Ｂ）などを不純物として１×１０１８〜１×１０１９ｃｍ−３程度含有する。ｐ型多結晶シリコン層１４の幅は不純物の拡散を考慮して０．２μｍ以上とし、バイポーラ電流を流す観点からｎ型多結晶シリコン層１２，１３より狭く１μｍ未満とする。こうして、ｎ型多結晶シリコン層１２，１３とｐ型多結晶シリコン層１４によりｎｐｎバイポーラ構造が形成されている。
【００２０】
ゲート多結晶シリコン層１０，１１や上記のｎｐｎバイポーラ構造は層間絶縁膜１５により覆われる。但し、ｎ型多結晶シリコン層１２は層間絶縁膜１５の開口部からアノード電極１８と電気的に接触し、ｎ型多結晶シリコン層１３も同様にカソード電極１９と電気的に接触する。なお、図１の断面図では表されていないが、ｐ型多結晶シリコン層１４もカソード電極１９と電気的に接触する。また、ソース領域８とベース領域７上にはソース電極１６が形成されている。
【００２１】
次に、温度モニタ素子５について詳細を説明する。図２に温度モニタ素子５の平面図を示している。図２に示すように、ｐ型多結晶シリコン層１４はｎ型多結晶シリコン層１２の２辺と接するＬ字形状である。そして、当該Ｌ字形状の一方の腕部１４ａは幅０．２以上１μｍ未満であって、ｎ型多結晶シリコン層１３と接している。そして、Ｌ字形状の他方の腕部１４ｂ、すなわちｐ型多結晶シリコン層１４のｎ型多結晶シリコン層１２，１３に挟まれない領域からｎ型多結晶シリコン層１２にかけて、アノード電極１８と接続するためのコンタクトホール２０が形成される。ｐ型多結晶シリコン層１４の腕部１４ａは腕部１４ｂに比べて幅が小さいので、腕部１４ａにコンタクトホール２０を形成することは難しく、ｎ型多結晶シリコン層１３とショートしてしまうおそれがあるが、腕部１４ｂからコンタクトホール２０を形成することによりその問題は生じない。また、ｎ型多結晶シリコン層１３には、カソード電極１９と接続するためのコンタクトホール２０が形成される。
【００２２】
図３は、図２のＡ−Ａ’断面模式図である。図３に示すように、炭化珪素エピタキシャル基板３上には堆積などによって絶縁膜６が形成されている。絶縁膜６上には、ｎ型多結晶シリコン層１２，１３、ｎ型多結晶シリコン層１２，１３に挟まれ、かつ１μｍ以下の幅を有するｐ型多結晶シリコン層１４が形成されている。
【００２３】
＜動作＞
次に温度モニタ素子５の動作について説明する。図４に本発明の温度モニタ素子５の等価回路を示す。温度モニタ素子５は、図３に示すようにｎ型多結晶シリコン層１２、ｐ型多結晶シリコン層１４、およびｎ型多結晶シリコン層１３によってｎｐｎバイポーラトランジスタ２１を形成しており、ｎｐｎバイポーラトランジスタ２１のコレクタ２２とベース２３はアノード電極１８に、エミッタ２４はカソード電極１９に対応する。ここで、ｐ型多結晶シリコン層１４とｎ型多結晶シリコン層１２の間にはコンタクト抵抗２５が存在する。
【００２４】
アノード電極１８に電圧が印加されると、ベース２３からエミッタ２４に順方向電流（ベース電流）２６が流れる。ベース電流２６が流れることで、コレクタ２２−エミッタ２４間にバイポーラ電流２７が流れる。したがって、本発明の温度モニタ素子５には順方向電流２６とバイポーラ電流２７の合成電流２８が検出電流として流れる。ここで、バイポーラ電流２７はｎ型多結晶シリコン層１２、１３間を流れるため、ｐ型多結晶シリコン層１４のコンタクト抵抗２５の影響を受けないという利点がある。
【００２５】
図５は本発明の温度モニタ素子５の電圧−電流特性を示した図であり、順方向電流２６と合成電流２８の電圧特性を示している。図５における電圧−電流特性の直線部分では、電流が電圧に対してエクスポーネンシャル関数に沿って増加しており理想的な特性を示している。しかし、電流が増加するにつれて直列抵抗の影響が支配的になると、電流は電圧に比例して増加するようになる。この領域では直列抵抗により電流が制限され検出電流を確保できなくなる。さらに、抵抗のばらつきによって検出感度のばらつきを招いてしまう。
【００２６】
次に、温度モニタ素子５を用いた温度検出方法について示す。図５に示すような電流―電圧特性において、順方向電流２６とバイポーラ電流２７が理想的な特性を示す領域（図５の直線部分）では、電圧は温度と比例関係にある。
【００２７】
例えば、所定の電流値に対して電圧降下の温度依存性を求めると、図６に示すように電圧−温度特性は負の傾きを持つことが良く知られている。ここで、電圧を単位量だけ増加させたときの温度の変化量を温度感度ΔＴと呼ぶ。したがって、ある特定の温度（Ｔ０）における電圧降下（Ｖ０）をあらかじめ測定しておけば、現在の温度（Ｔ１）は検出した電圧値がＶ１の場合、Ｔ１＝Ｔ０＋（Ｖ１−Ｖ０）×ΔＴとして求めることができる。
【００２８】
ここで、順方向電流２６およびバイポーラ電流２７はともに同様の温度依存性を有するため、どちらであっても温度を検出することが可能である。このようにモニタ素子５ではベース−エミッタ間順方向電圧と温度の比例関係を用いて温度を測定する。図５によれば、バイポーラ電流２７を用いることにより、順方向電流２６のみを用いる場合に比べて温度測定に利用可能な電流範囲が実線で示す電流値から破線で示す電流値へと拡大していることが分かる。
【００２９】
図７は、温度モニタ素子５を用いたＩＰＭ（Intelligent Power Module）構成を示す図である。温度モニタ素子５のアノード電極１８とカソード電極１９を温度検出回路３３に接続し、温度をモニタしている。温度検出回路３３は例えば、図示しない定電流源と電圧検出回路（コンパレータなど）からなり、両極間の電圧から上述の方法によって温度を検出する。
【００３０】
＜製造工程＞
図８〜１２を用いて温度モニタ素子５を備えた本発明の炭化珪素半導体装置の製造方法について示す。図８は炭化珪素基板３にＭＯＳＦＥＴ部４を形成する途中の状態を示しており、ゲート多結晶シリコン層１０，１１を形成した状態の断面図である。ＭＯＳＦＥＴ部４の製造方法については本発明では特に限定しないため、省略する。
【００３１】
ゲート多結晶シリコン層１０，１１が形成された後、温度モニタ素子５を形成する際のドライエッチングからゲート多結晶シリコン層１０，１１を保護するために、ゲート多結晶シリコン層１０，１１を覆うように酸化珪素層２９を堆積する。なお、図８ではゲート絶縁膜９の図示を省略しており、酸化珪素層２９は分離絶縁膜６に対応する。
【００３２】
次に、図９に示すようにｐ型及びｎ型の不純物濃度が１×１０１７ｃｍ−３以下の多結晶シリコン３０を堆積する。
【００３３】
次に、図１０に示すようにｎ型の不純物であるリン（Ｐ）をパターニングによって選択的に多結晶シリコン３０に注入し、ｎ型多結晶シリコン層１２，１３を形成する。また、ｐ型の不純物であるボロン（Ｂ）などを注入し、ｐ型多結晶シリコン層１４を形成する。
【００３４】
次に、図１１に示すようにドライエッチングによって多結晶シリコン層３０をドライエッチングし、ｎｐｎバイポーラトランジスタ２１を形成する。
【００３５】
その後、図１２に示すように層間絶縁膜１５を減圧ＣＶＤ法により形成する。図１２で層間絶縁膜１５は酸化珪素膜で形成するものとして、酸化珪素層２９と一体的に示している。そして、ソース領域８上、ゲート多結晶シリコン層１０，１１上、温度モニタ素子５上の層間絶縁膜１５の一部を開口し、コンタクトホール２０を形成する。最後にソース領域８に電気的に接続されるソース電極１６、ゲート多結晶シリコン層１０，１１に電気的に接続されるゲート電極１７、温度モニタ素子５のアノード電極１８とカソード電極１９を形成する。また、炭化珪素基板１の第２主面にドレイン電極３１を形成する。
【００３６】
＜チップレイアウト＞
次に本実施の形態のチップ上の配置について説明する。図１３にチップ平面レイアウトを示す。チップ上にはソース電極１６、ゲート電極１７、アノード電極１８、カソード電極１９が配置され、チップの中央部に温度モニタ素子５を配置している。温度モニタ素子５は、引き出し配線３１によってアノード電極１８、カソード電極１９と接続している。ＭＯＳＦＥＴ部４の温度を正確に検出する観点では、図１３のようにチップの中央に温度モニタ素子５を配置することが最も望ましいが、本発明では特に温度モニタ素子５の位置を限定しない。例えば図１４に示すように、アノード電極１８とカソード電極１９の間に温度モニタ素子５を配置しても良い。このような配置によれば、温度モニタ素子５を直接アノード電極１８やカソード電極１９に接続できるので、引き出し配線が不要である。
【００３７】
本実施の形態では、ｎ型多結晶シリコン層１２，１３における不純物であるリン（Ｐ）と、ｐ型多結晶シリコン層１４における不純物であるボロン（Ｂ）はパターニングによって注入領域を限定していた。しかし、両者の濃度に１桁以上の差を設ける場合は、濃度の低い方の不純物をまず多結晶シリコン層３０全体に注入し、その後にもう一方の不純物をパターニングで注入することが可能である。これによりパターニングが１回で済み、プロセスを簡略化することが出来る。
【００３８】
さらに、本実施の形態は温度モニタ素子５の構成をｎｐｎバイポーラトランジスタに限定するものではない。ｐｎｐバイポーラトランジスタで温度モニタ素子５を構成する場合は、ｎ型多結晶シリコン層へのコンタクト抵抗が高い金属をアノード電極１８やカソード電極１９に適用した場合でも、検出電流を確保するという本発明の効果を奏する。この場合、一方のｐ型多結晶シリコン層をアノード電極１８と接続し、他方のｐ型多結晶シリコン層とｎ型多結晶シリコン層をカソード電極１９と接続する。
【００３９】
さらに、本実施の形態では炭化珪素半導体素子としてＭＯＳＦＥＴを示したが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）や、ＢＪＴ（Bipolar Junction Transistor）など他の半導体素子であっても構わない。
【００４０】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【００４１】
＜効果＞
本発明の炭化珪素半導体装置は、炭化珪素エピタキシャル基板３（炭化珪素基板）と、炭化珪素エピタキシャル基板３に形成されたＭＯＳＦＥＴ部４（炭化珪素半導体素子）と、炭化珪素エピタキシャル基板３上に分離絶縁膜６（絶縁膜）を介して形成された温度モニタ素子５とを備える。そして、温度モニタ素子５は、分離絶縁膜６上に形成された第１導電型の第１のｎ型多結晶シリコン層１２と、ｎ型多結晶シリコン層１２に隣接して分離絶縁膜６上に形成された第２導電型の第２のｐ型多結晶シリコン層１４と、ｐ型多結晶シリコン層１４に隣接して分離絶縁膜６上に形成され、ｎ型多結晶シリコン層１２と対になってｐ型多結晶シリコン層１４を挟むことによりバイポーラトランジスタ構造を形成する第１導電型の第３のｎ型多結晶シリコン層１３と、ｎ型多結晶シリコン層１２及びｐ型多結晶シリコン層１４と電気的に接触するアノード電極１８（第１の電極）と、ｎ型多結晶シリコン層１３と電気的に接触するカソード電極１９（第２の電極）とを備える。ダイオード接続したバイポーラトランジスタにより温度モニタ素子５を構成しているので、アノード電極１８がＴｉやＮｉなどであってｐ型多結晶シリコン層１４とのコンタクト抵抗が高い場合でも、バイポーラ電流により検出電流を確保することが可能である。
【００４２】
なお、ｐ型多結晶シリコン層１４の幅を０．２μｍ以上１μｍ未満とｎ型多結晶シリコン層１２，１３に比べて狭くしているので、ベース電流をきっかけにしてバイポーラ電流が流れ、検出電流を確保することが可能である。
【００４３】
また、ｐ型多結晶シリコン層１４は、ｎ型多結晶シリコン層１２の２辺と接するＬ字型であり、ｎ型多結晶シリコン層１３は、ｎ型多結晶シリコン層１２の２辺のうちの一辺と対向して配置され、アノード電極１８は、ｎ型多結晶シリコン層１２，１３に挟まれていない領域でｎ型多結晶シリコン層１２，１３と電気的に接触するので、ｐ型多結晶シリコン層１４とｎ型多結晶シリコン層１３をショートさせることなくアノード電極１８を形成することが容易である。
【００４４】
本発明の炭化珪素半導体装置の製造方法は、（ａ）炭化珪素エピタキシャル基板３（炭化珪素基板）上に形成されたゲート多結晶シリコン層１０，１１を備えたＭＯＳＦＥＴ部４（炭化珪素半導体素子）を炭化珪素エピタキシャル基板３に形成する工程と、（ｂ）工程（ａ）の後、炭化珪素エピタキシャル基板３上に層間絶縁膜１５をゲート多結晶シリコン層１０，１１を覆って形成する工程と、（ｃ）工程（ｂ）の後、層間絶縁膜１５上に多結晶シリコン層３０を堆積する工程と、（ｄ）多結晶シリコン層３０に選択的に第１導電型不純物と第２導電型不純物を注入し、ｐ型多結晶シリコン層１４と、これを挟むｎ型多結晶シリコン層１２，１３を形成することによりバイポーラトランジスタ構造を形成する工程と、（ｅ）ｎ型多結晶シリコン層１２及びｐ型多結晶シリコン層１４と電気的に接触するアノード電極１８（第１の電極）を形成する工程と、（ｆ）ｎ型多結晶シリコン層１３と電気的に接触するカソード電極１９（第２の電極）を形成する工程とを備える。ダイオード接続したバイポーラトランジスタ構造を形成するので、これを温度モニタ素子として用いると、ｐ型多結晶シリコン層１４とアノード電極１８とのコンタクト抵抗が大きくても、バイポーラ電流によって検出電流を確保することが出来る。
【符号の説明】
【００４５】
１  炭化珪素基板、２  炭化珪素ドリフト層、３  炭化珪素エピタキシャル基板、４  ＭＯＳＦＥＴ部、５  温度モニタ素子、７  ベース領域、８  ソース領域、１０，１１  ゲート多結晶シリコン層、１２，１３  ｎ型多結晶シリコン層、１４  ｐ型多結晶シリコン層、１５  層間絶縁膜、１６  ソース電極、１７  ゲート電極、１８  アノード電極、１９  カソード電極、２０  コンタクトホール、２１  ｎｐｎバイポーラトランジスタ、２２  コレクタ、２３  ベース、２４  エミッタ、２５  コンタクト抵抗、２６  順方向電流、２７  バイポーラ電流、２８  合成電流、２９  酸化珪素層、３０  多結晶シリコン層、３１  ドレイン電極、３２  引き出し配線。
【図１】
2013201357.tif 000003
【図２】
2013201357.tif 000004
【図３】
2013201357.tif 000005
【図４】
2013201357.tif 000006
【図５】
2013201357.tif 000007
【図６】
2013201357.tif 000008
【図７】
2013201357.tif 000009
【図８】
2013201357.tif 000010
【図９】
2013201357.tif 000011
【図１０】
2013201357.tif 000012
【図１１】
2013201357.tif 000013
【図１２】
2013201357.tif 000014
【図１３】
2013201357.tif 000015
【図１４】
2013201357.tif 000016