(57)【要約】【課題】  製造工程が簡易であり、導波領域の両脇のＳｉ層に対するエッチング量を抑制して、高歩留まりを達成することができる光スイッチを提供するものである。【解決手段】  光スイッチ１００は、位相変調部１における真性半導体領域３１が、導波路になるリブ部３１ａと、当該リブ部３１ａの膜厚よりも膜厚が薄く、導波方向に沿ってリブ部３１ａの両側に並設されるスラブ部３１ｂと、を備え、ｐ型半導体領域３２及びｎ型半導体領域３３全体の膜厚が、真性半導体領域３１のスラブ部３１ｂの膜厚よりも厚いことを特徴とする光スイッチ。【選択図】        図１
2013186131.tif 000002
【特許請求の範囲】
【請求項１】
第１のクラッド層と、当該第１のクラッド層上に積層され、前記第１のクラッド層の屈折率よりも屈折率が高い真性半導体領域を含む半導体層と、当該半導体層上に積層され、前記半導体層の屈折率よりも屈折率が低い第２のクラッド層と、前記半導体層の真性半導体領域に不純物を添加してなるｐ型半導体領域及びｎ型半導体領域を前記真性半導体領域と共に導波方向に沿って並設してｐｉｎ接合を構成する位相変調部と、を備える光スイッチにおいて、
前記位相変調部における前記真性半導体領域が、導波路になるリブ部と、当該リブ部の膜厚よりも膜厚が薄く、導波方向に沿って前記リブ部の両側に並設されるスラブ部と、を備え、
前記ｐ型半導体領域及びｎ型半導体領域全体の膜厚が、前記真性半導体領域のスラブ部の膜厚よりも厚いことを特徴とする光スイッチ。
【請求項２】
前記請求項１に記載の光スイッチにおいて、
前記導波方向に垂直な方向における前記スラブ部の幅が、０．２５μｍ以上であることを特徴とする光スイッチ。
【請求項３】
前記請求項１又は２に記載の光スイッチにおいて、
前記真性半導体領域のスラブ部の膜厚が、当該スラブ部３１ｂに電流を流すことができる厚さ以上であり、０．２２μｍ以下であることを特徴とする光スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導波路（導波領域、コア層）の屈折率を変化させて導波路を伝搬する光（以下、導波光と称す）の位相を変化させる屈折率変化領域（電流注入領域）を備える光スイッチに関する。
【背景技術】
【０００２】
近年の情報化社会におけるネットワークトラフィックの増加に伴うデータセンターでの処理速度や消費電力の問題を解決するため、光電子融合型パケットルータの研究が進められている。
そのキーデバイスとなる空間光スイッチにおいて、Ｓｉ（シリコン）細線構造の光スイッチは、その高集積化の容易性などから、近年、研究が盛んに行なわれている（例えば、非特許文献１、非特許文献２参照）。
【０００３】
なお、一般的なＳｉ細線導波路では、Ｓｉからなるコア層（導波領域）の上下層に誘電体であるＳｉＯ２（二酸化珪素）のクラッド層が配置されるため、半導体光素子のように、コア層に対して垂直（上下）方向の電流注入構造の実現が困難である。このため、コア層（導波領域）の両脇に薄いＳｉ層を残し、コア層に対して水平（横）方向への電流注入構造を実現する手法が報告されている（例えば、非特許文献１、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１７７５３９号公報
【非特許文献】
【０００５】
【非特許文献１】Ｊｏｒｉｓ  Ｖａｎ  Ｃａｍｐｅｎｈｏｕｔ他，「Ｌｏｗ−ｐｏｗｅｒ，２×２  ｓｉｌｉｃｏｎ  ｅｌｅｃｔｒｏ−ｏｐｔｉｃ  ｓｗｉｔｃｈ  ｗｉｔｈ  １１０−ｎｍ  ｂａｎｄｗｉｄｔｈ  ｆｏｒ  ｂｒｏａｄｂａｎｄ  ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  ｏｐｔｉｃａｌ  ｎｅｔｗｏｒｋｓ」，Ｖｏｌ．１７，ＮＯ．２６，ＯＰＴＩＣＳ  ＥＸＰＲＥＳＳ，２１  Ｄｅｃｅｍｂｅｒ  ２００９，ｐ．２４０２０−２４０２９
【非特許文献２】Ｐｏ  Ｄｏｎｇ他，「Ｈｉｇｈｔ−ｓｐｅｅｄ  ａｎｄ  ｂｒｏａｄｂａｎｄ  ｅｌｅｃｔｒｏ−ｏｐｔｉｃ  ｓｉｌｉｃｏｎ  ｓｗｉｔｃｈ  ｗｉｔｈ  ｓｕｂｍｉｌｌｉｗａｔｔ  ｓｗｉｔｃｈｉｎｇ  ｐｏｗｅｒ」，ＯＳＡ／ＯＦＣ／ＮＦＯＥＣ  ２０１１，ＯＷＺ４
【発明の概要】
【発明が解決しようとする課題】
【０００６】
先行技術文献に開示された光変調器の構造は、コア層（導波領域）の両脇の薄いＳｉ層の残厚を精度よく実現する必要があるが、同一ウェハ内でもオーバーエッチが生じることにより、コア層（導波領域）の両脇の薄いＳｉ層が残らずに電流の注入が不可になる箇所が発生する恐れがあり、歩留まり悪化の要因になり得るという課題がある。
【０００７】
特に、非特許文献２に開示された光変調器の構造は、コア層（導波領域）の両脇の薄いＳｉ層に不純物が添加されたｐ型Ｓｉ層及びｎ型Ｓｉ層が存在するために、このドーピング領域で自由キャリア吸収（ｆｒｅｅ  ｃａｒｒｉｅｒ  ａｂｓｏｒｐｔｉｏｎ）やバレンスバンド間吸収（Ｉｎｔｅｒ  Ｖａｌｅｎｃｅ  Ｂａｎｄ  Ａｂｓｏｒｐｔｉｏｎ）が生じて、導波路の損失に繋がるという課題がある。
また、非特許文献２に開示された光変調器の構造は、外部電極となる金属層に接触していないドーピング領域（膜厚の薄いｐ型Ｓｉ層及びｎ型Ｓｉ層）が存在するために、コア層に電流を注入するための膜厚の薄い領域（ｐ型Ｓｉ層、ｎ型Ｓｉ層、ｉ型Ｓｉ層）の電気抵抗が大きくなるという課題がある。
【０００８】
なお、特許文献１に開示された光変調器は、特許文献１の図２において、ｎドープ型シリコン層及びｐドープ型シリコン層の膜厚がノンドープシリコンのリッジ型光導波路の両脇の膜厚に対して微小に厚く見えるが、これは作図上の不備と考えられる。
なぜならば、このような微小な段差を設けることは、製造工程を複雑かつ困難にするうえに、光回路としてのメリットが全くなく、想定される効果も見出せないために、微小な段差を設ける必然性を欠き、当業者の一般的な技術常識に照らし合わせても、到底推考できないからである。
【０００９】
この発明は、上述のような課題を解決するためになされたもので、製造工程が簡易であり、導波領域の両脇のＳｉ層に対するエッチング量を抑制して、高歩留まりを達成することができる光スイッチを提供するものである。また、この発明は、自由キャリア吸収やバレンスバンド間吸収を生じさせずに導波路の低損失化に寄与すると共に、コア層に電流を注入するための膜厚の薄い領域（ｉ型Ｓｉ層）の電気抵抗を小さくすることができる光スイッチを提供するものである。
【課題を解決するための手段】
【００１０】
本発明に係る光スイッチにおいては、位相変調部における真性半導体領域が、導波路になるリブ部と、当該リブ部の膜厚よりも膜厚が薄く、導波方向に沿ってリブ部の両側に並設されるスラブ部と、を備え、ｐ型半導体領域及びｎ型半導体領域全体の膜厚が、真性半導体領域のスラブ部の膜厚よりも厚いものである。
【発明の効果】
【００１１】
本発明に係る光スイッチにおいては、真性半導体領域のスラブ部に対するエッチング量を抑制することができ、高歩留まりを達成することができる構造であり、自由キャリア吸収やバレンスバンド間吸収を生じさせずに導波路の低損失化に寄与すると共に、リブ部に電流を注入するためのスラブ部の電気抵抗を小さくすることができる。
【図面の簡単な説明】
【００１２】
【図１】（ａ）は第１の実施形態に係る光スイッチの概略構成の一例を示す平面図であり、（ｂ）は図１（ａ）に示す位相変調部の拡大図であり、（ｃ）は図１（ｂ）に示す位相変調部の矢視Ａ−Ａ’線の断面図であり、（ｄ）は図１（ａ）に示す光スイッチの矢視Ｂ−Ｂ’線の断面図であり、（ｅ）は図１（ａ）に示す光スイッチの矢視Ｃ−Ｃ’線の断面図である。
【図２】（ａ）はＳｉ層残厚の制約条件を検討するために用いた検証モデルを説明するための説明図であり、（ｂ）はトレンチ幅の許容範囲を検討するために用いた検証モデルを説明するための説明図であり、（ｂ）はトレンチ幅の許容範囲を検討するために用いた検証モデルを説明するための他の説明図である。
【図３】（ａ）はＳｉ層残厚と放射損失との関係を示すグラフであり、（ａ）はＳｉ層残厚及びトレンチ幅と放射損失との関係を示すグラフである。
【図４】図１に示す光スイッチの製造方法を説明するための図１（ｃ）に対応する断面図である。
【図５】図４に示す光スイッチの製造方法の続きを説明するための断面図である。
【図６】図５に示す光スイッチの製造方法の続きを説明するための断面図である。
【図７】図１に示す光スイッチの製造方法を説明するための図１（ｅ）に対応する断面図である。
【図８】図７に示す光スイッチの製造方法の続きを説明するための断面図である。
【図９】図８に示す光スイッチの製造方法の続きを説明するための断面図である。
【図１０】（ａ）は方向性結合器型光スイッチの概略構成の一例を示す平面図であり、（ｂ）は交差型光スイッチの概略構成の一例を示す平面図であり、（ｃ）はリング共振器型光スイッチの概略構成の一例を示す平面図である。
【発明を実施するための形態】
【００１３】
（本発明の第１の実施形態）
本実施形態に係る光スイッチ１００は、屈折率変化領域としての後述する位相変調部１を備えるものであり、以下の説明においては、マッハツェンダー干渉計（Ｍａｃｈ  Ｚｅｈｎｄｅｒ  Ｉｎｔｅｒｆｅｒｏｍｅｔｅｒ：ＭＺＩ）型光スイッチを例に挙げて説明する。
【００１４】
光スイッチ１００は、図１（ａ）に示すように、光スイッチ１００に導波光を入射させる第１の入力ポート４ａ及び第２の入力ポート４ｂと、光スイッチ１００から導波光を出射させる第１の出力ポート５ａ及び第２の出力ポート５ｂと、第１の入力ポート４ａ又は第２の入力ポート４ｂから入射した導波光を２つに分岐する第１の３ｄＢカップラー６と、第１の３ｄＢカップラー６により分岐された導波光を結合して第１の出力ポート５ａ又は第２の出力ポート５ｂ側に出射する第２の３ｄＢカップラー７と、を備える。
【００１５】
なお、図１（ａ）及び図１（ｄ）においては、第１の３ｄＢカップラー６及び第２の３ｄＢカップラー７として、２×２型多モード干渉導波路（Ｍｕｌｔｉ  Ｍｏｄｅ  Ｉｎｔｅｒｆｅｒｅｎｃｅ：ＭＭＩ）を図示しているが、方向性結合器であってもよい。
【００１６】
また、光スイッチ１００は、第１の入力ポート４ａ及び第１の３ｄＢカップラー６間を接続する第１の導波路８ａと、第２の入力ポート４ｂ及び第１の３ｄＢカップラー６間を接続する第２の導波路８ｂと、位相変調部１を介することなく第１の３ｄＢカップラー６及び第２の３ｄＢカップラー７間を接続する第３の導波路８ｃと、位相変調部１を介して第１の３ｄＢカップラー６及び第２の３ｄＢカップラー７間を接続する第４の導波路８ｄと、第２の３ｄＢカップラー７及び第１の出力ポート５ａ間を接続する第５の導波路８ｅと、第２の３ｄＢカップラー７及び第２の出力ポート５ｂ間を接続する第６の導波路８ｆと、を備える。
【００１７】
また、光スイッチ１００は、図１（ｃ）乃至図１（ｅ）に示すように、基板１０（例えば、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板のＳｉ基板）上に積層された第１のクラッド層２０（例えば、ＳＯＩ基板のＳｉＯ２層）と、第１のクラッド層２０上に積層され、第１のクラッド層２０の屈折率よりも屈折率が高い真性（ｉ型）半導体領域３１を含む半導体層３０（例えば、ＳＯＩ基板のＳｉ層）と、半導体層３０上に積層され、半導体層３０の屈折率よりも屈折率が低い第２のクラッド層４０（例えば、ＳｉＯ２層）と、を備える。
【００１８】
また、光スイッチ１００は、図１（ｂ）及び図１（ｃ）に示すように、半導体層３０の真性半導体領域３１に不純物を添加してなるｐ型半導体領域３２及びｎ型半導体領域３３を真性半導体領域３１と共に導波方向に沿って並設してｐｉｎ接合を構成する位相変調部１と、位相変調部１のｐ型半導体領域３２に電圧を印加するための第１の電極２ａと、位相変調部１のｎ型半導体領域３３に電圧を印加するための第２の電極２ｂと、ｐ型半導体領域３２及び第１の電極２ａを電気的に接続する第１の接続部３ａと、ｎ型半導体領域３３及び第２の電極２ｂを電気的に接続する第２の接続部３ｂと、を備える。
【００１９】
位相変調部１は、第１の電極２ａ及び第１の接続部３ａ並びに第２の電極２ｂ及び第２の接続部３ｂを介してｐｉｎ接合に順方向の電圧が印加されると、キャリア（電子及びホール）が真性半導体領域３１に供給され、このキャリアのプラズマ効果により真性半導体領域３１の屈折率が変化して、導波路を伝搬する導波光の位相が変化する。
【００２０】
なお、本実施形態に係る位相変調部１の半導体層３０は、Ｓｉを真性半導体とする真性半導体領域３１と、真性半導体のＳｉに不純物としてボロン（Ｂ）を添加したｐ型半導体領域３２と、真性半導体のＳｉに不純物として燐（Ｐ）を添加したｎ型半導体領域３３とからなる。
【００２１】
また、位相変調部１は、真性半導体領域３１がｐ型半導体領域３２及びｎ型半導体領域３３とのそれぞれの境界において導波方向に延在する２つの溝（トレンチ１ａ）を有する構造である。
特に、位相変調部１のトレンチ１ａの幅（以下、「トレンチ幅Ｗｔ」と称す）は、波長オーダー若しくはそれ以下にすること（以下、「狭窄トレンチ構造」と称す）により、狭いパターンほどエッチング深さが浅くなり、周囲に比べてエッチング量が抑制される効果（ＲＩＥラグ：ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ  ｌａｇ）を利用し、オーバーエッチングを抑制することができる。
【００２２】
また、位相変調部１における真性半導体領域３１は、導波路になるリブ部３１ａと、リブ部３１ａの膜厚（エッチングされないＳｉ層の膜厚、以下、「Ｓｉ層全厚ｄ」と称す）よりも膜厚（エッチングされたＳｉ層の膜厚、以下、「Ｓｉ層残厚ＴＳｉ」と称す）が薄く、導波方向に沿ってリブ部３１ａの両側に並設されるスラブ部３１ｂと、を備える。
【００２３】
また、ｐ型半導体領域３２及びｎ型半導体領域３３全体の膜厚は、真性半導体領域３１のスラブ部３１ｂの膜厚（Ｓｉ層残厚ＴＳｉ）よりも厚い。
【００２４】
つぎに、位相変調部１のトレンチ１ａの寸法（Ｓｉ層残厚ＴＳｉ、トレンチ幅Ｗｔ）の最適な範囲について検討した結果を、図２及び図３を用いて説明する。
ここで、位相変調部１の狭窄トレンチ構造の課題としては、導波路（リブ部３１ａ）からトレンチ方向への導波光の放射損失が挙げられる。
そこで、Ｓｉ層残厚ＴＳｉ及びトレンチ幅Ｗｔと放射損失との関係について、ビーム伝搬法（ｂｅａｍ  ｐｒｏｐａｇａｔｉｏｎ  ｍｅｔｈｏｄ：ＢＰＭ）を用いて検討した。
【００２５】
まず、狭窄トレンチ構造を無視して、図２（ａ）に示すように、導波路長Ｌを１００μｍとし、導波路幅Ｗを０．６μｍとし、Ｓｉ層全厚ｄを０．２６μｍとした場合における、Ｓｉ層残厚ＴＳｉの制約条件を検討した。
図３（ａ）に示すように、Ｓｉ層残厚ＴＳｉが０．２２μｍ以下であれば、放射損失を０．１ｄＢ／１００μｍ以下に抑制することができるため、０．２２μｍをＳｉ層残厚ＴＳｉの上限値とした。
なお、Ｓｉ層残厚ＴＳｉの下限値については、スラブ部３１ｂに電流を流すことができる膜厚であればよく、Ｓｉ層残厚ＴＳｉは、少なくとも０．０１μｍ以上にする必要がある。
【００２６】
つぎに、狭窄トレンチ構造として、図２（ｂ）及び図２（ｃ）に示すように、導波路長Ｌを１００μｍとし、導波路幅Ｗを０．６μｍとし、Ｓｉ層全厚ｄを０．２６μｍとした場合における、Ｓｉ層残厚ＴＳｉ及びトレンチ幅Ｗｔと放射損失との関係について検討した。
【００２７】
図３（ｂ）に示すように、トレンチ幅Ｗｔが０．５０μｍの場合に、放射損失を０．１ｄＢ／１００μｍ以下にするためには、Ｓｉ層残厚ＴＳｉが０．０８μｍ以下であればよく、Ｓｉ層全厚ｄの１／３程度までエッチングされていれば、狭窄トレンチ構造であっても過剰な放射損失は生じないことがわかる。
【００２８】
また、トレンチ幅Ｗｔが０．７５μｍ及び１．０μｍの場合に対してトレンチ幅Ｗｔが狭いために放射損失が生じ易い不利な条件（トレンチ幅Ｗｔ＝０．５０μｍ）から、トレンチ幅Ｗｔを広げれば、放射損失が０．１ｄＢ／１００μｍ以下を満たすＳｉ層残厚ＴＳｉは、トレンチ幅Ｗｔが０．７５μｍの場合に０．１３μｍ以下（Ｓｉ層全厚ｄの１／２程度）となり、トレンチ幅Ｗｔが１．０μｍの場合の場合に０．１７μｍ以下となり、製造上の許容範囲としては大幅に緩和されることがわかる。
【００２９】
なお、本実施形態においては、ｉ線ステッパ（縮小投影露光装置）によるフォトレジストの形成を想定し、トレンチ幅Ｗｔの下限値を０．５０μｍとして、Ｓｉ層残厚ＴＳｉ及びトレンチ幅Ｗｔと放射損失との関係について検討したが、Ｓｉ層残厚ＴＳｉを０．０１μｍ以上とし、放射損失を０．１ｄＢ／１００μｍ以下とすることができるトレンチ幅Ｗｔの下限値としては、図３（ｂ）に示すグラフの傾向に基づき、０．２５μｍに推定することができる。
また、トレンチ幅Ｗｔの上限値については、ＲＩＥラグ効果が得られ、スラブ部３１ｂのオーバーエッチングを抑制してＳｉ層残厚ＴＳｉを０．０１μｍ以上にすることができるトレンチ幅Ｗｔである。
【００３０】
つぎに、光スイッチ１００の製造方法について、図４乃至図９を用いて説明する。なお、第１の３ｄＢカップラー６及び第２の３ｄＢカップラー７の製造工程を示す断面図は、第１の３ｄＢカップラー６及び第２の３ｄＢカップラーと、第１の導波路８ａ、第２の導波路８ｂ、第３の導波路８ｃ、第４の導波路８ｄ、第５の導波路８ｅ及び第６の導波路８ｆとが、導波路幅が異なるだけで、製造工程は同一であるので、図示を省略する。
【００３１】
まず、ＳＯＩ基板（Ｓｉ基板（基板１０）、ＳｉＯ２層（第１のクラッド層２０）、Ｓｉ層（半導体層３０））の半導体層３０上にフォトレジストを塗布し、ステッパによるフォトリソグラフィ法を用いて、図１（ａ）に示す導波領域（第１の３ｄＢカップラー６及び第２の３ｄＢカップラー７、並びに、第１の導波路８ａ、第２の導波路８ｂ、第３の導波路８ｃ、第４の導波路８ｄ、第５の導波路８ｅ及び第６の導波路８ｆ）と図１（ｂ）に示す位相変調部１におけるスラブ部３１ｂを除く領域（真性半導体領域３１のリブ部３１ａ並びにｐ型半導体領域３２及びｎ型半導体領域３３）との平面形状に合わせて、半導体層３０上にエッチング用のマスク６１を形成する（図４（ａ）、図７（ａ））。
【００３２】
このマスク６１を用いて、ＲＩＥ（反応性イオンエッチング）法によりドライエッチングを施して、図１（ａ）に示す非導波領域及び図１（ｂ）に示すスラブ部３１ｂとなる半導体層３０における不要な部分を部分的（マスク６１が形成されていない部分のみ）に除去し、導波領域のコア層及びトレンチ１ａを形成する（図４（ｂ）、図７（ｂ））。
この場合に、図１（ｂ）に示すスラブ部３１ｂにおけるマスク６１の開口部分は、波長オーダー若しくはそれ以下であり、図１（ａ）に示す非導波領域におけるマスク６１の開口部分に対して、極端に狭いため、ＲＩＥラグ効果により、非導波領域におけるドライエッチングが終了しても、スラブ部３１ｂとして半導体層３０が残る（オーバーエッチングを抑制する）ことになる。
その後、半導体層３０上にあるマスク６１を、有機溶剤及びアッシング法により除去する（図４（ｃ）、図７（ｃ））。
【００３３】
このように、マスク６１のみを用いることにより、ｐ型半導体領域３２及びｎ型半導体領域３３となる半導体層３０の膜厚は、真性半導体領域３１のリブ部３１ａとなる半導体層３０の膜厚（Ｓｉ層全厚ｄ）と略同一になる。
【００３４】
なお、図４（ｃ）及び図７（ｃ）に示す製造工程と図４（ｄ）及び図７（ｄ）に示す製造工程との間の製造工程として、製造工程が増加することになるが、新たなマスクを用いることにより、真性半導体領域３１のリブ部３１ａとなる半導体層３０の膜厚（Ｓｉ層全厚ｄ）に対して、ｐ型半導体領域３２及びｎ型半導体領域３３となる半導体層３０の膜厚を薄くする工程、又は、真性半導体領域３１のリブ部３１ａとなる半導体層３０の膜厚（Ｓｉ層全厚ｄ）に対して、ｐ型半導体領域３２及びｎ型半導体領域３３となる半導体層３０の膜厚を厚くする工程を追加してもよい。
【００３５】
また、図４（ａ）乃至図４（ｃ）並びに図７（ａ）乃至図７（ｃ）に示す製造工程において、段階的にエッチングすることができるマスク（ハーフトーンマスクで露光したフォトレジスト）をマスク６１の替わりに用いることにより、真性半導体領域３１のリブ部３１ａとなる半導体層３０の膜厚（Ｓｉ層全厚ｄ）に対して、ｐ型半導体領域３２及びｎ型半導体領域３３となる半導体層３０の膜厚を薄くする工程、又は、真性半導体領域３１のリブ部３１ａとなる半導体層３０の膜厚（Ｓｉ層全厚ｄ）に対して、ｐ型半導体領域３２及びｎ型半導体領域３３となる半導体層３０の膜厚を厚くする工程を追加してもよい。
【００３６】
なお、真性半導体領域３１のリブ部３１ａとなる半導体層３０の膜厚（Ｓｉ層全厚ｄ）に対して、ｐ型半導体領域３２及びｎ型半導体領域３３となる半導体層３０の膜厚を薄くする場合には、真性半導体領域３１のスラブ部３１ｂとなる半導体層３０（Ｓｉ層残厚ＴＳｉ）が、少なくとも０．０１μｍ以上になるように、ｐ型半導体領域３２及びｎ型半導体領域３３となる半導体層３０の膜厚を制御する必要がある。
【００３７】
そして、露出した第１のクラッド層２０及び半導体層３０上にフォトレジストを塗布し、ステッパによるフォトリソグラフィ法を用いて、図１（ｂ）に示す、ｐ型半導体領域３２を除く領域の平面形状に合わせて、露出した第１のクラッド層２０及び半導体層３０上にドーパント用のマスク６２を形成し、開口部分の半導体層３０にｐ型ドーパント（例えば、ボロン）をイオン注入する（図４（ｄ）、図７（ｄ））。その後、第１のクラッド層２０及び半導体層３０上にあるマスク６２を、有機溶剤及びアッシング法により除去する（図４（ｅ）、図７（ｅ））。
【００３８】
その後、露出した第１のクラッド層２０及び半導体層３０上にフォトレジストを塗布し、ステッパによるフォトリソグラフィ法を用いて、図１（ｂ）に示す、ｎ型半導体領域３３を除く領域の平面形状に合わせて、露出した第１のクラッド層２０及び半導体層３０上にドーパント用のマスク６３を形成し、開口部分の半導体層３０にｎ型ドーパント（例えば、燐）をイオン注入する（図４（ｆ）、図７（ｆ））。
【００３９】
そして、第１のクラッド層２０及び半導体層３０上にあるマスク６３を有機溶剤及びアッシング法により除去して、不純物を活性化する熱処理を行ない、ｐ型半導体領域３２及びｎ型半導体領域３３を形成する（図５（ａ）、図８（ａ））。この場合に、半導体層３０のうちｐ型半導体領域３２及びｎ型半導体領域３３を除く領域が真性半導体領域３１になり、位相変調部１における真性半導体領域３１は、リブ部３１ａ及びスラブ部３１ｂを備えることになる。
【００４０】
その後、露出した第１のクラッド層２０及び半導体層３０上に膜厚１μｍ程のフォトレジストを塗布し、ステッパによるフォトリソグラフィ法を用いて、図１（ｂ）に示す、ｐ型半導体領域３２及びｎ型半導体領域３３を除く領域の平面形状に合わせて、エッチング用のマスク６４を形成する（図５（ｂ）、図８（ｂ））。
【００４１】
そして、電子ビーム蒸着法又はスパッタリングを用いて、第１の接続部３ａ及び第２の接続部３ｂの一部となる金属（Ｔｉ（チタン）／Ａｌ（アルミニウム））を、ｐ型半導体領域３２及びｎ型半導体領域３３並びにマスク６４上に堆積させて、第１の金属層５１を形成する（図５（ｃ）、図８（ｃ））。
【００４２】
その後、第１のクラッド層２０及び真性半導体領域３１上にあるマスク６４を有機溶剤により除去し、ｐ型半導体領域３２及びｎ型半導体領域３３を除く領域にある第１の金属層５１を除去（リフトオフ）して、膜厚５０ｎｍ程のＴｉ層及び膜厚１００ｎｍ程のＡｌ層からなる第１の接続部３ａ及び第２の接続部３ｂの一部を形成する（図５（ｄ）、図８（ｄ））。
【００４３】
その後、化学気相成長（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を用いて、露出した第１のクラッド層２０及び半導体層３０上にＳｉＯ２膜を堆積させて、第２のクラッド層４０を形成する（図５（ｅ）、図８（ｅ））。
【００４４】
そして、第２のクラッド層４０上にフォトレジストを塗布し、ステッパによるフォトリソグラフィ法を用いて、第１の接続部３ａ及び第２の接続部３ｂとしてのコンタクトホール３を形成するために当該コンタクトホール３を除く領域の平面形状に合わせて、第２のクラッド層４０上にエッチング用のマスク６５を形成する（図６（ａ）、図９（ａ））。
【００４５】
このマスク６５を用いて、ＲＩＥ法によりドライエッチングを施して、第２のクラッド層４０におけるコンタクトホール３となる部分を部分的に除去し、コンタクトホール３を形成する（図６（ｂ）、図９（ｂ））。その後、第２のクラッド層４０上にあるマスク６５を、有機溶剤及びアッシング法により除去する（図６（ｃ）、図９（ｃ））。
【００４６】
そして、電子ビーム蒸着法を用いて、第１の接続部３ａ及び第２の接続部３ｂの一部並びに第１の電極２ａ及び第２の電極２ｂとなる金属（Ｔｉ／Ａｌ）をコンタクトホール３内及び第２のクラッド層４０上に堆積させて、第２の金属層５２を形成する（図６（ｄ）、図９（ｄ））。
【００４７】
その後、第２の金属層５２上にフォトレジストを塗布し、ステッパによるフォトリソグラフィ法を用いて、図１（ｂ）に示す、第１の電極２ａ及び第２の電極２ｂの平面形状に合わせて、第２の金属層５２上にエッチング用のマスク６６を形成する（図６（ｅ）、図９（ｅ））。
【００４８】
このマスク６６を用いて、イオンミリング法によりドライエッチングを施して、第１の電極２ａ及び第２の電極２ｂを除く領域にある第２の金属層５２を除去し（図６（ｆ）、図９（ｆ））、第１の電極２ａ及び第２の電極２ｂ上にあるマスク６６を有機溶剤及びアッシング法により除去して、第１の電極２ａ及び第２の電極２ｂを形成する（図１（ｃ）、図１（ｄ）、図１（ｅ））。
【００４９】
最後に、複数の光スイッチ１００素子が形成された基板１０に対して、光スイッチ１００素子間の境界に沿って劈開することで、図１に示す構造を有する光スイッチ１００素子を得ることができる。なお、この劈開により、光スイッチ１００素子の後方端面（第１の入力ポート４ａ、第２の入力ポート４ｂ）及び前方端面（第１の出力ポート５ａ、第２の出力ポート５ｂ）がそれぞれ形成される。
【００５０】
なお、本実施形態に係る製造方法においては、半導体層のエッチング方法としてＲＩＥ法を用いているが、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合プラズマ）法やウェットエッチング法であっても適用可能である。また、本実施形態に係る製造方法においては、金属層のエッチング方法としてイオンミリング法を用いているが、ウェットエッチング法であっても適用可能である。
また、本実施形態に係る製造方法においては、フォトリソグラフィ法にステッパを用いているが、必ずしもこれに限られるわけではなく、例えば、電子ビーム露光装置であっても適用可能である。
【００５１】
つぎに、光スイッチ１００の動作について、図１（ａ）を用いて説明する。
光スイッチ１００の入力ポート（例えば、第１の入力ポート４ａ）に入射された導波光は、第１の導波路８ａを伝搬して第１の３ｄＢカップラー６に入射する。
【００５２】
そして、第１の３ｄＢカップラー６に入射した導波光は、２つの導波光に分岐され、一方の導波光は、第３の導波路８ｃを伝搬して第２の３ｄＢカップラー７に入射し、他方の導波光は、位相変調部１を介して第４の導波路８ｄを伝搬して第２の３ｄＢカップラー７に入射する。
【００５３】
この状態において、光スイッチ１００の第１の電極２ａ及び第２の電極２ｂに電圧を印加すると、ｐ型半導体領域３２、真性半導体領域３１及びｎ型半導体領域３３からなるｐｉｎ接合が順バイアスされる。
これにより、ｐ型半導体領域３２及びｎ型半導体領域３３から真性半導体領域３１であるリブ部３１ａにキャリアが供給され、供給されたキャリアはリブ部３１ａに蓄積されて、キャリアのプラズマ効果により、一方の導波光の位相に対して他方の導波光の位相をπ［ｒａｄ］だけ位相を変化させることができる。
【００５４】
そして、第２の３ｄＢカップラー７は、一方の導波光の位相に対して他方の導波光の位相がπ［ｒａｄ］だけ異なる場合に、一方の導波光と他方の導波光との重ね合わせにより、第１の導波路８ａのクロス側に位置する第６の導波路８ｆに出射して第２の出力ポート５ｂから導波光を出射させる。
また、第２の３ｄＢカップラー７は、一方の導波光の位相と他方の導波光の位相とが一致する場合に、一方の導波光と他方の導波光との重ね合わせにより、第１の導波路８ａの対向側に位置する第５の導波路８ｅに出射して第１の出力ポート５ａから導波光を出射させる。
すなわち、光スイッチ１００は、電圧が印加された状態において、導波光が第２の出力ポート５ｂから出射され、電圧が印加されない状態において、導波光が第１の出力ポート５ａから出射されるため、電圧の印加又は無印加を制御することにより、マッハツェンダー干渉計型光スイッチとして動作する。
【００５５】
このとき、光スイッチ１００の位相変調部１における過剰損失が殆ど生じず、かつ、位相変調部１のトレンチ１ａにおけるオーバーエッチングが抑制されているため、光スイッチ１００に複数の位相変調部１を集積した場合にも、全集積素子（位相変調部１）に電流は必ず流れることになる。
【００５６】
以上のように、本実施形態に係る光スイッチ１００は、位相変調部１を狭窄トレンチ構造にすることにより、真性半導体領域３１のスラブ部３１ｂのオーバーエッチングを抑制することができ、光スイッチ１００を再現性よく高歩留まりに製造することができると共に、複数の光スイッチ１００素子が形成された基板１０の高集積化を可能にするという作用効果を奏する。
【００５７】
また、本実施形態に係る光スイッチ１００の製造方法は、図４（ｂ）乃至図４（ｃ）及び図７（ａ）乃至図７（ｃ）に示すように、１枚のマスク６１のみを用いて、トレンチ１ａの形成と非導波領域（ｐ型半導体領域３２及びｎ型半導体領域３３を除く）となる半導体層３０の除去とを同時に行なうものであり、この後の処理として、ｐ型半導体領域３２及びｎ型半導体領域３３となる半導体層３０の膜厚を薄くする製造工程が存在しない。
すなわち、本実施形態に係る光スイッチ１００は、ｐ型半導体領域３２及びｎ型半導体領域３３全体の膜厚が、真性半導体領域３１のリブ部３１ａの膜厚と略同一であることにより、光スイッチ１００の製造工程を簡略化することができるという作用効果を奏する。
【００５８】
なお、本実施形態に係る光スイッチ１００は、マッハツェンダー干渉計型光スイッチについて説明したが、導波路の屈折率の変化により導波光を制御するＳｉ細線導波路型光スイッチ１００の他の種類としては、例えば、図１０（ａ）に示す方向性結合器型光スイッチや、図１０（ｂ）に示す交差型光スイッチや、図１０（ｃ）に示すリング共振器型光スイッチが挙がられ、これらの光スイッチ１００の屈折率変化領域についても狭窄トレンチ構造の位相変調部１を適用することができる。
【００５９】
しかしながら、本実施形態に係る位相変調部１は、図１（ｂ）に示す平面視において、導波路であるリブ部３１ａを挟んで第１の電極２ａ及び第２の電極２ｂを配設するために、第１の電極２ａ及び第２の電極２ｂを配設するスペースを導波路近傍に確保する必要がある。
このため、本実施形態に係る位相変調部１は、第１の電極２ａ及び第２の電極２ｂを配設するスペースを導波路近傍に確保し易い、マッハツェンダー干渉計型光スイッチに適用することが好ましい。
【符号の説明】
【００６０】
１      位相変調部
１ａ    トレンチ
２ａ    第１の電極
２ｂ    第２の電極
３      コンタクトホール
３ａ    第１の接続部
３ｂ    第２の接続部
４ａ    第１の入力ポート
４ｂ    第２の入力ポート
５ａ    第１の出力ポート
５ｂ    第２の出力ポート
６      第１の３ｄＢカップラー
７      第２の３ｄＢカップラー
８ａ    第１の導波路
８ｂ    第２の導波路
８ｃ    第３の導波路
８ｄ    第４の導波路
８ｅ    第５の導波路
８ｆ    第６の導波路
１０    基板
２０    第１のクラッド層
３０    半導体層
３１    真性半導体領域
３１ａ  リブ部
３１ｂ  スラブ部
３２    ｐ型半導体領域
３３    ｎ型半導体領域
４０    第２のクラッド層
５１      第１の金属層
５２      第２の金属層
６１，６２，６３，６４，６５，６６    マスク
１００  光スイッチ
【図１】
2013186131.tif 000003
【図２】
2013186131.tif 000004
【図４】
2013186131.tif 000005
【図５】
2013186131.tif 000006
【図６】
2013186131.tif 000007
【図７】
2013186131.tif 000008
【図８】
2013186131.tif 000009
【図９】
2013186131.tif 000010
【図３】
2013186131.tif 000011
【図１０】
2013186131.tif 000012