(57)【要約】【課題】取扱い容易性の低下を防止しつつ、駆動電圧の増加を抑制することが可能な薄膜トランジスタの製造方法を提供する。【解決手段】薄膜トランジスタ１０Ａの製造方法は、樹脂基板２０Ａの上面２１に第１の凹部２１１，２１２をインプリント法によって形成すると共に、樹脂基板２０Ａの下面２２に第２の凹部２２１をインプリント法によって形成する工程Ｓ１１と、一方の第１の凹部２１１内にソース電極３１を形成し、他方の第１の凹部２１２内にドレイン電極３２を形成し、さらに第２の凹部２２１内にゲート電極３３を形成する工程Ｓ１２と、ソース電極３１及びドレイン電極３２のそれぞれと部分的に重なるように有機半導体層３４を樹脂基板２０Ａの上面２１に形成する工程Ｓ１３と、を備えている。【選択図】図３
2013207138.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタの製造方法であって、
絶縁性基板の第１の主面に一対の第１の凹部を少なくともインプリント法を用いて形成する第１の工程と、
前記絶縁性基板において前記第１の主面とは反対側の第２の主面に第２の凹部を少なくともインプリント法を用いて形成する第２の工程と、
一方の前記第１の凹部内にソース電極を形成すると共に、他方の前記第１の凹部内にドレイン電極を形成する第３の工程と、
前記第２の凹部内にゲート電極を形成する第４の工程と、
前記ソース電極及び前記ドレイン電極のそれぞれと部分的に重なるように半導体層を前記第１の主面上に形成する第５の工程と、を備えたことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
請求項１に記載の薄膜トランジスタの製造方法であって、
前記第３の工程は、
前記ソース電極の表面が前記第１の主面と実質的に同一平面上に位置するように、前記ソース電極を形成することと、
前記ドレイン電極の表面が前記第１の主面と実質的に同一平面上に位置するように、前記ドレイン電極を形成することと、を含み、
前記４の工程は、前記ゲート電極の表面が前記第２の主面と実質的に同一平面上に位置するように、前記ゲート電極を形成することを含むことを特徴とする薄膜トランジスタの製造方法。
【請求項３】
薄膜トランジスタの製造方法であって、
絶縁性基板の第１の主面に第１の凹部を少なくともインプリント法を用いて形成する第１の工程と、
前記絶縁性基板において前記第１の主面とは反対側の第２の主面に第２の凹部を少なくともインプリント法を用いて形成する第２の工程と、
前記第１の凹部内に半導体層を形成する第３の工程と、
前記半導体層と部分的に重なるようにソース電極を前記第１の主面上に形成すると共に、前記半導体層と部分的に重なるようにドレイン電極を前記第１の主面上に形成する第４の工程と、
前記第２の凹部内にゲート電極を形成する第５の工程と、を備えたことを特徴とする薄膜トランジスタの製造方法。
【請求項４】
請求項３に記載の薄膜トランジスタの製造方法であって、
前記第３の工程は、前記半導体層の表面が前記第１の主面と実質的に同一平面上に位置するように、前記半導体層を形成することを含み、
前記第５の工程は、前記ゲート電極の表面が前記第２の主面と実質的に同一平面上に位置するように、前記ゲート電極を形成することを含むことを特徴とする薄膜トランジスタの製造方法。
【請求項５】
薄膜トランジスタの製造方法であって、
幅狭部及び幅広部を有する第１の凹部を絶縁性基板の第１の主面に少なくともインプリント法を用いて形成する第１の工程と、
前記絶縁性基板において前記第１の主面とは反対側の第２の主面に第２の凹部を少なくともインプリント法を用いて形成する第２の工程と、
前記幅狭部内に半導体層を形成する第３の工程と、
前記半導体層と部分的に重なるようにソース電極を前記幅広部内に形成すると共に、前記半導体層と部分的に重なるようにドレイン電極を前記幅広部内に形成する第４の工程と、
前記第２の凹部内にゲート電極を形成する第５の工程と、を備えたことを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項５に記載の薄膜トランジスタの製造方法であって、
前記第４の工程は、
前記ソース電極の表面が前記第１の主面と実質的に同一平面上に位置するように、前記ソース電極を形成することと、
前記ドレイン電極の表面が前記第１の主面と実質的に同一平面上に位置するように、前記ドレイン電極を形成することと、を含み、
前記第５の工程は、前記ゲート電極の表面が前記第２の主面と実質的に同一平面上に位置するように、前記ゲート電極を形成することを含むことを特徴とする薄膜トランジスタの製造方法。
【請求項７】
第１の凹部が形成された第１の主面と、前記第１の主面の反対側に位置し、第２の凹部が形成された第２の主面と、を有する絶縁性基板と、
前記第１の凹部内に形成された半導体層と、
前記半導体層と部分的に重なるように前記第１の主面上に形成されたソース電極と、
前記半導体層と部分的に重なるように前記第１の主面上に形成されたドレイン電極と、
前記第２の凹部内に形成されたゲート電極と、を備えたことを特徴とする薄膜トランジスタ。
【請求項８】
請求項７に記載の薄膜トランジスタであって、
前記半導体層の表面が前記第１の主面と実質的に同一平面上に位置しており、
前記ゲート電極の表面が前記第２の主面と実質的に同一平面上に位置していることを特徴とする薄膜トランジスタ。
【請求項９】
幅狭部及び幅広部を有する第１の凹部が形成された第１の主面と、前記第１の主面の反対側に位置し、第２の凹部が形成された第２の主面と、を有する絶縁性基板と、
前記幅狭部内に形成された半導体層と、
前記半導体層と部分的に重なるように前記幅広部に形成されたソース電極と、
前記半導体層と部分的に重なるように前記幅広部に形成されたドレイン電極と、
前記第２の凹部内に形成されたゲート電極と、を備えたことを特徴とする薄膜トランジスタ。
【請求項１０】
請求項９に記載の薄膜トランジスタであって、
前記ソース電極の表面が前記第１の主面と実質的に同一平面上に位置しており、
前記ドレイン電極の表面も前記第１の主面と実質的に同一平面上に位置しており、
前記ゲート電極の表面が前記第２の主面と実質的に同一平面上に位置していることを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）の製造方法、及び薄膜トランジスタに関するものである。
【背景技術】
【０００２】
樹脂フィルム基材の一方の面にゲート電極を形成し、当該樹脂フィルム基材の他方の面にソース電極、ドレイン電極、及び半導体層を形成した薄膜トランジスタが知られており（例えば特許文献１参照）、この薄膜トランジスタでは、樹脂フィルム基材自体をゲート絶縁膜として利用している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１２３２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の薄膜トランジスタでは、ゲート絶縁膜の膜厚が樹脂フィルム基材自体の厚さによって一義的に決まってしまう。一般的に、薄膜トランジスタを好適に動作させるためには、ゲート絶縁膜の厚さを１μｍ程度或いはそれ以下とする必要がある。しかしながら、その程度の厚さの樹脂フィルム基材を用いると、取扱い容易性が損なわれてしまい、薄膜トランジスタを形成するのが困難となる。一方、厚い樹脂フィルム基材を用いると薄膜トランジスタの駆動電圧が大きくなってしまうという問題があった。
【０００５】
本発明が解決しようとする課題は、取扱い容易性の低下を防止しつつ、駆動電圧の増加を抑制することが可能な薄膜トランジスタの製造方法及び薄膜トランジスタを提供することである。
【課題を解決するための手段】
【０００６】
［１］本発明に係る薄膜トランジスタの製造方法は、絶縁性基板の第１の主面に一対の第１の凹部を少なくともインプリント法を用いて形成する第１の工程と、前記絶縁性基板において前記第１の主面とは反対側の第２の主面に第２の凹部を少なくともインプリント法を用いて形成する第２の工程と、一方の前記第１の凹部内にソース電極を形成すると共に、他方の前記第１の凹部内にドレイン電極を形成する第３の工程と、前記第２の凹部内にゲート電極を形成する第４の工程と、前記ソース電極及び前記ドレイン電極のそれぞれと部分的に重なるように半導体層を前記第１の主面上に形成する第５の工程と、を備えたことを特徴とする。
【０００７】
なお、上記発明において、第１の工程と第２の工程を同時に実行してもよいし、第３の工程と第４の工程を同時に実行してもよい。また、第１の工程の後に第３の工程と第５の工程を実行し、第２の工程の後に第４の工程を実行するのであれば、これらの順序は特に限定されない。
【０００８】
［２］上記発明において、前記第３の工程は、前記ソース電極の表面が前記第１の主面と実質的に同一平面上に位置するように、前記ソース電極を形成することと、前記ドレイン電極の表面が前記第１の主面と実質的に同一平面上に位置するように、前記ドレイン電極を形成することと、を含み、前記４の工程は、前記ゲート電極の表面が前記第２の主面と実質的に同一平面上に位置するように、前記ゲート電極を形成することを含んでもよい。
【０００９】
［３］本発明に係る薄膜トランジスタの製造方法は、絶縁性基板の第１の主面に第１の凹部を少なくともインプリント法を用いて形成する第１の工程と、前記絶縁性基板において前記第１の主面とは反対側の第２の主面に第２の凹部を少なくともインプリント法を用いて形成する第２の工程と、前記第１の凹部内に半導体層を形成する第３の工程と、前記半導体層と部分的に重なるようにソース電極を前記第１の主面上に形成すると共に、前記半導体層と部分的に重なるようにドレイン電極を前記第１の主面上に形成する第４の工程と、前記第２の凹部内にゲート電極を形成する第５の工程と、を備えたことを特徴とする。
【００１０】
なお、上記発明において、第１の工程と第２の工程を同時に実行してもよいし、第４の工程と第５の工程を同時に実行してもよい。また、第１の工程の後に第３の工程と第４の工程を実行し、第２の工程の後に第５の工程を実行するのであれば、これらの順序は特に限定されない。
【００１１】
［４］上記発明において、前記第３の工程は、前記半導体層の表面が前記第１の主面と実質的に同一平面上に位置するように、前記半導体層を形成することを含み、前記第５の工程は、前記ゲート電極の表面が前記第２の主面と実質的に同一平面上に位置するように、前記ゲート電極を形成することを含んでもよい。
【００１２】
［５］本発明に係る薄膜トランジスタの製造方法は、幅狭部及び幅広部を有する第１の凹部を絶縁性基板の第１の主面に少なくともインプリント法を用いて形成する第１の工程と、前記絶縁性基板において前記第１の主面とは反対側の第２の主面に第２の凹部を少なくともインプリント法を用いて形成する第２の工程と、前記幅狭部内に半導体層を形成する第３の工程と、前記半導体層と部分的に重なるようにソース電極を前記幅広部内に形成すると共に、前記半導体層と部分的に重なるようにドレイン電極を前記幅広部内に形成する第４の工程と、前記第２の凹部内にゲート電極を形成する第５の工程と、を備えたことを特徴とする。
【００１３】
なお、上記発明において、第１の工程と第２の工程を同時に実行してもよいし、第４の工程と第５の工程を同時に実行してもよい。また、第１の工程の後に第３の工程と第４の工程を実行し、第２の工程の後に第５の工程を実行するのであれば、これらの順序は特に限定されない。
【００１４】
［６］上記発明において、前記第４の工程は、前記ソース電極の表面が前記第１の主面と実質的に同一平面上に位置するように、前記ソース電極を形成することと、前記ドレイン電極の表面が前記第１の主面と実質的に同一平面上に位置するように、前記ドレイン電極を形成することと、を含み、前記第５の工程は、前記ゲート電極の表面が前記第２の主面と実質的に同一平面上に位置するように、前記ゲート電極を形成することを含んでもよい。
【００１５】
［７］本発明に係る薄膜トランジスタは、第１の凹部が形成された第１の主面と、前記第１の主面の反対側に位置し、第２の凹部が形成された第２の主面と、を有する絶縁性基板と、前記第１の凹部内に形成された半導体層と、前記半導体層と部分的に重なるように前記第１の主面上に形成されたソース電極と、前記半導体層と部分的に重なるように前記第１の主面上に形成されたドレイン電極と、前記第２の凹部内に形成されたゲート電極と、を備えたことを特徴とする。
【００１６】
［８］上記発明において、前記半導体層の表面が前記第１の主面と実質的に同一平面上に位置しており、前記ゲート電極の表面が前記第２の主面と実質的に同一平面上に位置していてもよい。
【００１７】
［９］本発明に係る薄膜トランジスタは、幅狭部及び幅広部を有する第１の凹部が形成された第１の主面と、前記第１の主面の反対側に位置し、第２の凹部が形成された第２の主面と、を有する絶縁性基板と、前記幅狭部内に形成された半導体層と、前記半導体層と部分的に重なるように前記幅広部に形成されたソース電極と、前記半導体層と部分的に重なるように前記幅広部に形成されたドレイン電極と、前記第２の凹部内に形成されたゲート電極と、を備えたことを特徴とする。
【００１８】
［１０］上記発明において、前記ソース電極の表面が前記第１の主面と実質的に同一平面上に位置しており、前記ドレイン電極の表面も前記第１の主面と実質的に同一平面上に位置しており、前記ゲート電極の表面が前記第２の主面と実質的に同一平面上に位置していてもよい。
【発明の効果】
【００１９】
本発明によれば、絶縁性基材を厚くしても、当該絶縁性基材に形成された第１の凹部や第２の凹部の深さによって駆動電圧を制御することができるので、薄膜トランジスタの取扱い容易性の低下を防止しつつ駆動電圧の増加を抑制することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の第１実施形態における薄膜トランジスタの構成を示す断面図である。
【図２】図２は、本発明の第１実施形態における薄膜トランジスタの製造方法を示すフローチャートである。
【図３】図３（ａ）〜図３（ｃ）は、図２の各ステップにおける薄膜トランジスタの断面図である。
【図４】図４は、本発明の第２実施形態における薄膜トランジスタの構成を示す断面図である。
【図５】図５は、本発明の第２実施形態における薄膜トランジスタの製造方法を示すフローチャートである。
【図６】図６（ａ）〜図６（ｃ）は、図５の各ステップにおける薄膜トランジスタの断面図である。
【図７】図７は、本発明の第３実施形態における薄膜トランジスタの構成を示す断面図である。
【図８】図８は、本発明の第３実施形態における薄膜トランジスタの製造方法を示すフローチャートである。
【図９】図９（ａ）〜図９（ｄ）は、図８の各ステップにおける薄膜トランジスタの断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態を図面に基づいて説明する。
【００２２】
＜＜第１実施形態＞＞
図１は本発明の第１実施形態における薄膜トランジスタの構成を示す断面図である。
【００２３】
先ず、本発明の第１実施形態における薄膜トランジスタ（以下単にＴＦＴと称する。）１０Ａについて図１を参照しながら説明する。
【００２４】
本実施形態におけるＴＦＴ１０Ａは、図１に示すように、ゲート絶縁膜として機能する樹脂基板２０Ａと、この樹脂基板２０Ａの両面２１，２２にそれぞれ形成された機能性層３１〜３４と、を備えた所謂ボトムコンタクト型の有機薄膜トランジスタである。このＴＦＴ１０Ａは、例えば、携帯電話、スマートフォン、タブレット端末、ＰＤＡ（Personal Digital Assistant）、薄型ディスプレイ、電子ペーパ等の電子デバイスや圧力センサ等の各種センサ等に用いることができる。
【００２５】
樹脂基板２０Ａは、例えば１０〜２５［μｍ］程度の厚さを有すると共に電気絶縁性を有するフレキシブルなフィルムである。この樹脂基板２０Ａは、熱可塑性樹脂や熱硬化性樹脂から構成されており、具体的には、液晶ポリマ（ＬＣＰ）、熱可塑性ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ビスマレイミドトリアジン（ＢＴ）、エポキシ樹脂、フッ素樹脂、フェノール樹脂等を例示することができる。本実施形態における樹脂基板２０Ａが、本発明における絶縁性基板の一例に相当する。
【００２６】
この樹脂基板２０Ａは、一対の第１の凹部２１１，２１２が形成された上面２１と、第２の凹部２２１が形成された下面２２と、を有している。本実施形態における樹脂基板２０Ａの上面２１が本発明における絶縁性基板の第１の主面の一例に相当し、本実施形態における樹脂基板２０Ａの下面２２が本発明における絶縁性基板の第２の主面の一例に相当する。
【００２７】
樹脂基板２０Ａの一方（図中の左側）の第１の凹部２１１には、ソース電極３１が埋め込まれており、同図に示すように、このソース電極３１の表面３１１が、樹脂基板２０Ａの上面２１と実質的に同一平面上に位置している。なお、ＴＦＴ１０Ａが正常に動作するのであれば、ソース電極３１の表面３１１が第１の凹部２１１内に位置していてもよいし、或いは、ソース電極３１の表面３１１が第１の凹部２１１からはみ出していてもよい。
【００２８】
このソース電極３１は、例えば、金（Ａｕ）や銀（Ａｇ）等のナノ金属粒子を含有した導電性インクを第１の凹部２１１内に印刷することで形成されている。なお、導電性インクに代えて、金（Ａｕ）、銀（Ａｇ）、カーボン（Ｃ）等を含有した導電性ペースト、有機金属化合物をペースト化した有機レジネート、或いは、ＰＥＤＯＴ（3,4-ethylenedioxythiophene）等の有機導電材料等を用いて、このソース電極３１を形成してもよい。
【００２９】
また、印刷法に代えて、スパッタリング法、真空蒸着法、化学蒸着法(ＣＶＤ（Chemical Vapor Deposition）法）、無電解めっき法、電解めっき法、或いはそれらを組み合わせた方法等によって、ソース電極３１を形成してもよい。この場合には、ソース電極３１を構成する材料として、例えば、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ)、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、タンタル（Ｔａ)、又はこれらを少なくとも一つ含む合金等を例示することできる。
【００３０】
同様に、樹脂基板２０Ａの他方（図中の右側）の第１の凹部２１２には、ドレイン電極３２が埋め込まれており、同図に示すように、このドレイン電極３２の表面３２１が、樹脂基板２０Ａの上面２１と実質的に同一平面上に位置している。このドレイン電極３２は、ソース電極３１と同様の材料及び製法で形成されている。なお、ＴＦＴ１０Ａが正常に動作するのであれば、ドレイン電極３２の表面３２１が第１の凹部２１２内に位置していてもよいし、或いは、ドレイン電極３２の表面３２１が第１の凹部２１２からはみ出していてもよい。
【００３１】
このように、本実施形態では、ソース電極３１及びドレイン電極３２を第１の凹部２１１，２１２内にそれぞれ形成することで、ＴＦＴ１０Ａの薄化を図ることができる。
【００３２】
また、ソース電極３１及びドレイン電極３２を第１の凹部２１１，２１２内にそれぞれ形成することで、ソース電極３１及びドレイン電極３２のパターン形状を高精細に形成することができ、所望のチャネル長（ソース電極３１とドレイン電極３２の間の距離）を得ることもできる。
【００３３】
さらに、印刷法によってソース電極３１及びドレイン電極３２を形成する場合には、第１の凹部２１１，２１２によってインクのぬれ広がりを抑制し、ソース電極３１とドレイン電極３２とが短絡することを防止することができる。
【００３４】
有機半導体層（ＯＳＣ：Organic Semiconductor）３４は、図１に示すように、ソース電極３１と部分的に重なると共にドレイン電極３２とも部分的に重なるように、樹脂基板２０Ａの上面２１上に形成されており、ソース電極３１とドレイン電極３２とを電気的に接続している。本実施形態における有機半導体層３４が、本発明における半導体層の一例に相当する。
【００３５】
ここで、本実施形態では、上述のように、ソース電極３１やドレイン電極３２の表面３１１，３２１が樹脂基板２０Ａの上面２１と実質的に同一平面上に位置しているので、有機半導体層３４をソース電極３１やドレイン電極３２に重ね易くなっており、ＴＦＴ１０Ａの薄化が図られている。
【００３６】
有機半導体層３４を構成する材料としては、例えば、Ｐ３ＨＴ（poly-(3-hexylthiophene)）やＦ８Ｔ２（poly(9,9-dioctylfluorene-co-bithiophene)）等のポリチオフェン等の高分子材料、ペンタセン等の低分子材料、或いは、半導体特性を有するカーボンナノチューブやフラーレン等の炭素化合物を例示することができる。
【００３７】
一方、樹脂基板２０Ａの第２の凹部２２１には、ゲート電極３３が埋め込まれており、同図に示すように、このゲート電極３３の表面３３１が、樹脂基板２０Ａの下面２２と実質的に同一平面上に位置している。このゲート電極３３も、上述のソース電極３１やドレイン電極３２と同様の材料及び製法で形成されている。なお、ＴＦＴ１０Ａが正常に動作するのであれば、ゲート電極３３の表面３３１が第２の凹部２２１内に位置していてもよいし、或いは、ゲート電極３３の表面３３１が第２の凹部２２１からはみ出していてもよい。
【００３８】
本実施形態では、樹脂基板２０Ａをゲート絶縁膜として利用すると共に、ゲート電極３３を第２の凹部２２１内に形成するので、第２の凹部２２１の深さｈ１によって、樹脂基板２０Ａにおいてゲート絶縁膜として機能する部分（樹脂基板２０Ａにおいて有機半導体層３４とゲート電極３３との間に位置する部分）の厚さｈ０を制御することができる。また、ゲート電極３３を第２の凹部２２１内に形成することで、ＴＦＴ１０Ａの薄化を図ることもできる。
【００３９】
次に、本発明の第１実施形態におけるＴＦＴ１０Ａの製造方法について、図２及び図３を参照しながら説明する。
【００４０】
図２は本発明の第１実施形態におけるＴＦＴの製造方法を示すフローチャート、図３（ａ）〜図３（ｃ）は図２の各ステップにおけるＴＦＴの断面図であり、図３（ａ）は図２のステップＳ１１におけるＴＦＴの断面図、図３（ｂ）は図２のステップＳ１２におけるＴＦＴの断面図、図３（ｃ）は図２のステップＳ１３におけるＴＦＴの断面図である。
【００４１】
先ず、図２のステップＳ１１において、図３（ａ）に示すように、インプリントモールド５１Ａ，５２を用いて、熱インプリント法によって樹脂基板２０Ａの両面２１，２２に第１の凹部２１１，２１２及び第２の凹部２２１をそれぞれ形成する。すなわち、インプリントモールド５１Ａ，５２及び樹脂基板２０Ａを所定温度（樹脂基板２０Ａを構成する材料のガラス転移点よりも高い温度、例えば１５０℃〜２５０℃）に加熱した状態で、樹脂基板２０Ａの両面２１，２２にインプリントモールド５１Ａ，５２を押し付けて、インプリントモールド５１Ａ，５２の凸部５１１，５１２，５２１の形状を樹脂基板２０Ａに転写することで、凹部２１１，２１２，２２１を形成する。因みに、凹部２１１，２１２の深さは、例えば１μｍ〜３０μｍ程度である。
【００４２】
なお、必要に応じて、インプリント前にブラシ洗浄や超音波洗浄等によって樹脂基板２０Ａを洗浄したり、インプリント後に溶媒を用いて凹部２１１，２１２，２２１内を洗浄してもよい。
【００４３】
このステップＳ１１で使用する上側モールド５１Ａは、例えば、シリコン（Ｓｉ）、石英（ＳｉＯ２）、シリコンカーバイト（ＳｉＣ）、グラッシーカーボン（ＧＣ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、タンタル（Ｔａ)等から構成されており、第１の凹部２１１，２１２に対応する凸部５１１，５１２を有している。一方、下側モールド５２も、上側モールド５１Ａを構成する材料と同様の材料から構成されており、第２の凹部２２１に対応する凸部５２１を有している。
【００４４】
本実施形態では、熱インプリント法によって樹脂基板２０Ａに凹部２１１，２１２，２２１を形成するので、樹脂基板２０Ａにおいてゲート絶縁膜として機能する部分の厚さｈ０（図１参照）を、例えば１［μｍ］以下まで薄くすることができる。
【００４５】
なお、熱インプリント法に代えて、ＵＶインプリント法によって、樹脂基板２０Ａに凹部２１１，２１２，２２１を形成してもよい。熱インプリント法やＵＶインプリント法を用いることで、樹脂基板２０Ａの厚さに依存せずに、樹脂基板２０Ａにおいてゲート絶縁膜として機能する部分を所望の厚さに形成することができる。
【００４６】
また、樹脂基板２０Ａは、図２のステップＳ１０に先立って射出成型法によって形成されているが、この製法では均一な厚さの樹脂基板２０Ａを得ることは困難であり、樹脂基板２０Ａには厚さバラツキが生じている。このように樹脂基板２０Ａの元の厚さが不均一であっても、インプリント法を用いて第１の凹部２１１，２１２及び第２の凹部２２１を形成すれば、所望の厚さのゲート絶縁膜を安定的に形成することができる。
【００４７】
因みに、エッチング法、射出成型法、サンドブラスト法では、樹脂基板の厚さを１［μｍ］以下に加工又は成形することは困難である。また、上述のように樹脂基板の元の厚さが不均一である場合には、エッチング法やサンドブラスト法では、ゲート絶縁膜として機能する部分の厚さを高精度に制御して形成することが難しい。結果的に、ゲート絶縁膜が厚くなってＴＦＴの駆動電圧が大きくなってしまったり、ゲート絶縁膜の厚さが不均一となってＴＦＴの動作が不安定になったりする。
【００４８】
なお、本実施形態では、樹脂基板２０Ａの両面２１，２２に全ての凹部２１１，２１２，２２１を同時に形成しているが、特にこれに限定されない。例えば、上側モールド５１Ａによって樹脂基板２０Ａの上面２１に第１の凹部２１１，２１２を形成した後に、下側のモールド５２によって樹脂基板２０Ａの下面２２に第２の凹部２２１を形成してもよい。或いは、樹脂基板２０Ａの上面２１の２つの凹部２１１，２１２を別々のモールドで形成してもよい。
【００４９】
また、本実施形態では、インプリント法のみを用いて第１の凹部２１１，２１２及び第２の凹部２２１を形成しているが、特にこれに限定されず、インプリント法に加えて他の方法を併用して、第１の凹部２１１，２１２及び第２の凹部２２１を形成してもよい。
【００５０】
例えば、エッチング法やサンドブラスト法と、インプリント法とを組み合わせて、第１の凹部２１１，２１２及び第２の凹部２２１を形成してもよい。具体的には、先ずエッチング法やサンドブラスト法を用いて浅い凹部を予め形成し、次いでインプリント法を用いて第１の凹部２１１，２１２及び第２の凹部２２１を完成させてもよい。樹脂基板２０Ａにおいてゲート絶縁膜として機能する部分の厚さｈ０を高精度に制御する必要があるため、最後にインプリント法を用いて第１の凹部２１１，２１２及び第２の凹部２２１を完成させることが好ましい。
【００５１】
次いで、図２のステップＳ１２において、図３（ｂ）に示すように、印刷版６１，６２を用いてフレキソ印刷によって樹脂基板２０Ａに導電性インク６３を印刷することで、樹脂基板２０Ａの第１の凹部２１１，２１２内にソース電極３１及びドレイン電極３２を形成すると共に、当該樹脂基板２０Ａの第２の凹部２２１内にゲート電極３３を形成する。
【００５２】
具体的には、上側の印刷版６１の凸部６１１，６１２に付着した導電性インク６３を樹脂基板２０Ａの第１の凹部２１１，２１２に転写すると共に、下側の印刷版６２の凸部６２１に付着した導電性インク６３を樹脂基板２０Ａの第２の凹部２２１に転写した後に、当該転写された導電性インク６３をキュアさせることで、全ての電極３１〜３３を同時に形成する。
【００５３】
なお、本実施形態では、フレキソ印刷によって導電性インク６３を樹脂基板２０Ａに印刷しているが、特にこれに限定されない。フレキソ印刷に代えて、例えば、グラビア印刷、オフセット印刷、インクジェット法、スクリーン印刷等の他の印刷法によって、樹脂基板２０Ａに導電性インクを印刷してもよい。
【００５４】
また、本実施形態では、樹脂基板２０Ａの全ての電極３１〜３３を同時に形成しているが、特にこれに限定されない。例えば、上側の印刷版６１によってソース電極３１とドレイン電極３２を印刷した後に、下側の印刷版６２によってゲート電極３３を印刷してもよい。或いは、ソース電極３１とドレイン電極３２を別々の印刷版で印刷してもよい。
【００５５】
また、本実施形態では、印刷法を用いて電極３１〜３３を形成したが、特にこれに限定されない。例えば、印刷法に代えて、スパッタリング法、真空蒸着法、化学蒸着法(ＣＶＤ法）、無電解めっき法、或いは電解めっき法、またはそれらの手法の組み合わせによって樹脂基板の全面に導電層を形成した後に、フォトリソグラフィ及びエッチングによって当該導電層を加工することで、電極３１〜３３を形成してもよい。或いは、樹脂基板上にレジストパターンを形成した後に、スパッタリング等を行うことで、電極３１〜３３を形成してもよい。
【００５６】
また、必要に応じて、電極３１〜３３の形成後に、樹脂基板２０Ａの両面２１，２２を洗浄したり研磨してもよい。具体的な研磨方法としては、例えば、テープ研磨、ＣＭＰ（Chemical Mechanical Polishing）、エッチング等を例示することができる。樹脂基板２０Ａの両面２１，２２を研磨することによって、ＴＦＴ１０Ａの薄化や平坦化を図ることができる。また、電極３１，３２を形成した後に、樹脂基板２０Ａの他方の面２１を研磨することによって、電極３１，３２の表面が清浄化され、電極３１，３２と有機半導体層３４との接合強度が向上する。
【００５７】
次いで、図２のステップＳ１３において、図３（ｃ）に示すように、インク化した有機半導体材料７２を印刷版７１を用いてフレキソ印刷によって樹脂基板２０Ａに印刷した後に、当該有機半導体材料７２をキュアさせることで、樹脂基板２０Ａの上面２１に有機半導体層３４を形成する。この際、ソース電極３１と部分的に重なると共にドレイン電極３２とも部分的に重なるように、有機半導体材料７２を樹脂基板２０Ａの上面２１に印刷する。
【００５８】
なお、樹脂基板２０Ａに有機半導体材料７２を印刷する前に、樹脂基板２０Ａの上面２１の印刷箇所に自己組織化単分子膜（ＳＡＭ：Self-Assembled Monolayer）を形成してもよい。また、有機半導体層３４におけるソース電極３１やドレイン電極３２との接触界面にドーピング層を形成してもよい。さらに、有機半導体層３４を含めた樹脂基板２０Ａの上面２１全体、或いは、有機半導体層３４のみを覆う保護層（例えば、ＳｉＮｘ膜等）を形成してもよい。
【００５９】
また、本実施形態では、フレキソ印刷によって有機半導体材料７２を樹脂基板２０Ａに印刷しているが、特にこれに限定されない。フレキソ印刷に代えて、例えば、グラビア印刷、オフセット印刷、インクジェット印刷、スクリーン印刷等の他の印刷法によって、樹脂基板２０Ａに有機半導体材料を印刷してもよい。
【００６０】
また、本実施形態では、印刷法を用いて有機半導体層３４を形成したが、特にこれに限定されない。例えば、印刷法に代えて、真空蒸着法、スピン塗布法、スパッタリング法、化学蒸着法（ＣＶＤ法）等を用いて、有機半導体層３４を形成してもよい。
【００６１】
以上のように、本実施形態では、樹脂基板２０Ａをゲート絶縁膜として利用すると共に、樹脂基板２０Ａに形成された第２の凹部２２１内にゲート電極３３を形成する。このため、樹脂基板２０Ａを厚くしても、樹脂基板２０Ａにおいてゲート絶縁膜として機能する部分の厚さｈ０によって、ＴＦＴ１０Ａの駆動電圧を制御することができるので、ＴＦＴ１０Ａの取扱い容易性の低下を防止しつつ駆動電圧の増加を抑制することができる。
【００６２】
なお、ＴＦＴ１０Ａの製造手順は上記に特に限定されない。例えば、樹脂基板２０Ａに第１の凹部２１１，２１２を形成し、ソース電極３１とドレイン電極３２を形成した後に、樹脂基板２０Ａに第２の凹部２２１を形成し、ゲート電極３３を形成してもよい。或いは、有機半導体層３４を形成した後に、樹脂基板２０Ａに第２の凹部２２１を形成し、ゲート電極３３を形成してもよい。或いは、ゲート電極３３を形成した後に、ソース電極３１、ドレイン電極３２、及び有機半導体層３４を形成してもよい。
【００６３】
本実施形態における図２のステップＳ１１が本発明における第１〜第２の工程の一例に相当し、本実施形態における図２のステップＳ１２が本発明における第３〜第４の工程の一例に相当し、本実施形態における図２のステップＳ１３が本発明における第５の工程の一例に相当する。
【００６４】
＜＜第２実施形態＞＞
図４は本発明の第２実施形態における薄膜トランジスタの構成を示す断面図である。
【００６５】
本実施形態におけるＴＦＴ１０Ｂは、ソース電極３１及びドレイン電極３２と、有機半導体層３４との位置関係が第１実施形態と相違するが、それ以外の構成は第１実施形態と同様である。以下に、第２実施形態におけるＴＦＴ１０Ｂについて第１実施形態との相違点についてのみ説明し、第１実施形態と同様の構成である部分については同一の符号を付して説明を省略する。
【００６６】
本実施形態におけるＴＦＴ１０Ｂは、図４に示すように、樹脂基板２０Ｂと、この樹脂基板２０Ｂに形成された機能性層３１〜３４と、を備えた所謂トップコンタクト型の有機薄膜トランジスタである。
【００６７】
樹脂基板２０Ｂは、第１実施形態の樹脂基板２０Ａと同様のフィルムであり、その下面２２に第２の凹部２２１が形成されている点で第１実施形態と同じであるが、その上面２１に第１の凹部２１３が一つ形成されている点で第１実施形態と相違する。この第１の凹部２１３は、樹脂基板２０Ｂの法線方向（図４におけるＺ方向）から見て第２の凹部２２１とオーバーラップしている。
【００６８】
本実施形態では、樹脂基板２０Ｂの第１の凹部２１３には、有機半導体層３４が埋め込まれており、同図に示すように、この有機半導体層３４の表面３４１が、樹脂基板２０Ｂの上面２１と実質的に同一平面上に位置している。なお、ＴＦＴ１０Ｂが正常に動作するのであれば、有機半導体層３４の表面３４１が第１の凹部２１３内に位置してもよいし、或いは、有機半導体層３４の表面３４１が第１の凹部２１３からはみ出していてもよい。
【００６９】
このように、本実施形態では、有機半導体層３４を第１の凹部２１３内に形成することで、ＴＦＴ１０Ｂの薄化が図られている。
【００７０】
ソース電極３１は、図４に示すように、有機半導体層３４と部分的に重なるように、樹脂基板２０Ｂの上面２１上に形成されている。同様に、ドレイン電極３２も、有機半導体層３４と部分的に重なるように、樹脂基板２０Ｂの上面２１に形成されている。なお、ソース電極３１とドレイン電極３２は、樹脂基板２ｂの上面２１上において所定距離離れて形成されており、有機半導体層３４を介して電気的に接続されている。
【００７１】
ここで、本実施形態では、上述のように、有機半導体層３４の表面３４１が樹脂基板２０Ｂの上面２１と実質的に同一平面上に位置しているので、ソース電極３１やドレイン電極３２に段差が形成されない。このため、ソース電極３１やドレイン電極３２の断線が抑制されるので、ＴＦＴ１０Ｂの信頼性向上を図ることができる。
【００７２】
また、有機半導体層３４の表面３４１が樹脂基板２０Ｂの上面２１と実質的に同一平面上に位置していることで、ソース電極３１やドレイン電極３２を重ね易くなっており、ＴＦＴ１０Ｂの薄化を図ることもできる。
【００７３】
一方、樹脂基板２０Ｂの第２の凹部２２１には、第１実施形態と同様に、ゲート電極３３が埋め込まれており、同図に示すように、このゲート電極３３の表面３３１が、樹脂基板２０Ｂの下面２２と実質的に同一平面上に位置している。なお、ＴＦＴ１０Ｂが正常に動作するのであれば、ゲート電極３３の表面３３１が第２の凹部２２１内に位置していてもよいし、或いは、ゲート電極３３の表面３３１が第２の凹部２２１からはみ出していてもよい。
【００７４】
本実施形態では、樹脂基板２０Ｂをゲート絶縁膜として利用し、且つ、ゲート電極３３を第２の凹部２２１内に形成すると共に、有機半導体層３４を第１の凹部２１３内に形成する。このため、第２の凹部２２１の深さｈ１と第１の凹部２１３の深さｈ２によって、樹脂基板２０Ｂにおいてゲート絶縁膜として機能する部分の厚さｈ０を制御することができる。また、ゲート電極３３を第２の凹部２２１内に形成することで、ＴＦＴ１０Ｂの薄化を図ることもできる。
【００７５】
次に、本発明の第２実施形態におけるＴＦＴ１０Ｂの製造方法について、図５及び図６を参照しながら説明する。
【００７６】
図５は本発明の第２実施形態におけるＴＦＴの製造方法を示すフローチャート、図６（ａ）〜図６（ｃ）は図５の各ステップにおけるＴＦＴの断面図であり、図６（ａ）は図５のステップＳ２１におけるＴＦＴの断面図、図６（ｂ）は図５のステップＳ２２におけるＴＦＴの断面図、図６（ｃ）は図５のステップＳ２３におけるＴＦＴの断面図である。
【００７７】
先ず、図５のステップＳ２１において、図６（ａ）に示すように、インプリントモールド５１Ｂ，５２を用いて、熱インプリント法によって樹脂基板２０Ｂの両面２１，２２に第１の凹部２１３及び第２の凹部２２１をそれぞれ形成する。本実施形態で使用する上側モールド５１Ｂは、第１の凹部２１３に対応する凸部５１３を一つのみ有している。
【００７８】
本実施形態では、熱インプリント法によって樹脂基板２０Ｂに凹部２１３，２２１を形成するので、樹脂基板２０Ｂにおいてゲート絶縁膜として機能する部分の厚さｈ０を、例えば１［μｍ］以下まで薄くすることができる。なお、熱インプリント法に代えて、ＵＶインプリント法によって、樹脂基板２０Ｂに凹部２１３，２２１を形成してもよい。
【００７９】
なお、本実施形態では、樹脂基板２０Ｂの両面２１，２２に全ての凹部２１３，２２１を同時に形成しているが、特にこれに限定されない。例えば、上側モールド５１Ｂによって樹脂基板２０Ｂの上面２１に第１の凹部２１３を形成した後に、下側のモールド５２によって樹脂基板２０Ｂの下面２２に第２の凹部２２１を形成してもよい。
【００８０】
また、本実施形態では、インプリント法のみを用いて第１の凹部２１３及び第２の凹部２２１を形成しているが、特にこれに限定されず、インプリント法に加えて他の方法を併用して、第１の凹部２１３及び第２の凹部２２１を形成してもよい。
【００８１】
例えば、エッチング法やサンドブラスト法と、インプリント法とを組み合わせて、第１の凹部２１３及び第２の凹部２２１を形成してもよい。具体的には、先ずエッチング法やサンドブラスト法を用いて浅い凹部を予め形成し、次いでインプリント法を用いて第１の凹部２１３及び第２の凹部２２１を完成させてもよい。樹脂基板２０Ｂにおいてゲート絶縁膜として機能する部分の厚さｈ０を高精度に制御する必要があるため、最後にインプリント法を用いて第１の凹部２１３及び第２の凹部２２１を完成させることが好ましい。
【００８２】
次いで、図５のステップＳ２２において、図６（ｂ）に示すように、インク化した有機半導体材料７２を印刷版７１を用いてフレキソ印刷によって樹脂基板２０Ｂに印刷した後に、当該有機半導体材料７２をキュアさせることで、第１の凹部２１３内に有機半導体層３４を形成する。
【００８３】
なお、樹脂基板２０Ｂに有機半導体材料７２を印刷する前に、第１の凹部２１３の底面に自己組織化単分子膜を形成してもよい。また、有機半導体層３４におけるソース電極３１やドレイン電極３２との接触界面にドーピング層を形成してもよい。
【００８４】
また、本実施形態では、フレキソ印刷によって有機半導体材料７２を樹脂基板２０Ｂに印刷するが、特にこれに限定されない。フレキソ印刷に代えて、例えば、グラビア印刷、オフセット印刷、インクジェット印刷、スクリーン印刷等の他の印刷法によって、樹脂基板２０Ｂに有機半導体材料７２を印刷してもよい。
【００８５】
また、本実施形態では、印刷法を用いて有機半導体層３４を形成したが、特にこれに限定されない。例えば、印刷法に代えて、真空蒸着法、スピン塗布法、スパッタリング法、化学蒸着法（ＣＶＤ法）等を用いて、有機半導体層３４を形成してもよい。
【００８６】
また、必要に応じて、有機半導体層３４の形成後に、樹脂基板２０Ｂの上面２１を洗浄したり研磨してもよい。具体的な研磨方法としては、例えば、テープ研磨、ＣＭＰ、エッチング等を例示することができる。樹脂基板２０Ｂの上面２１を研磨することによって、ＴＦＴ１０Ｂの薄化や平坦化を図ることができる。また、有機半導体層３４を形成した後に、樹脂基板２０Ｂの他方の面２１を研磨することによって、有機半導体層３４の表面が清浄化され、有機半導体層３４とソース電極３１及びドレイン電極３２との接合強度が向上する。
【００８７】
次いで、図５のステップＳ２３において、図６（ｃ）に示すように、印刷版６１，６２を用いてフレキソ印刷によって樹脂基板２０Ｂに導電性インク６３を印刷することで、樹脂基板２０Ｂの上面２１にソース電極３１及びドレイン電極３２を形成すると共に、当該樹脂基板２０Ｂの第２の凹部２２１内にゲート電極３３を形成する。
【００８８】
具体的には、上側の印刷版６１の凸部６１１，６１２に付着した導電性インク６３を樹脂基板２０Ｂの上面２１に転写すると共に、下側の印刷版６２の凸部６２１に付着した導電性インク６３を樹脂基板２０Ｂの第２の凹部２２１に転写した後に、当該転写された導電性インク６３をキュアさせることで、全ての電極３１〜３３を同時に形成する。この際、ソース電極３１及びドレイン電極３２が有機半導体層３４とそれぞれ部分的に重なるように、導電性インク６３を樹脂基板２０Ｂの上面２１に印刷する。
【００８９】
なお、本実施形態では、フレキソ印刷によって導電性インク６３を樹脂基板２０Ｂに印刷しているが、特にこれに限定されない。フレキソ印刷に代えて、例えば、グラビア印刷、オフセット印刷、インクジェット印刷、スクリーン印刷等の他の印刷法によって、樹脂基板２０Ｂに導電性インクを印刷してもよい。
【００９０】
また、本実施形態では、樹脂基板２０Ｂの全ての電極３〜３３を同時に形成しているが、特にこれに限定されない。例えば、上側の印刷版６１によってソース電極３１とドレイン電極３２を印刷した後に、下側の印刷版６２によってゲート電極３３を印刷してもよい。或いは、ソース電極３１とドレイン電極３２を別々の印刷版で印刷してもよい。
【００９１】
また、本実施形態では、印刷法を用いて電極３１〜３３を形成したが、特にこれに限定されない。例えば、印刷法に代えて、スパッタリング法、真空蒸着法、化学蒸着法(ＣＶＤ法）、無電解めっき法、或いは電解めっき法、またはそれらの手法を組み合わせることによって電極３１〜３３を形成してもよい。
【００９２】
また、必要に応じて、ゲート電極３３の形成後に、樹脂基板２０Ｂの下面２２を洗浄したり研磨してもよい。また、ソース電極３１及びドレイン電極３２を含めた樹脂基板２０Ｂの上面２１全体、或いは、ソース電極３１及びドレイン電極３２のみを覆う保護層を形成してもよい。
【００９３】
以上のように、本実施形態では、樹脂基板２０Ｂをゲート絶縁膜として利用し、且つ、ゲート電極３３を第２の凹部２２１内に形成すると共に、有機半導体層３４を第１の凹部２１３内に形成する。このため、樹脂基板２０Ｂを厚くしても、樹脂基板２０Ｂにおいてゲート絶縁膜として機能する部分の厚さｈ０によって、ＴＦＴ１０Ｂの駆動電圧を制御することができるので、ＴＦＴ１０Ｂの取扱い容易性の低下を防止しつつ駆動電圧の増加を抑制することができる。
【００９４】
なお、ＴＦＴ１０Ｂの製造手順は上記に特に限定されない。例えば、有機半導体層３４を形成した後に、樹脂基板２０Ｂに第２の凹部２２１を形成し、ゲート電極３３を形成してもよい。或いは、ソース電極３１及びドレイン電極３２を形成した後に、樹脂基板２０Ｂに第２の凹部２２１を形成し、ゲート電極３３を形成してもよい。或いは、ゲート電極３３を形成した後に、ソース電極３１、ドレイン電極３２、及び有機半導体層３４を形成してもよい。
【００９５】
本実施形態における図５のステップＳ２１が本発明における第１〜第２の工程の一例に相当し、本実施形態における図５のステップＳ２２が本発明における第３の工程の一例に相当し、本実施形態における図５のステップＳ２３が本発明における第４〜第５の工程の一例に相当する。
【００９６】
＜＜第３実施形態＞＞
図７は本発明の第３実施形態における薄膜トランジスタの構成を示す断面図である。
【００９７】
本実施形態におけるＴＦＴ１０Ｃは、ソース電極３１、ドレイン電極３２、及び有機半導体層３４のいずれもが樹脂基板２０Ｃの第１の凹部２１４に埋め込まれている点で第１実施形態と相違するが、それ以外の構成は第１実施形態と同様である。以下に、第３実施形態におけるＴＦＴ１０Ｃについて第１実施形態との相違点についてのみ説明し、第１実施形態と同様の構成である部分については同一の符合を付して説明を省略する。
【００９８】
本実施形態におけるＴＦＴ１０Ｃは、図７に示すように、樹脂基板２０Ｃと、この樹脂基板２０Ｃに形成された機能性層３１〜３４を備えた所謂トップコンタクト型の有機薄膜トランジスタである。
【００９９】
樹脂基板２０Ｃは、第１実施形態の樹脂基板２０Ａと同様のフィルムであり、その下面２２に第２の凹部２２１が形成されている点で第１実施形態と同じであるが、その上面２１に階段状の第１の凹部２１４が一つ形成されている点で第１実施形態と相違する。
【０１００】
本実施形態における第１の凹部２１４は、その下部に幅狭部２１５を有していると共に、当該幅狭部２１５よりも幅の広い幅広部２１６をその上部に有しており、幅狭部２１５と幅広部２１６の間には段差２１７が形成されている。この第１の凹部２１４は、第２実施形態の第１の凹部２１３と同様に、樹脂基板２０Ｃの法線方向（図４におけるＺ方向）から見て第２の凹部２２１とオーバーラップしている。
【０１０１】
本実施形態では、樹脂基板２０Ｃの第１の凹部２１４の幅狭部２１５には、有機半導体層３４が埋め込まれており、さらに、この第１の凹部２１４の幅広部２１６には、ソース電極３１とドレイン電極３２が埋め込まれている。
【０１０２】
この際、ソース電極３１は、図７に示すように、有機半導体層３４と部分的に重なるように幅広部２１６内に形成されており、このソース電極３１の上面３１１が、樹脂基板２０Ｃの上面２１と実質的に同一平面上に位置している。なお、ＴＦＴ１０Ｃが正常に動作するのであれば、ソース電極３１の表面３１１が第１の凹部２１４内に位置してもよいし、或いは、ソース電極３１の表面３１１が第１の凹部２１４からはみ出していてもよい。
【０１０３】
同様に、ドレイン電極３２も、有機半導体層３４と部分的に重なるように、幅広部２１６内に形成されており、このドレイン電極３２の上面３２１が、樹脂基板２０Ｃの上面２１と実質的に同一平面上に位置している。なお、ＴＦＴ１０Ｃが正常に動作するのであれば、ドレイン電極３２の上面３２１が第１の凹部２１４内に位置してもよいし、或いは、ドレイン電極３２の上面３２１が第１の凹部２１４からはみ出していてもよい。
【０１０４】
このように、本実施形態では、ソース電極３１、ドレイン電極３２、及び有機半導体層３４を第１の凹部２１４内に形成することで、ＴＦＴ１０Ｃを樹脂基板２０Ｃと同一の厚さにすることができ、ＴＦＴ１０Ｃの更なる薄化を図ることができる。また、ソース電極３１やドレイン電極３２の断線を抑制したり、有機半導体層３４を保護することができるので、ＴＦＴ１０Ｂの信頼性向上を図ることができる。
【０１０５】
また、本実施形態では、ソース電極３１とドレイン電極３２は、幅広部３１５内において所定距離離れて形成されており、有機半導体層３４を介して電気的に接続されている。そして、幅広部３１５内におけるソース電極３１とドレイン電極３２との間の間隙２１８には、封止層３５が形成されている。この封止層３５は、例えば樹脂材料等の電気絶縁性を有する材料から構成されている。なお、この封止層３５を、間隙２１８のみならず、ソース電極３１及びドレイン電極３２の上面３１１，３２１を覆うように形成してもよい。
【０１０６】
一方、樹脂基板２０Ｃの第２の凹部２２１には、第１実施形態と同様に、ゲート電極３３が埋め込まれており、同図に示すように、このゲート電極３３の表面３３１が、樹脂基板２０Ｂの下面２２と実質的に同一平面上に位置している。なお、ＴＦＴ１０Ｃが正常に動作するのであれば、ゲート電極３３の表面３３１が第２の凹部２２１内に位置していてもよいし、或いは、ゲート電極３３の表面３３１が第２の凹部２２１からはみ出していてもよい。
【０１０７】
本実施形態では、樹脂基板２０Ｃをゲート絶縁膜として利用し、且つ、ゲート電極３３を第２の凹部２２１内に形成すると共に、ソース電極３１、ドレイン電極３２、及び有機半導体層３４を第１の凹部２１４内に形成する。このため、第２の凹部２２１の深さｈ１と第１の凹部２１４の深さｈ２によって、樹脂基板２０Ｃにおいてゲート絶縁膜として機能する部分の厚さｈ０を制御することができる。また、ゲート電極３３を第２の凹部２２１内に形成することで、ＴＦＴ１０Ｃの薄化を図ることもできる。
【０１０８】
次に、本発明の第３実施形態におけるＴＦＴ１０Ｃの製造方法について、図８及び図９を参照しながら説明する。
【０１０９】
図８は本発明の第３実施形態におけるＴＦＴの製造方法を示すフローチャート、図９（ａ）〜図９（ｄ）は図８の各ステップにおけるＴＦＴの断面図であり、図９（ａ）は図８のステップＳ３１におけるＴＦＴの断面図、図９（ｂ）は図８のステップＳ３２におけるＴＦＴの断面図、図９（ｃ）は図８のステップＳ３３におけるＴＦＴの断面図、図９（ｄ）は図８のステップＳ３４におけるＴＦＴの断面図である。
【０１１０】
先ず、図８のステップＳ３１において、インプリントモールド５１Ｃ，５２を用いて、熱インプリント法によって樹脂基板２０Ｃの両面２１，２２に第１の凹部２１４及び第２の凹部２２１をそれぞれ形成する。本実施形態における上側モールド５１Ｃは、階段状の第１の凹部２１４に対応した形状の凸部５１４を有する二段モールドである。なお、上側モールド５１Ｃに代えて、一段モールドを２つ使用してもよい。
【０１１１】
本実施形態では、熱インプリント法によって樹脂基板２０Ｃに凹部２１４，２２１を形成するので、樹脂基板２０Ｃにおいてゲート絶縁膜として機能する部分の厚さｈ０を、例えば１［μｍ］以下まで薄くすることができる。なお、熱インプリント法に代えて、ＵＶインプリント法によって、樹脂基板２０Ｃに凹部２１４，２２１を形成してもよい。
【０１１２】
なお、本実施形態では、樹脂基板２０Ｃの両面２１，２２に全ての凹部２１４，２２１を同時に形成しているが、特にこれに限定されない。例えば、上側モールド５１Ｃによって樹脂基板２０Ｃの上面２１に第１の凹部２１４を形成した後に、下側のモールド５２によって樹脂基板２０Ｃの下面２２に第２の凹部２２１を形成してもよい。
【０１１３】
また、本実施形態では、インプリント法のみを用いて第１の凹部２１４及び第２の凹部２２１を形成しているが、特にこれに限定されず、インプリント法に加えて他の方法を併用して、第１の凹部２１４及び第２の凹部２２１を形成してもよい。
【０１１４】
例えば、エッチング法やサンドブラスト法と、インプリント法とを組み合わせて、第１の凹部２１４及び第２の凹部２２１を形成してもよい。具体的には、先ずエッチング法やサンドブラスト法を用いて浅い凹部を予め形成し、次いでインプリント法を用いて第１の凹部２１４及び第２の凹部２２１を完成させてもよい。樹脂基板２０Ｃにおいてゲート絶縁膜として機能する部分の厚さｈ０を高精度に制御する必要があるため、最後にインプリント法を用いて第１の凹部２１４及び第２の凹部２２１を完成させることが好ましい。
【０１１５】
次いで、図８のステップＳ３２において、図９（ｂ）に示すように、インク化した有機半導体材料７２を印刷版７１を用いてフレキソ印刷によって樹脂基板２０Ｃに印刷した後に、当該有機半導体材料７２をキュアさせることで、第１の凹部２１４の幅狭部２１５内に有機半導体層３４を形成する。
【０１１６】
なお、樹脂基板２０Ｃに有機半導体材料７２を印刷する前に、第１の凹部２１４の幅狭部２１５の底面に自己組織化単分子膜を形成してもよい。また、有機半導体層３４におけるソース電極３１やドレイン電極３２との接触界面にドーピング層を形成してもよい。
【０１１７】
また、本実施形態では、フレキソ印刷によって有機半導体材料７２を樹脂基板２０Ｃに印刷するが、特にこれに限定されない。フレキソ印刷に代えて、例えば、グラビア印刷、オフセット印刷、インクジェット印刷、スクリーン印刷等の他の印刷法によって、樹脂基板２０Ｃに有機半導体材料７２を印刷してもよい。
【０１１８】
また、本実施形態では、印刷法を用いて有機半導体層３４を形成したが、特にこれに限定されない。例えば、印刷法に代えて、真空蒸着法、スピン塗布法、スパッタリング法、化学蒸着法（ＣＶＤ法）等を用いて、有機半導体層３４を形成してもよい。
【０１１９】
次いで、図８のステップＳ３３において、図９（ｃ）に示すように、印刷版６１，６２を用いてフレキソ印刷によって樹脂基板２０Ｂに導電性インク６３を印刷する。これにより、樹脂基板２０Ｃの第１の凹部２１４の幅広部２１６内にソース電極３１及びドレイン電極３２が形成されると共に、当該樹脂基板２０Ｃの第２の凹部２２１内にゲート電極３３が形成される。
【０１２０】
具体的には、上側の印刷版６１の凸部６１１，６１２に付着した導電性インク６３を樹脂基板２０Ｃの第１の凹部２１４の幅広部２１６内に転写すると共に、下側の印刷版６２の凸部６２１に付着した導電性インク６３を樹脂基板２０Ｃの第２の凹部２２１に転写した後に、当該転写された導電性インク６３をキュアさせることで、全ての電極３１〜３３を同時に形成する。この際、ソース電極３１及びドレイン電極３２が有機半導体層３４とそれぞれ部分的に重なるように、導電性インク６３を第１の凹部２１４の幅広部２１６に印刷する。なお、必要に応じて、全ての電極３１〜３３の形成後に、樹脂基板２０Ｃの両面２１，２２を洗浄したり研磨してもよい。樹脂基板２０Ｃの両面２１，２２を研磨することによって、ＴＦＴ１０Ｃの薄化や平坦化を図ることができる。
【０１２１】
なお、本実施形態では、フレキソ印刷によって導電性インク６３を樹脂基板２０Ｃに印刷しているが、特にこれに限定されない。フレキソ印刷に代えて、例えば、グラビア印刷、オフセット印刷、インクジェット印刷、スクリーン印刷等の他の印刷法によって、樹脂基板２０Ｃに導電性インクを印刷してもよい。
【０１２２】
また、本実施形態では、樹脂基板２０Ｃの全ての電極３１〜３３を同時に形成しているが、特にこれに限定されない。例えば、上側の印刷版６１によってソース電極３１とドレイン電極３２を印刷した後に、下側の印刷版６２によってゲート電極３３を印刷してもよい。或いは、ソース電極３１とドレイン電極３２を別々の印刷版で印刷してもよい。
【０１２３】
また、本実施形態では、印刷法を用いて電極３１〜３３を形成したが、特にこれに限定されない。例えば、印刷法に代えて、スパッタリング法、真空蒸着法、化学蒸着法（ＣＶＤ法）、無電解めっき法、或いは電解めっき法、またはそれらの手法を組み合わせることによって電極３１〜３３を形成してもよい。
【０１２４】
次いで、図８のステップＳ３４において、図９（ｄ）に示すように、印刷版８１を用いてフレキソ印刷によってソース電極３１とドレイン電極３２の間に間隙２１８に樹脂材料８２を印刷してキュアさせることで、封止層３５を形成する。
【０１２５】
なお、フレキソ印刷に代えて、例えば、グラビア印刷、オフセット印刷、インクジェット印刷、スクリーン印刷等の他の印刷法や、真空蒸着法、スピン塗布法、スパッタリング法、化学蒸着法（ＣＶＤ法）等の印刷法以外の方法を用いて、封止層３５を形成してもよい。
【０１２６】
以上のように、本実施形態では、樹脂基板２０Ｃをゲート絶縁膜として利用し、且つ、ゲート電極３３第１の凹部２２１内に形成すると共に、ソース電極３１、ドレイン電極３２、及び有機半導体層３４を第１の凹部２１４内に形成する。このため、樹脂基板２０Ｃを厚くしても、樹脂基板２０Ｃにおいてゲート絶縁膜として機能する部分の厚さｈ０によって、ＴＦＴ１０Ｃの駆動電圧を制御することができるので、ＴＦＴ１０Ｃの取扱い容易性の低下を防止しつつ駆動電圧の増加を抑制することができる。
【０１２７】
なお、ＴＦＴ１０Ｃの製造手順は上記に特に限定されない。例えば、有機半導体層３４を形成した後に、樹脂基板２０Ｃに第２の凹部２２１を形成し、ゲート電極３３を形成してもよい。或いは、ソース電極３１及びドレイン電極３２を形成した後に、樹脂基板２０Ｃに第２の凹部２２１を形成し、ゲート電極３３を形成してもよい。或いは、ゲート電極３３を形成した後に、ソース電極３１、ドレイン電極３２、及び有機半導体層３４を形成してもよい。
【０１２８】
本実施形態における図８のステップＳ３１が本発明における第１〜第２の工程の一例に相当し、本実施形態における図８のステップＳ３２が本発明における第３の工程の一例に相当し、本実施形態における図８のステップＳ３３が本発明における第４〜第５の工程の一例に相当する。
【０１２９】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【符号の説明】
【０１３０】
１０Ａ〜１０Ｃ…ＴＦＴ
２０Ａ〜２０Ｃ…樹脂基板
２１…上面
２１１〜２１４…第１の凹部
２２…下面
２２１…第２の凹部
３１…ソース電極
３２…ドレイン電極
３３…ゲート電極
３４…有機半導体層
５１Ａ〜５１Ｃ，５２…インプリントモールド
６１，６２，７１…印刷版
６３…導電性インク
７２…有機半導体材料
【図１】
2013207138.tif 000003
【図２】
2013207138.tif 000004
【図３】
2013207138.tif 000005
【図４】
2013207138.tif 000006
【図５】
2013207138.tif 000007
【図６】
2013207138.tif 000008
【図７】
2013207138.tif 000009
【図８】
2013207138.tif 000010
【図９】
2013207138.tif 000011