(57)【要約】【課題】入出力装置が多重化されていない場合であっても、完全多重化されたと同等の機能、信頼性を果たすことが可能な多重化制御システムを提供することを目的とする。【解決手段】演算装置と制御対象に接続された入出力装置と中継装置が通信路で接続された系統をｍ系列備え、ｍ系統の各演算装置は中継装置を介して入出力装置に制御信号を与え、入出力装置からの応答信号を、中継装置を介して入手するように構成された多重化制御システムにおいて、ｍ系統の演算装置と中継装置間にそれぞれ集線装置を接続し、集線装置は、自系の前記演算装置から送信される制御信号を中継装置に送出するとともに、他系の前記演算装置に送出し、自系の前記中継装置からの応答信号を自系および他系の前記演算装置に送出することを特徴とする。【選択図】図１
2013186792.tif 000002
【特許請求の範囲】
【請求項１】
演算装置と制御対象に接続された入出力装置と中継装置が通信路で接続された系統をｍ系列（ｍは２以上）備え、ｍ系統の各演算装置は前記中継装置を介して前記入出力装置に制御信号を与え、前記入出力装置からの応答信号を、前記中継装置を介して入手するように構成された多重化制御システムにおいて、
ｍ系統の前記演算装置と前記中継装置間にそれぞれ集線装置を接続し、
該集線装置は、自系の前記演算装置から送信される制御信号を前記中継装置に送出するとともに、他系の前記演算装置に送出し、
自系の前記中継装置からの応答信号を自系および他系の前記演算装置に送出することを特徴とする多重化制御システム。
【請求項２】
請求項１に記載の多重化制御システムにおいて、
前記制御対象に接続された１台の第２の入出力装置と、一方端が前記１台の第２の入出力装置に接続され、他端が前記ｍ系統の集線装置にそれぞれ接続された３台の第２の中継装置とを備え、
前記集線装置は、自系の前記演算装置から送信される制御信号を前記中継装置および前記第２の中継装置に送出するとともに、他系の前記演算装置に送出し、
自系の前記中継装置および前記第２の中継装置からの応答信号を自系および他系の前記演算装置に送出することを特徴とする多重化制御システム。
【請求項３】
請求項２に記載の多重化制御システムにおいて、
多重化制御システムを構成する各通信機器にはノードアドレスが設定されており、
前記第２の中継装置は、前記演算装置と前記第２の入出力装置のノードアドレスを変更するノードアドレス変換機能を備えていることを特徴とする多重化制御システム。
【請求項４】
請求項３に記載の多重化制御システムにおいて、
ｍ系統の前記演算装置は、前記第２の入出力装置を互いに異なるノードアドレスとした前記制御信号の送信を実行し、
ｍ系統の前記第２の中継装置は、前記制御信号に含まれる前記の第２の入出力装置についての互いに異なるノードアドレスを共通のノードアドレスに変換して前記１台の第２の入出力装置に与えることを特徴とする多重化制御システム。
【請求項５】
請求項３に記載の多重化制御システムにおいて、
ｍ系統の前記第２の中継装置は、前記第２の入出力装置からの応答信号について、ｍ系統の前記演算装置に対する異なるノードアドレスを設定して前記集線装置に与えることを特徴とする多重化制御システム。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明は、多重化制御システムに係り、特に入出力装置の一部に多重化されない入出力装置を含む多重化制御システムに関する。
【０００２】
高い信頼性を求められるプラント制御等に用いられる制御システムにおいては、制御用の演算装置を多重構成して多重化制御システムとすることが多い。ここでは、複数の演算装置の演算結果を照会している。例えば三重化構成であれば、二台の演算結果が一致していればそのまま制御を継続する方式が一般的に取られている。
【０００３】
また多重化制御システムでは、各演算装置の主メモリ内の情報を演算装置間で共有化するための手段も必要とされている。その手段として各演算装置間に通信路を配置して情報の共有化を実現している。
【０００４】
更に制御装置からの制御情報を制御対象へ、制御対象からの応答情報を制御装置へ出力する入出力装置で通信回線や制御情報の異常を検出し、システムの信頼性を向上させている。
【０００５】
このような多重化制御システムの一例として特許文献１が知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−３０７６３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
これまでの多重化制御システムにおいては、情報の共有化を実現するために演算装置間に専用通信路を配置していた。情報の共有化は、演算装置において制御対象からの情報を一旦主メモリに格納した後に、演算装置間の通信路を介して演算装置間で情報のやり取りすることで実現される。このため演算装置間で時間差が生じ、同時性に欠けてしまう結果となっていた。
【０００８】
ところで多重化制御システムを構成するときの多重化する範囲についてみると、ここには幾つかの考え方がある。望ましくは現場装置から中央装置まで、つまり演算装置及び入出力装置までを含めて多重化する方式（完全多重化方式）とするのがよい。
【０００９】
然しながら、システム内の信頼度に応じて、入出力装置を多重化せず、演算装置のみを多重化することによりコスト及びシステム規模を低減する方式（一部多重化方式）とすることもある。
【００１０】
この一部多重化方式においても、複数演算装置間は情報共有化対策が必要である。しかし入出力装置が多重化されていないために従来装置をそのままに使用することができない。
【００１１】
以上のことから本発明においては、入出力装置が多重化されていない場合であっても、完全多重化されたと同等の機能、信頼性を果たすことが可能な多重化制御システムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
以上のことから本発明においては、演算装置と制御対象に接続された入出力装置と中継装置が通信路で接続された系統をｍ系列備え、ｍ系統の各演算装置は中継装置を介して入出力装置に制御信号を与え、入出力装置からの応答信号を、中継装置を介して入手するように構成された多重化制御システムにおいて、
ｍ系統の演算装置と中継装置間にそれぞれ集線装置を接続し、
集線装置は、自系の前記演算装置から送信される制御信号を中継装置に送出するとともに、他系の前記演算装置に送出し、
自系の前記中継装置からの応答信号を自系および他系の前記演算装置に送出することを特徴とする。
【００１３】
また、制御対象に接続された１台の第２の入出力装置と、一方端が１台の第２の入出力装置に接続され、他端がｍ系統の集線装置にそれぞれ接続された３台の第２の中継装置とを備え、
集線装置は、自系の前記演算装置から送信される制御信号を中継装置および第２の中継装置に送出するとともに、他系の前記演算装置に送出し、
自系の中継装置および第２の中継装置からの応答信号を自系および他系の演算装置に送出することを特徴とする。
【００１４】
また、多重化制御システムを構成する各通信機器にはノードアドレスが設定されており、
第２の中継装置は、演算装置と第２の入出力装置のノードアドレスを変更するノードアドレス変換機能を備えていることを特徴とする。
【００１５】
また、ｍ系統の前記演算装置は、第２の入出力装置を互いに異なるノードアドレスとした制御信号の送信を実行し、
ｍ系統の第２の中継装置は、制御信号に含まれる第２の入出力装置についての互いに異なるノードアドレスを共通のノードアドレスに変換して１台の第２の入出力装置に与えることを特徴とする。
【００１６】
また、ｍ系統の第２の中継装置は、第２の入出力装置からの応答信号について、ｍ系統の演算装置に対する異なるノードアドレスを設定して集線装置に与えることを特徴とする。
【発明の効果】
【００１７】
集線装置を設けることにより、各制御装置は情報をメモリへ一旦格納した後自ら通信路にて情報を送信する必要がなくなり、前記集線装置から情報を同時に取得することが可能となるため、各制御装置間での情報共有の同時性を実現することができる。また、中継装置に入出力装置のアドレス変換機能を設けることにより、入出力装置を多重化せずともシステム上ではあたかも入出力装置が多重化されているように処理することが可能となり、前述の情報共有手段を適用することが可能であると同時に、システムの要求信頼度に応じた多重化を適用することが可能となるため、コスト低減及び柔軟なシステム構築が可能となる。
【図面の簡単な説明】
【００１８】
【図１】多重化制御システムの全体構成を示す図。
【図２】演算装置１の具体的な構成を示す図。
【図３】通信フレームのフォーマットを示す図。
【図４】集線装置２の具体的な構成を示す図。
【図５】集線装置２内の通信制御部Ｔ２の具体的な構成を示す図。
【図６】中継装置３ＡＳの具体的な構成を示す図。
【図７】中継装置３ＡＳ内の通信制御部Ｔ３Ｓの具体的な構成を示す図。
【図８】ノードアドレス変換を説明するための図。
【発明を実施するための形態】
【００１９】
以下、図を参照して本発明の実施例について説明する。
【実施例】
【００２０】
図１は、本発明における実施例の一形態を示す多重化制御システムの構成図である。この多重化制御システムでは、中央側の演算装置は多重化されている。これに対し現場に設置される入出力装置は、多重化された部分と単系とされた部分を有する。例えば制御目的の信号系統は多重化され、監視目的の信号系統は単系とされている。本発明は、演算装置側からはすべての信号系統が多重化されているように取り扱えるようにするものである。
【００２１】
図１において、１は多重化された演算装置である。この例では、三重系を構成するものとし、３台の演算装置１Ａ、１Ｂ、１Ｃが配置される。３台の演算装置１Ａ、１Ｂ、１Ｃは、同一システム構成とされ、同一処理を実行し、同一入出力信号を取り扱う。演算装置１は中央側に設置される。なお、以下の説明において番号に付した英文字Ａ、Ｂ、Ｃは、Ａ系、Ｂ系、Ｃ系を構成する装置、機器であることを意味している。
【００２２】
２は、多重化された集線装置である。この例では、三重系を構成する３台の集線装置２Ａ、２Ｂ、２Ｃが配置される。
【００２３】
演算装置１と集線装置２は、これらの間の接続のためにそれぞれ３個のドライバを備えている。演算装置１Ａ、１Ｂ、１ＣのドライバはそれぞれＤ１Ａ、Ｄ１Ｂ、Ｄ１Ｃである。これらの記号に更に付した４桁目の記号は、演算装置１の接続先の集線装置２の系統種別（Ａ系、Ｂ系、Ｃ系）を表している。集線装置２Ａ、２Ｂ、２ＣのドライバはそれぞれＤ２Ａ、Ｄ２Ｂ、Ｄ２Ｃである。これらの記号に更に付した４桁目の記号付与は、接続先の演算装置１の系統種別（Ａ系、Ｂ系、Ｃ系）を表している。
【００２４】
演算装置１と集線装置２のドライバ間には、有線の通信路Ｌ１２が配置されている。Ｌ１２に続く２桁の英文字記号は、演算装置１の系統種別（Ａ系、Ｂ系、Ｃ系）と集線装置２の系統種別（Ａ系、Ｂ系、Ｃ系）を示している。係る通信路Ｌ１２の結線により、３台の演算装置１Ａ、１Ｂ、１Ｃと３台の集線装置２Ａ、２Ｂ、２Ｃは、相互に情報を共有している。このように各演算装置１と各集線装置２は、通信路Ｌ１２を介してスター型接続されている。
【００２５】
３は、中継装置である。この例では、三重系用の３台の中継装置３ＡＭ、３ＢＭ、３ＣＭと、単系用の３台の中継装置３ＡＳ、３ＢＳ、３ＣＳとが配置される。集線装置２と中継装置３は、互いに同じ系統種別（Ａ系、Ｂ系、Ｃ系）間で接続される。これらの間の接続のためのドライバとして、集線装置２のドライバは、三重系用の中継装置３向けのドライバＤ２ＡＭ、Ｄ２ＢＭ、Ｄ２ＣＭと、単系用の中継装置３向けのドライバＤ２ＡＳ、Ｄ２ＢＳ、Ｄ２ＣＳを備える。
【００２６】
三重系用の３台の中継装置３ＡＭ、３ＢＭ、３ＣＭのドライバは、それぞれＤ３ＡＭ１、Ｄ３ＢＭ１、Ｄ３ＣＭ１である。単系用の３台の中継装置３ＡＳ、３ＢＳ、３ＣＳのドライバは、それぞれＤ３ＡＳ１、Ｄ３ＢＳ１、Ｄ３ＣＳ１である。
【００２７】
集線装置２と中継装置３のドライバ間には、有線の通信路Ｌ２３が配置されている。Ｌ２３に続く２桁の英文字記号は、系統種別（Ａ系、Ｂ系、Ｃ系）と、三重系／単系区別（Ｍ／Ｓ）を示している。
【００２８】
三重系用の３台の中継装置３ＡＭ、３ＢＭ、３ＣＭは、そのドライバＤ３ＡＭ２、Ｄ３ＢＭ２、Ｄ３ＣＭ２および有線の通信路Ｌ３４ＡＭ、Ｌ３４ＢＭ、Ｌ３４ＣＭを介してそれぞれ入出力装置４ＡＭ、４ＢＭ、４ＣＭのドライバＤ４ＡＭ１、Ｄ４ＢＭ１、Ｄ４ＣＭ１に接続されている。
【００２９】
これに対し、単系用の３台の中継装置３ＡＳ、３ＢＳ、３ＣＳは、そのドライバＤ３ＡＳ２、Ｄ３ＢＳ２、Ｄ３ＣＳ２が共通に接続されて、有線の通信路Ｌ３４Ｓを介して入出力装置４ＳのドライバＤ４ＡＭ１、Ｄ４ＢＭ１、Ｄ４ＣＭ１に接続されている。
【００３０】
また図１において、６は現場の制御対象であり、各種制御機器、各種計測器を配置している。入出力装置４ＡＭ、４ＢＭ、４ＣＭは、そのドライバＤ４ＡＭ２、Ｄ４ＢＭ２、Ｄ４ＣＭ２から、データ一致判定回路５を介して制御対象６内の各種制御機器、各種計測器に接続されている。
【００３１】
図１の構成によれば、４Ａ、３ＡＭ、２Ａ、１Ａとこの間の通信路によりＡ系を構成し、４Ｂ、３ＢＭ、２Ｂ、１Ｂとこの間の通信路によりＢ系を構成し、４Ｃ、３ＣＭ、２Ｃ、１Ｃとこの間の通信路によりＣ系を構成する。もって、Ａ、Ｂ、Ｃによる三重系を構成している。演算装置１と集線装置２、ならびに記号Ｍを付して示した中継装置３、入出力装置４の機器構成により三重系を構成している。ここでの各系通信路と各装置は、互いに独立である。これに対し、記号Ｓを付して示した中継装置３、入出力装置４の機器構成により単系を構成している。
【００３２】
本発明では、演算装置１から現場の入出力装置４までの間を完全多重系とするのではなく、一部の入出力装置４を単系構成することを想定している。図１の構成によれば、集線装置２により、三重系部分と単系部分を接続している。これにより、演算装置１からは、すべての部分が三重系構成とされているように見えるように取り扱うことができる。
【００３３】
なお、単系部分を残す理由は幾つかあるが、システム内の信頼度に応じて、入出力装置を多重化せず、演算装置のみを多重化することによりコスト及びシステム規模を低減する場合に適用される。具体的には、例えば制御目的用に信号を取り扱う場合には三重系構成とするが、監視目的用に信号を取り扱う場合には単系構成とすることが考えられる。
【００３４】
概略が図１のように構成された本発明の多重化制御システムは、以下のように作動する。なお、この図１においてＡ系、Ｂ系、Ｃ系装置は、同一装置構成とされて同一処理を実行し、同一入出力を取り扱うので、以下の説明はＡ系装置を代表として行い、必要に応じて他のＢ系、Ｃ系装置との関わりを説明することにする。
【００３５】
まず演算装置１は、制御対象６からの応答信号を受けて、制御対象６に対し制御信号を与える。以下の説明では、制御信号のときの動きを先に説明し、応答信号のときの動きをその後に説明する。まず制御信号について述べる。
【００３６】
演算装置１は制御信号を、通信路Ｌ１２を介して集線装置２に送信する。このとき、制御信号を受信した集線装置２は、送信先の演算装置１以外の演算装置に対して送信先演算装置１からの制御信号を、通信路Ｌ１２を介して転送送信する。例えば送信先演算装置が１Ａの場合、受信した集線装置２Ａは、演算装置１Ａ以外の演算装置１Ｂ、１Ｃに対して演算装置１Ａからの制御信号を通信路Ｌ１２Ｂ、Ｌ１２Ｃを介して送信する。
【００３７】
つまり、集線装置２ＡはそのドライバＤ２ＡＡに受信した演算装置１Ａの制御信号を、そのドライバＤ２ＡＢ、Ｄ２ＡＣを介して、演算装置１ＢのドライバＤ１ＢＡ、演算装置１ＣのドライバＤ１ＣＡに送信する。演算装置１Ｂ、１Ｃは、送信されてきた制御信号を取得し、それぞれのメモリ内に制御信号を格納する。これにより３台の演算装置１は、相互に他の演算装置が与えた制御信号を共有することになる。
【００３８】
なお図１の多重化制御システムでは、Ａ系、Ｂ系、Ｃ系装置は、同一装置構成とされて同一処理を実行し、同一入出力を取り扱っているので、演算装置１Ａが制御信号を与えたとほぼ同時刻に、演算装置１Ｂ、１Ｃも同一の制御信号を与えている。
【００３９】
また制御信号を受信した集線装置２は、自己集線装置が属する系統種別（Ａ系、Ｂ系、Ｃ系）の中継装置３に受信した制御信号を送信する。この場合の中継装置３は、三重系用の中継装置と、単系用の中継装置のことであるが、それぞれで以後の処理が相違する。なお集線装置２Ａの場合には、ドライバＤ２ＡＭ、通信路Ｌ２３ＡＭ、ドライバＤ３ＡＭ１を経由して、三重系用の中継装置３ＡＭに制御信号を送信する。また同時にドライバＤ２ＡＳ、通信路Ｌ２３ＡＳ、ドライバＤ３ＡＳ１を経由して、単系用の中継装置３ＡＳにも制御信号を送信する。
【００４０】
まず三重系用の中継装置３では、自己中継装置が属する系統種別（Ａ系、Ｂ系、Ｃ系）の入出力装置４に、受信した制御信号を送信する。中継装置３ＡＭの場合には、ドライバＤ３ＡＭ２、通信路Ｌ３４ＡＭ、ドライバＤ４ＡＭ１を経由して、三重系用の入出力装置４Ａに制御信号を送信する。
【００４１】
これに続いて三重系用の入出力装置４では、データ一致判定回路５に受信した制御信号を送信する。入出力装置４ＡＭの場合には、ドライバＤ４ＡＭ２を経由して、データ一致判定回路５に制御信号を送信する。
【００４２】
先にも述べたように、多重化制御システムを構成する各系統種別では同時刻に同一処理が進行しているので、三重系用の入出力装置４Ａが制御信号を送信した時点では、他の２系の入出力装置４Ｂ、４Ｃも制御信号をデータ一致判定回路５に送信している。
【００４３】
これによりデータ一致判定回路５は、Ａ系と同様の処理フローで送信されてきたＢ系、Ｃ系の制御信号を判定し、決められた判定基準で一致していれば通信路を介して制御対象６へと制御信号を送信する。
【００４４】
次に単系用の中継装置３Ａでは、送信された制御信号に対して後述するアドレス変換処理を行った上で、入出力装置４Ｓに送信する。入出力装置４Ｓは、送信された制御信号を、通信路を介して制御対象６に送信する。
【００４５】
次に応答信号のときの動きを説明する。制御対象６内の各種制御機器、各種計測器は、制御信号に対して応答し、各入出力装置４に応答信号を与える。応答信号は、制御信号と逆の流れで演算装置１に送られる。
【００４６】
このうち、三重系側についてみると、制御対象６内の各種制御機器、各種計測器からの応答信号は、データ一致判定回路５を介して３台の入出力装置４Ａ、４Ｂ、４Ｃにそれぞれ送られる。入出力装置４からの各応答信号は、通信路Ｌ３４、中継装置３、通信路を介して集線装置２に送信される。
【００４７】
単系側についてみると、制御対象６内の各種制御機器、各種計測器からの応答信号は、入出力装置４Ｓに送られる。入出力装置４Ｓからの応答信号は、通信路Ｌ３４Ｓを介して中継装置３ＡＳ、３ＢＳ、３ＣＳに送られる。中継装置３ＡＳ、３ＢＳ、３ＣＳに送信される応答信号は、本来同一の機器或いは計測器からの同一の値のものであるが、３台の中継装置３ＡＳ、３ＢＳ、３ＣＳは、応答信号の発信元が自己の中継装置であるという意味づけをした上で、通信路Ｌ２３ＡＳ、Ｌ２３ＢＳ、Ｌ２３ＣＳを介して各系の集線装置２に送信する。従って集線装置２では、全ての応答信号が三重系からの信号と判断し、処理することが可能である。
【００４８】
集線装置２Ａ、２Ｂ、２Ｃは、三重系側の応答信号をそれぞれのドライバＤ２ＡＭ、Ｄ２ＢＭ、Ｄ２ＣＭに受信し、単系側の応答信号をそれぞれのドライバＤ２ＡＳ、Ｄ２ＢＳ、Ｄ２ＣＳに受信する。
【００４９】
集線装置２は、制御対象６からの応答信号が三重系側と単系側の区別無く、通信路Ｌ１２を介して演算装置１Ａ、１Ｂ、１Ｃへ送信する。演算装置１Ａ、１Ｂ、１Ｃは、送信されてきた応答信号をその内部メモリに格納する。これにより演算装置１Ａ、１Ｂ、１Ｃは、制御信号の共有化と共に応答信号についても共有化することになる。
【００５０】
以下、図１の各部装置の具体構成を説明しながら、本発明により完全三重化が擬似的に達成されていることについて説明する。まず演算装置１内の具体的な構成について図２で説明する。
【００５１】
図２において、Ａ、Ｂ、Ｃ系の演算装置構成は、それぞれ同様であるため、代表してＡ系の演算装置１Ａについて説明する。演算装置１は、ドライバ部Ｄ１、通信制御部Ｔ１、データ制御部Ｃ１、記憶部Ｍ１で構成されている。
【００５２】
このうち、まず通信制御部Ｔ１の受信側について説明する。外部からの信号はドライバ部Ｄ１の各系ドライバＤ１ＡＡ、Ｄ１ＡＢ、Ｄ１ＡＣに受信されたのち、各系バッファ２８、２９、３０に一時保管される。このＡ系の場合に、一時保管される信号はＡ系バッファ２８ではＡ系集線装置２ＡからのＡ系応答信号である。Ｂ系バッファ２９ではＢ系集線装置２ＢからのＢ系応答信号とＢ系制御信号である。Ｃ系バッファ３０ではＣ系集線装置２ＣからのＣ系応答信号とＣ系制御信号である。
【００５３】
これらの応答信号と制御信号は、例えば図３の通信フレーム５００に編集されて通信制御される。通信フレーム５００は、先頭からプリアンブルＰ、各種フラグＦ、送信元アドレス、送信先アドレス、制御コマンド、データ、ＣＲＣ、フラグなどで構成される。
【００５４】
送信元アドレスには、フレームを送信する装置のノードアドレス値が格納され、送信先アドレスには、制御通信の対象装置のノードアドレス値が格納される。なお、ノードアドレスは図１の各部通信関連装置を識別するために、それぞれ固有値が設定されている。また、制御コマンドには、制御通信の対象装置に対して、データの書込み、読込み、エラー積算情報の収集等行う命令情報が格納されている。データ部には応答信号と制御信号を含む。
【００５５】
本制御システムでの通信はフレームで行われるため、一つのバッファ（２８、２９、３０）にフレーム全体が保持されると、バッファに保持されたフレームの制御を行う受信データ制御部３１により、受信完了信号３２がアービタ制御部３３に送信される。
【００５６】
アービタ制御部３３は、Ａ、Ｂ、Ｃ系の各応答フレームをどの順番で処理するのかを、受信完了信号３２を受信した順番を加味して次に処理の対象となる系を決定し、次リクエスト信号３４としてセレクタ部３５に送信する。
【００５７】
セレクタ部３５は、次リクエスト信号３４を受信し、処理対象の系のバッファに保持された応答フレームを取得するため、受信データ制御部３１に対しフレーム要求信号３６を送信する。
【００５８】
受信データ制御部３１は、フレーム要求信号３６を受信すると、セレクタ部３５に対し、処理対象となった系の応答情報であるフレーム３８をセレクタ部３５に対し送信する。
【００５９】
セレクタ部３５は、処理対象の系の応答情報であるフレーム３８をデータデコード部４１に、ノードアドレスをメモリアドレス算出部４０にそれぞれ送信する。
【００６０】
データデコード部４１は、受信した通信フレームを解析して、フレーム内に記述されている送信元装置のノードアドレス情報４２をメモリアドレス算出部４０に、フレーム内に記述されている制御データ本体をデータ制御部Ｃ１にそれぞれ送信する。
【００６１】
メモリアドレス算出部４０は、受信したノードアドレス情報４２を元にデータの格納先であるメモリＭ１のメモリアドレスを算出する。
【００６２】
本実施例でのメモリＭ１のメモリマップは、図２の様にノードアドレスで区切られているためノードアドレス情報４２によって、メモリアドレスを算出することが可能となる。
【００６３】
メモリアドレス算出部４０は、算出したメモリアドレス４５をデータ制御部Ｃ１に送信する。
【００６４】
データ制御部Ｃ１は、データデコード部４１、メモリアドレス算出部４０から受信したメモリアドレス情報４５を参照し、制御データ４３をメモリＭ１に書き込むための制御信号４７をメモリＭ１に対して送信し、メモリアドレス情報４５のアドレスに書込みを行う。
【００６５】
制御データ４３の書込みが完了すると、アービタ制御部３３で決定された順番で各系のデータが上述の処理手順でメモリＭ１に格納されるため、各演算処理装置でのデータ共有が可能となる。
【００６６】
次に、演算装置１から制御命令を各装置、制御対象６へ送信する際の処理について説明する。このときには、データ制御部Ｃ１がメモリＭ１より、送信フレーム生成に必要なフレーム生成情報４８（制御データや送信先アドレス等）を読み出す。そのために、メモリＭ１から読み出すための制御信号４７を送信して取得し、送信フレーム生成部４９に対し送信する。
【００６７】
送信フレーム生成部４９は、フレーム生成情報４８から制御信号となる送信フレーム５０を生成し、送信バッファ５１に送信する。送信バッファ５１は、送信フレーム５０を一時的に保持し、送信フレーム５０にフレーム全体が保持された後、送信データ制御部５２が送受信ドライバＤ１ＡＡに送信フレーム５０を送信し、通信路Ｌ１２ＡＡを介して制御を行う装置の元へフレームを送信する。
【００６８】
次に集線装置２の構成について図４を用いて説明する。ここではＡ系の集線装置２Ａで説明する。集線装置２Ａが各系の演算装置１Ａ、１Ｂ、１Ｃとの通信のためにドライバＤ２ＡＡ、Ｄ２ＡＢ、Ｄ２ＡＣを備えていること、中継装置３ＡＭ、３ＡＳとの通信のためにドライバＤ２ＡＭ、Ｄ２ＡＳを備えていることは図１で説明したとおりである。
【００６９】
さらに集線装置２Ａは通信制御部Ｔ２を備えており、ドライバＤ２ＡＡ、Ｄ２ＡＢ、Ｄ２ＡＣとの間にバッファ５６、５７、５８を接続している。同様に、通信制御部Ｔ２とドライバＤ２ＡＭ、Ｄ２ＡＳとの間に送受信バッファ７８、７９を接続している。
【００７０】
図５は集線装置２Ａ内の通信制御部Ｔ２の具体構成を示す図である。通信制御部Ｔ２は、出力制御部６０６、データでコード部６０２、送信フレーム生成部６２０、データ制御部６０３などで構成され、先のバッファ５６、５７、５８、７８、７９との間での信号授受を制御している。
【００７１】
図５に詳細を示す集線装置２の機能を簡単に説明すると、これはドライバに信号受信したときにこの信号を他のドライバに与えて信号転送を行う転送・中継機能である。具体的にはドライバＤ２ＡＡに信号受信したときに他のドライバＤ２ＡＢ、Ｄ２ＡＣ、並びにドライバＤ２ＡＭ、Ｄ２ＡＳにこれを転送する。またドライバＤ２ＡＭ、Ｄ２ＡＳに信号受信したときに他のドライバＤ２ＡＢ、Ｄ２ＡＣにこれを転送する。但し、送信元に返信することを阻止する。
【００７２】
以下図４、図５を用いて集線装置２Ａ内の処理を説明する。まず演算装置１から入出力装置４に制御信号を送信する時の集線装置内の各機能と動作について説明する。
【００７３】
図４に現れているように、集線装置２は、各装置と通信を行うためにドライバを備えている。ドライバを経由して、ノードアドレスと自系信号を入出力する。集線装置２Ａの場合、自系との通信のための送受信ドライバＤ２ＡＡは、送受信バッファ５６へ制御信号を送信する。送受信バッファ５６は、制御信号である通信フレーム全体が保持された後、制御信号を通信制御部Ｔ２へと送信する。
【００７４】
ここで、通信制御部Ｔ２の詳細を示す図５に移る。図５の通信制御部Ｔ２において、送受信ドライバ５６から通信制御部Ｔ２へ送信された制御信号は、データデコード部６０２へ送られる。データデコード部６０２は、受信した通信フレーム６０７を解析し、解析データ６０８をデータ制御部６０３へ送信する。
【００７５】
データ制御部６０３は解析データ６０８から送信先ノードアドレス、制御コマンドを読み取る。この結果、送信先ノードアドレスが他ノード宛ならば、解析データ６０８を送信フレーム生成部６０５へと送信する。
【００７６】
送信フレーム生成部６０５は、解析データ６０８を受信し、制御信号となる通信フレーム６２０を生成して出力制御部６０６へと送信する。出力制御部６０６は、通信フレーム６２０と出力選択指示信号６１７を受信後出力選択指示信号６１７に従い通信フレーム６２０を各バッファへ出力する。
【００７７】
なお、集線装置２は中継機能の一部であるので、自ノード（集線装置２）が送信先ノードアドレスに指定されるのは特殊ケースである。従って一般には、送信フレーム生成部６０５への送信処理が実行され、転送体制に入る。
【００７８】
また、解析データ６０８の送信元アドレス、送信先アドレス、制御コマンド、検出判定信号より、送信元アドレスが自系演算装置１Ａであれば、送受信バッファ５６へ信号を送信しない指示をあたえる。つまり、自系演算装置１Ａから制御信号を受信したときには、この内容が自系演算装置１Ａに返信されることを阻止する。
【００７９】
この状態では、通信フレーム生成部６２０において通信フレームが準備されており、出力制御部６０６から各バッファ５６、５７、５８、７８、７９に対する送信体制が整っているが、出力選択指示信号６１７によりバッファ５６のみ送信を阻止されることになる。これにより、演算装置１Ａの与えた制御信号は演算装置１Ｂ、１Ｃと、中継装置３ＡＭ、３ＡＳに送られ、演算装置１Ａ自身に制御信号を送り返さないようにしている。
【００８０】
なお、送受信バッファ５６は、通信フレーム全体が保持された後、通信フレーム６２０である信号を送受信ドライバＤ２ＡＡへ送信し、送受信ドライバＤ２ＡＡは、信号を演算装置１Ａへと送信する。同様に送信バッファ５７、５８は、送信ドライバＤ２ＡＢ、Ｄ２ＡＣへと通信フレーム６２０を送信し、送信ドライバＤ２ＡＢ、Ｄ２ＡＣは演算装置１Ｂ、１Ｃへとそれぞれ通信フレーム６２０を送信する。また、送受信バッファ７８、７９は、通信フレーム６２０を通信制御部Ｔ２より受信し、送受信ドライバＤ２ＡＭ、Ｄ２ＡＳを介して中継装置３ＡＭ、３ＡＳへと送信する。
【００８１】
次に、入出力装置から演算装置への応答信号送信時の装置内の各機能と動作について説明する。この場合図４のドライバＤ２ＡＭ、Ｄ２ＡＳからバッファ７８、７９を介して、図５の通信制御部Ｔ２のデータでコード部６０２に通信フレーム６２５が伝達される。この場合の通信フレーム６２５の取り扱いは、上記通信フレーム６０７と同じである。但し、データ制御部６０３の判断ロジックが相違する。
【００８２】
中継装置３ＡＭ、３ＡＳからの通信フレーム６０７に対するデータ制御部６０３の判断ロジックは、「送信元アドレスが自系演算装置以外であれば応答信号を送り返さないために、送受信バッファ７８、７９へ信号を送信しない指示を送信する」というものである。図５に示すように、Ａ系の集線装置２ＡはＡ系の演算装置１Ａ以外の演算装置１Ｂ、１Ｃからの制御信号を取り込んでいない。従ってこの判断ロジックは、ドライバＤ２ＡＭ、Ｄ２ＡＳからの信号受信の時に、入出力装置４への返信阻止を意味している。
【００８３】
概略は以上述べたところの処理を、以下詳細に説明する。但し中継装置３ＡＭから受信したものとする。
【００８４】
まず送受信バッファ７８より演算装置１Ａへと送信される応答信号は、データデコード部６０２へと送信される。データデコード部６０２は、受信した通信フレーム６２５を解析し、解析データ６０８をデータ制御部６０３へ送信する。
【００８５】
データ制御部６０３は解析データ６０８から送信先ノードアドレス、制御コマンドを読み取り、送信先ノードアドレスが他ノード宛ならば解析データ６０８を送信フレーム生成部６０５へと送信する。
【００８６】
また、自系演算装置１Ａに対して送信する応答情報であるため、応答信号を下位側の中継装置３に送り返さないために、送受信バッファ７８、７９へ信号を送信しない指示を伝えるため出力選択信号６１７を出力制御部６０６に対して送信する。
【００８７】
送信フレーム生成部６０５は、解析データ６０８を受信し制御信号となる通信フレーム６２０を生成して出力制御部６０６へと送信する。出力制御部６０６は、通信フレーム６２０と出力選択指示信号６１７を受信後、出力選択指示信号６１７に従い通信フレーム６２０を各バッファへ出力する。
【００８８】
送受信バッファ５６は、通信フレーム全体が保持された後、通信フレーム６２０である信号を送受信ドライバＤ２ＡＡへ送信し、送受信ドライバＤ２ＡＡは、信号を演算装置１Ａへと送信する。
【００８９】
同様に送信バッファ５７、５８は、送信ドライバＤ２ＡＢ、Ｄ２ＡＣへと通信フレーム６２０を送信し、送信ドライバＤ２ＡＢ、Ｄ２ＡＣは演算装置１Ｂ、１Ｃへとそれぞれ通信フレーム６２０を送信する。
【００９０】
次に中継装置３の機能について説明する。但し、中継装置３は、三重系側３ＡＭ、３ＢＭ、３ＣＭと単系側３ＡＳ、３ＢＳ、３ＣＳで構成が相違する。まず三重系側中継装置３について、図４の３ＡＭの例で説明する。
【００９１】
この中継装置３ＡＭは、基本的には図４、図５に示した集線装置２Ａと同じ構成、機能とされている。上位側と下位側にそれぞれ１つのドライバＤ３ＡＭ１、Ｄ３ＡＭ２を備えている点でのみ相違する。そして、上位側に受けた信号を下位側に転送し、下位側に受けた信号を上位側に転送する。またそのときに、返信にならないように阻止するように働く。
【００９２】
具体的に説明すると、中継装置３ＡＭは各装置と通信を行うためノードアドレスと自系信号を入出力するための送受信ドライバＤ３ＡＭ１を有し、送受信ドライバＤ３ＡＭ１は、送受信バッファ６４へ制御信号を送信する。
【００９３】
送受信バッファ６４は、制御信号を通信制御部Ｔ３Ｍへと送信する。中継装置３ＡＭの通信制御部Ｔ３Ｍの動作については上記集線装置２Ａの通信制御部Ｔ２と同様となっている。通信制御部Ｔ３Ｍより送信された制御信号は送受信バッファ６６へと送信される。
【００９４】
送受信バッファ６６は、制御信号である通信フレーム全体が保持された後、制御信号を送受信ドライバＤ３ＡＭ２へと送信し、送受信ドライバＤ３ＡＭ２は、制御信号を入出力装置４Ａへと送信する。
【００９５】
入出力装置４Ａから演算装置１Ａへの応答信号は、中継装置３ＡＭの手順の逆向きの手順を用いて、集線装置２Ａを介して演算装置１Ａ、及び同時に演算装置１Ｂ、１Ｃに送信される。
【００９６】
多重化されていない入出力装置４Ｓに接続されている中継装置３ＡＳ、３ＢＳ、３ＣＳの概略構成を図６に示す。通信制御部Ｔ３Ｓは、上位の集線装置２Ａ側ドライバＤ３ＡＳ１からバッファ１１０を介して接続され、他方下位の入出力装置側ドライバＤ３ＡＳ２からバッファ１１３を介して接続されている。この構成は三重系側中継装置３ＡＭと同じであるが、通信制御部Ｔ３Ｓ内にアドレス変換部１１２を有する点において三重系側中継装置３ＡＭ、３ＢＭ、３ＣＭと構成が相違する。この場合の通信制御部Ｔ３Ｓの構成、機能を、図７を用いて説明する。ここでは例として中継装置３ＡＳを用いて説明する。
【００９７】
図７に示すように単系側中継装置３ＡＳは、三重系側中継装置３ＡＭ１に搭載の機能に加え、配下の入出力装置４Ｓ宛のアドレスを演算装置１Ａに対し変換して見せるアドレス変換部１１２をデータ制御部７０２内に備える。
【００９８】
図７回路の動作を以下に説明する。演算装置１Ａは三重系側入出力装置４Ａに対し制御信号を送信するのと同様に、入出力装置４Ｓに対しても制御信号を送信する。同様に、演算装置１Ｂ、１Ｃもそれぞれ入出力装置４Ｂ、４Ｃに対し制御信号送信を行うように入出力装置４Ｓに対して制御信号送信を行う。
【００９９】
演算装置１Ａ、１Ｂ、１Ｃが入出力装置４Ｓに対して制御信号送信を行う際の集線装置２Ａ、２Ｂ、２Ｃの動作については、演算装置１Ａ、１Ｂ、１Ｃがそれぞれ入出力装置４Ａ、４Ｂ、４Ｃに対して制御通信を行う際と同様に、演算装置１Ａ、１Ｂ、１Ｃ間においてデータ共有を行う。
【０１００】
データ共有を行う前提として、本多重化制御システムにおける各演算装置１、集線装置２、中継装置３及び入出力装置４はそれぞれ固有に設定されたノードアドレスを持っている。例えば演算装置１Ａ、１Ｂ、１Ｃが入出力装置４Ｓにアクセスする際のノードアドレスの一例を図８に示す。ここでは、演算装置１Ａ、１Ｂ、１Ｃが入出力装置４Ｓにアクセスする際のノードアドレスとして例えば１５０、２５０及び３５０が割り振られていたとする。
【０１０１】
演算装置１Ａ、１Ｂ、１Ｃは、それぞれ入出力装置４Ｓに対して制御通信を行うためにノードアドレス１５０、２５０及び３５０を指定して制御信号を送信する。演算装置１Ａ、１Ｂ、１Ｃからの制御信号を受信した集線装置２Ａ、２Ｂ、２Ｃは、中継装置３ＡＳ、３ＢＳ、３ＣＳに対し入出力装置４Ｓ宛、すなわち演算装置１Ａからはノードアドレス１５０宛、演算装置１Ｂからはノードアドレス２５０宛、そして演算装置１Ｃからはノードアドレス３５０宛の制御通信を行うためのフレームを送出する。
【０１０２】
入出力装置４ＡＳ宛の通信フレーム（すなわちノードアドレス１５０宛、２５０宛、３５０宛の制御通信を行うための通信フレーム）を受信した中継装置３ＡＳ、３ＢＳ、３ＣＳは、通信フレームを図７に記載のデータデコード部７０１に入力する。
【０１０３】
データデコード部７０１は通信フレームを解析し、アドレスとデータをデータ制御部７０２に入力する。データ制御部７０２は、アドレスをアドレス変換部７０３に入力する。
【０１０４】
アドレス変換部１１２は、予め設定された変換式を用いて入出力装置のアドレスを変換する。入出力装置４Ｓは１台しか存在しないため、ノードアドレスを１つしか持たない。この際に、演算装置１が実際にアクセスする入出力装置のアドレスと、中継装置３ＡＳ、３ＢＳ、３ＣＳ、入出力装置４Ｓが実際に持っているアドレスの一部を共有化させる。
【０１０５】
例えば入出力装置４Ｓが実際に持つノードアドレスを０５０とする。中継装置３ＡＳ、３ＢＳ、３ＢＳは自己のノードアドレスを設定値としてそれぞれ中継装置３ＡＳが１００、中継装置３ＢＳが２００、中継装置３ＣＳが３００として既知であるため、演算装置１Ａ、１Ｂ、１Ｃから送出された制御通信を行うための通信フレームに含まれたアドレスから、本実施例では中継装置３ＡＳ、３ＢＳ、３ＣＳが持つノードアドレスの差分をとることにより入出力装置４Ｓが実際に持っているノードアドレスに変換することが可能となる。
【０１０６】
この処理によりアドレス変換部１１２ではノードアドレスを変換することにより、変換したノードアドレスと演算装置１から送出されたデータを送信フレーム生成部７０４に送出する。送信フレーム生成部７０４では、データ制御部７０２内のアドレス変換部１１２から送出された変換された後のアドレスと、データより通信フレームを生成する。
【０１０７】
出力制御部７０５では、送信フレーム生成部７０４から送出された送信フレームと、データ制御部７０２からの出力選択指示より、出力選択指示が有効であればデータを通信フレームとして送受信バッファに出力する。出力選択指示は、予めそれぞれに接続された演算装置からの設定条件に応じて出力選択指示の有効／無効を設定する。
【０１０８】
本実施例では、中継装置３ＡＳを出力選択指示有効と設定する。これにより実際に送受信バッファからドライバ部に通信フレームが送出されるのは中継装置３ＡＳのみである。本処理により、中継装置３ＡＳ、３ＢＳ、３ＣＳと入出力装置４Ｓを接続する通信路Ｌ３４Ｓは１つであっても、中継装置３ＡＳ、３ＢＳ、３ＣＳから送出されるフレームが衝突することはない。中継装置３ＡＳから送出された通信フレームは入出力装置４Ｓに送出される。
【０１０９】
入出力装置４Ｓでは、中継装置３ＡＳからの通信フレームの応答通信としての通信フレームを中継装置３ＡＳ、３ＢＳ、３ＣＳに対して行う。
【０１１０】
次に入出力装置４Ｓからの通信フレームを受け取った際の中継装置３ＡＳ、３ＢＳ、３ＣＳの処理について説明する。中継装置３ＡＳ、３ＢＳ、３ＣＳと入出力装置４Ｓを結ぶ通信路Ｌ３４Ｓは一本であるため、入出力装置４Ｓからの応答は中継装置３ＡＳ、３ＢＳ、３ＣＳにおいて同時に受信することが可能である。
【０１１１】
ここでは、中継装置３ＡＳの処理について説明する。入出力装置４Ｓからの応答を受け取った中継装置３ＡＳは、図７に記載のデータデコード部７０１に入力する。データデコード部７０１は通信フレーム内を解析し、アドレスとデータをデータ制御部７０２に入力する。データ制御部７０２はアドレスをアドレス変換部１１２に入力する。
【０１１２】
アドレス変換部１１２は、予め設定された変換式を用いて入出力装置のアドレスを変換する。この変換にあたり、中継装置３ＡＳは自己のノードアドレスを既知の設定値としている。このため、演算装置１Ａから送出された制御通信を行うための通信フレームへの応答を行う時には、例えば中継装置３ＡＳが持つノードアドレスを加える。このことにより、演算装置Ａが実際にアクセスしているノードアドレスに変換することが可能となる。
【０１１３】
つまり送信元が、「０５０」のノードアドレスの入出力装置４Ｓであるとき、これに中継装置３ＡＳが持つノードアドレス「１００」を加えることで、新しいノードアドレス「１５０」を得る。新しいノードアドレス「１５０」は、演算装置１Ａが認識している入出力装置４Ｓのノードアドレスである。同様の手順により、中継装置３ＢＳ、３ＣＳは、「０５０」にそれぞれ「２００」「３００」を加えて新しいノードアドレス「２５０」「３５０」を得る。新しいノードアドレス「２５０」「３５０」は、それぞれ演算装置１Ｂ、１Ｃが認識している入出力装置４Ｓのノードアドレスである。
【０１１４】
この処理によりアドレス変換部１１２ではノードアドレスを変換することにより、変換したノードアドレスと演算装置から送出されたデータを送信フレーム生成部７０４に送出する。
【０１１５】
送信フレーム生成部７０４では、データ制御部７０２から送出された変換された後のアドレスと、データより通信フレームを生成する。出力制御部７０５では送信フレーム生成部７０４から送出された送信フレームと、データ制御部７０２からの出力選択指示より、出力選択指示が有効であればデータを通信フレームとして送受信バッファに出力する。なお、演算装置１Ａに対する応答としての通信フレームでは、出力選択指示は常に有効でかまわない。
【０１１６】
この処理を中継装置３ＢＳ、３ＣＳにおいても同様に行うことにより、先述の演算装置１Ａ、１Ｂ、１Ｃ及び集線装置２Ａ、２Ｂ、２Ｃが持つ演算装置間データ共有化の機能を、演算装置１Ａ、１Ｂ、１Ｃにそれぞれ接続されている入出力装置４Ａ、４Ｂ、４Ｃと同様に、演算装置１Ａ、１Ｂ、１Ｃに１台のみ接続されている入出力装置４Ｓに対しても同様に行うことが可能となる。
【０１１７】
これにより、各演算装置１に独立した入出力装置４と、各演算装置１の間で共有化した入出力装置４を同じ多重化した演算装置１の中に混在させることが可能となる。また多重化した演算装置１間でのデータ共有化を可能としつつ、入出力装置４の低減を図ることが可能となる。
【０１１８】
これにより制御対象６の要求信頼度に応じた多重化制御システムを構築することが可能となり、コスト低減を図ることができる。
【０１１９】
また、本発明では入出力装置４に持たせるノードアドレスは常に１つだけであるため演算装置１ごとに独立した構成に用いる入出力装置４Ａ、４Ｂ、４Ｃと、各演算装置１間で共有した構成に用いる入出力装置４Ｓは同一型式品を用いることが可能となる。これによりシステムに適用する製品型式を低減することが可能となり、原価低減およびメンテナンスの容易化を図ることが可能となる。
【０１２０】
さらに、演算装置１ごとに独立した入出力装置４Ａ、４Ｂ、４Ｃに接続される中継装置３と、各演算装置間で共有した構成に用いる入出力装置４Ｓに接続される中継装置の違いはアドレス変換回路の有無だけである。その他の機能は同じであるためアドレス変換回路の有効／無効機能を設けることにより中継装置の共通形式化も可能となり、更なる原価低減及びメンテナンスの容易化が出来る。
【符号の説明】
【０１２１】
１Ａ、１Ｂ、１Ｃ：演算装置
２Ａ、２Ｂ、２Ｃ：集線装置
３Ａ、３Ｂ、３Ｃ：中継装置
４Ａ、４Ｂ、４Ｃ：入出力装置
５：データ一致判定回路
６：制御対象
２８、２９、３０：バッファ
３１：受信データ制御部
３２：受信完了信号
３３：アービタ制御部
３４：次リクエスト信号
３５：セレクタ部
３６：フレーム要求信号
３８：通信フレーム
４０：メモリアドレス算出部
４１：データデコード部
４２：ノードアドレス信号
４３：データ信号
４５：メモリアドレス信号
４７：制御信号
４８：フレーム生成情報
４９：送信フレーム制御部
５０：送信フレーム
５１：送信バッファ
５２：送信データ制御部
５６、５７、５８：送受信バッファ
６４、６６：送受信バッファ
１１０、１１３：送受信バッファ
１１２：アドレス変換部
５００：通信フレーム
６０２：データデコード部
６０３：データ制御部
６０５：送信フレーム生成部
６０６：出力制御部
６０７：通信フレーム
６０８：データ信号
６１７：出力選択信号
６１８：データ信号
６２０：通信フレーム
６２５：通信フレーム
７０１：データデコード部
７０２：データ制御部
１１２：アドレス変換部
７０４：送信フレーム生成部
７０５：出力制御部
Ｃ１：データ制御部
Ｄ：ドライバ
Ｌ：通信路
Ｍ１：主メモリ
Ｔ３Ｓ：通信制御部
Ｔ２：通信制御部
【図１】
2013186792.tif 000003
【図２】
2013186792.tif 000004
【図３】
2013186792.tif 000005
【図４】
2013186792.tif 000006
【図５】
2013186792.tif 000007
【図６】
2013186792.tif 000008
【図７】
2013186792.tif 000009
【図８】
2013186792.tif 000010