(57)【要約】【課題】インターレース画像データをプログレッシブ画像データに変換する画像処理装置を低コストで実現することのできる技術を提供する。【解決手段】入力されたインターレース画像データをプログレッシブ画像データに変換する画像処理装置であって、各補間ラインの補間ラインデータを、順に生成し、出力する生成手段と、各オリジナルラインのオリジナルラインデータを、順に遅延させて、出力する第１の遅延手段と、を有し、生成手段は、オリジナルラインデータを順に蓄積し、１ラインの補間ラインデータの生成に使用するｎライン（ｎは正の整数）のオリジナルラインデータを出力する第２の遅延手段と、ｎラインのオリジナルラインデータを用いて、１ラインの補間ラインデータを生成する補間ライン生成手段と、からなり、第１の遅延手段は、第２の遅延手段で遅延されたオリジナルラインデータを更に遅延させて出力する。【選択図】図１
2013207347.tif 000002
【特許請求の範囲】
【請求項１】
入力されたインターレース画像データを補間によりプログレッシブ画像データに変換する画像処理装置であって、
入力されたインターレース画像データに存在しない各ラインの画像データである補間ラインデータを、順に生成し、出力する生成手段と、
前記入力されたインターレース画像データに存在する各ラインの画像データであるオリジナルラインデータを、隣接する補間ラインデータが前記生成手段から出力されるタイミングと対応するタイミングで出力されるように、順に遅延させて、出力する第１の遅延手段と、
を有し、
前記生成手段は、
入力されたインターレース画像データのオリジナルラインデータを順に蓄積し、蓄積している複数ラインのオリジナルラインデータのうち、１ラインの補間ラインデータの生成に使用するｎライン（ｎは正の整数）のオリジナルラインデータを出力する第２の遅延手段と、
前記第２の遅延手段から出力されたｎラインのオリジナルラインデータを用いて、１ラインの補間ラインデータを生成する補間ライン生成手段と、
からなり、
前記第１の遅延手段は、前記第２の遅延手段から出力されたオリジナルラインデータを順に蓄積するラインメモリを有し、前記第２の遅延手段で遅延されたオリジナルラインデータを更に遅延させて出力する
ことを特徴とする画像処理装置。
【請求項２】
前記ラインメモリに蓄積可能なオリジナルラインデータのライン数は、前記生成手段で１ラインの補間ラインを生成する間に順に入力されるオリジナルラインデータのライン数よりも少ない
ことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記生成手段から出力された補間ラインデータと、前記第１の遅延手段から出力されたオリジナルラインデータとを用いて、拡大または縮小されたプログレッシブ画像データを生成するスケーリング手段をさらに有し、
前記生成手段と前記スケーリング手段の間、及び、前記第１の遅延手段と前記スケーリング手段の間には、拡大または縮小する前のプログレッシブ画像データを一時的に記憶するためのフレームメモリが設けられていない
ことを特徴とする請求項１または２に記載の画像処理装置。
【請求項４】
前記第１の遅延手段は、前記インターレース画像データのオリジナルラインデータが前記ラインメモリに順に蓄積されるように、前記第２の遅延手段から出力されたｎラインのオリジナルラインデータのうち、何番目のオリジナルラインデータを前記ラインメモリに蓄積するかを選択する選択手段を有する
ことを特徴とする請求項３に記載の画像処理装置。
【請求項５】
前記第２の遅延手段から出力されるｎラインのオリジナルラインデータの更新タイミングは、前記スケーリング手段で生成されるプログレッシブ画像データの拡大率に依って変化するものであり、
前記選択手段は、前記スケーリング手段で生成されるプログレッシブ画像データの拡大率に基づいて、前記第２の遅延手段から出力されたｎラインのオリジナルラインデータのうち、何番目のオリジナルラインデータを前記ラインメモリに蓄積するかを選択する
ことを特徴とする請求項４に記載の画像処理装置。
【請求項６】
前記スケーリング手段で生成されるプログレッシブ画像データの拡大率に応じて、前記生成手段がインターレース画像データを入力して補間ラインデータの生成及び出力を行う第１の期間と、前記第１の遅延手段がオリジナルラインデータの蓄積及び出力を行う第２の期間とを設定する設定手段をさらに有し、
前記第２の遅延手段は、第１の期間以外の期間では、ｎラインのオリジナルラインデータとして、直前に出力したデータと同じデータを出力し、
前記選択手段は、第１の期間が終了するタイミング、第２の期間が終了するタイミング、及び、第１の期間と第２の期間が終了するタイミングで、前記第２の遅延手段から出力されたｎラインのオリジナルラインデータのうち、何番目のオリジナルラインデータを前記ラインメモリに蓄積するかを切り替える
ことを特徴とする請求項４または５に記載の画像処理装置。
【請求項７】
入力されたインターレース画像データを補間によりプログレッシブ画像データに変換する画像処理装置の制御方法であって、
入力されたインターレース画像データに存在しない各ラインの画像データである補間ラインデータを、順に生成し、出力する生成ステップと、
前記入力されたインターレース画像データに存在する各ラインの画像データであるオリジナルラインデータを、隣接する補間ラインデータが前記生成ステップで出力されるタイミングと対応するタイミングで出力されるように、第１のラインメモリを用いて順に遅延させて、出力する第１の遅延ステップと、
を有し、
前記生成ステップは、
入力されたインターレース画像データのオリジナルラインデータを第２のラインメモリに順に蓄積し、前記第２のラインメモリに蓄積されている複数ラインのオリジナルラインデータのうち、１ラインの補間ラインデータの生成に使用するｎライン（ｎは正の整数）のオリジナルラインデータを出力する第２の遅延ステップと、
前記第２の遅延ステップで出力されたｎラインのオリジナルラインデータを用いて、１ラインの補間ラインデータを生成する補間ライン生成ステップと、
からなり、
前記第１の遅延ステップでは、前記第２の遅延ステップで出力されたオリジナルラインデータが順に前記第１のラインメモリに蓄積され、前記第２の遅延ステップで遅延されたオリジナルラインデータが更に遅延されて出力される
ことを特徴とする画像処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置及びその制御方法に関する。
【背景技術】
【０００２】
従来、インターレース画像データをプログレッシブ画像データに変換するＩＰ変換処理を行い、ＩＰ変換処理により生成されたプログレッシブ画像データにスケーリング処理（拡大処理や縮小処理）を施す画像処理装置がある。そのような画像処理装置では、一般に、ＩＰ変換処理を行うＩＰ変換処理部と、スケーリング処理を行うスケーリング処理部との間に、ＩＰ変換処理部で生成されたプログレッシブ画像データを一時的に記憶するフレームメモリが設けられる（例えば、特許文献１参照）。
図１８（Ａ）は、ＩＰ変換処理部とスケーリング処理部の間にフレームメモリが設けられた従来の画像処理装置の構成を示す図である。このような構成の場合、ＩＰ変換処理部は、前段のフレームメモリ１８０１からインターレース画像データを読み出し、ＩＰ変換処理を行う。そして、ＩＰ変換処理部は、ＩＰ変換処理の結果（プログレッシブ画像データ）を、後段のフレームメモリ１８０２に書き込む。スケーリング処理部は、フレームメモリ１８０２からプログレッシブ画像データを読み出し、スケーリング処理を行う。
しかしながら、ＩＰ変換処理部とスケーリング処理部の間にフレームメモリを設けると、製造コストが増してしまう。
【０００３】
ＩＰ変換処理部とスケーリング処理部の間にフレームメモリを設けなければ、上記製造コストの低減が期待できる。
図１８（Ｂ）は、ＩＰ変換処理部とスケーリング処理部の間にフレームメモリが設けられていない画像処理装置の構成を示す図である。このような構成の場合、ＩＰ変換処理部は、フレームメモリ１８０３からインターレース画像データを読み出し、ＩＰ変換処理を行う。そして、ＩＰ変換処理部は、プログレッシブ画像データのライン（スケーリング処理で必要なライン）のデータ（ラインデータ）をプログレッシブタイミングでスケーリング処理部に出力する。プログレッシブタイミングは、スケーリング処理後のプログレッシブ画像データの水平同期信号に同期したタイミングである。スケーリング処理部は、ＩＰ変換処理部から出力されたラインデータを用いて、スケーリング処理後の１ライン分のプログレッシブ画像データを生成する。
【０００４】
ＩＰ変換処理部の構成としては、図１９に示すように、生成部、オリジナルライン遅延部、及び、出力部からなる構成が考えられる。
生成部は、各補間ラインの画像データ（補間ラインデータ）を、順に生成し、出力する。補間ラインは、インターレース画像データ（ｏｄｄ／ｅｖｅｎフィールド）に存在しないラインであり、インターレース画像データをプログレッシブ画像データに変換する際に補間されるラインである。
オリジナルライン遅延部は、各オリジナルラインの画像データを、隣接する補間ラインデータが生成部から出力されるタイミングと対応するタイミングで出力されるように、順に遅延させて出力する。オリジナルラインは、インターレース画像データに存在するラインである。
出力部は、生成部から出力された補間ラインデータと、オリジナルライン遅延部から出力されたオリジナルラインデータとを順番にプログレッシブタイミングで出力する。
【０００５】
このような構成（図１９に示すような構成）とすれば、ＩＰ変換処理部とスケーリング処理部の間にフレームメモリを設けずに済むため、使用するフレームメモリの数を少なくすることができる。しかしながら、オリジナルライン遅延部でオリジナルラインデータを
遅延させるために、ラインメモリが必要となってしまうため、十分にコストを低減することができない。
具体的には、スケーリング処理部に補間ラインデータとオリジナルラインデータとを順番に出力するために、オリジナルラインデータは、隣接する補間ラインデータが出力部へ入力されるタイミングと対応するタイミングで出力部へ入力されなくてはならない。そのため、オリジナルラインデータは、生成部で１ラインの補間ラインデータを生成する間にＩＰ変換処理部に入力されるオリジナルラインデータのライン数だけ遅延されて出力部に入力されなくてはならない。そのような理由から、オリジナルラインデータを遅延させるためのラインメモリが必要となってしまう。
例えば、生成部で１ラインの補間ラインデータを生成する間に７ラインのオリジナルラインデータがＩＰ変換処理部に入力される場合には、オリジナルラインデータを７ライン遅延させて出力部へ入力しなくてはならない。そのため、最低でも７ラインのオリジナルラインデータを蓄積可能なラインメモリが必要となってしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−８０１３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、インターレース画像データをプログレッシブ画像データに変換する画像処理装置を低コストで実現することのできる技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の画像処理装置は、
入力されたインターレース画像データを補間によりプログレッシブ画像データに変換する画像処理装置であって、
入力されたインターレース画像データに存在しない各ラインの画像データである補間ラインデータを、順に生成し、出力する生成手段と、
前記入力されたインターレース画像データに存在する各ラインの画像データであるオリジナルラインデータを、隣接する補間ラインデータが前記生成手段から出力されるタイミングと対応するタイミングで出力されるように、順に遅延させて、出力する第１の遅延手段と、
を有し、
前記生成手段は、
入力されたインターレース画像データのオリジナルラインデータを順に蓄積し、蓄積している複数ラインのオリジナルラインデータのうち、１ラインの補間ラインデータの生成に使用するｎライン（ｎは正の整数）のオリジナルラインデータを出力する第２の遅延手段と、
前記第２の遅延手段から出力されたｎラインのオリジナルラインデータを用いて、１ラインの補間ラインデータを生成する補間ライン生成手段と、
からなり、
前記第１の遅延手段は、前記第２の遅延手段から出力されたオリジナルラインデータを順に蓄積するラインメモリを有し、前記第２の遅延手段で遅延されたオリジナルラインデータを更に遅延させて出力する
ことを特徴とする。
【０００９】
本発明の画像処理装置の制御方法は、
入力されたインターレース画像データを補間によりプログレッシブ画像データに変換する画像処理装置の制御方法であって、
入力されたインターレース画像データに存在しない各ラインの画像データである補間ラインデータを、順に生成し、出力する生成ステップと、
前記入力されたインターレース画像データに存在する各ラインの画像データであるオリジナルラインデータを、隣接する補間ラインデータが前記生成ステップで出力されるタイミングと対応するタイミングで出力されるように、第１のラインメモリを用いて順に遅延させて、出力する第１の遅延ステップと、
を有し、
前記生成ステップは、
入力されたインターレース画像データのオリジナルラインデータを第２のラインメモリに順に蓄積し、前記第２のラインメモリに蓄積されている複数ラインのオリジナルラインデータのうち、１ラインの補間ラインデータの生成に使用するｎライン（ｎは正の整数）のオリジナルラインデータを出力する第２の遅延ステップと、
前記第２の遅延ステップで出力されたｎラインのオリジナルラインデータを用いて、１ラインの補間ラインデータを生成する補間ライン生成ステップと、
からなり、
前記第１の遅延ステップでは、前記第２の遅延ステップで出力されたオリジナルラインデータが順に前記第１のラインメモリに蓄積され、前記第２の遅延ステップで遅延されたオリジナルラインデータが更に遅延されて出力される
ことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、インターレース画像データをプログレッシブ画像データに変換する画像処理装置を低コストで実現することができる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る画像処理装置の概略構成の一例を示すブロック図
【図２】補間ライン生成用ラインメモリの動作の一例を示す図
【図３】補間ライン生成用ラインメモリの構成の一例を示す図
【図４】オリジナルライン遅延用ラインメモリの動作の一例を示す図
【図５】オリジナルライン遅延用ラインメモリの構成の一例を示す図
【図６】本実施形態に係る画像処理装置の処理フローの一例を示すフローチャート
【図７】ＩＰ変換処理で生成される補間ラインを示す図
【図８】要求ライン番号とＶＬＥの関係の一例を示す図
【図９】タイミング生成部の処理フローの一例を示すフローチャート
【図１０】補間ライン用ＶＬＥ生成処理の一例を示すフローチャート
【図１１】オリジナルライン用ＶＬＥ生成処理の一例を示すフローチャート
【図１２】補間ライン用ＶＬＥ生成処理の一例を示すフローチャート
【図１３】オリジナルライン用ＶＬＥ生成処理の一例を示すフローチャート
【図１４】オリジナルライン選択部の動作の一例を示す図
【図１５】オリジナルライン選択処理の一例を示すフローチャート
【図１６】オリジナルライン選択処理の一例を示すフローチャート
【図１７】フィールド情報と実行する処理フローの関係を示す図
【図１８】従来の画像処理装置の構成を示す図
【図１９】従来の画像処理装置の構成を示す図
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態に係る画像処理装置及びその制御方法について説明する。本実施形態に係る画像処理装置は、入力されたインターレース画像データを補間によりプログレッシブ画像データに変換するＩＰ変換処理を行う。
【００１３】
（構成）
図１は、本実施形態に係る画像処理装置の概略構成の一例を示すブロック図である。
入力画像処理部１０１は、入力されたインターレース画像データをフレームメモリ１０２に書き込む。なお、入力画像処理部１０１は、入力されたインターレース画像データを所定の画像処理を施してフレームメモリ１０２に書き込んでもよいし、入力されたインターレース画像データをそのままフレームメモリ１０２に書き込んでもよい。
フレームメモリ１０２は、複数フィールドのインターレース画像データを記憶する記憶装置である。
ＩＰ変換処理部１１１は、フレームメモリ１０２からインターレース画像データを読み出し、ＩＰ変換処理を行う。そして、ＩＰ変換処理部１１１は、プログレッシブ画像データのラインのデータ（ラインデータ）をプログレッシブタイミングでスケーリング処理部１１２に出力する。プログレッシブタイミングは、後述するスケーリング処理部１１２で生成されるプログレッシブ画像データ（スケーリング処理後のプログレッシブ画像データ）の水平同期信号に同期したタイミングである。
スケーリング処理部１１２は、ＩＰ変換処理部１１１から出力されたラインデータを用いて、設定された倍率（拡大率、縮小率）で拡大または縮小されたプログレッシブ画像データを生成する（スケーリング処理）。具体的には、設定された倍率で拡大または縮小されたプログレッシブ画像データのライン毎に、ＩＰ変換処理部１１１から出力されたラインデータから、当該プログレッシブ画像データのラインデータを生成する処理が行われる。スケーリング処理部１１２は、生成したプログレッシブ画像データ（生成したラインデータ）を外部に出力する。例えば、スケーリング処理部１１２は、生成したプログレッシブ画像データを、液晶表示装置などの表示装置や、磁気ディスク、半導体メモリなどの記憶装置に出力する。
タイミング生成部１１３は、スケーリング処理部１１２に設定された倍率に応じてＩＰ変換処理部１１１を制御する。具体的には、タイミング生成部１１３は、スケーリング処理部１１２に設定された倍率に応じて、スケーリング処理後のプログレッシブ画像データの同期信号（水平同期信号と垂直同期信号）、補間ライン用ＶＬＥ、オリジナルライン用ＶＬＥ、要求ライン番号、セレクト信号を生成し、出力する。補間ライン用ＶＬＥ、オリジナルライン用ＶＬＥ、要求ライン番号、セレクト信号については後述する。
図１に示すように、本実施形態では、ＩＰ変換処理部１１１とスケーリング処理部１１２の間に、スケーリング処理前のプログレッシブ画像データを一時的に記憶するためのフレームメモリは設けられていない。
【００１４】
ＩＰ変換処理部１１１は、読み出し制御部１０３、生成部１１４、オリジナルライン遅延部１１５、出力部１１０などを有する。
【００１５】
生成部１１４は、フレームメモリ１０２からインターレース画像データを読み出す（入力する）。そして、生成部１１４は、各補間ラインの画像データ（補間ラインデータ）を、順に生成し、出力する。補間ラインは、入力されたインターレース画像データ（ｏｄｄ／ｅｖｅｎフィールド）に存在しないラインであり、インターレース画像データをプログレッシブ画像データに変換する際に補間されるラインである。また、本実施形態では、入力されたインターレース画像データに存在するラインをオリジナルラインと呼ぶ。ｏｄｄフィールドは、奇数番目のラインのみ存在するフィールドである。ｅｖｅｎフィールドは、偶数番目のラインのみ存在するフィールドである。
【００１６】
生成部１１４は、補間ライン生成用ラインメモリ１０４〜１０６と、補間ライン生成部１０７とを有する。
【００１７】
補間ライン生成用ラインメモリ１０４〜１０６は、それぞれ、入力されたインターレース画像データのオリジナルラインデータを順に蓄積し、蓄積している複数ラインのオリジ
ナルラインデータのうち、１ラインの補間ラインのデータの生成に使用するｎライン（ｎは正の整数）のオリジナルラインデータを出力する。オリジナルラインデータは、オリジナルラインの画像データである。
補間ライン生成用ラインメモリ１０４（第２の遅延部、第２のラインメモリ）は、フレームメモリ１０２から現フィールドのオリジナルラインデータ（現フィールドデータ）を順に入力して蓄積する。そして、補間ライン生成用ラインメモリ１０４は、３ラインの現フィールドデータを出力する。具体的には、２ライン遅延されたオリジナルラインデータ、３ライン遅延されたオリジナルラインデータ、及び、４ライン遅延されたオリジナルラインデータの３ラインのオリジナルラインデータが出力される。
補間ライン生成用ラインメモリ１０５は、フレームメモリ１０２から現フィールドの１つ前のフィールドのオリジナルラインデータ（１フィールド前データ）を順に入力して蓄積する。そして、補間ライン生成用ラインメモリ１０５は、補間ライン生成用ラインメモリ１０４と同様に、３ラインの１フィールド前データを出力する。
補間ライン生成用ラインメモリ１０６は、フレームメモリ１０２から現フィールドの２つ前のフィールドのオリジナルラインデータ（２フィールド前データ）を順に入力して蓄積する。そして、補間ライン生成用ラインメモリ１０６は、補間ライン生成用ラインメモリ１０４と同様に、３ラインの２フィールド前データを出力する。
なお、本実施形態では、補間ライン生成用ラインメモリ１０４〜１０６は、フィールド毎に、オリジナルラインデータの入力が開始されてから３ライン遅延後にオリジナルラインデータの出力を開始するものとする。
【００１８】
補間ライン生成部１０７は、補間ライン生成用ラインメモリ１０４〜１０６から出力された９（＝３×３）ラインのオリジナルラインデータを用いて、１ラインの補間ラインデータを生成する。具体的には、補間ライン生成部１０７は、動き適応ＩＰ変換処理により補間ラインデータを生成する。動き適応ＩＰ変換処理では、現フィールドと過去フィールド（現フィールドの１つ前のフィールド及び２つ前のフィールド）のオリジナルラインデータから、画像の動きが検出される。そして、動きが有る場合には、同じフィールドの画素を用いて補間ラインの画素が生成される（フィールド内補間処理）。動きが無い場合には、１つ前のフィールドの画素を用いて補間ラインの画素が生成される（フィールド間補間処理）。
補間ライン生成部１０７では、動き検出処理、フィールド内補間処理、フィールド間補間処理のほか、エッジ検出処理なども行われる。これらの処理を行うために、本実施形態では、複数ライン（９ライン）のオリジナルラインデータが使用される。
なお、本実施形態では、３ライン遅延された現フィールドデータに隣接する補間ラインデータが生成される。具体的には、現フィールドがｏｄｄフィールドの場合には、３ライン遅延された現フィールドデータの下側に隣接する補間ラインデータが生成される。現フィールドがｅｖｅｎフィールドの場合には、３ライン遅延された現フィールドデータの上側に隣接する補間ラインデータが生成される。
なお、本実施形態では、補間ライン生成部１０７が１ラインの補間ラインデータを生成する間に、４ラインのオリジナルラインデータがＩＰ変換処理部１１１に順に入力されるものとする。上述したように、本実施形態では、補間ライン生成用ラインメモリ１０４〜１０６は、フィールド毎に、オリジナルラインデータの入力が開始されてから３ライン遅延後にオリジナルラインデータの出力を開始する。そのため、本実施形態では、生成部１１４で１ラインの補間ラインデータを生成する間に、７ラインのオリジナルラインデータがＩＰ変換処理部１１１に順に入力される。
【００１９】
読み出し制御部１０３は、タイミング生成部１１３からの指示に応じて、補間ライン生成用ラインメモリ１０４〜１０６へのオリジナルラインデータの入力を制御する。本実施形態では、読み出し制御部１０３は、タイミング生成部１１３から出力された同期信号と補間ライン用ＶＬＥに基づいて、補間ライン生成用ラインメモリへのオリジナルラインデ
ータの入力を制御する制御信号を生成し、フレームメモリ１０２へ出力する。補間ライン用ＶＬＥは、生成部１１４がインターレース画像データを入力して補間ラインデータの生成及び出力を行う第１の期間（スケーリング処理の倍率に応じて設定された期間）を表す信号である。制御信号は、例えば、フレームメモリ１０２から読み出すオリジナルラインデータのアドレスを示す信号である。それにより、第１の期間に、水平同期信号に同期して補間ライン生成用ラインメモリ１０４〜１０６へオリジナルラインデータが入力される。また、補間ライン生成部１０７は、第１の期間以外の期間では補間ラインデータ生成処理（補間ラインデータを生成して出力する処理）を停止する。
なお、補間ライン生成部１０７による補間ラインデータ生成処理の実行と停止は、どのように制御されてもよい。例えば、補間ライン用ＶＬＥを補間ライン生成部１０７に入力し、補間ライン生成部１０７が、補間ライン用ＶＬＥから第１の期間か否かを判断し、補間ラインデータ生成処理の実行と停止を切り替えてもよい。本実施形態では、補間ライン生成用ラインメモリ１０４〜１０６は、第１の期間以外の期間では、３ラインのオリジナルラインデータとして、直前に出力したデータと同じデータを出力するものとする。そのような場合には、補間ライン生成部１０７は、補間ライン生成用ラインメモリ１０４〜１０６から出力されたデータが直前に出力されたデータと同じか否かを確認することにより、第１の期間か否かを判定してもよい。
【００２０】
オリジナルライン遅延部１１５（第１の遅延部）は、各オリジナルラインの画像データ（オリジナルラインデータ）を、隣接する補間ラインデータが生成部１１４から出力されるタイミングと対応するタイミングで出力されるように、順に遅延させて出力する。
具体的には、オリジナルライン遅延部１１５は、補間ライン生成用ラインメモリ１０４から出力されたオリジナルラインデータを順に蓄積するオリジナルライン遅延用ラインメモリ１０９（第１のラインメモリ）を有する。そして、オリジナルライン遅延部１１５は、オリジナルライン遅延用ラインメモリ１０９を用いて、補間ライン生成用ラインメモリ１０４で遅延されたオリジナルラインデータを更に遅延させて出力する。
上述したように、本実施形態では、補間ライン生成部１０７が１ラインの補間ラインデータを生成する間に、４ラインのオリジナルラインデータがＩＰ変換処理部１１１に入力される。そのため、オリジナルライン遅延部１１５は、オリジナルラインデータを蓄積時から４ライン遅延させて出力する。それにより、隣接する補間ラインデータが生成部１１４から出力されるタイミングと対応するタイミングでオリジナルラインデータを出力することができる。
【００２１】
本実施形態では、遅延されたオリジナルラインデータを更に遅延させる構成とすることにより、遅延されていないオリジナルラインデータを遅延させるよりも、オリジナルライン遅延用ラインメモリ１０９の容量を低減することができる。
上述したように、本実施形態では、生成部１１４で１ラインの補間ラインデータを生成する間に、７ラインのオリジナルラインデータがＩＰ変換処理部１１１に順に入力される。遅延されていないオリジナルラインデータを遅延させる構成の場合には、オリジナルライン遅延用ラインメモリ１０９は、最低でも７ラインのオリジナルラインデータを蓄積可能な容量を有する必要がある。本実施形態では、上述したように、オリジナルライン遅延用ラインメモリ１０９は、オリジナルラインデータを蓄積時から４ライン遅延させることができればよい。そのため、オリジナルライン遅延用ラインメモリ１０９は、４ラインのオリジナルラインデータを蓄積可能な容量を有していればよい。このように、本実施形態では、オリジナルライン遅延用ラインメモリ１０９として、蓄積可能なオリジナルラインデータのライン数が７ラインよりも少ないラインメモリを使用することができる。
【００２２】
また、オリジナルライン遅延部１１５は、オリジナルライン選択部１０８を有する。
オリジナルライン選択部１０８は、インターレース画像データのオリジナルラインデータがオリジナルライン遅延用ラインメモリ１０９に順に蓄積されるように、補間ライン生
成用ラインメモリ１０４から出力された３ラインのオリジナルラインデータのうち、何番目のオリジナルラインデータをオリジナルライン遅延用ラインメモリ１０９に蓄積するかを選択する。オリジナルライン選択部１０８は、タイミング生成部１１３から出力された水平同期信号に同期して、オリジナルラインデータを選択し、オリジナルライン遅延用ラインメモリ１０９に蓄積する。
【００２３】
通常時には、オリジナルライン選択部１０８は、２番目のオリジナルラインデータ（３ライン遅延されたオリジナルラインデータ）を選択し、オリジナルライン遅延用ラインメモリ１０９に蓄積する。
【００２４】
しかし、補間ライン生成用ラインメモリ１０４〜１０６から出力される９ラインのオリジナルラインデータの更新タイミングは、スケーリング処理部１１２で生成されるプログレッシブ画像データの拡大率に依る。そのため、常に３ライン遅延されたオリジナルラインデータを選択すると、同じラインのオリジナルラインデータが続けて選択されてしまうことがある。そこで、本実施形態では、オリジナルライン選択部１０８は、スケーリング処理部１１２で生成されるプログレッシブ画像データの拡大率に基づいて、何番目のオリジナルラインデータを蓄積するかを選択する。
【００２５】
具体的には、スケーリング処理部１１２において拡大されたプログレッシブ画像データを生成する場合には、ライン歯抜け処理が行われる。ライン歯抜け処理は、生成部１１４がインターレース画像データを入力して補間ラインデータの生成及び出力を一時的に停止する処理、及び、オリジナルライン遅延部１１５がオリジナルラインデータの蓄積及び出力を一時的に停止する処理である。ライン歯抜け処理が行われる場合、常に３ライン遅延されたオリジナルラインデータを選択すると、同じラインのオリジナルラインデータが続けて選択される不具合が生じてしまう。そこで、本実施形態では、オリジナルライン選択部１０８は、タイミング生成部１１３から出力されたセレクト信号に基づいて、何番目のオリジナルラインデータを蓄積するかを切り替える。セレクト信号は、何番目のオリジナルラインデータを蓄積するかを示す信号である。
なお、オリジナルライン遅延部１１５によるオリジナルラインデータの蓄積及び出力は、タイミング生成部１１３から出力されたオリジナルライン用ＶＬＥに応じて行われる。オリジナルライン用ＶＬＥは、オリジナルライン遅延部１１５がオリジナルラインデータの蓄積及び出力を行う第２の期間（拡大率に応じて設定された期間）を表す信号である。オリジナルライン遅延部１１５は、第２の期間にのみオリジナルラインデータの蓄積及び出力を行う。
なお、スケーリング処理部１１２において等倍または縮小されたプログレッシブ画像データを生成する場合には、ライン歯抜け処理は行われない。そのため、そのような場合には、常に３ライン遅延されたオリジナルラインデータが選択される。
【００２６】
出力部１１０は、補間ライン生成部１０７から出力された補間ラインデータと、オリジナルライン遅延用ラインメモリ１０９から出力されたオリジナルラインデータとを、順番に、プログレッシブタイミングで出力する。本実施形態では、出力部１１０は、タイミング生成部１１３から出力された水平同期信号に同期して、タイミング生成部１１３から出力された要求ライン番号のラインデータを出力する。要求ライン番号は、スケーリング処理部１１２で処理に使用するラインデータのライン番号（スケーリング処理前のプログレッシブ画像データのライン番号）である。
【００２７】
図２を用いて補間ライン生成用ラインメモリ１０４〜１０６の動作について説明する。
なお、以下ではライン歯抜け処理が行われていない場合の例について説明する。
また、以下では、補間ライン生成用ラインメモリにｏｄｄフィールドのインターレース画像データが入力される場合の例について説明する。ｅｖｅｎフィールドのインターレー
ス画像データが入力される場合の動作は、ｏｄｄフィールドのインターレース画像データが入力される場合と同様のため、説明を省略する。
【００２８】
補間ライン生成用ラインメモリには、水平同期信号「ｉｎ＿ｈｓ」、補間ライン用ＶＬＥ「ｉｎ＿ｖｌｅ＿ｉ」、オリジナルラインデータ「ｉｎ＿ｄａｔａ」が入力される。ｉｎ＿ｖｌｅ＿ｉが１（Ｈｉｇｈ）の期間は、上述した第１の期間である。ｉｎ＿ｄａｔａは、ｉｎ＿ｖｌｅ＿ｉが１の期間に、ｉｎ＿ｈｓと同期してフレームメモリ１０２から入力される。
【００２９】
補間ライン生成用ラインメモリからは、水平同期信号「ｏｕｔ＿ｈｓ」、補間ライン用ＶＬＥ「ｏｕｔ＿ｖｌｅ＿ｉ」、オリジナルラインデータ「ｏｕｔ＿ｄａｔａ０〜２」が出力される。補間ライン生成用ラインメモリは、ｏｕｔ＿ｈｓとｏｕｔ＿ｖｌｅ＿ｉとして、ｉｎ＿ｈｓとｉｎ＿ｖｌｅ＿ｉをそのまま（遅延させずに）出力する。補間ライン生成用ラインメモリは、ｏｕｔ＿ｄａｔａ０〜２として、４ライン遅延されたオリジナルラインデータ、３ライン遅延されたオリジナルラインデータ、及び、２ライン遅延されたオリジナルラインデータを出力する。また、補間ライン生成用ラインメモリは、ｉｎ＿ｄａｔａが最初に入力されてから３ライン遅延後にｏｕｔ＿ｄａｔａ０〜３の出力を開始する。ｏｕｔ＿ｄａｔａ０〜２は、ｏｕｔ＿ｈｓと同期して出力される。
【００３０】
図中、ｉｎ＿ｄａｔａとｏｕｔ＿ｄａｔａ０〜３に記載されている数字１，３，５，７・・・は、そのデータがスケーリング処理前のプログレッシブ画像データにおいて上から何番目のラインのデータかを示すライン番号である。
【００３１】
図２の例では、時刻ｔ１からｉｎ＿ｄａｔａの入力が開始される。そして、そこから３ライン遅延後の時刻ｔ４（ライン番号７のオリジナルラインデータが入力された時刻）に、ｏｕｔ＿ｄａｔａ０〜２の出力が開始される。
時刻ｔ４では、２ライン遅延されたオリジナルラインデータ（ｏｕｔ＿ｄａｔａ２）としてライン番号３のオリジナルラインデータが出力される。３ライン遅延されたオリジナルラインデータ（ｏｕｔ＿ｄａｔａ１）としてライン番号１のオリジナルラインデータが出力される。また、時刻ｔ４では、４ライン遅延されたオリジナルラインデータは存在しないため、４ライン遅延されたオリジナルラインデータ（ｏｕｔ＿ｄａｔａ０）としてダミーデータが出力される。ダミーデータは、例えば、所定のデータやｏｕｔ＿ｄａｔａ１（図２の例ではライン番号１のオリジナルラインデータ）と同じデータである。
時刻ｔ５では、ｏｕｔ＿ｄａｔａ２としてライン番号５のオリジナルラインデータが、ｏｕｔ＿ｄａｔａ１としてライン番号３のオリジナルラインデータが、ｏｕｔ＿ｄａｔａ０としてライン番号１のオリジナルラインデータが出力される。
【００３２】
図３は、補間ライン生成用ラインメモリの構成の一例を示す図である。また、図３は、時刻ｔ５における補間ライン生成用ラインメモリの状態を示す。
図３の例では、補間ライン生成用ラインメモリは、最大で５ラインのオリジナルラインデータを蓄積することができる。
時刻ｔ５では、ｉｎ＿ｄａｔａとして、ライン番号９のオリジナルラインデータが入力される。そのため、時刻ｔ５では、補間ライン用ラインメモリには、ライン番号１，３，５，７，９のオリジナルラインデータが蓄積されている。そして、上述したように、時刻ｔ５では、ｏｕｔ＿ｄａｔａ０〜２として、ライン番号１，３，５のオリジナルラインデータが出力される。
【００３３】
なお、上述したように、補間ライン生成部１０７で１ラインの補間ラインデータを生成する間に、４ラインのオリジナルラインデータがＩＰ変換処理部１１１に入力される。そのため、時刻ｔ４で補間ライン生成用ラインメモリから出力されたｏｕｔ＿ｄａｔａ０〜
２を用いて生成された補間ラインデータは、時刻ｔ８に出力される。時刻ｔ５で補間ライン生成用ラインメモリから出力されたｏｕｔ＿ｄａｔａ０〜２を用いて生成された補間ラインデータは、時刻ｔ９に出力される。
【００３４】
図４を用いて、オリジナルライン遅延用ラインメモリ１０９の動作について説明する。
なお、以下ではライン歯抜け処理が行われていない場合の例について説明する。
また、以下では、オリジナルライン遅延用ラインメモリ１０９にｏｄｄフィールドのインターレース画像データが入力される場合の例について説明する。ｅｖｅｎフィールドのインターレース画像データが入力される場合の動作は、ｏｄｄフィールドのインターレース画像データが入力される場合と同様のため、説明を省略する。
【００３５】
オリジナルライン遅延用ラインメモリ１０９には、水平同期信号「ｉｎ＿ｈｓ」、オリジナルライン用ＶＬＥ「ｉｎ＿ｖｌｅ＿ｏ」、オリジナルラインデータ「ｉｎ＿ｄａｔａ」が入力される。ｉｎ＿ｖｌｅ＿ｏが１（Ｈｉｇｈ）の期間は、上述した第２の期間である。ｉｎ＿ｄａｔａは、ｉｎ＿ｖｌｅ＿ｏが１の期間に、ｉｎ＿ｈｓと同期して補間ライン生成用ラインメモリ１０４から入力される。
【００３６】
オリジナルライン遅延用ラインメモリ１０９からは、水平同期信号「ｏｕｔ＿ｈｓ」、オリジナルライン用ＶＬＥ「ｏｕｔ＿ｖｌｅ＿ｏ」、オリジナルラインデータ「ｏｕｔ＿ｄａｔａ」が出力される。
オリジナルライン遅延用ラインメモリ１０９は、ｏｕｔ＿ｈｓとｏｕｔ＿ｖｌｅ＿ｏとして、ｉｎ＿ｈｓとｉｎ＿ｖｌｅ＿ｏをそのまま（遅延させずに）出力する。
オリジナルライン遅延用ラインメモリ１０９は、ｏｕｔ＿ｄａｔａとして、蓄積時から４ライン遅延されたオリジナルラインデータ（ＩＰ変換処理部１１１への入力時から７ライン遅延されたオリジナルラインデータ）を出力する。ｏｕｔ＿ｄａｔａは、ｏｕｔ＿ｖｌｅ＿ｏが１の期間に、ｏｕｔ＿ｈｓと同期して出力される。
【００３７】
上述したように、ライン歯抜け処理が生じていない場合には、３ライン遅延されたオリジナルラインデータ（図２のｏｕｔ＿ｄａｔａ１）が選択されて、オリジナルライン遅延用ラインメモリ１０９に蓄積される。
補間ライン生成用ラインメモリ１０４が図２に示すように動作したとすると、時刻ｔ４に、補間ライン生成用ラインメモリ１０４はｏｕｔ＿ｄａｔａ１としてライン番号１のオリジナルラインデータを出力する。そのため、図４に示すように、時刻ｔ４では、ｉｎ＿ｄａｔａとしてライン番号１のオリジナルラインデータが入力され、蓄積される。そして、そこから４ライン遅延後の時刻ｔ８（ライン番号９のオリジナルラインデータが入力された時刻）に、ｏｕｔ＿ｄａｔａとしてライン番号１のオリジナルラインデータが出力される。
時刻ｔ９では、ｏｕｔ＿ｄａｔａとしてライン番号３のオリジナルラインデータが出力される。
【００３８】
図５は、オリジナルライン遅延用ラインメモリ１０９の構成の一例を示す図である。また、図５は、時刻ｔ８におけるオリジナルライン遅延用ラインメモリ１０９の状態を示す。
図５の例では、オリジナルライン遅延用ラインメモリ１０９は、最大で５ラインのオリジナルラインデータを蓄積することができる。
時刻ｔ８では、ｉｎ＿ｄａｔａとして、ライン番号９のオリジナルラインデータが入力される。そのため、時刻ｔ８では、オリジナルライン遅延用ラインメモリには、ライン番号１，３，５，７，９のオリジナルラインデータが蓄積されている。そして、上述したように、時刻ｔ８では、ｏｕｔ＿ｄａｔａとして、ライン番号１のオリジナルラインデータが出力される。
【００３９】
（全体フロー）
図６は、本実施形態に係る画像処理装置の処理フローの一例を示すフローチャートである。
まず、Ｓ６０１において、ユーザまたは不図示の設定部により、スケーリング処理部１１２にスケーリング処理の倍率（拡大率、縮小率）が設定される。
次に、Ｓ６０２において、タイミング生成部１１３が、Ｓ６０１で設定された倍率に応じてタイミング信号を生成し、ＩＰ変換処理部１１１へ出力する。タイミング信号は、スケーリング処理されたプログレッシブ画像データの同期信号、補間ライン用ＶＬＥ、オリジナルライン用ＶＬＥ、要求ライン番号を含む。
そして、Ｓ６０３において、ＩＰ変換処理部１１１が、タイミング信号に基づいて、ＩＰ変換処理を行い、スケーリング処理前のプログレッシブ画像データのラインデータを生成する。そして、ＩＰ変換処理部１１１は、生成したラインデータを順番にスケーリング処理部１１２に出力する。なお、Ｓ６０１において、拡大されたプログレッシブ画像データを生成するための倍率（拡大率）が設定された場合には、Ｓ６０３で「ライン歯抜け処理」が行われる。
次に、Ｓ６０４において、スケーリング処理部１１２が、Ｓ６０３でＩＰ変換処理部１１１から出力されたラインデータを用いて、Ｓ６０１で設定された倍率で拡大または縮小されたプログレッシブ画像データを生成する（スケーリング処理）。
具体的には、スケーリング処理後のプログレッシブ画像データのライン毎に、Ｓ６０３とＳ６０４の処理が繰り返し行われる。
【００４０】
（フィールド情報について）
上述したように、本実施形態では、現フィールドを処理対象としてＩＰ変換処理が行われる。Ｓ６０３では、現フィールドがｏｄｄフィールドかｅｖｅｎフィールドかで、生成する補間ラインが異なる。
具体的には、現フィールドがｏｄｄフィールドの場合には、図７（Ａ）に示すように、１フィールド前はｅｖｅｎフィールド、２フィールド前はｏｄｄフィールドとなる。そして、その場合には、現フィールドに偶数番目のラインが存在しないため、補間ラインデータとして偶数番目のラインデータが生成される。また、現フィールドがｅｖｅｎフィールドの場合には、図７（Ｂ）に示すように、１フィールド前はｏｄｄフィールド、２フィールド前はｅｖｅｎフィールドとなる。そして、その場合には、現フィールドに奇数番目のラインが存在しないため、補間ラインデータとして奇数番目のラインデータが生成される。
なお、各フィールドがｏｄｄフィールドかｅｖｅｎフィールドかは、例えば、フィールドがｏｄｄフィールドかｅｖｅｎフィールドかを示すフィールド情報を用いて判断される。フィールド情報は、例えば、インターレース画像データにメタデータとして付加されている。
【００４１】
（フィールド情報別の処理フロー）
タイミング生成部１１３によるＶＬＥ（補間ライン用ＶＬＥ、オリジナルライン用ＶＬＥ）の生成方法は、現フィールドがｏｄｄフィールドかｅｖｅｎフィールドかで異なる。
図９を用いて、タイミング生成部１１３の処理フローの一例を説明する。
まず、Ｓ９０１において、タイミング生成部１１３が、フィールド情報から、現フィールドがｏｄｄフィールドかｅｖｅｎフィールドかを判断する。現フィールドがｏｄｄフィールドである場合には、タイミング生成部１１３は、処理フロー１−１と処理フロー１−２の処理を行う（Ｓ９０２）。現フィールドがｅｖｅｎフィールドである場合には、タイミング生成部１１３は、処理フロー２−１と処理フロー２−２の処理を行う（Ｓ９０３）。
【００４２】
（ｏｄｄフィールドのときの処理）
図１０は、現フィールドがｏｄｄフィールドのときに実行される補間ライン用ＶＬＥ生成処理（処理フロー１−１）の一例を示すフローチャートである。
まず、Ｓ１００１において、タイミング生成部１１３が、インターレースタイミングで要求ライン番号をサンプリングする。インターレースタイミングは、スケーリング処理されたプログレッシブ画像データと同じサイズのインターレース画像データの水平同期信号に同期したタイミングである。要求ライン番号は、スケーリング処理されたプログレッシブ画像データのライン毎に生成される。そのため、本実施形態では、要求ライン番号は２つずつサンプリングされる。そして、タイミング生成部１１３は、今回サンプリングした２つの要求ライン番号の両方が、前回サンプリングした要求ライン番号と同じか否かを判定する。今回サンプリングした２つの要求ライン番号の両方が、前回サンプリングした要求ライン番号と同じ場合には、Ｓ１００４へ処理が進められる。今回サンプリングした２つの要求ライン番号の少なくともいずれかが、前回サンプリングした要求ライン番号と異なる場合には、Ｓ１００２へ処理が進められる。
Ｓ１００４では、タイミング生成部１１３が、今回サンプリングした要求ライン番号に対応する補間ライン用ＶＬＥを０（Ｌｏｗ）とする。
Ｓ１００２では、タイミング生成部１１３が、今回サンプリングした２つの要求ライン番号の中に偶数番目のライン番号を示す要求ライン番号が含まれているか否かを判定する。具体的には、偶数番目のライン番号を示し、且つ、前回サインプリングした要求ライン番号と異なる要求ライン番号が含まれているか否かが判定される。上記条件を満たす要求ライン番号が含まれている場合には、タイミング生成部１１３が、今回サンプリングした要求ライン番号に対応する補間ライン用ＶＬＥを１とする（Ｓ１００３）。上記条件を満たす要求ライン番号が含まれていない場合には、タイミング生成部１１３が、今回サンプリングした要求ライン番号に対応する補間ライン用ＶＬＥを０とする（Ｓ１００４）。
タイミング生成部１１３は、要求ライン番号が最終ラインの番号に達するまで、上記Ｓ１００１〜Ｓ１００４の処理を繰り返す（Ｓ１００５）。
【００４３】
図１１は、現フィールドがｏｄｄフィールドのときに実行されるオリジナルライン用ＶＬＥ生成処理（処理フロー１−２）の一例を示すフローチャートである。処理フロー１−２は、例えば、処理フロー１−１と並列に実行される。
まず、Ｓ１１０１において、タイミング生成部１１３が、インターレースタイミングで要求ライン番号をサンプリングする。そして、タイミング生成部１１３は、今回サンプリングした２つの要求ライン番号の両方が、前回サンプリングした要求ライン番号と同じか否かを判定する。今回サンプリングした２つの要求ライン番号の両方が、前回サンプリングした要求ライン番号と同じ場合には、Ｓ１１０４へ処理が進められる。今回サンプリングした２つの要求ライン番号の少なくともいずれかが、前回サンプリングした要求ライン番号と異なる場合には、Ｓ１１０２へ処理が進められる。
Ｓ１１０４では、タイミング生成部１１３が、今回サンプリングした要求ライン番号に対応するオリジナルライン用ＶＬＥを０（Ｌｏｗ）とする。
Ｓ１１０２では、タイミング生成部１１３が、今回サンプリングした２つの要求ライン番号の中に奇数番目のライン番号を示す要求ライン番号が含まれているか否かを判定する。具体的には、奇数番目のライン番号を示し、且つ、前回サインプリングした要求ライン番号と異なる要求ライン番号が含まれているか否かが判定される。上記条件を満たす要求ライン番号が含まれている場合には、タイミング生成部１１３が、今回サンプリングした要求ライン番号に対応するオリジナルライン用ＶＬＥを１とする（Ｓ１１０３）。上記条件を満たす要求ライン番号が含まれていない場合には、タイミング生成部１１３が、今回サンプリングした要求ライン番号に対応するオリジナルライン用ＶＬＥを０とする（Ｓ１１０４）。
タイミング生成部１１３は、要求ライン番号が最終ラインの番号に達するまで、上記Ｓ１１０１〜Ｓ１１０４の処理を繰り返す（Ｓ１１０５）。
【００４４】
このように、現フィールドがｏｄｄフィールドの場合には、図１０，１１の処理フローを実行することにより、補間ライン用ＶＬＥおよびオリジナルライン用ＶＬＥが生成される。例えば、図８（Ａ）に示すように、要求ライン番号の変化に応じて変化する補間ライン用ＶＬＥおよびオリジナルライン用ＶＬＥが生成される。なお、図８（Ａ）は、拡大率が６倍のときの例を示している。
なお、本実施形態では、補間ライン用ＶＬＥおよびオリジナルライン用ＶＬＥは、補間ライン生成部１０７またはオリジナルライン遅延用ラインメモリから最初のラインデータが出力されるまでの期間では、１とされるものとする。
【００４５】
（ｅｖｅｎフィールドのときの処理）
図１２は、現フィールドがｅｖｅｎフィールドのときに実行される補間ライン用ＶＬＥ生成処理（処理フロー２−１）の一例を示すフローチャートである。
まず、Ｓ１２０１において、タイミング生成部１１３が、インターレースタイミングで要求ライン番号をサンプリングする。そして、タイミング生成部１１３は、今回サンプリングした２つの要求ライン番号の両方が、前回サンプリングした要求ライン番号と同じか否かを判定する。今回サンプリングした２つの要求ライン番号の両方が、前回サンプリングした要求ライン番号と同じ場合には、Ｓ１２０４へ処理が進められる。今回サンプリングした２つの要求ライン番号の少なくともいずれかが、前回サンプリングした要求ライン番号と異なる場合には、Ｓ１２０２へ処理が進められる。
Ｓ１２０４では、タイミング生成部１１３が、今回サンプリングした要求ライン番号に対応する補間ライン用ＶＬＥを０とする。
Ｓ１２０２では、タイミング生成部１１３が、今回サンプリングした２つの要求ライン番号の中に奇数番目のライン番号を示す要求ライン番号が含まれているか否かを判定する。具体的には、奇数番目のライン番号を示し、且つ、前回サインプリングした要求ライン番号と異なる要求ライン番号が含まれているか否かが判定される。上記条件を満たす要求ライン番号が含まれている場合には、タイミング生成部１１３が、今回サンプリングした要求ライン番号に対応する補間ライン用ＶＬＥを１とする（Ｓ１２０３）。上記条件を満たす要求ライン番号が含まれていない場合には、タイミング生成部１１３が、今回サンプリングした要求ライン番号に対応する補間ライン用ＶＬＥを０とする（Ｓ１２０４）。
タイミング生成部１１３は、要求ライン番号が最終ラインの番号に達するまで、上記Ｓ１２０１〜Ｓ１２０４の処理を繰り返す（Ｓ１２０５）。
【００４６】
図１３は、現フィールドがｅｖｅｎフィールドのときに実行されるオリジナルライン用ＶＬＥ生成処理（処理フロー２−２）の一例を示すフローチャートである。処理フロー２−２は、例えば、処理フロー２−１と並列に実行される。
まず、Ｓ１３０１において、タイミング生成部１１３が、インターレースタイミングで要求ライン番号をサンプリングする。そして、タイミング生成部１１３は、今回サンプリングした２つの要求ライン番号の両方が、前回サンプリングした要求ライン番号と同じか否かを判定する。今回サンプリングした２つの要求ライン番号の両方が、前回サンプリングした要求ライン番号と同じ場合には、Ｓ１３０４へ処理が進められる。今回サンプリングした２つの要求ライン番号の少なくともいずれかが、前回サンプリングした要求ライン番号と異なる場合には、Ｓ１３０２へ処理が進められる。
Ｓ１３０４では、タイミング生成部１１３が、今回サンプリングした要求ライン番号に対応するオリジナルライン用ＶＬＥを０とする。
Ｓ１３０２では、タイミング生成部１１３が、今回サンプリングした２つの要求ライン番号の中に偶数番目のライン番号を示す要求ライン番号が含まれているか否かを判定する。具体的には、偶数番目のライン番号を示し、且つ、前回サインプリングした要求ライン番号と異なる要求ライン番号が含まれているか否かが判定される。上記条件を満たす要求ライン番号が含まれている場合には、タイミング生成部１１３が、今回サンプリングした
要求ライン番号に対応するオリジナルライン用ＶＬＥを１とする（Ｓ１３０３）。上記条件を満たす要求ライン番号が含まれていない場合には、タイミング生成部１１３が、今回サンプリングした要求ライン番号に対応するオリジナルライン用ＶＬＥを０とする（Ｓ１３０４）。
タイミング生成部１１３は、要求ライン番号が最終ラインの番号に達するまで、上記Ｓ１３０１〜Ｓ１３０４の処理を繰り返す（Ｓ１３０５）。
【００４７】
このように、現フィールドがｅｖｅｎフィールドの場合には、図１２，１３の処理フローを実行することにより、補間ライン用ＶＬＥおよびオリジナルライン用ＶＬＥが生成される。例えば、図８（Ｂ）に示すように、要求ライン番号の変化に応じて変化する補間ライン用ＶＬＥおよびオリジナルライン用ＶＬＥが生成される。なお、図８（Ｂ）は、拡大率が６倍のときの例を示している。
【００４８】
（オリジナルライン選択部）
図１４を用いてオリジナルライン選択部１０８の動作について説明する。図１４は、現フィールドがｏｄｄフィールドである場合の例である。
補間ライン生成用ラインメモリ１０４が出力する３ラインのオリジナルラインデータ（ｄａｔａ＿０，ｄａｔａ＿１，ｄａｔａ＿２）は、補間ライン用ＶＬＥ＝１のときに、プログレッシブタイミングの水平同期信号に同期して更新される。補間ライン用ＶＬＥ＝０の期間では、補間ライン生成用ラインメモリ１０４が出力する３ラインのオリジナルラインデータは更新されず、直前に出力されたデータと同じデータとなる。図１４の例では、時刻ｔ１〜ｔ６、時刻ｔ９、時刻ｔ１２では、３ラインのオリジナルラインデータが更新されて出力される。時刻ｔ７，時刻ｔ８、時刻ｔ１０、時刻ｔ１１、時刻ｔ１３では、直前に出力されたデータと同じデータが出力される。例えば、時刻ｔ７では、時刻ｔ６で出力されたライン番号９，１１，１３のオリジナルラインデータが出力される。
そのため、インターレース画像データのオリジナルラインデータを順番にオリジナルライン遅延用ラインメモリ１０９に蓄積するためには、蓄積するデータを選択する必要がある。具体的には、図１４の時刻ｔ１〜ｔ６では、ｄａｔａ１を選択することでインターレース画像データのオリジナルラインデータを順番にオリジナルライン遅延用ラインメモリ１０９に蓄積することができる。しかしながら、補間ライン生成用ラインメモリ１０４が出力する３ラインのオリジナルラインデータが更新されない時刻ｔ７にｄａｔａ１を選択してしまうと、時刻ｔ６で蓄積されたデータ（ライン番号１１のオリジナルラインデータ）と同じデータが蓄積されてしまう。そのため、時刻ｔ７では、ライン番号１３のオリジナルラインデータであるｄａｔａ２を選択して蓄積しなくてはならない。
本実施形態では、第１の期間が終了するタイミング、第２の期間が終了するタイミング、及び、第１の期間と第２の期間が終了するタイミングで、補間ライン生成用ラインメモリ１０４から出力された３ラインのオリジナルラインデータのうち、何番目のオリジナルラインデータをオリジナルライン遅延用ラインメモリ１０９に蓄積するかが切り替えられる。具体的には、セレクト信号（ｄａｔａ＿ｓｅｌ）の値が、オリジナルライン用ＶＬＥが立ち下がるタイミング、補間ライン用ＶＬＥが立下るタイミング、及び、オリジナルライン用ＶＬＥと補間ライン用ＶＬＥが立ち下がるタイミングで切り替えられる。本実施形態では、セレクト信号の値は０と１の間で切り替えられるものとする。そして、セレクト信号（ｄａｔａ＿ｓｅｌ）の値に応じてｄａｔａ０〜ｄａｔａ２のいずれかが選択されて蓄積される。図１４の例では、蓄積するデータが、時刻ｔ７、時刻ｔ８、時刻ｔ１０、時刻ｔ１１、時刻ｔ１３で切り替えられている。具体的には、初期状態で蓄積されるデータはｄａｔａ１である。そして、蓄積するデータは、時刻ｔ７でｄａｔａ２へ、時刻ｔ８でｄａｔａ１へ、時刻ｔ１０でｄａｔａ２へ、時刻ｔ１１でｄａｔａ１へ、時刻ｔ１３でｄａｔａ２へ切り替えられる。
このような構成にすることにより、インターレース画像データのオリジナルラインデータを順に蓄積することができる。例えば、時刻ｔ７に、ライン番号１３のオリジナルライ
ンデータを蓄積することができる。
【００４９】
オリジナルライン選択部１０８の処理（オリジナルライン選択処理）も、現フィールドがｏｄｄフィールドかｅｖｅｎフィールドかで異なる。
（ｏｄｄフィールドのときの処理）
図１５を用いて、現フィールドがｏｄｄフィールドのときのオリジナルライン選択部１０８の処理フロー（処理フロー１−３）の一例を説明する。
まず、Ｓ１５０１において、オリジナルライン選択部１０８が、セレクト信号が０か否かを判定する。セレクト信号が０の場合には、オリジナルライン選択部１０８がｄａｔａ１を選択し（Ｓ１５０２）、セレクト信号が１の場合には、オリジナルライン選択部１０８がｄａｔａ２を選択する（Ｓ１５０３）。
（ｅｖｅｎフィールドのときの処理）
図１６を用いて、現フィールドがｅｖｅｎフィールドのときのオリジナルライン選択部１０８の処理フロー（処理フロー２−３）の一例を説明する。
まず、Ｓ１６０１において、オリジナルライン選択部１０８が、セレクト信号が０か否かを判定する。セレクト信号が０の場合には、オリジナルライン選択部１０８がｄａｔａ１を選択し（Ｓ１６０２）、セレクト信号が１の場合には、オリジナルライン選択部１０８がｄａｔａ０を選択する（Ｓ１６０３）。
【００５０】
このように、現フィールドがｏｄｄフィールドのときには、処理フロー１−１〜１−３が実行される。現フィールドがｅｖｅｎフィールドのときには、処理フロー２−１〜２−３が実行される。図１７にフィールド情報と実行する処理フローの関係を示す。
【００５１】
以上述べたように、本実施形態によれば、オリジナルライン遅延部１１５において、補間ライン生成用ラインメモリ１０４で遅延されたオリジナルラインデータが更に遅延されて出力される。それにより、遅延されていないオリジナルラインデータを遅延させるよりも、オリジナルライン遅延用ラインメモリ１０９の容量を低減することができる。その結果、インターレース画像データをプログレッシブ画像データに変換する画像処理装置を低コストで実現することができる。
また、本実施形態では、スケーリング処理前のプログレッシブ画像データを一時的に記憶するフレームメモリが設けられていないため、製造コストをより低減することができる。
また、本実施形態では、インターレース画像データのオリジナルラインデータがオリジナルライン遅延用ラインメモリ１０９に順に蓄積されるように、補間ライン生成用ラインメモリ１０４から出力されたｎラインのオリジナルラインデータのうち、何番目のオリジナルラインデータをオリジナルライン遅延用ラインメモリ１０９に蓄積するかが選択される。それにより、ＩＰ変換処理部１１１から所望の順番でラインデータを出力することが可能となるため、スケーリング処理前及びスケーリング処理後のプログレッシブ画像データの破綻を抑制することができる。
【００５２】
なお、本実施形態では、補間ライン生成用ラインメモリからオリジナルラインデータを出力するまでに３ライン遅延され、補間ライン生成部１０７から補間ラインデータが出力されるまでに４ライン遅延されるものとしたが、これに限らない。また、本実施形態では、オリジナルライン遅延部１１５からオリジナルラインデータが出力されるまでに４ライン遅延されるものとしたが、これに限らない。補間ライン生成用ラインメモリからオリジナルラインデータを出力するまでの遅延ライン数は、２ライン、５ラインなど、３ラインより多くても少なくてもよい。補間ライン生成部１０７から補間ラインデータが出力されるまでの遅延ライン数も、１ライン、６ラインなど、４ラインより多くても少なくてもよい。オリジナルライン遅延部１１５からオリジナルラインデータが出力されるまでの遅延ライン数は、補間ライン生成部１０７から補間ラインデータが出力されるまでの遅延ライ
ン数と等しければよい。
また、本実施形態では、補間ライン生成用ラインメモリとオリジナルライン遅延用ラインメモリ１０９として、最大で５ラインのオリジナルラインデータを蓄積可能なラインメモリを用いたが、この構成に限らない。補間ライン生成用ラインメモリとオリジナルライン遅延用ラインメモリ１０９は、出力するオリジナルラインデータの遅延ライン数（最大値）分のオリジナルラインデータを蓄積できる容量を有していればよい。例えば、本実施形態では、補間ライン生成用ラインメモリからは２，３，４ライン遅延された３つのオリジナルラインデータが出力される。そのため、補間ライン生成用ラインメモリは、最低限４ラインのオリジナルラインデータを蓄積できる容量を有していればよい。オリジナルライン遅延用ラインメモリ１０９からは、蓄積時から４ライン遅延されたオリジナルラインデータが出力される。そのため、オリジナルライン遅延用ラインメモリ１０９は、最低限４ラインのオリジナルラインデータを蓄積できる容量を有していればよい。
また、本実施例では、オリジナルライン選択部１０８を有する構成を例示したが、この構成に限らない。例えば、画像処理装置がスケーリング処理部１１２を有していない場合には、オリジナルライン遅延用ラインメモリ１０９にｄａｔａ１を蓄積すれば良いため、オリジナルライン選択部１０８は不要となる。また、スケーリング処理部１１２で、拡大されたプログレッシブ画像データが生成されない場合にも、オリジナルライン遅延用ラインメモリ１０９にｄａｔａ１を蓄積すれば良いため、オリジナルライン選択部１０８は不要となる。
【符号の説明】
【００５３】
１０４  補間ライン生成用ラインメモリ
１０７  補間ライン生成部
１０９  オリジナルライン遅延用ラインメモリ
１１４  生成部
１１５  オリジナルライン遅延部
【図１】
2013207347.tif 000003
【図２】
2013207347.tif 000004
【図３】
2013207347.tif 000005
【図４】
2013207347.tif 000006
【図５】
2013207347.tif 000007
【図６】
2013207347.tif 000008
【図７】
2013207347.tif 000009
【図８】
2013207347.tif 000010
【図９】
2013207347.tif 000011
【図１０】
2013207347.tif 000012
【図１１】
2013207347.tif 000013
【図１２】
2013207347.tif 000014
【図１３】
2013207347.tif 000015
【図１４】
2013207347.tif 000016
【図１５】
2013207347.tif 000017
【図１６】
2013207347.tif 000018
【図１７】
2013207347.tif 000019
【図１８】
2013207347.tif 000020
【図１９】
2013207347.tif 000021