(57)【要約】【課題】素子への均等圧接が可能な電力変換装置を提供すること、また、直流コンデンサのループを含む配線インダクタンスを低減するスタック配置を備えた３レベル電力変換装置を提供する。【解決手段】３レベルインバータブリッジの１相分を構成する第１、第２、第３及び第４のスイッチング素子Ｑ１、Ｑ２、Ｑ３及びＱ４を、順に正電位側から圧接して第１のスタック１Ａを形成し、第１、第２、第３及び第４のフライホイールダイオードＤＦ１、ＤＦ２、ＤＦ３及びＤＦ４を、順に正電位側から圧接して第２のスタック１Ｂを形成し、第１及び第２のクランプダイオードＤＰ、ＤＮを、順に正電位側から圧接して第３のスタック１Ｃを形成すると共に、スタック１Ａを中央とし、スタック１Ａ、１Ｂ及び１Ｃの各々の中心線同士が平行且つ一直線上となるようにスタック１Ａ、１Ｂ及び１Ｃを配置する。【選択図】図１
2013201835.tif 000002
【特許請求の範囲】
【請求項１】
正電位、負電位及び中間電位の３つの直流電位端子と、交流出力端子とを有する１相分の３レベルインバータブリッジ３組を備えた３レベル電力変換装置であって、
前記３レベルインバータブリッジの１相分は、
コレクタが前記正電位端子に接続された第１のスイッチング素子と、
コレクタが前記第１のスイッチング素子のエミッタに接続された第２のスイッチング素子と、
コレクタが前記第３のスイッチング素子のエミッタに接続された第３のスイッチング素子と、
コレクタが前記第３のスイッチング素子のエミッタに接続され、エミッタが前記負電位端子に接続された第４のスイッチング素子と、
前記中間電位端子から前記第１のスイッチング素子のエミッタに電流を流す方向に接続された第１のクランプダイオードと、
前記第３のスイッチング素子のエミッタから前記中間電位に電流を流す方向に接続された第２のクランプダイオードと、
前記第１乃至第４のスイッチング素子の夫々に逆並列に接続された第１、第２、第３及び第４のフライホイールダイオードと
を有し、
前記第１、第２、第３及び第４のスイッチング素子を、順に正電位側から圧接して第１のスタックを形成し、
前記第１、第２、第３及び第４のフライホイールダイオードを、順に正電位側から圧接して第２のスタックを形成し、
前記第１及び第２のクランプダイオードを、順に正電位側から圧接して第３のスタックを形成すると共に、
前記第１のスタックを中央とし、前記第１、第２及び第３のスタックの各々の中心線同士が平行且つ一直線上となるように前記第１、第２及び第３のスタックを配置したことを特徴とする３レベル電力変換装置。
【請求項２】
前記正電位端子と前記中間電位端子の間に設けられた正側直流コンデンサと前記中間電位端子と前記負電位端子Ｎの間に設けられた負側直流コンデンサとでコンデンサバンクを形成し、前記第１、第２及び第３のスタックの真横に前記コンデンサバンクを配置したことを特徴とする請求項１に記載の３レベル電力変換装置。
【請求項３】
前記コンデンサバンクと前記第２のスタック、前記コンデンサバンクと前記第３のスタックとを夫々接続線で配線し、これら２つの接続線の配線長が最短となるように前記コンデンサバンクを配置したことを特徴とする請求項２に記載の３レベル電力変換装置。
【請求項４】
前記交流出力端子を前記第２のスタックから取り出すようにしたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の３レベル電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の平形半導体素子によるスタックを使用した３レベル電力変換装置に関するものである。
【背景技術】
【０００２】
従来から大容量の電力変換装置として３レベル電力変換装置が使用されており、近年では電力変換装置の容量拡大のみでなく電力変換装置のコンパクト化が重要になってきている。一般的に３レベル電力変換装置の主回路用半導体素子は、スイッチング素子とフライホイールダイオード及び結合ダイオードを有しており、これら各々は所定の通電モードで動作させたときのスイッチング素子に加わるサージ電圧を抑制するために半導体素子またはスタックの配置関係の工夫が為されており、またサージ抑制用としてスナバ回路が使用されてきた。近年になって、装置のコンパクト化／簡素化を検討するうえで、従来のスナバ回路を用いずにメインの直流コンデンサでサージを抑制するスナバレス方式が検討されてきている。このようなスナバレス方式の場合には、スイッチング時のサージ電圧を抑制するため、スナバ回路としての直流コンデンサのループを含む配線インダクタンスを低減するための上記配置関係が更に重要となる。
【０００３】
一方、サイリスタ素子等の平形半導体素子は、その大容量化に伴って直径が大きくなり、スタック構成時の素子の所定の単位面積加圧力を保つために、直径の２乗倍で圧接力も増大している。それに伴い、今まで以上に素子への均等圧接が必要とされている。
【０００４】
このような平型のスイッチング素子を使用した３レベル電力変換装置において、インバータブリッジ１相分のスタック構成として、主スイッチング素子とクランプダイオードとで１本のスタック、フライホイールダイオードで１本のスタックとし、計２本のスタックから成るスタック構成が提案されている（例えば特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４５８２６２９号明細書（第４−６頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に示されたスタック構成においては、主スイッチング素子とクランプダイオードとで構成した１本のスタックの平形半導体素子の素子数が多く、また通常主スイッチング素子とクランプダイオードとでは素子のパッケージの径が異なるため、素子への均等圧接が困難であった。また、スナバ回路としての直流コンデンサのループを含む配線インダクタンスを低減するための配置関係は特に考慮されていなかった。
【０００７】
この発明は上記のような課題を解決するためになされたものであり、素子への均等圧接が可能な電力変換装置を提供すること、また、直流コンデンサのループを含む配線インダクタンスを低減するスタック配置を備えた３レベル電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の３レベル電力変換装置は、正電位、負電位及び中間電位の３つの直流電位端子と、交流出力端子とを有する１相分の３レベルインバータブリッジ３組を備えた３レベル電力変換装置であって、前記３レベルインバータブリッジの１相分は、コレクタが前記正電位端子に接続された第１のスイッチング素子と、コレクタが前記第１のスイッチング素子のエミッタに接続された第２のスイッチング素子と、コレクタが前記第３のスイッチング素子のエミッタに接続された第３のスイッチング素子と、コレクタが前記第３のスイッチング素子のエミッタに接続され、エミッタが前記負電位端子に接続された第４のスイッチング素子と、前記中間電位端子から前記第１のスイッチング素子のエミッタに電流を流す方向に接続された第１のクランプダイオードと、前記第３のスイッチング素子のエミッタから前記中間電位に電流を流す方向に接続された第２のクランプダイオードと、前記第１乃至第４のスイッチング素子の夫々に逆並列に接続された第１、第２、第３及び第４のフライホイールダイオードとを有し、前記第１、第２、第３及び第４のスイッチング素子を、順に正電位側から圧接して第１のスタックを形成し、前記第１、第２、第３及び第４のフライホイールダイオードを、順に正電位側から圧接して第２のスタックを形成し、前記第１及び第２のクランプダイオードを、順に正電位側から圧接して第３のスタックを形成すると共に、前記第１のスタックを中央とし、前記第１、第２及び第３のスタックの各々の中心線同士が平行且つ一直線上となるように前記第１、第２及び第３のスタックを配置したことを特徴としている。
【発明の効果】
【０００９】
この発明によれば、素子への均等圧接が可能な電力変換装置を提供すること、また、直流コンデンサのループを含む配線インダクタンスを低減するスタック配置を備えた３レベル電力変換装置を提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る３レベル電力変換装置の主回路１相分のスタック構成図。
【図２】本発明に係る３レベル電力変換装置の主回路１相分の回路構成図。
【図３】本発明に係る３レベル電力変換装置の主回路１相分のスタック配置図。
【発明を実施するための形態】
【００１１】
以下、図１乃至図３を参照して本発明の実施例について説明する。
【００１２】
図１は本発明の一実施例に係る３レベル電力変換装置の主回路のインバータブリッジ１相分のスタック構成図であり、図２は図１の回路構成図である。
【００１３】
図２において、正電位端子Ｐ、負電位端子Ｎ及び中間電位端子Ｃから３レベルの直流電圧が与えられる。正電位端子Ｐと中間電位端子Ｃの間には、直流コンデンサＣＰが、中間電位端子と負電位端子Ｎの間には直流コンデンサＣＮが接続されている。正電位端子Ｐと負電位端子Ｎの間には、スイッチング素子（自己消弧型半導体素子）Ｑ１、Ｑ２、Ｑ３及びＱ４の直列回路が接続されている。また、スイッチング素子Ｑ１、Ｑ２、Ｑ３及びＱ４にはフライホイールダイオードＤＦ１、ＤＦ２、ＤＦ３及びＤＦ４が夫々逆並列に接続されている。クランプダイオードＤＰは、中間電位端子Ｃから直列接続されたスイッチング素子Ｑ１及びＱ２の接続点に向けて電流を流す方向に接続され、またクランプダイオードＤＮは、直列接続されたスイッチング素子Ｑ３及びＱ４の接続点から中間電位端子Ｃに向けて電流を流す方向に接続されている。尚、端子ＡＣは図示しない負荷に接続される出力端子である。このように接続された回路は電力変換装置のインバータブリッジ１相分として動作する。
【００１４】
次に図１のスタック構成図について説明する。図１において、スイッチング素子Ｑ１、Ｑ２、Ｑ３及びＱ４から構成される直列回路をスタック（直列圧接体）２Ａとし、串状に重ねて一体で圧接する構造とする。同様に、フライホイールダイオードＤＦ１、ＤＦ２、ＤＦ３及びＤＦ４から構成される直列回路をスタック２Ｂ、クランプダイオードＤＰ及びＤＮから構成される直列回路をスタック２Ｃとする。各々のスタックの平形半導体素子に付属する電極及びフィンを斜線パターンで示す。
【００１５】
図１の下部には直流コンデンサＣＰ及びＣＮから構成されるコンデンサバンクＣを図示している。そして、各スタック間、コンデンサバンクＣと各スタック間の配線を実線で示す。また、コンデンサバンクＣから正電位端子Ｐ、負電位端子Ｎ及び中間電位端子Ｃが、またスタック１Ｂから端子ＡＣが接続されている。
【００１６】
これらのスタック１Ａ、１Ｂ及び１Ｃは、平形半導体素子と冷却用のフィンを交互に重ねて一体で両端から圧接する構造となっており、図１を模式的な正面図としたとき、これらの側面図は略円形となる。即ちスタック１Ａ、１Ｂ及び１Ｃは、略円柱形状となっている。そして、このようにスタック１Ａ、１Ｂ及び１Ｃを構成することによって、スタックの本数は３本と増加するが、素子への均等圧接を行うことが容易となる。これは、全てのスタックにおいて、スタックを構成する平形半導体素子が同一仕様にため同一径となっているためである。
【００１７】
図３は本発明に係る３レベル電力変換装置の主回路１相分のスタック配置図である。この図３は各スタックの配置は図１と同じであるが、コンデンサバンクＣと各スタックの位置関係が図１とは異なっている。すなわち、図１の配置の場合、円柱形状の各スタックの中心線が一直線上にある場合には、スタック１Ｃの外側にスタック１Ｃに隣接してコンデンサバンクＣが配置される。これに対して、図３の配置においては、各スタックの中心線が一直線上にある点は同じであっても、コンデンサバンクＣは３本のスタックの真横に配置されている。ここで、真横に配置するという意味は、図３に示すようにスタック１ＢとコンデンサバンクＣの接続線を配線２Ａ、スタック１ＣとコンデンサバンクＣの接続線を配線２Ｂとしたとき、配線２Ａと配線２Ｂの配線長の和が最短となるような位置にコンデンサバンクＣを配置するということに等しい。ただしこの場合、保守等に必要な距離は確保されていることが前提である。
【００１８】
以上のような図３に示す配置を行えば、スナバレス方式の３レベル電力変換装置において、スナバ回路としての直流コンデンサのループを含む配線インダクタンスを大きく低減することが可能となる。
【００１９】
以上本発明の実施例を説明したが、この実施例は例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施例やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００２０】
例えば、この実施例では、３レベル電力変換装置は直流入力、交流出力のインバータとして説明したが、交流入力、直流出力のコンバータであっても良い。
【００２１】
また、図２に示す構成においては、スタック１Ｂに端子ＡＣが接続されているが、スタック１Ａに接続するようにしても良い。
【００２２】
また、図３のスタック配置におけるコンデンサバンクＣとスタックとの接続線はスタック１Ｂとスタック１Ｃとしているが、スタック１Ｂを止めてスタック１Ａに接続するようにしても良く、また、スタック１Ｂの正電位側または負電位側のいずれか一方の接続線をスタック１Ａに接続するようにしても良い。
【００２３】
更に、各スタック間及びコンデンサバンクＣと各スタックの間の接続線はケーブルであっても接続母線（ブスバー）であっても良い。
【符号の説明】
【００２４】
１Ａ、１Ｂ、１Ｃ  スタック（直列圧接体）
２Ａ、２Ｂ  配線
Ｑ１、Ｑ２、Ｑ３、Ｑ４  スイッチング素子（自己消弧型半導体素子）
ＤＦ１、ＤＦ２、ＤＦ３、ＤＦ４  フライホイールダイオード
ＤＰ、ＤＮ  クランプダイオード
ＣＰ、ＣＮ  直流コンデンサ
Ｃ  コンデンサバンク
【図１】
2013201835.tif 000003
【図２】
2013201835.tif 000004
【図３】
2013201835.tif 000005