(57)【要約】【課題】耐圧の高い半導体装置を提供すること。【解決手段】実施形態に係る半導体装置は、ドレイン領域、ソース領域、ベース領域、ドリフト領域、ゲート領域、ゲート絶縁膜、電界緩和部、ドレイン電極及びソース電極を備える。ドレイン領域は、第１部分と、第１方向に延在した面を有する第２部分と、を有する。ソース領域は、第２方向に延在しドレイン層と離間して設けられる。ベース領域は、ドレイン領域とソース領域との間に設けられる。ドリフト領域は、ドレイン領域とベース領域との間に、ソース領域に接して設けられる。ゲート電極は、第１方向及び第３方向に延在し、ベース領域を第３方向に貫通する。ゲート絶縁膜は、ソース領域、ベース領域及びドリフト領域と、ゲート電極と、の間に設けられる。電界緩和部は、ゲート絶縁膜とドレイン領域との間に設けられる。ドレイン電極はドレイン領域に接続される。ソース電極はソース領域に接続される。【選択図】図１
2013201268.tif 000002
【特許請求の範囲】
【請求項１】
第１部分と、前記第１部分の主面に垂直な第１方向に延在した面を有する第２部分と、を有する第１導電形のドレイン領域と、
前記第２部分に平行な第２方向に延在し、前記ドレイン領域と離間して設けられた第１導電形のソース領域と、
前記ドレイン領域と、前記ソース領域と、のあいだに、前記ソース領域に接して設けられた第２導電形のベース領域と、
前記ドレイン領域と、前記ベース領域と、のあいだに設けられた第１導電形のドリフト領域と、
前記第１方向及び前記第１方向と前記第２方向とに垂直な第３方向に延在し、前記ベース領域を前記第３方向に貫通するゲート電極と、
前記ソース領域、前記ベース領域及び前記ドリフト領域と、前記ゲート電極と、のあいだに設けられたゲート絶縁膜と、
前記ゲート絶縁膜及び前記ベース領域と、前記ドリフト領域と、のあいだであって、前記ゲート絶縁膜の前記端部及び前記ベース領域の前記第１部分側の端部を覆うように設けられ、前記ドリフト領域よりも不純物濃度の低い第１半導体領域と、
前記ドレイン領域に接続されたドレイン電極と、
前記ソース領域及び前記ベース領域に接続されたソース電極と、
を備えた半導体装置。
【請求項２】
第１部分と、前記第１部分の主面に垂直な第１方向に延在した面を有する第２部分と、を有する第１導電形のドレイン領域と、
前記第２部分に平行な第２方向に延在し、前記ドレイン領域と離間して設けられた第１導電形のソース領域と、
前記ドレイン領域と、前記ソース領域と、のあいだに、前記ソース領域に接して設けられた第２導電形のベース領域と、
前記ドレイン領域と、前記ベース領域と、のあいだに設けられた第１導電形のドリフト領域と、
前記第１方向及び前記第１方向と前記第２方向とに垂直な第３方向に延在し、前記ベース領域を前記第３方向に貫通するゲート電極と、
前記ソース領域、前記ベース領域及び前記ドリフト領域と、前記ゲート電極と、のあいだに設けられたゲート絶縁膜と、
前記ゲート絶縁膜と、前記ドレイン領域と、のあいだに設けられ、前記ドリフト領域よりも不純物濃度の低い第１半導体領域と、
前記ドレイン領域に接続されたドレイン電極と、
前記ソース領域及び前記ベース領域に接続されたソース電極と、
を備えた半導体装置。
【請求項３】
前記第１半導体領域は、前記ゲート絶縁膜の前記第１部分側の端部及び前記ベース領域の前記第１部分側の端部を覆うように設けられた請求項２記載の半導体装置。
【請求項４】
前記第１半導体領域は、第１導電形の不純物元素を含み、
前記第１半導体領域の前記第１導電形の不純物元素の濃度は、前記ドリフト領域中の前記第１導電形の不純物元素の濃度よりも低い請求項２または３に記載の半導体装置。
【請求項５】
前記第１半導体領域は、第２導電形の不純物元素を含み、
前記第１半導体領域の前記第２導電形の不純物元素の濃度は、前記ベース領域中の前記第２導電形の不純物元素の濃度よりも低い請求項２または３に記載の半導体装置。
【請求項６】
第１部分と、前記第１部分の主面に垂直な第１方向に延在した面を有する第２部分と、を有する第１導電形のドレイン領域と、
前記第２部分に平行な第２方向に延在し、前記ドレイン領域と離間して設けられた第１導電形のソース領域と、
前記ドレイン領域と、前記ソース領域と、のあいだに、前記ソース領域に接して設けられた第２導電形のベース領域と、
前記ドレイン領域と、前記ベース領域と、のあいだに設けられた第１導電形のドリフト領域と、
前記第１方向及び前記第１方向と前記第２方向とに垂直な第３方向に延在し、前記ベース領域を前記第３方向に貫通するゲート電極と、
前記ソース領域、前記ベース領域及び前記ドリフト領域と、前記ゲート電極と、のあいだに設けられたゲート絶縁膜と、
前記ゲート絶縁膜と、前記ドレイン領域と、のあいだに設けられたフィールドプレート構造部と、
前記ドレイン領域に接続されたドレイン電極と、
前記ソース領域及び前記ベース領域に接続されたソース電極と、
を備え、
前記フィールドプレート構造部は、
前記ゲート電極と、前記第１部分と、のあいだに設けられた第１フィールドプレート電極と、
前記第１フィールドプレート電極と、前記ドリフト領域と、のあいだに設けられた第１フィールドプレート絶縁膜と、
を含む半導体装置。
【請求項７】
前記第１フィールドプレート絶縁膜の厚さは、前記ゲート絶縁膜の厚さよりも厚い請求項６記載の半導体装置。
【請求項８】
前記第２方向にみて、前記第１フィールドプレート電極の一部は、前記ゲート電極の一部と重なっている請求項６または７に記載の半導体装置。
【請求項９】
前記第１フィールドプレート電極は、前記ゲート電極と前記第１方向に離間する請求項６または７に記載の半導体装置。
【請求項１０】
前記フィールドプレート構造部は、
前記ゲート電極と、前記第２部分と、のあいだに設けられた第２フィールドプレート電極と、
前記第２フィールドプレート電極と、前記ドリフト領域と、のあいだに設けられた第２フィールドプレート絶縁膜と、
を含む請求項２〜９のいずれか１つに記載の半導体装置。
【請求項１１】
前記フィールドプレート構造部部は、
前記ベース領域と、前記第２部分と、のあいだに設けられた第３フィールドプレート電極と、
前記第３フィールドプレート電極と、前記ドリフト領域と、のあいだに設けられた第３フィールドプレート絶縁膜と、
を含む請求項２〜９のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、大電流、高耐圧に加え、低電圧駆動化、低オン抵抗化が望まれる。
【０００３】
チャネル領域を半導体基板の主面だけではなく半導体基板の垂直方向に形成する３次元型のＭＯＳＦＥＴは、オン抵抗を低減するために有利である。３次元型のＭＯＳＦＥＴでは、第１部分と、第１部分に対して垂直に設けられた第２部分と、を有するドレイン層と、第２部分と平行に設けられたドリフト領域、ベース領域、及びソース領域と、第２部分と垂直な方向に延在したゲート電極と、を備える。このような３次元型のＭＯＳＦＥＴにおいては、さらなる耐圧の向上が望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−３４５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、耐圧を向上した半導体装置を提供する。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、ドレイン領域と、ソース領域と、ベース領域と、ドリフト領域と、ゲート領域と、ゲート絶縁膜と、第１半導体領域と、ドレイン電極と、ソース電極と、を備える。
ドレイン領域は、第１導電形であって、第１部分と、前記第１部分の主面に垂直な第１方向に延在した面を有する第２部分と、を有する。
ソース領域は、第１導電形であって、前記第２部分に平行な第２方向に延在し、前記ドレイン層と離間して設けられる。
ベース領域は、第２導電形であって、前記ドレイン領域と、前記ソース領域と、のあいだに、前記ソース領域に接して設けられる。
ドリフト領域は、第１導電形であって、前記ドレイン領域と、前記ベース領域と、のあいだに設けられる。
ゲート電極は、前記第１方向及び前記第１方向と前記第２方向とに垂直な第３方向に延在し、前記ベース領域を前記第３方向に貫通する。
ゲート絶縁膜は、前記ソース領域、前記ベース領域及び前記ドリフト領域と、前記ゲート電極と、のあいだに設けられる。
第１半導体領域は、前記ゲート絶縁膜と、前記ドレイン領域と、のあいだに設けられる。第１半導体領域の不純物濃度は、前記ドリフト領域の不純物濃度よりも低い。
ドレイン電極は、前記ドレイン領域に接続される。
ソース電極は、前記ソース領域及び前記ベース領域に接続される。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係る半導体装置の模式的斜視図である。
【図２】（ａ）〜（ｂ）は、第１実施形態に係る半導体装置の模式的断面図である。
【図３】（ａ）〜（ｂ）は、第２実施形態に係る半導体装置の模式図である。
【図４】ａ）〜（ｂ）は、第２実施形態の変形例に係る半導体装置の模式図である。
【図５】（ａ）〜（ｃ）は、第３実施形態に係る半導体装置を例示する模式図である。
【図６】（ａ）〜（ｃ）は、第３実施形態の変形例を示す模式的断面図である。
【図７】（ａ）〜（ｂ）は、第４実施形態に係る半導体装置を例示する模式図である。
【図８】（ａ）〜（ｃ）は、第４実施形態の変形例を示す模式的上面図である。
【図９】（ａ）〜（ｂ）は、第５実施形態に係る半導体装置を例示する模式的斜視図である。
【図１０】第６実施形態に係る半導体装置を例示する模式的斜視図である。
【図１１】（ａ）〜（ｃ）は、半導体装置の製造方法（その１）を例示する模式的斜視図である。
【図１２】（ａ）〜（ｃ）は、半導体装置の製造方法（その１）を例示する模式的斜視図である。
【図１３】（ａ）〜（ｃ）は、半導体装置の製造方法（その１）を例示する模式的斜視図である。
【図１４】（ａ）〜（ｂ）は、半導体装置の製造方法（その１）を例示する模式的斜視図である。
【図１５】（ａ）〜（ｃ）は、半導体装置の製造方法（その２）を例示する模式的斜視図である。
【図１６】（ａ）〜（ｃ）は、半導体装置の製造方法（その２）を例示する模式的斜視図である。
【図１７】（ａ）〜（ｃ）は、半導体装置の製造方法（その３）を例示する模式的斜視図である。
【図１８】（ａ）〜（ｃ）は、半導体装置の製造方法（その３）を例示する模式的斜視図である。
【図１９】（ａ）〜（ｃ）は、半導体装置の製造方法（その３）を例示する模式的斜視図である。
【図２０】（ａ）〜（ｄ）は、半導体装置の製造方法（その３）を例示する模式的斜視図である。
【図２１】（ａ）〜（ｃ）は、半導体装置の製造方法（その３）を例示する模式的斜視図である。
【図２２】（ａ）〜（ｃ）は、半導体装置の製造方法（その４）を例示する模式的斜視図である。
【図２３】（ａ）〜（ｃ）は、半導体装置の製造方法（その４）を例示する模式的斜視図である。
【図２４】（ａ）〜（ｂ）は、半導体装置の製造方法（その４）を例示する模式的斜視図である。
【図２５】（ａ）〜（ｃ）は、半導体装置の製造方法（その５）を例示する模式的斜視図である。
【図２６】（ａ）〜（ｂ）は、半導体装置の製造方法（その５）を例示する模式的斜視図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
また、以下の説明では、一例として、第１導電形をｎ形、第２導電形をｐ形とした具体例を挙げる。
また、ｎ＋、ｎ、ｎ−及びｐ＋、ｐ、ｐ−の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ＋はｎよりもｎ形の不純物濃度が相対的に高く、ｎ−はｎよりも、ｎ−−はｎ−よりもｎ形の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ形の不純物濃度が相対的に高く、ｐ−はｐよりも、ｐ−−はｐ−よりもｐ形の不純物濃度が相対的に低いことを示す。
【００１０】
（第１実施形態）
図１は、第１実施形態に係る半導体装置の模式的斜視図である。  
図２（ａ）〜（ｂ）は、第１実施形態に係る半導体装置の模式的断面図である。  
図２（ａ）及び（ｂ）には、ともに図１のＡ−Ｂ線に沿った位置での断面が示されている。また、図２（ａ）及び（ｂ）には、図１には表示されていないドレイン電極５０とソース電極５１とが表示されている。
【００１１】
第１実施形態に係る半導体装置１は、第１導電形（ｎ＋形）のドレイン領域１０と、第１導電形（ｎ＋形）のソース領域１４と、第２導電形（ｐ形）のベース領域１２と、第１導電形（ｎ形）のドリフト領域１１と、ゲート電極２１と、ゲート絶縁膜２２と、電界緩和部（第１半導体領域）３０と、ドレイン電極５０と、ソース電極５１と、を備える。
【００１２】
ドレイン領域１０は、第１部分１０ａと、第１部分１０ａの主面に垂直な第１方向に延在した第２部分１０ｂと、を有する。
ここで、本明細書では、第１方向をＺ方向、第１方向と直交する方向の１つである第２方向をＹ方向、第１方向及び第２方向と直交する第３方向をＸ方向ということにする。
【００１３】
ソース領域１４は、Ｚ方向に延在しＸ方向にドレイン領域１０の第２部分１０ｂと離間して設けられる。
ドリフト領域１１は、ドレイン領域１０と、ソース領域１４と、のあいだに設けられる。
ベース領域１２は、ソース領域１４と、ドリフト領域１１と、のあいだに設けられる。
ゲート電極２１は、Ｚ方向及びＸ方向に延在し、ベース領域１２をＸ方向に貫通する。本実施形態では、ゲート電極１２は、ソース領域１４及びベース領域１２をＸ方向に貫通して設けられる。
ゲート絶縁膜２２は、ゲート電極２１と、少なくともベース領域１２と、のあいだに設けられる。本実施形態では、ゲート絶縁膜２２は、Ｚ方向にみてゲート電極１の周辺を囲むように設けられる。
電界緩和部３０は、ゲート絶縁膜２２と、ドレイン領域１０と、のあいだに設けられる。電界緩和部３０は、ゲート電極２１の端部及びベース領域１２の端部の電界を緩和する役目を果たす。
ドレイン電極５０はドレイン領域１０に接続され、ソース電極５１はソース領域１４及びベース領域１２に接続される。
【００１４】
このような第１実施形態に係る半導体装置１は、３次元構造のＭＯＳＦＥＴである。より具体的には、ドレイン領域１０の第１部分１０ａは、ＸＹ平面に平行な半導体装置１の基板である。ドレイン領域１０の第２部分１０ｂは、ＹＺ平面に平行な面を有する。ドレイン領域１０は、第１部分１０ａと、第１部分１０ａの主面からＺ方向に立ち上がる一対の第２部分１０ｂと、を有する。すなわち、ドレイン領域１０のＺＸ平面の断面は、略Ｕ字型になっている。
【００１５】
半導体装置１においては、略Ｕ字型のドレイン領域１０の内側に第１導電形（ｎ形）のドリフト領域１１がドレイン領域１０の表面を覆うように略Ｕ字型に設けられている。ドリフト領域１１は、ドレイン領域１０の比抵抗よりも高い比抵抗を有する。略Ｕ字型のドリフト領域１１の内側には、第２導電形（ｐ形）のベース領域１２がドリフト領域１１の表面を覆うように略Ｕ字型に設けられている。略Ｕ字型のベース領域１２の内部には、第１導電形（ｎ＋形）のソース領域１４がベース領域１２の略Ｕ字型の内側を埋めるように設けられている。
【００１６】
半導体装置１においては、トレンチ２０（第１トレンチ）がＺ方向のソース領域１４の途中に達する深さまで設けられる。なお、トレンチ２０は、ベース領域１２の途中や、ドリフト領域１１の途中の深さまで設けられていてもよい。トレンチ２０は、ソース領域１４の一部からソース領域１４のその一部に隣接するベース領域１２をＸ方向に貫通してドリフト領域１１の一部にまで到達する長さで設けられる。トレンチ２０内には、ゲート絶縁膜２２を介してゲート電極（トレンチゲート電極）２１が設けられている。図１に表した例では、ベース領域１２を中心にＸ方向に１つのゲート電極２１が設けられている。なお、ベース領域１２を中心にＸ方向に２つのゲート電極２１が並置されていてもよい。
【００１７】
半導体装置１においては、電界緩和部３０がトレンチ２０の下部２０ｂから下方に設けられている。電界緩和部３０の比抵抗は、ドレイン領域１０の比抵抗及びドリフト領域１１の比抵抗よりも高い。トレンチ２０の下端部２０ｅ（ゲート絶縁膜２２の端部）及びベース領域１２の下端部１２ｅは、電界緩和部３０により覆われている。
【００１８】
ドレイン領域１０、ドリフト領域１１、ベース領域１２、ソース領域１４及び電界緩和部３０の主成分は、例えばケイ素（Ｓｉ）である。ゲート電極２１の材料は、例えば、ポリシリコンである。ゲート絶縁膜２２の材料は、例えば、酸化ケイ素（ＳｉＯ２）である。
【００１９】
「第１導電形（ｎ形）」の半導体層（あるいは、半導体領域）とは、不純物元素としてのヒ素（Ａｓ）、リン（Ｐ）等がドープされた半導体である。「第２導電形（ｐ形）」の半導体とは、不純物元素としてのホウ素（Ｂ）等がドープされた半導体である。
【００２０】
図１及び図２（ａ）〜（ｂ）に表した例では、トレンチ２０の下端がベース領域１２の下端よりも上側にあるが、第１実施形態では、トレンチ２０の下端がベース領域１２の下端よりも下側にある形態も含む。このような形態は他の図面で紹介する。
【００２１】
図２（ａ）に示した半導体装置１Ａの電界緩和領域３０Ａと、図２（ｂ）に示した半導体装置１Ｂと、においては、電界緩和部３０（電界緩和部３０Ａ、３０Ｂ）の組成が異なる。
【００２２】
図２（ａ）に示す電界緩和部３０Ａは、ドリフト領域１１に第２導電形の不純物元素を注入することにより形成される。例えば、トレンチ２０等からドリフト領域１１に第２導電形の不純物元素を注入し、さらに加熱処理を行って、トレンチ２０の下部２０ｂから下方に第１導電形（ｎ−形）の電界緩和部３０Ａを形成する。このイオン注入では、注入されたドリフト領域１１の領域の導電形が反転しない程度に不純物元素を注入する。これにより、ドリフト領域１１よりも比抵抗が高い、第１導電形（ｎ−形）の電界緩和部３０Ａが形成される。
【００２３】
図２（ｂ）に示す電界緩和部３０Ｂは、ドリフト領域１１に第２導電形の不純物元素を注入することにより形成される。例えば、トレンチ２０等からドリフト領域１１に第２導電形の不純物元素を注入し、さらに加熱処理を行って、トレンチ２０の下部２０ｂから下方に第２導電形（ｐ−形）の電界緩和部３０Ｂを形成する。電界緩和部３０Ｂは、第１導電形の不純物元素及び第２導電形の不純物元素を含む。このイオン注入では、注入されたドリフト領域１１の領域の導電形が反転する程度に不純物元素を注入する。これにより、ドリフト領域１１よりも比抵抗が高い、第２導電形（ｐ−形）の電界緩和部３０Ｂが形成される。
【００２４】
電界緩和部３０Ｂ中の第２導電形の不純物元素の濃度は、電界緩和部３０Ｂ中の第１導電形の不純物元素の濃度よりも高い。電界緩和部３０Ｂ中の第２導電形の不純物元素の濃度から電界緩和部３０Ｂ中の第１導電形の不純物元素の濃度を差し引いた値は、ベース領域１２に含まれる第２導電形の不純物元素の濃度よりも低い。
【００２５】
ドレイン領域１０には、ドレイン電極５０が接続されている。層間絶縁膜５５の上にはソース電極５１が設けられている。層間絶縁膜５５の一部は開口され、ソース領域１４及びベース領域１２にソース電極５１が接続されている。
【００２６】
半導体装置１（半導体装置１Ａ、１Ｂ）によれば、トレンチ２０の下端部２０ｅ及びベース領域１２の下端部１２ｅは、電界緩和部３０により覆われている。また、トレンチ２０の底部近傍のベース領域１２とドリフト領域１１の境界には、電界緩和部３０が設けられている。
【００２７】
半導体装置１のオン／オフ動作では、ドレイン電極５０とソース電極５１との間に高電圧が印加される。電界緩和部３０を設けない場合には、トレンチ２０の下端部２０ｅ及びベース領域１２の下端部１２ｅに電界が集中し易くなる。すなわち、電界緩和部３０を設けない場合には、例えば、トレンチ２０の下端部２０ｅ及びベース領域１２の下端部１２ｅにおいてブレークダウンが起き易くなる。
【００２８】
第１実施形態では、電界緩和部３０を設け、この電界集中を緩和している。また、電界緩和部３０は、ドリフト領域１１よりも比抵抗が高い。従って、オフ時には、ベース領域１２とドリフト領域１１との境界から空乏層が伸び易くなる。すなわち、オフ時においてはｐｎ接合界面付近の電界勾配または電解強度が緩和される。これにより、半導体装置１（半導体装置１Ａ、１Ｂ）の耐圧はより高くなる。
【００２９】
また、半導体装置１（半導体装置１Ａ、１Ｂ）によれば、耐圧が高くなる分、ドリフト領域１１の不純物濃度をさらに高めることができる。これにより、半導体装置１（半導体装置１Ａ、１Ｂ）においては、さらなる低オン抵抗化が実現される。
【００３０】
ところで、３次元構造ではない従来の縦型ＭＯＳＦＥＴにおいても、このような電界緩和部をゲート電極の下端近傍に設けることができる。しかし、従来の縦型ＭＯＳＦＥＴに、このような電界緩和部を設けると、縦型ＭＯＳＦＥＴの電流経路と電界緩和部とが概ね重なってしまう。上述したように、電界緩和部の比抵抗はドリフト領域１１よりも低い。従って、電流経路にこのような電界緩和部を設けた縦型ＭＯＳＦＥＴでは、オン抵抗の増加を招来してしまう。
【００３１】
これに対し、３次元型構造の半導体装置１では、オン時に流れる電子電流の大部分はドレイン領域１０の裏面１０ｒに対して略平行に流れる。これは、ゲート電極２１にゲート絶縁膜２２を介して対向するベース領域１２に反転層（チャネル）が形成され、ソース領域１４とドレイン領域１０の内側壁１０ｉｗとがチャネルを挟み対向しているためである。すなわち、チャネルを通じて流れる電子電流の大部分は、ソース領域１４からそのままドレイン領域１０の内側壁１０ｉｗに到達する。半導体装置１では、トレンチ２０の下端部２０ｅから下方に電界緩和部３０が設けられているため、電流経路が電界緩和部３０によって遮られることはない。これにより、半導体装置１では、オン抵抗の増加が抑えられるとともに、耐圧がより高くなる。
【００３２】
３次元型構造の半導体装置１では、トレンチ２０の底部とドレイン領域１０との間の領域９０は、電流経路が形成され難い領域になる。このような領域９０の耐圧を高めることで、半導体装置１では、オン抵抗の増加を抑え、さらに耐圧を高めている。
【００３３】
（第２実施形態）
図３（ａ）〜（ｂ）は、第２実施形態に係る半導体装置の模式図である。
図３（ａ）には、第２実施形態に係る半導体装置の模式的斜視図が表され、図３（ｂ）には、図３（ａ）のＡ−Ｂ線に沿った位置での模式的断面図が表されている。
【００３４】
第２実施形態に係る半導体装置２Ａにおいては、Ｚ方向にさらにトレンチ２５（第２トレンチ）が設けられる。トレンチ２５は、トレンチ２０と、第２部分１０ｂと、のあいだに設けられる。トレンチ２５は、トレンチ２０と接する。すなわち、トレンチ２５は、トレンチ２０と連通している。トレンチ２５内には、フィールドプレート絶縁膜２７（第２フィールドプレート絶縁膜）を介してフィールドプレート電極２６（第２フィールドプレート電極）が設けられている。すなわち、フィールドプレート電極２６及びフィールドプレート絶縁膜２７を含むフィールドプレート構造部は、ゲート電極２１と、第２部分１０ｂと、のあいだに設けられる。
【００３５】
フィールドプレート電極２６の材料は、例えば、ポリシリコンである。フィールドプレート絶縁膜２７の材料は、例えば、酸化ケイ素（ＳｉＯ２）である。トレンチ２５は、トレンチ２０と連続していても、非連続であってもよい。図３では、トレンチ２５がトレンチ２０と連続している状態を表している。フィールドプレート電極２６は、ソース電極５１（図１参照）またはゲート電極２１（図１参照）に電気的に接続されている。
【００３６】
半導体装置２Ａにおいては、電界緩和部３１がトレンチ２０の底面及びトレンチ２５の底面から下方に設けられている。電界緩和部３１の組成は、電界緩和部３０の組成と同じである。図３には、電界緩和部３１とドレイン領域１０とが接触した状態が示されている。電界緩和部３１とドレイン領域１０とが接触しない構造も第２実施形態に含まれる。
【００３７】
電界緩和部３１の比抵抗は、ドレイン領域１０の比抵抗及びドリフト領域１１の比抵抗よりも高い。トレンチ２０の下端部２０ｅ及びベース領域１２の下端部１２ｅは、電界緩和部３１により覆われている。従って、半導体装置２Ａにおいても半導体装置１と同様な作用効果を示す。
【００３８】
さらに、半導体装置２Ａでは、ドリフト領域１１内にフィールドプレート電極２６を設けたため、ドリフト領域１１に形成される空乏層が半導体装置１に比べて延び易くなる。このため、半導体装置２Ａでは、半導体装置１に比べて耐圧がさらに高まる。また、半導体装置２Ａでは、ドリフト領域１１が空乏化され易くなったため、ドリフト領域１１の不純物濃度を高めることができる。これにより、半導体装置２Ａでは、半導体装置１に比べてオン抵抗がより低下する。
【００３９】
（第２実施形態の変形例）
図４（ａ）〜（ｂ）は、第２実施形態の変形例に係る半導体装置の模式図である。
図４（ａ）は、斜視模式図、（ｂ）は、断面模式図である。  
図４（ｂ）には、図４（ａ）のＡ−Ｂ線に沿った位置での断面が示されている。図４（ａ）には、図（ｂ）に示された主電極５００、５１０が表示されていない。
【００４０】
半導体装置２Ｂは、半導体装置２Ａを３次元型のダイオードに転用したものである。例えば、半導体装置２Ｂでは半導体装置２Ａのベース領域１２が第１導電形の電荷蓄積層１２０に置き換えられている。
【００４１】
半導体装置２Ａの構造と半導体装置２Ｂの構造とを対比すると、第１半導体層１００は、ドレイン領域１０に対応している。第２半導体層１１０は、ドリフト領域１１に対応している。第３半導体層１４０は、ソース領域１４に対応している。電荷蓄積層１２０は、ベース領域１２に対応している。第１主電極５００は、ドレイン電極５０に対応している。第２主電極５１０は、ソース電極５１に対応している。
【００４２】
第１半導体挿１００は、第１部分１００ａと、第１部分１００ａに垂直な第２部分１００ｂと、を有する。第２部分１００ｂと、トレンチ２５と、のあいだには、第２部分１００ｂに接する第１導電形の第２半導体層１１０が設けられている。第２半導体層１１０の比抵抗は、第１半導体層１００の比抵抗よりも高い。電界緩和部３１の上側にはトレンチ２０に接する低濃度の電荷蓄積挿１２０が設けられる。電荷蓄積層１２０の上にはトレンチ２０に接する第１導電形の第３半導体層１４０が設けられている。
【００４３】
Ｚ方向に設けられたトレンチ２０内には、ゲート絶縁膜２２を介してゲート電極２１が設けられている。
【００４４】
トレンチ２０の下部から下方には、電界緩和部３１が設けられている。電界緩和部３１は、第１半導体層１００の比抵抗及び第２半導体層１１０の比抵抗よりも高い比抵抗を有する。トレンチ２０と接しＺ方向に設けられたトレンチ２５内には、フィールドプレート絶縁膜２７を介してフィールドプレート電極２６が設けられている。
【００４５】
第１半導体層１００には、第１主電極５００が接続されている。第３半導体層１４０には、第２主電極５１０が接続されている。第３半導体層１４０と第２主電極５１０とは、ショットキー接合をしている。フィールドプレート電極２６は、第２主電極５１０もしくはゲート電極２１に電気的に接続されている。
【００４６】
ゲート電極２１及び第２主電極５１０をアノード電極とし、第１主電極５００をカソード電極とすると、半導体装置２Ｂは、ゲート制御型のショットキーバリアダイオードとみなすことができる。
【００４７】
半導体装置２Ｂにおいては、アノード電極（ゲート電極２１及び第２主電極５１０）に正電位を印加し、カソード電極（第１主電極５００）に負電位を印加すると（順バイアス）、ゲート絶縁膜２２付近に電荷蓄積層１２０から電子が誘起されて、ゲート絶縁膜２２付近の電荷蓄積層１２０にチャネルが形成されて、アノード電極とカソード電極との間に電流が流れる。
【００４８】
一方、半導体装置２Ｂにおいては、アノード電極に負電位を印加し、カソード電極に正電位を印加すると（逆バイアス）、ゲート絶縁膜２２付近の電荷蓄積層１２０から電子が払われてゲート絶縁膜２２付近の電荷蓄積層１２０にはチャネルが形成されない。すなわち、アノード電極とカソード電極との間には電流が流れなくなる。従って、半導体装置２Ｂは、良好な整流作用を示す。
【００４９】
また、半導体装置２Ｂは、フィールドプレート電極２６を備えているので、第２半導体層１１０に含有させる不純物濃度を高く設定することができる。このため、第２半導体層１１０の比抵抗は低くなり、ダイオードの順方向に電流を流すのに必要な電圧（順方向電圧降下（ＶＦ））が低くなる。
【００５０】
（第３実施形態）
図５（ａ）〜（ｃ）は、第３実施形態に係る半導体装置を例示する模式図である。
図５（ａ）には、第３実施形態に係る半導体装置の一部を破断した模式的斜視図が表されている。図５（ｂ）には、図５（ａ）のＡ−Ｂ線に沿った位置での断面が示されている。図５（ｃ）には、図５（ａ）のＣ−Ｄ線に沿った位置での断面が示されている。なお、図５（ａ）〜（ｃ）には、上述したドレイン電極５０、ソース電極５１が表示されていない。
【００５１】
第３実施形態に係る半導体装置３Ａは、略Ｕ字型のドレイン領域１０の内側に、ドレイン領域１０の比抵抗よりも高い比抵抗を有するドリフト領域１１がドレイン領域１０の表面を覆うように略Ｕ字型に設けられている。略Ｕ字型のドリフト領域１１の内側にはベース領域１２がドリフト領域１１の表面を覆うように略Ｕ字型に設けられている。略Ｕ字型のベース領域１２の内部には、ソース領域１４がベース領域１２の略Ｕ字型の内側を埋めるように設けられている。ドレイン領域１０は、第１部分１０ａと、第２部分１０ｂと、を有する。ソース領域１４は、Ｚ方向に延在しＸ方向にドレイン領域１０と離間して設けられる。ドリフト領域１１は、ドレイン領域１０と、ソース領域１４と、のあいだに設けられる。
【００５２】
さらに、半導体装置３Ａにおいては、トレンチ２０がＺ方向のドリフト領域１１の途中に達する深さまで設けられる。トレンチ２０は、ソース領域１４の一部からソース領域１４の前記一部に隣接するベース領域１２をＸ方向に貫通してドリフト領域１１の一部にまで到達する長さで設けられる。トレンチ２０内には、ゲート電極２１Ａ及びフィールドプレート電極２６Ａ（第１フィールドプレート電極）が設けられる。ゲート電極２１Ａは、ゲート絶縁膜２２を介してトレンチ２０内に設けられている。
【００５３】
フィールドプレート電極２６Ａは、フィールドプレート絶縁膜２７（第１フィールドプレート絶縁膜）を介してトレンチ２０内に設けられている。フィールドプレート電極２６Ａ及びフィールドプレート絶縁膜２７は、電界緩和部を構成する。フィールドプレート絶縁膜２７の厚さ（Ｙ方向の厚さ）は、ゲート絶縁膜２２の厚さ（Ｙ方向の厚さ）よりも厚い。フィールドプレート電極２６Ａは、ゲート電極２１Ａの下側に設けられている。フィールドプレート電極２６Ａは、ゲート電極２１Ａに接続されている。フィールドプレート電極２６Ａをゲート電極２１Ａの一部とみなすと、半導体装置３Ａでは、ゲート電極２１Ａの下部の一部をフィールドプレート電極として機能させている。
【００５４】
ドレイン領域１０の裏面１０ｒとフィールドプレート電極２６Ａの下端２６Ａｂとの間の距離は、ドレイン領域１０の裏面１０ｒとゲート電極２１Ａの下端２１Ａｂとの間の距離よりも短い。ドレイン領域１０には、ドレイン電極５０が接続され、ソース領域１４及びベース領域１２には、ソース電極５１が接続されている（不図示）。
【００５５】
フィールドプレート電極２６Ａを設けない場合には、ゲート電極２１Ａの下端部２１Ａｅに電界集中が起き易くなり、ゲート電極２１Ａの下端部２１Ａｅ付近でのブレークダウンが起き易くなる。これに対し、半導体装置３Ａでは、電界集中がゲート電極２１Ａの下端部２１Ａｅのほか、フィールドプレート電極２６Ａの下端部２６Ａｅでも起きる。このため、電界集中が分散されて、半導体装置３Ａの耐圧は高くなる。
【００５６】
また、半導体装置３Ａでは、トレンチ２０の下端がベース領域１２の下端よりも下側にある。半導体装置３Ａでは、ドリフト領域１１の一部がフィールドプレート電極２６Ａに対向している。このため、トレンチ２０の底部にもチャネルが形成され、単位セルあたりのチャネル幅が広くなる。これにより、半導体装置３Ａのオン抵抗は、さらに低減する。
【００５７】
また、半導体装置３Ａでは、フィールドプレート電極２６Ａは、ゲート電極２１Ａに接続され、ゲート電極２１Ａの下に配置されている。このため、フィールドプレート電極２６Ａの構造が簡単になる。
【００５８】
（第３実施形態の第１〜第３変形例）
図６（ａ）〜（ｃ）は、第３実施形態の変形例を示す模式的断面図である。
図６（ａ）は第１変形例、図６（ｂ）は第２変形例、図６（ｃ）は第３変形例を表している。図６（ａ）〜（ｃ）は、それぞれ図５（ｃ）に表した向きに対応している。
【００５９】
図６（ａ）に、第３実施形態の第１変形例に係る半導体装置３Ｂを示す。  
半導体装置３Ｂでは、フィールドプレート電極２６Ｂの上部がゲート電極２１Ｂの下部に絶縁層２８を介して挿入されている。すなわち、Ｙ方向にみて、フィールドプレート電極２６Ｂの一部は、ゲート電極２１Ｂの一部と重なっている。半導体装置３Ｂでは、フィールドプレート電極２６Ｂの一部が絶縁層２８を介してゲート電極２１Ｂによって取り囲まれている。フィールドプレート電極２６Ｂの電位は浮遊状態にある。ゲート電極２１Ｂの下端は、ベース領域１２の下端よりも下側にある。
【００６０】
半導体装置３Ｂでは、フィールドプレート電極２６Ｂの一部が絶縁層２８を介してゲート電極２１Ｂの一部によって挟まれている。半導体装置３Ｂでは、フィールドプレート電極２６Ｂとゲート電極２１Ｂとが容量結合をするのに十分な対向面積を有する。このため、フィールドプレート電極２６Ｂの電位が浮遊状態であっても、フィールドプレート電極２６Ｂの電位は、ゲート電極２１Ｂの電位に近づく。
【００６１】
フィールドプレート電極２６Ｂを設けない場合には、ゲート電極２１Ｂの下端部２１Ｂｅに電界集中が起き易くなり、ゲート電極２１Ｂの下端部２１Ｂｅ付近でのブレークダウンが起き易くなる。これに対し、半導体装置３Ｂでは、電界集中がゲート電極２１Ｂの下端部２１Ｂｅのほか、フィールドプレート電極２６Ｂの下端部２６Ｂｅでも起きる。このため、電界集中が分散されて、半導体装置３Ｂの耐圧は高くなる。
【００６２】
図６（ｂ）に、第３実施形態の第２変形例に係る半導体装置３Ｃを示す。  
半導体装置３Ｃでは、フィールドプレート電極２６Ｃは、ゲート電極２１Ｃの下側に設けられている。すなわち、フィールドプレート電極２６Ｃは、ゲート電極２１ＣとＺ方向に離間する。フィールドプレート電極２６Ｃの中心軸は、ゲート電極２１Ｃの中心軸と一致している。フィールドプレート電極２６Ｃは、ソース電極５１またはゲート電極２１Ｃに電気的に接続されている。
【００６３】
フィールドプレート電極２６Ｃを設けない場合には、ゲート電極２１Ｃの下端部２１Ｃｅに電界集中が起き易くなり、ゲート電極２１Ｃの下端部２１Ｃｅ付近でのブレークダウンが起き易くなる。これに対し、半導体装置３Ｃでは、電界集中がゲート電極２１Ｃの下端部２１Ｃｅのほか、フィールドプレート電極２６Ｃの下端部２６Ｃｅでも起きる。このため、電界集中が分散されて、半導体装置３Ｃの耐圧は高くなる。
【００６４】
図６（ｃ）に、第３実施形態の第３変形例に係る半導体装置３Ｄを示す。  
半導体装置３Ｄでは、フィールドプレート電極２６Ｄは、絶縁層２９を介してゲート電極２１Ｄによって挟まれている。フィールドプレート電極２６Ｄは、ソース電極５１もしくはゲート電極２１Ｄに電気的に接続されている。
【００６５】
フィールドプレート電極２６Ｄを設けない場合には、ゲート電極２１Ｄの下端部２１Ｄｅに電界集中が起き易くなり、ゲート電極２１Ｄの下端部２１Ｄｅ付近でのブレークダウンが起き易くなる。これに対し、半導体装置３Ｄでは電界集中がゲート電極２１Ｄの下端部２１Ｄｅのほか、フィールドプレート電極２６Ｄの下端部２６Ｄｅでも起きる。このため、電界集中が分散されて、半導体装置３Ｄの耐圧は高くなる。
【００６６】
（第４実施形態）
図７（ａ）〜（ｂ）は、第４実施形態に係る半導体装置を例示する模式図である。
図７（ａ）には、第４実施形態に係る半導体装置の一部を破断した模式的斜視図が表されている。図７（ｂ）には、第４実施形態に係る半導体装置の模式的上面図が表されている。
【００６７】
第４実施形態に係る半導体装置４Ａの基本構造は、半導体装置３Ａと同じである。但し、半導体装置４Ａは、Ｚ方向に設けられたトレンチ２５内にフィールドプレート絶縁膜２７を介してフィールドプレート電極２６を備える。フィールドプレート電極２６及びフィールドプレート絶縁膜２７は、電界緩和部を構成する。フィールドプレート電極２６は、ソース電極５１（図７に不図示）もしくはゲート電極２１Ａに電気的に接続されている。
【００６８】
半導体装置４Ａでは、ドリフト領域１１内にフィールドプレート電極２６を設けたため、ドリフト領域１１に形成される空乏層が半導体装置３Ａに比べて延び易くなる。このため、半導体装置４Ａでは、半導体装置３Ａに比べて耐圧がさらに高まる。また、半導体装置４Ａでは、ドリフト領域１１が空乏化され易くなったため、ドリフト領域１１の不純物濃度を高めることができる。これにより、半導体装置４Ａでは、半導体装置３Ａに比べてオン抵抗がより低下する。
【００６９】
フィールドプレート電極２６をソース電極５１に接続すると、ゲート−ドレイン間の容量（Ｃｇｄ）が低減する。これにより、半導体装置４Ａのスイッチング特性が向上する。
【００７０】
（第４実施形態の第１〜第３変形例）
図８（ａ）〜（ｃ）は、第４実施形態の変形例を示す模式的上面図である。
図８（ａ）は第１変形例、図８（ｂ）は第２変形例、図８（ｃ）は第３変形例を表している。
【００７１】
図８（ａ）に、第４実施形態の第１変形例に係る半導体装置４Ｂを示す。  
図８（ａ）では、ゲート電極が延在する方向をＸ方向、ゲート電極が延在する方向に対して垂直な方向をＹ方向としている。図８（ｂ）、（ｃ）についても同様である。
【００７２】
半導体装置４Ｂにおいては、半導体装置４Ａと同じ基本構造を有する。但し、半導体装置４Ｂにおいては、Ｘ方向に延びるゲート電極がソース領域１４を貫通していない。半導体装置４Ｂでは、半導体装置４Ａのゲート電極２１Ａが２つに分かれた構造を有している。
【００７３】
すなわち、半導体装置４Ｂは、Ｘ方向に延在するゲート電極２１ＡＡと、ゲート電極２１ＡＢと、を備える。ゲート電極２１ＡＡは、ソース領域１４の一部からソース領域１４の前記一部に隣接するベース領域１２を貫通してドリフト領域１１の一部にまで到達する。ゲート電極２１ＡＢは、ソース領域１４の一部からソース領域１４の前記一部に隣接するベース領域１２を貫通してドリフト領域１１の一部にまで到達する。このような形態も実施形態に含まれる。
【００７４】
図８（ｂ）に、第４実施形態の第２変形例に係る半導体装置４Ｃを示す。  
半導体装置４Ｃにおいては、半導体装置４Ａと同じ基本構造を有する。但し、半導体装置４Ｃにおいては、Ｙ方向に隣り合うゲート電極２１Ａの間に位置するドリフト領域１１内にフィールドプレート電極２６Ｃ（第３フィールドプレート電極）及びフィールドプレート絶縁膜２７Ｃ（第３フィールドプレート絶縁膜）が設けられている。
すなわち、フィールドプレート電極２６Ｃは、ベース領域１２と、ドレイン領域１０の第２部分１０ｂと、のあいだに設けられる。また、フィールドプレート絶縁膜２７Ｃは、フィールドプレート電極２６Ｃと、ドリフト領域１１と、のあいだに設けられる。このような形態も実施形態に含まれる。
【００７５】
図８（ｃ）に、第４実施形態の第３変形例に係る半導体装置４Ｄを示す。  
半導体装置４Ｄにおいては、半導体装置４Ａと同じ基本構造を有する。但し、半導体装置４Ｄにおいては、ドリフト領域１１内にフィールドプレート電極２６がＸ方向に複数配置されている。このような形態も実施形態に含まれる。
【００７６】
（第５実施形態）
図９（ａ）〜（ｂ）は、第５実施形態に係る半導体装置を例示する模式的斜視図である。
図９（ａ）には、第５実施形態に係る半導体装置５Ａの一部を破断した模式的斜視図が示されている。  
半導体装置５Ａにおいては、Ｘ方向にゲート電極２１Ａが延在する。さらに、半導体装置５Ａにおいては、ベース領域１２のＹ方向の終端にトレンチ４０（第３トレンチ）が設けられる。トレンチ４０は、Ｚ方向いｎドリフト領域１１の途中の深さまで設けられる。また、トレンチ４０は、ベース領域１２及びドリフト領域１１をＸ方向に貫通する長さで設けられる。トレンチ４０内には、第３フィールドプレート絶縁膜４２を介してフィールドプレート電極４１が設けられている。換言すれば、ベース領域１２の終端に、フィールドプレート電極４１が設けられている。
【００７７】
第３フィールドプレート絶縁膜４２の厚さ（Ｙ方向の厚さ）は、ゲート絶縁膜２２の厚さ（Ｙ方向の厚さ）よりも厚い。フィールドプレート電極４１は、ソース電極５１（図９に不図示）またはゲート電極２１Ａに接続してもよい。
【００７８】
ベース領域１２が終端する部分では、ｐｎ接合が形成されている。このため、ｐｎ接合付近の電圧の勾配が急峻になる場合がある。半導体装置５Ａにおいては、ベース領域１２が終端する部分のｐｎ接合界面にフィールドプレート電極４１を配置している。これにより、この部分の電圧勾配が緩和する。その結果、半導体装置５Ａの耐圧はさらに高くなる。
【００７９】
図９（ｂ）には、第５実施形態に係る別の半導体装置５Ｂの一部を破断した模式的斜視図が示されている。  
半導体装置５Ｂの基本構造は、半導体装置５Ａと同じである。但し、半導体装置５Ｂは、トレンチ２５をさらに備える。トレンチ２５は、トレンチ４０と第２部分１０ｂとのあいだにＺ方向に設けられる。トレンチ２５内には、フィールドプレート絶縁膜２７を介してフィールドプレート電極２６が設けられる。フィールドプレート電極２６は、ソース電極５１（図７に不図示）もしくはゲート電極２１Ａに電気的に接続されている。
【００８０】
半導体装置５Ｂでは、ドリフト領域１１内にフィールドプレート電極２６を設けたため、ドリフト領域１１に形成される空乏層が半導体装置５Ａに比べて延び易くなる。このため、半導体装置５Ｂでは、半導体装置５Ａに比べて耐圧がさらに高まる。また、半導体装置５Ｂでは、ドリフト領域１１が空乏化され易くなったため、ドリフト領域１１の不純物濃度を高めることができる。これにより、半導体装置５Ｂでは、半導体装置５Ａに比べてオン抵抗がより低下する。
【００８１】
（第６実施形態）
図１０は、第６実施形態に係る半導体装置を例示する模式的斜視図である。
図１０には、第６実施形態に係る半導体装置６の一部を破断した模式的斜視図が示されている。
図１０に表したように、第６実施形態に係る半導体装置６には、ドリフト領域１１内にスーパージャンクション構造が設けられている。
【００８２】
半導体装置６において、ゲート電極２１を設けるトレンチ２０はソース領域１４内に設けられる。トレンチ２０の深さはソース領域１４の深さよりも浅い。このトレンチ２０内にゲート絶縁膜２２を介してゲート電極２１が設けられる。
【００８３】
ゲート電極２１の下側におけるドリフト領域１１には、ｐ−領域１１ｐがＹ方向に周期的に設けられる。ｐ−領域１１ｐのＹ方向のピッチは、ゲート電極２１のＹ方向のピッチと同じである。
【００８４】
これにより、ドリフト領域１１は、ｎ−領域１１ｎとｐ−領域１１ｐとが交互に設けられる。すなわち、ドリフト領域１１のチャージバランスが等しくなって、スーパージャンクション構造が構成される。
このようなスーパージャンクション構造を有する半導体装置６では、低オン抵抗及び高耐圧が達成される。
【００８５】
（第７実施形態）
次に、実施形態に係る半導体装置の製造方法（その１）について説明する。
図１１（ａ）〜図１４（ｂ）は、半導体装置の製造方法（その１）を例示する模式的斜視図である。
図１１（ａ）〜図１４（ｂ）には、半導体装置１（図１参照）の製造方法の各工程が、一部を破断した模式的斜視図によって表されている。
【００８６】
先ず、図１１（ａ）に表したように、ｎ＋形のシリコン等の半導体基板を用意する。半導体基板はドレイン領域１０になる。次に、図１１（ｂ）に表したように、酸化シリコン等のマスク材８０を形成し、マスク材８０の設けられていない部分にトレンチ１０ｔを形成する。トレンチ１０ｔの位置における半導体基板はドレイン領域１０の第１部分１０ａになり、マスク材８０の位置における半導体基板はドレイン領域１０の第２部分１０ｂになる。
【００８７】
次に、図１１（ｃ）に表したように、トレンチ１０ｔ内にｎ−形のドリフト領域１１、ｐ−形のベース領域１２及びｎ＋形のソース領域１４を順にエピタキシャル成長させる。次に、図１２（ａ）に表したように、エピタキシャル成長した各領域をＣＭＰ（Chemical Mechanical Polishing）等によって研磨し、ＸＹ平面に沿って平坦化する。
【００８８】
次に、図１２（ｂ）に表したように、ベース領域１２の上部にｐ＋形のコンタクト領域１５を形成したのち、上面に酸化シリコン膜８１を形成する。次に、図１２（ｃ）に表したように、酸化シリコン膜８１に開口８１ｈを形成し、この開口８１ｈを介してトレンチ２０を形成する。トレンチ２０は、ソース領域１４の途中まで形成される。なお、トレンチ２０は、ベース領域１２の途中や、ドリフト領域１１の途中まで形成されてもよい。
【００８９】
次に、図１３（ａ）に表したように、トレンチ２０の開口から底部に向けてｐ形ドーパント（例えば、ボロン）をイオン注入する。これにより、ベース領域１２と、ドリフト領域１１と、のあいだに電界緩和部３０が形成される。電界緩和部３０は、ｎ−形のドリフト領域１１にｐ形ドーパントがイオン注入されることで形成される、例えばｎ−−形の領域である。
【００９０】
次に、図１３（ｂ）に表したように、トレンチ２０の内壁に酸化シリコン等によるゲート絶縁膜２２を形成する。次に、図１３（ｃ）に表したように、トレンチ２０内にゲート絶縁膜２２を介してポリシリコン等のゲート電極２２を形成する。
【００９１】
次に、図１４（ａ）に表したように、ゲート電極２１の材料であるポリシリコン等をエッチバックする。このエッチバックによって酸化シリコン膜８１の間のゲート電極２１を露出させる。次に、図１４（ｂ）に表したように、ゲート電極２１の上に絶縁膜８２を形成したのち、ソース領域１２のコンタクトを形成する。
その後は、ソース領域１２と接続されたソース電極（図示せず）及びドレイン領域１０と接続されたドレイン電極（図示せず）を形成する。これにより、半導体装置１が完成する。
【００９２】
（第８実施形態）
次に、実施形態に係る半導体装置の製造方法（その２）について説明する。
図１５（ａ）〜図１６（ｃ）は、半導体装置の製造方法（その２）を例示する模式的斜視図である。図１５（ａ）〜図１６（ｃ）には、半導体装置１（図１参照）の製造方法の他の例における各工程が、一部を破断した模式的斜視図によって表されている。
【００９３】
先ず、図１５（ａ）に表したように、ｎ＋形のシリコン等の半導体基板を用意する。半導体基板はドレイン領域１０になる。次に、図１５（ｂ）に表したように、酸化シリコン等のマスク材８０を形成し、マスク材８０の設けられていない部分にトレンチ１０ｔを形成する。トレンチ１０ｔの位置における半導体基板はドレイン領域１０の第１部分１０ａになり、マスク材８０の位置における半導体基板はドレイン領域１０の第２部分１０ｂになる。
【００９４】
次に、図１５（ｃ）に表したように、トレンチ１０ｔ内にｎ−形のドリフト領域１１をエピタキシャル成長させた後、トレンチ１１ｔを形成する。トレンチ１１ｔは、ドリフト領域１１の上面から内部の途中まで形成される。
【００９５】
次に、図１６（ａ）に表したように、トレンチ１１ｔの開口から底部に向けてｐ形ドーパント（例えば、ボロン）をイオン注入する。これにより、ドリフト領域１１のうちトレンチ１１ｔの底部側に電界緩和部３０が形成される。電界緩和部３０は、ｎ−形のドリフト領域１１にｐ形ドーパントがイオン注入されることで形成される、例えばｎ−−形の領域である。
【００９６】
次に、図１６（ｂ）に表したように、トレンチ１１ｔ内にｐ−形のベース領域１２及びｎ＋形のソース領域１４を順にエピタキシャル成長させる。次に、図１６（ｃ）に表したように、エピタキシャル成長した各領域をＣＭＰ等によって研磨し、ＸＹ平面に沿って平坦化する。
【００９７】
平坦化した後は、図１２（ｂ）〜図１４（ｂ）に表した半導体装置の製造方法（その１）と同様の工程を行う。これにより、半導体装置１が完成する。
【００９８】
（第９実施形態）
次に、実施形態に係る半導体装置の製造方法（その３）について説明する。
図１７（ａ）〜図２１（ｂ）は、半導体装置の製造方法（その３）を例示する模式的斜視図である。図１７（ａ）〜図２１（ｂ）には、半導体装置３Ａ（図６（ａ）参照）の製造方法の各工程が、一部を破断した模式的斜視図によって表されている。
【００９９】
先ず、図１７（ａ）に表したように、ｎ＋形のシリコン等の半導体基板を用意する。半導体基板はドレイン領域１０になる。次に、図１７（ｂ）に表したように、酸化シリコン等のマスク材８０を形成し、マスク材８０の設けられていない部分にトレンチ１０ｔを形成する。トレンチ１０ｔの位置における半導体基板はドレイン領域１０の第１部分１０ａになり、マスク材８０の位置における半導体基板はドレイン領域１０の第２部分１０ｂになる。
【０１００】
次に、図１７（ｃ）に表したように、トレンチ１０ｔ内にｎ−形のドリフト領域１１、ｐ−形のベース領域１２及びｎ＋形のソース領域１４を順にエピタキシャル成長させる。次に、図１８（ａ）に表したように、エピタキシャル成長した各領域をＣＭＰ等によって研磨し、ＸＹ平面に沿って平坦化する。
【０１０１】
次に、図１８（ｂ）に表したように、ベース領域１２の上部にｐ＋形のコンタクト領域１５を形成したのち、上面に酸化シリコン膜８１を形成する。次に、図１８（ｃ）に表したように、酸化シリコン膜８１に開口８１ｈを形成し、この開口８１ｈを介してトレンチ２０を形成する。トレンチ２０は、開口８１ｈからドリフト領域１１の途中まで形成される。
【０１０２】
次に、図１９（ａ）に表したように、トレンチ２０の内壁に酸化シリコン等によるフィールドプレート絶縁膜２７を形成する。次に、図１９（ｂ）に表したように、トレンチ２０内にフィールドプレート絶縁膜２７を介してポリシリコン等のフィールドプレート電極２６を形成する。
【０１０３】
次に、図１９（ｃ）に表したように、フィールドプレート電極２６をエッチバックする。このエッチバックによって、フィールドプレート電極２６の上端はソース領域１４の上端よりも低い位置になる。次に、図２０（ａ）及び（ｂ）に表したように、フィールドプレート絶縁膜２７をエッチバックする。図２０（ｂ）は、図２０（ａ）の一部を拡大した模式的斜視図である。このエッチバックによって、フィールドプレート絶縁膜２７の上端はフィールドプレート電極２６の上端よりも低い位置になる。なお、フィールドプレート絶縁膜２７の上端の位置は、ソース領域１４とベース領域１２との境界位置より浅くても、深くてもよい。
【０１０４】
次に、図２０（ｃ）に表したように、フィールドプレート絶縁膜２７のエッチバックによって露出したソース領域１４と接するようにゲート絶縁膜２２を形成する。次に、図２０（ｄ）に表したように、ゲート絶縁膜２２と、フィールドプレート絶縁膜２７と、のあいだにポリシリコン等のゲート電極２１を形成する。
【０１０５】
次に、図２１（ａ）及び（ｂ）に表したように、ゲート電極２１の材料であるポリシリコン等をエッチバックする。図２１（ｂ）は、図２１（ａ）の一部を拡大した模式的斜視図である。このエッチバックによって酸化シリコン膜８１の間のゲート電極２１を露出させる。次に、図２１（ｃ）に表したように、ゲート電極２１の上に絶縁膜８２を形成したのち、ソース領域１２のコンタクトを形成する。
その後は、ソース領域１２と接続されたソース電極（図示せず）及びドレイン領域１０と接続されたドレイン電極（図示せず）を形成する。これにより、半導体装置３Ａが完成する。
【０１０６】
図２２（ａ）〜図２４（ｂ）は、実施形態に係る半導体装置の製造方法（その４）を例示する模式的斜視図である。
図２２（ａ）〜図２４（ｂ）には、半導体装置３Ａ（図６（ａ）参照）の変形例（半導体装置３Ａ’）に係る製造方法の各工程が、一部を破断した模式的斜視図によって表されている。
ここで、先に説明した半導体装置３Ａの製造方法（その３）のうち図１７（ａ）〜図１９（ｂ）までの工程は、半導体装置３Ａ’の製造方法（その４）においても同様である。
【０１０７】
次に、図２２（ａ）に表したように、フィールドプレート電極２６の上に酸化シリコン等によるマスク材８３を形成する。次に、図２２（ｂ）に表したように、マスク材８３を介してフィールドプレート電極２６の材料であるポリシリコン等をエッチバックする。このエッチバックによってフィールドプレート絶縁２６のエッチバック上面の位置は、ベース領域１２の下部よりも下側になる。
【０１０８】
次に、図２２（ｃ）に表したように、フィールドプレート絶縁膜２７をエッチバックする。このエッチバックによって、フィールドプレート絶縁膜２７の上端はフィールドプレート電極２６のエッチバック上面よりも低い位置になる。フィールドプレート絶縁膜２７の上端の位置は、ソース領域１４とベース領域１２との境界位置より浅くても、深くてもよい。
【０１０９】
次に、図２３（ａ）に表したように、フィールドプレート絶縁膜２７のエッチバックによって露出したソース領域１４に接するようにゲート絶縁膜２２を形成する。次に、図２３（ｂ）に表したように、ゲート絶縁膜２２と、フィールドプレート絶縁膜２７と、のあいだにポリシリコン等のゲート電極２１を形成する。
【０１１０】
次に、図２３（ｃ）に表したように、ゲート電極２１の材料であるポリシリコン等をエッチバックする。このエッチバックによって酸化シリコン膜８１の間のゲート電極２１を露出させる。次に、図２４（ａ）及び（ｂ）に表したように、ゲート電極２１の上に絶縁膜８２を形成したのち、ソース領域１２のコンタクトを形成する。図２４（ｂ）は、図２４（ａ）の一部を拡大した模式的斜視図である。
その後は、ソース領域１２と接続されたソース電極５１及びドレイン領域１０と接続されたドレイン電極（図示せず）を形成する。これにより、半導体装置３Ａ’が完成する。
【０１１１】
（第１０実施形態）
図２５（ａ）〜図２６（ｂ）は、実施形態に係る半導体装置の製造方法（その５）を例示する模式的斜視図である。
図２５（ａ）〜図２６（ｂ）には、半導体装置６（図１０参照）に係る製造方法の各工程が、一部を破断した模式的斜視図によって表されている。
ここで、先に説明した半導体装置の製造方法（その１）のうち図１１（ａ）〜図１２（ｃ）までの工程は、半導体装置の製造方法（その５）においても同様である。
【０１１２】
次に、図２５（ａ）に表したように、トレンチ２０の開口から底部に向けてｐ形ドーパント（例えば、ボロン）をイオン注入する。これにより、トレンチ２０の下方におけるドリフト領域１１にｐ−領域１１ｐが形成される。ｐ−領域１１ｐのピッチは、トレンチ２０のピッチと同じになる。一方、ドリフト領域１１のうちｐ−領域１１ｐが形成されない部分はｎ−領域１１ｎになる。これにより、ドリフト領域１１には、ｎ−領域１１ｎとｐ−領域１１ｐとが交互に設けられたスーパージャンクション構造が形成される。
【０１１３】
次に、図２５（ｂ）に表したように、トレンチ２０の内壁に酸化シリコン等によるゲート絶縁膜２２を形成する。次に、図２５（ｃ）に表したように、トレンチ２０内にゲート絶縁膜２２を介してポリシリコン等のゲート電極２１を形成する。
【０１１４】
次に、図２６（ａ）に表したように、ゲート電極２１の材料であるポリシリコン等をエッチバックする。このエッチバックによって酸化シリコン膜８１の間のゲート電極２１を露出させる。次に、図２６（ｂ）に表したように、ゲート電極２１の上に絶縁膜８２を形成したのち、ソース領域１２のコンタクトを形成する。
その後は、ソース領域１２と接続されたソース電極（図示せず）及びドレイン領域１０と接続されたドレイン電極（図示せず）を形成する。これにより、半導体装置６が完成する。
【０１１５】
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【０１１６】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても実施形態の範囲に属するものと了解される。
【０１１７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１８】
１、１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ、３Ｂ、３Ｃ、３Ｄ、４Ａ、４Ｂ、４Ｃ、４Ｄ、５Ａ、５Ｂ、６…半導体装置、１０…ドレイン領域、１０ｉｗ…内側壁、１０ｒ…裏面、１１…ドリフト領域、１２…ベース領域、１２ｅ、２０ｅ、２１Ａｅ、２６Ａｅ、２１Ｂｅ、２１Ｃｅ、２１Ｄｅ、２６Ｂｅ、２６Ｃｅ、２６Ｄｅ…下端部、１４…ソース領域、２０…第１トレンチ、２０ｂ…下部、２１、２１Ａ、２１ＡＡ、２１ＡＢ、２１Ｂ、２１Ｃ、２１Ｄ…ゲート電極、２１Ａｂ、２６Ａｂ…下端、２２…ゲート絶縁膜、２５…第２トレンチ、２６、２６Ａ、２６Ｂ、２６Ｃ、２６Ｄ、４１…フィールドプレート電極、２７、４２…フィールドプレート絶縁膜、２８、２９…絶縁層、３０、３０Ａ、３０Ｂ、３１…電界緩和部、４０…第３トレンチ、５０…ドレイン電極、５１…ソース電極、５５…層間絶縁膜、９０…領域、１００…第１半導体層、１１０…第２半導体層、１２０…電荷蓄積層、１４０…第３半導体層、５００…第１主電極、５１０…第２主電極
【図１】
2013201268.tif 000003
【図２】
2013201268.tif 000004
【図３】
2013201268.tif 000005
【図４】
2013201268.tif 000006
【図５】
2013201268.tif 000007
【図６】
2013201268.tif 000008
【図７】
2013201268.tif 000009
【図８】
2013201268.tif 000010
【図９】
2013201268.tif 000011
【図１０】
2013201268.tif 000012
【図１１】
2013201268.tif 000013
【図１２】
2013201268.tif 000014
【図１３】
2013201268.tif 000015
【図１４】
2013201268.tif 000016
【図１５】
2013201268.tif 000017
【図１６】
2013201268.tif 000018
【図１７】
2013201268.tif 000019
【図１８】
2013201268.tif 000020
【図１９】
2013201268.tif 000021
【図２０】
2013201268.tif 000022
【図２１】
2013201268.tif 000023
【図２２】
2013201268.tif 000024
【図２３】
2013201268.tif 000025
【図２４】
2013201268.tif 000026
【図２５】
2013201268.tif 000027
【図２６】
2013201268.tif 000028