(57)【要約】【課題】フラックス転写を行うことなく良好に半田接合をする。【解決手段】半導体装置の製造方法は、第１のバンプ電極１２を有する基材と、第２のバンプ電極１３と第２のバンプ電極１３上に形成された半田層１５とを有する半導体チップ１０と、を準備することと、半田層１５の表面の酸化膜１６の除去を行うことと、酸化膜１６の除去が行われた半田層１５を介して第２のバンプ電極１３を第１のバンプ電極１２に接合することと、を含む。【選択図】  図３
2013247194.tif 000002
【特許請求の範囲】
【請求項１】
第１のバンプ電極を有する基材と、第２のバンプ電極と前記第２のバンプ電極上に形成された半田層とを有する半導体チップと、を準備することと、
前記半田層の表面の酸化膜の除去を行うことと、
前記酸化膜の除去が行われた前記半田層を介して前記第２のバンプ電極を前記第１のバンプ電極に接合することと、を含む半導体装置の製造方法。
【請求項２】
少なくとも前記半田層の表面の酸化膜の除去を行った直後から、前記第２のバンプ電極を前記第１のバンプ電極に接合するまでの間、前記半導体チップを低酸素雰囲気または無酸素雰囲気中に維持する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半田層の表面の酸化膜の除去を行う前から、前記第２のバンプ電極を前記第１のバンプ電極に接合するまでの間、前記半導体チップを低酸素雰囲気または無酸素雰囲気中に維持する、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記低酸素雰囲気または前記無酸素雰囲気は窒素雰囲気である、請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記半田層の表面の前記酸化膜の除去をプラズマ処理によって行う、請求項１から４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記半田層の表面の前記酸化膜の除去を前記酸化膜の研磨によって行う、請求項１から４のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記半導体チップは、半導体基板と、前記半導体基板を貫通し、前記第２のバンプ電極と電気的に接続された貫通配線と、前記半導体基板を挟んで前記第２のバンプ電極と反対側に配置され、前記貫通配線と電気的に接続された別のバンプ電極と、を有する、請求項１から６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記基材は半導体チップである、請求項１から７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記第２のバンプ電極を前記第１のバンプ電極に接合した後、前記半導体チップと前記基材との間にアンダーフィル材を供給する、請求項８に記載の半導体装置の製造方法。
【請求項１０】
第１のバンプ電極を有する第１の半導体チップと、第２のバンプ電極と前記第２のバンプ電極上に形成された半田層とを有する第２の半導体チップと、を準備することと、
前記半田層の表面の酸化膜の除去を行うことと、
前記酸化膜の除去が行われた前記半田層を介して、前記第２のバンプ電極を前記第１のバンプ電極に接合することと、を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンプ電極同士を接合することを含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体チップの高密度化の要求に応じ、チップオンチップ（ＣｏＣ）型の半導体装置が開発されている。ＣｏＣ型の半導体装置は、貫通電極を有する複数の半導体チップが互いに積層されて成るチップ積層体を有する。特許文献１は、チップ積層体を形成することと、当該チップ積層体を配線基板に実装することとを含むＣｏＣ型の半導体装置の組立方法を開示している。
【０００３】
通常、このようなチップ積層体を構成する各々の半導体チップの表面のバンプ電極にＮｉ／Ａｕめっき層が形成されており、半導体チップの裏面のバンプ電極にＳｎ／Ａｇめっき層が形成されている。チップ積層体は、一般に、半導体チップの裏面のバンプ電極のＳｎ／Ａｇめっき層、つまり半田層にフラックスを供給し、他の半導体チップの表面のバンプ電極にフリップチップ実装することで形成される。この後、フラックス洗浄によりフラックスが除去される。チップ積層体を構成する半導体チップ同士の間には、アンダーフィル材が供給される。
【０００４】
特許文献２は、半田バンプを用いてチップをフリップチップ実装する方法を開示している。この方法では、チップに形成された半田バンプの先端にフラックスを転写した後、チップを配線基板にフリップチップ接続する。その後、フラックスは溶剤洗浄によって除去される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２５１３４７号
【特許文献２】特開平７−７８８４７号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、フリップチップ実装時に半田にフラックスが転写されるが、このフラックスはフリップチップ実装後に除去される。しかしながら、様々な要因で、半導体チップの表面やバンプ電極の周辺にフラックス残渣が生じることがある。
【０００７】
半導体チップ同士を接合した場合、半導体チップ間の隙間は狭いため、フラックスを洗浄しきれず、半導体チップの表面やバンプ電極の周辺にフラックス残渣が生じ易い。また、バンプ電極間のピッチが狭い場合にも、半導体チップの表面やバンプ電極の周辺にフラックス残渣が生じ易い。特に、高さの低いバンプ電極が狭ピッチで配置された半導体チップでは、フラックスを十分に除去することは困難である。なお、ＣｏＣ型の半導体装置で用いられる半導体チップの厚みは貫通電極を形成するために薄くする必要があり、バンプ電極の高さは比較的低くなる。
【０００８】
フラックス残渣は、半導体装置の信頼性に影響を与える虞がある。例えば、チップ積層体を構成する半導体チップ同士の間にフラックス残渣が存在すると、半導体チップ間の隙間に充填されるアンダーフィル材とバンプ電極との密着性が低下し、半導体チップ間にボイドが発生することがある。また、バンプ電極間の接合部に応力がかかったときに、フラックス残渣はバンプ電極間の接合部の接合不良を引き起こすことがある。これらの結果、半導体装置の信頼性が低下することがある。
【０００９】
したがって、フラックス残渣に起因する不良を防止することができる半導体装置の製造方法を提供することが望まれる。
【課題を解決するための手段】
【００１０】
一態様における半導体装置の製造方法は、第１のバンプ電極を有する基材と、第２のバンプ電極と第２のバンプ電極上に形成された半田層とを有する半導体チップと、を準備することと、半田層の表面の酸化膜の除去を行うことと、酸化膜の除去が行われた半田層を介して第２のバンプ電極を第１のバンプ電極に接合することと、を含む。
【００１１】
また、別の態様における半導体装置の製造方法は、第１のバンプ電極を有する第１の半導体チップと、第２のバンプ電極と第２のバンプ電極上に形成された半田層とを有する第２の半導体チップと、を準備することと、半田層の表面の酸化膜の除去を行うことと、酸化膜の除去が行われた半田層を介して第２のバンプ電極を第１のバンプ電極に接合することと、を含む。
【発明の効果】
【００１２】
上記製造方法では、フラックス転写を行うことなく良好に半田接合をすることができるため、フラックス残渣に起因する不良を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】（ａ）は半導体チップの概略平面図であり、（ｂ）は（ａ）の１Ｂ−１Ｂ線に沿った半導体チップの概略断面図である。
【図２】バンプ電極および貫通配線周辺における半導体チップの拡大図である。
【図３】チップ積層体を形成するプロセスを示す断面図である。
【図４】半田層のプラズマ処理後の、バンプ電極および貫通配線周辺における半導体チップの拡大図である。
【図５】ＣｏＣ型の半導体装置の組立工程を示す概略断面図である。
【図６】複合チップ積層体を構成する最上段の半導体チップに設けられたバンプ電極に半田層を形成する工程を示す断面図である。
【図７】複合チップ積層体を配線基板にフリップチップ実装する工程を示す断面図である。
【図８】ボンディングツールを備えたプラズマ装置の概略図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図面を参照して説明する。
【００１５】
図１（ａ）は、半導体チップの概略平面図である。図１（ｂ）は、図１（ａ）の１Ｂ−１Ｂ線に沿った半導体チップの概略断面図である。図２は、図１（ｂ）に示す領域２Ａの拡大図である。
【００１６】
図１（ａ）および図１（ｂ）に示すように、半導体チップ１０は、略四角形の板状の半導体基板１１を有していて良い。半導体基板１１の材料は、例えばシリコンを用いることができる。半導体チップ１０の一面、つまり回路面１０ａには所定の回路が形成されている。以下では、回路が形成された一面１０ａを「表面」と称し、表面とは反対側の面１０ｂを「裏面」と称して区別する。ただし、この区別は便宜上のものに過ぎないことに留意されたい。
【００１７】
複数の第１のバンプ電極１２が、半導体チップ１０の表面１０ａに例えば４０μｍのピッチで配列されている。また、複数の第２のバンプ電極１３が、半導体チップ１０の裏面１０ｂの、第１のバンプ電極１２と対応した位置に設けられている。第２のバンプ電極１３は、それぞれ対応する第１のバンプ電極１２と貫通配線１４および電極パッド１８を介して電気的に接続されている。貫通配線１４は半導体基板１１を貫通している。
【００１８】
第１のバンプ電極１２は、図２に示すように、電極パッド１８上に形成されたポスト部３０と、ポスト部３０上に形成された第１のめっき層３１および第２のめっき層３２と、を有する。ポスト部３０は、例えばＣｕによって形成することができる。第１のめっき層３１は、Ｎｉにより形成されていて良く、第２のめっき層３２はＡｕにより形成されていて良い。
【００１９】
半導体基板１１の表面の少なくとも第１のバンプ電極１２の周囲には、絶縁層１７が形成されている。
【００２０】
第２のバンプ電極１３は、例えばＣｕからなるポスト部から形成されていて良い。第２のバンプ電極１３の表面には、半田層１５が形成されている。半田層１５は、例えばＳｎ／Ａｇから形成されていて良い。また、通常、半田層１５の表面は酸化されており、酸化膜１６が形成されている。
【００２１】
図３（ａ）〜図３（ｅ）は、チップ積層体を形成するプロセスを示す断面図である。まず、図１（ａ）、図１（ｂ）および図２に示す半導体チップ１０を準備する。
【００２２】
次に、図３（ａ）に示すように、第２のバンプ電極１３の表面の半田層１５をプラズマ処理する。プラズマ処理により、図４に示すように、半導体チップ１０の第２のバンプ電極１３上の半田層１５表面の酸化膜１６が除去される。
【００２３】
プラズマ処理は、例えば不図示のプラズマ装置を用いて実行することができる。プラズマ装置は、半導体チップ１０を収容可能なチャンバを有している。プラズマ装置は、チャンバ内の半導体チップ１０、より具体的には半導体チップ１０の第２のバンプ電極１３上の半田層１５に向けて、例えばイオン化したＡｒ（アルゴン）ガスを吹き付ける。このようにして、第２のバンプ電極１３上の半田層１５の表面の酸化膜１６が除去される。
【００２４】
プラズマ処理された半導体チップ１０は、後述するフリップチップ（ＦＣ）実装が完了するまで、例えば主に窒素から成る窒素雰囲気のような低酸素雰囲気または無酸素雰囲気内で保管されることが好ましい。これにより、半田層１５の表面が再び酸化されることを防ぐことができる。
【００２５】
次に、図３（ｂ）に示すように、プラズマ処理された半導体チップ１０の表面１０ａをボンディングツール４２で保持する。ボンディングツール４２で保持された半導体チップ１０を、ステージ１００上に保持されている別の半導体チップ１０の上にフリップチップ実装する。具体的には、ボンディングツール４２で保持した半導体チップ１０の第２のバンプ電極１３を、半田層１５を介して、ステージ１００上に保持されている最下段の半導体チップ１０の第１のバンプ電極１２に接合する。
【００２６】
ステージ１００は、吸引孔１０２を有していることが好ましい。これにより、ステージ１００は、チップ積層体を構成する最下段の半導体チップ１０を吸引保持することができる。
【００２７】
最下段の半導体チップ１０には、貫通配線１４と第２のバンプ電極１３が形成されていなくても良い。この場合、最下段の半導体チップ１０は他の半導体チップよりも厚くすることができる。例えば最下段の半導体チップ１０の厚みは１００μｍであって良い。また、他の半導体チップ１０の厚みは５０μｍであって良い。最下段の半導体チップ１０が第２のバンプ電極１３を有していない場合、最下段の半導体チップ１０をステージ１００に良好に吸着保持できるという利点がある。
【００２８】
本実施形態による方法では、第２のバンプ電極１３の表面の半田層１５をプラズマ処理し、当該表面を活性化してから、フリップチップ接続を行う。このように第２のバンプ電極１３の表面の半田層１５を活性化することで、フラックスを用いることなく、良好にバンプ電極１２，１３同士を接続することができる。したがって、狭ピッチでバンプ電極１２，１３が形成された半導体チップ１０であっても、バンプ電極１２，１３間にフラックス残渣が生じることがない。その結果、フラックス残渣に起因して生じる不良を防止することができる。
【００２９】
３段目、４段目および５段目の半導体チップ１０は、それぞれ第２のバンプ電極１３の表面の半田層１５をプラズマ処理した後に、フリップチップ実装されることが好ましい。これにより、図３（ｃ）に示すようなチップ積層体４０が形成される。
【００３０】
チップ積層体４０を構成する各々の半導体チップ１０は、ＤＲＡＭに用いられるメモリチップやインターフェース（ＩＦ）チップ等の任意のチップであって良い。本実施形態では、最上段の半導体チップ１０をＩＦチップとし、その他の半導体チップ１０をメモリチップとした。しかしながら、これに限らず、チップ積層体４０はＩＦチップを含んでいなくても良い。例えば、チップ積層体４０が実装される装置に半導体チップ１０を制御する回路が設けられている場合、ＩＦチップは不要である。
【００３１】
次に、図３（ｄ）に示すように、チップ積層体４０の最下段の半導体チップ１０の裏面側を塗布用シート４８に向け、チップ積層体４０を塗布用シート４８に保持する。それから、チップ積層体４０を構成する半導体チップ１０間の隙間にアンダーフィル材（ＵＦ材）４６を形成する。
【００３２】
塗布用シート４８の表面には接着層４９が形成されていて良い。接着層４９は、ＵＦ材４６との濡れ性が悪い材料を用いることが好ましい。これにより、ＵＦ材４６の拡がりが抑制され、半導体チップ１０間の隙間に良好にＵＦ材４６を充填することができる。
【００３３】
ＵＦ材４６は、塗布装置としてのディスペンサ４４によって供給することができる。ＵＦ材４６は、チップ積層体４０の一側面近傍の位置に供給される。ＵＦ材４６は、毛細管現象により半導体チップ１０間の隙間に充填されていく（図３（ｄ）参照）。
【００３４】
ＵＦ材４６の充填後、所定の温度、例えば１５０℃程度でキュアすることで、ＵＦ材４６が硬化する。これにより、図３（ｅ）に示すように、チップ積層体４０とＵＦ材４６とを含む複合チップ積層体５０が形成される。なお、「複合チップ積層体」という用語は、チッ積層体４０と区別するために便宜上用いられているが、複合チップ積層体もチップ積層体の一種であることに留意されたい。
【００３５】
本実施形態では、フリップチップ接合時にフラックスを用いないため、バンプ電極１２，１３付近にフラックス残渣が存在しない。そのため、ＵＦ材４６とバンプ電極１２，１３との密着性を低下させること無く、良好にＵＦ材４６を半導体チップ１０間の隙間に充填することができる。
【００３６】
本実施形態では、第２のバンプ電極１３の表面の半田層１５にのみプラズマ処理を行う場合について説明したが、下段の半導体チップ１０の表面の第１のバンプ電極１２にもプラズマ処理を行っても良い。言い換えると、接合されるべき両バンプ電極１２，１３に対してプラズマ処理を行っても良い。特に、下段の半導体チップ１０の第１のバンプ電極１２にめっき層３１，３２が形成されていない場合、第１のバンプ電極１２が酸化し易いため、プラズマ処理で酸化膜を除去することが好ましい。下段の半導体チップ１０の第１のバンプ電極１２のプラズマ処理は、半導体チップの第２のバンプ電極１３の表面の半田層１５のプラズマ処理と同時に行っても別個に行っても良い。
【００３７】
図５は、ＣｏＣ型の半導体装置の組立工程を示す概略断面図である。図５は、図３（ｅ）に示す複合チップ積層体５０を用いて半導体装置を組み立てるまでの手順の一例を示す断面図である。なお、図５は、複数の半導体装置を一括して形成するための組み立て手順の一例を示している。
【００３８】
半導体装置の組み立て時、まずマトリックス状に配置された複数の製品形成部２６を備えた配線基板２０を準備する。製品形成部２６は、各々が半導体装置の配線基板２０となる部位である。各製品形成部２６には所定のパターンの配線が形成されている。各配線は接続パッド２７及びランド２３を除いてソルダーレジスト膜等の絶縁膜２４，２５によって覆われている。この配線基板２０の製品形成部２６同士の間が各半導体装置を個々に切り離す際のダイシングライン２２となる。
【００３９】
配線基板２０の一方の面には、複合チップ積層体５０と接続するための複数の接続パッド２７が形成されている。配線基板２０の他方の面には外部端子となる金属ボールを接続するための複数のランド２３が形成されている。これら接続パッド２７は、配線によって所定のランド２３と接続されている。
【００４０】
接続パッド２７の上にはワイヤバンプ２８が設けられている。ワイヤバンプ２８は、不図示のワイヤボンディング装置を用いて形成することができる。具体的には、ワイヤバンプ２８は、溶融して先端がボール状になったＡｕやＣｕ等のワイヤを、例えば超音波熱圧着法を用いて配線基板２０の接続パッド２７上に接合し、その後、ワイヤを引き切ることで形成され得る。ワイヤバンプ２８を配線基板２０に形成することで、半導体チップ１０の貫通配線１４のサイズの小型化や狭ピッチ化を図ることができる。
【００４１】
配線基板２０の準備が完了すると、図５（ａ）に示すように、配線基板２０の各製品形成部２６上にそれぞれ絶縁性の接着部材２９、例えばＮＣＰ（Non Conductive Paste）を塗布する。
【００４２】
次に、複合チップ積層体５０を、配線基板２０の製品形成部２６上にそれぞれ搭載する（図５（ｂ）参照）。ここでは、複合チップ積層体５０を構成する最上段の半導体チップ１０の各第１のバンプ電極１２と、配線基板２０の各ワイヤバンプ２８とを、例えば熱圧着法を用いて接合する。このとき、配線基板２０上の接着部材２９が複合チップ積層体５０と配線基板２０との間に充填され、配線基板２０と複合チップ積層体５０とが接着固定される。ここで、複合チップ積層体５０の周囲にはテーパ状にＵＦ材４６が形成されているため、接着部材２９の這い上がりを防止できる。
【００４３】
なお、本実施形態では、複合チップ積層体５０と配線基板２０との接続を容易にするために、接続パッド２７上にワイヤバンプ２８を形成する例を示したが、複合チップ積層体５０を構成する最上段の半導体チップ１０の第１のバンプ電極１２と配線基板２０の接続パッド２７とを直接接続してもよい。
【００４４】
複合チップ積層体５０が搭載された配線基板２０は、不図示のトランスファモールド装置の上型と下型から成る成型金型にセットされ、モールド工程に移行する。成型金型の上型には、複数の複合チップ積層体５０を一括して覆う不図示のキャビティが形成され、該キャビティ内に配線基板２０上に搭載された複合チップ積層体５０が収容される。
【００４５】
次に、成型金型の上型に設けられたキャビティ内に加熱溶融させた封止樹脂５２を注入し、複合チップ積層体５０全体を覆うようにキャビティ内に封止樹脂５２を充填する。封止樹脂５２には、例えばエポキシ樹脂等の熱硬化性樹脂を用いることができる。
【００４６】
続いて、キャビティ内を封止樹脂５２で充填した状態で、所定の温度、例えば１８０℃程度でキュアすることで封止樹脂５２を熱硬化させる。これにより、図５（ｃ）に示すように複数の製品形成部２６上に搭載された各複合チップ積層体５０を一括して覆う封止樹脂５２が形成される。さらに、所定の温度でベークすることで、封止樹脂５２は完全に硬化される。
【００４７】
本実施形態では、複合チップ積層体５０を構成する半導体チップ１０同士の間の隙間をＵＦ材４６で封止した後、複合チップ積層体５０全体を覆う封止樹脂５２を形成するため、半導体チップ１０どうしの隙間でボイドが発生することを抑制できる。
【００４８】
封止樹脂５２を形成した後、ボールマウント工程に移行し、図５（ｄ）に示すように配線基板２０に形成されたランド２３に、半導体装置の外部端子となる導電性の金属ボール５４、例えば半田ボールを接続する。金属ボール５４は、配線基板２０の各ランド２３と一致する位置に複数の吸着孔を備えたマウントツールを用いて実装することができる。マウントツールで複数の金属ボール５４を吸着保持し、各金属ボール５４にフラックスを転写した後、各金属ボール５４を配線基板２０のランド２３上に一括して搭載して良い。
【００４９】
全ての製品形成部２６に対して金属ボール５４を搭載した後、配線基板２０をリフローすることで各金属ボール５４と各ランド２３とを接続する。
【００５０】
金属ボール５４の接続が完了すると、基板ダイシング工程に移行し、所定のダイシングライン２２で個々の製品形成部２６および封止樹脂５２を切断分離する。これにより、半導体装置１を形成することができる。基板ダイシング工程は、封止樹脂５２にダイシングテープを貼着した状態で行うことが好ましい。この場合、配線基板２０および封止樹脂５２の切断分離後、ダイシングテープから半導体装置１をピックアップする。
【００５１】
図６および図７は、複合チップ積層体５０を配線基板２０へフリップチップ実装する第２の実施形態の方法を示す断面図である。図６は、複合チップ積層体５０を構成する最上段の半導体チップ１０に設けられた第１のバンプ電極１２に半田層を形成する工程を示している。複合チップ積層体５０は、図３（ｅ）に示すものと同様の構成である。
【００５２】
複合チップ積層体５０を配線基板２０へフリップチップ実装する前に、複合チップ積層体５０の最上段の半導体チップ１０の第１のバンプ電極１２上に半田層を形成する。まず、半田転写工程として、図６（ａ）に示すように、半田転写シート６０をステージ６４上に保持する。半田転写シート６０は、基材６１と、基材６１の表面に設けられた粘着層６２と、を備えている。基材６１は、ＰＥＴからなる基材を用いることが出来る。粘着層６２の上には半田粉末６２が均一に配置されている。半田粉末６２は、例えば４μｍ径の大きさであって良い。半田転写シート６０は、ステージ６４に設けられた不図示のヒータ等の加熱機構により４０℃程度に加熱される。
【００５３】
次に、例えばボンディングツール１６０により複合チップ積層体５０を保持する。ボンディングツール１６０は、複合チップ積層体５０の最下段の半導体チップ１０の裏面１０ｂ側を保持することが好ましい。ボンディングツール１６０にはヒータ等の加熱機構が設けられている。複合チップ積層体５０を２００℃程度に加熱した状態で、ボンディングツール１６０を下方に移動させ、複合チップ積層体５０の最上段の半導体チップ１０の第１のバンプ電極１２を半田粉末６３に接触させる（図６（ｂ）参照）。
【００５４】
最上段の半導体チップ１０の第１のバンプ電極１２は２００℃程度に加熱されているため、第１のバンプ電極１２が半田粉末６３に接触すると、半田粉末６３が溶融する。溶融した半田は、表面張力により第１のバンプ電極１２に付着する。
【００５５】
ボンディングツール１６０を上方に移動させると、溶融した半田がバンプ電極１２に吸い上げられ、バンプ電極１２の先端に半田が転写される。その後、複合チップ積層体５０をリフローすることで、バンプ電極１２の先端に実質的に半球状の半田層６６が形成される（図６（ｃ）参照）。
【００５６】
次に、図７（ａ）に示すように、複合チップ積層体５０の最上段の半導体チップ１０に形成された半田層６６に対してプラズマ処理を実施する。これにより、半田層６６に形成されている酸化膜を除去し、半田層６６の表面を活性化することができる。
【００５７】
プラズマ処理された複合チップ積層体５０は、後述するフリップチップ実装（二次ＦＣ実装）が終わるまでの間、窒素雰囲気のような低酸素雰囲気または無酸素雰囲気中に保持されるのが望ましい。これにより、半田層６６の表面が再び酸化されることを防止することができる。
【００５８】
次に、図７（ｂ）に示すように、プラズマ処理された複合チップ積層体５０の最下段の半導体チップ１０側をボンディングツール１６０で保持する。そして、複合チップ積層体５０を、予め配線基板２０上に実装されたチップ７０にフリップチップ実装（二次ＦＣ実装）する。配線基板２０上に実装されているチップ７０は、例えばロジックチップであって良い。
【００５９】
チップ７０は、どのような構成であっても良いが、図７（ｂ）に示す例では、その両面にバンプ電極７１，７２を有している。バンプ電極７１，７２同士は、貫通配線７３を介して電気的に接続されている。
【００６０】
配線基板２０は、図５（ａ）に示すものと同様の構成である。チップ７０の一方の面に形成されているバンプ電極７２は、ワイヤバンプ２８を介して配線基板２０の接続パッド２８に接続されている。チップ７０と配線基板２０との間の隙間には、ＮＣＰ等の接着部材２９が充填されている。
【００６１】
二次ＦＣ実装では、複合チップ積層体５０の最上段の半導体チップ１０の第１のバンプ電極１２が、半田層６６を介して、チップ７０のバンプ電極７１に接続される。二次ＦＣ実装前に、例えばＮＣＰのような接着部材７２をチップ７０上に供給することが好ましい。接着部材７２は、複合チップ積層体５０の二次ＦＣ実装にともない、チップ７０とチップ積層体５０との間で広がる。これにより、接着部材７２は、チップ７０とチップ積層体５０との間に充填される。
【００６２】
本実施形態の方法では、二次ＦＣ実装前に複合チップ積層体５０の半田層６６をプラズマ処理するため、フラックスを用いることなく、良好にバンプ電極１２，７１同士を接続できる。フラックスを用いないため、狭ピッチのバンプ電極が形成された半導体チップであっても、バンプ電極１２，７１付近にフラックス残渣が生じることを防止できる。
【００６３】
また、フラックス残渣が存在しないため、チップ７０とチップ積層体５０の間に充填される接着部材７６と、バンプ電極１２，７１との密着性を低下させることがない。その結果、チップ７０と複合チップ積層体５０との間に接着部材７６を良好に充填できる。
【００６４】
二次ＦＣ実装後、図５（ｃ）〜図５（ｅ）に示すプロセスと同様にして、封止樹脂５２を形成し、ダイシングを実施することで、ＣｏＣ型の半導体装置を形成することができる。
【００６５】
第１の実施形態および第２の実施形態では、半田層１５，６６をプラズマ処理した後にフリップ実装を行う。このプラズマ処理の前からフリップチップ実装が終わるまでの間、半導体チップ１０またはチップ積層体５０は、低酸素雰囲気または無酸素雰囲気中に置かれることが好ましい。
【００６６】
図８は、プラズマ処理の開始前からフリップチップ実装が終了するまでの間、半導体チップ１０を、窒素を主成分とする窒素雰囲気中に置く方法の一例を示している。図８に示すように、窒素雰囲気を収容するチャンバ８２内に、プラズマ発生源８０とボンディングツール８４とが設けられている。また、チャンバ８２内には、半導体チップ１０ａを積載するステージ８６が設けられている。
【００６７】
半導体チップ１０ｂの第２のバンプ電極１３の表面の半田層１５をプラズマ処理した後、直ちにボンディングツール１０ｂで半導体チップ１０ｂを保持し、ステージ８６上の別の半導体チップ１０ａにＦＣ実装することができる。
【００６８】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６９】
例えば、上記実施形態では、半田層１５，６６の表面の酸化膜の除去を行うために、プラズマ処理を実施した。しかしながら、バンプ電極１３，１２の表面の半田層１５，６６を研磨することにより酸化膜を除去しても良い。
【００７０】
また、上記実施形態では、貫通配線を有する半導体チップについて説明したが、貫通配線を有しない半導体チップに本発明を適用することも可能である。
【符号の説明】
【００７１】
１０    半導体チップ
１１    半導体基板
１２    第１のバンプ電極
１３    第２のバンプ電極
１４    貫通配線
１５    半田層
１６    酸化膜
１８    電極パッド
２０    配線基板
２６    製品形成部
２９    接着部材
３０    ポスト部
３１    第１のめっき層
３２    第２のめっき層
４０    チップ積層体
４６    アンダーフィル材
５０    複合チップ積層体
５２    封止樹脂
５４    金属ボール
６０    半田転写シート
６１    基材
６２    粘着層
６３    半田粉末
６６    半田層
７０    チップ
７１    バンプ電極
７２    バンプ電極
７３    貫通配線
７６    接着部材
８０    プラズマ発生源
８２    チャンバ
【図１】
2013247194.tif 000003
【図２】
2013247194.tif 000004
【図３】
2013247194.tif 000005
【図４】
2013247194.tif 000006
【図５】
2013247194.tif 000007
【図６】
2013247194.tif 000008
【図７】
2013247194.tif 000009
【図８】
2013247194.tif 000010