(57)【要約】【課題】従来よりもさらに高速度の撮影が可能な固体撮像素子を提供する。【解決手段】裏面入射された信号光を光電変換するＰＤ１１、信号電荷を電圧信号に変換するＦＤ１３、ソースフォロアアンプ１５等を含む各画素１に隣接して、複数コマ分の画像信号を蓄積するメモリ部２を配置する。メモリ部２は、ＣＣＤレジスタ２Ｂと、該レジスタ２Ｂの各ＣＣＤ２２にそれぞれ直接的に電圧信号を書き込むためのスイッチ２１を含む。撮影時には１コマの画像信号が得られる毎に、閉成した１個のスイッチ２１を通してＣＣＤ２２に信号を順番に書き込んでいく。信号読み出し時にはＣＣＤの電荷転送を利用する。この撮像素子では、各画素１とメモリ部２とが近いので両者を接続する配線は短く、アンプ１５の負荷が小さいために低駆動電流で高速の書き込みが可能である。また撮影時にはＣＣＤ２２は駆動されないので消費電力も少ない。【選択図】図１
2013247137.tif 000002
【特許請求の範囲】
【請求項１】
a)光を受光して信号電荷を生成する光電変換部、前記信号電荷を電圧信号に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部へ信号電荷を転送する転送部、前記電荷電圧変換部の信号電荷をリセットするリセット部、及び、前記電荷電圧変換部による電圧信号を出力する増幅部、をそれぞれ含み、アレイ状に配置された複数の画素と、
b)前記複数の画素のそれぞれに対応して、各画素に隣接して又は近接して配置されたＮ（ただし、Ｎは２以上の整数）段の電荷結合素子からなる信号記憶部と、
c)各画素の前記増幅部から出力される電圧信号を、その画素に対応付けられた前記信号記憶部の少なくとも２つの電荷結合素子に選択的に書き込むための電圧書込み部と、
を備えることを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子であって、
前記電圧書込み部は、前記信号記憶部を構成するＮ段の電荷結合素子の全てに対し電圧信号を選択的に書き込み可能に設けられていることを特徴とする固体撮像素子。
【請求項３】
請求項２に記載の固体撮像素子であって、
前記増幅部の出力端と導電性配線を介して接続され、前記信号記憶部を構成するＮ段のＣＣＤのＭ（ただし、Ｍは１以上の整数）個おきに配置された第１導電型の半導体領域である信号中継部をさらに備え、１個の信号中継部と連続するＭ＋１個のＣＣＤとの間にそれぞれ前記電圧書込み部が設けられていることを特徴とする固体撮像素子。
【請求項４】
請求項１に記載の固体撮像素子であって、
前記電圧書込み部は、前記信号記憶部を構成するＮ段の電荷結合素子のＬ（ただし、Ｌは１以上の整数）個おきに電圧信号を選択的に書き込み可能に設けられていることを特徴とする固体撮像素子。
【請求項５】
請求項１〜４のいずれかに記載の固体撮像素子であって、
一方向に配列された複数の画素のそれぞれに対応したＮ段の電荷結合素子を１つのシフトレジスタとして機能させ、該電荷結合素子の電荷転送により信号読み出しが行われるようにしたことを特徴とする固体撮像素子。
【請求項６】
請求項１〜５のいずれかに記載の固体撮像素子であって、
少なくとも前記信号記憶部は半導体基板の表面側に配置され、該半導体基板の裏面側から光が入射される裏面照射型であることを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子に関し、さらに詳しくは、破壊、爆発、燃焼などの高速の現象を撮影するために好適な、高速動作が可能である固体撮像素子に関する。
【背景技術】
【０００２】
爆発、破壊、燃焼、衝突、放電など、様々な現象を解析するためにはこうした現象を高速で撮影する必要があり、より詳細な現象の把握や解析のために撮影速度の高速化や画像の鮮明化などの要求は近年ますます高まっている。このような高速撮影を目的として、従来、様々な構造或いは駆動方式の固体撮像素子が開発されたり提案されたりしている。
【０００３】
例えば特許文献１及び非特許文献１に記載の固体撮像素子は、画素周辺記録型固体撮像素子（In-situ Storage Image Sensor :ISIS）と呼ばれる撮像素子を裏面照射型としたものである。該撮像素子において、各画素の動作原理はＣＣＤ（=Charge Coupled Device、電荷結合素子）型撮像素子と同様である。即ち、基板裏面への信号光の入射によってシリコン中に発生した電子（信号電荷）は、バイアス電圧によりドリフトして基板のおもて面に形成された電荷収集用ポリシリコン電極下に集積される。この状態で、ＣＣＤ用ポリシリコン電極に４相のシフトパルス信号が印加されると、電荷収集用ポリシリコン電極下に集積されている電子は内部メモリであるＣＣＤレジスタに順次転送される。こうして、撮影時には１コマずつ画像信号をＣＣＤレジスタに格納してゆき、撮影が終了した後にＣＣＤレジスタに格納されている複数コマ分の画像信号を素子外部へと読み出す。
【０００４】
この撮像素子では、裏面照射型であるために一般のおもて面照射型の素子に比べて光入射開口を増大させることができ、また、基板おもて面側におけるＣＣＤや配線等の配置や構造の自由度を高めることができる。また、電荷収集用ポリシリコン電極下に集積された電子はＣＣＤにより完全に転送されるため、電子が集積される部分での熱ノイズの発生がなく、残像も生じない。さらにまた、暗電流の影響もなく、ＣＭＯＳ型撮像素子で問題となるようなｋＴＣノイズの問題もないといった利点がある。
【０００５】
しかしながら、上記撮像素子では、１コマ分の画像信号を新たにＣＣＤレジスタに格納する際に該レジスタを構成するＣＣＤが殆ど全て駆動されるため、消費電力が大きい。また、駆動速度を上げようとすると発熱が大きくなり、それが駆動速度を上げる際の一つの制約要因となる。さらにまた、構造上、ＣＣＤレジスタにシフトパルス信号を印加するための金属配線が長くなるため、駆動速度を上げていくと、特に信号供給源からの距離が離れている基板中央部付近において、金属配線の負荷（抵抗及び容量）の影響によりシフトパルス信号の振幅が小さくなってしまう。その結果、一部のＣＣＤレジスタにおいて電子の転送が完全には行われなくなり、残像が発生することになる。こうした制約要因のために、非特許文献１によれば、１６万画素の撮像素子において最高撮像速度は４００万コマ／秒程度であるとされている。
【０００６】
一方、撮像素子の高速化の別のアプローチとして、特許文献２及び非特許文献２等に記載された固体撮像素子がある。この撮像素子は上記撮像素子のようなＣＣＤ型ではなくＣＭＯＳ型撮像素子であり、フォトダイオードを含む画素が二次元的に配置された画素領域とは別に、各画素で得られた画素信号を複数コマ分格納するメモリが配置された記憶領域を備え、各画素とそれに対応するメモリとはそれぞれ金属配線により接続される。各画素において、光照射に対して光電変換により生成された信号電荷はフローティングディフュージョンにおいて電圧信号に変換され、ソースフォロアアンプを経て、記憶領域内のメモリの１つに書き込まれる。画素内のフローティングディフュージョンで発生するリセットノイズは画素内に設けられたノイズ除去手段で実施される相関二重サンプリングにより除去される。また、各画素におけるソースフォロアアンプの閾値電圧のばらつき等に起因して固定パターンノイズが発生するが、これは、ノイズ信号とノイズ信号を含む画像信号とを別々にメモリに格納して後で演算処理することで除去される。
【０００７】
この撮像素子では、１コマの画像信号を新たにメモリに格納する際に、その記憶先のメモリに対応した１つのスイッチを駆動すればよいだけである。そのため、別のコマの画像信号が格納されるメモリに接続されたスイッチは駆動されず、消費電力を抑えることができるとともに駆動速度を上げても消費電力の増大に伴う発熱の問題が生じにくいという利点がある。
【０００８】
しかしながら、上記ＣＭＯＳ型撮像素子においては、次のような問題がある。即ち、画素領域と記憶領域とは半導体基板上で空間的に離れて配置されており、両者の間は多数の金属配線で以て接続されているので、この金属配線は細く且つ長いものとなる。そのため、この金属配線の抵抗負荷や容量負荷が画素で得られた信号をメモリに書き込む際の速度を上げる上での制約となる。こうした要因により、非特許文献２によれば、１０万画素の撮像素子における最高撮像速度は２０００万コマ／秒程度である。また、この撮像素子では、各メモリから蓄積されている信号を読み出すための出力配線が長くなってその寄生容量が大きくなる傾向にあるため、メモリから読み出された電圧信号が伝送途中で降下してしまい、それが感度低下の一因となるという問題もある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開2006-121058号公報
【特許文献２】特許第4844853号公報
【非特許文献】
【００１０】
【非特許文献１】江藤ほか４名、「1,600万枚／秒の裏面照射撮像素子」、映像メディア学会誌、Vol.65、No.3、2011年、pp.349-353
【非特許文献２】栃木（Y. Tochigi）ほか９名、「ア・グローバル・シャッター・シーモス・イメージ・センサ・ウィズ・リードアウト・スピード・オブ・バースト・1Tpixel/s・アンド・コンティニュアス・780Mpixel/s（A Global Shutter CMOS Image Sensor with Read-out Speed of Burst 1Tpixel/s and Continuous 780Mpixel/s）」、ISSCC2012、2012年2月
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記例示した従来の固体撮像素子はいずれも、現時点においてかなり高速な撮像素子であるといえる。しかしながら、近年のさらなる高速化の要求に応えるには、１０万画素以上の固体撮像素子で４０００万コマ／秒程度以上の最高撮像速度を実現できることが望ましく、上述したような従来の構造の撮像素子では限界がある。
【００１２】
本発明はこうした課題に鑑みて成されたものであり、その主な目的は、ノイズ特性や感度など画質に関して従来と同程度のレベルを維持しながら、従来の高速撮影対応の撮像素子に比べても充分に高速の撮影が可能な、固体撮像素子を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために成された本発明に係る固体撮像素子は、
a)光を受光して信号電荷を生成する光電変換部、前記信号電荷を電圧信号に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部へ信号電荷を転送する転送部、前記電荷電圧変換部の信号電荷をリセットするリセット部、及び、前記電荷電圧変換部による電圧信号を出力する増幅部、をそれぞれ含み、アレイ状に配置された複数の画素と、
b)前記複数の画素のそれぞれに対応して、各画素に隣接して又は近接して配置されたＮ（ただし、Ｎは２以上の整数）段の電荷結合素子（ＣＣＤ）からなる信号記憶部と、
c)各画素の前記増幅部から出力される電圧信号を、その画素に対応付けられた前記信号記憶部の少なくとも２つの電荷結合素子に選択的に書き込むための電圧書込み部と、
を備えることを特徴としている。
【００１４】
本発明に係る固体撮像素子において、各画素に含まれる光電変換部は典型的にはフォトダイオードであり、電荷電圧変換部はフローティングディフュージョンであり、転送部は転送トランジスタであり、増幅部はソースフォロアアンプである。これ以外に、各画素は、相関二重サンプリングによるノイズ除去を行うための素子を含むようにしてもよい。即ち、各画素内の回路構成は、従来のＣＭＯＳ型撮像素子における画素の構成とすることができる。一方、信号記憶部は基本的にはＣＣＤ構造であるが、１個の画素の増幅部から出力された電圧信号が電圧書込み部を介して一系列であるＣＣＤ列中の複数のＣＣＤに選択的に書き込み可能であるような特徴的な構成となっている。電圧書込み部としては例えばゲート電極によるスイッチを用いることができる。
【００１５】
本発明の第１の態様による固体撮像素子において、前記電圧書込み部は、前記信号記憶部を構成するＮ段のＣＣＤの全てに対し電圧信号を選択的に書き込み可能に設けられている構成である。
【００１６】
即ち、第１の態様では、画素毎に設けられた信号記憶部を構成するＮ段のＣＣＤの全てに対し、増幅部から出力される電圧信号を直接的に、つまりは他のＣＣＤを介することなく選択的に書き込むことができる。したがって、各画素において１コマ（１フレーム）の画像信号（画素信号）が得られる毎に、その画素に対応する信号記憶部のＮ段のＣＣＤに順番に信号を書き込んでいくように電圧書込み部を動作させることで、信号記憶部におけるシフト動作を行うことなく各ＣＣＤに画像信号を書き込むことができる。
【００１７】
上記第１の態様では、各画素の増幅部の出力端と複数の、つまりＮ段のＣＣＤ毎に設けられたＮ個の電圧書込み部とをそれぞれ金属配線等の導電性の配線により接続してもよいが、増幅部が駆動する負荷容量を小さくするためには、配線はできるだけ短いほうが好ましい。
【００１８】
そこで、上記第１の態様においては、前記増幅部の出力端と導電性配線を介して接続され、前記信号記憶部を構成するＮ段のＣＣＤのＭ（ただし、Ｍは１以上の整数）個おきに配置された第１導電型の半導体領域である信号中継部をさらに備え、１個の信号中継部と連続するＭ＋１個のＣＣＤとの間にそれぞれ前記電圧書込み部が設けられている構成とするとよい。第２導電型半導体である基板が例えばｐ型であるときに、上記第１導電型とはｎ型である。
【００１９】
この構成において、増幅部が駆動する負荷容量は、該増幅部の１つの出力端と複数の信号中継部とを接続する導電性配線及びその複数の信号中継部自体の寄生容量であるが、例えば、複数の信号中継部を連鎖的に繋ぐように配設することで、信号中継部を設けない場合と比べて導電性配線は大幅に短くなるし、信号中継部の数も少なくて済むので、増幅部が駆動する負荷容量は減少する。それによって、増幅部から供給する駆動電流を減らしながら信号記憶部への電圧信号の書き込みの高速化を図ることができる。
【００２０】
なお、上記構成では、Ｍを大きくするほど増幅部が駆動する負荷容量は小さくなる。しかしながら、信号記憶部では信号を順送りできるようにＮ段のＣＣＤを配置する必要があり、Ｍを大きくすると、信号記憶部、電圧書込み部、及び信号中継部のレイアウトが困難になる。そのため、通常、Ｍの値は１乃至３程度が適当である。即ち、信号転送方向に隣接する２乃至４個のＣＣＤを１組とし、組毎に１個の信号中継部が配置される構成が適当である。
【００２１】
また本発明の第２の態様による固体撮像素子において、前記電圧書込み部は、前記信号記憶部を構成するＮ段のＣＣＤのＬ（ただし、Ｌは１以上の整数）個おきに電圧信号を選択的に書き込み可能に設けられている構成である。
【００２２】
即ち、この第２の態様では、Ｎ段のＣＣＤから成る１つの信号記憶部において、信号転送方向に隣接するＬ＋１個のＣＣＤの中で１個のＣＣＤに対してのみ、増幅部から出力される電圧信号を直接的に、つまりは他のＣＣＤを介することなく選択的に書き込むことができる。換言すれば、上記Ｌ＋１個のＣＣＤの中で１個を除く他のＬ個のＣＣＤに対しては増幅部から出力される電圧信号を直接的に書き込むことができないため、それらＣＣＤにはシフト動作により電圧信号を転送する必要がある。
【００２３】
そこで、第２の態様の固体撮像素子では、各画素において１コマの画像信号（画素信号）が得られる毎に、該画素に対応する１つの信号記憶部において、電圧信号を直接的に書き込み可能なＣＣＤに対して順番に信号を書き込むように電圧書込み部を動作させ、それらＣＣＤに対する書き込みが一巡したならば（それぞれ１回ずつ実行されたならば）、信号記憶部においてＣＣＤによるシフト動作を１回だけ行うことで、先に書き込まれた電圧信号をそれぞれ隣接するＣＣＤに転送する。これにより、電圧書込み部に接続されているＣＣＤは実質的に空になる（厳密には、シフト方向とは逆方向のＣＣＤから転送されてきた信号が格納された状態である）から、再び、１コマの画像信号が得られる毎に電圧書込み部を順次動作させて各コマの画像信号を書き込んでゆく。
【００２４】
このように、電圧信号を直接的に書き込み可能であるＣＣＤに対する書き込みが一巡する毎に信号記憶部においてシフト動作を１回行うような駆動制御を１回以上繰り返すことで、各信号記憶部の全てのＣＣＤを利用した画像信号の記憶が可能となる。この第２の態様では、第１の態様とは異なり、連続的な撮影により取得した画像信号を素子内部で記憶するために信号記憶部におけるシフト動作を行う必要はあるものの、そのシフト動作の実行回数は従来のISIS等のＣＣＤ型撮像素子に比べると格段に少なくて済む。それにより、第１の態様ほどではないものの、消費電力を抑えることができ、シフト動作の時間間隔も広いので発熱量も抑えることができる。
【００２５】
また本発明に係る固体撮像素子において、好ましくは、一方向に配列された複数の画素のそれぞれに対応したＮ段のＣＣＤを１つのシフトレジスタとして機能させ、該ＣＣＤの電荷転送により信号読み出しが行われるようにするとよい。この構成によれば、高速性が要求されない信号読み出し動作は通常のＣＣＤ型撮像素子と同様に行えばよいので、簡単な駆動制御で読み出しを行うことができる。
【００２６】
なお、本発明に係る固体撮像素子は、各画素に隣接して又は近接して信号記憶部が配置されているため、それら回路素子が配置された半導体基板のおもて面を受光面とすると開口率を上げることが難しい。そこで、好ましくは、少なくとも信号記憶部は半導体基板のおもて面側に配置され、該半導体基板の裏面側から光が入射される裏面照射型の構成とするとよい。
【発明の効果】
【００２７】
本発明に係る固体撮像素子によれば、各画素と該画素で得られた電圧信号を記憶するための信号記憶部とが近接しているので、両者の間を接続する導電性配線が短くて済み、そうした配線等による負荷抵抗や負荷容量が小さい。したがって、増幅部による電圧信号をＣＣＤに書き込む際の駆動電流を抑えながら、高速の書き込みを実現することができる。また、特に第１の態様による固体撮像素子によれば、各画素で得られた電圧信号を信号記憶部に書き込む際にはＣＣＤのシフト動作は不要であるので、高速のシフト動作による電荷転送不良に起因する残像の問題は生じない。また、各画素においては、１コマの画像信号の書き込みに際して１つの電圧書込み部が選択的に駆動されるだけであるため、信号記憶部にＣＣＤを用いながら、消費電力を大幅に低減することができる。さらにまた、信号記憶部にＣＣＤを用いたことで、信号記憶部から電圧信号を読み出す際に、出力配線の寄生容量に起因する電圧低下等の問題は生じず、高感度の信号を得ることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施例である固体撮像素子の概略構成図。
【図２】第１実施例の固体撮像素子における１個の画素の回路構成及びこれに対応する一部のＣＣＤレジスタの概略レイアウトを示す平面図。
【図３】第１実施例の固体撮像素子における１個の画素の概略断面図。
【図４】第１実施例の固体撮像素子における電圧書込みスイッチの駆動制御のための配線を示す平面図。
【図５】第２実施例の固体撮像素子における１個の画素の回路構成及びこれに対応する一部のＣＣＤレジスタの概略レイアウトを示す平面図。
【図６】本発明の第３実施例である固体撮像素子の概略構成図。
【図７】第３実施例の固体撮像素子における撮影時のＣＣＤレジスタへの書込み動作を説明するための模式図。
【図８】第３実施例の固体撮像素子における１個の画素の回路構成及びこれに対応する一部のＣＣＤレジスタの概略レイアウトを示す概略平面図。
【図９】第４実施例の固体撮像素子におけるＣＣＤレジスタの概略レイアウトを示す平面図。
【発明を実施するための形態】
【００２９】
以下、本発明に係る固体撮像素子のいくつかの実施例について、添付図面を参照して説明する。
【００３０】
まず、第１実施例による固体撮像素子の回路構成及び構造について、図１〜図４により説明する。図１は第１実施例の固体撮像素子の概略構成図、図２は１個の画素の回路構成及びこれに対応する一部のＣＣＤレジスタの概略レイアウトを示す平面図、図３は１個の画素の概略断面図、図４は電圧書込みスイッチの駆動制御のための配線を示す平面図である。
【００３１】
本実施例の固体撮像素子において、半導体基板上には、ｎ行、ｍ列の合計ｎ×ｍ個の画素１が二次元アレイ状に配置されている。配置される画素の数、つまり上記ｎ及びｍの値はそれぞれ任意に決めることができる。これらの値を大きくすれば画像の解像度は上がるが、その反面、チップ全体面積が大きくなるか、或いはチップ全体面積が変わらないとすると１画素当たりのチップ面積が小さくなる。
【００３２】
図１及び図２に示すように、１個の画素１は、フォトダイオード１１、転送トランジスタ１２、フローティングディフュージョン１３、リセットトランジスタ１４、ソースフォロアアンプ１５、を含む。フォトダイオード１１は光を受けて光電荷（信号電子）を生成するものであり、本発明における光電変換部に相当する。フローティングディフュージョン１３は信号電子を一時的に蓄積するとともにこれを電圧信号に変換するものであり、本発明における電荷電圧変換部に相当する。転送トランジスタ１２は信号電子をフローティングディフュージョン１３に転送するためのものであり、本発明における転送部に相当する。リセットトランジスタ１４はフローティングディフュージョン１３に蓄積された信号電子を排出するためのものであり、本発明におけるリセット部に相当する。ソースフォロアアンプ１５は、フローティングディフュージョン１３で変換された電圧信号を画素１外部の信号線に出力するためのものであり、本発明における増幅部に相当する。
【００３３】
ソースフォロアアンプ１５は、増幅トランジスタ１５１と、該増幅トランジスタ１５１の負荷となる電流源トランジスタ１５３と、増幅トランジスタ１５１に流れる電流のオン・オフを制御する選択トランジスタ１５２、を含む。図２では煩雑になるために記載を省略しているが、転送トランジスタ１２、リセットトランジスタ１４、及び、選択トランジスタ１５２のゲート端子には、それぞれφＴ、φＲ、φＸなる制御信号を供給するための駆動ラインが接続される。これら駆動ラインは全ての画素１に共通である。これにより、全ての画素１において電荷蓄積動作等のための駆動が同時に実行される。
なお、ソースフォロアアンプ１５において、選択トランジスタ１５２は基本的な動作を行う上で省略することができるが、信号を出力する以外の期間において選択トランジスタ１５２をオフすることにより、電流源トランジスタ１５３から増幅トランジスタ１５１に電流が流れないようにして電流消費を抑えることができる。
【００３４】
本実施例の固体撮像素子は裏面照射型の固体撮像素子であり、図３に示すように、回路素子や金属配線が配置されたシリコン半導体基板１００のおもて面（図３で上方の面）とは反対側の基板裏面（図３で下方の面）が受光面１０１となっている。この受光面１０１に対して外部より信号光が入射すると、半導体基板１００中に侵入した信号光は該基板１００中に形成されているフォトダイオード１１に到達し、その信号光の強度に応じた量の信号電子（光電荷）が発生する。このように裏面照射型とすることで、開口率を上げることができ、感度を向上させるのに有利である。
【００３５】
上述したように二次元アレイ状に配置された画素１それぞれに対し、隣接してメモリ部２が設けられている。メモリ部２は、複数のＣＣＤ２２が縦列的に接続されたＣＣＤレジスタ２Ｂと、画素１内のソースフォロアアンプ１５から出力される電圧信号をＣＣＤレジスタ２Ｂの各ＣＣＤ２２に対してそれぞれ直接的に書き込むための書込みスイッチ部２Ａと、を含む。書込みスイッチ部２Ａは、それぞれ一端がＣＣＤ２２に接続され、他端が共通に接続されてソースフォロアアンプ１５の出力端に至るＣＣＤ２２と同数の電圧書込みスイッチ２１を含む。ソースフォロアアンプ１５からの出力は電圧信号であるため、書込みスイッチ部２Ａ中の１つの電圧書込みスイッチ２１を閉成し他の電圧書込みスイッチ２１を開成すると、その閉成された電圧書込みスイッチ２１に接続されたＣＣＤ２２に電圧信号がオーバーライトされる。
【００３６】
メモリ部２の平面的なレイアウトは図２に示すようになっている。即ち、１個の画素１に対応した１つのＣＣＤレジスタ２Ｂを構成するＣＣＤ２２は２相駆動ＣＣＤであり、各ＣＣＤ２２は１相目転送ゲート電極２２ａと２相目転送ゲート電極２２ｂを含む。基本的には、１相目転送ゲート電極２２ａ直下の半導体領域に形成される空乏層に信号電荷（電子）が集積され、２相目転送ゲート電極２２ｂ直下の半導体領域に形成される転送ゲートを通して隣接するＣＣＤ２２に電荷は転送される。
【００３７】
本実施例では、隣接する２個のＣＣＤ２２が１組とされ、図示するように、組である２個のＣＣＤ２２の１相目転送ゲート電極２２ａは、その間の１つの２相目転送ゲート電極２２ｂを挟んで対向するコーナー部がそれぞれ斜めに切り落とされた略矩形状である。そして、その２個のＣＣＤ２２の１相目転送ゲート電極２２ａにおいて斜めに切り落とされたコーナー部の間に、信号電荷を一時的に保持する第１導電型の半導体領域である信号中継部２３が形成され、その信号中継部２３と２個のＣＣＤ２２の１相目転送ゲート電極２２ａとの間にそれぞれ電圧書込みスイッチ２１が設けられている。したがって、電圧書込みスイッチ２１は各ＣＣＤ２２に対して設けられているが、信号中継部２３はＣＣＤ２２及び電圧書込みスイッチ２１の２個毎に設けられている。なお、ここで、信号中継部２３の第１導電型とは、第２導電型半導体である基板がｐ型である場合にはｎ型である。
【００３８】
画素１内のソースフォロアアンプ１５の出力端から引き出された金属配線２４は、該画素１に対応するメモリ部２に含まれる全ての信号中継部２３に対して接続されている。これにより、回路的には、図１中に示すように、１個の画素１内のソースフォロアアンプ１５の出力端に対して、該画素１に対応する１個のメモリ部２内の全ての電圧書込みスイッチ２１の一端が並列的に接続されることになる。もちろん、信号中継部２３をＣＣＤ２２毎に設けてもよいが、信号中継部２３は半導体基板中の拡散層であるため金属配線２４に比べて寄生容量が大きい。そこで、本実施例のように、複数（この例では２つ）のＣＣＤ２２及び電圧書込みスイッチ２１に対して信号中継部２３を共通化することで、ソースフォロアアンプ１５の負荷容量を低減することができる。
【００３９】
図４に示すように、各画素１に対応したメモリ部２内の同じ位置にある電圧書込みスイッチ２１には、それぞれ同一の駆動信号線５１ａ、５１ｂ、…が接続されており、駆動信号線５１ａ、５１ｂ、…を通して書込みスイッチ走査部５から供給される駆動信号により同時に開成又は閉成する。これにより、全てのメモリ部２において、例えば図中で＃１の符号が付された１番目のＣＣＤ２２に接続された電圧書込みスイッチ２１は同時に閉成し、その１番目のＣＣＤ２２に対して同時に電圧信号が書き込まれる。つまり、全画素１で一斉にＣＣＤレジスタ２Ｂへの画像信号の書き込みが行える。
【００４０】
また、上述したように画素１毎にメモリ部２が設けられているが、各メモリ部２は独立しているわけではなく、図１に示すように、垂直方向に配列された画素１に対応したメモリ部２内のＣＣＤレジスタ２Ｂは縦続的に接続されており、実質的に１列の垂直転送レジスタを構成している。そして、水平方向に並んだ複数の垂直転送レジスタの出力はＣＣＤからなる水平転送レジスタ３にそれぞれ入力され、水平転送レジスタ３の出力信号はアンプ４を介して素子の外部（又は同じ基板上の撮像部以降の機能ブロック）へ出力される。
【００４１】
本実施例の固体撮像素子では、各画素１のフォトダイオード１１で光電変換により得られた画像信号を素子の外部に読み出すことなく、各メモリ部２におけるＣＣＤレジスタ２ＢのＣＣＤ２２の段数の分だけ連続的に取り込むことができる。したがって、ＣＣＤレジスタ２ＢのＣＣＤ２２がＮ段であれば、Ｎコマの高速連続撮影が可能である。次に、本実施例の固体撮像素子の駆動方法とその駆動に対応した動作を説明する。
【００４２】
各画素１において、光電荷蓄積を行う前に、共通の制御信号であるφＴ、φＲをハイレベルとし、転送トランジスタ１２及びリセットトランジスタ１４を共にオンする。これにより、フローティングディフュージョン１３はリセット（初期化）される。またこのとき、フォトダイオード１１は完全に空乏化された状態にある。次いでφＲをローレベルにしてリセットトランジスタ１４をオフすると、フォトダイオード１１に入射した光により発生した信号電子が転送トランジスタ１２を通してフローティングディフュージョン１３に流れ込み蓄積される。このとき、共通の制御信号であるφＸをローレベルとし選択トランジスタ１５２をオフ状態に維持することで、増幅トランジスタ１５１に流れる電流を遮断して省電力化を図ることができる。
【００４３】
所定の光電荷蓄積時間（露光時間）が経過したならば、φＸをハイレベルとしてフローティングディフュージョン１３に蓄積されている電子量に応じた電圧信号をソースフォロアアンプ１５から出力させる。このときに例えば、駆動信号線５１ａを通してＣＣＤ２２（＃１）に接続された電圧書込みスイッチ２１のみを閉成させ、それ以外のＣＣＤ２２に接続された電圧書込みスイッチ２１を開成状態にしておくと、ソースフォロアアンプ１５から出力された電圧信号がＣＣＤ２２（＃１）に書き込まれる。これにより、各画素１で得られた１コマ分の画像信号がＣＣＤレジスタ２Ｂ中の１つのＣＣＤ２２に記憶される。
【００４４】
上述したように、画素１毎にメモリ部２が隣接して、つまりは空間的にごく近くに配置されているため、ソースフォロアアンプ１５の出力端とメモリ部２とを接続する金属配線２４は短い。また、１個のメモリ部２において金属配線２４に接続される信号中継部２３の数も抑えられているので該信号中継部２３による寄生容量も小さくて済む。このため、ソースフォロアアンプ１５の出力端に対する負荷抵抗や負荷容量は小さく、ＣＣＤ２２に信号を書き込む際の駆動電流を小さくしながら高速の書き込みを行うことができる。
【００４５】
次に、画素１内で同様にしてフォトダイオード１１で光電変換により生成された信号電子がフローティングディフュージョン１３に蓄積されると、先に信号が書き込まれたＣＣＤ２２（＃１）に隣接するＣＣＤ２２（＃２）に接続された電圧書込みスイッチ２１のみが閉成するように駆動信号線５１ｂを通して駆動信号が供給される。それにより、ソースフォロアアンプ１５から出力された電圧信号はＣＣＤ２２（＃２）に書き込まれる。こうして、各画素１において所定の光電荷蓄積時間だけ蓄積された電子量に応じた１コマの画像信号が、ＣＣＤレジスタ２Ｂ中のＮ個のＣＣＤ２２に順番に書き込まれていく。Ｎコマ分の画像信号がＣＣＤレジスタ２Ｂに格納された時点で全てのＣＣＤ２２は満杯になるが、撮影が継続状態である場合には、各画素１で得られた画像信号を再び１番目のＣＣＤ２２（＃１）に書き込む。上述したように、電圧書込みスイッチ２１を通した電圧信号の書き込みであるので、書き込み直前の蓄積電荷をリセットする必要はなく、その蓄積電荷に無関係にオーバーライトが行われる。
【００４６】
ＣＣＤレジスタ２Ｂへの信号書き込みの際には、書き込み対象であるＣＣＤ２２に接続された１個の電圧書込みスイッチ２１が駆動されるだけであり、ＣＣＤレジスタ２Ｂのシフト動作は全く行われない。したがって、画像信号を素子内部で蓄積するためにＣＣＤを使用しながら、消費電力を抑えることができる。それによって、高速動作の際にも発熱が問題となることもない。
【００４７】
上述したように、各画素１に対応して設けられたＣＣＤレジスタ２Ｂを構成するＮ個のＣＣＤ２２に順番に且つ循環的に画像信号を書き込んでゆき、例えば撮影停止が指示された時点で新たな書き込みを停止する。すると、その撮影停止の直前のＮコマ分の画像信号が各メモリ部２のＣＣＤレジスタ２Ｂに蓄積されている。そこで、撮影終了後に、複数のＣＣＤレジスタ２Ｂからなる垂直転送レジスタ及び水平転送レジスタ３に２相駆動のシフトパルス信号を与えることにより、各ＣＣＤ２２に保持されている電圧信号を順番に読み出しアンプ４を通して出力する。このように信号の読み出し動作はＣＣＤによる順次転送により行われ、特許文献２に記載されたＣＭＯＳ型撮像素子のように信号読み出しのための出力配線が長くなることもないので、読み出し途中での信号電圧の低下は生じない。
【００４８】
なお、読み出される信号の順序は必ずしも撮影の時間順序の通りにはならないが、撮影時にいずれの位置のＣＣＤ２２まで信号を書き込んだのかは判っているから、読み出し後に信号の順序を入れ替えて撮影の時間順序に従った画像を構成することができる。
【００４９】
以上のように、本実施例の固体撮像素子によれば、連続撮影時に画像信号のメモリ部２への書き込みをきわめて高速に行うことができる。また、裏面照射型であるので高い開口率が実現でき、信号読み出し時における信号電圧低下も生じないので、充分に高い感度を達成することができる。
【００５０】
また、上記実施例では省略していたが、特許文献２に記載のＣＭＯＳ型撮像素子と同様に、各画素１内に、光電荷の蓄積動作時にフォトダイオード１１から転送トランジスタ１２を介して溢れ出る、つまりオーバーフローする電荷を蓄積するための蓄積トランジスタ及び蓄積キャパシタを用意するとともに、メモリ部２には１コマ分の４種類の信号（オーバーフロー前の電荷に応じた信号、オーバーフロー後の電荷に応じた信号、オーバーフロー前の電荷に応じた信号に含まれるノイズ信号、オーバーフロー後の電荷に応じた信号に含まれるノイズ信号）を書き込めるＣＣＤを４個用意し、これを利用してダイナミックレンジ拡大処理及びノイズ除去処理を実行するようにしてもよい。これにより、フローティングディフュージョン１３などで発生するランダムノイズやソースフォロアアンプ１５のトランジスタの閾値電圧のばらつきに起因する固定パターンノイズなどの影響を除去したＳＮ比の高い画像信号を得ることができる。また、フローティングディフュージョン１３からオーバーフローした電荷も廃棄することなく利用できるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。
【００５１】
図５は、本発明の第２実施例の固体撮像素子における１個の画素の回路構成及びこれに対応する一部のＣＣＤレジスタの概略レイアウトを示す平面図である。
画素１内の回路構成は上記第１実施例の固体撮像素子と同じである。第１実施例の固体撮像素子と相違する点は、上記第１実施例では１個の信号中継部２３が共用されるＣＣＤ２２が２個であったのに対し、この第２実施例では１個の信号中継部２３が共用されるＣＣＤ２２が４個である点である。そのため、田の字状に配置された４個のＣＣＤ２２の１相目転送ゲート電極２２ａの中央に信号中継部２３を配置し、該信号中継部２３に向いた１相目転送ゲート電極２２ａのコーナー部をそれぞれ斜めに切り落とした形状としている。そして、その４個のＣＣＤ２２の１相目転送ゲート電極２２ａにおいて斜めに切り落とされたコーナー部と信号中継部２３と間にそれぞれ、電圧書込みスイッチ２１を設けている。１組である４個のＣＣＤ２２に順に電荷が転送され、その１組中の４番目のＣＣＤ２２の次に別の１組のＣＣＤ２２の中の１番目のＣＣＤに電荷が転送されるように、各ＣＣＤ２２の２相目転送ゲート電極２２ｂは配置されている。信号読み出し時の電荷の転送順序は図５中に点線矢印で示すとおりである。
【００５２】
この第２実施例の固体撮像素子の駆動方法やその駆動による動作は第１実施例と同じである。この第２実施例の構成によれば、ＣＣＤレジスタ２Ｂを構成するＣＣＤ２２の数が第１実施例と同じであれば、各画素１内のソースフォロアアンプ１５の出力端に接続される金属配線２４に接続される信号中継部２３の数は半分になる。したがって、信号中継部２３の数の減少分だけ負荷容量が減少するので、書き込み動作を高速化するのに有利である。
【００５３】
次に本発明の第３実施例の固体撮像素子の構成と動作について説明する。図６は本発明の第３実施例である固体撮像素子の概略構成図、図７は撮影時のＣＣＤレジスタへの書込み動作を説明するための模式図、図８は１個の画素の回路構成及びこれに対応する一部のＣＣＤレジスタの概略レイアウトを示す概略平面図である。なお、上記実施例の固体撮像素子と同一の又は相当する構成要素には同一符号を付して対応関係を明確にしている。
【００５４】
上記第１及び第２実施例の固体撮像素子では、ＣＣＤレジスタ２Ｂを構成する全てのＣＣＤ２２に対し電圧書込みスイッチ２１を通して電圧信号の直接的な書き込みが可能である。それによって、信号書き込み時にはＣＣＤレジスタ２Ｂによるシフト動作を全く行う必要がなく、消費電力の抑制等の点で大きな利点を有する。それに対し、この第３実施例（及び後述する第４実施例）の固体撮像素子では、図６で明らかなように、ＣＣＤレジスタ２Ｂを構成するＣＣＤ２２の一部に対して、ソースフォロアアンプ１５から出力される電圧信号を書き込むための電圧書込みスイッチ２１を設けていない。具体的に言うと、ＣＣＤレジスタ２Ｂを構成するＣＣＤ２２の中で隣接する２個おきのＣＣＤ２２に対してのみ電圧書込みスイッチ２１を設けている。このような構成とするために、各ＣＣＤ２２の１相目転送ゲート電極２２ａ及び２相目転送ゲート電極２２ｂ、信号中継部２３、電圧書込みスイッチ２１、及び、金属配線２４を、例えば図８に示すような配置とすればよい。
【００５５】
また、第３実施例の固体撮像素子は、各ＣＣＤレジスタ２Ｂの最終段のＣＣＤ２２から電荷をドレイン２７に排出するための電荷排出ゲート２６を備える。ドレイン２７は全てのメモリ部２に共通である。この電荷排出ゲート２６及びドレイン２７は、一部のＣＣＤ２２に対し電圧書込みスイッチ２１を省略したことで新たに必要となる構成要素である。
【００５６】
電圧書込みスイッチ２１が設けられたＣＣＤ２２には、第１実施例で説明したように、ソースフォロアアンプ１５から出力された電圧信号を直接書き込むことが可能である。それに対し、電圧書込みスイッチ２１が設けられていないＣＣＤ２２には、隣接するＣＣＤ２２からの電荷転送により信号書き込みを行う必要がある。そこで、この第３実施例の固体撮像素子では、撮影時に、次に説明するような駆動制御によりＣＣＤレジスタ２Ｂへの信号書き込みを実行する。
【００５７】
即ち、上述したように各画素１において１コマ分の画像信号が得られる毎に、まず、該画素１に対応して設けられたＣＣＤレジスタ２Ｂを構成するＮ個のＣＣＤ２２の中で、電圧書込みスイッチ２１が設けられているＣＣＤ２２に対して、電圧書込みスイッチ２１を順番に閉成することで画像信号を書き込んでゆく。このとき、ＣＣＤ２２に信号を書き込む順番はシフト方向と逆方向とする。即ち、図６の例では、垂直方向に５個並んでいる電圧書込みスイッチ２１の中で、最も下の電圧書込みスイッチ２１を閉成させて該スイッチ２１に接続されているＣＣＤ２２に信号を書き込み、１個ずつ上方向に順に電圧書込みスイッチ２１を閉成させて該スイッチ２１に接続されているＣＣＤ２２に信号を書き込むようにする。これは、後述するシフト動作時に、時間的に最も古い画像信号が最初にＣＣＤレジスタ２Ｂから吐き出されるようにするためである。
【００５８】
図７（ａ）では、斜線が付されたＣＣＤ２２がこのときに画像信号が書き込まれるＣＣＤ２２である。１つのＣＣＤレジスタ２Ｂに含まれるＣＣＤ２２の中で、電圧書込みスイッチ２１が設けられているＣＣＤ２２に対し１回ずつ信号書き込みが行われた直後に、ＣＣＤレジスタ２Ｂに対し１回だけシフト動作（電荷転送動作）を実行するように各ＣＣＤ２２に２相駆動のシフトパルス信号を与える。すると、図７（ｂ）に示すように、その直前に２個おきのＣＣＤ２２に保持されていた信号はそれぞれ隣接するＣＣＤ２２に転送される。
【００５９】
上記のシフト動作によって、電圧書込みスイッチ２１が設けられているＣＣＤ２２は空になるから、再び、１コマ分の画像信号が得られる毎に、電圧書込みスイッチ２１が設けられているＣＣＤ２２に対して順番に画像信号を書き込んでゆく（図７（ｃ）参照）。そして、先のシフト動作によって空になった電圧書込みスイッチ２１が設けられているＣＣＤ２２に対し１回ずつ信号書き込みが行われたならば、再び、ＣＣＤレジスタ２Ｂに対し１回だけシフト動作を実行するように各ＣＣＤ２２に２相駆動のシフトパルス信号を与える（図７（ｄ）参照）。これを繰り返すことで、電圧書込みスイッチ２１が設けられていない全てのＣＣＤ２２に対して電圧信号を保持させることができる。
【００６０】
図７の例では、３巡の直接的な信号書き込みと２回のシフト動作によって、ＣＣＤレジスタ２Ｂに含まれる全てのＣＣＤ２２に対して電圧信号を保持させることができる（図７（ｅ）参照））。さらに撮影が継続される場合には、第１実施例と同様に、それまでの動作を繰り返せばよいが、第１実施例とは少し異なる点がある。即ち、ＣＣＤレジスタ２Ｂに含まれる全てのＣＣＤ２２に信号が保持されている状態で通常のシフト動作が実行されると、或るＣＣＤレジスタ２Ｂの最終段のＣＣＤ２２に保持されている信号（時間的に最も古い信号）が、縦続的に接続されている別のＣＣＤレジスタ２Ｂの１段目のＣＣＤ２２に転送されて書き込まれてしまう。そこで、このときに電荷排出ゲート２６を開き、ＣＣＤレジスタ２Ｂの最終段のＣＣＤ２２に保持されている信号をドレイン２７に廃棄する。
【００６１】
これにより、時間的に最も古い信号が別のＣＣＤレジスタ２ＢのＣＣＤ２２に転送されることを回避でき、この第３実施例の固体撮像素子においても、撮影中には、常に最も新しいＮコマ分の画像信号をＣＣＤレジスタ２Ｂに蓄積しておくことができる。なお、撮影停止後にそれぞれのＣＣＤレジスタ２Ｂに蓄積されている信号を読み出す際の動作は第１実施例と同様である。
【００６２】
第３実施例の固体撮像素子では、ＣＣＤレジスタ２Ｂを構成するＣＣＤ２２の中で隣接する２個おきのＣＣＤ２２に対してのみ電圧書込みスイッチ２１を設けているが、電圧書込みスイッチ２１を１個おきのＣＣＤ２２に設けてもよく、３個以上の任意の個数おきに設けてもよい。例えば、図９は、第４実施例の固体撮像素子におけるＣＣＤレジスタの概略レイアウトを示す平面図であり、この第４実施例では、ＣＣＤレジスタ２Ｂを構成するＣＣＤ２２の中で隣接する３個おきのＣＣＤ２２に対して電圧書込みスイッチ２１を設けている。このように、メモリ部２内の各素子のレイアウトは、金属配線２４ができるだけ短くなり、且つ、従属的な接続が必要であるＣＣＤレジスタ２Ｂが効率的に配置されるように考慮されることが好ましい。
【００６３】
以上説明したように、本発明に係る固体撮像素子では、従来のＣＭＯＳ型撮像素子とＣＣＤ型撮像素子のそれぞれの利点を活かしつつ欠点を補うような新規の素子構造を採用することにより、従来の高速撮影対応撮像素子で実現されている最高撮影速度を凌ぐような撮影速度を実現することが可能である。本願発明者による検討によれば、第１実施例の固体撮像素子においては、リセットや信号電子の転送を含む光電変換の所要時間が５ns、ソースフォロアアンプ１５を通してのＣＣＤ２２への信号の書き込みの所要時間が７nsとなり、約８０００万コマ／秒の最高撮像速度の実現が可能であることが確認できた。また、第２実施例の固体撮像素子においては、ソースフォロアアンプ１５の出力端の負荷容量が第１実施例よりもさらに下がるため、ソースフォロアアンプ１５を通してのＣＣＤ２２への信号の書き込みの所要時間が５nsとなり、約１億コマ／秒の最高撮像速度の実現が可能であることが確認できた。
【００６４】
なお、上記実施例はいずれも本発明に係る固体撮像素子の一例であり、本発明の趣旨の範囲で適宜変形や修正、追加を行っても本願特許請求の範囲に包含されることは当然である。
【符号の説明】
【００６５】
１…画素
１１…フォトダイオード
１２…転送トランジスタ
１３…フローティングディフュージョン
１４…リセットトランジスタ
１５…ソースフォロアアンプ
１５１…増幅トランジスタ
１５２…選択トランジスタ
１５３…電流源トランジスタ
１００…シリコン半導体基板
１０１…受光面
２…メモリ部
２１…電圧書込みスイッチ
２２…ＣＣＤ
２２ａ…１相目転送ゲート電極
２２ｂ…２相目転送ゲート電極
２３…信号中継部
２４…金属配線
２６…電荷排出ゲート
２７…ドレイン
２Ａ…書込みスイッチ部
２Ｂ…ＣＣＤレジスタ
３…水平転送レジスタ
４…アンプ
５…スイッチ走査部
５１ａ、５１ｂ、５１ｃ、５１ｄ…駆動信号線
【図１】
2013247137.tif 000003
【図２】
2013247137.tif 000004
【図３】
2013247137.tif 000005
【図４】
2013247137.tif 000006
【図５】
2013247137.tif 000007
【図６】
2013247137.tif 000008
【図７】
2013247137.tif 000009
【図８】
2013247137.tif 000010
【図９】
2013247137.tif 000011