(57)【要約】【課題】半導体素子の駆動能力の向上を図るとともに素子特性の低下を抑制することが可能な半導体素子の製造方法を提供する。【解決手段】基板の一面に基板よりも融点の高い層を形成する工程Ｓ１と、層にレーザーを照射して前記層を加熱することにより基板の一面側の部分を溶融させ、基板の一面側の部分を波形形状とする工程Ｓ２と、層を除去して基板の一面側の部分を露出させる工程Ｓ３と、露出した基板の一面側の部分を含んだ半導体素子を形成する工程Ｓ４と、を含む。【選択図】図３
2013247272.tif 000002
【特許請求の範囲】
【請求項１】
基板の一面に前記基板よりも融点の高い層を形成する工程と、
前記層にレーザーを照射して前記層を加熱することにより前記基板の一面側の部分を溶融させ、前記基板の一面側の部分を波形形状とする工程と、
前記層を除去して前記基板の一面側の部分を露出させる工程と、
露出した前記基板の一面側の部分を含んだ半導体素子を形成する工程と、
を含む半導体装置の製造方法。
【請求項２】
前記基板がシリコン基板である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記層が炭素層または炭化タンタル層である請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記レーザーがエキシマレーザーである請求項１ないし３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記シリコン基板の一面側の部分を波形形状とする工程では、前記エキシマレーザーのエネルギー密度を、０．２Ｊ／ｃｍ２以上２．０Ｊ／ｃｍ２以下にする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
シリコン基板等の基板上にトランジスタ等の半導体素子が形成された半導体装置が知られている。従来、半導体装置の製造方法として、半導体素子の駆動能力の向上を図ることが可能な方法が提案されている。
【０００３】
このような半導体装置の製造方法としては、例えば、基板上に矩形状の溝やＶ字状の溝を形成することにより、半導体素子のチャネル領域を増大させる（実効チャネル幅を大きくする）方法が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−７５１２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の半導体装置の製造方法では、基板上に形成される矩形状の溝やＶ字状の溝の角部に電界が集中しやすくなる。そのため、当該角部においてリーク電流が発生しやすくなり、素子特性が損なわれてしまうという問題がある。
【０００６】
本発明はこのような事情に鑑みてなされたものであって、半導体素子の駆動能力の向上を図るとともに素子特性の低下を抑制することが可能な半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明の半導体装置の製造方法は、基板の一面に前記基板よりも融点の高い層を形成する工程と、前記層にレーザーを照射して前記層を加熱することにより前記基板の一面側の部分を溶融させ、前記基板の一面側の部分を波形形状とする工程と、前記層を除去して前記基板の一面側の部分を露出させる工程と、露出した前記基板の一面側の部分を含んだ半導体素子を形成する工程と、を含むことを特徴とする。
【０００８】
この半導体装置の製造方法によれば、基板を直接加熱することなく、レーザーの波長、強度等を適宜に調整することにより、基板の一面側の部分を選択的に溶融させることができる。また、基板を直接加熱しないことで、基板の蒸発を回避することができる。このように基板の一面側の部分を溶融させて形成した波形形状は、表面に鋭角な部分の無い滑らかな波形形状となる。そのため、基板の波形形状とした部分に局所的に電界が集中することを抑制でき、リーク電流の発生を抑制できる。また、基板の一面側の部分が波形形状となるため、半導体素子のチャネル領域を増大させることができる。よって、半導体素子の駆動能力の向上を図るとともに素子特性の低下を抑制することができる。
【０００９】
また、前記半導体装置の製造方法においては、基板がシリコン基板であることが望ましい。
【００１０】
このようにすれば、シリコン基板の一面側の部分を波形形状とする工程において、シリコン基板の一面側の部分を溶融させ、溶融したシリコンを堆積膨張させた後、再結晶化させることができる。これにより、シリコン基板の一面側の部分に結晶欠陥が生じることを抑制でき、接合リーク電流の発生を抑制できる。
【００１１】
また、前記半導体装置の製造方法においては、前記層が炭素層または炭化タンタル層であることが望ましい。
【００１２】
このようにすれば、層の融点を基板の融点よりも格段に高くできるため、基板の一面側の部分を選択的に溶融することが容易となる。例えば、基板をシリコン基板（融点１４００℃程度）とし、層を炭素層（融点３０００℃以上）としたとき、基板の融点と層の融点との差を１６００℃以上にすることができる。
【００１３】
また、前記半導体装置の製造方法においては、前記レーザーがエキシマレーザーであることが望ましい。
【００１４】
このようにすれば、主に紫外領域の波長を有するため、照射エネルギーのほとんどが層に吸収されて熱となる。よって、層を十分に高い温度に加熱することが可能となる。
【００１５】
また、前記半導体装置の製造方法においては、前記シリコン基板の一面側の部分を波形形状とする工程では、前記エキシマレーザーのエネルギー密度を、０．２Ｊ／ｃｍ２以上２．０Ｊ／ｃｍ２以下にすることが望ましい。
【００１６】
このようにすれば、基板の一面側の部分を確実に溶融させることができ、基板の一面側の部分を規則正しい波形形状とすることができる。仮に、エキシマレーザーのエネルギー密度が０．２Ｊ／ｃｍ２未満であると、基板の一面側の部分を溶融させることが困難となる。一方、２．０Ｊ／ｃｍ２を超えると、シリコンの沸点（２３００℃以上）を超えて気化する可能性があり、基板の一面側の部分を規則正しい波形形状にすることが困難となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の半導体装置の製造方法の製造工程を説明するための断面図である。
【図２】図１に続く、製造工程を説明するための断面図である。
【図３】本発明の半導体装置の製造方法のフローチャートを示す図である。
【図４】本発明の半導体装置の製造方法の製造工程を説明するためのＳＥＭ（走査型電子顕微鏡）写真を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
【００１９】
図１及び図２は、本発明の半導体装置の製造方法の製造工程を説明するための断面図である。図３は、本発明の半導体装置の製造方法のフローチャートを示す図である。図４は、本発明の半導体装置の製造方法の製造工程を説明するためのＳＥＭ（走査型電子顕微鏡）写真を示す図である。
【００２０】
本実施形態の半導体装置の製造方法では、まず、図１（ａ）に示すようにシリコン単結晶基板（以下、シリコン基板と記す）１を用意する。ここで、シリコン基板１は本発明の基板となるものであり、その一面１ａに単結晶シリコン膜を有したものとなる。なお、このシリコン基板１の一面１ａに露出する単結晶シリコンの結晶面は、例えば、ミラー指数（１００）で表される結晶面（以下、単に（１００）面と略記する。）をなすものとされるが、（１００）面以外にも、（１００）面に対して５４．７３°傾斜した（１１１）面であってもよい。
【００２１】
続いて、このシリコン基板１の一面１ａに形成された自然酸化膜を除去（洗浄）する。
自然酸化膜の除去（洗浄）については、例えば、シリコン基板１を真空チャンバー内に配置し、減圧雰囲気下でアニール処理を行う。これにより、シリコン基板１の一面１ａに付着した自然酸化膜（ＳｉＯ２）を除去する。
【００２２】
なお、アニール処理の際、真空チャンバー内に水素ガスを導入し、水素ガスと自然酸化膜とを反応させて、シリコン基板１の一面１ａから自然酸化膜を除去してもよい。
また、アニール処理に代えて、フッ化水素酸（ＨＦ）等のエッチング液でシリコン基板１の一面１ａをエッチングし、自然酸化膜を除去してもよい。
【００２３】
次に、図１（ｂ）に示すように、シリコン基板１の一面１ａに、スパッタリング法によって炭素層２を形成する（図３に示すステップＳ１）。
【００２４】
炭素層２の融点は３０００℃以上であり、シリコン基板１の融点（１４００℃程度）よりも高い。なお、炭素層２は、炭素を主成分としたものであれば、炭素以外の成分を不純物として含んでいてもよい。炭素層２としては、例えばアモルファスカーボンやグラファイト、ダイヤモンドライクカーボン（ＤＬＣ）等からなる層が挙げられる。
【００２５】
なお、シリコン基板１の一面１ａに形成する層としては、シリコン基板１の融点よりも融点の高い層であれば炭素層２に限らず、種々のものを用いることができる。例えば、炭化タンタル層が挙げられる。
【００２６】
本実施形態では、カーボンターゲットを用いたスパッタリング法で、シリコン基板１の一面１ａ上にアモルファスカーボン層を形成することにより、炭素層２を形成する。例えば、シリコン基板１を成膜室内に導入し、成膜室内を３ｍｔｏｒｒ程度の高真空状態にし、キセノンガスを注入し、シリコン基板１の温度（基板温度）を４００℃程度に加熱し、スパッタ出力を５ｋＷ程度に設定して行う。
【００２７】
炭素層２の膜厚は、例えば１００ｎｍ以上３００ｎｍ以下程度にするのが好ましい。このような膜厚が好ましいのは、炭素層２を加熱するレーザーとして後述するエキシマレーザーを用いた場合に、シリコン基板１を直接加熱することなく、シリコン基板１の一面１ａ側の部分を選択的に溶融させることが容易になるからである。なお、本実施形態では、図４（ａ）に示すように、炭素層２の膜厚を２３０ｎｍ程度にする。
【００２８】
次に、図１（ｃ）に示すように、炭素層２にレーザーを照射して炭素層２を加熱することによりシリコン基板１の一面１ａ側の部分を溶融させ、図２（ａ）に示すように、シリコン基板１の一面１ａ側の部分を波形形状とする（図３に示すステップＳ２）
【００２９】
具体的には、炭素層２を形成したシリコン基板１を真空チャンバー内に導入し、真空チャンバー内を１×１０−４Ｐａ程度に減圧する。また、シリコン基板１を加熱して基板温度を４００℃にまで上昇させる。そして、その状態のもとで、炭素層２にレーザーを照射し、炭素層２を加熱する。
【００３０】
このようなレーザーで炭素層２を加熱するにあたっては、レーザーの強度等を炭素層２の膜厚等に対応させて適宜に調整することにより、シリコン基板１を直接加熱することなく、シリコン基板１の一面１ａ側の部分を選択的に加熱する。詳しくは、炭素層２とシリコン基板１の一面１ａとの界面におけるシリコン基板１側を、集中的に加熱する。
【００３１】
なお、「シリコン基板１を直接加熱することなく」とは、シリコン基板１が間接的に加熱されることを意味している。すなわち、シリコン基板１と炭素層２とは接しているため、炭素層２を加熱することで炭素層２の温度が上昇すれば、熱伝導によってシリコン基板１の一面１ａ側の部分の温度が上昇し、シリコン基板１の一面１ａ側の部分を間接的に加熱することになる。このような間接的な加熱は、後述するシリコン基板１の一面１ａ側の部分を波形形状とするために機能する。
【００３２】
ここで、レーザーとしては、特に波長が紫外領域となるエキシマレーザーが好適に用いられる。具体的には、波長が３０８ｎｍのＸｅＣｌエキシマレーザー、波長が２４８ｎｍのＫｒＦエキシマレーザーなどが好適に用いられる。
【００３３】
炭素層２は、ダイアモンド以外の前記したアモルファスカーボンや、グラファイト、ダイヤモンドライクカーボン（ＤＬＣ）であれば、紫外領域に吸収領域がある。したがって、このようなエキシマレーザーを用いることにより、炭素層２を良好に加熱することができる。
【００３４】
本実施形態では、前記したように炭素層２の膜厚を２３０ｎｍ程度にし、レーザーとして波長が３０８ｎｍのＸｅＣｌエキシマレーザーを用いる。
【００３５】
ＸｅＣｌエキシマレーザーの光照射時間については、過度に加熱するとシリコン基板１全体の溶融を引き起こすおそれがあるため、十分に短い時間とする。具体的には、数ナノ秒（１０−９秒）〜数百ナノ秒程度とする。このような光照射時間とすることにより、シリコン基板１全体を融解させるおそれがなくなる。本実施形態では、ＸｅＣｌエキシマレーザーの光照射時間を１８０ナノ秒程度とする。
【００３６】
このような時間のレーザー照射を行うことにより、炭素層２とシリコン基板１との界面におけるシリコン基板１側を選択的に加熱し、シリコン基板１の一面１ａ側の部分をシリコンの融点以上に加熱することが可能になる。
【００３７】
前記条件でＸｅＣｌエキシマレーザーを炭素層２に照射すると、ＸｅＣｌエキシマレーザーはその波長が３０８ｎｍと十分に短いため、ほとんどの照射エネルギーがアモルファスカーボンからなる炭素層２に吸収される。
【００３８】
すると、アモルファスカーボンの融点は十分に高温であるため（グラファイトで融点が３５５０℃）、高い強度でＸｅＣｌエキシマレーザーを照射しても、炭素層２はレーザーアブレーションを起こすことなく、十分に高温化される。ＸｅＣｌエキシマレーザーによる炭素層２の加熱温度として例えば２０００℃程度とすることが好ましい。
【００３９】
このような加熱温度を実現するためには、ＸｅＣｌエキシマレーザーのエネルギー密度を、０．２Ｊ／ｃｍ２以上２．０Ｊ／ｃｍ２以下にするのが好ましい。エネルギー密度が０．２Ｊ／ｃｍ２未満であると、シリコン基板１一面１ａ側の部分を溶融させることが困難となる。一方、２．０Ｊ／ｃｍ２を超えると、シリコンの沸点（２３００℃以上）を超えて気化する可能性があり、シリコン基板１の一面１ａ側の部分を規則正しい波形形状にすることが困難となるからである。本実施形態では、ＸｅＣｌエキシマレーザーのエネルギー密度を、１．０Ｊ／ｃｍ２程度にする。
【００４０】
このようなエネルギー密度でＸｅＣｌエキシマレーザーを照射することにより、シリコン基板１の一面１ａ側の部分を選択的に溶融させ、図４（ｂ）に示すように、シリコン基板１の一面１ａ側の部分を表面に鋭角な部分の無い滑らかな波形形状とすることができる。なお、炭素層２は、シリコン基板１の波形形状とした部分１ｂに倣って、波形形状の炭素層２Ａとなる。
【００４１】
次に、図２（ｂ）に示すように、波形形状の炭素層２Ａを除去してシリコン基板１の一面１ａ側の部分（波形形状とした部分１ｂ）を露出させる（図３に示すステップＳ３）。
【００４２】
炭素層２Ａの除去は、例えば、酸素プラズマを用いたアッシング処理により行う。これにより、図４（ｃ）に示すように、露出したシリコン基板１の一面１ａ側の部分は表面に鋭角な部分の無い滑らかな波形形状となる。
【００４３】
次に、図２（ｃ）に示すように、露出したシリコン基板１の一面１ａ側の部分（波形形状とした部分１ｂ）を含んだトランジスタ等の半導体素子を形成する（図３に示すステップＳ４）。
【００４４】
半導体素子は、従来公知の方法により形成する。例えば、シリコン基板１の波形形状とした部分１ｂにゲート絶縁膜３を形成し、次にゲート絶縁膜３上にゲート電極４を形成する。ここで、ゲート電極４の底面はゲート絶縁膜３を介してシリコン基板１の波形形状とした部分１ｂに沿って形成される。次に、ゲート電極４をマスクにしてソース領域及びドレイン領域（領域６）を形成する。ここで、ゲート電極４の下部は滑らかな波形形状の表面を有するチャネル領域７になる。
【００４５】
次に、ゲート電極４上に層間絶縁膜５を形成する。そして、図示はしないが、層間絶縁膜５にソース領域及びドレイン領域（領域６）を表出するコンタクトホールを形成し、それぞれのコンタクトホールにソース配線及びドレイン配線を形成する。
以上の工程により、本実施形態に係る半導体装置が得られる。
【００４６】
以上に説明した半導体装置の製造方法によれば、シリコン基板１を直接加熱することなく、レーザーの波長、強度等を適宜に調整することにより、シリコン基板１の一面１ａ側の部分を選択的に溶融させることができる。また、シリコン基板１を直接加熱しないことで、シリコン基板１の蒸発を回避することができる。このようにシリコン基板１の一面１ａ側の部分を溶融させて形成した波形形状は、表面に鋭角な部分の無い滑らかな波形形状となる。そのため、シリコン基板１の波形形状とした部分１ｂに局所的に電界が集中することを抑制できる。これにより、ゲートリーク電流（シリコン基板側からゲート電極に向かって電流が流れるようになること）を抑制できる。また、シリコン基板１の一面１ａ側の部分が波形形状となるため、半導体素子のチャネル領域７を増大させることができる。よって、半導体素子の駆動能力の向上を図るとともに素子特性の低下を抑制することができる。
【００４７】
また、シリコン基板１の一面１ａ側の部分を波形形状とする工程Ｓ２において、フォトプロセスやエッチングプロセスが不要であるため、製造工程を短縮することができ、製造コストを低く抑えることができる。
【００４８】
また、基板としてシリコン基板１を用いているため、シリコン基板の一面側の部分を波形形状とする工程Ｓ２において、シリコン基板１の一面１ａ側の部分を溶融させ、溶融したシリコンを堆積膨張させた後、再結晶化させることができる。これにより、シリコン基板１の一面１ａ側の部分に結晶欠陥が生じることを抑制できる。よって、ソース領域とシリコン基板間やドレイン領域とシリコン基板間で生じるリーク電流（接合リーク電流）の発生を抑制できる。
【００４９】
また、層として炭素層２を用いているため、炭素層２の融点をシリコン基板１の融点よりも格段に高くできる。このため、シリコン基板１の一面１ａ側の部分を選択的に溶融することが容易となる。
【００５０】
また、レーザーとしてＸｅＣｌエキシマレーザーを用いているため、照射エネルギーのほとんどが炭素層２に吸収されて熱となる。よって、炭素層２を十分に高い温度に加熱することが可能となる。
【００５１】
また、シリコン基板１の一面１ａ側の部分を波形形状とする工程Ｓ２では、ＸｅＣｌエキシマレーザーのエネルギー密度を、１．０Ｊ／ｃｍ２程度にしているため、シリコン基板１の一面１ａ側の部分を確実に溶融させることができる。よって、シリコン基板１の一面１ａ側の部分を規則正しい波形形状とすることができる。
【００５２】
なお、本実施形態では、本発明の基板として単結晶シリコン基板を用いたが、例えば石英等からなる基板上に、単結晶シリコン膜を形成したものであってもよい。
【符号の説明】
【００５３】
１…シリコン基板（基板）、１ａ…シリコン基板の一面（基板の一面）、１ｂ…波形形状とした部分、２…炭素層（層）、２Ａ…波形形状の炭素層（層）
【図１】
2013247272.tif 000003
【図２】
2013247272.tif 000004
【図３】
2013247272.tif 000005
【図４】
2013247272.tif 000006