(57)【要約】【課題】金属シリサイド層の異常成長を防止する。【解決手段】半導体基板１にゲート絶縁膜５、ゲート電極６ａ，６ｂ、ソース・ドレイン用のｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂを形成する。それから、サリサイド技術によりゲート電極６ａ，６ｂおよびソース・ドレイン領域上に金属シリサイド層１３を形成する。そして、金属シリサイド層１３の表面を還元性ガスのプラズマで処理してから、半導体基板１を大気中にさらすことなく、金属シリサイド層１３上を含む半導体基板１上に窒化シリコンからなる絶縁膜２１をプラズマＣＶＤ法で堆積させる。【選択図】図７
2013077828.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板に第１導電型の第１半導体領域を形成する工程、
（ｃ）前記第１半導体領域の表面に金属シリサイド層を形成する工程、
（ｄ）前記金属シリサイド層の表面を還元性ガスのプラズマで処理する工程、
（ｅ）前記金属シリサイド層上を含む前記半導体基板上に、窒化シリコンからなる第１絶縁膜をプラズマＣＶＤ法で形成する工程、
を有し、
前記（ｄ）工程の後、前記半導体基板を大気中にさらすことなく前記（ｅ）工程が行われ、
前記還元性ガスのプラズマはアンモニアガスのプラズマであり、
前記（ｄ）工程の前記アンモニアガスのプラズマ処理により、前記金属シリサイド層の表面の自然酸化膜が除去され、第１窒化膜が前記金属シリサイド層の表面に形成される、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第１窒化膜は、前記（ｅ）工程で形成される前記第１絶縁膜よりも化学量論比に近い窒化シリコン膜である、半導体装置の製造方法。
【請求項３】
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板に第１導電型の第１半導体領域を形成する工程、
（ｃ）前記第１半導体領域の表面に金属シリサイド層を形成する工程、
（ｄ）前記金属シリサイド層の表面を還元性ガスのプラズマで処理する工程、
（ｅ）前記金属シリサイド層上を含む前記半導体基板上に、窒化シリコンからなる第１絶縁膜をプラズマＣＶＤ法で形成する工程、
を有し、
前記（ｄ）工程の後、前記半導体基板を大気中にさらすことなく前記（ｅ）工程が行われ、
前記（ｄ）工程は、
（ｄ１）第１のチャンバ内に前記半導体基板を配置する工程、
（ｄ２）前記第１のチャンバ内に前記還元性ガスのプラズマを生成して前記金属シリサイド層の表面を前記還元性ガスのプラズマで処理する工程、
を有し、
前記（ｅ）工程では、前記第１のチャンバ内にシリコン元素を構成元素として含む第１のガスと窒素元素を構成元素として含む第２のガスのプラズマを生成して、前記金属シリサイド層上を含む前記半導体基板上に前記第１絶縁膜を堆積し、
前記還元性ガスのプラズマは水素ガスのプラズマであり、
前記（ｄ２）工程の前記水素ガスのプラズマ処理により、前記金属シリサイド層の表面の自然酸化膜が除去され、
前記（ｄ２）工程の後で前記（ｅ）工程の前に、
（ｄ３）前記第１のチャンバ内に前記第１のガスと前記第２のガスとを導入し、プラズマ化されていない前記第１のガスおよび前記第２のガスに前記金属シリサイド層の表面をさらすことで、前記金属シリサイド層の表面に第２窒化膜を形成する工程、
を更に有する、半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記第２窒化膜は、前記（ｅ）工程で形成される前記第１絶縁膜よりも化学量論比に近い窒化シリコン膜である、半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、
前記（ｅ）工程で形成された前記第１絶縁膜は、前記半導体基板に引張応力を生じさせる膜である、半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記（ｅ）工程は、
（ｅ１）前記半導体基板上に窒化シリコン膜をプラズマＣＶＤ法で堆積する工程、
（ｅ２）前記（ｅ１）工程で堆積した前記窒化シリコン膜の表面を窒素プラズマで処理する工程、
を有し、
前記（ｅ１）および（ｅ２）工程を１回以上繰り返して、前記第１絶縁膜を形成する、半導体装置の製造方法。
【請求項７】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、
前記（ｅ）工程で形成された前記第１絶縁膜は、前記半導体基板に圧縮応力を生じさせる膜である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、金属シリサイド層上に窒化シリコン膜を形成した半導体素子の製造に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体装置の高集積化が進むにつれて、電界効果トランジスタ（ＭＩＳＦＥＴ：Metal Insulator Semiconductor Field Effect Transistor）はスケーリング則に従い微細化されるが、ゲートやソース・ドレインの抵抗が増大して電界効果トランジスタを微細化しても高速動作が得られないという問題が生ずる。そこで、ゲートを構成する導電膜およびソース・ドレインを構成する半導体領域の表面に自己整合により低抵抗の金属シリサイド層、例えばニッケルシリサイド層またはコバルトシリサイド層などを形成することにより、ゲートやソース・ドレインを低抵抗化するサリサイド技術が検討されている。
【０００３】
特開２００３−８６５６９号公報（特許文献１）には、ＣｏＳｉ２膜表面の自然酸化膜を除去するプラズマ処理方法に関する技術が記載されている。
【０００４】
特開平１０−１１２４４６号公報（特許文献２）には、Ｔｉシリサイド層上のＴｉＯｘ層を除去してからＴｉＮ層を形成する技術が記載されている。
【０００５】
特開２００１−２８４２８４号公報（特許文献３）には、ＣｏＳｉ２層表面の自然酸化膜を除去してからＴｉＮ層を成長させる技術が記載されている。
【０００６】
国際公開ＷＯ２００７／０２０６８４号パンフレット（特許文献４）には、ダマシン法を用いて形成したＣｕ配線上にＣｕの拡散を防止する窒化シリコン膜を形成する技術が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−８６５６９号公報
【特許文献２】特開平１０−１１２４４６号公報
【特許文献３】特開２００１−２８４２８４号公報
【特許文献４】国際公開ＷＯ２００７／０２０６８４号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明者の検討によれば、次のことが分かった。
【０００９】
ゲートを構成する導電膜およびソース・ドレインを構成する半導体領域の表面にサリサイドプロセスにより金属シリサイド層を形成した後、その金属シリサイド層の表面を含む半導体基板上に窒化シリコン膜を形成してから、その窒化シリコン膜上に厚い酸化シリコンの層間絶縁膜を形成し、この層間絶縁膜にコンタクトホールを開口する。コンタクトホールを開口する際には、まず窒化シリコン膜をエッチングストッパとして機能させて層間絶縁膜をドライエッチングしてから、コンタクトホールの底部で窒化シリコン膜をドライエッチングする。コンタクトホール形成後、コンタクトホール内にプラグを埋め込む。
【００１０】
しかしながら、金属シリサイド層の表面に自然酸化膜が形成されている状態で窒化シリコン膜を形成すると、金属シリサイド層と窒化シリコン膜の界面に自然酸化膜が残存した状態となる。金属シリサイド層と窒化シリコン膜の界面に自然酸化膜が残存していると、窒化シリコン膜の成膜後の種々の加熱工程（例えば種々の絶縁膜や導体膜の成膜工程のように半導体基板の加熱を伴う工程）において、金属シリサイド層表面にある自然酸化膜の酸素に起因して、金属シリサイド層が部分的に異常成長してしまうことが、本発明者の検討により分かった。そのような金属シリサイド層の異常成長は、金属シリサイド層の抵抗の増加を招き、また、金属シリサイド層がチャネル部に異常成長していると、電界効果トランジスタのソース・ドレイン間のリーク電流の増大を招く可能性がある。これは、半導体装置の性能を低下させる。
【００１１】
本発明の目的は、半導体装置の性能を向上させることができる技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明は、半導体基板に形成された半導体領域の表面に金属シリサイド層を形成し、金属シリサイド層の表面を還元性ガスのプラズマで処理してから、半導体基板を大気中にさらすことなく、金属シリサイド層上を含む半導体基板上に窒化シリコン膜をプラズマＣＶＤ法で形成するものである。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１６】
半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図２】図１に続く半導体装置の製造工程中の要部断面図である。
【図３】図２に続く半導体装置の製造工程中の要部断面図である。
【図４】図３に続く半導体装置の製造工程中の要部断面図である。
【図５】図４に続く半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中の要部断面図である。
【図８】図７に続く半導体装置の製造工程中の要部断面図である。
【図９】図８に続く半導体装置の製造工程中の要部断面図である。
【図１０】図９に続く半導体装置の製造工程中の要部断面図である。
【図１１】本発明の一実施の形態である半導体装置の製造工程で用いる窒化シリコン膜の成膜装置を示す概略平面図である。
【図１２】図１１の成膜装置に備わる成膜用のチャンバの概略断面図である。
【図１３】本発明の一実施の形態である半導体装置の製造工程における窒化シリコン膜の形成工程を示す製造プロセスフロー図である。
【図１４】窒化シリコン膜の成膜工程における第１の成膜方法のプロセスステップを示す説明図である。
【図１５】窒化シリコン膜の成膜工程における第２の成膜方法のプロセスステップを示す説明図である。
【図１６】窒化シリコン膜の成膜工程における第３の成膜方法のプロセスステップを示す説明図である。
【図１７】窒化シリコン膜の成膜工程における第４の成膜方法のプロセスステップを示す説明図である。
【図１８】サリサイドプロセスで金属シリサイド層を形成した後で、金属シリサイド層上に窒化シリコン膜を形成する前の状態を示す要部断面図である。
【図１９】比較例の半導体装置の製造工程中の要部断面図である。
【図２０】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図２１】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２２】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２３】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２４】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２５】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２６】半導体ウエハ上に成膜した窒化シリコン膜をＸＰＳ法で測定したスペクトルを示すグラフである。
【図２７】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２８】図２７に続く半導体装置の製造工程中の要部断面図である。
【図２９】図２８に続く半導体装置の製造工程中の要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中の要部断面図である。
【図３１】図３０に続く半導体装置の製造工程中の要部断面図である。
【図３２】図３１に続く半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【００１８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２０】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２１】
（実施の形態１）
本発明の一実施の形態の半導体装置の製造工程を図面を参照して説明する。図１〜図１０は、本発明の一実施の形態である半導体装置、例えばＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の製造工程中の要部断面図である。
【００２２】
まず、図１に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備する。それから、半導体基板１の主面に素子分離領域２を形成する。素子分離領域２は酸化シリコンなどの絶縁体からなり、例えばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidization of Silicon ）法などにより形成される。例えば、半導体基板１に形成された溝（素子分離溝）２ａに埋め込まれた絶縁膜により、素子分離領域２を形成することができる。
【００２３】
次に、図２に示されるように、半導体基板１の主面から所定の深さに渡ってｐ型ウエル３およびｎ型ウエル４を形成する。ｐ型ウエル３は、ｐチャネル型ＭＩＳＦＥＴ形成予定領域を覆うフォトレジスト膜（図示せず）をイオン注入阻止マスクとして、ｎチャネル型ＭＩＳＦＥＴ形成予定領域の半導体基板１に例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成することができる。また、ｎ型ウエル４は、ｎチャネル型ＭＩＳＦＥＴ形成予定領域を覆う他のフォトレジスト膜（図示せず）をイオン注入阻止マスクとして、ｐチャネル型ＭＩＳＦＥＴ形成予定領域の半導体基板１に例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどによって形成することができる。
【００２４】
次に、例えばフッ酸（ＨＦ）水溶液を用いたウェットエッチングなどにより半導体基板１の表面を清浄化（洗浄）した後、半導体基板１の表面（すなわちｐ型ウエル３およびｎ型ウエル４の表面）上にゲート絶縁膜５を形成する。ゲート絶縁膜５は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
【００２５】
次に、半導体基板１上（すなわちｐ型ウエル３およびｎ型ウエル４のゲート絶縁膜５上）に、ゲート電極形成用の導体膜として、多結晶シリコン膜のようなシリコン膜（導体膜）６を形成する。シリコン膜６のうちのｎチャネル型ＭＩＳＦＥＴ形成予定領域（後述するゲート電極６ａとなる領域）は、フォトレジスト膜（図示せず）をマスクとして用いてリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどにより、低抵抗のｎ型半導体膜（ドープトポリシリコン膜）とされている。また、シリコン膜６のうちのｐチャネル型ＭＩＳＦＥＴ形成予定領域（後述するゲート電極６ｂとなる領域）は、他のフォトレジスト膜（図示せず）をマスクとして用いてホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどにより、低抵抗のｐ型半導体膜（ドープトポリシリコン膜）とされている。また、シリコン膜６は、成膜時にはアモルファスシリコン膜であったものを、成膜後（イオン注入後）の熱処理により多結晶シリコン膜に変えることもできる。
【００２６】
次に、図３に示されるように、シリコン膜６をフォトリソグラフィ法およびドライエッチング法を用いてパターニングすることにより、ゲート電極６ａ，６ｂを形成する。
【００２７】
ｎチャネル型ＭＩＳＦＥＴのゲート電極となるゲート電極６ａは、ｎ型の不純物を導入した多結晶シリコン（ｎ型半導体膜、ドープトポリシリコン膜）からなり、ｐ型ウエル３上にゲート絶縁膜５を介して形成される。すなわち、ゲート電極６ａは、ｐ型ウエル３のゲート絶縁膜５上に形成される。また、ｐチャネル型ＭＩＳＦＥＴのゲート電極となるゲート電極６ｂは、ｐ型の不純物を導入した多結晶シリコン（ｐ型半導体膜、ドープトポリシリコン膜）からなり、ｎ型ウエル４上にゲート絶縁膜５を介して形成される。すなわち、ゲート電極６ｂは、ｎ型ウエル４のゲート絶縁膜５上に形成される。ゲート電極６ａ，６ｂのゲート長は、必要に応じて変更できるが、例えば５０ｎｍ程度とすることができる。
【００２８】
次に、図４に示されるように、ｐ型ウエル３のゲート電極６ａの両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、（一対の）ｎ−型半導体領域７ａを形成し、ｎ型ウエル４のゲート電極６ｂの両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、（一対の）ｐ−型半導体領域８ａを形成する。ｎ−型半導体領域７ａおよびｐ−型半導体領域８ａの深さ（接合深さ）は、例えば３０ｎｍ程度とすることができる。
【００２９】
次に、ゲート電極６ａ，６ｂの側壁上に、絶縁膜として、例えば酸化シリコンまたは窒化シリコンあるいはそれら絶縁膜の積層膜などからなる側壁スペーサまたはサイドウォール（側壁絶縁膜）９を形成する。サイドウォール９は、例えば、半導体基板１上に酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜を堆積し、この酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜をＲＩＥ（Reactive Ion Etching）法などにより異方性エッチングすることによって形成することができる。
【００３０】
サイドウォール９の形成後、（一対の）ｎ＋型半導体領域７ｂ（ソース、ドレイン）を、例えば、ｐ型ウエル３のゲート電極６ａおよびサイドウォール９の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより形成する。また、（一対の）ｐ＋型半導体領域８ｂ（ソース、ドレイン）を、例えば、ｎ型ウエル４のゲート電極６ｂおよびサイドウォール９の両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより形成する。ｎ＋型半導体領域７ｂを先に形成しても、あるいはｐ＋型半導体領域８ｂを先に形成してもよい。イオン注入後、導入した不純物の活性化のためのアニール処理を行うこともできる。ｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂの深さ（接合深さ）は、例えば８０ｎｍ程度とすることができる。
【００３１】
ｎ＋型半導体領域７ｂは、ｎ−型半導体領域７ａよりも不純物濃度が高く、ｐ＋型半導体領域８ｂは、ｐ−型半導体領域８ａよりも不純物濃度が高い。これにより、ｎチャネル型ＭＩＳＦＥＴのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ＋型半導体領域（不純物拡散層）７ｂおよびｎ−型半導体領域７ａにより形成され、ｐチャネル型ＭＩＳＦＥＴのソースまたはドレインとして機能するｐ型の半導体領域（不純物拡散層）が、ｐ＋型半導体領域（不純物拡散層）８ｂおよびｐ−型半導体領域８ａにより形成される。従って、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴのソース・ドレイン領域は、ＬＤＤ（Lightly doped Drain）構造を有している。ｎ−型半導体領域７ａは、ゲート電極６ａに対して自己整合的に形成され、ｎ＋型半導体領域７ｂは、ゲート電極６ａの側壁上に形成されたサイドウォール９に対して自己整合的に形成され、ｐ−型半導体領域８ａは、ゲート電極６ｂに対して自己整合的に形成され、ｐ＋型半導体領域８ｂは、ゲート電極６ｂの側壁上に形成されたサイドウォール９に対して自己整合的に形成される。
【００３２】
このようにして、ｐ型ウエル３にｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑｎが形成され、ｎ型ウエル４にｐチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑｐが形成され、図４の構造が得られる。なお、ｎ＋型半導体領域７ｂ（第１半導体領域）は、ｎチャネル型ＭＩＳＦＥＴＱｎのソースまたはドレイン用の半導体領域とみなすことができ、ｐ＋型半導体領域８ｂ（第１半導体領域）は、ｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用の半導体領域とみなすことができる。
【００３３】
次に、サリサイド（Salicide：Self Aligned Silicide）技術により、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極６ａおよびソース・ドレイン領域（ここではｎ＋型半導体領域７ｂ）の表面と、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極６ｂおよびソース・ドレイン領域（ここではｐ＋型半導体領域８ｂ）の表面とに、低抵抗の金属シリサイド層（後述の金属シリサイド層１３に対応）を形成する。以下に、この金属シリサイド層の形成工程について説明する。
【００３４】
上記のようにして図４の構造が得られた後、図５に示されるように、ゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂの表面を露出させてから、ゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂ上を含む半導体基板１の主面（全面）上に、ゲート電極６ａ，６ｂを覆うように、金属膜１１を例えばスパッタリング法を用いて形成（堆積）する。それから、金属膜１１上にバリア膜１２を形成（堆積）する。
【００３５】
また、半導体基板１上に金属膜１１を堆積する前に、ＨＦガス、ＮＦ３ガス、ＮＨ３ガスまたはＨ２ガスのうち少なくともいずれか一つを用いたドライクリーニング処理を行って、ゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂ及びｐ＋型半導体領域８ｂの表面の自然酸化膜を除去した後、半導体基板１を大気中（酸素含有雰囲気中）にさらすことなく、金属膜１１の形成工程およびバリア膜１２の形成工程を行えば、より好ましい。
【００３６】
金属膜１１は、例えばニッケル（Ｎｉ）膜からなり、その厚さ（堆積膜厚）は、例えば９ｎｍ程度とすることができる。Ｎｉ（ニッケル）膜以外にも、例えばＮｉ−Ｐｔ合金膜（ＮｉとＰｔの合金膜）、Ｎｉ−Ｖ合金膜（ＮｉとＶの合金膜）、Ｎｉ−Ｐｄ合金膜（ＮｉとＰｄの合金膜）、Ｎｉ−Ｙｂ合金膜（ＮｉとＹｂの合金膜）またはＮｉ−Ｅｒ合金膜（ＮｉとＥｒの合金膜）のようなニッケル合金膜などを金属膜１１として用いることができる。バリア膜１２は、例えば窒化チタン（ＴｉＮ）膜またはチタン（Ｔｉ）膜からなり、その厚さ（堆積膜厚）は、例えば１５ｎｍ程度とすることができる。バリア膜１２は、金属膜１１の酸化防止や半導体基板１に働く応力の制御などのために金属膜１１上に設けられる。
【００３７】
金属膜１１およびバリア膜１２を形成した後、半導体基板１に第１の熱処理（アニール処理）を施すことで、ゲート電極６ａ，６ｂを構成する多結晶シリコン膜と金属膜１１、およびｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂを構成する単結晶シリコンと金属膜１１を選択的に反応させて、金属・半導体反応層である金属シリサイド層１３を形成する。ゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂの各上部（上層部）と金属膜１１とが反応することにより金属シリサイド層１３が形成されるので、金属シリサイド層１３は、ゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂの各表面（上層部）に形成される。金属シリサイド層１３を形成するための第１の熱処理は、不活性ガス（例えばアルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガスまたは窒素（Ｎ２）ガス）雰囲気で満たされた常圧下で行うことが好ましい。
【００３８】
次に、ウェット洗浄処理を行うことにより、バリア膜１２と、未反応の金属膜１１（すなわちゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂまたはｐ＋型半導体領域８ｂと反応しなかった金属膜１１）とを除去する。この際、ゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂの表面上に金属シリサイド層１３を残存させる。このウェット洗浄処理は、硫酸を用いたウェット洗浄、または硫酸と過酸化水素水とを用いたウェット洗浄などにより行うことができる。このようにして、図６の構造が得られる。
【００３９】
次に、半導体基板１に第２の熱処理（アニール処理）を施す。この第２の熱処理は、上記第１の熱処理の熱処理温度よりも高い熱処理温度で行う。第２の熱処理は、不活性ガス（例えばアルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガスまたは窒素（Ｎ２）ガス）雰囲気で満たされた、常圧下で行うことが好ましい。
【００４０】
上記のように、第１の熱処理によってゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂ（を構成するシリコン）と金属膜１１を選択的に反応させて、金属シリサイド層１３を形成するが、第１の熱処理を行った段階で金属シリサイド層１３をＭＳｉ（メタルモノシリサイド）相とし、Ｍ２Ｓｉ（ダイメタルシリサイド）相やＭＳｉ２（メタルダイシリサイド）相とはしないことが好ましい。そして、上記第２の熱処理を行うことで、ＭＳｉ相の金属シリサイド層１３を安定化することができる。
【００４１】
すなわち、第１の熱処理でＭＳｉ相の金属シリサイド層１３が形成され、この金属シリサイド層１３は、第２の熱処理を行っても、変わらずＭＳｉ相のままであるが、第２の熱処理を行うことで、金属シリサイド層１３内の組成がより均一化され、金属シリサイド層１３内の金属元素ＭとＳｉとの組成比が１：１の化学量論比により近くなり、金属シリサイド層１３を安定化できる。また、第１の熱処理でＭ２Ｓｉ相の部分が金属シリサイド層１３中に形成されていた場合は、第２の熱処理によって、Ｍ２Ｓｉ相の部分をＭＳｉ相にすることができる。なお、ＭＳｉ相は、Ｍ２Ｓｉ相およびＭＳｉ２相よりも低抵抗率であり、第２の熱処理以降も（半導体装置の製造終了まで）金属シリサイド層１３は低抵抗のＭＳｉ相のまま維持され、製造された半導体装置では（例えば半導体基板１を個片化して半導体チップとなった状態でも）、金属シリサイド層１３は低抵抗のＭＳｉ相となっている。
【００４２】
なお、本実施の形態では、金属膜１１を構成する金属元素を化学式ではＭ、カタカナ表記では「メタル」と表記している。例えば、金属膜１１がニッケル（Ｎｉ）膜である場合は、上記Ｍ（金属膜１１を構成する金属元素Ｍ）はＮｉであり、上記ＭＳｉ（メタルモノシリサイド）はＮｉＳｉ（ニッケルモノシリサイド）であり、上記Ｍ２Ｓｉ（ダイメタルシリサイド）はＮｉ２Ｓｉ（ダイニッケルシリサイド）であり、上記ＭＳｉ２（メタルダイシリサイド）はＮｉＳｉ２（ニッケルダイシリサイド）である。金属膜１１が、Ｎｉが９８原子％でＰｔが２原子％のＮｉ−Ｐｔ合金膜（Ｎｉ０．９８Ｐｔ０．０２合金膜）の場合、上記Ｍ（金属膜１１を構成する金属元素Ｍ）はＮｉ及びＰｔ（但しＮｉとＰｔの組成比を勘案すると上記ＭはＮｉ０．９８Ｐｔ０．０２）であり、上記ＭＳｉはＮｉ０．９８Ｐｔ０．０２Ｓｉであり、上記Ｍ２Ｓｉは（Ｎｉ０．９８Ｐｔ０．０２）２Ｓｉであり、上記ＭＳｉ２はＮｉ０．９８Ｐｔ０．０２Ｓｉ２である。金属膜１１が、Ｎｉが９９原子％でＰｄが１原子％のＮｉ−Ｐｄ合金膜（Ｎｉ０．９９Ｐｔ０．０１合金膜）の場合、上記Ｍ（金属膜１１を構成する金属元素Ｍ）はＮｉ及びＰｄ（但しＮｉとＰｄの組成比を勘案すると上記ＭはＮｉ０．９９Ｐｄ０．０１）であり、上記ＭＳｉはＮｉ０．９９Ｐｄ０．０１Ｓｉであり、上記Ｍ２Ｓｉは（Ｎｉ０．９９Ｐｄ０．０１）２Ｓｉであり、上記ＭＳｉ２はＮｉ０．９９Ｐｄ０．０１Ｓｉ２である。金属膜１１が他の組成の合金膜の場合も、同様に考えることができる。
【００４３】
このようにして、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極６ａおよびソース・ドレイン領域（ｎ＋型半導体領域７ｂ）の表面（上層部）と、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極６ｂおよびソース・ドレイン領域（ｐ＋型半導体領域８ｂ）の表面（上層部）とに、ＭＳｉ（メタルモノシリサイド）からなる金属シリサイド層１３が形成される。また、金属膜１１の膜厚によるが、金属膜１１の膜厚が例えば９ｎｍ程度の場合、金属シリサイド層１３の膜厚は、例えば１９ｎｍ程度である。
【００４４】
次に、図７に示されるように、半導体基板１の主面上に絶縁膜２１（第１絶縁膜）を形成する。すなわち、ゲート電極６ａ，６ｂを覆うように、金属シリサイド層１３上を含む半導体基板１上に絶縁膜２１を形成する。絶縁膜２１は窒化シリコン膜からなり、プラズマＣＶＤ法を用いて形成する。この絶縁膜２１の形成工程については、後でより詳細に説明する。
【００４５】
次に、図８に示されるように、絶縁膜２１上に絶縁膜２１よりも厚い絶縁膜２２を形成する。絶縁膜２２は例えば酸化シリコン膜などからなり、ＴＥＯＳ(Tetraethoxysilane：テトラエトキシシラン、またはTetra Ethyl Ortho Silicateとも言う)を用いてプラズマＣＶＤ法などにより形成することができる。これにより、絶縁膜２１，２２からなる層間絶縁膜が形成される。その後、絶縁膜２２の表面をＣＭＰ法により研磨するなどして、絶縁膜２２の上面を平坦化する。下地段差に起因して絶縁膜２１の表面に凹凸形状が形成されていても、絶縁膜２２の表面をＣＭＰ法により研磨することにより、その表面が平坦化された層間絶縁膜を得ることができる。
【００４６】
次に、図９に示されるように、絶縁膜２２上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて、絶縁膜２２，２１をドライエッチングすることにより、絶縁膜２１，２２にコンタクトホール（貫通孔、孔）２３を形成する。
【００４７】
この際、まず絶縁膜２１に比較して絶縁膜２２がエッチングされやすい条件（すなわち絶縁膜２２のエッチング速度が絶縁膜２１のエッチング速度よりも大きくなるエッチング条件）で絶縁膜２２のドライエッチングを行い、絶縁膜２１をエッチングストッパ膜として機能させることで、絶縁膜２２にコンタクトホール２３を形成する。この段階では、コンタクトホール２３は、絶縁膜２２を貫通するが絶縁膜２１は貫通せず、絶縁膜２１でエッチングを停止させ、コンタクトホール２３の底部で、絶縁膜２１の少なくとも一部が残存するようにする。それから、絶縁膜２２に比較して絶縁膜２１がエッチングされやすい条件（すなわち絶縁膜２１のエッチング速度が絶縁膜２２のエッチング速度よりも大きくなるエッチング条件）でコンタクトホール２３の底部の絶縁膜２１をドライエッチングして除去する。これにより、コンタクトホール２３の底部で絶縁膜２１が完全に除去され、コンタクトホール２３は絶縁膜２２，２１を貫通し、コンタクトホール２３の底部で半導体基板１の主面の一部、例えばｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂの表面上の金属シリサイド層１３の一部や、ゲート電極６ａ，６ｂの表面上の金属シリサイド層１３の一部などが露出される。
【００４８】
次に、コンタクトホール２３内に、タングステン（Ｗ）などからなるプラグ（接続用導体部、埋め込みプラグ、埋め込み導体部）２４を形成する。プラグ２４を形成するには、例えば、コンタクトホール２３の内部（底部および側壁上）を含む絶縁膜２２上に、プラズマＣＶＤ法などによりバリア導体膜２４ａ（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、タングステン膜などからなる主導体膜２４ｂをＣＶＤ法などによってバリア導体膜２４ａ上にコンタクトホール２３を埋めるように形成し、絶縁膜２２上の不要な主導体膜２４ｂおよびバリア導体膜２４ａをＣＭＰ法またはエッチバック法などによって除去することにより、コンタクトホール２３内に残存する主導体膜２４ｂおよびバリア導体膜２４ａからなるプラグ２４を形成することができる。ゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂまたはｐ＋型半導体領域８ｂ上に形成されたプラグ２４は、その底部でゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂまたはｐ＋型半導体領域８ｂの表面上の金属シリサイド層１３と接して、電気的に接続される。
【００４９】
次に、図１０に示されるように、プラグ２４が埋め込まれた絶縁膜２２上に、ストッパ絶縁膜３１および配線形成用の絶縁膜３２を順次形成する。ストッパ絶縁膜３１は絶縁膜３２への溝加工の際にエッチングストッパとなる膜であり、絶縁膜３２に対してエッチング選択比を有する材料を用いる。ストッパ絶縁膜３１は、例えばプラズマＣＶＤ法により形成される窒化シリコン膜とし、絶縁膜３２は、例えばプラズマＣＶＤ法により形成される酸化シリコン膜とすることができる。なお、ストッパ絶縁膜３１と絶縁膜３２には次に説明する第１層目の配線が形成される。
【００５０】
次に、シングルダマシン法により第１層目の配線を形成する。まず、レジストパターン（図示せず）をマスクとしたドライエッチングによって絶縁膜３２およびストッパ絶縁膜３１の所定の領域に配線溝３３を形成した後、半導体基板１の主面上（すなわち配線溝３３の底部および側壁上を含む絶縁膜３２上）にバリア導体膜（バリアメタル膜）３４を形成する。バリア導体膜３４は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜などを用いることができる。続いて、ＣＶＤ法またはスパッタリング法などによりバリア導体膜３４上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成して、銅めっき膜により配線溝３３の内部を埋め込む。それから、配線溝３３以外の領域の銅めっき膜、シード層およびバリアメタル膜３４をＣＭＰ法により除去して、配線溝３３に埋め込まれ銅を主導電材料とする第１層目の配線３５を形成する。配線３５は、プラグ２４を介してｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用のｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂやゲート電極６ａ，６ｂなどと電気的に接続されている。その後、デュアルダマシン法により２層目の配線を形成するが、ここでは図示およびその説明は省略する。
【００５１】
次に、絶縁膜２１の形成工程について、より詳細に説明する。
【００５２】
図１１は絶縁膜２１の形成に用いることができる成膜装置４１の一例を示す概略平面図である。絶縁膜２１の成膜には、図１１の成膜装置４１を用いることができる。
【００５３】
図１１に示されるように、成膜装置４１は、搬送室４２と、搬送室４２の周囲に開閉手段であるゲートバルブ４３を介して配置されたロードロック室４４ａ，４４ｂおよびチャンバ（処理室、反応室）４６ａ，４６ｂ，４７ａ，４７ｂ，４８ａ，４８ｂとを有している。また、成膜装置４１においては、ロードロック室４４ａ，４４ｂの搬送室４２と反対側にはウエハ搬入出室５１が設けられており、ウエハ搬入出室５１のロードロック室４４ａ，４４ｂと反対側には半導体ウエハＳＷを収納するフープ（Front Open Unified  Pod）５２ａ，５２ｂを取り付けるポート５３が設けられている。
【００５４】
搬送室４２は排気機構等により所定の真空度に保持され、その中央部には半導体ウエハＳＷを搬送するための搬送用ロボット４２ａが設けられている。搬送室４２に備わるチャンバ４６ａ，４６ｂは、プラズマＣＶＤ法により絶縁膜２１を成膜する成膜用チャンバとなる。
【００５５】
成膜装置４１は、複数のチャンバ４６ａ，４６ｂ，４７ａ，４７ｂ，４８ａ，４８ｂを備えたマルチチャンバタイプの装置であるが、成膜装置４１が備えるチャンバの数は種々変更可能であり、一つのチャンバのみを備えたタイプの装置とすることもできるが、チャンバ４６ａ，４６ｂの少なくとも一方は必要である。
【００５６】
また、成膜装置４１では、チャンバ４６ａとチャンバ４６ｂとを同じ構成のチャンバとしてツインチャンバとし、チャンバ４７ａとチャンバ４７ｂとを同じ構成のチャンバとしてツインチャンバとし、チャンバ４８ａとチャンバ４８ｂとを同じ構成のチャンバとしてツインチャンバとし、一度に２枚の半導体ウエハに対して同じ処理を行えるようにしている。他の形態として、チャンバ４６ａ，４６ｂの一方とチャンバ４７ａ，４７ｂの一方とチャンバ４８ａ，４８ｂの一方を省略することもできる。
【００５７】
次に、成膜装置４１のチャンバ４６ａ，４６ｂの構成について説明する。なお、チャンバ４６ａとチャンバ４６ｂとは同様の構成を有しているので、ここではチャンバ４６ａ，４６ｂをチャンバ４６として説明する。図１２は成膜装置４１に備わる成膜用のチャンバ４６（すなわちチャンバ４６ａ，４６ｂ）の概略断面図である。
【００５８】
チャンバ４６は、半導体ウエハＳＷ（すなわち半導体基板１）上に絶縁膜２１をＣＶＤ法によって形成するために使用されるチャンバ（処理室、反応室）であり、例えば平行平板型プラズマＣＶＤ装置のチャンバである。
【００５９】
図１２に示されるように、チャンバ４６は、真空気密が可能な処理室であり、チャンバ４６内には、互いに対向する下部電極（基板電極）６１および上部電極（高周波電極）６２が配置されている。下部電極６１は、その上に半導体ウエハＳＷ（すなわち半導体基板１）が配置可能に構成され、内部に図示しないヒータなどの加熱機構を内蔵している。また、下部電極６１および上部電極６２間には、チャンバ４６の外部に設けられた高周波電源６３などにより高周波電力または高周波電圧を供給（印加）可能に構成されている。
【００６０】
また、チャンバ４６は、上部電極６２に設けられたガス導入口６２ａから所望のガスが所望の流量でチャンバ４６内に導入できるように構成されている。例えば、ガス導入口６２ａは、後述するステップＳ２，Ｓ３で必要となるガス（ここではＳｉＨ４ガス、ＮＨ３ガス、Ｈ２ガス、Ｎ２ガスおよびＡｒガス）の導入経路にマスフローコントローラ（ガス流量制御装置）６４を介して連結されており、それによって、所望の種類のガス（ＳｉＨ４、ＮＨ３、Ｈ２、Ｎ２およびＡｒから選択されたガス）が所望の流量でガス導入口６２ａからチャンバ４６内に導入できるようになっている。
【００６１】
また、チャンバ４６はガス排気口６５を介して図示しないガス排気手段（例えば真空ポンプ）に接続され、ガス排気口６５からチャンバ４６内を所望の排気速度で排気することができるように構成されている。また、図示しない圧力制御部が、圧力センサなどが検出したチャンバ４６内の圧力に応じて、ガス排気口６５からの排気速度などを調節し、チャンバ４６内を所望の圧力に維持することができるように構成されている。
【００６２】
図１３は、絶縁膜２１の形成工程を示す製造プロセスフロー図である。絶縁膜２１の形成工程は、成膜装置４１を用いて次のように行われる。
【００６３】
まず、フープ５２ａまたはフープ５２ｂから半導体ウエハＳＷを、ウエハ搬入出室５１内に設置された搬送用ロボット５１ａまたは搬送用ロボット５１ｂによって取り出し、ロードロック室４４ａ，４４ｂへ搬入する。この際、搬送用ロボット５１ａ，５１ｂ間の半導体ウエハＳＷの受け渡しは、ウエハ受け渡しステーション５４を介して行われる。この半導体ウエハＳＷは、上記半導体基板１に対応するものである。フープ５２ａ，５２ｂは半導体ウエハＳＷのバッチ搬送用の密閉収納容器であり、通常２５枚、１２枚、６枚等のバッチ単位で半導体ウエハＳＷを収納する。フープ５２ａ，５２ｂの容器外壁は微細な通気フィルタ部を除いて機密構造になっており、塵埃はほぼ完全に排除される。従って、クラス１０００の雰囲気で搬送しても、内部はクラス１の清浄度が保てるようになっている。成膜装置４１とのドッキングは、フープ５２ａ，５２ｂの扉をポート５３に取り付けて、ウエハ搬入出室５１の内部に引き込むことによって清浄さを保持した状態で行われる。続いてロードロック室４４ａ，４４ｂ内を真空引きした後、搬送用ロボット４２ａによって半導体ウエハＳＷをロードロック室４４ａ，４４ｂから搬送室４２を介して成膜用のチャンバ４６ａ，４６ｂへ真空搬送する。このようにして、半導体ウエハＳＷ、すなわち半導体基板１をチャンバ４６（すなわちチャンバ４６ａ，４６ｂ）へ搬送し、チャンバ４６内に配置する（ステップＳ１）。この際、半導体基板１（半導体ウエハＳＷ）は、絶縁膜２１を形成する側の主面（上面、表面）を上部電極６２に向けて、チャンバ４６内の下部電極６１上に配置される。下部電極６１上に配置された半導体基板１（半導体ウエハＳＷ）は、下部電極６１に内蔵されたヒータで加熱される。既に加熱された下部電極６１上に半導体基板１（半導体ウエハＳＷ）を配置することもできる。
【００６４】
次に、チャンバ４６内に配置された半導体基板１（半導体ウエハＳＷ）を還元性ガスのプラズマで処理する（ステップＳ２）。半導体基板１には、金属シリサイド層１３が形成されているので、ステップＳ２では、半導体基板１に形成された金属シリサイド層１３の表面が還元性ガスのプラズマで処理される。このステップＳ２の還元性ガスのプラズマ処理により、金属シリサイド層１３の表面の自然酸化膜（後述の酸化膜７２に対応）が還元されて除去される。
【００６５】
ステップＳ２の還元性ガスのプラズマは、水素ガスのプラズマ（水素プラズマ）、アンモニアガスのプラズマ（アンモニアプラズマ）、あるいは水素ガスとアンモニアガスとの混合ガスのプラズマが好ましい。これにより、金属シリサイド層１３の表面の自然酸化膜を的確に除去することができる。
【００６６】
すなわち、ステップＳ２では、ガス導入口６２ａからチャンバ４６内に還元性ガス（好ましくは水素（Ｈ２）ガスまたはアンモニア（ＮＨ３）ガスあるいはそれらの混合ガス）を導入し、ガス排気口６５からの排気速度を調節してチャンバ４６内の圧力を所定の圧力に制御し、高周波電源６３により下部電極６１および上部電極６２間に高周波電力（高周波電圧）を供給（印加）する。これにより、下部電極６１と上部電極６２との間に高周波グロー放電によりプラズマを発生させる。このようにして、ガス導入口６２ａから導入した還元性ガス（好ましくは水素（Ｈ２）ガスまたはアンモニア（ＮＨ３）ガスあるいはそれらの混合ガス）のプラズマがチャンバ４６内（下部電極６１および上部電極６２間）に発生（生成）し、このプラズマにより、金属シリサイド層１３の表面が処理（プラズマ処理）され、金属シリサイド層１３の表面の自然酸化膜が除去される。ステップＳ２で行う還元性ガスのプラズマ処理は、１０〜６０秒程度行うことが好ましく、これにより、金属シリサイド層１３の表面の自然酸化膜を除去できるとともに、製造時間が長くなってスループットが低下するのを防止できる。
【００６７】
また、ステップＳ２では、還元性ガス（好ましくは水素（Ｈ２）ガスまたはアンモニア（ＮＨ３）ガスあるいはそれらの混合ガス）以外に、希釈ガスまたはキャリアガスなどとして不活性ガス、例えば窒素（Ｎ２）ガス、アルゴン（Ａｒ）ガスおよびヘリウム（Ｈｅ）ガスから選択された単一または複数のガス、をガス導入口６２ａからチャンバ４６内に導入することもできる。この場合、ステップＳ２では、還元性ガス（好ましくは水素（Ｈ２）ガスまたはアンモニア（ＮＨ３）ガスあるいはそれらの混合ガス）と不活性ガス（例えば窒素ガス、アルゴンガスおよびヘリウムガスから選択された単一または複数のガス）との混合ガスプラズマで金属シリサイド層１３の表面を処理して自然酸化膜が除去されることになる。
【００６８】
また、ステップＳ２は、金属シリサイド層１３の表面の還元処理（自然酸化膜の還元処理または除去）が目的であるので、ステップＳ２では、シラン（ＳｉＨ４）ガスのようなシリコンソースガス（Ｓｉを構成元素として含むガス）はチャンバ４６内に導入しない。
【００６９】
ステップＳ２の還元性ガスのプラズマ処理の後、半導体基板１（すなわち半導体ウエハＳＷ）上に、窒化シリコンからなる絶縁膜２１をプラズマＣＶＤ法で堆積させる（ステップＳ３）。ステップＳ２の還元性ガスのプラズマ処理の後、半導体基板１（半導体ウエハＳＷ）を大気中（酸素含有雰囲気中）にさらすことなく、ステップＳ３の絶縁膜２１の堆積工程を行うことが重要である。これにより、金属シリサイド層１３の表面に自然酸化膜が再形成されることなく、金属シリサイド層１３の表面を含む半導体基板１上に絶縁膜２１を形成することができる。このため、ステップＳ２の還元性ガスのプラズマ処理工程とステップＳ３の絶縁膜２１の堆積工程とは、同じチャンバ４６内で連続的に行うことが好ましい。また、チャンバ４６内でステップＳ２の還元性ガスのプラズマ処理工程を行ってから、半導体基板１をそのチャンバ４６から取り出さず、同じチャンバ４６内でステップＳ３の堆積工程を開始することが好ましいが、ステップＳ２の還元性ガスのプラズマ処理を行ってからステップＳ３で絶縁膜２１（窒化シリコン膜）を堆積するまでの間、酸素含有ガスをチャンバ４６内に導入しないようにする。これにより、ステップＳ２の還元性ガスのプラズマ処理の後、半導体基板１（半導体ウエハＳＷ）を酸素含有雰囲気中にさらすことなく、ステップＳ３の絶縁膜２１の堆積工程を行うことができ、金属シリサイド層１３の表面の再酸化を防止できる。
【００７０】
すなわち、ステップＳ２の後、下部電極６１および上部電極６２間に供給（印加）される高周波電力（高周波電圧）を一旦停止する。それから、ステップＳ３で、ガス導入口６２ａからチャンバ４６内に反応ガス（ソースガス、原料ガス、成膜用ガス）、例えばシラン（ＳｉＨ４）ガスとアンモニア（ＮＨ３）ガスと窒素（Ｎ２）ガスとを導入し、ガス排気口６５からの排気速度を調節してチャンバ４６内の圧力を所定の圧力に制御し、高周波電源６３により下部電極６１および上部電極６２間に高周波電力（高周波電圧）を供給（印加）する。これにより、下部電極６１と上部電極６２との間に高周波グロー放電によりプラズマが発生し、反応ガスが分解され、下部電極６１上に配置された半導体基板１（半導体ウエハＳＷ）上に窒化シリコン膜（プラズマ窒化シリコン膜）からなる絶縁膜２１が堆積される。以下では、プラズマＣＶＤ法で形成された窒化シリコン膜をプラズマ窒化シリコン膜と呼ぶ場合もある。
【００７１】
ステップＳ３では、ガス導入口６２ａからチャンバ４６内に、窒化シリコンのシリコンソースガスとして、シリコン（Ｓｉ）元素を構成元素として含む第１のガス、好ましくはシラン（ＳｉＨ４）ガスのようなシラン系ガスと、窒化シリコンの窒素ソースガスとして、窒素元素を構成元素として含む第２のガス、好ましくはアンモニア（ＮＨ３）ガスとを導入し、これらのガスのプラズマを生成して絶縁膜２１を堆積させる。ステップＳ３では、それ以外に、希釈ガスまたはキャリアガスなどとして不活性ガス、例えば窒素（Ｎ２）ガス、アルゴン（Ａｒ）ガスおよびヘリウム（Ｈｅ）ガスから選択された単一または複数のガス、をガス導入口６２ａからチャンバ４６内に導入することもできる。
【００７２】
本実施の形態では、ステップＳ３の絶縁膜２１（窒化シリコン膜）の堆積工程の前に、Ｉｎ−ｓｉｔｕ処理にて金属シリサイド層１３の表面の自然酸化膜（後述の酸化膜７２に対応）をステップＳ２の還元性ガスのプラズマ処理により還元除去して清浄化しているので、表面の酸化膜が除去された金属シリサイド層１３上に絶縁膜２１が堆積される。
【００７３】
ステップＳ３の絶縁膜２１の成膜工程後、半導体基板１（半導体ウエハＳＷ）はチャンバ４６から取り出され（ステップＳ４）、次の工程（絶縁膜２２の成膜工程）に送られる。例えば、搬送用ロボット４２ａによって半導体ウエハＳＷを成膜用のチャンバ４６ａ，４６ｂ（すなわちチャンバ４６）から搬送室４２を介してロードロック室４４ａ，４４ｂへ真空搬送し、それから、搬送用ロボット５１ａ，５１ｂによって半導体ウエハＳＷをロードロック室４４ａ，４４ｂからウエハ搬入出室５１を介して元のフープ５２ａまたはフープ５２ｂへ戻す。この際、搬送用ロボット５１ａ，５１ｂ間の半導体ウエハＳＷの受け渡しは、ウエハ受け渡しステーション５４を介して行われる。
【００７４】
このように、本実施の形態では、ステップＳ２で金属シリサイド層１３の表面を還元性ガス（好ましくはアンモニアガス、水素ガス、あるいはそれらの混合ガス）のプラズマで処理した後、半導体基板１を大気中にさらすことなく、ステップＳ３で金属シリサイド層１３上を含む半導体基板１上に絶縁膜２１（窒化シリコン膜）をプラズマＣＶＤ法で形成する。より好ましくは、ステップＳ２で金属シリサイド層１３の表面を還元性ガスのプラズマで処理した後、半導体基板１を酸素含有雰囲気にさらすことなく、ステップＳ３で金属シリサイド層１３上を含む半導体基板１上に絶縁膜２１を形成する。ステップＳ２の還元性ガスのプラズマ処理により、金属シリサイド層１３の表面の自然酸化膜（後述の酸化膜７２に対応）が除去され、その後、半導体基板１を大気中（酸素含有雰囲気中）にさらすことなく、ステップＳ３で絶縁膜２１を堆積するので、形成された絶縁膜２１と金属シリサイド層１３との間の界面に酸化膜は形成されていない。このため、絶縁膜２１の成膜後の種々の加熱工程（例えば種々の絶縁膜や導体膜の成膜工程のように半導体基板１の加熱を伴う工程）が行われても、金属シリサイド層１３と絶縁膜２１との間の界面の酸化膜の酸素に起因して金属シリサイド層１３が部分的に異常成長してしまうのを防止できる。これにより、異常成長による金属シリサイド層１３の抵抗の増加を防止できる。また、ソース・ドレイン領域上に形成した金属シリサイド層１３がチャネル部に異常成長して電界効果トランジスタのソース・ドレイン間のリーク電流が増大するのを防止できる。従って、半導体装置の性能を向上させることができる。また、半導体装置の信頼性を向上させることができる。
【００７５】
絶縁膜２１は、コンタクトホール２３を形成するために絶縁膜２２をエッチングする際のエッチングストッパ膜として機能するが、ＳＡＣ（Self Align Contact）用の絶縁膜とみなすこともできる。半導体基板１の主面上に形成された絶縁膜２１を半導体基板１に引張応力を生じさせる膜にすると、ｎチャネル型ＭＩＳＦＥＴＱｎは、移動度が向上して駆動電流が増加するので、スイッチング特性が向上する。また、半導体基板１の主面上に形成された絶縁膜２１を半導体基板１に圧縮応力を生じさせる膜にすると、ｐチャネル型ＭＩＳＦＥＴＱｐは、移動度が向上して駆動電流が増加するので、スイッチング特性が向上する。このため、半導体基板１の主面上に形成する絶縁膜２１を、半導体基板１に引張応力を生じさせる膜にする場合と、圧縮応力を生じさせる膜にする場合とがあり、必要に応じて選択される。
【００７６】
このため、上記ステップＳ３で形成した絶縁膜２１を半導体基板１に引張応力を生じさせる膜とする場合と、上記ステップＳ３で形成した絶縁膜２１を半導体基板１に圧縮応力を生じさせる膜とする場合とについて、それぞれ上記ステップＳ２の還元性ガスのプラズマ処理をアンモニアプラズマで行う場合と水素プラズマで行う場合とに分けて、絶縁膜２１の好ましい成膜法について更に具体的に説明する。
【００７７】
まず、上記ステップＳ３で形成した絶縁膜２１を半導体基板１に引張応力を生じさせる膜とする場合でかつ上記ステップＳ２の還元性ガスのプラズマ処理をアンモニアプラズマで行う場合について、図１４を参照して説明する。
【００７８】
図１４は、絶縁膜２１（窒化シリコン膜）の成膜工程における第１の成膜方法のプロセスステップを示す説明図（表）であり、ステップＳ１でチャンバ４６内に半導体基板１を配置した後、ステップＳ４でチャンバ４６から半導体基板１を取り出すまでの、チャンバ４６の状態が示されている。なお、図１４の第１の成膜方法は、上記ステップＳ２の還元性ガスのプラズマ処理をアンモニアプラズマで行い、かつ上記ステップＳ３で形成した絶縁膜２１を半導体基板１に引張応力を生じさせる膜とする場合の好ましい実施例（実施の形態、具体例）に対応する。
【００７９】
なお、図１４および後述の図１５〜図１７では、「時間」の欄に、各ステップの所要時間（単位は秒）を記載し、「温度」の欄に、各ステップでの半導体基板１の加熱温度（単位は℃）を記載し、「圧力」の欄に、各ステップでのチャンバ４６内の圧力（単位はＰａ）を記載している。また、図１４および後述の図１５〜図１７では、「ＳｉＨ４流量」の欄に、各ステップでガス導入口６２ａからチャンバ４６内に導入するシラン（ＳｉＨ４）ガスの流量（単位はｓｃｃｍ）を記載し、「ＮＨ３流量」の欄に、各ステップでガス導入口６２ａからチャンバ４６内に導入するアンモニア（ＮＨ３）ガスの流量（単位はｓｃｃｍ）を記載している。また、図１４および後述の図１５〜図１７では、「Ｈ２流量」の欄に、各ステップでガス導入口６２ａからチャンバ４６内に導入する水素（Ｈ２）ガスの流量（単位はｓｃｃｍ）を記載し、「Ｎ２流量」の欄に、各ステップでガス導入口６２ａからチャンバ４６内に導入する窒素（Ｎ２）ガスの流量（単位はｓｃｃｍ）を記載している。また、図１４および後述の図１５〜図１７では、「Ａｒ流量」の欄に、各ステップでガス導入口６２ａからチャンバ４６内に導入するアルゴン（Ａｒ）ガスの流量（単位はｓｃｃｍ）を記載している。また、図１４および後述の図１５〜図１７では、「高周波ＲＦパワー」の欄に、各ステップで下部電極６１と上部電極６２との間に供給（印加）する高周波電力（単位はＷ）を記載し、印加する周波数は１３．５６ＭＨｚとしている。また、後述の図１６および図１７では、「低周波ＲＦパワー」の欄に、各ステップで下部電極６１と上部電極６２との間に供給（印加）する、「高周波ＲＦパワー」よりも低周波数の高周波電力（単位はＷ）を記載し、印加する周波数は３５０ｋＨｚとしている。なお、図１４および後述の図１５〜図１７の「圧力」の欄に「フルオープン」と記載されている場合は、ガス排気口６５からの排気速度を最大にしてチャンバ４６内を排気（真空排気）している場合に対応する。図１４および後述の図１５〜図１７のそれぞれにおいて、示されたステップは連続的に行われる。
【００８０】
上記ステップＳ１で半導体基板１（半導体ウエハＳＷ）をチャンバ４６内の下部電極６１上に配置して下部電極６１に内蔵されたヒータで加熱する。既に加熱された下部電極６１上に半導体基板１（半導体ウエハＳＷ）を配置してもよい。図１４のステップＳ１１ａ〜Ｓ２１ａの間、半導体基板１の加熱温度（半導体基板１を配置した下部電極６１の温度）は、好ましくは２５０〜５００℃、例えば４８０℃程度に維持される。
【００８１】
それから、図１４のステップＳ１１ａで、ガス導入口６２ａからチャンバ４６内に窒素（Ｎ２）ガスを所定の流量（例えば１８０００ｓｃｃｍ）で導入し、チャンバ４６内の圧力を所定の圧力（例えば５６０Ｐａ）に制御する。この圧力は、図１４のステップＳ１１ａ，Ｓ１２ａで維持される。ステップＳ１１ａは、チャンバ４６内の圧力を安定化させるステップである。
【００８２】
次に、図１４のステップＳ１２ａで、ステップＳ１１ａと同様の窒素（Ｎ２）ガスに加えて、更にアンモニア（ＮＨ３）ガスを所定の流量（例えば１６０ｓｃｃｍ）でガス導入口６２ａからチャンバ４６内に導入し、下部電極６１および上部電極６２間に例えば１３．５６ＭＨｚの高周波電力（高周波電圧）を所定の電力（好ましくは３０〜１０００Ｗ、例えば３００Ｗ）で供給（印加）してプラズマを発生させる。これによりチャンバ４６内（下部電極６１および上部電極６２間）のアンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスがプラズマ化し、金属シリサイド層１３の表面がアンモニアプラズマで処理される。従って、ステップＳ１２ａは、金属シリサイド層１３の表面をアンモニアプラズマで処理するステップであり、上記ステップＳ２（金属シリサイド層１３の表面を還元性ガスのプラズマで処理する工程）に対応するものである。ステップＳ１２ａのアンモニアプラズマ処理によって、金属シリサイド層１３の表面の自然酸化膜が還元されて除去される。ステップＳ１２ａは、１０〜６０秒程度行うことが好ましく、これにより、金属シリサイド層１３の表面の自然酸化膜を還元して除去できるとともに、製造時間が長くなってスループットが低下するのを防止できる。また、ステップＳ１２ａにおいて、ガス導入口６２ａからチャンバ４６内にアンモニア（ＮＨ３）ガスだけでなく窒素（Ｎ２）ガスも導入した理由は、圧力およびプラズマを安定化させるためである。
【００８３】
次に、図１４のステップＳ１３ａで、下部電極６１および上部電極６２間への高周波電力（高周波電圧）の供給（印加）とガス導入口６２ａからチャンバ４６内へのガスの導入を停止し、ガス排気口６５からチャンバ４６内を排気（真空排気）する。ステップＳ１３ａは、チャンバ４６内を排気（真空排気）するステップである。
【００８４】
次に、図１４のステップＳ１７ａで、ガス導入口６２ａからチャンバ４６内に、シラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスを所定の流量（例えばそれぞれ２５ｓｃｃｍ、５０ｓｃｃｍおよび２００００ｓｃｃｍ）で導入し、チャンバ４６内の圧力を所定の圧力（例えば８００Ｐａ）に制御する。この圧力は、図１４のステップＳ１７ａ〜Ｓ２０ａで維持される。また、チャンバ４６内への窒素（Ｎ２）ガスの導入は、図１４のステップＳ１７ａ〜Ｓ２０ａで維持される。ステップＳ１７ａは、チャンバ４６内のガス（ガス比や圧力など）を安定化させるステップである。
【００８５】
また、ステップＳ１７ａでは、シラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスの一方または両方の流量をゼロ（すなわちチャンバ４６内にシランガスおよびアンモニアガスの一方または両方を導入しない状態）にすることもできる。但し、ステップＳ１７ａでは、ステップＳ１８ａと同様にシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスの両方をチャンバ４６内に導入することが好ましく、これにより、ステップＳ１８ａで堆積する窒化シリコン膜の半導体ウエハＳＷの主面内での均一性（例えば膜厚分布の均一性）を向上させることができる。
【００８６】
次に、窒化シリコン膜の堆積（成膜）ステップである図１４のステップＳ１８ａ（および後述の図１５のステップＳ１８ｂ）で、下部電極６１および上部電極６２間に例えば１３．５６ＭＨｚの高周波電力（高周波電圧）を所定の電力（好ましくは３０〜１５０Ｗ、例えば４５Ｗ）で供給（印加）してプラズマを発生させる。これにより、チャンバ４６内（下部電極６１および上部電極６２間）のシラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスがプラズマ化し、下部電極６１上に配置された半導体基板１上に窒化シリコン膜（プラズマ窒化シリコン膜）が堆積する。ステップＳ１８ａ（および後述のステップＳ１８ｂ）は、半導体基板１上に窒化シリコン膜をプラズマＣＶＤ法で堆積するステップである。下部電極６１および上部電極６２間への上記高周波電力（例えば１３．５６ＭＨｚ）の供給（印加）は、図１４のステップＳ１８ａ，Ｓ１９ａ（および後述の図１５のステップＳ１８ｂ，Ｓ１９ｂ）で維持される。
【００８７】
また、図１４のステップＳ１８ａおよび後述の図１５のステップＳ１８ｂでは、ガス導入口６２ａからチャンバ４６内に導入するアンモニア（ＮＨ３）ガスとシラン（ＳｉＨ４）ガスの流量比が、「アンモニア（ＮＨ３）ガスの流量」／「シラン（ＳｉＨ４）ガスの流量」で、２／１以上５００／１以下であることが好ましい。また、図１４のステップＳ１８ａおよび後述の図１５のステップＳ１８ｂでは、シラン（ＳｉＨ４）ガスの流量は１０〜１５０ｓｃｃｍであることが好ましい。これにより、窒化シリコン膜を的確に堆積できる。
【００８８】
また、ステップＳ１８ａ（および後述のステップＳ１８ｂ）において、ガス導入口６２ａからチャンバ４６内に、窒化シリコンのシリコンソースガスであるシラン（ＳｉＨ４）ガスおよび窒化シリコンの窒素ソースガスであるアンモニア（ＮＨ３）ガスだけでなく、窒素（Ｎ２）ガスも導入する理由は、圧力およびプラズマを安定化させるためである。
【００８９】
次に、図１４のステップＳ１８ａで得られる引張応力膜（窒化シリコン膜）の応力（引張応力）をさらに大きくするために、ステップＳ１８ａの後に図１４のステップＳ１９ａを追加してもよい。図１４のステップＳ１９ａでは、ガス導入口６２ａからチャンバ４６内へのシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスの導入を停止し、窒素（Ｎ２）ガスの導入を継続させる。これにより、半導体基板１の表面、すなわちステップＳ１８ａで堆積した窒化シリコン膜（プラズマ窒化シリコン膜）の表面が窒素プラズマで処理される。ステップＳ１８ａで堆積した窒化シリコン膜（プラズマ窒化シリコン膜）の表面が、ステップＳ１９ａで窒素プラズマで処理されることにより、その窒化シリコン膜（プラズマ窒化シリコン膜）中の水素（Ｈ）が低減され、未結合手が多くなる。ステップＳ１９ａは、ステップＳ１８ａで堆積した窒化シリコン膜の表面を窒素プラズマ処理するステップである。
【００９０】
その後、ステップＳ１８ａで堆積された窒化シリコン膜の合計膜厚が所望の膜厚になるまで、図１４のステップＳ１７ａ，Ｓ１８ａ，Ｓ１９ａを１サイクル以上繰り返す。すなわち、ステップＳ１７ａ、ステップＳ１８ａおよびステップＳ１９ａを順に行ってから、ステップＳ１７ａに戻って再度ステップＳ１７ａ、ステップＳ１８ａおよびステップＳ１９ａを順に行い、これを窒化シリコン膜の堆積厚みが所望の厚みになるまで繰り返す。従って、ステップＳ１７ａ，Ｓ１８ａ，Ｓ１９ａを１回以上の所定回数繰り返したものが、上記ステップＳ３（絶縁膜２１の堆積工程）に対応するものとなる。ステップＳ１７ａ，Ｓ１８ａ，Ｓ１９ａを繰り返す際には、ステップＳ１８ａ，Ｓ１９ａで下部電極６１および上部電極６２間へ上記高周波電力（例えば１３．５６ＭＨｚ）が供給（印加）され、ステップＳ１７ａでは、下部電極６１および上部電極６２間へ高周波電力は供給（印加）されない。
【００９１】
図１４のステップＳ１７ａ，Ｓ１８ａ，Ｓ１９ａを繰り返して半導体基板１上に所望の膜厚の窒化シリコン膜が成膜された後、図１４のステップＳ２０ａで、下部電極６１および上部電極６２間への高周波電力（高周波電圧）の供給（印加）を停止する。ステップＳ２０ａでは、ガス導入口６２ａからチャンバ４６内へ窒素（Ｎ２）ガスだけが導入され、チャンバ４６内が窒素（Ｎ２）ガスでパージされる。
【００９２】
次に、図１４のステップＳ２１ａで、ガス導入口６２ａからチャンバ４６内へのガスの導入を停止し、ガス排気口６５からチャンバ４６内を排気（真空排気）する。ステップＳ２１ａは、チャンバ４６内を排気（真空排気）するステップである。
【００９３】
その後、上記ステップＳ４で、半導体基板１（半導体ウエハＳＷ）はチャンバ４６から取り出され、次の工程（絶縁膜２２の成膜工程）に送られる。
【００９４】
半導体基板１の主面上にプラズマＣＶＤ法により形成する窒化シリコン膜は、膜中の未結合手が多いと半導体基板１に引張応力を生じさせる膜となり、膜中の未結合手を少なくし膜をより緻密化することで半導体基板１に圧縮応力を生じさせる膜となる。ステップＳ１８ａで、成膜用ガスの構成元素として含まれる水素（ここではＳｉＨ４およびＮＨ３における水素元素）が膜中に取り込まれた窒化シリコン膜が堆積するが、その窒化シリコン膜中の水素（Ｈ）がステップＳ１９ａの窒素プラズマ処理により低減され、窒化シリコン膜中の未結合手をより多くさせることができる。このため、ステップＳ１７ａ，Ｓ１８ａ，Ｓ１９ａを繰り返すことで所望の厚みまで堆積された窒化シリコン膜からなる絶縁膜２１（これが後述する絶縁膜２１ａに対応する）は、膜中の未結合手がより多い膜となり、それによって、半導体基板１にさらに大きな引張応力を生じさせる膜となる。絶縁膜２１を半導体基板１に引張応力を生じさせる膜にすることで、ｎチャネル型ＭＩＳＦＥＴＱｎは、移動度が向上して駆動電流が増加するので、スイッチング特性を向上することができる。
【００９５】
また、ステップＳ１７ａ，Ｓ１８ａ，Ｓ１９ａを複数サイクル繰り返して絶縁膜２１を形成すれば、各サイクルのステップＳ１８ａで堆積される窒化シリコン膜の厚みを薄くしてそれをステップＳ１９ａで窒素プラズマ処理することになるので、最終膜厚の窒化シリコン膜を一度のステップで堆積してそれを窒素プラズマ処理した場合に比べて、窒素プラズマによる水素の低減効果が大きい。このため、最終的に形成された絶縁膜２１中の未結合手がより多くなり、絶縁膜２１が半導体基板１に生じさせる引張応力をより大きくすることができる。
【００９６】
次に、上記ステップＳ３で形成した絶縁膜２１を半導体基板１に引張応力を生じさせる膜とする場合でかつ上記ステップＳ２の還元性ガスのプラズマ処理を水素プラズマで行う場合について、図１５を参照して説明する。
【００９７】
図１５は、絶縁膜２１（窒化シリコン膜）の成膜工程における第２の成膜方法のプロセスステップを示す説明図（表）であり、ステップＳ１でチャンバ４６内に半導体基板１を配置した後、ステップＳ４でチャンバ４６から半導体基板１を取り出すまでの、チャンバ４６の状態が示されている。なお、図１５の第２の成膜方法は、上記ステップＳ２の還元性ガスのプラズマ処理を水素プラズマで行い、かつ上記ステップＳ３で形成した絶縁膜２１を半導体基板１に引張応力を生じさせる膜とする場合の好ましい実施例（実施の形態、具体例）に対応する。
【００９８】
上記ステップＳ１で半導体基板１（半導体ウエハＳＷ）をチャンバ４６内の下部電極６１上に配置して下部電極６１に内蔵されたヒータで加熱する。既に加熱された下部電極６１上に半導体基板１（半導体ウエハＳＷ）を配置してもよい。図１５のステップＳ１１ｂ〜Ｓ２１ｂの間、半導体基板１の加熱温度（半導体基板１を配置した下部電極６１の温度）は、、好ましくは２５０〜５００℃、例えば４８０℃程度に維持される。
【００９９】
それから、図１５のステップＳ１１ｂで、ガス導入口６２ａからチャンバ４６内に水素（Ｈ２）ガスおよびアルゴン（Ａｒ）ガスを所定の流量（例えばそれぞれ４０００ｓｃｃｍおよび８００ｓｃｃｍ）で導入し、チャンバ４６内の圧力を所定の圧力（例えば５６０Ｐａ）に制御する。この流量および圧力は、ステップＳ１１ｂ〜Ｓ１２ｂで維持される。ステップＳ１１ｂは、チャンバ４６内の圧力を安定化させるステップである。
【０１００】
次に、図１５のステップＳ１２ｂで、下部電極６１および上部電極６２間に例えば１３．５６ＭＨｚの高周波電力（高周波電圧）を所定の電力（好ましくは３０〜１０００Ｗ、例えば３００Ｗ）で供給（印加）してプラズマを発生させる。これによりチャンバ４６内（下部電極６１および上部電極６２間）の水素（Ｈ２）ガスおよびアルゴン（Ａｒ）ガスがプラズマ化し、金属シリサイド層１３の表面が水素プラズマで処理される。従って、ステップＳ１２ｂは、金属シリサイド層１３の表面を水素プラズマで処理するステップであり、上記ステップＳ２（金属シリサイド層１３の表面を還元性ガスのプラズマで処理する工程）に対応するものである。ステップＳ１２ｂの水素プラズマ処理によって、金属シリサイド層１３の表面の自然酸化膜が還元されて除去される。ステップＳ１２ｂは、１０〜６０秒程度行うことが好ましく、これにより、金属シリサイド層１３の表面の自然酸化膜を還元して除去できるとともに、製造時間が長くなってスループットが低下するのを防止できる。
【０１０１】
また、ステップＳ１２ｂにおいて、ガス導入口６２ａからチャンバ４６内に水素（Ｈ２）だけでなくアルゴン（Ａｒ）ガスも導入した理由は、不活性ガスとして、プラズマを安定化させるためである。
【０１０２】
次に、図１５のステップＳ１３ｂで、下部電極６１および上部電極６２間への高周波電力（高周波電圧）の供給（印加）とガス導入口６２ａからチャンバ４６内へのガスの導入を停止し、ガス排気口６５からチャンバ４６内を排気（真空排気）する。ステップＳ１３ｂは、チャンバ４６内を排気（真空排気）するステップである。
【０１０３】
次に、図１５のステップＳ１４ｂで、ガス導入口６２ａからチャンバ４６内にアンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスを所定の流量（例えばそれぞれ１００ｓｃｃｍおよび２００００ｓｃｃｍ）導入し、チャンバ４６内の圧力を所定の圧力（例えば８００Ｐａ）に制御する。この圧力は、図１５のステップＳ１４ｂ〜Ｓ２０ｂで維持される。また、チャンバ４６内への窒素（Ｎ２）ガスの導入は、図１５のステップＳ１４ｂ〜Ｓ２０ｂで維持される。ステップＳ１４ｂは、チャンバ４６内の圧力を安定化させるステップであるが、不要であれば省略することもできる。但し、後述するステップＳ１５ｂでシラン（ＳｉＨ４）ガスの流量よりもアンモニア（ＮＨ３）ガスの流量を十分に多くする場合には、ステップＳ１４ｂを設けることがより好ましく、チャンバ４６内のガスの安定性を高めることができる。
【０１０４】
次に、図１５のステップＳ１５ｂで、ステップＳ１４ｂと同様のアンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスに加えて、更にシラン（ＳｉＨ４）ガスを所定の流量（例えば７５ｓｃｃｍ）でガス導入口６２ａからチャンバ４６内に導入する。このステップＳ１５ｂは、半導体基板１の金属シリサイド層１３上に金属シリサイドの触媒作用により薄い窒化膜（後述の窒化膜７３ｂに対応）を形成するためのステップである。ステップＳ１５ｂでは、ガス導入口６２ａからチャンバ４６内にシラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスを導入する状態を、好ましくは３〜３０秒程度継続する。ステップＳ１５ｂを３〜３０秒とすることで、後述の窒化膜７３ｂを形成できるとともに、製造時間が長くなるのを防止できる。
【０１０５】
次に、図１５のステップＳ１６ｂで、ガス導入口６２ａからチャンバ４６内へのシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスの導入を停止し、ガス導入口６２ａからチャンバ４６内への導入ガスを窒素（Ｎ２）ガスだけにする。ステップＳ１６ｂは、チャンバ４６からシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスを排気するステップである。ステップＳ１６ｂは、不要であれば省略することもできる。但し、上記ステップＳ１５ｂと後述のステップＳ１７ｂ，Ｓ１８ｂとで、チャンバ４６内に導入するシラン（ＳｉＨ４）ガスとアンモニア（ＮＨ３）ガスの流量比が異なる場合には、ステップＳ１６ｂを設けることがより好ましく、これにより、後述のステップＳ１７ｂ，Ｓ１８ｂでチャンバ４６内のガスをより安定にすることができる。
【０１０６】
これ以降は、上記ステップＳ１７ａ，Ｓ１８ａ，Ｓ１９ａ，Ｓ２０ａ，Ｓ２１ａと同様のステップＳ１７ｂ，Ｓ１８ｂ，Ｓ１９ｂ，Ｓ２０ｂ，Ｓ２１ｂを行う。
【０１０７】
すなわち、図１５のステップＳ１７ｂで、ガス導入口６２ａからチャンバ４６内に、ステップＳ１４ｂと同様の窒素（Ｎ２）ガスに加えて、更にシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスを所定の流量（例えばそれぞれ２５ｓｃｃｍおよび５０ｓｃｃｍ）で導入する。ステップＳ１７ｂは、チャンバ４６内のガス（ガス比や圧力など）を安定化させるステップである。
【０１０８】
次に、図１５のステップＳ１８ｂで、下部電極６１および上部電極６２間に例えば１３．５６ＭＨｚの高周波電力（高周波電圧）を所定の電力（好ましくは３０〜１５０Ｗ、例えば４５Ｗ）で供給（印加）してプラズマを発生させる。これにより、チャンバ４６内（下部電極６１および上部電極６２間）のシラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスがプラズマ化し、下部電極６１上に配置された半導体基板１上に窒化シリコン膜（プラズマ窒化シリコン膜）が堆積する。ステップＳ１８ｂは、半導体基板１上に窒化シリコンをプラズマＣＶＤ法で堆積するステップである。下部電極６１および上部電極６２間への上記高周波電力（例えば１３．５６ＭＨｚ）の供給（印加）は、ステップＳ１８ｂ〜Ｓ１９ｂで維持される。
【０１０９】
次に、図１５のステップＳ１８ｂで得られる引張応力膜（窒化シリコン膜）の応力（引張応力）をさらに大きくするために、ステップＳ１８ｂの後に図１５のステップＳ１９ｂを追加してもよい。図１５のステップＳ１９ｂでは、ガス導入口６２ａからチャンバ４６内へのシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスの導入を停止し、窒素（Ｎ２）ガスの導入を継続させる。これにより、半導体基板１の表面、すなわちステップＳ１８ｂで堆積した窒化シリコン膜（プラズマ窒化シリコン膜）の表面が窒素プラズマで処理される。ステップＳ１８ｂで堆積した窒化シリコン膜（プラズマ窒化シリコン膜）の表面が、ステップＳ１９ｂで窒素プラズマで処理されることにより、その窒化シリコン膜（プラズマ窒化シリコン膜）中の水素（Ｈ）が低減され、未結合手が多くなる。ステップＳ１９ｂは、ステップＳ１８ｂで堆積した窒化シリコン膜の表面を窒素プラズマ処理するステップである。
【０１１０】
その後、ステップＳ１８ｂで堆積された窒化シリコン膜の合計膜厚が所望の膜厚になるまで、ステップＳ１７ｂ，Ｓ１８ｂ，Ｓ１９ｂを１サイクル以上繰り返す。すなわち、ステップＳ１７ｂ、ステップＳ１８ｂおよびステップＳ１９ｂを順に行ってから、ステップＳ１７ｂに戻って再度ステップＳ１７ｂ、ステップＳ１８ｂおよびステップＳ１９ｂを順に行い、これを窒化シリコン膜の堆積厚みが所望の厚みになるまで繰り返す。従って、ステップＳ１７ｂ，Ｓ１８ｂ，Ｓ１９ｂを１回以上の所定回数繰り返したものが、上記ステップＳ３（絶縁膜２１の堆積工程）に対応するものとなる。ステップＳ１７ｂ，Ｓ１８ｂ，Ｓ１９ｂを繰り返す際には、ステップＳ１８ｂ〜Ｓ１９ｂで下部電極６１および上部電極６２間へ上記高周波電力（例えば１３．５６ＭＨｚ）が供給（印加）され、ステップＳ１７ｂでは、下部電極６１および上部電極６２間へ高周波電力は供給（印加）されない。
【０１１１】
ステップＳ１７ｂ，Ｓ１８ｂ，Ｓ１９ｂを繰り返して半導体基板１上に所望の膜厚の窒化シリコン膜が成膜された後、図１５のステップＳ２０ｂで、下部電極６１および上部電極６２間への高周波電力（高周波電圧）の供給（印加）を停止する。ステップＳ２０ｂでは、ガス導入口６２ａからチャンバ４６内へ窒素（Ｎ２）ガスだけが導入され、チャンバ４６内が窒素（Ｎ２）ガスでパージされる。
【０１１２】
次に、図１５のステップＳ２１ｂで、ガス導入口６２ａからチャンバ４６内へのガスの導入を停止し、ガス排気口６５からチャンバ４６内を排気（真空排気）する。ステップＳ２１ｂは、チャンバ４６内を排気（真空排気）するステップである。
【０１１３】
その後、上記ステップＳ４で、半導体基板１（半導体ウエハＳＷ）はチャンバ４６から取り出され、次の工程（絶縁膜２２の成膜工程）に送られる。
【０１１４】
上記ステップＳ１７ａ，ｓ１８ａ，Ｓ１９ａと同様のステップＳ１７ｂ，Ｓ１８ｂ，Ｓ１９ｂを繰り返すことで所望の厚みまで堆積された窒化シリコン膜からなる絶縁膜２１（これが後述する絶縁膜２１ａに対応する）は、上述したように、膜中の未結合手がより多い膜となり、それによって、半導体基板１にさらに大きな引張応力を生じさせる膜となる。絶縁膜２１を半導体基板１に引張応力を生じさせる膜にすることで、ｎチャネル型ＭＩＳＦＥＴＱｎは、移動度が向上して駆動電流が増加するので、スイッチング特性を向上することができる。
【０１１５】
また、ステップＳ１８ａ，Ｓ１８ｂで堆積した窒化シリコン膜（プラズマ窒化シリコン膜）中の未結合手を多くすることを目的として、上記ステップＳ１９ａ，１９ｂ（窒素プラズマ処理）の代わりに、半導体基板１（半導体ウエハＳＷ）にＵＶ（紫外線）照射処理を行うこともできる。この場合、例えば、ステップＳ１８ａまたはステップＳ１８ｂで窒化シリコン膜を堆積した後、チャンバ４６から半導体ウエハＳＷ（半導体基板１）を取り出してＵＶ照射処理用チャンバ（例えばチャンバ４７ａ，４７ｂなど）に移動させ、そのチャンバ内で半導体ウエハＳＷにＵＶ照射処理を行ってから、その半導体ウエハＳＷをチャンバ４６内に戻し、再度ステップＳ１８ａまたはステップＳ１８ｂの窒化シリコン膜の堆積を行う。すなわち、ステップＳ１８ａまたはステップＳ１８ｂのチャンバ４６でのプラズマ窒化シリコン膜の堆積と、他のチャンバでのＵＶ照射処理とを、ステップＳ１８ａまたはステップＳ１８ｂで堆積された窒化シリコン膜の合計膜厚が所望の膜厚になるまで繰り返すことで、所望の厚みの絶縁膜２１を形成する。ステップＳ１８ａ，Ｓ１８ｂでは水素を含む窒化シリコン膜が堆積するが、その窒化シリコン膜中の水素（Ｈ）がＵＶ照射処理によってより低減され、窒化シリコン膜中の未結合手をより多くさせることができる。このため、ステップＳ１８ａまたはステップＳ１８ｂとＵＶ照射処理とを繰り返すことで所望の厚みまで堆積された窒化シリコン膜からなる絶縁膜２１は、膜中の未結合手がより多い膜となり、それによって、半導体基板１にさらに大きな引張応力を生じさせる膜とすることができる。
【０１１６】
次に、上記ステップＳ３で形成した絶縁膜２１を半導体基板１に圧縮応力を生じさせる膜とする場合でかつ上記ステップＳ２の還元性ガスのプラズマ処理をアンモニアプラズマで行う場合について、図１６を参照して説明する。
【０１１７】
図１６は、絶縁膜２１（窒化シリコン膜）の成膜工程における第３の成膜方法のプロセスステップを示す説明図（表）であり、ステップＳ１でチャンバ４６内に半導体基板１を配置した後、ステップＳ４でチャンバ４６から半導体基板１を取り出すまでの、チャンバ４６の状態が示されている。なお、図１６の第３の成膜方法は、上記ステップＳ２の還元性ガスのプラズマ処理をアンモニアプラズマで行い、かつ上記ステップＳ３で形成した絶縁膜２１を半導体基板１に圧縮応力を生じさせる膜とする場合の好ましい実施例（実施の形態、具体例）に対応する。
【０１１８】
上記ステップＳ１で半導体基板１（半導体ウエハＳＷ）をチャンバ４６内の下部電極６１上に配置して下部電極６１に内蔵されたヒータで加熱する。既に加熱された下部電極６１上に半導体基板１（半導体ウエハＳＷ）を配置してもよい。図１６のステップＳ３１ａ〜Ｓ４１ａの間、半導体基板１の加熱温度（半導体基板１を配置した下部電極６１の温度）は、好ましくは２５０〜５００℃、例えば４８０℃程度に維持される。
【０１１９】
次に、図１６のステップＳ３１ａで上記図１４のステップＳ１１ａと同様の動作（処理）を行い、それから、図１６のステップＳ３２ａで上記図１４のステップＳ１２ａと同様の動作（処理）を行い、それから、図１６のステップＳ３３ａで上記図１４のステップＳ１３ａと同様の動作（処理）を行う。すなわち、図１６のステップＳ３１ａ，３２ａ，３３ａは、それぞれ上記図１４のステップＳ１１ａ，１２ａ，１３ａと同様の動作および処理であるので、ここではその説明は省略する。
【０１２０】
次に、図１６のステップＳ３５ａで、ガス導入口６２ａからチャンバ４６内に、シラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスを所定の流量（例えばそれぞれ６０ｓｃｃｍ、１３０ｓｃｃｍおよび４０００ｓｃｃｍ）で導入し、チャンバ４６内の圧力を所定の圧力（例えば２６７Ｐａ）に制御する。この圧力は、図１６のステップＳ３５ａ〜Ｓ４０ａで維持される。また、チャンバ４６内へのシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスの導入は、図１６のステップＳ３５ａ〜Ｓ３９ａで維持される。また、チャンバ４６内への窒素（Ｎ２）ガスの導入は、ステップＳ３５ａ，Ｓ３６ａと、ステップＳ３７ａと、ステップＳ３８ａと、ステップＳ３９ａ，４０ａとで、順に流量を低減させる。ステップＳ３５ａは、チャンバ４６内のガス（ガス比や圧力など）を安定化させるステップである。
【０１２１】
また、ステップＳ３５ａでは、シラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスの一方または両方の流量をゼロ（すなわちチャンバ４６内にシランガスおよびアンモニアガスの一方または両方を導入しない状態）にすることもできる。但し、ステップＳ３５ａでも、シラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスの両方をチャンバ４６内に導入することが好ましく、これにより、後で堆積する窒化シリコン膜の半導体ウエハＳＷの主面内での均一性（例えば膜厚分布の均一性）を向上させることができる。
【０１２２】
次に、図１６のステップＳ３６ａで、ステップＳ３５ａと同様のシラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスに加えて、更にアルゴン（Ａｒ）ガスを所定の流量（例えば１０００ｓｃｃｍ）でガス導入口６２ａからチャンバ４６内に導入し、下部電極６１および上部電極６２間に例えば３５０ｋＨｚの高周波電力（高周波電圧）を所定の電力（例えば７５Ｗ）で供給（印加）する。下部電極６１および上部電極６２間へのこの３５０ｋＨｚの高周波電力の供給（印加）は、図１６のステップＳ３６ａ〜Ｓ３９ｂで維持される。また、チャンバ４６内へのアルゴン（Ａｒ）ガスの導入は、ステップＳ３６ａ，Ｓ３７ａと、ステップＳ３８ａと、ステップＳ３９ａ，４０ａとで、順に流量を増大させる。
【０１２３】
次に、図１６のステップＳ３７ａで、ガス導入口６２ａからチャンバ４６内に導入している窒素（Ｎ２）ガスの流量を所定の流量（例えば３０００ｓｃｃｍ）に低減させ、下部電極６１および上部電極６２間に、上記例えば３５０ｋＨｚの高周波電力に加えて、それよりも高い周波数、例えば１３．５６ＭＨｚの高周波電力（高周波電圧）を所定の電力（好ましくは５０〜１０００Ｗ、例えば１００Ｗ）で供給（印加）する。下部電極６１および上部電極６２間へのこの１３．５６ＭＨｚの高周波電力の供給（印加）は、図１６のステップＳ３７ａ〜Ｓ３９ｂで維持される。
【０１２４】
次に、図１６のステップＳ３８ａで、ガス導入口６２ａからチャンバ４６内に導入している窒素（Ｎ２）ガスの流量を所定の流量（例えば２０００ｓｃｃｍ）に低減させるとともに、窒素（Ｎ２）ガスの流量の低減量（例えば１０００ｓｃｃｍ）に相当する流量分だけ、ガス導入口６２ａからチャンバ４６内に導入しているアルゴン（Ａｒ）ガスの流量を増大させる。
【０１２５】
次に、図１６のステップＳ３９ａで、ガス導入口６２ａからチャンバ４６内に導入している窒素（Ｎ２）ガスの流量を所定の流量（例えば１０００ｓｃｃｍ）に低減させるとともに、窒素（Ｎ２）ガスの流量の低減量（例えば１０００ｓｃｃｍ）に相当する流量分だけ、ガス導入口６２ａからチャンバ４６内に導入しているアルゴン（Ａｒ）ガスの流量を増大させる。
【０１２６】
ステップＳ３７ａ〜Ｓ３９ａでは、下部電極６１および上部電極６２間に高周波電力を供給（印加）したことにより、チャンバ４６内（下部電極６１および上部電極６２間）のシラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガス、窒素（Ｎ２）ガスおよびアルゴン（Ａｒ）ガスがプラズマ化し、下部電極６１上に配置された半導体基板１上に窒化シリコン膜（プラズマ窒化シリコン膜）が堆積する。従って、ステップＳ３７ａ〜Ｓ３９ａは、窒化シリコンを堆積するステップである。但し、ステップＳ３７ａ，Ｓ３８ａは短時間（例えばそれぞれ１秒程度）であり、それに比べてステップＳ３９ａは長時間（例えば２３０秒）であるため、窒化シリコン膜は主としてステップＳ３９ａで堆積する。
【０１２７】
また、窒化シリコン膜の堆積（成膜）ステップである図１６のステップＳ３７ａ〜Ｓ３９ａおよび後述の図１７のステップＳ３７ｂ〜Ｓ３９ｂでは、ガス導入口６２ａからチャンバ４６内に導入するアンモニア（ＮＨ３）ガスとシラン（ＳｉＨ４）ガスの流量比が、「アンモニア（ＮＨ３）ガスの流量」／「シラン（ＳｉＨ４）ガスの流量」で、２／１以上５００／１以下であることが好ましい。また、図１６のステップＳ３７ａ〜Ｓ３９ａおよび後述の図１７のステップＳ３７ｂ〜Ｓ３９ｂでは、シラン（ＳｉＨ４）ガスの流量は１０〜１５０ｓｃｃｍであることが好ましい。これにより、窒化シリコン膜を的確に堆積できる。
【０１２８】
また、窒化シリコン膜の堆積（成膜）ステップである図１６のステップＳ３７ａ〜Ｓ３９ａにおいて、ガス導入口６２ａからチャンバ４６内に、窒化シリコンのシリコンソースガスであるシラン（ＳｉＨ４）ガスおよび窒化シリコンの窒素ソースガスであるアンモニア（ＮＨ３）ガスだけでなく、窒素（Ｎ２）ガスも導入する理由は、圧力およびプラズマを安定化させるためである。
【０１２９】
また、窒化シリコン膜の堆積（成膜）ステップである図１６のステップＳ３７ａ〜Ｓ３９ａにおいて、ガス導入口６２ａからチャンバ４６内に窒化シリコンのソースガスではないアルゴン（Ａｒ）ガスも導入した理由は、堆積する窒化シリコン膜を、アルゴン（Ａｒ）イオンのボンバートメント（衝撃）によって、より緻密な膜にするためである。アルゴン（Ａｒ）ガスを導入して窒化シリコン膜中の未結合手を少なくし、より緻密な膜とすることで、窒化シリコン膜（絶縁膜２１）が半導体基板１に生じさせる圧縮応力をさらに大きくすることができる。
【０１３０】
また、窒化シリコン膜の堆積（成膜）ステップである図１６のステップＳ３７ａ〜Ｓ３９ａにおいて、ガス導入口６２ａからチャンバ４６内に水素（Ｈ２）ガスを更に導入することもできる。水素（Ｈ２）ガスを導入することで、アンモニア（ＮＨ３）ガス、シラン（ＳｉＨ４）ガスおよび窒素（Ｎ２）の分解を促進でき、それによって、堆積した窒化シリコン膜を未結合手の少ないより緻密な膜にすることができる。窒化シリコン膜を未結合手の少ないより緻密な膜とすることで、窒化シリコン膜（絶縁膜２１）が半導体基板１に生じさせる圧縮応力をさらに大きくすることができる。
【０１３１】
また、窒化シリコン膜の堆積（成膜）ステップである図１６のステップＳ３７ａ〜Ｓ３９ａにおいて、下部電極６１および上部電極６２間に、例えば１３．５６ＭＨｚの高周波電力（高周波電圧）だけでなく、それよりも低周波数の例えば３５０ｋＨｚの高周波電力（高周波電圧）も供給（印加）する理由は、ガスの分解を促進して、堆積した窒化シリコン膜を未結合手の少ないより緻密な膜にするためである。窒化シリコン膜を未結合手の少ないより緻密な膜とすることで、窒化シリコン膜（絶縁膜２１）が半導体基板１に生じさせる圧縮応力をさらに大きくすることができる。
【０１３２】
ステップＳ３９ａを所定の時間（例えば２３０秒）継続して半導体基板１上に所望の膜厚の窒化シリコン膜が成膜された後、図１６のステップＳ４０ａで、下部電極６１および上部電極６２間への上記３５０ｋＨｚおよび１３．５６ＭＨｚの高周波電力（高周波電圧）の供給（印加）を停止するとともに、ガス導入口６２ａからチャンバ４６内へのシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスの導入を停止する。ステップＳ４０ａでは、ガス導入口６２ａからチャンバ４６内へ窒素（Ｎ２）ガスおよびアルゴン（Ａｒ）ガスだけが導入され、チャンバ４６内が窒素（Ｎ２）ガスおよびアルゴン（Ａｒ）ガスでパージされる。
【０１３３】
次に、図１６のステップＳ４１ａで、ガス導入口６２ａからチャンバ４６内へのガスの導入を停止し、ガス排気口６５からチャンバ４６内を排気（真空排気）する。ステップＳ４１ａは、チャンバ４６内を排気（真空排気）するステップである。
【０１３４】
その後、上記ステップＳ４で、半導体基板１（半導体ウエハＳＷ）はチャンバ４６から取り出され、次の工程（絶縁膜２２の成膜工程）に送られる。
【０１３５】
半導体基板１の主面上にプラズマＣＶＤ法により形成する窒化シリコン膜は、膜中の未結合手が多いと半導体基板１に引張応力を生じさせる膜となり、膜中の未結合手を少なくし膜をより緻密化することで半導体基板１に圧縮応力を生じさせる膜となる。ステップＳ３７ａ〜Ｓ３９ａで窒化シリコン膜が堆積されるが、成膜中に供給（印加）される２種類の高周波電力（高周波電圧）や添加導入ガスであるアルゴン（Ａｒ）や水素（Ｈ２）などにより、ステップＳ３７ａ〜Ｓ３９ａでは未結合手が少ないより緻密化された窒化シリコン膜が堆積する。このため、ステップＳ３７ａ〜Ｓ３９ａで所望の厚みまで堆積された窒化シリコン膜からなる絶縁膜２１（これが後述する絶縁膜２１ｂに対応する）は、未結合手が少ない緻密な膜となり、それによって、半導体基板１に圧縮応力を生じさせる膜となる。絶縁膜２１を半導体基板１に圧縮応力を生じさせる膜にすることで、ｐチャネル型ＭＩＳＦＥＴＱｐは、移動度が向上して駆動電流が増加するので、スイッチング特性を向上することができる。
【０１３６】
次に、上記ステップＳ３で形成した絶縁膜２１を半導体基板１に圧縮応力を生じさせる膜とする場合でかつ上記ステップＳ２の還元性ガスのプラズマ処理を水素プラズマで行う場合について、図１７を参照して説明する。
【０１３７】
図１７は、絶縁膜２１（窒化シリコン膜）の成膜工程における第４の成膜方法のプロセスステップを示す説明図（表）であり、ステップＳ１でチャンバ４６内に半導体基板１を配置した後、ステップＳ４でチャンバ４６から半導体基板１を取り出すまでの、チャンバ４６の状態が示されている。なお、図１７の第４の成膜方法は、上記ステップＳ２の還元性ガスのプラズマ処理を水素プラズマで行い、かつ上記ステップＳ３で形成した絶縁膜２１を半導体基板１に圧縮応力を生じさせる膜とする場合の好ましい実施例（実施の形態、具体例）に対応する。
【０１３８】
上記ステップＳ１で半導体基板１（半導体ウエハＳＷ）をチャンバ４６内の下部電極６１上に配置して下部電極６１に内蔵されたヒータで加熱する。既に加熱された下部電極６１上に半導体基板１（半導体ウエハＳＷ）を配置してもよい。図１７のステップＳ３１ｂ〜Ｓ４１ｂの間、半導体基板１の加熱温度（半導体基板１を配置した下部電極６１の温度）は、好ましくは２５０〜５００℃、例えば４８０℃程度に維持される。
【０１３９】
次に、図１７のステップＳ３１ｂで上記図１５のステップＳ１１ｂと同様の動作（処理）を行い、それから、図１７のステップＳ３２ｂで上記図１５のステップＳ１２ｂと同様の動作（処理）を行い、それから、図１７のステップＳ３３ｂで上記図１５のステップＳ１３ｂと同様の動作（処理）を行う。すなわち、図１７のステップＳ３１ｂ，３２ｂ，３３ｂは、それぞれ上記図１５のステップＳ１１ｂ，１２ｂ，１３ｂと同様の動作および処理であるので、ここではその説明は省略する。
【０１４０】
次に、図１７のステップＳ３４ｂで、ガス導入口６２ａからチャンバ４６内にシラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスを所定の流量（例えばそれぞれ６０ｓｃｃｍ、１３０ｓｃｃｍおよび４０００ｓｃｃｍ）導入し、チャンバ４６内の圧力を所定の圧力（例えば２６７Ｐａ）に制御する。この圧力は、ステップＳ３４ｂ〜Ｓ４０ｂで維持される。また、チャンバ４６内へのシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスの導入は、ステップＳ３４ｂ〜Ｓ３９ｂで維持される。また、チャンバ４６内への窒素（Ｎ２）ガスの導入は、ステップＳ３４ｂ，Ｓ３５ｂ，Ｓ３６ｂと、ステップＳ３７ｂと、ステップＳ３８ｂと、ステップＳ３９ｂ，４０ｂとで、順に流量を低減させる。
【０１４１】
また、ステップＳ３４ｂでシラン（ＳｉＨ４）ガスの流量よりもアンモニア（ＮＨ３）ガスの流量を十分に多くする場合には、ステップＳ３３ｂとステップＳ３４ｂとの間に上記ステップＳ１４ｂと同様のステップ（チャンバ４６内にアンモニアガスと窒素ガスを導入するがシランガスを導入しないステップ）を設けることがより好ましく、これによりチャンバ４６内のガスの安定性を高めることができる。
【０１４２】
このステップＳ３４ｂは、上記図１５のステップＳ１５ｂと同様に、半導体基板１の金属シリサイド層１３上に薄い窒化膜（後述の窒化膜７３ｂに対応）を形成するためのステップである。ステップＳ３４ｂでは、ガス導入口６２ａからチャンバ４６内にシラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスを導入する状態を、好ましくは３〜３０秒程度継続する。ステップＳ３４ｂを３〜３０秒とすることで、後述の窒化膜７３ｂを形成できるとともに、製造時間が長くなるのを防止できる。
【０１４３】
また、ステップＳ３４ｂと後述のステップＳ３５ｂ，Ｓ３６ｂ，Ｓ３７ｂ，Ｓ３８ｂ，Ｓ３９ｂとで、チャンバ４６内に導入するシラン（ＳｉＨ４）ガスとアンモニア（ＮＨ３）ガスの流量比が異なる場合には、上記ステップＳ１６ｂと同様のステップ（チャンバ４６内にガスを導入しない状態でチャンバ４６を排気するステップ）をステップＳ３４ｂと後述のステップＳ３５ｂとの間に設けることもできる。これにより、後述のステップＳ３５ｂ以降のチャンバ４６内のガスをより安定にすることができる。
【０１４４】
その後、図１７のステップＳ３５ｂ，Ｓ３６ｂ，３７ｂ，３８ｂ，３９ｂ，４０ｂ，４１ｂで、それぞれ上記図１６のステップＳ３５ａ，Ｓ３６ａ，３７ｂ，３８ｂ，３９ｂ，４０ｂ，４１ｂと同様の動作（処理）を行う。すなわち、図１７のステップＳ３５ｂ，Ｓ３６ｂ，３７ｂ，３８ｂ，３９ｂ，４０ｂ，４１ｂは、それぞれ上記図１６のステップＳ３５ａ，Ｓ３６ａ，３７ｂ，３８ｂ，３９ｂ，４０ｂ，４１ｂと同様の動作および処理であるので、ここではその説明は省略する。
【０１４５】
図１７のステップＳ３５ｂ，Ｓ３６ｂ，３７ｂ，３８ｂ，３９ｂ，４０ｂ，４１ｂを行った後、上記ステップＳ４で、半導体基板１（半導体ウエハＳＷ）はチャンバ４６から取り出され、次の工程（絶縁膜２２の成膜工程）に送られる。
【０１４６】
半導体基板１の主面上にプラズマＣＶＤ法により形成する窒化シリコン膜は、膜中の未結合手が多いと半導体基板１に引張応力を生じさせる膜となり、膜中の未結合手を少なくし膜をより緻密化することで半導体基板１に圧縮応力を生じさせる膜となる。ステップＳ３７ｂ〜Ｓ３９ｂで窒化シリコン膜が堆積されるが、成膜中に供給（印加）される２種類の高周波電力（高周波電圧）や添加導入ガスであるアルゴン（Ａｒ）や水素（Ｈ２）などにより、ステップＳ３７ｂ〜Ｓ３９ｂでは未結合手が少ないより緻密化された窒化シリコン膜が堆積する。このため、ステップＳ３７ｂ〜Ｓ３９ｂで所望の厚みまで堆積された窒化シリコン膜からなる絶縁膜２１（これが後述する絶縁膜２１ｂに対応する）は、未結合手が少ない緻密な膜となり、それによって、半導体基板１に圧縮応力を生じさせる膜となる。絶縁膜２１を半導体基板１に圧縮応力を生じさせる膜にすることで、ｐチャネル型ＭＩＳＦＥＴＱｐは、移動度が向上して駆動電流が増加するので、スイッチング特性を向上することができる。
【０１４７】
次に、本実施の形態の効果について、より詳細に説明する。
【０１４８】
図１８は、上記図６のようにサリサイドプロセスで金属シリサイド層１３を形成した後で、上記図７のように絶縁膜２１を形成する前の状態を示す要部断面図（部分拡大断面図）であり、シリコン（Ｓｉ）からなる半導体領域（シリコン領域）７１上に金属シリサイド層１３が形成された状態が示されている。なお、半導体領域７１は、上記ゲート電極６ａ、上記ゲート電極６ｂ、上記ｎ＋型半導体領域７ｂまたは上記ｐ＋型半導体領域８ｂに対応するものである。従って、半導体領域７１がゲート電極６ａまたはゲート電極６ｂの場合は、半導体領域７１は、そのゲート電極を構成する多結晶シリコン膜であり、半導体領域７１がｎ＋型半導体領域７ｂまたはｐ＋型半導体領域８ｂの場合は、そのソース・ドレイン領域を構成する単結晶シリコン領域（単結晶シリコン基板領域）である。
【０１４９】
本発明者の検討によれば、上記図５および図６を参照して説明したようにして金属シリサイド層１３を形成した後、絶縁膜２１を形成するまでの間に、図１８に示されるように、金属シリサイド層１３の表面が酸化して、自然酸化膜である酸化膜７２が金属シリサイド層１３の表面に形成されることが分かった。酸化膜７２は、主として酸化シリコンにより形成されている。酸化膜７２の形成を完全に防止するには、金属シリサイド層１３を形成してから絶縁膜２１を形成するまでの管理を厳格にする必要があり、半導体装置の製造設備などを複雑にし、また半導体装置の製造コストを増大させる。このため、金属シリサイド層１３を形成してから絶縁膜２１を形成するまでの間に金属シリサイド層１３の表面に酸化膜７２が形成されるのを許容することが望まれる。
【０１５０】
図１９は、比較例の半導体装置の製造工程中の要部断面図であり、上記図１８に相当する領域が示されているが、図１９には、図１８の状態の後、本実施の形態とは異なり、上記ステップＳ２の還元性ガスのプラズマ処理を行うことなく、絶縁膜２１をプラズマＣＶＤ法で堆積させた状態が示されている。すなわち、図１９の比較例は、図１３のステップＳ１の後、ステップＳ２を省略してステップＳ３，Ｓ４を行った場合に対応する。
【０１５１】
金属シリサイド層１３を形成した後、本実施の形態とは異なり、上記ステップＳ２の還元性ガスのプラズマ処理を行わずに、絶縁膜２１をプラズマＣＶＤ法で堆積させた場合、図１９に示されるように、金属シリサイド層１３と絶縁膜２１との間の界面に、酸化膜７２が形成（残存）されている状態になる。
【０１５２】
図１９のように金属シリサイド層１３と絶縁膜２１の界面に酸化膜７２が形成（残存）されていると、絶縁膜２１の成膜後の種々の加熱工程（例えば種々の絶縁膜や導体膜の成膜工程のように半導体基板１の加熱を伴う工程）において、金属シリサイド層１３表面にある酸化膜７２の酸素に起因して、金属シリサイド層１３が部分的に異常成長してしまうことが、本発明者の検討により分かった。これは、金属シリサイド層１３と絶縁膜２１との間の界面に酸化膜７２が存在していると、酸化膜７２中の酸素（Ｏ）が拡散して酸素に起因した欠陥が増え、生じた欠陥を通して金属シリサイド層１３の金属元素（例えばＮｉ）が拡散しやすくなり、金属シリサイド層１３の異常成長を促進するためであると考えられる。この異常成長は、金属シリサイド層１３がＭＳｉ（例えばＮｉＳｉ）相である場合に特に顕著であり、ＭＳｉ相の金属シリサイド層１３の金属元素（例えばＮｉ）が拡散してＭＳｉ２（例えばＮｉＳｉ２）の部分が異常成長する。
【０１５３】
このような金属シリサイド層１３の異常成長は、金属シリサイド層１３の抵抗の増加を招き、また、ソース・ドレイン領域上に形成した金属シリサイド層１３がチャネル部に異常成長していると、電界効果トランジスタのソース・ドレイン間のリーク電流の増大を招く可能性がある。これは、半導体装置の性能を低下させる。
【０１５４】
金属シリサイド層１３の形成後、絶縁膜２１の形成前にウェットエッチングによって酸化膜７２を除去することも考えられるが、この場合、ウェットエッチングの後に、酸化膜７２が再形成されてしまう可能性がある。ウェットエッチングによる酸化膜７２除去後の酸化膜７２の再形成を完全に防止するには、ウェットエッチング後、絶縁膜２１を形成するまでの管理を厳格にする必要があり、半導体装置の製造設備などを複雑にし、また半導体装置の製造コストを増大させる。
【０１５５】
図２０〜図２３は、本実施の形態の半導体装置の製造工程中の要部断面図であり、上記図１９に相当する領域が示されているが、図２０〜図２３には、上記図１８の状態の後、本実施の形態の製造工程に従って絶縁膜２１を形成した状態（上記図７に対応する工程段階）が示されている。すなわち、図２０〜図２３は、図１３のステップＳ１の後、ステップＳ２およびステップＳ３を行った場合に対応する。但し、図２０は、上記図１４の第１の成膜方法で絶縁膜２１を成膜した場合、すなわち、ステップＳ１〜Ｓ４を上記図１４（ステップＳ１１ａ〜Ｓ２１ａ）のように行った場合に対応する。また、図２１は、上記図１５の第２の成膜方法で絶縁膜２１を成膜した場合、すなわち、ステップＳ１〜Ｓ４を上記図１５（ステップＳ１１ｂ〜Ｓ２１ｂ）のように行った場合に対応する。また、図２２は、上記図１６の第３の成膜方法で絶縁膜２１を成膜した場合、すなわち、ステップＳ１〜Ｓ４を上記図１６（ステップＳ３１ａ〜Ｓ４１ａ）のように行った場合に対応する。また、図２３は、上記図１７の第４の成膜方法で絶縁膜２１を成膜した場合、すなわち、ステップＳ１〜Ｓ４を上記図１７（ステップＳ３１ｂ〜Ｓ４１ｂ）のように行った場合に対応する。なお、絶縁膜２１が半導体基板１に引張応力を生じさせる膜である場合を絶縁膜２１ａとして図２０および図２１に示し、絶縁膜２１が半導体基板１に圧縮応力を生じさせる膜である場合を絶縁膜２１ｂとして図２２および図２３に示してある。
【０１５６】
本実施の形態では、金属シリサイド層１３を形成した後、上記ステップＳ２の還元性ガスのプラズマ処理を行ってから、絶縁膜２１をプラズマＣＶＤ法で堆積させる。このため、ステップＳ２の還元性ガスのプラズマ処理によって金属シリサイド層１３の表面の酸化膜７２が還元され除去されてから、絶縁膜２１が堆積される。また、ステップＳ２の還元性ガスのプラズマ処理によって金属シリサイド層１３の表面の酸化膜７２が還元され除去されてから、金属シリサイド層１３上に絶縁膜２１が堆積されるまでの間、半導体基板１が酸素含有雰囲気中にさらされることはないため、金属シリサイド層１３の表面は再酸化されない。このため、絶縁膜２１を形成した段階で、金属シリサイド層１３と絶縁膜２１との間の界面に、酸化膜７２は残存していない状態になる。その代わり、図２０〜図２３のように、金属シリサイド層１３と絶縁膜２１との間の界面に、窒化膜７３（窒化膜７３ａまたは窒化膜７３ｂ）が形成されている状態になる。その理由は、次の通りである。
【０１５７】
上記図１４および図１６のようにステップＳ２（すなわちステップＳ１２ａまたはステップＳ３２ａ）の還元性ガスのプラズマ処理をアンモニア（ＮＨ３）ガスのプラズマ、すなわちアンモニアプラズマで行った場合、このアンモニアプラズマにより金属シリサイド層１３の表面の酸化膜７２は還元され除去されるが、アンモニアの窒素に起因して、金属シリサイド層１３の表面には窒化膜７３ａが形成される。その後、ステップＳ３（すなわちステップＳ１８ａまたはステップＳ３７ａ〜Ｓ３９ａ）で絶縁膜２１を堆積するので、図２０や図２２のように、金属シリサイド層１３と絶縁膜２１（絶縁膜２１ａまたは絶縁膜２１ｂ）との間の界面に、窒化膜７３ａが形成されている状態になる。
【０１５８】
ステップＳ１２ａやステップＳ３２ａのアンモニア（ＮＨ３）ガスのプラズマ処理では、主として、
ＳｉＯ２＋２（Ｎ＊＋３Ｈ＊） → Ｓｉ＋２Ｈ２Ｏ＋２Ｎ＊＋２Ｈ＊    式（１）
３ＳｉＯ２＋４（Ｎ＊＋３Ｈ＊） → Ｓｉ３Ｎ４＋６Ｈ２Ｏ              式（２）
の反応が生じると考えられる。上記式（１）および式（２）の反応は発熱反応であり、熱力学的に起こりやすい。ステップＳ１２ａやステップＳ３２ａ（アンモニアプラズマ処理）では、上記式（１）の反応（還元反応）によって酸化膜７２が還元されるとともに、上記式（２）の反応（窒化シリコンの生成反応）によってＳｉ３Ｎ４が生成され、それによって、酸化膜７２が除去され窒化膜７３ａが生成（形成）される。
【０１５９】
一方、本実施の形態とは異なり、ステップＳ１２ａやステップＳ３２ａでプラズマを生成しなかった場合には、
ＳｉＯ２＋２ＮＨ３ → Ｓｉ＋２Ｈ２Ｏ＋Ｎ２＋Ｈ２          式（３）
３ＳｉＯ２＋４ＮＨ３ → Ｓｉ３Ｎ４＋６Ｈ２Ｏ                式（４）
の反応が考えられる。しかしながら、上記式（３）および式（４）の反応は吸熱反応であり、熱力学的に起こりにくいため、本実施の形態とは異なり、ステップＳ１２ａやステップＳ３２ａでプラズマを生成しなかった場合には、酸化膜７２の還元処理を行うことはできず、上記図１９のように金属シリサイド層１３と絶縁膜２１との間の界面に酸化膜７２が形成（残存）されている状態になってしまう。
【０１６０】
また、上記図１５および図１７のようにステップＳ２（すなわちステップＳ１２ｂ，Ｓ３２ｂ）の還元性ガスのプラズマ処理を水素（Ｈ２）ガスのプラズマ、すなわち水素プラズマで行った場合、この水素プラズマにより金属シリサイド層１３の表面の酸化膜７２は還元され除去される。このステップＳ１２ｂ，Ｓ３２ｂの水素プラズマ処理の際には、金属シリサイド層１３の表面には窒化膜は形成されない。しかしながら、Ｓ１２ｂ，Ｓ３２ｂの水素プラズマ処理で酸化膜７２を還元、除去して金属シリサイド層１３の表面を露出させた後、ステップＳ１５ｂ，Ｓ３４ｂでシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスをチャンバ４６内に導入する。これにより、金属シリサイド層１３の表面がプラズマ化されていないシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスにさらされ、金属シリサイド層１３の表面に窒化膜７３ｂが形成される。その後、ステップＳ１８ａまたはステップＳ３７ａ〜Ｓ３９ａで絶縁膜２１を堆積するので、図２１や図２３のように、金属シリサイド層１３と絶縁膜２１（絶縁膜２１ａまたは絶縁膜２１ｂとの間の界面に、窒化膜７３ｂが形成されている状態になる。
【０１６１】
すなわち、ステップＳ３（ステップＳ１８ｂ，Ｓ３７ｂ〜Ｓ３９ｂ）では、チャンバ４６内に、窒化シリコンのシリコンソースガスとして、シリコン（Ｓｉ）元素を構成元素として含む第１のガス（好ましくはシラン（ＳｉＨ４）ガスのようなシラン系ガス）と、窒化シリコンの窒素ソースガスとして、窒素元素を構成元素として含む第２のガス（好ましくはアンモニア（ＮＨ３）ガス）とを導入し、これらのガスをプラズマ化して窒化シリコンを堆積させる。このステップＳ３（ステップＳ１８ｂ，Ｓ３７ｂ〜Ｓ３９ｂ）の前のステップＳ１５ｂ，Ｓ３４ｂで、これら第１のガスと第２のガスとをチャンバ４６内に導入し、プラズマ化されていないそれら第１のガスおよび第２のガスに金属シリサイド層１３の表面をさらすことで、金属シリサイド層１３の表面に窒化膜７３ｂを形成するのである。上記図１４〜図１７の全ステップにおいて半導体基板１は加熱されているため、ステップＳ１５ｂ，Ｓ３４ｂにおいても半導体基板１は加熱されており、これも窒化膜７３ｂ形成に寄与する。
【０１６２】
ステップＳ１２ｂやステップＳ３２ｂの水素（Ｈ２）ガスのプラズマ処理では、主として、
ＳｉＯ２＋４Ｈ＊ → Ｓｉ＋２Ｈ２Ｏ          式（５）
の反応が生じると考えられる。上記式（５）の反応は発熱反応であり、熱力学的に起こりやすい。ステップＳ１２ｂやステップＳ３２ｂでは、上記式（５）の反応（還元反応）によって酸化膜７２が還元され除去され、窒化シリコンは生成されない。
【０１６３】
一方、本実施の形態とは異なり、ステップＳ１２ｂやステップＳ３２ｂでプラズマを生成しなかった場合には、
ＳｉＯ２＋２Ｈ２ → Ｓｉ＋２Ｈ２Ｏ          式（６）
の反応が考えられる。しかしながら、上記式（６）の反応は吸熱反応であり、熱力学的に起こりにくいため、本実施の形態とは異なり、ステップＳ１２ｂやステップＳ３２ｂでプラズマを生成しなかった場合には、酸化膜７２の還元処理を行うことはできず、上記図１９のように金属シリサイド層１３と絶縁膜２１との間の界面に酸化膜７２が形成（残存）されている状態になってしまう。
【０１６４】
また、ステップＳ１５ｂやステップＳ３４ｂでは、主として、
３ＳｉＨ４＋４ＮＨ３ → ３Ｓｉ３Ｎ４＋１２Ｈ２          式（７）
の反応が生じると考えられる。上記式（７）の反応は発熱反応であり、熱力学的に起こりやすい。更に、ステップＳ１２ｂ，Ｓ３２ｂの水素（Ｈ２）ガスのプラズマ処理により酸化膜７２を除去した状態でステップＳ１５ｂやステップＳ３４ｂを行うので、ステップＳ１５ｂやステップＳ３４ｂでは、金属シリサイド層１３の表面が露出している。このため、金属シリサイド層１３の金属の触媒作用によってアンモニア（ＮＨ３）ガスおよびシラン（ＳｉＨ４）ガスの分解が促進され、上記式（７）の反応が起こりやすくなる。このため、ステップＳ１５ｂやステップＳ３４ｂでは、上記式（７）の反応（窒化シリコンの生成反応）によってＳｉ３Ｎ４が生成され、それによって窒化膜７３ｂが生成（形成）される。
【０１６５】
金属シリサイド層１３の金属の触媒作用によってアンモニア（ＮＨ３）ガスおよびシラン（ＳｉＨ４）ガスの分解が十分に行われる場合には、上記図１５のステップＳ１５ｂおよび上記図１７のステップＳ３４ｂでガス導入口６２ａからチャンバ４６内に導入するアンモニア（ＮＨ３）ガスとシラン（ＳｉＨ４）ガスの流量比は、「アンモニア（ＮＨ３）ガスの流量」／「シラン（ＳｉＨ４）ガスの流量」で４／３であればよい。また、一般に、高温ではシラン（ＳｉＨ４）ガスよりもアンモニア（ＮＨ３）ガスの方が分解されにくい傾向にあるため、金属シリサイド層１３の金属の触媒作用によるアンモニア（ＮＨ３）ガスの分解が十分でない場合には、アンモニア（ＮＨ３）ガスの流量を多くすればよい。このめ、上記図１５のステップＳ１５ｂおよび上記図１７のステップＳ３４ｂでガス導入口６２ａからチャンバ４６内に導入するアンモニア（ＮＨ３）ガスとシラン（ＳｉＨ４）ガスの流量比は、「アンモニア（ＮＨ３）ガスの流量」／「シラン（ＳｉＨ４）ガスの流量」で４／３以上５００／１以下であることが好ましく、これにより、窒化膜７３ｂを形成しやすくなる。
【０１６６】
このように、窒化膜７３（窒化膜７３ａまたは窒化膜７３ｂ）の形成は、上記のような反応が主因であるため、窒化膜７３（窒化膜７３ａまたは窒化膜７３ｂ）は、主として窒化シリコンからなり、シリコン（Ｓｉ）と窒素（Ｎ）の原子比が化学量論比に近い組成（すなわちＳｉ３Ｎ４に近い組成の膜）となっている。
【０１６７】
また、上記図１５および図１７のようにステップＳ２（すなわちステップＳ１２ｂ，Ｓ３２ｂ）の還元性ガスのプラズマ処理を水素（Ｈ２）ガスのプラズマ、すなわち水素プラズマで行う場合、窒化膜７３ｂが形成されないようにすることもでき、そのためには、図１５のステップＳ１５ｂ（またはステップＳ１４ｂ，Ｓ１５ｂ）および図１７のステップ３４ｂを省略する。この場合、ステップＳ１２ｂ，Ｓ３２ｂの水素プラズマ処理により金属シリサイド層１３の表面の酸化膜７２は還元され除去されるが、その後に金属シリサイド層１３の表面がシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスにさらされる時間が短いので、金属シリサイド層１３の表面に窒化膜７３ｂが形成されるのを防止できる。この状態でステップＳ１８ａまたはステップＳ３７ａ〜Ｓ３９ａで絶縁膜２１が堆積されるので、図２４や図２５のように、金属シリサイド層１３と絶縁膜２１（絶縁膜２１ａまたは絶縁膜２１ｂ）との間の界面に、酸化膜７２はもちろん窒化膜７３ｂも形成されておらず、金属シリサイド層１３と絶縁膜２１とが直接的に接した状態になる。なお、図２４は、図２１と同じ半導体装置の製造工程中の要部断面図であり、ステップＳ１〜Ｓ４を上記図１５（ステップＳ１１ｂ〜Ｓ２１ｂ）のように行うが、図２１の場合とは異なり、図１５のステップＳ１５ｂ（またはステップＳ１４ｂ，Ｓ１５ｂ）を省略した場合に対応する。また、図２５は、図２３と同じ半導体装置の製造工程中の要部断面図であり、ステップＳ１〜Ｓ４を上記図１７（ステップＳ３１ｂ〜Ｓ４１ｂ）のように行うが、図２３の場合とは異なり、図１７のステップＳ３４ｂを省略した場合に対応する。
【０１６８】
また、図１５のステップＳ１２ａや図１７のステップＳ３２ａにおいて、更に水素（Ｈ２）ガスをガス導入口６２ａからチャンバ４６内に導入することもでき、これは、ステップＳ２の還元性ガスのプラズマを、アンモニア（ＮＨ３）ガスおよび水素（Ｈ２）ガスの混合ガスのプラズマとした場合に対応する。この場合、ステップＳ１２ａやステップ３２ａにおいて、アンモニア（ＮＨ３）ガスと水素（Ｈ２）ガスの混合ガスのプラズマにより金属シリサイド層１３の表面が処理（プラズマ処理）され、それによって、金属シリサイド層１３の表面の酸化膜７２が還元され除去されるとともに、アンモニアプラズマにより金属シリサイド層１３の表面に窒化膜７３ａが形成される。従って、絶縁膜２１ａや絶縁膜２１ｂの成膜後には、上記図２０や図２２の状態になる。
【０１６９】
図２０〜図２５のいずれの場合であっても、金属シリサイド層１３と絶縁膜２１との間の界面には、酸化膜は形成されていない。このため、絶縁膜２１の成膜後の種々の加熱工程（例えば種々の絶縁膜や導体膜の成膜工程のように半導体基板１の加熱を伴う工程）が行われても、金属シリサイド層１３と絶縁膜２１との間の界面の酸化膜の酸素に起因して金属シリサイド層１３が部分的に異常成長してしまうのを防止できる。このため、異常成長による金属シリサイド層１３の抵抗の増加を防止できる。また、ソース・ドレイン領域上に形成した金属シリサイド層１３がチャネル部に異常成長して電界効果トランジスタのソース・ドレイン間のリーク電流が増大するのを防止できる。従って、半導体装置の性能を向上させることができる。また、半導体装置の信頼性を向上させることができる。
【０１７０】
また、金属シリサイド層１３と絶縁膜２１との間の界面に酸化膜が形成されていないので、絶縁膜２１が半導体基板１に作用させるべき引張応力または圧縮応力（絶縁膜２１が絶縁膜２１ａの場合は引張応力、絶縁膜２１が絶縁膜２１ｂの場合は圧縮応力）が、酸化膜によって阻害されることがなく、半導体基板１に十分に伝わるようになる。このため、ｎチャネル型ＭＩＳＦＥＴＱｎ（引張応力の場合）またはｐチャネル型ＭＩＳＦＥＴＱｐ（圧縮応力の場合）の特性を的確に向上させることができる。
【０１７１】
図２６は、半導体ウエハＳＷ上に成膜した窒化シリコン膜をＸＰＳ（X-ray Photoelectron spectroscopy：Ｘ線光電子分光）法で測定したスペクトルを示すグラフ（説明図）である。図２６のグラフの横軸は結合エネルギー（Binding energy）に対応する。また、図２６のグラフの縦軸は、スペクトルの強度（arbitrary unit：任意単位）に対応し、３９７．１〜３９７．２ｅＶ付近のピーク強度を１として規格化（ノーマライズ）してある。また、図２６のグラフでは、プラズマＣＶＤ法で成膜した窒化シリコン膜（絶縁膜２１に相当するもの）のスペクトルである第１スペクトルを点線で示し、後述する第２スペクトルおよび第３スペクトルを実線で示してあるが、第２スペクトルおよび第３スペクトルはほとんど同じスペクトルであるため、図２６のグラフでは重なって同じ実線で示されている。なお、上記第２スペクトルは、ニッケルを含む金属シリサイド層（金属シリサイド層１３に相当するもの）の表面をアンモニアプラズマで処理することにより形成された窒化シリコン膜（窒化膜７３ａに相当するもの）のスペクトルである。また、上記第３スペクトルは、ニッケルを含む金属シリサイド層（金属シリサイド層１３に相当するもの）の表面を水素プラズマで処理した後に、プラズマ化していないシラン（ＳｉＨ４）ガスおよびアンモニア（ＮＨ３）ガスにさらすことによって形成された窒化シリコン膜（窒化膜７３ｂに相当するもの）のスペクトルである。
【０１７２】
図２６のグラフで３９７．１〜３９７．２ｅＶ付近に示されるピークは、窒化シリコンに対応するスペクトルである。図２６のグラフで点線で示された第１スペクトルよりも、実線で示された第２スペクトルおよび第３スペクトルの方が、ピークの位置が高エネルギー側にシフトしている。これは、第１スペクトルが測定された窒化シリコン膜（絶縁膜２１に相当するもの）よりも、第２スペクトルが測定された窒化シリコン膜（窒化膜７３ａに相当するもの）および第３スペクトルが測定された窒化シリコン膜（窒化膜７３ｂに相当するもの）の方が、化学量論比（すなわちＳｉ３Ｎ４）に近い組成であることを示唆している。従って、窒化膜７３ａ，７３ｂおよび絶縁膜２１はいずれも窒化シリコンよりなるが、絶縁膜２１よりも窒化膜７３ａ，７３ｂの方が、化学量論比（Ｓｉ３Ｎ４）に近い組成であることが分かる。
【０１７３】
本実施の形態のように、金属シリサイド層１３の表面の自然酸化膜を除去し、直接または窒化膜７３（窒化膜７３ａまたは窒化膜７３ｂ）が形成された状態でプラズマ窒化シリコン膜である絶縁膜２１を堆積すれば、界面に自然酸化膜（７２）が介在しないので、絶縁膜２１と金属シリサイド層１３との間の密着性を向上させることができる。その理由は、金属シリサイド層１３と絶縁膜２１との間に自然酸化膜が介在していると、自然酸化膜に絶縁膜２１の応力がかかることにより、自然酸化膜と絶縁膜２１との界面がはがれの発端となる可能性があるためである。
【０１７４】
また、窒化膜７３ａは、プラズマ反応により形成された化学量論比（Ｓｉ３Ｎ４）に近い組成の窒化シリコンからなり、半導体基板１に引張応力を生じさせる膜となる。また、窒化膜７３ｂは、金属シリサイド表面の触媒作用による熱反応により形成された化学量論比（Ｓｉ３Ｎ４）に近い組成の窒化シリコンからなり、半導体基板１に引張応力を生じさせる膜となる。このため、図２０や図２１のように、金属シリサイド層１３の表面に窒化膜７３（窒化膜７３ａまたは窒化膜７３ｂ）が形成された状態で、絶縁膜２１として半導体基板１に引張応力を生じさせる絶縁膜２１ａを形成すれば、絶縁膜２１ａの引張り応力に加えて、更に窒化膜７３（窒化膜７３ａまたは窒化膜７３ｂ）の引張り応力が半導体基板１に作用することになる。これにより、半導体基板１に生じる引張応力をより大きくすることができ、ｎチャネル型ＭＩＳＦＥＴＱｎは、移動度がより向上して駆動電流が更に増加するので、スイッチング特性をより向上させることができる。
【０１７５】
また、絶縁膜２１として半導体基板１に圧縮応力を生じさせる絶縁膜２１ｂを形成する場合には、半導体基板１に生じる圧縮応力をより向上させる上では、図２４や図２５のように、金属シリサイド層１３の表面の酸化膜７２を水素プラズマ処理で除去してから窒化膜７３（窒化膜７３ｂ）を形成することなく絶縁膜２１ｂを堆積することも有効である。このようにすれば、絶縁膜２１ｂが半導体基板１に圧縮応力を生じさせ、かつ窒化膜７３による引張応力が生じないので、半導体基板１に生じる圧縮応力をより大きくすることができる。これにより、ｐチャネル型ＭＩＳＦＥＴＱｐは、移動度がより向上して駆動電流が更に増加するので、スイッチング特性をより向上させることができる。
【０１７６】
また、金属シリサイド層１３は低抵抗率であることが好ましいため、金属シリサイド層１３は、Ｍ２Ｓｉ（ダイメタルシリサイド）相、ＭＳｉ（メタルモノシリサイド）相およびＭＳｉ２（メタルダイシリサイド）相のうち、抵抗率が最も低い相にする必要があるが、金属シリサイド層１３を構成する金属元素の種類によって、ＭＳｉ相が最も低抵抗率の場合と、ＭＳｉ２相が最も低抵抗率の場合とがある。一方、上述したように、上記図１９のように金属シリサイド層１３と絶縁膜２１の界面に酸化膜７２が形成（残存）されていると、絶縁膜２１の成膜後の種々の加熱工程において、酸化膜７２の酸素に起因して金属シリサイド層１３が部分的に異常成長するが、この異常成長は、金属シリサイド層１３がＭＳｉ相である場合に特に顕著になる。これは、ＭＳｉ２相はＳｉ（シリコン）とこれ以上反応しづらい相であるのに対して、Ｍ２Ｓｉ相およびＭＳｉ相は更にＳｉ（シリコン）と反応しやすい相であるためである。金属シリサイド層１３がＭＳｉ相である場合、酸化膜７２中の酸素（Ｏ）が拡散して酸素に起因した欠陥が増え、生じた欠陥を通してＭＳｉ相の金属シリサイド層１３の金属元素が拡散して、
ＭＳｉ＋Ｓｉ→ＭＳｉ２
の反応が生じ、ＭＳｉ２の部分が異常成長する。
【０１７７】
このため、Ｍ２Ｓｉ相およびＭＳｉ２相よりもＭＳｉ相の方が低抵抗率の場合には、ＭＳｉ２の部分が異常成長しやすいＭＳｉ相を金属シリサイド層１３に適用するために、金属シリサイド層１３と絶縁膜２１の界面の酸化膜７２に起因した金属シリサイド層１３の異常成長を防止することが、極めて重要となる。
【０１７８】
本実施の形態では、ステップＳ２で酸化膜７２を還元して除去してからステップＳ３で絶縁膜２１を形成しているので、金属シリサイド層１３と絶縁膜２１の界面に酸化膜が形成されず、絶縁膜２１の成膜後の種々の加熱工程において、金属シリサイド層１３が部分的に異常成長するのを防止できる。このため、ＭＳｉ２の部分が異常成長しやすいＭＳｉ相を金属シリサイド層１３に適用しても、ＭＳｉ２の部分が異常成長するのを防止できる。このため、本実施の形態は、第１の条件として、ＭＳｉ２（メタルダイシリサイド）相およびＭ２Ｓｉ（ダイメタルシリサイド）相よりも、ＭＳｉ（メタルモノシリサイド）相の方が低抵抗率であるような金属シリサイドにより、金属シリサイド層１３を形成する場合に適用すれば、効果が大きい。また、この場合、半導体装置の製造終了（例えば半導体基板１をダイシングなどにより個片化して半導体チップを形成した段階）まで、金属シリサイド層１３は、ＭＳｉ相のままとする。これは、製造された半導体装置において、金属シリサイド層１３を、ＭＳｉ２相およびＭ２Ｓｉ相よりも低抵抗率のＭＳｉ相とすることで、金属シリサイド層１３を低抵抗とし、コンタクト抵抗や、ソース・ドレインの拡散抵抗を低減でき、ＭＩＳＦＥＴが形成された半導体装置の性能を向上できるためである。
【０１７９】
また、本実施の形態は、ＭＳｉ相の金属シリサイド層１３を形成しても、ＭＳｉ２の異常成長を防止できるので、第２の条件として、ＭＳｉ２（メタルダイシリサイド）相が存在可能なシリサイドにより、金属シリサイド層１３を形成する場合に適用すれば、効果が大きい。
【０１８０】
また、本実施の形態は、絶縁膜２１の成膜後の種々の加熱工程で、金属シリサイド層１３と絶縁膜２１の界面の酸化膜７２に起因して金属シリサイド層１３の金属元素Ｍが拡散してＭＳｉ２の部分が異常成長するのを防止できるので、第３の条件として、Ｓｉ（シリコン）ではなく金属元素Ｍが拡散種となる場合に、本実施の形態を適用すれば、効果が大きい。
【０１８１】
これら第１〜第３の条件を勘案すると、上記金属膜１１が、Ｎｉ（ニッケル）膜またはＮｉ（ニッケル）合金膜である場合に本実施の形態を適用すれば、効果が大きい。すなわち、金属シリサイド層１３が、ニッケルのシリサイド層（ニッケルシリサイド層）またはニッケル合金のシリサイド層（ニッケル合金シリサイド層）である場合に本実施の形態を適用すれば、効果が大きい。金属膜１１に用いることができるＮｉ（ニッケル）合金膜には、Ｎｉ−Ｐｔ（ニッケル−白金）合金膜、Ｎｉ−Ｖ（ニッケル−バナジウム）合金膜、Ｎｉ−Ｐｄ（ニッケル−パラジウム）合金膜、Ｎｉ−Ｙｂ（ニッケル−イッテルビウム）合金膜、またはＮｉ−Ｅｒ（ニッケル−エルビウム）合金膜がある。金属膜１１が、Ｎｉ膜、Ｎｉ−Ｐｔ合金膜、Ｎｉ−Ｖ合金膜、Ｎｉ−Ｐｄ合金膜、Ｎｉ−Ｙｂ合金膜、またはＮｉ−Ｅｒ合金膜であれば、Ｓｉ（シリコン）ではなく金属元素Ｍが拡散種となり、ＭＳｉ２相が存在し、ＭＳｉ２相およびＭ２Ｓｉ相よりもＭＳｉ相の方が低抵抗率となる。但し、金属シリサイド層１３からチャネル部へのＭＳｉ２の異常成長の問題や、金属シリサイド層中のＭＳｉ２部分の形成による抵抗ばらつき増大の問題は、金属膜１１がＮｉ膜、Ｎｉ−Ｐｔ合金膜、Ｎｉ−Ｖ合金膜、Ｎｉ−Ｐｄ合金膜、Ｎｉ−Ｙｂ合金膜またはＮｉ−Ｅｒ合金膜のいずれの場合にも生じるが、特に金属膜１１がＮｉ（ニッケル）膜の場合に最も顕著に現れる。このため、金属膜１１がＮｉ（ニッケル）膜である場合に本実施の形態を適用すれば、最も効果が大きい。
【０１８２】
また、本実施の形態では、ソースまたはドレイン用の半導体領域（７ｂ，８ｂ）上とゲート電極（６ａ，６ｂ）上とに金属シリサイド層１３を形成する場合について説明したが、他の形態として、ゲート電極６ａ，６ｂ上には金属シリサイド層１３を形成せずに、ソースまたはドレイン用の半導体領域（ここではｎ＋型半導体領域７ｂ、ｐ＋型半導体領域８ｂ）上に金属シリサイド層１３を形成することもできる。
【０１８３】
また、本実施の形態では、最良の形態として、半導体基板１に形成したソースまたはドレイン用の半導体領域（ここではｎ＋型半導体領域７ｂ、ｐ＋型半導体領域８ｂ）上に金属シリサイド層１３を形成する場合について説明したが、他の形態として、半導体基板１に形成したソースまたはドレイン用以外の半導体領域上に、金属シリサイド層１３を形成することもできる。その場合にも、本実施の形態のような絶縁膜２１形成法を用いたことにより、金属シリサイド層１３の異常成長を防止して、金属シリサイド層１３の抵抗のばらつきを低減できる。但し、本実施の形態のように、半導体基板１に形成したソースまたはドレイン用の半導体領域（ｎ＋型半導体領域７ｂ、ｐ＋型半導体領域８ｂ）上に金属シリサイド層１３を形成する場合であれば、金属シリサイド層１３の抵抗のばらつきを低減する効果に加えて、金属シリサイド層１３がチャネル部に異常成長して電界効果トランジスタのソース・ドレイン間のリーク電流が増大するのを防止できる効果を得られるので、効果が極めて大きい。
【０１８４】
（実施の形態２）
図２７〜図３２は、本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。
【０１８５】
上記実施の形態１では、ｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域とｐチャネル型ＭＩＳＦＥＴＱｐが形成されて領域とに、共通の絶縁膜２１が形成されていた。そして、その共通の絶縁膜２１を、半導体基板１に引張応力を生じさせる絶縁膜２１ａまたは半導体基板１に圧縮応力を生じさせる絶縁膜２１ｂのいずれかにしていた。
【０１８６】
それに対して、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域では、半導体基板１に引張応力を生じさせる絶縁膜２１ａが形成され、ｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域では、半導体基板１に圧縮応力を生じさせる絶縁膜２１ｂが形成される。
【０１８７】
本実施の形態の半導体装置の製造工程は、上記図７の工程（絶縁膜２１の形成工程）までは、上記実施の形態１と同様である。但し、本実施の形態では、絶縁膜２１が、半導体基板１に引張応力を生じさせる膜、すなわち絶縁膜２１ａとなるようにする。すなわち、上記図１４の第１の成膜方法または図１５の第２の成膜方法により絶縁膜２１を形成することで、図７において絶縁膜２１を絶縁膜２１ａとした構造に対応する図２７の構造が得られる。
【０１８８】
図７に対応する図２７の構造が得られた後、ｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域を覆いかつｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域を露出するようなフォトレジスト膜（図示せず）を絶縁膜２１ａ上に形成し、このフォトレジスト膜をエッチングマスクとして絶縁膜２１ａをドライエッチングする。これにより、ｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域の絶縁膜２１ａを除去し、ｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域の絶縁膜２１ａを残す。その後、フォトレジスト膜を除去する。このようにして、図２８の構造が得られる。この段階では、ｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域の金属シリサイド層１３の表面が露出される。
【０１８９】
次に、図２９に示されるように、ｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域の金属シリサイド層１３上を含む半導体基板１の主面の全面上に、絶縁膜２１ａおよびゲート電極６ｂを覆うように絶縁膜２１ｂを形成する。
【０１９０】
この絶縁膜２１ｂの形成工程は、上記実施の形態１における絶縁膜２１の形成工程と同様に行うが、絶縁膜２１ｂが半導体基板１に圧縮応力を生じさせる膜となるようにする。このため、絶縁膜２１ｂは、上記図１６の第３の成膜方法または上記図１７の第４の成膜方法により形成する。従って、本実施の形態で絶縁膜２１ｂを形成する際にも、上記実施の形態１で説明したように、ステップＳ２（ステップＳ３２ａまたはステップＳ３２ｂ）で金属シリサイド層１３の表面を還元性ガス（好ましくはアンモニアガス、水素ガス、あるいはそれらの混合ガス）のプラズマで処理してから、ステップＳ３（ステップＳ３７ａ〜Ｓ３９ａまたはステップＳ３７ｂ〜Ｓ３９ｂ）で絶縁膜２１ｂがプラズマＣＶＤ法で堆積される。
【０１９１】
次に、ｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域を覆いかつｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域を露出するようなフォトレジスト膜（図示せず）を絶縁膜２１ｂ上に形成し、このフォトレジスト膜をエッチングマスクとして絶縁膜２１ｂをドライエッチングする。これにより、ｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域の絶縁膜２１ｂを除去し、ｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域の絶縁膜２１ｂを残す。また、このドライエッチング工程では、ｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域の絶縁膜２１ａを除去せずに残存させる。その後、フォトレジスト膜を除去する。このようにして、図３０の構造が得られる。
【０１９２】
その後の工程は、上記実施の形態１とほぼ同様である。すなわち、上記実施の形態１と同様にして、上記図３１に示されるように、絶縁膜２１ａ，２１ｂ上に絶縁膜２２を形成する。それから、上記実施の形態１と同様にして、図３２に示されるように、絶縁膜２１ａ，２１ｂ，２２にコンタクトホール２３を形成し、コンタクトホール２３内にプラグ２４を形成する。その後、上記実施の形態１と同様にして、ストッパ絶縁膜３１、絶縁膜３２、配線溝３３および配線３５が形成されるが、ここではその図示は省略する。
【０１９３】
上記実施の形態１で説明したように、絶縁膜２１ａは、プラズマＣＶＤ法により形成した窒化シリコン膜であり、半導体基板１に対して圧縮応力を与える膜である。また、絶縁膜２１ｂは、プラズマＣＶＤ法により形成した窒化シリコン膜であり、半導体基板１に対して圧縮応力を与える膜である。
【０１９４】
上記のようにして形成された本実施の形態の半導体装置では、ｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域では、半導体基板１に引張応力を生じさせる膜である絶縁膜２１ａが半導体基板１上にｎチャネル型ＭＩＳＦＥＴＱｎ（すなわちゲート電極６ａおよびｎ＋型半導体領域７ｂ）を覆うように形成されている。そして、ｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域では、半導体基板１に圧縮応力を生じさせる膜である絶縁膜２１ｂが半導体基板１上にｐチャネル型ＭＩＳＦＥＴＱｐ（すなわちゲート電極６ｂおよびｐ＋型半導体領域８ｂ）を覆うように形成されている。
【０１９５】
このため、ｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域では、半導体基板１に引張応力を生じさせる膜である絶縁膜２１ａが形成されているので、絶縁膜２１ａによる引張応力によってｎチャネル型ＭＩＳＦＥＴＱｎは、移動度が向上して駆動電流が増加し、スイッチング特性を向上させることができる。一方、ｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域では、半導体基板１に圧縮応力を生じさせる膜である絶縁膜２１ｂが形成されているので、絶縁膜２１ｂによる圧縮応力によってｐチャネル型ＭＩＳＦＥＴＱｐは、移動度が向上して駆動電流が増加し、スイッチング特性を向上させることができる。これにより、ｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐを備えた半導体装置、すなわちＣＭＩＳＦＥＴを備えた半導体装置において、ｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐの両方で移動度を向上して駆動電流を増加させることができ、全体としての特性をより向上させることができる。
【０１９６】
また、本実施の形態においても、上記実施の形態１と同様にして絶縁膜２１ａ，２１ｂを形成する。このため、金属シリサイド層１３の表面を還元性ガス（好ましくはアンモニアガス、水素ガス、あるいはそれらの混合ガス）のプラズマで処理してから、大気中（酸素含有雰囲気中）にさらすことなく、金属シリサイド層１３上を含む半導体基板１上に絶縁膜２１ａ（窒化シリコン膜）をプラズマＣＶＤ法で形成している。また、図２８の工程でｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域で金属シリサイド層１３が露出したことによりその表面に酸化膜（上記酸化膜７２に相当するもの）が生成されるが、その酸化膜をステップＳ２（ステップＳ３２ａまたはステップＳ３２ｂ）の還元性ガスのプラズマ処理で還元して除去してから、大気中（酸素含有雰囲気中）にさらすことなく、絶縁膜２１ｂ（窒化シリコン膜）をプラズマＣＶＤ法で堆積している。このため、ｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域では、上記図２０、図２１または図２４の状態となり、ｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域では、上記図２２、図２３または図２５の状態となる。これにより、上記実施の形態１と同様の効果を得ることができる。
【０１９７】
すなわち、本実施の形態においても、金属シリサイド層１３と絶縁膜２１ａ，２１ｂとの間の界面には、酸化膜は形成されていない。このため、絶縁膜２１ａ，２１ｂの成膜後の種々の加熱工程（例えば種々の絶縁膜や導体膜の成膜工程のように半導体基板１の加熱を伴う工程）が行われても、金属シリサイド層１３と絶縁膜２１ａ，２１ｂとの間の界面の酸化膜の酸素に起因して金属シリサイド層１３が部分的に異常成長してしまうのを防止できる。従って、異常成長による金属シリサイド層１３の抵抗の増加を防止できる。また、ソース・ドレイン領域上に形成した金属シリサイド層１３がチャネル部に異常成長して電界効果トランジスタのソース・ドレイン間のリーク電流が増大するのを防止できる。このため、半導体装置の性能を向上させることができる。また、半導体装置の信頼性を向上させることができる。
【０１９８】
また、本実施の形態では、絶縁膜２１ａと絶縁膜２１ｂとのうち、絶縁膜２１ａを先に形成する場合について説明したが、絶縁膜２１ｂを先に形成することもできる。この場合、図２７において絶縁膜２１ａの代わりに絶縁膜２１ｂを形成し、その絶縁膜２１ｂを、図２８の段階でｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域で除去しかつｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域で残す。それから、図２９の段階で絶縁膜２１ｂの代わりに絶縁膜２１ａを形成し、その絶縁膜２１ａを、図３０の段階でｐチャネル型ＭＩＳＦＥＴＱｐが形成された領域で除去しかつｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域で残せばよい。
【０１９９】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０２００】
本発明は、金属シリサイド層上に窒化シリコン膜を形成した半導体素子を備えた半導体装置の製造技術に適用して有効である。
【符号の説明】
【０２０１】
１  半導体基板
２  素子分離領域
３  ｐ型ウエル
４  ｎ型ウエル
５  ゲート絶縁膜
６  シリコン膜
６ａ，６ｂ  ゲート電極
７ａ  ｎ−型半導体領域
７ｂ  ｎ＋型半導体領域
８ａ  ｐ−型半導体領域
８ｂ  ｐ＋型半導体領域
９  サイドウォール
１１  金属膜
１２  バリア膜
１３  金属シリサイド層
２１，２１ａ，２１ｂ  絶縁膜
２２  絶縁膜
２３  コンタクトホール
２４  プラグ
２４ａ  バリア導体膜
２４ｂ  主導体膜
３１  ストッパ絶縁膜
３２  絶縁膜
３３  配線溝
３４  バリアメタル膜
３５  配線
４１  成膜装置
４２  搬送室
４２ａ  搬送用ロボット
４３  ゲートバルブ
４４ａ，４４ｂ  ロードロック室
４６，４６ａ，４６ｂ，４７ａ，４７ｂ，４８ａ，４８ｂ  チャンバ
５１  ウエハ搬入出室
５１ａ，５１ｂ  搬送用ロボット
５２ａ，５２ｂ  フープ
５３  ポート
５４  ウエハ受け渡しステーション
６１  下部電極
６２  上部電極
６２ａ  ガス導入口
６３  高周波電源
６４  マスフローコントローラ
６５  ガス排気口
Ｑｎ  ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ  ｐチャネル型ＭＩＳＦＥＴ
ＳＷ  半導体ウエハ
【図１】
2013077828.tif 000003
【図２】
2013077828.tif 000004
【図３】
2013077828.tif 000005
【図４】
2013077828.tif 000006
【図５】
2013077828.tif 000007
【図６】
2013077828.tif 000008
【図７】
2013077828.tif 000009
【図８】
2013077828.tif 000010
【図９】
2013077828.tif 000011
【図１０】
2013077828.tif 000012
【図１１】
2013077828.tif 000013
【図１２】
2013077828.tif 000014
【図１３】
2013077828.tif 000015
【図１４】
2013077828.tif 000016
【図１５】
2013077828.tif 000017
【図１６】
2013077828.tif 000018
【図１７】
2013077828.tif 000019
【図１８】
2013077828.tif 000020
【図１９】
2013077828.tif 000021
【図２０】
2013077828.tif 000022
【図２１】
2013077828.tif 000023
【図２２】
2013077828.tif 000024
【図２３】
2013077828.tif 000025
【図２４】
2013077828.tif 000026
【図２５】
2013077828.tif 000027
【図２６】
2013077828.tif 000028
【図２７】
2013077828.tif 000029
【図２８】
2013077828.tif 000030
【図２９】
2013077828.tif 000031
【図３０】
2013077828.tif 000032
【図３１】
2013077828.tif 000033
【図３２】
2013077828.tif 000034