(57)【要約】【課題】チップサイズの増加がなく、作製が容易なオフセット電圧の除去が可能なホールセンサを提供する。【解決手段】正方形もしくは十字型の第２のＮ型不純物領域の磁気感受部と空乏層抑制層の第１のＮ型不純物領域及びその各頂点及び端部にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有するホールセンサとする。【選択図】図１
2013201230.tif 000002
【特許請求の範囲】
【請求項１】
ホール素子中を流れる制御電流が、Ｎ型不純物領域である磁気感受部とＰ型基板である前記磁気感受部の周辺部とが形成する接合部から離れて流れるように
前記磁気感受部は、より深く拡散された、不純物濃度の低いＮ型不純物領域である空乏層抑制領域によって周囲を覆われており、
制御電流入力端子及びホール電圧出力端子は、前記磁気感受部に配置されており、前記制御電流入力端子及び前記ホール電圧出力端子は、前記磁気感受部と同じ深さを有していることを特徴とするホールセンサ。
【請求項２】
前記磁気感受部が正方形もしくは十字型であり、その各頂点及び端部にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有することを特徴とする請求項１記載のホールセンサ。
【請求項３】
スピニングカレントによりオフセット電圧を除去できることを特徴とする請求項１記載のホールセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ホール素子に関し、高感度でかつ、オフセット電圧の除去が可能なホールセンサに関する。
【背景技術】
【０００２】
ホール素子の磁気検出原理について説明する。物質中に流れる電流に対して垂直な磁界を印加するとその電流と磁界の双方に対して垂直な方向に電界（ホール電圧）が生じる。
【０００３】
図３のようなホール素子を考えたとき、ホール素子磁気感受部１の幅Ｗ、長さＬ、電子移動度μ、電流を流すための電源２の印加電圧Ｖｄｄ、印加磁場をＢとしたとき、電圧計３から出力されるホール電圧は
ＶＨ＝μＢ（Ｗ／Ｌ）Ｖｄｄ
とあらわされ、このホール素子の磁気感度Ｋｈは、
Ｋｈ＝μ（Ｗ／Ｌ）Ｖｄｄ
と表される。この関係式より高感度化するための方法の１つはＷ／Ｌ比を大きくすることであることがわかる。
【０００４】
一方、実際のホール素子では磁界が印加されていないときでも、出力電圧が生じている。この磁場０のときに出力される電圧をオフセット電圧という。オフセット電圧が生じる原因は、外部から素子に加わる機械的な応力や製造過程でのアライメントずれなどの素子内部の電位分布の不均衡によるものであると考えられている。
【０００５】
オフセット電圧を補償する方法は、一般的に以下の方法で行っている。
図３に示すようなスピニングカレントによるオフセットキャンセル回路である。ホール素子１００は対称的な形状で、１対の入力端子に制御電流を流し、他の１対の出力端子から出力電圧を得る４端子Ｔ１、Ｔ２、Ｔ３、Ｔ４を有している。ホール素子の一方の一対の端子Ｔ１、Ｔ２が制御電流入力端子となる場合、他方の一対の端子Ｔ３、Ｔ４がホール電圧出力端子となる。このとき、入力端子に電圧Ｖｉｎを印加すると、出力端子には出力電圧Ｖｈ＋Ｖｏｓが発生する。ここでＶｈはホール素子の磁場に比例したホール電圧、Ｖｏｓはオフセット電圧を示している。次に、Ｔ３、Ｔ４を制御電流出力端子、Ｔ１、Ｔ２をホール電圧出力端子として、Ｔ３、Ｔ４間に入力電圧Ｖｉｎを印加すると、出力端子に電圧−Ｖｈ＋Ｖｏｓが発生する。
【０００６】
以上の２方向に電流を流したときの出力電圧を減算することによりオフセット電圧Ｖｏｓはキャンセルされ、磁場に比例した出力電圧２Ｖｈを得ることができる。
しかし、このオフセットキャンセル回路でオフセット電圧を完全にキャンセルすることができない。その理由を以下で説明する。
【０００７】
ホール素子は、図４に示す等価回路で表される。ホール素子は、４つの端子を、４つの抵抗Ｒ１、Ｒ２、Ｒ  ３、Ｒ４で接続したブリッジ回路として表される。前記のとおり２方向に電流を流したときの出力電圧を減算することによりオフセット電圧をキャンセルする。
【０００８】
ホール素子の一方の一対の端子Ｔ１、Ｔ２に電圧Ｖｉｎを印加すると、他方の一対の端子Ｔ３、Ｔ４間には、ホール電圧
Vouta = (R2*R4-R1*R3)/(R1+R4)/(R2+R3)*Vin
が出力される。一方、端子Ｔ３、Ｔ４に電圧Ｖｉｎを印加すると、Ｔ１、Ｔ２にはホール電圧
Voutb = (R1*R3-R2*R4)/(R3+R4)/(R1+R2)*Vin
が出力される。
２方向の出力電圧の差をとると、
Vouta-Voutb = (R1-R3)*(R2-R4)*(R2*R4-R1*R3)/(R1+R4)/(R2+R3)/(R3+R4)/(R1+R2)*Vin
となる。したがって、オフセット電圧は各々の等価回路の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が異なる場合でもオフセットキャンセルできる。しかし、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が電流印加方向、印加電圧により値が変化する場合、前記の式が成り立たないため、オフセットキャンセルできない。
【０００９】
図５は一般的なホール素子の断面図である（例えば、特許文献１参照）。ホール素子磁気感受部となるＮ型の不純物領域の周辺部は分離のためＰ型の不純物領域に囲まれている。ホール電流印加端子に電圧を印加すると、ホール素子磁気感受部とその周辺部の境界では空乏層が広がる。空乏層中にはホール電流は流れないため、空乏層が広がっている領域ではホール電流は抑制され、抵抗は増加する。また、空乏層幅は印加電圧に依存する。そのため、図４で示す等価回路の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が電圧印加方向により値が変化するためオフセットキャンセル回路で磁気オフセットキャンセルができない。
【００１０】
素子周辺及び素子上部に空乏層制御電極を配置し、空乏層がホール素子内へ延びることを各々の電極に印加する電圧を調節することにより空乏層を抑制する方法が採られている場合もある（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】国際公開第２００７／１１６８２３号
【特許文献２】特開平０８−３３０６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１の方法では、ホール素子に電圧を印加すると、薄いＮ型不純物領域であるホール素子磁気感受部とＰ型基板である周辺部及び底面部との接合部で空乏層が広がる。空乏層がホール素子中に流れる電流を抑制し、抵抗値が変化する。印加電圧及びその方向により、空乏層幅が変化する。このため、前記のオフセットキャンセル回路によるスピニングカレントによるオフセット電圧除去ができない。
【００１３】
また、特許文献２の方法では、空乏層制御電極により、空乏層幅を制御し、オフセットキャンセル回路を用いてオフセット電圧を除去可能である。しかしながら、複数の空乏層制御電極を用い、複雑な制御回路も必要とするため、チップサイズが大きくなり、コストアップにつながる等といった難点がある。
そこで、本願発明は、空乏層幅が変化しにくく、複雑な制御回路を使わずにオフセット電圧が除去できるホールセンサを提供することを課題とする。
【課題を解決するための手段】
【００１４】
上記の課題を解決するため、本発明は以下のような構成をした。
まず、ホール素子中を流れる制御電流をＮ型不純物領域であるホール素子磁気感受部とＰ型基板のその周辺部との接合部と分離して流すことができることを特徴とするホールセンサとした。
【００１５】
また、正方形もしくは十字型の第２のＮ型不純物領域の磁気感受部と空乏層抑制層の第１のＮ型不純物領域及びその各頂点及び端部にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有することを特徴とするホールセンサとした。
また、空乏層抑制領域である第１のＮ型不純物領域は磁気感受部の第２のＮ型不純物領域よりも深く、濃度が薄いことを特徴とするホールセンサとした。
【００１６】
また、制御電流入力端子及びホール電圧出力端子は、ホール磁気感受部と深さを同程度であることを特徴とするホールセンサとした。
また、スピニングカレントによりオフセット電圧を除去できることを特徴とするホールセンサとした。
【発明の効果】
【００１７】
上記手段を用いることにより、ホール素子中を流れる制御電流をＮ型不純物領域であるホール素子磁気感受部とＰ型基板のその周辺部との接合部と分離して流すことができる。そのため、ホール素子磁気感受部内へ空乏層が伸びることが抑制され、印加電圧及びその方向により各々の端子間の抵抗が変化しない。したがって、スピニングカレントによりオフセット電圧を除去することができる。
【００１８】
また、ホール素子磁気感受部下に空乏層抑制領域を配置する構造のため、空乏層抑制電極や複雑な回路を用いることなく、空乏層による抵抗値変化を抑制することができるため、オフセット電圧が除去可能でかつ、チップサイズを小さく、コストを抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明のホール素子の構成を示す図である。（Ａ）は上面図であり、（Ｂ）は側面図である。
【図２】理想的なホール効果の原理について説明するための図である。
【図３】スピニングカレントによるオフセット電圧の除去方法を説明するための図である。
【図４】ホール素子のオフセット電圧を説明するための等価回路の図である。
【図５】一般的なホール素子の断面構造の図である。
【発明を実施するための形態】
【００２０】
図１は本発明のホール素子の構成を示した図である。本発明のホール素子は１辺が５０〜１５０μｍの正方形の第２のＮ型不純物領域１２１の磁気感受部とその磁気感受部の下部に第２のＮ型不純物領域１２１よりも不純物濃度が低い第１のＮ型不純物領域１２２の空乏層抑制領域及びその各頂点にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子１１，１２，１３，１４を有する。磁気感受部のＮ型不純物領域は深さ３００〜５００ｎｍ程度、不純物濃度は１×１０16（ａｔｏｍｓ／ｃｍ3）≦Ｎ≦５×１０16（ａｔｏｍｓ／ｃｍ3）、空乏層抑制領域である第２のＮ型不純物領域１２１は深さ２〜３μｍ程度、濃度は８×１０14（ａｔｏｍｓ／ｃｍ3）≦Ｎ≦３×１０15（ａｔｏｍｓ／ｃｍ3）、制御電流入力端子及びホール電圧出力端子となる高濃度Ｎ型不純物領域の深さは３００ｎｍ程度にすることが好ましい。つまり、空乏層抑制領域は磁気感受部よりも深く、不純物濃度を低くする。また、制御電流入力端子及びホール電圧出力端子は、ホール磁気感受部と深さを同程度にする。
【００２１】
以上の関係を保つことにより空乏層抑制領域とその周辺部のＰ型基板領域との間の接合部で生じる空乏層に影響されず、制御電流をホール磁気感受部に流すことができる。したがって、ホール電圧出力端子を１１、１３、制御電流入力端子を１２、１４としたときの各々の端子間の抵抗値とホール電圧出力端子を１２、１４、制御電流入力端子を１１、１３としたときの各々の端子間の抵抗値は一定となる。これによりスピニングカレントによりオフセット電圧を消去できる。
【００２２】
また、本発明のホール素子の製造方法も容易である。まず、Ｐ型基板に空乏層抑制層となる第１のＮ型不純物領域１２２を形成する。このとき、第１のＮ型不純物領域１２２は深さ２〜３μｍ、不純物濃度８×１０14（ａｔｏｍｓ／ｃｍ3）≦Ｎ≦３×１０15（ａｔｏｍｓ／ｃｍ3）であった。これはｎウェルと同程度の濃度、深さである。さらに、第１のＮ型不純物領域１２２は空乏層抑制領域として用いるため、ｎウェルの製造ばらつきが大きくてもホール素子の感度やその他の特性に影響しない。そのため、他の要素のｎウェルと共通して形成することができる。
【００２３】
次にホール磁気感受部である第２のＮ型不純物領域１２１を形成する。このとき、第１のＮ型不純物領域１２２は深さ３００〜５００ｎｍ、濃度１×１０16（ａｔｏｍｓ／ｃｍ3）≦Ｎ≦５×１０16（ａｔｏｍｓ／ｃｍ3）とする。この深さ、濃度の不純物領域は通常のイオン注入装置で形成可能で、ｎウェルよりも濃度、深さのばらつきを小さくすることができる。ホール素子感受部をイオン注入で形成することにより、感度のばらつきの小さいホール素子を形成する。
【００２４】
最後に、制御電流入力端子及びホール電圧出力端子となる高濃度不純物領域を形成する。高濃度不純物領域は深さ３００ｎｍであり、特に他の要素と別の工程を必要とせず、共通して形成可能である。
【００２５】
さらに、実施例として正方形の磁気感受部、空乏層抑制領域及びその各頂点に制御電流入力端子とホール電圧出力端子を有するホール素子形状を例にとったがこの形状に限らない。第２のＮ型不純物領域の磁気感受部とその磁気感受部の下部に第２のＮ型不純物領域よりも不純物濃度が低い第１のＮ型不純物領域の空乏層抑制領域及びその各頂点にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有する、スピニングカレントによるオフセット電圧を消去できる形状の対称型ホール素子であればよい。例えば、４５°傾けた十字型の空乏層抑制領域の第１のＮ型不純物領域、ホール素子磁気感受部の第２のＮ型不純物領域及びその各端部にＮ型高濃度不純物領域のホール電流制御電極及びホール電圧出力端子を配置した形状など正方形状以外のでも同様の効果が得られる。
【００２６】
以上より図１のような構造をとることにより複雑な回路や複雑な構造をとる必要もなく、特別な工程を追加する必要もせず、制御電流への空乏層の影響を抑制し、スピニングカレントによりオフセット電圧を消去でき、チップサイズが小さく、安価なホールセンサが実現できる。
【符号の説明】
【００２７】
１０、１２０  ホール素子
１００  Ｐ型基板
１１０  Ｎ型高濃度不純物領域
１２１  第２のＮ型不純物領域
１２２  第１のＮ型不純物領域
１１、１２、１３、１４  ホール電圧出力端子及び制御電流入力端子
２、１２  電源
３、１３  電圧計
１１  切替信号発生器
Ｓ１、Ｓ２、Ｓ３、Ｓ４  センサー端子切替手段
Ｔ１、Ｔ２、Ｔ３、Ｔ４  端子
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
【図１】
2013201230.tif 000003
【図２】
2013201230.tif 000004
【図３】
2013201230.tif 000005
【図４】
2013201230.tif 000006
【図５】
2013201230.tif 000007