(57)【要約】【課題】安価なコストで多くの半導体チップを高密度実装することができる半導体装置を実現する。【解決手段】本発明の実施形態における半導体装置は、チップ表面に矩形の接続用パッド１３ａが形成された半導体チップ１４ａと、チップ表面に矩形の接続用パッド１３ｂが形成された半導体チップ１４ｂとを備え、少なくとも半導体チップ１４ａにおいて接続用パッド１３ａの長辺が第１の方向に沿って形成され、接続用パッド１３ａと接続用パッド１３ｂとが対向するように接着され、かつ、接続用パッド１３ａの少なくとも一部が露出するように半導体チップ１４ｂが半導体チップ１４ａに対して第１の方向にずれて接着され、接続用パッド１３ａと接続用パッド１３ｂとが電気的に接続され、第１および第２の前記半導体チップ１４ａ、１４ｂにより半導体チップ対１６を構成する。【選択図】  図１
2013247245.tif 000002
【特許請求の範囲】
【請求項１】
各々が、サイズが同一の第１および第２の前記半導体チップを有し、これらの半導体チップの各々は、第１の主面の周縁部に、長辺の長さが短辺の長さの少なくとも２倍あるほぼ矩形の複数の接続用パッドが形成され、かつ、複数の前記接続用パッドの長辺が第１の方向に沿って形成され、複数の前記接続用パッドが前記第１の方向と直交する第２の方向に沿って配置され、前記第１の半導体チップの前記複数の接続用パッドのレイアウト配置と前記第２の半導体チップの前記複数の接続用パッドのレイアウト配置とがそれぞれの前記第１の主面側から見て前記第２の方向に沿って互いに反転して形成され、前記第１の半導体チップの前記第１の主面と前記第２の半導体チップの前記第１の主面とが対向するように接着され、かつ、前記第１の半導体チップの前記接続用パッドの少なくとも一部が露出するように前記第２の半導体チップが前記第１の半導体チップに対して前記第１の方向にずれて接着される第１および第２の半導体チップ対と、
前記第１の半導体チップの前記接続用パッドと前記第２の半導体チップの前記接続用パッドとを接続する接続バンプと、
外部接続端子を有し、この外部接続端子が前記第１の半導体チップの前記露出された接続用パッドにボンディングワイヤを介して電気的に接続されているモジュール基板と、を備え、
前記第１の半導体チップ対の前記第２の半導体チップにおける前記第１の主面に対向する第２の主面と、前記第２の半導体チップ対の前記第１の半導体チップにおける前記第１の主面に対向する第３の主面とが接着され、前記第１および第２の半導体チップ対が積層されることを特徴とする半導体装置。
【請求項２】
各々の第１の主面にほぼ矩形の接続用パッドが形成される第１および第２の半導体チップを備え、
少なくとも前記第１の半導体チップにおいて前記接続用パッドの長辺が第１の方向に沿って形成され、前記第１の半導体チップの前記接続用パッドと前記第２の半導体チップの前記接続用パッドとが対向するように前記第１および第２の半導体チップの前記第１の主面同士が接着され、かつ、前記第１の半導体チップの前記接続用パッドの少なくとも一部が露出するように前記第２の半導体チップが前記第１の半導体チップに対して前記第１の方向にずれて接着され、前記第１の半導体チップの前記接続用パッドと前記第２の半導体チップの前記接続用パッドとが電気的に接続され、前記第１および第２の前記半導体チップにより半導体チップ対を構成することを特徴とする半導体装置。
【請求項３】
前記第１および第２の半導体チップには前記第１の方向と直交する第２の方向に沿って複数の前記接続用パッドがそれぞれ配置され、前記第１の半導体チップの前記複数の接続用パッドのレイアウト配置と前記第２の半導体チップの前記複数の接続用パッドのレイアウト配置とがそれぞれの前記第１の主面から見て前記第２の方向に沿って互いに反転して形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記半導体チップ対の複数を備え、
前記複数の半導体チップ対における第１の半導体チップ対の前記第２の半導体チップにおける前記第１の主面に対向する第２の主面と、前記複数対における第２の半導体チップ対の前記第１の半導体チップにおける前記第１の主面に対向する第３の主面とが接着され、前記第１および第２の半導体チップ対が積層されることを特徴とする請求項２または請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１の半導体チップ対の前記第２の半導体チップの１つの辺と前記第２の半導体チップ対の前記第１の半導体チップの１つの辺とが重なるように前記第１及び第２の半導体チップ対が積層されている請求項１または請求項４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、例えば薄く研削された複数の半導体チップを積層して構成される半導体装置に関する。
【背景技術】
【０００２】
複数の半導体チップを積層して構成される半導体装置（モジュールパッケージ）には、(a)ＢＧＡ（Ball Grid Array）ボールなどの外部接続端子が裏面に形成されたモジュール配線基板に複数の半導体チップを積層し、半導体チップの接続端子（接続用パッド）とモジュール配線基板との間をボンディングワイヤで接続したタイプ、(b)半導体チップがバンプ接続された複数の配線基板をＢＧＡボールが裏面に形成されたモジュール配線基板に積層し、半導体チップ間を配線基板周縁部に形成されたビアに埋め込まれた接続配線（ビアプラグ）により電気的に接続したタイプ、(c)半導体チップと配線パターンを一体的に覆うモールドレジンと、モールドレジンを半導体チップの外側で貫通するビアプラグとを備えたユニットを複数積層したタイプなどがある。
【０００３】
しかしながら、従来の半導体装置（モジュールパッケージ）では、例えば上記(a)のタイプでは、メモリモジュールのように同一サイズの半導体チップを重ね合わせる場合に複数の半導体チップをボンディングワイヤで接続するためそれぞれの半導体チップをずらして積層する必要があり、多くの半導体チップを積層する大容量メモリモジュールではその外形寸法が半導体チップのサイズに比べて大きくなるという問題があった。加えて、重ね合わせるチップ数が増えれば増えるほど全体のずらし量が大きくなるので、パッケージング工程の機械的強度の制約から積層できるチップ数に制約がある、つまり、メモリモジュールの容量に制約があるという問題があった。また、例えば上記(b)、(c)のタイプでは、半導体チップの各層ごとに配線基板もしくは配線パターンを形成するので、モジュールパッケージが厚くなるという問題があった。加えて、配線基板もしくはモールドレジンにビアを形成しその内部に接続配線（ビアプラグ）を形成する必要があるので、製造工程が非常に複雑で製造コストが高価になるという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１８６２８９号公報
【特許文献２】特表２００９−５４０６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、安価なコストで多くの半導体チップを高密度実装することができる半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態における一態様によれば、各々の第１の主面にほぼ矩形の接続用パッドが形成される第１および第２の半導体チップを備え、少なくとも前記第１の半導体チップにおいて前記接続用パッドの長辺が第１の方向に沿って形成され、前記第１の半導体チップの前記接続用パッドと前記第２の半導体チップの前記接続用パッドとが対向するように前記第１および第２の半導体チップの前記第１の主面同士が接着され、かつ、前記第１の半導体チップの前記接続用パッドの少なくとも一部が露出するように前記第２の半導体チップが前記第１の半導体チップに対して前記第１の方向にずれて接着され、前記第１の半導体チップの前記接続用パッドと前記第２の半導体チップの前記接続用パッドとが電気的に接続され、前記第１および第２の前記半導体チップにより半導体チップ対を構成することを特徴とする半導体装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施例１に係る半導体装置の構造を示すイメージ図。
【図２】本発明の実施例１に係る半導体装置の半導体チップにおける接続用パッドの配置を示すイメージ図。
【図３】本発明の実施例２に係る半導体装置の断面構造を示すイメージ図。
【図４】本発明の実施例２に係る半導体装置の別の構成例における断面構造を示すイメージ図。
【図５】本発明の実施例２に係る半導体装置のさらに別の構成例における断面構造を示すイメージ図。
【図６】本発明の実施例２に係る半導体装置のさらに別の構成例における断面構造を示すイメージ図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、本発明の実施の形態を説明する。
【実施例１】
【０００９】
図１は、本発明の実施例１に係る半導体装置の構造を示すイメージ図である。ここでは、一例として、ほぼ同一サイズ、ほぼ同一機能の２つの半導体チップ、例えばメモリチップを積層して大容量のモジュールパッケージを構成する場合を示した。図１（ａ）はモジュールパッケージの断面構造を示し、図１（ｂ）は２つの半導体チップ１４ａ、１４ｂの位置関係をモジュールパッケージ上方（図１（ａ）では紙面上方。）から見た平面図として示した。また、図１（ｂ）の一点鎖線ＡＢは、図１（ａ）に示した断面の位置を示している。さらに、図面の煩雑さを避け主要な構成要素間の位置関係を明確にするため、図１（ａ）では封止樹脂１９の断面にはハッチングを施していない。
【００１０】
本発明の実施例１に係る半導体装置は、外部接続端子１１を有するモジュール配線基板１２、接続用パッド１３ａを有する半導体チップ１４ａ、接続用パッド１３ｂを有する半導体チップ１４ｂ、接続バンプ１５、半導体チップ対１６、ボンディングワイヤ１８、および半導体チップ対１６とボンディングワイヤ１８を覆うように形成された封止樹脂１９を備えている。
【００１１】
モジュール配線基板１２の一方の主面（以下、「モジュール配線基板１２の表面」という。）に半導体チップ対１６が接着され、他方の主面（以下、「モジュール配線基板１２の裏面」という。）に外部接続端子１１であるＢＧＡボールが形成され、半導体チップ対１６と外部接続端子１１はボンディングワイヤ１８を介して電気的に接続されている。また、モジュール配線基板１２の表面、半導体チップ対１６、およびボンディングワイヤ１８は封止樹脂１９によって覆われ電気的、機械的に保護されている。
【００１２】
モジュール配線基板１２には、その表面にボンディングワイヤ１８を接続する接続用ランド（図示していない。）が設けられ、接続用ランドはモジュール配線基板１２を貫通するビアに埋め込まれたビアプラグおよびモジュール配線基板１２の表面/裏面に形成された接続用配線によって外部接続端子１１（ＢＧＡボール）に電気的に接続されている。
【００１３】
接続用パッド１３ａは、半導体チップ１４ａのチップ表面（素子形成面）に形成され、図１（ｂ）に示したように、半導体チップ１４ａのチップ周縁部に１つの辺（以下、「基準辺２０ａ」という。）に沿って複数が配置されている。
【００１４】
また、接続用パッド１３ａは矩形（例えば、幅４０μｍ、長さ１００μｍ。）であり、その長辺が基準辺２０ａに直交する方向に沿うように形成され、基準辺２０ａに近い方（図１では紙面左方。）にボンディングワイヤ１８が接続され、他方（図１では紙面右方。）には接続バンプ１５が接続されている。
【００１５】
同様に、接続用パッド１３ｂは、半導体チップ１４ｂのチップ表面（素子形成面）に形成され、半導体チップ１４ｂのチップ周縁部に基準辺２０ｂに沿って複数が配置され、その長辺が基準辺２０ｂに直交する方向に沿うように形成され、基準辺２０ｂに近い方（図１では紙面左方。）に接続バンプ１５が接続されている。
【００１６】
接続バンプ１５としては例えばハンダバンプが用いられ、半導体チップ１４ａと１４ｂが接着された後、接続バンプ１５は加熱もしくは加圧により溶融され、接続用パッド１３ａと接続用パッド１４ｂが電気的に接続される。
【００１７】
半導体チップ対１６は、半導体チップ１４ａと半導体チップ１４ｂが絶縁性接着剤１７を挟んで各チップ表面が対向するように接着されて構成され、半導体チップ１４ａのチップ裏面がモジュール配線基板１２の表面に接着するよう実装されている。また、図１（ｂ）に示したように、半導体チップ１４ａと半導体チップ１４ｂは基準辺２０ａ、２０ｂが平行になるよう接着され、半導体チップ１４ｂは、半導体チップ１４ａの接続用パッド１３ａの少なくとも一部（図１では紙面左方。）が露出するよう半導体チップ１４ａに対して基準辺２０ａに直交する方向にｄだけずれて接着されている。結果として、半導体チップ１４ａの接続用パッド１３ａと半導体チップ１４ｂの接続用パッド１３ｂとは対向して接着されており、これらは接続バンプ１５により電気的に接続されている。
【００１８】
このように、２段目（半導体チップ１４ｂ）の接続用パッド１３ｂへの電気的接続に接続バンプ１５を用い、ボンディングワイヤは用いないので、モジュールパッケージの厚さを薄くすることができる。すなわち、ボンディングワイヤによる接続では、ボンディング工程での十分な製造マージンを得るために、ボンディングワイヤのトップ位置は半導体チップ上面より相当量高く設定される必要がある。半導体チップ１４ｂをボンディングワイヤで接続する通常の場合には、そのトップ位置を電気的、機械的に保護する封止樹脂１９がその分厚く形成されなければならない。逆に言うと、２段目の半導体チップ１４ｂにボンディングワイヤで接続しない分、封止樹脂１９の厚さは薄くでき、結果としてモジュールパッケージの厚さは薄くすることができる。
【００１９】
接続用パッド１３ａおよび１３ｂのサイズ、半導体チップ１４ａと１４ｂのずらし量ｄは、ボンディングワイヤ１８の接続サイズと接続精度、接続バンプ１５のサイズ、および接続用パッド１３ａおよび１３ｂのチップ端（基準辺）からの距離によって決定される。例えば、接続用パッド１３ａ、１３ｂの幅が４０μｍ、チップ端からの距離が２０μｍで、接続バンプ１５に４０μｍのサイズが必要であれば、接続用パッド１３ａおよび１３ｂの長さ（パッド長辺）は１００μｍ、半導体チップ１４ａと１４ｂのずらし量ｄは６０μｍ程度となる。上述した条件の組み合わせにもよるが、一般的には、接続用パッド１３ａ、１３ｂの長さ（パッド長辺）は、ボンディングに必要なサイズ（通常はパッドの幅。）の少なくとも２倍程度である。
【００２０】
図２は、本発明の実施例１に係る半導体装置の２つの半導体チップ１４ａ、１４ｂにおける接続用パッドのそれぞれのレイアウト配置を示すイメージ図である。ここでは、図を簡略にするため、半導体チップ１４ａおよび１４ｂのそれぞれをチップ表面（素子形成面）から見た平面図で示した。また、それぞれの基準辺２０ａ、２０ｂを紙面下方に揃えて並べて示した。さらに、一例として、それぞれに６つの接続用パッド１３ａ、１３ｂ（Ｎｏ.１パッド〜Ｎｏ.６パッド）が形成されている場合を示した。
【００２１】
図２に示したように、半導体チップ１４ａの接続用パッド１３ａのレイアウト配置と半導体チップ１４ｂの接続用パッド１３ｂのレイアウト配置とはそれぞれのチップ表面から見て基準辺の方向に沿って互いに反転して配置されている。すなわち、半導体チップ１４ａの接続用パッド１３ａは、Ｎｏ.１パッド〜Ｎｏ.６パッドが基準辺２０ａに沿って紙面左から右へ順にレイアウト配置されている。これに対して、半導体チップ１４ｂの接続用パッド１３ｂは、Ｎｏ.１パッド〜Ｎｏ.６パッドが基準辺２０ｂに沿って紙面右から左へ順にレイアウト配置されている。
【００２２】
このように接続用パッド１３ａおよび１３ｂをそれぞれレイアウト配置することで、半導体チップ１４ａと半導体チップ１４ｂとをチップ表面が対向するよう接着した時にＮｏ.１パッド〜Ｎｏ.６パッドがそれぞれ対応して接続されるようになる。
【００２３】
例えば、メモリモジュールを構成する場合などでは、左右反転したレイアウト配置を有する半導体チップ１４ｂは、チップ製造の際の露光工程（ＰＥＰ）で用いられるレティクルマスクをデータ反転して作成しておくだけで半導体チップ１４ａと全く同じ製造工程で製造することが可能である。このため、半導体チップ１４ｂを新たに開発する必要はなく、製造コストにはほとんど影響がない。製造コストを増加させることなく半導体チップ１４ｂを製造できることは、後述するような２つ以上の半導体チップ対を積層して、例えば大容量メモリモジュールを構成する場合に特に有効である。
【００２４】
上記実施例１によれば、積層される半導体チップ１４ａ、１４ｂごとに配線基板、配線パターンを用いることがないので、半導体装置における高密度実装を安価に実現することができる。
【００２５】
また、上記実施例１によれば、上段（２段目の半導体チップ１４ｂ）への接続にボンディングワイヤを用いないので、半導体装置のパッケージ厚さを薄くすることができる。
【００２６】
上述の実施例１では、半導体チップ１４ａおよび１４ｂは同一サイズ、同一機能であるとしたが、本発明はこれに限られるものではなく、接続用パッド１３ａ、１３ｂのサイズおよびレイアウト配置が適切であれば、異なるサイズ、異なる機能を有する半導体チップであっても原理的には適用可能である。その場合、半導体チップ１４ｂの接続用パッド１３ｂは接続バンプ１５を接続できるサイズがあればよい。
【００２７】
また、上述の実施例１では、半導体チップ１４ｂは半導体チップ１４ａの反転データを用いて製造するとしたが、本発明はこれに限られるものではなく、接続用パッド１３ａ、１３ｂのサイズおよびレイアウト配置が適切であれば、異なる方法で製造することもできる。
【実施例２】
【００２８】
図３は、本発明の実施例２に係る半導体装置の断面構造を示すイメージ図である。ここでは、３つ以上の半導体チップを実装する場合の一例として、同一サイズの２つの半導体チップ対１６および３６でモジュールパッケージを構成する場合を示した。また、実施例１と同様に、封止樹脂１９の断面にはハッチングを施していない。
【００２９】
本発明の実施例２に係る半導体装置は、外部接続端子１１を有するモジュール配線基板１２、半導体チップ対１６および３６、ボンディングワイヤ１８および３８、および半導体チップ対１６、３６とボンディングワイヤ１８、３８を覆うように形成された封止樹脂１９を備えている。
【００３０】
半導体チップ対３６およびボンディングワイヤ３８を除き、各構成要素の構成、構造、および他の構成要素との位置関係、接続関係などは実施例１と同様であるので、詳しい説明は省略し実施例１と同じ符号を使用する。実施例１との違いは半導体チップ対３６が半導体チップ対１６の上に積層され、ボンディングワイヤ３８を介して外部接続端子１１に電気的接続されていることである。
【００３１】
すなわち、半導体チップ対１６の半導体チップ１４ｂのチップ裏面に半導体チップ対３６の半導体チップ３４ａのチップ裏面が接着されて半導体チップ対３６が実装され、半導体チップ対３６の半導体チップ３４ａに形成された接続用パッド３３ａがボンディングワイヤ３８によって半導体チップ対１６の接続用パッド１３ａに接続されている。また、モジュール配線基板１２の表面、半導体チップ対１６および３６、ボンディングワイヤ１８および３８は封止樹脂１９によって覆われ電気的、機械的に保護されている。
【００３２】
接続用パッド３３ａは、接続用パッド１３ａと同様に、半導体チップ３４ａのチップ表面（素子形成面）に矩形で形成され、半導体チップ３４ａのチップ周縁部に１つの辺（基準辺）に沿って複数が配置され、基準辺に近い方にボンディングワイヤ３８が接続され、他方には接続バンプ３５が接続されている。
【００３３】
同様に、接続用パッド３３ｂは、半導体チップ３４ｂのチップ表面（素子形成面）に矩形で形成され、半導体チップ３４ｂのチップ周縁部に基準辺に沿って複数が配置され、基準辺に近い方に接続バンプ３５が接続されている。
【００３４】
半導体チップ対３６は、半導体チップ対１６と同様に、半導体チップ３４ａと半導体チップ３４ｂが絶縁性接着剤３７を挟んで各チップ表面が対向するように接着されて構成されている。半導体チップ対１６との違いは、半導体チップ対３６が半導体チップ対１６の上面に接着されていることと、接続用パッド３３ａがボンディングワイヤ３８によって接続用パッド１３ａに接続されていることである。
【００３５】
すなわち、図３に示したように、半導体チップ３４ａと半導体チップ３４ｂは基準辺が平行になるよう接着され、半導体チップ３４ｂは、半導体チップ３４ａの接続用パッド３３ａの少なくとも一部が露出するよう半導体チップ３４ａに対して基準辺に直交する方向にｄだけずれて接着されている。結果として、半導体チップ３４ａの接続用パッド３３ａと半導体チップ３４ｂの接続用パッド３３ｂとは対向して接着されており、これらは接続バンプ３５により電気的に接続されている。また、接続用パッド３４ａの露出部分にはボンディングワイヤ３８の一端が接続され、ボンディングワイヤ３８の他端は半導体チップ１４ａの接続用パッド１３ａに接続されている。
【００３６】
また、半導体チップ対１６と同様に、半導体チップ３４ａの接続用パッド３３ａのレイアウト配置と半導体チップ３４ｂの接続用パッド３３ｂのレイアウト配置とはそれぞれのチップ表面から見て基準辺の方向に沿って互いに反転して配置されている。
【００３７】
半導体チップ対３６は、半導体チップ３４ａのチップ裏面が半導体チップ対１６の半導体チップ１４ｂのチップ裏面にそれぞれの基準辺が重なるよう接着され積層されている。このため、４つの半導体チップ１４ａ、１４ｂ、３４ａ、３４ｂを積層する場合、全体のチップずらし量は２ｄで良く、通常のボンディングワイヤだけで接続してモジュールパッケージを構成する方法より全体のチップずらし量を少なくでき、モジュールパッケージの外形寸法を小さくすることができる。通常の方法に比べて全体のチップずらし量は半導体チップを２つ積層するごとにｄずつ小さくできるので、例えば、多くの半導体チップを積層する大容量メモリモジュールを構成する場合などには特に有効である。
【００３８】
上記実施例２によれば、実施例１と同様の効果が得られるばかりでなく、例えば大容量メモリモジュールのようなより多くの半導体チップを積層する半導体装置において高密度実装をより安価に実現することができる。
【００３９】
また、上記実施例２によれば、チップずらし量は２つの半導体チップを積層するごとにｄで済むので、より多くの半導体チップを積層でき、かつ、半導体装置のパッケージ外形寸法を小さく抑えることができる。
【００４０】
上述の実施例２では、積層される半導体チップは同一サイズ、同一機能であるとしたが、本発明はこれに限られるものではなく、実施例１と同様に、接続用パッド１３ａ〜３３ｂのサイズおよびレイアウト配置が適切であれば、異なるサイズ、異なる機能を有する半導体チップであっても原理的には適用可能である。
【００４１】
また、上述の実施例２では、積層される半導体チップは４つであるとしたが、本発明はこれに限られるものではなく、３つ以上任意の数の半導体チップを積層する場合に原理的には適用可能である。例えば、３つの半導体チップを積層して実装する場合には、図４に示したように、半導体チップ対１６の上面に半導体チップ３４ａを接着し、接続用パッド３３ａと接続用パッド１３ａをボンディングワイヤ３８で接続すれば良い。
【００４２】
さらに、上述の実施例２では、同一サイズの半導体チップ対が積層されるとしたが、本発明はこれに限られるものではなく、例えば図５に示したように、積層された半導体チップ対の最上段上面に異なるサイズ、異なる機能を有する通常の半導体チップ５４を接着してモジュールパッケージを構成することもできる。すなわち、半導体チップ対１６の半導体チップ１４ｂのチップ裏面に半導体チップ５４を接着し、半導体チップ５４の通常の接続用パッド５３をボンディングワイヤ５８でモジュール配線基板１２の表面に設けられた接続用ランド（図示していない。）に接続し、この接続用ランドと外部接続端子１１および/または半導体チップ対１６の接続用パッド１３ａとを電気的に接続して構成することもできる。
【００４３】
さらに、上述の実施例２では、３つ以上の半導体チップを積層してモジュールパッケージを構成するとしたが、本発明はこれに限られるものではなく、例えば図６に示したように、一部の半導体チップ１４ａ、１４ｂを積層して構成しても良い。すなわち、半導体チップ対１６と半導体チップ６４をモジュール配線基板１２の表面に接着して実装し、半導体チップ６４の通常の接続用パッド６３をボンディングワイヤ６８でモジュール配線基板１２の表面に設けられた接続用ランド（図示していない。）に接続し、この接続用ランドと外部接続端子１１および/または半導体チップ対１６の接続用パッド１３ａとを電気的に接続して構成することもできる。
【００４４】
以上説明した実施例１および実施例２によれば、より多くの半導体チップが高密度実装された半導体装置を安価なコストで実現することができる。
【００４５】
上述の実施例１および実施例２では、外部接続端子１１はＢＧＡボールであるとしたが、本発明はこれに限られるものではなく、モジュール配線基板１２の裏面に形成できる接続端子であれば良い。
【００４６】
以上において本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４７】
１１、外部接続端子
１２、モジュール配線基板
１３ａ、１３ｂ、３３ａ、３３ｂ  接続用パッド
１４ａ、１４ｂ、３４ａ、３４ｂ  半導体チップ
１５、３５  接続バンプ
１６、３６  半導体チップ対
１７、３７  絶縁性接着剤
１８、３８  ボンディングワイヤ
１９、封止樹脂
２０ａ、２０ｂ  基準辺
【図１】
2013247245.tif 000003
【図２】
2013247245.tif 000004
【図３】
2013247245.tif 000005
【図４】
2013247245.tif 000006
【図５】
2013247245.tif 000007
【図６】
2013247245.tif 000008