(57)【要約】【課題】コソノッキー型撮像素子における速度制約要因を解消し、高速で高感度の固体撮像素子を提供する。【解決手段】各画素２において、基板裏面側に配置された光電変換部１１に複数の電荷収集用CCD１２ａ、１２ｂを接続し、さらにそれぞれCCDメモリブロック１３を接続する。各CCDメモリブロック１３は、Ｍ段１列のS/Pレジスタ１４とＫ段Ｍ列のPレジスタ１５を含む。電荷収集用CCD１２ａ、１２ｂのゲート電極への印加電圧の制御により、光電変換部１１からの電荷の転送先として一方を選択した状態で各フレームの信号をS/Pレジスタの各段CCDに格納する。電荷転送先を切り替えてフレーム毎に光電変換部１１からの電荷を転送している期間中に、他方のCCDメモリブロック１３でS/Pレジスタ１４からPレジスタ１５への電荷転送を実施する。これにより、フレーム周期を短縮しても、S/Pレジスタ１４からPレジスタ１５への電荷転送が良好に行える。【選択図】図３
2013247387.tif 000002
【特許請求の範囲】
【請求項１】
光を受光して信号電荷を生成する光電変換部が基板裏面側に配置され、半導体基板の裏面から入射する光を前記光電変換部により変換する裏面照射型固体撮像素子であって、前記光電変換部をそれぞれ含む画素が二次元アレイ状に配置されてなる裏面照射型固体撮像素子において、
各画素は、前記半導体基板の表面側に、
a)前記光電変換部で生成された信号電荷を収集するための電荷収集用ＣＣＤと、
b)前記電荷収集用ＣＣＤにそれぞれ接続され、１組が、Ｍ段１列（ただしＭは２以上の整数）のシリアル／パラレル変換機能を有する第１ＣＣＤレジスタと、該第１ＣＣＤレジスタの各段に接続されたＫ段Ｍ列（ただしＫは２以上の整数）の第２ＣＣＤレジスタとを含むＮ（ただし、Ｎは２以上の整数）組のＣＣＤメモリブロックと、
c)当該画素内の前記光電変換部で生成された各フレームの信号電荷の転送先を、前記Ｎ組のＣＣＤメモリブロックにおけるいずれか１列の第１ＣＣＤレジスタに切り替える転送先選択手段と、
を備えることを特徴とする裏面照射型固体撮像素子。
【請求項２】
請求項１に記載の裏面照射型固体撮像素子であって、
各画素の前記光電変換部に対し前記電荷収集用ＣＣＤがＮ個設けられ、その１個の電荷収集用ＣＣＤに対し１組の前記ＣＣＤメモリブロックが接続され、前記転送先選択手段は、前記Ｎ個の電荷収集用ＣＣＤのゲート電極であって、撮影中に前記光電変換部で生成された各フレームの信号電荷は、前記電荷収集用ＣＣＤのゲート電極の電位制御により択一的に選択された電荷収集用ＣＣＤに収集されることを特徴とする裏面照射型固体撮像素子。
【請求項３】
請求項１に記載の裏面照射型固体撮像素子であって、
各画素の前記光電変換部に対し１個の前記電荷収集用ＣＣＤが設けられ、その１個の電荷収集用ＣＣＤに対しＮ組の前記ＣＣＤメモリブロックが接続され、前記転送先選択手段は、該ＣＣＤメモリブロックの第１ＣＣＤレジスタ初段の入力部のゲート電極であることを特徴とする裏面照射型固体撮像素子。
【請求項４】
光を受光して信号電荷を生成する光電変換部が基板裏面側に配置され、半導体基板の裏面から入射する光を前記光電変換部により変換する裏面照射型固体撮像素子であって、前記光電変換部をそれぞれ含む画素が二次元アレイ状に配置されてなる裏面照射型固体撮像素子において、
各画素は、前記半導体基板の表面側に、
a)前記光電変換部で生成された信号電荷を収集するためのＮ×Ｍ（ただしＮ、Ｍはいずれも２以上の整数）個の電荷収集用ＣＣＤと、
b)１組が、Ｍ段１列のシリアル／パラレル変換機能を有する第１ＣＣＤレジスタと、該第１ＣＣＤレジスタの各段に接続されたＫ段Ｍ列（ただしＫは２以上の整数）の第２ＣＣＤレジスタとを含むＮ組のＣＣＤメモリブロックと、
c)当該画素内の前記光電変換部で生成された信号電荷の転送先を、前記Ｍ×Ｎ組の電荷収集用ＣＣＤの各々に順次切り替える転送先選択手段と、
を備え、
前記Ｎ組のＣＣＤメモリブロックにおける各Ｍ段１列の第１ＣＣＤレジスタを、前記Ｍ×Ｎ組の電荷収集用ＣＣＤとして用いることを特徴とする裏面照射型固体撮像素子。
【請求項５】
請求項１、２又は４のいずれかに記載の裏面照射型固体撮像素子であって、
前記光電変換部は第１導電型の半導体領域で構成され、
前記基板の深さ方向に該光電変換部と前記電荷収集用ＣＣＤとの間に、該光電変換部で生成された信号電荷を前記電荷収集用ＣＣＤに向けて移動させる第２導電型の半導体領域からなる電荷収集層と、前記電荷収集用ＣＣＤレジスタの下に形成された第１導電型の半導体領域からなる電荷収集制御層を有しており、
前記転送先選択手段により選択されている電荷収集用ＣＣＤから前記電荷収集制御層に空間的に広がるように形成される空乏層の空間的広がりが、画素内で隣接する電荷収集用ＣＣＤどうしで少なくとも一部が重なるように、前記電荷収集層及び電荷収集制御層における各導電型の半導体領域を形成するための不純物濃度が調整されていることを特徴とする裏面照射型固体撮像素子。
【請求項６】
請求項１〜５のいずれかに記載の裏面照射型固体撮像素子であって、
各画素内で、前記Ｎ個の電荷収集用ＣＣＤに隣接して、オーバーフロー電極及び該オーバーフロー電極を通して電荷を廃棄するドレインが設けられていることを特徴とする裏面照射型固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子に関し、さらに詳しくは、破壊、爆発、燃焼などの高速の現象を撮影するために好適な、高速動作が可能である固体撮像素子であって、且つ主要な回路素子が形成された半導体基板表面とは反対側の基板裏面から信号光を入射させる裏面入射型の固体撮像素子に関する。
【背景技術】
【０００２】
爆発、破壊、燃焼、衝突、放電など、様々な現象を解析するためにはこうした現象を高速で撮影する必要があり、より詳細な現象の把握や解析のために撮影速度の高速化や画像の鮮明化などの要求は近年ますます高まっている。このような高速撮影を目的とした高速度ビデオカメラ（高速フレーミングカメラとも呼ばれる）には、通常の構成・構造とは異なる特殊な高速撮影対応の固体撮像素子が用いられ、従来、様々な構造或いは駆動方式の固体撮像素子が開発されたり提案されたりしている。
【０００３】
こうした高速固体撮像素子のうち、画素の光電変換部で生成した複数フレーム分の電気信号が順次記録される画像メモリを内蔵したものは、画素周辺記録型撮像素子（In-situ Storage Image Sensor :ISIS）と呼ばれ、撮像素子からの信号読出し速度に律速されない高速度の動画記録が可能である。このタイプの撮像素子として最初に実用化されたのが特許文献１及び非特許文献１に記載されているものである。
【０００４】
この撮像素子は、以下の構造及び動作方法によって特徴付けられる。即ち、各画素の光電変換部にそれぞれ１個の読出し部と１列のＣＣＤレジスタ（非特許文献１中の「serial-parallel（SP）register」、以下Ｓ／Ｐレジスタと呼ぶ）とが接続されており、さらにこのＳ／Ｐレジスタの各段（非特許文献１中の「stage」）に、Ｓ／Ｐレジスタと直交する方向に延伸する他のＣＣＤレジスタ（非特許文献１中の「parallel（P）register」、以下Ｐレジスタと呼ぶ）が接続されている。フレーム周期毎に、光電変換部で発生した各フレームの電荷信号は、Ｓ／Ｐレジスタの初段に転送される。Ｓ／Ｐレジスタの各段に保持されていた電荷信号は、Ｓ／Ｐレジスタの最終段に電荷信号が到達するまで、フレーム周期毎にＳ／Ｐレジスタの次段へ転送される。
【０００５】
Ｓ／Ｐレジスタの最終段に電荷信号が到達すると、次のフレーム周期でＳ／Ｐレジスタの各段に保持されていた電荷信号が一斉にＰレジスタの初段に転送されるとともに、Ｐレジスタの各段に保持されていた電荷信号がＰレジスタの次段へと転送される。以上の一連の手順を、ＰレジスタとＳ／Ｐレジスタの全ての段に電荷信号が格納されるまで繰り返すことにより、動画の撮影が完了する。なお、以下この撮像素子を、その発明者にちなんで、コソノッキー（Kosonocky）型撮像素子と呼ぶこととする。
【０００６】
コソノッキー型撮像素子では、１フレーム周期内にＳ／Ｐレジスタの各段の電荷信号がＳ／Ｐレジスタの次段に転送される場合と、Ｐレジスタの初段に転送される場合と、がある。フレーム周期を短縮して撮影速度を上げるためには、Ｓ／Ｐレジスタの電荷信号がＳ／Ｐレジスタの次段に転送される時間及びＰレジスタの初段に転送される時間、の両方を短縮する必要がある。一般に、ＣＣＤの転送時間を短縮するためには、ＣＣＤの各相のゲート電極における電荷転送方向のサイズを小さくするのが有利である。一方、ゲート電極の面積を小さくすると飽和電荷量が低下して撮像素子のダイナミックレンジが損なわれる。そのため、ＣＣＤの転送時間を短縮するためには、必然的にゲート電極は電荷転送方向に直交する方向に長尺な形状となる。実際、特許文献１、非特許文献１等に記載のコソノッキー型撮像素子では、Ｓ／Ｐレジスタのゲート電極は、該Ｓ／Ｐレジスタの直列方向に直交する方向に長尺な形状となっている。そのため、Ｓ／Ｐレジスタの各段の電荷信号がＰレジスタの初段に転送される時間は、Ｓ／Ｐレジスタの次段に転送される時間よりも長くなり、結果として、撮影速度はＳ／Ｐレジスタの電荷信号がＰレジスタの初段に転送される時間によって制限されてしまうことになる。
【０００７】
また、コソノッキー型撮像素子は、記録可能なフレーム数を増やしてＳ／ＰレジスタやＰレジスタの段数を増やそうとすると、素子面積に占める光電変換部の面積の割合が小さくなり、つまりは開口率が下がり、受光感度が下がってしまうという難点がある。
【０００８】
こうしたコソノッキー型撮像素子の欠点を克服するための手法が、非特許文献２及び特許文献２に記載されている。即ち、その手法とは、各画素の光電変換部に、記録フレーム数分の段数を有する１列のＣＣＤレジスタを接続することによって、前述の転送時間の問題の解決を図り、さらに裏面照射型の素子構造をとることで開口率を改善し、記録フレーム数と受光感度のトレードオフの問題の解決を図ったものである。
【０００９】
しかしながら、この手法では、撮像素子のＣＣＤレジスタの全ての段を撮影中に常時高速に駆動しなければならないため、消費電力が大きくなるという欠点がある。この欠点のために、この撮像素子を実際に搭載したビデオカメラでは、素子の温度上昇による暗電流増加を防ぐために大掛かりな冷却手段を必要するので小型・軽量化が困難である、コストが高くなる、といった問題がある。また、撮影速度をさらに上げようとしても、ＣＣＤのゲート電極を駆動するための回路の能力が不足してしまうという問題もある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第5355165号明細書
【特許文献２】特開2006-121058号公報
【非特許文献】
【００１１】
【非特許文献１】コソノッキー（W.F.Kosonocky）、ほか８名、「360×360・エレメント・スリーフェイズ・ベリー・ハイ・フレーム・レート・バースト・イメージ・センサ：デザイン、オペレーション、アンド・パフォーマンス（360×360 Element Three-Phase Very High Frame Rate Burst Image Sensor: Design, Operation, and Performance）」、アイトリプルイー・トランスアクション・オン・エレクトロン・デバイシズ（IEEE Transaction on Electron Devices）、Vol.44、No.10、1997年10月、pp.1617-1624
【非特許文献２】江藤（Etoh T.G）、ほか１２名、「アン・イメージ・センサ・フイッチ・キャプチャーズ・100・コンセクティブ・フレームス・アット・1000000 フレームス/セック（An Images Sensor Which Captures 100 Consecutive Frames at 1000000 Frames/s）」、アイトリプルイー・トランスアクション・オン・エレクトロン・デバイシズ（IEEE Transaction on Electron Devices）、Vol.50、No.1、2003年1月、pp.144-151
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記例示した従来の固体撮像素子はいずれも、現時点においてかなり高速な撮像素子であるといえる。しかしながら、近年のさらなる高速化の要求に応えるには、上述したような従来の構造の撮像素子では限界がある。本発明はこうした課題に鑑みて成されたもので、コソノッキー型撮像素子の上述の課題について、特許文献２及び非特許文献２とは別のアプローチで解決を図るものであり、その主な目的は、高いダイナミックレンジ及び高い感度を実現しながら従来よりもさらに高速の撮影が可能な固体撮像素子を提供することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために成された第１発明は、光を受光して信号電荷を生成する光電変換部が基板裏面側に配置され、半導体基板の裏面から入射する光を前記光電変換部により変換する裏面照射型固体撮像素子であって、前記光電変換部をそれぞれ含む画素が二次元アレイ状に配置されてなる裏面照射型固体撮像素子において、
各画素は、前記半導体基板の表面側に、
a)前記光電変換部で生成された信号電荷を収集するための電荷収集用ＣＣＤと、
b)前記電荷収集用ＣＣＤにそれぞれ接続され、１組が、Ｍ段１列（ただしＭは２以上の整数）のシリアル／パラレル変換機能を有する第１ＣＣＤレジスタと、該第１ＣＣＤレジスタの各段に接続されたＫ段Ｍ列（ただしＫは２以上の整数）の第２ＣＣＤレジスタとを含むＮ（ただし、Ｎは２以上の整数）組のＣＣＤメモリブロックと、
c)当該画素内の前記光電変換部で生成された各フレームの信号電荷の転送先を、前記Ｎ組のＣＣＤメモリブロックにおけるいずれか１列の第１ＣＣＤレジスタに切り替える転送先選択手段と、
を備えることを特徴としている。
【００１４】
即ち、第１発明に係る固体撮像素子は、裏面照射型の画素周辺記録型撮像素子の一種であり、コソノッキー型撮像素子をベースとしてその問題点を改良したものである。第１発明に係る固体撮像素子において、Ｎ組設けられているＣＣＤメモリブロックの１組は、１列の第１ＣＣＤレジスタとＭ列の第２ＣＣＤレジスタとを含むが、この第１ＣＣＤレジスタ及び第２ＣＣＤレジスタは、上述した特許文献１、非特許文献１等に記載のコソノッキー型撮像素子におけるＳ／Ｐレジスタ及びそれに接続されたＰレジスタに相当する。しかしながら、コソノッキー型撮像素子では、各画素の光電変換部に１組のＣＣＤメモリブロックのみが接続されているのに対し、第１発明に係る固体撮像素子では、各画素に、複数組（Ｎ組）のＣＣＤメモリブロックが配設されており、さらに、光電変換部から電荷信号を転送すべきＣＣＤメモリブロックを切り替えるために、光電変換部とＣＣＤメモリブロックとの間に転送先選択手段を備える。
【００１５】
第１発明に係る固体撮像素子において、例えばＮが２である場合、転送先選択手段は光電変換部から電荷信号を転送すべき第１ＣＣＤレジスタを２組のＣＣＤメモリブロックについて交互に切り替える。一方のＣＣＤメモリブロックにおいて第１ＣＣＤレジスタの各段から第２ＣＣＤレジスタの初段へそれぞれ電荷信号の転送が行われているときには、光電変換部から他方のＣＣＤメモリブロックの第１ＣＣＤレジスタに電荷信号を転送するように転送先選択手段は動作する。即ち、第１ＣＣＤレジスタへの電荷信号の転送と、第１ＣＣＤレジスタから第２ＣＣＤレジスタへの電荷信号の転送とは、互いに異なるＣＣＤメモリブロックで実施され、同一の第１ＣＣＤレジスタにおいて、光電変換部からの電荷信号の転送と第２ＣＣＤレジスタへの電荷信号の転送とが同時に行われることはない。
【００１６】
第１発明の第１の態様による裏面照射型固体撮像素子は、各画素の前記光電変換部に対し前記電荷収集用ＣＣＤがＮ個設けられ、その１個の電荷収集用ＣＣＤに対し１組の前記ＣＣＤメモリブロックが接続され、前記転送先選択手段は、前記Ｎ個の電荷収集用ＣＣＤのゲート電極であって、撮影中に前記光電変換部で生成された各フレームの信号電荷は、前記電荷収集用ＣＣＤのゲート電極の電位制御により択一的に選択された電荷収集用ＣＣＤに収集される構成とすることができる。
【００１７】
この構成の場合、電荷収集用ＣＣＤをＣＣＤメモリブロックに対応して複数備え、その電荷収集用ＣＣＤのゲート電極の電位制御により、転送先のＣＣＤメモリブロックが切り替えられる。一方、撮影速度を上げるためには、複数の電荷収集用ＣＣＤを切り替える際に信号電荷の流れを高速に切り替える必要がある。
【００１８】
そこで、好ましくは、前記光電変換部は第１導電型の半導体領域で構成され、
前記基板の深さ方向に該光電変換部と前記電荷収集用ＣＣＤとの間に、該光電変換部で生成された信号電荷を前記電荷収集用ＣＣＤに向けて移動させる第２導電型の半導体領域からなる電荷収集層と、前記電荷収集用ＣＣＤレジスタの下に形成された第１導電型の半導体領域からなる電荷収集制御層を有しており、
前記転送先選択手段により選択されている電荷収集用ＣＣＤから前記電荷収集制御層に空間的に広がるように形成される空乏層の空間的広がりが、画素内で隣接する電荷収集用ＣＣＤどうしで少なくとも一部が重なるように、前記電荷収集層及び電荷収集制御層における各導電型の半導体領域を形成するための不純物濃度が調整されている構成とするとよい。
【００１９】
なお、一般に空乏層とは、不純物（ドナー又はアクセプタ）密度に対してキャリア電荷密度が小さく内部電界を生じている領域を指すが、ここでは空乏層という用語を、キャリア電荷の移動において熱拡散ではなく電界によるドリフトが支配的である領域、という意味に限定して用いることとする。
【００２０】
上記構成によれば、画素内で隣接する電荷収集用ＣＣＤどうしで空乏層の空間的広がりの一部が重なっているため、それら電荷収集用ＣＣＤ間で切り替えが行われる際に信号電荷の流れがスムーズに切り替わり、応答遅れを回避することができる。
【００２１】
また、第１の態様の裏面照射型固体撮像素子では、各画素内で、前記Ｎ個の電荷収集用ＣＣＤに隣接して、オーバーフロー電極及び該オーバーフロー電極を通して電荷を廃棄するドレインが設けられている構成とするとよい。
【００２２】
この構成によれば、極端に強い光が入射して過剰な量の信号電荷が電荷収集用ＣＣＤに流れ込んだときに、該電荷収集用ＣＣＤで保持できない、つまり該電荷収集用ＣＣＤから溢れた電荷をオーバーフロー電極を通してドレインに廃棄することができる。それによって、溢れた電荷が隣接する電荷収集用ＣＣＤに漏れ込むことを防止し、それによる残像等の発生を回避することができる。また、この構成によれば、フレーム周期中に光電変換部で生じた信号電荷をオーバーフロー電極の電位制御によりドレインに廃棄する期間を設けることで、露光時間を制御する、いわゆる電子シャッタの機能を撮像素子に付加することができる。
【００２３】
また第１発明に係る裏面照射型固体撮像素子では、複数組のＣＣＤメモリブロックに対して電荷収集用ＣＣＤを共用する構成としてもよい。即ち、第１発明の第２の態様による裏面照射型固体撮像素子は、各画素の前記光電変換部に対し１個の前記電荷収集用ＣＣＤが設けられ、その１個の電荷収集用ＣＣＤに対しＮ組の前記ＣＣＤメモリブロックが接続され、前記転送先選択手段は、該ＣＣＤメモリブロックの第１ＣＣＤレジスタ初段の入力部のゲート電極である構成とすることができる。
【００２４】
また、複数の電荷収集用ＣＣＤと複数組のＣＣＤメモリブロックにおける各Ｍ段１列の第１ＣＣＤレジスタとを独立に設けず、該第１ＣＣＤレジスタに含まれるＣＣＤをそれぞれ電荷収集用ＣＣＤとして用いる構成としてもよい。
【００２５】
即ち、上記課題を解決するために成された第２発明は、光を受光して信号電荷を生成する光電変換部が基板裏面側に配置され、半導体基板の裏面から入射する光を前記光電変換部により変換する裏面照射型固体撮像素子であって、前記光電変換部をそれぞれ含む画素が二次元アレイ状に配置されてなる裏面照射型固体撮像素子において、
各画素は、前記半導体基板の表面側に、
a)前記光電変換部で生成された信号電荷を収集するためのＮ×Ｍ（ただしＮ、Ｍはいずれも２以上の整数）個の電荷収集用ＣＣＤと、
b)１組が、Ｍ段１列のシリアル／パラレル変換機能を有する第１ＣＣＤレジスタと、該第１ＣＣＤレジスタの各段に接続されたＫ段Ｍ列（ただしＫは２以上の整数）の第２ＣＣＤレジスタとを含むＮ組のＣＣＤメモリブロックと、
c)当該画素内の前記光電変換部で生成された信号電荷の転送先を、前記Ｍ×Ｎ組の電荷収集用ＣＣＤの各々に順次切り替える転送先選択手段と、
を備え、
前記Ｎ組のＣＣＤメモリブロックにおける各Ｍ段１列の第１ＣＣＤレジスタを、前記Ｍ×Ｎ組の電荷収集用ＣＣＤとして用いることを特徴としている。
【発明の効果】
【００２６】
第１及び第２発明に係る裏面照射型固体撮像素子は上述した特徴的な構成により、以下のような効果を奏する。
（１）光電変換部は半導体基板の裏面側に配置され、複数フレーム分の画像信号を記憶するＣＣＤレジスタは半導体基板の表面側に配置されるので、記憶可能なフレーム数を多くするためにＣＣＤレジスタの総段数を増やしても、受光面積を狭めることがない。それにより、受光感度を損なわず、高いダイナミックレンジを達成できる。
【００２７】
（２）撮影中に、第１ＣＣＤレジスタへの電荷信号の転送と第２ＣＣＤレジスタへの電荷信号の転送とをそれぞれ異なるＣＣＤメモリブロックにおいて並行して行うことにより、光電変換部から第１ＣＣＤレジスタへの電荷信号転送の時間を第２ＣＣＤレジスタへの電荷信号転送に要する時間よりも短くすることができる。それによって、従来のコソノッキー型撮像素子における撮影速度の制約がなくなり、さらに撮影速度を上げることが可能となる。
（３）撮影中の各時点において、全ＣＣＤレジスタの中で実際に駆動されているＣＣＤの割合が、従来のコソノッキー型撮像素子と比べても１／Ｎと小さくなる。それにより、消費電力が大きくなる、ＣＣＤレジスタの駆動回路の駆動能力が不足する、といった、特許文献２、非特許文献２に記載の従来の撮像素子が抱える問題も解決できる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施例である裏面照射型固体撮像素子の概略平面構成図。
【図２】第１実施例の裏面照射型固体撮像素子における１画素の概略回路構成図。
【図３】第１実施例の裏面照射型固体撮像素子における一部画素の概略レイアウトを示す平面図。
【図４】第１実施例の裏面照射型固体撮像素子における１個の画素の電荷収集用ＣＣＤ付近の概略断面図であり、（ａ）は第１電荷収集用ＣＣＤが選択された状態の図、（ｂ）は第１電荷収集用ＣＣＤから第２電荷収集用ＣＣＤに切り替えられた直後の状態の図。
【図５】第１実施例である裏面照射型固体撮像素子を用いた撮影装置の概略構成図。
【図６】本発明の第２実施例の裏面照射型固体撮像素子における一部画素の概略レイアウトを示す平面図。
【図７】本発明の第３実施例の裏面照射型固体撮像素子における一部画素の概略レイアウトを示す平面図。
【発明を実施するための形態】
【００２９】
［第１実施例］
以下、本発明に係る裏面照射型固体撮像素子の一実施例について、添付図面を参照して説明する。
【００３０】
図１は第１実施例による裏面照射型固体撮像素子の概略平面構成図、図２は１画素の概略回路構成図、図３は一部の画素の概略レイアウトを示す平面図、図４は１個の画素の電荷収集用ＣＣＤ付近の概略断面図である。この第１実施例は、１個の光電変換部に２つのＣＣＤメモリブロックが接続されている例、即ち、Ｎ＝２の例であるが、Ｎは２以上の整数であれば特に問わない。
【００３１】
図１に示すように、半導体基板１上には、ｎ行、ｍ列の合計ｎ×ｍ個の画素２が二次元アレイ状に配置されている。また、後述するように各画素２に含まれるＣＣＤ等を駆動するための駆動信号を生成する駆動回路３、垂直方向に並ぶ画素２中のＣＣＤレジスタにより構成される垂直転送ＣＣＤシフトレジスタにより転送されてきた信号電荷を水平方向に転送する水平転送ＣＣＤシフトレジスタ４、外部へ出力される信号を増幅する出力増幅器５、などが基板１上に配置されている。なお、配置される画素の数、つまり上記ｎ及びｍの値はそれぞれ任意に決めることができる。これらの値を大きくすれば画像の解像度は上がるが、その反面、チップ全体面積が大きくなるか、或いはチップ全体面積が変わらないとすると１画素当たりのチップ面積が小さくなる。
【００３２】
各画素２は、後述するように、半導体基板１の裏面側に配置される光電変換部１１と、光電変換部１１にそれぞれ接続される、信号電荷を収集するための第１、第２なる２個の電荷収集用ＣＣＤ１２ａ、１２ｂと、第１及び第２電荷収集用ＣＣＤ１２ａ、１２ｂにそれぞれ１組ずつ接続されるＣＣＤメモリブロック１３（１３ａ、１３ｂ）と、を含む。ここでは、特に、第１電荷収集用ＣＣＤ１２ａに接続される第１ＣＣＤメモリブロックの符号を１３ａ、第２電荷収集用ＣＣＤ１２ｂに接続される第２ＣＣＤメモリブロックの符号を１３ｂと記し、いずれかに限定されない電荷収集用ＣＣＤを指す場合に符号１３を用いることとする。後述する符号１４、１４ａ、１４ｂ、１５、１５ａ、１５ｂ等も同様である
【００３３】
各ＣＣＤメモリブロック１３は、Ｍ段１列（Ｍは２以上の整数）のＣＣＤから成るＳ／Ｐレジスタ（本発明における第１ＣＣＤレジスタに相当）１４と、Ｋ段Ｍ列（Ｋは２以上の整数）のＰレジスタ（本発明における第２ＣＣＤレジスタに相当）１５と、を有している。以上の構成により、１画素あたり合計２Ｍ×（Ｋ＋１）段のＣＣＤレジスタが設けられていることになる。即ち、本実施例の固体撮像素子は２Ｍ×（Ｋ＋１）フレームの画像を内部に記憶可能である。なお、図３に示した例では、Ｍ、Ｋはともに４であるが、Ｎと同様、Ｍ、Ｋの値も適宜変更することができる。
【００３４】
画素２内において、隣接して配置されている２個の電荷収集用ＣＣＤ１２ａ、１２ｂのゲート電極１２１に印加される電圧Ｖa、Ｖbを制御することにより、光電変換部１１からの電荷信号が転送されるＣＣＤメモリブロック１３ａ、１３ｂは択一的に切り替えられる。即ち、図２において、光電変換部１１に共通の入力端が接続され、該入力端に択一的に接続される２つの出力端が電荷収集用ＣＣＤ１２ａ、１２ｂにそれぞれ接続されているスイッチ１２ｉは、機能的な記載であり、このスイッチ１２ｉは実際には２個の電荷収集用ＣＣＤ１２ａ、１２ｂのゲート電極１２１により構成される。図４において、（ａ）は光電変換部１１で生成された電荷の転送先として第１電荷収集用ＣＣＤ１２ａが選択された状態の図、（ｂ）は光電変換部１１で生成された電荷の転送先が第１電荷収集用ＣＣＤ１２ａから第２電荷収集用ＣＣＤに切り替えられた直後の状態の図である。
【００３５】
また、ＣＣＤメモリブロック１３において、Ｍ列のＰレジスタ１５の最終段のＣＣＤでは、そのゲート電極に印加する電圧を制御することにより信号電荷を随時、そのＰレジスタ１５の深部に設けられたオーバーライトドレイン１６に排出することができるようになっている。これは、非特許文献２においてオーバーライトドレインと呼ばれるＣＣＤレジスタと同様の働きをするものである。
【００３６】
さらにまた、２個の電荷収集用ＣＣＤ１２ａ、１２ｂには、隣接してオーバーフローゲート電極１７と、さらにそれに隣接するオーバーフロードレイン１８となる半導体領域とが設けられている。このオーバーフローゲート電極１７及びオーバーフロードレイン１８は、後述するように、極端に強い光が照射されたときに過剰に発生した電荷を廃棄するために利用される。或いは、オーバーフローゲート電極１７及びオーバーフロードレイン１８は、フレーム周期中に光電変換部で生じた信号電荷をオーバーフロー電極の電位制御によりドレインに廃棄する期間を設けることで、露光時間を制御するために利用される。
【００３７】
本実施例の裏面照射型固体撮像素子では、１個の画素２内に配置される各種素子の中で、光電変換部１１のみが半導体基板１の裏面側に配置される。即ち、図４に示すように、半導体基板１の裏面には不純物濃度が相対的に高いｐ型半導体層１００が形成され、該基板１の表面に向かって、不純物濃度が相対的に低いｐ型半導体領域である光電変換層１０１、ｎ型半導体領域である電荷収集層１０２、ｐ型半導体領域である電荷収集制御層１０３が形成されている。そして、その電荷収集制御層１０３の上層に形成された、不純物濃度が相対的に高いｐ型半導体領域１０４、ｎ型半導体領域１０５、不純物濃度が相対的に低いｎ型半導体領域１０６、酸化膜１０７を挟んで形成されたゲート電極１２１などにより、電荷収集用ＣＣＤ１２ａ、１２ｂやＣＣＤメモリブロック１３に含まれる各段のＣＣＤが構成されている。上記光電変換層１０１が光電変換部１１に相当する。
【００３８】
なお、図４は、電荷収集用ＣＣＤ１２ａ、１２ｂに収集された又は保持された信号電荷が転送される方向に沿った断面模式図であり、信号電荷の転送が起こらない方向に沿った断面においては、電荷収集用ＣＣＤ１２ａ、１２ｂの両側の、ｎ型半導体領域１０６の部分、ｎ型半導体領域１０５のうちｎ型半導体領域１０６とｐ型半導体領域１０４とに挟まれた部分、及びｐ型半導体領域１０４の部分に代えて、一般にチャネルストップと呼ばれる、不純物濃度が相対的に高いｐ型半導体領域が配置された構造となる。
【００３９】
本実施例の固体撮像素子のように、１個の光電変換部１１に複数の電荷収集用ＣＣＤが接している構造自体は、既知の文献（米国特許第7091530号明細書）に記載のものと類似している。しかしながら、該文献に記載の素子構造と本実施例の固体撮像素子とは以下の点で明確に異なる。即ち、上記文献に記載の固体撮像素子では、撮影中に選択されている電荷収集用ＣＣＤから光電変換部に広がって形成される空乏層の空間的広がりが、隣接する電荷収集用ＣＣＤどうし重なりを持たない。そのため、電荷収集用ＣＣＤを切り替える際に信号電荷の流れの切替えがスムーズでなくそのことが撮像速度を上げる上で制約になる。これに対し、本実施例の固体撮像素子では、図４に示しているように、隣接する電荷収集用ＣＣＤ１２ａ、１２ｂどうしで空乏層１０８の空間広がりが重なりを持つように半導体各部の不純物濃度が調整されている。これにより、電荷収集用ＣＣＤ１２ａ、１２ｂを相互に切り替える際に信号電荷の流れの切替えがスムーズに行われるので、切替えの応答遅れを抑えることができる。
【００４０】
なお、好ましくは、電荷収集制御層１０３の、ｎ型半導体に接する界面付近の領域の不純物濃度を、それ以外の領域の不純物濃度よりも高く、且つｐ型半導体領域１０４の不純物濃度より低くするとよい。それにより、選択されていない電荷収集用ＣＣＤ（図４（ａ）中では第２電荷収集用ＣＣＤ１２ｂ）と空乏層１０８とを隔てる電位障壁を高くして、電荷収集用ＣＣＤの飽和電荷量を大きくすることができる。
【００４１】
次に、本実施例の固体撮像素子を搭載した撮像装置の構成、及び撮影時の動作を説明する。
図５はこの撮像装置の概略構成図である。この撮影装置５０は、撮影対象である被写体から到来する入射光を集光する撮像レンズ５１、上述した構成・構造を有する裏面照射型固体撮像素子である撮像素子５２、撮影された画素単位の電気信号を処理する画像処理部５３、撮影者により操作される操作部５４、撮影を実行するために各部を制御するべく種々の制御信号やクロック信号を供給するタイミング制御部５５、撮影トリガ信号を生成するトリガ信号生成部５６、などを含む。トリガ信号生成部５６には、この撮影装置５０とは別の外部センサ６０による検出信号が入力される。また、画像処理部５３により処理された画像信号は外部に出力されてモニタ６１により再生される。
【００４２】
外部センサ６０は、例えば振動センサ、位置センサ、音センサ、光センサなど、撮影対象である被写体の変化の端緒などを検出するものである。トリガ信号生成部５６は外部センサ６０による検出信号又は操作部５４における所定の操作のいずれか又は両方に応じて撮影トリガ信号を生成し、その撮影トリガ信号をタイミング制御部５５に与える。タイミング制御部５５はＣＰＵや制御プログラムを格納したＲＯＭなどのほか、撮像素子５２などを動作させるのに必要な各種のクロック信号を生成する回路を含む。
【００４３】
以下、上記撮影装置５０により撮影を行う際の撮像素子５２を中心とする動作を説明する。
（Ａ）いま、撮影中の或るフレーム周期において、電荷収集用ＣＣＤ１２ａ、１２ｂのゲート電極１２１に印加されている電圧Ｖa、Ｖbにより、光電変換部１１からの信号電荷の転送先として第１電荷収集用ＣＣＤ１２ａが選択されているものとする。つまり、図２において、スイッチ１２ｉは図中に示されているように左方に倒れた状態である。
【００４４】
光電変換部１１では半導体基板１の裏面から入射した信号光の強度に応じた量の電荷が発生し、この電荷は図４（ａ）に示すように移動して、第１電荷収集用ＣＣＤ１２ａに収集される。次に、フレームの切り替わりの時点において、第１電荷収集用ＣＣＤ１２ａに蓄積されていた電荷が第１ＣＣＤメモリブロック１３ａにおけるＳ／Ｐレジスタ１４ａの初段のＣＣＤ１４ａ１に転送されると同時に、その直前にＳ／Ｐレジスタ１４ａの各段のＣＣＤ１４ａ１、１４ａ２、…に保持されていた電荷は同じＳ／Ｐレジスタ１４ａの次段のＣＣＤへと転送される。以上の動作をＭ回繰り返すと、連続するＭフレームの画像に対応した信号電荷が第１ＣＣＤメモリブロック１３ａのＳ／Ｐレジスタ１４ａの各段のＣＣＤ１４ａ１、１４ａ２、…に保持された状態となる。
【００４５】
なお、上記のように選択された第１電荷収集用ＣＣＤ１２ａが信号電荷を収集している時間中に極端に強い光照射によって光電変換部１１で過剰な電荷が生じた場合には、第１電荷収集用ＣＣＤ１２ａから溢れた電荷は、印加電圧が適宜に制御されたオーバーフローゲート電極１７を経てオーバーフロードレイン１８に排出される。これにより、選択された電荷収集用ＣＣＤ１２ａから溢れた電荷が選択されていない第２電荷収集用ＣＣＤ１２ｂに漏れ込んで残像が生じることを回避することができる。これは後述する第２電荷収集用ＣＣＤ１２ｂに電荷を収集する際にも同様である。
【００４６】
また、オーバーフローゲート電極１７の電位を制御して、光電変換部１１で生じた信号電荷をオーバーフロードレイン１８に廃棄する期間をフレーム周期中に設けることにより、信号電荷が電荷収集用ＣＣＤ１２ａ又は１２ｂに収集される時間、つまり露光時間を制御することができる。これにより、電子シャッタの機能を実現することができる。
【００４７】
（Ｂ）上記（Ａ）の最終段階、即ち、第１電荷収集用ＣＣＤ１２ａに蓄積されていた電荷をＳ／Ｐレジスタ１４ａへと転送するＭ回目の動作の実行と同時に、電荷収集用ＣＣＤ１２ａ、１２ｂのゲート電極１２１へ印加する電圧Ｖa、Ｖbを変化させ、光電変換部１１からの電荷転送先の電荷収集用ＣＣＤを第１電荷収集用ＣＣＤ１２ａから第２電荷収集用ＣＣＤ１２ｂへと切り替える。つまり、図２において、スイッチ１２ｉは右方に倒れた状態に切り替わる。これにより、光電変換部１１（光電変換層１０１）で発生した電荷の流れは図４（ｂ）に示すように変わる。上述したように、電荷収集用ＣＣＤ１２ａ、１２ｂどうしで空乏層１０８の空間広がりの一部は重なっているため、電荷の流れはスムーズに切り替わり、撮影速度を上げるのに有利である。
【００４８】
（Ｃ）電荷転送先として新たに選択された第２電荷収集用ＣＣＤ１２ｂ及びそれに接続されている第２ＣＣＤメモリブロック１３ｂにおいて、上記（Ａ）と同様の動作を実行する。これにより、連続するＭフレームの画像に対応した信号電荷が第２ＣＣＤメモリブロック１３ｂのＳ／Ｐレジスタ１４ｂの各段のＣＣＤ１４ｂ１、１４ｂ２、…に保持された状態となる。
【００４９】
（Ｄ）第２電荷収集用ＣＣＤ１２ｂ及び第２ＣＣＤメモリブロック１３ｂにおいて上記（Ｃ）の動作が実施されている期間中に、第１ＣＣＤメモリブロック１３ａのＳ／Ｐレジスタ１４ａの各段のＣＣＤ１４ａ１、１４ａ２、…に保持されていた電荷は、Ｐレジスタ１５ａの初段のＣＣＤにそれぞれ一斉に（つまり並列的に）転送される。また、これと同時に、その直前にＰレジスタ１５ａの各段のＣＣＤ１５ａ１、１５ａ２、…に保持されていた電荷は同じＰレジスタ１５ａの次段のＣＣＤへと転送される。
【００５０】
この１回の電荷転送は、第２電荷収集用ＣＣＤ１２ｂ及び第２ＣＣＤメモリブロック１３ｂにおいてＭフレーム分の信号電荷の転送動作が行われる期間中に行えばよい。即ち、上記第１ＣＣＤメモリブロック１３ａにおけるＳ／Ｐレジスタ１４ａからＰレジスタ１５ａへの１回の電荷転送は、フレーム周期よりも長い時間を掛けて実施することができる。したがって、撮影速度を上げてフレーム周期を短くしても、Ｓ／Ｐレジスタ１４ａの各段のＣＣＤ１４ａ１、…に保持されていた電荷をそれぞれＰレジスタ１５ａへと確実に転送することができる。なお、Ｐレジスタ１５ａの最終段のＣＣＤに転送された電荷は、Ｐレジスタ１５ａの最終段のＣＣＤのゲート電極に印加する電圧を制御することにより、Ｐレジスタ１５ａの深部に設けられたオーバーライトドレイン１６に排出される。
【００５１】
（Ｅ）上記（Ｃ）の最終段階、即ち、第２電荷収集用ＣＣＤ１２ｂに蓄積されていた電荷をＳ／Ｐレジスタ１４ｂへ転送するＭ回目の動作の実行と同時に、ゲート電極１２１へ印加する電圧Ｖa、Ｖbを変化させることにより、光電変換部１１からの電荷転送先の電荷収集用ＣＣＤを第２電荷収集用ＣＣＤ１２ｂから第１電荷収集用ＣＣＤ１２ａへと切り替える。上述したように、このときの電荷の流れの切り替えもスムーズである。
【００５２】
（Ｆ）光電変換部１１からの電荷転送先として再び選択された第１電荷収集用ＣＣＤ１２ａ及びそれに接続されている第１ＣＣＤメモリブロック１３ａにおいて、上記（Ａ）と同じ動作を実行する。
【００５３】
（Ｇ）第１電荷収集用ＣＣＤ１２ａ及び第１ＣＣＤメモリブロック１３ａにおいて上記（Ｆ）の動作が実施されている時間中に、第２ＣＣＤメモリブロック１３ｂにおいて上記（Ｄ）と同様の動作を行う。
【００５４】
（Ｈ）上記（Ｂ）から（Ｇ）までの動作を繰り返しながら、撮影対象となる現象の生起の検出に基づく撮影トリガ信号がトリガ信号生成部５６で生成されるのを待つ。このとき、常に最新の所定フレーム数分の画像信号が各画素２内のＣＣＤメモリブロック１３ａ、１３ｂに保持された状態が保たれる。
【００５５】
（Ｉ）撮影対象となる現象が生起し撮影トリガ信号が発生すると、撮影トリガ信号に基づいて生成されたタイミング信号に基づき、撮像素子５２では、その直後の（Ｂ）（又は（Ｅ））の動作の実施後から、操作部５４等により予め設定されている回数だけ（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）及び（Ｂ）の一連の動作（又は(Ｆ)、（Ｇ）、（Ｂ）、（Ｃ）、（Ｄ）及び（Ｅ）の動作）が繰り返される。予め設定されている繰り返し回数の最終回では、各ＣＣＤメモリブロック１３のＰレジスタ１５の最終段のＣＣＤに転送された電荷は、Ｐレジスタ１５の最終段のＣＣＤのゲート電極に印加される電圧の適宜の制御により、Ｐレジスタ１５の深部に設けられたオーバーライトドレイン１６には排出されずに、Ｐレジスタ１５の最終段のＣＣＤに保持される。
【００５６】
（Ｊ）以上の動作により、撮像素子５２の内部（ＣＣＤメモリブロック）には、撮影トリガ信号が発生する時点の前後の合計２Ｍ×（Ｋ＋１）フレームの画像信号が記憶されている状態になる。
【００５７】
（Ｋ）最後に、タイミング制御部５５から撮像素子５２に与えられる指示に基づいて、撮像素子５２では、垂直方向に並ぶＳ／Ｐレジスタ１４及びＰレジスタ１５が一繋がりの垂直転送ＣＣＤシフトレジスタとして駆動される。それにより、上記の合計２Ｍ×（Ｋ＋１）フレーム分の全画素の信号電荷が、順次、水平転送ＣＣＤシフトレジスタ４まで転送される。この際、各画素２のＰレジスタ１５の最下段のＣＣＤに保持されている電荷は、垂直方向に隣接する下段の画素のＳ／Ｐレジスタ１４へと転送される。また、水平転送ＣＣＤシフトレジスタ４に転送された信号電荷は、さらに水平転送ＣＣＤシフトレジスタ４の先に接続されている電荷／電圧変換機能を有する出力増幅器５に転送され、そこで電圧信号に変換されたのち撮像素子５２の外部に出力される。出力された電圧信号は、画像処理部５３において逐次デジタルデータに変換されたのちフレーム順に並んだ画像情報として再構成され、モニタ６１上に表示されるとともに、コンピュータ内のハードウエア等の記録媒体に記録される。
【００５８】
以上の動作により、一連の撮影動作が完了する。
【００５９】
［第２実施例］
図６は、本発明の第２実施例による固体撮像素子の一部画素の概略レイアウトを示す平面図である。図６において、図３に示した構成要素と同一又は相当する構成要素には同一の符号を付し詳細な説明を略す。
【００６０】
上記第１実施例による固体撮像素子では、各画素２において、光電変換部１１に複数（上記例では２個）の電荷収集用ＣＣＤ１２ａ、１２ｂが接続されていた。それに対し、この第２実施例による固体撮像素子では、各画素２において、光電変換部１１に１個の電荷収集用ＣＣＤ１２を接続し、その電荷収集用ＣＣＤ１２に対し複数（この例では２個）のＣＣＤメモリブロック１３を接続して、各ＣＣＤメモリブロック１３の初段のＣＣＤの入力部に選択切り替えのためのゲート電極を設けている。
【００６１】
電荷収集用ＣＣＤの数に相違はあるが、上記第１実施例においてゲート電極１２１へ印加する電圧を制御することで達成される電荷収集用ＣＣＤ１２ａ、１２ｂの切替えの代わりに、各ＣＣＤメモリブロック１３の初段のＣＣＤの入力部に設けられたゲート電極への印加電圧を制御することで、電荷転送先のＣＣＤメモリブロック１３を切り替えるようにすれば、この第２実施例の固体撮像素子の基本的な動作は第１実施例の素子と何ら変わることはない。
【００６２】
［第３実施例］
図７は、本発明の第３実施例による固体撮像素子の一部画素の概略レイアウトを示す平面図である。この第３実施例は上記第１実施例の変形例であり、図７において、図３に示した構成要素と同一又は相当する構成要素には同一の符号を付し、特に要しない限り詳細な説明を略す。
【００６３】
この第３実施例による固体撮像素子は、１個の光電変換部１１に対しＮ個（この例ではＮ＝２）のＣＣＤメモリブロック１３ａ、１３ｂが接続され、１個のＣＣＤメモリブロック１３ａ、１３ｂがそれぞれ１個のＭ段１列（この例ではＭ＝４）の第１ＣＣＤレジスタ１４ａ、１４ｂと、１個のＫ段Ｍ列（この例ではＫ＝３）の第２ＣＣＤレジスタ１５ａ、１５ｂとから構成されているという点については、上記第１実施例の固体撮像素子と同じである。しかしながら、上記第１実施例では、各画素２のＣＣＤメモリブロック１３ａ、１３ｂにそれぞれ１箇所の信号電荷入力部（第１実施例ではＳ／Ｐレジスタ１４ａ、１４ｂの初段が相当）が設けられているのに対し、この第３実施例では、各ＣＣＤメモリブロック１３ａ、１３ｂが複数の信号電荷入力部を備えており、これが本実施例の固体撮像素子の構造上の特徴である。
【００６４】
即ち、第３実施例の固体撮像素子では、Ｎ個のＣＣＤメモリブロック１３ａ、１３ｂのそれぞれにおいて、第１実施例ではＳ／ＰレジスタであるＭ段１列の第１ＣＣＤレジスタ１４ａ、１４ｂの各段のＣＣＤが電荷収集用ＣＣＤ（第１実施例における第１、第２電荷収集用ＣＣＤ１２ａ、１２ｂ）を兼ねている。それ故に、図７では、第１ＣＣＤレジスタ１４ａ、１４ｂの各段のＣＣＤを電荷収集用ＣＣＤ１２ａ１〜１２ａ４、１２ｂ１〜１２ｂ４として示している。即ち、１つの画素２の光電変換部１１には合計Ｎ×Ｍ個（この例ではＮ×Ｍ＝８）の電荷収集用ＣＣＤ１２ａ１〜１２ａ４、１２ｂ１〜１２ｂが接続されていることになる。ここでは、第１実施例とは異なり、第１ＣＣＤレジスタ１４ａ、１４ｂはそれぞれ、Ｍ段のＣＣＤの間で或る１つのＣＣＤから次段のＣＣＤへ電荷を転送する機能を持つ必要はない。ただし、光電変換部１１で生成された信号電荷は、フレーム周期毎に、ＣＣＤメモリブロック１３ａ、１３ｂの第１ＣＣＤレジスタ１４ａ、１４ｂの異なった段のＣＣＤ、つまり電荷収集用ＣＣＤ１２ａ１〜１２ａ４、１２ｂ１〜１２ｂに直接的に且つ順番に収集されるので、Ｍ段のＣＣＤの間で或る１つのＣＣＤから次段のＣＣＤへ電荷を転送していくのと同様に、実質的に、第１ＣＣＤレジスタ１４ａ、１４ｂ毎にＭフレーム分の電荷蓄積が可能である。
【００６５】
以下、この第３実施例の固体撮像素子を用いた撮像装置により撮影を行う際の撮像素子を中心とする動作を説明する。
信号光を受けて光電変換部１１で生成された信号電荷は、第１ＣＣＤメモリブロック１３ａの第１ＣＣＤレジスタ１４ａの各段のＣＣＤ１４ａ１〜１４ａ４に収集される。信号電荷の収集先は、第１ＣＣＤレジスタ１４ａの各段のゲート電極の電位制御により、第１ＣＣＤレジスタ１４ａの第１段ＣＣＤ１４ａ１から第Ｍ段ＣＣＤ１４ａ４までフレーム周期毎に順次切り替えられる。第１ＣＣＤメモリブロック１３ａの第１ＣＣＤレジスタ１４ａの全段のＣＣＤに信号電荷が収集されると、以後のＭフレームの周期では、第２ＣＣＤメモリブロック１３ｂの第１ＣＣＤレジスタ１４ｂの各段のＣＣＤに信号電荷が順次収集される。このＭフレームの周期の期間中に、第１ＣＣＤメモリブロック１３ａの第１ＣＣＤレジスタ１４ａの各段のＣＣＤに保持されていた信号電荷が、Ｋ段Ｍ列のＰレジスタ１５ａ、１５ｂに転送される。
【００６６】
次に、第２ＣＣＤメモリブロック１３ｂの第１ＣＣＤレジスタ１４ｂの全段のＣＣＤ１４ｂ１〜１４ｂ４に信号電荷が収集されると、以後のＭフレームの周期では、再び第１ＣＣＤメモリブロック１３ａの第１ＣＣＤレジスタ１４ａの各段のＣＣＤ１４ａ１〜１４ａ４に信号電荷が順次収集されるとともに、第２ＣＣＤメモリブロック１３ｂの第１ＣＣＤレジスタ１４ｂの各段のＣＣＤ１４ｂ１〜１４ｂ４に保持されていた信号電荷が、Ｋ段Ｍ列の第２ＣＣＤレジスタ１５ｂに転送される。
【００６７】
なお、撮影に伴う上記動作の繰り返しのうち、最終回を除く期間、各ＣＣＤメモリブロック１３ａ、１３ｂの第２ＣＣＤレジスタ１５ａ、１５ｂの最終段のＣＣＤに転送された電荷は、第２ＣＣＤレジスタ１５ａ、１５ｂの最終段ＣＣＤのゲート電極の電位制御により、第２ＣＣＤレジスタ１５ａ、１５ｂの深部に設けられたオーバーライトドレイン１６に適宜排出される。
【００６８】
以上の動作を繰り返し、撮影トリガ信号が発生したのち、所定回数後に新たな信号書き込みを停止することにより、合計Ｎ×Ｍ×（Ｋ＋１）フレーム分の画像情報が固体撮像素子中に保持された状態になる。
【００６９】
なお、第３実施例の固体撮像素子においては、撮影中に画素２のＣＣＤメモリブロック１３ａ、１３ｂの第１ＣＣＤレジスタ１４ａ、１４ｂが列方向に信号電荷を転送する必要がないため、第１実施例及び第２実施例よりも消費電力を低減することができる。
【００７０】
最後に、タイミング制御部５５から撮像素子５２に与えられる指示に基づいて、各画素２のＣＣＤメモリブロック１３ａ、１３ｂの第１ＣＣＤレジスタ１４ａ、１４ｂ及び第２ＣＣＤレジスタ（Ｐレジスタ）１５ａ、１５ｂに保持されていた信号電荷が垂直転送ＣＣＤシフトレジスタに転送され、さらにその先に接続された水平転送ＣＣＤシフトレジスタ（図示しない）に転送される。これ以降、第１実施例における構成と手順と同様の構成・手順をとることにより、画像情報をデジタル情報として記録、再生表示することができる。
【００７１】
なお、上記実施例はいずれも本発明に係る固体撮像素子の一例であり、本発明の趣旨の範囲で適宜変形や修正、追加を行っても本願特許請求の範囲に包含されることは当然である。
【００７２】
例えば上記実施例において、ＣＣＤメモリブロック１３に含まれるＳ／Ｐレジスタ１４、Ｐレジスタ１５はいずれも３相駆動のＣＣＤで構成されているが、これは２相ＣＣＤ或いは４相ＣＣＤでも構わない。また、上述したように、Ｎ、Ｍ、Ｋ、ｎ、ｍ等の本発明に係る固体撮像素子の構成を決める数値はそれぞれの制約の下で任意に定めることができる。
【符号の説明】
【００７３】
１…半導体基板
２…画素
３…駆動回路
４…水平転送ＣＣＤシフトレジスタ
５…出力増幅器
６…垂直転送ＣＣＤシフトレジスタ
１１…光電変換部
１２１…ゲート電極
１２、１２ａ、１２ｂ、１２ａ１、１２ａ２、１２ａ３、１２ａ４、１２ｂ１、１２ｂ２、１２ｂ３、１２ｂ４…電荷収集用ＣＣＤ
１２ｉ…スイッチ
１３、１３ａ、１３ｂ…ＣＣＤメモリブロック
１４、１４ａ、１４ｂ…Ｓ／Ｐレジスタ
１５、１５ａ、１５ｂ…Ｐレジスタ
１６…オーバーライトドレイン
１７…オーバーフローゲート電極
１８…オーバーフロードレイン
１００…ｐ型半導体層
１０１…光電変換層
１０２…電荷収集層
１０３…電荷収集制御層
１０４…ｐ型半導体領域
１０５、１０６…ｎ型半導体領域
１０７…酸化膜
１０８…空乏層
５０…撮影装置
５１…撮像レンズ
５２…撮像素子
５３…画像処理部
５４…操作部
５５…タイミング制御部
５６…トリガ信号生成部
６０…外部センサ
６１…モニタ
【図１】
2013247387.tif 000003
【図２】
2013247387.tif 000004
【図３】
2013247387.tif 000005
【図４】
2013247387.tif 000006
【図５】
2013247387.tif 000007
【図６】
2013247387.tif 000008
【図７】
2013247387.tif 000009