(57)【要約】【課題】安価で高い周波数まで応答することのできる終端回路。【解決手段】一端が伝送路の端部に接続される終端抵抗と、終端抵抗の他端と基準電位の間に接続される第１キャパシタ部と、一端が終端抵抗の他端に接続されるリレーと、リレーの他端と基準電位の間に接続される、第１キャパシタ部より大容量の第２キャパシタ部と、を備える終端回路および試験装置を提供する。終端回路は、リレーの他端に接続され、リレーの他端からリレーおよび終端抵抗を介して伝送路に基準電圧を供給する基準電圧供給部を備えてよい。【選択図】図２
2013186047.tif 000002
【特許請求の範囲】
【請求項１】
一端が伝送路の端部に接続される終端抵抗と、
前記終端抵抗の他端と基準電位の間に接続される第１キャパシタ部と、
一端が前記終端抵抗の他端に接続されるリレーと、
前記リレーの他端と前記基準電位の間に接続される、前記第１キャパシタ部より大容量の第２キャパシタ部と、
を備える終端回路。
【請求項２】
前記リレーの他端に接続され、前記リレーの他端から前記リレーおよび前記終端抵抗を介して前記伝送路に基準電圧を供給する基準電圧供給部を備える請求項１に記載の終端回路。
【請求項３】
前記第１キャパシタ部は、前記伝送路側から受け取る信号における前記リレーの通過周波数帯域外の少なくとも一部の周波数帯域の信号を、前記基準電位側へと通過させる請求項１または２に記載の終端回路。
【請求項４】
前記終端抵抗の一端に接続される前記伝送路から、前記リレーの一端までの伝送路は、導波路で形成される請求項１から３のいずれか一項に記載の終端回路。
【請求項５】
前記導波路は、マイクロストリップ線路で形成される請求項４に記載の終端回路。
【請求項６】
前記導波路は、コプレーナ線路で形成される請求項４に記載の終端回路。
【請求項７】
前記終端抵抗の他端と前記リレーの間の伝送路と、前記基準電位との間に前記第１キャパシタ部と直列に接続される抵抗部を更に備え、
前記抵抗部の抵抗値と前記終端抵抗の抵抗値の和は、前記伝送路の終端抵抗値に実質的に等しい請求項１から６のいずれか一項に記載の終端回路。
【請求項８】
前記抵抗部の抵抗値は、前記リレーの内部抵抗値に等しい請求項７に記載の終端回路。
【請求項９】
前記リレーは、光半導体スイッチを含む請求項１から８のいずれか一項に記載の終端回路。
【請求項１０】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で電気信号を授受して前記被試験デバイスを試験する試験部と、
前記被試験デバイスを載置するテストヘッド部と、
伝送路を介して前記被試験デバイスの端子に接続される請求項１から９のいずれか一項に記載の終端回路と、
を備える試験装置。
【請求項１１】
前記終端回路が有する前記リレーは、前記被試験デバイスの試験の種類に応じて接続を切り換えられる請求項１０に記載の試験装置。
【請求項１２】
前記試験部が前記被試験デバイスのＤＣ試験を実行する場合に、前記リレーは、接続を遮断させ、
前記試験部が周波数信号を用いて前記被試験デバイスの試験を実行する場合に、前記リレーは、接続を導通させる請求項１１に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、終端回路および試験装置に関する。
【背景技術】
【０００２】
従来、被試験デバイスを試験する試験装置は、終端回路を備えない被試験デバイスを試験する場合に、インピーダンスをマッチングさせた終端回路を、当該被試験デバイスを載置するテストヘッドに追加して用いていた（例えば、特許文献１参照）。
特許文献１  特開２００３−１５６５２８号公報
特許文献２  特開２０１０−２６８２１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
このような終端回路は、高周波信号を用いた試験を実行する場合に、終端電圧を伝送路に供給しつつ伝送路を終端する。また、終端回路は、当該終端電圧の供給を遮断するスイッチを有し、直流電圧または比較的低い周波数を用いたＤＣ試験を実行する場合は、終端電圧の供給を遮断する。したがって、試験装置が授受する信号の伝送速度が高速化すると、スイッチを通して高速な信号を終端する必要が生じ、高速信号に対応する高価なスイッチを用いなければならなかった。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、一端が伝送路の端部に接続される終端抵抗と、終端抵抗の他端と基準電位の間に接続される第１キャパシタ部と、一端が終端抵抗の他端に接続されるリレーと、リレーの他端と基準電位の間に接続される、第１キャパシタ部より大容量の第２キャパシタ部と、を備える終端回路および試験装置を提供する。
【０００５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】本実施形態に係る試験装置１００の構成例を被試験デバイス１０と共に示す。
【図２】本実施形態に係る終端部２００の構成例を示す。
【図３】本実施形態に係る終端部２００の変形例を示す。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
図１は、本実施形態に係る試験装置１００の構成例を被試験デバイス１０と共に示す。被試験デバイス１０は、外部と電気信号を授受する複数の入出力端子または入出力電極を有する。試験装置１００は、アナログ回路、デジタル回路、メモリ、およびシステム・オン・チップ（ＳＯＣ）等の被試験デバイス１０を試験する。
【０００９】
試験装置１００は、被試験デバイス１０を試験するための試験パターンに基づく試験信号を被試験デバイス１０に入力して、試験信号に応じて被試験デバイス１０が出力する出力信号に基づいて被試験デバイス１０の良否を判定する。試験装置１００は、試験部１１０と、テストヘッド部１２０と、基準電圧供給部１３０と、終端部２００とを備える。
【００１０】
試験部１１０は、被試験デバイス１０との間で電気信号を授受して当該被試験デバイス１０を試験する。試験部１１０は、テストヘッド部１２０を介して、被試験デバイス１０に試験信号を送信して試験信号に応じた応答信号を受信する。試験部１１０は、試験信号発生部１１２と、期待値比較部１１４と、１または複数の信号入出力部１１６とを有する。
【００１１】
試験信号発生部１１２は、信号入出力部１１６を介して１または複数の被試験デバイス１０に接続されて、被試験デバイス１０へ供給する複数の試験信号を発生する。試験信号発生部１１２は、被試験デバイス１０が有する入出力端子毎に試験信号を発生させてよい。試験信号発生部１１２は、試験信号に応じて被試験デバイス１０が出力する応答信号の期待値を生成してよい。
【００１２】
期待値比較部１１４は、信号入出力部１１６から受信した被試験デバイス１０の応答信号に含まれるデータ値と試験信号発生部１１２が生成する期待値とを比較する。期待値比較部１１４は、比較結果に基づき、被試験デバイス１０の良否を判定する。
【００１３】
信号入出力部１１６は、テストヘッド部１２０を介して、試験信号発生部１１２が発生した試験信号を当該被試験デバイス１０に送信する。また、信号入出力部１１６は、試験信号に応じて当該被試験デバイス１０が出力する応答信号を受信する。信号入出力部１１６は、受信した被試験デバイス１０の応答信号をデータ値にして期待値比較部１１４へと送信する。
【００１４】
試験部１１０に複数の信号入出力部１１６が備わっている場合には、複数の信号入出力部１１６は、被試験デバイス１０の異なる入出力端子にそれぞれ接続され、試験信号発生部１１２からそれぞれ受け取った試験信号をそれぞれ送信する。また、複数の信号入出力部１１６は、試験信号に応じて被試験デバイス１０が出力する複数の応答信号をそれぞれ受信して期待値比較部１１４へとそれぞれ送信する。ここで、複数の信号入出力部１１６は、複数の被試験デバイス１０の異なる入出力端子にそれぞれ接続され、信号を授受してもよい。
【００１５】
テストヘッド部１２０は、１または複数の被試験デバイス１０を載置する。テストヘッド部１２０は、１または複数の被試験デバイス１０を搭載するパフォーマンスボードを有してよい。テストヘッド部１２０は、１以上の信号入出力部１１６とそれぞれ接続され、当該１以上の信号入出力部１１６と１または複数の被試験デバイス１０が有する１以上の入出力端子とを、一対一にそれぞれ接続して信号を授受させてよい。
【００１６】
基準電圧供給部１３０は、終端部２００に接続され、終端部２００に基準電圧を供給する。基準電圧供給部１３０は、基準電圧を予め定められた電圧に設定してよく、これに代えて、試験部１１０が実行する試験の種類に応じて、基準電圧を設定してよい。例えば、基準電圧は、被試験デバイス１０が出力する応答信号の終端電圧である。
【００１７】
終端部２００は、終端回路を備えない被試験デバイス１０の入出力端子に接続され、当該入出力端子を終端する。終端部２００は、試験装置１００に複数備わり、１または複数の被試験デバイス１０が有する複数の入出力端子にそれぞれ接続されてよい。この場合、複数の信号入出力部１１６の数と同数の終端部２００が試験装置１００に備わり、複数の信号入出力部１１６が接続される被試験デバイス１０の複数の入出力端子にそれぞれ接続されることが望ましい。
【００１８】
終端部２００は、コネクタを有し、テストヘッド部１２０と当該コネクタを介してケーブルで接続される終端ボードであってよい。終端部２００の詳細は、図２で説明する。
【００１９】
終端部２００は、伝送路を介して被試験デバイス１０の入出力端子に接続される。終端部２００は、同軸ケーブル等の伝送路でテストヘッド部１２０と接続され、数ＭＨｚ以上の高周波信号が伝送されてよい。ここで、同軸ケーブル等の伝送路は、終端部２００とテストヘッド部１２０との間の距離以上の、予め定められた長さ以上の長さを有し、伝送する信号の高周波成分を低減させるローパスフィルタの機能を有してよい。
【００２０】
また、当該伝送路は、ローパスフィルタを含んでもよい。これによって、当該伝送路は、終端部２００が終端させるべき高周波成分を予め低減させることができ、また、終端部２００から信号成分が反射した場合でも、当該反射成分を低減させることができる。
【００２１】
本実施例において、試験部１１０からテストヘッド部１２０までの伝送路とテストヘッド部１２０から終端部２００までの伝送路は、略同一の特性インピーダンスを有してよい。一例として、当該二つの伝送路は、５０Ωの特性インピーダンスを有する同軸ケーブルである。
【００２２】
図２は、本実施形態に係る終端部２００の構成例を示す。終端部２００は、デバイス側端子２０２と、電源側端子２０４と、基準電位２０６を有し、デバイス側端子２０２と電源側端子２０４との間に終端回路を設ける。ここで、デバイス側端子２０２はテストヘッド部１２０に、電源側端子２０４は基準電圧供給部１３０に、それぞれ接続される。デバイス側端子２０２および出力端子は、コネクタ等が設けられてよい。また、基準電位２０６は、例えば０ＶのＧＮＤ電位である。終端回路は、終端抵抗２１０と、第１キャパシタ部２２０と、リレー２３０と、第２キャパシタ部２４０と、を含む。
【００２３】
終端抵抗２１０は、一端が伝送路の端部に接続される。ここで、当該伝送路は、終端抵抗２１０が接続される端部とは反対側の端部がデバイス側端子２０２と接続される。即ち、終端抵抗２１０は、デバイス側端子２０２および電源側端子２０４の間において、一端がデバイス側端子２０２に接続され、もう一端がリレー２３０に接続される。
【００２４】
終端抵抗２１０は、テストヘッド部１２０から終端部２００までの伝送路の特性インピーダンスと略同一の抵抗値を有し、当該伝送路を終端させて当該伝送路への反射信号を低減させる。一例として、終端抵抗２１０は、５０Ωの抵抗値を有する。この場合、終端抵抗２１０は、２つの１００Ωの抵抗を並列に接続して、５０Ωの抵抗値を形成してよい。
【００２５】
第１キャパシタ部２２０は、終端抵抗２１０の他端と基準電位２０６の間に接続される。即ち、第１キャパシタ部２２０は、終端抵抗２１０およびリレー２３０を接続する伝送路と、基準電位２０６との間に設けられる。第１キャパシタ部２２０は、終端部２００に入力される信号の高周波数成分を基準電位２０６側に通過させる。第１キャパシタ部２２０は、終端抵抗２１０が接続された伝送路側から受け取る信号におけるリレー２３０の通過周波数帯域外の少なくとも一部の周波数帯域の信号を、基準電位２０６側へと通過させる。
【００２６】
例えば、第１キャパシタ部２２０および終端抵抗２１０は、容量値と抵抗値の積の時定数に基づく遮断周波数を有するローパスフィルタを形成する。一例として、第１キャパシタ部２２０は、１０００ｐＦ程度の容量値を有し、遮断周波数が数ＭＨｚ程度のローパスフィルタを形成してよい。また、第１キャパシタ部２２０は、数十、数百、および数ＧＨｚ以上の高周波成分を基準電位２０６側に通過させるべく、１０００ｐＦよりも小さい容量値を有する１以上のキャパシタを更に有し、当該１以上のキャパシタは、第１キャパシタ部２２０に並列に接続されてよい。
【００２７】
即ち、第１キャパシタ部２２０は、自己共振周波数を数十、数百、またはＧＨｚ以上の高周波数側に持つキャパシタを複数接続することで、当該自己共振周波数以上の成分を基準電位２０６側により多く通過させることができる。一例として、第１キャパシタ部２２０は、１０００ｐＦ、１００ｐＦ、１０ｐＦ、および１ｐＦ程度のキャパシタを有し、それぞれ終端抵抗２１０と基準電位２０６の間に並列に接続される。
【００２８】
リレー２３０は、一端が終端抵抗２１０の他端に接続され、他端が電源側端子２０４に接続される。リレー２３０は、デバイス側端子２０２と電源側端子２０４との間の遮断および導通を切り替える。リレー２３０は、デバイス側端子２０２から入力される信号成分のうち、第１キャパシタ部２２０が基準電位２０６側に通過させる信号帯域を差し引いた残りの信号帯域の少なくとも一部を、通過帯域内に含めてよい。
【００２９】
一例として、第１キャパシタ部２２０が数ＭＨｚ程度以上の信号帯域を基準電位２０６側に通過させる場合、リレー２３０は、数ＭＨｚ程度以下の交流信号成分を基準電位２０６側に通過させる。リレー２３０は、光半導体スイッチを含んでよい。これに代えて、リレー２３０は、機械的に導通および非導通を切り替えるリードリレーまたは水銀リレー等の機械スイッチでよい。
【００３０】
第２キャパシタ部２４０は、リレー２３０の他端と基準電位２０６の間に接続され、第１キャパシタ部２２０より大容量の容量値を有する。即ち、第２キャパシタ部２４０は、リレー２３０および電源側端子２０４を接続する伝送路と、基準電位２０６との間に設けられる。
【００３１】
第２キャパシタ部２４０は、リレー２３０が導通状態の場合に、当該リレー２３０から伝送される信号成分のうちの交流成分を基準電位２０６側に通過させる。例えば、第１キャパシタ部２２０がデバイス側端子２０２から入力される信号成分のうちの数ＭＨｚ程度以上の信号成分を基準電位２０６側に通過させる場合、第２キャパシタ部２４０は、リレー２３０から伝送される信号成分のうちの数ＭＨｚ程度以下の交流信号成分を基準電位２０６側に通過させる。
【００３２】
ここで、電源側端子２０４は、基準電圧供給部１３０に接続され、当該基準電圧供給部１３０は、リレー２３０の他端に接続され、リレー２３０の他端からリレー２３０および終端抵抗２１０を介してデバイス側端子２０２に接続される伝送路に基準電圧を供給する。
【００３３】
以上の終端部２００は、デバイス側端子２０２に接続される伝送路を終端する。例えば、終端部２００は、試験部１１０が数ＭＨｚ程度以上の高周波信号を用いて試験する場合に、基準電圧を当該伝送路に供給してデバイス側端子２０２に接続される伝送路を終端する。また、試験部１１０がＤＣ試験または数ＭＨｚ程度以下の比較的低速な試験信号を用いる試験を実行する場合に、基準電圧供給部１３０が当該伝送路に供給する基準電圧を遮断してよい。
【００３４】
終端部２００は、リレー２３０を用いて、基準電圧の遮断および供給を切り替える。例えば、リレー２３０は、試験部１１０が数ＭＨｚ程度以上の高周波信号を用いて試験する場合に、デバイス側端子２０２と電源側端子２０４との間を導通させる。これより、終端部２００は、デバイス側端子２０２に接続された伝送路から入力される数ＭＨｚ程度以上の高周波信号の成分を基準電位２０６側に通過させつつ、終端電圧である基準電圧を当該伝送路に供給することができる。
【００３５】
また、リレー２３０は、試験部１１０がＤＣ試験等を実行する場合に、デバイス側端子２０２と電源側端子２０４との間を遮断する。これによって、終端部２００は、基準電圧供給部１３０が供給する基準電圧がＤＣ試験等に影響を及ぼすことを防止できる。このように、終端部２００は、試験部１１０の実行する試験に応じて、デバイス側端子２０２に接続される伝送路の方向に反射して波形品質に影響を及ぼす程度の高周波信号を減衰させて終端させつつ、当該伝送路への基準電圧の供給を切り替えることができる。
【００３６】
終端部２００は、このような切り換えを、例えば数ＭＨｚ程度以下の比較的低速な信号を切り換えることで実行することができる。即ち、終端部２００は、数ＭＨｚ程度以上の高周波信号の成分を終端させつつ、数ＭＨｚ程度以下の信号を切り換える安価なリレー２３０を用いて基準電圧の供給を切り替えることができる。
【００３７】
ここで、終端抵抗２１０の一端に接続される伝送路から、リレー２３０の一端までの伝送路は、導波路で形成されてよい。即ち、デバイス側端子２０２からリレー２３０までの伝送路と、当該伝送路から第１キャパシタ部２２０を介して基準電位２０６に接続する伝送路は、例えば、基板上に分布定数回路を形成して数ＭＨｚ程度以上の高周波信号を伝送させる導波路で形成される。
【００３８】
当該導波路は、マイクロストリップ線路で形成されてよく、これに代えて、コプレーナ線路で形成されてもよい。これに代えて、当該導波路は、ストリップ線路または平行線路であってもよい。このように、デバイス側端子２０２からリレー２３０までの伝送路と、当該伝送路から第１キャパシタ部２２０を介して基準電位２０６に接続する伝送路とを導波路にすることで、終端部２００は、反射波の発生を低減させて数ＭＨｚ程度以上の高周波信号を終端させることができる。
【００３９】
ここで、終端部２００は、リレー２３０以降の伝送路は数ＭＨｚ程度以下の周波数信号を伝送させるので、分布定数回路を形成しなくてもよい。したがって、終端部２００は、導波路として設計する領域を終端回路の一部にすることで、設計効率を高めることができる。また、終端部２００は、終端抵抗２１０および第１キャパシタ部２２０として受動回路部品を用いることができ、リレー２３０と比較して小型の部品を配置することで導波路の設計領域を終端回路全体に比べてより狭い領域にすることができる。
【００４０】
図３は、本実施形態に係る終端部２００の変形例を示す。本変形例の終端部２００において、図２に示された本実施形態に係る終端部２００の動作と略同一のものには同一の符号を付け、説明を省略する。本変形例の終端部２００は、抵抗部３１０を更に備える。
【００４１】
抵抗部３１０は、終端抵抗２１０の他端とリレー２３０の間の伝送路と、基準電位２０６との間に第１キャパシタ部２２０と直列に接続される。抵抗部３１０は、一端が終端抵抗２１０に接続され、他端が第１キャパシタ部２２０の一端に接続されてよい。この場合、第１キャパシタ部２２０の他端は、基準電位２０６に接続される。これに代えて、抵抗部３１０は、一端が第１キャパシタ部２２０の他端に接続され、他端が基準電位２０６に接続されてよい。この場合、第１キャパシタ部２２０の一端は、終端抵抗２１０に接続される。
【００４２】
抵抗部３１０の抵抗値と終端抵抗２１０の抵抗値の和は、デバイス側端子２０２に接続される伝送路の終端抵抗値に実質的に等しい。即ち、本変形例の抵抗部３１０の抵抗値と終端抵抗２１０の抵抗値の和は、図２で説明した実施例における終端抵抗２１０の抵抗値に等しい。したがって、本変形例の終端部２００は、デバイス側端子２０２から伝送される信号成分のうち、抵抗部３１０および第１キャパシタ部２２０を介して基準電位２０６へ通過させる信号成分を、反射の発生を低減させて終端させる。
【００４３】
ここで、抵抗部３１０の抵抗値は、リレー２３０以降に接続される回路素子の内部抵抗の総和に略等しい値に設計される。例えば、本変形例において、抵抗部３１０の抵抗値は、リレー２３０の内部抵抗値に等しい。一例として、リレー２３０の内部抵抗値が１Ωの場合、抵抗部３１０の抵抗値は１Ωに、終端抵抗２１０の抵抗値は４９Ωに設計される。即ち、終端抵抗２１０、リレー２３０、および第２キャパシタ部２４０を介して基準電位２０６に伝送する伝送線の終端抵抗も、デバイス側端子２０２に接続される伝送路の終端抵抗値に実質的に等しくすることができる。
【００４４】
これによって、終端部２００は、デバイス側端子２０２から伝送される信号成分のうち、終端抵抗２１０、リレー２３０、および第２キャパシタ部２４０を介して基準電位２０６へ通過させる信号成分も、反射の発生を低減させて終端することができる。
【００４５】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４６】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００４７】
１０  被試験デバイス、１００  試験装置、１１０  試験部、１１２  試験信号発生部、１１４  期待値比較部、１１６  信号入出力部、１２０  テストヘッド部、１３０  基準電圧供給部、２００  終端部、２０２  デバイス側端子、２０４  電源側端子、２０６  基準電位、２１０  終端抵抗、２２０  第１キャパシタ部、２３０  リレー、２４０  第２キャパシタ部、３１０  抵抗部
【図１】
2013186047.tif 000003
【図２】
2013186047.tif 000004
【図３】
2013186047.tif 000005