(57)【要約】      （修正有）【課題】デバイス間における信号の通信を正確に行う。【解決手段】画像処理装置１は、マスターデバイス１０とスレーブデバイス２０とが、クロックTCLK、クロックRCLKを授受するクロック線３２、３４と、クロックTCLK、RCLKに同期してデータ信号TXD、RXD及びリクエストREQを授受するデータ線３１、３３及びリクエスト線３５とで接続されており、クロック線とデータ線及びリクエスト線に接続されているマスターエラー出力回路とスレーブエラー出力回路が、クロックTCLK、RCLKまたは／及びデータ信号TXD、RXD及びリクエストREQのエラー状態を検出すると、マスターＣＰＵ、スレーブＣＰＵが、エラー状態のクロックに同期するデータ信号TXD、RXD及びリクエストREQまたはエラー状態のデータ信号及びリクエストREQを破棄するとともに、該データ信号の送信側にクロック信号及びデータ信号の再送信要求を行なう。【選択図】図１
2013186695.tif 000002
【特許請求の範囲】
【請求項１】
デバイス間に接続されてクロック信号を授受するクロック信号線と、
前記デバイス間に接続されて前記クロック信号に同期してデータ信号を授受するデータ信号線と、
前記クロック信号線と前記データ信号線のうち少なくともいずれかの信号線に接続され、該信号線を通して授受される前記クロック信号または／及び前記データ信号の不正状態を検出する不正状態検出手段と、
前記不正状態検出手段が前記クロック信号または／及び前記データ信号の不正状態を検出すると、不正状態となっている該クロック信号に同期する該データ信号または不正状態となっている該データ信号を破棄するとともに、該データ信号の送信側にクロック信号及びデータ信号の再送信を要求する信号制御手段と、
を備えていることを特徴とする画像処理装置。
【請求項２】
前記不正状態検出手段は、
前記クロック信号と前記データ信号のうち、いずれかの信号における信号幅、信号周期、信号周波数、所定期間内の信号数、該信号のデューティ比及び信号レベルのうち、少なくともいずれか１つ以上が所定の規定値を外れていることを、不正状態として検出することを特徴とする請求項１記載の画像処理装置。
【請求項３】
デバイス間に接続されているクロック信号線を通してクロック信号を授受するクロック信号通信処理ステップと、
前記デバイス間に接続されたデータ信号線を通して前記クロック信号に同期してデータ信号を授受するデータ信号通信処理ステップと、
前記クロック信号線と前記データ信号線のうち少なくともいずれかの信号線を通して授受される前記クロック信号または／及び前記データ信号の不正状態を検出する不正状態検出処理ステップと、
前記不正状態検出処理ステップで前記クロック信号または／及び前記データ信号の不正状態が検出されると、不正状態となっている該クロック信号に同期する該データまたは不正状態となっている該データ信号を破棄するとともに、該データ信号の送信側にクロック信号及びデータ信号の再送信を要求する信号制御処理ステップと、
を有していることを特徴とする通信制御方法。
【請求項４】
コンピュータに、
デバイス間に接続されているクロック信号線を通してクロック信号を授受するクロック信号通信処理と、
前記デバイス間に接続されたデータ信号線を通して前記クロック信号に同期してデータ信号を授受するデータ信号通信処理と、
前記クロック信号線と前記データ信号線のうち少なくともいずれかの信号線を通して授受される前記クロック信号または／及び前記データ信号の不正状態を検出する不正状態検出処理と、
前記不正状態検出処理で前記クロック信号または／及び前記データ信号の不正状態が検出されると、不正状態となっている該クロック信号に同期する該データまたは不正状態となっている該データ信号を破棄するとともに、該データ信号の送信側にクロック信号及びデータ信号の再送信を要求する信号制御処理と、
を実行させることを特徴とする通信制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、通信制御方法及び通信制御プログラムに関し、詳細には、デバイス間における信号の通信を正確に行う画像処理装置、通信制御方法及び通信制御プログラムに関する。
【背景技術】
【０００２】
複合装置、ファクシミリ装置、プリンタ装置、複写装置、スキャナ装置等の画像処理装置においては、複数のデバイスが用いられ、各デバイス間において、クロック信号に同期して画像データや制御信号等のデータ信号を授受するクロック同期シリアル通信が行われている。
【０００３】
このようなクロック同期シリアル通信においては、クロック信号線とデータ信号線を用いてデータ信号の授受を行うが、該信号線にノイズが混入すると、誤ったデータ信号が送信されたり、信号タイミングが誤って送信される等の不正状態が発生する。
【０００４】
そこで、従来、第１デジタル信号に同期して第２デジタル信号を入力する際に、第１デジタル信号の状態を監視して、第１デジタル信号の状態が変化すると、その後所定時間の第１デジタル信号の状態に基づいて、該第１デジタル信号を取り込むとともに、該第１デジタル信号を取り込むタイミングで、前記第２デジタル信号を取り込む技術が提案されている（特許文献１参照）。すなわち、この従来技術は、クロック等の第１デジタル信号の変化を監視して、該第１デジタル信号の状態が変化すると、変化した第１デジタル信号の状態に応じて該第１デジタルを取り込むとともに、該第１デジタル信号を取り込むタイミングで第２デジタル信号を取り込むことで、クロック等の第１デジタル信号がノイズ等で変化しても、該変化に応じたタイミングでデータの取り込みを行なうことで、ノイズによってデータの取り込みに受ける影響の抑止を図っている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術にあっては、クロックである第１デジタル信号の変化時間に応じたタイミングで、第１デジタル信号とデータである第２デジタル信号のタイミング調整を行なっているのみであるため、ノイズの影響の１つであるクロックの変化時間に応じた対応を行うことはできるが、ノイズのデータ通信に及ぼす影響をより一層効果的に防止して、適切なデータ通信を行う上で、改良の必要があった。すなわち、ノイズがデータ通信に及ぼす影響は、複雑であり、公報記載の従来技術のように、クロック信号が変化した持続時間のみに基づいてデータ取り込みを調整するだけでは、ノイズに基づくデータ通信への影響を十分に防止することができない。
【０００６】
そこで、本発明は、デバイス間のクロック信号及びデータ信号へのノイズの影響を防止することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１記載の画像処理装置は、デバイス間に接続されてクロック信号を授受するクロック信号線と、前記デバイス間に接続されて前記クロック信号に同期してデータ信号を授受するデータ信号線と、前記クロック信号線と前記データ信号線のうち少なくともいずれかの信号線に接続され、該信号線を通して授受される前記クロック信号または／及び前記データ信号の不正状態を検出する不正状態検出手段と、前記不正状態検出手段が前記クロック信号または／及び前記データ信号の不正状態を検出すると、不正状態となっている該クロック信号に同期する該データ信号または不正状態となっている該データ信号を破棄するとともに、該データ信号の送信側にクロック信号及びデータ信号の再送信を要求する信号制御手段と、を備えていることを特徴としている。
【発明の効果】
【０００８】
本発明によれば、デバイス間のクロック信号及びデータ信号へのノイズの影響を防止することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施例を適用した画像処理装置の要部ブロック構成図。
【図２】マスターデバイスからスレーブデバイスへのデータ転送タイミングを示す図。
【図３】スレーブデバイスからマスターデバイスへのデータ転送タイミングを示す図。
【図４】マスターデバイスの要部ブロック構成図。
【図５】スレーブデバイスの要部ブロック構成図。
【図６】ＴＣＬＫ不正パルス検出回路の回路構成図。
【図７】ＴＸＤ不正パルス検出回路の回路構成図。
【図８】ＲＥＱ不正パルス検出回路の回路構成図。
【発明を実施するための形態】
【００１０】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００１１】
図１〜図８は、本発明の画像処理装置、通信制御方法及び通信制御プログラムの一実施例を示す図であり、図１は、本発明の画像処理装置、通信制御方法及び通信制御プログラムの一実施例を適用した画像処理装置１の要部ブロック構成図である。
【００１２】
図１において、画像処理装置１は、複写装置、プリンタ装置、ファクシミリ装置、複合装置、スキャナ装置等であり、例えば、画像処理用のデバイスとして、マスターデバイス１０とスレーブデバイス２０を搭載している。
【００１３】
マスターデバイス１０とスレーブデバイス２０は、データ線３１、クロック線３２、データ線３３、クロック線３４及びリクエスト線３５で接続されている。
【００１４】
マスターデバイス１０とスレーブデバイス２０は、マスターデバイス１０からスレーブデバイス２０へデータ送信を行なうときには、図２に示すように、マスターデバイス１０からクロック線３２を用いてクロック信号であるクロックTCLKをスレーブデバイス２０に送信するとともに、このクロックTCLKに同期させてデータ線３１を用いてデータ信号であるデータTXDを送信する。
【００１５】
マスターデバイス１０とスレーブデバイス２０は、スレーブデバイス２０からマスターデバイス１０へデータ送信を行うときには、図３に示すように、まず、スレーブデバイス２０が、リクエスト線３５を用いてデータ信号としてのリクエストREQをアサート（Low→High）して、マスターデバイス１０が、リクエストREQのアサートを検知すると、クロック線３４を用いてクロック信号であるクロックRCLKをスレーブデバイス２０へ送出し、スレーブデバイス２０が、クロックRCLKに同期させて、データ線３３を用いてデータ信号であるデータRXDをマスターデバイス１０へ送信する。
【００１６】
すなわち、画像処理装置１は、スレーブデバイス２０側の入力信号が、データ信号TXD及び２つのクロックTCLK、クロックRCLKの３つであり、マスターデバイス１０側の入力信号が、データ信号RXDとリクエストREQの２つである。そして、画像処理装置１は、マスターデバイス１０とスレーブデバイス１０の双方から送信するデータの大きさが、予め取り決められており、例えば、一度に送信するデータ（パケット）が６４ｂｙｔｅ、クロック数が、５１２となっている。
【００１７】
そして、画像処理装置１は、各信号線３１〜３５にノイズやその他の要因が作用して、信号が不正な状態（エラー状態）になることがあり、この信号の不正状態（エラー状態）を各デバイス１０、２０において後述するようにエラー検出を行なう。
【００１８】
すなわち、マスターデバイス１０は、図４に示すように、マスターＣＰＵ（Central Processing Unit ）１１、マスターエラー出力回路１２及びその他の回路等を備えており、その他の回路は、マスターデバイス１０が、マスターデバイス１０に割り当てられている画像処理を実行するのに必要な回路である。マスターＣＰＵ１１には、リクエストREQとデータ信号RXDが入力され、マスターＣＰＵ（信号制御手段）１１は、図示しないメモリ内のプログラムに基づいてマスターデバイス１０の各部の動作を制御してマスターデバイス１０としての処理を実行するとともに、通信制御プログラムに基づいて、マスターエラー出力回路１２の出力に基づくエラー処理（通信制御処理）を実行する。
【００１９】
マスターエラー出力回路（不正状態検出手段）１２は、ＲＸＤ不正パルス検出回路１３、ＲＥＱ不正パルス検出回路１４及びＯＲ回路１５等を備えており、ＲＸＤ不正パルス検出回路１３には、データ線３３を通してデータ信号RXDが、ＲＥＱ不正パルス検出回路１４には、リクエスト線３５を通してリクエストREQが、それぞれ入力される。ＲＸＤ不正パルス検出回路１３は、データ線３３を通して入力されるデータ信号RXDにエラーがあるか否かのエラー検出、すなわち、不正状態であるか否かの検出を行い、エラーがあると、エラー信号RXD_ERRORをＯＲ回路１５に出力する。ＲＥＱ不正パルス検出回路１４は、リクエスト線３５を通して入力されるリクエストREQにエラーがあるか否かのエラー検出を行い、エラーがあると、エラー信号REQ_ERRORをＯＲ回路１５に出力する。
【００２０】
ＯＲ回路１５は、ＲＸＤ不正パルス検出回路１３とＲＥＱ不正パルス検出回路１４のうち、少なくともいずれかからエラー信号RXD_ERROR、エラー信号REQ_ERRORが入力されると、エラー信号ERRORをマスターＣＰＵ１１に出力する。
【００２１】
マスターＣＰＵ１１は、マスターエラー出力回路１２からエラー信号ERRORが入力されると、割込処理を実行し、その時点の受信データの破棄とスレーブデバイス２０に対してデータの再送要求を実行する。
【００２２】
そして、画像処理装置１は、スレーブデバイス２０が、図５に示すように、スレーブＣＰＵ２１、スレーブエラー出力回路２２及びその他の回路等を備えており、その他の回路は、スレーブデバイス２０が、スレーブデバイス２０として実行するのに必要な回路である。スレーブＣＰＵ２１には、データ信号であるデータ信号TXD及びクロック信号であるクロックTCLKとクロックRCLKが入力され、スレーブＣＰＵ（信号制御手段）２１は、図示しないメモリ内のプログラムに基づいてスレーブデバイス２０の各部の動作を制御してスレーブデバイス２０としての処理を実行するとともに、スレーブエラー出力回路２２の出力に基づくエラー処理（通信制御処理）を実行する。
【００２３】
スレーブエラー出力回路２２は、ＲＣＬＫ不正パルス検出回路２３、ＴＣＬＫ不正パルス検出回路２４、ＴＸＤ不正パルス検出回路２５及びＯＲ回路２６等を備えており、ＲＣＬＫ不正パルス検出回路２３には、クロック線３４を通してクロックRCLKが、ＴＣＬＫ不正パルス検出回路２４には、クロック線３２を通してクロックTCLKが、ＴＸＤ不正パルス検出回路２５には、データ線３１を通してデータ信号TXDが、それぞれ入力される。
【００２４】
ＲＣＬＫ不正パルス検出回路１３は、クロック線３４を通して入力されるクロックRCLKにエラーがあるか否かのエラー検出を行い、エラーがあると、エラー信号RCLK_ERRORをＯＲ回路２６に出力する。ＴＣＬＫ不正パルス検出回路２４は、クロック線３２を通して入力されるクロックTCLKにエラーがあるか否かのエラー検出を行い、エラーがあると、エラー信号TCLK_ERRORをＯＲ回路２６に出力する。さらに、ＴＸＤ不正パルス検出回路２５は、データ線３１を通して入力されるデータ信号TXDにエラーがあるか否かのエラー検出を行い、エラーがあると、エラー信号TXD_ERRORをＯＲ回路２６に出力する。
【００２５】
ＯＲ回路２６は、ＲＣＬＫ不正パルス検出回路２３、ＴＣＬＫＲＥＱ不正パルス検出回路２４及びＴＸＤ不正パルス検出回路２５のうち、少なくともいずれかからエラー信号RCLK_ERROR、エラー信号TCLK_ERROR、エラー信号TXD_ERRORが入力されると、エラー信号ERRORをスレーブＣＰＵ２１に出力する。
【００２６】
スレーブＣＰＵ２１は、マスターエラー出力回路１２からエラー信号ERRORが入力されると、割込処理を実行し、その時点の受信データの破棄とマスターデバイス１０に対してデータの再送要求を実行する。
【００２７】
ＲＣＬＫ不正パルス検出回路２３及びＴＣＬＫ不正パルス検出回路２４は、図６にＴＣＬＫ不正パルス検出回路２４について示すように回路構成されており、ＲＣＬＫ不正パルス検出回路２３についても同様の構成である。
【００２８】
ＴＣＬＫ不正パルス検出回路２４は、図６に示すように、小パルス幅検出回路４１ａ、大パルス幅検出回路４１ｂ、小パルス周期検出回路４２ａ、大パルス周期検出回路４２ｂ、小パルス周波数検出回路４３ａ、大パルス周波数検出回路４３ｂ、パルス数不一致検出回路４４、小デューティ比検出回路４５ａ、大デューティ比検出回路４５ｂ、電圧レベル異常検出回路４６及びＯＲ回路４７を備えており、小パルス幅検出回路４１ａ、大パルス幅検出回路４１ｂ、小パルス周期検出回路４２ａ、大パルス周期検出回路４２ｂ、小パルス周波数検出回路４３ａ、大パルス周波数検出回路４３ｂ、パルス数不一致検出回路４４、小デューティ比検出回路４５ａ、大デューティ比検出回路４５ｂ及び電圧レベル異常検出回路４６は、クロック線３２に接続されていてクロックTCLKが入力される。
【００２９】
そして、クロックTCLKは、予め設定されている規定値のパルス幅、パルス周期、パルス周波数、パルス数、デューティ比及び電圧レベルを有したクロックパルスであり、ＴＣＬＫ不正パルス検出回路２４は、このクロックTCLKのパルス幅、パルス周期、パルス周波数、パルス数、デューティヒ及び電圧レベルが、規定値であるか否か、または、規定の範囲内であるか否かを検出して、ノイズ等の影響の有無を検出する。
【００３０】
小パルス幅検出回路４１ａ及び大パルス幅検出回路４１ｂは、クロックTCLKのパルス幅が規定値より小さい場合と大きい場合をそれぞれ検出して、クロックTCLKのパルス幅が規定値より小さいと、小パルス幅検出回路４１ａが、エラー信号をＯＲ回路４７に出力し、クロックのパルス幅が規定値より大きいと、大パルス幅検出回路４１ｂが、エラー信号をＯＲ回路４７に出力する。
【００３１】
小パルス周期検出回路４２ａ及び大パルス周期検出回路４２ｂは、クロックTCLKのパルス周期が規定値より小さい場合と大きい場合をそれぞれ検出して、クロックTCLKのパルス周期が規定値より小さいと、小パルス周期検出回路４２ａが、エラー信号をＯＲ回路４７に出力し、クロックTCLKのパルス周期が規定値より大きいと、大パルス周期検出回路４２ｂが、エラー信号をＯＲ回路４７に出力する。
【００３２】
小パルス周波数検出回路４３ａ及び大パルス周波数検出回路４３ｂは、クロックTCLKのパルス周波数が規定値より小さい場合と大きい場合をそれぞれ検出して、クロックTCLKのパルス周波数が規定値より小さいと、小パルス周波数検出回路４３ａが、エラー信号をＯＲ回路４７に出力し、クロックTCLKのパルス周波数が規定値より大きいと、大パルス周波数検出回路４３ｂが、エラー信号をＯＲ回路４７に出力する。
【００３３】
パルス数不一致検出回路４４は、クロックTCLKのパルス数が規定値から外れているか否かを検出して、クロックTCLKのパルス数が規定値から外れていると、エラー信号をＯＲ回路４７に出力する。
【００３４】
小デューティ比検出回路４５ａ及び大デューティ比検出回路４５ｂは、クロックTCLKのパルスのデューティ比が規定値より小さい場合と大きい場合をそれぞれ検出して、クロックTCLKのパルスデューティ比が規定値より小さいと、小デューティ比検出回路４５ａが、エラー信号をＯＲ回路４７に出力し、クロックTCLKのパルスデューティ比が規定値より大きいと、大デューティ比検出回路４５ｂが、エラー信号をＯＲ回路４７に出力する。
【００３５】
電圧レベル異常検出回路４６は、クロックTCLKの電圧レベルが、規定値範囲外であるか否かを検出して、クロックTCLKの電圧レベルが規定値範囲外であると、エラー信号をＯＲ回路４７に出力する。
【００３６】
ＯＲ回路４７は、少なくとも小パルス幅検出回路４１ａ、大パルス幅検出回路４１ｂ、小パルス周期検出回路４２ａ、大パルス周期検出回路４２ｂ、小パルス周波数検出回路４３ａ、大パルス周波数検出回路４３ｂ、パルス数不一致検出回路４４、小デューティ比検出回路４５ａ、大デューティ比検出回路４５ｂ及び電圧レベル異常検出回路４６のいずれかからエラー信号が入力されると、エラー信号TCLK_ERRORを、図５に示したＯＲ回路２６に出力する。
【００３７】
ＲＣＬＫ不正パルス検出回路２３は、上述のように、ＴＣＬＫ不正パルス検出回路２４と同様の構成であり、クロックRCLKも、クロックTCLKと同様に、予め設定されている規定値のパルス幅、パルス周期、パルス周波数、パルス数、デューティ比及び電圧レベルを有したクロックパルスである。ＲＣＬＫ不正パルス検出回路２３は、クロックRCLKのパルス幅、パルス周期、パルス周波数、パルス数、デューティヒ及び電圧レベルが、規定値であるか否かを検出して、ノイズ等の影響の有無を検出し、規定値から外れているか、規定の範囲外であると、エラー信号RCLK_ERRORをＯＲ回路２６に出力する。
【００３８】
また、スレーブエラー出力回路２２のＴＸＤ不正パルス検出回路２５及びマスターエラー出力回路１２のＲＸＤ不正パルス検出回路１３は、図７にＴＸＤ不正パルス検出回路２５について示すように回路構成されており、ＲＸＤ不正パルス検出回路１３についても同様の構成である。
【００３９】
ＴＸＤ不正パルス検出回路２５は、図７に示すように、小パルス幅検出回路５１ａ、大パルス幅検出回路５１ｂ、小パルス周期検出回路５２ａ、大パルス周期検出回路５２ｂ、小パルス周波数検出回路５３ａ、大パルス周波数検出回路５３ｂ、電圧レベル異常検出回路５４及びＯＲ回路５５を備えており、小パルス幅検出回路５１ａ、大パルス幅検出回路５１ｂ、小パルス周期検出回路５２ａ、大パルス周期検出回路５２ｂ、小パルス周波数検出回路５３ａ、大パルス周波数検出回路５３ｂ及び電圧レベル異常検出回路５４は、データ線３１に接続されていてデータ信号TXDが入力される。
【００４０】
そして、データ信号TXDは、予め設定されている規定値のパルス幅、パルス周期、パルス周波数及び電圧レベルを有したデータパルスであり、ＴＸＤ不正パルス検出回路２５は、このデータ信号TXDのパルス幅、パルス周期、パルス周波数及び電圧レベルが、規定値であるか否か、または、規定の範囲内であるか否かを検出して、ノイズ等の影響の有無を検出する。
【００４１】
小パルス幅検出回路５１ａ及び大パルス幅検出回路５１ｂは、データ信号TXDのパルス幅が規定値より小さい場合と大きい場合をそれぞれ検出して、データ信号TXDのパルス幅が規定値より小さいと、小パルス幅検出回路５１ａが、エラー信号をＯＲ回路５５に出力し、データ信号TXDのパルス幅が規定値より大きいと、大パルス幅検出回路５１ｂが、エラー信号をＯＲ回路５５に出力する。
【００４２】
小パルス周期検出回路５２ａ及び大パルス周期検出回路５２ｂは、データ信号TXDのパルス周期が規定値より小さい場合と大きい場合をそれぞれ検出して、データ信号TXDのパルス周期が規定値より小さいと、小パルス周期検出回路５２ａが、エラー信号をＯＲ回路５５に出力し、データ信号TXDのパルス周期が規定値より大きいと、大パルス周期検出回路５２ｂが、エラー信号をＯＲ回路５５に出力する。
【００４３】
小パルス周波数検出回路５３ａ及び大パルス周波数検出回路５３ｂは、データ信号TXDのパルス周波数が規定値より小さい場合と大きい場合をそれぞれ検出して、データ信号TXDのパルス周波数が規定値より小さいと、小パルス周波数検出回路５３ａが、エラー信号をＯＲ回路５５に出力し、データ信号TXDのパルス周波数が規定値より大きいと、大パルス周波数検出回路５３ｂが、エラー信号をＯＲ回路５５に出力する。
【００４４】
電圧レベル異常検出回路５４は、データ信号TXDの電圧レベルが、規定値範囲外であるか否かを検出して、データ信号TXDの電圧レベルが規定値範囲外であると、エラー信号をＯＲ回路５５に出力する。
【００４５】
ＯＲ回路５５は、少なくとも小パルス幅検出回路５１ａ、大パルス幅検出回路５１ｂ、小パルス周期検出回路５２ａ、大パルス周期検出回路５２ｂ、小パルス周波数検出回路５３ａ、大パルス周波数検出回路５３ｂ及び電圧レベル異常検出回路５４のいずれかからエラー信号が入力されると、エラー信号TXD_ERRORを、図５に示したＯＲ回路２６に出力する。
【００４６】
ＲＸＤ不正パルス検出回路１３は、上述のように、ＴＸＤ不正パルス検出回路２５と同様の構成であり、データ信号RXDも、データ信号TXDと同様に、予め設定されている規定値のパルス幅、パルス周期、パルス周波数及び電圧レベルを有したデータパルスである。ＲＸＤ不正パルス検出回路１３は、データ信号RXDのパルス幅、パルス周期、パルス周波数及び電圧レベルが、規定値であるか否かを検出して、ノイズ等の影響の有無を検出し、規定値から外れていると、エラー信号RXD_ERRORをマスターエラー出力回路１２のＯＲ回路１５に出力する。
【００４７】
ＲＥＱ不正パルス検出回路１４は、図８に示すように、小パルス幅検出回路６１ａ、大パルス幅検出回路６１ｂ、電圧レベル異常検出回路６２及びＯＲ回路６３を備えており、小パルス幅検出回路６１ａ、大パルス幅検出回路６１ｂ及び電圧レベル異常検出回路６２は、リクエスト線３５に接続されていてリクエストREQが入力される。
【００４８】
そして、リクエストREQは、予め設定されている規定値のパルス幅及び電圧レベルを有したパルスであり、ＲＥＱ不正パルス検出回路１４は、このリクエストREQのパルス幅、パルス周期及び電圧レベルが、規定値であるか否か、または、規定の範囲内であるか否かを検出して、ノイズ等の影響の有無を検出する。
【００４９】
小パルス幅検出回路６１ａ及び大パルス幅検出回路６１ｂは、リクエストREQのパルス幅が規定値より小さい場合と大きい場合をそれぞれ検出して、リクエストREQのパルス幅が規定値より小さいと、小パルス幅検出回路６１ａが、エラー信号をＯＲ回路６３に出力し、リクエストREQのパルス幅が規定値より大きいと、大パルス幅検出回路６１ｂが、エラー信号をＯＲ回路６３に出力する。
【００５０】
電圧レベル異常検出回路６２は、リクエストREQの電圧レベルが、規定値範囲外であるか否かを検出して、リクエストREQの電圧レベルが規定値範囲外であると、エラー信号をＯＲ回路６３に出力する。
【００５１】
ＯＲ回路６３は、少なくとも小パルス幅検出回路６１ａ、大パルス幅検出回路６１ｂ及び電圧レベル異常検出回路６２のいずれかからエラー信号が入力されると、エラー信号REQ_ERRORを、図４に示したＯＲ回路１５に出力する。
【００５２】
画像処理装置１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Versatile Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の通信制御方法を実行する通信制御プログラムを読み込んでＲＯＭ等の不揮発性メモリに導入することで、後述するノイズ等の影響によってデバイス１０、２０間での信号にエラーが発生による影響を防止する通信制御方法を実行する画像処理装置として構築されている。この通信制御プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
【００５３】
次に、本実施例の作用について説明する。本実施例の画像処理装置１は、デバイス間のクロック信号及びデータ信号へのノイズの影響を防止する。
【００５４】
画像処理装置１は、マスターデバイス１０とスレーブデバイス２０との間で、データを授受して、画像データに対して各種画像処理を施す。
【００５５】
このマスターデバイス１０とスレーブデバイス２０とは、データ線３１、クロック線３２、データ線３３、クロック線３４及びリクエスト線３５で接続されており、マスターデバイス１０とスレーブデバイス２０は、マスターデバイス１０からスレーブデバイス２０へデータ送信を行なうときには、図２に示したように、マスターデバイス１０からクロック線３２を用いてクロックTCLKをスレーブデバイス２０に送信するとともに、このクロック線TCLKに同期させてデータ線３１を用いてデータを送信する。また、マスターデバイス１０とスレーブデバイス２０は、スレーブデバイス２０からマスターデバイス１０へデータ送信を行うときには、図３に示したように、まず、スレーブデバイス２０が、リクエスト線３５を用いてリクエストREQをアサート（Low→High）して、マスターデバイス１０が、リクエストREQのアサートを検知すると、クロック線３４を用いてクロックRCLKをスレーブデバイス２０へ送出し、スレーブデバイス２０が、クロックRCLKに同期させて、データ線３３を用いてデータRXDをマスターデバイス１０へ送信する。
【００５６】
すなわち、画像処理装置１は、スレーブデバイス２０側の入力信号が、データ信号TXD及び２つのクロックTCLK、クロックRCLKの３つであり、マスターデバイス１０側の入力信号が、データ信号RXDとリクエストREQの２つである。
【００５７】
ところが、マスターデバイス１０からスレーブデバイス２０へのデータ信号TXDと２つのクロックTCLK、クロックRCLKの及びスレーブデバイス２０からマスターデバイス１０へのデータ信号RXDとリクエストREQのうち、少なくともいずれかに、ノイズ等の影響があってエラーが発生すると、データ転送を正常に行うことができない。
【００５８】
そこで、本実施例の画像処理装置１は、マスターデバイス１０が、マスターエラー出力回路１２を備え、スレーブデバイス２０からのデータ信号RXDとリクエストREQにエラーが発生しているか否かを、マスターエラー出力回路１２のＲＸＤ不正パルス検出回路１３とＲＥＱ不正パルス検出回路１４によって検出して、データ信号RXDとリクエストREQのいずれかにエラーがあると、マスターエラー出力回路１２のＯＲ回路１５からエラー信号ERRORをマスターＣＰＵ１１に出力する。
【００５９】
そして、ＲＸＤ不正パルス検出回路１３は、図７に示したＴＸＤ不正パルス検出回路２５と同様に、データ信号RXDのパルス幅、パルス周期、パルス周波数及び電圧レベルにエラーがあるか否かを検出して、データ信号RXDのパルス幅、パルス周期、パルス周波数及び電圧レベルの１つでもエラーがあると、エラー信号RXD_ERRORをＯＲ回路１５に出力する。また、ＲＥＱ不正パルス検出回路１４は、図８に示したように、リクエストREQのパルス幅と電圧レベルにエラーがあるか否かを、小パルス幅検出回路６１ａ、大パルス幅検出回路６１ｂ、電圧レベル異常検出回路６２によって検出して、リクエストREQのパルス幅と電圧レベルに異常の１つでもエラーがあると、ＯＲ回路６３からエラー信号REQ_ERRORをＯＲ回路１５に出力する。
【００６０】
ＯＲ回路１５は、ＲＸＤ不正パルス検出回路１３からのエラー信号RXD_ERRORとＲＥＱ不正パルス検出回路１４からのエラー信号REQ_ERRORのうち、少なくともいずれかが入力されると、エラー信号ERRORをマスターＣＰＵ１１に出力する。
【００６１】
マスターＣＰＵ１１は、マスターエラー出力回路１２からエラー信号ERRORが入力されると、割込処理を実行し、その時点の受信データの破棄とスレーブデバイス２０に対してデータの再送要求を実行する。
【００６２】
したがって、マスターデバイス１０は、スレーブデバイス２０からのデータ信号RXDとリクエストREQのうち、少なくともいずれかに、ノイズ等によってエラーが発生すると、その時点で、受信データを破棄して、データの再送要求を行うことができ、誤った通信を回避することができる。
【００６３】
また、画像処理装置１は、スレーブデバイス２０が、スレーブエラー出力回路２２を備え、マスターデバイス１０からの２つのクロックTCLK、クロックRCLKとデータ信号TXDにエラーが発生しているか否かを、スレーブエラー出力回路２２のＲＣＬＫ不正パルス検出回路２３、ＴＣＬＫ不正パルス検出回路２４及びＴＸＤ不正パルス検出回路２５によって検出して、クロックTCLK、クロックRCLK及びデータ信号のいずれかにエラーがあると、スレーブエラー出力回路２２のＯＲ回路２６からエラー信号ERRORをスレーブＣＰＵ２１に出力する。
【００６４】
そして、ＲＣＬＫ不正パルス検出回路２３は、図６にＴＣＬＫ不正パルス検出回路２４について示したように、クロックRCLKのパルス幅、パルス周期、パルス周波数、パルス数、デューティ比及び電圧レベルにエラーがあるか否かを検出して、クロックRCLKのパルス幅、パルス周期、パルス周波数、パルス数、デューティ比及び電圧レベルの１つでもエラーがあると、エラー信号RCLK_ERRORをＯＲ回路２６に出力する。また、ＴＣＬＫ不正パルス検出回路２４は、図６に示したように、クロックTCLKのパルス幅、パルス周期、パルス周波数、パルス数、デューティ比及び電圧レベルにエラーがあるか否かを検出して、クロックTCLKのパルス幅、パルス周期、パルス周波数、パルス数、デューティ比及び電圧レベルの１つでもエラーがあると、エラー信号TCLK_ERRORをＯＲ回路２６に出力する。さらに、ＴＸＤ不正パルス検出回路２５は、図７に示したように、データ信号TXDのパルス幅、パルス周期、パルス周波数及び電圧レベルにエラーがあるか否かを検出して、データ信号TXDのパルス幅、パルス周期、パルス周波数及び電圧レベルの１つでもエラーがあると、エラー信号TXD_ERRORをＯＲ回路２６に出力する。
【００６５】
ＯＲ回路２６は、ＲＣＬＫ不正パルス検出回路２３からのエラー信号RCLK_ERROR、ＴＣＬＫ不正パルス検出回路２４からのエラー信号TCLK_ERROR及びＴＸＤ不正パルス検出回路２５からのエラー信号TXD_ERRORのうち、少なくともいずれかが入力されると、エラー信号ERRORをスレーブＣＰＵ２１に出力する。
【００６６】
スレーブＣＰＵ２１は、スレーブエラー出力回路２２からエラー信号ERRORが入力されると、割込処理を実行し、その時点の受信データの破棄とマスターデバイス１０に対してデータの再送要求を実行する。
【００６７】
したがって、スレーブデバイス２０は、マスターデバイス１０からのクロックTCLK、クロックRCLK及びデータ信号TXDのうち、少なくともいずれかに、ノイズ等によってエラーが発生すると、その時点で、受信データを破棄して、データの再送要求を行うことができ、誤った通信を回避することができる。
【００６８】
このように、本実施例の画像処理装置１は、マスターデバイス１０とスレーブデバイス２０との間に接続されてクロック信号であるクロックTCLK、クロックRCLKを授受するクロック信号線であるクロック線３２、クロック線３４と、マスターデバイス１０とスレーブデバイス２０間に接続されてクロックTCLK、クロックRCLKに同期してデータ信号であるデータ信号TXD、データ信号RXD及びリクエストREQを授受するデータ信号線であるデータ線３１、データ線３３及びリクエスト線３５と、前記クロック線３２、クロック線３４と前記データ線３１、データ線３３及びリクエスト線３５のうち少なくともいずれかの信号線に接続され、該信号線を通して授受される前記クロックTCLK、クロックRCLKまたは／及び前記データ信号TXD、データ信号RXD及びリクエストREQの不正状態であるエラー状態を検出する不正状態検出手段であるマスターエラー出力回路１２、スレーブエラー出力回路２２と、前記マスターエラー出力回路１２、スレーブエラー出力回路２２が前記クロックTCLK、クロックRCLKまたは／及び前記データ信号TXD、データ信号RXD及びリクエストREQのエラー状態を検出すると、エラー状態となっている該クロックTCLK、クロックRCLKに同期する該データ信号TXD、データ信号RXD及びリクエストREQまたはエラー状態となっている該データ信号TXD、データ信号RXD及びリクエストREQを破棄するとともに、該データ信号の送信側にクロック信号及びデータ信号の再送信を要求する信号制御手段であるマスターＣＰＵ１１、スレーブＣＰＵ２１と、を備えている。
【００６９】
したがって、クロック同期シリアル通信のクロック線３２、クロック線３４やデータ線３１、データ線３３及びリクエスト線３５にノイズ等が混入して信号状態がエラー状態となった場合に、リアルタイムで割込み信号を出力して、データの破棄及びクロックとデータの再送要求等の制御を行うことができ、デバイス間のクロック信号及びデータ信号へのノイズの影響を防止することができる。
【００７０】
また、本実施例の画像処理装置１は、マスターデバイス１０とスレーブデバイス２０との間に接続されているクロック信号線であるクロック線３２、クロック線３４を通してクロック信号であるクロックTCLK、クロックRCLKを授受するクロック信号通信処理ステップと、マスターデバイス１０とスレーブデバイス２０との間に接続されたデータ信号線であるデータ線３１、データ線３３及びリクエスト線３５を通してクロックTCLK、クロックRCLKに同期してデータ信号であるデータ信号TXD、データ信号RXD及びリクエストREQを授受するデータ信号通信処理ステップと、前記クロック線３２、クロック線３４と前記データ線３１、データ線３３及びリクエスト線３５のうち少なくともいずれかの信号線を通して授受される前記クロックTCLK、クロックRCLKまたは／及び前記データ信号TXD、データ信号RXD及びリクエストREQの不正状態であるエラー状態を検出する不正状態検出処理ステップと、前記不正状態検出処理ステップで前記クロックTCLK、クロックRCLKまたは／及び前記データ信号TXD、データ信号RXD及びリクエストREQのエラー状態が検出されると、エラー状態となっている該クロックTCLK、クロックRCLKに同期する該データ信号TXD、データ信号RXD及びリクエストREQまたはエラー状態となっている該データ信号TXD、データ信号RXD及びリクエストREQを破棄するとともに、該データ信号の送信側にクロック信号及びデータ信号の再送信を要求する信号制御処理ステップと、を有している通信制御方法を実行している。
【００７１】
したがって、クロック同期シリアル通信のクロック線３２、クロック線３４やデータ線３１、データ線３３及びリクエスト線３５にノイズ等が混入して信号状態がエラー状態となった場合に、リアルタイムで割込み信号を出力して、データの破棄及びクロックとデータの再送要求等の制御を行うことができ、デバイス間のクロック信号及びデータ信号へのノイズの影響を防止することができる。
【００７２】
さらに、本実施例の画像処理装置１は、コンピュータに、マスターデバイス１０とスレーブデバイス２０との間に接続されているクロック信号線であるクロック線３２、クロック線３４を通してクロック信号であるクロックTCLK、クロックRCLKを授受するクロック信号通信処理と、マスターデバイス１０とスレーブデバイス２０との間に接続されたデータ信号線であるデータ線３１、データ線３３及びリクエスト線３５を通してクロックTCLK、クロックRCLKに同期してデータ信号であるデータ信号TXD、データ信号RXD及びリクエストREQを授受するデータ信号通信処理と、前記クロック線３２、クロック線３４と前記データ線３１、データ線３３及びリクエスト線３５のうち少なくともいずれかの信号線を通して授受される前記クロックTCLK、クロックRCLKまたは／及び前記データ信号TXD、データ信号RXD及びリクエストREQの不正状態であるエラー状態を検出する不正状態検出処理と、前記不正状態検出処理で前記クロックTCLK、クロックRCLKまたは／及び前記データ信号TXD、データ信号RXD及びリクエストREQのエラー状態が検出されると、エラー状態となっている該クロックTCLK、クロックRCLKに同期する該データ信号TXD、データ信号RXD及びリクエストREQまたはエラー状態となっている該データ信号TXD、データ信号RXD及びリクエストREQを破棄するとともに、該データ信号の送信側にクロック信号及びデータ信号の再送信を要求する信号制御処理と、を実行させる通信制御プログラムを搭載している。
【００７３】
したがって、クロック同期シリアル通信のクロック線３２、クロック線３４やデータ線３１、データ線３３及びリクエスト線３５にノイズ等が混入して信号状態がエラー状態となった場合に、リアルタイムで割込み信号を出力して、データの破棄及びクロックとデータの再送要求等の制御を行うことができ、デバイス間のクロック信号及びデータ信号へのノイズの影響を防止することができる。
【００７４】
また、本実施例の画像処理装置１は、マスターエラー出力回路１２、スレーブエラー出力回路２２が、前記クロック信号であるクロックTCLK、クロックRCLKと前記データ信号であるデータ信号TXD、データ信号RXD及びリクエストREQのうち、いずれかの信号における信号幅、信号周期、信号周波数、所定期間内の信号数、該信号のデューティ比及び信号レベルのうち、少なくともいずれか１つ以上が所定の規定値を外れていることを、エラー状態（不正状態）として検出している。
【００７５】
したがって、クロック信号とデータ信号のエラー状態を正確にかつ確実に検出することができ、デバイス間のクロック信号及びデータ信号へのノイズの影響をより一層確実に防止することができる。
【００７６】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００７７】
１  画像処理装置
１０  マスターデバイス
１１  マスターＣＰＵ
１２  マスターエラー出力回路
１３  ＲＸＤ不正パルス検出回路
１４  ＲＥＱ不正パルス検出回路
１５  ＯＲ回路
２０  スレーブデバイス
２１  スレーブＣＰＵ
２２  スレーブエラー出力回路
２３  ＲＣＬＫ不正パルス検出回路
２４  ＴＣＬＫ不正パルス検出回路
２５  ＴＸＤ不正パルス検出回路
２６  ＯＲ回路
３１  データ線
３２  クロック線
３３  データ線
３４  クロック線
３５  リクエスト線
４１ａ  小パルス幅検出回路
４１ｂ  大パルス幅検出回路
４２ａ  小パルス周期検出回路
４２ｂ  大パルス周期検出回路
４３ａ  小パルス周波数検出回路
４３ｂ  大パルス周波数検出回路
４４  パルス数不一致検出回路
４５ａ  小デューティ比検出回路
４５ｂ  大デューティ比検出回路
４６  電圧レベル異常検出回路
４７  ＯＲ回路
５１ａ  小パルス幅検出回路
５１ｂ  大パルス幅検出回路
５２ａ  小パルス周期検出回路
５２ｂ  大パルス周期検出回路
５３ａ  小パルス周波数検出回路
５３ｂ  大パルス周波数検出回路
５４  電圧レベル異常検出回路
５５  ＯＲ回路
６１ａ  小パルス幅検出回路
６１ｂ  大パルス幅検出回路
６２  電圧レベル異常検出回路
６３  ＯＲ回路
TCLK、RCLK  クロック
REQ  リクエスト
TXD、RXDデータ
【先行技術文献】
【特許文献】
【００７８】
【特許文献１】特開２００１−３１８８８２号公報
【図１】
2013186695.tif 000003
【図２】
2013186695.tif 000004
【図３】
2013186695.tif 000005
【図４】
2013186695.tif 000006
【図５】
2013186695.tif 000007
【図６】
2013186695.tif 000008
【図７】
2013186695.tif 000009
【図８】
2013186695.tif 000010