(57)【要約】【課題】コルピッツ回路を用いて５ＧＨｚ以上の周波数帯域で出力周波数を調整するように構成された電圧制御発振器において、出力周波数の可変幅（調整幅）の劣化（低下）を抑えながら、良好な位相雑音特性を持つ電圧制御発振器を提供すること。【解決手段】ベース基板５に、トランジスタ２１のベース端子と共振部１のコンデンサ１２との間に接続される主伝送線路６を設ける。また、この主伝送線路６と結合して当該主伝送線路６との間に奇モードインピーダンス及び偶モードインピーダンスが各々発生するように、一端側及び他端側が夫々入力端子１６及び接地ポート８に接続される補助伝送線路７を設ける。そして、これら主伝送線路６及び補助伝送線路７により共振部１のインダクタンス素子１１を構成する。【選択図】図１
2013255111.tif 000002
【特許請求の範囲】
【請求項１】
入力端子を介して入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子及びインダクタンス素子を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部にベース端子が接続された増幅用のトランジスタと、
前記トランジスタのベース端子とアースとの間に互いに直列に接続されると共に、その間が前記トランジスタのエミッタ端子に接続された第１及び第２の容量素子と、を備え、制御電圧に応じて５ＧＨｚ以上の周波数帯域で出力周波数を調整する電圧制御発振器において、
前記インダクタンス素子は、
前記トランジスタのベース端子と前記可変容量素子との間に接続された主伝送線路と、
前記主伝送線路と結合することによって当該主伝送線路との間に奇モードインピーダンス及び偶モードインピーダンスが各々発生するように、一端側及び他端側が夫々第１のポート及び第２のポートに接続された補助伝送線路と、を備え、
前記第２のポートは、前記主伝送線路に対して電気的に絶縁されていることを特徴とする電圧制御発振器。
【請求項２】
前記主伝送線路及び前記補助伝送線路は、位相雑音がマイナス１１０デシベル以下となるように、奇モードインピーダンス及び偶モードインピーダンスが各々設定されていることを特徴とする請求項１に記載の電圧制御発振器。
【請求項３】
前記主伝送線路及び前記補助伝送線路の各々の線路長は、前記共振部の可変帯域内における周波数に対応する波長または、前記可変帯域よりも高い周波数に対応する波長をλとすると、λ／４に設定されていることを特徴とする請求項１または２に記載の電圧制御発振器。
【請求項４】
前記主伝送線路及び前記補助伝送線路には、前記トランジスタから見た時におけるこれら主伝送線路と補助伝送線路との間の位相をずらすためのバリキャップダイオードが各々設けられていることを特徴とする請求項１ないし３のいずれか一つに記載の電圧制御発振器。
【請求項５】
前記第１のポートは、前記入力端子を兼用していることを特徴とする請求項１ないし４のいずれか一つに記載の電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コルピッツ回路を用いた電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）に関する。
【背景技術】
【０００２】
電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）は、例えば図２８に示すように、制御電圧に応じて静電容量が変化するバリキャップダイオードＶＤと、インダクタンス素子Ｌ及び容量素子（コンデンサ）Ｃを含む共振部１００と、増幅部であるトランジスタ１０１と、２つのコンデンサＣ２００、Ｃ２０１からなる帰還部１０２と、を備えたコルピッツ回路を用いた構成が知られている。このＶＣＯでは、前記制御電圧を変化させることにより、バリキャップダイオードＶＤを介して共振部１００における発振周波数が調整される。そして、共振部１００において発生した周波数信号がトランジスタ１０１により増幅されて、帰還部１０２を介して共振部１００に帰還するように、これら共振部１００、トランジスタ１０１及び帰還部１０２により発振ループが構成されている。図２８中１０３は入力端子、１０４はバッファアンプであり、１０５は発振出力が取り出される端子部である。
【０００３】
既述のインダクタンス素子Ｌや容量素子Ｃ、トランジスタ１０１などに対応する電子部品は、例えばアルミナ（Ａｌ2Ｏ3）などのベース基板上に搭載され、例えば当該ベース基板上あるいはベース基板の内部を引き回された導電路を介して、図２８の電気回路をなすように互いに電気的に接続されることになる。
【０００４】
このようなＶＣＯにおいて、発振周波数を例えば５ＧＨｚ以上まで高くしようとすると、即ちこのようなＶＣＯを５ＧＨｚ以上もの高周波数帯域で駆動しようとすると、前記導電路などの浮遊容量や寄生インダクタンスの影響が顕著になるので、バリキャップダイオードＶＤにおける容量値の可変幅は、発振周波数が例えば５ＧＨｚ以下の場合よりも小さくなる。そのため、５ＧＨｚ以上の周波数帯におけるＶＣＯの発振周波数の可変幅は、比帯域（発振周波数の可変幅÷当該可変幅内における中心周波数×１００）で見た時に１０〜２０％程度と極めて狭帯域になってしまう。一方、５ＧＨｚ以上もの高周波帯域において、ＶＣＯに広い可変幅を持たせながら、即ちＶＣＯの可変幅の劣化を抑えながら、良好な（低い）位相雑音特性が得られるように既述のインダクタンス素子Ｌを構成しようとすると、当該インダクタンス素子Ｌは非常に小さなインダクタンス値及び高いＱ値を持つ必要があるので、このような特性を持つＶＣＯを得ることは非常に困難である。  
特許文献１、２には、差動容量素子や共振回路について記載されているが、既述の課題については検討されていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１５９２８０
【特許文献２】特開平９−３２６６１２
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、コルピッツ回路を用いて５ＧＨｚ以上の周波数帯域で出力周波数を調整するように構成された電圧制御発振器において、出力周波数の可変幅（調整幅）の劣化（低下）を抑えながら、良好な位相雑音特性を持つ電圧制御発振器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の電圧制御発振器は、
入力端子を介して入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子及びインダクタンス素子を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部にベース端子が接続された増幅用のトランジスタと、
前記トランジスタのベース端子とアースとの間に互いに直列に接続されると共に、その間が前記トランジスタのエミッタ端子に接続された第１及び第２の容量素子と、を備え、制御電圧に応じて５ＧＨｚ以上の周波数帯域で出力周波数を調整する電圧制御発振器において、
前記インダクタンス素子は、
前記トランジスタのベース端子と前記可変容量素子との間に接続された主伝送線路と、
前記主伝送線路と結合することによって当該主伝送線路との間に奇モードインピーダンス及び偶モードインピーダンスが各々発生するように、一端側及び他端側が夫々第１のポート及び第２のポートに接続された補助伝送線路と、を備え、
前記第２のポートは、前記主伝送線路に対して電気的に絶縁されていることを特徴とする。
【０００８】
前記電圧制御発振器は、以下のように構成しても良い。前記主伝送線路及び前記補助伝送線路は、位相雑音がマイナス１１０デシベル以下となるように、奇モードインピーダンス及び偶モードインピーダンスが各々設定されている構成。前記主伝送線路及び前記補助伝送線路の各々の線路長は、前記共振部の可変帯域内における周波数に対応する波長または、前記可変帯域よりも高い周波数に対応する波長をλとすると、λ／４に設定されている構成。前記主伝送線路及び前記補助伝送線路には、前記トランジスタから見た時におけるこれら主伝送線路と補助伝送線路との間の位相をずらすためのバリキャップダイオードが各々設けられている構成。前記第１のポートは、前記入力端子を兼用している構成。
【発明の効果】
【０００９】
本発明は、コルピッツ回路を用いて５ＧＨｚ以上の周波数帯域で出力周波数を調整する電圧制御発振器において、増幅用のトランジスタのベース端子と共振部の可変容量素子との間に接続される主伝送線路を設けている。また、この主伝送線路と結合して当該主伝送線路との間に奇モードインピーダンス及び偶モードインピーダンスが各々発生するように、一端側及び他端側が夫々第１のポート及び第２のポートに接続される補助伝送線路を設けている。そして、これら主伝送線路及び補助伝送線路により共振部のインダクタンス素子を構成している。そのため、出力周波数の可変幅（調整幅）の劣化（低下）を抑えながら、良好な位相雑音特性を持つ電圧制御発振器を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明のＶＣＯの一例を示す電気回路図である。
【図２】前記ＶＣＯの概観を示す斜視図である。
【図３】前記ＶＣＯを示す縦断面図である。
【図４】前記ＶＣＯにおける結合線路を示す斜視図である。
【図５】前記結合線路の電界分布を示す模式図である。
【図６】前記結合線路のインピーダンスの計算手法の一例を示す模式図である。
【図７】前記ＶＣＯの特性を示す特性図である。
【図８】前記ＶＣＯの特性を示す特性図である。
【図９】前記ＶＣＯの特性を示す特性図である。
【図１０】前記ＶＣＯの特性上の構成を示す回路図である。
【図１１】前記ＶＣＯの特性を示す特性図である。
【図１２】前記ＶＣＯの特性を示す特性図である。
【図１３】前記ＶＣＯの特性を示す特性図である。
【図１４】前記ＶＣＯの特性を示す特性図である。
【図１５】前記ＶＣＯの特性を示す特性図である。
【図１６】前記ＶＣＯの特性を示す特性図である。
【図１７】前記ＶＣＯの特性を示す特性図である。
【図１８】前記ＶＣＯの特性を示す特性図である。
【図１９】前記ＶＣＯの特性を示す特性図である。
【図２０】シミュレーションに用いたＶＣＯを示す電気回路図である。
【図２１】前記ＶＣＯの特性を示す特性図である。
【図２２】前記ＶＣＯの特性を示す特性図である。
【図２３】シミュレーションに用いたＶＣＯを示す電気回路図である。
【図２４】前記ＶＣＯの特性を示す特性図である。
【図２５】前記ＶＣＯの特性を示す特性図である。
【図２６】本発明のＶＣＯの他の例を示す電気回路図である。
【図２７】本発明のＶＣＯの他の例を示す電気回路図である。
【図２８】従来のＶＣＯを示す電気回路図である。
【発明を実施するための形態】
【００１１】
［ＶＣＯの回路構成］
本発明の電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）の実施の形態の一例について、始めに回路構成の概略について図１を参照して説明する。このＶＣＯは、５ＧＨｚ以上の帯域この例ではオクターブの周波数（例えば５〜１０ＧＨｚ、６〜１２ＧＨｚあるいは７〜１４ＧＨｚなど）にて出力周波数を調整できるように構成されたコルピッツ回路を用いている。具体的には、このＶＣＯは、図１に示すように、共振部１と、増幅部であるトランジスタ２１と、２つのコンデンサ２２、２３からなる帰還部２と、を備えている。この共振部１は、制御電圧に応じて容量値が調整される可変容量素子である第１のバリキャップダイオード１３、インダクタンス素子１１及び容量素子（コンデンサ）１２を備え、第１のバリキャップダイオード１３の容量値により共振点が変化するように構成されている。そして、後で詳述するように、主伝送線路６及び補助伝送線路７により前記インダクタンス素子１１を構成することによって、可変容量素子（第１のバリキャップダイオード１３）に代えて、いわば可変インダクタンス素子を用いたコルピッツ回路により出力周波数を調整している。図１中１６は制御電圧用が入力される入力端子であり、１７はＶＣＯの出力信号が取り出される出力端子である。
【００１２】
次に、ＶＣＯの回路構成について詳述する。共振部１は、インダクタンス素子１１とコンデンサ１２との直列共振用の直列回路を備えており、この直列回路のコンデンサ１２側がトランジスタ２１のベース端子に接続され、インダクタンス素子１１側が入力端子１６に接続されている。このインダクタンス素子１１は、後述するように、各々ある長さ寸法及び幅寸法となるように形成された金属膜である主伝送線路６と補助伝送線路７とを備えている。主伝送線路６は、コンデンサ１２と入力端子１６との間に直列に配置されている。補助伝送線路７は、図５に模式的に示すように、この主伝送線路６と結合して、当該主伝送線路６との間に奇モードインピーダンス及び偶モードインピーダンスが各々発生するように配置されている。即ち、補助伝送線路７は、第１のポートをなす入力端子１６と第２のポートをなす接地ポート８との間に直列に設けられると共に、主伝送線路６に近接配置されている。従って、接地ポート８は、主伝送線路６から電気的に絶縁されている。これら主伝送線路６及び補助伝送線路７により結合線路が構成される。伝送線路６、７の各寸法やレイアウトについては、後で説明する。
【００１３】
入力端子１６と主伝送線路６との間（詳しくは主伝送線路６と補助伝送線路７との間の接続点よりも主伝送線路６側の部位）には、可変容量素子である第１のバリキャップダイオード１３が並列に接続されている。この第１のバリキャップダイオード１３と主伝送線路６との間には、直流信号をカットするためのコンデンサＣ１が配置されている。また、主伝送線路６及び補助伝送線路７の接続点よりも補助伝送線路７側の部位（入力端子１６と補助伝送線路７との間）には、第２のバリキャップダイオード１４が並列に接続されており、この第２のバリキャップダイオード１４と補助伝送線路７との間には、直流信号をカットするためのコンデンサＣ２が接続されている。この例では、これら主伝送線路６及び補助伝送線路７は、各々の長さ方向における両端部のうちダイオード１３、１４側の端部が互いに対向するように配置されている。言い換えると、ダイオード１３は、これら伝送線路６、７の形成された領域を介してダイオード１４に臨むように配置されている。従って、後述のトランジスタ２１から見た時に、主伝送線路６と補助伝送線路７との間の位相（Ｌ成分であるか、Ｃ成分であるか）がずれている（変化している）ことになる。図１中Ｌはインダクタンス素子、Ｃはコンデンサ、Ｒは抵抗である。尚、共振部１は、バリキャップダイオードとインダクタンス素子とを直列に接続して、この直列回路の直列共振周波数により発振周波数が決まる回路構成であっても良い。
【００１４】
共振部１におけるコンデンサ１２の後段側には、既述のＮＰＮ型トランジスタ２１が配置されており、このトランジスタ２１のベース端子には、当該トランジスタ２１を駆動するための電源部３０が接続されている。そして、電源部３０からトランジスタ２１のベース端子に供給する分圧を調整するために、この電源部３０とトランジスタ２１のベース端子との間及び、トランジスタ２１のベース端子とアースとの間に、抵抗Ｒが各々設けられている。
【００１５】
コンデンサ１２とトランジスタ２１のベース端子との接続点と、アースとの間には、夫々容量素子をなす第１のコンデンサ（第１の容量素子）２２及び第２のコンデンサ（第２の容量素子）２３の直列回路が配置されている。トランジスタ２１のエミッタ端子は、コンデンサ２２、２３間の接続点に接続されると共に、インダクタンス素子Ｌ及び抵抗２６を介して接地されている。また、トランジスタ２１のコレクタ端子は、既述の出力端子１７に接続されると共に、インダクタンス素子Ｌ及び抵抗Ｒを介して電源部３０に接続されている。
【００１６】
［ＶＣＯの概観］
次に、このＶＣＯの具体的な概観や共振部１及び回路部３のレイアウトについて、図２〜図４を参照して説明する。ＶＣＯは、厚み寸法が例えば２００μｍのアルミナ（Ａｌ2Ｏ3）（比誘電率εｒ＝７）などのセラミックスからなるベース基板５に設けられている。そして、既述のダイオード１３、コンデンサ１２、Ｃ、Ｃ１、Ｃ２、インダクタンス素子Ｌ及び抵抗Ｒなどを夫々構成する電子部品４がベース基板５の一面側（表面側）に配置されると共に、トランジスタ２１を内部に備えたＩＣ回路部３がベース基板５の他面側（裏面側）に配置されている。これら電子部品４やＩＣ回路部３は、ベース基板５上あるいはベース基板５の内部を引き回された引き回し電極１０を介して、既述の図１の電気回路となるように各々電気的に接続されている。図２及び図３において１８はベース基板５上を封止するための例えば樹脂などからなる封止材であり、１９はＶＣＯ（ベース基板５）が搭載される樹脂などからなるパッケージ基板である。また、図３中２０は、パッケージ基板１９に対してＶＣＯを固定すると共に電気的に接続するための接続部である。尚、図２及び図３では電子部品４の数量や配置については簡略化して示しており、引き回し電極１０についても一部省略している。
【００１７】
続いて、本発明の伝送線路６、７について詳述する。これら伝送線路６、７の各々は、例えば銅（Ｃｕ）などの金属薄膜により構成されており、図３に示すように、ベース基板５の内部において当該ベース基板５の深さ方向における概略中央部に埋設されると共に、互いに近接するように配置されている。そして、伝送線路６、７は、図４に示すように、互いに平行となるように形成されると共に、図１の電気回路となるように、各々の長さ方向（図４中Ｙ方向）における一端側及び他端側に、各々上下方向に伸びる例えば銅などからなるビアプラグ５ａが配置されている。即ち、これら伝送線路６、７の長さ方向における一方側及び他方側を夫々手前側及び奥側と呼ぶと、主伝送線路６の奥側には、トランジスタ２１のベース端子が接続され、当該主伝送線路６の手前側には、入力端子１６が接続されている。また、補助伝送線路７の奥側には、入力端子１６が接続されており、補助伝送線路７の手前側には、接地ポート８が接続されている。
【００１８】
この例では、伝送線路６、７は、互いに同じ寸法（形状）となるように形成されており、各々の長さ寸法（線路長）Ｄは、ＶＣＯの可変域におけるある周波数ｆ例えば１０ＧＨｚに対応する波長をλ（ｆ＝Ｖ／λ、Ｖ：ベース基板５内を伝搬する電磁波の速度）とすると、λ／４即ち２．８３ｍｍとなっている。また、主伝送線路６及び補助伝送線路７の夫々の幅寸法ｗ１及びｗ２（ｗ１＝ｗ２）は、例えば０．１ｍｍ〜０．５ｍｍこの例では０．３ｍｍとなっている。これら伝送線路６、７の各々の膜厚ｔは、例えば７μｍ〜１０μｍとなっている。伝送線路６、７間の離間寸法ｓは、例えば０．１ｍｍ〜０．０６ｍｍこの例では０．０６５ｍｍ程度となっている。言い換えると、伝送線路６、７の長さ寸法Ｄについて、ＶＣＯにおける周波数に対応する波長から見て無視できない程度の大きな寸法に設定すると共に、各々特性インピーダンスを持つように分布常数線路として構成している。また、これら伝送線路６、７間において、既述のように奇モードインピーダンス及び偶モードインピーダンスが各々発生するように、互いに近接させて（前記離間寸法Ｓが小さくなるように）配置している。
【００１９】
ここで、前記波長λに基づいて伝送線路６、７の長さ寸法Ｄを設定する手法について、簡単に説明する。誘電体（ベース基板５）内を伝搬する電磁波の速度は、真空中を伝搬する電磁波の速度よりも遅くなる。即ち、真空中の光の速度を２．９９７９×１０８（ｍ／ｓ）とすると、誘電率εｒ＝７．０のベース基板５を用いているので、前記速度Ｖは、以下のように真空中の光の速度÷（誘電率εｒの平方根；√７＝２．６４６）となる。
Ｖ＝２．９９７９×１０８（÷２．６４６）＝１．１３３１×１０８
よって、１０ＧＨｚに対応するλは、１．１３３１×１０８÷（１０×１０９）＝０．０１１３３ｍとなり、λ／４＝０．０１１３３÷４＝０．００２８３ｍ＝２．８３ｍｍとなる。  
【００２０】
このような伝送線路６、７の作製方法の一例について、以下に簡単に説明する。即ち、ベース基板５は、セラミックス粉末をバインダーによりシート状に成形したシート体と、金属粉末及びバインダーを含む配線構造（伝送線路６やビアプラグ５ａの一部）を前記シート体に平面的に配置した配線シート体と、を積層した積層セラミックスとして構成されている。そして、伝送線路６、７及びビアプラグ５ａが既述の図３及び図４のように配置されるように前記シート体及び配線シート体を上下方向に組み合わせて積層し、その後焼結すると共に個片化することによってベース基板５が得られる。尚、ベース基板５上にＩＣ回路部３及び電子部品４を配置するにあたって、これらＩＣ回路部３及び電子部品４を引き回し電極１０に電気的に接続すると共に固定する半田ボールなどを用いているが、図２〜図４では省略している。
【００２１】
［伝送線路６、７を考慮した電気回路］
次に、本発明のＶＣＯにおいて既述の伝送線路６、７によりインダクタンス素子１１を構成した理由について、以下に詳述する。始めに、伝送線路６、７の奇モードインピーダンス（Ｚｏｄｄ）及び偶モードインピーダンス（Ｚｅｖｅｎ）について説明する。これらＺｏｄｄ及びＺｅｖｅｎは、伝送線路６、７を形成すると一義的に決まる値であり、幅寸法ｗ１、ｗ２及び離間寸法ｓに応じて（これら幅寸法ｗ１、ｗ２及び離間寸法ｓがパラメータとなって）変動する値である。即ち、インピーダンスが例えば各々５０Ωの伝送線路６、７を配置するにあたって、離間寸法ｓを極めて大きく取ると、Ｚｏｄｄ＝Ｚｅｖｅｎ＝５０Ωとなるが、離間寸法ｓを近づけていくにつれて、これら伝送線路６、７間での結合が始まり、Ｚｏｄｄ≠Ｚｅｖｅｎ≠５０Ωとなる。この時、伝送線路６、７の各々の長さ寸法Ｄがλ／４の時、前記結合が最も強くなる。従って、伝送線路６、７以外の部位における引き回し電極１０については、ＶＣＯにおける出力周波数に対応する波長から見て無視できる程度の短い長さ寸法（例えば２００μｍ以下）に設定されている。
【００２２】
前記Ｚｏｄｄ及びＺｅｖｅｎを簡単に計算する方法について、以下に説明する。先ず、ベース基板５の内部に埋設された１本のストリップ線路（離間寸法Ｓが極めて大きい場合における伝送線路６、７の一方だけのインピーダンス）の計算方法について説明する。図３に示すように、ストリップ線路（伝送線路６、７）の上方側におけるベース基板５の厚み寸法及びストリップ線路の下方側におけるベース基板５の厚み寸法を各々ｈとすると、当該ストリップ線路のインピーダンスＺは、
2013255111.tif 000003
となる（ただし、０．１＜ｗ／ｈ＜２、ｔ／ｈ＜０．２５、１＜εｒ＜１５）。
【００２３】
続いて、この（１）式に基づいて、互いに結合する２つの伝送線路６、７におけるＺｏｄｄ、Ｚｅｖｅｎの計算方法について、以下に説明する。即ち、図６の上段に模式的に示す伝送線路６、７について、図６の中段の左側のように、偶モード（伝送線路６、７において互いに同じ方向に信号が伝わる時）では、図６の下段の左側に示すように、幅寸法ｗ１、ｗ２及び離間寸法ｓからなる幅寸法ｗ３（ｗ３＝ｗ１＋ｗ２＋ｓ）を持つストリップ線路として、式（１）の計算を行い、偶モードインピーダンス（Ｚｅｖｅｎ）とする。
【００２４】
一方、伝送線路６、７について、図６の中段の右側のように、奇モード（伝送線路６、７において互いに逆方向に信号が伝わる時）では、図６の下段の右側に示すように、これら一方の伝送線路６（７）について、他方の伝送線路７（６）との間にアースされた壁面があるものとみなす。また、この壁面がインピーダンスに与える影響については無視して、前記一方の伝送線路６（７）のインピーダンスを計算する。この結果を奇モードインピーダンス（Ｚｏｄｄ）とする。こうして伝送線路６、７の幅寸法ｗ１、ｗ２及び離間寸法ｓにより、即ちこれら伝送線路６、７を配置することにより、Ｚｏｄｄ及びＺｅｖｅｎが一義的に求まる。尚、図６において、伝送線路６、７の電界を実線で示し、磁界を破線で示している。また、以上の計算方法はＺｏｄｄ、Ｚｅｖｅｎを簡単に算出する手法の一例であり、Ｚｏｄｄ、Ｚｅｖｅｎの正確な値については、例えば有限要素法などを用いることによって求められる。
【００２５】
続いて、以上説明した手法により算出されるＺｏｄｄ、ＺｅｖｅｎがＶＣＯの特性に与える影響を含めて、これら伝送線路６、７を備えたＶＣＯの電気回路について以下に詳述する。始めに、伝送線路６、７の奇モードインピーダンス及び偶モードインピーダンスを各々２０Ωとした時において、既述の図１のＡ−Ａ線（コンデンサ１２とインダクタンス素子１１との間）よりも左側（入力端子１６側）の部位の特性についてシミュレーションを行った。その結果、図７〜図９に示すように、発振周波数が９ＧＨｚ付近において、前記部位における位相が容量性からインダクタンス性に反転し、更に９ＧＨｚ以上の帯域では、ＶＣＯの発振周波数に応じて、即ち第１のバリキャップダイオード１３の容量値（入力端子１６に印加する電圧）に応じて位相が変化している。従って、前記帯域では、図１におけるＡ−Ａ線よりも入力端子１６側の部位は、図１０に示すように、いわば可変インダクタンス素子となり、このＡ−Ａ線よりも右側の容量成分と共役関係を持つことによって発振することが分かる。図９に示す周波数特性は、この発振による減衰極（反共振点）が現れたものと見受けられる。
【００２６】
このように図１のＡ−Ａ線よりも入力端子１６側の部位が可変インダクタンス素子に見える理由について、以下に説明する。先ず、既述の図１の電気回路において、第１のバリキャップダイオード１３が可変容量素子と等価であることから、図１から直流電圧回路を取り除いて交流電圧回路だけを見ると、前記部位は、インダクタンス素子１１と可変容量素子１３とが直列に接続されていることになる。
【００２７】
ここで、電気信号が共振している状態（定在波）では、容量素子だけを配置した場合と比べて、この容量素子と共に伝搬路（引き回し電極１０など）を配置した時には、電気信号の伝搬する伝搬路の長さ寸法がλ／２分だけ異なると同相となり、一方前記長さ寸法がλ／４分だけ異なると逆相となる。言い換えると、λ／４の長さの伝送線路６、７を配置することにより、当該伝送線路６、７を伝搬する電気信号は、容量素子だけを配置した場合（伝送線路６、７を配置しない場合）の逆相となる。従って、伝送線路６、７及び容量素子の直列回路は、１０ＧＨｚもの高周波数帯域ではインダクタンスに見えることになる。そして、前記容量素子として容量値が可変のバリキャップダイオード１３、１４を用いることにより、前記直列回路は、可変インダクタンス素子に変換されると言える。
【００２８】
次に、Ｚｏｄｄ、Ｚｅｖｅｎが互いに異なる値（Ｚｏｄｄ＝２０Ω、Ｚｅｖｅｎ＝１５Ω）を取る場合の特性についてシミュレーションした結果を図１１〜図１３に示す。このようにＺｏｄｄ及びＺｅｖｅｎが互いに異なる値を取るようにすることにより、図１３に示すように、前記波長λに対応する周波数付近（約９ＧＨｚ近傍）に反共振点が発生することが分かった。そして、この反共振点の形成された周波数に対応する帯域では、図１１及び図１２に示すように、位相がインダクタンス性と容量性との間で変わるピークが形成されていた。
【００２９】
続いて、既述の図１１〜図１３のシミュレーション条件と比べて、ＺｅｖｅｎをＺｏｄｄに近づけた（Ｚｅｖｅｎ＝１８Ω）場合の特性についてシミュレーションしたところ、図１４〜図１６に示すように、反共振点が急峻になり、共振の負荷Ｑ（ＱＬ値）が高くなることが分かった。
この時、ＺｏｄｄがＺｅｖｅｎよりも小さい場合（Ｚｏｄｄ＝２０Ω、Ｚｅｖｅｎ＝２５Ω）についても、図１７〜図１９に示すように、以上の結果と同様に共振が起こることが分かった。
【００３０】
ここで、Ｚｏｄｄ、Ｚｅｖｅｎ、ＶＣＯの発振周波数及び位相雑音の相関関係を調べるため、図１の電気回路について、図２０に示すように、バリキャップダイオード１３、１４の容量値を一定値（容量値が固定（＝０．０１ｐＦ）のコンデンサ）として、Ｚｏｄｄに対する発振周波数及び位相雑音をシミュレーションした。この時、伝送線路６、７の長さ寸法Ｄは、周波数ｆが１０ＧＨｚに対応する波長λの１／４（＝９０°）とした。
【００３１】
始めに、ＺｏｄｄやＺｅｖｅｎと発振周波数との相関関係についての結果を示すと、以下の表１及び図２１に示すように、Ｚｏｄｄの大きさ及び、Ｚｏｄｄに対するＺｅｖｅｎの比率（Ｚｅｖｅｎ／Ｚｏｄｄ）に応じて、ＶＣＯの発振周波数の調整幅が変動することが分かった。即ち、Ｚｏｄｄの値、Ｚｅｖｅｎの値及び前記比率がどのような範囲であっても、発振周波数を調整できることが分かった。
【００３２】
（表１）
2013255111.tif 000004
次に、Ｚｏｄｄ及びＺｅｖｅｎと位相雑音との関係についての結果を以下の表２及び図２２に示す。
【００３３】
（表２）
2013255111.tif 000005
【００３４】
この結果から、Ｚｏｄｄが小さい程位相雑音が良好に（小さく）なり、また前記比率が１に近い程（ＺｏｄｄとＺｅｖｅｎとが同じ値を取ろうとする程）位相雑音が良好になることが分かった。具体的には、このようなＶＣＯにおいて例えば−１１０ｄＢ程度以下の位相雑音を得るためには、以下の表３及び表４のようにＺｏｄｄ及びＺｅｖｅｎを設定すれば良いと言える。
【００３５】
（表３）Ｚｏｄｄの値をある値に固定した時のＺｅｖｅｎ／Ｚｏｄｄ
2013255111.tif 000006
（表４）Ｚｅｖｅｎ／Ｚｏｄｄの値をある値に固定した時のＺｏｄｄ
2013255111.tif 000007
【００３６】
更に、できるだけ良好な位相雑音特性を得るためには、Ｚｏｄｄができるだけ小さくなるように伝送線路６、７を配置すれば良いことが分かる。また、例えば０．６＜Ｚｅｖｅｎ／Ｚｏｄｄ＜１．４のように、Ｚｏｄｄに対してＺｅｖｅｎができるだけ近くなるように設計すれば良いと言える。
このような伝送線路６、７の設計例として、例えば図２３のように、以下の条件において設計したＶＣＯの特性をシミュレーションした結果を図２４及び図２５に示す。
（設計条件）
ダイオード１３、１４の可変容量値：１ｐＦ〜０．１ｐＦ
Ｚｏｄｄ：２０Ω
Ｚｅｖｅｎ：１８Ω
伝送線路６、７の各々の長さ寸法Ｄ：λ／４（ｆ＝１３ＧＨｚ）
その結果、５ＧＨｚ以上もの高周波数帯域にて１０ＧＨｚ〜１２ＧＨｚに亘る広い可変幅が得られた。また、１００ｋＨｚ離調時における位相雑音が−１１０ｄＢ以下の良好な特性が得られた。
【００３７】
上述の実施の形態によれば、コルピッツ回路を用いて５ＧＨｚ以上の周波数帯域で出力周波数を調整するＶＣＯにおいて、ベース基板５に、トランジスタ２１のベース端子と共振部１のコンデンサ１２との間に接続される主伝送線路６を設けている。また、この主伝送線路６と結合して当該主伝送線路６との間に奇モードインピーダンス及び偶モードインピーダンスが各々発生するように、一端側及び他端側が夫々入力端子１６及び接地ポート８に接続される補助伝送線路７を設けている。そして、これら主伝送線路６及び補助伝送線路７により共振部１のインダクタンス素子１１を構成している。そのため、出力周波数の可変幅（調整幅）の劣化（低下）を抑えながら、良好な位相雑音特性を持つＶＣＯを得ることができる。
【００３８】
本発明の他の例について、以下に述べる。図２６は、伝送線路６、７の長さ方向における両端部のうちダイオード１３、１４の接続された端部が同じ向きを向くように、即ち入力端子１６側を左側、出力端子１７側を右側と呼ぶと、ダイオード１３、１４の接続された端部が各々左側を向くように伝送線路６、７を配置した例を示している。
また、図２７は、補助伝送線路７を入力端子１６に接続することに代えて、入力端子１６とは別の第１のポートをなす信号端子１６ａに接続した例を示している。この場合には、入力端子１６とは異なる入力信号が信号端子１６ａに対して入力され、既述の例と同様の効果が得られる。
【００３９】
以上の各例では、伝送線路６、７の線路長Ｄをλ／４に設定するにあたり、この波長λに対応する発振周波数ｆを１０ＧＨｚに設定した例について説明したが、この発振周波数ｆとしては、ＶＣＯにおける出力周波数の可変幅内の周波数あるいはこの周波数よりも高い周波数に設定すれば良い。即ち、ＶＣＯにおいて、出力周波数の可変幅がｆ１〜ｆ２（ｆ１＜ｆ２）だとすると、伝送線路６の線路長Ｄのλ／４の「λ」に対応する周波数ｆは、周波数ｆ１以上であれば良く、高い方が線路長Ｄを短くできる（ＶＣＯを小型化できる）ので好ましい。即ち、図１の電気回路では、コンデンサ１２の容量値に加えてダイオード１３（１４）の容量値も付加される。従って、既述の「λ」について、ダイオード１３（１４）の容量値の分だけ短くなるように、言い換えるとコンデンサＣ１２だけを配置した場合の位相に対して伝送線路６、７を配置した時の位相が逆相となるように、可変帯域よりも高い周波数に対応する波長に設定しても良い。具体的には、例えば１０ＧＨｚ〜１２ＧＨｚにて発振させる場合には、「λ」は、１２ＧＨｚよりも高い周波数に対応する波長としても良い。
ここで、伝送線路６、７の長さ寸法Ｄに対応する周波数ｆは、１０ＧＨｚ〜２０ＧＨｚ程度（線路長Ｄで見ると１４００μｍ〜２８００μｍ）であることが好ましい。
【００４０】
また、これら伝送線路６、７のいずれについても長さ寸法Ｄをλ／４に設定したが、例えば伝送線路６（７）についてはλ／４に設定すると共に、伝送線路７（６）についてはλ／４よりも長い寸法に設定しても良い。更に、伝送線路６、７の長さ寸法Ｄをλ／４に設定してこれら伝送線路６、７が強く結合するようにしたが、伝送線路６、７のいずれについても長さ寸法Ｄをλ／４よりも短い寸法あるいは長い寸法に設定しても良い。
更に、伝送線路６、７を互いに平行となるように配置したが、既述のＺｏｄｄ及びＺｅｖｅｎとなるように、これら伝送線路６、７の一方を他方に対して傾斜させても良い。
更にまた、伝送線路６、７を互いに同じ寸法となるように形成したが、既述のＺｏｄｄ及びＺｅｖｅｎとなるように、互いの寸法を変えても良い。
【００４１】
また、以上説明した例では、伝送線路６、７として、ベース基板５の内部に埋設したストリップ線路を例に挙げたが、ベース基板５の表面に引き回したマイクロストリップラインであっても良い。この場合には、当該マイクロストリップラインのインピーダンスＺは、以下の式により求められ、この式に基づいて、既述の図６のようにＺｏｄｄ、Ｚｅｖｅｎが算出される。
2013255111.tif 000008
【符号の説明】
【００４２】
１  共振部
５  ベース基板
６  主伝送線路
７  補助伝送線路
８  接地ポート
１１  インダクタンス素子
１２  コンデンサ
１３、１４  バリキャップダイオード
１６  入力端子
１７  出力端子
【図１】
2013255111.tif 000009
【図２】
2013255111.tif 000010
【図３】
2013255111.tif 000011
【図４】
2013255111.tif 000012
【図５】
2013255111.tif 000013
【図６】
2013255111.tif 000014
【図７】
2013255111.tif 000015
【図８】
2013255111.tif 000016
【図９】
2013255111.tif 000017
【図１０】
2013255111.tif 000018
【図１１】
2013255111.tif 000019
【図１２】
2013255111.tif 000020
【図１３】
2013255111.tif 000021
【図１４】
2013255111.tif 000022
【図１５】
2013255111.tif 000023
【図１６】
2013255111.tif 000024
【図１７】
2013255111.tif 000025
【図１８】
2013255111.tif 000026
【図１９】
2013255111.tif 000027
【図２０】
2013255111.tif 000028
【図２１】
2013255111.tif 000029
【図２２】
2013255111.tif 000030
【図２３】
2013255111.tif 000031
【図２４】
2013255111.tif 000032
【図２５】
2013255111.tif 000033
【図２６】
2013255111.tif 000034
【図２７】
2013255111.tif 000035
【図２８】
2013255111.tif 000036