(57)【要約】【課題】デプレッションシフトに起因する発光輝度の低下を低減することの可能な表示装置およびその駆動方法、ならびに、上記の表示装置を備えた電子機器を提供する。【解決手段】表示装置は、発光素子および画素回路を表示領域に画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えている。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。駆動部は、書込トランジスタの閾値電圧と、書込トランジスタをオフする際に書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、オフ電圧を制御するようになっている。【選択図】図９
2013186447.tif 000002
【特許請求の範囲】
【請求項１】
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
表示装置。
【請求項２】
前記駆動部は、前記オフ電圧の制御によって、前記書込トランジスタの閾値電圧特性のデプレッションシフトに起因する前記書込トランジスタの電流リーク量を低減するようになっている
請求項１に記載の表示装置。
【請求項３】
前記駆動部は、前記発光素子を流れる電流の値またはそれと対応する物理量を計測する計測部を有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値を利用して、前記オフ電圧を制御するようになっている
請求項１に記載の表示装置。
【請求項４】
前記駆動部は、複数のオフ電圧もしくは複数のオフ電圧に対応するものを羅列したものに相当するテーブルを有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値と、所定の閾値と、前記テーブルとを利用して、前記オフ電圧を制御するようになっている
請求項３に記載の表示装置。
【請求項５】
前記表示部は、前記表示領域の周囲にあるフレーム領域に、前記発光素子および前記画素回路と同一の構造を有する第１ダミー画素と、前記第１ダミー画素において前記発光素子を取り除くとともに前記発光素子の箇所を短絡した回路に相当する第２ダミー画素とを有し、
前記駆動部は、前記第１ダミー画素および前記第２ダミー画素を利用して、前記テーブルを更新するようになっている
請求項４に記載の表示装置。
【請求項６】
表示装置を備え、
前記表示装置は、
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
電子機器。
【請求項７】
発光素子および画素回路を表示領域に画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するステップを含む
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、例えば有機ＥＬ(Electro Luminescence)素子などの発光素子を画素ごとに備えた表示装置およびその駆動方法に関する。また、本技術は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。
【０００３】
ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧も変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
【０００４】
また、駆動トランジスタの閾値電圧（Ｖｔｈ）や移動度（μ）が経時的に変化したり、製造プロセスのばらつきによって閾値電圧や移動度が画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧や移動度が画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。
【０００５】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能および駆動トランジスタの閾値電圧や移動度の変動に対する補正機能を組み込んだ表示装置が開発されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるＶｔｈ補正は、駆動トランジスタのゲートに接続された書込トランジスタをオンさせることにより行われる。映像信号に応じた信号電圧の印加期間を駆動トランジスタの移動度に応じて調整するμ補正についても、同様に、書込トランジスタをオンさせることにより行われる。つまり、Ｖｔｈ補正やμ補正の期間は、書込トランジスタのオン期間と等しい。ここで、書込トランジスタのオン期間は、例えば、図５（Ａ）に示したように、書込トランジスタのゲートに印加されるパルスの幅で決定される。
【０００８】
しかし、上記のパルスは、完全な矩形波ではなく、図５（Ａ）に示したような鈍りを有している。そのため、実際には、Ｖｔｈ補正やμ補正の期間は、図５（Ｂ）に示したように、書込トランジスタのＶｔｈに依って変動し得る。μ補正期間が変動すると、図６に示したように、有機ＥＬ素子の発光時に有機ＥＬ素子に流れる電流Ｉｄｓの大きさが変化し、それに伴って発光輝度も変化する。従って、μ補正期間は、できるだけ変動しないことが好ましい。
【０００９】
書込トランジスタの閾値電圧は、例えば、書込トランジスタのゲート−ソース間電圧に負バイアスが印加され続けることによって変化（低下）する。すなわち、図７に示したように、書込トランジスタの閾値電圧特性がエンハンスメントからデプレッションにシフトする。ここで、負バイアスとは、ソース電位に対してゲート電位が負となるバイアス状態を言う。エンハンスメントとは、ゲートに書込パルスを印加したときにチャネルが形成されてソース−ドレイン間に電流が流れる状態を言う。また、デプレッションとは、ゲートに書込みパルスを印加しない状態でソース−ドレイン間に電流が流れる状態を言う。
【００１０】
通常、書込トランジスタには、有機ＥＬ素子の発光期間や消光期間に負バイアスが印加される。書込トランジスタのゲート−ソース間電圧に負バイアスが印加され続けると、書込トランジスタの閾値電圧特性にデプレッションシフトが起こり、例えば、図５（Ｂ）に示したように、ＶｔｈがＶｔｈ１からＶｔｈ２に変動（低下）する。これにより、μ補正期間が当初の期間よりもΔｔ１+Δｔ２だけ長くなる。その結果、図６に示したように、有機ＥＬ素子の発光時に有機ＥＬ素子に流れる電流ＩｄｓがΔＩｄｓだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、有機ＥＬ表示装置の使用期間の経過に伴って、発光輝度が低下してしまう。
【００１１】
Ｖｔｈ補正やμ補正を行わない場合であっても、書込トランジスタには、有機ＥＬ素子の発光期間や消光期間に負バイアスが印加される。そのため、Ｖｔｈ補正やμ補正の有無に拘わらず、書込トランジスタの閾値電圧特性はエンハンスメントからデプレッションにシフトする。その結果、例えば、図７に示したように、書込トランジスタのゲートに、書込トランジスタをオフさせる電圧（オフ電圧Ｖｏｆｆ）を印加しても、十分にカットオフできずにリーク電流が流れ、発光輝度が低下してしまう場合がある。
【００１２】
なお、上記の問題は、有機ＥＬ素子のような電流駆動型の発光素子を駆動する種々の画素回路において生じ得る。
【００１３】
本技術はかかる問題点に鑑みてなされたものであり、その目的は、デプレッションシフトに起因する発光輝度の低下を低減することの可能な表示装置およびその駆動方法と、そのような表示装置を備えた電子機器とを提供することにある。
【課題を解決するための手段】
【００１４】
本技術の表示装置は、発光素子および画素回路を表示領域に画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えている。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。駆動部は、書込トランジスタの閾値電圧と、書込トランジスタをオフする際に書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、オフ電圧を制御するようになっている。
【００１５】
本技術の電子機器は、上記の表示装置を備えている。
【００１６】
本技術の表示装置の駆動方法は、発光素子および画素回路を表示領域に画素ごとに備えた表示装置の駆動方法である。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。本技術の表示装置の駆動方法は、そのような構成の表示装置において、書込トランジスタの閾値電圧と、書込トランジスタをオフする際に書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、オフ電圧を制御するステップを含んでいる。
【００１７】
本技術の表示装置およびその駆動方法ならびに電子機器では、書込トランジスタの閾値電圧と、書込トランジスタをオフする際に書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、オフ電圧が制御される。これにより、上記の差分の不足による電流リーク量を低減ことができる。また、書込トランジスタの閾値電圧特性のデプレッションシフトの加速を最小限に抑えることができるので、トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるＶｔｈ補正や、映像信号に応じた信号電圧の印加期間を駆動トランジスタの移動度に応じて調整するμ補正を行う場合には、デプレッションシフトに起因する書込トランジスタのオン期間の変化量を低減することができる。
【発明の効果】
【００１８】
本技術の表示装置およびその駆動方法ならびに電子機器によれば、デプレッションシフトに起因する書込トランジスタの電流リーク量を低減することができるようにしたので、デプレッションシフトに起因する発光輝度の低下を低減することができる。さらに、Ｖｔｈ補正やμ補正を行う場合には、デプレッションシフトに起因する書込トランジスタのオン期間の変化量を低減することができる。そのため、この場合にも、デプレッションシフトに起因する発光輝度の低下を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】本技術の一実施の形態に係る表示装置の概略構成図である。
【図２】図１の画素の回路構成の一例を表す図である。
【図３】図１の表示制御回路の構成の一例を表す図である。
【図４】図３のメモリに格納されたテーブルの一例を表す図である。
【図５】書込トランジスタのゲートに印加されるパルス波形の一例について説明する図である。
【図６】μ補正期間の長さと、有機ＥＬ素子に流れる電流値との関係の一例について説明する図である。
【図７】デプレッションシフトについて説明する図である。
【図８】図２の書込トランジスタの閾値電圧の時間経過の一例について説明する図である。
【図９】図２の書込トランジスタの閾値電圧と、書込トランジスタのゲートに印加されるオフ電圧との関係の一例について説明する図である。
【図１０】図２の書込トランジスタの閾値電圧と、書込トランジスタのゲートに印加されるオフ電圧との関係の他の例について説明する図である。
【図１１】図４のテーブルを作成するのに使われる表示装置における画素の構成の一例を表す図である。
【図１２】図１の表示装置の動作の一例について説明するための波形図である。
【図１３】図１の表示装置の一変形例を表す図である。
【図１４】図１３のダミー画素の構成の一例を表す図である。
【図１５】上記表示装置の適用例１の外観を表す斜視図である。
【図１６】（Ａ）は上記表示装置の適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１７】上記表示装置の適用例３の外観を表す斜視図である。
【図１８】上記表示装置の適用例４の外観を表す斜視図である。
【図１９】（Ａ）は上記表示装置の適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００２０】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（表示装置）
２．変形例（表示装置）
３．適用例（電子機器）
【００２１】
＜１．実施の形態＞
[構成]
図１は、本技術の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、外部から入力された映像信号２０Ａおよび同期信号２０Ｂに基づいて表示パネル１０を駆動する駆動回路２０とを備えている。駆動回路２０は、例えば、表示制御回路２１、信号線駆動回路２２、書込線駆動回路２３、電源線駆動回路２４および計測回路２５を有している。
【００２２】
（表示パネル１０）
表示パネル１０は、複数の画素１１が表示パネル１０の表示領域１０Ａ全面に渡って２次元配置されたものである。表示パネル１０は、駆動回路２０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号２０Ａに基づく画像を表示するものである。ここで、映像信号２０Ａは、例えば、１フィールドごとに表示パネル１０に表示する映像のデジタル信号であり、画素１１ごとのデジタル信号を含んでいる。画素１１は、表示パネル１０上の画面を構成する最小単位の点に対応するものである。表示パネル１０がカラー表示パネルである場合には、画素１１は、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル１０がモノクロ表示パネルである場合には、画素１１は、単色光（白色光）を発する画素に相当する。図２は、画素１１の回路構成の一例を表したものである。画素１１は、例えば、画素回路１２と、有機ＥＬ素子１３とを有している。有機ＥＬ素子１３は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成となっている。
【００２３】
画素回路１２は、例えば、駆動トランジスタＴｒ１、書込トランジスタＴｒ２および保持容量Ｃｓによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。書込トランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに対する、映像信号２０Ａに対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタＴｒ２は、後述の信号線ＤＴＬの電圧をサンプリングするとともに駆動トランジスタＴｒ１のゲートに書き込むものである。駆動トランジスタＴｒ１は、有機ＥＬ素子１３を駆動するものである。具体的には、駆動トランジスタＴｒ１は、書込トランジスタＴｒ２によって書き込まれた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御するものである。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持するものである。なお、画素回路１２は、上述の２Ｔｒ１Ｃの回路構成とは異なる回路構成となっていてもよい。
【００２４】
駆動トランジスタＴｒ１および書込トランジスタＴｒ２は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））である。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ１または書込トランジスタＴｒ２は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００２５】
表示パネル１０は、さらに、行方向に延在する複数の書込線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向に延在する複数の電源線ＤＳＬとを有している。信号線ＤＴＬと書込線ＷＳＬとの交差点近傍には、画素１１が設けられている。各信号線ＤＴＬは、信号線駆動回路２２の出力端（図示せず）と、書込トランジスタＴｒ２のソースまたはドレインとに接続されている。各書込線ＷＳＬは、書込線駆動回路２３の出力端（図示せず）と、書込トランジスタＴｒ２のゲートに接続されている。各電源線ＤＳＬは、電源線駆動回路２４の出力端（図示せず）と、駆動トランジスタＴｒ１のソースまたはドレインに接続されている。
【００２６】
書込トランジスタＴｒ２のゲートは、書込線ＷＳＬに接続されている。書込トランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続され、書込トランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電源線ＤＳＬに接続され、駆動トランジスタＴｒ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子が有機ＥＬ素子１３のアノードに接続されている。保持容量Ｃｓの一端が駆動トランジスタＴｒ１のゲートに接続され、保持容量Ｃｓの他端が駆動トランジスタＴｒ１のソース（図２では有機ＥＬ素子１３側の端子）に接続されている。つまり、保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に挿入されている。なお、有機ＥＬ素子１３は、素子容量Ｃｏｌｅｄを有している。
【００２７】
表示パネル１０は、さらに、図２に示したように、有機ＥＬ素子１３のカソードに接続されたカソード線ＣＴＬを有している。カソード線ＣＴＬは、計測回路２５の入力端と、有機ＥＬ素子１３のカソードとに接続されている。カソード線ＣＴＬは、例えば、画素列に対応して短冊状に形成された帯状の電極で構成されている。表示パネル１０は、さらに、例えば、表示領域１０Ａの周縁に、映像表示に寄与しないフレーム領域１０Ｂを有している。フレーム領域１０Ｂは、例えば、遮光部材によって覆われている。
【００２８】
（駆動回路２０）
次に、駆動回路２０について説明する。駆動回路２０は、上述したように、例えば、表示制御回路２１、信号線駆動回路２２、書込線駆動回路２３、電源線駆動回路２４および計測回路２５を有している。表示制御回路２１は、例えば、図３に示したように、変換回路３１、コントローラ３２およびメモリ３３を有している。
【００２９】
メモリ３３は、例えば、図３に示したように、テーブル３３Ａと、閾値３３Ｂとを格納している。テーブル３３Ａは、例えば、図４に示したように、複数のオフ電圧Ｖｏｆｆもしくは複数のオフ電圧Ｖｏｆｆに対応するものを羅列したものに相当する。ここで「オフ電圧Ｖｏｆｆ」とは、書込トランジスタＴｒ２をオフする際に書込トランジスタＴｒ２のゲートに印加する電圧を指している。「オフ電圧Ｖｏｆｆに対応するもの」としては、例えば、オフ電圧Ｖｏｆｆの設定（変更）に用いられる制御信号（例えば、オフ電圧Ｖｏｆｆの大きさに対応するビット）が挙げられる。閾値３３Ｂは、例えば、書込トランジスタＴｒ２がオフしているときの電流リーク量として許容できる最大値Ｉｍａｘである。最大値Ｉｍａｘは、実験やシミュレーションなどにより得られる。
【００３０】
コントローラ３２は、例えば、外部から供給される同期信号２０Ｂから、変換回路３１、信号線駆動回路２２、書込線駆動回路２３および電源線駆動回路２４の動作タイミングを制御する制御信号３２Ａ，２１Ｂ，２１Ｃ，２１Ｄを生成するものである。同期信号２０Ｂとしては、例えば、垂直同期信号、水平同期信号、ドットクロック信号などが挙げられる。
【００３１】
コントローラ３２は、書込トランジスタＴｒ２の閾値電圧Ｖｔｈと、オフ電圧Ｖｏｆｆとの差分（マージン）が常に所定の範囲内となるように、オフ電圧Ｖｏｆｆを設定（変更）するようになっている。マージンの下限は、書込トランジスタＴｒ２がオフしているときの電流リーク量として許容できる最大値に対応している。マージンの上限は、デプレッションシフト量として許容できる最大値に対応している。具体的には、コントローラ３２は、計測回路２５から入力される検出信号２５Ａと、メモリ３３内のテーブル３３Ａおよび閾値３３Ｂとを利用して、書込トランジスタＴｒ２のゲートに印加するオフ電圧Ｖｏｆｆを制御する（変更する）ようになっている。コントローラ３２は、オフ電圧Ｖｏｆｆの大きさに関する制御信号を、制御信号２１Ｃに含めて、書込線駆動回路２３に出力するようになっている。
【００３２】
ところで、駆動トランジスタＴｒ１のゲート−ソース間電圧を駆動トランジスタＴｒ１の閾値電圧Ｖｔｈに近づけるＶｔｈ補正は、駆動トランジスタＴｒ１のゲートに接続された書込トランジスタＴｒ２をオンさせることにより行われる。映像信号２０Ａに応じた信号電圧の印加期間を駆動トランジスタＴｒ１の移動度μに応じて調整するμ補正についても、同様に、書込トランジスタＴｒ２をオンさせることにより行われる。つまり、Ｖｔｈ補正やμ補正の期間は、書込トランジスタＴｒ２のオン期間と等しい。ここで、書込トランジスタＴｒ２のオン期間は、例えば、図５（Ａ）に示したように、書込トランジスタＴｒ２のゲートに印加されるパルスの幅で決定される。
【００３３】
しかし、上記のパルスは、完全な矩形波ではなく、図５（Ａ）に示したような鈍りを有している。そのため、実際には、Ｖｔｈ補正やμ補正の期間は、図５（Ｂ）に示したように、書込トランジスタのＶｔｈに依って変動し得る。μ補正期間が変動すると、図６に示したように、有機ＥＬ素子１３の発光時に有機ＥＬ素子１３に流れる電流Ｉｄｓの大きさが変化し、それに伴って発光輝度も変化する。従って、μ補正期間は、できるだけ変動しないことが好ましい。
【００３４】
書込トランジスタＴｒ２の閾値電圧Ｖｔｈは、書込トランジスタＴｒ２のゲート−ソース間電圧に負バイアスが印加され続けることによって変化（低下）する。すなわち、書込トランジスタＴｒ２の閾値電圧特性がエンハンスメントからデプレッションにシフトする。ここで、負バイアスとは、ソース電位に対してゲート電位が負となるバイアス状態を言う。エンハンスメントとは、ゲートに書込パルスを印加したときにチャネルが形成されてソース−ドレイン間に電流が流れる状態を言う。また、デプレッションとは、ゲートに書込みパルスを印加しない状態でソース−ドレイン間に電流が流れる状態を言う。
【００３５】
通常、書込トランジスタＴｒ２には、有機ＥＬ素子１３の発光期間や消光期間に負バイアスが印加される。書込トランジスタＴｒ２のゲート−ソース間電圧に負バイアスが印加され続けると（つまり、書込トランジスタＴｒ２の駆動期間の経過に伴って）、書込トランジスタＴｒ２の閾値電圧特性にデプレッションシフトが起こり、図５（Ｂ）に示したように、ＶｔｈがＶｔｈ１からＶｔｈ２に変動（低下）する。これにより、μ補正期間が当初の期間よりもΔｔ１+Δｔ２だけ長くなる。その結果、図６に示したように、有機ＥＬ素子１３の発光時に有機ＥＬ素子１３に流れる電流ＩｄｓがΔＩｄｓだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、表示装置１の使用期間の経過に伴って、発光輝度が低下してしまう。
【００３６】
また、上述したように、書込トランジスタＴｒ２には、有機ＥＬ素子１３の発光期間や消光期間に負バイアスが印加されるので、書込トランジスタＴｒ２の閾値電圧特性はエンハンスメントからデプレッションにシフトする。その結果、例えば、図７に示したように、書込トランジスタＴｒ２のゲートに、オフ電圧Ｖｏｆｆを印加しても、十分にカットオフできずにリーク電流が流れ、発光輝度が低下してしまう場合がある。そこで、書込トランジスタＴｒ２を十分にカットオフできるようにするために、例えば、図８に示したように、オフ電圧Ｖｏｆｆを、今までの値（Ｖｏｆｆ＿ａ）よりも更に低い値（Ｖｏｆｆ＿ｂ）に変更することが考えられる。しかし、そのようにした場合には、オフ電圧Ｖｏｆｆが低くなった分だけ、デプレッションシフトが加速される。そのため、上述のマージンがなくなるまでの時間は、オフ電圧Ｖｏｆｆを変更する前と後とで、大差ないという結果になってしまう。
【００３７】
一方、本実施の形態では、コントローラ３２は、上記のマージンが常に所定の範囲内となるように、オフ電圧Ｖｏｆｆを設定（変更）するようになっている。コントローラ３２は、例えば、図９に示したように、上記のマージンが常に所定の範囲内となるように、オフ電圧Ｖｏｆｆを時間の経過とともに連続的に変更するようになっている。なお、コントローラ３２は、例えば、図１０に示したように、上記のマージンが常に所定の範囲内となるように、オフ電圧Ｖｏｆｆを時間の経過とともに断続的に変更するようになっていてもよい。このように、上記のマージンが常に所定の範囲内となるように、オフ電圧Ｖｏｆｆを時間の経過とともに変化させることにより、デプレッションシフトの加速と、上記のマージンの不足によるリーク電流の増大を最小限に抑えることができる。従って、コントローラ３２は、オフ電圧Ｖｏｆｆの変更によって、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化量および電流リーク量を低減するようになっている。
【００３８】
このようなオフ電圧Ｖｏｆｆの調整を可能にしているのが、上述のテーブル３３Ａおよび閾値３３Ｂである。コントローラ３２は、検出信号２５Ａが閾値Ｉｔｈを超えたときに、オフ電圧Ｖｏｆｆを設定し直すようになっている。つまり、コントローラ３２は、検出信号２５Ａが閾値３３Ｂを超える度に、オフ電圧Ｖｏｆｆを設定し直すようになっている。コントローラ３２は、オフ電圧Ｖｏｆｆを設定し直すとき、例えば、テーブル３３Ａ内で、現に使用している電圧値（Ｖｏｆｆ（ｉ））（ｉは１以上の整数）の次にリストアップされている電圧値（Ｖｏｆｆ（ｉ＋１））を使用するようになっている。つまり、コントローラ３２は、検出信号２５Ａが閾値３３Ｂを超える度に、テーブル３３Ａ内で、現に使用している電圧値（Ｖｏｆｆ（ｉ））の次にリストアップされている電圧値（Ｖｏｆｆ（ｉ＋１））に、オフ電圧Ｖｏｆｆを設定し直すようになっている。
【００３９】
次に、表示制御回路２１内の変換回路３１について説明する。変換回路３１は、例えば、フレームメモリ、書込回路、読出回路およびデコーダを含んでいる。フレームメモリは、少なくとも表示領域１０Ａの解像度よりも多い記憶容量を有する映像表示用メモリであり、例えば、行アドレスと、列アドレスと、行アドレスおよび列アドレスと関連付けられた各画素１１の階調データとを記憶することができるようになっている。書込回路は、同期信号２０Ｂを利用して、映像信号２０Ａの書込アドレスを生成するとともに、同期信号２０Ｂに同期してフレームメモリに出力するようになっている。書込みアドレスは、例えば、行アドレスおよび列アドレスを含んでいる。読出回路は、制御信号３２Ａに基づいて、読出アドレスを生成し、フレームメモリに出力するようになっている。デコーダは、フレームメモリから出力された階調データを信号データ２１Ａとして出力するようになっている。
【００４０】
信号線駆動回路２２は、例えば、制御信号２１Ｂの入力に応じて、変換回路３１から入力された信号データ２１Ａに対応するアナログの信号電圧を、各信号線ＤＴＬに印加するようになっている。信号線駆動回路２２は、例えば、２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を出力可能となっている。具体的には、信号線駆動回路２２は、信号線ＤＴＬを介して、書込線駆動回路２３により選択された画素１１へ２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を供給するようになっている。ここで、Ｖｓｉｇは、映像信号２０Ａに対応する信号電圧である。Ｖｏｆｓは、映像信号２０Ａとは無関係の一定電圧である。Ｖｓｉｇの最小電圧はＶｏｆｓよりも低い電圧値となっており、Ｖｓｉｇの最大電圧はＶｏｆｓよりも高い電圧値となっている。
【００４１】
書込線駆動回路２３は、制御信号２１Ｃから特定されるアドレスデータに基づいて、各画素１１を所定の単位（例えば行単位）で選択するための走査パルスを書込線ＷＳＬに出力するようになっている。書込線駆動回路２３は、例えば、制御信号２１Ｃの入力に応じて、複数の書込線ＷＳＬを所定の単位（例えば行単位）ごとに順次選択するようになっている。書込線駆動回路２３は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、書込線駆動回路２３は、書込線ＷＳＬを介して、駆動対象の画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給し、書込トランジスタＴｒ２のオンオフ制御を行うようになっている。
【００４２】
ここで、Ｖｏｎは、書込トランジスタＴｒ２のオン電圧以上の値となっている。Ｖｏｎは、後述の「Ｖｔｈ補正期間」や「書込・μ補正期間」などに書込線駆動回路２３から出力される書込パルスの波高値である。オフ電圧Ｖｏｆｆは、書込トランジスタＴｒ２のオン電圧よりも低い値となっている。オフ電圧Ｖｏｆｆは、さらに、上述のマージンが常に所定の範囲内となるような値となっている。
【００４３】
また、書込線駆動回路２３は、制御信号２１Ｃの入力に応じて、駆動対象の画素１１へ印加するオフ電圧Ｖｏｆｆを変化させることが可能となっている。具体的には、書込線駆動回路２３は、制御信号２１Ｃに含まれる、オフ電圧Ｖｏｆｆの設定値に基づいて、書込トランジスタのゲートに印加するオフ電圧Ｖｏｆｆを設定する（変更する）ようになっている。ここで、オフ電圧Ｖｏｆｆの設定値とは、オフ電圧Ｖｏｆｆの値そのものであってもよいし、オフ電圧Ｖｏｆｆの値を示す制御信号であってもよい。書込線駆動回路２３は、オフ電圧Ｖｏｆｆを変化させることによって、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化量および電流リーク量を低減するようになっている。
【００４４】
電源線駆動回路２４は、例えば、制御信号２１Ｄの入力に応じて、複数の電源線ＤＳＬを所定の単位ごと（例えば行単位ごと）に順次選択するものである。電源線駆動回路２４は、例えば、２種類の電圧（Ｖｃｃ、Ｖｓｓ）を出力可能となっている。具体的には、電源線駆動回路２４は、電源線ＤＳＬを介して、書込線駆動回路２３により選択された画素１１へ２種類の電圧（Ｖｃｃ、Ｖｓｓ）を供給するようになっている。ここで、Ｖｓｓは、有機ＥＬ素子１３の閾値電圧Ｖｅｌと、有機ＥＬ素子１３のカソード電圧Ｖｃａｔｈとを足し合わせた電圧（Ｖｅｌ＋Ｖｃａｔｈ）よりも低い電圧値である。Ｖｃｃは、電圧（Ｖｅｌ＋Ｖｃａｔｈ）以上の電圧値である。
【００４５】
計測回路２５は、有機ＥＬ素子１３（または駆動トランジスタＴｒ１）を流れる電流を計測するようになっている。例えば、図２に示したように、計測回路２５は、電流計を含んで構成され、電流計によって計測された電流値を検出信号２５Ａとして出力するようになっている。
【００４６】
なお、計測回路２５は、有機ＥＬ素子１３（または駆動トランジスタＴｒ１）を流れる電流に対応する物理量を計測するようになっていてもよい。例えば、計測回路２５は、電圧計を含んで構成され、電圧計によって計測された電圧値を検出信号２５Ａとして出力するようになっていてもよい。電圧値は、例えば、有機ＥＬ素子１３のアノードまたはカソードの電圧値である。このとき、閾値３３Ｂは、例えば、書込トランジスタＴｒ２がオフしているときの電流リーク量として許容できる最大値Ｉｍａｘが書込トランジスタＴｒ２に流れているときの、有機ＥＬ素子１３のアノードまたはカソードの電圧値である。なお、計測回路２５は、電流計や電圧計によって計測された計測値を検出信号２５Ａとして出力するようになっていてもよいが、そのような計測値に対して所定の演算を施すことにより得られた値を検出信号２５Ａとして出力するようになっていてもよい。
【００４７】
[テーブル作成]
次に、本実施の形態のテーブル３３Ａの作成方法の一例について説明する。図１１は、テーブル３３Ａ作成用の表示装置（マスター）に含まれる画素の回路構成の一例を表したものである。図１１に記載の画素１１１は、表示装置１における画素１１と同一の構成となっている。
【００４８】
まず、オフ電圧ＶｏｆｆとしてＶｏｆｆ（１）を選択し、上記の画素１１１に対して、画素１１に印加する波形と同種の波形（例えば後述の図１２（Ａ）〜（Ｃ）の波形）を繰り返し印加する。なお、図１２（Ａ）では、オフ電圧Ｖｏｆｆが書込線ＷＳＬに印加される期間が破線で囲まれている。このとき、初期の周期における発光期間に、検出信号２５Ａをモニターし、そのモニター値が、書込トランジスタＴｒ２がオフしているときの電流リーク量として妥当な値（Ｉｄｓ１）となっている場合には、オフ電圧ＶｏｆｆとしてＶｏｆｆ（１）を記録に残す。
【００４９】
続いて、オフ電圧ＶｏｆｆとしてＶｏｆｆ（１）を選択し、上記の画素１１１に対して、例えば図１２（Ａ）〜（Ｃ）の波形を繰り返し印加しているときに、所定の周期ごとに、発光期間中の検出信号２５Ａをモニターする。そして、そのモニター値が所定の閾値Ｉｔｈを超えたときに、オフ電圧Ｖｏｆｆの値をＶｏｆｆ（１）から徐々に下げ、そのときに得られたモニター値がＩｄｓ１と一致（またはほぼ一致）するオフ電圧Ｖｏｆｆの値を探索する。そして、探索により見つけた値をＶｏｆｆ（２）として記録に残す。ここで、閾値Ｉｔｈは、書込トランジスタＴｒ２がオフしているときの電流リーク量として許容できる最大値である。
【００５０】
次に、オフ電圧ＶｏｆｆとしてＶｏｆｆ（２）を選択し、上記の画素１１１に対して、例えば図１２（Ａ）〜（Ｃ）の波形を繰り返し印加しているときに、所定の周期ごとに、発光期間中の検出信号２５Ａをモニターする。そして、そのモニター値が所定の閾値Ｉｔｈを超えたときに、オフ電圧Ｖｏｆｆの値をＶｏｆｆ（２）から徐々に下げ、そのときに得られたモニター値がＩｄｓ１と一致（またはほぼ一致）するオフ電圧Ｖｏｆｆの値を探索する。そして、探索により見つけた値をＶｏｆｆ（３）として記録に残す。
【００５１】
その後、上記の手順を繰り返し実行する。即ち、オフ電圧ＶｏｆｆとしてＶｏｆｆ（ｉ）（ｉ回目のプロセス中に見つけた電圧値）を選択し、上記の画素１１１に対して、例えば図１２（Ａ）〜（Ｃ）の波形を繰り返し印加しているときに、所定の周期ごとに、発光期間中の検出信号２５Ａをモニターする。そして、そのモニター値が所定の閾値Ｉｔｈを超えたときに、オフ電圧Ｖｏｆｆの値をＶｏｆｆ（ｉ）から徐々に下げ、そのときに得られたモニター値がＩｄｓ１と一致（またはほぼ一致）するオフ電圧Ｖｏｆｆの値を探索する。そして、探索により見つけた値をＶｏｆｆ（ｉ＋１）として記録に残す。
【００５２】
このようにして、テーブル３３Ａが完成する。そして、完成したテーブル３３Ａが作業者によってメモリ３３に格納される。
【００５３】
[動作]
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１３のＩ−Ｖ特性が経時変化したり、駆動トランジスタＴｒ１の閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、有機ＥＬ素子１３のＩ−Ｖ特性の変動に対する補償動作および駆動トランジスタＴｒ１の閾値電圧や移動度の変動に対する補正動作を組み込んでいる。
【００５４】
図１２は、表示装置１における各種波形の一例を表したものである。図１２には、書込線ＷＳＬ、電源線ＤＳＬおよび信号線ＤＴＬにおいて、時々刻々と２値の電圧変化が生じている様子が示されている。さらに、図１２には、書込線ＷＳＬ、電源線ＤＳＬおよび信号線ＤＴＬの電圧変化に応じて、駆動トランジスタＴｒ１のゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々と変化している様子も示されている。
【００５５】
（Ｖｔｈ補正準備期間）
まず、Ｖｔｈ補正の準備を行う。なお、Ｖｔｈ補正とは、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧に近づける補正を指している。具体的には、書込線ＷＳＬの電圧がＶｏｆｆとなっており、信号線ＤＴＬの電圧がＶｏｆｓとなっており、電源線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１３が発光している時）に、電源線駆動回路２４は、制御信号２１Ｄに応じて電源線ＤＳＬの電圧をＶｃｃからＶｓｓに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｓｓまで下がり、有機ＥＬ素子１３が消光する。このとき、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも下がる。
【００５６】
次に、電源線ＤＳＬの電圧がＶｓｓとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、書込線駆動回路２３は、制御信号２１Ｃに応じて書込線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（Ｔ２）。すると、ゲート電圧ＶｇがＶｏｆｓまで下がる。このとき、ゲート電圧Ｖｇとソース電圧Ｖｓとの電位差Ｖｇｓが駆動トランジスタＴｒ２の閾値電圧よりも小さくなっていてもよいし、それと等しいか、またはそれよりも大きくなっていてもよい。
【００５７】
（Ｖｔｈ補正期間）
次に、Ｖｔｈの補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっており、かつ、書込線ＷＳＬの電圧がＶｏｎとなっている間に、電源線駆動回路２４は、制御信号２１Ｄに応じて電源線ＤＳＬの電圧をＶｓｓからＶｃｃに上げる（Ｔ３）。すると、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（Ｖｔｈ補正がまだ完了していない場合）には、駆動トランジスタＴｒ１がカットオフするまで（電位差ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れる。これにより、ゲート電圧ＶｇがＶｏｆｓとなり、ソース電圧Ｖｓが上昇し、その結果、保持容量ＣｓがＶｔｈに充電され、電位差ＶｇｓがＶｔｈとなる。
【００５８】
その後、信号線駆動回路２２は、制御信号２１Ｂに応じて信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、書込線駆動回路２３が制御信号２１Ｃに応じて書込線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ４）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなるので、電位差Ｖｇｓを信号線ＤＴＬの電圧の大きさに拘わらずＶｔｈのままで維持することができる。このように、電位差ＶｇｓをＶｔｈに設定することにより、駆動トランジスタＴｒ１の閾値電圧Ｖｔｈが画素回路１２ごとにばらついた場合であっても、有機ＥＬ素子１３の発光輝度がばらつくのをなくすることができる。
【００５９】
（Ｖｔｈ補正休止期間）
その後、Ｖｔｈ補正の休止期間中に、信号線駆動回路２２は、信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える。
【００６０】
（信号書込・μ補正期間）
Ｖｔｈ補正休止期間が終了した後、信号書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっており、かつ電源線ＤＳＬの電圧がＶｃｃとなっている間に、書込線駆動回路２３は、制御信号２１Ｃに応じて書込線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ５）、駆動トランジスタＴｒ１のゲートを信号線ＤＴＬに接続する。このとき、書込線駆動回路２３は、制御信号２１Ｃに応じてパルス幅を変化させた書込パルスを書込線ＷＳＬに印加する。
【００６１】
すると、駆動トランジスタＴｒ１のゲート電圧Ｖｇが信号線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１３のアノード電圧はこの段階ではまだ有機ＥＬ素子１３の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１３はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１３の素子容量Ｃｏｌｅｄに流れ、素子容量Ｃｏｌｅｄが充電されるので、ソース電圧ＶｓがΔＶｓだけ上昇し、やがて電位差ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶｓとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ１の移動度μが大きい程、ΔＶｓも大きくなるので、電位差Ｖｇｓを発光前にΔＶだけ小さくすることにより、画素１１ごとの移動度μのばらつきを取り除くことができる。
【００６２】
（発光）
最後に、書込線駆動回路２３は、制御信号２１Ｃに応じて書込線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ６）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなり、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１３に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１３が所望の輝度で発光する。
【００６３】
本実施の形態の表示装置１では、上記のようにして、各画素１１において画素回路１２がオンオフ制御され、各画素１１の有機ＥＬ素子１３に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。このとき、駆動回路２０は、上述の方法で、上記のマージンが常に所定の範囲内となるように、オフ電圧Ｖｏｆｆを設定（変更）する。これにより、所望の輝度で発光した映像品質に優れた映像が得られる。
【００６４】
[効果]
次に、本実施の形態の表示装置１における効果について説明する。
【００６５】
ところで、Ｖｔｈ補正およびμ補正は、駆動トランジスタＴｒ１のゲートに接続された書込トランジスタＴｒ２をオンさせることにより行われる。つまり、Ｖｔｈ補正やμ補正の期間は、書込トランジスタＴｒ２のオン期間と等しい。ここで、書込トランジスタＴｒ２のオン期間は、例えば、図５（Ａ）に示したように、書込トランジスタＴｒ２のゲートに印加されるパルスの幅で決定される。
【００６６】
しかし、上記のパルスは、完全な矩形波ではなく、図５（Ａ）に示したような鈍りを有している。そのため、実際には、Ｖｔｈ補正やμ補正の期間は、図５（Ｂ）に示したように、書込トランジスタのＶｔｈに依って変動し得る。μ補正期間が変動すると、図６に示したように、有機ＥＬ素子１３の発光時に有機ＥＬ素子１３に流れる電流Ｉｄｓの大きさが変化し、それに伴って発光輝度も変化する。従って、μ補正期間は、できるだけ変動しないことが好ましい。
【００６７】
書込トランジスタＴｒ２の閾値電圧Ｖｔｈは、書込トランジスタＴｒ２のゲート−ソース間電圧に負バイアスが印加され続けることによって変化（低下）する。すなわち、書込トランジスタＴｒ２の閾値電圧特性がエンハンスメントからデプレッションにシフトする。通常、書込トランジスタＴｒ２には、有機ＥＬ素子１３の発光期間や消光期間に負バイアスが印加される。書込トランジスタＴｒ２のゲート−ソース間電圧に負バイアスが印加され続けると（つまり、書込トランジスタＴｒ２の駆動期間の経過に伴って）、書込トランジスタＴｒ２の閾値電圧特性にデプレッションシフトが起こり、図５（Ｂ）に示したように、ＶｔｈがＶｔｈ１からＶｔｈ２に変動（低下）する。これにより、μ補正期間が当初の期間よりもΔｔ１+Δｔ２だけ長くなる。その結果、図６に示したように、有機ＥＬ素子１３の発光時に有機ＥＬ素子１３に流れる電流ＩｄｓがΔＩｄｓだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、表示装置１の使用期間の経過に伴って、発光輝度が低下してしまう。
【００６８】
また、上述したように、書込トランジスタＴｒ２には、有機ＥＬ素子１３の発光期間や消光期間に負バイアスが印加されるので、書込トランジスタＴｒ２の閾値電圧特性はエンハンスメントからデプレッションにシフトする。その結果、例えば、図７に示したように、書込トランジスタＴｒ２のゲートに、オフ電圧Ｖｏｆｆを印加しても、十分にカットオフできずにリーク電流が流れ、発光輝度が低下してしまう場合がある。そこで、書込トランジスタＴｒ２を十分にカットオフできるようにするために、例えば、図８に示したように、オフ電圧Ｖｏｆｆを、今までの値（Ｖｏｆｆ＿ａ）よりも更に低い値（Ｖｏｆｆ＿ｂ）に変更することが考えられる。しかし、そのようにした場合には、オフ電圧Ｖｏｆｆが低くなった分だけ、デプレッションシフトが加速される。そのため、上述のマージンがなくなるまでの時間は、オフ電圧Ｖｏｆｆを変更する前と後とで、大差ないという結果になってしまう。
【００６９】
一方、本実施の形態では、上記のマージンが常に所定の範囲内となるように、オフ電圧Ｖｏｆｆが制御（変更）される。これにより、上記のマージンの不足による電流リーク量を低減ことができる。その結果、デプレッションシフトに起因する発光輝度の低下を低減することができる。さらに、本実施の形態では、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトの加速を最小限に抑えることができるので、デプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化量を低減することができる。これにより、Ｖｔｈ補正やμ補正を行う場合であっても、デプレッションシフトに起因する発光輝度の低下を低減することができる。
【００７０】
＜２．変形例＞
[変形例１] 
図１３は、表示装置１の一変形例の概略構成を表したものである。本変形例では、表示パネル１０が、フレーム領域１０Ｂに、２種類のダミー画素１４，１５（第１ダミー画素，第２ダミー画素）を有している点で、上記実施の形態の表示装置１の構成と相違している。そこで、以下では、上記実施の形態の表示装置１との相違点について主に説明し、上記実施の形態の表示装置１との共通点についての説明を適宜省略するものとする。
【００７１】
本変形例において、表示パネル１０は、上述したように、２種類のダミー画素１４，１５を有している。ダミー画素１４は、図１４（Ａ）に示したように、上記実施の形態の画素１１と同一の構成要素を有している。一方、ダミー画素１５は、図１４（Ｂ）に示したように、上記実施の形態の画素１１から有機ＥＬ素子１３を取り除き、有機ＥＬ素子１３のあった箇所を短絡した回路に相当する。
【００７２】
次に、本変形例におけるテーブル３３Ａの作成方法について説明する。なお、本変形例では、駆動回路２０が、本変形例に係る表示装置１が出荷された後、ユーザが表示装置１を使用している間に随時、ダミー画素１４，１５を利用して、テーブル３３Ａを更新するようになっている。
【００７３】
本変形例に係る表示装置１において、駆動回路２０は、例えば、まず、オフ電圧ＶｏｆｆとしてＶｏｆｆ（１）を設定し、ダミー画素１４，１５に対して、画素１１に印加する波形と同種の波形を繰り返し印加する。このとき、駆動回路２０は、初期の周期における発光期間（またはそれに対応する期間）に、それぞれの検出信号２５Ａをモニターする。すると、駆動回路２０は、ダミー画素１４側の検出信号２５Ａの値が徐々に低下していく様子を計測することができる。このとき、駆動回路２０は、例えば、所定の周期ごとに、ダミー画素１４に対して、発光期間中（またはそれに対応する期間中）の検出信号２５Ａの値が初期の値と一致（またはほぼ一致）するオフ電圧Ｖｏｆｆの値を探索する。駆動回路２０は、例えば、ダミー画素１４に対して印加するオフ電圧Ｖｏｆｆの値をＶｏｆｆ（１）から徐々に下げると共に、ダミー画素１５に対してオフ電圧Ｖｏｆｆの値をＶｏｆｆ（１）のままにし、ダミー画素１５側の検出信号２５Ａの値から、ダミー画素１４側の検出信号２５Ａの値を差し引いた値（差分電流値）が、初期の差分電流値と一致（またはほぼ一致）するオフ電圧Ｖｏｆｆの値を探索する。そして、駆動回路２０は、探索により見つけたオフ電圧Ｖｏｆｆの値を、メモリ３３に記録に残し、これを、オフ電圧Ｖｏｆｆの値の探索のたびに実行する。駆動回路２０は、このようにして、作成したテーブル３３Ａを、オフ電圧Ｖｏｆｆの値の探索のたびにメモリ３３に追記する。
【００７４】
次に、本変形例に係る表示装置１の効果について説明する。本変形例では、上記のようにして更新したテーブル３３Ａを利用して、上記のマージンが常に所定の範囲内となるように、オフ電圧Ｖｏｆｆが制御（変更）される。これにより、デプレッションシフトに起因する発光輝度の低下を低減することができる。さらに、本変形例では、書込トランジスタＴｒ２の閾値電圧特性のデプレッションシフトの加速を最小限に抑えることができるので、デプレッションシフトに起因する書込トランジスタＴｒ２のオン期間の変化量を低減することができる。さらに、上記のマージンの不足による電流リーク量を低減ことができる。これにより、Ｖｔｈ補正やμ補正を行う場合であっても、デプレッションシフトに起因する発光輝度の低下を低減することができる。
【００７５】
[変形例２] 
上記実施の形態および変形例１では、駆動回路２０は、Ｖｔｈ補正やμ補正を行っていたが、これらを省略してもよい。この場合でも、書込トランジスタＴｒ２には、有機ＥＬ素子１３の発光期間や消光期間に負バイアスが印加されるので、書込トランジスタＴｒ２の閾値電圧特性はエンハンスメントからデプレッションにシフトし得る。しかし、本変形例では、上記実施の形態および変形例１と同様、上記のマージンが常に所定の範囲内となるように、オフ電圧Ｖｏｆｆが制御（変更）される。これにより、上記のマージンの不足による電流リーク量を低減ことができるので、デプレッションシフトに起因する発光輝度の低下を低減することができる。
【００７６】
＜３．適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００７７】
（適用例１）
図１５は、上記実施の形態等の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等の表示装置１により構成されている。
【００７８】
（適用例２）
図１６は、上記実施の形態等の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等の表示装置１により構成されている。
【００７９】
（適用例３）
図１７は、上記実施の形態等の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等の表示装置１により構成されている。
【００８０】
（適用例４）
図１８は、上記実施の形態等の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等の表示装置１により構成されている。
【００８１】
（適用例５）
図１９は、上記実施の形態等の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等の表示装置１により構成されている。
【００８２】
以上、実施の形態およびその変形例ならびに適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００８３】
例えば、上記実施の形態等では、アクティブマトリクス駆動のための画素回路１２の構成は、上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路１２の変更に応じて、上述した表示制御回路２１や、信号線駆動回路２２、書込線駆動回路２３、電源線駆動回路２４、計測回路２５などの他に、必要な駆動回路を追加してもよい。
【００８４】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
表示装置。
（２）
前記駆動部は、前記オフ電圧の制御によって、前記書込トランジスタの閾値電圧特性のデプレッションシフトに起因する前記書込トランジスタの電流リーク量を低減するようになっている
（１）に記載の表示装置。
（３）
前記駆動部は、前記発光素子を流れる電流の値またはそれと対応する物理量を計測する計測部を有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値を利用して、前記オフ電圧を制御するようになっている
（１）または（２）に記載の表示装置。
（４）
前記駆動部は、複数のオフ電圧もしくは複数のオフ電圧に対応するものを羅列したものに相当するテーブルを有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値と、所定の閾値と、前記テーブルとを利用して、前記オフ電圧を制御するようになっている
（３）に記載の表示装置。
（５）
前記表示部は、前記表示領域の周囲にあるフレーム領域に、前記発光素子および前記画素回路と同一の構造を有する第１ダミー画素と、前記第１ダミー画素において前記発光素子を取り除くとともに前記発光素子の箇所を短絡した回路に相当する第２ダミー画素とを有し、
前記駆動部は、前記第１ダミー画素および前記第２ダミー画素を利用して、前記テーブルを更新するようになっている
（４）に記載の表示装置。
（６）
表示装置を備え、
前記表示装置は、
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
電子機器。
（７）
発光素子および画素回路を表示領域に画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するステップを含む
表示装置の駆動方法。
【符号の説明】
【００８５】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１０Ｂ…フレーム領域、１１，１１１…画素、１２…画素回路、１３…有機ＥＬ素子、１４，１５…ダミー画素、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…表示制御回路、２１Ａ…信号データ，２１Ｂ，２１Ｃ，２１Ｄ，３２Ａ…制御信号、２２…信号線駆動回路、２３…書込線駆動回路、２４…電源線駆動回路、２４…計測回路、２５Ａ…検出信号、３１…変換回路、３２…コントローラ、３３…メモリ、３３Ａ…テーブル、３３Ｂ…閾値、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃｏｌｅｄ…素子容量、Ｃｓ…保持容量、ＣＴＬ…カソード線、ＤＴＬ…信号線、ＤＳＬ…電源線、Ｉｄｓ…電流、Ｖｃｃ，Ｖｏｆｓ，Ｖｏｎ，Ｖｓｉｇ，Ｖｓｓ…電圧、Ｖｇ…ゲート電圧、Ｖｇｓ…ゲート−ソース間電圧、Ｖｏｆｆ，Ｖｏｆｆ１，Ｖｏｆｆ２，Ｖｏｆｆ＿ａ，Ｖｏｆｆ＿ｂ…オフ電圧、Ｖｓ…ソース電圧、Ｖｔｈ，Ｖｔｈ０，Ｖｔｈ１…閾値電圧、Ｔｒ１…駆動トランジスタ、Ｔｒ２…書込トランジスタ、ＷＳＬ…書込線。
【図１】
2013186447.tif 000003
【図２】
2013186447.tif 000004
【図３】
2013186447.tif 000005
【図４】
2013186447.tif 000006
【図５】
2013186447.tif 000007
【図６】
2013186447.tif 000008
【図７】
2013186447.tif 000009
【図８】
2013186447.tif 000010
【図９】
2013186447.tif 000011
【図１０】
2013186447.tif 000012
【図１１】
2013186447.tif 000013
【図１２】
2013186447.tif 000014
【図１３】
2013186447.tif 000015
【図１４】
2013186447.tif 000016
【図１５】
2013186447.tif 000017
【図１６】
2013186447.tif 000018
【図１７】
2013186447.tif 000019
【図１８】
2013186447.tif 000020
【図１９】
2013186447.tif 000021