(57)【要約】【課題】ダミー画素や輝度センサーを用いずにパネル間のばらつきを補正することの可能な表示パネルおよびその駆動方法と、そのような表示パネルを備えた表示装置および電子機器を提供する。【解決手段】表示パネルは、行列状に配置された複数の発光画素と、１または複数の非発光画素とを備えている。発光画素は、発光素子と、発光素子を駆動する駆動トランジスタとを有している。非発光画素は、発光素子を有さず、かつ駆動トランジスタと同一構成のトランジスタを有している。【選択図】図１
2013186446.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の発光画素と、
１または複数の非発光画素と
を備え、
前記発光画素は、発光素子と、前記発光素子を駆動する駆動トランジスタとを有し、
前記非発光画素は、前記発光素子を有さず、かつ前記駆動トランジスタと同一構成のトランジスタを有する
表示パネル。
【請求項２】
前記１または複数の非発光画素は、前記発光画素の配列に倣って配置されている
請求項１に記載の表示パネル。
【請求項３】
列方向に延在するとともに、映像信号に応じた信号電圧を供給する複数の第１配線を備え、
前記非発光画素は、前記発光画素の列方向の配列に倣って配置され、当該非発光画素に隣接する発光画素と共通する第１配線に接続されている
請求項２に記載の表示パネル。
【請求項４】
行方向に延在するとともに、前記発光素子を駆動するための電流を供給する複数の第２配線を備え、
前記非発光画素は、前記発光画素の行方向の配列に倣って配置され、当該非発光画素に隣接する発光画素と共通する第２配線に接続されている
請求項２に記載の表示パネル。
【請求項５】
行方向に延在するとともに、走査信号を供給する複数の第３配線を備え、
前記非発光画素は、当該非発光画素に隣接する発光画素と共通する第３配線に接続されている
請求項４に記載の表示パネル。
【請求項６】
表示パネルと、前記表示パネルを駆動する駆動回路とを備え、
前記表示パネルは、行列状に配置された複数の発光画素と、１または複数の非発光画素とを有し、
前記発光画素は、発光素子と、前記発光素子を駆動する駆動トランジスタとを有し、
前記非発光画素は、前記発光素子を有さず、かつ前記駆動トランジスタと同一構成の補正用トランジスタを有する
表示装置。
【請求項７】
前記表示パネルは、前記補正用トランジスタを流れる電流またはそれに対応する物理量を計測する計測回路を有し、
前記駆動回路は、前記計測回路の計測結果を利用して映像信号を補正する
請求項６に記載の表示装置。
【請求項８】
表示装置を備え、
前記表示装置は、表示パネルと、前記表示パネルを駆動する駆動回路とを有し、
前記表示パネルは、行列状に配置された複数の発光画素と、１または複数の非発光画素とを有し、
前記発光画素は、発光素子と、前記発光素子を駆動する駆動トランジスタとを有し、
前記非発光画素は、前記発光素子を有さず、かつ前記駆動トランジスタと同一構成の補正用トランジスタを有する
電子機器。
【請求項９】
行列状に配置された複数の発光画素と、１または複数の非発光画素とを備え、かつ前記発光画素は、発光素子と、前記発光素子を駆動する駆動トランジスタとを有し、前記非発光画素は、前記発光素子を有さず、かつ前記駆動トランジスタと同一構成の補正用トランジスタを有する表示パネルにおいて、前記補正用トランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号を補正するステップを含む
表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、例えば有機ＥＬ(Electro Luminescence)素子などの発光素子を発光画素ごとに備えた表示パネルおよびその駆動方法に関する。また、本技術は、上記表示パネルを備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。
【０００３】
一般的に、有機ＥＬ素子は発光により劣化し、発光効率の低下と駆動電圧の上昇が起こる。その結果、有機ＥＬ素子の発光輝度が低下する。また、有機ＥＬ素子を駆動する画素回路に内蔵されたトランジスタについても、ゲート−ソース間電圧に負バイアスが印加され続けると劣化し、閾値のシフトと移動度の変動が起こる。これらの変動量は、素子特性により大きく変化することから、同一の発光条件およびバイアス条件となっていた場合であっても、パネルごとに劣化量が変動する可能性がある。そのため、パネル間のばらつきを補正するために、ダミー画素を用いることが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１２８４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ダミー画素を用いる場合、ダミー画素を発光させ、その輝度が輝度センサーによって計測される。しかし、そのようにした場合には、ダミー画素を発光させる必要があるので、消費電力が増大する。また、ダミー画素から発せられる光が外部に漏れないようにすることが必要となり、パネルデザインに制約が生じる。また、ダミー画素を駆動させるためのＩＣが別途必要となる。さらに、輝度センサーが用いられることから、システムが複雑化し、コストが増大する。このように、従来の方法では、ダミー画素や輝度センサーを用いることで、様々な問題が生じてしまう。
【０００６】
本技術はかかる問題点に鑑みてなされたものであり、その目的は、ダミー画素や輝度センサーを用いずにパネル間のばらつきを補正することの可能な表示パネルおよびその駆動方法と、そのような表示パネルを備えた表示装置および電子機器とを提供することにある。
【課題を解決するための手段】
【０００７】
本技術の表示パネルは、行列状に配置された複数の発光画素と、１または複数の非発光画素とを備えている。発光画素は、発光素子と、発光素子を駆動する駆動トランジスタとを有している。非発光画素は、発光素子を有さず、かつ駆動トランジスタと同一構成のトランジスタを有している。
【０００８】
本技術の表示装置は、上記の表示パネルと、上記の表示パネルを駆動する駆動回路とを備えている。
【０００９】
本技術の電子機器は、上記の表示装置を備えている。
【００１０】
本技術の表示パネル、表示装置および電子機器では、行列状に配置された複数の発光画素の他に、１または複数の非発光画素が設けられている。そして、その非発光画素には、発光素子が設けられておらず、発光画素に含まれる駆動トランジスタと同一構成のトランジスタが設けられている。これにより、例えば、非発光画素に含まれるトランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号を補正することが可能となる。
【００１１】
本技術の表示パネルの駆動方法は、行列状に配置された複数の発光画素と、１または複数の非発光画素とを備えた表示パネルの駆動方法である。この駆動方法が適用される表示パネルにおいて、発光画素は、発光素子と、発光素子を駆動する駆動トランジスタとを有しており、非発光画素は、発光素子を有さず、かつ駆動トランジスタと同一構成の補正用トランジスタを有している。本技術の表示パネルの駆動方法は、そのような構成を備えて表示パネルにおいて、補正用トランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号を補正するステップを含んでいる。
【００１２】
本技術の表示パネルの駆動方法では、行列状に配置された複数の発光画素の他に、１または複数の非発光画素が設けられた表示パネルにおいて、非発光画素に含まれる補正用トランジスタを流れる電流またはそれに対応する物理量が計測され、その計測結果を利用して映像信号が補正される。
【発明の効果】
【００１３】
本技術の表示パネル、表示装置および電子機器によれば、非発光画素に含まれるトランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号を補正することができるようにしたので、ダミー画素や輝度センサーを用いずにパネル間のばらつきを補正することができる。
【００１４】
本技術の表示パネルの駆動方法によれば、非発光画素に含まれるトランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号を補正するようにしたので、ダミー画素や輝度センサーを用いずにパネル間のばらつきを補正することができる。
【図面の簡単な説明】
【００１５】
【図１】本技術の一実施の形態に係る表示装置の構成の一例を表す図である。
【図２】図１の表示装置の構成の他の例を表す図である。
【図３】図１、図２の発光画素の回路構成の一例を表す図である。
【図４】図１、図２の非発光画素の回路構成の一例を表す図である。
【図５】図１、図２の非発光画素の回路構成の他の例を表す図である。
【図６】図１、図２の非発光画素の回路構成のその他の例を表す図である。
【図７】非発光画素が図４、図５に示した回路構成となっているときの各画素と配線との接続態様の一例を表す図である。
【図８】非発光画素が図４、図５に示した回路構成となっているときの各画素と配線との接続態様の他の例を表す図である。
【図９】非発光画素が図６に示した回路構成となっているときの各画素と配線との接続態様の一例を表す図である。
【図１０】非発光画素が図６に示した回路構成となっているときの各画素各画素と配線との接続態様の他の例を表す図である。
【図１１】図１、図２の表示制御回路の回路構成の一例を表す図である。
【図１２】図１１のメモリに含まれるテーブルの一例を表す図である。
【図１３】図１、図２の計測回路の回路構成の一例を表す図である。
【図１４】図１の表示装置の構成の一変形例を表す図である。
【図１５】図１４の表示装置の構成の他の例を表す図である。
【図１６】図１４、図１５の計測回路の回路構成の一例を表す図である。
【図１７】図１４の表示装置の構成の一変形例を表す図である。
【図１８】図１７の表示装置の構成の他の例を表す図である。
【図１９】図１、図２、図１４、図１５、図１７、図１８の発光画素の回路構成の一変形例を表す図である。
【図２０】図１、図２、図１４、図１５、図１７、図１８の非発光画素の回路構成の一変形例を表す図である。
【図２１】図１、図２、図１４、図１５、図１７、図１８の非発光画素の回路構成の他の変形例を表す図である。
【図２２】上記表示装置の適用例１の外観を表す斜視図である。
【図２３】（Ａ）は上記表示装置の適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２４】上記表示装置の適用例３の外観を表す斜視図である。
【図２５】上記表示装置の適用例４の外観を表す斜視図である。
【図２６】（Ａ）は上記表示装置の適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１６】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（表示装置）
２．変形例（表示装置）
３．適用例（電子機器）
【００１７】
＜１．実施の形態＞
[構成]
図１は、本技術の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、外部から入力された映像信号２０Ａおよび同期信号２０Ｂに基づいて表示パネル１０を駆動する駆動回路２０とを備えている。駆動回路２０は、例えば、表示制御回路２１、信号線駆動回路２２、書込線駆動回路２３、電源線駆動回路２４および計測回路２５を有している。
【００１８】
（表示パネル１０）
表示パネル１０は、行列状に配置された複数の発光画素１１と、１または複数の非発光画素１４とを備えている。なお、図１には、表示パネル１０に１つの非発光画素１４が設けられている場合が例示されている。表示パネル１０は、駆動回路２０によって各発光画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号２０Ａに基づく画像を表示するようになっている。つまり、表示パネル１０において、各発光画素１１が配置されている領域が、映像表示を行う表示領域１０Ａとなっている。表示パネル１０において、表示領域１０Ａの周縁は、遮光部材によって覆われている。そのため、表示領域１０Ａの周縁に相当するフレーム領域１０Ｂは、表示パネル１０において映像表示を行わない非表示領域となっている。
【００１９】
ところで、表示パネル１０は、１または複数の非発光画素１４についても各発光画素１１と一緒にアクティブマトリクス駆動するようになっている。１または複数の非発光画素１４は、例えば、表示領域１０Ａに配置されている。しかし、非発光画素１４は、後述する有機ＥＬ素子１３を有していないことから、画像表示には寄与しない。なお、非発光画素１４は、例えば、図２に示したように、フレーム領域１０Ｂに配置されていてもよい。
【００２０】
ここで、映像信号２０Ａは、例えば、１フィールドごとに表示パネル１０に表示する映像のデジタル信号であり、発光画素１１ごとのデジタル信号を含んでいる。発光画素１１は、表示パネル１０上の画面を構成する最小単位の点に対応するものである。表示パネル１０がカラー表示パネルである場合には、発光画素１１は、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル１０がモノクロ表示パネルである場合には、発光画素１１は、単色光（白色光）を発する画素に相当する。
【００２１】
図３は、発光画素１１の回路構成の一例を表したものである。発光画素１１は、例えば、画素回路１２と、有機ＥＬ素子１３とを有している。有機ＥＬ素子１３は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成となっている。
【００２２】
画素回路１２は、例えば、駆動トランジスタＴｒ１、書込トランジスタＴｒ２および保持容量Ｃｓによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。書込トランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに対する、映像信号２０Ａに対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタＴｒ２は、後述の信号線ＤＴＬの電圧をサンプリングするとともに駆動トランジスタＴｒ１のゲートに書き込むものである。駆動トランジスタＴｒ１は、有機ＥＬ素子１３を駆動するものである。具体的には、駆動トランジスタＴｒ１は、書込トランジスタＴｒ２によって書き込まれた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御するものである。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持するものである。なお、画素回路１２は、上述の２Ｔｒ１Ｃの回路構成とは異なる回路構成となっていてもよい。
【００２３】
駆動トランジスタＴｒ１および書込トランジスタＴｒ２は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））である。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ１または書込トランジスタＴｒ２は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。また、ＴＦＴの材料も特に限定されるものではない。ＴＦＴは、例えば、低温ポリシリコンＴＦＴ、または酸化物ＴＦＴであってもよい。
【００２４】
表示パネル１０は、さらに、行方向に延在する複数の書込線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向に延在する複数の電源線ＤＳＬとを有している。書込線ＷＳＬは、走査信号を供給するものである。電源線ＤＳＬは、有機ＥＬ素子１３を駆動するための電流を供給するものである。信号線ＤＴＬは、映像信号２０Ａに応じた信号電圧を供給するものである。信号線ＤＴＬと書込線ＷＳＬとの交差点近傍には、発光画素１１が設けられている。各信号線ＤＴＬは、信号線駆動回路２２の出力端（図示せず）と、書込トランジスタＴｒ２のソースまたはドレインとに接続されている。各書込線ＷＳＬは、書込線駆動回路２３の出力端（図示せず）と、書込トランジスタＴｒ２のゲートに接続されている。各電源線ＤＳＬは、電源線駆動回路２４の出力端（図示せず）と、駆動トランジスタＴｒ１のソースまたはドレインに接続されている。
【００２５】
書込トランジスタＴｒ２のゲートは、書込線ＷＳＬに接続されている。書込トランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続され、書込トランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電源線ＤＳＬに接続され、駆動トランジスタＴｒ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子が有機ＥＬ素子１３のアノードに接続されている。保持容量Ｃｓの一端が駆動トランジスタＴｒ１のゲートに接続され、保持容量Ｃｓの他端が駆動トランジスタＴｒ１のソース（図３では有機ＥＬ素子１３側の端子）に接続されている。つまり、保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に挿入されている。なお、有機ＥＬ素子１３は、素子容量Ｃｏｌｅｄを有している。
【００２６】
表示パネル１０は、さらに、図３に示したように、有機ＥＬ素子１３のカソードに接続されたグラウンド線ＧＮＤを有している。グラウンド線ＧＮＤは、グラウンド電位となっている外部回路と接続される。グラウンド線ＧＮＤは、例えば、画素列に対応して短冊状に形成された帯状の電極で構成されている。
【００２７】
図４は、非発光画素１４の回路構成の一例を表したものである。非発光画素１４は、例えば、発光画素１１において、有機ＥＬ素子１３の代わりに、ダイオード接続されたトランジスタＴｒ３を設けた構成となっている。トランジスタＴｒ３は、駆動トランジスタＴｒ１と同一構成のトランジスタであり、例えば、ｎチャネルＭＯＳ型のＴＦＴである。なお、駆動トランジスタＴｒ１がｐチャネルＭＯＳ型のＴＦＴとなっている場合には、トランジスタＴｒ３もｐチャネルＭＯＳ型のＴＦＴとなっていてもよい。つまり、非発光画素１４は、有機ＥＬ素子１３を有さず、かつ駆動トランジスタＴｒ１と同一構成のトランジスタを有している。
【００２８】
非発光画素１４において、トランジスタＴｒ３のソースおよびドレインのうち駆動トランジスタＴｒ１と未接続の端子は、カソード線ＣＴＬに接続されている。カソード線ＣＴＬは、画素列に対応して短冊状に形成された帯状の電極で構成されており、計測回路２５の入力端（図示せず）に接続されている。
【００２９】
なお、非発光画素１４において、トランジスタＴｒ３は、例えば、図５に示したように、必要に応じて省略することも可能である。さらに、非発光画素１４において、書込トランジスタＴｒ２および保持容量Ｃｓは、例えば、図６に示したように、必要に応じて省略することも可能である。なお、非発光画素１４が、図４、図５に示した構成となっている場合と、図６に示した構成となっている場合とで、非発光画素１４と書込線ＷＳＬとの接続態様が変化する。そこで、以下では、まず、非発光画素１４が、図４、図５に示した構成となっている場合の接続態様について説明し、その後に、非発光画素１４が、図６に示した構成となっている場合の接続態様について説明する。
【００３０】
図７（Ａ），（Ｂ）は、非発光画素１４が、図４、図５に示した構成となっている場合の接続態様の一例を表したものである。各発光画素１１は、上述したように、信号線ＤＴＬと書込線ＷＳＬとの交差点近傍に配置されている。各発光画素１１は、画素行ごとに共通の書込線ＷＳＬおよび電源線ＤＳＬに接続されており、画素列ごとに共通の信号線ＤＴＬに接続されている。一方、非発光画素１４は、発光画素１１の配列に倣って配置されている。具体的には、非発光画素１４は、発光画素１１の行方向の配列に倣って配置されており、非発光画素１４に隣接する発光画素１１と共通する書込線ＷＳＬに接続されている。さらに、非発光画素１４は、非発光画素１４に隣接する発光画素１１と共通する電源線ＤＳＬに接続されている。つまり、非発光画素１４が設けられたことによって、書込線ＷＳＬや電源線ＤＳＬの総数は変化していない。なお、非発光画素１４は、非発光画素１４に隣接する発光画素１１とは異なる信号線ＤＴＬに接続されている。そのため、非発光画素１４が設けられたことによって、信号線ＤＴＬの総数は１本だけ増えている。
【００３１】
図８（Ａ），（Ｂ）は、非発光画素１４が、図４、図５に示した構成となっている場合の接続態様の他の例を表したものである。ここでは、非発光画素１４は、発光画素１１の列方向の配列に倣って配置されており、非発光画素１４に隣接する発光画素１１と共通する信号線ＤＴＬに接続されている。つまり、非発光画素１４が設けられたことによって、信号線ＤＴＬの総数は変化していない。なお、非発光画素１４は、非発光画素１４に隣接する発光画素１１とは異なる書込線ＷＳＬおよび電源線ＤＳＬに接続されている。そのため、非発光画素１４が設けられたことによって、書込線ＷＳＬおよび電源線ＤＳＬの総数はそれぞれ１本だけ増えている。
【００３２】
図９（Ａ），（Ｂ）は、非発光画素１４が、図６に示した構成となっている場合の接続態様の一例を表したものである。各発光画素１１は、上述したように、信号線ＤＴＬと書込線ＷＳＬとの交差点近傍に配置されている。各発光画素１１は、画素行ごとに共通の書込線ＷＳＬおよび電源線ＤＳＬに接続されており、画素列ごとに共通の信号線ＤＴＬに接続されている。一方、非発光画素１４は、発光画素１１の配列に倣って配置されている。具体的には、非発光画素１４は、発光画素１１の行方向の配列に倣って配置されており、非発光画素１４に隣接する発光画素１１と共通する電源線ＤＳＬに接続されている。つまり、非発光画素１４が設けられたことによって、電源線ＤＳＬの総数は変化していない。なお、非発光画素１４は、書込線ＷＳＬとは接続されていない。また、非発光画素１４は、非発光画素１４に隣接する発光画素１１とは異なる信号線ＤＴＬに接続されている。そのため、非発光画素１４が設けられたことによって、信号線ＤＴＬの総数は１本だけ増えている。
【００３３】
図１０（Ａ），（Ｂ）は、非発光画素１４が、図６に示した構成となっている場合の接続態様の他の例を表したものである。ここでは、非発光画素１４は、発光画素１１の列方向の配列に倣って配置されており、非発光画素１４に隣接する発光画素１１と共通する信号線ＤＴＬに接続されている。つまり、非発光画素１４が設けられたことによって、信号線ＤＴＬの総数は変化していない。なお、非発光画素１４は、書込線ＷＳＬとは接続されていない。また、非発光画素１４は、非発光画素１４に隣接する発光画素１１とは異なる電源線ＤＳＬに接続されている。そのため、非発光画素１４が設けられたことによって、電源線ＤＳＬの総数は１本だけ増えている。
【００３４】
（駆動回路２０）
次に、駆動回路２０について説明する。駆動回路２０は、上述したように、例えば、表示制御回路２１、信号線駆動回路２２、書込線駆動回路２３、電源線駆動回路２４および計測回路２５を有している。表示制御回路２１は、例えば、図１１に示したように、変換回路３１、コントローラ３２およびメモリ３３を有している。
【００３５】
メモリ３３は、例えば、図１１に示したように、テーブル３３Ａを格納している。テーブル３３Ａは、例えば、図１２に示したように、電流Ｉと、補正係数αとの関係を記述したものに相当する。ここで電流Ｉとは、計測回路２５で計測された電流値と対比されるものである。補正係数αは、発光画素１１内の駆動トランジスタＴｒ１の素子特性の劣化によって変動する発光画素１１の発光輝度を補正するためものである。補正係数αを用いて映像信号２０Ａに対して所定の演算を行うことにより、駆動トランジスタＴｒ１の素子特性の劣化が考慮された映像信号２０Ａとすることが可能である。
【００３６】
コントローラ３２は、例えば、外部から供給される同期信号２０Ｂから、変換回路３１、信号線駆動回路２２、書込線駆動回路２３および電源線駆動回路２４の動作タイミングを制御する制御信号３２Ａ，２１Ｂ，２１Ｃ，２１Ｄを生成するものである。同期信号２０Ｂとしては、例えば、垂直同期信号、水平同期信号、ドットクロック信号などが挙げられる。
【００３７】
コントローラ３２は、計測回路２５から入力された計測信号２５Ａと、テーブル３３Ａとを利用して、映像信号２０Ａを補正するようになっている。コントローラ３２は、補正後の映像信号２０Ａを、制御信号２１Ｃに含めて、書込線駆動回路２３に出力するようになっている。
【００３８】
変換回路３１は、例えば、フレームメモリ、書込回路、読出回路およびデコーダを含んでいる。フレームメモリは、少なくとも表示領域１０Ａの解像度よりも多い記憶容量を有する映像表示用メモリであり、例えば、行アドレスと、列アドレスと、行アドレスおよび列アドレスと関連付けられた各発光画素１１の階調データとを記憶することができるようになっている。書込回路は、同期信号２０Ｂ利用して、映像信号２０Ａの書込アドレスを生成するとともに、同期信号２０Ｂに同期してフレームメモリに出力するようになっている。書込みアドレスは、例えば、行アドレスおよび列アドレスを含んでいる。読出回路は、制御信号３２Ａに基づいて、読出アドレスを生成し、フレームメモリに出力するようになっている。デコーダは、フレームメモリから出力された階調データを信号データ２１Ａとして出力するようになっている。
【００３９】
信号線駆動回路２２は、例えば、制御信号２１Ｂの入力に応じて、変換回路３１から入力された信号データ２１Ａに対応するアナログの信号電圧を、各信号線ＤＴＬに印加するようになっている。信号線駆動回路２２は、例えば、２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を出力可能となっている。信号線駆動回路２２は、例えば、信号線ＤＴＬを介して、書込線駆動回路２３により選択された発光画素１１または非発光画素１４へ２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を供給するようになっている。ここで、Ｖｓｉｇは、映像信号２０Ａに対応する信号電圧である。Ｖｏｆｓは、映像信号２０Ａとは無関係の一定電圧である。Ｖｓｉｇの最小電圧はＶｏｆｓよりも低い電圧値となっており、Ｖｓｉｇの最大電圧はＶｏｆｓよりも高い電圧値となっている。
【００４０】
書込線駆動回路２３は、制御信号２１Ｃから特定されるアドレスデータに基づいて、各発光画素１１（さらに非発光画素１４）を所定の単位（例えば行単位）で選択するための走査パルスを書込線ＷＳＬに出力するようになっている。書込線駆動回路２３は、例えば、制御信号２１Ｃの入力に応じて、複数の書込線ＷＳＬを所定の単位（例えば行単位）ごとに順次選択するようになっている。書込線駆動回路２３は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。書込線駆動回路２３は、例えば、書込線ＷＳＬを介して、駆動対象の発光画素１１または非発光画素１４へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給し、書込トランジスタＴｒ２のオンオフ制御を行うようになっている。ここで、Ｖｏｎは、書込トランジスタＴｒ２のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、書込トランジスタＴｒ２のオン電圧よりも低い値となっている。
【００４１】
電源線駆動回路２４は、例えば、制御信号２１Ｄの入力に応じて、複数の電源線ＤＳＬを所定の単位ごと（例えば行単位ごと）に順次選択するものである。電源線駆動回路２４は、例えば、２種類の電圧（Ｖｃｃ、Ｖｓｓ）を出力可能となっている。電源線駆動回路２４は、例えば、電源線ＤＳＬを介して、書込線駆動回路２３により選択された発光画素１１または非発光画素１４へ２種類の電圧（Ｖｃｃ、Ｖｓｓ）を供給するようになっている。ここで、Ｖｓｓは、有機ＥＬ素子１３の閾値電圧Ｖｅｌと、有機ＥＬ素子１３のカソード電圧Ｖｃａｔｈとを足し合わせた電圧（Ｖｅｌ＋Ｖｃａｔｈ）よりも低い電圧値である。Ｖｃｃは、電圧（Ｖｅｌ＋Ｖｃａｔｈ）以上の電圧値である。
【００４２】
計測回路２５は、非発光画素１４に含まれる駆動トランジスタＴｒ１を流れる電流を計測するようになっている。例えば、図１３に示したように、計測回路２５は、電流計を含んで構成され、電流計によって計測されたカソード線ＣＴＬの電流値を計測信号２５Ａとして出力するようになっている。
【００４３】
なお、計測回路２５は、非発光画素１４に含まれる駆動トランジスタＴｒ１を流れる電流に対応する物理量を計測するようになっていてもよい。例えば、計測回路２５は、電圧計を含んで構成され、電圧計によって計測された電圧値を計測信号２５Ａとして出力するようになっていてもよい。電圧値は、例えば、駆動トランジスタＴｒ１のソース−ドレイン電圧である。なお、計測回路２５は、電流計や電圧計によって計測された計測値を計測信号２５Ａとして出力するようになっていてもよいが、そのような計測値に対して所定の演算を施すことにより得られた値を計測信号２５Ａとして出力するようになっていてもよい。
【００４４】
［動作］
次に、本実施の形態の表示装置１の動作の一例について説明する。
【００４５】
表示装置１では、映像信号２０Ａに対応する信号電圧（電圧Ｖｓｉｇ）が信号線駆動回路２２によって各信号線ＤＴＬに印加されると共に、制御信号２１Ａに応じた選択パルスが書込線駆動回路２４および電源線駆動回路２４によって複数の書込線ＷＳＬおよび電源線ＤＳＬに順次印加される。これにより、各発光画素１１において画素回路１２がオンオフ制御され、各発光画素１１の有機ＥＬ素子１３に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル１０の表示領域１０Ａにおいて画像が表示される。
【００４６】
さらに、表示装置１では、非発光画素１４に含まれる駆動トランジスタＴｒを流れる電流またはそれに対応する物理量を計測回路２５で計測する。そして、その計測結果を利用して映像信号２０Ａを補正する。具体的には、計測回路２５で得られた計測信号２５Ａと、メモリ３３内のテーブル３３Ａとを利用して、映像信号２０Ａに対して所定の演算を行う。これにより、駆動トランジスタＴｒ１の素子特性の劣化が考慮された映像信号２０Ａが得られる。その結果、駆動トランジスタＴｒ１の素子特性の劣化に起因する表示品質の劣化が低減される。
【００４７】
[効果]
次に、本実施の形態の表示装置１における効果について説明する。
【００４８】
一般的に、有機ＥＬ素子は発光により劣化し、発光効率の低下と駆動電圧の上昇が起こる。その結果、有機ＥＬ素子の発光輝度が低下する。また、有機ＥＬ素子を駆動する画素回路に内蔵されたトランジスタについても、ゲート−ソース間電圧に負バイアスが印加され続けると劣化し、閾値のシフトと移動度の変動が起こる。これらの変動量は、素子特性により大きく変化することから、同一の発光条件およびバイアス条件となっていた場合であっても、パネルごとに劣化量が変動する可能性がある。そのため、パネル間のばらつきを補正するために、従来から、ダミー画素が用いられてきた。
【００４９】
ところで、ダミー画素を用いる場合、ダミー画素を発光させ、その輝度が輝度センサーによって計測される。しかし、そのようにした場合には、ダミー画素を発光させる必要があるので、消費電力が増大する。また、ダミー画素から発せられる光が外部に漏れないようにすることが必要となり、パネルデザインに制約が生じる。また、ダミー画素を駆動させるためのＩＣが別途必要となる。さらに、輝度センサーが用いられることから、システムが複雑化し、コストが増大する。このように、従来の方法では、ダミー画素や輝度センサーを用いることで、様々な問題が生じてしまう。
【００５０】
一方、本実施の形態では、行列状に配置された複数の発光画素１１の他に、１または複数の非発光画素１４が設けられている。そして、その非発光画素１４には、有機ＥＬ素子１３が設けられておらず、発光画素１１に含まれる駆動トランジスタＴｒ１と同一構成のトランジスタが設けられている。これにより、非発光画素１４に含まれるトランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号２０Ａを補正することが可能となる。その結果、駆動トランジスタＴｒ１の素子特性の劣化が考慮された映像信号２０Ａが得られるので、駆動トランジスタＴｒ１の素子特性の劣化に起因する表示品質の劣化を低減することができる。従って、パネル間のばらつきを補正することができる。
【００５１】
ところで、本実施の形態では、ダミー画素や輝度センサーは用いられておらず、さらに、非発光画素１４は発光画素１１の配列に倣って配置されている。そのため、ダミー画素や輝度センサーを用いたときのような、消費電力の増大や、パネルデザインの制約、ＩＣの追加、システムの複雑化、コストの増大といった問題は生じない。以上のことから、本実施の形態では、ダミー画素や輝度センサーを用いずにパネル間のばらつきを補正することができる。
【００５２】
＜２．変形例＞
[変形例１] 
上記実施の形態では、計測回路２５がカソード線ＣＴＬに挿入されていたが、例えば、図１４、図１５に示したように、電源線ＤＳＬに挿入されていてもよい。このようにした場合には、計測回路２５は、図１６に示したように、電流計によって計測された電源線ＤＳＬの電流値を計測信号２５Ａとして出力することになる。ここで、計測回路２５で計測される電流値は、非発光画素１４に含まれる駆動トランジスタＴｒ１を流れる電流と等価である。従って、このようにした場合であっても、パネル間のばらつきを補正することができる。
【００５３】
なお、計測回路２５が電源線ＤＳＬに挿入されるためには、計測回路２５を電源線ＤＳＬに挿入できるだけの長さの余裕度が電源線ＤＳＬに存在していることが必要となる。仮に、電源線駆動回路２４と表示パネル１０とがＦＰＣ（Flexible printed circuits）で接続されている場合には、上述した余裕度がＦＰＣに存在していることが必要となる。しかし、上述した余裕度がＦＰＣに存在していない場合には、例えば、図１７、図１８に示したように、非発光画素１４と接続する１または複数の電源線ＤＳＬを表示パネル１０から別途、引き出すＦＰＣを設け、そのＦＰＣに計測回路２５を設けるようにしてもよい。
【００５４】
[変形例２] 
上記実施の形態および変形例１では、発光画素１１が２Ｔｒ１Ｃの回路構成となっている場合が例示されていたが、それ以外の回路構成となっていてもよい。例えば、図１９に示したように、発光画素１１が、６つのトランジスタ（Ｔｒ１,Ｔｒ２，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７）で構成された画素回路１２を有していてもよい。同様に、例えば、図２０、図２１に示したように、非発光画素１４が、６つのトランジスタ（Ｔｒ１,Ｔｒ２，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７）で構成された画素回路１２を有していてもよい。
【００５５】
＜３．適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００５６】
（適用例１）
図２２は、上記実施の形態等の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等の表示装置１により構成されている。
【００５７】
（適用例２）
図２３は、上記実施の形態等の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等の表示装置１により構成されている。
【００５８】
（適用例３）
図２４は、上記実施の形態等の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等の表示装置１により構成されている。
【００５９】
（適用例４）
図２５は、上記実施の形態等の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等の表示装置１により構成されている。
【００６０】
（適用例５）
図２６は、上記実施の形態等の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等の表示装置１により構成されている。
【００６１】
以上、実施の形態およびその変形例ならびに適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００６２】
例えば、上記実施の形態等では、アクティブマトリクス駆動のための画素回路１２の構成は、上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路１２の変更に応じて、上述した表示制御回路２１や、信号線駆動回路２２、書込線駆動回路２３、電源線駆動回路２４、計測回路２５などの他に、必要な駆動回路を追加してもよい。
【符号の説明】
【００６３】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１０Ｂ…フレーム領域、１１，…発光画素、１２…画素回路、１３…有機ＥＬ素子、１４…非発光画素、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…表示制御回路、２１Ａ…信号データ，２１Ｂ，２１Ｃ，２１Ｄ，３２Ａ…制御信号、２２…信号線駆動回路、２３…書込線駆動回路、２４…電源線駆動回路２４…計測回路、２５Ａ…計測信号、３１…変換回路、３２…コントローラ、３３…メモリ、３３Ａ…テーブル、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃｏｌｅｄ…素子容量、Ｃｓ…保持容量、ＣＴＬ…カソード線、ＤＴＬ…信号線、ＤＳＬ…電源線、Ｉｄｓ…電流、Ｖｃｃ，Ｖｏｆｓ，Ｖｏｎ，Ｖｏｆｆ，Ｖｓｉｇ，Ｖｓｓ…電圧、Ｖｇ…ゲート電圧、Ｖｇｓ…ゲート−ソース間電圧、Ｖｓ…ソース電圧、Ｔｒ１…駆動トランジスタ、Ｔｒ２…書込トランジスタ、Ｔｒ３〜Ｔｒ７…トランジスタ、ＷＳＬ…書込線、α…補正係数。
【図１】
2013186446.tif 000003
【図２】
2013186446.tif 000004
【図３】
2013186446.tif 000005
【図４】
2013186446.tif 000006
【図５】
2013186446.tif 000007
【図６】
2013186446.tif 000008
【図７】
2013186446.tif 000009
【図８】
2013186446.tif 000010
【図９】
2013186446.tif 000011
【図１０】
2013186446.tif 000012
【図１１】
2013186446.tif 000013
【図１２】
2013186446.tif 000014
【図１３】
2013186446.tif 000015
【図１４】
2013186446.tif 000016
【図１５】
2013186446.tif 000017
【図１６】
2013186446.tif 000018
【図１７】
2013186446.tif 000019
【図１８】
2013186446.tif 000020
【図１９】
2013186446.tif 000021
【図２０】
2013186446.tif 000022
【図２１】
2013186446.tif 000023
【図２２】
2013186446.tif 000024
【図２３】
2013186446.tif 000025
【図２４】
2013186446.tif 000026
【図２５】
2013186446.tif 000027
【図２６】
2013186446.tif 000028