(57)【要約】【課題】寄生容量を低減して変換効率を向上することができる固体撮像装置を提供する。【解決手段】半導体基体１１に、フォトダイオードＰＤから成る光電変換部とフローティングディフュージョンＦＤが形成され、フローティングディフュージョンＦＤの部分を少なくとも含んで、フローティングディフュージョンＦＤに電荷を転送する第１のゲート電極１３、及び、フローティングディフュージョンＦＤの電荷をリセットする第２のゲート電極１４の下の半導体基体１１よりも、半導体基体１１が掘り込まれて形成された凹部１１Ａを有する固体撮像装置を構成する。【選択図】図３
2013211295.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体と、
前記半導体基体に形成された、フォトダイオードから成る光電変換部と、
前記半導体基体に形成された、フローティングディフュージョンと、
前記フローティングディフュージョンに電荷を転送する、第１のゲート電極と、
前記フローティングディフュージョンの電荷をリセットする、第２のゲート電極と、
前記フローティングディフュージョンの部分を少なくとも含んで、前記第１のゲート電極及び前記第２のゲート電極の下の前記半導体基体よりも、前記半導体基体が掘り込まれて形成された、凹部とを含む
固体撮像装置。
【請求項２】
前記フローティングディフュージョンが画素毎に設けられ、前記光電変換部及び前記第１のゲート電極を含む転送トランジスタと、前記第２のゲート電極を含むリセットトランジスタと、前記フローティングディフュージョンにゲート電極が接続された増幅トランジスタとをさらに有する請求項１に記載の固体撮像装置。
【請求項３】
前記リセットトランジスタ及び前記増幅トランジスタのソース・ドレイン領域において、前記半導体基体に前記凹部が形成されている、請求項２に記載の固体撮像装置。
【請求項４】
前記フローティングディフュージョンでは、前記凹部がアクティブ領域と位置合わせして形成されている、請求項１に記載の固体撮像装置。
【請求項５】
前記光電変換部では、前記半導体基体に前記凹部が形成されていない、請求項１に記載の固体撮像装置。
【請求項６】
半導体基体に、フォトダイオードから成る光電変換部と、フローティングディフュージョンが形成された固体撮像装置を製造する方法であって、
前記半導体基体上に、第１のゲート電極及び第２のゲート電極を形成する工程と、
前記第１のゲート電極及び前記第２のゲート電極の間の前記半導体基体を掘り込んで、前記半導体基体に凹部を形成する工程と、
前記半導体基体の、前記第１のゲート電極及び前記第２のゲート電極の間の前記凹部に、前記フローティングディフュージョンを形成する工程と、
前記半導体基体に前記光電変換部を形成する工程を有する
固体撮像装置の製造方法。
【請求項７】
前記フローティングディフュージョンを画素毎に形成し、
前記凹部を形成する工程において、前記第２のゲート電極を含むリセットトランジスタ及び、前記フローティングディフュージョンにゲート電極が接続された増幅トランジスタのソース・ドレイン領域となる部分にも、同時に前記半導体基体に凹部を形成する、請求項６に記載の固体撮像装置の製造方法。
【請求項８】
前記フローティングディフュージョンを形成する部分では、前記凹部をアクティブ領域と位置合わせして形成する、請求項６に記載の固体撮像装置の製造方法。
【請求項９】
光学系と、
半導体基体と、前記半導体基体に形成された、フォトダイオードから成る光電変換部と、前記半導体基体に形成された、フローティングディフュージョンと、前記フローティングディフュージョンに電荷を転送する、第１のゲート電極と、前記フローティングディフュージョンの電荷をリセットする、第２のゲート電極と、前記フローティングディフュージョンの部分を少なくとも含んで、前記第１のゲート電極及び前記第２のゲート電極の下の前記半導体基体よりも、前記半導体基体が掘り込まれて形成された、凹部とを含む固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路を備えた
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置及びその製造方法に係わる。また、固体撮像装置を備えた電子機器に係わる。
【背景技術】
【０００２】
固体撮像装置において、重要な特性の一つである、変換効率を向上するためには、周辺のトランジスタ等の回路素子とのフリンジ容量や、ゲートオーバーラップ容量等の、寄生容量を低減することが望ましい。
【０００３】
そこで、フローティングディフュージョンの高濃度の不純物領域を、転送ゲートから離して形成する構成が提案されている（例えば、特許文献１や特許文献２を参照）。
このようにフローティングディフュージョンの高濃度の不純物領域を、転送ゲートから離して形成することにより、フローティングディフュージョンと転送ゲートとの間の寄生容量を低減して、変換効率の向上を図ることが可能になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３６８２０１号公報
【特許文献２】特開２０１１−５４８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
また、従来の構成では、フローティングディフュージョンを素子分離領域に囲まれたアクティブ領域内に形成していた。そのため、フローティングディフュージョンの不純物領域を形成するマスクと、アクティブ領域を形成するマスクとの合わせずれが生じることがある。
このマスクの合わせずれが生じると、フローティングディフュージョンの特性のばらつきの原因となる。
【０００６】
これに対して、フローティングディフュージョンの面積を大きくすると、マスクの合わせずれマージンを十分に確保することが可能になるが、画素サイズが大きくなってしまうため、画素サイズの微細化の妨げになる。
【０００７】
また、フローティングディフュージョンの不純物領域を転送ゲートから離して形成した構成では、転送ゲートから離す分、大きい面積を確保する必要があり、この場合も画素サイズが大きくなってしまうため、画素サイズの微細化の妨げになる。
【０００８】
本技術の目的は、寄生容量を低減して変換効率を向上することができる固体撮像装置及びその製造方法を提供するものである。また、この固体撮像装置を備えた電子機器を提供するものである。
【課題を解決するための手段】
【０００９】
本技術の固体撮像装置は、半導体基体と、この半導体基体に形成された、フォトダイオードから成る光電変換部と、半導体基体に形成されたフローティングディフュージョンを含む。
そして、このフローティングディフュージョンに電荷を転送する、第１のゲート電極と、フローティングディフュージョンの電荷をリセットする、第２のゲート電極を含む。
さらに、フローティングディフュージョンの部分を少なくとも含んで、第１のゲート電極及び第２のゲート電極の下の半導体基体よりも、半導体基体が掘り込まれて形成された、凹部を含む。
【００１０】
本技術の固体撮像装置の製造方法は、半導体基体に、フォトダイオードから成る光電変換部と、フローティングディフュージョンが形成された固体撮像装置を製造する方法である。
そして、半導体基体上に、第１のゲート電極及び第２のゲート電極を形成する工程と、第１のゲート電極及び第２のゲート電極の間の半導体基体を掘り込んで、半導体基体に凹部を形成する工程を有する。
さらに、半導体基体の、第１のゲート電極及び第２のゲート電極の間の凹部に、フローティングディフュージョンを形成する工程と、半導体基体に光電変換部を形成する工程を有する。
【００１１】
本技術の電子機器は、光学系と、固体撮像装置と、固体撮像装置の出力信号を処理する信号処理回路とを備え、固体撮像装置が上記本技術の固体撮像装置の構成である
【００１２】
上述の本技術の固体撮像装置の構成によれば、フローティングディフュージョンの部分を少なくとも含んで、第１のゲート電極及び第２のゲート電極の下の半導体基体よりも、半導体基体が掘り込まれて凹部が形成されている。
これにより、第１のゲート電極及び第２のゲート電極と、凹部に形成されたフローティングディフュージョンとの距離を多く取ることができ、第１のゲート電極及び第２のゲート電極とフローティングディフュージョンとの寄生容量を低減することが可能になる。
【００１３】
上述の本技術の固体撮像装置の製造方法によれば、第１のゲート電極及び第２のゲート電極の間の半導体基体を掘り込んで、半導体基体に凹部を形成し、第１のゲート電極及び第２のゲート電極の間の、この凹部にフローティングディフュージョンを形成する。
これにより、凹部に形成したフローティングディフュージョンと、第１のゲート電極及び第２のゲート電極との距離を多く取ることができ、第１のゲート電極及び第２のゲート電極とフローティングディフュージョンとの寄生容量を低減することが可能になる。
【００１４】
上述の本技術の電子機器の構成によれば、本技術の固体撮像装置を備えているので、固体撮像装置において、第１のゲート電極及び第２のゲート電極とフローティングディフュージョンとの寄生容量を低減することが可能になる。
【発明の効果】
【００１５】
上述の本技術によれば、ゲート電極とフローティングディフュージョンとの寄生容量を低減することが可能になるので、変換効率を向上させることが可能になる。
【００１６】
また、フローティングディフュージョンを、半導体基体を掘り込んだ凹部に形成するので、ゲート電極とフローティングディフュージョンを水平方向に離さなくても、寄生容量を低減することができる。これにより、フローティングディフュージョンの部分の面積を増大させることなく、寄生容量を低減して変換効率を向上させることが可能になる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態の固体撮像装置の概略構成図（平面図）である。
【図２】第１の実施の形態の固体撮像装置の画素の等価回路図である。
【図３】Ａ〜Ｃ  第１の実施の形態の固体撮像装置の要部の断面図である。
【図４】Ａ〜Ｃ  第１の実施の形態の固体撮像装置の製造方法を示す工程図である。
【図５】Ａ〜Ｃ  第１の実施の形態の固体撮像装置の製造方法を示す工程図である。
【図６】Ａ〜Ｃ  第１の実施の形態の固体撮像装置の製造方法を示す工程図である。
【図７】Ａ〜Ｃ  第１の実施の形態の固体撮像装置の製造方法を示す工程図である。
【図８】Ａ〜Ｃ  第１の実施の形態の固体撮像装置の製造方法を示す工程図である。
【図９】Ａ  フローティングディフュージョン付近の平面図である。  Ｂ  図９ＡのＢ−Ｂにおける断面図である。  Ｃ  図９ＡのＣ−Ｃにおける断面図である。
【図１０】Ａ〜Ｃ  第１の実施の形態で、合わせずれマージンの効果を考慮しない場合のマスクパターンの平面図である。
【図１１】Ａ〜Ｃ  第１の実施の形態で、合わせずれマージンの効果を考慮する場合のマスクパターンの平面図である。
【図１２】Ａ〜Ｃ  第２の実施の形態の固体撮像装置の要部の断面図である。
【図１３】Ａ〜Ｃ  第２の実施の形態の固体撮像装置の製造方法を示す工程図である。
【図１４】Ａ〜Ｃ  第２の実施の形態の固体撮像装置の製造方法を示す工程図である。
【図１５】Ａ〜Ｃ  第２の実施の形態の固体撮像装置の製造方法を示す工程図である。
【図１６】Ａ〜Ｃ  第２の実施の形態の固体撮像装置の製造方法を示す工程図である。
【図１７】Ａ〜Ｃ  第２の実施の形態で、合わせずれマージンの効果を考慮しない場合のマスクパターンの平面図である。
【図１８】Ａ〜Ｃ  第２の実施の形態で、合わせずれマージンの効果を考慮する場合のマスクパターンの平面図である。
【図１９】第３の実施の形態の電子機器の概略構成図（ブロック図）である。
【図２０】Ａ  従来構成のフローティングディフュージョン付近の平面図である。  Ｂ  図２０ＡのＢ−Ｂにおける断面図である。  Ｃ  図２０ＡのＣ−Ｃにおける断面図である。
【図２１】Ａ、Ｂ  ＣＭＯＳ固体撮像装置におけるフローティングディフュージョン及びその周辺の寄生容量を説明する図である。
【発明を実施するための形態】
【００１８】
以下、本技術を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．第１の実施の形態（固体撮像装置）
２．第２の実施の形態（固体撮像装置）
３．第３の実施の形態（電子機器）
【００１９】
＜１．第１の実施の形態（固体撮像装置）＞
第１の実施の形態の固体撮像装置の概略構成図（平面図）を、図１に示す。
また、第１の実施の形態の固体撮像装置の画素の等価回路図を、図２に示す。
本実施の形態は、ＣＭＯＳ型固体撮像装置（ＣＭＯＳイメージセンサ）に、本技術を適用したものである。
【００２０】
本実施の形態の固体撮像装置１は、図１に示すように、シリコン基板等の半導体基体１１に、光電変換部を含む画素２が多数規則的に２次元配列された画素部３と、駆動回路等を含む周辺回路部とが形成されて成る固体撮像素子によって構成される。
【００２１】
画素２は、光電変換部と、ＭＯＳトランジスタから成る画素トランジスタとを有する。
画素トランジスタとしては、例えば、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタを有する。
【００２２】
周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成されている。
【００２３】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択して、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。
即ち、垂直駆動回路４は、画素部３の画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して、各画素２において受光量に応じて生成した信号電荷に基づいた画素信号を、カラム信号処理回路５に供給する。
【００２４】
カラム信号処理回路５は、画素２の例えば一列毎に配置されており、一行分の画素から出力される信号に対し、画素列毎にノイズ除去等の信号処理を行う。
即ち、カラム処理回路５は、画素２に特有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。
カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されている。
【００２５】
出力回路７は、カラム信号処理回路５のそれぞれから水平信号線１０を通して順次供給される信号に対し、信号処理を行って出力する。
入出力端子１２は、外部と信号のやり取りを行う。
【００２６】
図２に示すように、本実施の形態の固体撮像装置における画素２は、光電変換部となるフォトダイオードＰＤと、フローティングディフュージョンＦＤとを有する。また、画素２は、転送トランジスタＴＲ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び選択トランジスタＳＥＬの４つのトランジスタを有する。
【００２７】
転送トランジスタＴＲは、そのソースがフォトダイオードＰＤのカソード側に接続され、ドレインがフローティングディフュージョンＦＤに接続されている。また、転送トランジスタＴＲの転送ゲート電極１３には、転送パルスφＴＲを供給する転送配線が接続されている。
フォトダイオードＰＤで光電変換された信号電荷（本実施の形態では電子）は、転送トランジスタＴＲの転送ゲート電極１３に転送パルスφＴＲが印加されることによって、フローティングディフュージョンＦＤに転送される。
【００２８】
リセットトランジスタＲＳＴは、そのドレインが電源電圧ＶＤＤに接続され、ソースがフローティングディフュージョンＦＤに接続されている。また、リセットトランジスタＲＳＴのソース・ドレイン間のリセットゲート電極１４には、リセットパルスφＲＳＴを供給するリセット配線が接続されている。
フォトダイオードＰＤからフローティングディフュージョンＦＤへの信号電荷の転送に先立って、リセットトランジスタＲＳＴのリセットゲート電極１４にリセットパルスφＲＳＴを印加する。これにより、フローティングディフュージョンＦＤの電位が、電源電圧ＶＤＤによりＶＤＤレベルにリセットされる。
【００２９】
増幅トランジスタＡＭＰは、そのドレインが電源電圧ＶＤＤに接続され、そのソースが選択トランジスタＳＥＬのドレインに接続されている。そして、増幅トランジスタＡＭＰのソース・ドレイン間の増幅ゲート電極１５は、フローティングディフュージョンＦＤに接続されている。
この増幅トランジスタＡＭＰは、電源電圧ＶＤＤを負荷とするソースフォロア回路を構成しており、フローティングディフュージョンＦＤの電位変化に応じた画素信号が出力される。
【００３０】
選択トランジスタＳＥＬは、そのドレインが増幅トランジスタＡＭＰのソースに接続され、そのソースが垂直信号線９に接続されている。また、選択トランジスタＳＥＬのソース・ドレイン間の選択ゲート電極１６には、選択パルスφＳＥＬを供給する選択配線が接続されている。
画素２毎に選択パルスφＳＥＬが選択ゲート電極１６に供給されることにより、増幅トランジスタＡＭＰで増幅された画素信号が垂直信号線９に出力される。
【００３１】
以上の構成を有することにより、転送パルスφＴＲを転送ゲート電極１２に供給することによって、フォトダイオードＰＤに蓄積された信号電荷が、転送トランジスタＴＲによりフローティングディフュージョンＦＤに読み出される。
フローティングディフュージョンＦＤに信号電荷が読み出されることにより、フローティングディフュージョンＦＤの電位が変位し、その電位変化が増幅ゲート電極１５に伝達される。
そして、増幅ゲート電極１５に供給された電位が増幅トランジスタＡＭＰにより増幅され、画素信号として選択トランジスタＳＥＬにより選択的に垂直信号線９に出力される。
また、リセットゲート電極１４にリセットパルスφＲＳＴを供給することによって、フローティングディフュージョンＦＤに読み出された信号電荷は、リセットトランジスタＲＳＴにより電源電圧ＶＤＤ付近の電位と同電位になるようにリセットされる。
【００３２】
そして、垂直信号線９に出力された画素信号は、その後、図１に示したカラム信号処理回路５、水平信号線１０、出力回路７を介して出力される。
【００３３】
図２では、画素２に４つの画素トランジスタを用いる構成としたが、選択トランジスタＳＥＬを除く３つの画素トランジスタを用いる構成としても良い。
また、図２では、画素２毎に、それぞれ４つの画素トランジスタを用いる構成としていたが、複数の画素２で転送トランジスタＴＲ以外の画素トランジスタを共有する構成としてもよい。
【００３４】
ところで、固体撮像装置（イメージセンサ）において、変換効率（光電変換された１個の電子がフローティングディフュージョンでどれだけの電圧に変換されるかを表す指標）を向上するためには、下記の方法が挙げられる。
（１）フローティングディフュージョンやリセットトランジスタのソース領域における接合容量を低減させる。
（２）周辺のトランジスタ等の回路素子とのフリンジ容量やゲートオーバーラップ容量といった寄生容量を低減させる。
（３）配線間の容量を低減させることや、ソースフォロアアンプの変調度を向上させる。
【００３５】
ここで、ＣＭＯＳ型固体撮像装置（ＣＭＯＳイメージセンサ）において、画素のフローティングディフュージョンＦＤ及びその周辺に発生する寄生容量を、図２１Ａ及び図２１Ｂを参照して説明する。図２１ＡはＣＭＯＳ型固体撮像装置の画素の等価回路図を示し、図２１ＢはＣＭＯＳ型固体撮像装置の画素のトランジスタの概略断面図を示している。
図２１Ａ及び図２１Ｂに示すように、フローティングディフュージョンＦＤに影響を与える寄生容量としては、以下の寄生容量が挙げられる。
即ち、フローティングディフュージョンＦＤと転送ゲートトランジスタＴＲのゲート電極の寄生容量Ｃ１、フローティングディフュージョンＦＤとリセットトランジスタＲＳＴのゲート電極の寄生容量Ｃ２が挙げられる。また、フローティングディフュージョンと増幅トランジスタＡＭＰのソース・ドレインの寄生容量Ｃ３，Ｃ４が挙げられる。
【００３６】
本技術は、変換効率を向上させるために、図２１Ａ及び図２１Ｂに示した寄生容量Ｃ１，Ｃ２，Ｃ３，Ｃ４を低減させるものである。
そして、本実施の形態では、フローティングディフュージョンＦＤ及びその周辺のトランジスタの構成を従来構成と変えることにより、図２１Ａ及び図２１Ｂに示した寄生容量Ｃ１，Ｃ２，Ｃ３，Ｃ４を低減させるものである。
【００３７】
次に、本実施の形態の固体撮像装置１の要部の断面図を、図３Ａ〜図３Ｃに示す。
図３Ａは、図２の増幅トランジスタＡＭＰやリセットトランジスタＲＳＴの断面図を示している。
図３Ｂは、図２のフォトダイオードＰＤと転送トランジスタＴＲとフローティングディフュージョンＦＤの断面図を示している。
図３Ｃは、図２の選択トランジスタＳＥＬやその他のＭＯＳトランジスタ（例えば、ＭＯＳ周辺回路部のトランジスタ）の断面図を示している。
【００３８】
図３Ａに示すように、図２の増幅トランジスタＡＭＰやリセットトランジスタＲＳＴは、ゲート絶縁膜１８上に形成された、増幅ゲート電極１４又はリセットゲート電極１５と、左右の半導体基体１１内に形成された、ソース・ドレイン領域１９を有する。
図３Ｂに示すように、図２の転送トランジスタＴＲは、ゲート絶縁膜１８上に形成された転送ゲート電極１３を有する。そして、転送ゲート電極１３の左の半導体基体１１内に、フォトダイオードＰＤから成る光電変換部が形成されており、転送ゲート電極１３の右の半導体基体１１内に、フローティングディフュージョンＦＤが形成されている。転送トランジスタＴＲの転送ゲート１３によって、フォトダイオードＰＤで光電変換された電荷が、フローティングディフュージョンＦＤに転送される。
図３Ｃに示すように、図２の選択トランジスタＳＥＬやその他のＭＯＳトランジスタは、ゲート絶縁膜１８上に形成された、選択ゲート電極１６又はゲート電極１７と、左右の半導体基体１１内に形成された、ソース・ドレイン領域１９を有する。
【００３９】
半導体基体１１としては、例えば、半導体基板単体、半導体基板及びその上に形成されたエピタキシャル層、他の基板上に形成された半導体層、等の構成が挙げられる。
半導体基体１１の半導体材料としては、シリコンやその他の半導体元素、化合物半導体等を使用することができる。
【００４０】
本実施の形態では、特に、図３Ａ及び図３Ｂに示すように、リセットトランジスタや増幅トランジスタ、転送トランジスタにおいて、ゲート電極１４，１５，１３の左右の半導体基体１１が、ゲート絶縁膜１８よりも下方に掘り込まれた、凹部１１Ａとなっている。
そして、掘り込まれた凹部１１Ａに、ソース・ドレイン領域１９、フォトダイオードＰＤ、フローティングディフュージョンＦＤが形成されている。
これに対して、図３Ｃに示すように、選択トランジスタやその他のＭＯＳトランジスタは、半導体基体１１が掘り込まれていない。
【００４１】
図３Ａ及び図３Ｂに示すように、ゲート電極１４，１５，１３の左右の半導体基体１１が、下方に掘り込まれた凹部１１Ａとなっていることにより、転送トランジスタのゲート電極１３とフローティングディフュージョンＦＤ間の距離を多くとることができる。また、リセットトランジスタのゲート電極１４とソース領域１９間の距離や、増幅トランジスタのゲート電極１５とソース・ドレイン領域１９間の距離を、多くとることができる。
これらの距離を多くとることにより、その部分における寄生容量を低減することが可能となるため、固体撮像装置の変換効率を向上させることができる。
【００４２】
図３Ａ〜図３Ｃに示した、本実施の形態の固体撮像装置の構成は、例えば、以下に説明するようにして、製造することができる。
なお、図４〜図８の各図において、図Ａは図３Ａに対応し、図Ｂは図３Ｂに対応し、図Ｃは図３Ｃに対応する。
【００４３】
まず、図４Ａ〜図４Ｃに示すように、半導体基体１１上に、ゲート絶縁膜１８と、ゲート電極を形成するための電極層（例えば、多結晶シリコン層）３１を、順次形成する。
ここまでの工程は、通常のＣＭＯＳ型固体撮像装置の製造工程と同様である。
【００４４】
次に、図５Ａ及び図５Ｂに示すように、リセットトランジスタ、増幅トランジスタ、転送トランジスタでは、電極層３１の上をフォトレジスト３２で覆う。
その後、図５Ｃに示すように、選択トランジスタや他のトランジスタでは、電極層３１及びその下のゲート絶縁膜１８をパターニングして、電極層３１から成る、選択トランジスタのゲート電極１６や他のトランジスタのゲート電極１７を形成する。
【００４５】
次に、図６Ｃに示すように、選択トランジスタや他のトランジスタでは、ゲート電極１６，１７及びその周囲を覆って、フォトレジスト３３を形成する。
その後、図６Ａ及び図６Ｂに示すように、リセットトランジスタ、増幅トランジスタ、転送トランジスタでは、電極層３１及びその下のゲート絶縁膜１８をパターニングする。これにより、電極層３１から成る、各トランジスタのゲート電極１４，１５，１３を形成する。
【００４６】
続いて、図７Ａ及び図７Ｂに示すように、リセットトランジスタ、増幅トランジスタ、転送トランジスタでは、ゲート電極１４，１５，１３の左右の半導体基体１１をエッチングする。このエッチングの際に、ゲート電極１４，１５，１３も、エッチング用のマスクとして利用する。
これにより、半導体基体１１に凹部１１Ａを形成する。選択トランジスタや他のトランジスタでは、図７Ｃに示すように、図６Ｃに示した状態と同じ状態とする。
【００４７】
その後、選択トランジスタや他のトランジスタでは、図示しないが、ゲート電極１６，１７及びその周囲を覆っていた、フォトレジスト３３を除去する。
次に、図８Ａ〜図８Ｃに示すように、ゲート電極１４，１５，１３，１６，１７をマスクとして用いて、半導体基体１１にＮ型不純物を注入することにより、トランジスタのソース・ドレイン領域１９及びフローティングディフュージョンＦＤを形成する。
【００４８】
その後、半導体基体１１内に、フォトダイオードＰＤを構成する不純物領域を形成することにより、図３Ｂに示したフォトダイオードＰＤを形成する。
さらに、図示しないが、トランジスタのゲート電極１３〜１７の上方に、配線層と層間絶縁層から成る配線部を形成する。また、光を入射させる側に、カラーフィルタやマイクロレンズを形成する。
このようにして、図３Ａ〜図３Ｃに示した、本実施の形態の固体撮像装置を製造することができる。
【００４９】
なお、上述した製造方法では、選択トランジスタ及びその他のトランジスタのゲート電極１６，１７のパターニング工程を、転送トランジスタとリセットトランジスタと増幅トランジスタのゲート電極１３，１４，１５のパターニング工程よりも先に行っていた。
これに対して、転送トランジスタとリセットトランジスタと増幅トランジスタのゲート電極１３，１４，１５のパターニング工程を、選択トランジスタ及びその他のトランジスタのゲート電極１６，１７のパターニング工程よりも先に行うことも可能である。
また、例えば、先に各トランジスタのゲート電極のパターニングを行って、その後、凹部１１Ａを形成しない部分をマスクで覆って、半導体基体１１に凹部１１Ａをエッチングにより形成することも可能である。
【００５０】
図３〜図８では、ゲート電極の幅方向の断面図を示していた。
本実施の形態において、さらに、半導体基体１１に凹部１１Ａを形成するマスクパターンの、ゲート電極の長手方向の位置を規定することにより、フローティングディフュージョンＦＤをアクティブ領域に位置合わせして形成することが可能になる。
この場合の固体撮像装置の構成及び製造方法について、以下、詳細に説明する。
【００５１】
本実施の形態において、フローティングディフュージョンＦＤをアクティブ領域に位置合わせして形成した場合の、フローティングディフュージョン付近の平面図を図９Ａに示す。また、図９ＡのＢ−Ｂにおける断面図を図９Ｂに示し、図９ＡのＣ−Ｃにおける断面図を図９Ｃに示す。
また、比較対照として、従来構成のフローティングディフュージョン付近の平面図を図２０Ａに示し、図２０ＡのＢ−Ｂにおける断面図を図２０Ｂに示し、図２０ＡのＣ−Ｃにおける断面図を図２０Ｃに示す。
【００５２】
従来構成では、イオン注入のマスクの合わせずれによって、フローティングディフュージョンＦＤのＮ＋領域が、アクティブ領域と素子分離領域との境界にかかることが無いようにする必要があった。
そのため、図２０Ａに示すように、Ｎ＋領域から境界まで、合わせずれマージンｘを取って、アクティブ領域２０を広く形成していた。これにより、図２０Ａ及び図２０Ｃに示すように、フローティングディフュージョンのＮ＋領域を、素子分離領域２１にかからないように形成することができる。
しかし、実際の製造工程では、イオン注入後の熱拡散等により、図２０Ａに破線で示すように、Ｎ＋領域が当初の幅ｗから両側にｘ´広がって形成されてしまう。これにより、容量に効く面積が２ｘ´分大きくなることになる。
また、この従来構成では、図２０Ａ及び図２０Ｂに示すように、フローティングディフュージョンと転送トランジスタのゲート電極の間の寄生容量を低減するために、Ｎ＋領域をゲート電極１３から距離ｄの位置に形成している。
【００５３】
なお、従来構成において、図２０Ａに示した合わせずれマージンｘを考慮しない場合には、合わせずれを生じたときに、フローティングディフュージョンのイオン注入が、逆の極性の不純物領域で形成された素子分離領域２１内にもわたって行われる。
この場合、実効的なフローティングディフュージョンの面積が小さくなる。
【００５４】
これに対して、図９Ａ〜図９Ｃに示す構成では、アクティブ領域２０の平面パターンと、半導体基体１１をエッチングして凹部を形成する部分の平面パターンを同じとしているので、アクティブ領域２０と位置合わせして、凹部が形成されている。そして、凹部となったアクティブ領域２０のゲート電極１３側の端部に、フローティングディフュージョンＦＤのＮ＋領域を形成している。
これにより、図９Ｂに示すように、ゲート電極１３から下にフローティングディフュージョンＦＤを離して形成している。
図９Ｃに示すように、アクティブ領域２０では、半導体基体１１をエッチングして凹部を形成しているので、アクティブ領域２０と素子分離領域２１は段差を有している。このため、素子分離領域２１内にフローティングディフュージョンＦＤのイオン注入がされたとしても、実効的なフローティングディフュージョンＦＤは凹部のアクティブ領域２０に規定される。これにより、マスクの合わせずれマージンを考慮せずに、従来よりも大きいマスクサイズで設計することが可能になる。
【００５５】
本実施の形態の構成において、合わせずれマージンの効果を考慮しない場合における、半導体基体１１のエッチングの際のマスクパターンの平面図を、図１０Ａ〜図１０Ｃに示す。図１０Ａ〜図１０Ｃは、図３Ａ〜図３Ｃのそれぞれの断面図に対応した平面図である。
図１０Ａ及び図１０Ｂに示すように、マスクパターン２２は、アクティブ領域２０の幅や、ゲート電極１４，１５，１３の長手方向の長さよりも、広い幅にしている。
マスクパターン２２の内側のうち、ゲート電極１４，１５，１３以外の部分において、半導体基体がエッチングされて、凹部が形成される。
この場合には、図９Ｃに示した断面図に対して、アクティブ領域２０の左右の素子分離領域２１の一部（マスクパターン２２内の部分）もエッチングされて、凹部となる。
図１０Ｃに示すように、半導体基体１１にエッチングを行わないトランジスタの部分では、マスクパターン２２を形成しない。
【００５６】
また、本実施の形態の構成において、合わせずれマージンの効果を考慮する場合における、半導体基体１１のエッチングの際のマスクパターンの平面図を、図１１Ａ〜図１１Ｃに示す。図１１Ａ〜図１１Ｃは、図３Ａ〜図３Ｃのそれぞれの断面図に対応した平面図である。
図１１Ｂに示すように、フローティングディフュージョンを形成する部分では、マスクパターン２２をアクティブ領域２０と同じ幅にしている。
図１１Ａ及び図１１Ｂに示すように、フローティングディフュージョン以外の半導体基体１１にエッチングを行う部分では、マスクパターン２２を図１０Ａ及び図１０Ｂと同様としている。
マスクパターン２２の内側のうち、ゲート電極１４，１５，１３以外の部分において、半導体基体がエッチングされて、凹部が形成される。
この場合には、フローティングディフュージョンの部分では、図９Ｃに示した断面図と同様に、アクティブ領域２０の左右の素子分離領域２１はエッチングされず、アクティブ領域２０のみが凹部となる。
図１１Ｃに示すように、半導体基体１１にエッチングを行わないトランジスタの部分では、図１０Ｃと同様に、マスクパターン２２を形成しない。
【００５７】
ここで、図２０Ａ〜図２０Ｃに示した従来構成に対して、図９Ａ〜図９Ｃに示した本実施の形態の構成によって、どの程度寄生容量を低減できるか見積りを行った。
容量Ｃは、誘電率εと面積Ｓと距離ｄとから、下記の式（１）により求められる。
Ｃ＝εＳ／ｄ        （１）
本実施の形態において半導体基体を掘る深さを、従来構成のゲート電極からＮ＋領域までの距離ｄと、同一とした。そして、従来構成においてゲート電極との寄生容量として働く部分の面積を１として、前述したｘ´の大きさを変えたときの、本実施の形態の構成でゲート電極との寄生容量として働く部分の面積の相対値を、計算により求めた。
なお、図９Ａ及び図２０Ａに示す、Ｎ＋領域の幅ｗは、０．２μｍとした。
【００５８】
計算の結果、それぞれのｘ´の値に対する面積の相対値は、ｘ´＝０．０５μｍのとき０．６６７、ｘ´＝０．１μｍのとき０．５、ｘ´＝０．１５μｍのとき０．４となった。
従って、本技術を適用した、本実施の形態の構成の方が、寄生容量として働く部分の面積が小さくなり、寄生容量が小さくなることがわかる。
また、ｘ´が大きくなるほど、寄生容量の低減効果が顕著になることがわかる。
【００５９】
上述の本実施の形態の固体撮像装置の構成によれば、ゲート電極１４，１５，１３の左右の半導体基体１１が、下方に掘り込まれた凹部１１Ａとなっている。そして、この凹部１１Ａに、フォトダイオードＰＤ、フローティングディフュージョンＦＤ、ソース・ドレイン領域１９が形成されている。
これにより、転送トランジスタのゲート電極１３とフローティングディフュージョンＦＤ間の距離を多くとることができる。また、リセットトランジスタのゲート電極１４とソース領域１９間の距離や、増幅トランジスタのゲート電極１５とソース・ドレイン領域１９間の距離を、多くとることができる。
これらの距離を多くとることにより、その部分における寄生容量を低減することが可能となるため、固体撮像装置の変換効率を向上させることができる。
【００６０】
また、本実施の形態の構成によれば、半導体基体１１を掘り込んだ凹部１１Ａに、フローティングディフュージョンＦＤを形成しているので、ゲート電極とフローティングディフュージョンＦＤを水平方向に離さなくても、寄生容量を低減することができる。
これにより、フローティングディフュージョンＦＤの部分の面積を増大させることなく、従って画素サイズを増大させることなく、寄生容量を低減して、変換効率を向上させることが可能になる。
従って、画素サイズの微細化と、変換効率の向上とを共に実現することも可能になる。
【００６１】
さらに、図９Ａ〜図９Ｃに示したように、アクティブ領域２０と凹部１１Ａとを位置合わせして形成した場合には、アクティブ領域２０とフローティングディフュージョンＦＤの合わせずれマージンを取る必要がなくなる。
そのため、アクティブ領域２０及びフローティングディフュージョンＦＤの面積を低減して、その分、フォトダイオードＰＤの面積を拡大することや、画素サイズを低減することが可能になる。
【００６２】
＜２．第２の実施の形態（固体撮像装置）＞
第２の実施の形態の固体撮像装置の要部の断面図を、図１２Ａ〜図１２Ｃに示す。
本実施の形態も、第１の実施の形態と同様に、ＣＭＯＳ型固体撮像装置（ＣＭＯＳイメージセンサ）に、本技術を適用したものである。
【００６３】
第１の実施の形態では、フォトダイオードＰＤの部分の半導体基体１１を掘り込んでいたので、掘り込みによって半導体基体１１がダメージを受けることに起因して、フォトダイオードＰＤの部分の半導体基体１１の表面付近の界面準位が増加する。
画素サイズ等の設計条件によるが、この界面準位の増加によって、暗電流の発生が増加して、画質に影響を及ぼす場合には、フォトダイオードＰＤの半導体基体１１は掘り込まないことが望ましい。
【００６４】
本実施の形態では、図１２Ｂに示すように、フォトダイオードＰＤの部分（光電変換部）では、半導体基体１１に凹部１１Ａを形成していない。これにより、凹部１１Ａの形成に起因する、暗電流の発生の増加を防ぐことができる。
そして、図１２Ａ〜図１２Ｃに示すように、フォトダイオードＰＤの部分以外は、図３Ａ〜図３Ｃに示した第１の実施の形態の構成と同様にしている。即ち、リセットトランジスタと増幅トランジスタのソース・ドレイン領域１９と、フローティングディフュージョンＦＤの部分では、半導体基体１１に凹部１１Ａを形成し、選択トランジスタ及び他のトランジスタでは凹部１１Ａを形成しない。
【００６５】
なお、その他の構成は、第１の実施の形態と同様であり、図１の平面図に示した構成を採用することができる。
【００６６】
本実施の形態では、図１２Ａに示すように、リセットトランジスタや増幅トランジスタのゲート電極１４，１５の左右の半導体基体１１が、ゲート絶縁膜１８よりも下方に掘り込まれた、凹部１１Ａとなっている。また、図１２Ｂに示すように、フローティングディフュージョンＦＤの部分の半導体基体１１が、ゲート絶縁膜１８よりも下方に掘り込まれた、凹部１１Ａとなっている。
そして、掘り込まれた凹部１１Ａに、ソース・ドレイン領域１９、フローティングディフュージョンＦＤが形成されている。
これに対して、図１２Ｂ及び図１２Ｃに示すように、フォトダイオードＰＤの部分と、選択トランジスタやその他のＭＯＳトランジスタは、半導体基体１１が掘り込まれていない。
【００６７】
図１２Ａ及び図１２Ｂに示すように、ゲート電極１４，１５の左右の半導体基体１１やフローティングディフュージョンＦＤの部分の半導体基体１１が、下方に掘り込まれた凹部１１Ａとなっている。これにより、リセットトランジスタのゲート電極１４とソース領域１９間の距離や、増幅トランジスタのゲート電極１５とソース・ドレイン領域１９間の距離を、多くとることができる。また、転送トランジスタのゲート電極１３とフローティングディフュージョンＦＤ間の距離を多くとることができる。
これらの距離を多くとることにより、その部分における寄生容量を低減することが可能となるため、固体撮像装置の変換効率を向上させることができる。
また、フォトダイオードＰＤの部分は、半導体基体１１が掘り込まれていないので、凹部の形成に起因する、暗電流の発生の増加を防ぐことができる。
【００６８】
図１２Ａ〜図１２Ｃに示した、本実施の形態の固体撮像装置の構成は、例えば、以下に説明するようにして、製造することができる。
なお、図１３〜図１６の各図において、図Ａは図１２Ａに対応し、図Ｂは図１２Ｂに対応し、図Ｃは図１２Ｃに対応する。
【００６９】
まず、第１の実施の形態の製造方法の図４Ａ〜図４Ｃに示した工程までと同様に、ゲート電極を形成するための電極層３１の形成工程までの各工程を行う。
【００７０】
次に、図１３Ａに示すように、リセットトランジスタ、増幅トランジスタでは、電極層３１の上をフォトレジスト３２で覆う。
転送トランジスタでは、図１３Ｂに示すように、フローティングディフュージョンを形成する側はフォトレジスト３２で覆うが、破線で囲まれた、フォトダイオードを形成する部分は、フォトレジスト３２で覆わない。
その後、図１３Ｂ及び図１３Ｃに示すように、フォトダイオードを形成する部分と、選択トランジスタや他のトランジスタでは、電極層３１及びその下のゲート絶縁膜１８をパターニングする。これにより、選択トランジスタや他のトランジスタでは、電極層３１から成る、選択トランジスタのゲート電極１６や他のトランジスタのゲート電極１７を形成する。また、フォトダイオードを形成する部分では、半導体基体１１の表面を露出させる。
【００７１】
次に、図１４Ｂ及び図１４Ｃに示すように、フォトダイオード及び転送トランジスタの転送ゲート電極を形成する部分、並びに、選択トランジスタや他のトランジスタのゲート電極１６，１７及びその周囲を覆って、フォトレジスト３３を形成する。
その後、図１４Ａ及び図１４Ｂに示すように、リセットトランジスタ、増幅トランジスタ、フローティングディフュージョンを形成する部分では、電極層３１及びその下のゲート絶縁膜１８をパターニングする。これにより、電極層３１から成る、各トランジスタのゲート電極１４，１５，１３を形成する。
【００７２】
続いて、図１５Ａ及び図１５Ｂに示すように、リセットトランジスタ、増幅トランジスタ、フローティングディフュージョンを形成する部分では、ゲート電極１４，１５，１３の横の半導体基体１１をエッチングする。このエッチングの際に、ゲート電極１４，１５，１３も、エッチング用のマスクとして利用する。
これにより、半導体基体１１に凹部１１Ａを形成する。選択トランジスタや他のトランジスタでは、図１５Ｃに示すように、図１４Ｃに示した状態と同じ状態とする。
【００７３】
その後、フォトダイオードを形成する部分や、選択トランジスタや他のトランジスタでは、図示しないが、ゲート電極１６，１７及びその周囲を覆っていた、フォトレジスト３３を除去する。
次に、図１６Ａ〜図１６Ｃに示すように、ゲート電極１４，１５，１３，１６，１７をマスクとして用いて、半導体基体１１にＮ型不純物を注入することにより、トランジスタのソース・ドレイン領域１９及びフローティングディフュージョンＦＤを形成する。
【００７４】
その後、半導体基体１１内に、フォトダイオードＰＤを構成する不純物領域を形成することにより、図１２Ｂに示したフォトダイオードＰＤを形成する。
さらに、図示しないが、トランジスタのゲート電極１３〜１７の上方に、配線層と層間絶縁層から成る配線部を形成する。また、光を入射させる側に、カラーフィルタやマイクロレンズを形成する。
このようにして、図１２Ａ〜図１２Ｃに示した、本実施の形態の固体撮像装置を製造することができる。
【００７５】
なお、上述した製造方法では、選択トランジスタ及びその他のトランジスタのゲート電極１６，１７のパターニング工程を、転送トランジスタとリセットトランジスタと増幅トランジスタのゲート電極１３，１４，１５のパターニング工程よりも先に行っていた。
これに対して、転送トランジスタとリセットトランジスタと増幅トランジスタのゲート電極１３，１４，１５のパターニング工程を、選択トランジスタ及びその他のトランジスタのゲート電極１６，１７のパターニング工程よりも先に行うことも可能である。
また、例えば、先に各トランジスタのゲート電極のパターニングを行って、その後、凹部１１Ａを形成しない部分をマスクで覆って、半導体基体１１に凹部１１Ａをエッチングにより形成することも可能である。
【００７６】
本実施の形態の構成において、合わせずれマージンの効果を考慮しない場合における、半導体基体１１のエッチングの際のマスクパターンの平面図を、図１７Ａ〜図１７Ｃに示す。図１７Ａ〜図１７Ｃは、図１２Ａ〜図１２Ｃのそれぞれの断面図に対応した平面図である。
図１７Ａ及び図１７Ｂに示すように、マスクパターン２２は、ゲート電極１４，１５，１３の長手方向の長さよりも広い幅にしている。本実施の形態の場合には、フォトダイオードの部分は半導体基体を掘り込まないので、フォトダイオードの部分と転送トランジスタのゲート電極１３の部分には、マスクパターン２２を形成しない。
【００７７】
また、本実施の形態の構成において、合わせずれマージンの効果を考慮する場合における、半導体基体１１のエッチングの際のマスクパターンの平面図を、図１８Ａ〜図１８Ｃに示す。図１８Ａ〜図１８Ｃは、図１２Ａ〜図１２Ｃのそれぞれの断面図に対応した平面図である。
図１８Ｂに示すように、フローティングディフュージョンを形成する部分では、マスクパターン２２をアクティブ領域２０と同じ幅にしている。
図１８Ａに示すように、フローティングディフュージョン以外の半導体基体１１にエッチングを行う部分では、マスクパターン２２を図１７Ａと同様としている。マスクパターン２２の内側のうち、ゲート電極１４，１５以外の部分において、半導体基体がエッチングされて、凹部が形成される。
この場合には、フローティングディフュージョンの部分では、図９Ｃに示した断面図と同様に、アクティブ領域２０の左右の素子分離領域２１はエッチングされず、アクティブ領域２０のみが凹部となる。
図１８Ｂ及び図１８Ｃに示すように、フォトダイオードを形成する部分や、半導体基体１１にエッチングを行わないトランジスタの部分では、図１７Ｂ及び図１７Ｃと同様に、マスクパターン２２を形成しない。
【００７８】
上述の本実施の形態の固体撮像装置の構成によれば、転送ゲート電極１３の右の半導体基体１１と、ゲート電極１４，１５の左右の半導体基体１１が、下方に掘り込まれた凹部１１Ａとなっている。そして、この凹部１１Ａに、フローティングディフュージョンＦＤ、ソース・ドレイン領域１９が形成されている。
これにより、転送トランジスタのゲート電極１３とフローティングディフュージョンＦＤ間の距離を多くとることができる。また、リセットトランジスタのゲート電極１４とソース領域１９間の距離や、増幅トランジスタのゲート電極１５とソース・ドレイン領域１９間の距離を、多くとることができる。
これらの距離を多くとることにより、その部分における寄生容量を低減することが可能となるため、固体撮像装置の変換効率を向上させることができる。
【００７９】
また、本実施の形態の構成によれば、半導体基体１１を掘り込んだ凹部１１Ａに、フローティングディフュージョンＦＤを形成しているので、ゲート電極とフローティングディフュージョンＦＤを水平方向に離さなくても、寄生容量を低減することができる。
これにより、フローティングディフュージョンＦＤの部分の面積を増大させることなく、従って画素サイズを増大させることなく、寄生容量を低減して、変換効率を向上させることが可能になる。
従って、画素サイズの微細化と、変換効率の向上とを共に実現することも可能になる。
【００８０】
さらに、本実施の形態では、フォトダイオードＰＤの部分には凹部１１Ａを形成していないため、エッチングにより凹部１１Ａを形成したことによる界面準位の増加に起因する暗電流の発生を防ぐことができる。
【００８１】
さらにまた、本実施の形態においても、第１の実施の形態の図９Ａ〜図９Ｃと同様に、アクティブ領域２０と凹部１１Ａとを位置合わせして形成した場合には、アクティブ領域２０及びフローティングディフュージョンＦＤの面積を低減することができる。そして、その分、フォトダイオードＰＤの面積を拡大することや、画素サイズを低減することが可能になる。
【００８２】
上述の各実施の形態では、本技術をＣＭＯＳ型固体撮像装置に適用していた。
本技術は、ＣＣＤ固体撮像装置にも、同様に適用することができる。
例えば、画素をマトリクス状に配置したＣＣＤ固体撮像装置では、水平転送レジスタに接続された水平出力ゲート電極の先にフローティングディフュージョンを設けている。また、画素をライン状に配置したＣＣＤ固体撮像装置では、転送レジスタに接続された出力ゲート電極の先にフローティングディフュージョンを設けている。これら水平出力ゲート電極や出力ゲート電極は、フローティングディフュージョンへ電荷を転送するゲート電極である。
さらに、フローティングディフュージョンの後段には、フローティングディフュージョンの電荷をリセットするために、リセットゲート電極とリセットドレインが設けられる。また、フローティングディフュージョンには、増幅トランジスタのゲート電極が電気的に接続される。この増幅トランジスタは、ソースフォロア回路を構成し、フローティングディフュージョンに蓄積された電荷の量に対応した電圧を出力する。
ＣＣＤ固体撮像装置に適用する場合、フローティングディフュージョンの部分（前段の出力ゲート電極から後段のリセットゲート電極までの部分）の半導体基体を掘り込んで、凹部を形成し、凹部にフローティングディフュージョンを形成すればよい。また、リセットゲート電極の先のリセットドレインとなる領域や、フローティングディフュージョンにゲートが接続された増幅トランジスタのソース・ドレイン領域も、同様に、半導体基体を掘り込んで凹部を形成しても良い。
【００８３】
また、上述の各実施の形態では、電子を信号キャリアとして使用する構成であり、フローティングディフュージョンＦＤがＮ型領域、素子分離領域２１がＰ型領域となっていた。
本技術は、正孔を信号キャリアとして使用して、フローティングディフュージョンＦＤをＰ型領域、素子分離領域をＮ型というように、全て逆導電型とした構成にも、同様に適用することが可能である。
【００８４】
また、上述の各実施の形態では、フローティングディフュージョンＦＤの部分や、リセットトランジスタ及び増幅トランジスタのゲート電極の左右のソース・ドレイン領域において、半導体基体を掘り込んで凹部を形成していた。
本技術においては、これらの部分全部においてのみ、半導体基体を掘り込んで凹部を形成した構成に限定されるものではない。これらの部分のうち一部に凹部を形成した構成とすることや、さらに凹部を形成した部分を増やしたりすることも可能である。
本技術では、少なくとも、フローティングディフュージョンＦＤの部分（ＦＤに電荷を転送する第１のゲート電極及びＦＤの電荷をリセットする第２のゲート電極との間の部分）において、半導体基体を掘り込んで凹部を形成する。これにより、ＣＭＯＳ型固体撮像装置の場合、図２１Ａ及び図２１Ｂに示した寄生容量Ｃ１〜Ｃ４のうち、少なくともＣ１及びＣ２の寄生容量を低減することができる。
【００８５】
また、本技術は、半導体基体に対して、トランジスタ等の回路素子を形成する回路形成面と、光を入射させる光入射面とを、ともに同じ側とした表面照射型構造と、反対の側とした裏面照射型構造の、いずれの構造にも適用することが可能である。
【００８６】
本技術に係る固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、撮像機能を備えた他の機器等の、各種電子機器に適用することができる。
【００８７】
＜３．第３の実施の形態（電子機器）＞
第７の実施の形態の電子機器の概略構成図（ブロック図）を、図１９に示す。
図１９に示すように、この電子機器１２１は、固体撮像装置１２２、光学系１２３、シャッタ装置１２４、駆動回路１２５、信号処理回路１２６を有する。
【００８８】
光学系１２３は、光学レンズ等により構成され、被写体からの像光（入射光）を固体撮像装置１２２の画素部に結像させる。これにより、固体撮像装置１２２内に、一定期間信号電荷が蓄積される。光学系１２３は、複数個の光学レンズから構成された光学レンズ系としても良い。
固体撮像装置１２２としては、前述した各実施の形態の固体撮像装置等、本技術に係る固体撮像装置を使用する。
シャッタ装置１２４は、固体撮像装置１２２への光照射期間及び遮光期間を制御する。
駆動回路１２５は、固体撮像装置１２２の転送動作及びシャッタ装置１２４のシャッタ動作を制御する駆動信号を供給する。駆動回路１２５から供給される駆動信号（タイミング信号）により、固体撮像装置１２２の信号転送を行う。
信号処理回路１２６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いは、モニタに出力される。
【００８９】
上述の本実施の形態の電子機器１２１の構成によれば、固体撮像装置１２２として、前述した各実施の形態の固体撮像装置等、本技術に係る固体撮像装置を使用することにより、固体撮像装置において、寄生容量を低減して変換効率を向上することが可能になる。
【００９０】
本技術において、撮像装置の構成は、図１９に示した構成に限定されるものではなく、本技術に係る固体撮像装置を使用する構成であれば、図１９に示した以外の構成とすることも可能である。
【００９１】
なお、本開示は以下のような構成も取ることができる。
（１）半導体基体と、前記半導体基体に形成された、フォトダイオードから成る光電変換部と、前記半導体基体に形成された、フローティングディフュージョンと、前記フローティングディフュージョンに電荷を転送する、第１のゲート電極と、前記フローティングディフュージョンの電荷をリセットする、第２のゲート電極と、前記フローティングディフュージョンの部分を少なくとも含んで、前記第１のゲート電極及び前記第２のゲート電極の下の前記半導体基体よりも、前記半導体基体が掘り込まれて形成された、凹部とを含む固体撮像装置。
（２）前記フローティングディフュージョンが画素毎に設けられ、前記光電変換部及び前記第１のゲート電極を含む転送トランジスタと、前記第２のゲート電極を含むリセットトランジスタと、前記フローティングディフュージョンにゲート電極が接続された増幅トランジスタとをさらに有する前記（１）に記載の固体撮像装置。
（３）前記リセットトランジスタ及び前記増幅トランジスタのソース・ドレイン領域において、前記半導体基体に前記凹部が形成されている、前記（２）に記載の固体撮像装置。
（４）前記フローティングディフュージョンでは、前記凹部がアクティブ領域と位置合わせして形成されている、前記（１）から（３）のいずれかに記載の固体撮像装置。
（５）前記光電変換部では、前記半導体基体に前記凹部が形成されていない、前記（１）から（４）のいずれかに記載の固体撮像装置。
（６）半導体基体に、フォトダイオードから成る光電変換部と、フローティングディフュージョンが形成された固体撮像装置を製造する方法であって、前記半導体基体上に、第１のゲート電極及び第２のゲート電極を形成する工程と、前記第１のゲート電極及び第２のゲート電極の間の前記半導体基体を掘り込んで、前記半導体基体に凹部を形成する工程と、前記半導体基体の、前記第１のゲート電極及び第２のゲート電極の間の前記凹部に、前記フローティングディフュージョンを形成する工程と、前記半導体基体に前記光電変換部を形成する工程を有する固体撮像装置の製造方法。
（７）前記フローティングディフュージョンを画素毎に形成し、前記凹部を形成する工程において、前記第２のゲート電極を含むリセットトランジスタ及び、前記フローティングディフュージョンにゲート電極が接続された増幅トランジスタのソース・ドレイン領域となる部分にも、同時に前記半導体基体に凹部を形成する、前記（６）に記載の固体撮像装置の製造方法。
（８）前記フローティングディフュージョンを形成する部分では、前記凹部をアクティブ領域と位置合わせして形成する、前記（６）又は（７）に記載の固体撮像装置の製造方法。
（９）光学系と、前記（１）から（５）のいずれかに記載の固体撮像装置と、前記固体撮像装置の出力信号を処理する信号処理回路を備えた電子機器。
【００９２】
本技術は、上述の実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【００９３】
１，１２２  固体撮像装置、２  画素、３  画素部、４  垂直駆動回路、５  カラム信号処理回路、６  水平駆動回路、７  出力回路、８  制御回路、９  垂直信号線、１０  水平信号線、１１  半導体基体、１１Ａ  凹部、１２  入出力端子、１３  転送ゲート電極、１４  リセットゲート電極、１５  増幅ゲート電極、１６  選択ゲート電極、１７  ゲート電極、１８  ゲート絶縁膜、１９  ソース・ドレイン領域、２０  アクティブ領域、２１  素子分離領域、２２  マスクパターン、３１  電極層、３２，３３  フォトレジスト、１２１  電子機器、１２３  光学系、１２４  シャッタ装置、１２５  駆動回路、１２６  信号処理回路、ＰＤ  フォトダイオード、ＦＤ  フローティングディフュージョン、ＴＲ  転送トランジスタ、ＲＳＴ  リセットトランジスタ、ＡＭＰ  僧服トランジスタ、ＳＥＬ  選択トランジスタ、φＴＲ  転送パルス、φＲＳＴ  リセットパルス、φＳＥＬ  選択パルス
【図１】
2013211295.tif 000003
【図２】
2013211295.tif 000004
【図３】
2013211295.tif 000005
【図４】
2013211295.tif 000006
【図５】
2013211295.tif 000007
【図６】
2013211295.tif 000008
【図７】
2013211295.tif 000009
【図８】
2013211295.tif 000010
【図９】
2013211295.tif 000011
【図１０】
2013211295.tif 000012
【図１１】
2013211295.tif 000013
【図１２】
2013211295.tif 000014
【図１３】
2013211295.tif 000015
【図１４】
2013211295.tif 000016
【図１５】
2013211295.tif 000017
【図１６】
2013211295.tif 000018
【図１７】
2013211295.tif 000019
【図１８】
2013211295.tif 000020
【図１９】
2013211295.tif 000021
【図２０】
2013211295.tif 000022
【図２１】
2013211295.tif 000023