(57)【要約】【課題】低消費電力化と低い位相雑音とを両立しながら、広い電圧範囲で動作可能なレベルシフト回路、発振回路、及び電子機器等を提供する。【解決手段】レベルシフト回路は、ソースに第１の電源電圧が供給される第１導電型の第１のトランジスターと、ソースに第２の電源電圧が供給され、ドレインに前記第１のトランジスターのドレインが接続される第２導電型の第２のトランジスターと、第１のトランジスターの第１のバイアス電圧を生成する第１の電圧生成回路と、第２のトランジスターの第２のバイアス電圧を生成する第２の電圧生成回路と、入力信号が入力される入力ノードと第１のトランジスターのゲートとを容量結合する第１の容量と、入力ノードと第２のトランジスターのゲートとを容量結合する第２の容量とを含む。【選択図】図２
2013207339.tif 000002
【特許請求の範囲】
【請求項１】
ソースに第１の電源電圧が供給される第１導電型の第１のトランジスターと、
ソースに第２の電源電圧が供給され、ドレインに前記第１のトランジスターのドレインが接続される第２導電型の第２のトランジスターと、
前記第１のトランジスターの第１のバイアス電圧を生成する第１の電圧生成回路と、
前記第２のトランジスターの第２のバイアス電圧を生成する第２の電圧生成回路と、
入力信号が入力される入力ノードと前記第１のトランジスターのゲートとを容量結合する第１の容量と、
前記入力ノードと前記第２のトランジスターのゲートとを容量結合する第２の容量とを含むことを特徴とするレベルシフト回路。
【請求項２】
請求項１において、
前記第１の電圧生成回路は、
前記第１のトランジスターのゲート・ソース間電圧を生成することを特徴とするレベルシフト回路。
【請求項３】
請求項１又は２において、
前記第２の電圧生成回路は、
前記第２のトランジスターのゲート・ソース間電圧を生成することを特徴とするレベルシフト回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１の電圧生成回路は、
第１の電極及び第２の電極を有し、該第１の電極に前記第１の電源電圧が供給される第１の電圧源と、
一端に前記第１の電圧源の前記第２の電極が接続され、他端に前記第１のトランジスターのゲートが接続される第１の抵抗回路とを含むことを特徴とするレベルシフト回路。
【請求項５】
請求項４において、
前記第２の電圧生成回路は、
第１の電極及び第２の電極を有し、該第２の電極に前記第２の電源電圧が供給される第２の電圧源と、
一端に前記第２の電圧源の前記第１の電極が接続され、他端に前記第２のトランジスターのゲートが接続される第２の抵抗回路とを含むことを特徴とするレベルシフト回路。
【請求項６】
請求項１乃至３のいずれかにおいて、
電流源と、
ソースに前記第２の電源電圧が供給される第２導電型の第３のトランジスターとを含み、
前記第１の電圧生成回路は、
ソースに前記第１の電源電圧が供給され、ゲート及びドレインに前記第３のトランジスターのドレインが接続される第１導電型の第４のトランジスターと、
一端に前記第４のトランジスターのゲート及びドレインが接続され、他端に前記第１のトランジスターのゲートが接続される第１の抵抗回路とを含み、
前記第２の電圧生成回路は、
ソースに前記第２の電源電圧が供給され、ゲート及びドレインに前記第３のトランジスターのゲートが接続される第２導電型の第５のトランジスターと、
一端に前記第３のトランジスターのゲートが接続され、他端に前記第２のトランジスターのゲートが接続される第２の抵抗回路とを含むことを特徴とするレベルシフト回路。
【請求項７】
請求項５又は６において、
前記第１の抵抗回路の抵抗値及び前記第２の抵抗回路の抵抗値が、同一となるように形成されることを特徴とするレベルシフト回路。
【請求項８】
請求項１乃至３のいずれかにおいて、
前記第１の電圧生成回路は、
基準電圧に基づいて前記第１のバイアス電圧を生成する第１の電圧レギュレーター回路と、
一端に前記第１の電圧レギュレーター回路の出力が接続され、他端に前記第１のトランジスターのゲートが接続される第３の抵抗回路とを含み、
前記第２の電圧生成回路は、
前記基準電圧に基づいて前記第２のバイアス電圧を生成する第２の電圧レギュレーター回路と、
一端に前記第２の電圧レギュレーター回路の出力が接続され、他端に前記第２のトランジスターのゲートが接続される第４の抵抗回路とを含むことを特徴とするレベルシフト回路。
【請求項９】
請求項８において、
前記第３の抵抗回路の抵抗値及び前記第４の抵抗回路の抵抗値が、同一となるように形成されることを特徴とするレベルシフト回路。
【請求項１０】
請求項１乃至９のいずれかにおいて、
前記第１の容量の容量値及び前記第２の容量の容量値が、同一となるように形成されることを特徴とするレベルシフト回路。
【請求項１１】
共振子を駆動して発振信号を出力する共振子駆動回路と、
前記発振信号が前記入力信号として入力される請求項１乃至１０のいずれか記載のレベルシフト回路とを含むことを特徴とする発振回路。
【請求項１２】
請求項１乃至１０のいずれか記載のレベルシフト回路を含むことを特徴とする電子機器。
【請求項１３】
請求項１１記載の発振回路を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベルシフト回路、発振回路、及び電子機器等に関する。
【背景技術】
【０００２】
従来、ＳＰＸＯ（Simple Packaged X’tal Oscillator）は、ユーザーにより電源が与えられると、温度補償や温度制御を行うことなく共振子の周波数安定度をそのままに発振信号を出力する発振回路として広く用いられている。このような発振回路には、低消費電力化とともに、ユーザーが要求する振幅レベルを有する発振出力を行うことが要求されている。そのため、発振回路は、発振信号の振幅レベルを変換するレベルシフト回路を備える場合がある。
【０００３】
このようなレベルシフト回路については、種々提案されている。例えば特許文献１には、ゲートとドレインが交差接続された第１導電型の第１トランジスター及び第２トランジスターと、相補的にスイッチ制御される第２導電型の第３トランジスター及び第４トランジスターとを含むレベルシフト回路が開示されている。第１トランジスター及び第２トランジスターの各々には、第３トランジスター及び第４トランジスターのドレインの各々が接続される。そして、第１トランジスター又は第２トランジスターをオン状態にするときに閾値電圧が低くなるような電圧を、抵抗素子を介して基板に供給することで、低電圧で動作マージンの改善と低消費電力化を図る。
【０００４】
ところが、この種のたすきがけ接続したインバーター回路により構成されるレベルシフト回路は、その閾値電圧と、入力信号の中心電圧とが一致しないとき、ディーティー比が５０パーセントの出力信号を出力することができない。従って、発振信号をそのままレベルシフト回路に入力すると、デューティー比が５０パーセントの信号を得ることが困難となる。
【０００５】
これに対して、例えば特許文献２又は特許文献３には、容量を介して入力された発振信号の振幅レベルを変換するようにした発振回路が開示されている。
【０００６】
図９に、容量を介して入力された発振信号の振幅レベルを変換する従来の発振回路の構成を示す。発振回路１０は、発振部２０と、増幅部４０と、定電圧回路５０とを備えている。
【０００７】
発振部２０は、水晶振動子２２と、インバーター回路２４と、帰還抵抗２６と、容量２８，３０と、ドレイン抵抗３２とを備えている。容量２８，３０の一方の電極には、それぞれ接地電圧ＶＳＳが供給される。容量２８の他方の電極と容量３０の他方の電極との間には、水晶振動子２２が接続される。インバーター回路２４の入力には、容量２８の他方の電極及び帰還抵抗２６の一端が接続される。インバーター回路２４の出力には、ドレイン抵抗３２の一端及び帰還抵抗２６の他端が接続される。ドレイン抵抗３２の他端には、容量３０の他方の電極が接続される。インバーター回路２４の電源端子には、定電圧回路５０が接続され、接地電源端子には接地電圧ＶＳＳが供給される。
【０００８】
増幅部４０は、容量４２と、インバーター回路４４と、帰還抵抗４６とを備えている。容量４２は、インバーター回路２４の出力とインバーター回路４４の入力との間に接続される。インバーター回路４４の入力には、帰還抵抗４６の一端が接続され、出力には、帰還抵抗４６の他端が接続される。このインバーター回路４４の出力が、発振回路１０の出力となる。また、インバーター回路４４の電源端子には、定電圧回路５０が接続され、接地電源端子には接地電圧ＶＳＳが供給される。
【０００９】
定電圧回路５０は、発振部２０のインバーター回路２４、増幅部４０のインバーター回路４４に定電圧の電源電圧を供給する。このとき、定電圧回路５０は、インバーター回路２４に供給する電圧を、インバーター回路４４に供給する電圧よりも低くする。
【００１０】
発振回路１０では、定電圧回路５０により供給される電源電圧により発振部２０を発振させることにより、発振部２０の低消費電流化を図ることができる。また、振幅の小さい発振部２０の出力を増幅部４０に伝達するため、容量４２を介してインバーター回路４４に入力させることで、発振信号の交流成分がインバーター回路４４に伝達される。増幅部４０は、定電圧回路５０により供給される電源電圧ＶＤＤまで振幅レベルを変換して、出力信号を出力する。このとき、増幅部４０では、帰還抵抗４６によってバイアス電圧が動作点のほぼ中間で安定するようにされるため、発振回路１０の出力のデューティー比が５０パーセントになりやすい。
【００１１】
この点、例えば特許文献２には、レベルシフト回路をなくすため、図９の構成を有する容量結合インバーター回路を採用し、増幅部４０にレベルシフト回路と出力バッファーの機能を兼用させるようにした技術が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００６−２３７７６０号公報
【特許文献２】特開平１−３００６０５号公報
【特許文献３】特開２０１１−２４４０６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、発振回路には、低消費電力で、ユーザーが要求する振幅レベルでデューティー比が５０パーセントの出力信号を出力することに加えて、パルス整形の安定性や低い位相雑音が求められている。
【００１４】
しかしながら、特許文献１に開示されたレベルシフト回路は、上記のように、入力ＤＣレベルが定まらないため、発振出力のような正弦波が入力されると、ディーティー比が５０パーセントの出力を得にくいという問題がある。
【００１５】
これに対して、特許文献２又は特許文献３に開示された技術によれば、ディーティー比が５０パーセントの出力を得やすい。しかしながら、特許文献２又は特許文献３では、次のように、低消費電力化とパルス整形の安定性や低い位相雑音とを両立することができないと問題がある。
【００１６】
図１０に、図９の増幅部４０に流れる電流の説明図を示す。図１０において、図９と同様の部分には同一符号を付し、適宜説明を省略する。
【００１７】
インバーター回路４４は、Ｐ型のＭＯＳ（Metal-Oxide Semiconductor）トランジスターＴｒＡと、Ｎ型のＭＯＳトランジスターＴｒＢとにより構成される。ＭＯＳトランジスターＴｒＡのソースには、定電圧回路５０によって生成された電源電圧ＶＤＤが供給され、ゲートには、容量４２を介して発振部２０からの発振信号Ｖｉｎが入力され、ドレインは、増幅部４０の出力となる。ＭＯＳトランジスターＴｒＢのソースには、接地電圧ＶＳＳが供給され、ゲートには、容量４２を介して発振部２０からの発振信号Ｖｉｎが入力され、ドレインは、増幅部４０の出力となる。
【００１８】
帰還抵抗４６は、ＭＯＳトランジスターＴｒＡ（又はＭＯＳトランジスターＴｒＢ）のドレインとＭＯＳトランジスターＴｒＡ（又はＭＯＳトランジスターＴｒＢ）のゲートとの間に接続される。
【００１９】
ここで、ＭＯＳトランジスターＴｒＡのソース・ドレイン間に流れる電流をＩｐ、ＭＯＳトランジスターＴｒＢのソース・ドレイン間に流れる電流をＩｎとする。
【００２０】
図１１（Ａ）、図１１（Ｂ）に、電流Ｉｐ，Ｉｎの説明図を示す。図１１（Ａ）及び図１１（Ｂ）は、横軸に発振信号Ｖｉｎ、縦軸に電流値を表す。図１１（Ａ）は、電源電圧ＶＤＤが１．６Ｖのときの電流Ｉｐ，Ｉｎの変化を模式的に表し、図１１（Ｂ）は、電源電圧ＶＤＤが３．６Ｖのときの電流Ｉｐ，Ｉｎの変化を模式的に表す。
【００２１】
発振信号Ｖｉｎの電圧が０Ｖのとき、ＭＯＳトランジスターＴｒＡがオンとなり電流Ｉｐが流れ、ＭＯＳトランジスターＴｒＢがオフとなり電流Ｉｎが流れない。発振信号Ｖｉｎの電圧が高くなると、電流Ｉｐの電流値が小さくなり、電流Ｉｎの電流値が大きくなる。図１０に示すように、増幅部４０では、帰還抵抗４６によりインバーター回路４４の入力及び出力が接続されているため、自己バイアスがかかり、例えば電源電圧ＶＤＤの中間電圧においてバイアス電圧が安定することになる。図１１（Ａ）では、電源電圧ＶＤＤが１．６Ｖのため、ほぼ０．８Ｖ（Ｖｂ）付近にバイアス電圧が安定し、図１１（Ｂ）では、電源電圧ＶＤＤが３．６Ｖのため、ほぼ１．８Ｖ（Ｖｂ´）付近にバイアス電圧が安定する。
【００２２】
ここで、電源電圧ＶＤＤが１．６ＶのときにＭＯＳトランジスターＴｒＡ，ＴｒＢのサイズを最適化して図１１（Ａ）のように調整すると、電源電圧ＶＤＤを３．６Ｖに上げたときに、図１１（Ｂ）のように大きな貫通電流が流れてしまい、消費電流が大きくなる。一方、電源電圧ＶＤＤが３．６Ｖのときに大きな貫通電流が流れないようにＭＯＳトランジスターＴｒＡ，ＴｒＢのサイズが小さくなるように調整すると、電源電圧ＶＤＤを１．６Ｖに下げたときインバーター回路４４には十分なゲインが得られない。そのため、出力波形が歪み、位相雑音が悪化するという問題がある。
【００２３】
以上のように、電源電圧ＶＤＤとして広い電圧範囲での動作が要求される場合、図９の構成では、低消費電力化とパルス整形の安定性や低い位相雑音とを両立することができない。
【００２４】
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。
【課題を解決するための手段】
【００２５】
（１）本発明の第１の態様は、レベルシフト回路が、ソースに第１の電源電圧が供給される第１導電型の第１のトランジスターと、ソースに第２の電源電圧が供給され、ドレインに前記第１のトランジスターのドレインが接続される第２導電型の第２のトランジスターと、前記第１のトランジスターの第１のバイアス電圧を生成する第１の電圧生成回路と、前記第２のトランジスターの第２のバイアス電圧を生成する第２の電圧生成回路と、入力信号が入力される入力ノードと前記第１のトランジスターのゲートとを容量結合する第１の容量と、前記入力ノードと前記第２のトランジスターのゲートとを容量結合する第２の容量とを含む。
【００２６】
本態様によれば、入力信号が入力される入力ノードと、第１のトランジスター及び第２のトランジスターの各々のゲートとを容量結合するようにしたので、各トランジスターのゲートに、個別のバイアス電圧を印加することができるようになる。これにより、第１の電源電圧と第２の電源電圧との間の電圧にかかわらず一定の消費電流で、第１の容量及び第２の容量を介して入力される入力信号の振幅レベルを変換することができるようになる。また、入力ノードと容量結合することにより、ディーティー比が５０パーセントの出力信号を生成しやすくなる。従って、本態様によれば、電源電圧を変更しても、低消費電流を実現するとともに、波形のパルス整形を安定化させ、位相雑音の悪化を抑えることができるようになる。これにより、低消費電力化と低い位相雑音とを両立しながら、広い電圧範囲で動作可能なレベルシフト回路を提供することができる。
【００２７】
（２）本発明の第２の態様に係るレベルシフト回路では、第１の態様において、前記第１の電圧生成回路は、前記第１のトランジスターのゲート・ソース間電圧を生成する。
【００２８】
本態様によれば、第１のトランジスターに適正なバイアスを印加して入力信号の振幅レベルを変換し、電源電圧を変更しても、低消費電流を実現するとともに、波形のパルス整形を安定化させ、位相雑音の悪化を抑えることができるようになる。
【００２９】
（３）本発明の第３の態様に係るレベルシフト回路では、第１の態様又は第２の態様において、前記第２の電圧生成回路は、前記第２のトランジスターのゲート・ソース間電圧を生成する。
【００３０】
本態様によれば、第２のトランジスターに適正なバイアスを印加して入力信号の振幅レベルを変換し、電源電圧を変更しても、低消費電流を実現するとともに、波形のパルス整形を安定化させ、位相雑音の悪化を抑えることができるようになる。
【００３１】
（４）本発明の第４の態様に係るレベルシフト回路では、第１の態様乃至第３の態様のいずれかにおいて、前記第１の電圧生成回路は、第１の電極及び第２の電極を有し、該第１の電極に前記第１の電源電圧が供給される第１の電圧源と、一端に前記第１の電圧源の前記第２の電極が接続され、他端に前記第１のトランジスターのゲートが接続される第１の抵抗回路とを含む。
【００３２】
本態様によれば、第１の抵抗回路により、第１の容量を介して入力される入力信号の交流成分を第１のトランジスターのゲートに確実に印加することができ、所定のバイアス条件下で、入力信号の振幅レベルを変換することができる。
【００３３】
（５）本発明の第５の態様に係るレベルシフト回路では、第４の態様において、前記第２の電圧生成回路は、第１の電極及び第２の電極を有し、該第２の電極に前記第２の電源電圧が供給される第２の電圧源と、一端に前記第２の電圧源の前記第１の電極が接続され、他端に前記第２のトランジスターのゲートが接続される第２の抵抗回路とを含む。
【００３４】
本態様によれば、第２の抵抗回路により、第２の容量を介して入力される入力信号の交流成分を第２のトランジスターのゲートに確実に印加することができ、所定のバイアス条件下で、入力信号の振幅レベルを変換することができる。
【００３５】
（６）本発明の第６の態様に係るレベルシフト回路は、第１の態様乃至第３の態様のいずれかにおいて、電流源と、ソースに前記第２の電源電圧が供給される第２導電型の第３のトランジスターとを含み、前記第１の電圧生成回路は、ソースに前記第１の電源電圧が供給され、ゲート及びドレインに前記第３のトランジスターのドレインが接続される第１導電型の第４のトランジスターと、一端に前記第４のトランジスターのゲート及びドレインが接続され、他端に前記第１のトランジスターのゲートが接続される第１の抵抗回路とを含み、前記第２の電圧生成回路は、ソースに前記第２の電源電圧が供給され、ゲート及びドレインに前記第３のトランジスターのゲートが接続される第２導電型の第５のトランジスターと、一端に前記第３のトランジスターのゲートが接続され、他端に前記第２のトランジスターのゲートが接続される第２の抵抗回路とを含む。
【００３６】
本態様によれば、電流源からの電流に基づいて、第４のトランジスターのゲート（ドレイン）・ソース間の電圧を第１のトランジスターの第１のバイアス電圧として生成することができるようになる。また、上記の電流源からの電流に基づいて、第５のトランジスターのゲート（ドレイン）・ソース間の電圧を第２のトランジスターの第２のバイアス電圧として生成することができるようになる。従って、本態様によれば、上記の効果に加えて、非常に簡素な構成で、第１のバイアス電圧及び第２のバイアス電圧を高精度に制御することができるようになる。
【００３７】
（７）本発明の第７の態様に係るレベルシフト回路では、第５の態様又は第６の態様において、前記第１の抵抗回路の抵抗値及び前記第２の抵抗回路の抵抗値が、同一となるように形成される。
【００３８】
本態様によれば、上記の効果に加えて、歪みがより小さい波形の出力信号を出力することができるようになる。
【００３９】
（８）本発明の第８の態様に係るレベルシフト回路では、第１の態様乃至第３の態様のいずれかにおいて、前記第１の電圧生成回路は、基準電圧に基づいて前記第１のバイアス電圧を生成する第１の電圧レギュレーター回路と、一端に前記第１の電圧レギュレーター回路の出力が接続され、他端に前記第１のトランジスターのゲートが接続される第３の抵抗回路とを含み、前記第２の電圧生成回路は、前記基準電圧に基づいて前記第２のバイアス電圧を生成する第２の電圧レギュレーター回路と、一端に前記第２の電圧レギュレーター回路の出力が接続され、他端に前記第２のトランジスターのゲートが接続される第４の抵抗回路とを含む。
【００４０】
本態様によれば、第１の電圧レギュレーター回路により第１のトランジスターの第１のバイアス電圧を生成し、第２の電圧レギュレーター回路により第２のトランジスターの第２のバイアス電圧を生成することができる。従って、本態様によれば、上記の効果に加えて、非常に簡素な構成で、高精度に、第１のバイアス電圧及び第２のバイアス電圧を制御することができるようになる。
【００４１】
（９）本発明の第９の態様に係るレベルシフト回路では、第８の態様において、前記第１の抵抗回路の抵抗値及び前記第２の抵抗回路の抵抗値が、同一となるように形成される。
【００４２】
本態様によれば、上記の効果に加えて、歪みがより小さい波形の出力信号を出力することができるようになる。
【００４３】
（１０）本発明の第１０の態様に係るレベルシフト回路では、第１の態様乃至第９の態様のいずれかにおいて、前記第１の容量の容量値及び前記第２の容量の容量値が、同一となるように形成される。
【００４４】
本態様によれば、上記の効果に加えて、歪みがより小さい波形の出力信号を出力することができるようになる。
【００４５】
（１１）本発明の第１１の態様は、発振回路が、共振子を駆動して発振信号を出力する共振子駆動回路と、前記発振信号が前記入力信号として入力される第１の態様乃至第１０の態様のいずれか記載のレベルシフト回路とを含む。
【００４６】
本態様によれば、低消費電力化と低い位相雑音とを両立しながら、広い電圧範囲で動作可能な発振回路を提供することができるようになる。
【００４７】
（１２）本発明の第１２の態様は、電子機器が、第１の態様乃至第１０の態様のいずれか記載のレベルシフト回路を含む。
【００４８】
本態様によれば、低消費電力化と低い位相雑音とを両立しながら、広い電圧範囲で動作可能なレベルシフト回路が適用された電子機器を提供することができる。
【００４９】
（１３）本発明の第１３の態様は、電子機器が、第１１の態様記載の発振回路を含む。
【００５０】
本態様によれば、低消費電力化と低い位相雑音とを両立しながら、広い電圧範囲で動作可能な発振回路が適用された電子機器を提供することができる。
【図面の簡単な説明】
【００５１】
【図１】本実施形態における発振回路の構成例のブロック図。
【図２】図１のレベルシフト回路の構成の概要を示す図。
【図３】図２のレベルシフト回路の構成例の回路図。
【図４】図４（Ａ）、図４（Ｂ）、図４（Ｃ）、図４（Ｄ）は、本実施形態におけるレベルシフト回路のシミュレーション結果の一例を示す図。
【図５】本実施形態の第１の変形例におけるレベルシフト回路の構成例を示す図。
【図６】本実施形態の第２の変形例におけるレベルシフト回路の構成例を示す図。
【図７】本実施形態の第３の変形例における発振回路の構成例のブロック図。
【図８】本実施形態又はその変形例における発振回路が適用された電子機器として携帯型情報端末の構成例のブロック図。
【図９】従来の発振回路の構成を示す図。
【図１０】図９の増幅部に流れる電流の説明図。
【図１１】図１１（Ａ）は、電源電圧が１．６Ｖのときの電流の変化を模式的に示す図。図１１（Ｂ）は、電源電圧が３．６Ｖのときの電流の変化を模式的に示す図。
【発明を実施するための形態】
【００５２】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。
【００５３】
図１に、本発明に係る一実施形態における発振回路の構成例のブロック図を示す。本実施形態における発振回路１００は、発振部１１０と、レベルシフト回路２００とを備えている。発振部１１０は、共振子と、共振子駆動部とを備え、共振子駆動部が共振子を駆動することで発振信号をレベルシフト回路２００に出力する。
【００５４】
発振部１１０は、共振子（振動子）としての水晶振動子１１２と、共振子駆動回路としてのインバーター回路１１４と、帰還抵抗１１６と、容量１１８，１２０と、ドレイン抵抗１２２とを備えている。容量１１８，１２０の一方の電極には、それぞれ接地電圧ＶＳＳが供給される。容量１１８の他方の電極と容量１２０の他方の電極との間には、水晶振動子１１２が接続される。インバーター回路１１４の入力には、容量１１８の他方の電極及び帰還抵抗１１６の一端が接続される。インバーター回路１１４の出力には、ドレイン抵抗１２２の一端及び帰還抵抗１１６の他端が接続される。ドレイン抵抗１２２の他端には、容量１２０の他方の電極が接続される。インバーター回路１１４の電源端子には、所与の電源電圧ＶＤＤ´が供給され、接地電源端子には接地電圧ＶＳＳが供給される。発振部１１０における発振による発振信号は、インバーター回路１１４の入力側（ゲート側）から取り出され、レベルシフト回路２００に入力される。
【００５５】
レベルシフト回路２００には、電源電圧ＶＤＤ（第１の電源電圧）と、接地電圧ＶＳＳ（第２の電源電圧）とが供給される。レベルシフト回路２００は、発振部１１０からの発振信号の振幅レベルを変換して、発振信号に対応したパルス信号を出力信号ＯＵＴとして出力する。
【００５６】
以上のような構成を有する発振回路１００は、発振部１１０において、インバーター回路１１４に所与の電源電圧が与えられると、インバーター回路１１４が増幅した発振信号により水晶振動子１１２が駆動される。このとき、増幅された発振信号を帰還抵抗１１６によりインバーター回路１１４の入力に帰還させながら、発振ノードに接続される容量１１８，１２０の充電と放電を行って、所望の発振周波数で発振を継続するようになっている。レベルシフト回路２００は、発振信号から、例えば電源電圧ＶＤＤ´より高い電源電圧ＶＤＤと接地電圧ＶＳＳとの間の電圧に対応した振幅レベルを有するパルス信号に変換する。
【００５７】
図２に、図１のレベルシフト回路２００の構成の概要を示す。図２において、図１と同様の部分には同一符号を付し、適宜説明を省略する。なお、図２において、レベルシフト回路２００の入力信号である発振信号が入力される入力ノードに対応した入力端子をＶＩＮ、パルス信号が出力される出力ノードに対応した出力端子をＶＯＵＴと表記している。
【００５８】
レベルシフト回路２００は、Ｐ型のＭＯＳトランジスター２０２と、Ｎ型のＭＯＳトランジスター２０４と、容量２０６，２０８と、第１の電圧生成回路２１０と、第２の電圧生成回路２２０とを備えている。ＭＯＳトランジスター２０２のソースには、電源電圧ＶＤＤが供給され、ドレインには出力端子ＶＯＵＴが接続される。ＭＯＳトランジスター２０４のソースには、接地電圧ＶＳＳが供給され、ドレインにはＭＯＳトランジスター２０２のドレイン（出力端子ＶＯＵＴ）が接続される。
【００５９】
容量２０６の一方の電極には、入力端子ＶＩＮが接続され、他方の電極には、ＭＯＳトランジスター２０２のゲートが接続され、容量２０６は、入力端子ＶＩＮとＭＯＳトランジスター２０２のゲートとを容量結合する。容量２０８の一方の電極には、入力端子ＶＩＮが接続され、他方の電極には、ＭＯＳトランジスター２０４のゲートが接続され、容量２０８は、入力端子ＶＩＮとＭＯＳトランジスター２０４のゲートとを容量結合する。なお、容量２０６の容量値と容量２０８の容量値とは、互いに等しくなるように形成されることが望ましい。
【００６０】
第１の電圧生成回路２１０には、電源電圧ＶＤＤが供給され、ＭＯＳトランジスター２０２の第１のバイアス電圧を生成する。第１のバイアス電圧は、ＭＯＳトランジスター２０２のゲート・ソース間電圧である。
【００６１】
このような第１の電圧生成回路２１０は、第１の電圧源２１２と、第１の抵抗回路２１４とを備えている。第１の電圧源２１２は、正極（第１の電極）及び負極（第２の電極）を有する直流電源であり、正極には電源電圧ＶＤＤが供給され、負極には第１の抵抗回路２１４の一端が接続される。第１の抵抗回路２１４の他端には、ＭＯＳトランジスター２０２のゲートが接続される。
【００６２】
第２の電圧生成回路２２０には、接地電圧ＶＳＳが供給され、ＭＯＳトランジスター２０４の第２のバイアス電圧を生成する。第２のバイアス電圧は、ＭＯＳトランジスター２０４のゲート・ソース間電圧である。
【００６３】
このような第２の電圧生成回路２２０は、第２の電圧源２２２と、第２の抵抗回路２２４とを備えている。第２の電圧源２２２は、正極及び負極を有する直流電源であり、負極には接地電圧ＶＳＳが供給され、正極には第２の抵抗回路２２４の一端が接続される。第２の抵抗回路２２４の他端には、ＭＯＳトランジスター２０４のゲートが接続される。なお、第１の抵抗回路２１４の抵抗値と第２の抵抗回路２２４の抵抗値とは、互いに等しくなるように形成されることが望ましい。
【００６４】
図２において、Ｐ型を第１導電型とすると、Ｎ型は第２導電型とすることができる。このとき、ＭＯＳトランジスター２０２は第１のトランジスターに対応し、ＭＯＳトランジスター２０４は第２のトランジスターに対応し、容量２０６は第１の容量に対応し、容量２０８は第２の容量に対応する。
【００６５】
以上のような構成を有するレベルシフト回路２００では、第１の電圧生成回路２１０によってＭＯＳトランジスター２０２のバイアス電圧が生成され、第２の電圧生成回路２２０によってＭＯＳトランジスター２０４のバイアス電圧が生成される。例えば、電源電圧ＶＤＤが１．６Ｖ、第１の電圧源２１２及び第２の電圧源２２２の各々の電圧が０．６Ｖとすると、第１の電圧源２１２の負極に接続される第１の抵抗回路２１４の一端には、１．０Ｖが印加される。また、第２の電圧源２２２の正極に接続される第２の抵抗回路２２４の一端にも、０．６Ｖが印加される。
【００６６】
このように、入力端子ＶＩＮは、各ＭＯＳトランジスターのゲートノードと容量結合されるため、ＭＯＳトランジスター２０２，２０４の各々を独立してバイアス条件を設定することができる。そのため、電源電圧ＶＤＤを変更した場合であっても、ＭＯＳトランジスター２０２，２０４に流れる電流を一定にすることができるようになる。
【００６７】
ここで、バイアス電圧が各ＭＯＳトランジスターのゲートに印加された状態で、入力端子ＶＩＮを介して発振部１１０から発振信号（入力信号）が入力される。すると、容量２０６，２０８の各々により、発振信号の交流成分のみが、各ＭＯＳトランジスターのゲートに入力される。このとき、第１の抵抗回路２１４によって容量２０６を介して入力される交流成分に対してインピーダンスを上げている。同様に、第２の抵抗回路２２４によって容量２０８を介して入力される交流成分に対してインピーダンスを上げている。そのため、交流成分は各ＭＯＳトランジスターのゲートに印加され、各ＭＯＳトランジスターは、固有のバイアス条件下で交流成分に基づいてゲート制御される。こうして、電源電圧ＶＤＤと接地電圧ＶＳＳとの間の電圧に対応した振幅レベルの出力信号ＯＵＴが出力端子ＶＯＵＴに発生することになる。
【００６８】
従って、本実施形態によれば、ＭＯＳトランジスター２０２，２０４のバイアス条件を独立して設定することができるので、電源電圧ＶＤＤにかかわらず一定の消費電流で、発振信号の振幅レベルを変換することができるようになる。
【００６９】
なお、第１の抵抗回路２１４の抵抗値と第２の抵抗回路２２４の抵抗値が同一になるように形成することで、抵抗値を異ならせる場合に比べて、歪みがより小さい波形の出力信号を出力することができるようになる。また、第１の容量２０６の容量値と第２の容量２０８の容量値が同一になるように形成することで、容量値を異ならせる場合に比べて、歪みがより小さい波形の出力信号を出力することができるようになる。
【００７０】
図３に、図２のレベルシフト回路２００の構成例の回路図を示す。図３において、図２と同様の部分には同一符号を付し、適宜説明を省略する。
【００７１】
レベルシフト回路２００は、ＭＯＳトランジスター２０２，２０４と、容量２０６，２０８と、第１の電圧生成回路２１０と、第２の電圧生成回路２２０とに加えて、電流源２３０を備えている。第１の電圧生成回路２１０は、第１の電圧源２１２として機能させるためのＮ型のＭＯＳトランジスター２１６を備えている。第２の電圧生成回路２２０は、第２の電圧源２２２として機能させるためのＰ型のＭＯＳトランジスター２２６を備えている。なお、第２の電圧生成回路２２０は、ＭＯＳトランジスター２１６に電流を供給するためのＮ型のＭＯＳトランジスター２２８を備えることができるが、図３では、第２の電圧生成回路２２０の外部にＭＯＳトランジスター２２８が設けられている。
【００７２】
ＭＯＳトランジスター２１６のソースには、電源電圧ＶＤＤが供給され、ゲート及びドレインには、第１の抵抗回路２１４の一端が接続される。
【００７３】
電流源２３０の一端には、電源電圧ＶＤＤが供給され、他端には、ＭＯＳトランジスター２２６のゲート及びドレインが接続される。ＭＯＳトランジスター２２６のソースには、接地電圧ＶＳＳが供給される。
【００７４】
ＭＯＳトランジスター２２６のゲート及びドレインには、ＭＯＳトランジスター２２８のゲート及び第２の抵抗回路２２４の一端が接続される。ＭＯＳトランジスター２２８のソースには、接地電圧ＶＳＳが供給され、ドレインには、ＭＯＳトランジスター２１６のゲート及びドレインが接続される。
【００７５】
このような構成において、電流源２３０からの電流は、ＭＯＳトランジスター２２６のゲート及びドレインに供給される。ＭＯＳトランジスター２２６，２２８は、カレントミラー回路を構成する。そのため、電流源２３０からの電流に応じて、ＭＯＳトランジスター２１６のソース・ドレイン間に電流が流れる。
【００７６】
このとき、ゲート及びドレインが接続されたＭＯＳトランジスター２２６のゲート（ドレイン）・ソース間に電圧が発生し、ＭＯＳトランジスター２２６は、第２の電圧源２２２として機能する。また、ゲート及びドレインが接続されたＭＯＳトランジスター２１６のゲート（ドレイン）・ソース間にも電圧が発生し、ＭＯＳトランジスター２１６は、第１の電圧源２１２として機能する。
【００７７】
図３において、ＭＯＳトランジスター２２８が第３のトランジスターに対応し、ＭＯＳトランジスター２１６が第４のトランジスターに対応し、ＭＯＳトランジスター２２６が第５のトランジスターに対応する。
【００７８】
図４（Ａ）、図４（Ｂ）、図４（Ｃ）に、電源電圧ＶＤＤが３．３Ｖのときのレベルシフト回路２００のシミュレーション結果の一例を示す。図４（Ａ）は、入力端子ＶＩＮに接続される入力ノードＮＤ１のシミュレーション波形を表す。図４（Ｂ）は、ＭＯＳトランジスター２０２のゲートノードＮＤ２及びＭＯＳトランジスター２０４のゲートノードＮＤ３のシミュレーション波形を表す。図４（Ｃ）は、出力端子ＶＯＵＴに接続される出力ノードＮＤ４のシミュレーション波形を表す。図４（Ａ）〜図４（Ｃ）において、横軸は時間軸とし、縦軸は電圧を表している。
【００７９】
図４（Ａ）に示すような１．２Ｖの振幅レベルを有する発振信号が入力ノードＮＤ１に入力されると、容量２０６を介して発振信号の交流成分のみがゲートノードＮＤ２に伝達される。同様に、容量２０８を介して発振信号の交流成分のみがゲートノードＮＤ３に伝達される。
【００８０】
ゲートノードＮＤ２は、ＭＯＳトランジスター２１６によりバイアス電圧が印加されており、ゲートノードＮＤ２には、容量２０６を介して、発振信号の交流成分が重畳される。一方、ゲートノードＮＤ３は、ＭＯＳトランジスター２２６によりバイアス電圧が印加されており、ゲートノードＮＤ３には、容量２０８を介して、発振信号の交流成分が重畳される。そのため、図４（Ｂ）に示すように、ゲートノードＮＤ２は、例えば約２．５Ｖを中心に０．６Ｖ振幅の信号となり、ゲートノードＮＤ３は、例えば約０．６Ｖを中心に０．６Ｖ振幅の信号となる。
【００８１】
電源電圧ＶＤＤが３．３Ｖであるため、図４（Ｃ）に示すように、ＭＯＳトランジスター２０２，２０４のドレインである出力ノードＮＤ４には、３．３Ｖ振幅のパルス信号が出力される。
【００８２】
以上説明したように、本実施形態では、ＭＯＳトランジスター２０２，２０４の各々に個別のバイアス電圧を印加するようにしたため、電源電圧ＶＤＤを変化させても、各ＭＯＳトランジスターの消費電流を一定にすることができる。従って、電源電圧ＶＤＤを変更しても、低消費電流を実現するとともに、波形のパルス整形を安定化させ、位相雑音の悪化を抑えることができるようになる。これにより、低消費電力化と低い位相雑音とを両立しながら、広い電圧範囲で動作可能なレベルシフト回路と、このレベルシフト回路が適用される発振回路を提供することができるようになる。更に、図１０で説明した容量結合インバーター回路と同様に、発振部１１０と容量結合されるため、ディーティー比が５０パーセントのパルス信号を生成しやすくなる。
【００８３】
〔第１の変形例〕
本実施形態におけるレベルシフト回路２００として、図３に示す構成を例に説明したが、本発明に係る実施形態は、これに限定されるものではない。
【００８４】
図５に、本実施形態の第１の変形例におけるレベルシフト回路の構成例を示す。図５において、図３と同様の部分には同一符号を付し、適宜説明を省略する。
【００８５】
第１の変形例におけるレベルシフト回路２００ａは、ＭＯＳトランジスター２０２，２０４と、容量２０６，２０８と、第１の電圧生成回路２１０ａと、第２の電圧生成回路２２０ａと、電流源２３０ａとを備えている。
【００８６】
第１の電圧生成回路２１０ａは、第１の抵抗回路２１４と、第１の電圧源２１２として機能させるためのＰ型のＭＯＳトランジスター２１６ａとを備えている。第２の電圧生成回路２２０ａは、第２の抵抗回路２２４と、第２の電圧源２２２として機能させるためのＮ型のＭＯＳトランジスター２２６ａとを備えている。なお、第１の電圧生成回路２１０ａは、ＭＯＳトランジスター２２６ａに電流を供給するためのＰ型のＭＯＳトランジスター２１８ａを備えることができるが、図５では、第１の電圧生成回路２１０ａの外部にＭＯＳトランジスター２１８ａが設けられている。
【００８７】
ＭＯＳトランジスター２１６ａのソースには、電源電圧ＶＤＤが供給され、ゲート及びドレインには、ＭＯＳトランジスター２１８ａのゲート及び電流源２３０ａの一端が接続される。電流源２３０ａの他端には、接地電圧ＶＳＳが供給される。
【００８８】
ＭＯＳトランジスター２１８ａのソースには、電源電圧ＶＤＤが供給され、ドレインには、ＭＯＳトランジスター２２６ａのゲート及びドレインが接続される。また、ＭＯＳトランジスター２１８ａのゲートには、第１の抵抗回路２１４の一端が接続される。第１の抵抗回路２１４の他端には、ＭＯＳトランジスター２０２のゲート及び容量２０６の一方の電極が接続される。
【００８９】
ＭＯＳトランジスター２２６ａのソースには、接地電圧ＶＳＳが供給され、ゲート及びドレインには第２の抵抗回路２２４の一端が接続される。第２の抵抗回路２２４の他端には、ＭＯＳトランジスター２０４のゲート及び容量２０８の他方の電極が接続される。
【００９０】
以上のような構成を有するレベルシフト回路２００ａは、レベルシフト回路２００に代えて図１の構成を有する発振回路１００に適用することができる。
【００９１】
このような構成において、ＭＯＳトランジスター２１６ａ，２１８ａにより構成されるカレントミラー回路によって、電流源２３０ａが引き抜く電流に応じて、ＭＯＳトランジスター２２６ａのソース・ドレイン間に電流が流れる。
【００９２】
このとき、ゲート及びドレインが接続されたＭＯＳトランジスター２１６ａのゲート（ドレイン）・ソース間に電圧が発生し、ＭＯＳトランジスター２１６ａは、第１の電圧源２１２として機能する。また、ゲート及びドレインが接続されたＭＯＳトランジスター２２６ａのゲート（ドレイン）・ソース間にも電圧が発生し、ＭＯＳトランジスター２２６ａは、第２の電圧源２２２として機能する。
【００９３】
レベルシフト回路２００ａでは、レベルシフト回路２００と同様に、ＭＯＳトランジスター２０２，２０４に個別にバイアス電圧が印加されている状態で、入力端子ＶＩＮを介して発振部１１０から発振信号（入力信号）が入力される。すると、容量２０６，２０８の各々により、発振信号の交流成分のみが、ＭＯＳトランジスター２０２，２０４のゲートに入力される。このとき、第１の抵抗回路２１４によって容量２０６を介して入力される交流成分に対してインピーダンスを上げている。同様に、第２の抵抗回路２２４によって容量２０８を介して入力される交流成分に対してインピーダンスを上げている。そのため、交流成分は各ＭＯＳトランジスターのゲートに印加され、各ＭＯＳトランジスターは、固有のバイアス条件下で交流成分に基づいてゲート制御される。こうして、電源電圧ＶＤＤと接地電圧ＶＳＳとの間の電圧に対応した振幅レベルの出力信号ＯＵＴが出力端子ＶＯＵＴに発生することになる。
【００９４】
〔第２の変形例〕
本実施形態におけるレベルシフト回路２００として、図３に示す構成を例に説明したが、本発明に係るレベルシフト回路として、電圧レギュレーター回路によって個別にバイアス電圧を与えるようにしてもよい。
【００９５】
図６に、本実施形態の第２の変形例におけるレベルシフト回路の構成例を示す。図６において、図３と同様の部分には同一符号を付し、適宜説明を省略する。
【００９６】
第２の変形例におけるレベルシフト回路２００ｂは、ＭＯＳトランジスター２０２，２０４と、容量２０６，２０８と、第１の電圧生成回路２１０ｂと、第２の電圧生成回路２２０ｂと、電圧源２３０ｂとを備えている。
【００９７】
第１の電圧生成回路２１０ｂは、第３の抵抗回路２８４と、第１の電圧レギュレーター回路２４０ｂとを備えている。第１の電圧レギュレーター回路２４０ｂは、第１のオペアンプ２４２ｂと、Ｐ型のＭＯＳトランジスター２４４ｂと、抵抗回路２４６ｂ，２４８ｂとを備えている。ＭＯＳトランジスター２４４ｂのソースには、電源電圧ＶＤＤが供給され、ゲートには第１のオペアンプ２４２ｂの出力が接続され、ドレインには第３の抵抗回路２８４の一端及び抵抗回路２４６ｂの一端が接続される。抵抗回路２４６ｂの他端には、第１のオペアンプ２４２ｂの非反転入力端子及び抵抗回路２４８ｂの一端が接続される。抵抗回路２４８ｂの他端には、接地電圧ＶＳＳが供給される。即ち、第３の抵抗回路２８４の一端には、ＭＯＳトランジスター２４４ｂのドレインである第１の電圧レギュレーター回路２４０ｂの出力が接続される。この第３の抵抗回路２８４の他端には、ＭＯＳトランジスター２０２のゲート及び容量２０６の一方の電極が接続される。
【００９８】
第２の電圧生成回路２２０ｂは、第４の抵抗回路２９４と、第２の電圧レギュレーター回路２５０ｂとを備えている。第２の電圧レギュレーター回路２５０ｂは、第２のオペアンプ２５２ｂと、Ｐ型のＭＯＳトランジスター２５４ｂと、抵抗回路２５６ｂ，２５８ｂとを備えている。ＭＯＳトランジスター２５４ｂのソースには、電源電圧ＶＤＤが供給され、ゲートには第２のオペアンプ２５２ｂの出力が接続され、ドレインには第４の抵抗回路２９４の一端及び抵抗回路２５６ｂの一端が接続される。抵抗回路２５６ｂの他端には、第２のオペアンプ２５２ｂの非反転入力端子及び抵抗回路２５８ｂの一端が接続される。抵抗回路２５８ｂの他端には、接地電圧ＶＳＳが供給される。即ち、第４の抵抗回路２９４の一端には、ＭＯＳトランジスター２５４ｂのドレインである第２の電圧レギュレーター回路２５０ｂの出力が接続される。この第４の抵抗回路２９４の他端には、ＭＯＳトランジスター２０４のゲート及び容量２０８の他方の電極が接続される。
【００９９】
電圧源２３０ｂの負極には、接地電圧ＶＳＳが供給され、正極には、第１のオペアンプ２４２ｂの反転入力端子及び第２のオペアンプ２５２ｂの反転入力端子が接続される。
【０１００】
なお、第３の抵抗回路２８４の抵抗値と第４の抵抗回路２９４の抵抗値が同一になるように形成することで、抵抗値を異ならせる場合に比べて、歪みがより小さい波形の出力信号を出力することができるようになる。
【０１０１】
以上のような構成を有するレベルシフト回路２００ｂは、レベルシフト回路２００に代えて図１の構成を有する発振回路１００に適用することができる。
【０１０２】
このような構成において、第１の電圧レギュレーター回路２４０ｂは、電圧源２３０ｂの基準電圧Ｖｒｅｆに基づいて、抵抗回路２４６ｂの抵抗値と抵抗回路２４８ｂの抵抗値との比で決まるＭＯＳトランジスター２０２のバイアス電圧を生成する。第１の電圧レギュレーター回路２４０ｂが生成するバイアス電圧は、第１のバイアス電圧としてのＭＯＳトランジスター２０２のゲート・ソース間電圧である。第２の電圧レギュレーター回路２５０ｂもまた、電圧源２３０ｂの基準電圧Ｖｒｅｆに基づいて、抵抗回路２５６ｂの抵抗値と抵抗回路２５８ｂの抵抗値との比で決まるＭＯＳトランジスター２０４のバイアス電圧を生成する。第２の電圧レギュレーター回路２５０ｂが生成するバイアス電圧は、第２のバイアス電圧としてのＭＯＳトランジスター２０４のゲート・ソース間電圧である。
【０１０３】
レベルシフト回路２００ｂでは、レベルシフト回路２００と同様に、ＭＯＳトランジスター２０２，２０４に個別にバイアス電圧が印加されている状態で、入力端子ＶＩＮを介して発振部１１０から発振信号（入力信号）が入力される。すると、容量２０６，２０８の各々により、発振信号の交流成分のみが、ＭＯＳトランジスター２０２，２０４のゲートに入力される。このとき、第３の抵抗回路２８４によって容量２０６を介して入力される交流成分に対してインピーダンスを上げている。同様に、第４の抵抗回路２９４によって容量２０８を介して入力される交流成分に対してインピーダンスを上げている。そのため、交流成分は各ＭＯＳトランジスターのゲートに印加され、各ＭＯＳトランジスターは、固有のバイアス条件下で交流成分に基づいてゲート制御される。こうして、電源電圧ＶＤＤと接地電圧ＶＳＳとの間の電圧に対応した振幅レベルの出力信号ＯＵＴが出力端子ＶＯＵＴに発生することになる。
【０１０４】
〔第３の変形例〕
本実施形態又はその第１の変形例や第２の変形例では、発振部において電圧駆動によって発振信号を生成する発振回路を例に説明したが、本発明に係る実施形態は、これに限定されるものではない。
【０１０５】
図７に、本実施形態の第３の変形例における発振回路の構成例のブロック図を示す。図７において、図１と同様の部分には同一符号を付し、適宜説明を省略する。なお、図７では、第３の変形例における発振回路が、レベルシフト回路２００を備える例を説明するが、第３の変形例における発振回路が、レベルシフト回路２００に代えてレベルシフト回路２００ａ又はレベルシフト回路２００ｂを備えるようにしてもよい。
【０１０６】
第３の変形例における発振回路１００ｃは、発振部３００と、電流源３５０と、レベルシフト回路２００とを備えている。発振部３００は、共振子と、共振子駆動部とを備え、電流駆動により共振子駆動部が共振子を駆動することで発振信号をレベルシフト回路２００に出力する。このような発振部３００の機能は、ピアース型の発振回路の発振部によって実現される。レベルシフト回路２００は、発振部３００からの発振信号の振幅レベルを変換して、出力信号ＯＵＴとして出力する。
【０１０７】
発振部３００は、共振子としての水晶振動子３０２と、共振子駆動回路としてのＮ型のＭＯＳトランジスター３０４と、帰還抵抗３０６と、容量３０８，３１０と、ドレイン抵抗３１２とを備えている。容量３０８，３１０の一方の電極には、それぞれ接地電圧ＶＳＳが供給される。容量３０８の他方の電極と容量３１０の他方の電極との間には、水晶振動子３０２が接続される。
【０１０８】
ＭＯＳトランジスター３０４のソースには、接地電圧ＶＳＳが供給され、ゲートには、容量３０８の他方の電極が接続され、ドレインには、ドレイン抵抗３１２の一端が接続される。ドレイン抵抗３１２の他端には、容量３１０の他方の電極が接続される。ＭＯＳトランジスター３０４のゲートとドレインとの間には、帰還抵抗３０６が接続される。また、ＭＯＳトランジスター３０４のドレインには、電流源３５０の一端が接続され、電流源３５０からの電流が供給される。電流源３５０の他端には、電源電圧ＶＤＤ´が供給される。
【０１０９】
発振部３００における発振による発振信号は、ＭＯＳトランジスター３０４のゲートから取り出され、レベルシフト回路２００に入力される。
【０１１０】
以上のような構成を有する発振回路１００ｃは、発振部３００において、電流源３５０から電流が供給されると、ＭＯＳトランジスター３０４が増幅した発振信号により水晶振動子３０２が駆動される。このとき、増幅された発振信号を帰還抵抗３０６によりＭＯＳトランジスター３０４のゲートに帰還させながら、発振ノードに接続される容量３０８，３１０の充電と放電を行って、所望の発振周波数で発振を継続するようになっている。レベルシフト回路２００は、発振信号から、例えば電源電圧ＶＤＤ´より高い電源電圧ＶＤＤと接地電圧ＶＳＳとの間の電圧に対応した振幅レベルを有するパルス信号に変換する。
【０１１１】
なお、電流源３５０からＭＯＳトランジスター３０４に供給する電流は、絶対温度に比例するＰＴＡＴ（Proportional To Absolute Temperature）電流であることが望ましい。こうすることで、低温で抵抗が大きくなる分だけ電流値が小さくなり、高温で抵抗が大きくなる分だけ電流値を大きくすることができ、ＭＯＳトランジスター３０４の温度特性を補償することができるようになる。
【０１１２】
第３の変形例においても、本実施形態と同様に、ＭＯＳトランジスター２０２，２０４のバイアス条件を独立して設定することができるので、電源電圧ＶＤＤにかかわらず一定の消費電流で、発振信号の振幅レベルを変換することができるようになる。従って、電源電圧ＶＤＤを変更しても、低消費電流を実現するとともに、波形のパルス整形を安定化させ、位相雑音の悪化を抑えることができるようになる。これにより、低消費電力化と低い位相雑音とを両立しながら、広い電圧範囲でディーティー比が５０パーセントのパルス信号が得やすい発振回路を提供することができるようになる。
【０１１３】
〔電子機器〕
図８に、本実施形態又はその変形例における発振回路が適用された電子機器として携帯型情報端末の構成例のブロック図を示す。なお、図８において、図１と同様の部分には同一符号を付し、適宜説明を省略する。また、図８では、本実施形態における発振回路１００が携帯型情報端末に適用される例を示したが、本実施形態の変形例における発振回路を適用してもよい。
【０１１４】
携帯型情報端末４００は、制御部４１０と、記憶部４２０と、通信回路４３０と、操作部４４０と、表示部４５０とを備えている。制御部４１０は、中央演算処理装置を備え、記憶部４２０に記憶されたプログラムを読み込んで、携帯型情報端末４００を構成する各部の制御を行う。記憶部４２０は、制御部４１０によって実行されるプログラムやデータなどを記憶し、制御部４１０により各種ワークエリアとして機能する。
【０１１５】
通信回路４３０は、外部機器からの受信信号を受信して復調処理を行ったり、変調処理後のデータを送信信号として外部機器に送信したりする。通信回路４３０は、発振回路１００を備えている。通信回路４３０は、発振回路１００により生成された発振信号に基づいて、例えば送信及び受信用の基準クロックを生成し、上記の送信又は受信を行う。
【０１１６】
操作部４４０は、ユーザーからの操作情報を受け付け、該操作情報を制御部４１０に供給する。例えば制御部４１０は、操作部４４０からの操作情報に基づいて、通信回路４３０及び記憶部４２０とデータをやりとりし、必要なデータ処理を行う。表示部４５０は、制御部４１０により行われた所定の処理後のデータに対応した画像を表示する。
【０１１７】
以上、本発明に係るレベルシフト回路、発振回路、及び電子機器等を本実施形態又はその変形例に基づいて説明したが、本発明は本実施形態又はその変形例に限定されるものではない。例えば、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、次のような変形も可能である。
【０１１８】
（１）本実施形態又はその変形例において、発振回路としてＳＰＸＯを例に説明したが、本発明は、これに限定されるものではない。
【０１１９】
（２）本実施形態又はその変形例において、発振回路の外部に、水晶振動子等の共振子が設けられていてもよい。
【０１２０】
（３）本実施形態又はその変形例において、Ｐ型を第１導電型、Ｎ型を第２導電型として説明したが、Ｐ型を第２導電型、Ｎ型を第１導電型としてもよい。このとき、電源電圧ＶＤＤを第２の電源電圧、接地電圧ＶＳＳを第１の電源電圧とする。
【０１２１】
（４）本発明に係る発振回路が適用される電子機器として、携帯型情報端末を例に説明したが、本発明はこれに限定されるものではない。例えば、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ（Point of sale system）端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器などが挙げられる。
【符号の説明】
【０１２２】
１００，１００ｃ…発振回路、  １１０，３００…発振部、
１１２，３０２…水晶振動子、  １１４…インバーター回路、
１１６，３０６…帰還抵抗、
１１８，１２０，２０６，２０８，３０８，３１０…容量、
１２２，３１２…ドレイン抵抗、  ２００，２００ａ，２００ｂ…レベルシフト回路、
２０２，２１６，２１６ａ，２１８ａ，２４４ｂ，２５４ｂ…Ｐ型のＭＯＳトランジスター、  ２０４，２２６，２２６ａ，２２８，３０４…Ｎ型のＭＯＳトランジスター、
２１０，２１０ａ，２１０ｂ…第１の電圧生成回路、  ２１２…第１の電圧源、
２１４…第１の抵抗回路、  ２２０，２２０ａ，２２０ｂ…第２の電圧生成回路、
２２２…第２の電圧源、  ２２４…第２の抵抗回路、
２３０，２３０ａ，３５０…電流源、  ２３０ｂ…電圧源、
２４０ｂ…第１の電圧レギュレーター回路、  ２４２ｂ…第１のオペアンプ、
２４６ｂ，２４８ｂ，２５６ｂ，２５８ｂ…抵抗回路、
２５０ｂ…第２の電圧レギュレーター回路、  ２５２ｂ…第２のオペアンプ、
２８４…第３の抵抗回路、  ２９４…第４の抵抗回路、
４００…携帯型情報端末（電子機器）、  ４１０…制御部、  ４２０…記憶部、
４３０…通信回路、  ４４０…操作部、  ４５０…表示部、  ＯＵＴ…出力信号、
ＶＤＤ…電源電圧（第１の電源電圧）、  ＶＤＤ´…電源電圧、  ＶＩＮ…入力端子、
ＶＯＵＴ…出力端子、ＶＳＳ…接地電圧（第２の電源電圧）
【図１】
2013207339.tif 000003
【図２】
2013207339.tif 000004
【図３】
2013207339.tif 000005
【図４】
2013207339.tif 000006
【図５】
2013207339.tif 000007
【図６】
2013207339.tif 000008
【図７】
2013207339.tif 000009
【図８】
2013207339.tif 000010
【図９】
2013207339.tif 000011
【図１０】
2013207339.tif 000012
【図１１】
2013207339.tif 000013