(57)【要約】【課題】並列接続される半導体素子に用いる遅延調整装置が、スイッチングロスを増加させずに出力タイミングを一致させることを目的としている。【解決手段】高誘電率材料３内に金属パターン４が形成された線路長調整素子１を用いて、並列接続された半導体素子のゲート信号を遅延させることにより、スイッチングロスを増加させずに出力タイミングを一致させることが可能となる。【選択図】図３
2013207309.tif 000002
【特許請求の範囲】
【請求項１】
並列接続された複数の半導体素子の出力タイミングを一致させるために、それぞれの前記半導体素子に入力される信号を遅延させる遅延調整装置であって、
前記半導体素子それぞれに接続されて高誘電率材料に金属パターンが形成されてなる複数の線路長調整素子と、
前記線路長調整素子の温度に応じて前記線路長調整素子の信号遅延効果を一定に保持させる温度補償回路と
を有することを特徴とする遅延調整装置。
【請求項２】
前記信号遅延効果を調整するために、前記金属パターンの長さが調整可能であることを特徴とする請求項１記載の遅延調整装置。
【請求項３】
前記温度補償回路が、
前記線路長調整素子の温度を測定する温度測定デバイスと、
前記温度測定デバイスで測定した温度に対応する直流電圧を出力するアナログ増幅回路と
を有し、前記直流電圧が前記線路長調整素子に入力されることにより前記高誘電率材料の誘電率を変化させることを特徴とする請求項１または請求項２のいずれかに記載の遅延調整装置。
【請求項４】
前記アナログ増幅回路は、前記温度が高くなる程前記直流電圧を低くすることを特徴とする請求項３記載の遅延調整装置。
【請求項５】
前記温度補償回路が、
前記線路長調整素子の温度を測定する温度測定デバイスと、
前記高誘電率材料の前記信号遅延効果が一定となるような、温度と入力される直流電圧との関係を示すデータを保存するメモリーＩＣと、
前記メモリーＩＣに保存された前記データから、前記測定した温度に対応する前記直流電圧を演算するデジタル演算ＩＣと、
前記演算の結果に応じた前記直流電圧を出力するＤ／Ａコンバータと
を有し、前記直流電圧が前記線路長調整素子に入力されることにより前記高誘電率材料の誘電率を変化させることを特徴とする請求項１または請求項２のいずれかに記載の遅延調整装置。
【請求項６】
前記半導体素子がパワー半導体素子であることを特徴とする請求項１〜請求項５のいずれかに記載の遅延調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列接続された複数の半導体素子に対して用い、各半導体素子の出力タイミングを一致させるための遅延調整装置に関するものである。
【背景技術】
【０００２】
従来のパワー半導体にはＳｉ（シリコン）材料を用いたＩＧＢＴ等が用いられてきたが、近年、ＧａＮ（ガリウム・ナイトライド）やＳｉＣ（シリコン・カーバイド）といった次世代のパワー半導体材料の研究開発が進められている。ＧａＮやＳｉＣを用いたパワー半導体はパワー半導体素子１個あたりの出力が小さいため、出力を向上するために複数のパワー半導体素子を並列接続して１つのパワー半導体を構成することが求められている。一般に、パワー半導体素子を並列接続して１つのパワー半導体を構成する場合、大きな問題となるのがパワー半導体素子毎の出力タイミングである。
【０００３】
以下、図１０〜図１２を用いて、従来のパワー半導体について説明する。
図１０は出力タイミングの不一致により生じる不具合の例を説明する図であり、図１０（ａ）は従来の半導体装置の構成を例示する図、図１０（ｂ）は半導体素子５０のタイミングチャート、図１０（ｃ）は半導体素子５１のタイミングチャートである。図１１は従来の遅延を調整するパワー半導体の構成を示す図、図１２は従来の遅延処理前後の消費電力の変化を説明する図である。
【０００４】
図１０（ａ）に例示される従来の半導体装置は、半導体素子５０と半導体素子５１とが並列接続される構成である。一般に、半導体装置において、ゲート信号５５をオンにしてから（図１０の状態５２）コレクタ−エミッタ間がオンしてコレクタ電流５６が流れるまで（図１０の状態５３，５４）の遅延時間をターンオン時間と呼ぶ。複数の半導体素子を並列接続する場合、各半導体素子のターンオン時間が異なるとターンオン時間が最も短い半導体素子に集中して負荷電流が流れることになる。例えば、半導体素子５０のターンオン時間に対して半導体素子５１のターンオン時間が長くなる場合、瞬間的に、半導体素子５０に集中して負荷電流が流れ、半導体素子５０が破壊に至る。このように、半導体素子を並列接続する場合、特定の半導体素子に集中して負荷電流が流れて破壊することを防ぐために、半導体素子毎のターンオン時間のばらつきを抑えて出力タイミングを一致させることが必須である。
【０００５】
例えば、次世代パワー半導体は従来のパワー半導体と比較して大幅な高速動作が可能であり、並列接続する場合、より出力タイミングを一致させることが求められる。
従来の出力タイミングを一致させる遅延調整装置として、図１１に示すように、並列接続するパワー半導体素子の各ゲート端子に直列の抵抗を入れて遅延時間を調整しているものがあった。図１１において、パワー半導体素子２−１〜２−ｎは並列接続されるｎ個のパワー半導体素子である。抵抗１−１〜１−ｎはパワー半導体素子２−１〜２−ｎの個々のゲートに直列接続されている。図１２に示すように、ゲートに直列に抵抗を入れることにより、抵抗を入れない場合のゲート信号５５の波形に対してゲート信号５７の波形になまりが生じ、ゲートがオンするまでの時間を遅延させて、コレクタ−エミッタ間がオンしてコレクタ電流５８が流れるまでの時間を遅延させることができる。従って、各パワー半導体素子のターンオン時間に合わせて適切な抵抗値を選択すれば、全てのパワー半導体素子２−１〜２−ｎの出力タイミングを一致させることが可能となる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２３９０４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の構成では消費電力が増加するという課題を有している。これは半導体素子がオフ状態とオン状態を遷移する際に発生するスイッチングロスが増大するためである。図１２の消費電力に示すように、ゲートにオン信号を与えてから出力がオンするまでの期間は一定の抵抗値を有しながらエミッタ電流が流れるため、スイッチングロスと呼ばれる消費電力が発生する。ゲートに直列に抵抗を入れると、ゲートに与えたオン信号の波形がなまるため、コレクタ−エミッタ間がオフからオンに遷移する時間が長くなる。その結果、スイッチングロスが大きくなる。
【０００８】
本発明は、前記の課題を解決するもので、並列接続される半導体素子に用いる遅延調整装置が、スイッチングロスを増加させずに出力タイミングを一致させることを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の遅延調整装置は、並列接続された複数の半導体素子の出力タイミングを一致させるために、それぞれの前記半導体素子に入力される信号を遅延させる遅延調整装置であって、前記半導体素子それぞれに接続されて高誘電率材料に金属パターンが形成されてなる複数の線路長調整素子と、前記線路長調整素子の温度に応じて前記線路長調整素子の信号遅延効果を一定に保持させる温度補償回路とを有することを特徴とする。
【００１０】
また、前記信号遅延効果を調整するために、前記金属パターンの長さが調整可能であっても良い。
また、前記温度補償回路が、前記線路長調整素子の温度を測定する温度測定デバイスと、前記温度測定デバイスで測定した温度に対応する直流電圧を出力するアナログ増幅回路とを有し、前記直流電圧が前記線路長調整素子に入力されることにより前記高誘電率材料の誘電率を変化させても良い。
【００１１】
また、前記アナログ増幅回路は、前記温度が高くなる程前記直流電圧を低くしても良い。
また、前記温度補償回路が、前記線路長調整素子の温度を測定する温度測定デバイスと、前記高誘電率材料の前記信号遅延効果が一定となるような、温度と入力される直流電圧との関係を示すデータを保存するメモリーＩＣと、前記メモリーＩＣに保存された前記データから、前記測定した温度に対応する前記直流電圧を演算するデジタル演算ＩＣと、前記演算の結果に応じた前記直流電圧を出力するＤ／Ａコンバータとを有し、前記直流電圧が前記線路長調整素子に入力されることにより前記高誘電率材料の誘電率を変化させても良い。
【００１２】
また、前記半導体素子がパワー半導体素子であっても良い。
【発明の効果】
【００１３】
以上のように、高誘電率材料内に金属パターンが形成された線路長調整素子を用いて、並列接続された半導体素子のゲート信号を遅延させることにより、スイッチングロスを増加させずに出力タイミングを一致させることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の遅延調整装置の構成を示す図
【図２】本発明の出力タイミング調整によるスイッチングロスの一定性を説明する図
【図３】本発明の線路長調整素子の構成を説明する図
【図４】本発明の線路長調整素子における遅延時間の調整方法を説明する図
【図５】チタン酸バリウムにおける比誘電率の温度依存性を示す図
【図６】実施の形態１における遅延調整装置の構成を示す図
【図７】チタン酸バリウムにおける比誘電率の印加電圧依存性を示す図
【図８】本発明の遅延調整方法を説明する図
【図９】実施の形態２における遅延調整装置の構成を示す図
【図１０】出力タイミングの不一致により生じる不具合の例を説明する図
【図１１】従来の遅延を調整するパワー半導体の構成を示す図
【図１２】従来の遅延処理前後の消費電力の変化を説明する図
【発明を実施するための形態】
【００１５】
まず、本発明の実施の形態１における遅延調整装置について、パワー半導体に用いる場合を例として図１〜図８を用いて説明する。
図１に本発明の遅延調整装置の構成を示す。図１（ａ）は本発明のパワー半導体装置の構成を例示する図、図１（ｂ）はパワー半導体素子２０のタイミングチャート、図１（ｃ）はパワー半導体素子２２のタイミングチャートである。図２は本発明の出力タイミング調整によるスイッチングロスの一定性を説明する図、図３は本発明の線路長調整素子の構成を説明する図、図４は本発明の線路長調整素子における遅延時間の調整方法を説明する図、図５はチタン酸バリウムにおける比誘電率の温度依存性を示す図、図６は実施の形態１における遅延調整装置の構成を示す図、図７はチタン酸バリウムにおける比誘電率の印加電圧依存性を示す図、図８は本発明の遅延調整方法を説明する図である。
【００１６】
図１に示すように、本発明の遅延調整装置は、並列接続されるパワー半導体素子２０，２２のゲート端子に抵抗ではなく、線路長調整素子１を接続する（図１（ａ））。各パワー半導体素子のターンオン時間に合わせて適切な遅延時間の線路長調整素子１を用いれば、全てのパワー半導体素子の出力タイミングを一致させることが可能となる。例えば、パワー半導体素子２２のターンオン時間がパワー半導体素子２０のターンオン時間より長い場合、パワー半導体素子２０に接続された線路長調整素子１により、ゲート信号２３がパワー半導体素子２０に入力される時間を、ターンオン時間の差分だけ遅延させて、パワー半導体素子２０のコレクタ電流２４の出力タイミングをパワー半導体素子２２のコレクタ電流２５の出力タイミングと一致させることができる。
【００１７】
この時、線路長調整素子１は、図２に示すように、ゲート信号２３になまりが生じない。すなわち、出力タイミングが早いパワー半導体素子２０（図１参照）では、コレクタ電流２４が一定値以上流れる出力タイミングが目的の出力タイミング２６より早くなる。そこで、線路長調整素子１（図１参照）により、パワー半導体素子２０（図１参照）に入力されるゲート信号２３を遅延させて出力タイミングを調整する。このように、線路長調整素子１（図１参照）では、ゲート信号２３をなまらせるのではなく、ゲート信号２３が入力される信号配線長を長くしてゲート信号２３を遅延させるものであるため、ターンオン時間が延長されず、スイッチングロスが増加しない。従って、本発明の構造によれば、パワー半導体素子を並列接続する際にスイッチングロスを増加させずに出力タイミングを一致させることが可能となる。
【００１８】
本発明の遅延調整装置に用いる線路長調整素子１の構成例を図３に示す。線路長調整素子１はチタン酸バリウム（比誘電率＝約５０００）等の高誘電率材料３に遅延時間を決定する金属パターン４を形成することで構成される。なお、遅延時間は、金属パターン４の長さを調整することにより決定される。また、金属パターン４を外部と接続するための入出力端子２を周縁部に有している。
【００１９】
一般に、電気信号の伝達速度は配線周囲の物質の比誘電率によって変化する。配線周囲の物質が真空（比誘電率：１）の場合、伝達速度は光速となる。一方、一般的なプリント基板等の配線を考えた場合、基板素材がガラスエポキシ樹脂（比誘電率：約４）だとすると速度は光速の約１／２となる。このように、電気信号の伝達速度は配線周囲物質の比誘電率を平方根した値に反比例する。また、プリント基板のように配線の片面側だけに比誘電率の高い物質があり、もう一方側が空気のように比誘電率が低い物質の場合、配線から生じる電磁界は比誘電率の高い物質側に集中する。従って、片面配線構造であっても、電気信号の伝達速度は比誘電率の高い物質によってほぼ決定される。例えば、高誘電率材料３の比誘電率が５０００の場合、電気信号の伝達速度は光速の約７０分の１となる（５０００の平方根が約７０）。遅延時間１０ｎ秒を実現する場合、真空中だと長さが３ｍ（光速（３×１０８ｍ／ｓ）×１０ｎ秒）の線路長が必要であるのに対し、比誘電率が５０００の高誘電率材料を用いると７０分の１の４３ｍｍで実現することができる。これは、図４のトリミング前の図に示すように、１片が４ｍｍの金属パターンを５．５往復することで実現できる。また、遅延時間をさらに長くしたい場合、金属パターン４をトリミングすることで実現できる。例えば、遅延時間を１０ｎ秒から１２ｎ秒に調整したい場合、必要な線路長は４３ｍｍの１．２倍である５１ｍｍとなる。これは１片が４ｍｍの金属パターンを６．５往復することで実現できる。図４に示すように、トリミング前の金属パターン４に２箇所の切り込み２７を入れるトリミングを行い、線路長を５１ｍｍにすることで遅延時間を１２ｎ秒に調整することが可能となる。ここで、トリミングをあらかじめ行って、半導体素子の特性に応じて適切な線路長調整素子１を個々の半導体素子に接続しても良いし、半導体素子に線路長調整素子１を接続し、半導体装置の動作前、あるいは動作中に、接続される半導体素子の特性に応じてトリミングを行っても良い。
【００２０】
なお、線路長をトリミングすることで遅延時間を調整するためには、高誘電体材料３の比誘電率が一定であることが前提になる。しかし、図５に示すように、チタン酸バリウム等の高誘電率材料の比誘電率は一般に大きな温度依存性を有している。従って、単に線路長調整素子１の金属パターンの長さを調整するだけでは周囲温度によって遅延時間が大きく変化する。例えば、図５の場合、チタン酸バリウムは室温以上では１０℃上昇するにつれて約１０％の割合で比誘電率が低下する。線路長調整素子１（図１，図３参照）を用いてパワー半導体素子の出力タイミングを調整する場合、周囲温度はパワー半導体動作前の２０℃から、動作中は７０℃を超えることが予想される。常温の２０℃で遅延時間が１０ｎ秒のＭＬＣＣ線路長調整素子の場合、パワー半導体の動作中は周囲温度が５０℃上昇することで比誘電率は５０％低下するため、遅延時間は７ｎ秒と大幅に短くなる。従って、本発明の遅延調整装置では、線路長調整素に加えて、さらに高誘電率材料の比誘電率を一定に保つための温度補償を行うことが好ましい。
【００２１】
本発明で温度補償するための構成を図６に示す。線路長調整素子２８は、金属パターン４，入出力端子２の他に、高誘電率材料３の全体に直流電圧を印加するための印加端子５を備えている。また、温度補償回路６は線路長調整素子２８の周囲温度を測定するためにサーミスタ等を用いた温度測定デバイス７と、温度測定デバイス７にバイアス電圧を印加するためのバイアス電源８と、測定した温度に対応して線路長調整素子２８に印加する温度補償用の直流電圧信号を生成するアナログ増幅回路９から構成される。本発明では、高誘電率材料の比誘電率の直流電圧依存性を利用して比誘電率の温度補償を行う。一般に高誘電率材料の比誘電率は直流電圧依存性を有している。例えば、図７に示すように、チタン酸バリウムは０．５Ｖ印加するにつれて約１０％の割合で誘電率が低下している。これは、チタン酸バリウム等の高誘電率材料の結晶構造がわずかに歪んでいることために生じる材料特性である。本発明では、図６に示すように、直流電圧の印加端子５を平行平板構造となるように配置し、高誘電率材料３全体に均等な直流電界を印加する。この高誘電率材料３の比誘電率の直流電圧依存性を利用すれば、線路長調整素子２８の周囲温度が低い場合には高い直流電圧を印加し、温度が高い場合は低い直流電圧を印加することで誘電率の温度変化を打ち消すことができる。例えば、図６に示すように、線路長調整素子２８に常温の比誘電率が５０００の高誘電体材料３を用い、周囲温度が２０℃から７０℃に変化する場合を考える。温度補償を行わない場合、高誘電率材料３の比誘電率は２０℃の時は５０００であるのに対し、７０℃の時は２５００に低下する。しかし、２０℃の時に２．０Ｖの直流電圧を印加し、７０℃の時には０Ｖの直流電圧を印加する温度補償を行うと、比誘電率はいずれの温度でも２５００で一定となる。このように、周囲温度に合わせて印加する直流電圧を変化させることで比誘電率の温度補償を行うことができる。線路長調整素子２８に与える印加電圧は温度補償回路６で生成する。サーミスタ等の温度測定デバイス７にバイアス電源８からバイアス電圧を与え、発生した温度信号をアナログ増幅回路９で増幅する。アナログ増幅回路９のゲインとオフセットを適切に設定すれば、周囲温度に応じた所望の直流電圧を生成し、線路長調整素子２８に直流電圧を印加して比誘電率の調整を行うことが可能である。周囲温度と直流電圧の関係は高誘電率材料によって定まり、一般的には、温度が高くなる程誘電率が低くなるので、温度が高くなる程直流電圧が小さくなるように制御する。
【００２２】
図８は本発明の遅延調整装置における線路長調整素子２８を用いた調整方法を示す図である。本実施の形態の遅延調整装置は、並列接続される個々のパワー半導体素子１０に対してゲート入力部に直列接続される線路長調整素子１と、線路長調整素子２８の温度変動を補正するために線路長調整素子２８に接続される温度補償回路６とから構成される。このような構成の遅延調整装置は、ゲート信号を与えるための信号発生器１９が接続され、さらに、ドレイン端子に電圧を与える直流電源１２と、ドレインに流れる電流を測定するための直流電流計１３が接続される。また、信号発生器１９からゲート信号の発生を制御し、直流電流計１３を用いてドレイン電流が流れるまでの遅延時間を測定するＰＣ等を用いた制御機器１４と、制御機器１４からの制御信号によって線路長調整素子２８の遅延時間のトリミングを行うレーザー等を用いたトリミング装置１５が設けられる。
【００２３】
次に、具体的な半導体特性調整方法について述べる。
最初に制御機器１４が直流電源１３に命令し、パワー半導体素子１０のドレイン端子に直流電圧を印加する。次に、制御機器１４はゲート信号発生器１９に命令し、ゲート信号を発生させる。さらに、電流計１３で各パワー半導体素子１０のドレイン電流を測定し、ゲート信号の発生からドレイン電流が流れるまでのターンオン時間を測定する。さらに、測定されたターンオン時間から調整する必要のある遅延時間を算出する。最後に、遅延時間からレーザー等のトリミング装置１５を用いて線路長調整素子１の線路長のトリミングを行い、線路長調整素子１が目的の遅延時間を生成するように調整する。そして、このように調整された線路長調整素子１を用いて各パワー半導体素子１０の遅延時間を調整することにより、温度変化がある場合であっても、スイッチングロスを増加させることなく、パワー半導体素子１０の出力タイミングを一致させることができる。なお、トリミングを行わず、周辺温度に応じてパワー半導体素子１０に印加される直流電圧を調整するのみで遅延時間を調整することもできる。
【００２４】
以上のターンオン時間の調整は、あらかじめ個々のパワー半導体素子に対して行う必要があるため、各パワー半導体素子１０のターンオン時間を調整する際には、ターンオン時間調整を行うパワー半導体素子１０以外は動作しないようにしなければならない。従って、動作させたいパワー半導体素子１０だけに線路長調整素子１を仮実装し、他のパワー半導体素子１０には線路長調整素子１を実装しないことで特定のパワー半導体素子１０だけにゲート信号が入力されるようにする。仮実装の手段として、はんだ付け、ボンディングワイヤ、押し付けによる接触等のいずれを用いても良い。全てのパワー半導体素子１０のターンオン時間を測定し、最もターンオン時間の長いパワー半導体素子１０の出力タイミングに一致させるように、それぞれのパワー半導体素子１０に接続された線路長調整素子１を調整して、全てのパワー半導体素子１０のターンオン時間調整を個々に行ってから、最後に線路長調整素子１をまとめて、はんだ等を用いて本実装を行う。
【００２５】
以上の半導体特性調整構造と調整方法を用いれば、温度変化に係わらず、パワー半導体素子に入力する直流電圧を調整することにより、パワー半導体素子を並列接続する際にスイッチングロスを増加させずに出力タイミングを一致させることが可能となる。
【００２６】
次に、本発明の実施の形態２の半導体特性調整構造と調整方法について図９を用いて説明する。
本発明に用いる温度補償回路は、線路長調整素子の周辺温度に応じて、線路長調整素子の比誘電率を一定にして信号遅延効果を一定にするために、周辺温度に応じて線路長調整素子に入力する電圧を調整する。実施の形態２として、実施の形態１と異なる構成の温度補償回路について説明する。
【００２７】
図９は実施の形態２における遅延調整装置の構成を示す図であり、実施の形態２における温度補償回路の構成を示す。線路長調整素子２８の構造は実施の形態１と同じである。温度補償回路２９は線路長調整素子２８の周囲温度を測定するためにサーミスタ等を用いた温度測定デバイス７と、温度測定デバイス７にバイアス電流又は電圧を印加するためのバイアス電源８と、温度測定デバイス７で測定温度に応じて生成される周囲温度信号から線路長調整素子２８に印加する温度補償用の直流電圧信号を演算するデジタル演算ＩＣ１６と、直流電圧信号を生成するＤ／Ａコンバータ１７と、高誘電体材料の比誘電率の温度依存性と直流電圧依存性のデータを保存するメモリーＩＣ１８から構成される。温度補償回路２９がアナログ回路の場合、出力電圧は基本的に直線変化となる。しかし、実際に線路長調整素子２８の温度補償を行うためには、高誘電体材料３の比誘電率の温度依存性、及び直流電圧依存性に応じて出力電圧を変化させなければならない。温度補償回路２９をデジタル回路で構成すれば、高誘電体材料３の比誘電率が一定となる温度と入力される直流電圧との関係をあらかじめメモリーＩＣ１８に保存し、測定した周囲温度から適切な印加電圧をＤ／Ａコンバータ１７で出力することが可能となる。つまり、温度測定デバイス７で線路長調整素子２８の周囲温度を測定し、測定した周辺温度に応じた比誘電率に基づいて、メモリーＩＣ１８に保存されたデータを用いて線路長調整素子２８に入力する電圧を調整して、線路長調整素子２８により、各パワー半導体素子のゲート信号の遅延調整を行う。従って、複雑な温度依存性、直流電圧依存性を持つ高誘電体材料３を用いても比誘電率を高精度に温度補償することが可能となり、線路長調整素子２８の遅延時間を一定にすることが可能となる。
【００２８】
本発明の実施の形態２の半導体特性調整構造を用いた調整方法は実施の形態１と同様であるので具体的な説明は省略する。
以上の半導体特性調整構造と調整方法を用いれば、温度変化に追随しながら、パワー半導体素子を並列接続する際にスイッチングロスを増加させずに出力タイミングを一致させることが可能となる。
【００２９】
なお、上記説明では、パワー半導体素子を並列接続する場合を例に説明したが、パワー半導体素子に限らず、様々な半導体素子を並列接続する際に用いることができる。
【産業上の利用可能性】
【００３０】
本発明は、スイッチングロスを増加させずに出力タイミングを一致させることができ、並列接続された複数の半導体素子に対して用い、各半導体素子の出力タイミングを一致させるための遅延調整装置等に有用である。
【符号の説明】
【００３１】
１    線路長調整素子
２    入出力端子
３    高誘電率材料
４    金属パターン
５    印加端子
６    温度補償回路
７    温度測定デバイス
８    バイアス電源
９    アナログ増幅回路
１０    パワー半導体素子
１２    直流電源
１３    電流計
１４    制御機器
１５    トリミング装置
１６    デジタル演算ＩＣ
１７    Ｄ／Ａコンバータ
１８    メモリーＩＣ
１９    信号発生器
１−１〜１−ｎ    抵抗
２０    パワー半導体素子
２２    パワー半導体素子
２３    ゲート信号
２４    コレクタ電流
２５    コレクタ電流
２６    目的の出力タイミング
２７    切り込み
２８    線路長調整素子
２９    温度補償回路
２−１〜２−ｎ    パワー半導体素子
５０    半導体素子
５１    半導体素子
５２    状態
５３    状態
５４    状態
５５    ゲート信号
５６    コレクタ電流
５７    ゲート信号
【図１】
2013207309.tif 000003
【図２】
2013207309.tif 000004
【図３】
2013207309.tif 000005
【図４】
2013207309.tif 000006
【図５】
2013207309.tif 000007
【図６】
2013207309.tif 000008
【図７】
2013207309.tif 000009
【図８】
2013207309.tif 000010
【図９】
2013207309.tif 000011
【図１０】
2013207309.tif 000012
【図１１】
2013207309.tif 000013
【図１２】
2013207309.tif 000014