(57)【要約】【課題】ＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）を含む半導体層を用い、半導体層とソース電極及びドレイン電極のコンタクト抵抗が小さく、かつ低コストで製造可能であり、素子特性も良好なチャネルエッチ型の薄膜トランジスタを提供する。【解決手段】絶縁基板１０上に少なくともゲート電極１１とこれを覆うゲート絶縁層１３と、ゲート絶縁層１１上の半導体層１４と、半導体層１４上のソース電極１６およびドレイン電極１７と、半導体層とソースおよびドレイン電極間にオーミックコンタクト層１５を設け、半導体層１４及びオーミックコンタクト層１５はＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）（ｘ＞０、ｙ＞０、Ｚｎ＞０、ｘ／ｙ＞０．２）を含み、オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）よりも大きくする薄膜トランジスタ。【選択図】図１
2013207034.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に少なくともゲート電極と、該ゲート電極を覆うゲート絶縁層と、該ゲート絶縁層上の半導体層と、該半導体層上のソース電極およびドレイン電極と、該半導体層と該ソース電極との間および該半導体層とドレイン電極との間のオーミックコンタクト層と、を有する薄膜トランジスタであって、
該半導体層及び該オーミックコンタクト層はＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）（ｘ＞０、ｙ＞０、Ｚｎ＞０、ｘ／ｙ＞０．２）を含み、該オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が該半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）よりも大きいことを特徴とする薄膜トランジスタ。
【請求項２】
前記オーミックコンタクト層の導電率が１×１０−２Ｓ／ｃｍ以上である請求項１に記載の薄膜トランジスタ。
【請求項３】
前記オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が０．２５以上０．５０以下、前記半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が０．０５以上０．２０以下であることを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記ソース電極およびドレイン電極がＭｏを含むことを特徴とする請求項１〜３のいずれかに記載の薄膜トランジスタ。
【請求項５】
絶縁基板上に少なくともゲート電極と、該ゲート電極を覆うゲート絶縁層と、該ゲート絶縁層上の半導体層と、該半導体層上のソース電極およびドレイン電極と、該半導体層と該ソース電極との間および該半導体層とドレイン電極との間のオーミックコンタクト層と、を有する薄膜トランジスタの製造方法であって、
該半導体層となる膜と該オーミックコンタクト層となる膜が連続成膜される工程、該半導体層と該オーミックコンタクト層が同時にパターニングされる工程、該オーミックコンタクト層上にソース電極およびドレイン電極が形成される工程、該ソース電極およびドレイン電極形成後にソース電極とドレイン電極との間のオーミックコンタクト層をエッチングにより消失させる工程、とを含み、
該半導体層及び該オーミックコンタクト層はＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）（ｘ＞０、ｙ＞０、Ｚｎ＞０、ｘ／ｙ＞０．２）を含み、該オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が該半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）よりも大きいことを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項５に記載の薄膜トランジスタの製造方法により製造されたことを特徴とする薄膜トランジスタ。
【請求項７】
請求項１〜４、６のいずれか１項に記載の薄膜トランジスタのアレイと画像表示媒体からなることを特徴とする画像表示装置。
【請求項８】
前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項７に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、その製造方法及び画像表示装置に関する。
【背景技術】
【０００２】
現在、一般的な平面薄型画像表示装置は、非晶質シリコンや多結晶シリコンを半導体層に用いた薄膜トランジスタのアクティブマトリックスにより駆動されている。
一方、平面薄型画像表示装置のさらなる薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに樹脂基板を用いる試みが近年なされている。
しかし、上述のシリコンを用いる薄膜トランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
【０００３】
そこで、低温形成が可能なＩｎ、Ｇａ、Ｚｎを含む酸化物を半導体層として用いた薄膜トランジスタの開発が活発に行われている（特許文献１）。
【０００４】
薄膜トランジスタは、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性を持つことが求められている。酸化物半導体を用いた薄膜トランジスタを形成するにあたり、ソース電極及びドレイン電極には、低抵抗な金属材料が用いられるが、電気抵抗値の低い金属材料からなるソース電極及びドレイン電極と、酸化物半導体層とが直接接する場合、コンタクト抵抗が高くなる恐れがある。コンタクト抵抗が高くなる原因は、ソース電極及びドレイン電極と、酸化物半導体層との接触面でショットキー接合が形成されることが要因の一つと考えられる。 
【０００５】
また、上述の酸化物を半導体層とした薄膜トランジスタの構造は、シリコン系薄膜トランジスタでよく用いられるチャネルエッチ型ではなく、エッチストッパ型が主流である（特許文献２）。これはソース電極及びドレイン電極形成時のスパッタ成膜や、パターニングの際のエッチングにより、酸化物半導体層のバックチャネル側がダメージを受け、トランジスタ特性が不良となりやすいためである。しかし、エッチストッパ形成工程を加えることによる生産コストの増加及び歩留まりの低下が懸念される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５３２号公報
【特許文献２】特開２０１０−６２５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで本発明は、ＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）を含む半導体層を用いる薄膜トランジスタにおいて、半導体層とソース電極及びドレイン電極のコンタクト抵抗が小さく、かつ低コストで製造可能であり、素子特性も良好なチャネルエッチ型の薄膜トランジスタ、その製造方法及び画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は上記目的を達成するためになされたものであり、請求項１に記載の発明は、絶縁基板上に少なくともゲート電極と、該ゲート電極を覆うゲート絶縁層と、該ゲート絶縁層上の半導体層と、該半導体層上のソース電極およびドレイン電極と、該半導体層と該ソース電極との間および該半導体層とドレイン電極との間のオーミックコンタクト層と、を有する薄膜トランジスタであって、該半導体層及び該オーミックコンタクト層はＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）（ｘ＞０、ｙ＞０、Ｚｎ＞０、ｘ／ｙ＞０．２）を含み、該オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が該半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）よりも大きいことを特徴とする薄膜トランジスタである。
請求項２に記載の発明は、前記オーミックコンタクト層の導電率が１×１０−２Ｓ／ｃｍ以上である請求項１に記載の薄膜トランジスタである。
請求項３に記載の発明は、前記オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が０．２５以上０．５０以下、前記半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が０．０５以上０．２０以下であることを特徴とする請求項１または２に記載の薄膜トランジスタである。
請求項４に記載の発明は、前記ソース電極およびドレイン電極がＭｏを含むことを特徴とする請求項１〜３のいずれかに記載の薄膜トランジスタである。
請求項５に記載の発明は、絶縁基板上に少なくともゲート電極と、該ゲート電極を覆うゲート絶縁層と、該ゲート絶縁層上の半導体層と、該半導体層上のソース電極およびドレイン電極と、該半導体層と該ソース電極との間および該半導体層とドレイン電極との間のオーミックコンタクト層と、を有する薄膜トランジスタの製造方法であって、該半導体層となる膜と該オーミックコンタクト層となる膜が連続成膜される工程、該半導体層と該オーミックコンタクト層が同時にパターニングされる工程、該オーミックコンタクト層上にソース電極およびドレイン電極が形成される工程、該ソース電極およびドレイン電極形成後にソース電極とドレイン電極との間のオーミックコンタクト層をエッチングにより消失させる工程、とを含み、該半導体層及び該オーミックコンタクト層はＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）（ｘ＞０、ｙ＞０、Ｚｎ＞０、ｘ／ｙ＞０．２）を含み、該オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が該半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）よりも大きいことを特徴とする薄膜トランジスタの製造方法である。
請求項６に記載の発明は、請求項５に記載の薄膜トランジスタの製造方法により製造されたことを特徴とする薄膜トランジスタである。
請求項７に記載の発明は、請求項１〜４、６のいずれか１項に記載の薄膜トランジスタのアレイと画像表示媒体からなることを特徴とする画像表示装置である。
請求項８に記載の発明は、前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項７に記載の画像表示装置である。
【発明の効果】
【０００９】
本発明によれば、ＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）を半導体層として用いる薄膜トランジスタにおいて、半導体層とソース電極及びドレイン電極のコンタクト抵抗が小さく、かつ低コストで製造可能であり、素子特性も良好なチャネルエッチ型の薄膜トランジスタ、その製造方法及び画像表示装置を提供することが可能となる。
【００１０】
絶縁基板上に少なくともゲート電極と、該ゲート電極を覆うゲート絶縁層と、該ゲート絶縁層上の半導体層と、該半導体層上のソース電極およびドレイン電極と、該半導体層と該ソース電極との間および該半導体層とドレイン電極との間のオーミックコンタクト層と、を有する薄膜トランジスタであって、該半導体層及び該オーミックコンタクト層はＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）（ｘ＞０、ｙ＞０、Ｚｎ＞０、ｘ／ｙ＞０．２）を含み、該オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が該半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）よりも大きくすることで、オーミックコンタクト層と半導体層の例えばシュウ酸エッチャントに対する選択比を十分に大きくすることができる。この場合、半導体層となる膜とオーミックコンタクト層となる膜を連続成膜し、半導体層とオーミックコンタクト層を同時にパターニングし、該オーミックコンタクト層上にソース電極およびドレイン電極が形成した後に、ソース電極とドレイン電極間のオーミックコンタクト層のみをエッチングにより消失させることが可能となる。
【００１１】
ソース／ドレイン電極間のオーミックコンタクト層は、ソース／ドレイン電極材料をスパッタ法等を用いて成膜した場合にプラズマダメージを受ける領域となる。またソース／ドレイン電極材料形成時のエッチング、ウェットエッチングの場合、薬液による化学的ダメージ、ドライエッチングの場合は物理・化学的ダメージを受ける領域となるが、ソース／ドレイン電極形成後のエッチングにより、この領域は消失する。つまり、ソース／ドレイン電極間に形成されているオーミックコンタクト層は、ソース／ドレイン電極形成に関するダメージからバックチャネルを保護する役割を有し、ソース／ドレイン電極形成後には除去されるため、トランジスタ特性に影響を及ぼさない。よって、エッチストッパ層を設けることなく、良好な素子特性を有する薄膜トランジスタを作製することが可能となる。
【００１２】
オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．２５以上、前記半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．２０以下とすることで、例えばシュウ酸を含むエッチャント等の薬液に対する十分な選択比を取ることが可能となる。オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）は０．５０以下とすることで、化学的に安定な膜を得ることができる。ＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）中のＺｎの割合が過剰な場合、化学的に不安定な膜になる。また半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）は０．０５以上とすることで、半導体層として良好に機能する膜を形成することが可能となる。ＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）中のＩｎの割合が小さ過ぎる場合、キャリア濃度が低くなり、半導体層として機能することが不可能となる。
【００１３】
オーミックコンタクト層の導電率を１×１０−２Ｓ／ｃｍ以上とすることで、半導体層とソース／ドレイン電極のオーミックコンタクトを得ることができる。
【００１４】
ソース／ドレイン電極材料をＭｏを含む材料とすることで、良好なオーミックコンタクトを形成することができる。またソース／ドレイン電極間のオーミックコンタクト層をエッチングし消失させる工程に置いて、例えばシュウ酸を含むエッチャントを用いる場合、ソース／ドレイン電極材料をＭｏとすることで、十分な耐性を持たせることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態及び実施例１から８と比較例１に係る薄膜トランジスタの構造を表す概略断面図である。
【図２】実施例１から８と比較例１に係る薄膜トランジスタの作製工程を表す概略断面図である。
【図３】実施例８に係る薄膜トランジスタを用いた画像表示装置の一画素を示す概略断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
【００１７】
図１に本発明の薄膜トランジスタの一例を示す。絶縁基板１０上にゲート電極１１、キャパシタ電極１２、ゲート絶縁層１３、半導体層１４、オーミックコンタクト層１５、ソース電極１６およびドレイン電極１７を備えているボトムゲート−トップコンタクト構造の薄膜トランジスタである。
【００１８】
本発明の絶縁基板１０としてガラス基板または樹脂基板を用いることができる。樹脂基板の場合、例えば、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン（ＰＥＳ）、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、二種以上を積層した複合基板を使用することもできる。またガラスまたは樹脂基板上にカラーフィルタが形成された基板を使用することもできる。
【００１９】
本発明のゲート電極１１、キャパシタ電極１２には、Ｍｏ、Ａｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ、Ｌｉなどの低抵抗金属材料が好適に用いられる。またＩｎＳｎＯ（ＩＴＯ）等の透明導電性酸化物もよく用いられる。また、導電性酸化物材料と低抵抗金属材料を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜／金属薄膜／導電性酸化物薄膜の順に積層した３層構造が特に好適に用いられる。またＰＥＤＯＴ (ポリエチレンジオキシチオフェン)等の有機導電性材料も好適に用いることができる。ゲート電極、キャパシタ電極は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすために同一の材料であることがより望ましい。これらの電極は、真空蒸着法、スパッタ法等で形成される。また上述の導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、凸版印刷、インクジェット法等で塗布し、焼成して形成することもできるが、これらに限定されるものではない。
【００２０】
ゲート絶縁層１３は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド（ＳｉＮｘＯｙ）、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は１０１１Ωｃｍ以上、望ましくは１０１４Ωｃｍ以上であることが好ましい。
【００２１】
ゲート絶縁層１３は、真空蒸着法、スパッタリング法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、光ＣＶＤ法、ホットワイヤＣＶＤ法、スピンコート法、ディップコート法、スクリーン印刷法などの方法を用いて形成することができる。ゲート絶縁層１３は単層として用いてもわないし、複数の層を積層したものを用いても構わない。また膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。
【００２２】
本発明で用いられる半導体層１４及びオーミックコンタクト層１５はＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）（ｘ＞０、ｙ＞０、Ｚｎ＞０、ｘ／ｙ＞０．２）を含み、該オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が該半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）よりも大きい。好ましくは、オーミックコンタクト層１５の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が０．２５以上０．５０以下、半導体層１４の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が０．０５以上０．２０以下である。
この場合、オーミックコンタクト層１４と半導体層１５の例えばシュウ酸エッチャントに対するエッチングレートの選択比を十分に大きくすることができ、エッチストッパ層を設けることなく、良好な素子特性を有するトランジスタを得ることが可能となる。具体的には、半導体層となる膜とオーミックコンタクト層となる膜を連続成膜し、半導体層とオーミックコンタクト層を同時にパターニングし、該オーミックコンタクト層上にソース電極およびドレイン電極が形成した後に、ソース／ドレイン電極間のオーミックコンタクト層のみをエッチングにより消失させ、ソース／ドレイン電極形成時に発生する半導体層のバックチャネル側へのダメージがない薄膜トランジスタを形成することができる。ソース／ドレイン電極間のオーミックコンタクト層の下層に存在する半導体層のバックチャネル側はオーミックコンタクト層とのエッチングの選択比が十分に取れている場合、ソース／ドレイン電極間のオーミックコンタクト層をエッチングする際にダメージを受けない。
【００２３】
ソース／ドレイン電極間のオーミックコンタクト層１５は、ソース／ドレイン電極材料をスパッタ法等を用いて成膜した場合にプラズマダメージを受ける領域となる。またソース／ドレイン電極材料形成時のエッチングを行う際に、ウェットエッチングの場合は薬液による化学的ダメージ、ドライエッチングの場合には物理・化学的ダメージを受ける領域となるが、ソース／ドレイン電極形成後のエッチングにより、この領域は消失する。つまり、ソース／ドレイン電極間に形成されているオーミックコンタクト層は、ソース／ドレイン電極形成に関するダメージから半導体層のバックチャネル側を保護する役割を有し、ソース／ドレイン電極形成後には除去されるため、トランジスタ特性に影響を及ぼさない。よってエッチストッパ層を形成することなく、良好な素子特性を有する薄膜トランジスタを作製することが可能となる。
【００２４】
良好なオーミックコンタクトを形成するためには、オーミックコンタクト層の導電率は１×１０−３Ｓ／ｃｍ以上であることが好ましく、１×１０−２Ｓ／ｃｍ以上であることがより好ましい。
【００２５】
ソース電極１６及びドレイン電極１７に用いる材料としては特にＭｏが好ましいが、これに限定されるものではない。Ｍｏ電極のパターニングする際のエッチング方法はＣＦ４ガスを用いたドライエッチング法、またはりん酸、硝酸、酢酸のいずれか一つ以上を含む薬液を用いたウェットエッチング法を用いるのが特に好ましい。
【実施例】
【００２６】
以下、本発明を、実施例１から８及び比較例１によってさらに説明する。
【００２７】
（実施例１）
実施例１では図１に示すような薄膜トランジスタ素子を作製した。
絶縁基板１０としてＰＥＮ基材（厚さ１２５μｍ）上に、ＤＣマグネトロンスパッタ装置を用いてＭｏを１００ｎｍ室温成膜し、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ＣＦ４を反応ガスとした反応性ドライエッチング、レジスト剥離を行い、ゲート電極１１、キャパシタ電極１２を得た。次にプラズマＣＶＤ装置を用いてＳｉＯｘを３００ｎｍ成膜し、ゲート絶縁層１３を形成後、ＤＣマグネトロンスパッタ装置を用いて半導体層１４となるＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）{ｚ／（ｘ＋ｙ＋ｚ）＝０．２０}を４０ｎｍ、オーミックコンタクト層１５となるＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）{ｚ／（ｘ＋ｙ＋ｚ）＝０．３３}を３０ｎｍ連続で室温成膜し、フォトリソグラフィー法を用いてレジストパターンを形成した後に、シュウ酸系エッチャントを用いたウェットエッチング、レジスト剥離を一括で行い、半導体層１４とオーミックコンタクト層１５を得た。次にＤＣマグネトロンスパッタ装置を用いてＭｏを８０ｎｍ室温成膜し、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ＣＦ４を反応ガスとした反応性ドライエッチング、レジスト剥離を行い、ソース電極１６とドレイン電極１７を形成した。最後に基板をシュウ酸系エッチャントに浸し、図２に示すようにソース／ドレイン電極間のオーミックコンタクト層のみを溶解させ、薄膜トランジスタ素子を得た。
【００２８】
作製した素子のオーミックコンタクト層の導電率は１．３Ｓ／ｃｍであった。また半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製  ＳＣＳ４２００）を用いて、ゲート電圧を−１０Ｖ〜＋２０Ｖ、ドレイン電圧を１０Ｖとして測定した薄膜トランジスタ素子のトランジスタ特性は、移動度８．２ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比は８．５桁であり、良好なトランジスタ特性を示した。
作製した素子のトランジスタ特性は、１年後の再測定においても移動度８．３ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比は８．５桁であり、長期安定性に優れることが確認された。
【００２９】
（実施例２）
半導体層１４の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．１０、オーミックコンタクト層１５の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．２５とした以外は実施例１と同様に素子を作製した。
【００３０】
作製した素子のオーミックコンタクト層の導電率は３．２×１０１Ｓ／ｃｍであった。また半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製  ＳＣＳ４２００）を用いて、ゲート電圧を−１０Ｖ〜＋２０Ｖ、ドレイン電圧を１０Ｖとして測定した薄膜トランジスタ素子のトランジスタ特性は、移動度９．０ｍ２／Ｖｓ、ＯＮ／ＯＦＦ比は８．３桁であり、良好なトランジスタ特性を示した。
作製した素子のトランジスタ特性は、１年後の再測定においても移動度９．０ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比は８．3桁であり、長期安定性に優れることが確認された。
【００３１】
（実施例３）
半導体層１４の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．０６、オーミックコンタクト層１５の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．４８とした以外は実施例１と同様に素子を作製した。
【００３２】
作製した素子のオーミックコンタクト層の導電率は１．１×１０-２Ｓ／ｃｍであった。また半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製  ＳＣＳ４２００）を用いて、ゲート電圧を−１０Ｖ〜＋２０Ｖ、ドレイン電圧を１０Ｖとして測定した薄膜トランジスタ素子のトランジスタ特性は、移動度７．６ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比は８．２桁であり、良好なトランジスタ特性を示した。
作製した素子のトランジスタ特性は、１年後の再測定においても移動度７．５ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比は８．２桁であり、長期安定性に優れることが確認された。
【００３３】
（実施例４）
半導体層１４の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．２２、オーミックコンタクト層１５の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．２４とした以外は実施例１と同様に素子を作製した。
【００３４】
素子作製後に顕微鏡観察を行った結果、ソース／ドレイン電極間のオーミックコンタクト層１５をエッチングにより除去する際に、半導体層１４の表面荒れおよびバルク内の一部の溶解が確認された。作製した素子のオーミックコンタクト層の導電率は３．５×１０１Ｓ／ｃｍであった。また半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製  ＳＣＳ４２００）を用いて、ゲート電圧を−１０Ｖ〜＋２０Ｖ、ドレイン電圧を１０Ｖとして測定した薄膜トランジスタ素子のトランジスタ特性は、移動度０．８ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比２．５桁であり、実施例１と比較して劣るトランジスタ特性であった。
【００３５】
（実施例５）
半導体層１４の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．０３とした以外は実施例１と同様に素子を作製した。
【００３６】
作製した素子のオーミックコンタクト層の導電率は１．２Ｓ／ｃｍであった。また半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製  ＳＣＳ４２００）を用いて、ゲート電圧を−１０Ｖ〜＋２０Ｖ、ドレイン電圧を１０Ｖとして測定した薄膜トランジスタ素子のトランジスタ特性は、移動度８．１ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比は３．８桁であり、実施例１と比較してトランジスタ特性が劣ることを確認した。
【００３７】
（実施例６）
オーミックコンタクト層１５の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．５２とした以外は実施例１と同様に素子を作製した。
【００３８】
作製した素子のオーミックコンタクト層の導電率は８．９×１０−３Ｓ／ｃｍであった。また半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製  ＳＣＳ４２００）を用いて、ゲート電圧を−１０Ｖ〜＋２０Ｖ、ドレイン電圧を１０Ｖとして測定した薄膜トランジスタ素子のトランジスタ特性は、移動度６．９ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比は７．８桁であり、良好なトランジスタ特性を示した。
しかし１年後に作製した素子のトランジスタ特性は、移動度５．７ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比は６．９桁であり、実施例６の条件で作製した素子は、実施例１と比較して、長期安定性において劣ることが確認された。
【００３９】
（実施例７）
オーミックコンタクト層１５の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．５４とした以外は実施例１と同様に素子を作製した。
【００４０】
作製した素子のオーミックコンタクト層の導電率は８．９×１０−３Ｓ／ｃｍであった。また半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製  ＳＣＳ４２００）を用いて、ゲート電圧を−１０Ｖ〜＋２０Ｖ、ドレイン電圧を１０Ｖとして測定した薄膜トランジスタ素子のトランジスタ特性は、移動度２．５ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比は４．３桁であり、実施例１と比較してトランジスタ特性が劣ることを確認した。
【００４１】
（実施例８）
実施例８では図３に示すような画像表示装置を作製した。
実施例１と同様の方法で薄膜トランジスタ素子を形成し、その上にポリマーからなる半導体封止層兼層間絶縁層１８、ＩＴＯからなる画素電極１９を設けて、薄膜トランジスタアレイ基板２０を得た。薄膜トランジスタアレイ基板は、１画素のサイズが１２５μｍ×１２５μｍであり、この画素が４８０×６４０個あるものである。トランジスタアレイ基板２０と、対向電極２２との間に電気泳動媒体２１を挟んで作製し、駆動を行ったところ、良好に表示ができた。
【００４２】
（比較例１）
半導体層１４の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．３５、オーミックコンタクト層１５の金属元素比ｚ／（ｘ＋ｙ＋ｚ）を０．２０とした以外は実施例１と同様に素子を作製した。
【００４３】
素子作製後に顕微鏡観察を行った結果、ソース／ドレイン電極間のオーミックコンタクト層１５をエッチングにより除去する際に、半導体層１４のバルク内の溶解が確認され、トランジスタとして動作しないことを確認した。
【００４４】
表１に実施例１〜７および比較例１の評価結果の一覧を示す。なお、実は実施例を、比は比較例を示す。
【００４５】
【表１】
2013207034.tif 000003
【産業上の利用可能性】
【００４６】
絶縁基板上に少なくともゲート電極と、該ゲート電極を覆うゲート絶縁層と、該ゲート絶縁層上の半導体層と、該半導体層上のソース電極およびドレイン電極と、該半導体層と該ソース電極との間および該半導体層とドレイン電極との間のオーミックコンタクト層と、を有する薄膜トランジスタであって、該半導体層及び該オーミックコンタクト層はＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋Ｚ）（ｘ＞０、ｙ＞０、Ｚｎ＞０、ｘ／ｙ＞０．２）を含み、該オーミックコンタクト層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）が該半導体層の金属元素比ｚ／（ｘ＋ｙ＋ｚ）よりも大きくすることで、半導体層とソース電極及びドレイン電極のコンタクト抵抗が小さく、かつ低コストで製造可能であり、素子特性も良好なチャネルエッチ型の薄膜トランジスタとその製造方法及び画像表示装置を提供することができる。
このような薄膜トランジスタは、フレキシブル電子ペーパー、ＬＣＤ、有機ＥＬディスプレイ、ＩＣタグ等のスイッチング素子として利用できる。
【符号の説明】
【００４７】
１０  絶縁基板
１１  ゲート電極
１２  キャパシタ電極
１３  ゲート絶縁層
１４  半導体層
１５  オーミックコンタクト層
１６  ソース電極
１７  ドレイン電極
１８  層間絶縁層
１９  画素電極
２０  トランジスタアレイ基板
２１  電気泳動媒体
２２  対向電極
【図１】
2013207034.tif 000004
【図２】
2013207034.tif 000005
【図３】
2013207034.tif 000006