(57)【要約】      （修正有）【課題】耐圧を向上し、かつ漏れ電流を低減する半導体装置の製造方法を提供する。【解決手段】ドリフト領域１となる半導体基板のおもて面側にＭＯＳゲート構造などのＲＣ−ＩＧＢＴのおもて面素子構造を形成する。つぎに、半導体基板の裏面から研削して、半導体基板を薄板化する。つぎに、半導体基板の裏面に、セレンを第１イオン注入する。つぎに、炉アニールによってセレンを拡散し、フィールドストップ領域１１を形成する。つぎに、フィールドストップ領域１１に選択的にリンを第２イオン注入する。つぎに、フィールドストップ領域１１に選択的にボロンを第３イオン注入する。つぎに、レーザアニールによってリンおよびボロンを拡散し、ダイオードのｎ+型領域およびＩＧＢＴのｐ+型領域を形成する。【選択図】図７
2013247248.tif 000002
【特許請求の範囲】
【請求項１】
絶縁ゲート型バイポーラトランジスタとダイオードとが同一の第１導電型の半導体基板に設けられた半導体装置の製造方法であって、
前記半導体基板の裏面に、第１導電型の第１ドーパントをイオン注入し、熱処理によって、前記半導体基板よりも高い不純物濃度を有する第１導電型の第１半導体領域を形成する第１形成工程と、
前記第１形成工程の後、前記半導体基板の裏面に、前記第１ドーパントよりも拡散係数の小さい第１導電型の第２ドーパント、および第２導電型の第３ドーパントをそれぞれイオン注入し、熱処理によって、第１導電型の第２半導体領域および第２導電型の第３半導体領域を形成する第２形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１形成工程では、前記半導体基板の裏面全体に前記第１ドーパントをイオン注入した後に、熱処理炉を用いて熱処理を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２形成工程では、前記半導体基板の裏面に選択的に前記第２ドーパントをイオン注入した後、当該半導体基板の裏面の当該第２ドーパントをイオン注入した領域と異なる領域に前記第３ドーパントをイオン注入し、その後、レーザを用いて熱処理を行うことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第２形成工程では、前記半導体基板の裏面全体に前記第３ドーパントをイオン注入した後、当該半導体基板の裏面に選択的に前記第２ドーパントをイオン注入し、その後、レーザを用いて熱処理を行うことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項５】
前記第２形成工程では、前記ダイオードを構成する前記第２半導体領域を形成することを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記第２形成工程では、前記絶縁ゲート型バイポーラトランジスタを構成する前記第３半導体領域を形成することを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項７】
前記第１形成工程の前に、前記半導体基板の裏面を研削する研削工程を行うことを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
【請求項８】
前記第１ドーパントはセレンであることを特徴とする請求項１〜７のいずれか一つに記載の半導体装置の製造方法。
【請求項９】
前記第２ドーパントはリンであることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
【請求項１０】
前記第３ドーパントはボロンであることを特徴とする請求項１〜９のいずれか一つに記載の半導体装置の製造方法。
【請求項１１】
絶縁ゲート型バイポーラトランジスタとダイオードとが同一の第１導電型の半導体基板に設けられた半導体装置の製造方法であって、
前記半導体基板の裏面に、第１導電型の第１ドーパントをイオン注入する第１注入工程と、
前記第１注入工程の後に、炉アニールを行う第１アニール工程と、
前記第１アニール工程の後に、前記ダイオードの第１導電型の第２半導体領域の形成領域が開口する第１マスクで、前記半導体基板の裏面を覆う第１マスク形成工程と、
前記第１マスクをマスクとして、前記半導体基板の裏面に、第１導電型の第２ドーパントをイオン注入する第２注入工程と、
前記第１マスクを除去する第１除去工程と、
前記第１除去工程の後に、前記絶縁ゲート型バイポーラトランジスタの第２導電型の第３半導体領域の形成領域が開口する第２マスクで、前記半導体基板の裏面を覆う第２マスク形成工程と、
前記第２マスクをマスクとして、前記半導体基板の裏面に、第２導電型の第３ドーパントをイオン注入する第３注入工程と、
前記第２マスクを除去する第２除去工程と、
前記第２除去工程の後に、前記半導体基板の裏面にレーザアニールを行う第２アニール工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
絶縁ゲート型バイポーラトランジスタとダイオードとが同一の第１導電型の半導体基板に設けられた半導体装置の製造方法であって、
前記半導体基板の裏面に、第１導電型の第１ドーパントをイオン注入する第１注入工程と、
前記第１注入工程の後に、炉アニールを行う第１アニール工程と、
前記第１アニール工程の後に、前記半導体基板の裏面に、第２導電型の第３ドーパントをイオン注入する第３注入工程と、
前記第３注入工程の後に、前記ダイオードの第１導電型の第２半導体領域の形成領域が開口する第１マスクで、前記半導体基板の裏面を覆う第１マスク形成工程と、
前記第１マスクをマスクとして、第１導電型の第２ドーパントをイオン注入する第２注入工程と、
前記第１マスクを除去する第１除去工程と、
前記第１除去工程の後に、前記半導体基板の裏面にレーザアニールを行う第２アニール工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）とダイオード（Ｄｉｏｄｅ）が同一の半導体基板に形成された半導体装置として、例えば逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ  Ｃｏｎｄｕｃｔｉｎｇ  ＩＧＢＴ）が公知である。
【０００３】
ＲＣ−ＩＧＢＴは、例えば、ドリフト領域となるｎ型半導体基板の裏面に、ＩＧＢＴのｐ+型領域とダイオードのｎ+型領域が設けられている。また、上記ｐ+型領域およびｎ+型領域とドリフト領域との間には、ドリフト領域よりも高い不純物濃度を有するｎ型のフィールドストップ領域が設けられている。フィールドストップ領域は、順バイアス時、エミッタ領域から拡がる空乏層がコレクタ領域に達することを防止する。
【０００４】
ＲＣ−ＩＧＢＴを形成する方法として、次の方法が提案されている。半導体ウェハの裏面を研削し、研削が行われた半導体ウェハの裏面全体にｎ+型領域を形成する。この後、ｎ+型領域が形成された半導体ウェハの裏面全体にイオン注入を行い、ｎ+型領域の表層部にｐ+型領域を形成する。そして、ｐ+型領域のうちダイオード部にレーザ光を照射してレーザアニールすることによりパターニングし、ｐ+型領域にｎ+型領域を選択的に形成する（例えば、下記特許文献１参照。）。
【０００５】
また、別の方法として、次の方法が提案されている。イオン注入によりｎ-支持基板の裏面の表面層にＦＳ領域を形成した後、アニール処理によりＦＳ領域を活性化する。つぎに、イオン注入によりＦＳ領域の表面層にｐコレクタ領域を形成する。つぎに、ｎ+高濃度領域の形成領域が開口するレジストマスクをマスクとして例えばリンをイオン注入し、ｐコレクタ領域の表面層の一部に、ｎ+高濃度領域を形成する。つぎに、レーザアニールを行い、ｐコレクタ領域およびｎ+高濃度領域を活性化させる。ＦＳ層の形成には、例えばドーパントとしてリン（Ｐ）が用いられている（例えば、下記特許文献２参照。）。
【０００６】
また、フィールドストップ領域を有するＩＧＢＴを単体で形成する方法として、次の方法が提案されている。ＦＺウェハの裏面から、セレン（Ｓｅ）またはリンをイオン注入する。そして、例えば１０００℃、１時間の熱処理を行って、注入したイオンを拡散させｎ+バッファ層を形成する。つづいて、ＦＺウェハの裏面から、ボロン（Ｂ）をイオン注入する。そして、例えば４５０℃、１時間の熱処理を行って、注入したボロンイオンを拡散させる。また、熱処理に代えて、ＹＡＧレーザ等のレーザ光をダブルパルス法にて照射してボロンイオンを活性化してもよい。活性化されたボロンイオンは、ｐ+コレクタ層を形成する（例えば、下記特許文献３参照。）。
【０００７】
また、別の方法として、次の方法が提案されている。半導体基板の裏面にフィールドストップ（ＦＳ）層を形成するために、セレン（またはイオウ）をイオン注入する。そして、イオンの活性化およびドライブ拡散のために、７００℃〜９５０℃の温度範囲の温度プロフィールによる熱処理を加える。その後、半導体基板の裏面にボロンのイオン注入を行い、活性化処理として３５０℃〜５００℃の熱処理を加えてｐ+コレクタ層を形成する（例えば、下記特許文献４参照。）。
【０００８】
また、フィールドストップ領域を有するダイオードを単体で形成する方法として、次の方法が提案されている。基板裏面にセレンをイオン注入する。つぎに、６００℃で１時間の熱処理を行う。それによって、注入されたセレンが基板裏面からアノード側へ拡散し、ｎカソードバッファ層が形成される。その後、基板裏面にリンをイオン注入する。そして、そのイオン注入面にＹＡＧ第２高調波レーザを照射し、注入されたリンを活性化させてｎ+カソード層を形成する（例えば、下記特許文献５参照。）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−００４８６７号公報
【特許文献２】特開２０１０−１２９６９７号公報
【特許文献３】特開２００８−２２７４１４号公報
【特許文献４】特開２００８−１０３５６２号公報
【特許文献５】特開２００７−１５８３２０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、本発明者らが鋭意研究を重ねた結果、次のような問題が生じることが新たに判明した。従来のＲＣ−ＩＧＢＴのフィールドストップ領域は、１μｍ程度と浅いため、ドーパントとしてリン（Ｐ）を用いてレーザアニールによって形成される。それは、リンの拡散係数が小さく、かつレーザアニールが、レーザを照射した部分の温度を局所的にかつ瞬時に上昇させ、半導体基板の裏面に注入したリンをほとんど拡散させずに活性化することができるからである。
【００１１】
このように、従来のＲＣ−ＩＧＢＴのフィールドストップ領域を形成するには、まず、半導体基板のおもて面に、ＭＯＳゲート構造や終端構造領域を形成する（以下、おもて面工程とする）。つぎに、ウェハの厚みを２００μｍ以下まで研削して、ウェハを薄板化する。つぎに、半導体基板の裏面にリンをイオン注入し、レーザ照射によってリンを活性化する。これにより、半導体基板の裏面にフィールドストップ領域が形成される。
【００１２】
しかしながら、このように形成されたフィールドストップ領域を有する従来のＲＣ−ＩＧＢＴは、リンによって形成されるフィールドストップ領域の拡散深さが１μｍ程度と浅いため、耐圧が低くかったり、漏れ電流によるデバイス不良が生じやすいという問題が生じる。特に、ＩＧＢＴ単体に比べて１０％以上歩留まりが低くなる虞がある。その理由は、ＲＣ−ＩＧＢＴの裏面素子構造を形成する工程（以下、裏面工程とする）が、ＩＧＢＴ単体の裏面工程よりも処理時間が長くなってしまうからである。
【００１３】
具体的には、ＲＣ−ＩＧＢＴの裏面工程は、半導体基板の裏面にｐコレクタ層を形成する他にｎカソード層を形成する。このため、ｐコレクタ層のみを形成するＩＧＢＴ単体の裏面工程に比べてイオン注入工程やフォトリソグラフィ工程の回数が増大する。これにより、ＩＧＢＴ単体の裏面工程よりも半導体基板の裏面が露出した状態となる時間が長くなり、半導体基板裏面に傷やパーティクルなど汚れが付きやすいという問題が生じる。
【００１４】
このような問題を解消するために、半導体基板の裏面から例えば３０μｍ程度と深いフィールドストップ領域を形成することが望ましい。しかしながら、上述した特許文献２に示す技術のようにドーパントとしてリンを用いて、従来のＲＣ−ＩＧＢＴよりも深いフィールドストップ領域を形成する場合、リンの拡散係数が小さいことから、半導体基板の裏面に注入したリンを１１００℃以上の温度で数時間以上にわたって熱拡散させる必要がある。
【００１５】
この場合、フィールドストップ領域よりも前に、おもて面工程において形成されたＭＯＳＦＥＴのゲート構造や終端構造領域にも熱処理が施されてしまう。このため、おもて面工程の後に、従来よりも深いフィールドストップ領域を形成することはできない。また、フィールドストップ領域を形成した後におもて面工程を行う場合、ウェハを薄板化した状態でおもて面工程を行うこととなるため、ウェハに割れや欠けが生じてしまう虞がある。
【００１６】
また、上述した特許文献２において、リンよりも拡散係数の大きいセレンを用いてフィールドストップ領域を形成する場合、フィールドストップ領域を形成した後に、フィールドストップ領域の表面層全体にＩＧＢＴのｐ+型領域を形成し、その後、ＩＧＢＴのｐ+型領域の表面層に選択的にダイオードのｎ+型領域を形成する。このとき、ダイオードのｎ+型領域は、ＩＧＢＴのｐ+型領域をｎ型不純物で補償することができる程度に高いドーズ量で例えばリンがイオン注入されることによって形成される。このため、ダイオードのｎ+型領域よりも先に形成されているフィールドストップ領域は、ダイオードのｎ+型領域を形成するためのリンのイオン注入によって損傷する。これにより、半導体基板の裏面から浅い領域におけるキャリア濃度が低下し、ＲＣ−ＩＧＢＴの耐圧が低下してしまう。
【００１７】
また、上述した特許文献４に示すＩＧＢＴ単体を形成する技術をＲＣ−ＩＧＢＴに適用する場合、ＩＧＢＴ単体のｐコレクタ層を形成するための５００℃程度の熱処理では、ＲＣ−ＩＧＢＴのｐコレクタ層を活性化させることはできるが、ＲＣ−ＩＧＢＴのｎカソード層を十分に活性化させることができない。その理由は、ｎカソード層はｐコレクタ層よりも１０倍以上高い不純物濃度で形成する必要があるため、５００℃程度の熱処理ではイオン注入による欠陥を十分に回復することができないからである。
【００１８】
この発明は、上述した従来技術による問題点を解消するため、高い耐圧を有する半導体装置の製造方法を提供することを目的とする。また、漏れ電流を低減することができる半導体装置の製造方法を提供することを目的とする。また、歩留まりの高い半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、絶縁ゲート型バイポーラトランジスタとダイオードとが同一の第１導電型の半導体基板に設けられた半導体装置の製造方法であって、前記半導体基板の裏面に、第１導電型の第１ドーパントをイオン注入し、熱処理によって、前記半導体基板よりも高い不純物濃度を有する第１導電型の第１半導体領域を形成する第１形成工程と、前記第１形成工程の後、前記半導体基板の裏面に、前記第１ドーパントよりも拡散係数の小さい第１導電型の第２ドーパント、および第２導電型の第３ドーパントをそれぞれイオン注入し、熱処理によって、第１導電型の第２半導体領域および第２導電型の第３半導体領域を形成する第２形成工程と、を含むことを特徴とする。
【００２０】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１形成工程では、前記半導体基板の裏面全体に前記第１ドーパントをイオン注入した後に、熱処理炉を用いて熱処理を行うことを特徴とする。
【００２１】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２形成工程では、前記半導体基板の裏面に選択的に前記第２ドーパントをイオン注入した後、当該半導体基板の裏面の当該第２ドーパントをイオン注入した領域と異なる領域に前記第３ドーパントをイオン注入し、その後、レーザを用いて熱処理を行うことを特徴とする。
【００２２】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２形成工程では、前記半導体基板の裏面全体に前記第３ドーパントをイオン注入した後、当該半導体基板の裏面に選択的に前記第２ドーパントをイオン注入し、その後、レーザを用いて熱処理を行うことを特徴とする。
【００２３】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２形成工程では、前記ダイオードを構成する前記第２半導体領域を形成することを特徴とする。
【００２４】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２形成工程では、前記絶縁ゲート型バイポーラトランジスタを構成する前記第３半導体領域を形成することを特徴とする。
【００２５】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１形成工程の前に、前記半導体基板の裏面を研削する研削工程を行うことを特徴とする。
【００２６】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１ドーパントはセレンであることを特徴とする。
【００２７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２ドーパントはリンであることを特徴とする。
【００２８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３ドーパントはボロンであることを特徴とする。
【００２９】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、絶縁ゲート型バイポーラトランジスタとダイオードとが同一の第１導電型の半導体基板に設けられた半導体装置の製造方法であって、前記半導体基板の裏面に、第１導電型の第１ドーパントをイオン注入する第１注入工程と、前記第１注入工程の後に、炉アニールを行う第１アニール工程と、前記第１アニール工程の後に、前記ダイオードの第１導電型の第２半導体領域の形成領域が開口する第１マスクで、前記半導体基板の裏面を覆う第１マスク形成工程と、前記第１マスクをマスクとして、前記半導体基板の裏面に、第１導電型の第２ドーパントをイオン注入する第２注入工程と、前記第１マスクを除去する第１除去工程と、前記第１除去工程の後に、前記絶縁ゲート型バイポーラトランジスタの第２導電型の第３半導体領域の形成領域が開口する第２マスクで、前記半導体基板の裏面を覆う第２マスク形成工程と、前記第２マスクをマスクとして、前記半導体基板の裏面に、第２導電型の第３ドーパントをイオン注入する第３注入工程と、前記第２マスクを除去する第２除去工程と、前記第２除去工程の後に、前記半導体基板の裏面にレーザアニールを行う第２アニール工程と、を含むことを特徴とする。
【００３０】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、絶縁ゲート型バイポーラトランジスタとダイオードとが同一の第１導電型の半導体基板に設けられた半導体装置の製造方法であって、前記半導体基板の裏面に、第１導電型の第１ドーパントをイオン注入する第１注入工程と、前記第１注入工程の後に、炉アニールを行う第１アニール工程と、前記第１アニール工程の後に、前記半導体基板の裏面に、第２導電型の第３ドーパントをイオン注入する第３注入工程と、前記第３注入工程の後に、前記ダイオードの第１導電型の第２半導体領域の形成領域が開口する第１マスクで、前記半導体基板の裏面を覆う第１マスク形成工程と、前記第１マスクをマスクとして、第１導電型の第２ドーパントをイオン注入する第２注入工程と、前記第１マスクを除去する第１除去工程と、前記第１除去工程の後に、前記半導体基板の裏面にレーザアニールを行う第２アニール工程と、を含むことを特徴とする。
【００３１】
上述した発明によれば、半導体基板の裏面に、第１ドーパントをイオン注入して当該第１ドーパントを拡散して第１半導体領域を形成してから、第１ドーパントよりも拡散係数の小さい第２ドーパントをイオン注入する。このため、第２ドーパントが第１半導体領域の形成を阻害することはない。これにより、第１半導体領域のキャリア濃度が低下することを回避することができる。
【００３２】
また、第１半導体領域は炉アニールによって、半導体基板の裏面から１μｍ以上の深さで拡散される。このため、半導体基板の裏面に第１ドーパントのドーズ量よりも高いドーズ量で、第２ドーパントおよび第３ドーパントをイオン注入したとしても、第２ドーパントおよび第３ドーパントが第１半導体領域の形成を阻害することはない。これにより、第１半導体領域のキャリア濃度が低下することを回避することができる。
【００３３】
また、第２ドーパントおよび第３ドーパントはレーザアニールによって拡散される。このため、第２半導体領域および第３半導体領域を形成するためのレーザアニールによる熱エネルギーの、第１半導体領域への影響は、半導体基板の裏面から１μｍ程度となる。これにより、第１半導体領域の不純物濃度分布が、第２半導体領域および第３半導体領域を形成するための熱拡散によって変化することを回避することができる。
【発明の効果】
【００３４】
本発明にかかる半導体装置の製造方法によれば、耐圧を向上することができるという効果を奏する。また、漏れ電流を低減することができるという効果を奏する。また、歩留まりを高くすることができるという効果を奏する。
【図面の簡単な説明】
【００３５】
【図１】本発明にかかる半導体装置を示す断面図である。
【図２】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図３】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図４】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図５】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図６】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図７】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図８】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図９】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図１０】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図１１】実施の形態２にかかる半導体装置の製造方法を示す断面図である。
【図１２】実施の形態２にかかる半導体装置の製造方法を示す断面図である。
【図１３】実施の形態２にかかる半導体装置の製造方法を示す断面図である。
【図１４】実施例１にかかる半導体装置のキャリア濃度分布について示す特性図である。
【図１５】実施例２にかかる半導体装置の電気的特性について示す特性図である。
【発明を実施するための形態】
【００３６】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００３７】
（実施の形態１）
図１は、本発明にかかる半導体装置を示す断面図である。図１に示す半導体装置１００は、同一の半導体基板に、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）１１０とダイオード１２０が設けられている。ダイオード１２０は、例えばフリーホイールダイオード（ＦＷＤ：Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）であってもよい。
【００３８】
ｎ-型（第１導電型）のドリフト領域１となる半導体基板のおもて面の表面層には、ｐ型（第２導電型）のベース領域２が設けられている。ベース領域２は、その表面から半導体基板の内部に向かって徐々に低くなるような不純物濃度を有する。ベース領域２の表面層には、ｐ型のコンタクト領域３およびｎ+型のエミッタ領域４が選択的に設けられている。コンタクト領域３およびエミッタ領域４は互いに接する。また、ベース領域２を貫通し、ドリフト領域１に達するトレンチ５が設けられている。
【００３９】
トレンチ５の内部には、ゲート絶縁膜を介して第１電極６が設けられている。第１電極６は、ＩＧＢＴ１１０のゲート電極として機能する。第２電極８は、コンタクト領域３およびエミッタ領域４に接する。また、第２電極８は、層間絶縁膜７により第１電極６と電気的に絶縁されている。第２電極８は、ＩＧＢＴ１１０のエミッタ電極およびダイオード１２０のアノード電極として機能する。第２電極８の表面には、パッシベーション膜（不図示）が設けられている。
【００４０】
半導体基板の裏面の表面層には、ｎ+型のフィールドストップ領域（第１半導体領域）１１が設けられている。フィールドストップ領域１１は、ドリフト領域１より高い不純物濃度を有する。フィールドストップ領域１１の表面層には、ＩＧＢＴ１１０の形成領域において、ｐ+型領域（第３半導体領域）９が設けられている。また、ダイオード１２０の形成領域において、ｎ+型領域（第２半導体領域）１０が設けられている。ｐ+型領域９は、ＩＧＢＴ１１０のコレクタ領域である。ｎ+型領域１０は、ダイオード１２０のカソード領域である。ｐ+型領域９の幅は、２８８μｍ以上であるのが好ましい。ｎ+型領域１０の幅は、９６μｍ以上であるのが好ましい。その理由は、スナップバックが発生しないため、ＩＧＢＴの動作を安定させることができるからである。
【００４１】
ｐ+型領域９およびｎ+型領域１０の表面には、第３電極１２が設けられている。第３電極１２は、ＩＧＢＴ１１０のコレクタ電極として機能する。また、第３電極１２は、ダイオード１２０のカソード電極として機能する。
【００４２】
つぎに、上述した半導体装置１００の製造方法について説明する。図２〜１０は、実施の形態１にかかる半導体装置の製造方法を示す断面図である。まず、図２に示すように、ドリフト領域１となる半導体基板のおもて面側に、ベース領域２、コンタクト領域３、エミッタ領域４、第１電極６などのＭＯＳゲート構造や、ベース領域２およびコンタクト領域３と第２電極８とのコンタクトなど、半導体装置１００のおもて面素子構造を形成する。
【００４３】
つぎに、図３に示すように、半導体基板のおもて面側を例えば保護膜（不図示）で保護した後に、半導体基板の裏面を、例えば半導体基板の厚さが２００μｍ以下となるまで研削する（研削工程）。なお、エッチングの場合、厳密には研削ではないが、本明細書では、半導体基板を薄くする手段については問わないので、エッチングを含めて研削とする。
【００４４】
つぎに、図４に示すように、研削された半導体基板の裏面、すなわち、ドリフト領域１のおもて面素子構造が形成された面に対して反対側の表面に、ｎ型の第１ドーパントとして例えばセレン（Ｓｅ）をイオン注入する（第１注入工程）。このとき、半導体基板の裏面全体に、第１ドーパントをイオン注入する。図４において、半導体基板の裏面の表面近傍の点線は、注入された第１ドーパントを表している。第１ドーパントが注入される領域は、フィールドストップ領域１１の形成領域である。第１ドーパントのドーズ量は、例えば１×１０14／ｃｍ2以上であってもよい。
【００４５】
つぎに、熱処理炉の処理室に半導体基板を入れて熱処理（炉アニール）を行い、第１注入工程においてドリフト領域１に注入した第１ドーパントを活性化する（第１アニール工程）。炉アニールの処理条件は、例えば、９００℃以上９５０℃以下の温度で、３０分以上２時間以下であってもよい。これにより、図５に示すように、半導体基板の裏面全体にわたって、ドリフト領域１の表面層にフィールドストップ領域１１が形成される。第１注入工程および第１アニール工程が、第１形成工程に相当する。
【００４６】
ｎ型の第１ドーパントとしては、次の特徴を有するドーパントであればよい。例えば、第１ドーパントは、第１形成工程よりも後の工程にて形成されるｐ+型領域（第３半導体領域）９の深さと比べて、例えば９００℃以上９５０℃以下の温度で十分深くまで拡散するような拡散係数を有するｎ型ドーパントであればよい。このようなｎ型ドーパントとしては、セレンの他に、例えば硫黄（Ｓ）を用いてもよい。
【００４７】
つぎに、半導体基板のおもて面側を保護する保護膜を除去し、半導体基板のおもて面側に、例えばアルミニウム（Ａｌ）を主成分とする第２電極８を形成する。つぎに、第２電極８の表面に、パッシベーション膜（不図示）を形成する。
【００４８】
つぎに、図６に示すように、フォトリソグラフィによって、半導体基板の裏面、すなわち、フィールドストップ領域１１の表面に、ｎ+型領域１０の形成領域が開口するレジストマスク（第１マスク）２１を形成する（第１マスク形成工程）。
【００４９】
つぎに、図７に示すように、レジストマスク２１をマスクとして、半導体基板の裏面側からフィールドストップ領域１１に、ｎ型の第２ドーパントをイオン注入する（第２注入工程）。これにより、レジストマスク２１の開口部に露出するフィールドストップ領域１１にのみ第２ドーパントが注入される。
【００５０】
第２注入工程において用いる第２ドーパントは、第１ドーパントよりも拡散係数が小さいのが好ましい。例えば、第２ドーパントは、リン（Ｐ）であってもよい。その理由は、半導体装置１００の完成後にフィールドストップ領域１１となる部分にまで第２ドーパントが拡散せず、フィールドストップ領域１１の不純物濃度分布を変化させないようにすることができるからである。第２ドーパントは、他に砒素（Ａｓ）であってもよい。
【００５１】
図７において、フィールドストップ領域１１の表面近傍の点線（図４よりも粗い点線）は、注入された第２ドーパントを表している。すなわち、第２ドーパントは、ｎ+型領域１０の形成領域にのみ注入され、ｐ+型領域９の形成領域には注入されない。第２ドーパントのドーズ量は、例えば１×１０14／ｃｍ2以上であってもよい。つぎに、レジストマスク２１を除去する（第１除去工程）。
【００５２】
つぎに、図８に示すように、フォトリソグラフィによって、半導体基板の裏面、すなわち、フィールドストップ領域１１の表面に、ｐ+型領域９の形成領域が開口するレジストマスク（第２マスク）２２を形成する（第２マスク形成工程）。
【００５３】
つぎに、図９に示すように、レジストマスク２２をマスクとして、半導体基板の裏面側からフィールドストップ領域１１に、ｐ型の第３ドーパントをイオン注入する（以下、第３注入工程とする）。これにより、レジストマスク２２の開口部に露出するフィールドストップ領域１１の表面にのみ第３ドーパントが注入される。
【００５４】
第３注入工程において用いる第３ドーパントは、例えばボロン（Ｂ）であってもよい。図９において、レジストマスク２２の開口部に露出するフィールドストップ領域１１の表面近傍の点線（図４および図７よりも細かい点線）は、注入された第３ドーパントを表している。すなわち、第３ドーパントは、ｐ+型領域９の形成領域にのみ注入され、ｎ+型領域１０の形成領域に注入されない。第３ドーパントのドーズ量は、例えば１×１０14／ｃｍ2以上であってもよい。つぎに、レジストマスク２２を除去する（第２除去工程）。
【００５５】
つぎに、半導体基板の裏面にレーザ光を照射して熱処理（レーザアニール）を行い、第２注入工程および第３注入工程においてそれぞれフィールドストップ領域１１に注入した第２ドーパントおよび第３ドーパントを活性化する（以下、第２アニール工程とする）。第２アニール工程におけるレーザアニールの処理条件は、例えば、レーザ照射密度２Ｊ／ｃｍ2以下であってもよい。これにより、図１０に示すように、フィールドストップ領域１１の表面層に選択的に、ダイオード１２０のｎ+型領域１０およびＩＧＢＴ１１０のｐ+型領域９が形成される。第１マスク形成工程から第２アニール工程までの工程が、第２形成工程に相当する。
【００５６】
つぎに、ｐ+型領域９およびｎ+型領域１０の表面に、第３電極１２を形成する。これにより、図１に示すように、半導体装置１００が完成する。
【００５７】
上述した半導体装置１００の製造方法において、第３注入工程の後に、第２注入工程を行ってもよい。すなわち、フィールドストップ領域１１を形成するための第１注入工程および炉アニール（第１アニール工程）の後、ｎ+型領域１０となる第２ドーパントおよびｐ+型領域９となる第３ドーパントを活性化するレーザアニール（第２アニール工程）を行う前までに、ｎ+型領域１０となる第２ドーパントをイオン注入する第２注入工程と、ｐ+型領域９となる第３ドーパントをイオン注入する第３注入工程とが行われればよい。
【００５８】
ｎ+型領域１０となる第２ドーパントをイオン注入する第２注入工程と、ｐ+型領域９となる第３ドーパントをイオン注入する第３注入工程の順序は、望ましくは、ｎ+型領域１０およびｐ+型領域９のうちフィールドストップ領域１１の表面に対して深く形成する方のドーパント注入工程を先に行うのがよい。例えば、実施の形態１においては、ｎ+型領域１０をｐ+型領域９よりも深く形成することを想定し、第２注入工程の後に第３注入工程を行っている。その理由は、次のとおりである。
【００５９】
実施の形態１においては、第２注入工程においてｎ+型領域１０（カソード領域）の形成領域に注入される第２ドーパントを、第３注入工程においてｐ+型領域９（コレクタ領域）の形成領域に注入される第３ドーパントよりも深く注入する。このため、仮に、第３注入工程、第２注入工程の順にドーパントの注入工程を行う場合、第２ドーパントをイオン注入する際に用いるレジストマスク２１にパターンムラがあったときに、ｐ+型領域９の形成領域に形成された第３ドーパントのｐ型の不純物領域に、このｐ型の不純物領域よりも深い第２ドーパントによるｎ型の不純物領域が形成されてしまう。これにより、ｐ+型領域９に半導体基板裏面からフィールドストップ領域１１に達するｎ+型領域が部分的に形成されてしまい、ｐ+型領域９を均一に形成することができない。
【００６０】
それに対して、第２注入工程、第３注入工程の順に行う場合、ｐ+型領域９の形成領域に第２ドーパントによるｎ型の不純物領域が形成されたとしても、その後、ｐ+型領域９の形成領域の表面層に第３ドーパントによるｐ型の不純物領域を均一に形成することができる。これにより、ｐ+型領域９に半導体基板裏面からフィールドストップ領域１１に達するｎ+型領域が部分的に形成されることを回避し、ｐ+型領域９を均一に形成することができるからである。
【００６１】
また、仮に、第３ドーパントをイオン注入する際に用いるレジストマスク２２にパターンムラがあったとしても、ｎ+型領域１０の形成領域に形成された第２ドーパントによるｎ型の不純物領域は、第３ドーパントによるｐ型の不純物領域よりも深く形成されるため、ｎ+型領域１０に半導体基板裏面からフィールドストップ領域１１に達するｐ+型領域が部分的に形成されることはないからである。なお、図１〜１０では、ｐ+型領域９およびｎ+型領域１０の厚さの違いは図示を省略する（図１１〜１３においても同様）。
【００６２】
第２注入工程および第３注入工程における第２ドーパントおよび第３ドーパントのイオン注入の深さは、イオン注入時の加速エネルギーを調整することで制御する。すなわち、ｎ+型領域１０およびｐ+型領域９のうち、深く形成する方のドーパントのイオン注入時の加速エネルギーを、浅く形成する方のドーパントのイオン注入時の加速エネルギーよりも大きくすればよい。例えば、第２ドーパント（リン）のイオン注入時の加速エネルギーを１００ｋｅＶとし、第３ドーパント（ボロン）のイオン注入時の加速エネルギーを５０ｋｅＶとしてもよい。
【００６３】
以上、説明したように、実施の形態１によれば、半導体基板の裏面に、セレン（第１ドーパント）を第１イオン注入して当該セレンを拡散してフィールドストップ領域１１を形成してから、セレンよりも拡散係数の小さいリン（第２ドーパント）を第２イオン注入する。このため、第２イオン注入されたリンがフィールドストップ領域１１の形成を阻害することはない。これにより、フィールドストップ領域１１のキャリア濃度が低下することを回避することができる。したがって、ＲＣ−ＩＧＢＴの耐圧を１０％以上向上することができる。
【００６４】
また、フィールドストップ領域１１は炉アニールによって、半導体基板の裏面から１μｍ以上の深さで十分に拡散される。このため、半導体基板の裏面にセレンのドーズ量よりも高いドーズ量で、リンおよびボロン（第３ドーパント）を第２，３イオン注入したとしても、リンおよびボロンがフィールドストップ領域１１の形成を阻害することはない。これにより、フィールドストップ領域１１のキャリア濃度が低下することを回避することができる。したがって、ＲＣ−ＩＧＢＴの耐圧を１０％以上向上することができる。
【００６５】
また、第２，３イオン注入されたリンおよびボロンはレーザアニールによって拡散される。このため、ｎ+型領域１０およびｐ+型領域９を形成するためのレーザアニールによる熱エネルギーの、フィールドストップ領域１１への影響は、半導体基板の裏面から１μｍ程度となる。これにより、フィールドストップ領域１１の不純物濃度分布が、ｎ+型領域１０およびｐ+型領域９を形成するための熱拡散によって変化することを回避することができる。したがって、漏れ電流を１０％以上低減することができる。これにより、歩留まりを高くすることができる。
【００６６】
（実施の形態２）
図１１〜１３は、実施の形態２にかかる半導体装置の製造方法を示す断面図である。実施の形態２は、第２注入工程の前に第３注入工程を行うこと、および第３注入工程において、半導体基板の裏面全体に第３ドーパントをイオン注入することが実施の形態１と異なる。実施の形態２においては、ｎ+型領域１０をｐ+型領域９よりも浅く形成する場合について説明する。
【００６７】
実施の形態２にかかる半導体装置１００は、実施の形態１にかかる半導体装置と同様の構成を有する（図１参照）。実施の形態２にかかる半導体装置１００は、次のように製造される。まず、実施の形態１と同様に、半導体装置１００のおもて面素子構造、フィールドストップ領域１１、第２電極８およびパッシベーション膜（不図示）を形成するまでの工程を行う（図２〜図５参照）。
【００６８】
つぎに、図１１に示すように、半導体基板の裏面、すなわち、フィールドストップ領域１１の表面に、ｐ型の第３ドーパント（例えばボロン）をイオン注入する（第３注入工程）。このとき、半導体基板の裏面全体に、第３ドーパントをイオン注入する。図１１において、フィールドストップ領域１１の表面近傍の点線は、注入された第３ドーパントを表している。すなわち、第３ドーパントは、ｐ+型領域９の形成領域およびｎ+型領域１０の形成領域の両領域に注入される。
【００６９】
つぎに、図１２に示すように、フォトリソグラフィによって、半導体基板の裏面、すなわち、フィールドストップ領域１１の第３ドーパントがイオン注入された表面に、ｎ+型領域１０の形成領域が開口するレジストマスク２３を形成する。
【００７０】
つぎに、図１３に示すように、レジストマスク２３をマスクとして、半導体基板の裏面に、ｎ型の第２ドーパント（例えばリン）をイオン注入する（第２注入工程）。これにより、レジストマスク２３の開口部に露出するフィールドストップ領域１１の表面にのみ第２ドーパントが注入される。
【００７１】
図１３において、レジストマスク２３の開口部に露出するフィールドストップ領域１１の表面近傍の点線は、注入された第２ドーパントを表している。すなわち、第２ドーパントは、ｎ+型領域１０の形成領域にのみ注入され、ｐ+型領域９の形成領域には注入されない。このとき、第２ドーパントのドーズ量は、第１ドーパントのドーズ量よりも高く、かつ、第３ドーパントのドーズ量よりも高い。
【００７２】
また、実施の形態２においても、第２注入工程と第３注入工程の順序は、好ましくは、ｎ+型領域１０およびｐ+型領域９のうちフィールドストップ領域１１の表面に対して深く形成する方のドーパント注入工程を先に行うとよい。例えば、実施の形態２においては、第３注入工程として第３ドーパント（ボロン）を加速エネルギーが１００ｋｅＶにて先にイオン注入する。そして、第３注入工程よりも後の工程で、第２注入工程（後述）として第２ドーパント（リン）を加速エネルギーが５０ｋｅＶにてイオン注入すればよい。
【００７３】
つぎに、レジストマスク２３を除去する。つぎに、実施の形態１と同様に、半導体基板の裏面にレーザ光を照射して熱処理（レーザアニール）を行い、第３注入工程および第２注入工程においてそれぞれフィールドストップ領域１１に注入した第３ドーパントおよび第２ドーパントを活性化する（第２アニール工程）。
【００７４】
上述したように、第２ドーパントのドーズ量は、第１ドーパントのドーズ量よりも高く、かつ、第３ドーパントのドーズ量よりも高い。このため、第３注入工程の後に第２注入工程を行ったとしても、ｎ+型領域１０の形成領域には、第２ドーパントのイオン注入によってｎ型不純物濃度が補償されてｎ+型領域１０（以下、補償によるｎ+型領域１０とする）が形成される。したがって、実施の形態１と同様に、第２アニール工程によってｎ+型領域１０およびｐ+型領域９が形成される（図１０参照）。
【００７５】
つぎに、実施の形態１と同様に、以降の工程を行うことにより、図１に示すように、半導体装置１００が完成する。実施の形態２のその他の製造方法および処理条件は、実施の形態１と同様である。
【００７６】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の半導体装置が作製（製造）されるため、実施の形態１と同様の効果を得ることができる。
【００７７】
（実施例１）
つぎに、実施例１にかかる半導体装置１００のフィールドストップ領域１１におけるキャリア濃度分布について説明する。図１４は、実施例１にかかる半導体装置のキャリア濃度分布について示す特性図である。図１４の横軸は、半導体基板の裏面からの深さを示す。図１４の縦軸は、ｎ型不純物のキャリア濃度を示す。まず、実施の形態１に従い、ＲＣ−ＩＧＢＴを作製した。具体的には、ドリフト領域１となる半導体基板の裏面にセレンをイオン注入（第１注入工程）して炉アニール（第１アニール工程）を行い、フィールドストップ領域１１を形成した。その後、フィールドストップ領域１１の表面にリンおよびボロンをそれぞれイオン注入（第２，３注入工程）してレーザアニール（第２アニール工程）を行い、ｐ+型領域９（コレクタ領域）およびｎ+型領域１０（カソード領域）を形成した。
【００７８】
比較として、実施例１にかかるＲＣ−ＩＧＢＴと異なる製造方法で作製した２種類のＲＣ−ＩＧＢＴを用意した（以下、第１，２比較例とする）。第１比較例では、半導体基板の裏面にセレンを注入した後に続けてリンおよびボロンをそれぞれイオン注入し、その後、炉アニールを行って半導体基板の裏面にイオン注入したセレン、リンおよびボロンを一括して活性化させてフィールドストップ領域、コレクタ領域およびカソード領域を形成した。第１比較例のそれ以外の製造方法、イオン注入条件およびアニール条件は、実施例１にかかるＲＣ−ＩＧＢＴの製造方法と同様である。第２比較例では、半導体基板の裏面にリンをイオン注入し、炉アニールを行ってリンを活性化させてフィールドストップ領域を形成した。それ以外の製造方法、イオン注入条件およびアニール条件は、実施例１にかかるＲＣ−ＩＧＢＴの製造方法と同様である。
【００７９】
図１４に示す結果において、測定点３１，３２，３３は、それぞれ実施例１にかかるＲＣ−ＩＧＢＴ、第１比較例および第２比較例の、フィールドストップ領域とｎ+型領域（カソード領域）との界面におけるフィールドストップ領域のキャリア濃度を示している。図１４に示す結果より、実施例１にかかるＲＣ−ＩＧＢＴおよび第１比較例において、フィールドストップ領域のキャリア濃度は、測定点３１，３２から深さ方向に、測定点３１，３２と同程度のキャリア濃度で計測されている。すなわち、実施例１にかかるＲＣ−ＩＧＢＴおよび第１比較例において、フィールドストップ領域は、測定点３１，３２から図示省略する深さまでの厚さで形成されていることがわかる。一方、第２比較例において、フィールドストップ領域のキャリア濃度は、測定点３３から２．５μｍ程度の深さまでしか計測されていない。すなわち、第２比較例において、フィールドストップ領域は、測定点３３から２．５μｍ程度の深さまでしか形成されていないことがわかる。
【００８０】
また、実施例１にかかるＲＣ−ＩＧＢＴの測定点３１におけるフィールドストップ領域１１のキャリア濃度は、第１比較例の測定点３２におけるフィールドストップ領域のキャリア濃度よりも高くなっていることがわかる。この理由は、次のように推測される。第１比較例では、フィールドストップ領域を形成するためのセレン、カソード領域を形成するためのリンを続けて注入した後、このセレンおよびリンを一括して活性化し、フィールドストップ領域とカソード領域とを同時に形成する。このため、セレンおよびリンを一括して活性化するときに、リンがセレンの拡散を阻害する。それに対して、実施例１にかかるＲＣ−ＩＧＢＴにおいては、半導体基板の裏面にセレンをイオン注入（第１注入工程）した後に続けて炉アニール（第１アニール工程）を行うことによって、まず、フィールドストップ領域１１のみが形成される。このため、セレンの拡散を、その後の第２注入工程で半導体基板の裏面に注入されるリンが阻害することはない。
【００８１】
また、第１比較例では、カソード領域を形成するためのリンを炉アニールによって活性化している。それに対して、実施例１にかかるＲＣ−ＩＧＢＴにおいては、第２注入工程でイオン注入されたリンをレーザアニールによって活性化する（第２アニール工程）。レーザアニールは、炉アニールよりも半導体基板の温度を早く上昇させることができ、レーザを照射した部分の温度を局所的にかつ瞬時に上昇させることができる。このため、実施例１にかかるＲＣ−ＩＧＢＴにおいては、注入されたリンはほとんど拡散せず、その拡散深さは、半導体基板の裏面から例えば１μｍ程度となる。これにより、実施例１にかかるＲＣ−ＩＧＢＴは、測定点３１におけるフィールドストップ領域１１のキャリア濃度が第１比較例（測定点３２）よりも高くなると推測される。
【００８２】
以上の結果より、実施例１にかかるＲＣ−ＩＧＢＴは、第２比較例よりもフィールドストップ領域１１を厚く形成することができることがわかった。また、実施例１にかかるＲＣ−ＩＧＢＴにおいては、フィールドストップ領域１１を形成するためにイオン注入されるセレンの拡散が阻害されない。このため、所望のキャリア濃度および所望の厚さを有するフィールドストップ領域１１を形成することができることがわかった。
【００８３】
（実施例２）
つぎに、実施例２にかかる半導体装置１００の電気的特性について説明する。図１５は、実施例２にかかる半導体装置の電気的特性について示す特性図である。まず、実施の形態１に従い、ｐ+型領域９（コレクタ領域）およびｎ+型領域１０（カソード領域）のそれぞれの幅を種々変更して４種類のＲＣ−ＩＧＢＴを作製した（以下、第１〜第４試料とする）。第１試料のｐ+型領域９およびｎ+型領域１０の幅は、それぞれ９６μｍおよび３２μｍとした。第２試料のｐ+型領域９およびｎ+型領域１０の幅は、それぞれ１４４μｍおよび４８μｍとした。第３試料のｐ+型領域９およびｎ+型領域１０の幅は、それぞれ２８８μｍおよび９６μｍとした。第４試料のｐ+型領域９およびｎ+型領域１０の幅は、それぞれ４３２μｍおよび１４４μｍとした。そして、第１〜第４試料において、コレクタ−エミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃとの関係（ＩＶ特性）について検討した。
【００８４】
図１５に示す結果より、第１，２試料では、ＲＣ−ＩＧＢＴがＭＯＳＦＥＴ動作からバイポーラ動作に移行するまでの過渡期間から生じる、ＩＶ特性のスナップバック４１が発生していることがわかる。例えば、上述した特許文献３〜５に示すＩＧＢＴを単体で形成する技術と、ダイオードを単体で形成する技術を用いてＲＣ−ＩＧＢＴを作製した場合においても、第１，２試料と同様に、スナップバックが発生すると推測される。
【００８５】
それに対して、第３，４試料においては、スナップバックは発生していない。これにより、ｐ+型領域９の幅は２８８μｍ以上であり、ｎ+型領域１０の幅は９６μｍ以上であるのが好ましいことがわかった。より好適には、ｐ+型領域９の幅を２８８μｍとし、ｎ+型領域１０の幅を９６μｍとするのが好ましい（第３試料）。その理由は、第４試料においては逆回復耐量が低下してしまうからである。
【００８６】
上述した実施例１，２において、実施の形態１にかかるＲＣ−ＩＧＢＴを例に説明したが、実施の形態２にかかるＲＣ−ＩＧＢＴにおいても同様の結果になると推測される。その理由は、実施の形態１，２ともに、第１注入工程の後に続けて第１アニール工程（炉アニール）を行い、その後、第２注入工程および第２アニール工程（レーザアニール）を行っているからである。
【００８７】
以上において本発明は、同一の半導体基板にトレンチゲート構造のＩＧＢＴおよびダイオードを形成する半導体装置の製造方法について説明したが、上述した実施の形態に限らず、同一の半導体基板に例えばプレーナゲート構造のＩＧＢＴおよびダイオードが設けられた半導体装置を作製する際に適用することが可能である。すなわち、ｎ型のフィールドストップ領域の表面にｎ+型領域が設けられた構成の半導体装置を作製する際に適用することができる。また、半導体基板に１つの半導体素子が設けられた半導体装置においても、ｎ型領域の表面にｎ+型領域を形成する際に適用してもよい。また、ｎ型とｐ型をすべて逆転し、ｐ型のフィールドストップ領域の表面にｐ+型領域が設けられた構成の半導体装置を作製する際に適用してもよい。
【産業上の利用可能性】
【００８８】
以上のように、本発明にかかる半導体装置の製造方法は、例えば産業用あるいは自動車用のモーター制御やエンジン制御に使用されるパワー半導体装置に有用である。
【符号の説明】
【００８９】
１  ドリフト領域
２  ベース領域
３  コンタクト領域
４  エミッタ領域
５  トレンチ
６  電極（第１）
７  層間絶縁膜
８  電極（第２）
９  ｐ+型領域
１０  ｎ+型領域
１１  フィールドストップ領域
１２  電極（第３）
１００  半導体装置
１１０  ＩＧＢＴ
１２０  ダイオード
【図１】
2013247248.tif 000003
【図２】
2013247248.tif 000004
【図３】
2013247248.tif 000005
【図４】
2013247248.tif 000006
【図５】
2013247248.tif 000007
【図６】
2013247248.tif 000008
【図７】
2013247248.tif 000009
【図８】
2013247248.tif 000010
【図９】
2013247248.tif 000011
【図１０】
2013247248.tif 000012
【図１１】
2013247248.tif 000013
【図１２】
2013247248.tif 000014
【図１３】
2013247248.tif 000015
【図１４】
2013247248.tif 000016
【図１５】
2013247248.tif 000017