(57)【要約】      （修正有）【課題】還流ダイオードに流れる電流の低下を抑制しつつ、トランジスタの閾値電圧の変動を抑制できる電力変換回路を提供する。【解決手段】電力変換回路１は、トランジスタ１１Ｕ、１２Ｕと、これを制御する制御部２０を備える。制御部２０は、トランジスタを導通状態とする場合、トランジスタのゲートソース間に正の第１電圧を印加する。また、トランジスタを非導通状態とする場合、当該トランジスタの直前の導通状態においてソースを基準とするドレインの電位が負であれば、ゲートソース間に第１電圧よりも低い正の電圧またはゼロの電圧である第２電圧を印加し、当該トランジスタの直前の導通状態においてソースを基準とするドレインの電位が正であれば、ゲートソース間に負の第３電圧を印加する。【選択図】図１
2013207821.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された第１および第２トランジスタと、
制御部と、
を備えた電力変換回路であって、
前記第１および第２トランジスタは、それぞれ、ゲート電極と、第１オーミック電極と、第２オーミック電極とを備え、
前記第１および第２トランジスタは、それぞれ、前記第１オーミック電極から前記第２オーミック電極に電流を流すことが可能なダイオードを含んでおり、
前記制御部は、
前記第１および第２トランジスタが、前記第１オーミック電極および前記第２オーミック電極の一方から他方に電流を流すことができる導通状態、並びに前記第２オーミック電極から前記第１オーミック電極に電流を流すことができない非導通状態を繰り返すように、前記第１および第２トランジスタを制御し、
前記第１および第２トランジスタの一方を前記導通状態とする場合、
前記一方のトランジスタのゲート電極―第１オーミック電極間に前記第１オーミック電極を基準として正の第１電圧を印加し、
前記第１および第２トランジスタの一方を前記非導通状態とする場合、
前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が負であれば、当該トランジスタのゲート電極―第１オーミック電極間に前記第１電圧よりも低い正の電圧またはゼロの電圧である第２電圧を印加し、
前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が正であれば、当該トランジスタのゲート電極―第１オーミック電極間に負の電圧である第３電圧を印加する、
電力変換回路。
【請求項２】
前記制御部は、
前記第１および第２トランジスタの一方を前記非導通状態とする場合、
前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が正であれば、当該トランジスタを非導通状態とする全期間において、当該トランジスタのゲート電極―第１オーミック電極間に前記第３電圧を印加する、
請求項１に記載の電力変換回路。
【請求項３】
前記制御部は、
前記第１および第２トランジスタの一方を前記非導通状態とする場合、
前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が正であれば、当該トランジスタを非導通状態とする期間の一部において、当該トランジスタのゲート電極―第１オーミック電極間に前記第３電圧を印加する、
請求項１に記載の電力変換回路。
【請求項４】
前記第１および第２トランジスタの導通状態および非導通状態の繰り返しに伴って、前記一方のトランジスタを非導通とする期間が複数回繰り返され、
前記制御部は、
前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が正であれば、当該トランジスタを非導通状態とする複数回の期間のうち全部の回で、当該トランジスタのゲート電極―第１オーミック電極間に前記第３電圧を印加する、
請求項１から３のいずれか１項に記載の電力変換回路。
【請求項５】
前記第１および第２トランジスタの導通状態および非導通状態の繰り返しに伴って、前記一方のトランジスタを非導通とする期間が複数回繰り返され、
前記制御部は、
前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が正であれば、当該トランジスタを非導通状態とする複数回の期間のうち一部の回で、当該トランジスタのゲート電極―第１オーミック電極間に前記第３電圧を印加する、
請求項１から３のいずれか１項に記載の電力変換回路。
【請求項６】
前記第１および第２トランジスタは、モータに接続され、
前記制御回路は、回生動作の際に、
前記第１および第２トランジスタの一方を非導通状態とする場合、
他方のトランジスタを、当該他方のトランジスタのゲート電極―第１オーミック電極間に前記第３電圧を印加することで非導通状態とする、
請求項１から５のいずれか１項に記載の電力変換回路。
【請求項７】
前記第１および第２トランジスタは、互いに並列に接続された複数のトランジスタにより構成されている、
請求項１から６のいずれか１項に記載の電力変換回路。
【請求項８】
前記第１および第２トランジスタは、金属―絶縁体―半導体電界効果トランジスタであり、前記第１オーミック電極がソース電極であり、前記第２オーミック電極がドレイン電極である、
請求項１から７のいずれか１項に記載の電力変換回路。
【請求項９】
前記第１および第２トランジスタは、絶縁ゲート電極型バイポーラトランジスタであり、前記第１オーミック電極がエミッタ電極であり、前記第２オーミック電極がコレクタ電極である、
請求項１から７のいずれか１項に記載の電力変換回路。
【請求項１０】
前記第１および第２トランジスタは、シリコンカーバイドを材料とする半導体領域を有する、
請求項１から９のいずれか１項に記載の電力変換回路。
【請求項１１】
互いに直列に接続され、それぞれ、ゲート電極と、第１オーミック電極と、第２オーミック電極とを備え、前記第１オーミック電極から前記第２オーミック電極に電流を流すことが可能なダイオードを含む第１および第２トランジスタを制御する制御方法であって、
前記第１および第２トランジスタが、前記第１オーミック電極および前記第２オーミック電極の一方から他方に電流を流すことができる導通状態、並びに前記第２オーミック電極から前記第１オーミック電極に電流を流すことができない非導通状態を繰り返すように、当該第１および第２トランジスタのゲート電極―第１オーミック電極間に電圧を印加し、
前記第１および第２トランジスタの一方を前記導通状態とする場合、
前記一方のトランジスタのゲート電極―第１オーミック電極間に正の第１電圧を印加し、前記第１および第２トランジスタの一方を前記非導通状態とする場合、
前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が負であれば、当該トランジスタのゲート電極―第１オーミック電極間に前記第１電圧よりも低い正の電圧またはゼロの電圧である第２電圧を印加し、
前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が正であれば、当該トランジスタのゲート電極―第１オーミック電極間に負の電圧である第３電圧を印加する、
制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータやコンバータなどの電力変換回路に関する。
【背景技術】
【０００２】
一般に、インバータやコンバータなどの電力変換回路は、スイッチング素子を用いて構成され、多くの分野で活用されている。電力変換回路は電源と負荷との間に設けられ、電源から負荷に対して供給される電力を特定の形式に変換する機能を果たす。
電力変換回路として、特に高電圧を扱うパワーエレクトロニクス分野で活用されるものは、スイッチング素子に高耐圧が要求される。スイッチング素子を高耐圧とするためには、例えば、バンドギャップの大きい半導体材料を用いてスイッチング素子を構成すればよい。この半導体材料としては、Ｓｉ（珪素）に比べてバンドギャップの大きな半導体材料であるＳｉＣ（炭化珪素）が注目されている。そして、近年、ＳｉＣを用いたスイッチング素子として、ＭＩＳＦＥＴ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：金属−絶縁体−半導体電界効果トランジスタ）の一種であるＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：金属−酸化物−半導体電界効果トランジスタ）が活用されている（特許文献１参照）。特許文献１には、トランジスタに内蔵されたダイオードを還流ダイオードとして用いることが開示されている。
【０００３】
トランジスタは、そのゲート電極に閾値電圧（以下、Ｖｔと呼ぶ）以上の電圧を印加するとソース電極ドレイン電極間が導通状態となり、Ｖｔ未満の電圧を印加すると非導通状態となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７５９８５６７号明細書
【非特許文献】
【０００５】
【非特許文献１】Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ  Ｖｏｌｓ.  ６００−６０３（２００９）  ＰＰ  ８０７−８１０
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、トランジスタの閾値電圧Ｖｔは、ゲート電極に正の電圧を印加することにより、正の方向に変動することがある（非特許文献１参照）。
トランジスタが設けられた電力変換回路では、Ｖｔが変動すると、トランジスタの導通状態および非導通状態のタイミングが変動してしまうため、電力変換回路として所望の動作が期待できなくなる。そのため、Ｖｔの変動を抑制したいという要請がある。
【０００７】
そこで、本明細書において開示される電力変換回路は、還流ダイオードに流れる電流の低下を抑制しつつ、トランジスタの閾値電圧の変動を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本明細書において開示される電力変換回路は、直列に接続された第１および第２トランジスタと、制御部と、を備えた電力変換回路であって、前記第１および第２トランジスタは、それぞれ、ゲート電極と、第１オーミック電極と、第２オーミック電極とを備え、前記第１および第２トランジスタは、それぞれ、前記第１オーミック電極から前記第２オーミック電極に電流を流すことが可能なダイオードを含んでおり、前記制御部は、前記第１および第２トランジスタが、前記第１オーミック電極および前記第２オーミック電極の一方から他方に電流を流すことができる導通状態、並びに前記第２オーミック電極から前記第１オーミック電極に電流を流すことができない非導通状態を繰り返すように、前記第１および第２トランジスタを制御し、前記第１および第２トランジスタの一方を前記導通状態とする場合、前記一方のトランジスタのゲート電極―第１オーミック電極間に前記第１オーミック電極を基準として正の第１電圧を印加し、前記第１および第２トランジスタの一方を前記非導通状態とする場合、前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が負であれば、当該トランジスタのゲート電極―第１オーミック電極間に前記第１電圧よりも低い正の電圧またはゼロの電圧である第２電圧を印加し、前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が正であれば、当該トランジスタのゲート電極―第１オーミック電極間に負の電圧である第３電圧を印加する。
【０００９】
また、本明細書において開示される制御方法は、互いに直列に接続され、それぞれ、ゲート電極と、第１オーミック電極と、第２オーミック電極とを備え、前記第１オーミック電極から前記第２オーミック電極に電流を流すことが可能なダイオードを含む第１および第２トランジスタを制御する制御方法であって、前記第１および第２トランジスタが、前記第１オーミック電極および前記第２オーミック電極の一方から他方に電流を流すことができる導通状態、並びに前記第２オーミック電極から前記第１オーミック電極に電流を流すことができない非導通状態を繰り返すように、当該第１および第２トランジスタのゲート電極―第１オーミック電極間に電圧を印加し、前記第１および第２トランジスタの一方を前記導通状態とする場合、前記一方のトランジスタのゲート電極―第１オーミック電極間に正の第１電圧を印加し、前記第１および第２トランジスタの一方を前記非導通状態とする場合、前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が負であれば、当該トランジスタのゲート電極―第１オーミック電極間に前記第１電圧よりも低い正の電圧またはゼロの電圧である第２電圧を印加し、前記一方のトランジスタの直前の導通状態において、当該トランジスタの前記第１オーミック電極を基準とする前記第２オーミック電極の電位が正であれば、当該トランジスタのゲート電極―第１オーミック電極間に負の電圧である第３電圧を印加する。
【発明の効果】
【００１０】
上記構成によると、還流ダイオードに流れる電流の低下を抑制しつつ、トランジスタの閾値電圧の変動を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る電力変換回路の構成を示す回路ブロック図である。
【図２】実施の形態１に係る電力変換回路の出力電流とゲート駆動電圧の波形を示す図である。
【図３】実施の形態１にかかる電力変換回路の動作を説明するための回路図である。
【図４】実施の形態１にかかる電力変換回路の動作を説明するための回路図である。
【図５】実施の形態１に係る制御回路の動作を決定するフローチャートである。
【図６】実施の形態２に係る電力変換回路の出力電流とゲート駆動電圧の波形を示す図である。
【図７】実施の形態２に係る制御回路の動作を決定するフローチャートである。
【図８】実施の形態２の電力変換回路の出力電流と上アームトランジスタのゲート駆動電圧の波形を示す図である。
【図９】実施の形態３に係る電力変換回路の出力電流とゲート駆動電圧の波形を示す図である。
【図１０】実施の形態４に係る電力変換回路の出力電流とゲート駆動電圧の波形を示す図である。
【図１１】上アーム駆動回路の回路構成を例示する回路図である。
【図１２】上アーム駆動回路の回路構成を例示する回路図である。
【図１３】実施の形態１の変形例に係る電力変換回路の出力電流とゲート駆動電圧の波形を示す図である。
【図１４】実施の形態１の変形例に係る制御回路の動作を決定するフローチャートである。
【図１５】実施の形態１の電力変換回路を備えたデバイスの回路ブロック図である。
【図１６】実施の形態１の電力変換回路を備えたデバイスの回路ブロック図である。
【図１７】実施の形態１の電力変換回路を備えたデバイスの回路ブロック図である。
【図１８】実施の形態１の電力変換回路を備えたデバイスの回路ブロック図である。
【図１９】図１８に示したデバイスの電流とゲート駆動電圧の波形を示す図である。
【図２０】実施の形態１の電力変換回路を備えたデバイスの回路ブロック図である。
【図２１】トランジスタの一例であるＳｉＣ−ＭＩＳＦＥＴの構造を示す断面図である。
【図２２】トランジスタの一例であるＳｉＣ−ＭＩＳＦＥＴの構造を示す断面図である。
【図２３】トランジスタの一例であるＳｉＣ−ＩＧＢＴの構造を示す断面図である。
【図２４】トランジスタの一例であるＳｉＣ−ＩＧＢＴの構造を示す断面図である。
【図２５】特許文献１に開示されたＳｉＣ−ＭＯＳＦＥＴのＩＶ特性を示す図である。
【発明を実施するための形態】
【００１２】
［本発明の一態様を得るに至った経緯］
以下、本発明の態様を具体的に説明するに先立ち、本発明の態様を得るに至った経緯について説明する。
トランジスタをスイッチング素子として用いた場合、電力変換回路を駆動する際、トランジスタのＶｔが変動すると、トランジスタの導通状態および非導通状態の切り替えのタイミングが変動してしまう。非特許文献１には、ＳｉＣ−ＭＯＳＦＥＴのゲート電極に正電圧を印加するとＶｔが正の方向に変動し、ゲート電極に負電圧を印加するとＶｔが負の方向に変動することが報告されている。そこで、発明者は、トランジスタのＶｔの正方向への変動を抑制するため、トランジスタの非導通期間において、ゲート電極に負電圧を印加することを検討した。
【００１３】
しかしながら、発明者は、トランジスタに内蔵された還流ダイオードを用いる場合、トランジスタのゲート電極に負電圧を印加した状態では、還流ダイオードの導通性能が低下することに気付いた。これについて、以下で詳細に説明する。
図２５は、特許文献１に開示されたＳｉＣ−ＭＯＳＦＥＴのＩＶ特性を示す図である。図２５の横軸はドレインソース間電圧（以下、Ｖｄｓと略称する）を示す。ソース電極側が高電位側でありドレイン電極側が低電位側である場合、Ｖｄｓは負の値となる。また、図２５の縦軸はドレイン電流を示す。ここでは、ソース電極からドレイン電極に向かって電流が流れるため、ドレイン電流が負の値で示されている。
【００１４】
図２５により、Ｖｄｓが同じ場合でも、Ｖｇｓが負、すなわちソース電極を基準にしてゲート電極に負電圧を印加すると、ドレイン電流が小さくなることがわかる。例えば、Ｖｄｓが−５Ｖのとき、ゲート電極に印加する電圧が−２０Ｖの場合ドレイン電流は約−０．５Ａとなり、ゲート電極に印加する電圧が０Ｖの場合ドレイン電流は約−１．８Ａとなる。ここで、ゲート電極に印加する電圧が−２０Ｖおよび０Ｖ、かつＶｄｓが負であるときに流れるドレイン電流は、トランジスタに内蔵されたダイオードを流れる電流である。このように、ゲート電極に負電圧を印加するとドレイン電流が小さくなるのは、トランジスタに内蔵されたダイオードの順方向電圧降下が大きくなるためであると考えられる。したがって、トランジスタに内蔵されたダイオードを還流ダイオードとして用いる場合、トランジスタのゲート電極に負電圧を印加した状態では、還流ダイオードの導通性能が低下することがわかる。
【００１５】
発明者は、これらの事象に着目して、Ｖｔの変動を抑制するために行うトランジスタのゲート電極への負電圧の印加を、電流が還流ダイオードを流れない期間に行うこととした。これにより、還流ダイオードの導通性能の低下を抑制しつつ、トランジスタの閾値電圧の変動を抑制することができる。具体的には、例えば、スイッチング素子に負荷が接続され、一定の電圧が電源から供給され、且つ、還流ダイオードを通って負荷に電流が供給されていない場合に、トランジスタのゲート電極に負電圧を印加する。
＜実施の形態１＞
以下、本発明の一実施形態である電力変換回路について、図面を用いて説明する。
１．全体構成
図１は、実施の形態１に係る電力変換回路の構成を示す回路ブロック図である。
【００１６】
図１に示すように、電力変換回路１は、上アームトランジスタ１１Ｕと、下アームトランジスタ１１Ｄとを備える。上アームトランジスタ１１Ｕは、ゲート電極と、第１オーミック電極であるソース電極と、第２オーミック電極であるドレイン電極と、ソース電極からドレイン電極に電流を流すことができる上アーム還流ダイオード１２Ｕを備える。下アームトランジスタ１１Ｄも、上アームトランジスタ１１Ｕと同様に、ゲート電極と、第１オーミック電極であるソース電極と、第２オーミック電極であるドレイン電極と、ソース電極からドレイン電極に電流を流すことができる下アーム還流ダイオード１２Ｄを備える。上アーム還流ダイオード１２Ｕおよび下アーム還流ダイオード１２Ｄ（以下、区別の必要がないときには、単に「還流ダイオード１２」と呼ぶ）は上アームトランジスタ１１Ｕおよび下アームトランジスタ１１Ｄにそれぞれ別途接続されるものではなく、上アームトランジスタ１１Ｕおよび下アームトランジスタ１１Ｄにそれぞれ内蔵されているものである。また、電力変換回路１は、上アームトランジスタ１１Ｕおよび下アームトランジスタ１１Ｄ（以下、区別の必要がないときには、単に「トランジスタ１１」と呼ぶ）が導通状態および非導通状態を繰り返すよう制御を行う制御回路２１と、電力変換回路１から負荷２に向かって流れる電流Ｉをサンプリングして信号を制御回路２１に送信する電流検出手段２２と、トランジスタ１１のゲートソース間に電圧を印加する上アームゲート駆動回路３０Ｕおよび下アームゲート駆動回路３０Ｄ（以下、区別の必要が無いときには単に「ゲート駆動回路３０」と呼ぶ。また、ゲートソース間に電圧を印加することを単に「ゲート電極に電圧を印加する」と呼ぶ。）とを備える。制御回路２１およびゲート駆動回路３０により、トランジスタ１１のゲート電極に電圧を印加する制御部２０が構成されている。電力変換回路１は、電源３から供給された直流電力を直流電力あるいは交流電力に変換し負荷２に供給する。
【００１７】
上アームゲート駆動回路３０Ｕに接続されている電圧源３１Ｕ１、３１Ｕ２、３１Ｕ３（以下、区別の必要が無いときには単に「電圧源３１Ｕ」と呼ぶ）は、それぞれ電圧ＥＵ１、ＥＵ２、ＥＵ３を出力する電圧源である。一方、下アームゲート駆動回路３０Ｄにそれぞれ接続されている電圧源３１Ｄ１、３１Ｄ２、３１Ｄ３（以下、区別の必要が無いときには単に「電圧源３１Ｄ」と呼ぶ）は、それぞれ電圧ＥＤ１、ＥＤ２、ＥＤ３を出力する電圧源である。本実施の形態において、トランジスタ１１Ｕ、１１Ｄの閾値電圧Ｖｔ（以下、単にＶｔと呼ぶ）はいずれも正の電圧である。電圧ＥＵ１およびＥＤ１は、Ｖｔ以上の正の電圧である。電圧ＥＵ２およびＥＤ２は、Ｖｔ未満であり、且つ、ＥＵ１およびＥＤ１よりも小さい正の電圧である。電圧ＥＵ３およびＥＤ３は、負の電圧である。なお、電圧ＥＵ２およびＥＤ２をゼロとすることもでき、その場合は電圧源３１Ｕ２および電圧源３１Ｄ２を用いなくてもよい。
【００１８】
トランジスタ１１は、例えば、ＭＩＳＦＥＴである。トランジスタ１１のゲート電極にＶｔ以上の電圧が印加されると、トランジスタ１１はドレイン電極からソース電極に電流を流すことができる状態、すなわち、導通状態となる。一方、トランジスタ１１のゲート電極にＶｔよりも小さい電圧が印加されると、トランジスタ１１はドレイン電極からソース電極に電流を流すことができない状態、すなわち、非導通状態となる。なお、導通状態、非導通状態のいずれの状態であっても、トランジスタ１１に内蔵された還流ダイオード１２を介してソース電極からドレイン電極に電流を流すことができる。
【００１９】
制御回路２１は、例えばマイクロコンピュータを使用した回路であり、電流検出手段２２から得た信号に基づき、ゲート駆動回路３０が、それぞれ電圧ＥＵ１、ＥＵ２、ＥＵ３および電圧ＥＤ１、ＥＤ２、ＥＤ３のいずれを出力するかを切り替える信号を、ゲート駆動回路３０に出力する。上アームゲート駆動回路３０Ｕは、上アームトランジスタ１１Ｕのゲート電極に印加する電圧をＥＵ１、ＥＵ２、ＥＵ３間で切り替えることにより、上アームトランジスタ１１Ｕの導通状態および非導通状態を制御する。下アームゲート駆動回路３０Ｄは、下アームトランジスタ１１Ｄのゲート電極に印加する電圧をＥＤ１、ＥＤ２、ＥＤ３間で切り替えることにより、下アームトランジスタ１１Ｄの導通状態および非導通状態を制御する。
２．制御
図２から図５を用いて、電力変換回路１の制御について説明する。図２は、実施の形態１に係る電力変換回路の出力電流とゲート駆動電圧の波形を示す図である。図３、図４は、実施の形態１にかかる電力変換回路の動作を説明するための回路図である。図５は、実施の形態１に係る制御回路の動作を決定するフローチャートである。
【００２０】
ゲート駆動回路３０は、制御回路２１からの非導通状態において印加する電圧の指令と、導通状態または非導通状態を指令する信号の生成回路（図示せず）から得た信号を用いて、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏn：パルス幅変調）制御を行う。その結果、図２（ｂ）、（ｃ）に示したゲート駆動電圧（ゲート電極に印加される電圧）がトランジスタ１１のゲート電極に印加され、図２に示した電流Ｉが電力変換回路を流れる。ここで、導通状態および非導通状態信号の生成回路としては公知の回路を用いることができる。導通状態および非導通状態信号生成回路としては、例えば、キャリア信号生成器と参照信号生成器により構成される回路が挙げられる。
【００２１】
図２（ａ）は電流Ｉの波形を示し、図２（ｂ）は上アームトランジスタ１１Ｕのゲート駆動電圧を示し、図２（ｃ）は下アームトランジスタ１１Ｄのゲート駆動電圧を示す。ここで、電流Ｉの向きは、電流Ｉがトランジスタ１１から負荷２に向かうときを電流が正であるとし、電流Ｉが負荷２からトランジスタ１１に向かうときを電流が負であるとする。時刻ＴＡからＴＢにおいて電流Ｉは正方向に流れ、時刻ＴＢからＴＣにおいて電流Ｉは負方向に流れている。図３、４における点線は電流Ｉの流れを示す。図３（ａ）から（ｄ）は、それぞれ図２のＴ１からＴ４における電流Ｉの流れを示し、図４（ａ）から（ｄ）は、それぞれ図２のＴ５からＴ８における電流Ｉの流れを示す。
２−１．電流Ｉが正またはゼロのときの制御
時刻Ｔ１は、上アームトランジスタ１１Ｕが導通状態であり、下アームトランジスタ１１Ｄは非導通状態となる時刻である。時刻Ｔ１において、上アームトランジスタ１１Ｕのゲート電極にはＥＵ１が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ２が印加されている。このとき、図３（ａ）に示すように、電流Ｉは上アームトランジスタ１１Ｕを流れて負荷２に向かう。このとき、導通状態である上アームトランジスタ１１Ｕに内蔵された上アーム還流ダイオード１２Ｕに逆バイアスが印加されている。なお、還流ダイオード１２に逆バイアスが印加されているとは、トランジスタのソース電極の電位を基準とするドレイン電極の電位が正である状態のことをいう。また、還流ダイオード１２に順バイアスが印加されているとは、トランジスタのソース電極の電位を基準とするドレイン電極の電位が負である状態のことをいう。
【００２２】
時刻Ｔ２は、上アームトランジスタ１１Ｕおよび下アームトランジスタ１１Ｄが非導通状態となる時刻（デッドタイム）である。図２に示すように、時刻Ｔ２において、上アームトランジスタ１１Ｕのゲート電極にはＥＵ３が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ２が印加されている。このとき、負荷２は時刻Ｔ１のときと同じ方向に、電流Ｉを流そうとする。そのため、図３（ｂ）に示すように、下アーム還流ダイオード１２Ｄに順バイアスが印加されており、電流Ｉは下アーム還流ダイオード１２Ｄを流れて負荷２に向かう。ここで、上アームトランジスタ１１Ｕをみると、時刻Ｔ２では、上アームトランジスタ１１Ｕの非導通期間であって、直前の上アームトランジスタ１１Ｕの導通状態において、上アーム還流ダイオード１２Ｕに逆バイアスが印加されている期間となっている。以下、この期間を「逆バイアス非導通期間」と呼ぶ。逆バイアス非導通期間において、上アーム還流ダイオード１２Ｕには電流が流れず、上アーム還流ダイオード１２Ｕの導通性能が低下しても電力変換回路の出力電流に影響を与えない。そのため、負電圧ＥＵ３を上アームトランジスタ１１Ｕのゲート電極に印加してもよい。一方、下アームトランジスタ１１Ｄをみると、時刻Ｔ２では、逆バイアス非導通期間ではない順バイアス非導通期間である。順バイアス非導通期間では、下アーム還流ダイオード１２Ｄには電流が流れる。よって、負電圧ＥＤ３を下アームトランジスタ１１Ｄのゲート電極に印加すると、還流ダイオード１２Ｄの導通性能が低下するため、電力変換回路の出力電流に影響を与えてしまう。そのため、時刻Ｔ２では、下アームトランジスタ１１Ｄのゲート電極には負電圧ＥＤ３ではなくＥＤ２が印加されている。
【００２３】
時刻Ｔ３は、上アームトランジスタ１１Ｕが非導通状態であり、下アームトランジスタ１１Ｄは導通状態となる時刻である。時刻Ｔ３において、上アームトランジスタ１１Ｕのゲート電極にはＥＵ３が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ１が印加されている。このとき、図３（ｃ）に示すように、電流Ｉは主に下アームトランジスタ１１Ｄを流れて負荷２に向かう。また、導通状態である下アームトランジスタ１１Ｄに内蔵された下アーム還流ダイオード１２Ｄに順バイアスが印加されている。
【００２４】
時刻Ｔ４は、上アームトランジスタ１１Ｕおよび下アームトランジスタ１１Ｄが非導通状態となる時刻（デッドタイム）である。図２に示すように、時刻Ｔ４において、上アームトランジスタ１１Ｕのゲート電極にはＥＵ３が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ２が印加されている。このとき、負荷２は時刻Ｔ３のときと同じ方向に電流を流そうとする。そのため、下アーム還流ダイオード１２Ｄに順バイアスが印加されており、電流Ｉは下アーム還流ダイオード１２Ｄを通って負荷２に向かう。ここで、上アームトランジスタ１１Ｕをみると、時刻Ｔ４では、順バイアス非導通期間ではない。そのため、上アームトランジスタ１１Ｕのゲート電極にはＥＵ３が印加されたままであってもよい。一方、下アームトランジスタ１１Ｄをみると、時刻Ｔ４は、下アームトランジスタ１１Ｄの非導通期間であって、直前の下アームトランジスタ１１Ｄの導通状態において下アーム還流ダイオード１２Ｄに順バイアスが印加されている期間である、順バイアス非導通期間である。よって、時刻Ｔ２と同様の理由で、下アームトランジスタ１１Ｄのゲート電極には負電圧ＥＤ３ではなくＥＤ２が印加されている。
２−２．電流Ｉが負のときの制御
時刻Ｔ５は、上アームトランジスタ１１Ｕが非導通状態であり、下アームトランジスタ１１Ｄは導通状態となる時刻である。時刻Ｔ５において、上アームトランジスタ１１Ｕのゲート電極にはＥＵ２が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ１が印加されている。このとき、図４（ａ）に示すように、電流Ｉは負荷２から下アームトランジスタ１１Ｄを流れる。また、導通状態である下アームトランジスタ１１Ｄに内蔵された下アーム還流ダイオード１２Ｄに逆バイアスが印加されている。
【００２５】
時刻Ｔ６は、上アームトランジスタ１１Ｕおよび下アームトランジスタ１１Ｄが非導通状態となる時刻（デッドタイム）である。図２に示すように、時刻Ｔ６において、上アームトランジスタ１１Ｕのゲート電極にはＥＵ２が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ３が印加されている。このとき、負荷２は時刻Ｔ５のときと同じ方向に電流Ｉを流そうとする。そのため、図４（ｂ）に示すように、上アーム還流ダイオード１２Ｕに順バイアスが印加されており、電流Ｉは負荷２を流れて上アーム還流ダイオード１２Ｕに向かう。ここで、時刻Ｔ６では、還流ダイオード１２Ｕに電流が流れているため、上アームトランジスタ１１Ｕのゲート電極には負電圧ＥＵ３ではなくＥＵ２が印加される。一方、下アームトランジスタ１１Ｄをみると、時刻Ｔ６では、下アームトランジスタ１１Ｄの非導通期間であって、直前の下アームトランジスタ１１Ｄの導通状態において下アーム還流ダイオード１２Ｄに逆バイアスが印加されている期間である逆バイアス非導通期間である。よって、下アームトランジスタ１１Ｄのゲート電極には負電圧ＥＤ３が印加されている。
【００２６】
時刻Ｔ７は、上アームトランジスタ１１Ｕが導通状態であり、下アームトランジスタ１１Ｄは非導通状態となる時刻である。時刻Ｔ７において、上アームトランジスタ１１Ｕのゲート電極にはＥＵ１が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ３が印加されている。このとき、図４（ｃ）に示すように、電流Ｉは負荷２を流れて主に上アームトランジスタ１１Ｕを流れる。また、導通状態である上アームトランジスタ１１Ｕに内蔵された上アーム還流ダイオード１２Ｕに順バイアスが印加されている。
【００２７】
時刻Ｔ８は、上アームトランジスタ１１Ｕおよび下アームトランジスタ１１Ｄが非導通状態となる時刻（デッドタイム）である。図２に示すように、時刻Ｔ８において、上アームトランジスタ１１Ｕのゲート電極にはＥＵ２が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ３が印加されている。このとき、負荷２は時刻Ｔ７のときと同じ方向に電流Ｉを流そうとする。そのため、図４（ｄ）に示すように、上アーム還流ダイオード１２Ｕに順バイアスが印加されており、電流Ｉは負荷２を流れて上アーム還流ダイオード１２Ｕに向かう。ここで、時刻Ｔ８では、還流ダイオード１２Ｕに電流が流れているため、上アームトランジスタ１１Ｕのゲート電極には負電圧ＥＵ３ではなくＥＵ２が印加される。一方、下アームトランジスタ１１Ｄをみると、時刻Ｔ８では、順バイアス非導通期間ではない。そのため、下アームトランジスタ１１Ｄのゲート電極にはＥＤ３が印加されたままであってもよい。
２−３．トランジスタを導通状態から非導通状態へと制御する場合のフローチャート
以下、上記制御をおこなうためのフローチャートを説明する。
【００２８】
図５は、トランジスタを導通状態から非導通状態へと繰り返して制御する場合に、制御回路２１が行う動作を決定するフローチャートである。ここで、トランジスタが非導通状態となる期間を非導通期間と呼ぶ。
まず、制御回路２１は、電流検出手段２２から出力された信号をサンプリングし（ステップＳ００１）、サンプリングした信号に基づいて、電流Ｉが０以上か否かを判定する（ステップＳ００２）。
【００２９】
電流Ｉが０以上のとき（ステップＳ００２：Ｙｅｓ）、非導通期間において上アームトランジスタ１１Ｕのゲート電極に印加する電圧をＥＵ３とし、非導通期間において下アームトランジスタ１１Ｄのゲート電極に印加する電圧をＥＤ２とする（ステップＳ００３ａ）。これにより、逆バイアスがかかっている上アーム還流ダイオード１２Ｕに対応する上アームトランジスタ１１Ｕのゲート電極に負電圧ＥＵ３が印加される。一方、順バイアスがかかっている下アーム還流ダイオード１２Ｄに対応する下アームトランジスタ１１Ｄのゲート電極にＶｔ未満の正電圧ＥＤ２が印加される。
【００３０】
電流Ｉが０未満のとき（ステップＳ００２：Ｎｏ）、非導通期間において上アームトランジスタ１１Ｕのゲート電極に印加する電圧をＥＵ２とし、非導通期間において下アームトランジスタ１１Ｄのゲート電極に印加する電圧をＥＤ３とする（ステップＳ００３ｂ）。これにより、順バイアスが印加されている上アーム還流ダイオード１２Ｕに対応する上アームトランジスタ１１Ｕのゲート電極にＶｔ未満の正電圧ＥＵ２が印加される。一方、逆バイアスが印加されている下アーム還流ダイオード１２Ｄに対応する下アームトランジスタ１１Ｄのゲート電極に負電圧ＥＤ３が印加される。
【００３１】
制御回路２１は、上記の処理を一定時間毎に繰り返す（ステップＳ００４）。
このように、制御回路２１は、ゲート駆動回路３０に、非導通期間において、トランジスタ１１のゲート電極に印加する電圧をＶｔ未満の正電圧ＥＵ２、ＥＤ２か負電圧ＥＵ３、ＥＤ３かを選択して指令する。このフローチャートでは、逆バイアス非導通期間の全部において、トランジスタ１１のゲート電極に負電圧ＥＵ３、ＥＤ３が印加されている。また、順バイアス非導通期間の全部において、トランジスタ１１のゲート電極にＶｔ未満の正電圧ＥＵ２、ＥＤ２が印加されている。
２−４．まとめ
上アームトランジスタ１１Ｕについての制御をまとめる。なお、下アームトランジスタ１１Ｄについても同様のことがいえる。
【００３２】
上アームトランジスタ１１Ｕを導通させる期間（時刻Ｔ１、Ｔ７）を導通期間とする。導通期間において、上アームトランジスタ１１Ｕのゲート電極に、Ｖｔ以上の正電圧であるＥＵ１が印加される。
順バイアス非導通期間において、上アームトランジスタ１１Ｕのゲート電極に、Ｖｔ未満でありＥＵ１よりも低いＥＵ２が印加される。また、逆バイアス非導通期間において、上アームトランジスタ１１Ｕのゲート電極に、負電圧であるＥＵ３が印加される。
【００３３】
なお、ゲート電極に印加する負電圧の電圧値ＥＵ３（ＥＤ３）は、Ｖ0＜ＥＵ３（ＥＤ３）＜０を満たすことが好ましい。ここで、Ｖ0は、ゲート電極に印加することにより負方向への閾値電圧Ｖｔの変動が生じ始める電圧である。ゲート電極に印加する負電圧の電圧値ＥＵ３（ＥＤ３）をこのように設定すると、ゲート電極に負電圧を印加したときに、閾値電圧Ｖｔが負方向へ変動することを抑制することができる。
【００３４】
Ｖ0は、ゲート電圧−ゲート容量特性において変曲点を示すゲート電圧と一致する。よって、Ｖ0は、ゲート電圧とゲート容量の関係を測定したときの変曲点から求めることができる。ゲート電圧−ゲート容量特性において変曲点を示すゲート電圧は、トランジスタのフラットバンド電圧とほぼ一致する。フラットバンド電圧とは、ゲート絶縁膜と接する半導体層の表面のエネルギー帯が平坦となるゲート電圧である。
３．効果
この構成によれば、トランジスタ１１のゲート電極へ負電圧を印加することで、トランジスタ１１の正方向へのＶｔの変動を抑制することができる。これにより、トランジスタ１１のＶｔの変動により生じるトランジスタ１１の導通状態および非導通状態の切り替えのタイミングの変動を抑制できる。
【００３５】
図２（ｂ）、（ｃ）では、トランジスタ１１の導通状態および非導通状態の切り替え時間はゼロとなっているが、実際は立ち上がりおよび立ち下がりには時間がかかる。そのため、Ｖｔが正方向に変動すると、例えば、トランジスタ１１を立ち上げる際には、トランジスタ１１のゲート電圧が０からＶｔになるまでの時間が大きくなる。すなわち、Ｖｔが正方向に変動すると、トランジスタ１１の立ち上がりのタイミングが遅れてしまう。また、トランジスタ１１の導通状態および非導通状態のタイミングが変動すると、その影響を受けないように、デッドタイムを長くする必要がある。デッドタイムを長くすると、電力変換回路の電力変換効率が低下するおそれがあり、好ましくない。
【００３６】
ところで、トランジスタ１１のゲート電極に負電圧を印加すると、還流ダイオード１２の順方向電圧降下が大きくなる。しかしながら、この構成では、負電圧が印加されることにより還流ダイオード１２の順方向電圧降下が大きくなり導通性能が低下しても、この直後に還流ダイオード１２に電流が流れることは無い。そのため、トランジスタ１１のゲート電極に負電圧が印加され、還流ダイオード１２の導通性能が低下しても、トランジスタ１１に接続された負荷２への電流供給量が変わらない。従って、トランジスタ１１を用いて、還流ダイオード１２に流れる電流の低下を抑制しつつ、トランジスタ１１の閾値電圧Ｖｔの変動を抑制した電力変換回路を提供できる。
＜実施の形態２＞
図６は実施の形態２に係る電力変換回路の出力電流とゲート駆動電圧の波形を示す図である。下記以外の構成は、実施の形態１と同じなので説明を省略する。実施の形態２では、Ｖｔの変動を抑制するために必要な負電圧ＥＵ３、ＥＤ３の印加期間をあらかじめ決めておく（以下、この期間をＴｍとする）。Ｔｍは、トランジスタ１１の導通状態および非導通状態の繰り返し単位１回につき１回の負電圧ＥＵ３、ＥＤ３の印加動作により、Ｖｔの変動を抑制するために十分な印加期間とする。なお、ゲート電極に印加する負電圧の印加時間Ｔｍは、印加する負電圧の電圧値に応じて、閾値電圧Ｖｔの正方向への変動が抑制されるように設定すればよい。ゲート電極に印加する負電圧の印加時間Ｔｍは、ゲート電極に正電圧を印加している時間の１／１０以上とすることが好ましい。
【００３７】
実施の形態２では、逆バイアス非導通期間においてＴｍだけ負電圧ＥＵ３、ＥＤ３を印加し、ＥＵ３、ＥＤ３の印加期間は逆バイアス非導通期間の後半とする。なお、ここでいう後半とは、逆バイアス非導通期間から導通期間への切り替え時刻を含む期間を指す。
１．制御
この構成では、トランジスタ１１における逆バイアス非導通期間での制御が、実施の形態１と異なっている。
【００３８】
時刻Ｔ２ａは、上アームトランジスタ１１Ｕおよび下アームトランジスタ１１Ｄが非導通状態となる時刻（デッドタイム）である。図６に示すように、時刻Ｔ２ａにおいて、上アームトランジスタ１１Ｕのゲート電極にはＥＵ２が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ２が印加されている。このとき、図３（ｂ）に示すように、下アーム還流ダイオード１２Ｄに順バイアスがかかり、電流Ｉは下アーム還流ダイオード１２Ｄを流れて負荷２に向かう。
【００３９】
時刻Ｔ３ａは、上アームトランジスタ１１Ｕが非導通状態であり、下アームトランジスタ１１Ｄは導通状態となる時刻である。時刻Ｔ３ａにおいて、上アームトランジスタ１１Ｕのゲート電極にはＥＵ２が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ１が印加されている。このとき、図３（ｃ）に示すように、電流Ｉは主に下アームトランジスタ１１Ｄを流れて負荷２に向かう。また、導通状態である下アームトランジスタ１１Ｄに内蔵された下アーム還流ダイオード１２Ｄに順バイアスが印加されている。
【００４０】
時刻Ｔ４ａは、上アームトランジスタ１１Ｕおよび下アームトランジスタ１１Ｄが非導通状態となる時刻（デッドタイム）である。図６に示すように、時刻Ｔ４ａにおいて、上アームトランジスタ１１Ｕのゲート電極にはＥＵ３が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ２が印加されている。このとき、図３（ｄ）に示すように、下アーム還流ダイオード１２Ｄに順バイアスが印加されており、電流Ｉは下アーム還流ダイオード１２Ｄを流れて負荷２に向かう。
【００４１】
時刻Ｔ６ａは、上アームトランジスタ１１Ｕおよび下アームトランジスタ１１Ｄが非導通状態となる時刻（デッドタイム）である。図６に示すように、時刻Ｔ６ａにおいて、上アームトランジスタ１１Ｕのゲート電極にはＥＵ２が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ２が印加されている。このとき、図４（ｂ）に示すように、上アーム還流ダイオード１２Ｕに順バイアスが印加されており、電流Ｉは負荷２を流れて上アーム還流ダイオード１２Ｕに向かう。
【００４２】
時刻Ｔ７ａは、上アームトランジスタ１１Ｕが導通状態であり、下アームトランジスタ１１Ｄは非導通状態となる時刻である。時刻Ｔ７ａにおいて、上アームトランジスタ１１Ｕのゲート電極にはＥＵ１が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ２が印加されている。このとき、図４（ｃ）に示すように、電流Ｉは負荷２から主に上アームトランジスタ１１Ｕを流れる。また、導通状態である上アームトランジスタ１１Ｕに内蔵された上アーム還流ダイオード１２Ｕに順バイアスが印加されている。
【００４３】
時刻Ｔ８ａは、上アームトランジスタ１１Ｕおよび下アームトランジスタ１１Ｄが非導通状態となる時刻（デッドタイム）である。図６に示すように、時刻Ｔ８ａにおいて、上アームトランジスタ１１Ｕのゲート電極にはＥＵ２が印加され、下アームトランジスタ１１Ｄのゲート電極にはＥＤ３が印加されている。このとき、図４（ｄ）に示すように、上アーム還流ダイオード１２Ｕに順バイアスが印加されており、電流Ｉは負荷２を流れて上アーム還流ダイオード１２Ｕに向かう。
【００４４】
なお、トランジスタ１１のゲート電極に負電圧ＥＵ３およびＥＤ３が印加される期間の長さは、上下アームともにＴｍである。
１−２．まとめ
上アームトランジスタ１１Ｕの制御について、実施の形態１と異なる部分についてまとめて述べる。なお、下アームトランジスタ１１Ｄについても同様のことがいえる。
【００４５】
逆バイアス非導通期間における時刻Ｔ２ａにおいて、上アームトランジスタ１１Ｕのゲート電極に、Ｖｔ未満の正電圧であるＥＵ２が印加される。また、逆バイアス非導通期間における時刻Ｔ４ａにおいて、上アームトランジスタ１１Ｕのゲート電極に、負電圧であるＥＵ３が印加される。すなわち、逆バイアス非導通期間のうち期間Ｔｍのみにおいて、上アームトランジスタ１１Ｕのゲート電極に負電圧であるＥＵ３が印加される。
１−３．トランジスタを導通状態から非導通状態へと制御する場合のフローチャート
図７は、実施の形態２に係る非導通期間における制御回路の動作を決定するフローチャートである。
【００４６】
まず、制御回路２１は、電流検出手段２２から出力された信号をサンプリングし（ステップＳ１０１）、サンプリングした信号に基づいて、電流Ｉが０以上か否かを判定する（ステップＳ１０２）。
電流Ｉが０以上のとき（ステップＳ１０２：Ｙｅｓ）、非導通期間におけるＴｍにおいて、上アームトランジスタ１１Ｕのゲート電極に印加する電圧をＥＵ３とし、非導通期間における残りの期間においてＥＵ２とする。また、非導通期間において、下アームトランジスタ１１Ｄのゲート電極に印加する電圧をＥＤ２とする（ステップＳ１０３ａ）。これにより、逆バイアスが印加されている上アーム還流ダイオード１２Ｕに対応する上アームトランジスタ１１Ｕのゲート電極に、Ｔｍにおいて負電圧ＥＵ３が印加され、残りの期間において正電圧ＥＵ２が印加される。一方、順バイアスが印加されている下アーム還流ダイオード１２Ｄに対応する下アームトランジスタ１１Ｄのゲート電極に正電圧ＥＤ２が印加される。
【００４７】
電流Ｉが０未満のとき（ステップＳ１０２：Ｎｏ）、非導通期間において、上アームトランジスタ１１Ｕのゲート電極に印加する電圧をＥＵ２とする。また、非導通期間におけるＴｍにおいて、下アームトランジスタ１１Ｄのゲート電極に印加する電圧をＥＤ３とし、非導通期間における残りの期間においてＥＤ２とする（ステップＳ１０３ｂ）。これにより、順バイアスが印加されている上アーム還流ダイオード１２Ｕに対応する上アームトランジスタ１１Ｕのゲート電極に正電圧ＥＵ２が印加される。一方、逆バイアスが印加されている下アーム還流ダイオード１２Ｄに対応する下アームトランジスタ１１Ｄのゲート電極に、Ｔｍにおいて負電圧ＥＤ３が印加され、残りの期間において正電圧ＥＤ２が印加される。
【００４８】
制御回路２１は、上記の処理を一定時間毎に繰り返す（ステップＳ１０４）。
制御回路２１が、ゲート駆動回路３０に非導通期間においてトランジスタ１１のゲート電極に印加する電圧をＶｔ未満の正電圧ＥＵ２、ＥＤ２か負電圧ＥＵ３、ＥＤ３かを選択して指令することで、図６（ｂ）、（ｃ）に示した駆動波形がトランジスタ１１のゲート電極に印加される。すなわち、逆バイアス非導通期間の所定期間Ｔｍにおいて、トランジスタ１１のゲート電極に負電圧ＥＵ３、ＥＤ３が印加され、逆バイアス非導通期間の残りの期間において、トランジスタ１１のゲート電極にＶｔ未満の正電圧ＥＵ２、ＥＤ２が印加されている。
【００４９】
ところで、トランジスタは導通状態および非導通状態を繰り返している。ここで、電流Ｉの瞬時値が小さいときには非導通期間が長いため、非導通期間がＴｍよりも大きくなっている。そのため、上述のように、逆バイアス非導通期間の所定期間Ｔｍにおいて、トランジスタ１１のゲート電極に負電圧を印加することができる。しかしながら、電流Ｉの瞬時値が大きいときには非導通期間が短いため、非導通期間がＴｍよりも小さくなる。このとき、逆バイアス非導通期間の全部において、トランジスタ１１のゲート電極にＥＵ２、ＥＤ２またはＥＵ３、ＥＤ３を印加する制御が考えられる。以下、これについて詳しく述べる。
【００５０】
図８（ｂ）に示すように、逆バイアス非導通期間の全部において、上アームトランジスタ１１Ｕのゲート電極に負電圧ＥＵ３を印加する。これにより、負電圧ＥＵ３を印加する期間はＴｍよりも小さくなるが、ある程度、上アームトランジスタ１１ＵのＶｔを減少させることができ、各トランジスタ１１のＶｔの正方向への変動を抑制できる。
２．効果
この構成であっても、還流ダイオード１２に流れる電流の低下を抑制しつつ、トランジスタ１１の閾値電圧Ｖｔの変動を抑制した電力変換回路１を提供できる。
【００５１】
ところで、負電圧をトランジスタ１１のゲート電極に印加する時間が長くなると、トランジスタ１１が劣化するおそれがある。この構成のように負電圧であるＥＵ３、ＥＤ３を印加する期間をＴｍに限定することで、トランジスタ１１の劣化を抑制し、より長寿命な電力変換回路１を提供できる。
＜実施の形態３＞
実施の形態３では、逆バイアス非導通期間のうち期間Ｔｍのみにおいて負電圧ＥＵ３、ＥＤ３を印加する。期間Ｔｍは逆バイアス非導通期間の中央とする。なお、ここでいう中央とは、逆バイアス非導通期間の開始から終了までの中央付近の期間を指す。
【００５２】
図９は実施の形態３に係る電力変換回路の出力電流とゲート駆動電圧の波形を示す図である。下記以外の構成は、実施の形態２と同じなので説明を省略する。
図９（ｂ）に示すように、上アームトランジスタ１１Ｕについて、逆バイアス非導通期間において、Ｔｍに対応する時刻Ｔ３ｂでは負電圧ＥＵ３を印加し、Ｔｍに対応しない時刻Ｔ２ｂ、Ｔ４ｂでは正電圧ＥＵ２を印加している。図９（ｃ）に示すように、下アームトランジスタ１１Ｄについて、逆バイアス非導通期間において、Ｔｍに対応する時刻Ｔ７ｂでは負電圧ＥＤ３を印加し、Ｔｍに対応しない時刻Ｔ６ｂ、Ｔ８ｂでは正電圧ＥＤ２を印加している。
【００５３】
この構成であっても、還流ダイオード１２に流れる電流の低下を抑制しつつ、トランジスタ１１の閾値電圧Ｖｔの変動を抑制した電力変換回路１を提供できる。また、負電圧であるＥＵ３、ＥＤ３を印加する期間をＴｍに限定することで、トランジスタ１１の劣化を抑制し、より長寿命な電力変換回路１を提供できる。
＜実施の形態４＞
実施の形態４では、逆バイアス非導通期間のうち期間Ｔｍのみにおいて負電圧ＥＵ３、ＥＤ３を印加する。期間Ｔｍは逆バイアス非導通期間の前半とする。なお、ここでいう前半とは、導通期間から逆バイアス非導通期間への切り替えを時刻含む期間を指す。
【００５４】
図１０は実施の形態４に係る電力変換回路の出力電流とゲート駆動電圧の波形を示す図である。下記以外の構成は、実施の形態２と同じなので説明を省略する。
図１０（ｂ）に示すように、上アームトランジスタ１１Ｕについて、逆バイアス非導通期間において、Ｔｍに対応する時刻Ｔ２ｃでは負電圧ＥＵ３を印加し、Ｔｍに対応しない時刻Ｔ３ｃ、Ｔ４ｃでは正電圧ＥＵ２を印加している。図１０（ｃ）に示すように、下アームトランジスタ１１Ｄについて、逆バイアス非導通期間において、Ｔｍに対応する時刻Ｔ６ｃでは負電圧ＥＤ３を印加し、Ｔｍに対応しない時刻Ｔ７ｃ、Ｔ８ｃでは正電圧ＥＤ２を印加している。
【００５５】
この構成であっても、還流ダイオード１２に流れる電流の低下を抑制しつつ、トランジスタ１１の閾値電圧Ｖｔの変動を抑制した電力変換回路１を提供できる。また、負電圧であるＥＵ３、ＥＤ３を印加する期間をＴｍに限定することで、トランジスタ１１の劣化を抑制し、より長寿命な電力変換回路１を提供できる。
＜その他＞
１．ゲート駆動回路の構成例
ここで、図１１、図１２を用いて、上記実施の形態で示した電力変換回路１におけるゲート駆動回路３０の具体的な回路構成を説明する。図１１、１２では、上アームゲート駆動回路３０Ｕを示しているが、下アームゲート駆動回路３０Ｄについても同様である。なお、ここでの回路構成はあくまで例示であり、図１１、図１２で示す上アームゲート駆動回路３０Ｕの構成に限定されず、電圧ＥＵ１、ＥＵ２、ＥＵ３およびＥＤ１、ＥＤ２、ＥＤ３をトランジスタ１１のゲート電極に印加可能な他の構成であってもよい。
【００５６】
図１１は、上アーム駆動回路の回路構成を例示する回路図である。
図１１に示すように、上アームゲート駆動回路３０Ｕは、電圧源３１Ｕ１、３１Ｕ２、３１Ｕ３にそれぞれ接続されたトランジスタ４１Ｕ１、４１Ｕ２、４１Ｕ３と、片側の端子が対応するトランジスタ４１Ｕ１、４１Ｕ２、４１Ｕ３と接続され、且つ、残りの端子が上アームトランジスタ１１Ｕのゲート電極に接続された抵抗素子４２Ｕ１、４２Ｕ２、４２Ｕ３と、ダイオード４３とを備える。トランジスタ４１Ｕ１、４１Ｕ２、４１Ｕ３は、バイポーラトランジスタである。ダイオード４３は、トランジスタ４１Ｕ２と抵抗素子４２Ｕ２との間に介挿されている。
【００５７】
この構成では、上アームトランジスタ１１Ｕのゲート電極に、電圧源３１Ｕ１から正電圧ＥＵ１を印加する場合は、トランジスタ４１Ｕ１を導通状態、トランジスタ４１Ｕ２を非導通状態、トランジスタ４１Ｕ３を非導通状態とする。電圧源３１Ｕ２からの正電圧ＥＵ２を印加する場合は、トランジスタ４１Ｕ１を非導通状態、トランジスタ４１Ｕ２を導通状態、トランジスタ４１Ｕ３を非導通状態とする。電圧源３１Ｕ３からの負電圧ＥＵ３を印加する場合は、トランジスタ４１Ｕ１を非導通状態、トランジスタ４１Ｕ２を非導通状態、トランジスタ４１Ｕ３を導通状態とする。このように各トランジスタ４１Ｕ１、４１Ｕ２、４１Ｕ３の導通状態および非導通状態を切り替えることで、電圧源３１Ｕ１、３１Ｕ２、３１Ｕ３からの電圧を上アームトランジスタ１１Ｕのゲート電極に印加することができる。
【００５８】
なお、ダイオード４３は、上アームトランジスタ１１Ｕのゲート電極に印加する電圧を正電圧ＥＵ２から負電圧ＥＵ３へ切り替えるために、トランジスタ４１Ｕ２を導通状態から非導通状態に、トランジスタ４１Ｕ３を非導通状態から導通状態にそれぞれ切り替えた場合、電圧源３１Ｕ２からトランジスタ４１Ｕ２、抵抗素子４２Ｕ２、抵抗素子４２Ｕ３、トランジスタ４１Ｕ３を経由して電圧源３１Ｕ３に電流が流れ込むことを防止するために設けられている。また、この構成では、ダイオード４３が設けられているため、上アームトランジスタ１１Ｕのゲート電極に印加する電圧を、正電圧ＥＵ２から負電圧ＥＵ３へ切り替えることができる。そのため、この構成の上アームゲート駆動回路３０Ｕは、実施の形態１、２で用いることができる。
【００５９】
図１２は、上アーム駆動回路の回路構成を例示する回路図である。
図１２に示すように、上アーム駆動回路３０Ｕは、電圧源３１Ｕ１、３１Ｕ２、３１Ｕ３にそれぞれ接続されたトランジスタ４１Ｕ１、４４Ｕ２ａ、４４Ｕ２ｂ、４１Ｕ３と、片側の端子が対応するトランジスタ４１Ｕ１、４４Ｕ２ｂ、４１Ｕ３と接続され、且つ、残りの端子が上アームトランジスタ１１Ｕのゲート電極に接続された抵抗素子４２Ｕ１、４２Ｕ２、４２Ｕ３とを備える。トランジスタ４１Ｕ１、４１Ｕ３はバイポーラトランジスタであり、トランジスタ４４Ｕ２ａ、４４Ｕ２ｂはＭＩＳＦＥＴである。
【００６０】
図１２において、電圧源３１Ｕ１からの電圧を印加する場合は、トランジスタ４１Ｕ１を導通状態、トランジスタ４４Ｕ２ａ、４４Ｕ２ｂを非導通状態、トランジスタ４１Ｕ３を非導通状態とする。電圧源３１Ｕ２からの電圧を印加する場合はトランジスタ４１Ｕ１を非導通状態、トランジスタ４４Ｕ２ａ、４４Ｕ２ｂを導通状態、トランジスタ４１Ｕ３を非導通状態とする。電圧源３１Ｕ３からの電圧を印加する場合は、トランジスタ４１Ｕ１を非導通状態、トランジスタ４４Ｕ２ａ、４４Ｕ２ｂを非導通状態、トランジスタ４１Ｕ３を導通状態とする。このように各トランジスタ４１Ｕ１、４４Ｕ２ａ、４４Ｕ２ｂ、４１Ｕ３の導通状態および非導通状態を切り替えることで、電圧源３１Ｕ１、３１Ｕ２、３１Ｕ３からの電圧を上アームトランジスタ１１Ｕのゲート電極に印加することができる。
【００６１】
なお、トランジスタ４４Ｕ２ａ、４４Ｕ２ｂが設けられていることにより、電圧源３１Ｕ２と上アームトランジスタ１１Ｕとの間の電流経路では、双方向に電流を遮断することができる。そのため、上アームトランジスタ１１Ｕのゲート電極に印加する電圧を、正電圧ＥＵ２から負電圧ＥＵ３へ切り替えることができ、且つ、負電圧ＥＵ３から正電圧ＥＵ２へ切り替えることもできる。そのため、この構成の上アームゲート駆動回路３０Ｕは、実施の形態１から４の全部で用いることができる。
２．複数回の負電圧の印加で正方向へのＶｔ変動を抑制する変形例
上記実施の形態では、Ｔｍは、トランジスタ１１の導通状態および非導通状態の繰り返し単位１回につき、１回の負電圧ＥＵ３、ＥＤ３の印加によりＶｔの変動を抑制するために十分な期間としていた。しかしながら、これに限らず、Ｔｍを複数回の負電圧ＥＵ３、ＥＤ３の印加によりＶｔの変動を抑制できる期間とし、導通状態および非導通状態の繰り返しに伴って、トランジスタ１１を非導通状態とする期間が複数回繰り返されるとき、当該非導通状態とする期間の複数回のうち、一部の回または全部の回で、負電圧ＥＵ３、ＥＤ３を印加するという方法でもよい。
【００６２】
図１３は、実施の形態１の変形例に係る電力変換回路の出力電流とゲート駆動電圧の波形を示す図である。図１３（ａ）は制御回路２１がゲート駆動回路３０に出力する期間切り替え信号を示し、図１３（ｂ）は電流Ｉの波形を示し、図１３（ｃ）は上アームトランジスタ１１Ｕのゲート駆動電圧を示し、図１３（ｄ）は下アームトランジスタ１１Ｄのゲート駆動電圧を示す。
【００６３】
図１３（ａ）に示すように、制御回路２１は、図１３（ａ）における符号１を付した期間に第１期間信号を出力し、図１３（ａ）における符号２を付した期間に第２期間信号を出力する。第１期間信号および第２期間信号は、逆バイアス非導通期間における、トランジスタ１１のゲート電極への印加電圧を切り替える信号である。逆バイアス非導通期間における第１期間では、トランジスタ１１のゲート電極に負電圧ＥＵ３、ＥＤ３が印加され、逆バイアス期間における第２期間では、トランジスタ１１のゲート電極に正電圧ＥＵ２、ＥＤ２が印加される。
【００６４】
時刻Ｔ９は、図３（ｂ）に相当する時刻であり、上アームトランジスタ１１Ｕが逆バイアス非導通期間であり、且つ、第１期間である。このとき、上アームトランジスタ１１Ｕのゲート電極には、ＥＵ３が印加される。時刻Ｔ１０は、図３（ｄ）に相当する時刻であり、上アームトランジスタ１１Ｕが逆バイアス非導通期間であり、且つ、第２期間である。このとき、上アームトランジスタ１１Ｕのゲート電極には、ＥＵ２が印加される。
【００６５】
時刻Ｔ１１は、図４（ｂ）に相当する時刻であり、下アームトランジスタ１１Ｄが逆バイアス非導通期間であり、且つ、第１期間である。このとき、下アームトランジスタ１１Ｄのゲート電極には、ＥＤ３が印加される。時刻Ｔ１２は、図４（ｄ）に相当する時刻であり、下アームトランジスタ１１Ｄが逆バイアス非導通期間であり、且つ、第２期間である。このとき、下アームトランジスタ１１Ｄのゲート電極には、ＥＤ２が印加される。
【００６６】
図１４は、実施の形態１の変形例に係る非導通期間における制御回路の動作を決定するフローチャートである。
まず、制御回路２１は、電流検出手段２２から出力された信号をサンプリングし（ステップＳ２０１）、サンプリングした信号に基づいて、電流Ｉが０以上か否かを判定する（ステップＳ２０２）。
【００６７】
電流Ｉが０以上のとき（ステップＳ２０２：Ｙｅｓ）、第１期間であるか否かを判定する（ステップＳ２０３ａ）。第１期間であるとき（ステップＳ２０３ａ：Ｙｅｓ）、非導通期間において上アームトランジスタ１１Ｕのゲート電極に印加する電圧をＥＵ３とし、非導通期間において下アームトランジスタ１１Ｄのゲート電極に印加する電圧をＥＤ２とする（ステップＳ２０４ａ）。第１期間でないとき（ステップＳ２０３ａ：Ｎｏ）、非導通期間において上アームトランジスタ１１Ｕのゲート電極に印加する電圧をＥＵ２とし、非導通期間において下アームトランジスタ１１Ｄのゲート電極に印加する電圧をＥＤ２とする（ステップＳ２０４ｂ）。
【００６８】
電流Ｉが０未満のとき（ステップＳ２０２：Ｎｏ）、第１期間であるか否かを判定する（ステップＳ２０３ｂ）。第１期間であるとき（ステップＳ２０３ｂ：Ｙｅｓ）、非導通期間において上アームトランジスタ１１Ｕのゲート電極に印加する電圧をＥＵ２とし、非導通期間において下アームトランジスタ１１Ｄのゲート電極に印加する電圧をＥＤ３とする（ステップＳ２０４ｃ）。第１期間でないとき（ステップＳ２０３ｂ：Ｎｏ）、非導通期間において上アームトランジスタ１１Ｕのゲート電極に印加する電圧をＥＵ２とし、非導通期間において下アームトランジスタ１１Ｄのゲート電極に印加する電圧をＥＤ２とする（ステップＳ２０４ｄ）。
【００６９】
制御回路２１は、上記の処理を一定時間毎に繰り返す（ステップＳ２０５）。
この構成であっても、還流ダイオード１２に流れる電流の低下を抑制しつつ、トランジスタ１１の閾値電圧Ｖｔの変動を抑制した電力変換回路１を提供できる。また、負電圧であるＥＵ３、ＥＤ３を印加する期間をＴｍに限定することで、トランジスタ１１の劣化を抑制し、より長寿命な電力変換回路１を提供できる。
３．電力変換回路の適用例
ここで、図１５から図１８を用いて、上記実施の形態等で示した電力変換回路の具体的な適用例について説明する。図１５から図１８で示した適用例の全部で、上述のような正電圧ＥＵ２、ＥＤ２および負電圧ＥＵ３、ＥＤ３の切り替えを実施する。なお、電圧源３１Ｕ、３１Ｄおよびゲート駆動回路３０については、図面への記載を省略する。
３−１．電力変換回路を１つ備えたデバイス
図１５および図１６は、実施の形態１の電力変換回路を１つ備えたデバイスの回路ブロック図である。
（降圧回路）
図１５に示すように、電力変換回路１の回路構成は、上アームトランジスタ１１Ｕと下アームトランジスタ１１Ｄにより構成されるアームを１相設けた回路構成であり、降圧回路となっている。降圧回路２００は、電力変換回路１と、電力変換回路１に接続されたコイル２と、電力変換回路１を制御する制御回路２１と、制御回路２１に信号を出力する電流検出手段２２と、電力変換回路１に接続された直流電源２０３と、コイル２に接続されたコンデンサ２０４とを備える。コンデンサ２０４には、負荷２０５が並列に接続されている。
【００７０】
上アームトランジスタ１１Ｕが導通状態、下アームトランジスタ１１Ｄが非導通状態となると、上アームトランジスタ１１Ｕを通ってコイル２へと電流Ｉが流れる。このとき、電力変換回路１を流れる電流は図３（ａ）に示す通りである。電流Ｉはコイル２を介してコンデンサ２０４に入り、コンデンサ２０４は充電される。
次に、上アームトランジスタ１１Ｕが非導通状態、下アームトランジスタ１１Ｄが導通状態となると、コイル２は、直前と同じ方向に電流Ｉを流そうとする。そのため、電流Ｉは、コイル２からコンデンサ２０４および負荷２０５を介して下アームトランジスタ１１Ｄを流れて、コイル２へと戻る。このとき、電力変換回路１を流れる電流は図３（ｃ）に示す通りである。
【００７１】
このように電流Ｉが流れるので、電力変換回路１において、還流ダイオード１２のどちらか一方にのみ逆バイアスをかけることができる。
（昇圧回路）
図１６に示すように、電力変換回路１は、図１５で示したものと同様にアームを１相設けた回路構成であり、昇圧回路となっている。昇圧回路３００は、コイル２を介して電力変換回路１に接続された直流電源３０３と、コンデンサ３０４とを備える。コンデンサ３０４には、負荷３０５が並列に接続されている。
【００７２】
下アームトランジスタ１１Ｄが導通状態、上アームトランジスタ１１Ｕが非導通状態となると、電流Ｉは、直流電源３０３からコイル２、下アームトランジスタ１１Ｄを流れて直流電源３０３に戻る。その後、下アームトランジスタ１１Ｄが非導通状態、上アームトランジスタ１１Ｕが導通状態となると、コイル２から上アームトランジスタ１１Ｕ、コンデンサ３０４、負荷３０５へと電流Ｉが流れ、直流電源３０３へと戻る。このように電流Ｉが流れるので、電力変換回路１において、還流ダイオード１２のどちらか一方にのみ逆バイアスを印加することができる。
３−２．電力変換回路を２つ備えたデバイス
図１７は、実施の形態１の電力変換回路を２つ備えたデバイスの回路ブロック図である。
【００７３】
図１７に示すように、電力変換回路１ａ、１ｂは、上アームトランジスタと下アームトランジスタとにより構成されるアームを２相設けた回路構成であり、変圧回路となっている。変圧回路４００は、電力変換回路１ａ、１ｂと、電力変換回路１ａ、１ｂを制御する制御回路２１と、制御回路２１に信号を出力する電流検出手段２２ａ、２２ｂと、電力変換回路１ａ、１ｂにそれぞれ接続されたトランスの１次側巻線４０２ａ、２次側巻線４０２ｂと、電力変換回路１ａに接続された直流電源４０３と、電力変換回路１ｂに接続されたコイル４０４と、コイル４０４に接続されたコンデンサ４０５とを備える。
【００７４】
まず、電力変換回路１ａにおいて、上アームトランジスタ１１Ｕ１ａおよび下アームトランジスタ１１Ｄ２ａが導通状態、上アームトランジスタ１１Ｕ２ａおよび下アームトランジスタ１１Ｄ１ａが非導通状態となると、電流Ｉが上アームトランジスタ１１Ｕ１ａを流れてトランスの１次側巻線４０２ａへ向かう。１次側巻線４０２ａの電流が変化することで、磁気結合により２次側巻線４０２ｂにも電流が発生する。このとき、電力変換回路１ｂにおいて、上アームトランジスタ１１Ｕ２ｂおよび下アームトランジスタ１１Ｄ１ｂを導通状態とし、上アームトランジスタ１１Ｕ１ｂおよび下アームトランジスタ１１Ｄ２ｂを非導通状態とすればよい。
【００７５】
一方、電力変換回路１ａにおいて、上アームトランジスタ１１Ｕ２ａおよび下アームトランジスタ１１Ｄ１ａが導通状態、上アームトランジスタ１１Ｕ１ａおよび下アームトランジスタ１１Ｄ２ａが非導通状態となると、電流Ｉが上アームトランジスタ１１Ｕ２ａを流れて１次側巻線４０２ａへ向かう。１次側巻線４０２ａの電流が変化することで、磁気結合により２次側巻線４０２ｂにも電流が発生する。このとき、電力変換回路１ｂにおいて、上アームトランジスタ１１Ｕ１ｂおよび下アームトランジスタ１１Ｄ２ｂを導通状態とし、上アームトランジスタ１１Ｕ２ｂおよび下アームトランジスタ１１Ｄ１ｂを非導通状態とすればよい。
３−３．電力変換回路を３つ備えたデバイス
（構成）
図１８は、実施の形態１の電力変換回路を３つ備えたデバイスの回路ブロック図である。
【００７６】
図１８に示すように、電力変換回路１ｃの回路構成は、上アームトランジスタと下アームトランジスタにより構成されるアームを３相設けた回路構成である。すなわち、電力変換回路１ｃは、上アームトランジスタ１１Ｕ１、１１Ｕ２、１１Ｕ３と下アームトランジスタ１１Ｄ１、１１Ｄ２、１１Ｄ３とで３相インバータ回路を構成する。インバータ回路５００は、電力変換回路１ｃと、電力変換回路１ｃを制御する制御回路２１と、制御回路２１に信号を出力する電流検出手段２２ａ、２２ｂと、電力変換回路１ｃに接続された直流電源５０３と、直流電源５０３に並列に接続された抵抗素子５０４およびトランジスタ５０５とを備える。電力変換回路１ｃには、三相モータ５０２が接続されている。抵抗素子５０４とトランジスタ５０５との直列回路は、回生動作時に機能するブレーキ回路５０６である。なお、ブレーキ回路５０６は必ずしも設ける必要はない。また、後述する回生動作における、一方のアームのトランジスタが非導通である期間において、残りのアームのトランジスタのゲート電極に負電圧を印加する制御を必ずしも行う必要はない。
（力行動作）
まず、インバータ回路５００の力行動作について説明する。
【００７７】
力行時において、トランジスタ１１Ｕ１、１１Ｕ２、１１Ｕ３、１１Ｄ１、１１Ｄ２、１１Ｄ３（以下、区別の必要が無いときにはトランジスタ１１と呼ぶ）の導通状態および非導通状態を繰り返すことで、モータ５０２に３相交流が出力され、モータ５０２が駆動する。なお、逆バイアス非導通期間においては、実施の形態１等で示したように、負電圧をトランジスタのゲート電極に印加する。
（回生動作）
まず、インバータ回路５００に備えられたブレーキ回路５０６について説明する。一般にモータの回生動作を行う場合、インバータ回路は、モータの回転によって発生する逆起電圧よりも小さい印加電圧を出力する。しかしながら、例えば、ダイオードブリッジなどの整流回路と平滑用コンデンサとを用いて、交流電圧から直流電圧を生成している場合、回生エネルギーを交流電圧に逆潮流することができない。したがって、モータからの回生エネルギーが大きいとインバータ入力側の直流電圧が上昇して過電圧となり、インバータ回路や直流電圧を構成するコンデンサ（図示していない）が劣化するおそれがある。そのため、インバータ回路５００では、直流電源側に抵抗素子とトランジスタを直列接続したブレーキ回路５０６を設けている。直流電圧が所定の電圧よりも大きい時にブレーキ回路のトランジスタを導通し、直流電源に抵抗素子を並列接続する。その結果、抵抗素子にてエネルギーが消費されるため、直流電圧が低下する。
（回生動作における駆動電圧制御および効果）
ブレーキ回路に出力される回生エネルギーを小さくすると、ブレーキ回路の小型化・簡略化による低コスト化を実現できるため好ましい。以下、ブレーキ回路に出力される回生エネルギーを小さくするための、回生動作におけるゲート駆動電圧の制御について説明する。この制御は、トランジスタ１１のゲート電極に負電圧を印加することで、電力変換回路の損失が大きくなることを利用している。
【００７８】
図１９は、インバータ回路を流れる電流とゲート駆動電圧の波形を示す図である。
図１９（ａ）はインバータ回路を流れる電流の波形を示し、図１９（ｂ）は上アームトランジスタ１１Ｕ１のゲート駆動電圧を示し、図１９（ｃ）は下アームトランジスタ１１Ｄ１のゲート駆動電圧を示す。
図２に示した実施の形態１と異なる点は、電流Ｉが正のときの下アームトランジスタ１１Ｄ１のゲート駆動電圧、および、電流Ｉが負のときの上アームトランジスタ１１Ｕ１のゲート駆動電圧である。
【００７９】
実施の形態１では、電流が正であって、上アームトランジスタが非導通状態、すなわち、上アームトランジスタのゲート電極にＥＵ３が印加されているＴ３において、下アームトランジスタを導通状態にするために下アームトランジスタのゲート電極にＥＤ１を印加している。しかしながら、この構成における回生動作では、このタイミングで、下アームトランジスタ１１Ｄ１のゲート電極に負電圧ＥＤ３が印加される点が異なる。
【００８０】
同様に、実施の形態１では、電流が負であって、下アームトランジスタが非導通状態、すなわち、下アームトランジスタのゲート電極にＥＤ３が印加されているＴ７において、上アームトランジスタを導通状態にするために上アームトランジスタのゲート電極にＥＵ１を印加している。しかしながら、この構成における回生動作では、このタイミングで、上アームトランジスタ１１Ｕ１のゲート電極に負電圧ＥＵ３が印加される点が異なる。なお、他のトランジスタ１１のゲート駆動電圧についても同様の制御を適用できる。
【００８１】
上記動作をまとめると以下の通りである。この構成における回生動作の際、上アームトランジスタおよび下アームトランジスタのうち一方のトランジスタ１１が非導通状態である場合、他方のトランジスタ１１のゲート電極に負電圧ＥＵ３、ＥＤ３を印加する。これにより、負電圧が印加されたトランジスタ１１に内蔵された還流ダイオード１２の順方向電圧降下が大きくなり、回生エネルギーを消費できる。したがって、上述するブレーキ回路５０６の小型化を図ることができる。
【００８２】
なお、上アームトランジスタおよび下アームトランジスタのうち一方のトランジスタ１１の制御について、実施の形態１を基準として説明したが、実施の形態２、３あるいは４と組み合わせてもよい。また、本実施の形態では、上アームトランジスタおよび下アームトランジスタのうち一方のトランジスタ１１の非導通期間にのみ、他方のトランジスタ１１に負電圧を印加する例について示したが、これに限らない。例えば、上アームトランジスタおよび下アームトランジスタのうち一方のトランジスタ１１の導通期間および非導通期間を通して、他方のトランジスタ１１に負電圧を印加してもよい。
【００８３】
本明細書において開示される電力変換回路の一態様は、直列に接続された第１および第２トランジスタと、制御部とを備えた電力変換回路であって、前記第１および第２トランジスタは、それぞれ、ゲート電極と、第１オーミック電極と、第２オーミック電極とを備え、前記第１および第２トランジスタは、それぞれ、前記第１オーミック電極から前記第２オーミック電極に電流を流すことが可能なダイオードを含んでおり、前記制御部は、前記第１および第２トランジスタが、前記第１オーミック電極および前記第２オーミック電極の一方から他方に電流を流すことができる導通状態、並びに前記第２オーミック電極から前記第１オーミック電極に電流を流すことができない非導通状態を繰り返すように、前記第１および第２トランジスタを制御し、前記第１および第２トランジスタはモータに接続され、前記制御回路は、回生動作の際に、前記第１および第２トランジスタの一方を非導通状態とする場合、他方のトランジスタを、当該他方のトランジスタのゲート電極―第１オーミック電極間に前記第３電圧を印加することで非導通状態とする。
４．各アームにおいてトランジスタが並列接続された電力変換回路
上記実施の形態等では、各アームにつきトランジスタが直列に接続される構成を採っていた。しかしながら、これに限らず、電力変換回路は、上アームにおいてトランジスタが互いに並列に接続され、下アームにおいてトランジスタが互いに並列に接続される構成を採ってもよい。
【００８４】
図２０は、実施の形態１の変形例に係る電力変換回路を備えたデバイスの回路ブロック図である。
電力変換回路１ｄは、上アームにおいてトランジスタ１１Ｕ１、１１Ｕ２、１１Ｕ３、１１Ｕ４が互いに並列接続され、下アームにおいてトランジスタ１１Ｄ１、１１Ｄ２、１１Ｄ３、１１Ｄ４が互いに並列に接続されている。（以下、上記スイッチング素子について区別の必要が無いときには、単に「トランジスタ１１」と呼ぶ。）各アームにおいて同じトランジスタが互いに並列に接続される構成では、並列に接続された各トランジスタ１１のＶｔが変動すると、特に問題が生じる。例えば、上アームトランジスタ１１Ｕのゲート電極に同時にＶｔ以上の正電圧を印加する場合、上アームトランジスタ１１Ｕ１のみＶｔが小さいとすると、上アームトランジスタ１１Ｕ１にのみ電流が集中するおそれがある。これにより、上アームトランジスタ１１Ｕ１が劣化するおそれがある。従って、特に、各アームにおいてトランジスタが互いに並列に接続される構成では、Ｖｔの変動を抑制することが好ましい。
【００８５】
この構成により、各トランジスタ１１に流れる電流の最大値が小さくても、コイル２に流れる電流を大きくすることができる。その結果、パワー素子のような大電圧、大電流の状況下においても、電力変換回路１ｄを用いることができる。
５．トランジスタの具体的な構造
上記実施の形態では、トランジスタとしてＭＩＳＦＥＴを用いたが、これに限らず、他のトランジスタ、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート電極型バイポーラトランジスタ）を用いることができる。トランジスタとしてＩＧＢＴを用いた場合、上述の説明は、ドレイン電極（第２オーミック電極）をコレクタ電極、ソース電極（第１オーミック電極）をエミッタ電極と読み替えればよい。
【００８６】
以下で、ＭＩＳＦＥＴおよびＩＧＢＴの構造について具体的に説明する。
５−１．ＳｉＣ−ＭＩＳＦＥＴの構造
図２１、図２２は、トランジスタの一例であるＳｉＣ−ＭＩＳＦＥＴの構造を示す断面図である。
図２１（ａ）に示すように、トランジスタ６００は、基板６１０上にドリフト層６２０が設けられた構造を有している。基板６１０およびドリフト層６２０は第1導電型である。ドリフト層６２０上に、ドリフト層６２０と接するように、第２導電型のボディ領域６３０が設けられている。ボディ領域６３０上に、ボディ領域６３０と接するように、第１導電型の不純物領域であるソース領域６４０が設けられている。ソース領域６４０上に、ソース領域６４０と接するように、第１金属電極であるソース電極６７０が設けられている。ボディ領域６３０およびソース領域６４０上には、ゲート絶縁膜６５０が設けられている。ゲート絶縁膜６５０上に、ゲート電極６６０が設けられている。基板６１０の裏面には、第２金属電極であるドレイン電極６８０が設けられている。基板６１０、ドリフト層６２０、ボディ領域６３０およびソース領域６４０は、ＳｉＣを材料とする。
【００８７】
トランジスタ６００において、第１導電型をｎ型、第２導電型をｐ型とした場合、ｎチャンネル型のＭＩＳＦＥＴとなる。一方、第１導電型をｐ型、第２導電型をｎ型とした場合、ｐチャンネル型のＭＩＳＦＥＴとなる。
また、トランジスタ６００には、第２導電型のボディ領域６３０と第１導電型のドリフト層６２０との間のｐｎ接合によって、ボディダイオードが構成されている。このボディダイオードを図１等における還流ダイオード１２として用いることができる。
５−２．ＳｉＣ−ＭＩＳＦＥＴの構造の変形例
図２１（ｂ）に示すように、トランジスタ６０１は、ボディ領域６３０の上部に、ボディ領域６３０と接するように、第２導電型のコンタクト領域６３５を備えていてもよい。このとき、ソース電極６７０は、コンタクト領域６３５と接するように設けられる。
【００８８】
また、図２２（ａ）に示すように、トランジスタ６０２は、ゲート絶縁膜６５０とボディ領域６３０およびソース領域６４０との間に、第１導電型のチャネル層６４５を備えていてもよい。
さらに、図２２（ｂ）に示すように、トランジスタ６０３は、第１導電型のチャネル層６４５および第２導電型のコンタクト領域６３５を備えてもよい。
【００８９】
図２２（ａ）、（ｂ）に示すトランジスタ６０２、６０３を、ソース電極６７０からドレイン電極６８０に電流を流すことが可能なダイオードとして機能させることができる。チャネル層６４５における第１導電型の不純物濃度、チャネル層６４５の膜厚などを調節することにより、このダイオードの立ち上がり電圧の絶対値を、ボディダイオードの立ち上がり電圧の絶対値よりも小さくすることができる。このダイオードは、ソース電極６７０からチャネル層６４５を介してドレイン電極６８０に電流が流れるダイオード（以下、チャネルダイオードと呼ぶ）である。ボディダイオードに代えて、チャネルダイオードを還流ダイオードとして用いてもよい。
【００９０】
なお、ダイオードの立ち上がり電圧とは、ソース電極を基準にしてドレイン電極―ソース電極間に印加する電圧を負の方向に増加させた場合、ダイオードに電流が流れ始めるときの電圧である。ＳｉＣを材料とする半導体領域を有するトランジスタの場合、室温におけるボディダイオードの立ち上がり電圧は約−３Ｖである。
５−３．ＳｉＣ−ＩＧＢＴの構造
図２３、図２４は、トランジスタの一例であるＳｉＣ−ＩＧＢＴの構造を示す断面図である。
【００９１】
図２３（ａ）に示すように、トランジスタ７００は、第１導電型のドリフト層６２０下に、第１導電型コレクタ電極領域７１５および第２導電型コレクタ電極領域７１０が設けられた構造を有している。ボディ領域６３０の上部には、ボディ領域６３０と接するように、第１導電型の不純物領域であるエミッタ電極領域７４０が設けられている。エミッタ電極領域７４０上に、エミッタ電極領域７４０と接するように、第１オーミック電極であるエミッタ電極７７０が設けられている。第１導電型のドリフト層６２０の下方には、第１導電型コレクタ電極領域７１５および第２導電型コレクタ電極領域７１０と接するように、第２オーミック電極であるコレクタ電極７８０が設けられている。その他の構造については、図２１（ａ）に示すトランジスタ６００と同じであるため説明を省略する。
【００９２】
トランジスタ７００において、第１導電型をｎ型、第２導電型をｐ型とした場合、ｎチャンネル型のＩＧＢＴとなる。一方、第１導電型をｐ型、第２導電型をｎ型とした場合、ｐチャンネル型のＩＧＢＴとなる。
また、トランジスタ７００は、第１導電型コレクタ電極領域７１５を備えているため、第２導電型のボディ領域６３０と第１導電型のドリフト層６２０との間のｐｎ接合によって構成されるボディダイオードを、還流ダイオードとして用いることができる。
５−４．ＳｉＣ−ＩＧＢＴの構造の変形例
図２３（ｂ）に示すように、トランジスタ７０１は、ボディ領域６３０上に、ボディ領域６３０と接するように、第２導電型のコンタクト領域６３５を備えていてもよい。このとき、エミッタ電極７７０は、コンタクト領域６３５と接するように設けられる。
【００９３】
また、図２４（ａ）に示すように、トランジスタ７０２は、ゲート絶縁膜６５０とボディ領域６３０およびエミッタ電極領域７４０との間に、第１導電型のチャネル層６４５を備えていてもよい。
さらに、図２４（ｂ）に示すように、トランジスタ７０３は、コンタクト領域６３５およびチャネル層６４５を備えてもよい。
【００９４】
図２４（ａ）、（ｂ）に示すトランジスタ７０２、７０３においては、チャネル層６４５における第１導電型の不純物濃度、チャネル層６４５の膜厚などを調節することにより、トランジスタ７０２、７０３を、エミッタ電極７７０からチャネル層６４５を介してコレクタ電極７８０に電流が流れるチャネルダイオードとして機能させることができる。ボディダイオードに代えて、チャネルダイオードを還流ダイオードとして用いてもよい。
＜変形例＞
本発明に係る電力変換回路の構成などは、上記実施の形態等に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。
【産業上の利用可能性】
【００９５】
本発明に係る電力変換回路は、例えば、空気調和機の圧縮機インバータ制御、冷蔵庫用インバータ制御、ヒートポンプ給湯器のインバータ制御、産業用サーボアンプのインバータ制御、電気自動車やハイブリッド自動車のインバータなどに広く適用可能である。また、太陽光パワーコンディショナやスイッチング電源などのＤＣ−ＤＣコンバータなどに広く適用可能である。
【符号の説明】
【００９６】
１  電力変換回路
１１、１１Ｕ、１１Ｄ  トランジスタ
１２、１２Ｕ、１２Ｄ  還流ダイオード
２１  制御回路
２２  電流検出手段
３０Ｕ、３０Ｄ  ゲート駆動回路
３１Ｕ１、３１Ｕ２、３１Ｕ３、３１Ｄ１、３１Ｄ２、３１Ｄ３  電圧源
【図１】
2013207821.tif 000003
【図２】
2013207821.tif 000004
【図３】
2013207821.tif 000005
【図４】
2013207821.tif 000006
【図５】
2013207821.tif 000007
【図６】
2013207821.tif 000008
【図７】
2013207821.tif 000009
【図８】
2013207821.tif 000010
【図９】
2013207821.tif 000011
【図１０】
2013207821.tif 000012
【図１１】
2013207821.tif 000013
【図１２】
2013207821.tif 000014
【図１３】
2013207821.tif 000015
【図１４】
2013207821.tif 000016
【図１５】
2013207821.tif 000017
【図１６】
2013207821.tif 000018
【図１７】
2013207821.tif 000019
【図１８】
2013207821.tif 000020
【図１９】
2013207821.tif 000021
【図２０】
2013207821.tif 000022
【図２１】
2013207821.tif 000023
【図２２】
2013207821.tif 000024
【図２３】
2013207821.tif 000025
【図２４】
2013207821.tif 000026
【図２５】
2013207821.tif 000027