(57)【要約】【課題】抵抗損失が少なく、変換効率が高い光電変換装置を提供する。【解決手段】一対の電極間において、一導電型を有する結晶性シリコン基板の一方の面に、該結晶性シリコン基板と逆の導電型を有する第１のシリコン半導体層が形成され、該結晶性シリコン基板の他方の面に、該結晶性シリコン基板と同じ導電型を有する第２のシリコン半導体層が形成された光電変換装置であり、第１のシリコン半導体層および第２のシリコン半導体層は膜厚方向にキャリア濃度が異なる構成とする。【選択図】図１
2013077685.tif 000002
【特許請求の範囲】
【請求項１】
一導電型を有する結晶性シリコン基板と、
透光性導電膜と、
第１の電極と、
第２の電極と、
前記結晶性シリコン基板と前記透光性導電膜との間に設けられた、前記結晶性シリコン基板とは逆の導電型を有する単層または積層構造の第１のシリコン半導体層と、
前記結晶性シリコン基板と前記第２の電極との間に設けられた、前記結晶性シリコン基板と同じ導電型を有する単層または積層構造の第２のシリコン半導体層と、
を有し、
前記第１のシリコン半導体層における前記結晶性シリコン基板側近傍のキャリア濃度は、前記透光性導電膜側近傍のキャリア濃度よりも低く、
前記第２のシリコン半導体層における前記結晶性シリコン基板側近傍のキャリア濃度は、前記第２の電極側近傍のキャリア濃度よりも低いことを特徴とする光電変換装置。
【請求項２】
請求項１において、前記結晶性シリコン基板の導電型はｎ型であり、前記第１のシリコン半導体層の導電型はｐ型であり、前記第２のシリコン半導体層の導電型はｎ型であることを特徴とする光電変換装置。
【請求項３】
請求項１または２において、前記第２のシリコン半導体層と前記第２の電極との間に透光性導電膜が形成されていることを特徴とする光電変換装置。
【請求項４】
一導電型を有する結晶性シリコン基板と、
前記結晶性シリコン基板の一方の面に形成された、前記結晶性シリコン基板とは逆の導電型を有する第１のシリコン半導体層および第２のシリコン半導体層からなる積層と、
前記第２のシリコン半導体層上に形成された透光性導電膜と、
前記透光性導電膜上に形成された第１の電極と、
前記結晶性シリコン基板の他方の面に形成された、前記結晶性シリコン基板と同じ導電型を有する第３のシリコン半導体層および第４のシリコン半導体層からなる積層と、
前記第４のシリコン半導体層上に形成された第２の電極と、
を有し、
前記第１のシリコン半導体層のキャリア濃度は、前記第２のシリコン半導体層のキャリア濃度よりも低く、前記第３のシリコン半導体層のキャリア濃度は、前記第４のシリコン半導体層のキャリア濃度よりも低いことを特徴とする光電変換装置。
【請求項５】
請求項４において、前記結晶性シリコン基板の導電型はｎ型であり、前記第１のシリコン半導体層および前記第２のシリコン半導体層の導電型はｐ型であり、前記第３のシリコン半導体層および前記第４のシリコン半導体層の導電型はｎ型であることを特徴とする光電変換装置。
【請求項６】
請求項４または５において、前記第４のシリコン半導体層と前記第２の電極との間に透光性導電膜が形成されていることを特徴とする光電変換装置。
【請求項７】
請求項４乃至６のいずれか一項において、前記第１のシリコン半導体層の暗伝導度は、１×１０−１０Ｓ／ｃｍ以上１×１０−５Ｓ／ｃｍ以下であることを特徴とする光電変換装置。
【請求項８】
請求項４乃至７のいずれか一項において、前記第３のシリコン半導体層の暗伝導度は、１×１０−９Ｓ／ｃｍ以上１×１０−４Ｓ／ｃｍ以下であることを特徴とする光電変換装置。
【請求項９】
結晶性シリコン基板と、
前記結晶性シリコン基板の一方の面に形成された、前記結晶性シリコン基板とは逆の導電型を有する第１のシリコン半導体層と、
前記第１のシリコン半導体層上に形成された透光性導電膜と、
前記透光性導電膜上に形成された第１の電極と、
前記結晶性シリコン基板の他方の面に形成された、前記結晶性シリコン基板と同じ導電型を有する第２のシリコン半導体層と、
前記第２のシリコン半導体層上に形成された第２の電極と、
を有し、
前記第１のシリコン半導体層中における導電型を付与する不純物元素の濃度は、相対的に前記結晶性シリコン基板側近傍で低く、前記透光性導電膜側近傍で高い分布であり、
前記第２のシリコン半導体層中における導電型を付与する不純物元素の濃度は、相対的に前記結晶性シリコン基板側近傍で低く、前記第２のシリコン半導体層側近傍で高い分布であることを特徴とする光電変換装置。
【請求項１０】
請求項９において、前記結晶性シリコン基板の導電型はｎ型であり、前記第１のシリコン半導体層の導電型はｐ型であり、前記第２のシリコン半導体層の導電型はｎ型であることを特徴とする光電変換装置。
【請求項１１】
請求項９または１０において、前記第２のシリコン半導体層と前記第２の電極との間に透光性導電膜が形成されていることを特徴とする光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関する。
【背景技術】
【０００２】
近年、地球温暖化対策として、発電時に二酸化炭素の排出の無い光電変換装置が注目されている。その代表例としては、単結晶シリコンや多結晶シリコンなどの結晶性シリコン基板を用いた太陽電池が知られている。
【０００３】
結晶性シリコン基板を用いた太陽電池では、結晶性シリコン基板の導電型とは逆の導電型となる層を不純物の拡散で該結晶性シリコン基板の一方の面側に形成する、所謂ホモ接合を有する構成が広く用いられている。
【０００４】
また、結晶性シリコン基板の一方の面に、該結晶性シリコン基板とは光学バンドギャップおよび導電型の異なる非晶質シリコンを成膜し、ヘテロ接合を形成した構成も知られている（特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−１３０６７１号公報
【特許文献２】特開平１０−１３５４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したヘテロ接合を有する太陽電池では、一導電型の単結晶半導体基板と該単結晶シリコン基板とは逆の導電型を有する非晶質半導体層との間にｉ型の非晶質半導体層を介在したｐ−ｎ接合を形成している。
【０００７】
上記ｐ−ｎ接合領域におけるｉ型の非晶質半導体層の介在は、単結晶半導体基板の表面欠陥を終端するとともに急峻な接合を形成する効果を奏し、ヘテロ界面でのキャリアの再結合低減に寄与する。
【０００８】
一方で、上記ｉ型の非晶質半導体層は、非晶質であるが故、特に電気伝導度が小さいこともあり、抵抗損失の要因となっている。
【０００９】
したがって、本発明の一態様は、抵抗損失が少なく、変換効率が高い光電変換装置を提供することを目的の一つとする。
【課題を解決するための手段】
【００１０】
本明細書で開示する本発明の一態様は、一対の電極間において、一導電型を有する結晶性シリコン基板の一方の面に、該結晶性シリコン基板と逆の導電型を有する第１のシリコン半導体層が形成され、該結晶性シリコン基板の他方の面に、該結晶性シリコン基板と同じ導電型を有する第２のシリコン半導体層が形成された光電変換装置であり、第１のシリコン半導体層および第２のシリコン半導体層は膜厚方向にキャリア濃度が異なることを特徴とする。
【００１１】
本明細書で開示する本発明の一態様は、一導電型を有する結晶性シリコン基板と、透光性導電膜と、第１の電極と、第２の電極と、結晶性シリコン基板と透光性導電膜との間に設けられた、結晶性シリコン基板とは逆の導電型を有する単層または積層構造の第１のシリコン半導体層と、結晶性シリコン基板と第２の電極との間に設けられた、結晶性シリコン基板と同じ導電型を有する単層または積層構造の第２のシリコン半導体層と、を有し、第１のシリコン半導体層における結晶性シリコン基板側近傍のキャリア濃度は、透光性導電膜側近傍のキャリア濃度よりも低く、第２のシリコン半導体層における結晶性シリコン基板側近傍のキャリア濃度は、第２の電極側近傍のキャリア濃度よりも低いことを特徴とする光電変換装置である。
【００１２】
なお、本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、順序や数を限定するものではないことを付記する。
【００１３】
上記、結晶性シリコン基板の導電型はｎ型であり、第１のシリコン半導体層の導電型はｐ型であり、第２のシリコン半導体層の導電型はｎ型であることが好ましい。
【００１４】
また、上記第２のシリコン半導体層と第２の電極との間に透光性導電膜が形成されていてもよい。
【００１５】
本明細書で開示する本発明の他の一態様は、結晶性シリコン基板と、結晶性シリコン基板の一方の面に形成された、結晶性シリコン基板とは逆の導電型を有する第１のシリコン半導体層および第２のシリコン半導体層からなる積層と、第２のシリコン半導体層上に形成された透光性導電膜と、透光性導電膜上に形成された第１の電極と、結晶性シリコン基板の他方の面に形成された、結晶性シリコン基板と同じ導電型を有する第３のシリコン半導体層および第４のシリコン半導体層からなる積層と、第４のシリコン半導体層上に形成された第２の電極と、を有し、第１のシリコン半導体層のキャリア濃度は、第２のシリコン半導体層のキャリア濃度よりも低く、第３のシリコン半導体層のキャリア濃度は、第４のシリコン半導体層のキャリア濃度よりも低いことを特徴とする光電変換装置である。
【００１６】
上記結晶性シリコン基板の導電型はｎ型であり、第１のシリコン半導体層および第２のシリコン半導体層の導電型はｐ型であり、第３のシリコン半導体層および第４のシリコン半導体層の導電型はｎ型であることが好ましい。
【００１７】
また、上記第４のシリコン半導体と第２の電極との間に透光性導電膜が形成されていてもよい。
【００１８】
また、上記第１のシリコン半導体の暗伝導度は、１×１０−１０Ｓ／ｃｍ以上１×１０−５Ｓ／ｃｍ以下であり、第３のシリコン半導体の暗伝導度は、１×１０−９Ｓ／ｃｍ以上１×１０−４Ｓ／ｃｍ以下であることが好ましい。
【００１９】
また、本明細書に開示する本発明の他の一態様は、結晶性シリコン基板と、結晶性シリコン基板の一方の面に形成された、結晶性シリコン基板とは逆の導電型を有する第１のシリコン半導体層と、第１のシリコン半導体層上に形成された透光性導電膜と、透光性導電膜上に形成された第１の電極と、結晶性シリコン基板の他方の面に形成された、結晶性シリコン基板と同じ導電型を有する第２のシリコン半導体層と、第２のシリコン半導体層上に形成された第２の電極と、を有し、第１のシリコン半導体層中における導電型を付与する不純物元素の濃度は、相対的に結晶性シリコン基板側近傍で低く、透光性導電膜側近傍で高い分布であり、第２のシリコン半導体層中における導電型を付与する不純物元素の濃度は、相対的に結晶性シリコン基板側近傍で低く、第２のシリコン半導体層側近傍で高い分布であることを特徴とする光電変換装置である。
【００２０】
上記結晶性シリコン基板の導電型はｎ型であり、第１のシリコン半導体層の導電型はｐ型であり、第２のシリコン半導体層の導電型はｎ型であることが好ましい。
【００２１】
また、上記第２のシリコン半導体層と第２の電極との間に透光性導電膜が形成されていてもよい。
【発明の効果】
【００２２】
本発明の一態様を用いることにより、抵抗損失を少なくすることができ、変換効率が高い光電変換装置を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一態様である光電変換装置を説明する断面図。
【図２】本発明の一態様である光電変換装置を説明する断面図。
【図３】本発明の一態様である光電変換装置の作製方法を説明する工程断面図。
【図４】本発明の一態様である光電変換装置の作製方法を説明する工程断面図。
【図５】本発明の一態様である光電変換装置を説明する断面図。
【図６】本発明の一態様である光電変換装置を説明する断面図。
【図７】シリコン半導体層の不純物濃度プロファイルを説明する図。
【図８】シリコン半導体層の不純物濃度プロファイルを説明する図。
【図９】ライフタイム測定用サンプルを説明する図。
【図１０】ｉ型およびｐ型のパッシベーション層を有するサンプルの暗伝導度とライフタイムの関係を説明する図。
【図１１】ｉ型およびｎ型のパッシベーション層を有するサンプルの暗伝導度とライフタイムの関係を説明する図。
【発明を実施するための形態】
【００２４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。
【００２５】
（実施の形態１）
本実施の形態では、本発明の一態様における光電変換装置、およびその作製方法について説明する。
【００２６】
図１は、本発明の一態様における光電変換装置の断面図である。該光電変換装置は、表面が凹凸加工された結晶性シリコン基板１００、該結晶性シリコン基板の一方の面上に形成された第１のシリコン半導体層１１０、第２のシリコン半導体層１２０、透光性導電膜１５０、および第１の電極１７０、並びに、該結晶性シリコン基板の他方の面上に形成された第３のシリコン半導体層１３０、第４のシリコン半導体層１４０、および第２の電極１９０を含んで構成される。なお、第１の電極１７０はグリッド電極であり、第１の電極１７０側が受光面となる。
【００２７】
図１の構造においては、受光面から入射された光は、表面の凹凸によって結晶性シリコン基板１００内に光が斜めに進行することから、光路長の増大とともに光励起キャリアを増大させることができる。また、裏面反射光が表面で全反射する、所謂光閉じ込め効果を起こさせることもできる。
【００２８】
なお、図２（Ａ）に例示したように、表裏のどちらか一方のみに凹凸加工を施した構成であっても良い。凹凸加工によって結晶性シリコン基板の表面積が増大するため、上記光学的効果が得られる一方で、表面欠陥の絶対量が増大してしまう。したがって、光学的効果と表面欠陥量のバランスを考慮し、より良好な電気特性が得られるように実施者が構造を決定すればよい。
【００２９】
また、図２（Ｂ）に示すように、第２の電極１９０もグリッド電極とし、第４のシリコン半導体層１４０と第２の電極１９０との間に透光性導電膜１８０を形成して両面を受光面とする構造としてもよい。
【００３０】
結晶性シリコン基板１００には一導電型を有する単結晶シリコン基板、または多結晶シリコン基板を用いることができる。本実施の形態においては、結晶性シリコン基板１００にはｎ型の導電型を有する単結晶シリコン基板が用いられる。
【００３１】
上記構造において、結晶性シリコン基板１００の一方の面上に形成される第１のシリコン半導体層１１０および第２のシリコン半導体層１２０には、ｐ型のシリコン半導体層を用いることができる。該ｐ型半導体層には、例えば、ホウ素、アルミニウム、またはガリウムなどのｐ型の導電型を付与する不純物、および水素を添加したシリコン半導体層を用いることができる。
【００３２】
なお、第１のシリコン半導体層１１０には、第２のシリコン半導体層１２０よりもキャリア濃度が低いシリコン半導体層を用いることができる。このような構成を明瞭化するため、本明細書においては、第１のシリコン半導体層１１０などの相対的にキャリア濃度の低いｐ型半導体層の導電型をｐ−型と呼称するのに対し、第２のシリコン半導体層１２０などの相対的にキャリア濃度の高いｐ型半導体層の導電型をｐ＋型と呼称する。
【００３３】
なお、半導体層のキャリア濃度を調整するには、プラズマＣＶＤ法等による成膜時にドーパントガスの流量比率を変化させれば良い。原料ガス（例えば、モノシラン）に対して、ドーパントガス（例えば、ジボラン、ホスフィンなど）の流量比率を高くするほどキャリア濃度を高くすることができる。または、成膜圧力、温度、電力密度などを変化させることにより、形成された半導体層中の不純物の活性化率を変化させてキャリア濃度を調整することもできる。
【００３４】
なお、本発明の一態様におけるｐ−型シリコン半導体層には、不純物による局在順位の少ない非晶質シリコン半導体層を用いることが好ましい。該非晶質シリコン半導体層の電気伝導度は、暗状態で１×１０−１０Ｓ／ｃｍ〜１×１０−５Ｓ／ｃｍ、好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−６Ｓ／ｃｍ、さらに好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−７Ｓ／ｃｍである。
【００３５】
なお、上記電気伝導度（暗伝導度）を有する非晶質シリコン半導体層は、ｐ型の導電型を付与する不純物を故意に添加することによってｐ−型に制御された非晶質シリコン半導体層である。
【００３６】
また、本発明の一態様におけるｐ＋型シリコン半導体層の電気伝導度は、暗状態で１×１０−５Ｓ／ｃｍより大きいことが好ましい。
【００３７】
ｐ−ｎ接合を用いた光電変換装置では、ｐ−ｎ接合内の電界を高め、拡散電位を高めることが電気特性を向上させる一つの手段となる。一般的にはキャリア濃度の高いｐ＋型半導体またはｎ＋型半導体を用いて接合を形成することで拡散電位を高めることができるが、ｐ＋型半導体およびｎ＋型半導体は導電型を付与する不純物を多く含み、該不純物は局在準位を増加させてしまう。また、該局在準位によって界面準位の生成が進み、接合部近傍でキャリアの再結合が誘発されてしまう。従って、接合層のキャリア濃度を高めるだけでは、光電変換装置の電気特性の向上は見込めない。
【００３８】
一方、本発明の一態様における光電変換装置では、結晶性シリコン基板１００の一方の面において、不純物による局在順位の少ないｐ−型シリコン半導体層と、拡散電位を高めるｐ＋型シリコン半導体層を積層した構成となっている。該ｐ−型シリコン半導体層は、水素を含む欠陥の少ない半導体層であり、結晶性シリコン基板表面の欠陥を終端するパッシベーション層として作用させることができる。このような緩やかな接合（ｎ−ｐ−−ｐ＋）が形成される構造により、拡散電位を高めながらも界面準位の影響によるキャリアの再結合を極力抑えることができる。したがって、特に開放電圧、および曲線因子を向上させることができる。
【００３９】
また、結晶性シリコン基板１００の他方の面上に形成される第３のシリコン半導体層１３０および第４のシリコン半導体層１４０には、ｎ型のシリコン半導体層を用いることができる。該ｎ型シリコン半導体層には、例えば、リン、ヒ素、またはアンチモンなどのｎ型の導電型を付与する不純物、および水素を添加したシリコン半導体層を用いることができる。
【００４０】
なお、第３のシリコン半導体層１３０には、第４のシリコン半導体層１４０よりもキャリア濃度が低いシリコン半導体層を用いることができる。このような構成を明瞭化するため、本明細書においては、第３のシリコン半導体層１３０などの相対的にキャリア濃度の低いｎ型半導体層の導電型をｎ−型と呼称するのに対し、第４のシリコン半導体層１４０などの相対的にキャリア濃度の高いｎ型半導体層の導電型をｎ＋型と呼称する。
【００４１】
なお、本発明の一態様におけるｎ−型シリコン半導体層には、不純物による局在順位の少ない非晶質シリコン半導体層を用いることが好ましい。該非晶質シリコン半導体層は、水素を含む欠陥の少ない半導体層であり、結晶性シリコン基板１００の表面欠陥を終端するパッシベーション層として作用させることができる。該非晶質シリコン半導体層の電気伝導度は、暗状態で１×１０−９Ｓ／ｃｍ〜１×１０−４Ｓ／ｃｍ、好ましくは１×１０−８Ｓ／ｃｍ〜１×１０−５Ｓ／ｃｍ、さらに好ましくは１×１０−８Ｓ／ｃｍ〜１×１０−６Ｓ／ｃｍである。
【００４２】
なお、上記電気伝導度（暗伝導度）を有する非晶質シリコン半導体層は、ｎ型の導電型を付与する不純物を故意に添加することによってｎ−型に制御された非晶質シリコン半導体層である。
【００４３】
また、本発明の一態様におけるｐ＋型シリコン半導体層の電気伝導度は、暗状態で１×１０−４Ｓ／ｃｍより大きいことが好ましい。
【００４４】
また、ｎ＋型シリコン半導体層である第４のシリコン半導体層１４０と結晶性シリコン基板１００との間には、第３のシリコン半導体層１３０を介してｎ−ｎ＋接合が形成される。つまり、第４のシリコン半導体層１４０は、ＢＳＦ（Ｂａｃｋ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ）層として作用する。該接合により形成される電界により少数キャリアがｐ−ｎ接合側にはね返されることから、第２の電極１９０近傍でのキャリアの再結合を防止することができる。
【００４５】
従来のヘテロ接合型太陽電池においては、本実施の形態における第１のシリコン半導体層１１０および第３のシリコン半導体層１３０に相当する領域に高抵抗のｉ型非晶質シリコン半導体層が用いられていたが、本発明の一態様を用いることによって、接合部の障壁を低減させることができる。したがって、抵抗損失の少ない光電変換装置を形成することができる。
【００４６】
なお、本発明の一態様における光電変換装置においては、第１のシリコン半導体層１１０および第３のシリコン半導体層１３０のどちらか一方がｉ型であっても従来のヘテロ接合型太陽電池よりも抵抗損失が少なくできることは明らかである。なお、本実施の形態においてｉ型の半導体層とは、ｐ型もしくはｎ型を付与する不純物を故意に添加しない高抵抗半導体層、または、ｐ型もしくはｎ型を付与する不純物を故意に添加することによって導電型が調整された高抵抗半導体層であって、上述したｐ−型シリコン半導体層およびｎ−型シリコン半導体層よりも小さい値の電気伝導度（暗伝導度）を有する実質ｉ型の半導体層を意味する。
【００４７】
透光性導電膜１５０、１８０には、例えば、インジウム錫酸化物、珪素を含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電膜は単層に限らず、異なる膜の積層でも良い。
【００４８】
また、第１の電極１７０および第２の電極１９０には、銀、アルミニウム、銅などの低抵抗金属を用いることができ、スパッタ法や真空蒸着法などで形成することができる。または、スクリーン印刷法を用いて、銀ペーストや、銅ペーストなどの導電性樹脂で形成しても良い。
【００４９】
次に、図１（Ａ）に示した光電変換装置の作製方法について、図３および図４を用いて説明する。
【００５０】
本発明の一態様に用いることのできる結晶性シリコン基板１００には、ｎ型の導電型を有する単結晶シリコン基板や多結晶シリコン基板を用いることができる。これらの結晶性シリコン基板の製造方法は、特に限定されない。本実施の形態においては、結晶性シリコン基板１００にＭＣＺ（Ｍａｇｎｅｔｉｃ  Ｃｚｏｃｈｒａｌｓｋｉ）法で製造された（１００）面を表面に有する単結晶シリコン基板を用いる。
【００５１】
次に、結晶性シリコン基板１００の表裏に凹凸加工を行う（図３（Ａ）参照）。なお、ここでは上述したように（１００）面を表面に有する単結晶シリコン基板を用いる場合を例として凹凸加工の方法の一例を説明する。結晶性シリコン基板１００として多結晶シリコン基板を用いる場合は、ドライエッチング法などを用いて凹凸加工を行えばよい。
【００５２】
初期の単結晶シリコン基板がスライス加工のみである基板の場合は、単結晶シリコン基板の表面から１０〜２０μｍに残留するダメージ層をウエットエッチング工程にて取り除く。エッチング液には、比較的高濃度のアルカリ溶液、例えば、１０〜５０％の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用いることができる。または、フッ酸と硝酸を混合した混酸や、それらに酢酸を混合した混酸を用いても良い。
【００５３】
次に、ダメージ層除去後の単結晶シリコン基板表面に付着している不純物を酸洗浄で取り除く。酸としては、例えば、０．５％フッ酸と１％過酸化水素水の混合液（ＦＰＭ）などを用いることができる。またはＲＣＡ洗浄などを行っても良い。なお、この酸洗浄工程は省いても良い。
【００５４】
凹凸は、結晶シリコンのアルカリ溶液によるエッチングにおいて、面方位に対するエッチングレートの違いを利用して形成する。エッチング液には比較的低濃度のアルカリ溶液、例えば、１〜５％の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用いることができ、好ましくは、数％のイソプロピルアルコールを添加する。エッチング液の温度は７０〜９０℃とし、３０〜６０分間、単結晶シリコン基板をエッチング液に浸漬する。この処理により、単結晶シリコン基板表面に、微細な略四角錐状の複数の凸部、および隣接する凸部間で構成される凹部からなる凹凸を形成することができる。
【００５５】
次に、上述の凹凸を形成するためのエッチング工程では、シリコンの表層に不均一な酸化層が形成されるため、該酸化層を取り除く。また、該酸化層にはアルカリ溶液の成分が残存しやすいため、それを取り除く目的もある。アルカリ金属、例えばＮａイオンやＫイオンがシリコン中に侵入するとライフタイムが劣化するため、光電変換装置の電気特性が著しく低下してしまう。なお、この酸化層を除去するには、１〜５％の希フッ酸を用いれば良い。
【００５６】
次に、フッ酸と硝酸を混合した混酸、または、それらに酢酸を混合した混酸を用いて単結晶シリコン基板の表面をエッチングし、金属成分などの不純物を除去することが好ましい。酢酸を混合することで、硝酸の酸化力を維持し、エッチング工程を安定にする効果、およびエッチングレートを調整する効果が得られる。例えば、各酸の体積比率は、フッ酸：硝酸：酢酸＝１：（１．５〜３）：（２〜４）とすることができる。なお、本明細書では、フッ酸、硝酸および酢酸の混酸液をフッ硝酢酸と呼ぶ。また、このフッ硝酢酸を用いたエッチング工程では、凸部の頂点の断面における角度を大きくする方向に変化させることから、表面積が低減し、表面欠陥の絶対量を低減することができる。なお、このフッ硝酢酸を用いたエッチングを行う場合は、上述の希フッ酸を用いた酸化層の除去工程を省くこともできる。ここまでの工程により、結晶性シリコン基板１００である単結晶シリコン基板の表面に凹凸を形成することができる。
【００５７】
なお、図２（Ａ）に示すような、結晶性シリコン基板１００の片面のみに凹凸加工を行うには、上記凹凸加工工程を行う前に、結晶性シリコン基板１００の一方の面にアルカリ耐性および酸耐性の強い樹脂膜などを設け、上記凹凸加工工程後に該樹脂膜を取り除けばよい。
【００５８】
次いで、水洗などの適切な洗浄の後、受光面とは逆側となる結晶性シリコン基板１００の面上にプラズマＣＶＤ法を用いて第３のシリコン半導体層１３０を形成する。第３のシリコン半導体層１３０の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第３のシリコン半導体層１３０はｎ−型の非晶質シリコンであり、膜厚は５ｎｍとする。
【００５９】
例えば、第３のシリコン半導体層１３０の成膜条件としては、反応室にモノシラン：水素ベースのホスフィン（０．５％）を１：（０．３〜１未満）の流量比率で導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下、電極間隔を１０ｍｍ以上４０ｍｍ以下、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
【００６０】
次に、第３のシリコン半導体層１３０上に第４のシリコン半導体層１４０を形成する（図３（Ｂ）参照）。第４のシリコン半導体層１４０の厚さは３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第４のシリコン半導体層１４０はｎ＋型の非晶質シリコンであり、膜厚は１０ｎｍとする。
【００６１】
例えば、第４のシリコン半導体層１４０の成膜条件は、反応室にモノシラン：水素ベースのホスフィン（０．５％）を１：（１〜１５）の流量比率で導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下とし、電極間隔を１０ｍｍ以上４０ｍｍ以下とし、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
【００６２】
次に、受光面側となる結晶性シリコン基板１００の面上にプラズマＣＶＤ法を用いて第１のシリコン半導体層１１０を形成する。第１のシリコン半導体層１１０の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましく、本実施の形態において、第１のシリコン半導体層１１０はｐ−型の非晶質シリコンであり、膜厚は５ｎｍとする。
【００６３】
例えば、第１のシリコン半導体層１１０の成膜条件としては、反応室にモノシラン：水素ベースのジボラン（０．１％）を１：（０．０１〜１未満）の流量比率で導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下、電極間隔を１０ｍｍ以上４０ｍｍ以下、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
【００６４】
次に、第１のシリコン半導体層１１０上に第２のシリコン半導体層１２０を形成する（図３（Ｃ）参照）。第２のシリコン半導体層１２０の厚さは３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第２のシリコン半導体層１２０はｐ＋型の非晶質シリコンであり、膜厚は１０ｎｍとする。
【００６５】
例えば、第２のシリコン半導体層１２０の成膜条件は、反応室にモノシラン：水素ベースのジボラン（０．１％）を１：（１〜２０）の流量比率で導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下とし、電極間隔を８ｍｍ以上４０ｍｍ以下とし、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上５０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
【００６６】
なお、本実施の形態において、第１のシリコン半導体層１１０、第２のシリコン半導体層１２０、第３のシリコン半導体層１３０、および第４のシリコン半導体層１４０の成膜に用いる電源には周波数１３．５６ＭＨｚのＲＦ電源を用いるが、２７．１２ＭＨｚ、６０ＭＨｚ、または１００ＭＨｚのＲＦ電源を用いても良い。また、連続放電だけでなく、パルス放電にて成膜を行っても良い。パルス放電を行うことで、膜質の向上や気相中で発生するパーティクルを低減することができる。
【００６７】
また、結晶性シリコン基板１００の表裏に設ける膜の形成順序は、上記の方法に限らず、図３（Ｃ）に示した構造が形成できればよい。例えば、第３のシリコン半導体層１３０を形成し、その次に第１のシリコン半導体層１１０を形成してもよい。
【００６８】
次に、第２のシリコン半導体層１２０上に透光性導電膜１５０を形成する（図４（Ａ）参照）。該透光性導電膜は、前述の材料を例えばスパッタ法などを用いて成膜することができる。膜厚は１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
【００６９】
次に、第４のシリコン半導体層１４０上に第２の電極１９０を形成する（図４（Ｂ）参照）。第２の電極１９０には、銀、アルミニウム、銅などの低抵抗金属を用いることができ、スパッタ法や真空蒸着法などで形成することができる。または、スクリーン印刷法を用いて、銀ペーストや、銅ペーストなどの導電性樹脂で形成しても良い。
【００７０】
次に、第２のシリコン半導体層１２０上に第１の電極１７０を形成する（図４（Ｃ）参照）。第１の電極１７０はグリッド電極であり、銀ペースト、銅ペースト、ニッケルペースト、モリブデンペーストなどの導電性樹脂を用いて、スクリーン印刷法で形成することが好ましい。また、第１の電極１７０は、銀ペーストと銅ペーストを積層するなど、異なる材料の積層であっても良い。
【００７１】
なお、図２（Ｂ）の構成の光電変換装置を形成するには、図４（Ａ）の構成において、第４のシリコン半導体層１４０上に透光性導電膜１８０を形成し、図４（Ｃ）に示す第１の電極１７０と同様な形状の電極を透光性導電膜１５０、１８０上に形成すればよい。
【００７２】
以上により、本発明の一態様である抵抗損失の少ない光電変換装置を作製することができる。
【００７３】
本実施の形態は、他の実施の形態と自由に組み合わすことができる。
【００７４】
（実施の形態２）
本実施の形態では、実施の形態１で示した光電変換装置とは異なる構成の光電変換装置について説明する。なお、実施の形態１と共通する点については、本実施の形態ではその詳細な説明は省略する。
【００７５】
図５は、本発明の一態様における光電変換装置の断面図である。該光電変換装置は、表面が凹凸加工された結晶性シリコン基板２００、該結晶性シリコン基板の一方の面上に形成された第１のシリコン半導体層２１０、透光性導電膜２５０、および第１の電極２７０、並びに、該結晶性シリコン基板の他方の面上に形成された第２のシリコン半導体層２２０、および第２の電極２９０を含んで構成される。なお、第１の電極２７０はグリッド電極であり、第１の電極２７０側が受光面となる。
【００７６】
また、図６（Ａ）に例示したように、表裏のどちらか一方の面のみに凹凸加工を施した構成であっても良い。凹凸加工によって結晶性シリコン基板の表面積が増大するため、上記光学的効果が得られる一方で、表面欠陥の絶対量が増大してしまう。したがって、光学的効果と表面欠陥量のバランスを考慮し、より良好な電気特性が得られるように実施者が構造を決定すればよい。
【００７７】
また、図６（Ｂ）に示すように、第２の電極２９０もグリッド電極とし、第２のシリコン半導体層２２０と第２の電極２９０との間に透光性導電膜２８０を形成して両面を受光面とする構造としてもよい。
【００７８】
本実施の形態における光電変換装置は、結晶性シリコン基板２００の両面に形成される半導体層がともに単層であり、二層の半導体層を積層している実施の形態１に示した光電変換装置とその点で異なり、他は同様の構成である。
【００７９】
本実施の形態において、結晶性シリコン基板２００の一方の面上に形成される第１のシリコン半導体層２１０には、ｐ型のシリコン半導体層を用いることができる。例えば、ホウ素、アルミニウム、またはガリウムなどのｐ型の導電型を付与する不純物、および水素を含むシリコン半導体層を第１のシリコン半導体層２１０に用いることができる。
【００８０】
ここで、第１のシリコン半導体層２１０は、全体としてはｐ型半導体層といえるが、膜厚方向に該不純物の濃度プロファイルが異なる構成をしており、透光性導電膜２５０側の不純物濃度が高く、結晶性シリコン基板２００側の不純物濃度が低い濃度プロファイルを有している。また、第１のシリコン半導体層２１０は、透光性導電膜２５０側のキャリア濃度が高く、結晶性シリコン基板２００側のキャリア濃度が低いと言い換えることもできる。
【００８１】
例えば、図７（Ａ）、（Ｂ）、（Ｃ）に示すような不純物の濃度プロファイルとすればよい。図７（Ａ）は、透光性導電膜２５０側（以下、上側）から結晶性シリコン基板２００側（以下、下側）にかけて、線形に変化する濃度プロファイルである。また、図７（Ｂ）は、上側から下側にかけて、緩やかに変化する濃度プロファイルである。また、図７（Ｃ）は、上側および下側に不純物濃度が一定の領域があり、その間で不純物濃度が変化する領域を有した濃度プロファイルである。
【００８２】
なお、図７（Ａ）、（Ｂ）、（Ｃ）に示した不純物の濃度プロファイルは一例であり、これに限らない。また、図７（Ａ）、（Ｂ）、（Ｃ）は相対的な濃度プロファイルを示す図であり、絶対的な濃度プロファイルを示す図ではない。また、図７（Ａ）、（Ｂ）、（Ｃ）のいずれかを組み合わせた濃度プロファイルであってもよい。また、上側の不純物濃度が高く、下側の不純物濃度が低い濃度プロファイルであれば、極大値を有していてもよい。
【００８３】
このように、上側の不純物濃度が高く、下側の不純物濃度が低い濃度プロファイルを有する半導体層を用いれば、実施の形態１で示した二層の半導体層（第１のシリコン半導体層１１０および第２のシリコン半導体層１２０）を一層の半導体層で置き換えることができる。すなわち、上側の不純物濃度が高い領域は、実施の形態１に示したｐ＋型半導体層、下側の不純物濃度が低い領域は、実施の形態１に示したｐ−型半導体層として作用させることができる。
【００８４】
つまり、本実施の形態における光電変換装置の第１のシリコン半導体層２１０は、不純物による局在順位の少ないｐ−型半導体領域が結晶性シリコン基板２００と接することにより該結晶性シリコン基板表面の欠陥を低減するように作用し、ｐ−型半導体領域と対抗するｐ＋型半導体領域は、拡散電位を高めるように作用する。
【００８５】
また、結晶性シリコン基板２００の他方の面上に形成される第２のシリコン半導体層２２０には、ｎ型のシリコン半導体層を用いることができる。例えば、リン、ヒ素、またはアンチモンなどのｎ型の導電型を付与する不純物、および水素を含むシリコン半導体層を第２のシリコン半導体層２２０に用いることができる。
【００８６】
ここで、第２のシリコン半導体層２２０は、全体としてはｎ型半導体層といえるが、膜厚方向に該不純物の濃度プロファイルが異なる構成をしており、第２の電極２９０側の不純物濃度が高く、結晶性シリコン基板２００側の不純物濃度が低い濃度プロファイルを有している。また、第２のシリコン半導体層２２０は、第２の電極２９０側のキャリア濃度が高く、結晶性シリコン基板２００側のキャリア濃度が低いと言い換えることもできる。
【００８７】
例えば、図８（Ａ）、（Ｂ）、（Ｃ）に示すような不純物の濃度プロファイルとすればよい。図８（Ａ）は、第２の電極２９０側（以下、上側）から結晶性シリコン基板２００側（以下、下側）にかけて、線形に変化する濃度プロファイルである。また、図８（Ｂ）は、上側から下側にかけて、緩やかに変化する濃度プロファイルである。また、図８（Ｃ）は、上側および下側に不純物濃度が一定の領域があり、その間で不純物濃度が変化する領域を有した濃度プロファイルである。
【００８８】
なお、図８（Ａ）、（Ｂ）、（Ｃ）に示した不純物の濃度プロファイルは一例であり、これに限らない。また、図８（Ａ）、（Ｂ）、（Ｃ）は相対的な濃度プロファイルを示す図であり、絶対的な濃度プロファイルを示す図ではない。また、図８（Ａ）、（Ｂ）、（Ｃ）のいずれかを組み合わせた濃度プロファイルであってもよい。また、上側の不純物濃度が高く、下側の不純物濃度が低い濃度プロファイルであれば、極大値を有していてもよい。
【００８９】
このように、上側の不純物濃度が高く、下側の不純物濃度が低い濃度プロファイルを有する半導体層を用いれば、実施の形態１で示した二層の半導体層（第３のシリコン半導体層１３０および第４のシリコン半導体層１４０）を一層の半導体層で置き換えることができる。すなわち、上側の不純物濃度が高い領域は、実施の形態１に示したｎ＋型半導体層、下側の不純物濃度が低い領域は、実施の形態１に示したｎ−型半導体層として作用させることができる。
【００９０】
つまり、本実施の形態における光電変換装置の第２のシリコン半導体層２２０は、不純物による局在順位の少ないｎ−型半導体領域が結晶性シリコン基板２００と接することにより該結晶性シリコン基板表面の欠陥を低減するように作用し、ｎ＋型半導体領域は、ＢＳＦ層として作用する。
【００９１】
したがって、本実施の形態における光電変換装置は、実施の形態１に示した緩やかな接合を有する光電変換装置と実質的に同様な構成ということができる。
【００９２】
本実施の形態における光電変換装置は、第１のシリコン半導体層２１０および第２のシリコン半導体層２２０を除いては、実施の形態１に示した光電変換装置の作製方法を参照することで作製することができる。
【００９３】
第１のシリコン半導体層２１０は、プラズマＣＶＤ法を用いて形成することができ、膜厚は３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第３のシリコン半導体層１３０はｎ型の非晶質シリコンであり、膜厚は１０ｎｍとする。
【００９４】
例えば、第３のシリコン半導体層１３０の成膜条件は、反応室にモノシラン：水素ベースのホスフィン（０．５％）を１：０．３〜１：１５となるように時間経過とともに流量比率を変化させながら導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下とし、電極間隔を８ｍｍ以上４０ｍｍ以下とし、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上５０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
【００９５】
第２のシリコン半導体層２２０は、プラズマＣＶＤ法を用いて形成することができ、膜厚は３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第２のシリコン半導体層２２０はｎ型の非晶質シリコンであり、膜厚は５ｎｍとする。
【００９６】
例えば、第２のシリコン半導体層２２０の成膜条件は、反応室にモノシラン：水素ベースのジボラン（０．１％）を１：０．０１〜１：２０となるように時間経過とともに流量比率を変化させながら導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下とし、電極間隔を１０ｍｍ以上４０ｍｍ以下とし、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
【００９７】
このようにして第１のシリコン半導体層２１０および第２のシリコン半導体層２２０を形成することで、本発明の一態様である抵抗損失の少ない光電変換装置を作製することができる。
【００９８】
本実施の形態は、他の実施の形態と自由に組み合わすことができる。
【実施例】
【００９９】
本実施例では、ｐ型、ｎ型の各種シリコン半導体層のパッシベーション効果を検証するためのライフタイムの比較評価の結果について説明する。
【０１００】
図９は、ライフタイムを測定するためのサンプルの断面図である。基板３００にはＦＺ法で形成したｎ型単結晶シリコン基板（直径：φ２インチ、板厚：３００μｍ、抵抗率；１０００Ω・ｃｍ以上）を用い、第１のパッシベーション層３１０として、基板３００の一方の面にｉ型、ｐ型、ｎ型の各種シリコン半導体層を用いた。第１のパッシベーション層３１０の膜厚は、全て５ｎｍとした。また、第２のパッシベーション層３２０として、基板３００の他方の面にｉ型のシリコン半導体層を用いた。第２のパッシベーション層３２０の膜厚は、１５ｎｍとした。なお、サンプルは、異なる電気伝導度が得られるように複数作製した。
【０１０１】
上記ｐ型の各種シリコン半導体層は、実施の形態１の作製方法と同様の方法を用い、原料ガス中のホウ素原子とシリコン原子との比率（Ｂ／Ｓｉ）が、０〜０．００３となるようにモノシランとジボランの流量比率を変化させて成膜した。
【０１０２】
また、ｎ型の各種シリコン半導体層は、実施の形態１の作製方法同様の方法を用い、原料ガス中のリン原子とシリコン原子との比率（Ｐ／Ｓｉ）が０〜０．０７となるようにモノシランとホスフィンの流量比率を変化させて成膜した。
【０１０３】
また、ライフタイムの測定には、Ｓｅｍｉｌａｂ社製ライフタイム測定器（ＷＴ−２０００）を用い、マイクロ波光導電減衰法（μ−ＰＣＤ法）で計測を行った。なお、測定は、基板３００面内の２ｍｍピッチマッピング（計５６４点測定）で行い、結果にはその平均値を用いた。
【０１０４】
図１０は、第１のパッシベーション層３１０として、ｉ型およびｐ型のシリコン半導体層を用いたサンプルの暗伝導度とライフタイムとの関係を示すグラフである。ｉ型よりもｐ型のサンプルがライフタイムは高く、かつ、比較的暗伝導度の低いｐ型のサンプルのライフタイムが高いことがわかる。つまり、結晶性シリコン基板表面のパッシベーション層としては、ｉ型のシリコン半導体層よりもｐ−型のシリコン半導体層が適しており、その暗伝導度の範囲は、１×１０−１０Ｓ／ｃｍ〜１×１０−５Ｓ／ｃｍ、好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−６Ｓ／ｃｍ、さらに好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−７Ｓ／ｃｍであるといえる。
【０１０５】
また、図１１は、第１のパッシベーション層３１０として、ｉ型およびｎ型のシリコン半導体層を用いたサンプルの暗伝導度とライフタイムとの関係を示すグラフである。ｉ型よりも比較的暗伝導度の低いｐ型のサンプルのライフタイムが高いことがわかる。また、比較的暗伝導度の高いｎ型のサンプルのライフタイムは、ｉ型のサンプルよりも悪くなる。つまり、結晶性シリコン基板表面のパッシベーション層としては、ｉ型のシリコン半導体層よりもｎ−型が適しており、その暗伝導度の範囲は、１×１０−１０Ｓ／ｃｍ〜１×１０−５Ｓ／ｃｍ、好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−６Ｓ／ｃｍ、さらに好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−７Ｓ／ｃｍであるといえる。
【０１０６】
以上の結果により、結晶性シリコン基板表面のパッシベーション層としては、ｉ型よりもｐ−型またはｎ−型の導電型を有するシリコン半導体層が適することが判明した。
【０１０７】
本実施例は、他の実施の形態と自由に組み合わすことができる。
【符号の説明】
【０１０８】
１００    結晶性シリコン基板
１１０    第１のシリコン半導体層
１２０    第２のシリコン半導体層
１３０    第３のシリコン半導体層
１４０    第４のシリコン半導体層
１５０    透光性導電膜
１７０    第１の電極
１８０    透光性導電膜
１９０    第２の電極
２００    結晶性シリコン基板
２１０    第１のシリコン半導体層
２２０    第２のシリコン半導体層
２５０    透光性導電膜
２７０    第１の電極
２８０    透光性導電膜
２９０    第２の電極
３００    基板
３１０    第１のパッシベーション層
３２０    第２のパッシベーション層
【図１】
2013077685.tif 000003
【図２】
2013077685.tif 000004
【図３】
2013077685.tif 000005
【図４】
2013077685.tif 000006
【図５】
2013077685.tif 000007
【図６】
2013077685.tif 000008
【図７】
2013077685.tif 000009
【図８】
2013077685.tif 000010
【図９】
2013077685.tif 000011
【図１０】
2013077685.tif 000012
【図１１】
2013077685.tif 000013