(57)【要約】【課題】オン抵抗と配線間容量の積をより小さくすることが可能なスイッチ回路を提供する。【解決手段】スイッチ回路は、第３の配線層に設けられ、第２の方向に延在し、第７のビア配線の他端に接続されたソース配線を備える。スイッチ回路は、第３の配線層に設けられ、ソース配線に隣接して第２の方向に延在し、第８のビア配線の他端および第９のビア配線の他端に接続されたドレイン配線を備える。  第４の配線は、ドレイン配線に対向する領域には位置しておらず、第５および第６の配線は、ソース配線に対向する領域には位置していない。【選択図】図１
2013247278.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板にゲート絶縁膜を介して設けられ、第１の方向に延在する第１のゲート電極と、
前記半導体基板にゲート絶縁膜を介して設けられ、前記第１の方向に延在する第２のゲート電極と、
一端が、第２の方向において前記第１ゲート電極および前記第２のゲート電極に隣接するソース領域に接続された第１のビア配線と、
一端が、前記第１のゲート電極に対して前記ソース領域とは反対側に隣接する第１のドレイン領域に接続された第２のビア配線と、
一端が、前記第２のゲート電極に対して前記ソース領域とは反対側に隣接する第２のドレイン領域に接続された第３のビア配線と、
第１の配線層に設けられ、前記第１の方向に延在し、前記第１のビア配線の他端に接続された第１の配線と、
前記第１の配線層に設けられ、前記第２のビア配線の他端に接続され、前記第１の方向に延在する第２の配線と、
前記第１の配線層に設けられ、前記第３のビア配線の他端に接続され、前記第１の方向に延在する第３の配線と、
一端が前記第１の配線に接続された第４のビア配線と、
一端が前記第２の配線に接続された第５のビア配線と、
一端が前記第３の配線に接続された第６のビア配線と、
第２の配線層に設けられ、前記第１の方向に延在し、前記第４のビア配線の他端に接続された第４の配線と、
前記第２の配線層に設けられ、前記第１の方向に延在し、前記第５のビア配線の他端に接続された第５の配線と、
前記第２の配線層に設けられ、前記第１の方向に延在し、前記第６のビア配線の他端に接続された第６の配線と、
一端が前記第４の配線に接続された第７のビア配線と、
一端が前記第５の配線に接続された第８のビア配線と、
一端が前記第６の配線に接続された第９のビア配線と、
第３の配線層に設けられ、前記第２の方向に延在し、前記第７のビア配線の他端に接続されたソース配線と、
前記第３の配線層に設けられ、前記ソース配線に隣接して前記第２の方向に延在し、前記第８のビア配線の他端および前記第９のビア配線の他端に接続されたドレイン配線と、を備え、
前記第４の配線は、前記ドレイン配線に対向する領域には位置しておらず、
前記第５および第６の配線は、前記ソース配線に対向する領域には位置していないことを特徴とするスイッチ回路。
【請求項２】
前記第１の方向と前記第２の方向とは、略直交していることを特徴とする請求項１に記載のスイッチ回路。
【請求項３】
前記第４の配線は、前記ソース配線に対向する領域にのみ位置し、
前記第５および第６の配線は、前記ドレイン配線に対向する領域にのみ位置していることを特徴とする請求項１または２に記載のスイッチ回路。
【請求項４】
前記第４の配線の前記第１の方向の長さは、前記ソース配線の前記第１の方向の幅と等しく、
前記第５および第６の配線の前記第１の方向の長さは、前記ドレイン配線の前記第１の方向の幅と等しいことを特徴とする請求項３に記載のスイッチ回路。
【請求項５】
前記ソース配線の前記第１の方向の幅は、前記ドレイン配線の前記第１の方向の幅と等しいことを特徴とする請求項１に記載のスイッチ回路。
【請求項６】
前記第１ないし第６の配線、前記ソース配線、および、前記ドレイン配線は、金属配線であることを特徴とする請求項１ないし５のいずれか一項に記載のスイッチ回路。
【請求項７】
前記第１のゲート電極と前記第２のゲート電極とは、電気的に接続されていることを特徴とする請求項１に記載のスイッチ回路。
【請求項８】
一端が前記ソース配線に接続された第１０のビア配線と、
一端が前記ドレイン配線に接続された第１１のビア配線と、
第４の配線層に設けられ、前記第１０のビア配線の他端に接続された第１の追加配線と、
前記第４の配線層に設けられ、前記第２の方向において前記第１の追加配線に隣接して延在し、前記第１１のビア配線に接続された第２の追加配線と、をさらに備えることを特徴とする請求項１に記載のスイッチ回路。
【請求項９】
前記第１の追加配線は、前記ソース配線と同じ平面形状を有し、
前記第２の追加配線は、前記ドレイン配線と同じ平面形状を有することを特徴とする請求項８に記載のスイッチ回路。
【請求項１０】
前記第１および第２の追加配線は、前記第１の方向に延在していることを特徴とする請求項８に記載のスイッチ回路。
【請求項１１】
前記半導体基板にゲート絶縁膜を介して設けられ、前記第１の方向に延在し、前記第２の方向において前記ソース領域と前記第１のドレイン領域との間で前記第１のゲート電極に隣接する第３のゲート電極と、
前記半導体基板にゲート絶縁膜を介して設けられ、前記第１の方向に延在し、前記第２の方向において前記ソース領域と前記第２のドレイン領域との間で前記第２のゲート電極に隣接する前記第１の方向に延在する第４のゲート電極と、をさらに備えることを特徴とする請求項１に記載のスイッチ回路。
【請求項１２】
前記第３のゲート電極と前記第４のゲート電極とは、電気的に接続されていることを特徴とする請求項１１に記載のスイッチ回路。
【請求項１３】
前記第１ないし第９のビア配線、前記第４ないし第６の配線、前記ソース配線、および、前記ドレイン配線を含む単位が、前記第１の方向に複数個並んで配置されていることを特徴とする請求項１に記載のスイッチ回路。
【請求項１４】
前記第３の配線層に設けられ、前記第１の方向に延在し、前記ソース配線の一端に接続された第１の母線と、
前記第１の母線との間に前記ソース配線および前記ドレイン配線が位置するように前記第３の配線層に設けられ、前記第１の方向に延在し、前記ドレイン配線の一端に接続された第２の母線と、をさらに備えることを特徴とする請求項１３に記載のスイッチ回路。
【請求項１５】
前記ソース配線が前記ソース領域および前記第１、第２のドレイン領域が形成された活性領域の端部に近接する場合、前記ソース配線の前記第１の方向の幅は、前記ドレイン配線の前記第１の方向の幅の半分であることを特徴とする請求項４に記載のスイッチ回路。
【請求項１６】
前記ドレイン配線が前記ソース領域および前記第１、第２のドレイン領域が形成された活性領域の端部に近接する場合、前記ドレイン配線の前記第１の方向の幅は、前記ソース配線の前記第１の方向の幅の半分であることを特徴とする請求項４に記載のスイッチ回路。
【請求項１７】
前記半導体基板は、ＳＯＩ基板であることを特徴とする請求項１ないし１６のいずれか一項に記載のスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
スイッチ回路に関する。
【背景技術】
【０００２】
スイッチ回路の性能は、オン抵抗と配線間容量で表現され、このオン抵抗と配線間容量との積が重要な指標となる。
【０００３】
例えば、スイッチ回路をＭＯＳＦＥＴで構成している場合、そのプロセスでオン抵抗、配線間容量のベース値は決まる。ＭＯＳＦＥＴ上の配線によるオン抵抗および配線間容量の影響も無視できない。特に、配線間容量は、プロセス微細化が進むほど配線が接近するので、増加傾向にある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００８−５０３８９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
オン抵抗と配線間容量の積をより小さくすることが可能なスイッチ回路を提供する。
【課題を解決するための手段】
【０００６】
実施形態に従ったスイッチ回路は、半導体基板を備える。スイッチ回路は、前記半導体基板上にゲート絶縁膜を介して設けられ、第１の方向に延在する第１のゲート電極を備える。スイッチ回路は、前記半導体基板上にゲート絶縁膜を介して設けられ、前記第１の方向に延在する第２のゲート電極を備える。スイッチ回路は、一端が、前記第１ゲート電極および前記第２のゲート電極に第２の方向に隣接する前記半導体基板のソース領域に、接続された第１のビア配線を備える。スイッチ回路は、一端が、前記ソース領域とは反対側で前記第１のゲート電極に前記第２の方向に隣接する前記半導体基板の第１のドレイン領域に、接続された第２のビア配線を備える。スイッチ回路は、一端が、前記ソース領域とは反対側で前記第２のゲート電極に前記第２の方向に隣接する前記半導体基板の第２のドレイン領域に、接続された第３のビア配線を備える。スイッチ回路は、前記半導体基板より上方の第１の配線層に設けられ、前記第１の方向に延在し、前記第１のビア配線の他端に接続された第１の配線を備える。スイッチ回路は、前記第１の配線層に設けられ、前記第２のビア配線の他端に接続され、前記第１の方向に延在する第２の配線を備える。スイッチ回路は、前記第１の配線層に設けられ、前記第３のビア配線の他端に接続され、前記第１の方向に延在する第３の配線を備える。スイッチ回路は、一端が前記第１の配線に接続された第４のビア配線を備える。スイッチ回路は、一端が前記第２の配線に接続された第５のビア配線を備える。スイッチ回路は、一端が前記第３の配線に接続された第６のビア配線を備える。スイッチ回路は、前記第１の配線層より上方の第２の配線層に設けられ、前記第１の方向に延在し、前記第４のビア配線の他端に接続された第４の配線を備える。スイッチ回路は、前記第２の配線層に設けられ、前記第１の方向に延在し、前記第５のビア配線の他端に接続された第５の配線を備える。スイッチ回路は、前記第２の配線層に設けられ、前記第１の方向に延在し、前記第６のビア配線の他端に接続された第６の配線を備える。スイッチ回路は、一端が前記第４の配線に接続された第７のビア配線を備える。スイッチ回路は、一端が前記第５の配線に接続された第８のビア配線を備える。スイッチ回路は、一端が前記第６の配線に接続された第９のビア配線を備える。スイッチ回路は、前記第２の配線層より上方の第３の配線層に設けられ、前記第２の方向に延在し、前記第７のビア配線の他端に接続されたソース配線を備える。スイッチ回路は、前記第３の配線層に設けられ、前記ソース配線に隣接して前記第２の方向に延在し、前記第８のビア配線の他端および前記第９のビア配線の他端に接続されたドレイン配線を備える。
【０００７】
前記第４の配線は、前記ドレイン配線に対向する領域には位置しておらず、前記第５および第６の配線は、前記ソース配線に対向する領域には位置していない。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係るスイッチ回路１００のレイアウト構成の一例を示す平面図である。
【図２】図２は、図１の第２の方向ＹのＺ１−Ｚ１線に沿った断面の一例を示す断面図である。
【図３】図３は、図１の第２の方向ＹのＺ２−Ｚ２線に沿った断面の一例を示す断面図である。
【図４】図４は、第２の実施形態に係るスイッチ回路２００のレイアウト構成の一例を示す平面図である。
【図５】図５は、図４の第２の方向ＹのＺ１−Ｚ１線に沿った断面の一例を示す断面図である。
【図６】図６は、図４の第２の方向ＹのＺ２−Ｚ２線に沿った断面の一例を示す断面図である。
【図７】図７は、第３の実施形態に係るスイッチ回路３００のレイアウト構成の一例を示す平面図である。
【図８】図８は、図７の第２の方向ＹのＺ１−Ｚ１線に沿った断面の一例を示す断面図である。
【図９】図９は、図７の第２の方向ＹのＺ２−Ｚ２線に沿った断面の一例を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について図面に基づいて説明する。
【第１の実施形態】
【００１０】
図１は、第１の実施形態に係るスイッチ回路１００のレイアウト構成の一例を示す平面図である。また、図２は、図１の第２の方向ＹのＺ１−Ｚ１線に沿った断面の一例を示す断面図である。また、図３は、図１の第２の方向ＹのＺ２−Ｚ２線に沿った断面の一例を示す断面図である。
【００１１】
なお、図１において、図２、図３に示すソース領域Ｓ、第１、第２のドレイン領域Ｄ１、Ｄ２、ゲート絶縁膜ｉ、第１ないし第３のビア配線Ｖ１〜Ｖ３、第１、第２の追加配線ＡＬ１、ＡＬ２、第１０、第１１のビア配線ＡＶ１、ＡＶ２に関しては、簡単のため、図示していない。
【００１２】
図１ないし図３に示すように、スイッチ回路１００は、半導体基板１と、ゲート絶縁膜ｉと、第１のゲート電極Ｇ１と、第２のゲート電極Ｇ２と、第１の配線Ｌ１と、第２の配線Ｌ２と、第３の配線Ｌ３と、第４の配線Ｌ４と、第５の配線Ｌ５と、第６の配線Ｌ６と、第７の配線Ｌ７と、第８の配線Ｌ８と、第９の配線Ｌ９と、第１のビア配線Ｖ１と、第２のビア配線Ｖ２と、第３のビア配線Ｖ３と、第４のビア配線Ｖ４と、第５のビア配線Ｖ５と、第６のビア配線Ｖ６と、第７のビア配線Ｖ７と、第８のビア配線Ｖ８と、第９のビア配線Ｖ９と、ソース配線ＳＬと、ドレイン配線ＤＬと、第１０のビア配線ＡＶ１と、第１１のビア配線ＡＶ２と、第１の追加配線ＡＬ１と、第２の追加配線ＡＬ２と、第１の母線ＢＬ１と、第２の母線ＢＬ２と、を備える。
【００１３】
なお、スイッチ回路１００の上記各構成の間は、例えば、層間絶縁膜（図示せず）で満たされている。
【００１４】
半導体基板１は、例えば、ＳＯＩ基板である。この半導体基板１には、ソース領域Ｓおよび第１、第２のドレイン領域Ｄ１、Ｄ２が形成された活性領域ＡＡが形成されている。この活性領域ＡＡは、図示しない素子分離絶縁膜により第１の方向Ｘと第２の方向Ｙに区画されている。なお、第１の方向Ｘと第２の方向Ｙとは、例えば、略直交している。
【００１５】
第１のゲート電極Ｇ１は、半導体基板１上にゲート絶縁膜ｉを介して設けられ、第１の方向Ｘに延在している。
【００１６】
第２のゲート電極Ｇ２は、半導体基板１上にゲート絶縁膜ｉを介して設けられ、第１の方向Ｘに延在している。
【００１７】
なお、第１のゲート電極Ｇ１は、ビア配線ＶＧを介して、ゲート配線ＬＧ１に接続されている。また、第２のゲート電極Ｇ２は、ビア配線ＶＧを介して、ゲート配線ＬＧ２に接続されている。すなわち、第１のゲート電極Ｇ１と第２のゲート電極Ｇ２とは、電気的に接続されている。
【００１８】
また、第１のビア配線Ｖ１は、下部（一端）が、第２の方向Ｙにおいて第１ゲート電極Ｇ１および第２のゲート電極Ｇ２に隣接する半導体基板１のソース領域Ｓに接続されている。
【００１９】
第２のビア配線Ｖ２は、下部（一端）が、第２の方向Ｙにおいて第１のゲート電極Ｇ１に対してソース領域Ｓとは反対側に隣接する半導体基板１の第１のドレイン領域Ｄ１に接続されている。
【００２０】
第３のビア配線Ｖ３は、下部（一端）が、第２の方向Ｙにおいて第２のゲート電極Ｇ２に対してソース領域Ｓとは反対側に隣接する半導体基板１の第２のドレイン領域Ｄ２に接続されている。
【００２１】
なお、例えば、半導体基板１と、ソース領域Ｓと、第１のドレイン領域Ｄ１と、ゲート絶縁膜ｉと、第１のゲート電極Ｇ１は、ＭＯＳＦＥＴを構成する。
【００２２】
同様に、例えば、半導体基板１と、ソース領域Ｓと、第２のドレイン領域Ｄ２と、ゲート絶縁膜ｉと、第２のゲート電極Ｇ２は、ＭＯＳＦＥＴを構成する。
【００２３】
したがって、第１の方向Ｘは、ＭＯＳＦＥＴのチャネル幅方向に対応し、第２の方向Ｙは、ＭＯＳＦＥＴのチャネル長方向に対応する。
【００２４】
また、第１の配線Ｌ１は、半導体基板１より上方の第１の配線層Ｍ１に設けられ、第１の方向Ｘに延在し、下面が第１のビア配線Ｖ１の上部（他端）に接続されている。
【００２５】
第２の配線Ｌ２は、第１の配線層Ｍ１に設けられ、下面が第２のビア配線Ｖ２の上部（他端）に接続され、第１の方向Ｘに延在している。
【００２６】
第３の配線Ｌ３は、第１の配線層Ｍ１に設けられ、下面が第３のビア配線Ｖ３の上部（他端）に接続され、第１の方向Ｘに延在している。
【００２７】
また、第４のビア配線Ｖ４は、下部（一端）が第１の配線Ｌ１の上面に接続されている。
【００２８】
第５のビア配線Ｖ５は、下部（一端）が第２の配線Ｌ２の上面に接続されている。
【００２９】
第６のビア配線Ｖ６は、下部（一端）が第３の配線Ｌ３の上面に接続されている。
【００３０】
また、第４の配線Ｌ４は、第１の配線層Ｍ１より上方の第２の配線層Ｍ２に設けられ、第１の方向Ｘに延在し、下面が第４のビア配線Ｖ４の上部（他端）に接続されている。
【００３１】
第５の配線Ｌ５は、第２の配線層Ｍ２に設けられ、第１の方向Ｘに延在し、下面が第５のビア配線Ｖ５の上部（他端）に接続されている。
【００３２】
第６の配線Ｌ６は、第２の配線層Ｍ２に設けられ、第１の方向Ｘに延在し、下面が第６のビア配線Ｖ６の上部（他端）に接続されている。
【００３３】
なお、第１ないし第６の配線Ｌ１〜Ｌ６は、例えば、金属配線である。
【００３４】
また、第７のビア配線Ｖ７は、下部（一端）が第４の配線Ｌ４の上面に接続されている。
【００３５】
第８のビア配線Ｖ８は、下部（一端）が第５の配線Ｌ５の上面に接続されている。
【００３６】
第９のビア配線Ｖ９は、下部（一端）が第６の配線Ｌ６の上面に接続されている。
【００３７】
また、ソース配線ＳＬは、第２の配線層Ｍ２より上方の第３の配線層Ｍ３に設けられ、第２の方向Ｙに延在し、下面が第７のビア配線Ｖ７の上部（他端）に接続されている（図１、図３）。
【００３８】
ドレイン配線ＤＬは、第３の配線層Ｍ３に設けられ、ソース配線ＳＬに隣接して第２の方向Ｙに延在し、下面が第８のビア配線Ｖ８の上部（他端）および第９のビア配線Ｖ９の上部（他端）に接続されている（図１、図２）。
【００３９】
なお、ソース配線ＳＬ、ドレイン配線ＤＬは、例えば、金属配線である。
【００４０】
また、例えば、図１に示すように、活性領域ＡＡの中央付近で隣接するソース配線ＳＬとドレイン配線ＤＬとに関して、ソース配線ＳＬの第１の方向Ｘの幅は、ドレイン配線ＤＬの第１の方向Ｘの幅と等しい。
【００４１】
さらに、例えば、図１に示すように、ソース配線ＳＬが半導体基板１のソース領域Ｓおよび第１、第２のドレイン領域Ｄ１、Ｄ２が形成された活性領域ＡＡの端部に近接する場合（図１の上側のソース配線ＳＬとドレイン配線ＤＬの組み合わせの場合）、ソース配線ＳＬの第１の方向Ｘの幅は、ドレイン配線ＤＬの第１の方向Ｘの幅の半分である。
【００４２】
同様に、ドレイン配線ＤＬが半導体基板１のソース領域Ｓおよび第１、第２のドレイン領域Ｄ１、Ｄ２が形成された活性領域ＡＡの端部に近接する場合（図１の下側のソース配線ＳＬとドレイン配線ＤＬの組み合わせの場合）、ドレイン配線ＤＬの第１の方向Ｘの幅は、ソース配線ＳＬの第１の方向Ｘの幅の半分である。
【００４３】
これらのようにしてソース配線ＳＬとドレイン配線ＤＬの幅を規定することにより、これらのソース配線ＳＬとドレイン配線ＤＬに接続されたＭＯＳＦＥＴの構成のバランスが均一になる。すなわち、各ＭＯＳＦＥＴの特性が等しくなる。
【００４４】
これにより、例えば、各第１のゲート電極Ｇ１に均一に電流が流れるので、ＭＯＳトランジスタのオン抵抗を下げることができる。すなわち、スイッチ回路１００のスイッチ性能を向上することができる。
【００４５】
さらに、各配線層に流れる電流の粗密が均一化されるので、スイッチ回路１００に入力可能な電流、電力をより大きくすることができる。
【００４６】
また、第４の配線Ｌ４は、ドレイン配線ＤＬの下方の領域（ドレイン配線ＤＬに対向する領域）には位置していない（図１、図２）。
【００４７】
特に、第４の配線Ｌ４は、例えば、図１、図３に示すように、ソース配線ＳＬの下方の領域（ソース配線ＳＬに対向する領域）にのみ位置している。
【００４８】
この第４の配線Ｌ４の第１の方向Ｘの長さは、例えば、図１に示すように、ソース配線ＳＬの第１の方向Ｘの幅と等しい。
【００４９】
さらに、第５および第６の配線Ｌ５、Ｌ６は、ソース配線ＳＬの下方の領域（ソース配線ＳＬに対向する領域）には位置していない（図１、図３）。
【００５０】
特に、第５および第６の配線Ｌ５、Ｌ６は、例えば、図１、図２に示すように、ドレイン配線ＤＬの下方の領域（ドレイン配線ＤＬに対向する領域）にのみ位置している。
【００５１】
この第５および第６の配線Ｌ５、Ｌ６の第１の方向Ｘの長さは、例えば、図１に示すように、ドレイン配線ＤＬの第１の方向Ｘの幅と等しい。
【００５２】
また、第１の母線ＢＬ１は、第３の配線層Ｍ３に設けられ、第１の方向Ｘに延在し、ソース配線ＳＬの一端に接続されている。
【００５３】
第２の母線ＢＬ２は、第１の母線ＢＬ２との間に、ソース配線ＳＬ、およびドレイン配線ＤＬが位置するように第３の配線層Ｍ３に設けられている。この第２の母線ＢＬ２は、第１の方向Ｘに延在し、ドレイン配線ＤＬの一端に接続されている。
【００５４】
なお、第１、第２の母線ＢＬ１、ＢＬ２は、例えば、金属配線である。
【００５５】
また、第１０のビア配線ＡＶ１は、例えば、図３に示すように、下部（一端）がソース配線ＳＬの上面に接続されている。
【００５６】
また、第１１のビア配線ＡＶ２は、例えば、図２に示すように、下部（一端）がドレイン配線ＤＬの上面に接続されている。
【００５７】
また、図３に示すように、第１の追加配線ＡＬ１は、第３の配線層Ｍ３より上方の第４の配線層Ｍ４に設けられ、下面が第１０のビア配線ＡＶ１の上部（他端）に接続されている。
【００５８】
この第１の追加配線ＡＬ１は、例えば、ソース配線ＳＬと同じ平面形状を有する。
【００５９】
また、図２に示すように、第２の追加配線ＡＬ２は、第４の配線層Ｍ４に設けられ、第２の方向Ｙにおいて第１の追加配線ＡＬ１に隣接して延在し、下面が第１１のビア配線ＡＶ２に接続されている。
【００６０】
なお、第１、第２の追加配線ＡＬ１、ＡＬ２は、例えば、金属配線である。
【００６１】
これらの第１、第２の追加配線ＡＬ１、ＡＬ２により、スイッチ回路１００のオン抵抗を低減することができる。
【００６２】
この第２の追加配線ＡＬ２は、例えば、ドレイン配線ＤＬと同じ平面形状を有する。
【００６３】
特に、図１に示すように、第１ないし第９のビア配線Ｖ１〜Ｖ９、第４ないし第６の配線Ｌ４〜Ｌ６、ソース配線ＳＬ、および、ドレイン配線ＤＬを含む単位が、第１の方向Ｘに複数個（図１の例では２個）並んで配置されている。
【００６４】
これにより、第１の配線層Ｍ１にかかる電流負荷を低減することができる。
【００６５】
したがって、既述のように、第２の配線層Ｍ２の第４ないし第６の配線Ｌ４〜Ｌ６は、櫛形構造にする必要がなく、必要部分のみに配置される。
【００６６】
すなわち、第２の配線層Ｍ２の配線間隔が大きくなるので、配線間容量が大幅に低減される。さらに、第３の配線層Ｍ３の配線の幅を調整することにより、オン抵抗の低減も可能となる。
【００６７】
以上のように、本実施形態に係るスイッチ回路によれば、オン抵抗と配線間容量の積をより小さくすることができる。
【第２の実施形態】
【００６８】
既述の第１の実施形態では、ソース配線（ドレイン配線）と第１の追加配線（第２の追加配線）とが平行である構成の一例について説明した。
【００６９】
本第２の実施形態では、ソース配線（ドレイン配線）と第１の追加配線（第２の追加配線）とが直交する構成の一例について説明する。
【００７０】
図４は、第２の実施形態に係るスイッチ回路２００のレイアウト構成の一例を示す平面図である。また、図５は、図４の第２の方向ＹのＺ１−Ｚ１線に沿った断面の一例を示す断面図である。また、図６は、図４の第２の方向ＹのＺ２−Ｚ２線に沿った断面の一例を示す断面図である。
【００７１】
なお、図４ないし図６において、図１ないし図３の符号と同じ符号は、第１の実施形態と同様の構成を示す。また、図４において、図５、図６に示すソース領域Ｓ、第１、第２のドレイン領域Ｄ１、Ｄ２、ゲート絶縁膜ｉ、第１ないし第３のビア配線Ｖ１〜Ｖ３に関しては、簡単のため、図示していない。
【００７２】
図４ないし図６に示すように、スイッチ回路２００は、第１の実施形態のスイッチ回路１００と比較して、第１の追加母線ＢＡＬ１と、第２の追加母線ＢＡＬ２と、をさらに備える。
【００７３】
第１の追加母線ＢＡＬ１は、第４の配線層Ｍ４に設けられ、第２の方向Ｙに延在している。そして、各第１の追加配線ＡＬ１は、この第１の追加母線ＢＡＬ１に接続されている。
【００７４】
第２の追加母線ＢＡＬ２は、第４の配線層Ｍ４に設けられ、第２の方向Ｙに延在している。そして、各第２の追加配線ＡＬ２は、この第２の追加母線ＢＡＬ２に接続されている。
【００７５】
このスイッチ回路２００において、各第１および第２の追加配線ＡＬ１、ＡＬ２は、第１の方向Ｘに延在している。
【００７６】
すなわち、第４の配線層Ｍ４の配線は、櫛形の構成を有する。そして、ソース配線ＳＬ（ドレイン配線ＤＬ）と第１の追加配線ＡＬ１（第２の追加配線ＡＬ２）とが直交している。
【００７７】
本実施形態において、多層配線プロセスであれば、適宜櫛型の配線間を空けた状態で上に積み重ねることで、オン抵抗と配線間容量の積を最少化することができる。
【００７８】
スイッチ回路２００のその他の構成・機能は、第１の実施形態のスイッチ回路１００と同様である。
【００７９】
すなわち、本実施形態に係るスイッチ回路によれば、第１の実施形態と同様に、オン抵抗と配線間容量の積をより小さくすることができる。
【第３の実施形態】
【００８０】
この第３の実施形態では、ＭＯＳＦＥＴがダブルゲート構造を有する構成の一例について説明する。
【００８１】
図７は、第３の実施形態に係るスイッチ回路３００のレイアウト構成の一例を示す平面図である。また、図８は、図７の第２の方向ＹのＺ１−Ｚ１線に沿った断面の一例を示す断面図である。また、図９は、図７の第２の方向ＹのＺ２−Ｚ２線に沿った断面の一例を示す断面図である。
【００８２】
なお、図７ないし図９において、図１ないし図３の符号と同じ符号は、第１の実施形態と同様の構成を示す。また、図７において、図８、図９に示すソース領域Ｓ、第１、第２のドレイン領域Ｄ１、Ｄ２、ゲート絶縁膜ｉ、第１ないし第３のビア配線Ｖ１〜Ｖ３、第１、第２の追加配線ＡＬ１、ＡＬ２、第１０、第１１のビア配線ＡＶ１、ＡＶ２に関しては、簡単のため、図示していない。
【００８３】
図７ないし図９に示すように、このスイッチ回路３００は、第１の実施形態のスイッチ回路１００と比較して、第３のゲート電極Ｇ３と、第４のゲート電極Ｇ４と、ゲート配線ＬＧ２と、配線Ｌｘと、ビア配線Ｖｘと、をさらに備える。
【００８４】
第３のゲート電極Ｇ３は、半導体基板１上にゲート絶縁膜ｉを介して設けられ、第１の方向Ｘに延在し、第２の方向Ｙにおいてソース領域Ｓと第１のドレイン領域Ｄ１との間で第１のゲート電極Ｇ１に隣接する。
【００８５】
第４のゲート電極Ｇ４は、半導体基板１上にゲート絶縁膜ｉを介して設けられ、第１の方向Ｘに延在し、第２の方向Ｙにおいてソース領域Ｓと第２のドレイン領域Ｄ２との間で第２のゲート電極Ｇ２に隣接する第１の方向Ｘに延在する。
【００８６】
なお、第３のゲート電極Ｇ３は、ビア配線ＶＧを介して、ゲート配線ＬＧ２に接続されている。また、第４のゲート電極Ｇ４は、ビア配線ＶＧを介して、ゲート配線ＬＧ２に接続されている。すなわち、第３のゲート電極Ｇ３と第４のゲート電極Ｇ４とは、電気的に接続されている。
【００８７】
このように、ダブルゲート化されたスイッチ回路３００においても、第１の実施形態と同様の多重化により、配線間容量の低減ができる。
【００８８】
なお、半導体基板１がＳＯＩ基板の場合、図７に示すように、配線Ｌｘがビア配線Ｖｘを介して半導体基板１の活性領域ＡＡに電気的に接続される。この配線Ｌｘには、所定の電圧が印加され、または、電圧が出力される。
【００８９】
このスイッチ回路３００のその他の構成・機能は、第１の実施形態のスイッチ回路１と同様である。
【００９０】
すなわち、本実施形態に係るスイッチ回路によれば、第１の実施形態と同様に、オン抵抗と配線間容量の積をより小さくすることができる。
【００９１】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【００９２】
１００、２００、３００  スイッチ回路  
Ｇ１、Ｇ２  第１、第２のゲート電極  
Ｌ１〜Ｌ９  第１ないし第９の配線  
Ｖ１〜Ｖ９  第１〜第９のビア配線  
ＳＬ  ソース配線  
ＤＬ  ドレイン配線  
ＡＶ１、ＡＶ２  第１０、第１１のビア配線  
ＡＬ１、ＡＬ２  第１、第２の追加配線  
ＢＬ１、ＢＬ２  第１、第２の母線  
【図１】
2013247278.tif 000003
【図２】
2013247278.tif 000004
【図３】
2013247278.tif 000005
【図４】
2013247278.tif 000006
【図５】
2013247278.tif 000007
【図６】
2013247278.tif 000008
【図７】
2013247278.tif 000009
【図８】
2013247278.tif 000010
【図９】
2013247278.tif 000011