(57)【要約】【課題】  ｐｎ接合ダイオードにおいて、逆回復時間ｔｒｒを短縮するために半導体基板（ｎ型半導体層およびｐ型半導体層）の全体に電子線を照射しライフタイムキラーを形成すると、リーク電流が増加し、逆方向電圧印加時の損失が増える問題があった。【解決手段】  低濃度の一導電型半導体層２と高濃度の逆導電型半導体層５とによりｐｎ接合を形成する工程と、飛程距離のピーク位置が逆導電型半導体層５中に位置するように希ガスイオンを注入または照射して逆導電型半導体層５中に電荷捕獲層７を形成する工程と、逆導電型半導体層５と接続する第１電極８を形成する工程と、一導電型半導体層２と電気的に接続する第２電極１１を形成する工程と、を備える。【選択図】    図１
2013077615.tif 000002
【特許請求の範囲】
【請求項１】
低濃度の一導電型半導体層と高濃度の逆導電型半導体層とによりｐｎ接合を形成する工程と、
飛程距離のピーク位置が前記逆導電型半導体層中に位置するように希ガスイオンを注入または照射して前記逆導電型半導体層中に電荷捕獲層を形成する工程と、
前記逆導電型半導体層と接続する第１電極を形成する工程と、
前記一導電型半導体層と電気的に接続する第２電極を形成する工程と、を具備することを特徴とするダイオードの製造方法。
【請求項２】
前記第１電極は、前記逆導電型半導体層上に金属層を形成し、該金属層と前記逆導電型半導体層とのオーミック接合が可能で且つ前記電荷捕獲層が再結晶化しない温度で合金化熱処理して形成されることを特徴とする請求項１に記載のダイオードの製造方法。
【請求項３】
前記一導電型半導体層上をマスクし、前記逆導電型半導体層表面を露出させて前記希ガスイオンを注入又は照射することを特徴とする請求項１または請求項２に記載のダイオードの製造方法。
【請求項４】
前記電荷捕獲層は、逆方向電圧印加時に前記逆導電型半導体層中に広がる空乏層が到達しない領域に前記希ガスイオンの注入又は照射のピークが形成されることを特徴とする請求項１から請求項３のいずれかに記載のダイオードの製造方法。
【請求項５】
前記電荷捕獲層において、原子間結合の欠陥が形成されること特徴とする請求項１から請求項４のいずれかに記載のダイオードの製造方法。
【請求項６】
前記電荷捕獲層はヘリウムの注入又は照射により格子欠陥が形成されたシリコン層であることを特徴とする請求項１から請求項５のいずれか記載のダイオードの製造方法。
【請求項７】
前記電荷捕獲層はアルゴンのイオン注入又は照射により非晶質状態となったシリコン層であることを特徴とする請求項１から請求項５のいずれかに記載のダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はダイオードの製造方法に係り、特にオフ時の逆回復時間の短縮化とリーク電流の低減を実現するダイオードの製造方法に関する。
【背景技術】
【０００２】
スイッチングタイムを高速化したｐｎ接合ダイオード（Fast  Recovery  Diode：ＦＲＤ）では、基板内に蓄えられた少数キャリアを放出するまでの時間である逆回復時間ｔｒｒを短くする必要がある。
【０００３】
逆回復時間ｔｒｒの短縮する方法の一つに、半導体基板の全体に電子線を照射して、基板内の少数キャリアのライフタイムを制御する（短縮する）方法が知られている（例えば特許文献１参照。）。
【０００４】
図１０は、従来のダイオード（ＦＲＤ）６０の製造方法を説明する断面図である。
【０００５】
まず、図１０（Ａ）を参照して、ｎ＋型シリコン半導体基板５１上にｎ−型半導体層（エピタキシャル層）５２を積層した基板ＳＢを準備し、表面の外周端部にｎ＋型不純物領域５６を形成し、その内側に例えば環状のｐ＋型不純物領域（ガードリング）５７を形成する。その後表面に絶縁膜５４を形成して一部を開口し、絶縁膜５４から露出したｎ−型半導体層５２の表面に高濃度のｐ型不純物をイオン注入および拡散してｐ型半導体層５３を形成する。
【０００６】
次に、図１０（Ｂ）を参照して、基板ＳＢの全面に電子線を照射し、キャリアを制御するための準位を基板ＳＢ全体に形成する。
【０００７】
その後、図１０（Ｃ）の如く、ｐ型半導体層５３の表面には第１電極５５を形成し、ｎ＋型シリコン半導体基板５１の裏面には、全面に第２電極５８を形成する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２６６１０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１０（Ｃ）を参照して、電子線が照射された基板ＳＢには半導体結晶中に格子欠陥（×印）が形成され、これによってｎ−型半導体層５２およびｐ型半導体層５３にはそれぞれ禁制帯の深い（禁制帯の中心付近の）エネルギー位置にそれぞれ局所的な準位が形成される。
【００１０】
このような深い準位によって少数キャリア（ｎ−型半導体層５２では正孔、ｐ型半導体層５３では電子）を捕獲することができるので、ダイオード６０の逆回復時間ｔｒｒを短縮することができる。
【００１１】
しかし、このようなダイオード６０においては、逆方向電圧の印加時に損失が増加する問題があった。
【００１２】
図１１は、図１０（Ｃ）に示す従来構造のダイオード６０に逆方向電圧を印加した状態を示す断面図である。
【００１３】
逆方向電圧印加時には、ｐ型半導体層５３およびｎ−型半導体層５２からそれぞれ少数キャリアが引き抜かれた後、ｐ型半導体層５３からｎ−型半導体層５２に破線の如く空乏層ｄが広がる。
【００１４】
電子線照射によって形成された禁制帯中の深い準位は、少数キャリアを捕獲するため、引き抜き時間の短縮には効果的である。一方、特にｎ−型半導体層５２においては格子欠陥が形成されたシリコン結晶中に空乏層ｄが広がることとなり、その領域（空乏化領域）におけるリーク電流が増加し、逆方向電圧印加時の損失が増加してしまう。
【００１５】
逆回復時間ｔｒｒを短縮する他の方法として、ｐ型半導体層５３の不純物濃度を低減し、ドリフト層となるｎ−型半導体層５２への正孔注入量を減少させることが考えられる。
【００１６】
しかし、ｐ型半導体層５３の不純物濃度を低減すると、当然ながらｎ−型半導体層５２での少数キャリア（正孔）蓄積量が低減するため、伝導度変調効果の減少につながる。従って、定格電流付近での順方向電圧ＶＦが増大する問題がある。
【００１７】
また、いわゆるライフタイムキラーと呼ばれる重金属をｎ−型半導体層５２にドープする方法が知られているが、重金属のドープ量が多すぎても抵抗増加による順方向電圧ＶＦの特性が劣化する。更に、空間電荷中でのリーク電流とライフタイムは反比例の関係にあり、ライフタイムキラーの導入によりライフタイムが短くなると、リーク電流が増加するため、これらの手法にも問題がある。
【課題を解決するための手段】
【００１８】
本発明はかかる課題に鑑みてなされ、低濃度の一導電型半導体層と高濃度の逆導電型半導体層とによりｐｎ接合を形成する工程と、飛程距離のピーク位置が前記逆導電型半導体層中に位置するように希ガスイオンを注入または照射して前記逆導電型半導体層中に電荷捕獲層を形成する工程と、前記逆導電型半導体層と接続する第１電極を形成する工程と、前記一導電型半導体層と電気的に接続する第２電極を形成する工程と、を具備することにより解決するものである。
【発明の効果】
【００１９】
本発明の実施形態によれば、第１に、ダイオードの逆回復時間ｔｒｒを短縮し、且つリーク電流を低減できる。
【００２０】
すなわち、ダイオードを構成するｐ型半導体層およびｎ型半導体層のうち、不純物濃度が高い（空乏層が広がりにくい）一方の半導体層（例えばｐ型半導体層）内に飛程距離のピーク位置が位置するように、すなわちｐ型半導体層の深さ方向の中心付近に注入または照射のピークを合わせて希ガスイオンを照射し、ｐ型半導体層中に少数キャリアを捕獲する電荷捕獲層を設ける。
【００２１】
電荷捕獲層は、例えばヘリウム（Ｈｅ）照射によってシリコン結晶に格子欠陥が形成された層あるいは例えばアルゴン（Ａｒ）のイオン注入によって形成された非晶質状態の層であり、ｎ−型半導体層および電荷捕獲層の周囲のｐ型半導体層の禁制帯中の準位（ドナー準位およびアクセプタ準位）より深い準位、すなわち禁制帯の中央に近いエネルギー位置の準位が形成される。
【００２２】
この深い準位によってｐ型半導体層中の少数キャリアを捕獲できるので、逆方向電圧印加時に、少数キャリアの引き抜きに係る時間を低減でき、ダイオードの逆回復時間ｔｒｒを短縮できる。
【００２３】
また電荷捕獲層は、空乏層が広がりにくい（不純物濃度が高い）ｐ型半導体層中の、空乏層が到達しない領域に形成され、ｎ型半導体層は格子欠陥が（ほとんど）生じていない層、あるいは結晶化した半導体層が維持できるので、逆方向電圧印加時に空乏層が広がった場合でも、空乏化領域におけるリーク電流の発生を抑制できる。
【００２４】
第２に、ダイオードのｐ型半導体層と接続する電極（第１電極）は、金属（例えばアルミニウム（Ａｌ））を蒸着した後、シリコンとのオーミック接合が可能で且つ電荷捕獲層が再結晶化しない温度で合金化熱処理される。これにより、ダイオードの最終構造においても電荷捕獲層では少数キャリアを捕獲する準位が維持できる。
【００２５】
第３に、ｐ型半導体層中（のみ）に電荷捕獲層を形成することで、ｐ型半導体層の少数キャリアである電子を効率的に捕獲できる。本実施形態では空乏化領域のリーク電流を抑えるため、ダイオードのｐｎ接合を形成するｎ型半導体層およびｐ型半導体層のうち空乏層が広がりにくいいずれか一方に電荷捕獲層を設けるものであるが、それがｐ型半導体層である場合には、電正孔に比べて移動度（移動のしやすさを示す量）が小さい電子を捕獲することができる。従って、逆方向電圧印加時に電子の引き抜き時間を短縮できるので、効率的にダイオード全体の逆回復時間ｔｒｒの短縮が図れる。
【００２６】
第４に、電荷捕獲層は、これを形成するためのマスクを別途設けることなく形成できる。つまり、電荷捕獲層は、製造工程中の例えば不純物拡散等の工程で形成される絶縁膜を用い、これから露出したｐ型半導体層の表面にＨｅを照射しまたはＡｒをイオン注入して選択的にｐ型半導体層中のみに形成できる。
【００２７】
また、更に重金属やイオン注入によるライフタイムキラーを採用する必要がないので、リーク電流を押さえることができ、順方向電圧ＶＦの劣化も防げ、低コストも実現する。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態のダイオードを説明するための断面図である。
【図２】本発明の実施形態のダイオードの動作を説明するための断面図である。
【図３】本発明の実施形態のダイオードの製造方法を説明するフロー図である。
【図４】本発明の実施形態のダイオードの製造方法を説明するための断面図である。
【図５】本発明の実施形態のダイオードの製造方法を説明するための断面図である。
【図６】本発明の第１の実施形態のダイオードの製造方法を説明するための断面図である。
【図７】本発明の実施形態のダイオードの製造方法を説明するための断面図である。
【図８】本発明の実施形態のダイオードの製造方法を説明するための断面図である。
【図９】本発明の第２の実施形態のダイオードの製造方法を説明するための断面図である。
【図１０】従来のダイオードを説明するための断面図である。
【図１１】従来のダイオードを説明するための断面図である。
【発明を実施するための形態】
【００２９】
本発明の実施の形態を図１から図９を用いて詳細に説明する。
【００３０】
図１は、本実施形態のダイオード２０を示す断面図である。本実施形態のダイオード２０は、ｎ＋型シリコン半導体基板１と、ｎ型半導体層２と、ｐ型半導体層５と、電荷捕獲層７と、第１電極８と、第２電極１１とから構成され、スイッチングタイムを高速化したｐｎ接合ダイオード（Fast  Recovery  Diode：ＦＲＤ）である。
【００３１】
ダイオード（ＦＲＤ）２０のチップを構成する基板ＳＢは、ｎ＋型シリコン半導体基板１上に、例えばエピタキシャル成長などにより単結晶シリコンのｎ型半導体層２を設けたものである。ｐ型半導体層５は、ｎ型半導体層２表面に例えばｐ型不純物のイオン注入及び拡散により設けられたｐ型不純物領域である。
【００３２】
ダイオード２０は伝導度変調型の素子であり、ｎ型半導体層２に対するｐ型半導体層５の電荷量の割合が、例えば１．５倍〜２．０倍になるように、ｐ型半導体層５の深さと不純物濃度が適切に選択される。
【００３３】
一例として、ｐ型半導体層５の不純物濃度は、ｎ型半導体層２の不純物濃度（例えば２×１０１４ｃｍ−３）より高く、例えば１×１０１８ｃｍ−３程度である。またｐ型半導体層５の基板ＳＢ表面からの深さはＤ１は、例えば７μｍ〜１０μｍである。
【００３４】
電荷捕獲層７は、ｐ型半導体層５中に設けられる。電荷捕獲層７はｐ型半導体層５内に希ガスイオンを選択的に照射又は注入して形成された層であり、より詳細には例えばヘリウム（Ｈｅ）の照射によってシリコン結晶に格子欠陥（×印）が形成された層、あるいは希ガスイオン（例えばアルゴン（Ａｒ））の注入によって非晶質状態となった（アモルファス化した：×印）シリコン層である。
【００３５】
電荷捕獲層７の形成位置は、ｐ型半導体層５の深さＤ１方向の中央付近であり、周辺端部はいずれもｐ型半導体層５の周辺端部に接しないように、すなわちｐ型半導体層５内に埋め込まれるように形成される。
【００３６】
電荷捕獲層７は、ｐ型半導体層５との境界が明確に区画されるものではないが、概略として、ｐ型半導体層５の表面から電荷捕獲層７の上端までの深さＤ２は２μｍ程度、電荷捕獲層７の深さＤ３は４μｍ程度、電荷捕獲層７の下端からｐ型半導体層５の下端までの深さＤ４は２μｍ程度である。
【００３７】
後に詳述するが、希ガスイオンはｐ型半導体層５内にのみ選択的に、すなわちｐ型半導体層５の深さ方向の中央付近にピークを合わせて注入又は照射される。このためｎ型半導体層２のシリコン結晶には潜在的にシリコンに含まれる格子欠陥以外の格子欠陥は形成されず、結晶化した（単結晶の）状態が維持されている。
【００３８】
これを電子構造の観点から説明すると、ｎ型半導体層２は、許容帯（伝導帯）に近い禁制帯中のエネルギー位置に準位（ドナー準位：浅い準位）が形成され、ｐ型半導体層５も許容帯（価電子帯）に近い禁制帯中のエネルギー位置に準位（アクセプタ準位：浅い準位）が形成されている。
【００３９】
これに対し電子捕獲層７は、禁制帯中の中心付近に近いエネルギー位置に局在的に準位が形成されている。つまり電子捕獲層７はｐ型半導体層５のアクセプタ準位よりも深い準位が形成されている。
【００４０】
電荷捕獲層７はこの深い準位によって、ｐ型半導体層５中の少数キャリア（電子）を効率的に捕獲する。
【００４１】
基板ＳＢ表面には絶縁膜（例えば酸化膜）３が設けられ、基板ＳＢの周辺部を残して開口され、開口部からｐ型半導体層５が露出する。
【００４２】
第１電極８は、ｐ型半導体層５上を覆う金属層（例えばアルミニウム（Ａｌ））を所望の形状にパターンニングして設けられ、ｐ型半導体層５と電気的に接続する。後に詳述するが、第１電極８は、金属層を蒸着した後、ｐ型半導体層５とのオーミック接合が可能で且つ電荷捕獲層７が再結晶化しない温度で合金化熱処理される。これにより、ダイオード２０の最終構造においても電荷捕獲層７では少数キャリアを捕獲する準位が維持されている。
【００４３】
第２電極１１は、ｎ＋型シリコン半導体基板１の裏面に設けられた蒸着金属層（例えばチタン（Ｔｉ）−ニッケル（Ｎｉ）−銀（Ａｇ））であり、ｎ＋シリコン半導体基板１およびｎ型半導体層２と電気的に接続する。
【００４４】
基板ＳＢの周辺部の絶縁膜３の下方には、高濃度のｐ型不純物領域（ガードリング）９が配置される。
【００４５】
チップ端部となるｎ型半導体層２の外周端には高濃度のｎ型不純物を拡散したｎ型不純物領域４が設けられ、空乏層のストッパーとして機能する。ｎ型不純物領域４上にはこれとコンタクトする金属層（シールドメタル）１２が設けられる。金属層１２も空乏層のストッパーとして機能する。また、第１電極８の周辺部と金属層１２を覆う絶縁膜（ジャケット膜）１０が設けられる。
【００４６】
図２を参照して、ダイオード２０の動作を説明する。図２（Ａ）は順方向電圧印加時のダイオード２０を示す図であり、図２（Ｂ）は逆方向電圧印加時のダイオード２０を示す図である。
【００４７】
図２（Ａ）を参照して、ダイオード２０は、順方向電圧印加時には、ｐ型半導体層５からｎ型半導体層２に正孔の注入が生じ、ｎ型半導体層２の伝導度が変調されるとともにダイオード２０が導通し、電流が第１電極８から第２電極１１に向かって流れる。
【００４８】
図２（Ｂ）を参照して、逆方向電圧印加時には、ｎ型半導体層２中の少数キャリア（正孔）およびｐ型半導体層５中の少数キャリア（電子）が引き抜かれた後、主に、不純物濃度が低いｎ型半導体層２中に破線の如く空乏層ｄが広がり、耐圧を確保する。
【００４９】
本実施形態ではこの動作中（順方向電圧印加時及び逆方向電圧印加時で空乏層ｄが広がる以前）に、ｐ型半導体層５中の少数キャリア（電子）は電荷捕獲層７に捕獲され、その数がさらに減少する。従って、逆方向電圧印加時の電子の引き抜き時間を短縮でき、これによって逆回復時間ｔｒｒを短縮することができる。
【００５０】
また、ｎ型半導体層２はシリコン結晶中に格子欠陥が（ほとんど）生じておらず、あるいは結晶化した（単結晶の）半導体層の状態が維持されている。したがって、逆方向電圧印加時ｎ型半導体層２中に空乏層ｄが広がった場合でも、ハッチングで示す空乏化領域におけるリーク電流の発生を抑制できる。
【００５１】
空乏層ｄは、不純物濃度がｎ型半導体層２より高いｐ型半導体層５内にもわずかに広がる。本実施形態の電荷捕獲層７はｐ型半導体層５内で、ｐ型半導体層５に広がる空乏層ｄに達しない領域に設けられる。
【００５２】
このように本実施形態では、逆方向電圧印加時の空乏化領域のリーク電流を抑えるため、ダイオード２０を構成するｎ型半導体層２およびｐ型半導体層５のうち、空乏層が広がりにくい（不純物濃度が高い）いずれか一方に電荷捕獲層７を設けるものである。
【００５３】
そして電荷捕獲層７が上記の如くｐ型半導体層５中に設けられる場合は、少数キャリアとして電子を捕獲することができる。電子は、正孔に比べて移動度（移動のしやすさを示す量）が小さいため、これを捕獲することで逆方向電圧印加時に電子の引き抜き時間を短縮できる。従って効率的にダイオード全体の逆回復時間ｔｒｒの短縮が図れる。
【００５４】
また、基板ＳＢ中にいわゆるライフタイムキラーと呼ばれる重金属やイオンをドープする必要がない。逆回復時間ｔｒｒを低減すべく重金属のドープ量を多くすると、順方向電圧ＶＦの特性劣化を引き起こし、またコストも増加する問題がある。
【００５５】
更に、空間電荷中でのリーク電流とライフタイムは反比例の関係にあるため、ライフタイムキラーの導入によりライフタイムが減少すると、リーク電流が増加する問題もある。しかし、本実施形態ではライフタイムキラーを用いる必要がないので、これらの問題を回避できる。
【００５６】
次に、図３から図９を参照して、上記のダイオード２０の製造方法の一例について説明する。図３は、ダイオード２０の製造方法を説明するフロー図であり、図４から図８は、各工程を説明するための断面概要図である。以下、図３のフロー図の各ステップ毎に、対応する図面（図４から図８）を参照して第１の実施形態について説明する。
【００５７】
ステップＳ１（図４および図５）：まず図４を参照して、ｎ＋型シリコン半導体基板１に例えばエピタキシャル成長などによって単結晶シリコンのｎ型半導体層２を積層するなどした基板ＳＢを準備し、絶縁膜（例えば酸化膜）３を全面に生成する。基板ＳＢの最外周の酸化膜３を開口して、例えばｎ型不純物を含むグラス層をデポジション後拡散するなどし、基板の最外周に高濃度のｎ型不純物領域（アニュラー領域）４を形成する。
【００５８】
図５（Ａ）を参照して、再度絶縁膜３を全面に形成し、レジスト（不図示）によるマスクを設けてｎ型不純物領域４の内側のｐ型半導体層の形成領域、およびｐ型半導体層５を囲む周辺部の絶縁膜３を選択的に除去し、露出したｎ型半導体層２表面に高濃度のｐ型不純物（例えばボロン（Ｂ））のイオン注入を行う。
【００５９】
一例としてドーズ量は１．０×１０１５ｃｍ−２程度であり、加速エネルギーは４０ｋｅＶ程度である。
【００６０】
図５（Ｂ）を参照して、熱処理を行いｐ型不純物を拡散して、ｐ型半導体層５を形成する。ｐ型半導体層５の形成深さＤ１は、例えば７μｍ〜１０μｍ程度である。また、同時にｐ型不純物領域（ガードリング）９を形成する。ｐ型不純物領域９は耐圧に応じて、複数形成される。尚、耐圧に応じてｐ型不純物領域（ガードリング）９はｐ型半導体層５と別の工程で形成してもよい。
【００６１】
ｐ型半導体層５の不純物濃度は、ｎ型半導体層２の不純物濃度（例えば１．０×１０１４ｃｍ−３程度）より高濃度である。
【００６２】
尚、上記の値は一例であり、ｎ型半導体層２に対するｐ型半導体層５の電荷量の割合が、例えば１．５倍〜２．０倍になるように、ｐ型半導体層５の深さと不純物濃度が適切に選択される。
【００６３】
これにより、格子欠陥がほとんど存在しない、単結晶シリコンのｎ型半導体層２とｐ型半導体層５によるｐｎ接合が形成される。尚、ここで殆ど存在しない、と記載したのは、シリコン結晶には潜在的に（結晶成長時に生じた）格子欠陥が含まれる場合があるからである。
【００６４】
また、電子構造の観点ではｎ型半導体層２は、伝導帯に近い禁制帯中に浅い準位（伝導帯からのエネルギー差が小さい準位：ドナー準位）が形成され、ｐ型半導体層５は、価電子帯に近い禁制帯中に浅い準位（価電子帯からのエネルギー差が小さい準位：アクセプタ準位）が形成されている。
【００６５】
ステップＳ２（図６）：図６（Ａ）を参照して、再び全面に絶縁膜３を形成する。この工程の絶縁膜３は、例えばＣＶＤ法などによって、膜厚が１００００Å程度に形成される。
【００６６】
その後、ｐ型半導体層５のみが露出するようにレジスト（不図示）によるマスクを設けて絶縁膜３の一部をエッチングにより除去する。
【００６７】
図６（Ｂ）を参照して、絶縁膜３をマスクとして、露出したｐ型半導体層５表面に希ガスイオンを照射又は注入する。
【００６８】
第１の実施形態としては、希ガスイオンの一例としてヘリウム（Ｈｅ）イオンを採用し、イオン注入（照射）の飛程距離のピーク位置が、ｐ型半導体層５中に位置するように、詳細にはｐ型半導体層５の深さＤ１方向の中央位置Ｄが、Ｈｅイオンの照射狙い位置の中心になるように照射する。一例として、ドーズ量１．０×１０１２ｃｍ−２〜１．０×１０１６ｃｍ−２程度を、加速電圧３０ｋｅＶ〜３０Ｍｅｖで照射（注入）する。
【００６９】
詳細な説明は省略したが、図４に示す絶縁膜３の形成工程から本工程に至るまで、例えば不純物の拡散工程などにおいて絶縁膜３が適宜追加形成または除去されており、本工程において周辺部の絶縁膜３は、例えば２００００Å程度の膜厚Ｔを有している。
【００７０】
従って、ｐ型半導体層５を絶縁膜３から露出させて全面にＨｅを照射すると、絶縁膜３で覆われたｎ型半導体層２内にＨｅは照射されず、ｐ型半導体層５の深さＤ１方向の中央位置付近に選択的に照射される。本実施形態では絶縁膜３がマスクになるので、Ｈｅの照射のための別途のマスクが不要となる。
【００７１】
図６（Ｃ）を参照して、Ｈｅが照射されたｐ型半導体層５の一部は、シリコン結晶に原子間結合の欠陥（格子欠陥：×印）が生じ、局在的にｐ型半導体層５の他の領域の禁制帯中の準位（アクセプタ準位）よりも深い準位（禁制帯の中心付近に近い準位）が形成された電荷捕獲層７となる。
【００７２】
電荷捕獲層７は、深い準位によって、ｐ型半導体層５中の少数キャリア（電子）を効率的に捕獲する。
【００７３】
一方、絶縁膜５で覆われたｎ型半導体層２は、格子欠陥が殆どない単結晶のシリコン層が維持される。従って、図２（Ｂ）の如く逆方向電圧が印加され、ｎ型半導体層２に空乏層ｄが広がった場合であっても、空乏化領域におけるリーク電流の発生を防止できる。
【００７４】
電荷捕獲層７は、その端部が逆方向電圧印加時にｐ型半導体層５中に広がる空乏層が到達しない領域に形成されると好適であるが、ｐ型半導体層５との境界は必ずしも明確ではない。従って電荷捕獲層７は、少なくともＨｅの照射狙い位置の中心（飛程距離のピーク位置）及びその近傍でＨｅによって形成された格子欠陥に空乏層が到達しないように形成される。
【００７５】
一例として、電荷捕獲層７は、ｐ型半導体層５の深さＤ１方向の中央位置Ｄを中心（ピーク）として上下に例えば４μｍ程度まで広がった領域（深さＤ３）に形成される。
【００７６】
ステップＳ３（図７および図８）：図７を参照して、全面に金属層（例えばアルミニウム（Ａｌ））を、膜厚５μｍ程度で蒸着する。
【００７７】
その後、図８の如く不図示のレジストを設けて金属層を所望の形状にパターンニングする。
【００７８】
そして、金属層（Ａｌ）を拡散させ合金化する熱処理（アロイ）を行う。この時の温度は、金属層とｐ型半導体層５とのオーミック接合が可能で、且つ格子欠陥が形成された電荷捕獲層７が再結晶化しない温度する。具体的には、２００℃〜４００℃で合金化熱処理し、ｐ型半導体層５とコンタクトする第１電極８を形成する。
【００７９】
これにより、ダイオード２０の最終構造においても電子捕獲層７に形成された格子欠陥（ｐ型半導体層５の少数キャリアを捕獲する深い準位）が維持される。
【００８０】
また同時に、ｎ型不純物領域４とコンタクトする金属層（シールドメタル）１２が形成される。
【００８１】
その後、ｎ＋型シリコン半導体基板１の裏面に、金属層（Ｔｉ−Ｎｉ−Ａｇ）を蒸着しｎ型シリコン半導体基板１とコンタクトし、ｎ型半導体層２と電気的に接続する第２電極１１を形成し、図１に示す最終構造を得る。
【００８２】
次に、図９を参照して本発明の第２の実施形態について説明する。図４から図６に示すステップＳ１の工程は、第１の実施形態と同様であるので説明は省略する。
【００８３】
図９（Ａ）を参照して、ステップＳ２の工程において、絶縁膜３の一部を開口してｐ型半導体層５表面を露出させる。
【００８４】
その後図９（Ｂ）を参照して、第２の実施形態では希ガスイオンの一例としてアルゴン（Ａｒ）を採用し、イオン注入（照射）の飛程距離のピーク位置がｐ型半導体層５中に位置するように、詳細にはｐ型半導体層５の深さＤ１方向の中央位置Ｄが、イオン注入狙い位置の中心になるようにイオン注入する。注入条件の一例は、ドーズ量は１．０×１０１２ｃｍ−２〜１．０×１０１５ｃｍ−２程度、加速電圧３０ｋｅＶである。
【００８５】
第１の実施形態と同様にｐ型半導体層５を絶縁膜３から露出させ、全面にＡｒを照射することにより、絶縁膜３で覆われたｎ型半導体層２内にＡｒは照射されず、ｐ型半導体層５の深さＤ１方向の中央位置付近に選択的に照射される。
【００８６】
図９（Ｃ）を参照して、Ａｒが照射されたｐ型半導体層５の一部は、シリコン結晶に原子間結合の欠陥（×印）が生じ、すなわちシリコンの未結合主がＡｒで終端した非晶質状態のシリコン層となり、局在的にｐ型半導体層５の他の領域の禁制帯中の準位（アクセプタ準位）よりも深い準位（禁制帯の中心付近に近い準位）が形成された電荷捕獲層７となる。
【００８７】
電荷捕獲層７は、深い準位によって、ｐ型半導体層５中の少数キャリア（電子）を効率的に捕獲する。
【００８８】
一方、絶縁膜５で覆われたｎ型半導体層２は、単結晶のシリコン層が維持される。従って、図２（Ｂ）の如く逆方向電圧が印加され、ｎ型半導体層２に空乏層ｄが広がった場合であっても、空乏化領域におけるリーク電流の発生を防止できる。
【００８９】
電荷捕獲層７の形成位置は、第１の実施形態の場合と同様であり、少なくともＡｒの注入狙い位置の中心（飛程距離のピーク位置）及びその近傍でＡｒの注入によって位形成された格子欠陥に空乏層が到達しないように形成される。
【００９０】
その後、第１の実施形態と同様のステップＳ３の工程を行う。すなわち、図７を参照して、ｐ型半導体層５表面に金属層を設け、図８の如く金属層とｐ型半導体層５とのオーミック接合が可能で、且つ非晶質状態のシリコン層（電荷捕獲層７）が再結晶化しない温度（具体的には、２００℃〜４００℃）で合金化熱処理（アロイ）し、ｐ型半導体層５とコンタクトする第１電極８を形成する。
【００９１】
また、第１の実施形態と同様に、金属層１２および第２電極１１を形成し、図１に示す最終構造を得る。
【００９２】
尚、ｐ型半導体層５内に格子欠陥を形成する、あるいは非晶質状態の層にすることで深い準位が形成された電荷捕獲層７が設けられればよく、希ガスイオンとしてネオン（Ｎｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）なども採用できる。
【００９３】
また、ｐ型半導体層５に、シリコン（Ｓｉ）、ゲルマニウム（Ｇａ）を注入（照射）して、格子欠陥が形成された電荷捕獲層７を形成してもよい。
【００９４】
更に、電荷捕獲層７を形成する希ガスイオンの注入・照射の際に、ｐ型半導体層５のみが露出する金属マスク等を設けてもよい。
【符号の説明】
【００９５】
１        ｎ＋型シリコン半導体基板
２        ｎ型半導体層
３        絶縁膜
４        ｎ型不純物領域
５        ｐ型半導体層
７        電荷捕獲層
８        第１電極
１１      第２電極
２０      ダイオード
ＳＢ      半導体基板
【図１】
2013077615.tif 000003
【図２】
2013077615.tif 000004
【図３】
2013077615.tif 000005
【図４】
2013077615.tif 000006
【図５】
2013077615.tif 000007
【図６】
2013077615.tif 000008
【図７】
2013077615.tif 000009
【図８】
2013077615.tif 000010
【図９】
2013077615.tif 000011
【図１０】
2013077615.tif 000012
【図１１】
2013077615.tif 000013