(57)【要約】【課題】電圧制御信号に基づいて生成される交流電圧信号によって作動回路を作動させる場合に、作動回路の出力の異常だけでなく、その前段での異常についても検出可能にする。【解決手段】データ処理回路は制御値に基づいて生成した電圧制御信号を出力して、電源回路に交流の電圧信号を生成させ、前記電圧信号を作動回路が受け取って作動する。データ処理回路は、前記作動回路に供給される電圧信号を受け取り、受け取った電圧信号がこれに対応する制御値に対して許容誤差の範囲内にあるか否かを判別し、判別結果が前記許容誤差の範囲内にないとされた場合に必要な処理を前記中央処理装置に実行させる。【選択図】図１
2013186105.tif 000002
【特許請求の範囲】
【請求項１】
データ処理回路と、
前記データ処理回路で生成された電圧制御信号に基づいて交流の電圧信号を生成する電源回路と、
前記電圧信号を受け取って作動される作動回路と、を有し、
前記データ処理回路は、プログラムを実行する中央処理装置と、
前記中央処理装置から指示される制御値に基づいて前記電圧制御信号を生成する電圧制御回路と、
前記電源回路から出力される電圧信号がこれに対応する制御値に対して許容誤差の範囲内にあるか否かを判別する判別回路と、
前記判別回路による判別結果が許容誤差の範囲内にないとされた場合に必要な処理を前記中央処理装置に実行させる検出制御回路と、を有する信号検出システム。
【請求項２】
前記判別回路は、前記電圧信号を受け取って前記制御値を再生する再生部と、
再生された再生制御値と前記中央処理装置が指示した対応する制御値との差が許容誤差の範囲内であるか否かを判別する判別部と、を有する請求項１記載の信号検出システム。
【請求項３】
前記電圧制御回路は、前記制御値としてデューティを決めるための制御データによってＰＷＭ波形の電圧制御信号を生成するＰＷＭ回路であり、
前記電源回路は、前記ＰＷＭ波形に従って前記交流の電圧信号を生成するインバータである、請求項２記載の信号検出システム。
【請求項４】
前記再生部は、前記電圧信号をディジタル信号に変換するＡＤ変換器と、前記ＡＤ変換器によるＡＤ変換結果を当該ＡＤ変換器による前記電圧信号の最大変換値で除してデューティを算出する演算器とを有する、請求項３記載の信号検出システム。
【請求項５】
前記ＡＤ変換器は、前記電圧制御回路による前記電圧制御信号の周期単位の生成タイミングに対して、遅延設定レジスタに設定された遅延時間の経過を待って、電圧信号をサンプルホールドする、請求項４記載の信号検出システム。
【請求項６】
前記判別部は、前記電圧制御回路に与えられる制御データが指示するデューティに対して許容誤差レジスタの設定値で指定される範囲を許容誤差の範囲とする、請求項５記載の信号検出システム。
【請求項７】
前記遅延設定レジスタ及び許容誤差レジスタは前記中央処理装置によって書き換え可能なレジスタである、請求項６記載の信号検出システム。
【請求項８】
前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置に割り込み要求を行う、請求項１記載の信号検出システム。
【請求項９】
前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置によって参照可能なフラグをセットする、請求項１記載の信号検出システム。
【請求項１０】
前記作動回路は、モータのロータに結合される回転検出軸の回転角度に応じて前記電圧信号を振幅変調したレゾルバ信号を生成するレゾルバであり、
前記中央処理装置は、前記レゾルバ信号に基づいてロータの回転角を検出すると共に、前記モータの回転駆動制御を行う、請求項１記載の信号検出システム。
【請求項１１】
マイクロコンピュータと、
前記マイクロコンピュータで生成された電圧制御信号のＰＷＭ波形に従って交流の電圧信号を生成するインバータと、
モータのロータに結合される回転検出軸の回転角度に応じて前記電圧信号を振幅変調してレゾルバ信号を生成するレゾルバと、を有し、
前記マイクロコンピュータは、プログラムを実行する中央処理装置と、
前記中央処理装置から与えられる、デューティを決めるための制御データによってＰＷＭ波形の電圧制御信号を生成するＰＷＭ回路と、
前記レゾルバ信号を入力してディジタル信号に変換する第１ＡＤ変換回路と、
前記電圧信号をディジタル信号に変換する第２ＡＤ変換回路と、
前記第２ＡＤ変換回路によるＡＤ変換結果を当該第２ＡＤ変換回路による前記電圧信号の最大変換値で除してデューティを算出する演算回路と、
前記演算回路で演算されたデューティとこれに対応する制御データで指定されるデューティとの差が許容誤差の範囲内であるか否かを判別する判別回路と、
前記判別回路による判別結果を前記中央処理装置に認識させる検出制御回路と、を有し、
前記中央処理装置は、前記レゾルバ信号に基づいてロータの回転角を検出する処理、前記モータの回転駆動を制御する処理、及び、前記検出制御回路を介して認識した判別結果に応ずる処理を行う、レゾルバ信号処理システム。
【請求項１２】
前記第２ＡＤ変換回路は、前記電圧制御回路による前記電圧制御信号の周期単位の生成タイミングに対して、遅延設定レジスタに設定された遅延時間の経過を待って、参照電圧信号をサンプルホールドし、
前記判別回路は、前記電圧制御回路に与えられる制御データが指示するデューティに対して許容誤差レジスタの設定値で指定される範囲を許容誤差の範囲とする、請求項１１記載のレゾルバ信号処理システム。
【請求項１３】
前記遅延設定レジスタ及び許容誤差レジスタは前記中央処理装置によって書き換え可能なレジスタである、請求項１２記載のレゾルバ信号処理システム。
【請求項１４】
前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置に割り込み要求を行う、請求項１１記載のレゾルバ信号処理システム。
【請求項１５】
前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置によって参照可能なフラグをセットする、請求項１１記載のレゾルバ信号処理システム。
【請求項１６】
電圧制御信号を出力し、その電圧制御信号によって外部回路で生成される交流の電圧信号の生成状態を検出可能とする半導体集積回路であって、
プログラムを実行する中央処理装置と、
前記中央処理装置から指示される制御値によって前記電圧制御信号を生成する電圧制御回路と、
前記外部回路で生成される前記電圧信号がこれに対応する制御値に対して許容誤差の範囲にあるか否かを判別する判別回路と、
前記判別回路による判別結果が許容誤差の範囲内にないとされた場合に必要な処理を前記中央処理装置に実行させる検出制御回路と、を有する半導体集積回路。
【請求項１７】
前記判別回路は、外部から前記電圧信号を受け取って前記制御データを再生する再生部と、
再生された再生制御値と前記中央処理装置が指示した対応する制御値との差が許容誤差の範囲内であるか否かを判別する判別部と、を有する請求項１６記載の半導体集積回路。
【請求項１８】
前記電圧制御回路は、前記制御値としてデューティを決めるための制御データによってＰＷＭ波形の電圧制御信号を生成するＰＷＭ回路である、請求項１７記載の半導体集積回路。
【請求項１９】
前記再生する回路は、前記電圧信号をディジタル信号に変換するＡＤ変換器と、前記ＡＤ変換器によるＡＤ変換結果を当該ＡＤ変換器による前記電圧信号の最大変換値で除してデューティを算出する演算器とを有する、請求項１８記載の半導体集積回路。
【請求項２０】
前記ＡＤ変換器は、前記電圧制御回路による前記電圧制御信号の周期単位の生成タイミングに対して、遅延設定レジスタに設定された遅延時間の経過を待って、電圧信号をサンプルホールドする、請求項１９記載の半導体集積回路。
【請求項２１】
前記判別部は、前記電圧制御回路に与えられる制御データが指示するデューティに対して許容誤差レジスタの設定値で指定される範囲を許容誤差の範囲とする、請求項２０記載の半導体集積回路。
【請求項２２】
前記遅延設定レジスタ及び許容誤差レジスタは前記中央処理装置によって書き換え可能なレジスタである、請求項２１記載の半導体集積回路。
【請求項２３】
前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置に割り込み要求を行う、請求項１６記載の半導体集積回路。
【請求項２４】
前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置によって参照可能なフラグをセットする、請求項１６記載の半導体集積回路。
【請求項２５】
前記外部の電源回路で生成される交流電圧信号がモータ軸の回転角度に応じて振幅変調されたレゾルバ信号をレゾルバから入力し、
前記中央処理装置は、前記レゾルバ信号に基づいて前記モータ軸の回転角を検出すると共に、前記モータの回転駆動制御を行う、請求項１６記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御信号に応じて生成された電圧信号で作動する回路の作動状態を判別するための信号検出システム、さらには、レゾルバの参照電圧信号の生成状態を監視可能なレゾルバ信号処理システム、そして、前記検出システム及びレゾルバ信号処理システムの好適なマイクロコンピュータなどの半導体集積回路に関し、例えばロータの回転角を検出するレゾルバの異常検出に適用して有効な技術に関する。
【背景技術】
【０００２】
回転変位を測定する方法として電磁誘導の変化を用いるレゾルバがあり、これは、例えば、ロータの回転角を検出してモータのサーボ制御などに用いられる。レゾルバは固定子巻き線とロータの回転子巻き線の何れか一方に交流電圧を加えると、電磁誘導によって他方の巻き線に同一周波数の交流電圧が誘起されることを原理とするものである。例えば回転子の一次巻き線に参照電圧信号として正弦波電圧信号を入力し、９０℃の位相差をもって配置された２個の固定子の二次巻き線の夫々の両端には回転角に応じて振幅変調された９０℃の位相差を持つ電圧信号としてのレゾルバ信号（Ｖｓｉｎ，Ｖｃｏｓ）を得る。このレゾルバ信号をＡ／Ｄ変換し、その変換結果に基づいてロータの回転角を演算する。
【０００３】
レゾルバを用いて回転角を検出する装置について記載された文献の例として特許文献１がある。レゾルバの異常検出について、特許文献１ではＣＰＵのソフトウェア処理でレゾルバ信号の二乗和演算を行って処理するようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−０３１４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者はＰＷＭ信号のような電圧制御信号に基づいてインバータなどで生成される交流電圧信号によってレゾルバのような作動回路を作動させる場合に、作動回路の出力に基づく異常の検出だけでなく、その前段での異常による作動回路の動作精度の低下を事前に検出可能にすることについて検討した。
【０００６】
これによれば、例えば、レゾルバ信号処理システムにおいて、特許文献１のように、末端のレゾルバの出力異常を検出するだけでは、出力されたＰＷＭ信号を受けてから交流電圧信号を生成してレゾルバに供給するまでの経路上での異常がレゾルバの検出精度に影響を与えるような事態を事前に検出することができない。また、特許文献１のようにＣＰＵによるソフトウェア処理に大きく依存する場合には検出に時間を要することになる。
【０００７】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
すなわち、データ処理回路は制御値に基づいて生成した電圧制御信号を出力して、電源回路に交流の電圧信号を生成させ、前記電圧信号を作動回路が受け取って作動する。データ処理回路は、前記作動回路に供給される電圧信号を受け取り、受け取った電圧信号がこれに対応する制御値に対して許容誤差の範囲内にあるか否かを判別し、判別結果が前記許容誤差の範囲内にないとされた場合に必要な処理を前記中央処理装置に実行させる。
【発明の効果】
【００１０】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１１】
すなわち、電圧制御信号に基づいて生成される交流電圧信号によって作動回路を作動させる場合に、作動回路の出力の異常ではなく、その前段での異常についても検出することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は代表的な実施の形態に係るレゾルバ信号処理システムを例示するブロック図である。
【図２】図２はＰＷＭ波形によって生成されるアナログ電圧波形の一例を示す波形図である。
【図３】図３はトリガ遅延設定の意義を例示する説明図である。
【発明を実施するための形態】
【００１３】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１４】
〔１〕＜信号検出システム＞
代表的な実施の形態に係る信号検出システムは、図１に例示されるように、データ処理回路（１）と、前記データ処理回路で生成された電圧制御信号（Ｓｐｗｍ）に基づいて交流の電圧信号（Ｖｅｘｔ）を生成する電源回路（２）と、前記電圧信号を受け取って作動される作動回路（３）と、を有する。前記データ処理回路は、プログラムを実行する中央処理装置（１０）と、前記中央処理装置から指示される制御値（Ｄｄｔｙ／Ｄｃｙｃ）に基づいて前記電圧制御信号を生成する電圧制御回路（２０）と、前記電源回路から出力される電圧信号がこれに対応する制御値に対して許容誤差の範囲内にあるか否かを判別する判別回路（４０）と、前記判別回路による判別結果が許容誤差の範囲内にないとされた場合に必要な処理を前記中央処理装置に実行させる検出制御回路（３０３）と、を有する。
【００１５】
これによれば、データ処理回路の外部で生成された電圧信号をデータ処理回路にフィードバックし、フィードバックされた電圧信号が対応する制御値に対して許容誤差の範囲内にあるか否かの判別結果に基づいて、データ処理回路の外部における作動回路の前段までの異常を検出する事ができる。データ処理回路の中央処理装置はその判別結果に応ずる処理を実行すればよいので、その判別も中央処理装置のソフトウェア処理で行う場合に比べて、処理の高速化を実現することができる。
【００１６】
〔２〕＜電圧信号から制御データを再生＞
項１の信号検出システムにおいて、前記判別回路は、前記電圧信号を受け取って前記制御値を再生する再生部（４０１，４０８）と、再生された再生制御値と前記中央処理装置が指示した対応する制御値との差が許容誤差の範囲内であるか否かを判別する判別部（４０２，４０３，４０４）と、を有する。
【００１７】
これによれば、データ処理回路の外部で生成された電圧信号から内部の対応する制御値を再生して判別処理に供するから、判別処理が容易になる。
【００１８】
〔３〕＜ＰＷＭ回路、インバータ＞
項２の信号検出システムにおいて、前記電圧制御回路は、前記制御値としてデューティを決めるための制御データ（Ｄｄｔｙ，Ｄｃｙｃ）によってＰＷＭ波形の電圧制御信号を生成するＰＷＭ回路（２０）である。前記電源回路は、前記ＰＷＭ波形に従って前記交流の電圧信号を生成するインバータ（２）である。
【００１９】
これにより、ＰＷＭ波形とインバータによって所要の交流電圧信号を容易に得ることができる。
【００２０】
〔４〕＜AD変換とデューティ算出＞
項３の信号検出システムにおいて、前記再生部は、前記電圧信号をディジタル信号に変換するＡＤ変換器（４０８）と、前記ＡＤ変換器によるＡＤ変換結果を当該ＡＤ変換器による前記電圧信号の最大変換値で除してデューティを算出する演算器（４０１）とを有する。
【００２１】
これによれば、電圧信号のほかに制御値の再生に必要な情報はＡＤ変換器による前記電圧信号の最大変換値であり、インバータの最大出力電圧の値といった外部情報を得ることを要しないので、判別のためのデューティの再生を容易に行うことができる。仮に、電圧制御回路に指示した制御値を電圧信号に変換して、フィードバックされた電圧信号との誤差を判別する場合には、インバータの最大出力電圧を個別的に得なければならない。
【００２２】
〔５〕＜ＡＤ変換のサンプルホールドタイミングの設定＞
項４の信号検出システムにおいて、前記ＡＤ変換器は、前記電圧制御回路による前記電圧制御信号の周期単位の生成タイミングに対して、遅延設定レジスタ（３００）に設定された遅延時間の経過を待って、電圧信号をサンプルホールドする。
【００２３】
これによれば、データ処理回路の外部で電源回路によって生成されてフィードバックされる電圧信号の入力遅延に合わせたサンプルホールドタイミングを容易に設定することができる。
【００２４】
〔６〕＜許容誤差の設定＞
項５の信号検出システムにおいて、無前記判別部は、前記電圧制御回路に与えられる制御データが指示するデューティに対して許容誤差レジスタ（３０１）の設定値で指定される範囲を許容誤差の範囲とする。
【００２５】
これによれば、電圧信号の精度低下が作動回路に与える影響の程度に応じて許容誤差を容易に設定することができる。
【００２６】
〔７〕＜ＣＰＵによるプログラマブルレジスタ＞
項６の信号検出システムにおいて、前記遅延設定レジスタ及び許容誤差レジスタは前記中央処理装置によって書き換え可能なレジスタである。
【００２７】
これによれば、上記サンプルホールドタイミング及び許容誤差を中央処理装置のプログラムにしたがって容易に初期設定、若しくは設定変更することができる。
【００２８】
〔８〕＜割込み要求＞
項１の信号検出システムにおいて、前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置に割り込み要求（ＩＲＱ）を行う。
【００２９】
これによれば、電圧信号の異常に対する処理をプログラムで規定された所望の割込み処理によって対処することができる。また、割込み処理を要する異常とみなす状態を、許容誤差の逸脱を検出した回数に応じて決定することができ、異常検出に対して融通性が高い。
【００３０】
〔９〕＜ＣＰＵによって参照可能なフラグ操作＞
項１の信号検出システムにおいて、前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置によって参照可能なフラグをセットする。
【００３１】
これによれば、割り込みによって中央処理装置の処理が中断されることなく、検出された異常に対処することができる。セットされたフラグは中央処理装置がポーリングなどによって参照すればよい。
【００３２】
〔１０〕<レゾルバ>
項１の信号検出システムにおいて、前記作動回路は、モータ（４）のロータに結合される回転検出軸の回転角度に応じて前記電圧信号を振幅変調したレゾルバ信号（Ｖｓｉｎ，Ｖｃｏｓ）を生成するレゾルバ（３）である。前記中央処理装置は、前記レゾルバ信号に基づいてロータの回転角を検出すると共に、前記モータの回転駆動制御を行う。
【００３３】
これによれば、レゾルバによって回転角を検出してモータの駆動制御を行うシステムにおいて、レゾルバ信号の異常に至る前に、それが参照する電圧信号の誤差に応じて、システムの異常を判別することが可能になる。
【００３４】
〔１１〕＜レゾルバ信号処理装置＞
別の実施の形態に係るレゾルバ信号処理装置は、マイクロコンピュータ（１）と、前記マイクロコンピュータで生成された電圧制御信号（Ｓｐｗｍ）のＰＷＭ波形に従って交流の電圧信号（Ｖｅｘｔ）を生成するインバータ（２）と、モータ（４）のロータに結合される回転検出軸の回転角度に応じて前記電圧信号を振幅変調してレゾルバ信号（Ｖｓｉｎ，Ｖｃｏｓ）を生成するレゾルバ（３）と、を有する。前記マイクロコンピュータは以下の回路を有する。プログラムを実行する中央処理装置（１０）。前記中央処理装置から与えられる、デューティを決めるための制御データ（Ｄｄｔｙ，Ｄｃｙｃ）によってＰＷＭ波形の電圧制御信号（Ｓｐｗｍ）を生成するＰＷＭ回路（２０）。前記レゾルバ信号を入力してディジタル信号に変換する第１ＡＤ変換回路（５０）。前記電圧信号をディジタル信号に変換する第２ＡＤ変換回路（４０８）。前記第２ＡＤ変換回路によるＡＤ変換結果（Ｄａｄｃ）を当該第２ＡＤ変換回路による前記電圧信号の最大変換値（Ｄｍａｘ）で除してデューティを算出する演算回路（４０１）。前記演算回路で演算されたデューティとこれに対応する制御データで指定されるデューティとの差が許容誤差の範囲内であるか否かを判別する判別回路（４０２，４０３，４０４）。前記判別回路による判別結果を前記中央処理装置に認識させる検出制御回路（３０３）。上記中央処理装置は、前記レゾルバ信号に基づいてロータの回転角を検出する処理、前記モータの回転駆動を制御する処理、及び、前記検出制御回路を介して認識した判別結果に応ずる処理を行う。
【００３５】
これによれば、項１乃至項４、及び項９と同様の作用効果を奏する。
【００３６】
〔１２〕＜ＡＤ変換のサンプルホールドタイミングの設定、許容誤差の設定＞
項１１のレゾルバ信号処理システムにおいて、前記第２ＡＤ変換回路は、前記電圧制御回路による前記電圧制御信号の周期単位の生成タイミングに対して、遅延設定レジスタ（３００）に設定された遅延時間の経過を待って、参照電圧信号をサンプルホールドする。前記判別回路は、前記電圧制御回路に与えられる制御データが指示するデューティに対して許容誤差レジスタ（３０１）の設定値で指定される範囲を許容誤差の範囲とする。
【００３７】
これによれば、項５及び６と同様の作用効果を奏する。
【００３８】
〔１３〕＜ＣＰＵによるプログラマブルレジスタ＞
項１２のレゾルバ信号処理回路において、前記遅延設定レジスタ及び許容誤差レジスタは前記中央処理装置によって書き換え可能なレジスタである。
【００３９】
これによれば、項７と同様の作用効果を奏する。
【００４０】
〔１４〕＜割込み要求＞
項１１のレゾルバ信号処理システムにおいて、前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置に割り込み要求（ＩＲＱ）を行う。
【００４１】
これによれば、項８と同様の作用効果を奏する。
【００４２】
〔１５〕＜ＣＰＵによって参照可能なフラグ操作＞
項１１のレゾルバ信号処理システムにおいて、前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置によって参照可能なフラグをセットする。
【００４３】
これによれば、項９と同様の作用効果を奏する。
【００４４】
〔１６〕＜半導体集積回路＞
別の実施の形態にかかる半導体集積回路（１）は、電圧制御信号（Ｓｐｗｍ）を出力し、その電圧制御信号によって外部回路（２）で生成される交流の電圧信号（Ｖｅｘｔ）の生成状態を検出可能とするものである。この半導体集積回路は以下の回路を有する。プログラムを実行する中央処理装置（１０）。前記中央処理装置から指示される制御値によって前記電圧制御信号を生成する電圧制御回路（２０）。前記外部回路で生成される前記電圧信号がこれに対応する制御値に対して許容誤差の範囲にあるか否かを判別する判別回路（４０）。前記判別回路による判別結果が許容誤差の範囲内にないとされた場合に必要な処理を前記中央処理装置に実行させる検出制御回路（３０３）。
【００４５】
これによれば、項１のデータ処理回路の容易な実現に資することができる。すなわち、半導体集積回路の外部で生成された電圧信号を当該半導体集積回路にフィードバックし、フィードバックされた電圧信号が対応する制御値に対して許容誤差の範囲内にあるか否かの判別結果に基づいて、同半導体集積回路の外部において外部回路で生成される電圧信号の異常を検出する事ができる。前記半導体集積回路の中央処理装置はその判別結果に応ずる処理を実行すればよいので、その判別も中央処理装置のソフトウェア処理で行う場合に比べて、処理の高速化に資することができる。
【００４６】
〔１７〕＜電圧信号から制御データを再生＞
項１６の半導体集積回路において、前記判別回路は、外部から前記電圧信号を受け取って前記制御値を再生する再生部（４０１，４０８）と、再生された再生制御値と前記中央処理装置が指示した対応する制御値との差が許容誤差の範囲内であるか否かを判別する判別部（４０２，４０３，４０８）と、を有する。
【００４７】
これによれば項２と同様に判別処理が容易になる。
【００４８】
〔１８〕＜ＰＷＭ回路、インバータ＞
項１７の半導体集積回路において、前記電圧制御回路は、周期とデューティを指示する制御データ（Ｄｄｔｙ，Ｄｃｙｃ）によってＰＷＭ波形の電圧制御信号を生成するＰＷＭ回路である。
【００４９】
これによれば、項３と同様に外部回路で交流の電圧信号を生成するのに好適である。
【００５０】
〔１９〕＜AD変換とデューティ算出＞
項１８の半導体集積回路において、前記再生する回路は、前記電圧信号をディジタル信号に変換するＡＤ変換器（４０８）と、前記ＡＤ変換器によるＡＤ変換結果を当該ＡＤ変換器による前記電圧信号の最大変換値で除してデューティを算出する演算器（４０１）とを有する。
【００５１】
これによれば、項４と同様に判別のためのデューティの再生を容易に行うことができる。
【００５２】
〔２０〕＜ＡＤ変換のサンプルホールドタイミングの設定＞
項１９の半導体集積回路において、前記ＡＤ変換器は、前記電圧制御回路による前記電圧制御信号の周期単位の生成タイミングに対して、遅延設定レジスタ（３００）に設定された遅延時間の経過を待って、電圧信号をサンプルホールドする。
【００５３】
これによれば、項５と同様に、外部で生成されてフィードバックされる電圧信号の入力遅延に合わせたサンプルホールドタイミングを容易に設定することができる。
【００５４】
〔２１〕＜許容誤差の設定＞
項２０の半導体集積回路において、前記判別部は、前記電圧制御回路に与えられる制御データが指示するデューティに対して許容誤差レジスタ（３０１）の設定値で指定される範囲を許容誤差の範囲とする。
【００５５】
これによれば、項６と同様に、電圧信号の精度低下が与える影響の程度に応じて許容誤差を容易に設定することができる。
【００５６】
〔２２〕＜ＣＰＵによるプログラマブルレジスタ＞
項２１の半導体集積回路において、前記遅延設定レジスタ及び許容誤差レジスタは前記中央処理装置によって書き換え可能なレジスタである。
【００５７】
これによれば、項７と同様の作用効果を得る。
【００５８】
〔２３〕＜割込み要求＞
項１６の半導体集積回路において、前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置に割り込み要求（ＩＲＱ）を行う。
【００５９】
これによれば、項８と同様の作用効果を奏する。
【００６０】
〔２４〕＜ＣＰＵによって参照可能なフラグ操作＞
項１６の半導体集積回路において、前記検出制御回路は、前記判別回路から許容誤差の範囲外である判別結果を所定回数取得したとき前記中央処理装置によって参照可能なフラグをセットする。
【００６１】
これによれば、項９と同様の作用効果を奏する。
【００６２】
〔２５〕<レゾルバ>
項１６の半導体集積回路は、前記外部の電源回路で生成される交流電圧信号がモータ軸の回転角度に応じて振幅変調されたレゾルバ信号（Ｖｓｉｎ，Ｖｃｏｓ）をレゾルバ（３）から入力する。前記中央処理装置は、前記レゾルバ信号に基づいて前記モータ軸の回転角を検出すると共に、前記モータの回転駆動制御を行う。
【００６３】
これによれば、項１０と同様に、レゾルバによって回転角を検出してモータの駆動制御を行うシステムに適用すれば、半導体集積回路は、レゾルバ信号の異常に至る前に、それが参照する電圧信号の誤差に応じて、システムの異常を判別可能にする。
【００６４】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００６５】
図１には一実施の形態に係るレゾルバ信号処理装置が例示される。同図に示されるレゾルバ信号処理装置は電磁誘導の変化を用いて回転変位を測定する装置であって、特に制限されないが、電動式パワーステアリング（ＥＰＳ：Electric Power Steering）の操舵アシストトルクの発生に用いるモータの回転角をレゾルバを用いて検出する信号検出システムを適用したものである。
【００６６】
レゾルバ信号処理装置は、ＣＡＮ（Controller Area Network）などの車載系ＬＡＮ（Local Area Network）に接続されたＥＰＳ用のＥＣＵ（electronic control unit）を構成するマイクロコンピュータ１と共に、電源回路の一例であるＤＣ−ＡＣ型のインバータ２及びレゾルバ３を有する。マイクロコンピュータ１は電圧制御信号としてＰＷＭ信号Ｓｐｗｍをインバータ２に与える。インバータ２は、レゾルバ２にレゾルバ励磁信号として例えば正弦波の電圧信号（レゾルバ励磁電圧信号とも称する）Ｖｅｘｔを与える。レゾルバ２の構成は公知であるからここではその詳細について説明を省略するが、モータ４の回転軸に結合されたロータの回転子巻き線にレゾルバ励磁電圧信号Ｖｅｘｔを与えると、９０℃の位相差をもって配置された２個の固定子巻き線の夫々にロータの回転角に応じて振幅変調された９０℃の位相差を持つレゾルバ信号Ｖｓｉｎ，Ｖｃｏｓを得る。マイクロコンピュータ１はそのレゾルバ信号Ｖｓｉｎ，Ｖｃｏｓに基づいてモータ４の回転角度を検出して、モータ４の駆動を制御する。更にマイクロコンピュータ1は、レゾルバ励磁電圧信号Ｖｅｘｔを入力して、レゾルバ励磁電圧信号Ｖｅｘｔそれ自体の異常を検出するための処理を行う。即ち、この検出処理は、マイクロコンピュータ１から出力されたＰＷＭ信号Ｓｐｗｍをインバータ２が入力し、これによってインバータ２が生成したレゾルバ励磁電圧信号Ｖｅｘｔがレゾルバ伝達されるまでの経路に何らか異常もしくは電圧生成動作精度を低下させる何らかの要因が発生しているかを検出することになる。マイクロコンピュータ1はその検出結果に応じて必要な処理を行うことになる。
【００６７】
上記検出処理について更に詳述する。
【００６８】
マイクロコンピュータ１は、特に制限されないが、単結晶シリコンのような１個の半導体基板に公知のＣＭＯＳ集積回路製造技術によって形成される。
【００６９】
マイクロコンピュータ１はプログラムを実行する中央処理装置１０を有する。ここでは中央処理装置１０はプロセッサコアとして把握してもよく、所謂ＣＰＵのほかに、浮動小数点演算ニットなどのアクセラレータ、キャッシュメモリ及びアドレス変換バッファなどを更に備えていてもよい。ＣＰＵ１０が実行するプログラムを格納するプログラムメモリ及びワークＲＡＭは図示を省略している。
【００７０】
ＣＰＵ１０には各種周辺回路が接続され、ここではレゾルバ３及びモータ４を制御するための回路が代表的に図示される。２０はＰＷＭ回路、３０は制御回路、４０は判別回路、５０はアナログディジタル変換回路（ＡＤＣ）、６０はモータ駆動制御回路、７０は車載ネットワークに接続されるネットワークインタフェースである。
【００７１】
ＰＷＭ回路２０は中央処理装置１０からデューティを決めるための制御データとしてデューティカウント値Ｄｄｔｙが逐次設定されるデューティカウント値レジスタ２００と、周期カウント値Ｄｃｙｃが逐次設定される周期カウント値レジスタ２０１を有する。周期カウント値ＤｃｙｃはＰＷＭ信号Ｓｐｗｍの周期を規定し、デューティカウント値ＤｄｔｙはＰＷＭ信号Ｓｐｗｍのハイレベル期間を規定する。カウンタ２０３はＰＷＭ信号Ｓｐｗｍの最大周期に応ずる周期カウント値Ｄｃｙｃを計数するのに充分なカウントビット数を有する。比較回路２０２はカウンタ２０３のカウント値を夫々のレジスタ２００，２０１の設定値と比較し、比較結果に応じて、ＰＷＭ信号Ｓｐｗｍを出力する出力回路２０４の出力動作とカウンタの計数動作を制御する。即ち、カウンタ２０３が初期値ゼロにクリアされると比較回路２０２は出力回路２０４にＰＷＭ信号Ｓｐｗｍをハイレベルにさせる。カウンタ２０３のカウント値がデューティカウント値Ｄｄｔｙに一致すると、比較回路２０２は出力回路２０４にＰＷＭ信号Ｓｐｗｍをローレベルに反転させる。カウンタ２０３のカウント値が周期カウント値Ｄｃｙｃに一致すると、比較回路２０２はカウンタ２０３のカウント値を初期値ゼロにクリアし、これによって出力回路２０４はＰＷＭ信号Ｓｐｗｍをハイレベルに反転して、ＰＷＭ信号ＳｐｗｍのＰＷＭ波形の１周期を完結する。ＣＰＵ１０はＰＷＭ信号Ｓｐｗｍの周期単位で逐次レジスタ２００，２０１の値を設定変更する。ＰＷＭ信号Ｓｐｗｍの周期を固定とする場合には、周期カウント値Ｄｃｙｃは初期設定するだけでよい。これにより、例えば図２に例示されるように、ＰＷＭ信号Ｓｐｗｍのデューティに応じて、インバータ２から正弦波のレゾルバ励磁電圧信号Ｖｅｘｔが出力される。
【００７２】
判別回路４０は、ＰＷＭ回路２０に設定された制御データ（デューティカウント値Ｄｄｔｙ、周期カウント値Ｄｃｙｃ）が指示する制御値としてのデューティを算出するためのデューティ算出回路４００と、レゾルバ励磁電圧信号Ｖｅｘｔに基づいてデューティを再生するためのアナログディジタル変換回路（ＡＤＣ）４０８及びデューティ算出回路４０１を有する。アナログディジタル変換回路（ＡＤＣ）４０８はレゾルバ励磁電圧信号Ｖｅｘｔをディジタル電圧データＤａｄｃに変換する。デューティ算出回路４０１はディジタル電圧データＤａｄｃをその最大電圧データ（デューティ１００％の場合のＶｅｘｔに対応するディジタル電圧データＤａｄｃ）Ｄｍａｘで除算して、デューティを再生する。再生されたデューティを再生デューティＤＴＹ＿Ｒとも称する。デューティ算出回路４００は、レジスタ２００に設定されたデューティカウント値Ｄｄｔｙをレジスタ２０１に設定された周期カウント値Ｄｃｙｃで除算することによって、制御データが指示するデューティＤＴＹ＿Ｉを得る。
【００７３】
再生デューティＤＴＹ＿ＲをデューティＤＴＹ＿Ｉに対応させるために、ＡＤＣ４０８によるレゾルバ励磁電圧信号Ｖｅｘｔのサンプルホールドタイミングを遅延させる遅延回路４０７とその遅延時間を設定するトリガ遅延値レジスタ３００が設けられる。遅延回路４０７は、例えばトリガ遅延値レジスタ３００に設定された遅延値がプリセットされるダウンカウンタによって構成される。ダウンカウンタ４０７はカウントトリガ信号Ｓｔｒｇｃが活性化されるとダウンカウントを開始し、カウント値がゼロに達したとき、信号Ｓｔｒｇｓを活性化してＡＤＣ４０８にレゾルバ励磁電圧信号Ｖｅｘｔをサンプルホールドさせる。カウント値がゼロに達したとき、ダウンカウンタ４０７の計数値はプリセット値に復帰され、次のダウンカウント動作に備える。トリガ遅延値レジスタ３００に設定される遅延値は図３に例示される遅延時間をダウンカウンタ４０７のダウンカウント動作によって確保するためのカウント値データである。この遅延時間は、図１の装置が実装される配線基板の特性、配線遅延、インバータ２の動作特性に依存して決定される。これにより、マイクロコンピュータ１の外部でインバータ２によって生成されてフィードバックされるレゾルバ励磁電圧信号Ｖｅｘｔの入力遅延に合わせてＡＤＣ４０８のサンプルホールドタイミングを容易に設定することができる。
【００７４】
判別回路４０は、前記再生デューティＤＴＹ＿Ｒとこれに対応するデューティＤＴＹ＿Ｉとの差が許容誤差の範囲内であるか否かを判別するために上限デューティレジスタ４０２、下限デューティレジスタ４０３及び比較回路４０４を有する。許容誤差は許容誤差レジスタ３０１に設定された許容誤差データによって決まる。許容誤差データはデューティと同じディメンションのデータとされ、再生デューティＤＴＹ＿Ｒ及びデューティＤＴＹ＿Ｉがパーセントを単位とすれば、それと同じである。加算器４０５は誤差データをデューティＤＴＹ＿Ｉに加算してレジスタ４０２にセットし、減算器４０６はデューティＤＴＹ＿Ｉから誤差データを減算してレジスタ４０３にセットする。比較回路４０４は、再生デューティＤＴＹ＿Ｒがレジスタ４０３の設定値よりも大きく且つレジスタ４０２の設定値よりも小さい場合を許容誤差範囲とし、再生デューティＤＴＹ＿Ｒが許容誤差範囲内か否かを判別する。許容誤差範囲外を検出する毎にエラー信号ＥＲＲを活性化する。
【００７５】
検出制御回路３０３は判別回路４０によるエラー信号ＥＲＲによる判別結果を中央処理装置１０に認識させる。例えば、検出制御回路３０３は、判別回路４０から許容誤差の範囲外である判別結果を所定回数取得したときＣＰＵ１０に割り込み要求信号ＩＲＱによって割り込みを要求する。これにより、レゾルバ励磁電圧信号Ｖｅｘｔの異常に対する処理をプログラムで規定された所望の割込み処理によって対処することができる。また、割込み処理を要する異常とみなす状態を、許容誤差の逸脱を検出した回数に応じて決定することができ、異常検出に対して融通性が高い。そのような検出回数については検出回数レジスタ３０２の設定値で指示すればよい。前記検出回数レジスタ３０２はトリガ遅延値レジスタ３００及び許容誤差レジスタ３０１と共にＣＰＵ１０によって書き換え可能なレジスタマッピングを有する。したがって、上記サンプルホールドタイミング及び許容誤差をＣＰＵ１０のプログラムにしたがって容易に初期設定、若しくは設定変更することができる。
【００７６】
特に図示はしないが、前記検出制御回路３０３は、前記判別回路４０から許容誤差の範囲外である判別結果を所定回数取得したときＣＰＵ１０によって参照可能なフラグをセットすることにより、エラー信号ＥＲＲによる判別結果をＣＰＵ１０に認識可能にしてもよい。割り込みによってＣＰＵ１０の処理が中断されることなく、検出された異常に対処することができる。セットされたフラグはＣＰＵ１０がポーリングなどによって参照すればよい。
【００７７】
モータ駆動制御回路６０はタイマ及びモータドライバなどによって構成され、例えばタイマを使って３相などのモータ駆動信号を生成してモータ４に与える。アナログディジタル変換回路５０はレゾルバ３から出力されるレゾルバ信号Ｖｓｉｎ，Ｖｃｏｓをディジタル信号に変換してＣＰＵ１０に与える。ＣＰＵ１０はそれに基づいてモータ４の回転角を演算し、それに基づいてモータの回転速度や回転位置の制御を行う。このとき、レゾルバ励磁電圧信号Ｖｅｘｔの異常は判別回路４０及び検出制御回路３０３を介してＣＰＵ１０に伝達可能であり、ＣＰＵ１０に大きな負担を与えない。当然、検出したモータの回転角度に基づいて、レゾルバ励磁電圧信号Ｖｅｘｔの異常を検出することは可能であるが、ＣＰＵ１０のソフトウェア処理に大きな負担をかけることになり、モータの回転駆動制御と並行しなければならない性質上、異常を検出するのに多くのデータ処理時間を要することが想定される。したがって、この実施の形態によれば、ＰＷＭ信号Ｓｐｗｍの発生からレゾルバ励磁電圧信号Ｖｅｘｔの伝播までの異常発生を迅速に検知することができるようになる。
【００７８】
特に、レゾルバ励磁電圧信号Ｖｅｘｔの異常をレゾルバ信号Ｖｓｉｎ，Ｖｃｏｓに基づいて専らソフトウェ処理で検出する場合には、レゾルバ３から出力される情報を蓄積して異常の判定を行う必要があり、またその異常がインバータ２なのか、レゾルバ３またはモータ４なのかの切り分けが難しかった。この点で、ソフトウェア処理においてレゾルバ励磁電圧信号Ｖｅｘｔの異常を切り分けるソフトウェア処理を全く必要としないので、特に、短時間に異常を検出してセーフティ処理を実施する必要のあるＥＰＳシステムにおいて、本実施の形態による信号検出システムは好適である。
【００７９】
上記実施の形態では、マイクロコンピュータ１の外部で生成されたレゾルバ励磁電圧信号Ｖｅｘｔからマイクロコンピュータ１の内部制御に用いたデューティを再生して異常の判別処理に供するから、判別処理が容易になる。
【００８０】
特に、レゾルバ励磁電圧信号ＶｅｘｔのＡＤ変換結果Ｄａｄｃの他に、デューティの再生に必要な情報はＡＤＣ４０８による前記電圧信号の最大変換値Ｄｍａｘであり、インバータ２の最大出力電圧の値といった外部情報を得ることを要しないので、判別のためのデューティの再生を容易に行うことができる。仮に、ＰＷＭ回路２０に与えた制御データＤｄｔｙ，Ｄｃｙｃを電圧信号に変換して、フィードバックされたレゾルバ励磁電圧信号Ｖｅｘｔとの誤差を判別する場合には、インバータ２の最大出力電圧を個別的に得なければならない。
【００８１】
本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８２】
例えば、図示はしないが、比較回路２０２におけるトリガ信号の発生は、ＰＷＭ周期毎とする場合に限定されず、所定回数毎とすることも可能である。例えば図１のトリガ信号Ｓｔｒｇｃを計数するカウンタを設け、当該カウンタのカウント値が所定値に達したときダウンカウンタ４０７に対するダウンカウント動作の開始を指示すればよい。これにより、レゾルバ励磁電圧信号Ｖｅｘｔに対する定期的なヘルスチェック機構として使用することも可能になる。レゾルバ励磁電圧信号Ｖｅｘｔの異常検出については、随時行うことに限定されず、初期不良テスト、初期診断、障害診断などのときに、テストモードの設定に連動して動作可能にしてもよい。
【００８３】
また、遅延回路４０７はダウンカウンタに限定されず適宜変更可能である。
【００８４】
ＰＷＭ波形とインバータによってレゾルバ励磁電圧信号Ｖｅｘｔを容易に取得したが、交流電圧信号の生成はそれに限定されず、階段状の制御電圧を逓倍して交流電圧信号を生成する電源回路を用いてもよい。
【００８５】
信号検出システムやマイクロコンピュータ１はＥＰＳに適用する場合に限定されない。その他のモータ制御システム、交流電圧を駆動電源とするシステムなどに広く適用することができる。
【符号の説明】
【００８６】
１  マイクロコンピュータ
２  インバータ
３  レゾルバ
Ｓｐｗｍ  ＰＷＭ信号
Ｖｅｘｔ  レゾルバ励磁電圧信号
４  モータ
Ｖｓｉｎ，Ｖｃｏｓ  レゾルバ信号
１０  中央処理装置
２０  ＰＷＭ回路
３０  制御回路
４０  判別回路
５０  アナログディジタル変換回路
６０  モータ駆動制御回路
７０  ネットワークインタフェース
Ｄｄｔｙ  デューティカウント値
２００  デューティカウント値レジスタ
Ｄｃｙｃ  周期カウント値
２０１  周期カウント値レジスタ
２０２  比較回路
２０３  カウンタ
２０４  出力回路
４００，４０１  デューティ算出回路
Ｄａｄｃ  ディジタル電圧データ
Ｄｍａｘ  最大電圧データ
４０８  アナログディジタル変換回路
７００  ダウンカウンタ
ＤＴＹ＿Ｒ  再生デューティ
ＤＴＹ＿Ｉ  再生デューティに対応するデューティ
４０２  上限デューティレジスタ
４０３  下限デューティレジスタ
４０４比較回路
３０３  検出制御回路
３０２  検出回数レジスタ
【図１】
2013186105.tif 000003
【図２】
2013186105.tif 000004
【図３】
2013186105.tif 000005