(57)【要約】【課題】回路規模および消費電力の増大を抑制しながら、アッテネーション量を連続的に変化させることができるようにする。【解決手段】本技術の信号処理装置は、入力および出力の間に接続される抵抗の入力側と前記出力とを、前記入力より入力された信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部と、前記出力と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部とを備え、前記短絡制御部および前記接続制御部のうち、少なくともいずれか一方が、並列に配置され、互いに異なる信号レベルにおいて開閉状態を切り換える複数のスイッチを有する。本開示は例えば、信号を受信する通信装置に適用することができる。【選択図】図４
2013247536.tif 000002
【特許請求の範囲】
【請求項１】
入力および出力の間に接続される抵抗の入力側と前記出力とを、前記入力より入力された信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部と、
前記出力と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部と
を備え、
前記短絡制御部および前記接続制御部のうち、少なくともいずれか一方が、並列に配置され、互いに異なる信号レベルにおいて開閉状態を切り換える複数のスイッチを有する
信号処理装置。
【請求項２】
前記スイッチは、ゲート電位が前記信号の信号レベルに応じて可変するMOSトランジスタにより構成され、
前記複数のスイッチの、それぞれの前記ゲート電位は、互いに異なる信号レベルで遷移する
請求項１に記載の信号処理装置。
【請求項３】
前記複数のスイッチの、前記開閉状態を切り換える信号レベルは、出力側のスイッチほど大きい
請求項１に記載の信号処理装置。
【請求項４】
前記複数のスイッチは、インピーダンスが互いに等しい
請求項１に記載の信号処理装置。
【請求項５】
前記複数のスイッチは、出力側のスイッチほどインピーダンスが大きい
請求項１に記載の信号処理装置。
【請求項６】
前記抵抗、前記短絡制御部、並びに前記接続制御部を有するユニットが、前記入力および前記出力の間に、直列に複数接続される
請求項１に記載の信号処理装置。
【請求項７】
前記出力と前記基準電位の間に設けられる抵抗は、前記入力および前記出力の間に接続される抵抗の２倍の抵抗値を有する
請求項１に記載の信号処理装置。
【請求項８】
前記出力より出力された前記信号を増幅する増幅部をさらに備える
請求項１に記載の信号処理装置。
【請求項９】
前記信号の信号レベルに基づいて各スイッチの開閉状態を制御する制御部をさらに備える
請求項１に記載の信号処理装置。
【請求項１０】
前記制御部は、前記短絡制御部が前記複数のスイッチを有する場合、前記信号の信号レベルが大きくなるほどオフ状態のスイッチの数を増大させる
請求項９に記載の信号処理装置。
【請求項１１】
前記制御部は、前記信号の信号レベルの大きさに比例して、オフ状態のスイッチの数を増大させる
請求項１０に記載の信号処理装置。
【請求項１２】
前記制御部は、前記接続制御部が前記複数のスイッチを有する場合、前記信号の信号レベルが大きくなるほど、前記出力と基準電位の間の抵抗値を低減させるように、各スイッチの開閉状態を制御する
請求項９に記載の信号処理装置。
【請求項１３】
前記制御部は、前記抵抗値が、前記信号の信号レベルの大きさに反比例するように、各スイッチの開閉状態を制御する
請求項１２に記載の信号処理装置。
【請求項１４】
前記制御部は、並列に配置された前記複数のスイッチのそれぞれの開閉状態を、所定のレベル間隔ずつ互いに異なる信号レベルにおいて切り替える
請求項９に記載の信号処理装置。
【請求項１５】
信号処理装置の信号処理方法において、
前記信号処理装置が、
入力される信号の信号レベルを監視し、
前記信号レベルに基づいて、入力および出力の間に接続される抵抗の入力側と前記出力とを、前記入力より入力された信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部、および、前記出力と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部のうち、少なくともいずれか一方を構成する、並列に配置され、互いに異なる信号レベルにおいて開閉状態を切り換える複数のスイッチの制御信号値を決定し、
前記制御信号を前記複数のスイッチに供給する
信号処理方法。
【請求項１６】
信号を受信する受信部と、
前記信号を増幅する増幅部と、
前記受信部および前記増幅部の間に接続される抵抗の前記受信部側と前記増幅部とを、前記信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部と、
前記増幅部と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部と
を備え、
前記短絡制御部および前記接続制御部のうち、少なくともいずれか一方が、並列に配置され、それぞれが前記短絡制御部若しくは前記接続制御部の両端を接続するか若しくは切断するかを、互いに異なる信号レベルにおいて切り換える複数のスイッチを有する
通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、信号処理装置および方法、並びに通信装置に関し、特に、回路規模および消費電力の増大を抑制しながら、アッテネーション量を連続的に変化させることができるようにした信号処理装置および方法、並びに通信装置に関する。
【背景技術】
【０００２】
従来、RFフロントエンドに実装される利得可変アンプの入力信号は、歪み特性向上のために、その前段において、アッテネータを用いて信号レベルが減衰されていた。このアッテネータとしては、例えば、キャパシタにより構成される容量アッテネータや、抵抗ラダーにより構成される抵抗アッテネータを用いる方法が考えられた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】ＵＳ１０／１３８６８１
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、容量アッテネータを用いる場合、可変利得アンプを複数用いなければならず、回路規模や消費電力が増大する恐れがあった。
【０００５】
これに対して、特許文献１に記載の方法では、抵抗アッテネータが用いられている。しかしながらこの場合、アッテネーション量の制御は、デジタル値により行われ、利得制御特性が階段状となっていた。そのため、信号レベルが瞬時に変動し、結果として表示画像に瞬時的な輝度変化が観測されてしまう（つまり、画質が劣化する）恐れがあった。
【０００６】
本技術は、このような状況に鑑みて提案されたものであり、回路規模および消費電力の増大を抑制しながら、アッテネーション量を連続的に変化させることを目的とする。
【課題を解決するための手段】
【０００７】
本技術の一側面は、入力および出力の間に接続される抵抗の入力側と前記出力とを、前記入力より入力された信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部と、前記出力と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部とを備え、前記短絡制御部および前記接続制御部のうち、少なくともいずれか一方が、並列に配置され、互いに異なる信号レベルにおいて開閉状態を切り換える複数のスイッチを有する信号処理装置である。
【０００８】
前記スイッチは、ゲート電位が前記信号の信号レベルに応じて可変するMOS（Metal Oxide Semiconductor）トランジスタにより構成され、前記複数のスイッチの、それぞれの前記ゲート電位は、互いに異なる信号レベルで遷移することができる。
【０００９】
前記複数のスイッチの、前記開閉状態を切り換える信号レベルは、出力側のスイッチほど大きいようにすることができる。
【００１０】
前記複数のスイッチは、インピーダンスが互いに等しいようにすることができる。
【００１１】
前記複数のスイッチは、出力側のスイッチほどインピーダンスが大きいようにすることができる。
【００１２】
前記抵抗、前記短絡制御部、並びに前記接続制御部を有するユニットが、前記入力および前記出力の間に、直列に複数接続されるようにすることができる。
【００１３】
前記出力と前記基準電位の間に設けられる抵抗は、前記入力および前記出力の間に接続される抵抗の２倍の抵抗値を有することができる。
【００１４】
前記出力より出力された前記信号を増幅する増幅部をさらに備えることができる。
【００１５】
前記信号の信号レベルに基づいて各スイッチの開閉状態を制御する制御部をさらに備えることができる。
【００１６】
前記制御部は、前記短絡制御部が前記複数のスイッチを有する場合、前記信号の信号レベルが大きくなるほどオフ状態のスイッチの数を増大させることができる。
【００１７】
前記制御部は、前記信号の信号レベルの大きさに比例して、オフ状態のスイッチの数を増大させることができる。
【００１８】
前記制御部は、前記接続制御部が前記複数のスイッチを有する場合、前記信号の信号レベルが大きくなるほど、前記出力と基準電位の間の抵抗値を低減させるように、各スイッチの開閉状態を制御することができる。
【００１９】
前記制御部は、前記抵抗値が、前記信号の信号レベルの大きさに反比例するように、各スイッチの開閉状態を制御することができる。
【００２０】
前記制御部は、並列に配置された前記複数のスイッチのそれぞれの開閉状態を、所定のレベル間隔ずつ互いに異なる信号レベルにおいて切り替えることができる。
【００２１】
本技術の一側面は、また、信号処理装置の信号処理方法において、前記信号処理装置が、入力される信号の信号レベルを監視し、前記信号レベルに基づいて、入力および出力の間に接続される抵抗の入力側と前記出力とを、前記入力より入力された信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部、および、前記出力と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部のうち、少なくともいずれか一方を構成する、並列に配置され、互いに異なる信号レベルにおいて開閉状態を切り換える複数のスイッチの制御信号値を決定し、前記制御信号を前記複数のスイッチに供給する信号処理方法である。
【００２２】
本技術の一側面は、さらに、信号を受信する受信部と、前記信号を増幅する増幅部と、前記受信部および前記増幅部の間に接続される抵抗の前記受信部側と前記増幅部とを、前記信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部と、前記増幅部と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部とを備え、前記短絡制御部および前記接続制御部のうち、少なくともいずれか一方が、並列に配置され、それぞれが前記短絡制御部若しくは前記接続制御部の両端を接続するか若しくは切断するかを、互いに異なる信号レベルにおいて切り換える複数のスイッチを有する通信装置である。
【００２３】
本技術の一側面においては、入力される信号の信号レベルが監視され、信号レベルに基づいて、入力および出力の間に接続される抵抗の入力側と出力とを、入力より入力された信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部、および、出力と基準電位の間に抵抗を接続するか否かを、信号の信号レベルに応じて制御する接続制御部のうち、少なくともいずれか一方を構成する、並列に配置され、互いに異なる信号レベルにおいて開閉状態を切り換える複数のスイッチの制御信号値が決定され、制御信号が複数のスイッチに供給される。
【発明の効果】
【００２４】
本技術によれば、信号レベルを制御することができる。特に、回路規模および消費電力の増大を抑制しながら、アッテネーション量を連続的に変化させることができる。
【図面の簡単な説明】
【００２５】
【図１】利得可変アンプの構成例を示す図である。
【図２】利得可変アンプの他の構成例を示す図である。
【図３】利得制御特性を示す図である。
【図４】利得可変アンプの主な構成例を示す図である。
【図５】可変アッテネータの例を示す図である。
【図６】信号レベルに対するゲート電圧特性を示す図である。
【図７】AGC特性を示す図である。
【図８】３次歪み特性を示す図である。
【図９】２次歪み特性を示す図である。
【図１０】入力リターンロス特性を示す図である。
【図１１】ゲート制御処理の流れの例を示すフローチャートである。
【図１２】受信装置の主な構成例を示す図である。
【図１３】表示装置の主な構成例を示すブロック図である。
【図１４】コンピュータの主な構成例を示すブロック図である。
【発明を実施するための形態】
【００２６】
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（利得可変アンプ）
２．第２の実施の形態（受信装置）
３．第３の実施の形態（表示装置）
４．第４の実施の形態（コンピュータ）
【００２７】
＜１．第１の実施の形態＞
［１−１  可変アッテネータ］
図１は、利得可変アンプの構成例を示す図である。図１に示される利得可変アンプは、RFフロントエンドに実装される利得可変アンプである。この利得可変アンプにおいては、容量アッテネータを介して複数のゲイン可変アンプが接続される。この回路においては入力信号レベルが比較的大きな場合、入力端の容量アッテネータによって減衰された信号が後段のアンプへ入力され、これにより一般に問題となる歪み特性の向上を実現することができる。
【００２８】
ただし、図１に示されるように、利得可変アンプを複数段必要とすることにより、比較的IC実装時の面積や消費電力が増大する恐れがあった。また、入力端子や出力端子における寄生容量も比較的大きく、特に入力端子における入力容量の増加は入力端子でのインピーダンスマッチング特性を損なう要因となる恐れがあった。
【００２９】
図２は、RFフロントエンドに実装される利得可変アンプの他の構成例を示す図である。図２に示される利得可変アンプの場合、抵抗ラダーにより構成される抵抗アッテネータのアッテネーション値を、MOS（Metal Oxide Semiconductor）スイッチのゲート電位をHighかLowか選択することにより、利得が変化する。
【００３０】
このような利得可変アンプの場合、利得制御特性が図３に示されるように、階段状のものとなる恐れがある。これは、図２に示される抵抗アッテネータを制御するMOSトランジスタのゲート電位がHigh或いはLowとスイッチング様に制御される為である。そのため、利得が階段状に（瞬時に大きく）に変動することにより、受信するアナログのビデオ信号の信号レベルも瞬時に変動してしまい、結果として表示画像に瞬時的な輝度変化が観測される恐れがあった。つまり、画質が劣化する恐れがあった。
【００３１】
また、例えば、図３において１ステップを3dBとすると、後段回路の入力信号振幅は連続的に利得を制御する場合と比較して3dB高い値となり、このためにダイナミックレンジの低下を招く恐れがあった。
【００３２】
なお、上述した利得値の瞬時の大きな変動をシステム後段のデジタル回路により補完するという構成案が考えられるが、その場合、比較的大規模なデジタル回路を実装する必要があり、ICの実装面積や消費電力が増大してしまう恐れがあった。
【００３３】
［１−２  信号処理装置］
そこで、信号処理装置は、入力および出力の間に接続される抵抗の入力側と前記出力とを、前記入力より入力された信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部と、前記出力と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部とを備え、前記短絡制御部および前記接続制御部のうち、少なくともいずれか一方が、並列に配置され、互いに異なる信号レベルにおいて開閉状態を切り換える複数のスイッチを有するようにする。
【００３４】
このようにすることにより、アッテネーション量を、AGC電圧に応じてより連続的に変化させることができ、短周期変動を抑制する所謂フラッター耐性を向上させることができる。また、これにより、アッテネーション量の急激な変動を抑制させるデジタル処理部が不要になるので、回路規模や消費電力の増大を抑制することができる。
【００３５】
前記スイッチが、ゲート電位が前記信号の信号レベルに応じて可変するMOSトランジスタにより構成され、前記複数のスイッチの、それぞれの前記ゲート電位が、互いに異なる信号レベルで遷移するようにしてもよい。
【００３６】
このようにMOSトランジスタを用いることにより、構成をより単純化することができ、回路規模や消費電力の増大をより抑制することができる。
【００３７】
前記複数のスイッチの、前記開閉状態を切り換える信号レベルが、出力側のスイッチほど大きくなるようにしてもよい。
【００３８】
このようにすることにより、信号レベルの大きさに応じて、入力側のスイッチから順に短絡させることができ、アッテネーション量をより連続的に変化させることができる。
【００３９】
前記複数のスイッチのインピーダンスが互いに等しくなるようにしてもよい。
【００４０】
このようにすることにより、各スイッチの短絡によるアッテネーション量の変動をより均一化することができる。
【００４１】
前記複数のスイッチの出力側のスイッチほど、インピーダンスが大きくなるようにしてもよい。
【００４２】
このようにすることにより、短絡された入力側の経路の利得が支配的となるようにすることができ、アッテネーション量をさらに連続的に変化させることができる。
【００４３】
前記抵抗、前記短絡制御部、並びに前記接続制御部を有するユニットが、前記入力および前記出力の間に、直列に複数接続されるようにしてもよい。
【００４４】
前記出力と前記基準電位の間に設けられる抵抗は、前記入力および前記出力の間に接続される抵抗の２倍の抵抗値を有することができる。このようにすることにより、信号レベルを均等に分圧することができ、各抵抗の接続制御によるアッテネーション量の変動をより連続的にすることができる。
【００４５】
前記出力より出力された前記信号を増幅する増幅部をさらに備えるようにしてもよい。
【００４６】
このようにすることにより、利得可変アンプを形成することができる。
【００４７】
前記信号の信号レベルに基づいて各スイッチの開閉状態を制御する制御部をさらに備えるようにしてもよい。
【００４８】
これにより信号レベルに基づくアッテネーション量の制御を装置内で行うことができ、より容易にアッテネーション量の変動を連続的にすることができる。
【００４９】
なお、本技術は、前記信号処理装置の信号処理方法として実現することもできる。
【００５０】
また、信号を受信する受信部と、前記信号を増幅する増幅部と、前記受信部および前記増幅部の間に接続される抵抗の前記受信部側と前記増幅部とを、前記信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部と、前記増幅部と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部とを備え、前記短絡制御部および前記接続制御部のうち、少なくともいずれか一方が、並列に配置され、それぞれが前記短絡制御部若しくは前記接続制御部の両端を接続するか若しくは切断するかを、互いに異なる信号レベルにおいて切り換える複数のスイッチを有する通信装置としてもよい。
【００５１】
つまり、本技術は、信号処理装置として実現することもできるし、同様の信号処理を行う任意の装置としても実現することができる。また、制御処理の一部または全部をソフトウエアにより実現するようにしてもよい。
【００５２】
以下に、より具体的に説明する。
【００５３】
［１−３  利得可変アンプ］
図４は、利得可変アンプの主な構成例を示す図である。図４に示される利得可変アンプ１００は、入力される信号を増幅する増幅機能を有する信号処理装置の一例であり、入力信号の信号レベルに応じて利得を変更することができる。
【００５４】
図４に示されるように、利得可変アンプ１００は、ゲート制御部１０１、可変アッテネータ１０２、およびLNA（Low Noise Amplifier）１０３を有する。ゲート制御部１０１は、入力端子（Input）から入力される信号の信号レベルに応じて可変アッテネータ１０２の各トランジスタのゲート電位を制御する。可変アッテネータ１０２は、入力端子（Input）から入力される信号の信号レベルを、LNA１０３の増幅による歪みの発生を抑制するように、その信号レベルに応じて減衰させる。LNA１０３は、可変アッテネータ１０２により適宜減衰された信号を増幅する。
【００５５】
可変アッテネータ１０２は、抵抗ラダーを用いて信号レベルを減衰させる抵抗アッテネータにより構成される。可変アッテネータ１０２は、入出力間に直列に接続される抵抗１１１および出力と基準電位（例えばGND）との間に接続される抵抗１１２を有する。
【００５６】
抵抗１１１および抵抗１１２の抵抗値の比は任意であるが、例えば、１対２とすると、信号レベルを均等に分圧することができる。
【００５７】
可変アッテネータ１０２は、さらに、抵抗１１１の入力側と可変アッテネータ１０２の出力とを短絡させる短絡制御部１２１と、抵抗１１２を出力と基準電位（例えばGND）との間に接続するか否かを制御する接続制御部１２２を有する。なお、抵抗１１２と接続制御部１２２をまとめて接続制御部１３１としてもよい。
【００５８】
短絡制御部１２１は、並列に配置される複数のMOS（Metal Oxide Semiconductor）トランジスタを有する。図４の例の場合、短絡制御部１２１は、３のMOSトランジスタ（MNS1乃至MNS3）を有する。抵抗１１２は、並列に配置される複数の抵抗を有する。図４の例の場合、抵抗１１２は、５の抵抗（抵抗１１２−１乃至抵抗１１２−５）を有する。接続制御部１２２は、並列に配置される複数のMOSトランジスタを有する。図４の例の場合、接続制御部１２２は、５のMOSトランジスタ（MNP1乃至MNP5）を有する。抵抗１１２および接続制御部１２２は、可変アッテネータ１０２の出力端子と基準電位との間に、互いに直列に接続される。つまり、図４に示されるように、抵抗１１２を構成する各抵抗は、接続制御部１２２を構成する各MOSトランジスタと直列に接続される。
【００５９】
なお、可変アッテネータ１０２は、図４に示される構成を１ユニット（unit）とし、図５に示される例のように、このユニットを、入出力間に直列に複数接続する構成としてもよい。すなわち、可変アッテネータ１０２が、多段のR-2R抵抗ラダーにより構成されるようにしてもよい。図５の例において、点線で囲まれる単位ユニット１０２Ａが、図４に示される構成に相当する。
【００６０】
次に、短絡制御部１２１と接続制御部１２２について説明する。
【００６１】
短絡制御部１２１と接続制御部１２２の各MOSトランジスタは、ゲート電位に応じて開閉状態を切り換えるスイッチとして動作する。
【００６２】
例えば、MOSトランジスタMNS1乃至MNS3は、それぞれ、ゲート電位がHレベルの場合、オン（ON）状態となり、抵抗１１１の入力側と可変アッテネータ１０２の出力端子とを短絡させる。また、MOSトランジスタMNS1乃至MNS3は、それぞれ、ゲート電位がLレベルの場合、オフ（OFF状態となり、抵抗１１１の入力側と可変アッテネータ１０２の出力端子との間を切断する。
【００６３】
同様に、例えば、MOSトランジスタMNP1は、ゲート電位がHレベルの場合、オン（ON）状態となり、一方の端が可変アッテネータ１０２の出力端子に接続される抵抗１１２−１の他方の端を基準電位に接続し、ゲート電位がLレベルの場合、オフ（OFF）状態となり、これらを切り離す。MOSトランジスタMNP2乃至MNP5も同様であり、それぞれ、自身が対応する抵抗（抵抗１１２−２乃至抵抗１１２−５のうちのいずれか）を、可変アッテネータ１０２の出力端子と基準電位との間に接続したり切断したりする。
【００６４】
これらのゲート電位は、ゲート制御部１０１により制御される。ゲート制御部１０１は、利得可変アンプ１００に入力される信号の信号レベル（利得制御電圧（AGC（Automatic Gain Control）電圧）とも称する）に応じて、例えば、図６に示されるグラフのように、各ゲート電位を制御する。
【００６５】
図６は、信号レベルに対するゲート電圧特性を示す図である。図６に示されるグラフにおいて、線２０１は、MOSトランジスタMNS1のゲート電位の遷移の様子の例を示している。同様に、線２０２は、MOSトランジスタMNS2のゲート電位の遷移の様子の例を示し、線２０３は、MOSトランジスタMNS3のゲート電位の遷移の様子の例を示している。
【００６６】
なお、図６においては、ゲート電位がVDDとVSSとの間で遷移する部分のみを示している。実際には、MOSトランジスタMNS1乃至MNS3の各ゲート電位は、遷移する部分より信号レベル（VAGC）が低い部分において、電位VDDが維持され、遷移する部分より信号レベル（VAGC）が高い部分において、電位VSSが維持される。例えば、信号レベル（VAGC）が低い方から高い方に向かう方向に見ると、MOSトランジスタMNS1のゲート電位は、線２０１に示されるように所定の信号レベルにおいて、電位VDDから電位VSSに遷移する。その他のMOSトランジスタMNS2およびMNS3についても同様である。
【００６７】
各MOSトランジスタMNS1乃至MNS3のゲート電位は、図６に示されるように、互いに異なる信号レベル（VAGC）において遷移するように制御される。つまり、各MOSトランジスタMNS1乃至MNS3のゲート電位が遷移する信号レベル（VAGC）には、互いに所定の信号レベル間隔でオフセットが設けられている。
【００６８】
したがって、短絡制御部１２１においては、信号レベルが小さくなるほどオン状態となるMOSトランジスタが増え、信号レベルが大きくなるほどオフ状態となるMOSトランジスタが増える。つまり、ゲート制御部１０１は、信号レベルに比例して、短絡状態のMOSトランジスタの数を低減させる。このようにすることにより、アッテネーション量の変動をより連続的にすることができる。
【００６９】
また、図６に示されるグラフにおいて、線２１１は、MOSトランジスタMNP1のゲート電位の遷移の様子の例を示している。同様に、線２１２乃至線２１５は、それぞれ、MOSトランジスタMNP2乃至MNP5のゲート電位の遷移の様子の例を示している。
【００７０】
なお、図６においては、ゲート電位がVDDとVSSとの間で遷移する部分のみを示している。実際には、MOSトランジスタMNP1乃至MNP5の各ゲート電位は、遷移する部分より信号レベル（VAGC）が低い部分において、電位VSSが維持され、遷移する部分より信号レベル（VAGC）が高い部分において、電位VDDが維持される。
【００７１】
各MOSトランジスタMNP1乃至MNP5のゲート電位は、図６に示されるように、互いに異なる信号レベル（VAGC）において遷移するように制御される。つまり、各MOSトランジスタMNP1乃至MNP5のゲート電位が遷移する信号レベル（VAGC）には、互いに所定の信号レベル間隔でオフセットが設けられている。
【００７２】
したがって、接続制御部１２２においては、信号レベルが小さくなるほどオフ状態となるMOSトランジスタが増え、信号レベルが大きくなるほどオン状態となるMOSトランジスタが増える。つまり、ゲート制御部１０１は、出力と基準電位との間の抵抗値を信号レベルに反比例させる。このようにすることにより、アッテネーション量の変動をより連続的にすることができる。
【００７３】
ここで歪み特性に着目してMOSトランジスタMNS1乃至MNS3の動作について説明する。MOSトランジスタMNS1のゲート電位が制御される過程でドレインソース間電位に対するオン抵抗の変化率が高い領域が存在する。例えば、MOSトランジスタMNS2およびMNS3を回路に接続しない場合を考えると上記領域にて本回路は入力信号振幅に応じてアッテネーション量が変化することとなるので比較的非線形が強い。
【００７４】
これに対して、上記領域においてMOSトランジスタMNS2及びMNS3がゲート電位=VDDとなり、MOSトランジスタMNS1のドレインソース間を短絡する動作領域となる為に、アッテネーション量は概ねMOSトランジスタMNS2およびMNS3のオン抵抗により決定されるので、MOSトランジスタMNS1のvds電位差に対してオン抵抗の変化率が高い領域においても、本回路の線形性は比較的高い値に保持される。同様の動作からMOSトランジスタMNS2の非線形性は、MOSトランジスタMNS3により、MOSトランジスタMNS3の非線形性は、より後段のスイッチ群が短絡動作領域にあることから抑圧される動作となる。
【００７５】
これに対して、MOSトランジスタMNP1乃至MNP5についての線形性は、それぞれのトランジスタのゲート制御電圧を、オフセットを設けて制御させることにより、各々のトランジスタのvdsに対するrdsの変化率が高いバイアス領域で同時に動作せぬようなされている。
【００７６】
図５に示されるように、可変アッテネータ１０２は、多段R-2Rアッテネータとすることができ、アッテネーション動作時において入出力インピーダンスが比較的一定の値に保持されることが期待できる。特にアッテネーション動作時において、可変アッテネータ１０２の出力インピーダンスは後段のLNA１０３の帰還路の一部となる為に、信号源インピーダンス（例えば、TVシステムの場合75Ω）に近い値となることによってLNA１０３の帰還率が一定に保持され、そのためにLNA１０３の歪み特性を劣化させないようにすることができる。
【００７７】
また、R-2R構成に由来してAGC動作時入力インピーダンスも大きく変動しないために、無線機にとって重要な指標となるリターンロス特性がAGC動作時にも保持されることが期待される。
【００７８】
図７は、可変アッテネータ１０２のAGC特性を示す図である。図７に示されるように、アッテネーション量を、AGC電圧に応じて連続的に変化させることができる。したがって、図２の従来回路で問題となるフラッター耐性も問題とならず、なおかつ、後段に補正を行うロジック回路が不要になる。つまり、利得可変アンプ１００は、回路規模および消費電力の増大を抑制しながら、アッテネーション量を連続的に変化させることができる。
【００７９】
図８は、３次歪み特性を示す図である。図９は、２次歪み特性を示す図である。図８および図９に示されるように、いずれの場合も、比較的高い線形性を保持して動作していることが分かる。
【００８０】
図１０は、入力リターンロス特性を示す図である。図１２に示されるように、AGC動作時にもリターンロス特性が確保できていることが分かる。
【００８１】
このように、複数のMOSトランジスタのゲート電位が遷移する信号レベルが、出力側のMOSトランジスタほど大きくなるようにすることにより、信号レベルの大きさに応じて、入力側のMOSトランジスタから順に短絡させることができ、アッテネーション量をより連続的に変化させることができる。
【００８２】
図４に示されるように、可変アッテネータ１０２は、ポリ抵抗とMOSトランジスタのみで構成することができる。したがって、先端MOSプロセスとの親和性も比較的高いと考えられ、また比較的小型であり、例えば従来回路である図１の回路と比較して約1/20のレイアウト面積で同等の機能を実現することができる。またその回路構成に由来して電力は制御回路のみで消費されるために消費電力が比較的小さくすることができる。したがって、利得可変アンプ１００は、製造や駆動のコストを低減させることができる。
【００８３】
なお、短絡制御部１２１および接続制御部１２２において、それぞれのMOSトランジスタの数は、複数であれば任意である。この数が多いほどアッテネーション量の変化をより連続的（滑らか）にすることが可能であるが、その分、回路規模や消費電力が増大する可能性がある。
【００８４】
また、この複数のMOSトランジスタのインピーダンスは、互いに等しくなるようにしてもよいし、出力側のスイッチほど、インピーダンスが大きくなるようにしてもよい。各MOSトランジスタのインピーダンスを揃えることにより、各スイッチの短絡によるアッテネーション量の変動をより均一化することができ、インピーダンスを偏らせることにより、短絡された入力側の経路の利得が支配的となるようにすることができ、アッテネーション量をさらに連続的に変化させることができる。
【００８５】
また、短絡制御部１２１および接続制御部１２２において、各MOSトランジスタのゲート電位が遷移するAGC電圧の間隔（オフセット）は、任意であり、上述したように一定間隔にしなくてもてもよい。
【００８６】
［１−４  ゲート制御処理の流れ］
次に、図１１のフローチャートを参照して、ゲート制御部１０１により実行されるゲート制御処理の流れの例を説明する。
【００８７】
ゲート制御処理が開始されると、ゲート制御部１０１は、ステップＳ１０１において、入力電圧を監視する。
【００８８】
ゲート制御部１０１は、ステップＳ１０２において、入力電圧に応じて各MOSトランジスタのゲート電圧を決定し、ステップＳ１０３において、各ゲート電圧を制御する。
【００８９】
ステップＳ１０４において、ゲート制御部１０１は、ゲート制御処理を終了するか否かを判定する。ゲート制御処理を終了しないと判定された場合、処理は、ステップＳ１０１に戻り、それ以降の処理が繰り返される。また、ステップＳ１０４において、ゲート制御処理を終了すると判定された場合、ゲート制御処理が終了する。
【００９０】
ゲート制御部１０１がこのように制御処理を実行することにより、利得可変アンプ１００は、回路規模および消費電力の増大を抑制しながら、アッテネーション量を連続的に変化させることができる。
【００９１】
＜２．第２の実施の形態＞
なお、本技術は、図４の利得可変アンプ１００と同様の機能を有する任意の装置に適用することができる。例えば、利得可変アンプ１００を用いる受信装置にも適用することができる。図１２は、受信装置の主な構成例を示す図である。
【００９２】
図１２に示される受信装置３００は、例えば、TV信号等の放送波を受信する受信装置である。図１２に示されるように、受信装置３００は、アンテナ３１１、利得可変アンプ（利得可変AMP）３１２、ミキサ（MIXER）３１３、バンドパスフィルタ（BPF）３１４、利得可変アンプ（IFVGA）３１５、および復調部（DEMODULATOR）３１６を有する。
【００９３】
このような受信装置３００において、利得可変アンプ３１２として、図４の利得可変アンプ１００を適用する。このようにすることにより、利得可変アンプ３１２は、アンテナ３１１を介して受信した受信信号（例えばTV信号）の信号レベルに応じて利得を制御することができる。したがって利得可変アンプ３１２は、受信信号を、歪みを抑制しながら増幅させることができる。
【００９４】
その際、上述したように、利得可変アンプ３１２は、アッテネーション量を連続的に変化させることができる。つまり、利得可変アンプ３１２のフラッター耐性が高いので、受信装置３００は、例えば、受信信号がTV信号のように画像信号を含む場合、その表示画像の画質劣化を抑制することができる。
【００９５】
また、利得可変アンプ３１２として、利得可変アンプ１００を適用することにより、回路規模や消費電力の増大を抑制することができる。これにより、受信装置１００は、製造や駆動のコストを低減させることができる。
【００９６】
なお、受信装置３００が受信する信号は、無線信号であってもよいし、有線信号であってもよい。
【００９７】
本技術は、さらに他の装置にも適用することができる。
【００９８】
＜３．第３の実施の形態＞
［表示装置］
図１３は、以上のような受信装置（受信装置３００）を処理部として用いた表示装置の主な構成例を示すブロック図である。図１３に示される表示装置５００は、例えばSECAM-LのようなAM変調の放送波（例えば、テレビジョン信号）を受信する受信装置であり、また、その受信した画像を表示する装置である。表示装置５００は、例えば、アンテナ５０１、チューナ５０２、デマルチプレクサ５０３、デコーダ５０４、映像信号処理部５０５、表示部５０６、音声信号処理部５０７、スピーカ５０８、外部インタフェース５０９、制御部５１０、ユーザインタフェース５１１、及びバス５１２を備える。
【００９９】
チューナ５０２は、アンテナ５０１を介して受信される放送信号から所望のチャネルの信号を抽出し、抽出した信号を復調する。そして、チューナ５０２は、復調により得られた符号化ビットストリームをデマルチプレクサ５０３へ出力する。即ち、チューナ５０２は、画像が符号化されている符号化ストリームを受信する、表示装置５００における伝送部としての役割を有する。
【０１００】
デマルチプレクサ５０３は、符号化ビットストリームから視聴対象の番組の映像ストリーム及び音声ストリームを分離し、分離した各ストリームをデコーダ５０４へ出力する。また、デマルチプレクサ５０３は、符号化ビットストリームからEPG（Electronic Program Guide）などの補助的なデータを抽出し、抽出したデータを制御部５１０に供給する。なお、デマルチプレクサ５０３は、符号化ビットストリームがスクランブルされている場合には、デスクランブルを行ってもよい。
【０１０１】
デコーダ５０４は、デマルチプレクサ５０３から入力される映像ストリーム及び音声ストリームを復号する。そして、デコーダ５０４は、復号処理により生成される映像データを映像信号処理部５０５へ出力する。また、デコーダ５０４は、復号処理により生成される音声データを音声信号処理部５０７へ出力する。
【０１０２】
映像信号処理部５０５は、デコーダ５０４から入力される映像データを再生し、表示部５０６に映像を表示させる。また、映像信号処理部５０５は、ネットワークを介して供給されるアプリケーション画面を表示部５０６に表示させてもよい。また、映像信号処理部５０５は、映像データについて、設定に応じて、例えばノイズ除去などの追加的な処理を行ってもよい。さらに、映像信号処理部５０５は、例えばメニュー、ボタン又はカーソルなどのGUI（Graphical User Interface）の画像を生成し、生成した画像を出力画像に重畳してもよい。
【０１０３】
表示部５０６は、映像信号処理部５０５から供給される駆動信号により駆動され、表示デバイス（例えば、液晶ディスプレイ、プラズマディスプレイ又はOELD（Organic ElectroLuminescence Display）（有機ELディスプレイ）など）の映像面上に映像又は画像を表示する。
【０１０４】
音声信号処理部５０７は、デコーダ５０４から入力される音声データについてD/A変換及び増幅などの再生処理を行い、スピーカ５０８から音声を出力させる。また、音声信号処理部５０７は、音声データについてノイズ除去などの追加的な処理を行ってもよい。
【０１０５】
外部インタフェース５０９は、表示装置５００と外部機器又はネットワークとを接続するためのインタフェースである。例えば、外部インタフェース５０９を介して受信される映像ストリーム又は音声ストリームが、デコーダ５０４により復号されてもよい。即ち、外部インタフェース５０９もまた、画像が符号化されている符号化ストリームを受信する、表示装置５００における伝送部としての役割を有する。
【０１０６】
制御部５１０は、CPUなどのプロセッサ、並びにRAM及びROMなどのメモリを有する。メモリは、CPUにより実行されるプログラム、プログラムデータ、EPGデータ、及びネットワークを介して取得されるデータなどを記憶する。メモリにより記憶されるプログラムは、例えば、表示装置５００の起動時にCPUにより読み込まれ、実行される。CPUは、プログラムを実行することにより、例えばユーザインタフェース５１１から入力される操作信号に応じて、表示装置５００の動作を制御する。
【０１０７】
ユーザインタフェース５１１は、制御部５１０と接続される。ユーザインタフェース５１１は、例えば、ユーザが表示装置５００を操作するためのボタン及びスイッチ、並びに遠隔制御信号の受信部などを有する。ユーザインタフェース５１１は、これら構成要素を介してユーザによる操作を検出して操作信号を生成し、生成した操作信号を制御部５１０へ出力する。
【０１０８】
バス５１２は、チューナ５０２、デマルチプレクサ５０３、デコーダ５０４、映像信号処理部５０５、音声信号処理部５０７、外部インタフェース５０９及び制御部５１０を相互に接続する。
【０１０９】
このように構成された表示装置５００のアンテナ５０１およびチューナ５０２に、上述した、受信装置３００が用いられる。したがって、表示装置５００は、回路規模および消費電力の増大を抑制しながら、アッテネーション量を連続的に変化させることができ、結果として、表示画像の画質劣化を抑制することができる。
【０１１０】
＜４．第４の実施の形態＞
［コンピュータ］
上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここでコンピュータには、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータ等が含まれる。
【０１１１】
図１４は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。
【０１１２】
図１４に示されるコンピュータ６００において、CPU（Central Processing Unit）６０１、ROM（Read Only Memory）６０２、RAM（Random Access Memory）６０３は、バス６０４を介して相互に接続されている。
【０１１３】
バス６０４にはまた、入出力インタフェース６１０も接続されている。入出力インタフェース６１０には、入力部６１１、出力部６１２、記憶部６１３、通信部６１４、およびドライブ６１５が接続されている。
【０１１４】
入力部６１１は、例えば、キーボード、マウス、マイクロホン、タッチパネル、入力端子などよりなる。出力部６１２は、例えば、ディスプレイ、スピーカ、出力端子などよりなる。記憶部６１３は、例えば、ハードディスク、RAMディスク、不揮発性のメモリなどよりなる。通信部６１４は、例えば、ネットワークインタフェースよりなる。ドライブ６１５は、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブルメディア６２１を駆動する。
【０１１５】
以上のように構成されるコンピュータでは、CPU６０１が、例えば、記憶部６１３に記憶されているプログラムを、入出力インタフェース６１０およびバス６０４を介して、RAM６０３にロードして実行することにより、上述した一連の処理が行われる。RAM６０３にはまた、CPU６０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【０１１６】
コンピュータ（CPU６０１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア６２１に記録して適用することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。
【０１１７】
コンピュータでは、プログラムは、リムーバブルメディア６２１をドライブ６１５に装着することにより、入出力インタフェース６１０を介して、記憶部６１３にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部６１４で受信し、記憶部６１３にインストールすることができる。その他、プログラムは、ROM６０２や記憶部６１３に、あらかじめインストールしておくことができる。
【０１１８】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【０１１９】
また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１２０】
また、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
【０１２１】
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
【０１２２】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１２３】
例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
【０１２４】
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
【０１２５】
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
【０１２６】
なお、本技術は以下のような構成も取ることができる。
（１）  入力および出力の間に接続される抵抗の入力側と前記出力とを、前記入力より入力された信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部と、
前記出力と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部と
を備え、
前記短絡制御部および前記接続制御部のうち、少なくともいずれか一方が、並列に配置され、互いに異なる信号レベルにおいて開閉状態を切り換える複数のスイッチを有する
信号処理装置。
（２）  前記スイッチは、ゲート電位が前記信号の信号レベルに応じて可変するMOSトランジスタにより構成され、
前記複数のスイッチの、それぞれの前記ゲート電位は、互いに異なる信号レベルで遷移する
前記（１）に記載の信号処理装置。
（３）  前記複数のスイッチの、前記開閉状態を切り換える信号レベルは、出力側のスイッチほど大きい
前記（１）または（２）に記載の信号処理装置。
（４）  前記複数のスイッチは、インピーダンスが互いに等しい
前記（１）乃至（３）のいずれかに記載の信号処理装置。
（５）  前記複数のスイッチは、出力側のスイッチほどインピーダンスが大きい
前記（１）乃至（４）のいずれかに記載の信号処理装置。
（６）  前記抵抗、前記短絡制御部、並びに前記接続制御部を有するユニットが、前記入力および前記出力の間に、直列に複数接続される
前記（１）乃至（５）のいずれかに記載の信号処理装置。
（７）  前記出力と前記基準電位の間に設けられる抵抗は、前記入力および前記出力の間に接続される抵抗の２倍の抵抗値を有する
前記（１）乃至（６）のいずれかに記載の信号処理装置。
（８）  前記出力より出力された前記信号を増幅する増幅部をさらに備える
前記（１）乃至（７）のいずれかに記載の信号処理装置。
（９）  前記信号の信号レベルに基づいて各スイッチの開閉状態を制御する制御部をさらに備える
前記（１）乃至（８）のいずれかに記載の信号処理装置。
（１０）  前記制御部は、前記短絡制御部が前記複数のスイッチを有する場合、前記信号の信号レベルが大きくなるほどオフ状態のスイッチの数を増大させる
前記（９）に記載の信号処理装置。
（１１）  前記制御部は、前記信号の信号レベルの大きさに比例して、オフ状態のスイッチの数を増大させる
前記（１０）に記載の信号処理装置。
（１２）  前記制御部は、前記接続制御部が前記複数のスイッチを有する場合、前記信号の信号レベルが大きくなるほど、前記出力と基準電位の間の抵抗値を低減させるように、各スイッチの開閉状態を制御する
前記（９）乃至（１１）のいずれかに記載の信号処理装置。
（１３）  前記制御部は、前記抵抗値が、前記信号の信号レベルの大きさに反比例するように、各スイッチの開閉状態を制御する
前記（１２）に記載の信号処理装置。
（１４）  前記制御部は、並列に配置された前記複数のスイッチのそれぞれの開閉状態を、所定のレベル間隔ずつ互いに異なる信号レベルにおいて切り替える
前記（９）乃至（１３）のいずれかに記載の信号処理装置。
（１５）  信号処理装置の信号処理方法において、
前記信号処理装置が、
入力される信号の信号レベルを監視し、
前記信号レベルに基づいて、入力および出力の間に接続される抵抗の入力側と前記出力とを、前記入力より入力された信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部、および、前記出力と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部のうち、少なくともいずれか一方を構成する、並列に配置され、互いに異なる信号レベルにおいて開閉状態を切り換える複数のスイッチの制御信号値を決定し、
前記制御信号を前記複数のスイッチに供給する
信号処理方法。
（１６）  信号を受信する受信部と、
前記信号を増幅する増幅部と、
前記受信部および前記増幅部の間に接続される抵抗の前記受信部側と前記増幅部とを、前記信号の信号レベルに応じて短絡させるか否かを制御する短絡制御部と、
前記増幅部と基準電位の間に抵抗を接続するか否かを、前記信号の信号レベルに応じて制御する接続制御部と
を備え、
前記短絡制御部および前記接続制御部のうち、少なくともいずれか一方が、並列に配置され、それぞれが前記短絡制御部若しくは前記接続制御部の両端を接続するか若しくは切断するかを、互いに異なる信号レベルにおいて切り換える複数のスイッチを有する
通信装置。
【符号の説明】
【０１２７】
１００  利得可変アンプ，  １０１  ゲート制御部，  １０２  可変アッテネータ，  １０３  LNA，  １１１  抵抗，  １１２  抵抗群，  １２１  短絡制御部，  １２２  接続制御部，  ３００  受信装置，  ３１２  利得可変アンプ，  ３１３  ミキサ，  ３１４  バンドパスフィルタ，  ３１５  利得可変アンプ，  ３１６  復調部，  ５００  表示装置，  ５０２  チューナ
【図１】
2013247536.tif 000003
【図２】
2013247536.tif 000004
【図３】
2013247536.tif 000005
【図４】
2013247536.tif 000006
【図５】
2013247536.tif 000007
【図６】
2013247536.tif 000008
【図７】
2013247536.tif 000009
【図８】
2013247536.tif 000010
【図９】
2013247536.tif 000011
【図１０】
2013247536.tif 000012
【図１１】
2013247536.tif 000013
【図１２】
2013247536.tif 000014
【図１３】
2013247536.tif 000015
【図１４】
2013247536.tif 000016