(57)【要約】【課題】半導体パッケージ間や半導体パッケージと配線基板との接続信頼性を維持しつつ、小型化することを可能にした半導体装置を提供する。【解決手段】実施形態の半導体装置１は、配線基板２の第１の面上に搭載され、第１の配線層４と電気的に接続された半導体チップ６と、配線基板２の第１の面２ａから突出し、かつ第１の配線層４と電気的に接続された内部端子１１と、半導体チップ６を内部端子１１と共に封止する封止樹脂層１３と、封止樹脂層上に設けられ、内部端子１１と電気的に接続された外部端子１４とを具備する。内部端子１１には融点が５００℃を超える第１の金属材料を用い、外部端子１４には融点が５００℃以下の第２の金属材料を用いる。【選択図】図１
2013201218.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体装置と、
前記第１の半導体装置上に積層された第２の半導体装置とを具備する半導体モジュールであって、
前記第１および第２の半導体装置は、それぞれ
第１の内部電極と第２の内部電極とを含む第１の配線層を備える第１の面と、前記第１の配線層と電気的に接続され、かつ外部電極を含む第２の配線層を備える第２の面とを有する配線基板と、
前記配線基板の前記第１の面上に積層され、それぞれ電極パッドを有する複数の半導体チップと、
前記第１の内部電極と前記複数の半導体チップの前記電極パッドとを電気的に接続する接続部材と、
前記配線基板の前記第１の面から突出するように、前記第２の内部電極上に設けられた内部端子と、
前記複数の半導体チップを前記内部端子と共に封止するように、前記内部端子の一部を露出させつつ前記配線基板の前記第１の面上に設けられた封止樹脂層と、
前記封止樹脂層上に設けられ、前記内部端子の前記封止樹脂層から露出した部分と電気的に接続された外部端子とを具備し、
前記内部端子は融点が５００℃を超える金属材料を用いたスタッドバンプを備え、前記外部端子は融点が５００℃以下の半田材料を用いた半田ボールを備え、
前記第１の半導体装置における前記外部電極と前記第２の半導体装置における前記外部端子とが電気的に接続されていることを特徴とする半導体モジュール。
【請求項２】
第１の配線層を備える第１の面と、第２の面とを有する配線基板と、
前記配線基板の前記第１の面上に搭載され、電極パッドを有する半導体チップと、
前記第１の配線層と前記電極パッドとを電気的に接続する接続部材と、
前記配線基板の前記第１の面から突出するように、前記第１の配線層と電気的に接続しつつ前記第１の面上に設けられた内部端子と、
前記半導体チップを前記内部端子と共に封止するように、前記内部端子の一部を露出させつつ前記配線基板の前記第１の面上に設けられた封止樹脂層と、
前記封止樹脂層上に設けられ、前記内部端子の前記封止樹脂層から露出した部分と電気的に接続された外部端子とを具備し、
前記内部端子には融点が５００℃を超える第１の金属材料を用い、前記外部端子には融点が５００℃以下の第２の金属材料を用いることを特徴とする半導体装置。
【請求項３】
第１の配線層を備える第１の面と、第２の面とを有する配線基板と、
前記配線基板の前記第１の面上に搭載され、電極パッドと前記電極パッドと電気的に接続された再配線層とを有する半導体チップと、
前記第１の配線層と前記再配線層とを電気的に接続する接続部材と、
前記再配線層から突出するように前記再配線層上に設けられた内部端子と、
前記半導体チップを前記内部端子と共に封止するように、前記内部端子の一部を露出させつつ前記配線基板の前記第１の面上に設けられた封止樹脂層と、
前記封止樹脂層上に設けられ、前記内部端子の前記封止樹脂層から露出した部分と電気的に接続された外部端子とを具備し、
前記内部端子には融点が５００℃を超える第１の金属材料を用い、前記外部端子には融点が５００℃以下の第２の金属材料を用いることを特徴とする半導体装置。
【請求項４】
前記配線基板の前記第２の面には、前記第１の配線層と電気的に接続され、外部電極を有する第２の配線層が設けられていることを特徴とする、請求項２または請求項３に記載の半導体装置。
【請求項５】
請求項４に記載の第１の半導体装置と、
前記第１の半導体装置上に積層された請求項４に記載の第２の半導体装置とを具備し、
前記第１の半導体装置における前記外部電極と前記第２の半導体装置における前記外部端子とが電気的に接続されていることを特徴とする半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置とそれを用いた半導体モジュールに関する。
【背景技術】
【０００２】
半導体装置の小型化や高密度実装化等を実現するために、１つのパッケージ内に複数の半導体チップを積層して樹脂封止したスタック型マルチチップパッケージが実用化されている。さらに、配線基板上に搭載された半導体チップを樹脂封止して構成した半導体パッケージを立体的に積層した構造、すなわちＰＯＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）構造を有する半導体モジュールの実用化が進められている。ＰＯＰ構造の半導体モジュールにおいては、例えば配線基板のチップ搭載面に形成された半田ボール等からなるバンプ電極を半導体チップと共に樹脂層で封止し、さらにバンプ電極の一部を封止樹脂層から露出させることによって、複数の半導体パッケージ間を電気的に接続している。
【０００３】
ＰＯＰ構造の半導体モジュールにおいて、複数の半導体パッケージ間を封止樹脂層内に配置されたバンプ電極で接続する場合、バンプ電極の高さは封止樹脂層の高さ以上に設定する必要がある。このため、バンプ電極を形成する半田ボールの直径は大きくなることが避けられない。また、半田ボールからなるバンプ電極は、樹脂封止時に軟化して直径が増大しやすいため、バンプ電極の形成ピッチを広く設定する必要がある。これらは半導体パッケージやそれを用いたＰＯＰ構造の半導体モジュールの小型化を妨げる要因となっている。さらに、バンプ電極の高さが制約されることで、半導体パッケージ内に搭載する半導体チップの数（積層数）を増加させることも困難となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−０２７５２６号公報
【特許文献２】米国特許出願公開第２００９／０１４６３０１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、半導体パッケージ間や半導体パッケージと配線基板との接続信頼性を維持しつつ、小型化することを可能にした半導体装置とそれを用いた半導体モジュールを提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１の配線層を備える第１の面と第２の面とを有する配線基板と、配線基板の第１の面上に搭載され、電極パッドを有する半導体チップと、第１の配線層と電極パッドとを電気的に接続する接続部材と、配線基板の第１の面から突出するように第１の配線層と電気的に接続しつつ第１の面上に設けられた内部端子と、半導体チップを内部端子と共に封止するように、内部端子の一部を露出させつつ配線基板の第１の面上に設けられた封止樹脂層と、封止樹脂層上に設けられ、内部端子の封止樹脂層から露出した部分と電気的に接続された外部端子とを具備する。内部端子には融点が５００℃を超える第１の金属材料を用い、外部端子は融点が５００℃以下の第２の金属材料を用いる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態による半導体装置を示す断面図である。
【図２】図１に示す半導体装置の第１の変形例を示す断面図である。
【図３】図１に示す半導体装置の第２の変形例を示す断面図である。
【図４】図１に示す半導体装置の第３の変形例を示す断面図である。
【図５】図１に示す半導体装置の第４の変形例を示す断面図である。
【図６】第１の実施形態による半導体モジュールを示す断面図である。
【図７】第１の実施形態による半導体装置を配線基板に実装した構造を示す断面図である。
【図８】第２の実施形態による半導体装置を示す断面図である。
【図９】図８に示す半導体装置の第１の変形例を示す断面図である。
【図１０】図８に示す半導体装置の第２の変形例を示す断面図である。
【図１１】第２の実施形態による半導体モジュールを示す断面図である。
【図１２】第２の実施形態による半導体装置を配線基板に実装した構造を示す断面図である。
【発明を実施するための形態】
【０００８】
以下、実施形態の半導体装置とそれを用いた半導体モジュールについて説明する。
【０００９】
（第１の実施形態）
図１は第１の実施形態による半導体装置を示す断面図である。図１に示す積層型半導体装置１は、配線基板２を具備している。配線基板２は、例えば絶縁樹脂基板やセラミックス基板等の表面や内部に配線網（図示せず）を設けたものであり、具体的にはガラス−エポキシ樹脂のような絶縁樹脂を使用したプリント配線板が挙げられる。配線基板２としては、プリント配線板（インターポーザ基板）に代えて、シリコンインターポーザのような配線層を有するシリコン基板等を適用してもよい。配線基板２は、チップ搭載面となる第１の面２ａと必要に応じて外部接続面となる第２の面２ｂとを有している。
【００１０】
配線基板２の第１の面２ａには、第１の内部電極３と第２の内部電極４とを含む第１の配線層が設けられている。配線基板２の第２の面２ｂには、外部電極５を含む第２の配線層が設けられている。第１の配線層と第２の配線層とは、図示を省略したビア等を介して電気的に接続されている。配線基板２の第１の面２ａには、半導体チップ６が搭載されている。配線基板２に対する半導体チップ６の搭載数は、特に限定されるものではなく、１個または２個以上のいずれであってもよい。なお、後述するように半導体装置１を実装基板等に実装するだけであれば、配線基板２は第２の配線層を有していなくてもよい。
【００１１】
図１は配線基板２の第１の面２ａ上に複数の半導体チップ６、６…（具体的には４個の半導体チップ６）を積層して搭載した半導体装置１を示している。半導体チップ６の具体例としては、ＮＡＮＤ型フラッシュメモリ等の半導体メモリチップが挙げられるが、これに限定されるものではない。複数の半導体チップ６は、それぞれチップ本体の１つの外形辺に沿って配列された電極パッド７を有している。複数の半導体チップ６は、電極パッド７が露出するように階段状に積層されている。
【００１２】
図１に示す半導体装置１において、複数の半導体チップ６は第１および第２のチップ群８、９に分けられている。チップ群８、９はそれぞれ２個の半導体チップ６で構成されている。第１のチップ群８を構成する２個の半導体チップ６は、配線基板２の第１の面２ａ上に順に階段状に積層されている。第２のチップ群９を構成する２個の半導体チップ６は、第１のチップ群８上に順に階段状に積層されている。第２のチップ群９の階段方向は、第１のチップ群８の階段方向とは逆方向とされており、パッド配列辺の方向は第１のチップ群８を構成する半導体チップ６のパッド配列辺と逆方向とされている。
【００１３】
半導体チップ６の積層形状は、上記した階段形状に限られるものではなく、複数の半導体チップ６を一方向のみに階段状に積層したり、またパッド配列辺が交互に逆方向となるように複数の半導体チップ６を積層する等、各種の積層形状を適用することができる。また、複数の半導体チップ６は外形辺を揃えて積層してもよい。この場合、後述する接続部材としての金属ワイヤは、複数の半導体チップ６間を接着する接着剤層内に埋め込まれる。さらに、半導体チップ６内に設けられた貫通電極を利用して、半導体チップ６間を微細な半田バンプで接続しつつ積層することも可能である。このように、半導体チップ６の積層形状や積層数は特に限定されるものではない。
【００１４】
第１のチップ群８を構成する複数の半導体チップ６の電極パッド７は、その近傍に位置する第１の内部電極３と金属ワイヤ（Ａｕワイヤ等）１０を介して電気的に接続されている。同様に、第２のチップ群９を構成する複数の半導体チップ６の電極パッド７は、その近傍に位置する第１の内部電極３と金属ワイヤ１０を介して電気的に接続されている。半導体チップ６の電極パッド７と第１の内部電極３とを電気的に接続する接続部材は、金属ワイヤ１０に限られるものではなく、インクジェット印刷等で形成した配線層（導体層）等であってもよく、また場合によっては上述した微細な半田バンプであってもよい。
【００１５】
第２の内部電極４上には、内部端子１１としてスタッドバンプ１２が形成されている。内部端子１１は、第２の内部電極４から後述する封止樹脂層の表面まで導体パターンが達するように、配線基板２の第１の面２ａから上方に向けて突出させて設けられたものである。図１に示す半導体装置１は、そのような突出形状を有する内部端子１１として、複数のスタッドバンプ１２を積層した多段スタッドバンプを備えている。スタッドバンプ１２は、例えばＡｕワイヤの先端にＡｕボールを形成し、このＡｕボールを第２の内部電極４に圧着して接合した後、Ａｕワイヤを切断することにより形成される。例えば、直径が３０μｍのＡｕワイヤの先端に形成されたＡｕボールをバンプ径が８０μｍとなるように圧着した場合、スタッドバンプ１２の高さは約８０μｍとなる。
【００１６】
上述したような高さのスタッドバンプ１２を複数段積層することによって、種々の高さを有する内部端子１１を得ることができる。複数のスタッドバンプ１２を有する多段スタッドバンプは、高さの調整が容易であると共に、その高さに比べて直径（バンプ径）が小さく、さらに形成ピッチも狭くできるため、半導体装置１の小型化に寄与するものである。例えば、図１に示したように、配線基板２上に厚さが１０μｍの接着剤を用いてチップ厚が４０μｍ程度の半導体チップ６を４段に積層する場合、最上段の半導体チップ６に接続された金属ワイヤ１０まで十分に封止するためには、封止樹脂層の厚さは３００μｍ程度とする必要がある。この場合、バンプ径が８０μｍ程度のスタッドバンプ１２を４段に積層することで、高さが３２０μｍ程度の多段スタッドバンプが得られる。従って、第２の内部電極４上に形成された内部端子１１が封止樹脂層の表面にまで到達する。
【００１７】
内部端子１１は、図１に示す多段スタッドバンプに限られるものではない。半導体チップ６の厚さや積層数等に基づく積層高さ（配線基板２の第１の面２ａから最上段の半導体チップ６の表面までの高さ）、またワイヤボンディング法等に基づく金属ワイヤ１０のループ高さによっては、図２の第１の変形例に示すように、１段のスタッドバンプ１２を用いた内部端子１１を適用してもよい。内部端子１１としてのスタッドバンプ１２は１個でもよいし、また複数個を積層したものであってもよい。さらに、内部端子１１はスタッドバンプ１２に限らず、金属メッキ膜の積層体等を適用することも可能である。ただし、ある程度の高さを有する内部端子１１を比較的小さい直径（占有面積）で実現できるため、スタッドバンプ１２を用いた内部端子１１を適用することが好ましい。
【００１８】
配線基板２の第１の面２ａ上には、半導体チップ６を金属ワイヤ１０や内部端子１１と共に封止する樹脂封止層１３が形成されている。樹脂封止層１３上には、内部端子１１と電気的に接続された外部端子１４が設けられている。半導体チップ６や金属ワイヤ１０は、樹脂封止層１３で完全に封止されている。内部端子１１は樹脂封止層１３上に設けられた外部端子１４と電気的に接続するように、その一部が樹脂封止層１３から露出している。樹脂封止層１３は内部端子１１の一部を露出させるように設けられている。このような樹脂封止層１３は、例えば内部端子１１を含めて全体を絶縁樹脂層で覆った後、絶縁樹脂層の表面をブレード等で研削加工したり、あるいはレーザ等で溶融加工することで、内部端子１１の一部（頂部）を露出させることにより得ることができる。
【００１９】
外部端子１４には、例えば半田ボールを用いる。このような外部端子１４は、内部端子１１の樹脂封止層１３から露出した部分と電気的に接続するように、樹脂封止層１３上に設けられている。内部端子１１の露出部分と外部端子１４とは、図示を省略した半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。外部端子１４に用いる半田材料の代表例としては、Ｓｎ−Ｃｕ合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｃｕ合金等のＳｎ合金からなるＰｂフリー半田が挙げられる。また、半田ボールに代えて、半田材料のメッキ層等を用いて外部端子１４を形成してもよい。
【００２０】
外部端子１４は、例えば図３の第２変形例に示すように、樹脂封止層１３の表面に設けた凹部１５内に配置してもよい。この場合、内部端子１１の一部は凹部１５内に露出している。外部端子１４は凹部１５内に配置された半田ペースト等（図示せず）を用いて、内部端子１１の露出部分と電気的に接続される。凹部１５は外部端子１４の位置決め部等として機能するため、外部端子１４と内部端子１１の露出部分との接続信頼性を高めることができる。凹部１５の形状は、図３に示す両側面が壁面とされた溝状に限らず、図４の第２変形例に示すように一方の側面が開放された形状であってもよい。図４に示す凹部１５は樹脂封止層１３の端面の一部を除去するように形成されており、これにより一方の側面が開放状態とされた形状を有している。
【００２１】
第１の実施形態の半導体装置１においては、内部端子１１にＡｕ等からなるスタッドバンプ１２を用いていると共に、外部端子１４に半田ボールを用いている。このように、内部端子１１と外部端子１４とを異なる金属材料で形成し、さらに内部端子１１に相対的に高融点の金属材料を適用すると共に、外部端子１４に相対的に低融点の金属材料を適用することで、後述するＰＯＰ構造を形成する際の半導体装置１同士の電気的な接続性、また半導体装置１と実装基板等との電気的な接続性を維持しつつ、半導体装置１の小型化を図ることが可能となる。内部端子１１には融点が５００℃を超える第１の金属材料を用い、外部端子１４には融点が５００℃以下の第２の金属材料を用いる。
【００２２】
スタッドバンプ１２に用いるＡｕ（あるいはＡｕ合金）は、融点が５００℃を超える第１の金属材料の一例である。内部端子１１を形成する第１の金属材料には、Ａｕ（融点：１０６３℃）やＡｕ合金に限らず、Ａｇ（融点：９６１℃）、Ａｌ（融点：６６０℃）、銅（融点：１０８３℃）、またはこれら金属を主成分として含む合金等を適用することができる。外部端子１４を形成する第２の金属材料には、上述したＰｂフリー半田（融点：おおよそ２１０〜２３０℃）に限らず、Ｓｎ（融点：２３２℃）、Ｐｂ（融点：３２８℃）、Ｉｎ（融点：１５７℃）、Ｂｉ（融点：２７１℃）、Ｚｎ（融点：４１９℃）、またはこれら金属を主成分として含む合金等を適用することができる。
【００２３】
外部端子１４を融点が５００℃以下の第２の金属材料で形成することで、上述したように半導体装置１同士や半導体装置１と実装基板等との電気的な接続性を高めることができる。一方、内部端子１１は融点が５００℃を超える第１の金属材料で形成されているため、樹脂封止工程で軟化して直径が増大するようなことはない。さらに、外部端子１４を溶融させる接続工程においても、内部端子１１が溶融することはない。従って、内部端子１１の形成ピッチを狭くすることができ、また内部端子１１自体の外径等も小さくすることができる。これらによって、半導体装置１同士や半導体装置１と実装基板等との電気的な接続性を維持した上で、半導体装置１を小型化することが可能となる。
【００２４】
外部端子１４を形成する第２の金属材料としては、半導体装置１の電気的な接続性を考慮して、Ｓｎ合金、Ｂｉ合金、Ｐｂ合金等からなる半田材料を使用することが好ましく、さらに環境負荷の低減等を考慮してＳｎ合金やＢｉ合金等を使用することが好ましい。内部端子１１を形成する第１の金属材料は融点が５００℃を超えるものであればよいが、上述したスタッドバンプ１２の形成性等を考慮すると、ＡｕやＡｕ合金を使用することが好ましい。前述したように、スタッドバンプ１２は高さの調整が容易であると共に、その高さに比べて直径（バンプ径）が小さく、また形成ピッチも狭くできるため、半導体装置１をより一層小型化することが可能となる。さらに、内部端子１１の高さを直径等を増大させることなく高くすることで、半導体モジュールの小型化を妨げることなく、半導体チップ６の積層数の増加や入出力数の増大等に対応することが可能となる。
【００２５】
図５は第１の実施形態による半導体装置１の第４の変形例を示している。図５に示す半導体装置１において、最上段の半導体チップ６はチップ本体の表面に形成された電極パッド７と電気的に接続された再配線層１６を有している。図５に示す半導体装置１は、第２の内部電極４上に形成された内部端子１１Ａに加えて、再配線層１６上に形成された内部端子１１Ｂを有している。内部端子１１Ｂは内部端子１１Ａと同様にスタッドバンプ１２を備えている。樹脂封止層１３は凹部１５Ａ、１５Ｂを有し、凹部１５Ａ内には内部端子１１Ａと電気的に接続された外部端子１４Ａが設けられ、凹部１５Ｂ内には内部端子１１Ｂと電気的に接続された外部端子１４Ｂが設けられている。
【００２６】
図５に示す半導体装置１において、半導体チップ６の電極パッド７の一部は配線基板２の第１の配線層と第２の内部電極４上に形成された内部端子１１Ａとを介して外部端子１４Ａと電気的に接続されている。電極パッド７の他の一部は、再配線層１６とその上に形成された内部端子１１Ｂ、さらに必要に応じて配線基板２の第１の配線層を介して外部端子１４Ｂと電気的に接続されている。このように、半導体チップ６と封止樹脂層１３の表面に設けられる外部端子１４とは、配線基板２の第２の内部電極４上に形成された内部端子１１を介して電気的に接続されることに限らず、半導体チップ６の再配線層１６上に形成された内部端子１１を介して電気的に接続されていてもよい。
【００２７】
次に、第１の実施形態の半導体装置１を用いた半導体モジュールについて、図６を参照して説明する。図６に示すように、第１の実施形態の半導体モジュール２１は、上述した第１の実施形態の半導体装置１を複数具備しており、これら複数の半導体装置１を積層したＰＯＰ構造を有している。図６に示す半導体モジュール２１は、第１および第２の半導体装置１Ａ、１Ｂを具備している。これら２個の半導体装置１Ａ、１Ｂは、いずれも実施形態の半導体装置１を用いたものである。半導体装置１の積層数は２個に限定されるものではなく、３個もしくはそれ以上であってもよい。
【００２８】
第２の半導体装置１Ｂは、第１の半導体装置１Ａ上に積層されている。第１および第２の半導体装置１Ａ、１Ｂは、それぞれ外部端子１４を下方に向けて配置されている。第２の半導体装置１Ｂの外部端子１４は、第１の半導体装置１Ａの外部電極５と半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。このように、上段側の半導体装置１Ｂの半田ボール等を用いた外部端子１４を使用して、ＰＯＰ構造における上下の半導体装置１Ａ、１Ｂ間を接続することによって、半導体装置１Ａ、１Ｂ間の電気的な接続信頼性を高めることができる。さらに、外部端子１４は封止樹脂層１３上に形成されているため、その大きさや形成ピッチは封止樹脂層内に半田ボール等を配置する場合に比べて小さくすることができる。
【００２９】
上下の半導体装置１Ａ、１Ｂ間を接続する外部端子１４の大きさや形成ピッチを減少させることで、外部端子１４の設置数を増加させることが可能となる。すなわち、半導体モジュール２１の形状を同一とした場合、多ピン化（入出力数の増大）に対応することができる。また、同一の入出力数を実現する場合、半導体モジュール２１を小型化することができる。さらに、１つの半導体装置１における半導体チップ６の積層数を増加させる場合、言い換えると半導体チップ６の積層数に応じて封止樹脂層１３の高さが高くなる場合においても、半導体モジュール２０の小型化や多ピン化が実現可能となる。
【００３０】
半導体モジュール２１を構成する半導体装置１の構成は、種々に変形が可能である。外部端子１４は１列に設けることに限らず、２列もしくはそれ以上に設けてもよい。さらに、半導体モジュール２１は同一構造の半導体装置１を積層したものに限らず、例えば最下段に専用の半導体装置を有していてもよい。最下段専用の半導体装置は、例えば半導体チップ６とは異なる半導体チップ、すなわち半導体チップ６がメモリチップである場合にはメモリコントローラチップ等を備えることができる。さらに、最下段専用の半導体装置には、受動部品等のチップ部品を配置してもよい。このような構成を採用することで、半導体モジュール２１の高機能化を図ることができる。
【００３１】
第１の実施形態の半導体装置１は、例えば図７に示すように、単独で実装基板２２に実装して使用することも可能である。すなわち、半導体装置１は半導体モジュールの一部として使用する場合に限らず、単独で半導体装置として使用してもよい。図７は半導体装置１を単独で実装基板２２上に実装した状態を示しており、半導体装置１の外部端子１４は実装基板２２の配線層２３と半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。半導体装置１は通常のＢＧＡパッケージと同様に使用することができる。この場合、配線基板２の第２の面２ｂ側には配線層を設けなくてもよい。なお、接続部となる半田ボール（半導体装置１の外部端子１４）は、場合によっては実装基板２２の配線層２３上に形成されていてもよい。
【００３２】
（第２の実施形態）
次に、第２の実施形態による半導体装置について、図８ないし図１０を参照して説明する。図８は第２の実施形態による半導体装置を示す断面図、図９は第２の実施形態による半導体装置の第１の変形例を示す断面図、図１０は第２の実施形態による半導体装置の第２の変形例を示す断面図である。なお、第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。図８に示す半導体装置３１は、第１の実施形態と同様に配線基板２を具備している。配線基板２の第１の面２ａには内部電極３を含む第１の配線層が設けられ、第２の面２ｂには外部電極５を含む第２の配線層が設けられている。
【００３３】
配線基板２の第１の面２ａ上には、複数の半導体チップ６が積層されている。半導体チップ６の積層構造等は、第１の実施形態と同様である。積層された半導体チップ６のうち、最上段の半導体チップ６Ａを除く半導体チップ６の電極パッド７は、第１の実施形態と同様に、内部電極３と金属ワイヤ（Ａｕワイヤ等）１０を介して電気的に接続されている。最上段の半導体チップ６Ａは、チップ本体の表面に形成された電極パッド７と、電極パッド７と電気的に接続された再配線層１６とを有している。再配線層１６は、内部電極３と金属ワイヤ（Ａｕワイヤ等）１０を介して電気的に接続されている。
【００３４】
最上段の半導体チップ６Ａが有する再配線層１６上には、第１の実施形態と同様なスタッドバンプ１２を備える内部端子１１が形成されている。内部端子１１は、再配線層１６から封止樹脂層１３の表面まで導体パターンが達するように、半導体チップ６Ａの表面から上方に向けて突出させて設けられたものである。樹脂封止層１３は凹部１５を有しており、凹部１５内に内部端子１１と電気的に接続された外部端子１４が設けられている。内部端子１１は外部端子１４と電気的に接続することが可能なように、その一部が樹脂封止層１３の凹部１５内に露出している。図８に示す半導体装置３１において、最上段の半導体チップ６Ａを除く半導体チップ６の電極パッド７は、金属ワイヤ１０と内部電極３を有する第１の配線層と再配線層１６とを介して内部端子１１と電気的に接続されており、さらに内部端子１１を介して外部端子１４と電気的に接続されている。
【００３５】
図８に示す半導体装置３１において、外部端子１４は凹部１５内に露出する内部端子１１の一部と半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。スタッドバンプ１２は、その形成方法に起因して先端が突出した形状を有している。図９の第１の変形例に示すように、スタッドバンプ１２の先端突出部を、半田ボール等を用いた外部端子１４に差し込むことによって、内部端子１１と外部端子１４とを接続してもよい。この場合、半田ペーストやフラックス等を用いることなく、内部端子１１と外部端子１４とを接続することができる。さらに、第２の実施形態においても、図９に示すように内部端子１１として複数のスタッドバンプ１２を積層した多段スタッドバンプを適用することができる。さらに、図１０の第２の変形例に示すように、内部端子１１の一部が露出する凹部１５内に半田ペースト３２を塗布し、半田ペースト３２を介して内部端子１１と外部端子１４とを電気的に接続してもよい。
【００３６】
第２の実施形態の半導体装置３１においても、第１の実施形態と同様に、内部端子１１は融点が５００℃を超える第１の金属材料で形成され、外部端子１４は融点が５００℃以下の第２の金属材料で形成されている。第１および第２の金属材料の具体例は、第１の実施形態と同様である。外部端子１４を融点が５００℃以下の第２の金属材料で形成することで、半導体装置３１同士や半導体装置３１と実装基板等との電気的な接続性を高めることができる。一方、内部端子１１は融点が５００℃を超える第１の金属材料で形成されているため、樹脂封止工程や外部端子１４の接続工程で軟化もしくは溶融して直径が増大するようなことはない。従って、内部端子１１の外径や形成ピッチ等を小さくすることができる。これらによって、半導体装置３１同士や半導体装置３１と実装基板等との電気的な接続性を維持した上で、半導体装置３１を小型化することが可能となる。
【００３７】
次に、第２の実施形態の半導体装置３１を用いた半導体モジュールについて、図１１を参照して説明する。第２の実施形態の半導体モジュール４１は、上述した第２の実施形態の半導体装置３１を複数具備し、これら複数の半導体装置３１を積層したＰＯＰ構造を有している。図１１に示す半導体モジュール４１は、第１および第２の半導体装置３１Ａ、３１Ｂを具備している。半導体装置３１Ａ、３１Ｂは、いずれも第２の実施形態の半導体装置３１を用いたものである。半導体装置３１の積層数は２個に限定されるものではなく、３個もしくはそれ以上であってもよい。
【００３８】
第２の半導体装置３１Ｂは、第１の半導体装置３１Ａ上に積層されている。第１および第２の半導体装置３１Ａ、３１Ｂは、それぞれ外部端子１４を下方に向けて配置されている。第２の半導体装置３１Ｂの外部端子１４は、第１の半導体パッケージ１Ａの外部電極５と半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。第２の実施形態による半導体モジュール４１も、第１の実施形態と同様に半導体装置３１Ａ、３１Ｂ間の電気的な接続信頼性を高めることができる。さらに、外部端子１４の設置数を増加させることが可能となる。これらによって、小型で入出力数の増大に対応させた半導体モジュール４１を提供することができる。
【００３９】
第２の実施形態の半導体装置３１は、図１２に示すように、単独で実装基板２２に実装して使用することも可能である。第１の実施形態と同様に、半導体装置３１は半導体モジュールの一部として使用する場合に限らず、単独で半導体装置として使用してもよい。図１２に示す半導体装置３１の外部端子１４は、通常のＢＧＡパッケージと同様に、実装基板２２の配線層２３と半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。この場合、配線基板２の第２の面２ｂ側には配線層を設けなくてもよい。なお、接続部となる半田ボール（半導体装置３１の外部端子１４）は、場合によっては実装基板２２の配線層２３上に形成されていてもよい。
【００４０】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４１】
１，３１…半導体装置、１Ａ，１Ｂ，３１Ａ，３１Ｂ…半導体パッケージ、２…配線基板、２ａ…第１の面、２ｂ…第２の面、３…第１の内部電極、４…第２の内部電極、５…外部電極、６…半導体チップ、６Ａ…最上段の半導体チップ、７…電極パッド、１０…金属ワイヤ、１１…内部端子、１２…スタッドバンプ、１３…封止樹脂層、１４…外部端子、１６…再配線層、２１，４１…半導体モジュール。
【図１】
2013201218.tif 000003
【図２】
2013201218.tif 000004
【図３】
2013201218.tif 000005
【図４】
2013201218.tif 000006
【図５】
2013201218.tif 000007
【図６】
2013201218.tif 000008
【図７】
2013201218.tif 000009
【図８】
2013201218.tif 000010
【図９】
2013201218.tif 000011
【図１０】
2013201218.tif 000012
【図１１】
2013201218.tif 000013
【図１２】
2013201218.tif 000014