(57)【要約】【課題】アライメント精度良く半導体層及び保護層を形成し、且つ素子作製プロセスを増やすことなくトランジスタ素子分離を実現することである。【解決手段】半導体層５のチャネルで、平面方向におけるソース電極７、及びドレイン電極８間を流れる電流の通電方向を第一の方向と定義すると共に、平面方向で第一の方向と直交する方向を第二の方向と定義する。そして、第一の方向に沿って延在する半導体層５を、ゲート電極２の直上の位置に平行に形成し、且つ第二の方向に沿って予め定めた間隔で複数形成する。そして、第二の方向に沿って延在する保護層６を、複数の半導体層５上に形成し、且つ第一の方向に沿って予め定めた間隔で複数形成する。【選択図】図６
2013201201.tif 000002
【特許請求の範囲】
【請求項１】
複数の薄膜トランジスタを平面方向にマトリクス状に配置した薄膜トランジスタアレイであって、
前記薄膜トランジスタは、
基板と、
前記基板上に形成されたゲート電極と、
前記基板上、及び前記ゲート電極上に亘って形成されたゲート絶縁体層と、
前記ゲート絶縁体層上に形成された半導体層と、
前記半導体層上に形成された保護層と、
前記ゲート絶縁体層上、前記半導体層上、及び前記保護層上に亘って形成されたソース電極と、
前記ゲート絶縁体層上、前記半導体層上、及び前記保護層上に亘って形成されたドレイン電極と、を備え、
前記半導体層のチャネルで、前記平面方向における前記ソース電極、及び前記ドレイン電極間を流れる電流の通電方向を第一の方向と定義すると共に、前記平面方向で前記第一の方向と直交する方向を第二の方向と定義し、
前記保護層は、
前記第二の方向に沿って延在して複数の前記半導体層上に設けられると共に、前記第一の方向に沿って予め定めた間隔で複数設けられることを特徴とする薄膜トランジスタアレイ。
【請求項２】
前記半導体層は、
前記第一の方向に沿って延在し、且つ前記ゲート電極の直上の位置に平行に設けられると共に、前記第二の方向に沿って予め定めた間隔で複数設けられることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項３】
前記半導体層は、金属酸化物を主成分とする材料からなることを特徴とする請求項１又は２に記載の薄膜トランジスタアレイ。
【請求項４】
前記半導体層は、有機物を主成分とする材料からなることを特徴とする請求項１又は２に記載の薄膜トランジスタアレイ。
【請求項５】
前記保護層は、無機化合物を主成分とする材料からなることを特徴とする請求項１〜４の何れか一項に記載の薄膜トランジスタアレイ。
【請求項６】
前記保護層は、有機物を主成分とする材料からなることを特徴とする請求項１〜４の何れか一項に記載の薄膜トランジスタアレイ。
【請求項７】
前記保護層は、無機化合物と有機物との混合物とする材料からなることを特徴とする請求項１〜４の何れか一項に記載の薄膜トランジスタアレイ。
【請求項８】
前記保護層は、前記ソース電極、及び前記ドレイン電極の双方に接触するように設けられることを特徴とする請求項１〜７の何れか一項に記載の薄膜トランジスタアレイ。
【請求項９】
複数の薄膜トランジスタを平面方向にマトリクス状に配置した薄膜トランジスタアレイの製造方法であって、
基板上にゲート電極を形成する工程と、
前記基板上、及び前記ゲート電極上に亘ってゲート絶縁体層を形成する工程と、
前記ゲート絶縁体層上に半導体層を形成する工程と、
前記ゲート絶縁体層上、及び前記半導体層上に亘って保護層を形成する工程と、
前記ゲート絶縁体層上、前記半導体層上、及び前記保護層上に亘ってソース電極を形成する工程と、
前記ゲート絶縁体層上、前記半導体層上、及び前記保護層上に亘ってドレイン電極を形成する工程と、
前記ソース電極、及び前記ドレイン電極をエッチングすると共に、前記保護層、前記ソース電極、及び前記ドレイン電極の何れでも覆われていない前記半導体層をエッチングする工程と、
前記半導体層のチャネルで、前記平面方向における前記ソース電極、及び前記ドレイン電極間を流れる電流の通電方向を第一の方向と定義すると共に、前記平面方向で前記第一の方向と直交する方向を第二の方向と定義し、
前記半導体層を形成する工程では、
前記第一の方向に沿って延在する前記半導体層を、前記ゲート電極の直上の位置に平行に形成し、且つ前記第二の方向に沿って予め定めた間隔で複数形成し、
前記保護層を形成する工程では、
前記第二の方向に沿って延在する前記保護層を、複数の前記半導体層上に形成し、且つ前記第一の方向に沿って予め定めた間隔で複数形成することを特徴とする薄膜トランジスタアレイ製造方法。
【請求項１０】
前記半導体層を形成する工程では、塗布法によって前記半導体層を形成することを特徴とする請求項９に記載の薄膜トランジスタアレイ製造方法。
【請求項１１】
前記保護層を形成する工程では、塗布法によって前記保護層を形成することを特徴とする請求項９又は１０に記載の薄膜トランジスタアレイ製造方法。
【請求項１２】
前記エッチングする工程では、ウェットエッチング法によってエッチングすることを特徴とする請求項９〜１１の何れか一項に記載の薄膜トランジスタアレイ製造方法。
【請求項１３】
前記エッチングする工程では、ドライエッチング法によってエッチングすることを特徴とする請求項９〜１１の何れか一項に記載の薄膜トランジスタアレイ製造方法。
【請求項１４】
前記塗布法では、
凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット印刷、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートの何れかを行うことを特徴とする請求項１０〜１３の何れか一項に記載の薄膜トランジスタアレイ製造方法。
【請求項１５】
請求項１〜８の何れか一項に記載の薄膜トランジスタアレイ、又は請求項９〜１４の何れか一項に記載の薄膜トランジスタアレイ製造方法によって製造された薄膜トランジスタアレイと、
前記ソース電極上、及び前記ドレイン電極上に形成された層間絶縁膜と、
前記層間絶縁膜上に設けられ、前記ドレイン電極に電気的に接続された画素電極と、
前記画素電極上に形成された共通電極を含む表示媒体と、を備えることを特徴とする画像表示装置。
【請求項１６】
前記表示媒体は、
電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置、無機ＥＬ表示装置の何れかからなることを特徴とする請求項１５に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、及び画像表示装置に関するものである。
【背景技術】
【０００２】
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在半導体材料の主流はシリコン系（Ｓｉ系）であるが、フレキシブル化、軽量化、低コスト化、高性能化などの観点から酸化物半導体を用いたトランジスタ（酸化物トランジスタ）の研究が盛んになっている。一般に酸化物半導体を用いる場合、スパッタ法などの真空成膜が用いられることが多い。
【０００３】
しかし、近年では、塗布法による酸化物半導体の形成が報告されており、大面積化、印刷法の適用、プラスチック基板の利用などといった応用の可能性が広がってきている。また、その応用分野は広く、上記のような薄型、軽量のフレキシブルディスプレイに限らず、ＲＦＩＤ（Radio Frequency Identification）タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けて塗布型酸化物トランジスタの研究は必要不可欠である。このような理由により、現在では塗布法による酸化物半導体の研究が注目されている。
【０００４】
溶液から半導体層を形成するには、スピンコート法やディップ法、インクジェット法などの方法が挙げられる。このうち、スピンコート法やディップ法で製造されたトランジスタを複数配置したトランジスタアレイにおいては、トランジスタ素子間やトランジスタと画素電極との間の半導体層中を電流が流れやすいため、オフ状態での電流（リーク電流）値が大きくなり、オンオフ比が低下してしまう問題がある。
このため、例えば特許文献１においては、インクジェット法を用いて所望の場所に半導体層を形成することにより、トランジスタ素子分離を実現している。また、例えば特許文献２においては、ソース電極とドレイン電極との間のチャネル部に半導体溶液を注入することによってトランジスタ素子分離を実現している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２１００８６号公報
【特許文献２】特開２００４−８００２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２の方法において、チャネル部に半導体溶液を注入するには、隔壁の形成が必要となるため、通常のトランジスタ作製方法に加えて隔壁材料の成膜、及びパターニングのプロセスを別途行わなければならない。
また、特許文献１、２の方法において、印刷法で半導体層を形成する場合、素子特性の向上や安定化には、素子分離を図る必要があるため、位置精度の良い印刷方法が求められる。
本発明の課題は、アライメント精度良く半導体層及び保護層を形成し、且つ素子作製プロセスを増やすことなくトランジスタ素子分離を実現することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、
本発明の一態様に係る薄膜トランジスタアレイは、
複数の薄膜トランジスタを平面方向にマトリクス状に配置した薄膜トランジスタアレイであって、
上記薄膜トランジスタは、
基板と、
上記基板上に形成されたゲート電極と、
上記基板上、及び上記ゲート電極上に亘って形成されたゲート絶縁体層と、
上記ゲート絶縁体層上に形成された半導体層と、
上記半導体層上に形成された保護層と、
上記ゲート絶縁体層上、上記半導体層上、及び上記保護層上に亘って形成されたソース電極と、
上記ゲート絶縁体層上、上記半導体層上、及び上記保護層上に亘って形成されたドレイン電極と、を備え、
上記半導体層のチャネルで、上記平面方向における上記ソース電極、及び上記ドレイン電極間を流れる電流の通電方向を第一の方向と定義すると共に、上記平面方向で上記第一の方向と直交する方向を第二の方向と定義し、
上記保護層は、
上記第二の方向に沿って延在して複数の上記半導体層上に設けられると共に、上記第一の方向に沿って予め定めた間隔で複数設けられることを特徴とする。
【０００８】
本発明の他の態様に係る薄膜トランジスタアレイでは、
上記半導体層は、
上記第一の方向に沿って延在し、且つ上記ゲート電極の直上の位置に平行に設けられると共に、上記第二の方向に沿って予め定めた間隔で複数設けられることを特徴とする。
本発明の他の態様に係る薄膜トランジスタアレイでは、
上記半導体層は、金属酸化物を主成分とする材料からなることを特徴とする。
【０００９】
本発明の他の態様に係る薄膜トランジスタアレイでは、
上記半導体層は、有機物を主成分とする材料からなることを特徴とする。
本発明の他の態様に係る薄膜トランジスタアレイでは、
上記保護層は、無機化合物を主成分とする材料からなることを特徴とする。
本発明の他の態様に係る薄膜トランジスタアレイでは、
上記保護層は、有機物を主成分とする材料からなることを特徴とする。
【００１０】
本発明の他の態様に係る薄膜トランジスタアレイでは、
上記保護層は、無機化合物と有機物との混合物とする材料からなることを特徴とする。
本発明の他の態様に係る薄膜トランジスタアレイでは、
上記保護層は、上記ソース電極、及び上記ドレイン電極の双方に接触するように設けられることを特徴とする。
【００１１】
本発明の一態様に係る薄膜トランジスタアレイ製造方法は、
複数の薄膜トランジスタを平面方向にマトリクス状に配置した薄膜トランジスタアレイの製造方法であって、
基板上にゲート電極を形成する工程と、
上記基板上、及び上記ゲート電極上に亘ってゲート絶縁体層を形成する工程と、
上記ゲート絶縁体層上に半導体層を形成する工程と、
上記ゲート絶縁体層上、及び上記半導体層上に亘って保護層を形成する工程と、
上記ゲート絶縁体層上、上記半導体層上、及び上記保護層上に亘ってソース電極を形成する工程と、
上記ゲート絶縁体層上、上記半導体層上、及び上記保護層上に亘ってドレイン電極を形成する工程と、
上記ソース電極、及び上記ドレイン電極をエッチングすると共に、上記保護層、上記ソース電極、及び上記ドレイン電極の何れでも覆われていない上記半導体層をエッチングする工程と、
上記半導体層のチャネルで、上記平面方向における上記ソース電極、及び上記ドレイン電極間を流れる電流の通電方向を第一の方向と定義すると共に、上記平面方向で上記第一の方向と直交する方向を第二の方向と定義し、
上記半導体層を形成する工程では、
上記第一の方向に沿って延在する上記半導体層を、上記ゲート電極の直上の位置に平行に形成し、且つ上記第二の方向に沿って予め定めた間隔で複数形成し、
上記保護層を形成する工程では、
上記第二の方向に沿って延在する上記保護層を、複数の上記半導体層上に形成し、且つ上記第一の方向に沿って予め定めた間隔で複数形成することを特徴とする。
【００１２】
本発明の他の態様に係る薄膜トランジスタアレイ製造方法は、
上記半導体層を形成する工程では、塗布法によって上記半導体層を形成することを特徴とする。
本発明の他の態様に係る薄膜トランジスタアレイ製造方法は、
上記保護層を形成する工程では、塗布法によって上記保護層を形成することを特徴とする。
【００１３】
本発明の他の態様に係る薄膜トランジスタアレイ製造方法は、
上記エッチングする工程では、ウェットエッチング法によってエッチングすることを特徴とする。
本発明の他の態様に係る薄膜トランジスタアレイ製造方法は、
上記エッチングする工程では、ドライエッチング法によってエッチングすることを特徴とする。
【００１４】
本発明の他の態様に係る薄膜トランジスタアレイ製造方法は、
上記塗布法では、
凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット印刷、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートの何れかを行うことを特徴とする。
【００１５】
本発明の一態様に係る画像表示装置は、
上記の薄膜トランジスタアレイと、
上記ソース電極上、及び上記ドレイン電極上に形成された層間絶縁膜と、
上記層間絶縁膜上に設けられ、上記ドレイン電極に電気的に接続された画素電極と、
上記画素電極上に形成された共通電極を含む表示媒体と、を備えることを特徴とする。
【００１６】
本発明の他の態様に係る画像表示装置では、
上記表示媒体は、
電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置、無機ＥＬ表示装置の何れかからなることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、第二の方向に沿って延在する保護層を、複数の半導体層上に形成し、且つ第一の方向に沿って予め定めた間隔で複数形成することで、アライメント精度良く半導体層と保護層を形成し、且つ工程数を増やすことなくトランジスタ素子の分離が可能である。これは、半導体層におけるチャネルでの通電方向と直交する方向に延在する保護層をストライプ状に配設することで、ソース電極とドレイン電極をエッチングする際に、そのソース電極とドレイン電極で被覆されていない箇所の半導体層を同時にエッチングすることができるからである。
【図面の簡単な説明】
【００１８】
【図１】薄膜トランジスタの従来構造を示す部分断面図である（略一画素分）。
【図２】画像表示装置の従来構造を示す部分断面図である。
【図３】薄膜トランジスタの従来構造を示す配列図である。
【図４】薄膜トランジスタの一例を示す部分断面図である（略一画素分）。
【図５】薄膜トランジスタの一例を示す配列図である。
【図６】素子分離を行った薄膜トランジスタの一例を示す配列図である。
【図７】素子分離を行っていない薄膜トランジスタの一例を示す配列図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を図面を参照しつつ説明する。なお、実施の形態において、同一構成要素には同一符号を付け、重複する説明は省略する。
図１は、薄膜トランジスタにおける従来構造の一例を示す部分断面図である（略一画素分）。
図２は、画像表示装置における従来構造の一例を示す部分断面図である。
図３は、薄膜トランジスタにおける従来構造の一例を示す配列図である。
なお、図１に記載の薄膜トランジスタは、図３に記載の薄膜トランジスタにおけるＡ−Ｂ−Ｃの概略断面図である。
【００２０】
図４は、薄膜トランジスタの一例を示す部分断面図である（略一画素分）。
図５は、薄膜トランジスタの一例を示す配列図である。
なお、図４に記載の薄膜トランジスタは、図５に記載の薄膜トランジスタにおけるＡ−Ｂの概略断面図である。また、図４に記載の薄膜トランジスタでは、キャパシタ電極の図示を省略しているが、実際には図１に記載の薄膜トランジスタと同様に、キャパシタ電極を有するものとする。
【００２１】
また、図４及び図５に記載の薄膜トランジスタを用いた画像表示装置は、図２に記載の画像表示装置と同等の構成を有するものとする。
複数の薄膜トランジスタ５０を平面方向にマトリクス状に配置した薄膜トランジスタアレイであって、薄膜トランジスタ５０は、基板１と、ゲート電極２と、ゲート絶縁体層４と、半導体層５と、保護層６と、ソース電極７と、ドレイン電極８と、を備えている。
【００２２】
ゲート電極２は、基板１上に設けられている。ゲート絶縁体層４は、基板１上、及びゲート電極２上に設けられている。半導体層５は、ゲート絶縁体層４上に設けられている。保護層６は、半導体層５上に設けられている。ソース電極７は、ゲート絶縁体層４上、半導体層５上、及び保護層６上に設けられている。ドレイン電極８は、ゲート絶縁体層４上、半導体層５上、及び保護層６上に設けられている。
ここで、半導体層５のチャネルで、平面方向におけるソース電極７、及びドレイン電極８間を流れる電流の通電方向を第一の方向と定義すると共に、平面方向で第一の方向と直交する方向を第二の方向と定義する。
【００２３】
半導体層５は、第一の方向に沿って延在し、且つゲート電極２の直上の位置に平行に設けられると共に、第二の方向に沿って予め定めた間隔で複数設けられている。保護層６は、第二の方向に沿って延在して複数の半導体層５上に設けられると共に、第一の方向に沿って予め定めた間隔で複数設けられている。保護層６は、ソース電極７、及びドレイン電極８の双方に接触するように設けられている。
【００２４】
次に、基板１について説明する。
基板１として、具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス及び石英等を使用することができるが本発明ではこれらに限定されるものではない。これらは単独として使用してもよいが、二種以上を積層した複合の基板として使用してもよい。
【００２５】
基板１が有機物フィルムである場合は、薄膜トランジスタ２０の素子の耐久性を向上させるために透明のガスバリア層（図示せず）を形成することができる。ガスバリア層としては酸化アルミニウム（Ａｌ２Ｏ３）、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、酸化窒化ケイ素（ＳｉＯＮ）、炭化ケイ素（ＳｉＣ）及びダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるが本発明ではこれらに限定されるものではない。またこれらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板１の片面だけに形成してもよいし、両面に形成しても構わない。
ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Chemical Vapor Deposition）法、ホットワイヤーＣＶＤ法及びゾル‐ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。
【００２６】
次に、ゲート電極２、キャパシタ電極３、ソース電極８、及びドレイン電極９について説明する。
ゲート電極２、キャパシタ電極３、ソース電極８、及びドレイン電極９には、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ２）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）等の酸化物材料が好適に用いられる。
【００２７】
また、この酸化物材料に不純物をドープすることも導電率を上げるために好ましい。例えば、酸化インジウムにスズやモリブデン、チタンをドープしたもの、酸化スズにアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどである。この中では、特に酸化インジウムにスズをドープした酸化インジウムスズ（通称ＩＴＯ）が低い抵抗率のために特に好適に用いられる。
【００２８】
また、Ａｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇなどの金属材料も好適に用いられる。また、導電性酸化物材料と低抵抗金属材料を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜／金属薄膜／導電性酸化物薄膜の順に積層した３層構造が特に好適に用いられる。また、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料も好適に用いることができる。
ゲート電極２、キャパシタ電極３、ソース電極８、及びドレイン電極９は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすために、ソース電極８とドレイン電極９は同一の材料であることがより望ましい。
【００２９】
これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（Chemical Vapor Deposition）、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されるものではない。
さらに、半導体層５、ゲート電極２、そしてドレイン電極８のエッチング方法は、周知の広く使用されている従来方法でのウェットエッチング、又はドライエッチング技術を用いて行うことができる。
【００３０】
次に、ゲート絶縁体層４について説明する。
ゲート絶縁体層４として用いられる材料には、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、又は、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるが、これらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。
【００３１】
ゲート絶縁体層４は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。これらのゲート絶縁体層４は、膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。
【００３２】
次に、半導体層５について説明する。
半導体層５としては、有機物、金属酸化物を主成分とする材料が使用できる。
有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、及びそれらの誘導体のような高分子系有機半導体材料、並びにペンタセン、テトラセン、銅フタロシアニン、ペリレン、及びそれらの誘導体のような低分子系有機半導体材料等を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると、塗布法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブやフラーレンなどの炭素化合物や、半導体ナノ粒子分散液等も半導体材料として用いてもよい。
【００３３】
有機半導体層を形成する塗布方法としては、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷法、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートなど、公知の方法を用いることができる。
【００３４】
酸化物半導体材料としては、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）及びガリウム（Ｇａ）のうち一種類以上の元素を含む酸化物である、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）、酸化スズ（ＳｎＯ２）、酸化タングステン（ＷＯ）、及び酸化亜鉛ガリウムインジウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の材料が挙げられるが、これらに限定されるものではない。これらの材料の構造は、単結晶、多結晶、微結晶、結晶とアモルファスとの混晶、ナノ結晶散在アモルファス、アモルファス等、何れの構造であっても構わない。
【００３５】
酸化物半導体層を形成する塗布方法としては、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷法、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートなど、公知の方法を用いることができる。
【００３６】
次に、保護層６について説明する。
保護層６として用いられる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、又は、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。薄膜トランジスタに電気的影響を与えないためには、保護層６の抵抗率は１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。
【００３７】
保護層６を形成する塗布方法としては、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷法、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートなど、公知の方法を用いることができる。これらの保護層６は膜の成長方向に向けて組成を傾斜したものもまた好適に用いることができる。
【００３８】
次に、画像表示装置３０について説明する。
画像表示装置３０は、図２に示すように、薄膜トランジスタ５０と、層間絶縁膜１０と、画素電極１１と、表示媒体１２と、を備える。
層間絶縁膜１０は、保護層６上、ソース電極７上、及びドレイン電極８上に設けられている。画素電極１１は、層間絶縁膜１０上に設けられ、ドレイン電極８に電気的に接続されている。表示媒体１２は、画素電極１１上に設けられている。
【００３９】
先ず、層間絶縁膜１０について説明する。
層間絶縁膜１０としては、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア及び酸化チタン等の無機材料、ポリメチルメタクリレート（ＰＭＭＡ）等のポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリスチレン（ＰＳ）、透明性ポリイミド、ポリエステル、エポキシ樹脂、及びポリビニルフェノール等の有機材料が挙げられるが、これらに限定されるものではない。層間絶縁膜１０は、ゲート絶縁体層４と同じ材料であっても構わないし、異なる材料であっても構わない。これらの層間絶縁膜１０は、単層として用いても構わないし、複数の層を積層したものを用いても構わない。
【００４０】
層間絶縁膜１０は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート法、ディップコート法、スクリーン印刷法などの方法を用いて形成することができるが、これらに限定されるものではない。
【００４１】
次に、画素電極１１について説明する。
画素電極１１は、薄膜トランジスタ５０のドレイン電極８と電気的に接続していなければならない。具体的には、層間絶縁膜１０をスクリーン印刷法などの方法でパターン印刷してドレイン電極８の部分に層間絶縁膜１０を設けない方法や、層間絶縁膜１０を全面に塗布し、その後にレーザビーム等を用いて層間絶縁膜１０に穴を空ける方法などが挙げられるが、これらに限定されるものではない。
表示媒体１２としては、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置、及び無機ＥＬ表示装置等が挙げられる。
【実施例１】
【００４２】
先ず、塗布法にて半導体層５をストライプ形状に形成し、半導体層５と直行する方向にストライプ形状に保護層６を形成後、ソース電極７とドレイン電極８をエッチングする際、保護層６とソース電極７とドレイン電極８で被覆されていない半導体層５の露出部９を同時にエッチングして素子分離を行った画像表示装置を作製した。
図６は、素子分離を行った薄膜トランジスタの一例を示す配列図である。
具体的には下記の要領で作製した。
基板１上に、ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、感光性フォトレジストを塗布後、露光し、現像液により現像を行い、塩酸によりエッチングを行い、剥離液により感光型フォトレジストを剥離し、ＩＴＯのパターニングを行い、ゲート電極２、及びキャパシタ電極３にした（以下、フォトリソグラフィー法と言う）。
【００４３】
次に、ＲＦマグネトロンスパッタ法により基板１と接するＳｉＯＮからなるゲート絶縁体層４（膜厚４００ｎｍ）を成膜した。次に、Ｉｎ―Ｚｎ―Ｏ系酸化物溶液をフレキソ印刷法によりストライプ形状に（膜厚４０ｎｍ）形成した。形成後、４００℃、３０分間ホットプレートにてアニール処理を施した。
さらに、フレキソ印刷法により、半導体層５と直行する方向にエポキシ樹脂からなる保護層６（膜厚５００ｎｍ）をストライプ形状に成膜した。半導体層５とソース電極７、及び半導体層５とドレイン電極８は電気的に接触している必要があるため、半導体層５の一部に接触箇所を確保した。
【００４４】
次いでＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、ソース電極７とドレイン電極８をフォトリソグラフィー法によりパターニングを行った。この際、パターニング後に、保護層６とソース電極７とドレイン電極８で被覆されていない半導体層５の露出部９に対するエッチングも同時に行い、素子分離を図った。
さらに、スピンコート方によりエポキシ樹脂からなる層間絶縁膜１０（３μｍ）を形成し、フォトリソグラフィー法によりドレイン電極８と画素電極１１との接触箇所となる開口部を形成し、ＤＣマグネトロンスパッタリング法によりＩＴＯを膜厚１００ｎｍに成膜し、所望の形状にパターニングを行い、画素電極１１として薄膜トランジスタ３０を作製した。そして、作製した薄膜トランジスタ３０上に、表示媒体１２として電気泳動方式電子ペーパー前面板を貼り付け、画像表示装置３０を作製した。
【００４５】
次に、比較例について説明する。
塗布法にて半導体層５をストライプ形状に形成後、保護層６を成膜し、半導体層５がソース電極７とドレイン電極８と接触するビアを保護層６上に形成し、それ以外は半導体層５が保護層６に被覆されており、ソース電極７とドレイン電極８をエッチングする際に半導体層５が同時にエッチングされずにストライプ形状のまま残っている、素子分離を行っていない画像表示装置を作製した。
【００４６】
図７は、素子分離を行っていない薄膜トランジスタの一例を示す配列図である。
具体的には下記の要領で作製した。
基板１上に、ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、感光性フォトレジストを塗布後、露光し、現像液により現像を行い、塩酸によりエッチングを行い、剥離液により感光型フォトレジストを剥離し、ＩＴＯのパターニングを行い、ゲート電極２及びキャパシタ電極３にした（以下、フォトリソグラフィー法と言う）。
【００４７】
次に、ＲＦマグネトロンスパッタ法により基板１と接するＳｉＯＮからなるゲート絶縁体層４（膜厚４００ｎｍ）を成膜した。次に、Ｉｎ―Ｚｎ―Ｏ系酸化物溶液をフレキソ印刷法によりストライプ形状に（膜厚４０ｎｍ）形成した。形成後、４００℃、３０分間ホットプレートにてアニール処理を施した。
さらに、ＲＦマグネトロンスパッタ法によりＳｉＯＮからなる保護層６（膜厚８０ｎｍ）を成膜した。半導体層５とソース電極７、及び半導体層５とドレイン電極８は電気的に接触している必要があるため、半導体層５との接触箇所のみに保護層６にビアを形成できるように感光性フォトレジストを塗布後、露光し、現像液により現像を行い、ＲＩＥにより保護層６を形成した。
【００４８】
ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、ソース電極７とドレイン電極８をフォトリソグラフィー法によりパターニングを行った。この際、半導体層５は保護層６とソース電極７とドレイン電極８で全て被覆されているため、ソース電極７とドレイン電極８をエッチングしても半導体層５がエッチングされることはなく、素子分離を図っていない素子を作製した。
【００４９】
さらに、スピンコート方によりエポキシ樹脂からなる層間絶縁膜１０（３μｍ）を形成し、フォトリソグラフィー法によりドレイン電極８と画素電極１１との接触箇所となる開口部を形成し、ＤＣマグネトロンスパッタリング法によりＩＴＯを膜厚１００ｎｍに成膜し、所望の形状にパターニングを行い、画素電極１１として薄膜トランジスタ３０を作製した。そして、作製した薄膜トランジスタ３０上に、表示媒体１２として電気泳動方式電子ペーパー前面板を貼り付け、画像表示装置３０を作製した。
【００５０】
次に、上記二種類の素子特性の関係について説明する。
先ず、図６に示すように、素子分離を図った場合は、画像表示装置３０を駆動した結果、アライメント精度良く半導体層５と保護層６を形成することができ、且つ素子分離を図っているため、良好な画像を表示することができた。
一方、図７に示すように、ストライブ形状のまま素子分離を図らなかった場合は、半導体層５を採用した画像表示装置３０において駆動した結果、半導体層５を介してリーク電流が増加し、素子分離を図った場合と比較して画像表示は不良であった。
【００５１】
このように、塗布法にて半導体層５をストライプ形状に形成して、半導体層５と直行する方向に塗布法にて保護層６を形成後、ソース電極７とドレイン電極８を成膜して、ソース電極７とドレイン電極８をエッチングする際に、保護層６とソース電極７とドレイン電極８で被覆されていない箇所の半導体層５を同時にエッチングすることで、アライメント精度良く半導体層と保護層を形成し、且つ工程数を増やすことなくトランジスタ素子の分離を実現し良好な画像表示装置を作製することができた。
以上、限られた数の実施形態を参照しながら説明したが、権利範囲はそれらに限定されるものではなく、上記の開示に基づく実施形態の改変は、当業者にとって自明のことである。
【符号の説明】
【００５２】
１  基板
２  ゲート電極
３  キャパシタ電極
４  ゲート絶縁体層
５  半導体層
６  保護層
７  ソース電極
８  ドレイン電極
９  露出部
１０  層間絶縁膜
１１  画素電極
１２  表示媒体
３０  画像表示装置
５０  薄膜トランジスタ
【図１】
2013201201.tif 000003
【図２】
2013201201.tif 000004
【図３】
2013201201.tif 000005
【図４】
2013201201.tif 000006
【図５】
2013201201.tif 000007
【図６】
2013201201.tif 000008
【図７】
2013201201.tif 000009