(57)【要約】【課題】  複数の発振周波数を出力する発振回路を搭載する電子回路において、その発振周波数を調整する場合、すべての発振周波数を調整しなければならなかった。【解決手段】  本発明の電子回路は、複数の発振周波数を調整するための制御回路と、この制御回路内に記憶手段を備えている。記憶手段に保持された情報に基づいて、調整したい発振周波数のうちどれか１つの発振周波数を調整する。その後に所定の計算式を用いて、その他の発振周波数を調整する。このようにすることで、すべての発振周波数を調整せずとも正しい発振周波数に調整できる。【選択図】図１
2013201657.tif 000002
【特許請求の範囲】
【請求項１】
複数の所定の発振周波数の信号を出力する発振回路を備える電子回路であって、
それぞれの前記発振周波数を調整するために、前記発振回路の増幅用アンプ回路の入力線又は出力線に複数のスイッチ回路それぞれを介して接続する複数の容量素子を備える電子回路において、
前記各スイッチ回路のオン又はオフの動作を制御する制御回路を備え、
前記制御回路は、
低い発振周波数から高い発振周波数の間に複数の所定の前記発振周波数が含まれるように前記各スイッチ回路を開閉し、
複数の所定の前記発振周波数のうち第１の発振周波数に対応する前記各スイッチ回路の開閉状態を第１の開閉状態とし、
前記第１の開閉状態に基づいて、第２の発振周波数に対応する前記各スイッチ回路の開閉状態である第２の開閉状態を所定の計算式で求めることを特徴とする電子回路。
【請求項２】
前記各スイッチ回路がオンする数の変化と前記複数の容量素子による静電容量の変化との傾きが一致しない場合の前記各スイッチ回路の開閉状態を第３の開閉状態とし、
前記第２の開閉状態が、前記第３の開閉状態と一致するとき、任意の前記スイッチ回路をオン又はオフさせることを特徴とする請求項１に記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の所定の発振周波数の信号を出力する発振回路を備え、容量を可変させることでそれぞれの発振周波数を調整できる周波数調整機能を有する電子回路に関する。
【背景技術】
【０００２】
水晶を用いた発振回路や、容量と抵抗とを用いたＣＲ発振回路を用い、これらの回路から出力される信号をシステムのクロック信号として用いる方法は広く一般的である。
【０００３】
近年、システムの高機能化や高精度化に伴い、複数の発振周波数を出力する事が可能な発振回路やＣＲ発振回路の高精度化が求められている。このような要求に対応するため、発振回路やＣＲ発振回路に用いる容量や抵抗の製造ばらつきによる周波数のズレを調整する技術が提案されている（例えば、特許文献１参照。）。
【０００４】
特許文献１に示した従来技術は、温度センサからの情報を基にして発振回路の周波数を調整する技術である。
この技術の重要な部分は、複数の容量素子とスイッチとを備えており、このスイッチのオン又はオフにより、容量素子を発振回路に接続又は切断することで発振周波数を調整できるという点にある。容量素子を付加することによって、発振回路の負荷容量を変化させ、発振周波数を調整するのである。
【０００５】
特許文献１に示した従来技術で開示されている例は、３つの容量素子それぞれにスイッチを設けているものである。つまり、３ビットでの調整である。
３つの容量素子をＣ１、Ｃ２、Ｃ３とし、これら容量素子に対応する３つのスイッチをＳＷ１、ＳＷ２、ＳＷ３とし、スイッチのオン状態を「１」、オフ状態を「０」とそれぞれ表現すると、例えば、ＳＷ１をオフ、ＳＷ２をオフ、ＳＷ３をオフとすると「０００」と表現され、３つの容量素子は発振回路に接続されない状態となる。また、ＳＷ１をオフ、ＳＷ２をオフ、ＳＷ３をオンとすると、「００１」と表現され、容量素子Ｃ３のみ発振回路に接続されることになる。
【０００６】
このように、３つの容量素子を発振回路に接続又は切断させようとするときの組み合わせは、「０００」、「００１」、「０１０」．．．「１１１」というように、３ビットの制御となるから２の３乗で８通りとなる。
【０００７】
周波数の調整範囲は、その発振回路の発振周波数を用いるシステムの都合で変えることができるが、３つの容量素子の静電容量の値をそれぞれ異ならせておく。例えば、容量素子Ｃ１を０．８ｐｆ、Ｃ２を０．４ｐｆ、Ｃ３を０．２ｐｆなどとすることができる。その様子を示したものが図６である。
【０００８】
図６は、ＳＷ１、ＳＷ２、ＳＷ３のオン又はオフの８通りの組み合わせごとのＣ１とＣ２とＣ３とを合計した静電容量を示すものである。
【０００９】
ところで、このような容量素子の組み合わせを調整ランクと呼ぶ。
例えば、ＳＷ１からＳＷ３が全部オフのとき、つまり「０００」のときは、容量素子Ｃ１からＣ３はすべて接続されない状態であり、このときの調整ランクをランク０と呼ぶ。
また、ＳＷ１とＳＷ２がオフでＳＷ３がオンのとき、つまり、「００１」のときは、容量素子Ｃ１とＣ２とが接続されずＣ３のみ接続された状態であり、このときの調整ランクをランク１と呼ぶ。このときの静電容量は、０．２ｐｆである。
そして、ＳＷ１からＳＷ３が全オンのとき、つまり、「１１１」のときは、容量素子Ｃ１からＣ３はすべて接続された状態であり、このときの調整ランクはランク７となる。このときの静電容量は１．４Ｐｆである。
【００１０】
上述の通り、図６に示した容量素子の値は一例である。このようにＳＷ１からＳＷ３をオン又はオフすることで発振回路に付加する静電容量を変えて、この発振回路の周波数を所定の値に調整する。
【００１１】
もちろん、容量素子とスイッチとをもう１つ増やして（Ｃ４とＳＷ４とを増やす）、計４つとすれば、「００００」、「０００１」、「００１０」．．．「１１１１」というように、４ビットの制御となるから２の４乗で１６通りの組み合わせができる。
このように、容量素子とスイッチとを増やすことで、各容量素子間の値のい差を小さくすることができるから、調整ランク間の差も小さくなるので、より精細な周波数調整ができるようになるので好ましい。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−１７１１３２号公報（第３頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
近年のシステムの高機能化や高精度化に伴い、システムの各機能や各動作モードごとにシステムクロックを切り換えることが求められている。この要求を満たすには、システムの各機能や各動作モードごとに発振周波数を変化させることで可能となる。
【００１４】
特許文献１に示した従来技術においても、システムの各機能や各動作モードでスイッチを切り換え、発振回路に付加する静電容量を可変することで複数の発振周波数を出力することができる。また、それぞれの発振周波数を最適な値に調整することでシステムの高精度化も可能である。
【００１５】
ここで、従来知られている発振周波数を調整する手法を説明する。
説明は、あるシステムにおいて３つの発振周波数を調整する場合を例にして説明する。
３つの所望の発振周波数をそれぞれ、ｆ１、ｆ２、ｆ３とし、発振周波数の切り換えは、４つの容量素子とスイッチとで行うものとする。つまり、調整ランクは０から１５の１６通りの組み合わせとなる。
【００１６】
まず、ｆ１の調整ランクを決定する場合を説明する。調整ランクを０に設定したときの発振回路の周波数とｆ１との差分を求める。次に、調整ランクを１に設定したときの発振回路の周波数とｆ１との差分を求める。同様に、調整ランク３から１５でのそれぞれの差分を求め、全ての差分のうち、最も差分が小さいときの調整ランクがｆ１の最適な調整ランクとなる。ｆ２、ｆ３の調整ランクを決定するときも同様な作業を要する。
【００１７】
このように、システムの各機能や各動作モードごとに必要な複数の発振周波数があるときは、すべての発振周波数を最適な値に調整するために、発振周波数の数だけ調整を繰り返さなければならない。
【００１８】
しかしながら、これでは必要な複数の発振周波数や調整ランクが増えるにしたがって、調整に必要な時間が多く必要になり、調整時間がかかることで電子回路を製造する時間が伸びてしまうという問題があった。
【００１９】
本発明はそのような問題を解決するためになされたものである。複数の発振周波数を調整する場合であっても、ある１つの発振周波数を調整して、所定の計算式を用いることにより、他のすべての発振周波数を調整することができ、かつ、全ての周波数をシステムにとって最適な値に調整できる技術を提供できる。
【課題を解決するための手段】
【００２０】
上記目的を達成するため、本発明は、以下のような構成を採用する。
【００２１】
複数の所定の発振周波数の信号を出力する発振回路を備える電子回路であって、
それぞれの発振周波数を調整するために、発振回路の増幅用アンプ回路の入力線又は出力線に複数のスイッチ回路それぞれを介して接続する複数の容量素子を備える電子回路において、
各スイッチ回路のオン又はオフの動作を制御する制御回路を備え、
制御回路は、
低い発振周波数から高い発振周波数の間に複数の所定の発振周波数が含まれるように各スイッチ回路を開閉し、
複数の所定の発振周波数のうち第１の発振周波数に対応する各スイッチ回路の開閉状態を第１の開閉状態とし、
第１の開閉状態に基づいて、第２の発振周波数に対応する各スイッチ回路の開閉状態である第２の開閉状態を所定の計算式で求めることを特徴とする。
【００２２】
このような構成にすれば、１つの発振周波数を調整して、所定の計算式を用いることにより、すべての発振周波数を調整することができる。
【００２３】
各スイッチ回路がオンする数の変化と複数の容量素子による静電容量の変化との傾きが一致しない場合の各スイッチ回路の開閉状態を第３の開閉状態とし、
第２の開閉状態が、第３の開閉状態と一致するとき、任意のスイッチ回路をオン又はオフさせてもよい。
【００２４】
このような構成にすれば、すべての発振周波数を高精度に調整することができる。
【発明の効果】
【００２５】
本発明の電子回路は、複数の発振周波数を調整する場合であっても、１つの発振周波数を調整して、所定の計算式を用いることにより、すべての発振周波数を高精度に調整することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の電子回路の第１、第２の実施形態を説明するブロック図である。
【図２】本発明の電子回路の調整ランクごとの静電容量の値を説明する図表である。
【図３】調整ランクごとの発振周波数の変化を説明する図であって、寄生容量が極めて小さい場合を説明するものである。
【図４】調整ランクごとの発振周波数の変化を説明する図であって、寄生容量が大きい場合を説明するものである。
【図５】本発明の電子回路の第１、第２の実施形態を説明する回路図である。
【図６】特許文献１に示した従来技術を説明するための図表である。
【発明を実施するための形態】
【００２７】
本発明の電子回路は、複数の発振周波数を調整する制御回路と、制御回路内に設けた記憶手段を備えており、記憶手段には、それぞれの発振周波数を所定の値にするために必要な情報が保持されている。その情報には、それぞれの発振周波数や、各調整ランクごとの
静電容量の合計値を示すテーブル（以降、このテーブルを調整ランクテーブルとする）があり、これらの情報に基づいて、１つの発振周波数に対する調整ランクを決定し、それに基づいて所定の計算式により、他の発振周波数の調整ランクを求める。
【００２８】
本発明の電子回路を理解するため、その動作を図１、図２を用いて説明する。
図１は、制御回路と、制御回路内に設けた記憶手段と、発振回路とで構成された本発明の構成をブロック図で示したものである。なお、図示していないが、制御回路のそれぞれの出力信号は、発振回路のそれぞれのスイッチ回路に接続している。
図２は、各調整ランクに対する静電容量の合計値を示しており、図１の調整ランクテーブルの一例である。この例では、４ビットで調整する例を示している。
【００２９】
説明する例は、調整する複数の発振周波数を３つとし、それぞれ第１、第２、第３の発振周波数と呼ぶことにする。最初に調整する発振周波数を第１の発振周波数とする。
【００３０】
記憶手段には、第１、第２、第３の発振周波数と、調整ランクテーブルとが保持されており、それぞれの調整ランクは、記憶手段に保持された情報をもとに、所定の計算式により求められ、記憶手段に保持される。
制御回路の出力信号は、所定の計算式により求められた調整ランクに基づいて出力され、それらの出力信号により、スイッチ回路がオン又はオフし、複数の発振周波数を出力できるのである。
【００３１】
次に、調整ランクを求める手法を説明する。本発明の電子回路は、以下に示す５つのステップで各発振周波数に対応した調整ランクを決定する。
【００３２】
［ステップ１：第１の発振周波数の調整ランクの算出］
まず、従来技術ですでに説明したように、第１の発振周波数に最も近い調整ランク、つまり、第１の発振周波数の調整ランクを求める。
この調整ランクに該当するスイッチ回路の開閉状態（つまり、付加する静電容量）が決まる。これを第１の開閉状態とする。
【００３３】
［ステップ２：各発振周波数に対応する静電容量の算出］
次に、それぞれの発振周波数に調整するために必要な静電容量を求める。これは、所定の計算式を用いて行う。
【００３４】
［ステップ３：静電容量の差分の算出］
次に、求めた各静電容量から、第１の発振周波数の静電容量と第２の発振周波数の静電容量との差を減算にて求め、さらに、第１の発振周波数の静電容量と第３の発振周波数の静電容量との差を同様に減算にて求める。
【００３５】
［ステップ４：調整ランクの差分の算出］
次に、求めた各発振周波数同士の差に関る静電容量の差から、図２に示す調整ランクテーブルに基づいて、調整ランクの差を求める。
すなわち、第１の発振周波数の静電容量と第２の発振周波数の静電容量との差から、第１の調整ランク差を求め、第１の発振周波数の静電容量と第３の発振周波数の静電容量との差から、第２の調整ランク差を求める。
【００３６】
［ステップ５：調整ランクの決定］
各調整ランクの差が求められれば、調整ランクが求められる。
すなわち、第１の調整ランク差と第１の発振周波数の調整ランクとを足すことにより、第２の発振周波数の調整ランクが求められる。この調整ランクに該当するスイッチ回路の
開閉状態が決まり、これが第２の開閉状態となる。
【００３７】
同様に、第２の調整ランク差と第１の発振周波数の調整ランクとを足すことにより、第３の発振周波数の調整ランクが求められる。このときのスイッチ回路の開閉状態が第３の開閉状態である。
【００３８】
このように、複数の発振周波数を調整する場合、１つの発振周波数を調整すれば、所定の計算式による計算により、その他の発振周波数の調整ランクが求められるのである。
【００３９】
ところで、スイッチをＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）で構成することは広く一般的に知られている。スイッチをこのような半導体素子で構成すると、比較的低電圧でオン又はオフさせることができ、また、オン状態のときに低いオン抵抗とすることができるという利点がある。
【００４０】
ただし、スイッチをＭＯＳＦＥＴで構成すると、構造上どうしても寄生容量が付加してしまう。そしてその寄生容量は、スイッチがオンしたときと、オフしたときとで異なることも知られている。
【００４１】
発振周波数を調整する際、この寄生容量の影響によって計算式により求められる調整ランクが最適な値とならない場合がある。
【００４２】
このような場合、調整ランクを求める計算式を変えることにより、正しい発振周波数に調整することができる。
【００４３】
次に、本発明の電子回路の実施形態を、図面を用いて説明する。
第１の実施形態は、ＭＯＳＦＥＴで構成したスイッチ回路に寄生容量がない場合の例、第２の実施形態は、ＭＯＳＦＥＴで構成したスイッチ回路に寄生容量がある場合の例である。共に４ビットで調整する例で説明する。
なお、その図面は、発明に関係の無い電源配線などは省略している模式図とする。そして、同一の構成には同一の番号を付与するものとする。
【実施例１】
【００４４】
［第１の実施形態の構成の説明：図５］
まず、図５を用いて電子回路の構成を詳述する。
図５において、１８０は広く一般的に使用される発振回路であり、増幅用アンプ１８１と、帰還抵抗１８２と、水晶振動子１８３と、発振用の容量素子１８６及び１８７と、で構成されている。そして、１８４は発振回路１８０の入力線（増幅用アンプ１８１の入力）、１８５は発振回路１８０の出力線（増幅用アンプ１８１の出力）である。
【００４５】
図５において、１９０は制御回路である。１９１は制御回路１９０内に設けた記憶手段である。この記憶手段１９１に記憶されている情報にしたがって、制御回路１９０から制御信号を出力する。
この制御信号は、後述する容量調整部１１０、１１１、１１２、１１３の制御信号入力端子１００、１０１、１０２、１０３のそれぞれに入力している。
【００４６】
図５に示す、容量調整部１１０、１１１、１１２、１１３は、発振回路１８０の入力線に接続している。
１２０は接地線である。１３０、１３１、１３２、１３３は容量素子、１４０、１４１、１４２、１４３はスイッチ回路であるトランスミッションゲート（以下、ＴＧと称する）である。
【００４７】
発振回路１８０の入力線１８４に接続する容量調整部１１０から容量調整部１１３によって、４つの容量素子１３０、１３１、１３２、１３３を発振回路１８０に接続又は切断させるのである。各容量調整部は同一の構成であり、異なる点は容量素子の静電容量の値である。
容量調整部が４つあるから、４ビットの制御を行う回路構成となっている。
【００４８】
容量素子１３０、１３１、１３２、１３３の静電容量の値は、この電子回路が組み込まれるシステムの仕様や使用状態に応じて決められるものであるが、一例をあげると、容量素子１３０の静電容量を０．２ｐｆ、容量素子１３１を０．４ｐｆ、容量素子１３２を０．８ｐｆ、容量素子１３３を１．６ｐｆなどのようにする。
【００４９】
次に、容量調整部１１０を例にして、各構成要素の接続を説明する。
容量調整部１１０は、接地線１２０に容量素子１３０の一方の端子が接続されており、他方の端子がＴＧ１４０の一方の端子に接続されている。ＴＧ１４０の他方の端子は、発振回路１８０の入力線１８４に接続している。
【００５０】
制御信号入力端子１００は、インバータ１６０の入力端子と、ＴＧ１４０の正入力端子と、に接続している。インバータ１６０の出力端子は、ＴＧ１４０の負入力端子に接続している。
ＴＧの正入力端子は、正論理の信号を入力するための端子であり、負入力端子は、負論理の信号を入力するための端子である。
【００５１】
このようにすることで、制御信号入力端子１００から入力される制御信号によって、ＴＧ１４０は、オン又はオフの動作をするようになっている。
【００５２】
ＴＧ１４０は、ＭＯＳＦＥＴを２つ用いる、知られている構成である。２つのＭＯＳＦＥＴのソース端子同士とドレイン端子同士とをそれぞれ接続し、一方のＭＯＳＦＥＴはそのゲート端子に正論理の信号を入力することでオンするようにし、他方のＭＯＳＦＥＴはそのゲート端子に負論理の信号を入力することでオンする構成が一般的であり、本発明のＴＧもそれを用いることができる。
【００５３】
以上、容量調整部１１０を例にして説明したが、上述の通り、他の容量調整部である容量調整部１１１、容量調整部１１２、容量調整部１１３も同じ構成であるので、その説明は省略する。
【００５４】
［第１実施形態の動作の説明：図２、図５］
次に、図２及び引き続き図５を用いて電子回路の第１の実施形態の動作を詳述する。
図５に示す制御信号入力端子１００、１０１、１０２、１０３には、制御回路１９０から制御信号が入力される。制御回路１９０の記憶手段１９１には、発振回路１８０の発振周波数を調整して、調整したい発振周波数とするために、どの容量調整部を動作させるかの情報が保持されている。記憶手段１９１は、例えば、不揮発性記憶装置などで構成することができる。制御回路１９０は、その情報を読み出して制御信号を出力する。
【００５５】
制御回路１９０に設ける記憶手段１９１に記憶する情報は、例えば、情報ファイル（電気的なデータファイル）として記憶しておくことができる。電子回路を設計するときに、その情報ファイルを構築しておく。
【００５６】
その情報ファイルには、発振回路１８０から出力する複数の発振周波数、調整ランクテーブルなどのほか、どの容量調整部を動作させるかという内容（つまり、調整ランク）も
含まれる。
【００５７】
例えば、複数の発振周波数をｆ１、ｆ２、ｆ３とする。これらは、それぞれすでに説明した第１、第２、第３の発振周波数に相当する。これらの調整ランクをそれぞれｒ１、ｒ２、ｒ３とした場合、記憶手段１９１に記憶する情報は、発振周波数ｆ１、ｆ２、ｆ３や、調整ランクｒ１、ｒ２、ｒ３や、すでに説明した図２に示すような調整ランクテーブルなどである。
【００５８】
ここで、調整ランクｒ１、ｒ２、ｒ３の求め方を詳述する。
調整ランクｒ１とｒ２との調整ランク差をｒ１２とし、調整ランクｒ１とｒ３との調整ランク差をｒ１３とする。
【００５９】
以下、すでに説明した５つのステップごとに図面を参照して詳述する。
【００６０】
［ステップ１：第１の発振周波数の調整ランクの算出］
まず、調整ランクを「０」とし、そのときの発振回路１８０の発振周波数と、発振周波数ｆ１との差を比較する。そして、調整ランクを「１」とし、同様に発振周波数ｆ１と比較する。さらに、調整ランクを「２」から「１５」まで同様に比較する。すべての調整ランクのうち、発振回路１８０の発振周波数と、調整したい発振周波数ｆ１との差が最も近くなるときが発振周波数ｆ１の調整ランクｒ１となる。
【００６１】
［ステップ２：各発振周波数に対応する静電容量の算出］
一般に、発振周波数を求めるには、次の式１の計算式を用いることが広く知られている。
【００６２】
［式１］
ｆ＝α（１／ＣＲ）
【００６３】
式１において、ｆは発振周波数、αは係数、Ｃは静電容量、Ｒは水晶振動子１８３の等価抵抗である。本実施形態では、αとＲは一定であるため、β＝α／Ｒとすると、静電容量Ｃを求めるには、次の式２となる。
【００６４】
［式２］
Ｃ＝β／ｆ
【００６５】
この式２を用いて、各発振周波数を所定の周波数とするために必要な静電容量を求める。
【００６６】
［ステップ３：静電容量の差分の算出］
例えば、発振周波数ｆ１、ｆ２、ｆ３の静電容量をそれぞれＣ１、Ｃ２、Ｃ３とし、静電容量Ｃ１とＣ２との差を静電容量差Ｃ１２とし、Ｃ１とＣ３との差を静電容量差Ｃ１３とした場合、式２を用いて、Ｃ１２とＣ１３を求めるには、次の式３、式４となる。
【００６７】
［式３］
Ｃ１２＝β（１／ｆ１−１／ｆ２）
【００６８】
［式４］
Ｃ１３＝β（１／ｆ１−１／ｆ３）
【００６９】
［ステップ４：調整ランクの差分の算出］
次に、求めた静電容量差Ｃ１２、Ｃ１３から、図２に示す調整ランクテーブルに基づいて、調整ランク差ｒ１２、ｒ１３を求める。
すなわち、静電容量Ｃ１と静電容量Ｃ２との差から、調整ランク差ｒ１２を求め、静電容量Ｃ１と静電容量Ｃ３との差から、調整ランク差ｒ１３を求める。
【００７０】
［ステップ５：調整ランクの決定］
調整ランクｒ２は、調整ランクｒ１と調整ランク差ｒ１２とを足した値となり、同様に、調整ランクｒ３は、調整ランクｒ１と調整ランク差ｒ１３とを足した値となるため、次の式５、式６で表される。
【００７１】
［式５］
ｒ２＝ｒ１＋ｒ１２
【００７２】
［式６］
ｒ３＝ｒ１＋ｒ１３
【００７３】
図２に示す調整ランクテーブルの例を用いて上述の所定の計算式とその結果について説明する。
図２では、容量素子１３０の静電容量を０．２ｐｆ、容量素子１３１を０．４ｐｆ、容量素子１３２を０．８ｐｆ、容量素子１３３を１．６ｐｆとしている。
そして、各容量調整部の動作させたときに付加する各容量素子の静電容量の合計値も、調整ランクに対応させて有している。
この場合は、０ｐｆから３．０ｐｆまで０．２ｐｆ刻みで静電容量が増加する。
【００７４】
例えば、式２、式３を用いた計算結果が、静電容量差Ｃ１２が０．６ｐｆ、Ｃ１３が１．２ｐｆであったとする。
図２の場合、調整ランクの増加に対して、静電容量の合計値は０．２ｐｆ刻みで増えるので、静電容量差Ｃ１２の０．６ｐｆというのは、調整ランクに換算すると、３つ分の差があることになる。同じく、静電容量差Ｃ１３の１．２ｐｆは、調整ランクで６つ分の差となる。つまり、調整ランク差ｒ１２は「３」であり、調整ランク差ｒ１３が「６」となる。
【００７５】
したがって、式５、式６により、調整ランクｒ２が「８」、ｒ３が「１１」となる。
そして記憶手段１９１には、調整ランクｒ１、ｒ２、ｒ３の値を記憶しておく。
【００７６】
このように、調整したい複数の発振周波数が予め分かっており、電子回路に搭載する構成に関る調整ランクテーブルがあれば、所定の計算式を用いることにより、それぞれの発振周波数の調整ランクが求められるのである。
【００７７】
次に、発振周波数ｆ１、ｆ２、ｆ３を出力する場合の動作を説明する。
まず、発振周波数ｆ１を出力する場合、制御回路１９０は、記憶手段１９１に記憶している調整ランクｒ１の情報を参照して、制御信号を出力する。
例えば、発振周波数ｆ１の調整ランクｒ１が「５」とすると、容量調整部１１３の容量素子１３３を切断、容量調整部１１２の容量素子１３２を接続、容量調整部１１１の容量素子１３１を切断、容量調整部１１０の容量素子１３０を接続するような制御信号を、制御信号入力端子１００、１０１、１０２、１０３に出力する。
【００７８】
例えば、容量調整部の制御信号入力端子に「Ｈレベル」の信号が入力されたときにＴＧがオンし、「Ｌレベル」の信号が入力されたときに、ＴＧがオフするような回路構成であったとすると、上記の例では、制御信号入力端子１００、１０２に入力する制御信号が「
Ｈレベル」、制御信号入力端子１０１、１０３に入力する制御信号が「Ｌレベル」となる。
【００７９】
したがって、ＴＧ１４０、ＴＧ１４２がオンし、ＴＧ１４１、ＴＧ１４３がオフし、ＴＧ１４０と、ＴＧ１４２とに接続する静電容量が、発振回路１８０の入力線１８４に接続されるのである。
【００８０】
次に、発振周波数ｆ２を出力する場合、発振周波数ｆ１を出力する場合と同様に、制御回路１９０は、記憶手段１９１に記憶している調整ランクｒ２の情報を参照して、制御信号を出力する。
調整ランクｒ２を「８」とすると、ＴＧ１４０、ＴＧ１４１、ＴＧ１４２がオフし、ＴＧ１４３がオンし、ＴＧ１４０と、ＴＧ１４１と、ＴＧ１４２とに接続する静電容量が、発振回路１８０の入力線１８４に接続される。
【００８１】
また、発振周波数ｆ３を出力する場合も同様に、制御回路１９０は、記憶手段１９１に記憶している調整ランクｒ３の情報を参照して、制御信号を出力する。
調整ランクｒ３を「１１」とすると、ＴＧ１４０、ＴＧ１４１、ＴＧ１４３がオンし、ＴＧ１４２がオフし、ＴＧ１４０と、ＴＧ１４１と、ＴＧ１４３とに接続する静電容量が、発振回路１８０の入力線１８４に接続される。
【００８２】
このように、発振周波数が複数ある場合であっても、所定の計算式を用いることにより、調整する発振周波数は１つだけでよく、その他の発振周波数の調整ランクも簡単に求められるので、調整する時間を短縮することができる。
【実施例２】
【００８３】
［第２実施形態の動作の説明：図３、図４、図５］
次に、図３、図４、図５を用いて電子回路の第２の実施形態の動作を詳述する。第２の実施形態は、ＭＯＳＦＥＴで構成したスイッチ回路に寄生容量がある場合の例である。なお、第２の実施形態の構成は、第１の実施形態の構成と同じであるため、説明を省略する。
【００８４】
図５に示したＴＧを構成するＭＯＳＦＥＴは、ゲート電極と半導体基板との間にはゲート絶縁膜があり、このゲート絶縁膜がコンデンサの誘電体、これを挟むゲート電極と半導体基板とがコンデンサの両電極の役割になり、このＭＯＳＦＥＴがオンしたときには、ゲート容量が付加してしまう。
【００８５】
これは、ゲート容量が極めて小さくなるような特殊な構造のＭＯＳＦＥＴを用いることをせず、一般的に知られている構造のＭＯＳＦＥＴを用いた場合には、必ず付加してしまう容量である。このゲート容量がスイッチ回路の寄生容量となる。
【００８６】
そして、そのような一般的な構造のＭＯＳＦＥＴを用いてＴＧを構成すると、発振周波数を調整する際、この寄生容量の影響によって調整ランクが最適な値とならない場合が出てきてしまう。その場合を図３、図４を用いて説明する。図３、図４は、縦軸に周波数を、横軸に調整ランクを取り、調整ランクごとに変化する周波数を模式的に示したものである。
【００８７】
４つの容量素子と、それに対応する４つのスイッチを用いる例で説明する。
各容量素子の静電容量の値は、適宜設定されているものとするが、例えば、図３に示すように、調整ランクごとの静電容量が一定の増加をする場合、発振回路の周波数も一定の増加をする特性となる。
【００８８】
このため、それぞれの発振周波数の調整ランクを決めることが容易にできる。複数の発振周波数のうち、調整したい発振周波数をｆ１とし、その他の発振周波数をｆ２、ｆ３とし、発振周波数ｆ１の調整ランクは、すでに説明した方法で求め、例えば、「５」であるとする。発振周波数ｆ２、ｆ３の調整ランクは、所定の計算式により求められ、例えば、発振周波数ｆ１とｆ２との調整ランクの差が３、ｆ１とｆ３との調整ランクの差が６とすると、それぞれ「８」、「１１」となる。
【００８９】
図４に示した例は、ＴＧに一般的な構造のＭＯＳＦＥＴを用い、スイッチの寄生容量が無視できない大きさの場合である。
発振回路に付加する静電容量の値は、選択された静電容量の値と、選択されたときにオンしているスイッチの寄生容量の値との合計であるから、この場合は、各スイッチのオンの数に関係して調整ランクごとの発振回路の周波数の変化が一定ではなくなってしまう。
【００９０】
図４に示した例の場合は、調整ランク間で発振周波数が逆転してしまうことが起こる。例えば、図示した例では調整ランク「３」と「４」、調整ランク「７」と「８」との関係である。
【００９１】
このため、図３に示した例の場合と調整したい発振周波数ｆ１の値が同じであったとすると、図４に示す例では、発振周波数ｆ２の調整ランクは「８」ではなく、「８」と「９」との間とするのが妥当となってしまい、調整ランクを「８」としてしまうと、正しい発振周波数に調整することができなくなってしまう。
【００９２】
この現象を詳述すると次のようになる。
調整ランク「７」は、ＴＧ１４３がオフ、ＴＧ１４０からＴＧ１４２がオンして、「０１１１」となり、容量素子１３０、１３１、１３２が付加している。この場合では、ＴＧ３つがオンしているから、３つ分の寄生容量が付加されていることになる。１つのＴＧあたりの寄生容量を０．１５ｐｆとすると、計０．４５ｐｆの寄生容量が付加されることになる。そうすると、発振回路に付加する静電容量の値は、次のようになる。
０．８ｐｆ＋０．４ｐｆ＋０．２ｐｆ+０．４５ｐｆ＝１．８５ｐｆ
【００９３】
調整ランク「８」は、ＴＧ１４３がオン、ＴＧ１４０からＴＧ１４２がオフして、「１０００」となり、容量素子１３３のみが付加している。この場合は、ＴＧ１つがオンしているのみであるから、１つ分の寄生容量の０．１５ｐｆしか付加されない。そうすると、発振回路に付加する静電容量の値は、次のようになる。
１．６ｐｆ＋０．１５ｐｆ＝１．７５ｐｆ
【００９４】
このように、調整ランク「８」の方が静電容量の値が小さくなってしまうから、例えば、調整ランクｒ２が「８」であるとすると、調整される発振周波数も低くなってしまい、正しい発振周波数に調整できない場合がある。図３に示したように、スイッチの寄生容量が極めて小さいときは、調整ランクを変えても周波数の逆転は起こらない。
【００９５】
ところで、このような周波数の逆転が発生するのは、ある調整ランクに限られている。
それは、調整ランクの増加に対して、ＴＧがオンしている数が大きく減少するときである。図４で示した例では、調整ランク「７」から「８」が顕著であり、ＴＧがオンしている数が、３個から１個へと減少しているときである。したがって、調整ランクｒ２が「８」の場合、発振周波数ｆ２が正しい周波数に調整できない。
【００９６】
しかし、このような周波数の逆転が発生する調整ランクは、制御回路の制御信号の数、つまりビット数と、各容量素子の値とが分かれば、発振周波数を調整する前に予め知るこ
とができる。
【００９７】
つまり、所定の計算式を用いて求めた調整ランクが、上述のような調整ランクに該当するのかどうかがわかるのである。そしてそのような場合は、調整ランクを変えればよい。
【００９８】
調整ランクをどのように変えればよいかは、この電子回路が組み込まれるシステムにとってより最適な発振周波数となるような値へ変えることが望ましい。例えば、図４に示す例では、調整ランクｒ２が「８」となり、周波数が逆転する調整ランクとなるので、その場合、発振周波数ｆ２に近い調整ランク「７」又は「９」を選択すればよい。
【００９９】
つまり、第１実施形態で説明した式５で示した調整ランクｒ２を求める式は、次の式７のようになる。
【０１００】
［式７］
ｒ２＝ｒ１＋ｒ１２＋１  （Ａ）
又は、
ｒ２＝ｒ１＋ｒ１２−１  （Ｂ）
【０１０１】
例えば、発振周波数ｆ２に近い調整ランク「７」を選択するときは、式７（Ａ）を用い、発振周波数ｆ２に近い調整ランク「９」を選択するときは、式７（Ｂ）を用いればよい。この制御は、図１に示す制御回路が行う。
【０１０２】
調整ランクｒ３は、発振周波数ｆ３に最も近い値であるため、そのままでよいから、したがって、調整ランクｒ２は「７」又は「９」のいずれか、調整ランクｒ３は「１１」のままとし、その情報を記憶手段１９１に保持すればよい。
【０１０３】
このように、スイッチ回路を構成するＭＯＳＦＥＴにゲート容量が付加されている場合であっても、１つの周波数を調整すれば他の周波数を高精度に調整できるのである。
【産業上の利用可能性】
【０１０４】
本発明の電子回路は、高精度な発振周波数を必要とするステムに用いることができる。特に、精度と低消電化とを要求される、小型電子機器用として好適である。
【符号の説明】
【０１０５】
１００、１０１、１０２、１０３  制御信号入力端子
１１０、１１１、１１２、１１３  容量調整部
１２０  接地線
１３０、１３１、１３２、１３３  容量素子
１４０、１４１、１４２、１４３  トランスミッションゲート
１６０  インバータ
１８０  発振回路
１８１  増幅用アンプ
１８２  帰還抵抗
１８３  水晶振動子
１８４  入力線
１８５  出力線
１９０  制御回路
１９１  記憶手段
【図１】
2013201657.tif 000003
【図２】
2013201657.tif 000004
【図３】
2013201657.tif 000005
【図４】
2013201657.tif 000006
【図５】
2013201657.tif 000007
【図６】
2013201657.tif 000008