(57)【要約】【課題】開口部底部におけるバリア膜の断線によって配線の電気抵抗が増加することを防止して、歩留まりを向上させる。また、デュアルダマシンプロセスよりも製造コストを低減する。【解決手段】半導体基板の表面に形成された銅配線の上に層間絶縁膜を形成する工程と、層間絶縁膜内に銅配線に達する開口部を設ける工程と、銅配線に熱処理を行うことにより銅配線を構成する材料を膨張させて開口部内を埋め込む工程と、を有することを特徴とする半導体装置の製造方法。【選択図】図３
2013201316.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に形成された銅配線の上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜内に、前記銅配線に達する開口部を設ける工程と、
前記銅配線に熱処理を行うことにより前記銅配線を構成する材料を膨張させて前記開口部内を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記開口部を設ける工程は、
前記層間絶縁膜上に金属膜を設ける工程と、
前記金属膜上にレジストパターンを設ける工程と、
前記レジストパターンをマスクに用いて前記金属膜をエッチングすることにより、メタルハードマスクを形成する工程と、
前記メタルハードマスクをマスクに用いて前記層間絶縁膜をエッチングすることにより、前記メタルハードマスクおよび層間絶縁膜内に前記開口部を設ける工程と、
を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記開口部を設ける工程の後に更に、前記メタルハードマスクをパターニングすることにより上層配線を形成する工程を有することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記金属膜は、窒化チタン膜を有することを特徴とする請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記銅配線を構成する材料を膨張させて前記開口部内を埋め込む工程の後に更に、
前記開口部内に埋め込まれた前記銅配線を構成する材料を平坦化させる工程を有することを特徴とする請求項２〜４の何れか１項に記載の半導体装置の製造方法。
【請求項６】
前記開口部を設ける工程の後で、前記銅配線を構成する材料を膨張させて前記開口部内を埋め込む工程の前に更に、
前記開口部の内側面上にバリア膜を形成する工程を有することを特徴とする請求項２〜５の何れか１項に記載の半導体装置の製造方法。
【請求項７】
前記銅配線を構成する材料を膨張させて前記開口部内を埋め込む工程の後に更に、
前記開口部内を埋め込んだ材料上に、バリア膜を形成する工程と、
前記バリア膜上に上層配線を形成する工程と、
を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記バリア膜は、前記開口部内を埋め込んだ材料に接する窒化タンタル膜と、前記窒化タンタル膜に接するタンタル膜と、を有することを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記開口部はビアホールであり、
前記開口部内に埋め込まれた銅配線を構成する材料は、ビアプラグを構成することを特徴とする請求項１〜８の何れか１項に記載の半導体装置の製造方法。
【請求項１０】
２００〜４５０℃、１０〜１２０分間の条件で前記熱処理を行うことを特徴とする請求項１〜９の何れか１項に記載の半導体装置の製造方法。
【請求項１１】
前記開口部の深さは、３００ｎｍ〜９００ｎｍであることを特徴とする請求項１〜１０の何れか１項に記載の半導体装置の製造方法。
【請求項１２】
前記開口部のアスペクト比は、１〜５であることを特徴とする請求項１〜１１の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、多層配線の形成方法としてダマシンプロセスが用いられてきた。この方法ではまず、半導体基板の表面に下層配線を形成する。半導体基板上に層間絶縁膜を形成した後、層間絶縁膜内にビアホールを設ける。ビアホールの底部に、下層配線に接するようにバリア膜を設けた後、ビアホール内を導電材料で埋め込んでビアプラグを形成する。この後、ビアプラグに接するように上層配線を形成する。このバリア膜により上層配線と下層配線の構成材料等の相互拡散を防止して、配線の電気抵抗が増加することを防止する。
【０００３】
特許文献１（特開２００１−１１０８０９号公報）には、Ｃｕ埋め込み配線の上面部に、中間層（ＴａＮ）を介してＡｌまたはＡｌ合金層が積層された構造が開示されている
特許文献２（特開２００４−３４２９７７号公報）には、バリアメタル上のＣｕにＳｉＨ4ガスを供給して、ＳｉをＣｕ中に拡散させてマイグレーションを防止するＣｕ配線が示されている。
【０００４】
特許文献３（特開２００４−０３１８４７号公報）には、ダマシンプロセスでＣｕ上にＡｌを形成し，２００−２７０℃の熱処理を行うことでＣｕ−Ａｌ合金を形成することが示されている。
【０００５】
また、ダマシンプロセスの応用例として、下層配線用の溝とビアホールを形成した後、この溝とビアホール内に導電材料を埋め込むことで、下層配線とビアプラグを同時に形成する、デュアルダマシンプロセスも提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１１０８０９号公報
【特許文献２】特開２００４−３４２９７７号公報
【特許文献３】特開２００４−０３１８４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年、微細化が進展しており、ビアホールのアスペクト比が大きくなってきている。このため、上記のようにバリア膜を形成すると、ビアホール底部のバリア膜のカバレッジ（段差被覆性）が悪くなり、この部分でバリア膜の断線を引き起こすこととなっていた。従って、バリア膜のバリア性が低下して下層配線および上層配線の構成材料の相互拡散が起こり、配線の電気抵抗を増加させる原因となっていた。この結果、歩留まりの低下を招いていた。
【０００８】
また、デュアルダマシンプロセスは複雑な工程が必要となり、製造コストを増大させることとなっていた。
【課題を解決するための手段】
【０００９】
一実施形態は、
半導体基板の表面に形成された銅配線の上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜内に、前記銅配線に達する開口部を設ける工程と、
前記銅配線に熱処理を行うことにより前記銅配線を構成する材料を膨張させて前記開口部内を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法に関する。
【発明の効果】
【００１０】
開口部の底部にバリア膜を形成する必要がないため、開口部底部におけるバリア膜の断線によって配線の電気抵抗が増加することを防止できる。この結果、歩留まりを向上させることができる。また、デュアルダマシンプロセスよりも簡易な工程を使用することができ、製造コストを低減することができる。
【図面の簡単な説明】
【００１１】
【図１】実施例１の半導体装置の製造方法を表す図である。
【図２】実施例１の半導体装置の製造方法を表す図である。
【図３】実施例１の半導体装置の製造方法を表す図である。
【図４】実施例２の半導体装置の製造方法を表す図である。
【図５】実施例２の半導体装置の製造方法を表す図である。
【発明を実施するための形態】
【００１２】
本発明の半導体装置の製造方法の一例では、半導体基板の表面に形成された銅配線に対して熱処理を行う。これにより、銅配線を構成する材料を、銅配線の表面から層間絶縁膜内に設けた開口部内を膨張させて、開口部内をこの材料により埋め込む。これにより、銅配線を構成する材料からなるビアプラグが形成される。
【００１３】
従来から、微細化の進展にともない層間絶縁膜内に形成する開口部のアスペクト比は大きくなっている。このため、従来の方法では、開口部の底部に形成するバリア膜のステップカバレッジ（段差被覆性）が悪くなり、バリア膜の断線が起こることとなっていた。従って、バリア膜のバリア性が低下して、バリア膜の断線部分から上層配線と下層配線が相互拡散を起こして配線抵抗が増加する問題が起こっていた。
【００１４】
これに対して、上記の製造方法では、開口部の底部にバリア膜を形成する必要がない。また、上記の製造方法により製造した半導体装置では、半導体基板の表面に形成した銅配線を構成する材料によって開口部内が埋め込まれる。このため、開口部の底部においてバリア膜が断線し、ここから上層配線と下層配線が相互拡散を起こして配線抵抗が増加することを防止できる。この結果、歩留まりを向上させることができる。また、ダマシンプロセス等の複雑な工程を行うことなく、開口部内を、銅配線を構成する材料により埋め込むことができる。
【００１５】
開口部内に埋め込まれた銅配線を構成する材料は主に、銅配線と同様に銅を含有するが、熱処理の条件によっては、その表面が酸化されて酸化銅となっている場合もある。
【００１６】
また、銅配線の熱処理後に、開口部内を膨張させた銅配線を構成する材料の上面が層間絶縁膜等の上面よりも高くなる場合は、銅配線を構成する材料に対してＣＭＰやエッチバック等の平坦化処理を行うことにより、その上面が層間絶縁膜等の上面と同じ高さとなるように平坦化させても良い。
【００１７】
なお、上記の製造方法では、開口部の内側面上や、開口部を埋め込んだ材料上にバリア膜を形成し、バリア膜を間に介して開口部内の材料と上層配線を接続しても良い。この場合、開口部の底部にバリア膜を形成する場合と異なり、バリア膜の段差被覆性は問題とならず、バリア膜は良好なバリア性を保つことができる。この結果、銅配線や上層配線の電気抵抗の増加を防止することができる。バリア膜としては、開口部内を埋め込んだ材料に接する窒化タンタル膜と、窒化タンタル膜に接するタンタル膜の積層膜であることが好ましい。
【００１８】
銅配線への熱処理は２００〜４５０℃で、１０〜１２０分間の条件で行うことが好ましい。このような条件で銅配線に熱処理を行うことにより、開口部内を安定的に銅配線の構成材料で埋め込むことができる。開口部の深さは、３００ｎｍ〜９００ｎｍであることが好ましい。開口部のアスペクト比は、１〜５であることが好ましい。開口部がこれらの範囲の深さやアスペクト比のとき、銅配線の構成材料による開口部内の埋め込み不足や、過剰な埋め込みが起こらない。
【実施例】
【００１９】
以下、添付図面を参照しながら、本発明の実施例について詳細に説明する。なお、これらの実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの具体例に何ら限定されるものではない。
【００２０】
（実施例１）
図１Ａに示すように、シリコン半導体基板（以下、「基板」と記載する）１の表面に、公知の方法により、厚さが４２０ｎｍの銅配線２を形成した。基板１上に、厚さが３２０ｎｍのＣＶＤ酸化膜を成膜した後、ＣＶＤ法により厚さが５５ｎｍのＳｉＣＮ膜、厚さが２５ｎｍのＳｉＮ膜を順次、成膜した。これにより、これらの膜からなる層間絶縁膜３を形成した。
【００２１】
図１Ｂに示すように、層間絶縁膜３上に厚さが３０ｎｍの窒化チタン（ＴｉＮ）膜からなる金属膜４を形成した。この後、公知のリソグラフィー技術により、金属膜４上にレジストパターン５を形成した。
【００２２】
図１Ｃに示すように、レジストパターン５をマスクに用いて、金属膜４をパターニングしてメタルハードマスク４ａを形成した。
【００２３】
図２Ａに示すように、レジストパターン５を除去した後、メタルハードマスク４ａをマスクに用いて、層間絶縁膜３をエッチングして、層間絶縁膜３内に開口部（ビアホール）６を形成した。
【００２４】
図２Ｂに示すように、スパッタ法により、全面に厚さが５ｎｍのタンタル（Ｔａ）膜、厚さが１５ｎｍの窒化タンタル（ＴａＮ）膜を順次、堆積させることにより、これらの膜からなるバリア膜７を形成した。
【００２５】
図２Ｃに示すように、エッチバックにより、層間絶縁膜３および開口部６の底面上のバリア膜７を除去して、開口部６の内側面上にバリア膜７を残留させた。
【００２６】
図３に示すように、Ｈ2／Ｎ2＝７１ｖｏｌ％／２９ｖｏｌ％の雰囲気中で、銅配線２に対して４２０℃、６０分間の熱処理を行うことにより、開口部６内に銅配線２の構成材料を膨張させて、開口部６内を埋め込んだ。エッチバックにより、メタルハードマスク４ａ上まで膨張した銅配線２の構成材料を除去して、開口部６内にビアプラグ８を形成した。この後、公知のリソグラフィー技術とドライエッチング技術により、メタルハードマスク４ａをパターニングして上層配線１０を形成した。
【００２７】
本実施例では、開口部６の内側面上にバリア膜７を形成し、開口部６の上端のバリア膜７を間に介してビアプラグ８と上層配線１０が接続されている。開口部６の上端のバリア膜７は良好な段差被覆性で形成することができるため、優れたバリア性を有することができる。この結果、銅配線２や上層配線１０の構成材料の相互拡散による電気抵抗の増加を防止して、歩留まりの低下を防ぐことができる。また、銅配線２の熱処理という簡易な工程でビアプラグ８を形成することができ、デュアルダマシンプロセス等の従来の工程と比べて製造コストを低減することができる。
【００２８】
（実施例２）
実施例１では、開口部６の内側面上にバリア膜を形成したが、本実施例はビアプラグ８の上面上にバリア膜７を形成する点が実施例１とは異なる。以下では、実施例１と異なる工程を中心に説明する。
【００２９】
まず、実施例１の図１Ａの工程を実施した。次に、図４Ａに示すように、層間絶縁膜３上に公知のリソグラフィー技術により、レジストパターン５を形成した。
【００３０】
図４Ｂに示すように、レジストパターン５をマスクに用いて、層間絶縁膜３をエッチングして、層間絶縁膜３内に開口部（ビアホール）６を形成した。
【００３１】
図４Ｃに示すように、レジストパターン５を除去した後、実施例１と同じ条件で銅配線２に対して熱処理を行うことにより、開口部６内に銅配線２の構成材料を膨張させて、開口部６内を埋め込んだ。エッチバックにより、層間絶縁膜３上まで膨張した銅配線２の構成材料を除去して、開口部６内にビアプラグ８を形成した。
【００３２】
図５Ａに示すように、スパッタ法により、全面に厚さが１５ｎｍの窒化タンタル（ＴａＮ）膜、厚さが５ｎｍのタンタル（Ｔａ）膜を順次、堆積させることによりバリア膜７を形成した。
【００３３】
図５Ｂに示すように、スパッタ法によりバリア膜７上にアルミニウム膜を形成した。この後、公知のリソグラフィー技術とドライエッチング技術により、アルミニウム膜およびバリア膜７をパターニングして、バリア膜７上に上層配線１０を形成した。
【００３４】
本実施例では、ビアプラグ８上にバリア膜７を形成し、バリア膜７を間に介してビアプラグ８と上層配線１０を接続する。このバリア膜７は、開口部６内に形成する必要がないため、良好な段差被覆性で形成することができ、優れたバリア性を有することができる。この結果、銅配線２や上層配線１０の構成材料の相互拡散による電気抵抗の増加を防止して、歩留まりの低下を防ぐことができる。また、銅配線２の熱処理という簡易な工程でビアプラグ８を形成することができ、デュアルダマシンプロセス等の従来の工程と比べて製造コストを低減することができる。
【符号の説明】
【００３５】
１  シリコン半導体基板
２  銅配線
３  層間絶縁膜
４  金属膜
４ａ  メタルハードマスク
５  レジストパターン
６  開口部（ビアホール）
７  バリア膜
８  ビアプラグ
１０  上層配線
【図１】
2013201316.tif 000003
【図２】
2013201316.tif 000004
【図３】
2013201316.tif 000005
【図４】
2013201316.tif 000006
【図５】
2013201316.tif 000007