(57)【要約】【課題】電源電圧の変動による発振周波数の変動を抑え、安定して発振する発振装置を提供する。【解決手段】発振装置において、水晶振動子を接続する入出力端子に有する静電保護回路のＮＭＯＳトランジスタのドレインを接地電位に接続し、ゲートとソースと基板は水晶振動子の入出力端子を接続し、さらに接地電位と電源間に静電保護回路を備えることにより、電源電圧の変動による水晶発振回路の寄生容量値は変化せず、発振周波数の変動を抑え、安定して発振できる。【選択図】図１
2013077913.tif 000002
【特許請求の範囲】
【請求項１】
電源端子に入力された電源電圧から定電圧を生成し出力する定電圧回路と、前記定電圧により駆動され、水晶振動子を発振させる発振回路と、を備えた発振装置であって、
前記発振回路は、前記水晶振動子を接続する入力端子と出力端子に各々第１の静電保護回路と第２の静電保護回路を備え、
前記発振装置は、接地電位と電源端子間に第３の静電保護回路を備え、
前記第１の静電保護回路は、ドレインが接地電位に接続され、ゲートとソースと基板が前記入力端子に接続されたＮＭＯＳトランジスタで構成され、
前記第２の静電保護回路は、ドレインが接地電位に接続され、ゲートとソースと基板が前記出力端子に接続されたＮＭＯＳトランジスタで構成され、
前記第３の静電保護回路は、ドレインが接地電位に接続され、ゲートとソースと基板が電源端子に接続されたＮＭＯＳトランジスタで構成された、
ことを特徴とする発振装置。
【請求項２】
前記水晶発振回路を構成する、前記第１及び第２の静電保護回路を除くＮＭＯＳトランジスタの基板を、前記定電圧と同電位にする、ことを特徴とする請求項１に記載の発振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧の変動による発振周波数の変動を抑え、安定して発振できる発振装置に関する。
【背景技術】
【０００２】
時計や電子機器などに広く用いられる発振装置は、電源電圧の変動の影響を受けることなく、より安定した周波数で発振することが求められている。
【０００３】
図３は、従来の発振装置を示す回路図である。従来の発振装置は、入力電圧から一定の出力電圧ＶＲＥＧを生成する定電圧回路１０と、生成された定電圧ＶＲＥＧにより水晶振動子ＸＴＡＬを発振する水晶発振回路２０と、水晶振動子ＸＴＡＬを備えている。なお、この発振装置はＶＤＤを接地電位とし、ＶＳＳを電源電圧としている。
【０００４】
水晶発振回路２０は、発振を増幅させる発振インバータＩＮＶ、発振を持続させる帰還抵抗ＲＦ、発振周波数を調整する発振容量ＣＧ、ＣＤ、スプリアス発振を防止するダンピング抵抗ＲＤで構成されている。また、水晶発振回路２０は水晶振動子ＸＴＡＬを接続する端子ＸＩＮ、ＸＯＵＴが設けられており、外部からの静電気による破壊を防ぐために静電保護回路を備えている。
【０００５】
ＸＩＮ端子に設けられた第１の静電保護回路は、接地電位ＶＤＤ間にダイオード素子ＤＩＯＤＥ１を接続し、電源電圧ＶＳＳ間にダイオード素子ＤＩＯＤＥ２を接続している。ＸＯＵＴ端子設けられた第２の静電保護回路は、接地電位ＶＤＤ間にダイオード素子ＤＩＯＤＥ３を接続し、電源電圧ＶＳＳ間にダイオード素子ＤＩＯＤＥ４を接続している。これにより、外部から入ってくる静電気を接地電位ＶＤＤと電源電圧ＶＳＳに逃がすことができる。
【０００６】
水晶発振回路の発振周波数は、ＸＩＮ、ＸＯＵＴ端子と接地電位ＶＤＤ間の負荷容量であるＣＧ、ＣＤで調整することができる。しかし実際には、ＸＩＮ、ＸＯＵＴ端子の負荷容量には、静電保護回路による電源電圧ＶＳＳ間との寄生容量も含まれているため、電源電圧が変動した場合、寄生容量値が変化してしまうので発振周波数が変動してしまうという問題があった。
【０００７】
このような問題を解決するために、次のような技術が提案されている。（例えば、特許文献１参照）。図４は、従来の発振装置の他の例を示す回路図である。図４の発振装置は、ダイオード素子ＤＩＯＤＥ２、ＤＩＯＤＥ４のアノードを電源電圧ＶＳＳではなく定電圧回路の出力ＶＲＥＧに接続している。さらに、ＸＩＮ、ＸＯＵＴ端子と電源電圧ＶＳＳ間に静電保護回路であるダイオード素子ＤＩＯＤＥ７、ＤＩＯＤＥ８を設けている。そして、ダイオード素子ＤＩＯＤＥ７、ＤＩＯＤＥ８のサイズをダイオード素子ＤＩＯＤＥ２、ＤＩＯＤＥ４に比べて非常に小さく設計することで、ダイオード素子ＤＩＯＤＥ７、ＤＩＯＤＥ８の寄生容量値を小さくして、発振周波数の変動による影響を極力少なくしている。この結果、ＸＩＮ、ＸＯＵＴ端子の静電気破壊に対する耐圧を損なうことなく、電源電圧が変動しても、定電圧回路の出力電圧ＶＲＥＧは変化しないため、寄生容量値は変化せず、発振周波数の変動を抑え、安定して発振することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２９０３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、図４の発振装置では、電源電圧が変動による発振周波数の変動を完全に抑えたとは言いがたい。さらに、素子数が増えることによって、発振装置全体のチップ面積を増大してしまうという欠点がある。
【００１０】
本発明は、上記課題に鑑みてなされ、電源電圧の変動による水晶発振回路の寄生容量値の変化を抑えて、発振周波数の変動を抑えて、安定して発振でき、かつ、チップ面積を増大せずに実現できる発振装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を解決するため、水晶振動子を接続する入出力端子に有する静電保護回路のＮＭＯＳトランジスタのドレインを接地電位に接続し、ゲートとソースと基板を水晶振動子の入出力端子に接続し、さらに接地電位と電源間に静電保護回路を備え、かつ、水晶発振回路に有する静電保護回路を除くＮＭＯＳトランジスタの基板を定電圧回路から発生される定電圧出力に接続すること、を特徴とする発振装置を提供する。
【発明の効果】
【００１２】
本発明では、水晶発振回路の静電保護回路のＮＭＯＳトランジスタのドレインを接地電位に接続し、ゲートとソースと基板を水晶振動子の入出力端子に接続することにより、静電保護回路の寄生容量値は電源電圧の変動による影響を受けない。さらに、接地電位と電源間に静電保護回路を備えることにより、静電気破壊に対する耐圧を高めることが出来る。また、水晶発振回路の静電保護回路を除くＮＭＯＳトランジスタの基板を、定電圧回路から発生される定電圧出力に接続することにより、電源電圧が変動しても、寄生容量値は変化しないので、発振周波数の変動を抑えられ、安定して発振することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態の発振装置を示す回路図である。
【図２】本実施形態の発振装置の他の例を示す回路図である。
【図３】従来の発振装置の一例を示す回路図である。
【図４】従来の発振装置の他の例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を、図面を参照して説明する。
図１は、本実施形態の発振装置を示す回路図である。
図１に示す本実施形態の発振装置は、入力電圧から一定の出力電圧ＶＲＥＧを生成する定電圧回路１０と、生成された定電圧ＶＲＥＧにより水晶振動子ＸＴＡＬを発振する水晶発振回路２０と、水晶振動子ＸＴＡＬを備えている。なお、この発振装置はＶＤＤを接地電位とし、ＶＳＳを電源電圧としている。
【００１５】
水晶発振回路２０は、発振を増幅させる発振インバータＩＮＶ、発振を持続させる帰還抵抗ＲＦ、発振周波数を調整する発振容量ＣＧ、ＣＤ、スプリアス発振を防止するダンピング抵抗ＲＤで構成されている。また、水晶発振回路２０は水晶振動子ＸＴＡＬを接続する端子ＸＩＮ、ＸＯＵＴが設けられており、外部からの静電気による破壊を防ぐために静電保護回路ＯＦＦＴＲ４、ＯＦＦＴＲ５を備えている。
【００１６】
静電保護回路ＯＦＦＴＲ４は、ＮＭＯＳトランジスタで構成され、ドレインを接地電位ＶＤＤに接続し、ゲートとソースと基板をＸＩＮ端子に接続している。静電保護回路ＯＦＦＴＲ５は、ＮＭＯＳトランジスタで構成され、ドレインを接地電位ＶＤＤに接続し、ゲートとソースと基板をＸＯＵＴ端子に接続している。これにより、外部から入ってくる静電気を電源電圧ＶＤＤに逃がすことができる。従って、静電保護回路ＯＦＦＴＲ４、ＯＦＦＴＲ５は接地電位ＶＤＤに接地しているので、電源電圧が変動しても寄生容量値は変化せず、発振周波数も変動しない。
【００１７】
さらに、接地電位ＶＤＤと電源電圧ＶＳＳ間に静電保護回路ＯＦＦＴＲ３を備えている。静電保護回路ＯＦＦＴＲ３は、ＮＭＯＳトランジスタで構成され、ドレインを接地電位ＶＤＤに接続し、ゲートとソースと基板を電源電圧ＶＳＳに接続している。これにより、外部から入ってくる静電気を接地電位ＶＤＤだけでなく電源電圧ＶＳＳにも逃がすことができる。
【００１８】
ここで、静電保護回路ＯＦＦＴＲ４、ＯＦＦＴＲ５は、静電保護回路ＯＦＦＴＲ１、ＯＦＦＴＲ２と同一素子サイズ構造のＮＭＯＳトランジスタを使用しているため、チップ面積も変わらずに実現できる。
さらに、静電保護回路の接続を変えたことによるＸＩＮ、ＸＯＵＴ端子の静電気破壊に対する耐圧の影響もほとんど問題ない。
【００１９】
ここで、本実施形態の発振装置の静電保護回路は、接地電位ＶＤＤを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用ＮＭＯＳトランジスタＯＦＦＴＲ４、ＯＦＦＴＲ５の寄生バイポーラ動作により、接地電位ＶＤＤに逃がすことになる。また、正の静電気に対しては、静電保護回路用ＮＭＯＳトランジスタＯＦＦＴＲ４、ＯＦＦＴＲ５の基板とドレインにできる寄生ダイオードの順方向特性により、接地電位ＶＤＤに逃がすことになる。
【００２０】
また、本実施形態の発振装置の静電保護回路は、電源電圧ＶＳＳを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用ＮＭＯＳトランジスタＯＦＦＴＲ４、ＯＦＦＴＲ５の寄生バイポーラ動作により接地電位ＶＤＤを通り、静電保護回路用ＮＭＯＳトランジスタＯＦＦＴＲ３の基板とドレインにできる寄生ダイオードの順方向特性により、電源電圧ＶＳＳに逃がすことになる。また、正の静電気に対しては、静電保護回路用ＮＭＯＳトランジスタＯＦＦＴＲ４、ＯＦＦＴＲ５の基板とドレインにできる寄生ダイオードの順方向特性により接地電位ＶＤＤを通り、静電保護回路用ＮＭＯＳトランジスタＯＦＦＴＲ３の寄生バイポーラ動作により、電源電圧ＶＳＳに逃がすことになる。
【００２１】
従って、本実施形態の発振装置の静電保護回路は、ＸＩＮ、ＸＯＵＴ端子の静電気破壊に対する耐圧に関しても、従来技術と比べてほとんど変わらずに実現できる。そして、電源電圧の変動に対して、寄生容量値が変化しないので、発振周波数も変動しない。
【００２２】
なお、接地電位ＶＤＤと電源電圧ＶＳＳ間の静電保護回路をＮＭＯＳトランジスタＯＦＦＴＲ３で構成したが、カソードを接地電位ＶＤＤに接続し、アノードを電源電圧ＶＳＳに接続したダイオードで構成してもよい。
【００２３】
ダイオードで構成した静電保護回路は、接地電位ＶＤＤを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用ＮＭＯＳトランジスタＯＦＦＴＲ４、ＯＦＦＴＲ５の寄生バイポーラ動作により、接地電位ＶＤＤに逃がすことになる。正の静電気に対しては、静電保護回路用ＮＭＯＳトランジスタＯＦＦＴＲ４、ＯＦＦＴＲ５の基板とドレインにできる寄生ダイオードの順方向特性により、接地電位ＶＤＤに逃がすことになる。
【００２４】
また、ダイオードで構成した静電保護回路は、電源電圧ＶＳＳを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用ＮＭＯＳトランジスタＯＦＦＴＲ４、ＯＦＦＴＲ５の寄生バイポーラ動作により接地電位ＶＤＤを通り、静電保護回路用ダイオード素子の順方向特性により、電源電圧ＶＳＳに逃がすことになる。正の静電気に対しては、静電保護回路用ＮＭＯＳトランジスタＯＦＦＴＲ４、ＯＦＦＴＲ５の基板とドレインにできる寄生ダイオードの順方向特性により接地電位ＶＤＤを通り、静電保護回路用ダイオード素子のアバランシェブレークダウン特性により、電源電圧ＶＳＳに逃がすことになる。
【００２５】
従って、図１に示す本実施形態の発振装置と同様の効果を得ることが出来る。
また、本実施形態の発振装置ではＸＩＮ、ＸＯＵＴ端子の静電保護回路をＮＭＯＳトランジスタＯＦＦＴＲ４、ＯＦＦＴＲ５で構成したが、カソードを接地電位ＶＤＤに接続し、アノードを各端子に接続したダイオード素子で構成してもよい。そして、接地電位ＶＤＤと電源電圧ＶＳＳ間の静電保護回路は、ダイオード素子またはＮＭＯＳトランジスタで構成する。
【００２６】
また、発振装置では、水晶発振回路２０において、実装基板へのリーク電流による発振インバータＩＮＶの増幅率低下を防止するカップリング容量ＣＣＵＰを備えたものもある。さらに、カップリング容量ＣＣＵＰの接続を切替えて使用するために、スイッチ素子を備えている。スイッチ素子は、並列に接続されたＮＭＯＳトランジスタＭＮ１とＰＭＯＳトランジスタＭＰ１で構成され、夫々のゲートに与えられる入力信号ＳＷ、ＳＷＸは反対の極性の電圧である。さらに、ダンピング抵抗ＲＤは、ゲートと基板を電源電圧ＶＳＳに接続されたＮＭＯＳトランジスタで構成されていることもある。
【００２７】
このような構成の発振装置は、電源電圧の変動により、スイッチ素子のＮＭＯＳトランジスタＭＮ１の拡散端子と電源電圧ＶＳＳ間の寄生容量や、ダンピング抵抗ＭＮＲＤの拡散端子と電源電圧ＶＳＳ間の寄生容量の値が変化するので、発振周波数が変動してしまう。
【００２８】
図２は、上記のような回路構成をした、本実施形態の発振装置の他の例を示す回路図である。
静電保護回路ＯＦＦＴＲ４は、ＮＭＯＳトランジスタで構成され、ドレインを接地電位ＶＤＤに接続し、ゲートとソースと基板をＸＩＮ端子に接続している。静電保護回路ＯＦＦＴＲ５は、ＮＭＯＳトランジスタで構成され、ドレインを接地電位ＶＤＤに接続し、ゲートとソースと基板をＸＯＵＴ端子に接続している。
【００２９】
さらに、静電保護回路を除くＮＭＯＳトランジスタの基板を定電圧回路１０から発生される定電圧出力ＶＲＥＧに接続している。すなわち、ダンピング抵抗ＭＮＲＤのゲートと基板を定電圧出力ＶＲＥＧに接続し、スイッチ素子のＮＭＯＳトランジスタＭＮ１の基板を定電圧出力ＶＲＥＧに接続している。
【００３０】
これにより、電源電圧が変動しても、定電圧出力ＶＲＥＧは変化しないため、ＸＩＮ、ＸＯＵＴ端子に付加されている寄生容量値は変化せず、発振周波数も変動しない。なお、ダンピング抵抗ＭＮＲＤは、ゲート下に高濃度の不純物をドーピングしているので、ゲート―ソース間電圧Ｖｇｓに関係なくゲート下には既にチャネルが形成されており、常時オンするようになっている。従って、ダンピング抵抗ＭＮＲＤは、ゲートと基板の接続を電源電圧ＶＳＳから定電圧出力ＶＲＥＧに変更したことによる特性の影響はほとんどない。また、スイッチ素子のＮＭＯＳトランジスタＭＮ１はゲートの入力信号ＳＷに対してオンかオフができればよいので、基板を電源電圧ＶＳＳから定電圧出力ＶＲＥＧに変更しても効果は同じである。
【００３１】
以上説明したように、図２に示す本実施形態の発振装置は、電源電圧が変動しても水晶発振回路２０の寄生容量値は変化しないので、発振周波数の変動が抑えられ、安定して発振することが可能である。
【００３２】
以上、本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものではなく、その要旨を逸脱しない範囲内において種々の態様での実施が可能である。
【符号の説明】
【００３３】
１０  定電圧回路
２０  水晶発振回路
ＸＴＡＬ  水晶振動子
ＩＮＶ  発振インバータ
ＲＦ  帰還抵抗
ＣＧ、ＣＤ  発振容量
ＲＤ  ダンピング抵抗
ＣＣＵＰ  カップリング容量
【図１】
2013077913.tif 000003
【図２】
2013077913.tif 000004
【図３】
2013077913.tif 000005
【図４】
2013077913.tif 000006