(57)【要約】【課題】整流特性が良好で、スイッチング特性の耐久性が高い、ＣＢＲＡＭを提供する。【解決手段】不揮発性半導体記憶装置は、ワード線ＷＬと、第１の電極３と、イオン拡散層２と、第２の電極１と、ビット線ＢＬと、を備える。ワード線は、導電性材料からなる。第１の電極は、ワード線に電気的に接続される。イオン拡散層は、高抵抗であり、ワード線と反対側で第１の電極に電気的に接続される。第２の電極は、ワード線と反対側でイオン拡散層上に設けられ、第１の電極に対して正の電圧が印加されるとイオン拡散層中に金属を供給する。ビット線は、ワード線と反対側で第２の電極に電気的に接続され、導電性材料からなる。第２の電極は、イオン拡散層中に供給される金属により構成される。イオン拡散層は、第１領域２ａを前記ワード線側に有し、前記第１領域に隣接し前記第１領域よりも前記金属が拡散し難い第２領域２ｂを前記ビット線側に有する。【選択図】図１
2013201271.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に延伸する導電性材料からなるワード線と、
前記ワード線上に設けられ前記ワード線に電気的に接続された第１の電極と、
前記ワード線と反対側で前記第１の電極上に設けられ、前記第１の電極に電気的に接続された高抵抗のイオン拡散層と、
前記ワード線と反対側で前記イオン拡散層上に設けられ、前記第１の電極に対して正の電圧が印加されると前記イオン拡散層中に金属を供給する第２の電極と、
前記ワード線と反対側で前記第２の電極上に設けられ、前記第２の電極に電気的に接続され、前記第１の方向と直交する第２の方向に延伸する導電性材料からなるビット線と、
を備え、
前記第２の電極は前記イオン拡散層中に供給される前記金属により構成され、
前記イオン拡散層は、第１領域を前記ワード線側に有し、前記第１領域に隣接し前記第１領域よりも前記金属が拡散しにくい第２領域を前記ビット線側に有し、
前記イオン拡散層の前記第２領域は、前記第１領域よりも、酸素、窒素、または炭素からなる不純物の濃度が高く、
前記第１領域は、前記不純物を意図的に含まないように形成されたノンドープ層であり、
前記第２領域は、前記不純物を意図的に含むように形成され、
前記第１領域の前記不純物の濃度が１×１０２０／ｃｍ３以下であり、
前記第２領域の前記不純物の濃度が２×１０２０／ｃｍ３以上であり、
前記イオン拡散層は、アモルファスシリコンにより構成され、
前記イオン拡散層は、さらに前記第２の電極と前記第２領域との間に前記第２領域よりも前記不純物の濃度が低い密着補助層を有し、
前記密着補助層は、前記第１の電極と前記イオン拡散層の前記第１の領域との界面に平行な方向に配列された複数の突起部を有し、
前記密着補助層は、前記複数の突起部が離間されて形成され、
前記突起部は塩素を含んでおり、
前記第２の電極は、Ａｇ、Ｃｕ、Ａｌ、Ｃｏ、Ｎｉ、Ｔｉ、のうちのいずれか１つにより構成され、
前記第１の電極は、ｎ形の導電性ポリシリコンにより構成され、
前記第１の電極は、１×１０１８／ｃｍ３以上のｎ形不純物を有する不揮発性半導体記憶装置。
【請求項２】
第１の方向に延伸する導電性材料からなるワード線と、
前記ワード線上に設けられ前記ワード線に電気的に接続された第１の電極と、
前記ワード線と反対側で前記第１の電極上に設けられ、前記第１の電極に電気的に接続された高抵抗のイオン拡散層と、
前記ワード線と反対側で前記イオン拡散層上に設けられ、前記第１の電極に対して正の電圧が印加されると前記イオン拡散層中に金属を供給する第２の電極と、
前記ワード線と反対側で前記第２の電極上に設けられ、前記第２の電極に電気的に接続され、前記第１の方向と直交する第２の方向に延伸する導電性材料からなるビット線と、
を備え、
前記第２の電極は前記イオン拡散層中に供給される前記金属により構成され、
前記イオン拡散層は、第１領域を前記ワード線側に有し、前記第１領域に隣接し前記第１領域よりも前記金属が拡散し難い第２領域を前記ビット線側に有する不揮発性半導体記憶装置。
【請求項３】
前記イオン拡散層の前記第２領域は、前記第１領域よりも、酸素、窒素、または炭素からなる不純物の濃度が高い請求項２記載の不揮発性半導体記憶装置。
【請求項４】
前記第１領域は、前記不純物を意図的に含まないように形成されたノンドープ層であり、
前記第２領域は、前記不純物を意図的に含むように形成された請求項３記載の不揮発性半導体記憶装置。
【請求項５】
前記イオン拡散層は、さらに前記第２の電極と前記第２領域との間に前記第２領域よりも前記不純物の濃度が低い密着補助層を有する請求項３または４に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は、クロスポイント型メモリセルを備える不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
現在主流の不揮発性半導体記憶装置では、ＮＡＮＤ型フラッシュメモリに代表されるように、メモリセルは電荷蓄積型トランジスタにより構成される。電荷蓄積型トランジスタでは、チャネル層とゲート電極との間の絶縁膜中に電荷蓄積層が形成される。この電荷蓄積層に電荷が蓄積されることで、電荷蓄積型トランジスタの閾値電圧が変化する。これを利用して、情報の書き込み及び読み出しが行われる。このような不揮発性半導体記憶装置において大容量化を図るためには、電荷蓄積型トランジスタのさらなる微細化が必要となる。しかしながら、電荷を保持する絶縁膜を薄膜化するほどリーク電流が増大するため、電荷保持能力が劣化してしまう。このため、電荷蓄積型トランジスタをメモリセルとする不揮発性半導体記憶装置では、大容量化が困難となりつつある。
【０００３】
そこで、ワード線とビット線との交差部に、可変抵抗素子をメモリ素子として含む、クロスポイント型メモリセルを、アレイ状にメモリセルアレイ内に備えた不揮発性半導体記憶装置が注目されている。このような不揮発性半導体記憶装置では、メモリセルの抵抗値の変化を情報として利用するため、電荷蓄積型のメモリセルの場合に比べて、微細化による記憶保持動作の劣化が少ない。そのため、クロスポイント型メモリセルを備える不揮発性半導体記憶装置は、大容量化に期待される。特に、ＣＢＲＡＭ（Conductive Bridging Randam Access Memory）が、クロスポイント型不揮発性半導体記憶装置として期待されている。ＣＢＲＡＭでは、メモリセルの両電極間に挟まれた拡散層中に金属イオンを拡散させて、両電極間を接続する電流パスの形成を制御することによりメモリセルの抵抗値の変化を起こす。さらに、ＣＢＲＡＭのメモリセルは、可変抵抗の特性と合わせて整流特性を備える。クロスポイント型不揮発性半導体装置では、一般に、読み出し動作の際に、非選択メモリセルには逆バイアスが印加されるため、非選択メモリセルからの電流を抑制する必要がある。このため、メモリセルに直列にダイオードなどの整流素子を接続する必要がある。ＣＢＲＡＭでは、メモリセル自身が整流特性を備えているため、さらに整流素子を接続させる必要がない。このため、ＣＢＲＡＭは、メモリセルの構造が簡素化されるため、大容量化に期待される。
【０００４】
しかしながら、メモリセルのサイズが１０ｎｍ以下となると、金属イオンの拡散による電流パスの形成の制御が難しくなる。金属イオンが拡散層へ拡散しすぎて、メモリセルのＯＮ状態とＯＦＦ状態とを繰り返すスイッチング特性のバラツキが増大したり、スイッチング特性の耐久性が劣化したりする。メモリセルサイズが小さくなるほど、金属イオンの過度の拡散の影響が大きい。また、メモリセルの低抵抗化により整流特性も劣化し、逆方向電流が増大する。整流特性が良好で、スイッチング特性の耐久性が高い、メモリセルを備えるＣＢＲＡＭが望まれる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３２９２７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
整流特性が良好で、スイッチング特性の耐久性が高い、メモリセルを備えるＣＢＲＡＭを提供する。
【課題を解決するための手段】
【０００７】
本発明の実施形態に係る不揮発性半導体記憶装置は、ワード線と、第１の電極と、イオン拡散層と、第２の電極と、ビット線と、を備える。ワード線は、第１の方向に延伸する導電性材料からなる。第１の電極は、ワード線上に設けられワード線に電気的に接続される。イオン拡散層は、高抵抗であり、ワード線と反対側で第１の電極上に設けられ、第１の電極に電気的に接続される。第２の電極は、ワード線と反対側でイオン拡散層上に設けられ、第１の電極に対して正の電圧が印加されるとイオン拡散層中に金属を供給する。ビット線は、ワード線と反対側で第２の電極上に設けられ、第２の電極に電気的に接続され、第１の方向と直交する第２の方向に延伸する導電性材料からなる。第２の電極は、イオン拡散層中に供給される金属により構成される。イオン拡散層は、第１領域を前記ワード線側に有し、前記第１領域に隣接し前記第１領域よりも前記金属が拡散し難い第２領域を前記ビット線側に有する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る不揮発性半導体記憶装置の要部模式断面図。
【図２】第１の実施形態に係る不揮発性半導体記憶装置の要部模式斜視図。
【図３】（ａ）第１の実施形態に係る不揮発性半導体記憶装置のイオン拡散層中の酸素濃度の分布を示す図、（ｂ）第１の実施形態の第１の変形例に係る不揮発性半導体記憶装置のイオン拡散層中の酸素濃度の分布を示す図、（ｃ）第１の実施形態の第２の変形例に係る不揮発性半導体記憶装置のイオン拡散層中の酸素濃度の分布を示す図。
【図４】比較例の不揮発性半導体記憶装置の動作を説明する要部模式断面図。
【図５】アモルファスシリコンの再結晶化速度の酸素濃度依存性を示す図。
【図６】第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。
【図７】第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。
【図８】第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。
【図９】第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。
【図１０】第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。
【図１１】第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。
【図１２】第２の実施形態に係る不揮発性半導体記憶装置の要部模式断面図。
【図１３】第３の実施形態に係る不揮発性半導体記憶装置の要部模式断面図。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図を参照しながら説明する。実施形態の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。
【００１０】
（第１の実施形態）
図１〜図５を用いて、本発明の第１の実施形態に係る不揮発性半導体記憶装置であるＣＢＲＡＭを説明する。図１は、第１の実施形態に係る不揮発性半導体記憶装置の要部模式断面図である。図１は、第１の実施形態に係る不揮発性半導体記憶装置のメモリセルを示す。図２は、第１の実施形態に係る不揮発性半導体記憶装置の要部模式斜視図である。図２は、第１の実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの要部を示す。図３（ａ）は、第１の実施形態に係る不揮発性半導体記憶装置のイオン拡散層中の酸素の濃度の分布を示す図であり、（ｂ）及び（ｃ）は第１の実施形態に係る不揮発性半導体記憶装置の第１の変形例及び第２の変形例のイオン拡散層中の酸素濃度の分布を示す図である。図４（ａ）及び（ｂ）は、比較例の不揮発性半導体記憶装置の動作を説明するための要部模式断面図である。図５は、アモルファスシリコン中の再結晶化速度の酸素濃度依存性を示す図である。
【００１１】
図１に示したように、本実施形態に係る不揮発性半導体記憶装置のメモリセルＭＣは、下部電極３の上にイオン拡散層２が設けられる。イオン拡散層２は、下部電極３の上面と電気的に接続される。下部電極３は、導電性材料であればよく、例えばｎ形のポリシリコンである。ｐ形ポリシリコンまたは金属材料とすることも可能である。金属材料の場合は、イオン拡散層２に拡散しにくい金属元素からなる材料であることが好ましい。後述のように、本実施形態に係るイオン拡散層２がシリコン（Ｓｉ）により構成される場合は、金属材料は、例えば、窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）、またはタンタル（Ｔａ）などが望ましい。
【００１２】
イオン拡散層２は、高抵抗層であればよく、例えば、ｎ形不純物またはｐ形不純物が意図的に添加されていないシリコンから構成されるアモルファスシリコン（ａ−Ｓｉ）である。イオン拡散層２は、アモルファスシリコンの代わりにポリシリコンとすることも可能である。図３（ａ）にイオン拡散層２中の酸素濃度の深さ方向プロファイルを示したとおり、イオン拡散層２は、上部電極１側に第２領域２ｂとして高酸素濃度領域を有し、下部電極３側に第１領域２ａとして低酸素濃度領域を有する。第２領域２ｂは、第１領域２ａと隣接し、第１領域２ａよりも高い濃度の酸素を含有するように、酸素が意図的に添加される。第１領域２ａは、１×１０２０／ｃｍ３以下の酸素を有するように形成される、例えば酸素は意図的に添加されないノンドープ層で形成される。
【００１３】
本実施形態の場合は、第２領域２ｂは、例えば５×１０２１／ｃｍ３の膜厚方向でほぼ一定の酸素濃度を有する。第２領域２ｂの厚さは、２ｎｍ〜１０ｎｍの範囲に設定され、例えば、５ｎｍである。第１領域２ａは、例えば１×１０２０／ｃｍ３の膜厚方向でほぼ一定の酸素濃度を有する。第１領域２ａの厚さは、２ｎｍ〜１０ｎｍの範囲に設定され、例えば、５ｎｍである。
【００１４】
イオン拡散層２の上に上部電極１が設けられ、上部電極１はイオン拡散層２の上面（下部電極３とは反対側の表面）と電気的に接続される。上部電極１は、下部電極３に対して正の電圧が印加されたときに上部電極１からイオン拡散層２へ拡散する金属から構成される。本実施形態では、上部電極１は、例えば、銀（Ａｇ）により構成される。銀はシリコンと結合しにくいため、アモルファスシリコン中に印加された電圧により、アモルファスシリコン中を容易に拡散することができる。銀以外にも、イオン拡散層中を拡散する金属であれば、上部電極１に用いられることができる。例えば、イオン拡散層２がシリコンで形成される場合は、銅（Ｃｕ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、またはチタン（Ｔｉ）等を上部電極に用いることができる。
【００１５】
メモリセルアレイは、図２に示したように、任意の一方向に沿って延伸する複数のワード線ＷＬと、これらのワード線に直交する方向に沿って延伸する複数のビット線ＢＬとが交互に積層されることによって形成される。各ワード線ＷＬ間、各ビット線ＢＬ間、及び各ワード線ＷＬと各ビット線ＢＬ間は、図示しない層間絶縁膜が設けられている。ワード線ＷＬとビット線ＢＬとの交差部（クロスポイント部）には、層間絶縁膜中に設けられたホールを介して、メモリセルＭＣが設けられ、下部電極３はワード線ＷＬに電気的に接続される。上部電極１は、ビット線ＢＬに電気的に接続される。
【００１６】
すなわち、メモリセルＭＣが、複数のワード線ＷＬを面内に有する第１のワード線配線層中の任意のワード線ＷＬ上に設けられ、下部電極３がこのワード線ＷＬに電気的に接続される。このメモリセルＭＣの上部電極１の上に、この上部電極１と電気的に接続されるように、ビット線ＢＬが設けられる。このビット線ＢＬは、複数のビット線ＢＬを面内に有する第１のビット線配線層を構成する。
【００１７】
別のメモリセルＭＣが、この第１のビット線配線層中の任意のビット線ＢＬ上に、上記第１のワード線配線層中のワード線ＷＬ上に設けられたメモリセルとは上下逆向きになって設けられ、上部電極１がこのビット線ＢＬに電気的に接続される。このメモリセルの下部電極３の上に、この下部電極３と電気的に接続されるように、ワード線ＷＬが設けられる。このワード線ＷＬは、複数のワード線ＷＬを面内に有する第２のワード線配線層を構成する。
【００１８】
上記第１のワード線配線層と第２のワード線配線層との間の構造が、積層方向に繰り返されて、本実施形態に係る不揮発性半導体記憶装置のメモリセルアレイが構成される。ビット線ＢＬとワード線ＷＬとを選択することによって、メモリセルＭＣが選択され、情報の書き込み、読み込み、または消去が実施される。
【００１９】
次に、メモリセルＭＣにおける記憶保持動作に関して説明する。本実施形態に係る効果を説明するために、先ず比較例のメモリセルＭＣＣに関して記憶保持動作の説明をする。図４に示したように、比較例のメモリセルＭＣＣのイオン拡散層２ａは、本実施形態に係るイオン拡散層２の第１領域２ａである低酸素濃度領域２ａに相当する部分だけを有する。例えば、比較例に係るメモリセルＭＣＣのイオン拡散層２ａの厚さは、本実施形態に係るイオン拡散層の厚さと同じ１０ｎｍであり、比較例に係るメモリセルＭＣのイオン拡散層２ａの酸素濃度は、本実施形態に係るイオン拡散層の第１領域２ａと同じ酸素濃度を有する。これ以外の構造は、比較例に係る不揮発性半導体記憶装置と本実施形態に係る不揮発性半導体記憶装置との間で実質的な相異はない。
【００２０】
ビット線ＢＬを介して、メモリセルＭＣＣの上部電極１に下部電極３に対して正の電圧を印加すると、上部電極１から下部電極３に向かって銀イオンがイオン拡散層３中に拡散する。上部電極１とイオン拡散層２ａとの界面で、銀イオンの濃度が高くなった部分から銀イオンがイオン拡散層中に析出し始める。印加電圧を上げていくと、銀のフィラメントＦＬが上部電極１から下部電極３に向かって伸び始める。印加電圧が閾値Ｖｔｈ超えると、図４（ａ）に示したように、フィラメントＦＬの先端が下部電極に達し、上部電極１から下部電極３への電流経路が形成される。これにより、イオン拡散層２ａが低抵抗となり、上部電極から下部電極に向かって電流が流れ、メモリセルＭＣＣはオン状態となる。これが、メモリセルＭＣに情報が書き込まれた状態であり、論理値「１」に相当する。印加電圧をゼロにしてもオン状態は保持される。
【００２１】
また、図４（ｂ）に示したように、メモリセルＭＣＣの上部電極１に下部電極３に対して負の電圧が印加されると、銀イオンが下部電極３側から上部電極１に向かって拡散する。逆バイアスの電圧を上げていくと、フィラメントＦＬが上部電極１に向かって縮んでいく。この結果、フィラメントＦＬの先端が下部電極３の上面から離れて電流経路が遮断され、メモリセルＭＣＣは電流が流れなくなる。
【００２２】
しかしながら、印加された逆バイアス電圧が小さいうちは、大部分のフィラメントがイオン拡散層２ａ中に残っている。そのため、再び順バイアスの電圧を印加すれば、直ぐにフィラメントの先端が下部電極３の上面に接するため、電流が流れる。従って、メモリセルＭＣＣは、印加される電圧が小さい場合は、すなわち、小信号電圧が印加される場合は、オン状態において整流特性を有する。ここで、逆バイアスのさらに強い電圧がメモリセルＭＣＣに印加されると、フィラメントが上部電極１側に引き戻されて、イオン拡散層２ａ中でほぼ消滅し、イオン拡散層２ａは高抵抗となり、メモリセルＭＣＣはオフ状態となる。これがメモリセルから情報が消去された状態で、論理値「０」に相当する。このオフ状態では、順バイアスの電圧を書き込み時の閾値電圧Ｖｔｈ程度まで上げないと、再びイオン拡散層２ａが低抵抗となってメモリセルがオン状態となることはない。
【００２３】
一般に、クロスポイント型のメモリセルアレイでは、選択したメモリセルをビット線ＢＬとワード線ＷＬとで選択してデータを読み出すときは、選択されたメモリセルＭＣＣは、上記小信号電圧程度の低い順バイアスの電圧が印加される。メモリセルＭＣＣを電流が流れることを検知して情報が読み出される。非選択のビット線ＢＬと非選択のワード線ＷＬに接続された非選択メモリセルＭＣＣでは、逆バイアスの同じ大きさの電圧が印加される。このため、非選択メモリセルにおいて無駄な電流が流れ消費電力を増大させる。また、この無駄な電流は、メモリセルの故障の原因にもなり得る。
【００２４】
従って、一般のクロスポイント形メモリアレイでは、メモリセルが逆バイアス時に電流が流れないように、メモリセルと直列に整流素子を備える必要がある。しかしながら、比較例及び本実施形態のＣＢＲＡＭでは、上記整流特性をメモリセル自身が備えているため、メモリセルへの整流素子の直列接続は不要となる。
【００２５】
ＣＢＲＡＭでは、上記オン状態とオフ状態との切り替わり、すなわちスイッチング特性を向上するために、イオン拡散層２中の金属イオンの拡散が強くフィラメントが形成されやすいことが望ましい。比較例に係るメモリセルＭＣＣは、上部電極１に銀を用い、イオン拡散層２に不純物を意図的にドープしていないノンドープのアモルファスシリコンを用いている。銀イオンは、アモルファスシリコン中を比較的拡散しやすいために、フィラメント形成が容易でスイッチング特性は良好である。
【００２６】
しかしながら、メモリセルの微小化を進めてビットセルの向上を行う場合、フィラメント形成が強すぎると上記整流特性の不良をもたらす。すなわち、下部電極３側に銀イオンが過剰に達してフィラメントＦＬと下部電極３の上面との接触面積が大きすぎると、逆バイアスの小さい電圧では、フィラメントＦＬの先端が下部電極３の上面から離れにくくなる。このため、非選択のメモリセルで電流が流れてしまうため、消費電力の増大、またはメモリセルの劣化などが発生する。
【００２７】
そこで、本実施形態では、イオン拡散層中の銀イオンの拡散をある程度抑制することで、スイッチング特性を良好に保ちながら、整流特性を良好にすることとした。以下に銀イオンの拡散を抑制する一例を説明する。
【００２８】
図５は、E. F. Kennedyらによる技術論文「Influence of 160, 12C, 14N, and noble gases on the crystallization of amorphous Si layers」（Journal of Applied Physics, Vol.48, No.10, October 1977）に掲載されたFIG. 4を抜粋したものである。図５は、アモルファスシリコンを５５０℃の熱処理により再結晶化させた時の、アモルファスシリコン中の酸素濃度と再結晶化速度との関係を示したグラフである。図５より、アモルファスシリコンの再結晶化速度は、アモルファスシリコン中の酸素濃度が高いほど急激に減少することが分かる。アモルファスシリコンが再結晶化するためには、シリコン原子がアモルファスシリコン中を拡散して最適な格子位置に到達する必要がある。再結晶化速度が速いということは、アモルファスシリコン中でＳｉが拡散しやすいと考えられる。すなわち、アモルファスシリコン中の酸素濃度が高いほど、アモルファスシリコン中でＳｉ原子が拡散し難いと考えられる。
【００２９】
上記文献データより、発明者は、アモルファスシリコンまたはポリシリコン中に金属原子が存在する場合でもシリコン原子と同様に、アモルファスシリコンまたはポリシリコン中での金属原子の拡散が酸素濃度により制御できると考えた。図５より、再結晶化速度はアモルファスシリコン中の酸素濃度が１×１０２０／ｃｍ３程度では、アモルファスシリコン中に酸素を意図的に添加していない場合（図５中の酸素濃度がゼロの場合）の再結晶化速度の約半分程度になっている。すなわち、シリコン原子の拡散は、酸素濃度を１×１０２０／ｃｍ３程度とすることによって約２倍抑制される。これに対して、アモルファスシリコン中の酸素濃度が２×１０２０／ｃｍ３程度では、再結晶化速度は、アモルファスシリコン中に酸素を意図的に添加していない場合（図５中の酸素濃度がゼロの場合）の再結晶化速度の約１／１０程度になっている。すなわち、シリコン原子の拡散は、酸素濃度を２×１０２０／ｃｍ３程度とすることによって約１０倍抑制される。
【００３０】
以上を考慮すると、アモルファスシリコンまたはポリシリコン中で、金属イオンの拡散を抑制する目的では、アモルファスシリコンまたはポリシリコン中の酸素濃度を２×１０２０／ｃｍ３以上とする必要がある。しかしながら、シリコンの原子数密度は、５．０×１０２２／ｃｍ３であり、二酸化シリコンの原子数密度は、６．６×１０２２／ｃｍ３（シリコンの原子数密度は、２．２×１０２２／ｃｍ３、酸素の原子数密度は４．４×１０２２／ｃｍ３）である。シリコン以外の材料、例えば酸素の原子数密度が４．０×１０２２／ｃｍ３を超えると、アモルファスシリコンまたはポリシリコンの膜質はほぼ二酸化シリコンと変わらなくなり、イオン拡散層として機能しなくなり、また、金属電極との密着性が確保できなくなる。従って、酸素濃度は、４．０×１０２２／ｃｍ３以下であることが望ましい。
【００３１】
また、金属イオンの拡散を促進する目的では、アモルファスシリコンまたはポリシリコン中の酸素濃度は、１×１０２０／ｃｍ３以下とする必要がある。金属イオンの拡散を促進する目的では、さらに好ましくは、アモルファスシリコンまたはポリシリコン中の酸素濃度は、１×１０１９／ｃｍ３以下とすることが望ましい。この場合、再結晶化速度は、アモルファスシリコン中に酸素を意図的に添加していない場合（図５中の酸素濃度がゼロの場合）の再結晶化速度とほぼ同じである。従って、金属イオンの拡散は、酸素濃度によってほとんど抑制されない。
【００３２】
本実施形態に係る不揮発性半導体記憶装置のメモリセルＭＣは、イオン拡散層２は第１領域２ａと第２領域２ｂとにより構成される。第１領域は、酸素濃度が１×１０２０／ｃｍ３になるように形成されているので、上部電極１から供給された銀イオンの拡散が促進される。これに対して、第２領域は、酸素濃度が５×１０２１／ｃｍ３になるように形成されているので、上部電極１から供給された銀イオンの拡散が抑制される。
【００３３】
このため、本実施形態に係る不揮発性半導体記憶装置では、メモリセルＭＣに情報を書き込む際に、上部電極１に書き込み時の電圧を印加しても、第２領域２ｂによって上部電極１から第１領域２ａに供給される銀イオンが抑制される。このため、本実施形態に係るメモリセルＭＣでは、比較例に係るメモリセルＭＣＣと比べて、イオン拡散層２中に銀イオンが過剰に供給されることがない。すなわち、本実施系形態に係るイオン拡散層２中の第１領域２ａは、酸素濃度が低いため銀イオンの拡散が促進されるので、銀イオンの過剰供給によってフィラメントＦＬが過剰に形成されやすい。しかしながら、上部電極１から供給された銀イオンの第２領域２ｂ中での拡散が抑制される。この結果、上部電極１から第１領域２ａ中への銀イオンの供給量が抑制されるため、第１領域２ａ中での銀のフィラメントＦＬの過剰形成が抑制される。第１領域２ａでは、銀イオンが適量に上部電極１から供給され、且つ銀イオンの拡散が早いので、銀のフィラメントＦＬが適切に形成され、銀のフィラメントＦＬの先端と下部電極３の上面との接続及び切断が急峻になる。すなわち、本実施形態に係るメモリセルＭＣは、比較例のメモリセルＭＣＣと比べて、良好なスイッチング特性及び整流特性を有し、スイッチング特性の耐久性も高くなる。
【００３４】
これに対して、比較例に係るメモリセルＭＣＣでは、イオン拡散層２ａがノンドープのアモルファスシリコンだけで構成されているので、書き込み時に、銀のフィラメントＦＬが急激に下部電極３に向かって延伸する。このため、本実施形態に係るメモリセルＭＣと比べると、フィラメントＦＬの先端が下部電極３に達した時点でフィラメントＦＬの成長を止めるように、印加電圧の大きさを制御することが難しい。この結果、比較例に係るメモリセルＭＣＣでは、フィラメントＦＬの先端が下部電極３と過剰にコンタクトしてしまう。例えば、フィラメントＦＬが、下部電極３の上面と平行な面内方向にさらに成長し、フィラメントＦＬと下部電極３との接触断面積が過剰に大きく形成されることなどが考えられる。
【００３５】
フィラメントＦＬの先端が下部電極３と過剰にコンタクトしてしまうと、メモリセルＭＣＣに逆方向電圧を印加しても、容易にフィラメントＦＬが下部電極３から切断されない。すなわち、比較例に係るメモリセルＭＣＣでは、本実施形態に係るメモリセルＭＣと比較して、良好な整流特性が得られにくく、メモリセルＭＣＣ間の整流特性のバラツキも大きい。また、メモリセルＭＣＣの逆方向電流も増大する虞もある。
【００３６】
以上、本実施形態に係る不揮発性半導体記憶装置は、メモリセルＭＣのイオン拡散層２が下部電極３側に低酸素濃度領域である第１領域２ａと上部電極１側に高酸素濃度領域である第２領域２ｂとを有することにより、良好な整流特性及び耐久性が高いスイッチング特性を有することができる。
【００３７】
本実施形態では、下部電極３がｎ形ポリシリコンである場合で説明した。この場合、メモリセルＭＣに逆バイアスの電圧が印加されたときに、下部電極３とイオン拡散層２との界面から下部電極３側に空乏層が広がるので、フィラメントＦＬの先端が下部電極３とさらに確実に電気的に切断される。この結果、本実施形態に係る不揮発性半導体記憶装置は、さらに整流特性が顕著となる。ｎ形ポリシリコンの場合、下部電極３が導電性のｎ形半導体として機能するためには、ｎ形不純物の濃度は１×１０１８／ｃｍ３以上であることが必要である。
【００３８】
下部電極３がｐ形ポリシリコンの場合は、メモリセルＭＣに逆バイアスの電圧が印加された時に下部電極３内に空乏層が形成されない。この結果、下部電極３がｎ形ポリシリコンの場合に比べて、メモリセルＭＣの整流特性は劣るが、少なくとも、フィラメントＦＬが上部電極１側に引き戻されることによる整流特性を有する。従って、下部電極３にｐ形ポリシリコンを有する場合でも、本実施形態に係る不揮発性半導体記憶装置の上記効果を得ることができる。
【００３９】
また、下部電極３を金属とすることも可能である。この場合、イオン拡散層に熱拡散しにくい金属材料であれば、そのような金属で下部電極３を形成することが可能である。例えば、イオン拡散層がシリコンである場合は、窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）、またはタンタル（Ｔａ）等を用いることができる。
【００４０】
本実施形態では、イオン拡散層２中の金属イオンの拡散を抑制するために、第２領域２ｂが、第１領域２ａよりも高い濃度の酸素を含有するように形成した。しかしながら、酸素の代わりに、窒素または炭素を用いることも可能である。前述のE. F. Kennedyらによる技術論文によれば、酸素の代わりに窒素を含むアモルファスシリコンの再結晶化速度は、アモルファスシリコン中に同じ濃度の酸素を有する場合の再結晶化速度と同じであることが記されている。すなわち、イオン拡散層中の窒素濃度のプロファイルが、図３（ａ）に示した本実施形態に係るイオン拡散層の酸素濃度と同じプロファイルを有すれば、そのようなイオン拡散層２を有する不揮発性半導体記憶装置においても、本実施形態とほぼ同様に銀イオンの拡散を抑制した効果を得ることができる。
【００４１】
また、酸素の代わりに炭素を含むアモルファスシリコンの再結晶化速度は、アモルファスシリコン中に同じ濃度の酸素を有する場合の再結晶化速度の３倍高いことが記されている。すなわち、イオン拡散層中の炭素濃度のプロファイルが、図３（ａ）に示した本実施形態に係るイオン拡散層の酸素濃度を３倍したプロファイルを有すれば、そのようなイオン拡散層２を有する不揮発性半導体記憶装置においても、本実施形態とほぼ同様に銀イオンの拡散を抑制した効果を得ることができる。
【００４２】
以上示したように、アモルファスシリコンまたはポリシリコン中の金属イオンの拡散を抑制する効果は、膜中の酸素濃度に依存するだけでなく、同様に窒素濃度及び炭素濃度に対しても依存する。従って、考慮すべき不純物濃度（以下ＣＮＯ濃度と称す）は、下記（１）式に示される、酸素、窒素、及び炭素のそれぞれの濃度の和である。イオン拡散層のＣＮＯ濃度が図３（ａ）と同じ濃度プロファイルを有する不揮発性半導体記憶装置は、本実施形態に係る不揮発性半導体記憶装置と同様な効果が得られる。
ＣＮＯ濃度＝酸素濃度＋窒素濃度＋炭素濃度／３          （１）
アモルファスシリコンまたはポリシリコン中で、金属イオンの拡散を抑制する目的では、アモルファスシリコンまたはポリシリコン中の上記ＣＮＯ濃度を２×１０２０／ｃｍ３以上とする必要がある。しかしながら、シリコンの原子数密度は、５．０×１０２２／ｃｍ３であり、二酸化シリコンの原子数密度は、６．６×１０２２／ｃｍ３（シリコンの原子数密度は、２．２×１０２２／ｃｍ３、酸素の原子数密度は４．４×１０２２／ｃｍ３）である。また窒化シリコンの原子数密度は、９．６×１０２２／ｃｍ３（シリコンの原子数密度は、４．１×１０２２／ｃｍ３、窒素の原子数密度は５．５×１０２２／ｃｍ３）である。また炭素は、アモルファス状態であるか単結晶であるかなどによってその密度は大きく異なるが、概略、シリコンと同程度から３倍程度の原子数密度である。シリコン以外のいずれの材料を含有させた場合でも、例えばシリコン以外の元素の原子数密度が４．０×１０２２／ｃｍ３（シリコンの原子数密度の８０％）を超えると、アモルファスシリコンまたはポリシリコンの膜質はいずれも含有させた不純物との化合物（二酸化シリコン、窒化シリコン、または炭化シリコンあるいはこれらの混合物）とほとんど変わらなくなるためイオン拡散層として機能しなくなり、また、金属電極との密着性が確保できなくなる。従って、ＣＮＯ濃度は、４．０×１０２２／ｃｍ３以下であることが望ましい。
【００４３】
また、金属イオンの拡散を促進する目的では、アモルファスシリコンまたはポリシリコン中のＣＮＯ濃度は、１×１０２０／ｃｍ３以下とする必要がある。金属イオンの拡散を促進する目的では、さらに好ましくは、アモルファスシリコンまたはポリシリコン中のＣＮＯ濃度は、１×１０１９／ｃｍ３以下とすることが望ましい。この場合、再結晶化速度は、アモルファスシリコン中に酸素を意図的に添加していない場合（図５中の酸素濃度がゼロの場合）の再結晶化速度とほぼ同じである。従って、金属イオンの拡散は、酸素濃度によってほとんど抑制されない。
【００４４】
本実施形態では、上部電極１は、銀を用いた例で説明した。しかしながら、上部電極１に下部電極３に対して正の電圧を印加したときに、上部電極１からイオン拡散層中に拡散する金属元素であれば、上部電極１は、他の金属元素の原子で形成されることも可能である。例えば、イオン拡散層２がシリコンから構成される場合、上部電極１は、Ｃｕ、Ａｌ、Ｃｏ、Ｎｉ、またはＴｉから構成されることが可能である。
【００４５】
次に、本実施形態の第１の変形例に係る不揮発性半導体記憶装置を示す。本実施形態の変形例に係る不揮発性半導体記憶装置では、メモリセルＭＣのイオン拡散層２は、図３（ｂ）に示したような酸素濃度プロファイルを有する。この点で、本実施形態の変形例に係る不揮発性半導体記憶装置は、本実施形態に係る不揮発性半導体記憶装置と相異する。
【００４６】
図３（ｂ）に示したように、本実施形態の第１の変形例に係るイオン拡散層２は、下部電極３側に厚さ７ｎｍの第１領域２ａを有し、上部電極１側に厚さ３ｎｍの第２領域２ｂを有する。第２領域２ｂでは、イオン拡散層２の表面から１ｎｍの深さにおいて、酸素濃度が２×１０２０から２×１０２１／ｃｍ３まで増加後、イオン拡散層２の表面から３ｎｍの深さまでは２×１０２１／ｃｍ３の一定値となる。また、第２領域２ｂに隣接する第１領域２ａは、酸素濃度は５×１０１９／ｃｍ３の一定値である。
【００４７】
本実施形態の第１の変形例に係る不揮発性半導体記憶装置においても、イオン拡散層２の第１領域２ａでは、酸素濃度が１×１０２０／ｃｍ３以下であるので、イオン拡散層２中での金属イオンの拡散を促進させる。また、第２領域２ｂは、第１領域２ｂよりも酸素濃度が高く２×１０２０／ｃｍ３以上であるので、イオン拡散層中でのイオン拡散を抑制する。この結果、本実施形態の第１の変形例に係る不揮発性半導体記憶装置は、本実施形態に係る不揮発性半導体記憶素装置と同様に、良好な整流特性及び耐久性が高いスイッチング特性を有することができる。さらに、本変形例に係るイオン拡散層２の表面では、第２領域２ｂの内部に比べて酸素濃度が低く設定されている。このため、本変形例に係るメモリセルでは、本実施形態に係るメモリセルと比べてイオン拡散層２と上部電極１との密着性が高いので、本変形例に係る不揮発性半導体記憶装置は、電極剥がれ等の通電不良が抑制される。
【００４８】
次に、本実施形態の第２の変形例に係る不揮発性半導体記憶装置を示す。本実施形態の第２の変形例に係る不揮発性半導体記憶装置では、メモリセルＭＣのイオン拡散層２は、図３（ｃ）に示したような酸素濃度プロファイルを有する。この点で、本実施形態の第２の変形例に係る不揮発性半導体記憶装置は、本実施形態に係る不揮発性半導体記憶装置と相異する。
【００４９】
図３（ｃ）に示したように、本実施形態の第２の変形例に係るイオン拡散層２は、下部電極３側に厚さ５ｎｍの第１領域２ａを有し、上部電極１側に厚さ３ｎｍの第２領域２ｂを有する。第２領域２ｂでは、イオン拡散層２の表面から３ｎｍの深さにおいて、酸素濃度が１×１０２２から２×１０２１／ｃｍ３まで減少する。また、第２領域２ｂに隣接する第１領域２ａでは、下部電極３側に向かうに従って、酸素濃度は５×１０２０から５×１０１９／ｃｍ３まで減少する。このような深さ方向に対して勾配を持った濃度プロファイルは、第１領域２ａと第２領域２ｂとの成膜条件を成膜途中で変化させていく方法、あるいは第１領域２ａと第２領域２ｂとをそれぞれ一定の条件で形成した後、熱工程によって酸素を拡散させる方法のいずれかによって、形成することができる。
【００５０】
本実施形態の第２の変形例に係る不揮発性半導体記憶装置においても、イオン拡散層２の第１領域２ａでは、酸素濃度が１×１０２０／ｃｍ３以下の部分を有するので、イオン拡散層２中での金属イオンの拡散を促進させる。また、第２領域２ｂでは、第１領域２ｂよりも酸素濃度が高く２×１０２０／ｃｍ３以上であるので、イオン拡散層中でのイオン拡散を抑制する。この結果、本実施形態の第２の変形例に係る不揮発性半導体記憶装置は、本実施形態に係る不揮発性半導体記憶素装置と同様に、良好な整流特性及び耐久性が高いスイッチング特性を有することができる。
【００５１】
次に、本実施形態に係る不揮発性半導体記憶装置の製造方法を図６〜図１１を用いて説明する。図６〜図１１は、それぞれ、第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図である。
【００５２】
図示を省略するが、シリコン基板上にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やコンタクト層などで形成されたメモリセルアレイの制御部が形成される。これら制御部の上には、これらを上部と絶縁するために、層間絶縁膜９が形成される。層間絶縁膜９は、例えば酸化シリコンであるが、絶縁体であれば、他の窒化シリコンまたは酸窒化シリコン等を用いることも可能である。図６に示したように、層間絶縁膜９の表面にはタングステン（Ｗ）等の金属を用いてダマシン法によりワード線ＷＬが形成される。ワード線ＷＬは、導電性材料であれば導電性のポリシリコンなどでも可能である。ワード線ＷＬは、紙面奥行き方向にストライプ状に延伸し、紙面水平方向に複数個配列されて、第１のワード線配線層を構成する。
【００５３】
次に、図７に示したように、層間絶縁膜９の表面上及び複数のワード線ＷＬを全て覆うように、バリアメタル４、下部電極３、イオン拡散層２、上部電極１、バリアメタル５、ビット線コンタクトメタル６が、順次形成される。バリアメタル５は、例えば、ルテニウム（Ｒｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、またはアルミニウム（Ａｌ）により構成されることができる。バリアメタル４は、ワード線ＷＬが下部電極３中に拡散することを抑制する。ワード線ＷＬと下部電極３との拡散が問題にならない場合は、バリアメタル４は必ずしも必要ない。
【００５４】
イオン拡散層２は、例えば、シラン（ＳｉＨ４）を主原料として、アモルファスシリコンをプラズマＣＶＤ法により成膜することによって形成される。イオン拡散層２は、下部電極３と電気的に接続される側に第１領域２ａとして低酸素濃度領域２ａを有し、上部電極１と電気的に接続される側に第２領域２ｂとして高酸素濃度領域２ｂを有する。高酸素濃度領域２ｂは、アモルファスシリコンの成膜中に、一酸化二窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、または二酸化窒素（ＣＯ２）等の酸素原料を供給し、それ以外の不純物原料は供給しないことにより形成される。上記酸素原料を用いると、窒素または炭素が同時にアモルファスシリコン中にドーピングされるが、酸素に比べてアモルファスシリコン中への取り込まれ効率が約二桁低いため、ほとんど無視できる。第１領域２ａは、本実施形態の場合は、ノンドープでアモルファスシリコンを成膜することにより形成される。第１領域２ａに酸素を意図的に含ませる場合は、第２領域２ｂよりも酸素原料の供給を少なくしてアモルファスシリコンを成膜することによって、第１領域２ａの低酸素濃度領域２ａが形成される。上記酸素原料を用いることにより、アモルファスシリコン中の酸素濃度を幅広い範囲で制御可能である。アモルファスシリコン中の最大酸素濃度は、３×１０２２／ｃｍ３まで可能である。
【００５５】
上部電極１は、銀により構成される。バリアメタル５は、バリアメタル４と同じ材料で構成される。バリアメタル５は、上部電極１とビット線コンタクトメタル６とが混在しないようにするために設けられる。ビット線コンタクトメタル６は、タングステンなどの金属により構成される。ビット線コンタクトメタル６は、この後に形成するビット線ＢＬとの電気的接続を良好なものにするために設けられる。ビット線コンタクトメタル６は、導電性材料であればよく、他の金属または導電性のポリシリコンでも可能である。
【００５６】
次に、図８に示したように、図示しないマスクを用いて、ＲＩＥによりビット線コンタクトメタル６、バリアメタル５、上部電極１、イオン拡散層２、下部電極３、及びバリアメタル４をエッチングする。この結果、第１のワード線配線層中の各ワード線ＷＬの上に、バリアメタル４、下部電極３、イオン拡散層２、上部電極１、バリアメタル５、及びビット線コンタクトメタル６の積層体のピラー（柱状構造）が形成される。このピラーは、ワード線ＷＬの延伸する方向に、離間して複数個形成される。ピラーは、下部電極３、イオン拡散層２、及び上部電極１から構成されるメモリセルＭＣを含む。この複数のピラーにより、第１のメモリセル層が構成される。ピラーは、底部のバリアメタル４により第１のワード線配線層中のワード線ＷＬと電気的に接続される。
【００５７】
次に、図９に示したように、上記複数のピラー間に埋め込まれるように、層間絶縁膜９が形成される。層間絶縁膜９は、上記複数のピラーの上部を覆うように形成される。その後、ＣＭＰ法により層間絶縁膜９の上部を平坦化する。図示しないマスクを用いて、層間絶縁膜９の表面にビット線コンタクトメタル６へ到達し、ワード線ＷＬと直交する方向に延伸する図示しないトレンチをＲＩＥ法により形成する。
【００５８】
その後、図１０に示したように、層間絶縁膜９のトレンチ内に埋め込まれるようにビット線ＢＬがダマシン法により形成される。この結果、ワード線ＷＬと直交する方向に延伸し、ビット線コンタクトメタル６と電気的に接続されたビット線ＢＬが、第１のワード線配線層と平行な面内に複数個形成される。この複数のビット線ＢＬは、第１のビット線配線層を構成する。
【００５９】
次に、図１１に示したように、複数のビット線ＢＬ上及び層間絶縁膜９上を覆うように、バリアメタル５、上部電極１、イオン拡散層２、下部電極３、バリアメタル４、及びワード線コンタクトメタル７を順次形成する。メモリセルＭＣを構成する上部電極１、イオン拡散層２、及び下部電極３の積層順番は、第１のメモリセル層中の順番と上下反対の順番となる。イオン拡散層２中の低酸素濃度領域２ａ及び高酸素濃度領域２ｂの積層順番も同様に第１のメモリセル層中の順番と上下反対の順番である。ワード線コンタクトメタル７は、タングステンなどの金属により構成される。ワード線コンタクトメタル７は、この後に形成するワード線ＷＬとの電気的接続を良好なものにするために設けられる。ワード線コンタクトメタル７は、導電性材料であればよく、他の金属または導電性のポリシリコンでも可能である。
【００６０】
次に図示しないマスクを用いて第１のメモリセル層中の複数のピラーの形成と同様にして、ＲＩＥ法により、ワード線コンタクトメタル７、バリアメタル４、下部電極３、イオン拡散層２、上部電極１、及びバリアメタル５をエッチングする。この結果、第１のビット線配線層中の各ビット線ＢＬの上に、バリアメタル５、上部電極１、イオン拡散層２、下部電極３、バリアメタル４、及びワード線コンタクトメタル７の積層体のピラーが形成される。このピラーは、ビット線ＢＬの延伸する方向に、離間して複数個形成される。ピラーは、下部電極３、イオン拡散層２、及び上部電極１から構成されるメモリセルＭＣを含む。この複数のピラーにより第２のメモリセル層が構成される。ピラーは、底部のバリアメタル５により第１のビット線配線層中のビット線ＢＬと電気的に接続される。
【００６１】
次に、図９と同様にして、上記複数のピラー間に埋め込まれるように、第１のビット線配線層中の層間絶縁膜９上及び複数のビット線ＢＬ上に、層間絶縁膜９がさらに形成される。層間絶縁膜９は、上記複数のピラーの上部を覆うように形成される。その後、ＣＭＰ法により層間絶縁膜９の上部を平坦化する。図示しないマスクを用いて、層間絶縁膜９の表面にワード線コンタクトメタル７へ到達し、第１のワード線配線層中のワード線ＷＬと同一方向に延伸する図示しないトレンチをＲＩＥ法により形成する。
【００６２】
その後、図１１に示したように、層間絶縁膜９のトレンチ内に埋め込まれるようにワード線ＷＬがダマシン法により形成される。この結果、第１のワード線配線層中のワード線ＷＬと同一方向に延伸し、ワード線コンタクトメタル７と電気的に接続されたワード線ＷＬが、第１のワード線配線層と平行な面内に複数個形成される。この複数のワード線ＷＬは、第２のワード線配線層を構成する。
【００６３】
以後、第１のワード線配線層、第１のメモリセル層、第１のビット線配線層、及び第２のメモリセル層の製造工程を繰り返し実施することにより、メモリセルＭＣが三次元的に形成されたメモリセルアレイを有する、本実施形態に係る不揮発性半導体記憶装置が提供される。
【００６４】
上記製造工程では、本実施形態に係るイオン拡散層２の第２領域２ｂが高酸素濃度領域であり、第１領域２ａが低酸素濃度領域である場合で説明した。第２領域２ｂが高窒素濃度領域であり、第１領域２ａが低窒素領域である場合は、ＳｉＨ４を主原料としてプラズマＣＶＤ法によりアモルファスシリコンを成膜中に、窒素原料として、例えば、アンモニア（ＮＨ３）または窒素（Ｎ２）等を用いることができる。上記窒素原料を用いることにより、アモルファスシリコン中の窒素濃度を幅広い範囲で制御可能である。アモルファスシリコン中の最大窒素濃度は、４×１０２２／ｃｍ３まで可能である。
【００６５】
また、上記製造工程において、第２領域２ｂが高炭素濃度領域であり、第１領域２ａが低炭素領域である場合は、ＳｉＨ４を主原料としてプラズマＣＶＤ法によりアモルファスシリコンを成膜中に、炭素原料として、例えば、モノメチルシラン（ＳｉＨ３ＣＨ３）またはエチレン（Ｃ２Ｈ４）等を用いることができる。上記炭素原料を用いることにより、アモルファスシリコン中の炭素濃度を幅広い範囲で制御可能である。しかしながら、アモルファスシリコン中の炭素濃度が高すぎると、炭素の析出物が形成されて抵抗が低下する。このため、アモルファスシリコン中の炭素濃度が１×１０２１／ｃｍ３までであれば、アモルファスシリコンの低抵抗化の問題は生じない。
【００６６】
以上示したとおり、イオン拡散層２中の金属イオンの拡散を抑制する不純物としては、酸素、窒素、または炭素が考えられる。酸素と窒素は、炭素と比べて、アモルファスシリコン中で高濃度化しても、析出物が形成されて低抵抗化する問題がほとんどない。また、酸素は、窒素と比べて反応性が高いので、成膜において効率がよい。一方窒素は、酸素に比べて、アモルファスシリコン中での濃度制御において優れている。
（第２の実施形態）
第２の実施形態に係る不揮発性半導体記憶装置を図１２を用いて説明する。図１２は第２の実施形態に係る不揮発性半導体記憶装置の要部模式断面図である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。
【００６７】
本実施形態に係る不揮発性半導体記憶装置のメモリセルＭＣは、図１に示した第１の実施形態に係るメモリセルの断面構造において、イオン拡散層２の第２領域２ｂと上部電極１との間に、さらに密着補助層２ｃを有する。密着補助層２ｃは、イオン拡散層２の一部であり、イオン拡散層２と同じ材料より構成される。本実施形態の場合は、密着補助層２ｃは、例えば、アモルファスシリコンであり、第２領域２ｂよりも酸素、窒素、または炭素よりなる不純物の濃度が低い。密着補助層２ｃは、例えば、第１領域２ａと、同じ低酸素濃度とし、厚さは５ｎｍ以下、好ましくは、２ｎｍ以下とすることも可能である。密着補助層２ｃは、厚いことは好ましくない。なお、密着補助層２ｃ中の酸素濃度プロファイルは省略する。以上の点において、本実施形態に係る不揮発性半導体記憶装置は、第１の実施形態と相異する。
【００６８】
本実施形態に係る不揮発性半導体記憶装置のメモリセルＭＣでは、イオン拡散層２の第２領域２ｂは、密着補助層２ｃを介して上部電極１と電気的に接合される。密着補助層２ｃは、第２領域２ｂよりも酸素濃度が低くなるように形成されている。アモルファスシリコン中の酸素濃度、窒素濃度、または炭素濃度が低いほど、金属電極との密着性が良好となる。このため、本実施形態に係る不揮発性半導体記憶装置では、第１の実施形態に係る不揮発性半導体記憶装置と同様に、良好な整流特性及び耐久性が高いスイッチング特性を有することができると同時に、さらに、第１の実施形態に係る不揮発性半導体記憶装置と比べて、メモリセルＭＣ中の電極剥がれなどによる通電不良が発生しにくい。
【００６９】
なお、密着補助層２ｃは、イオン拡散層２の一部として、第２領域２ｂの形成後、続けてＳｉＨ４を主原料とするプラズマＣＶＤ法により形成されることができる。密着補助層２ｃ形成中は、酸素原料は第２領域の酸素原料よりも少なく添加される、または意図的には全く添加されない。
（第３の実施形態）
第３の実施形態に係る不揮発性半導体記憶装置を図１３を用いて説明する。図１３は第３の実施形態に係る不揮発性半導体記憶装置の要部模式断面図である。なお、第２の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第２の実施形態との相異点について主に説明する。
【００７０】
本実施形態に係る不揮発性半導体記憶装置のメモリセルＭＣは、図１２に示した第２の実施形態に係るメモリセルの断面構造において、密着補助層２ｃは、水平方向に一様な厚さを有する層ではなく、積層方向に突き出た複数の突起部が、イオン拡散層２の第２領域の上面に離間して形成された構造を有する。突起部により構成された密着補助層２ｃの最も厚い部分の厚さは、例えば、５ｎｍ以下好ましくは２ｎｍ以下とする。突起部により構成された密着補助層２ｃは、第２の実施形態に係る密着補助層２ｃと同じ酸素濃度を有するように形成される。また、本実施形態では、密着補助層２ｃは、複数の離間した突起部により形成されているが、均一な厚さの層の上に複数の突起部を有する構造であってもよい。すなわち、複数のそれぞれの突起部は、隣接する突起部と底部において接続された構造であってもよい。以上の点において、本実施形態に係る不揮発性半導体記憶装置は、第１の実施形態と相異する。
【００７１】
本実施形態に係る不揮発性半導体記憶装置のメモリセルＭＣでは、第２の実施形態に係る不揮発性半導体記憶装置のメモリセルＭＣと比べて、上部電極１とイオン拡散層２との密着面積が大きい。密着補助層２ｃの突起構造により、上部電極１のイオン拡散層２側の表面が凹部を有するようになる。このため、上部電極１がイオン拡散層２と密着する表面積が増えているので、上部電極１のイオン拡散層２からの剥離が生じにくい。図１３に示したように、密着補助層２ｃが、複数の離間した突起部より構成される場合は、上部電極１は、密着補助層２ｃと第２領域２ｂとに密着する。密着補助層２ｃが、隣接する複数の突起部が互いに底部で連結されて形成される場合は、上部電極１は、密着補助層２ｃと密着する。
【００７２】
以上示したとおり、本実施形態に係る不揮発性半導体記憶装置は、第２の実施形態に係る不揮発性半導体記憶装置と同様に、良好な整流特性及び耐久性が高いスイッチング特性を有することができると同時に、さらに、第２の実施形態に係る不揮発性半導体記憶装置と比べて、メモリセルＭＣ中の電極剥がれなどによる通電不良が発生しにくい。
【００７３】
密着補助層２ｃを複数の突起部により構成する製造方法は、図示は省略するが、例えば、以下のように実施する。イオン拡散層２の第２領域２ｂを成膜後、第２領域２ｂの表面上に複数の開口部を有するマスクを形成する。開口部には、イオン拡散層２の第２領域２ｂの表面が露出している。開口部の形状は、ストライプ状でも、円形状でも、矩形状でもよい。このマスクを有した状態で、イオン拡散層２の第２領域２ｂの表面に、例えばＳｉＨ４を主原料として塩素（Ｃｌ）等のハロゲンを添加しながらプラズマＣＶＤを実施する。これにより、マスクの開口部にアモルファスシリコンが選択的に形成される。その後、マスクを剥離して、上部電極１を密着補助層２ｃ及び第２領域２ｂ上に形成する。上記シリコンの選択成長に用いるマスクは、酸化シリコンまたは窒化シリコンなどが用いられる。一般に酸化シリコン上の方が、窒化シリコン上に比べてシリコンの析出が起こりにくいため、酸化シリコンがシリコンの選択成長のマスクとして好まれる。
【００７４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００７５】
本発明の実施形態は、他に、以下の付記に記載される構成が考えられる。
【００７６】
（付記１）
第１の方向に延伸する導電性材料からなるワード線と、
前記ワード線上に設けられ前記ワード線に電気的に接続された第１の電極と、
前記ワード線と反対側で前記第１の電極上に設けられ、前記第１の電極に電気的に接続された高抵抗のイオン拡散層と、
前記ワード線と反対側で前記イオン拡散層上に設けられ、前記第１の電極に対して正の電圧が印加されると前記イオン拡散層中に金属を供給する第２の電極と、
前記ワード線と反対側で前記第２の電極上に設けられ、前記第２の電極に電気的に接続され、前記第１の方向と直交する第２の方向に延伸する導電性材料からなるビット線と、
を備え、
前記第２の電極は前記イオン拡散層中に供給される前記金属により構成され、
前記イオン拡散層は、第１領域を前記ワード線側に有し、前記第１領域に隣接し前記第１領域よりも前記金属が拡散し難い第２領域を前記ビット線側に有する不揮発性半導体記憶装置。
【００７７】
（付記２）
前記イオン拡散層の前記第２領域は、前記第１領域よりも、酸素、窒素、または炭素からなる不純物の濃度が高い付記１記載の不揮発性半導体記憶装置。
【００７８】
（付記３）
前記第１領域は、前記不純物を意図的に含まないように形成されたノンドープ層であり、
前記第２領域は、前記不純物を意図的に含むように形成された付記２記載の不揮発性半導体記憶装置。
【００７９】
（付記４）
前記第２領域の前記不純物の濃度が２×１０２０／ｃｍ３以上である付記２または３に記載の不揮発性半導体記憶装置。
【００８０】
（付記５）
前記第１領域の前記不純物の濃度が１×１０２０／ｃｍ３以下である付記２〜４のいずれか１つに記載の不揮発性半導体記憶装置。
【００８１】
（付記６）
前記イオン拡散層は、シリコンを主成分とする材料により構成される付記１〜５のいずれか１つに記載の不揮発性半導体記憶装置。
【００８２】
（付記７）
前記イオン拡散層は、シリコンを主成分とするアモルファス材料により構成される付記６記載の不揮発性半導体記憶装置。
【００８３】
（付記８）
前記イオン拡散層は、さらに前記第２の電極と前記第２領域との間に前記第２領域よりも前記不純物の濃度が低い密着補助層を有する付記２〜７のいずれか１つに記載の不揮発性半導体記憶装置。
【００８４】
（付記９）
前記密着補助層は、前記第１の電極と前記イオン拡散層の前記第１の領域との界面に平行な方向に配列された複数の突起部を有する付記２〜８のいずれか１つに記載の不揮発性半導体記憶装置。
【００８５】
（付記１０）
前記密着補助層は、前記複数の突起部が離間されて形成されている付記９記載の不揮発性半導体記憶装置。
【００８６】
（付記１１）
前記突起部は塩素を含んでいる付記１０記載の不揮発性半導体記憶装置。
【００８７】
（付記１２）
前記第２の電極は、Ａｇ、Ｃｕ、Ａｌ、Ｃｏ、Ｎｉ、Ｔｉ、のうちのいずれか１つにより構成されている付記１〜１１のいずれか１つに記載の不揮発性半導体記憶装置。
【００８８】
（付記１３）
前記第１の電極は、ｎ形の導電性ポリシリコンにより構成される付記１〜１２のいずれか１つに記載の不揮発性半導体記憶装置。
【００８９】
（付記１４）
前記第１の電極は、１×１０１８／ｃｍ３以上のｎ形不純物を有する付記１３記載の不揮発性半導体記憶装置。
【００９０】
（付記１５）
前記イオン拡散層中において、前記ワード線側から前記ビット線側に向かって酸素濃度が単調増加する付記１〜１４のいずれか１つに記載の不揮発性半導体記憶装置。
【符号の説明】
【００９１】
１  上部電極
２  イオン拡散層
２ａ  低酸素濃度領域
２ｂ  高酸素濃度領域
２ｃ  密着補助層
３  下部電極
４、５  バリアメタル
６  ビット線コンタクトメタル
７  ワード線コンタクトメタル
９  層間絶縁膜
ＢＬ  ビット線
ＦＬ  フィラメント
ＷＬ  ワード線
【図１】
2013201271.tif 000003
【図２】
2013201271.tif 000004
【図３】
2013201271.tif 000005
【図４】
2013201271.tif 000006
【図５】
2013201271.tif 000007
【図６】
2013201271.tif 000008
【図７】
2013201271.tif 000009
【図８】
2013201271.tif 000010
【図９】
2013201271.tif 000011
【図１０】
2013201271.tif 000012
【図１１】
2013201271.tif 000013
【図１２】
2013201271.tif 000014
【図１３】
2013201271.tif 000015