(57)【要約】      （修正有）【課題】絶縁層と金属層で構成される多層配線構造を有する基板の一部をエッチング除去する際に、円形以外の形状に除去でき、加工精度の向上を図ることが可能なマイクロ構造体の製造方法を提供する。【解決手段】シリコン基板１を準備する工程と、該シリコン基板の第一の主面２に孔部１１を形成する工程と、孔部に、エッチャントに対して選択性のある酸化膜１０を形成し、側部と底部とを酸化膜で囲まれた被エッチング領域１４を形成する工程と、被エッチング領域に充填材料１５を充填する工程と、第一の主面に、少なくとも一方にパターンを有する絶縁層と金属層を積層した多層膜による第一の層４を形成するに際し、パターンと被エッチング領域を位置調整して、第一の主面に該第一の層を形成する工程と、前記第一の層を貫通する第一の開口を形成する工程と、第一の開口からエッチャントを導入して充填材料を除去する工程と、を有する。【選択図】図４
2013255974.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ構造体の製造方法であって、
第一の主面と前記第一の主面と反対面の第二の主面とを有するシリコン基板を準備する準備工程と、
前記シリコン基板の前記第一の主面に、孔部を形成する第一の工程と、
前記孔部に、エッチャントに対して選択性のある材料を形成し、側部と底部とを前記エッチャントに対して選択性のある材料で囲まれた被エッチング領域を形成する第二の工程と、
前記シリコン基板の前記第一の主面に、少なくとも一方にパターンを有する絶縁層と金属層を積層した多層膜による第一の層を形成するに際し、前記パターンと前記被エッチング領域を位置調整して、該第一の主面に該第一の層を形成する第三の工程と、
前記第一の層を貫通する第一の開口を形成する第四の工程と、
前記第一の開口から前記エッチャントを導入して、前記被エッチング領域を除去する第五の工程と、
を含むことを特徴とするマイクロ構造体の製造方法。
【請求項２】
前記第三の工程は、前記第一の開口の形成される予定部分に前記金属層を形成する工程を含み、
前記第四の工程は、前記金属層を除去することにより前記第一の開口を形成する工程を含むことを特徴とする請求項１に記載のマイクロ構造体の製造方法。
【請求項３】
前記第五の工程の後に、前記絶縁層の一部を除去することで、前記第一の開口の大きさを拡げる第六の工程を有することを特徴とする請求項１または請求項２に記載のマイクロ構造体の製造方法。
【請求項４】
前記準備工程で準備される前記シリコン基板は、
前記第一の主面を含む第一のシリコン層と、前記第二の主面を含む第二のシリコン層と、に挟まれた埋め込み酸化膜層を有するＳＯＩ基板であり、
前記第一の工程で、前記第一の主面に形成される孔部は、
前記第一のシリコン層を貫通し、前記埋め込み酸化膜層は貫通しないように前記第一の主面に形成され、
前記第二の工程で前記被エッチング領域の前記底部を囲む材料は、前記埋め込み酸化膜層であることを特徴とする請求項１から３のいずれか１項に記載のマイクロ構造体の製造方法。
【請求項５】
前記第三の工程と前記第四の工程の間に、前記第二の主面側から前記第二のシリコン層を貫通する前記第二の開口を形成する第七の工程を行うことを特徴とする請求項４に記載のマイクロ構造体の製造方法。
【請求項６】
前記第二の工程は、
前記孔部の壁面に前記エッチャントと選択性のある材料を形成した後、前記孔部に前記エッチャントでエッチングが可能な充填材料を充填し、該充填した充填材料によって前記被エッチング領域が形成されることを特徴とする請求項１から５のいずれか１項に記載のマイクロ構造体の製造方法。
【請求項７】
前記充填材料は、シリコンであることを特徴とする請求項６に記載のマイクロ構造体の製造方法。
【請求項８】
前記第三の工程における前記シリコン基板の前記第一の主面に形成される前記第一の層により、回路として機能するＣＭＯＳ回路部を形成することを特徴とする請求項１から７のいずれか１項に記載のマイクロ構造体の製造方法。
【請求項９】
複数の荷電粒子ビームを生成する光源と、 対向電極アレイと、を備える荷電粒子光学系であって、
前記対向電極アレイは、
前記複数の荷電粒子ビームの少なくとも一部を遮蔽することにより通過する荷電粒子ビームの形状を成形する複数の開口が、シリコン基板に形成された貫通孔で構成されたアパーチャ部と、
前記複数の荷電粒子ビームに荷電粒子光学的に作用する電場を形成する複数組の対向電極が、前記シリコン基板上に形成された金属と誘電体の多層膜で構成された電極部と、を有し、
前記アパーチャ部と前記電極部とが、一体的に形成されていることを特徴とする荷電粒子光学系。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ構造体及びその製造方法に関し、詳しくはマイクロエレクトロメカニカルシステム（ＭＥＭS）の技術分野における半導体製造技術を利用したマイクロ構造体及びその製造方法に関する。
【背景技術】
【０００２】
半導体製造技術を利用したマイクロ構造体は、駆動・検出回路を同一基板に集積化することで駆動を高速化したり、検出精度を向上したりすることができる。特に、このようなマイクロ構造体では、回路をＣＭＯS製造技術で製造し、ＣＭＯＳ回路の電気接続に用いられる絶縁層と金属層で構成される多層配線構造をマイクロ構造体とするデバイスが知られている（非特許文献１、非特許文献２）。このようなデバイスでは、多層配線構造を有する基板の一部をエッチングして除去するリリース工程が重要な工程の１つとなっている。
このようなリリース工程により、マイクロ構造体を基板に対して可動としたり（例えば、特許文献１参照）、貫通孔を形成したり（例えば、特許文献２参照）することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第６，４５８，６１５号明細書
【特許文献２】米国特許第６，９３６，５２４号明細書
【非特許文献】
【０００４】
【非特許文献１】Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ＩＥＥＥ  Ｓｅｎｓｏｒｓ  Ｃｏｎｆｅｒｅｎｃｅ  （ＩＥＥＥ  Ｓｅｎｓｏｒｓ’０５）  ＰＰ１２５−１２８  ２００５
【非特許文献２】Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ＳＰＩＥ  Ｖｏｌ．７６３７  ７６３７１Ｚ−８
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来例のマイクロ構造体及びその製造方法においては、つぎのような課題を有している。
絶縁層と金属層で構成される多層配線構造を有する基板の一部をエッチングして除去するリリース工程では、除去する領域の形状を円形以外としたり、加工精度を向上したりするのが難しいという課題を有している。
また、このようなリリース工程によって多層配線構造を可動とする場合、等方性・異方性のエッチングがそれぞれ用いられるが以下のような問題を有している。等方性のエッチングでは、多層配線構造にエッチャントが導入できる開口を設け、多層配線構造の下側の基板をエッチングする。このようにして多層配線構造と基板の間に空隙が形成されるため、多層配線構造を可動としたり、断熱したりすることができる。
しかし、除去する領域のサイズをエッチング時間の管理で行うため、加工精度の向上が難しい。また、円形以外の任意の形状に除去を行うのも難しいという点に問題を有している。
一方、異方性エッチングを用いる方法では、多層配線構造とは反対面から基板を異方性ドライエッチングして除去する方法がある。除去した領域では、多層配線層が可動となる。
しかし、可動となる領域は、基板の厚さ分エッチングした底にあたる領域となる。一般に、エッチングマスク面から遠ざかるにつれ形状の形状精度は悪くなる傾向があるため、可動となる領域の加工精度が低下してしまうこととなる。
また、多層配線構造と被エッチング領域の位置合わせは基板の両面で行う必要があるため、位置合わせの精度を向上することも難しい。
【０００６】
多層配線構造を有する基板に貫通孔を形成する場合にも、上記のような課題はあてはまる。
特に、貫通孔を形成する場合は上記の他に、多層配線構造に開口を形成しこの開口をエッチングマスクとして基板を異方性ドライエッチング加工する方法も考えられる。
しかし、形成したい貫通孔の直径が多層配線構造に比べ小さくなるほど（つまりアスペクト比の高いエッチングマスクとなるほど）、基板に到達するエッチング種の直進性が妨げられ加工精度が低下してしまうこととなる。
そして、多層配線構造と基板を除去する領域、または貫通孔との位置決め精度を向上することが難しいという点に問題を有している。
また、従来技術において荷電粒子を偏向する偏向器を上記のように多層配線構造を利用してアレイ状に実現する偏向器アレイでは、荷電粒子が遮蔽されずに通過するための貫通孔を基板に形成する。
そして、個々の偏向器へ入射するビームを成形するため、開口を配列したアパーチャアレイが用いられていた。
偏向器アレイとアパーチャアレイは、位置合わせして組み立てを行う必要があるため、アレイのピッチ・ビーム径が微細化すると必要な位置合わせ精度が高くなり組み立てが困難となるという課題を有している。
【０００７】
本発明は、上記課題に鑑み、絶縁層と金属層で構成される多層配線構造を有する基板の一部をエッチングして除去する際に、
領域の形状を円形以外の形状に容易に除去することができ、加工精度の向上を図ることが可能となるマイクロ構造体及びその製造方法の提供を目的とするものである。
【課題を解決するための手段】
【０００８】
本発明のマイクロ構造体の製造方法は、
第一の主面と前記第一の主面と反対面の第二の主面とを有するシリコン基板を準備する準備工程と、
前記シリコン基板の前記第一の主面に、孔部を形成する第一の工程と、
前記孔部に、エッチャントに対して選択性のある材料を形成し、側部と底部とを前記エッチャントに対して選択性のある材料で囲まれた被エッチング領域を形成する第二の工程と、
前記シリコン基板の前記第一の主面に、少なくとも一方にパターンを有する絶縁層と金属層を積層した多層膜による第一の層を形成するに際し、前記パターンと前記被エッチング領域を位置調整して、該第一の主面に該第一の層を形成する第三の工程と、
前記第一の層を貫通する第一の開口を形成する第四の工程と、
前記第一の開口から前記エッチャントを導入して、前記被エッチング領域を除去する第五の工程と、
を含むことを特徴とする。
また、本発明の荷電粒子光学系は、複数の荷電粒子ビームを生成する光源と、
対向電極アレイと、を備える荷電粒子光学系であって、
前記対向電極アレイは、
前記複数の荷電粒子ビームの少なくとも一部を遮蔽することにより通過する荷電粒子ビームの形状を成形する複数の開口が、シリコン基板に形成された貫通孔で構成されたアパーチャ部と、
前記複数の荷電粒子ビームに荷電粒子光学的に作用する電場を形成する複数組の対向電極が、前記シリコン基板上に形成された金属と誘電体の多層膜で構成された電極部と、を有し、
前記アパーチャ部と前記電極部とが、一体的に形成されていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、絶縁層と金属層で構成される多層配線構造を有する基板の一部をエッチングして除去する際に、
領域の形状を円形以外の形状に容易に除去することができ、加工精度の向上を図ることが可能となるマイクロ構造体及びその製造方法を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１におけるマイクロ構造体を説明する図であり、（ａ）、（ｂ）はメンブレン構造センサの断面図である。
【図２】本発明の実施例１におけるマイクロ構造体を説明する図であり、（ａ）及び（ｂ）はメンブレン構造センサの上面図である。
【図３】本発明の実施形態におけるマイクロ構造体の製造方法を説明するフロー図であり、（ａ）、（ｂ）、（ｃ）はそれぞれ異なるマイクロ構造体の製造方法の構成例を説明するフロー図である。
【図４】本発明の実施例１におけるマイクロ構造体の製造方法について説明する図であり、（ａ）〜（ｅ）はその製造工程を示す断面図である。
【図５】本発明の実施例１におけるマイクロ構造体の製造方法について説明する図であり、（ａ）〜（ｃ）はその製造工程を示す断面図である。
【図６】本発明の実施例１におけるマイクロ構造体の別の製造方法について説明する図であり、（ａ）〜（ｃ）はその製造工程を示す断面図である。
【図７】本発明の実施例１におけるマイクロ構造体の製造方法における被エッチング領域の製造方法の比較について説明する図であり、（ａ）は図４に示す製造方法による場合、（ｂ）は図６に示す製造方法による場合について説明する上面図である。
【図８】本発明の実施例２におけるマイクロ構造体を説明する図であり、（ａ）はその上面図、（ｂ）はその断面図である。
【図９】本発明の実施例２におけるマイクロ構造体の製造方法を説明する図であり（ａ）〜（ｅ）はその製造工程を示す断面図である。
【図１０】本発明の実施例２におけるマイクロ構造体の製造方法を説明する図であり、（ａ）〜（ｃ）はその製造工程を示す断面図である。
【図１１】本発明の実施例３における荷電粒子光学系の構成例について説明する図であり、（ａ）、（ｂ）はその荷電粒子光学系を示す断面図である。
【図１２】本発明の実施例３における荷電粒子光学系の構成例について説明する図であり、（ａ）はその荷電粒子光学系の上面図、（ｂ）はその荷電粒子光学系の対向電極の上面図である。
【図１３】本発明の実施例３における荷電粒子光学系の製造方法を説明する図であり、（ａ）〜（ｅ）はその製造工程を示す断面図である。
【図１４】本発明の実施例３における荷電粒子光学系の製造方法を説明する図であり、（ａ）〜（ｃ）はその製造工程を示す断面図である。
【発明を実施するための形態】
【００１１】
本発明のマイクロ構造体の製造方法は、上記した各工程を備え、エッチャントに対して選択性のある材料で側部と底部を囲まれた被エッチング領域を形成することで、多層配線構造である第一の層を有するシリコン基板の加工特性を向上させることが可能となる。
被エッチング領域の形成は、第一の層形成前に実施されるため、平坦なシリコン基板に対して高精度なリソグラフィーとエッチングを施すことで被エッチング領域の高精度な形成が可能となる。特に、側部と底部が囲まれている。そのため、エッチング除去される厚さ精度や、第一の主面に平行な面における断面形状精度やその厚さ方向にわたっての均一性を高めることができる。
また、被エッチング領域と第一の層が有する金属層・絶縁層のパターンとの位置調整を同一面側（第一の主面側）の基準を用いることができる。そのため、高精度に位置合わせが可能となる。
また、第一の開口は被エッチング領域にエッチャントを導入するのが目的であるため、開口の加工精度は除去される領域の加工精度にほとんど影響しない。
したがって、第一の開口の許容加工誤差を大きくすることができる。側部と底部がエッチング選択性材料で囲まれた構成のため、エッチング速度の分布やばらつきがあっても除去される領域の形状精度にほとんど影響を及ぼさない。
また、第一の開口と被エッチング領域の位置合わせについても、被エッチング領域の形状精度にほとんど影響しない。そのため第一の開口を形成する工程や被エッチング領域を除去する工程を大きな許容誤差で行うことが可能となる。
【００１２】
また、本発明の荷電粒子光学系は、アパーチャ部と電極部とを一体的に形成することで、組み立てを無くし、開口と対向電極との位置決め精度を向上することができる。
更に、アパーチャ部をシリコン基板に形成された貫通孔、電極部をシリコン基板上に形成された多層配線構造の一部とすることで、半導体製造技術を用いて開口・対向電極のそれぞれのパターンを高精度に位置決めしながら製造できる。
そのため、微細なピッチ・サイズの開口・対向電極を高い位置決め精度で実現することが可能となる。
更に、同一の基板上にアパーチャ部と電極部が形成されているため、素子の駆動による発熱で変形が生じても、一体的に伸縮が生じるため個々の開口、対向電極の相対的な位置ずれを低減することが可能となる。
アパーチャ部・電極部が別々の基板で形成される場合はそれぞれの基板温度に温度差があると伸縮差が生じてしまうため、個々の開口、対向電極の相対位置がずれ、開口を通過した荷電粒子ビームが対向電極で遮蔽されてしまう恐れがあった。
また、大規模なアレイを形成し、素子全体のフットプリントが大きくなると伸縮差の影響が大きくなるが、本発明のように同一基板上に形成し伸縮差を低減することで、アレイ全体に渡って開口と対向電極の相対的な位置ずれのない荷電粒子光学系を実現可能となる。
【００１３】
つぎに、本発明の実施形態におけるマイクロ構造体の製造方法を、図を用いて説明する。
本実施形態のマイクロ構造体の製造方法は、図３に示す工程によって構成されている。
図３（ａ）に示すように、本発明のマイクロ構造体の製造方法は、基本的に６つの工程から構成されている。
基板準備工程では、互いに平行な第一・第二の主面を有するシリコン基板を準備する。
第一、第二の主面は、半導体製造に用いられるシリコン基板の集積回路を形成する側の面を第一の面、その反対面を第二の主面とすることができる。
次に、孔部形成工程（第一の工程）を行う。
ここでは、第一の主面側から、後に除去したい領域（以下被エッチング領域）の輪郭形状に応じた形状の孔部をシリコン基板に形成する。
孔部の形成は、リソグラフィーで形成したエッチングマスクでシリコンをドライエッチングすることで行うことができる。
また、第一の主面の法線方向の寸法を深さとすれば、孔部の深さは被エッチング領域の深さと同程度である。
【００１４】
次に、酸化膜形成工程（第二の工程）を行う。
ここでは、孔部の少なくとも内壁面の被エッチング領域にエッチャントに対して選択性のある材料を形成する。これらは、酸化シリコン膜で実施することができる。この酸化膜の成膜は、熱酸化、化学気相成膜（ＣＶＤ）、またはスパッタ成膜することで行うことができる。
そして、この工程によって、被エッチング領域の側部、底部のいずれもエッチャントに対して選択性のある材料で形状を定義している。
また、この工程で次の第一の層形成工程でパターンとの位置関係を調整するためのアライメントマークも形成する。
次に、第一の層形成工程（第三の工程）を行う。
第一の層は、絶縁層と金属層が積層された多層膜である。絶縁層と金属層は少なくともいずれかはパターンを有している。
このような第一の層は、集積回路の層間配線に用いられる多層配線層で実現することができる。
そして、第一の層は、酸化膜形成工程で作製したアライメントマークに対して位置調整して形成される。第一の層を構成する絶縁層は、酸化シリコン、炭素、窒素を含む物質で構成することができる。典型的には酸化シリコンで形成される。一方、金属層は、銅、アルミ、タングステン、チタン、タンタルを含む金属で構成することができる。
また、このとき、マイクロ構造体を制御したり信号検出を行ったり演算処理するためのＣＭＯＳ回路部を基板上に製造することもできる。
【００１５】
次に、第一の開口形成工程（第四の工程）を行う。
第一の開口は、第一の層を貫通する貫通孔である。第一の開口は、第一の主面で被エッチング領域と接している。
第一の主面におけるそれぞれの断面の大小関係は、被エッチング領域が第一の開口を包含している関係となっている。
第一の開口は典型的には、第一の層の最表面にエッチングマスクを形成するか、または第一の層内の金属層を予めエッチングマスクの形に形成しておき、絶縁層をドライエッチングすることで実施することができる。
ドライエッチングのエッチングガスは例えば、ＣＨＦ3やＣＦ4などのガスを用いることができる。
【００１６】
次に、リリース工程（第五の工程）を行う。
第一の開口からエッチャントを導入して、被エッチング領域をエッチング除去する。導入するエッチャントは、酸化膜や絶縁層をエッチングしないので酸化膜でエッチングが停止する。
したがって、被エッチング領域は側部・底部の予め区画された形状で除去することができる。このようなエッチャントは、ＸｅＦ2やＳＦ6のガスで等方的にドライエッチングすることで実現することができる。
以上のような図３（ａ）に示す工程によって、前述した本発明の効果を得ることができる。
【００１７】
また、本発明のマイクロ構造体の製造方法は、図３（ａ）に示す第一の層形成工程で、第一の開口の予定部分に金属層で形成された犠牲構造を形成する。
そして、第一の開口形成工程で、この犠牲構造を除去することで第一の開口とすることができる。
第一の開口の形成される部分の金属層は、第一の層の最表面から第一の主面に渡って連通して形成される。
ここで、アルミ・銅・タングステンで金属層が形成されているので、それぞれ以下のような典型的なエッチング液を用いてエッチングすることができる。
アルミには、リン酸・硝酸・酢酸の混合液、銅には、塩化鉄（ＩＩＩ）・塩酸の水溶液、タングステンには過酸化水素水等である。
これらは全て第一の層を形成する絶縁層をほとんどエッチングしないので、金属層のみが除去され第一の開口を形成することができる。
このことにより、以下のような効果を有している。
まず、第一の主面で第一の開口と被エッチング領域が接する位置の精度を高くすることができる。第一の層の最表面にあるエッチングマスクから第一の開口を貫通エッチングする場合には、エッチングによる傾き誤差・開口径誤差等が生じるため、エッチングマスクと第一の主面での断面の形状と位置に誤差が生じてしまう。
一方、第一の層に形成しておいた金属層を除去して第一の開口を得る場合は、第一の主面における第一の開口・被エッチング領域の接続位置を決めるのは第一の層の最下層の絶縁層に金属のビアを形成するときの加工精度となる。これは第一の層の厚さに比べ十分薄いため、エッチングによる傾き誤差・開口径誤差等を小さくすることができる。
【００１８】
次に、第一の開口のアスペクト比（ここでは、第一の主面における第一の開口の断面における幅などの代表寸法と第一の層の厚さの比とする。大きければ断面が小さく、厚さが大きい）が大きくなっても、精度よく第一の開口を形成することが可能となる。
第一の層の最表面にあるエッチングマスクから第一の開口を貫通エッチングする場合には、サイドエッチングが生じ開口寸法が広がってしまう恐れがある。したがって、アスペクト比が高いほど加工の難易度が上がる。一方、予め金属層を形成しておくことにより、大きなアスペクト比となっても第一の開口を形成することが可能となる。
これは、第一の層が数十μｍの厚さで、被エッチング領域が数μｍ程度の幅となると重要な課題となる。上記のように金属層をエッチングして第一の開口を形成することにより、上記のような被エッチング領域の寸法においても精度よくリリース工程を行うことが可能となる。
【００１９】
また、第一の層４の厚さや被エッチング領域の断面サイズが変化し、形成しなければならない第一の開口の断面・深さ・数が変化しても、第一の開口形成工程の製造条件をほとんど変えずに、広い設計値に対して適用可能となる。
また、本発明のマイクロ構造体の製造方法は、図３（ａ）の基板準備工程を、ＳＯＩ基板（シリコン・オン・インシュレータ基板）を準備する工程とすることができる。
ＳＯＩ基板は、第一の主面を含む第一のシリコン層と第二の主面を含む第二のシリコン層と第一・第二のシリコン層に挟まれた埋め込み酸化膜で構成される。
このとき、孔部形成工程で形成される孔部は第一のシリコン層を貫通し、埋め込み酸化膜は貫通しない構成とする。このようにすることにより、孔部の底部を被エッチング領域のエッチャントに対して選択性のある酸化シリコンで区画することができる。
また、孔部は埋め込み酸化膜でエッチングストップして形成する。そのため、孔部形成時のエッチング速度やエッチング開始点のばらつきの影響を少なくすることができる。したがって、被エッチング領域の厚さ方法の寸法を精度よく規定することができる。
更に、基板内での被エッチング領域の厚さばらつきも低減できる。また、孔部の深さばらつきを、ＳＯＩ基板の第一のシリコン層の厚みばらつきとして分離できる。したがって、誤差要因を別の工程に分離できるため、工程管理や製造方法の開発を並列化したり簡素化したりすることができる。
また、孔部の底部を平坦な形状とすることができる。
このことにより、均一厚さ部分を多くすることができる。例えば、リリース工程より、基板と第一の層の間に空隙を設ける場合に、１つの空隙の寸法ばらつき・基板内での寸法ばらつきのいずれも低減できることとなる。
また、第一のシリコン層の厚さを所望の値に準備すれば、被エッチング領域の厚さが数百μｍと厚いものから１μｍ以下の薄いものまでリリース工程で精度よくエッチング加工可能な製造方法とすることができる。
【００２０】
また、本発明のマイクロ構造体の製造方法は、図３（ａ）孔部形成工程において、ＳＯＩ基板の第一のシリコン層へ被エッチング領域の輪郭形状に沿って幅を有して孔部を形成することができる。
このとき被エッチング領域には孔部が形成されず第一のシリコン層が残っている。そして、酸化膜形成工程において、形成した孔部に酸化膜を充填する。
ここで酸化膜は、熱酸化、ＣＶＤ、スパッタ、塗布とベークのいずれかまたはその組み合わせで充填することができる。
そして、充填した後、第一の主面を平坦化する。この平坦化は化学機械研磨（以下ＣＭＰ）を用いて行うことができる。このとき、孔部形成工程において、孔部を形成する前にシリコン基板の第一の主面に保護膜を形成し、平坦化工程でシリコン基板に欠陥が生じないようにすることができる。
また、このような保護膜は平坦化の基準位置となって平坦化工程を高精度化することができる。保護膜は、酸化シリコン膜、窒化シリコン膜やその組み合わせで実現することができる。
平坦化後、孔部は酸化シリコンで充填されており、被エッチング領域が酸化膜で囲まれている構成となっている。
このようにして、被エッチング領域の側部を充填した酸化シリコンで囲み、底部を埋め込み酸化膜で囲むことができる。
このように孔部を酸化シリコン膜で充填することにより、以下のような効果を有している。
まず、孔部の幅を変化させないで被エッチング領域の形状・面積を変化させることができる。したがって、被エッチング領域の設計が変化しても、孔部形成工程や酸化膜形成工程の加工条件の変化が少なく、加工可能な領域の対応幅の広い製造方法とすることができる。特に、被エッチング領域が大きくなっても孔部の領域はあまり大きくならないため、ドライエッチング時にエッチング領域が大きくなりすぎることによる加熱・エッチング副生成物の除去不足等のエッチング誤差要因を低減することができる。
また、孔部の幅をなるべく一定とすれば、エッチングマスク幅に対するエッチング速度変化も低減できるので、孔部のシリコン基板内での深さばらつきも低減することができる。
そして、被エッチング領域には平坦なシリコン基板面が残っており、平坦化すべき孔部の面積も小さいため、平坦化工程で平坦化誤差が生じてもシリコン基板全体の平坦性を高く保つことが可能となる。
【００２１】
また、本発明のマイクロ構造体の製造方法は、図３（ａ）孔部形成工程において、輪郭形状に沿った形ではなく被エッチング領域と同様な形状の孔部を形成することができる。そして、酸化膜形成工程で、孔部の内壁に酸化シリコン膜を形成する。
ここで酸化シリコン膜は、熱酸化・ＣＶＤ・スパッタ・塗布とベークのいずれかまたは組み合わせで形成することができる。その後、充填材料を充填する。充填材料はシリコンを用いることができる。シリコンは、エピタキシー・ＣＶＤ・スパッタ等を用いて孔部に充填することができる。
また、アモルファス・多結晶のいずれの形態のシリコンも用いることができる。その後、第一の主面を平坦化する。この平坦化はＣＭＰを用いて行うことができる。また前述と同様に、ＣＭＰ工程のための保護膜を孔部形成工程において設けておくこともできる。
平坦化後、孔部は充填材料で充填され、充填材料の形状が被エッチング領域の形状となっている。そして、充填材料とシリコン基板との界面には酸化シリコン膜が形成されている。
このように孔部の内壁を酸化した後、充填材料で充填することによって、以下のような効果を有している。まず、被エッチング領域の第一の主面における断面と深さの比（以下、被エッチング領域のアスペクト比と呼ぶ。大きいほど被エッチング領域が小さく、深い）が大きくなっても精度よく被エッチング領域を形成可能となる。
これは、前述のように被エッチング領域の輪郭に沿って幅を有して孔部を形成する場合と比べて、形成しなければならない孔のアスペクト比を抑えることができるからである。
孔のアスペクト比が高いとイオンやラジカル等のエッチャント種の直進性が損なわれる傾向になるため、高精度に加工するのが難しくなる。孔のアスペクト比を抑えることで、加工精度を向上することができる。
特に、酸化シリコン膜をリリース工程の後に除去して、残ったシリコンの構造を利用するマイクロ構造体においては、輪郭に沿って孔部を形成する場合、孔部の幅もシリコン構造の寸法となってしまう。
そのため、被エッチング領域のアスペクト比が高くなると孔部のアスペクト比も極端に大きくなってしまうため、加工精度が低下してしまう。
被エッチング領域と同じ形状の孔部を形成し、内壁を酸化した後充填材料で充填することによって、このような課題を解決することができる。
また、充填材料をシリコンにすることによって、第一の層が有する絶縁層・金属層、酸化シリコン膜と良好のエッチング選択比を有する充填材料とすることができる。シリコンを除去する場合、ＸｅＦ2等のエッチャントを選択することによって、絶縁層・金属層・酸化シリコン膜をエッチングしないで、充填材料を除去することができる。特に、第一の層形成工程で、回路として機能するＣＭＯＳ回路部を形成する場合も、ＣＭＯＳ工程に互換性のある材料とすることができる。
【００２２】
また、本発明のマイクロ構造体の製造方法は、第一の層形成工程で、回路として機能するＣＭＯＳ回路部を形成することができる。
このとき、第一の層はＣＭＯＳ回路部の多層配線層を用いることができる。シリコン基板上にマイクロ構造体と回路を集積化することが可能となる。回路はマイクロ構造体に対して駆動制御・信号検出等を行うことができる。このような集積化によって、インピーダンス特性が向上するため高速化・高感度化が可能となる。
また、シリアルパラレル変換回路やアクティブマトリックス素子などと組み合わせれば外部との配線数が低減するため、大規模なアレイを形成可能となる。
また、論理回路やメモリと組み合わせてマイクロ構造体を制御するモジュールも基板上にシステム化し更に小型化・低コスト化することが可能となる。
【００２３】
また、本発明のマイクロ構造体の製造方法は、図３（ｂ）に示す工程フローとすることもできる。
図３（ａ）とは、リリース工程の後、絶縁層除去工程（第六の工程）を行う部分が異なっている。絶縁層除去工程では、第一の層の絶縁層の一部をエッチング除去して、第一の開口の領域を広げる工程である。
このとき、第一の層の最表面にフォトリソグラフィーでエッチングマスクを形成したり、第一の層内の金属層を予めエッチングマスクの形状に作製しておいて用いたりすることができる。
絶縁層のエッチングは、前述と同様のガスでドライエッチングすることができる。また、第一の開口を拡げるとともに、被エッチング領域を区画していた酸化シリコン膜を除去することも可能である。
このとき、フッ酸、バッファードフッ酸で酸化シリコン膜を除去すると同時に第一の開口のサイズを大きくすることができる。リリース工程の後、第一の開口のサイズを拡げることで、本発明の高精度なリリース工程を実施しつつ、被エッチング領域以外の第一の層を任意の形状に加工することができる。
特に、第一の層内の金属層を予めエッチングマスクの形状に作製しておけば、微細なマイクロ構造体を被エッチング領域と良好に位置決めされた状態で精度よく製造可能となる。
また、酸化シリコン膜も同時に除去できるので工程数を減らすことができる。
【００２４】
また、本発明のマイクロ構造体の製造方法は、図３（ｃ）に示す工程フローとすることができる。
図３（ａ）とは、第一の層形成工程の後、第二の開口形成工程（第七の工程）を行って、第一の開口形成工程へ進むことが異なっている。
図３（ｃ）の基板準備工程は、第一の主面を含む第一のシリコン層と第二の主面を含む第二のシリコン層と第一・第二のシリコン層に挟まれた埋め込み酸化膜で構成されるＳＯＩ基板を準備する工程である。
第二の開口形成工程では、第二の主面側から第二のシリコン層を貫通する第二の開口を形成する。このとき、シリコンの深堀ドライエッチングを用いて典型的に厚さ数百μｍ〜数十μｍである第二のシリコン層に貫通孔加工を行うことができる。
このように、第一の開口形成・リリース工程の前に、第二の開口形成を行うことにより以下のような効果を有する。
まず、第一の層に形成される微細な構造を有するマイクロ構造体が第二の開口形成工程で破損するのをふせぐことができる。
第一の層と第二の開口は表裏の関係にあるため、第二の開口形成工程では、第一の層がウエハチャック等と接する面となる。
そのため、第二の開口形成工程でマイクロ構造体の形状が形成されていないので、簡単な保護膜等を用いることによりウエハチャックやホルダと接しても破損を防ぐことができる。
次に、第一の層の金属層と絶縁層の層間部分やＣＭＯＳ回路部は製造工程中の洗浄工程やエッチング工程等の影響で破損や性能劣化の恐れがある。そのため、第一の層に開口を形成したり、基板を除去する工程をなるべく全工程の後半に行うことにより、これらの製造工程中のダメージを低減することができる。そのため、歩留まりよく本発明のマイクロ構造体を形成可能となる。
また、第二の開口にはこの工程でサポート層を形成することができる。
このサポート層は、第二の開口の形成によって薄化した部分の強度を補強するとともに、後のリリース工程、または絶縁層除去工程でのエッチング中に基板の第二の主面側にエッチャントが回り込むのを防ぐ役割を有している。
サポート層は、後のリリース工程におけるエッチング選択性や第二の開口のサイズによって、金属、レジストや樹脂等の有機物、その他酸化物や無機誘電体等を選択することができる。
金属の場合は、金、アルミ、銅、タングステン、クロム、モリブデン等を蒸着・スパッタリング・ＣＶＤで成膜することができる。
また、有機物の場合は、フォトレジスト、パリレン、ポリイミドなどをスピンコートや蒸着、ＣＶＤなどで成膜することができる。特に金属の場合は、第一の開口形成工程で、エッチング裏面からの熱伝導が向上することで、エッチング速度分布の低減やサイドエッチングの低減を行うことが可能となる。
特に、モリブデンは、酸化シリコン膜や第一の層で広く用いられる銅・アルミに対して選択比の高いエッチャントがあり、保護膜を最終的に除去する場合にこれらの材料をほとんどエッチングしないで除去することができる。
【実施例】
【００２５】
以下に、本発明の実施例について説明する。本発明は以下に説明する実施例によって何ら限定されるものではない。
[実施例１]
実施例１として、本発明を適用したマイクロ構造体及びその製造方法の構成例について説明する。
図１、図２は、本実施例のマイクロ構造体であるメンブレン構造センサの断面図、上面図をそれぞれ示している。
図１（ａ）に示すように、本実施例のメンブレン構造センサは、第一の主面２、第二の主面３を有するシリコン基板１上に、空隙９を介してメンブレン構造のマイクロ構造体７を有している。
図１（ａ）のＡ−Ａ’、Ｂ−Ｂ’位置の断面の上面図が、図２（ａ）、（ｂ）にそれぞれ対応している。
また、図２（ａ）、（ｂ）に示したＣ−Ｃ’線での断面が図１（ａ）に対応している。なお、以下において特に断らない限り、第一の主面２の法線方向の寸法を厚さ、または深さと記す。
マイクロ構造体７とシリコン基板１を電極として空隙９を介してコンデンサとして機能する。
そして、マイクロ構造体７とシリコン基板１にバイアス電圧を印加すると、マイクロ構造体７の振動や変位をコンデンサの静電容量変化として図示しない検出回路で検出することができる。
そのため、マイクロ構造体７が雰囲気の圧力により変位する場合は圧力センサとして、雰囲気や周囲媒体の音響によって振動する場合はマイクロフォンとして機能させることができる。特に、空隙９は雰囲気より低い圧力に保たれており、マイクロ構造７の振動に伴う減衰抵抗を低減することができる。
そして、マイクロ構造体７は、金属層５、絶縁層６の積層構造である第一の層４の一部を図１（ａ）、図２（ａ）のようなメッシュ構造とした後、被膜８を施してメンブレン構造としている。
金属層５は銅で形成されており、絶縁層６は酸化シリコンである。また、被膜８は蒸着したポリマーやＣＶＤ成膜した無機誘電体膜を用いることができる。本実施例ではプラズマＣＶＤで成膜した窒化シリコン膜である。
また、空隙９は第一の層４の第一の主面２側の面と酸化膜１０、または埋め込み酸化膜層２１で上部・側部・底部が囲まれた領域に被膜８が成膜された後にできた空間である。
図１、図２に示すように、マイクロ構造体７・空隙９の上面から見た形状は四角形状となっている。空隙９は正方形で１辺が２３０μｍである。
したがって、マイクロ構造体７の可動となるメンブレン構造も２３０μｍである。また、マイクロ構造体７の厚さは金属層５・絶縁層６・被膜８を合わせた総厚が１．２μｍである。そのうち、金属層５は０．２μｍ程度の厚さとなっている。また空隙９の間隔は１μｍである。
【００２６】
つぎに、図４、図５を用いて本実施例のマイクロ構造体７の製造方法を説明する。
まず、図４（ａ）に示すように、第一の主面２、第二の主面３を有するシリコン基板１を準備する。
次に、図４（ｂ）に示すように、パッド層１２、保護膜１３を成膜する。
本実施例ではパッド層１２はシリコン基板１を熱酸化して形成し、その上に保護膜１３として窒化シリコン膜をＣＶＤ成膜している。
そして、保護膜１３、パッド層１２、シリコン基板１と順次、フォトリソグラフィーにより形成したパターン形状にエッチング加工する。そして、孔部１１をシリコン基板１の第一の主面２側に形成する。孔部１１は、本実施例では図示の通りシリコン基板１を貫通しない凹部として形成される。
次に、図４（ｃ）に示すように、孔部１１の内壁面にあたるシリコン基板１を熱酸化する。
この工程で酸化膜１０が孔部１１の側部と底部に形成される。ここで、孔部１１の底部は、孔部１１の内壁のうち第一の主面２と平行な面とし、側部を第一の主面２と平行な面での断面形状（以下単に断面形状と呼ぶ）を規定している側壁とする。したがって、図の破線のように、酸化膜１０で区画された被エッチング領域１４が形成されることとなる。
【００２７】
次に、図４（ｄ）に示すように、充填材料１５として、ＣＶＤ成膜によりポリシリコンを成膜する。
充填材料１５は、成膜時には孔部や保護膜１３上に成膜される。その後、化学機械研磨処理で平坦化することにより、孔部を充填する部分以外のポリシリコンが除去される。
保護膜１３は、この研磨処理のストップ層として機能するとともに、研磨の工程でシリコン基板１に破損や欠陥が生じるのを防ぐ保護膜の機能を有している。
次に、平坦化処理の後、保護膜１３、パッド層１２を除去して図４（ｄ）に示すように酸化膜１０で囲まれた充填材料１５が形成される。
次に、図４（ｅ）に示すように金属層５と絶縁層６が交互に積層された第一の層４を第一の主面２に形成する。
金属層は銅、絶縁層は酸化シリコンであり、標準的なＣＭＯＳ工程で用いられる多層配線層を本実施例では利用している。
金属層５のパターンは、図示の通り予め図２（ａ）で示したメッシュ構造に最下層が形成されている。
また、この部分をエッチング加工できるように、メッシュ構造の真上の層には金属層５が形成されないようにレイアウト設計してある。また、先の（ａ）〜（ｄ）の工程で酸化膜１０で囲まれた充填材料１５を形成するのと同時に形成されたアライメントマークを基準に第一の層４は位置決めされて形成する。
したがって、図示のようにメッシュ構造と被エッチング領域１４の中心位置は高い精度で一致している。
【００２８】
次に、図５（ａ）に示すように、エッチングマスク１６を第一の層４の最上面に形成する。
エッチングマスク１６は本実施例ではフォトレジストである。そして、図示のように、絶縁層６をエッチングできるガスでドライエッチングを行い第一の開口１７を形成する。本実施例ではＣＨＦ3である。
このとき、第一の開口１７は、図２（ａ）に示すメッシュ構造の金属層５がエッチングマスクとなり形成される。そのため、第一の開口１７と充填材料１５の位置も高い精度で決定することができる。
第一の開口１７は充填材料１５に到達する第一の層４を貫く貫通孔である。
次に、図５（ｂ）に示すように、充填材料１５を除去する。
充填材料１５を等方的にエッチングできるエッチャントを第一の開口１７から導入し除去することができる。
本実施例では、充填材料１５であるポリシリコンを除去するために、ＸｅＦ2ガスを第一の開口１７から導入する。
このようにして、第一の開口１７を用いてそれより大きい面積にわたって形成されている充填材料１５を除去することができる。
また、ＸｅＦ2ガスはシリコンのエッチングレートは大きいが、酸化シリコンはほとんどエッチングしないため、酸化膜１０がこの工程のエッチングストップ部となる。そのため、酸化膜１０で区画された領域が除去され空隙９となる。そして、図５（ｃ）に示すように、ＣＶＤ成膜で被膜８として窒化シリコンを成膜する。
以上のようにして、図１（ａ）に示したマイクロ構造体を製造することができる。
【００２９】
本実施例では、充填材料１５の除去工程の管理を厳しく行うことなく、高精度にシリコン基板１の除去を行い空隙９で可動となるメンブレン構造を形成することができる。
まず、第一の層４形成前に孔部１１を形成することにより、被エッチング領域の加工精度を向上することができる。特に被エッチング領域１４は、側部と底部を酸化膜１０で囲まれているため、空隙９の断面形状と深さの両方を高精度に加工することができる。
そして、金属層５、絶縁層６、酸化膜１０に対してエッチング選択性のある充填材料１５（ポリシリコン）を充填することにより、等方的なエッチング方法で加工精度の高い除去を行うことが可能となる。
特に、シリコンは、等方性ドライエッチャントとしてＸｅＦ2を用いれば金属層５、絶縁層６、酸化膜１０に対して高い選択性を有してエッチングすることができる。そして、ＣＭＯＳ工程とも互換性のある材料であるため、ＣＭＯＳの多層配線層を第一の層４として利用して微細なマイクロ構造体を形成することができる。
またドライ工程であるため、微細構造が空隙９形成後貼りついて破損してしまう現象が生じにくく歩留まりの高い製造工程とすることができる。
また、等方的なエッチング方法を用いているにも関わらず四角や多角形といった円形以外の任意形状を除去することができる。更に、第一の開口１７の形成位置・サイズが変化したりしても被エッチング領域の誤差へ伝播しにくい製造方法とすることができる。
そして、第一の層４に形成されるパターンは被エッチング領域である充填材料１５に高精度に位置決めして形成することができる。そのため、マイクロ構造体７と空隙９の位置関係が正確に製造できるので、マイクロ構造体７の機械特性ばらつきを低減することができる。
ここで空隙９のサイズが大きくなるとメンブレン構造が大きくなり剛性が低下してしまう。また、メンブレン構造と空隙９の中心位置にずれが生じた場合も、メンブレン構造の機械的な接地箇所が実質的にずれたり、良好な固定が得られずメンブレン構造の振動エネルギーにロスが生じたりする。
しかし、本実施例の製造方法によれば、予め区画された被エッチング領域に第一の層４を位置決めして製造するため、マイクロ構造体７と空隙９の位置関係が良好に製造される。
また、被エッチング領域１４の側部と底部のいずれもにも酸化膜１０を成膜している。そのため、マイクロ構造体７とシリコン基板１との間隔である空隙９の断面形状と深さの両方を高精度に加工することができる。
【００３０】
つぎに、図１（ｂ）、図６を用いて本実施例のマイクロ構造体７の別の製造方法について説明する。
図１（ｂ）は、図１（ａ）と実質的に同様の構成部位によって形成されている。しかし、マイクロ構造体７を形成する基板を、第一のシリコン層１９、第二のシリコン層２０、埋め込み酸化膜層２１で構成されるＳＯＩ基板である点が異なっている。そして、空隙９の底部に酸化膜１０が形成されず側壁のみに形成されている。空隙９の底部には、ＳＯＩ基板の埋め込み酸化膜層２１が形成されている。
その他の構成は同一であり、上面図も図１（ｂ）のＡ−Ａ’、Ｂ−Ｂ’位置の断面は図２（ａ）（ｂ）のようになっている。
図６は、図１（ｂ）のマイクロ構造体７の製造方法を説明する工程断面図である。特に、図４、図５で示した製造方法と異なる点のみを示している。
図４（ａ）〜（ｄ）に当たる工程が、図１（ｂ）のマイクロ構造体では図６（ａ）〜（ｂ）となっている。
【００３１】
図６による製造方法においては、まず、図６（ａ）に示すように、第一の主面２を含む第一のシリコン層１９、第二の主面３を含む第二のシリコン層２０、その間に位置する埋め込み酸化膜層２１を有するＳＯＩ基板を準備する。
次に、図６（ｂ）に示すようにパッド層１２・保護膜１３を成膜後、第一のシリコン層１９を貫通するように孔部１１を形成する。このとき孔部１１のドライエッチチングは埋め込み酸化膜層２１をエッチングストップ層として利用する。
孔部１１のドライエッチングはシリコンの深堀ドライエッチングによって行うことができる。そして、孔部１１は、図４（ｂ）と異なり後に被エッチング領域１４となる箇所に形成されるのではなく、被エッチング領域１４の輪郭線に沿って幅を有して形成される。
次に、図６（ｃ）に示すように、孔部１１に酸化膜１０を充填する。
この酸化膜１０の形成工程は、本実施例ではＣＶＤにより酸化シリコンを成膜することで行う。
その後、孔部１１以外に成膜された酸化シリコンを化学機械研磨で除去・平坦化し、パッド層１２・保護膜１３を除去すると図６（ｃ）に示す構造となる。
このようにして破線で囲んだ被エッチング領域１４が側部・底部ともに酸化シリコンで囲まれた構造を形成することができる。
【００３２】
次に、図４に示す製造方法と図６に示す製造方法とにおける、被エッチング領域の製造方法の比較のため、第一の層４の形成直前の状態である図４（ｄ）、図６（ｃ）の第一の主面２での上面図を、それぞれ図７（ａ）、（ｂ）として示す。図７のＤ−Ｄ’線は図４、図６の断面位置をそれぞれ示している。
図７（ａ）では被エッチング領域１４として充填材料１５が形成されている。
一方、図７（ｂ）では、被エッチング領域１４の輪郭線の外周に沿って幅を持った酸化膜１０が形成されている。そして、被エッチング領域１４はシリコン基板１の一部である。
以上のように、被エッチング領域１４に充填材料１５を形成せず、被エッチング領域１４の輪郭線に沿った酸化膜１０を形成することでも、第一の開口１７からエッチャントを導入して空隙９を高精度に形成可能となる。
この場合、充填材料１５を成膜する工程がないため、製造工程の数を少なくすることができる。
また、予め平坦な面となっているシリコン基板１の一部を被エッチング領域１４とするため、平坦化工程を簡略化することが可能となる。
更に、被エッチング領域１４のサイズが設計により様々に変化した場合も、孔部１１の幅を変えずに輪郭線に沿うレイアウトだけ変更すればよい。
そのため、孔部１１や酸化膜１０のプロセス条件をほとんど変更せず様々な被エッチング領域１４の形状に対して適用できる製造工程とすることができる。
一方、図７（ａ）に示した充填材料１５を被エッチング領域１４とする場合は、被エッチング領域１４のサイズに対して、深さが大きくなる場合、（つまりアスペクト比が大きい）加工精度を向上したり、加工難易度を低減したりすることができる。
図７（ａ）、（ｂ）の孔部１１のアスペクト比を比較すれば、図７（ａ）の構成の方がアスペクト比は小さくすることができる。
そのため、被エッチング領域１４のアスペクト比が大きくなると、充填材料１５を用いることにより、孔部１１のアスペクト比を低減し良好な加工を得ることができる。典型的にはアスペクト比は３以上で高いアスペクト比となる。
また、標準的なシリコン基板１を用いても被エッチング領域１４の深さ方向にも酸化膜１０を成膜し区画することができる。
そのため、マイクロ構造体７とシリコン基板１との間隔である空隙９の大きさを高精度に加工することができる。
【００３３】
[実施例２]
実施例２として、セルがアレイ状に形成されたマイクロ構造体の構成例について、図８を用いて説明する。
なお、実施例１と同様の機能を有する部位には同じ記号を付し、説明を省略する。
本実施例のマイクロ構造体は、図８（ａ）の破線で示した基本単位であるセル１８がアレイ状に形成されたマイクロ構造体である。図８（ｂ）にはセル１８の断面図を示している。
また、図８（ｂ）のＡ−Ａ’線で示した断面での上面図が図８（ａ）である。そして、図８（ｂ）に示すように、１つのセル１８は実施例１と同様な第一の層４の一部を利用したマイクロ構造体７（メンブレン構造）を形成している。
そして、本実施例のセル１８と実施例１とは空隙９と連通する排気孔２２を有している点が異なっている。したがって、空隙９は周囲の媒質に満たされ圧力も同一となる。
また、メンブレン構造の変位により空隙９が変化すると空隙９に満たされた媒質が排気孔２２を出入りすることができる。
そのため、メンブレン構造の振動に伴う減衰抵抗を排気孔２２のサイズと数で調整することができる。
【００３４】
本実施例の１つのセル１８は、実施例１のマイクロ構造体と同様に、上面から見た形状は四角形状となっている。
空隙９は正方形で１辺が２３０μｍ、可動となるメンブレン構造も２３０μｍである。
そして、３ｍｍ□のエリアにセル１８が１２個×１２個配列されている。３ｍｍ□に配列される全てのセルは電気的には並列に接続されたコンデンサとして機能する。
また、メンブレン厚さは金属層５・絶縁層６・被膜８を合わせた総厚が１．２μｍである。そのうち、金属層５は０．２μｍ程度の厚さとなっている。
また、空隙９の間隔は１μｍである。更に、排気孔２２は直径３０μｍで１つのセル１８にピッチ６０μｍで４個×４個形成されている。
上記のようにセル１８を単位としてアレイ状に配列することで、セル１８で検出する周波数範囲の特性を決定し、アレイ化した領域で受音する面積を選択することができる。
このようなアレイ化したセル１８を使って良好に機能するセンサとするためには、個々のセル１８の機械特性が同一であることが必要となる。
また、セル１８が密に配列されている方が受音の効率を向上することができる。このため、第一の層４に形成されるメンブレン構造と空隙９の位置決めや空隙９の加工精度を向上し、セル１８のピッチを小さくすることが必要となる。
本発明の製造方法により、可動となるメンブレン領域のサイズや空隙９のサイズのばらつきを低減しアレイ化されるセル１８の機械特性ばらつきを低減することが可能となる。
また、第一の層４と空隙９の位置関係や空隙９の精度が高いため、セル１８を密に配列可能となる。
【００３５】
次に、図９、図１０を用いて本実施例のマイクロ構造体の製造方法を説明する。図は特に１つのセル１８の断面を示している。
まず、図９（ａ）に示すように、第一の主面２を含む第一のシリコン層１９、第二の主面３を含む第二のシリコン層２０、それらに囲まれた埋め込み酸化膜層２１を有するＳＯＩ基板を準備する。
次に、図９（ｂ）に示すように、パッド層１２、保護膜１３を第一の主面に形成した後、孔部１１を第一のシリコン層１９を貫通するように形成する。
次に、図９（ｃ）に示すように酸化膜１０を孔部１１へ形成する。
このとき、孔部１１以外に形成された酸化膜１０を化学機械研磨で除去して平坦化する。
パッド層１２、保護膜１３を除去すると、図９（ｃ）に示すように側部と底部が酸化膜１０に囲まれた被エッチング領域１４が形成される。
次に、図９（ｄ）に示すようにパターンを有する金属層５・絶縁層６が積層された第一の層４を成膜する。
金属層５・絶縁層６のパターンと被エッチング領域は位置調整されて形成される。次に、図９（ｅ）において、エッチングマスク１６としてレジスト膜をフォトリソグラフィーで形成して、第二の開口２３を形成する。
第二の開口２３は後に排気孔２２となる。この工程では、第二の開口２３はシリコンの深堀ドライエッチングで第二のシリコン層２０を貫通した後、埋め込み酸化膜層２１をエッチングして被エッチング領域１４まで達している。
また、図９（ｄ）の工程と第二の開口２３の形成の間に、第二のシリコン層２０を第二の主面３側から研磨し薄化することもできる。例えば、第二のシリコン層２０はこの工程で厚さ１００μｍ以下へ薄化することができる。このように、薄化を行うことで、第二の開口２３のエッチング時間を短縮できる。
【００３６】
その後、図１０（ａ）に示すように、第二の開口２３を塞ぐように、サポート層２４を成膜する。
ここでは、レジスト膜を用いることができる。そして、金属層５が有するパターンを利用して、絶縁層６をエッチング除去して、第一の開口１７を形成する。次に図１０（ｂ）に示すように、第一の開口１７からエッチャントを導入して被エッチング領域１４を除去し空隙９を形成する。
このとき、エッチャントはＸｅＦ2を用いてドライエッチングすることができる。次に、図１０（ｃ）に示すようにサポート層２４を除去する。このとき酸素プラズマアッシングにより除去することができる。
最後に、プラズマＣＶＤで窒化シリコン膜を成膜して被膜８を形成することで、図８（ｂ）に示したマイクロ構造体を形成することができる。
【００３７】
本実施例のマイクロ構造体の製造方法は以下に示すような効果を有している。ＳＯＩ基板の埋め込み酸化膜層２１を利用して被エッチング領域の底部を規定することで、アレイ化された空隙９の深さの均一性を高めることが可能となる。
孔部１１の形成工程において、エッチング速度やエッチング開始点のばらつきの影響を少なくすることができ、基板全体で第一のシリコン層１９の厚さばらつきが良好に制御されているため、大きな規模のアレイとしても空隙９の深さ均一性が高くなる。
更に、誤差要因を工程毎に分離できるため、工程管理や製造方法の開発を並列化したり簡素化したりすることができる。
また、セル１８を密に配列するために空隙９を円形以外の四角形や多角形とすることが可能となる。その場合、空隙９の占める割合が増えるが、孔部１１の形成工程では、輪郭形状に沿った形のエッチングしか行わない。そのため、孔部１１のエッチング工程で除去領域が大きいことによるエッチング速度分布の拡大やエッチング不良を低減することが可能となる。
【００３８】
[実施例３]
実施例３として、荷電粒子光学系の構成例について、図１１、図１２を用いて説明する。
なお、実施例１と同様の機能を有する部位には同じ記号を付し、説明を省略する。
本実施例の荷電粒子光学系は、複数の荷電粒子ビームを生成する光源と、対向電極アレイと、を備える。
この対向電極アレイは、複数の荷電粒子ビームの少なくとも一部を遮蔽することにより通過する荷電粒子ビームの形状を成形する複数の開口が構成されたアパーチャ部を有している。
また、複数の荷電粒子ビームに荷電粒子光学的に作用する電場を形成する複数組の対向電極が構成された電極部を有している。
具体的には、破線で囲んだアパーチャ２７で荷電粒子線の形状を決定し、アパーチャ２７を通過した荷電粒子線を対向電極２６Ａ、２６Ｂで偏向する静電偏向器である。
図１１（ａ）のＡ−Ａ’、Ｂ−Ｂ’位置の断面の上面図が、図１２（ａ）、（ｂ）にそれぞれ対応している。また、図１２（ｂ）に示したＣ−Ｃ’線での断面が図１１（ａ）、（ｂ）に対応している。
特に、図１１（ａ）、（ｂ）は、図１２（ｂ）の破線Ｄで囲まれた領域のみを拡大した断面図となっている。
また、図１１（ｂ）は特にアパーチャ２７のサイズが小さい場合の断面図を示している。
対向電極２６Ａ、２６Ｂの間に静電場を形成すると電場の大きさに応じて荷電粒子線を偏向することができる。Ｋ側には荷電粒子を生成する光源（不図示）が位置し、光源から荷電粒子線を入射する。
図１１（ａ）、図１２に示すように、円形のアパーチャ２７により荷電粒子線を遮蔽することで通過する荷電粒子線の形状を成形する。
その後、対向電極２６Ａ、２６Ｂを同電位に保つ場合は、矢印Ｌに示すように荷電粒子線は直進し、電位差を規定する場合は、矢印Ｍのように偏向することができる。同電位とは例えば接地電位に対向電極２６Ａ・２６Ｂとも設定する。
また、電位差を規定する場合は、対向電極２６Ａを接地電位に、対向電極２６Ｂを正電位とすることができる。
アパーチャ２７は、図示のように第一のシリコン層１９に形成された貫通孔で構成されている。図１１（ｂ）に示すようにアパーチャ２７のサイズを小さくすれば、通過する荷電粒子線の直径を小さくすることができる。
同様に、円形以外の形状を形成したり、複数個形成したりすれば、対応した荷電粒子線の形状を任意に形成することができる。
【００３９】
一方、対向電極２６Ａ、２６Ｂは、第一の主面状に形成された第一の層４が含む金属層５の一部をパターニングして構成されている。
したがって、アパーチャ２７と対向電極２６Ａ、２６Ｂは同一基板に一体的に形成されている。
対向電極２６Ａ、２６Ｂ、アパーチャ２７は図１２（ａ）、（ｂ）に示すようにアレイ配置されている。そして、対向電極２６Ｂは制御回路として同一基板上に形成されるＣＭＯＳ回路部２５と接続されている。
また、図１２（ａ）に示すように、図１１（ａ）のＡ−Ａ’位置の断面では、金属層５は、アパーチャ２７の列に対応するスリット状の開口を有している。このスリット状の開口以外の部分は対向電極２６Ａ、２６Ｂの上部を覆うように形成されている。
この金属層５は、対向電極２６Ａ、２６Ｂがつくる静電場が互いにクロストークを生じないようにするためのシールド構造として機能する。
上記のように、本実施例の荷電粒子光学系では、シールド構造とＣＭＯS回路部２５も同一基板上に一体的に形成されている。
本実施例のアパーチャ２７は直径が１μｍ、厚さが１．５μｍである。対向電極２６Ａ・２６Ｂは、図１２（ｂ）に示した上面図における短辺を幅、長辺を長さとすれば、幅１μｍ、長さが２μｍである。
また、図１１（ｂ）の第一の主面２の法線方向の寸法を高さとすれば、高さが５μｍである。そして、対向電極２６Ａ・２６Ｂの間隔が１．５μｍである。また、対向電極２６Ａ・２６Ｂの一組が配列されるピッチは４μｍである。
【００４０】
本実施例の荷電粒子光学系は以下に示すような効果を有している。
まず、アパーチャ２７と対向電極２６Ａ・２６Ｂを一体的に形成することにより、アパーチャ部と対向電極部（つまり偏向器部）が別々の基板に形成された場合と比べ、組み立てを無くし、互いの位置決め精度を向上することができる。
特に、シリコン基板に貫通孔を形成することによってアパーチャ２７とし、対向電極をシリコン基板上に形成された第一の層４の一部とすることで、半導体製造技術を用いてそれぞれのパターンを高精度に位置決めしながら製造できる。
これは、本実施例のようにアパーチャ２７の直径と対向電極２６Ａ・２６Ｂの間隔の差が０．５μｍとなるような、アパーチャ２７と対向電極２６Ａ・２６Ｂのサイズ差がサブマイクロメータオーダといった場合特に有効となる。
特に、第一の層４をＣＭＯＳ製造技術で用いられる多層配線層とすることで、微細な構造体を標準的なプロセス工程で作製可能となり歩留まりを向上しコストを低減することができる。
更に、ＣＭＯＳ回路部２５も同一基板上に集積可能となる。
【００４１】
また、同一の基板上にアパーチャ２７と対向電極２６Ａ・２６Ｂが形成されているため、ＣＭＯＳ回路部２５の駆動やアパーチャ２７への荷電粒子線の入射による発熱で変形が生じても、アパーチャ２７・対向電極２６Ａ・２６Ｂには一体的に伸縮が生じる。そのため、それぞれの相対的な位置ずれを低減することが可能となる。
アパーチャ２７・対向電極２６Ａ・２６Ｂが別々の基板で形成される場合はそれぞれの基板温度に温度差があると伸縮差が生じてしまう。そのため、個々の開口・対向電極の相対位置がずれ、開口を通過した荷電粒子ビームが対向電極で遮蔽されてしまう恐れがあった。
また、大規模なアレイを形成し、素子全体のフットプリントが大きくなると伸縮差の影響が大きくなるが、本発明のように同一基板上に形成し伸縮差を低減することで、アレイ全体に渡って開口と対向電極の相対的な位置ずれのない荷電粒子光学系を実現可能となる。
同様に、漏れ電場を低減するためには、シールド部の開口サイズはなるべくアパーチャ２７の直径に近いことが望ましい。
しかし、シールド部とアパーチャ２７のサイズ差が小さくなると上記のような組み立て工程の位置決め精度や熱膨張差による相対的な位置ずれの影響が大きくなってしまう。
本実施例の荷電粒子光学系は、シールド部も同一基板上に一体的に形成することによって、位置決め精度を高め、熱変形による相対的な位置ずれを低減することが可能となる。
【００４２】
次に、図１３、図１４を用いて本実施例のマイクロ構造体の製造方法を説明する。
まず、図１３（ａ）に示すように第一の主面２を含む第一のシリコン層１９、第二の主面３を含む第二のシリコン層２０、その間に埋め込み酸化膜層２１を有するＳＯＩ基板を準備する。
次に、図１３（ｂ）に示すように、パッド層１２・保護膜１３を成膜後、第一のシリコン層１９を貫通するように孔部１１を形成する。このとき孔部１１は埋め込み酸化膜層２１を底部としている。
次に、図１３（ｃ）に示すように、孔部１１の側部に酸化膜１０を成膜する。
したがって、孔部１１の側部と底部が酸化膜１０・埋め込み酸化膜層２１の酸化シリコンに囲まれることとなる。
続いて図１３（ｄ）のように、孔部１１に充填材料１５としてポリシリコンを成膜し、孔部１１以外に成膜されたポリシリコンを化学機械研磨し、パッド層１２・保護膜１３を除去する。
次に図１３（ｅ）に示すように第一の層４を形成する。そして、底部と側部が酸化シリコンで囲まれた充填材料１５で形成された被エッチング領域１４が作られる。このとき、第一の層４内の金属層５・絶縁層６は図示のようにマイクロ構造体に則したパターンがされている。これらのパターンと被エッチング領域１４はリソグラフィー時に第一の主面側の図示しないアライメントマークを基準に位置決めされて形成される。また、破線で示した領域の金属層５は特に犠牲構造２８である。
これは後に除去することで、絶縁層６に犠牲構造２８の形状の第一の開口１７を形成することができる。
【００４３】
更に、図１４（ａ）に示すように第二のシリコン層２０に第二の主面３から第二の開口２３を形成する。
１つの第二の開口２３の断面は直径１００μｍの円形である。
第二の開口２３は第二のシリコン層２０を貫通し、埋め込み酸化膜層２１でストップする。
その後、第二の開口２３に図示のようにサポート層２４を形成する。特に第二の開口２３の底部（つまり埋め込み酸化膜層２１の面）を覆う必要がある。
ここで、サポート層の材料は酸化シリコンと選択性がある材料が好ましく、更に金属層５と選択性がある材料がより好ましい。ここでは、スパッタ成膜したモリブデンである。
また、図１３（ｅ）の工程と第二の開口２３形成工程の間に、第二のシリコン層２０を第二の主面３側から薄化することができる。
例えば、薄化工程で１００μｍ前後に第二のシリコン層２０をすることができる。この場合、第二の開口２３のエッチング時間を短縮することができる。また、第二の開口２３のアスペクト比を低くすることができる。
更に、図１３（ｅ）の工程と第二の開口２３形成工程の間で薄化を行うことで高い加工精度・アライメント精度が必要な孔部１１や第一の層４形成時には標準的な厚さ（５００〜７００μｍ程度）のＳＯＩ基板を用いることができる。
【００４４】
次に、図１４（ｂ）に示すように、第一の層４の最上面にエッチングマスク１６としてレジスト膜を形成し、犠牲構造２８をエッチングで除去する。
そして、第一の開口１７を形成する。金属層は銅であり、銅の一般的なウエットエッチャントで除去することができる。
その後、ＸｅＦ2ガスを第一の開口１７を通じて導入し、充填材料１５を除去し空隙９を形成する。
このとき、側部は酸化膜１０で底部は埋め込み酸化膜層２１で囲まれているため、エッチングはこれらの膜でストップする。
その後、図１４（ｃ）に示すように第一の層４の最上面に露出している金属層５のパターンをエッチングマスクとして第一の開口１７を拡げる。このとき、第一の開口１７は図１２（ａ）、（ｂ）に示すようにスリット状の開口となる。
最後に、バッファードフッ酸により酸化膜１０・埋め込み酸化膜層２１の一部を除去する。その後、サポート層２４であるモリブデンを亜リン酸・硝酸・酢酸の水溶液で除去する。
そのようにして、図１１（ａ）に示すようなアパーチャ２７・対向電極２６Ａ・２６Ｂを有する荷電粒子光学系を製造することができる。
【００４５】
本実施例の荷電粒子光学系の製造方法は以下に示すような効果を有している。
【００４６】
まず、ＳＯＩ基板の埋め込み酸化膜層２１を底部のエッチングストップ層として利用し、孔部１１に充填材料１５を形成することで、空隙９の断面が数μｍ以下のような小さい領域でも精度よく加工を行うことができる。
そして、除去する断面に対して深さが大きい場合でも精度よく加工を行うことができる。
これは、空隙９に対する孔部１１の断面積がほぼ同じ大きさになるため、空隙９の輪郭に沿った領域に孔部１１を形成する場合と比べ、孔部１１のアスペクト比が低く加工難易度を低減することが可能となるためである。
また、第一のシリコン層１９の厚さ精度で空隙９の厚さ精度を決定することができる。そのため、孔部１１の形成工程において、エッチング速度やエッチング開始点のばらつきの影響を少なくすることができる。
また、誤差要因を別の工程に分離できるため、工程管理や製造方法の開発を並列化したり簡素化したりすることができる。
【００４７】
次に、犠牲構造２８を利用して第一の開口１７を形成することにより、アスペクト比の高い加工が難しい絶縁層６に対する第一の開口１７の形成を簡単に行うことができる。
第一の層４が厚くなったり、被エッチング領域が微細であったりすると開口断面積に対する深さの大きい（つまりアスペクト比の高い）開口を第一の開口として形成する必要がある。ここで、絶縁層６は主に酸化シリコンで形成されており、シリコンに比べアスペクト比の高い開口を形成することが困難である。
したがって、本実施例のように金属層５を犠牲構造２８となるように設計しておくことで、アスペクト比の高い第一の開口１７を被エッチング領域（充填材料１５）と良好に位置決めして形成することができる。
そして、第一の開口１７のサイズや形成密度が変化しても、第一の開口１７を形成するエッチング条件がほとんど変化しない。そのため、様々なレイアウトに対して対応できる製造工程とすることができる。
【００４８】
次に、第二の開口２３を第一の開口１７の形成前に実施することにより、第一の層４に形成される微細構造やＣＭＯＳ回路部２５が第二の開口２３の形成工程で破損・劣化するのを防ぐことができる。
第二の開口２３を形成する工程において、第一の層４はリソグラフィーやドライエッチング時に薬液や水に浸漬されたり、工程中にハンドリングのため機械的な応力を受けたりする。
このとき、第一の開口１７が形成されていると、第一の開口１７が破損したり、塵が付着して開口がふさがったりする恐れがある。
また、第一の層４の金属層５と絶縁層６の層間部分から水分が入り金属層５を腐食したり、ＣＭＯＳ回路部２５の回路特性を劣化させたりする恐れもある。
したがって、本実施例のように、第一の開口１７の形成前に第二の開口２３を形成することにより、これらの破損・劣化の危険性を下げ、歩留まりを向上することが可能となる。
また、第二の開口２３形成後にサポート層２４を形成することにより、第一のシリコン層１９と埋め込み酸化膜層２１のみとなった薄化部分の機械強度を高め、製造工程中に破損をふせぐことが可能となる。
また、充填材料１５をエッチング除去する工程で、第二の開口２３が広がるのを防ぐことができる。
【００４９】
更に、充填材料１５を除去後に、絶縁層６を除去し、第一の開口１７のサイズを拡げる工程により、第一の層４に第一の開口１７の形状以外の任意の形状のマイクロ構造体を形成することができる。
このとき、サポート層２４が存在することにより、特別な裏面貼り合わせを行わなくてもこの除去工程のドライエッチング中にＳＯＩ基板を貫通してしまうのを防ぐことができる。
ドライエッチング中に貫通孔が形成されてしまうと、エッチングガスが裏面に回り込んだり、冷却用のガスが表面側に回り込んだりして、破損したり異常エッチングが生じたりする。
したがって、サポート層２４を形成することにより、歩留まりを向上することができる。
更に、サポート層２４を金属としておけば、ドライエッチングの底部が広がる現象（いわいるノッチング）を低減し、この除去工程で空隙９の形状が崩れてしまうのを防ぐことができる。したがって高精度に空隙９を形成することができる。また、特に、第一の層４の最上面の金属層５をエッチングマスクとして絶縁層６を除去することにより、充填材料１５をエッチング除去した後、リソグラフィーを行わないで第一の開口１７のサイズをひろげることができる。
第一の開口１７により凹凸が生じており、こういった面にリソグラフィーを精度よく行うのが困難となる。本実施例のように、金属層５のパターンを利用することで、歩留まりよく第一の開口１７のサイズをひろげることができる。
【符号の説明】
【００５０】
１:シリコン基板
２:第一の主面
３:第二の主面
４:第一の層
５:金属層
６:絶縁層
７:マイクロ構造体
８:被膜
９:空隙
１０:酸化膜
１９：第一のシリコン層
２０：第二のシリコン層
２１：埋め込み酸化膜層
【図１】
2013255974.tif 000003
【図２】
2013255974.tif 000004
【図３】
2013255974.tif 000005
【図４】
2013255974.tif 000006
【図５】
2013255974.tif 000007
【図６】
2013255974.tif 000008
【図７】
2013255974.tif 000009
【図８】
2013255974.tif 000010
【図９】
2013255974.tif 000011
【図１０】
2013255974.tif 000012
【図１１】
2013255974.tif 000013
【図１２】
2013255974.tif 000014
【図１３】
2013255974.tif 000015
【図１４】
2013255974.tif 000016