(57)【要約】【課題】従来技術は、スタンバイ状態における回路ブロック自体の消費電力は低減できたが、回路ブロックへ供給される電圧を発生する中間電圧発生回路自体の消費電力は低減できていなかった。【解決手段】電源電圧により駆動し、その電源電圧よりも絶対値が低い中間電圧を出力する中間電圧発生回路と、所定の動作を行う回路ブロックと、その回路ブロックへ中間電圧の供給を制御するスイッチ手段とを設け、中間電圧発生回路にもスイッチ手段と連動する動作停止手段を備えている。スタンバイ状態には、そのスイッチ手段をオフすることにより、回路ブロックの消費電力と中間電圧発生回路の消費電力とを削減した。これにより、電子回路全体の低消費電力化が図られる。【選択図】図１
2013201658.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が供給され前記電源電圧よりも絶対値が低い中間電圧を出力する中間電圧発生回路と、
前記中間電圧が供給され所定の動作を行う回路ブロックと、
制御回路から出力される制御信号に基づいて、前記回路ブロックへの前記中間電圧の供給を制御するスイッチ手段と、
を有し、
前記スイッチ手段は、前記中間電圧と前記制御信号との電位差により開閉制御される電子回路において、
前記中間電圧発生回路は、前記制御信号に基づいて前記中間電圧発生回路の回路動作を停止させる動作停止手段を有することを特徴とする電子回路。
【請求項２】
前記中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との３つの回路部により構成され、
前記基準電圧生成回路部にて所定の基準電圧を生成し、該基準電圧に基づいて前記増幅回路部及び前記出力回路部により前記中間電圧を生成して出力し、
前記動作停止手段は、前記制御信号に基づいて前記３つの回路部全ての前記電源電圧の供給を停止することを特徴とする請求項１に記載の電子回路。
【請求項３】
前記中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との３つの回路部により構成され、
前記基準電圧生成回路部にて所定の基準電圧を生成し、該基準電圧に基づいて前記増幅回路部及び前記出力回路部により前記中間電圧を生成して出力し、
前記動作停止手段は、前記制御信号に基づいて前記増幅回路部及び前記出力回路部への前記電源電圧の供給を停止することを特徴とする請求項１に記載の電子回路。
【請求項４】
前記中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との３つの回路部により構成され、
前記基準電圧生成回路部にて所定の基準電圧を生成し、該基準電圧に基づいて前記増幅回路部及び前記出力回路部により前記中間電圧を生成して出力し、
前記動作停止手段は、前記制御信号に基づいて前記出力回路部への前記電源電圧の供給を停止することを特徴とする請求項１に記載の電子回路。
【請求項５】
前記中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との３つの回路部により構成され、
前記基準電圧生成回路部にて所定の基準電圧を生成し、該基準電圧に基づいて前記増幅回路部及び前記出力回路部により前記中間電圧を生成して出力し、
前記動作停止手段は、前記制御信号に基づいて前記基準電圧生成回路部への通電量を制限し、前記基準電圧の値をゼロにすることで前記増幅回路部と前記出力回路部の回路動作を停止することを特徴とする請求項１に記載の電子回路。
【請求項６】
前記動作停止手段は、前記制御信号に基づいて開閉制御されるＭＯＳＦＥＴ型スイッチであることを特徴とする請求項１から５のいずれか１つに記載の電子回路。
【請求項７】
前記回路ブロックと前記中間電圧発生回路とを構成するトランジスタと、前記スイッチ手段とは、同一の閾値を有することを特徴とする請求項１から６のいずれか１つに記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路を構成する回路ブロックを、中間電圧発生回路にて生成された中間電圧により駆動する電子回路に関し、特に回路ブロックがスタンバイ状態となるときに、消費電流を低減する電子回路に関する。
【背景技術】
【０００２】
電子機器の発展に伴い、内蔵される電子回路には低消費電力化が求められることがますます多くなってきている。
そのような要求に対しては、例えば、電子回路の動作時の電力削減に有効なクロックゲーティング技術、リーク電流の低減に有効なＭＴＣＭＯＳ（Ｍｕｌｔｉ−Ｔｈｒｅｓｈｏｌｄ−Ｖｏｌｔａｇｅ  Ｃｏｍｐｌｅｍｅｎｔａｒｙ−Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）技術など、多くの提案を見るものである。
【０００３】
その中でも、電子回路を構成する回路ブロックがスタンバイ状態のときに、回路ブロックのリーク電流を低減する、パワーゲーティング技術が有効であると言われている。
【０００４】
ところで、スタンバイ状態とは、電子回路の動作を停止するなどして待機状態にすることをいう。電子回路を構成する一部の回路ブロックや、回路ブロックを構成する素子を動作停止にすることもある。いずれにおいても、電子回路自体や電子回路が搭載された電子機器の都合により、主に低消費電力化のために回路動作を停止する状態をいう。
【０００５】
電子回路における回路動作の停止とは、電源の切断などにより電子回路が完全に回路動作を停止している場合と、電子回路が所定の動作をしない範囲でわずかに通電させているものの回路動作自体は停止している場合とがある。後者の場合、電源の電圧を低下させたり通電量を低減させたりして、電子回路を構成する一部の素子や小規模回路などの動作を制限してなることが多い。このような場合を、実質的な回路動作の停止と呼ぶ。
【０００６】
なお、実質的な回路動作の停止は、例えば、電子回路に給電する電源電圧をその電子回路を構成する素子の閾値電圧Ｖｔｈよりも低くするなどが一般的である。一例を挙げると、電子回路の電源電圧を絶対値で１．５Ｖとし、構成する素子の閾値電圧Ｖｔｈを絶対値で０．６５Ｖとすると、電源電圧を絶対値で０．５Ｖ程度にするものである。
【０００７】
パワーゲーティング技術とは、回路ブロックの電源を制御する技術であって、例えば、回路ブロックへと繋がる電源配線をＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）等のスイッチによって開閉制御することにより、スタンバイ状態のときに、回路ブロックへ電源供給を断つ状態にしてその動作を止め、消費電力低減を行うものである。
【０００８】
電子回路は、近年の低消費電力化の要望に伴い、低い電源電圧で回路を駆動することが望まれている。しかし、電源電圧が、回路ブロックを構成するＭＯＳＦＥＴの閾値電圧Ｖｔｈ付近まで下がると、動作速度の低下が発生する場合があることに加え、パワーゲーティング技術を用いたとき、回路ブロックへの電源供給を遮断するスイッチが完全にオフできなくなることによるリーク電流の増加などの問題が生じる。
【０００９】
このような問題を解決するために、パワーゲーティング技術に用いるスイッチに通常のＭＯＳＦＥＴよりも閾値電圧Ｖｔｈが低い、低ＶｔｈのＭＯＳＦＥＴが使われ始めた。
【００１０】
しかし、このような素子を用いても、ＭＯＳＦＥＴの閾値電圧Ｖｔｈの低下に伴い、動作時以外のスタンバイ時において、回路ブロックへの電源供給を遮断するスイッチを完全にオフすることができず、結局、回路ブロックのリーク電流を低減することはできなかった。
【００１１】
そこで、パワーゲーティング技術における、スタンバイ状態のときにリーク電流を低減させる技術が提案された（例えば、特許文献１参照。）。
【００１２】
図７は、特許文献１に示した従来技術を説明するためのブロック図であって、主旨を逸脱しない範囲で説明しやすいように書き直したものである。
図７において、１０２は制御回路、１０３は低い閾値電圧ＶｔｈのＭＯＳＦＥＴにより構成するスイッチング回路、１０４は低い閾値電圧ＶｔｈのＭＯＳＦＥＴにより構成する論理回路である。これらを搭載したデバイスが符号１００である。そして、１０１は論理回路１０４に駆動電圧を供給する電圧レギュレータである。
【００１３】
特許文献１に示した従来技術は、ＭＯＳＦＥＴのゲート端子とソース端子との間の電圧Ｖｇｓが所定の電圧に保持されているときに、このＭＯＳＦＥＴのリーク電流が最も低くなるという特徴を利用している。
図７に示したように、電圧レギュレータ１０１から論理回路１０４へ供給される駆動電圧の供給路に、制御回路１０２で制御されるスイッチング回路１０３を設け、これを開閉制御することにより、論理回路１０４への給電の開始と停止とを切り換えるものである。
【００１４】
詳しくは、論理回路１０４がスタンバイ状態になるときに、スイッチング回路１０３を構成するＭＯＳＦＥＴのゲート端子に、このデバイス１００を駆動するそもそもの電源電圧よりも絶対値が高い電圧（つまり、電圧レギュレータ１０１からの駆動電圧）を印加することにより、スイッチング回路１０３を構成するＭＯＳＦＥＴを強いオフ状態にすることにより、電流経路を遮断し、低い閾値電圧ＶｔｈのＭＯＳＦＥＴを用いてもリーク電流を低減させることができる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００３−３７４９４号公報（第４頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１６】
特許文献１に示した従来技術は、スタンバイ状態において、電圧レギュレータ１０１から論理回路１０４に供給される駆動電圧を遮断するが、スイッチング回路１０３を構成するＭＯＳＦＥＴが強いオフ状態になることにより、リーク電流が低減され、スタンバイ状態においても低消費電力化を行える。
【００１７】
しかし、その状態であっても、電圧レギュレータ１０１自体は停止していない。このため、電圧レギュレータ１０１自体は、論理回路１０４が停止した後でも電力を消費し続けてしまう。
【００１８】
このため、特許文献１に示した従来技術は、消費電力が大きい機器に適用する場合は、電圧レギュレータ１０１の消費電流としては相対的にわずかであるため無視できるが、例えば、電子腕時計等の小型電子機器に適用する場合は、電圧レギュレータ１０１の消費電力は無視できなくなり、小型電子機器に搭載した電池の寿命を大幅に短くしてしまう。
【００１９】
本発明は、かかる問題を解決するためにあり、スタンバイ状態のときに不必要に動作し
ている回路を停止させ、回路システム全体の低消費電力化を図る。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、本発明の電子回路は、下記記載の構成を採用する。
【００２１】
本発明の電子回路は、電源電圧が供給され前記電源電圧よりも絶対値が低い中間電圧を出力する中間電圧発生回路と、中間電圧が供給され所定の動作を行う回路ブロックと、制御回路から出力される制御信号に基づいて、回路ブロックへの中間電圧の供給を制御するスイッチ手段とを有し、スイッチ手段は、中間電圧と制御信号との電位差により開閉制御される電子回路において、中間電圧発生回路は制御信号に基づいて中間電圧発生回路の回路動作を停止させる動作停止手段を有することを特徴とする。
【００２２】
これにより、スタンバイ状態のときには、回路ブロックへの電流供給経路が遮断されて回路ブロックでの消費電力が低減されると共に、中間電圧発生回路自体も停止することから、電子回路全体を低消費電力化とすることができる。
【００２３】
中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との３つの回路部によりなり、基準電圧生成回路部で所定の基準電圧を生成して、この基準電圧に基づいて増幅回路部及び出力回路部により中間電圧を生成して出力し、動作停止手段は、制御信号に基づいて３つの回路部全ての電源電圧の供給を停止するようにしてもよい。
【００２４】
このような構成にすることで、中間電圧発生回路は、完全に動作を停止するので、低消費電力化ができる。
【００２５】
中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との３つの回路部によりなり、基準電圧生成回路部で所定の基準電圧を生成して、この基準電圧に基づいて増幅回路部及び出力回路部により中間電圧を生成して出力し、動作停止手段は、制御信号に基づいて増幅回路部及び出力回路部への電源電圧の供給を停止するようにしてもよい。
【００２６】
このような構成にすれば、基準電圧生成回路部は動作を停止していないため、多少この回路部で電力を消費してしまうが、基準電圧が常に発生しており、増幅回路部及び出力回路部が停止から復帰すれば、すぐさま中間電圧を出力できるので、電子回路全体の起動性を上げることができる。
【００２７】
中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との３つの回路部によりなり、基準電圧生成回路部で所定の基準電圧を生成して、この基準電圧に基づいて増幅回路部及び出力回路部により中間電圧を生成して出力し、動作停止手段は、制御信号に基づいて出力回路部への電源電圧の供給を停止するようにしてもよい。
【００２８】
このような構成にすれば、基準電圧生成回路部は動作を停止していないため、多少この回路部で電力を消費してしまうが、基準電圧が常に発生しており、出力回路部が停止から復帰すれば、すぐさま中間電圧を出力できるので、電子回路全体の起動性を上げることができる。
【００２９】
中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との３つの回路部によりなり、基準電圧生成回路部で所定の基準電圧を生成して、この基準電圧に基づいて増幅回路部及び出力回路部により中間電圧を生成して出力し、動作停止手段は、制御信号に基づいて基準電圧生成回路部への通電量を制限して基準電圧の値をゼロにすることで増幅回路部と出力回路部の回路動作を停止するようにしてもよい。
【００３０】
このような構成にすれば、基準電圧生成回路部と増幅回路部と出力回路部との３つの回路部の電源を遮断して回路動作を停止する場合にくらべて、各回路を構成する素子がフローティングにならないため、ノイズ等の外乱に対して誤動作することが少なくなる。
【００３１】
動作停止手段は、制御信号に基づいて開閉制御されるＭＯＳＦＥＴ型スイッチであってもよい。
【００３２】
このような構成にすれば、電圧信号で簡単にスイッチ制御できることに加え、より低消費電力化とすることができる。
【００３３】
回路ブロックと中間電圧発生回路とを構成するトランジスタと、スイッチ手段とは、同一の閾値を有するようにしてもよい。
【００３４】
このような構成にすれば、それら閾値を低くすることで、消費電力をさらに低減することができる。また、複数の閾値を有する素子で回路を構成する必要がなくなるから、製造工程が複雑化せず、短手番で電子回路を製造でき、コストダウン化できるメリットもある。
【発明の効果】
【００３５】
本発明によれば、スタンバイ状態のときに、中間電圧発生回路自体の回路動作を停止する動作停止手段を設けることにより、回路ブロックの消費電力を低減すると共に、中間電圧発生回路自体の消費電力も低減することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の電子回路の概要を説明する機能ブロック図である。
【図２】実施例１にかかる中間電圧発生回路を説明する回路図である。
【図３】実施例１の変形例１にかかる中間電圧発生回路を説明する回路図である。
【図４】実施例１の変形例２にかかる中間電圧発生回路を説明する回路図である。
【図５】実施例２にかかる中間電圧発生回路を説明するブロック図である。
【図６】実施例２にかかる中間電圧発生回路を説明する回路図である。
【図７】特許文献１に示した従来技術を説明するブロック図である。
【発明を実施するための形態】
【００３７】
本発明の電子回路は、回路ブロックへ電源電圧を供給するための中間電圧発生回路に、この中間電圧発生回路の動作を停止する動作停止手段を備えている。
電子回路をスタンバイ状態にするとき、回路ブロックへの電源供給を断つと共に、この動作停止手段により中間電圧発生回路も動作を停止又は実質的に停止させるのである。
これにより、中間電圧発生回路が消費する分の電力を低減することができるため、電子回路をより低消費電力化とすることができる。
【００３８】
ところで、すでに説明したように、電子回路における回路動作の停止には２つの概念がある。電源電圧の遮断などによる回路動作の完全な停止と、電源電圧や動作電流の低減などによる回路動作の実質的な停止である。
【００３９】
中間電圧発生回路の動作を停止又は実質的に停止するということも同様であって、後述する実施例の説明にあっては、実施例１に中間電圧発生回路の回路動作を完全に停止させる例を、実施例２に中間電圧発生回路の回路動作を実質的に停止させる例を説明する。
【００４０】
以降、本発明の実施形態を説明するが、まず、電子回路の概要を説明し、次に実施例１を説明する。実施例１には変形例１と変形例２とがあり、計３つの例を説明する。そして
、実施例２を説明する。
なお、説明にあっては、図面を指定しつつ行うが、適宜他の図面も参照されたい。また、図面に用いる記号や符合は、同一の構成には同一のものを付与している。そして、説明に際しては、具体的な電圧値などを示しているが、これはあくまでも例示であって発明を限定するものではない。
【００４１】
［電子回路の概要説明：図１］
まず、電子回路の概要を、図１の機能ブロック図を用いて説明する。
図１において、２１は動作対象である回路ブロック、３１は回路ブロック２１への電源供給を制御するためのスイッチ手段、４１はスイッチ手段３１への電源供給を行うための中間電圧ＶＲＥＧを発生させる中間電圧発生回路である。５０は中間電圧発生回路４１を全て又は部分的に停止させたりして実質的な回路動作の停止を行う、動作停止手段である。１１はスイッチ手段３１及び動作停止手段５０を制御するための制御信号ＣＮＴを発生させる制御回路である。９０はこれらで構成する電子回路である。
【００４２】
中間電圧発生回路４１は、図示しない電源配線から、ハイレベルの電源電圧（例えば、０Ｖ）として電源電圧ＶＤＤの供給と、ローレベルの電源電圧（例えば、−１．５Ｖ）として電源電圧ＶＳＳの供給とを受け、中間電圧ＶＲＥＧ（例えば、−０．８Ｖ）を出力する。この回路は、詳しくは後述するが、電圧レギュレータ回路で構成することができる。
【００４３】
中間電圧発生回路４１には、この中間電圧発生回路４１の動作を停止又は実質的に停止する動作停止手段５０が設けてあり、その回路は、制御回路１１からの制御信号ＣＮＴで動作する。
【００４４】
回路ブロック２１は、同じく図示しない電源配線から、電源電圧ＶＤＤの供給と、中間電圧発生回路４１により発生する中間電圧ＶＲＥＧの供給とを受け、所定の動作をする。例えば、この電子回路９０を電子時計に用いる場合は、この回路ブロック２１は、発振回路や分周回路や表示手段駆動回路などに相当する。
【００４５】
スイッチ手段３１は、回路ブロック２１と中間電圧発生回路４１が発生した中間電圧ＶＲＥＧを供給する配線との間に設けており、制御回路１１からの制御信号ＣＮＴで開閉動作する。
【００４６】
制御回路１１は、電子回路９０自身や、電子回路９０が搭載される電子機器の他の回路やシステム側からの要望に対して、回路ブロック２１を停止させると共に中間電圧発生回路４１の動作を停止又は実質的に停止させるための所定の制御信号ＣＮＴを出力する回路である。例えば、電子回路９０がスタンバイ状態になるとき、制御回路１１は、制御信号ＣＮＴによりスイッチ手段３１と動作停止手段５０とを制御して、それを実現する。
【００４７】
電子回路９０が、スタンバイ状態になるとき、制御回路１１からの制御信号ＣＮＴにより、スイッチ手段３１は強いオフ状態になる。これにより、回路ブロック２１への中間電圧ＶＲＥＧの供給が遮断される。回路ブロック２１への電流経路がなくなるため、回路ブロック２１は動作を停止し、回路動作に伴う電力の消費がなくなる。
【００４８】
また、中間電圧発生回路４１を構成する各回路を動作停止又は実質的に動作停止させる動作停止手段５０により、中間電圧発生回路４１の回路動作が停止したり、部分的に停止（実質的な停止）することにより、回路動作に伴う電力の消費がなくなる。
【実施例１】
【００４９】
［実施例１の構成の説明：図１、図２］
主に図２を用い図１も参照しつつ、実施例１の構成を説明する。
図２は、図１に示す電子回路９０を構成する中間電圧発生回路４１の詳細を示した回路図である。
【００５０】
実施例１の特徴は、スタンバイ状態のときに、中間電圧発生回路４１を構成する回路を全て停止することにより、この回路で消費する電力を削減するという点である。
【００５１】
図２（ａ）において、４２は基準電圧生成回路部、４３は基準電圧を増幅する増幅回路部、４４は増幅した基準電圧を出力する出力回路部である。
基準電圧生成回路部４２は、カレントミラー回路を備え、定電圧の基準電圧ＶＲＥＦを発生する回路である。増幅回路部４３は、基準電圧ＶＲＥＦを入力して増幅する回路であって、例えば１倍の差動増幅アンプ（オペアンプ）である。出力回路部４４は、基準電圧ＶＲＥＦから中間電圧ＶＲＥＧを生成する回路である。
【００５２】
これら３つの回路で、電圧レギュレータ回路を構成する。これらの回路は良く知られた回路であるため、詳細な説明は省略する。
【００５３】
図２（ａ）において、５１は図１に示す動作停止手段５０に相当するスイッチである。このスイッチ５１は、制御信号ＣＮＴを入力して動作する、公知の機械式スイッチや電磁式スイッチを用いることができる。
図２（ｂ）〜図２（ｄ）は、スイッチ５１の他の構成例である。図２（ｂ）は、ＭＯＳＦＥＴ型の半導体スイッチを用いる例である。図２（ｃ）は、ＭＯＳＦＥＴを２つ用いるトランスミッションゲート回路を用いる例である。図２（ｄ）は、バイポーラトランジスタ型の半導体スイッチを用いる例である。
【００５４】
上述のごとく、動作停止手段５０を構成するスイッチ５１は、公知の機械式スイッチや電磁式スイッチの他、図２（ｂ）〜図２（ｄ）に例示するような構成のうちどれを用いても構わない。選択する構成は、電子回路９０を運用する環境により変化するからである。
【００５５】
なお、シンプルな構成であると共に単体の半導体スイッチとして消費電力が低い図２（ｂ）に示すＭＯＳＦＥＴ型の半導体スイッチが好ましい。以後の説明は、この図２（ｂ）に示す構成を用いる例で行う。
【００５６】
記号ＶＤＤは、電子回路９０に供給されるハイレベルの電源電圧（例えば、０Ｖ）である。記号ＶＳＳは、ローレベルの電源電圧（例えば、−１．５Ｖ）である。なお、特に限定しないが、中間電圧ＶＲＥＧは、例えば、−０．８Ｖである。これらの電圧は、図示しない電源配線などにより各要素に供給されている。
【００５７】
ところで、回路ブロック２１と動作停止手段５０を含む中間電圧発生回路４１とを構成する素子は、低い閾値電圧ＶｔｈのＭＯＳＦＥＴで構成することができる。上記記載の電源電圧の関係では、例えば、標準的な閾値電圧Ｖｔｈを絶対値で０．６５Ｖとすると、低い閾値電圧は、絶対値で０．３５Ｖ程度である。
【００５８】
スイッチ手段３１は、例えばｎ型のＭＯＳＦＥＴ型の半導体スイッチを用いることができる。そのゲート端子には制御信号ＣＮＴが入力しており、ドレイン端子は回路ブロック２１に、ソース端子は中間電圧ＶＲＥＧが入力されている。
【００５９】
図２（ａ）に示すように、中間電圧発生回路４１を構成する基準電圧生成回路部４２、増幅回路部４３、出力回路部４４は、電源電圧ＶＤＤが供給されている。これらの回路と電源電圧ＶＳＳを供給する電源配線との間に動作停止手段５０であるスイッチ５１が接続
されている。
【００６０】
動作停止手段５０であるスイッチ５１は、すでに説明しているように、ＭＯＳＦＥＴ型の半導体スイッチである。そのゲート端子には制御信号ＣＮＴが入力しており、ドレイン端子は基準電圧生成回路部４２、増幅回路部４３、出力回路部４４と接続している。ソース端子は電源電圧ＶＳＳが供給されている。
【００６１】
制御回路１１からの制御信号ＣＮＴは、通常動作時にはＶＤＤレベル、スタンバイ状態のときにはＶＳＳレベルとなる信号である。
【００６２】
［通常動作時の説明］
次に、引き続き図１及び図２を参照して、実施例１の動作を説明する。
まず、通常動作時の動作を説明する。
電子回路９０が通常動作しているきは、動作停止手段５０であるスイッチ５１のゲート端子には、ソース端子に入力している電源電圧ＶＳＳよりも高い電圧である電源電圧ＶＤＤレベルの制御信号ＣＮＴが入力している。このため、スイッチ５１はオンする。
そうすると、中間電圧発生回路４１からの中間電圧ＶＲＥＧが出力される。
【００６３】
同様に、スイッチ手段３１のゲート端子には、ソース端子に入力している中間電圧ＶＲＥＧよりも高い電圧である電源電圧ＶＤＤレベルの制御信号ＣＮＴが入力している。このため、スイッチ手段３１はオンする。
そうすると、中間電圧発生回路４１からの中間電圧ＶＲＥＧがそのまま回路ブロック２１へと伝わり、回路ブロック２１の駆動電源として、中間電圧ＶＲＥＧが使われるようになる。
【００６４】
ところで、中間電圧発生回路４１の構成によるが、中間電圧ＶＲＥＧを発生するときに、中間電圧発生回路４１の起動後、時間的にディレイが生じる場合がある。中間電圧ＶＲＥＧが安定して出力されるまで、数十ｍＳｅｃ程度の時間がかかるときがあるためである。このような中間電圧発生回路４１を用いるときは、回路ブロック２１へ安定して中間電圧ＶＲＥＧを供給するために、制御信号ＣＮＴの伝達系に、その信号伝達をディレイさせる手段を設けてもよい。
【００６５】
つまり、スイッチ手段３１のゲート端子側に、印加される制御信号ＣＮＴを遅延させるディレイ回路を付加することにより、先に動作停止手段５０をオンさせ、中間電圧ＶＲＥＧが安定して出力するようになった後、スイッチ手段３１をオンさせるようにするのである。これにより、回路ブロック２１へ安定した中間電圧ＶＲＥＧを印加させることができる。
なお、ディレイ回路は、抵抗素子とコンデンサなどの容量素子とを組み合わせて構成することができる、電子回路では良く知られたものであるから、その構成についての説明は省略する。
【００６６】
［スタンバイ状態の説明］
次に、スタンバイ状態の動作を説明する。
電子回路９０がスタンバイ状態になるときは、制御回路１１からの制御信号ＣＮＴが電源電圧ＶＳＳレベルとなる。
スイッチ手段３１のゲート端子には、ソース端子に入力している中間電圧ＶＲＥＧよりも低い電圧である電源電圧ＶＳＳレベルの制御信号ＣＮＴが入力している。このため、スイッチ手段３１はオフする。
【００６７】
そうすると、中間電圧発生回路４１からの中間電圧ＶＲＥＧは、回路ブロック２１へと
伝わらなくなり、駆動電圧を失った回路ブロック２１は動作を停止する。
【００６８】
すでに説明しているとおり、スイッチ手段３１は、ｎ型のＭＯＳＦＥＴを用いており、低い閾値電圧Ｖｔｈの素子とすることができる。そうすると、このときのスイッチ手段３１の状態は、強いオフ状態となっている。このような状態であれば、スイッチ手段３１は確実にオフされるため、スイッチ手段３１自体のリークも無く、回路ブロック２１への電流供給経路を遮断することができる。よって回路ブロック２１自体の消費電力もほとんどなくなる。
【００６９】
同様に、動作停止手段５０であるスイッチ５１のゲート端子は、ソース端子に供給している電圧である電源電圧ＶＳＳと同一となるから、動作停止手段５０はオフとなる。
そうすると、中間電圧発生回路４１は電源が断たれるため動作を停止し、中間電圧ＶＲＥＧも出力されない。よって、中間電圧発生回路４１内の消費電力はほとんどなくなる。
【００７０】
ところで、中間電圧発生回路４１は、動作を停止した状態では、電源電圧ＶＤＤ側が印加されたままであるが、電源電圧ＶＳＳは断たれた状態となるため、所定の時間（例えば、数百ｍＳｅｃ）を経過した後、中間電圧ＶＲＥＧは電源電圧ＶＤＤレベルに近づくようになる。つまり、中間電圧発生回路４１を構成する各素子の浮遊容量に蓄積している電荷が放電され、次第に０Ｖである電源電圧ＶＤＤレベルに収束するのである。
【００７１】
このようになれば、時間の経過と共に中間電圧ＶＲＥＧが電源電圧ＶＤＤレベルとなるから、スイッチ手段３１のゲート端子とソース端子との電位差は更に大きくなり、スイッチ手段３１の状態は、時間の経過と共にさらに強いオフ状態（スーパーカットオフ状態）とすることができる。そうすると、さらにスイッチ手段３１自体のリークも発生しない状態になる。
【００７２】
また、中間電圧発生回路４１は、動作を停止した後、上記所定の時間（例えば、数百ｍＳｅｃ）を経ずとも、中間電圧ＶＲＥＧの出力をすぐさま電源電圧ＶＤＤとすることもできる。
すなわち、動作停止手段５０に連動したスイッチ手段を電源電圧ＶＤＤと中間電圧ＶＲＥＧの配線間に設けるのである。このようにすれば、すぐさまスイッチ手段３１を上記の強いオフ状態とすることができる。
【００７３】
［実施例１のまとめ］
以上の説明の通り、電子回路９０がスタンバイ状態になると、中間電圧発生回路４１を構成する基準電圧生成回路部４２、増幅回路部４３、出力回路部４４の３つの回路は、ＭＯＳＦＥＴ型などのスイッチ５１により電源電圧ＶＳＳの供給が断たれて、全て動作を停止する。これにより、スタンバイ状態のとき、中間電圧発生回路４１で無駄な電力を消費することがない。
【００７４】
［実施例１の変形例１の説明：図１、図３］
次に、図１及び図３を用いて、実施例１の変形例１を説明する。
図３は、図１に示す電子回路９０を構成する中間電圧発生回路４１の詳細を示したものである。
【００７５】
実施例１の変形例１の特徴は、スタンバイ状態のときに、中間電圧発生回路４１を構成する回路の一部である、増幅回路部４３と出力回路部４４とを停止することにより、この２つの回路で消費する電力を削減するという点である。
【００７６】
図３に示す例は、基準電圧生成回路部４２を動作させたまま、増幅回路部４３と出力回
路部４４とを停止する例であり、増幅回路部４３及び出力回路部４４と電源電圧ＶＳＳを供給する配線との間に動作停止手段５０であるスイッチ５１が接続されている。
【００７７】
このような構成にすれば、基準電圧生成回路部４２は動作を停止していないため、多少この回路部で電力を消費してしまうが、基準電圧ＶＲＥＦが常に発生しており、増幅回路部４３と出力回路部４４とが停止から復帰すれば、すぐさま中間電圧ＶＲＥＧを出力できる。したがって、回路ブロック２１もすぐさま動作を開始でき、電子回路９０全体の起動性を上げることができる。
【００７８】
［実施例１の変形例２の説明：図１、図４］
次に、図１及び図４を用いて、実施例１の変形例２を説明する。
図４は、図１に示す電子回路９０を構成する中間電圧発生回路４１の詳細を示したものである。
【００７９】
実施例１の変形例２の特徴は、スタンバイ状態のときに、中間電圧発生回路４１を構成する回路の一部である、出力回路部４４のみを停止することにより、この回路で消費する電力を削減するという点である。
【００８０】
図４に示す例は、基準電圧生成回路部４２と増幅回路部４３とを動作させたまま、出力回路部４４のみ停止する例であり、出力回路部４４と電源電圧ＶＳＳを供給する配線との間に動作停止手段５０であるスイッチ５１が接続されている。
【００８１】
このような構成にすれば、基準電圧生成回路部４２及び増幅回路部４３は動作を停止していないため、多少これらの回路部で電力を消費してしまうが、基準電圧ＶＲＥＦが常に発生しており、出力回路部４４が停止から復帰すれば、すぐさま中間電圧ＶＲＥＧを出力できることに加え、増幅回路部４３を構成する素子がフローティングにならないため、誤動作することはないというメリットもある。
【００８２】
この増幅回路部４３は、説明の例では１倍の差動増幅回路を用いている。差動増幅回路が誤動作してしまうと、中間電圧発生回路４１の起動直後、中間電圧ＶＲＥＧが大きく変動してしまい、回路ブロック２１をすぐさま正常に動作開始させることができなくなる。
【００８３】
［実施例１の変形例１及び変形例２のまとめ］
中間電圧発生回路４１を構成する基準電圧生成回路部４２、増幅回路部４３、出力回路部４４は、それぞれ回路構成や機能が異なるため、各回路部で消費する電力も異なる。
中間電圧発生回路４１の設計や仕様、大きな意味では電子回路９０の仕様や使用環境により、上記の各回路部の一部をスイッチ５１で停止させるかを選ぶことができる。
【００８４】
一例を示すと、発明者が試作したＭＯＳＦＥＴで構成した中間電圧発生回路４１は、電源電圧ＶＤＤを０Ｖ、電源電圧ＶＳＳを−１．５Ｖ、中間電圧ＶＲＥＧを−０．８Ｖとしたとき、通常動作時におけるその全体消費電流は、約６．４ｎＡであった。
【００８５】
実施例１で示したように、動作停止手段５０を制御して、中間電圧発生回路４１の電源電圧ＶＳＳの供給を断ち、動作を停止させたとき（スタンバイ状態）の中間電圧発生回路４１の消費電流は、０．０２４ｎＡであった。この値は回路のリーク電流と言ってもよい程度の微小なものであり、ほとんど電流が流れていないといえる。
【００８６】
中間電圧発生回路４１の基準電圧生成回路部４２は、基準電圧ＶＲＥＦを出力しなければならないため、ある程度の消費電流が必要である。増幅回路部４３は、入力した基準電圧ＶＲＥＦを増幅しない１倍の差動増幅アンプであるから、その消費電力は、基準電圧生
成回路部４２と比べてかなり小さい。一方、出力回路部４４は、基準電圧ＶＲＥＦから中間電圧ＶＲＥＧを生成するため、その消費電力は基準電圧生成回路部４２と同様にある程度の電流が必要である。
【００８７】
発明者が調べたところによると、基準電圧生成回路部４２のみ動作させたときの中間電圧発生回路４１の消費電流は、約３．３９ｎＡであった。基準電圧生成回路部４２及び増幅回路部４３の消費電流は、約３．４１ｎＡであった。そして、出力回路部４４の消費電流は、約２．９９ｎＡであった。
このことから、基準電圧生成回路部４２及び出力回路部４４が中間電圧発生回路４１の消費電流のほとんどを占めていることが分かる。
【００８８】
基準電圧生成回路部４２を動作させ、増幅回路部４３及び出力回路部４４を停止させた実施例１の変形例１で示した例では、すでに説明した起動性を維持しつつ、中間電圧発生回路４１の消費電流を、約半分とすることができる。
【００８９】
基準電圧生成回路部４２及び増幅回路部４３を動作させ、出力回路部４４のみを停止させた実施例１の変形例２で示した例でも、増幅回路部４３で消費される電流が少ないため、中間電圧発生回路４１の消費電流を、変形例１と同様の約半分とすることができる。
この例にあっては、増幅回路部４３が動作を停止していないため、この回路を構成する各ＭＯＳＦＥＴの電位も固定されており、これらが誤動作することがないというメリットもある。
【００９０】
以上のことから、上述の実施例１の変形例１及び変形例２にあっては、この出力回路部４４を停止させることで低消費電力化となる意味は大きく、そのほか変形例１と変形例２は、電子回路９０を運用する都合により、双方の例を使い分けるとよい。
【００９１】
また、実施例１で示した例では、スタンバイ状態から動作停止手段５０を制御して、中間電圧発生回路４１の電源電圧ＶＳＳの供給を投入し中間電圧ＶＲＥＧが所定の電圧を発生するまでの時間は、約２．３８ｍＳｅｃであった。一方、実施例１の変形例１及び変形例２で示した例では、約１．８１ｍＳｅｃであった。
【００９２】
つまり、基準電圧生成回路部４２を動作させておき、基準電圧ＶＲＥＦを発生しておくことで、中間電圧ＶＲＥＧの発生が速くなることがわかる。
その差はわずかであり約０．５７ｍＳｅｃだが、０．１ｍＳｅｃでも起動を速くしたい電子時計などの小型電子機器に搭載する電子回路などの場合は、その効果は大きいといえる。
【実施例２】
【００９３】
［実施例２の構成の説明：図１、図５、図６］
まず、図５及び図６を用いて、実施例２の構成を説明する。
図５は、実施例２における中間電圧発生回路４１を示すブロック図であり、符号５２は図１に示す動作停止手段５０に相当するスイッチである。符号９１はこのスイッチを構成するｐ型のＭＯＳＦＥＴである。
【００９４】
図６は、図５に示す中間電圧発生回路４１の具体的な構成を示す回路図である。符号７１〜７４はｐ型のＭＯＳＦＥＴ、符号８１及び８２はｎ型のＭＯＳＦＥＴである。
図６に示す中間電圧発生回路４１は、すでに説明した例と同じ回路であるが、以降の説明をし易いように、各回路のｐ型のＭＯＳＦＥＴの一部には符号７１〜７４を、ｎ型のＭＯＳＦＥＴの一部には、符号８１及び８２を付与している。
【００９５】
実施例２の特徴は、スタンバイ状態のときに、一部の回路の通電量を制限することでその他の回路の動作を停止させ、中間電圧発生回路４１全体で消費する電力を削減するという点である。中間電圧発生回路４１は完全に動作を停止していないが、実質的に停止していることなる。
【００９６】
具体的には、中間電圧発生回路４１を構成する基準電圧生成回路部４２への通電量を制限して基準電圧ＶＲＥＦの値をゼロにし、増幅回路部４３と出力回路部４４の回路動作を停止させるものである。
実施例１ですでに説明した通り、基準電圧生成回路部４２と出力回路部４４とは、中間電圧発生回路４１の消費電流の大部分を消費する回路であるから、これら回路の通電量を制限することは低消費電力化になる。
【００９７】
図５に示す例は、基準電圧生成回路部４２の出力部と増幅回路部４３の入力部との間にスイッチ５２が挿入されている。
【００９８】
スイッチ５２は、ｐ型のＭＯＳＦＥＴ９１でスイッチを構成する例を示している。図６に示すように、ｐ型のＭＯＳＦＥＴ９１のソース端子は、電源電圧ＶＤＤを供給する配線に接続しており、ドレイン端子は、後段の増幅回路部４３の入力部及び基準電圧生成回路部４２の出力部であるｐ型のＭＯＳＦＥＴ７２のゲート端子とドレイン端子との接続点（ｎ型のＭＯＳＦＥＴ８２のドレイン端子との接続点でもある）と接続している。そして、スイッチ５２を構成するｐ型のＭＯＳＦＥＴ９１のゲート端子には、制御信号ＣＮＴが入力している。
【００９９】
［通常動作時の説明：図１、図６］
次に、同じく図６を主に用いて、実施例２の動作を説明する。
まず、通常動作時の動作を説明する。
電子回路９０が通常動作しているきは、動作停止手段５０であるスイッチ５２を構成するスイッチのゲート端子には、電源電圧ＶＳＳよりも高い電圧である電源電圧ＶＤＤレベルの制御信号ＣＮＴが入力している。このため、ｐ型のＭＯＳＦＥＴ９１はオフする。
【０１００】
そうすると、基準電圧生成回路部４２からは基準電圧ＶＲＥＦが増幅回路部４３に入力され、その出力が出力回路部４４から中間電圧ＶＲＥＧが出力される。
【０１０１】
同様に、スイッチ手段３１のゲート端子には、ソース端子に入力している中間電圧ＶＲＥＧよりも高い電圧である電源電圧ＶＤＤレベルの制御信号ＣＮＴが入力している。このため、スイッチ手段３１はオンする。
そうすると、中間電圧発生回路４１からの中間電圧ＶＲＥＧがそのまま回路ブロック２１へと伝わり、回路ブロック２１の駆動電源として、中間電圧ＶＲＥＧが使われるようになる。
【０１０２】
実施例１の説明では、印加される制御信号ＣＮＴを遅延させるディレイ回路をスイッチ手段３１のゲート端子側に付加する例を説明したが、実施例２においてもそのディレイ回路を用いてもよいことは無論である。
【０１０３】
［スタンバイ状態の説明：図１、図６］
次に、スタンバイ状態の動作を説明する。
電子回路９０がスタンバイ状態になるときは、制御回路１１からの制御信号ＣＮＴが電源電圧ＶＳＳレベルとなる。
スイッチ手段３１のゲート端子には、ソース端子に入力している中間電圧ＶＲＥＧよりも低い電圧である電源電圧ＶＳＳレベルの制御信号ＣＮＴが入力している。このため、ス
イッチ手段３１はオフする。
【０１０４】
そうすると、中間電圧発生回路４１からの中間電圧ＶＲＥＧは、回路ブロック２１へと伝わらなくなり、駆動電圧を失った回路ブロック２１は動作を停止する。
【０１０５】
同様に、動作停止手段５０であるスイッチ５２を構成するｐ型のＭＯＳＦＥＴ９１のゲート端子には、電源電圧ＶＤＤよりも低い電圧である電源電圧ＶＳＳレベルの制御信号ＣＮＴが印加されている。このため、ｐ型のＭＯＳＦＥＴ９１はオンする。
【０１０６】
そうすると、基準電圧生成回路部４２を構成するｐ型のＭＯＳＦＥＴ７１、７２のゲート端子とソース端子との間には、電源電圧ＶＤＤレベルの電圧が印加される。これにより、基準電圧ＶＲＥＦの値はゼロ（電源電圧ＶＤＤレベル、要するに０Ｖ）になる。そして、これらｐ型のＭＯＳＦＥＴ７１、７２にはドレイン電流がほとんど流れなくなり、基準電圧生成回路部４２のｎ型のＭＯＳＦＥＴ８１、８２も同様にドレイン電流がほとんど流れなくなる。つまり、基準電圧生成回路部４２で消費する電流はほとんどない状態となる。
【０１０７】
スイッチ５２を構成するｐ型のＭＯＳＦＥＴ９１がオンしているので、後段の増幅回路部４３及び出力回路部４４をそれぞれ構成するｐ型のＭＯＳＦＥＴ７３、７４のゲート端子側にも、電源電圧ＶＤＤレベルが印加される。
ｐ型のＭＯＳＦＥＴ７３、７４は、それぞれ増幅回路部４３及び出力回路部４４に流れる電流を制限する役割を果たしているため、そのゲート端子側とソース端子側とに電源電圧ＶＤＤレベルが印加されている状態では、これら２つのｐ型のＭＯＳＦＥＴは、オフしている状態である。
【０１０８】
そうすると、増幅回路部４３及び出力回路部４４には電流が流れなくなり、これらの回路動作が停止する。
【０１０９】
この状態では、基準電圧生成回路部４２、増幅回路部４３、出力回路部４４は、通電はしているものの、回路動作を停止しており、すでに説明した、これら回路の電源を断つことで動作を停止する実施例１と同様な、回路動作停止の状態になる。しかし、この状態であっても、基準電圧生成回路部４２、増幅回路部４３、出力回路部４４は、各部が電気的にフローティングにならないため、ノイズに強くなる効果もある。
【０１１０】
以上説明した実施例１及び実施例２では、回路ブロック２１と中間電圧発生回路４１とを構成するＭＯＳＦＥＴなどの素子と、スイッチ手段３１を構成するＭＯＳＦＥＴなどの半導体スイッチとは、同一の閾値を有するようにしてもよい。
【０１１１】
このような構成にすれば、それら閾値を低くすることで、電子回路９０の消費電力をさらに低減することができる。
また、このようにすれば、複数の閾値を有する素子で回路を構成する必要がなくなるから、製造工程が複雑化せず、短手番で電子回路を製造でき、コストダウンできる。
【０１１２】
このような閾値の調整は、例えば、ＭＯＳＦＥＴを構成する半導体基板の不純物濃度を調整したり、チャネル領域やソース領域及びドレイン領域の不純物濃度を調整することで容易に変更できることが知られている。
【０１１３】
［まとめ］
以上、実施例１及び実施例２で説明したように、本発明の電子回路によれば、スタンバイ状態における回路ブロック２１及び中間電圧発生回路４１の消費電力を低減することが
できる。
なお、すでに説明した実施例で用いた具体的な回路構成や電源電圧などは、これに限定されるものではなく、本発明の範囲を逸脱しない限り、任意に変更することができる。例えば、実施例２で説明したスイッチ５２を図２（ｃ）に示すトランスミッションゲート回路としても良いのである。
【産業上の利用可能性】
【０１１４】
本発明は、動作時の消費電力が非常に少ない電子腕時計のような小型電子機器に好適であるのはもちろんのこと、電池寿命を延ばしたい、動作時間を伸ばしたい等の要求がある、低消費電力化が求められる電子機器にも適用できる。
【符号の説明】
【０１１５】
１１    制御回路
２１    回路ブロック
３１    スイッチ手段
４１    中間電圧発生回路
４２    基準電圧生成回路部
４３    増幅回路部
４４    出力回路部
５０    動作停止手段
５１、５２  スイッチ
７１〜７４、９１  ｐ型のＭＯＳＦＥＴ
８１、８２        ｎ型のＭＯＳＦＥＴ
９０  電子回路
【図１】
2013201658.tif 000003
【図２】
2013201658.tif 000004
【図３】
2013201658.tif 000005
【図４】
2013201658.tif 000006
【図５】
2013201658.tif 000007
【図６】
2013201658.tif 000008
【図７】
2013201658.tif 000009