(57)【要約】【課題】  車載レーダシステムおよびその動作方法を提供する。【解決手段】  車載レーダシステムは、送信パスと、第１の受信パスとを含む。送信パスは、エアインターフェースを介して送信するための信号（たとえば、周波数変調連続波（ＦＭＣＷ）信号）を生成することが可能である。受信パスは連続時間型（ＣＴ）シグマデルタアナログ−デジタル変換器（ＡＤＣ）を含み、受信パスは、エアインターフェースから信号の反射バージョンを受信し、該反射バージョンを、ＣＴシグマデルタＡＤＣを使用して、当該受信パスに沿って一連のデジタルサンプルに変換することが可能である。一実施形態では、送信パスおよび受信パスは、単一の集積回路上に集積される。【選択図】  図２
2013246166.tif 000002
【特許請求の範囲】
【請求項１】
車載レーダシステムであって、
エアインターフェースを介して送信するための信号を生成することが可能な送信パスと、
第１の連続時間型（ＣＴ）シグマデルタアナログ−デジタル変換器（ＡＤＣ）を有する第１の受信パスであって、該第１の受信パスは、前記エアインターフェースから前記信号の反射バージョンを受信し、且つ前記第１のＣＴシグマデルタＡＤＣを使用して前記反射バージョンを該第１の受信パスに沿って一連のデジタルサンプルに変換することが可能である、第１の受信パスとを備え、
前記送信パスおよび前記第１の受信パスは、単一の集積回路上に集積される、車載レーダシステム。
【請求項２】
前記送信パスは、前記信号を周波数変調連続波（ＦＭＣＷ）信号として生成することが可能である、請求項１に記載のシステム。
【請求項３】
前記ＣＴシグマデルタＡＤＣは二次ＣＴシグマデルタＡＤＣを含む、請求項１に記載のシステム。
【請求項４】
前記ＣＴシグマデルタＡＤＣは三次連続時間型シグマデルタ変換器を含む、請求項１に記載のシステム。
【請求項５】
前記ＣＴシグマデルタＡＤＣはフィードフォワードトポロジを有する、請求項１に記載のシステム。
【請求項６】
前記ＣＴシグマデルタＡＤＣはフィードバックトポロジを有する、請求項１に記載のシステム。
【請求項７】
前記レーダシステムは、約２００メガヘルツ〜約４００メガヘルツの範囲内の第１の周波数を有するクロック信号を生成することが可能なクロックをさらに備え、
前記ＣＴシグマデルタＡＤＣは、
前記第１の周波数において一連のオーバーサンプリングされたデジタルサンプルを生成することが可能な量子化器と、
前記量子化器によって生成されるサンプルのレートを低減して前記一連のデジタルサンプルを生成することが可能なデシメーションフィルタとを備える、
請求項１に記載のシステム。
【請求項８】
前記第１の受信パスと並列な１つ以上の追加の受信パスをさらに備え、該１つ以上の追加の受信パスの各々は追加のＣＴシグマデルタＡＤＣを含み、該１つ以上の追加の受信パスの各々は、前記エアインターフェースから前記信号の異なる反射バージョンを受信し、且つ前記１つ以上の追加のＣＴシグマデルタＡＤＣを使用して前記異なる反射バージョンを追加の一連のデジタルサンプルに変換するように構成される、請求項１に記載のシステム。
【請求項９】
前記受信パスは、前記ＣＴシグマデルタＡＤＣの入力に結合される抵抗コンデンサフィルタネットワークをさらに備え、該抵抗コンデンサフィルタネットワークは、前記ＣＴシグマデルタＡＤＣに入力される信号に対する１つ以上のフィルタリング極を提供するように構成される、請求項１に記載のシステム。
【請求項１０】
前記送信パスは、
ランプ信号を生成することが可能なランプ信号生成器と、
前記ランプ信号に基づくベースバンドの周波数変調信号を生成することが可能な電圧制御発振器と、
搬送波周波数において発振信号を生成することが可能な発振器と、
前記周波数変調信号を送信のための前記信号に上方変換することが可能なアップコンバータとを備える、請求項１に記載のシステム。
【請求項１１】
前記第１の受信パスと結合されるプロセッサをさらに備え、該プロセッサは前記一連のデジタルサンプルに基づいて物体の距離を求めることが可能であり、
前記プロセッサも、前記単一の集積回路上に集積される、請求項１に記載のシステム。
【請求項１２】
自動車システムであって、
１つ以上のアンテナと、
前記１つ以上のアンテナに結合されるレーダシステムとを備え、
前記レーダシステムは、
前記１つ以上のアンテナを使用して送信するための周波数変調連続波（ＦＭＣＷ）信号を生成することが可能な送信パスと、
連続時間型（ＣＴ）シグマデルタアナログ−デジタル変換器（ＡＤＣ）を有する受信パスであって、該受信パスは、エアインターフェースから前記ＦＭＣＷ信号の反射バージョンを受信し、且つ前記ＣＴシグマデルタＡＤＣを使用して前記反射バージョンを該受信パスに沿って一連のデジタルサンプルに変換することが可能である、受信パスとを含み、
前記送信パスおよび前記受信パスは、単一の集積回路上に集積される、
自動車システム。
【請求項１３】
前記受信パスと結合されるプロセッサをさらに備え、該プロセッサは前記一連のデジタルサンプルに基づいて外部物体の特性を求めることが可能であり、
前記プロセッサも、前記単一の集積回路上に集積される、請求項１２に記載のシステム。
【請求項１４】
当該自動車システムは更に、前記外部物体の前記特性に基づいて、適応走行制御を実行することが可能である、請求項１３に記載のシステム。
【請求項１５】
当該自動車システムは更に、前記外部物体の前記特性に基づいて、衝突検知および回避を実行することが可能である、請求項１３に記載のシステム。
【請求項１６】
当該自動車システムは更に、前記外部物体の前記特性に基づいて、駐車支援を実行することが可能である、請求項１３に記載のシステム。
【請求項１７】
車両内に組み込まれた送信パスによって、エアインターフェースを介して送信するための信号を生成するステップと、
前記車両内に組み込まれた受信パスによって、前記エアインターフェースから前記信号の反射バージョンを受信するステップと、
連続時間型（ＣＴ）シグマデルタアナログ−デジタル変換器（ＡＤＣ）を使用して前記反射バージョンを前記受信パスに沿って一連のデジタルサンプルに変換するステップと
を含む方法。
【請求項１８】
前記送信するための信号を生成するステップは、周波数変調連続波（ＦＭＣＷ）信号を生成することを含む、請求項１７に記載の方法。
【請求項１９】
レーダプロセッサによって、前記一連のデジタルサンプルを処理して前記車両の外部の物体の特性を求める処理ステップ、をさらに含む請求項１７に記載の方法。
【請求項２０】
前記生成するステップ、受信するステップ、変換するステップ、および処理ステップは、単一の集積回路上に集積された送信パス、受信パス、およびレーダプロセッサによって実行される、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、概して、アナログ−デジタル変換器を含む車載レーダシステム、およびその動作方法に関する。
【背景技術】
【０００２】
レーダシステムは、さまざまな目的でますます車両内に組み込まれるようになってきている。一般的な車載レーダシステムは、電磁パルス（たとえば、無線波またはマイクロ波）から成る信号をエア（空気）インターフェースを介して送信するように構成される送信パスと、車両に近接する物体から信号が反射して戻ってきたものを受信するように構成される受信パスとを含む。受信パスは、デジタル信号プロセッサによる解析のために受信信号を下方変換（ダウンコンバート）およびデジタル化し、デジタル信号プロセッサは、受信パスからの情報を使用して、車両の外部の物体の距離、高度、方向、および／または相対速度を求めることができる。
【０００３】
車載レーダシステムにおいて多くの場合、パイプラインまたは代替的な離散時間型ナイキストレートアナログ−デジタル変換器（ＡＤＣ）が受信パスにおいて使用されて、受信（反射）および下方変換された信号のアナログ−デジタル変換が実行される。パイプラインＡＤＣは、アナログ入力信号の粗い変換を実行し、続いて、所与のサンプリング時点において入力信号のデジタルサンプルを生成するために、１つまたは複数の追加のサブレンジングステップを実行するように構成される。サンプリングプロセスに関連するエイリアシングを回避するために、パイプラインＡＤＣアーキテクチャを採用するレーダシステムの受信パスは、パイプラインＡＤＣの入力にアンチエイリアシングフィルタを含む。そのような応用形態においては、アンチエイリアシングフィルタは、相当数のフィルタリング極を必要とする場合があり、その各々は、たとえば、能動抵抗コンデンサ（ＲＣ）ネットワーク（たとえば、演算増幅器、一対の抵抗、および一対のコンデンサ）を使用して実装され得る。したがって、１２極のフィルタリングが実装される一般的な例のシステムでは、アンチエイリアシングフィルタは１２個の演算増幅器、２４個の抵抗、および２４個のコンデンサを含み得る。
【０００４】
パイプラインＡＤＣはいくつかの用途には十分であるが、パイプラインＡＤＣは、それらを他の用途には適切でないかまたは最適でないものにし得るさまざまな欠点を有する。たとえば、十分な性能を達成するためには、パイプラインＡＤＣに関連付けられるアンチエイリアシングフィルタは相対的に大きく、高価であり得る。加えて、能動ＲＣフィルタ構成は、相当量のノイズを生成する場合があり、したがって、アンチエイリアシングフィルタおよびパイプラインＡＤＣは、干渉の問題を生じ得る他のシステム構成要素から適切に分離（アイソレート）されるべきである。さらに、パイプラインＡＤＣは大量の電力を消費する傾向にある。したがって、これらの欠点のうちの少なくともいくつかを克服する車載レーダシステムが望まれる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
車載レーダシステムおよびその動作方法を提供する。
【課題を解決するための手段】
【０００６】
一態様によれば、車載レーダシステムは、エアインターフェースを介して送信するための信号を生成することが可能な送信パスと、連続時間型（ＣＴ）シグマデルタアナログ−デジタル変換器（ＡＤＣ）を有する受信パスとを含む。受信パスは、エアインターフェースから前記信号の反射バージョンを受信し、該反射バージョンを、ＣＴシグマデルタＡＤＣを使用して、当該受信パスに沿って一連のデジタルサンプルに変換することが可能である。一実施形態において、送信パスおよび受信パスは単一の集積回路上に集積され得る。
【図面の簡単な説明】
【０００７】
【図１】例示的な実施形態による自動車レーダシステムを有する自動車を描く簡略化された図。
【図２】例示的な実施形態による、連続時間型（ＣＴ）シグマデルタアナログ−デジタル変換器（ＡＤＣ）構成を含む車載レーダモジュールの簡略ブロック図。
【図３】例示的な実施形態による、図２のシステムに使用され得る、フィードバックトポロジを有する二次ＣＴシグマデルタＡＤＣの簡略化された概略図。
【図４】例示的な実施形態による、図２のシステムに使用され得る、フィードフォワードトポロジを有する三次ＣＴシグマデルタＡＤＣの簡略化された概略図。
【図５】例示的な実施形態による、受信パス内にＣＴシグマデルタＡＤＣを有する車載レーダシステムを動作させるための方法の流れ図。
【発明を実施するための形態】
【０００８】
本明細書に記載される実施形態は、それらの受信パスに連続時間型（ＣＴ）シグマデルタアナログ−デジタル変換器（ＡＤＣ）を有する車載レーダシステムを含む。一実施形態では、レーダシステムは、周波数変調連続波（ＦＭＣＷ）レーダシステムであって、ＦＭＣＷミリ波信号をエアインターフェースを介して送信し、ＦＭＣＷ信号が反射してきたもの（本願において、信号の“反射バージョン”とも称する）を受信し、車両の外部の物体の距離、高度、方向、および／または相対速度を求めるために、送信したものと受信したものとの間の差を比較する、周波数変調連続波（ＦＭＣＷ）レーダシステムとして構成される。実施形態は、さまざまな車両タイプ（たとえば、自動車、ボート／船舶、航空機、宇宙船など）に使用され得るが、自動車に採用される例示的な実施形態が下記に詳細に説明される。例示的な実施形態は、他のタイプの車両にも同様に組み込まれ得るため、本発明の主題の適用を自動車のみに限定することは意図されない。
【０００９】
図１は、例示的な実施形態による自動車レーダシステム１１０を含む自動車１００を描く簡略化された図である。自動車レーダシステム１１０は、自動車（車）レーダモジュール１２０と、自動車１００のボディに関するさまざまなロケーションに位置付けられる１つまたは複数のアンテナ１１１、１１２、１１３、１１４とを含む。一実施形態では、各アンテナ１１１〜１１４は、電磁信号の送信および受信の両方を行う（たとえば、ＦＭＣＷマイクロ波信号を送信し、それらの信号が反射したものを受信する）ように構成され得る。代替の実施形態では、システムは、個別の送信アンテナおよび受信アンテナを含んでもよく、アンテナの１つまたは複数が電磁信号（たとえば、ＦＭＣＷマイクロ波信号）を送信し、１つまたは複数の他のアンテナが送信信号が反射したものを受信する。いずれにせよ、アンテナ１１１〜１１４の各々は車レーダモジュール１２０と電気的に結合される。
【００１０】
図２と関連してより詳細に説明されるように、車レーダモジュール１２０は、少なくとも、送信パス（たとえば、図２の送信パス２１０）と、１つまたは複数の受信パス（たとえば、図２の受信パス２２０、２２１）と、デジタル信号プロセッサ（ＤＳＰ）（たとえば、図２のＤＳＰ２３０）とを含む。車レーダモジュール１２０は、アンテナ１１１〜１１４を介する電磁信号の送信を調整し、アンテナ１１１〜１１４によって検出される信号のアナログ表現を受信し、受信信号をデジタル化し、デジタル信号を処理して自動車１００の外部の物体の距離、高度、方向、および／または相対速度を求める役割を果たす。
【００１１】
自動車１００のボディに対する各アンテナ１１１〜１１４の位置、方向、および物理的構成が、少なくとも部分的に、各アンテナ１１１〜１１４が外部物体からの反射を信頼可能に検出し得る範囲１３０，１３１，１３２，１３３，１３４を規定する。自動車レーダシステム１１０は、物体検出が所望される用途に応じて、範囲１３０〜１３４が相対的に「短い」（たとえば、範囲１３１〜１３４）、および／または相対的に「長い」（たとえば、範囲１３０）ように構成され得る。たとえば、自動車レーダシステム１１０が物体の距離、方向、および速度の情報を適応走行制御（クルーズコントロール）システムに提供するのに使用される場合、自動車レーダシステム１１０は、車両の正面および／または背後に向けられる相対的に長い検出範囲（たとえば、範囲１３０）を提供するように構成され得る。逆に、自動車レーダシステム１１０が物体の距離、方向、および速度の情報を衝突検知警告システム、駐車もしくは車両バック（後退）システム（ｂａｃｋｉｎｇ  ｓｙｓｔｅｍ）、および／または死角検知システムに提供するために使用される場合、自動車レーダシステム１１０は、車両の正面、背後、および／または側面に向けられる相対的に短い検出範囲（たとえば、範囲１３１〜１３４）を提供するように構成され得る。４つの特定のロケーションにある４つのアンテナ１１１〜１１４が図１に示されているが、自動車レーダシステムは、自動車のボディに関連するより多い、より少ない、かつ／あるいは異なるロケーションにあるより多いまたはより少ないアンテナを含んでもよい。
【００１２】
上記に示唆されているように、自動車レーダシステム１１０によって生成される情報は、その情報に基づいてさまざまな動作を調整し得る他の処理コンポーネントおよび／またはサブシステム（図示せず）に提供され得る。たとえば、情報は、自動車１００が走行制御モードにある間、自動車１００と同じ経路に沿って走行する他の車両（自動車１００の正面または背後のいずれか）との間で所望の距離を維持する企図をもって情報に基づいて車両制動および／またはエンジン出力調整を開始し得る適応走行制御システム（図示せず）によって消費され得る。逆に、自動車レーダシステム１１０からの情報は、衝突を回避し、またはその重大度を低減する企図をもって、その情報に基づいて操作者に警告を提供し、かつ／あるいは車両制動、エンジン出力調整、および／またはステアリング調整を開始し得る、衝突検知回避システムによって消費され得る。同様に、自動車レーダシステム１１０からの情報は、各々その情報に基づいて操作者に警告を提供し、かつ／あるいは車両制動、エンジン出力調整、および／またはステアリング調整を開始し得る、駐車もしくは車両バックシステム、および／または死角検出システムによって消費され得る。
【００１３】
図２は、例示的な実施形態による、その受信器系列（ｒｅｃｅｉｖｅｒ  ｌｉｎｅｕｐ）内にＣＴシグマデルタＡＤＣ２２８を有するレーダモジュール２０２を含む車載システム２００の簡略ブロック図である。たとえば、システム２００は、自動車（たとえば、図１の自動車１００）内に含まれ得るが、システム２００を改変したものが他のタイプの車両にも同様に含まれてよい。自動車に搭載する実施形態では、システム２００は、中でも、レーダモジュール２０２と、操作者インタフェース２９０と、制動システム２９２と、ステアリングシステム２９４と、エンジン（および／またはモータ）コントローラ２９６とを含み得る。さまざまな構成要素が１つまたは複数のシステムバス２８０（たとえば、コントローラ・エリア・ネットワーク（ＣＡＮ）もしくは他のバス）および／または他の通信手段を介して通信し得る。図２に示されている特定の相互通信アーキテクチャは例示のみを目的として提供されており、限定であるようには意図されていない。
【００１４】
モジュール２０２は本明細書においては「レーダモジュール」と称されるが、この名称は、さまざまな実施形態に関連してモジュール２０２によって提供される、レーダを重視する機能を指示しているに過ぎない。一実施形態では、モジュール２０２はさまざまな他の機能を実行するためにも同様に使用されてよく、そのうちのいくつかを下記に簡潔に記載する。
【００１５】
モジュール２０２は、送信パス２１０と、１〜Ｎ個の受信パス２２０、２３０とを含み、Ｎは任意の整数（たとえば、１〜８またはそれより大きい任意の整数）であり得る。加えて、モジュール２０２は、送信パス２１０による信号の生成および受信パス２２０、２３０を介して受信される信号の処理を制御するように構成されるレーダプロセッサ２４０を含む。一実施形態では、モジュール２０２はまた、１つまたは複数のコアプロセッサ２５０と、フラッシュメモリ２６０およびランダム・アクセス・メモリ（ＲＡＭ）２７０のようなデータ記憶コンポーネントとを含み得る。フラッシュメモリ２６０およびＲＡＭ２７０は、プログラム命令、データ、および、さまざまなシステム機能の実施に関連して使用される他の情報を記憶するために使用され得る。レーダモジュール２０２のさまざまな構成要素は、１つまたは複数の内部バス（たとえば、バス２５２）および／または直接接続を介して通信し得る。図２に示されている特定の内部通信アーキテクチャは例示のみを目的として提供されており、限定であるようには意図されていない。
【００１６】
一実施形態によれば、レーダモジュール２０２は、ＦＭＣＷレーダをサポートするアーキテクチャを有する。より詳細には、送信パス２１０は、１つまたは複数のアンテナ２０４、２０６によってエアインターフェースを介して送信されるＦＭＣＷ信号を生成するように構成される。加えて、受信パス２２０、２３０の各々はアンテナ２０４、２０６を介して送信ＦＭＣＷ信号が反射したものを受信し得る。一実施形態では、アンテナ２０４、２０６の各々は、信号送信と受信の両方をサポートし、レーダモジュール２０２は、それぞれ信号を送信および受信するために、送信パス２１０と受信パス２２０、２３０との間で周期的に選択的に切り替えるスイッチ２０８、２０９を含む。代替の実施形態では、別個の送信アンテナおよび受信アンテナがシステム内に含まれてもよく、スイッチ２０８、２０９は排除され得る。レーダプロセッサ２４０は、送信パス２１０によるＦＭＣＷ信号の生成を制御し、送信パス出力と受信パス入力との間で選択的に切り替えるためにスイッチ２０８、２０９の切り替えを調整するように構成される。
【００１７】
送信パス２１０は、一実施形態では、ランプ信号生成器２１２と、電圧制御発振器（ＶＣＯ）２１４と、アップコンバータ２１６と、発振器（ＯＳＣ）２１８と、増幅器２１９とを含む。ランプ信号生成器２１２はランプ信号を生成し、当該信号は、周期的に第１の電圧と第２の電圧との間で線形遷移を受ける。ランプ信号はＶＣＯ２１４によって受信され、ＶＣＯは、ランプ信号の電圧変化に応答して変化する周波数と一定の速度とを有するベースバンドのＦＭＣＷ信号を出力する。
【００１８】
ＶＣＯ２１４によって生成されたＦＭＣＷ信号は次いでアップコンバータ２１６によって、発振器２１８によって定められる搬送波周波数まで上方変換される。したがって、アップコンバータ２１６からの出力信号は、搬送波周波数を中心とするＦＭＣＷ信号である。たとえば、±５００メガヘルツ（ＭＨｚ）の周波数変動を有するＦＭＣＷ信号および７７ギガヘルツ（ＧＨｚ）の周波数を有する搬送波信号を生成するシステムでは、アップコンバータ２１６によって生成される上方変換ＦＭＣＷ信号は７６．５ＧＨｚと７７．５ＧＨｚとの間で変動し得る。他の搬送波周波数および周波数変動も同じシステム内で（たとえば、同じシステムによって短距離レーダ（ＳＲＲ）または長距離レーダ（ＬＲＲ）を提供するために）使用され得るか、または他のシステムにおいて使用され得る。
【００１９】
発振器２１８によって生成された上方変換ＦＭＣＷ信号は、増幅器２１９によって増幅される。増幅されたＦＭＣＷ信号は次いで、スイッチ２０８、２０９に提供され、最終的には、エアインターフェースを介して電磁波の形態で放射するためにアンテナ２０４、２０６に提供される。送信されると、ＦＭＣＷ信号は、アンテナ２０４、２０６の範囲内の物体によって反射されてアンテナ２０４、２０６に向かって戻り得る。
【００２０】
アンテナ２０４、２０６によって検出される信号は、スイッチ２０８、２０９によって、それらのそれぞれの受信パス２２０、２３０に提供される。受信パス２２０、２３０の構成要素および機能は基本的に同一である。それゆえ、受信パス２２０、２３０のうちの一方のみ（すなわち、受信パス２２０）を記載する。しかしながら、受信パス２２０、２３０の各々が、他方の受信パス２２０、２３０内のミキサによって加えられる位相シフトとは異なる位相シフトをその受信信号に加えるミキサ（たとえば、ミキサ２２２）を含むことに留意されたい。最終的に、レーダプロセッサ２４０は、いずれの受信パス２２０、２３０が最も強い信号を生成したかを判定し、それにしたがって送信ＦＭＣＷ信号と受信ＦＭＣＷ信号との間の位相シフトを求め得る（したがって、アンテナ２０４、２０６に対してＦＭＣＷ信号を反射した外部物体が存在する場合は、その相対速度を示す）。
【００２１】
受信パス２２０は、一実施形態では、ミキサ２２２と、１つまたは複数の増幅器２２４と、連続時間型（ＣＴ）シグマデルタ（ΣΔ）アナログ−デジタル変換器（ＡＤＣ）２２８とを含む。ミキサ２２２は、アンテナ２０４から入来するＦＭＣＷ信号を、送信パス２１０によって生成されたＦＭＣＷ信号と混合するように構成されるが、上述のようにその信号に位相シフトが加えられ得る。このプロセスは、受信信号をベースバンドに（たとえば、約０〜５ＭＨｚの範囲内の周波数に）下方変換し、結果生じるベースバンド信号の周波数は、アンテナ２０４と、存在する場合は、送信ＦＭＣＷ信号を反射してアンテナ２０４に向かって戻した外部物体との間の距離を示す。
【００２２】
ベースバンド信号は次いで、１つまたは複数の増幅器２２４によって増幅され得る。たとえば、ベースバンド信号は、アンテナノイズを抑制するための低雑音増幅器、および、さらなる処理のために信号をブーストするためのプログラム可能利得増幅器によって増幅され得る。１つのみの増幅器２２４が図２には示されている。
【００２３】
一実施形態では、受信パス２２０は、ＣＴシグマデルタＡＤＣ２２８の入力に抵抗コンデンサ（ＲＣ）フィルタネットワーク（ＮＷ）２２６をも含み得る。ＲＣフィルタネットワーク２２６は、受信パス２２０の性能をさらに向上させるために、１つまたは複数のフィルタリング極を提供し得る。代替の実施形態では、ＲＣフィルタネットワーク２２６は排除されてもよく、すべてのフィルタリングがＣＴシグマデルタＡＤＣ２２８内で実行されてもよい。
【００２４】
ＣＴシグマデルタＡＤＣ２２８は、さまざまな離散的な時間における信号の振幅を表す一連のデジタルサンプルを生成するために、ＲＣフィルタネットワーク２２６（または、ＲＣフィルタネットワーク２２６が排除される場合は増幅器２２４）によって生成された信号をフィルタリングおよびデジタル化するように構成される。基本的に、ＣＴシグマデルタＡＤＣ２２８は、大きな係数によって信号をオーバーサンプリングし、オーバーサンプリングされた信号を所望の信号帯域にフィルタリングする。デジタルフィルタ（たとえば、図３、図４のデシメーションフィルタ３２８または４２８）が使用されてサンプリングレートが低減され、望ましくないノイズ信号がフィルタリング除去され、出力の分解能が向上される。例示的なシグマデルタＡＤＣのさまざまな実施形態を後に図３および図４に関連して例示および説明する。冗長になるのを避けるために、ＣＴシグマデルタＡＤＣ２２８のさまざまな構成要素は本明細書においては詳細には説明しない。
【００２５】
一実施形態では、受信パス２２０、２３０からの出力信号はデジタルサンプルを含み、これはレーダプロセッサ２５０によって受信される。本開示の範囲外にある技法を使用して、レーダプロセッサ２４０は、デジタルサンプルを解析して車両の外部の物体の特性（たとえば、距離および相対速度）を求め得る。レーダプロセッサ２４０および／またはコア（複数の場合もあり）２５０は次いで、求められた外部物体（複数の場合もあり）の特性に基づいて他の車両システムの機能が変更されるようにする。
【００２６】
たとえば、一実施形態では、システム２００は、衝突警告および／または回避システムを含み、レーダモジュール２０２によって求められる距離および相対速度に基づいて、操作者インタフェース２９０は運転者警告を生成するように制御され得る。加えて、または代替的に、エンジン／モータコントローラ２９６は、車両のエンジンおよび／またはモータの出力または他の動作特性を調整するように制御され得る。同様に、制動システム２９２および／またはステアリングシステム２９４は、障害物を回避するよう試みるために適切に車両を制動し、かつ／あるいは別の方向に進ませるように制御され得る。
【００２７】
別の例示的な実施形態では、システム２００は適応走行制御システムを含み、レーダモジュール２０２によって求められる距離および相対速度に基づいて、制動システム２９２および／またはエンジン／モータコントローラ２９６は、走行制御モードにある間、車両と同じ経路に沿って走行する他の車両との間に所望の距離を維持するために、車両の速度を変化させるように制御され得る。また他の実施形態は、レーダモジュール２０２によって求められる距離および相対速度に基づいてさまざまなシステム構成要素の動作を同様に調整する駐車支援システム、死角検出システム、車線変更支援システム、および／またはバック支援システムを含み得る。
【００２８】
特定のレーダモジュールアーキテクチャが図２に描かれ上述されているが、さまざまな実施形態が異なって構成されるシステム内に同様に実装され得ることを当業者は理解するであろう。加えて、特定の実施形態では、モジュール２０２は従来の相補型金属酸化膜半導体（ＣＭＯＳ）製造工程技術を使用して単一の集積回路の一部として構築される。別の実施形態では、モジュール２０２は異なる処理技術を使用して作成されてもよい。いずれにせよ、さまざまな実施形態において採用されるＣＴシグマデルタＡＤＣの性質に起因して、モジュール２０２の構成要素は単一の集積回路上に集積され得る。より詳細には、ＣＴシグマデルタＡＤＣは従来のパイプラインＡＤＣよりも生成するノイズが著しく少ないため、ＣＴシグマデルタＡＤＣは、ＣＴシグマデルタＡＤＣが車載レーダシステムの他の構成要素（たとえば、レーダプロセッサ２４０、コア（複数の場合もあり）２５０、フラッシュメモリ２６０、ＲＡＭ２７０など）の機能と許容不能に干渉することなく、それらの他の構成要素とともに集積され得る。著しい量のスイッチングノイズを生成する傾向にあるために他のシステム構成要素とともに集積されることができない従来のパイプラインＡＤＣでは、これは当てはまらない。一実施形態によれば、少なくとも送信パス２１０、受信パス（複数の場合もあり）２２０、２３０（図３、図４のクロック３１９、４１９のような、それらに関連付けられるクロックを含む）、およびレーダプロセッサ２４０が、単一の集積回路上に集積される。さらなる実施形態によれば、１つまたは複数のコア２５０、フラッシュメモリ２６０、および／またはＲＡＭ２７０も、単一の集積回路上に集積され得る。
【００２９】
図３は、例示的な実施形態による、図２のシステムに使用され得る、フィードバックトポロジを有する二次ＣＴシグマデルタＡＤＣ３００の簡略化された回路図である。ＡＤＣ３００は、連続時間型（ＣＴ）フィルタ３１４と、量子化器３１８と、クロック（ＣＬＫ）３１９と、第１のフィードバック経路３７０と、第２のフィードバック経路３７２と、デシメーションフィルタ３２８とを含む。一般的に、動作時、ＡＤＣ３００は、入力ノード３６０においてアナログ入力信号を受信し、それに応答して、出力ノード３６８において複数の出力ビットを提供し、ここで、出力ビットはさまざまなサンプリング時点におけるアナログ入力信号の振幅を表す。出力ビットの数は、少なくとも部分的には所望の分解能に応じて決まる任意の数であることができる。一実施形態では、出力ビットの数は１６に等しい。一般的に、ビット数を増大させることによってより高い分解能が得られる。
【００３０】
ＣＴフィルタ３１４は、（関心帯域の内部の）抑制帯域内のＡＤＣ３００の量子化ノイズを抑制するように構成され、それによって、ＡＤＣ３００の出力の信号対雑音比（ＳＮＲ）が向上する。より詳細には、ＣＴフィルタ３１４は、ＣＴフィルタ３１４が最高の利得を有する周波数範囲にわたって量子化ノイズを抑制するように機能する。たとえば、ＣＴフィルタ３１４は、非常に低い周波数（たとえば、ＤＣ）からＡＤＣ３００に必要とされる周波数上限にまで延在する抑制帯域内の量子化ノイズを抑制するように構成され得る。一実施形態では、ＣＴフィルタ３１４において能動ＲＣフィルタリングが（たとえば、増幅器３３２、３３４とともに抵抗３３６、３３８、３４０およびコンデンサ３４４、３４６を使用して）実施されて、抑制帯域内での実質的に線形の減衰がもたらされる。
【００３１】
ＣＴフィルタ３１４は、（ノード３６０における）順方向経路（ｆｏｒｗａｒｄ  ｐａｔｈ）入力と、（ノード３６２、３６４における）第１のフィードバック入力および第２のフィードバック入力と、（ノード３６６における）出力とを有する。ＣＴフィルタ３１４は、増幅器３３２、３３４と、抵抗３３６、３３８、３４０と、コンデンサ３４４、３４６とを含む。示されている実施形態では、ＣＴフィルタ３１４は２つの積分ステージを含み、フィードバック経路３７０、３７２が、積分ステージの各々の前に位置するノード３６２、３６４においてＣＴフィルタ３１４に結合される。積分ステージの数は、積分の次数を規定し、したがって、ＣＴフィルタ３１４は二次フィルタである。他の実施形態では、積分ステージの数（および、したがって積分の次数）はより高くすることができる。
【００３２】
ＣＴフィルタ３１４の順方向経路入力は、アナログ入力信号を受信するために入力ノード３６０に接続される。より具体的には、抵抗３３６は第１の端子および第２の端子を有し、第１の端子はＣＴフィルタ３１４の順方向経路入力に（および、したがって、入力ノード３６０に）接続される。増幅器３３２は入力端子および出力端子を有し、入力端子は抵抗３３６の第２の端子および第１のフィードバックノード３６２に接続される。コンデンサ３４４は、増幅器３３２の入力端子に接続される第１の平板電極と、増幅器３３２の出力端子に接続される第２の平板電極とを有する。抵抗３３８は第１の端子および第２の端子を有し、第１の端子は増幅器３３２の出力端子に接続される。増幅器３３４は入力端子および出力端子を有し、入力端子は抵抗３３８の第２の端子に接続される。コンデンサ３４６は、増幅器３３４の入力端子に接続される第１の平板電極と、増幅器３３４の出力端子に接続される第２の平板電極とを有する。抵抗３４０は第１の端子および第２の端子を有し、第１の端子は増幅器３３２の入力端子に接続され、第２の端子は増幅器３３４の出力端子に接続される。
【００３３】
ＣＴフィルタ３１４は、量子化器３１８に結合されるサンプリングノード３６６においてアナログサンプルを生成する。量子化器３１８は、サンプリングノード３６６に結合される入力と、複数の出力端子とを有する。量子化器３１８は、サンプリングノード３６６においてＣＴフィルタ３１４から受信される入力に基づいて一連のデジタルサンプル（すなわち、量子化された離散的なマルチビット出力）を生成するように構成される。一実施形態によれば、量子化器３１８はマルチビットＡＤＣとして実装され、量子化器３１８は、クロック３１９によって提供されるクロック信号の周波数によって決定されるサンプルレートにてデジタルサンプルを生成する。一実施形態によれば、クロック信号の周波数は約２００ＭＨｚ〜約４００ＭＨｚの範囲内にある（たとえば、約３２０ＭＨｚ）が、より高いまたはより低いクロックも同様に使用されてよい。クロック信号のこの周波数の結果として、量子化器３１８の出力においてオーバーサンプリングされた一連のデジタルサンプルが生成されることになり、量子化ノイズは、サンプリングレートがより遅かった場合よりも広い帯域にわたって分散している。
【００３４】
量子化器３１８の出力端子は、デシメーションフィルタ３２８ならびに第１のフィードバック経路３７０および第２のフィードバック経路３７２に結合される。第１のフィードバック経路３７０および第２のフィードバック経路３７２は、量子化器３１８の出力を（ノード３６２、３６４において）ＣＴフィルタ３１４に提供し戻し、フィードバックされる信号は、順方向経路に沿って先行する信号から減算される。このプロセスは量子化ノイズフロアを成形する傾向にあり、それによって、量子化ノイズは関心帯域内でより小さくなり、その帯域の外部ではより大きくなる。第１のフィードバック経路３７０は、一実施形態では、不整合（mismatch；ＭＭ）成形器３２０と、ＣＴデジタル−アナログ変換器（ＤＡＣ）３２２とを含む。代替の実施形態では、第１のフィードバック経路３７０は、フィードバックノード３６２において順方向経路およびフィードバック経路に沿って受信されるアナログ信号間の正確なタイミングを保証するように構成される遅延要素（たとえば、図４の遅延要素４２０）をも含んでよい。第２のフィードバック経路３７２は、一実施形態ではＣＴ  ＤＡＣ３２４のみを含み得るが、第２のフィードバック経路３７２は、ＭＭ成形器および／または遅延要素も同様に含んでもよい。
【００３５】
ＭＭ成形器３２０は、ＣＴ  ＤＡＣ３２２の理想的でない効果を軽減するように構成されるデジタルフィルタを含む。ＭＭ成形器３２０は、複数の入力端子および複数の出力端子を有する。ＭＭ成形器３２０の入力端子は量子化器３１８の出力端子に接続される。
【００３６】
ＣＴ  ＤＡＣ３２２およびＣＴ  ＤＡＣ３２４は各々、それぞれフィードバック経路３７０、３７２に沿って受信されるデジタルサンプルをアナログ信号に変換するように構成される。一実施形態によれば、ＣＴ  ＤＡＣ３２２、３２４は各々、連続時間型ゼロ復帰（リターンツーゼロ）ＤＡＣパルスを使用して実装される。ＣＴ  ＤＡＣ３２２、３２４は各々、複数の入力端子と、出力端子とを有する。ＣＴ  ＤＡＣ３２２の入力端子はＭＭ成形器３２０の出力端子に接続され、ＣＴ  ＤＡＣ３２２は、その出力端子において第１のゼロ復帰ＤＡＣパルスをノード３６２に提供する。ノード３６２におけるＣＴフィルタ３１４の順方向経路に沿って、第１のゼロ復帰ＤＡＣパルスが抵抗３３６の第２の端子において生成される信号に加えられ、これは、システム内の量子化ノイズを成形する（すなわち、関心帯域内でより低く、それ以外ではより高くなるようにする）効果を有する。ＣＴ  ＤＡＣ３２４の入力端子は量子化器３１８の複数の出力端子に接続され、ＣＴ  ＤＡＣ３２４は、その出力端子において第２のゼロ復帰ＤＡＣパルスをノード３６４に提供する。ノード３６４におけるＣＴフィルタ３１４の順方向経路に沿って、第２のゼロ復帰ＤＡＣパルスが抵抗３３８の第２の端子において生成される信号に加えられ、これは、量子化ノイズをさらに成形する効果を有する。
【００３７】
デシメーションフィルタ３２８はローパスフィルタを含み、これは、量子化器３１８によって生成されるサンプルのレートを低減し、したがって、その後（たとえば、図２のレーダプロセッサ２４０によって）処理され得る、ノード３６８における一連のデジタルサンプルを生成するように構成される。一実施形態によれば、デシメーションフィルタ３２８は、サンプリング周波数を約３２分の１に低減する（たとえば、一実施形態では、約１０ＭＨｚのサンプリングレートがもたらされる）。デシメーションフィルタ３２８は、複数の入力端子および複数の出力端子を有する。デシメーションフィルタ３２８の入力端子は量子化器３１８の出力端子に接続される。デシメーションフィルタ３２８の出力端子において複数の出力ビットが出力ノード３６８に提供される。
【００３８】
図４は、例示的な実施形態による、図２のシステムに組み込まれ得る、フィードフォワードトポロジを有する三次ＣＴシグマデルタＡＤＣ４００の簡略化された回路図である。ＡＤＣ４００は、ＣＴフィルタ４１４と、加算回路４１６と、量子化器４１８と、クロック（ＣＬＫ）４１９と、フィードバック経路４７０と、デシメーションフィルタ４２８とを含む。ＡＤＣ４００は、ＡＤＣ４００が入力ノード４６０においてアナログ入力信号を受信し、それに応答して、出力ノード４６８において複数の出力ビットを提供するという点でＡＤＣ３００（図３）と同様に機能し、ここで、出力ビットはさまざまなサンプリング時点におけるアナログ入力信号の振幅を表す。図４のＡＤＣ４００の構成要素の特定の態様または特徴が図３のＡＤＣ３００のものと類似である限りにおいて、それらの態様または特徴は、簡潔にする目的で図４の説明において反復されない場合がある。
【００３９】
ＣＴフィルタ４１４は、抑制帯域内のＡＤＣ４００の量子化ノイズを抑制するように構成され、それによって、ＡＤＣ４００の出力のＳＮＲが向上する。図３に描かれている実施形態と同様に、ＣＴフィルタ４１４内でＲＣフィルタリングが（たとえば、増幅器４３０、４３２および４３４とともに抵抗４３５、４３６、４３８、４４０およびコンデンサ４４２、４４４、４４６を使用して）実施されて、実質的に線形の減衰がもたらされる。
【００４０】
ＣＴフィルタ４１４は、（ノード４６０における）順方向経路入力と、（ノード４６２における）フィードバック入力と、第１の出力、第２の出力、第３の出力、および第４の出力とを有する。ＣＴフィルタ４１４は、増幅器４３０、４３２、４３４と、抵抗４３５、４３６、４３８、４４０と、コンデンサ４４２、４４４、４４６とを含む。示されている実施形態では、ＣＴフィルタ４１４は３つの積分ステージを含み、フィードフォワード経路が、積分ステージの各々の前に位置するノードにおいて提供される。たとえば、抵抗４３５の第１の入力端子から加算回路４１６の第１の入力までの第１のフィードフォワード経路が図示されている。抵抗４３６の第１の入力端子から加算回路４１６の第２の入力までの第２のフィードフォワード経路が図示されている。最後に、抵抗４３８の第１の入力端子から加算回路４１６の第３の入力までの第３のフィードフォワード経路が図示されている。フィードフォワード経路の数が積分の次数を規定し、したがって、ＣＴフィルタ４１４は上記のように３つの積分ステージを含む。図４に示されているＣＴフィルタ４１４の実施形態は３つのフィードフォワード経路および積分ステージを含んでいる（したがって、三次フィルタである）が、他の実施形態では、フィードフォワード経路および積分ステージの数（したがって、積分の次数）はより高いかまたはより低いことができる。
【００４１】
ＣＴフィルタ４１４の順方向経路入力は、アナログ入力信号を受信するために入力ノード４６０に接続される。より具体的には、抵抗４３５は第１の端子および第２の端子を有し、第１の端子はＣＴフィルタ４１４の順方向経路入力に（および、したがって、入力ノード４６０に）接続される。増幅器４３０は入力端子および出力端子を有し、入力端子は抵抗４３５の第２の端子およびフィードバックノード４６２に接続される。コンデンサ４４２は、増幅器４３０の入力端子に接続される第１の平板電極と、増幅器４３０の出力端子に接続される第２の平板電極とを有する。抵抗４３６は第１の端子および第２の端子を有し、第１の端子は増幅器４３０の出力端子に接続される。増幅器４３２は入力端子および出力端子を有し、入力端子は抵抗４３６の第２の端子に接続される。コンデンサ４４４は、増幅器４３２の入力端子に接続される第１の平板電極と、増幅器４３２の出力端子に接続される第２の平板電極とを有する。抵抗４３８は第１の端子および第２の端子を有し、第１の端子は増幅器４３２の出力端子に接続される。増幅器４３４は入力端子および出力端子を有し、入力端子は抵抗４３８の第２の端子に接続される。コンデンサ４４６は、増幅器４３４の入力端子に接続される第１の平板電極と、増幅器４３４の出力端子に接続される第２の平板電極とを有する。抵抗４４０は第１の端子および第２の端子を有し、第１の端子は増幅器４３２の入力端子に接続され、第２の端子は増幅器４３４の出力端子に接続される。
【００４２】
ＣＴフィルタ４１４の出力は加算回路４１６の入力に結合される。加算回路４１６は、サンプリングノード４６４においてアナログサンプルを生成するために、ＣＴフィルタ４１４の出力を組み合わせるように構成される。一実施形態によれば、加算回路４１６は加算要素４５０と、複数の利得要素とを含む。示されている実施形態では、利得要素は、抵抗４５２、４５４、４５６、および４５８として描かれている。別の例示的な実施形態では、利得要素は異なる回路コンポーネントを含んでもよい。一実施形態では、ＣＴフィルタ４１４の第１の出力は加算回路４１６の第１の入力において抵抗４５８の第１の端子に結合され、ＣＴフィルタ４１４の第２の出力は加算回路４１６の第２の入力において抵抗４５６の第１の端子に結合され、ＣＴフィルタ４１４の第３の出力は加算回路４１６の第３の入力において抵抗４５４の第１の端子に結合され、ＣＴフィルタ４１４の第４の出力は加算回路４１６の第４の入力において抵抗４５２の第１の端子に結合される。抵抗４５２、４５４、４５６、および４５８の第２の端子は加算要素４５０の入力に結合される。加算要素４５０は、サンプリングノード４６４においてアナログサンプルを生成するために、抵抗４５２、４５４、４５６、および４５８の第２の端子上に存在する信号を受信し組み合わせる。
【００４３】
サンプリングノード４６４において、加算回路４１６の出力は量子化器４１８に結合される。量子化器４１８は、サンプリングノード４６４に結合される入力と、複数の出力端子とを有する。量子化器４１８は、サンプリングノード４６４においてＣＴフィルタ４１４から受信される入力に基づいて一連のデジタルサンプル（すなわち、量子化された離散的なマルチビット出力）を生成するように構成される。一実施形態によれば、量子化器４１８はマルチビットＡＤＣとして実装され、量子化器４１８は、クロック４１９によって提供されるクロック信号の周波数によって決定されるサンプルレートにおいてデジタルサンプルを生成する。一実施形態によれば、クロック信号の周波数は約２００ＭＨｚ〜約４００ＭＨｚの範囲内にある（たとえば、約３２０ＭＨｚ）が、より高いまたはより低いクロックも同様に使用されてよい。クロック信号のこの周波数の結果として、量子化器４１８の出力においてオーバーサンプリングされた一連のデジタルサンプルが生成されることになり、量子化ノイズは、サンプリングレートがより遅かった場合よりも広い帯域にわたって分散している。
【００４４】
量子化器４１８の出力端子は、デシメーションフィルタ４２８およびフィードバック経路４７０に結合される。フィードバック経路４７０は、量子化器４１８の出力を（ノード４６２において）ＣＴフィルタ４１４に提供し戻すように構成され、フィードバックされる信号は、順方向経路に沿って先行する信号から減算される。このプロセスは量子化ノイズフロアを成形する傾向にあり、それによって、量子化ノイズは関心帯域内でより小さくなり、その帯域の外部ではより大きくなる。フィードバック経路４７０は、一実施形態では、遅延要素４２０と、ＭＭ成形器４２２と、ＣＴ  ＤＡＣ４２４とを含む。遅延要素４２０は、フィードバックノード４６２において順方向経路およびフィードバック経路に沿って受信されるアナログ信号間の正確なタイミングを保証するように構成され、いくつかの実施形態では排除されてもよい。遅延要素４２０は、複数の入力端子および複数の出力端子を有する。遅延要素４２０の入力端子は量子化器４１８の出力端子に接続される。
【００４５】
ＭＭ成形器４２２は、ＣＴ  ＤＡＣ４２４の理想的でない効果を軽減するように構成されるデジタルフィルタを含む。ＭＭ成形器４２２は、複数の入力端子および複数の出力端子を有する。ＭＭ成形器４２２の入力端子は遅延要素４２０の出力端子に接続される。
【００４６】
ＣＴ  ＤＡＣ４２４は、フィードバック経路４７０に沿って受信されるデジタルサンプルをアナログ信号に変換するように構成される。一実施形態によれば、ＣＴ  ＤＡＣ４２４は、連続時間型ゼロ復帰ＤＡＣパルスを使用して実装される。ＣＴ  ＤＡＣ４２４は、複数の入力端子と、出力端子とを有する。ＣＴ  ＤＡＣ４２４の入力端子はＭＭ成形器４２２の出力端子に接続され、ＣＴ  ＤＡＣ４２４は、その出力端子においてゼロ復帰ＤＡＣパルスをノード４６２に提供する。ノード４６２におけるＣＴフィルタ４１４の順方向経路に沿って、ゼロ復帰ＤＡＣパルスが抵抗４３５の第２の端子において生成される信号に加えられ、これは、システム内の量子化ノイズを成形する（すなわち、関心帯域内でより低く、それ以外ではより高くなるようにする）効果を有する。
【００４７】
デシメーションフィルタ４２８はローパスフィルタを含み、これは、量子化器４１８によって生成されるサンプルのレートを低減し、したがって、その後（たとえば、図２のレーダプロセッサ２４０によって）処理され得る、ノード４６８における一連のデジタルサンプルを生成するように構成される。一実施形態によれば、デシメーションフィルタ４２８は、サンプリング周波数を約３２分の１に低減する（たとえば、一実施形態では、約１０ＭＨｚのサンプリングレートがもたらされる）。デシメーションフィルタ４２８は、複数の入力端子および複数の出力端子を有する。デシメーションフィルタ４２８の入力端子は量子化器４１８の出力端子に接続される。デシメーションフィルタ４２８の出力端子において複数の出力ビットが出力ノード４６８に提供される。
【００４８】
ＡＤＣ３００、４００はシングルエンド入力および出力端子を有して図示されているが、ＡＤＣ３００、４００は差動入力および／または出力を有して実装されることができ、したがって、差動入力および／または出力が実装される構成は、本発明の主題の範囲内に入るものとして意図されていることが、当業者には理解されよう。加えて、アナログ−デジタル変換プロセスを制御するためにクロック信号（図示せず）が受信され、図３および図４に示されているさまざまな実施形態によって使用される。さらに、本明細書において説明されているＣＴシグマデルタＡＤＣの実施形態（たとえば、図３、図４のＣＴシグマデルタＡＤＣ３００、４００）内に含まれているＣＴ  ＤＡＣ（たとえば、図３、図４のＣＴ  ＤＡＣ３２２、４２４）は、ゼロ復帰ＤＡＣ出力パルスを提供するものとして説明されているが、ＣＴシグマデルタＡＤＣの他の実施形態におけるＤＡＣはさまざまな他のＤＡＣパルス形状（たとえば、非ゼロ復帰、スイッチドキャパシタ生成パルス、コサイン状パルスなど）を使用して実装されることができることが当業者には理解されよう。したがって、他のＤＡＣパルス形状が使用されるＤＡＣ構成を含むＣＴシグマデルタＡＤＣは、本発明の主題の範囲内に入るものとして意図されている。
【００４９】
さらに、図３および図４に描かれているＣＴフィルタ（たとえば、ＣＴフィルタ３１４、４１４）は、能動ＲＣトポロジとして分類され得るが、本明細書の記載に基づいて、他の実施形態は、ＧＭ／Ｃトポロジ、受動ＲＣトポロジ、またはそれらのトポロジのさまざまな組み合わせを使用して実装されるＣＴフィルタを含んでもよいことを当業者は理解しよう。したがって、本発明の主題は、図３および図４に示されているＣＴフィルタトポロジだけでなく、ループフィルタのさまざまな順序、量子化レベル、およびＤＡＣレベルを有する多くの他のＣＴフィルタトポロジをも包含するように意図される。
【００５０】
図５は、例示的な実施形態による、受信パス内にＣＴシグマデルタＡＤＣ（たとえば、図２〜図４のＣＴシグマデルタＡＤＣ２２８、３００、４００）を有する車載システム（たとえば、図２のシステム２００）を動作させるための方法の流れ図である。図５に示されているさまざまな方法ステップは上記により詳細に記載されているため、下記の説明は方法の要約とみなされるべきであり、上記で説明したさまざまな実施形態の詳細は図５の方法ステップの説明に当てはまる。
【００５１】
方法は、ブロック５０２において、車載レーダモジュール（たとえば、図２のレーダモジュール２０２）の送信パス（たとえば、図２の送信パス２１０）が１つまたは複数のアンテナ（たとえば、図２のアンテナ２０４、２０６）とともに信号（たとえば、ＦＭＣＷ信号）を生成し送信すると開始する。ブロック５０４において、送信信号が反射したものが、車載システムの１つまたは複数の受信パス（たとえば、図２の受信パス２２０、２３０）によって（１つまたは複数のアンテナを介して）受信され得る。各受信パスに沿って送信信号が反射したものがベースバンドまで（たとえば、図２のミキサ２２２を使用して送信信号および受信信号を組み合わせることによって）下方変換され、（たとえば、図２の増幅器２２４によって）増幅され、（たとえば、図２のＲＣフィルタリングネットワーク２２６を使用して）任意選択的にフィルタリングされ、（たとえば、図２のＣＴシグマデルタＡＤＣ２２８を使用して）一連のデジタルサンプルに変換される。一実施形態によれば、少なくとも送信パスおよび受信パス（複数の場合もあり）は、同じ集積回路上に集積される。
【００５２】
ブロック５０６において、一連のデジタルサンプルが（たとえば、図４のレーダプロセッサ２４０によって）処理されて、車両の外部の物体の特性（たとえば、距離および相対速度）が求められる。ブロック５０８において、求められた特性に基づいて、（たとえば、図２のレーダプロセッサ２４０および／またはコア２５０によって）１つまたは複数の車両機能が制御され得る。たとえば、すでに説明したように、車両は、衝突警告および／または回避システム、適応走行制御システム、駐車支援システム、死角検出システム、車線変更支援システム、バック支援システム、または他のシステムのうちのいずれか１つまたは複数を含み得る。これらのシステムのいずれか１つまたは複数の機能は、求められた外部物体（複数の場合もあり）の特性に基づいて変更され得る。たとえば、機能は、車両操作者に（たとえば、図２の操作者インタフェース２９０を介して）警告を生成することによって、車両のエンジンおよび／またはモータの動作を（たとえば、図２のエンジン／モータコントローラ２９６を介して）変更することによって、車両を（たとえば、図２の制動システム２９２を介して）制動することによって、車両ステアリングを（たとえば、図２のステアリングシステム２９４を介して）調整することによって、変更され得る。一実施形態によれば、方法は、車両が動作状態にある間は継続して実行され得る。他の実施形態では、方法は選択的にディセーブルされてもよい。
【００５３】
図５に示されているプロセスブロックのうちの特定のものは互いにまたは他のプロセスを実行しながら実行されてもよいことを理解されたい。加えて、図５に示されているプロセスブロックの特定の順序は、実質的に同じ結果を達成しながら変更されてもよいことを理解されたい。したがって、このような変更は本発明の主題の範囲内に含まれるように意図される。加えて、特定のシステム構成が図１および図２に関連して上記に記載されているが、実施形態は、他のアーキテクチャを有するシステム内でも同様に実装されてよい。これらのおよび他の変形形態は本発明の主題の範囲内に含まれるように意図される。
【００５４】
以上のように、車載レーダシステムおよびその動作方法のさまざまな実施形態が説明された。車載レーダシステムの実施形態は、送信パスと第１の受信パスとを含む。送信パスは、エアインターフェースを介して送信するための信号を生成することが可能である。受信パスはＣＴシグマデルタＡＤＣを含み、受信パスは、エアインターフェースから前記信号の反射したもの（反射バージョン）を受信し、該反射バージョンを、ＣＴシグマデルタＡＤＣを使用して、当該受信パスに沿って一連のデジタルサンプルに変換することが可能である。一実施形態では、送信パスおよび受信パスは、単一の集積回路上に集積される。
【００５５】
自動車システムの一実施形態は、１つ以上のアンテナと、該１つ以上のアンテナに結合されるレーダシステムとを含む。レーダシステムは、送信パスと、受信パスとを含む。送信パスは、１つ以上のアンテナを使用して送信するための周波数変調連続波（ＦＭＣＷ）信号を生成することが可能である。受信パスはＣＴシグマデルタＡＤＣを含み、受信パスは、エアインターフェースからＦＭＣＷ信号の反射バージョンを受信し、該反射バージョンを、ＣＴシグマデルタＡＤＣを使用して、当該受信パスに沿って一連のデジタルサンプルに変換することが可能である。一実施形態では、送信パスおよび受信パスは、単一の集積回路上に集積される。
【００５６】
方法の一実施形態は、車両内に組み込まれた送信パスによって、エアインターフェースを介して送信するための信号を生成することと、車両内に組み込まれた受信パスによって、エアインターフェースから信号の反射バージョンを受信することとを含む。この方法は、前記反射バージョンを、ＣＴシグマデルタＡＤＣを使用して、受信パスに沿って一連のデジタルサンプルに変換することをさらに含む。
【００５７】
本発明の主題の原理が特定のシステム、装置、および方法に関連して上記で説明されてきたが、この説明は例示のみを目的として為されており、本発明の主題に対する限定としてではないことは明瞭に理解されたい。本明細書において述べられ図面内に示されたさまざまな機能または処理ブロックは、ハードウェア、ファームウェア、ソフトウェアまたはそれらの任意の組み合わせにおいて実装されることができる。さらに、本明細書において採用されている表現または専門用語は説明を目的としており、限定ではない。
【００５８】
特定の実施形態の上記の記載は、他者が、現在の知識を適用することによって、一般的な概念から逸脱することなくさまざまな用途のためにそれを容易に改変および／または適合することができるだけ十分に本発明の主題の一般的な性質を公開している。したがって、このような適合および改変は開示されている実施形態の均等物の意図および範囲内にある。本発明の主題は、すべてのこのような代替形態、改変形態、均等物、および変形形態を、添付の特許請求の範囲の精神および広い範囲内に入るものとして包含する。
【図１】
2013246166.tif 000003
【図２】
2013246166.tif 000004
【図３】
2013246166.tif 000005
【図４】
2013246166.tif 000006
【図５】
2013246166.tif 000007