(57)【要約】【課題】  システム基板を改造することなく、特定の半導体装置のみの電源振りを可能とすること。【解決手段】  システム基板上に複数の半導体装置が搭載された半導体システムにおける、特定の半導体装置を評価する方法は、特定の半導体装置とシステム基板との間に、システム基板から受ける電源の電圧レベルを調整可能に変換する電源可変アダプタを挿入し、電源可変アダプタにおいて変換された電源を特定の半導体装置へ供給する。【選択図】      図４
2013186056.tif 000002
【特許請求の範囲】
【請求項１】
システム基板上に複数の半導体装置が搭載された半導体システムにおける、前記複数の半導体装置のうち特定の半導体装置を評価する方法であって、
前記特定の半導体装置と前記システム基板との間に、前記システム基板から受ける電源の電圧レベルを調整可能に変換する電源可変アダプタを挿入し、
前記電源可変アダプタにおいて変換された電源を前記特定の半導体装置へ供給する
ことを特徴とする半導体装置の評価方法。
【請求項２】
前記電源可変アダプタと前記特定の半導体装置との間にソケットを挿入する、請求項１に記載の半導体装置の評価方法。
【請求項３】
前記電源可変アダプタは、複数の供給モードを持ち、
前記電源可変アダプタは、前記複数の供給モードから選択された１つの供給モードで、前記特定の半導体装置へ前記電源を供給する、
ことを特徴とする、請求項１又は２に記載の半導体装置の評価方法。
【請求項４】
前記複数の供給モードは、抵抗分圧モードと、システム供給モードと、外部供給モードとを含む、請求項３に記載の半導体装置の評価方法。
【請求項５】
前記抵抗分圧モードでは、前記電源可変アダプタは、前記特定の半導体装置への電源供給を、前記システム基板上の他電源に基づいて抵抗分圧で生成して行う、請求項４に記載の半導体装置の評価方法。
【請求項６】
前記電源の電圧レベルの可変を、複数の可変抵抗器から成る抵抗分圧回路の分圧比を調整することで行う、請求項５に記載の半導体装置の評価方法。
【請求項７】
前記システム供給モードでは、前記電源可変アダプタは、前記特定の半導体装置へ前記システム基板から電源を供給する、請求項５に記載の半導体装置の評価方法。
【請求項８】
前記外部供給モードでは、前記電源可変アダプタに外部装置が接続される、請求項５に記載の半導体装置の評価方法。
【請求項９】
前記外部装置は、ＤＣ電源装置、ノイズ発生装置、およびプログラマブルＤＣ電源装置のいずれか１つから成る、請求項８に記載の半導体装置の評価方法。
【請求項１０】
システム基板と半導体装置との間に挿入される電源可変アダプタであって、電圧レベルを可変に電源を前記半導体装置へ供給可能な電源可変アダプタ。
【請求項１１】
前記電源可変アダプタは、
前記システム基板に接続される複数のバンプと、
該複数のバンプのいずれかと前記半導体装置の電源端子とに接続される複数のランドと、
前記システム基板の電源と前記複数のランドのいずれかとの間に挿入されて、前記電源の前記電圧レベルを可変するための複数の可変抵抗器から成る抵抗分圧回路と、
を備える、請求項１０に記載の電源可変アダプタ。
【請求項１２】
前記電源可変アダプタは、前記複数のランドのいずれかを短絡又は開放することで設定される複数の供給モードを持ち、
前記電源可変アダプタは、前記複数の供給モードから選択された１つの供給モードで、前記特定の半導体装置へ前記電源を供給する、ことを特徴とする請求項１１に記載の電源可変アダプタ。
【請求項１３】
前記複数の供給モードは、抵抗分圧モードと、システム供給モードと、外部供給モードとを含む、請求項１２に記載の電源可変アダプタ。
【請求項１４】
前記抵抗分圧モードでは、前記電源可変アダプタは、前記半導体装置への電源供給を、前記システム基板上の電源に基づいて抵抗分圧で生成して行う、請求項１３に記載の電源可変アダプタ。
【請求項１５】
前記電源の電圧レベルの可変を、前記抵抗分圧回路の分圧比を調整することで行う、請求項１４に記載の電源可変アダプタ。
【請求項１６】
前記システム供給モードでは、前記電源可変アダプタは、前記半導体装置へ前記システム基板から電源を供給する、請求項１３に記載の電源可変アダプタ。
【請求項１７】
前記外部供給モードでは、当該電源可変アダプタの前記複数のランドのいずれかに外部装置が接続される、請求項１３に記載の電源可変アダプタ。
【請求項１８】
前記外部装置は、ＤＣ電源装置、ノイズ発生装置、およびプログラマブルＤＣ電源装置のいずれか１つから成る、請求項１７に記載の電源可変アダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の評価方法に関し、特に、システム基板上に搭載された複数の半導体装置の中の１つの特定の半導体装置を評価する方法に関する。
【背景技術】
【０００２】
半導体装置に対しては、種々なテストが行なわれる。テストを実現する構成も多岐にわたる。例えば、第１の手法として、半導体装置内部にテスト回路を設ける方法がある。また、第２の手法として、テストを実行するために設けられたシステム（基板）も提案されている（例えば、特許文献１参照）。さらに、第３の手法として、様々な信号等を生成できるテスタ等もある。
【０００３】
半導体装置は、それらテストをクリアした上で製品として出荷される。しかしながら、半導体装置の利用形態は顧客によって様々である。例えば、実際に顧客の使用する半導体システム（情報処理システム）（システム基板やそこに搭載される他の部品）や、動作させるプログラムとの関係で、上記テストをクリアしていたとしても、半導体システム（情報処理システム）全体として上手く機能しない場合がある。
【０００４】
そのような場合には、当該半導体システム（情報処理システム）に対応して出荷した該半導体装置がきちんと機能を果たしているかが問題となる。そのため、出荷した後にも、半導体装置の解析のためのテストを行なうことが一般的である。しかしながら、当該半導体システム（情報処理システム）においては、該半導体装置の他に、他の半導体装置であるメモリやコントローラ、その他の部品が搭載されるため、そこに問題がある可能性も存在する。このように、特に出荷後の固有の半導体システム（情報処理システム）に対応する半導体装置の解析（製品が不良か否か）は非常に複雑である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−６４９００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明者らは、そのような複雑な解析においては、まず半導体システム（情報処理システム）上の不良状態を再現し、その上で対策を講ずることが適切と考えた。本発明は、特に限定はされないが、上記の様な解析において、当該半導体装置における解析を効率的に行うことを課題とする。
【０００７】
上記のような解析も勿論種々な観点において行われるが、その代表的な項目として「電源」を挙げることが出来る。何故なら、半導体システム（情報処理システム）のある動作状況下で電源が所定の規格からずれた場合に、半導体装置が適切に動作しないことは経験上多く確認されているからである。
【０００８】
無論、電源の発生回路は所定のレベルを所定の供給能力で発生するように構成されている。しかしながら、例えば当該半導体装置の配置された場所や、他の半導体装置のある状態における電源の消費（電圧ドロップ）によっては、その当該半導体装置に供給される電源レベルが規格の範囲よりも低くなったり、場合によっては高くなる可能性がある。
【０００９】
そのような状況を再現するためには、その半導体装置に供給する電源の振り（意図的に電圧レベルを上下させる）を行って確認することが良い。
【００１０】
現行の電源電圧評価では、後で図１及び図２を参照して詳細に説明するように、システム基板を直接改造して外部装置（ＤＣ電源装置）を接続し、半導体装置に電源供給ならびに電圧を可変し実施している。すなわち、半導体装置の電源供給ラインにＤＣ電源装置を接続して実施している。
【００１１】
しかしながら、同一の電源供給ラインに複数の半導体装置が搭載されている場合、半導体装置ごとの評価ができず、個々の動作限界、不具合解析においては当該単体を特定することができない。
【００１２】
また、電源供給ラインが表層に無いもの、他の半導体装置との関係が不明な半導体システム（情報処理システム）に至っては、外部供給による破損の恐れもあるため、評価の実施が不可能である。
【００１３】
更に、外部供給であるため、半導体システム（情報処理システム）のシステム動作との連動性がなく、電源投入時の解析が出来ない。
【００１４】
電源評価環境をシステム基板に設ける場合、昨今のデジタル機器の小型化によりシステム基板も微細化が進んでいる。その結果、周辺部品の密集により改造が困難且つシステム基板へのダメージの懸念等があり、容易ではない。また、システム基板そのものを直接改造してしまうため、システム基板を改造前の状態に戻す事が出来ない場合もある。
【課題を解決するための手段】
【００１５】
本発明の第１の態様による半導体装置の評価方法は、システム基板上に複数の半導体装置が搭載された半導体システムにおける、複数の半導体装置のうち特定の半導体装置を評価する方法であって、特定の半導体装置とシステム基板との間に、システム基板から受ける電源の電圧レベルを調整可能に変換する電源可変アダプタを挿入し、電源可変アダプタにおいて変換された電源を特定の半導体装置へ供給することを特徴とする。
【００１６】
また、本発明の第２の態様による電源可変アダプタは、システム基板と半導体装置との間に挿入される電源可変アダプタであって、電圧レベルを可変に電源を半導体装置へ供給可能な電源可変アダプタである。
【発明の効果】
【００１７】
本発明によると、システム基板と特定の半導体装置との間に電源可変アダプタを挿入し、電源可変アダプタから特定の半導体装置へ電源を供給しているので、システム基板を改造することなく、特定の半導体装置のみの電源振りが可能である。
【図面の簡単な説明】
【００１８】
【図１】電源可変改造前の半導体システム（情報処理システム）のシステム構成図である。
【図２】電源可変改造後の半導体システム（情報処理システム）のシステム構成図である。
【図３】本発明の一実施形態に係る半導体装置の評価方法が適用される半導体システム（情報処理システム）のシステム構成図である。
【図４】図３に示した半導体システム（情報処理システム）に挿入された電源可変アダプタを示す概略断面回路図である。
【図５】図４に示した電源可変アダプタの構造を示す概略分解斜視図である。
【図６】本発明の第１の実施例に係る半導体装置の評価方法を示す概略断面回路図である。
【図７】本発明の第２の実施例に係る半導体装置の評価方法を示す概略断面回路図である。
【図８】本発明の第３の実施例に係る半導体装置の評価方法を示す概略断面回路図である。
【図９】図８に示すパルスジェネレータから発生されるノイズの例を示す波形図である。
【図１０】本発明の第４の実施例に係る半導体装置の評価方法を示す概略断面回路図である。
【図１１】図１０に示すプログラマブルＤＣ電源装置から発生される第１および第２の電源の電源投入時の立ち上がり波形を例を示す波形図である。
【図１２】本発明の第５の実施例に係る半導体装置の評価方法を実現する半導体装置を示すブロック図である。
【図１３】図１２に示す電源回路の一例を示す回路図である。
【発明を実施するための形態】
【００１９】
本発明について説明する前に、本発明の理解を容易にするために、図１及び図２を参照して、関連技術（比較例）について説明する。
【００２０】
図１は電源可変改造前の半導体システム（情報処理システム）のシステム構成図であり、図２は電源可変改造後の半導体システム（情報処理システム）のシステム構成図である。
【００２１】
図１に示されるように、電源可変改造前の半導体システム（情報処理システム）は、図示しないシステム基板上に、第１の半導体装置１１と、第２の半導体装置１２と、第３の半導体装置１３と、レギュレータ１５とが搭載されたシステムである。第２および第３の半導体装置１２および１３には、レギュレータ１５から同一の２系統の電源供給ラインを介して電源が供給されている。図示の例では、２系統の電源供給ラインは、第１の電源Ａ、第２の電源Ｂ、第１のレファレンス電源Ａ、および第２のレファレンス電源Ｂから成る。
【００２２】
ここで、第２の半導体装置１２が、解析（評価）すべき特定の半導体装置であるとする。
【００２３】
このような構成の場合、電源発生部分であるレギュレータ１５が既に設けられているため、図２に示されるように、レギュレータ１５からの電源パスを切断し、別途、ＤＣ電源装置１７を設けることで対応している。
【００２４】
そのため、関連技術（比較例）では、前述したような課題がある。
【００２５】
すなわち、半導体装置ごとの評価ができず、個々の動作限界、不具合解析においては、当該第２の半導体装置１２を特定する事ができない。
【００２６】
また、電源供給ラインが表層に無いもの、他の半導体装置１３との関係性が不明な半導体システム（情報処理システム）に至っては、外部からのＤＣ電源装置１７による電源供給による破損の恐れもある。その為、実施が不可能である。
【００２７】
更に、ＤＣ電源装置１７による外部供給であるため、半導体システム（情報処理システム）のシステム動作との連動性がなく、電源投入時の解析が出来ない。
【００２８】
図２に示されるように、電源評価環境をシステム基板に設けるとする。この場合、昨今のデジタル機器の小型化によりシステム基板も微細化が進み、周辺部品の密集によりシステム基板を改造することが困難、且つシステム基板へのダメージの懸念等があるので、容易ではない。また、システム基板を直接改造してしまうため、システム基板を改造前の状態に戻す事が出来ない場合もある。
【００２９】
次に、図３乃至図５を参照して、本発明の実施形態について説明する。
【００３０】
図３は、本発明の一実施形態に係る半導体装置の評価方法が適用される半導体システム（情報処理システム）のシステム構成図である。図４は、半導体システム（情報処理システム）に挿入された電源可変アダプタを示す概略断面回路図である。図５は、図４に示した電源可変アダプタの構造を示す概略分解斜視図である。
【００３１】
図３に示した半導体システム（情報処理システム）は、電源可変アダプタ２０を更に備えている点を除いて、図１に示した半導体システム（情報処理システム）と同様の構成を有し動作をする。したがって、図１に示したものと同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために、以下では相違点についてのみ説明する。
【００３２】
図４に示されるように、電源可変アダプタ２０は、システム基板１０と特定の半導体装置１２である第２の半導体装置１２との間に挿入されている。電源可変アダプタ２０は、後述するように、電圧レベルを可変に電源を供給可能である。尚、実際には、複数サンプルに対して同評価を実施する際の利便性を考慮し、第２の半導体装置（特定の半導体装置）１２と電源可変アダプタ２０との間にソケット（後述する）を挿入している。
【００３３】
図４に示されるように、電源可変アダプタ２０は、システム基板１０に接続される複数のバンプ２０−１と、これら複数のバンプ２０−１のいずれかと特定の半導体装置１２の電源端子（後述する）とに接続される複数のランド（後述する）と、システム基板１０の電源と複数のランドのいずれかとの間に挿入され、電源の電圧レベルを可変するための複数の可変抵抗器（後述する）と、を備える。
【００３４】
詳述すると、特定の半導体装置１２は、電源可変アダプタ２０の複数のバンプ２０−１と実質的に同じ配列の複数のバンプ１２−１を持つ。これら複数のバンプ１２−１のいずれかが、特定の半導体装置１２の電源端子である。特定の半導体装置１２の複数のバンプ１２−１のいずれか（電源端子）と、電源可変アダプタ２０の複数のランドのいずれかとが、後述のように接続される。また、電源可変アダプタ２０の複数のランドのいずれかと、電源可変アダプタ２０の複数のバンプ２０−１のいずれかとが、後述のように接続される。さらに、電源可変アダプタ２０の複数のランドのいずれかと、複数の可変抵抗器とが、後述のように接続される。
【００３５】
図４に示されるように、図示の例では、電源可変アダプタ２０の複数のランドは、第１乃至第１２のランドＡ１、Ａ２、Ａ３、Ｂ１、Ｂ２、Ｂ３、Ｃ１、Ｃ２、Ｃ３、Ｄ１、Ｄ２、およびＤ３から成る。また、図示の例では、複数の可変抵抗器は、第１乃至第８の可変抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、およびＲ８から成る。
【００３６】
第１乃至第３のランドＡ１、Ａ２、およびＡ３は、第１のリファレンス電源Ａ用のランドである。第４乃至第６のランドＢ１、Ｂ２、およびＢ３は、第１の電源Ａ用のランドである。第７乃至第９のランドＣ１、Ｃ２、およびＣ３は、第２の電源Ｂ用のランドである。第１０乃至第１２のランドＤ１、Ｄ２、およびＤ３は、第２のリファレンス電源Ｂ用のランドである。
【００３７】
また、第１乃至第４の可変抵抗器Ｒ１、Ｒ１、Ｒ３、およびＲ４は、第１の電源Ａおよび第１のリファレンス電源Ａ側の抵抗分圧回路を構成する。一方、第５乃至第８の可変抵抗器Ｒ５、Ｒ６、Ｒ７、およびＲ８は、第２の電源Ｂおよび第２のリファレンス電源Ｂ側の抵抗分圧回路を構成する。
【００３８】
第１の可変抵抗器Ｒ１の一端は、第１の配線２１を介してシステム基板１０の電源に接続されている。第１の可変抵抗器Ｒ１の他端は、第２の可変抵抗器Ｒ２の一端に接続されている。第２の可変抵抗器Ｒ２の他端は接地されている。第１および第２の可変抵抗器Ｒ１、Ｒ２の接続点は、第１の電源Ａ用の第４のランドＢ１に接続されている。すなわち、第１および第２の可変抵抗器Ｒ１、Ｒ２は、第１の電源Ａ用の第１の抵抗分圧回路を構成している。
【００３９】
第３の可変抵抗器Ｒ３の一端は、第１および第２の可変抵抗器Ｒ１、Ｒ２の接続点に接続されている。第３の可変抵抗器Ｒ３の他端は、第４の可変抵抗器Ｒ４の一端に接続されている。第４の可変抵抗器Ｒ４の他端は接地されている。第３および第４の可変抵抗器Ｒ３、Ｒ４の接続点は、第１のリファレンス電源Ａ用の第１のランドＡ１に接続されている。すなわち、第３および第４の可変抵抗器Ｒ３、Ｒ４は、第１のリファレンス電源Ａ用の第２の抵抗分圧回路を構成している。
【００４０】
第５の可変抵抗器Ｒ５の一端は、第２の配線２２を介してシステム基板１０の電源に接続されている。第５の可変抵抗器Ｒ５の他端は、第６の可変抵抗器Ｒ６の一端に接続されている。第６の可変抵抗器Ｒ６の他端は接地されている。第５および第６の可変抵抗器Ｒ５、Ｒ６の接続点は、第２の電源Ｂ用の第１０のランドＣ３に接続されている。すなわち、第５および第６の可変抵抗器Ｒ５、Ｒ６は、第２の電源Ｂ用の第３の抵抗分圧回路を構成している。
【００４１】
第７の可変抵抗器Ｒ７の一端は、第５および第６の可変抵抗器Ｒ５、Ｒ６の接続点に接続されている。第７の可変抵抗器Ｒ７の他端は、第８の可変抵抗器Ｒ８の一端に接続されている。第８の可変抵抗器Ｒ８の他端は接地されている。第７および第８の可変抵抗器Ｒ７、Ｒ８の接続点は、第２のリファレンス電源Ｂ用の第１２のランドＤ３に接続されている。すなわち、第７および第８の可変抵抗器Ｒ７、Ｒ８は、第２のリファレンス電源Ｂ用の第４の抵抗分圧回路を構成している。
【００４２】
下記の表１に、第１乃至第１２のランドＡ１〜Ｄ３の接続先を示す。
【００４３】
【表１】
2013186056.tif 000003
【００４４】
最初に、第１のリファレンス電源Ａ用の第１乃至第３のランドＡ１〜Ａ３の接続先について説明する。第１のランドＡ１は、第２の抵抗分圧回路の第３および第４の可変抵抗器Ｒ３、Ｒ４の接続点に接続されている。第２のランドＡ２は、特定の半導体装置１２のバンプ（電源端子）１２−１に接続されている。第３のランドＡ３は、電源可変アダプタ２０のバンプ２０−１を介してシステム基板１０に接続されている。
【００４５】
次に、第１の電源Ａ用の第４乃至第６のランドＢ１〜Ｂ３の接続先について説明する。第４のランドＢ１は、第１の抵抗分圧回路の第１および第２の可変抵抗器Ｒ１、Ｒ２の接続点に接続されている。第５のランドＢ２は、特定の半導体装置１２のバンプ（電源端子）１２−１に接続されている。第６のランドＢ３は、電源可変アダプタ２０のバンプ２０−１を介してシステム基板１０に接続されている。
【００４６】
次に、第２の電源Ｂ用の第７乃至第９のランドＣ１〜Ｃ３の接続先について説明する。第７のランドＣ１は、電源可変アダプタ２０のバンプ２０−１を介してシステム基板１０に接続されている。第８のランドＣ２は、特定の半導体装置１２のバンプ（電源端子）１２−１に接続さている。第９のランドＣ３は、第３の抵抗分圧回路の第５および第６の可変抵抗器Ｒ５、Ｒ６の接続点に接続されている。
【００４７】
最後に、第２のリファレンス電源Ｂ用の第１０乃至第１２のランドＤ１〜Ｄ３の接続先について説明する。第１０のランドＤ１は、電源可変アダプタ２０のバンプ２０−１を介してシステム基板１０に接続されている。第１１のランドＤ２は、特定の半導体装置１２のバンプ（電源端子）１２−１に接続されている。第１２のランドＤ３は、第４の抵抗分圧回路の第７および第８の可変抵抗器Ｒ７、Ｒ８の接続点に接続されている。
【００４８】
電源可変アダプタ２０は、これらランド間を短絡または開放することにより、下記の表２で示すように、３種類の供給モードを選択できる。３種類の供給モードは、抵抗分圧モード、システム供給モード（通常モード）、および外部供給モードから成る。尚、３種類の供給モードを組み合わせて実施することも可能である。
【００４９】
【表２】
2013186056.tif 000004
【００５０】
最初に、抵抗分圧モードについて説明する。抵抗分圧モードでは、電源可変アダプタ２０は、特定の半導体装置１２への電源供給を、システム基板１０上の他の電源を基に抵抗分圧で生成して行う。電源電圧の可変は、第１乃至第８の可変抵抗器Ｒ１〜Ｒ８から成る第１乃至第４の抵抗分圧回路の分圧比を調整することで行う。特定の半導体装置１２へ第１のリファレンス電源Ａを抵抗分圧して供給する場合、第１および第２のランドＡ１、Ａ２間を短絡する。特定の半導体装置１２へ第１の電源Ａを抵抗分圧して供給する場合、第４および第５のランドＢ１、Ｂ２間を短絡する。特定の半導体装置１２へ第２の電源Ｂを抵抗分圧して供給する場合、第８および第９のランドＣ２、Ｃ３間を短絡する。特定の半導体装置１２へ第２のリファレンス電源Ｂを抵抗分圧して供給する場合、第１１および第１２のランドＤ２、Ｄ３間を短絡する。
【００５１】
次に、システム供給モード（通常モード）について説明する。このシステム供給モード（通常モード）では、電源可変アダプタ２０は、特定の半導体装置１２へシステム基板１０から通常通りに電源を供給する。このシステム供給モード（通常モード）では、電源電圧の可変を行えない。特定の半導体装置１２へ第１のリファレンス電源Ａを供給する場合、第２および第３のランドＡ２、Ａ３間を短絡する。特定の半導体装置１２へ第１の電源Ａを供給する場合、第５および第６のランドＢ２、Ｂ３間を短絡する。特定の半導体装置１２へ第２の電源Ｂを供給する場合、第７および第８のランドＣ１、Ｃ２間を短絡する。特定の半導体装置１２へ第２のリファレンス電源Ｂを供給する場合、第１０および第１１のランドＤ１、Ｄ２間を短絡する。
【００５２】
最後に、外部供給モード（従来手法）について説明する。この外部供給モードでは、電源電圧の可変を、電源可変アダプタ２０に接続した外部装置側で行う。特定の半導体装置１２へ第１のリファレンス電圧Ａを外部装置から供給する場合、当該外部装置を第２のランドＡ２に接続して電源供給を行う。特定の半導体装置１２へ第１の電圧Ａを外部装置から供給する場合、当該外部装置を第５のランドＢ２に接続して電源供給を行う。特定の半導体装置１２へ第２の電源Ｂを外部装置から供給する場合、当該外部装置を第８のランドＣ２に接続して電源供給を行う。特定の半導体装置１２へ第２のリファレンス電源Ｂを外部装置から供給する場合、当該外部装置を第１１のランドＤ２に接続して電源供給を行う。
【００５３】
次に、図５を参照して、電源可変アダプタ２０の構造について説明する。電源可変アダプタ２０は、５層構造をしている。第１の層であるＴｏｐは、モード選択層である。第２の層である２−Ｌａｙｅｒは、第１および第２の電源Ａ、Ｂをボード供給するための層である。第３の層である３−Ｌａｙｅｒは、第１および第２の電源Ａ、Ｂを抵抗分圧するための層である。第４の層である４−Ｌａｙｅｒは、第１および第２のリファレンス電源Ａ、Ｂをボード供給するための層である。第５の層であるＢｏｔｔｏｍは、第１および第２のリファレンス電源Ａ、Ｂを抵抗分圧するための層である。
【００５４】
次に、本実施の形態の効果について説明する。
【００５５】
（１）当該特定の半導体装置１２以外のデバイス（例えば、第３の半導体装置１３）に影響を及ぼすことなく、特定の半導体装置１２に電源を供給することができる。
【００５６】
（２）システム基板１０上の半導体装置の搭載数に依存する事なく、当該特定の半導体装置１２のみの電源電圧を変更することが可能である。
【００５７】
（３）本半導体システム（情報処理システム）の動作との連携性を維持することができる。
【００５８】
（４）現行の手法（外部供給モード）も選択可能である。
【００５９】
（５）電源評価環境準備に掛かる作業時間を短縮でき、簡易化が可能である。
【実施例１】
【００６０】
図６を参照して、本発明の第１の実施例に係る半導体装置の評価方法について説明する。図６は、第１の実施例に係る半導体装置の評価方法を示す概略断面回路図である。この第１の実施例は、特定の半導体装置１２へ第１の電源Ａを抵抗分圧して供給する場合の例を示す。尚、特定の半導体装置１２と電源可変アダプタ２０との間にソケット３０が挿入されている。
【００６１】
この場合、第１のランドＡ１を開放し、第２および第３のランドＡ２、Ａ３間を短絡し、第４および第５のランドＢ１、Ｂ２間を短絡し、第６のランドＢ３を開放し、第７および第８のランドＣ１、Ｃ２間を短絡し、第９のランドＣ３を開放し、第１０および第１１のランドＤ１、Ｄ２間を短絡し、第１２のランドＤ３を開放する。尚、第２の配線２２は、第５の可変抵抗器Ｒ５の一端に接続しても良いし、開放しても良い。
【００６２】
このような構成によれば、第１の電源Ａの電圧レベルを、第１および第２の可変抵抗器Ｒ１、Ｒ２から成る第１の可変分圧回路の分圧比を調整して、電源可変アダプタ２０およびソケット３０を介して特定の半導体装置１２へ供給することができる。
【００６３】
尚、本第１の実施例では、他の電源である、第１のリファレンス電源Ａ、第２の電源Ｂ、および第２のリファレンス電源Ｂは、通常通り、システム基板１０から電源可変アダプタ２０およびソケット３０を介して特定の半導体装置１２へ供給される。
【００６４】
第１の実施例では、第１の電源Ａを抵抗分圧して特定の半導体装置１２へ供給する場合を例に挙げて説明しているが、他の電源についても同様に、適当なランド間を短絡または開放することにより、抵抗分圧して特定の半導体装置１２へ供給することができる。
【００６５】
すなわち、上記の表２から明らかなように、第１のリファレンス電源Ａを抵抗分圧して特定の半導体装置１２へ供給する場合には、第１および第２のランドＡ１、Ａ２間を短絡し、第３のランドＡ３を開放すれば良い。また、第２の電源Ｂを抵抗分圧して特定の半導体装置１２へ供給する場合には、第７のランドＣ１を開放し、第８および第９のランドＣ２、Ｃ３間を短絡すれば良い。そして、第２のリファレンス電源Ｂを抵抗分圧して特定の半導体装置１２へ供給する場合には、第１０のランドＤ１を開放し、第１１および第１２のランドＤ２、Ｄ３間を短絡すれば良い。
【００６６】
このように、第１の実施例によれば、電源可変アダプタ２０をシステム基板１０と特定の半導体装置１２との間に挿入する事により、システム基板１０に抵抗部品を直接実装せずに、抵抗分圧によって、電源の電圧レベルを可変することが可能である。
【実施例２】
【００６７】
次に、図７を参照して、本発明の第２の実施例に係る半導体装置の評価方法について説明する。図７は、第２の実施例に係る半導体装置の評価方法を示す概略断面回路図である。この第２の実施例は、外部装置であるＤＣ電源装置４０から第１の電源Ａを可変して特定の半導体装置１２へ供給する場合の例を示す。尚、特定の半導体装置１２と電源可変アダプタ２０との間にソケット３０が挿入されている。
【００６８】
この場合、第１のランドＡ１を開放し、第２および第３のランドＡ２、Ａ３間を短絡し、第４のランドＢ１を開放し、第５のランドＢ２をＤＣ電源装置４０に接続し、第６のランドＢ３を開放し、第７および第８のランドＣ１、Ｃ２間を短絡し、第９のランドＣ３を開放し、第１０および第１１のランドＤ１、Ｄ２間を短絡し、第１２のランドＤ３を開放する。尚、第１の配線２１は、第１の可変抵抗器Ｒ１の一端に接続しても良いし、開放しても良く、第２の配線２２は、第５の可変抵抗器Ｒ５の一端に接続しても良いし、開放しても良い。
【００６９】
このような構成によれば、ＤＣ電源装置４０から第１の電源Ａを可変しながら、電源可変アダプタ２０およびソケット３０を介して、特定の半導体装置１２へ供給することができる。
【００７０】
尚、本第２の実施例では、他の電源である、第１のリファレンス電源Ａ、第２の電源Ｂ、および第２のリファレンス電源Ｂは、通常通り、システム基板１０から電源可変アダプタ２０およびソケット３０を介して特定の半導体装置１２へ供給される。
【００７１】
第２の実施例では、第１の電源Ａを外部装置であるＤＣ電源装置４０から特定の半導体装置１２へ供給する場合を例に挙げて説明しているが、他の電源についても同様に、適当にランド間を短絡または開放することにより、外部装置４０から特定の半導体装置１２へ供給することができる。
【００７２】
すなわち、上記の表２から明らかなように、第１のリファレンス電源ＡをＤＣ電源装置４０から特定の半導体装置１２へ供給する場合には、第１のランドＡ１を開放し、第２のランドＡ２にＤＣ電源装置４０を接続し、第３のランドＡ３を開放すれば良い。また、第２の電源ＢをＤＣ電源装置４０から特定の半導体装置１２へ供給する場合には、第７のランドＣ１を開放し、第８のランドＣ２にＤＣ電源装置４０を接続し、第９のランドＣ３を開放すれば良い。そして、第２のリファレンス電源ＢをＤＣ電源装置４０から特定の半導体装置１２へ供給する場合には、第１０のランドＤ１を開放し、第１１のランドＤ２にＤＣ電源装置４０を接続し、第１２のランドＤ３を開放すれば良い。
【００７３】
このように、第２の実施例によれば、電源可変アダプタ２０をシステム基板１０と特定の半導体装置１２との間に挿入した場合でも、現行手法と同等の外部装置（ＤＣ電源装置）４０を接続した評価を実施することができる。
【実施例３】
【００７４】
次に、図８を参照して、本発明の第３の実施例に係る半導体装置の評価方法について説明する。図８は、第３の実施例に係る半導体装置の評価方法を示す概略断面回路図である。この第３の実施例は、外部装置であるパルスジェネレータ４０Ａからノイズを特定の半導体装置１２へ供給する場合の例を示す。尚、特定の半導体装置１２と電源可変アダプタ２０との間にソケット３０が挿入されている。
【００７５】
すなわち、第３の実施例は、ＤＣ電源装置４０の代わりにパルスジェネレータ４０Ａを使用している点を除いて、図７に示したものと同様の構成を有し、動作をする。したがって、図７に示したものと同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために、以下では相違点についてのみ説明する。
【００７６】
このような構成の第３の実施例では、パルスジェネレータ４０Ａで生成したノイズを、電源可変アダプタ２０およびソケット３０を介して特定の半導体装置１２へ供給することができる。
【００７７】
尚、パルスジェネレータ４０Ａが生成するノイズとしては、図９に示されるように、ＡＣノイズであっても良いし、ＤＣノイズであっても良い。また、本第３の実施例では、ノイズを発生するノイズ発生装置としてパルスジェネレータ４０Ａを使用した場合を例に挙げているが、他のノイズ発生装置を使用しても良いのは勿論である。
【００７８】
このように、第３の実施例によれば、電源可変アダプタ２０をシステム基板１０と特定の半導体装置１２との間に挿入した状態で、外部装置４０Ａで生成したノイズを特定の半導体装置１２の電源に入力して、ノイズに対する耐性を評価する事が可能となる。
【実施例４】
【００７９】
次に、図１０を参照して、本発明の第４の実施例に係る半導体装置の評価方法について説明する。図１０は、第４の実施例に係る半導体装置の評価方法を示す概略断面回路図である。この第４の実施例は、外部装置であるプログラマブルＤＣ電源装置４０Ｂから第１の電源Ａおよび第２の電源Ｂの電源投入時の立ち上がり波形を可変して特定の半導体装置１２へ供給する場合の例を示す。尚、特定の半導体装置１２と電源可変アダプタ２０との間にソケット３０が挿入されている。
【００８０】
この場合、第１のランドＡ１を開放し、第２および第３のランドＡ２、Ａ３間を短絡し、第４のランドＢ１を開放し、第５のランドＢ２をプログラマブルＤＣ電源装置４０Ｂに接続し、第６のランドＢ３を開放し、第７のランドＣ１を開放し、第８のランドＣ２をプログラマブルＤＣ電源装置４０Ｂに接続し、第９のランドＣ３を開放し、第１０および第１１のランドＤ１、Ｄ２間を短絡し、第１２のランドＤ３を開放する。尚、第１の配線２１は、第１の可変抵抗器Ｒ１の一端に接続しても良いし、開放しても良く、第２の配線２２は、第５の可変抵抗器Ｒ５の一端に接続しても良いし、開放しても良い。
【００８１】
このような構成によれば、プログラマブルＤＣ電源装置４０Ｂから第１の電源Ａおよび第２の電源Ｂの電源投入時の立ち上がり波形を可変しながら、電源可変アダプタ２０およびソケット３０を介して、特定の半導体装置１２へ供給することができる。
【００８２】
図１１は第１の電源Ａおよび第２の電源Ｂの電源投入時の立ち上がり波形を示す図である。図１１において、（Ａ）はシステム基板１０から供給される、第１の電源Ａおよび第２の電源Ｂの通常の電源投入時の立ち上がり波形を示し、（Ｂ）は、プログラマブルＤＣ電源装置４０Ｂから供給される、第１の電源Ａおよび第２の電源Ｂの電源投入時の立ち上がりタイミング（位相）を変更した波形を示し、（Ｃ）は、プログラマブルＤＣ電源装置４０Ｂから供給される、第１の電源Ａおよび第２の電源Ｂの電源投入時の立ち上がり波形を変更した第１の例の波形を示し、（Ｄ）は、プログラマブルＤＣ電源装置４０Ｂから供給される、第１の電源Ａおよび第２の電源Ｂの電源投入時の立ち上がり波形を変更した第２の例の波形を示す。図１１（Ａ）〜（Ｄ）の各々において、ＶＤＤは第１の電源Ａの波形を示し、ＶＤＤＱは第２の電源Ｂの波形を示す。
【００８３】
尚、本第４の実施例では、他の電源である、第１のリファレンス電源Ａおよび第２のリファレンス電源Ｂは、通常通り、システム基板１０から電源可変アダプタ２０およびソケット３０を介して特定の半導体装置１２へ供給される。
【００８４】
第４の実施例では、第１の電源Ａおよび第２の電源Ｂを外部装置であるプログラマブルＤＣ電源装置４０Ｂから特定の半導体装置１２へ供給する場合を例に挙げて説明しているが、他の電源についても同様に、適当にランド間を短絡または開放することにより、外部装置４０Ｂから特定の半導体装置１２へ供給することができる。
【００８５】
すなわち、上記の表２から明らかなように、第１のリファレンス電源ＡをプログラマブルＤＣ電源装置４０Ｂから特定の半導体装置１２へ供給する場合には、第１のランドＡ１を開放し、第２のランドＡ２にプログラマブルＤＣ電源装置４０Ｂを接続し、第３のランドＡ３を開放すれば良い。また、第２のリファレンス電源ＢをプログラマブルＤＣ電源装置４０Ｂから特定の半導体装置１２へ供給する場合には、第１０のランドＤ１を開放し、第１１のランドＤ２にプログラマブルＤＣ電源装置４０Ｂを接続し、第１２のランドＤ３を開放すれば良い。
【００８６】
このように、第４の実施例によれば、電源可変アダプタ２０をシステム基板１０と特定の半導体装置１２との間に挿入し、外部装置（プログラマブルＤＣ電源装置）４０Ｂで生成した第１の電源Ａおよび第２の電源Ｂの電源投入時の立ち上がり波形を特定の半導体装置１２に供給して、特定の半導体装置１２の電源投入のタイミング評価を実施することができる。
【００８７】
次に、上述した第１乃至第４の実施例の効果について説明する。
【００８８】
（１）第１の効果は、特定の半導体装置１２のみを分離して電源可変評価を実施することが可能であることである。その理由は、仮に全ての半導体装置の電源がシステム基板１０上で共通化された状態であっても、電源可変アダプタ２０をシステム基板１０と特定の半導体装置１２との間に挿入する事で、当該特定の半導体装置１２のみを分離できるからである。
【００８９】
（２）第２の効果は、現行手法では出来なかった当該特定の半導体装置１２のみの電源投入タイミングの評価も可能となることである。
【００９０】
（３）第３の効果は、対象システム基板１０への複数回の改造による損傷が軽減されることである。その理由は、電源可変アダプタ２０上で現行手法の応用が容易になるからである。
【実施例５】
【００９１】
次に、図１２を参照して、本発明の第５の実施例に係る半導体装置の評価方法について説明する。図１２は、本発明の第５の実施例に係る半導体装置の評価方法を実現する半導体装置５０を示すブロック図である。この第５の実施例は、半導体装置５０内にテスト回路５２を組み込んだ例である。
【００９２】
図１２に示されるように、半導体装置５０は、電源回路５１と、テスト回路５２と、入力系回路５３と、ディジタル回路＆アナログ回路５４と、出力系回路５５とを含む。
【００９３】
図１３は、電源回路５１の構成を示す回路図である。電源回路５１は、第１および第２の可変抵抗器Ｒ１およびＲ２から成る第１の分圧抵抗回路と、第３および第４の可変抵抗器Ｒ３およびＲ４から成る第２の分圧抵抗回路とを備える。
【００９４】
第１の可変抵抗器Ｒ１の一端には内部昇圧電源が供給される。第１の可変抵抗器Ｒ１の他端は第２の可変抵抗器Ｒ２の一端に接続される。第２の可変抵抗器Ｒ２の他端は接地されている。第１および第２の可変抵抗器Ｒ１、Ｒ２の接続点からコア電源が供給される。第１および第２の可変抵抗器Ｒ１、Ｒ２の接続点に、第３の可変抵抗器Ｒ３の一端が接続されている。第３の可変抵抗器Ｒ３の他端は第４の可変抵抗器Ｒ４の一端に接続されている。第４の可変抵抗器Ｒ４の他端は接地されている。第３および第４の可変抵抗器Ｒ３、Ｒ４の接続点からリファレンス電源が供給される。
【００９５】
半導体装置５０内に組み込まれたテスト回路５２は、図６に示した第１の実施例の抵抗分圧モードと同等の動作原理を有する。すなわち、テスト回路５２は、電源回路５１の第１乃至第４の可変抵抗器Ｒ１〜Ｒ４を調整して、抵抗分圧により電圧を可変する。換言すれば、電源回路５１とテスト回路５２との組み合わせは、電源可変アダプタ２０における抵抗分圧モードと同様の機能を奏する電源制御手段５６として働く。
【００９６】
このように、第５の実施例によれば、半導体装置５０単体で電源電圧の可変が可能となる。半導体装置５０単体での操作が可能であるので、評価対象のシステム基板１０（図６参照）への電源可変に伴う改造は不要である。
【００９７】
以上、本発明の好ましい実施例について説明したが、本発明は、上記の実施例に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【符号の説明】
【００９８】
１０    システム基板
１１    第１の半導体装置
１２    第２の半導体装置（特定の半導体装置）
１２−１    バンプ（電源端子）
１３    第３の半導体装置
１５    レギュレータ
１７    ＤＣ電源装置
２０    電源可変アダプタ
２０−１    バンプ
２１、２２    配線
３０    ソケット
４０    外部装置（ＤＣ電源装置）
４０Ａ    外部装置（パルスジェネレータ）
４０Ｂ    外部装置（プログラマブルＤＣ電源装置）
５０    半導体装置
５１    電源回路
５２    テスト回路
５３    入力系回路
５４    ディジタル回路＆アナログ回路
５５    出力系回路
５６    電源制御手段
Ａ１、Ａ２、Ａ３    第１のリファレンス電源Ａ用のランド
Ｂ１、Ｂ２、Ｂ３    第１の電源Ａ用のランド
Ｃ１、Ｃ２、Ｃ３    第２の電源Ｂ用のランド
Ｄ１、Ｄ２、Ｄ３    第２のリファレンス電源Ｂ用のランド
Ｒ１〜Ｒ８    可変抵抗器
【図１】
2013186056.tif 000005
【図２】
2013186056.tif 000006
【図３】
2013186056.tif 000007
【図４】
2013186056.tif 000008
【図５】
2013186056.tif 000009
【図６】
2013186056.tif 000010
【図７】
2013186056.tif 000011
【図８】
2013186056.tif 000012
【図９】
2013186056.tif 000013
【図１０】
2013186056.tif 000014
【図１１】
2013186056.tif 000015
【図１２】
2013186056.tif 000016
【図１３】
2013186056.tif 000017