(57)【要約】      （修正有）【課題】界面トラップによるノイズの影響を低減するのに有利な半導体装置を提供する。【解決手段】半導体装置は、半導体領域に配されたＭＯＳトランジスタを備え、前記ＭＯＳトランジスタのソース領域及びドレイン領域のそれぞれは第１導電型であり、前記ＭＯＳトランジスタは、チャネル領域と前記ソース領域との境界部分における上部に配された第１領域と、前記境界部分における下部に配された第２領域とを有し、前記第１領域は、前記第１導電型とは導電型が異なる第２導電型の不純物を前記第２領域よりも多く含んでいる。【選択図】図１
2013247347.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域に配されたＭＯＳトランジスタを備え、
前記ＭＯＳトランジスタのソース領域及びドレイン領域のそれぞれは第１導電型であり、
前記ＭＯＳトランジスタは、チャネル領域と前記ソース領域との境界部分における上部に配された第１領域と、前記境界部分における下部に配された第２領域とを有し、
前記第１領域は、前記第１導電型とは導電型が異なる第２導電型の不純物を前記第２領域よりも多く含んでいる、
ことを特徴とする半導体装置。
【請求項２】
前記ＭＯＳトランジスタはソースフォロワ回路の一部を構成する、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１領域の深さは、前記ＭＯＳトランジスタのチャネル長の半分よりも小さい、
ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記ソース領域及び前記ドレイン領域における前記第１導電型を形成するための不純物の濃度は、前記半導体領域における前記第２導電型を形成するための不純物の濃度より大きく、１×１０１８［ｃｍ−３］以下である、
ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置と、
前記半導体装置から出力される信号を処理する処理部と、
を備えることを特徴とするカメラ。
【請求項６】
半導体領域に配されたＭＯＳトランジスタを備え、前記ＭＯＳトランジスタのソース領域及びドレイン領域のそれぞれは第１導電型であり、前記ＭＯＳトランジスタは、チャネル領域と前記ソース領域との境界部分における上部に配された第１領域と、前記境界部分における下部に配された第２領域とを有する半導体装置の製造方法において、
前記第１領域を形成すべき部分に、前記第１導電型と導電型が異なる第２導電型の半導体領域を形成するための不純物を注入する工程を有する
ことを特徴とする半導体装置の製造方法。
【請求項７】
前記不純物を注入する工程の前に、前記ソース領域を形成すべき部分及び前記ドレイン領域を形成すべき部分のうち少なくとも前記ソース領域を形成すべき部分に開口を有するレジストパターンを形成する工程を含み、
前記不純物を注入する工程において、前記開口を通して前記第１領域を形成すべき部分に対して前記第２導電型の不純物を注入する、
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＭＯＳデバイスを構成する半導体と絶縁膜との界面に存在する原子の未結合手（ダングリングボンド）により生じる界面トラップは、ＭＯＳデバイスの電気特性に影響をおよぼす。例えば、界面トラップは、ソースフォロワ回路におけるＭＯＳトランジスタの動作にノイズをもたらしうる。
【０００３】
例えば、特許文献１には、半導体領域の表面部分に形成されたＰ型不純物領域８より深い位置にチャネルが形成された埋め込みチャネル型のＭＯＳトランジスタが開示されている。特許文献１によると、このような構造にすることによって界面トラップによるノイズの影響を低減している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−１２２７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、界面トラップによるノイズの影響を低減するのに有利で新規な構造を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一つの側面は半導体装置にかかり、前記半導体装置は、半導体領域に配されたＭＯＳトランジスタを備え、前記ＭＯＳトランジスタのソース領域及びドレイン領域のそれぞれは第１導電型であり、前記ＭＯＳトランジスタは、チャネル領域と前記ソース領域との境界部分における上部に配された第１領域と、前記境界部分における下部に配された第２領域とを有し、前記第１領域は、前記第１導電型とは導電型が異なる第２導電型の不純物を前記第２領域よりも多く含んでいることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、界面トラップによるノイズの影響を低減するのに有利で新規な構造を有する半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態の構成例を説明する図。
【図２】本実施形態の製造方法の例の一部を説明する図。
【図３】本実施形態で用いる回路の例を説明する図。
【図４】本実施形態の構造、ポテンシャル分布及び電流密度分布を説明する図。
【図５】比較例の構造、ポテンシャル分布及び電流密度分布を説明する図。
【図６】本実施形態による効果を説明する図。
【図７】本実施形態の構成の他の例を説明する図。
【発明を実施するための形態】
【０００９】
図１乃至６を参照しながら、本実施形態の半導体装置及びその製造方法を説明する。図１（ａ）は、本実施形態の半導体装置が備えるＭＯＳトランジスタＴの構造を模式的に示している。ＭＯＳトランジスタＴのソース領域４及びドレイン領域５のそれぞれは第１導電型（例えば、Ｎ型）である。また、ＭＯＳトランジスタＴは、チャネル領域６とソース領域４との境界部分Ｋにおける上部に配された第１領域Ｒ１と、境界部分Ｋにおける下部に配された第２領域Ｒ２とを有しうる。ここで、第１領域Ｒ１は、第１導電型（Ｎ型）とは導電型が異なる第２導電型（Ｐ型）の半導体領域を形成するための不純物を、第２領域Ｒ２よりも多く含みうる。以下では、Ｐ型の半導体領域を形成するための不純物は単に「Ｐ型不純物」と記され、同様に、Ｎ型の半導体領域を形成するための不純物は単に「Ｎ型不純物」と記される。また、図１（ｂ）は、ＭＯＳトランジスタＴを上面からみたレイアウトの例を模式的に示している。ＭＯＳトランジスタＴは、例えば、第１配線層Ｍ１及びコンタクトＣＴを介して電気的に接続されうる。第１領域Ｒ１及び第２領域Ｒ２のうち第１領域Ｒ１が、半導体基板の表面側に位置する。第１領域Ｒ１と第２領域Ｒ２は、境界部分Ｋにおける半導体基板の表面に対する法線上に存在しうる。半導体基板の表面とは、例えば、半導体基板とゲート絶縁膜である絶縁膜３との界面を含む。境界部分Ｋは、ゲート電極のソース領域あるいはドレイン領域の端面によって規定することも出来る。
【００１０】
以下、例として、ＭＯＳトランジスタＴはＮチャネル型（ＮＭＯＳトランジスタ）であるとして、その製造方法を図１及び図２を用いて述べる。ＭＯＳトランジスタＴは、酸化工程、堆積工程、エッチング工程、イオン注入等の公知の半導体製造プロセスを用いて為され、例えば、以下に示す手順で形成されうる。まず、Ｐ型の半導体領域７を含む基板１０に素子分離１１やウェル領域（不図示）が形成された後、基板１０の上に絶縁膜３が形成され、絶縁膜３の上にゲート電極１が形成されうる。次に、基板１０のソース領域及びドレイン領域を形成すべき部分にＮ型不純物が注入される。この注入では、ゲート電極１に対して拡散層９ｓ及び９ｄがセルフアライメント形成されうる。この注入は、例えば、リンを注入強度７５［ｋｅＶ］、ドーズ量２．５×１０１４［ｃｍ−２］でイオン注入することによって為されうる。ここで、絶縁膜３は、酸化シリコンを含む膜であるが、窒化シリコンを含む膜であってもよい。
【００１１】
また、絶縁膜３を形成した後に、ＭＯＳトランジスタＴの閾値電圧を調整するため、基板１０に不純物の注入（例えば、ヒ素を注入強度５０［ｋｅＶ］、ドーズ量２×１０１２［ｃｍ−２］でイオン注入）を行ってもよい。これにより、例えば、拡散層９ｓ及び９ｄの間の領域（チャネル領域６）をＮ型にし、ＭＯＳトランジスタＴをデプレッション型のＭＯＳトランジスタにしてもよい。このようにして、基板１０に第１導電型（ここでは、Ｎ型）の拡散層９ｓ及び９ｄ、並びに、チャネル領域６の上に配されたゲート電極１がそれぞれ形成される。
【００１２】
次に、基板１０の上に、図２に例示されるように、拡散層９ｓ及び９ｄのうち少なくとも拡散層９ｓ（ソース領域４を形成すべき部分）に開口を有するレジストパターンＲＰが設けられうる。その後、開口を通して第１領域Ｒ１を形成すべき部分に対してＰ型不純物が注入されうる。この注入は、例えば、ボロンを注入強度５［ｋｅＶ］、ドーズ量３×１０１２［ｃｍ−２］、注入角度４５°でイオン注入することによって為されうる。この注入角度は、例えば、レジストパターンＲＰの高さに応じて決めることができる。その他、注入角度は、例えば、レジストパターンＲＰの位置、開口の幅などによって、決めることができる。このようにして、第２工程では、チャネル領域６と拡散層９ｓとの境界部分Ｋにおける上部には第１領域Ｒ１が形成され、境界部分Ｋにおける下部には第２領域Ｒ２が形成されうる。ここで、第１領域Ｒ１は、Ｐ型不純物の濃度が第２領域Ｒ２よりも高い。つまり、第１領域Ｒ１は、正味のＮ型不純物の濃度が第２領域Ｒ２よりも小さくなっている。なお、第１領域Ｒ１の導電型はＮ型とＰ型のいずれの導電型でもよい。第２領域Ｒ２は、ＭＯＳトランジスタが良好に動作するために、Ｎ型であることが望ましい。
【００１３】
その後、例えば、ゲート電極１の両側の端にサイドスペーサ８が形成され、さらに、ソース領域及びドレイン領域を形成すべき部分に対してＮ型不純物が注入され、拡散層４ｓ及び拡散層５ｄが形成されうる。サイドスペーサ８は、酸化シリコンや窒化シリコンから形成される。この注入は、例えば、ヒ素を注入強度６５［ｋｅＶ］、ドーズ量４×１０１５［ｃｍ−２］でイオン注入することによって為されうる。ここで、ＭＯＳトランジスタＴのソース領域４は拡散層４ｓと拡散層９ｓとを含み、ドレイン領域５は拡散層５ｄと拡散層９ｄとを含む。このようにして、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造のＭＯＳトランジスタＴが形成されうる。その後、例えば、層間絶縁膜、コンタクト、各配線層及び各配線層間を接続するビア等（不図示）が適宜形成されうる。
【００１４】
なお、本形成方法は、一例であって、例えば、第１領域Ｒ１と第２領域Ｒ２を形成した後に、拡散層９ｓ及び９ｄを形成してもよい。また、拡散層４ｓ及び拡散層５ｄを形成した後に、第１領域Ｒ１と第２領域Ｒ２を形成してもよい。この場合には、サイドスペーサ８があるため、注入強度を高めればよい。
【００１５】
前述のとおり、第１領域Ｒ１は、Ｐ型不純物を第２領域Ｒ２よりも多く含みうる。ここで、キャリアは、ソース領域４の側においては第１領域Ｒ１で形成されたエネルギーポテンシャルの障壁を迂回して、チャネル領域６に到達する。つまり、キャリアは、境界部分Ｋにおいて、第１領域Ｒ１よりも第２領域Ｒ２に拡散しやすくなる。よって、第１領域Ｒ１において界面準位にトラップされるキャリアは低減される。また、エネルギーポテンシャルの障壁を超えたキャリアは、その後、ドレイン領域５にバイアスが印加されたことによって生じた空乏層の電界にしたがって、ドレイン領域５に向かってドリフトしうる。よって、キャリアが界面トラップから受ける影響は、チャネル領域６のうち、ドレイン領域５側よりもソース領域４の側において大きい。よって、本実施形態では、第１領域Ｒ１及び第２領域をドレイン側に設けていないが、これらをドレイン側にも設けてもよい。本実施形態によると、チャネル領域６を流れる電流は、境界部分Ｋにおける界面準位のトラップを回避するようにして流れ、よって、ＭＯＳトランジスタＴの界面準位においてトラップによるノイズの影響が低減されうる。
【００１６】
ＭＯＳトランジスタＴは、例えば、図３に示されるように、ソースフォロワ回路の一部を構成するように用いられうる。図４（ａ）は、ＭＯＳトランジスタＴの構造を示し、図４（ｂ）は、ＭＯＳトランジスタＴのポテンシャル分布を示している。ゲート電極１の電位は４．８Ｖ、ドレイン領域５の電位は５．０Ｖ、半導体領域７の電位は０．０Ｖとなっている。また、ソース領域４には、定電流源（５μＡ）が接続されており、その電位は４．０Ｖとなっている。図４（ｃ）は、上述の条件におけるＭＯＳトランジスタＴの電流密度分布を示している。ＭＯＳトランジスタＴのチャネル領域６を流れる電流は、図４（ｃ）の電流密度分布からも分かるように、境界部分Ｋにおける界面トラップを回避するようにして流れることが分かる。
【００１７】
ここで、比較例として、図５（ａ）に示されるようなＭＯＳトランジスタＴＤの場合について述べる。ＭＯＳトランジスタＴＤは第２工程が為されていない。図５（ｂ）は、図４（ｂ）と同様にして、ＭＯＳトランジスタＴＤのポテンシャル分布を示している。図５（ｃ）は、図４（ｃ）と同様にして、ＭＯＳトランジスタＴＤの電流密度分布を示している。ＭＯＳトランジスタＴＤのチャネル領域６を流れる電流は、図５（ｃ）の電流密度分布から分かるように、境界部分Ｋにおける界面トラップを回避していない。
【００１８】
図６は、図３に示される系によってＭＯＳトランジスタＴがソースフォロワ動作をしたときのノイズの測定結果を、横軸を第２工程における不純物注入のドーズ量とし、縦軸をノイズの出力値として示している。図６から分かるように、ドーズ量を６×１０１２［ｃｍ−２］以上にすると、却ってノイズの出力値が大きくなっている。ここで、第１領域Ｒ１におけるＰ型不純物の濃度が高くなると、それに応じて、第２領域Ｒ２におけるエネルギーポテンシャルの障壁も大きくなり、即ち、ＭＯＳトランジスタＴの閾値電圧が高くなる。これにより、キャリアは、第１領域Ｒ１だけでなく、第２領域Ｒ２にも拡散しにくくなる。よって、キャリアが境界部分Ｋの界面トラップを回避しつつ、ドレイン領域５の側からの電界によってドレイン領域５に向かってドリフトする領域まで拡散しうるエネルギーポテンシャル分布が形成されるように、第１領域Ｒ１が設けられるとよい。例えば、キャリアは境界部分Ｋの界面トラップを回避しつつ、チャネル領域の中央付近まで拡散できればよく、第１領域Ｒ１は、例えば、その深さが、ＭＯＳトランジスタＴのチャネル長Ｌの半分よりも小さくなるように設けられてもよい。以上のようにして、本実施形態によると、ＭＯＳトランジスタＴの電気特性への界面トラップによるノイズの影響が低減されうる。
【００１９】
本発明は、以上の実施形態に限られるものではなく、目的、状態、用途、機能、およびその他の仕様の変更が適宜可能であり、他の実施形態によっても実施されうることは言うまでもない。例えば、以上の実施形態においては、ＭＯＳトランジスタＴがＮＭＯＳトランジスタの場合について述べたが、ＰＭＯＳトランジスタについても同様である。また、以上の実施形態においては、ＭＯＳトランジスタＴがデプレッション型（チャネル領域６がＮ型）の場合について述べたが、例えば、エンハンスメント型（チャネル領域６がＰ型）の場合も同様である。この場合は、第１領域Ｒ１は、正味のＰ型不純物の濃度が第２領域Ｒ２よりも大きくなる。
【００２０】
また、例えば、ＭＯＳトランジスタＴは、リーク電流の低減や拡散層接合容量を低減させる目的で、図７に例示されるようにＬＤＤ構造を採用しないＭＯＳトランジスタＴ’にしても前述と同様の効果が得られる。この場合、ソース領域４及びドレイン領域５は、それらのＮ型不純物の濃度が、例えば、半導体領域７のＰ型不純物の濃度以上、１×１０１８［ｃｍ−３］以下の範囲内になるように設けられてもよい。
【００２１】
また、上述の半導体装置は、例えば、カメラに含まれる固体撮像装置に用いられうる。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、固体撮像装置と、この固体撮像装置から出力される信号を処理する処理部とを含みうる。この処理部は、例えば、Ａ／Ｄ変換器、および、このＡ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
【図１】
2013247347.tif 000003
【図２】
2013247347.tif 000004
【図３】
2013247347.tif 000005
【図４】
2013247347.tif 000006
【図５】
2013247347.tif 000007
【図６】
2013247347.tif 000008
【図７】
2013247347.tif 000009