(57)【要約】【課題】電子部品のクラックの発生を確実に抑止すると共に、電子部品及び回路基板の電極間の良好な接合を十分に確保する、信頼性の高い電子装置を実現する。【解決手段】半導体装置は、回路基板１と、半導体チップ２と、回路基板１に設けられ、先端に凸部３１ａを有する第１の電極３１と、半導体チップ２に設けられ、先端に凹部３２ｂを有する第２の電極３２と、凹部３２ｂに形成されており、凹部３２ｂに嵌入した凸部３１ａの凹部３２ｂとの間隙を埋め込み、第１の電極３１と第２の電極３２とを接合する導電接着膜３３とを有して構成される。【選択図】図２
2013207183.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、
電子部品と、
前記回路基板及び前記電子部品の一方に設けられ、先端に凸部を有する第１の電極と、
前記回路基板及び前記電子部品の他方に設けられ、先端に凹部を有する第２の電極と、
前記凹部に嵌入する前記凸部の前記凹部との間隙を埋め込み、前記第１の電極と前記第２の電極とを接合する導電接着膜と
を含むことを特徴とする電子装置。
【請求項２】
前記導電接着膜は、５μｍ以上１０μｍ以下の範囲内の厚みに形成されることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記第１の電極が前記回路基板に形成され、前記第２の電極が前記電子部品に形成されることを特徴とする請求項１又は２に記載の電子装置。
【請求項４】
前記第２の電極は、前記凹部の底面が前記他方の最表面から垂直方向に離間するように、前記最表面から外方に突出することを特徴とする請求項１〜３のいずれか１項に記載の電子装置。
【請求項５】
前記凹部の底面と前記他方の最表面との垂直方向の離間距離が、２０μｍ以上４０μｍ以下の範囲内の値であることを特徴とする請求項４に記載の電子装置。
【請求項６】
前記一方の最表面と前記他方の最表面との離間距離が、１００μｍ以上２００μｍ以下の範囲内の値であることを特徴とする請求項１〜５のいずれか１項に記載の電子装置。
【請求項７】
前記導電接着膜は、前記凹部内のみに形成されることを特徴とする請求項１〜６のいずれか１項に記載の電子装置。
【請求項８】
回路基板及び電子部品の一方に、先端に凸部を有する第１の電極を形成する工程と、
前記回路基板及び前記電子部品の他方に、先端に凹部を有する第２の電極を形成する工程と、
前記第１の電極と前記第２の電極とを、前記凸部を前記凹部に導電接着膜を介して嵌入し、前記導電接着膜で前記凸部と前記凹部との間隙を埋め込んで接合する工程と
を含むことを特徴とする電子装置の製造方法。
【請求項９】
前記導電接着膜は、５μｍ以上１０μｍ以下の範囲内の厚みに形成されることを特徴とする請求項８に記載の電子装置の製造方法。
【請求項１０】
前記回路基板に前記第１の電極を形成し、前記電子部品に前記第２の電極を形成することを特徴とする請求項８又は９に記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置及びその製造方法に関する。
【背景技術】
【０００２】
回路基板に電子部品である半導体チップを電気的に接続する好適な手法として、いわゆるフリップチップ実装技術が挙げられる。フリップチップ実装技術は、回路基板の表面に半導体チップを対向するように配置し、金属バンプにより両者を電気的に接続する技術である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３４０２７７号公報
【特許文献２】特開２００４−２００１９６号公報
【特許文献３】特開２００８−３４７５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、電子機器の部品の高密度化に対応して半導体装置の小型化が進行し、半導体装置の機能の増大に伴って信号処理用及び接地用の入出力端子数が増加しており、フリップチップ実装技術による半導体装置では、金属バンプの狭ピッチ化が進んでいる。そのため、金属バンプとして例えばハンダボールを用いた接続では、リフロー時にハンダボールが溶融して隣り合うハンダボール同士で接触し、短絡が生じるという問題がある。
【０００５】
この問題に対処する手法として、いわゆる熱圧着工法が挙げられる。熱圧着工法は、ハンダ材料(融点２００℃前後)よりも高融点の材料、例えば金（Ａｕ：融点１０６４℃)を用い、半導体チップのＡｕバンプを回路基板のＡｕパッドに加熱しながら圧着する手法である。この熱圧着工法によれば、Ａｕバンプが狭ピッチ化された場合でも、隣り合うＡｕバンプ同士で短絡等が生じることなく、電極間接合を行うことができる。
【０００６】
しかしながら、熱圧着工法により半導体チップを回路基板に接続すると、Ａｕバンプを経由して半導体チップの多層配線層に圧力が加わり、多層配線層の層間絶縁膜にクラックが発生する。また、半導体チップを回路基板に接合する際に、接合後の冷却過程において、Ａｕバンプ及びＡｕパッドの収縮により両者の間に隙間が発生し、電極間接合不良が生じる。このように、半導体チップのクラックの発生、電極間接合不良の発生という２つの問題が主因となって、半導体装置の信頼性を確保できないという問題がある。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、電子部品のクラックの発生を確実に抑止すると共に、電子部品及び回路基板の電極間の良好な接合を十分に確保することを可能とする信頼性の高い電子装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
電子装置の一態様は、回路基板と、電子部品と、前記回路基板及び前記電子部品の一方に設けられ、先端に凸部を有する第１の電極と、前記回路基板及び前記電子部品の他方に設けられ、先端に凹部を有する第２の電極と、前記凹部に嵌入する前記凸部の前記凹部との間隙を埋め込み、前記第１の電極と前記第２の電極とを接合する導電接着膜とを含む。
【０００９】
電子装置の製造方法の一態様は、回路基板及び電子部品の一方に、先端に凸部を有する第１の電極を形成する工程と、前記回路基板及び前記電子部品の他方に、先端に凹部を有する第２の電極を形成する工程と、前記第１の電極と前記第２の電極とを、前記凸部を前記凹部に導電接着膜を介して嵌入し、前記導電接着膜で前記凸部と前記凹部との間隙を埋め込んで接合する工程とを含む。
【発明の効果】
【００１０】
上記の諸態様によれば、電子部品のクラックの発生を確実に抑止すると共に、電子部品及び回路基板の電極間の良好な接合を十分に確保する、信頼性の高い電子装置が実現する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態による半導体装置の構成を示す概略断面図である。
【図２】第１の実施形態による半導体装置の一部を拡大して示す概略断面図である。
【図３】図２に対応しており、離間距離ｄ１，ｄ２の規定を明示した概略断面図である。
【図４】第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図５】図４に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図６】図５に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図８】図７に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図９】第１の実施形態の変形例による半導体装置の製造方法の主要工程を示す概略断面図である。
【図１０】第２の実施形態による半導体装置の構成を示す概略断面図である。
【図１１】第２の実施形態による半導体装置の一部を拡大して示す概略断面図である。
【図１２】図１１に対応しており、離間距離ｄ１，ｄ２の規定を明示した概略断面図である。
【図１３】第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１４】図１３に引き続き、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１５】図１４に引き続き、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１６】図１５に引き続き、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１７】図１６に引き続き、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１８】図１７に引き続き、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１９】第２の実施形態の変形例による半導体装置の製造方法の主要工程を示す概略断面図である。
【図２０】第３の実施形態による半導体装置の構成を示す概略断面図である。
【図２１】第３の実施形態による半導体装置の一部を拡大して示す概略断面図である。
【図２２】図２１に対応しており、離間距離ｄ３，ｄ４の規定を明示した概略断面図である。
【図２３】第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図２４】図２３に引き続き、第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図２５】図２４に引き続き、第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図２６】図２５に引き続き、第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図２７】図２６に引き続き、第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図２８】第３の実施形態の変形例による半導体装置の製造方法の主要工程を示す概略断面図である。
【発明を実施するための形態】
【００１２】
以下、電子装置及びその製造方法の具体的な諸実施形態について、図面を参照しながら詳細に説明する。諸実施形態では、電子装置としてフリップチップ実装技術による半導体装置について開示する。
【００１３】
−第１の実施形態−
（半導体装置の概略構成）
図１及び図２は、第１の実施形態による半導体装置の構成を示す模式図であり、図１が半導体装置の概略断面図、図２が図１中の破線で囲む領域Ａを拡大して示す概略断面図である。
【００１４】
図１に示すように、本実施形態による半導体装置は、回路基板であるプリント配線基板１に電子部品である半導体チップ２が、フリップチップ実装技術により接合されてなるものである。
【００１５】
プリント配線基板１は、図１に示すように、中央部分に配線層１１を有し、配線層１１の表面及び裏面に複数の配線層、ここでは表面側に２層の配線層１２，１３が、裏面側に２層の配線層１４，１５が積層形成されている。配線層１１は、絶縁膜１１ａに配線１１ｂが形成されている。配線層１２は、絶縁膜１２ａに配線１２ｂが形成されている。配線層１３は、絶縁膜１３ａに配線１３ｂが形成されている。配線層１４は、絶縁膜１４ａに配線１４ｂが形成されている。配線層１５は、絶縁膜１５ａに配線１５ｂが形成されている。配線層１３上にソルダーレジスト１６が、配線層１５上にソルダーレジスト１７が形成されている。プリント配線基板１では、ソルダーレジスト１６の上面が最表面１Ａとなる。ソルダーレジスト１６の開口１６ａに臨む配線１３ｂの表面（電極形成部１３ｃ）に、後述する凸状電極が形成される。ソルダーレジスト１７の開口１７ａでは、配線１５ｂの一部が露出する。
【００１６】
半導体チップ２は、図２に示すように、シリコン等の半導体基板２１上に素子層２２が形成され、素子層２２上に多層配線層２３が積層形成されている。素子層２２は、例えばＭＯＳトランジスタ等の能動素子、キャパシタ等の受動素子が絶縁層内に形成されてなるものである。多層配線層２３は、複数の配線層、ここでは６層の配線層２３Ａ〜２３Ｆが積層されている。配線層２３Ａは、層間絶縁膜２３Ａａ内に接続ビア２３Ａｂが形成されている。配線層２３Ｂは、層間絶縁膜２３Ｂａ内に配線２３Ｂｂが形成されている。配線層２３Ｃは、層間絶縁膜２３Ｃａ内に接続ビア２３Ｃｂが形成されている。配線層２３Ｄは、層間絶縁膜２３Ｄａ内に配線２３Ｄｂが形成されている。配線層２３Ｅは、層間絶縁膜２３Ｅａ内に接続ビア２３Ｅｂが形成されている。配線層２３Ｆは、層間絶縁膜２３Ｆａ内に配線２３Ｆｂが形成されている。配線層２３Ｆ上には、開口２４ａを有するＳｉＮ等の絶縁材料からなるパッシベーション膜２４が形成されている。パッシベーション膜２４上には、パッシベーション膜２４上及び開口２４ａの側壁を覆い、開口２５ａを有する例えばポリイミド等の有機絶縁材料からなる保護膜２５が形成されている。半導体チップ２では、保護膜２５の上面が最表面２Ａとなる。保護膜２５の開口２５ａに臨む配線２３Ｆｂの表面（電極形成部２３Ｆｃ）に、後述する凹状電極が形成される
【００１７】
図２に示すように、プリント配線基板１では、ソルダーレジスト１６の開口１６ａにおいて、電極形成部１３ｃと接続された凸状電極３１が形成されている。凸状電極３１は、高融点導電材料からなり、当該凸状電極３１の接触する最表面１Ａから外方へ突出する柱状の先端部分（凸部）３１ａを有している。
【００１８】
半導体チップ２では、保護膜２５の開口２５ａにおいて、電極形成部２３Ｆｃと接続された凹状電極３２が形成されている。凹状電極３２は、高融点導電材料からなり、当該凹状電極３２の接触する最表面２Ａから外方へ突出する先端部分３２ａを有している。先端部分３２ａの先端面には窪み（凹部）３２ｂが形成されており、窪み３２ｂの底面３２ｃは、半導体チップ２の最表面２Ａから垂直方向に離間している。離間距離は、後述するように、例えば２０μｍ以上４０μｍ以下程度の範囲内の値とされる。
【００１９】
プリント配線基板１及び半導体チップ２は、表面同士を対向させ、凸状電極３１の先端部分３１ａが凹状電極３２の先端部分３２ａの窪み３２ｂに導電接着膜３３を介して嵌入して接続されている。プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａの離間距離は、後述するように、例えば１００μｍ以上２００μｍ以下程度の範囲内の値とされる。
【００２０】
導電接着膜３３は、窪み３２ｂに局所的に形成されており、窪み３２ｂに嵌入する先端部分３１ａの窪み３２ｂの壁面との間隙を埋め込み、凸状電極３１と凹状電極３２とを電気的に接続している。詳細には、導電接着膜３３は、例えば５μｍ以上１０μｍ以下程度の範囲内の厚みとされており、外側面３３ａが窪み３２ｂ内で窪み３２ｂの壁面を覆い、内側面３３ｂが先端部分３１ａの先端面（上面）から側面の一部に架けて覆うように形成されている。隣り合う接合電極との間で短絡を確実に防止するため、導電接着膜３３は窪み３２ｂ内のみに設けられることが望ましい。
【００２１】
凸状電極３１及び凹状電極３２の導電材料（電極材料）と、導電接着膜３３の導電材料（接着膜材料）とは、以下のように選択される。
電極材料は、凸状電極３１と凹状電極３２との接合（電極間接合）時の加熱処理で凸状電極３１及び凹状電極３２が変形しないように、電極間接合時の加熱処理温度よりも高い融点の材料が選択される。高融点の電極材料を用いることにより、接合電極の狭ピッチ化が可能となる。凸状電極３１及び凹状電極３２は、製造プロセスの簡素化等を考慮して、両者に同一の電極材料を用いることが好ましい。
接着膜材料は、加熱処理温度で溶融するように、加熱処理温度よりも低い融点の材料が選択される。加熱処理でプリント配線基板１及び半導体チップ２に与える影響を可及的に低減することを考慮して、十分に融点の低い材料が望ましい。
電極材料及び接着膜材料の好適な組み合わせの具体例を、以下の表１に示す。
【００２２】
【表１】
2013207183.tif 000003
【００２３】
電極材料は、銅（Ｃｕ），亜鉛を含有する銅合金（Ｃｕ−Ｚｎ），銀（Ａｇ），金（Ａｕ）から選ばれた１種が用いられる。接着膜材料は、ハンダとして、Ｓｎ−Ｚｎ，Ｓｎ−Ｂｉ，Ｓｎ−Ｉｎから選ばれた１種が用いられ、またインジウム（Ｉｎ）を用いても良い。各導電材料の融点は、Ｃｕ：１０８３℃、Ａｇ：９６２℃、Ａｕ：１０６４℃、Ｓｎ−Ｚｎ：１９９℃、Ｓｎ−Ｂｉ：１４５℃、Ｓｎ−Ｉｎ：１１９℃、Ｉｎ：１５６℃である。各接着膜材料は、いずれの電極材料よりも十分に融点が低い。表１のように、電極材料及び接着膜材料は、上記のうちでいずれの組み合わせも可能である。製造コストの低廉性を考慮すれば、電極材料としてはＣｕ又はその合金（Ｃｕ−Ｚｎ）が最も好ましい。
【００２４】
プリント配線基板１と半導体チップ２とは、凸状電極３１と凹状電極３２との間に接着膜材料を介在させることにより、熱圧着工法等のような加圧をすることなく、加熱処理することにより接合される。
凸状電極３１の先端部分３１ａと凹状電極３２の先端部分３２ａとを接着膜材料を介して位置合せして静置した状態で、接着膜材料の融点を超える程度の低温で加熱処理する。これにより、接着膜材料が溶融し、凸状電極３１と凹状電極３２とが電気的に接続される。このようにして、凸状電極３１と凹状電極３２とが導電接着膜３３により電気的に接続された半導体装置が構成される。
【００２５】
本実施形態による半導体装置では、導電接着膜３３を用いることにより、電極間接合時において加圧が不要であるため、熱圧着工法を用いる場合のように圧着の圧力に起因する半導体チップ２への影響は殆どない。電極間接合時の加圧が半導体チップ２のクラック発生の主要因であるところ、本実施形態では、電極間接合時の加圧に起因する半導体チップ２のクラック発生はない。
【００２６】
プリント配線基板(熱膨張係数:１５ｐｐｍ／℃程度)は、半導体チップ(熱膨張係数：３ｐｐｍ／℃程度)よりも熱膨張率が大きい。電極間接合の際に、加熱処理後の冷却過程において、この熱膨張率差に起因して発生する応力（熱応力）により、プリント配線基板に反り（変形）が生じる。この反りに起因して、プリント配線基板が外部に及ぼす応力である変位力が発生する。
【００２７】
プリント配線基板の変位力は、電極間の接合部位に伝達する。この変位力が電極間の接合部位において凸状電極と凹状電極との間で位置ずれが生じるほどに大きく作用すれば、電極間接合不良となる。
更に、プリント配線基板の変位力は、電極間の接合部位を経由して半導体チップに伝達する。この変位力が半導体チップにダメージを与えるほどに大きく作用すれば、クラックが発生する。
本実施形態では、以下で説明するように、熱応力に起因する電極間接合不良及びクラック発生の双方を確実に抑止する。
【００２８】
先ず、本実施形態による、熱応力に起因する電極間接合不良の抑止について説明する。
導電接着膜３３は、５μｍ以上１０μｍ以下程度の範囲内の厚みに形成される。導電接着膜３３の厚みが５μｍよりも薄いと、凸状電極３１と凹状電極３２との接合が不十分となる懸念がある。導電接着膜３３の厚みが１０μｍよりも厚いと、過剰の導電接着膜３３により、電極間の接合部位における変位力を助長する応力の影響が大きくなる懸念がある。導電接着膜３３を５μｍ以上１０μｍ以下程度の範囲内の厚みに形成することにより、導電接着膜３３の応力を抑え、凸状電極３１と凹状電極３２との確実な接合を得ることができる。
【００２９】
導電接着膜３３は、厚みが上記の５μｍ以上１０μｍ以下程度で規定される最小限の導電材料量であり、凸状電極３１と凹状電極３２とを、窪み３２ｂ内に嵌入する先端部分３１ａと窪み３２ｂとの間隙を埋め込んで接合する。導電接着膜３３は、窪み３２ｂ内で先端部分３１ａの上面から側面の一部に架けて包み込むように広範囲に覆っている。凸状電極３１と凹状電極３２とは、確実な接続を確保する最小限の導電材料量の導電接着膜３３で安定に嵌合接続されている。電極間接合時にプリント配線基板１に反りが生じても、電極間の接合部位における変位力の影響が導電接着膜３３で緩和され、凸状電極３１と凹状電極３２との位置ずれが抑止されて、良好な電極間接合状態が保持される。
【００３０】
プリント配線基板１において、凸状電極３１の先端部分３１ａが最表面１Ａに近いほど、電極間の接合部位は変位力の影響を大きく受け、電極間接合不良が生じ易い。
本実施形態では、凸状電極３１の先端部分３１ａがプリント配線基板１の最表面１Ａから外方へ突出しており、先端部分３１ａが最表面１Ａから垂直方向に離間した部位で、凹状電極３２の先端部分３２ａと接合されている。
【００３１】
図３は、図２に対応しており、離間距離ｄ１，ｄ２の規定を明示した概略断面図である。
凸状電極３１の先端部分３１ａの突出量は、後述する離間距離ｄ２の確保を考慮して、プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａとの離間距離ｄ１で規定される。離間距離ｄ１は、例えば１００μｍ以上２００μｍ以下程度の範囲内の値とされる。
【００３２】
離間距離ｄ１が１００μｍよりも小さいと、凸状電極３１の先端部分３１ａの最表面１Ａからの離間が不十分であり、プリント配線基板１の変位力の影響を受けて先端部分３１ａ，３２ａで位置ずれが生じ、両電極の接合不良が懸念される。離間距離ｄ１が２００μｍよりも大きいと、接続電極として力学的に不安定となり接合強度が保てないことが懸念される。離間距離ｄ１を１００μｍ以上２００μｍ以下程度の範囲内の値とすることより、電極間の接合部位における変位力の影響が緩和されて電極間接合の位置ずれが抑止され、凸状電極３１と凹状電極３２との接合が良好に保たれる。
【００３３】
次に、本実施形態による、熱応力に起因するクラック発生の抑止について説明する。
電極間接合時の熱応力を抑えることを考慮すれば、反りの生じるプリント配線基板にサイズの小さい（質量の小さい）電極を、変位力の影響を受ける半導体チップにサイズの大きい（質量の大きい）電極をそれぞれ配することが望ましい。本実施形態では、凸状電極３１がプリント配線基板１に、凹状電極３２が半導体チップ２にそれぞれ設けられる。凸状電極３１は、幅狭の柱状であってサイズの小さい電極である。凹状電極３２は、凸状電極３１よりも幅広であり最表面２Ａから突出する、凸状電極３１よりもサイズの大きい電極である。即ち、サイズが小さく熱応力の影響の弱い凸状電極３１がプリント配線基板１に、サイズが凸状電極３１よりも大きく熱応力の影響の強い凹状電極３２が半導体チップ２に、それぞれ形成される。この構成では、電極間接合時のプリント配線基板１に生じる熱応力が小さくなり、半導体チップ２に伝達される変位力が軽減され、クラック発生が抑止される。
【００３４】
半導体チップ２の凹状電極３２の先端部分３２ａが、半導体チップ２の最表面２Ａに近いほど、半導体チップ２は変位力の影響を大きく受け、半導体チップ２にクラックが発生し易い。
本実施形態では、凹状電極３２が半導体チップ２の最表面２Ａから突出し、凸状電極と凹状電極３２との接合位置が半導体チップ２から離間している。この構成により、プリント配線基板１の反りに起因して半導体チップ２に伝達する変位力が凹状電極３２で緩和され、半導体チップ２に伝達され難くなり、クラック発生が抑止される。
【００３５】
最表面２Ａから突出する凹状電極３２による変位力の緩和効果の実効性を十分に確保するには、凹状電極３２の先端部分３２ａに工夫を要する。本実施形態では、先端部分３２ａに形成された窪み３２ｂの底面３２ｃが半導体チップ２の最表面２Ａから外方へ垂直方向に離間している。図３に示すように、この離間距離ｄ２は、例えば２０μｍ以上４０μｍ以下程度の範囲内の値とされる。
【００３６】
離間距離ｄ２が２０μｍよりも小さいと、最表面２Ａから外方へ突出するように凹状電極３２を形成しても、変位力の緩和が不十分となることが懸念される。離間距離ｄ２が４０μｍよりも大きいと、上記した凸状電極３１の先端部分３１ａの突出量が十分に確保できず、両電極の接合不良の発生が懸念される。離間距離ｄ２を２０μｍ以上４０μｍ以下程度の範囲内の値とすることより、凸状電極３１の先端部分３１ａの突出量を確保しつつ、変位力が凹状電極３２で緩和されて半導体チップ２に伝達され難くなり、クラック発生が抑止される。
【００３７】
（半導体装置の製造方法）
以下、上記の構成を有する半導体装置の製造方法について説明する。
図４〜図８は、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【００３８】
先ず、プリント配線基板１に凸状電極３１を形成するプロセスについて説明する。
図４（ａ）に示すように、プリント配線基板１上にレジストマスク４１を形成する。
プリント配線基板１を用意する。プリント配線基板１上にレジスト、例えばドライフィルムレジストを貼付し、リソグラフィーによりドライフィルムレジストを加工する。以上により、ソルダーレジスト１６の開口１６ａと位置整合して連通する開口４１ａを有するレジストマスク４１が形成される。
【００３９】
続いて、図４（ｂ）に示すように、凸状電極３１を形成する。
詳細には、凸状電極の導電材料として、上記の表１から例えばＣｕを選択する。プリント配線基板１に例えば電解銅メッキを施し、レジストマスク４１の開口４１ａ及びこれと連通する開口１６ａにＣｕを充填する。以上により、配線１３ｂの電極形成部１３ｃと電気的に接続された凸状電極３１が形成される。
【００４０】
続いて、図４（ｃ）に示すように、レジストマスク４１を除去する。
詳細には、所定の薬液を用いて、レジストマスク４１をプリント配線基板１上から剥離して除去する。凸状電極３１は、その柱状の先端部分３１ａがプリント配線基板１の最表面１Ａから突出する。
【００４１】
次に、プリント配線基板１の凸状電極３１の先端部分３１ａに電極接続用の導電材料を付与する。
図５（ａ）に示すように、導電材料形成用の治具１０を用意する。治具１０は例えばアルミナ製であり、表面には、プリント配線基板１に形成された凸状電極３１の先端部分３１ａに対応した形状及びピッチの窪み１０ａが形成されている。
【００４２】
続いて、図５（ｂ）に示すように、治具１０の窪み１０ａにＳｎ−Ｚｎ１０ｂを充填する。
詳細には、導電接着膜の導電材料として、上記の表１から例えばＳｎ−Ｚｎを選択する。治具１０の窪み１０ａをペースト状のＳｎ−Ｚｎ１０ｂで充填する。
【００４３】
続いて、図５（ｃ）に示すように、凸状電極３１をＳｎ−Ｚｎ１０ｂに浸漬させる。
詳細には、プリント配線基板１の表面を治具１０に対向させ、凸状電極３１の先端部分３１ａを窪み１０ａに存するペースト状のＳｎ−Ｚｎ１０ｂに浸漬させる。この状態で治具１０を２１０℃程度（Ｓｎ−Ｚｎの融点：１９９℃）に加熱する。
【００４４】
続いて、図５（ｄ）に示すように、プリント配線基板１にＳｎ−Ｚｎ膜３５を形成する。
自然冷却後、プリント配線基板１を治具１０から離間させ、自然冷却する。以上により。プリント配線基板１では、凸状電極３１の先端部分３１ａの上面から側面の一部に架けてＳｎ−Ｚｎが付与されてＳｎ−Ｚｎ膜３５が形成される。
【００４５】
次に、半導体チップ２に凹状電極３２を形成するプロセスについて説明する。
図６（ａ）に示すように、半導体チップ２上にレジストマスク４２を形成する。
半導体チップ２を用意する。半導体チップ２上にレジスト、例えばドライフィルムレジストを貼付し、リソグラフィーによりドライフィルムレジストを加工する。以上により、保護膜２５の開口２５ａと位置整合して連通する開口４２ａを有するレジストマスク４２が形成される。
【００４６】
続いて、図６（ｂ）に示すように、Ｃｕポスト（柱状導電部）３６を形成する。
詳細には、凹状電極の導電材料として、上記の表１から例えばＣｕを選択する。半導体チップ２に例えば電解銅メッキを施し、レジストマスク４２の開口４２ａ及びこれと連通する開口２５ａにＣｕを充填する。以上により、配線２３Ｆｂの電極形成部２３Ｆｃと電気的に接続されたＣｕポスト３６が形成される。
【００４７】
続いて、図６（ｃ）に示すように、レジストマスク４２を除去する。
詳細には、所定の薬液を用いて、レジストマスク４２を半導体チップ２上から剥離して除去する。Ｃｕポスト３６は半導体チップ２の最表面２Ａから突出する。
【００４８】
続いて、図７（ａ）に示すように、半導体チップ２上にレジストマスク４３を形成する。
詳細には、Ｃｕポスト３６を覆うように半導体チップ２上にレジスト、例えば液体レジストを塗布して乾燥させた後、リソグラフィーによりレジストを加工する。以上により、Ｃｕポスト３６の上面の中央部位を露出させる開口４３ａを有するレジストマスク４３が形成される。
【００４９】
続いて、図７（ｂ）に示すように、Ｃｕポスト３６をエッチングして凹状電極３２を形成する。
詳細には、レジストマスク４３を用い、所定のエッチング液により半導体チップ２の表面をウェットエッチングする。これにより、レジストマスク４３の開口４３ａから露出するＣｕポスト３６の上面の中央部位がエッチングされ、窪み３２ｂが形成される。窪み３２ｂは、エッチング時間を長くすること等により、その形状を逆テーパ状に形成することも可能であるが、本実施形態ではエッチング時間を比較的短くして、側壁を略垂直面とする場合を例示する。以上により、配線２３Ｆｂの電極形成部２３Ｆｃと電気的に接続された凹状電極３２が形成される。
【００５０】
続いて、図７（ｃ）に示すように、レジストマスク４３を除去する。
詳細には、所定の薬液を用いて、レジストマスク４３を半導体チップ２上から剥離して除去する。凹状電極３２は、その先端部分３２ａが半導体チップ２の最表面２Ａから突出し、先端部分３２ａに形成された窪み３２ｂの底面３２ｃが最表面２Ａから垂直方向に離間している。この離間距離は２０μｍ以上４０μｍ以下程度、例えば４０μｍ程度とされる。
【００５１】
続いて、図８に示すように、プリント配線基板１に半導体チップ２を接合する。
詳細には、プリント配線基板１に半導体チップ２を対向させ、凸状電極３１の先端部分３１ａを、凹状電極３２の先端部分３２ａの窪み３２ｂに、先端部分３１ａに形成されたＳｎ−Ｚｎ膜３５を介して嵌入して静置する。この状態で、例えば２１０℃程度の窒素（Ｎ2）雰囲気内に投入して加熱処理する。Ｓｎ−Ｚｎ膜３５が溶融し、先端部分３１ａ，３２ａをＳｎ−Ｚｎで接合すると共に、窪み３２ｂ内における先端部分３１ａと窪み３２ｂの側壁との間隙をＳｎ−Ｚｎで満たす導電接着膜３３が形成される。導電接着膜３３は、５μｍ以上１０μｍ以下程度の厚み、例えば５μｍ程度に形成される。以上により、プリント配線基板１に半導体チップ２が接合されて、半導体装置が形成される。導電接着膜３３を介して接合された凸状電極３１及び凹状電極３２において、プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａとの離間距離は、１００μｍ以上２００μｍ以下程度、例えば１００μｍ程度とされる。
【００５２】
しかる後、プリント配線基板１と半導体チップ２との間に封止材料を形成する等の諸工程を経て、半導体装置を形成する。封止材料としては、例えば、エポキシ樹脂を主成分として、硬化剤、無機充填剤及びシリコーン系共重合体を含有する組成物を用いる。
【００５３】
電極間接合時において、半導体チップ２にはクラックの発生がなく、また先端部分３１ａ，３２ａの接合部位は導電接着膜３３により確実に接続されており、電極間に隙間が生じることなく良好な電極間接合が得られる。
【００５４】
なお、半導体チップ２に凹状電極３２を形成する図６（ａ）〜図７（ｃ）の一連の工程を実行した後に、プリント配線基板１に凸状電極３１を形成する図４（ａ）〜図４（ｃ）の一連の工程を実行するようにしても良い。また、凸状電極３１の先端部分３１ａに電極接続用の導電材料を付与する図５（ａ）〜図５（ｄ）の一連の工程については、図４（ａ）〜図４（ｃ）の一連の工程の後であれば、図６（ａ）〜図７（ｃ）の一連の工程との前後を問わない。
【００５５】
本実施形態によれば、半導体チップ２のプリント配線基板１への接続時における半導体チップ２のクラックの発生を抑止すると共に、半導体チップ２及びプリント配線基板１の電極３１，３２間の良好な接合を確保し、信頼性の高い半導体装置が実現する。
【００５６】
−変形例−
以下、第１の実施形態の変形例について説明する。本変形例では、導電接着膜３３の形成方法が異なる点で第１の実施形態と相違する。なお、第１の実施形態における構成部材等と同じものについては、同符号を付して詳しい説明を省略する。
図９は、第１の実施形態の変形例による半導体装置の製造方法の主要工程を示す概略断面図である。
【００５７】
プリント配線基板１に凸状電極３１を形成するプロセスについては、第１の実施形態の図４（ａ）〜図４（ｃ）と同様の各工程を実行する。
半導体チップ２に凹状電極３２を形成するプロセスについては、第１の実施形態の図６（ａ）〜図７（ｃ）と同様の各工程を実行する。
【００５８】
本変形例では、電極接続用の導電材料を、凸状電極３１ではなく、凹状電極３２に付与する。
図９（ａ）に示すように、図７（ｃ）の半導体チップ２上にレジストマスク４４を形成する。
詳細には、凹状電極３２を覆うように半導体チップ２上にレジスト、例えば液体レジストを塗布して乾燥させた後、リソグラフィーによりレジストを加工する。以上により、凹状電極３２の先端部分３２ａに形成された窪み３２ｂに位置整合して、窪み３２ｂを露出する開口４４ａを有するレジストマスク４４が形成される。
【００５９】
続いて、図９（ｂ）に示すように、窪み３２ｂにＳｎ−Ｂｉ膜４０を形成する。
詳細には、導電接着膜の導電材料として、上記の表１から例えばＳｎ−Ｂｉを選択する。半導体チップ２に例えば電解Ｓｎ−Ｂｉメッキを施し、レジストマスク４４の開口４４ａに露出する先端部分３２ａの窪み３２ｂの壁面を覆う厚みにＳｎ−Ｂｉを成膜する。以上により、窪み３２ｂの壁面（底面及び側面）を覆うＳｎ−Ｂｉ膜４０が形成される。
【００６０】
続いて、図９（ｃ）に示すように、レジストマスク４４を除去する。
詳細には、所定の薬液を用いて、レジストマスク４４を半導体チップ２上から剥離して除去する。Ｓｎ−Ｂｉ膜４０は、窪み３２ｂの壁面のみに形成されている。
【００６１】
しかる後、第１の実施形態の図８と同様に、プリント配線基板１に半導体チップ２を接合する。
詳細には、プリント配線基板１に半導体チップ２を対向させ、凸状電極３１の先端部分３１ａを、凹状電極３２の先端部分３２ａの窪み３２ｂに、窪み３２ｂに形成されたＳｎ−Ｂｉ膜４０を介して嵌入して静置する。この状態で、例えば２１０℃程度の窒素（Ｎ2）雰囲気内に投入して加熱処理する。Ｓｎ−Ｂｉ膜４０が溶融し、先端部分３１ａ，３２ａをＳｎ−Ｚｎで接合すると共に、窪み３２ｂ内における先端部分３１ａと窪み３２ｂの側壁との間隙をＳｎ−Ｂｉで満たす導電接着膜３３が形成される。導電接着膜３３は、５μｍ以上１０μｍ以下程度の厚み、例えば５μｍ程度に形成される。以上により、プリント配線基板１に半導体チップ２が接合されて、半導体装置が形成される。導電接着膜３３を介して接合された凸状電極３１及び凹状電極３２において、プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａとの離間距離は、１００μｍ以上２００μｍ以下程度、例えば１００μｍ程度とされる。
【００６２】
しかる後、プリント配線基板１と半導体チップ２との間に封止材料を形成する等の諸工程を経て、半導体装置を形成する。
【００６３】
電極間接合時において、半導体チップ２にはクラックの発生がなく、また先端部分３１ａ，３２ａの接合部位は導電接着膜３３により確実に接続されており、電極間に隙間が生じることなく良好な接合が得られる。
なお、半導体チップ２に凹状電極３２を形成する図６（ａ）〜図７（ｃ）の一連の工程を実行した後に、プリント配線基板１に凸状電極３１を形成する図４（ａ）〜図４（ｃ）の一連の工程を実行するようにしても良い。また、凹状電極３２の先端部分３２ａの窪み３２ｂに電極接続用の導電材料を付与する図９（ａ）〜図９（ｃ）の一連の工程については、図６（ａ）〜図７（ｃ）の一連の工程の後であれば、図４（ａ）〜図４（ｃ）の一連の工程との前後を問わない。
【００６４】
本変形例によれば、半導体チップ２のプリント配線基板１への接続時における半導体チップ２のクラックの発生を抑止すると共に、半導体チップ２及びプリント配線基板１の電極３１，３２間の良好な接合を確保し、信頼性の高い半導体装置が実現する。
【００６５】
−第２の実施形態−
本実施形態では、第１の実施形態と同様に、導電接着膜を介して凸状電極と凹状電極とを接合するが、凸状電極及び凹状電極の形状が異なる点で第１の実施形態と相違する。なお、第１の実施形態における構成部材等と同じものについては、同符号を付する。
【００６６】
（半導体装置の概略構成）
図１０及び図１１は、第２の実施形態による半導体装置の構成を示す模式図であり、図１０が半導体装置の概略断面図、図１１が図１０中の破線で囲む領域Ａを拡大して示す概略断面図である。
図１０に示すように、本実施形態による半導体装置は、第１の実施形態と同様に、回路基板であるプリント配線基板１に電子部品である半導体チップ２が、フリップチップ実装技術により接合されてなるものである。
【００６７】
図１１に示すように、プリント配線基板１では、ソルダーレジスト１６の開口１６ａにおいて、電極形成部１３ｃと接続された凸状電極５１が形成されている。凸状電極５１は、高融点導電材料からなり、当該凸状電極５１の接触する最表面１Ａから外方へ突出する柱状の先端部分５１ａを有している。先端部分５１ａは、側面が順テーパ状とされ、先端面が平坦とされた、いわゆる截頭円錐状とされている。
【００６８】
半導体チップ２では、保護膜２５の開口２５ａにおいて、電極形成部２３Ｆｃと接続された凹状電極５２が形成されている。凹状電極５２は、高融点導電材料からなり、当該凹状電極５２の接触する最表面２Ａから外方へ突出する先端部分５２ａを有している。先端部分５２ａは、先端面に先端部分５１ａの截頭円錐状に対応する逆テーパ状の窪み５２ｂが形成されている。窪み５２ｂの底面５２ｃは、半導体チップ２の最表面２Ａから垂直方向に離間している。離間距離は、例えば２０μｍ以上４０μｍ以下程度の範囲内の値とされる。
【００６９】
プリント配線基板１及び半導体チップ２は、表面同士を対向させ、凸状電極５１の先端部分５１ａが凹状電極５２の先端部分５２ａの窪み５２ｂに導電接着膜５３を介して嵌入して接続されている。プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａの離間距離は、例えば１００μｍ以上２００μｍ以下程度の範囲内の値とされる。
【００７０】
導電接着膜５３は、窪み５２ｂに局所的に形成されており、窪み５２ｂに嵌入する先端部分５１ａの窪み５２ｂの壁面との間隙を埋め込み、凸状電極５１と凹状電極５２とを電気的に接続している。詳細には、導電接着膜５３は、例えば５μｍ以上１０μｍ以下程度の範囲内の厚みとされており、外側面５３ａが窪み５２ｂ内で窪み５２ｂの壁面を覆い、内側面５３ｂが先端部分５１ａの先端面（上面）から側面の一部に架けて覆うように形成されている。隣り合う接合電極との間で短絡を確実に防止するため、導電接着膜５３は窪み５２ｂ内のみに設けられることが望ましい。
【００７１】
凸状電極５１及び凹状電極５２の導電材料（電極材料）と、導電接着膜５３の導電材料（接着膜材料）とは、前者の融点が高く、後者の融点が十分に低く、且つ両者の融点差が大きい導電材料が良い。電極材料及び接着膜材料の好適な組み合わせは、第１の実施形態の表１に示したものと同様である。
【００７２】
プリント配線基板１と半導体チップ２とは、凸状電極５１と凹状電極５２との間に接着膜材料を介在させることにより、熱圧着工法等のような加圧をすることなく、加熱処理することにより接合される。
凸状電極５１の先端部分５１ａと凹状電極５２の先端部分５２ａとを接着膜材料を介して位置合せして静置した状態で、接着膜材料の融点を超える程度の低温で加熱処理する。これにより、接着膜材料が溶融し、凸状電極５１と凹状電極５２とが電気的に接続される。このようにして、凸状電極５１と凹状電極５２とが導電接着膜５３により電気的に接続された半導体装置が構成される。
【００７３】
本実施形態による半導体装置では、導電接着膜５３を用いることにより、電極間接合時において加圧が不要であるため、熱圧着工法を用いる場合のように圧着の圧力に起因する半導体チップ２への影響は殆どない。電極間接合時の加圧が半導体チップ２のクラック発生の主要因であるところ、本実施形態では、電極間接合時の加圧に起因する半導体チップ２のクラック発生はない。
【００７４】
本実施形態では、以下で説明するように、熱応力に起因する電極間接合不良及びクラック発生の双方を確実に抑止する。
【００７５】
先ず、本実施形態による、熱応力に起因する電極間接合不良の抑止について説明する。
導電接着膜５３は、５μｍ以上１０μｍ以下程度の範囲内の厚みに形成される。導電接着膜５３の厚みが５μｍよりも薄いと、凸状電極５１と凹状電極５２との接合が不十分となる懸念がある。導電接着膜５３の厚みが１０μｍよりも厚いと、過剰の導電接着膜５３により、電極間の接合部位における変位力を助長する応力の影響が大きくなる懸念がある。導電接着膜５３を５μｍ以上１０μｍ以下程度の範囲内の厚みに形成することにより、導電接着膜５３の応力を抑え、凸状電極５１と凹状電極５２との確実な接合を得ることができる。
【００７６】
導電接着膜５３は、厚みが上記の５μｍ以上１０μｍ以下程度で規定される最小限の導電材料量であり、凸状電極５１と凹状電極５２とを、窪み５２ｂ内に嵌入する先端部分５１ａと窪み５２ｂとの間隙を埋め込んで接合する。導電接着膜５３は、窪み５２ｂ内で先端部分５１ａの上面から側面の一部に架けて包み込むように広範囲に覆っている。凸状電極５１と凹状電極５２とは、確実な接続を確保する最小限の導電材料量の導電接着膜５３で安定に嵌合接続されている。電極間接合時にプリント配線基板１に反りが生じても、電極間の接合部位における変位力の影響が導電接着膜５３で緩和され、凸状電極５１と凹状電極５２との位置ずれが抑止されて、良好な電極間接合状態が保持される。
【００７７】
プリント配線基板１において、凸状電極５１の先端部分５１ａが最表面１Ａに近いほど、電極間の接合部位は変位力の影響を大きく受け、電極間接合不良が生じ易い。
本実施形態では、凸状電極５１の先端部分５１ａがプリント配線基板１の最表面１Ａから外方へ突出しており、先端部分５１ａが最表面１Ａから垂直方向に離間した部位で、凹状電極５２の先端部分５２ａと接合されている。
【００７８】
図１２は、図１１に対応しており、離間距離ｄ１，ｄ２の規定を明示した概略断面図である。
凸状電極５１の先端部分５１ａの突出量は、後述する離間距離ｄ２の確保を考慮して、プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａとの離間距離ｄ１で規定される。離間距離ｄ１は、例えば１００μｍ以上２００μｍ以下程度の範囲内の値とされる。
【００７９】
離間距離ｄ１が１００μｍよりも小さいと、凸状電極３１の先端部分５１ａの最表面１Ａからの離間が不十分であり、プリント配線基板１の変位力の影響を受けて先端部分５１ａ，５２ａで位置ずれが生じ、両電極の接合不良が懸念される。離間距離ｄ１が２００μｍよりも大きいと、接続電極として力学的に不安定となり接合強度が保てないことが懸念される。離間距離ｄ１を１００μｍ以上２００μｍ以下程度の範囲内の値とすることより、電極間の接合部位における変位力の影響が緩和されて電極間接合の位置ずれが抑止され、凸状電極５１と凹状電極５２との接合が良好に保たれる。
【００８０】
次に、本実施形態による、熱応力に起因するクラック発生の抑止について説明する。
電極間接合時の熱応力を抑えることを考慮すれば、反りの生じるプリント配線基板にサイズの小さい（質量の小さい）電極を、変位力の影響を受ける半導体チップにサイズの大きい（質量の大きい）電極をそれぞれ配することが望ましい。本実施形態では、凸状電極５１がプリント配線基板１に、凹状電極５２が半導体チップ２にそれぞれ設けられる。凸状電極５１は、幅狭の柱状であってサイズの小さい電極である。凹状電極５２は、凸状電極５１よりも幅広であり最表面２Ａから突出する、凸状電極５１よりもサイズの大きい電極である。即ち、サイズが小さく熱応力の影響の弱い凸状電極５１がプリント配線基板１に、サイズが凸状電極５１よりも大きく熱応力の影響の強い凹状電極５２が半導体チップ２に、それぞれ形成される。この構成では、電極間接合時のプリント配線基板１に生じる熱応力が小さくなり、半導体チップ２に伝達される変位力が軽減され、クラック発生が抑止される。
【００８１】
半導体チップ２の凹状電極５２の先端部分５２ａが、半導体チップ２の最表面２Ａに近いほど、半導体チップ２はプリント配線基板１の変位力の影響を大きく受け、半導体チップ２にクラックが発生し易い。
本実施形態では、凹状電極５２が半導体チップ２の最表面２Ａから突出し、凸状電極と凹状電極５２との接合位置が半導体チップ２から離間している。この構成により、プリント配線基板１の反りに起因して半導体チップ２に伝達する変位力が凹状電極５２で緩和され、半導体チップ２に伝達され難くなり、クラック発生が抑止される。
【００８２】
最表面２Ａから突出する凹状電極５２による変位力の緩和効果の実効性を十分に確保するには、凹状電極５２の先端部分５２ａに工夫を要する。本実施形態では、先端部分５２ａに形成された窪み５２ｂの底面５２ｃが半導体チップ２の最表面２Ａから外方へ垂直方向に離間している。図１２に示すように、この離間距離ｄ２は、例えば２０μｍ以上４０μｍ以下程度の範囲内の値とされる。
【００８３】
離間距離ｄ２が２０μｍよりも小さいと、最表面２Ａから外方へ突出するように凹状電極５２を形成しても、変位力の緩和が不十分となることが懸念される。離間距離ｄ２が４０μｍよりも大きいと、上記した凸状電極５１の先端部分５１ａの突出量が十分に確保できず、両電極の接合不良の発生が懸念される。離間距離ｄ２を２０μｍ以上４０μｍ以下程度の範囲内の値とすることより、凸状電極５１の先端部分５１ａの突出量を確保しつつ、変位力が凹状電極５２で緩和されて半導体チップ２に伝達され難くなり、クラック発生が抑止される。
【００８４】
更に本実施形態では、凸状電極５１の先端部分５１ａは先細りの截頭円錐状に、凹状電極５２の先端部分５２ａの窪み５２ｂは先端部分５１ａの截頭円錐状に対応する逆テーパ状にそれぞれ形成されている。この構成では、電極間接合時において、先端部分５１ａ，５２ｂを接続する導電接着膜５３の導電材料の窪み５２ｂ外への流出が確実に抑止される。導電接着膜の導電材料が凸状電極の先端部分の側壁に沿って流出すれば、窪み内の導電材料量が減少して電極間接合不良が生じる原因となる。更に、隣り合う電極間で流出した導電材料により短絡が生じる懸念もある。本実施形態では、先端部分５１ａ，５２ａの相互に対応するテーパ形状により、導電材料の流出が確実に抑止される。そのため、電極間接合不良の更なる抑止及び電極の確実な狭ピッチ化が可能となる。
【００８５】
なお、凸状電極５１及び凹状電極５２について、そのいずれか一方の先端部分にテーパ形状を採用するようにしても良い。凸状電極のみにテーパ形状を採用する場合には、凸状電極は先細りの截頭円錐状の先端部分を有し、凹状電極は側壁が垂直な窪みが形成された先端部分を有するものとなる。凹状電極のみにテーパ形状を採用する場合には、凸状電極は太さの一定な柱状の先端部分を有し、凹状電極は逆テーパ状の窪みが形成された先端部分を有するものとなる。これらの場合でも、電極間接合不良の更なる抑止及び電極の確実な狭ピッチ化が可能となる。
【００８６】
（半導体装置の製造方法）
以下、上記の構成を有する半導体装置の製造方法について説明する。
図１３〜図１８は、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【００８７】
先ず、プリント配線基板１に凸状電極５１を形成するプロセスについて説明する。
図１３（ａ）に示すように、プリント配線基板１上にレジストマスク４５を形成する。
プリント配線基板１を用意する。プリント配線基板１上にレジスト、例えばドライフィルムレジストを貼付し、リソグラフィーによりドライフィルムレジストを加工する。以上により、ソルダーレジスト１６の開口１６ａと位置整合して連通する開口４５ａを有するレジストマスク４５が形成される。
【００８８】
続いて、図１３（ｂ）に示すように、Ｃｕポスト３７を形成する。
詳細には、凸状電極の導電材料としてＣｕを選択する。プリント配線基板１に例えば電解銅メッキを施し、レジストマスク４５の開口４５ａ及びこれと連通する開口１６ａにＣｕを充填する。以上により、配線１３ｂの電極形成部１３ｃと電気的に接続されたＣｕポスト３７が形成される。
【００８９】
続いて、図１３（ｃ）に示すように、レジストマスク４５を除去する。
詳細には、所定の薬液を用いて、レジストマスク４５をプリント配線基板１上から剥離して除去する。Ｃｕポスト３７は、プリント配線基板１の最表面１Ａから柱状に突出する。
【００９０】
続いて、図１４（ａ）に示すように、プリント配線基板１上にレジストマスク４６を形成する。
詳細には、Ｃｕポスト３７を覆うようにプリント配線基板１上にレジスト、例えば液体レジストを塗布して乾燥させた後、リソグラフィーによりレジストを加工する。以上により、Ｃｕポスト３７の上面の周縁部位を略円環状に露出させる開口４６ａを有するレジストマスク４６が形成される。
【００９１】
続いて、図１４（ｂ）に示すように、Ｃｕポスト３７をエッチングして凸状電極５１を形成する。
詳細には、レジストマスク４６を用い、所定のエッチング液によりプリント配線基板１の表面をウェットエッチングする。これにより、レジストマスク４６の開口４６ａから露出するＣｕポスト３７の上面における周縁部位がエッチングされ、Ｃｕポスト３７が順テーパ状となる。以上により、配線１３ｂの電極形成部１３ｃと電気的に接続された凸状電極５１が形成される。
【００９２】
続いて、図１４（ｃ）に示すように、レジストマスク４６を除去する。
詳細には、所定の薬液を用いて、レジストマスク４６をプリント配線基板１上から剥離して除去する。凸状電極５１は、その先端部分５１ａが先細りの截頭円錐状とされており、先端部分５１ａがプリント配線基板１の最表面１Ａから突出する。
【００９３】
次に、プリント配線基板１の凸状電極５１の先端部分５１ａに電極接続用の導電材料を付与する。
図１５（ａ）に示すように、導電材料形成用の治具２０を用意する。治具２０は例えばアルミナ製であり、表面には、プリント配線基板１に形成された凸状電極５１の先端部分５１ａに対応した形状及びピッチの窪み２０ａが形成されている。
【００９４】
続いて、図１５（ｂ）に示すように、治具２０の窪み２０ａに導電接着膜の導電材料を充填する。
詳細には、導電接着膜の導電材料として、第１の実施形態の表１から例えばＳｎ−Ｚｎを選択する。治具２０の窪み２０ａをペースト状のＳｎ−Ｚｎ２０ｂで充填する。
【００９５】
続いて、図１５（ｃ）に示すように、凸状電極５１をＳｎ−Ｚｎ２０ｂに浸漬させる。
詳細には、プリント配線基板１の表面を治具２０に対向させ、凸状電極５１の先端部分５１ａを窪み２０ａに存するペースト状のＳｎ−Ｚｎ２０ｂに浸漬させる。この状態で治具２０を２１０℃程度（Ｓｎ−Ｚｎの融点：１９９℃）に加熱する。
【００９６】
続いて、図１５（ｄ）に示すように、プリント配線基板１にＳｎ−Ｚｎ膜３８を形成する。
プリント配線基板１を治具２０から離間させ、自然冷却する。以上により。プリント配線基板１では、凸状電極５１の先端部分５１ａの上面から側面の一部に架けてＳｎ−Ｚｎが付与されてＳｎ−Ｚｎ膜３８が形成される。
【００９７】
次に、半導体チップ２に凹状電極５２を形成するプロセスについて説明する。
図１６（ａ）に示すように、半導体チップ２上にレジストマスク４７を形成する。
半導体チップ２を用意する。半導体チップ２上にレジスト、例えばドライフィルムレジストを貼付し、リソグラフィーによりドライフィルムレジストを加工する。以上により、保護膜２５の開口２５ａと位置整合して連通する開口４７ａを有するレジストマスク４７が形成される。
【００９８】
続いて、図１６（ｂ）に示すように、Ｃｕポスト（柱状導電部）３９を形成する。
詳細には、凹状電極の導電材料として、第１の実施形態の表１から例えばＣｕを選択する。半導体チップ２に例えば電解銅メッキを施し、レジストマスク４７の開口４７ａ及びこれと連通する開口２５ａに銅（Ｃｕ）を充填する。以上により、配線２３Ｆｂの電極形成部２３Ｆｃと電気的に接続されたＣｕポスト３９が形成される。
【００９９】
続いて、図１６（ｃ）に示すように、レジストマスク４７を除去する。
詳細には、所定の薬液を用いて、レジストマスク４７を半導体チップ２上から剥離して除去する。Ｃｕポスト３９は半導体チップ２の最表面２Ａから突出する。
【０１００】
続いて、図１７（ａ）に示すように、半導体チップ２上にレジストマスク４８を形成する。
詳細には、Ｃｕポスト３９を覆うように半導体チップ２上にレジスト、例えば液体レジストを塗布して乾燥させた後、リソグラフィーによりレジストを加工する。以上により、Ｃｕポスト３９の上面の中央部位を露出させる開口４８ａを有するレジストマスク４８が形成される。
【０１０１】
続いて、図１７（ｂ）に示すように、Ｃｕポスト３９をエッチングして凹状電極５２を形成する。
詳細には、レジストマスク４８を用い、所定のエッチング液により半導体チップ２の表面をウェットエッチングする。本実施形態では、第１の実施形態の図７（ｂ）でＣｕポスト３６に窪み３２ｂを形成する場合よりも、エッチング時間を長くする。これにより、レジストマスク４８の開口４８ａから露出するＣｕポスト３９の上面の中央部位がエッチングされ、窪み５２ｂが形成される。窪み５２ｂの形状は、先端部分５１ａの截頭円錐状に対応する逆テーパ状に形成される。以上により、配線２３Ｆｂの電極形成部２３Ｆｃと電気的に接続された凹状電極５２が形成される。
【０１０２】
続いて、図１７（ｃ）に示すように、レジストマスク４８を除去する。
詳細には、所定の薬液を用いて、レジストマスク４８を半導体チップ２上から剥離して除去する。凹状電極５２は、その先端部分５２ａが半導体チップ２の最表面２Ａから突出し、先端部分５２ａに形成された窪み５２ｂの底面５２ｃが最表面２Ａから垂直方向に離間している。この離間距離は２０μｍ以上４０μｍ以下程度、例えば４０μｍ程度とされる。
【０１０３】
続いて、図１８に示すように、プリント配線基板１に半導体チップ２を接合する。
詳細には、プリント配線基板１に半導体チップ２を対向させ、凸状電極５１の先端部分５１ａを、凹状電極５２の先端部分５２ａの窪み５２ｂに、先端部分５１ａに形成されたＳｎ−Ｚｎ膜３８を介して嵌入して静置する。この状態で、例えば２１０℃程度の窒素（Ｎ2）雰囲気内に投入して加熱処理する。Ｓｎ−Ｚｎ膜３８が溶融し、先端部分５１ａ，５２ａをＳｎ−Ｚｎで接合すると共に、窪み５２ｂ内における先端部分５１ａと窪み５２ｂの側壁との間隙をＳｎ−Ｚｎで満たす導電接着膜５３が形成される。導電接着膜５３は、５μｍ以上１０μｍ以下程度の厚み、例えば５μｍ程度に形成される。以上により、プリント配線基板１に半導体チップ２が接合されて、半導体装置が形成される。導電接着膜５３を介して接合された凸状電極５１及び凹状電極５２において、プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａとの離間距離は、１００μｍ以上２００μｍ以下程度、例えば１００μｍ程度とされる。
【０１０４】
しかる後、プリント配線基板１と半導体チップ２との間に封止材料を形成する等の諸工程を経て、半導体装置を形成する。
【０１０５】
電極間接合時において、半導体チップ２にはクラックの発生がなく、また先端部分５１ａ，５２ａの接合部位は導電接着膜５３により確実に接続されており、電極間に隙間が生じることなく良好な電極間接合が得られる。更に、先端部分５２ａ，５２ｂの互いに対応するテーパ形状により、導電材料の流出が可及的に抑止され、隣り合う電極間の短絡が確実に防止される。
【０１０６】
なお、半導体チップ２に凹状電極５２を形成する図１６（ａ）〜図１７（ｃ）の一連の工程を実行した後に、プリント配線基板１に凸状電極５１を形成する図１３（ａ）〜図１４（ｃ）の一連の工程を実行するようにしても良い。また、凸状電極５１の先端部分５１ａに電極接続用の導電材料を付与する図１５（ａ）〜図１５（ｄ）の一連の工程については、図１３（ａ）〜図１４（ｃ）の一連の工程の後であれば、図１６（ａ）〜図１７（ｃ）の一連の工程との前後を問わない。
【０１０７】
本実施形態によれば、半導体チップ２のプリント配線基板１への接続時における半導体チップ２のクラックの発生を抑止すると共に、半導体チップ２及びプリント配線基板１の電極５１，５２間の良好な接合を確保し、信頼性の高い半導体装置が実現する。
【０１０８】
−変形例−
以下、第２の実施形態の変形例について説明する。本変形例では、導電接着膜の形成方法が異なる点で第２の実施形態と相違する。なお、第２の実施形態における構成部材等と同じものについては、同符号を付して詳しい説明を省略する。
図１９は、第２の実施形態の変形例による半導体装置の製造方法の主要工程を示す概略断面図である。
【０１０９】
プリント配線基板１に凸状電極５１を形成するプロセスについては、第２の実施形態の図１３（ａ）〜図１４（ｃ）と同様の各工程を実行する。
半導体チップ２に凹状電極５２を形成するプロセスについては、第２の実施形態の図１６（ａ）〜図１７（ｃ）と同様の各工程を実行する。
【０１１０】
本変形例では、電極接続用の導電材料を、凸状電極５１ではなく、凹状電極５２に付与する。
図１９（ａ）に示すように、図１７（ｃ）の半導体チップ２上にレジストマスク４９を形成する。
詳細には、凹状電極５２を覆うように半導体チップ２上にレジスト、例えば液体レジストを塗布して乾燥させた後、リソグラフィーによりレジストを加工する。以上により、凹状電極５２の先端部分５２ａに形成された窪み５２ｂに位置整合して、窪み５２ｂを露出する開口４９ａを有するレジストマスク４９が形成される。
【０１１１】
続いて、図１９（ｂ）に示すように、窪み５２ｂにＳｎ−Ｂｉ膜５０を形成する。
詳細には、導電接着膜の導電材料として、第１の実施形態の表１からＳｎ−Ｂｉを選択する。半導体チップ２に例えば電解Ｓｎ−Ｂｉメッキを施し、レジストマスク４９の開口４９ａに露出する先端部分５２ａの窪み５２ｂの壁面を覆う厚みにＳｎ−Ｂｉを成膜する。以上により、窪み５２ｂの壁面（底面及び側面）を覆うＳｎ−Ｂｉ膜５０が形成される。
【０１１２】
続いて、図１９（ｃ）に示すように、レジストマスク４９を除去する。
詳細には、所定の薬液を用いて、レジストマスク４９を半導体チップ２上から剥離して除去する。Ｓｎ−Ｂｉ膜５０は、窪み５２ｂの壁面のみに形成されている。
【０１１３】
しかる後、第２の実施形態の図１８と同様に、プリント配線基板１に半導体チップ２を接合する。
詳細には、プリント配線基板１に半導体チップ２を対向させ、凸状電極５１の先端部分５１ａを、凹状電極５２の先端部分５２ａの窪み５２ｂに、窪み５２ｂに形成されたＳｎ−Ｂｉ膜５０を介して嵌入して静置する。この状態で、例えば２１０℃程度の窒素（Ｎ2）雰囲気内に投入して加熱処理する。Ｓｎ−Ｂｉ膜５０が溶融し、先端部分５１ａ，５２ａをＳｎ−Ｚｎで接合すると共に、窪み５２ｂ内における先端部分５１ａと窪み５２ｂの側壁との間隙をＳｎ−Ｂｉで満たす導電接着膜５３が形成される。導電接着膜５３は、５μｍ以上１０μｍ以下程度の厚み、例えば５μｍ程度に形成される。以上により、プリント配線基板１に半導体チップ２が接合されて、半導体装置が形成される。導電接着膜５３を介して接合された凸状電極５１及び凹状電極５２において、プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａとの離間距離は、１００μｍ以上２００μｍ以下程度、例えば１００μｍ程度とされる。
【０１１４】
しかる後、プリント配線基板１と半導体チップ２との間に封止材料を形成する等の諸工程を経て、半導体装置を形成する。
【０１１５】
電極間接合時において、半導体チップ２にはクラックの発生がなく、また先端部分５１ａ，５２ａの接合部位は導電接着膜５３により確実に接続されており、電極間に隙間が生じることなく良好な電極間接合が得られる。更に、先端部分５１ａ，５２ａの相互に対応するテーパ形状により、導電材料の流出が可及的に抑止され、隣り合う電極間の短絡が確実に防止される。
【０１１６】
なお、半導体チップ２に凹状電極５２を形成する図１６（ａ）〜図１７（ｃ）の一連の工程を実行した後に、プリント配線基板１に凸状電極５１を形成する図１３（ａ）〜図１４（ｃ）の一連の工程を実行するようにしても良い。また、凹状電極５２の先端部分５２ａの窪み５２ｂに電極接続用の導電材料を付与する図１９（ａ）〜図１９（ｃ）の一連の工程については、図１６（ａ）〜図１７（ｃ）の一連の工程の後であれば、図１３（ａ）〜図１４（ｃ）の一連の工程との前後を問わない。
【０１１７】
本変形例によれば、半導体チップ２のプリント配線基板１への接続時における半導体チップ２のクラックの発生を抑止すると共に、半導体チップ２及びプリント配線基板１の電極５１，５２間の良好な接合を確保し、信頼性の高い半導体装置が実現する。
【０１１８】
−第３の実施形態−
本実施形態では、第１及び第２の実施形態と同様に、導電接着膜を介して凸状電極と凹状電極とを接合するが、半導体チップに凸状電極を、プリント配線基板に凹状電極をそれぞれ設ける点で第１及び第２の実施形態と相違する。なお、第１及び第２の実施形態における構成部材等と同じものについては、同符号を付する。
【０１１９】
（半導体装置の概略構成）
図２０及び図２１は、第３の実施形態による半導体装置の構成を示す模式図であり、図２０が半導体装置の概略断面図、図２１が図２０中の破線で囲む領域Ａを拡大して示す概略断面図である。
図２０に示すように、本実施形態による半導体装置は、第１及び第２の実施形態と同様に、回路基板であるプリント配線基板１に電子部品である半導体チップ２が、フリップチップ実装技術により接合されてなるものである。
【０１２０】
図２１に示すように、プリント配線基板１では、ソルダーレジスト１６の開口１６ａにおいて、電極形成部１３ｃと接続された凹状電極６１が形成されている。凹状電極６１は、高融点導電材料からなり、当該凹状電極６１の接触する最表面１Ａから外方へ突出する先端部分６１ａを有している。先端部分６１ａの先端面には窪み６１ｂが形成されており、窪み６１ｂの底面６１ｃは、プリント配線基板１の最表面１Ａから垂直方向に離間している。離間距離は、例えば２０μｍ以上４０μｍ以下程度の範囲内の値とされる。
【０１２１】
半導体チップ２では、保護膜２５の開口２５ａにおいて、電極形成部２３Ｆｃと接続された凸状電極６２が形成されている。凸状電極６２は、高融点導電材料からなり、当該凸状電極６２の接触する最表面２Ａから外方へ突出する柱状の先端部分６２ａを有している。
【０１２２】
プリント配線基板１及び半導体チップ２は、表面同士を対向させ、凸状電極６２の先端部分６２ａが凹状電極６１の先端部分６１ａの窪み６１ｂに導電接着膜６３を介して嵌入して接続されている。プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａの離間距離は、例えば１００μｍ以上２００μｍ以下程度の範囲内の値とされる。
【０１２３】
導電接着膜６３は、窪み６１ｂに局所的に形成されており、窪み６１ｂに嵌入する先端部分６２ａの窪み６１ｂの壁面との間隙を埋め込み、凹状電極６１と凸状電極６２とを電気的に接続している。詳細には、導電接着膜３３は、例えば５μｍ以上１０μｍ以下程度の範囲内の厚みとされており、外側面６３ａが窪み６１ｂ内で窪み６１ｂの壁面を覆い、内側面６３ｂが先端部分６２ａの先端面（下面）から側面の一部に架けて覆うように形成されている。隣り合う接合電極との間で短絡を確実に防止するため、導電接着膜６３は窪み６１ｂ内のみに設けられることが望ましい。
【０１２４】
凹状電極６１及び凸状電極６２の導電材料（電極材料）と、導電接着膜６３の導電材料（接着膜材料）とは、前者の融点が高く、後者の融点が十分に低く、且つ両者の融点差が大きい導電材料が良い。電極材料及び接着膜材料の好適な組み合わせは、第１の実施形態の表１に示したものと同様である。
【０１２５】
プリント配線基板１と半導体チップ２とは、凹状電極６１と凸状電極６２との間に接着膜材料を介在させることにより、熱圧着工法等のような加圧をすることなく、加熱処理することにより接合される。
凹状電極６１の先端部分６１ａと凸状電極６２の先端部分６２ａとを接着膜材料を介して位置合せして静置した状態で、接着膜材料の融点を超える程度の低温で加熱処理する。これにより、接着膜材料が溶融し、凹状電極６１と凸状電極６２とが電気的に接続される。このようにして、凹状電極６１と凸状電極６２とが導電接着膜６３により電気的に接続された半導体装置が構成される。
【０１２６】
本実施形態による半導体装置では、導電接着膜６３を用いることにより、電極間接合時において加圧が不要であるため、熱圧着工法を用いる場合のように圧着の圧力に起因する半導体チップ２への影響は殆どない。電極間接合時の加圧が半導体チップ２のクラック発生の主要因であるところ、本実施形態では、電極間接合時の加圧に起因する半導体チップ２のクラック発生はない。
【０１２７】
本実施形態では、以下で説明するように、熱応力に起因する電極間接合不良及びクラック発生の双方を確実に抑止する。
【０１２８】
先ず、本実施形態による、熱応力に起因する電極間接合不良の抑止について説明する。
導電接着膜６３は、５μｍ以上１０μｍ以下程度の範囲内の厚みに形成される。導電接着膜６３の厚みが５μｍよりも薄いと、凹状電極６１と凸状電極６２との接合が不十分となる懸念がある。導電接着膜６３の厚みが１０μｍよりも厚いと、過剰の導電接着膜６３により、電極間の接合部位における変位力を助長する応力の影響が大きくなる懸念がある。導電接着膜６３を５μｍ以上１０μｍ以下程度の範囲内の厚みに形成することにより、導電接着膜６３の応力を抑え、凹状電極６１と凸状電極６２との確実な接合を得ることができる。
【０１２９】
導電接着膜６３は、厚みが上記の５μｍ以上１０μｍ以下程度で規定される最小限の導電材料量であり、凹状電極６１と凸状電極６２とを、窪み６１ｂ内に嵌入する先端部分６２ａと窪み６１ｂとの間隙を埋め込んで接合する。導電接着膜６３は、窪み６１ｂ内で先端部分６２ａの上面から側面の一部に架けて包み込むように広範囲に覆っている。凹状電極６１と凸状電極６２とは、確実な接続を確保する最小限の導電材料量の導電接着膜６３で安定に嵌合接続されている。電極間接合時にプリント配線基板１に反りが生じても、電極間の接合部位における変位力の影響が導電接着膜６３で緩和され、凹状電極６１と凸状電極６２との位置ずれが抑止されて、良好な電極間接合状態が保持される。
【０１３０】
プリント配線基板１において、凹状電極６１の先端部分６１ａが最表面１Ａに近いほど、電極間の接合部位は変位力の影響を大きく受け、電極間接合不良が生じ易い。
本実施形態では、凹状電極６１がプリント配線基板１の最表面１Ａから突出し、凹状電極６１と凸状電極６２との接合位置が半導体チップ２から離間している。この構成により、電極間の接合部位における変位力の影響が緩和されて電極間接合の位置ずれが抑止され、凹状電極６１と凸状電極６２との接合が良好に保たれる。
【０１３１】
図２２は、図２１に対応しており、離間距離ｄ３，ｄ４の規定を明示した概略断面図である。
最表面１Ａから突出する凹状電極６１による変位力の緩和効果の実効性を十分に確保するには、凹状電極６１の先端部分６１ａに工夫を要する。本実施形態では、先端部分６１ａに形成された窪み６１ｂの底面６１ｃがプリント配線基板１の最表面１Ａから外方へ垂直方向に離間している。この離間距離ｄ３は、例えば２０μｍ以上４０μｍ以下程度の範囲内の値とされる。
【０１３２】
離間距離ｄ３が２０μｍよりも小さいと、最表面１Ａから外方へ突出するように凹状電極６１を形成しても、プリント配線基板１の変位力の影響の緩和が不十分であり、先端部分６１ａ，６２ａで位置ずれが生じることが懸念される。４０μｍよりも大きいと、後述する凸状電極６２の先端部分６２ａの突出量が十分に確保できず、両電極の接合不良の発生が懸念される。離間距離ｄ３を２０μｍ以上４０μｍ以下程度の範囲内の値とすることより、凸状電極６２の先端部分６２ａの突出量を確保しつつ、プリント配線基板１の変位力の影響が凹状電極６１で緩和されて電極間接合の位置ずれが抑止される。これにより、凹状電極６１と凸状電極６２との接合が良好に保たれる。
【０１３３】
次に、本実施形態による、熱応力に起因するクラック発生の抑止について説明する。
半導体チップ２の凸状電極６２の先端部分６２ａが、半導体チップ２の最表面２Ａに近いほど、半導体チップ２は変位力の影響を大きく受け、半導体チップ２にクラックが発生し易い。
【０１３４】
本実施形態では、凸状電極６２の先端部分６２ａが半導体チップ２の最表面２Ａから外方へ突出し、先端部分６２ａが最表面２Ａから垂直方向に離間した部位で、凹状電極６１の先端部分６１ａと接合されている。凸状電極６２の先端部分６２ａの突出量は、上記した離間距離ｄ３の確保を考慮して、プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａとの離間距離ｄ４で規定される。離間距離ｄ４は、例えば１００μｍ以上２００μｍ以下程度の範囲内の値とされる。
【０１３５】
離間距離ｄ４が１００μｍよりも小さいと、凸状電極６２の先端部分６２ａの最表面２Ａからの離間が不十分であり、変位力が半導体チップ２に伝達され易くなり、半導体チップ２のクラック発生が懸念される。離間距離ｄ４が２００μｍよりも大きいと、接続電極として力学的に不安定となり接合強度が保てないことが懸念される。離間距離ｄ４を１００μｍ以上２００μｍ以下程度の範囲内の値とすることより、変位力が凸状電極６２において緩和されて半導体チップ２に伝達され難くなり、クラック発生が抑止される。
【０１３６】
更に本実施形態では、凹状電極６１がプリント配線基板１に、凸状電極６２が半導体チップ２にそれぞれ設けられている。そのため、凸状電極６２の先端部分６２ａが凹状電極６１の窪み６１ｂ内で導電接着膜６３により接合された際に、導電接着膜６３が窪み６１ｂから外部へ流出し難い構造とされており、電極間接合不良の抑止及び電極の確実な狭ピッチ化が可能となる。
【０１３７】
（半導体装置の製造方法）
以下、上記の構成を有する半導体装置の製造方法について説明する。
図２３〜図２７は、第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【０１３８】
先ず、プリント配線基板１に凹状電極６１を形成するプロセスについて説明する。
図２３（ａ）に示すように、プリント配線基板１上にレジストマスク６４を形成する。
プリント配線基板１を用意する。プリント配線基板１上にレジスト、例えばドライフィルムレジストを貼付し、リソグラフィーによりドライフィルムレジストを加工する。以上により、ソルダーレジスト１６の開口１６ａと位置整合して連通する開口６４ａを有するレジストマスク６４が形成される。
【０１３９】
続いて、図２３（ｂ）に示すように、Ｃｕポスト６５を形成する。
詳細には、凹状電極の導電材料として、第１の実施形態の表１からＣｕを選択する。プリント配線基板１に例えば電解銅メッキを施し、レジストマスク６４の開口６４ａ及びこれと連通する開口１６ａにＣｕを充填する。以上により、配線１３ｂの電極形成部１３ｃと電気的に接続されたＣｕポスト６５が形成される。
【０１４０】
続いて、図２３（ｃ）に示すように、レジストマスク６４を除去する。
詳細には、所定の薬液を用いて、レジストマスク６４を半導体チップ２上から剥離して除去する。Ｃｕポスト６５はプリント配線基板１の最表面１Ａから突出する。
【０１４１】
続いて、図２４（ａ）に示すように、プリント配線基板１上にレジストマスク６６を形成する。
詳細には、Ｃｕポスト６５を覆うようにプリント配線基板１上にレジスト、例えば液体レジストを塗布して乾燥させた後、リソグラフィーによりレジストを加工する。以上により、Ｃｕポスト６５の上面の中央部位を露出させる開口６６ａを有するレジストマスク６６が形成される。
【０１４２】
続いて、図２４（ｂ）に示すように、Ｃｕポスト６５をエッチングして凹状電極６１を形成する。
詳細には、レジストマスク６６を用い、所定のエッチング液によりプリント配線基板１の表面をウェットエッチングする。これにより、レジストマスク６６の開口６６ａから露出するＣｕポスト６５の上面の中央部位がエッチングされ、窪み６１ｂが形成される。窪み６１ｂは、エッチング時間を長くすること等により、その形状を逆テーパ状に形成することも可能であるが、本実施形態ではエッチング液の薬液濃度を比較的低濃度として、側壁を略垂直面とする場合を例示する。以上により、配線１３ｂの電極形成部１３ｃと電気的に接続された凹状電極６１が形成される。
【０１４３】
続いて、図２４（ｃ）に示すように、レジストマスク６６を除去する。
詳細には、所定の薬液を用いて、レジストマスク６６をプリント配線基板１上から剥離して除去する。凹状電極６１は、その先端部分６１ａがプリント配線基板１の最表面１Ａから突出し、先端部分６１ａに形成された窪み６１ｂの底面６１ｃが最表面１Ａから垂直方向に離間している。この離間距離は２０μｍ以上４０μｍ以下程度、例えば４０μｍ程度とされる。
【０１４４】
次に、半導体チップ２に凸状電極６２を形成するプロセスについて説明する。
図２５（ａ）に示すように、半導体チップ２上にレジストマスク６７を形成する。
半導体チップ２を用意する。半導体チップ２上にレジスト、例えばドライフィルムレジストを貼付し、リソグラフィーによりドライフィルムレジストを加工する。以上により、保護膜２５の開口２５ａと位置整合して連通する開口６７ａを有するレジストマスク６７が形成される。
【０１４５】
続いて、図２５（ｂ）に示すように、凸状電極６２を形成する。
詳細には、凸状電極の導電材料として、第１の実施形態の表１から例えばＣｕを選択する。半導体チップ２に例えば電解銅メッキを施し、レジストマスク６７の開口６７ａ及びこれと連通する開口２５ａにＣｕを充填する。以上により、配線２３Ｆｂの電極形成部２３Ｆｃと電気的に接続された凸状電極６２が形成される。
【０１４６】
続いて、図２５（ｃ）に示すように、レジストマスク６７を除去する。
詳細には、所定の薬液を用いて、レジストマスク６７を半導体チップ２上から剥離して除去する。凸状電極６２は、その柱状の先端部分６２ａが半導体チップ２の最表面２Ａから突出する。
【０１４７】
次に、半導体チップ２の凸状電極６２の先端部分６２ａに電極接続用の導電材料を付与する。
図２６（ａ）に示すように、導電材料形成用の治具３０を用意する。治具３０は例えばアルミナ製であり、表面には、半導体チップ２に形成された凸状電極６２の先端部分６２ａに対応した形状及びピッチの窪み３０ａが形成されている。
【０１４８】
続いて、図２６（ｂ）に示すように、治具３０の窪み３０ａに導電接着膜の導電材料を充填する。
詳細には、導電接着膜の導電材料として、第１の実施形態の表１から例えばＳｎ−Ｚｎを選択する。治具３０の窪み３０ａをペースト状のＳｎ−Ｚｎ３０ｂで充填する。
【０１４９】
続いて、図２６（ｃ）に示すように、凸状電極６２をＳｎ−Ｚｎ３０ｂに浸漬させる。
詳細には、プリント配線基板１の表面を治具３０に対向させ、凸状電極６２の先端部分６２ａを窪み３０ａに存するペースト状のＳｎ−Ｚｎ３０ｂに浸漬させる。この状態で治具１０を２１０℃程度（Ｓｎ−Ｚｎの融点：１９９℃）に加熱する。
【０１５０】
続いて、図２６（ｄ）に示すように、プリント配線基板１にＳｎ−Ｚｎ膜６８を形成する。
プリント配線基板１を治具３０から離間させ、自然冷却する。以上により。プリント配線基板１では、凸状電極６２の先端部分６２ａの下面から側面の一部に架けてＳｎ−Ｚｎが付与されてＳｎ−Ｚｎ膜６８が形成される。
【０１５１】
続いて、図２７に示すように、プリント配線基板１に半導体チップ２を接合する。
詳細には、プリント配線基板１に半導体チップ２を対向させ、凸状電極６２の先端部分６２ａを、凹状電極６１の先端部分６１ａの窪み６１ｂに、先端部分６２ａに形成されたＳｎ−Ｚｎ膜６８を介して嵌入して静置する。この状態で、例えば２１０℃程度の窒素（Ｎ2）雰囲気内に投入して加熱処理する。Ｓｎ−Ｚｎ膜６８が溶融し、先端部分６１ａ，６２ａをＳｎ−Ｚｎで接合すると共に、窪み６１ｂ内における先端部分６２ａと窪み６１ｂの側壁との間隙をＳｎ−Ｚｎで満たす導電接着膜６３が形成される。導電接着膜６３は、５μｍ以上１０μｍ以下程度の厚み、例えば５μｍ程度に形成される。以上により、プリント配線基板１に半導体チップ２が接合されて、半導体装置が形成される。導電接着膜６３を介して接合された凹状電極６１及び凸状電極６２において、プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａとの離間距離は、１００μｍ以上２００μｍ以下程度、例えば１００μｍ程度とされる。
【０１５２】
しかる後、プリント配線基板１と半導体チップ２との間に封止材料を形成する等の諸工程を経て、半導体装置を形成する。
【０１５３】
電極間接合時において、半導体チップ２にはクラックの発生がなく、また先端部分６１ａ，６２ａの接合部位は導電接着膜６３により確実に接続されており、電極間に隙間が生じることなく良好な電極間接合が得られる。
【０１５４】
なお、半導体チップ２に凸状電極６２を形成する図２５（ａ）〜図２５（ｃ）の一連の工程を実行した後に、プリント配線基板１に凹状電極６１を形成する図２３（ａ）〜図２４（ｃ）の一連の工程を実行するようにしても良い。また、凸状電極６２の先端部分６２ａに電極接続用の導電材料を付与する図２６（ａ）〜図２６（ｄ）の一連の工程については、図２５（ａ）〜図２５（ｃ）の一連の工程の後であれば、図２３（ａ）〜図２４（ｃ）の一連の工程との前後を問わない。
【０１５５】
本実施形態によれば、半導体チップ２のプリント配線基板１への接続時における半導体チップ２のクラックの発生を抑止すると共に、半導体チップ２及びプリント配線基板１の電極６１，６２間の良好な接合を確保し、信頼性の高い半導体装置が実現する。
【０１５６】
−変形例−
以下、第３の実施形態の変形例について説明する。本変形例では、導電接着膜６３の形成方法が異なる点で第３の実施形態と相違する。なお、第３の実施形態における構成部材等と同じものについては、同符号を付して詳しい説明を省略する。
図２８は、第３の実施形態の変形例による半導体装置の製造方法の主要工程を示す概略断面図である。
【０１５７】
プリント配線基板１に凹状電極６１を形成するプロセスについては、第３の実施形態の図２３（ａ）〜図２４（ｃ）と同様の各工程を実行する。
半導体チップ２に凸状電極６２を形成するプロセスについては、第３の実施形態の図２５（ａ）〜図２５（ｃ）と同様の各工程を実行する。
【０１５８】
本変形例では、電極接続用の導電材料を、凸状電極６２ではなく、凹状電極６１に付与する。
図２８（ａ）に示すように、図２４（ｃ）のプリント配線基板１上にレジストマスク７１を形成する。
詳細には、凹状電極６１を覆うようにプリント配線基板１上にレジスト、例えば液体レジストを塗布して乾燥させた後、リソグラフィーによりレジストを加工する。以上により、凹状電極６１の先端部分６１ａに形成された窪み６１ｂに位置整合して、窪み６１ｂを露出する開口７１ａを有するレジストマスク７１が形成される。
【０１５９】
続いて、図２８（ｂ）に示すように、窪み６１ｂにＳｎ−Ｂｉ膜７２を形成する。
詳細には、導電接着膜の導電材料として、第１の実施形態の表１から例えばＳｎ−Ｂｉを選択する。プリント配線基板１に例えば電解Ｓｎ−Ｂｉメッキを施し、レジストマスク７２の開口７２ａに露出する先端部分６１ａの窪み６１ｂの壁面を覆う厚みにＳｎ−Ｂｉを成膜する。以上により、窪み６１ｂの壁面（底面及び側面）を覆うＳｎ−Ｂｉ膜７２が形成される。
【０１６０】
続いて、図２８（ｃ）に示すように、レジストマスク７１を除去する。
詳細には、所定の薬液を用いて、レジストマスク７１をプリント配線基板１上から剥離して除去する。Ｓｎ−Ｂｉ膜７２は、窪み６１ｂの壁面のみに形成されている。
【０１６１】
しかる後、第３の実施形態の図２７と同様に、プリント配線基板１に半導体チップ２を接合する。
詳細には、プリント配線基板１に半導体チップ２を対向させ、凸状電極６２の先端部分６２ａを、凹状電極６１の先端部分６１ａの窪み６１ｂに、窪み６１ｂに形成されたＳｎ−Ｂｉ膜７２を介して嵌入して静置する。この状態で、例えば２１０℃程度の窒素（Ｎ2）雰囲気内に投入して加熱処理する。Ｓｎ−Ｂｉ膜７２が溶融し、先端部分６１ａ，６２ａをＳｎ−Ｚｎで接合すると共に、窪み６１ｂ内における先端部分６２ａと窪み６１ｂの側壁との間隙をＳｎ−Ｂｉで満たす導電接着膜６３が形成される。導電接着膜６３は、５μｍ以上１０μｍ以下程度の厚み、例えば５μｍ程度に形成される。以上により、プリント配線基板１に半導体チップ２が接合されて、半導体装置が形成される。導電接着膜６３を介して接合された凹状電極６１及び凸状電極６２において、プリント配線基板１の最表面１Ａと半導体チップ２の最表面２Ａとの離間距離は、１００μｍ以上２００μｍ以下程度、例えば１００μｍ程度とされる。
【０１６２】
しかる後、プリント配線基板１と半導体チップ２との間に封止材料を形成する等の諸工程を経て、半導体装置を形成する。
【０１６３】
電極間接合時において、半導体チップ２にはクラックの発生がなく、また先端部分６１ａ，６２ａの接合部位は導電接着膜６３により確実に接続されており、電極間に隙間が生じることなく良好な接合が得られる。
【０１６４】
なお、半導体チップ２に凸状電極６２を形成する図２５（ａ）〜図２５（ｃ）の一連の工程を実行した後に、プリント配線基板１に凹状電極６１を形成する図２３（ａ）〜図２４（ｃ）の一連の工程を実行するようにしても良い。また、凹状電極６１の先端部分６１ａの窪み６１ｂに電極接続用の導電材料を付与する図２８（ａ）〜図２８（ｃ）の一連の工程については、図２３（ａ）〜図２４（ｃ）の一連の工程の後であれば、図２５（ａ）〜図２５（ｃ）の一連の工程との前後を問わない。
【０１６５】
本変形例によれば、半導体チップ２のプリント配線基板１への接続時における半導体チップ２のクラックの発生を抑止すると共に、半導体チップ２及びプリント配線基板１の電極６１，６２間の良好な接合を確保し、信頼性の高い半導体装置が実現する。
【０１６６】
−実施例−
以下、具体的な諸実施例について説明する。
【０１６７】
（実施例１）
本実施例では、上述した第２の実施形態により、実際に半導体装置を作製した具体例を開示する。
５０ｍｍ程度×５０ｍｍ程度×１ｍｍ程度のサイズのプリント配線基板を用意した。このプリント配線基板は、表面にソルダーレジストが２０μｍ程度の厚みに被覆形成され、凸状電極の複数の形成部のみがソルダーレジストの開口から露出したものである。形成部は、ソルダーレジストの開口径８０μｍ程度、ピッチ１００μｍ程度とされる。
【０１６８】
プリント配線基板上に厚み５０μｍ程度のドライフィルムレジストを貼付し、オーブンにより、９０℃程度で３０分間程度ドライフィルムレジストを乾燥した。ドライフィルムレジストに対して径５０μｍ程度、ピッチ１００μｍ程度となるフォトマスクを用いて、例えば４００ｍＪ／ｃｍ2で露光し、１重量％の炭酸ナトリウム水溶液で現像を行った。以上により、ソルダーレジストの開口と位置整合して連通する開口を有するレジストマスクが形成された。
【０１６９】
レジストマスクを形成した後、レジストマスクの開口に対して、電解銅メッキ処理を行った。これにより、径５０μｍ程度のＣｕポストが形成された。この電解銅メッキ処理で用いたメッキ浴の組成及びメッキ条件を下記に示す。
（１）メッキ浴の組成
硫酸銅（５水塩）  ２２５ｇ／Ｌ
硫酸（９８％）    ５５ｇ／Ｌ
塩素イオン        ６０ｍｇ／Ｌ
アミン類とグリシジルエーテル反応縮合物（互応化学工業社製  製品名ＫＢ１２）
２５０ｍｇ／Ｌ
ビススルホ有機化合物（ＳＯ3Ｈ−Ｃ3Ｈ6−Ｓ−Ｓ−Ｃ3Ｈ6−ＳＯ3Ｈ）
６ｍｇ／Ｌ
（２）メッキ条件
アノード金属      Ｃｕ
電流密度          ２０Ａ／ｄｍ2
メッキ時間        ２９分間
【０１７０】
電解メッキ処理の後、レジストマスクをアセトンを用いて剥離した。プリント配線基板を水洗し、乾燥した。スピンコータを用いて、プリント配線基板の表面に液体レジストを塗布し、９０℃程度で３０分間程度オーブンにてレジストを乾燥した。レジストは１５μｍ程度の厚みとなった。このレジストに対して、フォトマスクを用いて３５０ｍＪ／ｃｍ2で露光し、現像を行った。以上により、Ｃｕポスト（径５０μｍ程度）の周縁部位に沿って円環状の開口（内径３５μｍ程度、外径４１μｍ程度）を有するレジストマスクが形成された。
【０１７１】
レジストマスクを形成した後、ペルオキソＩＩ硫酸アンモニウムと純水とを１：２０の比率で混合したエッチング液に、プリント配線基板を７分間程度浸漬した。これにより、Ｃｕポストは、その先端部分が円柱形状から先細りの截頭円錐状（ポスト電極の平坦な上面幅が狭く、裾が拡がる形状）となった。プリント配線基板をエッチング液から取り出し、レジストマスクを薬液を用いて剥離した。プリント配線基板を水洗し、乾燥した。以上により、上面の径３５μｍ程度で底面の径５０μｍ程度の凸状電極が形成された。
【０１７２】
凸状電極の先端部分にＳｎ−Ｚｎ（融点１９９℃）膜を形成した。Ｓｎ−Ｚｎ膜の形成方法として、上面の径５０μｍ程度、底面の径４０μｍ程度の逆テーパ状の窪みがピッチ１００μｍで形成されたアルミナ治具を用意した。窪みにペースト状のＳｎ−Ｚｎを充填しておき、凸状電極の先端部分を窪みに存するペースト状のＳｎ−Ｚｎに浸漬させた。この状態で治具を２１０℃程度（Ｓｎ−Ｚｎの融点：１９９℃）で１分間程度加熱した。自然冷却後、プリント配線基板を治具から離間させた。以上により、凸状電極の先端部分の上面から側面の一部に架けてＳｎ−Ｚｎ膜が形成された。
【０１７３】
次に、半導体チップを用意した。この半導体チップは、表面に保護膜が被覆形成され、凹状電極の複数の形成部のみが保護膜の開口から露出したものである。形成部は、保護膜の開口径８０μｍ程度、ピッチ１００μｍ程度とされる。
【０１７４】
半導体チップ上に厚み７０μｍ程度のドライフィルムレジストを貼付し、オーブンにより、９０℃程度で３０分間程度ドライフィルムレジストを乾燥した。ドライフィルムレジストに対して径８０μｍ程度、ピッチ１００μｍ程度となるフォトマスクを用いて、例えば４００ｍＪ／ｃｍ2で露光し、１重量％の炭酸ナトリウム水溶液で現像を行った。以上により、保護膜の開口と位置整合して連通する開口を有するレジストマスクが形成された。
【０１７５】
レジストマスクを形成した後、レジストマスクの開口に対して、電解銅メッキ処理を行った。これにより、径８０μｍ程度のＣｕポストが形成された。この電解銅メッキ処理で用いたメッキ浴の組成及びメッキ条件は、メッキ時間を４０分間とした以外は、上記と同様である。
【０１７６】
電解メッキ処理の後、レジストマスクをアセトンを用いて剥離した。半導体チップを水洗し、乾燥した。スピンコータを用いて、半導体チップの表面に液体レジストを塗布し、９０℃程度で３０分間程度オーブンにてレジストを乾燥した。レジストは１５μｍ程度の厚みとなった。このレジストに対して、フォトマスクを用いて例えば３５０ｍＪ／ｃｍ2で露光し、現像を行った。以上により、Ｃｕポスト（径８０μｍ程度）の中央を露出させる開口（径４５μｍ程度）を有するレジストマスクが形成された。
【０１７７】
レジストマスクを形成した後、ペルオキソＩＩ硫酸アンモニウムと純水とを１：２０の比率で混合したエッチング液に、半導体チップを８分間程度浸漬した。これにより、Ｃｕポストは、その先端部分に窪みが形成された。この窪みは、上面が径６０μｍ程度、底面が径４５μｍ程度、深さが１５μｍ程度の逆テーパ状とされた。窪みの底面は、半導体チップの最表面から外方へ垂直方向に４０μｍ程度離間していた。半導体チップをエッチング液から取り出し、レジストマスクを薬液を用いて剥離した。半導体チップを水洗し、乾燥した。以上により、先端部分に上記の窪みを有する凹状電極が形成された。
【０１７８】
プリント配線基板及び半導体チップをチップボンダに設置し、両者の位置合わせを行った。このとき、凸状電極の先端部分を凹状電極の先端部分の窪みに、凸状電極の先端部分に形成されたＳｎ−Ｚｎ膜を介して嵌入させ、仮接合した。この状態で、例えば窒素（Ｎ2）雰囲気のリフロー炉（最高温度２１０℃程度）内に投入して加熱処理した。以上により、プリント配線基板１に半導体チップ２が接合されて、半導体装置が形成された。プリント配線基板の最表面と半導体チップの最表面との離間距離は、１００μｍ程度とされた。
【０１７９】
本実施例で作製された半導体装置について評価を行った結果について説明する。
作製された半導体装置について、その断面構造を走査型電子顕微鏡（ＳＥＭ）により観察した。その結果、隣り合う接合電極間の接触（短絡）がなく、プリント配線基板と半導体チップとにおける電極間接合不良がなく、且つ半導体チップ内でクラックの発生がないことが確認された。
【０１８０】
作製された半導体装置について、温度サイクル試験を行った。温度条件は−２５℃〜１２５℃とした。その結果、１０００サイクルを経過しても、電気抵抗値は初期と同等であった。これにより、プリント配線基板と半導体チップとにおける電極間接合が良好であることが確認された。
以上により、半導体チップのクラック発生及び電極間接合不良が効果的に抑制された、信頼性の高い半導体装置が得られた。
【０１８１】
（実施例２）
本実施例では、上述した第２の実施形態の変形例により、実際に半導体装置を作製した具体例を開示する。
凸状電極は、実施例１と同様にしてプリント配線基板に形成した。
凹状電極は、実施例１と同様にして半導体チップに形成した。
【０１８２】
本実施例では、凸状電極の先端部分ではなく、凹状電極の先端部分の窪みにＳｎ−Ｂｉ（融点１４５℃）膜を形成した。
スピンコータを用いて、半導体チップの表面に液体レジストを塗布し、９０℃程度で３０分間程度オーブンにてレジストを乾燥した。レジストは１５μｍ程度の厚みとなった。このレジストに対して、フォトマスクを用いて３５０ｍＪ／ｃｍ2で露光し、現像を行った。以上により、凹状電極（径８０μｍ程度）の窪みを露出する開口（径６０μｍ程度）を有するレジストマスクが形成された。
【０１８３】
レジストマスクを形成した後、レジストマスクの開口に対して、電解Ｓｎ−Ｂｉメッキ処理を行った。これにより、凹状電極の窪みの壁面（底面及び側面）を覆う厚み５μｍ程度のＳｎ−Ｂｉ膜が形成された。この電解Ｓｎ−Ｂｉメッキ処理で用いたメッキ浴の組成及びメッキ条件を下記に示す。
（１）メッキ浴の組成
硫酸錫                        １０ｇ／Ｌ
硫酸ビスマス                  ７．５ｇ／Ｌ
グルコヘプトン酸              １２０ｇ／Ｌ
メタンスルホン酸アンモニウム  ８０ｇ／Ｌ
ペプトン                      １ｇ／Ｌ
（２）メッキ条件
アノード金属      Ｐｔ
電流密度          １０Ａ／ｄｍ2
メッキ時間        ５分間
【０１８４】
プリント配線基板及び半導体チップをチップボンダに設置し、両者の位置合わせを行った。このとき、凸状電極の先端部分を凹状電極の先端部分の窪みに、当該窪みに形成されたＳｎ−Ｂｉ膜を介して嵌入させ、仮接合した。この状態で、例えば窒素（Ｎ2）雰囲気のリフロー炉（最高温度１６０℃程度）内に投入して加熱処理した。以上により、プリント配線基板１に半導体チップ２が接合されて、半導体装置が形成された。プリント配線基板の最表面と半導体チップの最表面との離間距離は、１００μｍ程度とされた。
【０１８５】
本実施例で作製された半導体装置について、実施例１と同様に評価を行った。その結果、実施例１と同様に良好な結果が得られた。即ち、隣り合う接合電極間の接触（短絡）がなく、半導体チップ内でクラックの発生がないことが確認された。また、温度サイクル試験でも、１０００サイクルを経過しても、電気抵抗値は初期と同等であり、プリント配線基板と半導体チップとにおける電極間接合が良好であることが確認された。
以上により、半導体チップのクラック発生及び電極間接合不良が効果的に抑制された、信頼性の高い半導体装置が得られた。
【０１８６】
（実施例３）
本実施例では、上述した第３の実施形態により、実際に半導体装置を作製した具体例を開示する。
５０ｍｍ程度×５０ｍｍ程度×１ｍｍ程度のサイズのプリント配線基板を用意した。このプリント配線基板は、表面にソルダーレジストが２０μｍ程度の厚みに被覆形成され、凸状電極の複数の形成部のみがソルダーレジストの開口から露出したものである。形成部は、ソルダーレジストの開口径８０μｍ程度、ピッチ１００μｍ程度とされる。
【０１８７】
プリント配線基板上に厚み７０μｍ程度のドライフィルムレジストを貼付し、オーブンにより、９０℃程度で３０分間程度ドライフィルムレジストを乾燥した。ドライフィルムレジストに対して径８０μｍ程度、ピッチ１００μｍ程度となるフォトマスクを用いて、例えば４００ｍＪ／ｃｍ2で露光し、１重量％の炭酸ナトリウム水溶液で現像を行った。以上により、ソルダーレジストの開口と位置整合して連通する開口を有するレジストマスクが形成された。
【０１８８】
レジストマスクを形成した後、レジストマスクの開口に対して、電解銅メッキ処理を行った。これにより、径８０μｍ程度のＣｕポストが形成された。この電解銅メッキ処理で用いたメッキ浴の組成及びメッキ条件は、実施例１で半導体チップに凹状電極のＣｕポストを形成する場合と同様である。
【０１８９】
電解メッキ処理の後、レジストマスクをアセトンを用いて剥離した。プリント配線基板を水洗し、乾燥した。スピンコータを用いて、プリント配線基板の表面に液体レジストを塗布し、９０℃程度で３０分間程度オーブンにてレジストを乾燥した。レジストは１５μｍ程度の厚みとなった。このレジストに対して、フォトマスクを用いて例えば３５０ｍＪ／ｃｍ2で露光し、現像を行った。以上により、Ｃｕポスト（径８０μｍ程度）の中央を露出させる開口（径５８μｍ程度）を有するレジストマスクが形成された。
【０１９０】
レジストマスクを形成した後、ペルオキソＩＩ硫酸アンモニウムと純水とを１：２０の比率で混合したエッチング液に、半導体チップを６分間程度浸漬した。これにより、Ｃｕポストは、その先端部分に窪みが形成された。この窪みは、上面及び底面が共に径６０μｍ程度、深さが１５μｍ程度とされた。窪みの底面は、プリント配線基板の最表面から外方へ垂直方向に４０μｍ程度離間していた。プリント配線基板をエッチング液から取り出し、レジストマスクを薬液を用いて剥離した。プリント配線基板を水洗し、乾燥した。以上により、先端部分に上記の窪みを有する凹状電極が形成された。
【０１９１】
次に、半導体チップを用意した。この半導体チップは、表面に保護膜が被覆形成され、凹状電極の複数の形成部のみが保護膜の開口から露出したものである。形成部は、保護膜の開口径（φ）８０μｍ程度、ピッチ１００μｍ程度とされる。
【０１９２】
半導体チップ上に厚み５０μｍ程度のドライフィルムレジストを貼付し、オーブンにより、９０℃程度で３０分間程度ドライフィルムレジストを乾燥した。ドライフィルムレジストに対して径４５μｍ程度、ピッチ１００μｍ程度となるフォトマスクを用いて、例えば４００ｍＪ／ｃｍ2で露光し、１重量％の炭酸ナトリウム水溶液で現像を行った。以上により、保護膜の開口と位置整合して連通する開口を有するレジストマスクが形成された。
【０１９３】
レジストマスクを形成した後、レジストマスクの開口に対して、電解銅メッキ処理を行った。これにより、径４５μｍ程度のＣｕポストが形成された。この電解銅メッキ処理で用いたメッキ浴の組成及びメッキ条件は、実施例１でプリント配線基板に凸状電極のＣｕポストを形成する場合と同様である。
【０１９４】
凸状電極の先端部分にＳｎ−Ｚｎ（融点１９９℃）膜を形成した。Ｓｎ−Ｚｎ膜の形成方法として、上面及び底面の径が共に５５μｍ程度の窪みがピッチ１００μｍで形成されたアルミナ治具を用意した。窪みにペースト状のＳｎ−Ｚｎを充填しておき、凸状電極の先端部分を窪みに存するペースト状のＳｎ−Ｚｎに浸漬させた。この状態で治具を２１０℃程度（Ｓｎ−Ｚｎの融点：１９９℃）で１分間程度加熱した。自然冷却後、半導体チップを治具から離間させた。以上により、凸状電極の先端部分の上面から側面の一部に架けてＳｎ−Ｚｎ膜が形成された。
【０１９５】
プリント配線基板及び半導体チップをチップボンダに設置し、両者の位置合わせを行った。このとき、凸状電極の先端部分を凹状電極の先端部分の窪みに、凸状電極の先端部分に形成されたＳｎ−Ｚｎ膜を介して嵌入させ、仮接合した。この状態で、例えば窒素（Ｎ2）雰囲気のリフロー炉（最高温度２１０℃程度）内に投入して加熱処理した。以上により、プリント配線基板１に半導体チップ２が接合されて、半導体装置が形成された。プリント配線基板の最表面と半導体チップの最表面との離間距離は、１００μｍ程度とされた。
【０１９６】
本実施例で作製された半導体装置について、実施例１と同様に評価を行った。その結果、実施例１と同様に良好な結果が得られた。即ち、隣り合う接合電極間の接触（短絡）がなく、半導体チップ内でクラックの発生がないことが確認された。また、温度サイクル試験でも、１０００サイクルを経過しても、電気抵抗値は初期と同等であり、プリント配線基板と半導体チップとにおける電極間接合が良好であることが確認された。
以上により、半導体チップのクラック発生及び電極間接合不良が効果的に抑制された、信頼性の高い半導体装置が得られた。
【０１９７】
（実施例４）
本実施例では、上述した第３の実施形態の変形例により、実際に半導体装置を作製した具体例を開示する。
凹状電極は、実施例３と同様にしてプリント配線基板に形成した。
凸状電極は、実施例３と同様にして半導体チップに形成した。
【０１９８】
本実施例では、凸状電極の先端部分ではなく、凹状電極の先端部分の窪みにＳｎ−Ｂｉ（融点１４５℃）膜を形成した。
スピンコータを用いて、プリント配線基板の表面に液体レジストを塗布し、９０℃程度で３０分間程度オーブンにてレジストを乾燥した。レジストは１５μｍ程度の厚みとなった。このレジストに対して、フォトマスクを用いて３５０ｍＪ／ｃｍ2で露光し、現像を行った。以上により、凹状電極（径８０μｍ程度）の窪みを露出する開口（径６０μｍ程度）を有するレジストマスクが形成された。
【０１９９】
レジストマスクを形成した後、レジストマスクの開口に対して、電解Ｓｎ−Ｂｉメッキ処理を行った。これにより、凹状電極の窪みの壁面（底面及び側面）を覆う厚み５μｍ程度のＳｎ−Ｂｉ膜が形成された。この電解Ｓｎ−Ｂｉメッキ処理で用いたメッキ浴の組成及びメッキ条件は、実施例２で半導体チップの凹状電極に電解Ｓｎ−Ｂｉメッキ処理をする場合と同様である。
【０２００】
プリント配線基板及び半導体チップをチップボンダに設置し、両者の位置合わせを行った。このとき、凸状電極の先端部分を凹状電極の先端部分の窪みに、当該窪みに形成されたＳｎ−Ｂｉ膜を介して嵌入させ、仮接合した。この状態で、例えば窒素（Ｎ2）雰囲気のリフロー炉（最高温度１６０℃程度）内に投入して加熱処理した。以上により、プリント配線基板１に半導体チップ２が接合されて、半導体装置が形成された。プリント配線基板の最表面と半導体チップの最表面との離間距離は、１００μｍ程度とされた。
【０２０１】
本実施例で作製された半導体装置について、実施例１と同様に評価を行った。その結果、実施例１と同様に良好な結果が得られた。即ち、隣り合う接合電極間の接触（短絡）がなく、半導体チップ内でクラックの発生がないことが確認された。また、温度サイクル試験でも、１０００サイクルを経過しても、電気抵抗値は初期と同等であり、プリント配線基板と半導体チップとにおける電極間接合が良好であることが確認された。
以上により、半導体チップのクラック発生及び電極間接合不良が効果的に抑制された、信頼性の高い半導体装置が得られた。
【０２０２】
以下、半導体装置及びその使用方法の諸態様を付記としてまとめて記載する。
【０２０３】
（付記１）回路基板と、
電子部品と、
前記回路基板及び前記電子部品の一方に設けられ、先端に凸部を有する第１の電極と、
前記回路基板及び前記電子部品の他方に設けられ、先端に凹部を有する第２の電極と、
前記凹部に嵌入する前記凸部の前記凹部との間隙を埋め込み、前記第１の電極と前記第２の電極とを接合する導電接着膜と
を含むことを特徴とする電子装置。
【０２０４】
（付記２）前記導電接着膜は、５μｍ以上１０μｍ以下の範囲内の厚みに形成されることを特徴とする付記１に記載の電子装置。
【０２０５】
（付記３）前記第１の電極が前記回路基板に形成され、前記第２の電極が前記電子部品に形成されることを特徴とする付記１又は２に記載の電子装置。
【０２０６】
（付記４）前記第２の電極は、前記凹部の底面が前記他方の最表面から垂直方向に離間するように、前記最表面から外方に突出することを特徴とする付記１〜３のいずれか１項に記載の電子装置。
【０２０７】
（付記５）前記凹部の底面と前記他方の最表面との垂直方向の離間距離が、２０μｍ以上４０μｍ以下の範囲内の値であることを特徴とする付記４に記載の電子装置。
【０２０８】
（付記６）前記一方の最表面と前記他方の最表面との離間距離が、１００μｍ以上２００μｍ以下の範囲内の値であることを特徴とする付記１〜５のいずれか１項に記載の電子装置。
【０２０９】
（付記７）前記導電接着膜は、前記凹部内のみに形成されることを特徴とする付記１〜６のいずれか１項に記載の電子装置。
【０２１０】
（付記８）前記導電接着膜は、前記第１の電極及び前記第２の電極よりも融点の低い材料で形成されていることを特徴とする付記１〜７のいずれか１項に記載の電子装置。
【０２１１】
（付記９）前記第１の電極は、前記凸部が順テーパ状とされることを特徴とする付記１〜８のいずれか１項に記載の電子装置。
【０２１２】
（付記１０）前記第２の電極は、前記凹部が逆テーパ状とされることを特徴とする付記１〜９のいずれか１項に記載の電子装置。
【０２１３】
（付記１１）回路基板及び電子部品の一方に、先端に凸部を有する第１の電極を形成する工程と、
前記回路基板及び前記電子部品の他方に、先端に凹部を有する第２の電極を形成する工程と、
前記第１の電極と前記第２の電極とを、前記凸部を前記凹部に導電接着膜を介して嵌入し、前記導電接着膜で前記凸部と前記凹部との間隙を埋め込んで接合する工程と
を含むことを特徴とする電子装置の製造方法。
【０２１４】
（付記１２）前記導電接着膜は、５μｍ以上１０μｍ以下の範囲内の厚みに形成されることを特徴とする付記１１に記載の電子装置の製造方法。
【０２１５】
（付記１３）前記回路基板に前記第１の電極を形成し、前記電子部品に前記第２の電極を形成することを特徴とする付記１１又は１２に記載の電子装置の製造方法。
【０２１６】
（付記１４）前記第２の電極は、前記凹部の底面が前記他方の最表面から垂直方向に離間するように、前記最表面から外方に突出して形成されることを特徴とする付記１１〜１３のいずれか１項に記載の電子装置の製造方法。
【０２１７】
（付記１５）前記凹部の底面と前記他方の最表面との垂直方向の離間距離が、２０μｍ以上４０μｍ以下の範囲内の値であることを特徴とする付記１４に記載の電子装置の製造方法。
【０２１８】
（付記１６）前記一方の最表面と前記他方の最表面との離間距離が、１００μｍ以上２００μｍ以下の範囲内の値であることを特徴とする付記１１〜１５のいずれか１項に記載の電子装置の製造方法。
【０２１９】
（付記１７）前記導電接着膜は、前記凹部内のみに形成されることを特徴とする付記１１〜１６のいずれか１項に記載の電子装置の製造方法。
【０２２０】
（付記１８）前記導電接着膜は、前記第１の電極及び前記第２の電極よりも融点の低い材料であることを特徴とする付記１１〜１７のいずれか１項に記載の電子装置の製造方法。
【０２２１】
（付記１９）前記第１の電極と前記第２の電極とを接続する工程の前に、
前記第１の電極の前記凸部に前記導電接着膜を形成する工程を更に含むことを特徴とする付記１１〜１８のいずれか１項に記載の電子装置の製造方法。
【０２２２】
（付記２０）前記第１の電極と前記第２の電極とを接続する工程の前に、
前記第２の電極の前記凹部に前記導電接着膜を形成する工程を更に含むことを特徴とする付記１１〜１８のいずれか１項に記載の電子装置の製造方法。
【０２２３】
（付記２１）前記第１の電極は、前記凸部が順テーパ状に形成されることを特徴とする付記１１〜２０のいずれか１項に記載の電子装置の製造方法。
【０２２４】
（付記２２）前記第１の電極を形成する工程は、
外方に突出する第１の柱状導電部を形成する工程と、
前記第１の柱状導電部の上面を環状に開口するエッチングマスクを形成する工程と、
前記第１の柱状導電部をエッチングして順テーパ状の前記凸部を形成する工程と
を含むことを特徴とする付記２１に記載の電子装置の製造方法。
【０２２５】
（付記２３）前記第２の電極は、前記凹部が逆テーパ状に形成されることを特徴とする付記１１〜２２のいずれか１項に記載の電子装置の製造方法。
【０２２６】
（付記２４）前記第２の電極を形成する工程は、
外方に突出する第２の柱状導電部を形成する工程と、
前記第２の柱状導電部の上面の中央を開口するエッチングマスクを形成する工程と、
前記第２の柱状導電部をエッチングして逆テーパ状の前記凹部を形成する工程と
を含むことを特徴とする付記２３に記載の電子装置の製造方法。
【符号の説明】
【０２２７】
１  プリント配線基板
１Ａ，２Ａ  最表面
２  半導体チップ
１０，２０，３０  治具
１０ａ，２０ａ，３０ａ，３２ｂ，５２ｂ，６１ｂ  窪み
１０ｂ，２０ｂ，３０ｂ  Ｓｎ−Ｚｎ
１１，１２，１３，１４，１５，２３Ａ，２３Ｂ，２３Ｃ，２３Ｄ，２３Ｅ，２３Ｆ  配線層
１１ａ，１２ａ，１３ａ，１４ａ，１５ａ  絶縁膜
１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂ，２３Ｂｂ，２３Ｄｂ，２３Ｆｂ  配線
１３ｃ，２３Ｆｃ  電極形成部
１６，１７  ソルダーレジスト
１６ａ，１７ａ，４１ａ，４２ａ，４３ａ，４４ａ，４５ａ，４６ａ，４７ａ，４８ａ，４９ａ，６４ａ，６６ａ，６７ａ，７１ａ  開口
２１  半導体基板
２２  素子層
２３  多層配線層
２３Ａａ，２３Ｂａ，２３Ｃａ，２３Ｄａ，２３Ｅａ，２３Ｆａ  層間絶縁膜
２３Ａｂ，２３Ｃｂ，２３Ｅｂ  接続ビア
２４  パッシベーション膜
２５  保護膜
３１，５１，６２  凸状電極
３１ａ，３２ａ，５１ａ，５２ａ，６１ａ，６２ａ  先端部分
３２，５２，６１  凹状電極
３２ｃ，５２ｃ，６１ｃ  底面
３３，５３，６３  導電接着膜
３３ａ，５３ａ，６３ａ  外側面
３３ｂ，５３ｂ，６３ｂ  内側面
３５，３８，６８  Ｓｎ−Ｚｎ膜
３６，３７，３９，６５  Ｃｕポスト
４０，５０，７２  Ｓｎ−Ｂｉ膜
４１，４２，４３，４４，４５，４６，４７，４８，４９，６４，６６，６７，７１  レジストマスク
【図１】
2013207183.tif 000004
【図２】
2013207183.tif 000005
【図３】
2013207183.tif 000006
【図４】
2013207183.tif 000007
【図５】
2013207183.tif 000008
【図６】
2013207183.tif 000009
【図７】
2013207183.tif 000010
【図８】
2013207183.tif 000011
【図９】
2013207183.tif 000012
【図１０】
2013207183.tif 000013
【図１１】
2013207183.tif 000014
【図１２】
2013207183.tif 000015
【図１３】
2013207183.tif 000016
【図１４】
2013207183.tif 000017
【図１５】
2013207183.tif 000018
【図１６】
2013207183.tif 000019
【図１７】
2013207183.tif 000020
【図１８】
2013207183.tif 000021
【図１９】
2013207183.tif 000022
【図２０】
2013207183.tif 000023
【図２１】
2013207183.tif 000024
【図２２】
2013207183.tif 000025
【図２３】
2013207183.tif 000026
【図２４】
2013207183.tif 000027
【図２５】
2013207183.tif 000028
【図２６】
2013207183.tif 000029
【図２７】
2013207183.tif 000030
【図２８】
2013207183.tif 000031