(57)【要約】【課題】簡単な構成でノイズを抑制可能なノイズ対策素子を提供する。【解決手段】ノイズ対策素子は、第１及び第２の端子と、電極群と、誘電体層と、を具備する。上記電極群は、上記第１の端子から延びる帯状の第１の電極と、上記第２の端子から延びる帯状の第２の電極と、を有し、上記第１の電極と上記第２の電極とが対向する対向領域の面積が、上記第１の端子と上記第２の端子との間の静電容量が１０［ｐＦ］以上１０００［ｐＦ］以下となるように構成されている。上記誘電体層は、上記第１の電極と上記第２の電極との間に挟まれ、誘電正接が０．００８以上である誘電体によって厚さ３［μｍ］以下に形成されている。【選択図】図１
2013207893.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の端子と、
前記第１の端子から延びる第１の電極と、前記第２の端子から延びる第２の電極と、を有し、前記第１の電極と前記第２の電極とが対向する対向領域の面積が、前記第１の端子と前記第２の端子との間の静電容量が１０［ｐＦ］以上１０００［ｐＦ］以下となるように構成された電極群と、
前記第１の電極と前記第２の電極との間に挟まれ、誘電正接が０．００８以上である誘電体によって厚さ３［μｍ］以下に形成された誘電体層と、
を具備するノイズ対策素子。
【請求項２】
請求項１に記載のノイズ対策素子であって、
前記第１の電極及び第２の電極がそれぞれ均一な幅で帯状に形成されている
ノイズ対策素子。
【請求項３】
請求項２に記載のノイズ対策素子であって、
前記第１の電極と前記第２の電極とは相互に直交している
ノイズ対策素子。
【請求項４】
請求項１から３のいずれか１項に記載のノイズ対策素子であって、
複数の前記誘電体層を有し、
前記電極群は、前記第１の電極と前記第２の電極とが交互に配置された構成を有する
ノイズ対策素子。
【請求項５】
第１の電圧が入力される入力端子と、
前記第１の電圧とは異なる第２の電圧を出力する出力端子と、
前記入力端子と前記出力端子との間に接続され、所定のスイッチング周波数で導通と非導通とを切り替え可能なスイッチング素子と、
前記スイッチング素子と前記出力端子との中間部分に前記入力端子及び前記出力端子に対して並列に接続された第１及び第２の端子と、
前記第１の端子から延びる第１の電極と、前記第２の端子から延びる第２の電極と、を有し、前記第１の電極と前記第２の電極とが対向する対向領域の面積が、前記第１の端子と前記第２の端子との間の静電容量が１０［ｐＦ］以上１０００［ｐＦ］以下となるように構成された電極群と、
前記第１の電極と前記第２の電極との間に挟まれ、誘電正接が０．００８以上である誘電体によって厚さ３［μｍ］以下に形成された誘電体層と、
を具備するスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズを抑制可能なノイズ対策素子及びこれを備えたスイッチング回路に関する。
【背景技術】
【０００２】
例えば、電源に用いられる装置には、スイッチング素子を含む回路（以下、「スイッチング回路」と呼ぶ。）を具備するものがある。スイッチング回路を具備する電源は、スイッチング素子における導通と非導通との切り替えなどにより、入力された電圧とは異なる電圧を出力可能なように構成されている。
【０００３】
近年、スイッチング回路を具備する電源回路は携帯端末装置に搭載されることが多くなってきている。これらのスイッチング回路は、数ＭＨｚの周波数で動作しており、高周波数帯（スイッチング周波数〜５０００ＭＨｚ程度）においてノイズとなる信号が発生する。例えば、スイッチング回路を具備する電源回路には、ＧＰＳ（Ｇｌｏｂａｌ  ｐｏｓｉｔｉｏｎｉｎｇ  ｓｙｓｔｅｍ）周波数（１５７５．４２［ＭＨｚ］）付近におけるノイズが発生する。このノイズが同じ携帯電話に搭載されているＧＰＳのアンテナ等に回り込むと、ＧＰＳの感度が低下するという問題が生ずる。この問題の解決のためには、このような高い周波数のノイズの低減が必要になる。
【０００４】
スイッチング回路では、一般的に、高周波数帯のノイズを除去するためのノイズ対策素子として、コンデンサやスナバ回路が用いられる。ノイズ対策素子としてスナバ回路を用いたスイッチング回路が、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２５０５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ノイズ対策素子は、簡単な構成で、より広範囲の周波数のノイズを抑制可能であることが望ましい。また、この素子の使用による本来の機能（例えば電源の場合は変換効率）の低下を最小限にする必要がある。
【０００７】
以上のような事情に鑑み、本発明の目的は、スイッチング回路に使用され、簡単な構成でノイズを抑制可能なノイズ対策素子及び高周波のノイズが少ないスイッチング回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の一形態に係るノイズ対策素子は、第１及び第２の端子と、電極群と、誘電体層と、を具備する。
上記電極群は、上記第１の端子から延びる第１の電極と、上記第２の端子から延びる第２の電極と、を有し、上記第１の電極と上記第２の電極とが対向する対向領域の面積が、上記第１の端子と上記第２の端子との間の静電容量が１０［ｐＦ］以上１０００［ｐＦ］以下となるように構成されている。
上記誘電体層は、上記第１の電極と上記第２の電極との間に挟まれ、誘電正接が０．００８以上である誘電体によって厚さ３［μｍ］以下に形成されている。
【０００９】
本発明の一形態に係るスイッチング回路は、入力端子と、出力端子と、スイッチング素子と、第１及び第２の端子と、電極群と、誘電体層と、を具備する。
上記入力端子は、第１の電圧が入力される。
上記出力端子は、上記第１の電圧とは異なる第２の電圧を出力する。
上記スイッチング素子は、上記入力端子と上記出力端子との間に接続され、所定のスイッチング周波数で導通と非導通とを切り替え可能である。
上記第１及び第２の端子は、上記スイッチング素子と上記出力端子との中間部分に上記入力端子及び上記出力端子に対して並列に接続されている。
上記電極群は、上記第１の端子から延びる第１の電極と、上記第２の端子から延びる第２の電極と、を有し、上記第１の電極と上記第２の電極とが対向する対向領域の面積が、上記第１の端子と上記第２の端子との間の静電容量が１０［ｐＦ］以上１０００［ｐＦ］以下となるように構成されている。
上記誘電体層は、上記第１の電極と上記第２の電極との間に挟まれ、誘電正接が０．００８以上である誘電体によって厚さ３［μｍ］以下に形成されている。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係るノイズ対策素子の斜視図である。
【図２】図１に示したノイズ対策素子の平面図である。
【図３】図１に示したノイズ対策素子の変形例の平面図である。
【図４】積層ノイズ対策素子の製造過程を示した斜視図である。
【図５】図４に示した積層ノイズ対策素子の一例を示した斜視図である。
【図６】図５に示した積層ノイズ対策素子のＡ―Ａ’線に沿った断面図である。
【図７】図５に示した積層ノイズ対策素子の平面図である。
【図８】図５に示した積層ノイズ対策素子の変形例を示した平面図である。
【図９】一般的なスイッチング回路の回路図である。
【図１０】図５に示したスイッチング回路の平面図である。
【図１１】図５に示したノイズ対策素子を適用したスイッチング回路の回路図である。
【図１２】図１０に示したスイッチング回路の駆動時における電界分布を示した図である。
【図１３】図１０に示したスイッチング回路の比較例の回路図である。
【図１４】図１３に示したスイッチング回路の特性の説明図である。
【図１５】図１０に示したスイッチング回路の比較例の回路図である。
【図１６】図１５に示したスイッチング回路の特性の説明図である。
【図１７】図１０に示したスイッチング回路の特性の説明図である。
【図１８】図１０に示したスイッチング回路の変形例の回路図である。
【図１９】図１０に示したスイッチング回路の変形例の回路図である。
【発明を実施するための形態】
【００１１】
上記目的を達成するため、本発明の一実施形態に係るノイズ対策素子は、第１及び第２の端子と、電極群と、誘電体層と、を具備する。
上記電極群は、上記第１の端子から延びる第１の電極と、上記第２の端子から延びる第２の電極と、を有し、上記第１の電極と上記第２の電極とが対向する対向領域の面積が、上記第１の端子と上記第２の端子との間の静電容量が１０［ｐＦ］以上１０００［ｐＦ］以下となるように構成されている。
上記誘電体層は、上記第１の電極と上記第２の電極との間に挟まれ、誘電正接が０．００８以上である誘電体によって厚さ３［μｍ］以下に形成されている。
このノイズ対策素子によれば、簡単な構成で、スイッチング回路において発生するノイズを効果的に除去することができる。
【００１２】
ノイズ対策素子は、上記第１の電極及び第２の電極がそれぞれ均一な幅で帯状に形成されていてもよい。
このノイズ対策素子によれば、静電容量のばらつきを効果的に低減することができる。この電極は、ニッケル等の焼結体からなりある面積抵抗をもっており、この幅と長さを変化させることで、このノイズ対策素子の抵抗成分を任意に設定することができる。
【００１３】
ノイズ対策素子は、上記第１の電極と上記第２の電極とが相互に直交していてもよい。
このノイズ対策素子によれば、静電容量のばらつきをさらに効果的に低減することができる。
【００１４】
ノイズ対策素子は、複数の上記誘電体層を有し、上記電極群が上記第１の電極と上記第２の電極とが交互に配置された構成を有していてもよい。
このノイズ対策素子によれば、静電容量のばらつきをさらに効果的に低減することができる。この層数を変えることで、このノイズ対策素子の抵抗成分を任意に設定することができる。
【００１５】
本発明の一実施形態に係るスイッチング回路は、入力端子と、出力端子と、スイッチング素子と、第１及び第２の端子と、電極群と、誘電体層と、を具備する。
上記入力端子は、第１の電圧が入力される。
上記出力端子は、上記第１の電圧とは異なる第２の電圧を出力する
上記スイッチング素子は、上記入力端子と上記出力端子との間に接続され、所定のスイッチング周波数で導通と非導通とを切り替え可能である。
上記第１及び第２の端子は、上記スイッチング素子と上記出力端子との中間部分に上記入力端子及び上記出力端子に対して並列に接続されている。
上記電極群は、上記第１の端子から延びる第１の電極と、上記第２の端子から延びる第２の電極と、を有し、上記第１の電極と上記第２の電極とが対向する対向領域の面積が、上記第１の端子と上記第２の端子との間の静電容量が１０［ｐＦ］以上１０００［ｐＦ］以下となるように構成されている。
上記誘電体層は、上記第１の電極と上記第２の電極との間に挟まれ、誘電正接が０．００８以上である誘電体によって厚さ３［μｍ］以下に形成されている。
このスイッチング回路によれば、高周波ノイズが少ない電源が実現可能となる。
【００１６】
以下、図面を参照しながら、本発明の一実施形態を説明する。図面には適宜Ｘ軸、Ｙ軸、およびＺ軸が示され、これらは本実施形態における共通の軸である。
【００１７】
［ノイズ対策素子］
図１及び図２は本発明の一実施形態に係るノイズ対策素子１を示した図である。図１は斜視図であり、図２は平面図である。ノイズ対策素子１は、平板状の誘電体層２と、当該誘電体層２のＹ軸方向の両端部にそれぞれ形成された端子である外部電極４ａ，４ｂと、外部電極４ａ，４ｂからそれぞれ延びる電極３ａ，３ｂからなる電極群と、を具備する。
【００１８】
電極３ａ，３ｂの形状はそれぞれ均一な幅に形成された長尺の帯状である。電極３ａは誘電体層２のＺ軸方向上側の面に配置され、電極３ｂは誘電体層２のＺ軸方向下側の面に配置されている。図２では電極３ｂを破線で示している。
【００１９】
電極３ａは、外部電極４ａのＸ軸方向における端部寄りの部分からＹ軸方向に誘電体層２の中央部まで延び、さらにＸ軸方向に誘電体層２の中央部を越える部分まで延びている。電極３ｂは、外部電極４ｂのＸ軸方向における中央部からＹ軸方向に向けて誘電体層２の中央部を越える部分まで延びている。つまり、電極３ａはＬ字型であり、電極３ｂはＩ字型である。
【００２０】
このような電極群の構成により、図２に示すように、Ｚ軸方向から見ると、電極３ａと電極３ｂとが相互に直交している。したがって、図２に斜線で示した、電極３ａ，３ｂが対向している対向領域Ａは矩形である。対向領域Ａにおいて、電極３ａ，３ｂは、当該電極３ａ，３ｂ間に挟まれた誘電体層２とともに容量素子を構成している。対向していない部分の電極は、その厚み、幅、長さ、抵抗（導電）率により、ある抵抗値を持つ抵抗素子を構成している。この抵抗成分は、ノイズ対策素子１の特性に寄与しているため、その要求特性に応じて設計される。
【００２１】
電極３ａ，３ｂは、相互に直交しているため、電極３ａ，３ｂのＸ軸方向又はＹ軸方向への位置ずれが発生している場合にも、対抗領域Ａの面積には誤差が発生しない。したがって、ノイズ対策素子１には静電容量のばらつきが発生しにくい。
【００２２】
ノイズ対策素子１では、その適切な静電容量に応じ、電極３ａ，３ｂの対向領域Ａの面積と誘電体の誘電率と厚みが決定されている。対向領域Ａの面積は電極３ａの幅ｘ及び電極３ｂの幅ｙを用いてｘ×ｙと表すことができる。この面積と、誘電体層の誘電率と誘電体層の厚みで静電容量値が決定する。
【００２３】
ノイズ対策素子１は、一般的な容量素子であるコンデンサと類似の構造を有している。一般的なコンデンサでは、その単位体積あたりの静電容量を大きくするため、誘電体層を挟む電極の対向領域の面積が大きいことが望ましい。したがって、一般的なコンデンサでは、誘電体層を挟む電極が大面積に形成される。一方、本実施形態に係るノイズ対策素子１では、ほぼすべての電極面積が誘電体層２を介して別電極と対向する形状で形成される。
一方、本実施形態に係るノイズ対策素子１では、電極３ａ，３ｂの対向領域Ａは、電極３ａ，３ｂそれぞれの全面積の小さい一部分となっている。
【００２４】
ノイズ対策素子１は、図９に示す一般的なスイッチング回路を含む電源におけるノイズの電界成分の低減に適用可能である。スイッチング回路には、スイッチング素子が含まれる。ノイズ対策素子１は、図１１に示すように、このスイッチング素子に並列に挿入される。
【００２５】
ここで、スイッチング周波数においては、ノイズ対策素子のインピーダンス｜Ｚ｜が小さいとノイズ対策素子に流れる電流が大きくなってしまい、電源としての変換効率が低下する。このため、スイッチング周波数においてはノイズ対策素子のインピーダンス｜Ｚ｜は、大きくなっていなければならない。（例えば１００Ω以上）一方、ノイズとして問題となる高周波においては、ノイズ対策素子のインピーダンス｜Ｚ｜を小さくすること（たとえば１００Ω以下）で、この周波数の電界のノイズ抑制効果を得ている。
【００２６】
一般的なスイッチング素子のスイッチング周波数は、現状では０．１［ＭＨｚ］以上１０［ＭＨｚ］以下の範囲内にある。０．１ＭＨｚでは、１０００ｐＦの静電容量の理想的なコンデンサは、約１６００Ω、１ＧＨｚでは約０．１６Ωのインピーダンスとなる。同様に１０ＭＨｚでは、１０ｐＦの静電容量の理想的なコンデンサは、約１６００Ω、１ＧＨｚでは約１６Ωのインピーダンスとなる。このようにインピーダンス｜Ｚ｜の周波数特性を考慮してノイズ対策素子１の静電容量を決定すると、１０［ｐＦ］以上１０００［ｐＦ］以下となる。したがって、本実施形態では、ノイズ対策素子１の静電容量を１０［ｐＦ］以上１０００［ｐＦ］以下となるようにした。
【００２７】
ノイズ対策素子１では、用いる誘電体層の誘電率と厚みを考慮して、対向領域Ａの面積を変更することにより、静電容量を設計する。用いる誘電体層の誘電正接（ｔａｎδ）と厚みは、ノイズ対策素子１のインピーダンスの抵抗成分に寄与するため、後段で述べるようにノイズ対策素子の特性を考慮して選択される。対向領域Ａの面積は、上述のようにｘ×ｙと表される。したがって、対向領域Ａの面積は、電極３ａの幅ｘや電極３ｂの幅ｙを変更することにより、容易に変更可能である。このように、ノイズ対策素子１では、適切な静電容量とするための設計を容易に行うことができる。
【００２８】
本実施形態では、電極３ａの幅をｘ＝６０［μｍ］、電極３ｂの幅をｙ＝６０［μｍ］とした。したがって、ノイズ対策素子１の電極３ａ，３ｂの対向領域Ａの面積は０．００３６［ｍｍ２］である。これにより、コンデンサと基本的には同様なインピーダンス特性を示す。この特性に加えて、対向していない電極部分によりインピーダンスの｜Ｚ｜の実部成分を持っている。さらに、誘電体層（ｔａｎδ）特性によっても、インピーダンス｜Ｚ｜の実部成分を生ずる。このような特性により、ノイズ対策素子は、良好なノイズ対策効果を示す。
【００２９】
なお、上述のように、本実施形態に係るノイズ対策素子１は、上述のとおり、電極が帯状に形成されているが、上記の静電容量の範囲内となれば、通常のコンデンサと同様に電極が大面積に形成されていてもよい。
【００３０】
図３はノイズ対策素子１の電極構成の変形例を示した図である。ノイズ対策素子１の電極３ａ，３ｂは相互に直交していなくてもよい。例えば、図３（Ａ）に示すように電極３ａは外部電極４ａのＸ軸方向における中央部から直線的に延びていてもよい。この場合、電極３ａ，３ｂの長さを変更することにより容易に対向領域Ａの面積を調整可能である。また、図３（Ｂ）に示すように、電極３ａと電極３ｂとの少なくとも一方が曲線的な形状を有していてもよい。また、電極３ａの形状と電極３ｂの形状とを逆にした電極構成でもよい。さらに、電極３ａ，３ｂの幅は、均一でなくてもよく、連続的に変化していても、段階的に変化していてもよい。
【００３１】
誘電体層２には、上述のスイッチング周波数（１［ＭＨｚ］以上１０［ＭＨｚ］以下）における電力の損失を低減するため、スイッチング周波数の範囲におけるインピーダンス｜Ｚ｜が高いことが求められる。一方、誘電体層２には、ＧＰＳ周波数（１５７５．４２［ＭＨｚ］）を含む上述の高周波数帯におけるノイズを除去するため、ＧＰＳ周波数付近におけるインピーダンス｜Ｚ｜が低いことが求められる。
【００３２】
さらに、詳細は後述するが、誘電体層２には、スイッチング素子における導通と非導通との切り替え時に発生する反共振現象に伴うリンギングを抑制することが求められる。そのため、ノイズ対策素子１には、リンギングが発生する周波数の範囲におけるインピーダンス｜Ｚ｜の実部成分（以下、「抵抗ｒ」という。）がある程度高い必要がある。
【００３３】
すなわち、ノイズ対策素子１は以下の２つの条件を満足することが望ましい。
・条件１：上記高周波数帯におけるインピーダンス｜Ｚ｜が低いこと
・条件２：リンギングが発生する周波数の範囲における抵抗ｒがある程度高いこと
【００３４】
一般的なコンデンサのリアクタンス｜Ｘ｜は、１／ωＣ（ωは角周波数であり周波数が高いほど大きくなる値である）と表されるため、周波数が高くなるほど小さくなる。そのため、上記の条件１は一般的な構成でも満たされる。例えば、スイッチング周波数が１ＭＨｚのスイッチング素子の場合を考えると、静電容量が１００ｐＦの場合、１ＭＨｚにおけるリアクタンスは１５９２Ωとなる。（１５７５．４２［ＭＨｚ］では、１．０１［Ω］となる）
【００３５】
通常のコンデンサは、なるべくＱ値（インピーダンス｜Ｚ｜の実部成分と虚部成分の比）が高いものが良いとされ、使用されている。このため、インピーダンス｜Ｚ｜の実部成分である抵抗成分ｒは、なるべく小さくなるように設計されている。しかし条件２を満たすために、ノイズ対策素子１の抵抗ｒには、リンギングが発生する周波数の範囲で高い必要がある。
【００３６】
ノイズ対策素子１のインピーダンスの抵抗成分ｒは、誘電体層２の誘電正接（ｔａｎδ）や、電極の静電容量に寄与しない部分の形状に寄る抵抗成分、電極の層数、などにより決定される。
【００３７】
本実施形態では、上記のようなインピーダンス｜Ｚ｜の周波数特性を有し、なるべく高い抵抗ｒを示すノイズ対策素子１の実現のために、誘電体層２のｔａｎδを高くする手法を採った。誘電体層２のｔａｎδを高い材料は実施例のようなチタン酸バリウム（ＢａＴｉＯ３）系誘電体材料の場合は、ｔａｎδに高さに応じて比誘電率が高いものになる。
このため、誘電体層２を形成する誘電体としてｔａｎδの高いものつまり比誘電率の高いものを用いる。かつ、例えば実施例のようなチタン酸バリウム（ＢａＴｉＯ３）系誘電体材料は、一般的に電界が強くなるほどｔａｎδが高くなるため、できるだけ誘電体層２の厚さを薄くした。具体的には、所定の抵抗ｒを実現するために、例えばｔａｎδが０．００８以上であることが必要になる。誘電体層２を形成するこのチタン酸バリウム（ＢａＴｉＯ３）系誘電体材料は比誘電率が３０００以上となる。かつ、印加電界を強くして、ｔａｎδを高くるために誘電体層２の厚さを３［μｍ］以下にした。これにより、上記の２つの条件を満たす誘電体層２を実現することができ、抵抗値ｒが高いノイズ対策素子１が実現できた。
【００３８】
本実施形態では、誘電体層２を形成する誘電体材料として、ｔａｎδが０．００８以上０．０２以下であることが好ましいことがわかった。誘電体材料のｔａｎδの測定方法について説明する。以下の方法でＱ値を得て、当該Ｑ値の逆数としてｔａｎδを求めた。
【００３９】
まず、誘電体材料の測定用の試料を作製した。誘電体材料のシートを積層した積層し、焼成することにより厚さ１ｍｍの積層シートを得た。そして、当該積層シートを、１２ｍｍ角程度の大きさに切り分けて成形体を得て、当該成形体をさらに焼成して焼結体を得た。当該焼結体の厚さ方向両面に、測定用の電極を形成した。電極は、銀（Ａｇ）やニッケル（Ｎｉ）のペーストを焼き付ける方法により形成した。
【００４０】
上記のように得られた試料をＬＣＲメータなどを用いて静電容量とともにＱ値を測定した。測定周波数は１ｋＨｚとし、測定電圧は１．０Ｖｒｍｓとした。
【００４１】
本実施形態では、誘電体層２を形成する誘電体として、チタン酸バリウム（ＢａＴｉＯ３）系のものを用いた。しかし、誘電体層２を形成する誘電体はｔａｎδが高いものであればよい。そのような誘電体としては、例えば、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）が挙げられる。これは併せて、高い比誘電率を示す。
【００４２】
なお、誘電体層２を形成する材料のｔａｎδは高いほど、高い抵抗ｒのためには望ましい。現状では、最大で、ｔａｎδが０．８である誘電体を用いた誘電体層２において、抵抗ｒの高い（コンデンサとしてのＱ値が１２５以下）の条件を満たすことができることが確認されている。
【００４３】
また、誘電体層２における電界強度を高くすると誘電体層２のｔａｎδが高くなるため、誘電体層２は薄いほど望ましい。現状では、最薄で、厚さ０．５［μｍ］の誘電体層２において、抵抗ｒの高い（コンデンサとしてのＱ値が１２５以下）の条件を満足できることが確認されている。
【００４４】
また、ノイズ対策素子１の抵抗ｒを上げるためには、電極の静電容量に寄与しない部分の形状に寄る抵抗成分を上げることも有効である。このため、この部分の電極を薄く、狭く、長く、設計することで抵抗ｒを上げることができる。また、電極の抵抗率が高いものを使用することもできる。
【００４５】
誘電体層２の作製方法としては、厚膜や薄膜を成膜可能な一般的な方法を用いることができる。そのようなものとしては、例えば、ドクターブレード法、スピンコート法、スクリーン印刷法、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
【００４６】
ノイズ対策素子１の静電容量が１０００［ｐＦ］を超えないようにするために、例えば、電極３ａ，３ｂの形状を変更することが可能である。具体的には、電極３ａ，３ｂの幅を狭くすることができる。
【００４７】
逆に、ノイズ対策素子１の静電容量が１０［ｐＦ］を下回らないようにするために、電極３ａ，３ｂの幅を広くすることができる。
【００４８】
なお、本実施形態では、電極３ａ，３ｂの対向面積Ａの大きさは０．１［ｍｍ２］以下であることが望ましい。対向面積Ａの大きさは、現状では、最小で、０．００１［ｍｍ２］まで作製することができている。
【００４９】
なお、本実施形態では、電極３ａ，３ｂの対向面積Ａの大きさは使用する誘電体層の比誘電率が３０００を超え、厚みが３ｕｍ程度であるため０．１［ｍｍ２］以下であることが望ましい。対向面積Ａの大きさは、現状では、最小で、０．００１［ｍｍ２］まで作製することができている。
【００５０】
図４は複数の誘電体層２を積層した積層ノイズ対策素子１ａの製造過程を示した斜視図である。図４では、外部電極を省略している。
【００５１】
積層ノイズ対策素子１ａは第１の誘電体層２ａと第２の誘電体層２ｂとが交互に積層されて構成される。誘電体層２ａのＺ軸方向上側の面にはＹ軸方向の一方の端部から延びる電極が形成され、誘電体層２ｂのＺ軸方向上側の面にはＹ軸方向の他方の端部から延びる電極が形成されている。誘電体層２ａに形成する電極は図１に示す電極３ａと同様のＬ字型であり、誘電体層２ｂに形成する電極は図１に示す電極３ｂと同様のＩ字型である。
【００５２】
これにより、積層ノイズ対策素子１ａには、積層された誘電体層２ａ，２ｂの枚数より１つ少ない容量素子が形成される。誘電体層２ａ，２ｂの枚数は任意であり、積層ノイズ対策素子１ａに求められる静電容量などにより決定される。積層ノイズ対策素子１ａの静電容量は、各容量素子の静電容量の総和となる。
【００５３】
積層ノイズ対策素子１ａは、Ｚ軸方向の上下端にそれぞれ電極が形成されていない誘電体層２ｃを有する。これにより、誘電体層２ａ，２ｂの電極が外部に露出することが防止される。誘電体層２ｃの厚さ及び枚数には制限はない。なお、積層ノイズ対策素子１ａのＺ軸方向の下端には、誘電体層２ｃがなくても誘電体層２ａ，２ｂが外部に露出することがないため、誘電体層２ｃを設けることは必須ではない。
【００５４】
積層ノイズ対策素子１ａの誘電体層２ａ，２ｂの積層枚数は、ノイズ対策素子としてのＱ値を高くする観点から少ないことが好ましいが、現状では最大１０層の誘電体層２を有するノイズ対策素子において、ノイズ対策素子１と同様の効果が得られている。
【００５５】
図５〜７は、図４に示した方法と同様の要領で作製した積層ノイズ対策素子１１を示した図である。図５は斜視図であり、図６は図５のＡ−Ａ’線に沿った断面図であり、図７は平面図である。図５〜７では、電極１３ａ，１３ｂは概観から観察できないが、その位置を破線で示している。
【００５６】
積層ノイズ対策素子１１は、複数の誘電体層が積層されてなる誘電体層１２を有する。誘電体層１２は、そのＺ軸方向中央部に、ＸＹ平面に延びる各２枚の電極１３ａ，１３ｂを有する。また、積層ノイズ対策素子１１は、Ｙ軸方向の両端部に焼き付けられた外部電極１４ａ，１４ｂを有している。外部電極１４ａ，１４ｂは、例えば銀（Ａｇ）やニッケル（Ｎｉ）で形成されている。
【００５７】
外部電極１４ａは各電極１３ａに接続されており、外部電極１４ｂは各電極１３ｂに接続されている。積層ノイズ対策素子１１には、図６に示すように、電極１３ａ，１３ｂが対向する容量素子が３つ形成されている。
【００５８】
積層ノイズ対策素子１１は、通常の積層セラミックコンデンサよりも電極の数が少ないものの、その構成は類似している。そのため、積層ノイズ対策素子１１は、積層セラミックコンデンサと同様の製造プロセスで製造することが可能である。したがって、積層ノイズ対策素子は、成熟した積層セラミックコンデンサの製造プロセスを利用可能であるため、安価に製造可能である。
【００５９】
図８は積層ノイズ対策素子１１の変形例を示した図である。図８は図７に対応する平面図である。図８（Ａ）に示すように、電極２３ａと電極２３ｂとの対向領域を広くすることにより、ノイズ対策素子の静電容量を大きくすることができる。この場合、図８（Ａ）に示すように、電極２３ａと電極２３ｂとのいずれか一方を大面積とすることで、電極２３ａ，２３ｂのＸ軸方向又はＹ軸方向への位置ずれが発生している場合にも、対抗領域の面積には誤差が発生しない。また、図８（Ｂ）に示すように、電極３３ａ，３３ｂのように外部電極に接続する部分を大きくすることで、ノイズ対策素子の内部抵抗を低減することができる。
【００６０】
［スイッチング回路］
図９は、一般的なスイッチング回路ｚ１の回路図である。スイッチング回路ｚ１は、降圧型ＤＣ／ＤＣコンバータであり、入力端子Ｖｉｎ、出力端子Ｖｏｕｔ、ハイサイドスイッチＳＷＨ、ローサイドスイッチＳＷＬ、入力コンデンサＣｉｎ、出力コンデンサＣｏｕｔ、及びインダクタＬを具備する。ハイサイドスイッチＳＷＨ及びローサイドスイッチＳＷＬは、所定のスイッチング周波数で導通と非導通とを切り替え可能なスイッチング素子を構成する。
【００６１】
スイッチング回路ｚ１は、例えば、入力端子Ｖｉｎに印加される３．６［Ｖ］の電圧を、出力端子Ｖｏｕｔから１．５［Ｖ］の電圧として出力する。本実施形態では、スイッチング素子ＳＷＨ，ＳＷＬのスイッチング周波数を２［ＭＨｚ］とした。
【００６２】
図１０（Ａ）はスイッチング回路ｚ１が実装された基板の概略平面図である。図９に示した各構成は、図１０（Ａ）の各構成に相当する。図１０（Ｂ）は図１０（Ａ）に示した基板の駆動時におけるＧＰＳ周波数における電力分布の測定結果を概略的に示した図である。図１０（Ｂ）ではインダクタＬの位置とＩＣの位置を示している。
【００６３】
図１０（Ｂ）から、ＧＰＳ周波数において、インダクタＬ及びＩＣの部分にノイズが発生していることがわかる。特に、インダクタＬの付近に−８３［ｄＢｍ］の大きいノイズが発生しており、基板上の広域にわたって−９１［ｄＢｍ］のノイズが発生していることがわかる。
【００６４】
（ＧＰＳ周波数のノイズの除去）
図１１は、図９に示したスイッチング回路ｚ１に本実施形態に係るノイズ対策素子１を適用したスイッチング回路１０の回路図である。スイッチング回路１０では、スイッチング回路ｚ１におけるスイッチング素子ＳＷＨ，ＳＷＬとインダクタＬとの中間部分に、ハイサイドスイッチＳＷＨに並列にノイズ対策素子１を設けている。具体的には、ハイサイドスイッチＳＷＨ側に図１に示す外部電極４ａから引き出された配線が接続され、ＧＮＤ側に図１に示す外部電極４ｂから引き出された配線が接続されている。
【００６５】
図１２はスイッチング回路１０のＧＰＳ周波数における電力分布の測定結果を示した図である。図１０（Ｂ）との比較により、スイッチング回路１０では、スイッチング回路ｚ１で発生したノイズを効果的に抑制できていることが確認された。また、スイッチング回路１０では、その全域にわたってノイズが抑制されていることがわかる。これは、ノイズ対策素子１のＧＰＳ周波数におけるインピーダンス｜Ｚ｜が低く抑えられているためである。
【００６６】
（比較例１）
図１３は本実施形態の比較例１に係るスイッチング回路ｚ２の回路図である。スイッチング回路ｚ２では、ノイズ対策素子として、一般的なコンデンサＣを採用している。スイッチング回路ｚ２は、ノイズ対策素子以外は本実施形態に係るスイッチング回路１０と同様の構成を有している。スイッチング回路ｚ２に用いたコンデンサＣは、一般的な積層構造を有し、その静電容量が２２０ｐＦである。
【００６７】
図１４（Ａ）はスイッチング回路ｚ２の駆動時におけるスイッチング電圧の波形を示した図である。スイッチング素子における導通と非道通との切り替えの際に、電圧のオーバーシュート後にリンギングが発生している（円で囲んだ部分参照）。このリンギングの周波数は約２００［ＭＨｚ］であることがわかった。
【００６８】
図１４（Ｂ）はノイズ対策素子（コンデンサＣ）のインピーダンス｜Ｚ｜及び抵抗ｒの周波数ｆ依存性を示した図である。スイッチング回路ｚ２におけるリンギングの発生は、約２００［ＭＨｚ］におけるコンデンサＣの抵抗ｒの値が低すぎる、つまりＱ値が高いことに起因している。
【００６９】
（比較例２）
図１５は本実施形態の比較例２に係るスイッチング回路ｚ３の回路図である。スイッチング回路ｚ３では、ノイズ対策素子として、一般的なスナバ回路を採用している。スイッチング回路ｚ３は、ノイズ対策素子以外は本実施形態に係るスイッチング回路１０と同様の構成を有している。スイッチング回路ｚ３に用いたスナバ回路は、スイッチング回路ｚ２と同様のコンデンサＣと、約３Ωの抵抗器Ｒと、が直列接続されたものである。
【００７０】
図１６（Ａ）はスイッチング回路ｚ３の駆動時におけるスイッチング電圧の波形を示した図である。図１６（Ａ）と図１４（Ａ）とを比較すると、スイッチング回路ｚ３では、スイッチング回路ｚ２に比べて、リンギングが抑制されていることがわかる。
【００７１】
図１６（Ｂ）はノイズ対策素子（スナバ回路）のインピーダンス｜Ｚ｜及び抵抗ｒの周波数ｆ依存性を示した図である。スイッチング回路ｚ３では、ノイズ対策素子として、コンデンサＣに抵抗器Ｒを直列接続したスナバ回路を用いているため、スナバ回路全体としての抵抗ｒが高い。また、スナバ回路は、図１６（Ｂ）に示すように約２００［ＭＨｚ］におけるＱ値が高いため、約２００［ＭＨｚ］におけるリンギングが抑制されている。
【００７２】
しかしながら、抵抗器Ｒの抵抗ｒは、周波数依存性をほとんど有さない。そのため、インピーダンス｜Ｚ｜が高くなる２００［ＭＨｚ］より低い周波数の範囲でも、抵抗器Ｒの抵抗ｒは変わらない。したがって、２００［ＭＨｚ］より低い周波数の範囲では、インピーダンス｜Ｚ｜に対する抵抗ｒの値の低下が生じ、ノイズ対策素子としてのスナバ回路のＱ値が高くなる。
【００７３】
ここで、反共振現象に伴うリンギングは、回路構成などが異なれば、あらゆる周波数において発生するものである。具体的には、リンギングは、約２００［ＭＨｚ］で発生するものとは限らない。スナバ回路では、約２００［ＭＨｚ］のリンギングを除去することができるものの、Ｑ値が高い周波数の範囲のリンギングを除去することができない。
【００７４】
（本実施形態と比較例との比較）
図１７（Ａ）は本実施形態に係るスイッチング回路１０（図１１参照）の駆動時におけるスイッチング電圧の波形を示した図である。図１７（Ａ）と図１４（Ａ）とを比較すると、スイッチング回路１０では、スイッチング回路ｚ２に比べて、リンギングが抑制されていることがわかる。
【００７５】
図１７（Ｂ）はスイッチング回路１０のノイズ対策素子１のインピーダンス｜Ｚ｜及び抵抗ｒの周波数ｆ依存性を示した図である。スイッチング回路１０では、ノイズ対策素子１の約２００［ＭＨｚ］における抵抗ｒが高い。そのため、約２００［ＭＨｚ］におけるリンギングが抑制されている。図１７（Ｂ）に示すように、約２００［ＭＨｚ］では、インピーダンス｜Ｚ｜と抵抗ｒとが近く、Ｑ値が高いため、リンギングが抑制されている。
【００７６】
さらに、ノイズ対策素子１の抵抗ｒは、２００Ｍ［Ｈｚ］付近から低周波数側に向けて高くなる周波数依存性を有している。したがって、２００［ＭＨｚ］より低い周波数の範囲では、ノイズ対策素子１は、比較例２のスナバ回路に比べて、インピーダンス｜Ｚ｜に対する抵抗ｒの値の低下が抑制され、スナバ回路よりもＱ値が高くなる。そのため、ノイズ対策素子１は、比較例２のスナバ回路に比べて、リンギングを抑制することができる周波数の範囲が広い。
【００７７】
このように、本実施形態に係るノイズ対策素子１を用いたスイッチング回路では、ノイズを効果的に抑制することができる。
【００７８】
また、比較例２に係るノイズ対策素子（スナバ回路）では、コンデンサＣと抵抗器Ｒとの２つの部品を必要とするのに対し、本実施形態に係るノイズ対策素子１は単独で用いることが可能である。したがって、本実施形態では、簡単な構成でスイッチング回路に発生するノイズを除去することができる。
【００７９】
（スイッチング回路の変形例）
図１８は本実施形態の変形例に係るスイッチング回路１０ａの回路図である。スイッチング回路１０ａはスイッチング回路１０と同様の機能を有する降圧型ＤＣ／ＤＣコンバータである。スイッチング回路１０ａのように、スイッチング素子がトランジスタＴ及びダイオードＤにより構成されていても、スイッチング回路１０と同様の効果が得られる。
【００８０】
図１９は本実施形態の変形例に係るスイッチング回路１０ｂの回路図である。スイッチング回路１０ｂは昇圧型ＤＣ／ＤＣコンバータである。スイッチング回路１０ｂにおいても、スイッチング素子ＳＷＨ，ＳＷＬとインダクタＬとの間の部分にノイズ対策素子１を設けることにより、ノイズを効果的に抑制することができる。
【００８１】
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００８２】
例えば、スイッチング回路に接続するノイズ対策素子の数は１つに限らず任意である。つまり、スイッチング回路には、複数のノイズ対策素子を直列または並列で接続することもできる。
【符号の説明】
【００８３】
１…ノイズ対策素子
２…誘電体層
３ａ，３ｂ…電極
４ａ，４ｂ…外部電極
【図１】
2013207893.tif 000003
【図２】
2013207893.tif 000004
【図３】
2013207893.tif 000005
【図４】
2013207893.tif 000006
【図５】
2013207893.tif 000007
【図６】
2013207893.tif 000008
【図７】
2013207893.tif 000009
【図８】
2013207893.tif 000010
【図９】
2013207893.tif 000011
【図１０】
2013207893.tif 000012
【図１１】
2013207893.tif 000013
【図１２】
2013207893.tif 000014
【図１３】
2013207893.tif 000015
【図１５】
2013207893.tif 000016
【図１８】
2013207893.tif 000017
【図１９】
2013207893.tif 000018
【図１４】
2013207893.tif 000019
【図１６】
2013207893.tif 000020
【図１７】
2013207893.tif 000021