(57)【要約】【課題】回路面積を削減可能な保護回路構成を有した半導体装置を提供する。【解決手段】半導体装置は、第１ダイオード、第２ダイオード、及び第３ダイオードを有する。第１ダイオードは、第１電源電圧が印加される第１電源端子にアノードを接続し且つ入出力信号が入出力される入出力端子にカソードを接続する。第２ダイオードは、入出力端子にアノードを接続し且つ第１電源電圧よりも高い第２電源電圧が印加される第２電源端子にカソードを接続する。第３ダイオードは、第１電源端子にアノードを接続し且つ第２電源端子にカソードを接続する。第１ダイオード及び第２ダイオードの少なくとも一方の降伏電圧は、第３ダイオードの降伏電圧よりも高い。【選択図】図１
2013201164.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電圧が印加される第１電源端子にアノードを接続し且つ入出力信号が入出力される入出力端子にカソードを接続する第１ダイオードと、
前記入出力端子にアノードを接続し且つ前記第１電源電圧よりも高い第２電源電圧が印加される第２電源端子にカソードを接続する第２ダイオードと、
前記第１電源端子にアノードを接続し且つ前記第２電源端子にカソードを接続する第３ダイオードとを備え、
前記第１ダイオード及び前記第２ダイオードの少なくとも一方の降伏電圧は、前記第３ダイオードの降伏電圧よりも高く、
前記第３ダイオードよりも降伏電圧が高い前記第１ダイオード及び前記第２ダイオードの少なくとも一方の素子サイズは、前記第３ダイオードの素子サイズよりも小さい
ことを特徴とする半導体装置。
【請求項２】
第１電源電圧が印加される第１電源端子にアノードを接続し且つ入出力信号が入出力される入出力端子にカソードを接続する第１ダイオードと、
前記入出力端子にアノードを接続し且つ前記第１電源電圧よりも高い第２電源電圧が印加される第２電源端子にカソードを接続する第２ダイオードと、
前記第１電源端子にアノードを接続し且つ前記第２電源端子にカソードを接続する第３ダイオードとを備え、
前記第１ダイオード及び前記第２ダイオードの少なくとも一方の降伏電圧は、前記第３ダイオードの降伏電圧よりも高い
ことを特徴とする半導体装置。
【請求項３】
前記第３ダイオードよりも降伏電圧が高い前記第１ダイオード及び前記第２ダイオードの少なくとも一方は、前記第３のダイオードよりも降伏電圧が低い複数のダイオードが直列接続されて構成されたものである
ことを特徴とする請求項１又は請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置に関する。
【背景技術】
【０００２】
従来より、内部回路をサージから保護するために電源端子と入出力端子との間、及び接地端子と入出力端子との間に保護回路が配置される。この保護回路は、電源端子、入出力端子、接地端子にサージが印加された場合に電流を流し、内部回路に高電圧がかからないように機能する。保護回路に用いられるダイオードは、サージが印加された場合に順方向、逆方向に電流を流しても破壊しないことが必要である。逆方向に電流を流した場合の耐量は、順方向と比較して低いため、素子サイズを大きくし、電流密度を下げて耐量を確保することが必要となる。そのため、半導体集積回路のサイズが大きくなるという傾向がある。このような保護回路はその回路面積を小さくすることが望ましい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許２７１５５９３
【特許文献２】特開２００７−２９４７６５
【特許文献３】特開２００６−３３２１４４
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、回路面積を削減可能な保護回路構成を有した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１ダイオード、第２ダイオード、及び第３ダイオードを有する。第１ダイオードは、第１電源電圧が印加される第１電源端子にアノードを接続し且つ入出力信号が入出力される入出力端子にカソードを接続する。第２ダイオードは、入出力端子にアノードを接続し且つ第１電源電圧よりも高い第２電源電圧が印加される第２電源端子にカソードを接続する。第３ダイオードは、第１電源端子にアノードを接続し且つ第２電源端子にカソードを接続する。第１ダイオード及び第２ダイオードの少なくとも一方の降伏電圧は、第３ダイオードの降伏電圧よりも高い。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体装置を示す回路図である。
【図２】第２の実施形態に係る半導体装置を示す回路図である。
【図３】第３の実施形態に係る半導体装置を示す回路図である。
【図４】第４の実施形態に係る半導体装置を示す回路図である。
【図５】第５の実施形態に係る半導体装置を示す回路図である。
【図６】第６の実施形態に係る半導体装置を示す回路図である。
【発明を実施するための形態】
【０００７】
［第１の実施の形態］
図１を参照して、第１の実施の形態に係る半導体装置の構成を説明する。第１の実施の形態に係る半導体装置は、図１に示すように、保護回路１０及び内部回路２０を有する。保護回路１０は、電源端子Ｔ１、入出力端子Ｔ２、及び接地端子Ｔ３にサージが印加された場合、サージが内部回路２０に印加されないように保護する。内部回路２０は、電源端子Ｔ１から電源電圧Ｖｄｄを供給され、接地端子Ｔ３から接地電圧Ｖｓｓ（Ｖｓｓ＜Ｖｄｄ）を供給される。また、内部回路２０は、入出力端子Ｔ２から各種信号を入力され、入出力端子Ｔ２に各種信号を出力する。
【０００８】
保護回路１０は、図１に示すように、ダイオード１１〜１３を有する。ダイオード１１は、接地端子Ｔ３にアノードを接続し且つ入出力端子Ｔ２にカソードを接続する。ダイオード１２は、入出力端子Ｔ２にアノードを接続し且つ電源端子Ｔ１にアノードを接続する。ダイオード１３は、接地端子Ｔ３にアノードを接続し且つ電源端子Ｔ１にカソードを接続する。そして、ダイオード１１の降伏電圧は、ダイオード１２、１３の降伏電圧よりも高い。一方、ダイオード１２の降伏電圧は、ダイオード１３の降伏電圧と略等しい。これら降伏電圧の関係により、後述するようにダイオード１１には、逆方向電流が流れないことになり、ダイオード１１の素子サイズは、ダイオード１２、１３の素子サイズよりも小さくすることができる。
【０００９】
次に、第１の実施の形態において接地端子Ｔ３を基準として入出力端子Ｔ２にマイナスサージが印加された場合における電流の流れについて説明する。この場合、経路Ｐ１に示すように、ダイオード１１はその順方向に電流を流す。これにより、マイナスサージを放電し、保護回路１０は内部回路２０を保護する。
【００１０】
次に、第１の実施の形態において接地端子Ｔ３を基準として入出力端子Ｔ２にプラスサージが印加された場合における電流の流れについて説明する。この場合、ダイオード１１の降伏電圧は、ダイオード１３の降伏電圧よりも高いため、ダイオード１１は逆方向電流を流さない。よって、経路Ｐ２に示すように、ダイオード１２はその順方向に電流を流し、ダイオード１３はその逆方向に電流を流す。これにより、プラスサージを放電し、保護回路１０は内部回路２０を保護する。
【００１１】
次に、第１の実施の形態において電源端子Ｔ１を基準として入出力端子Ｔ２にマイナスサージが印加された場合における電流の流れについて説明する。この場合、経路Ｐ３に示すように、ダイオード１２はその逆方向に電流を流す。これにより、マイナスサージを放電し、保護回路１０は内部回路２０を保護する。
【００１２】
次に、第１の実施の形態において電源端子Ｔ１を基準として入出力端子Ｔ２にプラスサージが印加された場合における電流の流れについて説明する。この場合、経路Ｐ４に示すように、ダイオード１２はその順方向に電流を流す。これにより、プラスサージを放電し、保護回路１０は内部回路２０を保護する。
【００１３】
次に、第１の実施の形態において接地端子Ｔ３を基準として電源端子Ｔ１にマイナスサージが印加された場合における電流の流れについて説明する。この場合、経路Ｐ５に示すように、ダイオード１３はその順方向に電流を流す。これにより、マイナスサージを放電し、保護回路１０は内部回路２０を保護する。
【００１４】
次に、第１の実施の形態において接地端子Ｔ３を基準として電源端子Ｔ１にプラスサージが印加された場合における電流の流れについて説明する。この場合、経路Ｐ６に示すように、ダイオード１３はその逆方向に電流を流す。これにより、プラスサージを放電し、保護回路１０は内部回路２０を保護する。
【００１５】
以上、第１の実施の形態は、降伏電圧の関係から上述したパターンのサージを放電可能であり、更にダイオード１１には、逆方向電流が流れないため、ダイオード１１の素子サイズをダイオード１２、１３の素子サイズよりも小さくすることができる。すなわち、第１の実施の形態は、内部回路２０を保護すると共に、回路面積を削減できる。
【００１６】
［第２の実施の形態］
次に、図２を参照して、第２の実施の形態に係る半導体装置について説明する。図２は、第２の実施の形態に係る半導体装置の回路図である。第２の実施の形態に係る保護回路１０ａは、図２に示すように、ダイオード１１の代わりにダイオード１１ａを有し、ダイオード１２の代わりにダイオード１２ａを有する。
【００１７】
ダイオード１１ａは、接地端子Ｔ３にアノードを接続し且つ入出力端子Ｔ２にカソードを接続する。ダイオード１２ａは、入出力端子Ｔ２にアノードを接続し且つ電源端子Ｔ２にカソードを接続する。この点では、第２の実施の形態は第１の実施の形態と同じである。但し、ダイオード１１ａの降伏電圧はダイオード１３の降伏電圧と略等しく、ダイオード１２ａの降伏電圧はダイオード１３の降伏電圧より高い。これら降伏電圧の関係により、ダイオード１２ａには、逆方向電流が流れないため、ダイオード１２ａの素子サイズは、ダイオード１１ａ、１３の素子サイズよりも小さくできる。
【００１８】
次に、第２の実施の形態において接地端子Ｔ３を基準として入出力端子Ｔ２にマイナスサージが印加された場合における電流の流れについて説明する。この場合、第１の実施の形態と同様に、経路Ｐ１に示すように、ダイオード１１ａはその順方向に電流を流す。これにより、マイナスサージを放電し、保護回路１０ａは内部回路２０を保護する。
【００１９】
次に、第２の実施の形態において接地端子Ｔ３を基準として入出力端子Ｔ２にプラスサージが印加された場合における電流の流れについて説明する。この場合、経路Ｐ２ａに示すように、ダイオード１１ａはその逆方向に電流を流す。これにより、プラスサージを放電し、保護回路１０ａは内部回路２０を保護する。
【００２０】
次に、第２の実施の形態において電源端子Ｔ１を基準として入出力端子Ｔ２にマイナスサージが印加された場合における電流の流れについて説明する。この場合、ダイオード１２ａの降伏電圧は、ダイオード１３の降伏電圧よりも高いため、ダイオード１２ａは逆方向電流を流さない。よって、経路Ｐ３ａに示すように、ダイオード１３はその逆方向に電流を流し、ダイオード１１ａはその順方向に電流を流す。これにより、マイナスサージを放電し、保護回路１０ａは内部回路２０を保護する。
【００２１】
次に、第２の実施の形態において電源端子Ｔ１を基準として入出力端子Ｔ２にプラスサージが印加された場合における電流の流れについて説明する。この場合、第１の実施の形態と同様に、経路Ｐ４に示すように、ダイオード１２ａはその順方向に電流を流す。これにより、プラスサージを放電し、保護回路１０ａは内部回路２０を保護する。
【００２２】
次に、第２の実施の形態において接地端子Ｔ３を基準として電源端子Ｔ１にマイナスサージが印加された場合における電流の流れについて説明する。この場合、第１の実施の形態と同様に、経路Ｐ５に示すように、ダイオード１３はその順方向に電流を流す。これにより、マイナスサージを放電し、保護回路１０ａは内部回路２０を保護する。
【００２３】
次に、第２の実施の形態において接地端子Ｔ３を基準として電源端子Ｔ１にプラスサージが印加された場合における電流の流れについて説明する。この場合、第１の実施の形態と同様に、経路Ｐ６に示すように、ダイオード１３はその逆方向に電流を流す。これにより、プラスサージを放電し、保護回路１０ａは内部回路２０を保護する。
【００２４】
以上、第２の実施の形態は、降伏電圧の関係から上述したパターンのサージを放電可能であり、更にダイオード１２ａの素子サイズをダイオード１１、１３の素子サイズよりも小さくできる。すなわち、第２の実施の形態は、内部回路２０を保護すると共に、回路面積を削減できる。
【００２５】
［第３の実施の形態］
次に、図３を参照して、第３の実施の形態に係る半導体装置について説明する。図３は、第３の実施の形態に係る半導体装置の回路図である。第３の実施の形態に係る保護回路１０ｂは、図３に示すように、ダイオード１１、１２ａ、１３を有する。ダイオード１１，１２ａの降伏電圧は、ダイオード１３の降伏電圧よりも高く設定されている。従って、ダイオード１１，１２ａの素子サイズは、ダイオード１３の素子サイズよりも小さく形成されている。
【００２６】
次に、第３の実施の形態において接地端子Ｔ３を基準として入出力端子Ｔ２にマイナスサージが印加された場合における電流の流れについて説明する。この場合、第１の実施の形態と同様に、経路Ｐ１に示すように、ダイオード１１はその順方向に電流を流す。これにより、マイナスサージを放電し、保護回路１０ｂは内部回路２０を保護する。
【００２７】
次に、第３の実施の形態において接地端子Ｔ３を基準として入出力端子Ｔ２にプラスサージが印加された場合における電流の流れについて説明する。この場合、ダイオード１１の降伏電圧は、ダイオード１３の降伏電圧よりも高いため、ダイオード１１は逆方向電流を流さない。よって、第１の実施の形態と同様に、経路Ｐ２に示すように、ダイオード１２ａはその順方向に電流を流し、ダイオード１３はその逆方向に電流を流す。これにより、プラスサージを放電し、保護回路１０ｂは内部回路２０を保護する。
【００２８】
次に、第３の実施の形態において電源端子Ｔ１を基準として入出力端子Ｔ２にマイナスサージが印加された場合における電流の流れについて説明する。この場合、ダイオード１２ａの降伏電圧は、ダイオード１３の降伏電圧よりも高いため、ダイオード１２ａは逆方向電流を流さない。よって、第２の実施の形態と同様に、経路Ｐ３ａに示すように、ダイオード１３はその逆方向に電流を流し、ダイオード１１はその順方向に電流を流す。これにより、マイナスサージを放電し、保護回路１０ｂは内部回路２０を保護する。
【００２９】
次に、第３の実施の形態において電源端子Ｔ１を基準として入出力端子Ｔ２にプラスサージが印加された場合における電流の流れについて説明する。この場合、第１の実施の形態と同様に、経路Ｐ４に示すように、ダイオード１２ａはその順方向に電流を流す。これにより、プラスサージを放電し、保護回路１０ｂは内部回路２０を保護する。
【００３０】
次に、第３の実施の形態において接地端子Ｔ３を基準として電源端子Ｔ１にマイナスサージが印加された場合における電流の流れについて説明する。この場合、第１の実施の形態と同様に、経路Ｐ５に示すように、ダイオード１３はその順方向に電流を流す。これにより、マイナスサージを放電し、保護回路１０ｂは内部回路２０を保護する。
【００３１】
次に、第３の実施の形態において接地端子Ｔ３を基準として電源端子Ｔ１にプラスサージが印加された場合における電流の流れについて説明する。この場合、第１の実施の形態と同様に、経路Ｐ６に示すように、ダイオード１３はその逆方向に電流を流す。これにより、プラスサージを放電し、保護回路１０ｂは内部回路２０を保護する。
【００３２】
以上、第３の実施の形態は、降伏電圧の関係から上述したパターンのサージを放電可能であり、更にダイオード１１、１２ａの素子サイズをダイオード１３の素子サイズよりも小さくできる。すなわち、第３の実施の形態は、内部回路２０を保護すると共に、回路面積を削減できる。
【００３３】
［第４の実施の形態］
次に、図４を参照して、第４の実施の形態に係る半導体装置について説明する。図４は、第４の実施の形態に係る半導体装置の回路図である。第４の実施の形態に係る保護回路１０ｃは、図４に示すように、直列接続された４つのダイオード１１を有する。この点のみ第４の実施の形態は第１の実施の形態と異なる。
【００３４】
上記構成により、１つのダイオード１１の降伏電圧は低くても、複数のダイオード１１を直列接続することにより、全体の降伏電圧は高くすることができる。このため、降伏電圧の設定が容易になる。
【００３５】
［第５の実施の形態］
次に、図５を参照して、第５の実施の形態に係る半導体装置について説明する。図５は、第５の実施の形態に係る半導体装置の回路図である。第５の実施の形態に係る保護回路１０ｄは、図５に示すように、直列接続された複数のダイオード１２ａを有する。この点のみ第５の実施の形態は第２の実施の形態と異なる。
【００３６】
上記構成により、１つのダイオード１２ａの降伏電圧が低くても、複数のダイオード１２ａを直列接続することにより、全体の降伏電圧は高くすることができる。
【００３７】
［第６の実施の形態］
次に、図６を参照して、第６の実施の形態に係る半導体装置について説明する。図６は、第６の実施の形態に係る半導体装置の回路図である。第６の実施の形態に係る保護回路１０ｅは、図６に示すように、直列接続された複数のダイオード１１、１２ａを有する。この点のみ第６の実施の形態は第３の実施の形態と異なる。
【００３８】
上記構成は、第４の実施形態と第５の実施形態の組み合わせであるので、詳しい説明は割愛する。
【００３９】
［その他の実施形態］
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４０】
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ…保護回路、  １１、１１ａ、１２、１２ａ、１３…ダイオード、  ２０…内部回路。
【図１】
2013201164.tif 000003
【図２】
2013201164.tif 000004
【図３】
2013201164.tif 000005
【図４】
2013201164.tif 000006
【図５】
2013201164.tif 000007
【図６】
2013201164.tif 000008