(57)【要約】【課題】例えば液晶素子をサブフィールド毎にオン状態またはオフ状態で駆動する際に、画面の走査速度を高めることなく、表示可能な階調数を増加させる。【解決手段】走査線は、１〜８行目の第１グループと９〜１６行目の第２グループとに分けられる。まず、第１グループに属する走査線を順次選択して、第１グループの画素回路に液晶素子のオンまたはオフを指定するデータを記憶させる（ｗ４ａ）。次に、第２グループに属する走査線を順次選択して、第２グループの画素回路にデータを記憶させる（ｗ４ｂ）。第１グループの画素回路に含まれる液晶素子を、選択ｗ４ａによって記憶させたデータに応じてオン状態またはオフ状態に制御信号Ｓet1の供給によってセットする。【選択図】図８
2013195884.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との複数の交差に対応して設けられ、各々が電気光学素子を有する複数の画素回路を含み、
前記複数の走査線は、少なくとも第１グループに属する走査線と第２グループに属する走査線とに分けられ、
前記複数の画素回路は、前記第１グループに対応した画素回路と前記第２グループに対応した画素回路とに分けられる電気光学装置の駆動方法であって、
前記第１グループに属する走査線を選択して、前記第１グループの画素回路に、当該電気光学素子の輝度レベルもしくは前記電気光学素子のオン状態またはオフ状態を指定するデータを、前記データ線を介して供給して記憶させる第１ステップと、
前記第２グループに属する走査線を選択して、前記第２グループの画素回路に前記データを、前記データ線を介して記憶させる第２ステップと、
前記第１ステップで供給された前記データに応じて、前記第１グループの画素回路に含まれる前記電気光学素子の輝度レベルもしくは前記電気光学素子のオン状態またはオフ状態のセットを行う第３ステップと、
を含むことを特徴とする電気光学装置の駆動方法。
【請求項２】
前記複数の画素回路の各々は、
前記複数のデータ線の一つのデータ線に供給されたデータを記憶する第１画素メモリーと、
前記第１画素メモリーに記憶された前記データを、格納する第２画素メモリーと、
を含み、
前記第３ステップにおいて、前記制御信号の供給によって、前記電気光学素子の輝度レベルもしくは前記電気光学素子のオン状態またはオフ状態のセットを行う
ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項３】
前記第１グループに属する走査線を選択して、前記第１グループの画素回路に、当該電気光学素子の輝度レベルもしくはオン状態またはオフ状態を指定するデータを、前記複数のデータ線を介して供給して記憶させる第４ステップと、
前記第２ステップで供給された前記データに応じて、前記第２グループの画素回路に含まれる前記電気光学素子の輝度レベルもしくは前記電気光学素子のオン状態またはオフ状態のセットを行う第５ステップと、
を有することを特徴とする請求項１または２に記載の電気光学装置の駆動方法。
【請求項４】
前記第１グループに属する走査線は互いに隣り合い、
前記第２グループに属する走査線は互いに隣り合う、
ことを特徴とする請求項１、２または３に記載の電気光学装置の駆動方法。
【請求項５】
前記第１グループに属する走査線の間に、前記第２グループに属する走査線が位置する
ことを特徴とする請求項１、２または３に記載の電気光学装置の駆動方法。
【請求項６】
複数の走査線と複数のデータ線との複数の交差に対応して設けられ、各々が電気光学素子を有する複数の画素回路と、
前記複数の画素回路を駆動するための駆動回路と、を含み、
前記複数の走査線は、少なくとも第１グループに属する走査線と第２グループに属する走査線とに分けられ、
前記複数の画素回路は、前記第１グループに対応した画素回路と前記第２グループに対応した画素回路とに分けられ、
前記駆動回路は、
前記第１グループに属する走査線を選択して、前記第１グループの画素回路に、当該電気光学素子の輝度レベルもしくはオン状態またはオフ状態を指定するデータを、前記複数のデータ線を介して供給して記憶させ、
前記第２グループに属する走査線を選択して、前記第２グループの画素回路に前記データを、前記データ線を介して記憶させ、
前記第１ステップで供給された前記データに応じて前記第１グループの画素回路に含まれる前記電気光学素子の輝度レベルもしくは前記電気光学素子のオン状態またはオフ状態のセットを行う
ことを特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子の階調を表現する技術に関する。
【背景技術】
【０００２】
液晶素子や有機ＥＬ（Electro-Luminescence）素子などの電気光学素子を用いる場合、フレーム（フィールド）を分割した複数のサブフィールド毎に、電気光学素子の輝度レベル、またはオン状態またはオフ状態のいずれか一方で駆動するとともに、オン状態またはオフ状態で駆動する時間の割合を変化させることによって中間階調を表現する技術が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３３７６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
表示可能な階調数を増加させるには、電気光学素子の輝度レベル、または電気光学素子をオン状態またはオフ状態のいずれか一方で駆動する期間の単位であるサブフィールドの時間長をどれだけ短くすることができるか、によってほぼ決定される。サブフィールドの時間長を短くするには、単純には、画面の走査速度を高めれば良いが、反面、走査線の選択時間を十分に確保することができなくなる、または、走査線駆動回路が複雑化するという問題がある。
本発明のいくつかの態様は、上述した事情に鑑みてなされたもので、その目的の一つは、電気光学素子をサブフィールド毎に輝度またはオンまたはオフ状態で駆動する技術において、画面の走査速度を高めることなく、表示可能な階調数を増加させることが可能な技術を提供することにある。
【課題を解決するための手段】
【０００５】
本発明に係る電気光学装置の駆動方法にあっては、複数の走査線と複数のデータ線との複数の交差に対応して設けられ、各々が電気光学素子を有する複数の画素回路を含み、前記複数の走査線は、少なくとも第１グループに属する走査線と第２グループに属する走査線とに分けられ、前記複数の画素回路は、前記第１グループに対応した画素回路と前記第２グループに対応した画素回路とに分けられる電気光学装置の駆動方法であって、前記第１グループに属する走査線を選択して、前記第１グループの画素回路に、当該電気光学素子の輝度レベルもしくは前記電気光学素子のオン状態またはオフ状態を指定するデータを、前記データ線を介して供給して記憶させる第１ステップと、前記第２グループに属する走査線を選択して、前記第２グループの画素回路に前記データを、前記データ線を介して記憶させる第２ステップと、前記第１ステップで供給された前記データに応じて、前記第１グループの画素回路に含まれる前記電気光学素子の輝度レベルもしくは前記電気光学素子のオン状態またはオフ状態のセットを行う第３ステップと、を含むことを特徴とする。
本発明によれば、第１グループに属する走査線を選択して第１グループの画素回路にデータを記憶させた後、直ちに当該画素回路に含まれる電気光学素子を当該記憶させたデータに応じて輝度レベルもしくはオン状態またはオフ状態にセットするのではなく、第２グループに属する走査線を選択して第２グループの画素回路にデータが記憶されるのを待って、第１グループの画素回路に含まれる電気光学素子を記憶データに応じた輝度レベルもしくはオン状態またはオフ状態にセットする。このため、第１グループに属する走査線から第２グループに属する走査線まで連続的に選択することができるとともに、重み付けの数（種類）をグループ数よりも多くすることができる。これにより、画面の走査速度を高めることなく、表示可能な階調数を増加させることが容易となる。なお、重みとは、輝度レベルもしくはオン状態またはオフ状態とさせる期間の単位であり、重み付けの数とは、異なる重みの個数である。
【０００６】
本発明において、前記複数の画素回路の各々は、前記複数のデータ線の一つのデータ線に供給されたデータを記憶する第１画素メモリーと、前記第１画素メモリーに記憶された前記データを、格納する第２画素メモリーと、を含み、前記第３ステップにおいて、前記制御信号の供給によって、前記電気光学素子の輝度レベルもしくは前記電気光学素子のオン状態またはオフ状態のセットを行う構成が好ましい。この構成によって、データに応じて電気光学素子の輝度レベルもしくはオン状態またはオフ状態のセットが可能になる。
【０００７】
また、本発明において、前記第１グループに属する走査線を選択して、前記第１グループの画素回路に、当該電気光学素子の輝度レベルもしくはオン状態またはオフ状態を指定するデータを、前記複数のデータ線を介して供給して記憶させる第４ステップと、前記第２ステップで供給された前記データに応じて、前記第２グループの画素回路に含まれる前記電気光学素子の輝度レベルもしくは前記電気光学素子のオン状態またはオフ状態のセットを行う第５ステップと、を有することが好ましい。これによって、第２グループの画素回路においても、第１グループの画素回路と同様に、第１グループの画素回路にデータが記憶されるのを待って、第２グループの画素回路に含まれる電気光学素子が、記憶データに応じた輝度レベルもしくはオン状態またはオフ状態にセットされる。
【０００８】
本発明において、前記第１グループに属する走査線は互いに隣り合い、前記第２グループに属する走査線は互いに隣り合う構成としても良い。この構成によれば、第１グループと第２グループとの境界を１箇所で済ませることができる。このため、交流駆動が必要な液晶素子を電気光学素子として用いる場合に、極性が異なることによる影響を抑えることができる。なお、液晶素子を電気光学素子として用いる場合には、強制的にオフ駆動する期間を設けても良い。
本発明において、前記第１グループに属する走査線の間に、前記第２グループに属する走査線が位置する構成としても良い。この構成によれば、オブジェクトが移動するときの不自然な表示を低減することできる。
【０００９】
なお、本発明は、電気光学装置の駆動方法のほか、電気光学装置、当該電気光学装置を有する電子機器として概念することも可能である。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置における画素回路を示す図である。
【図３】同電気光学装置におけるフィールドの構成を図である。
【図４】同電気光学装置におけるデコーダーの構成を示す図である。
【図５】同デコーダーにおけるｓｆコードＬＵＴの変換内容を示す図である。
【図６】同電気光学装置における走査線駆動回路を示す図である。
【図７】同走査線駆動回路の動作を示すタイミングチャートである。
【図８】同電気光学装置における走査の推移等を示す図である。
【図９】同電気光学装置における各種信号の波形を示す図である。
【図１０】第２実施形態における走査線駆動回路の構成を示す図である。
【図１１】同走査線駆動回路の動作を示すタイミングチャートである。
【図１２】第３実施形態に係る電気光学装置の構成を示す図である。
【図１３】同走査線駆動回路の動作を示すタイミングチャートである。
【図１４】同電気光学装置における走査の推移等を示す図である。
【図１５】電気光学装置における走査の推移の別例（その１）を示す図である。
【図１６】電気光学装置における走査の推移の別例（その２）を示す図である。
【図１７】電気光学装置における走査の推移の別例（その３）を示す図である。
【図１８】第４実施形態に係る電気光学装置の構成を示す図である。
【図１９】電気光学装置における走査の推移の別例（その４）を示す図である。
【図２０】電気光学装置における走査の推移の別例（その５）を示す図である。
【図２１】電気光学装置を適用したプロジェクターを示す図である。
【図２２】同プロジェクターの光学構成を示す図である。
【図２３】比較例に係る電気光学装置における走査の推移を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図面を参照して説明する。
【００１２】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１は、制御回路１０、デコーダー５０、表示回路１００、走査線駆動回路１３０およびデータ線駆動回路１４０を含む。表示回路１００には、画素回路１１０がマトリクス状に配列している。説明の便宜上、画素回路１１０のマトリクス配列を縦１６行×横８列にすると、表示回路１００には、１６行の走査線１１２が図において横方向に延在して設けられ、８列のデータ線１１４が走査線１１２と電気的な絶縁を保ちつつ、図において縦方向に延在して設けられている。そして、これらの走査線１１２とデータ線１１４との交差部に対応する位置に画素回路１１０がそれぞれ設けられている。
【００１３】
なお、走査線１１２や画素回路１１０のマトリクス配列における行（ロウ）を区別するために、図において上から順に１、２、…、７、８行と呼ぶ場合がある。同様にデータ線１１４やマトリクス配列における列（カラム）を区別するために、図において左から順に１、２、…、７、８列と呼ぶ場合がある。
本実施形態において、画素回路１１０のマトリクス配列は、１〜８行目の第１Ｇ（グループ）と、９〜１６行目の第２Ｇとに分けられる。第１Ｇの画素回路１１０には制御信号Ｓet1が共通に供給され、第２Ｇの画素回路１１０には制御信号Ｓet2が共通に供給される。
【００１４】
電気光学装置１には、図示省略された上位回路から表示データ（映像データ）Ｄaが同期信号Ｓynに同期して供給される。同期信号Ｓynには、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、表示データＤaは、表示すべき画像の画素の階調レベルを例えば８ビットで「０」から「２５５」までの２５６段階で指定する。
制御回路１０は、同期信号Ｓynにしたがって上述した制御信号Ｓet1、Ｓet2を供給したり、各種のクロック信号等を生成したりして、各部を制御する。なお、クロック信号等の詳細については、適宜、後述することにする。
デコーダー５０は、表示データＤaを、当該表示データＤaで指定される階調レベルと制御回路１０から通知されるサブフィールドの番号とにしたがって、画素回路１１０に含まれる電気光学素子をオンまたはオフのいずれかで駆動するのかを指定するデータ（ビット）Ｄbに変換するものであるが、詳細については後述することにする。
【００１５】
走査線駆動回路１３０は、走査信号Ｇ(1)を１行目の走査線１１２に供給し、以下同様に、走査信号Ｇ(2)、Ｇ(3)、Ｇ(4)、…、Ｇ(15)、Ｇ(16)を、それぞれ２、３、４、…、１５、１６行目の走査線１１２にそれぞれ供給する。ここで、走査線駆動回路１３０は、選択した走査線への走査信号を選択電圧に相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧（接地電位Ｇnd）に相当するＬレベルとする。
【００１６】
データ線駆動回路１４０は、あるｊ列についてみれば、走査線駆動回路１３０によって選択された行であってｊ列の画素に対応するデータＤb(j)を、ｊ列目のデータ線１１４に供給する。この供給動作を、データ線駆動回路１４０は、選択された走査線１１２の１行分、すなわち１〜８列の各々にわたってそれぞれ実行する。なお、図においては、１、２、３、４、…、７、８列目のデータ線１１４に供給されるデータを、Ｄb(1)、Ｄb(2)、Ｄb(3)、Ｄb(4)、…、Ｄb(7)、Ｄb(8)と表記している。
【００１７】
この説明では、便宜的に制御回路１０、走査線駆動回路１３０およびデータ線駆動回路１４０に分けているが、これらについては、画素回路１１０を駆動する駆動回路としてまとめて概念することができる。
【００１８】
図２は、画素回路１１０の詳細な構成を示す図である。各画素回路１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明する。
この図に示されるように、画素回路１１０はメモリー内蔵型であり、第１画素メモリー１１０ｄ、第２画素メモリー１１０ｅおよびスイッチ１１０ｋを含む。このうち、第１画素メモリー１１０ｄは、走査線１１２に供給された走査信号Ｇ(i)がＨレベルであるときに、データ線１１４に供給されたデータＤb(j)を取り込んで記憶する。ｉ行ｊ列が第１Ｇに属する場合、スイッチ１１０ｋは、制御信号Ｓet1がＨレベルのときにオン（クローズ）状態となり、第１画素メモリー１１０ｄに記憶されたデータＤ(j)を、第２画素メモリー１１０ｅに転送する。第２画素メモリー１１０ｅは、転送されたデータＤ(j)を格納する。
【００１９】
また、画素回路１１０は、スイッチ１１０ａ、１１０ｂおよびＮＯＴ回路１１０ｃを含む。スイッチ１１０ａの一端にはオフ信号Ｖoff1が供給される一方、スイッチ１１０ｂの一端にはオン信号Ｖon1が供給されている。スイッチ１１０ａの他端とスイッチ１１０ｂの他端とは液晶素子１２０の一端である画素電極１１８に共通接続されている。
スイッチ１１０ａ、１１０ｂは、第２画素メモリー１１０ｅに格納されたデータＤb(j)に応じて互いに排他的にオンまたはオフする構成となっている。詳細には、第２画素メモリー１１０ｅに格納されたデータＤb(j)がオン状態の駆動を示す“１”である場合に、スイッチ１１０ａがオフし、スイッチ１１０ｂがオンして、画素電極１１８がオン信号Ｖon1の電圧が印加される。一方、当該保持されたデータＤb(j)がオフ状態の駆動を示す“０”である場合に、スイッチ１１０ａがオンし、スイッチ１１０ｂがオフして、画素電極１１８にオフ信号Ｖoff1の電圧が印加される構成となっている。
【００２０】
なお、ｉ行ｊ列が第２Ｇに属する場合、スイッチ１１０ｋは、制御信号Ｓet2がＨレベルのときにオン状態となる。また、この場合、スイッチ１１０ａの一端にはオフ信号Ｖoff2が供給される一方、スイッチ１１０ｂの一端にはオン信号Ｖon2が供給される。
【００２１】
液晶素子１２０の他端は、対向電極１０８である。この対向電極１０８は、本実施形態では、第１Ｇと第２Ｇとに対応して分割されており、第１Ｇに対応する対向電極１０８にはコモン信号ＬＣcom1が供給され、第２Ｇに対応する対向電極１０８にはコモン信号ＬＣcom2が供給される。なお、コモン信号ＬＣcom1、ＬＣcom2は、後述するように１フィールド毎に高位側の電圧ＶHと低位側の電圧ＶLとで交互に切り替えられる。このように対向電極１０８の電圧を切り替える理由は、画素回路１１０を構成する素子の耐圧を抑えるためである。なお、便宜上コモン信号ＬＣcom1、ＬＣcom2を別記して記載しているが、典型的にはこれらは同一の電位である。
【００２２】
特に図示しないが、表示回路１００は、走査線１１２や、データ線１１４、第１画素メモリー１１０ｄ、第２画素メモリー１１０ｅ、スイッチ１１０ａ、１１０ｂ、１１０ｋ、ＮＯＴ回路１１０ｃ、画素電極１１８などが形成された素子基板と、対向電極１０８が形成された対向基板とが一定の間隙を保って、電極形成面が互いに対向するように貼り合わせられるとともに、この間隙に液晶１０５が封止された構成となっている。このため、本実施形態において液晶素子１２０は、画素電極１１８と対向電極１０８とで誘電体としての液晶１０５を挟持した構成となっている。
なお、本実施形態では、素子基板に半導体基板を用い、対向基板にガラス等の透明基板を用いて、液晶素子１２０を反射型としたＬＣＯＳ（Liquid Crystal on Silicon）型である。このため、素子基板には、走査線駆動回路１３０、データ線駆動回路１４０のほかに、制御回路１０や、デコーダー５０を内蔵した構成でも良い。
【００２３】
本実施形態において、液晶素子１２０はノーマリーブラックモードである。また、素子基板に光透過性を有しない半導体基板を用いているので、液晶素子１２０を反射としている。したがって、液晶素子１２０の反射率は、画素電極１１８の電圧および対向電極１０８の電圧との差である印加電圧の実効値が小さくなるにつれて暗くなり、電圧無印加状態においてほぼ黒色となる。ノーマリーブラックモードにおいて、最も暗い状態の反射率を０％とし、最も明るい状態の反射率を１００％として正規化したとき、液晶素子１２０への印加電圧のうち、相対反射率が１０％となる電圧を光学的しきい値電圧といい、相対反射率が９０％となる電圧を光学的飽和電圧という。
電圧変調方式（アナログ駆動）において、液晶素子１２０を中間調（灰色）とさせる場合、液晶素子１２０には、光学的しきい値以上であって光学的飽和電圧以下の電圧が印加されるように設計される。このため、液晶素子１２０の反射率は、印加電圧にほぼ比例した値となる。
ただし、本実施形態では、液晶素子１２０をオン状態またはオフ状態のいずれか駆動する。このような構成において、フィールドを複数に分割したサブフィールドの各々において液晶素子１２０をオン状態またはオフ状態に駆動して、フィールドでみたときにオン（またはオフ）状態となる期間の配分を制御することによって、階調が表現される。
【００２４】
ここで、液晶素子１２０をオン状態に駆動する場合に、当該液晶素子１２０の画素電極１１８には、対向電極１０８の電圧に対して絶対値で飽和電圧以上とさせる電圧が印加される。これにより、液晶素子１２０は明状態となる。一方、液晶素子１２０をオフ状態に駆動する場合に、当該液晶素子１２０の画素電極１１８には、対向電極の電圧に対して絶対値で光学的しきい値電圧以下とさせる電圧が印加される。これにより、液晶素子１２０は暗状態となる。
【００２５】
一方、本実施形態において、対向電極１０８は、上述したように電圧ＶH、ＶLで切り替わる。このため、図９に示されるように、オン信号Ｖon1（Ｖon2）は、コモン信号ＬＣcom1（ＬＣcom2）が電圧ＶHになっているときに電圧ＶLとなり、対向電極１０８が電圧ＶLになっているときに電圧ＶHとなる。また、オフ信号Ｖoff1（Ｖoff2）は、コモン信号ＬＣcom1（ＬＣcom2）が電圧ＶHになっているときに電圧ＶHとなり、対向電極１０８が電圧ＶLになっているときに電圧ＶLとなる。
電圧ＶH、ＶLとしては、｜ＶH−ＶL｜が光学的飽和電圧の１〜１．５倍程度となるように設定される。これは液晶の応答特性における立ち上がりが液晶素子に印加される電圧レベルとほぼ比例関係にあるから、液晶の応答特性を改善するために好ましいからである。また、液晶素子１２０における実際の反射率は、液晶１０５の応答特性のためにオン駆動される期間の積分値におおよそ比例して大きくなるが、説明を簡略化するために、オン駆動される期間に比例するものとして説明する場合がある。
【００２６】
図３は、本実施形態におけるフィールドの構成を示す図である。この図において、フィールド（ｆ）とは、１枚分の画像を形成するのに要する期間をいい、ノンインターレース方式におけるフレームと同義であって、垂直走査周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒の期間である。
この図に示されるように、本実施形態においてフィールドは、時間の順でサブフィールドｓｆ１からｓｆ２０までに分割されている。
このうち、サブフィールドｓｆ１、ｓｆ４、ｓｆ７、ｓｆ１０、ｓｆ１３およびｓｆ１６の期間長の重みを「１」としたとき、サブフィールドｓｆ２、ｓｆ５、ｓｆ８、ｓｆ１１、ｓｆ１４、ｓｆ１７、ｓｆ１９およびｓｆ２０の期間長の重みが「２」にそれぞれ設定され、サブフィールドｓｆ３、ｓｆ６、ｓｆ９、ｓｆ１２、ｓｆ１５およびｓｆ１８の期間長の重みが「３」にそれぞれ設定されている。
【００２７】
図４は、デコーダー５０の構成を示す図である。
デコーダー５０は、表示データＤaを、サブフィールドｓｆ１〜ｓｆ２０の各々に対応したデータＤbに変換するものである。
図に示されるように、デコーダー５０は、１フィールド分の表示データＤaを記憶する第１フィールドメモリー５５と第２フィールドメモリー５６とを含む。また、デコーダー５０は、ｓｆコード変換部５１、５２およびｓｆコードＬＵＴ（Look Up Table）５７を含む。このうち、ｓｆコードＬＵＴ５７は、階調レベルとｓｆコードとを対応付けて記憶する。
【００２８】
図５は、ｓｆコードＬＵＴ５７における記憶内容の一例を示す図である。
この図に示されるように、ｓｆコードＬＵＴ５７は、「０」から「２５５」までの階調レベルに対してそれぞれｓｆコードを記憶するものである。ｓｆコードは、サブフィールドｓｆ１〜ｓｆ２０の各々において液晶素子１２０をオン状態またはオフ状態で駆動するのかを指定するビット列（２０ビット）である。
【００２９】
階調レベルに対するｓｆコードについて説明すると、おおむね次のような内容になっている。すなわち、第１に、階調レベルが最低値であるとき（最も暗い状態とするとき）、サブフィールドｓｆ１〜ｓｆ２０のすべてでオフ状態に駆動するように割り当てられ、第２に、階調レベルが上がる（明るくなる）につれて、オン状態で駆動するサブフィールドの期間の合計長が徐々に長くなるように、ｓｆコードにオン状態の駆動が割り当てられ、第３に、階調レベルが最高値であるとき（最も明るい状態とするとき）、サブフィールドｓｆ２０を除く、サブフィールドｓｆ１〜ｓｆ１９のすべてでオン状態の駆動が割り当てられる。
【００３０】
なお、本実施形態では、１フィールドにおいて最後のサブフィールドｓｆ２０については階調レベルにかかわらず、次の理由により強制的にオフ状態の駆動が割り当てられている。すなわち、液晶素子１２０を交流駆動する際に、対向電極１０８の電圧をＶH、ＶLで切り替えるときに液晶素子１２０に保持される電圧をゼロにするためである。本実施形態では、液晶素子１２０をノーマリーブラックモードとしているので、サブフィールドｓｆ２０において液晶素子１２０を強制的にオフ状態に駆動したとき、当該液晶素子１２０が暗状態になる結果、ホールド型の表示が低減されて動画の視認性が向上する、という副次的な効果も奏する。
【００３１】
また、ｓｆコードＬＵＴ５７において階調レベルに対するｓｆコードについては、次のような性質も利用される。すなわち、液晶素子のように光学応答が比較的遅い素子では、オン状態（オフ状態）の駆動に対して反射率が緩慢に変化する。このため、ノーマリーブラックモードにおいて例えばサブフィールドｓｆ１とｓｆ７とｓｆ１３とで離散的にオン駆動したときと、サブフィールドｓｆ３のみ単独でオン駆動したときとでは、フィールドにおいてオン状態で駆動される期間が同じであっても、実際の反射率は、離散的にオン状態で駆動したときの方が低くなる（暗くなる）。したがって、図３において、フィールドｓｆ１〜ｓｆ１９でオン状態に駆動する重みの取り得る範囲は、「０」から「３８」までの３９段階しかないが、離散的／連続的に割り当てることによって、表現可能な階調数としては、３９よりも多い２５６階調が可能になるのである。
【００３２】
さて、説明を図４に戻すと、ｓｆコード変換部５１、５２は、第１フィールドメモリー５５や第２フィールドメモリー５６に記憶された表示データＤaで指定された階調レベルに対応するｓｆコードを、ｓｆコードＬＵＴ５７を参照して求めるとともに、当該ｓｆコードのうち、制御回路１０から通知されたサブフィールドに対応したものをデータＤbとして出力する。
【００３３】
デコーダー５０においては、スイッチＳｗ１〜Ｓｗ６と出力制御部５８とを含む。出力制御部５８は、ｓｆコード変換部５１またはｓｆコード変換部５２から出力されるデータＤbを、表示回路１００の走査タイミングに合わせてデータ線駆動回路１４０に供給する。
スイッチＳｗ１、Ｓｗ２は、制御回路１０にしたがって互いに排他的にオンオフする。詳細には、例えば表示データＤaが上位回路から、あるフィールド（奇数フィールド）に対応して供給される期間においてスイッチＳｗ１がオンし、スイッチＳｗ２がオフして、供給された表示データＤaが第１フィールドメモリー５５に逐一記憶される一方、表示データＤaが次のフィールド（偶数フィールド）に対応して供給される期間においては、反対にスイッチＳｗ１がオフし、スイッチＳｗ２がオンして、供給された表示データＤaが第２フィールドメモリー５６に逐一記憶される構成となっている。
なお、表示データＤaにおける第１フィールドメモリー５５または第２フィールドメモリー５６への記憶については、制御回路１０による同期信号Ｓynに同期して実行される。
【００３４】
スイッチＳｗ３、Ｓｗ４は、制御回路１０にしたがって互いに排他的にオンオフする。詳細には、上位回路から供給された表示データＤaが第１フィールドメモリー５５に逐一記憶される期間において、スイッチＳｗ３がオフし、スイッチＳｗ４がオンして、第２フィールドメモリー５６から表示データＤaが読み出されて、ｓｆコード変換部５１、５２に供給される一方、表示データＤaが第２フィールドメモリー５６に逐一記憶される期間において、スイッチＳｗ３がオンし、スイッチＳｗ４がオフして、第１フィールドメモリー５５から表示データＤaが読み出されて、ｓｆコード変換部５１、５２に供給される構成となっている。
なお、表示データＤaにおける第１フィールドメモリー５５または第２フィールドメモリー５６からの読み出しについては、制御回路１０による表示回路１００に対するデータの書き込みに同期して実行される。
【００３５】
スイッチＳｗ５、Ｓｗ６は、制御回路１０にしたがって互いに排他的にオンオフする。詳細には、表示回路１００におけるマトリクス配列のうち第１Ｇの画素回路１１０が走査される期間において、スイッチＳｗ５がオンし、スイッチＳｗ６がオフして、ｓｆコード変換部５１によって変換されたデータＤbが出力制御部５８に供給される一方、第２Ｇの画素回路１１０が走査される期間において、スイッチＳｗ５がオフし、スイッチＳｗ６がオンして、ｓｆコード変換部５２によって変換されたデータＤbが出力制御部５８に供給される構成となっている。
【００３６】
図６は、走査線駆動回路１３０の構成を示す図である。この図に示されるように、走査線駆動回路１３０は、シフトレジスタ１３２を含む。シフトレジスタ１３２には、デューティ比が５０％のクロック信号Ｃlyと、クロック信号Ｃlyの１周期分に相当する幅のスタートパルスＳpyと、が制御回路１０から供給される。本実施形態においてシフトレジスタ１３２は、１行目から１６行目までの走査線１１２に対応した出力段を有し、スタートパルスＳpyをクロック信号Ｃlyの半周期に狭めるとともに、当該クロック信号Ｃlyの半周期ずつ順次遅延させて各出力段から出力する。
シフトレジスタ１３２において、１行目に対応した出力段から出力される信号をＳＲ(1)とし、以下２、３、４、…、１５、１６行目に対応した出力段から出力される信号をＳＲ(2)、ＳＲ(3)、ＳＲ(4)、…、ＳＲ(15)、ＳＲ(16)とする。
【００３７】
走査線駆動回路１３０は、各走査線１１２に対応してＮＡＮＤ回路１３４とＮＯＴ回路１３６との対を含む。
ある走査線１１２に対応したＮＡＮＤ回路１３４の二入力端の一方には、シフトレジスタ１３２において当該走査線１１２に対応する出力段からの信号が供給される。ここで、第１Ｇに対応した１〜８行目に対応したＮＡＮＤ回路１３４の二入力端の他方には、制御回路１０からイネーブル信号Ｅnb-1が供給される。また、第２Ｇに対応した９〜１６行目に対応したＮＡＮＤ回路１３４の二入力端の他方には、制御回路１０からイネーブル信号Ｅnb-2が供給される。
なお、各行のＮＯＴ回路１３６は、対をなすＮＡＮＤ回路１３４による否定論理積信号の論理レベルを反転し、走査線１１２に走査信号として供給する。したがって、結果的にみれば、ＮＯＴ回路１３６から出力される走査信号は、シフトレジスタ１３２の出力信号とイネーブル信号Ｅnb-1（Ｅnb-2）との論理積信号になる。
【００３８】
図７は、走査線駆動回路１３０の動作を説明するためのタイミングチャートである。
この図に示されるように、スタートパルスＳpyは、クロック信号Ｃlyの８周期毎に供給される。供給されたスタートパルスＳpyは、シフトレジスタ１３２によってクロック信号Ｃlyの半周期に狭められるとともに、当該クロック信号Ｃlyの半周期ずつ順次遅延されて出力される。ここで、説明の便宜上、クロック信号Ｃlyの半周期が動作の単位となるため、図に示されるように順番に１、２、３、４、…、１５、１６という符号を付すと、シフトレジスタ１３２による信号ＳＲ(1)、ＳＲ(2)、ＳＲ(3)、ＳＲ(4)、…、ＳＲ(15)、ＳＲ(16)は、半周期１、２、３、４、…、１５、１６において順番にＨレベルとなる。
【００３９】
イネーブル信号Ｅnb-1は、半周期１、２、３、４、…、７、８において、当該半周期よりも短い期間でＨレベルとなるパルス列である。イネーブル信号Ｅnb-2は、半周期９、１０、１１、１２、…、１５、１６において、同様に当該半周期よりも短い期間でＨレベルとなるパルス列である。
このため、走査信号Ｇ(1)は、半周期１でＨレベルとなる信号ＳＲ(1)とイネーブル信号Ｅnb-1との論理積信号となるので、当該信号ＳＲ(1)のパルスをイネーブル信号Ｅnb-1がＨレベルとなる期間に狭めた波形となる。以降同様にして、走査信号Ｇ(2)、Ｇ(3)、Ｇ(4)、…、Ｇ(7)、Ｇ(8)の各々は、それぞれ信号ＳＲ(2)、ＳＲ(3)、ＳＲ(4)、…、ＳＲ(7)、ＳＲ(8)のパルスをイネーブル信号Ｅnb-1がＨレベルとなる期間に狭めた波形となる。
【００４０】
また、走査信号Ｇ(9)は、半周期９でＨレベルとなる信号ＳＲ(9)とイネーブル信号Ｅnb-2との論理積信号となるので、当該信号ＳＲ(9)のパルスをイネーブル信号Ｅnb-2がＨレベルとなる期間に狭めた波形となる。以降同様にして、走査信号Ｇ(10)、Ｇ(11)、Ｇ(12)、…、Ｇ(15)、Ｇ(16)の各々は、それぞれ信号ＳＲ(10)、ＳＲ(11)、ＳＲ(12)、…、ＳＲ(15)、ＳＲ(16)のパルスをイネーブル信号Ｅnb-2がＨレベルとなる期間に狭めた波形となる。
【００４１】
次に、電気光学装置１の動作について説明する。
上位回路からは表示データＤaが同期信号Ｓynに同期して供給される。ここで、上述したように、表示データＤaは、奇数フィールドでは第１フィールドメモリー５５に逐一記憶される一方、第２フィールドメモリー５６から直前のフィールドにおいて記憶された表示データＤaが画素回路１１０への走査に合わせて読み出される。
次の偶数フィールドにおいて、表示データＤaは第２フィールドメモリー５６に逐一記憶される一方、第１フィールドメモリー５５から直前の奇数フィールドにおいて記憶された表示データＤaが画素回路１１０の走査に合わせて読み出される。
すなわち、上位回路から供給された表示データＤaは、第１フィールドメモリー５５または第２フィールドメモリー５６の一方に記憶されて１フィールド経過後に、読み出される構成となっている。
このため、表示回路１００における画素回路１１０の走査を基準にしたフィールドは、上位回路から供給された表示データＤaのフィールドに対して遅延した関係となるが、時間長は一致しているので、当該遅延については特に意識しないで済む。
【００４２】
図８は、電気光学装置１の動作を示す図である。
この図において（ａ）は、１行目から１６行目までの走査線１１２を縦軸にとり、時間を横軸とったときに、選択される走査線の時間的推移を示す図である。また、（ｂ）は、制御信号Ｓet1、Ｓet2の出力を（ａ）の推移に関連して示す図である。
走査線の選択タイミングは、実際には図７に示されるように、走査信号がＨレベルとなったときであり、時間的には離散的であるが、簡略的に表記するため、図８（ａ）においては右下がりの実線で示している。
【００４３】
図８（ａ）に示されるように、１行目から１６行目までの走査線１１２が順番に選択される動作が１フィールドにおいて２０回繰り返される。同図において、走査線の選択についてサブフィールドとグループとの関連で区別するために、ｗ１ａ〜ｗ２０ａ、ｗ１ｂ〜ｗ２０ｂの符号を付している。このうち、ｗ１ａは、第１Ｇに対しサブフィールドｓｆ１に対応するデータＤbを書き込むための走査線の選択を示し、ｗ１ｂは、第２Ｇに対しサブフィールドｓｆ１に対応するデータＤbを書き込むための走査線の選択を示す。選択ｗ１ａ、ｗ２ｂは、実際には、図７に示されるように同一のスタートパルスＳpyの転送によって発生する。また、ｗ２ａ〜ｗ２０ａは、それぞれ第１Ｇにおける画素回路１１０に対しサブフィールドｓｆ２〜ｓｆ２０対応するデータＤbを書き込むための走査線の選択を示し、ｗ２ｂ〜ｗ２０ｂは、それぞれ第２Ｇにおける画素回路１１０に対しサブフィールドｓｆ２〜ｓｆ２０対応するデータＤbを書き込むための走査線の選択を示す。
【００４４】
まず、選択ｗ１ａによって、第１Ｇの画素回路１１０に対しサブフィールドｓｆ１に対応するデータＤbが書き込まれる。
詳細には、選択ｗ１ａでは、最初にタイミングｔ１において、走査信号Ｇ(1)がＨレベルとなって１行目の走査線１１２が選択される。この選択の前においては、次のようにしてデータ線駆動回路１４０に、１行目の画素回路１１０およびサブフィールドｓｆ１に対応したデータＤbが供給されている。すなわち、上位回路から表示データＤaが第１フィールドドメモリー５５に記憶される一方、第２フィールドメモリー５６からは、すでに直前フィールドにおいて記憶された表示データＤa、詳細には１行１列から１行８列までの画素回路１１０における表示データＤaの１行分が読み出されて、ｓｆコード変換部５１によってサブフィールドｓｆ１に対応したデータＤbに変換されるとともに、データ線駆動回路１４０に供給される。
そして、走査信号Ｇ(1)がＨレベルになったときに、データ線駆動回路１４０は、供給された１行分のデータＤbを、対応するデータ線１１４にデータ信号Ｄb(1)〜Ｄb(8)として供給する。これによって１行１列から１行８列の画素回路１１０にあっては、サブフィールドｓｆ１に対応したデータＤbが、それぞれ第１画素メモリー１１０ｄに記憶されることになる。
同様な動作が２行目から８行目まで実行され、これにより、第１Ｇの画素回路１１０における第１画素メモリー１１０ｄには、サブフィールドｓｆ１に対応したデータＤbが、それぞれ記憶されることになる。
【００４５】
次に、選択ｗ１ｂによって、第２Ｇの画素回路１１０に対しサブフィールドｓｆ１に対応するデータＤbが書き込まれる。詳細には、選択ｗ１ｂでは、タイミングｔ２において走査信号Ｇ(9)がＨレベルとなって９行目の走査線１１２が選択されるとともに、データ線駆動回路１４０は、サブフィールドｓｆ１に対応したデータＤbを、対応するデータ線１１４にデータ信号Ｄb(1)〜Ｄb(8)として供給する。これによって９行１列から９行８列の画素回路１１０にあっては、サブフィールドｓｆ１に対応したデータＤbが、それぞれ第１画素メモリー１１０ｄに記憶されることになる。
同様な動作が１０行目から１６行目まで実行され、これにより、第２Ｇの画素回路１１０における第１画素メモリー１１０ｄには、サブフィールドｓｆ１に対応したデータＤbが、それぞれ記憶されることになる。
【００４６】
続いて、タイミングｔ３において制御信号Ｓet1がＨレベルになる。これにより、第１Ｇの画素回路１１０にあってはスイッチ１１０ｋがオンするので、第１画素メモリー１１０ｄに記憶されたデータＤbが第２画素メモリー１１０ｅに転送される。この後、制御信号Ｓet1がＬレベルに戻る。
ここで、タイミングｔ３においては、図９に示されるようにコモン信号ＬＣcom1およびオフ信号Ｖoff1は電圧ＶHとなり、オン信号Ｖon1は電圧ＶLとなる。したがって、第２画素メモリー１１０ｅに転送されたデータＤbが“１”（Ｈ）であれば、スイッチ１１０ｂがオンするので、画素電極１１８にはオン信号Ｖon1の電圧ＶLが印加される結果、液晶素子１２０が負極性でオン状態に駆動される。一方、第２画素メモリー１１０ｅに転送されたデータＤbが“０”（Ｌ）であれば、スイッチ１１０ａがオンするので、画素電極１１８にはコモン信号ＬＣcom1と同電位のオフ信号Ｖoff1の電圧ＶLが印加される結果、液晶素子１２０がオフ状態に駆動される。
【００４７】
また、タイミングｔ３では、選択ｗ２ａによる書き込みが開始する。詳細には、走査信号Ｇ(1)がＨレベルとなって１行目の走査線１１２が選択されるとともに、サブフィールドｓｆ２に対応したデータＤbが供給される。これによって１行１列から１行８列の画素回路１１０にあっては、サブフィールドｓｆ２に対応したデータＤbが、それぞれ第１画素メモリー１１０ｄに記憶されることになる。同様な動作が２行目から８行目まで実行され、これにより、第１Ｇの画素回路１１０における第１画素メモリー１１０ｄには、サブフィールドｓｆ２に対応したデータＤbが、それぞれ記憶されることになる。
なお、選択ｗ２ａでは、制御信号Ｓet1がＬレベルに戻っているので、スイッチ１１０ｋがオフである。このため、第１画素メモリー１１０ｄへの記憶と、第２画素メモリー１１０ｅの記憶内容に基づく液晶素子１２０のオンオフ状態の駆動とは独立した動作となる。
【００４８】
タイミングｔ４において制御信号Ｓet1、Ｓet2がＨレベルになる。
これにより、第１Ｇにおける画素回路１１０にあってはスイッチ１１０ｋがオンするので、第１画素メモリー１１０ｄに記憶されたデータＤbが第２画素メモリー１１０ｅに転送される結果、液晶素子１２０は、サブフィールドｓｆ１に応じたオンまたはオフ状態から、サブフィールドｓｆ２に対応したオンまたはオフ状態に変更される。
換言すれば、タイミングｔ３からタイミングｔ４に至るまでに、第１Ｇの液晶素子１２０は、図８（ｂ）に示されるように、サブフィールドｓｆ１の重み「１」に対応した期間、オンまたはオフ状態で駆動されたことになる。
また、制御信号Ｓet2がＨレベルになることによって、第２Ｇにおける画素回路１１０のスイッチ１１０ｋがオンするので、第１画素メモリー１１０ｄに記憶されたデータＤbが第２画素メモリー１１０ｅに転送される。ここで、タイミングｔ４においては、図９に示されるようにコモン信号ＬＣcom2およびオフ信号Ｖoff2は電圧ＶHとなり、オン信号Ｖon2は電圧ＶLとなる。したがって、第２Ｇにおいても、第１Ｇと同様に、第２画素メモリー１１０ｅに転送されたデータＤbが“１”であれば、画素電極１１８にはオン信号Ｖon2の電圧ＶLが印加される結果、液晶素子１２０が負極性でオン状態に駆動される。一方、第２画素メモリー１１０ｅに転送されたデータＤbが“０”であれば、スイッチ１１０ａがオンするので、画素電極１１８にはコモン信号ＬＣcom2と同電位のオフ信号Ｖoff2の電圧ＶLが印加される結果、液晶素子１２０がオフ状態に駆動される。
この後、制御信号Ｓet1、Ｓet2はいずれもＬレベルに戻る。
【００４９】
また、タイミングｔ４では、選択ｗ２ｂによる書き込みが開始する。詳細には、走査信号Ｇ(9)がＨレベルとなって９行目の走査線１１２が選択されるとともに、サブフィールドｓｆ２に対応したデータＤbが供給される。これによって９行１列から９行８列の画素回路１１０にあっては、サブフィールドｓｆ２に対応したデータＤbが、それぞれ第１画素メモリー１１０ｄに記憶されることになる。同様な動作が９行目から１６行目まで実行され、これにより、第２Ｇの画素回路１１０における第１画素メモリー１１０ｄには、サブフィールドｓｆ２に対応したデータＤbが、それぞれ記憶されることになる。
なお、選択ｗ２ｂでは、制御信号Ｓet2がＬレベルに戻っているので、スイッチ１１０ｋがオフである。このため、第１画素メモリー１１０ｄへの記憶と、第２画素メモリー１１０ｅの記憶内容に基づく液晶素子１２０のオンオフ状態の駆動とは独立した動作となる。
【００５０】
タイミングｔ５において制御信号Ｓet2がＨレベルになる。これにより、第２Ｇにおける画素回路１１０にあっては、第１画素メモリー１１０ｄに記憶され、かつ、サブフィールドｓｆ２に対応したデータＤbが第２画素メモリー１１０ｅに転送される結果、液晶素子１２０は、サブフィールドｓｆ１に応じたオンまたはオフ状態から、サブフィールドｓｆ２に対応したオンまたはオフ状態に変更される。この後、制御信号Ｓet2はＬレベルに復帰する。
換言すれば、タイミングｔ４からタイミングｔ５に至るまでに、第２Ｇの液晶素子１２０は、図８（ｂ）に示されるように、サブフィールドｓｆ１の重み「１」に対応した期間、オンまたはオフ状態で駆動されたことになる。
また、タイミングｔ５では、選択ｗ３ａによる書き込みが開始する。すなわち、走査信号Ｇ(1)〜Ｇ(8)が順次Ｈレベルとなって、サブフィールドｓｆ３に対応したデータＤbが第１Ｇにおける画素回路１１０の第１画素メモリー１１０ｄに記憶される。
【００５１】
タイミングｔ６において制御信号Ｓet1がＨレベルになる。これにより、第１Ｇにおける画素回路１１０にあっては、選択ｗ３ａによって書き込まれたデータＤbが第２画素メモリー１１０ｅに転送される結果、液晶素子１２０は、サブフィールドｓｆ２に応じたオンオフ状態から、サブフィールドｓｆ３に対応したオンまたはオフ状態に変更される。この後、制御信号Ｓet1はＬレベルに復帰する。
換言すれば、タイミングｔ４からタイミングｔ６に至るまでに、第１Ｇの液晶素子１２０は、サブフィールドｓｆ２の重み「２」に対応した期間、オンまたはオフ状態で駆動されたことになる。
なお、次に制御信号Ｓet1がＨレベルになるのは、サブフィールドｓｆ３の重み「３」に対応した期間経過したタイミングｔ９である。このため、サブフィールドｓｆ３に対応したオンオフ状態は、重み「３」に対応した期間継続することになる。
また、タイミングｔ６では、選択ｗ３ｂによる書き込みが開始する。すなわち、走査信号Ｇ(9)〜Ｇ(16)が順次Ｈレベルとなって、サブフィールドｓｆ３に対応したデータＤbが第２Ｇにおける画素回路１１０の第１画素メモリー１１０ｄに記憶される。
【００５２】
選択ｗ３ｂによる書き込みが終了してタイミングｔ７に至ると、制御信号Ｓet2がＨレベルになる。これにより、第２Ｇにおける画素回路１１０にあっては、選択ｗ３ｂによって書き込まれたデータＤbが第２画素メモリー１１０ｅに転送される結果、液晶素子１２０は、サブフィールドｓｆ２に応じた駆動状態から、サブフィールドｓｆ３に対応したオンまたはオフ駆動状態に変更される。この後、制御信号Ｓet1はＬレベルに復帰する。
換言すれば、タイミングｔ５からタイミングｔ７に至るまでに、第１Ｇの液晶素子１２０は、サブフィールドｓｆ２の重み「２」に対応した期間、オンまたはオフ状態で駆動されたことになる。
なお、次に制御信号Ｓet2がＨレベルになるのは、選択ｗ４ａによる書き込みが完了し、かつ、サブフィールドｓｆ３の重み「３」に対応した期間経過したタイミングｔ１０である。このため、サブフィールドｓｆ３に対応したオンオフ状態は、重み「３」に対応した期間継続することになる。
【００５３】
上記一連の動作によって、第１Ｇおよび第２Ｇでは、重みが「１」であるサブフィールドｓｆ１と、重みが「２」であるサブフィールドｓｆ２と、重みが「３」であるサブフィールドｓｆ３に対応した書き込みおよび表示が実行される。この一連の動作が６回繰り返された後、重みがそれぞれ「２」であるサブフィールドｓｆ１９、ｓｆ２０に対応した書き込みと表示が実行される。なお、サブフィールドｓｆ２０においては表示データＤaで指定される階調レベルにかかわらず、液晶素子１２０はオフ状態に駆動される。
【００５４】
次のフィールドでも次の２点を除き、同様な動作となる。すなわち、第１に、上位回路から供給される表示データＤaの記憶先が第１フィールドメモリー５５から第２フィールドメモリー５６に切り替わるとともに、ｓｆコードに変換する際に表示データＤaの読み出し元が第２フィールドメモリー５６から第１フィールドメモリー５５に切り替わる。第２に、第１Ｇでは、タイミングｔ３においてコモン信号ＬＣcom1およびオフ信号Ｖoff1は電圧ＶLとなり、オン信号Ｖon1は電圧ＶHとなり、第２Ｇでは、タイミングｔ４においてコモン信号ＬＣcom2およびオフ信号Ｖoff2は電圧ＶLとなり、オン信号Ｖon2は電圧ＶHとなる。これにより、第２画素メモリー１１０ｅに転送されたデータＤbが“１”であれば、画素電極１１８には電圧ＶHが印加される結果、液晶素子１２０が正極性でオン駆動される。これにより、液晶素子１２０は交流駆動される。なお、第２画素メモリー１１０ｅに転送されたデータＤbが“０”であれば、画素電極１１８には対向電極１０８と同電位の電圧ＶHが印加される。
このようして本実施形態では、第１Ｇおよび第２Ｇでは、指定された階調レベルに応じたオン駆動またはオフ駆動が、サブフィールドｓｆ１〜ｓｆ１９（ｓｆ２０を除く）毎に実行されることによって、階調が表現される。
なお、第２Ｇにおける画素回路１１０の表示状態は、図８に示されるように、第１Ｇと比較して最小の重み「１」分だけ、遅延した関係となる。
【００５５】
本実施形態のように、画素回路１１０を、単位期間であるサブフィールド毎においてオン状態またはオフ状態で駆動する構成では、最も重みの小さいサブフィールドの期間長が短いほど、表現可能な階調数を増やすことができる。
ただし、図２３に示されるように、表示回路１００をグループに分けることなく、単純に、１フィールドにおいて２０回走査して、各走査後に表示を更新する構成では、液晶の低応答性を利用してオン駆動を離散的に配置することを除外して考えると、オン状態で駆動する重みの合計は「０」〜「２０」の範囲でしかない。
これに対して、本実施形態では、表示回路１００を第１Ｇおよび第２Ｇに分割するとともに、特に一方のグループにデータＤbが第１画素メモリー１１０ｄに記憶された後、直ちに当該データＤbに基づいたオンまたはオフ状態に駆動するのではなく、他方のグループにデータＤbが第１画素メモリー１１０ｄに記憶されるのを待って、オンまたはオフ状態に駆動する構成となっている。
このため、本実施形態では、データＤbを書き込むための走査が、図２３と同様に１フィールドにおいて２０回であって、その走査速度も同じであるが、オン状態で駆動する重みの合計は「０」〜「４０」の範囲に拡大することができる。もちろん、ここでは比較のために、液晶の低応答性を利用してオン駆動を離散的に配置することを除外している。さらに、本実施形態では、重みについてもグループ数の２よりも多い「１」、「２」、「３」の３種類とすることができる。
したがって、本実施形態では、データＤbを書き込むための走査速度が同じであっても、図２３に示した構成と比較して、階調表現を向上させることが可能になる。
【００５６】
また、本実施形態において表示回路１００を第１Ｇと第２Ｇとに分けているが、この境界は８行目と９行目との１カ所に過ぎず、また、第１Ｇと第２Ｇとで極性が異なる状態についても、タイミングｔ３からタイミングｔ４までに期間に過ぎない。このため、異なる極性が隣り合うことによる影響が抑えられる。
【００５７】
＜第２実施形態＞
次に、本発明の第２実施形態に係る電気光学装置について説明する。第２実施形態では、走査線駆動回路１３０におけるシフトレジスタ１３２の段数を、走査線１１２の本数の半分としたものである。
【００５８】
図１０は、第２実施形態に係る電気光学装置における走査線駆動回路１３０の構成を示す図である。
この図に示されるように、シフトレジスタ１３２の出力段は、２本の走査線１１２に対応して供給される。例えば、シフトレジスタ１３２の１、２、３、…、８段目は、１・２行目、３・４行目、５・６行目、…、１５・１６行目に対応して出力される。一方、イネーブル信号Ｅnb-1は、奇数（１、３、５、…、１５）行に対応して供給され、イネーブル信号Ｅnb-2は、偶数（２、４、６、…、１６）行に対応して供給されている。
【００５９】
図１１は、第２実施形態に係る走査線駆動回路１３０の動作を示すタイミングチャートである。
この図に示されるように、クロック信号Ｃlyの周波数は第１実施形態（図７参照）と比較して１／２となっている。一方、イネーブル信号Ｅnb-1は、クロック信号Ｃlyの半周期のうち、時間的に前方のタイミングにおいてＨレベルとなり、イネーブル信号Ｅnb-2は、クロック信号Ｃlyの半周期のうち、時間的に後方のタイミングにおいてＨレベルとなる。
したがって、シフトレジスタ１３２から出力される信号ＳＲ(1)がＨレベルとなる期間の前方において、走査信号Ｇ(1)がＨレベルとなり、後方において走査信号Ｇ(2)がＨレベルとなる。信号ＳＲ(2)、ＳＲ(3)、…、ＳＲ(8)は、信号ＳＲ(1)に対して周波数が半分となったクロック信号Ｃlyの半周期ずつ順次遅延してＨレベルとなるので、走査信号Ｇ(1)〜Ｇ(16)でみれば、第１実施形態（図７参照）と同波形となる。
【００６０】
第２実施形態によれば、走査線駆動回路１３０の出力段数が第１実施形態の半分となるので、その分、構成の簡略化を図ることができる。
【００６１】
＜第３実施形態＞
次に、本発明の第３実施形態に係る電気光学装置について説明する。
【００６２】
図１２は、第３実施形態に係る電気光学装置の構成を示す図である。
この図に示される第３実施形態に係る電気光学装置が、第１実施形態（図１参照）と相違する点は、第１Ｇを奇数行の画素回路１１０とし、第２Ｇを偶数行の画素回路１１０とした点にある。このため、奇数行の画素回路１１０に制御信号Ｓet1が供給され、偶数行の画素回路１１０に制御信号Ｓet2が供給されている。
なお、第３実施形態に係る電気光学装置では、図１０に示した第２実施形態の走査線駆動回路１３０が用いられるが、スタートパルスＳpy、クロック信号Ｃly、イネーブル信号Ｅnb-1、Ｅnb-2は、次に説明するように図１１とは異なっている。
【００６３】
図１３は、第３実施形態における走査線駆動回路１３０の動作を示すタイミングチャートである。図１３に示した波形のうち、クロック信号Ｃly、イネーブル信号Ｅnb-1、Ｅnb-2は、図７と同一であるが、スタートパルスＳpyの供給間隔が半分となっている。
このため、半周期１〜８において信号ＳＲ(1)〜ＳＲ(8)が順にＨレベルとなる。この信号ＳＲ(1)〜ＳＲ(8)とイネーブル信号Ｅnb-1との論理積信号が、奇数行目に対応した走査信号Ｇ(1)、Ｇ(3)、Ｇ(5)、…、Ｇ(15)として出力される。
また、半周期９〜１６においても信号ＳＲ(1)〜ＳＲ(8)が順にＨレベルとなる。この信号ＳＲ(1)〜ＳＲ(8)とイネーブル信号Ｅnb-2との論理積信号が、偶数行目に対応した走査信号Ｇ(2)、Ｇ(4)、Ｇ(6)、…、Ｇ(16)として出力される。
【００６４】
図１４は、第３実施形態に係る電気光学装置１の動作を示す図である。
書き込みされる走査線１１２の順序が１〜８行目および９〜１６行目から、奇数行目および偶数行目となり、データＤbの読み出し（データ信号の供給）も、この走査線の順序に合わせて変更される点以外は、図８に示した第１実施形態と基本的に同様である。このため、動作の説明については省略する。
【００６５】
第１実施形態では、表示回路１００が１〜８行目と９〜１６行目とで分かれているので、オブジェクトが中央部を跨ぐように移動するような表示を行う場合、中央部の境界付近で不自然な挙動として視認されてしまう可能性があるが、この第３実施形態では、奇数行と偶数行とで１行おきに分かれているので、このような不自然さを低減することができる。また、第３実施形態では、第２実施形態と同様に、シフトレジスタ１３２の段数を減らすことができるので、その分、構成の簡易化を図ることができる。
【００６６】
＜フィールド構成の別例（２分割の場合）＞
第１実施形態から第３実施形態までは、いずれにしても表示回路１００を第１Ｇと第２Ｇとに分けた場合の例であるが、サブフィールドの構成については、図３に示した例に限られない。
【００６７】
図１５は、サブフィールドの構成を変更した例（その１）である。この図に示されるように、例えば、サブフィールドｓｆ１９の重みを「１」にするとともに、サブフィールドｓｆ２０の重みをより大きな「３」にして、強制的にオフ駆動するための時間を長く確保するようにしても良い。
【００６８】
図１６は、サブフィールドの構成を変更した例（その２）である。この図に示されるように、サブフィールドｓｆ１〜ｓｆ２０の重みについて、１：２：３：１：３：２：、…、２：２というように、規則性が少なくなるように、途中で重みを入れ替えても良い。
図１７は、サブフィールドの構成を変更した例（その３）である。この図に示されるように、サブフィールドの重みを１：３：２の繰り返しパターンにするとともに、図１６におけるサブフィールドｓｆ１９の重みを「１」にするとともに、サブフィールドｓｆ２０の重みをより大きな「３」にして、強制的にオフ駆動するための時間を長く確保するようにしても良い。
もちろん、これらの例を適宜組み合わせても良い。
【００６９】
＜第４実施形態（４分割の場合）＞
上述した実施形態は、表示回路１００を第１Ｇおよび第２Ｇの２つに分けた例であったが、本発明にあっては、グループ数は「２」に限られない。そこで、本発明の第４実施形態として表示回路１００におけるグループ数を「４」とした場合を例にとって説明する。
【００７０】
図１８は、第４実施形態に係る電気光学装置の構成を示す図である。
この図に示されるように、第４実施形態にあっては、画素回路１１０のマトリクス配列が、１〜４行目の第１Ｇと、５〜８行目の第２Ｇと、９〜１２行目の第３Ｇと、１３〜１６行目の第４Ｇと、に分けられる。第１Ｇの画素回路１１０には制御信号Ｓet1が共通に供給され、第２Ｇの画素回路１１０には制御信号Ｓet2が共通に供給され、第３Ｇの画素回路１１０には制御信号Ｓet3が共通に供給され、第４Ｇの画素回路１１０には制御信号Ｓet4が共通に供給される。
また、対向電極１０８についても、第１Ｇから第４Ｇまでに対応して分割されるとともに、オン信号、オフ信号についても、これらの４つのグループに対応して供給される。
【００７１】
なお、第４実施形態において、走査線駆動回路１３０については、図６に示した構成を用いても良いし、図１０に示した構成を用いても良い。走査信号Ｇ(1)〜Ｇ(16)は、走査線駆動回路１３０として、図６に示した構成を用いた場合には図７に示したものとなり、図１０に示した構成を用いた場合には図１１に示したものとなり、いずれも上述したように同一である。
【００７２】
図１９は、第４実施形態に係る電気光学装置１の動作を示す図である。この図に示されるように、１フィールドは、サブフィールドｓｆ１〜ｓｆ２０によって構成されるが、その重みは、１：４：７：２：６を４回繰り返したパターンとなっている。
また、この図において選択ｗ１ａは、図７または図１１における選択ｗ１ａのうち、１〜４行目の走査線１１２の選択である。また、図１９において選択ｗ１ｂは、図７または図１１における選択ｗ１ａのうち、５〜９行目の走査線１１２の選択である。図１９において選択ｗ１ｃは、図７または図１１における選択ｗ１ｂのうち、９〜１２行目の走査線１１２の選択であり、図１９において選択ｗ１ｄは、図７または図１１における選択ｗ１ｂのうち、１３〜１６行目の走査線１１２の選択である。
【００７３】
第４実施形態の動作については、第１実施形態と比較して、サブフィールドｓｆ１〜ｓｆ２０の重みが異なる点や、グループ数が「４」である点、制御信号Ｓet1〜Ｓet4が図１９（ｂ）に示されるように供給される点を考慮すれば、第１実施形態で説明した動作から類推可能であるので、その詳細な説明については省略する。
また、第２Ｇ、第３Ｇおよび第４Ｇにおける画素回路１１０の表示状態が、図１９に示されるように、第１Ｇと比較して最小の重み「１」分だけ、順次遅延した関係となるのも、第１実施形態と同様である。
【００７４】
第４実施形態によれば、データＤbを書き込むための走査が第１実施形態と同様に、１フィールドにおいて２０回であって、その走査速度も同じであるが、オン状態で駆動する重みの合計は「０」〜「８０」の範囲に拡大している。さらに、第４実施形態では、重みについてもグループ数の４よりも多い「１」、「４」、「７」、「２」、「６」の５種類にすることができる。したがって、第４実施形態では、データＤbを書き込むための走査速度が同じであっても、第１実施形態と比較して、さらに階調表現を向上させることが可能になる。
【００７５】
＜フィールド構成の別例（４分割の場合）＞
第４実施形態においても、フィールドの構成は図１９に示した例に限られない。
【００７６】
図２０は、サブフィールドの構成を変更した例（その４）である。この図に示されるように、サブフィールドの重みのパターンとして、１：４：７：２：６のパターンに、１：４：７：３：５のパターンを加えて、規則性を低減しても良い。
【００７７】
また、グループ数を「４」とする場合の例については、図１８に示した例に限られない。例えば、第３実施形態（図１２参照）の応用として、特に図示しないが、１、５、９、１３行目を第１Ｇとして制御信号Ｓet1を供給し、２、６、１０、１４行目を第２Ｇとして制御信号Ｓet2を供給し、３、７、１１、１５行目を第３Ｇとして制御信号Ｓet3を供給し、４、８、１２、１６行目を第４Ｇとして制御信号Ｓet4を供給した構成としても良い。この構成によれば、第３実施形態と同様に、オブジェクトが移動するときの不自然な表示を低減することできる。
【００７８】
＜応用例・変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
【００７９】
実施形態においては、サブフィールドｓｆ２０を階調レベルにかかわらず強制的にオフ状態に駆動する構成としたが、この理由は、上述したように対向電極１０８の電圧ＶH、ＶLで交互に切り替えて、画素回路１１０における構成素子の耐圧を抑えるためである。これにかかわらず、対向電極１０８の電圧を固定するととともに、オン信号Ｖonの電圧を、対向電極１０８の電圧に対して絶対値で光学的飽和電圧以上となるように高位側および低位側に切り替える構成としても良い。このように対向電極１０８の電圧を固定とする場合には、サブフィールドｓｆ２０を強制的にオフ駆動する必要がなくなるので、サブフィールドｓｆ２０を階調表現のためにオン状態またはオフ状態の駆動に割り当てても良い。
なお、サブフィールドについては、図８（図３）、図１４、図１５、図１６、図１７、図１９、図２０に示した構成以外であっても良いのはもちろんである。
【００８０】
実施形態においては、表示回路１００における素子基板をシリコン基板としたが、他の半導体基板を用いても良い。例えばＳＯＩ基板であっても良い。また、素子基板としてはポリシリコンプロセスを適用して水晶やガラス等の光透過性を有する基板を用いても良い。素子基板に光透過性を有する基板を用いたときに、液晶素子１２０を透過型としても良い。また、液晶素子１２０については、ノーマリーブラックモードではなくノーマリーホワイトモードとしても良い。
また、実施形態においては、走査線１１２が選択されたとき、画素回路に電気光学素子のオン状態またはオフ状態を指定するデータを書き込む構成としたが、当該電気光学素子の輝度レベルを指定するデータを書き込む構成としても良い。
【００８１】
電気光学素子としては、液晶素子に限られず、画素電極とコモン電極とで無機または有機ＥＬ層を挟持したＥＬ素子や、画素電極とコモン電極とで電気泳動物質を挟持した電気泳動素子、鏡（ミラー）の傾きがオンオフに対応した位置をとり、オンまたはオフのいずれか一方の状態のときだけ入射光を所定方向に反射させるミラー素子などにも適用可能である。
【００８２】
次に、上述した電気光学装置１を適用した電子機器について説明する。
図２１は、表示回路１００をライトバルブとして用いたプロジェクター１１００の外観構成を示す図であり、図２２は、プロジェクター１１００の光学的構成を示す平面図である。
図２２に示されるように、プロジェクター１１００は、反射型の表示回路１００を、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応させた３板式である。プロジェクター１１００の内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクター１１１４による反射で略平行な光束となって、第１のインテグレーターレンズ１１２０に入射する。この第１のインテグレーターレンズ１１２０により、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレーターレンズ１１２５を光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることになる。
【００８３】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッター１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、表示回路１００Ｂでの反射に際して変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、表示回路１００Ｒでの反射に際して変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、表示回路１００Ｇでの反射に際して変調される。
ここで、表示回路１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態における表示回路１００と同様であり、供給されるＲ、Ｇ、Ｂの各色に対応する表示データＤaに基づいてそれぞれ駆動されるものである。すなわち、このプロジェクター１１００では、表示回路１００が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられて、Ｒ、Ｇ、Ｂの各色に対応する表示データＤaに応じてそれぞれ駆動される構成となっている。
【００８４】
表示回路１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッター１１４０によって順次合成された後、投射光学系１１６０によって、スクリーン１１７０に投射される。なお、表示回路１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは設けられない。
なお、電子機器としては、図２１および図２２を参照して説明したプロジェクターの他、ビデオカメラやレンズ交換式デジタルカメラにおける電子式ビューファインダーや、ヘッドマウントディスプレイなどにも適用可能である。
【符号の説明】
【００８５】
１…電気光学装置、１０…制御回路、１００…表示回路、１１０…画素回路、１１０ｄ…第１画素メモリー、１１０ｅ…第２画素メモリー、１１２…走査線、１１４…データ線、１３０…走査線駆動回路、１４０…データ線駆動回路、１２０…液晶素子、１１００…プロジェクター。
【図１】
2013195884.tif 000003
【図２】
2013195884.tif 000004
【図３】
2013195884.tif 000005
【図４】
2013195884.tif 000006
【図５】
2013195884.tif 000007
【図６】
2013195884.tif 000008
【図７】
2013195884.tif 000009
【図８】
2013195884.tif 000010
【図９】
2013195884.tif 000011
【図１０】
2013195884.tif 000012
【図１１】
2013195884.tif 000013
【図１２】
2013195884.tif 000014
【図１３】
2013195884.tif 000015
【図１４】
2013195884.tif 000016
【図１５】
2013195884.tif 000017
【図１６】
2013195884.tif 000018
【図１７】
2013195884.tif 000019
【図１８】
2013195884.tif 000020
【図１９】
2013195884.tif 000021
【図２０】
2013195884.tif 000022
【図２１】
2013195884.tif 000023
【図２２】
2013195884.tif 000024
【図２３】
2013195884.tif 000025