(57)【要約】【課題】短絡発生時に回路や素子の特性が劣化するのを確実に抑制することが可能な電源回路を提供する。【解決手段】この電源回路１００は、トランス１に電源を供給するための第１電源供給ラインＬ１と、トランス１からＩＣ２に電源を供給するための第２電源供給ラインＬ２とに接続され、レギュレータ３の出力短絡時に第１電源供給ラインＬ１を介してトランス１に電源が供給されるのを停止させることにより、第２電源供給ラインＬ２を介してＩＣ２に電源が供給されるのを停止させるスイッチ回路部５を備える。【選択図】図１
2013207874.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
前記トランスの１次側に配置され、前記トランスからの電圧の出力を制御する電源制御部と、
前記トランスの２次側からの電圧が入力され、所定の電圧を出力する電圧出力部と、
前記トランスに電源を供給するための第１電源供給ラインと、前記トランスから前記電源制御部に電源を供給するための第２電源供給ラインとに接続され、前記電圧出力部の出力短絡時に前記第１電源供給ラインを介して前記トランスに電源が供給されるのを停止させることにより、前記第２電源供給ラインを介して前記電源制御部に電源が供給されるのを停止させるスイッチ回路部とを備える、電源回路。
【請求項２】
前記スイッチ回路部は、前記電圧出力部の出力短絡時に前記第２電源供給ラインに供給される電圧が上昇することに基づいて、前記第１電源供給ラインを介して前記トランスに電源が供給されるのを停止させるように切り替えるように構成されている、請求項１に記載の電源回路。
【請求項３】
前記スイッチ回路部は、
前記第２電源供給ラインに制御端子が接続され、前記電圧出力部の出力短絡時にオン状態となるトランジスタと、
前記第１電源供給ラインに接続され、前記トランジスタがオン状態となることにより前記第１電源供給ラインを遮断して前記第１電源供給ラインを介して前記トランスに電源が供給されるのを停止させる電源遮断部とを含む、請求項１または２に記載の電源回路。
【請求項４】
前記スイッチ回路部は、前記第２電源供給ラインと前記トランジスタとの間に設けられ、前記電圧出力部の出力短絡時に降伏する定電圧素子をさらに含み、
前記トランジスタは、前記電圧出力部の出力短絡時に前記定電圧素子が降伏することによりオン状態となるように構成されている、請求項３に記載の電源回路。
【請求項５】
前記定電圧素子は、ツェナーダイオードを含む、請求項４に記載の電源回路。
【請求項６】
前記トランスの２次側の電圧に応じた帰還電流を前記電源制御部にフィードバック出力するフィードバック回路をさらに備え、
前記電源制御部は、前記フィードバック回路からフィードバック出力される前記帰還電流に基づいて、前記トランスの２次側の電圧の出力を制御するように構成されており、
前記電圧出力部の出力短絡時には、前記フィードバック回路により前記帰還電流が前記電源制御部にフィードバック出力されないことによって、前記電源制御部により前記トランスの２次側の電圧を大きくする制御が行われるとともに、前記トランスの１次側の前記第２電源供給ラインに供給される電圧が大きくなるように構成されており、
前記トランジスタは、前記電圧出力部の出力短絡時に前記第２電源供給ラインに供給される電圧が大きくなることに起因して前記ツェナーダイオードが降伏することによりオン状態となるように構成されている、請求項５に記載の電源回路。
【請求項７】
前記電源遮断部は、前記トランジスタがオン状態となることによりオフ状態となるとともに、オフ状態となることにより前記第１電源供給ラインを遮断して前記第１電源供給ラインを介して前記トランスに電源が供給されるのを停止させるリレー回路を含む、請求項３〜６のいずれか１項に記載の電源回路。
【請求項８】
前記トランスは、
１次側に配置され、前記第１電源供給ラインを介して外部電源に接続される第１巻線と、
２次側に配置され、前記第１巻線が励起されることに起因して励起される第２巻線と、
１次側に配置され、前記第１巻線および前記第２巻線が励起されることに起因して励起される第３巻線とを含み、
前記スイッチ回路部が接続された前記第２電源供給ラインは、前記第３巻線と前記電源制御部とを接続するように設けられている、請求項１〜７のいずれか１項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源回路に関し、特に、トランスを備えた電源回路に関する。
【背景技術】
【０００２】
従来、トランスを備えた電源回路が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、トランスと、トランスからの電圧の出力を制御する制御部（電源制御部）と、トランスの２次側の電圧に応じた帰還電流を制御部にフィードバック出力するフォトカプラを含む定電圧制御部（フィードバック回路）と、トランスの２次側の電圧を所定の電圧に調整して出力するレギュレータ（電圧出力部）とを備えるスイッチング電源装置（電源回路）が開示されている。このスイッチング電源装置の定電圧制御部は、上記フォトカプラに加えて、トランスの２次側の電圧が分圧されたものが参照電圧として入力されるシャントレギュレータを含む。なお、フォトカプラは、シャントレギュレータのカソード側に接続されている。また、シャントレギュレータの参照電圧が入力される端子は、抵抗およびダイオードを介してレギュレータの出力側に接続されている。そして、トランスの２次側の電圧が変動した場合には、その電圧の変動に対応した電流がシャントレギュレータおよびシャントレギュレータのカソード側に接続されるフォトカプラに流れる。これにより、フォトカプラから制御部に帰還電流が出力されて、トランスの２次側の電圧が所定の電圧になるように、制御部によってトランスの出力が制御される。
【０００４】
また、上記スイッチング電源装置では、制御部は、トランスの２次側に過度に大きい電流が流れている状態（過電流状態）を解消して回路全体を保護するための過電流保護回路を含む。この過電流保護回路は、トランスの２次側が過電流状態となっていることを検知した際に、制御部の駆動を停止させる機能を有する。また、上記スイッチング電源装置では、トランスの２次側で、かつ、レギュレータの入力側に、トランスの２次側の電圧が過度に大きい過電圧状態となった際に降伏することにより破壊（短絡故障）されて接地されるツェナーダイオードが設けられている。上記スイッチング電源装置において、短絡発生時（たとえばレギュレータの出力側が短絡した時）には、レギュレータの出力側の電圧が略ゼロになり、レギュレータの出力側に接続されているシャントレギュレータの参照電圧が大きく低下する。これにより、シャントレギュレータおよびフォトカプラに電流が流れなくなることによって、フォトカプラから制御部に帰還電流が出力されなくなるため、制御部は、トランスの２次側の電圧を大幅に増加させる制御を行う。その結果、トランスの２次側が過電圧状態となるとともに、トランスの２次側に大電流（過電流）が流れる。このとき、トランスの２次側を流れる過電流は、レギュレータの入力側で短絡故障したツェナーダイオードを介してグランドに流れるので、トランスの２次側のレギュレータなどの回路や素子に過電流が流れるのが抑制される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１３０９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に開示されたスイッチング電源装置（電源回路）では、トランスの２次側で、かつ、レギュレータ（電圧出力部）の入力側に設けられたツェナーダイオードが短絡発生時に短絡故障せずに開放故障する場合がある。この場合には、短絡発生時にトランスの２次側を流れる過電流が、ツェナーダイオードを介してグランドに流れずに、レギュレータ（電圧出力部）などの回路や素子に流れ続けると考えられる。このため、短絡発生時に回路や素子の特性が劣化する場合がある。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、短絡発生時に回路や素子の特性が劣化するのを確実に抑制することが可能な電源回路を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、この発明の一の局面による電源回路は、トランスと、トランスの１次側に配置され、トランスからの電圧の出力を制御する電源制御部と、トランスの２次側からの電圧が入力され、所定の電圧を出力する電圧出力部と、トランスに電源を供給するための第１電源供給ラインと、トランスから電源制御部に電源を供給するための第２電源供給ラインとに接続され、電圧出力部の出力短絡時に第１電源供給ラインを介してトランスに電源が供給されるのを停止させることにより、第２電源供給ラインを介して電源制御部に電源が供給されるのを停止させるスイッチ回路部とを備える。
【０００９】
この発明の一の局面による電源回路では、上記のように、電圧出力部の出力短絡時に第１電源供給ラインを介してトランスに電源が供給されるのを停止させることにより、第２電源供給ラインを介して電源制御部に電源が供給されるのを停止させるスイッチ回路部を設ける。これにより、電圧出力部の出力短絡時（トランスの２次側が過電圧状態となった場合）には、第１電源供給ラインを介してトランスに電源が供給されなくなることによって、第２電源供給ラインを介して電源制御部に電源が供給されなくなるので、電源制御部が停止される。その結果、短絡発生時におけるトランスの２次側の過電圧状態を確実に解消して、トランスの２次側の電圧出力部などの回路や素子に過電流が流れるのを確実に抑制することができるので、短絡発生時に回路や素子の特性が劣化するのを確実に抑制することができる。
【００１０】
上記一の局面による電源回路において、好ましくは、スイッチ回路部は、電圧出力部の出力短絡時に第２電源供給ラインに供給される電圧が上昇することに基づいて、第１電源供給ラインを介してトランスに電源が供給されるのを停止させるように切り替えるように構成されている。このように構成すれば、短絡発生時に第２電源供給ラインに供給される電圧が上昇したか否かに基づいて、容易に、第１電源供給ラインを介してトランスに電源を供給するか否かを切り替えることができる。
【００１１】
上記一の局面による電源回路において、好ましくは、スイッチ回路部は、第２電源供給ラインに制御端子が接続され、電圧出力部の出力短絡時にオン状態となるトランジスタと、第１電源供給ラインに接続され、トランジスタがオン状態となることにより第１電源供給ラインを遮断して第１電源供給ラインを介してトランスに電源が供給されるのを停止させる電源遮断部とを含む。このように構成すれば、トランジスタと電源遮断部とによって、容易に、短絡発生時に第１電源供給ラインを遮断することができる。
【００１２】
この場合、好ましくは、スイッチ回路部は、第２電源供給ラインとトランジスタとの間に設けられ、電圧出力部の出力短絡時に降伏する定電圧素子をさらに含み、トランジスタは、電圧出力部の出力短絡時に定電圧素子が降伏することによりオン状態となるように構成されている。このように構成すれば、電圧出力部の出力短絡時に降伏する定電圧素子によって、容易に、短絡発生時にトランジスタをオン状態とすることができる。
【００１３】
上記スイッチ回路部が定電圧素子を含む電源回路において、好ましくは、定電圧素子は、ツェナーダイオードを含む。このように構成すれば、電圧出力部の出力短絡時に降伏するツェナーダイオードによって、より容易に、短絡発生時にトランジスタをオン状態とすることができる。
【００１４】
この場合、好ましくは、トランスの２次側の電圧に応じた帰還電流を電源制御部にフィードバック出力するフィードバック回路をさらに備え、電源制御部は、フィードバック回路からフィードバック出力される帰還電流に基づいて、トランスの２次側の電圧の出力を制御するように構成されており、電圧出力部の出力短絡時には、フィードバック回路により帰還電流が電源制御部にフィードバック出力されないことによって、電源制御部によりトランスの２次側の電圧を大きくする制御が行われるとともに、トランスの１次側の第２電源供給ラインに供給される電圧が大きくなるように構成されており、トランジスタは、電圧出力部の出力短絡時に第２電源供給ラインに供給される電圧が大きくなることに起因してツェナーダイオードが降伏することによりオン状態となるように構成されている。このように構成すれば、短絡発生時には、トランスの２次側の電圧が大きくなるとともに、第２電源供給ラインに供給される電圧も大きくなるので、容易に、短絡発生時にツェナーダイオードを降伏させてトランジスタをオン状態とすることができる。その結果、トランジスタがオン状態となることにより第１電源供給ラインを遮断する電源遮断部によって、容易に、短絡発生時に第１電源供給ラインを介してトランスに電源が供給されるのを停止させることができる。
【００１５】
上記スイッチ回路部がトランジスタと電源遮断部とを含む電源回路において、好ましくは、電源遮断部は、トランジスタがオン状態となることによりオフ状態となるとともに、オフ状態となることにより第１電源供給ラインを遮断して第１電源供給ラインを介してトランスに電源が供給されるのを停止させるリレー回路を含む。このように構成すれば、リレー回路によって、簡易な構成で、短絡発生時に第１電源供給ラインを介してトランスに電源が供給されるのを停止させることができる。
【００１６】
上記一の局面による電源回路において、好ましくは、トランスは、１次側に配置され、第１電源供給ラインを介して外部電源に接続される第１巻線と、２次側に配置され、第１巻線が励起されることに起因して励起される第２巻線と、１次側に配置され、第１巻線および第２巻線が励起されることに起因して励起される第３巻線とを含み、スイッチ回路部が接続された第２電源供給ラインは、第３巻線と電源制御部とを接続するように設けられている。このように構成すれば、電源制御部を駆動するための電源を別途設けることなく、トランスの第３巻線によって電源制御部を駆動することができるので、部品点数を削減することができる。
【発明の効果】
【００１７】
本発明によれば、上記のように、短絡発生時に回路や素子の特性が劣化するのを確実に抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態による電源回路の回路図である。
【図２】本発明の一実施形態の第１変形例による電源回路の回路図である。
【図３】本発明の一実施形態の第２変形例による電源回路の回路図である。
【図４】本発明の一実施形態の第３変形例による電源回路の回路図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態を図面に基づいて説明する。
【００２０】
図１を参照して、本発明の一実施形態による電源回路１００の構成について説明する。
【００２１】
図１に示すように、電源回路１００は、トランス１と、トランス１の１次側に配置されたＩＣ２と、トランス１の２次側に配置されたレギュレータ３と、フィードバック回路４と、トランス１の１次側に配置されたスイッチ回路部５とを備えている。なお、ＩＣ２は、本発明の「電源制御部」の一例である。また、レギュレータ３は、本発明の「電圧出力部」の一例である。
【００２２】
トランス１は、１次側に配置された１次巻線１ａおよび補助巻線１ｂと、２次側に配置された２次巻線１ｃとを含むように構成されている。なお、１次巻線１ａ、補助巻線１ｂおよび２次巻線１ｃは、それぞれ、本発明の「第１巻線」、「第３巻線」および「第２巻線」の一例である。
【００２３】
１次巻線１ａの一方端は、第１電源供給ラインＬ１を介して外部電源（交流電源）１０に接続されている。この第１電源供給ラインＬ１には、図示しないダイオードブリッジなどの整流回路が設けられている。また、２次巻線１ｃは、１次巻線１ａが励起されることによって励起されるように構成されている。また、補助巻線１ｂは、１次巻線１ａおよび２次巻線１ｃが励起されることによって励起されるように構成されている。なお、１次巻線１ａの巻方向と補助巻線１ｂの巻方向とは、反対である。また、補助巻線１ｂの巻方向と２次巻線１ｃの巻方向とは、同じである。
【００２４】
また、ＩＣ２とトランス１の１次巻線１ａとの間には、ＦＥＴ（電界効果型トランジスタ）６が設けられている。ＩＣ２の端子２ａは、抵抗Ｒ１を介してＦＥＴ６のゲートＧに接続されている。また、ＦＥＴ６のドレインＤは、トランス１の１次巻線１ａの他方端に接続されている。また、ＦＥＴ６のソースＳは、センシングのための抵抗Ｒ２を介して接地されている。そして、ＩＣ２の発振によりＦＥＴ６がオンオフすることによって、トランス１の１次側（１次巻線１ａ）の電圧が変圧されて２次側（２次巻線１ｃ）に伝達されるように構成されている。
【００２５】
レギュレータ３は、トランス１の２次巻線１ｃから出力されてレギュレータ３に入力される電圧（Ｖ１）を所定の電圧（Ｖ２）に変換して負荷２０側に出力するように構成されている。また、フィードバック回路４は、トランス１の２次側の電圧（トランス１の２次巻線１ｃから出力される電圧）に応じた帰還電流をトランス１の１次側のＩＣ２にフィードバック出力するように構成されている。
【００２６】
ここで、ＩＣ２は、トランス１の２次側の電圧の出力を制御する機能を有するように構成されている。具体的には、ＩＣ２は、フィードバック回路４の後述するフォトカプラ４２からフィードバック出力される帰還電流に基づいて発振の周期を調整することにより、トランス１の２次側の電圧を調整する動作（詳細は、後述する）を行うように構成されている。また、ＩＣ２は、上記のような動作を、トランス１の補助巻線１ｂから第２電源供給ラインＬ２を介して供給される電力（電源）に基づいて行うように構成されている。第２電源供給ラインＬ２は、ＩＣ２の端子２ｂと、トランス１の補助巻線１ｂの接地されていない一方端とを接続するように設けられている。なお、ＩＣ２の端子２ｃは、抵抗Ｒ２を介して接地されている。また、ＩＣ２の端子２ｄは、接地されている。
【００２７】
また、第２電源供給ラインＬ２には、トランス１の補助巻線１ｂから供給される電力を整流するダイオードＤ１と、ダイオードＤ１によって整流された電力を平滑化する電界コンデンサＣ１とが接続されている。ダイオードＤ１のアノード側は、第２電源供給ラインＬ２を介してトランス１の補助巻線１ｂの一方端に接続されているとともに、ダイオードＤ１のカソード側は、第２電源供給ラインＬ２を介してＩＣ２の端子２ｄに接続されている。また、電解コンデンサＣ１の一方電極側は、第２電源供給ラインＬ２を介してダイオードＤ１のカソード側に接続されているとともに、電界コンデンサＣ１の他方電極側は、接地されている。
【００２８】
ここで、本実施形態では、スイッチ回路部５は、レギュレータ３の出力短絡時に第１電源供給ラインＬ１を介してトランス１に電源が供給されるのを停止させることにより、第２電源供給ラインＬ２を介してＩＣ２に電源が供給されるのを停止させるように構成されている。また、スイッチ回路部５は、後述するように、レギュレータ３の出力短絡時に第２電源供給ラインＬ２に供給される電圧が上昇することに基づいて、第１電源供給ラインＬ１を介してトランス１に電源が供給されるのを停止させるように切り替えるように構成されている。
【００２９】
また、スイッチ回路部５は、トランス１に電源を供給するための第１電源供給ラインＬ１と、ＩＣ２に電源を供給するための第２電源供給ラインＬ２との両方に接続されている。具体的には、スイッチ回路部５は、第１電源供給ラインＬ１に接続されたリレー回路５１と、第２電源供給ラインＬ２に接続されたツェナーダイオード５２と、リレー回路５１とツェナーダイオード５２との間に設けられたＦＥＴ５３とを含む。なお、リレー回路５１、ツェナーダイオード５２およびＦＥＴ５３は、それぞれ、本発明の「電源遮断部」、「定電圧素子」および「トランジスタ」の一例である。
【００３０】
リレー回路５１は、第１電源供給ラインＬ１上に設けられた開閉（オンオフ）可能なスイッチ５１ａと、スイッチ５１ａの開閉（オンオフ）を制御するコイル５１ｂとを有する。リレー回路５１のコイル５１ｂの一方端は、接地されている。また、リレー回路５１のコイル５１ｂの他方端は、抵抗Ｒ３を介して第１電源供給ラインＬ１に接続されているとともに、ＦＥＴ５３のドレインＤに接続されている。また、ＦＥＴ５３のソースＳは、接地されている。また、ＦＥＴ５３のゲート（制御端子）Ｇは、抵抗Ｒ４を介してツェナーダイオード５２のアノード側に接続されている。また、ツェナーダイオード５２のカソード側は、第２電源供給ラインＬ２に接続されている。
【００３１】
ここで、リレー回路５１のスイッチ５１ａは、レギュレータ３の出力短絡が発生していない通常時においてコイル５１ｂ側に付勢されてオン状態となる（詳細は、後述する）ように構成されている。また、ツェナーダイオード５２は、レギュレータ３の出力短絡時に第２電源供給ラインＬ２に供給される電圧が上昇した場合に降伏する（詳細は、後述する）ように構成されている。そして、ＦＥＴ５３は、ツェナーダイオード５２が降伏した際にオン状態となるとともに、オン状態となることによりリレー回路５１のスイッチ５１ａをオフ状態とする（詳細は、後述する）ように構成されている。
【００３２】
なお、トランス１の２次巻線１ｃとレギュレータ３との間には、２次巻線１ｃから出力される電力を整流するダイオードＤ２と、ダイオードＤ２によって整流された電力を平滑化する電解コンデンサＣ２とが設けられている。ダイオードＤ２のアノード側は、トランス１の２次巻線１ｃの接地されていない一方端に接続されているとともに、ダイオードＤ２のカソード側は、レギュレータ３の入力側に接続されている。また、電解コンデンサＣ２の一方電極側は、ダイオードＤ２のカソード側に接続されているとともに、電解コンデンサＣ２の他方電極側は、接地されている。
【００３３】
また、フィードバック回路４は、トランス１の２次側にカソード側が接続されるシャントレギュレータ４１と、シャントレギュレータ４１に接続され、トランス１の２次側の電圧に応じた帰還電流をＩＣ２に出力するフォトカプラ４２とを含む。シャントレギュレータ４１のカソード側は、抵抗Ｒ５およびＲ６を介してレギュレータ３の入力側に接続されている。なお、抵抗Ｒ５は、シャントレギュレータ４１およびフォトカプラ４２に流れる電流を調整する機能を有する。また、シャントレギュレータ４１のカソード側は、フォトカプラ４２の端子４２ａに接続されている。また、シャントレギュレータ４１のカソード側と、シャントレギュレータ４１の参照電圧Ｖｒｅｆが入力される端子との間には、レギュレータ３から出力される電圧が共振するのを抑制する機能（位相補償機能）を有する抵抗Ｒ７およびコンデンサＣ３が設けられている。
【００３４】
また、シャントレギュレータ４１の参照電圧Ｖｒｅｆが入力される端子は、抵抗Ｒ８およびＲ９を介してレギュレータ３の入力側に接続されている。また、抵抗Ｒ９には、接地された抵抗Ｒ１０が接続されている。すなわち、抵抗Ｒ８、Ｒ９およびＲ１０は、直列に接続されているとともに、シャントレギュレータ４１の参照電圧Ｖｒｅｆが入力される端子は、抵抗Ｒ９とＲ１０との間に接続されている。これにより、シャントレギュレータ４１の参照電圧Ｖｒｅｆが入力される端子には、抵抗Ｒ８、Ｒ９およびＲ１０により調整されるトランス１の２次側の電圧（２次巻線１ｃから出力されてレギュレータ３の入力側に供給される電圧Ｖ１）の分圧が入力される。
【００３５】
フォトカプラ４２の端子４２ｂは、抵抗Ｒ５を介してレギュレータ３の入力側に接続されている。また、フォトカプラ４２の端子４２ａは、シャントレギュレータ４１のカソード側およびアノード側を介して接地されている。これにより、トランス１の２次側の電流（２次巻線１ｃから出力されてレギュレータ３の入力側に流れる電流）は、抵抗Ｒ５、フォトカプラ４２の端子４２ｂ、４２ａ、および、シャントレギュレータ４１を経由してグランドに流れるように構成されている。そして、このようにフォトカプラ４２の端子４２ｂおよび４２ａを経由して電流が流れる場合に、フォトカプラ４２の端子４２ｃからＩＣ２に帰還電流が出力されるように構成されている。なお、フォトカプラ４２の端子４２ａと端子４２ｂとは、抵抗Ｒ６を介して接続されている。この抵抗Ｒ６は、フォトカプラ４２に暗電流（フォトカプラ４２を誤動作させる微弱な電流）が流れるのを抑制する機能を有する。また、フォトカプラ４２の端子４２ｃは、ＩＣ２の端子２ｅに接続されている。また、フォトカプラ４２の端子４２ｄは、接地されている。
【００３６】
また、シャントレギュレータ４１の参照電圧Ｖｒｅｆが入力される端子は、抵抗Ｒ１１およびダイオードＤ３を介してレギュレータ３の出力側に接続されている。具体的には、シャントレギュレータ４１の参照電圧Ｖｒｅｆが入力される端子は、抵抗Ｒ１１を介してダイオードＤ３のアノード側に接続されている。そして、ダイオードＤ３のカソード側は、レギュレータ３の出力側に接続されている。ここで、レギュレータ３の出力短絡時には、レギュレータ３の出力側の電位が略ゼロになる。このため、レギュレータ３の出力短絡時には、トランス１の２次側の電流（２次巻線１ｃから出力されてレギュレータ３の入力側に流れる電流）は、フォトカプラ４２を経由せずに、抵抗Ｒ８、Ｒ９、Ｒ１１およびダイオードＤ３を経由してレギュレータ３の出力側に流れる。これにより、本実施形態では、レギュレータ３の出力短絡時には、フォトカプラ４２は、ＩＣ２に帰還電流をフィードバック出力しないように構成されている。
【００３７】
次に、図１を参照して、本発明の一実施形態による電源回路１００の通常時および短絡発生時における動作について説明する。
【００３８】
（通常時）
たとえば、トランス１の２次側の電圧（Ｖ１）が降下したとする。このとき、トランス１の２次側の電圧の分圧が入力されるシャントレギュレータ４１の参照電圧Ｖｒｅｆも低下する。これにより、シャントレギュレータ４１のカソード側からアノード側に流れる電流（フォトカプラ４２に流れる電流）が減少するとともに、帰還電流（フォトカプラ４２の端子４２ｃからＩＣ２に出力される電流）が減少する。そして、ＩＣ２は、帰還電流が減少したことに基づいて、トランス１の２次側の電圧が降下したと判断し、トランス１の２次側の電圧を大きくするように、発振の周期を小さくする動作を行う。その結果、トランス１の２次側の電圧（Ｖ１）が上昇して、トランス１の２次側の電圧（Ｖ１）が所定の電圧に保持される。
【００３９】
また、トランス１の２次側の電圧（Ｖ１）が上昇した場合には、シャントレギュレータ４１の参照電圧Ｖｒｅｆが上昇し、帰還電流が増加する。そして、ＩＣ２は、帰還電流が増加したことに基づいて、トランス１の２次側の電圧が上昇したと判断し、トランス１の２次側の電圧を小さくするように、発振の周期を大きくする動作を行う。その結果、トランス１の２次側の電圧（Ｖ１）が降下して、トランス１の２次側の電圧（Ｖ１）が所定の電圧に保持される。
【００４０】
なお、通常時においては、外部電源１０から出力される電圧は、第１電源供給ラインＬ１に接続された抵抗Ｒ３を介してコイル５１ｂに印加される。これにより、コイル５１ｂに電流が流れるため、コイル５１ｂによって磁気吸引力が発生する。その結果、スイッチ５１ａは、コイル５１ｂの磁気吸引力によってコイル５１ｂ側に付勢されてオン状態となる。その結果、通常時には、第１電源供給ラインＬ１を介して外部電源１０からトランス１の１次巻線１ａに電力が供給されるとともに、トランス１の補助巻線１ｂから第２電源供給ラインＬ２を介してＩＣ２に電源が供給される。
【００４１】
（短絡発生時）
短絡発生時（レギュレータ３の出力短絡時）には、レギュレータ３の出力側の電位が略ゼロになるので、トランス１の２次側の電流（２次巻線１ｃから出力されてレギュレータ３の入力側に流れる電流）は、フォトカプラ４２を経由せずに、抵抗Ｒ８、Ｒ９、Ｒ１１およびダイオードＤ３を経由してレギュレータ３の出力側に流れる。これにより、フォトカプラ４２からＩＣ２に帰還電流が出力されなくなる。そして、ＩＣ２は、フォトカプラ４２から帰還電流が出力されなくなったことに基づいて、トランス１の２次側の電圧が降下したと判断し、トランス１の２次側の電圧を大きくするように、発振の周期を小さくする動作を行う。
【００４２】
ここで、短絡発生時においては、フォトカプラ４２からＩＣ２に帰還電流が出力されない状態が続くので、ＩＣ２は、トランス１の２次側の電圧（２次巻線１ｃから出力されてレギュレータ３の入力側に供給される電圧Ｖ１）を大きくする動作（発振の周期を小さくする動作）をし続ける。この場合には、トランス１の２次側の電圧（Ｖ１）が上昇し続けるので、トランス１の２次側の電圧（Ｖ１）が過度に大きい状態（過電圧状態）となるとともに、トランス１の１次側の補助巻線１ｂから出力される電圧も大きくなる。これにより、トランス１の補助巻線１ｂから出力されて第２電源供給ラインＬ２を介してツェナーダイオード５２に印加される電圧がツェナーダイオード５２の降伏電圧（ツェナー電圧）よりも大きくなり、ツェナーダイオード５２が降伏する。その結果、降伏したツェナーダイオード５２を介してＦＥＴ５３のゲート（制御端子）Ｇに電圧が印加されることによって、ＦＥＴ５３がオン状態となる。
【００４３】
そして、上記のようにＦＥＴ５３がオン状態となると、外部電源１０から第１電源供給ラインＬ１に供給される電力は、抵抗Ｒ３を経由した後に、オン状態となったＦＥＴ５３のドレインＤおよびソースＳを経由してグランドに流れる。これにより、短絡発生時には、上記通常時と異なり、コイル５１ｂに電流が流れないので、コイル５１ｂによる磁気吸引力は発生しない。その結果、スイッチ５１ａのコイル５１ｂ側への付勢が解除されてオフ状態となり、第１電源供給ラインＬ１を介したトランス１への電力供給が遮断される。これにより、トランス１の１次巻線１ａが励起されなくなるので、補助巻線１ｂが励起されることもなくなって、第２電源供給ラインＬ２を介したＩＣ２への電力供給が停止される。その結果、ＩＣ２の駆動が停止され、トランス１の２次側の過電圧状態が解消される。
【００４４】
本実施形態では、上記のように、レギュレータ３の出力短絡時に第１電源供給ラインＬ１を介してトランス１に電源が供給されるのを停止させることにより、第２電源供給ラインＬ２を介してＩＣ２に電源が供給されるのを停止させるスイッチ回路部５を設ける。これにより、レギュレータ３の出力短絡時（トランス１の２次側が過電圧状態となった場合）には、第１電源供給ラインＬ１を介してトランス１に電源が供給されなくなることによって、第２電源供給ラインＬ２を介してＩＣ２に電源が供給されなくなるので、ＩＣ２が停止される。その結果、短絡発生時におけるトランス１の２次側の過電圧状態を確実に解消して、トランス１の２次側のレギュレータ３などの回路や素子に過電流が流れるのを確実に抑制することができるので、短絡発生時に回路や素子の特性が劣化するのを確実に抑制することができる。
【００４５】
また、本実施形態では、上記のように、スイッチ回路部５を、レギュレータ３の出力短絡時に第２電源供給ラインＬ２に供給される電圧が上昇することに基づいて、第１電源供給ラインＬ１を介してトランス１に電源が供給されるのを停止させるように切り替えるように構成されている。これにより、短絡発生時に第２電源供給ラインＬ２に供給される電圧が上昇したか否かに基づいて、容易に、第１電源供給ラインＬ１を介してトランス１に電源を供給するか否かを切り替えることができる。
【００４６】
また、本実施形態では、上記のように、第２電源供給ラインＬ２にゲート（制御端子）Ｇが接続され、レギュレータ３の出力短絡時にオン状態となるＦＥＴ５３と、第１電源供給ラインＬ１に接続され、ＦＥＴ５３がオン状態となることにより第１電源供給ラインＬ１を遮断して第１電源供給ラインＬ１を介してトランス１に電源が供給されるのを停止させるリレー回路５１とを含むようにスイッチ回路部５を構成する。これにより、ＦＥＴ５３とリレー回路５１とによって、容易に、短絡発生時に第１電源供給ラインＬ１を遮断することができる。
【００４７】
また、本実施形態では、上記のように、ＦＥＴ５３を、レギュレータ３の出力短絡時にツェナーダイオード５２が降伏することによりオン状態となるように構成する。これにより、短絡発生時に降伏するツェナーダイオード５２によって、容易に、短絡発生時にＦＥＴ５３をオン状態とすることができる。
【００４８】
また、本実施形態では、上記のように、レギュレータ３の出力短絡時には、フィードバック回路４により帰還電流がＩＣ２にフィードバック出力されないことによって、ＩＣ２によりトランス１の２次側の電圧を大きくする制御が行われるとともに、トランス１の１次側の第２電源供給ラインＬ２に供給される電圧が大きくなるように電源回路１００を構成する。そして、ＦＥＴ５３を、レギュレータ３の出力短絡時に第２電源供給ラインＬ２に供給される電圧が大きくなることに起因してツェナーダイオード５２が降伏することによりオン状態となるように構成する。これにより、短絡発生時には、トランス１の２次側の電圧が大きくなるとともに、第２電源供給ラインＬ２に供給される電圧も大きくなるので、容易に、短絡発生時にツェナーダイオード５２を降伏させてＦＥＴ５３をオン状態とすることができる。その結果、ＦＥＴ５３がオン状態となることにより第１電源供給ラインＬ１を遮断するリレー回路５１によって、容易に、短絡発生時に第１電源供給ラインＬ１を介してトランス１に電源が供給されるのを停止させることができる。
【００４９】
また、本実施形態では、上記のように、１次側に配置され、第１電源供給ラインＬ１を介して外部電源１０に接続される１次巻線１ａと、２次側に配置され、１次巻線１ａが励起されることに起因して励起される２次巻線１ｂと、１次側に配置され、１次巻線１ａおよび２次巻線１ｂが励起されることに起因して励起される補助巻線１ｃとを含むようにトランス１を構成する。そして、スイッチ回路部５が接続された第２電源供給ラインＬ２を、補助巻線１ｃとＩＣ２とを接続するように設ける。これにより、ＩＣ２を駆動するための電源を別途設けることなく、トランス１の３次巻線によってＩＣ２を駆動することができるので、部品点数を削減することができる。
【００５０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５１】
たとえば、上記実施形態では、スイッチ回路部５（図１参照）を、リレー回路５１とツェナーダイオード５２とＦＥＴ５３とを含むように構成する例を示したが、本発明はこれに限らない。本発明では、図２に示す第１変形例のように、スイッチ回路部５ａを、ツェナーダイオード５２と２つのＦＥＴ５３および５４とを含むように構成してもよい。なお、ＦＥＴ５４は、本発明の「電源遮断部」の一例である。
【００５２】
第１変形例では、図２に示すように、電源回路１００ａのスイッチ回路部５ａは、第１電源供給ラインＬ１に接続されたＦＥＴ５４と、第２電源供給ラインＬ２に接続されたツェナーダイオード５２と、ＦＥＴ５４とツェナーダイオード５２との間に設けられたＦＥＴ５３とを含む。ＦＥＴ５４のドレインＤは、第１電源供給ラインＬ１を介して外部電源１０に接続されている。また、ＦＥＴ５４のソースＳは、第１電源供給ラインＬ１を介してトランス１の１次巻線１ａの一方端に接続されている。また、ＦＥＴ５４のゲートＧは、ＦＥＴ５３のドレインＤに接続されている。
【００５３】
ここで、第１変形例によるＦＥＴ５４は、上記実施形態によるリレー回路５１（図１参照）と同様の動作を行うように構成されている。すなわち、ＦＥＴ５４は、レギュレータ３の出力短絡時にＦＥＴ５３がオン状態となることに起因してオフ状態となることにより、第１電源供給ラインＬ１を介してトランス１に電源が供給されるのを停止させるように構成されている。そして、このように第１電源供給ラインＬ１を介したトランス１への電源の供給が遮断されることによって、第２電源供給ラインＬ２を介したＩＣ２への電源の供給も停止され、ＩＣ２の駆動が停止されるように構成されている。
【００５４】
これにより、第１変形例においても、上記実施形態と同様に、ツェナーダイオード５２と２つのＦＥＴ５３および５４とを含むように構成されたスイッチ回路部５ａにより短絡発生時にＩＣ２の駆動を停止させることによって、トランス１の２次側の過電圧状態を確実に解消して、トランス１の２次側のレギュレータ３などの回路や素子に過電流が流れるのを確実に抑制することができるので、短絡発生時に回路や素子の特性が劣化するのを確実に抑制することができる。なお、短絡が発生していない通常時においては、外部電源１０から出力される電力（電源）は、第１電源供給ラインＬ１および抵抗Ｒ３を介してＦＥＴ５４のゲートＧに供給されている。このため、ＦＥＴ５４は、短絡が発生していない通常時においてオン状態となっている。これにより、通常時には、外部電源１０から出力される電源がＦＥＴ５４のドレインＤ、ソースＳおよび第１電源供給ラインＬ１を介してトランス１の１次巻線１ａに供給されている。
【００５５】
また、本発明では、図３に示す第２変形例のように、スイッチ回路部５ｂを、バイポーラトランジスタ５５とツェナーダイオード５２とＦＥＴ５３とを含むように構成してもよい。なお、バイポーラトランジスタ５５は、本発明の「電源遮断部」の一例である。
【００５６】
第２変形例では、図３に示すように、電源回路１００ｂのスイッチ回路部５ｂは、第１電源供給ラインＬ１に接続されたバイポーラトランジスタ５５と、第２電源供給ラインＬ２に接続されたツェナーダイオード５２と、バイポーラトランジスタ５５とツェナーダイオード５２との間に設けられたＦＥＴ５３とを含む。バイポーラトランジスタ５５のコレクタＣは、第１電源供給ラインＬ１を介して外部電源１０に接続されている。また、バイポーラトランジスタ５５のエミッタＥは、第１電源供給ラインＬ１を介してトランス１の１次巻線１ａの一方端に接続されている。また、バイポーラトランジスタ５５のベースＢは、ＦＥＴ５３のドレインＤに接続されている。
【００５７】
ここで、第２変形例によるバイポーラトランジスタ５５は、上記実施形態によるリレー回路５１（図１参照）と同様の動作を行うように構成されている。すなわち、バイポーラトランジスタ５５は、レギュレータ３の出力短絡時にＦＥＴ５３がオン状態となることに起因してオフ状態となることにより、第１電源供給ラインＬ１を介してトランス１に電源が供給されるのを停止させるように構成されている。そして、このように第１電源供給ラインＬ１を介したトランス１への電源の供給が遮断されることによって、第２電源供給ラインＬ２を介したＩＣ２への電源の供給も停止され、ＩＣ２の駆動が停止されるように構成されている。
【００５８】
これにより、第２変形例においても、上記実施形態と同様に、バイポーラトランジスタ５５とツェナーダイオード５２とＦＥＴ５３とを含むように構成されたスイッチ回路部５ｂにより短絡発生時にＩＣ２の駆動を停止させることによって、トランス１の２次側の過電圧状態を確実に解消して、トランス１の２次側のレギュレータ３などの回路や素子に過電流が流れるのを確実に抑制することができるので、短絡発生時に回路や素子の特性が劣化するのを確実に抑制することができる。なお、短絡が発生していない通常時においては、外部電源１０から出力される電力（電源）は、第１電源供給ラインＬ１および抵抗Ｒ３を介してバイポーラトランジスタ５５のベースＢに供給されている。このため、バイポーラトランジスタ５５は、短絡が発生していない通常時においてオン状態となっている。これにより、通常時には、外部電源１０から出力される電源がバイポーラトランジスタ５５のコレクタＣ、エミッタＥおよび第１電源供給ラインＬ１を介してトランス１の１次巻線１ａに供給されている。
【００５９】
また、本発明では、図４に示す第３変形例のように、スイッチ回路部５ｃを、ツェナーダイオード５２と２つのバイポーラトランジスタ５６および５７とを含むように構成してもよい。なお、バイポーラトランジスタ５６および５７は、それぞれ、本発明の「電源遮断部」および「トランジスタ」の一例である。
【００６０】
第３変形例では、図４に示すように、電源回路１００ｃのスイッチ回路部５ｃは、第１電源供給ラインＬ１に接続されたバイポーラトランジスタ５６と、第２電源供給ラインＬ２に接続されたツェナーダイオード５２と、バイポーラトランジスタ５６とツェナーダイオード５２との間に設けられたバイポーラトランジスタ５７とを含む。バイポーラトランジスタ５６のコレクタＣは、第１電源供給ラインＬ１を介して外部電源１０に接続されている。また、バイポーラトランジスタ５６のエミッタＥは、第１電源供給ラインＬ１を介してトランス１の１次巻線１ａの一方端に接続されている。また、バイポーラトランジスタ５６のベースＢは、バイポーラトランジスタ５７のコレクタＣに接続されている。また、バイポーラトランジスタ５７のエミッタＥは、接地されている。また、バイポーラトランジスタ５７のベース（制御端子）Ｂは、抵抗Ｒ４を介してツェナーダイオード５２のアノード側に接続されている。
【００６１】
ここで、第３変形例によるバイポーラトランジスタ５６および５７は、それぞれ、上記実施形態によるリレー回路５１およびＦＥＴ５３（図１参照）と同様の動作を行うように構成されている。すなわち、バイポーラトランジスタ５７は、レギュレータ３の出力短絡時に第２電源供給ラインＬ２に供給される電圧（ＩＣ２に供給される電源）が大きくなることに起因してツェナーダイオード５２が降伏することによりオン状態となるように構成されている。そして、バイポーラトランジスタ５６は、レギュレータ３の出力短絡時にバイポーラトランジスタ５７がオン状態となることに起因してオフ状態となることにより、第１電源供給ラインＬ１を介してトランス１に電源が供給されるのを停止させるように構成されている。そして、このように第１電源供給ラインＬ１を介したトランス１への電源の供給が遮断されることによって、第２電源供給ラインを介したＩＣ２への電源の供給も停止され、ＩＣ２の駆動が停止されるように構成されている。
【００６２】
これにより、第３変形例においても、上記実施形態と同様に、ツェナーダイオード５２と２つのバイポーラトランジスタ５６および５７とを含むように構成されたスイッチ回路部５ｃにより短絡発生時にＩＣ２の駆動を停止させることによって、トランス１の２次側の過電圧状態を確実に解消して、トランス１の２次側のレギュレータ３などの回路や素子に過電流が流れるのを確実に抑制することができるので、短絡発生時に回路や素子の特性が劣化するのを確実に抑制することができる。なお、短絡が発生していない通常時においては、外部電源１０から第１電源供給ラインＬ１に供給されている電源が抵抗Ｒ３を介してバイポーラトランジスタ５６のベースＢに電源が供給されている。このため、バイポーラトランジスタ５６は、短絡が発生していない通常時においてオン状態となっている。これにより、通常時には、外部電源１０から出力される電源がバイポーラトランジスタ５６のコレクタＣ、エミッタＥおよび第１電源供給ラインＬ１を介してトランス１の１次巻線１ａに供給されている。
【００６３】
また、上記実施形態では、本発明の定電圧素子として、ツェナーダイオードを用いる例を示したが、本発明はこれに限らない。本発明では、ツェナーダイオード以外の定電圧素子（たとえば、アバランシェダイオード）を用いてもよい。
【００６４】
また、上記実施形態では、フィードバック回路として、シャントレギュレータおよびフォトカプラを用いる例を示したが、本発明はこれに限らない。本発明では、シャントレギュレータおよびフォトカプラ以外の素子や回路を用いてもよい。
【００６５】
また、上記実施形態では、トランスの補助巻線（第３巻線）をＩＣ（電源制御部）の電源として用いる例を示したが、本発明はこれに限らない。本発明では、ＩＣを駆動するための専用の電源（トランスの２次側の電圧に応じて出力が変動する電源）を別途設けてもよい。
【符号の説明】
【００６６】
１  トランス
１ａ  １次巻線（第１巻線）
１ｂ  補助巻線（第３巻線）
１ｃ  ２次巻線（第２巻線）
２  ＩＣ（電源制御部）
３  レギュレータ（電圧出力部）
４  フィードバック回路
５、５ａ、５ｂ、５ｃ  スイッチ回路部
１０  外部電源
５１  リレー回路（電源遮断部）
５２  ツェナーダイオード（定電圧素子）
５３  ＦＥＴ（トランジスタ）
５４  ＦＥＴ（電源遮断部）
５５  バイポーラトランジスタ（電源遮断部）
５６  バイポーラトランジスタ（電源遮断部）
５７  バイポーラトランジスタ（トランジスタ）
１００、１００ａ、１００ｂ、１００ｃ  電源回路
Ｂ  ベース（制御端子）
Ｇ  ゲート（制御端子）
Ｌ１  第１電源供給ライン
Ｌ２  第２電源供給ライン
【図１】
2013207874.tif 000003
【図２】
2013207874.tif 000004
【図３】
2013207874.tif 000005
【図４】
2013207874.tif 000006