(57)【要約】【課題】  より高い保持電圧を実現することが可能な半導体装置を提供する。【解決手段】  半導体装置であって、半導体基板の表面に臨む範囲に、第１ｐ型領域と、第１ｐ型領域に隣接している第１ｎ型領域と、第１ｎ型領域に隣接しており、第１ｎ型領域によって第１ｐ型領域から分離されている第２ｐ型領域と、第２ｐ型領域に隣接しており、第２ｐ型領域によって第１ｎ型領域から分離されている第２ｎ型領域が形成されている。第１ｐ型領域と第２ｐ型領域の間の第１ｎ型領域内であって、半導体基板の前記表面に臨む範囲内の領域に、その領域の下側の第１ｎ型領域よりもｎ型不純物濃度が高い高濃度ｎ型領域が形成されている。第１ｎ型領域と第２ｎ型領域の間の第２ｐ型領域内であって、半導体基板の前記表面に臨む範囲内の領域に、その領域の下側の第２ｐ型領域よりもｐ型不純物濃度が高い高濃度ｐ型領域が形成されている。【選択図】  図１
2013207047.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を有する半導体装置であって、
半導体基板の表面に臨む範囲に形成されており、ｐ型である第１ｐ型領域と、
半導体基板の前記表面に臨む範囲に形成されており、ｎ型であり、第１ｐ型領域に隣接している第１ｎ型領域と、
半導体基板の前記表面に臨む範囲に形成されており、ｐ型であり、第１ｎ型領域に隣接しており、第１ｎ型領域によって第１ｐ型領域から分離されている第２ｐ型領域と、
半導体基板の前記表面に臨む範囲に形成されており、ｎ型であり、第２ｐ型領域に隣接しており、第２ｐ型領域によって第１ｎ型領域から分離されている第２ｎ型領域、
を有しており、
第１ｎ型領域が、高濃度ｎ型領域と、高濃度ｎ型領域よりもｎ型不純物濃度が低い低濃度ｎ型領域を含んでおり、
高濃度ｎ型領域が、第１ｐ型領域と第２ｐ型領域の間の第１ｎ型領域内であって、半導体基板の前記表面に臨む範囲内の少なくとも一部の領域に形成されており、
低濃度ｎ型領域が、少なくとも高濃度ｎ型領域の下側に形成されており、
第２ｐ型領域が、高濃度ｐ型領域と、高濃度ｐ型領域よりもｐ型不純物濃度が低い低濃度ｐ型領域を含んでおり、
高濃度ｐ型領域が、第１ｎ型領域と第２ｎ型領域の間の第２ｐ型領域内であって、半導体基板の前記表面に臨む範囲内の少なくとも一部の領域に形成されており、
低濃度ｐ型領域が、少なくとも高濃度ｐ型領域の下側に形成されている、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示される技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、サイリスタ型保護素子が開示されている。このようなサイリスタ型保護素子に対して閾値以上の電圧（例えば、静電気等）が印加されると、サイリスタ型保護素子がオンする。オン状態においては、サイリスタ型保護素子のアノードとカソードの間に一定の電位差が生じる。この電位差は、一般に、保持電圧と呼ばれる。サイリスタ型保護素子は、一旦オンすると、アノードとカソードの間の電圧が保持電圧以下とならないとオフしない。したがって、保持電圧より高い電圧が定常的に印加される端子間に、サイリスタ型保護素子を使用することはできない。すなわち、サイリスタ型保護素子の保持電圧は、高いことが好ましい。特許文献１のサイリスタ型保護素子では、アノードとカソードの間の距離を長くすることで、高い保持電圧を確保している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２３９０５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１のようにアノードとカソードの間の距離を長くするだけでは、サイリスタ型保護素子の保持電圧をそれほど高くすることはできない。したがって、本明細書では、より高い保持電圧を実現することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置は、半導体基板を有する。この半導体装置は、第１ｐ型領域と、第１ｎ型領域と、第２ｐ型領域と、第２ｎ型領域を有している。第１ｐ型領域は、半導体基板の表面に臨む範囲に形成されており、ｐ型である。第１ｎ型領域は、半導体基板の前記表面に臨む範囲に形成されており、ｎ型であり、第１ｐ型領域に隣接している。第２ｐ型領域は、半導体基板の前記表面に臨む範囲に形成されており、ｐ型であり、第１ｎ型領域に隣接しており、第１ｎ型領域によって第１ｐ型領域から分離されている。第２ｎ型領域は、半導体基板の前記表面に臨む範囲に形成されており、ｎ型であり、第２ｐ型領域に隣接しており、第２ｐ型領域によって第１ｎ型領域から分離されている。第１ｎ型領域は、高濃度ｎ型領域と、高濃度ｎ型領域よりもｎ型不純物濃度が低い低濃度ｎ型領域を含んでいる。高濃度ｎ型領域は、第１ｐ型領域と第２ｐ型領域の間の第１ｎ型領域内であって、半導体基板の前記表面に臨む範囲内の少なくとも一部の領域に形成されている。低濃度ｎ型領域は、少なくとも高濃度ｎ型領域の下側に形成されている。第２ｐ型領域は、高濃度ｐ型領域と、高濃度ｐ型領域よりもｐ型不純物濃度が低い低濃度ｐ型領域を含んでいる。高濃度ｐ型領域は、第１ｎ型領域と第２ｎ型領域の間の第２ｐ型領域内であって、半導体基板の前記表面に臨む範囲内の少なくとも一部の領域に形成されている。低濃度ｐ型領域は、少なくとも高濃度ｐ型領域の下側に形成されている。
【０００６】
この半導体装置では、第１ｐ型領域がアノードとして機能し、第２ｎ型領域がカソードとして機能する。この半導体装置では、第１ｐ型領域（すなわち、アノード）と第２ｎ型領域（すなわち、カソード）の間の半導体基板の表面に臨む範囲に、高濃度ｎ型領域と高濃度ｐ型領域が形成されている。この構造によると、半導体装置の保持電圧が従来よりも飛躍的に高くなる。このように保持電圧が高くなる理由は、以下のように考えられる。ｎ型不純物濃度が高い高濃度ｎ型領域ではホールが流れ難く、ｐ型不純物濃度が高い高濃度ｐ型領域では電子が流れ難い。このため、半導体装置がオンしたときに第１ｐ型領域から第２ｎ型領域に向かって流れる電流は、高濃度ｎ型領域と高濃度ｐ型領域を迂回して、これらの領域の下側の領域（すなわち、低濃度ｎ型領域と低濃度ｐ型領域）を通って流れる。その結果、半導体基板の前記表面近傍においてキャリアがほとんど存在しない状態となり、その表面近傍のｐｎ接合（すなわち、第１ｎ型領域と第２ｐ型領域の境界）において空乏層が形成される。この空乏層によって、電位差が保持される。したがって、この半導体装置がオンしている際には、第１ｐ型領域と第２ｎ型領域の間に高い電位差が生じる。すなわち、この半導体装置は保持電圧が高い。
【図面の簡単な説明】
【０００７】
【図１】保護素子１０の縦断面図。
【図２】比較例の保護素子の縦断面図。
【図３】保護素子１０と比較例の保護素子の電流−電圧特性を示すグラフ。
【図４】保護素子１０の通電時の電位分布を示す図。
【図５】比較例の保護素子の通電時の電位分布を示す図。
【図６】寸法Ｌｅｘを変化させたときの保護素子１０の電流−電圧特性を示すグラフ。
【図７】寸法Ｌｅｘを変化させたときの比較例の保護素子の電流−電圧特性を示すグラフ。
【図８】保護素子の寸法Ｌｅｘと保持電圧との関係を示すグラフ。
【図９】寸法Ｌｅｘ内における高濃度ｎ型領域２４ａ及び高濃度ｐ型領域２６ａが占める割合Ｆを変化させたときの保護素子１０の電流−電圧特性を示すグラフ。
【図１０】図９における割合Ｆの変化方法の説明図。
【図１１】寸法Ｌｅｘ内における高濃度ｎ型領域２４ａ及び高濃度ｐ型領域２６ａが占める割合Ｆを変化させたときの保護素子１０の電流−電圧特性を示すグラフ。
【図１２】図１１における割合Ｆの変化方法の説明図。
【図１３】寸法Ｌｅｘ内における高濃度ｎ型領域２４ａ及び高濃度ｐ型領域２６ａが占める割合Ｆを変化させたときの保護素子１０の電流−電圧特性を示すグラフ。
【図１４】図１３における割合Ｆの変化方法の説明図。
【発明を実施するための形態】
【０００８】
最初に、以下に説明する実施例の半導体装置の特徴を列記する。なお、以下に列記する特徴は、何れも独立して有効なものである。
【０００９】
（特徴１）第１ｐ型領域と第２ｐ型領域の間の半導体基板の前記表面の略全体（９０％以上）に高濃度ｎ型領域が形成されており、第１ｎ型領域と第２ｎ型領域の間の半導体基板の前記表面の略全体（９０％以上）に高濃度ｐ型領域が形成されている。この特徴１によれば、より半導体装置の保持電圧を高めることができる。この場合において、高濃度ｎ型領域と第２ｐ型領域の間の間隔が３μｍ以上であり、高濃度ｐ型領域と第１ｎ型領域の間の間隔が３μｍ以上であることが好ましい。このような構成によれば、１０Ｖ以上の保持電圧を確保することができる。
【００１０】
（特徴２）高濃度ｐ型領域のｐ型不純物濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以上である。高濃度ｐ型領域以外の第２ｐ型領域のｐ型不純物濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３より低い。高濃度ｎ型領域のｎ型不純物濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以上である。高濃度ｎ型領域以外の第２ｎ型領域のｎ型不純物濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３より低い。
【００１１】
（特徴３）半導体基板は、ＳＯＩ（Silicon On Insulator）基板である。
【００１２】
（特徴４）高濃度ｐ型領域は、第１ｎ型領域と接していてもよいし、低濃度の第２ｐ型領域によって第１ｎ型領域から分離されていてもよい。また、高濃度ｐ型領域は、第２ｎ型領域と接していてもよいし、低濃度の第２ｐ型領域によって第２ｎ型領域から分離されていてもよい。高濃度ｎ型領域は、第１ｐ型領域と接していてもよいし、低濃度の第１ｎ型領域によって第１ｐ型領域から分離されていてもよい。また、高濃度ｎ型領域は、第２ｐ型領域と接していてもよいし、低濃度の第１ｎ型領域によって第２ｐ型領域から分離されていてもよい。
【００１３】
（特徴５）第１ｎ型領域及び第２ｐ型領域の下側に、第１ｎ型領域及び第２ｐ型領域よりも不純物濃度が低い低濃度領域（基板領域２０）が形成されている。
【００１４】
（特徴６）第１ｐ型領域と高濃度ｐ型領域の深さが略一致し、第２ｎ型領域と高濃度ｎ型領域の深さが略一致する。
【００１５】
（特徴７）半導体装置の製造工程が、第１ｐ型領域に対するｐ型不純物の注入と高濃度ｐ型領域に対するｐ型不純物の注入を同時に実施する工程と、第２ｎ型領域に対するｎ型不純物の注入と高濃度ｎ型領域に対するｎ型不純物の注入を同時に実施する工程を有する。
【実施例】
【００１６】
図１の半導体装置１０は、半導体基板１４を有している。半導体基板１４には、スイッチング素子（図示省略）と、スイッチング素子を静電気から保護するためのサイリスタ型の保護素子１２が形成されている。図１は、保護素子１２が形成されている領域における半導体装置１０の縦断面である。
【００１７】
半導体基板１４は、ｐ型シリコンからなる支持層１４ａと、支持層１４ａ上に積層されている絶縁層１４ｂと、絶縁層１４ｂ上に積層されているシリコン層１４ｃを備えている。すなわち、半導体基板１４はＳＯＩ基板である。また、半導体基板１４には、半導体基板１４の上面から絶縁層１４ｂに達するトレンチ型の絶縁領域１６が形成されている。保護素子１２は、絶縁領域１６によって区画されたシリコン層１４ｃ内に形成されている。
【００１８】
保護素子１２は、基板領域２０と、アノード領域２２と、ｎウェル領域２４と、ｐウェル領域２６と、カソード領域２８を有している。
【００１９】
アノード領域２２は、半導体基板１４の上面に露出する範囲に形成されている。アノード領域２２のｐ型不純物濃度は、比較的高い。ｎウェル領域２４は、半導体基板１４の上面に露出する範囲に形成されている。ｎウェル領域２４は、ｐウェル領域２６に隣接している。ｎウェル領域２４は、アノード領域２２の側方及び下方に形成されている。ｎウェル領域２４は、アノード領域２２の周囲全体を取り囲んでいる。したがって、アノード領域２２は、ｎウェル領域２４によって、ｐウェル領域２６から分離されている。ｎウェル領域２４は、高濃度ｎ型領域２４ａと、低濃度ｎ型領域２４ｂと、コンタクト領域２４ｃを有している。高濃度ｎ型領域２４ａ及びコンタクト領域２４ｃのｎ型不純物濃度は、低濃度ｎ型領域２４ｂよりも高い。高濃度ｎ型領域２４ａは、半導体基板１４の上面に露出する範囲内であって、アノード領域２２とｐウェル領域２６に挟まれた範囲内に形成されている。コンタクト領域２４ｃは、半導体基板１４の上面に露出する範囲内であって、アノード領域２２よりも外側（高濃度ｎ型領域２４ａに対して反対側）に形成されている。低濃度ｎ型領域２４ｂは、アノード領域２２、高濃度ｎ型領域２４ａ、及び、コンタクト領域２４ｃの側方及び下方に形成されている。
【００２０】
カソード領域２８は、半導体基板１４の上面に露出する範囲に形成されている。カソード領域２８のｎ型不純物濃度は、比較的高い。ｐウェル領域２６は、半導体基板１４の上面に露出する範囲に形成されている。ｐウェル領域２６は、ｎウェル領域２４に隣接している。ｐウェル領域２６は、カソード領域２８の側方及び下方に形成されている。ｐウェル領域２６は、カソード領域２８の周囲全体を取り囲んでいる。したがって、カソード領域２８は、ｐウェル領域２６によって、ｎウェル領域２４から分離されている。ｐウェル領域２６は、高濃度ｐ型領域２６ａと、低濃度ｐ型領域２６ｂと、コンタクト領域２６ｃを有している。高濃度ｐ型領域２６ａ及びコンタクト領域２６ｃのｐ型不純物濃度は、低濃度ｐ型領域２６ｂよりも高い。高濃度ｐ型領域２６ａは、半導体基板１４の上面に露出する範囲内であって、カソード領域２８とｎウェル領域２４に挟まれた範囲内に形成されている。コンタクト領域２６ｃは、半導体基板１４の上面に露出する範囲内であって、カソード領域２８よりも外側（高濃度ｐ型領域２６ａに対して反対側）に形成されている。低濃度ｐ型領域２６ｂは、カソード領域２８、高濃度ｐ型領域２６ａ、及び、コンタクト領域２６ｃの側方及び下方に形成されている。
【００２１】
基板領域２０は、極めて低濃度のｎ型不純物を含有するｎ型領域である。基板領域２０は、ｎウェル領域２４及びｐウェル領域２６の側方及び下方に形成されている。
【００２２】
半導体基板１４の上面には、層間絶縁膜４０が形成されている。コンタクト領域２４ｃ、アノード領域２２、カソード領域２８、及び、コンタクト領域２６ｃ上の層間絶縁膜４０には、コンタクトホールが形成されている。コンタクト領域２４ｃとアノード領域２２の上部には、アノード電極４２が形成されている。アノード電極４２は、コンタクト領域２４ｃ及びアノード領域２２に対してオーミック接続されている。カソード領域２８とコンタクト領域２６ｃの上部には、カソード電極４４が形成されている。カソード電極４４は、カソード領域２８及びコンタクト領域２６ｃに対してオーミック接続されている。一例では、アノード電極４２が電源端子に接続され、カソード電極４４がＧＮＤ端子に接続される。
【００２３】
上記の通り、保護素子１２は、アノード領域２２と、ｎウェル領域２４と、ｐウェル領域２６と、カソード領域２８からなるサイリスタ構造を有している。なお、アノード領域２２は請求項の第１ｐ型領域の一例であり、ｎウェル領域２４は請求項の第１ｎ型領域の一例であり、ｐウェル領域２６は請求項の第２ｐ型領域の一例であり、カソード領域２８は請求項の第２ｎ型領域の一例である。また、高濃度ｎ型領域２４ａは請求項の高濃度ｎ型領域の一例であり、低濃度ｎ型領域２４ｂは請求項の低濃度ｎ型領域の一例であり、高濃度ｐ型領域２６ａは請求項の高濃度ｐ型領域の一例であり、低濃度ｐ型領域２６ｂは請求項の低濃度ｐ型領域の一例である。
【００２４】
次に、本実施例の保護素子１２の動作について、他の保護素子と比較しながら説明する。図２は、比較例の保護素子の断面構造を示している。なお、図２では、本実施例の保護素子１２と対応する部分に、図１と同じ参照番号を付している。比較例の保護素子は、高濃度ｎ型領域２４ａと高濃度ｐ型領域２６ａを有していない点で、実施例の保護素子１２と異なる。比較例の保護素子のその他の構成は、実施例の保護素子１２と等しい。図３は、実施例の保護素子１２の特性を示すグラフＡと、比較例の保護素子の特性を示すグラフＢを示している。横軸は、アノード電極４２とカソード電極４４の間の印加電圧（カソード電極４４に対するアノード電極４２の電位）を示しており、縦軸はアノード電極４２からカソード電極４４に流れる電流を示している。静電気等が印加されることによって印加電位が閾値Ｖｔｒ（いわゆる、トリガ電圧）に達すると、保護素子がオンし、アノード電極４２からカソード電極４４に電流が流れる（なお、図３に示す２つの保護素子は、略等しいトリガ電圧Ｖｔｒを有している。）。保護素子がオンすることで印加電圧が過度に高くなることが防止され、保護対象の素子に対して過電圧が印加されることが防止される。サイリスタ型の保護素子に電流が流れている間は、アノード電極４２とカソード電極４４の間に保持電圧と呼ばれる電位差が生じる。図３では、保持電圧がそれぞれＶｈａ、Ｖｈｂで示されている。保護素子は、アノード電極４２とカソード電極４４の間の電圧が保持電圧以下になるとオフする。逆に言うと、アノード電極４２とカソード電極４４の間の電圧が保持電圧以下にならない限り、保護素子に電流が流れ続ける。図３に示すように、実施例の保護素子１２の保持電圧Ｖｈａは、比較例の保護素子の保持電圧Ｖｈｂよりも高い。したがって、実施例の保護素子１２は、比較的高い電圧が定常的に印加される場合でも使用することができる。
【００２５】
次に、保護素子１２の保持電圧が高い理由について説明する。高濃度ｎ型領域２４ａのｎ型不純物濃度が高いため、高濃度ｎ型領域２４ａにはホールが流れ難い。また、高濃度ｐ型領域２６ａのｐ型不純物濃度が高いため、高濃度ｐ型領域２６ａには電子が流れ難い。したがって、実施例の保護素子１２がオンしているときには、図１の矢印１１０に示すように、電流が、高濃度ｎ型領域２４ａと高濃度ｐ型領域２６ａの下側を通って流れる。すなわち、半導体基板１４の上面近傍には、電子とホールがほとんど流れない。このため、ｎウェル領域２４とｐウェル領域２６の境界であるｐｎ接合３０が半導体基板１４の上面近傍において空乏化されると考えられる。したがって、保護素子１２がオンしている間においても、ｐｎ接合３０に形成された空乏層によって比較的高い電圧が保持され、保護素子１２の保持電圧が高くなるものと考えられる。図４は、保護素子１２がオンしているときの保護素子１２内（シリコン層１４ｃ内）の電位分布についてシミュレーションした結果を示している。図４から、保護素子１２がオンしているときに、ｐｎ接合３０において電界が集中している（すなわち、ｐｎ接合３０で電圧が保持されている）ことが分かる。
【００２６】
他方、比較例の保護素子では、高濃度ｎ型領域２４ａ及び高濃度ｐ型領域２６ａが形成されていない。このため、比較例の保護素子がオンしているときには、図２の矢印１２０に示すように、電流が半導体基板１４の上面近傍を通って流れる。したがって、ｐｎ接合３０に空乏層が形成されない。このため、比較例の保護素子は保持電圧が低い。図５は、比較例の保護素子がオンしているときの比較例の保護素子内の電位分布を示している。図５から、比較例の保護素子では、ｐｎ接合３０に電界が集中しないことが分かる。
【００２７】
以上に説明したように、実施例の保護素子１２では、オンしているときにｐｎ接合３０によって高い電圧が保持されるため、保持電圧が高い。また、保護素子１２の構造によれば、比較例の保護素子に対してトリガ電圧Ｖｔｒをほとんど上昇させることなく、保持電圧を上昇させることができる。
【００２８】
次に、図１、２の寸法Ｌｅｘ１、Ｌｅｘ２と保護素子の特性との関係について説明する。寸法Ｌｅｘ１は、ｐｎ接合３０からアノード領域２２までの距離であり、寸法Ｌｅｘ２は、ｐｎ接合３０からカソード領域２８までの距離である。ここでは寸法Ｌｅｘ１と寸法Ｌｅｘ２が略等しい保護素子についての評価結果を説明するので、以下では寸法Ｌｅｘ１と寸法Ｌｅｘ２をまとめて寸法Ｌｅｘという。図６〜８は、寸法Ｌｅｘと保護素子の特性との関係を示している。なお、図６は、アノード領域２２とｐウェル領域２６の間の略全体に高濃度ｎ型領域２４ａが形成されており、カソード領域２８とｎウェル領域２４の間の略全体に高濃度ｐ型領域２６ａが形成されている保護素子１２についての評価結果を示している。本実施例の保護素子１２では、図６、８に示すように、寸法Ｌｅｘを大きくすることで保持電圧が大幅に上昇する。他方、比較例の保護素子では、図７、８に示すように、寸法Ｌｅｘを大きくしても、保持電圧はそれほど上昇しない。図８から明らかなように、実施例の保護素子１２は、素子サイズをそれほど大きくしなくても、高い保持電圧を実現することができる。
【００２９】
次に、図９、１１、１３を用いて、寸法Ｌｅｘを５μｍに固定し、寸法Ｌｅｘ内における高濃度ｎ型領域２４ａ及び高濃度ｐ型領域２６ａが占める割合Ｆを変化させて保護素子１２の特性を評価した結果について説明する。図９は、図１０に示すように、高濃度ｎ型領域２４ａ及び高濃度ｐ型領域２６ａのｐｎ接合３０側の端部の位置を固定し、その反対側の端部の位置を異ならせて前記割合を変化させたときの評価結果を示している。また、図１１は、図１２に示すように、高濃度ｎ型領域２４ａ及び高濃度ｐ型領域２６ａの反ｐｎ接合３０側の端部の位置を固定し、ｐｎ接合３０側の端部の位置を異ならせて前記割合を変化させたときの評価結果を示している。また、図１３は、図１４に示すように、高濃度ｎ型領域２４ａ及び高濃度ｐ型領域２６ａの中心位置を固定し、これらの幅を異ならせて前記割合を変化させたときの評価結果を示している。図９、１１、１３から明らかなように、何れの場合でも、高濃度ｎ型領域２４ａ及び高濃度ｐ型領域２６ａの割合が大きくなるほど、保護素子１２の保持電圧が高くなる。
【００３０】
なお、実施例の保護素子１２は、比較例の保護素子の製造工程に対して工程数を増やすことなく製造することができる。すなわち、高濃度ｎ型領域２４ａに対するイオン注入は、カソード領域２８及びコンタクト領域２４ｃに対するイオン注入と同時に実行することができる。また、高濃度ｐ型領域２６ａに対するイオン注入は、アノード領域２２及びコンタクト領域２６ｃに対するイオン注入と同時に実行することができる。
【００３１】
なお、上述した実施例では、基板領域２０がｎ型であったが、基板領域２０はｐ型であってもよい。
【００３２】
また、車載ＩＣでは、５Ｖ電源系が使用されることが多い。また、車載ＩＣでは、電源電圧の２倍のノイズ耐性が要求される。すなわち、５Ｖ電源系の車載ＩＣに用いる保護素子としては、１０Ｖ以上の保持電圧が要求される。したがって、上述した実施例において、寸法Ｌｅｘは、３μｍ以上であることが好ましい。寸法Ｌｅｘが３μｍ以上であれば、図６、８に示すように、１０Ｖより高い保持電圧を得ることができる。すなわち、車載ＩＣ用の規格を満たす保持電圧が得られる。なお、寸法Ｌｅｘ１と寸法Ｌｅｘ２が異なる場合にも、寸法Ｌｅｘ１と寸法Ｌｅｘ２のそれぞれを３μｍ以上とすることで、１０Ｖより高い保持電圧を得ることができる。
【００３３】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３４】
１０：半導体装置
１２：保護素子
１４：半導体基板
１４ａ：支持層
１４ｂ：絶縁層
１４ｃ：シリコン層
１６：絶縁領域
２０：基板領域
２２：アノード領域
２４：ｎウェル領域
２４ａ：高濃度ｎ型領域
２４ｂ：低濃度ｎ型領域
２４ｃ：コンタクト領域
２６：ｐウェル領域
２６ａ：高濃度ｐ型領域
２６ｂ：低濃度ｐ型領域
２６ｃ：コンタクト領域
２８：カソード領域
３０：ｐｎ接合
４０：層間絶縁膜
４２：アノード電極
４４：カソード電極
１１０：矢印
１２０：矢印
【図１】
2013207047.tif 000003
【図２】
2013207047.tif 000004
【図３】
2013207047.tif 000005
【図４】
2013207047.tif 000006
【図５】
2013207047.tif 000007
【図６】
2013207047.tif 000008
【図７】
2013207047.tif 000009
【図８】
2013207047.tif 000010
【図９】
2013207047.tif 000011
【図１０】
2013207047.tif 000012
【図１１】
2013207047.tif 000013
【図１２】
2013207047.tif 000014
【図１３】
2013207047.tif 000015
【図１４】
2013207047.tif 000016