(57)【要約】【課題】量産に適した状態で、ガリウムとアンチモンとを含む化合物半導体から構成された電界効果トランジスタのソース・ドレイン抵抗をより低くする。【解決手段】ガリウムとアンチモンとを含むｎ型の化合物半導体からなる半導体層１０１と、半導体層１０１の上にゲート絶縁層１０２を介して形成されたゲート電極と、ゲート電極を挟んで半導体層１０１に形成されたソース１０４およびドレイン１０５とを備える。加えて、ソース１０４およびドレイン１０５は、半導体層１０１と金属との合金から構成されている。【選択図】  図１
2013207020.tif 000002
【特許請求の範囲】
【請求項１】
ガリウムとアンチモンとを含む化合物半導体からなる半導体層と、
前記半導体層の上にゲート絶縁層を介して形成されたゲート電極と、
前記ゲート電極を挟んで前記半導体層に形成されたソースおよびドレインと
を備え、
前記ソースおよび前記ドレインは、前記半導体層と金属との合金から構成されていることを特徴とする電界効果トランジスタ。
【請求項２】
請求項１記載の電界効果トランジスタにおいて、
前記化合物半導体は、ＧａＳｂまたはＩｎＧａＳｂであることを特徴とする電界効果トランジスタ。
【請求項３】
請求項１または２記載の電界効果トランジスタにおいて、
前記金属は、ＴｉとＡｕとの合金，Ｎｉ，およびＡｌの中より選択されたものであることを特徴とする電界効果トランジスタ。
【請求項４】
ガリウムとアンチモンとを含む化合物半導体からなる半導体層の上にゲート絶縁層およびゲート電極を形成する工程と、
前記ゲート電極を形成した後で、前記ゲート電極を挟んで配置される前記半導体層のソース形成領域およびドレイン形成領域に金属からなる金属層を形成する工程と、
前記金属層を形成した後で、加熱することで、前記ソース形成領域および前記ドレイン形成領域に前記半導体層と前記金属との合金を形成してソースおよびドレインを形成する工程と、
前記ソースおよびドレインを形成した後で、前記半導体層の上の前記金属層を除去する工程と
を少なくとも備えることを特徴とする電界効果トランジスタの製造方法。
【請求項５】
請求項４記載の電界効果トランジスタの製造方法において、
前記化合物半導体は、ＧａＳｂまたはＩｎＧａＳｂであることを特徴とする電界効果トランジスタの製造方法。
【請求項６】
請求項４または５記載の電界効果トランジスタの製造方法において、
前記金属は、ＴｉとＡｕとの合金，Ｎｉ，およびＡｌの中より選択されたものであることを特徴とする電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＳｂ，ＩｎＧａＳｂなどのガリウムとアンチモンとを含む化合物半導体から構成された電界効果トランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
近年、Ｓｉをベースとした電界効果トランジスタにおいては、いわゆるスケーリング則による性能向上に限界が出始めている。これに対し、Ｓｉより移動度の高い化合物半導体を用いる技術が研究・開発されている。この中で、ＧａＳｂやＩｎＧａＳｂを用いた電界効果トランジスタ（ＦＥＴ）が注目されている（非特許文献１参照）。これらの化合物半導体は、他の化合物半導体に比較してホールの移動度が高く、特性のよいｐチャネルＦＥＴが得られるものとされている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】M. Xu et al. , "GaSb Inversion-Mode PMOSFETs With Atomic-Layer-Deposited Al2O3 as Gate Dielectric", IEEE ELECTRON DEVICE LETTERS, vol.32, no.7, pp.883-885, 2011.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＧａＳｂやＩｎＧａＳｂを用いたＦＥＴにおいて、ソース・ドレインの抵抗が低くできないという問題がある。現在では、上記ＦＥＴのソース・ドレインは、例えば、ＳｉやＢｅを不純物としてドーピングすることで形成している（非特許文献１参照）。しかしながら、化合物半導体においては、導入する不純物の濃度が余り高くできないため、ソース・ドレインの抵抗を低くすることができない。
【０００５】
また、上述した不純物導入によるソース・ドレインの形成は、一般にはイオン注入により行われ、イオン注入の後で、結晶性の回復および導入した不純物の活性化のために、６００℃を超える高温の加熱処理が必要となる。このような高温処理を行うと、ゲート絶縁膜と半導体層との界面を劣化させてしまうため、現在、ソース・ドレインを形成した後で、ゲート絶縁膜の形成およびゲート電極の形成を行っている。
【０００６】
ところが、先にソース・ドレインが形成されている状態で、ゲート絶縁膜およびゲート電極を形成する場合、位置合わせをしてソース・ドレインの間にゲート電極を配置することになる。このような製造方法では、ゲート長を微細にしていくと、位置合わせに高い精度が要求されるようになり、量産などには適さないものとなる。
【０００７】
本発明は、以上のような問題点を解消するためになされたものであり、量産に適した状態で、ガリウムとアンチモンとを含む化合物半導体から構成された電界効果トランジスタのソース・ドレイン抵抗をより低くすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る電界効果トランジスタは、ガリウムとアンチモンとを含む化合物半導体からなる半導体層と、半導体層の上にゲート絶縁層を介して形成されたゲート電極と、ゲート電極を挟んで半導体層に形成されたソースおよびドレインとを備え、ソースおよびドレインは、半導体層と金属との合金から構成されている。なお、化合物半導体は、ＧａＳｂまたはＩｎＧａＳｂであればよい。また、金属は、ＴｉとＡｕとの合金，Ｎｉ，およびＡｌの中より選択されたものであればよい。
【０００９】
また、本発明に係る電界効果トランジスタの製造方法は、ガリウムとアンチモンとを含む化合物半導体からなる半導体層の上にゲート絶縁層およびゲート電極を形成する工程と、ゲート電極を形成した後で、ゲート電極を挟んで配置される半導体層のソース形成領域およびドレイン形成領域に金属からなる金属層を形成する工程と、金属層を形成した後で、加熱することで、ソース形成領域およびドレイン形成領域に半導体層と金属との合金を形成してソースおよびドレインを形成する工程と、ソースおよびドレインを形成した後で、半導体層の上の金属層を除去する工程とを少なくとも備える。なお、化合物半導体は、ＧａＳｂまたはＩｎＧａＳｂであればよい。また、金属は、ＴｉとＡｕとの合金，Ｎｉ，およびＡｌの中より選択されたものであればよい。
【発明の効果】
【００１０】
以上説明したことにより、本発明によれば、量産に適した状態で、ガリウムとアンチモンとを含む化合物半導体から構成された電界効果トランジスタのソース・ドレイン抵抗をより低くすることができるという優れた効果が得られる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施の形態における電界効果トランジスタの構成を示す構成図である。
【図２Ａ】図２Ａは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す構成図である。
【図３】図３は、ｎ型のＧａＳｂ層に接してＮｉからなる金属電極を形成した試料（白丸）と、ｐ型のＧａＳｂ層に接してＮｉからなる金属電極を形成した試料（黒丸）のＩ−Ｖ特性を示す特性図である。
【図４】図４は、ｎ型のＧａＳｂ層に接してＡｌからなる金属電極を形成した試料（白丸）と、ｐ型のＧａＳｂ層に接してＡｌからなる金属電極を形成した試料（黒丸）のＩ−Ｖ特性を示す特性図である。
【図５】図５は、ｎ型のＧａＳｂ層に接してＴｉＡｕ合金からなる金属電極を形成した試料（白丸）と、ｐ型のＧａＳｂ層に接してＴｉＡｕ合金からなる金属電極を形成した試料（黒丸）のＩ−Ｖ特性を示す特性図である。
【図６】図６は、ｎ型のＧａＳｂ層に、Ｎｉの金属電極を形成した第１試料（黒四角），Ａｌの金属電極を形成した第２試料（黒三角），ＡｕＴｉ合金の金属電極を形成した第３試料（黒丸）の各加熱条件におけるショットキー障壁の変化を示す特性図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における電界効果トランジスタの構成を示す構成図である。図１では、電界効果トランジスタの断面を模式的に示している。
【００１３】
この電界効果トランジスタは、ガリウムとアンチモンとを含むｎ型の化合物半導体からなる半導体層１０１と、半導体層１０１の上にゲート絶縁層１０２を介して形成されたゲート電極と、ゲート電極を挟んで半導体層１０１に形成されたソース１０４およびドレイン１０５とを備える。加えて、ソース１０４およびドレイン１０５は、半導体層１０１と金属との合金（化合物半導体と金属との合金）から構成されている。
【００１４】
半導体層１０１は、例えば、ｎ型のＧａＳｂから構成されている。半導体層１０１は、ｎ型のＩｎＧａＳｂから構成されていてもよい。例えば、Ｔｅドープすることで、ｎ型とされている。ゲート絶縁層１０２は、例えば、Ａｌ2Ｏ3から構成されている。ゲート電極１０３は、例えば、タンタル（Ｔａ）から構成されている。ソース１０４およびドレイン１０５は、例えば、Ｎｉと上記化合物半導体との合金から構成されている。
【００１５】
ここで、ソース１０４およびドレイン１０５を構成する合金は、半導体層１０１を構成するｎ型の化合物半導体と接合させるとショットキー接合を形成し、ｐ型の化合物半導体と接合させるとオーミックに接続する状態となることが重要である。ゲート電極１０３に所定のゲート電圧を印加すれば、ゲート絶縁層１０２の直下の半導体層１０１には、反転層が形成され、この反転層は、ｐ型の状態となる。一方、ゲート電極１０３にゲート電圧を印加していない状態では、ゲート絶縁層１０２の直下の半導体層１０１は、ｎ型の状態を維持している。
【００１６】
前述したように、ソース１０４およびドレイン１０５は、ｎ型の状態の半導体層１０１とは、ショットキー接合を形成する。このため、ゲート電極１０３にゲート電極が印加されない状態では、ソース１０４およびドレイン１０５の間に電流は流れない。一方、ゲート電極１０３にゲート電圧を印加してゲート絶縁層１０２の直下に反転層を形成すると、前述したように、ソース１０４およびドレイン１０５は、ｐ型の状態の半導体層１０１とはオーミックに接続するため、ソース・ドレイン間に電流が流れる状態となる。このように、本実施の形態の電界効果トランジスタによれば、ゲート電極１０３に対するゲート電圧のオンオフにより、ソース・ドレイン間の電流をオンオフできる。
【００１７】
次に、本発明の実施の形態における半導体装置の製造方法について、図２Ａ〜図２Ｄを用いて説明する。図２Ａ〜図２Ｄは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す構成図である。図２Ａ〜図２Ｄでは、各工程における断面を模式的に示している。
【００１８】
まず、図２Ａに示すように、半導体層１０１の上にゲート絶縁層となる絶縁膜２０１およびゲート電極となる金属膜２０２を形成する。例えば、まず、よく知られた原子層堆積（ＡＬＤ）法により、所望とする層厚にＡｌ2Ｏ3からなる絶縁膜２０１を形成する。次いで、スパッタ法や蒸着法などによりＴａを堆積することで、絶縁膜２０１の上にＴａからなる金属膜２０２を形成する。この後、金属膜２０２および絶縁膜２０１をパターニングすることで、図２Ｂに示すように、ゲート絶縁層１０２およびゲート電極１０３を形成する。
【００１９】
以上のようにしてゲート電極１０３を形成した後で、ゲート電極１０３を挟んで配置される半導体層１０１のソース形成領域およびドレイン形成領域に、金属からなる金属層を形成する。例えば、スパッタ法や蒸着法などによりＮｉを堆積することで、図２Ｃに示すように、ゲート電極１０３を覆って半導体層１０１の上に、Ｎｉからなる金属層２０３を形成する。ここで、金属層２０３の形成直前に、ゲート電極１０３の両脇の半導体層１０１のソース形成領域およびドレイン形成領域が、露出していることが重要となる。
【００２０】
このようにして金属層２０３を形成した後、例えば、２００〜４００℃程度に加熱することで、金属層２０３に接している半導体層１０１に合金を形成する。このことにより、図２Ｄに示すように、ゲート電極１０３の両脇のソース形成領域およびドレイン形成領域に、ソース１０４およびドレイン１０５を形成することができる。例えば、３５０℃に加熱すればよい。ＸＲＤ（X ray diffraction）測定および表面観察により、上述した熱処理により合金が形成されていることを確認している。
【００２１】
このように、本実施の形態によれば、ゲート電極１０３が形成されている状態で、金属層２０３を形成して加熱すればソース１０４，ドレイン１０５が形成でき、ゲート電極１０３の両脇の半導体層１０１に、自己整合的にソース１０４およびドレイン１０５が形成できる。また、４００℃を超えない範囲の熱処理によりソース１０４およびドレイン１０５を形成しているため、ゲート絶縁層１０２と半導体層１０１との界面の劣化が抑制できる。
【００２２】
以上のようにしてソース１０４およびドレイン１０５を形成した後、半導体層１０１の上の金属層２０３を選択的に除去する。例えば、金属層２０３がＮｉから構成されている場合、塩酸をエッチャントとしたウエットエッチングにより、金属層２０３をエッチングすればよい。このエッチングによれば、Ｔａよりなるゲート電極１０３，Ａｌ2Ｏ3からなるゲート絶縁層１０２，ＧａＳｂからなる半導体層１０１，合金を形成しているソース１０４およびドレイン１０５は、エッチングされることが無く、金属層２０３を選択的にエッチング除去することができる。このように、金属層２０３をＮｉから構成することで金属層２０３を選択的にエッチングできるので、金属層２０３が容易に除去可能である。以上のことにより、図１に示すように、電界効果トランジスタが得られる。
【００２３】
次に、合金化したソースおよびドレインと化合物半導体の層との間の特性について、より詳細に説明する。まず、ＮｉとＧａＳｂとの接合におけるＩ−Ｖ特性の調査結果について説明する。この調査では、ｎ型のＧａＳｂ層に接してＮｉからなる金属電極を形成したｎ型試料と、ｐ型のＧａＳｂ層に接してＮｉからなる金属電極を形成したｐ型試料とを作製し、両者のＩ−Ｖ特性を調査した。各試料は加熱をしていない。この結果、図３に示すように、白丸で示すｎ型試料では、ショットキー特性を示し、黒丸で示すｐ型試料では、オーミック特性を示した。
【００２４】
Ｎｉと化合物半導体との合金からなるソース・ドレインと、化合物半導体との接合は、Ｎｉと化合物半導体との接合と同様である。従って、上述した結果より、ＮｉとＧａＳｂの合金からなるソース・ドレインとｎ型のＧａＳｂとの間は、ショットキー障壁となり、ｎ型のＧａＳｂに反転層が形成されれば、オーミックに接続された状態が得られるものと考えられる。
【００２５】
次に、Ｎｉ以外の金属とＧａＳｂとの接合におけるＩ−Ｖ特性の調査結果について説明する。これらの調査においても、ｎ型のＧａＳｂ層に接して金属電極を形成したｎ型試料と、ｐ型のＧａＳｂ層に接して金属電極を形成したｐ型試料とを作製し、両者のＩ−Ｖ特性を調査した。
【００２６】
まず、Ａｌからなる金属電極の場合、図４に示すように、白丸で示すｎ型試料では、ショットキー特性を示し、黒丸で示すｐ型試料では、オーミック特性を示した。また、ＴｉとＡｕとの合金からなる金属電極の場合も、図５に示すように、白丸で示すｎ型試料では、ショットキー特性を示し、黒丸で示すｐ型試料では、オーミック特性を示した。
【００２７】
次に、金属と化合物半導体層との間の特性について、加熱処理をした後の状態について説明する。以下では、Ｎｉ，Ａｌ，ＡｕＴｉ合金について調査した結果を示す。この調査では、裏面にＡｕ電極を接して形成したｎ型のＧａＳｂ層の表面側に、Ｎｉの金属電極を形成した第１試料，Ａｌの金属電極を形成した第２試料，ＡｕＴｉ合金の金属電極を形成した第３試料を作製した。また、加熱無し、２５０℃，３００℃，３５０℃，４００℃，４５０℃の各加熱条件を施し、各々のショットキー障壁の状態（変化）を調査した。この場合、２５０℃以上の温度条件では、合金層が形成されているものと考えられ、測定しているショットキー障壁は、形成されている合金層と化合物半導体層との間の界面の状態と考えられる。
【００２８】
図６に示すように、加熱温度の条件にかかわらず、また、いずれの金属においても、バンドギャップエネルギー０．６７ｅＶのｎ型ＧａＳｂに対し、０．５ｅＶ程度のショットキー障壁特性を示している。このように、ｎ型ＧａＳｂと金属との間のショットキー障壁は、合金を形成する温度に加熱しても変化することがない。また、各ショットキー障壁は、化合物半導体のバンドギャップエネルギーの７０％を超えており、ｐ型のＧａＳｂに対しては、オーミックに接続することが示されている。このように、ｎ型の場合にはショットキー障壁となり、ｐ型の場合にはオーミックに接続する状態となれば、前述したように、ゲート電圧のオンオフによるソース・ドレイン電流のオンオフが可能な、電界効果トランジスタを構成することができる。
【００２９】
以上に説明したように、本発明によれば、ガリウムとアンチモンとを含む化合物半導体を用いた電界効果トランジスタのソース・ドレインを、上記化合物半導体と金属との合金から構成するようにしたので、量産に適した状態で、ソース・ドレイン抵抗をより低くすることができる。また、金属をＮｉから構成するなど適宜に選択することで、合金によるソース・ドレインを形成した後、金属層を選択的にエッチングすることが可能となり、この点でも、量産に適したものとなる。
【００３０】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、化合物半導体と合金を形成する金属としては、コバルト（Ｃｏ），クロム（Ｃｒ）であってもよい。これらの金属であれば、半導体層や合金層などに対して選択的にエッチング除去することが可能である。また、合金からなるソース・ドレインを形成した後の金属層の除去は、ウエットエッチングに限るものではなく、ドライエッチングにより行うようにしてもよい。また、合金からなるソース・ドレインを形成した後の金属層の除去は、半導体層との間に選択性のない状態で行ってもよく、この場合、エッチング時間の制御により、金属層を除去すればよい。
【符号の説明】
【００３１】
１０１…半導体層、１０２…ゲート絶縁層、１０３…ゲート電極、１０４…ソース、１０５…ドレイン。
【図１】
2013207020.tif 000003
【図２Ａ】
2013207020.tif 000004
【図２Ｂ】
2013207020.tif 000005
【図２Ｃ】
2013207020.tif 000006
【図２Ｄ】
2013207020.tif 000007
【図３】
2013207020.tif 000008
【図４】
2013207020.tif 000009
【図５】
2013207020.tif 000010
【図６】
2013207020.tif 000011