(57)【要約】      （修正有）【課題】ＩＮＬを補正することが可能な逐次比較型Ａ／Ｄ変換器を提供する。【解決手段】逐次比較型Ａ／Ｄ変換器１００は、第１のキャパシタＣａ１の他端に一端が接続され、第１の補正電圧Ｖａまたは前記第１の補正電圧と異なる第２の補正電圧Ｖｂの何れかが他端に印加される第１の可変容量Ｃｐｈを有する誤差補正回路１０２を備える。逐次比較型Ａ／Ｄ変換器は、参照電圧生成回路１０１を制御して前記第１および第２の参照電圧を変化させる参照電圧制御回路１０３ａと、前記誤差補正回路を制御して前記第１の可変容量の容量値を制御するとともに前記第１の可変容量の他端に印加される前記第１の補正電圧と前記第２の補正電圧との切り替えを制御する誤差補正制御回路１０３ｂと、を有し、コンパレータ１０４が第１および第２の出力端子から出力する信号の論理に基づいて、デジタル信号を信号出力端子に出力するＳＡＲ論理回路１０３を備える。【選択図】図１
2013201691.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をデジタル信号に変換する逐次比較型Ａ／Ｄ変換器であって、
アナログ信号が入力される信号入力端子に一端が接続された入力スイッチと、
電源電圧を分圧することにより生成した第１の参照電圧および第２の参照電圧を出力する参照電圧生成回路と、
前記第１の参照電圧が一端に印加される第１の参照用スイッチと、
前記第２の参照電圧が一端に印加される第２の参照用スイッチと、
前記入力スイッチの他端および前記第１の参照用スイッチの他端に一端が接続された第１のキャパシタと、
前記第２の参照用スイッチの他端に一端が接続された第２のキャパシタと、
前記第１のキャパシタの他端に第１の入力端子が接続され、前記第２のキャパシタの他端に第２の入力端子が接続され、前記第１および第２の入力端子に入力された信号を比較し、この比較結果に応じた信号を第１の出力端子および第２の出力端子から出力するコンパレータと、
前記第１の入力端子と前記第１の出力端子との間に接続された第１のAuto Zero用スイッチと、
前記第２の入力端子と前記第２の出力端子との間に接続された第２のAuto Zero用スイッチと、
前記第１のキャパシタの他端に一端が接続され、第１の補正電圧または前記第１の補正電圧と異なる第２の補正電圧の何れかが他端に印加される第１の可変容量を有する誤差補正回路と、
前記参照電圧生成回路を制御して前記第１および第２の参照電圧を変化させる参照電圧制御回路と、前記誤差補正回路を制御して前記第１の可変容量の容量値を制御するとともに前記第１の可変容量の他端に印加される前記第１の補正電圧と前記第２の補正電圧との切り替えを制御する誤差補正制御回路と、を有し、前記コンパレータが前記第１および第２の出力端子から出力する信号の論理に基づいて、デジタル信号を信号出力端子に出力するＳＡＲ論理回路と、を備える  
ことを特徴とする逐次比較型Ａ／Ｄ変換器。
【請求項２】
アナログ信号をデジタル信号に変換する逐次比較型Ａ／Ｄ変換器であって、
アナログ信号が入力される信号入力端子に一端が接続された入力スイッチと、
電源電圧を分圧することにより生成した参照電圧を出力する参照電圧生成回路と、
前記参照電圧が一端に印加される第１の参照用スイッチと、
前記入力スイッチの他端および前記参照用スイッチの他端に一端が接続されたキャパシタと、
前記キャパシタの他端に第１の入力端子が接続され、所定電圧に第２の入力端子が接続され、前記第１および第２の入力端子に入力された信号を比較し、この比較結果に応じた信号を出力端子から出力するコンパレータと、
前記第１の入力端子と前記出力端子との間に接続されたAuto Zero用スイッチと、
前記キャパシタの他端に一端が接続され、第１の補正電圧または前記第１の補正電圧と異なる第２の補正電圧の何れかが他端に印加される第１の可変容量を有する誤差補正回路と、
前記参照電圧生成回路を制御して前記参照電圧を変化させる参照電圧制御回路と、前記誤差補正回路を制御して前記第１の可変容量の容量値を制御するとともに前記第１の可変容量の他端に印加される前記第１の補正電圧と前記第２の補正電圧との切り替えを制御する誤差補正制御回路と、を有し、前記コンパレータが前記出力端子から出力する信号の論理に基づいて、デジタル信号を信号出力端子に出力するＳＡＲ論理回路と、を備える  
ことを特徴とする逐次比較型Ａ／Ｄ変換器。
【請求項３】
前記参照電圧生成回路は、接地に一端が接続された基準抵抗と、前記基準抵抗の他端と電源との間で直列に接続された第１、・・・、第ｎ（ｎ：正の整数）の抵抗とを有し、前記基準抵抗の他端から順番に前記第１の抵抗から前記第ｎの抵抗の順で配置され、前記基準抵抗と前記第１ないし第ｎの抵抗とにより電源電圧を分圧することにより生成した前記第１、第２の参照電圧を出力し
前記アナログ信号を前記デジタル信号に変換する通常動作前のキャリブレーション期間において、前記入力スイッチをオフし且つ前記第１および第２の参照用スイッチをオンした状態で、
前記参照電圧生成回路は、前記基準抵抗の他端側の電圧を前記第１の参照電圧として出力し且つ前記基準抵抗の一端側の電圧を前記第２の参照電圧として出力し、且つ、前記誤差補正回路は、前記第１の可変容量の他端に前記第１の補正電圧を印加し、その後、前記第１および第２のAuto Zero用スイッチがオンして前記第１および第２の参照電圧をサンプリングし、
その後、前記第１および第２のAuto Zero用スイッチがオフした後、前記参照電圧生成回路は、第ｍ（１≦ｍ≦ｎ）の抵抗の他端側の電圧を前記第１の参照電圧として出力し且つ前記第ｍの抵抗の一端側の電圧を前記第２の参照電圧として出力し、且つ、前記誤差補正回路は、前記第１の可変容量の他端に前記第２の補正電圧を印加し、その後、前記コンパレータは、前記第１および第２の入力端子に入力された信号を比較し、この比較結果に応じた補正用比較信号を前記第１および第２の出力端子から出力し、
前記ＳＡＲ論理回路は、前記補正用比較信号の論理を取得し、
前記キャリブレーション期間において、前記サンプリングと前記ＳＡＲ論理回路による前記補正用比較信号の論理の取得とが複数回繰り返される場合に、前記ＳＡＲ論理回路は、前記誤差補正回路により前記第１の可変容量の容量値を段階的に前記サンプリング毎に増加または減少させ、前記補正用比較信号の論理が反転したときの前記第１の可変容量の容量値を前記第ｍの抵抗の補正量として保持する
ことを特徴とする請求項１または２に記載の逐次比較型Ａ／Ｄ変換器。
【請求項４】
前記誤差補正回路は、前記第２のキャパシタの他端に一端が接続され、前記第１の補正電圧または前記第２の補正電圧の何れかが他端に印加される第２の可変容量をさらに有し、
前記誤差補正制御回路は、前記誤差補正回路を制御して前記第２の可変容量の他端に印加される前記第１の補正電圧と前記第２の補正電圧との切り替えを制御する
ことを特徴とする請求項３に記載の逐次比較型Ａ／Ｄ変換器。
【請求項５】
前記通常動作時において、
前記ＳＡＲ論理回路は、前記参照電圧制御回路により、前記参照電圧生成回路から前記第ｍの抵抗の他端の電圧を前記第１の参照電圧として出力させ且つ設定された第２の参照電圧を出力させ、さらに、前記誤差補正制御回路により、前記誤差補正回路の前記第１の可変容量の容量値を、前記第１から第ｍの抵抗のそれぞれの補正量に対応する容量値を積分した値に設定する  
ことを特徴とする請求項３または４に記載の逐次比較型Ａ／Ｄ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
逐次比較型Ａ／Ｄ変換器に関する。
【背景技術】
【０００２】
逐次比較型Ａ／Ｄ変換器の変換特性(ＩＮＬ：Ｉｎｔｅｇｒａｌ  Ｎｏｎ−Ｌｉｎｅａｒｉｔｙ)は、Ｄ／Ａ変換回路のＩＮＬに依存する。このため、Ｄ／Ａ変換回路（参照電圧生成回路）内で使用している素子のばらつきが大きい場合、逐次比較型Ａ／Ｄ変換器のＩＮＬが劣化してしまう。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−４９６３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＩＮＬを補正することが可能な逐次比較型Ａ／Ｄ変換器を提供する。
【課題を解決するための手段】
【０００５】
実施例に従った逐次比較型Ａ／Ｄ変換器は、アナログ信号をデジタル信号に変換する逐次比較型Ａ／Ｄ変換器である。逐次比較型Ａ／Ｄ変換器は、アナログ信号が入力される信号入力端子に一端が接続された入力スイッチを備える。逐次比較型Ａ／Ｄ変換器は、電源電圧を分圧することにより生成した第１の参照電圧および第２の参照電圧を出力する参照電圧生成回路を備える。逐次比較型Ａ／Ｄ変換器は、前記第１の参照電圧が一端に印加される第１の参照用スイッチを備える。逐次比較型Ａ／Ｄ変換器は、前記第２の参照電圧が一端に印加される第２の参照用スイッチを備える。逐次比較型Ａ／Ｄ変換器は、前記入力スイッチの他端および前記第１の参照用スイッチの他端に一端が接続された第１のキャパシタを備える。逐次比較型Ａ／Ｄ変換器は、前記第２の参照用スイッチの他端に一端が接続された第２のキャパシタを備える。逐次比較型Ａ／Ｄ変換器は、前記第１のキャパシタの他端に第１の入力端子が接続され、前記第２のキャパシタの他端に第２の入力端子が接続され、前記第１および第２の入力端子に入力された信号を比較し、この比較結果に応じた信号を第１の出力端子および第２の出力端子から出力するコンパレータを備える。逐次比較型Ａ／Ｄ変換器は、前記第１の入力端子と前記第１の出力端子との間に接続された第１のAuto Zero用スイッチを備える。逐次比較型Ａ／Ｄ変換器は、前記第２の入力端子と前記第２の出力端子との間に接続された第２のAuto Zero用スイッチを備える。逐次比較型Ａ／Ｄ変換器は、前記第１のキャパシタの他端に一端が接続され、第１の補正電圧または前記第１の補正電圧と異なる第２の補正電圧の何れかが他端に印加される第１の可変容量を有する誤差補正回路を備える。逐次比較型Ａ／Ｄ変換器は、前記参照電圧生成回路を制御して前記第１および第２の参照電圧を変化させる参照電圧制御回路と、前記誤差補正回路を制御して前記第１の可変容量の容量値を制御するとともに前記第１の可変容量の他端に印加される前記第１の補正電圧と前記第２の補正電圧との切り替えを制御する誤差補正制御回路と、を有し、前記コンパレータが前記第１および第２の出力端子から出力する信号の論理に基づいて、デジタル信号を信号出力端子に出力するＳＡＲ論理回路を備える。
【図面の簡単な説明】
【０００６】
【図１】図１は、実施例１に係る逐次比較型Ａ／Ｄ変換器１００の構成の一例を示す図である。
【図２】図２は、図１に示す参照電圧生成回路１０１が誤差補正計算時に出力する第１、第２の参照電圧Ｖｒｅｆｈ、Ｖｒｅｆｌの一例を示す図である。
【図３】図３は、図１に示す参照電圧生成回路１０１が誤差補正計算時に出力する第１、第２の参照電圧Ｖｒｅｆｈ、Ｖｒｅｆｌの他の例を示す図である。
【図４】図４は、実施例２に係る逐次比較型Ａ／Ｄ変換器２００の構成の一例を示す図である。
【発明を実施するための形態】
【０００７】
以下、各実施例について図面に基づいて説明する。
【実施例１】
【０００８】
図１は、実施例１に係る逐次比較型Ａ／Ｄ変換器１００の構成の一例を示す図である。
【０００９】
図１に示すように、アナログ信号をデジタル信号に変換する逐次比較型Ａ／Ｄ変換器１００は、入力スイッチＳＷｉｎと、第１の参照用スイッチＳＷｒ１と、第２の参照用スイッチＳＷｒ２と、第１のAuto Zero用スイッチＳＷｓ１と、第２のAuto Zero用スイッチＳＷｓ２と、第１のキャパシタＣａ１と、参照電圧生成回路１０１と、誤差補正回路１０２と、ＳＡＲ論理回路１０３と、コンパレータ１０４と、動作制御回路１０５と、メモリ１０６と、を備える。
【００１０】
入力スイッチＳＷｉｎは、アナログ信号Ｖａｉｎが入力される信号入力端子Ｔｉｎに一端が接続されている。
【００１１】
参照電圧生成回路１０１は、接地に一端が接続された基準抵抗Ｒ０と、前記基準抵抗Ｒ０の他端と電源との間で直列に接続された第１、・・、第ｍ、・・、第ｎ（ｎ：正の整数、１≦ｍ≦ｎ）の抵抗Ｒ１〜Ｒｎと、スイッチ回路ＳＷと、を有する。第１、・・・、第ｎの抵抗Ｒ１〜Ｒｎは、基準抵抗Ｒ０の他端から順番に第１の抵抗Ｒ１から第ｎの抵抗Ｒｎの順で配置されている。
【００１２】
この参照電圧生成回路１０１は、スイッチ回路１０１ａを切り替えて、基準抵抗Ｒ０と第１ないし第ｎの抵抗Ｒ１〜Ｒｎとにより電源電圧を分圧することにより生成した第１の参照電圧Ｖｒｅｆｈおよび第２の参照電圧Ｖｒｅｆｌを出力するようになっている。
【００１３】
第１の参照用スイッチＳＷｒ１は、参照電圧生成回路１０１から出力された第１の参照電圧Ｖｒｅｆｈが一端に印加されるようになっている。
【００１４】
第２の参照用スイッチＳＷｒ２は、参照電圧生成回路１０１から出力された第２の参照電圧Ｖｒｅｆｌが一端に印加されるようになっている。
【００１５】
第１のキャパシタＣａ１は、入力スイッチＳＷｉｎの他端および第１の参照用スイッチＳＷｒ１の他端に、一端が接続されている。
【００１６】
第２のキャパシタＣａ２は、第２の参照用スイッチＳＷｒ２の他端に一端が接続されている。。
【００１７】
コンパレータ１０４は、第１のキャパシタＣａ１の他端に非反転入力端子（第１の入力端子）が接続され、第２のキャパシタＣａ２の他端に反転入力端子（第２の入力端子）が接続されている。なお、コンパレータ１０４の反転出力端子を接地に接続するようにしてもよい。反転出力端子を接地接続した場合は、第１の参照電圧Ｖｒｅｆｈを参照電圧として第１のキャパシタＣａ１の一端に接続し、第２の参照電圧Ｖｒｅｆｌを用いなくても本実施形態の効果を得ることができる。
【００１８】
このコンパレータ１０４は、非反転入力端子および反転入力端子に入力された信号Ｖｐ、Ｖｎを比較し、この比較結果に応じた信号を非反転出力端子（第１の出力端子）および反転出力端子（第２の出力端子）から出力するようになっている。
【００１９】
第１のAuto Zero用スイッチＳＷｓ１は、非反転入力端子と非反転出力端子との間に接続されている。
【００２０】
第２のAuto Zero用スイッチＳＷｓ２は、反転入力端子と反転出力端子との間に接続されている。
【００２１】
誤差補正回路１０２は、切替回路１０２ａと、第１の可変容量Ｃｐｈと、を有する。
【００２２】
切替回路１０２ａは、誤差補正制御回路１０３ｂにより制御され、第１の補正電圧Ｖａまたは第２の補正電圧Ｖｂを切り替えて第１の可変容量Ｃｐｈの他端に印加するようになっている。
【００２３】
第１の可変容量Ｃｐｈは、第１のキャパシタＣａ１の他端に一端が接続され、切替回路１０２ａを介して第１の補正電圧Ｖａまたは第１の補正電圧Ｖａと異なる第２の補正電圧Ｖｂの何れかが他端に印加されるようになっている。
【００２４】
また、ＳＡＲ論理回路１０３は、コンパレータ１０４が非反転出力端子および反転出力端子から出力する信号の論理に基づいて、デジタル信号を信号出力端子Ｔｏｕｔに出力するようになっている。
【００２５】
このＳＡＲ論理回路１０３は、参照電圧制御回路１０３ａと、誤差補正制御回路１０３ｂと、を有する。
【００２６】
参照電圧制御回路１０３ａは、参照電圧生成回路１０１（すなわち、スイッチ回路１０１ａ）を制御して第１および第２の参照電圧Ｖｒｅｆｈ、Ｖｒｅｆｌを変化させるようになっている。
【００２７】
誤差補正制御回路１０３ｂは、誤差補正回路１０２（すなわち、切替回路１０２ａ）を制御して、第１の可変容量Ｃｐｈの容量値を制御するとともに、第１の可変容量Ｃｐｈの他端に印加される第１の補正電圧Ｖａと第２の補正電圧Ｖｂとの切り替えを制御するようになっている。
【００２８】
メモリ１０６は、ＳＡＲ論理回路１０３が取得した第１ないし第ｎの抵抗の補正量を保持するようになっている。
【００２９】
動作制御回路１０５は、第１および第２のAuto Zero用スイッチＳＷｓ１、ＳＷｓ２、第１および第２の参照用スイッチＳＷｒ１、ＳＷｒ２、入力スイッチＳＷｉｎ、およびＳＡＲ論理回路１０３を制御するようになっている。
【００３０】
ここで、以上のような構成を有する逐次比較型Ａ／Ｄ変換器１００の動作の一例について説明する。なお、以下では、アナログ信号Ｖａｉｎをデジタル信号Ｄｏｕｔに変換する通常動作と、この通常動作前のキャリブレーション期間に実行される動作とに分けて説明する。図２は、図１に示す参照電圧生成回路１０１がキャリブレーション期間に出力する第１、第２の参照電圧Ｖｒｅｆｈ、Ｖｒｅｆｌの一例を示す図である。なお、この図２において、スイッチ回路１０１ａは省略されている。
【００３１】
先ず、通常動作前のキャリブレーション期間の動作について説明する。
【００３２】
キャリブレーション期間において、動作制御回路１０５は、入力スイッチＳＷｉｎをオフし且つ第１および第２の参照用スイッチＳＷｒ１、ＳＷｒ２をオンした状態にする。
【００３３】
この状態で、サンプリング動作が実行される。すなわち、参照電圧生成回路１０１は、基準抵抗Ｒ０の他端側の電圧（すなわち、基準抵抗Ｒ０の他端の電圧Ｖｒｅｆｈｓ）を第１の参照電圧Ｖｒｅｆｈとして出力し且つ基準抵抗Ｒ０の一端側の電圧（すなわち、基準抵抗Ｒ０の一端の電圧Ｖｒｅｆｌｓ）を第２の参照電圧Ｖｒｅｆｌとして出力する（図２）。さらに、誤差補正回路１０２は、第１の可変容量Ｃｐｈの他端に第１の補正電圧Ｖａを印加する。
【００３４】
その後、動作制御回路１０５が第１および第２のAuto Zero用スイッチＳＷｓ１、ＳＷｓ２をオンし、基準となる第１および第２の参照電圧Ｖｒｅｆｈ、Ｖｒｅｆｌ（すなわち、電圧Ｖｒｅｆｈｓ、Ｖｒｅｆｌｓ）がサンプリングされる。
【００３５】
その後、比較動作が実行される。、動作制御回路１０５が第１および第２のAuto Zero用スイッチＳＷｓ１、ＳＷｓ２をオフし、参照電圧生成回路１０１は、第ｍの抵抗Ｒｍの他端側の電圧（すなわち、第ｍの抵抗Ｒｍの他端の電圧Ｖｒｅｆｈｃｍ）を第１の参照電圧Ｖｒｅｆｈとして出力し且つ第ｍの抵抗Ｒｍの一端側の電圧（すなわち、第ｍの抵抗Ｒｍの一端の電圧Ｖｒｅｆｌｃｍ）を第２の参照電圧Ｖｒｅｆｌとして出力する。さらに、誤差補正回路１０２は、第１の可変容量Ｃｐｈの他端に第２の補正電圧Ｖｂを印加する。
【００３６】
その後、コンパレータ１０４は、非反転入力端子および反転入力端子に入力された信号を比較し、この比較結果に応じた補正用比較信号を非反転出力端子および反転出力端子から出力する。
【００３７】
そして、ＳＡＲ論理回路１０３は、補正用比較信号の論理を取得する。
【００３８】
このキャリブレーション期間において、１つの第ｍの抵抗Ｒｍに関して、上記サンプリングとＳＡＲ論理回路１０３による補正用比較信号の論理の取得とが複数回繰り返される。この場合、ＳＡＲ論理回路１０３は、誤差補正回路１０２により第１の可変容量Ｃｐｈの容量値を段階的にサンプリング毎に増加または減少させ、補正用比較信号の論理が反転したときの第１の可変容量Ｃｐｈの容量値を第ｍの抵抗Ｒｍの補正量として保持する。
【００３９】
なお、この補正量は、以下の式（１）の右辺のＣｐ／Ｃ×（Ｖａ−Ｖｂ）で表される。なお、式（１）において、Ｃｐは、第１の可変容量Ｃｐｈの容量値である。
【数１】
2013201691.tif 000003
【００４０】
そして、このキャリブレーション期間において、ＳＡＲ論理回路１０３は、第１ないし第ｎの抵抗Ｒ１〜Ｒｎの補正量を取得し、メモリ１０６に保持する。
【００４１】
次に、一例として、通常動作時について説明する。
【００４２】
通常動作時において、ＳＡＲ論理回路１０３は、参照電圧制御回路１０３ａにより、参照電圧生成回路１０１から第ｍの抵抗Ｒｍの他端の電圧を前記第１の参照電圧Ｖｒｅｆｈとして出力させ且つ設定された第２の参照電圧Ｖｒｅｆｌを出力させる。さらに、ＳＡＲ論理回路１０３は、誤差補正制御回路１０３ｂにより、誤差補正回路１０２の第１の可変容量Ｃｐｈの容量値を、第１から第ｍの抵抗のそれぞれの補正量に対応する容量値を積分した値に設定する。
【００４３】
そして、動作制御回路１０５は、入力スイッチＳＷｉｎおよび第２の参照用スイッチＳＷｒ２をオンし且つ第１の参照用スイッチＳＷｒ１をオフした状態にする。
【００４４】
この状態で、サンプリング動作が実行される。すなわち、参照電圧生成回路１０１は、第２の参照電圧Ｖｒｅｆｌを出力する。さらに、誤差補正回路１０２は、第１の可変容量Ｃｐｈの他端に第１の補正電圧Ｖａを印加する。
【００４５】
その後、動作制御回路１０５は、第１および第２のAuto Zero用スイッチＳｗｓ１、ＳＷｓ２をオンし、アナログ信号Ｖａｉｎがサンプリングされる。
【００４６】
その後、動作制御回路１０５が第１および第２のAuto Zero用スイッチＳＷｓ１、ＳＷｓ２をオフする。この後、参照電圧生成回路１０１は、第ｍの抵抗Ｒｍの他端の電圧を第１の参照電圧Ｖｒｅｆｈとして出力し且つ第２の参照電圧Ｖｒｅｆｌを出力し、且つ、誤差補正回路１０２は、第１の可変容量Ｃｐｈの他端に第２の補正電圧Ｖｂを印加する。
【００４７】
これにより、参照電圧生成回路１０１が出力する第１の参照電圧Ｖｍ（Ｖｒｅｆｈ）は、以下の式（２）のように補正されることとなる。なお、式（２）において、Ｃｍは、参照電圧生成回路１０１の各抵抗に応じた補正量である。
【数２】
2013201691.tif 000004
【００４８】
その後、コンパレータ１０４は、非反転入力端子および反転入力端子に入力された信号Ｖｐ、Ｖｎを比較し、この比較結果に応じた信号を非反転出力端子および反転出力端子から出力する。
【００４９】
ＳＡＲ論理回路１０３は、コンパレータ１０４が非反転出力端子および反転出力端子から出力する信号の論理に基づいて、デジタル信号Ｄｏｕｔを信号出力端子Ｔｏｕｔに出力する。
【００５０】
以上のように、通常動作時、補正量に応じて誤差補正回路１０２を動作させる。これにより、参照電圧生成回路１０１と誤差補正回路１０２のＩＮＬを相殺することができる。
【００５１】
ここで、図３は、図１に示す参照電圧生成回路１０１が出力する第１、第２の参照電圧Ｖｒｅｆｈ、Ｖｒｅｆｌの他の例を示す図である。なお、この図３において、スイッチ回路１０１ａは省略されている。
【００５２】
ここでは、一例として、第ｍの抵抗Ｒｍの補正量を取得する場合について説明する。
【００５３】
キャリブレーション期間のサンプリング動作（Ｓａｍｐｌｉｎｇｍ）において、参照電圧生成回路１０１は、基準抵抗Ｒ０の他端側の電圧（すなわち、第ｍの抵抗Ｒｍの一端の電圧Ｖｒｅｆｈｓｍ）を第１の参照電圧Ｖｒｅｆｈとして出力し且つ基準抵抗Ｒ０の一端側の電圧（すなわち、基準抵抗Ｒ０の一端の電圧Ｖｒｅｆｌｓｍ）を第２の参照電圧Ｖｒｅｆｌとして出力する。
【００５４】
また、比較動作（Ｃｏｍｐａｒｅｍ）において、参照電圧生成回路１０１は、第ｍの抵抗Ｒｍの他端側の電圧（すなわち、第ｍの抵抗Ｒｍの他端の電圧Ｖｒｅｆｈｃｍ）を第１の参照電圧Ｖｒｅｆｈとして出力し且つ第ｍの抵抗Ｒｍの一端側の電圧（すなわち、基準抵抗Ｒ０の他端の電圧Ｖｒｅｆｌｃｍ）を第２の参照電圧Ｖｒｅｆｌとして出力する。
【００５５】
なお、その他の動作は、図２の場合と同様である。
【００５６】
このような参照電圧生成回路１０１の電圧の出力により、コンパレータ１０４の動作点変動を最小に抑えることが可能となる。
【００５７】
以上のように、本実施例１に係る逐次比較型Ａ／Ｄ変換器によれば、ＩＮＬを補正することができる。
【実施例２】
【００５８】
本実施例２においては、逐次比較型Ａ／Ｄ変換器の他の構成例について説明する。
【００５９】
ここで、図４は、実施例２に係る逐次比較型Ａ／Ｄ変換器２００の構成の一例を示す図である。なお、図４において、図１の符号と同じ符号は、実施例１と同様の構成を示し、詳細な説明は省略する。
【００６０】
図４に示すように、本実施例２において、逐次比較型Ａ／Ｄ変換器２００は、入力スイッチＳＷｉｎと、第１の参照用スイッチＳＷｒ１と、第２の参照用スイッチＳＷｒ２と、第１のAuto Zero用スイッチＳＷｓ１と、第２のAuto Zero用スイッチＳＷｓ２と、第１のキャパシタＣａ１と、参照電圧生成回路１０１と、誤差補正回路１０２Ａと、ＳＡＲ論理回路１０３と、コンパレータ１０４と、動作制御回路１０５と、メモリ１０６と、を備える。
【００６１】
ここで、誤差補正回路１０２Ａは、実施例１の誤差補正回路１０２と比較して、第２のキャパシタＣａ２の他端に一端が接続され、第１の補正電圧Ｖａまたは前記第２の補正電圧Ｖｂの何れかが他端に印加される第２の可変容量Ｃｐｌをさらに有する。
【００６２】
そして、誤差補正制御回路１０３ｂは、誤差補正回路１０２Ａを制御して第２の可変容量Ｃｐｌの他端に印加される第１の補正電圧Ｖａと第２の補正電圧Ｖｂとの切り替えを制御するようになっている。
【００６３】
なお、その他の逐次比較型Ａ／Ｄ変換器２００の構成は、実施例１と同様である。
【００６４】
ここで、以上のような構成を有する逐次比較型Ａ／Ｄ変換器２００の動作の一例について説明する。
【００６５】
キャリブレーション期間において、１つの第ｍの抵抗Ｒｍに関して、実施例１と同様に、サンプリングとＳＡＲ論理回路１０３による補正用比較信号の論理の取得とが複数回繰り返される。この場合、ＳＡＲ論理回路１０３は、誤差補正回路１０２Ａにより第１の可変容量Ｃｐｈの容量値を段階的にサンプリング毎に増加または減少させ、または、誤差補正回路１０２Ａにより第２の可変容量Ｃｐｌの容量値を段階的にサンプリング毎に増加または減少させる。そして、ＳＡＲ論理回路１０３は、補正用比較信号の論理が反転したときの第１および第２の可変容量Ｃｐｌの容量値を第ｍの抵抗Ｒｍの補正量として保持する。
【００６６】
なお、この補正量は、以下の式（３）の右辺の（Ｃｐｈ−Ｃｐｌ）／Ｃ×（Ｖａ−Ｖｂ）で表される。なお、式（３）において、Ｃｐｈは、第１の可変容量Ｃｐｈの容量値であり、Ｃｐｌは、第２の可変容量Ｃｐｌの容量値であり。
【数３】
2013201691.tif 000005
【００６７】
そして、このキャリブレーション期間において、ＳＡＲ論理回路１０３は、第１ないし第ｎの抵抗Ｒ１〜Ｒｎの補正量を取得し、メモリ１０６に保持する。
【００６８】
次に、一例として、通常動作時について説明する。
【００６９】
通常動作時において、ＳＡＲ論理回路１０３は、参照電圧制御回路１０３ａにより、参照電圧生成回路１０１から第ｍの抵抗Ｒｍの他端の電圧を前記第１の参照電圧Ｖｒｅｆｈとして出力させ且つ設定された第２の参照電圧Ｖｒｅｆｌを出力させる。さらに、ＳＡＲ論理回路１０３は、誤差補正制御回路１０３ｂにより、誤差補正回路１０２Ａの第１、第２の可変容量Ｃｐｈ、Ｃｐｌの容量値を、第１から第ｍの抵抗のそれぞれの補正量に対応する容量値を積分した値に設定する。
【００７０】
そして、動作制御回路１０５は、入力スイッチＳＷｉｎおよび第２の参照用スイッチＳＷｒ２をオンし且つ第１の参照用スイッチＳＷｒ１をオフした状態にする。
【００７１】
この状態で、サンプリング動作が実行される。すなわち、参照電圧生成回路１０１は、第２の参照電圧Ｖｒｅｆｌを出力する。さらに、誤差補正回路１０２Ａは、第１、第２の可変容量Ｃｐｈ、Ｃｐｌの他端に第１の補正電圧Ｖａを印加する。
【００７２】
その後、動作制御回路１０５は、第１および第２のAuto Zero用スイッチＳｗｓ１、ＳＷｓ２をオンする。これにより、アナログ信号Ｖａｉｎがサンプリングされる。
【００７３】
その後、動作制御回路１０５が第１および第２のAuto Zero用スイッチＳｗｓ１、ＳＷｓ２をオフする。この後、参照電圧生成回路１０１は、第ｍの抵抗Ｒｍの他端の電圧を第１の参照電圧Ｖｒｅｆｈとして出力し且つ第２の参照電圧Ｖｒｅｆｌを出力し、且つ、誤差補正回路１０２Ａは、第１、第２の可変容量Ｃｐｈ、Ｃｐｌの他端に第２の補正電圧Ｖｂを印加する。
【００７４】
これにより、参照電圧生成回路１０１が出力する第１、第２の参照電圧が補正されることとなる。
【００７５】
その後、コンパレータ１０４は、非反転入力端子および反転入力端子に入力された信号Ｖｐ、Ｖｎを比較し、この比較結果に応じた信号を非反転出力端子および反転出力端子から出力する。
【００７６】
ＳＡＲ論理回路１０３は、コンパレータ１０４が非反転出力端子および反転出力端子から出力する信号の論理に基づいて、デジタル信号Ｄｏｕｔを信号出力端子Ｔｏｕｔに出力する。
【００７７】
以上のように、本実施例２に係る逐次比較型Ａ／Ｄ変換器によれば、実施例１と同様に、ＩＮＬを補正することができる。
【００７８】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【００７９】
１００、２００  逐次比較型Ａ／Ｄ変換器
１０１  参照電圧生成回路
１０２、１０２Ａ  誤差補正回路
１０２ａ、１０２ｂ  切替回路
１０３  ＳＡＲ論理回路
１０４  コンパレータ
１０５  動作制御回路
１０６  メモリ
ＳＷｉｎ  入力スイッチ
ＳＷｒ１  第１の参照用スイッチ
ＳＷｒ２  第２の参照用スイッチ
ＳＷｓ１  第１のAuto Zero用スイッチ
ＳＷｓ２  第２のAuto Zero用スイッチ
Ｃａ１  第１のキャパシタ  
【図１】
2013201691.tif 000006
【図２】
2013201691.tif 000007
【図３】
2013201691.tif 000008
【図４】
2013201691.tif 000009