(57)【要約】【課題】高電圧駆動素子の為の酸化膜分離型ＳｉＣ基板においてＰＮ層の活性化のためにシリコン酸化膜の融点を越える温度で熱処理をする必要があることが課題となっている。【解決手段】ポリＳｉＣなど融点の高い材料をベース基板として、シリコン酸化膜を含む絶縁膜上に単結晶ＳｉＣ化合物半導体を形成する素子基板において、該シリコン酸化膜が該単結晶ＳｉＣにイオン注入するＰＮ層の不純物の活性化温度以上の融点を持つ材料により囲まれ、シリコン酸化膜が溶融する高温度の活性化処理においてもシリコン酸化膜が飛散や消失をしない構造とすることを特徴とするＳｉＣ化合物半導体に関する発明である。【選択図】図５
2013201409.tif 000002
【特許請求の範囲】
【請求項１】
ポリＳｉＣ、サファイアなどの高温度融点の材料をベース基板として、少なくとも一部にシリコン酸化膜を用いる絶縁膜の上に形成する単結晶ＳｉＣ化合物半導体層にＰ層、Ｎ層形成する半導体素子において、シリコン酸化膜が他の高温度の融点を有する材料で周囲を覆われて、Ｐ層、Ｎ層の活性化処理に必要な高温度でシリコン酸化膜溶融する温度以上にさらされてもシリコン酸化膜が飛散、消失しないような構造を有することを特徴とする半導体素子とそれを用いた半導体装置。
【請求項２】
請求項１において、単結晶ＳｉＣ化合物半導体層の形成される絶縁膜は、全てがシリコン酸化膜を用いる構造の半導体素子とそれを用いた半導体装置
【請求項３】
請求項１において、単結晶ＳｉＣ化合物半導体層の形成される絶縁膜は、単結晶ＳｉＣ化合物半導体側がシリコン酸化膜であり、その反対側が窒化アルミ、アルミナ、窒化シリコンの様な融点の高い絶縁膜である構造の半導体素子とそれを用いた半導体装置。
【請求項４】
請求項１、２、３においてポリＳｉＣをベース基板として、少なくとも一部にシリコン酸化膜を用いる絶縁膜の上に形成する単結晶ＳｉＣ化合物半導体層にＰ層、Ｎ層形成する半導体素子において、該単結晶ＳｉＣ化合物半導体層を必要な部分だけを残し、その他の部分を除去しベース基板のポリＳｉＣ層を露出させ、その上で全面にＳｉＣ膜を形成し、シリコン酸化膜が高温度の融点を有するＳｉＣ材料で周囲を覆われた構造を作成し、Ｐ層、Ｎ層の活性化処理に必要な高温度でシリコン酸化膜溶融する温度以上にさらされてもシリコン酸化膜が飛散、消失しないような構造としたことを特徴とする半導体素子とそれを用いた半導体装置。
【請求項５】
請求項１、２、３、４においてポリＳｉＣをベース基板として、少なくとも一部にシリコン酸化膜を用いる絶縁膜の上に形成する単結晶ＳｉＣ化合物半導体層にＰ層、Ｎ層形成する半導体素子において、該単結晶ＳｉＣ化合物半導体層の基板周辺部だけを除去しベース基板のポリＳｉＣ層を露出させ、その上で全面にＳｉＣ膜を形成し、シリコン酸化膜が高温度の融点を有するＳｉＣ材料で周囲を覆われた構造を作成し、Ｐ層、Ｎ層の活性化処理に必要な高温度でシリコン酸化膜溶融する温度以上にさらされてもシリコン酸化膜が飛散、消失しないような構造としたことを特徴とする半導体素子とそれを用いた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明はパワー系化合物半導体、とりわけＳｉＣ基板を用いる半導体装置の基板構造と素子構造に関するものである。
【背景技術】
【０００２】図１において、従来から公表されている単結晶ＳｉＣ基板の形成方法を示す。
図１―ａの様にＳｉ基板１の上にＳｉＣ膜２を成長させた後に、図１―ｂの様にＳｉ基板１を除去したＳｉＣ膜２の上にさらにＳｉＣ膜を成長させて必要な厚さを得てＳｉＣ基板３とする方法である。その上に図１―ｃに示すようにＭＯＳＦＥＴのソース１１、ドレイン１２、ゲート１３が形成される。【０００３】しかしながら、図１に示すようなＳｉをベースにＳｉＣを成長させる方法は、大口径化には適しているものの、縦方向の結晶欠陥が多くて素子を形成した場合にはリーク電流が大きいということが課題である。図２においてこの結晶欠陥の発生の様子を概念的に示す。各論文で報告されているように、３Ｃと称される図１―ａに示す手法で形成したＳｉＣ基板の結晶欠陥は図２−ｂに概念図を示すように５４度の傾斜角を持つことが知られている。またＳｉ基板を用いずに昇華法と称される手法で成長させたＳｉＣ基板では図２−ａに概念図を示すように基板面に対して垂直方向に欠陥が多いことが知られている。【０００４】図３―ａにおいて、ＭＯＳＦＥＴの代表的な断面図を示す。ＭＯＳＦＥＴのＰウエル５８に結晶欠陥が存在すると欠陥に沿ってリーク電流が流れる。このためＭＯＳＦＥＴの逆バイアス電流、印加電圧の関係は実測値で図３−ｂの様になる。モデルでは図３−ｃの様になる。すなわち、一定の電圧まではリーク電流は欠陥に依存せずにほぼゼロであり、結晶欠陥降伏電圧Ｖａを越えると結晶欠陥に沿ったトンネル電流が増加しはじめる。そして、ＰＮ接合の降伏電圧に到達すると電子雪崩の為に大電流が流れ始める。このように逆バイアス電圧が印加され、結晶欠陥降伏電圧Ｖａを越えるとリーク電流が増大しはじめて、このリーク電流より降伏電圧Ｖｂに到達する前に大きなリーク電流が発生している。素子として欲しいはＰＮ接合の降伏電圧Ｖｂまでリーク電流は極少であることであるが、ＳｉＣ基板特有の大量の結晶欠陥のために結晶欠陥降伏電圧Ｖａ以上の印加電圧からリーク電流が発生し始めるのが現実である。【０００５】このデータから考察できることは、リーク電流の原因はＰウエル接合を横切るような結晶欠陥がありそこに電圧が印加されると結晶欠陥に沿って電界が発生することにある。従って、その電界が何らかの手段で緩和されれば結晶欠陥によるリーク電流は激減する可能性があるということである。【０００６】図３のモデルから上記の様な考察に基づきリーク低減の為に着想できることは、何らかの手段によりＰＮ接合に印加される電界を緩和することである。これには、ベース基板の上の絶縁膜上に化合物半導体を形成し、その中にＭＯＳＦＥＴを形成して、絶縁膜を介して印加されるベース基板電位によりドレインからの電界を緩和する構造が考えられる。図４ーａにそのＳＯＩ構造（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ  構造）を示す。この構造では、化合物半導体の厚さが薄い場合にはＰウエルの空乏層の拡がりが制限されることから電界が緩和する効果もある。図４−ｂにおいて電界緩和のシミュレーション事例を示す。Ｎ＋層からＰ層への電界降下が基板側のシリコン酸化膜の影響で緩和されている様子を示している。その結果としてＰＮ逆バイアス電圧に対するリーク電流は図４−ｃに示すように従来構造のリーク電流（実線）に対してＳＯＩ構造のリーク電流（破線）では大幅に低減される。【０００７】図４の様な構造において、シリコン酸化膜はポリＳｉＣ基板に容易に形成することができ、また単結晶ＳｉＣ基板との貼り合せも容易にできる材料であることが知られている。一方で課題は、ＳｉＣ基板を用いるＰ層、Ｎ層の形成には、ＳｉＣ基板にイオン注入して形成したＰ層用の不純物、Ｎ層用の不純物の活性化のために１６００℃を越える高温度が必要であるということである。このような高温度の状態ではシリコン酸化膜が溶融してしまうという問題がある。従って、活性化処理の高温度中において、シリコン酸化膜が溶融しても飛散してしまわないような工夫が必要である。図４の構造においては、絶縁膜としてはシリコン酸化膜の事例を示しているが、融点が低いシリコン酸化膜単独ではなく、貼り合せのし易いシリコン酸化膜と融点の高い窒化アルミ（ＡｌＮ）膜などの２層構造とする場合も同様である。
【発明の概要】
【発明が解決しようとする課題】
【０００８】高電圧駆動素子の用途が拡大するにつれてそれらの素子のコストダウン、より性能の高い素子の実用化が重要な課題となってきている。ＳｉＣ基板に形成するＭＯＳＦＥＴはこのニーズに合ったものである。本発明は、高耐圧に適したＳｉＣの化合物半導体を用いて、そのＳｉＣの特徴的な結晶欠陥に起因したリーク電流を解消、或いは緩和する方法について開示するものである。【０００９】本発明が解決しようとする課題は、化合物半導体に特有な結晶欠陥の影響を、ＳＯＩ構造により緩和することにより、安価な基板を用いることができるようにすることである。ＳＯＩ構造として一番扱いやすいのが半導体産業で実績のあるシリコン酸化膜である。課題はＳＯＩ構造において、ＳｉＣ膜のＰ層、Ｎ層の不純物を高温度で活性化処理するときにシリコン酸化膜が飛散しないような手法を実現することにある。
【課題を解決するための手段】
【００１０】本発明の主要点は、図４の様なＳＯＩ構造において、Ｐ層、Ｎ層の不術物の活性化処理時にシリコン酸化膜溶融温度を越えてもそれが飛散しない構造を実現することにある。【００１１】図４―ａにおいて、シリコン酸化膜は上面、下面共に融点が高いＳｉＣであり、シリコン酸化膜が溶融しても上下方向への飛散はない。横方向の末端がＳｉＣの様に１６００℃程度では溶融しない材料であればシリコン酸化膜は全方位を高温溶融温度材料に囲まれてシリコン酸化膜は溶融しても飛散しない構造となる。本発明ではこのような着想の構造を簡易な手法で実現することにある。
【発明の効果】
【００１２】高電圧駆動に適したＳｉＣ基板の実用化の期待は大きいが、これまで結晶欠陥が大きくその影響を排除することができなくて、ひたすら結晶欠陥の低減に工数をかけてきた。その結果として実用化にはまだ無理ではあるものの結晶欠陥はある程度は減ってきた。一方で、作成工程が複雑になり、高価な基板となっている。本発明による横型素子の為のＳｉＣ層を絶縁膜を介してベース基板に形成し、電界緩和によりリーク電流を抑制するという手法は、現在のレベルの結晶欠陥でも実使用を可能にならしめること、また同時に、高価な結晶基板の極一部だけを安価なポリＳｉＣ基板へ移すことにより全体で安価な基板を実用化するものであり、製造方法も簡素でありコスト面でも画期的な手法である。この構造において絶縁膜として一番使いやすいシリコン酸化膜を使えるようにすることにより画期的な構造を実用化することができる。【００１３】絶縁膜としては総てがシリコン酸化膜である必要は無く、窒化アルミ（ＡｌＮ）膜の様な高温度に耐える膜と貼り合せが容易なシリコン酸化膜（ＳｉＯ２膜）の組み合わせでも同様な手法により飛散防止をすることが可能である。
【図面の簡単な説明】
【００１４】
【図１】  公知のＳｉＣ基板の構造を示す断面図
【図２】  ＳｉＣ膜に発生する結晶欠陥の概念図
【図３】  ＳｉＣ膜に形成したＭＯＳＦＥＴの構造図と印加電圧とリーク電流の関係図
【図４】  ポリＳｉＣ基板上の絶縁膜の上のＳｉＣ膜に形成したＭＯＳＦＥＴの断面図と電界緩和の図
【図５】  本発明のスマートカット手法を用いる事例によるポリＳｉＣ基板上のシリコン酸化膜と厚いＳｉＣ膜の素子構造の形成方法とＭＯＳトランジスタの構造の製造工程図
【図６】  図５―ｇの絶縁分離膜の上に形成したＳｉＣ膜上に形成するトレンチ構造を有するＭＯＳＦＥＴの製造工程図
【図７】  本発明のスマートカット手法を用いる事例によるポリＳｉＣ基板上の窒化アルミ膜とシリコン酸化膜と厚いＳｉＣ膜の素子構造の形成方法とＭＯＳトランジスタの構造の製造工程図
【図８】  本発明のスマートカット手法を用いる事例によるポリＳｉＣ基板上のシリコン酸化膜と厚いＳｉＣ膜の素子構造の形成方法の別の方法
【発明を実施するための形態】
【００１５】図５において図４−ａで示した厚い単結晶ＳｉＣ膜をシリコン酸化膜の上に形成する素子基板の作成手順を示す。図５−ａは種ＳｉＣ基板８である。結晶欠陥を減らした結晶性の良い基板を種基板として用いる。図５−ｂはポリＳｉＣ基板５にシリコン酸化膜４を形成したベース基板の断面図である。図５−ｃは種ＳｉＣ基板８の表面から水素イオンを約１μｍの深さにイオン注入した状態を示している。これは後にこの水素イオンの注入層の界面でＳｉＣ基板を分離するためのものであり、近年普及してきたスマートカットと呼ばれているウエーハから薄膜を剥離する為の手法である。この水素イオンの高濃度層がＳｉＣの薄い膜と種ＳｉＣ基板とを分離する劈開面であり本発明ではスマートカット層３４と称する。図５−ｃの状態の表面と図５−ｂのポリＳｉＣ基板５に形成したシリコン酸化膜４の表面を貼りあわせた状態が図５−ｄである。ＳｉＣ基板は内部の欠陥密度の差などにより反っている為に、平坦化ステージ２０を使用するなどの平坦化処理が必要である。吸引孔２１からの吸引により平坦化を行う。貼り合わせは、シリコン酸化膜の界面を介して行うために、容易に室温近くでの貼り合わせが可能である。また、ポリＳｉＣには反りがないため、貼り合わせた状態で反りは無くなる。貼りあわせの後に貼りあわせたウエーハを約１０００℃にすることにより先に注入した水素イオンが集中している層であるスマートカット層３４において貼り合わせた基板が劈開し、ベース基板と種ＳｉＣ基板に分離される。この状態においてベース基板側の薄いＳｉＣ層３５のスマートカットした表面をＣＭＰ（ケミカル・メカニカル・ポリッシング）などにより研磨した状態が図５−ｅである。その後、基板の外周部１１０及び素子を分離する為のスクライブライン部１１１など単結晶ＳｉＣ層が必要でない部分の単結晶ＳｉＣ膜３５とシリコン酸化膜４を除去した状態が図５−ｆである。その上に必要な厚さの厚いＳｉＣ層３８をエピタキシャル成長させた状態が図５−ｇである。この状態において、シリコン酸化膜４はＳｉＣ膜により覆われている構造となる。この点が本発明の最も重要な新規点である。図５−ｅの段階では１μｍ弱の厚さであったＳｉＣ層がこの図の状態ではＳｉＣ層３８，３５となり１０μｍと厚くなっている。この素子基板にＰあるいはＮ層１５，１６を形成した状態が図５−ｈである。Ｐ層あるいはＮ層の形成にはイオン注入技術が用いられる。イオン注入後に、１６００℃から１７００℃においてイオンの活性化処理がなされる。この状態では、シリコン酸化膜は柔軟化あるいは溶融するが、シリコン酸化膜４の全方向がＳｉＣ膜で覆われているためにシリコン酸化膜４はその形と特性を維持することができる。図５−ｉはこの高温度における活性化処理の後に、ゲート酸化膜１３、ゲート電極１４を形成してＭＯＳＦＥＴのソース１１、ドレイン１２を形成した状態を示す。この図以降の製造工程はＳｉ基板を用いる汎用の製造工程と同様である。
【００１６】図５−ｆの事例においては単結晶ＳｉＣ膜３５とシリコン酸化膜４を除去する部分として基板の外周部１１０及び素子を分離する為のスクライブライン部１１１などの事例を紹介したが、この事例ではＳｉＣ膜で覆われる領域が最小限になりシリコン酸化膜の閉じ込めは確実になる。一方でスクライブラインや素子のパターンにより個別のマスクが必要になる。この事例に対して基板の外周部１１０の領域だけの単結晶ＳｉＣ膜３５とシリコン酸化膜４を除去して、この部分だけでベース基板のポリＳｉＣとＳｉＣ層３８とが接してシリコン酸化膜全体を覆う手法も可能である。この場合には、基板の上のパターンには依存しない共通のマスクを使用することができるというメリットがある。一方でシリコン酸化膜を全体を覆うことになり、一か所でも欠けがあれば全てが不具合になるという課題もある。後工程での衝撃の有無により使い分ける手法である。
【００１７】種結晶基板８は劈開した後、表面を研磨し再利用することができる。また、種結晶基板は薄くなった場合には、再度ホモエピタキシャル技術で結晶を成長させることにより、再度、結晶性の良い種結晶基板として再生できる。この様に結晶性の良い高価な種結晶基板を多数回、半永久的に使用できることが本方式の特徴である。
【００１８】図６−ａにトレンチ構造を有するＭＯＳＦＥＴ構造の製造工程手順を示す。図６−ａは図５−ｈに相当する工程の状態である。この状態でシリコン酸化膜５０を形成して公知のフォトリソグラフィーによりトレンチ部分５１の酸化膜を除去した状態が図６−ｂである。そしてトレンチ技術を用いてトレンチ溝５２を形成した状態が図６−ｃである。その後、トレンチ溝のＳｉＣ側壁に熱酸化によりシリコン酸化膜５３を形成した状態が図６−ｄである。トレンチ溝には単にシリコン酸化膜を成長させる手法とシリコン酸化膜に加えてポリＳｉを形成する場合がある。これはシリコンのトレンチ溝の埋め戻し工程で公知の工程である。平坦化処理を行った状態が図６−ｅである。この状態で、ゲート酸化膜用のシリコン酸化膜を形成して、ゲート電極６３を形成した状態が図６−ｆである。
【００１９】図７において絶縁膜としてシリコン酸化膜だけではなく、高融点の絶縁膜とシリコン酸化膜との複層の絶縁膜を用いる場合の事例を示す。図７において図５と相違点は図５におけるシリコン酸化膜４が窒化アルミ膜６と薄いシリコン酸化膜７との２層構造になる点である。以下にその素子基板の作成手順を示す。図７−ａは種ＳｉＣ基板８である。結晶欠陥を減らした結晶性の良い基板が種基板となる。図７−ｂはポリＳｉＣ基板５に窒化アルミ膜６を形成し、さらに薄いシリコン酸化膜７を形成したベース基板の断面図である。図７−ｃは種ＳｉＣ基板８の表面から水素イオンを約１μｍの深さイオン注入した状態を示している。この水素イオンの高濃度層がＳｉＣの薄い膜と種ＳｉＣ基板とを分離する劈開面であり本発明ではスマートカット層３４と称する。この図７−ｃの状態の表面と図７−ｂのポリＳｉＣ基板５に形成した窒化アルミ６、薄いシリコン酸化膜７の表面を貼りあわせた状態が図７−ｄである。以下は図５と同様である。
貼りあわせの後に貼りあわせたウエーハを約１０００℃にすることにより先に注入した水素イオンが集中している層であるスマートカット層３４において貼り合わせた基板が劈開し、ベース基板と種ＳｉＣ基板に分離される。この状態においてベース基板側の薄いＳｉＣ層３５のスマートカットした表面をＣＭＰ（ケミカル・メカニカル・ポリッシング）などにより研磨した状態が図７−ｅである。その後、基板の外周部及び素子を分離する為のスクライブライン部など単結晶ＳｉＣ層が必要でない部分の単結晶ＳｉＣ膜３５と窒化アルミ膜６、薄いシリコン酸化膜７を除去した状態が図５−ｆである。その上に必要な厚さの厚いＳｉＣ層３８をエピタキシャル成長させた状態が図５−ｇである。この状態において、窒化アルミ膜６と薄いシリコン酸化膜７はＳｉＣ膜により覆われている構造となる。この点が本発明の最も重要な新規点である。図７−ｅの段階では１μｍ弱の厚さであったＳｉＣ層がこの図の状態ではＳｉＣ層３８，３５となり１０μｍと厚くなっている。この素子基板にＰあるいはＮ層１５，１６を形成した状態が図５−ｈである。Ｐ層あるいはＮ層の形成にはイオン注入技術が用いられる。イオン注入後に、１６００℃から１７００℃においてイオンの活性化処理がなされる。この状態では、シリコン酸化膜７は柔軟化あるいは溶融するが、シリコン酸化膜７の全方向がＳｉＣ膜で覆われているためにシリコン酸化膜４はその形と特性を維持することができる。図７−ｉはこの高温度における活性化処理の後に、ゲート酸化膜１３、ゲート電極１４を形成してＭＯＳＦＥＴのソース１１、ドレイン１２を形成した状態を示す。この図以降の製造工程はＳｉ基板を用いる汎用の製造工程と同様である。
【００２０】図７に示した事例と図５に示した事例の違いは、図７の事例では絶縁膜のうち窒化アルミ膜は融点が高いので溶融することはなく主たる絶縁膜の特性が変化しない点である。それに対して、図５の事例ではＰ層、Ｎ層の不純物材料の活性化のための高温度処理時にシリコン酸化膜４が全て一旦は溶融し、その為にその特性値の変化を考慮する必要がある点にある。一方でこの方式は、絶縁膜がシリコン酸化膜一層で良いとメリットがある。また、図７に事例では融点の高い絶縁膜として窒化アルミ（ＡｌＮ）を事例として上げたが、アルミナ（Ａｌ２Ｏ３）、窒化シリコン（Ｓｉ３Ｎ４）の様な材料も有効である。
【００２１】図５、図７の事例では、ポリＳｉＣのベース基板と種ＳｉＣ基板との貼り合わせにポリＳｉＣ基板上のシリコン酸化膜面と種ＳｉＣ結晶基板上のＳｉＣ膜面との界面を用いたが、公知のＳｉ基板貼り合せにおいて実績の多いシリコン酸化膜面とシリコン面との界面を用いること用いて本発明に利用することも可能である。具体的には、ポリＳｉＣ基板にＳｉ膜を形成したＳｉ表面と、種ＳｉＣ結晶基板にスマートカット層を形成後にシリコン酸化膜を形成したシリコン酸化膜表面とを貼り合せることである。ポリＳｉＣ基板にＳｉ層を形成するという工程は発生するがこの界面での貼り合わせは実績が一番多く、容易な手法である。本発明は、このような工夫と両立するものである。この貼り合せに利用したＳｉの薄い層は高温度の活性化処理中にシリコン酸化膜に同化して消失してしまい弊害はない。
【００２２】図８にその事例を示す。図５との違いは、ポリＳｉＣ基板８にシリコン酸化膜４を形成後に薄いポリＳｉ膜９を形成したポリＳｉ表面と、種ＳｉＣ結晶基板８にスマートカット層を形成後に薄いシリコン酸化膜７を形成したシリコン酸化膜表面とを貼り合せることである。後の約１６００℃以上の活性化処理中に、極薄のポリＳｉ膜９はシリコン酸化膜に溶融して同化する。その他の工程は、図５と同様である。
【００２３】以上の事例ではベース基板としてポリＳｉＣ基板の事例を示したが、単結晶ＳｉＣのＰＮ層の活性化温度に耐えるサファイア基板のような絶縁基板、その他の導体材料の使用も可能である。
【産業上の利用の可能性】
【００２４】  ＳｉＣ基板を用いた高電圧駆動素子は、車においてはハイブリッド車普及、電気自動車の普及に伴ってますます重要度が増してくる。また、家庭においてはスマートグリッド化の普及に伴って家電製品の電動化やエネルギー管理のために高電圧素子の役割が重要になってくる。本発明によるポリＳｉＣ基板上に絶縁膜を介して単結晶ＳｉＣ薄膜を形成し、その中に素子を形成し、それらの素子の逆バイアスとなる接合部の結晶欠陥リークが電界緩和により減少するという大きな効果を創出し、当該分野の素子の普及に大きく貢献するものとなる。
【符号の説明】
【００２５】１・・・種基板の元となるＳｉ基板    ２・・・ＳｉＣ膜    ３・・・ＳｉＣ基板
４・・・シリコン酸化膜    ５・・・ポリＳｉＣ基板    ６・・・窒化アルミ膜
７・・・薄いシリコン酸化膜    ８・・・種ＳｉＣ結晶基板    ９・・・薄いポリＳｉ膜
１１・・・ＭＯＳＦＥＴのソース部    １２・・・ＭＯＳＦＥＴのドレイン部
１３・・・ＭＯＳＦＥＴのゲート膜    １４・・・ＭＯＳＦＥＴのゲート電極
１５・・・Ｎ＋層          １６・・・Ｐ＋層    ２０・・・平坦化ステージ
２１・・・平坦化ステージの吸気孔    ３４・・・スマートカット層
３５・・・薄いＳｉＣ層    ３８・・・厚いＳｉＣ層    ５０・・・シリコン酸化膜
５１・・・トレンチ部    ５２・・・トレンチ溝    ５３・・・トレンチ酸化膜
５８・・・Ｐウエル    ６１・・・ＭＯＳＦＥＴのソース電極
６２・・・ＭＯＳＦＥＴのドレイン電極    ６３・・・ＭＯＳＦＥＴのゲート膜
６４・・・ＭＯＳＦＥＴのゲート電極    １０３・・・垂直方向の結晶欠陥
１０４・・・５４度の結晶欠陥
１１０・・・基板の外周部    １１１・・・素子のスクライブライン部
【図１】
2013201409.tif 000003
【図２】
2013201409.tif 000004
【図３】
2013201409.tif 000005
【図４】
2013201409.tif 000006
【図５】
2013201409.tif 000007
【図６】
2013201409.tif 000008
【図７】
2013201409.tif 000009
【図８】
2013201409.tif 000010