(57)【要約】【課題】  エアギャップ形状を容易に制御することが可能な半導体装置の製造方法を提供する【解決手段】  本発明では、半導体基板１上に所定の間隔でライン２とスペース３が交互に配置されたライン・アンド・スペース構造体を形成する工程と、前記ラインの上面及び前記スペースの上面を連続して覆う第１の絶縁膜５を形成する工程と、前記スペース上方の前記第１の絶縁膜の一部をエッチングし、開口部６を形成する工程と、前記第１の絶縁膜及び前記開口部を連続して覆う第２の絶縁膜７を形成し、前記スペースと前記開口部による中空部を形成する工程とを有していることを特徴とする半導体装置の製造方法が得られる。【選択図】  図４
2013077658.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に所定の間隔でラインとスペースが交互に配置されたライン・アンド・スペース構造体を形成する工程と、
前記ラインの上面及び前記スペースの上面を連続して覆う第１の絶縁膜を形成する工程と、
前記スペース上方の前記第１の絶縁膜の一部をエッチングし、開口部を形成する工程と、
前記第１の絶縁膜及び前記開口部を連続して覆う第２の絶縁膜を形成し、前記スペースと前記開口部による中空部を形成する工程と、
を有していることを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の絶縁膜の底面は前記第１の絶縁膜の底面より上に位置することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記開口部の幅は、前記スペースの幅よりも小さいことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１の絶縁膜は、前記ラインから遠ざかるにつれて膜厚が薄くなることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記ラインは金属配線であることを特徴とする請求項１乃至請求項４に記載のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴い、配線間における容量低減の重要性が増大する。例えばフラッシュメモリでは、セルサイズが３０ｎｍ以下になると配線間の容量低減が電気特性向上及び高速化・低消費電力化のために重要である。
【０００３】
これらの容量低減の方法として、例えば、配線間のスペースに中空部を設ける所謂エアギャップ法が検討されている。エアギャップ法では、中空部が誘電率１の空気で満たされているため容量を低減することが可能である上、絶縁性にも優れている。しかし、現在行われているエアギャップ形成方法では、そのプロセスが複雑であり、エアギャップ形状の制御が困難であるという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２０３８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記問題点を解決するためになされたもので、エアギャップ形状を容易に制御することが可能な半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置の製造方法は、半導体基板上に所定の間隔でラインとスペースが交互に配置されたライン・アンド・スペース構造体を形成する工程と、前記ラインの上面及び前記スペースの上面を連続して覆う第１の絶縁膜を形成する工程と、前記スペース上方の前記第１の絶縁膜の一部をエッチングし、開口部を形成する工程と、前記第１の絶縁膜及び前記開口部を連続して覆う第２の絶縁膜を形成し、前記スペースと前記開口部による中空部を形成する工程と、を有していることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、エアギャップ形状を容易に制御することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図２】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図３】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図４】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図５】本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。
【図６】本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。
【図７】本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ、実施形態について説明する。
【００１０】
（第１実施形態）
図１から図４は第１実施形態に係る半導体装置の製造方法を示す断面図である。
【００１１】
図１に示すように周知の方法で半導体基板１上に、所定の間隔でライン２とスペース３が交互に形成されたライン・アンド・スペース構造体４を形成する。ここでラインは金属を含み、本実施形態においては金属配線をなす。
【００１２】
次に、図２に示すようにライン２の上面及びスペース３の上面を連続して覆うように第１の絶縁膜５を形成する。第１の絶縁膜５はＣＶＤ法、スパッタ法及び塗布法のいずれかで形成できる。このとき第１の絶縁膜５に埋め込み性の悪い材料を選択することで、第１の絶縁膜５でスペース３が完全には埋め込まれずに、空洞が形成されている。絶縁膜５は、ライン２の上面及び上部側面と接している。第１の絶縁膜５の底面は、スペース３の底面より高い。第１の絶縁膜５は、例えばシリコン酸化膜である。ここで、スペース３が絶縁膜５で完全に埋め込まれていないことが重要であり、絶縁膜５がライン2の側面の一部や基板１の一部と接していても良い。
【００１３】
次に図３に示すように、レジストをマスクにして、スペース３上方の第１の絶縁膜５の一部をＲＩＥでエッチングし、除去する。この結果、スペース３の上方には、第１の絶縁膜５が存在しない開口部６が形成される。また開口部６の幅Ｗ６はスペース３の幅Ｗ３よりも小さい。なお、このＲＩＥの前に、必要に応じて、ＣＭＰ法により第１の絶縁膜５の平坦化を行っても良い。
【００１４】
次に図４に示すように、第１の絶縁膜５及び開口部６を連続して覆うようにＣＶＤ法、スパッタ法及び塗布法などにより第２の絶縁膜７を形成する。第２の絶縁膜７は開口部６の上部まで埋め込まれ、スペース３と開口部６によって形成される中空部が出来る。第２の絶縁膜７の底面は第１の絶縁膜の底面より高く、第２の絶縁膜７がライン２の側面に接することがなく、十分な大きさの中空部を形成することができる。これは、第２の絶縁膜７の材料の埋め込み性に合わせて、第１の絶縁膜５の開口部６の幅Ｗ６が十分狭くなっているためである。第２の絶縁膜７は、例えばシリコン酸化膜である。
【００１５】
このようにして、本実施形態によれば、第２の絶縁膜７の材料や成膜方法に関わらず、制御性良くエアギャップを形成することが可能である。そのため、第２の絶縁膜に絶縁性の良い膜を設けることが要求される場合であっても、埋め込み性を考慮することなく、絶縁性の観点から材料を選択することが出来る。
【００１６】
（第２実施形態）
図５から図７は第２実施形態に係る半導体装置の製造方法を示す断面図である。
【００１７】
第１実施形態では、第１の絶縁膜５の下面が略平面になっているが、第２実施形態では、第１の絶縁膜５の下面が曲面である点が異なっている。
【００１８】
図１のようなライン・アンド・スペース構造体４を形成した後、図５に示すように、下面が曲面であり、スペース３内で膜厚の異なる第１の絶縁膜５を形成する。スペース３内部に形成される第１の絶縁膜５の膜厚は、ライン２に近い側で厚く、ライン２から遠ざかるにつれて薄くなっている。ＣＶＤ法、スパッタ法及び塗布法のいずれかの方法で形成することで、このような形状になる。
【００１９】
次に、第１の絶縁膜５を上面からエッチングし、図６のようにライン２上及びスペース３内の第１の絶縁膜５をエッチングする。エッチングは、ＲＩＥ法またはＣＭＰ法で行う。これらの一方の方法でエッチングしても良いし、ＣＭＰ法とＲＩＥ法を組み合わせても良い。例えば、図５（ｂ）のように、スペース３の天井の高さがライン２の高さよりも高く、絶縁膜５がライン２の側壁に接触している場合には、CMP法で絶縁膜５をエッチングすることで、図６のような開口部６を有する形状が得られる。
【００２０】
このとき、ライン２上の第１の絶縁膜５は完全に除去されるため、ライン２の上面は露出する。スペース３内はライン２に接するように第１の絶縁膜５が残り、スペース３中央部における第１の絶縁膜５は除去する。つまり、スペース３内において第１の絶縁膜５中に開口部６が形成される。開口部６の最上部の幅Ｗ６は、スペース３の幅Ｗ３よりも小さい。
【００２１】
次に、図７のように、ライン２、第１の絶縁膜５及び開口部６を連続して覆うように、第２の絶縁膜７を形成し、エアギャップを形成する。
【００２２】
このように本実施形態では、開口部形成時のレジスト成膜を省略することが可能となり、工程数を減らすことが出来る。また、開口部６形成時に第１の絶縁膜５をライン２の上面が露出するまでエッチングするため、第１実施形態と比較して全体の高さを低くすることが出来る。
【００２３】
なお、ラインは金属配線を例に説明したが、これに限定されるものではない。例えば、フラッシュメモリのゲート構造（下からゲート絶縁膜、電荷蓄積層、インターポリ絶縁膜及び電極を含む積層構造）であっても良い。
【００２４】
本発明は上記実施形態１及び実施形態２に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々に変形して実施することができる。
【符号の説明】
【００２５】
１・・・  半導体基板
２・・・  ライン
３・・・  スペース
４・・・  ライン・アンド・スペース構造体
５・・・  第１の絶縁膜
６・・・  開口部
７・・・  第２の絶縁膜
【図１】
2013077658.tif 000003
【図２】
2013077658.tif 000004
【図３】
2013077658.tif 000005
【図４】
2013077658.tif 000006
【図５】
2013077658.tif 000007
【図６】
2013077658.tif 000008
【図７】
2013077658.tif 000009