(57)【要約】【課題】電流源マトリックス型ＤＡコンバータにおいて、単位電流源マトリックスを分割・グループ化し、外部からの信号で各グループを個別に制御して、グループ単独あるいは複数グループを組合せて回路アーキテクチャーを再構成化する。【解決手段】電流源マトリックス型ＤＡコンバータは、入力デジタル信号を変換して作成した電流源選択信号の入力によりアナログ電流出力をする単位電流源の複数個を、マトリックスに配置して構成する。単位電流源マトリックスを複数のサブグループに分割して、各サブグループを個別に制御可能の個別のサブＤＡコンバータとして構成する。このサブＤＡコンバータを外部からの信号で個別に制御する手段を備え、サブＤＡコンバータを単独あるいは複数組合せて動作させる。【選択図】        図２
2013201671.tif 000002
【特許請求の範囲】
【請求項１】
入力デジタル信号を変換して作成した電流源選択信号の入力によりアナログ電流出力をする単位電流源の複数個を、マトリックスに配置した電流源マトリックス型ＤＡコンバータにおいて、
単位電流源マトリックスを複数のサブグループに分割して、各サブグループを個別に制御可能の個別のサブＤＡコンバータとして構成し、
前記サブＤＡコンバータを外部からの信号で個別に制御する手段を備え、
前記サブＤＡコンバータを単独あるいは複数組合せて動作させることを特徴とする電流源マトリックス型ＤＡコンバータ。
【請求項２】
前記複数のサブグループは、個別に電力供給を停止する手段を備えた請求項１に記載の電流源マトリックス型ＤＡコンバータ。
【請求項３】
前記外部からの信号を入力して制御信号を出力する制御信号出力回路と、該制御信号出力回路により制御される電流源選択回路及び電流出力回路とを備え、前記電流源選択回路は個々の単位電流源を選択してオンオフ制御し、かつ、前記電流出力回路は、前記複数のサブグループに属する全ての単位電流源の電流の和である各グループ電流出力をスイッチして電流加算して出力する請求項１に記載の電流源マトリックス型ＤＡコンバータ。
【請求項４】
前記電流源選択回路として行デコーダ及び列デコーダ、及び、該行デコーダ及び列デコーダからの行選択信号と列選択信号をデコードして個々の単位電流源を選択してオンオフ制御する論理回路を備えた請求項３に記載の電流源マトリックス型ＤＡコンバータ。
【請求項５】
各電流源の電流値を決定するバイアス電圧の大きさを個々に制御する回路を備えた請求項１に記載の電流源マトリックス型ＤＡコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流源マトリックス型ＤＡコンバータに関し、特に、再構成可能な電流源マトリックス型ＤＡコンバータ（デジタルアナログ変換回路）に関する。一つのＤＡコンバータを用途に応じて外部からの信号により“再構成”することにより分解能や消費電力を制御することができる。
【背景技術】
【０００２】
ＤＡコンバータは、コンピュータのようなデジタル世界でのデジタルデータ（バイナリコード）をアナログ信号に変換することによって、アナログ領域である自然界とつなぐ必須のデバイスである。ＤＡコンバータは、使用される場面において最適であるアーキテクチャーがあり、複数の要求仕様がある場合には、それぞれに適したアーキテクチャーのＤＡコンバータを複数個用意し、それらを組み合わせることになる。しかし、複数個のＤＡコンバータに伴う消費電力の増加、部品数増加に伴う面積の増大や、部品や実装のコスト高などが問題となる。電流源マトリックス型ＤＡコンバータは、単位電流源をマトリックス（格子状）に配置し、入力デジタルデータ（バイナリコード）に応じた数の電流源からの電流を加算することによって出力を得ている（特許文献１，特許文献２参照）。
【０００３】
図１０は、従来の電流源マトリックス型ＤＡコンバータを説明する図であり、図１１は、図１０に示した単位電流源の詳細を示す図であり、（Ａ）は選択論理回路を、（Ｂ）は単位電流源セルを示している。単位電流源は、単位電流源セルと、この単位電流源セルをオンオフ制御する選択論理回路によって構成されている。図１０に示すＤＡコンバータに入力するデジタル入力Dinは、上位ビットMSBと、下位ビットLSBに分離して、それぞれ、バイナリ−温度計コード変換をする行デコーダ及び列デコーダに入力される。この行デコーダ及び列デコーダでは、バイナリ−温度計コード変換により、上位ビットMSB及び下位ビットLSBを行選択信号及び列選択信号に変換する。温度計コードは、例えば、コードの最低値００００に対してコードが増加するにつれて、０００１、００１１、０１１１、１１１１のように、各連続ディジットが“１”に変化するようなコードによって形成されている。
【０００４】
行選択信号及び列選択信号は、図１１に詳細を示す選択論理回路及び単位電流源セルに入力される。電源端子VDDに接続された単位電流源セルは、スイッチM2、M1を介して接続されたアナログ出力端子に電流出力iout、xiout（ｘは論理反転信号を示す）をする。カスコード接続されたMOSトランジスタM3及びM4からなる電流源の電流値は、MOSトランジスタM3及びM4のゲート端子に印加されるバイアス電圧Vb1、Vb2により決定される。行デコーダからの行選択信号及び列デコーダからの列選択信号により、電流源選択信号din、或いはxdin（ｘは論理反転信号を示す。）のいずれかが出力される。電流源選択信号din、或いはxdinは、スイッチM1又はM2のいずれかをオンにして、アナログ出力iout、xioutのいずれかを出力する。図１０中のグレー表示をした単位電流源が、オンであるとする。ＤＡコンバータは、オンである単位電流源セルからの電流の和を出力する。即ち、ＤＡコンバータからの電流出力Ioutは、
【数１】
2013201671.tif 000003
Iout＋xIout＝一定、の関係になっている。
【０００５】
分解能を上げるためには、単位電流源の数を増やすことになるが、そのため面積の増大や、消費電力の増加といったことが問題となる。また、通常、電流源マトリックス型ＤＡコンバータは差動型単位電流源を用いており、差動出力を得ている。このため、一度分解能を決めると単位電流源の数は固定されてしまい、分解能を可変としたい場合に柔軟性が欠けることになる。例えば、10ビットの場合、210-1個すなわち1023個の単位電流源から構成されているが、動作中に必要な分解能が8ビット（255個の電流源で十分である）となった場合、10ビットと8ビットの差である768個の電流源の動作を止めて255個の電流源だけを動作させるか、あるいは単位電流源4個を1個の電流源として扱い、全ての電流源を動作させることになり、無駄が生じることになる。これは電流源マトリックスを一括して制御しているためである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平10-256915号公報
【特許文献２】特開2009-21757号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
通常、ＤＡコンバータは、使用される状況や要求性能、すなわち、信号処理に必要な分解能や変換速度に応じて、様々なＤＡコンバータアーキテクチャーから最適なものが選択される。例えば、画像のような高速（数MHz以上、8ビット程度）や、音楽や音声信号のような低速（数十kHz以下）、高分解能（16ビット以上）など使用される環境において最適な仕様があり、それぞれに適したアーキテクチャーのＤＡコンバータから選択することになる。アプリケーションによっては、動作途中で分解能を変えたい場合がある。例えば、画像信号であれば、背景は変化が少なく、低分解能で十分である一方、動作の大きな場面では、ダイナミックレンジが広がり、高分解能が要求される。通常、最大ダイナミックレンジに合わせて分解能が決定されるため、分解能が低くても構わない場面においても、分解能を変えることができない。このため、無駄なエネルギーが消費されることになる。また、通常、電流源マトリックス型ＤＡコンバータは差動型単位電流源を用いているため電流出力は相補、すなわちプラス側出力とマイナス側出力の電流の和は常に一定となっており、分解能を変えるために一部の電流源を停止すると相補出力の電流値が変わることになる。また、差動型単位電流源は一塊のブロックとして構成されており、個別に制御することは想定されていない。このため、分解能を下げて動作させることは、一部の電流源を停止させることにより可能ではあるが、停止した電流源は動作に関係なくなるが、無駄な電力を消費し続けているといった問題が生じる。
【０００８】
本発明は、係る問題点を解決して、電流源マトリックス型ＤＡコンバータにおいて、単位電流源マトリックスを分割・グループ化し、外部からの信号で各グループを個別に制御して、グループ単独あるいは複数グループを組合せて回路アーキテクチャーを再構成化することを目的としている。
【課題を解決するための手段】
【０００９】
本発明の電流源マトリックス型ＤＡコンバータは、入力デジタル信号を変換して作成した電流源選択信号の入力によりアナログ電流出力をする単位電流源の複数個を、マトリックスに配置して構成する。単位電流源マトリックスを複数のサブグループに分割して、各サブグループを個別に制御可能の個別のサブＤＡコンバータとして構成する。このサブＤＡコンバータを外部からの信号で個別に制御する手段を備え、サブＤＡコンバータを単独あるいは複数組合せて動作させる。複数のサブグループは、個別に電力供給を停止する手段を備えることができる。
【００１０】
外部からの信号を入力して制御信号を出力する制御信号出力回路と、該制御信号出力回路により制御される電流源選択回路及び電流出力回路とを備える。この電流源選択回路は個々の単位電流源を選択してオンオフ制御し、かつ、電流出力回路は、複数のサブグループに属する全ての単位電流源の電流の和である各グループ電流出力をスイッチして電流加算して出力する。
【００１１】
電流源選択回路として行デコーダ及び列デコーダ、及び、該行デコーダ及び列デコーダからの行選択信号と列選択信号をデコードして個々の単位電流源を選択してオンオフ制御する論理回路を備えることができる。また、各電流源の電流値を決定するバイアス電圧の大きさを個々に制御する回路を備えることができる。
【発明の効果】
【００１２】
本発明によれば、一つのＤＡコンバータで、複数の入力信号を同時に、しかも異なる変換精度でデジタルアナログ変換を行うことができるだけでなく、部品サイズの低減、コスト低減や消費電力の低減をも図ることができる。
【００１３】
本発明によれば、一つのＤＡコンバータを用途に応じて外部からの信号により“再構成”することにより分解能や消費電力を制御することができる。すなわち、内部アーキテクチャーの切り替えや、回路定数をダイナミックに制御することによる構成の変更をすることができる。また、同時に複数の信号入力をインターリーブすることなく変換処理することができる。
【図面の簡単な説明】
【００１４】
【図１】電流マトリックス型ＤＡコンバータのグループ化の概念を説明する図である。
【図２】本発明に基づき構成した再構成可能なＤＡコンバータの第１の例を示す図である。
【図３】図２に示した6ビットの場合の６４個の単位電流源の１個を取り出して示す単位電流源の例であり、（Ａ）は選択論理回路を、また、（Ｂ）は単位電流源セルの例１を示している。
【図４】図３（Ｂ）に示す単位電流源セルの例１とは異なる構成を有する単位電流源セルの例２を示す図である。
【図５】図３及び図４とはさらに異なる構成を有する単位電流源セルの例３を示す図である。
【図６】図３（Ａ）とは異なる選択論理回路の別の例を示す図である。
【図７】図２とは異なる再構成可能なＤＡコンバータの第２の例を示す図である。
【図８】単位電流源の別の例を示す図である。
【図９】図２及び図７とは異なる再構成可能なＤＡコンバータの第３の例を示す図である。
【図１０】従来の電流源マトリックス型ＤＡコンバータを説明する図である。
【図１１】図１０に示した単位電流源の詳細を示す図であり、（Ａ）は選択論理回路を、（Ｂ）は単位電流源セルを示している。
【発明を実施するための形態】
【００１５】
以下、添付した図面を参照しながら本発明を説明する。図１は、電流マトリックス型ＤＡコンバータのグループ化の概念を説明する図である。単位電流源をマトリックス（格子状）に配置した単位電流源マトリックスを、複数のサブグループＧ１〜Ｇ４に分割する。これらのサブ単位電流源マトリックスを外部からの信号で各グループを個別に制御する手段（詳細は後述する）を設ける。これにより各々のサブグループＧ１〜Ｇ４を、個別に制御可能の個別のＤＡコンバータとして扱うことができる。Nビット（Nは整数）のデジタルコード（バイナリコード）の場合は、2N個の単位電流源（ユニット電流源）を用意する。グループ化の最小単位は2M（Mは整数）である。ここで各グループの大きさは同じでも、異なっていてもよい。
【００１６】
図１は、6ビットの場合（単位電流源が8×8＝64個）を示し、この8×8単位電流源マトリックスを、4×4＝16を1グループとして、全体を4個のサブグループＧ１〜Ｇ４に分割している。デジタル入力Dinは、上位ビットMSBと、下位ビットLSBに分離して、それぞれ、バイナリ−温度計コード変換をする行デコーダ及び列デコーダに入力される。この行デコーダ及び列デコーダで温度計コードに変換された行選択信号及び列選択信号は、個々の単位電流源を制御することになるが、その詳細は、後述する。電流源の電流値は通常、同じ値であることが望ましいが、製造バラツキ等により電流源にミスマッチ、すなわち各電流源の電流値が異なる場合、特定の入力デジタルコードで理想値と異なる電流が出力されることになり、ひずみ成分を持つことになる。そこで、同じ入力デジタルコードに対して、ランダム選択回路により毎回異なる行選択信号と列選択信号を得ることにより、単位電流源の組合せを変化させる。これによりひずみ成分を低減することができる。
【００１７】
以下、単位電流源マトリックスが10ビット精度である場合を例に説明する。まず、10ビット精度単位電流源マトリックスを、サブグループとして8ビットの単位電流源マトリックスを基本とする4グループに分割する。これにより8ビットのサブＤＡコンバータが4個構成される。この8ビットのサブＤＡコンバータを単独あるいは複数グループにして組合せることにより、1ないし4個のサブＤＡコンバータを同時に動作させることができる。例えば、10ビット精度が必要な場合、これら4個の8ビットサブＤＡコンバータを同時に動作させ、それぞれからの電流出力をすべて加算することにより実現することができる。一方、9ビット精度が必要な場合、これら4個の8ビットサブＤＡコンバータのうち任意の2個を同時に動作させ、それぞれからの電流出力を加算することにより実現することができる。この場合、9ビット精度のＤＡコンバータを2個同時に得ることができ、それぞれを独立に動作させることも、一方のみを動作させつつ、他方の動作を停止させることも可能である。すなわち、最大電流出力値や変換速度を違えることもできる。このことは8ビット精度のＤＡコンバータの場合も同様である。このときはＤＡコンバータが4個得られる。不要なＤＡコンバータは動作を停止させることにより消費電力を低減することができる。なお、図１、図２、図７、図９において図示したNビットのデジタル入力Dinは、上述のことから明らかなように、多チャンネルの入力データに対応可能となっている。
【００１８】
このように、例えば、8-bit（256個）を1ブロックとするブロック化の場合、9-bitは×2ブロック、10-bitは×4ブロック、12-bitは×16ブロックによって構成する。従来型ＤＡコンバータであれば、ユニット電流源の数が、8-bitの場合は、28?1=255個で済むが、ブロックを組み合わせて大きなブロックを構成する場合には、1個不足するので、256個で1ブロックを構成するようにしている。
【００１９】
図２は、図１を参照して説明したグループ化の概念を具体化した再構成可能なＤＡコンバータの第１の例を示す図である。図１と同様に、単位電流源マトリックスを複数のサブグループＧ１〜Ｇ４に分割する。これらのサブ単位電流源マトリックスを外部からの信号で各グループを個別に制御する手段を設ける。これにより各々の電流源グループを個別に制御することができる。図２は、図示を簡単化するために、単位電流源が8×8＝64個（即ち、6ビットの場合）を示し、この単位電流源マトリックスを、4×4＝16を1グループとして全体を4個のサブグループに分割しているが、以下、単位電流源マトリックスが10ビット精度である場合を例に説明する。図１を参照して上述したように、8ビットのサブＤＡコンバータＧ１〜Ｇ４が4個構成される。このサブ8ビットのサブＤＡコンバータＧ１〜Ｇ４を単独あるいは複数グループにして組合せることにより、1ないし4個のサブＤＡコンバータＧ１〜Ｇ４を同時に動作させることができる。この動作モード（組合せ）を指定する信号が、図中の再構成回路に制御信号として入力される。
【００２０】
再構成回路から、行デコーダには制御信号１が、また、列デコーダには制御信号２が出力される。多チャンネルにも対応するデジタル入力Dinは、上位ビットMSBと、下位ビットLSBに分離して、それぞれ、バイナリ−温度計コード変換をする行デコーダ及び列デコーダに入力される。制御信号１及び制御信号２は、それぞれ、行デコーダ及び列デコーダを制御して、使用するサブＤＡコンバータを選択し、おのおの動作を制御する。また、再構成回路は、バイアス生成回路に制御信号３を出力する。バイアス生成回路は、後述するバイアス電圧Vb1とVb2を発生させるバイアス回路であり、回路パラメータを制御することによって各電流源のバイアスの大きさを可変とし、フルスケール電流値を決定する。
【００２１】
さらに、再構成回路は、スイッチ回路、電流加算回路、負荷制御回路に制御信号を出力する。各ブロックＧ１〜Ｇ４からの電流出力をスイッチして、電流加算する。各ブロックＧ１〜Ｇ４においては、各ブロックに属する全ての単位電流源セルからの電流（図３に示すiout、xiout）の和がそれぞれ対にして、ブロック電流出力g1(I1、xI1)、g2(I2、xI2)、g3(I3、xI3)、g4(I4、xI4) （ｘは論理反転信号を示す）として出力される。これらのブロック出力電流InあるいはxIn（nはブロック番号）は単独で用いることができるが、相補電流であるので差動成分、すなわちIn−xInを取ることにより、同相雑音成分を除去することができる。さらに、差動であるため、実質的に単独の電流出力InあるいはxInのみと比較して2倍の出力電流を得ることができる。
【００２２】
上述のように、動作モード（組合せ）を指定する信号は、10ビット精度の場合、（１）サブ8ビットのＤＡコンバータＧ１〜Ｇ４を全て個別に8-bitで動作させる4ch信号、（２）サブ8ビットのＤＡコンバータＧ１＋Ｇ３と、サブ8ビットのＤＡコンバータＧ２＋Ｇ４を9-bitで動作させる2ch信号、（３）4個のＤＡコンバータＧ１＋Ｇ２＋Ｇ３＋Ｇ４を組み合わせて10-bitで動作させる1ch信号である。再構成回路に入力された動作モード（組合せ）を指定する信号により、各サブＤＡコンバータＧ１〜Ｇ４のブロック出力電流をスイッチし、かつ、電流加算して、例えば10ビット精度の場合、4chの８ビット電流出力、2chの９ビット電流出力、或いは1chの１０ビット電流出力をする。
【００２３】
図２に示すスイッチ回路／電流加算回路／負荷制御回路、から出力される「制御信号４」は、電流を外部に接続された抵抗を使って電圧に変換するため、その抵抗を切り替える信号、バイアス回路の電流値を制御する信号、及び電力供給停止のために使用しない単位電流源をオンオフ制御するEnable（イネーブル）信号である。なお、負荷として外部に接続された抵抗の切り替えを負荷制御と呼んでいる。バイアス電流を変化させるとフルスケールの出力電流値が変化するため、フルスケール電圧を一定に保ちたい場合は、抵抗値を変える（大きさを切り替える）ことになる。
【００２４】
図３は、図２に示した６４個（6ビットの場合）の単位電流源の１個を取り出して示す単位電流源の例であり、（Ａ）は選択論理回路を、また、（Ｂ）は単位電流源セルの例１を示している。図２に示す行デコーダ及び列デコーダで温度計コードに変換された行選択信号及び列選択信号は、それぞれ（Ａ）に示す選択論理回路に入力される。図示の選択論理回路は、クロスバー方式（行信号と列信号の両方が1となるとき電流源がオン）によって行信号と列信号をデコードする論理回路である。この論理回路においては、行選択信号Rowjと列選択信号Columniが共に１であるときには電流源選択信号dinが0になり、電流ioutが出力される。また、行選択信号RowjとRowj+1が共に１の場合にも電流源選択信号dinが0になり電流ioutが出力される。それ以外の場合には電流源選択信号xdinが0になるように構成し、電流xioutが出力される。
【００２５】
電源端子VDDに接続された単位電流源セルは、スイッチM2、M1を介して、アナログ出力端子に電流iout、xiout（ｘは論理反転信号を示す）を出力する。MOSトランジスタM3からなる電流源の電流値は、MOSトランジスタM3のゲート端子に印加されるバイアス電圧Vb1により決定される。行デコーダからの行選択信号及び列デコーダからの列選択信号により、電流源選択信号din、或いはxdin（ｘは論理反転信号を示す）のいずれかが出力される。電流源選択信号din、或いはxdinは、スイッチM1又はM2のいずれかをオンにして、アナログ出力iout、xioutのいずれかを出力する。xiout＋iout＝i（一定）の関係がある。
【００２６】
図４は、図３（Ｂ）に示す単位電流源セルの例１とは異なる構成を有する単位電流源セルの例２を示している。図中の電流源は、カスコード接続されたMOSトランジスタM3及びM4によって構成され、その電流値は、MOSトランジスタM3及びM4のゲート端子に印加されるバイアス電圧Vb1、Vb2により決定される。図示の電流源は、カスコードカレントソースと呼ばれるもので、その出力抵抗は、図３（Ｂ）に示す例１と比較して数倍から数十倍大きくなる。ここで、理想的な電流源は、出力抵抗が無限大であるが、現実的に無限大は実現できないため、できるだけ大きな出力抵抗が得られることが望ましい。出力抵抗が大きいと電圧が変動しても電流値が変化し難くなる。すなわち、電源電圧の変動や、出力電圧の変動に対して一定の電流値を得ることができる。そこで、図示のようなカスコードカレントソースが用いられる。ところが、カスコードカレントソースは動作電圧範囲が図３（Ｂ）に示す例１と比べて数百ミリボルト程度小さくなり、電源電圧が下がってくると動作しなくなる。電源電圧と出力抵抗のトレードオフで例１とするか例２とするかが決まることになる。
【００２７】
図５は、図３及び図４とはさらに異なる構成を有する単位電流源セルの例３を示す図である。上述した図４に示す例２に対して、さらに直列に1個のMOSトランジスタを追加したトリプルカスコードと呼ばれる回路もあり、この場合は例２と比べて更に、数倍から数十倍程度出力抵抗が上がることになる。このようにトランジスタを縦積みすると縦積みトランジスタ1個あたり数倍から数十倍出力抵抗が上がるが、より大きな電源電圧が必要となる。なお、電源電圧が十分に大きく、制約がない場合には、さらにトランジスタを複数個縦積みした構成を採ることも可能である。電源電圧が低くても大きな出力抵抗を得る回路として図示の回路（フォールデッドカスコード電流源）が用いられる。この場合は、図４に示す例２と比べて更にアンプのゲインＡ倍程度だけ出力抵抗が大きくなる。なお、動作範囲は例２と同じである。
【００２８】
図６は、図３（Ａ）とは異なる選択論理回路の別の例を示す図である。図示の選択論理回路においては、制御信号xEnable = 1（オン）のとき、電流源選択信号dinとxdinがともにオフになり、これによって図３（Ｂ）に示すスイッチM2、M1をオフにする回路が付加されている。この制御信号xEnable（ｘは論理反転信号を示す）は、図２において例示した制御信号４に相当する。上述したように、消費電力を低減するために不要なＤＡコンバータの動作を停止させる場合に、制御信号（xEnable）により単位電流源をオンオフ制御する。
【００２９】
図７は、図２とは異なる再構成可能なＤＡコンバータの第２の例を示す図である。図２に示す第１の例に示す行デコーダ及び列デコーダに代えて、この第２の例は、個々の単位電流源を個別にオンオフ制御する電流源選択回路を設けた点でのみ相違している。図２に示す第１の例は、行信号と列信号をデコードする論理回路が必要になり、したがって、単位電流源の面積がその分大きくなり、ひいてはＤＡコンバータ全体が大きくなる。これに対して、図７に示す第２の例は、単位電流源の1個1個を個別に制御しているので、選択論理回路無しの単位電流源セルのみの簡単な回路で済み、図２に示す第１の例或いは後述する図９に示す第３の例と比較して、電流源の占める面積が半分以下になる。このことは、実際に試作して検証した。
【００３０】
図８は、単位電流源の別の例を示す図である。この単位電流源は、消費電力を低減するために不要なＤＡコンバータの動作を停止させる場合に、図７に示したように、個々の単位電流源を個別にオンオフ制御するＤＡコンバータの第２の例において使用可能である。制御信号xEnable = 1（オン）のとき、電流源選択信号din’とxdin’がオフになり、これによって図８（Ｂ）に示すスイッチM2、M1を共にオフにする回路が付加されている。この制御信号xEnableは、図７において例示した制御信号４に相当する。
【００３１】
図９は、図２及び図７とは異なる再構成可能なＤＡコンバータの第３の例を示す図である。図２に示す第１の例に示す行デコーダ及び列デコーダに代えて、この第３の例は、行選択信号及び列選択信号をそれぞれ出力することのできる電流源選択回路を設けた点でのみ相違している。第１の例では、行を固定し、列方向に順に電流源がオンになっていく。前述したように行デコーダ及び列デコーダは行選択信号及び列選択信号をランダムに選択するランダム選択回路をデコーダ回路に付加することが望ましい。そのため、このランダム選択回路の構成が複雑になる。そこで行デコーダ及び列デコーダといった構成を廃し、個々の電流源を個別に制御するように行選択信号及び列選択信号をそれぞれ出力することのできる電流源選択回路を設けている。図7に示す第２の例との比較では、第２の例の電流源には制御信号（xEnable信号）が必要であり、配線の本数が増加し複雑化するが、この第３の例ではより少ない配線で済む。
【図１】
2013201671.tif 000004
【図２】
2013201671.tif 000005
【図３】
2013201671.tif 000006
【図４】
2013201671.tif 000007
【図５】
2013201671.tif 000008
【図６】
2013201671.tif 000009
【図７】
2013201671.tif 000010
【図８】
2013201671.tif 000011
【図９】
2013201671.tif 000012
【図１０】
2013201671.tif 000013
【図１１】
2013201671.tif 000014