(57)【要約】【課題】短絡電流を迅速に検出できる故障検出回路を提供する。【解決手段】故障検出回路は、第１の電圧と第２の電圧との間で交替する制御信号に応じて、第１のノードと第２のノードとの間の導通及び非導通を切り替えるスイッチング動作を行うスイッチング素子と、スイッチング素子のスイッチング動作に応じた第２のノードにおける時間的な電圧変化の有無を検出する検出回路とを含むことを特徴とする。【選択図】図１
2013246155.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧と第２の電圧との間で交替する制御信号に応じて、第１のノードと第２のノードとの間の導通及び非導通を切り替えるスイッチング動作を行うスイッチング素子と、
前記スイッチング素子の前記スイッチング動作に応じた前記第２のノードにおける時間的な電圧変化の有無を検出する検出回路と
を含むことを特徴とする故障検出回路。
【請求項２】
前記検出回路は、前記制御信号の電圧変化に応じて前記第２のノードの電圧を検出することにより前記時間的な電圧変化の有無を検出することを特徴とする請求項１記載の故障検出回路。
【請求項３】
前記検出回路は、前記第１の電圧から前記第２の電圧への前記制御信号の変化に応答して前記第２のノードの電圧の第１の値を検出し、前記第２の電圧から前記第１の電圧への前記制御信号の変化に応答して前記第２のノードの電圧の第２の値を検出し、前記第１の値と前記第２の値とに基づいて前記時間的変化の有無を検出することを特徴とする請求項１又は２記載の故障検出回路。
【請求項４】
前記検出回路は、
前記第１の電圧から前記第２の電圧への前記制御信号の変化に応答して前記第２のノードの電圧に対応した論理値を格納する第１のフリップフロップと、
前記第２の電圧から前記第１の電圧への前記制御信号の変化に応答して前記第２のノードの電圧に対応した論理値を格納する第２のフリップフロップと、
前記第１のフリップフロップの格納値と前記第２のフリップフロップの格納値との論理演算を行う論理回路と
を含むことを特徴とする請求項１乃至３いずれか一項記載の故障検出回路。
【請求項５】
第１の電圧と第２の電圧との間で交替する制御信号に応じて、第１のノードと第２のノードとの間の導通及び非導通を切り替えるスイッチング動作を行うスイッチング素子と、
前記第２のノードの電圧をフィルタリングするフィルタ回路と、
前記フィルタ回路の出力電圧が供給される負荷回路と、
前記スイッチング素子の前記スイッチング動作に応じた前記第２のノードにおける時間的な電圧変化の有無を検出する検出回路と、
前記検出回路が前記時間的な電圧変化の無いことを検出すると、前記第１のノードへの電源電圧供給を停止する電源制御回路と
を含むことを特徴とする電子機器。
【請求項６】
前記検出回路は、前記制御信号の電圧変化に応じて前記第２のノードの電圧を検出することにより前記時間的な電圧変化の有無を検出することを特徴とする請求項５記載の電子機器。
【請求項７】
前記検出回路は、前記第１の電圧から前記第２の電圧への前記制御信号の変化に応答して前記第２のノードの電圧の第１の値を検出し、前記第２の電圧から前記第１の電圧への前記制御信号の変化に応答して前記第２のノードの電圧の第２の値を検出し、前記第１の値と前記第２の値とに基づいて前記時間的変化の有無を検出することを特徴とする請求項５又は６記載の電子機器。
【請求項８】
前記検出回路は、
前記第１の電圧から前記第２の電圧への前記制御信号の変化に応答して前記第２のノードの電圧に対応した論理値を格納する第１のフリップフロップと、
前記第２の電圧から前記第１の電圧への前記制御信号の変化に応答して前記第２のノードの電圧に対応した論理値を格納する第２のフリップフロップと、
前記第１のフリップフロップの格納値と前記第２のフリップフロップの格納値との論理演算を行う論理回路と
を含むことを特徴とする請求項５乃至７いずれか一項記載の電子機器。
【請求項９】
第１の電圧と第２の電圧との間で交替する制御信号に応じてスイッチング動作を行うスイッチング素子により、第１のノードと第２のノードとの間の導通及び非導通を切り替え、
前記スイッチング素子の前記スイッチング動作に応じた前記第２のノードにおける時間的な電圧変化の有無を検出する
各段階を含むことを特徴とする故障検出方法。
【請求項１０】
前記検出する段階は、
前記第１の電圧から前記第２の電圧への前記制御信号の変化に応答して前記第２のノードの電圧の第１の値を検出し、
前記第２の電圧から前記第１の電圧への前記制御信号の変化に応答して前記第２のノードの電圧の第２の値を検出し、
前記第１の値と前記第２の値とに基づいて前記時間的変化の有無を検出する
各段階を含むことを特徴とする請求項９記載の故障検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、故障検出回路、故障検出方法、及び電子機器に関する。
【背景技術】
【０００２】
電子機器内での各機能ブロックが必要とする電源電圧値、供給電流量、電圧精度等は、機能ブロック毎に異なるため、それぞれに適した電源を供給する必要がある。一箇所において集中管理的に電源を生成し、長い電源配線を介して各ブロックに電源を供給する方式では、上記の要求に十分に応えることができない。そこで、各ブロックの直近に電源回路を設け、入力電源をそれぞれの電源回路に供給し、各電源回路により各位置で各負荷に適した電源を生成し直すことが行われる。この各負荷の直近に設けられる電源回路はＰＯＬ（Point Of Load）と呼ばれる。
【０００３】
また近年、ネットワーク機器やサーバ機器等では、各種プロセッサ等の高速化に伴い、プロセッサ等の負荷に大電流を供給することが必要となっている。従って、それらの負荷に電源を供給する基になる入力電源も大電流化、大容量化されている。
【０００４】
一般に、負荷に対する高速応答性及び小型化を実現するため、ＰＯＬの電源回路としては、絶縁トランスを排した非絶縁型のＤＣ−ＤＣコンバータを用いることが多い。しかしながら、非絶縁型のＤＣ−ＤＣコンバータを用いた構成においてショート故障が発生した場合、大容量の入力電源から負荷へ大電流が印加されてしまい、負荷が破損してしまう恐れがある。また給電ライン（基板パターン）が発煙や発火してしまう場合がある。
【０００５】
ショート故障に対する対策として、入力電源からＰＯＬへの給電ラインにヒューズを挿入して、負荷や給電ラインを保護する方式が用いられる。しかしながら、ショート故障が発生してからヒューズ溶断までに数ミリ秒〜数１００ミリ秒の時間がかかるため、確実な保護を行うことができない。場合によっては、負荷が破損したり、給電ラインの基板パターンが焼損したりする。
【０００６】
また更に、ＰＯＬの出力電圧を監視して異常を検出した場合、ＰＯＬであるスレーブＩＣからマスタＩＣにアラーム信号を送出し、更にマスタＩＣから上位装置へアラームを送出して、上位装置の動作により入力電源を遮断する方式が用いられる。しかしながら、この方式では、異常検出から入力電源停止までに、数１０ミリ秒〜数１００ミリ秒の時間がかかるため、負荷への短絡電流をすぐに止めることができない。場合によっては、負荷が破損したり、給電ラインの基板パターンが焼損したりする。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１００５４１号公報
【特許文献２】特開２０００−３３９０６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上を鑑みると、短絡電流を迅速に検出できる故障検出回路が望まれる。
【課題を解決するための手段】
【０００９】
故障検出回路は、第１の電圧と第２の電圧との間で交替する制御信号に応じて、第１のノードと第２のノードとの間の導通及び非導通を切り替えるスイッチング動作を行うスイッチング素子と、前記スイッチング素子の前記スイッチング動作に応じた前記第２のノードにおける時間的な電圧変化の有無を検出する検出回路とを含むことを特徴とする。
【００１０】
電子機器は、第１の電圧と第２の電圧との間で交替する制御信号に応じて、第１のノードと第２のノードとの間の導通及び非導通を切り替えるスイッチング動作を行うスイッチング素子と、前記第２のノードの電圧をフィルタリングするフィルタ回路と、前記フィルタ回路の出力電圧が供給される負荷回路と、前記スイッチング素子の前記スイッチング動作に応じた前記第２のノードにおける時間的な電圧変化の有無を検出する検出回路と、前記検出回路が前記時間的な電圧変化の無いことを検出すると、前記第１のノードへの電源電圧供給を停止する電源制御回路とを含むことを特徴とする。
【発明の効果】
【００１１】
少なくとも１つの実施例によれば、短絡電流を迅速に検出できる故障検出回路が提供される。
【図面の簡単な説明】
【００１２】
【図１】故障検出回路を搭載した電子機器の構成の一例を示す図である。
【図２】マスタＩＣ及びスレーブＩＣの構成をより詳細に示す図である。
【図３】図１の電子機器における正常動作時の各部の信号波形の一例を示す図である。
【図４】異常検出回路の構成の一例を示す図である。
【図５】正常動作時の図４の異常検出回路の動作の一例を示す信号波形図である。
【図６】異常動作時の図４の異常検出回路の動作の一例を示す信号波形図である。
【図７】異常検出回路の構成の別の一例を示す図である。
【図８】図７の異常検出回路の動作の一例を示す信号波形図である。
【図９】図７の異常検出回路の動作の別の一例を示す信号波形図である。
【発明を実施するための形態】
【００１３】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１４】
図１は、故障検出回路を搭載した電子機器の構成の一例を示す図である。図１に示す電子機器は、入力電源回路１０、ＰＯＬ（Point of Load）電源回路１１、負荷回路１２、電源制御回路１３、及びヒューズ１４を含む。入力電源回路１０は、例えばＡＣ−ＤＣコンバータであり、外部から供給される商用電源等のＡＣ電源をＤＣ電源に変換し、ＤＣ電源をＰＯＬ電源回路１１に供給する。ヒューズ１４は、ＰＯＬ電源回路１１でショート故障等が発生して大電流が流れた場合に、発熱して溶断される。
【００１５】
ＰＯＬ電源回路１１は、ＣＰＵ等の負荷回路１２の直近に配置され、入力電源回路１０からのＤＣ電源に基づいて、負荷回路１２に供給する電源を生成する。ＰＯＬ電源回路１１は、マスタＩＣ２０、スレーブＩＣ２１−１乃至２１−３、インダクタ２２−１乃至２２−３、コンデンサ２３−１乃至２３−３、及び異常検出回路２４を含む。マスタＩＣ２０は、制御回路３０、アラーム検出回路３１、及びデータ＆クロックユニット３２を含む。スレーブＩＣ２１−１乃至２１−３はそれぞれ、ゲート制御回路３５−１乃至３５−３、ハイサイドＦＥＴ３６−１乃至３６−３、ローサイドＦＥＴ３７−１乃至３７−３、及びアラーム検出回路３８−１乃至３８−３を含む。なお図１において、各ボックスで示される各機能ブロックと他の機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各機能ブロックは、他のブロックと物理的にある程度分離された１つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の１つの機能を示したものであってもよい。
【００１６】
スレーブＩＣ２１−１乃至２１−３はそれぞれ、マスタＩＣ２０の制御回路３０から供給される制御信号Ｖｃ＃１乃至Ｖｃ＃３に応じたスイッチング動作により、入力電源回路１０から供給されるＤＣ電源電圧に基づいて出力電圧Ｖｓ＃１乃至Ｖｓ＃３を生成する。インダクタ２２−１乃至２２−３及びコンデンサ２３−１乃至２３−３はそれぞれ、出力電圧Ｖｓ＃１乃至Ｖｓ＃３をフィルタリングするフィルタ回路である。このフィルタリングにより、出力電圧Ｖｓ＃１乃至Ｖｓ＃３の波形が平滑化される。平滑化された出力電圧Ｖ＃１乃至Ｖ＃３は、１つに纏められ、負荷回路１２に供給される。なお図１では、３個のスレーブＩＣ２１−１乃至２１−３が設けられた構成が一例として示されるが、スレーブＩＣの数は３個に限られるものではなく、任意の数であってよい。スレーブＩＣの数がＮ個（Ｎは自然数）であれば、Ｎ個の出力電圧Ｖｓ＃１乃至Ｖｓ＃Ｎ並びにＮ個の出力電圧Ｖ＃１乃至Ｖ＃Ｎが生成されることになる。
【００１７】
アラーム検出回路３８−１乃至３８−３はそれぞれ、出力電圧Ｖ＃１乃至Ｖ＃３を監視すると共に、電流、温度等を監視し、過電圧、過電流、温度異常等を検出すると、アラーム信号をマスタＩＣ２０のアラーム検出回路３１に送出する。アラーム検出回路３１は、アラーム検出回路３８−１乃至３８−３からのアラーム信号に応答して、電源制御回路１３にアラーム信号を供給する。電源制御回路１３は、アラーム信号に応答して、入力電源回路１０にパワーオフ信号ＰＯＷＥＲ−ＯＦＦを送出する。このパワーオフ信号ＰＯＷＥＲ−ＯＦＦに応答し、入力電源回路１０は、出力ＤＣ電源を遮断する。なおアラーム検出回路３１は、アラーム信号が発生していない状態では、異常検出回路２４へのパワーグッド信号ＰＯＷＥＲ−ＧＯＯＤをアサートする。
【００１８】
図２は、マスタＩＣ２０及びスレーブＩＣ２１−１の構成をより詳細に示す図である。図２では、スレーブＩＣ２１−１を代表としてその構成を示すが、スレーブＩＣ２１−２及び２１−３についても同様の構成である。マスタＩＣ２０は、差動増幅器３０Ａ、ＰＷＭ制御回路３０Ｂ、アラーム検出回路３１、及び基準クロック回路３２Ａを含む。差動増幅器３０Ａ及びＰＷＭ制御回路３０Ｂは、制御回路３０の一部に相当する。基準クロック回路３２Ａは、データ＆クロックユニット３２の一部に相当する。
【００１９】
スレーブＩＣ２１−１は、ゲート制御回路３５−１、ハイサイドＦＥＴ（ＮＭＯＳトランジスタ）３６−１、ローサイドＦＥＴ（ＮＭＯＳトランジスタ）３７−１、及びアラーム検出回路３８−１を含む。ゲート制御回路３５−１は、第１の電圧と第２の電圧との間で交替する制御信号Ｖｃ＃１に応じて、ハイサイドＦＥＴ３６−１のゲート及びローサイドＦＥＴ３７−１のゲートに印加する信号を生成する。ハイサイドＦＥＴ３６−１のゲートに印加される信号は、制御信号Ｖｃ＃１を反転した波形であり、ローサイドＦＥＴ３７−１のゲートに印加される信号は、制御信号Ｖｃ＃１と同一の波形である。ハイサイドＦＥＴ３６−１は、第１の電圧と第２の電圧との間で交替する制御信号Ｖｃ＃１に応じて、第１のノードＮ１と第２のノードＮ２との間の導通及び非導通を切り替えるスイッチング動作を行うスイッチング素子である。ローサイドＦＥＴ３７−１は、第１の電圧と第２の電圧との間で交替する制御信号Ｖｃ＃１に応じて、第２のノードＮ２とグラウンドとの間の導通及び非導通を切り替えるスイッチング動作を行うスイッチング素子である。これらスイッチング動作により、第２のノードＮ２には、出力電圧Ｖｓ＃１が生成される。
【００２０】
出力電圧Ｖｓ＃１は、インダクタ２２−１及びコンデンサ２３−１により平滑化され、これにより出力電圧Ｖ＃１が生成される。この出力電圧Ｖ＃１は、マスタＩＣ２０にフィードバックされ、差動増幅器３０Ａに印加される。差動増幅器３０Ａは、出力電圧Ｖ＃１と基準電圧Ｖｒｅｆとの電圧差を増幅し、ＰＷＭ制御回路３０Ｂに供給する。ＰＷＭ制御回路３０Ｂは、パルス幅変調（Pulse Width Modulation）された制御信号Ｖｃ＃１を生成する。具体的にはＰＷＭ制御回路３０Ｂは、基準クロック回路３２Ａから供給される基準クロックに基づいて三角波電圧を生成し、この三角波電圧と差動増幅器３０Ａの出力電圧とを比較し、当該比較結果に基づいて、パルス幅変調された制御信号Ｖｃ＃１を生成してよい。これにより、出力電圧Ｖ＃１が所望の電圧より低いときには、制御信号Ｖｃ＃１のＨＩＧＨ期間がＬＯＷ期間に対して相対的に短くなり、出力電圧Ｖ＃１が上昇するようにフィードバック制御される。また出力電圧Ｖ＃１が所望の電圧より高いときには、制御信号Ｖｃ＃１のＨＩＧＨ期間がＬＯＷ期間に対して相対的に長くなり、出力電圧Ｖ＃１が下降するようにフィードバック制御される。
【００２１】
図１に戻り、異常検出回路２４は、スイッチング素子（ハイサイドＦＥＴ３６−１及びローサイドＦＥＴ３７−１）のスイッチング動作に応じた第２のノードＮ２（図２参照）におけるＶｓ＃１の時間的な電圧変化の有無を検出する。異常検出回路２４は、同様に、ハイサイドＦＥＴ３６−２及び３６−３並びにローサイドＦＥＴ３７−２及び３７−３のスイッチング動作に応じたＶｓ＃２及びＶｓ＃３の時間的な電圧変化の有無を検出する。電源制御回路１３は、異常検出回路２４が前記時間的な電圧変化の無いことを検出すると、第１のノードＮ１への電源電圧供給を停止する。より具体的には、異常検出回路２４は、Ｖｓ＃１乃至Ｖｓ＃３の何れかの電圧に時間的な電圧変化の無いことを検出すると、電源制御回路１３にアラーム信号を供給する。電源制御回路１３は、このアラーム信号に応答して、入力電源回路１０にパワーオフ信号ＰＯＷＥＲ−ＯＦＦを送出する。このパワーオフ信号ＰＯＷＥＲ−ＯＦＦに応答し、入力電源回路１０は、ノードＮ１への出力ＤＣ電源の供給を停止する。
【００２２】
図３は、図１の電子機器における正常動作時の各部の信号波形の一例を示す図である。図３（ａ）には、制御回路３０が異常検出回路２４に供給するパワーオン状態（電源ＯＮ状態）を示すパワーオン信号ＰＯＷＥＲ−ＯＮが示される。図３（ｂ）には、パワーオン時に正常動作可能状態であるとアラーム検出回路３１が異常検出回路２４に供給するパワーグッド信号ＰＯＷＥＲ−ＧＯＯＤが示される。パワーオン状態において、制御回路３０は制御信号Ｖｃ＃１乃至Ｖｃ＃３の供給を開始する。図３（ｃ）乃至（ｆ）に示すように、制御信号Ｖｃ＃１乃至Ｖｃ＃３は、互いに位相がずれている。これら制御信号Ｖｃ＃１乃至Ｖｃ＃３に応じてスレーブＩＣ２１−１乃至２１−３のトランジスタがスイッチング動作を行うことにより、図３（ｆ）乃至（ｈ）に示されるような出力電圧Ｖｓ＃１乃至Ｖｓ＃３が生成される。
【００２３】
図４は、異常検出回路２４の構成の一例を示す図である。図４では、説明の便宜上、スレーブＩＣの数が２個の場合（即ち出力電圧が２個の場合）における異常検出回路２４の構成の一例を示してある。スレーブＩＣの数は２個に限定されるものではなく、任意の数であってよい。図４の異常検出回路２４は、ＡＮＤ回路４０、レベル変換回路４１及び４２、クリア信号生成回路４３、タイマ回路４４及び４５、及びＡＮＤ回路４６を含む。
【００２４】
図５は、正常動作時の図４の異常検出回路２４の動作の一例を示す信号波形図である。以下に、図４及び図５を参照して、異常検出回路２４の動作について説明する。
【００２５】
ＡＮＤ回路４０は、パワーオン信号ＰＯＷＥＲ−ＯＮ（図５（ａ））とパワーグッド信号ＰＯＷＥＲ−ＧＯＯＤ（図５（ｂ））とのＡＮＤ演算を行い、ＡＮＤ演算の結果を出力する。このＡＮＤ回路４０の出力がＨＩＧＨになると、タイマ回路４４及び４５が計時動作を実行可能となる。またＡＮＤ回路４０の出力は、クリア信号生成回路４３に供給される。クリア信号を出力するクリア信号生成回路４３は、ＡＮＤ回路４０の出力がＨＩＧＨになると、クリア信号を所定の期間ＬＯＷに設定し、当該所定の期間の終了後にクリア信号をＨＩＧＨに設定する。
【００２６】
レベル変換回路４１は、スレーブＩＣ２１−１（図１参照）の出力電圧Ｖｓ＃１（図５（ｄ））を入力として受け取り、タイマ回路４４入力として適切な電圧にレベル変換した信号（図５（ｅ））を生成する。タイマ回路４４は、レベル変換された信号（図５（ｅ））を入力信号として受け取り、この入力信号の立ち上がりエッジに応答して出力をＨＩＧＨに設定する。タイマ回路４４は、外付けの抵抗素子及び容量素子の抵抗値及び容量値に応じて計時動作を行い、入力信号の立ち上がりエッジから所定の期間の間は出力をＨＩＧＨに保持し、当該所定の期間が終了すると出力をＬＯＷに戻す。タイマ回路４４は、その出力がＨＩＧＨの間に新たな入力信号の立ち上がりエッジが到来すると、計時動作を新たに開始し、当該立ち上がりエッジから所定の期間の間は出力をＨＩＧＨに保持する。この所定の期間（タイマ設定時間）は、タイマ回路４４の出力である図５（ｆ）に示されるように、タイマ入力信号の隣接する立ち上がりエッジの間隔に略等しい期間とする。後述するように、このタイマ回路４４の出力がＬＯＷになると異常検出するので、誤差により誤って異常検出することのないように、上記所定の期間は、タイマ入力信号の隣接する立ち上がりエッジの間隔より若干長くてよい。
【００２７】
レベル変換回路４２は、スレーブＩＣ２１−２（図１参照）の出力電圧Ｖｓ＃２（図５（ｇ））を入力として受け取り、タイマ回路４５入力として適切な電圧にレベル変換した信号（図５（ｈ））を生成する。タイマ回路４５は、レベル変換された信号（図５（ｈ））を入力信号として受け取り、この入力信号の立ち上がりエッジに応答して出力をＨＩＧＨに設定する。タイマ回路４５は、外付けの抵抗素子及び容量素子の抵抗値及び容量値に応じて計時動作を行い、入力信号の立ち上がりエッジから所定の期間の間は出力をＨＩＧＨに保持し、当該所定の期間が終了すると出力をＬＯＷに戻す。タイマ回路４５は、その出力がＨＩＧＨの間に新たな入力信号の立ち上がりエッジが到来すると、計時動作を新たに開始し、当該立ち上がりエッジから所定の期間の間は出力をＨＩＧＨに保持する。この所定の期間（タイマ設定時間）は、タイマ回路４５の出力である図５（ｉ）に示されるように、タイマ入力信号の隣接する立ち上がりエッジの間隔に略等しい期間とする。後述するように、このタイマ回路４５の出力がＬＯＷになると異常検出するので、誤差により誤って異常検出することのないように、上記所定の期間は、タイマ入力信号の隣接する立ち上がりエッジの間隔より若干長くてよい。
【００２８】
ＡＮＤ回路４６は、タイマ回路４４の出力信号、タイマ回路４５の出力信号、及びクリア信号生成回路４３の出力信号を受け取り、これらの信号のＡＮＤ演算を実行し、ＡＮＤ演算の結果を出力する。このＡＮＤ回路４６の出力（図５（ｊ））が、異常検出回路２４の出力するアラーム信号である。このアラーム信号は、ＬＯＷである場合がアサート状態（異常検出状態）であり、ＨＩＧＨである場合がネゲート状態（異常非検出状態）である。電圧Ｖｓ＃１及びＶｓ＃２の何れの電圧にもスイッチング動作に応じた時間的な電圧変化が存在する場合、タイマ回路４４及び４５の出力はＨＩＧＨに保持される。従ってこの場合、ＡＮＤ回路４６の出力であるアラーム信号はＨＩＧＨとなり、ネゲート状態（異常非検出状態）が保持される。
【００２９】
図６は、異常動作時の図４の異常検出回路２４の動作の一例を示す信号波形図である。以下に、図４及び図６を参照して、異常検出回路２４の動作について説明する。なお図６において、図５（ａ）乃至（ｃ）に示すパワーオン信号ＰＯＷＥＲ−ＯＮ、パワーグッド信号ＰＯＷＥＲ−ＧＯＯＤ、及びクリア信号は図示を省略してある。図６（ｄ）乃至（ｊ）に示す信号の種類は、図５（ｄ）乃至（ｊ）に示す信号の種類と同一である。
【００３０】
図６の動作例では、スレーブＩＣ２１−２（図１参照）に異常が発生し、電圧Ｖｓ＃２（図６（ｇ））においてスイッチング動作に応じた時間的な電圧変化が無くなっている。その結果、タイマ回路４５が所定期間（タイマ設定時間）の計時を終了する前に入力信号（図６（ｈ））の次の立ち上がりエッジが到来することなく、タイマ回路４４の出力（図６（ｉ））がＬＯＷに戻り、そのままＬＯＷの状態が保持される。従って、図６（ｊ）に示すタイマ回路４５の出力であるアラーム信号がＬＯＷとなり、異常が通知される。
【００３１】
以上説明した図４に示す異常検出回路２４においては、スレーブＩＣのトランジスタのスイッチング動作に応じた時間的な電圧変化の有無に基づいて、異常の有無を検出している。即ち、スレーブＩＣのトランジスタのスイッチング動作の周期に応じた時間的な間隔で電圧変化の有無を検出し、これにより異常の有無を検出している。従って、スイッチング動作の１周期に略等しい時間でトランジスタの短絡故障を検出することが可能となり、入力電源回路１０からの電源供給を即座に遮断することが可能となる。
【００３２】
図７は、異常検出回路２４の構成の別の一例を示す図である。図７に示す回路は、異常検出回路２４の一部であり、スレーブＩＣ２１−１の異常を検出する部分の一例である。他のスレーブＩＣ２１−２及び２１−３についても、異常検出回路２４は、図７に示す構成と同様の構成を有していてよい。図７に示す異常検出回路２４は、ＡＮＤ回路５０、レベル変換回路５１、クリア信号生成回路５２、インバータ５３及び５４、フリップフロップ５５及び５６、及びＡＮＤ回路５７を含む。
【００３３】
図７に示す異常検出回路２４は、制御信号Ｖｃ＃１の電圧変化に応じて第２のノードＮ２（図２参照）の電圧Ｖｓ＃１を検出することにより時間的な電圧変化の有無を検出する。より具体的には、異常検出回路２４は、フリップフロップ５６により、第１の電圧（例えばＬＯＷ）から第２の電圧（例えばＨＩＧＨ）への制御信号Ｖｃ＃１の変化に応答して第２のノードＮ２の電圧Ｖｓ＃１の第１の値（例えばＨＩＧＨ）を検出する。また異常検出回路２４は、フリップフロップ５５により、第２の電圧（例えばＨＩＧＨ）から第１の電圧（例えばＬＯＷ）への制御信号Ｖｃ＃１の変化に応答して第２のノードＮ２の電圧Ｖｓ＃１の第２の値（例えばＬＯＷ）を検出する。異常検出回路２４は、ＡＮＤ回路５７により、これら第１の値と第２の値とに基づいて時間的変化の有無を検出する。正常な動作状態であれば、Ｖｓ＃１に時間的変化が存在し、第１の値と第２の値とは異なる。トランジスタの短絡故障が発生している異常な動作状態では、Ｖｓ＃１に時間的変化が無くなり、第１の値と第２の値は同一の値となる。
【００３４】
更により具体的には、フリップフロップ５６は、第１の電圧（例えばＬＯＷ）から第２の電圧（例えばＨＩＧＨ）への制御信号Ｖｃ＃１の変化に応答して、第２のノードＮ２の電圧Ｖｓ＃１に対応した論理値を格納する。またフリップフロップ５５は、第２の電圧（例えばＨＩＧＨ）から第１の電圧（例えばＬＯＷ）への制御信号Ｖｃ＃１の変化に応答して第２のノードＮ２の電圧Ｖｓ＃１に対応した論理値を格納する。ＡＮＤ回路５７は、フリップフロップ５５の格納値とフリップフロップ５６の格納値との論理演算を行う。具体的には、ＡＮＤ回路５７は、フリップフロップ５５のＱ出力（格納値と同一論理値）とフリップフロップ５６の反転Ｑ出力（格納値の反転論理値）との論理積を求める。
【００３５】
図８は、図７の異常検出回路２４の動作の一例を示す信号波形図である。以下に、図７及び図８を参照して、異常検出回路２４の動作について説明する。
【００３６】
ＡＮＤ回路５０は、パワーオン信号ＰＯＷＥＲ−ＯＮ（図８（ａ））とパワーグッド信号ＰＯＷＥＲ−ＧＯＯＤ（図８（ｂ））とのＡＮＤ演算を行い、ＡＮＤ演算の結果を出力する。このＡＮＤ回路５０の出力は、クリア信号生成回路５２に供給される。クリア信号を出力するクリア信号生成回路５２は、ＡＮＤ回路５０の出力がＨＩＧＨになると、クリア信号を所定の期間ＬＯＷに設定し、当該所定の期間の終了後にクリア信号をＨＩＧＨに設定する。
【００３７】
レベル変換回路５１は、スレーブＩＣ２１−１（図１参照）の出力電圧Ｖｓ＃１を入力として受け取り、インバータ５４への入力として適切な電圧にレベル変換したレベル変換後の信号（Ｖｓ＃１と同一波形）を生成する。インバータ５４は、レベル変換後の信号の反転信号／Ｖｓ＃１（図８（ｄ）及び図８（ｇ））を生成する。インバータ５３は、制御信号Ｖｃ＃１を反転し、反転制御信号／Ｖｃ＃１（図８（ｅ））を生成する。
【００３８】
フリップフロップ５５は、クロック入力（Ｃ入力）に印加される反転制御信号／Ｖｃ＃１（図８（ｅ））の立ち上がりエッジに同期して、データ入力（Ｄ入力）に印加される信号／Ｖｓ＃１（図８（ｄ））を取り込む（ラッチする）。フリップフロップ５５のＱ出力（非反転出力）が図８（ｆ）に示される。このフリップフロップ５５のＱ出力は、正常動作時にはＨＩＧＨであるが、ＨＩＧＨサイドトランジスタの短絡故障等の異常動作時にはＬＯＷとなる。
【００３９】
フリップフロップ５６は、クロック入力（Ｃ入力）に印加される制御信号Ｖｃ＃１（図８（ｈ））の立ち上がりエッジに同期して、データ入力（Ｄ入力）に印加される信号／Ｖｓ＃１（図８（ｇ））を取り込む（ラッチする）。フリップフロップ５６の／Ｑ出力（反転出力）が図８（ｉ）に示される。このフリップフロップ５６の／Ｑ出力は、正常動作時にはＨＩＧＨであるが、ＬＯＷサイドトランジスタの短絡故障等の異常動作時にはＬＯＷとなる。
【００４０】
ＡＮＤ回路５７は、フリップフロップ５５のＱ出力と、フリップフロップ５６の／Ｑ出力と、クリア信号とのＡＮＤ演算を行い、ＡＮＤ演算の結果を出力する。このＡＮＤ回路５７の出力がアラーム信号であり、図８（ｊ）に示される。正常動作時には、アラーム信号（図８（ｊ））はＨＩＧＨとなるが、異常動作時には、アラーム信号（図８（ｊ））はＬＯＷとなる。図８に示す動作例では、信号／Ｖｓ＃１（図８（ｄ）及び図８（ｇ））が、ＨＩＧＨサイドトランジスタの短絡故障等の異常動作により、途中からＬＯＷ固定となる。その結果、フリップフロップ５５のＱ出力（図８（ｆ））がＬＯＷとなり、ＡＮＤ回路５７の出力であるアラーム信号（図８（ｊ））もＬＯＷとなり、異常が通知される。
【００４１】
図９は、図７の異常検出回路２４の動作の別の一例を示す信号波形図である。以下に、図７及び図９を参照して、異常検出回路２４の動作について説明する。なお図９において、図８（ａ）乃至（ｃ）に示すパワーオン信号ＰＯＷＥＲ−ＯＮ、パワーグッド信号ＰＯＷＥＲ−ＧＯＯＤ、及びクリア信号は図示を省略してある。図９（ｄ）乃至（ｊ）に示す信号の種類は、図８（ｄ）乃至（ｊ）に示す信号の種類と同一である。
【００４２】
図９に示す動作例では、信号／Ｖｓ＃１（図９（ｄ）及び図９（ｇ））が、ＬＯＷサイドトランジスタの短絡故障等の異常動作により、途中からＨＩＧＨ固定となる。その結果、フリップフロップ５６の／Ｑ出力（図８（ｉ））がＬＯＷとなり、ＡＮＤ回路５７の出力であるアラーム信号（図８（ｊ））もＬＯＷとなり、異常が通知される。
【００４３】
以上説明した図７に示す異常検出回路２４においては、スレーブＩＣのトランジスタのスイッチング動作に応じた時間的な電圧変化の有無に基づいて、異常の有無を検出している。即ち、スレーブＩＣのトランジスタのスイッチング動作の周期に応じた時間的な間隔で電圧変化の有無を検出し、これにより異常の有無を検出している。従って、スイッチング動作の１周期に略等しい時間でトランジスタの短絡故障を検出することが可能となり、入力電源回路１０からの電源供給を即座に遮断することが可能となる。
【００４４】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００４５】
１０  入力電源回路
１１  ＰＯＬ電源回路
１２  負荷回路
１３  電源制御回路
１４  ヒューズ
２０  マスタＩＣ
２１−１〜２１−３  スレーブＩＣ
２４  異常検出回路
【図１】
2013246155.tif 000003
【図２】
2013246155.tif 000004
【図３】
2013246155.tif 000005
【図４】
2013246155.tif 000006
【図５】
2013246155.tif 000007
【図６】
2013246155.tif 000008
【図７】
2013246155.tif 000009
【図８】
2013246155.tif 000010
【図９】
2013246155.tif 000011