(57)【要約】【課題】ＰＷＭ信号の発振周波数を変更可能なＰＷＭ信号生成回路およびそれを備えた半導体装置において、ノイズの低減を実現する。【解決手段】例えば、三角波（Ｖｒｍｐ）を生成する三角波生成回路と、三角波（Ｖｒｍｐ）と基準電圧（Ｖｒｅｆ）を比較し、基準電圧（Ｖｒｅｆ）のレベルに応じたデューティを持つＰＷＭ信号を生成するＰＷＭ比較回路を備える。三角波生成回路は、三角波（Ｖｒｍｐ）における立ち上がりと立ち下がりの少なくともいずれか一方のスロープを、立ち上がりと立ち下がりの遷移タイミング（ＴＳ１ａ〜ＴＳ１ｄ，ＴＳ２ａ〜ＴＳ２ｃ）を起点として変更することで三角波（Ｖｒｍｐ）の発振周波数を変更する。これによって、発振周波数の変更に関わらず、ＰＷＭ信号のオンデューティは一定に保たれる。【選択図】図１
2013247574.tif 000002
【特許請求の範囲】
【請求項１】
三角波を生成する波形生成回路と、
前記三角波の電圧レベルと入力信号の電圧レベルとを比較し、前記入力信号の電圧レベルに応じたデューティを持つＰＷＭ信号を生成するＰＷＭ比較回路とを備え、
前記波形生成回路は、前記三角波における立ち上がりと立ち下がりの少なくともいずれか一方のスロープを、前記三角波における立ち上がりと立ち下がりの遷移タイミングを起点として変更することで前記三角波の発振周波数を変更するＰＷＭ信号生成回路。
【請求項２】
請求項１記載のＰＷＭ信号生成回路において、
前記波形生成回路は、
前記三角波における立ち上がりスロープを変更する場合には、前記三角波が立ち下がっている間に前記立ち上がりスロープの設定変更を行ったのち、当該設定変更を前記三角波における立ち下がりから立ち上がりへの遷移タイミングを起点として有効化し、
前記三角波における立ち下がりスロープを変更する場合には、前記三角波が立ち上がっている間に前記立ち下がりスロープの設定変更を行ったのち、当該設定変更を前記三角波における立ち上がりから立ち下がりへの遷移タイミングを起点として有効化するＰＷＭ信号生成回路。
【請求項３】
請求項２記載のＰＷＭ信号生成回路において、
前記波形生成回路は、
第１電源電圧と第１ノードの間に直列に挿入される第１電流源および第１スイッチと、
前記第１電源電圧とは電圧レベルが異なる第２電源電圧と前記第１ノードの間に直列に挿入される第２電流源および第２スイッチと、
前記第１ノードに一端が結合される容量と、
前記第１ノードの電圧レベルが所定の第１設定電圧に到達した際に第１検出信号を出力する第１電圧検出回路と、
前記第１ノードの電圧レベルが前記第１設定電圧とは電圧レベルが異なる所定の第２設定電圧に到達した際に第２検出信号を出力する第２電圧検出回路と、
制御回路とを備え、
前記第１電流源は、可変電流源であり、
前記制御回路は、
（ａ）前記第１電流源を第１電流に設定した状態で前記第１スイッチをオンに、前記第２スイッチをオフに制御するステップと、
（ｂ）前記（ａ）ステップの後、前記第１検出信号が出力された際に、前記第２電流源を第２電流に設定した状態で前記第１スイッチをオフに、前記第２スイッチをオンに制御すると共に前記第１電流源を前記第１電流とは電流値が異なる第３電流に設定するステップと、
（ｃ）前記（ｂ）ステップの後、前記第２検出信号が出力された際に、前記第１電流源を前記第３電流に設定した状態で前記第１スイッチをオンに、前記第２スイッチをオフに制御するステップとを実行するＰＷＭ信号生成回路。
【請求項４】
請求項３記載のＰＷＭ信号生成回路において、
さらに、前記第２電流源は、可変電流源であり、
前記制御回路は、前記（ｃ）ステップの後に、前記第１検出信号が出力された際に、さらに（ｄ）ステップを実行し、
前記（ｃ）ステップにおいて、さらに、前記第２電流源を前記第２電流とは電流値が異なる第４電流に設定し、
前記（ｄ）ステップにおいて、前記第２電流源を前記第４電流に設定した状態で前記第１スイッチをオフに、前記第２スイッチをオンに制御するＰＷＭ信号生成回路。
【請求項５】
請求項２記載のＰＷＭ信号生成回路において、
前記波形生成回路は、
第１電源電圧と第１ノードの間に直列に挿入される第１電流源および第１スイッチと、
前記第１電源電圧とは電圧レベルが異なる第２電源電圧と前記第１ノードの間に挿入される第２スイッチと、
前記第１ノードに一端が結合される容量と、
前記第１ノードの電圧レベルが所定の第１設定電圧に到達した際に第１検出信号を出力する第１電圧検出回路と、
制御回路とを備え、
前記第１電流源は、可変電流源であり、
前記制御回路は、
（ａ）前記第１電流源を第１電流に設定した状態で前記第１スイッチをオンに、前記第２スイッチをオフに制御するステップと、
（ｂ）前記（ａ）ステップの後、前記第１検出信号が出力された際に、予め定めた期間で前記第１スイッチをオフに、前記第２スイッチをオンに制御すると共に前記第１電流源を前記第１電流とは電流値が異なる第２電流に設定するステップと、
（ｃ）前記（ｂ）ステップの後、前記第１電流源を前記第２電流に設定した状態で前記第１スイッチをオンに、前記第２スイッチをオフに制御するステップとを実行するＰＷＭ信号生成回路。
【請求項６】
請求項１記載のＰＷＭ信号生成回路において、
前記波形生成回路は、前記三角波の発振周波数を第１発振周波数から第２発振周波数に変更する際に、前記第１発振周波数と前記第２発振周波数の間の値となる第３発振周波数を用い、前記第３発振周波数を持つ前記三角波の出力サイクルを経由して、前記第１発振周波数から前記第２発振周波数への変更を行うＰＷＭ信号生成回路。
【請求項７】
高電位側電源電圧とスイッチノードの間に結合されるハイサイドスイッチと、
低電位側電源電圧と前記スイッチノードの間に結合されるロウサイドスイッチと、
三角波を生成する波形生成回路と、
前記三角波の電圧レベルと入力信号の電圧レベルとを比較し、前記入力信号の電圧レベルに応じたデューティを持つＰＷＭ信号を生成するＰＷＭ比較回路と、
前記ＰＷＭ信号に基づいて前記ハイサイドスイッチと前記ロウサイドスイッチのオン・オフを相補的に制御する駆動回路とを備え、
前記波形生成回路は、前記三角波における立ち上がりと立ち下がりの少なくともいずれか一方のスロープを、前記三角波における立ち上がりと立ち下がりの遷移タイミングを起点として変更することで前記三角波の発振周波数を変更する半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記波形生成回路は、
前記三角波における立ち上がりスロープを変更する場合には、前記三角波が立ち下がっている間に前記立ち上がりスロープの設定変更を行ったのち、当該設定変更を前記三角波における立ち下がりから立ち上がりへの遷移タイミングを起点として有効化し、
前記三角波における立ち下がりスロープを変更する場合には、前記三角波が立ち上がっている間に前記立ち下がりスロープの設定変更を行ったのち、当該設定変更を前記三角波における立ち上がりから立ち下がりへの遷移タイミングを起点として有効化する半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記波形生成回路は、
第１電源電圧と第１ノードの間に直列に挿入される第１電流源および第１スイッチと、
前記第１電源電圧とは電圧レベルが異なる第２電源電圧と前記第１ノードの間に直列に挿入される第２電流源および第２スイッチと、
前記第１ノードに一端が結合される容量と、
前記第１ノードの電圧レベルが所定の第１設定電圧に到達した際に第１検出信号を出力する第１電圧検出回路と、
前記第１ノードの電圧レベルが前記第１設定電圧とは電圧レベルが異なる所定の第２設定電圧に到達した際に第２検出信号を出力する第２電圧検出回路と、
制御回路とを備え、
前記第１電流源は、可変電流源であり、
前記制御回路は、
（ａ）前記第１電流源を第１電流に設定した状態で前記第１スイッチをオンに、前記第２スイッチをオフに制御するステップと、
（ｂ）前記（ａ）ステップの後、前記第１検出信号が出力された際に、前記第２電流源を第２電流に設定した状態で前記第１スイッチをオフに、前記第２スイッチをオンに制御すると共に前記第１電流源を前記第１電流とは電流値が異なる第３電流に設定するステップと、
（ｃ）前記（ｂ）ステップの後、前記第２検出信号が出力された際に、前記第１電流源を前記第３電流に設定した状態で前記第１スイッチをオンに、前記第２スイッチをオフに制御するステップとを実行する半導体装置。
【請求項１０】
請求項８記載の半導体装置において、
前記波形生成回路は、
第１電源電圧と第１ノードの間に直列に挿入される第１電流源および第１スイッチと、
前記第１電源電圧とは電圧レベルが異なる第２電源電圧と前記第１ノードの間に挿入される第２スイッチと、
前記第１ノードに一端が結合される容量と、
前記第１ノードの電圧レベルが所定の第１設定電圧に到達した際に第１検出信号を出力する第１電圧検出回路と、
制御回路とを備え、
前記第１電流源は、可変電流源であり、
前記制御回路は、
（ａ）前記第１電流源を第１電流に設定した状態で前記第１スイッチをオンに、前記第２スイッチをオフに制御するステップと、
（ｂ）前記（ａ）ステップの後、前記第１検出信号が出力された際に、予め定めた期間で前記第１スイッチをオフに、前記第２スイッチをオンに制御すると共に前記第１電流源を前記第１電流とは電流値が異なる第２電流に設定するステップと、
（ｃ）前記（ｂ）ステップの後、前記第１電流源を前記第２電流に設定した状態で前記第１スイッチをオンに、前記第２スイッチをオフに制御するステップとを実行する半導体装置。
【請求項１１】
請求項７記載の半導体装置において、
前記波形生成回路は、前記三角波の発振周波数を第１発振周波数から第２発振周波数に変更する際に、前記第１発振周波数と前記第２発振周波数の間の値となる第３発振周波数を用い、前記第３発振周波数を持つ前記三角波の出力サイクルを経由して、前記第１発振周波数から前記第２発振周波数への変更を行う半導体装置。
【請求項１２】
請求項７記載の半導体装置において、
前記半導体装置は、電源レギュレータであり、
前記波形生成回路は、前記電源レギュレータの出力電圧を接地電源電圧のレベルから所定の目標値に向けて立ち上げている期間では、前記三角波の発振周波数を第４発振周波数に定め、前記電源レギュレータの出力電圧が前記目標値に到達した以降の期間では、前記三角波の発振周波数を第４発振周波数よりも低い第５発振周波数に定める半導体装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ信号生成回路および半導体装置に関し、例えば、ＰＷＭ（Pulse Width Modulation）信号の発振周波数を変更可能なＰＷＭ信号生成回路およびそれを備えた半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１には、ＰＷＭ信号の変調度を検出し、変調度が大きい場合にはＰＷＭ信号の発振周波数を高くし、変調度が小さい場合にはＰＷＭ信号の発振周波数を低くするＰＷＭ増幅器が示されている。ＰＷＭ信号は、容量に対して充放電動作を交互に繰り返す方式の三角波発生器を用いて生成され、ＰＷＭ信号の発振周波数の変更は、当該充放電電流を変更することで行われる。
【０００３】
また、特許文献２には、ＰＷＭ信号を入力として動作する電力増幅器の平均出力レベルを監視し、それが所定の範囲外である場合に当該ＰＷＭ信号の発振周波数を変更し、外部の中央装置が当該発振周波数の変更を検知することで電力増幅器の故障有無を監視する装置が示されている。ＰＷＭ信号は、容量に対して充放電動作を交互に繰り返す方式の三角波発生器を用いて生成され、ＰＷＭ信号の発振周波数の変更は、当該容量の容量値をスイッチによって切り替えることで行われる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３０３０４９号公報
【特許文献２】実開昭５８−１１６３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、ＰＷＭ信号生成回路は、電源レギュレータ装置、Ｄ級アンプ装置、モータ駆動装置等を代表に、様々な分野の様々な装置で広く用いられている。このような装置では、近年の地球環境保全といった大きな社会潮流の中で、消費電力の低減が重要となっている。装置の消費電力を低減するためには、ＰＷＭ信号の発振周波数を下げることが有効であるが、その一方で、装置の機能的な性能（例えば精度や分解能等）を向上させるためには通常、ＰＷＭ信号の発振周波数は高い方が望ましい。このような相反する関係を解決するためには、例えば、装置内に、ＰＷＭ信号の発振周波数を状況に応じて適宜切り替えるような機能を搭載することが有益となる。
【０００６】
ＰＷＭ信号の発振周波数を切り替える際には、例えば、特許文献１や特許文献２の技術を利用して、三角波発生器の発振周波数を変更することが考えられる。しかしながら、本発明者等の検討によって、三角波発生器の発振周波数を変更した場合、ノイズが問題となり得ることが見出された。前述したように、状況に応じてＰＷＭ信号の発振周波数を適宜切り替えることは有益であるが、この場合、切り替えに伴う発振周波数の可変範囲が広くなったり、あるいは、切り替え頻度が高くなったりすることが考えられる。そうすると、発振周波数の変更に伴うノイズが装置に大きな悪影響を及ぼす恐れがある。
【０００７】
後述する実施の形態は、このようなことを鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
一実施の形態によるＰＷＭ信号生成回路は、三角波を生成する波形生成回路と、三角波と入力信号を比較し、入力信号のレベルに応じたデューティを持つＰＷＭ信号を生成するＰＷＭ比較回路を備える。ここで、波形生成回路は、三角波における立ち上がりと立ち下がりの少なくともいずれか一方のスロープを、立ち上がりと立ち下がりの遷移タイミングを起点として変更することで三角波の発振周波数を変更する。
【発明の効果】
【００１０】
前記一つの実施の形態によれば、ＰＷＭ信号の発振周波数を変更可能なＰＷＭ信号生成回路およびそれを備えた半導体装置において、ノイズの低減が実現可能になる。
【図面の簡単な説明】
【００１１】
【図１】（ａ）、（ｂ）および（ｃ）は、本発明の実施の形態１によるＰＷＭ信号生成回路において、その概略的な動作原理の一例を示す説明図である。
【図２】本発明の実施の形態１によるＰＷＭ信号生成回路において、その構成の一例を示す回路ブロック図である。
【図３】図２のＰＷＭ信号生成回路において、その概略的な動作例を示す波形図である。
【図４】図３を変形した概略的な動作例を示す波形図である。
【図５】図２のＰＷＭ信号生成回路において、その可変電流源の詳細な構成例を示す回路図である。
【図６】本発明の実施の形態１による半導体装置において、その概略構成例を示すブロック図である。
【図７】本発明の実施の形態１による半導体装置において、その他の概略構成例を示すブロック図である。
【図８】本発明の実施の形態２によるＰＷＭ信号生成回路において、その構成の一例を示す回路ブロック図である。
【図９】図８のＰＷＭ信号生成回路において、その概略的な動作例を示す波形図である。
【図１０】本発明の実施の形態３によるＰＷＭ信号生成回路において、その概略的な動作例を示す波形図である。
【図１１】本発明の実施の形態４によるＰＷＭ信号生成回路において、その概略的な動作例を示す波形図である。
【図１２】本発明の実施の形態５によるＰＷＭ信号生成回路において、その三角波生成回路の構成例を示す回路図である。
【図１３】本発明の前提として検討したＰＷＭ信号生成回路において、その概略的な動作例を示す波形図である。
【発明を実施するための形態】
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１３】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１４】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
（実施の形態１）
《ＰＷＭ信号生成回路（比較例）の動作》
図１３は、本発明の前提として検討したＰＷＭ信号生成回路において、その概略的な動作例を示す波形図である。図１３では、三角波（Ｖｒｍｐ’）と基準電圧Ｖｒｅｆを比較することでＰＷＭ信号（ＰＷＭ’）が生成され、更に、Ｖｒｍｐ’の発振周波数を変更することでＰＷＭ’の周波数変更が行われている。ここで、ＰＷＭ’は、実使用上、一般的にロウパスフィルタによって復調されるため、任意のタイミングで発振周波数を切り替えることができ、例えば、図１３のように、ＰＷＭサイクルＴ３の期間内の任意のタイミングＴＳ１’で切り替えることが可能である。具体的には、前述した特許文献１や特許文献２のように、三角波生成回路の容量値または充放電電流値の変更が行われる。
【００１７】
ＰＷＭ信号（ＰＷＭ’）は、図１３に示すように、ロウパスフィルタを介することで、所定の平均電圧Ｖｃ’を中心として所定のリプル成分を備えた出力電圧信号Ｖｏ’に復調される。ここで、ＰＷＭサイクルＴ３とその後のＰＷＭサイクルＴ４を比べると、ＰＷＭ’のオン期間Ｔｗ２は同一であるが、周期は、Ｔ４における周期Ｔｃｋ３に比べてＴ３における周期Ｔｃｋ２の方が短くなる。その結果、ＰＷＭのオンデューティによって定められる平均電圧Ｖｃ’は、Ｔ４の場合（Ｔｗ２／Ｔｃｋ３）に比べてＴ３の場合（Ｔｗ２／Ｔｃｋ２）の方がΔＶｃ’だけ高くなる。ただし、ロウパスフィルタの効果によって、Ｔ４以降のＰＷＭサイクルでは、一定の平均電圧Ｖｃ’に収束する（あるいは一定の平均電圧Ｖｃ’に保たれる）ような動作となる。
【００１８】
しかしながら、このように、オンデューティが変動するＰＷＭサイクルＴ３が存在すると、平均電圧Ｖｃ’がＰＷＭサイクルＴ２からＴ３への遷移に伴い一旦変動したのち、次のＰＷＭサイクルＴ４で再度元に戻るような動作となるため、このＶｃ’の変動に伴い出力電圧信号Ｖｏ’に余分なノイズが生じ得る。特に、ＰＷＭ信号の発振周波数の可変範囲が大きい場合（すなわちＴ２における周期Ｔｃｋ１とＴ４における周期Ｔｃｋ３の差が大きい場合）には、このＶｃ’の変動幅（ΔＶｃ’）が大きくなり、また、発振周波数の切り替え頻度が高い場合には、当該ノイズの発生頻度も高くなるため、当該ノイズが無視できないものとなる。そこで、後述する本実施の形態の方式を用いることが有益となる。
【００１９】
《ＰＷＭ信号生成回路の動作原理》
図１（ａ）、図１（ｂ）および図１（ｃ）は、本発明の実施の形態１によるＰＷＭ信号生成回路において、その概略的な動作原理の一例を示す説明図である。図１（ａ）では、下限電圧Ｖｌおよび上限電圧Ｖｈの間で遷移する三角波（Ｖｒｍｐ）が示されており、その立ち上がり又は立ち下がりの傾き（スロープ）は任意に変更可能となっている。ただし、当該スロープの変更は、立ち下がりから立ち上がりに切り替わるタイミング（下限電圧Ｖｌに達するタイミング）ＴＳ１ａ〜ＴＳ１ｄか、あるいは立ち上がりから立ち下がりに切り替わるタイミング（上限電圧Ｖｈに達するタイミング）ＴＳ２ａ〜ＴＳ２ｃで行われ、立ち上がり又は立ち下がりの期間内では行われない。
【００２０】
このような切り替えタイミングを用いると、例えば図１（ｂ）および図１（ｃ）に示すように、三角波に対する基準電圧の値が一定の範囲ではＰＷＭのオンデューティを一定に保つことが可能になる。図１（ｂ）の上図の例では、三角波（Ｖｒｍｐ＿１）と基準電圧Ｖｒｅｆ＿１が比較され、３３％のオンデューティを持つＰＷＭ信号（ＰＷＭ＿１）が生成されている。ここで、図１（ｂ）の下図に示すように、例えば当該三角波（Ｖｒｍｐ＿１）に比べて立ち上がりスロープを大きくした三角波（Ｖｒｍｐ＿２）を用いた場合、上図と同じ基準電圧Ｖｒｅｆ＿１との比較に基づき、ＰＭＷ信号（ＰＷＭ＿２）が生成される。ただし、当該ＰＷＭ＿２は、三角形の相似の関係から、立ち上がり期間では３３％のオン期間を持ち、立ち下がり期間でも３３％のオン期間を持つため、全体として上図と同じ３３％のオンデューティを持つことになる。
【００２１】
一方、図１（ｃ）の上図の例では、三角波（Ｖｒｍｐ＿１）と基準電圧Ｖｒｅｆ＿２が比較され、５０％のオンデューティを持つＰＷＭ信号（ＰＷＭ＿３）が生成されている。ここで、図１（ｃ）の下図に示すように、例えば当該三角波（Ｖｒｍｐ＿１）に比べて立ち上がりスロープを小さくした三角波（Ｖｒｍｐ＿３）を用いた場合、上図と同じ基準電圧Ｖｒｅｆ＿２との比較に基づき、ＰＭＷ信号（ＰＷＭ＿４）が生成される。ただし、当該ＰＷＭ＿４は、三角形の相似の関係から、立ち上がり期間では５０％のオン期間を持ち、立ち下がり期間でも５０％のオン期間を持つため、全体として上図と同じ５０％のオンデューティを持つことになる。このように、切り替えタイミングを図１（ａ）のように設定することで、立ち上がりスロープおよび／または立ち下がりスロープをどのように変更しても、基準電圧の値が一定の範囲ではＰＷＭのオンデューティを一定に保つことが可能になる。
【００２２】
《ＰＷＭ信号生成回路の構成》
図２は、本発明の実施の形態１によるＰＷＭ信号生成回路において、その構成の一例を示す回路ブロック図である。図２に示すＰＷＭ信号生成回路ＰＷＭＧ１は、三角波生成回路ＴＷＧ１と、バッファ回路ＢＦと、ＰＷＭ比較回路ＰＷＭＣＭＰを備えている。ＴＷＧ１は、容量Ｃｗ、可変電流源ＩＳＶｃ，ＩＳＶｄ、スイッチＳＷｃ，ＳＷｄ、比較回路ＣＭＰｈ，ＣＭＰｌ、および制御回路ＣＴＬ１を備える。Ｃｗは、出力ノード（Ｖｒｍｐ１）と接地電源電圧ＧＮＤの間に結合される。ＩＳＶｃおよびＳＷｃは、電源電圧ＶＤＤと出力ノード（Ｖｒｍｐ１）の間に直列に結合され、ＳＷｃがオンの際にＣｗに対して充電動作を行う。ＳＷｄおよびＩＳＶｄは、出力ノード（Ｖｒｍｐ１）とＧＮＤの間に直列に結合され、ＳＷｄがオンの際にＣｗに対して放電動作を行う。
【００２３】
比較回路ＣＭＰｈは、容量Ｃｗの出力電圧Ｖｒｍｐ１が上限電圧Ｖｈに達したことを検出し、比較回路ＣＭＰｌは、Ｖｒｍｐ１が下限電圧Ｖｌに達したことを検出する。制御回路ＣＴＬ１は、ＣＭＰｈ，ＣＭＰｌの検出結果に応じてスイッチＳＷｃ，ＳＷｄのオン・オフを制御すると共に、電流値設定信号（周波数設定信号）ＩＳＥＴを受けて、それに応じた電流値を可変電流源ＩＳＶｃ，ＩＳＶｄに対して設定する。Ｖｒｍｐ１は、例えばボルテージフォロワ回路等のバッファ回路ＢＦを経たのちＰＷＭ比較回路ＰＷＭＣＭＰにおける２入力の一方に入力される。ＰＷＭＣＭＰは、当該ＢＦの出力電圧（すなわちＶｒｍｐ１）と基準電圧Ｖｒｅｆとの大小を比較し、その比較結果に基づいてＰＷＭ信号（ＰＷＭ１）を出力する。なお、ＢＦは、省略することも可能である。
【００２４】
《ＰＷＭ信号生成回路の動作［１］》
図３は、図２のＰＷＭ信号生成回路において、その概略的な動作例を示す波形図である。ＰＷＭサイクルＴ１において、制御回路ＣＴＬ１は、可変電流源ＩＳＶｃの電流値をＩ１に設定した状態でスイッチＳＷｃをオンに、スイッチＳＷｄをオフに制御する。これにより、容量Ｃｗの出力電圧Ｖｒｍｐ１ａがＩ１に応じたスロープで上昇する。続いて、比較回路ＣＭＰｈによってＶｒｍｐ１ａが上限電圧Ｖｈに達したことが検出されると、ＣＴＬ１は、可変電流源ＩＳＶｄの電流値をＩ１に設定した状態でＳＷｃをオフに、ＳＷｄをオンに制御する。これにより、Ｖｒｍｐ１ａがＩ１に応じたスロープで下降する。その後、比較回路ＣＭＰｌによってＶｒｍｐ１ａが下限電圧Ｖｌに達したことが検出されると、ＣＴＬ１は、ＩＳＶｃをＩ１に設定した状態でＳＷｃをオンに、ＳＷｄをオフに制御し、Ｔ１の場合と同様にしてＰＷＭサイクルＴ２が実行される。
【００２５】
ここで、ＰＷＭサイクルＴ３以降においては、当該出力電圧Ｖｒｍｐ１ａからなる三角波の発振周波数が変更されるものとする。この場合、制御回路ＣＴＬ１は、その前サイクルとなるＰＷＭサイクルＴ２におけるＶｒｍｐ１ａの立ち下がりの期間の間に電流値設定信号（周波数設定信号）ＩＳＥＴに応じて可変電流源ＩＳＶｃの電流値を予めＩ２に変更しておく。そして、Ｔ２において、ＣＴＬ１は、比較回路ＣＭＰｌによってＶｒｍｐ１ａが下限電圧Ｖｌに達したことが検出されると、ＩＳＶｃをＩ２に設定した状態でスイッチＳＷｃをオンに、スイッチＳＷｄをオフに制御する。これにより、当該設定変更が実際上有効となり、Ｖｒｍｐ１ａがＩ２（ここではＩ２＜Ｉ１）に応じたスロープで上昇し、ＰＷＭサイクルＴ３に移行する。
【００２６】
続いて、このＰＷＭサイクルＴ３において、制御回路ＣＴＬ１は、電流値設定信号（周波数設定信号）ＩＳＥＴに応じて当該出力電圧Ｖｒｍｐ１ａの立ち上がりの期間の間に可変電流源ＩＳＶｄの電流値を予めＩ２に変更しておく。そして、比較回路ＣＭＰｈによってＶｒｍｐ１ａが上限電圧Ｖｈに達したことが検出されると、ＣＴＬ１は、ＩＳＶｄの電流値をＩ２に設定した状態でＳＷｃをオフに、ＳＷｄをオンに制御する。これにより、当該設定変更が実際上有効となり、Ｖｒｍｐ１ａがＩ２に応じたスロープで下降する。その後、比較回路ＣＭＰｌによってＶｒｍｐ１ａが下限電圧Ｖｌに達したことが検出されると、ＣＴＬ１は、ＩＳＶｃ，ＩＳＶｄの電流値を共にＩ２に保った状態でＳＷｃ，ＳＷｄのオン・オフを相補的に制御し、Ｔ３の場合と同様にしてＰＷＭサイクルＴ４を実行する。
【００２７】
当該ＰＷＭサイクルＴ１〜Ｔ４において、ＰＷＭ比較回路ＰＷＭＣＭＰは、三角波生成回路ＴＷＧ１からの三角波（Ｖｒｍｐ１ａ）を一定の基準電圧Ｖｒｅｆと比較することでＰＷＭ信号（ＰＷＭ１ａ）を出力する。この際に、Ｔ３における三角波（Ｖｒｍｐ１ａ）の立ち下がりから立ち上がりの切り替えタイミングＴＳ１１とそれに続く立ち上がりから立ち下がりの切り替えタイミングＴＳ２１を始点としてスロープの変更が行われているため、当該ＰＷＭ１ａでは、図１（ａ）〜図１（ｃ）で述べたようにオンデューティの値は一定に保たれる。すなわち、図３において、Ｔ１，Ｔ２における周期はＴｃｋ１、オン期間はＴｗ１であり、Ｔ３，Ｔ４における周期はＴｃｋ３、オン期間はＴｗ２であり、（Ｔｗ１／Ｔｃｋ１）＝（Ｔｗ２／Ｔｃｋ３）となる。その結果、ＰＷＭ１ａをロウパスフィルタによって復調した場合、Ｔ１〜Ｔ４に渡ってその平均電圧Ｖｃ１１は一定に保たれ、当該Ｖｃ１１を中心として所定のリプル成分を持つ出力電圧信号Ｖｏ１１が得られることになる。
【００２８】
《ＰＷＭ信号生成回路の動作［２］》
図４は、図３を変形した概略的な動作例を示す波形図である。図４においては、図３の場合と異なり、ＰＷＭサイクルＴ３における三角波（Ｖｒｍｐ１ｂ）の立ち上がりから立ち下がりの切り替えタイミングＴＳ２２と、それに続くＰＷＭサイクルＴ４における立ち下がりから立ち上がりの切り替えタイミングＴＳ１２を始点としてスロープの変更が行われている。これに応じて、可変電流源ＩＳＶｄの電流値Ｉ１からＩ２への変更は、Ｔ３における三角波（Ｖｒｍｐ１ｂ）の立ち上がり期間の間に行われ、可変電流源ＩＳＶｃのＩ１からＩ２への変更は、Ｔ３における三角波（Ｖｒｍｐ１ｂ）の立ち下がり期間の間に行われる。
【００２９】
この場合においても、当該三角波（Ｖｒｍｐ１ｂ）を用いて生成したＰＷＭ信号（ＰＷＭ１ｂ）のオンデューティの値は、図１（ａ）〜図１（ｃ）で述べたように一定に保たれる。すなわち、図４において、Ｔ１，Ｔ２における周期はＴｃｋ１、オン期間はＴｗ１であり、Ｔ３における周期はＴｃｋ４、オン期間はＴｗ３であり、Ｔ４における周期はＴｃｋ３（＞Ｔｃｋ４）、オン期間はＴｗ２（＞Ｔｗ３）であり、（Ｔｗ１／Ｔｃｋ１）＝（Ｔｗ３／Ｔｃｋ４）＝（Ｔｗ２／Ｔｃｋ３）となる。その結果、ＰＷＭ１ｂをロウパスフィルタによって復調した場合、ＰＷＭサイクルＴ１〜Ｔ４に渡ってその平均電圧Ｖｃ１２は一定に保たれ、当該Ｖｃ１２を中心として所定のリプル成分を持つ出力電圧信号Ｖｏ１２が得られることになる。
【００３０】
《可変電流源の詳細》
図５は、図２のＰＷＭ信号生成回路において、その可変電流源の詳細な構成例を示す回路図である。可変電流源ＩＳＶｃ，ＩＳＶｄは、特に限定はされないが、例えば、図５に示すようなカレントミラー回路と、基準電流源ＩＲＥＦＧを用いて実現することが可能である。図５の例では、ＩＲＥＦＧからの基準電流がＮＭＯＳトランジスタＭＮ１のソース・ドレイン間に入力され、ＭＮ１に流れる電流は、ＭＮ１との間でカレントミラー回路を構成するＮＭＯＳトランジスタＭＮ２，ＭＮ３にそれぞれ転写される。また、ＭＮ２のソース・ドレイン間電流は、ＭＮ２に直列接続されたＰＭＯＳトランジスタＭＰ１によって折り返される。そして、ＭＰ１に流れる電流は、ＭＰ１との間でカレントミラー回路を構成するＰＭＯＳトランジスタＭＰ２に転写される。
【００３１】
これにより、ＰＭＯＳトランジスタＭＰ２が可変電流源ＩＳＶｃとして機能し、ＮＭＯＳトランジスタＭＮ３が可変電流源ＩＳＶｄとして機能する。ここで、図３および図４に示したように、三角波の立ち上がりおよび立ち下がりスロープを変更する際には、例えば、ＭＰ２，ＭＮ３のトランジスタサイズを動的に可変設定可能なように構成すればよい。この場合、ＭＮ３が活性状態（電流を流している状態）の間に非活性状態（電流を流していない状態）のＭＰ２のトランジスタサイズを変更でき、また、ＭＰ２が活性状態の間に非活性状態のＭＮ３のトランジスタサイズを変更できる。
【００３２】
《本実施の形態１の主要な効果等》
以上のように、本実施の形態１によるＰＷＭ信号生成回路を用いることで、ＰＷＭ信号の発振周波数を変更しても、当該ＰＷＭ信号に伴う平均電圧（Ｖｃ１１，Ｖｃ１２）は一定に保たれるため、図１３で述べたような出力電圧信号（Ｖｏ１１，Ｖｏ１２）に生じる余分なノイズを低減できる。その結果、ＰＷＭ信号生成回路を備えた各種装置において、ＰＷＭ信号の発振周波数を状況に応じて広い可変範囲で、頻繁に切り替えることが可能となり、当該各種装置の低消費電力化ならびに高性能化（高精度化や高分解能化等）が図れる。
【００３３】
なお、図３および図４では、三角波の立ち上がりスロープと立ち下がりスロープの両方を変更したが、原理的には、いずれか一方のみを変更するように構成することも可能である。これにより、回路面積を低減できる場合がある。ただし、この場合、三角波の形状バランスが大きく変わり得るため、このバランスを保つ観点からは両方を変更するように構成する方が望ましい。また、図５では、可変電流源ＩＳＶｃ，ＩＳＶｄの電流を１個の基準電流源ＩＲＥＦＧを用いて生成したが、場合によっては、２個の基準電流源を用いてＩＳＶｃ，ＩＳＶｄの電流を別個独立に設定できるように構成することも可能である。
【００３４】
さらに、図５では、トランジスタサイズ（ＭＰ２，ＭＮ３）によって可変電流源ＩＳＶｃ，ＩＳＶｄを実現したが、その代わりに基準電流源ＩＲＥＦＧからの電流値の変更によってＩＳＶｃ，ＩＳＶｄを実現することも可能である。これにより、回路面積を低減できる場合がある。また、例えば図２において、可変電流源ＩＳＶｃ，ＩＳＶｄの代わりに容量Ｃｗを可変容量とすることで三角波の発振周波数を変更することも可能である。ただし、これらの場合、図３〜図５で述べたように、例えば、実際にＭＰ２を活性化させる前段階でＭＰ２に対して変更後の電流値を予め設定しておくような動作が困難となり得る。
【００３５】
すなわち、前者の方式の場合、例えば図３の切り替えタイミングＴＳ１１の時点から基準電流源ＩＲＥＦＧの電流値を変更し、即座に可変電流源ＩＳＶｃに反映させることで当該設定変更を有効化するような動作となる。同様に、後者の方式の場合、例えば図３の切り替えタイミングＴＳ１１の時点から容量値の設定変更と有効化を同時に開始するような動作となる。これらの動作の場合、切り替えタイミングの時点から所望の設定変更が実際に有効となるまでに若干遅延が生じる場合があり、この遅延は、ＰＷＭ信号におけるオンデューティの設定誤差に繋がる恐れがある。したがって、このような遅延が問題となるような場合には、図３〜図５で述べたような動作方式ならびに回路方式を用いることが望ましい。
【００３６】
《半導体装置の全体構成および動作》
図６は、本発明の実施の形態１による半導体装置において、その概略構成例を示すブロック図である。図６に示す半導体装置は、例えば降圧型のＤＣ−ＤＣコンバータＤＣＤＣ等の電源レギュレータ装置である。ＤＣＤＣは、スイッチ（ここではＮＭＯＳトランジスタ）Ｑｈ１，Ｑｌ１と、コイルＬ１および容量Ｃ１と、ドライバ回路ブロックＤＲＶＢＫ１と、ＰＷＭ信号生成回路ＰＷＭＧ１と、エラーアンプ回路ＥＡを備える。ハイサイド側スイッチＱｈ１は、ソースがスイッチノードＮｓｗ１に、ドレインが電源電圧ＶＣＣに結合され、ロウサイド側スイッチＱｌ１は、ソースが接地電源電圧ＧＮＤに、ドレインがＮｓｗ１に結合される。Ｑｈ１，Ｑｌ１のソース・ドレイン間にはソース側をアノードとするボディーダイオードＤｈ，Ｄｌがそれぞれ結合される。なお、Ｑｌ１は、ダイオードのみで実現される場合もある。
【００３７】
コイルＬ１の一端はスイッチノードＮｓｗ１に結合され、容量Ｃ１の一端は接地電源電圧ＧＮＤに結合され、Ｌ１とＣ１の他端は、共通に結合されると共に、外部の負荷回路ＬＤに対する出力電源電圧Ｖｏｕｔの供給ノードとなる。エラーアンプ回路ＥＡは、Ｖｏｕｔと予め定めた所定の設定電圧Ｖｓｅｔとの誤差を増幅し、その増幅結果を基準電圧Ｖｒｅｆとして出力する。ＰＷＭ信号生成回路ＰＷＭＧ１には、図１〜図５で述べたようなＰＷＭ信号生成回路が適用され、当該ＰＷＭＧ１は、前述したように、電流値設定信号ＩＳＥＴに基づく周波数を持つ三角波と当該Ｖｒｅｆとを比較し、その比較結果に応じたＰＷＭ信号（ＰＷＭ１）を出力する。ドライバ回路ブロックＤＲＶＢＫ１は、例えば、当該ＰＷＭ１のオン期間でスイッチＱｈ１をオン、スイッチＱｌ１をオフに駆動し、当該ＰＷＭ１のオフ期間でＱｌ１をオン、Ｑｈ１をオフに駆動する。
【００３８】
スイッチＱｈ１／Ｑｌ１がオン／オフの際には、コイルＬ１に電力が蓄積され、その後、Ｑｈ１／Ｑｌ１がオフ／オンとなると、Ｌ１を起電力として所謂還流動作が行われる。このようなスイッチング動作を繰り返すことで、電源電圧ＶＣＣがそれよりも低い出力電源電圧Ｖｏｕｔに変換される。例えばＶｏｕｔが設定電圧Ｖｓｅｔよりも高い場合には、基準電圧Ｖｒｅｆが上昇する結果、ＰＷＭ信号（ＰＷＭ１）のオンデューティが小さくなり、Ｖｏｕｔを下げる方向の制御が行われる。ここで、コイルＬ１および容量Ｃ１は、図１等で述べたロウパスフィルタに対応し、例えば図３におけるＰＷＭ１ａ復調信号は、図６におけるＶｏｕｔに対応する。
【００３９】
このような電源レギュレータ装置では、ＰＷＭ信号の発振周波数（スイッチング周波数）を高くすれば、出力電源電圧Ｖｏｕｔにおけるリップル成分が低減できると共に、負荷回路ＬＤに対して十分な電流を供給することができ、例えばＬＤの電流変動等に対する応答性を向上させることが可能になる。その一方で、スイッチング動作に伴う所謂スイッチング損失が増大し、消費電力の増大が生じ得る。逆に、スイッチング周波数を低くすれば、消費電力が低減できる代わりに、リップル成分の増大や、ＬＤに対する応答性の低下等が生じ得る。そこで、例えば、負荷回路ＬＤの動作状態に応じてスイッチング周波数を適宜切り替えることが望ましい。前述した本実施の形態１のＰＷＭ信号生成回路を用いると、このようなスイッチング周波数の切り替えに際して、Ｖｏｕｔのノイズ成分（電源ノイズ）を抑制することができ、有益な効果が得られる。
【００４０】
図７は、本発明の実施の形態１による半導体装置において、その他の概略構成例を示すブロック図である。図７に示す半導体装置は、例えばＤ級アンプ装置ＤＡＭＰである。ＤＡＭＰは、ハイサイド側スイッチ（ここではＰＭＯＳトランジスタ）Ｑｈ２と、ロウサイド側スイッチ（ここではＮＭＯＳトランジスタ）Ｑｌ２と、ロウパスフィルタＬＰＦと、ドライバ回路ブロックＤＲＶＢＫ２と、ＰＷＭ信号生成回路ＰＷＭＧ１を備える。Ｑｈ２は、ソースが電源電圧ＶＣＣに、ドレインがスイッチノードＮｓｗ２に結合され、Ｑｌ２は、ソースが電源電圧（例えば負の電源電圧）ＶＥＥに、ドレインがＮｓｗ２に結合される。
【００４１】
ロウパスフィルタＬＰＦは、例えば図６に示したようなＬＣ型の構成を備え、入力がスイッチノードＮｓｗ２に結合され、出力が外部の負荷回路ＬＤに結合される。ＰＷＭ信号生成回路ＰＷＭＧ１には、図１〜図５で述べたようなＰＷＭ信号生成回路が適用され、当該ＰＷＭＧ１は、前述したように、電流値設定信号ＩＳＥＴに基づく周波数を持つ三角波と基準電圧Ｖｒｅｆとを比較し、その比較結果に応じたＰＷＭ信号（／ＰＷＭ１）を出力する。ここで、Ｖｒｅｆは、例えば外部の交流信号源ＶＡＣによって入力され、ＰＷＭ信号（／ＰＷＭ１）は、例えば、図２においてＰＷＭ比較回路ＰＷＭＣＭＰの入力極性を入れ替えることで生成した信号である。その結果、ＰＷＭ信号（／ＰＷＭ１）は、ＶＡＣからの交流信号Ｖａｃｉの電圧レベルが高くなるほど大きいオンデューティを持つ信号となる。
【００４２】
ドライバ回路ブロックＤＲＶＢＫ２は、例えば、ＰＷＭ信号（／ＰＷＭ１）のオン期間でスイッチＱｈ１をオン、スイッチＱｌ１をオフに駆動し、ＰＷＭ信号（／ＰＷＭ１）のオフ期間でＱｌ１をオン、Ｑｈ１をオフに駆動する。その結果、スイッチノードＮｓｗ２には、ＰＷＭ信号（／ＰＷＭ１）の‘Ｈ’レベル／‘Ｌ’レベル振幅を電源電圧ＶＣＣレベル／ＶＥＥレベルに増幅したような信号が生成される。ロウパスフィルタＬＰＦは、このようなＮｓｗ２の信号を平均化し、その結果、負荷回路ＬＤに向けて、交流信号源ＶＡＣからの交流信号Ｖａｃｉを増幅したような交流信号Ｖａｃｏを出力する。ここで、例えば図３におけるＰＷＭ１ａ復調信号は、図７におけるＶａｃｏに対応する。
【００４３】
このようなＤ級アンプ装置では、ＰＷＭ信号の発振周波数（スイッチング周波数）を高くすれば、交流信号Ｖａｃｏにおけるリップル成分が低減できると共に、その出力波形品質（ＶａｃｉとＶａｃｏの間の線形増幅性等）を向上させることが可能になる。その一方で、スイッチング動作に伴う所謂スイッチング損失が増大し、消費電力の増大が生じ得る。逆に、スイッチング周波数を低くすれば、消費電力が低減できる代わりに、リップル成分の増大や、出力波形品質の低下等が生じ得る。そこで、例えば、負荷回路ＬＤの動作状態（例えばどの程度の波形品質が要求される動作モードか）に応じてスイッチング周波数を適宜切り替えることが望ましい。前述した本実施の形態１のＰＷＭ信号生成回路を用いると、このようなスイッチング周波数の切り替えに際して、Ｖａｃｏのノイズ成分を抑制することができ、有益な効果が得られる。例えば、当該Ｄ級アンプ装置をオーディオアンプとして適用した場合には、所謂ポップ音の低減等が可能となる。
【００４４】
以上、本実施の形態１のＰＷＭ信号生成回路および半導体装置を用いることで、代表的には、ＰＷＭ信号の発振周波数が変更可能になると共に、これに伴うノイズを低減可能になる。
【００４５】
（実施の形態２）
《ＰＷＭ信号生成回路の構成および動作（変形例）》
前述した実施の形態１では、三角波を用いてＰＷＭ信号を生成したが、本実施の形態２では、三角波の一形態となる所謂鋸波を用いてＰＷＭ信号を生成する。図８は、本発明の実施の形態２によるＰＷＭ信号生成回路において、その構成の一例を示す回路ブロック図である。図８に示すＰＷＭ信号生成回路ＰＷＭＧ２は、前述した図２のＰＷＭ信号生成回路ＰＷＭＧ１と比較して、図２の三角波生成回路ＴＷＧ１が図８の三角波生成回路ＴＷＧ２に変更されたものとなっている。図８のＴＷＧ２は、図２のＴＷＧ１と比較して、放電側の可変電流源ＩＳＶｄと、下限電圧Ｖｌ側の比較回路ＣＭＰｌが削除され、これに応じて制御回路ＣＴＬ２の動作が若干変更されたものとなっている。これ以外の構成に関しては図２の場合と同様であるため詳細な説明は省略する。
【００４６】
図９は、図８のＰＷＭ信号生成回路において、その概略的な動作例を示す波形図である。図９に示すように、図８の制御回路ＣＴＬ２は、各ＰＷＭサイクルＴ１〜Ｔ４において、スイッチＳＷｃをオン、スイッチＳＷｄをオフに制御した状態で可変電流源ＩＳＶｃを用いて容量Ｃｗに充電を行わせる。ただし、その後に、比較回路ＣＭＰｈによって当該ＣＷによる出力電圧Ｖｒｍｐ２が上限電圧Ｖｈに達したことが検出されると、当該ＣＴＬ２は、図３の場合と異なり、所定の短い期間でＳＷｃをオフに、ＳＷｄをオンに制御し、Ｃｗに対して急速に放電動作を行わせる。その結果、図９に示すような三角波（鋸派）（Ｖｒｍｐ２）が生成される。
【００４７】
また、図９では、図３の場合と同様に、ＰＷＭサイクルＴ３において三角波（鋸派）（Ｖｒｍｐ２）の発振周波数の変更が行われている。この場合、制御回路ＣＴＬ２は、図３の場合と同様に、その前のＰＷＭサイクルＴ２において容量Ｃｗの放電動作（スイッチＳＷｃがオフ、スイッチＳＷｄがオン）が行われている期間で可変電流源ＩＳＶｃの電流値をＩ１からＩ２（ここではＩ２＜Ｉ１）に変更する。そして、ＣＴＬ２は、この電流値の変更が行われた状態で、放電動作後の切り替えタイミングＴＳ１３においてＳＷｃをオン、ＳＷｄをオフに制御する。
【００４８】
このような構成および動作を用いた場合でも、実施の形態１で述べた原理により、ＰＷＭ信号（ＰＷＭ２）のおけるオンデューティは、発振周波数の変更に関わらず一定に保つことが可能になる。その結果、実施の形態１の場合と同様の効果が得られる。さらに、実施の形態１の場合と比較して、可変電流源や比較回路の削減が可能となるため、回路面積の低減が可能となる。
【００４９】
（実施の形態３）
《ＰＷＭ信号生成回路の動作（応用例[１]）》
図１０は、本発明の実施の形態３によるＰＷＭ信号生成回路において、その概略的な動作例を示す波形図である。ここでは、例えば、図２のような回路構成を用いて図１０のような動作を行う。図１０では、ＰＷＭ信号（ＰＷＭ１ｃ）の発振周波数が、図３等に示したように１回のＰＷＭサイクルで急激に変更されずに、複数回のＰＷＭサイクルＴ１〜Ｔ３を経て段階的に変更されている。
【００５０】
具体的には、まず、可変電流源ＩＳＶｃに対して電流値｜Ｉ１１｜を設定した状態で容量Ｃｗに充電が行われ、次に、可変電流源ＩＳＶｄに対して｜Ｉ１１｜よりも小さい電流値｜Ｉ１２｜を設定した状態でＣｗから放電が行われ、続いて、ＩＳＶｃに対して｜Ｉ１２｜よりも小さい電流値｜Ｉ１３｜を設定した状態でＣｗに充電が行われる。以降、電流値｜Ｉ１４｜，｜Ｉ１５｜，｜Ｉ１６｜においても同様に、ＩＳＶｃ，ＩＳＶｄに対して段階的に大きさが異なる電流値を交互に設定する動作が繰り返されることで、三角波（Ｖｒｍｐ１ｃ）の発振周波数が目的の発振周波数に向けて段階的に変更される。この例では、ＰＷＭサイクルＴ１→Ｔ２→Ｔ３の遷移に伴って、発振周波数ｆ１→ｆ２（＜ｆ１）→ｆ３（＜ｆ２）と段階的に変更されている。
【００５１】
このような動作においても、これまでの各実施の形態の場合と同様に、ＰＷＭ信号（ＰＷＭ１ｃ）におけるオンデューティは、発振周波数の変更に関わらず一定に保つことが可能になる。その結果、実施の形態１の場合と同様の効果が得られる。さらに、ここでは、発振周波数を段階的に変更しているため、１回で変更する場合と比べてＰＷＭ信号（ＰＷＭ１ｃ）を復調することで得られる出力電圧信号Ｖｏ１３のノイズ成分を低減することが可能になる。
【００５２】
すなわち、出力電圧信号Ｖｏ１３は、各ＰＷＭサイクルＴ１〜Ｔ３において、一定の平均電圧Ｖｃ１３を中心として所定のリップル成分を持ち、当該リップル成分は、発振周波数が低下するほど大きくなる。ここで、発振周波数を段階的に変更した場合、Ｔ１とＴ２との間のリップル成分の変動量はΔＶ１であり、Ｔ２とＴ３の間のリップル成分の変動量はΔＶ２となるが、仮に１回でＴ１からＴ３に変更した場合、リップル成分の変動量は（ΔＶ１＋ΔＶ２）となり得る。ノイズ成分は、リップル成分自体に加えて、その変動量によっても生成されるため、図１０のような動作によって当該変動量を低減することが有益となる。
【００５３】
なお、ここでは、三角波（Ｖｒｍｐ１ｃ）の立ち上がりから立ち下り、および立ち下りから立ち上がりの遷移毎にスロープの変更を行ったが、例えば、各ＰＷＭサイクル毎にスロープの変更を行うことも可能である。また、各ＰＭＷサイクル毎ではなく、例えば、複数のＰＷＭサイクル毎にスロープの変更を行うことも可能である。
【００５４】
（実施の形態４）
《ＰＷＭ信号生成回路の動作（応用例[２]）》
図１１は、本発明の実施の形態４によるＰＷＭ信号生成回路において、その概略的な動作例を示す波形図である。ここでは、例えば、図２のような回路構成を用いて図１１のような動作を行う。図１１の動作は、前述した図３の動作とほぼ同様であるが、ここでは、当該ＰＷＭ信号生成回路に入力される基準電圧Ｖｒｅｆの変動が大きい期間ＴＴ１と、変動が小さい期間ＴＴ２とでＰＷＭ信号（ＰＷＭ１ｄ）の発振周波数が切り替えられている。例えば、図６に示したような電源レギュレータを例とすると、期間ＴＴ１は、出力電源電圧Ｖｏｕｔの生成動作を開始する際（電源立ち上げ期間）や終了する際（電源立ち下げ期間）、あるいはＶｏｕｔの値（すなわち設定値（Ｖｓｅｔ））を変更する際（電圧変更期間）といった、Ｖｒｅｆの変動量が大きい期間に該当する。一方、期間ＴＴ２は、Ｖｏｕｔが所定の目標値に到達した以降といった、Ｖｒｅｆの変動量が小さい期間に該当する。
【００５５】
期間ＴＴ１では、可変電流源ＩＳＶｃ，ＩＳＶｄの電流値が共に｜Ｉ２１｜に設定され、この状態で三角波（Ｖｒｍｐ１ｄ）の生成が行われる。その後、期間ＴＴ２に入ると、ＩＳＶｃ，ＩＳＶｄの電流値が共に｜Ｉ２１｜よりも小さい｜Ｉ２２｜に設定され、この状態で三角波（Ｖｒｍｐ１ｄ）の生成が行われる。その結果、期間ＴＴ１では、発振周波数ｆ１１でＰＷＭ信号（ＰＷＭ１ｄ）の生成が行われ、期間ＴＴ２では、ｆ１１よりも低い発振周波数ｆ１２でＰＷＭ信号（ＰＷＭ１ｄ）の生成が行われる。
【００５６】
期間ＴＴ１では、例えば、その期間の長さを短縮することが求められるため、発振周波数ｆ１１を高く設定する。これにより、ＰＷＭ信号（ＰＷＭ１ｄ）による制御の分解能や応答性を高めることができ、その結果、目標とする安定状態に早期に収束させることが可能になる。一方、期間ＴＴ２では、特に消費電力の低減が求められるため、発振周波数ｆ１２を低く設定する。これにより、所謂スイッチング損失の低減が可能となる。なお、このような動作においても、これまでの各実施の形態の場合と同様に、ＰＷＭ信号（ＰＷＭ１ｄ）におけるオンデューティは、発振周波数の変更に関わらず一定に保つことが可能になる。その結果、実施の形態１の場合と同様の効果が得られる。
【００５７】
（実施の形態５）
《三角波生成回路の構成（変形例）》
図１２は、本発明の実施の形態５によるＰＷＭ信号生成回路において、その三角波生成回路の構成例を示す回路図である。図２に示した三角波生成回路ＴＷＧ１は、必ずしも当該回路方式に限定されるものではなく、例えば図１２に示すように、様々な回路方式を用いて実現することが可能である。図１２に示す三角波生成回路ＴＷＧ３は、比較回路ＣＭＰ１および抵抗Ｒ１〜Ｒ３からなるシュミット回路と、抵抗Ｒ４および容量Ｃ２からなる積分回路とを組み合わせることで三角波を生成する回路方式となっている。
【００５８】
図１２において、例えば、比較回路ＣＭＰ１の出力が電源電圧ＶＤＤのレベルの場合、抵抗Ｒ４により電流値が制限された状態で容量Ｃ２の充電動作が行われる。当該充電動作は、容量Ｃ２の出力電圧Ｖｒｍｐ３が、抵抗Ｒ１および抵抗Ｒ３からなる並列抵抗と、当該並列抵抗に直列接続された抵抗Ｒ２との抵抗分圧で定められる上限値に達するまで行われる。そして、上限値に達した場合、ＣＭＰ１の出力が接地電源電圧ＧＮＤのレベルとなり、Ｒ４により電流値が制限された状態でＣ２の放電動作が行われる。当該放電動作は、Ｖｒｍｐ３が、Ｒ１と、Ｒ２およびＲ３からなる並列抵抗との抵抗分圧で定められる下限値（＜上限値）に達するまで行われる。下限値に達した場合、ＣＭＰ１の出力がＶＤＤレベルとなり、以降同様の動作が繰り返される。なお、この場合、放電電流や充電電流の電流値がＶｒｍｐ３の電圧値に応じて変わるため、図示は省略するが、例えばシュミット回路と所謂オペアンプによる積分回路を組み合わせた回路を用いてもよい。
【００５９】
このような三角波生成回路を用いた場合、抵抗Ｒ４と容量Ｃ２のいずれか一方あるいは両方を可変素子とすることで、三角波（Ｖｒｍｐ３）の発振周波数を変更することが可能となる。そこで、制御回路ＣＴＬ３は、当該可変素子の設定値を電流値設定信号（周波数設定信号）ＩＳＥＴに応じて切り替える。なお、この場合、例えば前述した図３の切り替えタイミングＴＳ１１の時点から当該可変素子の設定値変更と有効化を同時に開始するような動作となる。したがって、この切り替えタイミングの時点からそれが実際に有効となるまでの遅延時間が問題となるような場合には、図３〜図５で述べたような動作方式ならびに回路方式を用いることが望ましい。
【００６０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００６１】
例えば、ここでは、ＰＷＭ信号生成回路を備えた半導体装置の一例として、電源レギュレータ装置やＤ級アンプ装置を示したが、勿論、当該装置に限定されるものではなく、モータ駆動装置をはじめ、様々な装置に対して適用可能である。また、電源レギュレータ装置も、図６のような降圧型のＤＣ−ＤＣコンバータに限らず、昇圧型のＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ、ＤＣ−ＡＣコンバータ（所謂インバータ）等であってもよい。同様に、Ｄ級アンプ装置も、図７のようなハーフブリッジ構成に限らず、フルブリッジ（Ｈブリッジ）構成等であってもよい。
【００６２】
また、実施の形態３および４では、実施の形態１の三角波を用いた例で説明を行ったが、勿論、実施の形態２の三角波（所謂鋸波）を用いることも可能である。さらに、実施の形態３と４を組み合わせて用いることも勿論可能である。すなわち、実施の形態４のように電源の起動状態に応じて発振周波数を変更するにあたり、実施の形態３のように段階的に発振周波数の変更を行うことも有益である。
【符号の説明】
【００６３】
ＢＦ  バッファ回路
Ｃ  容量
ＣＭＰ  比較回路
ＣＴＬ  制御回路
Ｄ  ダイオード
ＤＡＭＰ  Ｄ級アンプ装置
ＤＣＤＣ  ＤＣ−ＤＣコンバータ
ＤＲＶＢＫ  ドライバ回路ブロック
ＥＡ  エラーアンプ回路
ＧＮＤ  接地電源電圧
ＩＲＥＦＧ  基準電流源
ＩＳＥＴ  電流値設定信号（周波数設定信号）
ＩＳＶ  可変電流源
Ｌ  コイル
ＬＤ  負荷回路
ＬＰＦ  ロウパスフィルタ
ＭＮ  ＮＭＯＳトランジスタ
ＭＰ  ＰＭＯＳトランジスタ
ＰＷＭ，ＰＷＭ’  ＰＷＭ信号
ＰＷＭＣＭＰ  ＰＷＭ比較回路
ＰＷＭＧ  ＰＷＭ信号生成回路
Ｑ  スイッチ
Ｒ  抵抗
ＳＷ  スイッチ
ＴＳ  切り替えタイミング
ＴＴ  期間
ＴＷＧ  三角波生成回路
ＶＡＣ  交流信号源
ＶＣＣ，ＶＤＤ，ＶＥＥ  電源電圧
Ｖａｃｉ，Ｖａｃｏ  交流信号
Ｖｃ，Ｖｃ’  平均電圧
Ｖｈ  上限電圧
Ｖｌ  下限電圧
Ｖｏ，Ｖｏ’  出力電圧信号
Ｖｏｕｔ  出力電源電圧
Ｖｒｅｆ  基準電圧
Ｖｒｍｐ  出力電圧
Ｖｓｅｔ  設定電圧
【図１】
2013247574.tif 000003
【図２】
2013247574.tif 000004
【図３】
2013247574.tif 000005
【図４】
2013247574.tif 000006
【図５】
2013247574.tif 000007
【図６】
2013247574.tif 000008
【図７】
2013247574.tif 000009
【図８】
2013247574.tif 000010
【図９】
2013247574.tif 000011
【図１０】
2013247574.tif 000012
【図１１】
2013247574.tif 000013
【図１２】
2013247574.tif 000014
【図１３】
2013247574.tif 000015