(57)【要約】【課題】スペクトルのピークを抑制する。【解決手段】発振回路２は、基準クロック信号ＣＫＲＥＦを受け、出力クロック信号ＣＫＯＵＴを生成する。プログラマブル分周器１８は、その分周比が少なくとも２値で切りかえ可能に構成され、出力クロック信号ＣＫＯＵＴを設定された分周比で分周し、分周クロック信号ＣＫＤＩＶを生成する。位相比較器１０は、基準クロック信号ＣＫＲＥＦと分周クロック信号ＣＫＤＩＶの位相差に応じた位相差信号Ｓ１を生成する。ループフィルタ１２は、位相差信号Ｓ１を平滑化する。ＶＣＯ（電圧制御発振器）１４は、ループフィルタ１２から出力される位相差信号Ｓ２に応じた周波数で発振し、出力クロック信号ＣＫＯＵＴを生成する。制御部２０は、プログラマブル分周器１８の分周比を、時分割的に切りかえることにより出力クロック信号ＣＫＯＵＴのスペクトルを拡散させる。【選択図】図２
2013042244.tif 000002
【特許請求の範囲】
【請求項１】
基準クロック信号を受け、出力クロック信号を生成する発振回路であって、
分周比が少なくとも２値で切りかえ可能に構成され、前記出力クロック信号を設定された分周比で分周し、分周クロック信号を生成するプログラマブル分周器と、
前記基準クロック信号と前記分周クロック信号の位相差に応じた位相差信号を生成する位相比較器と、
前記位相差信号を平滑化するループフィルタと、
前記ループフィルタから出力される前記位相差信号に応じた周波数で発振し、前記出力クロック信号を生成するＶＣＯ（電圧制御発振器）と、
前記プログラマブル分周器の分周比を、時分割的に切りかえることにより前記出力クロック信号のスペクトルを拡散させる制御部と、
を備えることを特徴とする発振回路。
【請求項２】
前記制御部は、前記発振回路がロックしないように、前記プログラマブル分周器の分周比を切りかえることを特徴とする請求項１に記載の発振回路。
【請求項３】
前記制御部が前記プログラマブル分周器の分周比を切りかえる周期は、前記発振回路のロック時間より短いことを特徴とする請求項１または２に記載の発振回路。
【請求項４】
前記制御部が前記プログラマブル分周器の分周比を切りかえる周期は、前記ループフィルタの時定数より短いことを特徴とする請求項１または２に記載の発振回路。
【請求項５】
前記制御部は、前記ＶＣＯの入力電圧が線形的に変化するように、前記プログラマブル分周器の分周比を切りかえることを特徴とする請求項１から４のいずれかに記載の発振回路。
【請求項６】
請求項１から５のいずれかに記載の発振回路と、
前記発振回路が生成する出力クロック信号と同期して動作するプロセッサと、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路に関する。
【背景技術】
【０００２】
家電機器や映像機器などの電子機器に搭載されるマイクロコンピュータ、スイッチング電源、モータドライバ、液晶ドライバ等は、クロック信号と同期して動作する。一方、こうした電子機器は、十分なＥＭＩ（Electro Magnetic Interference）対策が施されていることが要求される。特に、近年の無線通信技術の進歩により、ＥＭＩ対策の要求は高まっている。
【０００３】
ＥＭＩ対策のために、クロック信号のスペクトルを意図的に拡散する場合がある。図１は、本発明者らが検討したスペクトラム拡散が可能なＰＬＬ回路を示す回路図である。ＰＬＬ回路２ｒは、基準クロック信号ＣＫＲＥＦを受け、出力クロック信号ＣＫＯＵＴを生成する。ＰＬＬ回路２ｒは、位相比較器１０、ループフィルタ１２、ＶＣＯ（Voltage Controlled Oscillator）１４、分周器１６、変調器３０を備える。
【０００４】
分周器１６は、周波数ｆＯＵＴの出力クロック信号ＣＫＯＵＴを、分周比Ｍで分周し、周波数ｆＤＩＶ（＝ｆＯＵＴ／Ｍ）の分周クロック信号ＣＫＤＩＶを生成する。位相比較器１０は、基準クロック信号ＣＫＯＵＴと分周クロック信号ＣＫＤＩＶの位相差に応じた位相差信号Ｓ１を生成する。ループフィルタ１２は、位相差信号Ｓ１を平滑化する。
【０００５】
変調器３０は、変調信号生成部３０ａと、重畳回路３０ｂを含み、ＶＣＯ１４の入力電圧を変調する。変調信号生成部３０ａは、周期的に変化する変調信号Ｓ３を生成する。重畳回路３０ｂは、ループフィルタ１２から出力される位相差信号Ｓ２に、変調信号Ｓ３を重畳する。
【０００６】
ＶＣＯ１４は、変調信号Ｓ３が重畳された位相差信号Ｓ４に応じた周波数で発振し、出力クロック信号ＣＫＯＵＴを生成する。変調信号Ｓ３として、線形的に変化する三角波信号を用いると、スペクトルのピークを抑制することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−９５３３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが三角波信号のピークおよびボトムにおいて、ＶＣＯの入力電圧が急峻に変化するため、この急峻な変化がスペクトルに別のピークをもたらす。
【０００９】
また、三角波信号のスロープの途中において、ＰＬＬ回路が一瞬ロックし、ロックが外れるという動作を繰り返す。本発明者は、ＰＬＬ回路がロックするときに、ＶＣＯの入力電圧が歪み、これによりスペクトルにピークが発生することを認識するに至った。
【００１０】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、スペクトルのピークが抑制された発振回路の提供にある。
【課題を解決するための手段】
【００１１】
本発明のある態様は、基準クロック信号を受け、出力クロック信号を生成する発振回路に関する。発振回路は、分周比が少なくとも２値で切りかえ可能に構成され、出力クロック信号を設定された分周比で分周し、分周クロック信号を生成するプログラマブル分周器と、基準クロック信号と分周クロック信号の位相差に応じた位相差信号を生成する位相比較器と、位相差信号を平滑化するループフィルタと、ループフィルタから出力される位相差信号に応じた周波数で発振し、出力クロック信号を生成するＶＣＯ（電圧制御発振器）と、プログラマブル分周器の分周比を、時分割的に切りかえることにより出力クロック信号のスペクトルを拡散させる制御部と、を備える。
【００１２】
この態様によると、発振回路のロック周波数が、分周比の切りかえに応じて変化する。それにより、出力クロック信号の周波数は、各分周比に応じた複数のロック周波数の間で緩やかに遷移することになり、スペクトルを拡散することができる。
【００１３】
制御部は、発振回路がロックしないように、プログラマブル分周器の分周比を切りかえてもよい。
発振回路をロックさせないことにより、ロックにともなう歪みを除去できるため、スペクトルのピークを低減できる。
【００１４】
制御部がプログラマブル分周器の分周比を切りかえる周期は、発振回路のロック時間より短くてもよい。制御部がプログラマブル分周器の分周比を切りかえる周期は、ループフィルタの時定数より短くてもよい。
【００１５】
制御部は、ＶＣＯの入力電圧が線形的に変化するように、プログラマブル分周器の分周比を切りかえてもよい。
分周比を切りかえる周期を、ループフィルタの時定数よりも短くすることにより、ＶＣＯの入力電圧は、線形的に変化することとなり、その波形は三角波に近くなる。これにより、歪みをさらに低減することができる。
【００１６】
本発明の別の態様は、電子機器に関する。この電子機器は、上述のいずれかの発振回路と、発振回路が生成する出力クロック信号を受けて動作するプロセッサと、を備える。
【００１７】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１８】
本発明のある態様によれば、発振回路のスペクトルのピークを抑制できる。
【図面の簡単な説明】
【００１９】
【図１】本発明者らが検討したスペクトラム拡散が可能なＰＬＬ回路を示す回路図である。
【図２】実施の形態に係る発振回路の構成を示す回路図である。
【図３】図３（ａ）、（ｂ）はそれぞれ、第１、第２の制御方法の動作波形図である。
【図４】図４（ａ）、（ｂ）はそれぞれ、第１、第２の制御方法における発振回路の消費電流のスペクトルの実測値を示す図である。
【図５】図２の発振回路を備える電子機器の構成を示すブロック図である。
【発明を実施するための形態】
【００２０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２１】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２２】
図２は、実施の形態に係る発振回路２の構成を示す回路図である。発振回路２は、基準クロック信号ＣＫＲＥＦを受け、出力クロック信号ＣＫＯＵＴを生成する。発振回路２は、位相比較器１０、ループフィルタ１２、ＶＣＯ１４、プログラマブル分周器１８、制御部２０を備える。
【００２３】
プログラマブル分周器１８は、分周比が少なくとも２値で切りかえ可能に構成される。本実施の形態では、分周比は、Ｍ１、Ｍ２の２値で切りかえられるものとする。プログラマブル分周器１８は、周波数ｆＯＵＴの出力クロック信号ＣＫＯＵＴを、分周比Ｍ１、Ｍ２のうちの設定された値で分周し、周波数ｆＤＩＶの分周クロック信号ＣＫＤＩＶを生成する。つまり、分周比がＭ１のときｆＤＩＶ＝ｆＯＵＴ／Ｍ１、分周比がＭ２のときｆＤＩＶ＝ｆＯＵＴ／Ｍ２となる。位相比較器１０は、基準クロック信号ＣＫＯＵＴと分周クロック信号ＣＫＤＩＶの位相差に応じた位相差信号Ｓ１を生成する。ループフィルタ１２は、位相差信号Ｓ１を平滑化する。
【００２４】
ＶＣＯ１４は、ループフィルタ１２により平滑化された位相差信号（制御電圧ともいう）Ｓ２に応じた周波数で発振し、出力クロック信号ＣＫＯＵＴを生成する。
【００２５】
制御部２０は、プログラマブル分周器１８の分周比を、時分割的に切りかえ、それにより出力クロック信号ＣＫＯＵＴのスペクトルを拡散させる。制御部２０は、後述のように、第１の制御方法、または第２の制御方法によって、プログラマブル分周器１８の分周比を切りかえる。
【００２６】
以上が発振回路２の構成である。続いてその動作を説明する。
【００２７】
図３（ａ）、（ｂ）はそれぞれ、第１、第２の制御方法の動作波形図である。上段はプログラマブル分周器１８に設定される分周比Ｍを、下段は、ＶＣＯ１４に入力される制御電圧Ｓ２を示す。図４（ａ）、（ｂ）はそれぞれ、第１、第２の制御方法における発振回路２の消費電流のスペクトルの実測値を示す図である。
【００２８】
はじめに、図３（ａ）、図４（ａ）を参照して、第１の制御方法について説明する。第１の制御方法では、図３（ａ）に示すように、分周比をある値に設定して発振回路２がロックした後に、分周比を別の値に切りかえる動作を繰り返す。すなわち、発振回路２は、ロック、アンロック状態を繰り返しており、制御部２０がプログラマブル分周器１６の分周比Ｍを切りかえる周期ＴＳは、発振回路２のロック時間ＴＬと実質的に同程度か、それよりも長くなっている。
【００２９】
第１の制御方法では、ＶＣＯ１４に対する制御電圧Ｓ２は、２つの分周比Ｍ１、Ｍ２に応じた２つの電圧Ｖ１、Ｖ２の間で遷移する。そしてその電圧波形は、ループフィルタ１２の時定数に応じた波形となる。
【００３０】
第１の制御方法によれば、ＶＣＯ１４に対する制御電圧Ｓ２を時間的に変動させることができるため、図４（ａ）に示すように、スペクトルを拡散させることができる。
【００３１】
（第２の制御方法）
多くの用途において、第１の制御方法でも十分な特性が得られるが、より好適にスペクトルを拡散させるためには、第２の制御方法を有効である。
【００３２】
第１の制御方法では、発振回路２がロック、アンロックを繰り返すものであった。これに対して第２の制御方法では、制御部２０は、発振回路がロックしないように、第１の制御方法よりも短い周期でプログラマブル分周器１６の分周比Ｍを切りかえる。言い換えれば、制御部２０がプログラマブル分周器１６の分周比Ｍを切りかえる周期ＴＳは、発振回路２のロック時間ＴＬより短くなっている。別の観点から見ると、制御部２０がプログラマブル分周器１６の分周比Ｍを切りかえる周期ＴＳは、ループフィルタ１２の時定数より短くなっている。
【００３３】
第２の制御方法によれば、第１の制御方法と同様に、ＶＣＯ１４の入力電圧Ｓ２を時間的に変化させることができ、スペクトルを拡散させることができる。
【００３４】
また第１の制御方法では、発振回路２がロックする際の制御電圧Ｓ２の波形歪みによって、スペクトルに不要なピークが発生する。これに対して第２の制御方法では、発振回路２をロックしない状態で動作させることにより、第１の制御方法に比べて、スペクトルのピークを抑制できる。
【００３５】
第２の制御方法において、制御部２０は、ＶＣＯ１２に対する制御電圧Ｓ２が線形的に変化するような周期ＴＳにて、プログラマブル分周器１６の分周比Ｍを切りかえるとよい。ループフィルタ１２をＣＲフィルタで構成する場合、制御電圧Ｓ２は図３（ａ）に示すように指数関数的に変化するところ、分周比Ｍの切りかえ直後の制御電圧Ｓ２は、線形近似できる。すなわち、分周比Ｍの切りかえ周期ＴＳをＣＲ時定数よりも十分に短く設定することにより、制御電圧Ｓ２は、図３（ｂ）に示すように直線的に変化し、三角波に近くなる。これにより、第１の制御方法よりもさらにスペクトルのピークを抑制することができる。
【００３６】
以上が発振回路２の動作である。続いて、発振回路２の好適な用途を説明する。
図５は、図２の発振回路２を備える電子機器１の構成を示すブロック図である。
電子機器１は、スピーカＳＰＫ、マイクＭＩＣ、発振回路２、フロントエンドＩＣ（Integrated Circuit）４およびＤＳＰ（Digital Signal Processor）６を備える。
【００３７】
電子機器１は、たとえば携帯電話端末やデジタルカメラ、オーディオプレイヤをはじめとするオーディオ再生、録音機能を備えるデバイスである。
【００３８】
マイクＭＩＣは、入力された音響信号を、アナログの電気信号（アナログオーディオ信号）Ｓ１０に変換する。フロントエンドＩＣ４は、アナログオーディオ信号Ｓ１０を受け、Ａ／Ｄコンバータ４２によってデジタルオーディオ信号Ｓ１２に変換する。インタフェース回路４４は、デジタルオーディオ信号Ｓ１４を、バス５を介してＤＳＰ６に送信する。
【００３９】
また、フロントエンドＩＣ４のインタフェース回路４４は、ＤＳＰ６により再生されたデジタルオーディオ信号Ｓ２２を受信する。Ｄ／Ａコンバータ４６は、受信したデジタルオーディオ信号Ｓ２４をアナログオーディオ信号Ｓ２６に変換する。アナログオーディオ信号Ｓ２６は、図示しないアンプ等を介して、スピーカＳＰＫへと出力される。
【００４０】
ＤＳＰ６は、デジタルオーディオ信号の符号化、復号化を行うＣＯＤＥＣ（Code-DECode）−ＩＣであり、録音機能と再生機能を備える。
ＤＳＰ６のインタフェース回路６２は、フロントエンドＩＣ４からのデジタルオーディオ信号Ｓ１４を受ける。ＣＯＤＥＣ回路６４は、フロントエンドＩＣ４から送信されたデジタルオーディオ信号Ｓ１６（Ｓ１４）を受け、それを所定のフォーマットに圧縮・符号化し、図示しないメモリへ格納する（録音機能）。
【００４１】
また、ＣＯＤＥＣ回路６４は、図示しないメモリに格納されたデジタルオーディオ信号を読み出し、読み出されたデータを復号化し、デジタルオーディオ信号Ｓ２０に変換する。インタフェース回路６２は、デジタルオーディオ信号Ｓ２０を、バス５を介してフロントエンドＩＣ４に送信する（再生機能）。
【００４２】
ここで、フロントエンドＩＣ４のＡ／Ｄコンバータ４２およびＤ／Ａコンバータ４６に供給されるクロック信号ＣＫ１は、高音質な録音、再生のために、低ジッタであることが要求される。
【００４３】
また、フロントエンドＩＣ４のインタフェース回路４４およびＤＳＰ６のインタフェース回路６２に供給されるクロック信号ＣＫ２ａ、ＣＫ２ｂは、互いに同期がとれていることが要求される。
【００４４】
一方、ＣＯＤＥＣ回路６４において行われる符号化、復号化処理や、イコライジング処理、フィルタリング処理をはじめとするその他のデジタル演算処理は、他の回路との独立性が高く、したがって、それに供給されるクロック信号ＣＫ３には、ある程度のジッタが許容される。実施の形態に係る発振回路２は、ＣＯＤＥＣ回路６４に対して、クロック信号ＣＫ３（ＣＫＯＵＴ）を供給する用途に好適に利用することができる。
【００４５】
なお、発振回路２は、ＤＳＰ６の外部に設けられてもよいし、ＤＳＰ６に内蔵されてもよい。また、フロントエンドＩＣ４のＡ／Ｄコンバータ４２、Ｄ／Ａコンバータ４６は、ＤＳＰ６に内蔵されてもよい。この場合、インタフェース回路４４、インタフェース回路６２は不要である。この場合であっても、ＣＯＤＥＣ回路６４のクロック信号ＣＫ２には、低ジッタ性は要求されないため、発振回路２が生成するクロック信号ＣＫＯＵＴを利用できる。
【００４６】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００４７】
１…電子機器、２…発振回路、１０…位相比較器、１２…ループフィルタ、１４…ＶＣＯ、１６…分周器、１８…プログラマブル分周器、２０…制御部、３０…変調器、３０ａ…変調信号生成部、３０ｂ…重畳回路。
【図１】
2013042244.tif 000003
【図２】
2013042244.tif 000004
【図３】
2013042244.tif 000005
【図４】
2013042244.tif 000006
【図５】
2013042244.tif 000007