(57)【要約】【課題】多層配線基板に内蔵される電子部品の故障の発生を抑制する【解決手段】支持基板６０上に、絶縁層２１，２２と導体層１２，１３とを交互に積層した積層体を形成する工程と、積層体の表面上に形成されるとともにシート状のガラス繊維にレジンを含侵させたプリプレグ６４の開口部６４１に半導体チップ５０を収容する工程と、開口部６４１内に半導体チップ５０が収容されている状態でプリプレグ６４の表面を加熱および加圧する工程とを有する。【選択図】図３
2013211519.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層と複数の導体層とを交互に積層して構成される多層配線基板の製造方法であって、
支持基板上に、少なくとも１層の前記絶縁層と少なくとも１層の前記導体層とを交互に積層した積層体を形成する第１工程と、
前記第１工程により形成された前記積層体の表面上に電子部品を固定する第２工程と、
シート状のガラス繊維にレジンを含侵させたプリプレグに、前記電子部品を収容可能な開口部を形成する第３工程と、
前記第２工程により載置された前記電子部品が前記開口部内に収容されるように、前記第３工程により前記開口部が形成された前記プリプレグを前記積層体の表面上に積層する第４工程と、
前記第４工程により前記積層体の表面上に積層された前記プリプレグの表面を加熱および加圧する第５工程とを有する
ことを特徴とする多層配線基板の製造方法。
【請求項２】
前記第１工程では、前記積層体の表面上に、前記電子部品の接続端子と電気的に接続するためのパッドを形成し、
前記第２工程では、前記パッド上に半田ペーストを設け、前記電子部品を載置した後、半田ペーストをリフローすることにより、前記パッドと前記接続端子との間に空隙が形成されるように、前記電子部品を固定する
ことを特徴とする請求項１に記載の多層配線基板の製造方法。
【請求項３】
前記積層体の積層方向に直交する方向を積層直交方向として、前記パッドの前記積層直交方向に沿った長さは、前記積層体の表面上に載置されている前記電子部品の前記積層直交方向に沿った長さよりも短い
ことを特徴とする請求項２に記載の多層配線基板の製造方法。
【請求項４】
前記プリプレグの表面には、パターニングすることにより前記導体層となる金属層が表面に形成されたシート状のガラス繊維にレジンを含侵させた絶縁層が積層されており、
前記第５工程において、前記金属層を介して前記プリプレグを加熱および加圧する
ことを特徴とする請求項１〜請求項３の何れか１項に記載の多層配線基板の製造方法。
【請求項５】
複数の絶縁層と複数の導体層とを交互に積層して構成される多層配線基板の製造方法であって、
支持基板上に、少なくとも１層の前記絶縁層と少なくとも１層の前記導体層とを交互に積層した積層体を形成する第１工程と、
電子部品を収容可能な開口部を有し、シート状のガラス繊維にレジンを含侵させたプリプレグを前記積層体の表面上に形成する第６工程と、
前記開口部内に前記電子部品を収容する第７工程と、
前記プリプレグの表面を加熱および加圧する第８工程とを有する
ことを特徴とする多層配線基板の製造方法。
【請求項６】
前記第６工程は、
前記プリプレグに前記開口部を形成する工程と、
前記積層体の表面上に、前記開口部を有する前記プリプレグを積層する工程とを含む
ことを特徴とする請求項５に記載の多層配線基板の製造方法。
【請求項７】
前記第６工程は、
前記積層体の表面上に前記プリプレグを積層した後に、前記プリプレグに前記開口部を形成する
ことを特徴とする請求項５に記載の多層配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の絶縁層と複数の導体層とを交互に積層して構成される多層配線基板の製造方法に関する。
【背景技術】
【０００２】
従来、絶縁層上に半導体チップを設置した後に、この半導体チップを覆うように更に絶縁層を形成することにより、半導体チップを内蔵する多層配線基板を製造する方法が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３３９４２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記特許文献１に記載の技術では、半導体チップを覆うように絶縁層を形成する際に、半導体チップ上に形成された絶縁層により半導体チップを押圧する力が半導体チップに掛かるため、多層配線基板に内蔵される半導体チップの故障率が大きくなってしまうおそれがあった。
【０００５】
本発明は、こうした問題に鑑みてなされたものであり、多層配線基板に内蔵される電子部品の故障の発生を抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた第１発明は、複数の絶縁層と複数の導体層とを交互に積層して構成される多層配線基板の製造方法であって、支持基板上に、少なくとも１層の絶縁層と少なくとも１層の導体層とを交互に積層した積層体を形成する第１工程と、第１工程により形成された積層体の表面上に電子部品を固定する第２工程と、シート状のガラス繊維にレジンを含侵させたプリプレグに、電子部品を収容可能な開口部を形成する第３工程と、第２工程により載置された電子部品が開口部内に収容されるように、第３工程により開口部が形成されたプリプレグを積層体の表面上に積層する第４工程と、第４工程により積層体の表面上に積層されたプリプレグの表面を加熱および加圧する第５工程とを有することを特徴とする多層配線基板の製造方法である。
【０００７】
このように構成された多層配線基板の製造方法では、第２工程において、第１工程により形成された積層体の表面上に電子部品を固定し、さらに第４工程において、電子部品を収容可能な開口部が形成されたプリプレグを積層体の表面上に積層する。このため、プリプレグを積層体の表面上に積層する工程において、プリプレグによって電子部品を押圧する力が電子部品に掛からない。
【０００８】
その後に第５工程において、積層されたプリプレグの表面を加熱および加圧することにより、プリプレグ内のレジンが溶融して開口部内に流れ込み、開口部内にレジンが充填される。これにより、電子部品がプリプレグ内に埋め込まれる。この第５工程では、レジンが溶融して開口部内に流れ込むことにより電子部品上にレジンが形成されるため、プリプレグによって電子部品を押圧する力が電子部品に掛からない。
【０００９】
以上より、プリプレグ内に電子部品を埋め込む際に、プリプレグによって電子部品を押圧する力が電子部品に掛からないために、多層配線基板に内蔵される電子部品の故障の発生を抑制することができる。
【００１０】
また、第３工程において、電子部品を収容可能な開口部をプリプレグに形成しているため、プリプレグ内において電子部品の上方にはガラス繊維が配置されていない。このため、プリプレグ内に埋め込まれた電子部品と、プリプレグ上に形成された導体層とを電気的に接続するためのビアホールを形成する際に、プリプレグ内においてガラス繊維のように高い剛性を有する材料を貫通させる必要がない。
【００１１】
また、第１発明の多層配線基板の製造方法において、第１工程では、積層体の表面上に、電子部品の接続端子と電気的に接続するためのパッドを形成し、第２工程では、パッド上に半田ペーストを設け、電子部品を載置した後、半田ペーストをリフローすることにより、パッドと接続端子との間に空隙が形成されるように、電子部品を固定するようにしてもよい。
【００１２】
このように構成された多層配線基板の製造方法では、パッドと接続端子との間に空隙が形成されるため、溶融したレジンが、電子部品の下方にも流れ込む。これにより、プリプレグ内に電子部品を埋め込む際に、電子部品の全面（すなわち、電子部品の上面、側面、および下面）をレジンで覆うことができる。
【００１３】
また、第１発明の多層配線基板の製造方法において、積層体の積層方向に直交する方向を積層直交方向として、パッドの積層直交方向に沿った長さは、積層体の表面上に載置されている電子部品の積層直交方向に沿った長さよりも短いようにしてもよい。
【００１４】
このように構成された多層配線基板の製造方法では、溶融したレジンが電子部品の下方に流れ込む際に、電子部品の下方に設置されたパッドにより、溶融したレジンの流れが堰き止められるという状況の発生を抑制することができるため、電子部品の下方にレジンを形成し易くすることができる。
【００１５】
また、第１発明の多層配線基板の製造方法において、プリプレグの表面には、パターニングすることにより導体層となる金属層が表面に形成されたシート状のガラス繊維にレジンを含侵させた絶縁層が積層されており、第５工程において、金属層を介してプリプレグを加熱および加圧するようにしてもよい。
【００１６】
このように構成された多層配線基板の製造方法では、プリプレグを加熱および加圧した後に、金属層をパターニングすることにより、多層配線基板の導体層として利用する。このため、プリプレグを加熱および加圧した後に金属層を除去し、さらに導体層を積層するという工程と比較して、金属層の分だけ金属材料を節約することができる。
【００１７】
さらに、上記目的を達成するためになされた第２発明は、複数の絶縁層と複数の導体層とを交互に積層して構成される多層配線基板の製造方法であって、支持基板上に、少なくとも１層の絶縁層と少なくとも１層の導体層とを交互に積層した積層体を形成する第１工程と、電子部品を収容可能な開口部を有し、シート状のガラス繊維にレジンを含侵させたプリプレグを積層体の表面上に形成する第６工程と、開口部内に電子部品を収容する第７工程と、プリプレグの表面を加熱および加圧する第８工程とを有することを特徴とする多層配線基板の製造方法である。
【００１８】
このように構成された多層配線基板の製造方法では、第６工程において、電子部品を収容可能な開口部を有するプリプレグを積層体の表面上に形成し、さらに第７工程において、開口部内に電子部品を収容する。このため、開口部内に電子部品を収容する工程において、プリプレグによって電子部品を押圧する力が電子部品に掛からない。
【００１９】
その後に第８工程において、積層されたプリプレグの表面を加熱および加圧することにより、プリプレグ内のレジンが溶融して開口部内に流れ込み、開口部内にレジンが充填される。これにより、電子部品がプリプレグ内に埋め込まれる。この第８工程では、レジンが溶融して開口部内に流れ込むことにより電子部品上にレジンが形成されるため、プリプレグによって電子部品を押圧する力が電子部品に掛からない。
【００２０】
以上より、プリプレグ内に電子部品を埋め込む際に、プリプレグによって電子部品を押圧する力が電子部品に掛からないために、多層配線基板に内蔵される電子部品の故障の発生を抑制することができる。
【００２１】
また、第２発明の多層配線基板の製造方法において、第６工程は、プリプレグに開口部を形成する工程と、積層体の表面上に、開口部を有するプリプレグを積層する工程とを含むようにしてもよいし、積層体の表面上にプリプレグを積層した後に、プリプレグに開口部を形成するようにしてもよい。これにより、電子部品を収容するための開口部を有するプリプレグを積層体の表面上に形成することができる。
【図面の簡単な説明】
【００２２】
【図１】多層配線基板１の概略構成を示す断面図である。
【図２】半導体チップ５０と導体層１３の配置を示す斜視図である。
【図３】第１実施形態の多層配線基板１の製造工程を示す第１の断面図である。
【図４】第１実施形態の多層配線基板１の製造工程を示す第２の断面図である。
【図５】第１実施形態の多層配線基板１の製造工程を示す第３の断面図である。
【図６】第１実施形態の多層配線基板１の製造工程を示す第４の断面図である。
【図７】第１実施形態の多層配線基板１の製造工程を示す第５の断面図である。
【図８】第１実施形態の多層配線基板１の製造工程を示す第６の断面図である。
【図９】第１実施形態の多層配線基板１の製造工程を示す第７の断面図である。
【図１０】第２実施形態の多層配線基板１の製造工程を示す第１の断面図である。
【図１１】第３実施形態の多層配線基板１の製造工程を示す第１の断面図である。
【図１２】第３実施形態の多層配線基板１の製造工程を示す第２の断面図である。
【発明を実施するための形態】
【００２３】
（第１実施形態）
以下に本発明の第１実施形態を図面とともに説明する。
本発明が適用された実施形態の多層配線基板１は、図１に示すように、複数層（本実施形態では５層）の導体層１１，１２，１３，１４，１５と、導体層１１〜１５より１層少ない層数（本実施形態では４層）の絶縁層２１，２２，２３，２４とが積層方向ＳＤに沿って交互に積層されて構成される。
【００２４】
そして、多層配線基板１を構成する絶縁層２１，２２，２３，２４内にはそれぞれ、積層方向ＳＤに延びて形成されるビア導体３１，３２，３３，３４が設けられる。これにより、導体層１１，１２，１３，１４はそれぞれ、導体層１２，１３，１４，１５と電気的に接続される。
【００２５】
さらに、絶縁層２１を挟んで絶縁層２２とは反対側において絶縁層２１を覆うようにソルダーレジスト層４１が積層されるとともに、絶縁層２４を挟んで絶縁層２３とは反対側において絶縁層２４を覆うようにソルダーレジスト層４２が積層される。なお、ソルダーレジスト層４１，４２はそれぞれ、導体層１１，１５が配置されている領域に開口部４１０，４２０が形成される。
【００２６】
また、多層配線基板１を構成する絶縁層２３内には、半導体チップ５０（本実施形態では積層コンデンサ）が埋め込まれている。なお図２に示すように、半導体チップ５０は、直方体状に形成されており、その上面と下面にそれぞれ接続端子５１と接続端子５２が設けられている。また接続端子５１は、ビア導体３３を介して導体層１４と電気的に接続され、接続端子５２は、半田ペースト６５を介して導体層１３と電気的に接続される。そして、接続端子５１および接続端子５２はそれぞれ、矩形状の上面および下面の短辺に沿って形成されている。さらに、接続端子５２と電気的に接続される導体層１３は、半導体チップ５０を載置するためのパッドであり、半導体チップ５０の下面の短辺方向Ｄ１に沿った長さが接続端子５２よりも短くなるように形成されている。
【００２７】
次に、本発明が適用された多層配線基板１の製造方法を説明する。
図３に示すように、まず、導体層６１（本実施形態では銅）が両面に積層された支持基板６０を用意する。支持基板６０は、例えばガラス繊維にエポキシ樹脂を含侵させた板状部材であり、高い剛性を有する。
【００２８】
そして、支持基板６０の両面のそれぞれについて、導体層６１上に、接着剤層であるプリプレグ６２を介して剥離シート６３を配置した状態で、例えば真空熱プレスにより剥離シート６３を支持基板６０に対して圧着することにより、剥離シート６３を積層する。剥離シート６３は、金属層６３１（本実施形態では銅）と金属層６３２（本実施形態では銅）とを積層して構成されている。なお、金属層６３１と金属層６３２との間には金属メッキ（例えばＣｒメッキ）が施されているため、金属層６３１と金属層６３２は互いに剥離可能な状態で積層されている。
【００２９】
次に、支持基板６０の両面のそれぞれについて、剥離シート６３上に、感光性のドライフィルムを積層し、その後に露光および現像し、さらにエッチングを行うことにより、剥離シート６３の外周部分を除去する。その後、剥離シート６３上のドライフィルムをエッチングにより除去する。
【００３０】
また、支持基板６０の両面のそれぞれについて、剥離シート６３上にフィルム状の樹脂材料（例えばエポキシ樹脂）を配置し、真空下において加圧加熱することにより樹脂材料を硬化させて絶縁層２１を形成する。これにより、剥離シート６３上と、剥離シート６３が除去されている上記外周部分におけるプリプレグ６２上とが、絶縁層２１に被覆された状態になる。
【００３１】
そして、支持基板６０の両面のそれぞれについて、絶縁層２１の表面上における所定の位置にレーザを照射することにより、絶縁層２１内に複数のビアホール７１を形成する。さらに、ビアホール７１の形成によりビアホール７１内に生成されたスミアを除去するための処理（デスミア処理）を行う。その後、無電解メッキを行うことにより、絶縁層２１上に薄い無電解メッキ層（本実施形態では銅）を形成する。そして、無電解メッキ層上に、導体層１２の配線パターンに対応する所定のレジストパターンを形成する。さらに、電気メッキを行うことにより、レジストに覆われていない領域にメッキ層（本実施形態では銅）を形成する。その後、不要な無電解メッキ層とレジストをエッチングにより除去する。これにより、ビアホール７１内にビア導体３１が形成されるとともに、所定の配線パターンを有する導体層１２が形成される。
【００３２】
さらに、絶縁層２１と導体層１２とビア導体３１の形成と同様の工程を用いることで、絶縁層２１上に、絶縁層２２と導体層１３とビア導体３２を形成する。
なお、絶縁層２２上に配置されている導体層１３のうち、後述のプリプレグ６４の開口部６４１内に位置している導体層１３は、半導体チップ５０の下面に設けられた接続端子５２と電気的に接続するためのパッド１３１を形成している。
【００３３】
このため、パッド１３１上に半田ペースト６５を塗布した後に、半導体チップ５０をパッド１３１上に載置する。そして、半田ペースト６５をリフローする。これにより、パッド１３１と接続端子５２との間に空隙が形成されるように、半導体チップ５０が固定される。
【００３４】
次に、シート状のガラス繊維にレジンを含侵させたプリプレグ６４を用意する。さらにプリプレグ６４を、例えばドリル、パンチング、またはレーザ等で打ち抜くことによって、半導体チップ５０が埋め込まれる所定の位置に、半導体チップ５０を収容可能な開口部６４１を形成する。
【００３５】
その後、開口部６４１が形成されているプリプレグ６４を絶縁層２２上に積層する。これにより、絶縁層２２上に積層されたプリプレグ６４の開口部６４１内に半導体チップ５０を収容する。
【００３６】
その後、図４に示すように、プリプレグ６４上に、表面に金属層６６が形成されたシート状のガラス繊維にレジンを含侵させた絶縁層６４２を積層した後に、金属層６６を介して加圧加熱（本実施形態では、２２０℃、９０分）する。これにより、プリプレグ６４内のレジンが溶融して開口部６４１内に流れ込み、図５に示すように、開口部６４１内にレジンが充填される。したがって、プリプレグ６４および絶縁層６４２は絶縁層２３に相当する。
【００３７】
次に、金属層６６の表面上における所定の位置にレーザを照射することにより、図６に示すように、金属層６６を貫通する複数のビアホール７３をプリプレグ６４（絶縁層２３）内に形成する。そして、ビアホール７３内に生成されたスミアを除去するデスミア処理を行う。その後、無電解メッキを行うことにより、ビアホール７３の内周面上に無電解メッキ層（本実施形態では銅）を形成する。さらに、電気メッキを行うことにより、図７に示すように、金属層６６上にメッキ層６７（本実施形態では銅）が形成されるとともに、ビアホール７３内にビア導体３３が形成される。
【００３８】
その後、メッキ層６７上に、導体層１４の配線パターンに対応する所定のレジストパターンを形成し、さらに、レジストに覆われていない領域の金属層６６およびメッキ層６７をエッチングにより除去する。これにより、図８に示すように、所定の配線パターンを有する導体層１４が形成される。すなわち、金属層６６およびメッキ層６７は導体層１４に相当する。
【００３９】
さらに、絶縁層２１と導体層１２とビア導体３１の形成と同様の工程を用いることで、絶縁層２３上に、絶縁層２４と導体層１５とビア導体３４を形成する。
そして、エポキシ樹脂等の有機樹脂材料で構成されたソルダーレジストを絶縁層２４と導体層１５を覆うように塗布した後に、このソルダーレジストをパターニングする。これにより、導体層１５が配置されている領域に開口部４２０を有するソルダーレジスト層４２が絶縁層２４上に形成される。
【００４０】
次に、上記の工程によって支持基板６０上に剥離シート６３と導体層１２〜１５と絶縁層２１〜２４等が積層された積層体２を、剥離シート６３の外周縁より僅かに内側を通過し且つ積層方向ＳＤに平行な切断線ＣＬに沿って切断する。これにより、積層体２の外周部分が除去され、剥離シート６３の外周部の端面が露出する。このため、剥離シート６３の外周部の端面から、金属層６３１と金属層６３２とを剥離することが可能となる。
【００４１】
そして、金属層６３１を金属層６３２から剥離することにより、図９に示すように、金属層６３２上に導体層１２〜１５および絶縁層２１〜２４等が積層された積層体３を、支持基板６０から分離する。これにより、２個の積層体３を得ることができる。
【００４２】
さらに、積層体３の金属層６３２上に、感光性のドライフィルムを積層し、その後に露光および現像し、さらにエッチングを行うことにより、図１に示すように、導体層１１が形成される。
【００４３】
そして、エポキシ樹脂等の有機樹脂材料で構成されたソルダーレジストを絶縁層２１と導体層１１を覆うように塗布した後に、このソルダーレジストをパターニングする。これにより、導体層１１が配置されている領域に開口部４１０を有するソルダーレジスト層４１が絶縁層２１上に形成され、多層配線基板１を得ることができる。
【００４４】
このように構成された多層配線基板１の製造方法は、支持基板６０上に、絶縁層２１，２２と導体層１２，１３とを交互に積層した積層体を形成する第１工程と、第１工程により形成された積層体の表面上に半導体チップ５０を固定する第２工程と、シート状のガラス繊維にレジンを含侵させたプリプレグ６４に、半導体チップ５０を収容可能な開口部６４１を形成する第３工程と、第２工程により載置された半導体チップ５０が開口部６４１内に収容されるように、プリプレグ６４を絶縁層２２上に積層する第４工程と、積層されたプリプレグ６４の表面を加熱および加圧する第５工程とを有することを特徴とする。
【００４５】
このように構成された多層配線基板１の製造方法では、プリプレグ６４に開口部６４１が形成されているため、プリプレグ６４を絶縁層２２上に積層する工程において、プリプレグ６４によって半導体チップ５０を押圧する力が半導体チップ５０に掛からない。
【００４６】
その後に第５工程において、積層されたプリプレグ６４の表面を加熱および加圧することにより、プリプレグ６４内のレジンが溶融して開口部６４１内に流れ込み、開口部６４１内にレジンが充填される。これにより、半導体チップ５０がプリプレグ６４内に埋め込まれる。この第５工程では、レジンが溶融して開口部６４１内に流れ込むことにより半導体チップ５０上にレジンが形成されるため、プリプレグ６４によって半導体チップ５０を押圧する力が半導体チップ５０に掛からない。
【００４７】
以上より、プリプレグ６４内に半導体チップ５０を埋め込む際に、プリプレグ６４によって半導体チップ５０を押圧する力が半導体チップ５０に掛からないために、多層配線基板１に内蔵される半導体チップ５０の故障の発生を抑制することができる。
【００４８】
また、第３工程において、半導体チップ５０を収容可能な開口部６４１をプリプレグ６４に形成しているため、プリプレグ６４内において半導体チップ５０の上方にはガラス繊維が配置されていない。このため、プリプレグ６４内に埋め込まれた半導体チップ５０と、プリプレグ６４上に形成された導体層１４とを電気的に接続するためのビアホール７３を形成する際に、プリプレグ６４内においてガラス繊維のように高い剛性を有する材料を貫通させる必要がない。
【００４９】
また第２工程では、パッド１３１上に半田ペースト６５を設け、半導体チップ５０を載置した後、半田ペースト６５をリフローすることにより、パッド１３１と接続端子５２との間に空隙が形成されるように、半導体チップ５０を固定する。このため、プリプレグ６４の表面を加熱および加圧することにより溶融したレジンが、半導体チップ５０の下方にも流れ込む。これにより、プリプレグ６４内に半導体チップ５０を埋め込む際に、半導体チップ５０の全面（すなわち、電子部品の上面、側面、および下面）をレジンで覆うことができる。
【００５０】
また、半導体チップ５０を載置するためのパッド１３１は、半導体チップ５０の下面の短辺方向Ｄ１に沿った長さが接続端子５２よりも短くなるように形成されている。これにより、溶融したレジンが半導体チップ５０の下方に流れ込む際に、半導体チップ５０の下方に設置されたパッド１３１により、溶融したレジンの流れが堰き止められるという状況の発生を抑制することができるため、半導体チップ５０の下方にレジンを形成し易くすることができる。
【００５１】
また、プリプレグ６４の表面には、パターニングすることにより導体層１４となる金属層６６が表面に形成されたシート状のガラス繊維にレジンを含侵させた絶縁層６４２が積層されており、第５工程において、金属層６６を介してプリプレグ６４を加熱および加圧する。すなわち、プリプレグ６４を加熱および加圧した後に、金属層６６をパターニングすることにより、多層配線基板１の導体層１４として利用する。このため、プリプレグ６４を加熱および加圧した後に金属層６６を除去し、さらに導体層１４を積層するという工程と比較して、金属層６６の分だけ金属材料を節約することができる。
【００５２】
以上説明した実施形態において、絶縁層２１，２２と導体層１２，１３とを交互に積層した積層体は本発明における積層体、半導体チップ５０は本発明における電子部品、プリプレグ６４は本発明におけるプリプレグ、開口部６４１は本発明における開口部、パッド１３１は本発明におけるパッド、半導体チップ５０の下面の短辺方向Ｄ１は本発明における積層直交方向、金属層６６は本発明における金属層である。
【００５３】
（第２実施形態）
以下に本発明の第２実施形態を図面とともに説明する。なお第２実施形態では、第１実施形態と異なる部分を説明する。
【００５４】
第２実施形態は、半導体チップ５０をプリプレグ６４内に収容する方法が第１実施形態と異なる。
すなわち、図１０に示すように、開口部６４１が形成されているプリプレグ６４を絶縁層２２上に積層した後に、プリプレグ６４の開口部６４１内に半導体チップ５０を収容する（図１０の矢印Ｙ１を参照）。なお、パッド１３１上に半田ペースト６５を塗布した後に、半導体チップ５０をパッド１３１上に載置し、半田ペースト６５をリフローする。これにより、パッド１３１と接続端子５２との間に空隙が形成されるように、半導体チップ５０が固定される。この後の工程は、第１実施形態と同じである。
【００５５】
このように構成された多層配線基板１の製造方法は、支持基板６０上に、絶縁層２１，２２と導体層１２，１３とを交互に積層した積層体を形成する第１工程と、半導体チップ５０を収容可能な開口部６４１を有し、シート状のガラス繊維にレジンを含侵させたプリプレグ６４を絶縁層２２上に積層する第６工程と、開口部６４１内に半導体チップ５０を収容する第７工程と、プリプレグ６４の表面を加熱および加圧する第８工程とを有することを特徴とする。なお第６工程は、プリプレグ６４に開口部６４１を形成する工程と、絶縁層２２上に、開口部６４１を有するプリプレグ６４を積層する工程とを含む。
【００５６】
このように構成された多層配線基板１の製造方法では、第６工程において、半導体チップ５０を収容可能な開口部６４１を有するプリプレグ６４を絶縁層２２上に形成し、さらに第７工程において、開口部６４１内に半導体チップ５０を収容する。このため、開口部６４１内に半導体チップ５０を収容する工程において、プリプレグ６４によって半導体チップ５０を押圧する力が半導体チップ５０に掛からない。
【００５７】
その後に第８工程において、積層されたプリプレグ６４の表面を加熱および加圧することにより、プリプレグ６４内のレジンが溶融して開口部６４１内に流れ込み、開口部６４１内にレジンが充填される。これにより、半導体チップ５０がプリプレグ６４内に埋め込まれる。この第８工程では、レジンが溶融して開口部６４１内に流れ込むことにより半導体チップ５０上にレジンが形成されるため、プリプレグ６４によって半導体チップ５０を押圧する力が半導体チップ５０に掛からない。
【００５８】
以上より、プリプレグ６４内に半導体チップ５０を埋め込む際に、プリプレグ６４によって半導体チップ５０を押圧する力が半導体チップ５０に掛からないために、多層配線基板１に内蔵される半導体チップ５０の故障の発生を抑制することができる。
【００５９】
（第３実施形態）
以下に本発明の第３実施形態を図面とともに説明する。なお第３実施形態では、第１実施形態と異なる部分を説明する。
【００６０】
第３実施形態は、半導体チップ５０をプリプレグ６４内に収容する方法が第１実施形態と異なる。
すなわち、図１１に示すように、絶縁層２１上に絶縁層２２と導体層１３とビア導体３２が形成された後に、プリプレグ６４を絶縁層２２上に積層する。
【００６１】
その後、図１２に示すように、半導体チップ５０が埋め込まれる所定の位置に、半導体チップ５０を収容可能な開口部６４１を形成する。なお本実施形態では、例えばレーザでプリプレグ６４を打ち抜くことによって開口部６４１を形成している。
【００６２】
そして、パッド１３１上に半田ペースト６５を塗布し、更に、半導体チップ５０をパッド１３１上に載置することにより、図３に示すように、プリプレグ６４の開口部６４１内に半導体チップ５０を収容する。その後、半田ペースト６５をリフローする。これにより、パッド１３１と接続端子５２との間に空隙が形成されるように、半導体チップ５０が固定される。この後の工程は、第１実施形態と同じである。
【００６３】
このように構成された多層配線基板１の製造方法は、支持基板６０上に、絶縁層２１，２２と導体層１２，１３とを交互に積層した積層体を形成する第１工程と、半導体チップ５０を収容可能な開口部６４１を有し、シート状のガラス繊維にレジンを含侵させたプリプレグ６４を絶縁層２２上に積層する第６工程と、開口部６４１内に半導体チップ５０を収容する第７工程と、プリプレグ６４の表面を加熱および加圧する第８工程とを有することを特徴とする。なお第６工程は、絶縁層２２上にプリプレグ６４を積層した後に、プリプレグ６４に開口部６４１を形成する。
【００６４】
このように構成された多層配線基板１の製造方法では、第２実施形態と同様に、プリプレグ６４が絶縁層２２上に形成され、且つプリプレグ６４に開口部６４１が形成された状態で、開口部６４１内に半導体チップ５０を収容する。このため、第３実施形態の多層配線基板１の製造方法は、第２実施形態と同様の効果を奏する。
【００６５】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
【符号の説明】
【００６６】
１…多層配線基板、１１，１２，１３，１４，１５…導体層、２１，２２，２３，２４…絶縁層、３１，３２，３３，３４…ビア導体、５０…半導体チップ、５１，５２…接続端子、６０…支持基板、６４…プリプレグ、６５…半田ペースト、６６…金属層、１３１…パッド、６４１…開口部、６４２…絶縁層
【図１】
2013211519.tif 000003
【図２】
2013211519.tif 000004
【図３】
2013211519.tif 000005
【図４】
2013211519.tif 000006
【図５】
2013211519.tif 000007
【図６】
2013211519.tif 000008
【図７】
2013211519.tif 000009
【図８】
2013211519.tif 000010
【図９】
2013211519.tif 000011
【図１０】
2013211519.tif 000012
【図１１】
2013211519.tif 000013
【図１２】
2013211519.tif 000014