(57)【要約】      （修正有）【課題】外部垂直同期信号の位相変動に影響を受け難く、結果としてバックライトの輝度を安定化する事ができる液晶表示装置のバックライト駆動装置を提供する。【解決手段】バックライトにパルス幅変調パルス列に基づいて生成した電圧を供給するバックライト駆動装置において、分周パルス生成手段が、フレーム周期のフレーム基準信号に同期して動作開始し、パルス幅変調パルスのパルス列の１周期毎にパルスを持つ分周パルス列を生成する。パルス幅変調パルス発生手段が、フレーム基準信号に同期して動作開始し、分周パルス列のパルス入力毎に内部クロックの計数を開始し、計数値がパルス幅設定値に対応する値の期間のパルス幅を持つパルス幅変調パルスを出力する。制限手段が、パルス幅変調パルス発生手段から出力されるパルス幅変調パルスの１フレームの時間当たりのパルス数の出力数を所定数に抑制するためにパルス幅変調パルス発生手段に制限信号を与える。【選択図】図５
2013156326.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルのバックライトにパルス幅変調パルス列に基づいて生成した点灯時間制御信号または点灯制御電圧を供給するバックライト駆動装置において、
フレーム同期したフレーム基準信号の１周期で内部クロックを計数し、計数したフレーム期間計数値を除数で割り算して分周値を生成し、この分周値で前記内部クロックを分周してパルス幅変調パルスの１周期毎に発生する分周出力パルスを出力する分周出力パルス生成手段と、
前記フレーム基準信号に同期してリセットし、前記分周出力パルスのパルス入力毎に前記内部クロックの計数を開始して計数値がパルス幅設定値に対応する値となるまで計数し、計数期間のパルス幅を持つ前記パルス幅変調パルスを出力するパルス幅変調パルス発生手段と、
前記パルス幅変調パルス発生手段から出力される前記パルス幅変調パルスの１フレーム期間当たり出力パルス数を所定数に設定するために前記パルス幅変調パルス発生手段に制限信号を与える制限手段を有する
バックライト駆動装置。
【請求項２】
前記制限手段は、前記制限信号として前記フレーム基準信号を採用しており、前記フレーム基準信号は、前記液晶パネルに入力される映像信号の表示期間に位相が同期した期間に発生する信号である請求項１記載のバックライト駆動装置。
【請求項３】
前記制限手段は、前記制限信号として、前記分周出力パルス生成手段が前記分周値を得るために使用した前記除数を採用する請求項１記載のバックライト駆動装置。
【請求項４】
分周出力パルス生成手段は、前記フレーム基準信号の１周期毎に順次得られる前記フレーム期間計数値としては、最小値を採用している請求項３記載のバックライト駆動装置。
【請求項５】
前記分周出力パルス生成手段は、前記分周値を得るために前記除数を補正した補正除数を採用し、前記制限手段は、前記制限信号として、前記除数を採用する請求項１記載のバックライト駆動装置。
【請求項６】
液晶パネルのバックライトにパルス幅変調パルス列に基づいて生成した点灯時間制御信号または点灯制御電圧を供給するバックライト駆動装置において、
フレーム同期したフレーム基準信号の１周期で内部クロックを計数し、計数したフレーム期間計数値を除数で割り算して分周値を生成し、この分周値で前記内部クロックを分周してパルス幅変調パルスの１周期毎に発生する分周出力パルスを出力する分周出力パルス生成手段と、
前記フレーム基準信号に同期してリセットし、前記分周出力パルスのパルス入力毎に前記内部クロックの計数を開始して計数値がパルス幅設定値となるまで計数し、計数期間のパルス幅を持つ前記パルス幅変調パルスを出力するパルス幅変調パルス発生手段と、
前記フレーム基準信号を、前記液晶パネルに入力される映像信号の表示期間に位相が同期した期間に発生する基準信号出力回路と
を備えるバックライト駆動装置。
【請求項７】
液晶パネルのバックライトにパルス幅変調パルス列に基づいて生成した電圧を供給するバックライト駆動装置において、
フレーム同期したフレーム基準信号の１周期で内部クロックを計数し、計数したフレーム期間計数値を除数で割り算して分周値を生成し、この分周値で前記内部クロックを分周してパルス幅変調パルスの１周期毎に発生する分周出力パルスを出力する分周出力パルス生成手段と、
前記フレーム基準信号に同期してリセットし、前記分周出力パルスのパルス入力毎に前記内部クロックの計数を開始して計数値がパルス幅設定値となるまで計数し、計数期間のパルス幅を持つ前記パルス幅変調パルスを出力するパルス幅変調パルス発生手段と、
前記パルス幅変調パルスの１フレーム期間当たり出力パルス数を所定数に設定するために、制限信号として前記除数を前記パルス幅変調パルス発生手段に与える制限手段と
を備えるバックライト駆動装置。
【請求項８】
分周出力パルス生成手段は、前記フレーム基準信号の１周期毎に順次得られる前記フレーム期間計数値としては、最小値を採用している請求項７記載のバックライト駆動装置。
【請求項９】
液晶パネルのバックライトにパルス幅変調パルス列に基づいて生成した電圧を供給するバックライト駆動装置において、
フレーム同期したフレーム基準信号の１周期で内部クロックを計数し、計数したフレーム期間計数値を補正除数で割り算して分周値を生成し、この分周値で前記内部クロックを分周してパルス幅変調パルスの１周期毎に発生する分周出力パルスを出力する分周出力パルス生成手段と、
前記フレーム基準信号に同期してリセットし、前記分周出力パルスのパルス入力毎に前記内部クロックの計数を開始して計数値がパルス幅設定値となるまで計数し、計数期間のパルス幅を持つ前記パルス幅変調パルスを出力するパルス幅変調パルス発生手段と、
前記パルス幅変調パルスの１フレーム期間当たり出力パルス数を所定数に設定するために、制限信号として前記補正除数の元となる除数を前記パルス幅変調パルス発生手段に与える制限手段と
を備えるバックライト駆動装置。
【請求項１０】
前記除数は、フレーム周波数の倍数の指定されるパルス数よりも前記パルス幅変調パルスが多く出力されない値である請求項１又は７又は９記載のバックライト駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置のバックライト駆動装置に関する。
【背景技術】
【０００２】
光透過型液晶表示装置はバックライトと液晶パネルを有する。液晶パネルの液晶層の液晶分子の傾きは、画像信号で制御される。これによりバックライトから液晶パネルに照射されている透過光量が、液晶分子の傾きにより変化し、結果として、液晶パネル上に画像表示を得ることができる。
【０００３】
透過型液晶表示装置は、画像表示を行う場合には常時バックライトを点灯させておく必要がある。このため、液晶表示装置の消費電力の中でもバックライトにより消費される電力の割合が殆どを占める。バッテリーにより駆動されるモバイル機器の場合、機器の使用時間を延ばすためバックライトによる消費電力を低減することが重要である。
【０００４】
バックライトの消費電力を低減するために、バックライト駆動装置によってバックライトの輝度を抑制する方法がある。
【０００５】
バックライト駆動装置として、パルス幅変調パルス（ＰＷＭパルス）とこれよりも周波数が高いクロックパルス（インバータパルスと称される場合もある）を利用する技術がある。即ち、バックライト駆動装置は、ＰＷＭパルスによりクロックパルスの連続出力期間を制御して、クロックパルスをバックライトに供給している。したがってＰＷＭパルスのパルス幅が制御されると、クロックパルスの連続出力期間が制御され、結果としてバックライトの輝度も制御される。
【０００６】
上記したように、バックライトの輝度を低い輝度に制御可能なバックライト駆動装置は、一方では、バックライトの輝度の変動を抑え、安定化させることが要望される。バックライトの輝度を安定化することで、画質の品位を維持するためである。バックライトの輝度を安定化させるために、上記したインバータパルスの周波数を高い周波数で意図的に変化させて、バックライトの輝度変化が目立たないようにする技術がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−３００６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
バックライト駆動装置は、表示する絵柄、すなわち液晶表示装置に入力される画像信号のフレームに同期して動作を行う必要がある。
【０００９】
液晶表示装置の液晶パネルで表示される画像の画像信号としては、次の２種類がある。例えば液晶表示装置の外部から液晶パネルへ取り込まれる画像信号と、液晶表示装置の内部のメモリから液晶パネルへ取り込まれる画像信号とがある。
【００１０】
外部から取り込まれる画像信号は、外部垂直同期信号に同期している。このために外部から取り込まれる画像信号が液晶パネルで表示されるときは、バックライト駆動装置も外部垂直同期信号に同期して動作する必要がある。これに対して、液晶表示装置内部のメモリから液晶パネルへ取り込まれる画像信号が表示されるときは、バックライト駆動装置は内部垂直同期信号に同期して動作する必要がある。
【００１１】
内部垂直同期信号は、液晶表示装置内部に設けられているクロック発生器から出力される内部クロックに基づいて生成されている。したがって、内部垂直同期信号と内部クロックは同期している。また、内部垂直同期信号に同期するバックライト駆動装置が生成しているＰＷＭパルスも、内部クロックを用いて生成されているので、ＰＷＭパルスと内部垂直同期信号も同期している。
【００１２】
しかし、外部垂直同期信号が使用されるときは、クロック発生器から出力されている内部クロックと外部垂直同期信号とは非同期である。また外部垂直同期信号は位相変動を伴うことがある。このために、バックライト駆動装置が外部垂直同期信号に同期して動作し、内部クロックを計数することでＰＷＭパルスを作成した場合、ＰＷＭパルスの垂直同期信号期間内のパルス数が不安定となる。このことはバックライトの輝度が不安定となることを意味する。このような場合は、画質の品位が低下する。
【００１３】
そこで本実施形態では、外部垂直同期信号の位相変動に影響を受けにくく、結果的としてバックライトの輝度を安定化することができる液晶表示装置のバックライト駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本実施形態では、液晶パネルのバックライトにパルス幅変調パルス列に基づいて生成した電圧を供給するバックライト駆動装置において、分周パルス生成手段が、フレーム周期のフレーム基準信号に同期して動作開始し、前記パルス幅変調パルスのパルス列の１周期毎にパルスを持つ分周パルス列を生成する。パルス幅変調パルス発生手段が、前記フレーム基準信号に同期して動作開始し、前記分周パルス列のパルス入力毎に内部クロックの計数を開始し、計数値がパルス幅設定値に対応する値となるまでの期間のパルス幅を持つ前記パルス幅変調パルスを出力する。制限手段が、前記パルス幅変調パルス発生手段から出力される前記パルス幅変調パルスの１フレームの時間当たりのパルス数の出力個数を所定数に抑制するために前記パルス幅変調パルス発生手段に制限信号を与える。
【図面の簡単な説明】
【００１５】
【図１】実施形態の前提となるＰＷＭパルス発生回路の一例を示すブロック図である。
【図２】図１のＰＷＭパルス発生回路の動作例を説明するために示した動作タイミングチャートである。
【図３】図１のＰＷＭパルス発生回路の他の動作例を説明するために示した動作タイミングチャートである。
【図４】液晶表示装置において、バックライトのバックライト輝度と液晶パネルの光透過率との関係の一例を示す図である。
【図５】本開示における液晶表示装置のバックライト駆動装置の一実施形態を示すブロック図である。
【図６】図５のバックライト駆動装置の動作の要点を説明するために示した動作タイミングチャートである。
【図７】図５のバックライト駆動装置の動作を液晶パネルの表示領域を参照して説明する図である。
【図８】液晶表示装置に使用される液晶パネル駆動回路の動作を説明する図である。
【図９】図５のバックライト駆動装置の動作例を説明するために示した動作タイミングチャートである。
【図１０】本開示における液晶表示装置のバックライト駆動装置の他の実施形態を示すブロック図である。
【図１１】図１０のバックライト駆動装置の動作例を説明するために示した動作タイミングチャートである。
【図１２】本開示における液晶表示装置のバックライト駆動装置のさらに他の実施形態を示すブロック図である。
【図１３】図１２のバックライト駆動装置の動作例を説明するために示した動作タイミングチャートである。
【発明を実施するための形態】
【００１６】
以下、実施の形態について図面を参照して説明する。まず図１を参照して一実施形態の前提となるＰＷＭパルス発生回路を説明する。
【００１７】
図１に示すＰＷＭパルス発生回路は、発振クロック（OSC CLK）の入力端子１０、垂直同期周波数の内部垂直同期信号(Internal VSYNC)の入力端子１１及び外部垂直同期信号(External VSYNC)の入力端子１２を有する。入力端子１１、１２は、セレクタ１５に接続されており、何れか一方の同期信号がセレクタ１５で選択され、フレーム同期信号（Frame sync signal）（この信号をフレーム基準信号と称しても良い）として出力される。
【００１８】
フレーム基準信号は、フレームクロックカウンタ２１、分周器（ディバイダと称しても良い）２２、分周器（ディバイダと称しても良い）２３、ＰＷＭパルス生成器２４に入力される。また先の発振クロック（OSC CLK）も、フレームクロックカウンタ２１、分周器２２、分周器２３、ＰＷＭパルス生成器２４に入力される。
【００１９】
フレームクロックカウンタ２１は、フレーム同期信号（Frame sync signal）でリセットされ、１フレームの期間、発振クロック（OSC CLK）をカウントする。つまりフレームクロックカウンタ２１は、１フレーム期間（１フレーム時間と称しても良い）を発振クロック（OSC CLK）の計数値に変換することができる。この計数値をフレーム期間計数値と称してもよい。フレームクロックカウンタ２１からのフレーム期間計数値は、分周器２２に入力される。
【００２０】
分周器２２には、入力端子１３から除数(divisor)が与えられる。分周器２２は、１フレーム計数値を除数で割り算した結果の値（分割値或いはディバイディング数と称しても良い）を分周器２３に送る。
【００２１】
分周器２３は、ディバイディング数で発振クロック（OSC CLK）を分周し、分周出力パルスを出力する。分周出力パルスのパルス列は、ＰＷＭ生成器２４に入力する。
【００２２】
ＰＷＭ生成器２４は、分周出力パルスに同期して、発振クロック（OSC CLK）を取り込む。そしてこのＰＷＭ生成器２４は、端子１４から入力するパルス幅制御信号（duty）に基づいて、分周出力パルスの１周期期当たりに、カウントすべきクロックの数を決定する。ＰＷＭ生成器２４は、第1の分周出力パルスが入力したときクロックの計数を開始するとともに、ＰＷＭパルスを立ち上げる。そして、パルス幅制御信号で決められた数のクロックを計数したとき、ＰＷＭパルスを立ち下げる。次の第２の分周パルスが入力したとき、またクロックの計数を開始するとともに、ＰＷＭパルスを立ち上げる。そして、パルス幅制御信号で決められた数のクロックを計数したとき、ＰＷＭパルスを立ち下げる。このような動作を繰り返すことでＰＷＭパルスの連続性（パルス列）を得ている。
【００２３】
なおパルス幅制御信号（duty）としては、ＰＷＭ生成器２４の構成に応じて、各種の供給方法が可能である。
【００２４】
分周出力パルスの１周期期当たりにカウントされるクロックの数がＰＷＭパルスのディユーティーに対応する。したがって、パルス幅制御信号（duty）を変化させることにより、分周出力パルスの１周期期当たりに出力するクロック数が変化し、つまりＰＷＭパルスのディユーティーが変化し、バックライトの点灯時間または点灯電圧が制御される。
【００２５】
図２は、上記した回路の動作を示すタイミングチャートである。図２（２Ａ）は、フレーム基準信号であり、図２（２Ｂ）は、発振クロック（OSC CLK）である。図２（２Ｃ）は、分周器２３から出力される１フレーム期間計数値である。図の例は、発振クロック（OSC CLK）の周波数が7.83MHzで、フレーム周波数が60Hzとした場合の例である。その場合、フレームクロックカウンタ２１からの１フレーム期間計数値、つまり１フレーム期間のOSC CLK計数値は（7830000/60） = 130500となる。図２（２Ｄ）は、入力端子１３にセットされている除数(divisor)を示している。この例では、除数は100である。したがって、分周器２２から出力される分周値は、(130500/100) = 1305 として出力される。
【００２６】
この分周値は、次の分周器２３に入力される。分周器２３は、発振クロック（OSC CLK）を1305で分周して、分周出力パルスのパルス列を出力する。図２（２Ｅ）が分周出力パルスのパルス列である。図２（２Ｆ）は分周出力パルスを拡大して示している。
【００２７】
この分周出力パルスは、ＰＷＭ生成器２４に入力される。分周出力パルスは、ＰＷＭパルスの１周期を設定する。ＰＷＭ生成器２４は、図２（２Ｆ）、図２（２Ｇ）、図２（２Ｈ）に示すように、分周出力パルスの立ち上がりに同期してＰＷＭパルスを立ち上げる（ハイレベルにする）。そして、パルス幅制御信号（duty）により設定された値だけクロックをカウントすると、ＰＷＭパルスを立ち下げる（ローレベルにする）。従って、パルス幅制御信号（duty)を変えることにより、ＰＷＭパルスのデューティー（パルス幅）を変化させることができる。このＰＷＭパルスのパルス幅によってバックライトの点灯時間が制御される。すなわち、パルス幅が広いほどバックライトの輝度は明るくなる。
【００２８】
上記した回路において、フレーム周期のフレーム基準信号として、内部垂直同期信号が用いられる場合は、内部垂直同期信号と内部クロックは同期している。したがって、内部垂直同期信号に同期するバックライト駆動装置が生成しているＰＷＭパルスも、内部クロックを用いて生成されているので、ＰＷＭパルスと内部垂直同期信号も同期している。
【００２９】
しかしながら、フレーム周期の基準信号として、外部垂直同期信号が用いられる場合は、外部垂直同期信号と内部クロックは非同期である。
【００３０】
この場合は、図３に示すように各部の出力に周波数変動やジッターの影響が出てくる。図３において、図３（３Ａ）は、外部垂直同期信号であり、図３（３Ｂ）は、発振クロック（OSC CLK）である。図３（３Ｃ）は、分周器２３から出力される１フレーム期間計数値である。図の例は、発振クロック（OSC CLK）の周波数が7.83MHzで、フレーム周波数が60Hzとした場合の例である。ここでは、外部垂直同期信号が採用されているので、1フレーム計数値が変動することがある。周波数変動やジッターの影響を0.5%と仮定すると、図の例のようにフレームクロックカウンタ２１からの１フレームの時間計数値は、例えば131152、129847のように変動する。
【００３１】
図３（３Ｄ）は、入力端子１３にセットされている除数(divisor)を示している。この例では、除数は100である。フレームクロックカウンタ２１の計数結果は、131152や129847などとフレーム毎に異なる計数値が出力されるので、分周器２２の出力である分周値は、1311 や1298となる。この分周値に基づいてクロックを分周する分周器２３の分周出力パルスの数は、図３（３Ｅ）、（３Ｆ）に示すように、フレーム毎に変動し、分周出力パルスの数が101個や99個などと異なったパルス数で出力される。なお図３（３Ｇ）は、分周出力パルスの1周期の期間にカウントされるクロック数を示し、図３（３Ｈ）は、ＰＷＭパルスの例を示している。
【００３２】
その結果、ＰＷＭパルスはフレーム毎にパルス、すなわちハイレベル時間が異なってしまう。このフレームごとのパルス幅の相違によりフレーム毎にバックライト輝度が異なる現象（ちらつき現象）が発生してしまう。
【００３３】
そこで、本発明における実施形態では、上記したように分周出力パルスの数をフレーム毎に変動させてしまうような外部垂直同期信号の影響を受けにくいバックライト駆動装置を構成し、結果的としてバックライトの輝度を安定化することができる構成とする。
【００３４】
本題を説明する前に図４を参照して、バックライト駆動装置によるバックライトの輝度Ｙ１と、液晶パネルの光透過率Ｐ１との関係について簡単に説明する。図４において、線４Ａは、バックライトの輝度Ｙ１と、液晶パネルの光透過率Ｐ１に応じて得られる画面の明るさ表している。つまり、バックライトの輝度Ｙ１が低下しても、液晶パネルの光透過率Ｐ１を大きくすると、画面の明るさを一定に維持することが可能である。したがって、画面の明るさを犠牲にすることなく、バックライトの輝度を制御して、消費電力を低下させることができる。バックライトの輝度が低下されているときに、分周出力パルスの数が外部垂直同期信号の影響を受けて、フレーム毎に変動すると、画面の明るさの変動が目立ちやすくなる。
【００３５】
次に、本題に戻る。図５は、一実施形態であり、この実施形態の回路はバックライトの輝度を安定化させることができる。
【００３６】
図５において、図1と同一部分には、同一符号を付して説明は省略する。図５の回路が図１の回路と異なる部分は、フレーム基準信号として、垂直表示期間同期信号ＴＥを使用している部分である。垂直表示期間同期信号ＴＥは、インバータ１７を介してフレーム基準信号として使用される。なおインバータ１７は、極性を整備するためのものであり、必ずしも必須のものではない。
【００３７】
垂直表示期間同期信号ＴＥは、ＰＷＭ発生器２４から出力されるＰＷＭパルスの1フレーム当たりの数を所定値に抑制するので、制限信号と称しても良い。また垂直表示期間同期信号ＴＦの供給経路を、制限手段と称しても良い。
【００３８】
垂直表示期間同期信号ＴＥは、タイミング信号成生回路３０にて作成されている。タイミング信号号生成回路３０は、外部垂直同期信号或いは内部垂直同期信号と、水平同期信号、内部クロックなどを用いて、各種のタイミング信号を生成する。
【００３９】
またタイミング信号生成回路３０は、ビデオ信号処理回路（図示せず）に対して、水平及び垂直同期信号に同期した内部クロックを供給している。従って、ビデオ信号処理回路で処理されるビデオ信号は内部クロックに同期して処理される。このためにビデオ信号の表示期間は、内部クロックに同期している。ビデオ（イメージ）信号は、垂直同期信号の後縁から十数個の水平同期信号が存在するブランキング期間の後縁から存在する。フレーム内においてビデオ信号が存在する開始ラインは予め規定されている。
【００４０】
図６に示すように、垂直同期信号は、垂直ブランキング期間（イメージ信号が存在しない垂直方向非表示期間とも称される）を有する。図６（６Ａ）は、一般的な複合ビデオ信号を示し、ビデオ（イメージ）信号（輝度信号及びクロミナンス信号）を含む。1フレーム或いは1フィールド内に＃１−＃Ｌのラインには、ビデオ（イメージ）信号が存在し、垂直ブランキング期間には、ビデオ（イメージ）信号は存在しない。このビデオ信号は、デジタルＲＧＢコンポーネントビデオとして表されることができる。ＲＧＢのデータサンプルは、内部クロックに同期した転送パルスに同期して転送される。
【００４１】
図６（６Ｂ）は、タイミング信号成生回路３０にて生成された垂直表示期間同期信号ＴＥをインバータ１７で反転させた信号（フレーム基準信号）である。この垂直表示期間同期信号ＴＥ、つまりフレーム基準信号は、ＲＧＢコンポーネントビデオが存在する走査ラインと、内部クロックに同期してその位相が設定されているので、ビデオ信号の表示期間に正確に同期している。図６（６Ｃ）は、垂直同期信号及び水平同期信号を含む複合同期信号である。上記の垂直表示期間同期信号ＴＥは、垂直方向非表示期間と、垂直方向表示期間とを識別できる信号として生成される。
【００４２】
図７には、液晶パネルにおける映像の標示領域と、垂直同期信号、水平同期信号、垂直方向の表示期間、水平方向の表示期間との関係を示している。このように垂直表示期間同期信号ＴＥは、バックライトの点灯期間を、垂直方向表示期間のみに設定することができる。
【００４３】
上記した実施例では、垂直非表示期間と、表示期間とを識別できるフレーム基準信号（反転垂直表示期間同期信号ＴＥ）を得ている。
【００４４】
ここで、垂直表示期間の水平ライン数は予め規定されている。この結果、バックライトを点灯させるためのＰＷＭパルスは、表示期間のみにフ各レームで同じ数で生成されることになる。
【００４５】
図８は、さらに垂直同期信号の前後の垂直ブランキング期間を示している。図８（８Ａ）は、液晶パネル駆動回路にインする外部垂直同期信号、図８（８Ｂ）は外部水平同期信号、図８（８Ｃ）は、外部入力ビデオ信号である。図８（８Ｄ）は、タイミング信号生成回路で生成されたフレーム基準信号（反転垂直表示期間同期信号ＴＥ）であり、図８（８Ｆ）は、液晶パネル駆動回路から出力され液晶パネルに入力するビデオ信号である。図８（８Ｆ）は、ビデオ信号を構成しているＲＧＢ信号を液晶パネル内のＲ、Ｇ、Ｂ、各信号線に振り分ける制御を行っているアナログスイッチ回路（ASW回路）の制御を行うASW制御信号（RGB振り分け制御信号と称しても良い）である。図８（８Ｇ）は、液晶パネル駆動回路の垂直同期ドライブスタート信号である。図８（８Ｈ）のクロックＣＫＶ１、ＣＫＶ２は、スタート信号に同期してゲート制御レベルを液晶パネル駆動回路内の垂直方向シフトレジスタに保持し、保持したゲート制御レベルを垂直方向へシフトさせるためのパルスである。これにより、クロックＣＫＶ１、ＣＫＶ２は、ゲート制御レベルにより、水平ライン上の画素回路に対してビデオ信号の書き込みタイミングを設定することができる。
【００４６】
図９は、上記した回路の動作により１垂直期間内において、ＰＷＭパルスが何個生成されるかを説明するためのタイミングチャートである。
【００４７】
図９において、図９（９Ａ）は、外部垂直同期信号であり、図９（９Ｂ）は、垂直表示間同期信号ＴＥ、図９（９Ｃ）は、発振クロック（OSC CLK）である。
【００４８】
図９（９Ｄ）は、分周器２３から出力される表示時間計数値である。図９（９Ｅ）は、入力端子１３にセットされている除数(divisor)を示している。この例では、除数は100である。したがって、分周器２２から出力される分周値は、(128100/100) = 1281 として出力される。
【００４９】
この分周値は、次の分周器２３に入力される。分周器２３は、発振クロック（OSC CLK）を1281で分周して、分周出力パルスを出力する。図９（９Ｆ）が分周出力パルスである。図９（９Ｇ）は分周出力パルスを拡大して示している。図９（９Ｈ）は発振クロックを拡大して示している。
【００５０】
この分周出力パルスは、ＰＷＭ生成器２４に入力される。分周出力パルスは、ＰＷＭパルスの１周期を設定する。ＰＷＭ生成器２４は、図９（９Ｉ）に示すように、分周出力パルスの立ち上がりに同期してＰＷＭパルスを立ち上げる（ハイレベルにする）。そして、パルス幅制御信号（duty）により設定された値だけクロックをカウントすると、ＰＷＭパルスを立ち下げる（ローレベルにする）。従って、パルス幅制御信号（duty)を変えることにより、ＰＷＭパルスのデューティー（パルス幅）を変化させることができる。
【００５１】
上記実施例の構成はこのような構成に限定されるものではなく。各種の変形が可能であることは勿論である。また図５のフレームクロックカウンタ２１、分周器２２、２３が一体に構成されてもよい。さらに、コードにより記述されたソフトウエアにより動作するデジタルプロセッサにより構成されてもよいことは勿論である。
【００５２】
したがって、各ブロックの名称も上記に限定されるものではなく、同等の機能を有する場合は本実施形態の思想の概念に含まれる。したがって、フレームクロックカウンタ２１、分周器２２、２２が含まれる構成部分は分周パルス生成手段と称しても良い。また、ＰＷＭ生成器２４が含まれる構成部分は、パルス幅変調パルス発生手段と称してもよい。またインバータ１７が含まれる構成部分は、基準信号出力手段と称してもよい。
【００５３】
上記した表示制御信号、すなわちフレーム基準信号（反転垂直表示間同期信号ＴＥ）などは発振クロックOSC CLKから作成された信号なのでＴＥで規定される表示信号出力区間を発振クロックOSC CLKでカウントしてもジッターなどの変動の影響は受けない。表示信号が外部入力の場合、従来は外部垂直同期信号をフレーム基準信号として使用し、外部垂直同期信号と発振クロックOSC CLKが非同期であることに起因する周波数変動やジッターの影響を受けたが、本実施形態の場合は発振クロックOSC CLKに由来するフレーム基準信号（反転垂直表示期間同期信号ＴＥ）を基準とする構成であるために、非同期の動作にはならず周波数変動やジッターの影響は受けない。表示を制御する表示コントローラー（図示せず）は入力表示信号に同期させなければならないが、表示コントローラーにおける同期調整（同期信号の時間方向のゆれ、或いは位相変動）は表示動作に影響しない垂直同期信号の時間的に前後するブランキング期間で吸収される。
【００５４】
すなわち、発振クロックOSC CLKと外部垂直同期信号との非同期の影響が出るとすればブランキング期間すなわち反転ＴＥがローレベルの区間である。逆に反転垂直表示期間同期信号ＴＥのハイレベルの区間では非同期の影響を受けることが無い。
【００５５】
従って、フレーム基準信号（反転垂直表示期間同期信号ＴＥ）がハイレベルの区間の計数値は毎フレーム128100で一定している。計数値が一定しているため、その後の分周器の出力も一定しており、毎フレーム安定したＰＷＭパルスを得ることができる。つまり、外部入力の表示信号であった場合でも各フレーム内のＰＷＭパルス幅の個数が等しくなるためバックライトのちらつきを抑制することが可能となる。
【００５６】
さらに、セット側で、あるソフトウエア処理を行う場合でも、信号ＴＥを利用して、ブランキング期間でソフトウエア処理を行うことができる。このようにセット側のソフトウエア処理が行われた場合でも、各フレームのＰＷＭパルスの個数が等しくなるためバックライトのちらつきを抑制することが可能となる。
【００５７】
上記したようにバックライト輝度が一定に維持設定された後は、周波数変動やジッターがあった場合及び又はセット側のソフトウエア処理が入った場合も、各フレームのＰＷＭパルスのパルス幅およびパルス数が等しくなるためバックライトのちらつきを抑制することが可能となる。
【００５８】
上記したように本実施形態によれば、液晶パネルのバックライトにパルス幅変調パルスに基づいて生成した電圧を供給するバックライト駆動装置において、分周パルス生成手段が、フレーム周期のフレーム基準信号に同期してリセット動作し、１フレーム期間に内部クロックを計数した計数値を除算して、分周値を生成し、この分周値で前記内部クロックを分周することでパルス幅変調パルスの１周期毎に発生する分周パルスを出力する。
【００５９】
パルス幅変調パルス発生手段は、前記フレーム基準信号に同期してリセット動作し、前記分周パルスの入力時点から前記内部クロックの計数を開始し、計数値がパルス幅設定値となるまで計数し、この計数期間のパルス幅を持つ前記パルス幅変調パルスを出力する。ここで基準信号出力手段は、前記フレーム基準信号として、前記液晶パネルに入力される映像信号の表示期間に位相が同期した期間に発生する。
【００６０】
この発明は上記の実施形態に限定されるものではない。上記したようにフレーム内のＰＷＭパルスの個数を安定化させ、バックライトのちらつきを抑制する手段は以下のように実施することも可能である。
【００６１】
図１０は、本開示の別の実施形態である。図１の回路ブロックと同一部分には同一符号を付している。図１の回路ブロックと図１０の回路ブロックとの相違点を述べると以下の通りである。フレームクロックカウンタ２１と分周器２２との間に最小値検出器２１１が配置される。最小値検出器２１１は、フレームクロックカウンタ２１からフレーム毎に出力されている計数値を監視する。そして複数フレームの計数値の中の最小計数値を検出する。この最小計数値が分周器２２に与えられる。
【００６２】
分周器２２には、入力端子１３から除数(divisor)が与えられる。分周器２２は、最小計数値を除数１００で割り算した結果の値（ディバイでイング数）を分周器２３に送る。
【００６３】
分周器２３は、ディバイディング数で発振クロック（OSC CLK）を分周し、分周出力パルスを出力する。分周出力パルスは、ＰＷＭ生成器２４に入力する。
【００６４】
ＰＷＭ生成器２４は、分周出力パルスに同期して、発振クロック（OSC CLK）を取り込む。ＰＷＭ生成器２４は、端子１４から入力するパルス幅制御信号（duty）に基づいて、分周出力パルスの１周期期当たりに、カウントすべきクロックの数を決定する。ただし、ＰＷＭ生成器２４には、ＰＷＭパルスが１フレーム期間に出力されるパルス数を制限するためにＰＷＭ数制限値（この例では１００）が入力している。したがって、1フレーム期間に１０１個以上のＰＷＭパルスの出力は抑制される。
【００６５】
ＰＷＭ生成器２４は、第1の分周出力パルスが入力したときクロックの計数を開始するとともに、ＰＷＭパルスを立ち上げる。そして、パルス幅制御信号で決められた数のクロックを計数したとき、ＰＷＭパルスを立ち下げる。次の第２の分周パルスが入力したとき、またクロックの計数を開始するとともに、ＰＷＭパルスを立ち上げる。そして、パルス幅制御信号で決められた数のクロックを計数したとき、ＰＷＭパルスを立ち下げる。このような動作を繰り返すことでＰＷＭパルスの連続性を得ている。
【００６６】
ただし、上記したようにＰＷＭ生成器２４には、ＰＷＭパルスが１フレーム期間に出力されるパルス数を制限するＰＷＭ数制限値（この例では１００）が入力しているので、1フレーム期間に１０１個以上のＰＷＭパルスが出力されるのは抑制される。1フレーム期間に１０１個以上のＰＷＭパルスが出力されるのを抑制する方法としては、分周出力パルスがＰＷＭ生成器２４に１０１個入力するのを入力段で抑制する方法と、ＰＷＭパルスがＰＷＭ生成器２４から１０１個出力するのを出力段で抑制する方法が可能である。
【００６７】
図１１は、図１０のバックライト駆動装置の動作例を説明するために示した動作タイミングチャートである。
【００６８】
図１１（１１Ａ）は、外部垂直同期信号であり、図１１（１１Ｂ）は、発振クロック（OSC CLK）である。図１１（１１Ｃ）は、フレームクロックカウンタ２１から出力されるフレーム毎(nのフレーム・・・・, n＋ｘ１のフレーム, n＋ｘ２のフレーム)の計数値である。ｎフレームが131152であり,ある期間経過後のｎ＋ｘ１が129195, のｎ＋ｘ２が130500, ・・・と変動していものとする。図１１（１１Ｄ）は、最小値検出器２２１から出力される最小値（この例では、129847に続いてさらに小さい値129195が更新されて出力されている例を示している）である。
【００６９】
図１１（１１Ｅ）は、分周器２２に与えられる除数である。したがって、分周器２２から出力される分周値は、(129847/100) = 1298, 続いて (129195/100) = 1291として出力される。
【００７０】
この分周値は、次の分周器２３に入力される。分周器２３は、発振クロック（OSC CLK）を1298で分周し, 続いて1291で分周して、分周出力パルスを出力する。図１１の（１１Ｆ）が分周出力パルスである。図１１（１１Ｇ）は分周出力パルスを拡大して示している。なお、図１１の（１１Ｆ）において破線で示されている分周出力パルスはＰＷＭ生成器２４から出力されるＰＷＭパルスに寄与しない分周出力パルスであることを示している。
【００７１】
ＰＷＭ生成器２４は、端子１４から入力するパルス幅制御信号（duty）に基づいて、分周出力パルスの１周期期当たりに、カウントすべきクロックの数を決定する。ＰＷＭ生成器２４は、第1の分周出力パルスが入力したときＰＷＭパルスを立ち上げ、パルス幅制御信号（duty）により決まる値と同じ数のクロックをカウントしたとき、ＰＷＭパルスを立ち下げる。次の第２の分周出力パルスが入力したときＰＷＭパルスを立ち上げ、パルス幅制御信号（duty）により決まる値と同じ数のクロックをカウントしたとき、ＰＷＭパルスを立ち下げる。この動作を、ＰＷＭ生成器２４は、1フレーム期間繰り返すが、ＰＷＭ生成器２４には、ＰＷＭパルスが１フレーム期間に出力されるパルス数を制限するためにＰＷＭ数制限値（この例では１００）が入力しているので、１フレーム期間にＰＷＭパルスを１０１個以上出力することは抑制する。ＰＷＭ数制限値は、ＰＷＭ発生器２４から出力されるＰＷＭパルスの1フレーム当たりの数を所定値に抑制するので、制限信号と称しても良い。またＰＷＭ数制限値の供給経路を、制限手段と称しても良い。
【００７２】
この実施形態は、分周器２２に印加された除数、すなわちフレーム周波数の倍数指定値を用いて、ＰＷＭパルス数の制限を行っているが、この方法に限定されるものではない。別の箇所からＰＷＭパルス数の制限を行う値を与えてもよい。
【００７３】
要は、フレーム周波数の倍数指定値で指定されたパルス数（例えば１２０個）よりもＰＷＭパルスが多く出力されないように制限を行う。
【００７４】
図１０、図１１の例では１００個のＰＷＭパルスよりも多い数のＰＷＭパルスが出力されないように制限されるため、図１１に示すように１０１番目のＰＷＭパルスは削除される。このように、周波数変動やジッターなどによってフレームクロックカウンタ２１の計数結果が131152や129195などとフレーム毎に異なった場合でも、常時、最小値検出器２１１の検出した最小値を用い、かつＰＷＭ数制限値を用いてＰＷＭパルス列を作成している。このためにＰＷＭパルスを効率的に作成するとともに、１フレーム内では、常に指定された数のＰＷＭパルスを作成することができる。
【００７５】
また、本実施形態は、最小値を更新して書き換えて行くことによりフレーム時間の変化に追従して、分周値が決まる動作となる。したがって、最小値に応じて、１フレーム期間内の分周出力パルスのパルス数も決まる。最小値が小さい程、１フレーム期間内の分周出力パルスのパルス数は多くなるが、制限値により、１００以内に制限される。
【００７６】
上記の最小値の採用は、１フレーム期間内のＰＷＭパルスの生成個数を１００個とするために、生成動作の余裕を持たせるための処置である。
【００７７】
この結果、１フレーム期間内で生成されるＰＷＭパルス数が安定しており、フレーム間でＰＷＭパルスのパルス幅が等しくなるためバックライトのちらつきを抑制することが可能となる。
【００７８】
上記したように本実施形態によると、実施形態によれば、液晶パネルのバックライトにパルス幅変調パルスに基づいて生成した電圧を供給するバックライト駆動装置において、分周パルス生成手段が、フレーム周期のフレーム基準信号に同期してリセット動作し、１フレーム期間に内部クロックを計数した計数値を除算して、分周値を生成し、この分周値で前記内部クロックを分周することでパルス幅変調パルスの１周期毎に発生する分周パルスを出力する。ここで、前記１フレーム期間に内部クロックを計数した計数値としては、前記基準信号の位相が変動する場合、最小計数値が採用されている。
【００７９】
パルス幅変調パルス発生回路は、前記フレーム基準信号に同期してリセット動作し、前記分周パルスの入力時点から前記内部クロックの計数を開始し、計数値がパルス幅設定値となるまで計数している期間のパルス幅を持つ前記パルス幅変調パルスを出力する。ここで前記パルス幅変調パルスの1フレーム期間内の出力個数は、所定の値に制限されている。
【００８０】
上記実施形態によると、垂直同期信号の周波数変動やジッターがあった場合も各フレームのパルスの個数が等しくなるためバックライトのちらつきを抑制することが可能となる。またフレーム時間の変動にも追従できるためＰＷＭパルス出力数が安定しているためバックライトのチラツキを安定して抑制することが可能となる。
【００８１】
この発明は上記の実施形態に限定されるものではない。上記したようにフレーム内のＰＷＭパルスの個数を安定化させ、バックライトのちらつきを抑制する手段は以下のように実施することも可能である。
【００８２】
図１２は、本開示の別の実施形態である。図１の回路ブロックと同一部分には同一符号を付している。図１の回路ブロックと図１２の回路ブロックとの相違点を述べると以下の通りである。
【００８３】
図１の回路では分周器２２に入力端子１３より除数が与えられるが、図１２の回路では、入力端子１３と分周器２２との間に加算器２２０が設けられている。従って、入力端子１３に与えられた除数は、加算器２２０で補正され、補正除数として分周器２２に供給される。
【００８４】
また、入力端子１３の除数は、ＰＷＭ生成器２４に対して、ＰＷＭ数制限値として与えられる。このＰＷＭ数制限値は、図１０、図１１で説明した実施例の場合と同じ目的である。したがって、ＰＷＭ数制限値は、ＰＷＭ発生器２４から出力されるＰＷＭパルスの1フレーム当たりの数を所定値に抑制するので、制限信号と称しても良い。またＰＷＭ数制限値の供給経路を、制限手段と称しても良い。
【００８５】
図１３は、図１２のバックライト駆動装置の動作例を説明するために示した動作タイミングチャートである。
【００８６】
図１３（１３Ａ）は、例えば外部垂直同期信号であり、図１３（１３Ｂ）は、発振クロック（OSC CLK）である。図１３（１３Ｃ）は、フレームクロックカウンタ２１から出力されるフレーム毎(nのフレーム, n＋１のフレーム)の計数値である。131152, 129847 ・・・と変動している。
【００８７】
図１３（１３Ｄ）は、加算器２２０から出力された補正除数（例えば105）であり、図１３（１３Ｅ）が入力端子１３に与えられた除数である。この例では、補正値αがα＝５の場合を示している。図１３（１３Ｆ）、図１３（１３Ｇ）は、分周器２３から出力され、ＰＷＭ生成器２４で使用される分周出力パルスであり、図１３（１３Ｈ）は、発振クロックである。図１３（１３Ｉ）はＰＷＭパルスである。
【００８８】
計数値が131152, 129847, 131152, 129847 ・・・と変動しているものとすると、分周器２２から出力される分周値は、(131152/105)=1249 , (129847/105)= 1236, (131152/105)= 1249, (129847/105)= 1236 ・・・と変化する。分周器２３に与えられる分周値は、除数を100とした場合よりも小さくなる。この結果、分周出力パルスの数は、1フレーム期間内で100以上の数となる。つまりこの回路では、余裕を持って安定して100以上の分周出力パルスを作成する。一方では、ＰＷＭ生成器２４において１０１個以上のＰＷＭパルスが生成されるのを抑制している。
【００８９】
これにより、周波数変動やジッターによりフレームクロックカウンタ２１の計数結果が131152や129847などとフレーム毎に異なった場合でも、各フレームで１００個のＰＷＭパルスの作成が可能となる、すなわち、周波数変動やジッターがあった場合も各フレームのパルス幅の個数が等しくなるためバックライトのちらつきを抑制することが可能となる。
【００９０】
上記したように本実施形態は、周波数変動やジッターがあった場合も各フレームのパルス幅の個数が等しくなるためバックライトのちらつきを抑制することが可能となる。また、加算手段とＰＷＭ生成器にリミッタ（ＰＷＭパルス作成を禁止する回路）を追加するだけで、その他のアルゴリズムの変更を必要としない。つまり簡単な回路構成でバックライトのチラツキを抑制することが可能となる。
【００９１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９２】
１５・・・セレクタ、１７・・・インバータ、２１・・・フレームクロックカウンタ、２２、２３・・・分周器、２４・・・ＰＷＭ生成器、２２１・・・最小値検出器、２２０・・・加算器。
【図１】
2013156326.tif 000003
【図２】
2013156326.tif 000004
【図３】
2013156326.tif 000005
【図４】
2013156326.tif 000006
【図５】
2013156326.tif 000007
【図６】
2013156326.tif 000008
【図７】
2013156326.tif 000009
【図８】
2013156326.tif 000010
【図９】
2013156326.tif 000011
【図１０】
2013156326.tif 000012
【図１１】
2013156326.tif 000013
【図１２】
2013156326.tif 000014
【図１３】
2013156326.tif 000015