(57)【要約】【課題】所望の電気特性を有するＴＳＶ構造の形成を可能にする。【解決手段】本実施形態による半導体装置は、貫通孔１５を有する半導体基板１０と、半導体基板の第１面上に形成され、第１開口部１８を有する第１絶縁層１１と、第１絶縁層上に形成された第１導電層１２と、半導体基板の第２面上に形成され、貫通孔の第２面上に第２開口部２３を有する第２絶縁層１４と、半導体基板の側面上、および第２絶縁層の側面上に連接して形成され、第３開口部１７を有する第３絶縁層１６と、第２絶縁層の側面上、第３絶縁層の上面上および側面上、および第１絶縁層の側面上に連接して形成され、第１導電層に接する第２導電層２０と、を具備する。半導体基板の第２面上に形成された第２絶縁層の膜厚は、半導体基板の側面上に形成された第３絶縁層の膜厚以上である。【選択図】      図１
2013157540.tif 000002
【特許請求の範囲】
【請求項１】
第１面から前記第１面に対向する第２面まで貫通する貫通孔を有する半導体基板と、
前記半導体基板の前記第１面上に形成され、前記貫通孔の前記第１面上に前記貫通孔よりも小径の第１開口部を有する第１絶縁層と、
前記第１絶縁層上に、前記第１開口部を覆うように形成された第１導電層と、
前記半導体基板の前記第２面上に形成され、前記貫通孔の前記第２面上に第２開口部を有する第２絶縁層と、
前記半導体基板の側面上、および前記第２絶縁層の側面上に連接して形成され、前記第１絶縁層に接しかつ前記第１開口部上に第３開口部を有する第３絶縁層と、
前記第２絶縁層の側面上、前記第３絶縁層の上面上および側面上、および前記第１絶縁層の側面上に連接して形成され、前記第１導電層に接する第２導電層と、
を具備し、
前記半導体基板の前記第２面上に形成された前記第２絶縁層の膜厚は、前記半導体基板の側面上に形成された前記第３絶縁層の膜厚以上であることを特徴とする半導体装置。
【請求項２】
前記半導体基板の側面上に形成された前記第３絶縁層の膜厚は、ほぼ一定であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の前記第２面上の角部から前記第２導電層までの最短距離は、前記半導体基板上に形成された前記第３絶縁層の膜厚以上であることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
第１面から前記第１面に対向する第２面まで貫通する貫通孔を有する半導体基板と、
前記半導体基板の前記第１面上に形成され、前記貫通孔の前記第１面上に前記貫通孔よりも小径の第１開口部を有する第１絶縁層と、
前記第１絶縁層上に、前記第１開口部を覆うように形成された第１導電層と、
前記半導体基板の前記第２面上に形成され、前記貫通孔の前記第２面上に第２開口部を有する第２絶縁層と、
前記半導体基板の側面上、前記第２絶縁層の側面上および上面上に連接して形成され、前記第１絶縁層に接しかつ前記第１開口部上に第３開口部を有する第４絶縁層と、
前記第４絶縁層の側面上、および前記第１絶縁層の側面上に連接して形成され、前記第１導電層に接する第２導電層と、
を具備し、
前記半導体基板の前記第２面上に形成された前記第２絶縁層および前記第４絶縁層の積算膜厚は、前記半導体基板の側面上に形成された前記第４絶縁層の膜厚以上であることを特徴とする半導体装置。
【請求項５】
前記半導体基板の側面上に形成された前記第４絶縁層の膜厚は、ほぼ一定であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記半導体基板の前記第２面上の角部から前記第２導電層までの最短距離は、前記半導体基板の側面上に形成された前記第４絶縁層の膜厚以上であることを特徴とする請求項４または請求項５に記載の半導体装置。
【請求項７】
第１面から前記第１面に対向する第２面まで貫通する貫通孔を有する半導体基板と、
前記半導体基板の前記第１面上に形成され、前記貫通孔の前記第１面上に前記貫通孔よりも小径の第１開口部を有する第１絶縁層と、
前記第１絶縁層上に、前記第１開口部を覆うように形成された第１導電層と、
前記半導体基板の前記第２面上に形成され、前記貫通孔の前記第２面上に第２開口部を有する第２絶縁層と、
前記半導体基板の側面上、前記第２絶縁層の側面上および上面上に連接して形成され、前記第１絶縁層に接しかつ前記第１開口部上に第３開口部を有する第６絶縁層と、
前記第６絶縁層の側面上に連接して形成され、前記第３開口部上に第４開口部を有する第７絶縁層と、
前記第７絶縁層の側面上および上面上、前記第６絶縁層の側面上、および前記第１絶縁層の側面上に連接して形成され、前記第１導電層に接する第２導電層と、
を具備し、
前記半導体基板の前記第２面上に形成された前記第２絶縁層および前記第６絶縁層の積算膜厚は、前記半導体基板の側面上に形成された前記第６絶縁層および前記第７絶縁層の積算膜厚以上であることを特徴とする半導体装置。
【請求項８】
前記第６絶縁層は、前記半導体基板の前記第２面上の角部近傍において、前記貫通孔内部に向かって突出して形成されることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記貫通孔内における前記第６絶縁層の側面上に形成された前記第７絶縁層の膜厚は、ほぼ一定であることを特徴とする請求項７または請求項８に記載の半導体装置。
【請求項１０】
前記半導体基板の前記第２面上の角部から前記第２導電層までの最短距離は、前記半導体基板の側面上に形成された前記第６絶縁層および前記第７絶縁層の積算膜厚以上であることを特徴とする請求項７乃至請求項９のいずれか１項に記載の半導体装置。
【請求項１１】
半導体基板の第１面上に、第１絶縁層を形成する工程と、
前記第１絶縁層上に、第１導電層を形成する工程と、
前記半導体基板の前記第１面に対向する第２面上に、第２絶縁層を形成した後、前記第２絶縁層をエッチングして第２開口部を形成する工程と、
前記第２絶縁層をマスクとして、前記半導体基板に第２面から第１面まで貫通する貫通孔を形成する工程と、
前記第１絶縁層の上面上、前記半導体基板の側面上、前記第２絶縁層の側面上および上面上に連接するように、第３絶縁層を形成する工程と、
前記第１絶縁層の上面上に形成された前記第３絶縁層をエッチングして第３開口部を形成する工程と、
前記第３開口部を介して、前記第１絶縁層をエッチングして第１開口部を形成する工程と、
前記前記第２絶縁層の側面上、前記第３絶縁層の上面上および側面上、前記第１絶縁層上に連接し、前記第１導電層に接するように、第２導電層を形成する工程と、
を具備し、
前記半導体基板の前記第２面上に形成された前記第２絶縁層の膜厚は、前記半導体基板の側面上に形成された前記第３絶縁層の膜厚以上であることを特徴とする半導体装置の製造方法。
【請求項１２】
半導体基板の第１面上に、第１絶縁層を形成する工程と、
前記第１絶縁層上に、第１導電層を形成する工程と、
前記半導体基板の前記第１面に対向する第２面上に、第２絶縁層を形成した後、前記第２絶縁層をエッチングして第２開口部を形成する工程と、
前記第２絶縁層をマスクとして、前記半導体基板に第２面から第１面まで貫通する貫通孔を形成する工程と、
前記第１絶縁層の上面上、前記半導体基板の側面上、前記第２絶縁層の側面上および上面上に連接するように、第４絶縁層を形成する工程と、
前記第４絶縁層の上面上、側面上、および底面上に連接し、かつ前記第４絶縁層の側面上および底面上の膜厚よりも前記第４絶縁層の上面上の膜厚のほうが厚くなるように、第５絶縁層を形成する工程と、
前記第１絶縁層の上面上に形成された前記第４絶縁層および前記第５絶縁層をエッチングして第３開口部を形成する工程と、
前記第３開口部を介して、前記第１絶縁層をエッチングして第１開口部を形成する工程と、
前記第３絶縁層の側面上または第４絶縁層の側面上、および前記第１絶縁層の側面上に連接し、前記第１導電層に接するように、第２導電層を形成する工程と、
を具備し、
前記半導体基板の前記第２面上に形成された前記第２絶縁層および第３絶縁層の積算膜厚は、前記半導体基板の側面上に形成された前記第３絶縁層の膜厚以上であることを特徴とする半導体装置の製造方法。
【請求項１３】
半導体基板の第１面上に、第１絶縁層を形成する工程と、
前記第１絶縁層上に、第１導電層を形成する工程と、
前記半導体基板の前記第１面に対向する第２面上に、第２絶縁層を形成した後、前記第２絶縁層をエッチングして第２開口部を形成する工程と、
前記第２絶縁層をマスクとして、前記半導体基板に第２面から第１面まで貫通する貫通孔を形成する工程と、
前記第１絶縁層の上面上、前記半導体基板の側面上、前記第２絶縁層の側面上および上面上に連接し、かつ前記第１絶縁層の上面上、前記半導体基板の側面上、および前記第２絶縁層の側面上の膜厚よりも前記第２絶縁層の上面上の膜厚が厚くなるように、第６絶縁層を形成する工程と、
前記第６絶縁層の上面上、側面上、および底面上に、膜厚がほぼ一定になるように第７絶縁層を形成する工程と、
前記第１絶縁層の上面上に形成された前記第６絶縁層および前記第７絶縁層をエッチングして第３開口部を形成する工程と、
前記第３開口部を介して、前記第１絶縁層をエッチングして第１開口部を形成する工程と、
前記第６絶縁層の側面上第７絶縁層の側面上および上面上、および前記第１絶縁層の側面上に連接し、前記第１導電層に接するように、第２導電層を形成する工程と、
を具備し、
前記半導体基板の前記第２面上に形成された前記第２絶縁層および第６絶縁層の積算膜厚は、前記半導体基板の側面上に形成された前記第６絶縁層および前記第７絶縁層の膜厚以上であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路を用いた、例えばメモリデバイスにおいて、メモリ容量を高めるため、メモリチップ（半導体チップ）を多段に積層することが提案されている。
【０００３】
半導体チップには、半導体基板の表裏面を貫通する貫通孔が形成され、この貫通孔内に導電層が形成される。そして、チップ裏面に導電層と導通する金属バンプが設けられ、チップ表面の集積回路と電気的に接続される。上段の半導体チップの裏面に形成された金属バンプは下段の半導体チップの表面に形成された金属パッドに接合される。こうして上段のメモリチップの集積回路部分と下段のメモリチップの集積回路部分とが電気的に接続される。
【０００４】
このような半導体基板に形成された貫通接続部は、ＴＳＶ（Through Silicon Via）と呼ばれる。ＴＳＶは、半導体基板の裏面からエッチングにより貫通孔を形成し、この貫通孔の内面上に絶縁スペーサを形成した後、貫通孔内に導電層を埋め込むことにより、形成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第５，２２９，６４７号明細書
【特許文献２】特許第３，１８６，９４１号明細書
【特許文献３】特開２００８−３００７１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
所望の電気特性を有するＴＳＶ構造の形成を可能にする半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本実施形態による半導体装置は、半導体基板と、第１絶縁層と、第１導電層と、第２絶縁層と、第３絶縁層と、第２導電層と、を具備する。前記半導体基板は、第１面から前記第１面に対向する第２面まで貫通する貫通孔を有する。前記第１絶縁層は、前記半導体基板の前記第１面上に形成され、前記貫通孔の前記第１面上に前記貫通孔よりも小径の第１開口部を有する。前記第１導電層は、前記第１絶縁層上に、前記第１開口部を覆うように形成される。前記第２絶縁層は、前記半導体基板の前記第２面上に形成され、前記貫通孔の前記第２面上に第２開口部を有する。前記第３絶縁層は、前記半導体基板の側面上、および前記第２絶縁層側面上に連接して形成され、前記第１絶縁層に接しかつ前記第１開口部上に第３開口部を有する。前記第２導電層は、前記第２絶縁層の側面上、前記第３絶縁層の上面上および側面上、前記第１絶縁層の側面上に連接して形成され、前記第１導電層に接する。前記半導体基板の前記第２面上に形成された前記第２絶縁層の膜厚は、前記半導体基板の側面上に形成された前記第３絶縁層の膜厚以上である。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体装置の構造を示す断面図。
【図２】第１の実施形態に係る半導体装置の製造工程を示す断面図。
【図３】図２に続く、第１の実施形態に係る半導体装置の製造工程を示す断面図。
【図４】図３に続く、第１の実施形態に係る半導体装置の製造工程を示す断面図。
【図５】図４に続く、第１の実施形態に係る半導体装置の製造工程を示す断面図。
【図６】図５に続く、第１の実施形態に係る半導体装置の製造工程を示す断面図。
【図７】図６に続く、第１の実施形態に係る半導体装置の製造工程を示す断面図。
【図８】第２の実施形態に係る半導体装置の構造を示す断面図。
【図９】第２の実施形態に係る半導体装置の製造工程を示す断面図。
【図１０】図９に続く、第２の実施形態に係る半導体装置の製造工程を示す断面図。
【図１１】図１０に続く、第２の実施形態に係る半導体装置の製造工程を示す断面図。
【図１２】図１１に続く、第２の実施形態に係る半導体装置の製造工程を示す断面図。
【図１３】図１２に続く、第２の実施形態に係る半導体装置の製造工程を示す断面図。
【図１４】図１３に続く、第２の実施形態に係る半導体装置の製造工程を示す断面図。
【図１５】第３の実施形態に係る半導体装置の構造を示す断面図。
【図１６】第３の実施形態に係る半導体装置の製造工程を示す断面図。
【図１７】図１６に続く、第３の実施形態に係る半導体装置の製造工程を示す断面図。
【図１８】図１７に続く、第３の実施形態に係る半導体装置の製造工程を示す断面図。
【図１９】図１８に続く、第３の実施形態に係る半導体装置の製造工程を示す断面図。
【図２０】図１９に続く、第３の実施形態に係る半導体装置の製造工程を示す断面図。
【発明を実施するための形態】
【０００９】
ＴＳＶにおいて、絶縁スペーサとして例えばＰ−ＣＶＤ（Plasma Chemical Vapor Deposition）法により形成される酸化シリコン膜（ＳｉＯ２膜）を用いた場合、カバレッジが悪くなる。より具体的には、貫通孔内の上部側（半導体基板の裏面側、特に半導体基板の角部）において膜厚が厚く、下部側（半導体基板の表面側）において膜厚が薄く形成される。このため、絶縁スペーサを貫通孔内の下部側（底部側）で十分厚い膜厚を形成すると、上部側において貫通孔内部に向かって突出した形状（オーバーハング形状）となる。これにより、その後の導電層の埋め込みが困難になり、導電層内部にボイドが形成されてしまう。また、貫通孔内の底部側にノッチが生じた場合、膜厚が不十分となり、寄生容量の上昇、およびショート等の原因となる。
【００１０】
上記問題に対し、ＴＳＶの絶縁スペーサとして、カバレッジの良い絶縁層を形成する方法が提案されている。カバレッジの良い絶縁層としては、例えば熱ＣＶＤ法により形成される有機絶縁層が挙げられる。これにより、絶縁スペーサを貫通孔内において膜厚が一定の形状（コンフォーマル形状）にすることができる。
【００１１】
しかし、貫通孔内にコンフォーマルな絶縁スペーサを形成すると、貫通孔底部側における絶縁スペーサを除去する際、貫通孔上部側の絶縁スペーサは過剰に除去されてしまう。また、ＴＳＶの底部側の絶縁層を開口する際、貫通孔上部側の絶縁スペーサはさらに除去される。これにより、貫通孔上部側の絶縁スペーサの膜厚が不十分となり、半導体基板の角部と導電層との間でリーク電流の発生、または耐圧特性不良が生じる。なお、リソグラフィ工程を追加することにより、貫通孔底部における絶縁スペーサを除去することができるが、プロセスコストが増加してしまう。
【００１２】
このように、ＴＳＶにおいて、所望の電気特性を有する形状を形成することは困難である。
【００１３】
これに対し、本実施形態は、貫通孔上部側の絶縁スペーサの膜厚を十分に厚く形成することにより、上記問題を解決するものである。
【００１４】
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複した説明は、必要に応じて行う。
【００１５】
＜第１の実施形態＞
図１乃至図７を用いて、第１の実施形態に係る半導体装置（ＴＳＶ）について説明する。第１の実施形態は、ハードマスクとなる第２絶縁層１４の膜厚を厚くすることにより、半導体基板１０の角部近傍における絶縁スペーサ（第３絶縁層１６）の膜厚を厚くする例である。これにより、半導体基板１０の角部と第２導電層２０との最短距離を大きくすることができ、ＴＳＶにおける電気特性の劣化を抑制することができる。以下に、第１の実施形態について詳説する。
【００１６】
［第１の実施形態の構造］
まず、図１を用いて、第１の実施形態に係る半導体装置の構造について説明する。図１は、第１の実施形態に係る半導体装置の構造を示す断面図である。
【００１７】
図１に示すように、半導体装置は、半導体基板１０、第１絶縁層１１、第１導電層１２、配線層１３、第２絶縁層１４、第３絶縁層１６、第２導電層２０、およびバンプ電極２２を備える。
【００１８】
半導体基板１０は、例えばシリコン基板である。半導体基板１０は、その第１面（表面）から第１面に対向する第２面（裏面）まで貫通する貫通孔１５を有する。貫通孔１５の平面形状は例えば円形であり、その径は例えば数μｍ〜数１０μｍ程度である。なお、これに限らず、貫通孔１５の平面形状は、楕円形、または長方形等であってもよい。また、半導体基板１０の膜厚は、１０〜１００μｍ程度である。
【００１９】
第１絶縁層１１は、半導体基板１０の第１面上に形成される。第１絶縁層１１は、貫通孔１５の第１面上に貫通孔１５よりも小径の開口部１８を有する。開口部１８の平面形状は、例えば円形であるが、これに限らず、楕円形、または長方形等であってもよい。また、開口部１８と貫通孔１５は、平面において例えば同心円状である。第１絶縁層１１は、例えば酸化シリコンで構成される。
【００２０】
第１導電層１２は、第１絶縁層１１上に形成される。第１導電層１２は、第１絶縁層１１の開口部１８を覆うように形成される。第１導電層１２は、例えばポリシリコンまたはＮｉシリサイド等で構成される。
【００２１】
配線層１３は、第１導電層１２上に形成される。配線層１３は、例えばＣｕ、Ａｌ、Ｔｉ、またはＷ等の金属材料で構成される。
【００２２】
これら半導体基板１０の第１面上に形成された第１絶縁層１１、第１導電層１２、配線層１３、および図示せぬトランジスタ等で素子、集積回路が構成される。これにより、メモリやイメージセンサ等の半導体デバイスが形成される。
【００２３】
第２絶縁層１４は、半導体基板１０の第２面上に形成される。第２絶縁層１４は、貫通孔１５の第２面上に貫通孔１５と平面において同じ形状の開口部２３を有する。第２絶縁層１４は、例えば酸化シリコンまたは窒化シリコン（ＳｉＮＸ）等の単層膜もしくは積層膜で構成される。
【００２４】
第３絶縁層１６は、貫通孔１５内における半導体基板１０上、および開口部２３内における第２絶縁層１４上に形成される。言い換えると、第３絶縁層１６は、半導体基板１０の側面上、および第２絶縁層１４の側面上に連接して形成される。また、第３絶縁層１６は、第１絶縁層１１の上面に接して形成され、開口部１８上に開口部１８と平面において同じ形状の開口部１７を有する。
【００２５】
本実施形態における第２絶縁層１４および第３絶縁層１６の詳細な構成および膜厚規定については、後述する。
【００２６】
第２導電層２０は、貫通孔１５内、第２開口部２３内、および第３開口部１７内における第３絶縁層１６上、および開口部１８内における第１絶縁層１１上に、バリアメタル１９を介して連接して形成される。言い換えると、第２導電層２０は、第３絶縁層１６の側面上および上面上に形成される。また、第２導電層２０は、開口部１８の底面においてバリアメタル１９を介して第１導電層１２に接して形成され、半導体基板１０の第１面上に形成された回路と電気的に接続される。
【００２７】
なお、図面において、第２導電層２０は、貫通孔１５内、開口部２３内、開口部１７内、および開口部１８内に埋め込まれて形成されているが、これに限らず、これらの内面上のみに形成されてもよい。
【００２８】
第２導電層２０は、例えばＣｕ等で構成される。また、バリアメタル１９は、Ｔｉ、ＴｉＮ、Ｔａ、またはＴａＮ等の第２導電層２０の拡散を抑制可能な膜で構成される。
【００２９】
バンプ電極２２は、貫通孔１５の第２面上にバリアメタル２１を介して形成される。すなわち、バンプ電極２２は、バリアメタル２１を介して第２導電層２０に接して形成される。これにより、バンプ電極２２は、第２導電層２０を介して半導体基板１０の第１面上に形成された回路と電気的に接続される。
【００３０】
本実施形態において、第３絶縁層１６は、貫通孔１５外において第２絶縁層１４の側面上のみに形成される。すなわち、第３絶縁層１６の上面（第１面および第２面に平行な面）は、第２絶縁層１４の上面の高さ以下である。言い換えると、第３絶縁層１６は、少なくとも開口部２３の下部側の一部における第２絶縁層１４の側面上に形成される。
【００３１】
なお、図面において、第３絶縁層１６は、貫通孔１５外において、側面および上面が曲線的に（曲面を有して）連なっているが、これに限らず、直線的に角部を有して連なってもよい。また、第３絶縁層１６は、貫通孔１５外において、側面および上面がその間に形成される斜面によって連なってもよい。なお、以下の説明において、曲面は、側面の一部として示す。
【００３２】
また、第３絶縁層１６は、少なくとも貫通孔１５内における半導体基板１０上において、膜厚Ｗ１（第１面および第２面に対して平行方向の寸法）がほぼ一定（コンフォーマル）に形成される。第３絶縁層１６の膜厚Ｗ１は、例えば５００ｎｍ程度であるが、これに限らず、半導体基板１０と第２導電層２０との間でリーク電流が生じない程度に厚ければよい。コンフォーマルな第３絶縁層１６は、例えばポリイミドやＢＣＢ等の有機絶縁物で構成される。しかし、これに限らず、例えば酸化シリコン、窒化シリコン、ＳｉＯＦ（Fluorine−Doped ＳｉＯ２）、ポーラスＳｉＯＣ（Carbon−Doped ＳｉＯ２）等で構成されてもよい。
【００３３】
なお、ここで、膜厚がほぼ一定（コンフォーマル）とは、半導体基板１０の第１面から第２面の間における側面上の最小膜厚Ａおよび最大膜厚Ｂに対し、｜（Ａ−Ｂ）／（Ａ＋Ｂ）｜で表される膜厚均一性が０．２以下となる状態を示す。
【００３４】
一方、貫通孔１５外において、半導体基板１０の第２面上における角部（半導体基板１０の第２面と半導体基板１０の側面とを連ねる角部、以下単に半導体基板１０の角部と称す）近傍に形成される第３絶縁層１６（例えば、第２絶縁層１４の側面上に形成された第３絶縁層１６）の膜厚は、ハードマスクとなる第２絶縁層１４の膜厚Ｗ２（第１面および第２面に対して垂直方向の寸法）を厚くすることにより、厚くすることができる。すなわち、第２絶縁層１４の膜厚Ｗ２を厚くすることにより、半導体基板１０の角部と第２導電層２０との最短距離Ｗ３、および半導体基板１０の角部とその直上に位置する第２導電層２０（またはバンプ電極２２）との距離Ｗ４を大きくすることができる。
【００３５】
より具体的には、第２絶縁層１４の膜厚Ｗ２は、半導体基板１０の側面上に形成された第３絶縁層１６の膜厚Ｗ１以上であることが望ましい。これにより、半導体基板１０の第２面が露出して第２導電層２０またはバンプ電極２２と接してショートすることを防ぐことができる。また、半導体基板１０の角部とその直上に位置する第２導電層２０（またはバンプ電極２２）との距離Ｗ４を大きくすることができ、リーク電流を抑制することができる。
【００３６】
また、半導体基板１０の角部と第２導電層２０との最短距離Ｗ３は、第３絶縁層１６の膜厚Ｗ１以上の大きさであることが望ましい。これにより、半導体基板１０の角部とこれに最近接する第２導電層２０との間のリーク電流を抑制することができる。このため、例えば、第２絶縁層１４の膜厚Ｗ２を第３絶縁層１６の膜厚Ｗ１の２倍以上に設定することが望ましい。
【００３７】
なお、各膜厚等は、上記規定に限らず、半導体基板１０と第２導電層２０（またはバンプ電極２２）との間でリーク電流が発生しない程度に規定されればよい。
【００３８】
［第１の実施形態の製造方法］
次に、図２乃至図７を用いて、第１の実施形態に係る半導体装置の製造方法について説明する。図２乃至図７は、第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【００３９】
まず、図２に示すように、例えばシリコン基板からなる半導体基板１０の第１面上に、第１絶縁層１１が形成される。第１絶縁層１１は、例えば、回路における電極間絶縁層であり、酸化シリコンで構成される。第１絶縁層１１の膜厚は、例えば３００ｎｍ程度である。この第１絶縁層１１上（図面において、下面上）に、第１導電層１２および配線層１３が順に形成される。第１導電層１２は、例えばポリシリコンまたはＮｉシリサイドで構成され、配線層１３は、例えばＣｕ、Ａｌ、Ｔｉ、またはＷ等の金属材料で構成される。これら第１絶縁層１１、第１導電層１２、配線層１３、および図示せぬトランジスタ等で素子、集積回路が構成される。
【００４０】
次に、半導体基板１０の第１面側が接着剤等により、図示せぬ支持基板に貼合される。その後、半導体基板１０が第２面側から研削され、その膜厚が例えば１０〜１００μｍ程度に調整される。なお、以下の工程は、半導体基板１０の第１面側が支持基板に貼合された状態で行われる。
【００４１】
次に、半導体基板１０の第２面上に、ハードマスクとなる第２絶縁層１４が形成される。第２絶縁層１４は、例えば酸化シリコンまたは窒化シリコン等の単層膜もしくは積層膜で構成される。また、第２絶縁層１４の膜厚は、例えば５００ｎｍ〜１μｍ程度形成されるが、これに限らない。形成される第２絶縁層１４の膜厚は、後述する種々の層のエッチング工程におけるエッチング選択比を考慮し、最終的に第３絶縁層１６の膜厚以上の膜厚が残存するように調整されることが望ましい。
【００４２】
次に、第２絶縁層１４上に図示せぬレジストが形成され、例えばリソグラフィおよびＲＩＥ（Reactive Ion Etching）により、第２絶縁層１４がエッチングされる。これにより、第２絶縁層１４に開口部２３が形成され、開口部２３の底面において半導体基板１０の第２面が露出する。
【００４３】
次に、第２絶縁層１４または図示せぬレジストをマスクとして、例えばＲＩＥにより、半導体基板１０がエッチングされる。これにより、半導体基板１０の第２面から第１面まで貫通する貫通孔１５が形成される。また、貫通孔１５の底面において、第１絶縁層１１が露出する。その後、図示せぬレジストが除去される。
【００４４】
次に、図３に示すように、全面を覆うように、第３絶縁層１６が形成される。より具体的には、第３絶縁層１６は、貫通孔１５内における第１絶縁層１１上、貫通孔１５内における半導体基板１０上、および貫通孔１５外における第２絶縁層１４上に、連接して形成される。言い換えると、第３絶縁層１６は、露出した第１絶縁層１１の上面上、半導体基板１０の側面上、第２絶縁層１４の側面上および上面上に形成される。
【００４５】
このとき、第３絶縁層１６は、カバレッジの良い膜であり、その膜厚がほぼ一定（コンフォーマル）に形成される。第３絶縁層１６の膜厚Ｗ１は、例えば５００ｎｍ程度であるが、これに限らず、半導体基板１０と後述する第２導電層２０との間でリーク電流が生じない程度に厚ければよい。
【００４６】
コンフォーマルな第３絶縁層１６は、例えば、熱ＣＶＤ法により形成されるポリイミドやＢＣＢ等の有機絶縁物で構成される。しかし、熱ＣＶＤ法に限らず、例えば、スパッタ法、蒸着法、スピンコート法、スプレーコート法、またはＡＬＤ（Atomic Layer Deposition）法で形成されてもよい。また、有機絶縁物に限らず、上記方法により形成される酸化シリコン、窒化シリコン、ＳｉＯＦ、ポーラスＳｉＯＣ等で構成されてもよい。本例では、有機絶縁物を用いた場合について説明する。
【００４７】
次に、図４に示すように、例えばＡｒ／Ｏ２系のプラズマエッチングにより、貫通孔１５内の底面に位置する第３絶縁層１６（第１絶縁層１１上面上の第３絶縁層１６）がエッチングされて除去される。これにより、貫通孔１５内の底面に位置する第３絶縁層１６に、貫通孔１５よりも小径の開口部１７が形成される。また、開口部１７の底面において、第１絶縁層１１が露出する。
【００４８】
このとき、第２絶縁層１４の上面上に形成された第３絶縁層１６もエッチングされる。この貫通孔１５（開口部２３）の上部側に形成された第３絶縁層１６は、底部側に形成された第３絶縁層１６と比較して、エッチングレートが大きくなる。このため、上部側の第３絶縁層１６は、除去された底部側の第３絶縁層１６の膜厚以上にエッチングされる。その結果、第２絶縁層１４の上面上に形成された第３絶縁層１６だけではなく、第２絶縁層１４の上部側の側面上に形成された第３絶縁層１６も一部エッチングされて除去される。
【００４９】
なお、第３絶縁層１６を構成する材料によっては、第２絶縁層１４もエッチングされる。より具体的には、エッチングされる第２絶縁層１４の膜厚は、第３絶縁層１６とのエッチング選択比およびエッチングされる第３絶縁層１６の膜厚により算出される。本例では、第３絶縁層１６は有機絶縁物で構成されるため、酸化シリコンまたは窒化シリコンで構成される第２絶縁層１４はほとんどエッチングされない。
【００５０】
次に、図５に示すように、ＣＦ系のプラズマエッチングにより、露出した第１絶縁層１１がエッチングされて除去される。これにより、第１絶縁層１１に、開口部１７と同径の開口部１８が形成される。また、開口部１８の底面において、第１導電層１２が露出する。
【００５１】
このとき、第２絶縁層１４もエッチングされる。より具体的には、エッチングされる第２絶縁層１４の膜厚は、第１絶縁層１１とのエッチング選択比およびエッチングされる第１絶縁層１１の膜厚により算出される。
【００５２】
なお、第３絶縁層１６を構成する材料によっては、第３絶縁層１６もエッチングされる。より具体的には、エッチングされる第３絶縁層１６の膜厚は、第１絶縁層１１とのエッチング選択比およびエッチングされる第１絶縁層１１の膜厚により算出される。本例では、第３絶縁層１６は有機絶縁物で構成されるため、酸化シリコンで構成される第１絶縁層１１をエッチングしても第３絶縁層１６はほとんどエッチングされない。
【００５３】
このように、図４および図５の工程に示すように、半導体基板１０の角部近傍に残存する第３絶縁層１６（例えば、第２絶縁層１４の側面上の第３絶縁層１６）の膜厚は、残存する第２絶縁層１４の膜厚によって決まる。すなわち、半導体基板１０の角部と後述する第２導電層２０との最短距離Ｗ３、および半導体基板１０の角部とその直上に位置する第２導電層２０（またはバンプ電極２２）との距離Ｗ４は、第２絶縁層１４の膜厚によって決まる。
【００５４】
次に、図６に示すように、例えばスパッタ法、ＣＶＤ法、または蒸着法により、全面を覆うように、バリメタル１９が形成される。より具体的には、バリメタル１９は、開口部２３外の第２絶縁層１４上、開口部２３内の第２絶縁層１４上および第３絶縁層１６上、貫通孔１５内の第３絶縁層１６上、開口部１７内の第３絶縁層１６上、開口部１８内の第１絶縁層１１上および第１導電層１２上に、連接して形成される。言い換えると、バリアメタル１９は、第２絶縁層１４の上面上および側面上、第３絶縁層１６の上面上および側面上、第１絶縁層１１の上面上、および第１導電層１２の上面上に、形成される。バリメタル１９は、例えばＴｉＮまたはＴｉ等で構成される。バリアメタル１９の膜厚は、例えば５〜２００ｎｍ程度である。
【００５５】
次に、例えばめっき技術により、バリアメタル１９上に、第２導電層２０が形成される。これにより、第２導電層２０が貫通孔１５内、開口部１７，１８，２３内に埋め込まれる。このため、第２導電層２０は、開口部１８の底面においてバリアメタル１９を介して第１導電層１２に接して形成され、半導体基板１０の第１面上に形成された回路と電気的に接続される。また、第２導電層２０は、開口部２３外にも形成される。第２導電層２０は、例えばＣｕで構成される。
【００５６】
このとき、上述したように、貫通孔１５外における半導体基板１０の角部と第２導電層２０との最短距離Ｗ３が半導体基板１０上の第３絶縁層１６の膜厚Ｗ１の膜厚以上になることが望ましい。すなわち、第２絶縁層１４の膜厚Ｗ２が第３絶縁層１６の膜厚Ｗ１以上になることが望ましく、第３絶縁層１６の膜厚Ｗ１の２倍以上になることがより望ましい。
【００５７】
次に、図７に示すように、例えばＣＭＰ（Chemical Mechanical Polishing）により、開口部２３外に形成された余剰な第２導電層２０およびバリアメタル１９が除去される。これにより、第２絶縁層１４、第２導電層２０、およびバリアメタル１９の上面が平坦化される。
【００５８】
その後、図１に示すように、例えば、スパッタ法、ＣＶＤ法、またはめっき技術により、第２導電層２０に接するように、ＴｉまたはＴｉＮで構成されるバリアメタル２１およびＣｕで構成されるバンプ電極２２が形成される。これにより、バンプ電極２２は、第２導電層２０を介して半導体基板１０の第１面上に形成された回路と電気的に接続される。
【００５９】
このようにして、第１の実施形態に係るＴＳＶが形成される。
【００６０】
［第１の実施形態の効果］
上記第１の実施形態によれば、ハードマスクとなる第２絶縁層１４の膜厚Ｗ２を厚く形成する。より具体的には、第２絶縁層１４の膜厚Ｗ２をコンフォーマル形状の絶縁スペーサとなる第３絶縁層１６の膜厚Ｗ１以上に設定する。これにより、貫通孔１５の角部（半導体基板１０の角部）近傍に形成される第３絶縁層１６の膜厚を厚くすることができる。すなわち、半導体基板１０の角部と第２導電層２０との距離を大きくすることができ、その間のリーク電流を抑制することができる。したがって、所望の電気特性を有するＴＳＶ構造を形成することができる。
【００６１】
また、第１の実施形態では、貫通孔１５の底部における第３絶縁層１６を除去する際、新たなリソグラフィ工程を追加することなく行うことができる。すなわち、プロセスコストの増加を抑えつつ、上記構造を実現することができる。
【００６２】
＜第２の実施形態＞
図８乃至図１４を用いて、第２の実施形態に係る半導体装置について説明する。第１の実施形態では、第２絶縁層１４の膜厚を厚くすることにより、半導体基板１０の角部と第２導電層２０との最短距離を大きくした。これに対し、第２の実施形態は、絶縁スペーサとして、コンフォーマルな第４絶縁層２６およびオーバーハングな第５絶縁層３０を順に形成する。これにより、第２絶縁層１４の上面上にも絶縁スペーサ（少なくとも第４絶縁層２６）を残存させることで、半導体基板１０の角部と第２導電層２０との最短距離を大きくする例である。以下に、第２の実施形態について詳説する。
【００６３】
なお、第２の実施形態において、上記第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【００６４】
［第２の実施形態の構造］
まず、図８を用いて、第２の実施形態に係る半導体装置の構造について説明する。図８は、第２の実施形態に係る半導体装置の構造を示す断面図である。
【００６５】
図８に示すように、第２の実施形態において、第１の実施形態と異なる点は、ＴＳＶの絶縁スペーサである第４絶縁層２６が第２絶縁層１４の側面上だけではなく、上面上にも形成される点である。
【００６６】
より具体的には、第４絶縁層２６は、貫通孔１５内における半導体基板１０上、開口部２３内における第２絶縁層１４上、および開口部２３外における第２絶縁層１４上に形成される。言い換えると、第４絶縁層２６は、半導体基板１０の側面上、第２絶縁層１４の側面上、および第２絶縁層１４の上面上に連接して形成される。
【００６７】
また、第４絶縁層２６は、少なくとも貫通孔１５内における半導体基板１０上において、膜厚Ｗ１がほぼ一定（コンフォーマル）に形成される。第４絶縁層２６の膜厚Ｗ５は、例えば５００ｎｍ程度であるが、これに限らず、半導体基板１０と第２導電層２０との間でリーク電流が生じない程度に厚ければよい。コンフォーマルな第４絶縁層２６は、例えばポリイミドやＢＣＢ等の有機絶縁物で構成される。しかし、これに限らず、例えば酸化シリコン、窒化シリコン、ＳｉＯＦ、ポーラスＳｉＯＣ等で構成されてもよい。
【００６８】
一方、貫通孔１５外において、半導体基板１０の角部近傍に形成される第４絶縁層２６の膜厚は、ハードマスクとなる第２絶縁層１４および第２絶縁層１４上に形成された第４絶縁層２６の積算膜厚Ｗ６を厚くすることにより、厚くすることができる。すなわち、半導体基板１０の第２面上に形成された第２絶縁層１４および第４絶縁層２６の積算膜厚Ｗ６を厚くすることにより、半導体基板１０の角部と第２導電層２０との最短距離Ｗ７、および半導体基板１０の角部とその直上に位置するバンプ電極２２（または第２導電層２０）との距離Ｗ８を大きくすることができる。
【００６９】
より具体的には、半導体基板１０の第２面上に形成された第２絶縁層１４および第４絶縁層２６の積算膜厚Ｗ６は、半導体基板１０の側面上に形成された第４絶縁層２６の膜厚Ｗ５以上であることが望ましい。これにより、半導体基板１０の第２面が露出して第２導電層２０またはバンプ電極２２と接してショートすることを防ぐことができる。また、半導体基板１０の角部とその直上に位置するバンプ電極２２（または第２導電層２０）との距離Ｗ８を大きくすることができ、リーク電流を抑制することができる。
【００７０】
また、半導体基板１０の角部と第２導電層２０との最短距離Ｗ７は、第４絶縁層２６の膜厚Ｗ５以上の大きさであることが望ましい。これにより、半導体基板１０の角部と最近接する第２導電層２０との間のリーク電流を抑制することができる。このため、例えば、半導体基板１０の第２面上に形成された第２絶縁層１４および第４絶縁層２６の積算膜厚Ｗ６を第４絶縁層２６の膜厚Ｗ５の２倍以上に設定することが望ましい。
【００７１】
［第２の実施形態の製造方法］
次に、図９乃至図１４を用いて、第２の実施形態に係る半導体装置の製造方法について説明する。図９乃至図１４は、第２の実施形態に係る半導体装置の製造工程を示す断面図である。
【００７２】
まず、図９に示すように、第１の実施形態と同様に、半導体基板１０の第１面上に、第１絶縁層１１、第１導電層１２、および配線層１３が順に形成される。その後、半導体基板１０の第１面側が接着剤等により図示せぬ支持基板に貼合された後、半導体基板１０が第２面側から研削され、その膜厚が例えば１０〜１００μｍ程度に調整される。
【００７３】
次に、半導体基板１０の第２面上に、ハードマスクとなる第２絶縁層１４が形成される。第２絶縁層１４は、例えば酸化シリコンまたは窒化シリコン等の単層膜もしくは積層膜で構成される。また、第２絶縁層１４の膜厚は、第１の実施形態における第２絶縁層１４の膜厚よりも薄くてよく、例えば５０〜５００ｎｍ程度形成されるが、これに限らない。
【００７４】
次に、第２絶縁層１４上に図示せぬレジストが形成され、例えばリソグラフィおよびＲＩＥにより、第２絶縁層１４がエッチングされる。これにより、第２絶縁層１４に開口部２３が形成され、開口部２３の底面において半導体基板１０の第２面が露出する。
【００７５】
次に、第２絶縁層１４または図示せぬレジストをマスクとして、例えばＲＩＥにより、半導体基板１０がエッチングされる。これにより、半導体基板１０の第２面から第１面まで貫通する貫通孔１５が形成される。また、貫通孔１５の底面において、第１絶縁層１１が露出する。その後、図示せぬレジストが除去される。
【００７６】
次に、図１０に示すように、全面を覆うように、第４絶縁層２６が形成される。より具体的には、第４絶縁層２６は、貫通孔１５内における第１絶縁層１１上、貫通孔１５内における半導体基板１０上、および貫通孔１５外における第２絶縁層１４上に、形成される。言い換えると、第４絶縁層２６は、露出した第１絶縁層１１の上面上、半導体基板１０の側面上、第２絶縁層１４の側面上および上面上に形成される。
【００７７】
このとき、第４絶縁層２６は、その膜厚がほぼ一定（コンフォーマル）に形成される。第４絶縁層２６の膜厚は、例えば５００ｎｍ程度であるが、これに限らず、半導体基板１０と後述する第２導電層２０との間でリーク電流が生じない程度に厚ければよい。
【００７８】
コンフォーマルな第４絶縁層２６は、例えば、熱ＣＶＤ法により形成されるポリイミドやＢＣＢ等の有機絶縁物で構成される。しかし、熱ＣＶＤ法に限らず、例えば、スパッタ法、蒸着法、スピンコート法、スプレーコート法、またはＡＬＤ法で形成されてもよい。また、有機絶縁物に限らず、上記方法により形成される酸化シリコン、窒化シリコン、ＳｉＯＦ、ポーラスＳｉＯＣ等で構成されてもよい。本例では、有機絶縁物を用いた場合について説明する。
【００７９】
次に、図１１に示すように、全面を覆うように、第５絶縁層３０が形成される。より具体的には、第５絶縁層３０は、貫通孔１５内外における第４絶縁層２６上に、連接して形成される。言い換えると、第５絶縁層３０は、第４絶縁層２６の上面上、側面上、および底面上に形成される。
【００８０】
このとき、第５絶縁層３０は、カバレッジの悪い膜であり、上部側において膜厚が厚く貫通孔１５の内部に向かって突出して（オーバーハングに）形成される。第５絶縁層３０の膜厚は、貫通孔１５外における第４絶縁層２６の上面上において、例えば５００ｎｍ程度である。また、第５絶縁層３０の膜厚は、貫通孔１５内における第４絶縁層２６の側面上および底面上において、貫通孔１５外における第４絶縁層２６の上面上の１／２程度であることが望ましく、例えば２５０ｎｍ程度である。
【００８１】
オーバーハングな第５絶縁層３０は、例えば、Ｐ−ＣＶＤ法により形成される酸化シリコンで構成される。しかし、Ｐ−ＣＶＤ法に限らず、例えば、スパッタ法、蒸着法、スピンコート法、スプレーコート法、またはＡＬＤ法で形成されてもよい。また、酸化シリコンに限らず、上記方法により形成される窒化シリコン、ＳｉＯＦ、ポーラスＳｉＯＣ、またはポリイミドやＢＣＢ等の有機絶縁物等で構成されてもよい。本例では、酸化シリコンを用いた場合について説明する。
【００８２】
なお、ここで、オーバーハングな膜とは、半導体基板１０の貫通孔軸方向（第１面および第２面に対して垂直方向）の１／２（中央部）となる位置における側面上の膜厚Ｃに対して、第２面に向かって膜厚が厚くなり（概ね漸増し）、第１面に向かって膜厚が薄くなり（概ね漸減し）、半導体基板１０の第２面の位置における側面上の膜厚Ｄが膜厚Ｃの２倍以上となる状態を示す。
【００８３】
次に、図１２に示すように、例えばＣＦ系のプラズマエッチングにより、貫通孔１５内の底面に位置する第５絶縁層３０がエッチングされて除去される。これにより、貫通孔１５内の底面において、第４絶縁層２６が露出する。
【００８４】
このとき、上部側（貫通孔１５外）に形成された第５絶縁層３０もエッチングされる。この上部側に形成された第５絶縁層３０は、底部側に形成された第５絶縁層３０と比較して、エッチングレートが大きくなる。このため、上部側の第５絶縁層３０は、エッチングされた底部側の第５絶縁層３０の膜厚以上にエッチングされる。しかし、第５絶縁層３０は、上部側において、オーバーハングな膜であるため、エッチングレートが大きくても完全には除去されず、残存する。すなわち、第４絶縁層２６は、底部側を除いて、第５絶縁層３０に覆われたままである。
【００８５】
次に、例えばＡｒ／Ｏ２系のプラズマエッチングにより、貫通孔１５の底面部において露出した第４絶縁層２６がエッチングされて除去される。これにより、貫通孔１５内の底面に位置する第４絶縁層２６に、貫通孔１５よりも小径の開口部１７が形成される。また、開口部１７の底面において、第１絶縁層１１が露出する。
【００８６】
このとき、第２絶縁層１４の上面上に形成された第４絶縁層２６の上面および側面は、第５絶縁層３０に覆われている。このため、上部側に位置する第４絶縁層２６は、エッチングされない。なお、本例では、第４絶縁層２６は有機絶縁物で構成されるため、酸化シリコンで構成される第５絶縁層３０はほとんどエッチングされない。
【００８７】
次に、図１３に示すように、ＣＦ系のプラズマエッチングにより、露出した第１絶縁層１１がエッチングされて除去される。これにより、第１絶縁層１１に、開口部１７と同径の開口部１８が形成される。また、開口部１８の底面において、第１導電層１２が露出する。
【００８８】
このとき、第４絶縁層２６上に形成された第５絶縁層３０もエッチングされる。より具体的には、エッチングされる第５絶縁層３０の膜厚は、第１絶縁層１１とのエッチング選択比およびエッチングされる第１絶縁層１１の膜厚により算出される。これにより、第５絶縁層３０が全て除去されてもよいし、残存してもよい。
【００８９】
なお、第５絶縁層３０が全て除去されて第４絶縁層２６が露出した場合、第４絶縁層２６を構成する材料によっては、第４絶縁層２６も一部エッチングされる。より具体的には、エッチングされる第４絶縁層２６の膜厚は、第１絶縁層１１とのエッチング選択比および第４絶縁層２６が露出してからエッチングされる第１絶縁層１１の膜厚により算出される。本例では、第４絶縁層２６は有機絶縁物で構成されるため、酸化シリコンで構成される第１絶縁層１１をエッチングしても第４絶縁層２６はほとんどエッチングされない。
【００９０】
このように、コンフォーマルな第４絶縁層２６上にオーバーハングな第５絶縁層３０を形成することで、第４絶縁層２６は、半導体基板１０の側面上、第２絶縁層１４の側面上および上面上において、コンフォーマルな形状を維持して残存する。すなわち、第４絶縁層２６は、半導体基板１０の角部近傍において、コンフォーマルな形状を維持し、十分な膜厚を有する。
【００９１】
次に、図１４に示すように、例えばスパッタ法、ＣＶＤ法、または蒸着法により、全面を覆うように、バリメタル１９が形成される。より具体的には、バリメタル１９は、貫通孔１５内外における第４絶縁層２６上に、連接して形成される。言い換えると、バリメタル１９は、第４絶縁層２６の側面上および上面上に形成される。
【００９２】
次に、例えばめっき技術により、バリアメタル１９上に、第２導電層２０が形成される。これにより、第２導電層２０が貫通孔１５内、開口部１７，１８，２３内に埋め込まれる。このため、第２導電層２０は、開口部１８の底面においてバリアメタル１９を介して第１導電層１２に接して形成され、半導体基板１０の第１面上に形成された回路と電気的に接続される。また、第２導電層２０は、開口部２３外にも形成される。第２導電層２０は、例えばＣｕで構成される。
【００９３】
このとき、上述したように、貫通孔１５外における半導体基板１０の角部と第２導電層２０との最短距離Ｗ７が半導体基板１０上の第４絶縁層２６の膜厚Ｗ５の膜厚以上になることが望ましい。すなわち、半導体基板１０の第２面上に形成された第２絶縁層１４および第４絶縁層２６の積算膜厚Ｗ６が第４絶縁層２６の膜厚Ｗ５以上になることが望ましく、第４絶縁層２６の膜厚Ｗ５の２倍以上になることがより望ましい。
【００９４】
次に、例えばＣＭＰにより、第４絶縁層２６の上面上に形成された余剰な第２導電層２０およびバリアメタル１９が除去される。これにより、第４絶縁層２６、第２導電層２０、およびバリアメタル１９の上面が平坦化される。
【００９５】
その後、図８に示すように、例えば、スパッタ法、ＣＶＤ法、またはめっき技術により、第２導電層２０に接するように、ＴｉまたはＴｉＮで構成されるバリアメタル２１およびＣｕで構成されるバンプ電極２２が形成される。これにより、バンプ電極２２は、第２導電層２０を介して半導体基板１０の第１面上に形成された回路と電気的に接続される。
【００９６】
このようにして、第２の実施形態に係るＴＳＶが形成される。
【００９７】
［第２の実施形態の効果］
上記第２の実施形態によれば、絶縁スペーサとして、コンフォーマルな第４絶縁層２６およびオーバーハングな第５絶縁層３０を順に形成する。これにより、半導体基板１０の側面上、第２絶縁層１４の側面上、および第２絶縁層１４の上面上に亘って、絶縁スペーサとなる第４絶縁層２６が形成される。そして、半導体基板１０の第２面上に形成された第２絶縁層１４および第４絶縁層２６の積算膜厚Ｗ６を半導体基板１０の側面上に形成された第４絶縁層２６の膜厚Ｗ５以上に設定する。これにより、貫通孔１５の角部（半導体基板１０の角部）近傍に形成される第４絶縁層２６の膜厚を厚くすることができる。すなわち、半導体基板１０の角部と第２導電層２０との距離を大きくすることができ、上記第１の実施形態と同様の効果を得ることができる。
【００９８】
＜第３の実施形態＞
図１５乃至図２０を用いて、第３の実施形態に係る半導体装置について説明する。第３の実施形態は、絶縁スペーサとして、オーバーハングな第６絶縁層４０およびコンフォーマルな第７絶縁層３６を順に形成する。これにより、第２絶縁層１４の上面上にも絶縁スペーサ（第６絶縁層４０）を残存させることで、半導体基板１０の角部と第２導電層２０との最短距離を大きくする例である。以下に、第３の実施形態について詳説する。
【００９９】
なお、第３の実施形態において、上記各実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【０１００】
［第３の実施形態の構造］
まず、図１５を用いて、第３の実施形態に係る半導体装置の構造について説明する。図１５は、第３の実施形態に係る半導体装置の構造を示す断面図である。
【０１０１】
図１５に示すように、第３の実施形態において、上記各実施形態と異なる点は、ＴＳＶの絶縁スペーサとして、オーバーハングな第６絶縁層４０およびコンフォーマルな第７絶縁層３６が順に形成される点である。
【０１０２】
より具体的には、第６絶縁層４０は、貫通孔１５内における半導体基板１０上、開口部２３内における第２絶縁層１４上、および開口部２３外における第２絶縁層１４上に形成される。言い換えると、第６絶縁層４０は、半導体基板１０の側面上、第２絶縁層１４の側面上、および第２絶縁層１４の上面上に連接して形成される。また、第６絶縁層４０は、第１絶縁層１１の上面に接して形成され、開口部１８上に開口部１８と平面において同じ形状の開口部４７を有する。
【０１０３】
第６絶縁層４０は、上部側において膜厚が厚く突出して（オーバーハングに）形成される。第６絶縁層４０の膜厚は、貫通孔１５内における半導体基板１０の側面上および底面上において、例えば２５０ｎｍ程度である。オーバーハングな第５絶縁層３０は、例えば、酸化シリコンで構成される。しかし、これに限らず、例えば窒化シリコン、ＳｉＯＦ、ポーラスＳｉＯＣ、またはポリイミドやＢＣＢ等の有機絶縁物等で構成されてもよい。
【０１０４】
第７絶縁層３６は、貫通孔１５外において第６絶縁層４０の側面上のみに形成される。すなわち、第７絶縁層３６の上面は、第６絶縁層４０の上面の高さ以下である。また、第７絶縁層３６は、開口部４７上に開口部４７と平面において同じ形状の開口部１７を有する。
【０１０５】
また、第７絶縁層３６は、貫通孔１５内における第６絶縁層４０上において、膜厚がほぼ一定（コンフォーマル）に形成される。第７絶縁層３６の膜厚は、例えば５００ｎｍ程度である。コンフォーマルな第７絶縁層３６は、例えばポリイミドやＢＣＢ等の有機絶縁物で構成される。しかし、これに限らず、例えば酸化シリコン、窒化シリコン、ＳｉＯＦ、ポーラスＳｉＯＣ等で構成されてもよい。
【０１０６】
なお、半導体基板１０の側面上に形成された第６絶縁層４０および第７絶縁層３６のそれぞれは、上記膜厚に限らず、その積算膜厚Ｗ９が半導体基板１０と第２導電層２０との間でリーク電流が生じない程度に厚ければよい。
【０１０７】
貫通孔１５外において、半導体基板１０の角部近傍に形成される第６絶縁層４０の膜厚（または第７絶縁層３６との積算膜厚）は、ハードマスクとなる第２絶縁層１４および第２絶縁層１４上に形成された第６絶縁層４０の積算膜厚Ｗ１０を厚くすることにより、厚くすることができる。すなわち、半導体基板１０の第２面上に形成された第２絶縁層１４および第６絶縁層４０の積算膜厚Ｗ１０を厚くすることにより、半導体基板１０の角部と第２導電層２０との最短距離Ｗ１１、および半導体基板１０の角部とその直上に位置するバンプ電極２２（または第２導電層２０）との距離Ｗ１２を大きくすることができる。
【０１０８】
より具体的には、半導体基板１０の第２面上に形成された第２絶縁層１４および第６絶縁層４０の積算膜厚Ｗ１０は、半導体基板１０上に形成された第６絶縁層４０および第７絶縁層３６の積算膜厚Ｗ９以上であることが望ましい。これにより、半導体基板１０の第２面が露出して第２導電層２０またはバンプ電極２２と接してショートすることを防ぐことができる。また、半導体基板１０の角部とその直上に位置するバンプ電極２２（または第２導電層２０）との距離Ｗ１２を大きくすることができ、リーク電流を抑制することができる。
【０１０９】
また、半導体基板１０の角部と第２導電層２０との最短距離Ｗ１１は、第６絶縁層４０および第７絶縁層３６の積算膜厚Ｗ９以上の大きさであることが望ましい。これにより、半導体基板１０の角部と最近接する第２導電層２０との間のリーク電流を抑制することができる。このため、例えば、半導体基板１０の第２面上に形成された第２絶縁層１４および第６絶縁層４０の積算膜厚Ｗ１０を半導体基板１０上に形成された第６絶縁層４０および第７絶縁層３６の積算膜厚Ｗ９の２倍以上に設定することが望ましい。
【０１１０】
［第３の実施形態の製造方法］
次に、図１６乃至図２０を用いて、第３の実施形態に係る半導体装置の製造方法について説明する。図１６乃至図２０は、第３の実施形態に係る半導体装置の製造工程を示す断面図である。
【０１１１】
まず、第２の実施形態と同様、図９に示す工程が行われる。すなわち、第２絶縁層１４をマスクとして半導体基板１０がエッチングされ、半導体基板１０の第２面から第１面まで貫通する貫通孔１５が形成される。
【０１１２】
次に、図１６に示すように、全面を覆うように、第６絶縁層４０が形成される。より具体的には、第６絶縁層４０は、貫通孔１５内における第１絶縁層１１上、貫通孔１５内における半導体基板１０上、および貫通孔１５外における第２絶縁層１４上に、形成される。言い換えると、第６絶縁層４０は、露出した第１絶縁層１１の上面上、半導体基板１０の側面上、第２絶縁層１４の側面上および上面上に形成される。
【０１１３】
このとき、第６絶縁層４０は、カバレッジの悪い膜であり、上部側において膜厚が厚く突出して（オーバーハングに）形成される。第６絶縁層４０の膜厚は、貫通孔１５外における第２絶縁層１４の上面上において、例えば５００ｎｍ〜１μｍ程度である。また、第６絶縁層４０の膜厚は、貫通孔１５内における半導体基板１０の側面上および底面上において、貫通孔１５外における第２絶縁層１４の上面上の１／２程度であることが望ましく、例えば２５０ｎｍ程度である。
【０１１４】
オーバーハングな第６絶縁層４０は、例えば、Ｐ−ＣＶＤ法により形成される酸化シリコンで構成される。しかし、Ｐ−ＣＶＤ法に限らず、例えば、スパッタ法、蒸着法、スピンコート法、スプレーコート法、またはＡＬＤ法で形成されてもよい。また、酸化シリコンに限らず、上記方法により形成される窒化シリコン、ＳｉＯＦ、ポーラスＳｉＯＣ、またはポリイミドやＢＣＢ等の有機絶縁物等で構成されてもよい。本例では、酸化シリコンを用いた場合について説明する。
【０１１５】
次に、図１７に示すように、全面を覆うように、第７絶縁層３６が形成される。より具体的には、第７絶縁層３６は、貫通孔１５内外における第６絶縁層４０上に、連接して形成される。言い換えると、第７絶縁層３６は、第６絶縁層４０の側面上および上面上に形成される。
【０１１６】
このとき、第７絶縁層３６は、その膜厚がほぼ一定（コンフォーマル）に形成される。第７絶縁層３６の膜厚は、例えば５００ｎｍ程度である。
【０１１７】
コンフォーマルな第７絶縁層３６は、例えば、熱ＣＶＤ法により形成されるポリイミドやＢＣＢ等の有機絶縁物で構成される。しかし、熱ＣＶＤ法に限らず、例えば、スパッタ法、蒸着法、スピンコート法、スプレーコート法、またはＡＬＤ法で形成されてもよい。また、有機絶縁物に限らず、上記方法により形成される酸化シリコン、窒化シリコン、ＳｉＯＦ、ポーラスＳｉＯＣ等で構成されてもよい。本例では、有機絶縁物を用いた場合について説明する。
【０１１８】
次に、図１８に示すように、例えばＡｒ／Ｏ２系のプラズマエッチングにより、貫通孔１５の底面に位置する第７絶縁層３６がエッチングされて除去される。これにより、貫通孔１５内の底面に位置する第７絶縁層３６に、貫通孔１５よりも小径の開口部１７が形成される。また、開口部１７の底面において、第６絶縁層４０が露出する。
【０１１９】
このとき、上部側（貫通孔１５外）に形成された第７絶縁層３６もエッチングされる。この上部側に形成された第７絶縁層３６は、底部側に形成された第７絶縁層３６と比較して、エッチングレートが大きくなる。このため、上部側の第７絶縁層３６は、除去された底部側の第７絶縁層３６の膜厚以上にエッチングされる。その結果、第６絶縁層４０の上面上に形成された第７絶縁層３６だけではなく、第６絶縁層４０の上部側の側面に形成された第７絶縁層３６も一部エッチングされて除去される。
【０１２０】
次に、例えばＣＦ系のプラズマエッチングにより、貫通孔１５の底面部において露出した第６絶縁層４０がエッチングされて除去される。これにより、貫通孔１５内の底面に位置する第６絶縁層４０に、開口部１７と同径の開口部４７が形成される。また、開口部４７の底面において、第１絶縁層１１が露出する。
【０１２１】
このとき、上部側（貫通孔１５外）に形成された第６絶縁層４０もエッチングされる。この上部側に形成された第６絶縁層４０は、底部側に形成された第６絶縁層４０と比較して、エッチングレートが大きくなる。このため、上部側の第６絶縁層４０は、エッチングされた底部側の第６絶縁層４０の膜厚以上にエッチングされる。しかし、第６絶縁層４０は、上部側において、オーバーハングな膜であるため、エッチングレートが大きくても完全には除去されず、残存する。すなわち、第６絶縁層４０は、第２絶縁層１４の上面上および側面上に残存する。
【０１２２】
次に、図１９に示すように、ＣＦ系のプラズマエッチングにより、露出した第１絶縁層１１がエッチングされて除去される。これにより、第１絶縁層１１に、開口部４７と同径の開口部１８が形成される。また、開口部１８の底面において、第１導電層１２が露出する。
【０１２３】
このとき、第２絶縁層１４上に形成された第６絶縁層４０もエッチングされる。より具体的には、エッチングされる第６絶縁層４０の膜厚は、第１絶縁層１１とのエッチング選択比およびエッチングされる第１絶縁層１１の膜厚により算出される。
【０１２４】
なお、第７絶縁層３６を構成する材料によっては、第７絶縁層３６もエッチングされる。より具体的には、エッチングされる第７絶縁層３６の膜厚は、第１絶縁層１１とのエッチング選択比およびエッチングされる第１絶縁層１１の膜厚により算出される。本例では、第７絶縁層３６は有機絶縁物で構成されるため、酸化シリコンで構成される第１絶縁層１１をエッチングしても第７絶縁層３６はほとんどエッチングされない。
【０１２５】
このように、オーバーハングな第６絶縁層４０上にコンフォーマルな第７絶縁層３６を形成することにより、半導体基板１０の角部近傍の絶縁スペーサ（第７絶縁層３６および第６絶縁層４０）の膜厚を厚くすることができる。また、コンフォーマルな第７絶縁層３６は、底部側よりも上部側においてより大きくエッチングされる。このため、第６絶縁層４０のオーバーハング形状を相殺する。すなわち、半導体基板１０の側面上において、第６絶縁層４０および第７絶縁層３６の積層膜としてコンフォーマル形状にすることができる。このため、後述する第２導電層２０の埋め込み工程において、その埋め込み特性が劣化することを防ぐことができる。
【０１２６】
次に、図２０に示すように、例えばスパッタ法、ＣＶＤ法、または蒸着法により、全面を覆うように、バリメタル１９が形成される。より具体的には、バリメタル１９は、貫通孔１５内外における第６絶縁層４０および第７絶縁層３６上に、連接して形成される。言い換えると、バリメタル１９は、第６絶縁層４０および第７絶縁層３６の側面上および上面上に形成される。
【０１２７】
次に、例えばめっき技術により、バリアメタル１９上に、第２導電層２０が形成される。これにより、第２導電層２０が貫通孔１５内、開口部１７，１８，２３，４７内に埋め込まれる。このため、第２導電層２０は、開口部１８の底面においてバリアメタル１９を介して第１導電層１２に接して形成され、半導体基板１０の第１面上に形成された回路と電気的に接続される。また、第２導電層２０は、開口部２３外にも形成される。
【０１２８】
このとき、上述したように、貫通孔１５外における半導体基板１０の角部と第２導電層２０との最短距離Ｗ１１が半導体基板１０の側面上に形成された第６絶縁層４０および第７絶縁層３６の積算膜厚Ｗ９の膜厚以上になることが望ましい。すなわち、半導体基板１０の第２面上に形成された第２絶縁層１４および第６絶縁層４０の積算膜厚Ｗ１０が半導体基板１０の側面上に形成された第６絶縁層４０および第７絶縁層３６の積算膜厚Ｗ９以上になることが望ましく、半導体基板１０の側面上に形成された第６絶縁層４０および第７絶縁層３６の積算膜厚Ｗ９の２倍以上になることがより望ましい。
【０１２９】
次に、例えばＣＭＰにより、第６絶縁層４０の上面上に形成された余剰な第２導電層２０およびバリアメタル１９が除去される。これにより、第６絶縁層４０、第２導電層２０、およびバリアメタル１９の上面が平坦化される。
【０１３０】
その後、図１５に示すように、例えば、スパッタ法、ＣＶＤ法、またはめっき技術により、第２導電層２０に接するように、ＴｉまたはＴｉＮで構成されるバリアメタル２１およびＣｕで構成されるバンプ電極２２が形成される。これにより、バンプ電極２２は、第２導電層２０を介して半導体基板１０の第１面上に形成された回路と電気的に接続される。
【０１３１】
このようにして、第３の実施形態に係るＴＳＶが形成される。
【０１３２】
［第３の実施形態の効果］
上記第３の実施形態によれば、絶縁スペーサとして、オーバーハングな第６絶縁層４０およびコンフォーマルな第７絶縁層３６を順に形成する。これにより、半導体基板１０の側面上、第２絶縁層１４の側面上、および第２絶縁層１４の上面上に亘って、第６絶縁層４０が形成され、この第６絶縁層４０の側面上に第７絶縁層３６が形成される。そして、半導体基板１０の第２面上に形成された第２絶縁層１４および第６絶縁層４０の積算膜厚Ｗ１０を半導体基板１０の側面上に形成された第６絶縁層４０および第７絶縁層３６の積算膜厚Ｗ９以上に設定する。これにより、貫通孔１５の角部（半導体基板１０の角部）近傍に形成される第６絶縁層４０および第７絶縁層３６の膜厚を厚くすることができる。すなわち、半導体基板１０の角部と第２導電層２０との距離を大きくすることができ、上記第１の実施形態と同様の効果を得ることができる。
【０１３３】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【０１３４】
１０…半導体基板、１１…第１絶縁層、１２…第１導電層、１４…第２絶縁層、１５…貫通孔、１６…第３絶縁層、１７，１８，２３，４７…開口部、２０…第２導電層、２６…第４絶縁層、３０…第５絶縁層、３６…第７絶縁層、４０…第６絶縁層。
【図１】
2013157540.tif 000003
【図２】
2013157540.tif 000004
【図３】
2013157540.tif 000005
【図４】
2013157540.tif 000006
【図５】
2013157540.tif 000007
【図６】
2013157540.tif 000008
【図７】
2013157540.tif 000009
【図８】
2013157540.tif 000010
【図９】
2013157540.tif 000011
【図１０】
2013157540.tif 000012
【図１１】
2013157540.tif 000013
【図１２】
2013157540.tif 000014
【図１３】
2013157540.tif 000015
【図１４】
2013157540.tif 000016
【図１５】
2013157540.tif 000017
【図１６】
2013157540.tif 000018
【図１７】
2013157540.tif 000019
【図１８】
2013157540.tif 000020
【図１９】
2013157540.tif 000021
【図２０】
2013157540.tif 000022