(57)【要約】【課題】各フレームで補正電圧の印加による液晶素子の透過率変化を抑えて、リバースチルトドメインを低減させる。【解決手段】映像処理回路３０は、ノーマリーブラックモードにおいて、映像信号Ｖid-inで指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界を検出する境界検出部と、前記境界検出部により検出された境界に接する前記第１画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレーム期間の一部の期間において、当該印加電圧よりも高い補正電圧を指定し、当該１フレーム期間の他の期間において、当該印加電圧よりも低い補正電圧を指定する映像信号に補正する補正部とを備えることを特徴とする。【選択図】図１
2013156409.tif 000002
【特許請求の範囲】
【請求項１】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第１画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレーム期間の一部の期間において、当該印加電圧よりも高い補正電圧を指定し、当該１フレーム期間の他の期間において、当該印加電圧よりも低い補正電圧を指定する映像信号に補正する補正部と
を備えることを特徴とする映像処理回路。
【請求項２】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレーム期間の一部の期間において、当該印加電圧よりも低い補正電圧を指定し、当該１フレーム期間の他の期間において、当該印加電圧よりも高い補正電圧を指定する映像信号に補正する補正部と
を備えることを特徴とする映像処理回路。
【請求項３】
前記補正部は、
前記境界検出部により検出された境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレーム期間の一部の期間において、当該印加電圧よりも高い補正電圧を指定し、当該１フレーム期間の他の期間において、当該印加電圧よりも低い補正電圧を指定する映像信号に補正する
ことを特徴とする請求項１に記載の映像処理回路。
【請求項４】
前記補正部は、
前記第１画素について前記高い補正電圧を指定する映像信号に補正する期間と、前記第２画素について前記高い補正電圧を指定する映像信号に補正する期間とを同時期にする
ことを特徴とする請求項３に記載の映像処理回路。
【請求項５】
前記補正部は、
階調表現に用いる最低電圧を前記低い補正電圧として、前記境界に接する前記第１画素の前記映像信号を補正する
ことを特徴とする請求項１、３又は４に記載の映像処理回路。
【請求項６】
前記補正部は、
階調表現に用いる最高電圧を前記高い補正電圧として、前記境界に接する前記第２画素の前記映像信号を補正する
ことを特徴とする請求項２から４のいずれか１項に記載の映像処理回路。
【請求項７】
前記補正部は、
前記一部の期間及び前記他の期間のそれぞれにおいて、前記入力映像信号で指定される印加電圧に関わらず一定の補正電圧を指定する映像信号に補正する
ことを特徴とする請求項１から６のいずれか１項に記載の映像処理回路。
【請求項８】
前記補正部は、
前記液晶素子の透過率を１フレーム期間にわたって時間積分した積分透過率の前記映像信号の補正によって生じる変化が１．０％以下となるように、前記映像信号を補正する
ことを特徴とする請求項１から７のいずれか１項に記載の映像処理回路。
【請求項９】
前記境界検出部は、
前記入力映像信号で指定される前記第１画素と前記第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出し、
前記補正部は、
前記境界検出部によって検出されたリスク境界に接する画素を補正対象とする
ことを特徴とする請求項１から８のいずれか１項に記載の映像処理回路。
【請求項１０】
前記境界検出部は、
前記第１画素と前記第２画素との境界のうち、現フレームよりも１つ前の前フレームから現フレームにかけて変化した境界を検出し、
前記補正部は、
前記境界検出部によって検出された前記変化した境界に接する画素を補正対象とする
ことを特徴とする請求項１から９のいずれか１項に記載の映像処理回路。
【請求項１１】
前記補正部は、
前記変化した境界のうち、前フレームから現フレームにかけて１画素だけ移動した境界に接する画素を補正対象とする
ことを特徴とする請求項１０に記載の映像処理回路。
【請求項１２】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界を検出し、
検出した境界に接する前記第１画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレーム期間の一部の期間において、当該印加電圧よりも高い補正電圧を指定し、当該１フレーム期間の他の期間において、当該印加電圧よりも低い補正電圧を指定する映像信号に補正する
ことを特徴とする映像処理方法。
【請求項１３】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ指定する映像処理方法であって、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界を検出し、
検出した境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレーム期間の一部の期間において、当該印加電圧よりも低い補正電圧を指定し、当該１フレーム期間の他の期間において、当該印加電圧よりも高い補正電圧を指定する映像信号に補正する
ことを特徴とする映像処理方法。
【請求項１４】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極で液晶素子が構成された液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した入力映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を備え、
前記映像処理回路は、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第１画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレーム期間の一部の期間において、当該印加電圧よりも高い補正電圧を指定し、当該１フレーム期間の他の期間において、当該印加電圧よりも低い補正電圧を指定する映像信号に補正する補正部と
を有することを特徴とする液晶表示装置。
【請求項１５】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極で液晶素子が構成された液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した入力映像信号に基づいて前記液晶素子の印加電圧をそれぞれ指定する映像処理回路と
を備え、
前記映像処理回路は、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレーム期間の一部の期間において、当該印加電圧よりも低い補正電圧を指定し、当該１フレーム期間の他の期間において、当該印加電圧よりも高い補正電圧を指定する映像信号に補正する補正部と
を有することを特徴とする液晶表示装置。
【請求項１６】
請求項１４または１５に記載された液晶表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。
【背景技術】
【０００２】
液晶パネルは、画素毎に設けられた画素電極と、複数画素で共通に設けられたコモン電極とで液晶を挟持した構成を有している。このような液晶パネルでは、互いに隣接する画素電極同士で生じる横電界に起因する液晶の配向不良（リバースチルトドメイン）が発生し、これが表示上の不具合の原因となることがある。液晶の配向不良による表示上の不具合の発生を抑える技術が特許文献１および特許文献２に開示されている。特許文献１および特許文献２は、横電界が強く掛かる画素のうち、液晶配向（無機配向膜）の蒸着方向により画質不良が発生しやすい画素に生じる横電界を低減させることを開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２３７３６６号公報
【特許文献２】特開２０１０−１９１１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、補正対象画素に起因する表示背反は、各フレームにおいて、補正電圧の印加による液晶素子の透過率の変化量をその印加時間で時間積分した値が大きいほど、ユーザーに知覚されやすい。特許文献１および特許文献２が開示する技術では、補正対象画素において、１フレーム期間全体にわたって液晶素子に一定の補正電圧が印加されるため、ユーザーに知覚される表示背反が発生しやすいと考えられる。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、各フレームで補正電圧の印加による液晶素子の透過率変化を抑えて、リバースチルトドメインを低減させることである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る映像処理回路は、画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界を検出する境界検出部と、前記境界検出部により検出された境界に接する前記第１画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレーム期間の一部の期間において、当該印加電圧よりも高い補正電圧を指定し、当該１フレーム期間の他の期間において、当該印加電圧よりも低い補正電圧を指定する映像信号に補正する補正部とを備えることを特徴とする。
本発明によれば、各フレームで補正電圧の印加による液晶素子の透過率変化を抑えて、リバースチルトドメインを低減させることができる。
【０００６】
本発明に係る映像処理回路は、画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界を検出する境界検出部と、前記境界検出部により検出された境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレーム期間の一部の期間において、当該印加電圧よりも低い補正電圧を指定し、当該１フレーム期間の他の期間において、当該印加電圧よりも高い補正電圧を指定する映像信号に補正する補正部とを備えることを特徴とする。
本発明によれば、各フレームで補正電圧の印加による液晶素子の透過率変化を抑えて、リバースチルトドメインを低減させることができる。
【０００７】
本発明において、前記補正部は、前記境界検出部により検出された境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレーム期間の一部の期間において、当該印加電圧よりも高い補正電圧を指定し、当該１フレーム期間の他の期間において、当該印加電圧よりも低い補正電圧を指定する映像信号に補正するようにしてもよい。
本発明によれば、隣接する第１画素と第２画素との電位差をより小さくして、リバースチルトドメインを低減する効果を大きくすることができる。
【０００８】
本発明において、前記補正部は、前記第１画素について前記高い補正電圧を指定する映像信号に補正する期間と、前記第２画素について前記高い補正電圧を指定する映像信号に補正する期間とを同時期にするようにしてもよい。
本発明によれば、第１画素について高い補正電圧が印加される期間と、第２画素について高い補正電圧が印加される期間とが重複しない期間において、隣接する第１画素と第２画素との間に掛かる横電界が強くなるのを抑制することができる。
【０００９】
本発明において、前記補正部は、階調表現に用いる最低電圧を前記低い補正電圧として、前記境界に接する前記第１画素の前記映像信号を補正するようにしてもよい。
本発明によれば、リバースチルトドメインを低減する効果を大きくするために第１画素の補正電圧を高くしても、表示背反の発生を抑えることができる。
【００１０】
本発明において、前記補正部は、階調表現に用いる最高電圧を前記高い補正電圧として、前記境界に接する前記第２画素の前記映像信号を補正するようにしてもよい。
本発明によれば、リバースチルトドメインを低減する効果を大きくするための第２画素の補正後の電圧を低くしても、表示背反の発生を抑えることができる。
【００１１】
本発明において、前記補正部は、前記一部の期間及び前記他の期間のそれぞれにおいて、前記入力映像信号で指定される印加電圧に関わらず一定の補正電圧を指定する映像信号に補正するようにしてもよい。
本発明によれば、入力映像信号で指定される液晶素子の印加電圧に応じて個別の補正電圧が設定されていなくてよい。
【００１２】
本発明において、前記補正部は、前記液晶素子の透過率を１フレーム期間にわたって時間積分した積分透過率の前記映像信号の補正によって生じる変化が１．０％以下となるように、前記映像信号を補正するようにしてもよい。
本発明によれば、映像信号の補正による表示背反がユーザーに知覚されにくくなる。
【００１３】
本発明において、前記境界検出部は、前記入力映像信号で指定される前記第１画素と前記第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出し、前記補正部は、前記境界検出部によって検出されたリスク境界に接する画素を補正対象とするようにしてもよい。
本発明によれば、液晶のチルト方位に応じてリバースチルトドメインがより発生しやすい画素に絞って映像信号を補正することができる。
【００１４】
本発明において、前記境界検出部は、前記第１画素と前記第２画素との境界のうち、現フレームよりも１つ前の前フレームから現フレームにかけて変化した境界を検出し、前記補正部は、前記境界検出部によって検出された前記変化した境界に接する画素を補正対象とするようにしてもよい。
本発明によれば、画像の動きに応じてリバースチルトドメインが発生しやすい画素に絞って、リバースチルトドメインを低減させるための映像信号の補正を行うことができる。
【００１５】
本発明において、前記補正部は、前記変化した境界のうち、前フレームから現フレームにかけて１画素だけ移動した境界に接する画素を補正対象とするようにしてもよい。
本発明によれば、画像の動きに応じてリバースチルトドメインがより発生しやすい画素に絞って、リバースチルトドメインを低減させるための映像信号の補正を行うことができる。
【００１６】
なお、本発明は、映像処理回路のほか、映像処理方法、液晶表示装置および当該液晶表示装置を含む電子機器としても概念することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る映像処理回路を適用した液晶表示装置を示す図。
【図２】同液晶表示装置における液晶素子の等価回路を示す図。
【図３】同映像処理回路の構成を示す図。
【図４】同液晶表示装置を構成する液晶パネルのＶ−Ｔ特性を示す図。
【図５】同液晶パネルにおける表示動作を示す図。
【図６】同液晶パネルにおいてＶＡ方式としたときの初期配向の説明図。
【図７】オリジナル階調と補正階調との透過率変化の測定結果を示す図。
【図８】同映像処理回路の補正処理の概要の説明図。
【図９】同映像処理回路におけるリスク境界の検出手順の説明図。
【図１０】同映像処理回路における補正処理を示す図。
【図１１】同液晶パネルにおいて他のチルト方位角としたときの図。
【図１２】同液晶パネルにおいて他のチルト方位角としたときの図。
【図１３】本発明の第２実施形態に係る映像処理回路の補正処理の概要の説明図。
【図１４】同映像処理回路における補正処理を示す図。
【図１５】本発明の第３実施形態に係る映像処理回路の補正処理の概要の説明図。
【図１６】同映像処理回路における補正処理を示す図。
【図１７】本発明の第４実施形態に係る映像処理回路の補正処理の概要の説明図。
【図１８】同映像処理回路における補正処理を示す図。
【図１９】本発明の第５実施形態に係る映像処理回路の補正処理の概要の説明図。
【図２０】同映像処理回路における補正処理を示す図。
【図２１】本発明の第６実施形態に係る映像処理回路の補正処理の概要の説明図。
【図２２】同映像処理回路における補正処理を示す図。
【図２３】本発明の第７実施形態に係る映像処理回路の構成を示す図。
【図２４】同映像処理回路におけるリスク境界の検出手順の説明図。
【図２５】同映像処理回路におけるリスク境界の検出手順及び補正処理の説明図。
【図２６】本発明の第８実施形態に係る映像処理回路の補正処理の説明図。
【図２７】液晶表示装置を適用したプロジェクターを示す図。
【図２８】横電界の影響による表示上の不具合等を示す図。
【図２９】通常の４倍速駆動での入出力の映像信号の関係の説明図。
【図３０】リスク境界の時間的連続性を分断する補正処理の一例の説明図。
【図３１】オリジナル階調と補正階調との透過率変化の測定結果を示す図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を参照しつつ説明する。
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。
図１は、本実施形態に係る映像処理回路を適用した液晶表示装置１の全体構成を示すブロック図である。
図１に示すように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、走査線駆動回路１３０と、データ線駆動回路１４０とを備える。制御回路１０には、映像信号Ｖid-inが上位装置から同期信号Ｓynｃに同期して供給される。映像信号Ｖid-inは、液晶パネル１００における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Ｓynｃに含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。本実施形態では、映像信号Ｖid-inが供給される周波数が６０Ｈｚであり、その逆数である周期１６．６７ミリ秒で１フレーム（１コマ）の画像を表示するための映像信号Ｖid-inが供給される。
なお、映像信号Ｖid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Ｖid-inは液晶素子の印加電圧を指定するものといって差し支えない。以下の説明において、映像信号の階調レベルが高いほど液晶素子に対して指定する印加電圧が大きいものとする。
【００１９】
制御回路１０は、走査制御回路２０と映像処理回路３０とを備える。走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓynｃに同期して各部を制御する。映像処理回路３０は、詳細については後述するが、デジタルの映像信号Ｖid-inを処理して、アナログのデータ信号Ｖxを出力する。
【００２０】
液晶パネル１００は、素子基板（第１基板）１００ａと対向基板（第２基板）１００ｂとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶１０５が挟持された構成である。素子基板１００ａのうち、対向基板１００ｂとの対向面には、複数ｍ行の走査線１１２が図においてＸ（横）方向に沿って設けられる一方、複数ｎ列のデータ線１１４が、Ｙ（縦）方向に沿って、且つ各走査線１１２と互いに電気的に絶縁を保つように設けられている。
なお、この実施形態では、走査線１１２を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目という呼び方をする場合がある。
【００２１】
素子基板１００ａでは、さらに、走査線１１２とデータ線１１４との交差のそれぞれに対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。一方、対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路によって電圧ＬＣｃomが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、当該対向面に設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
【００２２】
図２は、液晶パネル１００における等価回路を示す図である。
図２に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成である。図１では省略したが、液晶パネル１００における等価回路では、実際には図２に示すように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が画素に相当する。そして、この画素の配列領域が表示領域１０１となる。
なお、本実施形態においては、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとする。
【００２３】
図１に戻って、走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙｃtrにしたがって、１、２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。詳細には、走査線駆動回路１３０は、図５（ａ）に示すように、走査線１１２をフレームにわたって１、２、３、…、（ｍ−１）、ｍ行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧ＶＨ（Ｈレベル）とし、それ以外の走査線への走査信号を非選択電圧ＶＬ（Ｌレベル）とする。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を液晶パネル１００に表示させるのに要する期間をいう。本実施形態では、同期信号Ｓynｃにより制御される垂直走査信号の周波数が２４０Ｈｚである。図５（ａ）に示すように、本実施形態の液晶表示装置１では、１フレームをそれぞれ第１フィールド〜第４フィールドまでの４つのフィールドに分けるとともに、各フィールドで、１〜ｍ行目の走査線を走査する、いわゆる４倍速駆動を実現する。すなわち、上位装置から６０Ｈｚの供給速度で供給される映像信号Ｖid-inに基づいて、液晶表示装置１が２４０Ｈｚの駆動速度で液晶パネル１００を駆動することで、映像信号Ｖid-inに基づいて１フレームの画像を表示することとなる。１フィールドの期間は、１／４フレーム期間に相当し、ここではおよそ４．１６ミリ秒である。また、図５（ｂ）に示すように、液晶表示装置１では、第１，３フィールドにおいて正極性書込を指定し、第２，４フィールドにおいて負極性書込を指定し、フィールド毎に書込極性を反転して、画素へのデータの書き込みを行う。
【００２４】
データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖxを、走査制御回路２０による制御信号Ｘｃtrにしたがって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングする。
なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣｃomと画素電極１１８との電位差であり、他の電圧と区別するためである。
【００２５】
さて、液晶素子１２０の印加電圧と透過率との関係は、ノーマリーブラックモードであれば、例えば図４（ａ）に示すようなＶ−Ｔ特性で表される。このため、液晶素子１２０を、映像信号Ｖid-inで指定された階調レベルに応じた透過率とさせるには、その階調レベルに応じた電圧を液晶素子１２０に印加すればよいはずである。しかしながら、液晶素子１２０の印加電圧を、映像信号Ｖid-inで指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生する場合がある。
【００２６】
リバースチルトドメインに起因する表示上の不具合の例について説明する。例えば図２８に示すように、映像信号Ｖid-inで示す画像が、白画素を背景として黒画素が連続する黒パターンがフレーム毎に１画素ずつ右方向に移動する場合、その黒パターンの左端縁部（動きの後縁部）において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、という一種の尾引き現象として顕在化する。
なお、液晶パネル１００が、白画素を背景とした黒画素の領域がフレーム毎に２画素以上ずつ移動するとき、液晶素子の応答時間が表示画面が更新される時間間隔（つまり、１フレーム期間）より短ければ、このような尾引き現象は顕在化しない（または、視認されにくい）。この理由は、次のように考えられる。すなわち、あるフレームにおいて、白画素と黒画素とが隣接したときに、その白画素でリバースチルトドメインが発生するかもしれないが、画像の動きを考えると、リバースチルトドメインが発生する画素が離散的となるので、視覚的に目立たない、と考えられるからである。
なお、図２８において見方を変えると、黒画素を背景として白画素が連続する白パターンがフレーム毎に１画素ずつ右方向に移動する場合に、その白パターンの右端縁部（動きの先端部）において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、ということもできる。また、図２８においては、説明の便宜上、画像のうち、１ラインの境界付近を抜き出している。
【００２７】
リバースチルトドメインに起因する表示上の不具合は、液晶素子１２０において挟持された液晶分子が不安定な状態にあるときに、横電界の影響によって乱れる結果、以後、印加電圧に応じた配向状態になりにくくなることが原因のひとつとして考えられている。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルの（または黒レベルに近い）暗画素と、白レベルの（または白レベルに近い）明画素とが隣接する場合である。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベルの電圧Ｖbk以上であって閾値Ｖth1（第１電圧）を下回る電圧範囲Ａにある液晶素子１２０の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液晶素子の透過率範囲（階調範囲）を「ａ」とする。
次に、明画素については、印加電圧が閾値Ｖth2（第２電圧）以上であってノーマリーブラックモードにおける白レベル電圧Ｖwt以下の電圧範囲Ｂにある液晶素子１２０とする。便宜的に、液晶素子の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）を「ｂ」とする。
【００２８】
このように考えた場合、画像の動きによって暗画素と明画素とが隣接することになったときの横電界の影響によって、リバースチルトドメインが発生しやすい状況にあるということができる。ただし、液晶分子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によってリバースチルトドメインが発生する場合と発生しない場合とがある。
【００２９】
図６（ａ）は、液晶パネル１００において互いに縦方向および横方向に隣接する２×２の画素を示す図であり、図６（ｂ）は、液晶パネル１００を、図６（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。
図６に示すように、ＶＡ方式の液晶分子は、画素電極１１８とコモン電極１０８との電位差（液晶素子の印加電圧）がゼロである状態において、チルト角がθaで、チルト方位角がθb（＝４５度）で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極１１８同士の横電界に起因して発生することから、画素電極１１８が設けられた素子基板１００ａの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極１１８（素子基板１００ａ）の側を基準にして規定する。
【００３０】
詳細には、チルト角θaとは、図６（ｂ）に示すように、基板法線Ｓvを基準にして、液晶分子の長軸Ｓaのうち、画素電極１１８側の一端を固定点としてコモン電極１０８側の他端が傾斜したときに、液晶分子の長軸Ｓaがなす角度とする。
一方、チルト方位角θbとは、データ線１１４の配列方向であるＹ方向に沿った基板垂直面を基準にして、液晶分子の長軸Ｓaおよび基板法線Ｓvを含む基板垂直面（ｐ−ｑ線を含む垂直面）がなす角度とする。なお、チルト方位角θbについては、画素電極１１８の側からコモン電極１０８に向けて平面視したときに、画面上方向（Ｙ方向の反対方向）から、液晶分子の長軸の一端を始点として他端に向かう方向（図６（ａ）では右上方向）までを、時計回りで規定した角度とする。
また、同様に画素電極１１８の側から平面視したときに、液晶分子における画素電極側の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端に向かう方向（図６（ａ）では左下方向）を便宜的にチルト方位の上流側と呼ぶことにする。
【００３１】
特開２０１１−１０７１７４号公報にも開示されているように、ＶＡ方式の液晶において、図６（ａ）に示すようにチルト方位角θbが４５度である場合、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図６（ｃ）に示すように、左辺および下辺に沿った内周領域で発生する。よって、あるｎフレームに着目したとき、次のような要件を満たす場合に、ｎフレームにおいて次の画素でリバースチルトドメインの影響を受ける、ということができる。
すなわち、
（１）ｎフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であって、かつ、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側又は下側に位置する場合に、
（３）ｎフレームにおいて当該明画素に変化する画素が、１フレーム前の（ｎ−１）フレームでは、液晶分子が不安定な状態にあったとき、
ｎフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、（２）において、暗画素と明画素とが隣接する部分を示す境界が、前フレームから１画素だけ移動しているときには、より一層リバースチルトドメインの影響を受けやすくなると考えられる。
【００３２】
このため、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接し、且つ、暗画素が、明画素に対して右上側、右側または上側に位置する場合、暗画素に相当する液晶素子に対し、補正電圧を印加する。そうすれば、要件（１）〜要件（３）を満たす期間が短縮されて液晶分子の配向不良状態が発生しにくくなり、ｎフレームにおいてリバースチルトドメインは発生しない、ということになる。
【００３３】
ここで、映像信号Ｖid-in（図２９（ａ））と、映像信号Ｖid-out（図２９（ｂ））との通常の４倍速駆動での関係について説明する。図２９（ａ），（ｂ）には、１ラインの画像の画素を示しており、各矩形が１画素に対応している。ここにおいて、黒色で塗り潰して表す画素は黒レベルの最小階調ｂｋであり、白色で塗り潰して表す画素は白レベルの最大階調ｗｔである。本実施形態において、最小階調ｂｋの映像信号は、コモン電極１０８の電圧ＬＣｃomと電位差を０Ｖとする液晶素子１２０への印加電圧を指定するものであり、液晶表示装置１において階調表現に用いる最低電圧である。一方、最大階調ｗｔの映像信号は、コモン電極１０８の電圧ＬＣｃomとの電位差を５．０Ｖとする液晶素子１２０への印加電圧を指定するものであり、液晶表示装置１において階調表現に用いる最高電圧である。
図２９（ｂ）において、映像信号Ｖid-inに対応する映像信号Ｖid-outにあっては、図中上から順に、第１，第２，第３，第４フィールドに対応する映像信号Ｖid-outをそれぞれ表している。
【００３４】
図２９（ａ）に示すように、映像信号Ｖid-inは６０Ｈｚの供給速度で供給され、この映像信号Ｖid-inにより、第１フレーム、第２フレーム、第３フレームと進むにつれて、画像が図中左から右に向かって１画素ずつスクロール移動する画像の表示を指定する。この場合、映像信号Ｖid-outが出力されたときには、図２９（ｂ）に示すように、第１〜第４フィールドにより構成される１フレーム期間の全体で（つまり、１６．６７ミリ秒にわたって）、同一箇所にリスク境界が存在する。同一位置にリスク境界が長期間にわたって存在すると、上述したように液晶分子の配向不良状態が安定しやすくなり、その隣接画素においてはリバースチルトドメインが発生しやすい状態になる。そこで、映像信号Ｖid-inで指定される印加電圧がＶth1を下回る場合に、Ｖth1以上の電圧に補正して液晶素子に印加すれば、その画素は暗画素でなくなるので、リスク境界が１フレーム期間全体で同一位置に存在することはない。
しかしながら、映像信号を補正するということは、液晶素子１２０に印加される電圧が本来の電圧から変化させられることになるので、液晶素子１２０の透過率が変化してそれが表示背反の原因となってしまうことがある。
【００３５】
ここで、図３０に示すような補正処理を考える。この補正処理では、１フレームのうちの第１，第３フィールドにおいて、リスク境界に接する暗画素（図３０に格子のハッチングで図示）の印加電圧を、中間階調に対応する電圧（ここでは、０Ｖと５．０Ｖとの中間である２．５Ｖとする。）に補正する。こうすれば、リスク境界であった箇所に第１，第３フィールドにおいて横電界が発生しないので、横電界の時間的連続性を分断することが可能である。この場合の補正対象画素の透過率の時系列変化は、図３１（ａ）に実線で示す光学応答波形のようになる。１フレーム期間全体でみた液晶素子の透過率は、補正階調に対応する補正電圧と、元の画像における階調（以下、「オリジナル階調」という。）に対応する電圧とが交互に印加されたときの透過率を、１フレーム期間にわたって時間積分した透過率（以下、「積分透過率」という。）に相当する。積分透過率は、図３１（ａ）に破線で示すとおりになる。
【００３６】
図３１（ｂ）は、ＶＡ方式の液晶のパネルを２４０Ｈｚで駆動し、補正電圧を印加するフレーム（補正電圧印加フレーム）と、オリジナル階調に応じた電圧の印加フレームとを交互にしたときの積分透過率の測定結果を示す表である。表内数字は積分透過率[％]を示す。オリジナル階調に応じた印加電圧が０Ｖであれば、補正電圧（中間階調に対応する約２．５１Ｖ）の印加により、積分透過率は０％→０．６４％に変化するだけであるから、その変化は比較的小さい（図３１（ａ）の「オリジナル階調：０」の場合に対応）。一方、オリジナル階調に応じた印加電圧が約１．５６９Ｖの場合、補正電圧（２．５１Ｖ）の印加により積分透過率は０．１８％→５．８６５％という具合に大きく変化する（図３１（ａ）の「オリジナル階調：高」の場合に対応）。このように積分透過率が大きく変化すると、補正電圧の印加による表示背反がユーザーに知覚されやすくなる。よって、図３０に示すような補正処理を行う場合、表示背反の影響を抑えるには、補正対象画素をオリジナル階調に応じた印加電圧が１．２６Ｖ以下の画素に限定し（図３１に「使用可能範囲」で示した範囲）、さらに、補正電圧を２．２Ｖ程度に引き下げることが必要である。しかし、この補正処理では、補正対象となる画素が限定的になり、補正電圧として採用できる電圧範囲が狭いので、リバースチルトドメインの低減効果を十分に得られない。
【００３７】
そこで、本実施形態では、１フレーム期間の一部の期間（第１期間）においては、オリジナル階調に応じた印加電圧よりも高い補正電圧を印加し、他の期間（第２期間）においては、オリジナル階調に応じた印加電圧よりも低い補正電圧を印加する。以下、第１期間の補正電圧を図４に示す「Ｖc1」し、対応する補正階調を「ｃ1」とする。補正階調ｃ1は、階調範囲ｄに属する階調レベルである。また、第２期間の補正電圧を図４に示す「Ｖbk」とし、対応する補正階調は「ｂｋ」である。
本実施形態では、図７に示すように、オリジナル階調に応じた印加電圧が１．６Ｖ以下のときに、第１期間において補正電圧Ｖc1＝２．５Ｖを印加し、第２期間において補正電圧Ｖbk＝０Ｖを印加する。このような補正処理とすれば、図３０を用いて説明したような、各フレームで一方向にのみ印加電圧を変化させる補正処理を行った場合に比べて、各フレームの積分透過率の変化を抑えることができる。図７の表からも分かるように、本実施形態によれば、１フレーム期間の積分透過率がオリジナル階調に関わらず一定階調（一定の補正電圧）になるようにしても、積分透過率の変化は小さいから、映像信号の補正による表示背反はユーザーに知覚されにくい。また、図３０に示すような補正処理を行う場合、前述したように、補正対象画素をオリジナル階調に応じた印加電圧が１．２６Ｖ以下の画素に限定する必要があった。これに対し、本実施形態では、オリジナル階調に応じた印加電圧がおよそ１．６Ｖであっても積分透過率の変化は０．６４％以下であるから、上記Ｖc1及びＶbkという補正電圧の使用可能範囲が広くなっている。
なお、映像信号の補正によって生じる積分透過率の変化が１．０％以下となるように補正処理が行われれば、補正による表示背反はユーザーに知覚されにくい。よって、積分透過率の変化が１．０％以下に収まるように、補正対象画素のオリジナル階調に応じた印加電圧の上限を更に引き上げてもよいし、補正電圧Ｖc1をさらに別の電圧にしても構わない。
【００３８】
また、本実施形態によれば、元の画像において複雑な横電界が掛かるような表示パターンに対しても、一様な補正を行うことが可能となるため、リバースチルトドメインの低減効果を安定的に奏する。ここで、積分透過率の変化を小さくすることを考えれば、第２期間の補正電圧が低いほど、第１期間の補正電圧をより高い電圧に設定して、リバースチルトドメインの低減効果を高めることが可能である。この理由により、第２期間の補正電圧を最小階調ｂｋに対応するＶbkにしている。
このような考えに基づいて、現フレームの映像信号Ｖid-inを処理して、液晶パネル１００でリバースチルトドメインの発生を未然に防ぐための回路が、図１における映像処理回路３０である。
【００３９】
次に、映像処理回路３０の詳細について図３を参照して説明する。図３に示すように、映像処理回路３０は、遅延回路３０２、境界検出部３０４、補正部３０６およびＤ／Ａ変換器３０８を備える。
遅延回路３０２は、ＦＩＦＯ（First In First Out：先入れ先出し）メモリーや多段のラッチ回路などにより構成され、上位装置から供給される映像信号Ｖid-inを蓄積して、所定時間経過後に読み出して映像信号Ｖid-dとして出力するものである。なお、遅延回路３０２における蓄積および読出は、走査制御回路２０によって制御される。
【００４０】
境界検出部３０４は、リスク境界検出部３０４１と、判別部３０４２とを備える。
リスク境界検出部３０４１は、映像信号Ｖid-inで示す画像を解析して、階調範囲ａにある暗画素と階調範囲ｂにある明画素とが垂直または水平方向で隣接する部分があるか否かを判別する。そして、リスク境界検出部３０４１は、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とをリスク境界として検出し、検出したリスク境界の位置情報を出力する。
なお、ここでいう境界とは、あくまでも階調範囲ａにある暗画素と階調範囲ｂにある明画素とが隣接する部分、すなわち、強い横電界が発生する部分をいう。このため、例えば階調範囲ａにある画素と、階調範囲ａでもなく階調範囲ｂでもない別の階調範囲ｄ（図４（ａ）参照）にある画素とが隣接する部分や、階調範囲ｂにある画素と階調範囲ｄにある画素とが隣接する部分については、境界として扱わない。
【００４１】
判別部３０４２は、遅延して出力された映像信号Ｖid-dで示す画素が、リスク境界検出部３０４１で検出されたリスク境界に接している暗画素であるか否かを判別する。そして、リスク境界検出部３０４１は、その判別結果が「Ｙｅｓ」である場合には、この暗画素について、１フレームの第１，第３フィールド（第１期間）において、出力信号のフラグＱを“Ｑ１”として出力し、１フレームの第２，第４フィールド（第２期間）において、出力信号のフラグＱを“Ｑ２”として出力する。一方で、判別部３０４２は、判別結果が「Ｎｏ」である場合、出力信号のフラグＱを“Ｑ３”として出力する。
なお、ここでいう「リスク境界に接している」とは、画素の一辺に沿ってリスク境界に接している場合のほか、画素の一角において縦横に連続するリスク境界が位置している場合も含む。後者の場合、暗画素が明画素に隣接していなくとも、この暗画素は補正対象画素となる。また、リスク境界検出部３０４１は、ある程度（少なくとも３行以上）の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。このため、上位装置からの映像信号Ｖid-inの供給タイミングを調整する意味で、遅延回路３０２が設けられている。
上位装置から供給される映像信号Ｖid-inのタイミングと、遅延回路３０２から供給される映像信号Ｖid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
また、リスク境界検出部３０４１における映像信号Ｖid-inの蓄積等は、走査制御回路２０によって制御される。
【００４２】
補正部３０６は、映像信号Ｖid-dの階調レベルが第１閾値レベル（ここでは、印加電圧１．６Ｖに対応する階調レベル）以下の場合に、判別部３０４２から供給されるフラグＱが“Ｑ１”であるときは、暗画素の映像信号Ｖid-dを補正階調ｃ1の映像信号に補正し、これを映像信号Ｖid-outとして出力する。また、補正部３０６は、映像信号Ｖid-dの階調レベルが第１閾値レベル以下の場合に、判別部３０４２から供給されるフラグＱが“Ｑ２”であるときは、暗画素の映像信号Ｖid-dを最小階調ｂｋの映像信号に補正し、これを映像信号Ｖid-outとして出力する。一方、補正部３０６は、フラグＱが“Ｑ３”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
Ｄ／Ａ変換器３０８は、デジタルデータである映像信号Ｖid-outを、アナログのデータ信号Ｖxに変換する。本実施形態では、面反転方式としているので、データ信号Ｖxの極性は、液晶パネル１００で１コマ分の書き替え毎に切り替えられる。
【００４３】
次に、液晶表示装置１の表示動作について説明すると、上位装置からは映像信号Ｖid-inが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、…、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信号Ｖid-inを遅延・補正等の処理をして映像信号Ｖid-outとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平有効走査期間（Ｈa）でみたときに、処理された映像信号Ｖid-outは、奇数フィールドか偶数フィールドかに応じてフィールド毎に書込極性が入れ替わるように、Ｄ／Ａ変換器３０８によって、図５（ｂ）で示すように正極性または負極性のデータ信号Ｖxに変換される。第１フィールドでは正極性のデータ信号に変換される。このデータ信号Ｖxは、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングされる。
一方、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査制御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介して画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
【００４４】
続いて、２行１列〜２行ｎ列の映像信号Ｖid-inは、同様に映像処理回路３０によって処理されて、映像信号Ｖid-outとして出力されるとともに、Ｄ／Ａ変換器３０８によって正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にサンプリングされる。
２行１列〜２行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査線駆動回路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリングされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が３、４、…、ｍ行目に対して実行され、これにより、各液晶素子に、映像信号Ｖid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Ｖid-inで規定される透過像が作成されることとなる。
次のフィールドでは、データ信号の極性反転によって映像信号Ｖid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
【００４５】
図５（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１行ｎ列の映像信号Ｖid-outが出力されたときの第１，第２フィールドのデータ信号Ｖxの一例を示す電圧波形図である。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖxは、正極性であれば、基準電圧Ｖcntに対し、映像処理回路３０によって処理された階調レベルに応じた分だけ高位側の電圧（図において上矢印（↑）で示す）になり、負極性であれば、基準電圧Ｖcntに対し、階調レベルに応じた分だけ低位側の電圧（図において下矢印（↓）で示す）になる。
詳細には、データ信号Ｖxの電圧は、正極性であれば、白に相当する電圧Ｖw(+)から黒に相当する電圧Ｖb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Ｖw(-)から黒に相当する電圧Ｖb(-)までの範囲で、それぞれ基準電圧Ｖcntから階調に応じた分だけ偏位させた電圧となる。
電圧Ｖw(+)および電圧Ｖw(-)は、電圧Ｖcntを中心に互いに対称の関係にある。電圧Ｖb(+)およびＶb(-)についても電圧Ｖcntを中心に互いに対称の関係にある。
なお、図５（ｂ）は、データ信号Ｖxの電圧波形を示すものであって、液晶素子１２０に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また、図５（ｂ）におけるデータ信号の電圧の縦スケールは、図５（ａ）における走査信号等の電圧波形と比較して拡大してある。
【００４６】
映像処理回路３０による補正処理の具体例について説明する。
図８は、この実施形態の映像処理回路３０における補正部３０６の補正処理の概要を説明する図である。本実施形態では、図８（ａ）に示す映像信号Ｖid-inが供給された場合、図８（ｂ）に示される映像信号Ｖid-outに補正される。図８（ｂ）に示すように、１フレーム期間の第１，３フィールドでは、リスク境界に接する暗画素が補正階調ｃ1の映像信号に補正され、第２，４フィールドでは、リスク境界に接する暗画素が最小階調ｂｋの映像信号に補正される。この場合、同一位置にリスク境界が存在する期間は、補正部３０６の補正が行わない場合に比べて短くなり、上述したように積分透過率の変化も抑制される。
なお、図８等の補正処理の概要の説明図の図面において、矩形内を右下がりの斜線で表現した画素は、暗画素に該当するものの最低階調ｂｋよりも階調レベルが高い画素である。また、矩形内をドットで表現し矩形内に文字を記していない画素は、明画素に該当するものの最高階調ｗｔよりも階調レベルが低い画素である。また、図８等の補正処理の概要の説明図の各図（ｂ）に示した「リスク境界」という記載は、補正前の映像信号により検出されたリスク境界の位置を分かりやすくするために記載したもので、補正後の映像信号においては、少なくとも、１フレーム期間継続してこの位置にリスク境界が存在することはない。
【００４７】
ここで、映像信号Ｖid-inで示す画像が図９（ａ）に示すように、明画素（白の矩形で図示する）を背景として、暗画素（黒の矩形で図示する）からなる領域が表示される画像である場合、リスク境界検出部３０４１によって検出される境界は、図９（ｂ）に示すとおりとなる。この場合、補正部３０６は、図１０（ａ）に格子のハッチングで示すように、検出されたリスク境界に接する暗画素が補正対象となる。なお、以下の説明においても、格子のハッチングで示した画素は、補正対象の画素であることを意味する。
また、暗画素の或る一角において縦横に連続するリスク境界が位置している暗画素も、前述したように「リスク境界に接している」と扱う。これは、斜め方向に１画素だけ画像が移動したときに対処するためである。これに対して、暗画素の或る一角において縦または横のみに断裂したリスク境界が位置する暗画素については、縦横で連続したリスク境界が位置していないので、リスク境界に接しているとは見做さない。
【００４８】
以上説明した第１実施形態の映像処理回路３０では、１フレーム期間の一部の期間において、暗画素の階調レベルを高くする方向に補正し、１フレーム期間の他の期間において、暗画素の階調レベルを低くする方向に補正する。この補正処理により、１フレーム期間において同一位置にリスク境界が継続して存在しないようになるだけでなく、図３０で説明した補正処理に比べて、オリジナル階調によらず積分透過率の変化を抑えられるから、各フレームにおいて、液晶素子の透過率変化に起因する表示背反の発生を抑えることができる。
【００４９】
＜第１実施形態の変形例＞
上述した第２実施形態では、ＶＡ方式においてチルト方位角θbが４５度である場合を例にとって説明したが、特開２０１１−１０７１７４号公報にも開示されているように、チルト方位角θｂが別の角度であっても、第１実施形態よりも補正対象画素を減らすことが可能である。チルト方位角θbが２２５度である例について説明する。
まず、図１１（ａ）に示すように、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図１１（ｂ）に示すように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図１３に示したチルト方位角θbが４５度である場合の例を１８０度回転させたときと等価である。
チルト方位角θbが２２５度である場合には、チルト方位角θbが４５度である場合にリバースチルトドメインが発生する要件（１）〜（３）のうち、として、要件（２）を次のように修正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側又は上側に位置する場合に、
と修正する。なお、要件（１）及び要件（３）についての変更はない。
したがって、チルト方位角θbが２２５度であれば、ｎフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側又は下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３０６が、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
よって、チルト方位角θbが２２５度である場合、図９（ａ）で示される画像において、図１０（ｃ）に示すように補正対象画素が決定される。
【００５０】
次に、図１２（ａ）に示すように、チルト方位角θbが９０度である例について説明する。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図１２（ｂ）に示すように、右辺に沿った領域で集中的に発生する。このため、当該自己画素においてリバースチルトドメインは、右辺で発生した幅の分だけ、上辺の右辺寄りおよび下辺の右辺寄りにおいても発生する、という見方もできる。
このため、チルト方位角θbが９０度である場合には、チルト方位角θbが４５度である場合にリバースチルトドメインが発生する要件（１）〜（３）のうち、として、要件（２）を次のように修正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側で発生する領域の影響を受ける上側又は下側に位置する場合に、
と修正する。なお、要件（１）及び要件（３）についての変更はない。
【００５１】
したがって、チルト方位角θbが９０度であれば、ｎフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に右側、下側又は上側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３０６が、暗画素が右側に位置し明画素が左側に位置する部分と、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に位置する部分のリスク境界リスク境界に基づいて映像信号を補正するとよい。
チルト方位角θbが９０度である場合、図９（ａ）で示される画像において、図１０（ｂ）に示すように補正対象画素が決定される。
【００５２】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。この実施形態でも、ノーマリーブラックモードであることを前提として説明する。このことは、特に断りのない限り、以降の各実施形態でも同じである。また、以下の説明において、第１実施形態と同じ構成については同一の符号を付して表し、その詳細な説明については適宜省略する。上述した第１実施形態では、映像処理回路３０は、リスク境界に接する暗画素のみについて映像信号を補正していたが、本実施形態では、リスク境界に接する暗画素から、このリスク境界の反対方向へ連続する２以上の暗画素の映像信号を補正する。
本実施形態の映像処理回路３０が第１実施形態の構成と相違する部分は、判別部３０４２の判別内容が変更された点と、補正部３０６の補正対象画素が変更された点とにある。
【００５３】
判別部３０４２は、映像信号Ｖid-dで示す画素が、リスク境界検出部３０４１で検出されたリスク境界に接している暗画素であるか否かを判別する。そして、判別部３０４２は、その判別結果が「Ｙｅｓ」である場合には、この暗画素からリスク境界の反対方向へ連続するｒ個（本実施形態では、ｒ＝２である。）の暗画素について、１フレームのうち第１，第３フィールドにおいて、出力信号のフラグＱを“Ｑ１”として出力し、１フレーム期間の第２，第４フィールドにおいて、出力信号のフラグＱを“Ｑ２”として出力する。判別部３０４２は、それ以外の場合は、出力信号のフラグＱを“Ｑ３”として出力する。
【００５４】
補正部３０６は、映像信号Ｖid-dの階調レベルが第１閾値レベル以下の場合に、判別部３０４２から供給されるフラグＱが“Ｑ１”であるときは、暗画素の映像信号Ｖid-dを補正階調ｃ1の映像信号に補正し、これを映像信号Ｖid-outとして出力する。補正部３０６は、映像信号Ｖid-dの階調レベルが第１閾値レベル以下の場合に、判別部３０４２から供給されるフラグＱが“Ｑ２”であるときは、暗画素の映像信号Ｖid-dを最小階調ｂｋの映像信号に補正し、これを映像信号Ｖid-outとして出力する。一方、補正部３０６は、フラグＱが“Ｑ３”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００５５】
映像処理回路３０による補正処理の具体例について説明する。
本実施形態では、図１３（ａ）で示される映像信号Ｖid-inが供給された場合に、図１３（ｂ）に示される映像信号Ｖid-outに補正される。図１３（ｂ）に示すように、本実施形態では、第１，３フィールドでは、リスク境界に接する暗画素からこのリスク境界の反対方向に連続する２つの暗画素が補正階調ｃ1の映像信号に補正され、第２、第４フィールドでは、リスク境界に接する暗画素からこのリスク境界の反対方向に連続する２つの暗画素が最小階調ｂｋの映像信号に補正される。
【００５６】
ここで、映像信号Ｖid-inで示す画像が図９（ａ）に示すとおりであり、図９（ｂ）に示すようにリスク境界が検出された場合、補正部３０６は、図１４（ａ）にハッチングで示す暗画素を補正対象画素とする。また、第１実施形態と同じ考え方により、θb＝９０度である場合、図９（ａ）で示される画像の補正対象画素は、図１４（ｂ）に示されるとおりである。θb＝２２５度である場合、図９（ａ）で示される画像の補正対象画素は、図１４（ｃ）に示されるとおりである。
本実施形態によれば、リスク境界に接する複数画素の映像信号の補正によって印加電圧の変化を目立たなくすることができる。また、この実施形態の構成によれば、上記以外にも第１実施形態と同等の効果を奏する。
【００５７】
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。
この実施形態では、映像処理回路３０は、リスク境界に接する暗画素に代えて、リスク境界に接する明画素の映像信号を補正する。この実施形態では、補正部３０６は、暗画素の映像信号を補正しない。この場合、１フレーム期間の一部の期間（第１期間）においては、オリジナル階調に対応した印加電圧よりも低い補正電圧を印加する。以下、第１期間の補正電圧を図４に示す「Ｖc2」し、対応する補正階調を「ｃ2」とする。補正階調ｃ2は、階調範囲ｄに属する階調レベルである。また、第２期間の補正電圧を図４に示す「Ｖwt」とし、対応する補正階調は「ｗｔ」である。
【００５８】
明画素を補正対象画素とする場合であっても、映像処理回路３０が、１フレーム期間において、映像信号が指定する印加電圧を低くする補正と、その印加電圧を高くする方向にする補正とを行えば、各フレームの積分透過率の変化が抑えられ、表示背反は目立ちにくくなる。更に、積分透過率の変化を小さくすることを考えれば、第２期間に印加する補正電圧が高いほど、第１期間に印加する補正電圧をより低い電圧にして、リバースチルトドメインの低減効果を高めることが可能となる。この理由により、第２期間の補正電圧を最大階調ｗｔに対応するＶwtにしている。
なお、本実施形態でも、例えば映像信号の補正による積分透過率の変化が１．０％以下となるように、補正電圧が決められればよい。
以下の説明において、第１実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
【００５９】
本実施形態の映像処理回路３０の構成について、上述の第１実施形態と相違する内容を説明する。
判別部３０４２は、遅延して出力された映像信号Ｖid-dで示す画素が、リスク境界検出部３０４１で検出されたリスク境界に接している明画素であるか否かを判別する。そして、判別部３０４２は、その判別結果が「Ｙｅｓ」である場合には、１フレームの第１，第３フィールドにおいて、出力信号のフラグＱを“Ｑ１”として出力する。一方で、判別部３０４２は、判別結果が「Ｙｅｓ」である場合には、１フレームの第２，第４フィールドにおいて、出力信号のフラグＱを“Ｑ２”として出力する。判別部３０４２は、それ以外の場合は、出力信号のフラグＱを“Ｑ３”として出力する。
【００６０】
補正部３０６は、映像信号Ｖid-dの階調レベルが第２閾値レベル（ここでは、例えば印加電圧３．４Ｖに対応する階調レベルとする）以上の場合に、判別部３０４２から供給されるフラグＱが“Ｑ１”であるときは、明画素の映像信号Ｖid-dを補正階調ｃ2の映像信号に補正し、これを映像信号Ｖid-outとして出力する。補正部３０６は、映像信号Ｖid-dの階調レベルが第２閾値レベル以上の場合に、判別部３０４２から供給されるフラグＱが“Ｑ２”であるときは、明画素の映像信号Ｖid-dを最大階調ｗｔの映像信号に補正し、これを映像信号Ｖid-outとして出力する。一方、補正部３０６は、フラグＱが“Ｑ３”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００６１】
映像処理回路３０による補正処理の具体例について説明する。
本実施形態では、図１５（ａ）に示す内容の画像を規定する映像信号Ｖid-inが供給された場合に、図１５（ｂ）に示される映像信号Ｖid-outに補正される。図１５（ｂ）に示すように、１フレームの第１，３フィールドでは、リスク境界に接する明画素が補正階調ｃ2の映像信号に補正される。また、１フレームの第２，４フィールドでは、リスク境界に接する明画素が最大階調ｗｔの映像信号に補正される。
ここで、映像信号Ｖid-inで示す画像が図９（ａ）に示すとおりであり、図９（ｂ）に示すようにリスク境界が検出されて、補正部３０６は、図１６（ａ）に斜線のハッチングで示す明画素を補正対象画素とする。
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図９（ａ）で示される画像の補正対象画素は、図１６（ｂ）に示されるとおりである。θb＝２２５度である場合、図９（ａ）で示される画像の補正対象画素は、図１６（ｃ）に示されるとおりである。
【００６２】
以上説明した第３実施形態で、映像処理回路３０は、明画素を補正対象画素とし、１フレーム期間の一部において、明画素の階調レベルを低くする方向に補正し、１フレーム期間の他の期間において、明画素の階調レベルを高くする方向に補正する。この映像処理回路３０によれば、１フレーム期間において同一位置にリスク境界が継続して存在しないようにするだけでなく、オリジナル階調によらず積分透過率の変化を抑えられるから、各フレームにおいて液晶素子の透過率変化に起因する表示背反の発生を抑えることができる。
【００６３】
＜第４実施形態＞
次に、本発明の第４施形態について説明する。上述した第３実施形態では、映像処理回路３０は、リスク境界に接する明画素のみについて映像信号を補正していたが、リスク境界に接する明画素から、このリスク境界の反対方向へ連続する２以上の明画素の映像信号を補正する。
このように、本実施形態の映像処理回路３０が第３実施形態の構成と相違する部分は、判別部３０４２の判別内容が変更された点と、補正部３０６の補正対象画素が変更された点とにある。
【００６４】
判別部３０４２は、映像信号Ｖid-dで示す画素が、リスク境界検出部３０４１で検出されたリスク境界に接している明画素であるか否かを判別する。そして、判別部３０４２は、その判別結果が「Ｙｅｓ」である場合には、明画素からリスク境界の反対方向へ連続するｓ個（本実施形態では、ｓ＝２である。）の明画素について、１フレームのうち第１，第３フィールドにおいて、出力信号のフラグＱを“Ｑ１”として出力し、１フレームのうち第２，第４フィールドにおいて、出力信号のフラグＱを“Ｑ２”として出力する。判別部３０４２は、それ以外の場合は、出力信号のフラグＱを“Ｑ３”として出力する。
【００６５】
補正部３０６は、映像信号Ｖid-dの階調レベルが第２閾値レベル以上の場合に、判別部３０４２から供給されるフラグＱが“Ｑ１”であるとき、明画素の映像信号Ｖid-dを補正階調ｃ2の映像信号に補正し、これを映像信号Ｖid-outとして出力する。補正部３０６は、映像信号Ｖid-dの階調レベルが第２閾値レベル以上の場合に、判別部３０４２から供給されるフラグＱが“Ｑ２”であるとき、明画素の映像信号Ｖid-dを最大階調ｗｔの映像信号に補正し、これを映像信号Ｖid-outとして出力する。一方、補正部３０６は、フラグＱが“Ｑ３”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００６６】
映像処理回路３０による補正処理の具体例について説明する。
本実施形態では、図１７（ａ）で示される映像信号Ｖid-inが供給された場合に、図１７（ｂ）に示される映像信号Ｖid-outに補正される。図１７（ｂ）に示すように、本実施形態では、第１，３フィールドでは、リスク境界に接する明画素からリスク境界の反対方向に連続する２つの明画素が補正階調ｃ2の映像信号に補正され、第２，第４フィールドでは、リスク境界に接する明画素からリスク境界の反対方向に連続する２つの明画素が最大階調ｗｔの映像信号に補正される。
ここで、映像信号Ｖid-inで示す画像が図９（ａ）に示すとおりであり、図９（ｂ）に示すようにリスク境界が検出された場合、補正部３０６は、図１８（ａ）に格子のハッチングで示す明画素を補正対象画素とする。
【００６７】
また、上述した第１実施形態と同じ考え方により、θb＝９０度である場合、図９（ａ）で示される画像の補正対象画素は、図１８（ｂ）に示されるとおりである。θb＝２２５度である場合、図９（ｂ）で示される画像の補正対象画素は、図１８（ｃ）に示されるとおりである。
本実施形態によれば、リスク境界に接する複数画素の映像信号の補正による印加電圧の変化を目立たなくすることができる。また、この実施形態の構成によれば、上記以外にも第３実施形態と同等の効果を奏する。
【００６８】
＜第５実施形態＞
次に、本発明の第５実施形態について説明する。
以下の説明において、第１実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。この実施形態では、第１実施形態で説明した暗画素の補正と、第３実施形態で説明した明画素の補正との両方を行う。本実施形態において、ｃ2＞ｃ1の関係を満たすものとするが、ｃ2＝ｃ1であってもよいし、ｃ2＜ｃ1の関係であっても構わない。
【００６９】
この実施形態の映像処理回路３０が上述の第１実施形態の映像処理回路３０と相違する部分は、判別部３０４２の判別内容が変更された点と、補正部３０６の補正対象画素が変更された点とにある。
判別部３０４２は、上述した第１及び第３実施形態で説明した双方の判別を行う。すなわち、判別部３０４２は、リスク境界検出部３０４１で検出されたリスク境界に接している暗画素について、１フレームのうち第１，第３フィールドにおいて、出力信号のフラグＱを“Ｑ１”として出力するとともに、１フレームのうち第２，第４フィールドにおいて、出力信号のフラグＱを“Ｑ２”として出力する。また、判別部３０４２は、リスク境界検出部３０４１で検出されたリスク境界に接している明画素について、１フレームのうち第１，第３フィールドにおいて、出力信号のフラグＱを“Ｑ１”として出力するとともに、１フレームのうち第２，第４フィールドにおいて、出力信号のフラグＱを“Ｑ２”として出力する。判別部３０４２は、それ以外の場合は、出力信号のフラグＱを“Ｑ３”として出力する。
【００７０】
補正部３０６は、暗画素の映像信号が供給され階調レベルが第１閾値レベル以下の場合に、判別部３０４２から供給されるフラグＱが“Ｑ１”であるときは、補正階調ｃ1の映像信号に補正し、フラグＱが“Ｑ２”であるときは、最小階調ｂｋの映像信号に補正する。補正部３０６は、明画素の映像信号が供給され階調レベルが第２閾値レベル以上の場合に、判別部３０４２から供給されるフラグＱが“Ｑ１”であるときは、最大階調ｗｔの映像信号に補正し、フラグＱが“Ｑ２”であるときは、補正階調ｃ2の映像信号に補正する。一方、補正部３０６は、フラグＱが“Ｑ３”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
なお、本実施形態では、第１，第３フィールドにおいて、明画素は最大階調ｗｔに補正され、第２，第４フィールドにおいて、明画素は補正階調ｃ2に補正されていて、第３実施形態で説明した補正処理とは逆の関係になっている。これは、階調レベルｗｔの明画素と階調レベルｂｋの暗画素とが隣接して一時的に横電界が強くなることを回避するために採っている。しかしながら、１フレーム期間全体において同一箇所にリスク境界が存在しない限りは、階調レベルｗｔの明画素と階調レベルｂｋの暗画素とが隣接する場合があっても構わない。
【００７１】
映像処理回路３０による補正処理の具体例について説明する。
本実施形態では、図１９（ａ）に示す画像を規定する映像信号Ｖid-inが供給された場合に、図１９（ｂ）に示される映像信号Ｖid-outに補正される。
ここで、映像信号Ｖid-inで示す画像が図９（ａ）に示すとおりであり、図９（ｂ）に示すようにリスク境界が検出された場合、補正部３０６は、図２０（ａ）に格子のハッチングで示す暗画素及び明画素を補正対象画素とする。
【００７２】
また、上述した第１実施形態と同じ考え方により、θb＝９０度である場合、図９（ａ）で示される画像で補正対象画素は図２０（ｂ）に示されるとおりである。θb＝２２５度である場合、図９（ｂ）で示される画像の補正対象画素は、図２０（ｃ）に示されるとおりである。
本実施形態によれば、第１，３実施形態と同等の効果を奏するとともに、明画素または暗画素の一方が補正対象である場合に比べて、リバースチルトドメインを低減する効果が大きくなる。
【００７３】
＜第６実施形態＞
次に、本発明の第６実施形態について説明する。
本実施形態では、映像処理回路３０が、上述した第２実施形態のように、リスク境界に接する暗画素からリスク境界の反対方向へ連続するｒ個（本実施形態では、ｒ＝２である。）の暗画素を補正対象画素とし、上述した第４実施形態のように、リスク境界に接する明画素からリスク境界の反対方向へ連続するｓ個（本実施形態では、ｓ＝２である。）の明画素を補正対象画素とする。本実施形態の映像処理回路３０は、第５実施形態の構成において、暗画素の補正を、上述した第２実施形態のように行い、明画素の補正を、上述した第４実施形態のように行えばよいだけである。よって、本実施形態では、映像処理回路３０の詳細な構成及び動作の説明を省略する。
【００７４】
映像処理回路３０による補正処理の具体例について説明する。
本実施形態では、図２１（ａ）に示す画像を規定する映像信号Ｖid-inが供給された場合に、図２１（ｂ）に示される映像信号Ｖid-outに補正される。
ここで、映像信号Ｖid-inで示す画像が図９（ａ）に示すとおりであり、図９（ｂ）に示すようにリスク境界が検出された場合、補正部３０６は、図２２（ａ）にハッチングで示す暗画素及び明画素を補正対象とする。
また、上述した第１実施形態と同じ考え方により、θb＝９０度である場合、図９（ａ）で示され画像の補正対象画素は、図２２（ｂ）に示されるとおりである。θb＝２２５度である場合、図９（ｂ）で示される画像の補正対象画素は、図２２（ｃ）に示されるとおりである。
本実施形態によれば、第２，４実施形態と同等の効果を奏するとともに、明画素または暗画素の一方が補正対象である場合に比べて、リバースチルトドメインを抑制する効果が大きくなる。
【００７５】
＜第７実施形態＞
次に、本発明の第７実施形態について説明する。
動きを伴う画像である場合、映像信号Ｖid-inで示される現フレームの画像において、リスク境界に接する画素であっても、現フレームの１つ前である前フレームを含めた動きを考えると、既に説明したように、映像信号を補正する必要があるときと、補正する必要がないときとがある。この実施形態では、上記第６実施形態のように暗画素及び明画素の映像信号を補正する構成で、前フレームから現フレームにかけての画像の動きを考慮して、補正対象画素を決定するものとする。以下の説明において、上述した第６実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
【００７６】
次に、映像処理回路３０の詳細について図２３を参照して説明する。図２３に示すように、映像処理回路３０は、遅延回路３０２、境界検出部３０４ａ、補正部３０６およびＤ／Ａ変換器３０８を備える。
境界検出部３０４ａは、本実施形態においては、リスク境界検出部３０４１、判別部３０４２のほか、現フレーム境界検出部３０４３、前フレーム境界検出部３０４４、保存部３０４５よび適用境界決定部３０４６を備える。
現フレーム境界検出部３０４３は、現フレームの映像信号Ｖid-inで示す画像を解析して、階調範囲ａにある暗画素と階調範囲ｂにある明画素とが隣接する部分があるか否かを判別する。そして、現フレーム境界検出部３０４３は、隣接する部分があると判別したとき、その隣接部分である境界を検出して、境界の位置情報を出力する。
前フレーム境界検出部３０４４は、前フレームの映像信号Ｖid-inで示される画像を解析して、暗画素と明画素とが隣接する部分を境界として検出する。前フレーム境界検出部３０４４は、映像信号Ｖid-inに基づいて現フレーム境界検出部３０４３と同じ手順の処理を実行して境界を検出し、検出した境界の位置情報を出力する。
保存部３０４５は、前フレーム境界検出部３０４４によって検出された境界の位置情報を保存して、１フレーム期間だけ遅延させて出力するものである。
したがって、現フレーム境界検出部３０４３で検出される境界は現フレームに係るものであるのに対し、前フレーム境界検出部３０４４で検出されて保存部３０４５に保存される境界は、前フレームに係るものとなる。
【００７７】
適用境界決定部３０４６は、現フレーム境界検出部３０４３によって検出された現フレーム画像の境界のうち、保存部３０４５に保存された前フレーム画像の境界と同じ部分を除外したものを、適用境界として決定する。すなわち、適用境界は、前フレームから現フレームにかけて変化した境界であり、換言すれば、前フレームでは存在せず、かつ、現フレームでは存在する境界と換言される。
【００７８】
判別部３０４２は、遅延して出力された映像信号Ｖid-dで示す画素が、リスク境界検出部３０４１により検出されたリスク境界であって、適用境界決定部３０４６で決定された適用境界に該当するリスク境界に接する暗画素又は明画素か否かを判別し、以降、上述した第６実施形態と同じように判別する。補正部３０６は上述の第６実施形態と同様の補正処理を行う。
【００７９】
映像処理回路３０による補正処理の具体例について説明する。
本実施形態の映像処理回路３０では、適用境界に該当するリスク境界に基づいて補正対象画素を決定している点で上述の第６実施形態と異なるだけであり、リスク境界に基づいてどのように画素の映像信号を補正するかについては、上述した第６実施形態と同じようにすればよい。
ここで、前フレームの映像信号Ｖid-inで示される画像が例えば図２４（ａ）に示されるとおりであって、現フレームの映像信号Ｖid-inで示される画像が例えば図２４（ｂ）に示されるとおりである場合、すなわち、階調範囲ａの暗画素からなるパターンが、階調範囲ｂにある明画素を背景に左方向にスクロール移動する場合を考える。この場合、前フレーム境界検出部３０４４により検出される境界は図２４（ａ）に示されるとおりであり、現フレーム境界検出部３０４３により検出される境界は図２４（ｂ）に示されるとおりである。そして、現フレーム境界検出部３０４３により検出される境界のうち、前フレーム境界検出部３０４４により検出される境界と重複しないものが、適用境界となる（図２４（ｃ）参照）。よって、適用境界に該当するするリスク境界は、図２５（ａ）に示されるとおりである（θｂ＝４５度の場合）。補正部３０６は、この適用境界に該当するするリスク境界により補正対象画素を決定するから、上述した第１実施形態よりも補正対象画素を減らすことができる。本実施形態において、上述第６実施形態のように、暗画素及び明画素をそれぞれ２画素ずつ補正対象とした場合、補正処理後の映像信号は、図２５（ｂ）に示すとおりになる。
また、第１実施形態と同じ考え方により、θb＝９０度である場合やθb＝２２５度である場合も、同様にして、適用境界に該当するリスク境界により補正対象画素が決定さればよい。
以上説明した第７実施形態によれば、上述した第６実施形態と共通の作用効果を奏するとともに、リバースチルトドメインがより発生しやすい箇所に絞って映像信号を補正することができる。これにより、映像信号の変更を更に抑えつつリバースチルトドメインの発生を効果的に抑えることができる。
なお、画像の動きにより補正対象画素を決定する本実施形態の構成は、上述した第１〜第５実施形態のような補正処理を行った場合にも採りうる。
【００８０】
＜第８実施形態＞
次に、本発明の第８実施形態について説明する。
以下の説明において、第７実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
上述した第７実施形態では、画像の動きを考慮して、リスク境界を挟んで互いに隣接する明画素および暗画素に基づいて画素の映像信号を補正していた。これに対し、この実施形態では、映像処理回路３０は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した境界のうち、前フレームから現フレームにかけて１画素（縦、横、斜めのいずれかの方向）だけ移動したリスク境界に接する画素を補正対象とする。図２８を用いて既に説明したように、明画素を背景とした暗画素の領域がフレーム毎に２画素以上ずつ移動するときに、このような尾引き現象は顕在化しない（または、視認されにくい）。そこで、映像処理回路３０がこのような１画素だけ移動したリスク境界の隣接画素を補正対象画素とし、それ以外の画素を補正対象画素としない。
【００８１】
この実施形態では、適用境界決定部３０４６が、現フレーム境界検出部３０４３及び前フレーム境界検出部３０４４による境界の検出結果から、１画素だけ移動した境界のみを適用境界として決定し、前フレームから移動していない境界、及び、２画素以上移動したリスク境界を適用境界として決定しない。そして、上述した第７実施形態と同様、判別部３０４２は、遅延して出力された映像信号Ｖid-dで示す画素が、リスク境界検出部３０４１により検出されたリスク境界であって、適用境界決定部３０４６で決定された適用境界に該当するリスク境界に接する暗画素又は明画素か否かを判別し、以降、上述した第７実施形態と同じように判別する。補正部３０６は上述の第７実施形態と同様にして補正処理を行う。これにより、補正部３０６は、リバースチルトドメインがより発生しやすい箇所に更に絞って映像信号を補正することができる。
【００８２】
図２６は、本実施形態の補正処理を説明する図である。
図２６に示すように前フレームの画像と現フレームの画像があった場合、図示のとおりに、前フレームから現フレームにかけて境界は変化する。このように境涯が変化した場合、１pixel/1flameの移動の条件を満たす境界に接する暗画素のみが補正対象になり、例えば２画素分境界が移動したような場合には、境界に接する暗画素であっても補正対象にはならない。これにより、補正部３０６は、リバースチルトドメインがより発生しやすい箇所に更に絞り込んで補正することができる。
なお、１画素の境界の動きにより補正対象画素を決定する本実施形態の構成は、上述した第１〜第５実施形態のような補正処理を行った場合にも採りうる。
【００８３】
＜変形例＞
（変形例１）
上述した各実施形態の映像処理回路３０では、１フレームを構成する４つのフィールドのうち、第１及び第３フィールドで同じ補正をし、第２及び第４フィールドで同じ補正をしていたが、第１及び第３フィールドで行っていた補正を第２及び第４フィールドで行い、第２及び第４フィールドで行っていた補正を第１及び第３フィールドで行ってもよい。また、映像処理回路３０において、同じ補正をするフィールドの組み合わせはこの組み合わせに限定されない。また、映像処理回路３０は、フレーム毎に補正処理の方法を異ならせてもよい。また、映像処理回路３０は、１フレーム期間において同じ補正をするフィールド数をそれぞれ同数にしなくてもよく、少なくとも、１フレーム期間内で、映像信号の階調レベル（印加電圧）を高くする補正と低くする補正とを行えばよい。この考え方によれば、映像処理回路３０によって映像信号が補正されないフィールドが、１フレーム期間の一部に含まれていても構わない。
【００８４】
（変形例２）
上述した各実施形態では、映像処理回路３０は、リスク境界に接する暗画素や明画素を補正対象としていたが、リスク境界を検出しないで補正対象の画素を定めてもよい。具体的には、映像処理回路３０は、明画素と暗画素との境界に接するすべての明画素を補正対象としてもよいし、明画素と暗画素との境界に接するすべての明画素を補正対象としてもよい。また、映像処理回路３０は、前フレームから現フレームにかけて変化した境界に接するすべての暗画素を補正対象としてもよいし、前フレームから現フレームにかけて変化した境界に接するすべての明画素を補正対象としてもよい。さらに、映像処理回路３０は、前フレームから現フレームにかけて１画素移動した境界に接する暗画素や明画素を補正対象としてもよい。また、映像処理回路３０は、上述した第２，第４，第６実施形態のように、境界に接する画素以外の画素を補正対象とする場合も、このようなリスク境界を検出しない構成を採りうる。
【００８５】
（変形例３）
上述した各実施形態では、液晶１０５にＶＡ方式を用いた例について説明したがＴＮ方式としてもよい。その理由は特開２０１１−１０７１７４号公報にも開示されているとおりである。
【００８６】
（変形例４）
補正部３０６が映像信号を補正する場合に、表示領域１０１の画像の明るさに応じた階調レベルの映像信号に補正してもよい。例えば、補正部３０６は、表示領域１０１の明るさの指標となる情報を取得し、取得した情報により定まる明るさのレベルが高い（つまり、明るい）ほど、補正後の映像信号の階調レベルを高くする。このようにするのは、表示領域１０１が明るいほど、補正による階調レベルの変化が目立ちにくいためであり、リバーススチルトドメインの低減を優先させるために補正後の階調レベルを高くしても表示背反がユーザーに知覚されにくい、ということである。表示領域１０１の明るさの指標となる情報としては、表示領域１０１周辺の映像表示環境の明るさ（例えば照度）がある。この場合、液晶表示装置１に設けられた光センサーの検知結果を補正部３０６が取得して、補正部３０６は補正後の階調レベルを決定すればよい。これ以外にも、補正部３０６は、入力映像信号の階調レベルを、明るさの指標となる情報（例えば、１フレームの入力映像信号の階調レベルの平均値）として取得してもよい。高階調レベルの映像信号の画像を表示する場合ほど、表示領域１０１も明るくなるからである。また、補正部３０６は、表示領域１０１に表示される画像の明るさ又はコントラスト比を規定する複数の映像表示モードのいずれかを指定するモード情報を取得してもよい。補正部３０６は、映像表示モードで定まる輝度又はコントラスト比に応じた補正量を用いる。この場合、補正部３０６は、いわゆるダイナミックモード＞通常モード＞省電力モードの順で階調レベルを高くするといった具合に、表示モードに応じた階調レベルの映像信号に補正すればよい。
【００８７】
また、補正部３０６は、液晶表示装置１の周辺温度や装置内温度を検知する温度センサーの検知結果を取得し、その検知結果が示す温度に応じて補正後の映像信号の階調レベルを決定してもよい。一般に温度が高いほど液晶素子の透過率は高くなりやすいから、透過率の温度依存性を小さくするように、補正部３０６は温度に応じた階調レベルの映像信号に補正すればよい。
また、補正後の映像信号（液晶素子１２０の印加電圧）の決定の仕方について、補正部３０６は、演算式を用いて算出する構成のほか、ルックアップテーブルを参照する構成であってもよい。
【００８８】
（変形例５）
上述した第２，第４，第６実施形態において、ｒ＝２，ｓ＝２としていたが、これらの値はあくまで一例である。よって、ｒ，ｓはそれぞれ「２」以上の整数であってもよいし、これらの値が相違していてもよい。
また、本発明の映像処理回路は、４倍速駆動に限られず、例えば２倍速や８倍速駆動などの倍速駆動を採用する液晶表示装置にも適用可能である。
【００８９】
（変形例６）
上述した各各実施形態において、映像信号Ｖid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Ｖid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすればよい。
また、各実施形態において、液晶素子１２０は、透過型に限られず、反射型であってもよい。
【００９０】
（変形例７）
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明する。図２７は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００９１】
このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００９２】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００９３】
電子機器としては、図２７を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用可能なのは言うまでもない。
【符号の説明】
【００９４】
１…液晶表示装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１８…画素電極、１２０…液晶素子、３０２…遅延回路、３０４，３０４ａ…境界検出部、３０４１…リスク境界検出部、３０４２…判別部、３０４３…現フレーム境界検出部、３０４４…前フレーム境界検出部、３０４５…保存部、３０４６…適用境界決定部、３０６…補正部、３０８…Ｄ／Ａ変換器、２１００…プロジェクター
【図１】
2013156409.tif 000003
【図２】
2013156409.tif 000004
【図３】
2013156409.tif 000005
【図４】
2013156409.tif 000006
【図５】
2013156409.tif 000007
【図６】
2013156409.tif 000008
【図７】
2013156409.tif 000009
【図８】
2013156409.tif 000010
【図９】
2013156409.tif 000011
【図１０】
2013156409.tif 000012
【図１１】
2013156409.tif 000013
【図１２】
2013156409.tif 000014
【図１３】
2013156409.tif 000015
【図１４】
2013156409.tif 000016
【図１５】
2013156409.tif 000017
【図１６】
2013156409.tif 000018
【図１７】
2013156409.tif 000019
【図１８】
2013156409.tif 000020
【図１９】
2013156409.tif 000021
【図２０】
2013156409.tif 000022
【図２１】
2013156409.tif 000023
【図２２】
2013156409.tif 000024
【図２３】
2013156409.tif 000025
【図２４】
2013156409.tif 000026
【図２５】
2013156409.tif 000027
【図２６】
2013156409.tif 000028
【図２７】
2013156409.tif 000029
【図２８】
2013156409.tif 000030
【図２９】
2013156409.tif 000031
【図３０】
2013156409.tif 000032
【図３１】
2013156409.tif 000033