(57)【要約】【課題】微細な電極が形成されていても接合時に好適に樹脂を注入することができる基板を提供する。【解決手段】本発明の基板１は、所定の厚さを有する基材１０と、基材の厚さ方向の一方の面に設けられ、複数の電極を有する電極部と、基材上において、電極部が設けられた面の少なくとも一部に設けられた溝部１３とを備えることを特徴とする。【選択図】図６
2013211474.tif 000002
【特許請求の範囲】
【請求項１】
所定の厚さを有する基材と、
前記基材の厚さ方向の一方の面に設けられ、複数の電極を有する電極部と、
前記基材上において、前記電極部が設けられた面の少なくとも一部に設けられた凹部と、
を備えることを特徴とする基板。
【請求項２】
前記基材上に立体形成された配線および層間絶縁膜をさらに備え、
前記凹部は、前記層間絶縁膜を貫通して前記基材に達するように形成されていることを特徴とする請求項１に記載の基板。
【請求項３】
前記基材の厚さ方向の一方の面は、それぞれに前記電極部が形成される複数の単位領域を有し、前記凹部は、前記単位領域を規定する境界線を含むように形成されていることを特徴とする請求項１または２に記載の基板。
【請求項４】
電極部が形成された基板を少なくとも２枚接合して形成された半導体装置であって、前記基板の少なくとも一つは、請求項１から３のいずれか一項に記載の基板であることを特徴とする半導体装置。
【請求項５】
前記凹部において、前記凹部が対向するように接合されている基板とのギャップが４マイクロメートル以上とされていることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板、より詳しくは、基材上に多数の電極が突出して形成された基板および当該基板を用いた半導体装置に関する。
【背景技術】
【０００２】
３次元構造の半導体装置は、半導体活性層を多層に積み重ねた構造に３次元的に半導体素子を集積することにより、２次元構造の半導体装置が直面する種々の障壁、例えば微細化におけるリソグラフィ技術の限界、配線の微細化や配線長増大による配線抵抗の増大や寄生効果の増大、またそれに伴う動作速度の飽和傾向、素子寸法の微細化による高電界効果等を回避し、集積度の向上を維持する有力な構造として注目されている。
３次元構造の半導体装置の製造にあたっては、微小な電極が多数形成されたウエハ同士を接合する事で構成される積層型半導体装置が検討されている。
【０００３】
このような積層型半導体装置において、接合された電極を保護するために、ウエハ間の隙間に樹脂を注入することがある。ここで、電極が微細で多数形成される場合、ウエハ間の隙間も小さくなり、樹脂の注入が困難になる。この問題に対して、特許文献１には、ウエハ積層面に絶縁性のスペーサを作製する事によってウエハ間のギャップを維持する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１１４３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術は、接合電極の高さと同程度のギャップを維持することはできるものの、接合電極高さより大きいギャップを確保することはできない。したがって、上述のようにもともとウエハ間の隙間が小さいときにはあまり有効でないという問題がある。
【０００６】
本発明は、上記事情に鑑みてなされたものであって、微細な電極が形成されていても接合時に好適に樹脂を注入することができる基板を提供することを目的とする。
本発明の他の目的は、基板間に好適に樹脂が注入された半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の第一の態様は、  所定の厚さを有する基材と、前記基材の厚さ方向の一方の面に設けられ、複数の電極を有する電極部と、前記基材上において、前記電極部が設けられた面の少なくとも一部に設けられた凹部と、を備えることを特徴とする基板である。
【０００８】
本発明の基板は、前記基材上に立体形成された配線および層間絶縁膜をさらに備え、前記凹部は、前記層間絶縁膜を貫通して前記基材に達するように形成されてもよい。
【０００９】
前記基材の厚さ方向の一方の面は、それぞれに前記電極部が形成される複数の単位領域を有し、前記凹部は、前記単位領域を規定する境界線を含むように形成されてもよい。
【００１０】
本発明の第二の態様は、電極部が形成された基板を少なくとも２枚接合して形成された半導体装置であって、前記基板の少なくとも一つは、本発明の基板であることを特徴とする。
【００１１】
前記凹部において、前記凹部が対向するように接合されている基板とのギャップが４マイクロメートル以上とされてもよい。
【発明の効果】
【００１２】
本発明の基板によれば、微細な電極が形成されていても接合時に好適に樹脂を注入することができる。
また、本発明の半導体装置によれば、基板間に好適に樹脂が注入された半導体装置とすることができる。
【図面の簡単な説明】
【００１３】
【図１】上側は、本発明の一実施形態に係る基板を示す平面図であり、下側は、同基板が接合される動作を示す図である。
【図２】同基板の単位領域を示す拡大図である。
【図３】同基板の接合時における一過程を示す図である。
【図４】同基板の接合時における一過程を示す図である。
【図５】同基板の接合時における一過程を示す図である。
【図６】同基板が接合された後の境界線周辺の領域の一例を示す断面図である。
【図７】（ａ）は、個片化の一過程を示す図であり、（ｂ）は半導体装置として切り出された一単位領域を示す斜視図である。
【図８】本発明の基板が接合された後の境界線周辺の領域の他の例を示す断面図である。
【図９】本発明の基板が接合された後の境界線周辺の領域の他の例を示す断面図である。
【発明を実施するための形態】
【００１４】
本発明の一実施形態について、図１から図７（ｂ）を参照して説明する。
図１の上側は、本実施形態の基板１を示す平面図である。基板１は、板状またはシート状の基材１０と、基材１０の面上に形成された電極部２０とを備えている。
【００１５】
基材１０は、絶縁体あるいは半導体で所定の厚さを有する板状またはシート状に形成されている。基材１０を構成する絶縁体および半導体としては、例えばシリコン、樹脂、セラミクス、ガラス等が挙げられる。本実施形態では、基材１０として、シリコンウエハを用いている。
また、図示を省略しているが、基材１０には、電極部２０と電気的に接続された配線が形成されている。配線の態様は、印刷やエッチング等により基材１０の厚さ方向の一方または両方の面に形成されてもよいし、ビア等のように、基材を貫通するように形成されてもよいし、さらには、積層技術を用いた立体配線であってもよく、これらが適宜組み合わされてもよい。
【００１６】
基材１０の一方の面は、他の基板と接合される接合面１０Ａとされている。接合面１０Ａには、矩形の単位領域１１が複数設けられており、各単位領域１１に、複数の電極が同一レイアウトで形成された電極部２０が一つずつ形成され、同一態様の配線が形成されている。
【００１７】
図２は、単位領域１１を拡大して示す概略図である。電極部２０は、基材１０上に突出する多数の微細な電極（不図示）が二次元配列されることにより、基板１の平面視において、略矩形に形成され、各単位領域１１の略中央部に配置されている。電極部２０の電極は、金属等の導電性の材料で形成されており、金、銅、ニッケル、およびこれらの金属の少なくとも一つを含む合金のいずれかからなるのが好ましい。また、いずれも、メッキ等により好適に形成することができる。
【００１８】
基材１０の接合面１０Ａ上において、各単位領域１１を規定する境界線１２を中心とする所定幅の領域は、所定の深さ掘り込まれており、境界線１２を含み境界線１２と平行（略平行を含む）な溝部（凹部）１３が形成されている。溝部１３は、例えばエッチング等により形成することができる。溝部１３の深さは適宜設定されてよいが、後述する基板の接合時において、相手側基板との距離（以下、「ギャップ」と称することがある。）溝部１３において４マイクロメートル（μｍ）以上となるように設定されるのが好ましい。これは、ギャップが４μｍを切ると、一般的な粘度の樹脂の注入が困難となるためである。
なお、境界線１２は、後述する個片化の際の切離線、いわゆるスクライブラインとなるが、概念上の線であり、必ずしも基材１０上に線状に形成される必要はない。
【００１９】
基板１どうし、基板１とさらに半導体素子が形成された基板、さらに、半導体素子が形成された基板１どうし等の組み合わせで、少なくとも２枚の基板を、図１下側に示すように、接合面１０Ａを対向させた状態で加圧板１３１、１３２間に挟み、図示しないプレス装置で加熱加圧して、ウエハ直接接合により一体に接合すると、対向する電極どうしが電気的に接合されることにより、半導体装置を構成することができる。
接合時における基板の位置決めには公知のウエハ接合装置等を用いることができる。また、接合前に、各基板の基材表面および電極部をプラズマクリーニングや逆スパッタ等により清浄化して、いわゆる表面活性化を利用して電極どうしを接合してもよい。
【００２０】
上述の接合時における基板１の作用について説明する。
図３に示すように基板１を対向させた場合、双方の基板に形成された単位領域１１が基板の平面視において重なるように位置決めされるため、溝部１３どうしも対向するように位置決めされる。
この状態で図４に示すように電極部２０どうしが接合されると、溝部１３における基板間のギャップＧ１は、溝部以外の部位における基板間のギャップＧ２よりも大きくなる。この状態で基板間に樹脂を注入すると、樹脂３０は、図５に示すように、まず進入しやすい溝部１３内にスムーズに充填されていく。その後、溝部１３からあふれるようにして電極部２０の周囲や電極部２０の個々の電極間に充填される。
【００２１】
図６は、樹脂３０注入後の基板における境界線周辺の断面の一例を示す図である。この例では、配線基板３１および相手側基板１００ともに、基材１０上に、不純物ドープ等により形成された半導体素子１０１、および立体形成された配線１０２を有し、基板１００の電極は、配線１０２上に形成された平坦な電極パッド１０３となっている。相手側基板１００の接合面と反対側の面には、配線１０２に達する穴が形成され、外部端子と配線１０２とを接続するための外部電極取出し部１０４とされている。外部電極取出し部１０４には、金属等の導電性物質が充填されてもよい。
この図では、溝部１３が、配線１０２とともに基材１０上に形成された層間絶縁膜１０８に形成され、かつ層間絶縁膜１０８を貫通しない程度の深さに形成されているが、溝部１３におけるギャップＧ１は、電極が接合された領域のギャップＧ２よりも大きくなっている。
【００２２】
基板の接合後、図７（ａ）に示すように、接合された基板をブレード１１０等を用いて境界線１２に沿って単位領域１１ごとに切り出す（個片化する）と、図７（ｂ）に示すように、樹脂３０で封止された半導体装置１２０が完成する。
【００２３】
以上説明したように、本実施形態の基板１によれば、基材１０の一部に溝部１３が設けられているため、電極部２０の電極が微細であっても、基板の接合時に溝部１３において大きな基板間ギャップを確保することができる。その結果、樹脂を接合後の基板間に好適に注入することができ、電極等が好適に保護された半導体装置を構成することができる。
【００２４】
また、溝部１３は、スクライブラインとなる単位領域１１の境界線１２を含む領域に形成されているため、注入された樹脂３０により、個片化の際に切断される部位が確実に補強され、個片化する際のチッピング等を好適に防止することができる。
【００２５】
以上、本発明の一実施形態について説明したが、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において構成要素の組み合わせを変えたり、各構成要素に種々の変更を加えたり、削除したりすることが可能である。
【００２６】
例えば、図８に示す変形例のように、溝部１３が層間絶縁膜１０８を貫通して基材１０に達するように形成されてもよい。このようにすると、基材１０上の層間絶縁膜１０８は、溝部１３に沿って切断され、単位領域ごとに切り離されることになる。その結果、層間絶縁膜１０８により基材１０に生じる応力が緩和されてより基材１０が平坦に近い状態となるため、電極接合性の向上による半導体装置の品質向上や歩留まりの向上が期待できる。
【００２７】
また、本発明における凹部は、例えば電極部の周囲等の、境界線とは関係のない場所に形成されてもよい。ただし、上述の実施形態のように、境界線に沿って形成すると、すべての単位領域における凹部が溝部として連通することになるため、当該溝部を通して、接合後の基板全体に樹脂を注入することができ、好ましい。また、この溝部の一部を基材の周縁に達するように形成すると、周縁に形成された溝部の開口を樹脂の注入口として利用できるため、好ましい。
【００２８】
また、図９に示す変形例のように、本発明の基板１と接合される相手側の基板は、接合面を基板１に向けていなくてもよい。すなわち、この場合は、相手側基板１００Ａの基材１０に配線１０２に達する穴を設け、当該穴に導電性物質を充填して貫通電極１０５を形成し、電極部２０の電極２０ａと貫通電極１０５とを接合すればよい。一方、配線１０２の内、上面に露出した部分は、そのまま外部電極取出し部１０４Ａとして利用することができる。
また、本発明の基板を少なくとも１枚含む３枚以上の基板が接合されて半導体装置が構成されてもよい。
【００２９】
本発明の基板が接合されて構成される半導体装置の種類は特に限定されないが、例えば多数の画素を有する固体撮像装置等においては、例えば回路電極の径または回路電極ピッチが２０マイクロメートルであるように、非常に多数の電極が狭ピッチで形成される必要があるため、本発明を適用することにより得られるメリットが非常に大きく、本発明の構造を適用するのにきわめて好適である。
【符号の説明】
【００３０】
１  基板
１０  基材
１１  単位領域
１２  境界線
１３  溝部（凹部）
２０  電極部
２０ａ  電極
１０２  配線
１０８  層間絶縁膜
１２０  半導体装置
【図１】
2013211474.tif 000003
【図２】
2013211474.tif 000004
【図３】
2013211474.tif 000005
【図４】
2013211474.tif 000006
【図５】
2013211474.tif 000007
【図６】
2013211474.tif 000008
【図７】
2013211474.tif 000009
【図８】
2013211474.tif 000010
【図９】
2013211474.tif 000011