(57)【要約】【課題】低誘電率膜の吸湿による半導体装置の劣化の評価が可能なＴＥＧを提供する。【解決手段】パッド１ａに接続され、低誘電率膜からなる層間絶縁膜に覆われたダミー配線および評価配線を有する高密度配線により構成されるＴＥＧと、パッド１ｂに接続され、ダミー配線を含まず低誘電率膜からなる層間絶縁膜に覆われた低密度な評価配線を有するＴＥＧとを、一つの半導体チップＣＰ上に形成する。これにより、層間絶縁膜が吸湿しやすいＴＥＧと、層間絶縁膜が吸湿しにくいＴＥＧとを評価し、比較することで、層間絶縁膜の吸湿による劣化による半導体装置の信頼性への影響を調べることができる。【選択図】図２
2013143514.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ上に製品領域および第１スクライブ領域を有し、
前記第１スクライブ領域内には、
層間絶縁膜に接する第１評価配線およびダミー配線を含む第１ＴＥＧと、
前記層間絶縁膜に接する第２評価配線を含む第２ＴＥＧと、
が形成されていることを特徴とする半導体装置。
【請求項２】
前記半導体チップ内において、前記製品領域は第１シールリングで囲まれており、前記第１スクライブ領域は前記第１シールリングの外側に配置されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１ＴＥＧおよび前記第２ＴＥＧは第２シールリングにより囲まれていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１スクライブ領域は、ダイシングにより除去される第２スクライブ領域および前記ダイシングにより除去されない第３スクライブ領域とを含み、
前記第１ＴＥＧおよび前記第２ＴＥＧは前記第３スクライブ領域に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記層間絶縁膜は酸化シリコン膜よりも誘電率が低いことを特徴とする請求項１記載の半導体装置。
【請求項６】
前記第１評価配線および前記第２評価配線は、前記層間絶縁膜の上面の複数の配線溝内にそれぞれ形成された銅を含む配線であることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記製品領域には前記半導体チップを動作させる際に通電させるパッドが設けられ、
前記第１スクライブ領域には測定用パッドが複数設けられていることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記複数の測定用パッドは前記第１スクライブ領域の延在方向に沿って並べて配置されており、
前記第１ＴＥＧおよび前記第２ＴＥＧはそれぞれ前記延在方向に隣り合う前記複数の測定用パッド間に接続されていることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記第１ＴＥＧは、前記層間絶縁膜の上面に沿う第１方向に延在する前記第１評価配線と、前記第１方向に延在し前記第１方向に直交する第２方向において前記第１評価配線に隣接する第３評価配線と、前記第１方向に延在し前記第２方向において前記第１評価配線および前記第３評価配線と並ぶ複数の前記ダミー配線とにより構成され、
前記第１評価配線および前記第３評価配線は前記層間絶縁膜を挟んで互いに絶縁され、
前記第１評価配線は、互いに隣り合う前記複数の測定用パッドの一方に接続され、前記第３評価配線は、互いに隣り合う前記複数の測定用パッドのもう一方に接続されており、
前記第２ＴＥＧは、前記第１方向に延在する前記第２評価配線と、前記第１方向に延在し前記第２方向において前記第２評価配線に隣接する第４評価配線とにより構成され、
前記第２評価配線および前記第４評価配線は前記層間絶縁膜を挟んで絶縁され、
前記第２評価配線は、互いに隣り合う前記複数の測定用パッドの一方に接続され、前記第４評価配線は、互いに隣り合う前記複数の測定用パッドのもう一方に接続されていることを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記複数の測定用パッドは前記第１スクライブ領域の延在方向に沿って並べて配置されており、前記第１ＴＥＧおよび前記第２ＴＥＧは、それぞれ前記延在方向において一つの前記測定用パッドを挟むように配置された前記複数の測定用パッド間に接続されていることを特徴とする請求項７記載の半導体装置。
【請求項１１】
前記第１ＴＥＧは、前記層間絶縁膜の上面に沿う第１方向に延在する前記第１評価配線と、前記第１方向に延在し前記第１方向に直交する第２方向において前記第１評価配線と並ぶ複数の前記ダミー配線とにより構成され、
前記第１評価配線の両端は、異なる前記複数の測定用パッドにそれぞれ接続されており、
前記第２ＴＥＧは前記第１方向に延在する前記第２評価配線により構成され、
前記第２評価配線の両端は、異なる前記複数の測定用パッドにそれぞれ接続されていることを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記第１ＴＥＧは前記第１評価配線を含む多層配線を有し、前記第１評価配線には前記第１評価配線と前記複数の測定用パッドとを接続するためのビアが接続されており、
前記第２ＴＥＧは前記第２評価配線を含む多層配線を有し、前記第２評価配線には前記第２評価配線と前記複数の測定用パッドとを接続するためのビアが接続されていることを特徴とする請求項７記載の半導体装置。
【請求項１３】
（ａ）半導体ウエハの主面に、半導体素子を含む製品領域と、前記製品領域の外側に配置された第１スクライブ領域とを形成する工程と、
（ｂ）前記半導体ウエハ上に層間絶縁膜を形成した後、前記層間絶縁膜の上面に形成した複数の配線溝内に形成された第１評価配線およびダミー配線を含む第１ＴＥＧと、前記複数の配線溝内に形成された第２評価配線を含む第２ＴＥＧとを形成する工程と、
（ｃ）前記第１ＴＥＧおよび前記第２ＴＥＧに対してプローブ検査を行う工程と、
（ｄ）前記（ｃ）工程において前記第１ＴＥＧまたは前記第２ＴＥＧに異常が発見された場合に、前記（ｂ）工程にフィードバックする工程と、
（ｅ）前記（ｃ）工程において前記第１ＴＥＧまたは前記第２ＴＥＧに異常が発見されない場合に、前記半導体ウエハをダイシングして、前記第１ＴＥＧおよび前記第２ＴＥＧを有する半導体チップを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１４】
（ｆ）前記（ｅ）工程の後、前記第１ＴＥＧおよび前記第２ＴＥＧに対してプローブ検査を行う工程と、
（ｇ）前記（ｆ）工程において前記第１ＴＥＧまたは前記第２ＴＥＧに異常が発見された場合に、前記（ｂ）工程または前記（ｅ）工程にフィードバックする工程と
をさらに有することを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記半導体チップ内において、前記製品領域は第１シールリングで囲み、前記第１スクライブ領域は前記第１シールリングの外側に配置することを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１６】
前記第１ＴＥＧおよび前記第２ＴＥＧは第２シールリングにより囲むことを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１７】
前記第１スクライブ領域は、前記（ｅ）工程の前記ダイシングにより除去される第２スクライブ領域と、前記ダイシングにより除去されない第３スクライブ領域とを含み、
前記第１ＴＥＧおよび前記第２ＴＥＧは前記第３スクライブ領域に形成することを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１８】
前記層間絶縁膜は酸化シリコン膜よりも誘電率が低いことを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１９】
前記第１評価配線および前記第２評価配線は、層間絶縁膜の上面の複数の配線溝内にそれぞれ形成された銅を含む配線であることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項２０】
前記製品領域には前記半導体チップを動作させる際に通電させるパッドを設け、
前記第１スクライブ領域には測定用パッドを複数設けることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項２１】
前記複数の測定用パッドは、前記第１スクライブ領域の延在方向に沿って並べて配置し、前記第１ＴＥＧおよび前記第２ＴＥＧは、それぞれ前記延在方向に隣り合う前記複数の測定用パッド間に接続することを特徴とする請求項２０記載の半導体装置の製造方法。
【請求項２２】
前記第１ＴＥＧは、前記層間絶縁膜の上面に沿う第１方向に延在する前記第１評価配線と、前記第１方向に延在し前記第１方向に直交する第２方向において前記第１評価配線に隣接する第３評価配線と、前記第１方向に延在し前記第２方向において前記第１評価配線および前記第３評価配線と並ぶ複数の前記ダミー配線とにより構成され、
前記第１評価配線および前記第３評価配線は前記層間絶縁膜を挟んで互いに絶縁され、
前記第１評価配線は、互いに隣り合う前記複数の測定用パッドの一方に接続され、前記第３評価配線は、互いに隣り合う前記複数の測定用パッドのもう一方に接続されており、
前記第２ＴＥＧは、前記第１方向に延在する前記第２評価配線と、前記第１方向に延在し前記第２方向において前記第２評価配線に隣接する第４評価配線とにより構成され、
前記第２評価配線および前記第４評価配線は前記層間絶縁膜を挟んで絶縁され、
前記第２評価配線は、互いに隣り合う前記複数の測定用パッドの一方に接続され、前記第４評価配線は、互いに隣り合う前記複数の測定用パッドのもう一方に接続されていることを特徴とする請求項１８記載の半導体装置の製造方法。
【請求項２３】
前記複数の測定用パッドは前記第１スクライブ領域の延在方向に沿って並べて配置し、前記第１ＴＥＧおよび前記第２ＴＥＧは、それぞれ前記延在方向において一つの前記測定用パッドを挟むように配置された前記複数の測定用パッド間に接続することを特徴とする請求項２０記載の半導体装置の製造方法。
【請求項２４】
前記第１ＴＥＧは、前記層間絶縁膜の上面に沿う第１方向に延在する前記第１評価配線と、前記第１方向に延在し前記第１方向に直交する第２方向において前記第１評価配線と並ぶ複数の前記ダミー配線とにより構成され、
前記第１評価配線の両端は異なる前記複数の測定用パッドにそれぞれ接続されており、
前記第２ＴＥＧは前記第１方向に延在する前記第２評価配線により構成され、
前記第２評価配線の両端は異なる前記複数の測定用パッドにそれぞれ接続されていることを特徴とする請求項２３記載の半導体装置の製造方法。
【請求項２５】
前記第１ＴＥＧは前記第１評価配線を含む多層配線を有し、前記第１評価配線には前記第１評価配線と前記複数の測定用パッドとを接続するためのビアが接続されており、
前記第２ＴＥＧは前記第２評価配線を含む多層配線を有し、前記第２評価配線には前記第２評価配線と前記複数の測定用パッドとを接続するためのビアが接続されていることを特徴とする請求項２０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に、配線または絶縁膜の信頼性を評価する構造を有する半導体装置およびその製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
現在、微細化が進む半導体装置の配線または層間絶縁膜などの信頼性を評価する構造として、ＴＥＧ（Test Elemental Group）が用いられている。配線間に埋込まれる層間絶縁膜は近年低誘電率化（ｌｏｗ−ｋ化）が進み、水分が吸着しやすい性質が顕著になっている。層間絶縁膜が吸湿すると、層間絶縁膜に接する配線の表面を覆うバリアメタル膜が酸化するなどし、例えば銅（Ｃｕ）からなる主導体膜とバリアメタル膜との密着性が低下し、配線の信頼性が低下する可能性がある。すなわち、配線とバリアメタル膜との密着性が低下すれば、配線中の電子流のために金属原子が移動して起こるエレクトロマイグレーション（Electro Migration：ＥＭ）の発生が顕著になる虞がある。また、層間絶縁膜が吸湿すれば、層間絶縁膜自体が劣化しやすくなり、絶縁膜の経時絶縁破壊（Time Dependent Dielectric Breakdown：ＴＤＤＢ）が発生する原因となる。
【０００３】
このようなエレクトロマイグレーション（以下、ＥＭと呼ぶ）または金属配線層間絶縁膜（Inter Metal Dielectric：ＩＭＤ）の酸化膜絶縁破壊（以下、ＴＤＤＢと呼ぶ）などによる劣化状況の評価を行うＴＥＧは、例えば半導体チップを半導体ウエハから切り分ける際にダイシングブレードによって切削され半導体チップ上に残らない領域であるスクライブライン上に形成することが知られている。
【０００４】
特許文献１（特開平１１−２１４５２２号公報）には、ＥＭ現象の耐性を評価することを目的として設けられた試験配線の両サイドにダミー配線を設けることで、ＥＭ試験によって前記試験配線に高電流密度のストレスを印加した際に前記試験配線に発生する熱を前記ダミー配線を通じて半導体基板に放散させ、熱によるＥＭ現象に対する影響を抑えることが記載されている。
【０００５】
ただし、特許文献１には、ダミー配線を近傍に配置した試験配線を設けると同時に、ダミー配線が近傍に無い試験配線を他の領域に設けるかどうかについては記載がない。また、特許文献１に記載の技術が、線間ＴＤＤＢなどの信頼性評価に用いることができるかどうかについては記載されていない。
【０００６】
特許文献２（特開平１１−２１４４５７号公報）では、エピタキシャル層の結晶性またはシート抵抗などの評価を行うＴＥＧとして、二つのパッド部の間を繋ぐスリット状のエピタキシャル層を用い、当該エピタキシャル層に電流を流し、前記二つのパッド部の間の電位差を測定することによりエピタキシャル層の抵抗値および膜厚を求めることが記載されている。また、特許文献２には第２実施例として、前記スリット状のエピタキシャル層と平行に複数のダミーパターンを形成することで、トランジスタの密集パターンもしくは近接パターンでの前記エピタキシャル層の膜厚を測定することが記載されている。
【０００７】
ただし、特許文献２には、ダミー配線を近傍に配置した前記エピタキシャル層を設けると同時に、ダミー配線が近傍に無い測定用のエピタキシャル層を他の領域に設けるかどうかについては記載がない。また、特許文献２に記載の技術は半導体層であるエピタキシャル層の抵抗値および膜厚を測定するために用いられるものであり、ＥＭまたは線間ＴＤＤＢなどの信頼性評価に用いることができるかどうかについては記載されていない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−２１４５２２号公報
【特許文献２】特開平１１−２１４４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年では、半導体装置の微細化により接近した配線間の容量を低減するため、配線間を埋込む層間絶縁膜に、誘電率が低い低誘電率膜（Ｌｏｗ−ｋ膜）を用いる場合がある。低誘電率膜は水分を吸収しやすい性質を有し、水分が過剰に含まれた層間絶縁膜を有する半導体装置では、ＥＭによる配線の断絶が起こるまでの寿命（ＥＭ寿命）、またはＴＤＤＢによる絶縁破壊が起こるまでの寿命（ＴＤＤＢ寿命）が劣化する問題がある。
【００１０】
特許文献１および特許文献２に記載されている技術のように、ダミーパターンが近傍に配置された試験配線を用いるＴＥＧを用いるれば、複数の配線が密集して配置される高密度配線のＥＭ寿命またはＴＤＤＢ寿命などを試験・評価することができる。しかし、このようなＴＥＧを用いるだけでは、層間絶縁膜内の水分がＥＭ寿命またはＴＤＤＢ寿命などにどの程度影響を及ぼしているかを評価することができない。
【００１１】
本実施の形態の目的は、半導体装置の劣化の評価を可能とすることにある。
【００１２】
本実施の形態の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明の好ましい一実施の形態である半導体装置は、一つの半導体チップ上に、低誘電率膜からなる層間絶縁膜に覆われたダミー配線および評価配線を有する高密度配線により構成されるＴＥＧと、ダミー配線を含まず、低誘電率膜からなる層間絶縁膜に覆われた低密度な評価配線を有するＴＥＧとを有するものである。
【００１５】
また、本発明の好ましい一実施の形態である半導体装置の製造方法は、半導体ウエハ上の一つのチップ領域上に、低誘電率膜からなる層間絶縁膜に覆われたダミー配線および評価配線を有する高密度配線により構成されるＴＥＧと、ダミー配線を含まず低誘電率膜からなる層間絶縁膜に覆われた低密度な評価配線を有するＴＥＧとを形成し、前記二つのＴＥＧを形成する工程の後、またはダイシングにより半導体チップを個片化した工程の後に前記２種類のＴＥＧをプローブ検査し、ＴＥＧに不良を発見した場合には次の半導体装置の製造工程にフィードバックするものである。
【発明の効果】
【００１６】
本願において開示される実施の形態のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
半導体装置の劣化の評価を可能とすることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態１である半導体装置の平面図である。
【図２】図１の一部を拡大して示す平面図である。
【図３】本発明の実施の形態１であるＴＥＧの配線レイアウトである。
【図４】本発明の実施の形態１であるＴＥＧの配線レイアウトである。
【図５】図３のＡ−Ａ線における断面図である。
【図６】図４のＢ−Ｂ線における断面図である。
【図７】図３のＣ−Ｃ線における断面図である。
【図８】本発明の実施の形態１であるＴＥＧおよびパッドの回路図である。
【図９】本発明の実施の形態１である半導体装置の製造方法を示す平面図である。
【図１０】図９の一部を拡大して示す平面図である。
【図１１】本発明の実施の形態１である半導体装置の製造方法を示すフローである。
【図１２】本発明の実施の形態１である半導体装置の製造方法を示す断面図である。
【図１３】図１２に続く半導体装置の製造方法を示す断面図である。
【図１４】本発明の実施の形態２であるＴＥＧの配線レイアウトである。
【図１５】本発明の実施の形態２であるＴＥＧの配線レイアウトである。
【図１６】本発明の実施の形態２であるＴＥＧの配線レイアウトである。
【図１７】本発明の実施の形態２であるＴＥＧおよびパッドの回路図である。
【図１８】本発明の実施の形態３であるＴＥＧの配線レイアウトである。
【図１９】本発明の実施の形態３であるＴＥＧの配線レイアウトである。
【図２０】ＥＭによる寿命の分布を示すグラフである。
【図２１】配線間の電流―電圧特性を示すグラフである。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２０】
（実施の形態１）
本発明の実施の形態による半導体チップの構造の一例を図１〜図８を用いて説明する。図１は半導体基板上に形成された半導体チップを示す平面図である。図２は図１に示す半導体チップの一部を拡大して示す平面図である。図３および図４は、本実施の形態の半導体チップの劣化評価を行うＴＥＧ（Test Elemental Group）を示す配線レイアウトである。図５は図３のＡ−Ａ線における断面図であり、図６は図４のＢ−Ｂ線における断面図である。図７は図３のＣ−Ｃ線における断面図である。図８は半導体チップ上のパッドとＴＥＧとの接続関係を示す回路図である。
【００２１】
本実施の形態の半導体チップＣＰの全体の模式的な平面図を図１および図２に示す。図１および図２では、図を分かりやすくするため、半導体チップＣＰの上部に形成された層間絶縁膜および配線などは示していない。図１に示すように、半導体チップＣＰは平面視において矩形の形状を有している。
【００２２】
半導体チップＣＰは、例えば半導体基板上に形成された電界効果トランジスタ、ダイオードまたは容量素子などを有し、増幅器、演算器、スイッチング素子またはメモリなどとして機能する。これらの機能を発揮するために用いられる素子および配線などは図１および図２に示す回路部（製品領域）１に形成されている。平面視において回路部１は半導体チップＣＰの大部分を占めており、回路部１の周囲には、回路部１を囲うように、金属膜からなるシールリングＲ１が形成されている。シールリングＲ１は例えばＡｌ（アルミニウム）、Ｃｕ（銅）またはＷ（タングステン）などからなり、半導体チップＣＰを構成する半導体基板およびその上層の層間絶縁膜を貫通して形成された壁状の形状を有している。
【００２３】
シールリングＲ１は、半導体ウエハから半導体チップを切り離して個片化する際のダイシング工程において、半導体チップにクラック（割れ）が生じて製品に不良が生じることを防ぐことを目的として設けられている保護用の膜である。また、シールリングＲ１は、ダイシング工程によって露出した半導体チップの端部の層間絶縁膜がその側面から吸湿した際に、水分が層間絶縁膜を介して回路部１に達することを防ぐ役割を有している。したがって、シールリングＲ１は半導体チップＣＰの端部の近傍であって、半導体チップＣＰの端部と回路部１との間に配置されており、半導体チップＣＰの上面から裏面にかけて形成されている。ここではシールリングＲ１は回路部１の周囲を完全に囲う環状の形状を有しているものとする。
【００２４】
また、半導体チップＣＰの上面には、平面視において、矩形の半導体チップＣＰの一辺に沿って延在するスクライブ領域Ｓ１、Ｓ２およびＳ３が形成されている。スクライブ領域Ｓ１、Ｓ２およびＳ３はシールリングＲ１の外側に形成されており、スクライブ領域Ｓ１は半導体チップＣＰの一辺に隣接して形成され、この一辺から半導体チップＣＰの反対側の一辺に向かって、スクライブ領域Ｓ１、Ｓ２およびＳ３の順に並んで配置されている。スクライブ領域Ｓ１およびＳ３には、半導体チップに形成した配線および層間絶縁膜の特性を評価するためのＴＥＧが形成されている。ここでは、半導体チップＣＰの一部であって、製品領域（回路部１）を囲うシールリングＲ１の外側の領域をスクライブ領域と呼ぶものとする。また、以下ではスクライブ領域Ｓ１、Ｓ３の延在する方向を第１方向と呼び、前記半導体基板の主面および前記層間絶縁膜の上面に沿う方向であって第１方向に直交する方向を第２方向と呼ぶ。
【００２５】
なお、図１ではスクライブ領域Ｓ１〜Ｓ３を全て半導体チップＣＰの特定の一辺に沿う領域として示したが、スクライブ領域を複数設けている場合、その一部は、同一の半導体チップＣＰの四辺のうち、他のスクライブ領域とは異なる辺に沿って形成されていてもよい。例えばスクライブ領域Ｓ３はスクライブ領域Ｓ１の延在方向（第１方向）に直交する方向（第２方向）に延在し、半導体チップＣＰの上面の端部に形成されていてもよい。このときシールリングＲ１が平面視において矩形の形状を有していれば、シールリングＲ１の４辺のうちの２辺と、半導体チップＣＰの２辺との間にスクライブ領域が形成されていることとなる。
【００２６】
図２は、図１に示したスクライブ領域Ｓ１〜Ｓ３を含む領域を拡大した平面図である。図２には、スクライブ領域Ｓ１に形成したＴＥＧ（図示しない）に対してプローブ検査行うための複数のパッド１ａ、１ｂを示しており、同様に、スクライブ領域Ｓ３に形成したＴＥＧ（図示しない）に対してプローブ検査行うための複数のパッド３ａ、３ｂを示している。パッド１ａ、１ｂはスクライブ領域Ｓ１内において、第１方向に交互に並べて配置されている。言い換えれば、スクライブ領域Ｓ１が延在する方向に複数のパッド１ａが並んで配置され、当該方向において隣り合うパッド１ａ同士の間にパッド１ｂが配置されている。隣り合うパッド１ａ、１ｂは互いに絶縁されている。
【００２７】
同様に、パッド３ａ、３ｂはスクライブ領域Ｓ３内において、スクライブ領域Ｓ３が延在する方向（第１方向）に交互に並べて配置されている。なお、スクライブ領域Ｓ１、Ｓ３のそれぞれのＴＥＧは、パッド１ａ、１ｂ、３ａおよび３ｂの下層または上層に形成されている。
【００２８】
ここで、スクライブ領域Ｓ１内のパッド１ａ、１ｂの周囲には、パッド１ａ、１ｂを囲うように、シールリングＲ１と同様の構造を有するシールリングＲ２が形成されているが、スクライブ領域Ｓ２内およびＳ３内にはシールリングは形成されていない。これは、半導体チップＣＰの端部に近い領域にはクラックが入りやすく、半導体チップＣＰの端部近傍に形成されたＴＥＧを含む領域、すなわちパッド１ａ、１ｂが形成された領域は、半導体チップＣＰの端部から形成されたクラックによって破壊されやすい位置にあるためである。
【００２９】
また、シールリングＲ２は半導体チップＣＰの端部から入るクラックからＴＥＧを保護するために形成されているため、パッド１ａ、１ｂが形成された領域を完全に囲わず、パッド１ａ、１ｂが形成された領域と、スクライブ領域Ｓ１と隣接する半導体チップＣＰの端部との間にのみシールリングＲ２が形成されていてもよい。したがって、シールリングＲ２は平面視において環状となっていなくてもよい。
【００３０】
製品領域（回路部１）には、半導体装置を動作させるためにボンディングワイヤなどの接続部材を接続させる電極であるパッド４ａが形成されている。パッド４ａは製品（半導体チップＣＰ）を使用する際に電流が流れる電極であり、パッド１ａ、１ｂ、３ａおよび３ｂは製品を使用する前であって、配線または層間絶縁膜などの信頼性を評価する際にプローブ（検査針）を接触させてＴＥＧの導通の有無などを調べるために用いられる測定用の電極である。
【００３１】
次に、スクライブ領域Ｓ１に形成された２種類のＴＥＧのそれぞれのレイアウトを図３および図４に示す。図３に示すＴＥＧは、層間絶縁膜（図示しない）により覆われた評価配線Ｍ１および、評価配線Ｍ１の近傍に形成された複数の非評価配線であるダミー配線Ｄ１を有しており、評価配線Ｍ１および複数のダミー配線Ｄ１はスクライブ領域Ｓ１（図２参照）の延在方向（第１方向）と同じ方向に延在している。評価配線Ｍ１およびダミー配線Ｄ１は、例えばＣｕ（銅）を主に含む同層の金属膜であり、評価配線Ｍ１および複数のダミー配線Ｄ１のそれぞれの間は層間絶縁膜により分離されている。なお、評価配線Ｍ１およびダミー配線Ｄ１を覆うように形成された層間絶縁膜は、例えば酸化シリコンに炭素を添加したＳｉＯＣからなる低誘電率膜（Ｌｏｗ−ｋ膜）である。ここでいう低誘電率膜とは、酸化シリコン膜よりも誘電率が低い絶縁膜のことである。
【００３２】
図４に示すＴＥＧは層間絶縁膜（図示しない）により覆われ、スクライブ領域Ｓ１（図２参照）の延在方向（第１方向）と同じ方向に延在している評価配線Ｍ２を有している。評価配線Ｍ１は例えばＣｕ（銅）を主に含む金属膜である。評価配線Ｍ２は図３に示す評価配線Ｍ１と同様の構造を有しているが、図３に示すＴＥＧと異なり、図４に示す評価配線Ｍ２の近傍にはダミー配線が形成されていない。評価配線Ｍ１、Ｍ２およびダミー配線Ｄ１と層間絶縁膜との間には、例えばＴａ（タンタル）を含むバリアメタル膜（図示しない）が形成されている。評価配線Ｍ１、Ｍ２およびダミー配線Ｄ１はいずれも層間絶縁膜の上面に沿う方向に延在する金属膜である。
【００３３】
評価配線Ｍ１、Ｍ２は半導体チップＣＰ内に形成されている配線のＥＭ（エレクトロマイグレーション）による劣化を評価するために設けられており、評価配線Ｍ１、Ｍ２のそれぞれの延在方向における両端はビアおよび他の配線を介して図２に示すパッド１ａまたは１ｂに電気的に接続されている。評価配線Ｍ１、Ｍ２の延在方向（第１方向）の両端には、ビアと評価配線Ｍ１、Ｍ２とを接続するために、評価配線Ｍ１よりも配線幅を広げた接続部ＭＣが形成されている。
【００３４】
ＥＭ（エレクトロマイグレーション）は、金属配線中を流れる電流の密度が高くなったときに、金属配線を構成する金属原子が運動量を得て移動する現象であり、これにより金属配線の一部分が移動すると金属配線が断線するため、半導体装置の信頼性が低下する。Ａｌ（アルミニウム）からなる配線に比べて、Ａｌ（アルミニウム）よりも比重が重いＣｕ（銅）からなる配線はＥＭが起こりにくい特徴があるが、それでも金属配線および金属配線に接する層間絶縁膜の密着性が低いとＥＭが発生しやすくなる問題がある。
【００３５】
酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮ）に比べて誘電率が低く、水分が吸着しやすい特性を有するＳｉＯＣを層間絶縁膜に用いて金属配線を覆う場合、層間絶縁膜を構成するＳｉＯＣに含まれる水分が金属配線との間のバリアメタル膜を酸化させると、バリアメタル膜を介して層間絶縁膜に覆われている金属配線と層間絶縁膜との密着性が低下し、ＥＭが起きることで配線が断線する虞がある。図３および図４に示す本実施の形態のＴＥＧは、このようなＥＭによる断線の有無（導通の有無）を調べ、金属配線の評価をするために設けられているものである。ＴＥＧの導通の有無を調べる際には、ＴＥＧに接続されたパッド１ａ、１ｂ、３ａまたは３ｂ（図２参照）などにプローブを接触させて流れる電流の大きさを調べる。
【００３６】
ここで、配線を覆う低誘電率膜（Ｌｏｗ−ｋ膜）である層間絶縁膜が吸湿した場合の配線のＥＭ寿命と、層間絶縁膜が吸湿しない場合の配線のＥＭ寿命の分布を表わしたグラフを図２０に示す。図２０の横軸は配線がＥＭにより導通しなくなるまでの寿命、すなわち故障時間を示しており、図２０の縦軸は累積故障率を示している。図２０では、層間絶縁膜が吸湿していない場合、すなわち周囲の層間絶縁膜が劣化していない正常な配線のＥＭ寿命を黒い丸でプロットしたグラフで示し、層間絶縁膜が吸湿している場合、すなわち周囲の層間絶縁膜が水分を含んで劣化している配線のＥＭ寿命を黒い三角でプロットしたグラフで示している。なお、層間絶縁膜が吸湿している試料を形成する際には、層間絶縁膜を形成し、続いて半導体基板を大気中に２週間または１ヶ月程度放置して、露出している層間絶縁膜に水分を吸収させた後に前記層間絶膜の溝に配線を形成している。
【００３７】
図２０に示すように、層間絶縁膜が吸湿した場合とそうでない場合とでは、吸湿がなかった場合の方が約一桁ＥＭ寿命が長くなっている。このように、層間絶縁膜の吸湿量の大小は配線のＥＭ寿命に大きな影響を及ぼすものである。
【００３８】
図３に示すように、評価配線Ｍ１および接続部ＭＣの同層には、評価配線Ｍ１および接続部ＭＣに並んでダミー配線Ｄ１が複数形成されている。ダミー配線Ｄ１は評価配線Ｍ１および接続部ＭＣを挟むように、第２方向に複数並んで配置されている。複数のダミー配線Ｄ１はいずれも評価配線Ｍ１と同一工程で形成された金属膜であるが、評価配線Ｍ１、Ｍ２とは異なり、パッドには接続されておらず、ビアＶ１、接続部ＭＣまたはパッド配線Ｍ４などの他の電極および配線とは絶縁されており、電気的に孤立（浮遊）している。
【００３９】
図３に示す評価配線Ｍ１の両端の接続部ＭＣは、ビアＶ１を介して接続部ＭＣの下層に形成された配線Ｍ３に接続されており、配線Ｍ３はビアＶ２を介してパッド配線Ｍ４に接続されている。パッド配線Ｍ４は評価配線Ｍ１、ダミー配線Ｄ１および接続部ＭＣと同層の金属配線であり、図示していない領域で図２に示すパッド１ａまたは１ｂに接続されている。ただし、一つのＴＥＧは、延在する方向（第１方向）の一方の端部がパッド１ａに接続されている場合には、もう一方の端部は前記パッド１ａと隣り合うパッド１ａに接続されている。つまり、図３に示す評価配線Ｍ１は隣り合うパッド１ａおよびパッド１ｂ間を電気的に接続するように形成されているのではなく、スクライブ領域Ｓ１内に並ぶ複数のパッド１ａ、１ｂのうち、一つのパッドを挟んで配置された二つのパッド同士を電気的に接続するように形成されている。
【００４０】
このように、隣接するパッド同士をＴＥＧで接続せず、一つ置きの離れた位置のパッド同士を一つのＴＥＧに接続するのは、隣り合う二つのパッド間に設置できる程度の短い長さの評価配線ではＥＭが起こりにくく、ＥＭの発生の有無を評価する目的で設置する評価配線は一定値以上の長さを有している必要があるためである。ただし、一つ置きに配置されたパッド同士を間を接続するような評価配線よりも評価配線の長さを長くする必要はない。これは、評価配線を長くしすぎると、半導体基板上に配置できるＴＥＧの数が限られてしまい、その問題を解消するためにＴＥＧを配置するためのスクライブ領域の面積を拡大すると、半導体チップ上の回路部の面積が限られるため、半導体装置の微細化が困難となるためである。
【００４１】
本実施の形態の半導体装置では、図３に示す接続部ＭＣ間を繋ぐ評価配線Ｍ１の延在方向（第１方向）の長さＬ１を１００μｍとし、同方向における各接続部ＭＣの長さＬ２を３μｍとしている。また、第２方向の評価配線Ｍ１の幅Ｗ１を２．０μｍとし、同方向における接続部ＭＣの幅Ｗ２を３μｍとしている。これらの評価配線Ｍ１は回路部１（図２参照）に形成された同層の配線と同様の幅および厚さを有している。また、隣り合う評価配線Ｍ１とダミー配線Ｄ１との間隔は、実際に回路部１内で隣り合うように形成された同層の配線同士の間隔と同様の長さとし、例えば最小線幅としている。なお、図４に示す評価配線Ｍ２も、評価配線Ｍ１と同様の長さおよび幅を有し、隣接するパッド同士に接続されるのではなく、一つのパッドを挟むように配置された二つのパッドに接続されている。したがって、評価配線Ｍ１を含む一つのＴＥＧは、図２に示すスクライブ領域Ｓ１の延在する方向、すなわちパッド１ａ、１ｂが並ぶ方向であって評価配線Ｍ１の延在方向においてパッド三つ分の長さを要する。
【００４２】
図５に、図３のＡ−Ａ線における断面図を示す。図５に示すように、本実施の形態の半導体装置は、例えばＳｉ（シリコン）からなる半導体基板２を有し、半導体基板２上の回路部には半導体素子（図示しない）が形成され、半導体素子を埋込むように酸化シリコン（ＳｉＯ２）からなる絶縁膜３が形成されている。絶縁膜３上にはエッチングストッパ膜４を介して層間絶縁膜５が形成されており、層間絶縁膜５の上面には複数の配線溝が形成され、それらの配線溝の内壁および底面にはバリアメタル膜６、７が前記配線溝の内壁側および底面側から順に積層されている。バリアメタル膜は例えばＴａ（タンタル）を含み、バリアメタル膜７は例えばＣｕ（銅）を含むものとする。図２に示す回路部１を構成する半導体素子は、例えば図５に示す半導体基板２の上面に形成され、絶縁膜３により覆われているものとする。
【００４３】
複数の配線溝のうちの一つの配線溝内のバリアメタル膜７上にはＣｕ（銅）からなる評価配線Ｍ１が埋込まれており、評価配線Ｍ１を挟むように配置されたその他の複数の配線溝内のバリアメタル膜７上にはＣｕ（銅）からなるダミー配線Ｄ１がそれぞれ埋込まれている。層間絶縁膜５，バリアメタル膜６、７、評価配線Ｍ１およびダミー配線Ｄ１のそれぞれの上面の高さは均一に揃えられており、前記上面を覆うように層間絶縁膜５上には例えばＳｉＣＮなどからなるエッチングストッパ絶縁膜８が形成されている。このように、評価配線Ｍ１の側壁および底面は、例えばＴａ（タンタル）を含むバリアメタル膜６を介して、ＳｉＯＣからなる層間絶縁膜５により覆われている。
【００４４】
また、図２に示すパッド１ａ、１ｂの、第１方向におけるそれぞれの一辺の長さは例えば５０μｍである。また、第２方向の１ａ、１ｂのそれぞれの一辺の長さは例えば５０μｍであり、パッド１ａ、１ｂはいずれも正方形の平面形状を有している。パッドをこのような大きさの正方形の形状としているのは、プローブを当てるために必要な面積を確保し、プローブ検査を容易にするためである。
【００４５】
ここでは、二つのパッド１ａ間を接続するように形成されたＴＥＧは、当該二つのパッド１ａの間のパッド１ｂの上層または下層を通るように形成されている。したがって、パッド１ａに接続されたＴＥＧは、パッド１ｂには接続されていない。同様に、一方の端部がパッド１ｂに接続されたＴＥＧは、パッド１ａには接続されておらず、当該ＴＥＧのもう一方の端部は前記パッド１ｂに隣接するパッド１ａではなく、パッド１ａを挟んで前記パッド１ｂの隣りに形成されたパッド１ｂに接続されている。このとき、パッド１ｂに接続されたＴＥＧはパッド１ｂの上層または下層の何れに形成されていてもよい。ただし、一つのパッドに接続されているＴＥＧは一つだけとし、２以上のＴＥＧが一つのパッドに接続されている場合はないものとする。
【００４６】
また、スクライブ領域Ｓ１内の一部のパッド１ａ、１ｂには図４に示すような、周囲にダミー配線を有していない評価配線Ｍ２を含むＴＥＧも接続されている。図４に示すＴＥＧは、図３に示すＴＥＧに比べてダミー配線Ｄ１が存在しない点以外は同様の構造を有しており、ビアＶ１、配線Ｍ３、ビアＶ２、パッド配線Ｍ４を介して図２に示すパッド１ａまたは１ｂに接続されている。評価配線Ｍ１と同様に、図４に示すＴＥＧの評価配線Ｍ２の両端は、図２に示すスクライブ領域Ｓ１内の一つのパッドを挟むように配置された当該パッドに隣接する二つのパッドのそれぞれに接続されている。つまり、評価配線Ｍ２の両端は両方ともパッド１ａに接続されているか、または両方ともパッド１ｂに接続されている。図３および図４において、配線Ｍ３は評価配線Ｍ１、Ｍ２およびパッド配線Ｍ４よりも下層に配置されているものとして説明したが、配線Ｍ３は評価配線Ｍ１、Ｍ２およびパッド配線Ｍ４よりも上層に配置されていてもよい。
【００４７】
図６に、図４のＢ−Ｂ線における断面図を示す。図６に示す断面図は、図５に示す断面図と同様の構造を有しているが、層間絶縁膜の上面には評価配線Ｍ１ではなく評価配線Ｍ２が形成され、評価配線Ｍ２の近傍にダミー配線が形成されていない点で図５に示す構造と異なる。したがって、層間絶縁膜５の上面には、ダミー配線を形成するための複数の溝は形成されていない。
【００４８】
図７に、図３のＣ−Ｃ線における断面図を示す。図７は図３に示すＴＥＧの評価配線Ｍ１の延在方向に沿う断面図である。図７に示すように、半導体装置は半導体基板２を有し、半導体基板２上に順に絶縁膜３、エッチングストッパ膜４、層間絶縁膜５、エッチングストッパ絶縁膜８が積層されている。層間絶縁膜５の上面の配線溝には、ダマシン配線である評価配線Ｍ１が埋込まれており、評価配線Ｍ１を挟むように、評価配線Ｍ１と同層のダマシン配線であるパッド配線Ｍ４が形成されている。評価配線Ｍ１の下にも、上面をエッチングストッパ膜４に覆われた配線Ｍ３が形成されている。配線Ｍ３は、評価配線Ｍ１等と同様にダマシン配線であり、銅を主成分として構成されている。
【００４９】
なお、エッチングストッパ膜４およびエッチングストッパ絶縁膜８は、銅の拡散を防止するためのバリア絶縁膜としての機能も有する絶縁膜である。また、このエッチングストッパ膜４およびエッチングストッパ絶縁膜８は、例えば、ＳｉＣＮまたはＳｉＯＣＮ等で形成されている。
【００５０】
ここで、評価配線Ｍ１とパッド配線Ｍ４とは層間絶縁膜５を介して分離されているが、評価配線Ｍ１は層間絶縁膜５およびエッチングストッパ膜４を貫通するビアＶ１を介して配線Ｍ３に接続され、パッド配線Ｍ４は層間絶縁膜５およびエッチングストッパ膜４を貫通するビアＶ２を介して配線Ｍ３に接続されているため、評価配線Ｍ１を挟んで配置された二つのパッド配線Ｍ４は、二つの配線Ｍ３、ビアＶ１、Ｖ２、評価配線Ｍ１を介して電気的に接続されている。
【００５１】
なお、図３および図４に示すＴＥＧは図２に示すスクライブ領域Ｓ３に形成されていてもよく、スクライブ領域Ｓ１、Ｓ３の両方に形成されていても構わない。この場合、ＴＥＧは隣り合うパッド３ａ同士を接続するように形成するか、パッド３ｂ同士を接続するように形成され、隣り合うパッド３ａおよびパッド３ｂ間を接続するＴＥＧは形成しない。これは、前述したようにＴＥＧを構成する評価配線の長さを一定値以上確保しなければ、ＥＭによる配線の劣化評価を正確に行うことができない虞があるためである。
【００５２】
ここで、本実施の形態の半導体装置を構成するＴＥＧおよびパッドの回路図を図８に示す。図８に示すように、スクライブ領域Ｓ１（図示しない）内にはパッド１ａおよびパッド１ｂが交互に並んで配置されており、パッド１ｂを挟んで隣り合うパッド１ａ同士が一つのＴＥＧ９ａに接続され、パッド１ａを挟んで隣り合うパッド１ｂ同士が一つのＴＥＧ９ｂに接続されている。なお、図８はＴＥＧ９ａをパッド１ａ、１ｂの上層に配置し、ＴＥＧ９ｂをパッド１ａ、１ｂの下層に配置することを意味するものではないが、そのように配置してもよく、全てのＴＥＧが同層に配置されていてもよい。
【００５３】
また、図３に示すようにダミー配線Ｄ１を含む高密度配線のＴＥＧと、図４に示すようにダミー配線を有していない低密度配線のＴＥＧとは、図８においていずれのＴＥＧ９ａ、９ｂの位置に配置してもよいが、ＴＥＧ９ａ、９ｂが全て同じ層に形成されていない場合は、少なくとも図３に示すＴＥＧと図４に示すＴＥＧとが同層に配置されるようにする。これは、同一の層間絶縁膜内において、配線密度が違う場合の各ＴＥＧにおけるＥＭ評価を行うためである。したがって、例えばＴＥＧ９ａを全てパッド１ａ上およびパッド１ｂ上の同一の層に配置する場合、隣り合うＴＥＧ９ａのうち、一方のＴＥＧ９ａを図３に示すＴＥＧとし、もう一方のＴＥＧ９ａを図４に示すＴＥＧとすることが考えられる。
【００５４】
以上に述べたように、本実施の形態の半導体装置である図２の半導体チップＣＰのスクライブ領域Ｓ１またはＳ３には、図３に示すダミー配線Ｄ１を有する評価配線Ｍ１を含むＴＥＧと、図４に示すようにダミー配線を有さず評価配線Ｍ２を含むＴＥＧとが形成されている。図３および図４に示すＴＥＧはパッドよりも上層または下層に配置することができ、図３および図４に示すＴＥＧを配置する数はそれぞれ複数でもよく、パッドと共にＴＥＧを配置する位置はスクライブ領域Ｓ１〜Ｓ３のいずれの領域であってもよいため、様々な配置方法を選択することができる。ただし、半導体チップＣＰ上には必ず図３および図４に示す２種類のＴＥＧが形成されている。
【００５５】
図３に示すようにダミー配線Ｄ１を有するＴＥＧでは、図４に示すＴＥＧに対して、複数の配線が密集した領域での配線の信頼性を評価することができる。つまり、実際の製品領域（図１および図２に示す回路部１）内の高密度配線（高い密度で複数配置された配線）において層間絶縁膜内の水分に起因してＥＭが起こるか否かを調べることができる。図４に示すＴＥＧでは評価配線Ｍ２の周囲に他の配線が形成されていないため、図３に示すＴＥＧに比べて層間絶縁膜内の水分によるＥＭが発生しやすいと考えられる。
【００５６】
層間絶縁膜に水が吸着する過程としては、例えば、層間絶縁膜に配線を埋込むための溝をドライエッチング法などにより形成する際に、プラズマによって切断された層間絶縁膜の表面に水が吸着されことが考えられ、また、層間絶縁膜が露出した状態で時間が経過することで、雰囲気中の水が層間絶縁膜に吸着することが考えられる。ただし、層間絶縁膜に形成された溝に金属配線を埋込む際には、層間絶縁膜に熱が加わるため、層間絶縁膜の表面はある程度脱ガスされ、その際に層間絶縁膜中の水分も減少する。
【００５７】
図３に示すようにダミー配線Ｄ１を形成する場合には配線を形成するために層間絶縁膜に形成される溝が多くなることで層間絶縁膜の表面積が大きくなるため、評価配線Ｍ１およびダミー配線Ｄ１を形成する際に層間絶縁膜に熱が加わると、層間絶縁膜から多くの水分が除去される。したがって、図４に示すように近傍に配線が存在しない評価配線Ｍ２に比べて、図３に示すように近傍に複数の配線が設けられた評価配線Ｍ１の方が、周囲の層間絶縁膜内の水分が減少しているため、前記水分に起因するＥＭが発生しにくく、ＥＭに起因する配線不良についての信頼性が高くなると考えられる。
【００５８】
これに対し、図４に示すように、近傍にダミー配線を設けていない評価配線Ｍ２では、図３に示すＴＥＧに比べて評価配線Ｍ２の周囲に形成される配線溝の数が少ないため、層間絶縁膜中の水分がＥＭに与える影響が大きくなり、ＥＭが発生しやすくなると考えられる。したがって、図４に示すＴＥＧでは、実際の製品領域（回路部）内において、配線密度が低い領域の配線、すなわち、高密度配線よりもＥＭが起こりやすい配線について信頼性を評価することができる。
【００５９】
本実施の形態の半導体装置は図３に示すＴＥＧと図４に示すＴＥＧの両方を有することを特徴とするものである。図３に示すＴＥＧと図４に示すＴＥＧの両方を有することにより、配線密度が高い領域と低い領域の両方のＥＭ評価を行うことが可能である。したがって、層間絶縁膜中の水分が配線に与える影響を、配線密度が高い領域と低い領域とを比べることで評価することができる。
【００６０】
これに対し、図３または図４のいずれか一方のＴＥＧのみが半導体基板上に形成されている場合、比較対象が無いため、上記したように層間絶縁膜中の水分が配線に与える影響を比較して評価することはできない。本実施の形態の半導体装置では、ダミー配線があるＴＥＧとダミー配線が無いＴＥＧの両方を備えているため、層間絶縁膜中の水分が配線に与える影響を調べることができる。
【００６１】
また、半導体チップの層間絶縁膜に吸収された水分量による影響の変化を評価するためのＴＥＧとして、同一半導体チップ上に、シールリングにより囲まれた評価配線を含むＴＥＧと、シールリングに囲まれていない評価配線を有するＴＥＧとを形成することが考えられる。なお、前記２種類の評価配線はいずれも同様の構造を有しており、いずれもダミー配線を有しているか、またはいずれもダミー配線を有していないものとする。
【００６２】
この場合、シールリングの有無によってＴＥＧを覆う層間絶縁膜内の水分の吸収量が変化するため、層間絶縁膜の水分の吸収量の差による信頼性の変化を評価することができると考えられる。ただし、上記したようにシールリングを有するＴＥＧとシールリングを有していないＴＥＧを複数形成した場合、半導体基板上に形成するシールリングの数が増え、多数のシールリングを形成するための条件およびプロセスを用いなければならなくなる。すなわち、シールリングは上下の配線同士を接続するためのビアなどに比べて非常に長いレイアウトを有し、シールリングを形成するエッチング工程では、層間絶縁膜などのエッチング条件を変えて長いパターンに対応させなければ、例えばビアホールが絶縁膜を貫通しない問題、またはビアホールが深くなりすぎて下地の層を余計に除去してしまう問題が起こりやすくなる。
【００６３】
したがって、シールリングを形成する数を過度に増やそうとすると、それに合わせてエッチング条件を変え、または製造工程を増やすなどして製造工程が煩雑になるため、製造コストが増大してしまう。これに対し、本実施の形態の半導体装置では、ダミー配線の有無、すなわちレイアウトの違いだけで、層間絶縁膜の吸湿の多少による信頼性への影響を評価することができ、製造コストが増大することを防ぐことができる。
【００６４】
なお、半導体装置に用いられる配線としては、絶縁膜上にＡｌ（アルミニウム）などの金属膜を形成した後にそれをパターニングして形成した配線を用いることが考えられるが、上記したダミー配線の有無に起因する層間絶縁膜内の水分量の変化は、層間絶縁膜の上面に形成した溝内に配線を形成するダマシン配線でなければ生じないため、本実施の形態のＴＥＧの評価配線およびダミー配線はいずれもダマシン配線であるものとする。
【００６５】
また、評価配線を含むＴＥＧはパッドの上層または下層のいずれに配置されていてもよいが、本実施の形態では一つのパッドを挟む二つのパッド間を接続するＴＥＧを形成するため、ＴＥＧをパッドの直上に配置する場合は、ＴＥＧの下層に配置されたパッドに上方からプローブを接触させるための余白を前記パッド上に設ける必要がある。
【００６６】
次に、本実施の形態の半導体チップが個片化される前の半導体ウエハの平面図を図９に示す。また、図９に示す半導体ウエハの一部を拡大した平面図を図１０に示す。つまり、図９および図１０は図２に示す本実施の形態の半導体チップの製造工程中の図である。図９に示すように、半導体ウエハＷＦには、スクライブライン（スクライブ領域）ＳＬが格子状に形成され、半導体チップとなる領域（チップ領域）をマトリクス状に区切っている。つまり、半導体ウエハＷＦの主面には、半導体ウエハＷＦの主面に沿う第１方向および第１方向に直交する第２方向のそれぞれの方向に延在するスクライブラインＳＬが複数本並んで形成されている。
【００６７】
図１０に示す平面図は、図９に示す半導体ウエハＷＦの２本のスクライブライン（スクライブ領域）ＳＬが交差する領域の近傍を拡大して示しているものである。スクライブ領域ＳＬは半導体ウエハをダイシングして半導体チップを個片化する際にダイシングブレードにより切削される領域である。このため、図１に示すような半導体チップＣＰには、図１０に示すスクライブ領域ＳＬは殆ど残っていないことが考えられる。
【００６８】
スクライブ領域ＳＬには、スクライブ領域Ｓ１〜Ｓ２と同様に各種のＴＥＧが配置され、プローブ検査においてプローブを接触させるためのパッド５ａが複数形成されている。スクライブ領域ＳＬはダイシングによって除去される領域であるが、スクライブ領域ＳＬ上のＴＥＧを用いて半導体装置の信頼性評価を行う場合は信頼性評価ための測定をダイシング工程の前に行うため、スクライブ領域ＳＬにＴＥＧが配置されていても問題はない。
【００６９】
ただし、様々な項目の評価を行う場合、または新たに評価すべき項目が増加した場合などは多くのＴＥＧが必要になることもあり、そのような場合にはスクライブ領域ＳＬだけではＴＥＧの配置スペースが足りず、スクライブ領域ＳＬ以外の、半導体チップとなる領域にもスクライブ領域Ｓ１〜Ｓ３を複数列設ける場合が考えられる。このような場合は、スクライブ領域ＳＬをダイシング工程で切断して半導体チップを個片化したとしても、半導体チップ上にＴＥＧを含むスクライブ領域Ｓ１〜Ｓ３が残ることになる。半導体チップ上にＴＥＧが残っていれば、ダイシング工程後の個片化された半導体チップについても、ＴＥＧを用いた測定・評価が可能である。なお、半導体チップ上に残るスクライブ領域は複数列ではなく、例えばスクライブ領域Ｓ１の１列のみでもよい。
【００７０】
また、ダイシング技術が向上し、今後ダイシングブレードによる切削面積が小さくなることが考えられ、そのような場合にダイシング工程で切削される領域よりも広いスクライブ領域ＳＬをレイアウトしている場合、スクライブ領域ＳＬの一部が除去されずに残り、スクライブ領域ＳＬに形成したＴＥＧが個片化した半導体チップの端部に残る可能性がある。また、ダイシング技術が向上した際に、切削される領域に合わせてスクライブ領域ＳＬの幅を狭めると、ＴＥＧおよびＴＥＧの導通検査などを行うためのプローブを当てるパッドを配置するための面積をスクライブ領域ＳＬ上に確保できなくる可能性がある。その場合には、スクライブ領域ＳＬではなくスクライブ領域Ｓ１〜Ｓ３などのように半導体チップとして残る領域にＴＥＧを配置しなければならないため、ダイシング工程後の半導体チップにＴＥＧが残ることになる。
【００７１】
なお、ダイシング工程では半導体基板および半導体基板上の低誘電率膜である層間絶縁膜の側面が露出し、層間絶縁膜の側面から層間絶縁膜内に水分が浸入する場合がある。このようなときでも、図２のスクライブ領域Ｓ１に示すように、半導体チップＣＰの端部の近傍のＴＥＧの周囲をシールリングＲ２で囲うことにより、層間絶縁膜に吸収された水分をシールリングＲ２で遮断し、前記水分がＴＥＧに達することを防ぐことができる。このように、半導体チップＣＰの端部に近い領域のＴＥＧをシールリングＲ２で囲めば、ダイシング後にＴＥＧを用いた評価を行う場合にも、シールリングＲ１に囲まれた回路部１と同様の条件で正確な信頼性評価を行うことができる。なお、スクライブ領域Ｓ３内のＴＥＧは半導体チップＣＰの端部から離れた領域に位置しており、ダイシングによる層間絶縁膜の水分吸収の影響を受けにくいため、前述したようなシールリングに囲まれていなくてもよい。
【００７２】
次に、本実施の形態の半導体装置の製造方法について、以下に図を用いて説明する。図１１は本実施の形態における半導体装置の製造工程のフローである。ここでは、図１１を参照しながら、図１２、図１３を用いて半導体装置の製造方法を説明する。
【００７３】
まず、図１１におけるステップＰ１では、図１２に示すように、半導体基板（半導体ウエハ）２を用意し、その上面の回路部に半導体素子（図示しない）を形成する。なお、本実施の形態はＴＥＧに関するものであるので、製品領域（回路部）に形成される半導体素子の種類はどのようなものでもよく、本願発明とは関連性が薄いため、その詳細な製造工程については省略する。その後、ＣＶＤ（Chemical Vapor Deposition）法などを用い、半導体素子を覆うように、例えば酸化シリコン（ＳｉＯ２）からなる絶縁膜３を形成し、続いてＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により絶縁膜３の上面を研磨して平坦化する。
【００７４】
なお、図示はしていないが、半導体基板２および絶縁膜３には、それぞれの層を貫通する金属膜を積層した壁状の積層金属膜を形成する。この積層金属膜は、後に半導体チップを貫通するシールリングの一部となる。
【００７５】
次に、図１１におけるステップＰ２では、図１３に示すように絶縁膜３上にＣＶＤ法などを用いてＳｉＯＣからなる層間絶縁膜５を形成し、層間絶縁膜５の上面に形成した配線溝を埋込む評価配線Ｍ１および複数のダミー配線Ｄ１を有するＴＥＧ（図３、図５参照）を形成し、同工程により、層間絶縁膜５の上面に形成した配線溝を埋込む評価配線Ｍ２を有しダミー配線を含まないＴＥＧ（図４、図６参照）を形成する。
【００７６】
なお、層間絶縁膜５を形成する際の雰囲気などの条件によっては、層間絶縁膜内に水分が浸入する虞がある。また、層間絶縁膜５を形成した後に層間絶縁膜５が大気に長時間晒されることなども、層間絶縁膜５が吸湿する原因となる。
【００７７】
ここで、層間絶縁膜５を形成する前に、回路部（図示しない）において、半導体基板２上に形成した半導体素子に所定の電位を供給するためのコンタクトプラグを絶縁膜３を貫通するように形成し、層間絶縁膜５の形成後には、前記コンタクトプラグを介して半導体素子に電気的に接続された配線を、評価配線Ｍ１、Ｍ２と同層に形成する。半導体素子に電気的に接続された前記配線は評価配線Ｍ１、Ｍ２と同一の工程で形成するものである。評価配線Ｍ１、Ｍ２の同層にはパッド配線Ｍ４を形成し、評価配線Ｍ１、Ｍ２およびパッド配線Ｍ４の上面は、例えばＣＭＰ法を用いて層間絶縁膜５の上面と高さを合わせる。
【００７８】
また、図１３に示すように、評価配線Ｍ１、Ｍ２の同層にパッド配線Ｍ４を形成し、その下層に配置する配線Ｍ３を介して評価配線Ｍ１、Ｍ２とパッド配線Ｍ４とを接続させる場合について、以下に説明する。このような場合には、前記コンタクトプラグの形成後であって層間絶縁膜５の形成前に、配線Ｍ３を形成し、層間絶縁膜５の形成後に評価配線Ｍ１、Ｍ２およびパッド配線Ｍ４と配線Ｍ３とを接続するビアＶ１、Ｖ２を、層間絶縁膜５を貫通させて形成する。ビアＶ１、Ｖ２は、例えばデュアルダマシン法を用いて評価配線Ｍ１、Ｍ２と一体化して形成されている。
【００７９】
なお、ここでいうデュアルダマシン法とは、層間絶縁膜の上面に形成した配線溝と、前記配線溝の底面から前記層間絶縁膜の底部を貫通するビアホールとを形成した後に、前記配線溝と前記ビアホールとに例えばＣｕ（銅）を主体とする金属膜を形成し、上層配線およびその下面に接続されたビアを同一工程で形成する方法をいう。
【００８０】
また、図１３に示す構造とは異なり、評価配線Ｍ１、Ｍ２とパッド配線Ｍ４とを接続させる配線Ｍ３を評価配線Ｍ１、Ｍ２およびパッド配線Ｍ４の上層に形成する場合には、評価配線Ｍ１、Ｍ２およびパッド配線Ｍ４を形成する。その後、評価配線Ｍ１、Ｍ２、パッド配線Ｍ４および層間絶縁膜５の上面を覆う層間絶縁膜を形成し、続けて前記層間絶縁膜の上面に配線溝およびビアホールを形成した後、デュアルダマシン法を用いて配線Ｍ３を形成し、同工程により配線Ｍ３と評価配線Ｍ１、Ｍ２およびパッド配線Ｍ４とを接続するビアを形成する。
【００８１】
以上により、評価配線Ｍ１およびダミー配線Ｄ１を含むＴＥＧ（図３参照）と、評価配線Ｍ２を有するＴＥＧ（図４参照）とを形成した後、それぞれのＴＥＧの上にエッチングストッパ絶縁膜８を形成する。
【００８２】
続いて、図示は省略するが、エッチングストッパ絶縁膜８上に絶縁膜を形成した後、図１３に示す一つの評価配線Ｍ１に接続された二つのパッド配線Ｍ４に電気的に接続されたパッド１ａをそれぞれ前記絶縁膜から露出させて形成する。このとき、図２に示すように、それぞれのパッド１ａの間には図１３に示すＴＥＧとは異なる他のＴＥＧと接続されたパッド１ｂを形成する。同様に、図４に示すように評価配線Ｍ２に接続された二つのパッド配線Ｍ４の上部に、エッチングストッパ絶縁膜８上の前記絶縁膜から露出し、前記二つのパッド配線Ｍ４に電気的に接続されたパッド１ｂをそれぞれ形成する。図４に示す評価配線Ｍ２をパッド１ｂに接続させる場合には、図２に示すように、それぞれのパッド１ｂの間に形成されたパッド１ａは図４に示すＴＥＧとは異なる他のＴＥＧと接続されている。
【００８３】
なお、図１３を用いて説明した上記の製造方法はパッドの下層にＴＥＧを形成するものであるが、パッドの上層にＴＥＧを形成しても構わない。その場合は、層間絶縁膜５を形成する前にパッドを形成し、前記パッドを覆うように層間絶縁膜５を形成した後、前述した工程により層間絶縁膜５の上面に前記パッドと電気的に接続されたＴＥＧを形成し、続いて前記パッドを露出する開口部を設けることで、ＴＥＧおよびプローブ検査でプローブを当てるパッドを形成することができる。
【００８４】
上記工程により半導体ウエハＷＦ（図９参照）上に形成した製品領域である回路部１、回路部１を囲むシールリングＲ１、シールリングＲ１の外側に形成されたパッド１ａ、１ｂは、図１０の平面図に示すような配置となる。半導体ウエハ上には半導体チップを形成する領域を区切り、後のダイシング工程で切断される領域であるスクライブライン（スクライブ領域）ＳＬが格子状に形成されている。スクライブ領域ＳＬに囲まれたチップ領域（図９参照）内には、チップ領域内の大部分を囲う環状のシールリングＲ１が形成され、シールリングＲ１の内側には回路部１が形成されており、回路部１内には、回路部１に形成された半導体素子などに電位を供給するためのパッド４ａが複数形成されている。
【００８５】
各チップ領域内のシールリングＲ１の外側にはスクライブ領域Ｓ１〜Ｓ３がスクライブ領域ＳＬの延在方向（第１方向）、すなわち矩形の平面形状を有するチップ領域の一辺に沿って形成されている。なお、スクライブ領域Ｓ１〜Ｓ３は全て同一方向に延在するスクライブ領域ＳＬに沿って形成されているが、第２方向に延在するスクライブ領域ＳＬに沿ってチップ領域内に端部に形成されていてもよい。
【００８６】
前述した製造工程において説明したパッド１ａ、１ｂはスクライブ領域Ｓ１内において、第１方向に沿って交互に並べて複数配置されている。図１３を用いて説明したＴＥＧはパッド１ａ、１ｂに接続されてスクライブ領域Ｓ１内に形成されているが、図１０に示すように、パッド１ａ、１ｂおよびそれらに接続されたＴＥＧと同様のパッド３ａ、３ｂおよびＴＥＧが、スクライブ領域Ｓ１が形成された一つのチップ領域内の他のスクライブ領域Ｓ３にさらに形成されていてもよい。また、スクライブ領域ＳＬにも複数のＴＥＧおよびプローブ検査において前記複数のＴＥＧに電位を供給するためのパッド５ａが複数形成されている。また、ここではスクライブ領域Ｓ１にのみ、ＴＥＧおよびパッド１ａ、１ｂを囲うシールリングＲ２が形成されている。
【００８７】
上記したように、本実施の形態の半導体装置の製造工程では、層間絶縁膜５を形成するための部材として、酸化シリコン膜または窒化シリコン膜などよりも誘電率が低いＳｉＯＣを用いている。ＳｉＯＣからなる層間絶縁膜５は酸化シリコン膜などに比べて水分を吸収しやすい性質を有するが、層間絶縁膜５の上面に配線溝を形成して図３および図４に示す評価配線Ｍ１、Ｍ２およびダミー配線Ｄ１を形成する場合、配線溝を形成するエッチング工程および配線を形成するスパッタリングなどの工程において図１３に示す層間絶縁膜５が加熱され、層間絶縁膜５内の水分の一部は層間絶縁膜５内から除去される。
【００８８】
図３に示すＴＥＧは図４に示すＴＥＧに比べて、層間絶縁膜の上面に形成される配線溝の数が多く、これらの複数の溝が形成されることで、露出する層間絶縁膜の上部の面積が増えることから、熱処理された際により多くの水分が除去されるものと考えられる。層間絶縁膜に覆われた配線のＥＭは、層間絶縁膜内の水分が配線表面のバリアメタル膜を酸化させることで顕著に起こるため、層間絶縁膜内の水分量が減ればＥＭが発生しにくくなり、配線の信頼性が向上する。したがって、図３に示すＴＥＧはダミー配線Ｄ１を含む高密度配線であるため、図４に示すＴＥＧよりも配線の周囲の層間絶縁膜内の水分量が少なく、ＥＭの発生が抑えられる。
【００８９】
次に、図１１におけるステップＰ３では、図３および図４に示すＴＥＧに対してプローブ検査を行い、ＴＥＧ内の評価配線が導通するかどうかを調べる。プローブ検査を行う際は、一つのＴＥＧの両端に接続されたパッド二つにプローブ（検査針）をそれぞれ接触させることで、プローブを介してＴＥＧに電流を流す。この検査を行った際にＴＥＧの導通がなければ、層間絶縁膜内の水分によりＥＭが起きて評価配線が断線しているものと推測し、ＥＭが起きる原因を解明し、対策を検討した後に次の半導体装置の製造工程にフィードバックする。ＥＭの発生を防ぐ方法としては、例えば層間絶縁膜の組成の変更、エッチング条件の変更、またはシールリングの追加などが考えられる。したがって、図１１ではステップＰ３で不良（異常）が発見された場合にステップＰ２にフィードバックする場合について図示しているが、シールリングの追加または形状の変更を行う場合などはステップＰ１の製品領域を形成する工程にフィードバックする場合もある。
【００９０】
ここでは、図３および図４に示すＴＥＧの少なくとも一方に断線の疑いがあれば、前の工程へのフィードバックを行う。ステップＰ３のプローブ検査の工程でＴＥＧに導通があればＥＭは起こっていないものとして、ステップＰ４の工程へ移行する。
【００９１】
次に、図１１におけるステップＰ４では、ダイシングを行い、半導体ウエハを複数の半導体チップに分ける。このダイシング工程では、ダイシングブレードを用いて半導体ウエハのスクライブライン（スクライブ領域）ＳＬ（図９参照）を切削し、チップ領域に形成された半導体チップを個片化する。ダイシングを行うと、半導体チップを構成するＴＥＧを覆う層間絶縁膜の側壁が半導体チップの側面に露出するため、前記側面から層間絶縁膜内に水分が浸入する虞がある。
【００９２】
次に、図１１におけるステップＰ５では、プローブ検査を行い、図３および図４に示すＴＥＧに対してプローブ検査を行う。この検査を行った際にＴＥＧの導通がなければ、層間絶縁膜内の水分によりＥＭが起きて評価配線が断線しているものと推測し、ＥＭが起きる原因を解明し、対策を検討した後に次の半導体装置の製造工程にフィードバックする。この場合、ＥＭの発生を防ぐ方法としてはダイシング工程の条件の変更、層間絶縁膜、シールリングの形状、配置の変更など様々な方法が考えられるため、フィードバックして製造条件を変更する工程はステップＰ１、Ｐ２、またはＰ４などが考えられる。
【００９３】
ここでは、図３および図４に示すＴＥＧの少なくとも一方に断線の疑いがあれば、前の工程へのフィードバックを行う。ステップＰ５のプローブ検査の工程でＴＥＧに導通があればＥＭは起こっていないものとして、配線の信頼性が高い半導体チップが製品として完成する。
【００９４】
その後は、例えば半導体チップをリードフレームに搭載した後に封止をするなどしてＩＣ（Integrated Circuit）パッケージを形成し、または、半導体チップを搭載した台を容器で覆ってセンサ素子を形成するなどして、半導体チップを用いた装置が完成する。
【００９５】
本実施の形態の半導体装置の製造工程では、図３に示すように複数のダミー配線Ｄ１および評価配線Ｍ１を含む高密度配線を有するＴＥＧと、図４に示すように評価配線Ｍ２のみの孤立した配線を有するＴＥＧとを同一の半導体チップ上に形成し、これらの対してプローブ検査を行い、場合によっては次の半導体装置の製造時の工程にフィードバックすることで半導体装置の信頼性を高めるものである。
【００９６】
このとき、図３に示すような高密度配線のＴＥＧを用いたプローブ検査による評価結果と、図４に示すような孤立した単独配線（低密度配線）のＴＥＧを用いたプローブ検査による評価結果とを比較することにより、ＥＭの発生の有無のみならず、評価配線Ｍ１、Ｍ２を覆う層間絶縁膜に吸収された水分による配線の信頼性への影響の有無を判断することができる。このような比較による評価を行うことで、層間絶縁膜の吸湿がＥＭに与える影響を評価することが可能となるため、ＥＭ発生の原因が明確となり、層間絶縁膜の吸湿量を低減するような対策を採ることで半導体装置の信頼性を向上することが容易となる。
【００９７】
なお、図１１に示すステップＰ５を行わない方法、すなわちダイシング工程前にのみＴＥＧを用いた評価を行い、ダイシング工程後にＴＥＧを用いた評価を行わない方法を採用してもよい。その場合であっても、本実施の形態では図３および図４に示すＴＥＧの両方を図１１に示すステップＰ３において用いることにより、層間絶縁膜内の水分がＥＭの発生に与えた影響の有無を評価することができる。また、逆にステップＰ３を行わずにステップＰ５の評価工程を行うことも可能である。
【００９８】
（実施の形態２）
前記実施の形態１では、ＥＭの発生について配線のみを評価対象としたＴＥＧについて説明した。本実施の形態では、配線および配線に接続したビアを評価対象としたＴＥＧについて図１４〜図１７を用いて説明する。図１４、図１５および図１６は、本実施の形態の半導体チップの劣化評価を行うＴＥＧを示す配線レイアウトである。図１７は図１４および図１６に示すＴＥＧと、半導体チップ上のパッドとの接続関係を示す回路図である。
【００９９】
なお、図１５は図１４に示す多層配線の端部における下層および上層の配線のレイアウトを説明するための図であり、図１５では図の左側に評価配線およびダミー配線の端部のレイアウトを示し、図の右側にパッド配線の端部のレイアウトを示している。図１５の左右の図にそれぞれ示すビアＶ３は同一のビアである。また、図を分かりやすくするため、図１４では評価配線およびその近傍のダミー配線にハッチングを付している。また、本実施の形態の半導体装置を構成する半導体チップの平面視におけるレイアウトは、前記実施の形態１で説明した図１および図２に示す構造と同様であるため、ここでは図２に示す半導体チップの平面図を本実施の形成の半導体チップの平面図として説明する。
【０１００】
図１４および図１６に示す本実施の形態の半導体装置を構成する２種類のＴＥＧは、いずれも図２に示すスクライブ領域Ｓ１、Ｓ３内においてパッドに接続された評価配線を含むものであり、当該評価配線はスクライブ領域Ｓ１、Ｓ３の延在方向と同じ方向（第１方向）に延在している。図２に示すスクライブ領域Ｓ１とスクライブ領域Ｓ３とには同様の構造のＴＥＧが形成されているものとし、ここではスクライブ領域Ｓ１に形成されたＴＥＧについて詳しく説明する。なお、図１４および図１６に示すＴＥＧを構成する評価配線および前記評価配線に接続されたビアはいずれも低誘電率膜である層間絶縁膜に覆われているものとする。
【０１０１】
図１４および図１５に示すように、本実施の形態の２種類のＴＥＧのうちの一方のＴＥＧは、第１方向に延在し、第２方向に複数並んで配置された評価配線Ｍ５を有し、第２方向に隣り合う評価配線Ｍ５同士の間には、他の配線、ビア、素子またはパッドなどから電気的に独立（浮遊）した非評価配線であるダミー配線Ｄ２が形成されている。
【０１０２】
ここでは、５本の評価配線Ｍ５が並列に配置されており、１本の評価配線Ｍ５の第２方向の左右のそれぞれには、等間隔で配置された２本のダミー配線Ｄ２が配置されている。すなわち、同一の層の第２方向において２本のダミー配線Ｄ２と１本の評価配線Ｍ５とが交互に配置されており、評価配線Ｍ５およびダミー配線Ｄ２が形成されている層とは異なる高さの層には、評価配線Ｍ５にビアＶ３を介して電気的に接続されたパッド配線Ｍ６が形成されている。パッド配線Ｍ６は第１方向に延在し、第２方向に並んで配置された複数の配線と、前記複数の配線のそれぞれの第１方向の端部に接続され、第２方向に延在する接続配線と、前記複数の配線の前記端部の反対側のそれぞれの端部に接続されたパッド（図示しない）側の配線とを有している。図示はしていないが、パッド配線Ｍ６の前記パッド側の配線は表面に接続されたビアを介してパッドに接続されている。
【０１０３】
第１方向に二つ並ぶパッド配線Ｍ６の第１方向の端部の前記接続配線は、第１方向における一つの評価配線Ｍ５の両端のそれぞれに平面視において重なるように配置され、評価配線Ｍ５とパッド配線Ｍ６とが重なる領域では、評価配線Ｍ５およびパッド配線Ｍ６間を接続するビアＶ３が形成されている。ビアＶ３の側壁は層間絶縁膜により覆われており、パッド配線Ｍ６は評価配線Ｍ５の上層または下層のいずれに形成されていてもよいが、ここでは、評価配線Ｍ５の下層にパッド配線Ｍ６が形成されている場合について説明する。
【０１０４】
なお、評価配線Ｍ５の下部にビアＶ３およびパッド配線Ｍ６が形成されている場合、評価配線Ｍ５およびビアＶ３は一体になっており、例えばデュアルダマシン法により形成されているものとする。逆に、評価配線Ｍ５の上層にビアＶ３およびパッド配線Ｍ６が形成されている場合、評価配線Ｍ５およびビアＶ３のそれぞれの側壁は異なる層の層間絶縁膜により覆われているものとする。
【０１０５】
図１５に示すように、ダミー配線Ｄ２は評価配線Ｍ５よりも第１方向における長さが長く、評価配線Ｍ５はその両端の直下のパッド配線Ｍ６の前記接続配線よりも外側には延在していないため、パッド配線Ｍ６を構成し第１方向に延在する複数の配線の直上には形成されていない。つまり、評価配線Ｍ５は平面視においてパッド配線Ｍ６を構成する前記接続配線とは重なるが、パッド配線Ｍ６を構成し第１方向に延在する複数の配線とは重ならない。これに対し、ダミー配線Ｄ２は、その両端がパッド配線Ｍ６を構成する前記接続配線および第１方向に延在する複数の配線と平面視において重なる長さを有している。
【０１０６】
評価配線Ｍ５の第１方向における一方の端部は、ビアＶ３およびパッド配線を介して図２に示すパッド１ａに電気的に接続され、当該評価配線Ｍ５のもう一方の端部は、ビアＶ３およびパッド配線を介して図２に示す前記パッド１ａに隣接するパッド１ｂに電気的に接続されている。つまり、前記実施の形態１とは異なり、本実施の形態のＴＥＧは第１方向においてパッド三つ分の長さを要せず、パッド二つ分の長さに収めることができる。したがって、スクライブ領域Ｓ１内のパッド１ａ、１ｂはいずれも図１４に示す複数の評価配線Ｍ５を有する一つのＴＥＧに接続されており、隣り合うパッド１ａおよびパッド１ｂは一つのＴＥＧに接続されている。これは、ＴＥＧの評価対象である配線長が、評価配線Ｍ５の長さのみではなくビアＶ３の長さも含んでいるためである。したがって、評価配線Ｍ５の長さが前記実施の形態１の評価配線Ｍ１（図３参照）よりも短くても、ＥＭの評価を適正に行うことができる。
【０１０７】
なお、１本の評価配線Ｍ５の端部と一つのパッド配線Ｍ６とを接続するビアＶ３は複数ではなく１本のみである。これは、評価配線Ｍ５だけでなくビアＶ３も評価対象であり、評価配線Ｍ５とパッド配線Ｍ６とを接続するビアの数が多すぎると、ビアにおいてＥＭが起こりにくくなり、ビアについてＥＭの評価を適正に行うことができなくなるためである。また、ダミー配線Ｄ２の表面にはビアは接続されていない。
【０１０８】
図１４では、一つのＴＥＧ内において第２方向に隣り合う評価配線Ｍ５同士の間に２本のダミー配線Ｄ２を設けた場合について説明したが、ダミー配線Ｄ２の本数はこれに限らず、１本でもよく、３本以上であってもよい。
【０１０９】
次に、本実施の形態の２種類のＴＥＧのうちのもう一方のＴＥＧを、図１６を用いて説明する。図１６に示すＴＥＧは図１４を用いて説明した有するＴＥＧと同様の構造を有する評価配線Ｍ７、ビアＶ４およびパッド配線Ｍ８を有し、評価配線Ｍ７はビアＶ４およびパッド配線Ｍ８を介して図２に示すパッド１ａおよび前記パッド１ａと隣り合うパッド１ｂに接続されている。ただし、図１６に示すＴＥＧは、評価配線Ｍ７の近傍にダミー配線が存在しない点のみが、図１４に示す高密度配線のＴＥＧと異なる。前記実施の形態１と同様に、図１４に示す高密度配線のＴＥＧと図１６に示す低密度配線のＴＥＧとは、いずれも図２に示す一つの半導体チップのスクライブ領域Ｓ１、Ｓ２またはＳ３に形成されている。なお、図１６に示すＴＥＧを構成する評価配線Ｍ７が近傍にダミー配線を有していないため、ここでは評価配線Ｍ７を低密度配線と呼ぶが、本実施の形態では図１６に示すように評価配線Ｍ７は第２方向に複数並んで配置されている。
【０１１０】
ここで、図１７に、本実施の形態の半導体装置を構成するＴＥＧおよびパッドの回路図を示す。図１７に示すように、スクライブ領域Ｓ１（図示しない）内にはパッド１ａおよびパッド１ｂが交互に並んで配置されており、隣り合うパッド１ａおよびパッド１ｂ同士が、それらの間に形成された一つのＴＥＧ９ａに接続されている。なお、一つのパッド１ａまたは１ｂはいずれも一つのＴＥＧに接続されており、各パッドはいずれも二つ以上のＴＥＧに接続されている場合はないものとする。
【０１１１】
図１４および図１６に示すＴＥＧは図１７のＴＥＧ９ａのいずれの位置に配置されていてもよいが、必ず複数のＴＥＧ９ａには図１４に示す高密度配線のＴＥＧと図１６に示す低密度配線のＴＥＧとが含まれている。
【０１１２】
本実施の形態の半導体装置の製造工程は、前記実施の形態１とほぼ同様に行うため、その詳細な説明は省略する。
【０１１３】
以上に説明したように、一つの半導体チップ上に高密度配線のＴＥＧと低密度配線のＴＥＧとを両方とも形成することにより、前記実施の形態１と同様の効果を得ることができる。すなわち、層間絶縁膜中の水分が配線に与える影響の有無を、図１４および図１６に示すＴＥＧを用いたプローブ検査の結果を比較して評価することができる。また、ダイシング工程後の個片化された半導体チップ上にＴＥＧを残すことにより、ダイシングにより一部のスクライブ領域が切削されたとしても、その後にＴＥＧを用いた評価を行うことができる。また、シールリングで囲うＴＥＧとシールリングで囲わないＴＥＧとを同一半導体チップ上に設ける方法を用いずに、層間絶縁膜中の水分が配線に与える影響の有無を評価することができるため、シールリングの増加を防ぐことができ、半導体装置の製造工程を簡略化し、半導体装置の製造コストを低減することができる。
【０１１４】
さらに、本実施の形態の半導体装置では、図１４および図１６に示すように評価配線の第１方向の一方の端部に形成するビアの数を例えば１本とし、当該ビアと評価配線とを含めた金属配線にＥＭが発生するかどうかを測定することができる。これにより、図２に示す製品領域である回路部１に形成された配線と、当該配線に接続されたビアとが存在する場合に、これらの配線およびビアに対応する形状のＴＥＧを評価することができるため、半導体装置の信頼性を正確に評価することができる。つまり、本実施の形態のＴＥＧを用いれば、製品領域にビアを介した多層配線を有し、前記ビアおよび前記ビアに接続された配線が水分を吸収しやすい層間絶縁膜に覆われている場合であっても、前記ビアを含む配線におけるＥＭの発生の有無について評価を行うことができる。
【０１１５】
（実施の形態３）
前記実施の形態１、２では配線またはビアなどがＥＭによって分断され、ＴＥＧの評価配線が導通しなくなる（オープンになる）かどうかを測定することで、ＥＭの評価を行うことができるＴＥＧを有する半導体装置について説明した。本実施の形態では、互いに電気的に接続されておらず、層間絶縁膜を介して近接した配線同士の間に電圧を印可し、ショート（短絡）不良が起きるかどうかを測定するためのＴＥＧを有する半導体装置について図１８および図１９を用いて説明する。図１８は本実施の形態の半導体装置を構成するＴＥＧを示す配線レイアウトである。なお、本実施の形態の半導体装置を構成する半導体チップの平面視におけるレイアウトは、前記実施の形態１で説明した図１および図２に示す構造と同様であるため、ここでは図２に示す半導体チップの平面図を本実施の形成の半導体チップの平面図として説明する。
【０１１６】
本実施の形態の半導体装置を構成するＴＥＧは、ＥＭではなく、互いに接続されていない評価配線間の絶縁膜の耐圧性能を評価するものである。
【０１１７】
図１８に示すように、本実施の形態の高密度配線のＴＥＧは、第１方向に延在するスクライブ領域内に形成されており、第２方向に延在し、第２方向に並ぶ２本のパッド配線Ｍ１０を有し、パッド配線Ｍ１０は別々のパッドであって、隣り合うパッド１ａとパッド１ｂ（図２参照）とにそれぞれ接続されている。パッド配線Ｍ１０の同層には、前記２本のパッド配線Ｍ１０の間に形成され、第１方向に延在する評価配線Ｍ９が２本形成されている。
【０１１８】
２本の評価配線Ｍ９は第２方向に並んで隣り合い、それらの間には他の配線は形成されていないが、その同層において、当該２本の評価配線を挟むように第２方向に並ぶ複数のダミー配線Ｄ３がそれぞれ第１方向に延在して形成されている。評価配線Ｍ９およびダミー配線Ｄ３はいずれも一つのＴＥＧ内において２本のパッド配線Ｍ１０の間に形成されていおり、２本の評価配線Ｍ９のそれぞれは、別々のパッド配線Ｍ１０と一体となって接続されているが、その他のパッド配線Ｍ１０、ダミー配線Ｄ３などには接続されていない。つまり、第１方向に並ぶ２本のパッド配線Ｍ１０のそれぞれには評価配線Ｍ９が接続され、前記２本のパッド配線Ｍ１０に接続された評価配線Ｍ９のそれぞれは、互いに低誘電率膜である層間絶縁膜により区切られており、絶縁されている。なお、同層に形成されている評価配線Ｍ９およびダミー配線Ｄ３は一つの層間絶縁膜の上面の複数の溝に埋込まれたダマシン配線である。
【０１１９】
ここで、第２方向に隣り合い、互いに絶縁された２本の評価配線Ｍ９のうち、一方の評価配線Ｍ９の底面にはビアＶ５が形成され、評価配線９はビアＶ５を介して下層配線Ｕ１に電気的に接続されている。下層配線Ｕ１は評価配線Ｍ９の下に形成されており、ビアＶ５以外には接続されていない非評価配線である。
【０１２０】
隣り合う２本の評価配線Ｍ９のうち、もう一方の評価配線Ｍ９の底面にはビアは接続されていない。また、ビアが接続されていない評価配線Ｍ９と隣り合うダミー配線Ｄ３の底面には複数のビアＶ６が接続され、前記ダミー配線Ｄ３は前記複数のビアＶ６を介して非評価配線である下層配線（図示しない）に接続されている。第２方向に並ぶ複数のダミー配線Ｄ３は、直下にビアＶ６および下層配線を有するダミー配線Ｄ３と、直下にビアＶ６および下層配線が形成されていないダミー配線Ｄ３とが第２方向順に配置されているものである。ダミー配線Ｄ３の下部の下層配線はいずれもその上層のダミー配線Ｄ３と平面視において重なる形状を有している第１方向に延在する配線であり、評価配線Ｍ９の下部の下層配線Ｕ１も、ダミー配線Ｄ３と同様の長さを有する第１方向に延在する配線である。一つのＴＥＧに接続された下層配線はいずれも同一の層において第２方向に並んで配置されている。
【０１２１】
なお、図１８に示すように、評価配線Ｍ９の下層のビアＶ５は平面視において完全に評価配線Ｍ９に重なっておらず、もう一方の評価配線、すなわちビアＶ５が接続されていない評価配線Ｍ９側にずれて形成されていてもよい。同様に、下層配線Ｕ１は平面視において評価配線Ｍ９と完全に重ならず、ビアＶ５と同様に電気的に接続されていない方の評価配線Ｍ９側に近い領域にずれて（オフセットされて）形成されていてもよい。
【０１２２】
図１９に示すように、本実施の形態の低密度配線のＴＥＧは、図１８に示すＴＥＧと同様に第１方向に延在するスクライブ領域内に形成されており、第２方向に延在し、第２方向に並ぶ２本のパッド配線Ｍ１２を有し、パッド配線Ｍ１２は別々のパッドであって、隣り合うパッド１ａとパッド１ｂ（図２参照）とにそれぞれ接続されている。パッド配線Ｍ１２の同層には、前記２本のパッド配線Ｍ１２の間に形成され、第１方向に延在する評価配線Ｍ１１が２本形成されている。なお、評価配線Ｍ１１は図１８に示す評価配線Ｍ９と同層に形成されたダマシン配線である。
【０１２３】
このように、図１９に示すＴＥＧは図１８に示すＴＥＧと同様の構造を有しているが、図１９に示すＴＥＧにはダミー配線および下層配線が形成されておらず、また、評価配線の下面にはビアが接続されていない。評価配線Ｍ１１およびパッド配線Ｍ１２の長さおよび幅などのレイアウトは図１８の評価配線Ｍ９およびパッド配線Ｍ１０と同様である。
【０１２４】
図１８および図１９に示すＴＥＧでは、評価配線Ｍ９、Ｍ１１の側壁および底面を覆う層間絶縁膜（図示しない）の時間に依存した酸化膜絶縁破壊（ＴＤＤＢ）の発生の有無を評価するための装置であり、層間絶縁膜が吸湿するなどして劣化すると、前記ＴＥＧに接続されたパッドに電圧を印可した際に、第２方向に隣接して並ぶ２本の評価配線Ｍ９同士の間または２本の評価配線Ｍ１１同士の間で絶縁破壊が起こり電流が流れる。本実施の形態の半導体装置で配線を覆う層間絶縁膜にはＳｉＯＣなどからなる低誘電率膜（Ｌｏｗ−ｋ膜）を用いているが、このような低誘電率膜は水分を吸収しやすく、吸湿量が多くなると、これに起因する劣化によりＴＤＤＢが起こる電圧（耐圧）が低下する傾向がある。
【０１２５】
ここで、配線を覆う低誘電率膜（Ｌｏｗ−ｋ膜）である層間絶縁膜が吸湿した場合の配線の耐圧と、層間絶縁膜が吸湿しない場合の配線の耐圧を示すグラフを図２１に示す。図２１の横軸はＴＥＧに印加する電圧を示しており、図２１の縦軸ははリーク電流を示している。図２１では、層間絶縁膜が吸湿していない場合、すなわち周囲の層間絶縁膜が劣化していない場合のグラフを実線で示し、層間絶縁膜が吸湿している場合のグラフを破線で示している。なお、層間絶縁膜が吸湿している試料を形成する際には、層間絶縁膜を形成し、続いて半導体基板を大気中に２週間または１ヶ月程度放置して、露出している層間絶縁膜に水分を吸収させた後に前記層間絶膜の溝に配線を形成している。
【０１２６】
図２１に示すように、層間絶縁膜が吸湿した場合とそうでない場合とでは、吸湿がなかった場合の方が電圧に対するリーク電流が小さく、ＴＤＤＢによる絶縁破壊が起きる電圧は高くなっている。つまり、層間絶縁膜の吸湿量が小さくなれば、層間絶縁膜の耐圧が高くなる。
【０１２７】
図１８に示す高密度配線のＴＥＧでは、前記実施の形態１で説明したように、ダミー配線Ｄ３が存在することにより、ダミー配線を有していない図１９のＴＥＧに比べ、層間絶縁膜中の水分がより少なくなっていることが考えられる。したがって、図１８に示す高密度配線のＴＥＧは、図１９に示す低密度配線のＴＥＧに比べて層間絶縁膜の劣化が抑えられ、線間ＴＤＤＢが起こりにくいため、両者のＴＥＧをプローブ検査により評価し、耐圧の差を比べることで、層間絶縁膜内の水分が層間絶縁膜の耐圧性能に与える影響を調べることができる。
【０１２８】
本実施の形態のＴＥＧはＴＤＤＢによる耐圧の変化を測定して評価するものであるため、前記実施の形態１のようにＥＭの発生を評価する場合よりも評価配線の長さは短くてよい。したがって、図１８および図１９に示すＴＥＧは、前記実施の形態２と同様に、隣り合うパッド１ａ、１ｂ（図１７参照）同士を接続するように形成されている。つまり、図１８および図１９に示すＴＥＧは図１７に示すＴＥＧ９ａのいずれかの位置に配置されるものとする。このように、複数のＴＥＧ９ａ本実施の形態のＴＥＧはパッド二つ分の長さに収まる。ただし、複数のＴＥＧ９ａには必ず図１８に示す高密度配線のＴＥＧと図１９に示す低密度配線のＴＥＧとが含まれている。
【０１２９】
ここでは、図１８に示す第１方向におけるダミー配線Ｄ３の長さＬ３は４５μｍであり、離間しているダミー配線Ｄ３とパッド配線Ｍ１０との距離は０．２μｍである。パッド配線Ｍ１０に接続されている評価配線Ｍ９の一方の端部と他のパッド配線Ｍ１０との距離はダミー配線Ｄ３とパッド配線Ｍ１０との距離と同じであるため、評価配線Ｍ９の第１方向の長さは４５．２μｍである。また、第１方向のパッド配線Ｍ１０の幅は０．５μｍである。また、図１９に示す評価配線Ｍ１１およびパッド配線Ｍ１２も図１８の評価配線Ｍ９およびパッド配線Ｍ１０と同じ長さおよび同じ幅で配置されている。
【０１３０】
本実施の形態の半導体装置の製造工程は、前記実施の形態１とほぼ同様に行うため、その詳細な説明は省略する。なお、図１１に示すフローに沿って半導体装置を製造する場合、ステップＰ３、またはＰ５において行うプローブ検査では、図１８および図１９に示すＴＥＧにパッドを介して電圧を印加し、吸湿による層間絶縁膜の劣化の有無を評価する。ここでは、絶縁破壊が起こる電圧のみではなく、電圧に対するリーク電流の高さなども測定して耐圧不良の有無を判断し、異常がある場合には次の半導体装置の製造工程にフィードバックして半導体装置の信頼性の改善を図る。
【０１３１】
以上に説明したように、一つの半導体チップ上に高密度配線のＴＥＧと低密度配線のＴＥＧとを両方とも形成することにより、層間絶縁膜中の水分が配線間の耐圧に与える影響の有無を、図１８および図１９に示すＴＥＧを用いたプローブ検査の結果を比較することで評価することができる。これは、前記実施の形態１において説明したように、高密度配線のＴＥＧと低密度配線のＴＥＧとを備えることにより、吸湿による層間絶縁膜の劣化が顕著なパターンと、比較的吸湿による劣化が少ないパターンとの両方のＴＥＧを用いて評価ができ、吸湿による層間絶縁膜の劣化具合を比較することができるためである。
【０１３２】
また、ダイシング工程後の個片化された半導体チップ上にＴＥＧを残すことにより、ダイシングにより一部のスクライブ領域が切削されたとしても、その後にＴＥＧを用いた評価を行うことができる。また、シールリングで囲うＴＥＧとシールリングで囲わないＴＥＧとを同一半導体チップ上に設ける方法を用いずに、層間絶縁膜中の水分が配線間の耐圧に与える影響の有無を評価することができるため、シールリングの増加を防ぐことができ、半導体装置の製造工程を簡略化し、半導体装置の製造コストを低減することができる。
【０１３３】
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１３４】
本発明は、ＴＥＧを有する半導体装置に幅広く利用されるものである。
【符号の説明】
【０１３５】
１      回路部（製品領域）
１ａ、１ｂ    パッド
２      半導体基板
３      絶縁膜
３ａ、３ｂ    パッド
４      エッチングストッパ膜
４ａ    パッド
５      層間絶縁膜
５ａ    パッド
６、７  バリアメタル膜
８      エッチングストッパ絶縁膜
９      評価配線
９ａ    ＴＥＧ
ＣＰ    半導体チップ
Ｄ１、Ｄ２、Ｄ３    ダミー配線
Ｌ１〜Ｌ３    長さ
Ｍ１    評価配線
Ｍ２    評価配線
Ｍ３    配線
Ｍ４    パッド配線
Ｍ５    評価配線
Ｍ６    パッド配線
Ｍ７    評価配線
Ｍ８    パッド配線
Ｍ９    評価配線
Ｍ１０  パッド配線
Ｍ１１  評価配線
Ｍ１２  パッド配線
ＭＣ    接続部
Ｐ１〜Ｐ５    ステップ
Ｒ１、Ｒ２    シールリング
Ｓ１〜Ｓ３    スクライブ領域
ＳＬ    スクライブ領域（スクライブライン）
Ｕ１    下層配線
Ｖ１〜Ｖ６    ビア
Ｗ１、Ｗ２    幅
ＷＦ    半導体ウエハ
【図１】
2013143514.tif 000003
【図２】
2013143514.tif 000004
【図３】
2013143514.tif 000005
【図４】
2013143514.tif 000006
【図５】
2013143514.tif 000007
【図６】
2013143514.tif 000008
【図７】
2013143514.tif 000009
【図８】
2013143514.tif 000010
【図９】
2013143514.tif 000011
【図１０】
2013143514.tif 000012
【図１１】
2013143514.tif 000013
【図１２】
2013143514.tif 000014
【図１３】
2013143514.tif 000015
【図１４】
2013143514.tif 000016
【図１５】
2013143514.tif 000017
【図１６】
2013143514.tif 000018
【図１７】
2013143514.tif 000019
【図１８】
2013143514.tif 000020
【図１９】
2013143514.tif 000021
【図２０】
2013143514.tif 000022
【図２１】
2013143514.tif 000023