(57)【要約】      （修正有）【課題】炭化ケイ素半導体の（０００−１）面、（１１−２０）面を、ウェット酸化＋水素ＰＯＡすることによって得られた低い界面準位密度が後工程で施す熱処理によって増加するのを抑制し、高いチャネル移動度を実現する。【解決手段】炭化ケイ素半導体装置の製造方法は、炭化ケイ素半導体の（０００−１）面、あるいは（１１−２０）面上に、酸素と水分を含むガス中での熱酸化が含まれる工程でゲート絶縁膜を形成する第１の工程と、該ゲート絶縁膜を形成した後に水素を含んだ雰囲気で熱処理する第２の工程を有している。そして、この第２の工程におけるゲート絶縁膜形成後の水素を含んだ雰囲気での熱処理温度を、第２の工程以降で行われる工程での熱処理温度以上とした。【選択図】図２
2013157539.tif 000002
【特許請求の範囲】
【請求項１】
炭化ケイ素半導体の（０００−１）面、あるいは（１１−２０）面上に、少なくとも酸素と水分を含むガス中での熱酸化が含まれる工程で前記炭化ケイ素半導体の（０００−１）面あるいは（１１−２０）面に接するようにゲート絶縁膜を形成する第１の工程と、
該ゲート絶縁膜を形成した後に水素を含んだ雰囲気で熱処理する第２の工程を含む炭化ケイ素半導体装置の製造方法において、
前記第２の工程において、前記ゲート絶縁膜形成後の水素を含んだ雰囲気で熱処理する際の熱処理温度を、前記第２の工程の後に行われる工程での熱処理温度以上としたことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項２】
前記第２の工程の後に行われる工程が、前記第１の工程で形成した前記絶縁膜の一部を除去し開口部を形成する第３の工程と、該開口部の少なくとも一部にコンタクトメタルを堆積する第４の工程と、前記コンタクトメタルと炭化ケイ素の反応層を形成するための熱処理を行う第５の工程を含み、
前記第２の工程における前記ゲート絶縁膜形成後の水素を含んだ雰囲気での熱処理温度を、前記第５の工程における前記コンタクトメタルと炭化ケイ素の反応層を形成するための熱処理温度以上としたことを特徴とする請求項１に記載の炭化ケイ素半導体装置の製造方法。
【請求項３】
前記第２の工程において前記ゲート絶縁膜を形成後の水素を含んだ雰囲気の熱処理の温度が９００℃以上１１００℃以下の範囲であり、前記第５の工程において前記コンタクトメタルと炭化ケイ素の反応層を形成するための熱処理の温度が８００℃以上１０００℃以下の範囲であることを特徴とする請求項２に記載の炭化ケイ素半導体装置の製造方法。
【請求項４】
前記炭化ケイ素半導体の（０００−１）面、あるいは（１１−２０）面からのオフ角が０度から８度であることを特徴とする請求項１から３のいずれかに記載の炭化ケイ素半導体装置の製造方法。
【請求項５】
前記ゲート絶縁膜を成膜する第１の工程が、水分を含まない乾燥酸素中で熱酸化を行った後、水分を含むガス中での熱酸化を組み合わせた工程であることを特徴とする請求項１から４のいずれかに記載の炭化ケイ素半導体装置の製造方法。
【請求項６】
前記ゲート絶縁膜を成膜する第１の工程が、絶縁膜を堆積させた後、水分を含むガス中での熱酸化を組み合わせた工程であることを特徴とする請求項１から４３のいずれかに記載の炭化ケイ素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化ケイ素基板を使用した半導体装置の製造方法に関わり、特にゲート絶縁膜形成後の熱処理工程に特徴を有する、炭化ケイ素半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化ケイ素を用いたＭＯＳＦＥＴ等の半導体デバイスは、バイポーラトランジスタと比較して高速のスイッチングが可能となることから、近年、炭化ケイ素基板を用いた次世代半導体デバイスの研究開発が進められている。炭化ケイ素はシリコンと同様に熱酸化で絶縁膜を形成可能であるが、結晶面や酸化方法によってＭＯＳ界面のチャネル移動度が異なるという特性がある。
【０００３】
炭化ケイ素基板の代表的な面である（０００−１）面あるいは（１１−２０）面は、ウェット雰囲気で酸化すると（０００１）面に比べ高いチャネル移動度を示し、オン抵抗を低減し、消費電力を低減する上で有利である。
なお、チャネル移動度を代替的に評価する指標として界面準位密度があり、一般的には、界面準位密度が小さい方がチャネル移動度は大きくなる傾向が知られている。
【０００４】
このような炭化ケイ素基板を用いた半導体デバイスの製造方法に関し、下記の特許文献１には、界面準位密度を低下させるために、炭化ケイ素基板の（０００−１）面をウェット雰囲気で熱酸化することにより高いチャネル移動度を得る方法が示されており、具体的には、ゲート絶縁膜を形成するための酸化後に、水素あるいは水蒸気雰囲気中でアニールを行うことが示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４３７４４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
炭化ケイ素基板の（０００−１）面、（１１−２０）面をウェット雰囲気で酸化し、ＰＯＡ（Post Oxidation Annealing）として水素を含んだ雰囲気の熱処理することで得られたＭＯＳ界面の界面準位密度は、後工程での熱処理、例えばメタルのオーミックコンタクトを形成するための８００℃から１０００℃程度の熱処理で大きくなり、ＭＯＳ界面特性が劣化することが知られている。
【０００７】
ウェット雰囲気の酸化や水素ＰＯＡで界面準位密度が低減されるのは、水素あるいは水酸基が界面準位を終端するためであるといわれているが、後工程の熱処理により、雰囲気温度が上昇することにより、終端している水素あるいは水酸基が脱離することにより界面準位密度が大きくなり、ＭＯＳ界面特性が劣化するものと推測される。
この熱処理によるＭＯＳ界面特性劣化は、炭化ケイ素（０００１）面上に作製したＭＯＳデバイスでは発生しないため、炭化ケイ素（０００−１）面あるいは（１１−２０）面上と（０００１）面上のＭＯＳデバイスではデバイスプロセスに異なった工夫が必要となる。
【０００８】
そこで、本発明は、炭化ケイ素半導体の（０００−１）面あるいは（１１−２０）面をウェット雰囲気の酸化、水素ＰＯＡで得られた良好なＭＯＳ界面特性が、後工程で加えられる熱処理により界面準位密度が増加し、劣化するのを抑制する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、本発明の炭化ケイ素半導体装置の製造方法においては、ゲート絶縁膜を形成後の水素ＰＯＡの温度を、それより後工程で加えられる熱処理の最高温度以上とする。具体的には、次のような技術的手段を講じた。すなわち、
（１）炭化ケイ素半導体の（０００−１）面、あるいは（１１−２０）面上に、少なくとも酸素と水分を含むガス中での熱酸化が含まれる工程で前記炭化ケイ素半導体の（０００−１）面あるいは（１１−２０）面に接するようにゲート絶縁膜を形成する第１の工程と、該ゲート絶縁膜を形成した後に水素を含んだ雰囲気で熱処理する第２の工程を含む炭化ケイ素半導体装置の製造方法において、前記第２の工程において、前記ゲート絶縁膜形成後の水素を含んだ雰囲気で熱処理する際の熱処理温度を、前記第２の工程の後に行われる工程での熱処理温度以上とした。
【００１０】
（２）前記第２の工程の後に行われる工程が、前記第１の工程で形成した前記絶縁膜の一部を除去し開口部を形成する第３の工程と、該開口部の少なくとも一部にコンタクトメタルを堆積する第４の工程と、前記コンタクトメタルと炭化ケイ素の反応層を形成するための熱処理を行う第５の工程を含み、
前記第２の工程における前記ゲート絶縁膜形成後の水素を含んだ雰囲気での熱処理温度を、前記第５の工程における前記コンタクトメタルと炭化ケイ素の反応層を形成するための熱処理温度以上とした。
【００１１】
（３）前記第２の工程において前記ゲート絶縁膜を形成後の水素を含んだ雰囲気の熱処理の温度が９００℃以上１１００℃以下の範囲であり、前記第５の工程において前記コンタクトメタルと炭化ケイ素の反応層を形成するための熱処理の温度が８００℃以上１０００℃以下の範囲とした。
【００１２】
（４）前記炭化ケイ素半導体の（０００−１）面、あるいは（１１−２０）面からのオフ角を０度から８度とした。
【００１３】
（５）前記ゲート絶縁膜を成膜する第１の工程を、水分を含まない乾燥酸素中で熱酸化を行った後、水分を含むガス中での熱酸化を組み合わせた工程とした。
【００１４】
（６）前記ゲート絶縁膜を成膜する第１の工程を、絶縁膜を堆積させた後、水分を含むガス中での熱酸化を組み合わせた工程とした。
【発明の効果】
【００１５】
このように本発明の炭化ケイ素半導体装置の製造方法によれば、ゲート酸化膜をウェット酸化と水素ＰＯＡで形成した場合、水素ＰＯＡの温度を後工程で施されるオーミックコンタクトアニール等の各種熱処理の最高温度以上とすることにより、ゲート酸化の際に界面準位を終端した水素が後工程の熱処理に伴う温度上昇よって脱離することを抑制でき、高いチャネル移動度を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】実験例に使用したＭＯＳキャパシタの構成を示す図
【図２】上記実験例のＭＯＳキャパシタと比較例のＭＯＳキャパシタを測定して得られた界面準位密度の分布を示す図
【図３】本発明によるＭＯＳＦＥＴの製造工程を説明するための断面図
【図４】本発明により作製されたＭＯＳＦＥＴと比較例のＭＯＳＦＥＴを測定して得られた電界効果チャネル移動度のゲート電圧依存性を示す図
【発明を実施するための形態】
【００１７】
まず、本発明により、ＭＯＳ界面特性の劣化がどの程度抑制されるかを検証するため、ＭＯＳキャパシタに、ゲート酸化膜形成後の工程の熱処理の中で一番高い温度が必要とされているオーミックコンタクトアニールを想定した雰囲気、温度のアニールを行った実験例について、図１、図２を用いて説明する。
図１は、本実験で使用したＭＯＳキャパシタの構成を示す図である。
【００１８】
このＭＯＳキャパシタは次のようにして作製される。
（１）工程１
まず、ｎ型４Ｈ−ＳｉＣ（０００−１）基板１（（０００−１）面から０〜８度オフ基板）上にドナー密度１Ｅ＋１６ｃｍ-3程度のｎ型エピタキシャル膜２を５〜１０μｍ成長させる。なお、４Ｈ−ＳｉＣ基板単体、あるいは４Ｈ−ＳｉＣ基板とエピタキシャル膜を併せて４Ｈ−ＳｉＣ半導体と呼ぶ。
【００１９】
（２）工程２
４Ｈ−ＳｉＣ半導体を洗浄した後に、１０００℃のウェット酸化を３０分行い、厚さ５０ｎｍの絶縁膜３を形成する。続けてＰＯＡとして水素雰囲気で３０分の熱処理を行う。ＰＯＡの温度は１１００℃、１０００℃、９００℃の３水準とした。ＰＯＡの雰囲気は水素を不活性ガスで希釈してもよい。
【００２０】
（３）工程３
次に、室温まで冷却した後、コンタクトメタルと炭化ケイ素の反応層を形成するためのオーミックコンタクトアニールを想定した雰囲気条件、温度条件でアニールを行う。
すなわち、不活性ガスまたは不活性ガスと水素の混合ガスの雰囲気で、９００℃で２分間保持の条件でアニールを行う。
なお、不活性ガスと水素の混合ガスは窒素、ヘリウム、アルゴンの何れかと水素の混合ガスであり、不活性ガスと水素の混合ガス中の水素濃度は１％以上４％以下が好ましい。また特に好ましくは不活性ガスと水素の混合ガス中の水素濃度は４％である。
【００２１】
（４）工程４
絶縁膜３上に、室温でドット状のアルミゲート電極４を蒸着し、裏面全面にアルミを蒸着したアルミ裏面電極５からなるＭＯＳキャパシタを作製した。
【００２２】
ここで、本実験例によるＭＯＳ界面の劣化防止効果を検証するため、比較例として、工程２において、水素雰囲気のＰＯＡを、オーミックコンタクトアニールを想定したアニール温度の９００℃よりも低い８００℃としたＭＯＳキャパシタを作製した。
完成したＭＯＳキャパシタをＣ−Ｖメーター６で測定し、界面準位密度に及ぼす水素雰囲気のＰＯＡ温度の影響について調べた。
【００２３】
図２は、図１に示す本実験例に係るＭＯＳキャパシタと、対比するために作製されたＭＯＳキャパシタそれぞれの測定結果から得られた界面準位密度分布を示す図である。
同図に示すように、図２において、（ｄ）の水素ＰＯＡ８００℃で作製したＭＯＳキャパシタ（黒三角形のプロット）に比べて、（ａ）の水素ＰＯＡ９００℃で作製したＭＯＳキャパシタ（グレーひし形のプロット）、（ｂ）の水素ＰＯＡ１０００℃で作製したＭＯＳキャパシタ（グレー正方形のプロット）、（ｃ）の水素ＰＯＡ１１００℃で作製したＭＯＳキャパシタ（円のプロット）の方が界面準位密度の増加が小さく、ＭＯＳ界面の劣化が抑えられていることが確認できた。
【００２４】
このように、水素ＰＯＡ温度を、後工程で行う熱処理の温度以上とすることで、ウェット酸化＋水素ＰＯＡによって得られた低い界面準位密度が後工程で施す熱処理によって増加するのを抑制できることが確認できた。
【００２５】
次に本発明の実施例を図３、図４を用いて説明する。
【実施例】
【００２６】
図３（ａ）〜（ｉ）は、本実施例に係る炭化ケイ素（０００−１）面上へＭＯＳＦＥＴを製造する際の工程１〜９を説明するための工程毎の断面図を示す。
（１）工程１
まず、図３（ａ）に示すように、ｐ型４Ｈ−ＳｉＣ（０００−１）基板７（（０００−１）面から０〜８度オフ基板）上に、アクセプター密度１Ｅ＋１６ｃｍ-3のｐ型エピタキシャル膜８を成長させる。
【００２７】
（２）工程２
図３（ｂ）に示すように、ｐ型エピタキシャル膜８の表面上に減圧ＣＶＤ法により厚さ１μｍのＳｉＯ2膜を堆積し、フォトリソグラフィによりパターン加工してマスク９を形成する。
その後、例えば、リンイオン１０を基板温度５００℃、加速エネルギー４０ｋｅＶ〜２５０ｋｅＶの多段、注入量２Ｅ＋２０ｃｍ-3でイオン注入する。
【００２８】
（３）工程３
図３（ｃ）に示すように、マスク９を除去し表面上に減圧ＣＶＤ法により、厚さ１μｍのＳｉＯ2膜を堆積し、フォトリソグラフィによりパターン加工してマスク１１を形成する。
その後、例えば、アルミニウムイオン１２を基板温度５００℃、加速エネルギー４０ｋｅＶ〜２００ｋｅＶの多段、注入量２Ｅ＋２０ｃｍ-3でイオン注入する。
【００２９】
（４）工程４
図３（ｄ）に示すように、マスク１１を除去しアルゴン雰囲気中にて１６００℃で５分間にわたる活性化アニールを行ってドレイン領域１３、ソース領域１４、及びグラウンド領域１５を形成する。
【００３０】
（５）工程５
図３（ｅ）に示すように、減圧ＣＶＤ法により厚さ０.５μｍのフィールド酸化膜１６を堆積し、フォトリソグラフィとウェットエッチングによりフィールド酸化膜１６の一部を除去してアクティブ領域１７を形成する。
【００３１】
（６）工程６
図３（ｆ）に示すように、１０００℃のウェット酸化を３０分行い厚さ５０ｎｍのゲート絶縁膜１８を形成した後、ＰＯＡとして１０００℃の水素雰囲気で３０分の熱処理を行う。なお、ＰＯＡの雰囲気は水素を不活性ガスで希釈してもよい。
その後、ゲート絶縁膜１８上には、減圧ＣＶＤ法によって多結晶シリコンを０.３μｍの厚さで堆積し、フォトリソグラフィによりパターン加工してゲート電極１９を形成する。
【００３２】
（７）工程７
図３（ｇ）に示すように、フォトリソグラフィとフッ酸エッチングによりドレイン領域１３、ソース領域１４及びグラウンド領域１５上にコンタクトホールを形成し、その上から厚さ１０ｎｍのアルミニウムとさらに６０ｎｍのニッケルが蒸着されリフトオフによりパターン加工されてコンタクトメタル２０を形成する。
【００３３】
（８）工程８
図３（ｈ）に示すように、オーミックコンタクトアニールとして不活性ガスまたは不活性ガスと水素の混合ガスの雰囲気で９５０℃、２分間保持でアニールし、コンタクトメタル２０と炭化ケイ素の反応層２１を形成する。
不活性ガスと水素の混合ガスは窒素、ヘリウム、アルゴンの何れかと水素の混合ガスであり、不活性ガスと水素の混合ガス中の水素濃度は１％以上４％以下が好ましい。また特に好ましくは不活性ガスと水素の混合ガス中の水素濃度は４％である。
【００３４】
（９）工程９
図３（ｉ）に示すように、表面にアルミニウムを３００ｎｍ蒸着し、フォトリソグラフィとリン酸エッチングによりゲート電極１９及び反応層２１上にパッド電極２２を形成し、裏面にアルミニウムを１００ｎｍ蒸着し裏面電極２３を形成する。
【００３５】
また、比較例として工程６（ｆ）において水素雰囲気のＰＯＡを８００℃としたＭＯＳＦＥＴを作製した。
図４は、図３に示した炭化ケイ素ＭＯＳＦＥＴの製造方法によって作製された炭化ケイ素ＭＯＳＦＥＴと、図３における工程６（ｆ）の工程における水素雰囲気のＰＯＡの温度条件を８００℃に変更して作製された炭化ケイ素ＭＯＳＦＥＴのチャネル移動度のゲート電圧依存性を示す図である。
【００３６】
図４において、（ａ）の水素ＰＯＡ１０００℃のチャネル移動度（実線）は最大で約７０ｃｍ2／Ｖｓと高い値を示しているのに対して、（ｂ）の水素ＰＯＡ８００℃のチャネル移動度（破線）は、最大で約５０ｃｍ2／Ｖｓ強と低い値である。
このことから、チャネル移動度の低下は、界面準位を終端していた水素が、オーミックコンタクトアニールにより脱離することにより発生し、水素ＰＯＡ８００℃はＰＯＡ温度よりも高い温度でオーミックコンタクトアニールされることで容易に水素の脱離が生じていることが確認できる。
【００３７】
これに対してＰＯＡ温度１０００℃の場合はチャネル移動度の劣化が少なく、オーミックコンタクトアニールよりも高い温度で水素ＰＯＡしておくことによってオーミックコンタクトアニール中に水素が界面準位から脱離するのを抑制できることが分かる。
【００３８】
この実施例では、ＰＯＡの温度を１０００℃としたが、ＰＯＡの温度は後の工程で施されるオーミックコンタクトアニールの温度以上とすればよく、９００℃〜１１００℃とすることが好ましい。
一方、オーミックコンタクトアニールの温度は、良好なオーミックコンタクトを得るためには高温の方がよく、一方、ＭＯＳ界面の劣化を抑制するためには低温の方がよいため、これらのバランスから、８００℃〜１０００℃が好ましい。
【００３９】
以上から、オーミックコンタクトアニール温度を８００℃〜１０００℃とした場合、ＰＯＡ温度は、９００℃〜１１００℃の範囲で、オーミックコンタクトアニール温度以上となるように選択すれば、高いチャネル移動度を備えた高性能の炭化ケイ素ＭＯＳＦＥＴを製造することが可能となる。
【００４０】
また、上記の実施例では、水素ＰＯＡよりも後の工程の熱処理の中で一般的に一番高い温度が必要とされているオーミックコンタクトアニールを例にして説明したが、これに限定されるものではなく、半導体装置の製造方法において水素ＰＯＡの温度を後工程で施される、ポリシリコンの形成温度や低抵抗化のための熱処理温度、層間絶縁膜の平坦化のための熱処理温度等も含めた各種熱処理の最高温度以上とすることで、同様の効果を奏することができる。
【００４１】
上記の実施例では、結晶構造が４Ｈ−ＳｉＣの（０００−１）基板（０〜８°オフ基板）を使用したが、結晶構造が４Ｈ−ＳｉＣの（１１−２０）基板でも同様の効果が得られる。
【産業上の利用可能性】
【００４２】
このように、本発明は、炭化ケイ素ＭＯＳＦＥＴとして横型ＭＯＳＦＥＴの製造方法を例にして説明したが、これに限定されるものではなく、縦型ＭＯＳＦＥＴなど高耐圧化構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。したがって、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の半導体装置の製造方法に適用可能である。
【符号の説明】
【００４３】
１    ｎ型  ４Ｈ−ＳｉＣ（０００−１）基板
２    ｎ型  エピタキシャル膜
３    絶縁膜
４    アルミゲート電極
５    アルミ裏面電極
６    Ｃ−Ｖメーター
７    ｐ型４Ｈ−ＳｉＣ（０００−１）基板
８    ｐ型エピタキシャル膜
９    マスク
１０  リンイオン
１１  マスク
１２  アルミニウムイオン
１３  ドレイン領域
１４  ソース領域
１５  グラウンド領域
１６  フィールド酸化膜
１７  アクティブ領域
１８  ゲート絶縁膜
１９  ゲート電極
２０  コンタクトメタル
２１  反応層
２２  パッド電極
２３  裏面電極
【図１】
2013157539.tif 000003
【図２】
2013157539.tif 000004
【図３】
2013157539.tif 000005
【図４】
2013157539.tif 000006