(57)【要約】【課題】容量コンタクトパッドが重ねずれしても容量コンタクトプラグとの導通接続を確保しやすい構造のキャパシタ素子を含む半導体装置を提供する。【解決手段】容量コンタクトプラグとキャパシタの電極とを、容量コンタクトパッドを介して導通接続する構造のキャパシタを含む半導体装置であって、該容量コンタクトプラグの該容量コンタクトパッドとの導通接続部位が、該容量コンタクトプラグの他の部位と比較して増径された構造である半導体装置。【選択図】図２
2013143485.tif 000002
【特許請求の範囲】
【請求項１】
容量コンタクトプラグとキャパシタの電極とを、容量コンタクトパッドを介して導通接続する構造のキャパシタを含む半導体装置であって、
該容量コンタクトプラグの該容量コンタクトパッドとの導通接続部位が、該容量コンタクトプラグの他の部位と比較して増径された構造であることを特徴とする、半導体装置。
【請求項２】
前記容量コンタクトプラグにおける、前記容量コンタクトパッドとの導通接続部位が、サイドウォール構造により増径されていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記容量コンタクトプラグにおける、前記容量コンタクトパッドとの導通接続部位が、選択エピタキシャル成長により増径されていることを特徴とする、請求項１に記載の半導体装置。
【請求項４】
前記容量コンタクトプラグにおける、前記容量コンタクトパッドとの前記増径部位が、ポリシリコンからなることを特徴とする、請求項１〜３のいずれか一に記載の半導体装置。
【請求項５】
前記容量コンタクトプラグの前記増径部位が、砒素ドープされていることを特徴とする、請求項１〜４のいずれか一に記載の半導体装置。
【請求項６】
前記容量コンタクトプラグの前記増径部位にバリアメタルが形成され、該バリアメタルを介して前記容量コンタクトパッドと導通接続されていることを特徴とする、請求項１〜５のいずれか一に記載の半導体装置。
【請求項７】
前記容量コンタクトプラグの前記増径部位の側面部において、前記容量コンタクトパッドと導通接続されていることを特徴とする、請求項１〜６のいずれか一に記載の半導体装置。
【請求項８】
前記増径は２０〜１００ｎｍの増径であることを特徴とする、請求項１〜７のいずれか一に記載の半導体装置。
【請求項９】
容量コンタクトプラグとキャパシタの電極とを、容量コンタクトパッドを介して導通接続する構造のキャパシタの形成方法であって、
絶縁膜に容量コンタクトホールを形成する工程と、
該容量コンタクトホール内面にサイドウォール膜を形成したのちポリシリコンで該容量コンタクトホールを埋める工程と、
該絶縁膜の上面及び該サイドウォール膜をエッチバックして該ポリシリコンの上部を露出させる工程と、
該露出させた該ポリシリコンの上部にポリシリコンのサイドウォール又はポリシリコンの選択エピタキシャル成長膜を形成する工程と、
該サイドウォール又はポリシリコンの選択エピタキシャル成長膜の少なくとも一部を覆うように容量コンタクトパッドを形成する工程と、
を含むことを特徴とする、キャパシタの形成方法。
【請求項１０】
前記ポリシリコンのサイドウォール又はポリシリコンの選択エピタキシャル成長膜に、砒素ドープを行う工程をさらに含むことを特徴とする、請求項９に記載のキャパシタの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特にメモリセルのキャパシタ素子を含む半導体装置とその製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化の進展に伴って、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）素子を構成するメモリセル部の面積縮小が進められている。メモリセル部に配置されるキャパシタ素子としては、一般に、メモリセル部の面積を縮小しても十分な静電容量を確保できるように、立体形状のものが用いられている。具体的には、キャパシタ素子の下部電極を、クラウン型（王冠型）またはピラー（ペデスタル）型（柱型）とし、下部電極の壁面をキャパシタ素子として利用することで、表面積を拡大して、静電容量を確保できるようにしている。
【０００３】
半導体基板の上方にシリンダ状に積層されたキャパシタ、いわゆるスタック型キャパシタを用いたＤＲＡＭのＣＯＢ（Ｃａｐａｃｉｔｏｒ  Ｏｖｅｒ  Ｂｉｔｌｉｎｅ）構造においては、キャパシタ容量を確保するために、高アスペクト比の構造を形成するにも限界がある。そこで例えば特許文献１では、コンタクトパッドを厚く形成し、その上にキャパシタシリンダ（下部電極）を形成することで、コンタクトパッドの側面もキャパシタ下部電極として使用して容量の増大を図っている。
【０００４】
特許文献２では、下層間絶縁膜を貫通する容量コンタクトプラグと、その容量コンタクトプラグを介してトランジスタと接続された容量コンタクトパッドとを有し、下部電極が容量コンタクトパッド上に設けられている半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３１１９１８号公報
【特許文献２】特開２０１１−２２８３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＤＲＡＭのメモリセルサイズが小さくなるにつれて、コンタクトホールと配線の重ね合わせのマージンも小さくなり、コンタクトホールと配線の断線が発生し、コンタクト不良となる問題が発生する可能性がある。
【０００７】
例えば、特許文献２に開示されたような構造の半導体装置において、容量コンタクトパッド露光時に容量コンタクトメタル（プラグ）との重ねずれが発生した場合は、容量コンタクトパッドメタルと容量コンタクトメタル（プラグ）が繋がらず断線して非導通、もしくは容量コンタクトパッドメタルと容量コンタクトメタル（プラグ）の接触面積が非常に小さくなり高抵抗となるという問題が発生しうる。
【０００８】
以上より、容量コンタクトパッドが重ねずれしても容量コンタクトプラグとの導通接続を確保しやすい構造のキャパシタ素子を含む半導体装置が望まれる。
【課題を解決するための手段】
【０００９】
第１の視点において、下記の半導体装置が提供される。即ち、容量コンタクトプラグとキャパシタの電極とを、容量コンタクトパッドを介して導通接続する構造のキャパシタを含む半導体装置であって、該容量コンタクトプラグにおける、該容量コンタクトパッドとの導通接続部位が、他の部位と比較して増径された構造である半導体装置が提供される。
【００１０】
第２の視点によれば、容量コンタクトプラグとキャパシタの電極とを、容量コンタクトパッドを介して導通接続する構造のキャパシタの形成方法であって、絶縁膜に容量コンタクトホールを形成する工程と、該容量コンタクトホール内面にサイドウォール膜を形成したのちポリシリコンで該容量コンタクトホールを埋める工程と、該絶縁膜の上面及び該サイドウォール膜をエッチバックして該ポリシリコンの上部を露出させる工程と、該露出させた該ポリシリコンの上部にポリシリコンのサイドウォール又はポリシリコンの選択エピタキシャル成長膜を形成する工程と、該サイドウォール又はポリシリコンの選択エピタキシャル成長膜の少なくとも一部を覆うように容量コンタクトパッドを形成する工程と、を含む方法が提供される。
【図面の簡単な説明】
【００１１】
【図１】実施例１として、（Ａ）容量コンタクトプラグとしてドープトポリシリコンを堆積し、ＣＭＰを行った断面図である。（Ｂ）次いで層間酸化膜および容量コンタクトプラグのサイドウォール窒化膜をエッチバックした断面図である。（Ｃ）次いで容量コンタクトプラグの上部にポリシリコンを選択エピタキシャル成長させて増径部を形成した断面図である。（Ｄ）次いでバリアメタル及びタングステンを堆積し、さらに容量コンタクトパッド形成用のフォトレジストをパターニングした断面図である。
【図２】図１（Ｄ）の後に、バリアメタルとタングステンをドライエッチして容量コンタクトパッドを形成した断面図である。
【図３】実施例２として、（Ａ）図１（Ｂ）の後で容量コンタクトプラグの上にドープトポリシリコンを成長させた断面図である。（Ｂ）ドープトポリシリコンをエッチバックして容量コンタクトプラグの上部にポリシリコンのサイドウォールを形成した断面図である。（Ｃ）バリアメタル及びタングステンデポを堆積し、さらに容量コンタクトパッド形成用のフォトレジストをパターニングした断面図である。
【図４】図３（Ｃ）の後に、バリアメタルとタングステンをドライエッチして容量コンタクトパッドを形成した断面図である。
【発明を実施するための形態】
【００１２】
形態１：第１の視点に記載のとおり。
形態２：第２の視点に記載のとおり。
形態１において、前記容量コンタクトプラグにおける、前記容量コンタクトパッドとの導通接続部位が、サイドウォール構造により増径されていることが好ましい。
【００１３】
また、前記容量コンタクトプラグにおける、前記容量コンタクトパッドとの導通接続部位が、選択エピタキシャル成長により増径されていることが好ましい。
【００１４】
また、前記容量コンタクトプラグにおける、前記容量コンタクトパッドとの前記増径部位が、ポリシリコンからなることが好ましい。
【００１５】
また、前記容量コンタクトプラグの前記増径部位が、砒素ドープされていることが好ましい。
【００１６】
また、前記容量コンタクトプラグの前記増径部位にバリアメタルが形成され、該バリアメタルを介して前記容量コンタクトパッドと導通接続されていることが好ましい。
【００１７】
また、前記容量コンタクトプラグの前記増径部位の側面部において、前記容量コンタクトパッドと導通接続されていることが好ましい。
【００１８】
また、前記増径は２０〜１００ｎｍの増径であることが好ましい。
【００１９】
形態２において、前記ポリシリコンのサイドウォール又はポリシリコンの選択エピタキシャル成長膜に、砒素ドープを行う工程をさらに含むことが好ましい。以下、本開示における例示として、各実施例に付いて詳述する。
【実施例】
【００２０】
（実施例１）
図２は、容量コンタクトパッドの重ねずれが発生しても断線せず、非導通が発生しにくい、本発明の実施例１に係る容量コンタクトプラグ及び容量コンタクトパッドの接続構造である。従来技術の構造と異なり、容量コンタクトパッドの重ねズレに影響されないように、容量コンタクトプラグのトップ（上部）径を拡大した後、容量コンタクトメタルパッドと容量コンタクトプラグが側壁コンタクトをとる構造となっている。
【００２１】
この構造の製造方法を以下に示す。図１（Ａ）は、層間酸化膜（絶縁層）にドライエッチングで開口（コンタクトホール）を形成し、内部に容量コンタクトサイドウォール窒化膜５ａおよび容量コンタクトプラグ５ｂとしてドープトポリシリコンを成膜堆積し、ＣＭＰを行った後の断面図を示す。なお、符号１はＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ，トレンチ分離酸化膜）、符号２はリセスゲート、符号３はビットコンタクトプラグ（例えばＷ／ＴｉＮ）、符号４はビット線を示す。
【００２２】
図１（Ｂ）は、層間酸化膜および容量コンタクトサイドウォール窒化膜５ａをエッチバックした後の断面図を示す。ＣＦ４ガスによるドライエッチングで層間酸化膜を５０ｎｍ程度エッチングし、更に、燐酸液にて容量コンタクトサイドウォール窒化膜５ａをエッチバックすることにより、容量コンタクトプラグ５ｂを５０ｎｍ程度突き出させる。
【００２３】
図１（Ｃ）は、容量コンタクトプラグ５ｂの上部（トップ部）にシリコンを選択エピタキシャル成長させた後の断面図を示す。Ｓｉ２Ｈ６ガスを用いた選択エピタキシャル成長層５ｅにより、容量コンタクトプラグのトップ径は、片側約３０ｎｍ程度拡大させることができる。これにより、容量コンタクト側壁との接触面積を増加させることが出来る。なお、拡大（増径）の程度は、片側１０ｎｍ〜５０ｎｍ程度であることが好ましい。したがって全体では２０〜１００ｎｍ程度の増径とすることが好ましい。
【００２４】
また、この容量コンタクトプラグ５ｂの選択エピタキシャル成長層５ｅの成長後に、砒素注入（例えばＡｓ：５０ＫｅＶにて斜めから注入する事で表面約３０ｎｍ程度の深さまで注入（プラグトップのエピタキシャル成長部３０ｎｍにも砒素注入が入る））を行う。この砒素注入により５０ｎｍ程度突き出した容量コンタクトプラグ表面がアモルファス化することで、この後のバリアメタルのＣｏＳｉ反応が促進され、側面でのバリアメタル（ＴｉＮ／Ｔｉ／ＣｏＳｉ）／ポリの接触抵抗が低減できる。
【００２５】
図１（Ｄ）は、容量コンタクトバリアメタル５ｃと容量コンタクトパッド用のタングステン（Ｗ）層５ｄの成膜および容量コンタクトパッド形成用のフォトレジスト９のパターニング後の断面図を示す。容量コンタクトバリアメタル（ＴｉＮ／Ｔｉ／ＣｏＳｉ）５ｃおよびタングステン層５ｄを成膜し、この後、フォトレジスト９を塗布しパターンニングする。
【００２６】
図２は、容量コンタクトバリアメタル５ｃとタングステン（Ｗ）層５ｄのドライエッチング後の断面図を示す。Ｃｌ２ガスとＳＦ６ガスの混合ガスを用いたＷドライエッチングにより容量コンタクトパッド６が形成され、容量コンタクトプラグ５ｂと容量コンタクト（メタル）パッド６との、より接触面積の大きな側壁コンタクト構造が出来る。
【００２７】
以上により、容量コンタクトパッド露光時に重ねずれが発生しても、容量コンタクトトップ径を拡大した容量コンタクトプラグによる側壁コンタクト構造であるため、容量コンタクトパッドと容量コンタクトプラグ間の断線が起こらず、非導通防止を向上させることができる。
【００２８】
実施例１に示す構造により、下記のような効果が得られる。第１に、容量コンタクトパッド露光時に重ねずれが発生しても、側壁コンタクト構造であるため、容量コンタクトパッドと容量コンタクトプラグにて断線が起こらず、非導通防止が可能となる。第２に、容量コンタクトポリプラグを５０ｎｍ程度突き出させることで、容量コンタクトメタルパッドと容量コンタクトプラグ側面との接触面積を確保できる。第３に、容量コンタクトプラグ上に砒素注入を行うことで、容量コンタクトプラグ表面がアモルファス化して、この後に成膜するバリアメタルのＣｏＳｉ反応が促進され、側面でのバリアメタル（ＴｉＮ／ＣｏＳｉ）／ポリシリコンの接触抵抗が低減できる。第４に、５０ｎｍ程度突き出した容量コンタクトプラグのトップ径を拡大することで、側壁コンタクトをするポリシリコンプラグの側面の接触面積を大きくして、抵抗を低減することができる。
【００２９】
（実施例２）
図４は、容量コンタクトパッドの重ねずれが発生しても断線せず、非導通が発生しにくい本発明の実施例２に係る構造である。実施例１と異なってポリシリコンのサイドウォールを形成して容量コンタクトプラグトップ径を拡大する構造である。
【００３０】
実施例２の構造の製造方法を以下に示す。図１（Ｂ）の層間酸化膜および容量コンタクトサイドウォール窒化膜エッチバックまでは、実施例１と同じである。
【００３１】
図３（Ａ）は、容量コンタクトプラグの上部を含め全面にドープトポリシリコンを成長させた断面図を示す。ＰＨ３ガスとＳｉＨ４ガスを用いてドープトポリシリコン膜５ｆを容量コンタクトプラグ上に約３０ｎｍ成膜する。
【００３２】
図３（Ｂ）は、容量コンタクトプラグトップ部のポリシリコンをエッチバックしてサイドウォール構造５ｇを形成した断面図を示す。ＨＢｒガスを用いたポリシリコンエッチバックにより、容量コンタクトプラグトップのポリシリコンのサイドウォール構造５ｇを形成する。これにより、トップ径は片側約３０ｎｍ程度拡大させることができる。これにより、容量コンタクト側壁との接触面積を増加させることが出来る。
【００３３】
また、この容量コンタクトプラグトップのポリシリコンのサイドウォール構造５ｇの形成後に、砒素注入（例えばＡｓ：５０ＫｅＶにて斜めから注入する事で表面約３０ｎｍ程度の深さまで注入（プラグトップのポリシリコンサイドウォール部３０ｎｍにも砒素注入が入る））を行う。この砒素注入により５０ｎｍ程度突き出した容量コンタクトプラグ表面がアモルファス化することで、この後のバリアメタルのＣｏＳｉ反応が促進され、側面でのバリアメタル（ＴｉＮ／Ｔｉ／ＣｏＳｉ）／ポリシリコンの接触抵抗が低減できる。
【００３４】
図３（Ｃ）は、容量コンタクトバリアメタル５ｃとタングステン（Ｗ）の成膜および容量コンタクトパッド形成のためのフォトレジスト９のパターニング後の断面図を示す。容量コンタクトバリアメタル（ＴｉＮ／Ｔｉ／ＣｏＳｉ）５ｃおよびタングステン層５ｄを成膜し、この後、フォトレジスト９を塗布しパターンニングする。
【００３５】
図４は、タングステン層５ｄ及び容量コンタクトバリアメタル５ｃのドライエッチング後の断面図を示す。Ｃｌ２ガスとＳＦ６ガスの混合ガスを用いたタングステンドライエッチングにより容量コンタクトパッド６が形成され、容量コンタクトプラグ５ｂと容量コンタクトパッド６との、より接触面積の大きな側壁コンタクト構造が出来る。
【００３６】
以上により、容量コンタクトパッド露光時に重ねずれが発生しても、容量コンタクトトップ径拡大プラグによる側壁コンタクト構造であるため、容量コンタクトパッド６と容量コンタクトプラグ５ｂにて断線が起こらず、非導通防止を向上することが可能となる。この実施例２に示す構造においても、実施例１と同様の効果が得られる。
【００３７】
本発明の全開示（請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００３８】
１  ＳＴＩ
２  リセスゲート
３  ビットコンタクトプラグ
４  ビット線
５ａ  容量コンタクトサイドウォール窒化膜
５ｂ  容量コンタクトプラグ
５ｃ  容量コンタクトバリアメタル
５ｄ  タングステン層（容量コンタクトパッド）
５ｅ  選択エピタキシャル成長層
５ｆ  ドープトポリシリコン膜
５ｇ  サイドウォール構造
６  容量コンタクト（メタル）パッド
９  フォトレジスト
【図１】
2013143485.tif 000003
【図２】
2013143485.tif 000004
【図３】
2013143485.tif 000005
【図４】
2013143485.tif 000006