(57)【要約】【課題】電極の融着や傷などを回避すると共に、突条部を応力から保護し、劣化を抑えることが可能な半導体発光素子およびその製造方法を提供する。【解決手段】第１面に半導体層および第１電極をこの順に有すると共に、前記第１面に対向する第２面に第２電極および前記第２電極の厚みよりも深い凹部を有する半導体基板を備え、前記第２電極は、前記第２面のうち少なくとも前記凹部に設けられ、前記半導体層は、電流が注入される領域を規定する突条部を有すると共に、前記突条部以外の領域に凸部を有し、前記第１電極は、前記凸部上および前記突条部上に設けられ、前記凸部上の前記第１電極の表面は、前記突条部上の前記第１電極の表面よりも突出している半導体発光素子。【選択図】図１
2013143435.tif 000002
【特許請求の範囲】
【請求項１】
第１面に半導体層および第１電極をこの順に有すると共に、前記第１面に対向する第２面に第２電極および前記第２電極の厚みよりも深い凹部を有する半導体基板を備え、
前記第２電極は、前記第２面のうち少なくとも前記凹部に設けられ、
前記半導体層は、電流が注入される領域を規定する突条部を有すると共に、前記突条部以外の領域に凸部を有し、
前記第１電極は、前記凸部上および前記突条部上に設けられ、
前記凸部上の前記第１電極の表面は、前記突条部上の前記第１電極の表面よりも突出している
半導体発光素子。
【請求項２】
前記半導体層は、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に有し、
前記突条部は、前記第２導電型クラッド層および前記コンタクト層により構成され、
前記凸部は、前記第２導電型クラッド層および絶縁層により構成され、
前記絶縁層の厚みは、前記コンタクト層の厚みよりも大きい
請求項１記載の半導体発光素子。
【請求項３】
前記半導体層は、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に有し、
前記突条部は、前記第２導電型クラッド層および前記コンタクト層により構成され、
前記凸部は、前記第２導電型クラッド層により構成され、
前記凸部上の前記第１電極の厚みは、前記突条部上の前記第１電極の厚みよりも大きい
請求項１記載の半導体発光素子。
【請求項４】
前記半導体層は、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に有し、
前記突条部は、前記第２導電型クラッド層および前記コンタクト層により構成され、
前記凸部は、前記第２導電型クラッド層，前記コンタクト層および絶縁層により構成されている
請求項１記載の半導体発光素子。
【請求項５】
前記半導体基板は、前記第２面の前記凹部以外の領域に前記凹部よりも突出した段差部を有し、
前記凸部は、平面形状において少なくとも一部が前記段差部と重なっている
請求項１記載の半導体発光素子。
【請求項６】
前記第２電極は前記凹部の底面に設けられ、前記第１電極は前記半導体層の全面にわたって設けられている
請求項１記載の半導体発光素子。
【請求項７】
半導体基板の第１面に、半導体層および第１電極をこの順に形成する工程と、
前記半導体基板の第２面に第２電極を形成する工程と、
前記半導体基板を切断することにより複数のバーを形成する工程と、
前記複数のバーを、前記第１電極および前記第２電極を互いに対向させて積み重ね、切断面に被覆膜を形成する工程と
を含み、
前記第２電極を形成する工程は、
前記半導体基板の第２面に凹部を設ける工程と、
前記第２面のうち少なくとも前記凹部に第２電極を形成すると共に、前記凹部を前記第２電極の厚みよりも深くする工程と
を含み、
前記半導体層および前記第１電極を形成する工程は、
前記半導体層に、電流が注入される領域を規定する突条部を形成すると共に、前記半導体層の前記突条部以外の領域に凸部を形成する工程と、
前記凸部上および前記突条部上に前記第１電極を形成すると共に、前記凸部上の前記第１電極の表面を、前記突条部上の前記第１電極の表面よりも突出させる工程と
を含む半導体発光素子の製造方法。
【請求項８】
前記半導体層として、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に形成し、
前記突条部を、前記第２導電型クラッド層および前記コンタクト層により構成し、
前記凸部を、前記第２導電型クラッド層および絶縁層により構成し、
前記絶縁層の厚みを、前記コンタクト層の厚みよりも大きくする
請求項７記載の半導体発光素子の製造方法。
【請求項９】
前記半導体層として、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に形成し、
前記突条部を、前記第２導電型クラッド層および前記コンタクト層により構成し、
前記凸部を、前記第２導電型クラッド層により構成し、
前記凸部上の前記第１電極の厚みを、前記突条部上の前記第１電極の厚みよりも大きくする
請求項７記載の半導体発光素子の製造方法。
【請求項１０】
前記半導体層として、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に形成し、
前記突条部を、前記第２導電型クラッド層および前記コンタクト層により構成し、
前記凸部を、前記第２導電型クラッド層，前記コンタクト層および絶縁層により構成する
請求項７記載の半導体発光素子の製造方法。
【請求項１１】
前記半導体基板に、前記第２面の前記凹部以外の領域に前記凹部よりも突出した段差部を設け、
前記凸部を、平面形状において少なくとも一部を前記段差部と重ねて配置する
請求項７記載の半導体発光素子の製造方法。
【請求項１２】
前記第２電極を前記凹部の底面に設け、前記第１電極を前記半導体層の全面にわたって設ける
請求項７記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体レーザなどの半導体発光素子およびその製造方法に関する。
【背景技術】
【０００２】
半導体レーザ等の半導体発光素子では、電極形成後に端面の酸化や汚れ付着防止および反射率制御のために端面保護膜（被覆膜）を形成する。端面保護膜は、チップのｐ側電極とｎ側電極とが向き合うように重ね蒸着で形成する。
【０００３】
端面保護膜の成膜工程は、チップの温度を２６０℃として行い、ｐ側電極とｎ側電極とが接触した状態では電極の融着や傷などのおそれがある。これを回避するため、基板裏面をエッチングして段差部を設け、この段差部の高さをｎ側電極の厚みよりも大きくすることが提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−６６４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、チップを積み重ねる際に基板表面のリッジ（突条部）と基板裏面の段差部とが接触し、応力によって劣化の起点を発生させるおそれがあり、なお改善の余地があった。
【０００６】
本開示はかかる問題点に鑑みてなされたもので、その目的は、電極の融着や傷などを回避すると共に、突条部を応力から保護し、劣化を抑えることが可能な半導体発光素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本開示による半導体発光素子は、第１面に半導体層および第１電極をこの順に有すると共に、前記第１面に対向する第２面に第２電極および前記第２電極の厚みよりも深い凹部を有する半導体基板を備え、第２電極は、第２面のうち少なくとも凹部に設けられ、半導体層は、電流が注入される領域を規定する突条部を有すると共に、突条部以外の領域に凸部を有し、第１電極は、凸部上および突条部上に設けられ、凸部上の第１電極の表面は、突条部上の第１電極の表面よりも突出しているものである。
【０００８】
本開示の半導体発光素子では、半導体基板の第２面に第２電極の厚みよりも深い凹部を有し、第２電極は、第２面のうち少なくとも凹部に設けられている。よって、製造工程においてバーを積み重ねた場合に第１電極と第２電極との接触が回避され、電極の融着や傷が抑えられている。また、半導体層の突条部以外の領域に凸部が設けられ、凸部上の第１電極の表面が突条部上の第１電極の表面よりも突出している。よって、製造工程においてバーを積み重ねた場合に突条部が凹部以外の段差部に接触することが回避され、突条部が応力から保護され、劣化が抑えられている。
【０００９】
本開示による半導体発光素子の製造方法は、半導体基板の第１面に、半導体層および第１電極をこの順に形成する工程と、半導体基板の第２面に第２電極を形成する工程と、半導体基板を切断することにより複数のバーを形成する工程と、複数のバーを、第１電極および第２電極を互いに対向させて積み重ね、切断面に被覆膜を形成する工程とを含み、第２電極を形成する工程は、半導体基板の第２面に凹部を設ける工程と、第２面のうち少なくとも凹部に第２電極を形成すると共に、凹部を第２電極の厚みよりも深くする工程とを含み、半導体層および第１電極を形成する工程は、半導体層に、電流が注入される領域を規定する突条部を形成すると共に、半導体層の突条部以外の領域に凸部を形成する工程と、凸部上および突条部上に第１電極を形成すると共に、凸部上の第１電極の表面を、突条部上の第１電極の表面よりも突出させる工程とを含むものである。
【発明の効果】
【００１０】
本開示の半導体発光素子、または本開示の半導体発光素子の製造方法によれば、半導体基板の第２面に第２電極の厚みよりも深い凹部を設け、第２電極を第２面のうち少なくとも凹部に設けるようにしている。よって、製造工程においてバーを積み重ねた場合に第１電極と第２電極との接触を回避し、電極の融着や傷を抑えることが可能となる。また、半導体層の突条部以外の領域に凸部を設け、凸部上の第１電極の表面を、突条部上の第１電極の表面よりも突出させるようにしている。よって、製造工程においてバーを積み重ねた場合に突条部が凹部以外の段差部に接触することを回避し、突条部を応力から保護し、劣化を抑えることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本開示の一実施の形態に係る半導体レーザ素子の構成を表す断面図である。
【図２】図１に示した半導体レーザ素子を、ｎ側電極の側から見た構成を表す平面図である。
【図３】図１に示した半導体レーザ素子を、ｐ側電極の側から見た構成を表す平面図である。
【図４】図１に示した半導体レーザ素子の製造方法を工程順に表す断面図である。
【図５】図４に続く工程を表す断面図である。
【図６】図５に続く工程を表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】図７に続く工程を表す断面図である。
【図９】図８に続く工程を表す断面図である。
【図１０】図９に続く工程を表す断面図である。
【図１１】突条部以外のｐ側コンタクト層を除去し、絶縁層を設けない場合を表す断面図である。
【図１２】変形例１に係る半導体レーザ素子の構成を表す断面図である。
【図１３】変形例２に係る半導体レーザ素子の構成を表す断面図である。
【図１４】図３の変形例を表す断面図である。
【発明を実施するための形態】
【００１２】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（凸部をｐ型クラッド層およびｐ側コンタクト層により構成し、凸部の表面に絶縁層を設ける例）
２．変形例１（凸部をｐ型クラッド層のみにより構成し、凸部の上に絶縁層を設ける例）
３．変形例２（凸部をｐ型クラッド層のみにより構成し、凸部上のｐ側電極の厚みを、突条部上のｐ側電極の厚みよりも大きくする例）
【００１３】
図１は、本開示の一実施の形態に係る半導体レーザ素子の断面構成を表したものである。この半導体レーザ素子１は、ＣＤ（Compact Disc）再生・記録装置などに用いられるものであり、発振波長は例えば７８０ｎｍである。半導体レーザ素子１は、例えば、ｎ型ＧａＡｓよりなる基板１０を備えている。この基板１０の第１面（表面）１１には半導体層２０およびｐ側電極３０がこの順に設けられている。基板１０の第１面１１に対向する第２面１２（裏面）にはｎ側電極４０が設けられている。
【００１４】
半導体層２０は、基板１０の第１面１１に、例えば、ｎ型クラッド層２１，活性層２２，ｐ型クラッド層２３およびｐ側コンタクト層２４をこの順に有している。ｎ型クラッド層２１は、例えば、ｎ型ＡｌＧａＡｓにより構成されている。活性層２２は、例えば、ＧａＡｓにより構成されている。ｐ型クラッド層２３は、例えば、ｐ型ＡｌＧａＡｓにより構成されている。ｐ側コンタクト層２４は、例えば、ｐ型ＧａＡｓにより構成されている。
【００１５】
半導体層２０は、電流が注入される領域（発光領域）を規定する細い帯状の突条部（リッジ）２５を有している。突条部２５は、例えば、ｐ側コンタクト層２４と、ｐ型クラッド層２３の厚み方向の一部とにより構成されている。突条部２５の幅（ストライプ幅）Ｗ２５は、例えば２．５μｍ程度である。
【００１６】
ｐ側電極３０は、例えば、チタン（Ｔｉ），白金（Ｐｔ）および金（Ａｕ）が順次積層された構成を有し、ｐ側コンタクト層２４と電気的に接続されている。ｐ側電極３０は、例えば、半導体層２０の上面の全体にわたって設けられている。
【００１７】
ｎ側電極４０は、例えば、ＡｕＧｅ：Ｎｉおよび金（Ａｕ）を順次積層して熱処理により合金化した構成を有しており、基板１０と電気的に接続されている。
【００１８】
ｎ側電極４０は、例えば図２に示したように、基板１０の第２面１２に設けられた凹部１２Ａの内部、例えば底面に設けられている。凹部１２Ａの深さＤ１２は、ｎ側電極４０の厚みＴ４０よりも深い。一方、半導体層２０は、例えば図１に示したように、突条部２５以外の領域に凸部２６を有している。ｐ側電極３０は、突条部２５上および凸部２６上に設けられている。凸部２６上のｐ側電極３０の表面３０Ａは、突条部２５上のｐ側電極３０の表面３０Ｂよりも突出している。これにより、この半導体レーザ素子１では、ｎ側電極４０およびｐ側電極３０の融着や傷などを回避すると共に、突条部２５を応力から保護し、劣化を抑えることが可能となっている。
【００１９】
凹部１２Ａは、後述する製造工程においてバーを積み重ねる際に、ｎ側電極４０とｐ側電極３０との接触による融着や傷などを回避するためのものである。言い換えれば、ｎ側電極４０を第２面１２の凹部１２Ａ内に設けることにより、第２面１２の凹部１２Ａ以外の段差部１２Ｂに、ｎ側電極４０とｐ側電極３０との間のスペーサとしての機能を持たせることが可能となる。なお、ｎ側電極４０は、凹部１２Ａの底面だけでなく、側面にも設けられていてもよい。
【００２０】
凹部１２Ａの深さＤ１２（段差部１２Ｂの高さ）は、深すぎると劈開精度が低下したりパッケージへの実装が難しくなるなどのおそれがあるので、例えば数μｍ程度が望ましい。凹部１２Ａおよび段差部１２Ｂの平面形状は特に限定されないが、例えば図２に示したように、凹部１２Ａは矩形であり、段差部１２Ｂは半導体レーザ素子１の外形線に沿った矩形枠状である。凹部１２Ａの幅Ｗ１２は、突条部２５の幅Ｗ２５よりも広いことが望ましい。
【００２１】
凸部２６は、後述する製造工程においてバーを積み重ねる際に、突条部２５と段差部１２Ｂとの接触を回避するためのものである。そのため、凸部２６は、平面形状において少なくとも一部が段差部１２Ｂと重なっている。凸部２６は、例えば図３に示したように、突条部２５の両側に、突条部２５と同様に細い帯状に設けられている。凸部２６の幅は、例えば１０μｍ程度であるが、特に限定されない。
【００２２】
凸部２６は、例えば図１に示したように、ｐ側コンタクト層２４と、ｐ型クラッド層２３の厚み方向の一部と、絶縁層２７とにより構成されている。この絶縁層２７は、凸部２６とｐ側電極３０との間に介在し、凸部２６への電流注入を阻害する絶縁機能と、凸部２６上のｐ側電極３０の表面３０Ａを、突条部２５上のｐ側電極３０の表面３０Ｂよりも突出させる機能とを有するものである。絶縁層２７は、例えば、ＳｉＯ2，ＳｉＮにより構成されている。絶縁層２７の厚みは、特に限定されないが、例えば１００ｎｍ程度とすることが可能である。なお、絶縁層２７は、突条部２５上には設けられていないことは言うまでもない。
【００２３】
更に、この半導体レーザ素子１では、共振器方向において対向する主出射側端面１０Ｆおよび後方端面１０Ｒが一対の共振器端面となっている。主出射側端面１０Ｆおよび後方端面１０Ｒには、一対の反射鏡膜として被覆膜５０Ｆ，５０Ｒがそれぞれ設けられており、被覆膜５０Ｆは低反射率となるように、被覆膜５０Ｒは高反射率となるように反射率がそれぞれ調整されている。これにより、半導体層２０において発生した光は被覆膜５０Ｆ，５０Ｒの間を往復して増幅され、低反射率の被覆膜５０Ｆからレーザビームとして出射するようになっている。
【００２４】
この半導体レーザ素子１は、例えば、次のようにして製造することができる。
【００２５】
図４ないし図１０は、半導体レーザ素子１の製造方法を工程順に表したものである。なお、図４ないし図１０では、図１ないし図３と同様に、半導体レーザ素子１の一つのチップを表している。まず、図４に示したように、ＧａＡｓよりなる基板１０を用意し、この基板１０の第１面１１に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、上述した材料よりなるｎ型クラッド層２１，活性層２２，ｐ型クラッド層２３およびｐ側コンタクト層２４を順次成長させて、半導体層２０を形成する。
【００２６】
次いで、図５に示したように、ｐ側コンタクト層２４の上に例えばレジストよりなるマスク層（図示せず）を形成し、このマスク層を用いたエッチングを行う。これにより、ｐ側コンタクト層２４と、ｐ型クラッド層２３の厚み方向の一部とを選択的に除去して、突条部２５および凸部２６を形成する。通常は突条部２５の形成予定領域以外のｐ側コンタクト層２４は除去するが、ここでは、凸部２６を形成するために、突条部２５以外の領域のｐ側コンタクト層２４を残しておく。
【００２７】
続いて、ｐ側コンタクト層２４およびｐ型クラッド層２３の上に、例えば蒸着法またはＣＶＤ法により、ＳｉＯ2膜を形成したのち、例えばエッチングにより、突条部２５上のＳｉＯ2膜を除去する。これにより、図６に示したように、凸部２６上に、上述した材料よりなる絶縁層２７を形成すると共に、突条部２５以外のｐ側コンタクト層２４への電流注入を行わないようにする。なお、絶縁膜２７は、エッチングによらず、凸部２６上のみに選択的に成膜するようにしてもよい。
【００２８】
そののち、図７に示したように、凸部２６上および突条部２５上に、例えば蒸着法により、上述した材料よりなるｐ側電極３０を形成する。このとき、凸部２６とｐ側電極３０との間には絶縁層２７が設けられているので、凸部２６上のｐ側電極３０の表面３０Ａが、突条部２５上のｐ側電極３０の表面３０Ｂよりも突出する。
【００２９】
ｐ側電極３０を形成したのち、基板１０の第２面１２にレジストよりなるエッチング保護膜（図示せず）を形成し、このエッチング保護膜を用いたエッチングを行う。これにより、図８に示したように、基板１０の第２面１２に、凹部１２Ａを設けると共に、第２面１２の凹部１２Ａ以外の領域に、凹部１２Ａよりも突出した段差部１２Ｂを形成する。凹部１２Ａの深さ（段差部１２Ｂの高さ）は、ｎ側電極４０の厚みよりも大きくなるようにする。
【００３０】
第２面１２に凹部１２Ａおよび段差部１２Ｂを設けたのち、第２面１２の全体にわたって、例えば蒸着法により、上述したｎ側電極４０の材料よりなる金属膜を形成する。そののち、エッチング保護膜を除去することにより、図９に示したように、第２面の凹部１２Ａの底面に、ｎ側電極４０を形成する。
【００３１】
ｎ側電極４０を形成したのち、基板１０を劈開により共振器方向に垂直な方向に切断し、複数のバーを形成する。なお、複数のバーの各々には、半導体レーザ素子１の複数のチップが一方向に並んだ状態で含まれている。続いて、図１０に示したように、これらのバーを、ｐ側電極３０およびｎ側電極４０を互いに対向させて積み重ね、例えば電子ビーム蒸着法により、切断面である主出射側端面１０Ｆおよび後方端面１０Ｒに被覆膜５０Ｆ，５０Ｒを形成する。
【００３２】
このとき、ｎ側電極４０が凹部１２Ａの内部に形成されているので、段差部１２Ｂがスペーサとなって、ｐ側電極３０とｎ側電極４０との接触が回避される。よって、ｐ側電極３０とｎ側電極４０とが融着したり、ｐ側電極３０またはｎ側電極４０に傷や汚れなどが付着することが抑えられる。
【００３３】
なお、従来では、電極の傷や汚れ付着を避けるために、バーを積み重ねる際に、それらの間にシリコン（Ｓｉ）チップを挟むようにしていたが、本実施の形態ではその必要はなくなり、工程を簡素化し、作業性を向上させることが可能となる。
【００３４】
また、図１１に示したように凸部２６を設けない場合には、バーを積み重ねた場合に突条部２５が段差部１２Ｂに接触し、応力Ｆにより突条部２５に劣化の起点が発生するおそれがある。突条部２５には動作時に電流が注入されるので、劣化の起点となる欠陥などがあると、その欠陥が増殖しやすくなるおそれがある。
【００３５】
これに対して本実施の形態では、半導体層２０の突条部２５以外の領域に凸部２６が設けられ、凸部２６上のｐ側電極３０の表面３０Ａが突条部２５上のｐ側電極３０の表面３０Ｂよりも突出している。よって、凸部２６および絶縁層２７がスペーサとなって、突条部２５が段差部１２Ｂに接触することが回避される。従って、突条部２５が応力から保護され、劣化が抑えられる。
【００３６】
被覆膜５０Ｆ，５０Ｒを形成したのち、基板１０を劈開により共振器方向に平行な方向に切断し、各バーに含まれる半導体レーザ素子１の複数のチップを個々に分離する。以上により図１ないし図３に示した半導体レーザ素子１が完成する。
【００３７】
この半導体レーザ素子１では、ｎ側電極４０とｐ側電極３０との間に所定の電圧が印加されると、突条部２５から半導体層２０に電流が注入されて、電子−正孔再結合により発光が起こる。この光は、一対の反射鏡膜である被覆膜５０Ｆ，５０Ｒにより反射され、その間を往復してレーザ発振を生じ、レーザビームとして外部に射出される。
【００３８】
ここでは、ｎ側電極４０を形成するための凹部１２Ａが、基板１０の第２面１２に設けられているので、凹部１２Ａを設けることによりレーザ特性への影響は小さく抑えられる。
【００３９】
また、凸部２６を設けることにより、突条部２５が応力から保護され、劣化が抑えられている。従って、動作時に突条部２５に電流が注入されても欠陥の増殖が抑制され、劣化による特性や信頼性の低下が抑えられる。
【００４０】
更に、凸部２６とｐ側電極３０との間には絶縁層２７が設けられているので、凸部２６にｐ側コンタクト層２４が残されていても凸部２６への電流注入は絶縁層２７により阻止される。
【００４１】
このように本実施の形態では、基板１０の第２面１２にｎ側電極４０の厚みよりも深い凹部１２Ａを設け、ｎ側電極４０を第２面１２のうち少なくとも凹部１２Ａに設けるようにしている。よって、製造工程においてバーを積み重ねた場合にｐ側電極３０とｎ側電極４０との接触を回避し、ｐ側電極３０またはｎ側電極４０の融着や傷を抑えることが可能となる。
【００４２】
また、半導体層２０の突条部２５以外の領域に凸部２６を設け、凸部２６上のｐ側電極３０の表面３０Ａを、突条部２５上のｐ側電極３０の表面３０Ｂよりも突出させるようにしている。よって、製造工程においてバーを積み重ねた場合に突条部２５が凹部１２Ａ以外の段差部１２Ｂに接触することを回避し、突条部２５を応力から保護し、劣化を抑えることが可能となる。
【００４３】
更に、基板１０の第２面１２の凹部１２Ａにｎ側電極４０を形成するようにしたので、従来のようにバーを積み重ねる際に、それらの間にシリコン（Ｓｉ）チップを挟む必要はなくなり、工程を簡素化し、作業性を向上させることが可能となる。加えて、凹部１２Ａは基板１０の第２面１２に設けるので、凹部１２Ａを設けることによるレーザ特性への影響は小さく、また作製工程も容易であり、凹部１２Ａおよび段差部１２Ｂの形状の自由度も高くすることが可能である。
【００４４】
（変形例１）
図１２は、本開示の変形例１に係る半導体レーザ素子１Ａの断面構成を表したものである。本変形例は、凸部２６を、ｐ型クラッド層２３と絶縁層２７とにより構成すると共に、絶縁層２７の厚みを、ｐ側コンタクト層２４の厚みよりも大きくしたものである。従って、凸部２６上のｐ側電極３０の表面３０Ａは、上記実施の形態と同様に、突条部２５上のｐ側電極３０の表面３０Ｂよりも突出している。これにより本変形例では、上記実施の形態の効果に加えて、凸部２６のｐ側コンタクト層２４を削除することにより、凸部２６への電流注入を更に確実に抑えることが可能となる。
【００４５】
この半導体レーザ素子１Ａは、凸部２６のｐ側コンタクト層２４を除去してｐ型クラッド層２３のみを残すことを除いては、上記実施の形態と同様にして製造することが可能である。また、この半導体レーザ素子１Ａの作用および効果は、上記実施の形態と同様である。
【００４６】
（変形例２）
図１３は、本開示の変形例２に係る半導体レーザ素子１Ｂの断面構成を表したものである。本変形例は、凸部２６をｐ型クラッド層２３のみにより構成すると共に、凸部２６上のｐ側電極３０の厚みを、突条部２５上のｐ側電極３０の厚みよりも大きくしたものである。従って、凸部２６上のｐ側電極３０の表面３０Ａは、上記実施の形態と同様に、突条部２５上のｐ側電極３０の表面３０Ｂよりも突出している。これにより本変形例では、上記実施の形態の効果に加えて、凸部２６のｐ側コンタクト層２４を削除することにより、凸部２６への電流注入を更に確実に抑えることが可能となる。
【００４７】
この半導体レーザ素子１Ｂは、凸部２６のｐ側コンタクト層２４を除去し、凸部２６上のｐ側電極３０の厚みを大きくすることを除いては、上記実施の形態と同様にして製造することが可能である。凸部２６上のｐ側電極３０の厚みを大きくするためには、例えば、凸部２６上のみにｐ側電極３０と同じ材料の導電膜３１を追加して形成することが可能である。また、この半導体レーザ素子１Ｂの作用および効果は、上記実施の形態と同様である。
【００４８】
以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々の変形が可能である。
【００４９】
例えば、上記実施の形態では、バー内のすべての半導体レーザ素子１，１Ａ，１Ｂに凸部２６，凹部１２Ａおよび段差部１２Ｂが設けられている場合について説明した。しかしながら、凸部２６は、図１４に示したように、一つおきに設けることも可能である。また、図示しないが、凸部２６は、バーの両端に位置する半導体レーザ素子１，１Ａ，１Ｂに設けることも可能である。
【００５０】
また、上記実施の形態では、段差部１２Ｂが矩形枠状であり、凸部２６が細い帯状である場合について説明したが、段差部１２Ｂおよび凸部２６の平面形状は特に限定されない。
【００５１】
更に、例えば、上記実施の形態において説明した各層の材料および厚さ、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚さとしてもよく、または他の成膜方法および成膜条件としてもよい。例えば、上記実施の形態では、半導体層２０をＭＯＣＶＤ法により形成する場合について説明したが、ＭＯＶＰＥ法等の他の有機金属気相成長法により形成してもよく、あるいは、ＭＢＥ（Molecular Beam Epitaxy；分子線エピタキシー）法等を用いてもよい。
【００５２】
加えて、例えば、上記実施の形態では、半導体レーザ素子１の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
【００５３】
更にまた、本開示は、上記実施の形態で説明したようなＧａＡｓよりなる基板１０上にＡｌＧａＡｓ系化合物半導体よりなる半導体層２０を有する場合に限らず、ＡｌＧａＩｎＰ系の半導体層を有する赤色レーザ、あるいはＧａＮ系の半導体層を有する青・青紫半導体レーザなど、他の発振波長または他の材料系のものにも適用可能である。
【００５４】
加えてまた、本開示は、赤外・赤２波長レーザなどの多波長レーザにも適用可能である。
【００５５】
更にまた、本開示は、半導体レーザに限らず、ＬＥＤ（Light Emitting Diode）など、基板を切断した端面に被覆膜を有する半導体発光素子およびその製造方法に広く適用可能である。
【００５６】
なお、本技術は以下のような構成を取ることも可能である。
（１）
第１面に半導体層および第１電極をこの順に有すると共に、前記第１面に対向する第２面に第２電極および前記第２電極の厚みよりも深い凹部を有する半導体基板を備え、
前記第２電極は、前記第２面のうち少なくとも前記凹部に設けられ、
前記半導体層は、電流が注入される領域を規定する突条部を有すると共に、前記突条部以外の領域に凸部を有し、
前記第１電極は、前記凸部上および前記突条部上に設けられ、
前記凸部上の前記第１電極の表面は、前記突条部上の前記第１電極の表面よりも突出している
半導体発光素子。
（２）
前記半導体層は、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に有し、
前記突条部は、前記第２導電型クラッド層および前記コンタクト層により構成され、
前記凸部は、前記第２導電型クラッド層および絶縁層により構成され、
前記絶縁層の厚みは、前記コンタクト層の厚みよりも大きい
前記（１）記載の半導体発光素子。
（３）
前記半導体層は、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に有し、
前記突条部は、前記第２導電型クラッド層および前記コンタクト層により構成され、
前記凸部は、前記第２導電型クラッド層により構成され、
前記凸部上の前記第１電極の厚みは、前記突条部上の前記第１電極の厚みよりも大きい
前記（１）記載の半導体発光素子。
（４）
前記半導体層は、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に有し、
前記突条部は、前記第２導電型クラッド層および前記コンタクト層により構成され、
前記凸部は、前記第２導電型クラッド層，前記コンタクト層および絶縁層により構成されている
前記（１）記載の半導体発光素子。
（５）
前記半導体基板は、前記第２面の前記凹部以外の領域に前記凹部よりも突出した段差部を有し、
前記凸部は、平面形状において少なくとも一部が前記段差部と重なっている
前記（１）ないし（４）のいずれか１項に記載の半導体発光素子。
（６）
前記第２電極は前記凹部の底面に設けられ、前記第１電極は前記半導体層の全面にわたって設けられている
前記（１）ないし（５）のいずれか１項に記載の半導体発光素子。
（７）
半導体基板の第１面に、半導体層および第１電極をこの順に形成する工程と、
前記半導体基板の第２面に第２電極を形成する工程と、
前記半導体基板を切断することにより複数のバーを形成する工程と、
前記複数のバーを、前記第１電極および前記第２電極を互いに対向させて積み重ね、切断面に被覆膜を形成する工程と
を含み、
前記第２電極を形成する工程は、
前記半導体基板の第２面に凹部を設ける工程と、
前記第２面のうち少なくとも前記凹部に第２電極を形成すると共に、前記凹部を前記第２電極の厚みよりも深くする工程と
を含み、
前記半導体層および前記第１電極を形成する工程は、
前記半導体層に、電流が注入される領域を規定する突条部を形成すると共に、前記半導体層の前記突条部以外の領域に凸部を形成する工程と、
前記凸部上および前記突条部上に前記第１電極を形成すると共に、前記凸部上の前記第１電極の表面を、前記突条部上の前記第１電極の表面よりも突出させる工程と
を含む半導体発光素子の製造方法。
（８）
前記半導体層として、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に形成し、
前記突条部を、前記第２導電型クラッド層および前記コンタクト層により構成し、
前記凸部を、前記第２導電型クラッド層および絶縁層により構成し、
前記絶縁層の厚みを、前記コンタクト層の厚みよりも大きくする
前記（７）記載の半導体発光素子の製造方法。
（９）
前記半導体層として、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に形成し、
前記突条部を、前記第２導電型クラッド層および前記コンタクト層により構成し、
前記凸部を、前記第２導電型クラッド層により構成し、
前記凸部上の前記第１電極の厚みを、前記突条部上の前記第１電極の厚みよりも大きくする
前記（７）記載の半導体発光素子の製造方法。
（１０）
前記半導体層として、前記第１面に、第１導電型クラッド層，活性層，第２導電型クラッド層およびコンタクト層をこの順に形成し、
前記突条部を、前記第２導電型クラッド層および前記コンタクト層により構成し、
前記凸部を、前記第２導電型クラッド層，前記コンタクト層および絶縁層により構成する
前記（７）記載の半導体発光素子の製造方法。
（１１）
前記半導体基板に、前記第２面の前記凹部以外の領域に前記凹部よりも突出した段差部を設け、
前記凸部を、平面形状において少なくとも一部を前記段差部と重ねて配置する
前記（７）ないし（１０）のいずれか１項に記載の半導体発光素子の製造方法。
（１２）
前記第２電極を前記凹部の底面に設け、前記第１電極を前記半導体層の全面にわたって設ける
前記（７）ないし（１１）のいずれか１項に記載の半導体発光素子の製造方法。
【符号の説明】
【００５７】
１，１Ａ，１Ｂ…半導体レーザ素子、１０…基板、１０Ｆ…主出射側端面、１０Ｒ…後方端面、１１…第１面、１２…第２面、２０…半導体層、２１…ｎ型クラッド層、２３…ｐ型クラッド層、２４…ｐ側コンタクト層、２５…突条部、２６…凸部、２７…絶縁層、３０…ｐ側電極、４０…ｎ側電極、５０Ｆ，５０Ｒ…被覆膜。
【図１】
2013143435.tif 000003
【図２】
2013143435.tif 000004
【図３】
2013143435.tif 000005
【図４】
2013143435.tif 000006
【図５】
2013143435.tif 000007
【図６】
2013143435.tif 000008
【図７】
2013143435.tif 000009
【図８】
2013143435.tif 000010
【図９】
2013143435.tif 000011
【図１０】
2013143435.tif 000012
【図１１】
2013143435.tif 000013
【図１２】
2013143435.tif 000014
【図１３】
2013143435.tif 000015
【図１４】
2013143435.tif 000016