(57)【要約】【課題】  フリップフロップ回路及び半導体集積回路装置に関し、ソフトエラー耐性が高く、ソフトエラーを自律的に修正でき且つ回路規模の増加が少ないフリップフロップ回路及び半導体集積回路装置を実現する。【解決手段】  セット信号とリセット信号を出力するフリップフロップ回路を備える前段部と、前記前段部のフリップフロップからのセット信号とリセット信号を同じ入力条件で入力して動作する多重のフリップフロップ回路を備えた後段部とを設け、前記後段部にソフトエラー自律修復機能を持たせる。【選択図】        図１
2013143687.tif 000002
【特許請求の範囲】
【請求項１】
セット信号とリセット信号を出力するフリップフロップ回路を備える前段部と、
前記前段部のフリップフロップからのセット信号とリセット信号を同じ入力条件で入力して動作する多重のフリップフロップ回路を備えた後段部とからなり、
前記後段部が、ソフトエラー自律修復機能を有していることを特徴とするフリップフロップ回路。
【請求項２】
前記後段のフリップフロップ回路が３重であるとともに、自律修復機能を実現する第１の多数決回路及び第２の多数決回路を備え、
前記後段の各フリップフロップ回路からの出力Ｑ１、Ｑ２、Ｑ３を前記第１の多数決回路に接続して出力状態を決定して、前記第１の多数決回路の出力を前記後段の各フリップフロップ回路のフィードバック信号Ｂ１、Ｂ２、Ｂ３に接続するとともに、
前記後段の各フリップフロップ回路からの反転出力ｘＱ１、ｘＱ２、ｘＱ３を前記第２の多数決回路に接続して出力状態を決定して、前記第２の多数決回路の出力を前記後段の各フリップフロップ回路のフィードバック信号Ａ１、Ａ２、Ａ３に接続することを特徴とする請求項１に記載のフリップフロップ回路。
【請求項３】
前記後段のフリップフロップ回路が２重であるとともに、自律修復機能を実現する第１の多数決回路及び第２の多数決回路を備え、
前記後段の各フリップフロップ回路からの出力Ｑ１、Ｑ２及び反転出力ｘＱ２を前記第１の多数決回路に接続して出力状態を決定して、前記第１の多数決回路の出力を前記後段の各フリップフロップ回路のフィードバック信号Ｂ１、Ｂ２に接続するとともに、
前記後段の各フリップフロップ回路からの反転出力ｘＱ１、ｘＱ２及び出力Ｑ２を前記第２の多数決回路に接続して出力状態を決定して、前記第２の多数決回路の出力を前記後段の各フリップフロップ回路のフィードバック信号Ａ１、Ａ２に接続することを特徴とする請求項１に記載のフリップフロップ回路。
【請求項４】
前記後段のフリップフロップ回路が４重であるとともに、出力部を前記４重のフリップフロップ回路の内の一つのみとし、
前記後段のフリップフロップ回路からの出力Ｑ１をフィードバック信号Ｂ１１とＢ３２に接続し、反転出力ｘＱ１をフィードバック信号Ａ１１、Ａ４２に接続し、
前記後段のフリップフロップ回路からの出力Ｑ２をフィードバック信号Ｂ２１とＢ４２に接続し、反転出力ｘＱ２をフィードバック信号Ａ２１、Ａ１２に接続し、
前記後段のフリップフロップ回路からの出力Ｑ３をフィードバック信号Ｂ３１とＢ１２に接続し、反転出力ｘＱ３をフィードバック信号Ａ３１、Ａ２２に接続し、
前記後段のフリップフロップ回路からの出力Ｑ４をフィードバック信号Ｂ４１とＢ２２に接続し、反転出力ｘＱ４をフィードバック信号Ａ４１、Ａ３２に接続することにより、ソフトエラー自律修復機能を実現することを特徴とする請求項１に記載のフリップフロップ回路。
【請求項５】
前記前段部のフリップフロップ回路が、エッジトリガ型Ｄフリップフロップの前段部であることを特徴とする請求項１乃至請求項４のいずれか１項に記載のフリップフロップ回路。
【請求項６】
請求項１乃至請求項３のいずれか１項に記載のフリップフロップ回路を備えていることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフリップフロップ回路及び半導体集積回路装置に関するものであり、例えば、ソフトエラー耐性が高く、ソフトエラーを自律的に修正でき且つ回路規模の増加が少ないフリップフロップ回路及び半導体集積回路装置に関するものである。
【背景技術】
【０００２】
半導体製造プロセスの微細化に伴って材料から発生するα線や宇宙線に由来する中性子線等によって記憶素子のデータが反転するエラーが増加することが知られている。例えば、α線は、パッケージのプラスチックモールド材に使用される石英充填材に含まれるウラニウム２３８やトリウム２３２の放射性崩壊によるものと、フェースダウン・ボンディング用のフリップチップが使用している鉛バンプのポロニウム２１０から生成されるものが知られている。
【０００３】
これらの不純物は、２ＭｅＶ〜９ＭｅＶのエネルギーを持つα線を放出し、シリコン中に多数の電子・正孔対を生成する。空乏領域の電界は、α線が通過した跡に電子・正孔対を一直線に生成し、電荷が浮遊する。電界の影響下にある空乏領域は自由電子を捕捉すると、わずかな過剰電荷がデバイスノードに浮遊し、これが臨界電荷量を超えるとメモリセルの状態を反転させることになる。
【０００４】
一方、高エネルギー宇宙線粒子は地球の高層大気と反応し、それらの衝突が太陽フレアーや銀河宇宙線粒子により変調され、高エネルギー陽子や中性子を生成する。
【０００５】
半導体集積回路の微細化および高集積化の急進に伴い、α線や中性子線などにより発生するソフトエラーの影響が拡大している。特に、近年では、従来のメモリセル起因のソフトエラーに加え、論理回路起因のソフトエラーの頻度の増加が問題になりつつある。論理回路起因のソフトエラーとしては、主に、フリップフロップ回路やラッチ回路で保持している“１”または“０”の１ビットのデータが、放射線の影響によって反転する現象がある。
【０００６】
このような現象は、シングルイベントアップセット（Ｓｉｎｇｌｅ Ｅｖｅｎｔ Ｕｐｓｅｔ：ＳＥＵ）と呼ばれ、単一の高エネルギー放射線粒子の通過により１ビットの反転が起きるシングルビット・アップセット（Ｓｉｎｇｌｅ−Ｂｉｔ Ｕｐｓｅｔ：ＳＢＵ）と、複数の放射線粒子の通過による数ビットの反転が起きるマルチビット・アップセット（Ｍｕｌｔｉｐｌｅ−Ｂｉｔ Ｕｐｓｅｔ：ＭＢＵ）とがある。
【０００７】
このようなＳＥＵはランダムに発生するが、破滅的なエラーであることは非常に珍しく、通常は素子を破壊することのない一過性のエラーであり、再度データを記憶素子に書き込むことにより再生可能であるため、ソフトエラーと呼ばれている。
【０００８】
このようなＳＥＵによって発生したエラーデータが次段のフリップフロップでラッチされたり、また、制御系の設定値を保持しているレジスタ回路などでＳＥＵが発生したりすると、回路は誤作動を起こすという問題がある。
【０００９】
常に動作している記憶素子についてはデータ反転エラーに対する検出回路やＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ  Ｃｏｄｅ）等の誤り訂正回路を設ける等の対策がなされている。しかし、一度設定されると長期間変更されることなく静的にデータの参照がなされるような設定情報等では一度発生したソフトエラーが修復されることなくシステム全体に影響を与える危険性がある。
【００１０】
このような、ソフトエラーは、千個のメモリについて、１年間のエラー発生頻度を測定した結果、千個のメモリ全体で１年間に数回乃至１０回程度発生することが報告されている。
【００１１】
そこで、近年、半導体の回路のソフトエラー耐性を強化する技術が提案されている。例えば、1つの信号に対して同一の入力信号が接続された３個以上のラッチ回路を用意してそれらの出力を多数決回路で判定し最終的な出力信号を決定する方法が提案されている（例えば、特許文献１或いは特許文献２参照）。
【００１２】
図５は、多数決回路で判定する一例を示した回路構成図であり、３個のエッジトリガ型のＤフリップフロップ４０１〜４０３に同じクロック信号とデータを入力し、その出力を多数決回路４１に入力する。この場合、フリップフロップのどれか一つにソフトエラーが発生してデータが反転しても、他の２つの出力は反転しないので、多数決回路４１の出力は影響を受けないことになる。
【００１３】
図６は、エッジトリガ型Ｄフリップフロップの説明図であり、図６（ａ）はエッジトリガ型Ｄフリップフロップの回路構成図であり、図６（ｂ）は、エッジトリガ型Ｄフリップフロップのシンボル図である。図６（ａ）に示すように、２個のＮＡＮＤ回路をたすき掛けした２組のフリップフロップ要素を並列的に接続した入力段と、入力段の出力を入力とする２個のＮＡＮＤ回路をたすき掛けにしたフリップフリップ要素からなる出力段によって構成される。このエッジトリガ型Ｄフリップフロップは、クロック端子の立ち上がりエッジでデータ入力の値ＤがＱ出力として保持される。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】国際公開パンフレット  ＷＯ  ２００４／１０５２４１
【特許文献２】特開２０１０−２７３３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかし、図５に示した方法では、単純なフリップフロップ回路に比べて回路規模が４倍以上になるという欠点がある。また、ソフトエラーを自律的に修正する機能がないため、複数回ソフトエラーが発生すると多数決回路の判定結果が誤るという問題がある。
【００１６】
したがって、本発明は、ソフトエラー耐性が高く、ソフトエラーを自律的に修正でき且つ回路規模の増加が少ないフリップフロップ回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、（１）本発明は、フリップフロップ回路において、セット信号とリセット信号を出力するフリップフロップ回路を備える前段部と、前記前段部のフリップフロップからのセット信号とリセット信号を同じ入力条件で入力して動作する多重のフリップフロップ回路を備えた後段部とからなり、前記後段部が、ソフトエラー自律修復機能を有していることを特徴とする。
【００１８】
このように、後段部を前段部のフリップフロップからのセット信号とリセット信号を同じ入力条件で入力して動作する多重のフリップフロップ回路で構成することによって、ソフトエラー自律修復機能を付加することが可能になる。
【００１９】
（２）、また、本発明は、上記（１）において、前記後段のフリップフロップ回路が３重であるとともに、自律修復機能を実現する第１の多数決回路及び第２の多数決回路を備え、前記後段の各フリップフロップ回路からの出力Ｑ１、Ｑ２、Ｑ３を前記第１の多数決回路に接続して出力状態を決定して、前記第１の多数決回路の出力を前記後段の各フリップフロップ回路のフィードバック信号Ｂ１、Ｂ２、Ｂ３に接続するとともに、前記後段の各フリップフロップ回路からの反転出力ｘＱ１、ｘＱ２、ｘＱ３を前記第２の多数決回路に接続して出力状態を決定して、前記第２の多数決回路の出力を前記後段の各フリップフロップ回路のフィードバック信号Ａ１、Ａ２、Ａ３に接続することを特徴とする。
【００２０】
多数決回路を２つ用意してラッチ回路の内部のフリップフロップ回路のフィードバック信号に対して多数決を行う構成とすることで、単純にラッチ回路を３重に用意するよりも少ない回路規模でソフトエラー耐性を向上させることができる。即ち、３重のフリップフロップ回路と２つの多数決回路を組み合わせることによって、ＳＥＵによって３重に用意されたフリップフロップ回路のどれか一つの出力が反転するエラーが発生してもエラー状態を保持しないようにすることでソフトエラー耐性を向上することができる。また、出力として２つの多数決回路の出力を使用することで、ＳＥＵが発生した瞬間の揺らぎにも影響を受けない出力信号が得られる。
【００２１】
（３）また、本発明は、上記（１）において、前記後段のフリップフロップ回路が２重であるとともに、自律修復機能を実現する第１の多数決回路及び第２の多数決回路を備え、前記後段の各フリップフロップ回路からの出力Ｑ１、Ｑ２及び反転出力ｘＱ２を前記第１の多数決回路に接続して出力状態を決定して、前記第１の多数決回路の出力を前記後段の各フリップフロップ回路のフィードバック信号Ｂ１、Ｂ２に接続するとともに、前記後段の各フリップフロップ回路からの反転出力ｘＱ１、ｘＱ２及び出力Ｑ２を前記第２の多数決回路に接続して出力状態を決定して、前記第２の多数決回路の出力を前記後段の各フリップフロップ回路のフィードバック信号Ａ１、Ａ２に接続することを特徴とする。
【００２２】
このように、多数決決定にフリップフロップ回路の反転出力を使用することで、内部のフリップフロップの冗長度を２重に抑えることができ、３重に用意するよりも少ない回路規模でソフトエラー耐性を向上させることができる。即ち、２重のフリップフロップ回路と２つの多数決回路を組み合わせることによって、ＳＥＵによって２重に用意されたフリップフロップ回路のどれか一つの出力が反転するエラーが発生してもエラー状態を保持しないようにすることで、より小さな回路規模でソフトエラー耐性を向上することができる。また、出力として２つの多数決回路の出力を使用することで、ＳＥＵが発生した瞬間の揺らぎにも影響を受けない出力信号が得られる。
【００２３】
（４）また、本発明は、上記（１）において、前記後段のフリップフロップ回路が４重であるとともに、出力部を前記４重のフリップフロップ回路の内の一つのみとし、前記後段のフリップフロップ回路からの出力Ｑ１をフィードバック信号Ｂ１１とＢ３２に接続し、反転出力ｘＱ１をフィードバック信号Ａ１１、Ａ４２に接続し、前記後段のフリップフロップ回路からの出力Ｑ２をフィードバック信号Ｂ２１とＢ４２に接続し、反転出力ｘＱ２をフィードバック信号Ａ２１、Ａ１２に接続し、前記後段のフリップフロップ回路からの出力Ｑ３をフィードバック信号Ｂ３１とＢ１２に接続し、反転出力ｘＱ３をフィードバック信号Ａ３１、Ａ２２に接続し、前記後段のフリップフロップ回路からの出力Ｑ４をフィードバック信号Ｂ４１とＢ２２に接続し、反転出力ｘＱ４をフィードバック信号Ａ４１、Ａ３２に接続することにより、ソフトエラー自律修復機能を実現することを特徴とする。
【００２４】
このように、ラッチ回路の内部のフリップフロップ回路を４重に用意してフリップフロップ回路のフィードバック信号に他のフリップフロップ回路の状態を条件追加することで、多数決を行うことなくより小さい回路規模で１つのノードのソフトエラーに対して耐性を向上させることができる。即ち、４重のフリップフロップ回路を用いることによって、ＳＥＵによって４重に用意されたフリップフロップ回路のどれか一つの出力が反転するエラーが発生してもエラー状態を保持しないようにすることで、多数決回路を用いることなくより小さな回路規模でソフトエラー耐性を向上することができる。
【００２５】
（５）また、本発明は、上記（１）乃至（４）のいずれかにおいて、前記前段部のフリップフロップ回路が、エッジトリガ型Ｄフリップフロップの前段部であることを特徴とする。このように、前段部の回路構成としては、エッジトリガ型Ｄフリップフロップの前段部が典型的なものである。
【００２６】
（６）また、本発明は、半導体集積回路装置において、上記（１）乃至（５）のいずれかのフリップフロップ回路を備えていることを特徴とする。このように、上述のフリップフロップ回路を搭載することによって、ソフトエラーを自律修復する機能を有する半導体集積回路装置を実現することができる。
【発明の効果】
【００２７】
開示のフリップフロップ回路及び半導体集積回路装置によれば、ソフトエラー耐性が高く、ソフトエラーを自律的に修正でき且つ回路規模の増加が少ないフリップフロップ回路及び半導体集積回路装置を実現することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態のソフトエラー自律修復機能付きフリップフロップ回路の回路構成図である。
【図２】本発明の実施例１のソフトエラー自律修復機能付きフリップフロップ回路の回路構成図である。
【図３】本発明の実施例２のソフトエラー自律修復機能付きフリップフロップ回路の回路構成図である。
【図４】本発明の実施例３のソフトエラー自律修復機能付きフリップフロップ回路の回路構成図である。
【図５】多数決回路で判定する一例を示した回路構成図である。
【図６】エッジトリガ型Ｄフリップフロップの説明図である。
【発明を実施するための形態】
【００２９】
ここで、図１を参照して、本発明の実施の形態のソフトエラー自律修復機能付きフリップフロップ回路を説明する。図１は本発明の実施の形態のソフトエラー自律修復機能付きフリップフロップ回路の回路構成図であり、セット信号Ｓとリセット信号Ｒを出力するフリップフロップ回路を備える前段部１と、前段部１のフリップフロップからのセット信号Ｓとリセット信号Ｒを同じ入力条件で入力して動作する多重のフリップフロップ回路を備えた後段部２とからなる。前段部１のフリップフロップ回路は、典型的にはエッジトリガ型Ｄフリップフロップからなる。
【００３０】
後段部２は、多重のフリップフロップと多数決回路を組み合わせることによって、或いは、ラッチ回路の内部のフリップフロップ回路を４重に用意してフリップフロップ回路のフィードバック信号に他のフリップフロップ回路の状態を条件追加することによってソフトエラー耐性を高めることができる。
【００３１】
ソフトエラー耐性が高まると、ＳＥＵによってエラーが発生してもフリップフロップ回路が保持しているデータは変化せず、ＳＥＵによる擾乱が収束したあとはすべての出力ノードが正常な値を保持した状態に戻るので、ソフトエラー自律修復機能を持つことになる。
【実施例１】
【００３２】
次に、図２を参照して、本発明の実施例１のソフトエラー自律修復機能付きフリップフロップ回路を説明する。図２は、本発明の実施例１のソフトエラー自律修復機能付きフリップフロップ回路の回路構成図である。図に示すように、エッジトリガ型Ｄフリップフロップの前段部からのＳ信号、Ｒ信号を同じ入力条件で入力して動作する２重のフリップフロップ回路を備え、各フリップフロップ回路からの出力Ｑ１、Ｑ２、Ｑ３を多数決回路１に接続して出力状態を決定して、多数決回路１の出力を各フリップフロップ回路のフィードバック信号Ｂ１、Ｂ２、Ｂ３に接続するとともに、各フリップフロップ回路からの反転出力ｘＱ１、ｘＱ２、ｘＱ３を多数決回路２に接続して出力状態を決定して、第２の多数決回路の出力を各フリップフロップ回路のフィードバック信号Ａ１、Ａ２、Ａ３に接続する。なお、多数決回路１及び多数決回路２は、３つの２入力ＡＮＤ回路と１つの３入力ＯＲ回路によって構成する。
【００３３】
前段部のエッジトリガ型Ｄフリップフロップ回路のクロック入力に立ち上がりエッジが現れると、その時点のデータ入力の値Ｄに従ってノードＳまたはノードＲのいずれかがＬレベルになる。
【００３４】
ノードＳがＬレベルになった場合、ノードＱ１、Ｑ２、Ｑ３はＨレベルとなり、多数決回路１の出力がＨレベルになる。このとき、ノードＲはＨレベルであるため、ノードｘＱ１、ｘＱ２、ｘＱ３はＬレベルになり、多数決回路２の出力がＬレベルになる。その結果、ノードＳがＨレベルに戻ってもノードＱ１、Ｑ２、Ｑ３はＨレベルを保持し、データがラッチされる。ノードｘＱ１、ｘＱ２、ｘＱ３はＬレベルを保持する。
【００３５】
ノードＲがＬレベルになった場合も同様に、ノードｘＱ１、ｘＱ２、ｘＱ３がＨレベルになり、多数決回路２の出力がＨレベルになる。このとき、ノードＳはＨレベルであるため、ノードＱ１、Ｑ２、Ｑ３はＬレベルになり、多数決回路１の出力がＬレベルになる。その結果、ノードＲがＨレベルに戻ってもノードｘＱ１、ｘＱ２、ｘＱ３はＨレベルを保持し、データがラッチされて保持される。ノードＱ１、Ｑ２、Ｑ３はＬレベルを保持する。
【００３６】
クロックの立ち上がりエッジがない時はノードＳ，ノードＲともＨレベルとなり、出力は保持されている。この時、ＳＥＵが発生してノードＱ１、Ｑ２、Ｑ３、ｘＱ１、ｘＱ２、ｘＱ３のいずれか一つが反転した場合でも、多数決回路１及び多数決回路２の出力は一つだけの反転では変化しないため、フリップフロップ回路が保持しているデータは変化せず保持される。
【００３７】
その結果、データが保持されている間にＳＥＵによる擾乱は収束するので、擾乱が収束したのちは、全ての出力ノードが正常な値を保持した状態に戻り、ソフトエラーが自律修復されることになる。
【００３８】
このように、本発明の実施例１においては、多数決回路を２つ用意してラッチ回路の内部のフリップフロップ回路のフィードバック信号に対して多数決を行う構成とすることで、単純にラッチ回路を３重に用意するよりも少ない回路規模でソフトエラー耐性を向上させることができる。
【実施例２】
【００３９】
次に、図３を参照して、本発明の実施例２のソフトエラー自律修復機能付きフリップフロップ回路を説明する。図３は、本発明の実施例２のソフトエラー自律修復機能付きフリップフロップ回路の回路構成図である。図に示すように、エッジトリガ型Ｄフリップフロップの前段部からのＳ信号、Ｒ信号を同じ入力条件で入力して動作する２重のフリップフロップ回路を備え、各フリップフロップ回路からの出力Ｑ１、Ｑ２及び反転出力ｘＱ２を多数決回路１に接続して出力状態を決定して、多数決回路１の出力を各フリップフロップ回路のフィードバック信号Ｂ１、Ｂ２に接続するとともに、各フリップフロップ回路からの反転出力ｘＱ１、ｘＱ２及び出力Ｑ２を多数決回路２に接続して出力状態を決定して、多数決回路２の出力を各フリップフロップ回路のフィードバック信号Ａ１、Ａ２に接続する。なお、多数決回路１及び多数決回路２は、３つの２入力ＡＮＤ回路と１つの３入力ＯＲ回路によって構成する。
【００４０】
この場合も、前段部のエッジトリガ型Ｄフリップフロップ回路のクロック入力に立ち上がりエッジが現れると、その時点のデータ入力の値Ｄに従ってノードＳまたはノードＲのいずれかがＬレベルになる。
【００４１】
ノードＳがＬレベルになった場合、ノードＱ１、Ｑ２はＨレベルとなる。ノードｘＱ２は前値を保持しているため、ＨレベルまたはＬの両方の可能性があるが、ノードＱ１とＱ２がＨレベルであるため多数決回路１の出力がＨレベルになる。この時、ノードＲはＨレベルであるため、ノードｘＱ１、ｘＱ２はＬレベルになり、多数決回路２の出力がＬレベルになる。その結果、ノードＳがＨレベルに戻ってもノードＱ１、Ｑ２はＨレベルを保持し、ノードｘＱ１、ｘＱ２はＬレベルを保持し、データがラッチされる。
【００４２】
ノードＲがＬレベルになった場合も同様に、ノードｘＱ１、ｘＱ２がＨレベルになる。ノードＱ２は前値を保持しているため、ＨレベルまたはＬの両方の可能性があるが、ノードｘＱ１とｘＱ２がＨレベルであるため多数決回路２の出力がＨレベルになる。この時、ノードＳはＨレベルであるため、ノードＱ１、Ｑ２はＬレベルになり、多数決回路１の出力がＬレベルになる。その結果、ノードＲがＨレベルに戻ってもノードｘＱ１、ｘＱ２はＨレベルを保持し、ノードＱ１、Ｑ２はＬレベルを保持し、データがラッチされる。
【００４３】
クロックの立ち上がりエッジがない時はノードＳ，ノードＲともＨレベルとなり、出力は保持されている。この時、ＳＥＵが発生してノードＱ１、Ｑ２、ｘＱ１、ｘＱ２のいずれか一つが反転した場合でも、多数決回路１および多数決回路２の出力は一つだけの反転では変化しないため、フリップフロップ回路が保持しているデータは変化せず保持される。
【００４４】
その結果、データが保持されている間にＳＥＵによる擾乱は収束するので、擾乱が収束したのちは、全ての出力ノードが正常な値を保持した状態に戻り、ソフトエラーが自律修復されることになる。
【００４５】
このように、本発明の実施例２においては、多数決決定にフリップフロップ回路の反転出力を使用することで、内部のフリップフロップの冗長度を２重に抑えることができ、実施例１のように３重に用意するよりも小さい回路規模でソフトエラー耐性を向上させることができる。
【実施例３】
【００４６】
次に、図４を参照して、本発明の実施例３のソフトエラー自律修復機能付きフリップフロップ回路を説明する。図４は、本発明の実施例３のソフトエラー自律修復機能付きフリップフロップ回路の回路構成図である。図に示すように、エッジトリガ型Ｄフリップフロップの前段部からのＳ信号、Ｒ信号を同じ入力条件で入力して動作する２重のフリップフロップ回路を備え、フリップフロップ回路からの出力Ｑ１をフィードバック信号Ｂ１１とＢ３２に接続し、反転出力ｘＱ１をフィードバック信号Ａ１１、Ａ４２に接続し、フリップフロップ回路からの出力Ｑ２をフィードバック信号Ｂ２１とＢ４２に接続し、反転出力ｘＱ２をフィードバック信号Ａ２１、Ａ１２に接続し、フリップフロップ回路からの出力Ｑ３をフィードバック信号Ｂ３１とＢ１２に接続し、反転出力ｘＱ３をフィードバック信号Ａ３１、Ａ２２に接続し、フリップフロップ回路からの出力Ｑ４をフィードバック信号Ｂ４１とＢ２２に接続し、反転出力ｘＱ４をフィードバック信号Ａ４１、Ａ３２に接続する。４つのフリップフロップ回路のうちの一つのみを出力用とするが、ここでは、ゲートＧ１１及びゲートＧ１２からなるフリップフロップを出力用とする。
【００４７】
この場合も、前段部のエッジトリガ型Ｄフリップフロップ回路のクロック入力に立ち上がりエッジが現れると、その時点のデータ入力の値Ｄに従ってノードＳまたはノードＲのいずれかがＬレベルになる。
【００４８】
ノードＳがＬレベルになった場合、ノードＱ１、Ｑ２、Ｑ３、Ｑ４はＨレベルとなる。この時、ノードＲはＨレベルであるため、ノードｘＱ１、ｘＱ２、ｘＱ３、ｘＱ４はＬレベルになる。その結果、ノードＳがＨレベルに戻ってもノードＱ１、Ｑ２、Ｑ３、Ｑ４はＨレベルを保持し、データがラッチされる。ノードｘＱ１、ｘＱ２、ｘＱ３、ｘＱ４はＬレベルを保持する。
【００４９】
ノードＲがＬレベルになった場合も同様に、ノードｘＱ１、ｘＱ２、ｘＱ３、ｘＱ４がＨレベルになる。この時、ノードＳはＨレベルであるため、ノードＱ１、Ｑ２、Ｑ３、Ｑ４はＬレベルになる。その結果、ノードＲがＨレベルに戻ってもノードｘＱ１、ｘＱ２、ｘＱ３、ｘＱ４はＨレベルを保持し、データがラッチされる。ノードＱ１、Ｑ２、Ｑ３、Ｑ４はＬレベルを保持する。
【００５０】
クロックの立ち上がりエッジがない時はノードＳ，ノードＲともＨレベルとなり、出力は保持されている。この時、ＳＥＵが発生してノードＱ１、Ｑ２、Ｑ３、Ｑ４、ｘＱ１、ｘＱ２、ｘＱ３、ｘＱ４のいずれか一つが反転した場合でも、残りの出力ノードは変化していないためフリップフロップ回路が保持しているデータは変化せず、ＳＥＵによる擾乱が収束したあとはすべての出力ノードが正常な値を保持した状態に戻る。
【００５１】
例えば、ノードＱ１が正常値Ｈレベルに対してＳＥＵによって反転値Ｌレベルとなった場合、ノードｘＱ１およびノードｘＱ３はＨレベルに反転してしまう。ノードｘＱ１はゲートＧ１１とゲートＧ４１に接続されている。しかし、ゲートＧ１１の入力Ａ１２にはノードｘＱ２から正常値Ｌレベルが入力され続けるため、ＳＥＵによる擾乱が収束するとノードＱ１の値は正常値Ｈレベルに確定し、エラー値を保持することなく正常値を保持し続けることができる。同様にゲートＧ４１も入力Ａ４１にノードｘＱ４からの正常値Ｌレベルが入力され続けるためノードＱ４は正常値を保持する。
【００５２】
ノードｘＱ３はゲートＧ３１の入力Ａ３１およびゲートＧ２１の入力Ａ２２に接続されているが、ゲートＧ３１の入力Ａ３２はノードｘＱ４から正常値であるＬレベルを入力され続けているのでノードＱ３の出力は正常値Ｈレベルを保持する。ゲートＧ２１は入力Ａ２１にノードｘＱ２から正常値であるＬレベルを入力され続けているのでノードＱ２の出力は正常値Ｈレベルを保持する。
【００５３】
このように、ラッチ回路の内部のフリップフロップ回路を４重に用意してフリップフロップ回路のフィードバック信号に他のフリップフロップ回路の状態を条件追加することで、多数決を行うことなくより少ない回路規模で１つのノードのソフトエラーに対して耐性を向上させることができる。
【００５４】
また、この実施例３においては、多数決回路を用いない２段構成であるので、上記の実施例１或いは実施例２に比べて高速動作が可能になる。但し、４重のフリップフロップ回路間の配線接続構造が複雑になる。
【符号の説明】
【００５５】
１  前段部
２  後段部
４０１〜４０３  Ｄフリップフロップ
４１  多数決回路
【図１】
2013143687.tif 000003
【図２】
2013143687.tif 000004
【図３】
2013143687.tif 000005
【図４】
2013143687.tif 000006
【図５】
2013143687.tif 000007
【図６】
2013143687.tif 000008