(57)【要約】【課題】  セラミック層１層当たりの電界強度の高い電子部品を提供する。【解決手段】  セラミック層１よりなる焼結体３と、該焼結体３内においてセラミック層１を介して重なり合うように配置されている導体層９と、該導体層９の一方端に接続され、焼結体３の対向する端面５に付与されている一対の端子電極７と、を具備する積層型電子部品であり、導体層９は矩形状の第１導体部９ａと第１導体部９ａよりも幅の狭い第２導体部９ｂとを有しており、第１導体部９ａと第２導体部９ｂとは、一対の端子電極７の方向に対し、垂直な方向に離間するように配置されているとともに、第１導体部９ａと離間した第２導体部９ｂの位置がセラミック層１の両主面間でずれている。【選択図】図２
2013157387.tif 000002
【特許請求の範囲】
【請求項１】
セラミック層よりなる焼結体と、該焼結体内において前記セラミック層を介して重なり合うように配置されている導体層と、該導体層の一方端に接続され、前記焼結体の対向する端面に付与されている一対の端子電極と、を具備する積層型電子部品であって、
前記導体層は矩形状の第１導体部と該第１導体部よりも幅の狭い第２導体部とを有しており、前記第１導体部と前記第２導体部とは、一対の前記端子電極の方向に対し、垂直な方向に離間するように配置されているとともに、前記第１導体部と離間した前記第２導体部の位置が前記セラミック層の両主面間でずれていることを特徴とする積層型電子部品。
【請求項２】
前記第１導体部と前記第２導体部との離間した間隔が、前記セラミック層の厚みよりも大きいことを特徴とする請求項１または２に記載の積層型電子部品。
【請求項３】
前記第２導体部が、前記端子電極と接続されていない非接続端が先細り状であることを特徴とする請求項１または２に記載の積層型電子部品。
【請求項４】
前記第２導体部が、その表面に突起部を有していることを特徴とする請求項１乃至３のうちいずれかに記載の積層型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、耐電圧性に優れた積層型電子部品に関する。
【背景技術】
【０００２】
近年、スマートフォンに代表されるように、コンピュータ機能を向上させたモバイル電子機器の普及が急速に進展しつつある。
【０００３】
このようなモバイル電子機器は、通信機能に加えて画像出力機能や情報記憶機能など多様な機能を備えるものになっていることから、各種機能に対応した半導体素子が数多く搭載されており、また、これらの半導体素子の動作特性を安定化させるための整流素子である電子部品の数も多くなってきており、更なる小型化が要求されてきている。
【０００４】
このような電子機器に用いられる主要な電子部品としては、例えば、コンデンサがあるが、コンデンサの場合、小型化と高容量化とを両立させるために、セラミック層および導体層のさらなる薄層化が試みられている（例えば、特許文献１を参照）。
【０００５】
ところが、電子部品を小型化しようとしてセラミック層を薄層化させ、セラミック層の積層数を増加させていくと、１層当たりの電界強度が大きくなり、内部の導体層間での耐電圧が低下するという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１８７５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は上記課題に鑑みてなされたものであり、耐電圧の高い積層型電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の積層型電子部品は、セラミック層よりなる焼結体と、該焼結体内において前記セラミック層を介して重なり合うように配置されている導体層と、該導体層の一方端に接続され、前記焼結体の対向する端面に付与されている一対の端子電極と、を具備する積層型電子部品であって、前記導体層は矩形状の第１導体部と該第１導体部よりも幅の狭い第２導体部とを有しており、前記第１導体部と前記第２導体部とは、一対の前記端子電極の方向に対し、垂直な方向に離間するように配置されているとともに、前記第１導体部と離間した前記第２導体部の位置が前記セラミック層の両主面間でずれていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、耐電圧の高い積層型電子部品を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の積層型電子部品の一例である積層型コンデンサを模式的に示した外観斜視図である。
【図２】図１のＡ−Ａ線における縦断面図である。
【図３】（ａ）は、図２のＢ−Ｂ線における平面図であり、（ｂ）は、同図のＣ−Ｃ線における平面図である。
【図４】（ａ）は、従来の積層型コンデンサにおける導体層間の電気力線を示す模式的断面図であり、（ｂ）は本実施形態の積層型コンデンサにおける導体層間の電気力線を示す模式的断面図である。
【図５】本発明の積層型電子部品の第２の実施形態を示すものであり、導体層を構成する第２導体部の先端が先細り状になっていることを示す平面模式図である。
【図６】本発明の積層型電子部品の第３の実施形態を示すものであり、導体層の表面に突起部を有することを示す平面模式図である。
【発明を実施するための形態】
【００１１】
以下、本発明の積層型電子部品について、積層型コンデンサを一例にして説明する。なお、本発明は、積層型コンデンサに限らず、セラミック層と導体層とが積層された構成であれば、圧電素子やインダクタ素子など、各種、積層型の電子部品に適用できることは言うまでもない。
【００１２】
図１は、本発明の積層型電子部品の一例である積層型コンデンサを模式的に示した外観斜視図である。図２は、図１のＡ−Ａ線における縦断面図である。図３（ａ）は、図２のＢ−Ｂ線における平面図であり、（ｂ）は、同図のＣ−Ｃ線における平面図である。図４（ａ）は、従来の積層型コンデンサにおける導体層間の電気力線を示す模式的断面図であり、（ｂ）は本実施形態の積層型コンデンサにおける導体層間の電気力線を示す模式的断面図である。この場合、図４には示していないが、それぞれ上下に配置された第１導体部９ａ間および第２導体部９ｂ間にはセラミック層１が配置されているものとなっている。
【００１３】
本実施形態の積層型コンデンサは、セラミック層１よりなる焼結体３の対向する端面５に一対の端子電極７を有している。
【００１４】
この焼結体３内にはセラミック層１を介して重なり合うように導体層９が配置されており、その導体層９の一方端１１（又は接続端１１）は端子電極７に接続されている。導体層９の一方端１１の反対側は端子電極７に接続されていない非接続端１３である。
【００１５】
導体層９は、セラミック層１の上下の両主面ともに、その主面の大部分を覆うように設けられた矩形状の第１導体部９ａと、この第１導体部９ａよりも幅の狭い第２導体部９ｂとを有するものとなっている。また、第１導体部９ａと第２導体部９ｂとは対向する一対の端子電極７の方向に対して垂直な方向（セラミック層の主面に平行かつ垂直な方向）に離間するように配置されている。さらに、第２導体部９ｂは、第１導体部９ａと離間した位置がセラミック層１の両主面間でずれるように配置されている。これにより耐電圧の高い積層型コンデンサを得ることができる。ここで、主面の大部分を覆うとは、セラミック層１の主面に対して導体層９の占める面積割合が７０％以上であることをいう。
【００１６】
従来の積層型コンデンサは、図４（ａ）に示すように、導体層９が第２導体部９ｂを有しないものとなっている。このような積層型コンデンサに電圧が印加されると、導体層９には電荷が導入された状態となるが、この場合、同じ符号の電荷同士は相互に強い反発力が作用することから、電荷が自由に移動できる導体層９の内部では、電荷は、通常、反発力を緩和するために、導体層９の角部９ｃや縁端部９ｄに分布するようになる。その結果、導体層９の角部９ｃや縁端部９ｄは電気力線の密度（面積密度）が大きくなり、そのため部分的に電界強度が高くなる。
【００１７】
これに対し、本実施形態の積層型コンデンサは、図２、図３および図４（ｂ）に示すように、導体層９が矩形状で面積の比較的大きい第１導体部９ａと、これよりも幅の狭い第２導体部９ｂとから構成されており、第２導体部９ｂは第１導体部９ａに隣設するように
配置されており、さらに、セラミック層１の上面および下面の両主面に形成されている第２導体部９ｂ同士は、セラミック層１を厚み方向に透視するように見たときに、第２導体部９ｂの位置が相互にずれるように配置されている。
【００１８】
この場合、第２導体部９ｂもまた、第１導体部９ａと同じ電位にあることから、第１導体部９ａとともに第２導体部９ｂからも電気力線が生じるようになるが（電気力線は＋側から−側へ向く矢印で示している。）、第１導体部９ａおよび第２導体部９ｂを図４（ｂ）に示すような配置にすると、極性が正（＋）の第１導体部９ａの端から極性が負（−）の第２導体部９ｂ側へ延びる電気力線１５ａが生じ、一方、極性が正（＋）の第２導体部９ｂの端から極性が負（−）の第１導体部９ａ側へ延びる電気力線１５ｂが生じるようになる。このため第２導体部９ｂ側から第１導体部９ａ側に向けて静電反力が発生するようになる。
【００１９】
本実施形態の積層型コンデンサの場合には、図４（ｂ）に示すように、第１導体部９ａと第２導体部９ｂとの間の間隔Ｄ２がＤ１よりも大きくなった分だけ、極性が正（＋）の第１導体部９ａの端から極性が負（−）の第２導体部９ｂ側へ延びる電気力線１５ａの密度をさらに低下させることができることから、第１導体部９ａの角部９ｃや縁端部９ｄにおける電界強度を低下させることができ、積層型コンデンサの耐電圧を高めることができる。
【００２０】
また、本実施形態の積層型コンデンサでは、図４（ｂ）を例にとると、極性が正（＋）の第１導体部９ａの端から極性が負（−）の第２導体部９ｂ側へ延びる電気力線１５ａの密度をさらに低下させることができるという点で、第１導体部９ａと第２導体部９ｂとの離間した間隔Ｄ１、Ｄ２が、セラミック層１の厚みｔよりも大きいことが望ましく、この場合、特に、第１導体部９ａと第２導体部９ｂとの間の間隔の狭い方の間隔（ここではＤ１）がセラミック層１の厚みｔよりも大きいことがより望ましい。
【００２１】
また、第１導体部９ａと第２導体部９ｂとの間の間隔が広い方の間隔Ｄ２は、第１導体部９ａと第２導体部９ｂとの間の間隔が狭い方の間隔Ｄ１に第２導体部の幅ｗを加算した間隔よりも大きいことが望ましい。つまり、セラミック層１の上面および下面に設けられた第２導体部９ｂがセラミック層１を厚み方向に透視するように見たときに重ならない状態である。
【００２２】
図５は、本発明の積層型電子部品の第２の実施形態を示すものであり、導体層を構成する第２導体部の先端が先細り状になっていることを示す平面模式図である。
【００２３】
本実施形態の積層型コンデンサでは、第２導体部９ｂが、端子電極７と接続されていない非接続端１３が先細り状であることが望ましい。第１導体部９ａに隣設する第２導体部９ｂの非接続端１３側を先細りにすると、第２導体部９ｂの非接続端１３の先端付近に電荷を集中させることができるために、導体層９の中で主要な方の第１導体部９ａの角部９ｃや縁端部９ｄへの電荷の集中を抑制することができ、これによりセラミック層１の耐電圧を高めることができる。
【００２４】
図６は、本発明の積層型電子部品の第３の実施形態を示すものであり、導体層の表面に突起部を有することを示す平面模式図である。
【００２５】
本実施形態の積層型コンデンサでは、第２導体部９ｂが、その表面に突起部１７を有していることが望ましい。第２導体部９ｂが、その表面に突起部１７を有するものであると、電荷が突起部１７に集中しやすくなることから、突起部１７のある第２導体部９ａの表面の全体にわたって電荷を分布させることが可能となる。これにより第２導体部９ｂの角
部９ｃや縁端部９ｄへの電荷の集中を抑制でき、この場合にもセラミック層１の耐電圧を向上させることができる。
【００２６】
この場合、突起部１７は第２導体部９ｂの側面に形成されていることがより望ましい。突起部１７が第２導体部９ｂの側面に形成されていると、第２導体部９ｂのセラミック層１の主面に向けて突き刺さる突起部１７を無くすことができることから、突起部１７の高さの分だけセラミック層１を挟持する第２導体部９ｂの間隔（この場合、厚み）を大きくすることができ、これによりセラミック層１の耐電圧を高めることができる。
【００２７】
また、第１導体部９ａについてもその側面である縁端部９ｄに突起部１７を有することが望ましい。本来であれば、導体層９の側面（縁端部１５ｄ）に突起部１７があると、その部分に電荷が集中することになるが、本実施形態の積層型コンデンサでは、導体層９が主要な第１導体部９ａとその側方に設けられた第２導体部９ｂとから構成されているために、第１導体部９ａの角部９ｃや縁端部９ｄの突起部１７に電荷が集中し易くなっても、第２導体部９ｂとの間で電荷の集中を緩和することができる。その結果、この場合もセラミック層１層当たりの電界強度を高めることが可能となる。
【００２８】
また、本実施形態の積層型コンデンサでは、第２導体部９ｂがセラミック層１の同一の主面上において第１導体部９ａの両脇に配置されていることが望ましい。第２導体部９ｂがセラミック層１の同一の主面上において第１導体部９ａの両脇に配置されていると、セラミック層１の主面の中央に位置する第１導体部９ａの縁端部９ｄにおける電荷の集中を第１導体部９ａの両側面で同時に緩和することができることから、セラミック層１の耐電圧をさらに高めることができる。
【００２９】
また、上述した本実施形態の積層型コンデンサによれば、第２導体部９ｂを有しない従来の積層型コンデンサに比べて、セラミック層１の耐電圧を高めることができることから、例えば、高温負荷試験などにおける故障率も低減することができる。
【００３０】
本実施形態の積層型コンデンサを構成するセラミック層１は、結晶粒子と粒界相とから構成されており、その平均厚みは１０μｍ以下、特に、３μｍ以下が望ましく、これにより積層型コンデンサを小型、高容量化することが可能となる。なお、耐電圧および静電容量のばらつきの低減、容量温度特性の安定化並びに高温負荷寿命の向上という点で、セラミック層１の平均厚みは０．５μｍ以上であることが望ましい。セラミック層１を構成する材料としては、チタン酸バリウムを主成分とするものやこれにカルシウム（Ｃａ）などのアルカリ土類元素を固溶させた材料が好適なものとされる。なお、積層型電子部品が圧電素子の場合にはチタンジルコン酸鉛が好適であり、インダクタ素子にはフェライトが好適なものとなる。
【００３１】
導体層９の材料は、金（Ａｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などの貴金属材料またはこれらの合金、あるいはニッケル（Ｎｉ）、銅（Ｃｕ）などの卑金属材料またはこれらの合金を主成分とするものが望ましいが、積層型コンデンサを高積層化して導体層９数を増やしても製造コストを抑制できるという点で、ニッケル（Ｎｉ）や銅（Ｃｕ）などの卑金属が望ましく、特に、本実施形態の積層型コンデンサを構成するセラミック層１にチタン酸バリウムを主成分とする誘電体材料を適用した場合に、セラミック層１との同時焼成が図れるという点でニッケル（Ｎｉ）がより望ましい。
【００３２】
次に、本実施形態の積層型コンデンサを製造する方法について説明するが、以下に記載する製造方法は一例であり、この方法のみに限定されるものではない。まず、チタン酸バリウム粉末にＶ２Ｏ５粉末、ＭｇＯ粉末、ＭｎＣＯ３粉末および希土類元素の酸化物粉末および焼結助剤を所定の割合で添加して誘電体粉末を調製する。
【００３３】
次に、上記の誘電体粉末に専用の有機ビヒクルを加えてセラミックスラリを調製し、次いで、ドクターブレード法やダイコータ法などのシート成形法を用いてセラミックグリーンシートを形成する。この場合、セラミックグリーンシートの厚みはセラミック層１の高容量化のための薄層化、高絶縁性を維持するという点で１〜１５μｍが好ましい。
【００３４】
次に、得られたセラミックグリーンシートの主面上に、例えば、図３、図５および図６に示すような形状の導体パターンを印刷して形成する。導体パターンとなる導体ペーストは、上述の貴金属、あるいはＮｉ、Ｃｕもしくはこれらの合金粉末が好適である。
【００３５】
次に、導体パターンの形成されたセラミックグリーンシートを所望枚数重ねて、その上下に内部電極パターンを形成していないセラミックグリーンシートを複数枚、上下層が同じ枚数になるように重ねてシート積層体を形成する。この場合、シート積層体中における導体パターンは長手方向に半パターンずつずらしてある。
【００３６】
次に、シート積層体を格子状に切断して、導体パターンの端部が露出するようにコンデンサ本体成形体を形成する。このような積層工法により、切断後のコンデンサ本体成形体の端面に導体パターンが交互に露出されるように形成できる。
【００３７】
次に、コンデンサ本体成形体を脱脂した後焼成してコンデンサ本体を形成する。ここで、コンデンサ本体のうち磁器の部分が本発明におけるセラミック層１および焼結体３となる。焼成温度は、本実施形態における誘電体粉末の焼結性（添加成分の固溶と結晶粒子の粒成長）を制御するという理由から１２００〜１３００℃が好ましい。なお、導体パターンの材料に卑金属を用いた場合、焼成後に、再度、弱還元雰囲気にて熱処理を行ってもよい。
【００３８】
次に、このコンデンサ本体の対向する端部に、端子電極ペーストを塗布して焼付けを行い、端子電極７を形成する。また、この端子電極７の表面には実装性を高めるためにメッキ膜を形成しても構わない。
【００３９】
以下、実施例を挙げて本発明の積層型電子部品を詳細に説明するが、本発明は以下の実施例に限定されるものではない。
【実施例】
【００４０】
まず、誘電体粉末として、チタン酸バリウム粉末に、Ｖ２Ｏ５粉末、ＭｇＯ粉末、ＭｎＣＯ３粉末およびＹ２Ｏ３粉末を添加し、ボールミルにより混合して誘電体粉末を調製した。このとき、Ｖ２Ｏ５粉末、ＭｇＯ粉末、ＭｎＣＯ３粉末およびＹ２Ｏ３粉末の添加量は、チタン酸バリウム粉末を１００モルとしたときに、それぞれ、０．１モル、１モル、０．２モルおよび５モルとした。焼結助剤はＳｉＯ２＝５５、ＢａＯ＝２０、ＣａＯ＝１５、Ｌｉ２Ｏ＝１０（モル％）組成のガラス粉末を用いた。ガラス粉末の添加量はチタン酸バリウム粉末１００質量部に対して１質量部とした。
【００４１】
次に、これらの誘電体粉末に有機ビヒクルを添加してスラリを調製し、ドクターブレード法により厚み１〜２０μｍのセラミックグリーンシートを作製した。
【００４２】
次に、このセラミックグリーンシートの上面にＮｉを主成分とする導体パターンを複数形成した。導体パターンの形状としては、表１に示したように、図３、図５および図６に示した形状を採用し、また、第２導体部を有しない導体パターンを比較例（表１では図４（ａ）とする。）の試料として作製した。このとき第２導体部を有しない導体層は図３に示す導体層のパターンから第２導体部を省いた構成とし、第１導体部の面積は図３と同じ
になるようにした。図５および図６の導体層を有する積層型コンデンサについて、第２導体部はセラミック層を透視するようにみたときに、端子電極の方向に対して垂直な方向に位置をずらした形状とした。なお、作製したいずれの試料もセラミック層を挟持する第１導体部同士はセラミック層を透視するように見たときに、端子電極の方向に対して垂直な方向への位置ずれは無い構造とした。
【００４３】
導体パターン用の導体ペーストとしては、平均粒径０．３μｍのＮｉ粉末にセラミックグリーンシートに用いたチタン酸バリウム粉末を共材として添加したものを用いた。共材の摘果量はＮｉ粉末１００質量部に対して３０質量部とした。
【００４４】
次に、導体パターンを印刷したセラミックグリーンシートを２３５枚積層し、その上下面に導体パターンを印刷していないセラミックグリーンシートをそれぞれ２０枚積層し、プレス機を用いて一括積層し、所定の寸法に切断してコンデンサ本体成形体を形成した。
【００４５】
得られたコンデンサ本体成形体を、水素−窒素中、１２５０℃で２時間焼成し、窒素雰囲気中１０００℃で４時間の加熱処理（再酸化処理）を施して、表１に示す平均厚みのセラミック層を有するコンデンサ本体を作製した。このコンデンサ本体のサイズは積層セラミックコンデンサの型式で３２１６型に適合するサイズとした。セラミック層の平均厚みは表１に示す値であった。
【００４６】
また、得られた積層型コンデンサの試料はいずれも導体層を構成する第２導体部の幅ｗが２０μｍ、第１導体部と第２導体部との間隔Ｄ１が２０μｍ、Ｄ２が４０μｍであった。この場合、図５および図６のパターンにおけるＤ１、Ｄ２は、第２導体部の幅ｗが最も広い箇所における間隔である。
【００４７】
次に、焼成したコンデンサ本体をバレル研磨した後、コンデンサ本体の両端部にＣｕ粉末とガラスを含んだ外部電極ペーストを塗布し、８５０℃で焼き付けを行い外部電極を形成した。その後、電解バレル機を用いて、この外部電極の表面に、順にＮｉメッキ及びＳｎメッキを行い、積層型コンデンサを作製した。
【００４８】
得られた積層型コンデンサについて、耐電圧および高温負荷試験での故障率を評価した。耐電圧は、積層型コンデンサの端子電極に直流電圧を印加し、昇圧させて絶縁破壊する電圧から求めた。このときの昇圧速度は１０Ｖ／秒とした。試料数は各１０個とした。
【００４９】
高温負荷試験による故障率は、温度１２５℃において、印加電圧１５０Ｖの条件で高温負荷試験を行い、１０００時間までのワイブルプロットから求めた。試料数は各２０個とした。
【００５０】
【表１】
2013157387.tif 000003
【００５１】
表１の結果から明らかなように、図３、図５および図６の導体パターンの導体層を有する試料は、いずれのセラミック層の厚みの場合も比較例（図４（ａ））の試料よりも絶縁破壊電圧が高かった。これらの試料はまた高温負荷試験での故障率も低かった。なお、第２導体部の位置がセラミック層の上下面間において同じ位置にある場合には、比較例である第２導体部を有しない試料よりも耐電圧が低かった。
【符号の説明】
【００５２】
１・・・・・・・・・・・セラミック層
３・・・・・・・・・・・焼結体
５・・・・・・・・・・・端面
７・・・・・・・・・・・端子電極
９・・・・・・・・・・・導体層
９ａ・・・・・・・・・・第１導体部
９ｂ・・・・・・・・・・第２導体部
９ｃ・・・・・・・・・・角部
９ｄ・・・・・・・・・・縁端部
１１・・・・・・・・・・接続端
１３・・・・・・・・・・非接続端
１５ａ、１５ｂ・・・・・電気力線
１７・・・・・・・・・・突起部
Ｄ１、Ｄ２・・・・・・・第１導体部と第２導体部との間の間隔
ｔ・・・・・・・・・・・セラミック層の厚み（平均厚み）
【図１】
2013157387.tif 000004
【図２】
2013157387.tif 000005
【図４】
2013157387.tif 000006
【図６】
2013157387.tif 000007
【図３】
2013157387.tif 000008
【図５】
2013157387.tif 000009