(57)【要約】    【課題】  導体ランドを小径に形成できるプリント配線板の製造方法及びプリント配線板を提供する。    【解決手段】  コア基板の第１面Ｆ側の第１導体ランド３６ａを、位置精度が高いレーザでめっきレジスト膜３５に第１開口部３５ａを形成し、該開口内にめっきにより形成する。このため、第１導体ランドを小径にして、精度誤差の最大値分第１導体ランド３６ａがスルーホール用貫通孔３１に対してずれても、該第１導体ランドがスルーホール用開口３１を覆うように形成することができる。【選択図】  図９
2013211400.tif 000002
【特許請求の範囲】
【請求項１】
第１面と該第１面とは反対側の第２面とを備えるコア基板と、
該コア基板の第１面上に設けられている第１導体パターンと、
該コア基板の第２面上に設けられている第２導体パターンと、
前記コア基板の内部に設けられて前記第１導体パターンと前記第２導体パターンとを接続するスルーホール導体と、
を備えるプリント配線板の製造方法であって：
前記コア基板に前記スルーホール導体用の貫通孔を形成することと、
前記コア基板の第１面、第２面及び前記貫通孔の内壁にめっき膜を形成することと、
前記貫通孔を覆うように、前記コア基板の第１面上及び第２面上にドライフィルムを形成することと、
該ドライフィルムに前記貫通孔を露出させる第１開口部及び前記めっき膜の一部を露出させる第２開口部を設けることで、めっきレジストを形成することと、
前記第１開口部を通じて前記貫通孔の内部にめっきを充填することと、
前記めっきレジストを除去することと、
前記めっきレジスト下の前記めっき膜を除去することと、
を含むプリント配線板の製造方法。
【請求項２】
請求項１のプリント配線板の製造方法であって：
前記第１開口部はレーザーで形成される。
【請求項３】
請求項１のプリント配線板の製造方法であって：
前記第１開口部の径は、前記貫通孔の径と略同一である。
【請求項４】
請求項１のプリント配線板の製造方法であって：
前記コア基板の第１面側のドライフィルムに設けられる第１開口部と、前記第２面側のドライフィルムに設けられる第１開口部とは、連続して設けられる。
【請求項５】
請求項４のプリント配線板の製造方法であって：
前記コア基板の第２面側からレーザーを照射することで前記第１開口部を形成する。
【請求項６】
請求項５のプリント配線板の製造方法であって：
前記第１面側の第１開口部の径は、前記第２面側の開口部の径よりも小さい。
【請求項７】
請求項６のプリント配線板の製造方法であって：
前記コア基板の第１面は、半導体素子が実装される側の面である。
【請求項８】
請求項６のプリント配線板の製造方法であって：
前記第１導体パターンのＬ／Ｓ（ラインスペース）が３０μｍ／３０μｍ以下である。
【請求項９】
請求項１のプリント配線板の製造方法であって：
前記貫通孔はレーザーにより形成される。
【請求項１０】
第１面と該第１面とは反対側の第２面とを備えるコア基板と、
該コア基板の第１面側に設けられている第１導体ランドと、
該コア基板の第２面側に設けられている第２導体ランドと、
前記コア基板の内部に設けられて前記第１導体ランドと前記第２導体ランドとを接続するスルーホール導体と、を備えるプリント配線板であって：
前記第１導体ランドの径は前記第２ランドの径よりも小さい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣチップなどの電子部品が実装されるプリント配線板の製造方法及びプリント配線板に関するものである。
【背景技術】
【０００２】
多層ビルドアップ配線板の製造方法の一例が特許文献１に開示されている。ここでは、スルーホール用貫通孔を形成した後、基板の表面及び貫通孔の内壁にシード膜を設け、コア基板上に感光性のめっきレジストを被覆する。その後、露光現像を行うことで、めっきレジストに導体ランド用の開口、導体パターン用の開口を形成し、電解めっきにより、スルーホール用開口側壁にスルーホール導体を、開口内に導体ランド及び導体パターンを形成する。そして、めっきレジストを剥離し、めっきレジスト膜下のシード膜を除去する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２４４６０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、電子機器は急速に高性能化し，情報，通信等の広範囲な分野に使用されている。また，携帯型パソコンや携帯端末，携帯電話等の登場，普及により，電子部品のプリント配線板への実装の高密度化とともに，小型化・軽量化が要求されている。これに伴い，電子機器に搭載されるプリント配線板も小型化・軽量化が要求されるため，プリント配線板自体の厚みも薄くなる。
すなわち、ビルドアップ層の層数も低減され、より少ない層数で導体パターンを引き回す必要がある。その結果、コア基板の表面でも導体パターンの高密度化が必須となる。
上記の従来文献１に記載のプリント配線板によれば、スルーホール用貫通孔を形成する際の合わせ精度や、めっきレジストを形成する際の露光合わせ精度に起因して、スルーホール導体のランドの小径化が困難であった。
【０００５】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、導体ランドを小径に形成できるプリント配線板の製造方法及びプリント配線板を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、第１面と該第１面とは反対側の第２面とを備えるコア基板と、
該コア基板の第１面上に設けられている第１導体パターンと、
該コア基板の第２面上に設けられている第２導体パターンと、
前記コア基板の内部に設けられて前記第１導体パターンと前記第２導体パターンとを接続するスルーホール導体と、
を備えるプリント配線板の製造方法であって：
前記コア基板に前記スルーホール導体用の貫通孔を形成することと、
前記コア基板の第１面、第２面及び前記貫通孔の内壁にめっき膜を形成することと、
前記貫通孔を覆うように、前記コア基板の第１面上及び第２面上にドライフィルムを形成することと、
該ドライフィルムに前記貫通孔を露出させる第１開口部及び前記めっき膜の一部を露出させる第２開口部を設けることで、めっきレジストを形成することと、
前記第１開口部を通じて前記貫通孔の内部にめっきを充填することと、
前記めっきレジストを除去することと、
前記めっきレジスト下の前記めっき膜を除去することと、含むことを技術的特徴とする。
【発明の効果】
【０００７】
本願発明では、スルーホール導体により接続される導体パターン（導体ランド）の径を極力小さくすることが可能で、コア基板上での高密度なパターンの引き回しが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施例のプリント配線板の製造工程図である。
【図２】第１実施例のプリント配線板の製造工程図である。
【図３】第１実施例のプリント配線板の製造工程図である。
【図４】第１実施例のプリント配線板の製造工程図である。
【図５】第１実施例のプリント配線板の製造工程図である。
【図６】第１実施例に係るプリント配線板の断面図である。
【図７】ＩＣチップを実装した状態の第１実施例に係るプリント配線板の断面図である。
【図８】第２実施例に係るプリント配線板の断面図である。
【図９】図９（Ａ）は図１（Ｅ）のサークルＣ１の拡大図であり、図９（Ｂ）は図２（Ｃ）のサークルＣ２の拡大図であり、図９（Ｃ）は第３実施例に係る導体ランドの図である。
【発明を実施するための形態】
【０００９】
[第１実施例]
本発明の第１実施例に係るプリント配線板１０の構成が図６、図７に示される。図６は、該プリント配線板１０の断面図が、図７は、図６に示すプリント配線板１０にＩＣチップ９０を取り付けた状態が示される。図６に示されるように、プリント配線板１０では、コア基板３０の第１面Ｆ（上面：ＩＣチップ搭載側）側に第１導体パターン３４Ａが、第２面Ｓ（下面：外部接続基板実装側）側に第２導体パターン３４Ｂが形成されている。コア基板３０の第１面の第１導体パターン３４Ａと第２面の第２導体パターン３４Ｂとはスルーホール導体３６を介して接続されている。スルーホール導体３６の端部のうち、第１面Ｆ側には第１導体ランド３６ａが、第２面Ｓ側には第２導体ランド３６ｂが形成されている。コア基板３０の第１面Ｆに、バイアホール６０Ａ及び導体回路５８Ａの形成された第１層間絶縁層５０Ａが配設され、第２面Ｓに、バイアホール６０Ｂ及び導体回路５８Ｂの形成された第２層間絶縁層５０Ｂが配設されている。該バイアホール６０Ａ及び導体回路５８Ａの上層にはソルダーレジスト層７０Ａが、該バイアホール６０Ｂ及び導体回路５８Ｂの上層にはソルダーレジスト層７０Ｂが形成されている。第１面Ｆ側のソルダーレジスト層７０Ａの開口７１Ａには、半田バンプ７６Ｕが形成され、第２面Ｓ側のソルダーレジスト７０Ｂの開口７１Ｂには、半田バンプ７６Ｄが形成されている。図７に示すように、上面側の半田バンプ７６Ｄに、ＩＣチップ９０のパッド９２が接続される。第１導体パターン３４ＡのＬ／Ｓ（ラインスペース）が３０μｍ／３０μｍ以下に形成されている。
【００１０】
図９（Ｂ）には、図１中のスルーホール導体３６及び第１導体ランド３６ａ、第２導体ランド３６ｂが拡大され示される。
コア基板３０のスルーホール用の貫通孔３１の径ｄ３と第１面Ｆ側の第１導体ランド３６ａの外径ｄ１とは、ほぼ同じ径に設定されている。第２面Ｓ側の第２導体ランド３６ｂの外径ｄ２は上述した第１導体ランド３６ａの外径ｄ１よりも大きく形成されている。
【００１１】
第１実施例のプリント配線板では、ＩＣチップからの配線のファンアウトするために高集積化の求められる第１面Ｆ側の第１導体ランド３６ａを、信頼性を備え得る最小径に形成することで、第１導体パターンのファインピッチ化、高集積化を図ってある。
【００１２】
図６中のプリント配線板１０の製造方法が図１〜図６に示される。
（１）ガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂をガラスクロス等の芯材に含浸させた厚さ０．２ｍｍの絶縁性基板３０を出発材料とする（図１（Ａ））。上面（第１面Ｆ）側及び下面（第２面Ｓ）側から例えばレーザーによりスルーホール用貫通孔３１が形成される（図１（Ｂ））。
【００１３】
（２）基板３０上面に、パラジウム触媒（アトテック製）が付与され、無電解銅めっきが施されることにより、基板上面及びスルーホール用貫通孔３１側壁に厚さ０．６μｍの無電解銅めっき膜（シールド層）３２が形成される（図１（Ｃ））。
【００１４】
（３）そして、貫通孔３１の開口を塞ぐようにして基板３０の両面に、市販のドライフィルムが張り付けられ、めっきレジスト３５が形成される（図１（Ｄ））。
【００１５】
（４）第２面Ｓ側から貫通孔３１を挿通するようにレーザが照射され、めっきレジスト３５に第２面Ｓ側に第２導体ランド用の第２開口部３５ｂが形成され、第１面Ｆ側に第１導体ランド用の第１開口部３５ａが形成される（図１（Ｅ））。
【００１６】
図１（Ｅ）中のサイクルＣ１内が拡大され図９（Ａ）に示される。
ここで、例えば、基板３０の貫通孔３１の径ｄ３が２５０μｍの場合を例にして説明する。第１面Ｆ側の第１導体ランド用の第１開口部３５ａの内径ｄ１は、貫通孔とほぼ同径の２５０μｍに形成されている。第２面Ｓ側の第２導体ランド用の第２開口部３５ｂの内径ｄ２は３８０μｍに形成されている。第１実施例では、上述したように、第２面Ｓ側から貫通孔３１を挿通するようにレーザが照射されることで、レーザ光の出射側の第１面Ｆの第１導体ランド用の第１開口部３５ａの内径ｄ１が、レーザ光の入射側の第２面Ｓの第２導体ランド用の第２開口部３５ｂの内径ｄ２よりも小径に形成される。
【００１７】
（５）さらに、レーザが照射され、めっきレジスト３５に基板３０の第１面Ｆ側に導体回路形成用の溝３５ｃが形成され、第２面Ｓ側に導体回路形成用の溝３５ｄが形成される（図２（Ａ））。
【００１８】
（６）下記条件で電解めっきが施され、スルーホール用貫通孔３１内、及び、基板３０のめっきレジスト３５非形成部（第１開口部３５ａ、第２開口部３５ｂ、溝３５ｃ、３５ｄ）に電解銅めっき膜３３が形成される（図２（Ｂ））。
〔電解めっき水溶液〕
硫酸                １８０  ｇ／ｌ
硫酸銅                ８０  ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
１  ｍｌ／ｌ
〔電解めっき条件〕
電流密度              １Ａ／ｄｍ２
時間                      ７０分
温度                      室温
【００１９】
（７）そして、めっきレジスト３５が５％ＫＯＨで剥離された後、めっきレジストを形成していた部分の無電解めっき膜３２が、塩化第２銅を主成分とするエッチング液にて溶解除去され、第１導体ランド３６ａ、第２導体ランド３６ｂを含む第１導体パターン３４Ａ、第２導体パターン３４Ｂが形成される（図２（Ｃ））。スルーホール導体３６内、第１導体ランド３６ａ、第２導体ランド３６ｂ、第１導体パターン３４Ａ、第２導体パターン３４Ｂの上面がエッチング液で粗化され粗化層（図示せず）が形成される。図９（Ｂ）を参照して上述したようにコア基板３０のスルーホール用の貫通孔３１の径ｄ３は２５０μｍに形成されている。第１面Ｆ側の第１導体ランド３６ａの外径ｄ１は、第１開口部３５ａの内径と同じく２５０μｍに形成されている。第２面Ｓ側の第２導体ランド３６ｂの外径ｄ２は、第２開口部３５ｂの内径と同じく３８０μｍに形成されている。
【００２０】
第１実施例では、露光と比較して位置（アライメント）精度の高いレーザでめっきレジスト膜に開口が形成され後、コア基板の第１面Ｆ側の第１導体ランドが開口内にめっきにより形成される。このため、ランドを小径（貫通孔３１の内径２５０μｍ＋ドリル合わせ精度（±５０μｍ＝１００μｍ）＋レーザの位置合わせ精度（±５μｍ＝１０μｍ）＝３６０μｍ）にして、精度誤差の最大値１１０（１００＋１０）μｍ分ランド３６ａがスルーホール用貫通孔３１に対してずれても、該第１導体ランドの端部がスルーホール用貫通孔３１から大きくずれず、該導体ランドがスルーホール用貫通口３１を覆うように形成することができる。即ち、貫通孔３１を挿通するようにレーザを照射するので、貫通孔の第１面側開口周囲に第１開口部が形成されるので、貫通孔３１から隣接して第１開口部が形成される。このため、第１導体ランドの信頼性を確保しながら、第１導体ランドを小径にでき、プリント配線板のファインピッチ化、高集積化を図ることができる。
【００２１】
（８）基板３０の上面（第１面）及び下面（第２面）に、芯材を備えず基板より少し小さめの層間絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）が載置され、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着され裁断された後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けられることにより、スルーホール導体３６内の中空部に樹脂５０が充填され、第１層間絶縁層５０Ａ、第２層間絶縁層５０Ｂが形成される（図２（Ｄ））。すなわち、層間絶縁層用樹脂フィルムが基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間６０秒の条件で本圧着され、その後、１７０℃で４０分間熱硬化される。
【００２２】
（９）次に、ＣＯ2 ガスレーザにて、層間絶縁層５０Ａ、５０Ｂにバイアホール用開口５１Ａ、５１Ｂが形成される（図３（Ａ））。
【００２３】
（１０）バイアホール用開口５１Ａ、５１Ｂを形成した基板が、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬され、層間絶縁層５０Ａ、５０Ｂの上面に存在する粒子が除去されることにより、バイアホール用開口５１の内壁を含む層間絶縁層５０Ａ、５０Ｂの上面が粗化され粗化面が形成される（図示せず）。
【００２４】
（１１）次に、上記処理を終えた基板が、中和溶液（シプレイ社製）に浸漬されてから水洗いされる。さらに、粗面化処理した該基板の上面に、パラジウム触媒が付与されることにより、層間絶縁層の上面およびバイアホール用開口の内壁面に触媒核が付着される。
【００２５】
（１２）次に、上村工業社製の無電解銅めっき水溶液（スルカップＰＥＡ）中に、触媒を付与した基板が浸漬され、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜が形成され、バイアホール用開口５１Ａ、５１Ｂの内壁を含む第１層間絶縁層５０Ａ、第２層間絶縁層５０Ｂの上面に無電解銅めっき膜５２の形成された基板が得られる（図３（Ｂ））。
【００２６】
（１３）無電解銅めっき膜５２の形成された基板に市販の感光性ドライフィルムが張り付けられ、マスクが載置され、１１０ｍＪ／ｃｍ2 で露光され、０．８％炭酸ナトリウム水溶液で現像処理されることにより、厚さ２５μｍのめっきレジスト５４が設けられる（図３（Ｃ））。
【００２７】
（１４）基板が５０℃の水で洗浄されて脱脂され、２５℃の水で水洗された後、さらに硫酸で洗浄されてから、上記（６）と同条件で電解めっきが施され、めっきレジスト５４非形成部に、厚さ１５μｍの電解銅めっき膜５６が形成される（図４（Ａ））。
【００２８】
（１５）さらに、めっきレジスト５４が５％ＫＯＨで剥離除去された後、そのめっきレジスト下の無電解めっき膜が硫酸と過酸化水素との混合液でエッチング溶解除去され、導体回路５８Ａ、５８Ｂ及びバイアホール６０Ａ、６０Ｂが形成される（図４（Ｂ））。ついで、上記（７）と同様の処理が行われ、導体回路５８Ａ、５８Ｂ及びバイアホール６０Ａ、６０Ｂの上面が粗化され粗化面が形成される（図示せず）。
【００２９】
（１６）次に、多層配線基板の両面に、市販のソルダーレジスト組成物が２０μｍの厚さで塗布され、乾燥処理が行われた後、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクがソルダーレジスト層に密着されて紫外線で露光され、ＤＭＴＧ溶液で現像処理され、上面側に小径の開口７１Ａ、下面側に大径の開口７１Ｂが形成される（図５（Ａ））。さらに、加熱処理によりソルダーレジスト層が硬化され、開口を有し、その厚さが１５〜２５μｍのソルダーレジスト層７０Ａ、７０Ｂが形成される。
【００３０】
（１７）次に、ソルダーレジスト層７０Ａ、７０Ｂを形成した基板が無電解ニッケルめっき液に浸漬されて、開口部７１Ａ、７１Ｂに厚さ５μｍのニッケルめっき層７２が形成される。さらに、その基板が無電解金めっき液に浸漬されて、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４が形成される（図５（Ｂ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
【００３１】
（１８）開口７１Ａ、７１Ｂ内にフラックス（図示せず）が塗布された後、上面側ソルダーレジスト層７０Ａの開口７１Ａに小径半田ボール７７Ｕが搭載され、下面側ソルダーレジスト層７０Ｂの開口７１Ｂに大径半田ボール７７Ｄが搭載され（図５（Ｃ））、リフローにより上面に半田バンプ７６Ｕが、下面側に半田バンプ７６Ｄが形成される（図６）。
【００３２】
（１９）プリント配線板１０にＩＣチップ９０が載置され、リフローを行うことで、半田バンプ７６Ｕを介してプリント配線板の接続パッドとＩＣチップ９０の電極８２が接続される（図７）。
【００３３】
[第２実施例]
本発明の第２実施例に係るプリント配線板１０の断面図が図８に示される。
コア基板３０の第１面Ｆに、バイアホール６０Ａ及び導体回路５８Ａの形成された第１層間絶縁層５０Ａが配設され、第２面Ｓに、バイアホール６０Ｂ及び導体回路５８Ｂの形成された第２層間絶縁層５０Ｂが配設されている。第１層間絶縁層５０Ａの上層には、バイアホール１６０Ａ及び導体回路１５８Ａの形成された第３層間絶縁層１５０Ａが配設されている。第２層間絶縁層５０Ｂの上層には、バイアホール１６０Ｂ及び導体回路１５８Ｂの形成された第４層間絶縁層１５０Ｂが配設されている。該バイアホール１６０Ａ及び導体回路１５８Ａの上層にはソルダーレジスト層７０Ａが、該バイアホール１６０Ｂ及び導体回路１５８Ｂの上層にはソルダーレジスト層７０Ｂが形成されている。第１面Ｆ側のソルダーレジスト層７０Ａの開口７１Ａには、半田バンプ７６Ｕが形成され、第２面Ｓ側のソルダーレジスト７０Ｂの開口７１Ｂには、半田バンプ７６Ｄが形成されている。
【００３４】
第２実施例では、第１実施例と同一の製造方法により、図９（Ｂ）を参照して上述した第１実施例と同様に、コア基板３０のスルーホール用の貫通孔３１の径ｄ３は２５０μｍに形成されている。第１面Ｆ側の第１導体ランド３６ａの外径ｄ１は２５０μｍに形成されている。第２面Ｓ側の第２導体ランド３６ｂの外径ｄ２は３８０μｍに形成されている。
【００３５】
[第３実施例]
図９（Ｃ）は第３実施例に係る導体ランドを示している。
内径ｄ３：２５０μｍの貫通孔３１内壁に無電解銅めっき膜３２の厚さ１μｍで形成され、電解めっき膜３３が充填されている。
【００３６】
第３実施例では、第１面Ｆ側の第１導体ランド３６ａの外径ｄ１’は２４０μｍに形成されている。第２面Ｓ側の第２導体ランド３６ｂの外径ｄ２は３８０μｍに形成されている。第３実施例では、コア基板の第１面Ｆ側の第１導体ランドを、（貫通孔３１の内径２５０μｍ＋ドリル合わせ精度（±５０μｍ＝１００μｍ）＋レーザの位置合わせ精度（±５μｍ＝１０μｍ）＝３６０μｍ）よりも小さな２４０μｍに形成する。第１導体ランド３６ａの径ｄ１’を２４０μｍにして、精度誤差の最大値１１０（１００＋１０）μｍ分ランド３６ａがスルーホール用貫通孔３１に対してずれても、該第１導体ランドの端部がスルーホール用貫通孔３１内に充填されたスルーホール導体３６からずれず、該第１導体ランド３６ａがスルーホール導体３６を覆うように形成することができる。このため、導体ランドの信頼性を確保しながら、導体ランドを小径にでき、プリント配線板のファインピッチ化、高集積化を図ることができる。
【符号の説明】
【００３７】
１０  プリント配線板
３０  絶縁性基板
３１  スルーホール用貫通孔
３４Ａ  第１導体パターン
３４Ｂ  第２導体パターン
３５  めっきレジスト
３５ａ  第１開口部
３５ｂ  第２開口部
３６  バイアホール導体
３６ａ  第１導体ランド
３６ｂ  第２導体ランド
５０Ａ  第１層間絶縁層
５０Ｂ  第２層間絶縁層
５８Ａ、５８Ｂ  導体回路
６０Ａ、６０Ｂ  バイアホール
７０Ａ、７０Ｂ  ソルダーレジスト層
【図１】
2013211400.tif 000003
【図２】
2013211400.tif 000004
【図３】
2013211400.tif 000005
【図４】
2013211400.tif 000006
【図５】
2013211400.tif 000007
【図６】
2013211400.tif 000008
【図７】
2013211400.tif 000009
【図８】
2013211400.tif 000010
【図９】
2013211400.tif 000011