(57)【要約】【課題】微細な画素分離部により光電変換部の容量が確保され、飽和電荷量（Ｑｓ）の向上した固体撮像素子を提供することを目的とする。【解決手段】固体撮像素子１−１は、半導体層３０と、この半導体層３０内に配列された複数の光電変換部３１と、この光電変換部３１を画素３ごとに分離する画素分離部３２−１とを有する。この画素分離部３２−１は、光電変換部３１を画素３ごとに分離する位置に、半導体層３０の受光面３０ａから逆の表面３０ｂに向かって幅が同じ形状で設けられている。また画素分離部３２−１は、不純物を含む材料で構成されている。【選択図】図２
2013157422.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層内に配列された複数の光電変換部と、
前記光電変換部を画素ごとに分離する位置に、前記半導体層の受光面から当該受光面とは逆の表面に向かって幅が同じ形状で設けられ、不純物を含む材料で構成された画素分離部とを備えた
固体撮像素子。
【請求項２】
前記画素分離部が不純物を含む結晶性半導体で構成された
請求項１記載の固体撮像素子。
【請求項３】
前記画素分離部は、前記半導体層に設けられたトレンチを埋め込んで形成された不純物を含む非晶質半導体が再結晶化されたものである
請求項１記載の固体撮像素子。
【請求項４】
前記画素分離部は、前記半導体層から引き継がれた結晶性を有する
請求項１記載の固体撮像素子。
【請求項５】
前記画素分離部は、前記半導体層に設けられたトレンチを埋め込んで形成された不純物を含む非晶質半導体が溶融され、当該トレンチの内壁からエピタキシャル成長して形成された結晶構造の会合部を有する
請求項１記載の固体撮像素子。
【請求項６】
前記半導体層の受光面上に前記画素分離部と連続して設けられ、前記不純物を含む材料で構成された界面不純物層をさらに含む
請求項１記載の固体撮像素子。
【請求項７】
前記半導体層の受光面とは逆の表面層において前記光電変換部を画素ごとに分離する位置に設けられ、前記画素分離部と接合された画素分離接合部をさらに含む
請求項１記載の固体撮像素子。
【請求項８】
前記画素分離部が、
前記半導体層に設けられたトレンチを埋め込んで形成された不純物を含む絶縁膜と、
当該トレンチの側壁に沿って設けられた不純物領域とを備えた
請求項１記載の固体撮像素子。
【請求項９】
前記半導体層の受光面とは逆の表面上に、配線層を備えた
請求項１記載の固体撮像素子。
【請求項１０】
半導体層内に複数の光電変換部を配列形成することと、
前記半導体層の受光面とは逆の表面側に配線層を形成することと、
前記配線層を形成した後、前記光電変換部を画素ごとに分離する位置に、前記半導体層の受光面側に開口するトレンチを形成することと、
前記トレンチを埋め込む状態で、不純物を含む材料層を成膜することと、
前記配線層に対して前記半導体層および前記不純物を含む材料層を選択的に加熱して画素分離部を形成することとを含む
固体撮像素子の製造方法。
【請求項１１】
前記配線層に対して前記半導体層および前記不純物を含む材料層を選択的に加熱する際に、レーザーアニールを用いる
請求項１０記載の固体撮像素子の製造方法。
【請求項１２】
前記不純物を含む材料層として、不純物を含む非晶質半導体層を成膜し、
前記画素分離部を形成する際、レーザーアニールを用いて前記半導体層に対して前記不純物を含む非晶質半導体層を選択的に溶融し、エピタキシャル成長により再結晶化する
請求項１０記載の固体撮像素子の製造方法。
【請求項１３】
前記不純物を含む材料層を成膜する際、前記トレンチを埋め込むと共に前記受光面上にも、前記不純物を含む材料層を成膜し、
その後、前記トレンチ内のみに前記不純物を含む材料層を残して、前記受光面上の前記不純物を含む材料層を除去することを含む
請求項１０記載の固体撮像素子の製造方法。
【請求項１４】
前記配線層に対して前記半導体層および前記不純物を含む材料層を選択的に加熱する前に、
前記受光面上の前記不純物を含む材料層を除去する
請求項１３記載の固体撮像素子の製造方法。
【請求項１５】
前記不純物を含む材料層を成膜する際、前記トレンチを埋め込むと共に前記半導体層の受光面上にも、前記不純物を含む材料層を成膜し、
前記画素分離部を形成する際、前記配線層に対して前記半導体層および前記不純物を含む材料層を選択的に加熱し、前記トレンチ内に当該画素分離部を形成すると共に、前記受光面上に当該画素分離部と連続した界面不純物層を形成する
請求項１０記載の固体撮像素子の製造方法。
【請求項１６】
前記配線層を形成する前に、前記受光面とは逆の表面側から前記半導体層にイオン注入を行い、当該半導体層の表面層に画素分離接合部を形成することとを含み、
前記トレンチを形成する際に、前記画素分離接合部に接合するように当該トレンチを形成する
請求項１０記載の固体撮像素子の製造方法。
【請求項１７】
前記不純物を含む材料層として、不純物を含む絶縁膜を成膜し、
前記画素分離部を形成する際、レーザーアニールを用いて前記配線層に対して前記半導体層および前記不純物を含む材料層を選択的に加熱し、前記トレンチの側壁に前記材料層から不純物を拡散させ、当該トレンチ内の不純物を含む絶縁膜と、当該トレンチの側壁に沿って設けられた不純物領域とで構成される当該画素分離部を形成する
請求項１０記載の固体撮像素子の製造方法。
【請求項１８】
半導体層と、
前記半導体層内に配列された複数の光電変換部と、
前記光電変換部を画素ごとに分離する位置に、前記半導体層の受光面から当該受光面とは逆の表面に向かって幅が同じ形状で設けられ、不純物を含む材料で構成された画素分離部と、
前記光電変換部に入射光を導く光学系とを備えた
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、固体撮像素子の製造方法、および電子機器に関し、特には光電変換部を画素ごとに分離する画素分離部を有する固体撮像素子、この固体撮像素子の製造方法、およびこの固体撮像素子を用いた電子機器に関する。
【背景技術】
【０００２】
固体撮像素子において、複数の光電変換部が配列された半導体層内に画素分離部を形成する際には、注入エネルギーを変えて複数回のイオン注入が行われる。この際、半導体層の深い位置ほど高エネルギーのイオン注入が行われるので、半導体層の深い位置ほど横方向の広がりをもって不純物が導入される。これにより、半導体層の深い位置ほど横方向に広がった形状の不純物領域が形成される。このイオン注入の後、活性化アニールにより不純物が拡散されるので、この不純物領域が拡大する。以上により、半導体層の深い位置ほど横方向に広がった形状であり、さらに不純物の拡散により拡大された画素分離部が形成される。このような画素分離部により、半導体層内の光電変換部の容量が縮小されるので、飽和電荷量（Ｑｓ）の低下を招く。特に、微細画素サイズの固体撮像素子においては、このような画素分離部の比率が大きくなり、Ｑｓ低下への影響が大きい。
【０００３】
そこで、画素分離部の微細化を図るため、上述のようなイオン注入ではなく、次のような画素分離部の形成方法が提案されている。まず、半導体基板におけるピクセル間に、半導体基板の表面側から分離トレンチを形成する。次に、分離トレンチの側壁および底部に第１導電型のドーパント（不純物）をドープして拡散部を形成し、続いて分離トレンチを酸化ケイ素やポリシリコンなどの分離材料で埋め戻す。またピクセルごとに半導体基板の表面側に第２導電型の拡散部（光電変換部）を形成する。さらに半導体基板の裏面側から第１導電型の拡散部を形成する。その後、深部熱駆動を施して、半導体基板の表面側および裏面側からそれぞれ形成された第１導電型の拡散部を互いに近づける。さらにこの後、半導体基板の表面上に、第１導電型の拡散部および第２導電型の拡散部にそれぞれ電気接触するコンタクト・パッドを形成する（下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２０１０−５３６１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した固体撮像素子の製造方法では、画素分離部を形成した後にコンタクト・パッド形成による高温処理を行うので、不純物が拡散し拡散部が広がる。このように分離トレンチ側壁の拡散部が広がることにより、光電変換部の容量が縮小され、飽和電荷量（Ｑｓ）の低下を招く。
【０００６】
そこで本技術は、光電変換部を画素ごとに分離する画素分離部を有する固体撮像素子において、微細な画素分離部により光電変換部の容量が確保され、飽和電荷量（Ｑｓ）の向上した固体撮像素子を提供することを目的とする。また本技術は、このような構成の固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
このような目的を達成するための本技術の固体撮像素子は、半導体層と、この半導体層内に配列された複数の光電変換部と、この光電変換部を画素ごとに分離する画素分離部とを有する。この画素分離部は、光電変換部を画素ごとに分離する位置に、半導体層の受光面から逆の表面に向かって幅が同じ形状で設けられている。また画素分離部は、不純物を含む材料で構成されている。
【０００８】
このような構成による固体撮像素子は、画素分離部が半導体層の受光面から逆の表面に向かって幅が同じ形状で設けられている。したがって、幅が一定な画素分離部によって画素分離しているので、光電変換部の幅も一定に確保することができる。
【０００９】
また本技術は、上述した固体撮像素子の製造方法でもあり、次の手順が行われる。まず、半導体層内に複数の光電変換部を配列形成する。次に、半導体層の受光面とは逆の表面側に配線層を形成する。この配線層を形成した後、光電変換部を画素ごとに分離する位置に、半導体層の受光面側に開口するトレンチを形成する。続いて、このトレンチを埋め込む状態で、不純物を含む材料層を成膜する。その後、配線層に対して半導体層および不純物を含む材料層を選択的に加熱し、画素分離部を形成する。
【００１０】
このような固体撮像素子の製造方法では、トレンチを埋め込んで画素分離部を形成するので、深さ方向に幅の一定な形状の画素分離部が形成される。また、配線層の形成後、つまり高温処理をともなう工程を済ませた後、画素分離部の形成を行う。これにより、画素分離部に含まれる不純物は拡散せず、画素分離部も拡大しない。したがって、微細な画素分離部が形成される。
【発明の効果】
【００１１】
以上説明した本技術によれば、幅が一定で微細な画素分離部によって光電変換部を画素ごとに分離した構成であるから、光電変換部の容量を確保できる。これにより、飽和電荷量（Ｑｓ）が向上するので、固体撮像素子の感度の向上を図ることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本技術が適用される固体撮像素子の概略構成図である。
【図２】第１実施形態の固体撮像素子の構成を示す要部平面図および要部断面図である。
【図３】第１実施形態の固体撮像素子の製造方法を示す断面工程図（１）である。
【図４】第１実施形態の固体撮像素子の製造方法を示す断面工程図（２）である。
【図５】第１実施形態の固体撮像素子の製造方法を示す断面工程図（３）である。
【図６】第１実施形態の固体撮像素子の製造方法を示す断面工程図（４）である。
【図７】第１実施形態の固体撮像素子の製造方法を示す断面工程図（５）である。
【図８】第２実施形態の固体撮像素子の構成を示す要部断面図および拡大図である。
【図９】第３実施形態の固体撮像素子の構成を示す要部断面図である。
【図１０】第３実施形態の固体撮像素子の製造方法を示す断面工程図である。
【図１１】第４実施形態の固体撮像素子の構成を示す要部断面図である。
【図１２】第４実施形態の固体撮像素子の製造方法を示す断面工程図である。
【図１３】本技術を適用して得られた固体撮像素子を用いた電子機器の構成図である。
【発明を実施するための形態】
【００１３】
以下、図面に基づいて、本技術の実施の形態を次に示す順に説明する。
１．実施形態の固体撮像素子の概略構成例
２．第１実施形態（不純物を含む結晶性半導体で構成された画素分離部を有する構成例）
３．第２実施形態（画素分離部が光電変換部よりも深く設けられた構成例）
４．第３実施形態（画素分離部と連続した界面不純物層を有する構成例）
５．第４実施形態（不純物を含む絶縁材料と側壁の不純物領域とで構成され画素分離部を有する構成例）
６．第５実施形態（本技術を適用して得られた固体撮像素子を用いた電子機器の例）
なお、各実施形態において共通の構成要素には同一の符号を付し、重複する説明は省略する。
【００１４】
＜１．実施形態の固体撮像素子の概略構成例＞
図１に、本技術の固体撮像素子が設けられる固体撮像素子の一例として、ＭＯＳ型の固体撮像素子を用いた概略構成を示す。
【００１５】
この図に示す固体撮像素子１は、支持基板２の一面上に光電変換領域を含む複数の画素３が２次元的に配列された画素領域４を有している。画素領域４に配列された各画素３には、光電変換領域と、フローティングディフュージョンと、読出ゲートと、その他の複数のトランジスタ（いわゆるＭＯＳトランジスタ）および容量素子等で構成された画素回路とが設けられている。なお、複数の画素３で画素回路の一部を共有している場合もある。
【００１６】
以上のような画素領域４の周辺部分には、垂直駆動回路５、カラム信号処理回路６、水平駆動回路７、およびシステム制御回路８などの周辺回路が設けられている。
【００１７】
垂直駆動回路５は、例えばシフトレジスタによって構成され、画素駆動線９を選択し、選択された画素駆動線９に画素３を駆動するためのパルスを供給し、画素領域４に配列された画素３を行単位で駆動する。すなわち、垂直駆動回路５は、画素領域４に配列された各画素を行単位で順次垂直方向に選択走査する。そして、画素駆動線９に対して垂直に配線された垂直駆動線１０を通して、各画素３において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路６に供給する。
【００１８】
カラム信号処理回路６は、画素の例えば列ごとに配置されており、１行分の画素３から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路６は、画素固有の固定パターンノイズを除去するための相関二重サンプリング（ＣＤＳ：Correlated Double sampling）や、信号増幅、アナログ／デジタル変換（ＡＤ：Analog/Digital Conversion）等の信号処理を行う。
【００１９】
水平駆動回路７は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路６の各々を順番に選択し、カラム信号処理回路６の各々から画素信号を出力させる。
【００２０】
システム制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像素子１の内部情報などのデータを出力する。すなわち、システム制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路５、カラム信号処理回路６、および水平駆動回路７などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路５、カラム信号処理回路６、および水平駆動回路７等に入力する。
【００２１】
以上のような各周辺回路５〜８と、画素領域４に設けられた画素回路とで、各画素を駆動する駆動回路が構成されている。なお、周辺回路５〜８は、画素領域４に積層される位置に配置されていてもよい。
【００２２】
＜２．第１実施形態＞
＜２−１．固体撮像素子１−１の構成＞
（不純物を含む結晶性半導体で構成される画素分離部を有する構成例）
図２は、第１実施形態の固体撮像素子１−１の構成を示す図であり、図２Ａは固体撮像素子における半導体層部分を受光面側から平面視的に見た場合についての６画素分の要部平面図であり、図２Ｂは図２ＡのＡ−Ａ断面に相当する要部断面図である。以下、これらの図面に基づいて第１実施形態の固体撮像素子１−１の構成を説明する。
【００２３】
図２Ｂに示すように、第１実施形態の固体撮像素子１−１は、支持基板２上に、配線層２０、半導体層３０、および光学層５０がこの順に積層され、半導体層３０において配線層２０とは反対側の面を受光面３０ａとする裏面照射型の固体撮像素子１−１である。この固体撮像素子１−１においては、半導体層３０内に設けた画素分離部３２−１が特徴的である。以下、半導体層３０、半導体層３０内に設けられた複数の不純物領域３１〜３５およびＦＤ、配線層２０、光学層５０の順に各層の構成を説明する。
【００２４】
［半導体層３０］
半導体層３０は、結晶性半導体で構成されており、例えばｎ型の単結晶または多結晶シリコンで構成されている。半導体層３０において、配線層２０が積層される側の面が表面３０ｂであり、もう一方の面が受光面３０ａである。このような半導体層３０の内部には、以降に説明するｐ型またはｎ型の不純物領域３１〜３５およびＦＤが配置されている。
【００２５】
［光電変換部３１］
光電変換部３１は、画素３ごとに設けられ、半導体層３０内において受光面３０ａに対して２次元的に複数配列された不純物領域（例えばｎ型）である。光電変換部３１は、受光面３０ａからの光入射により光電変換された電荷を蓄積する。このような光電変換部３１と、これに接する逆導電型の不純物領域とにより、ｐｎ接合のフォトダイオードＰＤが形成される。
【００２６】
［画素分離部３２−１］
画素分離部３２−１は、半導体層３０内において複数の光電変換部３１を画素３ごとに分離する位置に設けられ、光電変換部３１とは逆導電型の不純物領域（例えばｐ型）である。この画素分離部３２−１は、図２Ａに示すように、各画素３をとり囲むように隣合う画素３の間に設けられている。画素分離部３２−１により画素３を分離している。またｎ型の光電変換部３１に対して、画素分離部３２−１が逆導電型のｐ型の不純物領域として設けられることにより、光電変換部３１を画素３ごとに電気的に分離している。
【００２７】
この画素分離部３２−１は、半導体層３０の受光面３０ａから表面３０ｂに向かって幅が同じ形状で設けられている。画素分離部３２−１の上端は半導体層３０の受光面３０ａに達しており、一方、画素分離部３２−１の下端は半導体層３０の表面３０ｂ付近まで延びている。このような画素分離部３２−１の幅は、上端から下端まで一定となっている。また画素分離部３２−１における受光面３０ａと水平な断面は、上端から下端まで同じ断面形状である。
【００２８】
また画素分離部３２−１は、不純物を含む材料で構成されている。本実施形態では、不純物を含む結晶性半導体により構成されている例を説明する。この画素分離部３２−１は、半導体層３０に設けられたトレンチを埋め込んで形成された不純物を含む非晶質半導体が再結晶化されたものである。そのため、画素分離部３２−１は、半導体層３０から引き継がれた結晶性を有する。すなわち、画素分離部３２−１は、半導体層３０と同様に結晶性半導体で構成され、例えばｎ型の単結晶または多結晶シリコンで構成される。このような画素分離部３２−１と半導体層３０とは連続した結晶構造で構成され、画素分離部３２−１と半導体層３０との境界に界面は存在しない。
【００２９】
さらに画素分離部３２−１は、結晶構造の会合部Ｃを有する。図２Ａに図示した点線部分が会合部Ｃである。この会合部Ｃは、上述のトレンチを埋め込んで形成された不純物を含む非晶質半導体が溶融され、トレンチの内壁からエピタキシャル成長して形成された部分である。すなわち、２方向の内壁からのエピタキシャル成長相が会合した部分である。例えば、各画素３をとり囲んで格子状に設けられた画素分離部３２−１に対応して、この会合部Ｃも格子状に設けられている。
【００３０】
［画素分離接合部３３］
画素分離接合部３３は、半導体層３０の受光面３０ａとは逆の表面層において、光電変換部３１を画素３ごとに分離する位置に設けられ、光電変換部３１とは逆導電型の不純物領域（例えばｐ＋型）である。この画素分離接合部３３は、半導体層３０に対して、その表面３０ｂ側から不純物を導入することにより設けられた部分である。
【００３１】
この画素分離接合部３３は、画素分離部３２−１と接合されている。画素分離接合部３３は、画素分離部３２−１と半導体層３０の表面３０ｂとの隙間を埋めるように設けられている。したがって、隣合う画素３の間の領域において、半導体層３０の受光面３０ａから表面３０ｂにわたり、画素分離部３２−１と画素分離接合部３３とによる連続した不純物領域が設けられた状態となっている。
【００３２】
［正孔蓄積層３４］
正孔蓄積層３４は、半導体層３０内において各光電変換部３１と半導体層３０の表面３０ｂとの間に設けられ、光電変換部３１とは逆導電型の不純物領域（例えばｐ＋型）である。正孔蓄積層３４は、光電変換部３１に接して設けられている。この正孔蓄積層３４は、半導体層３０の表面３０ｂ側の界面準位に起因する暗電流を抑制する。
【００３３】
［ｐウエル３５］
ｐウエル３５は、半導体層３０内の表面３０ｂに沿って、各光電変換部３１の片隅に隣接して配置され、光電変換部３１とは逆導電型の不純物領域である。ｎ型の光電変換部３１に対してｐ型のウエルとして設けられている。
【００３４】
［フローティングディフュージョンＦＤ］
フローティングディフュージョンＦＤは、各ｐウエル３５内において半導体層３０の表面３０ｂに沿って設けられ、光電変換部３１と同じ導電型の不純物領域（例えばｎ＋型）である。各ｐウエル３５内の半導体層３０の表面３０ｂ側において、光電変換部３１との間に所定距離のｐウエルをチャネル領域として残して、フローティングディフュージョンＦＤが設けられている。このフローティングディフュージョンＦＤは、ｐウエル３５によりｎ型の光電変換部３１と電気的に分離されている。
【００３５】
［配線層２０］
配線層２０は、半導体層３０の受光面３０ａとは逆の表面３０ｂ上に設けられた層である。この配線層２０は、半導体層３０の表面３０ｂ上に、ゲート絶縁膜を介して設けられた転送ゲートＴＧを有している。この転送ゲートＴＧは、光電変換部３１とフローティングディフュージョンＦＤとの間のチャネル領域となるｐウエル３５上に設けられている。これらの転送ゲートＴＧ、光電変換部３１、およびフローティングディフュージョンＦＤによりトランジスタが構成される。また転送ゲートＴＧは層間絶縁膜２５で覆われ、この層間絶縁膜２５中に配線２７が多層で設けられている。この配線２７の一部が、転送ゲートＴＧおよびフローティングディフュージョンＦＤに接続されている。このような配線層２０が、画素３を駆動する駆動回路の一部を形成している。
【００３６】
［光学層５０］
光学層５０は、半導体層３０の受光面３０ａ上に設けられた層である。この光学層５０は、半導体層３０の受光面３０ａ上に図示を省略した反射防止膜を介して設けられた絶縁膜５１を備えている。絶縁膜５１中には、光電変換部３１の上部を開口する形状にパターニングされた遮光膜５２が設けられている。このような遮光膜５２を埋め込んだ絶縁膜５１上には、各色カラーフィルタを画素３ごとに配置したカラーフィルタ層５３、およびオンチップレンズ５４がこの順に積層されている。
【００３７】
＜２−２．第１実施形態の効果＞
以上説明した第１実施形態の固体撮像素子１−１は、半導体層３０の受光面３０ａから逆の表面３０ｂに向かって深さ方向の幅が同じ形状の画素分離部３２−１を備えた構成である。光電変換部３１は、このような深さ方向に幅が一定な画素分離部３２−１により、画素３ごとに区画される。これにより、画素分離部３２−１の設けられた深さまで、深さ方向にわたり光電変換部３１の幅が一定に確保される。したがって、画素分離を確実としながらも、光電変換部３１の深さ方向にわたり光電変換部３１の容量を確保できる。この結果、飽和電荷量（Ｑｓ）が向上するので、固体撮像素子１−１の感度の向上を図ることが可能となる。
【００３８】
また第１実施形態の固体撮像素子１−１では、画素分離部３２−１が、半導体層３０の表面３０ｂ側の画素分離接合部３３に接合して、半導体層３０の受光面３０ａ側から設けられている。この画素分離部３２−１により、半導体層３０の受光面３０ａから表面３０ｂにわたって連続した不純物領域を備えた構成となり、確実な画素分離ができる。したがって、光電変換された電荷の画素間の移動を防止でき、この結果、混色の抑制が可能となる。
【００３９】
さらに第１実施形態の固体撮像素子１−１では、画素分離部３２−１が、結晶構造の会合部Ｃを有する。この会合部Ｃには結晶欠陥が存在しており、会合部Ｃは金属汚染などに対するゲッタリングサイトとして機能する。したがって、金属汚染などによる画像欠陥を防止し、固体撮像素子１−１の信頼性の向上を図ることが可能となる。
【００４０】
＜２−３．固体撮像素子１−１の製造方法＞
図３〜図７は、第１実施形態の固体撮像素子１−１の製造方法を説明するための断面工程図である。以下、これらの図面に基づいて固体撮像素子１−１の製造方法を説明する。
【００４１】
まず、図３Ａに示すように、シリコン基板６１上に半導体層３０が設けられた半導体基板を用意する。シリコン基板６１はｐ型であり、半導体層３０はｎ型のシリコンである。この半導体層３０は、シリコン基板６１側の面が受光面３０ａとなり、これとは反対側の面が表面３０ｂとなる。なお、これらシリコン基板６１と半導体層３０は、一体形成された単結晶シリコン基板であってよい。
【００４２】
次に、図３Ｂに示すように、半導体層３０の表面３０ｂ側の層において、画素分離接合部３３、正孔蓄積層３４、およびｐウエル３５を、次に説明するようにして形成する。
【００４３】
画素分離接合部３３を形成する際には、隣合う画素３の間の領域を開口するレジストパターンをマスクに用い、半導体層３０の表面３０ｂ側からイオン注入を行う。これにより、半導体層３０の表面３０ｂ側の層に、ｎ型の半導体層３０とは逆導電型のｐ型の不純物としてホウ素（Ｂ）を導入し、ｐ＋型の画素分離接合部３３を形成する。この際、後で図５Ｂを用いて説明するトレンチ形成において、最低限トレンチが画素分離接合部３３に接合できる程度の深さで、画素分離接合部３３を形成する。例えば、半導体層３０の深さが３μｍの場合に、少なくとも３００ｎｍ程度の深さで画素分離接合部３３を形成する。
【００４４】
正孔蓄積層３４を形成する際には、レジストパターンをマスクに用いて、半導体層３０の表面３０ｂ側からイオン注入を行う。これにより、半導体層３０の表面３０ｂ側の表層部分にｐ＋型の正孔蓄積層３４を形成する。
【００４５】
ｐウエル３５を形成する際には、各画素３において正孔蓄積層３４の形成領域を覆うレジストパターンをマスクに用い、半導体層３０の表面３０ｂ側からイオン注入を行う。これにより、半導体層３０の表面３０ｂ側の層にｐウエル３５を形成する。
【００４６】
続いて、転送ゲートＴＧを形成する。この際、半導体層３０の表面３０ｂ上に、ゲート絶縁膜を成膜し、この上部に転送ゲートＴＧをパターン形成する。転送ゲートＴＧは、各画素３においてｐウエル３５のチャネルとなる領域上に形成される。
【００４７】
この後、フローティングディフュージョンＦＤを形成する。この際、転送ゲートＴＧおよび図示を省略したレジストパターンをマスクに用いてイオン注入を行う。これにより、転送ゲートＴＧ下部のチャネル領域に隣接するｐウエル３５の表面層に、ｎ＋型のフローティングディフュージョンＦＤを形成する。
【００４８】
上述したイオン注入は、これに限定されず、どの順に行ってもよい。またこれらのイオン注入の後、１０００℃程度の高温でアニール処理を行い、導入した不純物の活性化を行う。
【００４９】
次に、図４Ａに示すように、転送ゲートＴＧを覆う状態で、半導体層３０の表面３０ｂ上に層間絶縁膜２５および配線２７を成膜する。この際、層間絶縁膜２５の成膜と、層間絶縁膜２５への接続孔の形成、さらには配線２７の形成を繰り返すことにより、転送ゲートＴＧおよびフローティングディフュージョンＦＤにそれぞれ接続された多層構造の配線２７を形成する。最上層の配線２７を形成した後には、これを覆う層間絶縁膜２５を成膜して配線層２０を得る。
【００５０】
以上のようにして、半導体層３０の表面３０ｂ側に配線層２０を形成する。
【００５１】
続いて、図４Ｂに示すように、配線層２０の層間絶縁膜２５上に支持基板２を貼り合わせる。この際、層間絶縁膜２５上に、ここでの図示を省略した平坦化層を成膜し、次にこの上部に密着層を形成し、この密着層上に接着剤を介して支持基板２を貼り合わせる。
【００５２】
その後、図５Ａに示すように、半導体層３０の受光面３０ａ側のシリコン基板６１を除去し、半導体層３０の受光面３０ａを露出させる。例えば、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法によりシリコン基板６１を研磨し、半導体層３０の受光面３０ａを露出させる。
【００５３】
上述のように配線層２０を形成した後、図５Ｂに示すように、隣合う画素３の間に、受光面３０ａ側からトレンチ３２ａを形成する。この際、各画素３を覆うレジストパターンを用いて、例えばＲＩＥ（Reactive Ion Etching）法などの異方性エッチングを行い、トレンチ３２ａの底部が画素分離接合部３３に最低限接合するように、トレンチ３２ａを形成する。また、トレンチ３２ａの底部が画素分離接合部３３を掘り込む状態に、トレンチ３２ａを形成してよい。これにより、半導体層３０の受光面３０ａ側に開口し、画素分離接合部３３と接合する深さのトレンチ３２ａを形成する。そして、トレンチ３２ａが形成されると同時に、ｎ型の半導体層３０がトレンチ３２ａによって画素３ごとに分離され、光電変換部３１が形成される。
【００５４】
次に、図６Ａに示すように、トレンチ３２ａを埋め込む状態で、不純物を含む材料層として、光電変換部３１とは逆導電型の不純物を含む非晶質半導体層３２ｂを成膜する。例えば、ホウ素（Ｂ）を１Ｅ１７個／ｃｍ３程度の濃度で含む非晶質シリコン膜を成膜する。この際、すでに形成されている配線層２０の配線２７が溶融しないよう考慮し、４００℃以下の温度で処理可能な成膜方法により、不純物を含む非晶質半導体層３２ｂを成膜する。
【００５５】
続いて、図６Ｂに示すように、半導体層３０の受光面３０ａ上に成膜された不純物を含む非晶質半導体層３２ｂを除去する。例えば、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法などを用いて、受光面３０ａ上の不純物を含む非晶質半導体層３２ｂを除去する。これにより、トレンチ３２ａ内のみに不純物を含む非晶質半導体層３２ｂを残す。
【００５６】
その後、図７Ａに示すように、半導体層３０の受光面３０ａ側からレーザーを照射する。このレーザーアニールにより、配線層２０に対して半導体層３０および不純物を含む非晶質半導体層３２ｂを選択的に加熱し、さらに半導体層３０に対して不純物を含む非晶質半導体層３２ｂを選択的に溶融する。
【００５７】
この際、すでに形成されている配線層２０にダメージを与えないように、レーザーが半導体層３０およびトレンチ３２ａ内の非晶質半導体層３２ｂで吸収され、レーザーが配線層２０に達しない条件でレーザーアニールを行う。またレーザーにより加熱された半導体層３０およびトレンチ３２ａ内の非晶質半導体層３２ｂからの熱伝導が配線層２０まで達しない条件で、レーザーアニールを行う。
【００５８】
またここで、例えば単結晶シリコンで構成された半導体層３０は、融点が１４１０℃であり、一方、例えば非晶質シリコンで構成された非晶質半導体層３２ｂは、融点が１０００〜１１００℃である。このような半導体層３０を溶融させることなく、非晶質半導体層３２ｂを溶融させる条件でレーザーアニールを行う。
【００５９】
上述のようなレーザーアニール処理は、半導体層３０の膜厚、レーザーの種類などに応じて、照射時間やパルス幅を調整して行われる。その一例として、連続発振のレーザーを用いる場合には、半導体層３０の膜厚が３μｍの場合において、例えば波長５３２ｎｍのＮｄ−ＹＡＧレーザーの２倍波を用いて、照射時間を２００ｎｓｅｃとしてレーザー処理を行う。またパルス発振のレーザーを用いる場合には、半導体層３０の膜厚が３μｍの場合において、例えば波長３０８ｎｍのＸｅＣｌエキシマレーザーを用いて、パルス幅を数十〜数百ｎｓｅｃ程度に調整してレーザー処理を行う。これにより、配線層２０に対して半導体層３０および不純物を含む非晶質半導体層３２ｂを選択的に加熱し、さらに半導体層３０に対して不純物を含む非晶質半導体層３２ｂを選択的に溶融する。
【００６０】
このようにして不純物を含む非晶質半導体層３２ｂを選択的に溶融させ、その後、再結晶化することにより、図７Ｂに示すように、不純物を含む結晶性半導体３２ｃで構成される画素分離部３２−１が形成される。この再結晶化の際、溶融された不純物を含む非晶質半導体層３２ｂがトレンチ３２ａの内壁からエピタキシャル成長する。つまり、トレンチ３２ａの内壁に露出された半導体層３０の結晶構造を引き継いで再結晶化した結晶性半導体３２ｃで構成される画素分離部３２−１が形成される。したがって、画素分離部３２−１と半導体層３０とは、連続した結晶構造の結晶性半導体で形成される。また、トレンチ３２ａのすべての内壁からエピタキシャル成長し会合する部分が存在するので、画素分離部３２−１の内部には結晶構造の会合部が形成される。
【００６１】
以上により、図７Ｂに示すように、画素分離接合部３３と接合し、不純物を含む結晶性半導体３２ｃで構成された画素分離部３２−１が形成される。
なお、図６Ｂを用いて説明した受光面３０ａ上の不純物を含む非晶質半導体層３２ｂを除去する工程は、図７Ａを用いて説明したレーザーアニール工程の後に行ってもよい。
【００６２】
その後、図２Ｂに示すように、半導体層３０上に光学層５０を形成する。この際、半導体層３０の受光面３０ａ上に、反射防止膜を介して絶縁膜５１を成膜し、この上部に遮光膜５２を形成する。この遮光膜５２は、光電変換部３１上に開口を有する形状にパターン形成される。続いて、遮光膜５２を埋め込む状態で、さらに絶縁膜５１を形成し、この上部にカラーフィルタ層５３およびオンチップレンズ５４を形成し、固体撮像素子１−１を完成させる。
【００６３】
＜２−４．第１実施形態の製造方法による効果＞
以上説明した第１実施形態の固体撮像素子１−１の製造方法では、トレンチ３２ａを埋め込んで不純物を含む非晶質半導体層３２ｂを成膜することにより画素分離部３２−１を形成する。このトレンチ３２ａは、異方性エッチングにより形成されるので、深さ方向に幅の一定な形状である。このようなトレンチ３２ａを埋め込んで形成された画素分離部３２−１は、深さ方向に幅が一定な形状に形成される。さらに、レーザーアニールによる選択的かつ瞬間的な加熱が行われるので、トレンチ３２ａ内の不純物を含む非晶質半導体層３２ｂのみが選択的に溶融され、トレンチ３２ａ周囲の半導体層３０は瞬間的に加熱されるが溶融されない。すなわち、不純物がトレンチ３２ａの周囲に拡散することがなく、画素分離部３２−１が拡大されることがない。以上のような製造方法によれば、幅が一定で微細な画素分離部３２−１が形成されるので、このような画素分離部３２−１により分離された光電変換部３１の容量を確保できる。したがって、飽和電荷量（Ｑｓ）が向上するので、固体撮像素子１−１の感度の向上を図ることが可能となる。
【００６４】
さらに第１実施形態の固体撮像素子１−１の製造方法では、配線層２０形成の後、画素分離部３２−１の形成を行っている。つまり、先に活性化アニールやシリサイド化等の高温処理を済ませた後、画素分離部３２−１の形成を行っている。したがって、高温に曝され不純物が拡散し画素分離部３２−１が拡大することがない。これにより、幅が一定で微細な形状を保って画素分離部３２−１が形成され、光電変換部３１の容量を確保できる。この結果、飽和電荷量（Ｑｓ）のさらなる向上を図ることが可能となる。
【００６５】
また第１実施形態の固体撮像素子１−１の製造方法では、成膜された不純物を含む非晶質半導体層３２ｂを再結晶化して画素分離部３２−１を形成する。あらかじめ不純物をむらなく高濃度に含んだ非晶質半導体層３２ｂを形成できるので、これを再結晶化して形成された画素分離部３２−１も、むらなく高濃度に不純物を含んだ結晶性半導体３２ｃで構成される。したがって、このような画素分離部３２−１により、隣接画素への電荷の漏れ込み、および隣接画素間の電荷の移動を防止できる。これにより、混色を抑制できる。
【００６６】
さらに第１実施形態の固体撮像素子１−１の製造方法では、トレンチ３２ａ内の溶融された不純物を含む非晶質半導体層３２ｂを再結晶化して画素分離部３２−１が形成される。また、トレンチ３２ａ形成のエッチングの際にトレンチ３２ａ内壁に生じた結晶欠陥は、再結晶化により会合部Ｃに偏析されて、画素分離部３２−１が形成される。このような結晶欠陥を含む会合部Ｃは、ゲッタリングサイトとして機能する。
【００６７】
＜３．第２実施形態＞
＜３−１．固体撮像素子１−２の構成＞
（画素分離部が光電変換部よりも深く設けられた構成例）
図８は、第２実施形態の固体撮像素子１−２の構成を示す図である。図８Ａは固体撮像素子１−２の要部構成図であり、図８Ｂは画素分離部付近の拡大図である。この図８に示す第２実施形態の固体撮像素子１−２が、第１実施形態の固体撮像素子と異なるところは、画素分離部３２−２が光電変換部３１よりも深くまで設けられたところであり、他の構成は同様である。このため、第１実施形態と同様の構成要素についての重複する説明は省略する。
【００６８】
［画素分離部３２−２］
画素分離部３２−２は、図８Ａに示すように、光電変換部３１よりも深い位置まで設けられている。図８Ｂに示すように、半導体層３０の受光面３０ａからの距離を深さとして、光電変換部３１の深さをＤ０とし、画素分離部３２−２の深さをＤ１とすると、Ｄ０＜Ｄ１の関係である。ただしＤ１とは、光電変換部３１と接する部分の画素分離部３２−２の長さであり、画素分離接合部３３に埋め込まれた部分の画素分離部３２−２の長さは除く。つまり、光電変換部３１は、画素分離部３２−２によって画素３ごとに分離されている。また画素３全体としては、画素分離部３２−２と画素分離接合部３３とによって分離されている。
【００６９】
＜３−２．第２実施形態の効果＞
以上説明した第２実施形態の固体撮像素子１−２は、画素分離部３２−２が光電変換部３１よりも深くまで設けられた構成である。幅が一定な画素分離部３２−２が、光電変換部３１の深さ方向全域にわたり設けられている。つまり、光電変換部３１は、イオン注入によって形成された画素分離接合部３３とは接していない。これにより、最大限に光電変換部３１の容量を確保できる。したがって、飽和電荷量（Ｑｓ）のさらなる向上を図ることができる。
【００７０】
なお、上述した構成の固体撮像素子１−２の製造方法は、第１実施形態の固体撮像素子１−１の製造方法と同様である。
【００７１】
＜４．第３実施形態＞
＜４−１．固体撮像素子１−３の構成＞
（画素分離部と連続した界面不純物層を有する構成例）
図９は、第３実施形態の固体撮像素子１−３の構成を示す図である。この図９に示す第３実施形態の固体撮像素子１−３が、第１実施形態の固体撮像素子と異なるところは、半導体層３０の受光面３０ａ上に画素分離部３２−３と連続した界面不純物層３６を設けたところにあり、他の構成は同様である。このため、第１実施形態と同様の構成要素についての重複する説明は省略する。
【００７２】
［界面不純物層３６］
界面不純物層３６は、半導体層３０の受光面３０ａ上に画素分離部３２−２と連続して設けられ、不純物を含む材料で構成された不純物領域である。界面不純物層３６は、半導体層３０から引き継がれた結晶性を有し、半導体層３０と同じ結晶性半導体で構成される。この界面不純物層３６は、半導体層３０の受光面３０ａ側の界面準位に起因する暗電流を抑制する。
【００７３】
なお、画素分離部３２−３は、第１実施形態の画素分離部３２−１と同様の構成である。
【００７４】
＜４−２．固体撮像素子１−３の製造方法＞
（画素分離部と界面不純物層とを同時に形成する方法）
図１０は、第３実施形態の固体撮像素子１−３の製造方法の特徴部を説明するための断面工程図であり、第１実施形態の固体撮像素子の製造方法に対して変更となる部分を抜粋して示した図である。以下、この図面に基づいて固体撮像素子１−３の製造方法を説明する。
【００７５】
まず、第１実施形態において図３〜図６Ａを用いて説明したと同様の手順を行う。これにより、トレンチ３２ａを埋め込み、さらに半導体層３０の受光面３０ａ上にも不純物を含む非晶質半導体層３２ｂが成膜された状態を形成する。
【００７６】
その後、図１０Ａに示すように、半導体層３０の受光面３０ａ側からレーザーを照射する。このレーザーアニールにより、配線層２０に対して半導体層３０および不純物を含む非晶質半導体層３２ｂを選択的に加熱し、さらに半導体層３０に対して不純物を含む非晶質半導体層３２ｂを選択的に溶融する。この際、第１実施形態において説明したと同様にレーザーアニールを行う。
【００７７】
このようにして不純物を含む非晶質半導体層３２ｂが溶融され、その後、再結晶化することにより、図１０Ｂに示すように、不純物を含む結晶性半導体３２ｃで構成される画素分離部３２−３および界面不純物層３６が形成される。この際、トレンチ３２ａ内に画素分離部３２−３が形成され、半導体層３０の受光面３０ａ上に界面不純物層３６が形成される。この界面不純物層３６は、半導体層３０の受光面３０ａ側からエピタキシャル成長した部分であり、半導体層３０から引き継がれた結晶性を有する。
【００７８】
その後、図９に示したように、界面不純物層３６上に光学層５０を形成する。この際、界面不純物層３６上に、反射防止膜を介して絶縁膜５１を成膜し、この上部に遮光膜５２を形成する。この遮光膜５２は、光電変換部３１上に開口を有する形状にパターン形成される。続いて、遮光膜５２を埋め込む状態で、さらに絶縁膜５１を形成し、この上部にカラーフィルタ層５３およびオンチップレンズ５４を形成し、固体撮像素子１−３を完成させる。
【００７９】
＜４−３．第３実施形態の効果＞
以上説明した第３実施形態の固体撮像素子１−３は、半導体層３０の受光面３０ａ上に界面不純物層３６を有する構成である。この界面不純物層３６は、配線層２０形成後に、半導体層３０の受光面３０ａ上に不純物を含む非晶質半導体層３２ｂを成膜することにより形成される。成膜により形成するので、界面不純物層３６の膜厚を制御して形成される。また配線層２０形成後の工程なので、つまり高温処理を伴う工程を済ませた後なので、不純物が拡散されず領域は拡大しない。これにより、膜厚が薄く制御された界面不純物層３６が受光面３０ａ上に形成されるので、不純物導入によって界面層を形成する場合と比較して、光電変換部３１の容量を確保できる。したがって、飽和電荷量（Ｑｓ）が向上するので、固体撮像素子１−３の感度の向上を図ることが可能となる。
【００８０】
また第３実施形態の固体撮像素子１−３は、半導体層３０の受光面３０ａと光学層５０との間に界面不純物層３６を有する構成である。この界面不純物層３６により、半導体層３０の受光面３０ａ側の界面準位に起因する暗電流をする。したがって、画質の向上した固体撮像素子１−３を提供できる。
【００８１】
さらに第３実施形態の固体撮像素子１−３の製造方法では、画素分離部３２−２と同一工程により同時に界面不純物層３６を形成している。したがって、工程数を増加することなく、界面不純物層３６を形成できる。
【００８２】
＜５．第４実施形態＞
＜５−１．固体撮像素子１−４の構成＞
（不純物を含む絶縁材料で構成される画素分離部を有する構成例）
図１１は、第４実施形態の固体撮像素子１−４の構成を示す図である。この図１１に示す第４実施形態の固体撮像素子１−４が、第１実施形態の固体撮像素子と異なるところは、画素分離部３２−４が不純物を含む絶縁膜と側壁の不純物領域とで構成されたところにあり、他の構成は同様である。このため、第１実施形態と同様の構成要素についての重複する説明は省略する。
【００８３】
［画素分離部３２−４］
画素分離部３２−４は、トレンチに埋め込んで形成された不純物を含む絶縁膜３２ｄと、トレンチの側壁に沿って設けられた不純物領域３２ｅとを備える。
【００８４】
不純物を含む絶縁膜３２ｄは、例えばｐ型の不純物を含む酸化シリコン膜（ＳｉＯ２）で構成される。隣合う光電変換部３１を電気的に分離する領域である。
【００８５】
不純物領域３２ｅは、ｎ型の光電変換部３１とは逆導電型のｐ型の不純物を含んでおり、例えば結晶性シリコンで構成される。この不純物領域３２ｅは、隣合う光電変換部３１を電気的に分離する領域である。さらに酸化シリコン膜３２ｄと光電変換部３１との界面準位に起因する暗電流抑制する界面領域でもある。
【００８６】
＜５−２．固体撮像素子１−４の製造方法＞
図１２は、第４実施形態の固体撮像素子１−４の製造方法の特徴部を説明するための断面工程図であり、第１実施形態の固体撮像素子の製造方法に対して変更となる部分を抜粋して示した図である。以下、この図面に基づいて固体撮像素子１−４の製造方法を説明する。
【００８７】
まず、第１実施形態において図３〜図６を用いて説明したと同様の手順を行う。ただし、図６Ａの成膜において、不純物を含む非晶質半導体に替えて、不純物を含む絶縁膜３２ｄを成膜する。例えば、光電変換部３１とは逆導電型の不純物としてホウ素（Ｂ）を含む酸化シリコン膜３２ｄを成膜する。これにより、トレンチ３２ａ内に不純物を含む酸化シリコン膜３２ｄが埋め込まれた状態を形成する。
【００８８】
その後、図１２Ａに示すように、半導体層３０の受光面３０ａ側からレーザーを照射する。このレーザーアニールにより、配線層２０に対して半導体層３０および不純物を含む酸化シリコン膜３２ｄを選択的に加熱する。
【００８９】
この際、すでに形成されている配線層２０にダメージを与えないように、レーザーが半導体層３０およびトレンチ３２ａ内の非晶質半導体層３２ｂで吸収され、レーザーが配線層２０に達しない条件でレーザーアニールを行う。また、レーザーにより加熱された半導体層３０およびトレンチ３２ａ内の酸化シリコン膜３２ｂからの熱伝導が配線層２０まで達しない条件で、レーザーアニールを行う。また、半導体層３０を溶融させることなく、酸化シリコン膜を加熱する条件でレーザーアニールを行う。
【００９０】
このようなレーザーアニール処理により、トレンチ３２ａの周囲に不純物が拡散され、図１２Ｂに示すように、トレンチ３２ａの側壁部分に不純物領域３２ｅが形成される。以上により、トレンチ３２ａ内の不純物を含む絶縁膜（酸化シリコン膜）３２ｄと、トレンチ３２ａ側壁の不純物領域３２ｅとで構成される画素分離部３２−４が形成される。
【００９１】
その後、図１１に示したように、第１実施形態の製造方法と同様にして、光学層５０を半導体層３０の受光面３０ａ上に形成し、固体撮像素子１−４を完成させる。
【００９２】
＜５−３．第４実施形態の効果＞
以上説明した第４実施形態の固体撮像素子１−４は、画素分離部３２−４がトレンチの側壁に沿って設けられた不純物領域３２ｅを備えた構造である。この不純物領域３２ｅは、レーザーアニールにより半導体層３０およびトレンチ３２ａ内の不純物を含む酸化シリコン膜３２ｄが加熱された際、不純物が拡散することによって、トレンチ３２ａの側壁に形成された部分である。レーザーアニールの際、半導体層３０は加熱されるが溶融されておらず、また瞬間的に加熱されただけなので、不純物の拡散範囲は極狭い。つまり、極薄い膜として不純物領域３２ｅが形成される。したがって、画素分離部３２−４の備える不純物領域３２ｅは極薄い膜であるから、光電変換部３１の容量を確保できる。これにより、飽和電荷量（Ｑｓ）が向上するので、固体撮像素子１−３の感度の向上を図ることが可能となる。
【００９３】
さらに第４実施形態の固体撮像素子１−４は、画素分離部３２−４の備える不純物領域３２ｅが、不純物を含む結晶性シリコンで構成された構造である。また、画素分離部３２−４を構成する不純物を含む酸化シリコン膜３２ｄと、半導体層３０を構成する結晶性シリコンとの境界には、界面が存在する。しかしながら、この境界部分には、光電変換部３１とは逆導電型の不純物領域３２ｅが設けられているので、界面準位に起因する暗電流を抑制できる。
【００９４】
なお、本第４実施形態は、上述した第２実施形態または第３実施形態と組み合わせることができる。つまり、画素分離部３２−４を光電変換部３１よりも深くまで設けた構成としてもよい。また画素分離部３２−４と連続して構成される界面不純物層を半導体層３０の受光面３０ａ上に設けた構成としてもよい。
【００９５】
また、上述した第１実施形態〜第４実施形態では、画素分離接合部３３を設ける構成を説明した。この画素分離接合部３３は、画素分離部３２と共に画素３を分離する部分である。しかしながら、このような画素分離接合部３３を省略しても構わない。この場合には、受光面３０ａ側からトレンチ３２ａを形成する際、トレンチ３２ａの底部と半導体層３０の表面３０ｂとの距離を短くする。その後、レーザーアニールにより、配線層２０に対して半導体層３０およびトレンチ３２ａ内の不純物を含む材料層を選択的に加熱する際、不純物を拡散させ、画素分離部３２を半導体層３０の表面３０ｂに到達させる。ただし、レーザーアニールは瞬間的な加熱であり、不純物の拡散範囲は極狭い。したがって、トレンチ３２ａの底部と半導体層３０の表面３０ｂとの距離が、上述の不純物の拡散により埋められる程度に短くなる深さで、トレンチ３２ａを形成できる場合には、画素分離接合部３３を省略できる。
【００９６】
＜６．第５実施形態＞
（固体撮像素子を用いた電子機器の例）
上述の実施形態で説明した本技術に係る固体撮像素子は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。
【００９７】
図１３は、本技術に係る電子機器の一例として、固体撮像素子を用いたカメラの構成図を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ９１は、固体撮像素子１と、固体撮像素子１の受光センサ部に入射光を導く光学系９３と、シャッタ装置９４と、固体撮像素子１を駆動する駆動回路９５と、固体撮像素子１の出力信号を処理する信号処理回路９６とを有する。
【００９８】
固体撮像素子１は、上述した各実施形態で説明した構成の固体撮像素子が適用される。光学系（光学レンズ）９３は、被写体からの像光（入射光）を固体撮像素子１の撮像面上に結像させる。これにより、固体撮像素子１内に、一定期間信号電荷が蓄積される。このような光学系９３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置９４は、固体撮像素子１への光照射期間及び遮光期間を制御する。駆動回路９５は、固体撮像素子１及びシャッタ装置９４に駆動信号を供給し、供給した駆動信号（タイミング信号）により、固体撮像素子１の信号処理回路９６への信号出力動作の制御、およびシャッタ装置９４のシャッタ動作を制御する。すなわち、駆動回路９５は、駆動信号（タイミング信号）の供給により、固体撮像素子１から信号処理回路９６への信号転送動作を行う。信号処理回路９６は、固体撮像素子１から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
【００９９】
以上説明した本実施形態に係る電子機器によれば、上述した第１実施形態〜第４実施形態で説明した何れかの受光特性の良好な固体撮像素子を用いたことにより、撮像機能を有する電子機器における高精彩な撮像や小型化を達成することが可能になる。
【０１００】
なお、本技術は以下のような構成もとることができる。
【０１０１】
（１）
半導体層と、
前記半導体層内に配列された複数の光電変換部と、
前記光電変換部を画素ごとに分離する位置に、前記半導体層の受光面から当該受光面とは逆の表面に向かって幅が同じ形状で設けられ、不純物を含む材料で構成された画素分離部とを備えた
固体撮像素子。
【０１０２】
（２）
前記画素分離部が不純物を含む結晶性半導体で構成された
（１）記載の固体撮像素子。
【０１０３】
（３）
前記画素分離部は、前記半導体層に設けられたトレンチを埋め込んで形成された不純物を含む非晶質半導体が再結晶化されたものである
（１）または（２）記載の固体撮像素子。
【０１０４】
（４）
前記画素分離部は、前記半導体層から引き継がれた結晶性を有する
（１）〜（３）の何れか記載の固体撮像素子。
【０１０５】
（５）
前記画素分離部は、前記半導体層に設けられたトレンチを埋め込んで形成された不純物を含む非晶質半導体が溶融され、当該トレンチの内壁からエピタキシャル成長して形成された結晶構造の会合部を有する
（１）〜（４）の何れか記載の固体撮像素子。
【０１０６】
（６）
前記半導体層の受光面上に前記画素分離部と連続して設けられ、前記不純物を含む材料で構成された界面不純物層をさらに含む
（１）〜（５）の何れか記載の固体撮像素子。
【０１０７】
（７）
前記半導体層の受光面とは逆の表面層において前記光電変換部を画素ごとに分離する位置に設けられ、前記画素分離部と接合された画素分離接合部をさらに含む
（１）〜（６）の何れか記載の固体撮像素子。
【０１０８】
（８）
前記画素分離部が、
前記半導体層に設けられたトレンチを埋め込んで形成された不純物を含む絶縁膜と、
当該トレンチの側壁に沿って設けられた不純物領域とを備えた
（１）記載の固体撮像素子。
【０１０９】
（９）
前記半導体層の受光面とは逆の表面上に、配線層を備えた
（１）〜（８）の何れか記載の固体撮像素子。
【０１１０】
（１０）
半導体層内に複数の光電変換部を配列形成することと、
前記半導体層の受光面とは逆の表面側に配線層を形成することと、
前記配線層を形成した後、前記光電変換部を画素ごとに分離する位置に、前記半導体層の受光面側に開口するトレンチを形成することと、
前記トレンチを埋め込む状態で、不純物を含む材料層を成膜することと、
前記配線層に対して前記半導体層および前記不純物を含む材料層を選択的に加熱して画素分離部を形成することとを含む
固体撮像素子の製造方法。
【０１１１】
（１１）
前記配線層に対して前記半導体層および前記不純物を含む材料層を選択的に加熱する際に、レーザーアニールを用いる
（１０）記載の固体撮像素子の製造方法。
【０１１２】
（１２）
前記不純物を含む材料層として、不純物を含む非晶質半導体層を成膜し、
前記画素分離部を形成する際、レーザーアニールを用いて前記半導体層に対して前記不純物を含む非晶質半導体層を選択的に溶融し、エピタキシャル成長により再結晶化する
（１０）または（１１）記載の固体撮像素子の製造方法。
【０１１３】
（１３）
前記不純物を含む材料層を成膜する際、前記トレンチを埋め込むと共に前記受光面上にも、前記不純物を含む材料層を成膜し、
その後、前記トレンチ内のみに前記不純物を含む材料層を残して、前記受光面上の前記不純物を含む材料層を除去することを含む
（１０）〜（１２）の何れか記載の固体撮像素子の製造方法。
【０１１４】
（１４）
前記配線層に対して前記半導体層および前記不純物を含む材料層を選択的に加熱する前に、
前記受光面上の前記不純物を含む材料層を除去する
（１３）記載の固体撮像素子の製造方法。
【０１１５】
（１５）
前記不純物を含む材料層を成膜する際、前記トレンチを埋め込むと共に前記半導体層の受光面上にも、前記不純物を含む材料層を成膜し、
前記画素分離部を形成する際、前記配線層に対して前記半導体層および前記不純物を含む材料層を選択的に加熱し、前記トレンチ内に当該画素分離部を形成すると共に、前記受光面上に界面不純物層を形成する
（１０）〜（１４）の何れか記載の固体撮像素子の製造方法。
【０１１６】
（１６）
前記配線層を形成する前に、前記受光面とは逆の表面側から前記半導体層にイオン注入を行い、当該半導体層の表面層に画素分離接合部を形成することと、
前記トレンチを形成する際に、前記画素分離接合部に接合するように当該トレンチを形成することとを含む
（１０）〜（１５）の何れか記載の固体撮像素子の製造方法。
【０１１７】
（１７）
前記不純物を含む材料層として、不純物を含む絶縁膜を成膜し、
前記画素分離部を形成する際、レーザーアニールを用いて前記配線層に対して前記半導体層および前記不純物を含む材料層を選択的に加熱し、前記トレンチの側壁に不純物を拡散させ、当該トレンチ内の不純物を含む絶縁膜と、当該トレンチの側壁に沿って設けられた不純物領域とで構成される当該画素分離部を形成する
（１０）記載の固体撮像素子。
【０１１８】
（１８）
半導体層と、
前記半導体層内に配列された複数の光電変換部と、
前記光電変換部を画素ごとに分離する位置に、前記半導体層の受光面から当該受光面とは逆の表面に向かって幅が同じ形状で設けられ、不純物を含む材料で構成された画素分離部と、
前記光電変換部に入射光を導く光学系とを備えた
電子機器。
【符号の説明】
【０１１９】
１／１−１／１−２／１−３／１−４…固体撮像素子、３…画素、２０…配線層、３０…半導体層、３０ａ…受光面、３０ｂ…表面、３１…光電変換部、３２／３２−１／３２−２／３２−３／３２−４…画素分離部、３２ａ…トレンチ、３２ｂ…不純物を含む非晶質半導体層（不純物を含む材料層）、３２ｃ…不純物を含む結晶性半導体、３２ｄ…不純物を含む酸化シリコン膜（不純物を含む絶縁膜）、３２ｅ…不純物領域、３３…画素分離接合部、３６…界面不純物層、Ｃ…会合部
【図１】
2013157422.tif 000003
【図２】
2013157422.tif 000004
【図３】
2013157422.tif 000005
【図４】
2013157422.tif 000006
【図５】
2013157422.tif 000007
【図６】
2013157422.tif 000008
【図７】
2013157422.tif 000009
【図８】
2013157422.tif 000010
【図９】
2013157422.tif 000011
【図１０】
2013157422.tif 000012
【図１１】
2013157422.tif 000013
【図１２】
2013157422.tif 000014
【図１３】
2013157422.tif 000015