(57)【要約】【課題】半導体素子からの放熱能力を維持又は増大すると共に、導体パターンにおける抵抗損失を低減することができる半導体パワーモジュールを提供する。【解決手段】絶縁基板１２と、絶縁基板上に設けられた導体パターン１４と、導体パターン上に実装された半導体素子１６と、導体パターンと半導体素子を電気的に接続する配線材１８とを備える。導体パターン１４は、半導体素子１６が実装される実装部分１４ａと、半導体素子１６が実装されない非実装部分１４ｂとからなる。非実装部分１４ｂの厚さは、導体パターン１４における抵抗損失を低減させるように実装部分１４ａより厚く設定されている。【選択図】図２
2013157394.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
絶縁基板上に設けられた導体パターンと、
導体パターン上に実装された半導体素子と、
導体パターンと半導体素子を電気的に接続する配線材とを備え、
前記導体パターンは、半導体素子が実装される実装部分と、半導体素子が実装されない非実装部分とからなり、
非実装部分の厚さは、導体パターンにおける抵抗損失を低減させるように実装部分より厚く設定されている、ことを特徴とする半導体パワーモジュール。
【請求項２】
前記非実装部分の厚さは、１ｍｍ以上、２ｍｍ以下である、ことを特徴とする請求項１に記載の半導体パワーモジュール。
【請求項３】
前記実装部分の厚さは、半導体素子の放熱能力を増大させるように、４００μｍ以下、１００μｍ以上に設定されている、ことを特徴とする請求項１に記載の半導体パワーモジュール。
【請求項４】
前記実装部分は、その上に実装される半導体素子の接触面全体より広く設定され、
前記非実装部分は、その上に接続される配線材の入力用の接続位置から出力用の接続位置までを含む範囲に設定される、ことを特徴とする請求項１に記載の半導体パワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴなどを用いる半導体パワーモジュールに関する。
【背景技術】
【０００２】
半導体パワーモジュールは、例えばＩＧＢＴなどを用いたインバータやコンバータに用いられる。
図１は、半導体パワーモジュールの基本構造図である。この図に示すように、半導体パワーモジュールでは、銅やアルミニウムなどの金属で構成したベース１の上に、絶縁基板２を介して半導体素子３が実装される。絶縁基板２は窒化アルミニウムなどの基板を銅やアルミニウムなどの導体パターン４でサンドウィッチするような構造になっている。半導体素子３は、絶縁基板２の上面の導体パターン４（銅またはアルミニウム板）の上に半田を介して実装される。また、半導体素子３は配線材６（アルミニウムワイヤや銅ワイヤなど）で、他の配線部材（ブスバー５や銅パターン）と配線される。
上述した半導体パワーモジュールは、例えば特許文献１，２に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−７０８６３号公報、「半導体パワーモジュール」
【特許文献２】特開２００８−１０３５５８号公報、「半導体パワーモジュール」
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したように、半導体パワーモジュールでは、半導体素子３は、絶縁基板２の上面の導体パターン４（銅またはアルミニウム板）の上に半田を介して実装される。この場合、半導体素子３で発生した熱は、半導体素子３の下に位置する導体パターン４を介してベース１に放熱される。また、半導体素子３の入力端子（又は出力端子）は、半導体素子３の外側に位置する導体パターン４を介して外部の配線部材（ブスバー５や銅パターン）と電気的に接続する。
【０００５】
近年、半導体パワーモジュールは高出力化しており、例えば電圧１００〜１７００Ｖ、電流１００〜６００Ａに達している。この高出力化に伴い、半導体素子３で発生する熱の放熱能力を増大させると共に、導体パターン４で発生する抵抗損失を低減させることが要望されていた。
しかし、放熱能力を増大させるには導体パターン４を薄くする必要があり、抵抗損失を低減させるには導体パターン４を厚くする必要があるため、放熱能力の増大と抵抗損失の低減は、トレードオフの関係にあり両立が困難であった。
【０００６】
本発明は、かかる要望を満たすために創案されたものである。すなわち本発明の目的は、半導体素子からの放熱能力を維持又は増大すると共に、導体パターンにおける抵抗損失を低減することができる半導体パワーモジュールを提供することにある。
【課題を解決するための手段】
【０００７】
本発明によれば、絶縁基板と、
絶縁基板上に設けられた導体パターンと、
導体パターン上に実装された半導体素子と、
導体パターンと半導体素子を電気的に接続する配線材とを備え、
前記導体パターンは、半導体素子が実装される実装部分と、半導体素子が実装されない非実装部分とからなり、
非実装部分の厚さは、導体パターンにおける抵抗損失を低減させるように実装部分より厚く設定されている、ことを特徴とする半導体パワーモジュールが提供される。
【発明の効果】
【０００８】
上記本発明の構成によれば、非実装部分の厚さが実装部分より厚いので、実装部分の厚さを半導体素子の放熱能力を維持又は増大させるように薄くした場合でも、非実装部分を流れる電流の断面積を大きくすることができ、非実装部分における抵抗損失を低減することができる。
従って、半導体素子の放熱能力を維持又は増大させると共に、導体パターンの非実装部分における抵抗損失を低減し、効率の良いモジュールを構成することができる。
【図面の簡単な説明】
【０００９】
【図１】半導体パワーモジュールの基本構造図である。
【図２】本発明と従来例の半導体パワーモジュールの模式的斜視図である。
【図３】本発明の効果を説明する説明図である。
【発明を実施するための形態】
【００１０】
以下、本発明の好ましい実施形態を添付図面に基づいて詳細に説明する。なお、各図において共通する部分には同一の符号を付し、重複した説明を省略する。
【００１１】
図２は、本発明と従来例の半導体パワーモジュールの模式的斜視図である。この図において、（Ａ）は本発明の半導体パワーモジュール１０、（Ｂ）は従来例の半導体パワーモジュールである。
【００１２】
図２（Ａ）（Ｂ）において、本発明と従来例の半導体パワーモジュールは、絶縁基板１２、導体パターン１４、半導体素子１６及び配線材１８を備える。
絶縁基板１２は、銅やアルミニウムなどの金属で構成したベース１（図１参照）の上に密着して設けられる。ベース１は、半導体素子１６を冷却するためのヒートシンクとして機能する。
導体パターン１４は、銅やアルミニウムなどの導電性材料からなり、絶縁基板１２の上に密着して設けられる。導体パターン１４はこの例ではそれぞれ３つが示されている。
【００１３】
半導体素子１６は、例えば、ＩＧＢＴチップやダイオードチップであり、導体パターン１４の上に半田を介して実装されている。なお、この例で導体パターン１４の１つには半導体素子１６が実装されていないが、同様に実装してもよい。
【００１４】
配線材１８は、ワイヤボンディングによるアルミニウムワイヤや銅ワイヤなどであり、導体パターン１４と半導体素子１６を電気的に接続している。なお、配線材１８は、同様に導体パターン１４と外部の配線部材（ブスバー１９）とを電気的に接続している。
上述した構成は、図２（Ａ）（Ｂ）において同一である。
【００１５】
上述した構成により、例えば電圧１００〜１７００Ｖ、電流１００〜６００Ａの電力を、外部の配線部材（ブスバー１９）から配線材１８及び導体パターン１４を介して１又は複数の半導体素子１６（ＩＧＢＴやダイオード）に入力し、半導体素子１６によりこれを交流（又は直流）に変換し、変換された電力を、導体パターン１４及び配線材１８を介して外部の配線部材（ブスバー１９）に出力することができる。
なお、半導体素子１６は、上述した電力変換以外の変換（例えば高周波の発振）であってもよい。
【００１６】
図２（Ｂ）に示すように、従来の半導体パワーモジュールの構成は、絶縁基板１２の上に設置された導体パターン１４の上に、半導体素子１６を実装していた。また導体パターン１４は、通常、厚さ１００〜４００μｍ程度での均一の厚みであった。
しかし、近年の半導体素子１６の低損失化、駆動回路の改善に伴い、半導体素子１６で消費される損失は著しく低減されてきている。これに伴い、さらなる省エネ、効率化を実現するために、導体パターン１４において発生する損失を改善する必要があった。
【００１７】
図２（Ａ）の本発明の半導体パワーモジュール１０において、導体パターン１４は、半導体素子１６が実装される実装部分１４ａと、半導体素子１６が実装されない非実装部分１４ｂとからなる。
非実装部分１４ｂの厚さは、導体パターン１４における抵抗損失を低減させるように実装部分１４ａより厚く設定されている。非実装部分１４ｂの厚さは、好ましくは１ｍｍ以上、２ｍｍ以下である。
なお、半導体素子１６が実装されない導体パターン１４は、非実装部分１４ｂの厚さに設定するのがよい。
また、実装部分１４ａの厚さは、半導体素子１６の放熱能力を増大させるように、好ましくは４００μｍ以下、１００μｍ以上に設定するのがよい。
【００１８】
また、実装部分１４ａは、その上面に実装される半導体素子１６の接触面全体より広く、半導体素子１６の接触面全体から熱が実装部分１４ａを介してベース１に流れるように設定するのがよい。
一方、非実装部分１４ｂは、その上面に接続された配線材１８を介して流れる電流密度を均一化しかつ十分低くなるように、配線材１８の入力用の接続位置から出力用の接続位置までを含む範囲に設定するのがよい。
【００１９】
上述のように本発明では、従来、均一の厚みで形成されていた導体パターン１４を半導体素子１６のレイアウトにより厚みを意図的に変えることを特徴としている。
【００２０】
図２（Ａ）に示した本発明のような構造とすることで、半導体素子１６の直下（半導体素子１６が実装される実装部分１４ａ）の板厚が薄いので、実装部分１４ａの熱伝導性が高くなり、半導体素子１６からベース１への放熱を良くしてシステムの効率と信頼性を向上することができる。
また、半導体素子１６の直下以外の箇所（半導体素子１６が実装されない非実装部分１４ｂ）の板厚を厚くすることで、非実装部分１４ｂの電気導電性が高くなり、システム全体の効率を向上することができる。
従って、本発明により、シンプルな構造で、省エネ、高効率、高信頼性の要求の高いパワーエレクトロニクス機器全体の性能向上が図れる。
【００２１】
上述した本発明のような導体パターン１４は、プレスによる成形、またはプレス後の導体パターン１４を加工（例えば切削）することで実現可能である。
【００２２】
図３は、本発明の効果を説明する説明図である。この図において、半導体パワーモジュールは、導体パターン１４の上に半導体素子１６を実装したものである。
この例で、導体パターン１４は、幅２０ｍｍ、長さ４０ｍｍ、厚さ０．４ｍｍのアルミニウム製である。また、半導体素子１６は、幅１０ｍｍ、長さ１０ｍｍのＩＧＢＴチップである。
【００２３】
アルミニウムの電気抵抗率を２．６５×１０−８Ωｍとすると、導体パターン１４の電気抵抗Ｒは、
Ｒ＝（２．６５×１０−８）×（４０×１０−３）／（０．４×１０−３）／（２０×１０−３）＝０．１３ｍΩ・・・（１）となる。
この導体パターン１４に２００Ａの電流が流れたときに、導体パターン１４で発生する損失は、０．１３×２００２＝５．２Ｗ・・・（２）となる。
【００２４】
同様の導体パターン１４を使用して、２つのＩＧＢＴチップ、２つのダイオードチップの計４チップでインバータの１アームを構成した場合、導体パターン１４の損失は、５．２Ｗ×４＝２０．８Ｗ・・・（３）となる。
この時、インバータの主要損失発生部であるＩＧＢＴチップとダイオードチップでの損失は、ＩＧＢＴチップの損失損（１００Ｗ）＋定常損（８０Ｗ）＝１８０Ｗ、ダイオードチップ４０Ｗとなる。
このように、インバータの主要部品であるＩＧＢＴチップとダイオードチップで発生する損失（２２０Ｗ）の１０％ものエネルギーが導体パターン１４で消費されている。
【００２５】
この導体パターン１４の厚さを０．４ｍｍから１ｍｍに厚くすると、導体パターン１４での損失は２０Ｗから８Ｗに改善する。また、導体パターン１４の厚さを２ｍｍに厚くすると、損失は４Ｗ程度になる。すなわち、基本的には、非実装部分１４ｂの厚さ＞実装部分１４ａの厚さであれば、少なからず導体パターン１４での損失改善の効果が得られる。
【００２６】
半導体素子１６の進歩により、半導体素子１６で発生する損失は減少傾向である。例えば、ＳｉＣ素子を使えば、従来の半導体素子１６（Ｓｉ半導体）の損失の数１０分の１から数１００分の１になるともいわれている。
この場合、相対的に導体パターン１４の損失が大きくなってしまうので、導体パターン１４での損失を改善することで大きなメリットを生むことができる。
【００２７】
上述したように本発明の構成によれば、非実装部分１４ｂの厚さが実装部分１４ａより厚いので、実装部分１４ａの厚さを半導体素子１６の放熱能力を維持又は増大させるように薄くした場合でも、非実装部分１４ｂを流れる電流の断面積を大きくすることができ、非実装部分１４ｂにおける抵抗損失を低減することができる。
従って、半導体素子１６の放熱能力を維持又は増大させると共に、導体パターン１４の非実装部分１４ｂにおける抵抗損失を低減し、効率の良いモジュールを構成することができる。
【００２８】
なお、本発明は上述した実施形態に限定されず、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【符号の説明】
【００２９】
１０  半導体パワーモジュール、１２  絶縁基板、
１４  導体パターン、１４ａ  実装部分、１４ｂ  非実装部分、
１６  半導体素子、１８  配線材、１９  ブスバー
【図１】
2013157394.tif 000003
【図２】
2013157394.tif 000004
【図３】
2013157394.tif 000005