(57)【要約】【課題】適切な特性を持つデプレッションＭＯＳを作り込めない、一般のＣＭＯＳプロセスであっても実現可能な、低電圧動作及び低電圧の基準電圧出力が可能で、省電力や回路スペース縮小が可能な基準電圧源を提供する。【解決手段】第１のダイオードＤ１の接合の単位面積当たりの電流が、第２のダイオードＤ２の接合の単位面積当たりの電流より小とされる。第１のダイオードＤ１及び第２のダイオードＤ２におけるアノードに跨って接続される、これら接続点間の差電圧に従って充電される第１のコンデンサＣ１の電荷に応じた電圧に基づいて、基準電圧を差動増幅器３から出力する。２つのダイオードＤ１、Ｄ２の順方向電圧を電流として求め合算したり（加算回路）、後に電圧変換したりする（電流／電圧変換回路）といった必要がなく、消費電流や素子数を削減できる。【選択図】図１
2013143017.tif 000002
【特許請求の範囲】
【請求項１】
第１のダイオードには第１の電流源から電流が流され、第２のダイオードには第２の電流源から電流が流され、これら第１のダイオード及び第２のダイオードの、カソード又はアノードが相互に接続されて同電位点とされると共に、
前記第１のダイオードの接合の単位面積当たりの電流が、前記第２のダイオードの接合の単位面積当たりの電流より小とされ、
前記第１のダイオード及び前記第２のダイオードにおける前記同電位点とは反対側の、アノード又はカソードに跨って接続される、これら接続点間の差電圧に従って充電される第１のコンデンサの電荷に応じた電圧に基づいて、基準電圧を出力するようにしたことを特徴とする基準電圧発生回路。
【請求項２】
前記第１のダイオード及び前記第２のダイオードの前記接続点の内の一方と、前記同電位点とに跨って接続され、充電される第２のコンデンサを更に備え、
前記第１のコンデンサの電荷、及び前記第２のコンデンサの電荷の和に応じた電圧に基づいて、基準電圧を出力するようにしたことを特徴とする請求項１に記載の基準電圧発生回路。
【請求項３】
前記電荷に応じた電圧が入力され、負帰還経路に第３のコンデンサが直列に挿入された負帰還型増幅回路を更に備え、
該負帰還型増幅回路の出力から、基準電圧を出力することを特徴とする請求項１又は請求項２に記載の基準電圧発生回路。
【請求項４】
オン時に、前記第１のダイオードには前記第１の電流源から電流を流すと共に、前記第２のダイオードには前記第２の電流源から電流を流す回路を形成する、複数のアナログスイッチによる第１のスイッチ群と、
オン時に、基準電圧を前記負帰還型増幅回路から増幅出力する回路を形成する、複数のアナログスイッチによる第２のスイッチ群と、を備え、
前記第１のスイッチ群及び前記第２のスイッチ群は、排他的にオンオフするものであることを特徴とする請求項３に記載の基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路に係り、特に２つのダイオードの順方向電圧の差に従って、基準電圧源を得るようにされた基準電圧発生回路の改良に関する。
【背景技術】
【０００２】
半導体内蔵のアナログ回路では、ＡＤコンバータやＤＡコンバータの参照電圧や、電池電圧低下の検出などに、温度や電源変動に影響を受け難い基準電圧を必要とすることが多い。なお、基準電圧発生回路からこのような基準電圧を出力するために、該基準電圧発生回路内で用いられる電圧源を基準電圧源とする。
【０００３】
一般的に、ボタン電池１個（１．５Ｖ）や太陽電池１セルの低電圧電源で動作するアナログ回路では、エンハンスメントＭＯＳ（Metal  Oxide  Semiconductor）とデプレッションＭＯＳのスレッショールド電圧の差電圧を基準電圧として利用される。しかしながら、基準電圧源に使える適切な特性を持つデプレッションＭＯＳが形成できるＩＣ（Integrated  Circuit）プロセスは少ない。
【０００４】
一方、リチウム電池のような３Ｖ電源を使う場合は、一般のＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）プロセスで実現できる、ダイオードの順方向電圧とその温度特性を補償する電圧を加算して得られるバンドギャップリファレンス回路が利用されることが多い。
【０００５】
一般的にバンドギャップリファレンス回路の出力電圧の基準電圧は１．２Ｖ程度となり、この電圧を使うためのアナログ回路は、それより０．２Ｖ程度高い１．４Ｖを超える電源電圧を必要とする。しかしながら、ボタン電池１個や太陽電池１セルの低電圧電源では、電池電圧の低下検出や、システムリセットのための電源投入検出は、１．４Ｖよりも低い電源電圧まで動作することが求められる。
【０００６】
ここで、より低い基準電圧源を得るため、２つのダイオードの順方向電圧の差に従って、基準電圧源を得ることが行われている。順方向電圧の差により得ることで、順方向電圧そのものより低い基準電圧を得ることができる。ダイオードの順方向電圧は、ＰＮ接合の電流密度に依存する。従って、ＰＮ接合の電流密度を異ならせることで、ダイオードの順方向電圧を異ならせることができる。
【０００７】
特許文献１では、ＰＮ接合の順方向電圧の差を電流量の加算により求め、基準電圧となる電圧に変換することで、温度依存性、電源電圧依存性が少ない基準電圧を１．２５Ｖ以下で得るようにしている。電圧の和や差は、通常対応する電流の和や差として得るようにしている。このため、この特許文献１などでは、電流による加算回路や電流／電圧変換回路を要し、これらの回路は相当の消費電力及び回路スペースを要する。
【０００８】
更に、特許文献２では、順方向電圧の差ΔＶｂｅの正の温度特性により、順方向電圧Ｖｂｅ２の負の温度特性を相殺することで、基準電圧Ｖｒｅｆの温度特性の最適化を図るための、倍率Ｋａの補正をする第１抵抗Ｒ１や第２抵抗Ｒ２の微調整可能なトリミング手段を備えている。
【０００９】
又、特許文献３では、電流密度を変えた一対の接合型素子の順方向電圧の差を、これらに比例する電流の差として得て電圧変換した電圧を、接合型素子の順方向電圧から減じ、基準電圧を得ることで、バンドギャップ電圧より低く、かつバンドギャップ温度特性を有する基準電圧を発生するようにしている。
【００１０】
特許文献４では、負の１次温度係数をもつ順方向電圧Ｖｂｅ０と、正の１次温度係数をもつ、電流密度の異なるｐ−ｎ接合ダイオードの順方向電圧の差（Ｖｐｔａｔ＝Ｖｂｅｎ−Ｖｂｅ０）、又、抵抗Ｒ１０とバイポーラのトランジスタＱ１０〜Ｑ１３からなる電流生成部により、正の２次温度係数をもった基準電圧を生成するようにしている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−４５１２５号公報
【特許文献２】特開２００２−９１５８９号公報
【特許文献３】特開２０１１−１２３６０５号公報
【特許文献４】特開２０１１−１６５１０３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、基準電圧発生回路は、低電圧動作の要求と併せて、省電力が求められている。特に、携帯機器に内蔵される場合、電源はボタン電池などであり消費電力の低減の要求は強い。又、携行性の面で回路スペースの縮小の要求もある。
【００１３】
本発明は、前記従来の問題点を解決するべくなされたもので、基準電圧源に使える適切な特性を持つデプレッションＭＯＳを作り込めない、一般のＣＭＯＳプロセスであっても実現可能な、低電圧動作及び低電圧の基準電圧出力が可能で、省電力や回路スペース縮小が可能な基準電圧源を提供することを課題とする。
【課題を解決するための手段】
【００１４】
本発明は、第１のダイオードには第１の電流源から電流が流され、第２のダイオードには第２の電流源から電流が流され、これら第１のダイオード及び第２のダイオードの、カソード又はアノードが相互に接続されて同電位点とされると共に、前記第１のダイオードの接合の単位面積当たりの電流が、前記第２のダイオードの接合の単位面積当たりの電流より小とされ、前記第１のダイオード及び前記第２のダイオードにおける前記同電位点とは反対側の、アノード又はカソードに跨って接続される、これら接続点間の差電圧に従って充電される第１のコンデンサの電荷に応じた電圧に基づいて、基準電圧を出力するようにしたことにより、前記課題を解決したものである。
【００１５】
ここで、前記第１のダイオード及び前記第２のダイオードの前記接続点の内の一方と、前記同電位点とに跨って接続され、充電される第２のコンデンサを更に備え、前記第１のコンデンサの電荷、及び前記第２のコンデンサの電荷の和に応じた電圧に基づいて、基準電圧を出力することができる。
【００１６】
又、前記電荷に応じた電圧が入力され、負帰還経路に第３のコンデンサが直列に挿入された負帰還型増幅回路を更に備え、該負帰還型増幅回路の出力から、基準電圧を出力することができる。
【００１７】
更には、オン時に、前記第１のダイオードには前記第１の電流源から電流を流すと共に、前記第２のダイオードには前記第２の電流源から電流を流す回路を形成する、複数のアナログスイッチによる第１のスイッチ群と、オン時に、基準電圧を前記負帰還型増幅回路から増幅出力する回路を形成する、複数のアナログスイッチによる第２のスイッチ群と、を備えることができる。これら第１のスイッチ群及び第２のスイッチ群は、排他的にオンオフするものである。
【発明の効果】
【００１８】
本発明によれば、２つのダイオードの順方向電圧の差を、これらダイオードに跨るコンデンサに蓄積される電荷に基づいて得ると共に、該電荷に基づいて基準電圧を発生する。このため、これら順方向電圧に相当する電流をそれぞれ得てから合算し（加算回路）、後に電圧変換する（電流／電圧変換回路）といった必要がなく、従って、少ない消費電流、又少ない素子数で基準電圧源を提供することができ、基準電圧の低電圧化、基準電圧源の低動作電圧化、低消費電力化、回路の小型化を図ることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態の基準電圧発生回路の回路図
【図２】上記基準電圧発生回路における基準電圧源・充電動作ステップを示す回路図
【図３】上記基準電圧発生回路における基準電圧・増幅出力動作ステップを示す回路図
【図４】本発明の第２実施形態の基準電圧発生回路の回路図
【図５】上記基準電圧発生回路における基準電圧源・充電動作ステップを示す回路図
【図６】上記基準電圧発生回路における基準電圧・増幅出力動作ステップを示す回路図
【図７】前記第１実施形態の変形例である、電流源をダイオードのカソード側に設けた本発明の第３実施形態の基準電圧発生回路の回路図
【図８】前記第２実施形態の変形例である、電流源をダイオードのカソード側に設けた本発明の第４実施形態の基準電圧発生回路の回路図
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【００２１】
従来から、バンドギャップリファレンス回路は、ダイオードの順方向電圧を得ると共にその温度特性を補償するため、２つのダイオード間の差電圧を増幅した上で加算して得られる、通常１．２Ｖ程度の基準電圧を発生する。しかしながら、ＩＣを低電源電圧で動作させるためには、より低い基準電圧が得られることが望ましい。
【００２２】
そこで、以下に述べる本発明のいずれの実施形態でも、２つのダイオードの順方向電圧を、差動増幅器３とスイッチトキャパシタ回路により、１倍未満に増幅し加算することで、１．２Ｖより低い基準電圧を作り出している。
【００２３】
図１は、本発明の第１実施形態の基準電圧発生回路の回路図である。まず、本実施形態の回路構成について説明する。
【００２４】
電流源Ｉ１はダイオードＤ１のアノードに接続される。電流源Ｉ２はダイオードＤ２のアノードに接続される。これら電流源Ｉ１及び電流源Ｉ２は、それぞれ所定の定電流値Ｉ１及びＩ２の電流を高電位電源ＶＤＤから供給する。又、これらダイオードＤ１及びダイオードＤ２のカソードは、低電位電源（グランド）ＧＮＤに接続され、これらカソードは同電位になっている。
【００２５】
ダイオードＤ１の接合の単位面積当たりに流れる電流は、ダイオードＤ２の接合の単位面積当たりに流れる電流よりも小さい。従って、ダイオードＤ１の順方向電圧は、ダイオードＤ２の順方向電圧よりも小さくなっている。
【００２６】
ダイオードＤ１のアノードからアナログスイッチＳ１を介して、コンデンサＣ１に接続され、該コンデンサＣ１のもう一端はダイオードＤ２のアノードに接続される。このようにコンデンサＣ１は、アナログスイッチＳ１がオンとなると、ダイオードＤ１のアノード及びダイオードＤ２のアノードに跨って接続される。
【００２７】
ダイオードＤ２のアノードは、差動増幅器３の非反転入力に接続するとともに、アナログスイッチＳ２を介して、コンデンサＣ２に接続され、該コンデンサＣ２のもう一端はアナログスイッチＳ３を介して、低電位電源（グランド）ＧＮＤに接続される。このようにコンデンサＣ２は、アナログスイッチＳ２及びＳ３がオンとなると、ダイオードＤ２のアノード、及び低電位電源ＧＮＤに跨って接続される。この低電位電源ＧＮＤは、このコンデンサＣ２の一端に加えてダイオードＤ１及びダイオードＤ２のカソードが接続され、これらカソード及びコンデンサＣ２の一端は同電位になっている。
【００２８】
ここで、差動増幅器３は、非反転入力（図中＋入力）及び反転入力（図中−入力）の差電圧を増幅し出力するものである。該出力は以下において増幅器出力とも呼ぶ。本実施形態では、基準電圧発生回路における該差動増幅器３の増幅率は、（Ｃ１＋Ｃ２）及びＣ３のキャパシタンス比その他に依存して定まる。
【００２９】
コンデンサＣ１とダイオードＤ１の接続点はアナログスイッチＳ４を介して、該差動増幅器３の反転入力に接続される。コンデンサＣ２とアナログスイッチＳ２の接続点は、アナログスイッチＳ５を介して、該差動増幅器３の反転入力に接続される。又、コンデンサＣ２とアナログスイッチＳ３の接続点は、アナログスイッチＳ６を介してダイオードＤ２のアノードと接続される。
【００３０】
差動増幅器３の反転入力と出力の間、つまり該差動増幅器３の負帰還の帰還経路には、コンデンサＣ３とアナログスイッチＳ７が並列に接続される。
【００３１】
ここで、アナログスイッチＳ１〜Ｓ３、Ｓ７は第１のスイッチ群であり、アナログスイッチＳ４〜Ｓ６は第２のスイッチ群である。これら第１のスイッチ群及び第２のスイッチ群は、互いに排他的にオンオフする。又、以下において、便宜上、第１のスイッチ群がオンとなるタイミングを基準電圧源・充電動作ステップ、第２のスイッチ群がオンとなるタイミングを基準電圧・増幅出力動作ステップと呼ぶ。
【００３２】
次に、本実施形態の回路動作について説明する。
【００３３】
図２は、本実施形態の基準電圧発生回路において、第１のスイッチ群がオンとなる、基準電圧源・充電動作ステップを示す回路図である。又、図３は、第２のスイッチ群がオンとなる、該基準電圧発生回路における基準電圧・増幅出力動作ステップを示す回路図である。これら図２及び図３は、それぞれの動作状態を把握し易いように、図１に基づいて、それぞれの動作状態においてオフになっているアナログスイッチＳ１〜Ｓ７と、その回路を省くように図示したものである。
【００３４】
アナログスイッチＳ１〜Ｓ３、Ｓ７（図２における基準電圧源・充電動作ステップ）と、アナログスイッチＳ４〜Ｓ６（図３における基準電圧・増幅出力動作ステップ）は排他的にオンオフを繰り返し、アナログスイッチＳ４、Ｓ５、Ｓ６がオンした時の差動増幅器３の出力電圧が、安定した基準電圧となる。
【００３５】
まず、図２では、コンデンサＣ１はダイオードＤ１のアノード及びダイオードＤ２のアノードに跨って接続され、該コンデンサＣ１には、ダイオードＤ１の順方向電圧及びダイオードＤ２の順方向電圧の差に従った電荷が充電される。又、コンデンサＣ２はダイオードＤ２のアノード及びカソードに跨って接続され、該コンデンサＣ２には、ダイオードＤ２の順方向電圧に従った電荷が充電される。なお、差動増幅器３は、アナログスイッチＳ７がオンで増幅器出力は反転入力に接続されて増幅率は１となり、ダイオードＤ２の順方向電圧と等しい電圧を出力する。
【００３６】
次に、図３では、コンデンサＣ１及びコンデンサＣ２が並列で、差動増幅器３の反転入力及び非反転入力に接続される。又、この非反転入力は、ダイオードＤ２により低電位電源（グランド）ＧＮＤに接続され、該低電位電源ＧＮＤよりダイオードＤ２の順方向電圧だけ高い電位となる。このため、差動増幅器３は、図２に示す回路動作で充電されたコンデンサＣ１及びコンデンサＣ２に蓄えられている電荷、（Ｃ１＋Ｃ２）及びＣ３のキャパシタンス比、ダイオードＤ２による非反転入力の電位に応じた電圧を出力する。
【００３７】
そして、このような基準電圧・増幅出力動作ステップにおいて、定常状態乃至は略定常状態になった基準電圧を、サンプルホールド回路１でサンプリングすることで直流電圧が得られる。このサンプルホールド回路１は、アナログスイッチＳ８及びコンデンサＣ４により構成され、アナログスイッチＳ８のオン時に基準電圧がサンプリングされる。また、電流源Ｉ１、電流源Ｉ２、アナログスイッチＳ１〜Ｓ７と差動増幅器３を、サンプリング時にのみ間欠動作させる事で、低消費電力化が図れる。
【００３８】
続いて、コンデンサＣ１〜Ｃ３の容量の設計方法について説明する。
【００３９】
ダイオードＤ１の順方向電圧をＶＤ１、ダイオードＤ２の順方向電圧をＶＤ２、これらの差（ＶＤ２−ＶＤ１）をΔＶＤとすると、基準電圧Ｖｒｅｆは、（１）式で表される。
【００４０】
Ｖｒｅｆ＝Ｃ１／Ｃ３×ΔＶＤ＋（１−Ｃ２／Ｃ３）×ＶＤ２  ・・・（１）
【００４１】
ここで、ΔＶＤは正の温度依存性ｄΔＶＤ／ｄＴを、ＶＤ２は負の温度依存性ｄＶＤ２／ｄＴを持つので、Ｖｒｅｆの温度依存性ｄＶｒｅｆ／ｄＴが０となるような、コンデンサＣ２の条件を求めると（２）式が得られる。
【００４２】
Ｃ２＝Ｃ１×（ｄΔＶＤ／ｄＴ）／（ｄＶＤ２／ｄＴ）＋Ｃ３  ・・・（２）
【００４３】
（２）式を満足するように、コンデンサＣ１〜Ｃ３の容量を設計することで、１．２Ｖ以下を含む温度に依存しない任意のＶｒｅｆが得られる。
【００４４】
次に、図４は、本発明の第２実施形態の基準電圧発生回路の回路図である。
【００４５】
本第２実施形態も、第１実施形態と同様に１．２Ｖより低い基準電圧を作り出すことができる。
【００４６】
まず、第２実施形態の回路構成について説明する。
【００４７】
電流源Ｉ１はダイオードＤ１のアノードに接続される。電流源Ｉ２はダイオードＤ２のアノードに接続される。これらダイオードＤ１及びダイオードＤ２のカソードは、低電位電源（グランド）ＧＮＤに接続され、これらカソードは同電位になっている。
【００４８】
ダイオードＤ１の接合の単位面積当たりに流れる電流は、ダイオードＤ２の接合の単位面積当たりに流れる電流よりも小さい。従って、ダイオードＤ１の順方向電圧は、ダイオードＤ２の順方向電圧よりも小さくなっている。
【００４９】
ダイオードＤ１のアノードからアナログスイッチＳ１を介して、コンデンサＣ１に接続され、該コンデンサＣ１のもう一端はアナログスイッチＳ９、Ｓ１０に接続される。コンデンサＣ１は、アナログスイッチＳ９を介して、ダイオードＤ２のアノードに接続される。コンデンサＣ１は、アナログスイッチＳ１０を介して、ダイオードＤ１のアノードに接続される。このようにコンデンサＣ１は、アナログスイッチＳ１及びＳ９がオンとなると、ダイオードＤ１のアノード及びダイオードＤ２のアノードに跨って接続される。
【００５０】
ダイオードＤ１のアノードは、差動増幅器３の非反転入力に接続するとともに、アナログスイッチＳ２を介して、コンデンサＣ２に接続され、該コンデンサＣ２のもう一端はアナログスイッチＳ３を介して、低電位電源（グランド）ＧＮＤに接続される。このようにコンデンサＣ２は、アナログスイッチＳ２及びＳ３がオンとなると、ダイオードＤ２のアノード、及び低電位電源ＧＮＤに跨って接続される。この低電位電源ＧＮＤは、このコンデンサＣ２の一端に加えてダイオードＤ１及びダイオードＤ２のカソードが共に接続され、これらカソード及びコンデンサＣ２の一端は同電位になっている。
【００５１】
コンデンサＣ１とダイオードＤ１の接続点はアナログスイッチＳ４を介して、該差動増幅器３の反転入力に接続される。コンデンサＣ２とアナログスイッチＳ２の接続点は、アナログスイッチＳ５を介して、該差動増幅器３の反転入力に接続される。又、コンデンサＣ２とアナログスイッチＳ３の接続点は、アナログスイッチＳ６を介してダイオードＤ１のアノードと接続される。
【００５２】
差動増幅器３の反転入力と増幅器出力の間、つまり該差動増幅器３の負帰還の帰還経路には、コンデンサＣ３とアナログスイッチＳ７が並列に接続される。
【００５３】
ここで、アナログスイッチＳ１〜Ｓ３、Ｓ７、Ｓ９は第１のスイッチ群であり、アナログスイッチＳ４〜Ｓ６、Ｓ１０は第２のスイッチ群である。これら第１のスイッチ群及び第２のスイッチ群は、互いに排他的にオンオフする。
【００５４】
次に、本実施形態の回路動作について説明する。
【００５５】
図５は、本実施形態の基準電圧発生回路において、第１のスイッチ群がオンとなる、基準電圧源・充電動作ステップを示す回路図である。又、図６は、第２のスイッチ群がオンとなる、該基準電圧発生回路における基準電圧・増幅出力動作ステップを示す回路図である。これら図５及び図６は、それぞれの動作状態を把握し易いように、図４に基づいて、それぞれの動作状態においてオフになっているアナログスイッチＳ１〜Ｓ７と、その回路を省くように図示したものである。
【００５６】
アナログスイッチＳ１〜Ｓ３、Ｓ７、Ｓ９（図５における基準電圧源・充電動作ステップ）と、アナログスイッチＳ４〜Ｓ６、Ｓ１０（図６における基準電圧・増幅出力動作ステップ）は排他的にオンオフを繰り返し、アナログスイッチＳ４〜Ｓ６、Ｓ１０がオンした時の差動増幅器３の出力電圧が、安定した基準電圧となる。
【００５７】
まず、図５では、コンデンサＣ１はダイオードＤ１のアノード及びダイオードＤ２のアノードに跨って接続され、該コンデンサＣ１には、ダイオードＤ１の順方向電圧及びダイオードＤ２の順方向電圧の差に従った電荷が充電される。又、コンデンサＣ２はダイオードＤ２のアノード及びカソードに跨って接続され、該コンデンサＣ２には、ダイオードＤ２の順方向電圧に従った電荷が充電される。なお、差動増幅器３は、アナログスイッチＳ７がオンで増幅器出力は反転入力に接続されて増幅率は１となり、ダイオードＤ２の順方向電圧と等しい電圧を出力する。
【００５８】
次に、図６では、コンデンサＣ１及びコンデンサＣ２が並列で、差動増幅器３の反転入力及び非反転入力に接続される。又、この非反転入力は、ダイオードＤ１により低電位電源（グランド）ＧＮＤに接続され、該低電位電源ＧＮＤよりダイオードＤ１の順方向電圧だけ高い電位となる。このため、差動増幅器３は、図５に示す回路動作で充電されたコンデンサＣ１及びコンデンサＣ２に蓄えられている電荷、（Ｃ１＋Ｃ２）及びＣ３のキャパシタンス比、ダイオードＤ１による非反転入力の電位に応じた電圧を出力する。
【００５９】
そして、このような基準電圧・増幅出力動作ステップにおいて、定常状態乃至は略定常状態になった基準電圧を、サンプルホールド回路１でサンプリングすることで直流電圧が得られる。このサンプルホールド回路１は、アナログスイッチＳ８及びコンデンサＣ４により構成され、アナログスイッチＳ８のオン時に基準電圧がサンプリングされる。また、電流源Ｉ１、電流源Ｉ２、アナログスイッチＳ１〜Ｓ７、Ｓ９、Ｓ１０と差動増幅器３を、サンプリング時にのみ間欠動作させる事で、低消費電力化が図れる。
【００６０】
続いて、コンデンサＣ１〜Ｃ３の容量の設計方法について説明する。
【００６１】
ダイオードＤ１の順方向電圧をＶＤ１、ダイオードＤ２の順方向電圧をＶＤ２、これらの差（ＶＤ２−ＶＤ１）をΔＶＤとすると、基準電圧Ｖｒｅｆは、（３）式で表される。
【００６２】
Ｖｒｅｆ＝Ｃ１／Ｃ３×ΔＶＤ＋（１−Ｃ２／Ｃ３）×ＶＤ１  ・・・（３）
【００６３】
ここで、ΔＶＤは正の温度依存性ｄΔＶＤ／ｄＴを、ＶＤ２は負の温度依存性ｄＶＤ２／ｄＴを持つので、Ｖｒｅｆの温度依存性ｄＶｒｅｆ／ｄＴが０となるような、コンデンサＣ２の条件を求めると（４）式が得られる。
【００６４】
Ｃ２＝Ｃ１×（ｄΔＶＤ／ｄＴ）／（ｄＶＤ１／ｄＴ）＋Ｃ３  ・・・（４）
【００６５】
（４）式を満足するように、コンデンサＣ１〜Ｃ３の容量を設計することで、１．２Ｖ以下を含む温度に依存しない任意のＶｒｅｆが得られる。
【００６６】
ここで、図７は、前述の第１実施形態の変形例である本発明の第３実施形態の基準電圧発生回路の回路図であり、図８は、第２実施形態の変形例である第４実施形態の基準電圧発生回路の回路図である。これら第３実施形態及び第４実施形態は、いずれもそれぞれ第１実施形態及び第２実施形態においてダイオードのアノード側に設けられた電流源を、カソード側に設けた変形例である。これに伴って、アナログスイッチＳ３の一端、コンデンサＣ４の一端は、高電位電源ＶＤＤに接続される。
【００６７】
前述の第１実施形態及び第２実施形態では、それぞれ図１及び図４に示されるように、電流源Ｉ１はダイオードＤ１のアノードに、電流源Ｉ２はダイオードＤ２のアノードに接続される。これに対して、第３実施形態及び第４実施形態では、それぞれ図７及び図８に示すように、電流源Ｉ１はダイオードＤ１のカソードに、電流源Ｉ２はダイオードＤ２のカソードに接続され、全体として同様の動作をすることができる。又、これら第３実施形態及び第４実施形態で出力される基準電圧Ｖｒｅｆ’は、高電位電源ＶＤＤに対する基準電圧となるので、第１実施形態及び第２実施形態で出力される基準電圧Ｖｒｅｆとは、以下のような関係になる。
【００６８】
Ｖｒｅｆ’＝ＶＤＤ−Ｖｒｅｆ          ・・・（５）
【００６９】
以上に説明したように、本発明の実施形態は、いずれも、基準電圧源は、２つのダイオードの順方向電圧の差により求めているので、バンドギャップリファレンス回路の出力電圧より低く設定することができる。順方向電圧の差を求める際には、該順方向電圧の差における正の温度依存性に対して、順方向電圧自体の負の温度依存性を作用させて、温度補償することができる。
【００７０】
更に、特許文献１のような多数の回路素子を要する電流加算回路や、電流／電圧変換回路を特に必要とせず、この順方向電圧の差は、コンデンサＣ１を中心とする回路動作により得ることができ、同時に、温度補償のための、ダイオードＤ２の順方向電圧ＶＤ２の負の温度依存性は、コンデンサＣ２を中心とする回路動作によって作用させることができる。従って、省電力及び省スペースの面で非常に有利である。
【００７１】
又、スイッチトキャパシタ回路により、増幅回路の増幅率設定などを行っているので、この面でも、省電力を図ることが可能になる。
【００７２】
更には、順方向電圧の差電圧を求めるために用いるダイオードの内の１つと、温度補償の負の温度依存性を得るために用いるダイオードが共用されている。このため、温度環境が揃えられ、温度補償の特性も整合し易く、基準電圧の効果的な温度補償が可能となる。
【符号の説明】
【００７３】
１…サンプルホールド回路
３…差動増幅器
Ｃ１〜Ｃ４…コンデンサ
Ｄ１、Ｄ２…ダイオード
Ｓ１〜Ｓ１０…アナログスイッチ
【図１】
2013143017.tif 000003
【図２】
2013143017.tif 000004
【図３】
2013143017.tif 000005
【図４】
2013143017.tif 000006
【図５】
2013143017.tif 000007
【図６】
2013143017.tif 000008
【図７】
2013143017.tif 000009
【図８】
2013143017.tif 000010