(57)【要約】【課題】不定比性酸化膜が形成されても、合金膜の形成阻害による高抵抗異常を抑制できる半導体装置の製造方法を提供する。【解決手段】半導体基板上に、レジストパターンを形成する工程（ｅ）と、半導体基板に、レジストパターンをマスクとして、イオン注入することで、不純物領域を形成する工程（ｆ）と、レジストパターンをアッシングして除去するとともに、半導体基板上に、不定比性酸化膜を形成する工程（ｇ）と、不定比性酸化膜を、熱酸化して、定比性酸化膜にする工程（ｈ）と、定比性酸化膜を除去する工程（ｉ）と、半導体基板上に、金属膜を形成する工程（ｊ）と、半導体基板及び金属膜を熱処理することにより、半導体基板に合金膜を形成する工程（ｋ）と、を含む。【選択図】図１
2013211359.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、レジストパターンを形成する工程（ｅ）と、
前記半導体基板に、前記レジストパターンをマスクとして、イオン注入することで、不
純物領域を形成する工程（ｆ）と、
前記レジストパターンをアッシングして除去するとともに、前記半導体基板上に、不定
比性酸化膜を形成する工程（ｇ）と、
前記不定比性酸化膜を、熱酸化して、定比性酸化膜にする工程（ｈ）と、
前記定比性酸化膜を除去する工程（ｉ）と、
前記半導体基板上に、金属膜を形成する工程（ｊ）と、
前記半導体基板及び前記金属膜を熱処理することにより、前記半導体基板に合金膜を形
成する工程（ｋ）と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に第１酸化膜を形成する工程（ａ）と、
前記第１酸化膜上に多結晶半導体膜を形成する工程（ｂ）と、
前記多結晶半導体膜をパターニングして電極を形成する工程（ｃ）と、
前記第１酸化膜を除去して、前記半導体基板を露出させる工程（ｄ）と、
前記半導体基板上に、レジストパターンを形成する工程（ｅ）と、
前記半導体基板に、前記レジストパターンをマスクとして、イオン注入することで、不
純物領域を形成する工程（ｆ）と、
前記レジストパターンをアッシングして除去するとともに、前記半導体基板及び前記電
極上に、不定比性の第２酸化膜を形成する工程（ｇ）と、
前記不定比性の第２酸化膜を、熱酸化して、定比性の第２酸化膜にする工程（ｈ）と、
前記定比性の第２酸化膜を除去する工程（ｉ）と、
前記半導体基板及び前記電極上に、金属膜を形成する工程（ｊ）と、
前記半導体基板、前記電極及び前記金属膜を熱処理することにより、前記半導体基板及
び前記電極上に合金膜を形成する工程（ｋ）と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記工程（ｇ）と前記工程（ｈ）の間、または前記工程（ｈ）と前記工程（ｉ）の間に
、前記半導体基板を熱処理することにより、前記不純物領域の不純物を活性化する工程（
ｌ）をさらに含み、
前記工程（ｈ）の処理温度Ｔ１は、前記工程（ｌ）の処理温度Ｔ２より低いことを特徴
とする請求項１または２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に合金膜が形成された半導体装置の製造方法に関する。
【背景技術】
【０００２】
以下に合金膜形成の一例として、金属シリサイド膜形成を行う従来の製造方法について
説明する。シリコン基板の熱酸化により、ゲート酸化膜を形成する。さらにＬＰＣＶＤ（
減圧化学的気相成長）法によりポリシリコンを堆積する。次に通常のフォトリソグラフィ
ー・エッチング工程により、ゲート電極をパターニングして形成する。
【０００３】
次に、全面にＣＶＤ法により酸化膜を堆積し、異方性エッチングにより、ゲート側壁に
側壁膜を形成する。その後、ソース・ドレイン部をイオン注入し、活性化アニールにより
形成する。
【０００４】
次に、希フッ酸系で薬液による洗浄し、スピン乾燥の後、加熱により、残留汚染物を放
出させる。この後、スパッタエッチングを行い、ゲート電極およびソース・ドレイン部上
の自然酸化膜を除去する。その後、チタニウムを蒸着堆積させる。その後、ランプ加熱法
により、ゲート電極、ソース・ドレイン上にチタニウム珪化物（シリサイド）を自己整合
的に生成させる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−１３２２４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１のような従来の半導体装置の製造方法において、ソース・ド
レイン部等の不純物領域をイオン注入で形成する際、あらかじめフォトレジストパターン
を形成し、レジストで覆われていない領域に選択的にイオンを注入するようにし、イオン
注入後に、レジストをアッシングで除去する場合がある。その場合、アッシングで用いる
酸素が、シリコン基板や、ポリシリコンと反応し、不定比性酸化膜が形成されることがあ
る。不定比性酸化膜はフッ酸による除去が難しく、シリサイド膜形成を阻害するため、高
抵抗異常を引き起こす。
【０００７】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態
様は、合金膜の形成阻害による高抵抗異常を抑制することに関連している。
【課題を解決するための手段】
【０００８】
本発明の幾つかの態様において、半導体装置の製造方法は、半導体基板上に、レジスト
パターンを形成する工程（ｅ）と、半導体基板に、レジストパターンをマスクとして、イ
オン注入することで、不純物領域を形成する工程（ｆ）と、レジストパターンをアッシン
グして除去するとともに、半導体基板上に、不定比性酸化膜を形成する工程（ｇ）と、不
定比性酸化膜を、熱酸化して、定比性酸化膜にする工程（ｈ）と、定比性酸化膜を除去す
る工程（ｉ）と、半導体基板上に、金属膜を形成する工程（ｊ）と、半導体基板及び金属
膜を熱処理することにより、半導体基板に合金膜を形成する工程（ｋ）と、を含む。
この様態によれば、半導体基板上の不定比性酸化膜を除去してから合金膜を形成するた
め、合金膜の形成阻害による高抵抗異常を抑制することができる。
【０００９】
本発明の幾つかの態様において、半導体装置の製造方法は、半半導体基板上に第１酸化
膜を形成する工程（ａ）と、第１酸化膜上に多結晶半導体膜を形成する工程（ｂ）と、多
結晶半導体膜をパターニングして電極を形成する工程（ｃ）と、第１酸化膜を除去して、
半導体基板を露出させる工程（ｄ）と、半導体基板上に、レジストパターンを形成する工
程（ｅ）と、半導体基板に、レジストパターンをマスクとして、イオン注入することで、
不純物領域を形成する工程（ｆ）と、レジストパターンをアッシングして除去するととも
に、半導体基板及び電極上に、不定比性の第２酸化膜を形成する工程（ｇ）と、不定比性
の第２酸化膜を、熱酸化して、定比性の第２酸化膜にする工程（ｈ）と、定比性の第２酸
化膜を除去する工程（ｉ）と、半導体基板及び電極上に、金属膜を形成する工程（ｊ）と
、半導体基板、電極及び金属膜を熱処理することにより、半導体基板及び電極上に合金膜
を形成する工程（ｋ）と、を含む。
この様態によれば、半導体基板及び電極上の不定比性酸化膜を除去してから合金膜を形
成するため、合金膜の形成阻害による高抵抗異常を抑制することができる。
【００１０】
上述の態様において、工程（ｇ）と工程（ｈ）の間、または工程（ｈ）と工程（ｉ）の
間に、半導体基板を熱処理することにより、不純物領域の不純物を活性化する工程（ｌ）
をさらに含み、工程（ｈ）の処理温度Ｔ１は、工程（ｌ）の処理温度Ｔ２より低いことが
望ましい。
これによれば、不純物領域のプロファイルを変えることなく、不定比性酸化膜を、定比
性酸化膜にすることができる。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る半導体装置の製造方法を示す断面図。
【図２】実施形態に係る半導体装置の製造方法を示す断面図。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施の形態について説明する。
（実施の形態）
図１及び図２は、本発明の実施の形態による半導体装置の製造方法を示す断面図である
。
【００１３】
まず、図１（Ａ）に示すように、シリコン基板１０上に素子分離膜１９を形成し、素子
分離膜１９の相互間のシリコン基板１０上にゲート絶縁膜であるゲート酸化膜１２を熱酸
化法により形成する。素子分離膜としては、ＬＯＣＯＳ（local oxidation of silicon）
、ＳＴＩ（shallow trench isolation）などの構造を用いることができる。次いで、ゲー
ト酸化膜１２の上にＣＶＤ（chemical vapor deposition）法により多結晶シリコン膜を
堆積する。次いで、この多結晶シリコン膜をパターニングすることにより、ゲート酸化膜
１２上にはゲート電極１４が形成される。次いで、ゲート酸化膜１２を除去して、素子分
離膜１９とゲート電極１４に挟まれた領域のシリコン基板１０を露出させる。
【００１４】
次いで、不純物イオンをシリコン基板１０にイオン注入して、不純物領域（エクステン
ション領域）１７を形成する。次いで、ゲート電極１４を含む全面上にシリコン酸化膜又
はシリコン窒化膜をＣＶＤ法により堆積し、このシリコン酸化膜又はシリコン窒化膜をエ
ッチバックする。その結果、ゲート電極１４の側壁に側壁材１６を形成し、素子分離膜１
９と側壁材１６に挟まれた領域のシリコン基板１０を露出させる。本実施例では、ゲート
酸化膜１２の除去を上記の多結晶シリコン膜のパターニングより後、上記のイオン注入前
に行っているが、これに限定されない。上記のエッチバックの際に、ゲート酸化膜１２を
除去してもよい。次に、レジストパターンＲを形成して、レジストパターンＲをマスクと
して不純物イオンをシリコン基板１０にイオン注入して、不純物領域（ソース／ドレイン
領域）１８を形成する。
【００１５】
この後、図１（Ｂ）に示すようにレジストパターンＲをアッシングして除去する。アッ
シングは高周波等でプラズマ化された酸素、紫外線で励起されたオゾン等で行う。その際
、ゲート電極１４及びシリコン基板１０の表面に、非晶質の不定比性酸化膜２０が形成さ
れる。不定比性酸化膜とは、非化学量論的酸化膜を意味する。化学式で表すとＳｉＯｘ（
Ｘ≠２）となる。定比性酸化膜（ＳｉＯ2）よりも、フッ酸等の薬液に溶けにくい性質が
ある。次いで、シリコン基板１０に窒素雰囲気下で熱処理を施すことにより、不純物領域
（エクステンション領域）１７及び不純物領域（ソース／ドレイン領域）１８の不純物を
活性化する。次に、不定比性酸化膜２０を熱酸化することで、不定比性酸化膜２０が定比
性酸化膜となる。熱酸化の処理温度Ｔ１は、イオン注入によって形成された不純物領域の
プロファイルを変えないようにすることが望ましい。より詳しくは、上記の不純物を活性
化する際の熱処理温度Ｔ２より低いことが望ましい。処理温度Ｔ２が１０００℃の場合、
処理温度Ｔ１は８００℃以下が望ましい。
【００１６】
この後、図１（Ｃ）に示すようにフッ酸等の薬液を用いて、定比性酸化膜を除去する。
本実施例では、不純物の活性化を、不定比性酸化膜２０の形成の後、不定比性酸化膜の熱
酸化の前に行っているが、これに限定されない。不純物の活性化を、不定比性酸化膜２０
の熱酸化の後、下記の金属膜１１の形成前に行ってもよい。
【００１７】
次に、図２（Ｄ）に示すように、ゲート電極１４、側壁材１６及び素子分離膜１９を含
む基板全面に例えばチタンをスパッタリングして金属膜１１を形成する。この際、金属膜
１１の厚さは例えば３０ｎｍ程度である。
【００１８】
この後、図２（Ｅ）に示すように、金属膜１１、シリコン基板１０及びゲート電極１４
を例えば７００℃で３０秒加熱処理する。この熱処理によって不純物領域（ソース／ドレ
イン領域）１８及びゲート電極１４中のシリコンと金属膜１１中のチタンが反応すること
により、ゲート電極１４、不純物領域（ソース／ドレイン領域）それぞれの表面には厚さ
が７５ｎｍ程度のチタンシリサイド膜１３が形成される。
【００１９】
この後、図２（Ｆ）に示すように、素子分離膜１９及び側壁材１６の上にシリサイド化
されずに残留する金属膜１１をエッチングにより除去する。この際、例えばアンモニア水
に過酸化水素水を加えたエッチング液が用いられる。
【００２０】
上記実施の形態によれば、シリコン基板１０及びゲート電極１４の表面の不定比性酸化
膜２０を除去してからチタンシリサイド膜１３を形成するため、チタンシリサイド膜の形
成阻害による高抵抗異常を抑制することが可能となる。
【００２１】
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変
更して実施することが可能である。
また、上記実施の形態では、チタンシリサイド膜１３を形成しているが、チタンに限定
されるものではなく、他の金属シリサイド膜（例えばコバルトシリサイド膜、ニッケルシ
リサイド膜、タングステンシリサイド膜など）を形成することも可能である。
【００２２】
なお、本発明において、特定のＡ（以下「Ａ」という）の上に特定のＢ（以下「Ｂ」と
いう）を形成するというとき、Ａの上に直接Ｂが形成される場合に限定されない。Ａの上
に本発明の作用効果を阻害しない範囲で、他のものを介してＢが形成される場合も含む。
【符号の説明】
【００２３】
１０…シリコン基板、１１…金属膜、１２…ゲート酸化膜、１３…チタンシリサイド膜
、１４…ゲート電極、１６…側壁材、１７…不純物領域（エクステンション領域）、１８
…不純物領域（ソース／ドレイン領域）、１９…素子分離膜、２０…不定比性酸化膜、レ
ジスト…Ｒ。
【図１】
2013211359.tif 000003
【図２】
2013211359.tif 000004