(57)【要約】【課題】ミラーダーリントン接続された単体トランジスタからなる複合トランジスタにおいて、当該単体トランジスタの電流利得遮断周波数と比較して、より高い電流利得遮断周波数を得る。【解決手段】ベース端子が制御端子ＴＢに接続され、コレクタ端子が電流入力端子ＴＣに接続されたトランジスタＱ１と、ベース端子およびコレクタ端子がＱ１のエミッタ端子に接続され、エミッタ端子が電流出力端子ＴＥに接続されたトランジスタＱ２と、ベース端子がＱ２のベース端子およびコレクタ端子とともにＱ１のエミッタ端子に接続され、コレクタ端子がＴＣに接続され、エミッタ端子がＴＥに接続された複数のトランジスタＱ１〜Ｑｎとを備える。【選択図】  図１
2013211618.tif 000002
【特許請求の範囲】
【請求項１】
単体トランジスタがミラーダーリントン接続されてなる複合トランジスタにおいて、
出力電流経路を構成する出力トランジスタが、互いに並列接続された複数のトランジスタからなることを特徴とする複合トランジスタ。
【請求項２】
ベース端子が制御端子に接続され、コレクタ端子が電流入力端子に接続された第１のトランジスタと、
ベース端子およびコレクタ端子が前記第１のトランジスタのエミッタ端子に接続され、エミッタ端子が電流出力端子に接続された第２のトランジスタと、
ベース端子が前記第２のトランジスタのベース端子およびコレクタ端子とともに前記第１のトランジスタのエミッタ端子に接続され、コレクタ端子が前記電流入力端子に接続され、エミッタ端子が前記電流出力端子に接続された複数の出力トランジスタと
を備えることを特徴とする複合トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ技術に関し、特に単体トランジスタがミラーダーリントン接続されてなる複合トランジスタ技術に関する。
【背景技術】
【０００２】
複合トランジスタの代表的な例としては、バイポーラトランジスタのダーリントン接続が挙げられる。２つのトランジスタをダーリントン接続したものを１つのトランジスタ（複合トランジスタ）と見なした時、大きな電流増幅率（電流利得）が得られることは電気／電子回路に関する多くの教科書等に記載されている。
【０００３】
このように、複数のトランジスタを組み合わせて、それを１つのトランジスタ（複合トランジスタ）と見なすと、いくつかの利点が生じることが知られている。例えば、非特許文献１には、３つのバイポーラトランジスタを“ミラーダーリントン接続”すると、「低周波帯での電流利得は２倍になり、実効的ｆTは２倍になる」と記載されている。ここでいうミラーダーリントン接続とは、カレント（電流）ミラー回路とダーリントン接続を組み合わせた接続形態をもつ複合トランジスタを指す。また、ｆTは電流利得遮断周波数、すなわちトランジスタの電流利得が１（＝０ｄＢ）となる周波数を表し、トランジスタの動作速度を表す性能指標の１つである。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】本城和彦、「マイクロ波半導体回路 ―基礎と展開―」、日刊工業新聞社、pp.152-153、1993年。
【非特許文献２】雨宮好文、「現代電子回路学 [I]」、オーム社、pp.124-125、昭和62年。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような従来技術では、複合トランジスタとしてミラーダーリントン接続を採用すると、電流利得遮断周波数ｆTは単体トランジスタの２倍になる、とされているが、実際には、単体トランジスタの１．５倍程度にしかならないという問題点があった。
【０００６】
図４を参照して、従来の複合トランジスタ５０について説明する。図４は、従来の複合トランジスタを示す回路図である。
この複合トランジスタ５０は、３つの単体トランジスタＱＡ（第１のトランジスタ），ＱＢ（第２のトランジスタ），ＱＣ（第３のトランジスタ）から構成されている。これらＱＡ，ＱＢ，ＱＣは、すべて同じ動作特性を有するＮＰＮトランジスタから構成されている。
【０００７】
複合トランジスタ５０において、ＱＡのベース端子は制御端子ＴＢに接続され、ＱＡのコレクタ端子は電流入力端子ＴＣに接続されている。
ＱＢのベース端子およびコレクタ端子はＱＡのエミッタ端子に接続され、ＱＢのエミッタ端子は電流出力端子ＴＥに接続されている。
ＱＣのコレクタ端子はＴＣに接続され、ＱＣのベース端子はＱＢのベース端子およびコレクタ端子とともにＱＡのエミッタ端子に接続され、ＱＣのエミッタ端子はＴＥに接続されている。
【０００８】
図４において、ＱＡ，ＱＢからなる電流経路が、カレントミラー回路における参照電流経路であり、ＱＣのコレクタ電流経路がカレントミラー回路における出力電流経路である。また、ＱＡとＱＣはダーリントン接続を構成している。ＴＢ，ＴＣ，ＴＥをそれぞれベース端子、コレクタ端子、エミッタ端子と見なすことにより、単体トランジスタＱＡ，ＱＢ，ＱＣは１つの複合トランジスタ５０を表すことになる。
【０００９】
図４において、ＱＢ，ＱＣのベース−エミッタ間電圧が共通であることから、ＱＢ，ＱＣには同じコレクタ電流ＩCが流れ込み、ＴＢから流れ込む電流をＩBとし、単体トランジスタＱＡ，ＱＢ，ＱＣの電流利得をそれぞれβとすると、次の式（１）が成立する。
【数１】
2013211618.tif 000003
【００１０】
これにより、ＴＣから複合トランジスタ５０に流れ込む電流をＩoutとすると、複合トランジスタ５０の電流利得ＩOUT／ＩBは、次の式（２）となる。
【数２】
2013211618.tif 000004
【００１１】
ここで、非特許文献２によれば、ｆを信号周波数、ｆTを単体トランジスタＱＡ，ＱＢ，ＱＣの電流利得遮断周波数とした場合、単体トランジスタＱＡ，ＱＢ，ＱＣの電流利得βは、次の式（３）で表される。但し、β0は単体トランジスタＱＡ，ＱＢ，ＱＣの直流域での電流利得であり、ｊは虚数単位である。
【数３】
2013211618.tif 000005
【００１２】
ここで、次の式（４）を仮定すれば、ωを角周波数として、式（３）は次の式（５）となり、複合トランジスタ５０の電流利得を表す式（２）は、非特許文献１に記載されたものと同一となる。
【数４】
2013211618.tif 000006
【数５】
2013211618.tif 000007
【００１３】
しかしながら、式（４）の仮定が常に成り立つとは限らないことから、複合トランジスタ５０の電流利得遮断周波数をより正確に評価するためには、式（３）を式（２）にそのまま代入して計算しなければならない。
【００１４】
図５は、従来の複合トランジスタの電流利得周波数特性を示すグラフである。ここでは、単体トランジスタＱＡ，ＱＢ，ＱＣに対して、直流域での電流利得をβ0＝５０、ｆT＝１００ＧＨｚと設定した上で、式（３）を式（２）にそのまま代入して計算した結果が示されている。
図５において、特性６０は、式（３）の絶対値をｄＢ表示したものであり、単体トランジスタの電流利得周波数特性である。この特性６０において、単体トランジスタの電流利得が１（＝０ｄＢ）となる周波数、すなわち電流利得遮断周波数ｆTは、設定通り１００ＧＨｚとなっている。
【００１５】
図５において、特性６１は、複合トランジスタ５０の電流利得周波数特性であり、電流利得遮断周波数ｆTの値は、非特許文献１に記載されたような、単体トランジスタ、すなわち特性６０の２倍程度まで到達しておらず、約１．５倍（１５５ＧＨｚ）に留まっていることがわかる。
本発明はこのような課題を解決するためのものであり、ミラーダーリントン接続された単体トランジスタからなる複合トランジスタにおいて、当該単体トランジスタの電流利得遮断周波数と比較して、より高い電流利得遮断周波数を得ることができる複合トランジスタを提供することを目的としている。
【課題を解決するための手段】
【００１６】
このような目的を達成するために、本発明にかかる複合トランジスタは、単体トランジスタがミラーダーリントン接続されてなる複合トランジスタにおいて、出力電流経路を構成する出力トランジスタが、互いに並列接続された複数のトランジスタからなることを特徴とする。
【００１７】
また、本発明にかかる他の複合トランジスタは、ベース端子が制御端子（ＴＢ）に接続され、コレクタ端子が電流入力端子（ＴＣ）に接続された第１のトランジスタ（ＱＡ）と、ベース端子およびコレクタ端子が前記第１のトランジスタのエミッタ端子に接続され、エミッタ端子が電流出力端子（ＴＥ）に接続された第２のトランジスタ（ＱＢ）と、ベース端子が前記第２のトランジスタのベース端子およびコレクタ端子とともに前記第１のトランジスタのエミッタ端子に接続され、コレクタ端子が前記電流入力端子に接続され、エミッタ端子が前記電流出力端子に接続された複数の出力トランジスタ（Ｑ１，Ｑ２，…，Ｑｎ）とを備えている。
【発明の効果】
【００１８】
本発明によれば、単体トランジスタの電流利得遮断周波数と比較して、より高い電流利得遮断周波数を得ることができる。
【図面の簡単な説明】
【００１９】
【図１】本実施の形態にかかる複合トランジスタを示す回路図である。
【図２】本実施の形態にかかる複合トランジスタの電流利得周波数特性を示すグラフである。
【図３】電流経路数と電流利得遮断周波数との関係を示すグラフである。
【図４】従来の複合トランジスタを示す回路図である。
【図５】従来の複合トランジスタの電流利得周波数特性を示すグラフである。
【発明を実施するための形態】
【００２０】
次に、本発明の一実施の形態について図面を参照して説明する。
【００２１】
次に、図１を参照して、本実施の形態にかかる複合トランジスタ１０について説明する。図１は、本実施の形態にかかる複合トランジスタを示す回路図である。
【００２２】
本実施の形態にかかる複合トランジスタ１０は、単体トランジスタＱＡ（第１のトランジスタ），ＱＢ（第２のトランジスタ），ＱＣ（第３のトランジスタ）がミラーダーリントン接続されてなる複合トランジスタであって、電流入力端子ＴＣから電流出力端子ＴＥへ流れる出力電流Ｉｏｕｔの出力電流経路を構成する出力トランジスタＱＣが、互いに並列接続された複数のトランジスタＱ１，Ｑ２，…，Ｑｎから構成されていることを特徴としている。
【００２３】
すなわち、複合トランジスタ１０と前述の図４に示した従来の複合トランジスタ５０との相違点は、カレントミラーにおける出力電流経路の本数にある。従来の複合トランジスタ５０では、出力電流経路はＱＣの１本であるのに対し、本実施の形態にかかる複合トランジスタ１０において、出力電流経路はＱ１，Ｑ２，…，Ｑｎの合計ｎ本（但し、ｎは２以上の整数）となっている点である。
【００２４】
図１に示すように、本実施の形態にかかる複合トランジスタ１０は、３つの単体トランジスタＱＡ，ＱＢと、ＱＣに代わるＱ１，Ｑ２，…，Ｑｎとから構成されている。これらＱＡ，ＱＢ，Ｑ１，Ｑ２，…，Ｑｎは、すべて同じ動作特性、すなわち電流利得βおよび電流利得遮断周波数ｆTを有するＮＰＮ型のトランジスタである。
【００２５】
複合トランジスタ１０において、ＱＡのベース端子は端子ＴＢに接続され、ＱＡのコレクタ端子は端子ＴＣに接続されている。
ＱＢのコレクタ端子はＱＡのエミッタ端子に接続され、ＱＢのエミッタ端子は端子ＴＥに接続されている。
Ｑ１，Ｑ２，…，Ｑｎのコレクタ端子はそれぞれＴＣに接続され、Ｑ１，Ｑ２，…，Ｑｎのエミッタ端子はＴＥに接続されている。
そして、ＱＡのエミッタ端子が、ＱＢのコレクタ端子に加えて、ＱＢのベース端子およびＱ１，Ｑ２，…，Ｑｎのベース端子とそれぞれ接続されている。
【００２６】
図１において、ＴＥ，ＴＢ，ＴＣをそれぞれエミッタ端子、ベース端子、コレクタ端子と見なすことにより、図１は、１つの複合トランジスタ１０を表すことになる。そして、その電流利得を表す式は、複合トランジスタ５０に対して行った計算と全く同じ考え方で導出でき、次の式（６）のようになる。
【数６】
2013211618.tif 000008
【００２７】
ちなみに、この式（６）においてｎ＝１として、従来技術による複合トランジスタ５０と同じ回路構成とすると、次の式（７）となり、式（２）の結果を再現する。
【数７】
2013211618.tif 000009
【００２８】
図２は、本実施の形態にかかる複合トランジスタの電流利得周波数特性を示すグラフである。図１において、ｎ＝１０とし、各単体トランジスタＱＡ，ＱＢ，Ｑ１，Ｑ２，…，Ｑｎの電流利得および電流利得遮断周波数の値を、前述の複合トランジスタ５０の場合と同じく、β0＝５０、ｆT＝１００ＧＨｚと設定した上で、式（３）を式（６）にそのまま代入して計算した場合、特性２０が得られる。
【００２９】
この図２から明らかなように、本実施の形態による複合トランジスタ１０の電流利得が１（＝０ｄＢ）となる周波数、すなわち電流利得遮断周波数はｆT＝１９８ＧＨｚとなり、単体トランジスタの値（ｆT＝１００ＧＨｚ）の約２倍となっている。
【００３０】
図３は、電流経路数と電流利得遮断周波数との関係を示すグラフである。ここでは、図１における各単体トランジスタの性能として、β0＝５０、ｆT＝１００ＧＨｚと設定した上で、電流経路数ｎの値を１から１０まで１ずつ増加させた場合の、複合トランジスタの電流利得遮断周波数ｆTがプロットされている。同図から明らかなように、ｎ＝１（従来技術）の場合に比べ、ｎが２以上であればｆTの値は急激に増加し、ｎの増加に伴い漸近的に２００ＧＨｚに近づくようになる。
【００３１】
なお、本実施の形態の説明では、各単体トランジスタの性能として、β0＝５０、ｆT＝１００ＧＨｚと設定した場合、ｎ＝１０で複合トランジスタの電流利得遮断周波数がｆT＝１９８ＧＨｚとなり、単体素子の約２倍の値となることを説明したが、各単体トランジスタの性能として、例えばβ0＝５０、ｆT＝５００ＧＨｚと設定した場合でも、ｎ＝１０で複合トランジスタの電流利得遮断周波数はｆT＝９８８ＧＨｚとなり、やはり単体トランジスタの約２倍の値となることを付記しておく。
【００３２】
［本実施の形態の効果］
このように、本実施の形態は、単体トランジスタＱＡ，ＱＢ，ＱＣがミラーダーリントン接続されてなる複合トランジスタ１０において、電流入力端子ＴＣから電流出力端子ＴＥへ流れる出力電流Ｉｏｕｔの出力電流経路を構成する出力トランジスタＱＣが、互いに並列接続された複数のトランジスタＱ１，Ｑ２，…，Ｑｎから構成したものである。
これにより、前述した図２の特性２０に示されているように、当該単体トランジスタの特性６０と比較して、より高い電流利得遮断周波数ｆTを得ることができる。
【００３３】
また、本実施の形態では、ＱＡ，ＱＢ，Ｑ１，Ｑ２，…，ＱｎがＮＰＮ型のトランジスタから構成される場合を例として説明したが、これに限定されるものではなく、ＱＡ，ＱＢ，Ｑ１，Ｑ２，…，ＱｎとしてＰＮＰ型のトランジスタで構成した場合にも、同様の作用効果を得ることができる。
【００３４】
また、上述した実施の形態では、複合トランジスタを構成する各単体トランジスタの特性がすべて同一である場合を例として説明したが、これに限定されるものではない。本発明の本質は、電流出力経路を流れる電流、すなわち複合トランジスタとしてのコレクタ電流を増やすことによって、ある動作周波数における電流利得（ＩOUT／ＩB）を増大させることであるから、各単体トランジスタの特性がすべて同一であることは、必ずしも必須ではなく、電流利得や電流利得遮断周波数などの特性が異なる単体トランジスタから複合トランジスタを構成してもよい。
【００３５】
［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
【符号の説明】
【００３６】
１０…複合トランジスタ、ＱＡ…トランジスタ（第１のトランジスタ）、ＱＢ…トランジスタ（第２のトランジスタ）、ＱＣ…トランジスタ（第３のトランジスタ）、Ｑ１，Ｑ２，〜，Ｑｎ…出力トランジスタ、ＴＢ…制御端子、ＴＣ…電流入力端子、ＴＥ…電流出力端子。
【図１】
2013211618.tif 000010
【図２】
2013211618.tif 000011
【図３】
2013211618.tif 000012
【図４】
2013211618.tif 000013
【図５】
2013211618.tif 000014