(57)【要約】【課題】軽負荷検出レベル、あるいはスイッチング素子におけるスイッチング停止期間を容易に変更し、軽負荷時における電源変換効率を向上させる。【解決手段】フィードバック端子ＦＢの電圧レベルＶＦＢが軽負荷レベルとなると軽負荷検出コンパレータＯＰ２はトランジスタＱ５をオフし、電流Ｉ１が抵抗Ｒ１から補われる。抵抗Ｒ１の電圧降下は「電流Ｉ１×抵抗Ｒ１」分大きくなり、電圧レベルＶＦＢは「抵抗Ｒ２×電流Ｉ２−抵抗Ｒ２×電流Ｉ１」となる。抵抗Ｒ１によって増加した電圧降下量「抵抗Ｒ１×電流Ｉ１」がスイッチング用のトランジスタのスイッチングオフ期間を調整するヒステリシス電圧となる。駆動信号コントローラ１０の調整信号端子ａｄｊに接続される抵抗５の抵抗値を小さくするとトランジスタＱ３に流れる電流Ｉ１が大きくなり、ヒステリシス電圧が大きくなりトランジスタのスイッチングオフ期間を長くできる。【選択図】図２
2013099006.tif 000002
【特許請求の範囲】
【請求項１】
交流の入力電源から直流の出力電源を生成する電源装置に設けられたトランスをスイッチングするスイッチング素子の駆動制御を行うスイッチング制御回路と、
前記電源装置に接続される負荷が軽負荷となったことを検出し、前記スイッチング素子のスイッチングを停止させるスイッチング停止制御回路とを有し、
前記スイッチング停止制御回路は、
調整信号の電流レベルに応じて可変される第１の基準電圧に基づいて、前記電源装置が軽負荷になったか否かを判定することを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記調整信号の電流が流される調整信号端子を有し、
前記調整信号の電流量は、
前記調整信号端子に外部接続された抵抗の抵抗値によって可変されることを特徴とする半導体集積回路装置。
【請求項３】
請求項１または２記載の半導体集積回路装置において、
前記スイッチング停止制御回路は、
前記調整信号の電流レベルと比例関係となる第１の電流を生成する電流生成回路と、
前記第１の電流から前記第１の基準電圧を生成する電圧発生部と、
前記電圧発生部が発生した第１の基準電圧と前記トランスにおける２次側の出力電圧情報を示すフィードバック信号とを比較し、前記第１の基準電圧よりも前記フィードバック信号の電圧レベルが低くなると軽負荷であると判断して軽負荷検出信号を出力し、前記スイッチング制御回路による前記スイッチング素子のスイッチングを停止させる軽負荷検出部とを有することを特徴とする半導体集積回路装置。
【請求項４】
交流の入力電源から直流の出力電源を生成する電源装置に設けられたトランスをスイッチングするスイッチング素子の駆動制御を行うスイッチング制御回路と、
前記電源装置に接続される負荷が軽負荷となったことを検出し、前記スイッチング素子のスイッチングを停止させるスイッチング停止制御回路とを有し、
前記スイッチング停止制御回路は、
前記電源装置が軽負荷になった際に、調整信号の電流レベルに応じて可変される第２の基準電圧に基づいて、前記スイッチング素子のスイッチング停止の期間を可変させることを特徴とする半導体集積回路装置。
【請求項５】
請求項４記載の半導体集積回路装置において、
前記調整信号の電流が流される調整信号端子を有し、
前記調整信号の電流量は、
前記調整信号端子に外部接続された抵抗の抵抗値によって可変されることを特徴とする半導体集積回路装置。
【請求項６】
請求項４または５記載の半導体集積回路装置において、
前記スイッチング停止制御回路は、
前記調整信号の電流レベルと比例関係となる第２の電流を生成する電流生成回路と、
前記電流生成回路が生成する第２の電流に応じて、２次側の出力電圧情報を示すフィードバック信号の電圧レベルを可変する電圧可変制御部と、
前記トランスの１次側巻き線に流れる電流量を示すモニタ電圧と前記電圧可変制御部が電圧レベルを可変した前記フィードバック信号の電圧レベルとを比較し、前記フィードバック信号の電圧レベルがモニタ電圧よりも低い期間、スイッチング停止信号を出力し、前記スイッチング制御回路による前記スイッチング素子のスイッチングを停止させるスイッチング停止期間検出部を有することを特徴とする半導体集積回路装置。
【請求項７】
交流の入力電源から直流の出力電源を生成する電源装置に設けられたトランスをスイッチングするスイッチング素子の駆動制御を行うスイッチング制御回路と、
前記電源装置に接続される負荷が軽負荷となったことを検出し、前記スイッチング素子のスイッチングを停止させるスイッチング停止制御回路とを有し、
前記スイッチング停止制御回路は、
第１の調整信号の電流レベルに応じて可変される第１の基準電圧に基づいて、前記電源装置が軽負荷になったか否かを判定し、前記電源装置が軽負荷になった際に、第２の調整信号の電流レベルに応じて可変される第２の基準電圧に基づいて、前記スイッチング素子のスイッチング停止の期間を可変させることを特徴とする半導体集積回路装置。
【請求項８】
請求項７記載の半導体集積回路装置において、
前記第１の調整信号の電流が流される第１の調整信号端子と、
前記第２の調整信号の電流が流される第２の調整信号端子とを有し、
前記第１、および前記第２の調整信号の電流量は、
前記調整信号端子に外部接続された抵抗の抵抗値によってそれぞれ可変されることを特徴とする半導体集積回路装置。
【請求項９】
請求項７または８記載の半導体集積回路装置において、
前記スイッチング停止制御回路は、
前記第１の調整信号の電流レベルと比例関係となる第１の電流を生成する第１の電流生成回路と、
前記第１の電流から前記第１の基準電圧を生成する電圧発生部と、
前記電圧発生部が発生した第１の基準電圧と前記トランスにおける２次側の出力電圧情報を示すフィードバック信号とを比較し、前記第１の基準電圧よりも前記フィードバック信号の電圧レベルが低くなると軽負荷であると判断して軽負荷検出信号を出力し、前記スイッチング制御回路による前記スイッチング素子のスイッチングを停止させる軽負荷検出部と、
前記第２の調整信号の電流レベルと比例関係となる第２の電流を生成する第２の電流生成回路と、
前記第２の電流生成回路が生成する第２の電流に応じて、２次側の出力電圧情報を示すフィードバック信号の電圧レベルを可変する電圧可変制御部と、
前記トランスの１次側巻き線に流れる電流量を示すモニタ電圧と前記電圧可変制御部が電圧レベルを可変した前記フィードバック信号の電圧レベルとを比較し、前記フィードバック信号の電圧レベルがモニタ電圧よりも低い期間、スイッチング停止信号を出力し、前記スイッチング制御回路による前記スイッチング素子のスイッチングを停止させるスイッチング停止期間検出部を有することを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置における変換効率の向上化技術に関し、特に、ＡＣ／ＤＣコンバータにおける軽負荷時のスイッチング損失の低減に有効な技術に関する。
【背景技術】
【０００２】
コンピュータやサーバなどの電子機器に用いられる電源装置においては、近年、省エネ化が重要な課題となってきている。たとえば、ＥＮＥＲＧＹ  ＳＴＡＲ４．０や８０ｐｌｕｓｅといった省電力基準の規格により、特に、軽負荷（たとえば、最大負荷の２０％）で規定されている効率を達成させるべく電源メーカは様々な工夫とコストを費やしている。
【０００３】
この種の電源装置としては、例えば、フライバック型ＡＣ／ＤＣコンバータが広く知られている。フライバック型ＡＣ／ＤＣコンバータには、駆動信号コントローラが設けられている。この駆動信号コントローラは、例えば、１つの半導体集積回路装置からなり、トランスを駆動するスイッチング素子（MOSFET:Metal Oxide Semiconductor Field Effect Transistor）のオンデュティ（On Duty）を制御する。
【０００４】
駆動信号コントローラは、２次側出力電圧の電圧レベルを監視するエラーアンプからの出力信号に基づいて、２次側の出力電圧変化情報を一次側に伝えるフォトカプラから出力されるフィードバック信号が入力される。
【０００５】
駆動信号コントローラは、フォトカプラから出力されたフィードバック信号に基づいて、２次側出力電圧が一定になるようにスイッチ素子のオンデュティを制御する。２次側の負荷電力が大きくなり、２次側出力の電圧レベルが低下すると、エラーアンプ、およびフォトカプラを介して２次側出力の電圧レベルが低下したことを示すフィードバック信号が入力される。
【０００６】
これにより、駆動信号コントローラは、スイッチング素子の駆動（オン）期間が長くなるようにオンデュティを制御したＰＷＭ（Pulse Width Modulation）信号を出力する。その結果、トランスに蓄えられるエネルギが大きくなり、２次側出力の電圧レベルが上昇する。
【０００７】
逆に、負荷電力が小さくなると、２次側出力の電圧レベルが上昇する。この場合、エラーアンプ、およびフォトカプラを介して２次側出力の電圧レベルが上昇したことを示すフィードバック信号が入力される。
【０００８】
これにより、駆動信号コントローラは、スイッチング素子の駆動（オン）期間が短くなるようにオンデュティを制御したＰＷＭ（Pulse Width Modulation）信号を出力する。その結果、トランスに蓄えられるエネルギが小さくなり、２次側出力の電圧レベルが下降する。
【０００９】
なお、この種のスイッチング電源における電力効率化技術しては、軽負荷になるに連れて、１次巻線に断続的に直流電圧を供給するスイッチング素子のオフ期間が長くなるように制御することにより、軽負荷時におけるスイッチング素子の電力効率を改善するもの（例えば、特許文献１参照）や、スイッチ素子のオンオフにより生ずる電流の検出器の出力に、検出器の出力と所定の電圧との差からなる電流指令値の下限より低い電圧を印加するオフセット回路を備え、軽負荷及び無負荷時に低損失とするもの（特許文献２参照）などが知られている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−２１９６３９号公報
【特許文献２】特開２００４−３５７４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところが、上記のようなＡＣ／ＤＣコンバータにおける２次側出力電圧の制御技術では、次のような問題点があることが本発明者により見い出された。
【００１２】
電源の損失には大きく分けて２つの損失がある。１つは、導通損と呼ばれるもので、スイッチング素子（MOSFET）のオン抵抗などのインピーダンスのあるところに電流が流れた際に生じる損失である。
【００１３】
もう１つは、いわゆる、スイッチング損失と呼ばれる、スイッチング素子（MOSFET）のターンオン／ターンオフ時のゲート駆動電流やドレイン電圧とドレイン電流の変化に伴う損失である。
【００１４】
導通損は、各部品のインピーダンスに依存するので、許容される損失に見合う性能の部品選択をするより他はない。一方、スイッチング損失は、スイッチングを停止させる期間を長く設けるほど、要するに単位時間当たりのスイッチング回数が少ないほど損失が低くなる。
【００１５】
導通損は部品のインピーダンスに依存するので、各部品に電流が多く流れる重負荷で損失が多くなる。一方、スイッチング損失は単位時間当たりのスイッチング回数に依存するので、負荷条件に依存せずに一定の損失となる。
【００１６】
そのため、軽負荷時では、全損失内でのスイッチング損失の割合が多くなり、重負荷時では導通損の割合が大きくなることが一般的に知られている。よって、ＡＣ／ＤＣコンバータにおける高効率化を実現させるためには、スイッチング損失を低減させる必要がある。
【００１７】
スイッチング損失を低減させるために、駆動信号コントローラは、軽負荷の検出を行い、軽負荷が検出されると、スイッチング素子を駆動するパルス信号を出力せず、スイッチング素子のスイッチングを停止させる制御を行っている。
【００１８】
しかしながら、軽負荷の検出レベルは、駆動信号コントローラ内において予め設定されているので、簡単に軽負荷の検出レベルを変更することができないという問題がある。また、軽負荷の検出時において、スイッチング素子の駆動を停止させる期間も駆動信号コントローラに依存しており、この場合も、簡単にスイッチング素子の駆動停止期間を変更することができないという問題がある。
【００１９】
これにより、電源装置に接続される負荷の大小などの仕様に応じた最適な軽負荷の検出レベルの設定やスイッチング素子の駆動停止期間の設定などを行うことが困難であり、電源変換効率を低下させてしまうことなる。
【００２０】
また、負荷の大小などに応じて、軽負荷の検出レベルやスイッチング素子の駆動停止期間の設定などを変更する場合には、仕様の異なる電源装置毎にトランスのインダクタ値を調整などの様々な電源装置の設計変更が必要となってしまい、非常に多くの工数、コスト、および設計期間などがかかってしまう。
【００２１】
本発明の目的は、軽負荷の検出レベル、あるいはスイッチング素子におけるスイッチング停止期間を容易に変更し、軽負荷時における電源変換効率を向上させることのできる技術を提供することにある。
【００２２】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２４】
すなわち、前述の目的を達成するために、交流の入力電源から直流の出力電源を生成する電源装置に設けられた半導体集積回路装置に出力端子を設け、その出力端子を介して流れる電流を制御することにより、軽負荷を検出する軽負荷検出レベル、あるいは軽負荷時のスイッチング素子のスイッチング停止期間を容易に変更することのできる仕組みを実現する。
【００２５】
一実施の形態によれば、半導体集積回路装置は、交流の入力電源から直流の出力電源を生成する電源装置に設けられており、該半導体集積回路装置は、交流の入力電源から直流の出力電源を生成する電源装置に設けられたトランスをスイッチングするスイッチング素子の駆動制御を行うスイッチング制御回路と、電源装置に接続される負荷が軽負荷となったことを検出し、スイッチング素子のスイッチングを停止させるスイッチング停止制御回路とを有する。
【００２６】
また、スイッチング停止制御回路は、調整信号の電流レベルに応じて可変される第１の基準電圧に基づいて、電源装置が軽負荷になったか否かを判定する。
【００２７】
さらに、本願のその他の発明の概要を簡単に示す。
【００２８】
他の実施の形態によれば、スイッチング停止制御回路は、電源装置が軽負荷になった際に、調整信号の電流レベルに応じて可変される第２の基準電圧に基づいて、スイッチング素子のスイッチング停止の期間を可変させる。
【発明の効果】
【００２９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３０】
（１）電源装置における設計を容易にすることができる。
【００３１】
（２）また、軽負荷時における電力変換効率を向上させることができる。
【００３２】
（３）軽負荷時におけるスイッチングロスを低減し、消費電力を低減させることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１による電源装置の一例を示す説明図である。
【図２】図１の電源装置に設けられた駆動信号コントローラの一例を示す説明図である。
【図３】図２の駆動信号コントローラにおける各部の信号タイミングを示すタイミングチャートである。
【図４】図２の駆動信号コントローラに設けられた軽負荷検出コンパレータにおけるしきい値電圧の設定例を示す説明図である。
【図５】本発明の実施の形態２による電力変換装置に設けられた駆動信号コントローラの一例を示す説明図である。
【図６】本発明の実施の形態３による電源装置の一例を示す説明図である。
【発明を実施するための形態】
【００３４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３５】
（実施の形態１）
図１は、本発明の実施の形態１による電源装置の一例を示す説明図、図２は、図１の電源装置に設けられた駆動信号コントローラの一例を示す説明図、図３は、図２の駆動信号コントローラにおける各部の信号タイミングを示すタイミングチャート、図４は、図２の駆動信号コントローラに設けられた軽負荷検出コンパレータにおけるしきい値電圧の設定例を示す説明図である。
【００３６】
〈実施の形態の概要〉
本実施の形態の第１の概要は、交流の入力電源から直流の出力電源を生成する電源装置（電源装置１）に設けられた半導体集積回路装置（駆動信号コントローラ１０）からなる。
【００３７】
半導体集積回路装置は、トランスをスイッチングするスイッチング素子（トランジスタ１１）の駆動制御を行うスイッチング制御回路（ＰＷＭ制御回路１０ａ）と、電源装置に接続される負荷が軽負荷となったことを検出し、スイッチング素子のスイッチングを停止させるスイッチング停止制御回路（スイッチング停止制御回路１０ｂ）とを有する。
【００３８】
また、スイッチング停止制御回路は、調整信号の電流レベルに応じて可変される第１の基準電圧（軽負荷検出レベル）に基づいて、電源装置が軽負荷になったか否かを判定する。
【００３９】
さらに、本実施の形態の第１の概要は、交流の入力電源から直流の出力電源を生成する電源装置（電源装置１）に設けられた半導体集積回路装置（駆動信号コントローラ１０）からなり、交流の入力電源から直流の出力電源を生成する電源装置（電源装置１）に設けられたトランスをスイッチングするスイッチング素子（トランジスタ１１）の駆動制御を行うスイッチング制御回路（ＰＷＭ制御回路１０ａ）と、電源装置に接続される負荷が軽負荷となったことを検出し、スイッチング素子のスイッチングを停止させるスイッチング停止制御回路（スイッチング停止制御回路１０ｂ）とを有する。
【００４０】
そして、スイッチング停止制御回路は、電源装置が軽負荷になった際に、調整信号の電流レベルに応じて可変される第２の基準電圧に基づいて、スイッチング素子のスイッチング停止の期間を可変させる。
【００４１】
以下、上記した概要に基づいて、実施の形態を詳細に説明する。
【００４２】
〈電源装置の構成〉
本実施の形態１において、電源装置１は、例えば、パーソナルコンピュータなどに電源電圧を供給する電源装置であり、フライバック方式のＡＣ／ＤＣコンバータからなる。電源装置１は、図１に示すように、全波整流回路２、コンデンサ３，４、抵抗５〜９、駆動信号コントローラ１０、トランジスタ１１、ダイオード１２、エラーアンプ１３、フォトカプラ１４、およびトランス１５から構成されている。
【００４３】
全波整流回路２は、たとえば、４個のダイオードを用いたブリッジ回路によって構成されており、２つの入力部に商用電源などの交流電源ＡＣが入力されるようにそれぞれ接続されている。入力された交流電源ＡＣは、全波整流回路２によって全波整流される。
【００４４】
全波整流回路２の出力側の一方の端子には、コンデンサ３の一方の接続部、およびトランス１５の１次巻き線の一方の端部がそれぞれ接続されている。コンデンサ３の他方の接続部には、全波整流回路２の他方の接続部（基準電位ＶＳＳ）が接続されている。
【００４５】
また、コンデンサ３の他方の接続部には、後述する基準電圧設定用の抵抗５の一方の接続部が接続されており、該抵抗５の他方の接続部には、駆動信号コントローラ１０の調整信号端子ａｄｊが接続されている。コンデンサ３は、例えば、電解コンデンサからなり、全波整流回路２によって全波整流された電圧信号を平滑化する。
【００４６】
トランス１５の１次巻き線の他方の端部には、トランジスタ１１の一方の接続部が接続されており、該トランジスタ１１の他方の接続部には、駆動信号コントローラ１０のモニタ電圧端子ＣＳ、および抵抗６の一方の接続部がそれぞれ接続されている。抵抗６の他方の接続部には、基準電位ＶＳＳが接続されている。
【００４７】
トランジスタ１１は、例えば、ＮチャネルＭＯＳ−ＦＥＴ（Field Effect Transistor）などからなる。トランジスタ１１は、駆動信号コントローラ１０の信号端子ＧＤから出力される駆動信号に基づいてスイッチングを行い、トランス１５の１次巻き線を駆動する。
【００４８】
また、フォトカプラ１４を構成するフォトトランジスタの一方の接続部には、駆動信号コントローラ１０のフィードバック端子ＦＢが接続されており、フォトトランジスタの他方の接続部には、基準電位ＶＳＳが接続されている。
【００４９】
トランス１５の２次巻き線の一方の端部には、ダイオード１２のアノードが接続されており、該ダイオード１２のカソードには、コンデンサ４の一方の接続部、抵抗７の一方の接続部、抵抗８の一方の接続部、ならびにフォトカプラ１４を構成するフォトダイオードのカソードがそれぞれ接続されている。
【００５０】
ダイオード１２は、トランス１５の２次側に伝達されたエネルギを整流する。コンデンサ４は、例えば、電解コンデンサなどからなり、ダイオード１２によって整流された電源電圧を平滑化する。平滑化された電源は、電源装置１の出力電圧Ｖｏｕｔとして出力される。
【００５１】
フォトカプラ１４を構成するフォトトランジスタのアノード、および抵抗７の他方の接続部には、エラーアンプ１３の出力部が接続されている。このエラーアンプ１３の負（−）側入力端子には、抵抗８の他方の接続部が接続されており、該エラーアンプ１３の正（＋）側入力端子には、基準電圧Ｖｒｅｆが入力されている。
【００５２】
エラーアンプ１３の負（−）側入力端子と抵抗８との接続部には、抵抗９の一方の接続部が接続されている。また、コンデンサ４の一方の接続部、および抵抗９の他方の接続部には、トランス１５の２次巻き線の他方の端部（基準電位ＧＮＤ）が接続されている。
【００５３】
駆動信号コントローラ１０は、例えば、１つの半導体集積回路装置からなり、トランジスタ１１を駆動する駆動信号を生成し、信号端子ＧＤから出力する。信号端子ＧＤから出力される駆動信号はＰＷＭ信号であり、フィードバック端子ＦＢに入力されるフィードバック信号に基づいてオンデュティ（On Duty）を長くしたり、短くしたりしてトランジスタ１１のオン時間を制御する。
【００５４】
〈駆動信号コントローラの構成〉
駆動信号コントローラ１０は、図２に示すように、ＰＷＭ制御回路１０ａとスイッチング停止期間制御回路１０ｂとから構成されている。ＰＷＭ制御回路１０ａは、トランジスタ１１を駆動する駆動信号（ＰＷＭ信号）を生成し、信号端子ＧＤから出力する。
【００５５】
このＰＷＭ制御回路１０ａは、フィードバック端子ＦＢを介して入力されるフィードバック信号に基づいて、トランジスタ１１のオン時間を制御する。スイッチング停止期間制御回路１０ｂは、電源装置１の負荷が軽負荷となったことを検出し、トランジスタ１１のスイッチング停止期間を設定する。
【００５６】
電源装置の軽負荷とは、例えば、電源装置１の最大負荷電力（電流）に対して、２５％以下程度の負荷電力となった状態を軽負荷という。しかし、この軽負荷の状態は、電源装置の仕様や接続される負荷などによっても異なる。
【００５７】
また、軽負荷の検出レベル、およびトランジスタ１１のスイッチング停止期間は、駆動信号コントローラ１０に外部接続された抵抗５によって任意に設定される。
【００５８】
ＰＷＭ制御回路１０ａは、フリップフロップＦＦ１、論理和回路ＯＲ１、およびインバータＩｖ１から構成されている。スイッチング停止期間制御回路１０ｂは、バッファＢ１、トランジスタＱ１〜Ｑ５、コンパレータＯＰ１、軽負荷検出コンパレータＯＰ２、および抵抗Ｒ１，Ｒ２から構成されている。トランジスタＱ１〜Ｑ５は、例えば、ＰチャネルＭＯＳからなる。
【００５９】
フリップフロップＦＦ１のセット端子Ｓには、内部クロック信号ＣＬＫが入力されるように接続されており、該フリップフロップＦＦ１のリセット端子Ｒには、論理和回路ＯＲ１の出力部が接続されている。
【００６０】
そして、フリップフロップＦＦ１の出力端子Ｑには、信号端子ＧＤが接続されており、該信号端子ＧＤから駆動信号が出力される。論理和回路ＯＲ１の一方の入力部には、インバータＩｖ１の出力部が接続されており、該論理和回路ＯＲ１の他方の入力部には、コンパレータＯＰ１の出力部が接続されている。
【００６１】
コンパレータＯＰ１の正（＋）側入力端子には、レベルシフト電源Ｖｌｓ１を介してモニタ電圧端子ＣＳが接続されている。モニタ電圧端子ＣＳには、トランジスタ１１がオンすることで流れたソース電流が抵抗６によって電圧に変換された信号が入力される。
【００６２】
また、スイッチング停止期間制御回路１０ｂにおいて、バッファＢ１の正（＋）側入力端子には、基準電圧Ｖｒｅｆ１が入力されるように接続されている。トランジスタＱ２〜Ｑ４の一方の接続部、および抵抗Ｒ１の一方の接続部には、内部電源電圧ＶＤＤがそれぞれ供給されており、トランジスタＱ２〜Ｑ４によってカレントミラー回路が構成されている。
【００６３】
トランジスタＱ２の他方の接続部には、トランジスタＱ２〜Ｑ４のゲート、およびトランジスタＱ１の一方の接続部がそれぞれ接続されている。トランジスタＱ１の他方の接続部には、バッファＢ１の負（−）側入力端子、および調整信号端子ａｄｊがそれぞれ接続されている。
【００６４】
トランジスタＱ３の他方の接続部には、トランジスタＱ５の一方の接続部が接続されており、該トランジスタＱ５のゲートには、軽負荷検出コンパレータＯＰ２の出力部、ならびにインバータＩｖ１の入力部がそれぞれ接続されている。
【００６５】
軽負荷検出コンパレータＯＰ２の負（−）側入力端子には、コンパレータＯＰ１の負（−）側入力端子、抵抗Ｒ１の他方の接続部、ならびにフィードバック端子ＦＢがそれぞれ接続されている。
【００６６】
軽負荷検出コンパレータＯＰ２は、正（＋）側入力端子に入力される基準電圧と負（−）側入力端子に入力されるフィードバック端子ＦＢに印加される電圧レベルＶＦＢとを比較し、基準電圧よりも電圧レベルＶＦＢが低くなると、軽負荷であると判断し、軽負荷検出信号を出力する。
【００６７】
トランジスタＱ４の他方の接続部には、軽負荷検出コンパレータＯＰ２の正（＋）側入力端子、および抵抗Ｒ２の一方の接続部がそれぞれ接続されている。抵抗Ｒ２の他方の接続部には、基準電位ＶＳＳが接続されている。
【００６８】
〈駆動信号コントローラの動作〉
次に、軽負荷時における駆動信号コントローラ１０の動作の一例について説明する。
【００６９】
図３は、軽負荷時における駆動信号コントローラ１０の各部の信号タイミングを示すタイミングチャートである。図３においては、上方から下方にかけて、内部動作クロック信号ＣＬＫ、信号端子ＧＤから出力される駆動信号、コンパレータＯＰ１に入力される電圧レベルＶＦＢとモニタ電圧端子ＣＳに入力された電圧にレベルシフト電源Ｖｌｓ１の電圧を合わせた電圧、モニタ電圧端子ＣＳに入力された電圧ＶＣＳ、トランジスタＱ５のゲート電圧、およびトランス１５の２次側出力電圧Ｖｏｕｔの信号タイミングをそれぞれ示している。
【００７０】
前述したように、駆動信号コントローラ１０には、軽負荷検出レベルを設定する調整信号端子ａｄｊが設けられている。この調整信号端子ａｄｊは、定電圧出力端子となっており、対基準電位ＶＳＳに抵抗５を接続することで、駆動信号コントローラ１０内部に定電流を発生させる。この定電流は、軽負荷検出レベルを決定するＩ２（図２、トランジスタＱ４に流れる電流）と軽負荷を検出するとスイッチングをオフするヒステリシス電流Ｉ１（図２、トランジスタＱ３に流れる電流）である。
【００７１】
調整信号端子ａｄｊを設けることによって、軽負荷を検出する軽負荷検出コンパレータＯＰ２の基準電圧を容易に設定変更することが可能となる。
【００７２】
電流Ｉ２は、調整信号端子ａｄｊに接続された抵抗５によって決定され、この抵抗５の抵抗値を変更することにより、軽負荷を検出する軽負荷検出コンパレータＯＰ２の基準電圧である「Ｉ２×Ｒ２」を容易に設定変更することができる。
【００７３】
エラーアンプ１３は、正（＋）側入力端子と負（−）側入力端子とが同電位になるように動作し、例えば、負（−）側入力端子の電位が正（＋）側入力端子の電位に対して高い場合、エラーアンプ１３の出力は、電流を多く引き抜く動作を行い、逆に、負（−）側入力端子の電位が正（＋）側入力端子の電位よりも低いと、該エラーアンプ１３の出力は、電流を引き抜かなくなる。
【００７４】
負荷電力が小さくなると、２次側出力電圧レベルが上昇する。それによって、エラーアンプ１３の負（−）側入力端子の電圧レベルが上昇し、フォトカプラ１４のフォトダイオードをオンさせる。そして、フォトカプラ１４のフォトトランジスタが動作することにより、フィードバック端子ＦＢに印加される電圧レベルＶＦＢが下降する。
【００７５】
フィードバック端子ＦＢの電圧レベルＶＦＢが「抵抗Ｒ２の抵抗値×電流Ｉ２」以下となると、軽負荷検出コンパレータＯＰ２は、トランジスタＱ５をオフさせることにより、フィードバック端子ＦＢの電圧レベルＶＦＢを低下させ、再び電圧レベルＶＦＢが「抵抗Ｒ２の抵抗値×電流Ｉ２」よりも高くなるまでの期間、信号端子ＧＤから出力される駆動信号を停止させる。
【００７６】
これにより、トランジスタ１１は停止状態となり、トランス１５に蓄えられるエネルギが小さくなり、２次側の出力電圧Ｖｏｕｔが下降する。
【００７７】
フォトカプラ１４のフォトトランジスタに流れる電流は、トランジスタＱ５がオフする直前まで、トランジスタＱ５を介して流れる電流（電流Ｉ１と抵抗Ｒ１を流れる電流）となる。
【００７８】
それが、トランジスタＱ５がオフすると、電流Ｉ１分は抵抗Ｒ１によって供給することとなり、フィードバック端子ＦＢの電圧レベルＶＦＢは、トランジスタＱ５がオンしていた時の電圧値に対して、「抵抗Ｒ１の抵抗値×電流Ｉ１」分低下させることができる。
【００７９】
この「抵抗Ｒ１の抵抗値×電流Ｉ１」の電圧がヒステリシス電圧となり、抵抗５の抵抗値によって任意に設定することができる。電流Ｉ１を大きくすることで、ヒステリシス電圧を大きくすることが可能となり、信号端子ＧＤから出力される駆動信号が停止する期間、つまりフィードバック端子ＦＢの電圧レベルＶＦＢ＜レベルシフト電圧Ｖｌｓ１の期間を大きくとることができ、軽負荷時における電源装置１の効率改善を行うことができる。
【００８０】
〈スイッチング停止期間制御回路１０ｂの作用〉
次に、駆動信号コントローラ１０に設けられたスイッチング停止期間制御回路１０ｂの作用について詳しく説明する。
【００８１】
駆動信号コントローラ１０の調整信号端子ａｄｊには、バッファＢ１によって基準電圧Ｖｒｅｆ１が出力される。この調整信号端子ａｄｊには抵抗５が接続されており、トランジスタＱ１のドレイン電流が略一定の電流となる。
【００８２】
この電流は、トランジスタＱ２とトランジスタＱ３、およびトランジスタＱ４によって構成されたカレントミラー回路によってミラー電流が生成される。そのため、トランジスタＱ２に流れる電流、トランジスタＱ３に流れる電流Ｉ１、トランジスタＱ４に流れる電流Ｉ２が比例関係となる。
【００８３】
先に述べたように、電源装置１は、２次側の出力電圧Ｖｏｕｔが略一定になるように、エラーアンプ１３によって出力電圧Ｖｏｕｔの誤差電圧を検出し、この検出結果に基づいてフォトカプラ１４をオンさせることによって比例関係の電流が、フィードバック端子ＦＢに印加される電圧レベルＶＦＢを制御することにより、信号端子ＧＤから出力される駆動信号のパルス幅を調整し、出力電圧Ｖｏｕｔが略一定になるように制御している。
【００８４】
負荷が変化しても、出力電圧Ｖｏｕｔが略一定になるように、フォトカプラ１４に流れる電流を調整して制御しており、負荷が一定であればフォトカプラ１４に流れる電流は略一定である。
【００８５】
このため、フィードバック端子ＦＢの電圧レベルＶＦＢが軽負荷レベルとなった時、つまり、電圧レベルＶＦＢがトランジスタＱ４に流れる電流Ｉ２が抵抗Ｒ２を流れることによって発生する電圧以下となると、軽負荷検出コンパレータＯＰ２は、トランジスタＱ５をオフさせる。
【００８６】
トランジスタＱ５がオフとなると、トランジスタＱ３を流れる電流Ｉ１がフィードバック端子ＦＢに供給されなくなる。一方、トランジスタＱ５がオフとなっても、フォトカプラ１４は出力電圧Ｖｏｕｔが略一定になるために必要な電流を流すため、トランジスタＱ５がオフすることによって流れなくなった電流Ｉ１は抵抗Ｒ１から補われる。
【００８７】
よって、抵抗Ｒ１における電圧降下は、「電流Ｉ１×抵抗Ｒ１の抵抗値」分大きくなり、フィードバック端子ＦＢの電圧レベルＶＦＢは、抵抗Ｒ１が接続されている電源電圧が略一定であるので、「抵抗Ｒ２の抵抗値×電流Ｉ２−抵抗Ｒ２の抵抗値×電流Ｉ１」となる。
【００８８】
この抵抗Ｒ１によって増加した電圧降下量「抵抗Ｒ１の抵抗値×電流Ｉ１」がトランジスタ１１のスイッチングオフ期間を調整するヒステリシス電圧となる。例えば、駆動信号コントローラ１０の調整信号端子ａｄｊに接続される抵抗５の抵抗値を小さくすると、トランジスタＱ３に流れる電流Ｉ１が大きくなり、抵抗Ｒ１における電圧降下は大きくなる。
【００８９】
つまり、ヒステリシス電圧が大きくなるので、トランジスタ１１のスイッチングオフ期間を長くすることができる。それによって、スイッチング損失を改善することができる。
【００９０】
ただし、トランジスタ１１のスイッチングオフ期間を長くなることによって、２次側の出力電圧Ｖｏｕｔのリップルは大きくなる。軽負荷での２次側の出力電圧Ｖｏｕｔのリップル電圧を抑えたい場合は、抵抗５を除去することによって、軽負荷検出コンパレータＯＰ２の軽負荷検出機能を停止させることができる。その結果、軽負荷機能なし状態と同等のリップル電圧まで改善することができる。
【００９１】
逆に、調整信号端子ａｄｊに接続される抵抗５の抵抗値を大きくすると、トランジスタＱ３に流れる電流Ｉ１が小さくなり、抵抗Ｒ１における電圧降下が小さくなる。よって、ヒステリシス電圧が小さくなるので、トランジスタ１１のスイッチングオフ期間が短くなる。トランジスタ１１のスイッチングオフ期間が短くなることによって、２次側の出力電圧Ｖｏｕｔのリップル電圧を改善させることができる。
【００９２】
よって、電源装置１において、スイッチング損失を低減させ、高効率化を優先させたい場合には、抵抗５の抵抗値を小さく設定することにより、実現することができる。上述したように、抵抗５の抵抗値を小さくすることにより、ヒステリシス電圧が大きくなってトランジスタ１１のスイッチングオフ期間が長くなるからである。
【００９３】
一方、電源装置１において、軽負荷の検出レベルを変更させたい場合には、抵抗５を所望の抵抗値に設定する。抵抗５の抵抗値を変更することよって、トランジスタＱ４にて生成されたミラー電流である電流Ｉ２が調整され、軽負荷検出コンパレータＯＰ２の基準電圧を変更することができる。
【００９４】
軽負荷検出コンパレータＯＰ２の基準電圧は、電流Ｉ２が抵抗Ｒ２を流れることで発生する電圧降下、つまり、「抵抗Ｒ２の抵抗値×電流Ｉ１」となる。抵抗５の抵抗値を小さくすることによって電流Ｉ２は大きくなり、軽負荷検出レベルが高くなり、逆に、抵抗５の抵抗値を大きくした場合は、電流Ｉ２が小さくなり、軽負荷検出レベルが低くなる。
【００９５】
これにより、仕様の異なる電源装置であっても、軽負荷レベルを抵抗５の抵抗値の変更のみで容易に決定することができ、電源装置１の設定容易化を実現することができる。
【００９６】
〈軽負荷検出レベルを設定するしきい値の設定例〉
図４は、軽負荷検出コンパレータＯＰ２におけるしきい値電圧の設定例を示す説明図である。
【００９７】
電源装置１の高効率を重視する場合には、軽負荷検出コンパレータＯＰ２の基準電圧をレベルシフト電源Ｖｌｓ１よりも十分高く（抵抗５の抵抗値を小さく）することによって、軽負荷検出レベルを高く（例えば、電源装置１の最大負荷電力（電流）に対して、２５％以下程度）し、トランジスタ１１のスイッチング損失を低減させる。
【００９８】
また、電源装置１のリップル電圧を抑制したい場合には、軽負荷検出コンパレータＯＰ２の基準電圧をレベルシフト電源Ｖｌｓ１よりも十分低く（抵抗５の抵抗値を大きく）することによって軽負荷検出レベルを低く（例えば、電源装置１の最大負荷電力（電流）に対して、２０％以下程度）し、トランジスタ１１のスイッチング停止を遅らせる。
【００９９】
さらに、電源装置１の高効率とリップル電圧の抑制を両立させたい場合には、軽負荷検出コンパレータＯＰ２の基準電圧をレベルシフト電源Ｖｌｓ１よりも少し高い（抵抗５の抵抗値を小さく）程度とする。
【０１００】
これによって、軽負荷検出レベルを高効率重視とリップル電圧抑制との中間レベル（例えば、電源装置１の最大負荷電力（電流）に対して、２０％以下程度）とさせる。
【０１０１】
それにより、本実施の形態１によれば、駆動信号コントローラ１０に外付けされた抵抗５の抵抗値を変更するだけで軽負荷検出レベルの変更を短時間で、容易に行うことができる。
【０１０２】
また、抵抗５の抵抗値を変更するだけで軽負荷時におけるトランジスタ１１のスイッチング停止期間の変更を短時間で、容易に行うことができる。
【０１０３】
上記により、電源装置１の設定を容易化することができ、また、スイッチング損失を低減し、電力変換効率を向上させることができる。
【０１０４】
（実施の形態２）
図５は、本発明の実施の形態２による電力変換装置に設けられた駆動信号コントローラの一例を示す説明図である。
【０１０５】
〈実施の形態の概要〉
本実施の形態の概要は、交流の入力電源から直流の出力電源を生成する電源装置（電源装置１）に設けられたトランスをスイッチングするスイッチング素子（トランジスタ１１）の駆動制御を行うスイッチング制御回路（ＰＷＭ制御回路１０ａ）と、電源装置に接続される負荷が軽負荷となったことを検出し、スイッチング素子のスイッチングを停止させるスイッチング停止制御回路（スイッチング停止制御回路１０ｂ）とを有する半導体集積回路装置からなる。
【０１０６】
スイッチング停止制御回路は、第１の調整信号の電流レベル（調整信号端子ａｄｊに流れる電流）に応じて可変される第１の基準電圧（軽負荷検出レベル）に基づいて、電源装置が軽負荷になったか否かを判定し、電源装置が軽負荷になった際に、第２の調整信号の電流レベル（電源端子ＶＲＥＧに流れる電流）に応じて可変される第２の基準電圧に基づいて、スイッチング素子のスイッチング停止の期間を可変させる。
【０１０７】
以下、上記した概要に基づいて、実施の形態を詳細に説明する。
【０１０８】
〈駆動信号コントローラの構成例〉
前記実施の形態１における駆動信号コントローラ１０（図２）の構成では、前述したように、電流Ｉ１と電流Ｉ２とが比例関係になるので、軽負荷検出コンパレータＯＰ２のしきい値電圧とヒステリシス電圧は比例関係を保った設定しかできない。
【０１０９】
そこで、本実施の形態２では、軽負荷検出レベル設定とヒステリシス電圧の設定を容易に行うことのできる駆動信号コントローラ１０について説明する。
【０１１０】
この場合、駆動信号コントローラ１０は、図５に示すように、ＰＷＭ制御回路１０ａとスイッチング停止期間制御回路１０ｂとから構成されている。
【０１１１】
ＰＷＭ制御回路１０ａは、フリップフロップＦＦ１、論理和回路ＯＲ１、およびインバータＩｖ１から構成されている。これらの接続構成は、前記実施の形態１の図２に示すＰＷＭ制御回路１０ａと同様であるので説明は省略する。
【０１１２】
また、スイッチング停止期間制御回路１０ｂは、図２に示すＰＷＭ制御回路１０ａから抵抗Ｒ１を除いた構成からなり、また、外部端子である電源端子ＶＲＥＧが新たに設けられている。この電源端子ＶＲＥＧは、駆動信号コントローラ１０の動作電圧となる電源電圧ＶＤＤが供給される。抵抗Ｒ１を除いたその他の接続構成については、図２に示すＰＷＭ制御回路１０ａと同様である。
【０１１３】
さらに、新たに設けられた電源端子ＶＲＥＧとフィードバック端子ＦＢとの間には、新たに設けられた抵抗５ａが外部接続されている。これにより、軽負荷検出コンパレータＯＰ２の基準電圧とヒステリシス電圧を別々に独立して設定することが可能となる。
【０１１４】
軽負荷検出レベル（軽負荷検出コンパレータＯＰ２のしきい値電圧）を設定する際には、抵抗５の抵抗値を変更することにより、フィードバック端子ＦＢに流れる電流値を設定する。
【０１１５】
〈スイッチング停止期間の設定例〉
また、トランジスタ１１のスイッチング停止期間は、抵抗５ａの抵抗値を変更することによって任意に設定可能である。軽負荷が検出され、トランジスタＱ５がオフするとトランジスタＱ３に流れる電流Ｉ１が抵抗５ａに流れることによって発生する電圧降下となるので、前述したように抵抗５ａの抵抗値を調整することによって、ヒステリシス電圧、すなわちトランジスタ１１のスイッチング停止期間を決定することができる。
【０１１６】
それにより、本実施の形態２では、抵抗５、５ａの抵抗値を変更するだけで、電源装置１における軽負荷検出レベルの設定、およびヒステリシス電圧の設定（トランジスタ１１のスイッチング停止期間）を容易に変更することが可能となる。よって、電源装置１の仕様変更などを、より容易に短時間で行うことができる。
【０１１７】
（実施の形態３）
図６は、本発明の実施の形態３による電源装置の一例を示す説明図である。
【０１１８】
前記実施の形態１では、電源装置１がフライバック方式のＡＣ／ＤＣコンバータからなる例について説明したが、本実施の形態３においては、電源装置１が疑似共振型のＡＣ／ＤＣコンバータからなる場合について説明する。
【０１１９】
〈電源装置の他の構成例〉
電源装置１は、図６に示すように、全波整流回路２、コンデンサ３，４，１７、抵抗５〜９，１６、駆動信号コントローラ１０、トランジスタ１１、ダイオード１２、エラーアンプ１３、フォトカプラ１４、およびトランス１５ａから構成されている。
【０１２０】
トランス１５ａは、１次側に主巻き線である第１の１次巻き線、および補助巻き線である第２の１次巻き線を有した構成からなる。第１の１次巻き線の端部には、全波整流回路２の出力部が接続されており、他方の１次巻き線の端部には、トランジスタ１１の一方の接続部が接続されている。
【０１２１】
また、第２の１次巻き線の一方の端部には、抵抗１６の一方の接続部が接続されており、該抵抗１６の他方の接続部には、駆動信号コントローラ１０に設けられた端子ＺＣＤが接続されている。
【０１２２】
この端子ＺＤＣは、駆動信号コントローラ１０に設けられインバータ（図示せず）を介してフリップフロップＦＦ１（図１）のセット端子Ｓに接続されている。また、第２の１次巻き線の他方の端部は、基準電位ＶＳＳが接続されている。
【０１２３】
さらに、トランジスタ１１の両接続部（ソース−ドレイン）にはコンデンサ１７が接続されている。その他の接続構成については、図１の電源装置１と同様であるので説明は省略する。
【０１２４】
また、駆動信号コントローラ１０においても、前述したフリップフロップＦＦ１のセット端子Ｓに接続されたインバータが新たに設けられた以外の接続構成は、前記実施の形態の図２と同様であるので説明は省略する。
【０１２５】
〈電源装置の動作〉
続いて、疑似共振型のＡＣ／ＤＣコンバータからなる電源装置１の動作について説明する。
【０１２６】
疑似共振型の電源装置１は、動作クロック信号ＣＬＫを用いた固定周波数によるスイッチング動作ではなく、自励発振を利用したスイッチングを行う。この自励発振は、起動のタイミングを生成する。
【０１２７】
まず、トランジスタ１１がオンすると、該トランジスタ１１のドレイン電流Ｉｄは、略零Ｖから上昇する。トランジスタ１１に流れる電流値は、抵抗６によって電圧に変換され、モニタ電圧端子ＣＳに入力される。
【０１２８】
トランジスタ１１の電流が、フィードバック端子ＦＢの電圧レベルＶＦＢによって決定される電圧ＦＢ１に達すると、フリップフロップＦＦ１のリセット端子ＲにＨｉレベルの信号が入力され、トランジスタ１１はオフとなる。
【０１２９】
トランジスタ１１がオフすると、トランス１５ａの巻き線電圧は反転し、トランス１５ａからダイオード１２を介して２次側に電流ＩＦが供給される。このとき、第２の１次巻き線における電圧Ｖｓｕｂも反転し。正電圧が印加される。
【０１３０】
トランス１５ａから２次側への電流供給終わり、第ＯＤー１２の電流が略零となると、トランス１５ａのインダクタンスとコンデンサ４の共振によって、トランジスタ１１の電圧が急速に低下する。
【０１３１】
このとき、トランス１５ａの補助巻き線である第２の１次巻き線に発生する電圧Ｖｓｕｂも低下する。駆動信号コントローラ１０の端子ＺＤＣに入力される電圧（電圧Ｖｓｕｂ）が、端子ＺＤＣに接続されたインバータのしきい値電圧よりも低くなると、フリップフロップＦＦ１のセット端子ＳにＨｉレベルの信号が入力され、トランジスタ１１が再びターンオンする。
【０１３２】
それにより、本実施の形態３においても、疑似共振型のＡＣ／ＤＣコンバータからなる電源装置１であってもスイッチング停止期間制御回路１０ｂ（図２）を有する駆動信号コントローラ１０を適用可能であり、軽負荷検出レベルの設定、あるいはヒステリシス電圧の設定（トランジスタ１１のスイッチング停止期間）を容易に変更することができる。
【０１３３】
また、本実施の形態３では、駆動信号コントローラ１０を疑似共振型ＡＣ／ＤＣコンバータに設けた構成としたが、ＡＣ／ＤＣコンバータは、他の構成であってもよく、例えば、フォーワード型などのＡＣ／ＤＣコンバータであってもよい。
【０１３４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１３５】
本発明は、電源装置の軽負荷時における変換効率の向上化技術に適している。
【符号の説明】
【０１３６】
１  電源装置
２  全波整流回路
３  コンデンサ
４  コンデンサ
５  抵抗
５ａ  抵抗
６  抵抗
７  抵抗
８  抵抗
９  抵抗
１０  駆動信号コントローラ
１０ａ  ＰＷＭ制御回路
１０ｂ  スイッチング停止期間制御回路
１１  トランジスタ
１２  ダイオード
１３  エラーアンプ
１４  フォトカプラ
１５  トランス
１５ａ  トランス
１６  抵抗
１７  コンデンサ
ＦＦ１  フリップフロップ
ＯＲ１  論理和回路
Ｉｖ１  インバータ
ＯＰ１  コンパレータ
ＯＰ２  軽負荷検出コンパレータ
Ｂ１  バッファ
Ｑ１  トランジスタ
Ｑ２  トランジスタ
Ｑ３  トランジスタ
Ｑ４  トランジスタ
Ｑ５  トランジスタ
Ｒ１  抵抗
Ｒ２  抵抗
【図１】
2013099006.tif 000003
【図２】
2013099006.tif 000004
【図３】
2013099006.tif 000005
【図４】
2013099006.tif 000006
【図５】
2013099006.tif 000007
【図６】
2013099006.tif 000008