(57)【要約】【課題】無音データの再生時に、ＣＰＵクロックを停止させることにより発生する不要な音声データの発生を抑制する。【解決手段】本発明に係る音声再生装置１００は、クロックと音声データが供給され、前記クロックを用いて前記音声データをアナログ化したアナログ音声信号を再生する音声再生装置であって、音声データが所定の閾値と等しいか又は閾値よりもゼロ値に近い場合に、クロック停止信号を生成するデータ比較器データ比較器１０４と、クロック停止信号に応じて、音声データをゼロ値方向に段階的に小さくするフェードアウトデータを生成する出力データ生成器１１４と、クロック停止信号に応じて、音声データからフェードアウトデータに切り替える切り替え信号を出力する出力切り替え制御部１１５と、クロック停止信号に応じて、クロックを停止させるＣＧ部１０７とを備える。【選択図】図１
2013157803.tif 000002
【特許請求の範囲】
【請求項１】
クロックと音声データが供給され、前記クロックを用いて前記音声データをアナログ化したアナログ音声信号を再生する音声再生装置であって、
前記音声データが所定の閾値と等しいか又は閾値よりもゼロ値に近い場合に、クロック停止信号を生成するデータ比較器と、
前記クロック停止信号に応じて、前記音声データをゼロ値方向に段階的に小さくするフェードアウトデータを生成する出力データ生成部と、
前記クロック停止信号に応じて、前記音声データから前記フェードアウトデータに切り替える出力切換制御部と、
前記クロック停止信号に応じて、前記クロックを停止させるクロック制御部と、
を備える音声再生装置。
【請求項２】
前記クロック制御部は、前記フェードアウトデータがゼロ値となった後に、前記クロックを停止させる請求項１に記載の音声再生装置。
【請求項３】
前記データ比較器は、前記音声データのピークホールド値とボトムホールド値のいずれもが所定の閾値と等しいか又は閾値よりもゼロ値に近い場合に、前記クロック停止信号を生成する請求項１に記載の音声再生装置。
【請求項４】
前記データ比較器は、前記ピークホールド値及び前記ボトムホールド値を所定の間隔でサンプリングし、前記ピークホールド値及び前記ボトムホールド値が所定の期間連続して前記閾値等しいか又は閾値よりもゼロ値に近い場合に、前記クロック停止信号を生成する請求項３に記載の音声再生装置。
【請求項５】
前記データ比較器は、前記音声データの前記ピークホールド値及びボトムホールド値がゼロ値から、所定の閾値よりもゼロ値から遠い値に遷移した場合に、前記クロック停止信号のレベルを遷移させ、
前記出力データ生成部は、前記クロック停止信号の遷移に応じて、前記音声データを段階的に大きくするフェードインデータを生成し、
前記出力切換制御部は、前記クロック停止信号の遷移に応じて、前記フェードインデータに切り替え、
前記クロック制御部は、前記クロック停止信号の遷移に応じて、前記クロックの供給を再開する請求項１に記載の音声再生装置。
【請求項６】
前記出力データ生成部は、
前記クロック停止信号に応じて前記音声データをラッチするラッチ回路と、
前記クロック停止信号に応じてラッチした前記音声データに１より小さい値を一定周期毎に乗算することにより、前記フェードアウトデータを生成する演算回路と、
を有する請求項１に記載の音声再生装置。
【請求項７】
前記ラッチ回路は、前記クロック停止信号の遷移に応じて前記音声データをラッチし、
前記演算回路は、前記クロック停止信号の遷移に応じてラッチした前記音声データに１より大きい値を一定周期毎に乗算することにより、前記フェードインデータを生成する請求項５に記載の音声再生装置。
【請求項８】
音声データが所定の閾値と等しいか又は閾値よりもゼロ値に近い場合に、クロック停止信号を生成し、
前記クロック停止信号に応じて、前記音声データをゼロ値方向に段階的に小さくするフェードアウトデータを生成し、前記音声データから前記フェードアウトデータに切り替えて当該フェードアウトデータをアナログ化して再生するとともに、前記クロックを停止させる、音声再生方法。
【請求項９】
前記フェードアウトデータがゼロ値となった後に、前記クロックを停止させる請求項８に記載の音声再生方法。
【請求項１０】
前記音声データのピークホールド値とボトムホールド値のいずれもが所定の閾値と等しいか又は閾値よりもゼロ値に近い場合に、前記クロック停止信号を生成する請求項８に記載の音声再生方法。
【請求項１１】
前記ピークホールド値及び前記ボトムホールド値を所定の間隔でサンプリングし、前記ピークホールド値及び前記ボトムホールド値が所定の期間連続して前記閾値等しいか又は閾値よりもゼロ値に近い場合に、前記クロック停止信号を生成する請求項１０に記載の音声再生方法。
【請求項１２】
前記音声データの前記ピークホールド値及びボトムホールド値がゼロ値から、所定の閾値よりもゼロ値から遠い値に遷移した場合に、前記クロック停止信号のレベルを遷移させ、
前記クロック停止信号の遷移に応じて、前記音声データを段階的に大きくするフェードインデータを生成し、前記フェードインデータをアナログ化して再生するとともに、前記クロックの供給を再開する請求項８に記載の音声再生方法。
【請求項１３】
前記クロック停止信号に応じて前記音声データをラッチし、前記クロック停止信号に応じてラッチした前記音声データに１より小さい値を一定周期毎に乗算することにより、前記フェードアウトデータを生成する請求項８に記載の音声再生方法。
【請求項１４】
前記クロック停止信号の遷移に応じて前記音声データをラッチし、前記クロック停止信号の遷移に応じてラッチした前記音声データに１より大きい値を一定周期毎に乗算することにより、前記フェードインデータを生成する請求項１２に記載の音声再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声再生装置及び音声再生方法に関し、例えば、音声入力が低レベルの場合に無音データ入力と判断してＣＰＵ（Central Processing Unit）クロックを停止させる音声再生装置、及び音声再生方法に関する。
【背景技術】
【０００２】
近年のデジタル技術の向上に伴い、オーディオＤＳＰ（Digital Signal Processor）による信号処理によってＭＰ３（MPEG Audio Layer-3）やＷＭＡ（Windows Media（登録商標） Audio）などの圧縮オーディオ信号やアナログオーディオ信号を再生する音声再生装置が実用化されている。音声再生装置は携帯用途の製品が多いため、バッテリー電源の消費を軽減させてシステム全体を低消費電力化し、使用時間を伸ばす要求が高まっている。
【０００３】
低消費電力化を図る技術として、音声入力が低レベルの場合は、無音データが入力されたと判断して、ＣＰＵクロックを停止させる技術が知られている。特許文献１には、無音時に電源ノイズやクロックノイズがスピーカーから発音されることを防止するために、オーディオ再生用のクロックを積分することでクロックの供給停止を検出してミュート制御信号を生成し、アナログオーディオ信号の出力を停止させる技術が開示されている。
【０００４】
特許文献１に記載のデジタルオーディオ出力回路では、ＰＣＭ（Pulse-code modulation）オーディオデータが、出力側ＰＣＭインタフェースから入力側ＰＣＭインタフェースへ、同期信号とクロックとともに供給される。
【０００５】
入力側ＰＣＭインタフェースは、サンプリング同期信号に同期し、内蔵のＤ／Ａコンバータによりクロックを用いてＰＣＭオーディオデータをデジタル／アナログ変換してアナログオーディオ信号を出力する。
【０００６】
入力側ＰＣＭインタフェースから出力されるアナログオーディオ信号は、スピーカドライバで増幅されてスピーカーに供給され発音される。ミュート制御信号は、クロックを積分した積分信号をコンパレータで比較することで生成される。スピーカドライバは、ミュート制御信号に応じてミュートを行う。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−７９８７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１では、ミュート制御信号は、クロックを積分した結果により生成されている。このため、クロックの供給を停止した後にスピーカドライバでミュートされるまでに時間がかかる。
【０００９】
この間に、電源ノイズやクロックノイズにより入力側ＰＣＭインタフェースに内蔵されたＤ／Ａコンバータの出力に電位差が発生すると、クロック停止後にスピーカーから不要な音声（以降、ボツ音と称す）が発生する問題がある。
【００１０】
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
一実施の形態によれば、音声データが所定の閾値と等しいか又は当該閾値よりもゼロ値に近い場合にクロック停止信号を生成し、クロック停止信号に応じて、音声データをゼロ値方向に段階的に小さくするフェードアウトデータを生成し、音声データからフェードアウトデータに切り替え、クロックを停止させる。
【発明の効果】
【００１２】
前記一実施の形態によれば、無音データが入力時にＣＰＵクロックを停止させた場合でも、ボツ音の出力を抑えることができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態に係る音声再生装置の構成を示す図である。
【図２】実施の形態に係る音声再生装置の出力データ生成器の構成を示す図である。
【図３】実施の形態に係る音声再生装置におけるクロック停止動作を示すタイミングチャートである。
【図４】実施の形態に係る音声再生装置の出力データ生成器の動作を示すタイミングチャートである。
【図５】実施の形態に係る音声再生装置におけるクロック停止動作の他の例を示すタイミングチャートである。
【図６】実施の形態に係る音声再生装置におけるクロック再開動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、繰り返しの説明は省略する。
【００１５】
実施の形態．
実施の形態に係る音声再生装置について、図１を参照して説明する。図１は、実施の形態に係る音声再生装置１００の構成を示す図である。図１では、音声再生装置１００として、ＡＤ／ＤＡチップ１０１とＣＰＵチップ１０２の２つのチップを１つのパッケージに収めたＳＩＰ（System In Package）で構成したものを一例として記載する。
【００１６】
実施の形態に係る音声再生装置は、圧縮オーディオ信号やアナログオーディオ信号を再生する音声再生装置であって、音声入力が低レベルのときに無音と判断してＣＰＵクロックを停止させる機能を有する。
【００１７】
ＡＤ／ＤＡチップ１０１は、Ａ／Ｄ部１０３、データ比較器１０４、ＡＤ／ＤＡチップ入力側ＰＣＭ部１０５、ＡＤ／ＤＡチップ出力側ＰＣＭ部１１３、出力データ生成器１１４、出力切り替え制御部１１５、セレクタ部１１６、Ｄ／Ａ部１１７、分周器１１８を有している。
【００１８】
ＣＰＵチップ１０２は、ＣＰＵチップ入力側ＰＣＭ部１０６、ＣＧ（Clock Generator）部１０７、ＳＰＩ（Serial parallel interface）部１０８、ＣＰＵ（Central
Processing Unit）部１０９、ＲＯＭ（Read-only memory）部１１０、ＲＡＭ（Random access memory）部１１１、ＣＰＵチップ出力側ＰＣＭ部１１２を有している。
【００１９】
Ａ／Ｄ部１０３は、ＡＵＸ（Auxiliary）信号入力１３０より音声アナログ信号を入力とし、これを変換したデジタルデータであるＡ／Ｄデータ１３１をＡＤ／ＤＡチップ入力側ＰＣＭ部１０５とデータ比較器１０４に出力する。ＡＵＸ信号入力１３０より入力される音声アナログ信号とは、外部機器から出力された音声信号であり、例えば、ポータブルディジタルオーディオ再生装置から出力された音楽信号である。
【００２０】
分周器１１８にはシステムクロックであるクロック３２４が入力される。分周器１１８は、クロック３２４を用いて音楽データのサンプリング周期となる４４．１ｋＨｚの分周クロック３２８生成し、データ比較器１０４、出力データ生成器１１４に出力する。
【００２１】
データ比較器１０４には、Ａ／Ｄ部１０３から出力されるＡ／Ｄデータ１３１、分周期１１８から出力される分周クロック３２８、ＳＰＩ１０８から出力されるシリアル通信信号１３４が入力される。データ比較器１０４は、分周クロック３２８に応じて、Ａ／Ｄデータ１３１とシリアル通信信号１３４により設定される所定の閾値とを比較し、比較結果に応じて生成されるＣＰＵクロック停止制御信号１３３を、出力データ生成器１１４、出力切り替え制御部１１５、ＣＧ部１０７に出力する。なお、所定の閾値については後述する。
【００２２】
ＡＤ／ＤＡチップ入力側ＰＣＭ部１０５は、オーディオ系のデータを転送するシリアル・インターフェイスである。ＡＤ／ＤＡチップ入力側ＰＣＭ部１０５は、Ａ／Ｄ部１０３のＡ／Ｄデータ１３１を入力として、入力側シリアルデータ信号１３２をＣＰＵチップ入力側ＰＣＭ部１０６に出力する。
【００２３】
ＡＤ／ＤＡチップ出力側ＰＣＭ部１１３は、ＣＰＵチップ出力側ＰＣＭ部１１２から出力される出力側シリアルデータ信号１３７を入力とし、セレクタ部１１６と出力データ生成器１１４にＰＣＭ出力データ１３８を出力する。
【００２４】
出力データ生成器１１４は、ＰＣＭ出力データ１３８とＣＰＵクロック停止制御信号１３３を入力とし、セレクタ部１１６へフェードアウトデータとフェードインデータとなる出力データ１３９を出力するとともに、切り替え制御部１１５に切り替えタイミング信号１４４を出力する。
【００２５】
出力切り替え制御部１１５には、クロック３２４、出力データ部１１４から出力される切り替えタイミング信号１４４、データ比較部１０４から出力されるＣＰＵクロック停止制御信号１３３が入力される。出力切り替え制御部１１５は、クロック３２４に応じて入力の論理積を生成し、切り替え信号１４０としてセレクタ部１１６へ出力する。
【００２６】
セレクタ部１１６は、出力切り替え制御部１１５から入力される切り替え信号１４０に応じて、ＡＤ／ＤＡチップ出力側ＰＣＭ部１１３から入力されるＰＣＭ出力データ１３８と出力データ生成器１１４から入力される出力データ１３９のいずれかを選択し、音声データ１４１としてＤ／Ａ部１１７に出力する。
【００２７】
Ｄ／Ａ部１１７は、セレクタ部１１６から出力された音声データ１４１をアナログデータに変換し、Ｌ−ｃｈアナログ信号１４２とＲ−ｃｈアナログ信号１４３としてスピーカーに出力する。
【００２８】
ＳＰＩ部１０８は、シリアル通信を行うインタフェースであり、データ比較器１０４に所定の閾値を設定するため、シリアル通信信号１３４を出力する。この閾値とは、電圧レベルであり、Ａ／Ｄデータ１３１が無音データであるかを判別するための閾値である。
【００２９】
ＣＰＵ部１０９は、プログラムを格納するＲＯＭ部１１０とデータを格納するＲＡＭ部１１１を用いてオーディオデータの信号処理を行い、内部バス１３５に接続されるＳＰＩ部１０８とＣＰＵチップ入力側ＰＣＭ部１０６とＣＰＵチップ出力側ＰＣＭ部１１２を制御する。
【００３０】
ＣＰＵチップ入力側ＰＣＭ部１０６は、入力側シリアルデータ信号１３２を入力とし、ＲＡＭ部１１１にオーディオ系のデータを格納する。オーディオＤＳＰ（Digital Signal Processor）を構成するＣＰＵ部１０９は、ＲＡＭ部１１１に格納されたデータの信号処理を行い、再度ＲＡＭ部１１１に格納する。ＣＰＵチップ出力側ＰＣＭ部１１２は、信号処理後の音声データを、出力側シリアルデータ信号１３７としてＡＤ／ＤＡチップ出力側ＰＣＭ部１１３に出力する。
【００３１】
ここで、実施の形態に係る音声再生装置に用いられる出力データ生成器１１４の構成について説明する。図２は、出力データ生成器１１４の構成を示す図である。出力データ生成器１１４は、エッジ検出部３０１、フリップフロップ（Ｆ／Ｆ）入力セレクタ３０２、フリップフロップ（Ｆ／Ｆ）３０３、乗算器３０４、シーケンサ３０５、比較器３０６を有する。
【００３２】
エッジ検出部３０１には、ＣＰＵクロック停止制御信号１３３とクロック３２４とが入力される。エッジ検出部３０１は、クロック３２４に応じて、ＣＰＵクロック停止制御信号１３３のエッジを検出し、エッジ検出信号３２２をＦ／Ｆ入力セレクタ３０２とシーケンサ３０５に出力する。なお、クロック３２４は、システムクロックであり、ＡＤ／ＤＡチップ１０１の外部より供給され、シーケンサ３０５とエッジ検出部３０１にそれぞれ入力される。
【００３３】
シーケンサ３０５には、エッジ検出信号３２２、クロック３２４、分周クロック３２８及び比較器３０６から出力される比較器出力信号３２５が入力される。シーケンサ３０５は、これらの信号を用いて、Ｆ／Ｆ３０３のクロックとして乗算用クロック３２３を出力するとともに、出力切り替え制御部１１５に当該出力データ生成器１１４の出力である切り替えタイミング信号１４４を出力する。
【００３４】
Ｆ／Ｆ入力セレクタ３０２には、乗算器３０４の出力信号、ＰＣＭ出力データ１３８、エッジ検出信号３２２が入力される。Ｆ／Ｆ入力セレクタ３０２は、ＡＤ／ＤＡチップ出力側ＰＣＭ部１１３のＰＣＭ出力データ１３８と乗算器３０４の出力信号のいずれかをエッジ検出信号３２２によって選択し、セレクタ出力３２１としてＦ／Ｆ３０３へ出力する。
【００３５】
Ｆ／Ｆ３０３には、Ｆ／Ｆ入力セレクタ３０２からのセレクタ出力３２１、シーケンサ部３０５からの乗算用クロック３２３がそれぞれ入力される。Ｆ／Ｆ３０３は、乗算用クロック３２３に応じて、セレクタ出力３２１を出力データ１３９として、乗算器３０４、比較器３０６及びセレクタ部１１６へそれぞれ出力する。
【００３６】
乗算器３０４には、Ｆ／Ｆ３０３から出力された出力データ１３９と乗算定数３２６とが入力される。乗算器３０４は、出力データ１３９に、乗算定数３２６を乗算したデータをＦ／Ｆ入力セレクタ３０２に出力する。乗算定数３２６は、あらかじめレジスタに設定された値であり、出力データ１３９に対し乗算定数３２６を乗算することで、出力データ１３９をゼロ値に近づける値とする。
【００３７】
比較器３０６には、Ｆ／Ｆ３０３から出力された出力データ１３９と比較データ３２７とが入力される。比較器３０６は、出力データ１３９と比較データ３２７とを比較して、比較器出力信号３２５をシーケンサ３０５へ出力する。比較データ３２７は、あらかじめレジスタに設定された値であり、出力データ１３９がゼロ値であること判定するための定数である。
【００３８】
実施の形態では、ＡＤ／ＤＡチップ１０１とＣＰＵチップ１０２の２つのチップを１つのパッケージに収めたＳＩＰで構成しているが、ＡＤ／ＤＡチップ１０１とＣＰＵチップ１０２を１チップで構成してもよい。
【００３９】
ここで、図３を参照して、実施の形態に係る音声再生装置１００におけるクロック停止動作について説明する。図３は、実施の形態に係る音声再生装置１００におけるクロック停止動作を示すタイミングチャートである。
【００４０】
図３（Ａ）は、Ａ／Ｄデータ１３１の波形を示すグラフである。縦軸は音声データであるＡ／Ｄデータ１３１のレベルを示し、横軸は時間を示している。ここでは、Ａ／Ｄデータ１３１は、００００Ｈ（１６進数）を中心に、最大値が７ＦＦＦＨ（１６進数）、最小値が８０００Ｈ（１６進数）の振幅とする。
【００４１】
図３（Ａ）において、実線がＡ／Ｄデータ１３１であり、Ａ／Ｄデータ１３１の波形のピークに沿った点線がピークホールド値１３１（Ｐ）、Ａ／Ｄデータ１３１の波形のボトムに沿った点線がボトムホールド値１３１（Ｂ）を示す。図３（Ａ）では、００００Ｈを中心として上下に閾値が設定されている例を示している。
【００４２】
上側の閾値及び下側の閾値は、Ａ／Ｄデータ１３１が無音データであるか否かを判定する際に用いられる。上側の閾値は、ピークホールド値１３１（Ｐ）と比較され、下側の閾値は、ボトムホールド値１３１（Ｂ）と比較される。実施の形態では、ピークホールド値１３１（Ｐ）が上側の閾値と等しいか、又は閾値よりもゼロ値に近く、かつ、ボトムホールド値１３１（Ｂ）が下側の閾値と等しいか、又は閾値よりもゼロ値に近い場合に、無音データであると判定される。このように、００００Ｈを中心として上下に閾値を設定することにより、より正確にＡ／Ｄデータ１３１が無音データであることを判定することができる。
【００４３】
なお、一つの閾値のみを設定し、Ａ／Ｄデータのピークホールド値１３１（Ｐ）、Ａ／Ｄデータのボトムホールド値１３１（Ｂ）のいずれか一方を閾値と比較して、Ａ／Ｄデータ１３１が無音データであるか否かを判定することも可能である。
【００４４】
図３（Ｂ）は、比較タイミング、ＣＰＵクロック停止制御信号１３３、Ｄ／Ａ部１１７に入力される音声データ１４１を示す。比較タイミングは、分周クロック３２８の周期４４．１ｋＨｚの周期で、ピークホールド値１３１（Ｐ）及びボトムホールド値１３１（Ｂ）と閾値を比較するタイミングである。音声データ１４１において、ＸＸＸＸＨ（１６進数）は音声出力レベルが任意の値であること示し、００００Ｈ（１６進数）は音声出力レベルがゼロ値でミュート状態を示す。
【００４５】
図３（Ｃ）は、Ｄ／Ａ部１１７に入力される音声データ１４１の波形である。縦軸は音声データ１４１のレベルを示し、横軸は時間を示す。音声データ１４１は、００００Ｈ（１６進数）を中心に、最大値が７ＦＦＦＨ（１６進数）、最小値が８０００Ｈ（１６進数）の振幅とする。
【００４６】
図３（Ｃ）において、期間Ａは、フェードアウトの期間であり、音声データ１４１が任意の値であるＸＸＸＸＨ値（１６進数）から００００Ｈ値（１６進数）のミュート状態になるまでの期間である。期間Ｂはミュート状態の期間を示し、再度ＰＣＭ出力データ１３８が出力されるまで継続する。
【００４７】
図３（Ｄ）は、ＣＰＵクロック１３６を示す。期間Ｃは、音声データ１４１が００００Ｈ（１６進数）のミュート状態に遷移してから、クロックが停止した状態である期間を示す。
【００４８】
ＡＵＸ信号入力１３０から入力される音声アナログ信号は、Ａ／Ｄ部１０３でデジタル変換され、Ａ／Ｄデータ１３１として出力される。データ比較器１０４では、Ａ／Ｄデータ１３１のピークホールド値１３１（Ｐ）とボトムホールド値１３１（Ｂ）を一定間隔の４４．１ｋＨｚ周期でサンプリングを行う。４４．１ｋＨｚの周波数は、コンパクトディスクの音声サンプリング周期である（以降、４４．１ｋＨｚと称す）。
【００４９】
Ａ／Ｄデータのピークホールド値１３１（Ｐ）は、Ａ／Ｄデータ１３１のピーク値をホールドした値であり、００００Ｈ（１６進数）方向にリークする。Ａ／Ｄデータのボトムホールド値１３１（Ｂ）は、Ａ／Ｄデータ１３１のボトム値をホールドした値であり、００００Ｈ（１６進数）方向にリークする。
【００５０】
あらかじめＳＰＩ部１０８より設定された所定の閾値と、サンプリングしたピークホールド値１３１（Ｐ）とボトムホールド値１３１（Ｂ）とが比較される。閾値とは、Ａ／Ｄデータ１３１が無音データであるかを判別するための閾値である。
【００５１】
図３（Ａ）に示すように、図３（Ｂ）のＴ１からＴ２の所定の期間において、Ａ／Ｄデータ１３１が連続して閾値よりゼロ値に近いため、データ比較器１０４のＣＰＵクロック停止制御信号１３３がロウレベルからハイレベルに遷移する。実施の形態においては、Ｔ１からＴ２の期間は、コンパクトディスクのフォーマットにおける曲間の無音データ期間よりも長い５秒間としている。これにより、曲間の無音データと、Ａ／Ｄデータ１３１が無音データであることを識別することが可能となる。なお、Ａ／Ｄデータ１３１の無音データを判定する期間は、これに限定されるものではない。
【００５２】
出力データ生成器１１４は、ＣＰＵクロック停止制御信号１３３の立ち上がりエッジを検出したタイミングで、ＰＣＭ出力データ１３８を出力データ生成器１１４でラッチする。出力データ生成器１１４では、ラッチしたＰＣＭ出力データ１３８を基に、４４．１ｋＨｚ周期ごとに、ゼロ値になるよう段階的に値を小さくしたフェードアウトデータを出力データ１３９として、セレクタ部１１６に出力する。
【００５３】
出力データ１３９を段階的に小さくする方法としては、ラッチしたデータ値に対し４４．１ｋＨｚ周期ごとに、段階的に１より小さい乗算定数３２６を乗算する方法が例示される。
【００５４】
Ｄ／Ａ部１１７の入力前段のセレクタ部１１６は、ＣＰＵクロック停止制御信号１３３に応じて、ＰＣＭ出力データ１３８、出力データ１３９のうち、フェードアウトデータである出力データ１３９を選択し、Ｄ／Ａ部１１７に出力する。
【００５５】
例えば、セレクタ部１１６は、期間Ａ及び期間Ｂに示す期間において出力データ生成器１１４にてＰＣＭ出力データ１３８がラッチされた後に、ＡＤ／ＤＡチップ出力側ＰＣＭ部１１３から出力データ生成器１１４側に切り替わる。セレクタ部１１６の切り替えのタイミングの生成は、出力切り替え制御部１１５で行われる。出力切り替え制御部１１５は、ＣＰＵクロック停止制御信号１３３の立ち上がりエッジを検出したタイミングを基に、セレクタ部１１６を切り替える。
【００５６】
ＣＧ部１０７は、期間ＡにおいてＣＰＵクロック停止制御信号１３３の立ち上がりエッジを検出し、Ｄ／Ａ部１１７に入力される出力データ１３９が００００Ｈ値（１６進数）でミュート状態となる十分な時間（例えば、１０ミリ秒）経過した後、ＣＰＵ部１０９のクロック停止を行う。
【００５７】
このように、本実施の形態では、ＣＰＵ部１０９のクロックを停止させる前に、期間Ａに示す期間において、出力データ生成器１１４にて音声発生状態からゼロ値方向に段階的に小さくするフェードアウトデータを生成し、出力データ１３９としてＤ／Ａ部１１７に出力する。これにより、Ｌ−ｃｈアナログ信号１４２とＲ−ｃｈアナログ信号１４３出力にて急激な電位差を発生することがなく、スピーカーからのボツ音の発生を防止することが可能である。この例では、出力データ１３９がミュート状態となる十分な時間経過した後、ＣＰＵ部１０９のクロック停止を行っているため、より効果的にボツ音の発生を防止することが可能である。
【００５８】
ここで、図４を参照して、図３の期間Ａにおける出力データ生成器１１４の動作について詳細に説明する。図４は、出力データ生成器１１４の動作を示すタイミングチャートである。
【００５９】
図４において、期間Ｆは、ＣＰＵクロック停止制御信号１３３のエッジを検出する期間である。Ｔ５において、ＣＰＵクロック停止制御信号１３３がハイレベルに変化すると、エッジ検出部３０１は、ＣＰＵクロック停止制御信号１３３の立ち上がりエッジを検出して、Ｔ６でエッジ検出信号３２２のハイレベルをシーケンサ３０５とＦ／Ｆ入力セレクタ３０２へ出力する。
【００６０】
シーケンサ３０５は、エッジ検出信号３２２のハイレベルに応じて、Ｔ７で乗算用クロック３２３をＦ／Ｆ３０３へ出力する。Ｆ／Ｆ入力セレクタ３０２は、Ｔ６のエッジ検出信号３２２のハイレベルに応じて、ＰＣＭ出力データ１３８をＦ／Ｆ３０３へ出力する。
【００６１】
Ｆ／Ｆ３０３は、Ｔ７の乗算用クロック３２３に応じて、ＰＣＭ出力データ１３８をデータＡ（０）としてラッチする。シーケンサ３０５は、Ｔ７で乗算用クロック３２３をＦ／Ｆ３０３へ出力した後、Ｔ８で切り替えタイミング信号１４４のハイレベルを出力切り替え制御部１１５へ出力する。
【００６２】
期間Ｇから期間Ｉは、フェードアウトデータを生成する期間である。乗算器３０４は、所定周期で乗算定数とＦ／Ｆの出力データ１３９とを乗算し、Ｆ／Ｆ入力セレクタ３０２に出力する。Ｆ／Ｆ入力セレクタ３０２は、乗算器３０４の出力データ選択し、Ｆ／Ｆ３０３に出力する。
【００６３】
Ｆ／Ｆ３０３では、それぞれＴ９、Ｔ１０、Ｔ１１で乗算結果のラッチを繰り返す。Ｆ／Ｆ３０３の出力データ１３９の生成は、式（１）を用いて、Ｆ／Ｆの出力データ１３９がＡＬＬゼロになるまでｎ回繰り返される。
Ａ（ｎ）＝Ａ（ｎ−１）×Ｓ・・・（１）
（ｎ：演算実行数（１〜ｎ）、Ａ（ｎ）：ｎ回の演算を行った出力データ、Ｓ：乗算定数）
【００６４】
例えば、演算を１回実行した場合の出力データ１３９は、Ａ（１）＝データＡ（０）×乗算定数であり、演算を２回実行した場合の出力データ１３９はＡ（２）＝Ａ（１）×乗算定数となる。
【００６５】
Ｆ／Ｆ３０３には、シーケンサ３０５から４４．１ｋＨ周期のクロック３２３が出力される。期間Ｇから期間Ｉにおける演算は、例えば音声出力の基本周期である４４．１ｋＨ周期で実行される。乗算定数は、データＡ（０）をゼロ方向へ減衰させる、１より小さい値とする。
【００６６】
比較器３０６は、Ｔ９からＴ１１で出力データ１３９と比較データ３２７を比較し、比較結果が一致したら、Ｔ１２で比較器出力信号３２５のハイレベルをシーケンサ３０５へ出力する。なお、比較データ３２７は、ゼロ値である。
【００６７】
期間Ｊでは、シーケンサ３０５は、Ｔ１２の比較器出力信号３２５のハイレベルに応じて、Ｔ１３で乗算用クロック３２３の出力を停止する。Ｔ１３で以降は、Ｆ／Ｆ出力データ１３９はＡＬＬゼロであり、ミュート状態となる。
【００６８】
なお、上述の例では、Ｄ／Ａ部１１７に入力される出力データ１３９がミュート状態となる十分な時間経過した後、ＣＰＵ部１０９のクロック停止を行ったが、これに限定されない。例えば、図５に示すように、ＣＰＵクロック停止制御信号１３３の立ち上がりエッジに応じて、Ｄ／Ａ部１１７に入力される出力データ１３９がミュート状態となる前に、ＣＰＵ部１０９のクロックを停止することも可能である。
【００６９】
この例でも、ＣＰＵ部１０９クロックが停止された後に、期間Ａではフェードアウト信号が出力されているため、Ｌ−ｃｈアナログ信号１４２とＲ−ｃｈアナログ信号１４３にて急激な電位差を発生することがなく、スピーカーからのボツ音の発生を防止することが可能となる。また、この例では、出力データ１３９がミュート状態となる前にＣＰＵ部１０９のクロックを停止しているため、さらに低消費電力化を図ることができる。
【００７０】
次に、図６を参照して、音声再生装置１００におけるクロック再開動作について説明する。図６は、音声再生装置１００におけるクロック再開動作を示すタイミングチャートである。なお、図６（Ａ）から（Ｄ）における縦軸と横軸は、図３（Ａ）から（Ｄ）と同一である。
【００７１】
図６（Ｂ）の比較タイミングにおけるＴ３からＴ４の期間は、Ａ／Ｄデータ１３１を閾値と比較し、無音データであるか否かを判定する期間である。Ｔ３からＴ４の所定の期間連続して、Ａ／Ｄデータ１３１が閾値よりもゼロ値から遠い場合は、無音データではないと判定される。なお、図３（Ａ）と同様に、図６（Ａ）では、００００Ｈを中心として上下に閾値が設定されている例を示している。
【００７２】
従って、本実施の形態では、ピークホールド値１３１（Ｐ）が上側の閾値よりもゼロ値から遠く、かつ、ボトムホールド値１３１（Ｂ）が下側の閾値よりもゼロ値から遠い場合に、無音データではないと判定される。音声データ１４１において、００００Ｈ（１６進数）は音声出力レベルがゼロ値でミュート状態を示し、ＸＸＸＸＨ（１６進数）は音声出力レベルが任意の値であること示す。
【００７３】
図６（Ｃ）は、Ｄ／Ａ部１１７から出力される音声データ１４１の波形である。期間Ｂはミュート状態の期間を示し、期間Ｄはフェードインの期間である。期間Ｄにおける音声データ１４１は、００００Ｈ値（１６進数）のミュート状態から任意の値ＸＸＸＸＨ値（１６進数）になるまで段階的に大きくなる期間である。図６（Ｄ）は、ＣＰＵクロック１３６を示す。期間Ｃは、クロックが停止している期間で、期間Ｅはクロックが再開した期間である。
【００７４】
データ比較器１０４は、図６（ｃ）の期間Ｂにおいて、Ａ／Ｄデータ１３１のピークホールド値１３１（Ｐ）、ボトムホールド値１３１（Ｂ）を一定間隔でサンプリングする。そして、データ比較器１０４は、あらかじめＳＰＩ部１０８より設定した所定の閾値と、サンプリングしたＡ／Ｄデータのピークホールド値１３１（Ｐ）とＡ／Ｄデータのボトムホールド値１３１（Ｂ）を比較する。
【００７５】
本実施の形態では、図５（Ｂ）のＴ３からＴ４に示す期間において１０ミリ秒間連続して、ピークホールド値１３１（Ｐ）とボトムホールド値１３１（Ｂ）のいずれもが閾値よりもゼロ値から遠いレベルであれば、データ比較器１０４のＣＰＵクロック停止制御信号１３３をハイレベルからロウレベルに遷移させる。
【００７６】
ＣＧ部１０７は、期間Ｅにおいて、ＣＰＵクロック停止制御信号１３３の立下りエッジを検出し、ＣＰＵ部１０９のクロック供給を再開する。期間Ｄに示す期間において、ＣＰＵチップ１０２において信号処理された出力側シリアルデータ信号１３７がＡＤ／ＤＡチップ出力側ＰＣＭ部１１３に転送された後に逐次、ＰＣＭ出力データ１３８を出力データ生成器１１４に出力する。
【００７７】
出力データ生成器１１４では、ＰＣＭ出力データ１３８を００００Ｈ値（１６進数）から段階的にレベルを上げていく。本実施の形態では、４４．１ｋＨｚ周期ごとに、ＰＣＭ出力データ１３８に対し、段階的に１より大きい乗算定数３２６を乗算することでフェードインデータを生成し、出力データ１３９としてＤ／Ａ部１１７の入力前段のセレクタ部１１６に出力する。
【００７８】
乗算結果（出力データ１３９）がＰＣＭ出力データ１３８を超えた場合は、切り替えタイミング信号１４４のロウレベルが出力切り替え制御部１１５へ出力される。セレクタ部１１６は、出力切り替え制御部１１５からの切り替え信号１４０信号により、出力データ生成器１１４側からＰＣＭ出力側に切り替える。
【００７９】
期間Ｃに示す期間は、図３の期間Ｃと同じ状態で、ＣＰＵ部１０９のクロックは停止している状態である。期間Ｅに示す期間は、ＣＰＵクロック停止制御信号１３３の立下りエッジを検出し、ＣＰＵ部１０９のクロック供給を再開した期間を示している。
【００８０】
以上説明したように、本実施の形態によれば、無音データの再生時にＣＰＵクロックを停止させることにより発生する、不要な音声データの再生を抑制することができる。これは、Ｄ／Ａ部１１７の前段に、出力データ生成器１１４、出力切り替え制御部１１５、セレクタ部１１６を設け、無音データを検出した際に出力されるＣＰＵクロック停止制御信号１３３を用いて、音声データ１４１をフェードアウトさせる構成としたためである。
【００８１】
Ｄ／Ａ部１１７の出力データであるＬ−ｃｈアナログ信号１４２とＲ−ｃｈアナログ信号１４３自体を段階的に小さくしてフェードアウトさせるため、ＣＰＵクロック停止直後に発生するＤ／Ａ部１１７の出力に電位差が生じず、スピーカーからボツ音が発生しない。
【００８２】
また、実施の形態の構成を採用することにより、Ｄ／Ａ部１１７の出力段に外付けトランジスタを追加することで実現させていたミュート回路を削減する効果もある。また、音声アナログ信号のソース切り替え時に無音データを検出するため、ＣＰＵクロックが停止するまでの時間を短縮でき、消費電流を削減する効果がある。ここで、ソース切り替えとは、例えば、音声アナログ信号入力源をコンパクトディスク再生装置からポータブルディジタルオーディオ再生装置への切り替えである。
【００８３】
通常、フェードアウト処理では２０４８Ｂｙｔｅの音声データをＲＡＭに格納し、格納した音声データに対して信号処理を行う。しかし、本実施の形態では、３２ｂｉｔ単位で４４．１ｋＨｚ周期でフェードアウトデータ、フェードアウトデータを作成する演算が行われるため、（２０４８（Ｂｙｔｅ）／４）×（１／４４．１ｋＨｚ）＝１１．６ｍｓｅｃの時間を短縮する効果もある。
【００８４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００８５】
１００  音声再生装置
１０１  ＡＤ／ＤＡチップ
１０２  ＣＰＵチップ
１０３  Ａ／Ｄ部
１０４  データ比較器
１０５  ＡＤ／ＤＡチップ入力側ＰＣＭ部
１０６  ＣＰＵチップ入力側ＰＣＭ部
１０７  ＣＧ部
１０８  ＳＰＩ部
１０９  ＣＰＵ部
１１０  ＲＯＭ部
１１１  ＲＡＭ部
１１２  ＣＰＵチップ出力側ＰＣＭ部
１１３  ＡＤ／ＤＡチップ出力側ＰＣＭ部
１１４  出力データ生成器
１１５  出力切り替え制御部
１１６  セレクタ部
１１７  Ｄ／Ａ部
１１８  分周器
１３０  ＡＵＸ信号入力
１３１  Ａ／Ｄデータ
１３１（Ｐ）  ピークホールド値
１３１（Ｂ）  ボトムホールド値
１３２  入力側シリアルデータ信号
１３３  ＣＰＵクロック停止制御信号
１３４  シリアル通信信号
１３５  内部バス
１３６  ＣＰＵクロック
１３７  出力側シリアルデータ信号
１３８  ＰＣＭ出力データ
１３９  出力データ
１４０  切り替え信号
１４１  音声データ
１４２  Ｌ−ｃｈアナログ信号
１４３  Ｒ−ｃｈアナログ信号
１４４  切り替えタイミング信号
３０１  エッジ検出部
３０２  Ｆ／Ｆ入力セレクタ
３０３  Ｆ／Ｆ
３０４  乗算器
３０５  シーケンサ
３０６  比較器
３２１  セレクタ出力
３２２  エッジ検出信号
３２３  乗算用クロック
３２４  クロック
３２５  比較器出力信号
３２６  乗算定数
３２７  比較データ
３２８  分周クロック
【図１】
2013157803.tif 000003
【図２】
2013157803.tif 000004
【図３】
2013157803.tif 000005
【図４】
2013157803.tif 000006
【図５】
2013157803.tif 000007
【図６】
2013157803.tif 000008