(57)【要約】【課題】安定したＴＦＴ特性を有する信頼性の高い薄膜トランジスタおよびその製造方法並びに表示装置および電子機器を提供する。【解決手段】本技術の薄膜トランジスタは、基板上に設けられたゲート電極および一対のソース・ドレイン電極と、ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、基板上の全面に設けられた保護膜と、酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が一対のソース・ドレイン電極または保護膜によって被覆されているゲート絶縁膜とを備える。【選択図】図１Ａ
2013211410.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられたゲート電極および一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
前記基板上の全面に設けられた保護膜と、
前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶縁膜と
を備えた薄膜トランジスタ。
【請求項２】
前記ゲート電極、ゲート絶縁膜、酸化物半導体層、一対のソース・ドレイン電極および保護膜を基板上にこの順で備えた、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体層、ゲート絶縁膜、ゲート電極、保護膜および一対のソース・ドレイン電極を基板上にこの順で備えた、請求項１に記載の薄膜トランジスタ。
【請求項４】
前記ゲート絶縁膜は、前記酸化物半導体層から露出する表面および端面全体が前記一対のソース・ドレイン電極によって被覆されている、請求項２に記載の薄膜トランジスタ。
【請求項５】
基板上に前記ゲート電極を形成する工程と、
前記基板およびゲート電極上の全面に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記酸化物半導体層を形成する工程と、
前記ゲート電極の一部を除去して端面を形成する工程と、
前記酸化物半導体層上から前記基板上にかけて前記一対のソース・ドレイン電極を形成する工程と、
前記基板上の全面に保護膜を形成する工程と
を含む薄膜トランジスタの製造方法。
【請求項６】
基板上に前記ゲート電極を形成する工程と、
前記基板およびゲート電極上の全面に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記酸化物半導体層を形成する工程と、
前記ゲート電極の一部を除去して端面を形成する工程と、
前記酸化物半導体層に前記一対のソース・ドレイン電極を形成する工程と、
前記ゲート絶縁膜の端面に接すると共に、前記基板上の全面に保護膜を形成する工程と
を含む薄膜トランジスタの製造方法。
【請求項７】
前記基板上に前記酸化物半導体層を形成する工程と、
前記酸化物半導体層上に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記ゲート電極を形成する工程と、
前記ゲート電極上から前記基板上にかけて前記保護膜を形成する工程と、
前記ゲート電極未形成領域に前記酸化物半導体層に接続する一対のソース・ドレイン電極を形成する工程と
を含む薄膜トランジスタの製造方法。
【請求項８】
複数の表示素子と、前記表示素子を駆動するための複数の薄膜トランジスタを備え、
前記薄膜トランジスタは、
基板上に設けられたゲート電極および一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
前記基板上の全面に設けられた保護膜と、
前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶縁膜と
を備えた表示装置。
【請求項９】
前記ゲート絶縁膜は隣り合う前記薄膜トランジスタの間で切り離されている、請求項８に記載の表示装置。
【請求項１０】
複数の表示素子と、前記表示素子を駆動するための複数の薄膜トランジスタとを有する表示装置を備え、
前記薄膜トランジスタは、
基板上に設けられたゲート電極および一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
前記基板上の全面に設けられた保護膜と、
前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶縁膜と
を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、チャネルとして酸化物半導体層を有する薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）およびその製造方法並びにこれを備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタや発光デバイス、透明導電膜等の電子デバイスへの応用を目的として、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、スズ（Ｓｎ）あるいはこれらの混合物の酸化物である酸化物半導体の研究開発が活発化している。このような酸化物半導体は優れた半導体特性を示すことが知られている。
【０００３】
例えば、上記酸化物半導体をＴＦＴの活性層（チャネル）に用いた場合には、液晶ディスプレイなどに一般的に用いられている非晶質（アモルファス）シリコンを用いた場合と比較して、電子移動度が大きく、優れた電気特性を示すことがわかっている。このような酸化物半導体層を用いたＴＦＴとしては、例えば特許文献１に開示されているようなボトムゲート型およびトップゲート型の構造が報告されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１９４５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、酸化物半導体は水分および水素の影響を受けやすく、ＴＦＴ特性が安定しないという問題があった。
【０００６】
本開示はかかる問題点に鑑みてなされたもので、その目的は、安定したＴＦＴ特性を有する信頼性の高い薄膜トランジスタおよびその製造方法並びに表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本開示による薄膜トランジスタは、基板上に設けられたゲート電極および一対のソース・ドレイン電極と、ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、基板上の全面に設けられた保護膜と、酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が一対のソース・ドレイン電極または保護膜によって被覆されているゲート絶縁膜とを備えたものである。
【０００８】
本開示による第１の薄膜トランジスタの製造方法は、以下の工程（要件）を備えている。
（Ａ１）基板上にゲート電極を形成する工程
（Ｂ１）基板およびゲート電極上の全面にゲート絶縁膜を形成する工程
（Ｃ１）ゲート絶縁膜上に酸化物半導体層を形成する工程
（Ｄ１）ゲート電極の一部を除去して端面を形成する工程
（Ｅ１）酸化物半導体層上から基板上にかけて一対のソース・ドレイン電極を形成する工程
（Ｆ１）基板上の全面に保護膜を形成する工程
【０００９】
本開示による第２の薄膜トランジスタの製造方法は、以下の工程（要件）を備えている。
（Ａ２）基板上にゲート電極を形成する工程
（Ｂ２）基板およびゲート電極上の全面にゲート絶縁膜を形成する工程
（Ｃ２）ゲート絶縁膜上に酸化物半導体層を形成する工程
（Ｄ２）ゲート電極の一部を除去して端面を形成する工程と、
（Ｅ２）酸化物半導体層に一対のソース・ドレイン電極を形成する工程
（Ｆ２）ゲート絶縁膜の端面に接すると共に、基板上の全面に保護膜を形成する工程
【００１０】
本開示による第３の薄膜トランジスタの製造方法は、以下の工程（要件）を備えている。
（Ａ３）基板上に酸化物半導体層を形成する工程
（Ｂ３）酸化物半導体層上にゲート絶縁膜を形成する工程
（Ｃ３）ゲート絶縁膜上にゲート電極を形成する工程
（Ｄ３）ゲート電極上から基板上にかけて保護膜を形成する工程
（Ｅ３）ゲート電極未形成領域に酸化物半導体層に接続する一対のソース・ドレイン電極を形成する工程
【００１１】
本開示による表示装置は、表示素子と、表示素子を駆動するための上記薄膜トランジスタを複数備えたものである。
【００１２】
本開示による電子機器は、表示素子と、表示素子を駆動するための上記薄膜トランジスタとを複数有する表示装置を備えたものである。
【００１３】
本開示による薄膜トランジスタおよびその製造方法並びに表示装置および電子機器では、酸化物半導体層のゲート電極側に設けられたゲート絶縁膜の端面をソース・ドレイン電極または保護膜によって被覆することにより、ゲート絶縁膜への水分や水素の浸入が抑制される。
【発明の効果】
【００１４】
本開示の薄膜トランジスタおよびその製造方法並びに表示装置および電子機器によれば、酸化物半導体層に接して設けられているゲート絶縁膜の端面を、ソース・ドレイン電極または保護膜によって被覆するようにした。これにより、ゲート絶縁膜を介した酸化物半導体層への水分や水素の浸入が抑制される。よって、特性の安定性および信頼性を向上させることが可能となる。
【図面の簡単な説明】
【００１５】
【図１Ａ】本開示の第１の実施の形態に係る薄膜トランジスタの構成の一例を表す平面図である。
【図１Ｂ】図１Ａに示した薄膜トランジスタの断面図である。
【図２Ａ】図１に示した薄膜トランジスタの製造工程を表す断面図である。
【図２Ｂ】図２Ａに続く断面図である。
【図２Ｃ】図２Ｂに続く断面図である。
【図２Ｄ】図２Ｃに続く断面図である。
【図２Ｅ】図２Ｄに続く断面図である。
【図２Ｆ】図２Ｅに続く断面図である。
【図２Ｇ】図２Ｆに続く断面図である。
【図２Ｈ】図２Ｇに続く断面図である。
【図３】本開示の第１の実施の形態に係る薄膜トランジスタの構成の他の例を表す平面図である。
【図４】本開示の薄膜トランジスタを備えた表示装置の構成例を表すブロック図である。
【図５】図４に示した画素の詳細構成例を表す回路図である。
【図６】図４に示した表示装置の構成を表す模式図である。
【図７Ａ】従来例に係る薄膜トランジスタの構成を表す平面図である。
【図７Ｂ】図７Ａに示した薄膜トランジスタの断面図である。
【図８】本開示の変形例１に係る薄膜トランジスタの構成を表す断面図である。
【図９】本開示の変形例２に係る薄膜トランジスタの構成を表す断面図である。
【図１０】本開示の第２の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１１Ａ】図１０に示した薄膜トランジスタの製造工程を表す断面図である。
【図１１Ｂ】図１１Ａに続く断面図である。
【図１１Ｃ】図１１Ｂに続く断面図である。
【図１１Ｄ】図１１Ｃに続く断面図である。
【図１２】上記薄膜トランジスタを含むモジュール（表示装置）の概略構成を表す平面図である。
【図１３】上記表示装置の適用例１の外観を表す斜視図である。
【図１４Ａ】適用例２の表側から見た外観を表す斜視図である。
【図１４Ｂ】適用例２の裏側から見た外観を表す斜視図である。
【図１５】適用例３の外観を表す斜視図である。
【図１６】適用例４の外観を表す斜視図である。
【図１７】適用例５の開いた状態の正面図（Ａ）、側面図（Ｂ）および閉じた状態の正面図（Ｃ）、左側面図（Ｄ）、右側面図（Ｅ）、上面図（Ｆ）、下面図（Ｇ）である。である。
【発明を実施するための形態】
【００１６】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
［ボトムゲート型ＴＦＴ］
１．第１の実施の形態（ゲート絶縁膜の上面および端面を金属膜によって被覆した例）
１−１．ＴＦＴの構成
１−２．ＴＦＴの製造方法
１−３．表示装置の全体構成
１−４．作用・効果
２．変形例
２−１．変形例１（ゲート絶縁膜の上面および端面を保護膜によって被覆した例）
２−２．変形例２（ゲート絶縁膜の上面および端面を金属膜および保護膜によって被覆した例）
［トップゲート型］
３．第２の実施の形態（ゲート絶縁膜の端面を保護膜によって被覆した例）
４．適用例
【００１７】
＜１．第１の実施の形態＞
［１−１．薄膜トランジスタの構成］
図１Ａは、本技術の第１の実施の形態に係る薄膜トランジスタ（ＴＦＴ）１の平面構成を表したものであり、図１Ｂは図１ＡのＩ−Ｉ破線における薄膜トランジスタ１０の断面構成を表したものである。薄膜トランジスタ１０は、いわゆるボトムゲート型（逆スタガ―構造）のＴＦＴであり、チャネル（活性層）に酸化物半導体を用いたものである。この薄膜トランジスタ１０では、ガラス等よりなる基板１１上に、ゲート電極１２、ゲート絶縁膜１３、酸化物半導体層１４、チャネル保護膜１５、ソース・ドレイン電極１６Ａ，１６Ｂおよび保護膜１７がこの順に形成されている。本実施の形態における薄膜トランジスタ１０では、ゲート絶縁膜１３は島状に形成され、その端面のうちゲート電極１２を挟んで対向する二辺がソース・ドレイン電極１６Ａ，１６Ｂによって覆われている。
【００１８】
ゲート電極１２は、薄膜トランジスタ１０に印加されるゲート電圧によって酸化物半導体層１４中のキャリア密度（ここでは、電子密度）を制御する役割を果たすものである。このゲート電極１２は、例えばモリブデン（Ｍｏ）、アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。なお、アルミニウム合金としては、例えばアルミニウム−ネオジム合金が挙げられる。この他、ＩＴＯ（インジウム錫酸化物）等の導電酸化膜を用いてもよい。
【００１９】
ゲート絶縁膜１３は、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜および酸化アルミニウム膜等のうちの１種よりなる単層膜、またはこれらのうちの２種以上よりなる積層膜である。ここでは、ゲート絶縁膜１３は、詳細は後述するが隣り合うＴＦＴの間で切り離され、島状にパターニングされている。ゲート絶縁膜１３の厚みは、例えば２００ｎｍ〜３００ｎｍである。
【００２０】
酸化物半導体層１４は、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），アルミニウム，チタン（Ｔｉ）のうち少なくとも１種の元素の酸化物を主成分として含んでいる。この酸化物半導体層１４は、ゲート電圧の印加によりソース・ドレイン電極１６Ａ，１６Ｂ間にチャネルを形成するものである。この酸化物半導体層１４の膜厚はＴＦＴのオン電流の悪化を引き起こさない程度であることが好ましく、具体的には例えば５ｎｍ〜１００ｎｍであることが望ましい。
【００２１】
チャネル保護膜１５は、酸化物半導体層１４上に形成され、ソース・ドレイン電極１６Ａ，１６Ｂ形成時におけるチャネルの損傷を防止するものである。チャネル保護膜１５の材料としては、例えば酸化アルミニウム等の金属酸化物が挙げられ、厚みは、例えば１０〜３００ｎｍである。
【００２２】
ソース・ドレイン電極１６Ａ，１６Ｂは、例えばモリブデン、アルミニウム、銅（Ｃｕ）、チタン、ＩＴＯおよび酸化チタン等のうち１種よりなる単層膜またはこれらのうちの２種以上よりなる積層膜である。例えば、チタン、アルミニウム、チタンの順に、例えば５０ｎｍ、５００ｎｍ、５０ｎｍの膜厚で積層した３層膜や、ＩＴＯおよび酸化チタン等の酸素を含む金属化合物のような酸素との結びつきの弱い金属または金属化合物を用いることが望ましい。これにより、酸化物半導体の電気特性を安定して保持することができる。
【００２３】
本実施の形態では、ソース・ドレイン電極１６Ａ，１６Ｂは図１Ａおよび図１Ｂに示したように、それぞれゲート絶縁膜１３の外側までパターニングされ、対向する一対の端面の少なくとも一部を覆うように形成されている。これにより、製造プロセス中および製造後における外部からゲート絶縁膜１３への水分や水素の浸入が抑制される。
【００２４】
保護膜１７は、例えば酸化アルミニウム膜またはシリコン酸化膜等の単層膜、もしくは酸化アルミニウム膜とシリコン酸化膜との積層膜により構成されている。保護膜１７の厚みは、例えば１０ｎｍ〜１００ｎｍであり、好ましくは５０ｎｍ以下である。
【００２５】
平坦化膜１８は、薄膜トランジスタ１０等を設けることによって生じた基板１１上の凹凸を平坦化するものである。平坦化膜１８の材料としては、例えばアクリル、ポリイミド、ノボラック等の有機材料が挙げられる。
【００２６】
［１−２．薄膜トランジスタ１０の製造方法］
図２Ａ〜図２Ｈは、薄膜トランジスタ１０の製造方法を説明するための図である。薄膜トランジスタ１０は、例えば次のようにして製造することができる。
【００２７】
まず、図２Ａに示したように、基板１１上の全面にスパッタリング法や蒸着法により金属膜を例えば１８０ｎｍの膜厚で形成する。次に、この金属薄膜を、例えばフォトリソグラフィ法およびエッチング法を用いてパターニングすることによりゲート電極１２を形成する。
【００２８】
続いて、図２Ｂに示したように、基板１１およびゲート電極１２上を覆うように、絶縁層１３Ａを、例えばプラズマＣＶＤ法を用いて成膜する。次いで、図２Ｃに示したように、酸化物半導体層１４を、例えばスパッタ法により形成する。具体的には、酸化物半導体として酸化インジウムガリウム亜鉛（ＩＧＺＯ）を用いる場合には、ＩＧＺＯのセラミックをターゲットとしたＤＣスパッタを行う。この際、例えばＤＣスパッタ装置において、真空容器内をその真空度が例えば１×１０-4Ｐａ以下になるまで排気したのち、アルゴン（Ａｒ）と酸素の混合ガスを導入してプラズマ放電させるとよい。また、チャネルのキャリア濃度は、上記混合ガスにおけるアルゴンと酸素の流量比を調節することにより制御することができる。
【００２９】
あるいは、酸化物半導体として酸化亜鉛を用いる場合には、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタを行うか、または、アルゴンと酸素の混合ガス雰囲気において、亜鉛をターゲットとしたＤＣスパッタを行えばよい。この後、形成した酸化物半導体層１４を、例えばフォトリソグラフィ法を用いて所望の形状にパターニングする。
【００３０】
続いて、図２Ｄに示したように、形成した酸化物半導体層１４上に、例えばシリコン酸化膜をＣＶＤ法を用いて成膜したのち、フォトリソグラフィ法およびエッチング法によって島状にパターニングし、チャネル保護膜１５を形成する。なお、チャネル保護膜１５の形成前に、例えば一酸化二窒素プラズマや酸素プラズマを用いて酸化物半導体層１４に酸素を供給する工程を追加してもよい。次いで、図２Ｅに示したように、形成したチャネル保護膜１５を、例えばフォトリソグラフィ法を用いて所望の形状にパターニングしたのち、絶縁層１３Ａを例えばフォトリソグラフィ法およびエッチング法によって島状にパターニングし、ゲート絶縁膜１３を形成する。
【００３１】
続いて、図２Ｆに示したように、チャネル保護膜１５を含む酸化物半導体層１４上からゲート絶縁膜１３の端面を覆うように基板１１上に、例えばチタン、アルミニウム、チタンの順に積層された金属薄膜を例えばスパッタ法により成膜する。この後、例えばリン酸、硝酸および酢酸を含む混合液を用いたウェットエッチング法により、形成した金属薄膜をパターニングする。その際、チャネル保護膜１５によって、酸化物半導体層１４の表面（チャネル表面）が保護されているため、エッチングによって酸化物半導体層１４が損傷を受けることが防止される。これにより、ソース・ドレイン電極１６Ａ，１６Ｂがそれぞれ形成される。なお、図１Ａでは、ソース・ドレイン電極１６Ａ，１６Ｂは、ゲート絶縁膜１３のゲート電極１２を挟んで対向する一対の端面を覆うように形成したがこれに限らない。例えば、図３に示したように、ゲート電極１２のチャネル保護膜１５から露出する部分を加工し、ゲート絶縁膜１３の端面全体をソース・ドレイン電極１６Ａ，１６Ｂによって覆うように形成してもよい。このように、ゲート絶縁膜１３の端面全体を金属膜によって被覆することにより、外気からゲート絶縁膜１３への水分や水素等の浸入が防止される。
【００３２】
次いで、図２Ｇに示したように、ソース・ドレイン電極１６Ａ，１６Ｂ上に保護膜１７として、例えば酸化アルミニウム膜を例えばスパッタ法や原子層成膜（ＡＬＤ：Atomic Layer Deposition）法を用いて形成する。続いて、酸素：窒素を４０：６０、３００℃の雰囲気下で例えば２時間処理することにより、酸化物半導体層１４のチャネル領域に酸素を供給する。最後に、図２Ｈに示したように、保護膜１７上に、例えばポリイミドをスピンコート法によって塗布したのち、ベークを行うことで平坦化膜１８を形成する。これにより、図１に示した薄膜トランジスタ１０が完成する。
【００３３】
［１−３．表示装置の全体構成］
次に、上記薄膜トランジスタ１０を備えた表示装置の一例を、図４，５を用いて説明する。図４は極薄型の有機発光カラーディスプレイとして用いられる表示装置１の構成を表したものである。この表示装置１は、例えば、薄膜トランジスタ１０を備えた基板１１に、表示素子として複数の有機発光素子よりなる画素ＰＸＬＣがマトリクス状に配置されてなる表示領域１１０を有する。この表示領域３０の周辺には、信号部である水平セレクタ（ＨＳＥＬ）３１と、スキャナ部であるライトスキャナ（ＷＳＣＮ）３２および電源スキャナ（ＤＳＣＮ）３３とが形成されている。
【００３４】
表示領域３０において、列方向には信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には走査線ＷＳＬ１〜ＷＳＬｍおよび電源ラインＤＳＬ１〜ＤＳＬｍが配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、有機発光素子ＰＸＬＣ（赤色、青色および緑色のいずれか一つ（サブピクセル））を含む画素回路４０が設けられている。各信号線ＤＴＬは、水平セレクタ３１に接続され、この水平セレクタ３１から信号線ＤＴＬに映像信号が供給される。各走査線ＷＳＬは、ライトスキャナ３２に接続されている。各電源ラインＤＳＬは、電源スキャナ３３に接続されている。
【００３５】
本実施の形態では、薄膜トランジスタ１０のゲート絶縁膜１３は、隣り合う薄膜トランジスタとの間で切り離され、島状に形成されている。具体的には、図６に示したように、ゲート絶縁膜１３はトランジスタ部ＴＦＴ（３Ａ），（３Ｂ）および容量部ＣＳ（３Ｃ）以外の領域には形成されておらず、各薄膜トランジスタ１０ごとに設けられている。なお、図６は、図５に示した画素回路４０を模式的に表した一例である。
【００３６】
図５は、画素回路４０の一例を表したものである。画素回路１４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量３Ｃと、有機発光素子ＰＸＬＣよりなる発光素子３Ｄとを有するアクティブ型の駆動回路である。これらトランジスタ３Ａ，３Ｂは上記本開示の薄膜トランジスタ１０により構成されている。
【００３７】
サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１に接続され、そのソースおよびドレインの一方が対応する信号線ＤＴＬ１に接続され、他方が駆動用トランジスタ３Ｂのゲートｇに接続されている。駆動用トランジスタ３Ｂは、そのドレインｄが対応する電源線ＤＳＬ１に接続され、ソースｓが発光素子３Ｄのアノードに接続されている。発光素子３Ｄのカソードは接地配線３Ｈに接続されている。なお、この接地配線３Ｈは全ての画素ＰＸＬＣに対して共通に配線されている。保持容量３Ｃは駆動用トランジスタ３Ｂのソースｓとゲートｇとの間に接続されている。
【００３８】
サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１から供給される制御信号に応じて導通し、信号線ＤＴＬ１から供給された映像信号の信号電位をサンプリングして保持容量３Ｃに保持するものである。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１から電流の供給を受け、保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに供給するものである。発光素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
【００３９】
この表示装置１では、走査線ＷＳＬから供給される制御信号に応じてサンプリング用トランジスタ３Ａが導通し、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされて保持容量３Ｃに保持される。また、第１電位にある電源線ＤＳＬから駆動用トランジスタ３Ｂに電流が供給され、保持容量３Ｃに保持された信号電位に応じて、駆動電流が発光素子３Ｄ（赤色、青色および緑色の各有機発光素子）に供給される。各発光素子３Ｄは供給された駆動電流により映像信号の信号電位に応じた輝度で発光する。
【００４０】
［１−４．作用・効果］
次いで、本実施の形態の薄膜トランジスタ１０の作用、効果について従来例と比較して説明する。
【００４１】
図７Ａは、従来用いられている薄膜トランジスタ１００の平面構成を、図７Ｂは図７ＡのＩＩ−ＩＩ破線における薄膜トランジスタ１００の断面構成を表したものである。薄膜トランジスタ１００は、上記実施の形態における薄膜トランジスタ１０と同様に基板１１１側からゲート電極１１２、ゲート絶縁膜１１３、酸化物半導体層１１４チャネル保護膜１１５、ソース・ドレイン電極１１６、保護膜１１７および平坦化膜１１８の順に積層したものである。この薄膜トランジスタ１００では、ゲート絶縁膜１１３は図７Ａおよび図７Ｂに示したように基板１１１上にベタ膜として基板１１１の全面に形成されている。
【００４２】
薄膜トランジスタ１００では、酸化物半導体層１１４は、金属酸化物によって構成されているゲート絶縁膜１１３およびチャネル保護膜１１５と接している。このゲート絶縁膜１１３およびチャネル保護膜１１５は、通常水分や水素を含有しており、製造工程中における熱処理およびプラズマ処理によってゲート絶粘膜１１３およびチャネル保護膜１１５から酸化物半導体層１１４へ水素が拡散する。また、薄膜トランジスタ１００の製造後には、外気に含まれる水分や水素が薄膜トランジスタ１００の上部から酸化物半導体層１１４に拡散する。水素はドナーとして働くため酸化物半導体の閾値電圧が小さくなり、リーク電流が増大するデプレッション型の動作となり、最終的には導電体動作をするに至る。即ち、トランジスタの特性の変動および信頼性が低下するという問題があった。
【００４３】
これに対して本実施の形態における薄膜トランジスタ１０では、酸化物半導体層１４への水分や水素の供給路となるゲート絶縁膜１３を隣り合うトランジスタとの間で切り離すと共に、不要な部分のゲート絶縁膜１３を除去するようにした。即ち、トランジスタ部ＴＦＴ（３Ａ），（３Ｂ）および容量部ＣＳ（３Ｃ）にのみゲート絶縁膜１３を形成するようにし、ゲート絶縁膜１３の少なくとも端面の一部を金属層、ここではソース・ドレイン電極１６Ａ，１６Ｂによって覆うようにした。このように、ゲート絶縁膜１３を島状に形成することにより、薄膜トランジスタ１０の製造工程中におけるゲート絶縁膜１３から酸化物半導体層１４に拡散する水素の量が減少する。また、製造後の平坦化膜１８および保護膜１７を介した外気に含まれる水分および水素の酸化物半導体層１４への拡散は、以下の理由により抑制される。本実施の形態では、ゲート絶縁膜１３はソース・ドレイン電極１６Ａ，１６Ｂによって覆われており、ゲート絶縁膜１３と保護膜１７および平坦化膜１８とが接する面積は小さくなる。このため、製造後の外気から酸化物半導体層１４への水分等の浸入が抑制される。特に、図３に示したように、ゲート絶縁膜１３の端面全体をソース・ドレイン電極１６Ａ，１６Ｂによって覆うことにより、酸化物半導体層１４への水分等の浸入を防止することが可能となる。なお、平坦化膜１８および保護膜１７を拡散する水分や水素は基板１１まで到達するが、基板１１は水分および水素をほぼ透過させないため、基板１１を介した酸化物半導体層１３への拡散は起こらない。
【００４４】
以上のように、本実施の形態の薄膜トランジスタ１０およびその製造方法によれば、ゲート絶縁膜１３を島状に形成することにより、ゲート絶縁膜１３に含まれる水素の酸化物半導体層１４への拡散量が低減される。また、ゲート絶縁膜１３の端面をソース・ドレイン電極１６Ａ，１６Ｂによって覆うことにより、外気に含まれる水分や水素の酸化物半導体層１４への拡散が抑制される。
【００４５】
これにより、本実施の形態の薄膜トランジスタ１０およびその製造方法では、製造工程中および製造後における酸化物半導体層１４への水分および水素の浸入が低減される。このため、トランジスタの特性を安定化することが可能となると共に、特性の劣化を抑制することができる。よって信頼性の高い表示装置を提供することが可能となる。
【００４６】
＜２．変形例＞
次に、上記第１の実施の形態の薄膜トランジスタ１０の変形例（変形例１，変形例２）に係る薄膜トランジスタ（薄膜トランジスタ１０Ａ，１０Ｂ）について説明する。なお、上記第１の実施の形態の薄膜トランジスタ１０と同様の構成要素には同一符号を付し、適宜説明を省略する。
【００４７】
［２−１．変形例１］
図８は、本技術の変形例１に係る薄膜トランジスタ１０Ａの断面構成を表したものである。薄膜トランジスタ１０Ａは、上記第１の実施の形態の薄膜トランジスタ１０と同様にボトムゲート型のＴＦＴであり、チャネルとして酸化物半導体を用いたものである。本変形例１では、島状に形成されたゲート絶縁膜１３の上面がソース・ドレイン電極１６Ａ，１６Ｂおよび保護膜１７によって覆われている点が上記実施の形態と異なる。
【００４８】
薄膜トランジスタ１０Ａを構成する材料としては、上記実施の形態と同様の材料を用いることができるが、保護膜１７の材料としてより高密度（例えば、２．８２ｇ／ｃｍ3以上）な酸化アルミニウム膜を用いることが好ましい。酸化アルミニウムは密度によって水分や水素の透過性が変化し、高密度化することによって優れたガスバリア機能を有することとなる。
【００４９】
［２−２．変形例２］
図９は、本技術の変形例２に係る薄膜トランジスタ１０Ｂの断面構成を表したものである。薄膜トランジスタ１０Ｂは、上記第１の実施の形態の薄膜トランジスタ１０と同様にボトムゲート型のＴＦＴであり、チャネルとして酸化物半導体を用いたものである。本変形例２では、島状に形成されたゲート絶縁膜１３の端面および上面を含む表面全体が保護膜１７によって覆われている点が上記実施の形態と異なる。
【００５０】
本変形例２の薄膜トランジスタ１０Ｂでは、上記実施の形態の効果に加えて、ソース・ドレイン電極１６Ａ，１６Ｂを小さくすることができるため、薄膜トランジスタ１０Ｂの平面形状が小さくなるという効果を奏する。
【００５１】
＜３．第２の実施の形態＞
図１０は、本技術の第２の実施の形態に係る薄膜トランジスタ２０の断面構成を表したものである。この薄膜トランジスタ２０は、いわゆるトップゲート型（スタガー構造）のＴＦＴであり、チャネルに酸化物半導体を用いたものである。この薄膜トランジスタ２０では、ガラス等よりなる基板１１上に酸化物半導体層１４、ゲート絶縁膜１３、ゲート電極１２、保護膜１７および平坦化膜１８がこの順に形成されている。平坦化膜１８上には、ソース・ドレイン電極１６Ａ，１６Ｂが形成され、平坦化膜１８の積層方向に貫通する貫通孔１８Ａを介して酸化物半導体層１４に接続されている。
【００５２】
本実施の形態では、薄膜トランジスタ２０は例えば、次のようにして製造することができる。まず、図１１Ａに示したように、基板１１上に酸化物半導体膜を、例えばスパッタ法により成膜したのち、フォトリソグラフィ法によりパターニングして酸化物半導体層１４を形成する。続いて、図１１Ｂに示したように、例えばそれぞれスパッタ法によって絶縁層１３Ａおよび絶縁層１３Ａ上に金属層１２Ａを形成したのち、フォトリソグラフィ法により所望の形状にパターニングしてゲート絶縁膜１３およびゲート電極１２を形成する。
【００５３】
次に、図１１Ｃに示したように、酸化物半導体層１４、ゲート絶縁膜１３およびゲート電極１２の表面に、保護膜１７として、例えば酸化アルミニウム膜を例えばスパッタ法やＡＬＤ法を用いて形成する。続いて、保護膜１７上に、例えばポリイミドをスピンコート法によって塗布したのち、ベークを行うことで平坦化膜１８を形成する。
【００５４】
続いて、図１１Ｄに示したように、平坦化膜１８および保護膜１７を貫通し、酸化物半導体層１４に達する貫通孔１８Ａを形成したのち、平坦化膜１８上および貫通孔１８Ａを埋設するように、例えばチタン、アルミニウム、チタンの順に積層された金属薄膜を例えばスパッタ法により成膜する。最後に、リン酸、硝酸および酢酸を含む混合液を用いたウェットエッチング法により、形成した金属薄膜をパターニングすることにより、ソース・ドレイン電極１６Ａ，１６Ｂを形成することで薄膜トランジスタ２０が完成する。なお、ゲート絶縁膜１３の形成領域は、図６と同様である。
【００５５】
本実施の形態における薄膜トランジスタ２０は、上記第１の実施の形態における効果に加えて、トップゲート構造とすることによりソース・ドレイン容量を削減できる。よって、ゲート電極１６Ａの変化に対するドレイン電極１６Ｂ側の電位の変化が少なくなるという効果を奏する。
【００５６】
＜４．適用例＞
次に、上記第１，第２の実施の形態および変形例１，２に係る薄膜トランジスタ１０，１０Ａ，１０Ｂ，２０の表示装置および電子機器への適用例について説明する。
【００５７】
（モジュールおよび適用例）
上記薄膜トランジスタ１０，１０Ａ，１０Ｂ，２０は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置として用いることが可能である。
【００５８】
（モジュール）
例えば図１２に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板５０および接着層（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ３１，ライトスキャナ３２および電源スキャナ３３の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００５９】
（適用例１）
図１３は上記薄膜トランジスタが適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る薄膜トランジスタ１０，１０Ａ，１０Ｂ，２０を含む表示装置により構成されている。
【００６０】
（適用例２）
図１４Ａ，図１４Ｂは上記薄膜トランジスタが適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記各実施の形態に係る薄膜トランジスタ１０，１０Ａ，１０Ｂ，２０を含む表示装置により構成されている。
【００６１】
（適用例３）
図１５は上記薄膜トランジスタが適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る薄膜トランジスタ１０，１０Ａ，１０Ｂ，２０を含む表示装置により構成されている。
【００６２】
（適用例４）
図１６は上記薄膜トランジスタが適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は上記薄膜トランジスタ１０，１０Ａ，１０Ｂ，２０を含む表示装置により構成されている。
【００６３】
（適用例５）
図１７は上記薄膜トランジスタが適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記薄膜トランジスタ１０，１０Ａ，１０Ｂ，２０を含む表示装置により構成されている。
【００６４】
以上、第１、第２の実施の形態および変形例１，２を挙げて本開示の薄膜トランジスタ１０，１０Ａ，１０Ｂ，２０について説明したが、本開示は上記実施の形態に限定されるものではない。本開示の薄膜トランジスタ１０，１０Ａ，１０Ｂ，２０の構成およびその製造方法並びに表示装置１の配線パターン等は、上記実施の形態と同様の効果を得ることが可能な限りにおいて自由に変形可能である。
【００６５】
例えば、上記実施の形態等では、酸化物半導体層１４の材料として、Ｉｎ−Ｇａ−Ｚｎを用いたが、Ｇａの代わりにＡｌあるいはＦｅを用いてもよい。また、上記実施の形態等ではソース・ドレイン電極１６Ａ，１６ＢはＴｉ／Ａｌ／Ｔｉからなる３層としたが、例えばＭｏ／Ａｌ／ＭｏあるいはＴｉ／Ａｌ／Ｍｏからなる３層としてもよい。
【００６６】
なお、本技術は以下のような構成もとることができる。
（１）基板上に設けられたゲート電極および一対のソース・ドレイン電極と、前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、前記基板上の全面に設けられた保護膜と、前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶縁膜とを備えた薄膜トランジスタ。
（２）前記ゲート電極、ゲート絶縁膜、酸化物半導体層、一対のソース・ドレイン電極および保護膜を基板上にこの順で備えた、前記（１）に記載の薄膜トランジスタ。
（３）前記酸化物半導体層、ゲート絶縁膜、ゲート電極、保護膜および一対のソース・ドレイン電極を基板上にこの順で備えた、前記（１）に記載の薄膜トランジスタ。
（４）前記ゲート絶縁膜は、前記酸化物半導体層から露出する表面および端面全体が前記一対のソース・ドレイン電極によって被覆されている、前記（２）に記載の薄膜トランジスタ。
（５）基板上に前記ゲート電極を形成する工程と、前記基板およびゲート電極上の全面に前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記酸化物半導体層を形成する工程と、前記ゲート電極の一部を除去して端面を形成する工程と、前記酸化物半導体層上から前記基板上にかけて前記一対のソース・ドレイン電極を形成する工程と、前記基板上の全面に保護膜を形成する工程とを含む薄膜トランジスタの製造方法。
（６）基板上に前記ゲート電極を形成する工程と、前記基板およびゲート電極上の全面に前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記酸化物半導体層を形成する工程と、前記ゲート電極の一部を除去して端面を形成する工程と、前記酸化物半導体層に前記一対のソース・ドレイン電極を形成する工程と、前記ゲート絶縁膜の端面に接すると共に、前記基板上の全面に保護膜を形成する工程とを含む薄膜トランジスタの製造方法。
（７）前記基板上に前記酸化物半導体層を形成する工程と、前記酸化物半導体層上に前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記ゲート電極を形成する工程と、前記ゲート電極上から前記基板上にかけて前記保護膜を形成する工程と、前記ゲート電極未形成領域に前記酸化物半導体層に接続する一対のソース・ドレイン電極を形成する工程とを含む薄膜トランジスタの製造方法。
（８）複数の表示素子と、前記表示素子を駆動するための複数の薄膜トランジスタを備え、前記薄膜トランジスタは、基板上に設けられたゲート電極および一対のソース・ドレイン電極と、前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、前記基板上の全面に設けられた保護膜と、前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶縁膜とを備えた表示装置。
（９）前記ゲート絶縁膜は隣り合う前記薄膜トランジスタの間で切り離されている、前記（８）に記載の表示装置。
（１０）複数の表示素子と、前記表示素子を駆動するための複数の薄膜トランジスタとを有する表示装置を備え、前記薄膜トランジスタは、基板上に設けられたゲート電極および一対のソース・ドレイン電極と、前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、前記基板上の全面に設けられた保護膜と、前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶縁膜とを備えた電子機器。
【符号の説明】
【００６７】
１…表示装置、１０，１０Ａ，１０Ｂ，２０…ＴＦＴ（薄膜トランジスタ）、１１…基板、１２…ゲート電極、１３…ゲート絶縁膜、１４…酸化物半導体層、１５…チャネル保護膜、１６Ａ，１６Ｂ…ソース・ドレイン電極、１７…保護膜、１８…平坦化膜。
【図１Ａ】
2013211410.tif 000003
【図１Ｂ】
2013211410.tif 000004
【図２Ａ】
2013211410.tif 000005
【図２Ｂ】
2013211410.tif 000006
【図２Ｃ】
2013211410.tif 000007
【図２Ｄ】
2013211410.tif 000008
【図２Ｅ】
2013211410.tif 000009
【図２Ｆ】
2013211410.tif 000010
【図２Ｇ】
2013211410.tif 000011
【図２Ｈ】
2013211410.tif 000012
【図３】
2013211410.tif 000013
【図４】
2013211410.tif 000014
【図５】
2013211410.tif 000015
【図６】
2013211410.tif 000016
【図７Ａ】
2013211410.tif 000017
【図７Ｂ】
2013211410.tif 000018
【図８】
2013211410.tif 000019
【図９】
2013211410.tif 000020
【図１０】
2013211410.tif 000021
【図１１Ａ】
2013211410.tif 000022
【図１１Ｂ】
2013211410.tif 000023
【図１１Ｃ】
2013211410.tif 000024
【図１１Ｄ】
2013211410.tif 000025
【図１２】
2013211410.tif 000026
【図１３】
2013211410.tif 000027
【図１４Ａ】
2013211410.tif 000028
【図１４Ｂ】
2013211410.tif 000029
【図１５】
2013211410.tif 000030
【図１６】
2013211410.tif 000031
【図１７】
2013211410.tif 000032