(57)【要約】      （修正有）【課題】格子欠陥の少ないシリコン基板を有する複合基板を提供する。【解決手段】第１基板１０の主面に第１半導体層２０を形成する工程と、第１半導体層２０のドーパント濃度よりも高いドーパント濃度を有する第２半導体層３０を形成する工程と、第３半導体層４０を形成する工程と、第３半導体層４０に第２基板６０を貼り合わせる工程と、第１基板１０および第１半導体層２０を除去して、第２半導体層３０を露出させる工程と、第２半導体層３０側から第３半導体層の厚み４０の途中までエッチングする工程とを備えており、シリコンに対するエッチングレートが一定値以上低下するエッチャントを用い、第３半導体層４０を形成する工程において、第３半導体層４０を、第２半導体層３０に接し、ドーパント濃度が閾値まで低下する第１領域４０ｘを厚み方向に有するように形成する。【選択図】図２
2013157431.tif 000002
【特許請求の範囲】
【請求項１】
シリコンからなる第１基板を準備する工程と、
前記第１基板の主面に、シリコンをエピタキシャル成長させて第１半導体層を形成する工程と、
前記第１半導体層の主面に、該第１半導体層のドーパント濃度よりも高いドーパント濃度を有するシリコンをエピタキシャル成長させて第２半導体層を形成する工程と、
前記第２半導体層の主面に、シリコンをエピタキシャル成長させて第３半導体層を形成する工程と、
前記第３半導体層に絶縁材料からなる第２基板を貼り合わせる工程と、
次いで、前記第１基板および前記第１半導体層を除去して、前記第２半導体層を露出させる工程と、
次いで、前記第２半導体層側から前記第３半導体層の厚みの途中までエッチングする工程とを備えており、
前記エッチングする工程において、前記第２半導体層のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するエッチャントを用い、
前記第３半導体層を形成する工程において、前記第３半導体層を、前記第２半導体層に接し、ドーパント濃度が前記閾値まで低下する第１領域を厚み方向に有するように形成する、複合基板の製造方法。
【請求項２】
前記第３半導体層を形成する工程において、前記第２半導体層を、前記第２半導体層から離れるにつれてドーパント濃度が低下するように形成する、請求項１記載の複合基板の製造方法。
【請求項３】
前記第３半導体層を形成する工程において、前記第３半導体層のエピタキシャル成長を、前記第２半導体層から前記ドーパントを拡散させながら行ない、拡散によるドーパント濃度が飽和する前に終わらせる、請求項２に記載の複合基板の製造方法。
【請求項４】
前記第１半導体層を形成する工程において、前記第１半導体層を、前記閾値以下のドーパント濃度を有するように形成する、請求項１記載の複合基板の製造方法。
【請求項５】
前記第１基板を準備する工程において、前記第１基板として前記閾値以上のドーパントを有するものを準備し、
前記第２半導体層を露出させる工程において、前記エッチャントを用いて前記第１基板を除去した後に、ドーパント濃度によらずエッチングレートが一定の第２のエッチャントを用いて前記第１半導体層を除去する、請求項４に記載の複合基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン層を有する複合基板の製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、ＳＯＳ（Silicon On Sapphire）構造がある。こ
のＳＯＳ構造を形成する方法として、例えば特許文献１に記載された技術がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１２５４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に記載された技術では、シリコンとサファイアとの格子構造の違いによって、シリコンに格子欠陥が生じてしまっていた。
【０００５】
本発明は、上述の事情のもとで考え出されたものであって、格子欠陥の少ないシリコン層を有する複合基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の複合基板の製造方法の実施形態では、シリコンからなる第１基板を準備する工程と、前記第１基板の主面に、シリコンをエピタキシャル成長させて第１半導体層を形成する工程と、前記第１半導体層の主面に、該第１半導体層のドーパント濃度よりも高いドーパント濃度を有するシリコンをエピタキシャル成長させて第２半導体層を形成する工程と、前記第２半導体層の主面に、シリコンをエピタキシャル成長させて第３半導体層を形成する工程と、前記第３半導体層に絶縁材料からなる第２基板を貼り合わせる工程と、次いで、前記第１基板および前記第１半導体層を除去して、前記第２半導体層を露出させる工程と、次いで、前記第２半導体層側から前記第３半導体層の厚みの途中までエッチングする工程とを備えており、前記エッチングする工程において、前記第２半導体層のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するエッチャントを用い、前記第３半導体層を形成する工程において、前記第３半導体層を、前記第２半導体層に接し、ドーパント濃度が前記閾値まで低下する第１領域を厚み方向に有するように形成するものである。
【発明の効果】
【０００７】
本発明によれば、格子欠陥の少ないシリコン層を有する複合基板を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】（ａ）〜（ｄ）は本発明の１つの実施形態に係る複合基板の製造方法の製造工程を示す断面図である。
【図２】（ａ）〜（ｄ）は図１の後の製造工程を示す断面図である。
【図３】（ａ）は図２の後の製造工程を示す断面図である。
【図４】（ａ）は本発明の１つの実施形態に係る複合基板の概略構成を示す平面図であり、（ｂ）は複合基板を斜視した部分断面図である。
【発明を実施するための形態】
【０００９】
本発明の複合基板の製造方法の実施形態の一例について、図面を参照しつつ、説明する。
【００１０】
まず、図１（ａ）に示したように、シリコン（Ｓｉ）で形成された第１基板１０を準備する。この第１基板１０のシリコンとしては、特にその抵抗値は特定されないが、例えば、０．０６Ω・ｃｍ以上の抵抗値を有するものが用いられる。この例では、１Ω・ｃｍ以上の抵抗値を有するものが用いられる。このような抵抗値を実現するためには、例えば不純物としてＢを１×１０１６〔ａｔｏｍｓ／ｃｍ３〕以下の濃度で含むものとすればよい。
【００１１】
次に、図１（ｂ）に示したように、第１基板１０の主面１０ａに、シリコンをエピタキシャル成長させて第１半導体層２０を形成する。このエピタキシャル成長の方法としては、第１基板１０を加熱しながら、当該第１基板１０の表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法（熱ＣＶＤ法）などの種々の方法を採用できる。この第１半導体層２０は、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。
【００１２】
ここで、第１半導体層２０のドーパント濃度は、後述する第２半導体層３０のドーパント濃度よりも低いものであれば特に限定はされないが、例えば、相対的に低濃度のｐ−およびｎ−のドーパント濃度、ならびにノンドープのいずれか１つとなるように形成される。ｐ−のドーパント濃度としては、１×１０１６〔ａｔｏｍｓ／ｃｍ３〕以下の範囲が挙げられる。ｎ−のドーパント濃度としては、５×１０１５〔ａｔｏｍｓ／ｃｍ３〕以下の範囲が挙げられる。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。
【００１３】
ここで、第１半導体層２０のドーパント濃度は、厚み方向に一定であっても分布を持っていてもよい。例えば、厚み方向の途中から両主面側に離れるに連れてドーパント濃度が増加するような分布をもっていてもよい。このようなドーパント濃度の調整は、例えば、エピタキシャル成長させる際に供給する不純物量を調整することで実現することができる。
【００１４】
また、第１半導体層２０の厚みは、特に限定されないが、例えば２μｍ程度とすればよい。
【００１５】
次に、図１（ｃ）に示すように、第１半導体層２０の上面に、シリコンをエピタキシャル成長させて第２半導体層３０を形成する。このエピタキシャル成長の方法としては、第１基板１０を加熱しながら、第１半導体層２０の表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法（熱ＣＶＤ法）などの種々の方法を採用できる。この第２半導体層３０は、第１半導体層２０を介してシリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。
【００１６】
ここで、第２半導体層３０のドーパント濃度は、第１半導体層２０のドーパント濃度および後述の閾値よりも高いドーパント濃度とする。具体的に例示すると、相対的に高濃度のｐ＋＋およびｎ＋＋、ならびに中濃度のｐ＋およびｎ＋のものが採用できる。ｐ＋＋のドーパント濃度としては、１×１０１８以上１×１０２１〔ａｔｏｍｓ／ｃｍ３〕以下の範囲が挙げられる。ｐ＋のドーパント濃度としては、１×１０１６以上１×１０１８〔ａ
ｔｏｍｓ／ｃｍ３〕未満の範囲が挙げられる。ｎ＋＋のドーパント濃度としては、５×１０１７以上１×１０２１〔ａｔｏｍｓ／ｃｍ３〕以下の範囲が挙げられる。ｎ＋のドーパント濃度としては、５×１０１５以上５×１０１７〔ａｔｏｍｓ／ｃｍ３〕未満の範囲が挙げられる。本実施形態では、ｐ型でドーパント濃度がｐ＋＋のものを第２半導体層として採用する。具体的には、ドーパント濃度が１０１９〔ａｔｏｍｓ／ｃｍ３〕以上としている。なお、「ｐ」および「ｎ」の右上に記載している「＋＋」および「＋」の記載は、シリコンの抵抗値を基準とするものである。
【００１７】
ここで、第２半導体層３０のドーパント濃度は、厚み方向に一定であっても分布を持っていてもよい。例えば、厚み方向の途中から両主面側に離れるに連れてドーパント濃度が低下するような分布をもっていてもよい。このようなドーパント濃度の調整は、例えば、エピタキシャル成長させる際に供給する不純物量を調整することで実現することができる。
【００１８】
このような第２半導体層３０の厚みは特に限定されないが、後述の第２基板５０のうねりや厚みのばらつき以上の厚みを有することが好ましい。例えば、１０μｍ以上とすればよい。
【００１９】
次に、第２半導体層３０の矢印Ｄ１方向側の上面（主面）に、シリコンをエピタキシャル成長させ、図１（ｄ）に示したように第３半導体層４０を形成する。このエピタキシャル成長の方法としては、第１基板１０を加熱しながら、当該第１基板１０の表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法（熱ＣＶＤ法）などの種々の方法を採用できる。この第３半導体層４０は、第１，第２半導体層２０，３０を介してシリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。
【００２０】
この第３半導体層４０としては、ｐ型またはｎ型のシリコンで、且つ第２半導体層３０よりもドーパントが少ないものを採用できる。この第３半導体層４０は、第１基板１０側から上面側に向かって、ドーパント濃度が徐々に薄くなるように形成される。この第３半導体層４０の上面部は、相対的に低濃度のｐ−およびｎ−のドーパント濃度、ならびにノンドープのいずれか１つとなるように形成される。ｐ−のドーパント濃度としては、１×１０１６〔ａｔｏｍｓ／ｃｍ３〕未満の範囲が挙げられる。ｎ−のドーパント濃度としては、５×１０１５〔ａｔｏｍｓ／ｃｍ３〕未満の範囲が挙げられる。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。本実施形態の第３半導体層４０は、ｐ型のシリコンを採用し、上面部のドーパント濃度がｐ−となるように形成する。なお、「ｐ」および「ｎ」の右上に記載している「−」の記載は、シリコンの抵抗値を基準とするものである。この第３半導体層４０のドーパント濃度は、エピタキシャル成長させる際の不純物の供給量を調整することで制御できる。この不純物の供給をゼロにすることで、ノンドープのシリコンを形成することができる。また、エピタキシャル成長させる際に生じるドーパントの拡散減少によって、ドーパント濃度の徐々に変化させてもよい。
【００２１】
このように第３半導体層４０を構成することにより、第３半導体層４０は、その厚み方向においてドーパント濃度の分布をもつこととなる。言い換えると、第３半導体層４０は、少なくとも、厚み方向において第２半導体層３０に接する第１領域４０ｘを有するように形成されている。この第１領域４０ｘは、第２半導体層３０から離れるにつれてドーパント濃度が後述の閾値まで低下するように形成されている。本実施形態では、第１領域４０ｘから離れるにつれ、ドーパント濃度は閾値からも低下し続けるものとなる。
【００２２】
このような第３半導体層４０の厚みは、特に限定されないが、１μｍ以上とすることが
好ましい。このような厚みにより、第３半導体層４０を、不純物を供給せずに、第２半導体層３０からドーパントを拡散させながらエピタキシャル成長させる場合であっても、第１領域４０ｘを確実に形成することができるためである。なお、第１領域４０ｘの厚みとしては０．５μｍ〜０．７μｍが例示できる。
【００２３】
上述の工程において、第３半導体層４０は、ドーパントの拡散濃度が飽和するまでエピタキシャル成長をしなくてもよい。この場合、形成したエピタキシャル層は、ドーパント濃度が第２半導体層３０側から徐々に変化する遷移領域のみで構成されることとなる。例えば、エッチング液のエッチングの速度が大きく変化する境界的なドーパント濃度(閾値)を少し超えた程度に、エピタキシャル層のドーパント濃度を留めておくことによって、当該エピタキシャル層の厚みをエッチングによって、より薄くできる。
【００２４】
上述の工程を経ることにより、第１基板１０の一主面１０ａ上に第１半導体層２０，第２半導体層３０，第３半導体層４０を順に積層させた基体５０を準備することができる。
【００２５】
次に、図２（ａ）に示したように、絶縁性の第２基板６０を準備する。この第２基板６０の形成材料としては、酸化アルミニウム単結晶（サファイア）、炭化シリコンなどを用いることができる。本実施形態では、第２基板６０としてサファイアを採用する。
【００２６】
次に、図２（ｂ）に示したように、第２基板６０と、第３半導体層４０のＤ１方向の主面（第１基板１０と反対側に位置する主面）とを貼り合わせる。貼り合わせの方法としては、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビームや中性子ビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。この接合を常温下で行ってもよい。
【００２７】
なお、この接合は、樹脂系などの接着剤を使用しない方法によるものであり、原子間力などを利用した固相接合（Solid State Bonding）によって、第３半導体層４０と第２基
板６０とが直接的に接合される。この直接的な接合に際しては、第３半導体層４０と第２基板６０との間に混成層が形成される場合もある。この固相接合によって接合する場合、第３半導体層４０および第２基板６０は、接合する面の面粗さが小さいことが好ましい。この面荒さは、例えば算術平均粗さＲａで表される。この算術平均粗さＲａの範囲としては、１０ｎｍ未満が挙げられる。算術平均粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。
【００２８】
ここまでの工程を経ることによって、第１基板１０と第２基板５０との間に、半導体層２０，３０，４０を有する中間製造物ができる。
【００２９】
次に、中間製造物を矢印Ｄ２方向側（第１基板１０側）から加工して、図２（ｃ）に示したように第１基板１０を除去して１半導体層２０を露出させる。この第１基板１０を除去する加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。このとき、第１基板１０とともに、厚み方向において第１半導体層２０の一部が除去されてもよい。
【００３０】
次に、図２（ｄ）に示すように、第１半導体層２０を除去して第２半導体層３０を露出させる。この第１半導体層２０を除去する方法としては、例えば、ドーパント濃度によらずエッチングレートが一定の第２のエッチャントを用いることができる。この第２のエッチャントとしては、例えばフッ酸、硝酸、および酢酸の混合液、ならびにフッ酸、硝酸、および水の混合液などが挙げられる。本実施形態では、フッ酸、硝酸、および酢酸の混合液を、順に１：１：２の割合で混合したものを第２のエッチャントとして採用する。
【００３１】
次に、図３（ａ）に示すように、エッチャント（エッチング液）を用いて第２半導体層３０側から第３半導体層４０の厚みの途中までエッチングを行なう。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。便宜上、この選択性を有するエッチャントを第１のエッチャント（エッチング液）とする。この第１のエッチング液としては、例えばフッ酸、硝酸、および酢酸の混合液、ならびにフッ酸、硝酸、および水の混合液などが挙げられる。本実施形態では、フッ酸、硝酸、および酢酸の混合液をエッチング液として採用する。これらの溶液の混合比によりエッチングレートやドーパント濃度に対するエッチングレートの変化の様子（すなわち閾値によるエッチング速度の低下割合、変化の急峻度）が変化するため、所望の条件に合わせればよいが、例えば、順に１：３：８の割合で混合させればよい。なお、上述のようなエッチャント調整の観点から、第１基板１０、第１半導体層２０、第２半導体層３０、第３半導体層４０はｐ型またはｎ型の一方に統一するように、ドーパントを選択することが好ましい。そして、この第１のエッチャントは、第２半導体層３０のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するように調整されている。ここで、「エッチングレートが一定値以上低下する」とは、エッチングレートとドーパント濃度との関係を示すグラフを作成したときに、変曲点となるような場合や、閾値においてエッチングレートが１／１０以上低下するような場合を指す。この例では、この第１のエッチング液は、ｐ型シリコンを採用している本実施形態において、閾値となるドーパント濃度が７×１０１７〜２×１０１８［ａｔｏｍｓ／ｃｍ３］を境にしてエッチング速度が著しく低下するように調整されている。具体的には、閾値を境にしてエッチングレートが１／１０００以上低下するように設定されている。
【００３２】
なお、選択性のエッチングをする他の法としては、５％程度のフッ化水素溶液内での電界エッチング法、ＫＯＨ溶液でのパルス電極陽極酸化法などが挙げられる。この第３半導体層４０は、第１領域４０ｘがエッチングされることとなる。ここでは、エッチングによって厚みが薄くなった第３半導体層の部分を、機能層４１とする。この機能層４１の厚みとしては、例えば数百ナノメートルから２ミクロン程度の範囲が挙げられる。
【００３３】
ここまでの工程を経ることによって、図４に示したような、絶縁性の基板６０の矢印Ｄ２方向側の上面に、半導体層４１が積層された複合基板７０を製造することができる。言い換えると、この複合基板７０は、基板６０の矢印Ｄ２方向側の上面に半導体層４１の一方主面が接合されている。この半導体層４１のドーパント濃度は、他方主面側に比べて接合側（一方主面側，基板６０側）が低くなっている。また、ドーパント濃度を電気抵抗の大きさとして考えた場合、この半導体層４１の電気抵抗は、表面側（他方主面側）から接合側（一方主面側，基板６０側）に近づくにつれて小さくなっている。図４において、絶縁性の基板５０は、上述の製造方法を経た第２基板６０を指し、半導体層４１は、上述の製造方法を経て、第３半導体層４０が薄層化された機能層４１を指すものである。
【００３４】
上述の製造方法では、第２基板６０に接合する前に、当該第２基板６０に接合する側の面に機能層４１となる第３半導体層４０のドーパント濃度の勾配を形成している。このように接合前に勾配を形成することによって、接合後に勾配を形成する場合に比べて、第２基板６０の上面に形成する機能層４１の厚みのバラツキを低減することができる。接合後に勾配を形成すると、第１基板１０の下面から加工することになるので、当該第１基板１０の厚みのバラツキによる影響を受けたり、第２基板６０の反りによる影響を受けたりするからである。第１基板１０の厚みのバラツキ量、および第２基板６０の反り量の少なくとも一方よりも厚みの薄い機能層を形成する場合は、特に有効になる。なお、サファイアウエハは、一般的に±１０〔μｍ〕の厚みバラツキがあると言われている。この厚みバラツキは、ＳＯＳ基板のシリコンに求められている厚みである、数十ナノメートルから数百
ナノメートルのサブミクロンの値に比べてとても大きい。
【００３５】
上述の工程では、第３半導体層４０のうち、第２基板６０側においてもっともドーパント濃度が低く電気抵抗が高いものとなっている。このような構成により、複合基板７０の機能層４１に半導体素子機能部を形成したときに寄生容量やノイズの少ない優れた特性を実現することができる。
【００３６】
また、上述の工程を経ることにより、機能層４１の面内における厚みばらつきを低減させることができる。本効果について詳述する。
【００３７】
高品質な機能層４１を実現させるためには、単結晶のＳｉ基板を用いる必要がある。一方、生産性よく、かつ精度よく、所望の厚みの機能層を得るためには、基体５０をドーパント濃度の違いを利用して薄層化させることが有効である。すなわち、厚み方向に、閾値以上のドーパント濃度を有する領域と閾値以下のドーパント濃度を有する領域とを有するようにドーパント濃度に違いを出す必要がある。このような所望のドーパント濃度の違いを所望の厚み位置に形成するために、Ｓｉ単結晶基板上にエピタキシャル成長させている。ここで、Ｓｉ基板自体を高いドーパント濃度（抵抗値０．０６Ω・ｃｍ未満）を有するものを用いると、Ｓｉ単結晶基板には、基板の製造時に生じる、面内における同心円状のドーパント濃度分布を有するものとなる。このような基板上にエピタキシャル成長させた半導体層は、基板のドーパント濃度分布を反映させ、面内において同心円状の濃度分布を有するものとなる。このように、Ｓｉ単結晶基板にドーパント濃度の影響をその上に形成する半導体層が受けることがあり、ドーパント濃度の違いを利用したエッチングに用いる場合には、面内においてエッチングレートに差異が生じ、その結果、面内において均一な厚みの機能層５１を実現することは困難である。
【００３８】
これに対して、本実施形態によれば、第２半導体層３０が第１基板１０および第１半導体層２０に比べて高いドーパント濃度をもっているため、第２半導体層３０から厚み方向の両側に位置する第１半導体層２０、第３半導体層４０へドーパントの拡散が生じ、第１基板１０の影響を受けることがない。第１基板１０から第２半導体層３０、第３半導体層４０へのドーパント拡散は発生せず、その結果、第１基板１０が例え面内においてドーパントの濃度分布を有していたとしても第２半導体層３０、第３半導体層４０にその分布が反映することはない。このため、機能層４１の面内における厚みのバラつきも抑制することができる。
【００３９】
さらに、ドーパント濃度の低い第１半導体層２０を介することにより、第１基板１０からのドーパント拡散の影響を確実に抑制することができる。ここで、第１基板１０が同心円状のドーパント濃度分布を有するようなドーパント濃度を有する場合には、第１基板１０からのドーパント濃度の影響を確実に吸収するために、ドーパントの拡散長を考慮して第１半導体層２０の厚みを２μｍ以上とすることが好ましい。
【００４０】
さらに、同心円状のドーパント濃度分布が発生しない範囲のドーパント濃度の基板を第１基板１０として用いるときには、その上に形成するエピタキシャル層（第１半導体層２０、第２半導体層３０，第３半導体層４０）は、面内においてドーパント濃度のばらつきをより確実に抑制することができ、その結果、機能層４１の面内における厚みのバラつきも抑制することができる。すなわち、高品質で厚みのばらつきの少ない機能層を実現するためには、Ｓｉ単結晶基板を用い、かつその上に閾値を越える高いドーパント濃度を有する第２半導体層３０をドーパント濃度の低い第１半導体層２０を介して形成し、その上に第１領域４０ｘを有する第３半導体層４０を形成することで、実現することができる。
【００４１】
複合基板７０の製造後に、当該複合基板７０を精密研磨してもよい。この精密研磨によ
って、機能層４１の厚みの均一性を向上させることができる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体（ガス）、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄（ＳＦ６）、四フッ化炭素（ＣＦ４）などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム（Gas Cluster Ion Beam；ＧＣＩＢ）を用いた方法が含まれている。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板素材２０Ｘを走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。
【００４２】
上述の工程では、基板等を洗浄する工程を明記していないが、必要に応じて基板の洗浄をしてもよい。基板の洗浄方法としては、超音波を用いた洗浄、有機溶媒を用いた洗浄、化学薬品を用いた洗浄、およびＯ２アッシングを用いた洗浄などの種々の方法が挙げられる。これらの洗浄方法は、組み合わせて採用してもよい。
【００４３】
上述の例では、第３半導体層４０は、第２半導体層３０から離れるにつれて連続的にドーパント濃度が低下し続ける場合を例に説明したが、第１領域４０ｘを有していればよく、この例に限定されない。例えば、第３半導体層４０のうち、第１領域４０ｘ挟んで第２半導体層３０と反対側に位置する領域のドーパント濃度は、閾値以上となってもよいし、閾値と同程度の値としてもよいし、厚み方向において段階的に変化するものであってもよい。
【００４４】
（変形例：第１基板１０）
上述の例では、第１基板１０の抵抗値が１Ω・ｃｍ以上である場合を例に説明したが、特に限定されない。第１基板１０は、第１のエッチャントの閾値以上のドーパント濃度を有するようなドーパント濃度としてもよい。具体的には上述の実施形態において用いた第１のエッチャントであれば、０．０６Ω・ｃｍ以下の抵抗となるようにドーパント濃度を調整すればよい。この場合には、第１半導体層２０を露出させる工程において、選択エッチングを行なう工程において使用するエッチャントと同じ第１のエッチャントを用いて、確実に第１半導体層２０を露出させてエッチングを停止することができる。また、第１基板１０は第１半導体層２０に比べて厚みが厚いため、厚みの途中まで機械研作等を行なった後に、第１のエッチャントを用いて第１半導体層を露出させるようにしてもよい。
【００４５】
さらに、第１基板１０を第１のエッチャントにより除去する場合には、以下の理由により、半導体層２０，３０，４０の膜厚を薄くすることができる。すなわち、第１基板１０のＤ２方向側の主面は、第２基板と接合した後に第２基板６０のうねりの影響をうけて同様のうねりを有するものとなる。このため、Ｄ２方向側の主面から一様に厚みを薄くするときには第２半導体層３０，第３半導体層４０の厚みを第２基板６０のうねり以上とする必要がある。しかしながら、上述の通り、第１基板１０を第１のエッチャントを用いて除去することができるので、表面のうねりに沿って第１基板１０のみを除去することができる。これにより、半導体層２０，３０，４０の膜厚を薄くすることができる。例えば、順に２μｍ、１μｍ、２μｍとすることができる。
【００４６】
（変形例：第３半導体層４０）
上述の例では、第３半導体層４０は、第２半導体層３０から離れるにつれて連続的にドーパント濃度が低下し続ける場合を例に説明したが、第１領域４０ｘを有していればよく、この例に限定されない。例えば、第３半導体層４０のうち、第１領域４０ｘを挟んで第２半導体層３０と反対側に位置する領域のドーパント濃度は、閾値以上となってもよいし
、閾値と同程度の値としてもよいし、厚み方向において段階的に変化するものであってもよい。
【００４７】
（変形例：第１領域４０ｘ）
上述の例では、第１領域４０ｘは、第２半導体層３０から離れるに連れてドーパント濃度が閾値まで低下する場合について説明したが、厚み方向において、第１領域４０ｘは、ドーパント濃度が閾値以上の領域から閾値まで低下するような分布をもっていればよい。すなわち、第２半導体層３０から離れるに連れてドーパント濃度が上昇してから閾値まで低下するような分布を有するものとしてもよいし、第２半導体層３０側から一定区間においてはドーパント濃度が一定でありその後閾値まで低下するような分布を有するものとしてもよいし、厚み方向において段階的に変化するようなものであってもよい。
【００４８】
（変形例：第１半導体層２０）
上述の例では、第１半導体層２０は閾値以下のドーパント濃度を有する場合について説明したが、第１半導体層２０は第２半導体層３０に比べてドーパント濃度が低ければよく、閾値以上のドーパント濃度であってもよい。その場合には、第１半導体層２０、第２半導体層を除去する工程を連続して同一の第１のエッチャントで行なうことができる。
【００４９】
ただし、この場合には、第１基板１０からのドーパントの拡散を抑制するために、第２半導体層３０のドーパント濃度は第１基板１０のドーパント濃度よりも高いことが好ましい。
【符号の説明】
【００５０】
１０・・・第１基板
２０・・・第１半導体層
３０・・・第２半導体層
４０・・・第３半導体層
４０ｘ・・第１領域
５０・・・基体
６０・・・第２基板
７０・・・複合基板
【図１】
2013157431.tif 000003
【図２】
2013157431.tif 000004
【図３】
2013157431.tif 000005
【図４】
2013157431.tif 000006