(57)【要約】【課題】増幅した信号の伝送量の減少を抑制することを可能とする。【解決手段】進行波形増幅器は、入力された信号を伝送する複数の入力側伝送線路と、入力側伝送路のうちの１つとＦ_ＩＮ端子とが接続され、Ｆ_ＩＮ端子に入力された信号を増幅してＯＴ端子から出力する入力側伝送線路毎に設けられたカスコード増幅器ＡＭＰ１〜ＡＭＰ３と、ＯＴ端子から出力された信号を伝送するＯＴ端子毎に設けられた複数の出力側伝送線路と、を備えるものである。ＯＴ端子毎に設けられた複数の可変容量素子ＶＤ１は、ＯＴ端子と出力側伝送線路との間に直列に接続され、自己容量を可変とすることで、ＯＴ端子から出力される信号の振幅の増加によって変化するカスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスの変化量を補償して出力側伝送線路へ信号を伝送する。【選択図】図２
2013157813.tif 000002
【特許請求の範囲】
【請求項１】
入力された信号を伝送する複数の入力側伝送線路と、
前記入力側伝送路のうちの１つと入力端子とが接続され、前記入力端子に入力された信号を増幅して出力端子から出力する前記入力側伝送線路毎に設けられたカスコード接続形の複数の増幅器と、
前記出力端子から出力された信号を伝送する前記出力端子毎に設けられた複数の出力側伝送線路と、を備える進行波形増幅器であって、
前記出力端子と前記出力側伝送線路との間に直列に接続され、自己容量を可変とすることで、前記出力端子から出力される信号の振幅の増加によって変化する前記増幅器の出力インピーダンスの変化量を補償して前記出力側伝送線路へ前記信号を伝送する前記出力端子毎に設けられた複数の補償部、
を備える進行波形増幅器。
【請求項２】
前記出力端子毎に設けられた補償部の各々は、
前記増幅器の出力端子にソース端子が接続され、前記出力側伝送線路にドレーン端子が接続され、残りの端子であるゲート端子に電圧が印加されるＮチャネル形の電界効果トランジスタと、
前記Ｎチャネル形の電界効果トランジスタのゲート端子にゲート端子が接続され、ドレーン端子およびソース端子が短絡されて前記進行波形増幅器のグランドに接続されたＮチャネル形の電界効果トランジスタと、
を備える請求項１に記載の進行波形増幅器。
【請求項３】
前記出力端子毎に設けられた補償部の各々は、
前記増幅器の入力端子に入力された信号の振幅を検出する検出部と、
前記検出部により検出された信号の振幅の増加に応じて、前記Ｎチャネル形の電界効果トランジスタのゲート端子に印加される電圧を低下させる一方、前記検出部により検出された信号の振幅の減少に応じて、前記Ｎチャネル形の電界効果トランジスタのゲート端子に印加される電圧を上昇させることで、前記Ｎチャネル形の電界効果トランジスタの自己容量を変化させて、前記信号の振幅の増加によって変化する前記増幅器の出力インピーダンスの変化量を補償する検出補償部と、
を備える請求項２に記載の進行波形増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、進行波形増幅器に関する。
【背景技術】
【０００２】
マイクロ波帯やミリ波帯の信号を増幅して出力する増幅器として、特許文献１に記載の広帯域増幅器（進行波形増幅器）が知られている。この広帯域増幅器（進行波形増幅器）は、増幅素子としてトランジスタを用い、広範な周波数帯に亘るマイクロ波信号やミリ波信号を増幅するために利用されている。
【０００３】
特開２００５−１５９８６０号公報（特許文献１参照）には、第１のトランジスタのコレクタと第２のトランジスタのエミッタとが接続され、以降順次、前段のトランジスタのコレクタと後段のトランジスタのエミッタとが接続され、更に、上記第１のトランジスタのベース−エミッタ間に入力を加え、上記最終段の第ｎ＋１のトランジスタのコレクタから出力を得る構成の増幅器セルを用いて構成された分布定数形の広帯域増幅器が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１５９８６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した広帯域増幅器では、カスコード接続形の増幅器である増幅器セルから出力される信号（増幅した信号）の振幅が増加すると（出力電力が増加すると）、それに伴い、増幅器セルの出力段に配置されたベース接地トランジスタの出力インピーダンスが誘導性の低インピーダンス側に変化する。これにより、増幅器セルの出力インピーダンスと、外部の機器の入力インピーダンスとの整合が崩れ、増幅された信号の反射が大きくなる。よって、上述した広帯域増幅器（進行波形増幅器）では、カスコード接続形の増幅器である増幅器セルで出力される信号の振幅が増加すると（出力電力が増加すると）、信号の反射により、増幅した信号の伝送量が減少するという問題点があった。
【０００６】
また、増幅器セルの出力段に配置されたベース接地トランジスタの出力インピーダンスが誘導性の低インピーダンス側に変化することにより、増幅器セルの出力側カットオフ周波数が低下し、広帯域増幅器（進行波形増幅器）の周波数帯域が低下するという問題点があった。
【０００７】
本発明は、上記実情に鑑みてなされたものであり、増幅した信号の伝送量の減少と周波数帯域の低下とを抑制することを可能とする進行波形増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、この発明に係る進行波形増幅器は、入力された信号を伝送する複数の入力側伝送線路と、入力側伝送路のうちの１つと入力端子とが接続され、入力端子に入力された信号を増幅して出力端子から出力する入力側伝送線路毎に設けられたカスコード接続形の複数の増幅器と、出力端子から出力された信号を伝送する出力端子毎に設けられた複数の出力側伝送線路と、を備えるものである。出力端子毎に設けられた複数の補償部は、出力端子と出力側伝送線路との間に直列に接続され、自己容量を可変とすることで、出力端子から出力される信号の振幅の増加によって変化する増幅器の出力インピーダンスの変化量を補償して出力側伝送線路へ信号を伝送する。
【発明の効果】
【０００９】
本発明によれば、可変である補償部の自己容量を変化させることで、出力される信号の振幅の増加によって変化する増幅器の出力インピーダンスの変化量を補償することができる。よって、整合の崩れを抑制し、増幅した信号の伝送量の減少と周波数帯域の低下とを抑制することを可能とする。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る進行波形増幅器の回路図である。
【図２】増幅器の回路図である。
【図３】増幅器の出力インピーダンスの変化を示す図である。
【図４】（ａ）は、各Ｆ_ＯＵＴ端子から進行波形増幅器のＯＵＴ端子を見たインピーダンスＺｄの計算式を示す図であり、（ｂ）は、各Ｆ_ＯＵＴ端子から進行波形増幅器のＯＵＴ端子までの間に接続されるマイクロストリップラインにおける遮断周波数ωｄの計算式を示す図である。
【図５】本発明の実施の形態２に係る進行波形増幅器の増幅器の回路図である。
【図６】本発明の実施の形態２に係る増幅器の出力インピーダンスの変化を示す図である。
【図７】本発明の実施の形態３に係る進行波形増幅器の増幅器の回路図である。
【図８】本発明の実施の形態４に係る進行波形増幅器の増幅器の回路図である。
【発明を実施するための形態】
【００１１】
（実施の形態１）
以下、本発明の実施の形態１に係る進行波形増幅器１を、図１〜図３を参照して説明する。
【００１２】
進行波形増幅器１は、図１の回路図に示す通り、増幅器Ａ１〜Ａ３と、マイクロストリップライン１１〜２４と、抵抗Ｒ１，Ｒ２と、コンデンサＣ１，Ｃ２と、ＩＮ端子と、ＯＵＴ端子と、Ｓ端子と、Ｇ端子と、を備える。
【００１３】
進行波形増幅器１は、ＩＮ端子から入力されたマイクロ波帯やミリ波（例えば、４０ＧＨｚ帯）の信号を増幅し、ＯＵＴ端子から出力する。進行波形増幅器１へのバイアス電圧（直流電圧）は、Ｇ端子およびＳ端子に印加される。Ｇ端子およびＳ端子に印加されるバイアス電圧は、外部の電源から出力された直流電圧を用いる。
【００１４】
増幅器Ａ１〜Ａ３は、Ｆ_ＩＮ端子から入力された信号を増幅し、Ｆ_ＯＵＴ端子から出力することに加え、増幅した信号の振幅の増加によって変化する増幅器Ａ１〜Ａ３の出力インピーダンスの変化量を補償する。増幅器Ａ１〜Ａ３の詳細は、図２を用いて後述する。
【００１５】
マイクロストリップライン１１〜２４は、インダクタまたはトランスミッションラインの例である。マイクロストリップライン１１〜２４は、信号を伝送する線路である。マイクロストリップライン１１〜２４には、リアクタンス（インダクタンスおよびキャパシタンス）が伝送する信号によって発生する。
【００１６】
抵抗Ｒ１，Ｒ２は終端抵抗である。コンデンサＣ１，Ｃ２は、抵抗Ｒ１，Ｒ２（例えば５０Ω）を介して、高周波的に接地するためのコンデンサであり、広帯域に渡り接地するために通常大きな容量のコンデンサ（例えば１０μＦ）を用いる。ＩＮ端子から入力された信号は入力側伝送線路を伝搬し、抵抗Ｒ１で終端される。
【００１７】
進行波形増幅器１の入力側においては、マイクロストリップライン１１〜１４と増幅器Ａ１〜Ａ３の入力容量とで擬似的な伝送線路を形成する。進行波形増幅器１の出力側においては、マイクロストリップライン２１〜２４と増幅器Ａ１〜Ａ３の出力容量とで擬似的な伝送線路を形成する。
【００１８】
各出力側伝送線路のインピーダンスＺｄは、図４（ａ）に示す式で表される。また、各出力側伝送線路の各遮断周波数ωｄは、図４（ｂ）に示す式で表される。
【００１９】
図４（ａ）および図４（ｂ）の式にある容量Ｃｄｓは、増幅器Ａ１〜Ａ３の出力容量である。また、変数Ｌｄは、マイクロストリップライン２１〜２４（出力側伝送線路）の単位長さ当たりのインダクタンスであり、変数Ｃｄは、マイクロストリップライン２１〜２４（出力側伝送線路）の単位長さ当たりのキャパシタンスである。そして、変数ｌｄは、マイクロストリップライン（出力側伝送線路）２２，２３の長さである（図１参照）。
【００２０】
ここで、出力側伝送線路のインピーダンスＺｄ＝Ｒ２（５０Ω）となるよう、マイクロストリップライン２１〜２４を設計すると、進行波形増幅器１のＩＮ端子から入力され、増幅器Ａ１〜Ａ３により増幅された出力電流は、マイクロストリップライン２１〜２４を伝搬し、ＯＵＴ端子と終端抵抗Ｒ２方向とで２分配され、ＯＵＴ端子側に進行する。出力側伝送線路上はインピーダンスＲ２（５０Ω）となっているため、出力電流波および電圧波は増幅器Ａ１〜Ａ３の各出力端子で次々に加算され、反射および損失が無く伝搬し、ＯＵＴ端子から出力される。
【００２１】
なお、図１に記載のＬｇは、マイクロストリップライン１１〜１４（入力側伝送線路）の単位長さ当たりのインダクタンスであり、Ｃｇは、マイクロストリップライン１１〜１４（入力側伝送線路）の単位長さ当たりのキャパシタンスである。そして、ｌｇは、マイクロストリップライン（入力側伝送線路）１２，１３の長さである。
【００２２】
各増幅器Ａ１〜Ａ３の回路構成は、図２に示す通りである。
【００２３】
各増幅器Ａ１〜Ａ３は、電界効果トランジスタＦＥＴ_１〜ＦＥＴ_３と、コンデンサＣ３，Ｃ４と、可変容量素子ＶＤ１と、を備える。
【００２４】
電界効果トランジスタＦＥＴ_１〜ＦＥＴ_３は、Ｎチャネル形ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、入力端子であるＦ_ＩＮ端子から入力された信号を増幅して出力端子であるＯＴ端子から出力する。電界効果トランジスタＦＥＴ_１のゲート端子は、増幅器Ａ１〜Ａ３の各Ｆ_ＩＮ端子（図１参照）となっており、電界効果トランジスタＦＥＴ_１のソース端子は、進行波形増幅器１のグランドに接続されている。また、電界効果トランジスタＦＥＴ_１のドレーン端子は、電界効果トランジスタＦＥＴ_２のソース端子と接続されている。
【００２５】
電界効果トランジスタＦＥＴ_２のゲート端子は、Ｇ２端子に接続されると共に、コンデンサＣ３の一端に接続される。コンデンサＣ３の他端は、進行波形増幅器１のグランドに接続されている。また、電界効果トランジスタＦＥＴ_２のドレーン端子は、電界効果トランジスタＦＥＴ_３のソース端子と接続されている。ここで、Ｇ２端子には、例えば外部の直流電源から出力されるバイアス電圧が印加される。
【００２６】
電界効果トランジスタＦＥＴ_３のゲート端子は、Ｇ３端子に接続されると共に、コンデンサＣ４の一端に接続される。コンデンサＣ４の他端は、進行波形増幅器１のグランドに接続されている。また、電界効果トランジスタＦＥＴ_３のドレーン端子は、ＯＴ端子を介して可変容量素子ＶＤ１の一端と接続されている。ここで、Ｇ３端子には、例えば外部の直流電源から出力されるバイアス電圧が印加されている。
【００２７】
上述した接続により、電界効果トランジスタＦＥＴ_１ではソース接地の増幅回路を形成し、電界効果トランジスタＦＥＴ_２およびＦＥＴ_３ではゲート接地の増幅回路を形成している。即ち、電界効果トランジスタＦＥＴ_１〜ＦＥＴ_３の接続により、カスコード接続形の増幅器（以後、「カスコード増幅器」と称す）を形成している。これにより、増幅器Ａ１〜Ａ３のぞれぞれで、カスコード増幅器ＡＭＰ１〜ＡＭＰ３が形成される。なお、カスコード増幅器ＡＭＰ１〜ＡＭＰ３は、前述の通り、Ｆ_ＩＮ端子に入力された信号を増幅してＯＴ端子から出力する。
【００２８】
可変容量素子ＶＤ１は、自己容量を可変としている。可変容量素子ＶＤ１は、挿入損失の低い素子が望ましく、例えばバリキャップ等が例示される。可変容量素子ＶＤ１の一端は、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の各ＯＴ端子（各電界効果トランジスタＦＥＴ_３のドレーン端子）に接続され、可変容量素子ＶＤ１の他端は、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の各Ｆ_ＯＵＴ端子（図１参照）となっている。即ち、可変容量素子ＶＤ１は、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力端子と出力側伝送線路との間に直列に接続されている。この接続により、可変容量素子ＶＤ１は、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力端子から出力された信号を出力側伝送線路へ出力する。
【００２９】
可変容量素子ＶＤ１の自己容量を調整することで、ＯＴ端子からＦ_ＩＮ端子を見たカスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスを調整することができ、結果、Ｆ_ＯＵＴ端子からＦ_ＩＮ端子を見たインピーダンス、即ち、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔも調整することができる。
【００３０】
上述した回路構成により、増幅器Ａ１〜Ａ３では、次のようにして信号の増幅が行われる。即ち、増幅器Ａ１〜Ａ３の各Ｆ_ＩＮ端子に入力側伝送線路を介して信号が入力されると、電界効果トランジスタＦＥＴ_１は、信号を数倍〜数十倍に増幅してドレーン端子から出力する。電界効果トランジスタＦＥＴ_２は、増幅された信号がソース端子から入力されると、これを増幅し、ドレーン端子から出力する。そして、電界効果トランジスタＦＥＴ_３は、増幅された信号がソース端子から入力されると、これを増幅し、ドレーン端子（ＯＴ端子）から出力する。その後、可変容量素子ＶＤ１は、増幅された信号が一端から入力されると、その信号を他端、即ち、Ｆ_ＯＵＴ端子から出力する。このようにして、増幅器Ａ１〜Ａ３は、各Ｆ_ＩＮ端子に入力された信号を増幅して、各Ｆ_ＯＵＴ端子から出力する。
【００３１】
ここで、増幅器Ａ１〜Ａ３では、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の各ＯＴ端子から出力する信号の振幅（信号の電力）に応じて、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスが変化し、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔが変化する。
【００３２】
出力インピーダンスＺｏｕｔの変化を、スミスチャートで表すと図３の変動Ｌ１の通りである。
【００３３】
変動Ｌ１で示す通り、各ＯＴ端子から出力される信号の電力が低出力時よりも大きくなるに連れて（信号の振幅が大きくなるに連れて）、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔは、抵抗分が減少する一方、インダクタンス分が増加する（言い換えれば、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの抵抗分およびキャパシタンス分が減少する）。
【００３４】
また、図３の変動Ｌ１で示す増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの変化は、カスコード増幅器ＡＭＰ１〜ＡＭＰ３で使用される電界効果トランジスタＦＥＴ_３のドレーン端子とソース端子との間の容量Ｃｄｓの増加と等価である。容量Ｃｄｓの変化は、各出力側伝送線路のインピーダンスＺｄおよび各出力側伝送線路の遮断周波数ωｄを変化させる。
【００３５】
ここで、例えば、増幅器Ａ１のＦ_ＯＵＴ端子に接続される出力側伝送線路のインピーダンスＺｄは、図４（ａ）に示す式に、次の値を代入することで求めることができる。また、例えば、増幅器Ａ１のＦ_ＯＵＴ端子に接続される出力側伝送線路の遮断周波数ωｄは、図４（ｂ）に示す式に、次の値を代入することで求めることができる。
【００３６】
即ち、容量Ｃｄｓに、電界効果トランジスタＦＥＴ_３のドレーン端子とソース端子との間の容量値を代入する。また、変数Ｌｄに、マイクロストリップライン２１（或いは、マイクロストリップライン２２〜２４の何れかでもよい）の単位長さ当たりのインダクタンスを代入し、変数ｌｄに、マイクロストリップライン２２、または２３の長さを代入する。そして、変数Ｃｄに、マイクロストリップライン２１（或いは、マイクロストリップライン２２〜２４の何れかでもよい）の単位長さ当たりのキャパシタンスを代入する。これにより、図４（ａ）に示す式から、増幅器Ａ１のＦ_ＯＵＴ端子に接続される出力側伝送線路のインピーダンスＺｄを求めることができる。また、図４（ｂ）に示す式から、増幅器Ａ１のＦ_ＯＵＴ端子に接続される出力側伝送線路の遮断周波数ωｄを求めることができる。
【００３７】
ここで、増幅器Ａ１〜Ａ３で出力される信号の振幅（信号の電力）が低出力時よりも大きくなり、図３の変動Ｌ１で示すように増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔが変化すると、容量Ｃｄｓの増加と等価となり、図４（ａ）に示す式から分かるように、増幅器Ａ１のＦ_ＯＵＴ端子に接続される出力側伝送線路のインピーダンスＺｄが増加する。また、増幅器Ａ１のＦ_ＯＵＴ端子に接続される出力側伝送線路の遮断周波数ωｄが低下する。
【００３８】
上述したインピーダンスＺｄの増加により、出力側伝送線路のインピーダンスＺｄ＝Ｒ２（５０Ω）の関係が崩れ、出力電流波および電圧波は増幅器Ａ１〜Ａ３の各出力端子で反射が大きくなり、増幅器Ａ１〜Ａ３で増幅した信号の外部の装置への伝送量が減少する。
【００３９】
また、出力側伝送線路の遮断周波数ωｄの低下により、増幅器Ａ１〜Ａ３のＦ_ＯＵＴ端子から出力された信号の高周波域での減衰が大きくなり、これによっても、増幅器Ａ１〜Ａ３で増幅した信号の外部の機器への伝送量が減少する。
【００４０】
しかし、増幅器Ａ１〜Ａ３で出力する信号の電力が低出力時よりも大きくなって、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの抵抗分およびキャパシタンス分が減少した場合、言い換えれば、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの抵抗分が減少し、インダクタンス分が増加した場合、可変容量素子ＶＤ１の容量を増加させることで、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスの変化を打ち消し、結果、出力インピーダンスＺｏｕｔの変化を打ち消す。これにより、変化した出力インピーダンスＺｏｕｔを、変化する前の出力インピーダンスＺｏｕｔ（例えば、低出力時の出力インピーダンスＺｏｕｔ）に戻すことができる。
【００４１】
変化した出力インピーダンスＺｏｕｔを、変化する前の出力インピーダンスＺｏｕｔに戻す様子を、スミスチャートで表すと図３の変動Ｌ２の通りとなる。変動Ｌ２で示す通り、可変容量素子ＶＤ１の容量を増加させることに伴い、変化した出力インピーダンスＺｏｕｔが元に（例えば低出力時に）戻る様子が分かる。
【００４２】
このように、可変容量素子ＶＤ１の容量を増加させて、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスの変化を打ち消し、結果、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの変化を打ち消すことで、各出力側伝送線路のインピーダンスＺｄおよび遮断周波数ωｄも、変化する前のインピーダンスＺｄおよび遮断周波数ωｄに戻すことができる。
【００４３】
つまり、進行波形増幅器１では、出力する信号の電力が低出力時よりも大きくなった場合でも、可変容量素子ＶＤ１で増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの変化を打ち消すことで、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスの変化量を補償することができ、結果、出力インピーダンスＺｏｕｔの変化量も補償することができる。よって、実施の形態１に係る進行波形増幅器１によれば、出力する信号の電力が低出力時よりも大きくなった場合でも、低出力時と同様、増幅した信号の殆どを、低出力時と同様の周波数帯域で、外部の機器に進行させることができる。即ち、増幅器Ａ１〜Ａ３で増幅した信号の外部の機器への伝送量の減少を抑制することができる。
【００４４】
（実施の形態２）
次に、本発明の実施の形態２に係る進行波形増幅器２を、図５，６を参照して説明する。進行波形増幅器２は、進行波形増幅器１の増幅器Ａ１〜Ａ３の回路構成を変更したものである。よって、進行波形増幅器２の増幅器Ａ１〜Ａ３では、進行波形増幅器１の増幅器Ａ１〜Ａ３と同一の構成については同一の番号を付して、その説明を省略する。
【００４５】
進行波形増幅器２の増幅器Ａ１〜Ａ３では、実施の形態１の進行波形増幅器１の増幅器Ａ１〜Ａ３で用いた可変容量素子ＶＤ１に代えて、可変容量回路ＶＤ２を用いている。
【００４６】
可変容量回路ＶＤ２は、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの変化量を補償するための回路である。可変容量回路ＶＤ２は、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力端子と出力側伝送線路との間に直列に接続されている。この接続により、可変容量回路ＶＤ２は、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力端子から出力された信号を出力側伝送線路へ出力する。
【００４７】
可変容量回路ＶＤ２は、電界効果トランジスタＦＥＴ_４と、電界効果トランジスタＦＥＴ_５と、を備える。
【００４８】
電界効果トランジスタＦＥＴ_４は、Ｎチャネル形ＭＯＳＦＥＴである。電界効果トランジスタＦＥＴ_４は、ゲート長Ｌｇ_ｃｇおよびゲート幅Ｗｇ_ｃｇを、所望の値で製造することで、入力インピーダンスおよび出力インピーダンスを所望の値にすることが可能である。
【００４９】
電界効果トランジスタＦＥＴ_４のソース端子は、電界効果トランジスタＦＥＴ_３のドレーン端子（ＯＴ端子）と接続され、電界効果トランジスタＦＥＴ_４のドレーン端子は、出力側伝送線路に接続されるＦ_ＯＵＴ端子となっている。
【００５０】
また、電界効果トランジスタＦＥＴ_４のゲート端子は、Ｇ４端子および電界効果トランジスタＦＥＴ_５のゲート端子と接続されている。
【００５１】
電界効果トランジスタＦＥＴ_５は、Ｎチャネル形ＭＯＳＦＥＴである。電界効果トランジスタＦＥＴ_５も、ゲート長Ｌｇ_ｃａｐおよびゲート幅Ｗｇ_ｃａｐを、所望の値に決定して製造することで、入力インピーダンスおよび出力インピーダンスを所望の値にすることが可能である。
【００５２】
電界効果トランジスタＦＥＴ_５のゲート端子は、電界効果トランジスタＦＥＴ_４のゲート端子およびＧ４端子に接続され、電界効果トランジスタＦＥＴ_５のソース端子およびドレーン端子は、短絡され、グランドに接続されている。
【００５３】
このように接続された電界効果トランジスタＦＥＴ_５のゲート端子とソース端子（ドレーン端子）との間に印加されるバイアス電圧によって、電界効果トランジスタＦＥＴ_５は、自己容量を変化させ、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスの変化量を補償することで、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの変化量を補償する。
【００５４】
ここで、電界効果トランジスタＦＥＴ_５のゲート端子とソース端子（ドレーン端子）との間に印加されるバイアス電圧Ｖｇｓを変化させた場合における、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの変化は、図６のスミスチャートに示す通りとなる。
【００５５】
なお、図６では、電界効果トランジスタＦＥＴ_４のゲート幅Ｗｇ_ｃｇが５０μｍの場合を示している。
【００５６】
また、図６では、電界効果トランジスタＦＥＴ_５のゲート幅Ｗｇ_ｃａｐを、ゲート幅Ｗｇ_ｃｇと同じ５０μｍとした場合、ゲート幅Ｗｇ_ｃｇの５倍の２５０μｍとした場合、ゲート幅Ｗｇ_ｃｇの１０倍の５００μｍとした場合の各々の場合に、バイアス電圧Ｖｇｓを０．５ボルト〜１．５ボルトへ変化させたときの、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの変化を示している。
【００５７】
更に、図６では、電界効果トランジスタＦＥＴ_４のゲート長Ｌｇ_ｃｇと電界効果トランジスタＦＥＴ_５のゲート長Ｌｇ_ｃａｐとを、共に０．１μｍとした場合を示している。
【００５８】
電界効果トランジスタＦＥＴ_５のゲート幅Ｗｇ_ｃａｐを、電界効果トランジスタＦＥＴ_４のゲート幅Ｗｇ_ｃｇの等倍、５倍、１０倍とした何れの場合においても、バイアス電圧Ｖｇｓを、０．５ボルトから１．５ボルトへ変化させると、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔは、抵抗分およびキャパシタンス分が減少する。言い換えれば、抵抗分が減少し、インダクタンス分が増加する。
【００５９】
また、電界効果トランジスタＦＥＴ_５のゲート幅Ｗｇ_ｃａｐを、電界効果トランジスタＦＥＴ_４のゲート幅Ｗｇ_ｃｇよりも大きくするに連れて、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔにおけるキャパシタンス分が増加する。
【００６０】
加えて、電界効果トランジスタＦＥＴ_５のゲート幅Ｗｇ_ｃａｐを、電界効果トランジスタＦＥＴ_４のゲート幅Ｗｇ_ｃｇよりも大きくするに連れて、バイアス電圧Ｖｇｓの変化による出力インピーダンスＺｏｕｔの変化量が大きくなる。
【００６１】
このように、電界効果トランジスタＦＥＴ_５のゲート幅Ｗｇ_ｃａｐによって、更には、バイアス電圧Ｖｇｓによって、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔを変化させることができる。
【００６２】
上述した特性を利用し、次のようにすることで、増幅器Ａ１〜Ａ３で出力する信号の電力が低出力時よりも大きくなった場合でも、変化した出力インピーダンスＺｏｕｔを、変化する前の出力インピーダンスＺｏｕｔに戻すことができる。
【００６３】
即ち、まず、低出力時における増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔにおける抵抗分およびキャパシタンス分を、ネットワークアナライザ等の測定器で予め測定しておく。次に、増幅器Ａ１〜Ａ３で出力する信号の電力が低出力時よりも大きくなることに伴って発生する増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔにおける抵抗分およびキャパシタンス分の減少量を（言い換えれば、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔにおける抵抗分の減少量およびインダクタンス分の増加量を）、ネットワークアナライザ等の測定器で予め測定しておく。
【００６４】
そして、上述した増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔにおける抵抗分およびキャパシタンス分の減少量を利用し、この減少量を元に戻すことができる増加量を実現することが可能なゲート幅Ｗｇ_ｃａｐとバイアス電圧Ｖｇｓを決定する。
【００６５】
上述のようにして決定したゲート幅Ｗｇ_ｃａｐで電界効果トランジスタＦＥＴ_５を製造する。その後、完成した増幅器Ａ１〜Ａ３を動作させ、出力する信号の電力を低出力時よりも大きくする。そして、減少量を元に戻すことができる増加量を実現するバイアス電圧Ｖｇｓの値を決定した値を中心に微調整すればよい。
【００６６】
こうすることで、増幅器Ａ１〜Ａ３で出力する信号の電力が低出力時よりも大きくなった場合でも、可変容量回路ＶＤ２の自己容量を変化させることによって、変化したカスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスおよび出力インピーダンスＺｏｕｔを、変化する前の状態に戻すことができる。
【００６７】
また、可変容量回路ＶＤ２の自己容量を変化させることによって、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスの変化を打ち消すことで、変化した各出力側伝送線路のインピーダンスＺｄおよび遮断周波数ωｄも、変化する前のインピーダンスＺｄおよび遮断周波数ωｄに戻すことができる。
【００６８】
つまり、進行波形増幅器２では、出力する信号の電力が低出力時よりも大きくなった場合でも、可変容量回路ＶＤ２で増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの変化を打ち消すことで、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスの変化量を補償することができ、結果、出力インピーダンスＺｏｕｔの変化量も補償することができる。よって、実施の形態２に係る進行波形増幅器２によれば、出力する信号の電力が低出力時よりも大きくなった場合でも、低出力時と同様、増幅した信号の殆どを、低出力時と同様の周波数帯域で、外部の機器に進行させることができる。即ち、増幅器Ａ１〜Ａ３で増幅した信号の外部の機器への伝送量の減少を抑制することができる。
【００６９】
（実施の形態３）
次に、本発明の実施の形態３に係る進行波形増幅器３を、図７を参照して説明する。進行波形増幅器３は、実施の形態２の進行波形増幅器２の増幅器Ａ１〜Ａ３の回路構成を変更したものである。よって、進行波形増幅器２の増幅器Ａ１〜Ａ３では、進行波形増幅器３の増幅器Ａ１〜Ａ３と同一の構成については同一の番号を付して、その説明を省略する。
【００７０】
進行波形増幅器３の増幅器Ａ１〜Ａ３は、進行波形増幅器２の増幅器Ａ１〜Ａ３に対し、バイアス回路２５と、電界効果トランジスタＦＥＴ_１０と、を追加したものである。
【００７１】
バイアス回路２５は、２つの出力を持ち、一方の出力がＧ４端子に接続され、他方の出力が電界効果トランジスタＦＥＴ_１０のドレーン端子に接続されている。バイアス回路２５は、直流電源Ｖｃｃから出力された電流Ｉ_ｍｏｎｉを電流源として用いてバイアス電圧Ｖｇｓを出力する。この電流Ｉ_ｍｏｎｉは、電界効果トランジスタＦＥＴ_９を流れ、電界効果トランジスタＦＥＴ_１０のドレーン端子へ流れ込む。
【００７２】
バイアス回路２５は、抵抗Ｒ_ｂｉａｓと、電界効果トランジスタＦＥＴ_６〜ＦＥＴ_９と、を備える。
【００７３】
抵抗Ｒ_ｂｉａｓは、直流電源Ｖｃｃから出力される直流電圧を、電界効果トランジスタＦＥＴ_６との間で分圧する。抵抗Ｒ_ｂｉａｓの一端は直流電源Ｖｃｃに接続され、抵抗Ｒ_ｂｉａｓの他端は電界効果トランジスタＦＥＴ_６のドレーン端子およびＧ４端子に接続されている。電界効果トランジスタＦＥＴ_６のドレーン端子−ソース端子間に印加される電圧が、Ｇ４端子に印加される電圧、即ち、バイアス電圧Ｖｇｓとなる。
【００７４】
電界効果トランジスタＦＥＴ_６およびＦＥＴ_７は、Ｎチャネル形のＭＯＳＦＥＴである。電界効果トランジスタＦＥＴ_６およびＦＥＴ_７は、カレントミラーを形成する。
【００７５】
電界効果トランジスタＦＥＴ_６のドレーン端子は、抵抗Ｒ_ｂｉａｓの他端およびＧ４端子に接続される。電界効果トランジスタＦＥＴ_６のソース端子は、電界効果トランジスタＦＥＴ_７のソース端子に短絡され、進行波形増幅器３のグランドと接続されている。また、電界効果トランジスタＦＥＴ_６のゲート端子は、電界効果トランジスタＦＥＴ_７のゲート端子、電界効果トランジスタＦＥＴ_７のドレーン端子および電界効果トランジスタＦＥＴ_８のドレーン端子と接続されている。
【００７６】
電界効果トランジスタＦＥＴ_７のソース端子は、電界効果トランジスタＦＥＴ_６のソース端子と短絡され、進行波形増幅器３のグランドと接続されている。電界効果トランジスタＦＥＴ_７のゲート端子は、電界効果トランジスタＦＥＴ_６のゲート端子、電界効果トランジスタＦＥＴ_７のドレーン端子および電界効果トランジスタＦＥＴ_８のドレーン端子と接続されている。電界効果トランジスタＦＥＴ_７のドレーン端子は、電界効果トランジスタＦＥＴ_７のゲート端子および電界効果トランジスタＦＥＴ_８のドレーン端子と接続されている。
【００７７】
上述した接続により、電界効果トランジスタＦＥＴ_７のソース端子から出力される電流と同じ量（ミラー比１：１の場合）の電流が、電界効果トランジスタＦＥＴ_６のソース端子から出力される。言い換えれば、電界効果トランジスタＦＥＴ_６のドレーン端子に流れ込む。
【００７８】
電界効果トランジスタＦＥＴ_８およびＦＥＴ_９は、Ｐチャネル形のＭＯＳＦＥＴである。電界効果トランジスタＦＥＴ_８およびＦＥＴ_９は、カレントミラーを形成する。
【００７９】
電界効果トランジスタＦＥＴ_８のドレーン端子は、電界効果トランジスタＦＥＴ_７のドレーン端子、電界効果トランジスタＦＥＴ_７のゲート端子および電界効果トランジスタＦＥＴ_６のゲート端子に接続される。電界効果トランジスタＦＥＴ_８のゲート端子は、電界効果トランジスタＦＥＴ_９のゲート端子、電界効果トランジスタＦＥＴ_９のドレーン端子および電界効果トランジスタＦＥＴ_１０のドレーン端子に接続される。また、電界効果トランジスタＦＥＴ_８のソース端子は、電源Ｖｃｃ、電界効果トランジスタＦＥＴ_８のソース端子および抵抗Ｒ_ｂｉａｓの一端に接続される。
【００８０】
同様に、電界効果トランジスタＦＥＴ_９のソース端子は、電源Ｖｃｃ、電界効果トランジスタＦＥＴ_８のソース端子および抵抗Ｒ_ｂｉａｓの一端に接続される。また、電界効果トランジスタＦＥＴ_９のゲート端子は、電界効果トランジスタＦＥＴ_８のゲート端子、電界効果トランジスタＦＥＴ_９のドレーン端子および電界効果トランジスタＦＥＴ_１０のドレーン端子と接続されている。また、電界効果トランジスタＦＥＴ_９のドレーン端子は、電界効果トランジスタＦＥＴ_１０のドレーン端子、電界効果トランジスタＦＥＴ_９のゲート端子および電界効果トランジスタＦＥＴ_８のゲート端子に接続される。
【００８１】
上述した接続により、電界効果トランジスタＦＥＴ_９のドレーン端子から出力される電流と同じ量（ミラー比１：１の場合）の電流が、電界効果トランジスタＦＥＴ_８のドレーン端子から出力される（言い換えれば、電界効果トランジスタＦＥＴ_８のソース端子に流れ込む）。つまり、電界効果トランジスタＦＥＴ_９のドレーン端子から出力される電流Ｉ_ｍｏｎｉと同じ量（ミラー比１：１の場合）の電流が、電界効果トランジスタＦＥＴ_６のソース端子から出力される。言い換えれば、電界効果トランジスタＦＥＴ_６のドレーン端子に流れ込む。
【００８２】
電界効果トランジスタＦＥＴ_１０は、Ｆ_ＩＮ端子に入力された信号の振幅を検出し、検出した振幅に追従させて、ドレーン端子に流れ込む電流Ｉ_ｍｏｎｉを変化させる。
【００８３】
以上、電界効果トランジスタＦＥＴ_６と電界効果トランジスタＦＥＴ_７とのミラー比、および電界効果トランジスタＦＥＴ_８と電界効果トランジスタＦＥＴ_９とのミラー比が、それぞれ１：１の場合について説明したが、これらのミラー比を変えることで、Ｆ_ＩＮ端子に入力された信号の振幅の変化量に対する、ドレーン端子に流れ込む電流Ｉ_ｍｏｎｉの変化量の比を変えることができる。
【００８４】
電界効果トランジスタＦＥＴ_１０のドレーン端子は、電界効果トランジスタＦＥＴ_９のドレーン端子、電界効果トランジスタＦＥＴ_９のゲート端子および電界効果トランジスタＦＥＴ_８のゲート端子に接続されている。また、電界効果トランジスタＦＥＴ_１０のゲート端子は、Ｆ_ＩＮ端子および電界効果トランジスタＦＥＴ_１のゲート端子に接続されている。そして、電界効果トランジスタＦＥＴ_１０のソース端子は、電界効果トランジスタＦＥＴ_１のソース端子および進行波形増幅器３のグランドと接続されている。
【００８５】
上述した接続により、バイアス回路２５は、電界効果トランジスタＦＥＴ_１０で検出される振幅、即ち、Ｆ_ＩＮ端子に入力される信号の振幅が低出力時よりも大きくなると、これに追従させて、ドレーン端子およびソース端子間のインピーダンスを低下させ、ドレーン端子に流れ込む電流Ｉ_ｍｏｎｉを大きくする。
【００８６】
ここで、電界効果トランジスタＦＥＴ_９のソース端子に流れ込む電流Ｉ_ｍｏｎｉが大きくなると、カレントミラーを形成する電界効果トランジスタＦＥＴ_６のドレーン端子に流れ込む電流も大きくなる。これにより、抵抗Ｒ_ｂｉａｓに印加される電圧が増加し、Ｇ端子に印加される電圧、即ち、バイアス電圧Ｖｇｓが降下する。
【００８７】
このように、バイアス回路２５は、Ｆ_ＩＮ端子に入力される信号の振幅が低出力時よりも大きくなると、つまり、増幅器Ａ１〜Ａ３で出力する信号の電力が低出力時よりも大きくなると、バイアス電圧Ｖｇｓを降下させ、電界効果トランジスタＦＥＴ_５の自己容量を変化させる。これにより、増幅器Ａ１〜Ａ３では、低出力時と比較して、出力インピーダンスＺｏｕｔの抵抗分およびキャパシタンス分が増加する（図６参照）。
【００８８】
つまり、バイアス回路２５は、増幅器Ａ１〜Ａ３で出力する信号の電力が低出力時よりも大きくなることに伴い、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔにおける抵抗分およびキャパシタンス分が低下した場合、バイアス電圧Ｖｇｓを降下させ、出力インピーダンスＺｏｕｔにおける抵抗分およびキャパシタンス分を増加させる。
【００８９】
これにより、バイアス回路２５は、増幅器Ａ１〜Ａ３で出力する信号の電力が低出力時よりも大きくなった場合でも、可変容量回路ＶＤ２の自己容量を変化させ、変化したカスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスおよび出力インピーダンスＺｏｕｔを、変化する前の状態に戻すことができる。
【００９０】
また、バイアス回路２５は、可変容量回路ＶＤ２の自己容量を変化させることによって、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスの変化を打ち消すことで、変化した各出力側伝送線路のインピーダンスＺｄおよび遮断周波数ωｄも、変化する前のインピーダンスＺｄおよび遮断周波数ωｄに戻すことができる。
【００９１】
一方、電界効果トランジスタＦＥＴ_１０は、電界効果トランジスタＦＥＴ_１０で検出される振幅、即ち、Ｆ_ＩＮ端子に入力される信号の振幅が高出力時よりも小さくなると、これに追従させて、ドレーン端子およびソース端子間のインピーダンスを増加させ、ドレーン端子に流れ込む電流Ｉ_ｍｏｎｉを小さくする。
【００９２】
ここで、電界効果トランジスタＦＥＴ_９のソース端子に流れ込む電流Ｉ_ｍｏｎｉが小さくなると、カレントミラーを形成する電界効果トランジスタＦＥＴ_６のドレーン端子に流れ込む電流も小さくなる。これにより、抵抗Ｒ_ｂｉａｓに印加される電圧が減少し、Ｇ端子に印加される電圧、即ち、バイアス電圧Ｖｇｓが上昇する。
【００９３】
このように、バイアス回路２５は、Ｆ_ＩＮ端子に入力される信号が高出力時よりも小さくなると、つまり、増幅器Ａ１〜Ａ３で出力する信号の電力が高出力時よりも小さくなると、バイアス電圧Ｖｇｓを上昇させ、電界効果トランジスタＦＥＴ_５の自己容量を変化させる。これにより、増幅器Ａ１〜Ａ３では、高出力時と比較して、出力インピーダンスＺｏｕｔの抵抗分およびキャパシタンス分が減少する（図６参照）。
【００９４】
つまり、バイアス回路２５は、増幅器Ａ１〜Ａ３で出力する信号の電力が高出力時よりも小さくなることに伴い、増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔにおける抵抗分およびキャパシタンス分が増加した場合、バイアス電圧Ｖｇｓを上昇させ、出力インピーダンスＺｏｕｔにおける抵抗分およびキャパシタンス分を減少させる。
【００９５】
これにより、バイアス回路２５は、増幅器Ａ１〜Ａ３で出力する信号の電力が高出力時よりも小さくなった場合でも、可変容量回路ＶＤ２の自己容量を変化させ、変化したカスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスおよび出力インピーダンスＺｏｕｔを、変化する前の状態に戻すことができる。
【００９６】
また、バイアス回路２５は、可変容量回路ＶＤ２の自己容量を変化させることによって、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスの変化を打ち消すことで、変化した各出力側伝送線路のインピーダンスＺｄおよび遮断周波数ωｄも、変化する前のインピーダンスＺｄおよび遮断周波数ωｄに戻すことができる。
【００９７】
つまり、進行波形増幅器３では、出力する信号の電力が低出力時よりも大きくなった場合でも、バイアス回路２５および可変容量回路ＶＤ２で増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの変化を打ち消すことで、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスの変化量を補償することができ、結果、出力インピーダンスＺｏｕｔの変化量も補償することができる。よって、実施の形態３に係る進行波形増幅器３によれば、出力する信号の電力が低出力時よりも大きくなった場合でも、低出力時と同様、増幅した信号の殆どを、低出力時と同様の周波数帯域で、外部の機器に進行させることができる。即ち、増幅器Ａ１〜Ａ３で増幅した信号の外部の機器への伝送量の減少を抑制することができる。
【００９８】
（実施の形態４）
次に、本発明の実施の形態４に係る進行波形増幅器４を、図８を参照して説明する。進行波形増幅器４は、実施の形態３の進行波形増幅器３の増幅器Ａ１〜Ａ３の回路構成を変更したものである。よって、進行波形増幅器４の増幅器Ａ１〜Ａ３では、進行波形増幅器３の増幅器Ａ１〜Ａ３と同一の構成については同一の番号を付して、その説明を省略する。
【００９９】
進行波形増幅器４の増幅器Ａ１〜Ａ３は、進行波形増幅器３の増幅器Ａ１〜Ａ３に対し、サブバイアス回路２６を追加したものである。
【０１００】
サブバイアス回路２６は、Ｇ２端子およびＧ３端子に印加する電圧、即ち、電界効果トランジスタＦＥＴ_２および電界効果トランジスタＦＥＴ_３の各ゲート端子に印加するバイアス電圧を出力する。
【０１０１】
サブバイアス回路２６は、抵抗Ｒ３と、電界効果トランジスタＦＥＴ_１１〜ＦＥＴ_１４と、を備える。
【０１０２】
抵抗Ｒ３の一端は、電界効果トランジスタＦＥＴ_９のソース端子、電界効果トランジスタＦＥＴ_８のソース端子、抵抗Ｒ_ｂｉａｓの一端および直流電源Ｖｃｃに接続されている。抵抗Ｒ３の他端は、電界効果トランジスタＦＥＴ_１１のドレーン端子およびゲート端子に接続されている。
【０１０３】
電界効果トランジスタＦＥＴ_１１のドレーン端子およびゲート端子は、短絡され、抵抗Ｒ３の他端に接続される。また、電界効果トランジスタＦＥＴ_１１のソース端子は、電界効果トランジスタＦＥＴ_１２のドレーン端子、電界効果トランジスタＦＥＴ_１２のゲート端子、およびＧ３端子と接続されている。
【０１０４】
よって、電界効果トランジスタＦＥＴ_１１は、ゲート端子に印加される電圧に対して、ドレーン端子に印加される電圧を、約０．７ボルト降下させる。この約０．７ボルトの降下は、電界効果トランジスタＦＥＴ_１１のゲート端子とソース端子との間における順方向電圧降下である。
【０１０５】
電界効果トランジスタＦＥＴ_１２のドレーン端子およびゲート端子は、短絡され、電界効果トランジスタＦＥＴ_１１のソース端子およびＧ３端子と接続されている。また、電界効果トランジスタＦＥＴ_１２のソース端子は、電界効果トランジスタＦＥＴ_１３のドレーン端子、電界効果トランジスタＦＥＴ_１３のゲート端子、およびＧ４端子と接続されている。
【０１０６】
電界効果トランジスタＦＥＴ_１３のドレーン端子およびゲート端子は、短絡され、電界効果トランジスタＦＥＴ_１２のソース端子およびＧ２端子と接続される。また、電界効果トランジスタＦＥＴ_１３のソース端子は、電界効果トランジスタＦＥＴ_１４のドレーン端子および電界効果トランジスタＦＥＴ_１４のゲート端子と接続されている。
【０１０７】
電界効果トランジスタＦＥＴ_１４のドレーン端子およびゲート端子は、電界効果トランジスタＦＥＴ_１３のソース端子に接続される。また、電界効果トランジスタＦＥＴ_１４のソース端子は、進行波形増幅器４のグランドに接続される。
【０１０８】
電界効果トランジスタＦＥＴ_１１〜ＦＥＴ_１４および抵抗Ｒ３の上述した接続により、実施の形態４に係る進行波形増幅器４によれば、具体的にはサブバイアス回路２６によれば、直流電源Ｖｃｃから出力される直流電圧を利用して、電界効果トランジスタＦＥＴ_２および電界効果トランジスタＦＥＴ_３のゲート端子に印加するバイアス電圧を出力することができる。
【０１０９】
加えて、進行波形増幅器４では、進行波形増幅器３と同様、バイアス回路２５を用いている。よって、バイアス回路２５では、バイアス電圧Ｖｇｓを変化させることで可変容量回路ＶＤ２の自己容量を変化させ、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスおよび増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔを変化する前の状態に戻すことができる。これにより、各出力側伝送線路のインピーダンスＺｄおよび遮断周波数ωｄも、変化前の状態に戻すことができる。
【０１１０】
つまり、進行波形増幅器４では、実施の形態３に係る進行波形増幅器３と同様、出力する信号の電力が低出力時よりも大きくなった場合でも、バイアス回路２５および可変容量回路ＶＤ２で増幅器Ａ１〜Ａ３の出力インピーダンスＺｏｕｔの変化を打ち消すことで、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の出力インピーダンスの変化量を補償することができ、結果、出力インピーダンスＺｏｕｔの変化量も補償することができる。よって、実施の形態４に係る進行波形増幅器４によれば、出力する信号の電力が低出力時よりも大きくなった場合でも、低出力時と同様、増幅した信号の殆どを、低出力時と同様の周波数帯域で、外部の機器に進行させることができる。即ち、増幅器Ａ１〜Ａ３で増幅した信号の外部の機器への伝送量の減少を抑制することができる。
【０１１１】
以上、本発明の実施の形態を説明したが、この発明は上記の実施の形態に限定されず、種々の変形および応用が可能である。
【０１１２】
例えば、上述した各実施の形態に係る進行波形増幅器では、カスコード接続形の増幅器を形成する増幅器Ａ１〜Ａ３のトランジスタ、即ち、ＦＥＴ_１〜ＦＥＴ_３を、電界効果トランジスタとしたが、これに限られるものではない。即ち、ＦＥＴ_１〜ＦＥＴ_３を、バイポーラトランジスタとしてもよい。
【０１１３】
加えて、上述した実施の形態３に係る進行波形増幅器３および実施の形態４に係る進行波形増幅器４で使用されたバイアス回路２５のＦＥＴ_６〜ＦＥＴ_９や、進行波形増幅器４で使用されたサブバイアス回路２６のＦＥＴ_１１〜ＦＥＴ_１４を、電界効果トランジスタに代えて、バイポーラトランジスタとしてもよい。
【０１１４】
また、上述した各実施の形態に係る進行波形増幅器では、増幅器Ａ１〜Ａ３を、つまり、３つの増幅器を用いる構成としたが、これに限られるものではない。即ち、上述した各実施の形態に係る進行波形増幅器は、例えば２つの増幅器を用いる構成や４つ以上の増幅器を用いる構成にも適用できる。
【０１１５】
また、上述した各実施の形態に係る進行波形増幅器の増幅器Ａ１〜Ａ３では、３つの電界効果トランジスタを用いてカスコード増幅器ＡＭＰ１〜ＡＭＰ３を形成したが、これに限られるものではない。即ち、カスコード増幅器ＡＭＰ１〜ＡＭＰ３の形成に使用する電界効果トランジスタを、例えば、２つとしてもよいし、４つ以上としてもよい。
【０１１６】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、上述した実施の形態ではなく、請求の範囲によって示される。そして、請求の範囲内およびそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。
【符号の説明】
【０１１７】
１，２，３，４            進行波形増幅器
１１〜２４                マイクロストリップライン
２５                      バイアス回路
２６                      サブバイアス回路
Ａ１〜Ａ３                増幅器
Ｒ１，Ｒ２                抵抗
Ｃ１〜Ｃ４                コンデンサ
ＦＥＴ_１〜ＦＥＴ_１０    電界効果トランジスタ
ＶＤ１                    可変容量素子
ＶＤ２                    可変容量回路
【図１】
2013157813.tif 000003
【図２】
2013157813.tif 000004
【図３】
2013157813.tif 000005
【図４】
2013157813.tif 000006
【図５】
2013157813.tif 000007
【図６】
2013157813.tif 000008
【図７】
2013157813.tif 000009
【図８】
2013157813.tif 000010