(57)【要約】【課題】差動小振幅ドライバー回路の特性テストを行う際に用いられるテストボードには、数多くの抵抗およびスイッチ回路を用意する必要があり、特性テストには多額のコストがかかってしまう。本発明により、特性テストのコストを低減可能な差動小振幅ドライバー回路を提供する。【解決手段】差動小振幅ドライバー回路に抵抗およびスイッチ回路を内蔵する。また、通常動作モードと、各種テスト動作モードとで回路状態を切り替えるための制御信号を生成する制御回路を設ける。【選択図】図２
2013143754.tif 000002
【特許請求の範囲】
【請求項１】
通常動作において、入力信号に応じて制御信号群を生成する制御ロジック回路と、
前記制御信号群に応じて一対の差動振幅信号を生成する出力段回路部と、
前記差動振幅信号の振幅中心電圧を生成する抵抗部と、
前記通常動作において、基準電圧と、前記振幅中心電圧との差分に応じて前記差動振幅信号の電圧を調整する増幅回路部と、
前記通常動作と、テスト動作とで接続関係を切り替える切り替えスイッチ群と
を具備し、
前記制御ロジック回路は、
外部からの制御信号に応じて前記切り替えスイッチ群を制御する切り替え信号をさらに生成し、
前記切り替えスイッチ群は、前記テスト動作において、前記振幅中心電圧を前記差動振幅信号に供給するフィードバック経路を遮断して前記差分を固定する
ドライバー回路。
【請求項２】
請求項１に記載のドライバー回路において、
前記一対の差動振幅信号を出力する一対の出力部
をさらに具備し、
前記増幅回路部は、
基準電圧を入力する第１の入力部と、
前記通常動作では前記振幅中心電圧を入力し、前記テスト動作では前記基準電圧を入力する第２の入力部と、
前記第１および前記第２の入力部に供給される電圧の差分に応じて生成された第１の電圧を出力する第１の出力部と、
前記差分に応じて生成された第２の電圧を出力する第２の出力部と
を具備し、
前記出力段回路部は、
第１および第２の電圧源の間に接続されて、前記第１の電圧に応じて第１の電流を生成する第１の定電流源と、
前記第１および前記第２の電圧源の間に、かつ、前記第１の定電流源と直列に接続されて、前記第２の電圧に応じて第２の電流を生成する第２の定電流源と、
前記第１および前記第２の定電流源の間に接続されて、前記制御信号群の一部に応じて前記一対の差動振幅信号の一方を前記一対の出力部の一方に供給する第１の出力段スイッチ群と、
前記第１および前記第２の定電流源の間に、かつ、前記第１の出力段スイッチ群と並列に接続されて、前記制御信号群の他の一部に応じて前記一対の差動振幅信号の他方を前記一対の出力部の他方に供給する第２の出力段スイッチ群と
を具備する
ドライバー回路。
【請求項３】
請求項２に記載のドライバー回路において、
前記出力段回路部は、
前記第１の出力段スイッチ群に含まれて、前記第１の定電流源と、前記第１の出力部との間に接続された第１の出力段スイッチと、
前記第２の出力段スイッチ群に含まれて、前記第１の定電流源と、前記第２の出力部との間に接続された第２の出力段スイッチと、
前記第１の出力段スイッチ群に含まれて、前記第２の定電流源と、前記第１の出力部との間に接続された第３の出力段スイッチと、
前記第２の出力段スイッチ群に含まれて、前記第２の定電流源と、前記第２の出力部との間に接続された第４の出力段スイッチと
を具備し、
前記制御信号群は、
前記第１の出力段スイッチを制御する第１の出力段制御信号と、
前記第２の出力段スイッチを制御する第２の出力段制御信号と、
前記第３の出力段スイッチを制御する第３の出力段制御信号と、
前記第４の出力段スイッチを制御する第４の出力段制御信号と
を含み、
前記テスト動作において、前記第１〜前記第４の出力段スイッチを個別に導通状態に制御可能である
ドライバー回路。
【請求項４】
請求項３に記載のドライバー回路において、
前記切り替えスイッチ群は、
前記増幅器における前記第１および前記第２の入力部の間に接続されて、前記切り替え信号に応じて導通状態および遮断状態の切り替えを行う第１の切り替えスイッチと、
前記増幅器における前記第２の入力部と、前記フィードバック経路との間に接続されて、前記切り替え信号に応じて導通状態および遮断状態の切り替えを、前記第１の切り替えスイッチとは逆に行う第２の切り替えスイッチと
を具備する
ドライバー回路。
【請求項５】
請求項４に記載のドライバー回路において、
前記抵抗部は、
前記第１および前記第２の出力部の間に直列に接続されて、同じ抵抗値を有する第１および第２の抵抗
を具備し、
前記第１および前記第２の接続ノードは、前記フィードバック経路に接続されている
ドライバー回路。
【請求項６】
請求項５に記載のドライバー回路において、
前記第１の抵抗と、前記接続ノードとの間に接続された第３の切り替えスイッチと、
前記第２の抵抗と、前記接続ノードとの間に接続された第４の切り替えスイッチと
をさらに具備し、
前記制御ロジック回路は、
前記第３および前記第４の切り替えスイッチを制御する第２の切り替え信号をさらに生成し、
前記第１および前記第２の出力部において独立した測定が同時に可能である
ドライバー回路。
【請求項７】
差動振幅信号を生成するドライバー回路のテスト方法であって、
通常動作と、テスト動作とで前記ドライバー回路内部の接続関係を切り替えることと、
前記テスト動作として、前記ドライバー回路の出力差動電圧を測定することと、
前記テスト動作として、前記ドライバー回路の出力中心電圧を測定することと
を具備し、
前記切り替えることは、
前記ドライバー回路外部からの制御信号に応じて切り替え信号を生成することと、
前記切り替え信号で切り替えスイッチ群の状態を制御することと、
第１の入力部に基準電圧が印加された増幅回路部における第２の入力部の接続先を、振幅中心電圧を供給するフィードバック経路または前記第１の入力部のいずれかに切り替えることと
を具備し、
前記出力差動電圧を測定することは、
前記差動振幅信号を供給する複数の出力段スイッチを個別に導通状態または遮断状態にすることと、
前記第１および前記第２の入力部に前記基準電圧を印加することと、
前記第１または前記第２の出力部の一方に所定の電圧を印加することと、
前記複数の出力段スイッチのそれぞれが個別に導通状態である際に流れる電流を、前記一方の出力部で測定することと
を具備し、
前記出力中心電圧を測定することは、
前記第１の入力部に基準電圧を印加することと、
前記第２の入力部に前記差動振幅信号の振幅中心電圧を印加することと、
前記複数の出力段スイッチのうち、前記第１または前記第２の出力部の一方に接続されている一部を導通状態にすることと、
前記一方の出力部の電圧を測定することと
を具備する
ドライバー回路テスト方法。
【請求項８】
請求項７に記載のドライバー回路テスト方法において、
前記切り替えることは、
前記差動振幅信号を出力する第１および第２の出力部の間に直列に接続された抵抗群の接続関係を遮断すること
をさらに具備し、
前記出力差動電圧を測定することは、
前記第１および前記第２の出力部で独立した測定を同時に行うこと
をさらに具備する
ドライバー回路テスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ：差動小振幅）ドライバー回路と、その特性の測定方法とに係る。
【背景技術】
【０００２】
ＴＩＡ（米国電気通信工業会）およびＥＩＡ（米国電子工業会）によってＡＮＳＩ／ＴＩＡ／ＥＩＡ−６４４（ＬＶＤＳ）として標準化されている、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ：差動小振幅）と呼ばれる技術がある。この規格では、ＬＶＤＳの出力段は差動ペア信号を駆動する電流源を有しており、ドライバー電流のほとんどは１００Ωの終端抵抗を流れて、レシーバ入力間に３５０ｍＶの電圧を発生させることになっている。
【０００３】
このようなＬＶＤＳは、差動データ伝送の規格として、ディスプレイやプリンタなど、広い範囲にわたって採用されており、今後も高速性や低消費電力が求められる様々な分野での普及が予想される。
【０００４】
上記に関連して、特許文献１（特開２００７−３２９５５０号公報）には、差動信号駆動回路に係る記載が開示されている。この差動信号駆動回路は、ドライバー回路と、フィードバック回路とを具備している。ここで、ドライバー回路は、２つの電流源から供給される電流に基づき、入力される差動入力信号に応じた差動出力信号を出力する。フィードバック回路は、差動出力信号に基づき２つの電流源を制御して電流の値を決定する。
【０００５】
このようなＬＶＤＳドライバーの特性をテストするためには、出力中心電圧（以下「ＶＣＭ」と記す）および出力差動電圧（以下「ＶＯＤ」と記す）を測定する必要がある。
【０００６】
図１Ａは、従来技術によるＬＶＤＳドライバー回路のＶＯＤおよびＶＣＭを測定するテスト方法を示す回路図である。図１Ａに示したテスト回路の構成について説明する。図１Ａのテスト回路は、ＬＶＤＳドライバー回路１１０と、終端抵抗１２０とを含んでいる。ＬＶＤＳドライバー回路１１０は、入力部１１１と、第１の出力部１１２と、第２の出力部１１３とを含んでいる。終端抵抗１２０は、ＬＶＤＳドライバー回路１１０における第１および第２の出力部１１２および１１３の間に接続されている。
【０００７】
図１Ａに示したテスト回路に従来技術によるテスト方法を用いて、ＬＶＤＳドライバー回路１１０のＶＯＤおよびＶＣＭを測定する方法について説明する。入力部１１１に所定の信号を入力し、ＬＶＤＳドライバー回路１１０を動作状態にする。このとき、ＬＶＤＳドライバー回路１１０の第１の出力部１１２の電圧ＶＹと、同じく第２の出力部１１３の電圧ＶＺとを測定する。ＶＯＤと、ＶＣＭとは、以下の演算によって求められる。
ＶＯＤ＝｜ＶＹ−ＶＺ｜
ＶＣＭ＝（ＶＹ＋ＶＺ）／２
【０００８】
図１Ｂは、従来技術によるＬＶＤＳドライバー回路のリーク電流を測定するテスト方法を示す回路図である。図１Ｂに示したテスト回路の構成について説明する。図１Ｂのテスト回路は、ＬＶＤＳドライバー回路１１０と、グランドとを含んでいる。ＬＶＤＳドライバー回路１１０は、入力部１１１と、第１および第２の出力部１１２および１１３の他に、接地用端部１１４をさらに具備している。ＬＶＤＳドライバー回路１１０の接地用端部１１４は、グランドに接地されている。ＬＶＤＳドライバー回路１１０の第１および第２の出力部１１２および１１３は、開放されている。
【０００９】
図１Ｂに示したテスト回路に従来技術によるテスト方法を用いて、ＬＶＤＳドライバー回路１１０のリーク電流を測定する方法について説明する。入力部１１１に所定の信号を入力し、ＬＶＤＳドライバー回路１１０を動作状態にする。このとき、ＬＶＤＳドライバー回路１１０において、入力部１１１に入力する第１の電流Ｉ１１１と、第１の出力部１１２に入力する第２の電流Ｉ１１２と、第２の出力部１１３に入力する第３の電流Ｉ１１３とを測定する。これら第１〜第３の電流Ｉ１１１〜Ｉ１１３を合計することで、ＬＶＤＳドライバー回路１１０のリーク電流が算出される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−３２９５５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従来技術によるＬＶＤＳドライバー回路１１０のテスト方法には、各種測定を行う際にＬＶＤＳドライバー回路１１０を搭載するテストボードの作成コストが高くなる、という課題がある。まず、１枚のテストボードには、通常、同時に複数のＬＶＤＳドライバー回路１１０が搭載される。したがって、同時に搭載されるＬＶＤＳドライバー回路１１０の総数と同数の終端抵抗１２０を各テストボードに設ける必要がある。
【００１２】
次に、従来技術によるＬＶＤＳドライバー回路１１０のテスト方法では、通常、ＬＶＤＳドライバー回路１１０をテストボードに搭載したまま、ＶＯＤおよびＶＣＭの測定と、リーク電流の測定とを行う。図１Ａおよび図１Ｂに示したテスト回路を切り替えるために、第１および第２の出力部１１２および１１３と、接地用端部１１４とに、接続関係を切り替えるリレー回路を、接続部ごとに、そして同時に搭載されるＬＶＤＳドライバー回路１１０ごとに、各テストボードに設ける必要がある。
【００１３】
このように、従来技術によるＬＶＤＳドライバー回路１１０のテスト方法では、数多くの回路素子を搭載したテストボードが必要であり、テストのコストが高くなってしまう。
【課題を解決するための手段】
【００１４】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１５】
本発明によるドライバー回路は、制御ロジック回路（１０）と、出力段回路部（２〜７）と、抵抗部（８Ａ、８Ｂ）と、増幅回路部（１）と、切り替えスイッチ群（１１、１２）とを具備する。ここで、制御ロジック回路（１０）は、通常動作において、入力信号（ＤＡＴＡ）に応じて制御信号群（ＳＰ３、ＳＰ４、ＳＮ５、ＳＮ６）を生成する。出力段回路部（２〜７）は、制御信号群（ＳＰ３、ＳＰ４、ＳＮ５、ＳＮ６）に応じて一対の差動振幅信号を生成する。抵抗部（８Ａ、８Ｂ）は、差動振幅信号の振幅中心電圧を生成する。増幅回路部（１）は、通常動作において、基準電圧と、振幅中心電圧との差分に応じて差動振幅信号の電圧を調整する。切り替えスイッチ群（１１、１２）は、通常動作と、テスト動作とで接続関係を切り替える。制御ロジック回路（１０）は、外部からの制御信号（Ｓ１〜Ｓ３）に応じて切り替えスイッチ群（１１、１２）を制御する切り替え信号（ＳＣＦＢ）をさらに生成する。切り替えスイッチ群（１１、１２）は、テスト動作において、振幅中心電圧を差動振幅信号に供給するフィードバック経路（９）を遮断して差分を固定する。
【００１６】
本発明によるドライバー回路テスト方法は、差動振幅信号を生成するドライバー回路のテスト方法であって、通常動作と、テスト動作とでドライバー回路内部の接続関係を切り替えることと、テスト動作として、ドライバー回路の出力差動電圧（ＶＯＤ）を測定することと、テスト動作として、ドライバー回路の出力中心電圧（ＶＣＭ）を測定することとを具備する。切り替えることは、ドライバー回路外部からの制御信号（Ｓ１〜Ｓ３）に応じて切り替え信号（ＳＣＦＢ）を生成することと、切り替え信号（ＳＣＦＢ）で切り替えスイッチ群（１１、１２）の状態を制御することと、第１の入力部に基準電圧（Ｖｒｅｆ）が印加された増幅回路部（１）における第２の入力部の接続先を、振幅中心電圧を供給するフィードバック経路（９）または第１の入力部のいずれかに切り替えることとを具備する。出力差動電圧（ＶＯＤ）を測定することは、差動振幅信号を供給する複数の出力段スイッチ（３〜６）を個別に導通状態または遮断状態にすることと、第１および第２の入力部に基準電圧（Ｖｒｅｆ）を印加することと、第１または第２の出力部（Ｙ０、Ｙ１）の一方に所定の電圧を印加することと、複数の出力段スイッチ（３〜６）のそれぞれが個別に導通状態である際に流れる電流を、一方の出力部（Ｙ０、Ｙ１）で測定することとを具備する。出力中心電圧（ＶＣＭ）を測定することは、第１の入力部に基準電圧（Ｖｒｅｆ）を印加することと、第２の入力部に差動振幅信号の振幅中心電圧を印加することと、複数の出力段スイッチ（３〜６）のうち、第１または第２の出力部（Ｙ０、Ｙ１）の一方に接続されている一部を導通状態にすることと、一方の出力部（Ｙ０、Ｙ１）の電圧を測定することとを具備する。
【発明の効果】
【００１７】
本発明による差動小振幅ドライバー回路は、従来技術ではテストボードに設けられていた抵抗およびスイッチ回路を内蔵する。また、通常動作モードと、各種テスト動作モードとで回路状態を切り替えるための制御信号を生成する制御回路を設ける。その結果、テストボード上の素子を減らし、テストのコストを削減することが可能となる。
【図面の簡単な説明】
【００１８】
【図１Ａ】図１Ａは、従来技術によるＬＶＤＳドライバー回路のＶＯＤおよびＶＣＭを測定するテスト方法を示す回路図である。
【図１Ｂ】図１Ｂは、従来技術によるＬＶＤＳドライバー回路のリーク電流を測定するテスト方法を示す回路図である。
【図２】図２は、本発明の第１の実施形態によるＬＶＤＳドライバー回路の構成を示す回路図である。
【図３】図３は、本発明の第１の実施形態によるＬＶＤＳドライバー回路の動作を示すタイミングチャート群である。
【図４Ａ】図４Ａは、本発明の第１の実施形態によるＬＶＤＳドライバー回路の、テスト出力電流対通常ＶＯＤの特性を、第１の出力部で測定して得られる相関関係の一例を示すグラフである。
【図４Ｂ】図４Ｂは、本発明の第１の実施形態によるＬＶＤＳドライバー回路の、テスト出力電流対通常ＶＯＤの特性を、第２の出力部で測定して得られる相関関係の一例を示すグラフである。
【図４Ｃ】図４Ｃは、本発明の第１の実施形態によるＬＶＤＳドライバー回路の、テスト出力電流対通常ＶＣＭの特性を、第１の出力部で測定して得られる相関関係の一例を示すグラフである。
【図４Ｄ】図４Ｄは、本発明の第１の実施形態によるＬＶＤＳドライバー回路の、テスト出力電流対通常ＶＣＭの特性を、第２の出力部で測定して得られる相関関係の一例を示すグラフである。
【図５】図５は、本発明の第１の実施形態による制御ロジック回路の具体的な構成の一例を示す回路図である。
【図６】図６は、本発明の第２の実施形態によるＬＶＤＳドライバー回路の構成を示す回路図である。
【発明を実施するための形態】
【００１９】
添付図面を参照して、本発明によるＬＶＤＳドライバー回路を実施するための形態を以下に説明する。
【００２０】
（第１の実施形態）
図２は、本発明の第１の実施形態によるＬＶＤＳドライバー回路の構成を示す回路図である。図２に示した本実施形態によるＬＶＤＳドライバー回路の構成要素について説明する。本実施形態によるＬＶＤＳドライバー回路は、基準電圧入力部Ｖｒｅｆと、基準電流入力部Ｉｒｅｆと、第１の制御信号入力部Ｓ１と、第２の制御信号入力部Ｓ２と、第３の制御信号入力部Ｓ３と、データ信号入力部ＤＡＴＡと、フィードバックアンプ１と、第１および第２の出力段定電流源２および７と、第１および第２の出力段スイッチ３および４と、第３および第４の出力段スイッチ５および６と、第１および第２のコモンフィードバック内蔵抵抗８Ａおよび８Ｂと、フィードバック経路９と、制御ロジック回路１０と、第１および第２の切り替えスイッチ１１および１２と、インバータ１３と、第１の出力部Ｙ０と、第２の出力部Ｙ１とを含んでいる。
【００２１】
ここで、第１の出力段定電流源２は、Ｐチャネル型トランジスタである。第２の出力段定電流源７は、Ｎチャネル型トランジスタである。第１および第２の出力段スイッチ３および４は、Ｐチャネル型トランジスタである。第３および第４の出力段スイッチ５および６は、Ｎチャネル型トランジスタである。第１および第２の切り替えスイッチ１１および１２は、Ｐチャネル型トランジスタおよびＮチャネル型トランジスタを用いて構成されたトランスファーゲートである。
【００２２】
本実施形態によるＬＶＤＳドライバー回路の構成要素の接続関係について説明する。基準電圧入力部Ｖｒｅｆは、フィードバックアンプ１における第１の入力部と、第１の切り替えスイッチ１１における一方の端部とに共通接続されている。基準電流入力部Ｉｒｅｆは、フィードバックアンプ１の基準電流入力部に接続されている。第１の切り替えスイッチ１１における他方の端部は、フィーとバックアンプ１における第２の入力部と、第２の切り替えスイッチ１２における一方の端部とに共通接続されている。第２の切り替えスイッチ１２における他方の端部は、フィードバック経路９に接続されている。
【００２３】
フィードバッグアンプ１における第１の出力部は、第１の出力段定電流源２のゲートに接続されている。第１の出力段定電流源２のドレインは、電源ＶＤＤに接続されている。第１の出力段定電流源２のソースは、第１の出力段スイッチ３のドレインと、第２の出力段スイッチ４のドレインとに共通接続されている。
【００２４】
フィードバックアンプ１における第２の出力部は、第２の出力段定電流源７のゲートに接続されている。第２の出力段定電流源７のドレインは、接地されている。第２の出力段定電流源７のソースは、第３の出力段スイッチ５のドレインと、第４の出力段スイッチ６のドレインとに共通接続されている。
【００２５】
第１の出力段スイッチ３のソースは、第３の出力段スイッチ５のソースと、第１の出力部Ｙ０と、第１のコモンフィードバック内蔵抵抗８Ａにおける一方の端部とに共通接続されている。第２の出力段スイッチ４のソースは、第４の出力段スイッチ６のソースと、第２の出力部Ｙ１と、第２のコモンフィードバック内蔵抵抗８Ｂにおける一方の端部とに共通接続されている。第１のコモンフィードバック内蔵抵抗８Ａにおける他方の端部と、第２のコモンフィードバック内蔵抵抗８Ｂにおける他方の端部とは、フィードバック経路９に共通接続されている。
【００２６】
制御ロジック回路１０における第１の入力部は、第１の制御信号入力部Ｓ１に接続されている。制御ロジック回路１０における第２の入力部は、第２の制御信号入力部Ｓ２に接続されている。制御ロジック回路１０における第３の入力部は、第３の制御信号入力部Ｓ３に接続されている。制御ロジック回路１０における第４の入力部は、データ信号入力部ＤＡＴＡに接続されている。
【００２７】
制御ロジック回路１０における第１の出力部は、第１の出力段スイッチ３のゲートに接続されている。制御ロジック回路１０における第２の出力部は、第２の出力段スイッチ４のゲートに接続されている。制御ロジック回路１０における第３の出力部は、第３の出力段スイッチ５のゲートに接続されている。制御ロジック回路１０における第４の出力部は、第４の出力段スイッチ６のゲートに接続されている。制御ロジック回路１０における第５の出力部は、第１の切り替えスイッチ１１の制御信号入力部と、インバータ１３の入力部とに共通接続されている。インバータ１３の出力部は、第２の切り替えスイッチ１２の制御信号入力部に接続されている。
【００２８】
本発明の第１の実施形態によるＬＶＤＳドライバー回路の動作、すなわち本発明の第１の実施形態によるＬＶＤＳドライバー回路テスト方法について説明する。まず、本実施形態による制御ロジック回路１０は、第１〜第３の入力制御信号Ｓ１〜Ｓ３と、入力データ信号ＤＡＴＡとを入力する。また、本実施形態による制御ロジック回路１０は、これらの入力信号に応じて、第１〜第４の出力段制御信号ＳＰ３、ＳＰ４、ＳＮ５およびＳＮ６と、切り替え信号ＳＣＦＢとを生成出力する。
【００２９】
次に、本実施形態による第１〜第４の出力段スイッチ３〜６は、第１〜第４の出力段制御信号ＳＰ３、ＳＰ４、ＳＮ５およびＳＮ６に応じて、導通状態および遮断状態をそれぞれ切り替える。具体的には、第１の出力段スイッチ３は、第１の出力段制御信号ＳＰ３がオン状態のときに遮断状態になり、オフ状態のときに導通状態になるものとする。同様に、第２の出力段スイッチ４は、第２の出力段制御信号ＳＰ４がオン状態のときに遮断状態になり、オフ状態のときに導通状態になるものとする。反対に、第３の出力段スイッチ５は、第３の出力段制御信号ＳＮ５がオン状態のときに導通状態になり、オフ状態のときに遮断状態になるものとする。同様に、第４の出力段スイッチ６は、第４の出力段制御信号ＳＮ６がオン状態のときに導通状態になり、オフ状態のときに遮断状態になるものとする。
【００３０】
本実施形態による第１および第２の切り替えスイッチ１１および１２は、切り替え信号ＳＣＦＢの状態に応じて、導通状態および遮断状態をそれぞれ切り替える。具体的には、切り替え信号ＳＣＦＢがオン状態のときに、第１の切り替えスイッチ１１は導通状態になり、第２の切り替えスイッチ１２は遮断状態になるものとする。反対に、切り替え信号ＳＣＦＢがオフ状態のときに、第１の切り替えスイッチ１１は遮断状態になり、第２の切り替えスイッチ１２は導通状態になるものとする。
【００３１】
なお、制御ロジック回路１０が入力する各種信号と、各種スイッチの状態との関係は、あくまでも一例に過ぎず、本発明を限定するものではなく、同様の機能を実現するために他の関係を用いることも自由である。
【００３２】
第１および第２の出力部Ｙ０およびＹ１は、第１および第２の出力信号Ｙ０およびＹ１をそれぞれ出力する。第１および第２のコモンフィードバック内蔵抵抗８Ａおよび８Ｂは、第１および第２の出力信号Ｙ０およびＹ１の間の電圧を分圧する。ここで、第１および第２のコモンフィードバック内蔵抵抗８Ａおよび８Ｂの抵抗値は同じであることが望ましい。ここで、分圧された電圧、すなわちフィードバック経路９の電圧を、振幅中心電圧と呼ぶ。
【００３３】
図３は、本発明の第１の実施形態によるＬＶＤＳドライバー回路の動作を示すタイミングチャート群である。図３は、第１〜第１１のタイミングチャート（ａ）〜（ｋ）を含んでいる。第１のタイミングチャート（ａ）は、第１の入力制御信号Ｓ１の、第１〜第７の動作モード（１）〜（７）のそれぞれにおける状態を示す。第２のタイミングチャート（ｂ）は、第２の入力制御信号Ｓ２の、第１〜第７の動作モード（１）〜（７）のそれぞれにおける状態を示す。第３のタイミングチャート（ｃ）は、第３の入力制御信号Ｓ３の、第１〜第７の動作モード（１）〜（７）のそれぞれにおける状態を示す。第４のタイミングチャート（ｄ）は、入力データ信号ＤＡＴＡの、第１〜第７の動作モード（１）〜（７）のそれぞれにおける状態を示す。第５のタイミングチャート（ｅ）は、第１の出力信号Ｙ０の、第１〜第７の動作モード（１）〜（７）のそれぞれにおける状態を示す。第６のタイミングチャート（ｆ）は、第２の出力信号Ｙ１の、第１〜第７の動作モード（１）〜（７）のそれぞれにおける状態を示す。第７のタイミングチャート（ｇ）は、第１の出力段制御信号ＳＰ３の、第１〜第７の動作モード（１）〜（７）のそれぞれにおける状態を示す。第８のタイミングチャート（ｈ）は、第２の出力段制御信号ＳＰ４の、第１〜第７の動作モード（１）〜（７）のそれぞれにおける状態を示す。第９のタイミングチャート（ｉ）は、第３の出力段制御信号ＳＮ５の、第１〜第７の動作モード（１）〜（７）のそれぞれにおける状態を示す。第１０のタイミングチャート（ｊ）は、第４の出力段制御信号ＳＮ６の、第１〜第７の動作モード（１）〜（７）のそれぞれにおける状態を示す。第１１のタイミングチャート（ｋ）は、切り替え信号ＳＣＦＢの、第１〜第７の動作モード（１）〜（７）のそれぞれにおける状態を示す。
【００３４】
図３のタイミングチャート群において、第１〜第３の入力制御信号Ｓ１〜Ｓ３は、第１〜第７の動作モードを表す３ビットのバイナリ信号として用いられる。すなわち、第１の入力制御信号Ｓ１が第３ビットを表し、第２の入力制御信号Ｓ２が第２ビットを表し、第３の制御信号Ｓ３が第１ビットを表す。ここで、
Ｓ＝４×Ｓ１＋２×Ｓ２＋Ｓ３
と置く。制御ロジック回路１０は、第１〜第３の入力制御信号Ｓ１〜Ｓ３の状態に対応する制御信号を生成出力することで、本実施形態によるＬＶＤＳドライバー回路の状態を切り替える。その結果、本実施形態によるＬＶＤＳドライバー回路は、Ｓ＝０なら第１の動作モード、Ｓ＝１なら第２の動作モード、Ｓ＝２なら第３の動作モード、Ｓ＝３なら第４の動作モード、Ｓ＝４なら第５の動作モード、Ｓ＝５なら第６の動作モード、Ｓ＝６なら第７の動作モードで動作するものとする。
【００３５】
図３のタイミングチャート群において、第１の動作モードは、通常動作モードを示す。第２の動作モードは、Ｐチャネル型トランジスタ３に対するＶＯＤテストモードを示す。第３の動作モードは、Ｐチャネル型トランジスタ４に対するＶＯＤテストモードを示す。第４の動作モードは、Ｎチャネル型トランジスタ５に対するＶＯＤテストモードを示す。第５の動作モードは、Ｎチャネル型トランジスタ６に対するＶＯＤテストモードを示す。第６の動作モードは、第１のＶＣＭテストモードを示す。第７の動作モードは、第２のＶＣＭテストモードを示す。
【００３６】
第１の動作モードについて説明する。本実施形態による制御ロジック回路１０は、第１の動作モードにおいて、切り替え信号ＳＣＦＢをＯＮ状態にする。その結果、第１の切り替えスイッチ１１は遮断状態になり、基準電圧Ｖｒｅｆはフィードバックアンプ１における第１の入力部にだけ供給される。また、第２の切り替えスイッチ１２は導通状態になり、フィードバックアンプ１における第２の入力部にはフィードバック経路９が接続されて振幅中心電圧が供給される。
【００３７】
さらに、本実施形態による制御ロジック回路１０は、第１の動作モードにおいて、第１〜第４の出力段制御信号ＳＰ３、ＳＰ４、ＳＮ５およびＳＮ６を生成出力することで、第１〜第４の出力段スイッチ３〜６の状態を以下のように切り替える。
【００３８】
すなわち、第１の出力段制御信号ＳＰ３を入力データ信号ＤＡＴＡと同じ状態にし、第３の出力段制御信号ＳＮ５を入力データ信号ＤＡＴＡの反転状態にする。その結果、第１および第３の出力段スイッチ３および５は、入力データ信号ＤＡＴＡがＯＮ状態のときに導通状態になり、入力データ信号ＤＡＴＡがＯＦＦ状態のときに遮断状態になる。
【００３９】
同様に、第２の出力段制御信号ＳＰ４を入力データ信号ＤＡＴＡの反転状態にし、第４の出力段制御信号ＳＮ６を入力データ信号ＤＡＴＡと同じ状態にする。その結果、第２および第４の出力段スイッチ４および６は、入力データ信号ＤＡＴＡがＯＮ状態のときに遮断状態になり、入力データ信号ＤＡＴＡがＯＦＦ状態のときに導通状態になる。
【００４０】
その結果、第１の出力信号Ｙ０は入力データ信号ＤＡＴＡと同じ状態になり、第２の出力信号Ｙ１は入力データ信号ＤＡＴＡの反転状態になる。このように、本実施形態によるＬＶＤＳドライバー回路は、通常動作モードで動作する。
【００４１】
第２〜５の動作モードについて説明する。第２〜第５の動作モードでは、第１〜第４の出力段スイッチ３〜６におけるＶＯＤを測定する。
【００４２】
まず、第１〜第３の入力制御信号Ｓ１〜Ｓ３を、それぞれ０、０、１に設定することで、第２の動作モードが開始する。第２の動作モードにおいて、本実施形態による制御ロジック回路１０は、切り替え信号ＳＣＦＢをＯＦＦ状態にする。その結果、第１の切り替えスイッチ１１は導通状態になり、フィードバックアンプ１における第１および第２の入力部の両方に基準電圧Ｖｒｅｆが供給され、フィードバックアンプ１の出力電圧が固定される。このとき、切り替え信号ＳＣＦＢを入力するインバータ１３は、ＯＦＦ状態の信号を出力するので、第２の切り替えスイッチ１２は遮断状態になり、フィードバック経路９は開放状態になる。
【００４３】
さらに、本実施形態による制御ロジック回路１０は、第１の出力段制御信号ＳＰ３をＯＮ状態にし、第２、第３および第４の出力段制御信号ＳＰ４、ＳＮ５およびＳＮ６と、切り替え信号ＳＣＦＢとをＯＦＦ状態にする。
【００４４】
この状態において、第１の出力部Ｙ０に、所定の電圧を外部から印加する。ここでは、一例として、この所定の電圧が１．２５Ｖであるものとする。このとき第１の出力段スイッチ３に流れる電流を計測する。測定された電流と、予め用意しておいたＶＯＤ規格電流値との比較を行い、第１の出力段スイッチ３に係る動作の判定を行う。
【００４５】
同様に、第１〜第３の入力制御信号Ｓ１〜Ｓ３を、それぞれ０、１、０に設定することで、第３の動作モードが開始する。第３の動作モードでは、第２の出力制御信号ＳＰ４をＯＮ状態にし、第１、第３および第４の出力段制御信号ＳＰ３、ＳＮ５およびＳＮ６をＯＦＦ状態にして、第２の出力段スイッチ４に係る動作の判定を行う。
【００４６】
同様に、第１〜第３の入力制御信号Ｓ１〜Ｓ３を、それぞれ０、１、１に設定することで、第４の動作モードが開始する。第４の動作モードでは、第３の出力制御信号ＳＮ５をＯＮ状態にし、第１、第２および第４の出力段制御信号ＳＰ３、ＳＰ４およびＳＮ６をＯＦＦ状態にして、第３の出力段スイッチ５に係る動作の判定を行う。
【００４７】
同様に、第１〜第３の入力制御信号Ｓ１〜Ｓ３を、それぞれ１、０、０に設定することで、第５の動作モードが開始する。第５の動作モードでは、第４の出力制御信号ＳＮ６をＯＮ状態にし、第１、第２および第３の出力段制御信号ＳＰ３、ＳＰ４およびＳＮ５をＯＦＦ状態にして、第４の出力段スイッチ６に係る動作の判定を行う。
【００４８】
第３〜第５の動作モードに係るその他の動作は、第２の動作モードの場合と同様であるので、さらなる詳細な説明を省略する。
【００４９】
図４Ａは、本発明の第１の実施形態によるＬＶＤＳドライバー回路の、テスト出力電流対通常ＶＯＤの特性を、第１の出力部Ｙ０で測定して得られる相関関係の一例を示すグラフ群である。図４Ａは、第１のグラフ（Ａ）と、第２のグラフ（Ｂ）とを含んでいる。図４Ａの各グラフにおいて、横軸はＶＯＤを表し、縦軸は出力電流を表している。
【００５０】
図４Ａにおいて、第１のグラフ（Ａ）は、第１の出力段スイッチ３における、テスト出力電流と、通常ＶＯＤとの相関関係を示すグラフである。また、第２のグラフ（Ｂ）は、第３の出力段スイッチ５における、テスト出力電流と、通常ＶＯＤとの測定例から求めた相関関係を示すグラフである。この例では、テスト出力電流対通常ＶＯＤの相関Ｒ２が約９９％と求まった。
【００５１】
図４Ｂは、本発明の第１の実施形態によるＬＶＤＳドライバー回路の、テスト出力電流対通常ＶＯＤの特性を、第２の出力部Ｙ１で測定して得られる相関関係の一例を示すグラフ群である。図４Ｂは、第１のグラフ（Ａ）と、第２のグラフ（Ｂ）とを含んでいる。図４Ｂの各グラフにおいて、横軸はＶＯＤを表し、縦軸は出力電流を表している。
【００５２】
図４Ａにおいて、第１のグラフ（Ａ）は、第２の出力段スイッチ４における、テスト出力電流と、通常ＶＯＤとの相関関係を示すグラフである。また、第２のグラフ（Ｂ）は、第４の出力段スイッチ６における、テスト出力電流と、通常ＶＯＤとの測定例から求めた相関関係を示すグラフである。この例では、テスト出力電流対通常ＶＯＤの相関Ｒ２が約９９％と求まった。
【００５３】
このように、本発明によるＬＶＤＳドライバー回路のＶＯＤに係る特性の測定方法で問題無いことが分かる。
【００５４】
第６および第７の動作モードについて説明する。第６および第７の動作モードでは、ＶＣＤを測定する。
【００５５】
まず、第１〜第３の入力制御信号Ｓ１〜Ｓ３を、それぞれ１、０、１に設定することで、第６の動作モードが開始する。第６の動作モードにおいて、本実施形態による制御ロジック回路１０は、切り替え信号ＳＣＦＢをＯＮ状態にする。その結果、第１の切り替えスイッチ１１は遮断状態になり、フィードバックアンプ１における第１の入力部だけに基準電圧Ｖｒｅｆが供給される。このとき、切り替え信号ＳＣＦＢを入力するインバータ１３は、ＯＮ状態の信号を出力するので、第２の切り替えスイッチ１２は導通状態になる。その結果、フィードバックアンプ１における第２の入力部は、フィードバック経路９が接続されて、振幅中心電圧を供給される。
【００５６】
フィードバックアンプ１は、基準電圧Ｖｒｅｆと、振幅中心電圧とを入力して、これらの入力電圧の差分に応じて第１および第２の出力信号を生成出力する。第１の出力段定電流源２は、ゲートに印加される第１の出力信号の電圧に応じた定電流を出力する。同様に、第２の出力段定電流源７は、ゲートに印加される第２の出力信号の電圧に応じた定電流を出力する。第１および第２の出力段定電流源２および７の出力電流に応じて、振幅中心電圧が調整される。このように、基準電圧Ｖｒｅｆおよび振幅中心電圧の差分に応じて、振幅中心電圧が調整される。
【００５７】
次に、第６の動作モードとして、第１および第３の出力段制御信号ＳＰ３およびＳＮ５をＯＮ状態にし、第１および第３の出力制御信号ＳＰ４およびＳＮ６をＯＦＦ状態にする。その結果、第１の出力部Ｙ０の出力電圧は振幅中心電圧に等しくなる。このとき第１の出力部Ｙ０から出力される電圧を測定する。測定された電圧と、予め用意しておいたＶＣＭ規格電圧値との比較を行い、第１および第３の出力段スイッチ３および５に係る動作の判定を行う。
【００５８】
同様に、第７の動作モードとして、第２および第４の出力段制御信号ＳＰ４およびＳＮ６をＯＮ状態にし、第１および第３の出力制御信号ＳＰ３およびＳＮ５をＯＦＦ状態にする。その結果、第２の出力部Ｙ１の出力電圧は振幅中心電圧に等しくなる。このとき第２の出力部Ｙ１から出力される電圧を測定する。測定された電圧と、予め用意しておいたＶＣＭ規格電圧値との比較を行い、第２および第４の出力段スイッチ４および６に係る動作の判定を行う。
【００５９】
図４Ｃは、本発明の第１の実施形態によるＬＶＤＳドライバー回路の第１の出力部Ｙ０における、テスト出力電圧対通常ＶＣＭの特性を、第１の出力部Ｙ０で測定して得られる相関関係の一例を示すグラフである。図４Ｃのグラフにおいて、横軸はＶＣＭを表し、縦軸は出力電圧を表している。
【００６０】
図４Ｃの例では、テスト出力電圧対通常ＶＣＭの相関Ｒ２が約９９％と求まった。
【００６１】
図４Ｄは、本発明の第１の実施形態によるＬＶＤＳドライバー回路の第２の出力部Ｙ１、テスト出力電圧対通常ＶＣＭの特性を、第２の出力部Ｙ１で測定して得られる相関関係の一例を示すグラフである。図４Ｄのグラフにおいて、横軸はＶＣＭを表し、縦軸は出力電圧を表している。
【００６２】
図４Ｄの例では、テスト出力電圧対通常ＶＣＭの相関Ｒ２が約９９％と求まった。
【００６３】
このように、本発明によるＬＶＤＳドライバー回路のＶＣＭに係る特性の測定方法で問題無いことが分かる。
【００６４】
なお、上記に説明した第１〜第７の動作モードの順番はあくまでも一例であって、技術的に矛盾しない範囲で自由な入れ替えが可能であり、本発明を限定するものではない。
【００６５】
図５は、本発明の第１の実施形態による制御ロジック回路１０の具体的な構成の一例を示す回路図である。図５に示した制御ロジック回路１０は、第１〜第５のインバータＩ１〜Ｉ５と、第１〜第１９の論理積回路Ａ１〜Ａ１９と、第１〜第１０の論理和回路Ｏ１〜Ｏ１０とを含んでいる。
【００６６】
図５に示した制御ロジック回路１０の構成要素の接続関係について説明する。第１のインバータＩ１の入力部は、第１の制御信号入力部Ｓ１に接続されている。第２のインバータＩ２の入力部は、第２の制御信号入力部Ｓ２に接続されている。第３のインバータＩ３の入力部は、第３の制御信号入力部Ｓ３に接続されている。第４のインバータＩ４の入力部は、データ信号入力部ＤＡＴＡに接続されている。
【００６７】
第１の論理積回路Ａ１における第１の入力部は、第１のインバータＩ１の出力部に接続されている。第１の論理積回路Ａ１における第２の入力部は、第２のインバータＩ１の出力部に接続されている。第１の論理積回路Ａ１における第３の入力部は、第３の制御信号入力部Ｓ３に接続されている。
【００６８】
第２の論理積回路Ａ２における第１の入力部は、第１の制御信号入力部Ｓ１に接続されている。第２の論理積回路Ａ２における第２の入力部は、第２のインバータＩ２の出力部に接続されている。第２の論理積回路Ａ２における第３の入力部は、第３の制御信号入力部Ｓ３に接続されている。
【００６９】
第３の論理積回路Ａ３における第１の入力部は、第１のインバータＩ１の出力部に接続されている。第３の論理積回路Ａ３における第２の入力部は、第２の制御信号入力部Ｓ２に接続されている。第３の論理積回路Ａ３における第３の入力部は、第３のインバータＩ３の出力部に接続されている。
【００７０】
第４の論理積回路Ａ４における第１の入力部は、第１の制御信号入力部Ｓ１に接続されている。第４の論理積回路Ａ４における第２の入力部は、第２の制御信号入力部Ｓ２に接続されている。第４の論理積回路Ａ４における第３の入力部は、第３のインバータＩ３の出力部に接続されている。
【００７１】
第５の論理積回路Ａ５における第１の入力部は、第１のインバータＩ１の出力部に接続されている。第５の論理積回路Ａ５における第２の入力部は、第２の制御信号入力部Ｓ２に接続されている。第５の論理積回路Ａ５における第３の入力部は、第３の制御信号入力部Ｓ３に接続されている。
【００７２】
第６の論理積回路Ａ６における第１の入力部は、第１の制御信号入力部Ｓ１に接続されている。第６の論理積回路Ａ６における第２の入力部は、第２のインバータＩ２の出力部に接続されている。第６の論理積回路Ａ６における第３の入力部は、第３の制御信号入力部Ｓ３に接続されている。
【００７３】
第７の論理積回路Ａ７における第１の入力部は、第１の制御信号入力部Ｓ１に接続されている。第７の論理積回路Ａ７における第２の入力部は、第２のインバータＩ２の出力部に接続されている。第７の論理積回路Ａ７における第３の入力部は、第３のインバータＩ３の出力部に接続されている。
【００７４】
第８の論理積回路Ａ８における第１の入力部は、第１の制御信号入力部Ｓ１に接続されている。第８の論理積回路Ａ８における第２の入力部は、第２の制御信号入力部Ｓ２に接続されている。第８の論理積回路Ａ８における第３の入力部は、第３のインバータＩ３の出力部に接続されている。
【００７５】
第９の論理積回路Ａ９における第１の入力部は、第１のインバータＩ１の出力部に接続されている。第９の論理積回路Ａ９における第２の入力部は、第２の制御信号入力部Ｓ２に接続されている。第９の論理積回路Ａ９における第３の入力部は、第３のインバータＩ３の出力部に接続されている。
【００７６】
第１０の論理積回路Ａ１０における第１の入力部は、第１の制御信号入力部Ｓ１に接続されている。第１０の論理積回路Ａ１０における第２の入力部は、第２のインバータＩ２の出力部に接続されている。第１０の論理積回路Ａ１０における第３の入力部は、第３の制御信号入力部Ｓ３に接続されている。
【００７７】
第１の論理和回路Ｏ１における第１の入力部は、第１のインバータＩ１の出力部に接続されている。第１の論理和回路Ｏ１における第２の入力部は、第２のインバータＩ２の出力部に接続されている。第１の論理和回路Ｏ１における第３の入力部は、第３のインバータＩ３の出力部に接続されている。
【００７８】
第２の論理和回路Ｏ２における第１の入力部は、第１の論理積回路Ａ１の出力部に接続されている。第２の論理和回路Ｏ２における第２の入力部は、第２の論理積回路Ａ２の出力部に接続されている。
【００７９】
第３の論理和回路Ｏ３における第１の入力部は、第３の論理積回路Ａ３の出力部に接続されている。第３の論理和回路Ｏ３における第２の入力部は、第４の論理積回路Ａ４の出力部に接続されている。
【００８０】
第４の論理和回路Ｏ４における第１の入力部は、第５の論理積回路Ａ５の出力部に接続されている。第４の論理和回路Ｏ４における第２の入力部は、第６の論理積回路Ａ６の出力部に接続されている。
【００８１】
第５の論理和回路Ｏ５における第１の入力部は、第７の論理積回路Ａ７の出力部に接続されている。第５の論理和回路Ｏ５における第２の入力部は、第８の論理積回路Ａ８の出力部に接続されている。
【００８２】
第６の論理和回路Ｏ６における第１の入力部は、第９の論理積回路Ａ９の出力部に接続されている。第６の論理和回路Ｏ６における第２の入力部は、第１０の論理積回路Ａ１０の出力部に接続されている。第６の論理和回路Ｏ６における第３の入力部は、第１１の論理積回路Ａ１１の出力部に接続されている。第６の論理和回路Ｏ６における第４の入力部は、第１２の論理積回路Ａ１２の出力部に接続されている。
【００８３】
第４のインバータＩ４の入力部は、データ信号入力部ＤＡＴＡに接続されている。第５のインバータＩ５の入力部は、第１の論理和回路Ｏ１の出力部に接続されている。
【００８４】
第１３の論理積回路Ａ１３における第１の入力部は、第１の論理和回路Ｏ１の出力部に接続されている。第１３の論理積回路Ａ１３における第２の入力部は、第２の論理和回路Ｏ２の出力部に接続されている。
【００８５】
第１４の論理積回路Ａ１４における第１の入力部は、第１の論理和回路Ｏ１の出力部に接続されている。第１４の論理積回路Ａ１４における第２の入力部は、第３の論理和回路Ｏ３の出力部に接続されている。
【００８６】
第１５の論理積回路Ａ１５における第１の入力部は、第１の論理和回路Ｏ１の出力部に接続されている。第１５の論理積回路Ａ１５における第２の入力部は、第４の論理和回路Ｏ４の出力部に接続されている。
【００８７】
第１６の論理積回路Ａ１６における第１の入力部は、第１の論理和回路Ｏ１の出力部に接続されている。第１６の論理積回路Ａ１６における第２の入力部は、第５の論理和回路Ｏ５の出力部に接続されている。
【００８８】
第１７の論理積回路Ａ１７における第１の入力部は、第１の論理和回路Ｏ１の出力部に接続されている。第１７の論理積回路Ａ１７における第２の入力部は、第６の論理和回路Ｏ６の出力部に接続されている。
【００８９】
第１８の論理積回路Ａ１８における第１の入力部は、第４のインバータＩ４の出力部に接続されている。第１８の論理積回路Ａ１８における第２の入力部は、第５のインバータＩ５の出力部に接続されている。
【００９０】
第１９の論理積回路Ａ１９における第１の入力部は、データ信号入力部ＤＡＴＡに接続されている。第１９の論理積回路Ａ１９における第２の入力部は、第５のインバータＩ５の出力部に接続されている。
【００９１】
第７の論理和回路Ｏ７における第１の入力部は、第１９の論理積回路Ａ１９の出力部に接続されている。第７の論理和回路Ｏ７における第２の入力部は、第１３の論理積回路Ａ１３の出力部に接続されている。
【００９２】
第８の論理和回路Ｏ８における第１の入力部は、第１８の論理積回路Ａ１８の出力部に接続されている。第８の論理和回路Ｏ８における第２の入力部は、第１４の論理積回路Ａ１４の出力部に接続されている。
【００９３】
第９の論理和回路Ｏ９における第１の入力部は、第１８の論理積回路Ａ１８の出力部に接続されている。第９の論理和回路Ｏ９における第２の入力部は、第１５の論理積回路Ａ１５の出力部に接続されている。
【００９４】
第１０の論理和回路Ｏ１０における第１の入力部は、第１９の論理積回路Ａ１９の出力部に接続されている。第１０の論理和回路Ｏ１０における第２の入力部は、第１６の論理積回路Ａ１６の出力部に接続されている。
【００９５】
第１の出力段制御信号出力部ＳＰ３は、第７の論理和回路Ｏ７の出力部に接続されている。第２の出力段制御信号出力部ＳＰ４は、第８の論理和回路Ｏ８の出力部に接続されている。第３の出力段制御信号出力部ＳＮ５は、第９の論理和回路Ｏ９の出力部に接続されている。第４の出力段制御信号出力部ＳＮ６は、第１０の論理和回路Ｏ１０の出力部に接続されている。切り替え信号ＳＣＦＢの出力部は、第１７の論理積回路Ａ１７の出力部に接続されている。
【００９６】
このように、本実施形態による制御ロジック回路は、論理回路を組み合わせることで実現可能である。
【００９７】
（第２の実施形態）
図６は、本発明の第２の実施形態によるＬＶＤＳドライバー回路の構成を示す回路図である。
本実施形態によるＬＶＤＳドライバー回路は、本発明の第１の実施形態によるＬＶＤＳドライバー回路に、以下の変更を加えたものに等しい。すなわち、第３および第４の切り替えスイッチ１４および１５を追加する。制御ロジック回路１０は、第２の切り替え制御信号ＳＣＦＢ２をさらに生成し、第２の切り替え制御信号ＳＣＦＢ２を出力する第６の出力部をさらに具備する。
【００９８】
本実施形態によるＬＶＤＳドライバー回路における、第３および第４の切り替えスイッチ１４および１５と、制御ロジック回路１０とに係る接続関係について説明する。第３の切り替えスイッチ１４は、第１の出力部Ｙ０と、フィードバック経路９との間に、かつ、第１のコモンフィードバック内蔵抵抗８Ａと直列に、接続されている。同様に、第４の切り替えスイッチ１５は、第２の出力部Ｙ１と、フィードバック経路９との間に、かつ、第２のコモンフィードバック内蔵抵抗８Ｂと直列に、接続されている。制御ロジック回路１０が第２の切り替え制御信号ＳＣＦＢ２を出力する第６の出力部は、第３および第４の切り替えスイッチ１４および１５のそれぞれにおける制御信号入力部に共通接続されている。
【００９９】
本実施形態によるＬＶＤＳドライバー回路のその他の構成は、本発明の第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
【０１００】
本発明の第２の実施形態によるＬＶＤＳドライバー回路の動作、すなわち本実施形態によるＬＶＤＳドライバー回路のテスト方法について説明する。本実施形態によるＬＶＤＳドライバー回路の動作は、本発明の第１の実施形態によるＬＶＤＳドライバー回路の動作に、以下の変更を加えたものに等しい。すなわち、制御ロジック回路１０が第２の切り替え信号ＳＣＦＢ２を生成出力することで、第３および第４の切り替えスイッチ１４および１５を導通状態または遮断状態に切り替えることができる。この切り替えは、電流経路をＰチャネル側およびＮチャネル側に分けることを可能にする。ここで、Ｐチャネル側は第１および第２の出力段スイッチ３および４に対応し、Ｎチャネル側は第３および第４の出力段スイッチ５および６に対応している。
【０１０１】
その結果、出力電流の測定を、第１および第２の出力部Ｙ０およびＹ１で同時に行うことが可能となる。すなわち、本発明の第１の実施形態では４回に分けて行った第２〜第５の動作モードの各測定を、２回で行うことが可能となり、測定に掛かる時間を節約することが出来る。
【符号の説明】
【０１０２】
１  フィードバックアンプ
２  （第１の）出力段定電流源
３〜６  （第１〜第４の）出力段スイッチ
７  （第２の）出力段定電流源
８Ａ、８Ｂ  （第１、第２の）コモンフィードバック内蔵抵抗
９  フィードバック経路
１０  制御ロジック回路
１１、１２  （第１、第２の）切り替えスイッチ
１３  インバータ
１４、１５  （第３、第４の）切り替えスイッチ
１１０  ＬＶＤＳドライバー回路
１１１  入力部
１１２  （第１の）出力部
１１３  （第２の）出力部
１１４  接地用端部
１２０  終端抵抗
ＤＡＴＡ  データ信号入力部、入力データ信号
Ｉｒｅｆ  基準電流入力部、基準電流
Ｓ１〜Ｓ３  （第１〜第３の）制御信号入力部、（第１〜第３の）入力制御信号
ＳＣＦＢ  （第１の）切り替え信号出力部、（第１の）切り替え信号
ＳＣＦＢ２  （第２の）切り替え信号出力部、（第２の）切り替え信号
ＳＰ３  （第１の）出力段制御信号出力部、（第１の）出力段制御信号
ＳＰ４  （第２の）出力段制御信号出力部、（第２の）出力段制御信号
ＳＮ５  （第３の）出力段制御信号出力部、（第３の）出力段制御信号
ＳＮ６  （第４の）出力段制御信号出力部、（第４の）出力段制御信号
Ｖｒｅｆ  基準電圧入力部、基準電圧
Ｙ０、Ｙ１  （第１、第２の）出力部、（第１、第２の）出力信号
【図１Ａ】
2013143754.tif 000003
【図１Ｂ】
2013143754.tif 000004
【図２】
2013143754.tif 000005
【図３】
2013143754.tif 000006
【図４Ａ】
2013143754.tif 000007
【図４Ｂ】
2013143754.tif 000008
【図４Ｃ】
2013143754.tif 000009
【図４Ｄ】
2013143754.tif 000010
【図５】
2013143754.tif 000011
【図６】
2013143754.tif 000012