(57)【要約】【課題】固体撮像素子において、構造上、画素部の周囲に形成されるスリットからの光が半導体基板に入射することを防止し、チップサイズの縮小にともなって生じやすくなる、スリットからの入射光に起因する黒レベルの乱れによる画質の劣化を防止する。【解決手段】本技術に係る固体撮像素子は、半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部と、画素部の一部であり、センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部と、画素部上に設けられ、画素部の少なくともオプティカルブラック部を覆う第１の遮光膜と、画素部の周囲に設けられ、第１の遮光膜との間にスリット状の間隔を隔てて設けられる配線層を有する配線部と、半導体基板に対してスリット状の間隔を覆った状態で設けられる第２の遮光膜と、を備える。【選択図】図４
2013143610.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部と、
前記画素部の一部であり、前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部と、
前記画素部上に設けられ、前記画素部の少なくとも前記オプティカルブラック部を覆う第１の遮光膜と、
前記画素部の周囲に設けられ、前記第１の遮光膜との間にスリット状の間隔を隔てて設けられる配線層を有する配線部と、
前記半導体基板に対して前記スリット状の間隔を覆った状態で設けられる第２の遮光膜と、を備える、
固体撮像素子。
【請求項２】
前記第２の遮光膜は、前記画素部を覆う画素部領域部と、該画素部領域部から前記画素部の外側に延長され前記画素部領域部とともに前記スリット状の間隔を覆う周辺部と、を有する、
請求項１に記載の固体撮像素子。
【請求項３】
前記第２の遮光膜は、前記第１の遮光膜に対して下側の層として設けられ、前記センサ部への光の入射を許容する開口部を有する遮光膜である、
請求項１に記載の固体撮像素子。
【請求項４】
前記配線層は、互いに同じ階層部分として互いの間にスリット状の間隔を隔てて設けられる複数の配線を有し、
前記第２の遮光膜は、前記半導体基板に対して前記複数の配線間のスリット状の間隔を覆った状態で設けられる、
請求項１に記載の固体撮像素子。
【請求項５】
半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部上に、前記センサ部への光の入射を許容する開口部を有する下層遮光膜を形成する工程と、
前記下層遮光膜の上層として、前記画素部のうち、少なくとも前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部を覆う上層遮光膜と、前記画素部の周囲に前記上層遮光膜との間にスリット状の間隔を隔てる配線層とを、互いに同じ階層部分として形成する工程と、を含み、
前記下層遮光膜を形成する工程は、前記下層遮光膜が前記スリット状の間隔を覆った状態となるように、前記下層遮光膜を形成する、
固体撮像素子の製造方法。
【請求項６】
固体撮像素子と、
前記固体撮像素子を駆動するための駆動信号を生成する駆動部と、を有し、
前記固体撮像素子は、
半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部と、
前記画素部の一部であり、前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部と、
前記画素部上に設けられ、前記画素部の少なくとも前記オプティカルブラック部を覆う第１の遮光膜と、
前記画素部の周囲に設けられ、前記第１の遮光膜との間にスリット状の間隔を隔てて設けられる配線層を有する配線部と、
前記半導体基板に対して前記スリット状の間隔を覆った状態で設けられる第２の遮光膜と、を備える、
固体撮像装置。
【請求項７】
固体撮像素子と、
前記固体撮像素子のセンサ部に入射光を導く光学系と、
前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、
前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、
前記固体撮像素子は、
半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部と、
前記画素部の一部であり、前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部と、
前記画素部上に設けられ、前記画素部の少なくとも前記オプティカルブラック部を覆う第１の遮光膜と、
前記画素部の周囲に設けられ、前記第１の遮光膜との間にスリット状の間隔を隔てて設けられる配線層を有する配線部と、
前記半導体基板に対して前記スリット状の間隔を覆った状態で設けられる第２の遮光膜と、を備える、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、複数の画素が配列される撮像部に、黒レベルの基準となる信号を出力するオプティカルブラック部を有する固体撮像素子、固体撮像素子の製造方法、固体撮像装置、および電子機器に関する。
【背景技術】
【０００２】
従来、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に代表される固体撮像素子においては、複数の画素が配列される画素領域としての画素部に、オプティカルブラック部（以下「ＯＢ部」ともいう。）を設ける技術がある。ＯＢ部は、画素部のうち、信号電荷を有効な画素信号として出力する有効画素部に対して、黒レベルを規定するために黒レベルの基準となる信号を出力する領域である。このため、ＯＢ部に配置される画素は遮光されており、この遮光された画素からの信号が、黒レベルの基準に用いられる。
【０００３】
ＯＢ部は、一般的に、画素部において有効画素部の周囲に設けられる。つまり、ＯＢ部は、画素部の主な部分を構成する有効画素部に対して、画素部の端の部分に設けられる。ＯＢ部上には、上記のとおりＯＢ部に配置される画素に対する遮光を行うための遮光膜が設けられる。この遮光膜は、画素部に対して、ＯＢ部を含む画素部の周縁部分を覆うように設けられる。
【０００４】
一方、固体撮像素子には、画素部の周囲に、複数の配線が配置される配線部が設けられるものがある。配線部に配置される配線は、例えばＣＣＤ型の固体撮像素子においては、画素部の各画素で生成された信号電荷を転送する電荷転送部の転送電極に駆動電圧としてのクロック・パルスを供給する配線（バスライン）である。この配線は、例えば固体撮像素子における周辺領域に配置される電極パッドと同じ階層の層構造として金属膜等により形成される。配線部に設けられる配線としては、電荷転送部の駆動について例えば４相駆動や８相駆動等の相の数に応じた複数の配線が、画素部の周囲において画素部の領域に沿って並んだ状態で配される（例えば、特許文献１参照。）。
【０００５】
また、固体撮像素子においては、画素部に無効領域を設ける技術がある。無効領域は、画素部のイオンインプラ工程や開口工程等におけるフォトリソグラフィ技術を使用する際にレジスト形状を安定させるために設けられるダミー領域であったり、配線部から画素部への駆動電圧を送る配線のために必要な領域であったりし、画像を出力する際には不要な領域である。無効領域は、画素部の周縁部分に設けられ、上述したように画素部にＯＢ部を有する構成においてはＯＢ部の外側に設けられ、ＯＢ部を遮光する遮光膜により遮光される。
【０００６】
ＯＢ部を遮光するために画素部上に設けられる遮光膜と、画素部の周囲に設けられる配線部の配線とは、固体撮像素子の積層構造において同一の積層構造として、あるいは互いに略同じ層位置に設けられる。そして、画素部の遮光膜と配線とは、互いに異電位である。具体的には、画素部の遮光膜はグランド電位であるのに対し、配線部の配線は電荷転送部を駆動させるための駆動電圧の印加を受ける。
【０００７】
このように互いに異電位となる画素部の遮光膜と配線部の配線との間には、両者の間を絶縁させるための隙間が存在する。この遮光膜と配線との間の隙間は、上述したように配線が画素部の領域に沿って配される構成においては、画素部の領域に沿ったスリットとして存在する。また、配線部において同じ階層部分として設けられる複数の配線同士の間にも、遮光膜と配線との間と同様のスリットが存在する。これらの遮光膜と配線との間のスリット、および配線同士の間のスリットは、例えば絶縁膜等が存在する部分であって光を透過させる部分であり、遮光されていない領域として存在する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−７６３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年、コストダウンの要求に応えるため、固体撮像素子のチップサイズ縮小が求められており、実際に固体撮像素子の小型化が進んでいる。チップサイズの縮小のためには、上記のとおり無効領域が画像を出力する際には不要な領域であること等の理由から、画素部と配線部との間の距離を縮めること、つまり無効領域のサイズを縮小することが有効な手立てである。この点、近年のフォトリソグラフィ技術の向上により、従来に比べてレジスト形状安定のために必要な領域を縮小させることが可能となっており、また、配線の線幅縮小をともなう配線部の領域の縮小が可能となっていることから、無効領域を縮小すること、ないしは無くすことが可能となっている。
【００１０】
無効領域を縮小ないしは無くすことにより、上記のような遮光膜と配線との間のスリット、および配線同士の間のスリットの位置が、画素部に近づくことになる。このため、これらのスリットから入射する光が、画質に影響を与えるという現象が生じる。
【００１１】
具体的には、固体撮像素子に対する入射光がスリットから入射することにより、スリット下において主にシリコン（Ｓｉ）からなる半導体基板内で光電変換によって電子が生成される。このスリットからの入射光によって生成された電子については、半導体基板内を拡散によって移動し、画素部、特にスリットが形成される配線部側に近いＯＢ部に達することがある。
【００１２】
黒レベルの基準信号を規定するための領域であるＯＢ部に、スリットからの入射光により生じた電子が流入すると、黒レベルの基準信号が本来の信号量より多く出力されるといった黒レベルの乱れが生じ、黒沈みと呼ばれる画質劣化が起こってしまう。こうしたスリットからの入射光に起因する画質劣化は、スリットから画素部までの距離が十分確保されていた従前は問題になりにくかった。しかし、近年のチップサイズ縮小によってスリットの位置が画素部に近づくことで、スリットからの入射光により生じた電子がＯＢ部に届きやすくなり、スリットからの入射光に起因する画質劣化の懸念が大きくなる。
【００１３】
本技術の目的は、構造上、画素部の周囲に形成されるスリットからの光が半導体基板に入射することを防止することができ、チップサイズの縮小にともなって生じやすくなる、スリットからの入射光に起因する黒レベルの乱れによる画質の劣化を防止することができる固体撮像素子、固体撮像素子の製造方法、固体撮像装置、および電子機器を提供することである。
【課題を解決するための手段】
【００１４】
本技術に係る固体撮像素子は、半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部と、前記画素部の一部であり、前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部と、前記画素部上に設けられ、前記画素部の少なくとも前記オプティカルブラック部を覆う第１の遮光膜と、前記画素部の周囲に設けられ、前記第１の遮光膜との間にスリット状の間隔を隔てて設けられる配線層を有する配線部と、前記半導体基板に対して前記スリット状の間隔を覆った状態で設けられる第２の遮光膜と、を備えるものである。
【００１５】
また、本技術に係る固体撮像素子においては、好ましくは、前記第２の遮光膜は、前記画素部を覆う画素部領域部と、該画素部領域部から前記画素部の外側に延長され前記画素部領域部とともに前記スリット状の間隔を覆う周辺部と、を有する。
【００１６】
また、本技術に係る固体撮像素子においては、好ましくは、前記第２の遮光膜は、前記第１の遮光膜に対して下側の層として設けられ、前記センサ部への光の入射を許容する開口部を有する遮光膜である。
【００１７】
また、本技術に係る固体撮像素子においては、好ましくは、前記配線層は、互いに同じ階層部分として互いの間にスリット状の間隔を隔てて設けられる複数の配線を有し、前記第２の遮光膜は、前記半導体基板に対して前記複数の配線間のスリット状の間隔を覆った状態で設けられる。
【００１８】
本技術に係る固体撮像素子の製造方法は、半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部上に、前記センサ部への光の入射を許容する開口部を有する下層遮光膜を形成する工程と、前記下層遮光膜の上層として、前記画素部のうち、少なくとも前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部を覆う上層遮光膜と、前記画素部の周囲に前記上層遮光膜との間にスリット状の間隔を隔てる配線層とを、互いに同じ階層部分として形成する工程と、を含み、前記下層遮光膜を形成する工程は、前記下層遮光膜が前記スリット状の間隔を覆った状態となるように、前記下層遮光膜を形成するものである。
【００１９】
本技術に係る固体撮像装置は、固体撮像素子と、前記固体撮像素子を駆動するための駆動信号を生成する駆動部と、を有し、前記固体撮像素子は、半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部と、前記画素部の一部であり、前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部と、前記画素部上に設けられ、前記画素部の少なくとも前記オプティカルブラック部を覆う第１の遮光膜と、前記画素部の周囲に設けられ、前記第１の遮光膜との間にスリット状の間隔を隔てて設けられる配線層を有する配線部と、前記半導体基板に対して前記スリット状の間隔を覆った状態で設けられる第２の遮光膜と、を備えるものである。
【００２０】
本技術に係る電子機器は、固体撮像素子と、前記固体撮像素子のセンサ部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部と、前記画素部の一部であり、前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部と、前記画素部上に設けられ、前記画素部の少なくとも前記オプティカルブラック部を覆う第１の遮光膜と、前記画素部の周囲に設けられ、前記第１の遮光膜との間にスリット状の間隔を隔てて設けられる配線層を有する配線部と、前記半導体基板に対して前記スリット状の間隔を覆った状態で設けられる第２の遮光膜と、を備えるものである。
【発明の効果】
【００２１】
本技術によれば、構造上、画素部の周囲に形成されるスリットからの光が半導体基板に入射することを防止することができ、チップサイズの縮小にともなって生じやすくなる、スリットからの入射光に起因する黒レベルの乱れによる画質の劣化を防止することができる。
【図面の簡単な説明】
【００２２】
【図１】本技術の一実施形態に係る固体撮像素子の全体的な構成を示す図。
【図２】本技術の一実施形態に係る固体撮像素子の構成を示す断面図。
【図３】本技術の一実施形態に係る固体撮像素子の構成の一部を示す平面図。
【図４】図３におけるＡ−Ａ’断面図。
【図５】本技術に対する比較例の固体撮像素子を示す平面図。
【図６】図５におけるＢ−Ｂ’断面図。
【図７】本技術に対する他の比較例の固体撮像素子を示す平面図。
【図８】本技術の一実施形態に係る固体撮像素子の変形例を示す断面図。
【図９】本技術の一実施形態に係る固体撮像素子の他の変形例を示す断面図。
【図１０】本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。
【図１１】本技術の一実施形態に係る固体撮像装置の構成を示す図。
【図１２】本技術の一実施形態に係る電子機器の構成を示す図。
【発明を実施するための形態】
【００２３】
本技術は、画素部の周囲に設けられる配線部との関係で画素部の周囲にスリット状の間隔が形成される構成において、スリット状の間隔を遮光膜によって覆うことで、スリットからの入射光に起因する黒レベルの乱れによる画質の劣化を引き起こさないにするものである。以下、本技術の実施の形態を説明する。
【００２４】
［固体撮像素子の構成］
本技術の一実施形態に係る固体撮像素子の全体構成について、図１を用いて説明する。図１に示すように、本実施形態に係る固体撮像素子１は、ＣＣＤ型の固体撮像素子（メージ・センサ）であり、半導体基板上に構成される矩形状の画素領域である画素部２を有する。固体撮像素子１は、画素部２に、複数のセンサ部３を備える。
【００２５】
画素部２は、半導体基板上に複数のセンサ部３を配列させる。複数のセンサ部３は、半導体基板に設けられる画素部２にて行列状に配列される。つまり、複数のセンサ部３は、矩形状の画素部２に沿って、縦方向・横方向に２次元行列状に配置される。本実施形態の固体撮像素子１では、図１において、縦方向（上下方向）を垂直方向とし、横方向（左右方向）を水平方向とする。
【００２６】
センサ部３は、固体撮像素子１に対する入射光を受光する受光部であり、光電変換により信号電荷を生成する。本実施形態では、センサ部３は、受光素子としてのフォトダイオードにより構成され、光電変換により信号電荷を生成し、蓄積する。つまり、センサ部３は、受光面を有し、その受光面に入射した光の光量（強度）に応じた信号電荷を生成し、生成した信号電荷を蓄積する。各センサ部３は、画素部２における各画素７を構成する。したがって、固体撮像素子１が備える複数の画素７は、それぞれセンサ部３を有し、画素部２に行列状に配列される。
【００２７】
固体撮像素子１は、センサ部３で生成された信号電荷を転送する電荷転送部として、複数の垂直転送部４と、水平転送部５とを備える。垂直転送部４は、複数のセンサ部３の行列状の２次元配列における各列方向（垂直方向）の並びに沿って設けられる。つまり、図１に示すように、複数の垂直転送部４は、行列状に配置される複数のセンサ部３の垂直方向に並ぶ列毎に、各列の一側（図１では左側）に、センサ部３の垂直方向の並びに沿って互いに平行に配された状態で設けられる。
【００２８】
センサ部３により生成された信号電荷は、垂直転送部４に読み出され、垂直転送部４によって垂直方向に転送される。センサ部３内の信号電荷は、読み出し部６を介して垂直転送部４に読み出される。垂直転送部４は、対応する列に配置された複数のセンサ部３、つまり水平方向の一側（図１において右側）に隣接配置された複数のセンサ部３の各センサ部３から読み出し部６を介して信号電荷を読み出し、読み出した信号電荷を垂直方向へ順次転送する。
【００２９】
読み出し部６は、半導体基板にてセンサ部３とこのセンサ部３により生成された信号電荷が読み出される垂直転送部４との間に設けられ、センサ部３により生成された信号電荷を垂直転送部４に読み出させる読み出しゲートとして機能する。読み出し部６は、垂直転送部４を構成する転送電極に含まれる読み出し電極が読み出し用の電圧（クロック・パルス）の印加を受けることで電位（ポテンシャル）を変動させ、センサ部３において生成され蓄積されている信号電荷を垂直転送部４に転送させる。
【００３０】
また、センサ部３の読み出し部６が設けられる側と反対側（非読み出し側）において、センサ部３と垂直転送部４との間に、チャネルストップが設けられる。チャネルストップは、センサ部３の非読み出し側（図１において右側）において、垂直転送部４との間に障壁となる電位を形成することで、センサ部３に蓄積された信号電荷の非読み出し側への移動を規制する。
【００３１】
水平転送部５は、複数の垂直転送部４により転送された信号電荷を水平方向に転送する。水平転送部５は、センサ部３の垂直方向の並びに沿って互いに平行に配される複数の垂直転送部４の一方の端部側（図１では下側）に設けられ、矩形状の画素部２に対して垂直方向の一側（図１では下側）の水平方向の辺に沿って配置される。したがって、センサ部３から垂直転送部４に読み出された信号電荷は、垂直転送部４によって水平転送部５側（図１では下側）に向けて垂直方向に転送される。
【００３２】
垂直転送部４および水平転送部５により転送された信号電荷は、水平転送部５の終端側に設けられる出力部８から出力される。出力部８は、信号電荷を電圧に変える電荷電圧変換部として機能し、水平転送部５から転送された信号電荷を、ＦＤ（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ）アンプ等の出力アンプによって電気信号に変換して出力する。
【００３３】
図１から図４を用いて、本実施形態の固体撮像素子１についてより詳細に説明する。なお、図２は、垂直転送部４による信号電荷の転送方向に垂直な面を断面の方向とする断面図である。
【００３４】
図２に示すように、固体撮像素子１は、半導体基板１０を備える。半導体基板１０は、第１導電型であるＮ型のシリコン半導体基板である。半導体基板１０の表層側には、半導体層１２が形成されている。したがって、半導体基板１０は、Ｎ型シリコン基板部分である基板層１１上に、半導体層１２を有する。
【００３５】
半導体層１２は、Ｎ型のシリコン半導体基板である基板層１１に対して、第２導電型であるＰ型の不純物領域である。つまり、半導体層１２は、イオン注入により形成されるＰ−ｗｅｌｌ領域である。この半導体層１２に、上記のとおり行列状に配列されるセンサ部３が設けられる。
【００３６】
半導体基板１０の表層側の部分において、水平方向に隣り合うセンサ部３間には、垂直転送部４（図１参照）が構成される。図２に示すように、垂直転送部４（図１参照）は、半導体基板１０の半導体層１２に設けられる垂直転送レジスタ１３と、半導体基板１０上、つまり半導体層１２上に設けられる転送電極１４とを有する。垂直転送レジスタ１３と転送電極１４とを含む構成により、ＣＣＤ構造の垂直転送部４が構成される。
【００３７】
垂直転送レジスタ１３は、半導体層１２において、水平方向に隣り合うセンサ部３の間にて垂直方向に沿って列状に設けられる。つまり、垂直転送レジスタ１３は、半導体基板１０にて複数のセンサ部３の配列における列毎に設けられる。垂直転送レジスタ１３は、例えばＮ型の不純物領域である転送チャネル領域として形成される。垂直転送レジスタ１３は、垂直転送部４を構成する転送電極１４に駆動電圧が印加されることによって、電荷が蓄積される電位の井戸を転送電極１４の並びに沿って移動させることで、センサ部３から読み出された信号電荷を転送する。
【００３８】
転送電極１４は、上記のとおり駆動電圧の印加を受けることで、電位の井戸を形成する垂直転送レジスタ１３の部分の電位を変化させる。転送電極１４は、垂直転送レジスタ１３上に絶縁膜等を介して設けられる。転送電極１４は、例えば多結晶シリコンからなる。本実施形態では、垂直転送部４は、４相駆動パルスにより駆動される。このため、垂直転送部４は、４相駆動に対応する４種類の転送電極１４を有する。詳細には、４種類の転送電極１４は、外部から入力される駆動電圧としての４相のクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４の各電圧が独立して与えられる各電極である。これらの４種類の転送電極１４は、垂直方向に２つの画素７毎に所定の順序で繰り返し配置されるように設けられる。
【００３９】
垂直転送部４の各転送電極１４に印加される４相のクロック・パルスの大きさとタイミングが適切に制御されることにより、各センサ部３から垂直転送部４に読み出された信号電荷が、垂直転送部４の電極の並びに従って転送される。なお、垂直転送部４は、４相駆動に限定されず、例えば８相駆動等であってもよい。
【００４０】
図３に示すように、固体撮像素子１においては、画素部２の周囲に、配線部１５が設けられている。この配線部１５には、垂直転送部４の転送電極１４に駆動電圧としてのクロック・パルスを供給するための配線層１６が設けられている。本実施形態のように、転送電極１４に対する駆動電圧として４相のクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４が印加される構成においては、配線層１６は、４相のクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４のいずれかのクロック・パルスを供給する。このため、配線層１６は、各クロック・パルスφＶ１、φＶ２、φＶ３、φＶ４に対応する４本の配線（バスライン）１７を有する。
【００４１】
図３に示すように、配線層１６は、矩形状の画素部２に対して、水平転送部５が設けられる側（図３において下側）以外の３辺側から画素部２を取り囲むように、画素部２の領域に沿って垂直方向および水平方向に配される。そして、配線層１６の４本の配線１７は、画素部２側を内側として、矩形状の画素部２の３辺の各辺に沿う部分が互いに平行となるように略同心矩形状に並んだ状態で配される。配線層１６は、例えばタングステン（Ｗ）やアルミニウム（Ａｌ）等の金属材料により構成される。なお、図３では、４本の配線１７について、一番内側（画素部２側）から外側にかけて順に「１７Ａ」、「１７Ｂ」、「１７Ｃ」、「１７Ｄ」という符号を付している。
【００４２】
また、図１に示すように、本実施形態では、水平転送部５は、２相駆動パルスにより駆動される。このため、水平転送部５は、２相駆動に対応する２種類の転送電極を有する。そして、水平転送部５を構成する２種類の転送電極には、駆動電圧としての２相のクロック・パルスφＨ１、φＨ２が外部から入力される。この２相のクロック・パルスφＨ１、φＨ２の大きさとタイミングが適切に制御されることにより、水平転送部５は、垂直転送部４において垂直方向へ転送された信号電荷を、水平方向へ転送する。なお、水平転送部５は、２相駆動に限定されず、例えば３相駆動や４相駆動等であってもよい。
【００４３】
また、図２に示すように、半導体基板１０の表層側の部分において、センサ部３と、このセンサ部３の信号電荷が読み出される垂直転送レジスタ１３との間には、上述した読み出し部（図１、読み出し部６参照）が設けられる。また、半導体基板１０の表層側の部分において、センサ部３に対して読み出し部が設けられる側と反対側（非読み出し側）に、上述したチャネルストップが設けられる。
【００４４】
半導体基板１０上においては、転送電極１４上に、転送電極１４を被覆するように設けられる層間絶縁膜を介して遮光膜２０が設けられる。遮光膜２０は、半導体基板１０上に設けられる転送電極１４を、層間絶縁膜を介して覆うように設けられる。遮光膜２０は、例えばタングステン（Ｗ）やアルミニウム（Ａｌ）等の金属材料により構成される。
【００４５】
図２に示すように、遮光膜２０は、センサ部３に対応する位置に開口部２０ａを有する。遮光膜２０は、半導体基板１０上においてセンサ部３が設けられる領域に開口部２０ａを位置させ、主としてセンサ部３が設けられる領域を除く領域に設けられる。遮光膜２０は、図２に示す断面視で、水平方向に隣り合うセンサ部３間を跨ぐように略門状に形成される。遮光膜２０は、互いに隣り合うセンサ部３間の境界部分に沿って設けられ、平面視で格子状に形成される。
【００４６】
半導体基板１０上においては、遮光膜２０を被覆するように、全面的に絶縁膜２１が設けられている。絶縁膜２１は、例えば、アクリル樹脂などの有機塗布膜やシリコン酸化膜（ＳｉＯ２膜）等により形成される。
【００４７】
また、図２に示すように、絶縁膜２１上には、パシベーション膜等を介してカラーフィルタ層２２が設けられる。カラーフィルタ層２２は、センサ部３により構成される各画素７に対応して設けられる複数のカラーフィルタ２３に区分される。本実施形態では、各カラーフィルタ２３は、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のいずれかの色のフィルタ部分であり、各色の成分の光を透過させる。
【００４８】
カラーフィルタ層２２上には、例えばアクリル熱硬化樹脂からなる平坦化膜２４が形成されている。平坦化膜２４上には、複数のマイクロレンズ２５が設けられる。マイクロレンズ２５は、いわゆるオンチップマイクロレンズであり、各画素７のセンサ部３に対応して画素７毎に形成される。したがって、複数のマイクロレンズ２５は、センサ部３と同様に平面的に行列状に配置される。
【００４９】
マイクロレンズ２５は、外部からの入射光を、対応する画素７のセンサ部３に集光する。マイクロレンズ２５により集光された光は、センサ部３の上方に設けられた遮光膜２０の開口部２０ａからセンサ部３に入射する。マイクロレンズ２５は、例えば、ＳｉＮ（窒化シリコン）等の無機材料により構成される。
【００５０】
また、図４に示すように、固体撮像素子１においては、画素部２上に、遮光膜３０が設けられている。遮光膜３０は、図４に示すように、固体撮像素子１の層構造において、絶縁膜２１の階層部分に設けられる。したがって、本実施形態の固体撮像素子１では、上述したように転送電極１４を被覆するように設けられる遮光膜２０が下層遮光膜となり、遮光膜３０が上層遮光膜となる。遮光膜３０は、例えばタングステン（Ｗ）やアルミニウム（Ａｌ）等の金属材料により構成される。
【００５１】
図４に示すように、遮光膜３０は、固体撮像素子１の積層構造において、画素部２の周囲に設けられる配線層１６に対して、同一の階層構造として、あるいは略同じ層位置に設けられる。したがって、配線層１６は、遮光膜３０と同様に半導体基板１０上において絶縁膜２１の階層部分に設けられる。本実施形態では、上層遮光膜である遮光膜３０は、配線層１６と同じ層構造として配線層１６の材料により構成されるものとする。
【００５２】
遮光膜３０と配線層１６とは、互いに異電位である。具体的には、遮光膜３０は、グランド電位であるのに対し、配線層１６は、上述したように電荷転送部を駆動させるための駆動電圧として、クロック・パルスの印加を受ける。このように互いに異電位となる遮光膜３０と配線層１６との間には、図４に示すように、両者の間を絶縁させるための隙間が存在する。
【００５３】
遮光膜３０と配線層１６との間の隙間は、配線層１６において形成される４本の配線１７のうち最も内側（画素部２側）の配線１７Ａと遮光膜３０との間の隙間となる。この遮光膜３０と配線層１６との間の隙間は、上述したように配線層１６が画素部２の領域に沿って配される構成においては、画素部２の領域に沿ったスリット（符号３５参照）として存在する。以下の説明では、この遮光膜３０と配線層１６との間のスリット状の間隔を「遮光膜−配線間スリット３５」とする。
【００５４】
遮光膜−配線間スリット３５を形成する遮光膜３０および配線層１６は、絶縁膜２１の部分に設けられる。このため、遮光膜−配線間スリット３５の部分は、アクリル樹脂などの有機塗布膜やシリコン酸化膜（ＳｉＯ２膜）等が存在する部分であり、光を透過させる部分となる。このように、本実施形態の固体撮像素子１においては、配線部１５は、画素部２の周囲に設けられ、遮光膜３０との間にスリット状の間隔である遮光膜−配線間スリット３５を隔てて設けられる配線層１６を有する。
【００５５】
また、配線部１５において同じ階層部分として設けられる４本の配線１７同士の間にも、遮光膜３０と配線層１６との間と同様のスリット状の間隔が存在する。具体的には、内側から、配線１７Ａと配線１７Ｂとの間、配線１７Ｂと配線１７Ｃとの間、配線１７Ｃと配線１７Ｄとの間のそれぞれにおいて、画素部２の領域に沿う形状のスリット状の間隔（符号３６参照）が存在する。以下の説明では、これらの互いに隣り合う配線１７間のスリット状の間隔を「配線間スリット３６」とする。
【００５６】
本実施形態のように配線層１６において４本の配線１７を有する構成では、配線間スリット３６は３箇所に存在する。これらの配線間スリット３６も、遮光膜−配線間スリット３５と同様に、アクリル樹脂などの有機塗布膜やシリコン酸化膜（ＳｉＯ２膜）等が存在する部分であり、光を透過させる部分となる。
【００５７】
また、図３に示すように、本実施形態の固体撮像素子１は、画素部２に、オプティカルブラック部（以下「ＯＢ部」という。）４０を有する。ＯＢ部４０は、画素部２の一部であり、センサ部３によって黒レベルの基準となる信号を出力する光学的黒領域である。すなわち、図３に示すように、画素部２は、センサ部３において得られた信号電荷を有効な画素信号として出力する有効画素部４１と、センサ部３において得られた信号電荷を黒レベルの基準として出力するＯＢ部４０とを有する。
【００５８】
ＯＢ部４０に配置される画素７は遮光されており、この遮光された画素７からの信号が、黒レベルの基準に用いられる。本実施形態の固体撮像素子１では、ＯＢ部４０は、下層遮光膜としての遮光膜２０と、上層遮光膜としての遮光膜３０との２層の遮光膜により覆われている。このため、配線層１６の配線１７Ａとともに遮光膜−配線間スリット３５を形成する遮光膜３０は、画素部２上に設けられ、画素部２の少なくともＯＢ部４０を覆うように設けられる。
【００５９】
ＯＢ部４０は、一般的に、画素部２において有効画素部４１の周囲に設けられる。つまり、ＯＢ部４０は、画素部２の主な部分を構成する有効画素部４１に対して、画素部２の端の部分に設けられる。本実施形態では、図３に示すように、ＯＢ部４０は、画素部２において、矩形状の画素部２に沿って有効画素部４１の四方を囲むように設けられている。
【００６０】
そして、画素部２においては、ＯＢ部４０よりも外側に、無効領域４２が設けられる。図３に示す例では、無効領域４２は、配線層１６と同様に、矩形状の画素部２に対して、水平転送部５が設けられる側（図３において下側）以外の３辺に沿う領域として設けられている。無効領域４２は、画素部２のイオンインプラ工程や開口工程等におけるフォトリソグラフィ技術を使用する際にレジスト形状を安定させるために設けられるダミー領域であったり、配線部１５から画素部２への駆動電圧を送る配線のために必要な領域であったりする。図３に示すように、無効領域４２は、画素部２の外縁の領域として設けられる。
【００６１】
このように、本実施形態の固体撮像素子１において、画素部２上に設けられる２層の遮光膜のうち、上側の遮光膜３０は、ＯＢ部４０および無効領域４２に対応して設けられ、画素部２の少なくともＯＢ部４０を覆う第１の遮光膜として機能する。同じく２層の遮光膜のうち、下側の遮光膜２０は、遮光膜３０に対して下側の層として設けられ、センサ部３への光の入射を許容する開口部２０ａを有する第２の遮光膜として機能する。
【００６２】
本実施形態では、上側の遮光膜３０が、ＯＢ部４０および無効領域４２という画素部２の周縁部分を覆うように設けられるのに対し、下側の遮光膜２０は、有効画素部４１を含み画素部２を全体的に覆うよう設けられる。以下の説明では、第１の遮光膜としての上側の遮光膜３０を「上層遮光膜３０」とし、第２の遮光膜としての下側の遮光膜２０を「下層遮光膜２０」とする。
【００６３】
なお、本実施形態の固体撮像素子１では、ＯＢ部４０は、画素部２において有効画素部４１の四方を囲むように設けられているが、これに限定されず、画素部２の有効画素部４１の周囲において他の態様で設けられてもよい。例えば、ＯＢ部４０は、図４において、有効画素部４１の左右方向（水平方向）の一側や両側の端部に設けられてもよい。また、上層遮光膜３０についても、ＯＢ部４０および無効領域４２上に設けられる場合に限定されず、画素部２において有効画素部４１に配置されるセンサ部３への光の入射経路を確保するように所定の領域を遮光するように設けられればよい。
【００６４】
以上のような構成を備える本実施形態の固体撮像素子１のように、画素部２と配線部１５との間の遮光膜−配線間スリット３５、および配線部１５の配線間スリット３６が存在する構成においては、固体撮像素子に対する入射光（図４、矢印Ｘ１参照）が、遮光膜−配線間スリット３５および配線間スリット３６から入射する。このように遮光膜−配線間スリット３５および配線間スリット３６から入射した光が、仮にスリット下の半導体基板１０に入射すると、半導体基板１０内で光電変換によって電子が生成される。
【００６５】
このように半導体基板１０内で生じた電子が、半導体基板１０内を拡散によって移動してＯＢ部４０に流入すると、黒レベルの乱れが生じ、黒沈みと呼ばれる画質劣化が起こってしまう。こうしたスリットからの入射光に起因する画質劣化は、スリットから画素部２までの距離が十分確保されていた従前は問題になりにくかった。しかし、近年のチップサイズ縮小によってスリットの位置が画素部２に近づくことで、スリットからの入射光により生じた電子がＯＢ部４０に届きやすくなり、スリットからの入射光に起因する画質劣化の懸念が大きくなる。
【００６６】
そこで、本実施形態の固体撮像素子１においては、第２の遮光膜としての下層遮光膜２０が、半導体基板１０に対して遮光膜−配線間スリット３５を覆った状態で設けられる。図４に示すように、下層遮光膜２０は、上層遮光膜３０および配線層１６をなす層構造に対して、絶縁膜２１の部分を介して下方に位置する層である。下層遮光膜２０は、画素部２から配線部１５側まで延長して設けられることで、画素部２の上層遮光膜３０と配線部１５の配線層１６（配線１７Ａ）との間に形成される遮光膜−配線間スリット３５を下側から覆った状態となるように設けられる。
【００６７】
すなわち、下層遮光膜２０は、その上方に形成される遮光膜−配線間スリット３５に対してオーバーラップした状態で設けられる。言い換えると、下層遮光膜２０は、遮光膜−配線間スリット３５を上側（図４において上側）から見た場合、遮光膜−配線間スリット３５の奥の部分に下層遮光膜２０の配線部１５側への延長部分が重なって存在するように設けられる。
【００６８】
したがって、本実施形態の固体撮像素子１において、下層遮光膜２０は、図４に示すように、画素部２を覆う画素部領域部２０Ａと、この画素部領域部２０Ａから画素部２の外側に延長され画素部領域部２０Ａとともに遮光膜−配線間スリット３５を覆う周辺部２０Ｂとを有する。ここで、画素部２の外側とは、画素部２に対して配線部１５が設けられる側（図４において右側）であり、本実施形態のように矩形状の画素部２に対して３辺側に配線部１５が設けられる構成においては、少なくともこれらの３辺側について、画素部２側を内側とした場合の外側である。
【００６９】
このように、下層遮光膜２０は、画素部領域部２０Ａに対して周辺部２０Ｂを有することで、配線部１５側に延長され、少なくとも遮光膜−配線間スリット３５を覆うように設けられる。つまり、例えば遮光膜−配線間スリット３５が画素部２から数十マイクロメートルの距離に位置する場合、下層遮光膜２０は、少なくとも画素部２から数十マイクロメートルの距離に位置する遮光膜−配線間スリット３５を覆うように配線部１５側に延長される。
【００７０】
この点、本実施形態の固体撮像素子１においては、下層遮光膜２０は、配線部１５において互いに隣り合う配線１７間に存在する配線間スリット３６も覆うように設けられる。すなわち、下層遮光膜２０は、周辺部２０Ｂが配線部１５の略全体に行き渡るように設けられることで、配線１７Ａと配線１７Ｂとの間、配線１７Ｂと配線１７Ｃとの間、配線１７Ｃと配線１７Ｄとの間の各配線間の配線間スリット３６を下側から覆った状態で設けられる。
【００７１】
すなわち、下層遮光膜２０は、その上方に形成される遮光膜−配線間スリット３５に加えて、３箇所に存在する配線間スリット３６に対してもオーバーラップした状態で設けられる。言い換えると、下層遮光膜２０は、遮光膜−配線間スリット３５および３箇所の配線間スリット３６を上側（図４において上側）から見た場合、遮光膜−配線間スリット３５および各配線間スリット３６の奥の部分に周辺部２０Ｂの部分が重なって存在するように設けられる。
【００７２】
このように、本実施形態の固体撮像素子１においては、配線部１５の配線層１６は、互いに同じ階層部分として互いの間に配線間スリット３６を隔てて設けられる４本の配線１７Ａ、１７Ｂ、１７Ｃ、１７Ｄを有する。そして、下層遮光膜２０は、遮光膜−配線間スリット３５に加えて、半導体基板１０に対して４本の配線１７間の配線間スリット３６を覆った状態で設けられる、
【００７３】
以上のような構成を備える本実施形態の固体撮像素子１によれば、構造上、画素部２の周囲に形成される遮光膜−配線間スリット３５ないしは配線間スリット３６からの光が半導体基板１０に入射することを防止することができ、チップサイズの縮小にともなって生じやすくなる、スリットからの入射光に起因する黒レベルの乱れによる画質の劣化を防止することができる。本実施形態の固体撮像素子１により得られる作用・効果について、固体撮像素子において従来採用されていた構成の例（以下「比較例」という。）を示して説明する。図５から図７に、比較例の構成を示す。なお、比較例の構成において、本実施形態の固体撮像素子１と共通する構成については同一の符号を付している。
【００７４】
図５および図６は、第１の比較例の構成を示す。図５および図６に示すように、第１の比較例においては、上述した実施形態の固体撮像素子１と比べて無効領域４２が広く設けられている。具体的には、上述したように矩形状の画素部２において３辺に沿う領域として設けられている無効領域４２の各辺に沿う部分の幅（図６、符号Ｙ１参照）について、第１の比較例の構成の方が、上述した実施形態の固体撮像素子１の構成よりも、例えば約２倍程度となるように広く設けられている。
【００７５】
また、第１の比較例の構成においては、下層遮光膜２０が、画素部２の領域のみに設けられている。つまり、図６に示すように、第１の比較例の構成においては、配線部１５の配線層１６とともに遮光膜−配線間スリット３５を形成する上層遮光膜３０と略同じ範囲に、下層遮光膜２０が設けられている。
【００７６】
図６に示すように、第１の比較例の構成において、固体撮像素子に対する入射光（矢印Ｘ１参照）は、遮光膜−配線間スリット３５および配線間スリット３６を通過し、絶縁膜２１を透過して半導体基板１０に入射する（矢印Ｘ２参照）。このようにスリット下の半導体基板１０に光が入射すると、主にシリコン（Ｓｉ）からなる半導体基板１０内で光電変換によって電子４４が生成される。
【００７７】
このように半導体基板１０内で生じた電子４４については、半導体基板１０内を拡散によって移動し（矢印Ｘ３参照）、画素部２、特に遮光膜−配線間スリット３５が形成される配線部１５側に近いＯＢ部４０に達することがある。黒レベルの基準信号を規定するための領域であるＯＢ部４０に電子４４が流入すると、黒レベルの基準信号が本来の信号量より多く出力されるといった黒レベルの乱れが生じ、黒沈みと呼ばれる画質劣化が起こってしまう。
【００７８】
図７に、第２の比較例の構成を示す。図７に示すように、第２の比較例においては、第１の比較例の構成と比べて、上述した実施形態の固体撮像素子１と同様に、無効領域４２が狭くなっている。また、第２の比較例の構成においては、第１の比較例の構成の場合と同様に、下層遮光膜２０が、画素部２の領域のみに設けられている。
【００７９】
上述したような画素部２の周囲のスリットからの入射光に起因する画質劣化は、第１の比較例のようにスリットから画素部２までの距離が十分確保されていた従前は比較的問題になりにくかった。しかし、図７に示す第２の比較例ように、近年のチップサイズ縮小によってスリットの位置が画素部２に近づくことで、スリットからの入射光により生じた電子４４がＯＢ部４０に届きやすくなり、スリットからの入射光に起因する画質劣化の懸念が大きくなる。
【００８０】
そこで、図４に示す本実施形態の固体撮像素子１のように、遮光膜−配線間スリット３５および配線間スリット３６が形成される上層遮光膜３０および配線層１６の層の下層として設けられる下層遮光膜２０により、遮光膜−配線間スリット３５および配線間スリット３６を下側から覆う構成を備えることで、遮光膜−配線間スリット３５および配線間スリット３６からの光が半導体基板１０に入射することを防止することができる。これにより、スリットからの入射光に起因する黒レベルの乱れによる画質の劣化を防止することができるとともに、無効領域４２を縮小したり無くしたりすることによるチップサイズの縮小が可能となる。
【００８１】
チップサイズに関し、具体的には、本実施形態の固体撮像素子１のような構成を採用することにより、チップの各辺で数十マイクロメートルの縮小が可能となる。チップサイズを縮小することで、１枚のウェハから得られる固体撮像素子の数を増やすことが可能となり、コスト低減の効果を得ることができる。
【００８２】
また、遮光膜−配線間スリット３５および配線間スリット３６を半導体基板１０に対して覆うための構成としては、本実施形態の固体撮像素子１のように、センサ部３への光の入射を許容する開口部２０ａを有しながら画素部２の有効画素部４１に設けられる下層遮光膜２０を用いることが好ましい。これにより、遮光膜−配線間スリット３５および配線間スリット３６を覆うための構成を、既存の構成を利用して容易に設けることができる。
【００８３】
具体的には、例えば、下層遮光膜２０を形成する工程において、下層遮光膜２０が画素部領域部２０Ａおよび周辺部２０Ｂを有するようにマスクパターンの形状を変更することで、遮光膜−配線間スリット３５および配線間スリット３６を覆う構成を容易に実現することが可能である。このように、下層遮光膜２０を用いることにより、製造工程数を増やすことなく、遮光膜−配線間スリット３５および配線間スリット３６を半導体基板１０に対して覆うための構成を設けることができる。
【００８４】
（変形例１）
本実施形態の固体撮像素子１の変形例について説明する。上述したように、下層遮光膜２０は、画素部領域部２０Ａに対して周辺部２０Ｂを有することで、配線部１５側に延長され、少なくとも遮光膜−配線間スリット３５を覆うように設けられる。このため、下層遮光膜２０としては、例えば図８に示すように、遮光膜−配線間スリット３５の部分だけを覆うように設けられてもよい。つまり、図８に示す構成においては、画素部２の周囲に存在する遮光膜−配線間スリット３５および配線間スリット３６のうち、最も内側（画素部２側）に存在する遮光膜−配線間スリット３５のみが覆われるように、下層遮光膜２０が延長されている。
【００８５】
この変形例の構成によっても、上述したような作用・効果を得ることができる。すなわち、画素部２の周囲に存在する複数のスリットのうち最も内側の遮光膜−配線間スリット３５を下層遮光膜２０によって覆うことで、その分、半導体基板１０に光を入射させるスリットの位置を、画素部２から遠ざけることができる。これにより、半導体基板１０に光を入射させるスリットから画素部２までの距離を長くすることができ、スリットからの入射光により生じた電子４４がＯＢ部４０に届くことを抑制することができる。結果として、チップサイズの縮小にともなって生じやすくなる、スリットからの入射光に起因する黒レベルの乱れによる画質の劣化を防止することができる。
【００８６】
なお、図示は省略するが、図８に示す構成のほか、遮光膜−配線間スリット３５、および最も内側の配線１７Ａと配線１７Ｂとの間の配線間スリット３６だけを下層遮光膜２０によって覆う構成であってもよい。同様にして、遮光膜−配線間スリット３５、ならびに配線１７Ａと配線１７Ｂとの間、および配線１７Ｂと配線１７Ｃとの間の配線間スリット３６だけを下層遮光膜２０によって覆う構成であってもよい。これらの構成によっても、上述したような作用・効果を得ることができ、また、下層遮光膜２０によって覆われるスリットの数が多い構成ほど、スリットからの半導体基板１０への光の入射を防止する観点からは好ましい。
【００８７】
（変形例２）
本実施形態の固体撮像素子１の他の変形例について説明する。図９に示すように、この変形例では、配線部１５に設けられる配線層４６が、下層遮光膜２０と同じ層構造として設けられている。配線層４６は、上述した配線層１６と同様に、４本の配線４７（４７Ａ、４７Ｂ、４７Ｃ、４７Ｄ）を有する。ただし、図９では、内側の２本の配線４７Ａ、４７Ｂのみを示している。そして、下層遮光膜２０と配線層４６との間、つまり下層遮光膜２０と配線４７Ａとの間に遮光膜−配線間スリット４８が形成され、配線層４６の互いに隣り合う配線４７間に配線間スリット４９が形成される。
【００８８】
このような構成において、上層遮光膜３０が、遮光膜−配線間スリット４８および配線間スリット４９を半導体基板１０に対して覆うための構成として用いられる。具体的には次のとおりである。
【００８９】
図９に示すように、上層遮光膜３０は、下層遮光膜２０および配線層４６をなす層構造に対して、絶縁膜２１の部分を介して上方に位置する層である。上層遮光膜３０は、画素部２から配線部１５側まで延長して設けられることで、画素部２の下層遮光膜２０と配線部１５の配線層４６（配線４７Ａ）との間に形成される遮光膜−配線間スリット４８および配線間スリット４９を上側から覆った状態となるように設けられる。
【００９０】
すなわち、上層遮光膜３０は、その下方に形成される遮光膜−配線間スリット４８および配線間スリット４９に対してオーバーラップした状態で設けられる。言い換えると、上層遮光膜３０は、遮光膜−配線間スリット４８および配線間スリット４９を下側（図９において下側）から見た場合、遮光膜−配線間スリット４８および配線間スリット４９それぞれの奥の部分に上層遮光膜３０の配線部１５側への延長部分が重なって存在するように設けられる。
【００９１】
したがって、この変形例において、上層遮光膜３０は、図９に示すように、画素部２を覆う画素部領域部３０Ａと、この画素部領域部３０Ａから画素部２の外側に延長され画素部領域部３０Ａとともに遮光膜−配線間スリット４８を覆う周辺部３０Ｂとを有する。このように、この変形例では、上層遮光膜３０が、画素部領域部３０Ａに対して周辺部３０Ｂを有することで、配線部１５側に延長され、遮光膜−配線間スリット４８および配線間スリット４９を覆うように設けられる。なお、この変形例においても、上層遮光膜３０は、上述した下層遮光膜２０の場合と同様に、少なくとも遮光膜−配線間スリット４８を覆うように設けられる。
【００９２】
この変形例では、上層遮光膜３０が、半導体基板１０に対して少なくとも遮光膜−配線間スリット４８を覆った状態で設けられる第２の遮光膜として機能し、下層遮光膜２０が、画素部２上に設けられ、画素部２の少なくともＯＢ部４０を覆う第１の遮光膜として機能する。この変形例の構成によっても、上述したような作用・効果を得ることができる。この変形例の構成は、例えば、下層遮光膜２０を配線層４６と同じ材料により構成できる場合等に適用することができる。
【００９３】
この変形例のように、画素部２の周囲に形成されるスリットを半導体基板１０に対して覆う構成は、上層に位置するスリットを下側から覆う構成に限定されず、下層に位置する遮光膜−配線間スリット４８や配線間スリット４９を上層遮光膜３０によって上側から覆う構成であってもよい。したがって、本技術に係る第２の遮光膜について「半導体基板１０に対してスリット状の間隔を覆った状態」には、スリット状の隙間が形成される層の下層として設けられる遮光膜によってそのスリット状の隙間を下側から覆った状態と、スリット状の隙間が形成される層の上層として設けられる遮光膜によってそのスリット状の隙間を上側から覆った状態とが含まれる。
【００９４】
［固体撮像素子の製造方法］
本実施形態に係る固体撮像素子１の製造方法について説明する。固体撮像素子１の製造方法においては、まず、Ｎ型のシリコン半導体基板である半導体基板１０に、Ｐ型の不純物領域としての半導体層１２が、イオン注入によって形成される（図２参照）。半導体層１２には、イオンインプラ技術が用いられ、Ｎ型不純物が所定の条件でイオン注入されることで、センサ部３や垂直転送レジスタ１３が形成される。
【００９５】
その後、各種不純物領域が形成された半導体基板１０の表面に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等が用いられシリコン酸化膜（ＳｉＯ２膜）等の絶縁膜が形成される。この絶縁膜上に、例えば多結晶シリコンからなる転送電極１４が、ＣＶＤ法やフォトリソグラフィ技術等が用いられて形成される。転送電極１４上には、シリコン酸化膜（ＳｉＯ２膜）等の層間絶縁膜が形成される。
【００９６】
このように、イオンインプラ技術やリソグラフィ技術などが活用されてセンサ部３や転送電極１４等が形成された後、図１０（ａ）に示すように、下層遮光膜２０を形成する工程が行われる。すなわち、半導体基板１０上に複数のセンサ部３を配列させる画素部２上に、センサ部３への光の入射を許容する開口部２０ａを有する下層遮光膜２０を形成する工程が行われる。
【００９７】
下層遮光膜２０は、半導体基板１０上に設けられる転送電極１４を、層間絶縁膜を介して覆うように形成される。下層遮光膜２０は、例えばタングステン（Ｗ）やアルミニウム（Ａｌ）等の金属材料がＣＶＤ法等によって開口部２０ａが形成されるようにパターニングされることで成膜される。下層遮光膜２０が形成された後、シリコン酸化膜（ＳｉＯ２膜）等の絶縁膜が形成される。
【００９８】
続いて、図１０（ｂ）に示すように、下層遮光膜２０の上層として、画素部２のうち、少なくともＯＢ部４０を覆う上層遮光膜３０と、画素部２の周囲に上層遮光膜３０との間に遮光膜−配線間スリット３５を隔てる配線層１６とを、互いに同じ階層部分として形成する工程が行われる。この工程では、上層遮光膜３０と、配線層１６の複数の配線１７とが、同じ材料により一括して同時に形成される。
【００９９】
上層遮光膜３０および配線層１６は、例えばタングステン（Ｗ）やアルミニウム（Ａｌ）等の金属材料がＣＶＤ法等によって所定の形状にパターニングされることで成膜される。ここで、上層遮光膜３０は、ＯＢ部４０および無効領域４２を覆うように形成される。また、配線層１６の配線１７については、図３に示すように、４本の配線１７が矩形状の画素部２に対して水平転送部５が設けられる側（図３において下側）以外の３辺側から画素部２を取り囲む形状となるようにパターニングされる。上層遮光膜３０および配線層１６が形成されることで、上層遮光膜３０と配線層１６（配線１７Ａ）との間には遮光膜−配線間スリット３５が形成され、配線層１６の配線１７間には配線間スリット３６が形成される（図１０（ｂ）参照）。
【０１００】
上層遮光膜３０および配線層１６が形成された後は、上層遮光膜３０と配線層１６との間や配線１７間に、シリコン酸化膜（ＳｉＯ２膜）等の絶縁膜がＣＶＤ法等によって埋め込むように形成される。ここで形成された絶縁膜が平坦化され、平坦化された絶縁膜（絶縁膜２１）上に、カラーフィルタ層２２、平坦化膜２４、マイクロレンズ２５が順に形成され、固体撮像素子１が得られる（図２参照）。
【０１０１】
このように、下層遮光膜２０を形成する工程と、上層遮光膜３０および配線層１６を形成する工程とを含む本実施形態の固体撮像素子１において、下層遮光膜２０を形成する工程では、下層遮光膜２０が遮光膜−配線間スリット３５および配線間スリット３６を覆った状態となるように、下層遮光膜２０が形成される。つまり、下層遮光膜２０は、その上方に形成される遮光膜−配線間スリット３５および配線間スリット３６に対してオーバーラップした状態となるように形成される。
【０１０２】
したがって、本実施形態の固体撮像素子１の製造方法において、下層遮光膜２０は、図１０（ａ）等に示すように、画素部２を覆う画素部領域部２０Ａと、この画素部領域部２０Ａから画素部２の外側に延長され画素部領域部２０Ａとともに遮光膜−配線間スリット３５および配線間スリット３６を覆う周辺部２０Ｂとを有するように形成される。
【０１０３】
このように、下層遮光膜２０は、画素部領域部２０Ａに対して周辺部２０Ｂを有することで、配線部１５側に延長され、少なくとも遮光膜−配線間スリット３５を覆うように形成される。したがって、例えば、下層遮光膜２０が、画素部２から数十マイクロメートルの距離に位置する遮光膜−配線間スリット３５の部分だけを覆うように設けられる構成の場合（図８参照）、この下層遮光膜２０を形成する工程では、下層遮光膜２０は、画素部２から数十マイクロメートルの距離に位置する遮光膜−配線間スリット３５を覆うように配線部１５側に延長して形成される。また、下層遮光膜２０によって遮光膜−配線間スリット３５および配線間スリット３６が覆われる構成の場合は、下層遮光膜２０は、複数の配線間スリット３６のうちの一部または全部の配線間スリット３６を覆うように形成される。
【０１０４】
以上のような固体撮像素子１の製造方法によれば、固体撮像素子１において、構造上、画素部２の周囲に形成される遮光膜−配線間スリット３５ないしは配線間スリット３６からの光が半導体基板１０に入射することを防止することができ、チップサイズの縮小にともなって生じやすくなる、スリットからの入射光に起因する黒レベルの乱れによる画質の劣化を防止することができる。そして、遮光膜−配線間スリット３５ないしは配線間スリット３６を覆うための構成として下層遮光膜２０が用いられることから、上述したように、下層遮光膜２０を形成する工程において、下層遮光膜２０のマスクパターンの形状を変更することで、遮光膜−配線間スリット３５および配線間スリット３６を覆う構成を容易に実現することが可能である。
【０１０５】
［固体撮像装置の構成］
上述した実施形態の固体撮像素子に相当する固体撮像素子５１を備える固体撮像装置５０について、図１１を用いて説明する。本実施形態に係る固体撮像装置５０は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、携帯電話器等に内蔵されるカメラユニット等において、撮像装置モジュールを構成する。
【０１０６】
固体撮像装置５０は、上述した実施形態に係る固体撮像素子５１と、固体撮像素子５１を所定のタイミングで駆動するための駆動信号を生成するタイミングジェネレータ５２とを備える。タイミングジェネレータ５２は、固体撮像素子５１を駆動するための各種のパルス信号を生成する機能と、生成したパルス信号を、固体撮像素子５１を駆動するためのドライブパルスに変換するドライバとしての機能とを有する。また、固体撮像装置５０は、タイミングジェネレータ５２等に電源を供給するバッテリ等の電源部、撮像により生成した画像データ等を記憶する記憶部、装置全体を制御する制御部等を有する。
【０１０７】
本実施形態では、固体撮像装置５０が有する電源部、記憶部、および制御部を構成する回路は、固体撮像素子５１とは別回路（別チップ）として設けられる。ただし、これらの各部を構成する回路は、固体撮像素子５１と同一のチップに設けたり、複数のチップに機能を分割して設けたりしてもよい。
【０１０８】
タイミングジェネレータ５２は、固体撮像素子５１が備える垂直転送部４を駆動する４相駆動パルスを固体撮像素子５１に入力する。つまり、タイミングジェネレータ５２は、垂直転送部４を構成する４種類の転送電極１４に、駆動電圧としての４相のクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４を、各転送電極１４に独立して供給・印加する。
【０１０９】
固体撮像素子５１は、タイミングジェネレータ５２からのクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４の入力を独立して受けるための入力部を有する。すなわち、固体撮像素子５１は、クロック・パルスφＶ１が入力される信号入力端子である第１駆動信号入力部５３ａと、クロック・パルスφＶ２が入力される信号入力端子である第２駆動信号入力部５３ｂと、クロック・パルスφＶ３が入力される信号入力端子である第３駆動信号入力部５３ｃと、クロック・パルスφＶ４が入力される信号入力端子である第４駆動信号入力部５３ｄとを有する。
【０１１０】
各駆動信号入力部５３ａ、５３ｂ、５３ｃ、５３ｄに入力されるクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４は、バスラインや所定の配線等を介して、各垂直転送部４を構成する各転送電極１４に印加される。この４相のクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４の大きさとタイミングが、固体撮像素子５１が有する制御部によって適切に制御されることにより、各センサ部３から垂直転送部４に読み出された信号電荷が、垂直転送部４の転送電極１４の並びに従って転送される。
【０１１１】
タイミングジェネレータ５２は、固体撮像素子５１が備える水平転送部５を駆動する２相駆動パルスを固体撮像素子５１に入力する。つまり、タイミングジェネレータ５２は、水平転送部５を構成する２種類の転送電極に、駆動電圧としての２相のクロック・パルスφＨ１、φＨ２を供給・印加する。
【０１１２】
固体撮像素子５１は、タイミングジェネレータ５２からのクロック・パルスφＨ１、φＨ２の入力を独立して受けるための入力部を有する。すなわち、固体撮像素子５１は、クロック・パルスφＨ１が入力される信号入力端子である第１駆動信号入力部５４ａと、クロック・パルスφＨ２が入力される信号入力端子である第２駆動信号入力部５４ｂとを有する。
【０１１３】
各駆動信号入力部５４ａ、５４ｂに入力されるクロック・パルスφＨ１、φＨ２は、バスラインや所定の配線等を介して、水平転送部５を構成する各転送電極に印加される。この２相のクロック・パルスφＨ１、φＨ２の大きさとタイミングが、固体撮像素子５１が有する制御部によって適切に制御されることにより、垂直転送部４から水平転送部５に転送された信号電荷が、水平方向に転送される。
【０１１４】
以上のような構成を備える本実施形態の固体撮像装置５０においては、タイミングジェネレータ５２が、固体撮像素子５１を駆動するための駆動信号を生成する駆動部として機能する。そして、本実施形態の固体撮像素子５１を備える固体撮像装置５０によれば、固体撮像素子５１において上述したように構造上、画素部２の周囲に形成されるスリットからの光が半導体基板１０に入射することを防止することができ、チップサイズの縮小にともなって生じやすくなる、スリットからの入射光に起因する黒レベルの乱れによる画質の劣化を防止することができる。
【０１１５】
［電子機器の構成例］
上述した実施形態に係る固体撮像素子は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、撮像機能を有する携帯電話器その他の機器等、各種の電子機器に適用される。以下では、上述した実施形態に係る固体撮像素子を備える電子機器の一例であるビデオカメラ１００について、図１２を用いて説明する。
【０１１６】
ビデオカメラ１００は、静止画像または動画の撮影を行うものである。ビデオカメラ１００は、上述した実施形態の固体撮像素子に相当する固体撮像素子１０１と、光学系１０２と、システムコントローラ１０３と、入力部１０４と、信号処理回路１０５とを有する。また、ビデオカメラ１００は、光学系１０２の機構を駆動するためのドライバ１０６と、固体撮像素子１０１を駆動するためのタイミングジェネレータ（ＴＧ）１０７とを有する。
【０１１７】
光学系１０２は、例えば一または複数の光学レンズ１０８を有する光学レンズ系として構成されるものであり、固体撮像素子１０１のセンサ部３に入射光を導く。光学系１０２は、被写体からの像光（入射光）を固体撮像素子１０１の撮像面上に結像させる。これにより、固体撮像素子１０１内に、一定期間信号電荷が蓄積される。光学系１０２は、固体撮像素子１０１への光照射期間および遮光期間を制御するためのシャッタ装置１０９を有する。また、光学系１０２は、光学レンズ１０８を移動させてフォーカス合わせやズーミングを行うための駆動機構や絞り等を有する。ドライバ１０６は、システムコントローラ１０３からの制御信号に応じて、光学系１０２内の機構の駆動を制御する。
【０１１８】
タイミングジェネレータ１０７は、固体撮像素子１０１を駆動するための駆動信号（タイミング信号）を生成する駆動回路として機能する。タイミングジェネレータ１０７は、システムコントローラ１０３の制御の下で、固体撮像素子１０１を所定のタイミングで駆動するための駆動信号（タイミング信号）を生成し、固体撮像素子１０１に供給する。
【０１１９】
タイミングジェネレータ１０７から固体撮像素子１０１に供給される駆動信号により、固体撮像素子１０１の信号電極の転送動作等が制御される。つまり、固体撮像素子１０１は、タイミングジェネレータ１０７から供給される駆動信号に基づいて駆動し、入射光の電気信号への変換や信号電荷の転送動作等を行う。タイミングジェネレータ１０７は、固体撮像素子１０１を駆動するための駆動信号として各種のパルス信号を生成する機能と、生成したパルス信号を、固体撮像素子１０１を駆動するためのドライブパルスに変換するドライバとしての機能とを有する。
【０１２０】
システムコントローラ１０３は、ビデオカメラ１００の各部を統括的に制御し、その制御のための各種演算を実行する。システムコントローラ１０３は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やメモリや入出力インターフェイス等がバスライン等によって互いに接続された構成を備える。入力部１０４は、ユーザの操作入力を受け付ける操作キーやダイアル等の各種操作部を含み、操作入力に応じた制御信号をシステムコントローラ１０３に出力する。
【０１２１】
信号処理回路１０５は、各種の信号処理を行う機能を有し、固体撮像素子１０１の出力信号を処理する。信号処理回路１０５により実行される信号処理には、例えば固体撮像素子１０１から出力されるデジタル信号に対するＡＦ（Ａｕｔｏ  Ｆｏｃｕｓ）処理やＡＥ（Ａｕｔｏ  Ｅｘｐｏｓｕｒｅ）処理等の各種カメラ信号処理が含まれる。信号処理回路１０５は、入力された信号を処理することで、映像信号を出力する。信号処理回路１０５から出力された映像信号は、メモリ等の記憶媒体に記憶されたり、液晶表示装置等のモニタに出力されたりする。
【０１２２】
なお、本実施形態のビデオカメラ１００は、固体撮像素子１０１と、光学系１０２と、システムコントローラ１０３と、入力部１０４と、信号処理回路１０５と、ドライバ１０６と、タイミングジェネレータ１０７とがモジュール化されたカメラモジュールあるいは撮像機能モジュールの形態も含む。
【０１２３】
以上のような構成を備える本実施形態の固体撮像素子１０１を有するビデオカメラ１００によれば、固体撮像素子１０１において上述したように構造上、画素部２の周囲に形成されるスリットからの光が半導体基板１０に入射することを防止することができ、チップサイズの縮小にともなって生じやすくなる、スリットからの入射光に起因する黒レベルの乱れによる画質の劣化を防止することができる。
【０１２４】
以上説明した本技術の実施の形態においては、固体撮像素子としてＣＣＤ型の固体撮像素子を例に説明したが、本技術は、ＣＭＯＳ型の固体撮像素子を含め他の型の固体撮像素子への適用も可能である。ＣＭＯＳ型の固体撮像素子の場合、センサ部や転送トランジスタ、増幅トランジスタ等が設けられた半導体基板上に、画素部におけるトランジスタ部やＯＢ部を遮光するための遮光膜が設けられる。そして、この遮光膜が、配線層において形成されるスリット状の間隔を覆うように設けられる。
【０１２５】
また、ＣＭＯＳ型の固体撮像素子の場合、その製造方法では、イオンインプラ技術やフォトリソグラフィ技術などが活用されてセンサ部や転送トランジスタ、増幅トランジスタ等が形成された後、画素部におけるトランジスタ部やＯＢ部を遮光するための遮光膜を形成する工程が行われる。この遮光膜を形成する工程において、画素部から例えば数十マイクロメートルの距離にある配線層のスリットを覆うように、遮光膜が形成される。
【０１２６】
このように、本技術は、光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部にＯＢ部を有し、ＯＢ部を覆う遮光膜と配線層との間にスリット状の間隔が存在する構成を備える固体撮像素子において適用することができる。そして、本技術によれば、画素部に設けられる遮光膜を用い、半導体基板に対してスリット状の間隔を覆うことで、スリット状の間隔からの光が半導体基板まで達することがないように遮光することができる。
【０１２７】
なお、本技術は、以下のような構成を取ることができる。
（１）半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部と、前記画素部の一部であり、前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部と、前記画素部上に設けられ、前記画素部の少なくとも前記オプティカルブラック部を覆う第１の遮光膜と、前記画素部の周囲に設けられ、前記第１の遮光膜との間にスリット状の間隔を隔てて設けられる配線層を有する配線部と、前記半導体基板に対して前記スリット状の間隔を覆った状態で設けられる第２の遮光膜と、を備える、固体撮像素子。
（２）前記第２の遮光膜は、前記画素部を覆う画素部領域部と、該画素部領域部から前記画素部の外側に延長され前記画素部領域部とともに前記スリット状の間隔を覆う周辺部と、を有する、前記（１）に記載の固体撮像素子。
（３）前記第２の遮光膜は、前記第１の遮光膜に対して下側の層として設けられ、前記センサ部への光の入射を許容する開口部を有する遮光膜である、前記（１）または（２）に記載の固体撮像素子。
（４）前記配線層は、互いに同じ階層部分として互いの間にスリット状の間隔を隔てて設けられる複数の配線を有し、前記第２の遮光膜は、前記半導体基板に対して前記複数の配線間のスリット状の間隔を覆った状態で設けられる、前記（１）から（３）のいずれかに記載の固体撮像素子。
（５）半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部上に、前記センサ部への光の入射を許容する開口部を有する下層遮光膜を形成する工程と、前記下層遮光膜の上層として、前記画素部のうち、少なくとも前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部を覆う上層遮光膜と、前記画素部の周囲に前記上層遮光膜との間にスリット状の間隔を隔てる配線層とを、互いに同じ階層部分として形成する工程と、を含み、前記下層遮光膜を形成する工程は、前記下層遮光膜が前記スリット状の間隔を覆った状態となるように、前記下層遮光膜を形成する、固体撮像素子の製造方法。
（６）固体撮像素子と、前記固体撮像素子を駆動するための駆動信号を生成する駆動部と、を有し、前記固体撮像素子は、半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部と、前記画素部の一部であり、前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部と、前記画素部上に設けられ、前記画素部の少なくとも前記オプティカルブラック部を覆う第１の遮光膜と、前記画素部の周囲に設けられ、前記第１の遮光膜との間にスリット状の間隔を隔てて設けられる配線層を有する配線部と、前記半導体基板に対して前記スリット状の間隔を覆った状態で設けられる第２の遮光膜と、を備える、固体撮像装置。
（７）固体撮像素子と、前記固体撮像素子のセンサ部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる画素部と、前記画素部の一部であり、前記センサ部によって黒レベルの基準となる信号を出力するオプティカルブラック部と、前記画素部上に設けられ、前記画素部の少なくとも前記オプティカルブラック部を覆う第１の遮光膜と、前記画素部の周囲に設けられ、前記第１の遮光膜との間にスリット状の間隔を隔てて設けられる配線層を有する配線部と、前記半導体基板に対して前記スリット状の間隔を覆った状態で設けられる第２の遮光膜と、を備える、電子機器。
【符号の説明】
【０１２８】
１      固体撮像素子
２      画素部
３      センサ部
１０    半導体基板
１５    配線部
１６    配線層
１７    配線
２０    遮光膜、下層遮光膜（第２の遮光膜）
２０ａ  開口部
２０Ａ  画素部領域部
２０Ｂ  周辺部
３０    遮光膜、上層遮光膜（第１の遮光膜）
３５    遮光膜−配線間スリット
３６    配線間スリット
４０    ＯＢ部（オプティカルブラック部）
５０    固体撮像装置
５１    固体撮像素子
５２    タイミングジェネレータ（駆動部）
１００  ビデオカメラ（電子機器）
１０１  固体撮像素子
１０２  光学系
１０５  信号処理回路
１０７  タイミングジェネレータ（駆動回路）
【図１】
2013143610.tif 000003
【図２】
2013143610.tif 000004
【図３】
2013143610.tif 000005
【図４】
2013143610.tif 000006
【図５】
2013143610.tif 000007
【図６】
2013143610.tif 000008
【図７】
2013143610.tif 000009
【図８】
2013143610.tif 000010
【図９】
2013143610.tif 000011
【図１０】
2013143610.tif 000012
【図１１】
2013143610.tif 000013
【図１２】
2013143610.tif 000014