(57)【要約】      （修正有）【課題】電源線及び信号線を含む多芯ケーブルのケーブル長が長くなった場合でも、電源線と信号線との電位差による故障や誤動作を回避することが可能な情報処理装置、及び信号伝達回路を提供する。【解決手段】アンテナ制御装置１０は、第１及び第２の信号線ならびにグランド電源線及び第１の電源線を含む多芯ケーブルが接続されるコネクタ部３と、第１及び第２の信号線を介して伝送される信号に基づいて処理を行う制御回路４と、コネクタ部３と制御回路４との間に介在する信号伝達回路６とを備え、信号伝達回路６は、グランド電源線及び第１の電源線の電圧と第１及び第２の信号線のうち少なくとも一方の電圧とを比較する比較回路部７、及び比較回路部７の比較結果を示す信号に基づいて第１及び第２の信号線の信号を制御回路４に伝達するか否かを切り替える切替回路部８を有する。【選択図】図５
2013157792.tif 000002
【特許請求の範囲】
【請求項１】
電源線及び複数の信号線を含む多芯ケーブルが接続されるコネクタ部と、
前記複数の信号線を介して伝送される信号に基づいて所定の情報処理を行う情報処理部と、
前記コネクタ部と前記情報処理部との間に介在する信号伝達回路とを備え、
前記信号伝達回路は、前記電源線の電圧と前記複数の信号線のうち少なくとも一つの信号線の電圧とを比較する比較回路部、及び前記比較回路部の比較結果を示す信号に基づいて前記信号線の信号を前記情報処理部に伝達するか否かを切り替える切替回路部を有する
情報処理装置。
【請求項２】
前記複数の信号線は、差動によって前記信号を伝送する一対の信号線を含み、
前記比較回路部は、前記電源線の電圧と前記一対の信号線の平均電圧とを比較する、
請求項１に記載の情報処理装置。
【請求項３】
前記比較回路部は、前記電源線の電圧と前記複数の信号線のうち少なくとも一つの信号線の電圧の最低電圧とを比較する、
請求項１に記載の情報処理装置。
【請求項４】
前記比較回路部は、前記電源線の電圧と前記複数の信号線のうち少なくとも一つの信号線の電圧の最高電圧とを比較する、
請求項１又は３に記載の情報処理装置。
【請求項５】
電源線及び信号線を含む多芯ケーブルが接続されるコネクタと、及び前記多芯ケーブルを介して伝送される信号に基づいて所定の情報処理を行う情報処理部の間に介在し、
前記電源線の電圧と前記信号線の電圧とを比較する比較回路部と、
前記比較回路の比較結果を示す信号に基づいて前記信号線の信号を前記情報処理部に伝達するか否かを切り替える切替回路部と
を有する信号伝達回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ケーブルを介して伝送される信号に基づいて情報処理を行う情報処理装置及び信号伝達回路に関する。
【背景技術】
【０００２】
近年、第３世代の携帯電話方式である３Ｇ通信方式の普及により、このデジタル通信方式に対応した電波送受信のシステムが進歩している。このようなデジタル通信方式において、無線基地局に接続されるアンテナ装置の制御をおこなう国際標準規格として、ＡＩＳＧ（Antenna Interface Standards Group）の規格が存在する（例えば、特許文献１及び非特許文献１参照）。
【０００３】
このＡＩＳＧの規格に対応した無線基地局では、複数のアンテナ装置のそれぞれに設けられたアンテナ制御装置に制御信号を送信し、例えば各アンテナ装置の垂直面内の指向性を通信トラフィックに応じて変更することが可能となっている。複数のアンテナ制御装置は、両端にコネクタが接続された複数の多芯ケーブルによって数珠つなぎ状にデイジーチェーン接続され、デイジーチェーン接続の上流側に接続されたＡＩＳＧ制御装置によって多芯ケーブルの電源線及び信号線に電源電圧及び制御信号が印加される。そして、各アンテナ制御装置は、電源線から供給される電源によって動作し、信号線によって伝送された制御信号に基づいて所定の情報処理を行い、アンテナ装置の制御を行う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２０１０−５１９８０４号公報
【非特許文献】
【０００５】
【非特許文献１】Antenna Interface Standards Group、“AISG Website”、［平成２３年９月２５日検索］、インターネット（URL：http://aisg.torni.fi/AISG v2.0 .pdf）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
多芯ケーブルの電源線には、各アンテナ制御装置が消費する電力に応じた電流が流れる。また、電源線には電気抵抗の比較的小さい銅等の金属が使用されるが、電源線の電気抵抗はケーブル長に応じて増大し、例えば鉄塔の頂上部に複数のアンテナ装置を配置し、ＡＩＳＧ制御装置を地上に設置した無線基地局では、ケーブル長が数十メートルにも及ぶ場合がある。このため、電源線における電圧降下が無視し得ない程度に大きくなる場合がある。一方、信号線に流れる電流は電源線に比較して十分に小さく、信号線における電圧降下は電源線に比較して小さい。
【０００７】
この結果、グランド側の電源線の電位を基準にした場合、デイジーチェーン接続の下流側に接続されたアンテナ制御装置ほど、信号線の電位がマイナス側にずれることとなる。
【０００８】
例えば、ＡＩＳＧの規格に定められているように、信号線を介した制御信号の伝送をＲＳ４８５の規格に準拠して行う場合には、信号線の電位は＋１２Ｖから−７Ｖまでの範囲である必要があるが、電源線の電圧降下により信号線の電位がこの範囲外となると、アンテナ制御装置の通信インタフェースの故障や誤動作を招来するおそれがある。
【０００９】
そこで、本発明は、電源線及び信号線を含む多芯ケーブルのケーブル長が長くなった場合でも、電源線と信号線との電位差による故障や誤動作を回避することが可能な情報処理装置、及び当該故障や誤動作を回避するための信号伝達回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決することを目的として、電源線及び複数の信号線を含む多芯ケーブルが接続されるコネクタ部と、前記複数の信号線を介して伝送される信号に基づいて所定の情報処理を行う情報処理部と、前記コネクタ部と前記情報処理部との間に介在する信号伝達回路とを備え、前記信号伝達回路は、前記電源線の電圧と前記複数の信号線のうち少なくとも一つの信号線の電圧とを比較する比較回路部、及び前記比較回路部の比較結果を示す信号に基づいて前記信号線の信号を前記情報処理部に伝達するか否かを切り替える切替回路部を有する情報処理装置を提供する。
【００１１】
また、前記複数の信号線は、差動によって前記信号を伝送する一対の信号線を含み、前記比較回路部は、前記電源線の電圧と前記一対の信号線の平均電圧とを比較するようにしてもよい。
【００１２】
また、前記比較回路部は、前記電源線の電圧と前記複数の信号線のうち少なくとも一つの信号線の電圧の最低電圧とを比較するようにしてもよい。
【００１３】
また、前記比較回路部は、前記電源線の電圧と前記複数の信号線のうち少なくとも一つの信号線の電圧の最高電圧とを比較するようにしてもよい。
【００１４】
また、本発明は、上記課題を解決することを目的として、電源線及び信号線を含む多芯ケーブルが接続されるコネクタと、及び前記多芯ケーブルを介して伝送される信号に基づいて所定の情報処理を行う情報処理部の間に介在し、前記電源線の電圧と前記信号線の電圧とを比較する比較回路部と、前記比較回路の比較結果を示す信号に基づいて前記信号線の信号を前記情報処理部に伝達するか否かを切り替える切替回路部とを有する信号伝達回路を提供する。
を提供する。
【発明の効果】
【００１５】
本発明に係る情報処理装置及び信号伝達回路によれば、電源線及び信号線を含む多芯ケーブルのケーブル長が長くなった場合でも、電源線と信号線との電位の差による故障や誤動作を回避することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態に係るアンテナ制御装置が搭載されたアンテナ装置の一構成例を示す構成図である。
【図２】アンテナ装置に内蔵されたアレイアンテナの構成例を示す斜視図である。
【図３】無線基地局の制御システムの構成例を示す構成図である。
【図４】多芯ケーブルの断面を模式的に示す断面図である。
【図５】アンテナ制御装置の構成例を示す構成図である。
【図６】信号伝達回路の構成例を示す回路図である。
【図７】ＡＩＳＧ制御装置のコネクタにおけるグランド電源線の電位を基準とした複数の多芯ケーブルの各部位におけるグランド電源線、ならびに信号線の電位の一例を示すグラフである。
【図８】第１の実施の形態の変形例に係る比較回路部の構成例を示す回路図である。
【図９】第１の実施の形態の他の変形例に係る比較回路部の構成例を示す回路図である。
【図１０】第１の実施の形態の他の変形例に係る比較回路部の構成例を示す回路図である。
【図１１】第１の実施の形態の他の変形例に係る比較回路部の構成例を示す回路図である。
【図１２】第１の実施の形態の変形例に係る切替回路部の構成例を示す回路図である。
【図１３】第１の実施の形態の他の変形例に係る切替回路部の構成例を示す回路図である。
【図１４】第１の実施の形態の他の変形例に係る切替回路部の構成例を示す回路図である。
【図１５】第１の実施の形態の他の変形例に係る切替回路部の構成例を示す回路図である。
【図１６】第２の実施の形態に係る信号伝達回路の構成例を示す回路図である。
【図１７】第２の実施の形態の変形例に係る最高・最低電圧検出回路の構成例を示す回路図である。
【図１８】第２の実施の形態の他の変形例に係る最高・最低電圧検出回路の構成例を示す回路図である。
【図１９】第２の実施の形態の他の変形例に係る最高・最低電圧検出回路の構成例を示す回路図である。
【図２０】第２の実施の形態の他の変形例に係る最高・最低電圧検出回路の構成例を示す回路図である。
【図２１】第２の実施の形態の他の変形例に係る最高・最低電圧検出回路の構成例を示す回路図である。
【図２２】第２の実施の形態の他の変形例に係る最高・最低電圧検出回路の構成例を示す回路図である。
【図２３】第２の実施の形態の他の変形例に係る最高・最低電圧検出回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１７】
［第１の実施の形態］
次に、本発明の第１の実施の形態について、図１〜図６を参照して説明する。
【００１８】
図１は、本発明の第１の実施の形態に係るアンテナ制御装置が搭載されたアンテナ装置の構成例を示す構成図である。図２は、アンテナ装置に内蔵されたアレイアンテナの構成例を示す斜視図である。１つの無線基地局には、このようなアンテナ装置が複数配置されている。
【００１９】
このアンテナ装置１は、支柱１９に支持金具１１１によって支持された円筒状の筒体１１と、筒体１１に収容されたアレイアンテナ１２と、移相器１３と、情報処理装置としてのアンテナ制御装置１０とを有している。本実施の形態では、アンテナ制御装置１０が、アレイアンテナ１２の指向性を制御するＲＥＴ（Remote Electrical Tilt）ユニットとして機能する場合について説明する。なお、アンテナ制御装置１０の機能としては、これに限らず、例えばアンテナ制御装置１０が、アレイアンテナ１２によって送受信される信号の増幅率を制御する機能を有していてもよい。あるいは、アレイアンテナ１２の指向性を制御する機能と増幅率を制御する機能の両方を備えていてもよい。
【００２０】
アレイアンテナ１２は、図２に示すように、反射板１２０と、反射板１２０に支持された複数のアンテナ素子１２１とを有している。各アンテナ素子１２１は、垂直偏波用の第１エレメント１２１ａと、水平偏波用の第２エレメント１２１ｂとを直角に交差して構成されている。図２に示す例では、複数のアンテナ素子１２１が鉛直方向に沿って複列（２列）に配置されている。
【００２１】
各アンテナ素子１２１によって送受信される信号は、移相器１３によって位相が調節される。移相器１３は、例えば、入力側導体と、出力側導体と、入力側導体に入力された高周波信号を出力側導体へ伝達するための結合導体と、結合導体を回転又は移動させるモータ等からなる駆動機構とを有する分配移相器である。移相器１３によって複数のアンテナ素子１２１間の信号の位相差を調節することで、アレイアンテナ１２の垂直面内の指向性を可変とすることができる。
【００２２】
移相器１３は、ＡＩＳＧの規格に準拠したアンテナ制御装置１０によって制御される。アンテナ制御装置１０は、筒体１１の外周に設けられたカバー部材１１２に収容され、筒体１１の開口１１ａに挿通された電線１３０によって移相器１３に接続されている。アンテナ制御装置１０は、電線１３０を介して移相器１３を制御し、アレイアンテナ１２の垂直面内の指向性を変化させる。
【００２３】
図３は、本実施の形態に係る無線基地局の制御システム１１０の構成例を示す構成図である。図４は、複数のアンテナ制御装置１０を接続する多芯ケーブル２の断面を模式的に示す概略の断面図である。
【００２４】
この無線基地局の制御システム１１０は、上位コントローラであるＡＩＳＧ制御装置１００に、複数（図３に示す例では５台）のアンテナ制御装置１０が多芯ケーブル２によってデイジーチェーン接続されている。この多芯ケーブル２には、図４に示すように、グランド電源線２０と、第１〜第３の電源線２１〜２３と、グランド信号線２４と、第１及び第２の信号線２５，２６とが含まれ、これらの電線が絶縁性樹脂からなるシース２ｃによって覆われている。多芯ケーブル２の両端には、アンテナ制御装置１０のコネクタ１０ａ，１０ｂに着脱可能なコネクタ２ａ，２ｂが設けられている。
【００２５】
第１の電源線２１は、１０〜３０Ｖの直流電源を供給する電源線であり、ＡＩＳＧの規格では”Mandatory”（必須接続）となっている。第２の電源線２２は、＋１２Ｖの直流電源を供給する電源線であり、ＡＩＳＧの規格では”Optional”（任意接続）となっている。第３の電源線２３は、−４８Ｖの直流電源を供給する電源線であり、ＡＩＳＧの規格では”Optional”（任意接続）となっている。従って、多芯ケーブル２は、第２の電源線２２及び第３の電源線２３の一方又は両方を備えていなくともよい。
【００２６】
また、第１及び第２の信号線２５，２６は、ＲＳ４８５の規格に準拠したシリアル伝送を行う一対のツイストペア線である。第１の信号線２５及び第２の信号線２６は、信号の極性が互いに反転しており、差動によって信号を伝送する。
【００２７】
ＡＩＳＧ制御装置１００は、直流電源装置１００ａを備え、この直流電源装置１００ａから複数の多芯ケーブル２の第１〜第３の電源線２１〜２３の何れかを介して各アンテナ制御装置１０に電源を供給する。また、ＡＩＳＧ制御装置１００は、ＣＰＵ（Central Processing Unit）等からなる制御回路１００ｂを備え、この制御回路１００ｂから複数の多芯ケーブル２の第１及び第２の信号線２５，２６を介して各アンテナ制御装置１０に制御信号を出力する。
【００２８】
各アンテナ制御装置１０は、第１〜第３の電源線２１〜２３の何れかから供給される電源によって動作する。本実施の形態では、第１の電源線２１によって供給される１０〜３０Ｖの直流電源によって各アンテナ制御装置１０が動作するものとする。
【００２９】
図５は、アンテナ制御装置１０の構成例を示す構成図である。アンテナ制御装置１０は、コネクタ１０ａ及びコネクタ１０ｂからなるコネクタ部３と、情報処理部としての制御回路４と、連結配線５０〜５６と、信号伝達回路６とを備えている。
【００３０】
制御回路４は、ＣＰＵ４０、記憶素子４１、送受信素子４２、及び駆動回路４３等の電子部品からなる。ＣＰＵ４０は、記憶素子４１に記憶されたプログラムに基づいて所定の情報処理を行う。送受信素子４２は、ＡＩＳＧ制御装置１００から送信される制御信号を受信し、ＣＰＵ４０の読み出し信号に応じて、受信した制御信号の内容をＣＰＵ４０に出力する。また、送受信素子４２は、ＡＩＳＧ制御装置１００からの送信に対する応答信号を送信する。ＣＰＵ４０は、入力された制御信号の内容に基づいて、駆動回路４３を介した出力により移相器１３を制御する。これらの電子部品は、多芯ケーブル２の第１の電源線２１に印加される電源電圧が図略のＤＣ−ＤＣコンバータによって電圧変換された出力によって動作する。
【００３１】
連結配線５０〜５６は、コネクタ１０ａに接続された多芯ケーブル２とコネクタ１０ｂに接続された他の多芯ケーブル２とのそれぞれのグランド電源線２０、第１〜第３の電源線２１〜２３、グランド信号線２４、及び第１〜第２の信号線２５，２６を相互に電気的に接続する。
【００３２】
より具体的には、連結配線５０は、コネクタ１０ａに接続された多芯ケーブル２のグランド電源線２０と、コネクタ１０ｂに接続された他の多芯ケーブル２のグランド電源線２０とを接続する。連結配線５１〜５３は、コネクタ１０ａに接続された多芯ケーブル２の第１〜第３の電源線２１〜２３と、コネクタ１０ｂに接続された他の多芯ケーブル２の第１〜第３の電源線２１〜２３とをそれぞれ接続する。同様に、連結配線５４〜５６は、コネクタ１０ａに接続された多芯ケーブル２のグランド信号線２４、及び第１〜第２の信号線２５，２６と、コネクタ１０ｂに接続された他の多芯ケーブル２のグランド信号線２４、及び第１〜第２の信号線２５，２６とをそれぞれ接続する。
【００３３】
信号伝達回路６は、グランド電源線２０及び第１の電源線２１の電圧と第１及び第２の信号線２５，２６の電圧とを比較する比較回路部７、及び比較回路部７の比較結果を示す信号に基づいて第１及び第２の信号線２５，２６の信号を制御回路４に伝達するか否かを切り替える切替回路部８を有する。
【００３４】
より具体的には、信号伝達回路６は、グランド電源線２０及び第１の電源線２１の電圧に基づいて生成した電圧と第１及び第２の信号線２５，２６の電圧とを比較し、生成した電圧に対して第１及び第２の信号線２５，２６の電圧が所定の範囲であれば第１及び第２の信号線２５，２６の信号を出力配線６１，６２を介して制御回路４に伝達し、第１及び第２の信号線２５，２６の電圧がこの所定の範囲外であれば、第１及び第２の信号線２５，２６の信号を制御回路４に伝達しないように構成されている。また、本実施の形態では、切替回路部８がリレー回路によって構成されている。以下、信号伝達回路６の具体例について、回路図を参照して説明する。
【００３５】
図６は、信号伝達回路６の構成例を示す回路図である。この信号伝達回路６は、比較回路部７及び切替回路部８からなる。
【００３６】
比較回路部７は、第１及び第２の抵抗器７１１ａ，７１１ｂと、オペアンプ７１２ａと、第１及び第２のコンパレータ７１２ｂ，７１２ｃを有して構成されている。第１の抵抗器７１１ａの一端には第１の信号線２５に接続された連結配線５５が、第２の抵抗器７１１ｂの一端には第２の信号線２６に接続された連結配線５６が、それぞれ接続されている。また、第１の抵抗器７１１ａの他端及び第２の抵抗器７１１ｂの他端は、オペアンプ７１２ａの非反転入力端子に共に接続されている。オペアンプ７１２ａの反転入力端子には、オペアンプ７１２ａの出力端子が直接接続されている。すなわち、オペアンプ７１２ａは、電圧利得が１の電圧フォロワを構成している。
【００３７】
連結配線５５の電圧をＶＡ、連結配線５６の電圧をＶＢ、第１の抵抗器７１１ａの抵抗値をＲ１、第２の抵抗器７１１ｂの抵抗値をＲ２とすると、オペアンプ７１２ａの出力電圧ＶＡＶＲは、ＶＡＶＲ＝（ＶＡ×Ｒ２＋ＶＢ×Ｒ１）／（Ｒ１＋Ｒ２）となる。ここで、本実施の形態では、Ｒ１＝Ｒ２であり、出力電圧ＶＡＶＲはＶＡとＶＢの平均電圧である。なお、オペアンプ７１２ａの非反転入力端子と基準電位（例えば連結配線５０）との間に平滑コンデンサを設けてもよい。この場合には、比較回路部７が低域通過フィルタ機能を有することとなる。
【００３８】
この出力電圧ＶＡＶＲは、第１のコンパレータ７１２ｂの反転入力端子、及び第２のコンパレータ７１２ｃの非反転入力端子に入力される。第１のコンパレータ７１２ｂの出力端子と第２のコンパレータ７１２ｃの出力端子とは出力信号線７０によって短絡されている。
【００３９】
第１のコンパレータ７１２ｂの反転入力端子には、第１の閾値電圧ＶＲＥＦ１が供給され、第２のコンパレータ７１２ｃの非反転入力端子には、第２の閾値電圧ＶＲＥＦ２が供給される。また、第１の閾値電圧ＶＲＥＦ１は、第２の閾値電圧ＶＲＥＦ２よりも高くなるように設定されている。第１の閾値電圧ＶＲＥＦ１は、アンテナ制御装置１０が正常に動作することのできる出力電圧ＶＡＶＲの上限値に対応し、第２の閾値電圧ＶＲＥＦ２は、アンテナ制御装置１０が正常に動作することのできる出力電圧ＶＡＶＲの下限値に対応する。
【００４０】
第１の基準電圧ＶＲＥＦ１及び第２の基準電圧ＶＲＥＦ２は、グランド電源線２０及び第１の電源線２１の電圧（連結配線５０及び連結配線５１の電圧）に基づいて生成される。例えば、グランド電源線２０及び第１の電源線２１の電圧を一対の抵抗器により分圧することで、第１の基準電圧ＶＲＥＦ１及び第２の基準電圧ＶＲＥＦ２を生成することが可能である。ＲＳ４８５の規格では、信号の電圧範囲が−７〜＋１２Ｖ、信号の電圧の振幅が数Ｖであるので、第１の基準電圧ＶＲＥＦ１は例えば＋１０Ｖ、第２の基準電圧ＶＲＥＦ２は例えば−５Ｖに設定することができる。なお、第１の基準電圧ＶＲＥＦ１及び第２の基準電圧ＶＲＥＦ２をより安定させるために、グランド電源線２０（連結配線５０）及び第１の電源線２１（連結配線５１）の電圧を分圧する一対の抵抗器の少なくとも一方の抵抗器と並列に、平滑用のコンデンサを接続してもよい。また、抵抗器と定電圧ダイオードとの直列回路を連結配線５０と連結配線５１との間に接続し、この抵抗器と定電圧ダイオードとの間の電圧を第１の基準電圧ＶＲＥＦ１，第２の基準電圧ＶＲＥＦ２としてもよい。またさらに、この定電圧ダイオードと並列に平滑用のコンデンサを接続してもよい。
【００４１】
このように構成された比較回路部７は、ＶＡＶＲが第１の閾値電圧ＶＲＥＦ１よりも高い場合（ＶＡＶＲ＞ＶＲＥＦ１）、又はＶＡＶＲが第２の閾値電圧ＶＲＥＦ２よりも低い場合（ＶＡＶＲ＜ＶＲＥＦ２）には、出力信号線７０の電圧がＬｏｗレベルとなり、これ以外の場合（ＶＲＥＦ２≦ＶＡＶＲ≦ＶＲＥＦ１には、出力信号線７０の電圧がＨｉｇｈレベルとなる。
【００４２】
出力信号線７０は、切替回路部８に接続されている。切替回路部８は、コイル８１ａと、コイル８１ａの磁力によって開状態及び閉状態が切り替わる第１及び第２の接点８１ｂ，８１ｃを有して構成されている。本実施の形態では、第１及び第２の接点８１ｂ，８１ｃが、コイル８１ａへの通電時に開状態となり、コイル８１ａの非通電時に閉状態となる所謂ｂ接点である。
【００４３】
コイル８１ａの一端には出力信号線７０が接続され、他端はコイル８１ａにコイル電流を流すための正電源（例えば連結配線５１）に接続されている。第１の接点８１ｂの一端には連結配線５５が接続され、他端には出力配線６１が接続されている。また、第２の接点８１ｃの一端には連結配線５６が接続され、他端には出力配線６２が接続されている。
【００４４】
このように構成された信号伝達回路６は、第１の信号線２５と第２の信号線２６の平均電圧（連結配線５５，５６の平均電圧）ＶＡＶＲが第１の閾値電圧ＶＲＥＦ１以下かつ第２の閾値電圧ＶＲＥＦ２以上の場合には、第１及び第２の信号線２５，２６の信号を制御回路４に伝達し、平均電圧ＶＡＶＲが第１の閾値電圧ＶＲＥＦ１よりも高い場合、又はＶＡＶＲが第２の閾値電圧ＶＲＥＦ１よりも低い場合には、第１及び第２の信号線２５，２６の信号を制御回路４に伝達しない。
【００４５】
（第１の実施の形態の作用及び効果）
次に、本実施の形態の作用及び効果について説明する。図７は、ＡＩＳＧ制御装置１００のコネクタ１００ｃにおけるグランド電源線２０の電位を基準（０Ｖ）とした複数の多芯ケーブル２の各部位におけるグランド電源線２０、ならびに第１及び第２の信号線２５，２６の電位の一例を示すグラフである。また、このグラフでは、グランド電源線２０の電位よりも７Ｖ低い（マイナス側の）電位を破線で示している。
【００４６】
ＡＩＳＧ制御装置１００のコネクタ１００ｃでは、信号の伝送時における第１及び第２の信号線２５，２６の電位の変動幅の下限の電位（ＶＬＯＷ）及び上限の電位（ＶＨＩＧＨ）が共に０Ｖ以上である。しかし、正電源使用時における多芯ケーブル２のグランド電源線２０の導体抵抗により、ＡＩＳＧ制御装置１００から離れるに従って、グランド電源線２０の電位が高くなる。一方、第１及び第２の信号線２５，２６に流れる電流はグランド電源線２０に比較して僅かであるので、第１及び第２の信号線２５，２６の電圧の変動幅の下限及び上限は、ＡＩＳＧ制御装置１００からのケーブル長が長くなっても、大きくは変化しない。
【００４７】
これにより、ＡＩＳＧ制御装置１００からのケーブル長が所定の位置（図７にＰ１で示す）よりも長い領域では、第１及び第２の信号線２５，２６の電圧の変動幅の下限（ＶＬＯＷ）が、グランド電源線２０の電位よりも７Ｖ以上低くなる。前述のように、ＲＳ４８５の規格では、信号線の電位は基準電圧に対して＋１２Ｖから−７Ｖまでの範囲である必要があるが、第１及び第２の信号線２５，２６の電圧の変動幅の下限（ＶＬＯＷ）がグランド電源線２０の電位よりも７Ｖ以上低くなると、正常に通信を行えない可能性があり、また、第１及び第２の信号線２５，２６とグランド電源線２０との電位差によっては、ＲＳ４８５の規格に準拠した通信を行う通信インタフェース回路に故障が発生する可能性がある。
【００４８】
しかし、本実施の形態に係るアンテナ制御装置１０では、第１及び第２の信号線２５，２６の電圧が、ＲＳ４８５の規格に則った通信を正常に行うことのできる所定の範囲内ではない場合に、第１及び第２の信号線２５，２６の信号の伝達が切替回路部８で遮断され、制御回路４には伝達されない。よって、アンテナ制御装置１０の故障や誤動作を回避することが可能となる。
【００４９】
（比較回路部の変形例）
比較回路部７は、例えば図８に示すように変形して実施することも可能である。図８に示す比較回路部７Ａでは、第１の抵抗器７１１ａと第２の抵抗器７１１ｂとの接続点の電圧を、２つのオペアンプ７１２ｄ，７１２ｅをカスケード接続して増幅し、第１のコンパレータ７１２ｂの反転入力端子及び第２のコンパレータ７１２ｃの非反転入力端子に入力している。オペアンプ７１２ｄの出力端子と反転入力端子との間には抵抗器７１１ｃが、オペアンプ７１２ｅの出力端子と反転入力端子との間には抵抗器７１１ｅが、それぞれ接続されている。また、オペアンプ７１２ｄの出力端子とオペアンプ７１２ｅの反転入力端子との間は、抵抗器７１１ｄによって接続されている。
【００５０】
抵抗器７１１ｃ，７１１ｄ，７１１ｅの抵抗値をそれぞれＲ３，Ｒ４，Ｒ５とすると、オペアンプ７１２ｅの出力端子の電圧ＶＡＶＲは、ＶＡＶＲ＝（ＶＡ／Ｒ１＋ＶＢ／Ｒ２）×（Ｒ３×Ｒ５／Ｒ４）となる。ここで、Ｒ１＝Ｒ２、Ｒ１×Ｒ４＝２×Ｒ３×Ｒ５であれば、出力電圧ＶＡＶＲはＶＡとＶＢの平均電圧となる。なお、抵抗器７１１ｃ及び抵抗器７１１ｅと並列にコンデンサを設け、低域フィルタ機能を持たせてもよい。
【００５１】
またさらに、図９に示す比較回路部７Ｂのように、第１の抵抗器７１１ａ及び第２の抵抗器７１１ｂと並列に第３の抵抗器７１１ｆを追加し、第３の抵抗器７１１ｆの一端にオフセット電圧を入力してもよい。このオフセット電圧を調節することにより、オペアンプ７１２ｅの出力端子の電圧ＶＡＶＲの範囲を所望の値に設定することができる。
【００５２】
具体的には、（ＶＡ＋ＶＢ）／２が−１０〜＋１５Ｖである場合、ＶＡＶＲを０〜＋５Ｖの範囲とするためには、第３の抵抗器７１１ｆの抵抗値をＲ６、オフセット電圧をＶ１とすると、Ｒ１＝Ｒ２、Ｒ１×Ｒ４＝１０×Ｒ３×Ｒ５、Ｖ１×（Ｒ３×Ｒ５）／（Ｒ６×Ｒ４）＝２Ｖとすればよい。例えば、Ｒ１＝Ｒ２＝１０×Ｒ３、Ｒ３＝Ｒ４＝Ｒ５＝Ｒ６、Ｖ１＝２Ｖとすれば、上記の関係式を満たすことができる。
【００５３】
また、比較回路部７Ｂを図１０に示すようにさらに変形してもよい。図１０に示す変形例では、オペアンプ７１２ｅの出力端子と第１のコンパレータ７１２ｂの反転入力端子との間に、ダイオード７１３ａ，コンデンサ７１３ｃ，抵抗器７１１ｇからなる最大電圧検出回路を設け、オペアンプ７１２ｅの出力端子と第２のコンパレータ７１２ｃの非反転入力端子との間に、ダイオード７１３ｂ，コンデンサ７１３ｄ，抵抗器７１１ｈからなる最小電圧検出回路を設けている。
【００５４】
ダイオード７１３ａは、アノードがオペアンプ７１２ｅの出力端子に接続され、カソードがコンデンサ７１３ｃに接続されているので、コンデンサ７１３ｃには、所定の時間内におけるオペアンプ７１２ｅの出力端子の最大電圧値に応じた電荷が蓄えられる。なお、この電荷は、コンデンサ７１３ｃの静電容量と抵抗器７１１ｇの抵抗値によって定まる時定数で放電する。
【００５５】
また、ダイオード７１３ｂは、カソードがオペアンプ７１２ｅの出力端子に接続され、アノードがコンデンサ７１３ｄに接続されているので、コンデンサ７１３ｄには、所定の時間内におけるオペアンプ７１２ｅの出力端子の最小電圧値に応じた電荷が蓄えられる。なお、この電荷は、コンデンサ７１３ｄの静電容量と抵抗器７１１ｈの抵抗値によって定まる時定数で放電する。
【００５６】
またさらに、図１１に示すように、第１及び第２のコンパレータ７１２ｂ，７１２ｃに入力抵抗７１１ｉ，７１１ｊ、及び帰還抵抗７１１ｍ，７１１ｎを追加し、ヒステリシス付きコンパレータとしてもよい。
【００５７】
このように比較回路部７Ｂを構成することにより、ＶＡＶＲの瞬時値ではなく、所定の時間内におけるＶＡＶＲの最大値及び最小値に基づいて、出力信号線７０の信号状態を切り替えることができ、より精度よく切替回路部８の動作を制御することが可能となる。
【００５８】
（切替回路部の変形例）
切替回路部８は、例えば図１２に示すように変形して実施することも可能である。図１２に示す切替回路部８Ａは、駆動回路部８０Ａを有し、駆動回路部８０Ａの出力信号によって第１及び第２の信号線２５，２６の信号を制御回路４に伝達するか否かを切り替える。
【００５９】
駆動回路部８０Ａは、オペアンプ８０ａと、抵抗器８０ｂ，８０ｃとを有している。抵抗器８０ｂは、オペアンプ８０ａの出力端子と反転入力端子との間に接続された帰還抵抗である。抵抗器８０ｃは、オペアンプ８０ａの反転入力端子と基準電位との間に接続されている。オペアンプ８０ａの非反転入力端子には、比較回路部７（又は比較回路部７Ａ，７Ｂ）の出力信号線７０が接続されている。
【００６０】
この駆動回路部８０Ａの出力信号線８０は、出力信号線７０の電圧がＬｏｗレベルのとき、すなわち連結配線５５の電圧ＶＡ及び連結配線５６の電圧ＶＢの平均電圧ＶＡＶＲが、第１の閾値電圧ＶＲＥＦ１以上かつ第２の閾値電圧ＶＲＥＦ２以下である場合にＬｏｗレベルとなり、出力信号線７０の電圧がＨｉｇｈレベルのとき、Ｈｉｇｈレベルとなる。
【００６１】
また、切替回路部８Ａは、第１〜第４の抵抗器８１１ａ〜８１１ｄと、第１のダイオード８１２ａ及び第２のダイオード８１２ｂとを有している。第１の抵抗器８１１ａ、第１のダイオード８１２ａ、及び第２の抵抗器８１１ｂは直列に接続されている。また、第３の抵抗器８１１ｃ、第２のダイオード８１２ｂ、及び第４の抵抗器８１１ｄは直列に接続されている。
【００６２】
第１の抵抗器８１１ａ及び第３の抵抗器８１１ｃの一端には、切替回路部８Ａの出力信号線８０が接続されている。また、第２の抵抗器８１１ｂ及び第４の抵抗器８１１ｄの一端は基準電位に接続されている。
【００６３】
連結配線５５は、第１のダイオード８１２ａのカソードと第２の抵抗器８１１ｂとの間に接続され、出力配線６１は、第１のダイオード８１２ｂのアノードと第１の抵抗器８１１ａとの間に接続されている。また、連結配線５６は、第２のダイオード８１２ｂのカソードと第４の抵抗器８１１ｄとの間に接続され、出力配線６２は、第２のダイオード８１２ｂのアノードと第３の抵抗器８１１ｃとの間に接続されている。
【００６４】
出力信号線８０にＨｉｇｈ信号が出力されている場合には、連結配線５５及び連結配線５６のＬｏｗ又はＨｉｇｈの信号状態がそのまま出力配線６１及び出力配線６２に表れる。すなわち、制御回路４に、連結配線５５及び連結配線５６の信号（第１の信号線２５及び第２の信号線２６の信号）が伝達される。
【００６５】
一方、出力信号線８０にＬｏｗ信号が出力されている場合には、出力配線６１及び出力配線６２に連結配線５５及び連結配線５６の信号状態が伝達されない。すなわち、切替回路部８Ａにより、制御回路４への連結配線５５及び連結配線５６の信号（第１の信号線２５及び第２の信号線２６の信号）の伝達が遮断される。
【００６６】
また、切替回路部８Ａを図１３〜図１５に示すようにさらに変形してもよい。図１３に示す切替回路部８Ｂは、駆動回路部８０Ａと、第１〜第７の抵抗器８２１ａ〜８２１ｇと、第１〜第６のトランジスタ８２２ａ〜８２２ｆと、第１及び第２のダイオード８２３ａ，８２３ｂとを有している。第１の抵抗器８２１ａ、第１のトランジスタ８２２ａ、第２の抵抗器８２１ｂ、第２のトランジスタ８２２ｂ、及び第３の抵抗器８２１ｃは直列に接続さている。
【００６７】
また、第４の抵抗器８２１ｄ、第３のトランジスタ８２２ｃ、第１のダイオード８２３ａ、第４のトランジスタ８２２ｄ、及び第５の抵抗器８２１ｅは直列に接続されている。また、第６の抵抗器８２１ｆ、第５のトランジスタ８２２ｅ、第２のダイオード８２３ｂ、第６のトランジスタ８２２ｆ、及び第７の抵抗器８２１ｇは直列に接続されている。
【００６８】
第１のトランジスタ８２２ａのエミッタは、第１のトランジスタ８２２ａ、第３のトランジスタ８２２ｃ、及び第５のトランジスタ８２２ｅのベースに接続されている。また、第２のトランジスタ８２２ｂのコレクタは、第２のトランジスタ８２２ｂ、第４のトランジスタ８２２ｄ、及び第６のトランジスタ８２２ｆのベースに接続されている。
【００６９】
第１の抵抗器８２１ａ、第４の抵抗器８２１ｄ、及び第６の抵抗器８２１ｆの一端は、出力信号線８０に接続されている。また、第３の抵抗器８２１ｃ、第５の抵抗器８２１ｅ、及び第７の抵抗器８２１ｇの一端は、基準電位に接続されている。
【００７０】
連結配線５５は、第１のダイオード８２３ａのカソードと、第４のトランジスタ８２２ｄのコレクタとの間に接続されている。出力配線６１は、第３のトランジスタ８２２ｃのエミッタと第１のダイオード８２３ａのアノードとの間に接続されている。
【００７１】
また、連結配線５６は、第２のダイオード８２３ｂのカソードと、第６のトランジスタ８２２ｆのコレクタとの間に接続されている。出力配線６２は、第５のトランジスタ８２２ｅのエミッタと第２のダイオード８２３ｂのアノードとの間に接続されている。
【００７２】
出力信号線８０にＨｉｇｈ信号が出力されている場合には、第１〜第６のトランジスタ８２２ａ〜８２２ｆが全てオン状態となり、連結配線５５及び連結配線５６のＬｏｗ又はＨｉｇｈの信号状態がそのまま出力配線６１及び出力配線６２に表れる。一方、出力信号線８０にＬｏｗ信号が出力されている場合には、第１〜第６のトランジスタ８２２ａ〜８２２ｆが全てオフ状態となり、出力配線６１及び出力配線６２に連結配線５５及び連結配線５６の信号状態が伝達されない。すなわち、切替回路部８Ｂにより、制御回路４への連結配線５５及び連結配線５６の信号（第１の信号線２５及び第２の信号線２６の信号）の伝達が遮断される。
【００７３】
図１４に示す切替回路部８Ｃは、駆動回路部８０Ａと、第１〜第４の定電流源８３１ａ〜８３１ｄと、第１及び第２のダイオード８３２ａ，８３２ｂとを有している。
【００７４】
第１の定電流源８３１ａ、第１のダイオード８３２ａ、及び第２の定電流源８３１ｂは直列に接続されている。また、第３の定電流源８３１ｃ、第２のダイオード８３２ｂ、及び第４の定電流源８３１ｄは直列に接続されている。
【００７５】
第１の定電流源８３１ａ及び第３の定電流源８３１ｃの入力側には、出力信号線８０が接続されている。また、第２の定電流源８３１ｂ及び第４の定電流源８３１ｄの出力側は基準電位に接続されている。
【００７６】
連結配線５５は、第１のダイオード８３２ａのカソードと第２の定電流源８３１ａの入力側との間に接続されている。出力配線６１は、第１の定電流源８３１ａの出力側と第１のダイオード８３２ａのアノードとの間に接続されている。また、連結配線５６は、第２のダイオード８３２ｂのカソードと第４の定電流源８３１ｄの入力側との間に接続されている。出力配線６２は、第３の定電流源８３１ｃの出力側と第２のダイオード８３２ｂのアノードとの間に接続されている。
【００７７】
出力信号線８０にＨｉｇｈ信号が出力されている場合には、第１〜第４の定電流源８３１ａ〜８３１ｄが動作し、連結配線５５及び連結配線５６のＬｏｗ又はＨｉｇｈの信号状態がそのまま出力配線６１及び出力配線６２に表れる。一方、出力信号線８０にＬｏｗ信号が出力されている場合には、第１〜第４の定電流源８３１ａ〜８３１ｄが動作せず、出力配線６１及び出力配線６２に連結配線５５及び連結配線５６の信号状態が伝達されない。すなわち、切替回路部８Ｃにより、制御回路４への連結配線５５及び連結配線５６の信号（第１の信号線２５及び第２の信号線２６の信号）の伝達が遮断される。
【００７８】
図１５に示す切替回路部８Ｄは、駆動回路部８０Ａと、第１〜第６の定電流源８４１ａ〜８４１ｆと、第１〜第４のダイオード８４２ａ〜８４２ｄとを有している。
【００７９】
第１の定電流源８４１ａの出力側には、第１のダイオード８４２ａ及び第２のダイオード８４２ｂのアノードが接続されている。第１のダイオード８４２ａ及び第２のダイオード８４２ｂのカソードには、第２の定電流源８４１ｂ及び第３の定電流源８４１ｃの入力側がそれぞれ接続されている。また、第４の定電流源８４１ｄの出力側には、第３のダイオード８４２ｃ及び第４のダイオード８４２ｄのアノードが接続されている。第３のダイオード８４２ｃ及び第４のダイオード８４２ｄのカソードには、第５の定電流源８４１ｅ及び第６の定電流源８４１ｆの入力側がそれぞれ接続されている。
【００８０】
第１の定電流源８４１ａ及び第４の定電流源８４１ｄの入力側には、出力信号線８０が接続されている。また、第２の定電流源８４１ｂ、第３の定電流源８４１ｃ、第５の定電流源８４１ｅ、及び第６の定電流源８４１ｆの出力側は基準電位に接続されている。
【００８１】
連結配線５５は、第１のダイオード８４２ａのカソードと第２の定電流源８４１ｂの入力側との間に接続されている。出力配線６１は、第２のダイオード８４２ｂのカソードと第３の定電流源８４１ｃの入力側との間に接続されている。また、連結配線５６は、第３のダイオード８４２ｃのカソードと第５の定電流源８４１ｅの入力側との間に接続されている。出力配線６２は、第４のダイオード８４２ｄのカソードと第６の定電流源８４１ｆの入力側との間に接続されている。
【００８２】
出力信号線８０にＨｉｇｈ信号が出力されている場合には、第１〜第６の定電流源８４１ａ〜８４１ｆが動作し、連結配線５５及び連結配線５６のＬｏｗ又はＨｉｇｈの信号状態がそのまま出力配線６１及び出力配線６２に表れる。一方、出力信号線８０にＬｏｗ信号が出力されている場合には、第１〜第６の定電流源８４１ａ〜８４１ｆが動作せず、出力配線６１及び出力配線６２に連結配線５５及び連結配線５６の信号状態が伝達されない。すなわち、切替回路部８Ｄにより、制御回路４への連結配線５５及び連結配線５６の信号（第１の信号線２５及び第２の信号線２６の信号）の伝達が遮断される。
【００８３】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。第２の実施の形態に係るアンテナ制御装置は、比較回路部の機能及び構成が第１の実施の形態と異なり、その他の構成については共通である。従って、比較回路部及びその周辺について説明し、第１の実施の形態について説明したものと実質的に同一の機能を有する要素については、同一の符号を付してその重複した説明を省略する。
【００８４】
図１６は、本発明の第２の実施の形態に係る比較回路部７Ｃ、及びこの比較回路部７Ｃを備えた信号伝達回路６Ａの構成例を示す回路図である。第１の実施の形態に係る比較回路部７では、連結配線５５の電圧ＶＡ及び連結配線５６の電圧ＶＢの平均電圧と、第１及び第２の閾値電圧ＶＲＥＦ１，ＶＲＥＦ２とを比較したが、本実施の形態に係る比較回路部７Ｃでは、連結配線５５の電圧ＶＡ及び連結配線５６の電圧ＶＢの最高電圧及び最低電圧と、第１及び第２の閾値電圧ＶＲＥＦ１，ＶＲＥＦ２とを比較する。
【００８５】
比較回路部７Ｃは、第１のコンパレータ７２１ａ及び第２のコンパレータ７２１ｂと、最高・最低電圧検出回路部７０Ａとを有している。最高・最低電圧検出回路部７０Ａは、第１〜第４のダイオード７２２ａ〜７２２ｄと、第１及び第２のコンデンサ７２３ａ，７２３ｂとを有して構成されている。
【００８６】
第１のコンパレータ７２１ａ及び第２のコンパレータ７２１ｂは、オープンドレイン型又はオープンコレクタ型のコンパレータであり、これらの出力端子同士が短絡され、出力信号線７０に接続されている。
【００８７】
最高・最低電圧検出回路部７０Ａは、連結配線５５及び連結配線５６の電圧ＶＡ及び電圧ＶＢを入力信号とし、電圧ＶＡ及び電圧ＶＢの最高電圧を出力信号線７０１に出力し、電圧ＶＡ及び電圧ＶＢの最低電圧を出力信号線７０２に出力する。
【００８８】
第１のコンパレータ７２１ａは、反転入力端子に出力信号線７０１が接続され、非反転入力端子には第１の閾値電圧ＶＲＥＦ１が供給される。第２のコンパレータ７２１ｂは、非反転入力端子に出力信号線７０２が接続され、反転入力端子には第２の閾値電圧ＶＲＥＦ２が供給される。第１の閾値電圧ＶＲＥＦ１は、第２の閾値電圧ＶＲＥＦ２よりも高くなるように設定されている。第１の閾値電圧ＶＲＥＦ１は、アンテナ制御装置１０が正常に動作することのできる電圧ＶＡ及び電圧ＶＢの最高電圧の上限値に対応し、第２の閾値電圧ＶＲＥＦ２は、アンテナ制御装置１０が正常に動作することのできる電圧ＶＡ及び電圧ＶＢの最低電圧の下限値に対応して設定されている。前述のように、ＲＳ４８５の規格では、信号の電圧範囲が−７〜＋１２Ｖであるので、第１の閾値電圧ＶＲＥＦ１は、グランド電源線２０（連結配線５０）に対して例えば＋１２Ｖであり、第２の閾値電圧ＶＲＥＦ２は、グランド電源線２０（連結配線５０）に対して例えば−７Ｖである。
【００８９】
最高・最低電圧検出回路部７０Ａにおいて、連結配線５５は、第１のダイオード７２２ａのアノード及び第３のダイオード７２２ｃのカソードに接続されている。また、連結配線５６は、第２のダイオード７２２ｂのアノード及び第４のダイオード７２２ｄのカソードに接続されている。
【００９０】
第１のダイオード７２２ａのカソード及び第２のダイオード７２２ｂのカソードは、共に第１のコンパレータ７２１ａの反転入力端子に接続されている。第３のダイオード７２２ｃのカソード及び第４のダイオード７２２ｄのカソードは、共に第２のコンパレータ７２１ｂの非反転入力端子に接続されている。また、第１のコンデンサ７２３ａは、第１のコンパレータ７２１ａの反転入力端子と基準電位との間に接続され、第２のコンデンサ７２３ｂは、第２のコンパレータ７２１ｂの非反転入力端子と基準電位との間に接続されている。
【００９１】
第１のコンデンサ７２３ａには、連結配線５５又は連結配線５６の電圧ＶＡ又はＶＢが出力信号線７０１の電圧よりも高くなったとき、第１のダイオード７２２ａ又は第２のダイオード７２２ｂを介して流れる電流により電荷が蓄えられる。従って、出力信号線７０１の電圧は、連結配線５５及び連結配線５６の信号（第１の信号線２５及び第２の信号線２６の信号）の最高電圧ＶＭＡＸとなる。
【００９２】
また、第２のコンデンサ７２３ｂに蓄えられた電荷は、連結配線５５又は連結配線５６の電圧ＶＡ又はＶＢが出力信号線７０２の電圧よりも低くなったとき、第３のダイオード７２２ｃ又は第４のダイオード７２２ｄを介して放出される。従って、出力信号線７０２の電圧は、連結配線５５及び連結配線５６の信号（第１の信号線２５及び第２の信号線２６の信号）の最低電圧ＶＭＩＮとなる。
【００９３】
第１のコンパレータ７２１ａは、出力信号線７０１の電圧（最高電圧ＶＭＡＸ）と第１の閾値電圧ＶＲＥＦ１とを比較し、出力信号線７０１の電圧が第１の閾値電圧ＶＲＥＦ１よりも高い場合（ＶＭＡＸ＞ＶＲＥＦ１）に出力電圧がＬｏｗレベルとなる。また、第２のコンパレータ７２１ｂは、出力信号線７０２の電圧（最低電圧ＶＭＩＮ）と第２の閾値電圧ＶＲＥＦ２とを比較し、出力信号線７０２の電圧が第２の閾値電圧ＶＲＥＦ２よりも低い場合（ＶＭＩＮ＜ＶＲＥＦ２）に出力電圧がＬｏｗレベルとなる。
【００９４】
これにより、出力信号線７０の電圧は、出力信号線７０１の電圧が第１の閾値電圧ＶＲＥＦ１よりも高い場合（ＶＭＡＸ＞ＶＲＥＦ１）又は出力信号線７０２の電圧が第２の閾値電圧ＶＲＥＦ２よりも低い場合（ＶＭＩＮ＜ＶＲＥＦ２）に出力電圧がＬｏｗレベルとなり、切替回路部８のコイル８１ａにコイル電流が流れる。コイル８１ａにコイル電流が流れると、第１及び第２の接点８１ｂ，８１ｃが開状態となり、制御回路４への連結配線５５及び連結配線５６の信号（第１の信号線２５及び第２の信号線２６の信号）の伝達が遮断される。
【００９５】
このように、本実施の形態に係るアンテナ制御装置では、第１及び第２の信号線２５，２６の最高電圧及び最低電圧が、ＲＳ４８５の規格に則った通信を正常に行うことのできる所定の範囲内ではない場合に、第１及び第２の信号線２５，２６の信号の伝達が切替回路部８で遮断され、制御回路４には伝達されない。よって、アンテナ制御装置１０の故障や誤動作を回避することが可能となる。
【００９６】
なお、第１のコンパレータ７２１ａ、第１及び第２のダイオード７２２ａ，７２２ｂ、及び第１のコンデンサ７２３ａを省略し、第２のコンパレータ７２１ｂのみによって出力信号線７０２の電圧を規定してもよい。この場合、電圧ＶＡ及びＶＢの最低電圧ＶＭＩＮが第２の閾値電圧ＶＲＥＦ２よりも低いときに出力信号線７０の電圧がＬｏｗレベルとなり、最低電圧ＶＭＩＮが第２の閾値電圧ＶＲＥＦ２よりも高いときに出力信号線７０の電圧がＨｉｇｈレベルとなる。
【００９７】
（最高・最低電圧検出回路部の変形例）
最高・最低電圧検出回路部７０Ａは、以下のように変形して実施することも可能である。
【００９８】
図１７は、最高・最低電圧検出回路部７０Ａの第２のダイオード７２２ｂ及び第４のダイオード７２２ｄを省略した最高・最低電圧検出回路部７０Ｂの回路図である。この最高・最低電圧検出回路部７０Ｂでは、連結配線５５の最高電圧を出力信号線７０１に出力し、連結配線５５の最低電圧を出力信号線７０２に出力する。すなわち、連結配線５６の電圧を入力せず、連結配線５５の入力電圧のみによって出力信号線７０１，７０２の出力電圧を規定する。つまり、連結配線５５の電圧（第１の信号線２５の電圧）の変動幅と連結配線５６の電圧（第２の信号線２６の電圧）の変動幅とは、ほぼ同一であるため、連結配線５５の電圧のみによって出力信号線７０１，７０２の出力電圧を生成するものである。
【００９９】
なお、連結配線５６の電圧のみによって出力信号線７０１，７０２の出力電圧を生成するようにしてもよい。この場合には、最高・最低電圧検出回路部７０Ａの第１のダイオード７２２ａ及び第３のダイオード７２２ｃを省略することとなる。要するに、連結配線５５又は連結配線５６のうち一方の最高・最低電圧を出力信号線７０１，７０２に出力するように、最高・最低電圧検出回路部７０Ａを変形することができる。
【０１００】
図１８は、最高・最低電圧検出回路部７０Ａの第２のダイオード７２２ｂ及び第３のダイオード７２２ｃを省略した最高・最低電圧検出回路部７０Ｃの回路図である。この最高・最低電圧検出回路部７０Ｃでは、連結配線５５の最高電圧を出力信号線７０１に出力し、連結配線５６の最低電圧を出力信号線７０２に出力する。
【０１０１】
図１９は、最高・最低電圧検出回路部７０Ａに、第５のダイオード７２２ｅ及び第６のダイオード７２２ｆを追加した最高・最低電圧検出回路部７０Ｄの回路図である。第５のダイオード７２２ｅのアノード、第６のダイオード７２２ｆのカソードは、連結配線５４に接続されている。第５のダイオード７２２ｅのカソードは出力信号線７０１に接続され、第６のダイオード７２２ｆのアノードは出力信号線７０２に接続されている。
【０１０２】
この最高・最低電圧検出回路部７０Ｄによれば、連結配線５５，５６の最高電圧及び最低電圧に加え、連結配線５４の最高電圧及び最低電圧（グランド信号線２４の最高電圧及び最低電圧）を加味して出力信号線７０１，７０２の電圧が定まる。
【０１０３】
図２０は、最高・最低電圧検出回路部７０Ａに、第１の抵抗器７２４ａ及び第２の抵抗器７２４ｂ、ならびに第１のオペアンプ７２５ａ及び第２のオペアンプ７２５ｂを追加した最高・最低電圧検出回路部７０Ｅの回路図である。
【０１０４】
第１の抵抗器７２４ａは、第１のオペアンプ７２５ａの非反転入力端子と基準電位との間に接続されている。第２の抵抗器７２４ｂは、第２のオペアンプ７２５ｂの非反転入力端子と基準電位との間に接続されている。第１のオペアンプ７２５ａの出力端子は、第１のオペアンプ７２５ａの反転入力端子及び出力信号線７０１に接続されている。また、第２のオペアンプ７２５ｂの出力端子は、第２のオペアンプ７２５ｂの反転入力端子及び出力信号線７０２に接続されている。
【０１０５】
この最高・最低電圧検出回路部７０Ｅによれば、第１のコンデンサ７２３ａに蓄えられた電荷が第１の抵抗器７２４ａによって、また第２のコンデンサ７２３ｂに蓄えられた電荷が第２の抵抗器７２４ｂによって、所定の時定数で放電される。つまり、第１のオペアンプ７２５ａの非反転入力端子の電圧は、第１のコンデンサ７２３ａの静電容量及び第１の抵抗器７２４ａの抵抗値に応じて定まる所定の時間内における連結配線５５及び連結配線５６の最高電圧となる。また、第２のオペアンプ７２５ｂの非反転入力端子の電圧は、第２のコンデンサ７２３ｂの静電容量及び第２の抵抗器７２４ｂの抵抗値に応じて定まる所定の時間内における連結配線５５及び連結配線５６の最低電圧となる。
【０１０６】
そして、所定の時間内における連結配線５５及び連結配線５６の最高電圧が第１のオペアンプ７２５ａによって出力信号線７０１に出力され、同じく所定の時間内における連結配線５５及び連結配線５６の最低電圧が第２のオペアンプ７２５ｂによって出力信号線７０２に出力される。
【０１０７】
図２１は、最高・最低電圧検出回路部７０Ａの第１〜第４のダイオード７２２ａ〜７２２ｄの前段部に、第１〜第４の抵抗器７２６ａ〜７２６ｄ、ならびに第１及び第２のオペアンプ７２７ａ，７２７ｂを追加した最高・最低電圧検出回路部７０Ｆの回路図である。
【０１０８】
第１及び第２の抵抗器７２６ａ，７２６ｂは連結配線５５と基準電位との間に直列に接続され、第１及び第２の抵抗器７２６ａ，７２６ｂの一端が第１のオペアンプ７２７ａの非反転入力端子に接続されている。第１のオペアンプ７２７ａの出力端子は、第１のオペアンプ７２７ａの反転入力端子、第１のダイオード７２２ａのアノード、及び第３のダイオード７２２ｃのカソードに接続されている。
【０１０９】
第３及び第４の抵抗器７２６ｃ，７２６ｄは連結配線５６と基準電位との間に直列に接続され、第３及び第４の抵抗器７２６ｃ，７２６ｄの一端が第２のオペアンプ７２７ｂの非反転入力端子に接続されている。第２のオペアンプ７２７ｂの出力端子は、第２のオペアンプ７２７ｂの反転入力端子、第２のダイオード７２２ｂのアノード、及び第４のダイオード７２２ｄのカソードに接続されている。
【０１１０】
この最高・最低電圧検出回路部７０Ｆによれば、連結配線５５の電圧が第１及び第２の抵抗器７２６ａ，７２６ｂで分圧された電圧が第１のオペアンプ７２７ａを介して出力される。また、連結配線５６の電圧が第３及び第４の抵抗器７２６ｃ，７２６ｄで分圧された電圧が第２のオペアンプ７２７ｂを介して出力される。
【０１１１】
第１のオペアンプ７２７ａの出力電圧をＶＡＯ、第１の抵抗器７２６ａの抵抗値をＲ２１、第２の抵抗器７２６ｂの抵抗値をＲ２２とすると、ＶＡＯ＝ＶＡ×Ｒ２２／（Ｒ２１＋Ｒ２２）となる。また、第２のオペアンプ７２７ｂの出力電圧をＶＢＯ、第３の抵抗器７２６ｃの抵抗値をＲ２３、第４の抵抗器７２６ｄの抵抗値をＲ２４とすると、ＶＢＯ＝ＶＢ×Ｒ２４／（Ｒ２３＋Ｒ２４）となる。
【０１１２】
出力信号線７０１には、第１のオペアンプ７２７ａ及び第２のオペアンプ７２７ｂの出力の最高電圧が出力され、出力信号線７０２には、第１のオペアンプ７２７ａ及び第２のオペアンプ７２７ｂの出力の最低電圧が出力される。
【０１１３】
また、出力信号線７０１，７０２の出力電圧を所望の電圧範囲にするために、オフセット入力を追加してもよい。図２２は、最高・最低電圧検出回路部７０Ｆにオフセット入力を追加した最高・最低電圧検出回路部７０Ｇの回路図を示す。
【０１１４】
最高・最低電圧検出回路部７０Ｆでは、第２の抵抗器７２６ｂ及び第４の抵抗器７２６ｄの一端が基準電位に接続されていたが、最高・最低電圧検出回路部７０Ｇでは、第２の抵抗器７２６ｂ及び第４の抵抗器７２６ｄの一端がオフセット入力端子７３に接続されている。
【０１１５】
オフセット入力端子７３の電圧をＶＯＦＦとすると、第１のオペアンプ７２７ａの出力電圧ＶＡＯは、ＶＡＯ＝（ＶＡ×Ｒ２２＋ＶＯＦＦ×Ｒ２１）／（Ｒ２１＋Ｒ２２）となる。また、第２のオペアンプ７２７ｂの出力電圧ＶＢＯは、ＶＢＯ＝（ＶＢ×Ｒ２４＋ＶＯＦＦ×Ｒ２３）／（Ｒ２３＋Ｒ２４）となる。例えば、ＶＡ及びＶＢが−１０〜＋１５Ｖのとき、ＶＡＯ及びＶＢＯを０〜５Ｖの範囲とするためには、ＶＯＦＦを２．５Ｖ、Ｒ２１＝４×Ｒ２２、Ｒ２３＝４×Ｒ２４とすればよい。
【０１１６】
また、連結配線５５，５６の電圧を反転して第１〜第４のダイオード７２２ａ〜７２２ｄに伝達するようにしてもよい。図２３は、最高・最低電圧検出回路部７０Ｆをさらに変形した最高・最低電圧検出回路部７０Ｈの回路図である。
【０１１７】
最高・最低電圧検出回路部７０Ｈでは、連結配線５５が入力抵抗器７２８ａを介して第１のオペアンプ７２９ａの反転入力端子に接続され、第１のオペアンプ７２９ａの出力端子と反転入力端子との間に帰還抵抗器７２８ｂが接続されている。第１のオペアンプ７２９ａの非反転入力端子は基準電位に接続されている。第１のオペアンプ７２９ａの出力端子は、第１のダイオード７２２ａのアノード及び第２のダイオード７２２ｃのカソードに接続されている。
【０１１８】
また、連結配線５６が入力抵抗器７２８ｃを介して第２のオペアンプ７２９ｂの反転入力端子に接続され、第２のオペアンプ７２９ｂの出力端子と反転入力端子との間に帰還抵抗器７２８ｄが接続されている。第２のオペアンプ７２９ｂの非反転入力端子は基準電位に接続されている。第２のオペアンプ７２９ｂの出力端子は、第２のダイオード７２２ｂのアノード及び第４のダイオード７２２ｄのカソードに接続されている。
【０１１９】
入力抵抗器７２８ａの抵抗値をＲ３１、帰還抵抗器７２８ｂの抵抗値をＲ３２、入力抵抗器７２８ｃの抵抗値をＲ３３、帰還抵抗器７２８ｄの抵抗値をＲ３４とすると、第１のオペアンプ７２９ａの出力電圧ＶＡＯは、ＶＡＯ＝−ＶＡ×Ｒ３２／Ｒ３１となる。また、第２のオペアンプ７２９ｂの出力電圧ＶＢＯは、ＶＢＯ＝−ＶＢ×Ｒ３４／Ｒ３３となる。
【０１２０】
以上、本発明の第１〜第６実施の形態及びその変形例を説明したが、上記に記載した実施の形態及び変形例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。また、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である。
【符号の説明】
【０１２１】
１…アンテナ装置、２…多芯ケーブル、２ａ，２ｂ…コネクタ、２ｃ…シース、３…コネクタ部、４…制御回路（情報処理部）、６，６Ａ…信号伝達回路、７，７Ａ，７Ｂ，７Ｃ…比較回路部、８，８Ａ，８Ｂ，８Ｃ，８Ｄ…切替回路部、１０…アンテナ制御装置、１０ａ，１０ｂ…コネクタ、１１…筒体、１１ａ…開口、１２…アレイアンテナ、１３…移相器、１９…支柱、２０…グランド電源線、２１〜２３…第１〜第３の電源線、２４…グランド信号線、２５，２６…第１及び第２の信号線、４１…記憶素子、４２…送受信素子、４３…駆動回路、５０〜５６…連結配線、６１，６２…出力配線、７０…出力信号線、７０Ａ〜７０Ｈ…最高・最低電圧検出回路部、７３…オフセット入力端子、８０…出力信号線、８０Ａ…駆動回路部、８０ａ…オペアンプ、８０ｂ〜８０ｄ…抵抗器、８１ａ…コイル、８１ｂ，８１ｃ…第１及び第２の接点、１００…制御装置、１００ａ…直流電源装置、１００ｂ…制御回路、１００ｃ…コネクタ、１１０…制御システム、１１１…支持金具、１１２…カバー部材、１２０…反射板、１２１…アンテナ素子、１２１ａ…第１エレメント、１２１ｂ…第２エレメント、１３０…電線、７０１，７０２…出力信号線、７１１ａ〜７１１ｈ…抵抗器、７１１ｉ，７１１ｊ…入力抵抗、７１１ｍ，７１１ｎ…帰還抵抗、７１２ａ…オペアンプ、７１２ｂ…第１のコンパレータ、７１２ｃ…第２のコンパレータ、７１２ｄ〜７１２ｅ…オペアンプ、７１３ａ，７１３ｂ…ダイオード、７１３ｃ，７１３ｄ…コンデンサ、７２１ａ，７２１ｂ…第１及び第２のコンパレータ、７２２ａ〜７２２ｆ…第１〜第６のダイオード、７２３ａ，７２３ｂ…第１及び第２のコンデンサ、７２４ａ，７２４ｂ…第１及び第２の抵抗器、７２５ａ，７２５ｂ…第１及び第２のオペアンプ、７２６ａ〜７２６ｄ…第１〜第４の抵抗器、７２７ａ，７２７ｂ…第１及び第２のオペアンプ、７２８ａ，７２８ｃ…入力抵抗器、７２８ｂ，７２８ｄ…帰還抵抗器、７２９ａ，７２９ｂ…第１及び第２のオペアンプ、８１１ａ〜８１１ｄ…第１〜第４の抵抗器、８２１ａ〜８２１ｇ…第１〜第４の抵抗器、８２２ａ〜８２２ｆ…第１〜第６のトランジスタ、８３１ａ〜８３１ｄ…第１〜第４の定電流源、８４１ａ〜８４１ｆ…第１〜第６の定電流源、８４２ａ〜８４２ｄ…第１〜第４のダイオード、８１２ａ，８１２ｂ…第１及び第２のダイオード、８２３ａ，８２３ｂ…第１及び第２のダイオード、８３２ａ，８３２ｂ…第１及び第２のダイオード、ＶＡ，ＶＢ…電圧、ＶＡＯ，ＶＢＯ…出力電圧、ＶＭＡＸ…最高電圧、ＶＭＩＮ…最低電圧、ＶＲＥＦ１…第１の閾値電圧、ＶＲＥＦ２…第２の閾値電圧
【図１】
2013157792.tif 000003
【図２】
2013157792.tif 000004
【図３】
2013157792.tif 000005
【図４】
2013157792.tif 000006
【図５】
2013157792.tif 000007
【図６】
2013157792.tif 000008
【図７】
2013157792.tif 000009
【図８】
2013157792.tif 000010
【図９】
2013157792.tif 000011
【図１０】
2013157792.tif 000012
【図１１】
2013157792.tif 000013
【図１２】
2013157792.tif 000014
【図１３】
2013157792.tif 000015
【図１４】
2013157792.tif 000016
【図１５】
2013157792.tif 000017
【図１６】
2013157792.tif 000018
【図１７】
2013157792.tif 000019
【図１８】
2013157792.tif 000020
【図１９】
2013157792.tif 000021
【図２０】
2013157792.tif 000022
【図２１】
2013157792.tif 000023
【図２２】
2013157792.tif 000024
【図２３】
2013157792.tif 000025