(57)【要約】【課題】  複数の受信素子が接続された伝送路の終端抵抗値を最適に設定する終端抵抗調整回路の提供。【解決手段】  複数の素子が接続された伝送路の終端抵抗調整回路において、複数の素子の各々に、伝送路に供給された基準用信号を受信してこの受信信号波形と所定基準レベルとを比較する比較手段１０と、比較手段の比較結果に基づいて受信信号波形の良否を予め設定された判定基準に照らして判定する判定手段１７とを設け、終端抵抗の値を順次可変制御して、これら判定結果が全て良を示す時の抵抗値を終端抵抗値として設定する。【選択図】      図３
2013211600.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子が接続された伝送路の終端抵抗調整回路であって、
前記複数の素子の各々に、
前記伝送路に供給された基準用信号を受信してこの受信信号波形と所定基準レベルとを比較する比較手段と、
前記比較手段の比較結果に基づいて前記受信信号波形の良否を予め設定された判定基準に照らして判定する判定手段とを有し、
前記終端抵抗の値を順次可変制御して、前記複数の素子の各々の前記判定手段による判定結果を入力としてこれら判定結果が全て良を示す場合の抵抗値を、前記終端抵抗の値として設定する制御手段を、
含むことを特徴とする終端抵抗調整回路。
【請求項２】
前記複数の素子の各々における前記判定手段は、
前記受信信号波形と前記基準レベルとを比較して、前記受信信号波形の前記基準信号レベルに対するレベル方向及び時間方向の確認を行って、こられ確認結果を前記判定基準に照らしてその良否を判定することを特徴とする請求項１に記載の終端抵抗調整回路。
【請求項３】
前記制御手段は、
前記複数の素子の前記判定手段による全ての判定結果が良を示す場合の抵抗値のうちで最大の値を設定することを特徴とする請求項１または２に記載の終端抵抗調整回路。
【請求項４】
複数の素子が接続された伝送路の終端抵抗調整方法であって、
前記複数の素子の各々において、
前記伝送路に供給された基準用信号を受信してこの受信信号波形と所定基準レベルとを比較する比較工程と、
前記比較工程の比較結果に基づいて前記受信信号波形の良否を予め設定された判定基準に照らして判定する判定工程とを設け、
前記終端抵抗の値を順次可変制御して、前記複数の素子の各々の前記判定工程による判定結果を入力としてこれら判定結果が全て良を示す場合の抵抗値を、前記終端抵抗の値として設定する制御工程を、
含むことを特徴とする終端抵抗調整方法。
【請求項５】
前記複数の素子の各々における前記判定工程は、
前記受信信号波形と前記基準レベルとを比較して、前記受信信号波形の前記基準信号レベルに対するレベル方向及び時間方向の確認を行って、こられ確認結果を前記判定基準に照らしてその良否を判定することを特徴とする請求項４に記載の終端抵抗調整方法。
【請求項６】
前記制御工程は、
前記複数の素子の前記判定工程による全ての判定結果が良を示す場合の抵抗値のうちで最大の値を設定することを特徴とする請求項４または５に記載の終端抵抗調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は終端抵抗調整回路及び終端抵抗調整方法に関し、特にバスの終端抵抗の調整をなすための終端抵抗調整回路及び終端抵抗調整方法に関するものである。
【背景技術】
【０００２】
半導体集積回路の高速化に伴って、信号の伝送路であるバスも高速化してきており、かかる高速化に伴う信号周波数の向上に起因して、伝送路のインピーダンスのバラツキによる信号の反射の影響が無視できなくなってきている。伝送路のインピーダンスのバラツキは、回路基板の製造上のバラツキと、当該伝送路に接続される種々の素子の入力容量のバラツキによる伝送線路のインピーダンス低下のバラツキ等によって発生するものである。
【０００３】
反射の影響を抑えるために終端抵抗が用いられるが、当該伝送路に接続される素子数の増加やバス構造の複雑化により、全てのバラツキを考慮して終端抵抗の値を設定しようとすると、十分なアイパターン開口が確保できなくなって、終端抵抗値を設定できないというケースが発生してきている。
【０００４】
仮に、設定したとしても、その設定値は実際の伝送路にとって最適値ではないので、信号品質の劣化を招くことになっている。一方で、終端抵抗の値を固定抵抗値とした場合、信号品質を過剰に良くすることになって、終端抵抗を流れる定常電流の増加を招き、結果として消費電流の低減が困難になるという問題がある。
【０００５】
そこで、伝送路に接続される各素子や回路基板のインピーダンス等のばらつきを考慮して、シミュレーションを行って、終端抵抗値を決定する方法があるが、全ての組み合わせについて網羅的にシミュレーションを行うことは困難であることや、全ての場合を一つの終端抵抗値で対応するために、最適な値ではないことなどが問題である。
【０００６】
この場合、バス構造の複雑化による構成要素の増加と高速化によるアイパターン開口の縮小により、全体を一つの終端抵抗値でカバーすることは、これまた非常に難しくなってきている。信号伝送の信頼性の向上のために、実際の各伝送路にあった終端抵抗値を選定することができる施策が要求されている。
【０００７】
ここで、特許文献１を参照すると、伝送路の終端抵抗を最適値に設定するために、伝送路に対して一つのインピーダンス調整回路を設けて、この一つのインピーダンス調整回路により、伝送路を伝播する信号波形を監視して、この監視結果に基づいて、伝送路の終端に設けられる終端抵抗の抵抗値を調整する技術が開示されている。
【０００８】
また、特許文献２を参照すると、伝送路に接続された受信素子内において、アイパターン開口を検出し、このアイパターン開口が有するマスクに対してのマージンを算出し、この算出されたマージンの変動に基づいて受信波形に影響を及ぼす回路要素の設定値について評価して、この評価結果に基づいて受信素子内にそれぞれに設けられている内蔵終端抵抗の値を変更制御する技術が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１１−００４２１６号公報
【特許文献２】特開２００９−１５９２５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１の技術においては、伝送路に対して単一のインピーダンス調整回路を設けて、この単一の調整回路で終端抵抗値を調整するようになっているが、伝送路には、種々の多くの受信素子が接続されるのが一般的であり、よって、これら多くの受信素子に対して最適な終端抵抗値の設定をなすには十分ではないという問題がある。
【００１１】
また、特許文献２の技術では、伝送路に接続された一つの受信素子内に設けられた内蔵終端抵抗の値を調整する技術であり、これまた、伝送路に多くの受信素子が共通に接続された場合における、当該伝送路の終端抵抗を調整するための技術ではなく、よって、これまた多くの受信素子に対して最適な終端抵抗値の設定をなすには十分ではないという問題がある。
【００１２】
本発明の目的は、複数の受信素子が接続された伝送路の終端抵抗の値を最適に設定可能な終端抵抗調整回路及び終端抵抗調整方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明による終端抵抗調整回路は、
複数の素子が接続された伝送路の終端抵抗調整回路であって、
前記複数の素子の各々に、
前記伝送路に供給された基準用信号を受信してこの受信信号波形と所定基準レベルとを比較する比較手段と、
前記比較手段の比較結果に基づいて前記受信信号波形の良否を予め設定された判定基準に照らして判定する判定手段とを有し、
前記終端抵抗の値を順次可変制御して、前記複数の素子の各々の前記判定手段による判定結果を入力としてこれら判定結果が全て良を示す場合の抵抗値を、前記終端抵抗の値として設定する制御手段を、
含むことを特徴とする。
【００１４】
本発明による終端抵抗調整方法は、
複数の素子が接続された伝送路の終端抵抗調整方法であって、
前記複数の素子の各々において、
前記伝送路に供給された基準用信号を受信してこの受信信号波形と所定基準レベルとを比較する比較工程と、
前記比較工程の比較結果に基づいて前記受信信号波形の良否を予め設定された判定基準に照らして判定する判定工程とを設け、
前記終端抵抗の値を順次可変制御して、前記複数の素子の各々の前記判定工程による判定結果を入力としてこれら判定結果が全て良を示す場合の抵抗値を、前記終端抵抗の値として設定する制御工程を、
含むことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、バス構造を有する複数の受信素子にそれぞれ入力される伝送波形を確認しつつ全受信素子が満足する最適な終端抵抗値に設定するようにしているので、伝送路の各種のバラツキにも十分に適応可能な最適値に設定されることになって、伝送路の信号品質が向上するという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態が適用されるバス構造を示す図である。
【図２】本発明の実施の形態の全体のブロック図である。
【図３】本発明の実施の形態の受信素子の機能ブロック図である。
【図４】本発明の実施の形態の動作を示す信号波形図である。
【図５】本発明の実施の形態の動作を示すフローチャートである。
【発明を実施するための形態】
【００１７】
以下に、図面を参照しつつ本発明の実施の形態について説明する。図１は、本発明の実施の形態が適用されるバス構造を示す図である。図１において、送信用の出力バッファ回路（送信素子）１からの信号は、共通バス７に並列的に接続された複数の種々の受信素子２へそれぞれ入力されるようになっている。このバス７には、終端抵抗３及び４が接続されて終端されており、本発明は、この終端抵抗の値を調整するものである。
【００１８】
図２は、図１に示したバス構造に本発明を適用した場合のブロック図である。図２において、送信素子である出力バッファ１は、制御回路８からの制御タイミングにより、基準となる論理レベルのパルスをバス７へ導出するものであり、ＬＳＩ構成である。このバス７には、可変終端抵抗回路９が接続されており、制御回路８から出力される制御信号に応じて抵抗値が制御可能となっている。
【００１９】
このバス７へ出力された信号は、このバス７に接続された複数の受信素子（Ｃｈｉｐとして示している）２へ入力されてこれら素子でそれぞれ受信される。これら複数の受信素子２の各々には、図３に示すような波形判定回路が内蔵されているものとする。これら波形判定回路からの各判定結果である判定信号に応じて、制御回路８は可変終端抵抗回路９の制御信号を出力するようになっている。
【００２０】
なお、制御回路８とＬＳＩ構成の出力バッファ１とは、互いに、終端抵抗の調整動作のタイミング同期をなすようになっている。
【００２１】
図３を参照すると、各受信素子２に内蔵されている波形判定回路は、信号の高レベル（Ｈｉｇｈ）側確認用の基準レベルＶref1を発生するＶref1発生回路１１と、信号の低レベル（Ｌｏｗ）側確認用の基準レベルＶref2を発生するＶref2発生回路１２と、通常動作時用の基準電圧Ｖref を発生するＶref 発生回路１３と、これらの基準電圧を選択するＶref 選択回路１４と、選択された基準電圧と受信した入力信号とのレベル比較をなす差動バッファ１０と、この差動バッファ出力に基づいて受信した入力信号の波形の良否を、予め設定された基準に照らして判定する判定回路１７とを含んでいる。
【００２２】
更に、この素子内蔵の波形判定回路は、素子内部制御回路１５と、タイミング設定回路１６とを有している。素子内部制御回路１５は、各部の動作タイミングを制御するためのものであり、タイミング設定回路１６は、判定回路１７の判定動作のためのタイミング信号を設定する機能を有している。そして、この判定回路１７の判定出力が、全て制御回路８（図２参照）へ出力されるのである。
【００２３】
終端抵抗の調整は、装置立ち上げ時などの初期設定の調整の一部として実行されるものとし、制御回路８により制御される。素子内部制御回路１５の制御も制御回路８により実施される。
【００２４】
図４に、バス７から受信した入力信号波形の判定基準を示している。図４に示した基準電圧Ｖref1とＶref2とにより、差動バッファ１０において入力信号波形の電圧方向の確認を行う。また、基準電圧Ｖref1とＶref2とにより、高レベル期間（時間）ｔHigh及び低レベル期間（時間）ｔLow による時間方向の確認を、同様に行うのである。なお、基準電圧Ｖref1とＶref2とは、素子内部制御回路１５により設定されるものとする。
【００２５】
図４の最上部の波形は、出力バッファ回路である送信素子１からバス７へ送信される判定基準波形である。そして、図４の最下部の例２に示す波形は、判定基準波形の正パルスがバス７を経由してある受信素子２へ入力された場合の波形の一例である。この例２の波形で示すように、実際に観測された時間（例では、ｔ3 ）が、タイミング設定回路１６で設定された時間ｔHighよりも短いと、判定回路１７により、否（ＮＧ：Ｎｏ  Ｇｏｏｄ）の判定がなされる。
【００２６】
また、図４の中段部の例１で示す波形は、判定基準波形の正パルスがバス７を経由してある受信素子２へ入力された場合の波形の他の例である。この例１の波形で示すように、タイミング設定回路１６で設定された時間ｔHigh内にエッジの数（レベル遷移の回数）が２回より多い場合には、ＮＧの判定がなされる。
【００２７】
上記の例１や２では、判定基準波形のパルスが正パルスの場合あるが、負のパルスの場合にも同様であることは明白である。
【００２８】
そして、各受信素子２の判定回路１７から報告されるこれらの判定結果である判定信号が全て良（ＯＫ）を示すまで、制御回路８は可変終端抵抗回路９の制御信号を出力して、ステップ的に終端抵抗の抵抗値を順次変化させて、上記の測定を繰り返す。そして、各受信素子２の判定回路１７から報告されるこれらの判定結果である判定信号が全て良（ＯＫ）を示す場合に、初めてその時の終端抵抗の値を設定値とするのである。
【００２９】
図５は、上述した本発明の実施の形態の動作を示すフローチャートである。すなわち、先ず、終端抵抗値を初期値に設定し（ステップＳ１）、例えば、先ず判定基準用の正パルスをバス７へ送信する（ステップＳ２）。受信素子２の各々は、このパルスをバス７から受信して（ステップＳ３）、判定をなすことになる（ステップＳ４）。この場合の判定処理は、図４において述べたとおりである。
【００３０】
次に、判定基準用の負パルスをバス７へ送信する（ステップＳ５）。受信素子２の各々は、このパルスをバス７から受信して（ステップＳ６）、判定をなすことになる（ステップＳ７）。この場合の判定処理も、図４において述べたとおりである。
【００３１】
そして、受信素子２の各々は、判定結果を制御回路８へ出力し（ステップＳ８）、制御回路８は全ての判定結果がＯＫかどうかを判定する（ステップＳ９）。全ての判定結果がＯＫであれば、この時の終端抵抗の値を設定値とし（ステップＳ１０）、そうでなければ、終端抵抗の値を１ステップだけ増加（または減少）させて（ステップＳ１１）、再度ステップＳ２からの処理を、全ての判定結果がＯＫとなるまで繰り返すのである。
【００３２】
この場合、終端抵抗の値は、より小さいほど定常電流が大きくなるので、全ての判定結果がＯＫとなった終端抵抗値のなかで、最も大きい値に設定すれば、消費電力と信頼性を両立することができ、より最適である。
【００３３】
なお、可変終端抵抗回路９の抵抗値の制御は、制御回路８からの制御信号をデジタル信号として、このデジタル信号の変更制御によりステップ的に、予め設定された最小値（最大値）から順次最大値（最小値）へ向けて、変更できる構成とするものとする。かかる構成は周知であるので説明を省略する。
【００３４】
デジタル的な可変制御の代わりに、アナログ的な可変制御でも良いことは勿論である。すなわち、制御回路８からのデジタル制御信号をアナログ変換して、このアナログ制御信号に応じて可変抵抗値を制御することができる。
【００３５】
このように、バス構造を有している各受信素子に入力される伝送路波形を確認しつつ、全ての受信素子が満足する最適な終端抵抗の値を設定することができるので、実際の伝送路の各種のバラツキを含んだ最適な値に設定され、信号品質の向上が期待できることになる。
【００３６】
上記の実施の形態では、図３に示したように、Ｖref1発生回路１１と、Ｖref2発生回路１２と、Ｖref 発生回路１３と、Ｖref 選択回路１４とを、別に設けているが、これら回路を全て一つのＶref 発生回路として、素子内部制御回路１５で制御するようにしても良いことは勿論である。
【００３７】
なお、上記の例では、Ｖref1，Ｖref2を一定として、ｔHigh，ｔLow を設定しているが、Ｖref1，Ｖref2を可変として、全ての受動素子からの判定結果がＯＫとなりかつｔHigh，ｔLow が一番大きいところでの終端抵抗値を設定値としても良く、これにより、最適な終端抵抗値が得られる。
【符号の説明】
【００３８】
１  送信素子
２  受信素子
３，４  終端抵抗
７  伝送路
８  制御回路
９  可変終端抵抗回路
１１  Ｖref1発生回路
１２  Ｖref2発生回路
１３  Ｖref （通常時）発生回路
１４  Ｖref 選択回路
１５  素子内部制御回路
１６  タイミング設定回路
１７  判定回路
【図１】
2013211600.tif 000003
【図２】
2013211600.tif 000004
【図３】
2013211600.tif 000005
【図４】
2013211600.tif 000006
【図５】
2013211600.tif 000007