(57)【要約】      （修正有）【課題】高電圧駆動素子の為のＳｉＣなど素子基板において、コストダウンコストダウンをはかる。【解決手段】安価なポリＳｉＣ基板上に単結晶ＳｉＣ基板を形成する構造を実現する。ポリＳｉＣ基板２０上に極薄シリコン２１を形成し、単結晶ＳｉＣ基板２上に水素のスマートカット層５を設けて表面に極薄シリコン酸化膜４を形成し、それぞれの基板を極薄シリコン面２１とシリコン酸化膜面４とで貼り合わせ、その後にスマートカット面で劈開して基板を分離し、ポリＳｉＣ基板２０に薄い単結晶ＳｉＣ５層を形成し、その後必要な厚さにＳｉＣ膜６をホモエピタタキシャル成長させ、その間に極薄シリコン酸化膜４を消失させる。【選択図】図２
2013157586.tif 000002
【特許請求の範囲】
【請求項１】
ポリ化合物半導体基板上に単結晶化合物半導体層を形成した構造を有する化合物半導体基板とこの基板を用いた半導体装置。
【請求項２】
ポリ化合物半導体基板上と表面に水素イオンなどによるスマートカットを目的としたスマートカット層を設けた単結晶化合物半導体とを貼り合わせ、その後スマートカット層で双方の基板を分離し、ポリ化合物半導体に単結晶化合物薄膜層を形成し、さらに、必要に応じて必要な厚さまで単結晶化合物半導体を成長させた構造を特徴とする化合物半導体基板とこの基板を用いた半導体装置。
【請求項３】
ポリ化合物半導体基板上に白金などの導電体の薄い層を形成した面と表面に水素イオンなどによるスマートカットを目的としたスマートカット層を設けた単結晶化合物半導体に白金などの導電体の薄い層を形成した面とを貼り合わせ、その後スマートカット層で双方の基板を分離し、ポリ化合物半導体に単結晶化合物薄膜層を形成し、さらに、必要に応じて必要な厚さまで単結晶化合物半導体を成長させる構造を特徴とする化合物半導体基板とこの基板を用いた半導体装置。
【請求項４】
ポリ化合物半導体基板上に極薄シリコン膜などの半導体膜を形成した面と表面に水素イオンなどによるスマートカットを目的としたスマートカット層を設けた単結晶化合物半導体に極薄シリコン酸化膜などの絶縁物を形成した面とを貼り合わせ、或いはポリ化合物半導体基板上に極薄シリコン酸化膜などの絶縁物を形成した面と表面に水素イオンなどによるスマートカットを目的としたスマートカット層を設けた単結晶化合物半導体に極薄シリコン膜などの半導体を形成した面とを貼り合わせ、その後スマートカット層で双方の基板を分離し、ポリ化合物半導体に単結晶化合物薄膜層を形成し、さらに、必要に応じて必要な厚さまで単結晶化合物半導体を成長させ、該極薄シリコン酸化膜などの絶縁膜はこの成長途中及び後の高温処理中において消失する構造を特徴とする化合物半導体基板とこの基板を用いた半導体装置。
【請求項５】
請求項４においてポリ化合物半導体基板上に形成する極薄膜面と表面に水素イオンなどによるスマートカットを目的としたスマートカット層を設けた単結晶化合物半導体に極薄膜面とを貼り合わせるあたり、それぞれの膜はシリコン膜の様な半導体、或いはシリコン酸化膜の絶縁膜として、貼り合わせ後スマートカット層で双方の基板を分離し、ポリ化合物半導体に単結晶化合物薄膜層を形成し、さらに、必要に応じて必要な厚さまで単結晶化合物半導体を成長させ、該極薄シリコンなどの半導体はこの成長途中及び後の高温処理中において消失する構造を特徴とする化合物半導体基板とこの基板を用いた半導体装置。
【請求項６】
請求項３、４、５において、金属の薄い層、或いは極薄シリコン酸化膜、或いは極薄のシリコンはポリ化合物半導体或いは単結晶化合物半導体のいずれか一方に形成して同様な手法により形成した化合物半導体基板とこれら半導体基板を用いた半導体装置。
【請求項７】
ポリＳｉＣ基板上に極薄シリコン膜を形成した面と表面に水素イオンなどによるスマートカットを目的としたスマートカット層を設けた単結晶ＳｉＣ基板に極薄シリコン酸化膜を形成した面とを貼り合わせ、或いはポリＳｉＣ基板上に極薄シリコン酸化膜を形成した面と表面に水素イオンなどによるスマートカットを目的としたスマートカット層を設けた単結晶ＳｉＣ基板に極薄シリコン膜を形成した面とを貼り合わせ、或いはポリＳｉＣ基板上に極薄シリコン膜を形成した面と表面に水素イオンなどによるスマートカットを目的としたスマートカット層を設けた単結晶ＳｉＣ基板に極薄シリコン膜を形成した面とを貼り合わせ、或いはポリＳｉＣ基板上に極薄シリコン酸化膜を形成した面と表面に水素イオンなどによるスマートカットを目的としたスマートカット層を設けた単結晶ＳｉＣ基板に極薄シリコン酸化膜を形成した面とを貼り合わせ、その後スマートカット層で双方の基板を分離し、ポリＳｉＣに単結晶ＳｉＣ薄膜層を形成し、さらに、必要に応じて必要な厚さまで単結晶ＳｉＣを成長させ、該極薄シリコン酸化膜はこの成長途中及び後の高温処理中において消失する構造を特徴とするＳｉＣ基板とこの基板を用いた半導体装置。
【請求項８】
請求項７において、極薄シリコン酸化膜、或いは極薄シリコンはポリＳｉＣ基板或いは単結晶ＳｉＣ基板のいずれか一方に形成して両基板を貼り合わせ、その後スマートカット層で双方の基板を分離し、ポリＳｉＣに単結晶ＳｉＣ薄膜層を形成し、さらに、必要に応じて必要な厚さまで単結晶ＳｉＣを成長させ、該極薄シリコン及び極薄シリコン酸化膜はこの成長途中及び後の高温処理中において消失する構造を特徴とするＳｉＣ基板とこの基板を用いた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明はパワー系化合物半導体、とりわけＳｉＣ基板やＧａＮ基板を用いる半導体装置の基板構造と素子構造に関するものである。
【背景技術】
【０００２】図１において、従来から公表されている単結晶ＳｉＣ基板に形成する縦構造のＭＯＳＦＥＴを示す。図１−ａはＳｉＣ基板１を示す。図１−ｂはその基板に形成した縦構造のＭＯＳＦＥＴの断面図を示す。表面にソース部１１、ドレイン部１２、ゲート部１３、Ｐウエル１４とを設けて、ドレイン部は縦方向に電流方向を設けドレイン電極１９から電流をとる公知の構造である。ＮチャンネルＭＯＳＦＥＴの事例ではＳｉＣ基板は全体がＮ−層、ソース部１１とドレイン部１２はＮ＋層、チャンネル部がＰ層１５から構成される。図１−ｃはＭＯＳＦＥＴがオフの時、すなわちドレインに逆バイアス電圧が印加される場合のＰ層の空乏層の拡がりを表している。事例では、空乏層到達点１８は１０μｍの深さとなっている。ＳｉＣ基板の厚さは、作業性を考慮して４００μｍとなっている。【０００３】この構造の素子の課題は、ＳｉＣ基板のコストが高いことである。４Ｈ構造のＳｉＣ基板においては昇華法と呼ばれる方式で基板を作るために小さな基板口径となっているのが現実で、大口径化するためには結晶欠陥を減らすために各種の工夫を要しコストはさらに高くなってしまう。また、３Ｃ構造のＳｉＣ基板においてはＳｉ基板にＳｉＣを成長させ、そのＳｉＣを基板として利用するものである。しかし、ＳｉとＳｉＣとの格子定数の違いにより結晶欠陥が多く、それを減らすために様々な工夫が必要なためコスト高になっている。このように４Ｈ構造の基板、３Ｃ構造の基板共に各種工夫により結晶欠陥が低減され、その基板にＭＯＳＦＥＴやショットキーダイオードを形成しても実用上問題ないレベルには到達してきた。しかし、結晶欠陥を減らすために製造工程は複雑になりコスト高となっている。課題はコスト低減ができる基板の作り方にある。【０００４】図１−ｂにおいてＭＯＳＦＥＴと基板の関係をコスト低減の観点から着眼すると、ＳｉＣ基板の厚さ４００μｍに対して、ＭＯＳＦＥＴとして必要なのは表層の１０μｍ程度であることに着目することができる。【０００５】より具体的には、図１−ｃにおいてＭＯＳＦＥＴが逆バイアスの時に空乏層が縦方向に広がり降伏電圧印加時に到達する空乏層の深さは約１０μｍである。従って、図１−ｃの破線で示す空乏層到達点１８より深い方向のＳｉＣ層は結晶欠陥の少ないＳｉＣ層である必要はないことに着目することができる。【０００６】但し、ＳｉＣに形成するＭＯＳＦＥＴのソース、ドレイン、Ｐウエルなどの不純物拡散層の不純物を活性化するために１６００℃以上の高温度熱処理が必要であるため、この破線以下の層は、高温度に耐えうる半導体、或いは導体であることが要件である。【０００７】図１の事例では縦構造のＭＯＳＦＥＴの事例を示しているが、ＳｉＣ基板に縦構造のショットキーダイオードを形成する場合においても同様である。すなわちＭＯＳＦＥＴの場合もショットキーダイオードの場合もＳｉＣ基板の表層の１０μｍ程度だけが用いられているのが実情である。【０００８】この様な考察に基づいたＭＯＳＦＥＴやショットキーダイオードを形成するための基板はこれまで開示されていない。また、それに必要な基板の作成方法は開示されていない。
【発明の概要】
【発明が解決しようとする課題】
【０００９】高電圧駆動素子の用途が拡大するにつれてそれらの素子のコストダウン、より性能の高い素子の実用化が重要な課題となってきている。ＳｉＣ基板やＧａＮ基板上に形成するＭＯＳＦＥＴやジャンクションゲートＦＥＴやショットキーダイオードはこのニーズに合ったものである。以下の事例では、ＳｉＣ基板を例に発明内容を開示するがＧａＮ基板、その他の化合物半導体基板においても同様である。【００１０】本発明が解決しようとする課題は、高価格になりがちの化合物半導体の基板を素子に必要な部分だけに高価な化合物半導体を用いて、それ以外の基板となるところを安価な材料で構成することにある。より具体的には、素子を形成する層には単結晶のＳｉＣ層を用いて、基板となるところは安価なポリＳｉＣ層を用いることである。そして、その２層構造の素子の作り易い手段を実用化することにある。
【課題を解決するための手段】
【００１１】本発明の構成は、図１の考察に基づく安価なポリＳｉＣ基板上に薄い単結晶ＳｉＣ層に形成し、そこにＭＯＳＦＥＴやショットキーダイオードを形成するものである。【００１２】ポリＳｉＣ基板に単結晶ＳｉＣを形成する手法としては、単結晶の種結晶基板の表層の１μｍ程度に水素を注入して、ポリＳｉＣ基板と貼り合わせた後にスマートカット技術により水素層にて劈開せしめるという近年実用化が進んでいるスマートカット手法にて行うことができる。劈開後の種結晶基板は、表面を１μｍ程度研磨して再利用することができる。これにより、当初４００μｍの基板はスマートカットと研磨で２μｍずつ減少するが、２００μｍ厚まで使用するとすれば、１００回のＳｉＣ層の移植に利用することができる。また、劈開後のポリＳｉＣ上の単結晶ＳｉＣ層は研磨して表層の欠陥を除去した後に、公知のホモエピタキシャル成長技術により必要な厚さ、例えば、１０μｍの厚さまで、単結晶ＳｉＣを成長させることができる。【００１３】このスマートカット層形成後の貼り合わせ基板の作成における課題は、ポリＳｉＣ基板とスマートカット層を形成した単結晶ＳｉＣの貼り合わせである。貼り合わせ工程に高圧、高温度を印加すれば貼り合わせは可能であるが、スマートカット面がその途中で劈開してしまい好ましくない。【００１４】本発明においては、ポリＳｉＣの基板表面に極めて薄いシリコン膜を形成し、スマートカット層形成後の単結晶ＳｉＣ基板の表面には極薄いシリコン酸化膜を形成して、両方の基板のシリコン膜面とシリコン酸化膜面を貼り合わせる手法を提供するものである。このシリコン膜とシリコン酸化膜は必ずしもこの組み合わせである必要はなく、シリコン酸化膜面同士でも、シリコン膜同士の面の貼り合せ、或いは一方にシリコン酸化膜だけを設けた面での貼り合わせでも良い。シリコン基板で既に実績があるシリコン酸化膜面同士の貼り合せ、或いはシリコン酸化膜が一方に基板に存在してシリコン酸化膜を介して貼り合わせることは室温で可能であることは知られている。この知見をＳｉＣに適用するものである。このシリコン酸化膜は絶縁物であるが、シリコン酸化膜が極薄いために、その後のＳｉＣ膜のエピタキシャル成長中や不純物の高温度熱処理中に酸素が吸収されて絶縁物では無くなる、シリコンはポリＳｉＣに溶融して、絶縁物であるシリコン酸化膜層が消失するというのが本発明の要点である。【００１５】この基板にＭＯＳＦＥＴやショットキーダイオードを公知の構造にて形成することができる。Ｎ型半導体のＳｉＣ層に形成するｐウエル層の不純物として公知のアルミをイオン注入し、ソース、ドレインのＮ＋層の不純物としてはリンをイオン注入して、その後に、約１６００℃以上にて活性化することにより形成することができる。【００１６】この様に本発明が目的としている素子基板は、シリコン酸化膜を介して低温度、低印加圧力で行う基板の貼合わせ技術、実用化が始まっているスマートカット技術をＳｉＣへ転用をすることと、本発明の特徴である極薄のシリコン酸化膜を消失させる手法により可能である。
【発明の効果】
【００１７】高電圧駆動に適したＳｉＣ基板の実用化の期待は大きいが、これまで基板の高価格が制約となってその用途の拡大が制限されている。ポリＳｉＣの基板への採用、スマートカット層形成、極薄シリコン酸化膜を介する貼合わせ、極薄シリコン酸化膜の消失という一連を手段により種基板の再利用を可能にならしめ、ＳｉＣ基板の低コスト化を提供する構造は画期的である。
【図面の簡単な説明】
【００１８】
【図１】  公知のＳｉＣ基板とＭＯＳＦＥＴ素子の構造を示す断面図
【図２】  本発明のポリＳｉＣ基板上の単結晶ＳｉＣ膜を形成する断面図
【発明を実施するための形態】
【００１９】図２に本発明の実施例としてポリＳｉＣ基板２０の上に極薄シリコン膜２１を形成したシリコン酸化膜面とスマートカット層３を形成し極薄シリコン酸化膜４を形成した単結晶種結晶２の極薄シリコン酸化膜面とを貼り合わせて、その後、極薄シリコン酸化膜４が消失する工程の手順を示す。図２−ａはＳｉＣ種結晶２に１μｍの深さにスマートカット層３を形成し、表面に１ｎｍ程度の極薄シリコン酸化膜４を形成した状態を示す。
スマートカット層の表層側の薄いＳｉＣ層５がスマートカットでポリＳｉＣ側へ移されるＳｉＣ層である。図２−ｂは厚さ４００μｍのポリＳｉＣ基板２０に極薄シリコン膜２１を形成した状態を示す。ポリＳｉＣ２０は単結晶である必要はないので高速成長で作成した結晶欠陥密度を問わない低コストな基板である。図２−ｃ１は、図２−ａ、図２−ｂの基板を貼り合わせた状態を示す。シリコン酸化膜面での貼り合せであるために高圧をかけることなく、室温で貼り合わせができる。図２−ｃ２はポリＳｉＣ基板２０も、種結晶ＳｉＣ基板２も結晶欠陥のために反りがある場合に適用する手法である。図においてポリＳｉＣ基板２０も種単結晶ＳｉＣ基板２も平坦化ステージ３０、３２で反りを矯正されている。平坦化ステージ３０、３２は真空引きで吸引孔３１、３３により基板を吸着して平坦度を出している。これにより平坦化された状態で室温近傍の温度で貼り合わせを行うことができる。図２−ｄはその後、１０００℃程度でスマートカット層を劈開させ、表面を研磨で結晶性を良くした状態を示す。欠陥層の除去はＣＭＰ（ケミカル・メカニカル・ポリッシング）などで研磨することにより可能である。図２−ｅはその後、スマートカットでポリＳｉＣ基板に移したＳｉＣ層５にエピタキシャル成長で１０μｍまで成長させたＳｉＣ膜６の状態を示す。ＳｉＣ層５にエピタキシャル成長する１６００℃から１７００℃においてシリコン酸化膜はその融点を越える高温下で、ポリＳｉＣ基板２０あるいは、ＳｉＣ層５に溶解する。この状態でシリコン膜と絶縁物である極薄シリコン酸化膜は消失している。
【００２０】以上の様にして形成したポリＳｉＣ基板２０の上の単結晶ＳｉＣ膜５，６に図１−ｃで示した縦型のＭＯＳＦＥＴを作成することができる。空乏層の拡がり領域１７に相当することころが単結晶５、６内に存在する。従って、ＭＯＳＦＥＴはこの領域内にて構成され、それ以外の基板領域は安価なポリＳｉＣで構成することができる。種結晶２は結晶欠陥を減らした高価な基板であるが、この様にして本来必要な厚さだけを有効に使用することにより大幅なコストダウンが可能になる。以上の事例においては、ポリＳｉＣに形成した極薄のシリコン膜面とスマートカット層を設けた単結晶ＳｉＣに形成した極薄のシリコン酸化膜面とを貼り合せた事例であるが、ポリＳｉＣに形成した極薄のシリコン酸化膜面とスマートカット層を設けた単結晶ＳｉＣに形成した極薄のシリコン膜面との貼り合せもまったく同様な効果を生み出すことができる。
【００２１】以上の図の事例では極薄のシリコンと極薄のシリコン酸化膜の界面を介してポリＳｉＣ基板と単結晶積層ＳｉＣ膜の貼り合せの事例を説明したが、極薄のシリコン酸化膜同士の貼り合せ、極薄のシリコン同士の貼り合せでも、また一方の面をシリコン酸化膜とするだけでも貼り合せは可能であり、効果は同様である。また、ポリＳｉＣ基板とスマートカットを形成した単結晶ＳｉＣ基板との間に介在して貼り合わせを容易にするものは必ずしも半導体或いはその酸化物である必要はなく、面同士が貼り合せし易い白金の様な金属でも良い。また、本事例では単結晶化合物半導体としてＳｉＣを事例に説明したがＧａＮなど他の化合物半導体においても同様である。また基板としてはＳｉＣの他に化合物半導体に近い材料の使用も可能である。
【産業上の利用の可能性】
【００２２】  ＳｉＣ基板やＧａＮ基板などを用いた高電圧駆動素子は、車においてはハイブリッド車普及、電気自動車の普及に伴ってますます重要度が増してくる。また、家庭においてはスマートグリッド化の普及に伴って家電製品の電動化やエネルギー管理のために高電圧素子の役割が重要になってくる。本発明によりポリＳｉＣ基板上に単結晶ＳｉＣ膜を形成し、安価な基板をできる基板構造を実用化することができ大きな効果を創出し、当該分野の素子の普及に大きく貢献するものとなる。ＧａＮなどの他の化合物半導体においても同様な期待がある。
【符号の説明】
【００２３】１・・・ＳｉＣ基板（Ｎ−層）    ２・・・ＳｉＣ種結晶基板（Ｎ−層）
３・・・スマートカット層        ４・・・極薄シリコン酸化膜
５・・・スマートカットで移されるＳｉＣ層    ６・・・１０μｍに成長させたＳｉＣ膜
１１・・・ソース（Ｎ＋層）  １２・・・ドレイン（Ｎ＋層）    １３・・・ゲート電極
１４・・・ゲート酸化膜      １５・・・Ｐウエル      １６・・・電流方向
１７・・・空乏層の拡がり      １８・・・空乏層到達点      １９・・・ドレイン電極
２０・・・ポリＳｉＣ基板（Ｎ＋層）      ２１・・・極薄シリコン膜
３０・・・平坦化ステージ      ３１・・・吸引孔
３２・・・平坦化ステージ      ３３・・・吸引孔
【図１】
2013157586.tif 000003
【図２】
2013157586.tif 000004