(57)【要約】【課題】隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制すること。【解決手段】本発明の電気光学装置の駆動方法は、画素毎に電気光学素子の光学状態を指定する画像データに基づいて、少なくとも一の画素に対応する画素電極に、絶対値が電気光学素子の光学状態を異ならせる素子駆動電圧以上の第１の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、走査線、信号線および素子駆動電源線に印加される電圧を制御する第１ステップと、一の画素に対応する画素電極に、絶対値が素子駆動電圧未満の第２の電圧が印加された状態になるように、走査線、信号線および素子駆動電源線に印加される電圧を制御する第２ステップとを備えることを特徴とする。【選択図】図１２
2013113914.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、
前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、
前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持するメモリー回路と、前記メモリー回路に保持されたデータ電圧に応じて、素子駆動電源線に接続された状態またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路と
を有する電気光学装置の駆動方法であって、
前記画素毎に前記電気光学素子の光学状態を指定する画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第１ステップと、
前記一の画素に対応する前記画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第２ステップと
を備えることを特徴とする電気光学装置の駆動方法。
【請求項２】
前記第１ステップは、
前記素子駆動電源線に前記第２の電圧が印加された状態で、前記メモリー回路に前記データ電圧を保持させるステップと、
前記メモリー回路に前記データ電圧が保持された状態で、前記素子駆動電源線に前記第１の電圧を印加するステップと、
前記メモリー回路に前記データ電圧が保持された状態で、前記素子駆動電源線に前記第２の電圧を印加するステップと
を有する
ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項３】
複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、
前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、
前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持する２つのメモリー回路と、前記２つのメモリー回路に保持されたデータ電圧に応じて、第１の素子駆動電源線に接続された状態または第２の素子駆動電源線に接続された状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路と
を有する電気光学装置の駆動方法であって、
前記画素毎に前記電気光学素子の光学状態を指定する画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、または当該画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第１ステップと、
前記一の画素に対応する前記画素電極に前記第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第２ステップと
を備えることを特徴とする電気光学装置の駆動方法。
【請求項４】
複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、
前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、
前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持する２つのメモリー回路と、前記２つのメモリー回路に保持されたデータ電圧に応じて、第１の素子駆動電源線に接続された状態、第２の素子駆動電源線に接続された状態、またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路と
を有する電気光学装置の駆動方法であって、
前記画素毎に前記電気光学素子の光学状態を指定する画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、当該画素電極に前記第１の電圧の極性が反転した電圧であって、絶対値が前記最低駆動電圧以上の第３の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第１ステップと、
前記一の画素に対応する前記画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第２ステップと
を備えることを特徴とする電気光学装置の駆動方法。
【請求項５】
前記第１ステップは、ｎ回（ｎは１以上の整数）のフレームで、前記一の画素に対応する前記画素電極に電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する
ことを特徴とする請求項１乃至請求項４のいずれかに記載の電気光学装置の駆動方法。
【請求項６】
前記第１ステップにおいて前記一の画素に対応する前記画素電極に電圧が印加された状態になる回数ｎは、前記画像データまたは設定値に基づいて設定可能である
ことを特徴とする請求項５に記載の電気光学装置の駆動方法。
【請求項７】
複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、
前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、
前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持するメモリー回路と、前記メモリー回路に保持されたデータ電圧に応じて、素子駆動電源線に接続された状態またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路と、
前記走査線を予め決められた順に選択する走査線駆動回路と
を有する電気光学装置の駆動方法であって、
前記走査線駆動回路により一の走査線が選択され、前記画素毎に前記電気光学素子の光学状態を指定する画像データに基づいて、当該一の走査線に接続された前記画素に対応する画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記信号線および前記素子駆動電源線に印加される電圧を制御する第１ステップと、
前記走査線駆動回路により前記一の走査線とは異なる他の走査線が選択され、当該他の走査線に接続された一の画素に対応する前記画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第２ステップと
を備え、
前記走査線駆動回路は、前記他の走査線が次に選択されるまでの時間が、前記一の走査線が次に選択されるまでの時間よりも短くなるように、前記走査線を選択する
ことを特徴とする電気光学装置の駆動方法。
【請求項８】
複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、
前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、
前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持するメモリー回路と、前記メモリー回路に保持されたデータ電圧に応じて、素子駆動電源線に接続された状態またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路と
を有する電気光学装置に制御信号を出力する出力手段と、
前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、
前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段と
を具備し、
前記制御手段は、
前記取得した画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御し、
前記一の画素に対応する前記画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する
ことを特徴とする制御装置。
【請求項９】
複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、
前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、
前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持する２つのメモリー回路と、前記２つのメモリー回路に保持されたデータ電圧に応じて、第１の素子駆動電源線に接続された状態または第２の素子駆動電源線に接続された状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路と
を有する電気光学装置に制御信号を出力する出力手段と、
前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、
前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段と
を具備し、
前記制御手段は、
前記取得した画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、または当該画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御し、
前記一の画素に対応する前記画素電極に前記第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する
ことを特徴とする制御装置。
【請求項１０】
複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、
前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、
前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持する２つのメモリー回路と、前記２つのメモリー回路に保持されたデータ電圧に応じて、第１の素子駆動電源線に接続された状態、第２の素子駆動電源線に接続された状態、またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路と
を有する電気光学装置に制御信号を出力する出力手段と、
前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、
前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段と
を具備し、
前記制御手段は、
前記取得した画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、当該画素電極に前記第１の電圧の極性が反転した電圧であって、絶対値が前記最低駆動電圧以上の第３の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御し、
前記一の画素に対応する前記画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する
ことを特徴とする制御装置。
【請求項１１】
複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、
前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、
前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持するメモリー回路と、前記メモリー回路に保持されたデータ電圧に応じて、素子駆動電源線に接続された状態またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路と、
前記走査線を予め決められた順に選択する走査線駆動回路と
を有する電気光学装置に制御信号を出力する出力手段と、
前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、
前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段と
を具備し、
前記制御手段は、
前記走査線駆動回路により一の走査線が選択され、前記画素毎に前記電気光学素子の光学状態を指定する画像データに基づいて、当該一の走査線に接続された前記画素に対応する画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記信号線および前記素子駆動電源線に印加される電圧を制御し、
前記走査線駆動回路により前記一の走査線とは異なる他の走査線が選択され、当該他の走査線に接続された一の画素に対応する前記画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御し、
前記他の走査線が次に選択されるまでの時間が、前記一の走査線が次に選択されるまでの時間よりも短くなるように、前記走査線駆動回路を制御する
ことを特徴とする制御装置。
【請求項１２】
請求項８乃至請求項１１のいずれかに記載の制御装置と、
前記制御装置から出力される前記制御信号により制御される前記電気光学装置と
を具備することを特徴とする表示装置。
【請求項１３】
請求項１２に記載の表示装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置を駆動する技術に関する。
【背景技術】
【０００２】
電気光学装置の多くにおいて、１つの画素において１つのトランジスターと１つの容量素子とを有する方式（以下、この方式を「１Ｔ１Ｃ方式」という）が用いられている。電気泳動素子などの記憶性の電気光学素子を用いる場合、１Ｔ１Ｃ方式では、１枚の絵を出力するために１つの画素において複数回の書き込みを行う場合があった。一方、１つの画素において２つのトランジスターと１つの容量素子とを有する方式（以下、この方式を「２Ｔ１Ｃ方式」という）を用いると、１フレームにおける１つの画素に対する書き込み時間を長くすることができるため、書き込み回数を減じることができる。２Ｔ１Ｃ方式については、例えば、特許文献１に開示されている。また、１つの画素において４つのトランジスターと２つの容量素子とを有する方式（以下、この方式を「４Ｔ２Ｃ方式」という）を用いて低消費電力化を図る技術も開示されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１７６３３０号公報
【特許文献２】特開２０１０−１０２２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
２Ｔ１Ｃ方式では画素に白または黒の書き込みをするときには、画素電極に書き込みに必要な電圧が印加される。一方で、この書き込み中において書き込み対象外の画素の画素電極には０Ｖの電圧を書き込むことができないため、その画素電極はハイインピーダンスの状態になる。そのため、書き込み対象外の画素であっても書き込み対象の画素から横電界の影響を受けて、白または黒がわずかに書き込まれてしまい表示が滲んでしまうことがあった。
【０００５】
本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制することにある。
【課題を解決するための手段】
【０００６】
上述の課題を解決するため、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持するメモリー回路と、前記メモリー回路に保持されたデータ電圧に応じて、素子駆動電源線に接続された状態またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路とを有する電気光学装置の駆動方法であって、前記画素毎に前記電気光学素子の光学状態を指定する画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる素子駆動電圧以上の第１の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第１ステップと、前記一の画素に対応する前記画素電極に、絶対値が前記素子駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第２ステップとを備えることを特徴とする電気光学装置の駆動方法を提供する。
この電気光学装置の駆動方法によれば、隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制することができる。
【０００７】
また、別の好ましい態様において、前記第１ステップは、前記素子駆動電源線に前記第２の電圧が印加された状態で、前記メモリー回路に前記データ電圧を保持させるステップと、前記メモリー回路に前記データ電圧が保持された状態で、前記素子駆動電源線に前記第１の電圧を印加するステップと、前記メモリー回路に前記データ電圧が保持された状態で、前記素子駆動電源線に前記第２の電圧を印加するステップとを有することを特徴とする。
この電気光学装置の駆動方法によれば、表示を滲みにくくしつつ書き込み時間を短縮することができる。
【０００８】
また、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持する２つのメモリー回路と、前記２つのメモリー回路に保持されたデータ電圧に応じて、第１の素子駆動電源線に接続された状態または第２の素子駆動電源線に接続された状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路とを有する電気光学装置の駆動方法であって、前記画素毎に前記電気光学素子の光学状態を指定する画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、または当該画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第１ステップと、前記一の画素に対応する前記画素電極に前記第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第２ステップとを備えることを特徴とする電気光学装置の駆動方法を提供する。
この電気光学装置の駆動方法によれば、隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制することができる。
【０００９】
また、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持する２つのメモリー回路と、前記２つのメモリー回路に保持されたデータ電圧に応じて、第１の素子駆動電源線に接続された状態、第２の素子駆動電源線に接続された状態、またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路とを有する電気光学装置の駆動方法であって、前記画素毎に前記電気光学素子の光学状態を指定する画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、当該画素電極に前記第１の電圧の極性が反転した電圧であって、絶対値が前記最低駆動電圧以上の第３の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第１ステップと、前記一の画素に対応する前記画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第２ステップとを備えることを特徴とする電気光学装置の駆動方法を提供する。
この電気光学装置の駆動方法によれば、隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制することができる。
【００１０】
また、別の好ましい態様において、前記第１ステップは、ｎ回（ｎは１以上の整数）のフレームで、前記一の画素に対応する前記画素電極に電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御することを特徴とする。
この電気光学装置の駆動方法によれば、書き込み時間を短縮することができる。
【００１１】
また、別の好ましい態様において、前記第１ステップにおいて前記一の画素に対応する前記画素電極に電圧が印加された状態になる回数ｎは、前記画像データまたは設定値に基づいて設定可能であることを特徴とする。
この電気光学装置の駆動方法によれば、書き込む画像に応じて、表示の滲みの抑制を優先するか書き込み時間の短縮を優先するかを選択することができる。
【００１２】
また、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持するメモリー回路と、前記メモリー回路に保持されたデータ電圧に応じて、素子駆動電源線に接続された状態またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路と、前記走査線を予め決められた順に選択する走査線駆動回路とを有する電気光学装置の駆動方法であって、前記走査線駆動回路により一の走査線が選択され、前記画素毎に前記電気光学素子の光学状態を指定する画像データに基づいて、当該一の走査線に接続された前記画素に対応する画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記信号線および前記素子駆動電源線に印加される電圧を制御する第１ステップと、前記走査線駆動回路により前記一の走査線とは異なる他の走査線が選択され、当該他の走査線に接続された一の画素に対応する前記画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御する第２ステップとを備え、前記走査線駆動回路は、前記他の走査線が次に選択されるまでの時間が、前記一の走査線が次に選択されるまでの時間よりも短くなるように、前記走査線を選択することを特徴とする電気光学装置の駆動方法を提供する。
この電気光学装置の駆動方法によれば、隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制することができる。
【００１３】
また、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持するメモリー回路と、前記メモリー回路に保持されたデータ電圧に応じて、素子駆動電源線に接続された状態またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路とを有する電気光学装置に制御信号を出力する出力手段と、前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段とを具備し、前記制御手段は、前記取得した画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御し、前記一の画素に対応する前記画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御することを特徴とする制御装置を提供する。
この制御装置によれば、隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制することができる。
【００１４】
また、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持する２つのメモリー回路と、前記２つのメモリー回路に保持されたデータ電圧に応じて、第１の素子駆動電源線に接続された状態または第２の素子駆動電源線に接続された状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路とを有する電気光学装置に制御信号を出力する出力手段と、前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段とを具備し、前記制御手段は、前記取得した画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、または当該画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御し、前記一の画素に対応する前記画素電極に前記第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御することを特徴とする制御装置を提供する。
この制御装置によれば、隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制することができる。
【００１５】
また、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持する２つのメモリー回路と、前記２つのメモリー回路に保持されたデータ電圧に応じて、第１の素子駆動電源線に接続された状態、第２の素子駆動電源線に接続された状態、またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路とを有する電気光学装置に制御信号を出力する出力手段と、前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段とを具備し、前記制御手段は、前記取得した画像データに基づいて、少なくとも一の画素に対応する前記画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、当該画素電極に前記第１の電圧の極性が反転した電圧であって、絶対値が前記最低駆動電圧以上の第３の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御し、前記一の画素に対応する前記画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御することを特徴とする制御装置を提供する。
この制御装置によれば、隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制することができる。
【００１６】
また、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられた画素回路であって、前記走査線および前記信号線が接続され、当該走査線が選択されているときに当該信号線に印加されたデータ電圧を保持するメモリー回路と、前記メモリー回路に保持されたデータ電圧に応じて、素子駆動電源線に接続された状態またはハイインピーダンスの状態のいずれかに前記画素電極の状態を切り替えるスイッチング回路とを有する画素回路と、前記走査線を予め決められた順に選択する走査線駆動回路とを有する電気光学装置に制御信号を出力する出力手段と、前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段とを具備し、前記制御手段は、前記走査線駆動回路により一の走査線が選択され、前記画素毎に前記電気光学素子の光学状態を指定する画像データに基づいて、当該一の走査線に接続された前記画素に対応する画素電極に、絶対値が前記電気光学素子の光学状態を異ならせる最低駆動電圧以上の第１の電圧が印加された状態、または当該画素電極がハイインピーダンスの状態になるように、前記信号線および前記素子駆動電源線に印加される電圧を制御し、前記走査線駆動回路により前記一の走査線とは異なる他の走査線が選択され、当該他の走査線に接続された一の画素に対応する前記画素電極に、絶対値が前記最低駆動電圧未満の第２の電圧が印加された状態になるように、前記走査線、前記信号線および前記素子駆動電源線に印加される電圧を制御し、前記他の走査線が次に選択されるまでの時間が、前記一の走査線が次に選択されるまでの時間よりも短くなるように、前記走査線駆動回路を制御することを特徴とする制御装置を提供する。
この制御装置によれば、隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制することができる。
【００１７】
また、本発明は、上記記載の制御装置と、前記制御装置から出力される前記制御信号により制御される前記電気光学装置とを具備することを特徴とする表示装置を提供する。
この表示装置によれば、隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制することができる。
【００１８】
また、本発明は、上記記載の表示装置を具備することを特徴とする電子機器を提供する。
この電子機器によれば、隣り合う画素から横電界の影響を受けることによる表示の滲みを抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】電子機器１０００の外観を示す図である。
【図２】電子機器１０００のハードウエア構成を示すブロック図である。
【図３】表示部１の断面構造を示す模式図である。
【図４】第１実施形態における表示部１の回路構成を示す図である。
【図５】第１実施形態における画素１３の等価回路を示す図である。
【図６】コントローラー２の機能構成を示すブロック図である。
【図７】第１実施形態における表示部１の動作を説明する図である。
【図８】第１実施形態における駆動信号を示すタイミングチャートである。
【図９】第１実施形態における黒書込画素の画素１３の等価回路の各部における電圧の変化を示す図である。
【図１０】第１実施形態における白書込画素の画素１３の等価回路の各部における電圧の変化を示す図である。
【図１１】第１実施形態における維持画素の画素１３の等価回路の各部における電圧の変化を示す図である。
【図１２】第１実施形態における画素電極１０４に印加される電圧の変化の例を説明する図である。
【図１３】第２実施形態における駆動信号を示すタイミングチャートである。
【図１４】第２実施形態における表示部１の動作を説明する図である。
【図１５】第３実施形態における表示部１の動作を説明する図である。
【図１６】第４実施形態における駆動信号を示すタイミングチャートである。
【図１７】第５実施形態における表示部１Ａの回路構成を示す図である。
【図１８】第５実施形態における画素１３Ａの等価回路を示す図である。
【図１９】第５実施形態における黒書込画素の画素１３Ａの等価回路の各部における電圧の変化を示す図である。
【図２０】第５実施形態における白書込画素の画素１３Ａの等価回路の各部における電圧の変化を示す図である。
【図２１】第５実施形態における維持画素の画素１３Ａの等価回路の各部における電圧の変化を示す図である。
【図２２】第５実施形態における画素電極１０４に印加される電圧の変化の例を説明する図である。
【図２３】第６実施形態における黒書込画素の画素１３Ａの等価回路の各部における電圧の変化を示す図である。
【図２４】第６実施形態における白書込画素の画素１３Ａの等価回路の各部における電圧の変化を示す図である。
【図２５】第６実施形態における維持画素の画素１３Ａの等価回路の各部における電圧の変化を示す図である。
【図２６】第６実施形態における画素電極１０４に印加される電圧の変化の例を説明する図である。
【図２７】変形例１における表示部１の動作を説明する図である。
【発明を実施するための形態】
【００２０】
＜第１実施形態＞
［全体構成］
図１は、第１実施形態における電子機器１０００の外観を示す図である。電子機器１０００は画像を表示する表示装置である。この例においては、電子機器１０００は電子書籍を閲覧するための装置、いわゆる電子ブックリーダーである。電子書籍は複数ページの画像を含むデータである。電子機器１０００は電子書籍をある単位（例えば１ページずつ）で表示部１に表示する。電子書籍に含まれる複数ページのうち、表示の対象となる一のページを「選択ページ」という。選択ページはユーザーによるボタン８Ａ〜８Ｆの操作に応じて変更される。ユーザーはボタン８Ａ〜８Ｆの操作により電子書籍のページをめくること（ページ送りまたはページ戻し）ができる。
【００２１】
図２は、電子機器１０００のハードウェア構成を示すブロック図である。電子機器１０００は、表示部１、コントローラー２、ＣＰＵ（Central Processing Unit）３、ＶＲＡＭ（Video Random Access Memory）４、ＲＡＭ（Random Access Memory）５、ＲＯＭ（Read Only Memory）６、記憶部７、および操作部８を有する。これらの各構成はバスＢＵＳを介して接続されている。
表示部１は、画像を表示する電気光学素子を含むディスプレイパネルを有する電気光学装置である。この例では、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の電気光学素子である、電気泳動粒子を用いている。この電気光学素子により、表示部１はモノクロ複数階調（この例では白黒２階調）の像を表示する。コントローラー２は表示部１を制御する制御装置である。ＣＰＵ３は電子機器１０００の各部を制御する処理装置（プロセッサー）である。
【００２２】
ＣＰＵ３は、ＲＡＭ５をワークエリアとして、ＲＯＭ６または記憶部７に記憶されたプログラムを実行する。ＶＲＡＭ４は表示部１に表示させる画像を示す画像データを記憶するメモリーである。画像データは表示部１に表示させる画像を示すデータであるから、以下に示すように、複数の画素１３に対応する電気泳動層１１０における光学状態を指定するものとなる。
ＲＡＭ５はデータを記憶するメモリーである。記憶部７は電子書籍のデータ（書籍データ）を記憶する不揮発性のメモリーである。記憶部７は複数の電子書籍のデータを記憶することができる。操作部８はユーザーの指示を入力するための入力装置であり、例えばタッチスクリーン、キーパッド、またはボタンを含む。図１に示したボタン８Ａ〜８Ｆは、操作部８を構成する一部である。また、操作部８には、表示部１の表面に設けられたタッチセンサーなどを有していてもよい。バスＢＵＳは構成要素間でデータまたは信号を伝送する伝送路である。
【００２３】
図３は、表示部１の断面構造を示す模式図である。表示部１は、第１基板１００、電気泳動層１１０、および第２基板１２０を有する。第１基板１００および第２基板１２０は、電気泳動層１１０を挟持するための基板である。
【００２４】
第１基板１００は、基板１０１、接着層１０２、および回路層１０３を有する。基板１０１は絶縁性および可撓性を有する材料、例えばポリカーボネートで形成されている。なお基板１０１は軽量性、可撓性、弾性および絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。また、基板１０１は可撓性を有しないガラスにより形成されていてもよい。
接着層１０２は基板１０１と回路層１０３とを接着する層である。回路層１０３は電気泳動層１１０を駆動するための回路（後述する画素回路など）を有する層である。回路層１０３は画素電極１０４を有する。
【００２５】
電気泳動層１１０はマイクロカプセル１１１およびバインダー１１２を有する。マイクロカプセル１１１はバインダー１１２によって固定されている。バインダー１１２としては、マイクロカプセル１１１との親和性が良好で電極との密着性が優れ、かつ高抵抗な材料が用いられる。マイクロカプセル１１１は内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル１１１は柔軟性を有する材料、例えばアラビアゴム・ゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル１１１と画素電極１０４との間には接着剤により形成された接着層が設けられてもよい。
【００２６】
分散媒は、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、またはカルボン酸塩である。別の例で、分散媒はその他の油類であってもよい。また、分散媒はこれらの物質が混合されたものでもよい。さらに別の例で、分散媒には界面活性剤などが配合されてもよい。
【００２７】
電気泳動粒子は分散媒中で電界によって移動する性質を有する粒子（高分子またはコロイド）である。この例においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１１１内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、この例においては正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、この例においては負に帯電されている。
【００２８】
第２基板１２０はフィルム１２１および共通電極１２２を有する。フィルム１２１は電気泳動層１１０の封止および保護をするものである。フィルム１２１は透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極１２２は透明で導電性を有する材料、例えば酸化インジウムスズ（Indium Tin Oxide、ＩＴＯ）により形成される。
マイクロカプセル１１１内の電気泳動粒子は画素電極１０４と共通電極１２２とに印加される電圧に応じてマイクロカプセル１１１内を移動することにより、電気泳動層１１０としての光学状態を異ならせる。電子機器１０００のユーザーは電気泳動層１１０を第２基板１２０側から視認する。
【００２９】
［表示部１の回路構成］
図４は、第１実施形態における表示部１の回路構成を示す図である。表示部１は、ｍ本の走査線１１、ｎ本のデータ線１２、ｍ×ｎ個の画素１３、走査線駆動回路１５、データ線駆動回路１６、電源線駆動回路１７、および電源線１８を有する。表示領域１４はｍ×ｎ個の画素１３を含む。以下、第ｊ行第ｉ列の画素を特に、画素１３（ｉ，ｊ）という。画素１３内の各要素についても同様である。
【００３０】
走査線駆動回路１５、データ線駆動回路１６、および電源線駆動回路１７は、コントローラー２により制御される。走査線１１は行方向（Ｘ方向）に沿って配置され、走査線駆動回路１５から出力される走査信号を伝達する。走査信号はｍ本の走査線１１の中から一の走査線１１を順次排他的に選択する信号である。データ線１２（信号線）は列方向（Ｙ方向）に沿って配置され、データ線駆動回路１６から出力されるデータ信号を伝達する。データ信号は各画素１３の階調に応じた信号である。
電源線１８（素子駆動電源線）は行方向（Ｘ方向）に沿ってｍ本配置され、画素電極１０４に印加される素子駆動電圧を供給するための素子電源信号を伝達する配線である。電源線駆動回路１７は、電源線１８を介して画素１３に素子駆動電圧を供給する。この例では、電源線駆動回路１７はｍ本の電源線１８にそれぞれ独立したタイミングで素子駆動電圧を供給する。
【００３１】
画素１３は走査線１１およびデータ線１２の交差に対応して設けられ、データ信号に応じた階調を示す。なお、複数の走査線１１のうち第ｊ行の走査線１１を特に、第ｊ行の走査線１１という。データ線１２についても同様である。
以下、データ信号、走査信号および素子電源信号など、画素１３に伝達される各信号を駆動信号という。
【００３２】
［画素１３の回路構成］
図５は、第１実施形態における画素１３（ｉ，ｊ）の等価回路（画素回路）を示す図である。この例においては、画素１３は２Ｔ１Ｃ方式の回路構成になっている。画素１３は、画素トランジスター１３１と、駆動トランジスター１３２と、容量素子１３３と、画素電極１０４とを有する。画素トランジスター１３１および駆動トランジスター１３２はスイッチング素子であり、この例ではアモルファスＳｉを用いたｎチャネル型のＴＦＴ（Thin Film Transistor）である。
【００３３】
画素トランジスター１３１のゲート端子は第ｊ行の走査線１１に接続されている。画素トランジスターのゲート電圧ＧＡＴＥは画素トランジスター１３１のゲート端子に印加される電圧である。画素トランジスター１３１のソース・ドレイン端子の一方は第ｉ列のデータ線１２に接続されている。データ電圧ＤＡＴＡは画素トランジスター１３１のデータ線１２に接続されるソース・ドレイン端子に印加される電圧である。画素トランジスター１３１のソース・ドレイン端子の他方は駆動トランジスター１３２のゲート端子および容量素子１３３の一方の電極に接続されている。駆動トランジスターのゲート電圧ＧＴは駆動トランジスター１３２のゲート端子に印加される電圧である。容量素子１３３の他方の電極は図示せぬ容量線に接続され、電圧ＶＳＴＧ（この例では接地電圧（基準電圧））に固定されている。以下の説明において、各電圧は基準電圧（０Ｖ）に対する値を示している。
なお、容量素子１３３は画素トランジスター１３１のソース・ドレイン端子と駆動トランジスター１３２のゲート端子とが接続された部分における寄生容量を含むものであり、必ずしも素子として存在していなくてもよい。
【００３４】
駆動トランジスター１３２のソース・ドレイン端子の一方は電源線１８に接続されている。電源線への供給電圧ＶＥＰは駆動トランジスター１３２の電源線１８に接続されるソース・ドレイン端子に印加される電圧（素子駆動電圧）である。駆動トランジスター１３２のソース・ドレイン端子の他方は画素電極１０４に接続されている。画素電極の電圧ＰＸは画素電極１０４に印加される電圧である。電気泳動層１１０は画素電極１０４および共通電極１２２に挟まれている。共通電極１２２は共通電圧ＣＯＭ（この例では接地電圧（基準電圧））に固定されている。
【００３５】
ここで、画素トランジスター１３１および容量素子１３３は、メモリー回路１３４を構成している。メモリー回路１３４は、対応する走査線１１が選択されているときにデータ線１２に印加されたデータ電圧を保持する。駆動トランジスター１３２は、メモリー回路１３４に保持されたデータ電圧に応じて、画素電極１０４と電源線１８との接続状態を切り替えるスイッチング回路を構成している。この例では、スイッチング回路はメモリー回路１３４に保持された電圧に応じて、画素電極１０４と電源線１８とを電気的に接続した状態（駆動トランジスター１３２がオン状態）、または画素電極１０４がハイインピーダンスの状態（駆動トランジスター１３２がオフ状態）のいずれかに画素電極１０４の状態を切り替える。
【００３６】
［コントローラー２の機能構成］
図６は、コントローラー２の機能構成を示すブロック図である。コントローラー２は、出力部２１、取得部２２、および制御部２３を有する。出力部２１は、表示部１に対して、走査線駆動回路１５、データ線駆動回路１６、および電源線駆動回路１７を制御する制御信号を出力する。また、取得部２２は、ＶＲＡＭ４に記憶されている画像データを取得し、制御部２３に出力する。制御部２３は、取得した画像データに基づいて各画素１３に対応する電気泳動層１１０の光学状態を制御する制御信号を出力するように、出力部２１を制御する。
【００３７】
［動作］
ＣＰＵ３は、ＯＳ（Operating System）またはアプリケーションプログラムに従って、コントローラー２の動作とは独立したタイミングでＶＲＡＭ４のデータを書き替える。ＣＰＵ３がＶＲＡＭ４に記憶されている画像データを書き替えると、ＣＰＵ３はＶＲＡＭ４の書き替えを行った旨を示す書き替え通知をコントローラー２に出力する。コントローラー２は書き換え通知を受け取ると、ＶＲＡＭ４に記憶された画像データに基づいて、制御信号を表示部１に対して出力する。走査線駆動回路１５、データ線駆動回路１６、および電源線駆動回路１７からこの制御信号に基づいて出力される駆動信号について説明する。
【００３８】
図７は、第１実施形態における表示部１の動作を説明する図である。横軸は時刻の進行を示し、縦軸は走査線１１のＹ方向の位置（Ｙｊ：ｊは１〜ｍの何れかの整数）を示している。「Scanning Line」とは、各フレームにおいて各走査線１１が選択されたタイミングを示す線である。各走査線１１が選択されるタイミングが異なるため、各画素１３への書き込みが行われる期間は、接続される走査線１１によって異なっている。各画素１３への書き込みが行われる期間は、階調を白から黒へ変化させていくフレーム（以下、「Ｂフレーム」（黒フレーム、図では「ＢＦ」と記す））、階調を黒から白へ変化させていくフレーム（以下、「Ｗフレーム」（白フレーム、図では「ＷＦ」と記す））、および電気泳動層１１０の光学状態を異ならせない電圧（以下、Ｎｔ電圧といい、この例では基準電圧と同じ０Ｖ）を画素電極１０４に印加するフレーム（以下、「Ｎフレーム」（ニュートラルフレーム、図では「ＮＦ」と記す））に区別されている。この例では、Ｂフレーム、Ｎフレーム、Ｗフレーム、Ｎフレームが順に繰り返される。これらの各フレームを区別して説明する必要がない場合には、単に「フレーム」という。
【００３９】
図８は、第１実施形態における駆動信号を示すタイミングチャートである。走査線駆動回路１５は、図８のＧＡＴＥ（Ｙｊ：ｊは１〜ｍの何れかの整数）に示すように、複数の走査線１１の中から一の走査線１１を順次排他的に選択する走査信号を走査線１１に供給する。選択された走査線１１（電圧Ｇｏｎ）に接続された画素トランジスター１３１はオン状態となり、それ以外の走査線１１（電圧Ｇｏｆｆ）に接続された画素トランジスター１３１はオフ状態となる。
【００４０】
データ線駆動回路１６は、夫々選択された走査線１１に接続されている各画素１３に対応して、表示させる階調に応じたデータ電圧のデータ信号をデータ線１２に供給する。データ信号は、Ｂフレームにおいては、階調を白から黒へ変化させていく画素１３（以下、「黒書込画素」という）に対してはデータ電圧をＶｄｈとし、階調を黒から白へ変化させていく画素１３（以下、「白書込画素」という）および階調を変化させない画素（以下、「維持画素」という）に対してはデータ電圧をＶｄｌとする。Ｗフレームにおいては、データ信号は、白書込画素に対してはデータ電圧をＶｄｈ、黒書込画素および維持画素に対してはデータ電圧をＶｄｌとする。また、Ｎフレームにおいては、黒書込画素、白書込画素および維持画素の総てに対してデータ電圧をＶｄｈとする。
【００４１】
電源線駆動回路１７は、図８のＶＥＰ（Ｚｊ：ｊは１〜ｍの何れかの整数）に示すように、各フレームの選択期間Ｔｓ（図９参照）において、各行の電源線への供給電圧ＶＥＰがＮｔ電圧となる素子電源信号を電源線１８に出力する。選択期間Ｔｓは各行に対応する走査線１１が選択される期間であり、行毎に期間の開始タイミングが異なっている。
また、電源線駆動回路１７は、各フレームの選択期間Ｔｓ以外の期間となる書込時間Ｔｗ（図９参照）において、電源線への供給電圧ＶＥＰがＢフレームにおいては＋Ｖｅｐとなり、Ｗフレームにおいては−Ｖｅｐとなり、ＮフレームにおいてはＮｔ電圧となる素子電源信号を電源線１８に供給する。Ｖｅｐは、画素電極１０４に印加されると電気泳動層１１０の光学状態を異ならせることができる最低駆動電圧以上の電圧値である。書込期間Ｔｗも選択期間Ｔｓと同様に、行毎に期間の開始タイミングが異なっている。
【００４２】
続いて、一の走査線１１に接続された画素１３に注目して、黒書込画素、白書込画素および維持画素について、画素１３の等価回路の各部における電圧の変化を順に説明する。
【００４３】
［黒書込画素での電圧変化］
図９は、第１実施形態における黒書込画素の画素１３の等価回路の各部における電圧の変化を示す図である。黒書込画素では、まずＢフレームの選択期間Ｔｓにおいて、画素トランジスターのゲート電圧ＧＡＴＥが電圧Ｇｏｎとなることで、メモリー回路１３４にデータ電圧ＤＡＴＡが保持され、駆動トランジスターのゲート電圧ＧＴはＶｄｈとなる。Ｂフレームの書込期間Ｔｗにおいて、電源線への供給電圧ＶＥＰは＋Ｖｅｐとなり、画素電極の電圧ＰＸもこれに追従して＋Ｖｅｐに変化する。画素電極の電圧ＰＸが＋Ｖｅｐとなっているときに、画素１３の階調が白から黒に変化していく。その後、電源線への供給電圧ＶＥＰはＮｔ電圧となり、画素電極の電圧ＰＸもこれに追従してＮｔ電圧に変化する。
【００４４】
続いてＮフレームの選択期間Ｔｓにおいて、画素トランジスターのゲート電圧ＧＡＴＥが電圧Ｇｏｎとなることで、メモリー回路１３４にデータ電圧ＤＡＴＡが保持され、駆動トランジスターのゲート電圧ＧＴはＶｄｈとなる。Ｎフレームの書込期間Ｔｗにおいて、電源線への供給電圧ＶＥＰはＮｔ電圧を維持し、画素電極の電圧ＰＸもＮｔ電圧を維持する。この状態では画素１３の階調は変化しない。なお、この画素１３と同じ走査線１１に接続された他の総ての画素１３についても、画素電極の電圧ＰＸはＮｔ電圧となる。
【００４５】
続いてＷフレームの選択期間Ｔｓにおいて、画素トランジスターのゲート電圧ＧＡＴＥが電圧Ｇｏｎとなることで、メモリー回路１３４にデータ電圧ＤＡＴＡが保持され、駆動トランジスターのゲート電圧ＧＴはＶｄｌとなる。Ｗフレームの書込期間Ｔｗにおいて、電源線への供給電圧ＶＥＰは−Ｖｅｐとなる。一方で、駆動トランジスター１３２はオフ状態であるから、画素電極１０４がハイインピーダンスの状態となる。そのため、画素電極の電圧ＰＸは、周囲の画素１３における画素電極の電圧ＰＸによる横電界の影響を受け電圧値が安定しない状態（Floating）となる。
【００４６】
続くＮフレームでは、上記のＮフレームと同様に画素電極の電圧ＰＸがＮｔ電圧となり、画素電極の電圧ＰＸの電圧値が安定した状態に戻る。
従来のようにＮフレームが存在しない場合には、画素電極１０４がハイインピーダンスの状態となる期間、すなわち画素電極の電圧ＰＸが不安定な状態が長い期間にわたって続くことになる。その場合、周囲の画素１３からの横電界の影響により電気泳動層１１０の光学状態が変化してしまうため、ユーザーには表示の滲みが生じてきたように見えてしまう。一方、本発明のように画素電極の電圧ＰＸの電圧値が不安定な状態となる期間が長く続かないようにすることで、表示の滲みを抑制することができる。以上が黒書込画素の電圧変化の説明である。
【００４７】
［白書込画素での電圧変化］
図１０は、第１実施形態における白書込画素の画素１３の等価回路の各部における電圧の変化を示す図である。白書込画素では、まずＢフレームにおいて駆動トランジスターのゲート電圧ＧＴがＶｄｌとなり、駆動トランジスター１３２がオフ状態となる。画素電極１０４がハイインピーダンスの状態となり、画素電極の電圧ＰＸの電圧値が安定しない状態となる。続いてＮフレームでは画素電極の電圧ＰＸがＮｔ電圧となり安定した状態に戻る。
続くＷフレームでは駆動トランジスターのゲート電圧ＧＴがＶｄｈとなり、駆動トランジスター１３２がオン状態となる。Ｗフレームの書込期間Ｔｗにおいて、電源線への供給電圧ＶＥＰは−Ｖｅｐとなり、画素電極の電圧ＰＸもこれに追従して−Ｖｅｐに変化する。画素電極の電圧ＰＸが−Ｖｅｐとなっているときに、画素１３の階調が黒から白に変化していく。その後、電源線への供給電圧ＶＥＰはＮｔ電圧となり、画素電極の電圧ＰＸもこれに追従してＮｔ電圧に変化する。続くＮフレームでは画素電極の電圧ＰＸはＮｔ電圧となる。以上が白書込画素の電圧変化の説明である。
【００４８】
［維持画素での電圧変化］
図１１は、第１実施形態における維持画素の画素１３の等価回路の各部における電圧の変化を示す図である。維持画素では、まずＢフレームにおいて駆動トランジスターのゲート電圧ＧＴがＶｄｌとなり、駆動トランジスター１３２がオフ状態となる。画素電極１０４がハイインピーダンスの状態となり、画素電極の電圧ＰＸの電圧値が安定しない状態となる。続いてＮフレームでは画素電極の電圧ＰＸがＮｔ電圧となり安定した状態に戻る。
続くＷフレームではＢフレームと同様に駆動トランジスターのゲート電圧ＧＴがＶｄｌとなり、駆動トランジスター１３２がオフ状態となる。画素電極１０４がハイインピーダンスの状態となり、画素電極の電圧ＰＸの電圧値が安定しない状態となる。続いてＮフレームでは画素電極の電圧ＰＸがＮｔ電圧となり安定した状態に戻る。以上が維持画素の電圧変化の説明である。
【００４９】
［画素電極の電圧ＰＸの変化例］
続いて、黒が書き込まれている画素１３を維持画素、白書込画素とする場合、および白が書き込まれている画素１３を維持画素、黒書込画素とする場合の４画素について、各画素電極の電圧ＰＸの変化の例を説明する。
【００５０】
図１２は、第１実施形態における画素電極１０４に印加される電圧の変化の例を説明する図である。図１２（ａ）は、上記４画素に既に黒または白が書き込まれている初期状態（initial image）と、白または黒が書き込まれた書込み後の状態（writed image）とを示している。この図において「Ｂ」は黒、「Ｗ」は白を表す。図１２（ａ）に示す例では、左上の画素および右下の画素は維持画素、右上の画素は白書込画素、左下の画素は黒書込画素となる。
図１２（ｂ）は、各フレームにおいて各画素に対応する画素電極の電圧ＰＸがどのようになっているかを示している。図１２（ｂ）に示す例では、「Ｆ」はハイインピーダンスの状態により電圧値が不安定となっている状態、「＋」は＋Ｖｅｐが印加されている状態、「−」は−Ｖｅｐが印加されている状態、「０」はＮｔ電圧（０Ｖ）が印加されている状態である。
【００５１】
Ｂフレーム（ＢＦ）では、左下の画素が「＋」となり、その他の画素が「Ｆ」となる。「＋」の画素はＢフレームの期間に黒が書き込まれる。一方、「Ｆ」の画素は「＋」の画素の横電界の影響を受け、画素電極の電圧ＰＸが＋側に変化する。この期間が長く続くと電気泳動層１１０の光学状態が変化し始めることになるが、続くＮフレーム（ＮＦ）で総ての画素が「０」となるため、Ｂフレームにおいて＋側に電圧が変化した画素についてもＮｔ電圧に安定することになる。そのため、Ｎフレームでは、電気泳動層１１０の光学状態がＢフレーム終了時の状態で維持される。
【００５２】
Ｗフレーム（ＷＦ）では、右上の画素が「−」となり、その他の画素が「Ｆ」となる。「−」の画素はＷフレームの期間に白が書き込まれる。一方、「Ｆ」の画素は「−」の画素の横電界の影響を受け、画素電極の電圧ＰＸが−側に変化する。この期間が長く続くと電気泳動層１１０の光学状態が変化し始めることになるが、続くＮフレーム（ＮＦ）で総ての画素が「０」となるため、Ｗフレームにおいて−側に電圧が変化した画素についてもＮｔ電圧に安定することになる。そのため、Ｎフレームでは、電気泳動層１１０の光学状態がＷフレーム終了時の状態で維持される。
その後は、Ｂフレーム、Ｎフレーム、Ｗフレーム、Ｎフレームの順で予め決められた回数が繰り返されて、白書込画素に対応する画素１３には白が書き込まれ、黒書込画素に対応する画素１３には黒が書き込まれることになる。また、ＢフレームまたはＷフレームにおいて「Ｆ」となった画素は、画素電極の電圧ＰＸが不安定な状態となるが、ＮフレームにおいてＮｔ電圧に安定した状態となるため、電気泳動層１１０の光学状態が変化しない、または変化したとしてもわずかな変化に抑えられる。したがって、Ｎフレームが存在しない場合に比べて、この電気泳動層１１０の光学状態の変化による表示の滲みが抑制される。
【００５３】
＜第２実施形態＞
第１実施形態では電源線駆動回路１７はｍ本の電源線１８にそれぞれ独立したタイミングで素子駆動電圧を供給していたが、第２実施形態では総ての電源線１８に共通の素子駆動電圧を供給する場合について説明する。
【００５４】
図１３は、第２実施形態における駆動信号を示すタイミングチャートである。この例においても第１実施形態の場合と同様にＢフレーム、ＷフレームおよびＮフレームが存在し、それぞれ選択期間Ｔｓおよび書込期間Ｔｗが存在する。
走査線駆動回路１５は、図１３のＧＡＴＥ（Ｙｊ：ｊは１〜ｍの何れかの整数）に示すように、ＢフレームおよびＷフレームの選択期間Ｔｓにおいて、複数の走査線１１の中から一の走査線１１を順次排他的に選択する走査信号を走査線１１に供給する。選択された走査線１１に接続された画素トランジスター１３１はオン状態となり、それ以外の走査線１１に接続された画素トランジスター１３１はオフ状態となる。一方、走査線駆動回路１５は、Ｎフレームの選択期間Ｔｓでは総ての走査線１１をまとめて選択する走査信号を走査線１１に供給する。そのため、Ｎフレームでは総ての画素トランジスター１３１がオン状態となる。Ｎフレームでは総ての走査線１１がまとめて選択されるため、Ｎフレームの選択期間Ｔｓは、ＢフレームおよびＷフレームの選択期間Ｔｓよりも短くなっている。
【００５５】
データ線駆動回路１６は、図１３のＤＡＴＡに示すように、各フレームの選択時間Ｔｓにおいて、夫々選択された走査線１１に接続されている各画素１３に対応して、表示させる階調に応じたデータ電圧のデータ信号をデータ線１２に供給する。Ｂフレームにおいてデータ信号は、黒書込画素に対してはデータ電圧をＶｄｈとし、白書込画素および維持画素に対してはデータ電圧をＶｄｌとする。Ｗフレームにおいてデータ信号は、白書込画素に対してはデータ電圧をＶｄｈ、黒書込画素および維持画素に対してはデータ電圧をＶｄｌとする。Ｎフレームにおいてデータ信号は、総ての画素（黒書込画素、白書込画素および維持画素）に対してデータ電圧Ｖｄｈとする。
【００５６】
電源線駆動回路１７は、図１３のＶＥＰに示すように、各フレームの書込時間Ｔｗにおいて電源線への供給電圧ＶＥＰが、Ｂフレームでは＋Ｖｅｐ、Ｗフレームでは−Ｖｅｐ、ＮフレームではＮｔ電圧となる素子電源信号を電源線１８に供給する。一方、選択期間Ｔｓにおいて電源線駆動回路１７は、電源線への供給電圧ＶＥＰがＮｔ電圧となる素子電源信号を電源線１８に供給する。
【００５７】
図１４は、第２実施形態における表示部１の動作を説明する図である。図７と同様に、横軸は時刻の進行を示し、縦軸は走査線１１のＹ方向の位置（Ｙｊ：ｊは１〜ｍの何れかの整数）を示している。図１４に示すようにＮフレームは、ＢフレームおよびＷフレームよりも選択期間Ｔｓおよび書込期間Ｔｗが短くなっている。ＢフレームおよびＷフレームの選択期間Ｔｓでは、画素電極の電圧ＰＸが、それぞれのフレームの直前のＮフレームでの状態（Ｎｔ電圧）に維持されている。したがって、ＢフレームおよびＷフレームの選択期間Ｔｓは、実質的にはＮフレームの状態と同様に画素電極の電圧ＰＸがＮｔ電圧に安定した状態であるため、図においては「（ＢＦ）」および「（ＷＦ）」として記載している。
このように総ての電源線１８に共通の素子駆動電圧を供給する構成にしても、第１実施形態と同様に、Ｎフレームが存在しない場合に比べて、この電気泳動層１１０の光学状態の変化による表示の滲みを抑制することができる。
【００５８】
＜第３実施形態＞
第１実施形態では走査線駆動回路１５は、走査線１１の並び順にしたがって順次排他的に選択する走査信号を走査線１１に供給していたが、アドレス・デコーダ方式により飛び越し走査をするようにしてもよい。
【００５９】
図１５は、第３実施形態における表示部１の動作を説明する図である。図７と同様に、横軸は時刻の進行を示し、縦軸は走査線１１のＹ方向の位置（Ｙｊ：ｊは１〜ｍの何れかの整数）を示している。飛び越し走査における走査線駆動回路１５、データ線駆動回路１６および電源線駆動回路１７の動作例を説明する。
【００６０】
（１）走査線駆動回路１５が第Ｓｂ行の走査線１１を選択するように走査信号を出力する。データ線駆動回路１６および電源線駆動回路１７がＢフレームで画素１３（ｉ，Ｓｂ）に書き込むようにデータ信号および素子電源信号を出力する。具体的には、データ線駆動回路１６は、第Ｓｂ行の走査線１１が選択されているときに、画素１３（ｉ，Ｓｂ）のうち黒書込画素に対してはデータ電圧をＶｄｈとし、白書込画素および維持画素に対してはデータ電圧をＶｄｌとする。電源線駆動回路１７は、電源線への供給電圧ＶＥＰが＋Ｖｅｐとなる素子電源信号を第Ｓｂ行の電源線１８に出力する。
（２）走査線駆動回路１５が第Ｓｎ１（＝Ｓｂ＋ａ）行の走査線１１を選択するように走査信号を出力する。データ線駆動回路１６および電源線駆動回路１７がＮフレームで画素１３（ｉ，Ｓｎ１）に書き込むようにデータ信号および素子電源信号を出力する。具体的には、データ線駆動回路１６は、第Ｓｎ１行の走査線１１が選択されているときに、画素１３（ｉ，Ｓｎ１）の総て（黒書込画素、白書込画素および維持画素）に対してデータ電圧をＶｄｈとする。電源線駆動回路１７は、電源線への供給電圧ＶＥＰがＮｔ電圧となる素子電源信号を第Ｓｎ１行の電源線１８に出力する。
（３）走査線駆動回路１５が第Ｓｗ（＝Ｓｎ１＋ｂ）行の走査線１１を選択するように走査信号を出力する。データ線駆動回路１６および電源線駆動回路１７がＷフレームで画素１３（ｉ，Ｓｗ）に書き込むようにデータ信号および素子電源信号を出力する。具体的には、データ線駆動回路１６は、第Ｓｗ行の走査線１１が選択されているときに、画素１３（ｉ，Ｓｗ）のうち白書込画素に対してはデータ電圧をＶｄｈとし、黒書込画素および維持画素に対してはデータ電圧をＶｄｌとする。電源線駆動回路１７は、電源線への供給電圧ＶＥＰが−Ｖｅｐとなる素子電源信号を第Ｓｗ行の電源線１８に出力する。
（４）走査線駆動回路１５が第Ｓｎ２（＝Ｓｗ＋ａ）行の走査線１１を選択するように走査信号を出力する。データ線駆動回路１６および電源線駆動回路１７がＮフレームで画素１３（ｉ，Ｓｎ２）に書き込むようにデータ信号および素子電源信号を出力する。具体的には、データ線駆動回路１６は、第Ｓｎ２行の走査線１１が選択されているときに、画素１３（ｉ，Ｓｎ２）の総て（黒書込画素、白書込画素および維持画素）に対してデータ電圧をＶｄｈとする。電源線駆動回路１７は、電源線への供給電圧ＶＥＰがＮｔ電圧となる素子電源信号を第Ｓｎ２行の電源線１８に出力する。
上記（１）から（４）の動作を繰り返し、動作を繰り返す度に、走査線駆動回路１５は選択する走査線１１を１行ずつずらしていく。また、Ｓｂ、Ｓｗ、Ｓｎ１、Ｓｎ２は、第ｍ行を超えた場合には第１行に戻る。なお、Ｓｂ＝Ｓｎ＋ｃであるものとする。
【００６１】
上述のように動作することで、一度選択された走査線１１が次に選択されるまでの時間がａ、ｂ、ｃにより規定されるため、ａはＮフレームの時間、ｂはＷフレームの時間、ｃはＢフレームの時間に対応することになる。したがって、ａ、ｂ、ｃを適宜設定することにより、各フレームの時間を設定することができる。例えば、ｂおよびｃよりもａを小さくすれば、ＮフレームをＷフレームおよびＢフレームより短くすることができる。
このように飛び越し走査によってもＮフレームを導入することができ、第１実施形態と同様に、Ｎフレームが存在しない場合に比べて、この電気泳動層１１０の光学状態の変化による表示の滲みを抑制することができる。また、飛び越し走査を用いることにより、各フレームの長さを適宜設定することができるため、短い時間のＮフレームを挿入することもできる。
【００６２】
＜第４実施形態＞
第１実施形態では電源線駆動回路１７はｍ本の電源線１８にそれぞれ独立したタイミングで素子駆動電圧を供給し、第２実施形態では総ての電源線１８に共通の素子駆動電圧を供給していた。第４実施形態では電源線駆動回路１７は、共通の素子駆動電圧が供給される複数本の電源線１８を単位として、その単位毎に独立したタイミングで素子駆動電圧を供給する場合について説明する。
【００６３】
図１６は、第４実施形態における駆動信号を示すタイミングチャートである。この図に示す例では、共通の素子駆動電圧が供給される電源線１８の単位は３本である。また、この図においては、２単位分（Ｙ１〜Ｙ３およびＹ４〜Ｙ６の走査線１１）に対応する部分のタイミングチャートとして示している。ＶＥＰ１はＹ１〜Ｙ３に対応する電源線への供給電圧、ＶＥＰ２はＹ４〜Ｙ６に対応する電源線への供給電圧を示している。タイミングチャートの上下に記載したフレーム（ＢＦ、ＷＦ、ＮＦ）、選択期間Ｔｓおよび書込期間Ｔｗについては、Ｙ１〜Ｙ３に対応したものである。
図に示すように、Ｙ１〜Ｙ３でのＮフレーム、Ｂフレーム（またはＷフレーム）の選択期間Ｔｓが終了した後、Ｙ４〜Ｙ６でのＮフレーム、Ｂフレーム（またはＷフレーム）の選択期間Ｔｓが開始される。したがって、Ｙ１〜Ｙ３とＹ４〜Ｙ６とはＮフレーム＋Ｂフレーム（またはＷフレーム）の選択期間Ｔｓだけ、各フレームのタイミングがずれている。
【００６４】
このように電源線駆動回路１７が複数本の電源線１８を単位として素子駆動電圧を供給してもＮフレームを導入することができ、第１実施形態と同様に、Ｎフレームが存在しない場合に比べて、この電気泳動層１１０の光学状態の変化による表示の滲みを抑制することができる。また、全フレームに占めるＮフレームの割合を、第１実施形態と第２実施形態との中間にすることができる。また、電源線駆動回路１７が素子駆動電圧を個別に制御する電源線１８の数を、第１実施形態よりも少なくすることができる。
【００６５】
＜第５実施形態＞
第１実施形態では「２Ｔ１Ｃ方式」を用いていたが、第５実施形態では「４Ｔ２Ｃ方式」を用いた場合について説明する。
【００６６】
［表示部１Ａの回路構成］
図１７は、第５実施形態における表示部１Ａの回路構成を示す図である。第１実施形態ではｍ×ｎ個の画素１３に対応してｎ本のデータ線１２が設けられていたが、第５実施形態ではｍ×ｎ個の画素１３Ａに対応してｎ本のデータ線１２Ａおよびｎ本のデータ線１２Ｂが設けられている。また、第１実施形態ではｍ本の電源線１８が設けられていたが、第５実施形態ではｍ本の電源線１８Ａおよびｍ本の電源線１８Ｂが設けられている。このように、第５実施形態では各画素１３Ａに対して２本のデータ線（１２Ａ、１２Ｂ）および２本の電源線（１８Ａ、１８Ｂ）が設けられている。
【００６７】
この例では、電源線１８Ａに出力される素子電源信号は第１実施形態と同様に＋Ｖｅｐ、−Ｖｅｐ、Ｎｔ電圧のいずれかの電圧となる一方、電源線１８Ｂに出力される素子電源信号はＮｔ電圧となっている。
【００６８】
［画素１３Ａの回路構成］
図１８は、第５実施形態における画素１３Ａの等価回路を示す図である。この例では画素１３Ａは４Ｔ２Ｃ方式の回路構成になっている。そのため第１実施形態では各画素１３にはメモリー回路１３４が１つ設けられていたが、第５実施形態では各画素１３Ａにはメモリー回路１３４Ａおよびメモリー回路１３４Ｂの２つが設けられている。
【００６９】
メモリー回路１３４Ａは、対応する走査線１１が選択されているときにデータ線１２Ａに印加されたデータ電圧を保持する。駆動トランジスター１３２Ａは、メモリー回路１３４Ａに保持されたデータ電圧に応じて、画素電極１０４と電源線１８Ａとの接続状態を切り替えるスイッチング回路を構成している。メモリー回路１３４Ｂは、対応する走査線１１が選択されているときにデータ線１２Ｂに印加されたデータ電圧を保持する。駆動トランジスター１３２Ｂは、メモリー回路１３４Ｂに保持されたデータ電圧に応じて、画素電極１０４と電源線１８Ｂとの接続状態を切り替えるスイッチング回路を構成している。
この例では、駆動トランジスター１３２Ａ、１３２Ｂのいずれか一方がオン状態、他方がオフ状態となる。したがって、画素電極１０４は、電源線１８Ａまたは電源線１８Ｂのいずれかに接続された状態となる。
【００７０】
以下の説明では、データ電圧ＤＡＴＡ（Ａ）は画素トランジスター１３１Ａのデータ線１２Ａに接続されるソース・ドレイン端子に印加される電圧である。データ電圧ＤＡＴＡ（Ｂ）は画素トランジスター１３１Ｂのデータ線１２Ｂに接続されるソース・ドレイン端子に印加される電圧である。駆動トランジスターのゲート電圧ＧＴ（Ａ）は駆動トランジスター１３２Ａのゲート端子に印加される電圧である。駆動トランジスターのゲート電圧ＧＴ（Ｂ）は駆動トランジスター１３２Ｂのゲート端子に印加される電圧である。電源線への供給電圧ＶＥＰ（Ａ）は駆動トランジスター１３２Ａの電源線１８Ａに接続されるソース・ドレイン端子に印加される電圧である。電源線への供給電圧ＶＥＰ（Ｂ）は駆動トランジスター１３２Ｂの電源線１８Ｂに接続されるソース・ドレイン端子に印加される電圧である。
【００７１】
続いて、一の走査線１１に接続された画素１３Ａに注目して、黒書込画素、白書込画素および維持画素について、画素１３Ａの等価回路の各部における電圧の変化を順に説明する。
【００７２】
［黒書込画素での電圧変化］
図１９は、第５実施形態における黒書込画素の画素１３Ａの等価回路の各部における電圧の変化を示す図である。黒書込画素では、まずＢフレームにおいて駆動トランジスターのゲート電圧ＧＴ（Ａ）がＶｄｈとなり、駆動トランジスター１３２Ａがオン状態となる。一方、駆動トランジスターのゲート電圧ＧＴ（Ｂ）がＶｄｌとなり、駆動トランジスター１３２Ｂがオフ状態となる。Ｂフレームの書込期間Ｔｗにおいて、電源線への供給電圧ＶＥＰ（Ａ）は＋Ｖｅｐとなり、画素電極の電圧ＰＸもこれに追従して＋Ｖｅｐに変化する。画素電極の電圧ＰＸが＋Ｖｅｐとなっているときに、画素１３Ａの階調が白から黒に変化していく。その後、電源線への供給電圧ＶＥＰ（Ａ）はＮｔ電圧となり、画素電極の電圧ＰＸもこれに追従してＮｔ電圧に変化する。
【００７３】
続いてＷフレームにおいて駆動トランジスターのゲート電圧ＧＴ（Ａ）がＶｄｌとなり、駆動トランジスター１３２Ａがオフ状態となる。一方、駆動トランジスターのゲート電圧ＧＴ（Ｂ）がＶｄｈとなり、駆動トランジスター１３２Ｂがオン状態となる。Ｗフレームの書込期間Ｔｗにおいて、電源線への供給電圧ＶＥＰ（Ａ）は−Ｖｅｐとなる。一方で、駆動トランジスター１３２Ａはオフ状態、駆動トランジスター１３２Ｂはオン状態であるから、画素電極１０４は電源線１８Ｂに接続される。したがって、画素電極の電圧ＰＸは電源線への供給電圧ＶＥＰ（Ｂ）、すなわちＮｔ電圧に維持される。そして続くＮフレームでも、画素電極の電圧ＰＸはＷフレームと同様にＮｔ電圧に維持される。
なお、Ｎフレームでは電源線への供給電圧ＶＥＰ（Ａ）をＮｔ電圧にすることで、駆動トランジスター１３２Ａがオン状態、駆動トランジスター１３２Ｂがオフ状態となるようにしてもよいし、双方がオン状態となるようにしてもよい。以上が黒書込画素の電圧変化の説明である。
【００７４】
［白書込画素での電圧変化］
図２０は、第５実施形態における白書込画素の画素１３Ａの等価回路の各部における電圧の変化を示す図である。白書込画素ではＢフレームにおいて駆動トランジスターのゲート電圧ＧＴ（Ａ）がＶｄｌとなり、駆動トランジスター１３２Ａがオフ状態となる。一方、駆動トランジスターのゲート電圧ＧＴ（Ｂ）がＶｄｈとなり、駆動トランジスター１３２Ｂがオン状態となる。Ｂフレームの書込期間Ｔｗにおいて、電源線への供給電圧ＶＥＰ（Ａ）は＋Ｖｅｐとなる。一方で、駆動トランジスター１３２Ａはオフ状態、駆動トランジスター１３２Ｂはオン状態であるから、画素電極１０４は電源線１８Ｂに接続される。したがって、画素電極の電圧ＰＸは電源線への供給電圧ＶＥＰ（Ｂ）、すなわちＮｔ電圧に維持される。
【００７５】
続いてＷフレームにおいて駆動トランジスターのゲート電圧ＧＴ（Ａ）がＶｄｈとなり、駆動トランジスター１３２Ａがオン状態となる。一方、駆動トランジスターのゲート電圧ＧＴ（Ｂ）がＶｄｌとなり、駆動トランジスター１３２Ｂがオフ状態となる。Ｗフレームの書込期間Ｔｗにおいて、電源線への供給電圧ＶＥＰ（Ａ）は−Ｖｅｐとなり、画素電極の電圧ＰＸもこれに追従して−Ｖｅｐに変化する。画素電極の電圧ＰＸが−Ｖｅｐとなっているときに、画素１３Ａの階調が黒から白に変化していく。その後、電源線への供給電圧ＶＥＰ（Ａ）はＮｔ電圧となり、画素電極の電圧ＰＸもこれに追従してＮｔ電圧に変化する。
続くＮフレームでは、画素電極の電圧ＰＸはＢフレームと同様にＮｔ電圧に維持される。なお、Ｎフレームでは電源線への供給電圧ＶＥＰ（Ａ）をＮｔ電圧にすることで、駆動トランジスター１３２Ａがオン状態、駆動トランジスター１３２Ｂがオフ状態となるようにしてもよいし、双方がオン状態となるようにしてもよい。以上が白書込画素の電圧変化の説明である。
【００７６】
［維持画素での電圧変化］
図２１は、第５実施形態における維持画素の画素１３の等価回路の各部における電圧の変化を示す図である。維持画素ではＢフレーム、ＷフレームおよびＮフレームのすべてにおいて駆動トランジスターのゲート電圧ＧＴ（Ａ）がＶｄｌとなり、駆動トランジスター１３２Ａがオフ状態となる。一方、駆動トランジスターのゲート電圧ＧＴ（Ｂ）がＶｄｈとなり、駆動トランジスター１３２Ｂがオン状態となる。駆動トランジスター１３２Ａはオフ状態、駆動トランジスター１３２Ｂはオン状態であるから、画素電極１０４は、電源線１８Ｂに接続される。したがって、画素電極の電圧ＰＸは、電源線への供給電圧ＶＥＰ（Ｂ）、すなわちＮｔ電圧に維持される。以上が維持画素の電圧変化の説明である。
【００７７】
［画素電極の電圧ＰＸの変化例］
続いて、黒が書き込まれている画素１３Ａを維持画素、白書込画素とする場合、および白が書き込まれている画素１３Ａを維持画素、黒書込画素とする場合の４画素について、各画素電極の電圧ＰＸの変化の例を説明する。
【００７８】
図２２は、第５実施形態における画素電極１０４に印加される電圧の変化の例を説明する図である。図２２（ａ）は、図１２（ａ）と同じであるため説明を省略する。
図２２（ｂ）についても図１２（ｂ）と符号については同じであるため説明を省略する。ただし、図１２（ｂ）における場合と異なり、「Ｆ」が存在しない。
【００７９】
Ｂフレーム（ＢＦ）では、左下の画素が「＋」となり、その他の画素が「０」となる。「＋」の画素はＢフレームの期間に黒が書き込まれる。「０」の画素は画素電極の電圧ＰＸがＮｔ電圧に固定されているため、「＋」の画素の横電界の影響による電圧変動がない。続いて、Ｗフレーム（ＷＦ）では、右上の画素が「−」となり、その他の画素が「０」となる。「−」の画素はＷフレームの期間に白が書き込まれる。「０」の画素は画素電極の電圧ＰＸがＮｔ電圧に固定されているため、「−」の画素の横電界の影響による電圧変動がない。
【００８０】
この例では、ＢフレームとＷフレームとが予め決められた回数繰り返されて、白書込画素に対応する画素１３Ａには白が書き込まれ、黒書込画素に対応する画素１３Ａには黒が書き込まれることになる。また、最後のフレームでは全体の画素１３Ａにおいて、画素電極の電圧ＰＸがＮｔ電圧に固定されるように、Ｎフレームが用いられている。このように、第５実施形態では、第１実施形態で存在した「Ｆ」となる画素１３が存在せず、各画素１３Ａは書き込まれている状態か「０」となるように構成されているため、黒および白の書き込みが完了するまでの時間を短くすることができるとともに、電気泳動層１１０の光学状態の変化による表示の滲みが抑制される。
【００８１】
＜第６実施形態＞
第６実施形態では第５実施形態と同様に「４Ｔ２Ｃ方式」を用いるが、電源線駆動回路１７から電源線１８Ｂに出力される素子電源信号がＮｔ電圧以外を取り得る構成になっている。この例では、電源線１８Ａに出力される素子電源信号は、＋ＶｅｐまたはＮｔ電圧のいずれかであり、電源線１８Ｂに出力される素子電源信号は、−ＶｅｐまたはＮｔ電圧のいずれかである。また、駆動トランジスター１３２Ａ、１３２Ｂのいずれか一方がオン状態、他方がオフ状態となる場合に限らず、双方がオフ状態となる場合を含む。したがって、画素電極１０４は、電源線１８Ａに接続された状態、電源線１８Ｂに接続された状態、およびハイインピーダンスの状態のいずれかとなる。
【００８２】
続いて、一の走査線１１に接続された画素１３Ａに注目して、第６実施形態での黒書込画素、白書込画素および維持画素について、画素１３Ａの等価回路の各部における電圧の変化を順に説明する。なお、第６実施形態では、黒書込画素と白書込画素とは同じフレームで書き込まれるため、以下の説明ではこれまでのＢフレームとＷフレームとが同時に存在する意味から、ＢＷフレーム（ＢＷＦ）という表記をする。
【００８３】
［黒書込画素での電圧変化］
図２３は、第６実施形態における黒書込画素の画素１３Ａの等価回路の各部における電圧の変化を示す図である。黒書込画素では、まずＢＷフレームにおいて駆動トランジスターのゲート電圧ＧＴ（Ａ）がＶｄｈとなり、駆動トランジスター１３２Ａがオン状態となる。一方、駆動トランジスターのゲート電圧ＧＴ（Ｂ）がＶｄｌとなり、駆動トランジスター１３２Ｂがオフ状態となる。ＢＷフレームの書込期間Ｔｗにおいて、電源線への供給電圧ＶＥＰ（Ａ）は＋Ｖｅｐとなり、画素電極の電圧ＰＸもこれに追従して＋Ｖｅｐに変化する。このとき、電源線への供給電圧ＶＥＰ（Ｂ）は−Ｖｅｐとなっている。
画素電極の電圧ＰＸが＋Ｖｅｐとなっているときに、画素１３Ａの階調が白から黒に変化していく。その後、電源線への供給電圧ＶＥＰ（Ａ）、ＶＥＰ（Ｂ）はＮｔ電圧となり、画素電極の電圧ＰＸもこれに追従してＮｔ電圧に変化する。
【００８４】
続いてＮフレームにおいても駆動トランジスターのゲート電圧ＧＴ（Ａ）がＶｄｈとなり、駆動トランジスター１３２Ａがオン状態となる。一方、駆動トランジスターのゲート電圧ＧＴ（Ｂ）がＶｄｌとなり、駆動トランジスター１３２Ｂがオフ状態となる。なお、オン状態とオフ状態が互いに入れ替わっていてもよいし、双方がオン状態であってもよい。
このとき、電源線への供給電圧ＶＥＰ（Ａ）、ＶＥＰ（Ｂ）はともにＮｔ電圧であり、画素電極の電圧ＰＸもＮｔ電圧に維持される。以上が黒書込画素の電圧変化の説明である。
【００８５】
［白書込画素での電圧変化］
図２４は、第６実施形態における白書込画素の画素１３Ａの等価回路の各部における電圧の変化を示す図である。白書込画素では、まずＢＷフレームにおいて駆動トランジスターのゲート電圧ＧＴ（Ａ）がＶｄｌとなり、駆動トランジスター１３２Ａがオフ状態となる。一方、駆動トランジスターのゲート電圧ＧＴ（Ｂ）がＶｄｈとなり、駆動トランジスター１３２Ｂがオン状態となる。これにより、画素電極の電圧ＰＸが−Ｖｅｐとなり、画素１３Ａの階調が黒から白に変化していく。
【００８６】
続いてＮフレームにおいても駆動トランジスターのゲート電圧ＧＴ（Ａ）がＶｄｌとなり、駆動トランジスター１３２Ａがオフ状態となる。一方、駆動トランジスターのゲート電圧ＧＴ（Ｂ）がＶｄｈとなり、駆動トランジスター１３２Ｂがオン状態となる。なお、オン状態とオフ状態が互いに入れ替わっていてもよいし、双方がオン状態であってもよい。
このとき、電源線への供給電圧ＶＥＰ（Ａ）、ＶＥＰ（Ｂ）はともにＮｔ電圧であり、画素電極の電圧ＰＸもＮｔ電圧に維持される。以上が白書込画素の電圧変化の説明である。
【００８７】
［維持画素での電圧変化］
図２５は、第６実施形態における維持画素の画素１３Ａの等価回路の各部における電圧の変化を示す図である。維持画素では、まずＢＷフレームにおいて駆動トランジスターのゲート電圧ＧＴ（Ａ）、ＧＴ（Ｂ）は共にＶｄｌとなり、駆動トランジスター１３２Ａ、１３２Ｂは共にオフ状態となる。これにより、画素電極１０４がハイインピーダンスの状態となり、画素電極の電圧ＰＸの電圧値が安定しない状態となる。
続いてＮフレームでは、駆動トランジスターのゲート電圧ＧＴ（Ａ）がＶｄｈとなり、駆動トランジスター１３２Ａがオン状態となる。一方、駆動トランジスターのゲート電圧ＧＴ（Ｂ）がＶｄｌとなり、駆動トランジスター１３２Ｂがオフ状態となる。なお、オン状態とオフ状態が互いに入れ替わっていてもよいし、双方がオン状態であってもよい。
このとき、電源線への供給電圧ＶＥＰ（Ａ）、ＶＥＰ（Ｂ）はともにＮｔ電圧であり、Ｎフレームでは画素電極の電圧ＰＸがＮｔ電圧となり安定した状態に戻る。以上が維持画素の電圧変化の説明である。
【００８８】
［画素電極の電圧ＰＸの変化例］
続いて、黒が書き込まれている画素１３Ａを維持画素、白書込画素とする場合、および白が書き込まれている画素１３Ａを維持画素、黒書込画素とする場合の４画素について、各画素電極の電圧ＰＸの変化の例を説明する。
【００８９】
図２６は、第６実施形態における画素電極１０４に印加される電圧の変化の例を説明する図である。図２６（ａ）は、図１２（ａ）と同じであるため説明を省略する。
図２６（ｂ）についても図１２（ｂ）と符号については同じであるため説明を省略する。
【００９０】
ＢＷフレーム（ＢＷＦ）では、左下の画素が「＋」となり、右上の画素が「−」となり、その他の画素が「Ｆ」となる。ＢＷフレームの期間に応じて「＋」の画素は黒が書き込まれ、「−」の画素は白が書き込まれる。。一方、「Ｆ」の画素は「＋」の画素および「−」の画素の横電界の影響を受け、画素電極の電圧ＰＸが変化する。続くＮフレーム（ＮＦ）で総ての画素が「０」となるため、ＢＷフレームにおいて電圧が変化した画素についてもＮｔ電圧に安定することになる。そのため、Ｎフレームでは、電気泳動層１１０の光学状態がＢＷフレーム終了時で維持される。
その後は、ＢＷフレーム、Ｎフレームが予め決められた回数繰り返されて、白書込画素に対応する画素１３Ａには白が書き込まれ、黒書込画素に対応する画素１３Ａには黒が書き込まれることになる。また、ＢＷフレームにおいて「Ｆ」となった画素は、画素電極の電圧ＰＸが不安定な状態となるが、ＮフレームにおいてＮｔ電圧に安定した状態となるため、電気泳動層１１０の光学状態が変化しない、または変化したとしてもわずかな変化に抑えられる。したがって、Ｎフレームが存在しない場合に比べて、この電気泳動層１１０の光学状態の変化による表示の滲みが抑制される。また、黒および白の書き込みを同じフレームで行うため、黒および白の書き込みが完了するまでの時間を短くすることができる。
【００９１】
＜変形例＞
以上、本発明の実施形態について説明したが、本発明は以下のようにさまざまな態様で実施可能である。
【００９２】
［変形例１］
上述した第１実施形態では、ＢフレームとＷフレームとの間にＮフレームが挿入されていたが、ＢフレームとＷフレームとの間のすべてにＮフレームが挿入されていなくてもよい。例えば、ＢフレームとＷフレームとをｎ回（ｎは１以上の整数）繰り返した後Ｎフレームが挿入されるようにしてもよい。また、画像の書き込みにおいて、ＢフレームとＷフレームとが終了した後の最後にＮフレームを設けてもよい。これらはすべて隣り合う画素１３の横電界の影響の程度、フレーム長、および表示の滲みとして許容される程度に応じて設定されればよい。
【００９３】
表示の滲みとして許容される程度としては、表示部１に表示される内容に応じて異なる場合がある。このような場合には、表示の滲みの許容度に応じた駆動モード（設定値）をユーザーが操作部８を操作するなどして適宜設定するようにすればよい。駆動モードとしては、例えば画像表示モード、文字表示モード、ペン入力モードなどとすればよい。画像表示モードでは、表示の滲みをなるべく低減するため、表示部１は第１実施形態のようにＢフレームとＷフレームとの間すべてにＮフレームが存在するように動作する。文字表示モードでは、画像表示モードよりも表示の滲みを許容するものとする。またペン入力モードでは、さらに表示の滲みを許容するものとする。なお、ペン入力モードとは、表示部１の表面に設けられたタッチセンサー上をペンでなぞると、なぞった軌跡が黒色で表示部１に表示されるモードである。
【００９４】
図２７は、変形例１における表示部１の動作を説明する図である。図２７（ａ）は文字表示モードの場合、図２７（ｂ）はペン入力モードの場合を示している。文字表示モードの場合には、この例ではＢフレームとＷフレームとを２回繰り返す度にＮフレームが挿入されるモードである。一方、ペン入力モードの場合には、白書込画素は存在しないため、Ｂフレームのみが連続し、最後にＮフレームが挿入される。なお、最後とは、ユーザによるペン入力が一定期間行われなかった場合としてもよい。なお、ペン入力ではなく消しゴムのようなものでの入力を想定し、なぞった軌跡が白色で表示部１に表示されるモードがあってもよい。この場合にはペン入力モードにおけるＢフレームをＷフレームとすればよい。
このように、表示の滲みを許容すると、Ｎフレームを少なくすることができるため、表示の切り替えを早くすることができる。以上、第１実施形態の変形例として説明したが、他の実施形態でも同様である。
【００９５】
なお、これらの駆動モードの切り替えはユーザーによって設定されたが、取得部２２によって取得される画像データの属性に応じて切り替えられるようにしてもよい。画像データの属性とは画像データがどのような画像を示すかの指標であればよい。例えば、コントローラー２が取得部２２によって取得された画像データを解析して属性を決定するようにしてもよい。属性を示す属性情報が画像データに付加されていてもよく、その場合にはコントローラー２は付加された属性情報に基づいて属性を決定し、駆動モードを設定すればよい。
【００９６】
［変形例２］
上述した各実施形態および各変形例では、Ｎフレームを除いた場合、ＢフレームとＷフレームとは１フレームずつ交互に繰り返される構成であったが、別の構成であってもよい。例えば、ＢフレームとＷフレームとが２フレームずつ繰り返されてもよい。また、ＢフレームとＷフレームとが同じ回数ずつ繰り返されなくてもよい。
さらに、ＢフレームとＷフレームとの長さは同じでなくてもよい。例えば、ＢフレームとＷフレームとの書込期間Ｔｗの長さが異なっていてもよい。
なお、第６実施形態ではＢＷフレームを用いているため、上記内容はそのまま適用できないが、ＢＷフレームとＮフレームとは別に、第５実施形態におけるＢフレームまたはＷフレームをさらに加えるようにしてもよい。
【００９７】
［変形例３］
上述した各実施形態および各変形例では、スイッチング素子を構成するトランジスターがｎチャネル型のトランジスターであったが、ｐチャネル型のトランジスターにより構成してもよい。
また、スイッチング素子を構成するトランジスターがアモルファスＳｉを用いたものとしていたが、低温ポリシリコン（ＬＴＰＳ）、高温ポリシリコン（ＨＴＰＳ）、単結晶Ｓｉ、酸化物半導体、有機半導体など他の半導体を用いてもよい。
【００９８】
［変形例４］
上述した各実施形態および各変形例では、例として電気泳動層１１０が２階調表示を行う説明をしたが、３階調以上の多階調表示を行うものであってもよい。この場合、ＶＲＡＭ４の画像データは３階調以上の階調値を示す。多階調とする場合、例えば各画素への書き込み回数が階調に応じて変化するようにコントローラー２によって制御されればよい。
また、表示部１に用いられる電気光学素子は電気泳動素子以外であってもよく、例えば、エレクトロクロミック素子、エレクトロウェッティング素子、粉体トナー、液体トナー、強誘電液晶、ＯＣＢ液晶、構造を機械的に変えることで反射率や透過率を変調させる素子など、電圧または電流が印加されることにより光学状態を異ならせる素子であればよい。
【００９９】
［変形例５］
上述した各実施形態および各変形例において、表示部１は画素電極１０４と共通電極１２２との間に挟まれた電気泳動層１１０の光学状態を変化させて画像を表示していた。本変形例では、この構造以外により画像を表示するものであってもよい。例えば、表示部１は並置された２つ以上の電極の上に荷電粒子層が形成されたものであってもよい。この場合、各電極に電圧を印加することで荷電粒子を電極の配置面の任意の方向に移動させたり、凝集または拡散させたり、局所的に移動させたりして、荷電粒子層の光学状態を変えられる。
また、上述した各実施形態および各変形例において、表示部１は白黒表示をする例を説明したが、電気泳動層１１０または表示部１としてカラー表示ができるものであってもよい。例えば、白黒以外の色がついた電気泳動粒子を用いてもよいし、白黒粒子であっても電気泳動層の着色料を添加したり、カラーフィルタ等の層を別途設けてもよい。
また、表示部１は電源線駆動回路１７を有していなくてもよい。この場合、コントローラー２が電源線１８に素子駆動電圧を供給すればよい。
【０１００】
［変形例６］
上述した各実施形態および各変形例において、電子機器１０００は、電子ブックリーダーとしたが、パーソナルコンピューター、ＰＤＡ（Personal Digital Assistant）、携帯電話、スマートフォン、タブレット端末、携帯ゲーム機、電子棚札、電子ＩＤカードなどであってもよい。これらの電子機器において、コントローラー２が実現する各機能（図６参照）はＣＰＵ３がプログラムを実行することにより実現されてもよい。このプログラムは磁気記録媒体（磁気テープ、磁気ディスク（ＨＤＤ（Hard Disk Drive）、ＦＤ（Flexible Disk））など）、光記録媒体（光ディスク（ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disk））など）、光磁気記録媒体、半導体メモリーなどのコンピューター読取り可能な記録媒体に記憶した状態で提供されてもよい。また、このプログラムは通信回線を介して電子機器１０００にダウンロードされてもよい。このようにして取得されたプログラムは電子機器１０００にインストールされて使用される。
また、表示部１およびコントローラー２を組み合わせて表示装置として提供してもよい。
【符号の説明】
【０１０１】
１，１Ａ…表示部、２…コントローラー、３…ＣＰＵ、４…ＶＲＡＭ、５…ＲＡＭ、６…ＲＯＭ、７…記憶部、８…操作部、１１…走査線、１２，１２Ａ，１２Ｂ…データ線、１３，１３Ａ…画素、１４…表示領域、１５…走査線駆動回路、１６，１６Ａ…データ線駆動回路、１７，１７Ａ…電源線駆動回路、１８，１８Ａ，１８Ｂ…電源線、２１…出力部、２２…取得部、２３…制御部、１００…第１基板、１０１…基板、１０２…接着層、１０３…回路層、１０４…画素電極、１１０…電気泳動層、１１１…マイクロカプセル、１１２…バインダー、１２０…第２基板、１２１…フィルム、１２２…共通電極、１３１，１３１Ａ，１３１Ｂ…画素トランジスター、１３２，１３２Ａ，１３２Ｂ…駆動トランジスター、１３３，１３３Ａ,１３３Ｂ…容量素子、１３４，１３４Ａ，１３４Ｂ…メモリー回路
【図１】
2013113914.tif 000003
【図２】
2013113914.tif 000004
【図３】
2013113914.tif 000005
【図４】
2013113914.tif 000006
【図５】
2013113914.tif 000007
【図６】
2013113914.tif 000008
【図７】
2013113914.tif 000009
【図８】
2013113914.tif 000010
【図９】
2013113914.tif 000011
【図１０】
2013113914.tif 000012
【図１１】
2013113914.tif 000013
【図１２】
2013113914.tif 000014
【図１３】
2013113914.tif 000015
【図１４】
2013113914.tif 000016
【図１５】
2013113914.tif 000017
【図１６】
2013113914.tif 000018
【図１７】
2013113914.tif 000019
【図１８】
2013113914.tif 000020
【図１９】
2013113914.tif 000021
【図２０】
2013113914.tif 000022
【図２１】
2013113914.tif 000023
【図２２】
2013113914.tif 000024
【図２３】
2013113914.tif 000025
【図２４】
2013113914.tif 000026
【図２５】
2013113914.tif 000027
【図２６】
2013113914.tif 000028
【図２７】
2013113914.tif 000029