(57)【要約】【課題】増幅器の利得をｄＢ系でリニアに変化させることのできる可変抵抗回路およびこれを用いた可変利得増幅器を提供する。【解決手段】実施形態の可変抵抗回路は、入力端子Ａと出力端子Ｂとの間に直列に接続されたＮ個の抵抗Ｒと、抵抗Ｒのそれぞれの一端に一端が接続されたＮ個の抵抗Ｒ１〜ＲＮと、抵抗Ｒ１〜ＲＮのそれぞれの他端と入力端子Ａとの間に挿入されたＮ個のスイッチＳＷ１〜ＳＷＮとを備える。この可変抵抗回路は、スイッチＳＷ１〜ＳＷＮの導通を制御するＮビット信号の値に対して入力端子Ａと出力端子Ｂとの間の抵抗値が指数関数的に変化する。【選択図】  図１
2013121033.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に直列に接続されたＮ個の第１の抵抗と、
前記Ｎ個の第１の抵抗のそれぞれの一端に一端が接続されたＮ個の第２の抵抗と、
前記Ｎ個の第２の抵抗のそれぞれの他端と前記入力端子との間に挿入されたＮ個のスイッチと
を備え、
前記Ｎ個のスイッチの導通を制御するＮビット信号の値に対して前記入力端子と前記出力端子との間の抵抗値が指数関数的に変化する
ことを特徴とする可変抵抗回路。
【請求項２】
前記入力端子と前記出力端子との間の抵抗値が、前記Ｎビット信号の値に対して２Ｎ段階に変化する
ことを特徴とする請求項１に記載の可変抵抗回路。
【請求項３】
前記入力端子と前記出力端子との間の抵抗値が、前記Ｎビット信号の値に対してＮ段階に変化する
ことを特徴とする請求項１に記載の可変抵抗回路
【請求項４】
前記スイッチのオン抵抗が、前記第２の抵抗の抵抗値に応じて調整される
ことを特徴とする請求項１乃至３のいずれか１項に記載の可変抵抗回路。
【請求項５】
増幅器と、
前記増幅器の出力端子と入力端子との間に接続された可変抵抗回路と
を備え、
前記可変抵抗回路が、請求項１乃至４のいずれか１項に記載の可変抵抗回路である
ことを特徴とする可変利得増幅器。
【請求項６】
低利得領域には請求項２に記載の可変抵抗回路を用い、
高利得領域には請求項３に記載の可変抵抗回路を用いる
ことを特徴とする請求項５に記載の可変利得増幅器。
【請求項７】
前記増幅器が、
電流信号が入力されるトランスインピーダンスアンプであり、
演算増幅器を用いて構成されている
ことを特徴とする請求項５または６に記載の可変利得増幅器。
【請求項８】
前記増幅器が、
電圧信号が入力される電圧増幅器であり、
演算増幅器を用いて構成されている
ことを特徴とする請求項５または６に記載の可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、可変抵抗回路およびこれを用いた可変利得増幅器に関する。
【背景技術】
【０００２】
携帯電話やＧＰＳ受信装置などで用いられる直交復調方式の復調器では、ミキサからＩ信号（In-phase信号）およびＱ信号（Quadrature信号）の２つの信号が出力される。ミキサから出力されたＩ信号およびＱ信号は、それぞれ増幅器へ入力され、後段の信号処理に適した振幅に増幅される。その際、アンテナで受信する電波の強さは様々なので、増幅器に利得変更幅の大きい可変利得増幅器を用い、受信感度の調整が行われる。
【０００３】
このとき、感度調整後の利得は、Ｉ信号用、Ｑ信号用の可変利得増幅器で全く同じであることが理想的であるが、実際には、製造上のばらつきなどにより、その利得には微小なずれが生じる。そのため、可変利得増幅器は、例えば０．２ｄＢ程度の単位で利得の微調整ができることが望まれる。
【０００４】
ミキサ出力が電流出力の場合、可変利得増幅器には電流電圧変換増幅器すなわちトランスインピーダンスアンプが用いられる。演算増幅器を用いたトランスインピーダンスアンプの利得は、出力端子と入力端子との間に接続された帰還抵抗の抵抗値で決まるので、帰還抵抗を可変抵抗回路とし、その抵抗値を変化させれば、利得を変化させることができる。
【０００５】
このとき、単純に、利得の切り替え段数に応じた本数の抵抗をスイッチで切り替えることとすると、抵抗とスイッチの個数が多大となり、集積回路としての実現が困難となる。これに対して、可変抵抗回路をＲ−２Ｒ型ラダー抵抗回路とすれば、抵抗およびスイッチの個数を少なくすることができる。Ｒ−２Ｒ型ラダー抵抗回路の場合、スイッチの切り替えが利得制御用のデジタル信号により行われるので、可変抵抗回路の抵抗値は、このデジタル信号の値に対してリニアに変化する抵抗値となる。したがって、可変利得増幅器の利得も、利得制御用のデジタル信号の値に対してリニアに変化する。
【０００６】
しかし、携帯電話やＧＰＳ受信装置などの場合は、利得制御用のデジタル信号の値に対して可変利得増幅器の利得がｄＢ系でリニアに変化することが望まれる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−８７０６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、増幅器の利得をｄＢ系でリニアに変化させることのできる可変抵抗回路およびこれを用いた可変利得増幅器を提供することにある。
【課題を解決するための手段】
【０００９】
実施形態の可変抵抗回路は、入力端子と出力端子との間に直列に接続されたＮ個の第１の抵抗と、前記Ｎ個の第１の抵抗のそれぞれの一端に一端が接続されたＮ個の第２の抵抗と、前記Ｎ個の第２の抵抗のそれぞれの他端と前記入力端子との間に挿入されたＮ個のスイッチとを備える。この可変抵抗回路は、前記Ｎ個のスイッチの導通を制御するＮビット信号の値に対して前記入力端子と前記出力端子との間の抵抗値が指数関数的に変化する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態の可変抵抗回路の構成の例を示す回路図。
【図２】第１の実施形態の可変抵抗回路を用いた可変利得増幅器の構成の例を示すブロック図。
【図３】第１の実施形態の可変抵抗回路の抵抗Ｒｍの抵抗値算出を説明するための図。
【図４】第１の実施形態の可変抵抗回路のＮ＝４としたときの例を示す図。
【図５】第１の実施形態の可変抵抗回路のスイッチの具体的な構成の例を示す図。
【図６】図４に示した回路の具体的な設計例を示す図。
【図７】第１の実施形態の可変抵抗回路を用いた可変利得増幅器の利得変化特性の例を示す図。
【図８】第２の実施形態の可変抵抗回路の例を示す回路図。
【図９】第２の実施形態の可変抵抗回路の具体的な設計例を示す図。
【図１０】第２の実施形態の可変抵抗回路の具体的な設計例を示す図。
【図１１】第２の実施形態の可変抵抗回路を用いた可変利得増幅器に付加される寄生容量を示す図。
【図１２】第３の実施形態の可変利得増幅器の構成の例を示すブロック図。
【図１３】第３の実施形態の可変利得増幅器を用いた復調器の例を示すブロック図。
【図１４】第４の実施形態の可変利得増幅器の構成の例を示すブロック図。
【図１５】第５の実施形態の可変利得増幅器の構成の例を示すブロック図。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１２】
（第１の実施形態）
図１は、第１の実施形態の可変抵抗回路の構成の例を示す回路図である。
【００１３】
本実施形態の可変抵抗回路１は、入力端子Ａと出力端子Ｂとの間に直列に接続されたＮ個の抵抗Ｒと、抵抗Ｒのそれぞれの一端に一端が接続されたＮ個の抵抗Ｒ１〜ＲＮと、抵抗Ｒ１〜ＲＮのそれぞれの他端と入力端子Ａとの間に挿入されたＮ個のスイッチＳＷ１〜ＳＷＮと、を備える。
【００１４】
スイッチＳＷ１〜ＳＷＮは、Ｎビットのバイナリ信号である制御信号ＳＣにより導通が制御される。したがって、入力端子Ａと出力端子Ｂとの間の抵抗値は、制御信号ＳＣのバイナリコードに応じて２Ｎ段階に変化する。
【００１５】
このとき、本実施形態では、入力端子Ａと出力端子Ｂとの間の抵抗値は、制御信号ＳＣのバイナリコードの変化に対して指数関数的に変化するよう、抵抗Ｒ１〜ＲＮの値が設定されている。
【００１６】
また、入力端子Ａと出力端子Ｂとの間の抵抗値は、スイッチＳＷ１〜ＳＷＮが総てオンのとき最小値となり、スイッチＳＷ１〜ＳＷＮが総てオフのとき最大値となる。
【００１７】
図２は、可変抵抗回路１を帰還抵抗ＲＦ１、ＲＦ２に用いた可変利得増幅器の例を示すブロック図である。
【００１８】
本実施形態の可変利得増幅器は、入力端子ＩＮＰ、ＩＮＮに差動の電流信号が入力され、出力端子ＯＵＴＰ、ＯＵＴＮから差動の電圧信号が出力される演算増幅器１１と、出力端子ＯＵＴＰと入力端子ＩＮＮとの間に接続された帰還抵抗ＲＦ１と、出力端子ＯＵＴＮと入力端子ＩＮＰとの間に接続された帰還抵抗ＲＦ２とを有し、これら全体としてトランスインピーダンスアンプＴＩＡ１を構成している。
【００１９】
ここで、電流入力をＩ、帰還抵抗ＲＦ１、ＲＦ２の抵抗値をＺとすると、電圧出力Ｖは、
Ｖ＝ＺＩ
と表わされる。したがって、トランスインピーダンスアンプＴＩＡ１の利得（Ｖ／Ｉ）は、帰還抵抗ＲＦ１、ＲＦ２の抵抗値Ｚで表わされる。
【００２０】
本実施形態では、帰還抵抗ＲＦ１、ＲＦ２に、制御信号ＳＣに対して抵抗値が指数関数的に変化する可変抵抗回路１を用いる。そこで、この制御信号ＳＣを利得制御信号ＳＣとすると、トランスインピーダンスアンプＴＩＡ１の利得も、利得制御信号ＳＣに対して指数関数的に変化する。すなわち、この利得をｄＢで表わせば、トランスインピーダンスアンプＴＩＡ１は、利得制御信号ＳＣに対して利得がｄＢ系でリニアに変化する可変利得増幅器となる。
【００２１】
次に、図３を用いて、可変抵抗回路１の抵抗Ｒ１〜ＲＮの抵抗値の決定方法について説明する。ここでは、可変抵抗回路１を可変利得増幅器に用いるものとし、利得制御信号ＳＣの１ＬＳＢ当たりの利得変化幅をｐ（ｄＢ）として、入力端子Ａ側から数えてｍ番目の抵抗Ｒｍの値を求める方法を説明する。
【００２２】
ここでは、抵抗Ｒｍは、図３（ａ）に示すようにＳＷ１〜ＳＷｍ−１がオンしているときの端子ＡＢ間の抵抗値と、図３（ｂ）に示すようにＳＷｍのみがオンしているときのＡＢ間の抵抗値の差が、利得として見たときにｐ（ｄＢ）となるよう、抵抗Ｒｍの値を求めるものとする。
【００２３】
このとき、端子ＡＢ間の抵抗値を、端子Ａから抵抗Ｒｍまでと、それ以降とに分けて算出するため、図３に示す端子Ｃを想定する。
【００２４】
まず、図３（ａ）に示す、ＳＷ１〜ＳＷｍ−１がオンしているときの端子ＡＢ間の抵抗値を求める。
【００２５】
ここで、抵抗Ｒの抵抗値をＲ、抵抗Ｒｍの抵抗値をＲｍとし、端子Ａからｍ番目の抵抗Ｒまでの抵抗値をＲｑ，ｍと表わすとすると、
Ｒｑ，ｍ＝（Ｒｑ，ｍ−１//Ｒｍ−１）＋Ｒ
＝（Ｒｑ，ｍ−１・Ｒｍ−１）／（Ｒｑ，ｍ−１＋Ｒｍ−１）＋Ｒ    ・・・（１）
Ｒｑ，１＝Ｒ                                                ・・・（２）
となる。
【００２６】
なお、式（１）における‘//’は、並列接続された抵抗の合成抵抗値を表わす。
【００２７】
また、このＲｑ，ｍを定数ｑｍを用いて
Ｒｑ，ｍ＝ｑｍＲ
と表わすこととし、
Ｒｑ，ｍ−１＝ｑｍ−１Ｒ
と表わすと、式（１）より、
ｑｍ＝（ｑｍ−１・Ｒｍ−１）／（ｑｍ−１Ｒ＋Ｒｍ−１）＋１          ・・・（３）
ｑ１＝１                                                  ・・・（４）
となる。
【００２８】
ここで、端子ＡＣ間の抵抗値をＲＡ，ｍと表わすとすると、図３（ａ）の場合、スイッチＳＷｍがオフしているので、
ＲＡ，ｍ＝Ｒｑ，ｍ
＝ｑｍＲ
ＲＡ，０＝０
である。
【００２９】
一方、端子ＣＢ間の抵抗値をＲＢ，ｍと表わすとすると、スイッチＳＷｍ＋１〜ＳＷＮがオフしているので、
ＲＢ，ｍ＝（Ｎ−ｍ）Ｒ
となる。
【００３０】
したがって、図３（ａ）における端子ＡＢ間の抵抗値をＲＡＢ１と表わすと、
ＲＡＢ１＝ＲＡ，ｍ＋ＲＢ，ｍ
＝ｑｍＲ＋（Ｎ−ｍ）Ｒ
＝｛ｑｍ＋（Ｎ−ｍ）｝Ｒ                            ・・・（５）
と表わされる。
【００３１】
次に、図３（ｂ）に示す、ＳＷｍのみがオンしているときのＡＢ間の抵抗値を求める。
【００３２】
この場合、ＳＷ１〜ＳＷｍ−１がオフしているので、端子Ａからｍ番目の抵抗Ｒまでの抵抗値をＲｑ，ｍは、
Ｒｑ，ｍ＝ｍＲ                                              ・・・（６）
となる。
【００３３】
したがって、端子ＡＣ間の抵抗値をＲＡ，ｍは、
ＲＡ，ｍ＝ｍＲ//Ｒｍ
＝ｍＲ・Ｒｍ／（ｍ・Ｒ＋Ｒｍ）                      ・・・（７）
となる。
【００３４】
また、この場合も、端子ＣＢ間の抵抗値をＲＢ，ｍは、
ＲＢ，ｍ＝（Ｎ−ｍ）Ｒ
であるので、図３（ｂ）における端子ＡＢ間の抵抗値をＲＡＢ２と表わすと、
ＲＡＢ２＝ＲＡ，ｍ＋ＲＢ，ｍ
＝｛ｍ・Ｒｍ／（ｍ・Ｒ＋Ｒｍ）＋（Ｎ−ｍ）｝Ｒ      ・・・（８）
となる。
【００３５】
図３（ａ）における端子ＡＢ間の抵抗値ＲＡＢ１と図３（ｂ）における端子ＡＢ間の抵抗値ＲＡＢ２の比が、利得変化幅ｐ（ｄＢ）となる。すなわち、
１０−ｐ／２０＝ＲＡＢ２／ＲＡＢ１
＝１／（ｑｍ＋Ｎ−ｍ）｛ｍ・Ｒｍ／（ｍ・Ｒ＋Ｒｍ）＋（Ｎ−ｍ）｝・・・（９）
である。
【００３６】
ここで、１０−ｐ／２０＝Ｇ、ｑｍ＋Ｎ−ｍ＝αと表わすと、式（９）より、抵抗Ｒｍの抵抗値Ｒｍが、
Ｒｍ＝［｛αＧ−（Ｎ−ｍ）｝／｛ｍ−αＧ＋（Ｎ−ｍ）｝］ｍ・Ｒ  ・・・（１０）
として、求まる。
【００３７】
この式（１０）を用いて、抵抗Ｒｍの抵抗値を決定する際は、まず、ｍ＝１とし、式(４)によりｑ１が既知であることを利用して抵抗Ｒ１の抵抗値を決定する。その後、ｍの値を順次増加させ、式（３）よりｑｍの値を求めて、式（１０）により抵抗Ｒｍの抵抗値を決定して行く。
【００３８】
次に、可変抵抗回路１の具体的な設計例を、図４〜図７に示す。
【００３９】
図４は、Ｎ＝４、すなわち１６段階に抵抗値を変化させることのできる可変抵抗回路の例である。この場合、制御信号ＳＣは４ビット信号となる。
【００４０】
ここでは、図４（ａ）に示すように、この４ビットの制御信号ＳＣを（Ｓ４，Ｓ３，Ｓ２，Ｓ１）と表すものとする。各ビット信号により、スイッチＳＷ４、ＳＷ３、ＳＷ２、ＳＷ１が制御される。
【００４１】
図４（ｂ）に、Ｓ４をＭＳＢ、Ｓ１をＬＳＢとして表した制御信号ＳＣのバイナリコードの１０進値に対するスイッチＳＷ４〜ＳＷ１のオン／オフの状態を示す。ここで、スイッチＳＷ４〜ＳＷ１は、ビット信号が‘０’のときオンし、‘１’のときオフするものとする。
【００４２】
図５に、スイッチＳＷの具体的な構成の例を示す。スイッチＳＷは、ＭＯＳトランジスタを並列に接続した構成とし、そのゲート端子へ制御信号ＳＣを入力する。
【００４３】
このスイッチＳＷのオン抵抗は、並列に接続するＭＯＳトランジスタの数を多くするほど低くすることができる。しかし、並列に接続するＭＯＳトランジスタの数を多くすれば、それだけ集積回路化したときのチップ面積が増大する。そこで、実用的には、スイッチＳＷの直列に接続される抵抗Ｒｍの抵抗値に応じて、並列に接続するＭＯＳトランジスタの数を決定する。
【００４４】
すなわち、抵抗Ｒｍの抵抗値が小さく、スイッチＳＷのオン抵抗を小さくする必要があるときは、図５（ａ）に示すように、並列に接続するＭＯＳトランジスタの数を多くする。
【００４５】
逆に、抵抗Ｒｍの抵抗値が大きく、スイッチＳＷのオン抵抗が大きくてもその影響が少ないときは、図５（ｂ）に示すように、並列に接続するＭＯＳトランジスタの数を少なくする。
【００４６】
図６に、図４（ａ）に示した回路の各抵抗の抵抗値およびスイッチＳＷの並列接続トランジスタ数の例を示す。ここでは、図２に示した可変利得増幅器に使用し、その可変利得増幅器のベース利得を４０．０ｄＢ、利得制御信号ＳＣの１ＬＳＢ当たりの利得変化幅（利得調整単位）ｐを０．２ｄＢとし、利得可変幅を、０〜３ｄＢ、３〜６ｄＢ、１８〜２１ｄＢ、２１〜２４ｄＢとした場合の例を示す。
【００４７】
なお、この可変利得増幅器の実際の利得は、上述のベース利得に利得可変幅の値を加算した値である。
【００４８】
図７に、図６に示した設計例の可変利得増幅器の利得変化特性の例を示す。利得制御信号の値の変化に対して、可変利得増幅器の利得が、ｄＢ系でほぼリニアに変化していることがわかる。
【００４９】
このような本実施形態によれば、簡単な構成で、制御信号の変化に対して抵抗値が指数関数的に変化する可変抵抗回路を形成することができる。これにより、この可変抵抗回路を用いた可変利得増幅器の利得をｄＢ系でリニアに変化させることができる。
【００５０】
（第２の実施形態）
第１の実施形態の可変抵抗回路を用いた場合、図６に示したように、利得可変幅が、１８〜２１ｄＢや２１〜２４ｄＢと高利得となった場合、各抵抗の値がかなり大きくなってしまう。そこで、本実施形態では、利得可変幅が高利得でも、抵抗の値を小さくすることのできる可変抵抗回路の例を示す。
【００５１】
図８（ａ）は、第２の実施形態の可変抵抗回路の構成の例を示す回路図である。ここでは、１６段階に抵抗値を変化させることのできる可変抵抗回路の例を示す。
【００５２】
本実施形態の可変抵抗回路２は、入力端子Ａと出力端子Ｂとの間に直列に接続された１６個の抵抗ｒ１〜ｒ１６と、抵抗ｒ１〜ｒ１６のそれぞれの一端に一端が接続された１６個の抵抗Ｒ１〜Ｒ１６と、抵抗Ｒ１〜Ｒ１６のそれぞれの他端と入力端子Ａとの間に挿入された１６個のスイッチＳＷ１〜ＳＷ１６と、を備える。
【００５３】
本実施形態では、スイッチＳＷ１〜ＳＷ１６は、１６ビットの制御信号ＳＣにより導通が制御され、制御信号ＳＣの値に応じていずれか１つのスイッチがオンする。
【００５４】
図８（ｂ）に、制御信号ＳＣの値とオンするスイッチの関係を示す。ここでは、制御信号ＳＣの値が０から１５へ変化するにつれ、オンするスイッチがＳＷ１からＳＷ１６へと順次変化する。
【００５５】
図９に、本実施形態の可変抵抗回路２の各抵抗の抵抗値およびスイッチＳＷの並列接続トランジスタ数の例を示す。
【００５６】
ここでは、図６と同様、可変利得増幅器のベース利得を４０．０ｄＢ、利得調整単位ｐを０．２ｄＢとし、利得可変幅を、高利得の１８〜２１ｄＢ、２１〜２４ｄＢとした場合の例を示す。
【００５７】
この場合、図６と比較して、抵抗の個数は多いが、抵抗の合計抵抗値は大幅に少ないことがわかる。抵抗の合計抵抗値が少ない分、集積回路化するときのチップ面積を少なくすることができる。
【００５８】
これに対して、図１０は、利得可変幅を低利得の０〜３ｄＢ、３〜６ｄＢとする場合の各抵抗の抵抗値およびスイッチＳＷの並列接続トランジスタ数の例である。
【００５９】
図６と比較すると、この場合も抵抗の合計抵抗値は大幅に少なくなる。しかし、スイッチＳＷの並列接続トランジスタ数は、かなり増加する。
【００６０】
このスイッチＳＷを構成するＭＯＳトランジスタのソース、ドレイン端子には、それぞれ寄生容量が形成される。そのため、並列接続するＭＯＳトランジスタ数の数が増加すると、スイッチＳＷの端子に付加される寄生容量の容量値が増加することになる。
【００６１】
図１１に、本実施形態の可変抵抗回路２を可変利得増幅器の帰還抵抗ＲＦ１、ＲＦ２に使用したときの、上述の寄生容量も含めた等価的な回路を示す。
【００６２】
この場合、可変抵抗回路２の入力端子Ａを演算増幅器１１の入力端子に接続し、出力端子Ｂを演算増幅器１１の出力端子に接続している。
【００６３】
これにより、入力端子ＩＮＰには寄生容量Ｃ２０１１〜Ｃ２１６１が接続され、入力端子ＩＮＮには寄生容量Ｃ１０１１〜Ｃ１１６１が接続される。また、出力端子ＯＵＴＰには、抵抗ｒｆ１０１〜ｒｆ１１６をそれぞれ介して寄生容量Ｃ１０１２〜Ｃ１１６２が接続され、出力端子ＯＵＴＮには抵抗ｒｆ２０１〜ｒｆ２１６をそれぞれ介して寄生容量Ｃ２０１２〜Ｃ２１６２が接続される。
【００６４】
このとき、可変利得増幅器の動作上、入力端子ＩＮＰ、ＩＮＮは仮想接地となるため、入力端子ＩＮＰ、ＩＮＮにはＡＣ（交流）電圧が発生せず、寄生容量Ｃ１０１１〜Ｃ１０１６、Ｃ２０１１〜Ｃ２０１６は、可変利得増幅器のＡＣ動作に影響を及ぼさない。
【００６５】
一方、出力端子ＯＵＴＰ、ＯＵＴＮにはＡＣ電圧が発生するため、寄生容量Ｃ１０１２〜Ｃ１１６２、Ｃ２０１２〜Ｃ２１６２が可変利得増幅器のＡＣ動作に影響を及ぼす。すなわち、寄生容量Ｃ１０１２〜Ｃ１１６２、Ｃ２０１２〜Ｃ２１６２の容量値が大きいほど、可変利得増幅器の高周波利得が低下する。
【００６６】
したがって、可変利得増幅器の周波数特性を考慮すれば、本実施形態の可変抵抗回路２は、図９に示したような、スイッチＳＷの並列接続トランジスタ数が少ない高利得領域に使用するのに適しているといえる。
【００６７】
このような本実施形態によれば、高利得の可変利得増幅器への使用に適した、抵抗の合計値が少ない可変抵抗回路を形成することができる。これにより、この可変抵抗回路を集積回路化するときのチップ面積を少なくすることができる。
【００６８】
（第３の実施形態）
上述したように、可変利得増幅器の帰還抵抗に用いる場合、第１の実施形態の可変抵抗回路１は低利得領域での使用に適し、第２の実施形態の可変抵抗回路２は高利得領域での使用に適する。そこで、本実施形態では、第１の実施形態の可変抵抗回路１と第２の実施形態の可変抵抗回路２とを組み合わせて使用し、広範囲に利得を変化させることのできる可変利得増幅器の例を示す。
【００６９】
図１２は、第３の実施形態の可変利得増幅器の構成の例を示すブロック図である。
【００７０】
本実施形態の可変利得増幅器は、４種類の抵抗値の帰還抵抗ＲＦ１Ａ（２Ａ）〜ＲＦ１Ｄ（２Ｄ）を利得切り替え信号ＧＣにより導通が制御されるスイッチＳＷ１Ａ（２Ａ）〜ＳＷ１Ｄ（２Ｄ）で切り替えて、利得が４通りに切り替えられる可変利得増幅器である。
【００７１】
ここで、例えば、帰還抵抗ＲＦ１Ａ（２Ａ）、ＲＦ１Ｂ（２Ｂ）が低利得領域用の低抵抗である場合は、この抵抗を実施形態１の可変抵抗回路１とし、帰還抵抗ＲＦ１Ｃ（２Ｃ）、ＲＦ１Ｄ（２Ｄ）が高利得領域用の高抵抗である場合は、この抵抗を実施形態２の可変抵抗回路２とする。
【００７２】
この可変抵抗回路１および２の抵抗値を利得制御信号ＳＣにより調整すれば、帰還抵抗ＲＦ１Ａ（２Ａ）〜ＲＦ１Ｄ（２Ｄ）の抵抗値を小刻みに調整でき、可変利得増幅器の利得を小刻みに調整することができる。
【００７３】
図１３は、本実施形態の可変利得増幅器を用いた復調器の例を示すブロック図である。
【００７４】
この復調器は、直交復調方式の復調器であり、高周波のＲＦ信号と局部発振周波数信号ＬＯが入力されるミキサ１００から、中間周波数あるいはベースバンド周波数のＩ信号およびＱ信号が出力される。
【００７５】
このミキサ１００から出力されたＩ信号、Ｑ信号は、本実施形態の可変利得増幅器を構成する演算増幅器１１Ａ、１１Ｂに、それぞれ入力される。
【００７６】
２つの可変利得増幅器の利得は、利得切り替え信号ＧＣにより同じ値に設定される。しかし、製造ばらつき等により、２つの可変利得増幅器の利得が同じになるとは、必ずしも限らない。
【００７７】
そのような場合、本実施形態では、利得制御信号ＳＣ１、ＳＣ２により、それぞれの可変利得増幅器の利得を調整することができる。これにより、２つの可変利得増幅器の利得をほぼ同じにすることができ、出力のＩ出力信号、Ｑ出力信号の信号レベルのバランスをとることができる。
【００７８】
このような本実施形態によれば、可変利得増幅器の利得を広範囲に切り替えることができるとともに、それぞれの利得を小刻みに調整することができる。これにより、この可変利得増幅器を直交復調方式の復調器に用いた場合、２つの可変利得増幅器の出力間で信号レベルのバランスをとることができる。
【００７９】
（第４の実施形態）
図１４は、第４の実施形態の可変利得増幅器の構成の例を示すブロック図である。
【００８０】
本実施形態では、トランスインピーダンスアンプＴＩＡ２を構成する演算増幅器１２が単相信号用である場合の可変利得増幅器の構成の例を示す。
【００８１】
演算増幅器１２の出力端子ＯＵＴと反転入力端子ＩＮとの間に、帰還抵抗ＲＦとして、実施形態１の可変抵抗回路１または実施形態２の可変抵抗回路２が接続される。
【００８２】
このような本実施形態によれば、単相信号用のトランスインピーダンスアンプを用いても、制御信号ＳＣの変化に対して利得がｄＢ系でリニアに変化する可変利得増幅器を形成することができる。
【００８３】
（第５の実施形態）
上述の各実施形態では、入力信号が電流信号である場合の可変利得増幅器の例を示したが、本実施形態では、入力信号が電圧信号である場合の可変利得増幅器の例を示す。
【００８４】
図１５は、第５の実施形態の可変利得増幅器の構成の例を示すブロック図である。
【００８５】
図１５（ａ）は、差動信号用の演算増幅器２１を用いた可変利得増幅器の例である。本実施形態では、出力端子ＯＵＴＰと演算増幅器２１の反転入力端子（−）との間に接続された帰還抵抗ＲＦ１、および出力端子ＯＵＴＮと演算増幅器２１の非反転入力端子（＋）との間に接続された帰還抵抗ＲＦ２として、実施形態１の可変抵抗回路１または実施形態２の可変抵抗回路２が用いられる。
【００８６】
また、入力端子ＩＮＮと演算増幅器２１の反転入力端子（−）との間に抵抗ＲＳ１が接続され、入力端子ＩＮＰと演算増幅器２１の非反転入力端子（＋）との間に抵抗ＲＳ２が接続される。
【００８７】
この可変利得増幅器の利得は、−ＲＦ１／ＲＳ１（＝−ＲＦ２／ＲＳ２）と表されるので、制御信号ＳＣの変化に対して利得がｄＢ系でリニアに変化する。
【００８８】
図１５（ｂ）は、単相信号用の演算増幅器２２を用いた可変利得増幅器の例である。本実施形態では、出力端子ＯＵＴと演算増幅器２２の反転入力端子（−）との間に接続された帰還抵抗ＲＦ１として、実施形態１の可変抵抗回路１または実施形態２の可変抵抗回路２が用いられる。
【００８９】
また、入力端子ＩＮと演算増幅器２２の反転入力端子（−）との間に抵抗ＲＳが接続される。
【００９０】
この可変利得増幅器の利得は、−ＲＦ／ＲＳと表されるので、制御信号ＳＣの変化に対して利得がｄＢ系でリニアに変化する。
【００９１】
このような本実施形態によれば、電圧信号が入力される演算増幅器を用いても、制御信号ＳＣの変化に対して利得がｄＢ系でリニアに変化する可変利得増幅器を形成することができる。
【００９２】
以上説明した少なくとも１つの実施形態の可変抵抗回路によれば、これを用いた可変利得増幅器増幅器の利得をｄＢ系でリニアに変化させることができる。
【００９３】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９４】
１、２  可変抵抗回路
１１、１１Ａ、１１Ｂ、１２、２１、２２  演算増幅器
ＴＩＡ１、ＴＩＡ２  トランスインピーダンスアンプ
１００  ミキサ
Ｒ、Ｒ１〜ＲＮ、ｒ１〜ｒ１６  抵抗
ＳＷ１〜ＳＷＮ、ＳＷ１Ａ〜ＳＷ１Ｄ、ＳＷ２Ａ〜ＳＷ２Ｄ  スイッチ
ＲＦ、ＲＦ１、ＲＦ２、ＲＦ１Ａ〜ＲＦ１Ｄ、ＲＦ２Ａ〜ＲＦ２Ｄ  帰還抵抗
【図１】
2013121033.tif 000003
【図２】
2013121033.tif 000004
【図３】
2013121033.tif 000005
【図４】
2013121033.tif 000006
【図５】
2013121033.tif 000007
【図６】
2013121033.tif 000008
【図７】
2013121033.tif 000009
【図８】
2013121033.tif 000010
【図９】
2013121033.tif 000011
【図１０】
2013121033.tif 000012
【図１１】
2013121033.tif 000013
【図１２】
2013121033.tif 000014
【図１３】
2013121033.tif 000015
【図１４】
2013121033.tif 000016
【図１５】
2013121033.tif 000017