(57)【要約】【課題】  チップの熱応力による反りを抑制し、チップ間に充填されるアンダーフィルとの接着性を確保しながら、積層プロセスでの電極の塑性変形を抑制可能な半導体装置とそのための半導体チップ、更には、その製造方法を提供する。【解決手段】  複数の半導体チップ１０を積層してなる半導体装置であって、各半導体チップはそれぞれ、その表面にパターン部１３、パターン部１３上部の樹脂層１７と、貫通電極１４を有すると共に、当該貫通電極の上下面にバンプ部１１、１２を備え、複数の半導体チップは、隣接する半導体チップに対し、バンプ部が対向するように積層されて接続され、かつ、各半導体チップの裏面には、下面側のバンプ１２の領域を外れて裏面樹脂層１６が形成され、そして、当該バンプ１１、１２により積層された半導体チップの間に、樹脂材であるアンダーフィルが充填されている。【選択図】  図１
2013143434.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップを積層してなる半導体装置であって、各半導体チップはそれぞれ、その表面に所定のパターンを形成したパターン部と、所定の位置に形成された貫通電極を有すると共に、当該貫通電極の上下面にバンプ部を備えたものにおいて、
前記複数の半導体チップは、隣接する半導体チップに対して、前記バンプ部が対向するように積層されて接続され、かつ、各半導体チップの裏面には、前記下面側のバンプ部の領域を外れて裏面樹脂層が形成されており、そして、
前記バンプ部により複数が積層された半導体チップの間には、樹脂材が充填されていることを特徴とする半導体装置。
【請求項２】
前記請求項１に記載した半導体装置において、前記半導体チップの下面側に形成された前記裏面樹脂層の面積は、少なくとも、前記チップ面積の半分以上であることを特徴とする半導体装置。
【請求項３】
半導体ウェハと、
前記半導体ウェハの表面に形成され、所定のパターンが形成されたパターン部と、
前記半導体ウェハの所定の位置に形成された貫通孔に充填されて形成された貫通電極と、
前記貫通電極の上下面にそれぞれ形成されたバンプ部とを備えた半導体チップにおいて、
前記半導体ウェハの裏面には、前記下面側のバンプ部の領域を外れて裏面樹脂層が形成されていることを特徴とする半導体チップ。
【請求項４】
前記請求項３に記載した半導体チップにおいて、前記半導体ウェハの下面側に形成された前記裏面樹脂層の面積は、少なくとも、前記ウェハ面積の半分以上であることを特徴とする半導体チップ。
【請求項５】
半導体チップの製造方法であって、
半導体ウェハを準備し、
前記半導体ウェハの表面に、所定のパターンが形成されたパターン部を形成し、
前記半導体ウェハの所定の位置に貫通孔を形成し、
前記半導体ウェハに形成した貫通孔に貫通電極を充填し、
前記貫通電極の上下面に、それぞれ、バンプ部を形成し、そして、
前記半導体ウェハの裏面には、前記下面側のバンプ部の領域を外れて裏面樹脂層を形成することを特徴とする半導体チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップが積層された構造の半導体装置及び、そのための半導体チップの構造、並びに、そのための製造方法に関する。
【背景技術】
【０００２】
複数の半導体チップが積層された構造（Chip-on-Chip（ＣＯＣ））の半導体装置は、小型で実装効率が高く、チップ間の配線長を極めて短くすることが出来ることから、特に、小型化や低コスト化が要求されるメモリモジュール等の半導体装置において採用されている。かかるＣＯＣ構造の半導体装置では、例えば、以下の特許文献１にも既に知られるように、半導体装置を構成する各半導体チップにはチップの表裏を貫通する貫通孔を設け、かつ、当該貫通孔には導電層を形成すると共に、その表面及び裏面に、それぞれ、電極パッド（バンプ）が形成されている。そして、かかる半導体チップを複数、積層して半導体装置（組体）として組み立てて実装する場合には、例えば、貫通孔内に形成した導電層（所謂、貫通電極）と電極パッド（バンプ）を介して、上下に積層された半導体チップ間の電気的な接続を実現している。
【０００３】
また、以下の特許文献２によれば、上述した貫通電極を有し、複数の半導体チップが積層された構造の半導体装置の実装構造では、実装プロセスでの熱応力により搭載されるチップに反りが生じることから、かかる反りの影響を抑制するための構造が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３１１９８２号公報
【特許文献２】特開２０１０−１６１１０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来技術では、半導体チップの積層プロセスにおいて、上記貫通電極の上下のバンプを介して複数のチップを積層し、これらを加熱・押圧して実装する場合、その詳細については後に説明するが、電極に塑性変形が生じてしまい、チップ間のバンプ接合部での位置ずれや、半導体チップ間の電気的な接続に不具合を生じるなどの問題が生じてしまう。あるいは、熱応力によるチップの反り自体を抑制できるわけではなく、チップとチップ間に充填されるアンダーフィルと呼ばれる樹脂材料との間で剥離が生じる等の問題が起こる。
【０００６】
そこで、本発明は、上述した従来技術における問題点に鑑みて達成されたものであり、より具体的には、それぞれが貫通電極を有する、複数の半導体チップが積層された構造の半導体装置であって、熱応力によるチップの反りを抑制することが出来ると共に、チップ間に充填されるアンダーフィルとの接着性を確保しながら、積層プロセスにおける電極の塑性変形を抑制することが可能な半導体装置と、そのための半導体チップ、更には、かかる半導体チップを製造するために好適な製造方法を提供することをその目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明によれば、まず、複数の半導体チップを積層してなる半導体装置であって、各半導体チップは、それぞれ、その表面に所定のパターンを形成したパターン部、当該パターン部上部の樹脂層と、所定の位置に形成された貫通電極を有すると共に、当該貫通電極の上下面にバンプ部を備えたものにおいて、前記複数の半導体チップは、隣接する半導体チップに対して前記バンプ部が対向するように積層されて接続され、かつ、各半導体チップの裏面には、前記下面側のバンプ部の領域を外れて裏面樹脂層が形成されており、そして、前記バンプ部により複数が積層された半導体チップの間には、樹脂材（アンダーフィル）が充填されている半導体装置が提供される。
【０００８】
加えて本発明によれば、上述した半導体装置を構成するための半導体チップとして、半導体ウェハと、前記半導体ウェハの表面に形成され、所定のパターンが形成されたパターン部、当該パターン部上部の樹脂層と、前記半導体ウェハの所定の位置に形成された貫通孔に充填されて形成された貫通電極と、前記貫通電極の上下面にそれぞれ形成されたバンプ部とを備えた半導体チップにおいて、前記半導体ウェハの裏面には、前記下面側のバンプ部の領域を外れて裏面樹脂層が形成されている半導体チップが提供される。
【０００９】
そして本発明によれば、前記の半導体装置又は半導体チップにおいて、前記半導体チップ（又は、ウェハ）の下面側に形成された前記裏面樹脂層の面積は、少なくとも、前記チップ（ウェハ）面積の半分以上であることが好ましい。
【００１０】
更に本発明によれば、やはり上記の目的を達成するために、半導体チップの製造方法であって、半導体ウェハを準備し、前記半導体ウェハの表面に、所定のパターンが形成されたパターン部を有し、前記半導体ウェハの裏面に裏面樹脂層を形成し、前記裏面樹脂層の一部を除去した後に前記半導体ウェハに形成した貫通孔に貫通電極を充填し、前記貫通電極の下部にバンプ部を形成し、前記パターン部の上面に樹脂層を形成し、前記樹脂層の一部を除去して前記貫通電極上部を露出させた後に前記貫通電極上部にバンプ部を形成することで、前記下面側のバンプ部の領域を外れて裏面樹脂層が形成さる半導体チップの製造方法が提供される。
【発明の効果】
【００１１】
上述した本発明によれば、それぞれが貫通電極を有する複数の半導体チップが積層された構造の半導体装置であって、裏面樹脂層を形成することによって、熱応力によるチップの反りを抑制することが出来ると共にチップ間に充填されるアンダーフィルとの接着性を確保しながら、積層プロセスにおける電極の塑性変形を抑制することが可能な半導体装置と、そのための半導体チップ、更には、かかる半導体チップを製造する製造方法が提供されるという優れた効果を発揮することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施の形態になる半導体装置の全体構造を示す断面図である。
【図２】上記半導体装置を構成する半導体チップの詳細構造を示すための一部断面を含む一部拡大斜視図である。
【図３】上記半導体チップの下部（裏面）に形成される裏面樹脂層の具体例を示すための一部拡大斜視図である。
【図４（Ａ）】上記半導体チップの製造方法の一例を示すための説明図である。
【図４（Ｂ）】上記半導体チップの製造方法の一例を示すための説明図である。
【図４（Ｃ）】上記半導体チップの製造方法の一例を示すための説明図である。
【図４（Ｄ）】上記半導体チップの製造方法の一例を示すための説明図である。
【図４（Ｅ）】上記半導体チップの製造方法の一例を示すための説明図である。
【図４（Ｆ）】上記半導体チップの製造方法の一例を示すための説明図である。
【図４（Ｇ）】上記半導体チップの製造方法の一例を示すための説明図である。
【図５】本発明との比較のための比較例になる半導体チップの構造を示すための一部拡大断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の一実施の形態になる半導体装置について、添付の図面を参照しながら、詳細に説明する。
【００１４】
まず、添付の図１には、本発明になる半導体装置の全体構造の断面が、即ち、複数（本例では５段積層）の半導体チップ１０が積層された構造の半導体装置１が示されている。半導体装置１を構成する半導体チップ１０は、図からも明らかなように、その上下の面に形成された上部バンプ１１と下部バンプ１２を、それぞれ上下に積層されるチップの下部バンプ１２と上部バンプ１１が対向するように積層して配置され、例えば、図示しない上下バンプ間のはんだ層等を介して接続されている。更には、半導体装置１を構成する複数の半導体チップ１０のチップ間には、所謂、アンダーフィルと呼ばれる樹脂材２０が充填されている。また、図１の半導体装置は実際には、この後、例えば実装基板に接続するためのはんだボールを備えたインターポーザと呼ばれる基板に接続後、モールド樹脂で周囲を覆うが、これらは図では省略している。
【００１５】
一方、上記半導体装置１を構成する各半導体チップ１０（具体的には、シリコン（Ｓｉ）ウェハ等。例えば、厚さ＝数十μｍ）は、上記の図１、更には、添付の図２からも明らかなように、それぞれ表面（図の上面：数ｍｍ×数ｍｍ）には、所望の回路素子やパターンが形成されたパターン部１３が形成されている。また、各チップのパターン部１３の上部にはアンダーフィル２０との密着性を良好にするために、ポリイミド等の樹脂層１７が配置されている。そして、各半導体チップ１０には、チップ間（更には、外部との間）の電気的な接続を実現するための導電バンプ配置領域が設けられており、当該領域においては、複数（本断面では、３個）の貫通電極１４が形成されており、各貫通電極１４の上下面には、それぞれ、その表面を覆うように、上記の上部バンプ１１及び下部バンプ１２が形成されている。なお、図中の１５は、各チップ１０を貫通して形成された貫通孔の周囲に形成された筒状（例えば円筒状）の絶縁材である、所謂、絶縁リングを示している。また、図２では上部バンプ１１の形状を円柱（円板）にして表示しているが、これらは四角柱、六角柱等、他の形状でも構わない。同様に、下部バンプ１２、貫通電極１４の形状も円柱、四角柱、六角柱、あるいは他の形状でも構わない。
【００１６】
また、各半導体チップ１０の下部（裏面）には、実装プロセスでの熱応力によるチップの反りを抑制し、チップ間に充填されるアンダーフィル２０との密着性を向上させるための樹脂層である、所謂、裏面樹脂層１６が配置されている。なお、この裏面樹脂層１６は、例えば、ポリイミド等の樹脂により形成されており、かつ、本発明では、当該裏面樹脂層１６は、チップの下部（裏面）において、貫通電極１１の下面に設けられた下部バンプ１２が形成されている領域を除いて、より具体的には、下部バンプ１２の周辺から所定の距離だけ離れた位置に配置・形成されている。
【００１７】
更に、より詳細には、上述した裏面樹脂層１６は、添付の図３（Ａ）にも示すように、各半導体チップ１０の下部（裏面）において、各貫通電極１１を取り囲むように、所定の距離だけ離れて配置・形成してもよく、又は、図３（Ｂ）にも示すように、上述した導電バンプ配置領域Ａを除いて配置・形成してもよい。なお、図３ではチップの下面を上側にして表示しており、絶縁リングは省略している。
【００１８】
なお、実装プロセスでの熱応力によるチップの反りに関しては、裏面樹脂層１６がない場合にはチップ上部のパターン部、樹脂層の線膨脹係数がウェハ（Ｓｉ等）の線膨脹係数に比べて大きいため、高温雰囲気で成膜した後に常温になると下に凸の反りを生じてしまう。そこでチップ裏面に線膨脹係数の大きな裏面樹脂１６を配置することで、この反りを抑制することができる。
【００１９】
続いて、上述した各半導体チップ１０の製造方法について、添付の図４を参照しながら、詳細に説明する。
【００２０】
まず、半導体チップ１０（Ｓｉウェハ）を用意し（図４（Ａ））、その表面（図の上面）に所望の回路素子を形成する。その後、表面にレジスト膜を形成した後、エッチング処理により上述した絶縁リング配置領域にリング状に溝を形成し、ＣＶＤ等により酸化シリコン（ＳｉＯ２）を上記溝に埋め込む（図４（Ｂ））。その後、エッチング、ＣＶＤ等により形成したキャパシタ、配線パターン、絶縁膜等が含まれるパターン部１３を上面に形成し、裏面にポリイミド等からなる裏面樹脂１６を、例えばスピンコートにより形成する（図４（Ｃ））。その後、エッチング等により貫通電極部周囲の裏面樹脂を除去、貫通孔１８を形成し（図４（Ｄ））、その後、めっき法、ＣＶＤ等により良導電材である、銅（Ｃｕ）等からなる貫通電極１４及びその下面の下部バンプ１１を形成する（図４（Ｅ））。その後、例えばスピンコートによりパターン部上部にポリイミド等の絶縁層１７を形成し（図４（Ｆ））、エッチング等により前記絶縁層１７のうち、貫通電極部周囲のみを除去し、その後、ＣＶＤ等により良導電材であるＣｕ等からなる上部バンプ１１を形成する（図４（Ｇ））。以上により、半導体チップ１０が製造される。
【００２１】
続いて、本発明によれば上述したように、実装プロセスでの熱応力により生じるチップの反りを抑制し、チップ間に充填されるアンダーフィルとの密着性を向上させるため、各半導体チップ１０の下部（裏面）には、ポリイミド等からなる裏面樹脂層１６が配置されているが、当該裏面樹脂層１６は、上記貫通電極１４の下面に形成された下部バンプ１２から外れるように形成されている。そこで、その理由について、以下に説明する。
【比較例】
【００２２】
まず、添付の図５には、本発明になる構造との比較のため、貫通電極１４が形成された近傍における半導体チップ１０の詳細構造の断面が示されている。特にこの比較例では、図にも明らかなように、半導体チップ１０の下面に形成された裏面樹脂層１６は、下部バンプ１２の領域から外れることなく、当該下部バンプ１２の一部との間に挿入された、換言すれば、当該裏面樹脂層１６の上に下部バンプ１２が積層された状態で形成されている。
【００２３】
上述したような構造の比較例になる半導体チップ１０を、複数個、上記図１に示したように、上下に積層されるチップの下部バンプ１２と上部バンプ１１が対向するように積層して配置し、これらの間を電気的に導通するために、例えば、その上部から荷重を加えて接合する。
【００２４】
この場合、発明者により行われた応力解析によれば、チップの接合時に裏面樹脂隣接部の貫通電極部に大きな応力が働き、その結果、貫通電極１４を含む電極に塑性変形が生じるような応力が発生することが分った。
【００２５】
即ち、本発明の発明者は、チップの接合時の裏面樹脂隣接部の貫通電極部に生じる大きな応力の原因を検討した結果、裏面樹脂がｙ方向（図５の上下方向）に圧縮されることにより、ｘ方向（図の左右方向）には膨脹し、このため、裏面樹脂１６に隣接する貫通電極１４は、隣接する裏面樹脂１６から圧縮応力を受けることを明らかにした。
【００２６】
より詳細には、上述した圧縮応力は、上記図５において矢印で示すように、積層した半導体チップに上方から荷重が加えられた場合には、その反力により下部バンプ１２と半導体チップ１０の間に配置された裏面樹脂層１６が押し潰されることにより生じる。即ち、やはり図に矢印で示すように、押し潰されて変形した裏面樹脂層１６は、上記の貫通電極１４に対して押し付ける応力として働く。その結果、チップ裏面に樹脂材料がある場合には、裏面樹脂隣接部の貫通電極部に、大きな圧縮応力がはたらく。そして、これにより裏面樹脂隣接部の貫通電極部が塑性変形し、上部バンプ１１と下部バンプ１２との間に位置ずれが生じたり、チップ間の接続不良が生じたりしてしまう。
【００２７】
そこで、発明者は電極の接合のためのバンプ部周囲のみ裏面樹脂を除去する構造が効果的であることを発見した。即ち、本発明では、複数の半導体チップを、その下部バンプ１２と上部バンプ１１が対向するように積層し、接合しても、裏面樹脂隣接部の貫通電極が塑性変形し、上述した下部バンプ１２と上部バンプ１１との間の位置ずれや接続不良が生じないように、即ち、アンダーフィルとの接着性の向上とチップの反りの低減のために半導体チップ１０の下面に形成された裏面樹脂層１６を、当該下部バンプ１２の一部との間に挿入されることなく、下部バンプ１２の領域から外れた状態で形成している。本構造により、裏面樹脂によりアンダーフィルとの接着性の向上とチップの反りを抑制しながら、下部バンプ１２と上部バンプ１１との間の位置ずれや接続不良を抑制できる。
【符号の説明】
【００２８】
１…半導体装置、１０…半導体チップ（又はウェハ）、１１…上部バンプ、１２…下部バンプ、１３…パターン部、１４…貫通電極、１５…絶縁リング、１６…裏面樹脂層、１７…樹脂層、１８…貫通孔、２０…アンダーフィル。
【図１】
2013143434.tif 000003
【図２】
2013143434.tif 000004
【図３】
2013143434.tif 000005
【図４（Ａ）】
2013143434.tif 000006
【図４（Ｂ）】
2013143434.tif 000007
【図４（Ｃ）】
2013143434.tif 000008
【図４（Ｄ）】
2013143434.tif 000009
【図４（Ｅ）】
2013143434.tif 000010
【図４（Ｆ）】
2013143434.tif 000011
【図４（Ｇ）】
2013143434.tif 000012
【図５】
2013143434.tif 000013