(57)【要約】【課題】周波数帯域の広帯域化と回路の小型化とを両立することが可能な信号増幅回路を提供する。【解決手段】信号増幅回路２０は、増幅前の差動信号Ｓｉｎ１を伝送する一対の入力側配線２１ａ，２１ｂと、一対のスパイラルインダクタ２７ａ，２７ｂをそれぞれ含むＮ個（Ｎは３以上の整数）の第１のインダクタ対２７と、増幅後の差動信号Ｓｉｎ２を伝送する一対の出力側配線２２ａ，２２ｂと、一対のスパイラルインダクタ２８ａ，２８ｂをそれぞれ含むＮ個の第２のインダクタ対２８と、一対の入力側配線２１ａ，２１ｂと一対の出力側配線２２ａ，２２ｂとの間において互いに並列に接続された（Ｎ−１）個の差動増幅ユニット２９とを備える。第１のインダクタ対２７及び第２のインダクタ対２８のうち少なくとも一方は、相互インダクタンスを有する。【選択図】図２
2013157806.tif 000002
【特許請求の範囲】
【請求項１】
差動信号を増幅する信号増幅回路であって、
増幅前の前記差動信号を伝送する一対の入力側配線と、
一対の第１のスパイラルインダクタをそれぞれ含んでおり、一方の前記第１のスパイラルインダクタ同士が一方の前記入力側配線において互いに直列に接続され、且つ他方の前記第１のスパイラルインダクタ同士が他方の前記入力側配線において互いに直列に接続されたＮ個（Ｎは３以上の整数）の第１のインダクタ対と、
増幅後の前記差動信号を伝送する一対の出力側配線と、
一対の第２のスパイラルインダクタをそれぞれ含んでおり、一方の前記第２のスパイラルインダクタ同士が一方の前記出力側配線において互いに直列に接続され、且つ他方の前記第２のスパイラルインダクタ同士が他方の前記出力側配線において互いに直列に接続されたＮ個の第２のインダクタ対と、
前記一対の入力側配線と前記一対の出力側配線との間において互いに並列に接続され、前記差動信号を増幅する（Ｎ−１）個の差動増幅ユニットと
を備え、
前記（Ｎ−１）個の差動増幅ユニットの入力端それぞれが、前記Ｎ個の第１のインダクタ対同士の接続点それぞれに接続されており、
前記（Ｎ−１）個の差動増幅ユニットの出力端それぞれが、前記Ｎ個の第２のインダクタ対同士の接続点それぞれに接続されており、
前記第１のインダクタ対及び前記第２のインダクタ対のうち少なくとも一方が相互インダクタンスを有することを特徴とする、信号増幅回路。
【請求項２】
前記一方の第１のスパイラルインダクタと前記他方の第１のスパイラルインダクタとの結合係数、及び前記一方の第２のスパイラルインダクタと前記他方の第２のスパイラルインダクタとの結合係数のうち少なくとも一方が０．１以上であることを特徴とする、請求項１に記載の信号増幅回路。
【請求項３】
前記一方の第１のスパイラルインダクタの巻回方向と前記他方の第１のスパイラルインダクタの巻回方向とが互いに逆であり、
前記一方の第１のスパイラルインダクタと前記他方の第１のスパイラルインダクタとが共通の巻回中心から遠ざかる方向に交互に並んでいることを特徴とする、請求項１または２に記載の信号増幅回路。
【請求項４】
前記一方の第２のスパイラルインダクタの巻回方向と前記他方の第２のスパイラルインダクタの巻回方向とが互いに逆であり、
前記一方の第２のスパイラルインダクタと前記他方の第２のスパイラルインダクタとが共通の巻回中心から遠ざかる方向に交互に並んでいることを特徴とする、請求項１〜３のいずれか一項に記載の信号増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号増幅回路に関するものである。
【背景技術】
【０００２】
特許文献１及び２には、周波数帯域の広帯域化が図られた差動増幅回路が記載されている。これらの差動増幅回路は、エミッタ同士が互いに接続された一対のトランジスタを備えており、これら一対のトランジスタの各ベースには、増幅対象である差動信号が入力される。また、これら一対のトランジスタのコレクタは、抵抗およびインダクタを介して電源電位線に接続されている。一方のトランジスタのコレクタに接続されたインダクタと、他方のトランジスタのコレクタに接続されたインダクタとが、相互インダクタンスを有するように互いに結合されている。なお、特許文献２には、これらのインダクタをスパイラルインダクタによって構成することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００７−５２０１６３号公報
【特許文献２】特開２００５−１９１２１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光通信システムにおいて使用される受光モジュールは、通常、フォトダイオード（例えばＰＩＮフォトダイオードやアバランシェフォトダイオード）及びトランスインピーダンスアンプによって構成される。近年、光通信システムには伝送速度の更なる高速化が求められており、トランスインピーダンスアンプにおいても、利得を維持しつつ周波数帯域を広帯域化することが求められている。一般的に、トランスインピーダンスアンプとしては、エミッタ接地増幅器と差動増幅器とを組み合わせた回路が用いられる。しかし、このような回路では、利得を維持しつつ周波数帯域を広帯域化することが次第に困難となってきている。
【０００５】
そこで、トランスインピーダンスアンプの広帯域化のため、トランスインピーダンスアンプに含まれる信号増幅回路を分布定数型とすることが考えられる。分布定数型の信号増幅回路は、並列に配置された複数の増幅器に少しずつ利得を与え、これらの増幅器によって増幅された信号を重畳して出力するので、各増幅器の利得は小さくて済み、周波数帯域の広帯域化が可能となる。しかしながら、分布定数型の回路構成では、各増幅器の入力側および出力側の双方に、増幅器の個数に応じたインダクタといった遅延要素を設ける必要がある。インダクタは、他の回路要素（トランジスタや抵抗等）と比較して格段に大きな面積を必要とするので、増幅器の個数に応じて多数のインダクタを基板上に形成すると、回路規模が極めて大きくなってしまい、信号増幅回路の大型化を招いてしまう。
【０００６】
本発明は、このような問題点に鑑みてなされたものであり、周波数帯域の広帯域化と回路の小型化とを両立することが可能な信号増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明による信号増幅回路は、差動信号を増幅する信号増幅回路であって、増幅前の差動信号を伝送する一対の入力側配線と、一対の第１のスパイラルインダクタをそれぞれ含んでおり、一方の第１のスパイラルインダクタ同士が一方の入力側配線において互いに直列に接続され、且つ他方の第１のスパイラルインダクタ同士が他方の入力側配線において互いに直列に接続されたＮ個（Ｎは３以上の整数）の第１のインダクタ対と、増幅後の差動信号を伝送する一対の出力側配線と、一対の第２のスパイラルインダクタをそれぞれ含んでおり、一方の第２のスパイラルインダクタ同士が一方の出力側配線において互いに直列に接続され、且つ他方の第２のスパイラルインダクタ同士が他方の出力側配線において互いに直列に接続されたＮ個の第２のインダクタ対と、一対の入力側配線と一対の出力側配線との間において互いに並列に接続され、差動信号を増幅する（Ｎ−１）個の差動増幅ユニットとを備え、（Ｎ−１）個の差動増幅ユニットの入力端それぞれが、Ｎ個の第１のインダクタ対同士の接続点それぞれに接続されており、（Ｎ−１）個の差動増幅ユニットの出力端それぞれが、Ｎ個の第２のインダクタ対同士の接続点それぞれに接続されており、第１のインダクタ対及び第２のインダクタ対のうち少なくとも一方が相互インダクタンスを有することを特徴とする。
【０００８】
この信号増幅回路は分布定数型の回路構成を備えており、更に、一対の入力側配線における第１のインダクタ対、及び一対の出力側配線における第２のインダクタ対のうち少なくとも一方が、相互インダクタンスを有している。インダクタ対が相互インダクタンスを有することによって、各インダクタを独立して配置する場合と比較して、インダクタンスをより大きくすることができる。言い換えれば、信号増幅回路において所望の周波数特性を実現する際に、基板上においてインダクタが占める面積をより小さくすることができる。したがって、この信号増幅回路によれば、分布定数型の回路構成による周波数帯域の広帯域化と、回路の小型化とを両立することが可能となる。
【０００９】
また、信号増幅回路では、一方の第１のスパイラルインダクタと他方の第１のスパイラルインダクタとの結合係数、及び一方の第２のスパイラルインダクタと他方の第２のスパイラルインダクタとの結合係数のうち少なくとも一方が０．１以上であることが好ましい。
【００１０】
また、信号増幅回路は、一方の第１のスパイラルインダクタの巻回方向と他方の第１のスパイラルインダクタの巻回方向とが互いに逆であり、一方の第１のスパイラルインダクタと他方の第１のスパイラルインダクタとが共通の巻回中心から遠ざかる方向に交互に並んでいることを特徴としてもよい。このような構成によって、十分な相互インダクタンスを有する第１のインダクタ対を好適に実現することができる。
【００１１】
また、信号増幅回路は、一方の第２のスパイラルインダクタの巻回方向と他方の第２のスパイラルインダクタの巻回方向とが互いに逆であり、一方の第２のスパイラルインダクタと他方の第２のスパイラルインダクタとが共通の巻回中心から遠ざかる方向に交互に並んでいることを特徴としてもよい。このような構成によって、十分な相互インダクタンスを有する第２のインダクタ対を好適に実現することができる。
【発明の効果】
【００１２】
本発明による信号増幅回路によれば、周波数帯域の広帯域化と回路の小型化とを両立することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の第１実施形態に係る信号増幅回路を備える光受信器の構成を示す図である。
【図２】図２は、信号増幅回路２０の構成を示す回路図である。
【図３】図３は、第１及び第２のインダクタ対の形状の一例を示す平面図である。
【図４】図４（ａ）は、一般的な増幅回路の構成を示している。図４（ｂ）は、一般的な増幅回路の周波数−利得特性を示している。
【図５】図５（ａ）は、分布定数型の増幅回路の構成を示している。図５（ｂ）は、分布定数型の増幅回路の周波数−利得特性を示している。
【図６】図６は、図４（ａ）に示された一般的な増幅回路の周波数特性、及び図５（ａ）に示された分布定数型の増幅回路の周波数特性を示すグラフである。
【図７】図７は、比較例として、入力側配線上のスパイラルインダクタ及び出力側配線上のスパイラルインダクタをそれぞれ独立して配置し、差動増幅ユニットを構成するバイポーラトランジスタをそれらの間に配置した様子を示す平面図である。
【図８】図８は、第１のインダクタ対と第２のインダクタ対との間に、差動増幅ユニットを構成するバイポーラトランジスタを配置した様子を示す平面図である。
【図９】図９は、第１及び第２のインダクタ対の相互インダクタンスの結合係数と、信号増幅回路の周波数特性との関係を示すグラフである。
【図１０】図１０（ａ）は、２本の直線状の配線が平行に配設されている形態を示す平面図である。図１０（ｂ）は、図１０（ａ）に示された配線間の距離と結合係数との関係を示すグラフである。
【図１１】図１１（ａ）は第１のインダクタ対（または第２のインダクタ対）を示しており、図１１（ｂ）は図１１（ａ）に示されたスパイラルインダクタの配線間距離と結合係数との関係を示すグラフである。
【図１２】図１２（ａ）は、比較例として、２つのスパイラルインダクタが横方向に並んで配置されている形態を示す平面図である。図１２（ｂ）は、図１２（ａ）に示されたスパイラルインダクタ間の距離と結合係数との関係を示すグラフである。
【図１３】図１３（ａ）は、別の比較例として、２つのスパイラルインダクタが縦方向に並んで配置されている形態を示す平面図である。図１３（ｂ）は、図１３（ａ）に示されたスパイラルインダクタ間の距離と結合係数との関係を示すグラフである。
【図１４】図１４は、第１及び第２のインダクタ対の変形例を示す平面図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しながら本発明による信号増幅回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
（第１の実施の形態）
図１は、本発明の第１実施形態に係る信号増幅回路を備える光受信器の構成を示す図である。図１に示される光受信器１Ａは、フォトダイオード８及びＴＩＡ１０を備える。フォトダイオード８のカソードは電源電位線８１に接続されており、電源電位線８１からバイアス電圧の供給を受ける。フォトダイオード８のアノードはＴＩＡ１０の入力端子１０ａに接続されている。フォトダイオード８は、入射した信号光Ｐの強度に応じた大きさの光電流Ｉｉｎを生成し、光電流ＩｉｎをＴＩＡ１０に提供する。信号光Ｐは、例えば１０Ｇｂｐｓ以上５０Ｇｂｐｓ以下といった極めて高速な信号成分を含む。
【００１６】
ＴＩＡ１０は、光電流Ｉｉｎに含まれる電流信号に基づく電圧信号である差動信号Ｓｉｎ２を出力する回路である。本実施形態のＴＩＡ１０は、電流電圧変換回路１２と、バッファ１６と、直流帰還回路１８と、信号増幅回路（出力バッファ）２０とを備える。
【００１７】
電流電圧変換回路１２は、光電流Ｉｉｎに含まれる電流信号を電圧信号に変換する回路であって、増幅器１２ａ及び帰還抵抗１２ｂを有する。増幅器１２ａの入力端は、ＴＩＡ１０の入力端子１０ａを介してフォトダイオード８のアノードに接続されている。また、帰還抵抗１２ｂは、増幅器１２ａの入力端と出力端との間に接続されている。増幅器１２ａの出力端には、光電流Ｉｉｎの大きさに応じて所定の利得でもって増幅された電圧信号Ｖｉｎが生成される。
【００１８】
バッファ１６は、増幅器１２ａの出力端に接続されており、増幅器１２ａから出力された電圧信号Ｖｉｎに基づいて、差動信号Ｓｉｎ１を生成する。バッファ１６は、信号入力端子１６ａ及び基準電圧入力端子１６ｂを有しており、信号入力端子１６ａには電流電圧変換回路１２から電圧信号Ｖｉｎが入力され、基準電圧入力端子１６ｂには直流帰還回路１８から直流帰還電圧Ｖｆが入力される。バッファ１６は、基準電圧入力端子１６ｂに入力される電圧Ｖｆを基準（オフセット）として、信号入力端子１６ａに入力される電圧Ｖｉｎを差動信号Ｓｉｎ１に変換する。
【００１９】
信号増幅回路（出力バッファ）２０は、差動信号Ｓｉｎ１を増幅することにより差動信号Ｓｉｎ２を生成する。差動信号Ｓｉｎ２は、例えばカップリングコンデンサ１４ａ，１４ｂ及びＴＩＡ１０の出力端子１０ｂを介してＴＩＡ１０の外部へ出力される。なお、信号増幅回路２０の具体的な構成については後に詳述する。
【００２０】
直流帰還回路１８は、バッファ１６のオフセット電圧を補償する為に設けられた回路であって、差動信号Ｓｉｎ２に基づいて直流帰還電圧Ｖｆを生成する。本実施形態の直流帰還回路１８は増幅器１８ａを有しており、増幅器１８ａの２つの入力端それぞれは、抵抗１８ｂ，１８ｃそれぞれを介して信号増幅回路２０の２つの出力端それぞれに接続されている。増幅器１８ａは、例えば差動信号Ｓｉｎ２を構成する一対の電圧信号の平均電圧を出力する。
【００２１】
図２は、信号増幅回路２０の構成を示す回路図である。この信号増幅回路２０は、いわゆる分布定数型の回路構成を備えており、増幅前の差動信号Ｓｉｎ１を伝送する一対の入力側配線２１ａ，２１ｂと、増幅後の差動信号Ｓｉｎ２を伝送する一対の出力側配線２２ａ，２２ｂとを備えている。
【００２２】
入力側配線２１ａ，２１ｂは、回路基板上において所定方向に延びている。入力側配線２１ａ，２１ｂの各一端は、一対の入力端２３ａ，２３ｂにそれぞれ接続されている。なお、一対の入力端２３ａ，２３ｂには、図１に示されたバッファ１６から差動信号Ｓｉｎ１が入力される。また、入力側配線２１ａ，２１ｂの各他端は、抵抗２４ａ，２４ｂをそれぞれ介して電源電位線Ｖｃｃに接続されている。
【００２３】
出力側配線２２ａ，２２ｂは、回路基板上において、入力側配線２１ａ，２１ｂに沿って上記所定方向に延びている。出力側配線２２ａ，２２ｂの各一端は、抵抗２５ａ，２５ｂをそれぞれ介して電源電位線Ｖｃｃに接続されている。また、出力側配線２２ａ，２２ｂの各他端は、一対の出力端２６ａ，２６ｂにそれぞれ接続されている。なお、一対の出力端２６ａ，２６ｂは、図１に示された出力端子１０ｂにそれぞれ接続されている。
【００２４】
また、信号増幅回路２０は、Ｎ個（Ｎは３以上の整数）の第１のインダクタ対２７と、Ｎ個の第２のインダクタ対２８とを更に備えている。なお、図２には、一例としてＮ＝４の場合が示されている。
【００２５】
Ｎ個の第１のインダクタ対２７は、一対のスパイラルインダクタ２７ａ，２７ｂ（第１のスパイラルインダクタ）をそれぞれ含んでいる。そして、一方のスパイラルインダクタ２７ａは一方の入力側配線２１ａ上に配置され、他方のスパイラルインダクタ２７ｂは他方の入力側配線２１ｂ上に配置されている。各第１のインダクタ対２７において、一対のスパイラルインダクタ２７ａ，２７ｂは十分な相互インダクタンスを有するように形成されている。Ｎ個の第１のインダクタ対２７のスパイラルインダクタ２７ａ同士は、入力側配線２１ａにおいて互いに直列に接続されている。同様に、Ｎ個の第１のインダクタ対２７のスパイラルインダクタ２７ｂ同士は、入力側配線２１ｂにおいて互いに直列に接続されている。
【００２６】
Ｎ個の第２のインダクタ対２８は、一対のスパイラルインダクタ２８ａ，２８ｂ（第２のスパイラルインダクタ）をそれぞれ含んでいる。そして、一方のスパイラルインダクタ２８ａは一方の出力側配線２２ａ上に配置され、他方のスパイラルインダクタ２８ｂは他方の出力側配線２２ｂ上に配置されている。各第２のインダクタ対２８において、一対のスパイラルインダクタ２８ａ，２８ｂは十分な相互インダクタンスを有するように形成されている。Ｎ個の第２のインダクタ対２８のスパイラルインダクタ２８ａ同士は、出力側配線２２ａにおいて互いに直列に接続されている。同様に、Ｎ個の第２のインダクタ対２８のスパイラルインダクタ２８ｂ同士は、出力側配線２２ｂにおいて互いに直列に接続されている。
【００２７】
また、信号増幅回路２０は、差動信号Ｓｉｎ１を増幅する（Ｎ−１）個の差動増幅ユニット２９を更に備えている。（Ｎ−１）個の差動増幅ユニット２９は、入力側配線２１ａ，２１ｂと出力側配線２２ａ，２２ｂとの間において互いに並列に接続されている。すなわち、各差動増幅ユニット２９は一対の入力端と一対の出力端とを有しており、一対の入力端それぞれは入力側配線２１ａ，２１ｂそれぞれに接続されており、一対の出力端それぞれは出力側配線２２ａ，２２ｂそれぞれに接続されている。
【００２８】
より具体的には、（Ｎ−１）個の差動増幅ユニット２９の入力端それぞれは、Ｎ個の第１のインダクタ対２７同士の接続点それぞれに接続されている。すなわち、第ｎ番目（ｎは１からＮ−１までの各整数）の差動増幅ユニット２９の一方の入力端は、第ｎ番目の第１のインダクタ対２７のスパイラルインダクタ２７ａと、第（ｎ＋１）番目の第１のインダクタ対２７のスパイラルインダクタ２７ａとの接続点Ｎ１に接続されている。また、第ｎ番目の差動増幅ユニット２９の他方の入力端は、第ｎ番目の第１のインダクタ対２７のスパイラルインダクタ２７ｂと、第（ｎ＋１）番目の第１のインダクタ対２７のスパイラルインダクタ２７ｂとの接続点Ｎ２に接続されている。
【００２９】
同様に、（Ｎ−１）個の差動増幅ユニット２９の出力端それぞれは、Ｎ個の第２のインダクタ対２８同士の接続点それぞれに接続されている。すなわち、第ｎ番目の差動増幅ユニット２９の一方の出力端は、第ｎ番目の第２のインダクタ対２８のスパイラルインダクタ２８ａと、第（ｎ＋１）番目の第２のインダクタ対２８のスパイラルインダクタ２８ａとの接続点Ｎ３に接続されている。また、第ｎ番目の差動増幅ユニット２９の他方の出力端は、第ｎ番目の第２のインダクタ対２８のスパイラルインダクタ２８ｂと、第（ｎ＋１）番目の第２のインダクタ対２８のスパイラルインダクタ２８ｂとの接続点Ｎ４に接続されている。
【００３０】
ここで、図３は、第１のインダクタ対２７及び第２のインダクタ対２８の形状の一例を示す平面図である。図３に示されるインダクタ対２７（２８）は、一対のスパイラルインダクタ２７ａ，２７ｂ（２８ａ，２８ｂ）を含んでいる。図中の矢印Ｉ１，Ｉ２それぞれは、スパイラルインダクタ２７ａ，２７ｂ（２８ａ，２８ｂ）それぞれにおいて電流が流れる方向を示している。なお、スパイラルインダクタ２７ａ，２７ｂ（２８ａ，２８ｂ）それぞれを通過する信号が差動信号（増幅前の差動信号Ｓｉｎ１若しくは増幅後の差動信号Ｓｉｎ２）であるため、インダクタ対２７（２８）の信号入力端および信号出力端では、スパイラルインダクタ２７ａ，２７ｂ（２８ａ，２８ｂ）を流れる電流Ｉ１，Ｉ２は互いに逆向きとなる。
【００３１】
本実施形態では、一方のスパイラルインダクタ２７ａ（２８ａ）と他方のスパイラルインダクタ２７ｂ（２８ｂ）とは、共通の巻回中心Ｃ１から遠ざかる方向に交互に並んでいる。換言すれば、スパイラルインダクタ２７ａ（２８ａ）の配線間に他方のスパイラルインダクタ２７ｂ（２８ｂ）の配線が配置されている。このため、スパイラルインダクタ２７ａ，２７ｂ（２８ａ，２８ｂ）は、十分な相互インダクタンスを有する。
【００３２】
また、一方のスパイラルインダクタ２７ａ（２８ａ）の巻回方向と、他方のスパイラルインダクタ２７ｂ（２８ｂ）の巻回方向とは、互いに逆となっている。すなわち、スパイラルインダクタ２７ａ（２８ａ）の内側からの巻回方向は図中の矢印Ａ１であり、スパイラルインダクタ２７ｂ（２８ｂ）の内側からの巻回方向は方向Ａ１とは逆の矢印Ａ２である。このため、互いに隣り合うスパイラルインダクタ２７ａ，２７ｂ（２８ａ，２８ｂ）の任意の配線部分において、電流Ｉ１，Ｉ２の向きが同じになる。したがって、電流Ｉ１，Ｉ２によって生じる磁力線の向きが同じとなるので、合成インダクタンスの符号は正となり、電流Ｉ１，Ｉ２に作用するインダクタンスが大きくなる。
【００３３】
以上説明したように、信号増幅回路２０は、分布定数型の構成を備えている。このような分布定数型の信号増幅回路によって得られる作用効果について説明する。図４は、一般的な増幅回路１００（例えば、エミッタ接地増幅器及び差動増幅器によって構成される）の構成（図４（ａ））、及びその周波数−利得特性（図４（ｂ））を示している。また、図５は、分布定数型の増幅回路２００の構成（図５（ａ））、及びその周波数−利得特性（図５（ｂ））を示している。
【００３４】
図４（ａ）に示される増幅回路１００において、或る信号源１０２から高周波の入力信号Ｓｉｎが入力されると、入力信号Ｓｉｎから出力信号Ｓｏｕｔへの増幅率（利得）と入力信号Ｓｉｎの信号周波数との関係は、例えば図４（ｂ）に示されるグラフＧ１１のようになる。すなわち、或る周波数以下では利得が一定であるが、或る周波数を超えると利得が次第に低下する。ここで、例えば図４（ｂ）の点Ａで示されるように、比較的高い周波数帯域において高い利得を得たい場合、この増幅回路１００では周波数帯域が不足し、所望の利得を得ることができない。
【００３５】
これに対し、図５（ａ）に示される分布定数型の増幅回路２００において、或る信号源１０２から高周波の入力信号Ｓｉｎが入力されると、入力信号Ｓｉｎから出力信号Ｓｏｕｔへの増幅率（利得）と入力信号Ｓｉｎの信号周波数との関係は、例えば図５（ｂ）に示されるグラフＧ２１のようになる。すなわち、分布定数型の増幅回路２００では、図５（ａ）に示されるように、複数の増幅器２０２において入力信号Ｓｉｎが個別に増幅されたのち、それらの増幅後の信号が重畳されて出力信号Ｓｏｕｔとなる。したがって、個々の増幅器２０２における利得は小さくても、入力信号Ｓｉｎから出力信号Ｓｏｕｔへの利得を大きくすることができる。これにより、例えば点Ａで示されるような比較的高い周波数帯域において高い利得を得たい場合であっても、周波数帯域が不足することなく、所望の利得を得ることができる。
【００３６】
ここで、一例として図５（ａ）に示された信号増幅回路２００の各増幅器２０２がバイポーラトランジスタによって構成された場合を考える。その場合、出力側配線上の各インダクタ２０４のインダクタンスをＬｏ、各増幅器２０２のバイポーラトランジスタのベース−コレクタ間容量をＣｂｃ、増幅器２０２の個数をｎとすると、出力インピーダンスＺｏ及びカットオフ周波数ｆｃはそれぞれ下の数式（１）、（２）によって示される。
【数１】
2013157806.tif 000003
【数２】
2013157806.tif 000004
ベース−コレクタ間容量Ｃｂｃを小さくするために増幅器２０２の数ｎを多くし、適切なインダクタンスＬｏを設定することによって出力の負荷抵抗と出力インピーダンスＺｏとを互いに近づけることにより、増幅回路の広帯域化を実現することができる。なお、信号増幅回路２００の入力インピーダンスは、上の数式（１）においてインダクタンスＬｏを入力側配線上の各インダクタ２０６のインダクタンスＬｉに置き換えて表される。
【００３７】
図６は、図４（ａ）に示された一般的な増幅回路１００の周波数特性（グラフＧ３１）、及び図５（ａ）に示された分布定数型の増幅回路２００の周波数特性（グラフＧ３２）を示すグラフである。なお、縦軸はトランスインピーダンス（単位：ｄＢΩ）を表しており、横軸は周波数（単位：ＧＨｚ）を表している。また、グラフＧ３２を算出する際には、各増幅器２０２をヘテロバイポーラトランジスタとし、インダクタンスＬｉ及びＬｏを全て２００ｐＨとし、ベース−エミッタ間容量Ｃｂｅを４１ｆＦとし、ベース−コレクタ間容量Ｃｂｃを２６ｆＦとした。図６に示されるように、分布定数型の増幅回路２００によれば、一般的な増幅回路１００と比較して周波数帯域を格段に広くすることができる。
【００３８】
続いて、本実施形態の第１のインダクタ対２７及び第２のインダクタ対２８の形状による作用効果について説明する。図７は、比較例として、入力側配線上のスパイラルインダクタ３０２ａ，３０２ｂ及び出力側配線上のスパイラルインダクタ３０４ａ，３０４ｂをそれぞれ独立して配置し、差動増幅ユニットを構成するバイポーラトランジスタ３０６，３０８をそれらの間に配置した様子を示す平面図である。独立した各スパイラルインダクタ３０２ａ，３０２ｂ，３０４ａ，及び３０４ｂにおいて、例えば配線幅を標準的なデザインルールに基づいて３μｍとした場合、スパイラルインダクタ１個当たり約４０μｍ×６０μｍの面積を要する。分布定数型の信号増幅回路では多数のスパイラルインダクタを設けるので、このような広い面積は、信号増幅回路の大型化を招いてしまう。
【００３９】
これに対し、図３（ａ）に示された第１のインダクタ対２７、及び図３（ｂ）に示された第２のインダクタ対２８では、前述したように、一方のスパイラルインダクタ２７ａ（２８ａ）と他方のスパイラルインダクタ２７ｂ（２８ｂ）とが、共通の巻回中心Ｃ１から遠ざかる方向に交互に並んでいる。このような配置によって、例えば配線幅を３μｍとした場合に、インダクタ２個当たり約５０μｍ×７０μｍの面積で済む。つまり、図７に示された単一のスパイラルインダクタ３０２ａ，３０２ｂ，３０４ａ，及び３０４ｂを並設した場合と比較して、必要面積をおよそ半分程度まで小さくすることができる。
【００４０】
図８は、本実施形態の第１のインダクタ対２７と第２のインダクタ対２８との間に、差動増幅ユニット２９を構成するバイポーラトランジスタ２９ａ，２９ｂを配置した様子を示す平面図である。図８に示されるように、本実施形態によれば、スパイラルインダクタ２７ａ，２７ｂ，２８ａ及び２８ｂの配線に必要な面積を小さくすることができる。したがって、信号増幅回路２０の小型化が可能となる。
【００４１】
また、このような本実施形態の第１のインダクタ対２７及び第２のインダクタ対２８の形状によれば、図７に示されたように単一のスパイラルインダクタ３０２ａ，３０２ｂ，３０４ａ，及び３０４ｂを並べて配置する場合と比較して、スパイラルインダクタ同士の結合度合いを高めることができる。例えば、図３（ａ）に示された第１のインダクタ対２７、及び図３（ｂ）に示された第２のインダクタ対２８において、例えば配線幅を３μｍとした場合、相互インダクタンスの結合係数ｋは０．３３となる。なお、結合係数ｋは、インダクタンスＬ１及びＬ２による相互インダクタンスＭを算出する際の係数であり、次の数式（３）によって表される。
【数３】
2013157806.tif 000005
【００４２】
図９は、第１のインダクタ対２７および第２のインダクタ対２８の相互インダクタンスの結合係数と、信号増幅回路２０の周波数特性との関係を示すグラフである。図９において、縦軸はトランスインピーダンス（単位：ｄＢΩ）を表しており、横軸は周波数（単位：ＧＨｚ）を表している。また、グラフＧ４１〜Ｇ４４は、結合係数がそれぞれ０、０．１、０．５、及び０．９である場合を示している。なお、図９の各グラフを算出する際には、各差動増幅ユニット２９をヘテロバイポーラトランジスタとし、第１のインダクタ対２７および第２のインダクタ対２８のインダクタンスを全て２００ｐＨとし、ベース−エミッタ間容量Ｃｂｅを４１ｆＦとし、ベース−コレクタ間容量Ｃｂｃを２６ｆＦとした。
【００４３】
図９に示されるように、信号増幅回路２０では、第１のインダクタ対２７および第２のインダクタ対２８の相互インダクタンスの結合係数が大きいほど、周波数帯域がより広くなる。すなわち、本実施形態では、スパイラルインダクタ２７ａ及び２７ｂが互いに結合し、また、スパイラルインダクタ２８ａ及び２８ｂが互いに結合しているので、これらのスパイラルインダクタが単独で存在する場合と比較して、これらのスパイラルインダクタ２７ａ，２７ｂ，２８ａ，及び２８ｂのインダクタンスを大きくすることができる。換言すれば、所望の周波数帯域特性を実現するために必要なスパイラルインダクタの面積を小さくすることができ、信号増幅回路２０の小型化に更に寄与することができる。
【００４４】
なお、第１のインダクタ対２７および第２のインダクタ対２８の結合係数ｋは、０．１以上であることが好ましい。また、本実施形態では第１のインダクタ対２７および第２のインダクタ対２８の双方が相互インダクタンスを有するが、第１のインダクタ対２７および第２のインダクタ対２８のうちいずれか一方のみが相互インダクタンスを有する場合であっても、信号増幅回路２０の小型化に寄与することができる。
【００４５】
結合係数は、例えばスパイラルインダクタの配線幅や配線間隔、或いは巻き数によって好適に調整される。以下、配線間の結合係数の調整方法について説明する。
【００４６】
図１０（ａ）は、２本の直線状の配線４０１及び４０２が平行に配設されている形態を示す平面図である。また、図１０（ｂ）は、配線４０１と配線４０２との距離Ｗ１と結合係数ｋとの関係を示すグラフである。図１０（ｂ）において、横軸は距離Ｗ１（単位：μｍ）を表しており、縦軸は結合係数ｋを表している。また、配線４０１及び４０２の自己インダクタンスは１００ｐＨとする。図１０（ｂ）に示されるように、配線４０１と配線４０２との距離Ｗ１が短くなるほど、これらの結合係数ｋが大きくなる。このように、２本の配線間の距離を調整することによって、結合係数ｋを任意の大きさに調整することができる。
【００４７】
図１１は、上記の考え方に基づく、第１のインダクタ対２７および第２のインダクタ対２８の結合係数ｋの調整方法を示す図である。図１１（ａ）は第１のインダクタ対２７（または第２のインダクタ対２８）を示しており、図１１（ｂ）は、図１１（ａ）に示されるスパイラルインダクタ２７ａとスパイラルインダクタ２７ｂとの配線間距離（若しくはスパイラルインダクタ２８ａとスパイラルインダクタ２８ｂとの配線間距離）Ｗ２と結合係数ｋとの関係を示すグラフである。図１１（ｂ）に示されるように、結合係数ｋは、０．２以上といった十分に大きな値となり、且つ、配線間距離Ｗ２が短くなるほど、結合係数ｋが大きくなる。このように、スパイラルインダクタ２７ａ及び２７ｂ（若しくはスパイラルインダクタ２８ａ及び２８ｂ）の配線間距離Ｗ２を調整することによって、第１のインダクタ対２７（または第２のインダクタ対２８）の結合係数ｋを任意の大きさに調整することができる。
【００４８】
なお、結合係数ｋは、スパイラルインダクタ２７ａ及び２７ｂ（若しくは２８ａ及び２８ｂ）の巻き数によっても調整することができる。すなわち、スパイラルインダクタ２７ａ及び２７ｂ（若しくは２８ａ及び２８ｂ）の巻き数が多いほど、結合係数ｋが大きくなり、これらのスパイラルインダクタの結合度合いを高めることができる。
【００４９】
図１２（ａ）は、比較例として、２つのスパイラルインダクタ４１１及び４１２が横方向に並んで配置されている形態を示す平面図である。また、図１２（ｂ）は、スパイラルインダクタ４１１とスパイラルインダクタ４１２との距離Ｗ３と結合係数ｋとの関係を示すグラフである。このように、スパイラルインダクタを単に横に並べた場合、図１２（ｂ）に示されるように、距離Ｗ３と結合係数ｋとの間には有意な相関が見られず、また、結合係数ｋの値自体も、約０．０１程度と極めて小さくなる。
【００５０】
また、図１３（ａ）は、別の比較例として、２つのスパイラルインダクタ４２１及び４２２が縦方向に並んで配置されている形態を示す平面図である。また、図１３（ｂ）は、スパイラルインダクタ４２１とスパイラルインダクタ４２２との距離Ｗ４と結合係数ｋとの関係を示すグラフである。このように、スパイラルインダクタを単に縦に並べた場合でも、図１３（ｂ）に示されるように、距離Ｗ４と結合係数ｋとの間には有意な相関が見られず、また、結合係数ｋの値自体も、約０．０２程度と極めて小さくなる。
【００５１】
本発明による信号増幅回路は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、第１及び第２のインダクタ対を構成するスパイラルインダクタの形状は、図３に示された形状に限らず、相互インダクタンスを有し得る様々な形状とすることができる。ここで、図１４は、第１及び第２のインダクタ対の変形例として、インダクタ対５０を示す平面図である。図１４に示されるように、インダクタ対５０を構成するスパイラルインダクタ５１及び５２は、略円形であってもよい。また、上記実施形態では第１及び第２のインダクタ対の双方が図３に示された形状を備えているが、第１及び第２のインダクタ対のうち一方のみが図３に示された形状を備えてもよい。
【符号の説明】
【００５２】
１Ａ…光受信器、８…フォトダイオード、１２…電流電圧変換回路、１６…バッファ、１８…直流帰還回路、２０…信号増幅回路、２１ａ，２１ｂ…入力側配線、２２ａ，２２ｂ…出力側配線、２７…第１のインダクタ対、２７ａ，２７ｂ…スパイラルインダクタ、２８…第２のインダクタ対、２８ａ，２８ｂ…スパイラルインダクタ、２９…差動増幅ユニット、２９ａ，２９ｂ…バイポーラトランジスタ、５０…インダクタ対、５１…スパイラルインダクタ、８１…電源電位線、Ｃ１…巻回中心、Ｎ１〜Ｎ４…接続点、Ｐ…信号光、Ｓｉｎ１，Ｓｉｎ２…差動信号、Ｖｆ…直流帰還電圧。
【図１】
2013157806.tif 000006
【図２】
2013157806.tif 000007
【図３】
2013157806.tif 000008
【図４】
2013157806.tif 000009
【図５】
2013157806.tif 000010
【図６】
2013157806.tif 000011
【図７】
2013157806.tif 000012
【図８】
2013157806.tif 000013
【図９】
2013157806.tif 000014
【図１０】
2013157806.tif 000015
【図１１】
2013157806.tif 000016
【図１２】
2013157806.tif 000017
【図１３】
2013157806.tif 000018
【図１４】
2013157806.tif 000019