(57)【要約】【課題】基板の面積を低減できかつスイッチング素子が損傷および破壊するのを抑制できる半導体装置を提供する。【解決手段】パワーモジュール２は、主基板３１と、主基板３１の両側に配置された、放熱兼電流経路形成用の正極側板状体３２および負極側板状体３３とを含んでいる。さらに、パワーモジュール２は、主基板３１と正極側板状体３２との間に主要部が配置され、ハイサイド回路を形成するためのハイサイド用アッセンブリ３４と、主基板３１と負極側板状体３３との間に主要部が配置され、ローサイド回路を形成するためのローサイド用アッセンブリ３５と、第１アッセンブリ３４、第２アッセンブリ３５および主基板３１の一部を封止するモールド樹脂３６とを含む。【選択図】図２
2013157346.tif 000002
【特許請求の範囲】
【請求項１】
両面に配線パターンを有する基板と、
前記基板の両側に前記基板と間隔をおいて配置された、放熱兼電流経路形成用の正極側板状体および負極側板状体と、
前記基板と前記正極側板状体との間に第１の導電部材を介して配置された複数のハイサイドのスイッチング素子と、
前記ハイサイドの各スイッチング素子に対して前記基板を介して対向する位置にそれぞれ配され、前記基板と前記負極側板状体との間に第２の導電部材を介して配置された複数のローサイドのスイッチング素子と、
前記基板と前記正極側板状体との間に介在し、前記基板に対して前記正極側板状体を支持する複数の第１のスペーサと、
前記基板と前記負極側板状体との間に設けられ、前記基板に対して前記負極側板状体を支持する複数の第２のスペーサとを含む、半導体装置。
【請求項２】
前記第１のスペーサおよび第２のスペーサが、前記スイッチング素子を構成する半導体に比べて、熱膨張率が高い材料で形成されている、請求項１に記載の半導体装置。
【請求項３】
前記正極側板状体および前記負極側板状体は、前記基板の表面と平行に配置された導電性放熱板をそれぞれ含んでおり、各導電性放熱板における前記基板と対向する面とは反対側の表面に熱伝導性を有する絶縁層が形成されており、前記絶縁層の外表面が露出している、請求項１または２に記載の半導体装置。
【請求項４】
前記各スイッチング素子に並列接続されたスナバ回路をさらに含む、請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１のスペーサおよび第２のスペーサが導電体からなり、
前記ハイサイドの各スイッチング素子に並列接続された前記スナバ回路は、前記基板上の配線パターン、所定の前記第１のスペーサ、前記正極側板状体に形成された電流経路および前記第１の導電部材を介して、対応するスイッチング素子に並列接続されており、
前記ローサイドの各スイッチング素子に並列接続された前記スナバ回路は、前記基板上の配線パターン、前記第２のスペーサ、前記負極側板状体に形成された電流経路および前記第２の導電部材を介して、対応するスイッチング素子に並列接続されている、請求項４に記載の半導体装置。
【請求項６】
前記ハイサイドの各スイッチング素子がｐチャネル型のスイッチング素子であり、前記ローサイドの各スイッチング素子がｎチャネル型のスイッチング素子である、請求項１〜５のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、三相インバータ回路、Ｈブリッジ回路等に用いられる半導体装置に関する。
【背景技術】
【０００２】
電動パワーステアリング装置では、電動モータは、例えばモータ駆動用のパワーモジュールを含むインバータ回路によって駆動される。モータ駆動用のパワーモジュールは、一方の表面に配線パターンを有する基板と、基板の前記一方の表面に搭載されたスイッチング素子等の電子部品とを備えている。基板の他方の表面には、放熱用のヒートシンクが取り付けられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−５０５４５２号公報
【特許文献２】特開２００３−１６８７７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述したようなパワーモジュールにおいて、基板の面積を削減するには、電子部品の小型化、削減化が必要となるが、電動モータの出力は増大する傾向にあるため、電子部品の小型化、削減化は困難である。
この発明の目的は、基板の面積を低減できかつスイッチング素子が損傷および破壊するのを防止できる半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
請求項１記載の発明は、両面に配線パターンを有する基板（３１）と、前記基板の両側に前記基板と間隔をおいて配置された、放熱兼電流経路形成用の正極側板状体（３２）および負極側板状体（３３）と、前記基板と前記正極側板状体との間に第１の導電部材（５１〜５３）を介して配置された複数のハイサイドのスイッチング素子（１１，１３，１５）と、前記ハイサイドの各スイッチング素子に対して前記基板を介して対向する位置にそれぞれ配され、前記基板と前記負極側板状体との間に第２の導電部材（１１１〜１１３）を介して配置された複数のローサイドのスイッチング素子（１２，１４，１６）と、前記基板と前記正極側板状体との間に介在し、前記基板に対して前記正極側板状体を支持する複数の第１のスペーサ（６１〜６７）と、前記基板と前記負極側板状体との間に設けられ、前記基板に対して前記負極側板状体を支持する複数の第２のスペーサ（１２１〜１２４）とを含む、半導体装置（２）である。なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表すが、むろん、この発明の範囲は当該実施形態に限定されない。以下、この項において同じ。
【０００６】
この発明では、基板の一方の表面と正極側板状体との間にハイサイドのスイッチング素子が配置され、基板の他方の表面と負極側板状体との間にローサイドのスイッチング素子が配置されているので、ハイサイドのスイッチング素子およびローサイドのスイッチング素子を基板の同一表面に配置する場合に比べて、基板の面積を低減させることができる。
また、この発明では、正極側板状体に基板側に向かう方向の圧力（外力）が加えられたとしても、基板と正極側板状体との間に設けられた第１のスペーサによってその圧力を受け止めることができる。これにより、基板と正極側板状体との間に配置されたハイサイドのスイッチング素子にかかる圧力を軽減できるため、ハイサイドのスイッチング素子の損傷および破壊を防止できる。同様に、この発明では、負極側板状体に基板側に向かう方向の圧力が加えられたとしても、基板と負極側板状体との間に設けられた第２のスペーサによってその圧力を受け止めることができる。これにより、基板と負極側板状体との間に配置されたローサイドのスイッチング素子にかかる外力を軽減できるため、ローサイドのスイッチング素子の損傷および破壊を防止できる。
【０００７】
請求項２記載の発明は、前記第１のスペーサおよび第２のスペーサが、前記スイッチング素子を構成する半導体に比べて、熱膨張率が高い材料で形成されている、請求項１に記載の半導体装置である。この構成では、正極側板状体または負極側板状体に基板側に向かう方向の圧力が加えられた場合には、温度環境にかかわらず、その圧力をスペーサで受け止めることができる。これにより、温度環境にかかわらず、スイッチング素子にかかる圧力を軽減でき、スイッチング素子の損傷および破壊を防止できる。
【０００８】
請求項３記載の発明は、前記正極側板状体および前記負極側板状体は、前記基板の表面と平行に配置された導電性放熱板（３２ｂ，３３ａ）をそれぞれ含んでおり、各導電性放熱板における前記基板と対向する面とは反対側の表面（外表面）に熱伝導性を有する絶縁層（３２ｃ，３３ｂ）が形成されており、前記絶縁層の外表面が露出している、請求項１または２に記載の半導体装置である。この構成では、各導電性放熱板の外表面に形成されている絶縁層の露出面にヒートシンクを直接、圧接または接合することが可能となるので、正極側板状体および負極側板状体へのヒートシンクの取り付けが容易となる。
【０００９】
請求項４記載の発明は、前記各スイッチング素子に並列接続されたスナバ回路（２１〜２６）をさらに含む、請求項１〜３のいずれか一項に記載の半導体装置である。この構成では、スイッチング素子のターンオフ時に当該スイッチング素子に印加されるサージ電圧を抑制できるとともに、スイッチング素子のターンオフ時に発生するリンギングを抑制することができる。
【００１０】
請求項５記載の発明は、前記第１のスペーサおよび第２のスペーサが導電体からなり、  前記ハイサイドの各スイッチング素子に並列接続された前記スナバ回路は、前記基板上の配線パターン（７１，７２，７３）、所定の前記第１のスペーサ（６２，６４，６６）、前記正極側板状体に形成された電流経路（４１〜４３，４７〜４９）および前記第１の導電部材（５１，５２，５３）を介して、対応するスイッチング素子に並列接続されており、前記ローサイドの各スイッチング素子に並列接続された前記スナバ回路は、前記基板上の配線パターン（９１〜９３，１０１〜１０３）、所定の前記第２のスペーサ（１２１〜１２３）、前記負極側板状体に形成された電流経路（３３ａ）および前記第２の導電部材（１１１〜１１３）を介して、対応するスイッチング素子に並列接続されている、請求項４に記載の半導体装置である。
【００１１】
この構成では、スナバ回路を対応するスイッチング素子に接続するための配線経路長を短くすることができので、その配線経路の抵抗およびインダクタンスを低減することができる。これにより、スナバ回路によるサージ電圧抑制効果およびリンギング抑制効果を向上させることができる。
請求項６記載の発明は、前記ハイサイドの各スイッチング素子がｐチャネル型のスイッチング素子であり、前記ローサイドの各スイッチング素子がｎチャネル型のスイッチング素子である、請求項１〜５のいずれか一項に記載の半導体装置である。
【００１２】
ハイサイドのスイッチング素子におけるローサイドのスイッチング素子に接続される電極が、基板の一方の表面上の配線パターンに接続され、ローサイドのスイッチング素子におけるハイサイドのスイッチング素子に接続される電極が基板の他方の表面上の配線パターンに接続されるものとする。
スイッチング素子として縦型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）を用い、ハイサイドのスイッチング素子およびローサイドのスイッチング素子をｎチャネル型のスイッチング素子で構成した場合を想定する。この場合には、ハイサイドのスイッチング素子の電極のうち、基板の一方の表面上の配線パターンに接続される電極は、スイッチング素子がＭＯＳＦＥＴの場合にはソース電極となり、スイッチング素子がＩＧＢＴの場合にはエミッタ電極となる。一方、ローサイドのスイッチング素子の電極のうち、基板の他方の表面上の配線パターンに接続される電極は、スイッチング素子がＭＯＳＦＥＴの場合にはドレイン電極となり、スイッチング素子がＩＧＢＴの場合にはコレクタ電極となる。
【００１３】
ＭＯＳＦＥＴでは、ドレイン電極が形成されている表面の反対側の表面にソース電極とゲート電極が形成されている。ＩＧＢＴでは、コレクタ電極が形成されている表面と反対側の表面にエミッタ電極とゲート電極とが形成されている。
ローサイドのスイッチング素子に関しては、スイッチング素子のドレイン電極（またはコレクタ電極）を、基板表面上の配線パターンに接合することができるため、これらのスイッチング素子におけるドレイン電極（またはコレクタ電極）側の表面とは反対側の表面に形成されているゲート電極を、基板表面上の配線パターンにワイヤボンディングすることができる。
【００１４】
一方、ハイサイドのスイッチング素子に関しては、ｎチャネル型の場合、スイッチング素子のソース電極（またはエミッタ電極）を基板表面上の配線パターンに接続する必要があるので、スイッチング素子のドレイン電極（またはコレクタ電極）を正極側板状体側に接合することになる。この場合、正極側板状体側に接合されたスイッチング素子のゲート電極面と基板の表面との間に間隔を設けたとしても、ゲート電極面と基板表面とは対向しているため、ワイヤボンディングによって、ゲート電極を基板表面上の配線パターンに接続することは困難である。そこで、正極側板状体側にスイッチング素子のドレイン電極、ゲート電極等を接続するための配線パターンを形成し、スイッチング素子のゲート電極をワイヤボンディングによって正極側板状体側に形成された配線パターンに接続することになる。つまり、この場合には、基板の両面の他に、正極側板状体にも配線パターンを形成する必要がある。
【００１５】
これに対して、ハイサイドの各スイッチング素子をｐチャネル型のスイッチング素子で構成し、ローサイドの各スイッチング素子をｎチャネル型のスイッチング素子で構成した場合には、ハイサイドのスイッチング素子のドレイン電極（またはコレクタ電極）を基板表面上の配線パターンに接合することができるようになる。このため、ハイサイドのスイッチング素子のゲート電極を、ワイヤボンディングによって、基板表面上の配線パターンに接続することができるようになる。この結果、正極側板状体に配線パターンを形成する必要がなくなるため、正極側板状体の構成が簡単となる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の一実施形態に係るパワーモジュールが適用された三相インバータ回路を示す電気回路図である。
【図２】図２は、図１のパワーモジュールの外観を示す図解的な分解斜視図である。
【図３】図３は、主としてパワーモジュールの主基板の裏面側の配線パターンを示す図解的な分解斜視図である。
【図４】図４は、図２のIV−IV線に沿う図解的な断面図である。
【図５】図５は、図２のV−V線に沿う図解的な断面図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、この発明を、三相インバータ回路を実現するためのパワーモジュールに適用した場合の実施形態について説明する。
図１は、本発明の一実施形態に係るパワーモジュールが適用された三相インバータ回路を示す電気回路図である。
この三相インバータ回路１は、三相ブラシレスモータ８（以下、「電動モータ」という）を駆動するための回路である。電動モータ８は、Ｕ相界磁コイル８ＵとＶ相界磁コイル８ＶとＷ相界磁コイル８Ｗを有するステータと、永久磁石が固定されたロータとを備えている。
【００１８】
三相インバータ回路１は、パワーモジュール（半導体装置）２を含んでいる。パワーモジュール２は、正極側電源端子（Ｐ端子）７７と、負極側電源端子（Ｎ端子）９７と、Ｕ相用出力端子（Ｕ＿ＯＵＴ端子）７１，９１と、Ｖ相用出力端子（Ｖ＿ＯＵＴ端子）７２，９２と、Ｗ相用出力端子（Ｗ＿ＯＵＴ端子）７３，９３と、６つのゲート端子７４〜７６，９４〜９６とを備えている。図１では、各出力端子（７１，９１），（７２，９２），（７３，９３）は、それぞれ１個のみ図示されているが、実際には、２個ずつ設けられている。
【００１９】
パワーモジュール２の正極側電源端子７７は、外部配線を介して電源６（直流電源）の正極端子に接続されている。パワーモジュール２の負極側電源端子９７は、外部配線を介して電源６の負極端子に接続されている。
電源６には、平滑用コンデンサ７が並列接続されている。パワーモジュール２の出力端子（７１，９１），（７２，９２），（７３，９３）は、それぞれ外部配線を介して電動モータ８のＵ相界磁巻線８Ｕ、Ｖ相界磁巻線８ＶおよびＷ相界磁巻線８Ｗに接続されている。パワーモジュール２の各ゲート端子７４〜７６，９４〜９６には、図示しない制御ユニットが接続される。なお、パワーモジュール２の各ゲート端子７４〜７６，９４〜９６には、制御ユニットによって、それぞれ図示しないゲート抵抗を介してゲート駆動信号が供給される。
【００２０】
パワーモジュール２は、Ｕ相用のハイサイドの第１のＭＯＳＦＥＴ１１と、それに直列に接続されたＵ相用のローサイドの第２のＭＯＳＦＥＴ１２と、Ｖ相用のハイサイドの第３のＭＯＳＦＥＴ１３と、それに直列に接続されたＶ相用のローサイドの第４のＭＯＳＦＥＴ１４と、Ｗ相用のハイサイドの第５のＭＯＳＦＥＴ１５と、それに直列に接続されたＷ相用のローサイドの第６のＭＯＳＦＥＴ１６とを含む。この実施形態では、各ＭＯＳＦＥＴ１１〜１６は、ｎチャネル型のＭＯＳＦＥＴである。
【００２１】
各ＭＯＳＦＥＴ１１〜１６は、第１のＰＮ接合ダイオード（ボディダイオード）１１ａ、第２のＰＮ接合ダイオード１２ａ、第３のＰＮ接合ダイオード１３ａ、第４のＰＮ接合ダイオード１４ａ、第５のＰＮ接合ダイオード１５ａおよび第６のＰＮ接合ダイオード１６ａをそれぞれ内蔵している。各ＰＮ接合ダイオード１１ａ〜１６ａのアノードは対応するＭＯＳＦＥＴ１１〜１６のソースに電気的に接続され、そのカソードは対応するＭＯＳＦＥＴ１１〜１６のドレインに電気的に接続されている。また、各ＭＯＳＦＥＴ１１〜１６には、それぞれスナバ用コンデンサ（スナバ回路）２１〜２６が並列接続されている。
【００２２】
第１、第３および第５のＭＯＳＦＥＴ１１，１３，１５のドレインは、パワーモジュール２の正極側電源端子７７に接続されている。第１のＭＯＳＦＥＴ１１のソースは、第２のＭＯＳＦＥＴ１２のドレインに接続されているとともにパワーモジュール２のＵ相用出力端子７１に接続されている。第３のＭＯＳＦＥＴ１３のソースは、第４のＭＯＳＦＥＴ１４のドレインに接続されているとともにパワーモジュール２のＶ相用出力端子７２に接続されている。第５のＭＯＳＦＥＴ１５のソースは、第６のＭＯＳＦＥＴ１６のドレインに接続されているとともにパワーモジュール２のＷ相用出力端子７３に接続されている。第１、第３および第５のＭＯＳＦＥＴ１１，１３，１５のゲートは、パワーモジュール２のゲート端子７４，７５，７６にそれぞれ接続されている。
【００２３】
第２のＭＯＳＦＥＴ１２のドレインは、パワーモジュール２のＵ相用出力端子９１に接続されている。第４のＭＯＳＦＥＴ１４のドレインは、パワーモジュール２のＶ相用出力端子９２に接続されている。第６のＭＯＳＦＥＴ１６のドレインは、パワーモジュール２のＷ相用出力端子９３に接続されている。第２、第４および第６のＭＯＳＦＥＴ１２，１４，１６のソースは、パワーモジュール２の負極側電源端子９７に接続されている。第２、第４および第６のＭＯＳＦＥＴ１２，１４，１６のゲートは、パワーモジュール２のゲート端子９４，９５，９６にそれぞれ接続されている。
【００２４】
図２は、図１のパワーモジュール２の外観を示す図解的な分解斜視図である。図３は、主としてパワーモジュール２の主基板の裏面側の配線パターンを示す図解的な分解斜視図である。図４は、図２のIV−IV線に沿う図解的な断面図である。図５は、図２のV−V線に沿う図解的な断面図である。
パワーモジュール２は、絶縁性基板（以下、「主基板」という）３１と、主基板３１の両側に配置された、放熱兼電流経路形成用の正極側板状体３２および負極側板状体３３とを含んでいる。さらに、パワーモジュール２は、主基板３１と正極側板状体３２との間に主要部が配置され、ハイサイド回路を形成するためのハイサイド用アッセンブリ３４と、主基板３１と負極側板状体３３との間に主要部が配置され、ローサイド回路を形成するためのローサイド用アッセンブリ３５と、ハイサイド用アッセンブリ３４、ローサイド用アッセンブリ３５および主基板３１の大部分を封止するモールド樹脂３６（図４，図５参照）とを含む。図２および図３においては、モールド樹脂３６は省略されている。
【００２５】
主基板３１は、平面視において正方形状である。主基板３１は、例えばガラスエポキシ樹脂からなり、その両面および内部に配線パターン（モジュール２の内部配線）を有している。主基板３１は、４つの側面３１ａ〜３１ｄと２つの表面を有している。図２において、「前」とは対向する２つの側面３１ａ，３１ｂのうちの一方の側面３１ａ側を、「後」とは他方の側面３１ｂ側を、「左」とは対向する２つの側面３１ｃ，３１ｄのうちの一方の側面３１ｃ側を、「右」とは他方の側面３１ｄ側を、それぞれいうものとする。
【００２６】
また、側面３１ａを「前側側面」、側面３１ｂを「後側側面」、側面３１ｃを「左側側面」、側面３１ｄを「右側側面」ということにする。また、主基板３１の２つの表面のうち、図２において上向きの表面を「表面」といい、下向きの表面を「裏面」ということにする。
正極側板状体３２は、主基板３１の裏面側に、主基板３１に対して対向配置されている。正極側板状体３２は、平面視において前後方向に長い矩形状である。正極側板状体３２の前後方向長さは主基板３１の前後方向長さとほぼ等しく、その左右方向長さは主基板３１の左右方向長さの略半分の長さである。正極側板状体３２は、主基板３１の裏面における左側側面３１ｃ側のほぼ半部分に対向して配置されている。正極側板状体３２は、絶縁性基板３２ａと、絶縁性基板３２ａの裏面（主基板３１に対向する表面とは反対側の表面）に形成された導電性放熱板３２ｂと、導電性放熱板３２ｂの外表面（絶縁性基板３２ａ側とは反対側の表面）に形成された絶縁層３２ｃとから構成されている。絶縁層３２ｃの外表面は、モールド樹脂３６によって覆われておらず、露出している。導電性放熱板３２ｂは例えば銅板からなる。絶縁性基板３２ａは、例えばガラスエポキシ樹脂からなる。絶縁層３２ｃは、例えばＡｌＮ、ＳｉＯ２、Ａｌ２Ｏ３（アルミナ）等の熱伝導率が高い絶縁性材料からなる。
【００２７】
負極側板状体３３は、主基板３１の表面側に、主基板３１に対して対向配置されている。負極側板状体３３は、平面視において前後方向に長い矩形状である。負極側板状体３３の前後方向長さは主基板３１の前後方向長さとほぼ等しく、その左右方向長さは主基板３１の左右方向長さの略半分の長さである。負極側板状体３３は、主基板３１の表面における左側側面３１ｃ側のほぼ半部分に対向して配置されている。負極側板状体３３は、導電性放熱板３３ａと、導電性放熱板３３ａの外表面（主基板３１に対向する表面とは反対側の表面）に形成された絶縁層３３ｂとから構成されている。絶縁層３３ｂの外表面は、モールド樹脂３６によって覆われておらず、露出している。導電性放熱板３３ａは例えば銅板からなる。絶縁層３３ｂは、例えばＡｌＮ、ＳｉＯ２、Ａｌ２Ｏ３（アルミナ）等の熱伝導率が高い絶縁性材料からなる。
【００２８】
ハイサイド用アッセンブリ３４は、正極側板状体３２の絶縁性基板３２ａの表面（主基板３１に対向する表面）に形成された第１アッセンブリ３４Ａと、主基板３１の裏面に形成された第２アッセンブリ３４Ｂとを含む。
第１アッセンブリ３４Ａは、絶縁性基板３２ａの表面に形成された複数のランド４１〜５０と、第１、第３および第５のＭＯＳＦＥＴ１１，１３，１５と、スナバ用コンデンサ（スナバ回路）２１，２３，２５と、複数の導電部材５１〜５３と、複数の導電性スペーサ６１〜６７とを含む。
【００２９】
複数のランド４１〜５０は、Ｕ相用ドレイン・ランド４１、Ｖ相用ドレイン・ランド４２、Ｗ相用ドレイン・ランド４３、Ｕ相用ゲート・ランド４４、Ｖ相用ゲート・ランド４５、Ｗ相用ゲート・ランド４６、Ｕ相用スナバ・ランド４７、Ｖ相用スナバ・ランド４８、Ｗ相用スナバ・ランド４９および電源接続用ランド５０を含んでいる。これらのランド４１〜５０は、銅またはアルミニウムの板状体からなる。
【００３０】
ドレイン・ランド４１，４２，４３および電源接続用ランド５０は、平面視において絶縁性基板３２ａの４辺とほぼ平行な４辺を有する略正方形であり、絶縁性基板３２ａ上の幅中央部に前後方向に並んで配置されている。Ｕ相用ドレイン・ランド４１は、絶縁性基板３２ａの幅中央前端寄りに配置されている。電源接続用ランド５０は、絶縁性基板３２ａの幅中央後端寄りに位置している。Ｖ相用ドレイン・ランド４２は、Ｕ相用ドレイン・ランド４１に対して電源接続用ランド５０側において、Ｕ相用ドレイン・ランド４１に隣接して配置されている。Ｗ相用ドレイン・ランド４３は、Ｖ相用ドレイン・ランド４２と電源接続用ランド５０との間に配置されている。
【００３１】
ゲート・ランド４４，４５，４６は、平面視において前後方向に長い矩形状であり、絶縁性基板３２ａ上の左側部に前後方向に並んで配置されている。Ｕ相用ゲート・ランド４４は、絶縁性基板３２ａ表面の左側縁とＵ相用ドレイン・ランド４１との間に配置されている。Ｖ相用ゲート・ランド４５は、絶縁性基板３２ａの表面の左側縁とＶ相用ドレイン・ランド４２との間に配置されている。Ｗ相用ゲート・ランド４６は、絶縁性基板３２ａの表面の左側縁とＷ相用ドレイン・ランド４３との間に配置されている。
【００３２】
スナバ・ランド４７，４８，４９は、平面視において左右方向に若干長い矩形状であり、絶縁性基板３２ａ上の右側部に前後方向に並んで配置されている。Ｕ相用スナバ・ランド４７は、絶縁性基板３２ａ表面の右側縁とＵ相用ドレイン・ランド４１との間に配置されている。Ｖ相用スナバ・ランド４８は、絶縁性基板３２ａの表面の右側縁とＶ相用ドレイン・ランド４２との間に配置されている。Ｗ相用スナバ・ランド４９は、絶縁性基板３２ａの表面の右側縁とＷ相用ドレイン・ランド４３との間に配置されている。
【００３３】
Ｕ相用ドレイン・ランド４１の表面には、第１のＭＯＳＦＥＴ１１のドレイン電極が接合されている。第１のＭＯＳＦＥＴ１１は、Ｕ相用ドレイン・ランド４１に接合されている面とは反対側の表面にソース電極とゲート電極を有している。第１のＭＯＳＦＥＴ１１のソース電極には、ブロック状（直方体形状）の導電部材５１が接合されている。第１のＭＯＳＦＥＴ１１のゲート電極は、ボンディングワイヤ５４によって、Ｕ相用ゲート・ランド４４に電気的に接続されている。Ｕ相用ゲート・ランド４４には、ブロック状（直方体形状）の導電性スペーサ６１が接合されている。
【００３４】
第１のＭＯＳＦＥＴ１１に対応するスナバ用コンデンサ２１は、Ｕ相用ドレイン・ランド４１とＵ相用スナバ・ランド４７とに跨った状態で、絶縁基板３２ａ上に配置されている。スナバ用コンデンサ２１の一方の電極はＵ相用ドレイン・ランド４１に接合され、他方の電極はＵ相用スナバ・ランド４７に接合されている。Ｕ相用スナバ・ランド４７には、ブロック状（直方体形状）の導電性スペーサ６２が接合されている。
【００３５】
Ｖ相用ドレイン・ランド４２の表面には、第３のＭＯＳＦＥＴ１３のドレイン電極が接合されている。第３のＭＯＳＦＥＴ１３は、Ｖ相用ドレイン・ランド４２に接合されている面とは反対側の表面にソース電極とゲート電極を有している。第３のＭＯＳＦＥＴ１３のソース電極には、ブロック状（直方体形状）の導電部材５２が接合されている。第３のＭＯＳＦＥＴ１３のゲート電極は、ボンディングワイヤ５５によって、Ｖ相用ゲート・ランド４５に電気的に接続されている。Ｖ相用ゲート・ランド４５には、ブロック状（直方体形状）の導電性スペーサ６３が接合されている。
【００３６】
第３のＭＯＳＦＥＴ１３に対応するスナバ用コンデンサ２３は、Ｖ相用ドレイン・ランド４２とＶ相用スナバ・ランド４８とに跨った状態で、絶縁基板３２ａ上に配置されている。スナバ用コンデンサ２３の一方の電極はＶ相用ドレイン・ランド４２に接合され、他方の電極はＶ相用スナバ・ランド４８に接合されている。Ｖ相用スナバ・ランド４８には、ブロック状（直方体形状）の導電性スペーサ６４が接合されている。
【００３７】
Ｗ相用ドレイン・ランド４３の表面には、第５のＭＯＳＦＥＴ１５のドレイン電極が接合されている。第５のＭＯＳＦＥＴ１５は、Ｗ相用ドレイン・ランド４３に接合されている面とは反対側の表面にソース電極とゲート電極を有している。第５のＭＯＳＦＥＴ１５のソース電極には、ブロック状（直方体形状）の導電部材５３が接合されている。第５のＭＯＳＦＥＴ１５のゲート電極は、ボンディングワイヤ５６によって、Ｗ相用ゲート・ランド４６に電気的に接続されている。Ｗ相用ゲート・ランド４６には、ブロック状（直方体形状）の導電性スペーサ６５が接合されている。
【００３８】
第５のＭＯＳＦＥＴ１５に対応するスナバ用コンデンサ２５は、Ｗ相用ドレイン・ランド４３とＷ相用スナバ・ランド４９とに跨った状態で、絶縁基板３２ａ上に配置されている。スナバ用コンデンサ２５の一方の電極はＷ相用ドレイン・ランド４３に接合され、他方の電極はＷ相用スナバ・ランド４９に接合されている。Ｗ相用スナバ・ランド４９には、ブロック状（直方体形状）の導電性スペーサ６６が接合されている。電源接続用ランド５０の表面には、ブロック状（直方体形状）の導電性スペーサ６７が接合されている。
【００３９】
導電性スペーサ６１〜６７は、主基板３１に対して正極側板状体３２を支持する機能とともに配線部材としての機能を備えている。導電部材５１〜５３は、配線部材としての機能を備えている。導電性スペーサ６１〜６７および導電部材５１〜５３は、熱膨張率がＭＯＳＦＥＴ１１〜１６よりも高い金属、例えば銅で作られている。導電性スペーサ６１〜６６および導電部材５１〜５３の高さは、主基板３１に対向しているそれらの表面が、絶縁基板３２ａの表面と平行な同一平面内においてほぼ面一となるように、設計されている。
【００４０】
Ｕ相用ドレイン・ランド４１は、絶縁性基板３２ａの内部を貫通するビア６８（図４参照）によって、導電性放熱板３２ｂに電気的に接続されている。同様に、Ｖ相用ドレイン・ランド４２、Ｗ相用ドレイン・ランド４３および電源接続用ランド５０は、それぞれ絶縁性基板３２ａの内部を貫通するビア（図示略）によって、導電性放熱板３２ｂに電気的に接続されている。これらのビアは、例えば、銅からなる。つまり、Ｕ相用ドレイン・ランド４１、Ｖ相用ドレイン・ランド４２およびＷ相用ドレイン・ランド４３は、それに対応するビア、導電性放熱板３２ｂおよび電源接続用ランド５０に対応するビアを介して、電源接続用ランド５０に接続されている。
【００４１】
第２アッセンブリ３４Ｂは、図３に示すように、主基板３１の裏面に形成された複数の端子７１〜７７と、複数のランド７８〜８０を含んでいる。複数の端子７１〜７７は、Ｕ相用出力端子７１、Ｖ相用出力端子７２、Ｗ相用出力端子７３、Ｕ相用ゲート端子７４、Ｖ相用ゲート端子７５、Ｗ相用ゲート端子７６および正極側電源端子７７を含んでいる。図４に示すように、主基板３１の右側端部はモールド樹脂３６から突出しているので、複数の端子７１〜７７の右側端部の表面（下面）は露出している。複数のランド７８〜８０は、Ｕ相用ゲート・ランド７８、Ｖ相用ゲート・ランド７９およびＷ相用ゲート・ランド８０を含んでいる。これらの端子７１〜７７およびランド７８〜８０は、銅またはアルミニウムの板状体からなる。
【００４２】
Ｕ相用出力端子７１、Ｖ相用出力端子７２、Ｗ相用出力端子７３および正極側電源端子７７は、背面視において、左右方向に細長い略矩形であり、主基板３１の裏面に前後方向に並んで配置されている。Ｕ相用出力端子７１は、主基板３１の裏面における前側側面３１ａ寄りに配置されている。正極側電源端子７７は、主基板３１の裏面における後側側面３１ｂ寄りに配置されている。Ｖ相用出力端子７２は、Ｕ相用出力端子７１に対して正極側電源端子７７側において、Ｕ相用出力端子７１に隣接して配置されている。Ｗ相用出力端子７３は、Ｖ相用出力端子７２と正極側電源端子７７との間に配置されている。
【００４３】
Ｕ相用出力端子７１は、背面視において、そのほぼ右半分の後側部分に、後方に向かって開口しかつ右端まで延びた左右方向に細長い矩形状の切除部７１ｃを有している。Ｕ相用出力端子７１は、左側の幅広のソース・ランド部７１ａと、それより右側の幅狭の端子部７１ｂとから構成されている。Ｖ相用出力端子７２は、背面視において、そのほぼ右半分の後側部分に、後方に向かって開口しかつ右端まで延びた左右方向に細長い矩形状の切除部７２ｃを有している。Ｖ相用出力端子７２は、左側の幅広のソース・ランド部７２ａと、それより右側の幅狭の端子部７２ｂとから構成されている。Ｗ相用出力端子７３は、背面視において、そのほぼ右半分の後側部分に、後方に向かって開口しかつ右端まで延びた左右方向に細長い矩形状の切除部７３ｃを有している。Ｗ相用出力端子７３は、左側の幅広のソース・ランド部７３ａと、それより右側の幅狭の端子部７３ｂとから構成されている。
【００４４】
Ｕ相用ゲート端子７４は、背面視において、左右方向に細長い矩形状であり、Ｕ相用出力端子７１の切除部７１ｃ内に配置されている。Ｖ相用ゲート端子７５は、背面視において、左右方向に細長い矩形状であり、Ｖ相用出力端子７２の切除部７２ｃ内に配置されている。Ｗ相用ゲート端子７６は、背面視において、左右方向に細長い矩形状であり、Ｗ相用出力端子７３の切除部７３ｃ内に配置されている。
【００４５】
Ｕ相用ゲート・ランド７８は、背面視において、略正方形であり、主基板３１の裏面の左側縁とＵ相用出力端子７１との間に配置されている。Ｖ相用ゲート・ランド７９は、背面視において、略正方形であり、主基板３１の裏面の左側縁とＶ相用出力端子７２との間に配置されている。Ｗ相用ゲート・ランド８０は、背面視において、略正方形であり、主基板３１の裏面の左側縁とＷ相用出力端子７３との間に配置されている。
【００４６】
Ｕ相用出力端子７１のソース・ランド部７１ａの表面に、第１アッセンブリ３４Ａにおける導電部材５１および導電性スペーサ６２の上面が接合されている。Ｕ相用ゲート・ランド７８の表面に、第１アッセンブリ３４Ａにおける導電性スペーサ６１の上面が接合されている。Ｖ相用出力端子７２のソース・ランド部７２ａの表面に、第１アッセンブリ３４Ａにおける導電部材５２および導電性スペーサ６４の上面が接合されている。Ｖ相用ゲート・ランド７９の表面に、第１アッセンブリ３４Ａにおける導電性スペーサ６３の上面が接合されている。
【００４７】
Ｗ相用出力端子７３のソース・ランド部７３ａの表面に、第１アッセンブリ３４Ａにおける導電部材５３および導電性スペーサ６６の上面が接合されている。Ｗ相用ゲート・ランド８０の表面に、第１アッセンブリ３４Ａにおける導電性スペーサ６５の上面が接合されている。正極側電源端子７７の表面に、第１アッセンブリ３４Ａにおける導電性スペーサ６７の上面が接合されている。
【００４８】
Ｕ相用ゲート・ランド７８とＵ相用ゲート端子７４とは、主基板３１の内部に形成された配線部材８１（図４参照）によって電気的に接続されている。同様に、Ｖ相用ゲート・ランド７９とＶ相用ゲート端子７５とは、主基板３１の内部に形成された配線部材（図示略）によって電気的に接続されている。同様に、Ｗ相用ゲート・ランド８０とＷ相用ゲート端子７６とは、主基板３１の内部に形成された配線部材（図示略）によって電気的に接続されている。これらの配線部材は、例えば、銅またはアルミニウムからなる。
【００４９】
ローサイド用アッセンブリ３５は、主基板３１の表面に形成された複数の端子９１〜９７と、複数のランド９８〜１０３と、第２、第４および第６のＭＯＳＦＥＴ１２，１４，１６と、スナバ用コンデンサ（スナバ回路）２２，２４，２６と、複数の導電部材１１１〜１１３と複数の導電性スペーサ１２１〜１２４とを含む。
複数の端子９１〜９７は、Ｕ相用出力端子９１、Ｖ相用出力端子９２、Ｗ相用出力端子９３、Ｕ相用ゲート端子９４、Ｖ相用ゲート端子９５、Ｗ相用ゲート端子９６および負極側電源端子９７を含んでいる。前述したように、主基板３１の右側端部はモールド樹脂３６から突出しているので、これらの複数の端子９１〜９７の右側端部の表面（上面）は露出している。複数のランド９８〜１０３は、Ｕ相用ゲート・ランド９８、Ｖ相用ゲート・ランド９９、Ｗ相用ゲート・ランド１００、Ｕ相用スナバ・ランド１０１、Ｖ相用スナバ・ランド１０２およびＷ相用スナバ・ランド１０３を含んでいる。これらの端子９１〜９７およびランド９８〜１０３は、銅またはアルミニウムの板状体からなる。
【００５０】
Ｕ相用出力端子９１、Ｖ相用出力端子９２、Ｗ相用出力端子９３および負極側電源端子９７は、それぞれ、主基板３１の裏面に形成されたＵ相用出力端子７１、Ｖ相用出力端子７２、Ｗ相用出力端子７３および正極側電源端子７７に対して、主基板３１を介して対向配置されている。すなわち、Ｕ相用出力端子９１、Ｖ相用出力端子９２、Ｗ相用出力端子９３および負極側電源端子９７は、平面視において、左右方向に細長い略矩形であり、主基板３１の表面に前後方向に並んで配置されている。
【００５１】
Ｕ相用出力端子９１は、主基板３１の表面における前側側面３１ａ寄りに配置されている。負極側電源端子９７は、主基板３１の表面における後側側面３１ｂ寄りに配置されている。Ｖ相用出力端子９２は、Ｕ相用出力端子９１に対して負極側電源端子９７側において、Ｕ相用出力端子９１に隣接して配置されている。Ｗ相用出力端子９３は、Ｖ相用出力端子９２と負極側電源端子９７との間に配置されている。
【００５２】
Ｕ相用出力端子９１は、平面視において、その長手方向中央左寄り部分に、前方に向かって開口する矩形状の切除部９１ｅを有している。さらに、Ｕ相用出力端子９１は、平面視において、その右側部の前側部分に、前方に向かって開口しかつ右端まで延びた左右方向に細長い矩形状の切除部９１ｆを有している。Ｕ相用出力端子９１は、切除部９１ｅより左側の幅広の第１部分（ドレイン・ランド部）９１ａと、第１部分９１ａの右側部に連結された幅狭の第２部分９１ｂと、第２部分９１ｂの右側部に連結された幅広の第３部分９１ｃと、第３部分９１ｃの右側部に連結された幅狭の第４部分（端子部）９１ｄから構成されている。Ｕ相用出力端子９１のドレイン・ランド部９１ａは、主基板３１裏面上のＵ相用出力端子７１のソース・ランド部７１ａに対して、主基板３１を介して対向している。
【００５３】
Ｖ相用出力端子９２は、平面視において、その長手方向中央左寄り部分の幅中央部に、矩形状の切除部９２ｅを有している。さらに、Ｖ相用出力端子９２は、平面視において、その右側部の前側部分に、前方に向かって開口しかつ右端まで延びた左右方向に細長い矩形状の切除部９２ｆを有している。Ｖ相用出力端子９２は、切除部９２ｅより左側の幅広の第１部分（ドレイン・ランド部）９２ａと、第１部分９２ａの右側部に連結され、前後一対の平行部分からなる第２部分９２ｂと、第２部分９２ｂの右側部に連結された幅広の第３部分９２ｃと、第３部分９２ｃの右側部に連結された幅狭の第４部分（端子部）９２ｄから構成されている。Ｖ相用出力端子９２のドレイン・ランド部９２ａは、主基板３１裏面上のＶ相用出力端子７２のソース・ランド部７２ａに対して、主基板３１を介して対向している。
【００５４】
Ｗ相用出力端子９３は、平面視において、その長手方向中央左寄り部分に、前方に向かって開口する矩形状の切除部９３ｅを有している。さらに、Ｗ相用出力端子９３は、平面視において、その右側部の前側部分に、前方に向かって開口しかつ右端まで延びた左右方向に細長い矩形状の切除部９３ｆを有している。Ｗ相用出力端子９３は、切除部９３ｅより左側の幅広の第１部分（ドレイン・ランド部）９３ａと、第１部分９３ａの右側部に連結された幅狭の第２部分９３ｂと、第２部分９３ｂの右側部に連結された幅広の第３部分９３ｃと、第３部分９３ｃの右側部に連結された幅狭の第４部分（端子部）９３ｄから構成されている。Ｗ相用出力端子９３のドレイン・ランド部９３ａは、主基板３１裏面上のＷ相用出力端子７３のソース・ランド部７３ａに対して、主基板３１を介して対向している。
【００５５】
Ｕ相用ゲート端子９４は、平面視において、左右方向に細長い矩形状であり、Ｕ相用出力端子９１の切除部９１ｆ内に配置されている。Ｖ相用ゲート端子９５は、平面視において、左右方向に細長い矩形状であり、Ｖ相用出力端子９２の切除部９２ｆ内に配置されている。Ｗ相用ゲート端子９６は、平面視において、左右方向に細長い矩形状であり、Ｗ相用出力端子９３の切除部９３ｆ内に配置されている。
【００５６】
Ｕ相用ゲート・ランド９８は、平面視において、略正方形であり、Ｕ相用出力端子９１の切除部９１ｅ内に配置されている。Ｖ相用ゲート・ランド９９は、平面視において、略正方形であり、主基板３１の表面の左側縁とＶ相用出力端子９２との間に配置されている。Ｗ相用ゲート・ランド１００は、平面視において、略正方形であり、Ｗ相用出力端子９３の切除部９３ｅ内に配置されている。
【００５７】
Ｕ相用スナバ・ランド１０１は、平面視において、略正方形であり、主基板３１の表面の左側縁とＵ相用出力端子９１との間に配置されている。Ｖ相用スナバ・ランド１０２は、平面視において、略正方形であり、Ｖ相用出力端子９２の切除部９２ｅ内に配置されている。Ｗ相用スナバ・ランド１０３は、平面視において、略正方形であり、主基板３１の表面の左側縁とＷ相用出力端子９３との間に配置されている。
【００５８】
Ｕ相用出力端子９１のドレイン・ランド部９１ａの表面には、第２のＭＯＳＦＥＴ１２のドレイン電極が接合されている。第２のＭＯＳＦＥＴ１２は、主基板３１を介して、第１のＭＯＳＦＥＴ１１に対して対向するように配置されている。第２のＭＯＳＦＥＴ１２は、ドレイン・ランド部９１ａに接合されている面とは反対側の表面にソース電極とゲート電極を有している。第２のＭＯＳＦＥＴ１２のソース電極には、ブロック状（直方体形状）の導電部材１１１が接合されている。第２のＭＯＳＦＥＴ１２のゲート電極は、ボンディングワイヤ１１４によって、Ｕ相用ゲート・ランド９８に電気的に接続されている。
【００５９】
第２のＭＯＳＦＥＴ１２に対応するスナバ用コンデンサ２２は、ドレイン・ランド部９１ａとＵ相用スナバ・ランド１０１とに跨った状態で、主基板３１上に配置されている。スナバ用コンデンサ２２の一方の電極はドレイン・ランド部９１ａに接合され、他方の電極はＵ相用スナバ・ランド１０１に接合されている。Ｕ相用スナバ・ランド１０１には、ブロック状（直方体形状）の導電性スペーサ１２１が接合されている。
【００６０】
Ｖ相用出力端子９２のドレイン・ランド部９２ａの表面には、第４のＭＯＳＦＥＴ１４のドレイン電極が接合されている。第４のＭＯＳＦＥＴ１４は、主基板３１を介して、第３のＭＯＳＦＥＴ１３に対して対向するように配置されている。第４のＭＯＳＦＥＴ１４は、ドレイン・ランド部９２ａに接合されている面とは反対側の表面にソース電極とゲート電極を有している。第４のＭＯＳＦＥＴ１４のソース電極には、ブロック状（直方体形状）の導電部材１１２が接合されている。第４のＭＯＳＦＥＴ１４のゲート電極は、ボンディングワイヤ１１５によって、Ｖ相用ゲート・ランド９９に電気的に接続されている。
【００６１】
第４のＭＯＳＦＥＴ１４に対応するスナバ用コンデンサ２４は、ドレイン・ランド部９２ａとＵ相用スナバ・ランド１０２とに跨った状態で、主基板３１上に配置されている。スナバ用コンデンサ２４の一方の電極はドレイン・ランド部９２ａに接合され、他方の電極はＶ相用スナバ・ランド１０２に接合されている。Ｖ相用スナバ・ランド１０２には、ブロック状（直方体形状）の導電性スペーサ１２２が接合されている。
【００６２】
Ｗ相用出力端子９３のドレイン・ランド部９３ａの表面には、第６のＭＯＳＦＥＴ１６のドレイン電極が接合されている。第６のＭＯＳＦＥＴ１６は、主基板３１を介して、第５のＭＯＳＦＥＴ１５に対して対向するように配置されている。第６のＭＯＳＦＥＴ１６は、ドレイン・ランド部９３ａに接合されている面とは反対側の表面にソース電極とゲート電極を有している。第６のＭＯＳＦＥＴ１６のソース電極には、ブロック状（直方体形状）の導電部材１１３が接合されている。第６のＭＯＳＦＥＴ１６のゲート電極は、ボンディングワイヤ１１６によって、Ｗ相用ゲート・ランド１００に電気的に接続されている。
【００６３】
第６のＭＯＳＦＥＴ１６に対応するスナバ用コンデンサ２６は、ドレイン・ランド部９３ａとＷ相用スナバ・ランド１０３とに跨った状態で、主基板３１上に配置されている。スナバ用コンデンサ２６の一方の電極はドレイン・ランド部９３ａに接合され、他方の電極はＷ相用スナバ・ランド１０３に接合されている。Ｗ相用スナバ・ランド１０３には、ブロック状（直方体形状）の導電性スペーサ１２３が接合されている。負極側電源端子９７の表面の左側部には、ブロック状（直方体形状）の導電性スペーサ１２４が接合されている。
【００６４】
導電性スペーサ１２１〜１２４は、主基板３１に対して負極側板状体３３を支持する機能とともに配線部材としての機能を備えている。導電部材１１１〜１１３は、配線部材としての機能を備えている。導電性スペーサ１２１〜１２４および導電部材１１１〜１１３は、熱膨張率がＭＯＳＦＥＴ１１〜１６よりも高い金属、例えば銅で作られている。導電性スペーサ１２１〜１２４および導電部材１１１〜１１３の高さは、負極側板状体３３に対向しているそれらの表面が、主基板３１の表面と平行な同一平面内においてほぼ面一となるように、設計されている。導電性スペーサ１２１〜１２４および導電部材１１１〜１１３における負極側板状体３３に対向している表面は、負極側板状体３３の導電性放熱板３３ａに接合されている。
【００６５】
Ｕ相用ゲート・ランド９８とＵ相用ゲート端子９４とは、主基板３１の内部に形成された配線部材１３１（図５参照）によって電気的に接続されている。同様に、Ｖ相用ゲート・ランド９９とＶ相用ゲート端子９５とは、主基板３１の内部に形成された配線部材（図示略）によって電気的に接続されている。同様に、Ｗ相用ゲート・ランド１００とＷ相用ゲート端子９６とは、主基板３１の内部に形成された配線部材（図示略）によって電気的に接続されている。これらの配線部材は、例えば、銅またはアルミニウムからなる。
【００６６】
主基板３１表面上のＵ相用出力端子９１におけるドレイン・ランド部９１ａは、主基板３１の内部を貫通するビア１３２（図４参照）によって、主基板３１裏面上のＵ相用出力端子７１におけるソース・ランド部７１ａに電気的に接続されている。これにより、第２のＭＯＳＦＥＴ１２のドレイン電極が、第１のＭＯＳＦＥＴ１１のソース電極に電気的に接続されている。
【００６７】
同様に、主基板３１表面上のＶ相用出力端子９２におけるドレイン・ランド部９２ａは、主基板３１の内部を貫通するビア（図示略）によって、主基板３１裏面上のＶ相用出力端子７２におけるソース・ランド部７２ａに電気的に接続されている。これにより、第４のＭＯＳＦＥＴ１４のドレイン電極が、第３のＭＯＳＦＥＴ１３のソース電極に電気的に接続されている。
【００６８】
同様に、主基板３１表面上のＷ相用出力端子９３におけるドレイン・ランド部９３ａは、主基板３１の内部を貫通するビア（図示略）によって、主基板３１裏面上のＷ相用出力端子７３におけるソース・ランド部７３ａに電気的に接続されている。これにより、第６のＭＯＳＦＥＴ１６のドレイン電極が、第５のＭＯＳＦＥＴ１５のソース電極に電気的に接続されている。これらのビアは、例えば、銅からなる。
【００６９】
以上のような構成により、第１、第３および第５のＭＯＳＦＥＴ１１，１３，１５のドレイン電極は、ドレイン・ランド４１，４２，４３、絶縁性基板３２ａを貫通し、ドレイン・ランド４１，４２，４３と導電性放熱板３２ｂとを接続するビア、導電性放熱板３２ｂ、絶縁性基板３２ａを貫通し、導電性放熱板３２ｂと電源接続用ランド５０とを接続するビア、電源接続用ランド５０および導電性スペーサ６７を介して正極側電源端子７７に接続されている。
【００７０】
また、第１、第２および第３のＭＯＳＦＥＴ１１，１３，１５のソース電極は、それぞれ、導電部材５１，５２，５３を介して、Ｕ相用出力端子７１、Ｖ相用出力端子７２およびＷ相用出力端子７３に接続されているとともに、主基板３１を貫通し、Ｕ相用出力端子７１、Ｖ相用出力端子７２およびＷ相用出力端子７３と、Ｕ相用出力端子９１、Ｖ相用出力端子９２およびＷ相用出力端子９３とを接続するビアをさらに介して、第２、第４および第６のＭＯＳＦＥＴ１２，１４，１６のドレイン電極に接続されている。
【００７１】
また、第１、第２および第３のＭＯＳＦＥＴ１１，１３，１５のゲート電極は、それぞれ、ボンディングワイヤ５４，５５，５６、ゲート・ランド４４，４５，４６、導電性スペーサ６１，６３，６５、ゲート・ランド７８，７９，８０および主基板３１内部に形成され、ゲート・ランド７８，７９，８０とゲート端子７４，７５，７６とを接続する配線部材を介して、ゲート端子７４，７５，７６に接続されている。
【００７２】
スナバ用コンデンサ２１の一端は、ドレイン・ランド４１を介して第１のＭＯＳＦＥＴ１１のドレイン電極に接続され、スナバ用コンデンサ２１の他端は、スナバ・ランド４７、導電性スペーサ６２、Ｕ相用出力端子７１および導電部材５１を介して、第１のＭＯＳＦＥＴ１１のソース電極に接続されている。
スナバ用コンデンサ２３の一端は、ドレイン・ランド４２を介して第３のＭＯＳＦＥＴ１３のドレイン電極に接続され、スナバ用コンデンサ２３の他端は、スナバ・ランド４８、導電性スペーサ６４、Ｖ相用出力端子７２および導電部材５２を介して、第３のＭＯＳＦＥＴ１３のソース電極に接続されている。
【００７３】
スナバ用コンデンサ２５の一端は、ドレイン・ランド４３を介して第５のＭＯＳＦＥＴ１５のドレイン電極に接続され、スナバ用コンデンサ２５の他端は、スナバ・ランド４９、導電性スペーサ６６、Ｗ相用出力端子７３および導電部材５３を介して、第５のＭＯＳＦＥＴ１５のソース電極に接続されている。
第２、第４および第６のＭＯＳＦＥＴ１２，１４，１６のドレイン電極は、それぞれ、Ｕ相用出力端子９１、Ｖ相用出力端子９２およびＷ相用出力端子９３に電気的に接続されている。第２、第４および第６のＭＯＳＦＥＴ１２，１４，１６のソース電極は、それぞれ、導電部材１１１，１１２，１１３、導電性放熱板３３ａ、導電性スペーサ１２４を介して、負極側電源端子９７に接続されている。
【００７４】
第２、第４および第６のＭＯＳＦＥＴ１２，１４，１６のゲート電極は、ボンディングワイヤ１１４，１１５，１１６、ゲート・ランド９８，９９，１００および主基板３１内部に形成され、ゲート・ランド９８，９９，１００とゲート端子９４，９５，９６とを接続する配線部材を介して、ゲート端子９４，９５，９６に接続されている。
スナバ用コンデンサ２２の一端は、Ｕ相用出力端子９１を介して第２のＭＯＳＦＥＴ１２のドレイン電極に接続され、スナバ用コンデンサ２２の他端は、スナバ・ランド１０１、導電性スペーサ１２１、導電性放熱板３３ａおよび導電部材１１１を介して、第２のＭＯＳＦＥＴ１２のソース電極に接続されている。
【００７５】
スナバ用コンデンサ２４の一端は、Ｖ相用出力端子９２を介して第４のＭＯＳＦＥＴ１４のドレイン電極に接続され、スナバ用コンデンサ２４の他端は、スナバ・ランド１０２、導電性スペーサ１２２、導電性放熱板３３ａおよび導電部材１１２を介して、第４のＭＯＳＦＥＴ１４のソース電極に接続されている。
スナバ用コンデンサ２６の一端は、Ｗ相用出力端子９３を介して第６のＭＯＳＦＥＴ１６のドレイン電極に接続され、スナバ用コンデンサ２６の他端は、スナバ・ランド１０３、導電性スペーサ１２３、導電性放熱板３３ａおよび導電部材１１３を介して、第６のＭＯＳＦＥＴ１６のソース電極に接続されている。
【００７６】
パワーモジュール２の正極側板状体３２および負極側板状体３３の両側に、正極側板状体３２の導電性放熱板３２ｂおよび負極側板状体３３の導電性放熱板３３ａに熱的に接続されるヒートシンクを配置してもよい。この場合、正極側板状体３２の導電性放熱板３２ｂおよび負極側板状体３３の導電性放熱板３３ａの外表面には、絶縁層３２ｃ，３３ｂが形成されているため、これらの外表面にヒートシンクを直接接触させることができる。これにより、正極側板状体３２および負極側板状体３３へのヒートシンクの取り付けが容易となる。
【００７７】
また、ヒートシンクによる放熱効果を高めるために、正極側板状体３２および負極側板状体３３の両側に配置されるヒートシンクを、ばね等の付勢部材によって、正極側板状体３２および負極側板状体３３を主基板３１側に押圧する方向に付勢するようにしてもよい。このように両側のヒートシンクが付勢されると、正極側板状体３２および負極側板状体３３に主基板３１側に向かう方向の圧力がかかる。
【００７８】
この実施形態では、主基板３１と正極側板状体３２との間に導電性スペーサ６１〜６７が設けられ、主基板３１と負極側板状体３３との間に導電性スペーサ１２１〜１２４が設けられているため、正極側板状体３２側および負極側板状体３３側に加えられる主基板３１側に向かう方向の圧力を、これらの導電性スペーサ６１〜６７，１２１〜１２４で受け止めることができる。これにより、正極側板状体３２および負極側板状体３３と主基板３１との間に配置されたＭＯＳＦＥＴ１１〜１６にかかる圧力を軽減でき、ＭＯＳＦＥＴ１１〜１６の損傷および破壊を防止できる。
【００７９】
また、導電性スペーサ６１〜６７，１２１〜１２４は、ＭＯＳＦＥＴ１１〜１６を構成する半導体（Ｓｉ，ＳｉＣ等）に比べて、熱膨張率が高い材料で形成されているので、温度環境にかかわらず、正極側板状体３２側および負極側板状体３３側に加えられる主基板３１側に向かう方向の圧力を導電性スペーサ６１〜６７，１２１〜１２４で受け止めることができる。これにより、温度環境にかかわらず、ＭＯＳＦＥＴ１１〜１６にかかる圧力を軽減でき、ＭＯＳＦＥＴ１１〜１６の損傷および破壊を防止できる。
【００８０】
以上のような構成において、各ＭＯＳＦＥＴ１１〜１６が、それに入力されるゲート駆動信号によってオンオフ制御されることにより、電動モータ８が駆動される。
各ＭＯＳＦＥＴ１１〜１６のターンオフ時には、パワーモジュール２内の内部配線および外部配線に寄生しているインダクタンスによってサージ電圧が発生するとともにリンギングが発生する。この実施形態では、各ＭＯＳＦＥＴ１１〜１６にスナバ用コンデンサ２１〜２６が並列接続されているため、ＭＯＳＦＥＴに印加されるサージ電圧およびリンギングを抑制することができる。
【００８１】
また、この実施形態では、スナバ用コンデンサ２１〜２６を対応するＭＯＳＦＥＴ１１〜１６に接続するための配線経路長を短くすることができので、その配線経路の抵抗およびインダクタンスを低減することができる。これにより、スナバ用コンデンサ２１〜２６によるサージ電圧抑制効果およびリンギング゛抑制効果を向上させることができる。
また、この実施形態では、ハイサイド回路を構成するハイサイド用アッセンブリ３４を主基板３１の一方の表面側、ローサイド回路を構成するローサイド用アッセンブリ３５を主基板３１の他方の表面側に形成することができるので、これらのアッセンブリ３４，３５を主基板３１の一方の表面に形成する場合に比べて、主基板３１の面積を低減させることができる。
【００８２】
以上、本発明の一実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、ハイサイド用アッセンブリ３４において、各ＭＯＳＦＥＴ１１，１３，１５のソース電極は、ブロック状の導電部材５１，５２，５３によって、主基板３１上の出力端子７１，７２，７３に電気的に接続されているが、これらのソース電極を、はんだボールによって、主基板３１上の出力端子７１，７２，７３に電気的に接続するようにしてもよい。このようにすると、導電部材５１，５２，５３が不要となる。
【００８３】
また、各ＭＯＳＦＥＴ１１，１３，１５のゲート電極は、ボンディングワイヤ５４，５５，５６およびブロック状の導電部材６１，６２，６３を介して、主基板３１上のゲート・ランド７８，７９，８０に電気的に接続されているが、これらのゲート電極を、はんだボールによって、主基板３１上のゲート・ランド７８，７９，８０に電気的に接続するようにしてもよい。このようにすると、ボンディングワイヤ５４，５５，５６および導電部材６１，６３，６５が不要となる。
【００８４】
また、前記実施形態では、ハイサイドのＭＯＳＦＥＴ１１，１３，１５およびローサイドのＭＯＳＦＥＴ１２，１４，１６は、共にｎチャネル型のＭＯＳＦＥＴで構成されているが、ハイサイドのＭＯＳＦＥＴ１１，１３，１５をｐチャネル型ＭＯＳＦＥＴで構成し、ローサイドのＭＯＳＦＥＴ１２，１４，１６をｎチャネル型のＭＯＳＦＥＴで構成するようにしてもよい。この場合には、ハイサイドのｐチャネル型のＭＯＳＦＥＴ１１，１３，１５のソース電極が電源６の正極端子に接続され、ハイサイドのｐチャネル型のＭＯＳＦＥＴ１１，１３，１５のドレイン電極がローサイドのｎチャネル型のＭＯＳＦＥＴ１２，１４，１６のドレイン電極および主基板３１の表面（上記実施形態では裏面）に形成されたＵ相、Ｖ相およびＷ相用出力端子７１，７２，７３に接続される構成となる。
【００８５】
このため、ハイサイドのｐチャネル型のＭＯＳＦＥＴ１１，１３，１５のドレイン電極を、主基板３１の裏面に形成されたＵ相、Ｖ相およびＷ相用出力端子７１，７２，７３にそれぞれ接合することができるとともに、ハイサイドのｐチャネル型のＭＯＳＦＥＴ１１，１３，１５のゲート電極を、ワイヤボンディングによって主基板３１の裏面に形成されたゲート・ランド７８，７９，８０に接続できるようになる。この結果、正極側板状体３２の表面に配線パターンを形成する必要がないので、正極側板状体３２を負極側板状体３３と同様に導電性放熱板とその外表面に形成された絶縁層とから構成することができる。これにより、正極側板状体３２の構造を簡素化できる。
【００８６】
さらに、この場合には、ハイサイド用アッセンブリ３４の構造を、ローサイド用アッセンブリ３５と同様な構造とすることができる。より具体的には、主基板３１の厚さ中央を通る主基板３１の表面に平行な平面に対して、ローサイド用アッセンブリ３５と面対称となる構造を、ハイサイド用アッセンブリ３４の構造とすることができる。
また、上記実施形態では、スイッチング素子として、ＭＯＳＦＥＴが用いられているが、ＩＧＢＴを用いるようにしてもよい。
【００８７】
また、前述の実施形態では、この発明を三相インバータ回路用のパワーモジュールに適用した場合について説明したが、この発明はＨブリッジ回路等の三相インバータ回路以外の電子回路用のパワーモジュールにも適用することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００８８】
１…三相インバータ回路，２…パワーモジュール，１１〜１４…ＭＯＳＦＥＴ，２１〜２６…スナバ用コンデンサ（スナバ回路）、３１…主基板，３２…正極側板状体，３３…負極側板状体、５１〜５３…導電部材（第１の導電部材）、１１１〜１１３…導電部材（第２の導電部材）、６１〜６７…導電性スペーサ（第１のスペーサ）、１２１〜１２４…導電性スペーサ（第２のスペーサ）、３２ｂ，３３ａ…導電性放熱板、３２ｃ，３３ｂ…絶縁層
【図１】
2013157346.tif 000003
【図２】
2013157346.tif 000004
【図３】
2013157346.tif 000005
【図４】
2013157346.tif 000006
【図５】
2013157346.tif 000007