(57)【要約】【課題】外部から画像データやクロック信号が供給されなくなっても、所定の表示を行うように表示装置を制御して、表示画面の異常を防止することができる表示制御装置を提供する。【解決手段】この表示制御装置は、少なくとも画像データ及び第１のクロック信号が外部から供給されたときに、第１のクロック信号に基づいて、画像データに対して画像処理を施す画像処理回路と、第２のクロック信号が供給されたときに、第２のクロック信号に基づいて、所定の画像パターンを表す画像データを生成する画像パターン生成回路と、モード選択信号に従って、画像処理回路から出力される画像データと画像パターン生成回路から出力される画像データとの内の一方を選択して出力する選択回路とを含む。【選択図】図１
2013156323.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも画像データ及び第１のクロック信号が外部から供給されたときに、第１のクロック信号に基づいて、画像データに対して画像処理を施す画像処理回路と、
第２のクロック信号が供給されたときに、第２のクロック信号に基づいて、所定の画像パターンを表す画像データを生成する画像パターン生成回路と、
モード選択信号に従って、前記画像処理回路から出力される画像データと前記画像パターン生成回路から出力される画像データとの内の一方を選択して出力する選択回路と、
を具備する表示制御装置。
【請求項２】
第２のクロック信号が供給されたときに、第２のクロック信号に基づいて垂直同期信号及び水平同期信号を生成するタイミング生成回路をさらに具備し、
前記画像処理回路が、画像データ及び第１のクロック信号と共に垂直同期信号及び水平同期信号が外部から供給されたときに、画像処理が施された画像データを垂直同期信号及び水平同期信号と共に出力し、
前記選択回路が、モード選択信号に従って、前記画像処理回路から出力される画像データ及び垂直同期信号及び水平同期信号と前記タイミング生成回路から出力される画像データ及び垂直同期信号及び水平同期信号との内の一方を選択して出力する、
請求項１記載の表示制御装置。
【請求項３】
第１のクロック信号及び垂直同期信号及び水平同期信号の内の１つが外部から供給されているか否かを検出して、第１のクロック信号及び垂直同期信号及び水平同期信号の内の前記１つが外部から供給されている場合に、前記画像処理回路から出力される画像データが選択される第１のモードを表すモード選択信号を生成し、第１のクロック信号及び垂直同期信号及び水平同期信号の内の前記１つが外部から供給されていない場合に、前記画像パターン生成回路から出力される画像データが選択される第２のモードを表すモード選択信号を生成するクロック信号検出回路をさらに具備する、請求項１又は２記載の表示制御装置。
【請求項４】
ホストＣＰＵからのアクセスを検出して、前記ホストＣＰＵから一定期間内にアクセスがある場合に、前記画像処理回路から出力される画像データが選択される第１のモードを表すモード選択信号を生成し、前記ホストＣＰＵから一定期間を超えてアクセスがない場合に、前記画像パターン生成回路から出力される画像データが選択される第２のモードを表すモード選択信号を生成するアクセス検出回路をさらに具備する、請求項１又は２記載の表示制御装置。
【請求項５】
モード選択信号が第２のモードを表すときに第２のクロック信号を生成し、モード選択信号が第１のモードを表すときに動作を停止するクロック信号生成回路をさらに具備する、請求項３又は４記載の表示制御装置。
【請求項６】
請求項１〜５のいずれか１項記載の表示制御装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車載用の表示機器や携帯電話等の電子機器において、ＬＣＤ（Liquid Crystal Display：液晶表示）パネルや有機ＥＬ（Electro-Luminescence：エレクトロルミネッセンス）パネル等の表示パネルを含む表示装置を制御する表示制御装置に関する。さらに、本発明は、そのような表示制御装置を用いた電子機器等に関する。
【背景技術】
【０００２】
例えば、車載用の表示機器に用いられる表示制御装置は、ホストＣＰＵ等から画像データやクロック信号が供給されて、各種の表示を行うように表示装置を制御する。しかしながら、ホストＣＰＵの動作が停止したような場合には、外部から画像データやクロック信号が供給されなくなるおそれがある。そのような場合に、表示装置に何も表示されなくなったり、表示画面が異常になったりすると、利用者を動揺させてしまうことになる。
【０００３】
関連する技術として、特許文献１には、表示データの供給源であるマイコン等が故障しても、それまでの表示内容を保持できるようにしたＬＣＤコントローラーが開示されている。このＬＣＤコントローラーは、外部から供給される表示データを一時記憶するデータメモリーと、外部から供給されるパルス信号を計数するカウンターと、このカウンターの計数値を表示データに変換する変換回路と、データメモリーに格納された表示データと変換回路から出力される表示データとの内のいずれかを選択するマルチプレクサーと、このマルチプレクサーによって選択された表示データでＬＣＤを駆動するドライバーと、外部から供給される信号に従ってマルチプレクサーを切り替える切替回路とを備えている。
【０００４】
特許文献１によれば、外部から正常に表示データが供給されている場合には、その表示データがＬＣＤに表示され、外部から正常に表示データが供給されない場合には、カウンターの計数値に基づいて、直前までの正しい表示データがＬＣＤに表示されるので、従来のようにでたらめなデータが表示されるという不都合を解消することができる。
【０００５】
しかしながら、直前までの正しい表示データをＬＣＤに表示するために、外部から供給される表示データを一時記憶するデータメモリーが必要になるので、コストが上昇してしまう。また、直前までの正しい表示データが、現在の状況と矛盾する場合もある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−２４１０６１号公報（段落０００６−０００７、００１６、００１９）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の幾つかの観点によれば、外部から画像データやクロック信号が供給されなくなっても、所定の表示を行うように表示装置を制御して、表示画面の異常を防止することができる表示制御装置を提供し、さらに、そのような表示制御装置を用いた電子機器を提供することが可能となる。
【課題を解決するための手段】
【０００８】
以上の課題を解決するため、本発明の１つの観点に係る表示制御装置は、少なくとも画像データ及び第１のクロック信号が外部から供給されたときに、第１のクロック信号に基づいて、画像データに対して画像処理を施す画像処理回路と、第２のクロック信号が供給されたときに、第２のクロック信号に基づいて、所定の画像パターンを表す画像データを生成する画像パターン生成回路と、モード選択信号に従って、画像処理回路から出力される画像データと画像パターン生成回路から出力される画像データとの内の一方を選択して出力する選択回路とを具備する。
【０００９】
ここで、表示制御装置が、第２のクロック信号が供給されたときに、第２のクロック信号に基づいて垂直同期信号及び水平同期信号を生成するタイミング生成回路をさらに具備し、画像処理回路が、画像データ及び第１のクロック信号と共に垂直同期信号及び水平同期信号が外部から供給されたときに、画像処理が施された画像データを垂直同期信号及び水平同期信号と共に出力し、選択回路が、モード選択信号に従って、画像処理回路から出力される画像データ及び垂直同期信号及び水平同期信号とタイミング生成回路から出力される画像データ及び垂直同期信号及び水平同期信号との内の一方を選択して出力するようにしても良い。
【００１０】
その場合に、表示制御装置は、第１のクロック信号及び垂直同期信号及び水平同期信号の内の１つが外部から供給されているか否かを検出して、第１のクロック信号及び垂直同期信号及び水平同期信号の内の該１つが外部から供給されている場合に、画像処理回路から出力される画像データが選択される第１のモードを表すモード選択信号を生成し、第１のクロック信号及び垂直同期信号及び水平同期信号の内の該１つが外部から供給されていない場合に、画像パターン生成回路から出力される画像データが選択される第２のモードを表すモード選択信号を生成するクロック信号検出回路をさらに具備するようにしても良い。
【００１１】
あるいは、表示制御装置は、ホストＣＰＵからのアクセスを検出して、ホストＣＰＵから一定期間内にアクセスがある場合に、画像処理回路から出力される画像データが選択される第１のモードを表すモード選択信号を生成し、ホストＣＰＵから一定期間を超えてアクセスがない場合に、画像パターン生成回路から出力される画像データが選択される第２のモードを表すモード選択信号を生成するアクセス検出回路をさらに具備するようにしても良い。
【００１２】
また、表示制御装置は、モード選択信号が第２のモードを表すときに第２のクロック信号を生成し、モード選択信号が第１のモードを表すときに動作を停止するクロック信号生成回路をさらに具備するようにしても良い。
さらに、本発明の１つの観点に係る電子機器は、上記いずれかの表示制御装置を具備する。
【発明の効果】
【００１３】
本発明の１つの観点によれば、第２のクロック信号に基づいて所定の画像パターンを表す画像データを生成する画像パターン生成回路と、モード選択信号に従って画像データを選択して出力する選択回路とを設けたことにより、外部から画像データやクロック信号が供給されなくなっても所定の表示を行うように表示装置を制御して、表示画面の異常を防止することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係る表示制御装置を用いる電子機器のブロック図。
【図２】図１に示すタイミング生成回路及び画像パターン生成回路の例を示す回路図。
【図３】図２に示す画像パターン生成回路によって生成されるカラーバーの図。
【図４】本発明の第２の実施形態に係る表示制御装置を用いる電子機器のブロック図。
【図５】図４に示すクロック信号検出回路の構成例を示す回路図。
【図６】本発明の第３の実施形態に係る表示制御装置を用いる電子機器のブロック図。
【図７】図６に示すアクセス検出回路の構成例を示す回路図。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図１は、本発明の第１の実施形態に係る表示制御装置を用いる電子機器の回路構成を示すブロック図である。この電子機器は、車載用の表示機器や携帯電話等の電子機器であり、図１においては、画像表示に関する部分のみが示されている。
【００１６】
図１に示すように、この電子機器は、ホストＣＰＵ（中央演算装置）１０と、クロック信号生成回路２０と、表示制御装置３０と、表示装置４０とを含んでいる。なお、クロック信号生成回路２０は、表示制御装置３０に内蔵されても良い。
【００１７】
ホストＣＰＵ１０は、電子機器内の各部の動作を制御する。表示制御装置３０は、ホストＣＰＵ１０又は他の外部装置から、少なくとも画像データＶｄａｔａ、第１のクロック信号（ピクセルクロック信号）Ｐｃｌｋ、及び、モード選択信号Ｍｓｅｌが供給されて、画像表示に関する制御及び／又は画像処理を行う。また、以下においては、垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃも、ホストＣＰＵ１０又は他の外部装置から供給されるものとする。
【００１８】
ここで、各画素の画像データＶｄａｔａが供給されるタイミングは、第１のクロック信号Ｐｃｌｋに含まれているパルスに同期している。また、画像データＶｄａｔａは、各画素について、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の色成分（例えば、各成分について８ビット）を含んでも良い。
【００１９】
ホストＣＰＵ１０等の動作が停止する事態に備えて、クロック信号生成回路２０は、第２のクロック信号（サブクロック信号）Ｓｃｌｋを生成する。これにより、表示制御装置３０は、クロック信号生成回路２０から供給される第２のクロック信号Ｓｃｌｋに基づいて、所定の画像パターンを表す画像データＶｄａｔａ、垂直同期信号Ｖｓｙｎｃ、及び、水平同期信号Ｈｓｙｎｃを生成することができる。
【００２０】
表示装置４０は、表示ドライバーと、ＬＣＤパネル又は有機ＥＬパネル等の表示パネルとを含んでおり、表示制御装置３０から出力される画像データＶｄａｔａ、垂直同期信号Ｖｓｙｎｃ、及び、水平同期信号Ｈｓｙｎｃに基づいて画像を表示する。
【００２１】
表示制御装置３０は、ホストインターフェース（Ｉ／Ｆ）３１と、レジスターブロック３２と、画像処理回路３３と、選択回路としてのマルチプレクサー３４及び３７と、タイミング生成回路３５と、画像パターン生成回路３６とを含んでいる。
【００２２】
ホストインターフェース３１は、ホストＣＰＵ１０を接続するために使用される。ホストＣＰＵ１０は、オペレーターの操作に従って、画像処理回路３３による画像処理等において用いられる各種のパラメーターや閾値を設定する。ホストインターフェース３１は、ホストＣＰＵ１０との間で通信を行い、各種のパラメーターや閾値を受信して、それらをレジスターブロック３２に格納する。
【００２３】
画像処理回路３３は、画像データＶｄａｔａ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、及び、第１のクロック信号Ｐｃｌｋが供給されたときに、第１のクロック信号Ｐｃｌｋに基づいて、画像データＶｄａｔａに対して画像処理を施す。
【００２４】
例えば、画像処理回路３３は、画像データＶｄａｔａの３色の色成分の値を所定の割合で加算することにより輝度データを算出し、１つ又は複数のフレームにおいて輝度データのヒストグラム（度数分布）を求め、ヒストグラムの結果に応じて次のフレームにおける輝度を変化させる処理を画像データＶｄａｔａに対して施す。
【００２５】
あるいは、画像処理回路３３は、複数のフレームに亘る画像データＶｄａｔａを用いて、画像データＶｄａｔａに対してノイズリダクション処理を施すようにしても良い。なお、垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃが外部装置から供給されない場合には、画像処理回路３３が、垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃを生成するようにしても良い。
【００２６】
モード選択信号Ｍｓｅｌは、例えば、ローレベルであるときに、画像処理回路３３から出力される画像データが選択される第１のモードを表しており、ハイレベルであるときに、画像パターン生成回路３６から出力される画像データが選択される第２のモードを表している。
【００２７】
マルチプレクサー３４は、モード選択信号Ｍｓｅｌに従って、第１のクロック信号Ｐｃｌｋと第２のクロック信号Ｓｃｌｋとの内の一方を選択し、選択されたクロック信号ＣＬＫを出力する。例えば、マルチプレクサー３４は、モード選択信号Ｍｓｅｌがローレベルである第１のモードにおいて第１のクロック信号Ｐｃｌｋを選択し、モード選択信号Ｍｓｅｌがハイレベルである第２のモードにおいて第２のクロック信号Ｓｃｌｋを選択する。
【００２８】
タイミング生成回路３５は、マルチプレクサー３４によって選択されたクロック信号ＣＬＫに基づいて、垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃを生成し、それらをクロック信号ＣＬＫと共に出力する。
【００２９】
画像パターン生成回路３６は、タイミング生成回路３５から出力される垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、及び、クロック信号ＣＬＫに基づいて、所定の画像パターンを表す画像データを生成する。なお、タイミング生成回路３５及び画像パターン生成回路３６は、リセット信号ＲＳＴが活性化されるとリセットされる。
【００３０】
ここで、所定の画像パターンは、カラーバーや市松模様等の単純なパターンであっても良い。その場合には、メモリーを用いることなく画像データを生成することができるので、コストダウンが実現される。あるいは、所定の画像パターンは、会社名を表すロゴや所定のメッセージ等の文字を含むパターンであっても良い。その場合には、利用者に適切な情報を提供することができる。
【００３１】
マルチプレクサー３７は、モード選択信号Ｍｓｅｌに従って、画像処理回路３３から出力される画像データＶｄａｔａ及び垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃと、画像パターン生成回路３６から出力される画像データＶｄａｔａ及び垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃとの内の一方を選択して表示装置４０に出力する。また、マルチプレクサー３４によって選択されたクロック信号ＣＬＫも、表示装置４０に出力される
【００３２】
先に説明したように、マルチプレクサー３４によって選択されたクロック信号ＣＬＫは、タイミング生成回路３５及び画像パターン生成回路３６にも供給される。これにより、タイミング生成回路３５及び画像パターン生成回路３６は、モード選択信号Ｍｓｅｌがローレベルである第１のモードにおいて第１のクロック信号Ｐｃｌｋに基づいて動作し、モード選択信号Ｍｓｅｌがハイレベルである第２のモードにおいて第２のクロック信号Ｓｃｌｋに基づいて動作することになる。
【００３３】
従って、ホストＣＰＵ１０又は他の外部装置から画像データＶｄａｔａ及び第１のクロック信号Ｐｃｌｋが供給されている場合であっても、モード選択信号Ｍｓｅｌをハイレベルにすれば、第１のクロック信号Ｐｃｌｋに同期して生成される所定の画像パターンを表示装置４０に表示させることが可能である。これにより、例えば、カラーバーを表示装置４０に表示させて画質評価を行うことができる。
【００３４】
あるいは、外部装置から第１のクロック信号Ｐｃｌｋが供給されている場合にモード選択信号Ｍｓｅｌをローレベルにし、外部装置から第１のクロック信号Ｐｃｌｋが供給されていない場合にモード選択信号Ｍｓｅｌをハイレベルにしても良い。
【００３５】
これにより、外部装置から第１のクロック信号Ｐｃｌｋが供給されている場合には、画像処理回路３３から出力される画像データ等に基づく画像が表示装置４０に表示される。一方、外部装置から第１のクロック信号Ｐｃｌｋが供給されていない場合には、画像パターン生成回路３６から出力される画像データ等に基づく画像が表示装置４０に表示される。なお、マルチプレクサー３４によって選択されたクロック信号ＣＬＫは、ホストインターフェース３１にも供給されるので、ホストインターフェース３１は、外部装置から第１のクロック信号Ｐｃｌｋが供給されない場合においても動作することが可能である。
【００３６】
それに替えて、ホストＣＰＵ１０から一定期間内にアクセスがある場合にモード選択信号Ｍｓｅｌをローレベルにし、ホストＣＰＵ１０から一定期間を超えてアクセスがない場合にモード選択信号Ｍｓｅｌをハイレベルにしても良い。
【００３７】
これにより、ホストＣＰＵ１０から一定期間内にアクセスがある場合には、画像処理回路３３から出力される画像データ等に基づく画像が表示装置４０に表示される。一方、ホストＣＰＵ１０から一定期間を超えてアクセスがない場合には、画像パターン生成回路３６から出力される画像データ等に基づく画像が表示装置４０に表示される。
【００３８】
図２は、図１に示すタイミング生成回路及び画像パターン生成回路の構成例を示す回路図である。タイミング生成回路３５は、カウンター５１及び５４と、水平同期信号生成回路５２と、反転入力のＮＯＲ回路５３及び５６と、垂直同期信号生成回路５５とを含んでいる。
【００３９】
カウンター５１は、水平同期期間を計測するためのカウンターであり、図１に示すマルチプレクサー３４によって選択されたクロック信号ＣＬＫに含まれているパルスに同期して、１０ビットのカウント値Ｃｈ［９：０］をインクリメントする。水平同期信号生成回路５２は、カウンター５１から出力されるカウント値Ｃｈ［９：０］を所定の値と比較することにより、両者が一致するときにローレベルに活性化される水平同期信号Ｈｓｙｎｃを生成する。また、水平同期信号生成回路５２は、１水平同期期間内においてデータが有効となる期間にハイレベルに活性化されるデータイネーブル信号ＤＥを生成する。
【００４０】
反転入力のＮＯＲ回路５３は、水平同期信号Ｈｓｙｎｃがローレベルに活性化されるか、又は、リセット信号ＲＳＴがローレベルに活性化されると、カウンター５１をリセットする。その際に、カウント値Ｃｈ［９：０］はゼロとなる。
【００４１】
カウンター５４は、垂直同期期間を計測するためのカウンターであり、水平同期信号生成回路５２から出力される水平同期信号Ｈｓｙｎｃに含まれているパルスの立ち下がりエッジに同期して、１０ビットのカウント値Ｃｖ［９：０］をインクリメントする。垂直同期信号生成回路５５は、カウンター５４から出力されるカウント値Ｃｖ［９：０］を所定の値と比較することにより、両者が一致するときにローレベルに活性化される垂直同期信号Ｖｓｙｎｃを生成する。
【００４２】
反転入力のＮＯＲ回路５６は、垂直同期信号Ｖｓｙｎｃがローレベルに活性化されるか、又は、リセット信号ＲＳＴがローレベルに活性化されると、カウンター５４をリセットする。その際に、カウント値Ｃｖ［９：０］はゼロとなる。
【００４３】
画像パターン生成回路３６は、カウンター６１と、反転入力のＮＯＲ回路６２と、画像データ格納部６３と、マルチプレクサー６４とを含んでいる。ここでは、画像パターン生成回路３６がカラーバーの画像パターンを生成する場合について説明する。
【００４４】
カウンター６１は、カラーバーに含まれている１つのバーが持続する期間（６４画素分）を計測するためのカウンターであり、図１に示すマルチプレクサー３４によって選択されたクロック信号ＣＬＫに含まれているパルスに同期して、９ビットのカウント値Ｃｒ［８：０］をインクリメントする。反転入力のＮＯＲ回路６２は、データイネーブル信号ＤＥがローレベルに非活性化されるか、又は、リセット信号ＲＳＴがローレベルに活性化されると、カウンター６１をリセットする。その際に、カウント値Ｃｒ［８：０］はゼロとなる。
【００４５】
格納部６３は、カラーバーに含まれている８つのバーの色をそれぞれ表す８種類の画像データＣｏｌｏｒ０〜Ｃｏｌｏｒ７を格納している。マルチプレクサー６４は、カウント値Ｃｒ［８：０］の上位３ビットＣｒ［８：６］に従って、格納部６３に格納されている８種類の画像データＣｏｌｏｒ０〜Ｃｏｌｏｒ７の内の１つを選択する。例えば、Ｃｒ［８：６］が「０００」である場合には画像データＣｏｌｏｒ０が選択され、Ｃｒ［８：６］が「００１」である場合には画像データＣｏｌｏｒ１が選択される。選択された２４ビットの画像データＶｄａｔａ［２３：０］は、図１に示すマルチプレクサー３７に出力される。
【００４６】
図３は、図２に示す画像パターン生成回路によって生成されるカラーバーの画像パターンを示す図である。このカラーバーは、各々が６４画素分の幅を有する８つのバーを含んでおり、それらのバーの色は、８種類の画像データＣｏｌｏｒ０〜Ｃｏｌｏｒ７に対応して、左から赤、青、緑、黄、マゼンタ、シアン、白、黒となっている。
【００４７】
図４は、本発明の第２の実施形態に係る表示制御装置を用いる電子機器の回路構成を示すブロック図である。図４に示す第２の実施形態に係る表示制御装置３０ａにおいては、図１に示す第１の実施形態に係る表示制御装置３０に対して、クロック信号検出回路３８が追加され、クロック信号生成回路２０が内蔵されている。その他の点に関しては、第１の実施形態と同様である。
【００４８】
クロック信号検出回路３８は、第１のクロック信号Ｐｃｌｋが外部装置から表示制御装置３０ａに供給されているか否かを検出して、第１のクロック信号Ｐｃｌｋが供給されている場合に、画像処理回路３３から出力される画像データが選択される第１のモードを表すモード選択信号Ｍｓｅｌを生成する。一方、クロック信号検出回路３８は、第１のクロック信号Ｐｃｌｋが供給されていない場合に、画像パターン生成回路３６から出力される画像データが選択される第２のモードを表すモード選択信号Ｍｓｅｌを生成する。
【００４９】
外部装置から第１のクロック信号Ｐｃｌｋが供給されていない場合には、外部装置から画像データＶｄａｔａも供給されていない可能性が高い。また、外部装置から画像データＶｄａｔａが供給されていたとしても、画像処理回路３３は画像データＶｄａｔａを受け取ることができない。従って、第１のクロック信号Ｐｃｌｋの供給の有無を検出することにより、適切なモードを選択することができる。
【００５０】
また、クロック信号検出回路３８によって生成されるモード選択信号Ｍｓｅｌは、クロック信号生成回路２０にも出力される。クロック信号生成回路２０は、モード選択信号Ｍｓｅｌが第２のモードを表すときに第２のクロック信号Ｓｃｌｋを生成し、モード選択信号Ｍｓｅｌが第１のモードを表すときに動作を停止する。これにより、クロック信号生成回路２０における無駄な消費電力を削減することができる。
【００５１】
図５は、図４に示すクロック信号検出回路の構成例を示す回路図である。クロック信号検出回路３８は、キャパシターＣ１と、抵抗Ｒ１と、インバーター８１及び８２とによって構成されるＣＲ発振回路８０を含んでいる。ＣＲ発振回路８０は、発振動作を行って発振信号ＯＳ１を生成する。ＣＲ発振回路８０の発振周期は、第１のクロック信号Ｐｃｌｋの周期よりも十分長くなるように設定されている。さらに、クロック信号検出回路３８は、インバーター８３と、Ｄフリップフロップ８４〜８６及び８９と、ＥＸＯＲ回路８７と、ＯＲ回路８８とを含んでいる。
【００５２】
最初に、図４に示すホストＣＰＵ１０又は表示制御装置３０ａが、リセット信号ＲＳＴを一定期間ローレベルに活性化し、その後、リセット信号ＲＳＴをハイレベルに非活性化する。これにより、クロック信号検出回路３８がリセットされて、Ｄフリップフロップ８９から出力されるモード選択信号Ｍｓｅｌが、第１のモードを表すローレベルとなる。
【００５３】
インバーター８３及びＤフリップフロップ８４は分周回路を構成しており、リセット信号ＲＳＴが非活性化されると、発振信号ＯＳ１を分周して分周信号ＤＩＶを出力する。Ｄフリップフロップ８５及び８６は、第１のクロック信号Ｐｃｌｋに含まれているパルスに同期して、分周信号ＤＩＶを順次ラッチする。
【００５４】
ＥＸＯＲ回路８７は、Ｄフリップフロップ８５に入力される分周信号ＤＩＶとＤフリップフロップ８６にラッチされた信号との排他的論理和を求め、両者が一致しないときに出力信号をハイレベルとする。ＥＸＯＲ回路８７の出力信号は、ＯＲ回路８８を介してＤフリップフロップ８９に供給される。Ｄフリップフロップ８９は、発振信号ＯＳ１に含まれているパルスの立ち上がりエッジに同期してＥＸＯＲ回路８７の出力信号をラッチすることにより、モード選択信号Ｍｓｅｌを出力する。
【００５５】
ここで、外部装置から第１のクロック信号Ｐｃｌｋが供給されている場合には、発振信号ＯＳ１に含まれているパルスの立ち上がりエッジにおいて、Ｄフリップフロップ８５に入力される分周信号ＤＩＶのレベルとＤフリップフロップ８６にラッチされた信号のレベルとが等しいので、モード選択信号Ｍｓｅｌは第１のモードを表すローレベルとなる。
【００５６】
一方、第１のクロック信号Ｐｃｌｋが供給されていない場合には、発振信号ＯＳ１に含まれているパルスの立ち上がりエッジにおいて、Ｄフリップフロップ８５に入力される分周信号ＤＩＶのレベルとＤフリップフロップ８６にラッチされた信号のレベルとが異なることがあるので、モード選択信号Ｍｓｅｌは第２のモードを表すハイレベルとなる。
【００５７】
Ｄフリップフロップ８９から出力されるモード選択信号Ｍｓｅｌは、ＯＲ回路８８の一方の入力端子にも供給されるので、モード選択信号Ｍｓｅｌが一旦ハイレベルになると、ＯＲ回路８８の出力信号もハイレベルに維持される。従って、Ｄフリップフロップ８９は、モード選択信号Ｍｓｅｌをハイレベルに維持することになる。
【００５８】
第２の実施形態の変形例として、第１のクロック信号Ｐｃｌｋが供給されているか否かを検出する替わりに、垂直同期信号Ｖｓｙｎｃ又は水平同期信号Ｈｓｙｎｃが供給されているか否かを検出しても良い。その場合には、クロック信号検出回路３８の替わりに、垂直同期信号Ｖｓｙｎｃ又は水平同期信号Ｈｓｙｎｃが外部装置から表示制御装置３０ａに供給されているか否かを検出する同期信号検出回路が設けられる。ただし、ＣＲ発振回路８０の発振周期は、垂直同期信号Ｖｓｙｎｃ又は水平同期信号Ｈｓｙｎｃの周期よりも十分長くなるように設定される。
【００５９】
外部装置から垂直同期信号Ｖｓｙｎｃ又は水平同期信号Ｈｓｙｎｃが供給されていない場合には、外部装置から画像データＶｄａｔａも供給されていない可能性が高いので、垂直同期信号Ｖｓｙｎｃ又は水平同期信号Ｈｓｙｎｃの供給の有無を検出することにより、適切なモードを選択することができる。
【００６０】
同期信号検出回路は、垂直同期信号Ｖｓｙｎｃ又は水平同期信号Ｈｓｙｎｃが供給されている場合に、画像処理回路３３から出力される画像データが選択される第１のモードを表すモード選択信号Ｍｓｅｌを生成する。一方、同期信号検出回路は、垂直同期信号Ｖｓｙｎｃ又は水平同期信号Ｈｓｙｎｃが供給されていない場合に、画像パターン生成回路３６から出力される画像データが選択される第２のモードを表すモード選択信号Ｍｓｅｌを生成する。
【００６１】
図６は、本発明の第３の実施形態に係る表示制御装置を用いる電子機器の回路構成を示すブロック図である。図６に示す第３の実施形態に係る表示制御装置３０ｂにおいては、図４に示す第２の実施形態に係る表示制御装置３０ａに対して、クロック信号検出回路３８がアクセス検出回路３９に変更されている。その他の点に関しては、第２の実施形態と同様である。
【００６２】
アクセス検出回路３９は、ホストＣＰＵ１０からのアクセスを検出して、ホストＣＰＵ１０から一定期間内にアクセスがある場合に、画像処理回路３３から出力される画像データが選択される第１のモードを表すモード選択信号Ｍｓｅｌを生成する。一方、アクセス検出回路３９は、ホストＣＰＵ１０から一定期間を超えてアクセスがない場合に、画像パターン生成回路３６から出力される画像データが選択される第２のモードを表すモード選択信号Ｍｓｅｌを生成する。
【００６３】
ホストＣＰＵ１０からアクセスがない場合には、ホストＣＰＵ１０から画像データＶｄａｔａも供給されていない可能性が高いので、ホストＣＰＵ１０からのアクセスの有無を検出することにより、適切なモードを選択することができる。
【００６４】
また、アクセス検出回路３９によって生成されるモード選択信号Ｍｓｅｌは、クロック信号生成回路２０にも出力される。クロック信号生成回路２０は、モード選択信号Ｍｓｅｌが第２のモードを表すときに第２のクロック信号Ｓｃｌｋを生成し、モード選択信号Ｍｓｅｌが第１のモードを表すときに動作を停止する。これにより、クロック信号生成回路２０における無駄な消費電力を削減することができる。
【００６５】
図７は、図６に示すアクセス検出回路の構成例を示す回路図である。アクセス検出回路３９は、キャパシターＣ２と、抵抗Ｒ２と、インバーター９１及び９２とによって構成されるＣＲ発振回路９０を含んでいる。ＣＲ発振回路９０は、発振動作を行って発振信号ＯＳ２を生成する。ＣＲ発振回路９０の発振周期は、ホストＣＰＵ１０からのアクセス周期の１０２３分の１よりも長くなるように設定されている。さらに、アクセス検出回路３９は、反転入力のＮＯＲ回路９３と、カウンター９４と、ＷＤＴ（ウォッチドックタイマー）アサート回路９５と、ＯＲ回路９６と、Ｄフリップフロップ９７とを含んでいる。
【００６６】
通常は、ホストＣＰＵ１０が、定期的にホストインターフェース３１にアクセスし、ホストインターフェース３１は、ホストＣＰＵ１０からのアクセスに応答してアクセス信号をローレベルに活性化する。その場合に、リセット信号ＲＳＴは、図６に示す表示制御装置３０ｂが生成しても良い。あるいは、ホストＣＰＵ１０は、定期的にリセット信号ＲＳＴをローレベルに活性化することにより、表示制御装置３０ｂにアクセスするようにしても良い。
【００６７】
最初に、リセット信号ＲＳＴが一定期間ローレベルに活性化され、その後、リセット信号ＲＳＴがハイレベルに非活性化される。これにより、アクセス検出回路３９がリセットされ、Ｄフリップフロップ９７から出力されるモード選択信号Ｍｓｅｌが、第１のモードを表すローレベルとなる。
【００６８】
カウンター９４は、リセット信号ＲＳＴが非活性化されると、発振信号ＯＳ２に含まれているパルスの立ち上がりエッジに同期して、１０ビットのカウント値Ｃ［９：０］をインクリメントする。通常は、カウント値Ｃが最大値「１０２３」となる前にホストＣＰＵ１０からのアクセスがあるので、カウント値Ｃがゼロに戻るが、ホストＣＰＵ１０からのアクセスがない場合には、カウント値Ｃが最大値「１０２３」となる。
【００６９】
ＷＤＴアサート回路９５は、カウンター９４から出力されるカウント値Ｃを最大値「１０２３」と比較することにより、カウント値Ｃが最大値「１０２３」よりも小さい場合には、出力信号をローレベルに維持する。一方、ＷＤＴアサート回路９５は、カウンター９４から出力されるカウント値Ｃが最大値「１０２３」になると、出力信号をハイレベルに活性化する。
【００７０】
ＷＤＴアサート回路９５の出力信号は、ＯＲ回路９６を介してＤフリップフロップ９７に入力される。Ｄフリップフロップ９７は、発振信号ＯＳ２に含まれているパルスの立ち上がりエッジに同期してＷＤＴアサート回路９５の出力信号をラッチすることにより、モード選択信号Ｍｓｅｌを出力する。
【００７１】
Ｄフリップフロップ９７から出力されるモード選択信号Ｍｓｅｌは、ＯＲ回路９６の一方の入力端子にも供給されるので、モード選択信号Ｍｓｅｌが一旦ハイレベルになると、ＯＲ回路９６の出力信号もハイレベルに維持される。従って、Ｄフリップフロップ９７は、モード選択信号Ｍｓｅｌをハイレベルに維持することになる。
【符号の説明】
【００７２】
１０…ホストＣＰＵ、２０…クロック信号生成回路、３０、３０ａ、３０ｂ…表示制御装置、３１…ホストインターフェース、３２…レジスターブロック、３３…画像処理回路、３４、３７…マルチプレクサー、３５…タイミング生成回路、３６…画像パターン生成回路、３８…クロック信号検出回路、３９…アクセス検出回路、４０…表示装置、５１、５４…カウンター、５２…水平同期信号生成回路、５３、５６…ＮＯＲ回路、５５…垂直同期信号生成回路、６１…カウンター、６２…ＮＯＲ回路、６３…画像データ格納部、６４…マルチプレクサー、８０…ＣＲ発振回路、８１、８２…インバーター、８３…インバーター、８４〜８６、８９…Ｄフリップフロップ、８７…ＥＸＯＲ回路、８８…ＯＲ回路、９０…ＣＲ発振回路、９１、９２…インバーター、９３…ＮＯＲ回路、９４…カウンター、９５…ＷＤＴアサート回路、９６…ＯＲ回路、９７…Ｄフリップフロップ、Ｃ１、Ｃ２…キャパシター、Ｒ１、Ｒ２…抵抗
【図１】
2013156323.tif 000003
【図２】
2013156323.tif 000004
【図４】
2013156323.tif 000005
【図５】
2013156323.tif 000006
【図６】
2013156323.tif 000007
【図７】
2013156323.tif 000008
【図３】
2013156323.tif 000009