(57)【要約】【課題】発振信号を生成しつつスロープ補償電流を出力することが可能な発振回路を提供する。【解決手段】発振回路は、定電流を出力する第１ないし第３の電流源を備える。発振回路は、第１ないし第５のＭＯＳトランジスタを備える。発振回路は、一端が前記第１のＭＯＳトランジスタの他端に接続され、他端が第２の電位線に接続された第１のコンデンサを備える。発振回路は、一端が前記第２のＭＯＳトランジスタの他端に接続され、他端が前記第２の電位線に接続された第１の抵抗を備える。発振回路は、入力が前記第２のＭＯＳトランジスタの一端に接続され、出力が発振出力端子に接続されたインバータ回路を備える。【選択図】図２
2013121174.tif 000002
【特許請求の範囲】
【請求項１】
一端が第１の電位線に接続され、定電流を出力する第１の電流源と、
一端が前記第１の電流源の他端に接続され、ダイオード接続された第１導電型の第１のＭＯＳトランジスタと、
一端が前記第１のＭＯＳトランジスタの他端に接続され、他端が第２の電位線に接続された第１のコンデンサと、
一端が前記第１の電位線に接続され、定電流を出力する第２の電流源と、
一端が前記第２の電流源の他端に接続され、ゲートが前記第１のＭＯＳトランジスタの一端に接続された第１導電型の第２のＭＯＳトランジスタと、
一端が前記第２のＭＯＳトランジスタの他端に接続され、他端が前記第２の電位線に接続された第１の抵抗と、
一端が前記第１の電位線に接続され、定電流を出力する第３の電流源と、
一端が前記第３の電流源の他端に接続され、他端が前記第１の抵抗の一端に接続され、ゲートが前記第２のＭＯＳトランジスタの一端に接続された第１導電型の第３のＭＯＳトランジスタと、
入力が前記第２のＭＯＳトランジスタの一端に接続され、出力が発振出力端子に接続されたインバータ回路と、
一端が前記第１のコンデンサの一端に接続され、他端が前記第１のコンデンサの他端に接続され、ゲートが前記インバータ回路の出力に接続された第１導電型の第４のＭＯＳトランジスタと、
一端が前記第１の抵抗の一端に接続され、他端が前記第２の電位線に接続され、ゲートが前記インバータ回路の出力に接続された第１導電型の第５のＭＯＳトランジスタと、を備えることを特徴とする発振回路。
【請求項２】
ゲートが前記第２のＭＯＳトランジスタのゲートに接続された第１導電型の第６のＭＯＳトランジスタと、
前記第１の電位線と前記第６のＭＯＳトランジスタの一端との間に流れる電流をカレントミラーした電流を、スロープ補償電流として、前記第１の電位線とスロープ補償端子との間に流すカレントミラー回路と、
一端が前記第６のＭＯＳトランジスタの他端に接続され、他端が前記第２の電位線に接続された第２の抵抗と、をさらに備えることを特徴とする請求項１に記載の発振回路。
【請求項３】
前記カレントミラー回路は、
一端が前記第１の電位線に接続され、他端が前記第６のＭＯＳトランジスタの一端に接続され、ダイオード接続された第２導電型の第７のＭＯＳトランジスタと、
一端が前記第１の電位線に接続され、他端が前記スロープ補償端子に接続され、ゲートが前記第７のＭＯＳトランジスタのゲートに接続された第２導電型の第８のＭＯＳトランジスタと、を有することを特徴とする請求項２に記載の発振回路。
【請求項４】
前記第１のＭＯＳトランジスタのしきい値電圧は、前記第２のＭＯＳトランジスタのしきい値電圧よりも小さいことを特徴とする請求項１ないし３のいずれか一項に記載の発振回路。
【請求項５】
前記第１のＭＯＳトランジスタのサイズは、前記第２のＭＯＳトランジスタのサイズよりも大きいことを特徴とする請求項４に記載の発振回路。
【請求項６】
前記第１のＭＯＳトランジスタのサイズは、前記第２のＭＯＳトランジスタのサイズと同じであり、
前記第２の電流源が出力する前記定電流は、前記第１の電流源が出力する前記定電流よりも大きいことを特徴とする請求項４に記載の発振回路。
【請求項７】
前記第１ないし第５のＭＯＳトランジスタは、同一の半導体基板上に形成されていることを特徴とする請求項１ないし６のいずれか一項に記載の発振回路。
【請求項８】
出力端子と接地との間に出力コンデンサが接続され、前記出力端子にインダクタの一端が接続されるＤＣ−ＤＣコンバータであって、
一端が入力端子に接続され、他端が前記インダクタの他端に接続されるハイサイドＭＯＳトランジスタと、
一端が前記ハイサイドＭＯＳトランジスタの他端に接続され、他端が接地に接続されたロウサイドＭＯＳトランジスタと、
前記出力端子の電圧を分圧したモニタ電圧を出力する分圧回路と、
前記モニタ電圧と基準電圧とを比較し、この比較結果に応じた誤差信号を出力するエラーアンプと、
前記ハイサイドＭＯＳトランジスタに流れる電流を検出し、この検出結果に応じた電流信号を出力する電流検出回路と、
前記電流信号にスロープ補償電流を加算した演算信号を出力する演算回路と、
前記演算信号と前記誤差信号とを比較し、この比較結果に応じた信号を出力するＰＷＭコンパレータと、
発振信号を出力する発振回路と、
前記ＰＷＭコンパレータが出力した信号に基づいて、前記発振信号を用いて、前記ハイサイドＭＯＳトランジスタと前記ロウサイドＭＯＳトランジスタとを相補的にオンまたはオフに制御するＰＷＭ信号を出力する制御回路と、を備え、
前記発振回路は、
一端が第１の電位線に接続され、定電流を出力する第１の電流源と、
一端が前記第１の電流源の他端に接続され、ダイオード接続された第１導電型の第１のＭＯＳトランジスタと、
一端が前記第１のＭＯＳトランジスタの他端に接続され、他端が第２の電位線に接続された第１のコンデンサと、
一端が前記第１の電位線に接続され、定電流を出力する第２の電流源と、
一端が前記第２の電流源の他端に接続され、ゲートが前記第１のＭＯＳトランジスタの一端に接続された第１導電型の第２のＭＯＳトランジスタと、
一端が前記第２のＭＯＳトランジスタの他端に接続され、他端が前記第２の電位線に接続された第１の抵抗と、
一端が前記第１の電位線に接続され、定電流を出力する第３の電流源と、
一端が前記第３の電流源の他端に接続され、他端が前記第１の抵抗の一端に接続され、ゲートが前記第２のＭＯＳトランジスタの一端に接続された第１導電型の第３のＭＯＳトランジスタと、
入力が前記第２のＭＯＳトランジスタの一端に接続され、出力が発振出力端子に接続されたインバータ回路と、
一端が前記第１のコンデンサの一端に接続され、他端が前記第１のコンデンサの他端に接続され、ゲートが前記インバータ回路の出力に接続された第１導電型の第４のＭＯＳトランジスタと、
一端が前記第１の抵抗の一端に接続され、他端が前記第２の電位線に接続され、ゲートが前記インバータ回路の出力に接続された第１導電型の第５のＭＯＳトランジスタと、を有することを特徴とするＤＣ−ＤＣコンバータ。
【請求項９】
前記発振回路は、
ゲートが前記第２のＭＯＳトランジスタのゲートに接続された第１導電型の第６のＭＯＳトランジスタと、
前記第１の電位線と前記第６のＭＯＳトランジスタの一端との間に流れる電流をカレントミラーした電流を、前記スロープ補償電流として、前記第１の電位線とスロープ補償端子との間に流すカレントミラー回路と、
一端が前記第６のＭＯＳトランジスタの他端に接続され、他端が前記第２の電位線に接続された第２の抵抗と、をさらに備えることを特徴とする請求項８に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
発振回路、およびＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
従来、発振回路には、例えば、差動増幅を用いて、ＭＯＳトランジスタ（ＭＯＳＦＥＴ）のしきい値ばらつきの発振周波数に対する影響を受けにくくするものがある。
【０００３】
この従来の発振回路の構成では、ＤＣ−ＤＣコンバータに適用する場合、スロープ補償のためのランプ波形を発振回路のランプ波形から取り出すのが困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−４８６９０号公報
【特許文献２】特開平１１−２３９０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発振信号を生成しつつスロープ補償電流を出力することが可能な発振回路およびＤＣ−ＤＣコンバータを提供する。
【課題を解決するための手段】
【０００６】
実施形態に従った発振回路は、一端が第１の電位線に接続され、定電流を出力する第１の電流源を備える。発振回路は、一端が前記第１の電流源の他端に接続され、ダイオード接続された第１導電型の第１のＭＯＳトランジスタを備える。発振回路は、一端が前記第１のＭＯＳトランジスタの他端に接続され、他端が第２の電位線に接続された第１のコンデンサを備える。発振回路は、一端が前記第１の電位線に接続され、定電流を出力する第２の電流源を備える。発振回路は、一端が前記第２の電流源の他端に接続され、ゲートが前記第１のＭＯＳトランジスタの一端に接続された第１導電型の第２のＭＯＳトランジスタを備える。発振回路は、一端が前記第２のＭＯＳトランジスタの他端に接続され、他端が前記第２の電位線に接続された第１の抵抗を備える。発振回路は、一端が前記第１の電位線に接続され、定電流を出力する第３の電流源を備える。発振回路は、一端が前記第３の電流源の他端に接続され、他端が前記第１の抵抗の一端に接続され、ゲートが前記第２のＭＯＳトランジスタの一端に接続された第１導電型の第３のＭＯＳトランジスタを備える。発振回路は、入力が前記第２のＭＯＳトランジスタの一端に接続され、出力が発振出力端子に接続されたインバータ回路を備える。発振回路は、一端が前記第１のコンデンサの一端に接続され、他端が前記第１のコンデンサの他端に接続され、ゲートが前記インバータ回路の出力に接続された第１導電型の第４のＭＯＳトランジスタを備える。発振回路は、一端が前記第１の抵抗の一端に接続され、他端が前記第２の電位線に接続され、ゲートが前記インバータ回路の出力に接続された第１導電型の第５のＭＯＳトランジスタと、を備える。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態に係るＤＣ−ＤＣコンバータ１０００の構成の一例を示す回路図である。
【図２】図２は、図１に示す発振回路１００の構成の一例を示す回路図である。
【図３】図３は、図２に示す発振回路１００が出力するスロープ補償電流と発振信号の波形の一例を示す波形図である。
【発明を実施するための形態】
【０００８】
以下、実施形態について図面に基づいて説明する。
【０００９】
なお、以下の実施形態では、第１の電位線が電源に接続され、第２の電位線が接地に接続され、第１導電型のＭＯＳトランジスタがｎＭＯＳトランジスタであり、第２導電型のＭＯＳトランジスタがｐＭＯＳトランジスタである場合について説明する。
【００１０】
しかし、回路の極性が逆になる場合、すなわち、第１の電位線が接地に接続され、第２の電位線が電源に接続され、第１導電型のＭＯＳトランジスタがｐＭＯＳトランジスタであり、第２導電型のＭＯＳトランジスタがｎＭＯＳトランジスタである場合も同様に説明される。
【第１の実施形態】
【００１１】
図１は、第１の実施形態に係るＤＣ−ＤＣコンバータ１０００の構成の一例を示す回路図である。
【００１２】
図１に示すように、ＤＣ−ＤＣコンバータ１０００は、ハイサイドＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ１と、ロウサイドＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ２と、インダクタＬと、出力コンデンサＣｏｕｔと、エラーアンプＥＡと、ＰＷＭコンパレータＣＯＭＰと、第１のドライバ回路Ｄ１と、第２のドライバ回路Ｄ２と、制御回路１と、電流検出回路２と、演算回路（加算器）３と、分圧回路４と、基準電圧生成回路５と、位相補償回路６と、発振回路１００と、を備える。このＤＣ−ＤＣコンバータ１０００は、入力端子Ｔｉｎに入力電圧Ｖｉｎが印加され、出力端子Ｔｏｕｔから出力電圧Ｖｏｕｔを出力する電流モードＤＣ−ＤＣコンバータである。
【００１３】
ハイサイドＭＯＳトランジスタＭ１は、一端（ソース）が入力端子Ｔｉｎに接続されている。
【００１４】
ロウサイドＭＯＳトランジスタＭ２は、一端（ドレイン）がハイサイドＭＯＳトランジスタＭ１の他端（ドレイン）に接続され、他端（ソース）が接地に接続されている。
【００１５】
インダクタＬは、一端がハイサイドＭＯＳトランジスタＭ１の他端（ドレイン）に接続され、他端が出力端子Ｔｏｕｔに接続されている。
【００１６】
出力コンデンサＣｏｕｔは、出力端子Ｔｏｕｔと接地との間に接続されている。
【００１７】
分圧回路４は、出力端子Ｔｏｕｔの電圧を分圧したモニタ電圧Ｖｍを出力するようになっている。
【００１８】
この分圧回路４は、図１に示すように、出力端子Ｔｏｕｔと接地との間で、直列に接続された分圧抵抗ＲＦＢ１、ＲＦＢ２を有する。モニタ電圧Ｖｍは、出力電圧Ｖｏｕｔを、分圧抵抗ＲＦＢ１、ＲＦＢ２の分圧比で分圧した値となる。
【００１９】
基準電圧生成回路は、基準電圧ＶＲＥＦを生成するようになっている。
【００２０】
エラーアンプＥＡは、モニタ電圧Ｖｍと基準電圧ＶＲＥＦとを比較し、この比較結果に応じた誤差信号Ｓ１を出力するようになっている。
【００２１】
位相補償回路６は、誤差信号Ｓ１の位相を補償するようになっている。
【００２２】
この位相補償回路６は、位相補償用抵抗Ｒｃと、位相補償用コンデンサＣｃと、を有する。
【００２３】
位相補償用抵抗Ｒｃは、一端がエラーアンプＥＡの出力に接続されている。
【００２４】
位相補償用コンデンサＣｃは、位相補償用抵抗Ｒｃの他端と接地との間に接続されている。
【００２５】
また、電流検出回路２は、ハイサイドＭＯＳトランジスタＭ１に流れる電流を検出し、この検出結果に応じた電流信号Ｉｄを出力するようになっている。
【００２６】
発振回路１００は、発振信号Ｖｆを出力するようになっている。さらに、後述のように、この発振回路１００は、スロープ補償電流Ｉｃを出力するようになっている。
【００２７】
演算回路３は、電流検出回路２が出力した電流信号Ｉｄにスロープ補償電流Ｉｃを加算した演算信号Ｓ２を出力するようになっている。
【００２８】
ＰＷＭコンパレータＣＯＭＰは、演算信号Ｓ２と誤差信号Ｓ１とを比較し、この比較結果に応じた信号を出力するようになっている。
【００２９】
制御回路１は、ＰＷＭコンパレータＣＯＭＰが出力した信号に基づいて、発振信号Ｖｆを用いて、ハイサイドＭＯＳトランジスタＭ１とロウサイドＭＯＳトランジスタＭ２とを相補的にオンまたはオフに制御するＰＷＭ信号を出力するようになっている。
【００３０】
第１のドライバ回路Ｄ１は、ＰＷＭ信号に基づいてハイサイドＭＯＳトランジスタＭ１のゲートにゲート電圧を印加するようになっている。
【００３１】
第２のドライバ回路Ｄ２は、ＰＷＭ信号に基づいてロウサイドＭＯＳトランジスタＭ２のゲートにゲート電圧を印加するようになっている。
【００３２】
ここで、図２は、図１に示す発振回路１００の構成の一例を示す回路図である。
【００３３】
図２に示すように、発振回路１００は、第１の電流源ＩＳ１と、第２の電流源ＩＳ２と、第３の電流源ＩＳ３と、第１導電型の第１のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｑ１と、第１導電型の第２のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｑ２と、第１導電型の第３のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｑ３と、第１導電型の第４のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｑ４と、第１導電型の第５のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｑ５と、第１導電型の第６のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｑ６と、第１のコンデンサＣ１と、第１の抵抗Ｒ１と、第２の抵抗Ｒ２と、インバータ回路ＩＶと、カレントミラー回路ＣＭと、を備える。
【００３４】
第１の電流源ＩＳ１は、一端が第１の電位線Ｖ１に接続され、定電流Ｉ１を出力するようになっている。
【００３５】
第１のＭＯＳトランジスタＱ１は、一端（ドレイン）が第１の電流源ＩＳ１の他端に接続され、ダイオード接続されている。
【００３６】
第１のコンデンサＣ１は、一端が第１のＭＯＳトランジスタＱ１の他端（ソース）に接続され、他端が第２の電位線Ｖ２に接続されている。
【００３７】
第２の電流源ＩＳ２は、一端が第１の電位線Ｖ１に接続され、定電流Ｉ２を出力するようになっている。
【００３８】
第２のＭＯＳトランジスタＱ２は、一端（ドレイン）が第２の電流源ＩＳ２の他端に接続され、ゲートが第１のＭＯＳトランジスタＱ１の一端に接続されている。
【００３９】
なお、第１のＭＯＳトランジスタＱ１のしきい値電圧Ｖｔｈ（Ｑ１）は、この第２のＭＯＳトランジスタＱ２のしきい値電圧Ｖｔｈ（Ｑ２）よりも小さくなるように設定される。このような条件に設定するために、例えば、定電流Ｉ１が定電流Ｉ２と等しい場合、第１のＭＯＳトランジスタＱ１のサイズは、第２のＭＯＳトランジスタＱ２のサイズよりも大きく設定される。また、例えば、第１のＭＯＳトランジスタＱ１のサイズが、第２のＭＯＳトランジスタＱ２のサイズと同じに設定し、第２の電流源ＩＳ２が出力する定電流Ｉ２が、第１の電流源ＩＳ１が出力する定電流Ｉ３よりも大きくなるように設定してもよい。
【００４０】
第１の抵抗Ｒ１は、一端が第２のＭＯＳトランジスタＱ２の他端（ソース）に接続され、他端が第２の電位線Ｖ２に接続されている。
【００４１】
第３の電流源ＩＳ３は、一端が第１の電位線Ｖ１に接続され、定電流Ｉ３を出力するようになっている。
【００４２】
第３のＭＯＳトランジスタＱ３は、一端（ドレイン）が第３の電流源ＩＳ３の他端に接続され、他端（ソース）が第１の抵抗Ｒ１の一端に接続され、ゲートが第２のＭＯＳトランジスタＱ２の一端（ドレイン）、すなわちゲートに接続されている。
【００４３】
なお、第２、第３の電流源ＩＳ１、ＩＳ２と、第２、第３のＭＯＳトランジスタＱ２、Ｑ３と、第１の抵抗Ｒ１とは、ヒステリシスアンプとして機能する。
【００４４】
インバータ回路ＩＶは、入力が第２のＭＯＳトランジスタＱ２の一端に接続され、出力が発振出力端子Ｔｆに接続されている。
【００４５】
このインバータ回路ＩＶは、図２に示すように、例えば、第２のＭＯＳトランジスタＱ２の一端と発振出力端子Ｔｆとの間で、直列に接続された奇数個（ここでは、３個）のインバータ（ＣＭＯＳインバータ）ＩＶ１、ＩＶ２、ＩＶ３を含む。
【００４６】
このように、インバータ回路ＩＶはヒステリシスアンプの出力をＣＭＯＳインバータで増幅した発振信号Ｖｆを出力するようになっている。
【００４７】
第４のＭＯＳトランジスタＱ４は、一端（ドレイン）が第１のコンデンサＣ１の一端に接続され、他端（ソース）が第１のコンデンサＣ１の他端に接続され、ゲートがインバータ回路ＩＶの出力に接続されている。
【００４８】
第５のＭＯＳトランジスタＱ５は、一端（ドレイン）が第１の抵抗Ｒ１の一端に接続され、他端（ソース）が第２の電位線に接続され、ゲートがインバータ回路ＩＶの出力に接続されている。
【００４９】
第６のＭＯＳトランジスタＱ６は、ゲートが第２のＭＯＳトランジスタＱ２のゲートに接続されている。
【００５０】
カレントミラー回路ＣＭは、第１の電位線Ｖ１と第６のＭＯＳトランジスタＱ６の一端（ドレイン）との間に流れる電流Ｉ４をカレントミラーした電流を、スロープ補償電流Ｉｃとして、第１の電位線Ｖ１とスロープ補償端子Ｔｃとの間に流すようになっている。
【００５１】
このカレントミラー回路ＣＭは、第２導電型の第７のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｑ７と、第２導電型の第８のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｑ８と、を有する。
【００５２】
第７のＭＯＳトランジスタＱ７は、一端（ソース）が第１の電位線Ｖ１に接続され、他端（ドレイン）が第６のＭＯＳトランジスタＱ６の一端（ドレイン）に接続され、ダイオード接続されている。
【００５３】
第８のＭＯＳトランジスタＱ８は、一端（ソース）が第１の電位線Ｖ１に接続され、他端（ドレイン）がスロープ補償端子Ｔｃに接続され、ゲートが第７のＭＯＳトランジスタＱ７のゲートに接続されている。
【００５４】
すなわち、第７のＭＯＳトランジスタＱ７に流れる電流をカレントミラーした電流が、第８のＭＯＳトランジスタＱ８に流れる。この第８のＭＯＳトランジスタＱ８に流れる電流が、スロープ補償電流Ｉｃとして、スロープ補償端子Ｔｃから出力される。
【００５５】
また、第２の抵抗Ｒ２は、一端が第６のＭＯＳトランジスタＱ６の他端（ソース）に接続され、他端が第２の電位線Ｖ２に接続されている。この第２の抵抗Ｒ２には、第７のＭＯＳトランジスタＱ７に流れる電流が流れる。
【００５６】
なお、第１ないし第５のＭＯＳトランジスタＱ１〜Ｑ５は、同一の半導体基板上に形成されている。すなわち、第１ないし第５のＭＯＳトランジスタＱ１〜Ｑ５は、同一の半導体基板上に同じ製造プロセスで同時に形成される。これにより、第１ないし第５のＭＯＳトランジスタＱ１〜Ｑ５の間では、製造ばらつきの影響が低減でき、これらのサイズは、比例関係にある。
【００５７】
ここで、以上のような構成を有する本実施形態に係る発振回路の特性について検討する。
【００５８】
図３は、図２に示す発振回路１００が出力するスロープ補償電流と発振信号の波形の一例を示す波形図である。
【００５９】
図３に示すように、時間ｔ０〜ｔ１の間、発振信号Ｖｆが“Ｌｏｗ”レベルであるので、第４のＭＯＳトランジスタＱ４がオフしているため、第１のコンデンサＣ１は定電流Ｉ１によって充電される。
【００６０】
そして、時間ｔ１において、第１のコンデンサＣ１の充電電圧ＶＣ１と、第１のＭＯＳトランジスタＱ１のしきい値電圧Ｖｔｈ（Ｑ１）の和が、第２のＭＯＳトランジスタＱ２のしきい値電圧Ｖｔｈ（Ｑ２）を超えると、第２のＭＯＳトランジスタＱ２がオンする。
【００６１】
なお、時間ｔ１までは、発振信号Ｖｆが“Ｌｏｗ”レベルであるので、第５のＭＯＳトランジスタＱ５はオフしている。そして、第２のＭＯＳトランジスタＱ２のソース電圧は、定電流Ｉ３が第１の抵抗Ｒ１に流れる電圧降下に相当する。すなわち、この電圧（Ｉ３×Ｒ１）分だけ第１のコンデンサＣ１が充電されると第２のＭＯＳトランジスタＱ２がオンする（時間ｔ１）。
【００６２】
次に、第２のＭＯＳトランジスタＱ２がオンすると、インバータＩＶ１の入力が“Ｌｏｗ”レベルになり、インバータＩＶ３の出力、すなわち発振信号Ｖｆが“Ｈｉｇｈ”レベルとなる（時間ｔ１）。これにより、第４、第５のＭＯＳトランジスタＱ４、Ｑ５がオンする。これにより、第１のコンデンサＣ１が放電され、充電電圧ＶＣ１が接地電圧になる。さらに、第２のＭＯＳトランジスタＱ２のソースは、接地される。
【００６３】
ここで、既述のように、第１のＭＯＳトランジスタＱ１のしきい値電圧Ｖｔｈ（Ｑ１）は、第２のＭＯＳトランジスタＱ２のしきい値電圧Ｖｔｈ（Ｑ２）よりも小さくなるように設定されている。したがって、第１のコンデンサＣ１の充電電圧ＶＣ１が接地電圧になると、第２のＭＯＳトランジスタＱ２のゲートには、しきい値電圧Ｖｔｈ（Ｑ２）よりも小さいしきい値電圧Ｖｔｈ（Ｑ１）が印加されることになる。これにより、第２のＭＯＳトランジスタＱ２はオフする。
【００６４】
これにより、インバータＩＶ１の入力が“Ｈｉｇｈ”レベルになり、インバータＩＶ３の出力、すなわち発振信号Ｖｆが“Ｌｏｗ”レベルとなる（時間ｔ２）。
【００６５】
以降、同様の動作が繰り返されることにより、発振回路１００は、所定の周波数の発振信号Ｖｆを出力することとなる。さらに、第１のコンデンサＣ１は、ノコギリ波状の充放電を繰り返す。
【００６６】
ここで、既述のように、第６のＭＯＳトランジスタＱ６のゲートは、第２のＭＯＳトランジスタＱ２のゲートに接続されている。したがって、第１のＭＯＳトランジスタＱ１の電圧降下と、第６のＭＯＳトランジスタＱ６ゲート・ソース間電圧とがほぼ等しくなる。
【００６７】
このため、第６のＭＯＳトランジスタＱ６ソースに接続された第２の抵抗Ｒ２には、第１のＣ１とほぼ同じ電圧降下が発生する。すなわち、第１のコンデンサＣ１の充電電圧ＶＣ１の発振波形に応じたドレイン電流が第６のＭＯＳトランジスタＱ６に流れる。この電流をカレントミラー回路ＣＭでカレントミラーした電流を、ＤＣ−ＤＣコンバータ１０００のスロープ補償電流として使用する。
【００６８】
以上のように、本実施形態に係る発振回路によれば、発振信号を生成しつつスロープ補償電流を出力することができる。
【００６９】
また、本実施形態では、２段の直結回路でヒステリシスアンプを構成し、発振回路の消費電流を低減しながら、より高い周波数での安定な発振を可能にすることができる。さらに、本実施形態では、２段アンプの入力にコンデンサと直列にダイオード接続されたＭＯＳトランジスタによりＭＯＳトランジスタのしきい値依存性をキャンセルし、製品バラツキを低減できる。また、電流モードのＤＣ−ＤＣコンバータに適用する場合、発振波形のランプ波形から、スロープ補償のための信号を取り出すことができるため回路構成が簡略化できる。
【００７０】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【００７１】
１００  発振回路
１０００  ＤＣ−ＤＣコンバータ
【図１】
2013121174.tif 000003
【図２】
2013121174.tif 000004
【図３】
2013121174.tif 000005