(57)【要約】      （修正有）【課題】半導体集積回路の設計において、電源電位降下誤差を低減する。【解決手段】設計装置１０は、電位降下解析部１４３、第１セル置換部１２１、改善効果計算部１６、第２セル置換部１２２、出力部１９を備え、電位降下解析部１４３は、第１セルと、より高い動作閾値の第２セルに関する情報を含むセルライブラリと、ターゲットデバイスのハードウェア構成を示す設計データに基づいて、電位降下最大点を特定し、第１セル置換部１２１は、置換可能な第１セルが第２セルに置換されるように設計データを書き換え、改善効果計算部１６は、第２セルを第１セルに置換することにより得られるタイミング改善効果を計算し、第２セル置換部１２２は、タイミング改善効果に基づいて第２セルの中から置換候補セルを抽出し、置換候補セルが第１セルに置換されるように設計データを書き換え、出力部１９は、第２セル置換部１２２により書き換えられた設計データを出力する。【選択図】図１
2013143008.tif 000002
【特許請求の範囲】
【請求項１】
第１動作閾値で動作する第１セルに関する情報と、前記第１動作閾値より高い第２動作閾値で動作する第２セルに関する情報と、を含むセルライブラリと、前記第１セルを含むターゲットデバイスのハードウェア構成を示す設計データと、に基づいて、電位降下量が最大となる電位降下最大点を特定する電位降下解析部と、
前記ターゲットデバイスに含まれる第１セルのうち、データパス上で置換可能な第１セルが前記第２セルに置換されるように、前記設計データを書き換える第１セル置換部と、
前記第１セル置換部により書き換えられた設計データに対応するターゲットデバイスに含まれる第２セルを前記第１セルに置換することにより得られる動作タイミングの改善量である、タイミング改善効果を計算する改善効果計算部と、
前記タイミング改善効果に基づいて、前記第１セル置換部により書き換えられた設計データに対応するターゲットデバイスに含まれる第２セルの中から、少なくとも１つの置換候補セルを抽出し、前記置換候補セルが前記第１セルに置換されるように、前記第１セル置換部により書き換えられた設計データを書き換える第２セル置換部と、
前記第２セル置換部により書き換えられた設計データを出力する出力部と、を備えることを特徴とする設計装置。
【請求項２】
前記第２セル置換部は、
前記タイミング改善効果に基づいて、前記第２セルをソートし、
前記タイミング改善効果が第１タイミング閾値より大きい第２セルを、第１置換候補セルとして抽出し、
前記第１置換候補セルが前記第１セルに置換されるように、前記第１セル置換部により書き換えられた設計データを書き換える、請求項１に記載の設計装置。
【請求項３】
前記第２セル置換部は、さらに、
前記第１置換候補セルの数が上限数に達していない場合に、前記タイミング改善効果が前記第１タイミング閾値以下の第２セルのうち少なくとも１つを、第２置換候補セルとして抽出し、
前記第１置換候補セル及び前記第２置換候補セルが前記第１セルに置換されるように、前記第１セル置換部により書き換えられた設計データを書き換える、請求項２に記載の設計装置。
【請求項４】
前記第２セル置換部は、前記電位降下最大点からの距離に基づいて、前記置換候補セルが前記第１セルに置換されるように、前記第１セル置換部により書き換えられた設計データを書き換える、請求項１乃至３の何れかに記載の設計装置。
【請求項５】
前記第２セル置換部は、前記ターゲットデバイスの電源供給点からの距離に基づいて、前記置換候補セルが前記第１セルに置換されるように、前記第１セル置換部により書き換えられた設計データを書き換える、請求項１乃至４の何れかに記載の設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、設計装置に関する。
【背景技術】
【０００２】
一般に、半導体集積回路の設計では、複数のレジスタが配置され、次いで、複数のレジスタ同士を接続するデータパスが配置され、次いで、データパス上を流れるデータ信号に対して論理演算を行う論理セルが配置され、次いで、半導体集積回路のリーク電流を低減するために、論理セルの閾値電圧（即ち、論理セルの種類）が変更される。
【０００３】
論理セルの種類の変更では、半導体集積回路が所定のタイミング制約を満たすことが求められ、且つ、電源配線の電位降下量のバラツキ（以下「電源電位降下誤差」という）を最小限にすることが望ましい。
【０００４】
しかしながら、従来の論理セルの種類の変更では、電源配線の電位降下量を考慮せずに、変更すべき論理セルを決定するので、タイミング制約を満たしながらリーク電流を低減することはできるが、電源電位降下誤差を低減することはできない。その結果、電源電位降下誤差の高さに起因して、半導体集積回路の歩留まりが低くなる、という問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−６６２３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、半導体集積回路の設計において、電源電位降下誤差を低減することである。
【課題を解決するための手段】
【０００７】
本発明の実施形態の設計装置は、電位降下解析部と、第１セル置換部と、改善効果計算部と、第２セル置換部と、出力部と、を備える。電位降下解析部は、第１動作閾値で動作する第１セルに関する情報と、前記第１動作閾値より高い第２動作閾値で動作する第２セルに関する情報と、を含むセルライブラリと、前記第１セルを含むターゲットデバイスのハードウェア構成を示す設計データと、に基づいて、電位降下量が最大となる電位降下最大点を特定する。第１セル置換部は、前記ターゲットデバイスに含まれる第１セルのうち、データパス上で置換可能な第１セルが前記第２セルに置換されるように、前記設計データを書き換える。改善効果計算部は、前記第１セル置換部により書き換えられた設計データに対応するターゲットデバイスに含まれる第２セルを前記第１セルに置換することにより得られる動作タイミングの改善量である、タイミング改善効果を計算する。第２セル置換部は、前記タイミング改善効果に基づいて、前記第１セル置換部により書き換えられた設計データに対応するターゲットデバイスに含まれる第２セルの中から、少なくとも１つの置換候補セルを抽出し、前記置換候補セルが前記第１セルに置換されるように、前記第１セル置換部により書き換えられた設計データを書き換える。出力部は、前記第２セル置換部により書き換えられた設計データを出力する。
【図面の簡単な説明】
【０００８】
【図１】本実施形態の設計装置１０の構成を示すブロック図。
【図２】本実施形態の設計処理のフローチャート。
【図３】本実施形態の第１タイミング解析（Ｓ１０４）の結果の概略図。
【図４】本実施形態の置換候補セル抽出（Ｓ１０８）のフローチャート。
【図５】本実施形態のＳ１０８−１の結果の概略図。
【図６】本実施形態のＳ１０８−２の説明図。
【図７】本実施形態の第２置換候補セル抽出（Ｓ１０８−４）のフローチャート。
【図８】本実施形態の第２置換候補セル抽出（Ｓ１０８−４）の説明図。
【図９】本実施形態の比較例の効果の説明図。
【図１０】本実施形態の効果の説明図。
【図１１】本実施形態の第１変形例の効果の説明図。
【図１２】本実施形態の第２変形例の効果の説明図。
【図１３】本実施形態の第３変形例の効果の説明図。
【発明を実施するための形態】
【０００９】
本実施形態について、図面を参照して説明する。
【００１０】
本実施形態の用語の定義について説明する。
【００１１】
本実施形態において、第１セル及び第２セルとは、設計対象である半導体集積回路（以下「ターゲットデバイス」）に含まれる機能ブロックである。第１セルは、第１動作閾値に基づいて動作する。第２セルは、第２動作閾値に基づいて動作する。第２動作閾値は、第１動作閾値より高い。即ち、第１セルは、第２セルと比較して、高速で動作するが、リーク電流が大きい。
【００１２】
本実施形態の設計装置の構成について説明する。図１は、本実施形態の設計装置１０の構成を示すブロック図である。
【００１３】
図１に示すように、設計装置１０は、セルライブラリと、制約データと、設計データと、を入力し、最適設計データを出力する装置である。例えば、設計装置１０は、コンピュータがコンピュータプログラムを起動することによって実現される。
【００１４】
セルライブラリとは、ターゲットデバイスに用いられる部品（以下「セル」という）に関する情報（例えば、種類、動作速度及びリーク電流）を示すデータである。セルライブラリは、第１セルに関する情報と、第２セルに関する情報と、を含む。
【００１５】
制約データとは、ターゲットデバイスのタイミング制約を示すデータである。例えば、制約データは、ＳＤＣ（Ｓｙｎｏｐｓｙｓ  Ｄｅｓｉｇｎ  Ｃｏｎｓｔｒａｉｎｔｓ）データである。
【００１６】
設計データとは、ターゲットデバイスのハードウェア構成（当該ハードウェア構成に用いられるモジュール（例えば、セル及び電源配線）と、当該モジュールのレイアウト（例えば、位置））と、を示すデータである。設計データに示されるターゲットデバイスには、第１セルが含まれる。即ち、設計データは、タイミング制約を考慮して生成されたデータである。最適設計データとは、ターゲットデバイスの電源電位降下誤差が低減するように設計データが最適化されたデータである。最適設計データに示されるターゲットデバイスに含まれるセルは、第１セルと、第２セルと、の組み合わせである。即ち、最適設計データは、タイミング制約と、リーク電流と、を考慮して生成されたデータである。例えば、設計データ及び最適設計データは、Ｖｅｒｉｌｏｇデータである。
【００１７】
設計装置１０は、セル置換部１２（第１セル置換部１２１及び第２セル置換部１２２）と、解析部１４（第１解析部１４１、第２解析部１４２及び電位降下解析部１４３）と、改善効果計算部１６と、デザインルールチェッカ１８と、出力部１９と、を備える。設計装置１０の各部については、後述する。
【００１８】
本実施形態の設計装置の動作について説明する。図２は、本実施形態の設計処理のフローチャートである。
【００１９】
＜Ｓ１００＞  電源電位降下解析では、電位降下解析部１４３が、セルライブラリと、設計データと、に基づいて、設計データに対応するターゲットデバイスを構成する電源配線の電位降下量を計算する。次いで、電位降下解析部１４３が、電位降下量が最大となる電源配線の位置（以下、「電位降下最大点」という）を特定する。
【００２０】
＜Ｓ１０２＞  第１セル置換では、第１セル置換部１２１が、設計データに対応するターゲットデバイスに含まれる第１セルのうち、データパス上で置換可能なセル（以下「置換可能セル」という）の全てが第２セルに置換されるように、設計データを書き換える。例えば、第１セル置換部１２１は、Ｖｅｒｉｌｏｇデータの第１セルに対応する記述を、第２セルに対応する記述に書き換える。
【００２１】
＜Ｓ１０４＞  第１タイミング解析では、第１解析部１４１が、Ｓ１０２で得られた設計データに対応する動作タイミングを計算する。次いで、改善効果計算部１６が、Ｓ１０２で得られた設計データに対応するターゲットデバイスに含まれる第２セルについて、タイミング改善効果を計算する。タイミング改善効果とは、第２セルを第１セルに置換することにより得られる動作タイミングの改善量である。これにより、全ての第２セルについてのタイミング改善効果が得られる。図３は、本実施形態の第１タイミング解析（Ｓ１０４）の結果の概略図である。
【００２２】
図３では、横軸がセル番号であり、縦軸がタイミング改善効果である。セル番号とは、第２セルを特定する情報である。図３に示すように、Ｓ１０４では、セル番号とタイミング改善効果との関係が得られる。
【００２３】
＜Ｓ１０６＞  デザインインルールチェッカ１８が、全てのデータパスについて、Ｓ１０４の結果が、制約データに対応するタイミング制約を満たすか否かを判定する。全てのデータパスについて、Ｓ１０４の結果がタイミング制約を満たす場合には（Ｓ１０６：Ｙ）、Ｓ１１８に進む。一方、少なくとも１つのデータパスについて、Ｓ１０４の結果がタイミング制約を満たさない場合には（Ｓ１０６：Ｎ）、Ｓ１０８に進む。
【００２４】
＜Ｓ１０８＞  置換候補セル抽出では、第２セル置換部１２２が、タイミング改善効果に基づいて、置換候補セルを抽出する。図４は、本実施形態の置換候補セル抽出（Ｓ１０８）のフローチャートである。
【００２５】
＜Ｓ１０８−１＞  セル置換部１２が、タイミング改善効果に基づいて（例えば、タイミング改善効果の昇順に）、第２セルをソートする。これにより、タイミング改善効果が互いに近似するグループが得られる。図５は、本実施形態のＳ１０８−１の結果の概略図である。
【００２６】
図５では、横軸がタイミング改善効果順位であり、縦軸がタイミング改善効果である。図５に示すように、Ｓ１０８−１では、タイミング改善効果が互いに近似する、Ｎ（Ｎは自然数）個のグループＧ１〜Ｇｎ（ｎ＝１〜Ｎ）が得られる。
【００２７】
＜Ｓ１０８−２＞  第１置換候補セル抽出では、第２セル置換部１２２が、タイミング改善効果が第１タイミング閾値Ｔｈ１より大きい第２セルを、第１置換候補セルとして抽出する。図６は、本実施形態のＳ１０８−２の説明図である。
【００２８】
図６では、横軸がタイミング改善効果順位であり、縦軸がタイミング改善効果である。図６に示すように、Ｓ１０８−２では、タイミング改善効果が第１タイミング閾値Ｔｈ１より大きい第２セル（即ち、グループＧ１〜グループＧＮ−４に属する全ての第２セル）が、第１置換候補セルとして得られる。
【００２９】
＜Ｓ１０８−３＞  置換候補セルの数（即ち、第１置換候補セルの数）が上限数（例えば、全セルのｍ（ｍは正の数）％）に達した場合には（Ｓ１０８−３：Ｙ）、置換候補セル抽出が終了し、Ｓ１１０に進む。一方、置換候補セルの数が上限数に達していない場合には（Ｓ１０８−３：Ｎ）、Ｓ１０８−４に進む。
【００３０】
＜Ｓ１０８−４＞  第２置換候補セル抽出では、第２セル置換部１２２が、タイミング改善効果が第１タイミング閾値Ｔｈ１以下の第２セルのうち少なくとも１つを、第２置換候補セルとして抽出する。図７は、本実施形態の第２置換候補セル抽出（Ｓ１０８−４）のフローチャートである。図８は、本実施形態の第２置換候補セル抽出（Ｓ１０８−４）の説明図である。
【００３１】
＜Ｓ１０８−４１＞  第２セル置換部１２２が、第１タイミング閾値Ｔｈ１より小さい第２タイミング閾値Ｔｈ２（Ｔｈ２＜Ｔｈ１）を中心とする許容範囲Ｒ（Ｔｈ２−α≦Ｒ≦Ｔｈ２＋α）を決定する。αは、予め定められた値である。
【００３２】
＜Ｓ１０８−４２＞  第２セル置換部１２２が、電位降下最大点との距離（以下「電位降下最大点距離」という）に基づいて、Ｓ１０８−４１で決定した許容範囲Ｒに含まれる第２セル（即ち、第１タイミング閾値Ｔｈ１以下の第２セル）の少なくとも１つを、第２置換候補セルとして抽出する。例えば、第２セル置換部１２２は、電位降下最大点距離が最大の第２セルを、第２置換候補セルとして抽出する。
【００３３】
なお、電位降下最大点Ｐｍａｘが半導体集積回路の特定領域（例えば、中心）に現れる傾向がある場合には、第２セル置換部１２２は、特定領域からの距離に基づいて、Ｓ１０８−４１で決定した許容範囲Ｒに含まれる第２セルの１つを、第２置換候補セルとして抽出しても良い。
【００３４】
また、電位降下最大点Ｐｍａｘが半導体集積回路の特定セル（例えば、メモリセル）の周辺に現れる傾向がある場合には、第２セル置換部１２２は、特定部品からの距離に基づいて、Ｓ１０８−４１で決定した許容範囲Ｒに含まれる第２セルの１つを、第２置換候補セルとして抽出しても良い。
【００３５】
＜Ｓ１０８−４３＞  置換候補セルの数（即ち、第１置換候補セル及び第２置換候補セルの合計）が上限数に達した場合には（Ｓ１０８−４３：Ｙ）、第２置換候補セル抽出が終了し、Ｓ１１０に進む。一方、置換候補セルの数が上限数に達していない場合には（Ｓ１０８−４３：Ｎ）、Ｓ１０８−４に進む。
【００３６】
図８では、横軸がタイミング改善効果順位であり、縦軸がタイミング改善効果である。図８に示すように、Ｓ１０８−４１では、許容範囲Ｒが決定される。次いで、Ｓ１０８−４２では、Ｒに含まれる第２セル（グループＧＮ−３〜ＧＮ−１に属する第２セル）のうち、電位降下最大点距離が最大の第２セル（グループＧＮ−２に属する第２セルの１つ）が、第２置換候補セルとして抽出される。置換候補セルの数（即ち、グループＧ１〜ＧＮ−４に属する第２セルと、グループＧＮ−２に属する第２セルの１つと、の合計）が全体（即ち、ターゲットデバイスに含まれるセルの合計）のｍ％に達していた場合には、グループＧ１〜ＧＮ−４に属する第２セルと、グループＧＮ−２に属する第２セルの１つと、が置換候補セルである。
【００３７】
＜Ｓ１１０＞  第２セル置換では、第２セル置換部１２２が、Ｓ１０８で得られた置換候補セル（即ち、第２セル）が第１セルに置換されるように、Ｓ１０２で得られた設計データを書き換える。例えば、第２セル置換部１２２は、Ｖｅｒｉｌｏｇデータの置換候補セルに対応する記述を、第１セルに対応する記述に書き換える。
【００３８】
＜Ｓ１１２＞  第２タイミング解析では、第２解析部１４２が、Ｓ１１０で得られた設計データに対応する動作タイミングを計算する。
【００３９】
＜Ｓ１１４＞  デザインインルールチェッカ１８が、全てのデータパスについて、Ｓ１１２の結果が、制約データに対応するタイミング制約を満たすか否かを判定する。全てのデータパスについて、Ｓ１１２の結果がタイミング制約を満たす場合には（Ｓ１１４：Ｙ）、Ｓ１１８に進む。一方、少なくとも１つのデータパスについて、Ｓ１１２の結果がタイミング制約を満たさない場合には（Ｓ１１０：Ｎ）、Ｓ１１６に進む。
【００４０】
＜Ｓ１１６＞  第２セル置換（Ｓ１１０）の実行回数が、所定の上限回数に達していない場合には（Ｓ１１６−Ｎ）、Ｓ１０８に戻る。一方、第２セル置換（Ｓ１１０）の実行回数が、所定の上限回数に達した場合には（Ｓ１１６−Ｙ）、Ｓ１１８に進む。
【００４１】
＜Ｓ１１８＞  データ出力では、出力部１９が、タイミング制約を満たす設計データ（即ち、Ｓ１０２で得られた設計データ又はＳ１１０で得られた設計データ）を、最適設計データとして、設計装置１０の外部に出力する。例えば、出力部１９は、最適設計データに対応するファイルを、設計装置１０に接続されたメモリ（図示せず）に書き込む。
【００４２】
本実施形態の比較例について説明する。図９は、本実施形態の比較例の効果の説明図である。図１０は、本実施形態の効果の説明図である。
【００４３】
図９及び１０において、Ｐ１及びＰ２は、電源供給点であり、Ｓｉ１〜Ｓｉ３は信号入力端子であり、Ｓｏ１〜Ｓｏ３は信号出力端子である。
【００４４】
図９は、一般的な設計処理によって得られる設計データに対応する。図９に示すように、一般的な設計処理では、電位降下最大点距離が考慮されないので、電位降下最大点Ｐｍａｘから近い領域に第１セルが配置され、電位降下最大点Ｐｍａｘから遠い領域に第２セルが配置される場合がある。このような場合には、電源電位降下誤差Ｅ０が比較的大きくなる。このような設計データに基づいて半導体集積回路を製造すると、歩留まりが低くなる。
【００４５】
図１０は、本実施形態の設計処理によって得られる設計データ（即ち、最適設計データ）に対応する。図１０に示すように、本実施形態の設計処理では、Ｓ１０８（特に、Ｓ１０８−４２）において、電位降下最大点距離が考慮されるので、電位降下最大点Ｐｍａｘから近い領域に第２セルが配置され、電位降下最大点Ｐｍａｘから遠い領域に第１セルが配置される。このような場合には、電源電位降下誤差Ｅ１は、電源電位降下誤差Ｅ０（即ち、一般的な設計処理の場合）より小さくなる。このような設計データに基づいて半導体集積回路を製造すると、一般的な設計処理と比べて、歩留まりを改善することができる。
【００４６】
本実施形態の第１変形例について説明する。図１１は、本実施形態の第１変形例の効果の説明図である。
【００４７】
図１１において、Ｐ１及びＰ２は、電源供給点であり、Ｓｉ１〜Ｓｉ３は信号入力端子であり、Ｓｏ１〜Ｓｏ３は信号出力端子である。
【００４８】
本実施形態の第１変形例では、Ｓ１０８−４２において、第２セル置換部１２２は、電位降下最大点距離の代わりに、電源供給点Ｐ１及びＰ２からの距離に基づいて、第２置換候補セルを抽出する。例えば、第２セル置換部１２２は、電源供給点Ｐ１及びＰ２からの距離が最も遠い第２セルを、第２置換候補セルとして抽出する。
【００４９】
これにより、図１１に示すように、電源供給点Ｐ１及びＰ２から近い領域に第１セルが配置され、電源供給点Ｐ１及びＰ２から遠い領域に第２セルが配置される。このような場合には、電源電位降下誤差Ｅ２は、電源電位降下誤差Ｅ０（即ち、一般的な設計処理の場合）より小さくなる。このような設計データに基づいて半導体集積回路を製造すると、一般的な設計処理と比べて、歩留まりを改善することができる。
【００５０】
本実施形態の第２変形例について説明する。図１２は、本実施形態の第２変形例の効果の説明図である。
【００５１】
図１２において、Ｐ１及びＰ２は、電源供給点であり、Ｓｉ１〜Ｓｉ３は信号入力端子であり、Ｓｏ１〜Ｓｏ３は信号出力端子である。
【００５２】
本実施形態の第２変形例では、Ｓ１０８−４２において、第２セル置換部１２２は、電位降下最大点距離の代わりに、電源配線インピーダンスに基づいて、第２置換候補セルを抽出する。電源配線インピーダンスとは、電源供給点Ｐ１又はＰ２とセルとの間の電源配線上のインピーダンスである。例えば、第２セル置換部１２２は、電源配線インピーダンスが最も小さい第２セルを、第２置換候補セルとして抽出する。
【００５３】
これにより、図１２に示すように、電源配線インピーダンスが最も大きい（即ち、電源供給点Ｐ１又はＰ２からの距離が最も遠い）位置に第２セルが最も多く配置され、電源配線インピーダンスが最も小さい（即ち、電源供給点Ｐ１又はＰ２からの距離が最も近い）位置に第１セルが最も多く配置される。
【００５４】
このような場合には、電源電位降下誤差Ｅ３は、電源電位降下誤差Ｅ０（即ち、一般的な設計処理の場合）より小さくなる。このような設計データに基づいて半導体集積回路を製造すると、一般的な設計処理と比べて、歩留まりを改善することができる。
【００５５】
本実施形態の第３変形例について説明する。図１３は、本実施形態の第３変形例の効果の説明図である。
【００５６】
図１３において、Ｐ１及びＰ２は、電源供給点であり、Ｓｉ１〜Ｓｉ３は信号入力端子であり、Ｓｏ１〜Ｓｏ３は信号出力端子である。
【００５７】
本実施形態の第３変形例では、Ｓ１０８−４２において、第２セル置換部１２２は、電位降下最大点距離の代わりに、消費電力の密度が最も高い点（以下「電力密度最高点」という）との距離（以下「電力密度最高点距離」という）に基づいて、第２置換候補セルを抽出する。例えば、第２セル置換部１２２は、電力密度最高点から最も遠い第２セルを、第２置換候補セルとして抽出する。
【００５８】
これにより、図１３に示すように、電力密度最高点Ｄｍａｘから近い領域に第２セルが配置され、電力密度最高点Ｄｍａｘから遠い領域に第１セルが配置される。このような場合には、電源電位降下誤差Ｅ４は、電源電位降下誤差Ｅ０（即ち、一般的な設計処理の場合）より小さくなる。このような設計データに基づいて半導体集積回路を製造すると、一般的な設計処理と比べて、歩留まりを改善することができる。
【００５９】
なお、本実施形態と、本実施形態の第１変形例〜第３変形例は、組み合わせ可能である。これらを組み合わせることによって、最適設計データをより最適化することができる。
【００６０】
上記のとおり、本実施形態において、第２セル置換部１２２は、タイミング改善効果に基づいて、第２セルをソートし、タイミング改善効果が第１タイミング閾値より大きい第２セルを、第１置換候補セルとして抽出し、第１置換候補セルが第１セルに置換されるように、第１セル置換部１２１により書き換えられた設計データを書き換えても良い。
【００６１】
上記のとおり、本実施形態において、第２セル置換部１２２は、さらに、第１置換候補セルの数が上限数に達していない場合に、タイミング改善効果が第１タイミング閾値以下の第２セルのうち少なくとも１つを、第２置換候補セルとして抽出し、第１置換候補セル及び第２置換候補セルが第１セルに置換されるように、第１セル置換部１２１により書き換えられた設計データを書き換えても良い。
【００６２】
上記のとおり、本実施形態において、第２セル置換部１２２は、第１タイミング閾値より小さい第２タイミング閾値を中心とする許容範囲を決定し、許容範囲に含まれる第２セルの少なくとも１つを、第２置換候補セルとして抽出しても良い。
【００６３】
上記のとおり、本実施形態において、第２セル置換部１２２は、第１置換候補セル及び第２置換候補セルの合計が上限数に達するように、第２置換候補セルを抽出しても良い。
【００６４】
上記のとおり、本実施形態において、第２セル置換部１２２は、電位降下最大点からの距離に基づいて、置換候補セルが第１セルに置換されるように、第１セル置換部１２１により書き換えられた設計データを書き換えても良い。
【００６５】
上記のとおり、本実施形態において、第２セル置換部１２２は、ターゲットデバイスの電源供給点からの距離に基づいて、置換候補セルが第１セルに置換されるように、第１セル置換部により書き換えられた設計データを書き換えても良い。
【００６６】
上記のとおり、本実施形態において、第２セル置換部１２２は、ターゲットデバイスの電源配線インピーダンスに基づいて、置換候補セルが第１セルに置換されるように、第１セル置換部１２１により書き換えられた設計データを書き換えても良い。
【００６７】
上記のとおり、本実施形態において、第２セル置換部１２２は、ターゲットデバイスの消費電力の密度が最も高い電力密度最高点からの距離に基づいて、置換候補セルが第１セルに置換されるように、第１セル置換部１２１により書き換えられた設計データを書き換えても良い。
【００６８】
上記のとおり、本実施形態において、第２セル置換部１２２は、ターゲットデバイスの中心からの距離に基づいて、置換候補セルが第１セルに置換されるように、第１セル置換部１２１により書き換えられた設計データを書き換えても良い。
【００６９】
上記のとおり、本実施形態において、第２セル置換部１２２は、ターゲットデバイスがメモリセルを含む場合に、メモリセルからの距離に基づいて、置換候補セルが第１セルに置換されるように、第１セル置換部１２１により書き換えられた設計データを書き換えても良い。
【００７０】
上記のとおり、本実施形態において、設計装置１０は、第１セル置換部１２１により書き換えられた設計データに対応する動作タイミングを計算する第１解析部１４１と、第２セル置換部１２２により書き換えられた設計データに対応する動作タイミングを計算する第２解析部１４１と、ターゲットデバイスのタイミング制約を示す制約データに基づいて、第１解析部１４１により計算された動作タイミングがタイミング制約を満たすか否かと、第２解析部１４２により計算された動作タイミングがタイミング制約を満たすか否かと、を判定するタイミングルールチェッカと、をさらに備えても良い。
【００７１】
本実施形態に係る設計装置１０の少なくとも一部は、ハードウェアで構成しても良いし、ソフトウェアで構成しても良い。ソフトウェアで構成する場合には、設計装置１０の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させても良い。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でも良い。
【００７２】
また、本実施形態に係る設計装置１０の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布しても良い。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布しても良い。
【００７３】
なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００７４】
１０  設計装置
１２  セル置換部
１２１  第１セル置換部
１２２  第２セル置換部
１４  解析部
１４１  第１解析部
１４２  第２解析部
１４３  電位降下解析部
１６  改善効果計算部
１８  デザインルールチェッカ
１９  出力部
【図１】
2013143008.tif 000003
【図２】
2013143008.tif 000004
【図３】
2013143008.tif 000005
【図４】
2013143008.tif 000006
【図５】
2013143008.tif 000007
【図６】
2013143008.tif 000008
【図７】
2013143008.tif 000009
【図８】
2013143008.tif 000010
【図９】
2013143008.tif 000011
【図１０】
2013143008.tif 000012
【図１１】
2013143008.tif 000013
【図１２】
2013143008.tif 000014
【図１３】
2013143008.tif 000015