(57)【要約】【課題】割り込みスプレッド方法、割り込み要求信号スプレッダ回路、及びそれを備えるシステムオンチップを提供する。【解決手段】割り込みスプレッド方法は、複数の割り込み要求信号を受信し、割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さいか否かを判断し、この時間間隔が既に設定された間隔より小さい場合、時間間隔を既に設定された間隔に調節して、割り込み要求信号を複数のプロセッサにそれぞれ出力することができる。そこで、割り込みスプレッド方法は短時間内に連続的に生成される割り込みによってプロセッサが急ウェークアップすることを防止することができる。【選択図】      図１
2013156984.tif 000002
【特許請求の範囲】
【請求項１】
複数の割り込み要求信号を受信する段階と、
前記割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さいか否かを判断する段階と、
前記時間間隔が前記既に設定された間隔より小さい場合、前記時間間隔を前記既に設定された間隔に調節する段階と、
前記割り込み要求信号を複数のプロセッサにそれぞれ出力する段階と、を含むことを特徴とする割り込みスプレッド方法。
【請求項２】
前記割り込み要求信号は、複数の割り込みソースから出力される複数の割り込みに基づいて生成され、前記割り込み要求信号は前記プロセッサにそれぞれ割り当てられることを特徴とする請求項１に記載の割り込みスプレッド方法。
【請求項３】
前記既に設定された間隔は、前記プロセッサがインアクティブ状態でアクティブ 状態に変更される時、前記プロセッサ内部に突入電流が生成されない範囲内で決定することを特徴とする請求項２に記載の割り込みスプレッド方法。
【請求項４】
前記既に設定された間隔に調節する段階は、隣接する第ｋ（ただ、ｋは１の整数）割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の第ｋ時間間隔が０より大きい場合、前記第ｋ時間間隔が前記既に設定された間隔になるまで前記第（ｋ＋１）割り込み要求信号の出力を遅延させる段階を含むことを特徴とする請求項１に記載の割り込みスプレッド方法。
【請求項５】
前記既に設定された間隔に調節する段階は、既に設定された優先順位に従って前記割り込み要求信号の出力順序を変更する段階をさらに含むことを特徴とする請求項４に記載の割り込みスプレッド方法。
【請求項６】
前記既に設定された間隔に調節する段階は、前記第ｋ時間間隔が０の場合、前記既に設定された優先順位に従って前記第ｋ割り込み要求信号と前記第（ｋ＋１）割り込み要求信号のうちいずれか１つの出力を前記既に設定された間隔だけ遅延させる段階をさらに含むことを特徴とする請求項５に記載の割り込みスプレッド方法。
【請求項７】
複数の割り込み要求信号を受信する段階と、
前記割り込み要求信号がそれぞれ出力される複数のプロセッサをアクティブ状態のプロセッサとインアクティブ状態のプロセッサに分類する段階と、
前記割り込み要求信号のうち、前記アクティブ状態のプロセッサに出力される非対象割り込み要求信号を前記アクティブ状態のプロセッサにそれぞれ出力する段階と、
前記割り込み要求信号のうち、前記インアクティブ状態のプロセッサに出力される対象割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さいか否かを判断する段階と、
前記時間間隔が前記既に設定された間隔より小さい場合、前記時間間隔を前記既に設定された間隔に調節する段階と、
前記対象割り込み要求信号を前記インアクティブ状態のプロセッサにそれぞれ出力する段階と、を含むことを特徴とする割り込みスプレッド方法。
【請求項８】
前記既に設定された間隔に調節する段階は、隣接する第ｋ（ただ、ｋは１以上の整数）対象割り込み要求信号と第（ｋ＋１）対象割り込み要求信号との間の第ｋ時間間隔が０より大きい場合、前記第ｋ時間間隔が前記既に設定された間隔になるまで前記第（ｋ＋１）対象割り込み要求信号の出力を遅延させる段階を含むことを特徴とする請求項７の割り込みスプレッド方法。
【請求項９】
前記既に設定された間隔に調節する段階は、既に設定された優先順位に従って前記対象割り込み要求信号の出力順序を変更する段階をさらに含むことを特徴とする請求項８の割り込みスプレッド方法。
【請求項１０】
前記既に設定された間隔に調節する段階は、前記第ｋ時間間隔が０の場合、前記既に設定された優先順位に従って前記第ｋ対象割り込み要求信号と前記第（ｋ＋１）対象割り込み要求信号のうちいずれか１つの出力を前記既に設定された間隔だけ遅延させる段階をさらに含むことを特徴とする請求項９に記載の割り込みスプレッド方法。
【請求項１１】
第１〜第ｍ（ただ、ｍは２以上の整数）割り込み要求信号を受信して、前記第１〜第ｍ割り込み要求信号を少なくとも既に設定された間隔以上の間隔を置いて第１〜第ｍプロセッサにそれぞれ出力する第１〜第ｍ割り込み要求信号ホルダと、
前記第１〜第ｍ割り込み要求信号のうち、隣接する割り込み要求信号間の時間間隔が前記既に設定された間隔より小さい場合、前記時間間隔を前記既に設定された間隔に調節する割り込み要求信号アービタと、を含むことを特徴とする割り込み要求信号スプレッダ回路。
【請求項１２】
前記第１〜第ｍ割り込み要求信号は、複数の割り込みソースから出力される複数の割り込みに基づいて生成され、前記第１〜第ｍ割り込み要求信号は、前記第１〜第ｍ割り込み要求信号ホルダにそれぞれ受信されることを特徴とする請求項１１に記載の割り込み要求信号スプレッダ回路。
【請求項１３】
前記第１〜第ｍ割り込み要求信号ホルダは、前記第１〜第ｍプロセッサにそれぞれ接続され、前記第１〜第ｍ割り込み要求信号を少なくとも前記既に設定された間隔以上の間隔を置いて前記第１〜第ｍプロセッサにそれぞれ出力することを特徴とする請求項１２に記載の割り込み要求信号スプレッダ回路。
【請求項１４】
前記既に設定された間隔は、前記第１〜第ｍプロセッサがインアクティブ状態からアクティブ状態に変更される時、前記第１〜第ｍプロセッサ内部に突入電流が生成されない範囲内で決定することを特徴とする請求項１３に記載の割り込み要求信号スプレッダ回路。
【請求項１５】
前記第１〜第ｍ割り込み要求信号ホルダは、前記第１〜第ｍ割り込み要求信号をそれぞれ受信すると、前記割り込み要求信号アービタに出力要求信号を送信し、前記割り込み要求信号アービタから出力許可信号を受信すると、前記第１〜第ｍ割り込み要求信号を前記第１〜第ｍプロセッサにそれぞれ出力することを特徴とする請求項１１に記載の割り込み要求信号スプレッダ回路。
【請求項１６】
前記第１〜第ｍ割り込み要求信号ホルダのそれぞれは前記第１〜第ｍ割り込み要求信号が受信されていないことを示すアイドル状態、前記割り込み要求信号アービタから前記出力許可信号を待っていることを示すウェイト状態、及び、前記第１〜第ｍ割り込み要求信号が前記第１〜第ｍプロセッサに出力されていることを示すアサート状態から構成されたステートマシンで具現することを特徴とする請求項１５に記載の割り込み要求信号スプレッダ回路。
【請求項１７】
前記割り込み要求信号アービタは、前記第１〜第ｍ割り込み要求信号ホルダからそれぞれ前記出力要求信号を受信すると、前記第１〜第ｍ割り込み要求信号ホルダに前記出力許可信号を順次に出力し、前記第１〜第ｍ割り込み要求信号が少なくとも前記既に設定された間隔以上に前記第１〜第ｍプロセッサにそれぞれ出力されるように制御することを特徴とする請求項１１に記載の割り込み要求信号スプレッダ回路。
【請求項１８】
前記割り込み要求信号アービタは、前記第１〜第ｍ割り込み要求信号のいずれも前記第１〜第ｍプロセッサに出力されていないことを示すアイドル状態、及び、前記第１〜第ｎ割り込み要求信号のうち少なくとも１つ以上が前記第１〜第ｍプロセッサに出力されていることを示すウェイト状態から構成されたステートマシンで具現することを特徴とする請求項１７に記載の割り込み要求信号スプレッダ回路。
【請求項１９】
前記割り込み要求信号アービタは既に設定された優先順位に従って前記第１〜第ｍ割り込み要求信号の出力順序を変更することを特徴とする請求項１１に記載の割り込み要求信号スプレッダ回路。
【請求項２０】
前記割り込み要求信号アービタは、前記第１〜第ｍプロセッサをアクティブ状態のプロセッサから構成された第１グループと、インアクティブ状態のプロセッサから構成された第２グループに分類し、前記第１〜第ｍ割り込み要求信号のうち、前記第１グループに割り当てられた割り込み要求信号に対しては前記既に設定された間隔に調節しないで、前記第１〜第ｍ割り込み要求信号のうち、前記第２グループに割り当てられた割り込み要求信号に対してのみ、前記既に設定された間隔に調節することを特徴とする請求項１１に記載の割り込み要求信号スプレッダ回路。
【請求項２１】
複数の割り込みを生成する複数の割り込みソースと、
前記割り込みに基づいて第１〜第ｍ（ただ、ｍは２以上の整数）割り込み要求信号を生成する割り込みコントローラと、
前記第１〜第ｍ割り込み要求信号のうち、隣接する割り込み要求信号間の時間間隔を少なくとも既に設定された間隔以上に調節する割り込み要求信号スプレッダ回路と、
前記第１〜第ｍ割り込み要求信号に応答して前記割り込みソースのための割り込み処理をそれぞれ遂行する第１〜第ｍプロセッサと、を含むことを特徴とするシステムオンチップ。
【請求項２２】
前記割り込み要求信号スプレッダ回路は、前記第１〜第ｍ割り込み要求信号を受信し、前記第１〜第ｍ割り込み要求信号を少なくとも前記既に設定された間隔以上の間隔を置いて前記第１〜第ｍプロセッサにそれぞれ出力する第１〜第ｍ割り込み要求信号ホルダと、
前記第１〜第ｍ割り込み要求信号のうち、前記隣接する割り込み要求信号間の前記時間間隔が前記既に設定された間隔より小さい場合、前記時間間隔を前記既に設定された間隔に調節する割り込み要求信号アービタと、を含むことを特徴とする請求項２１に記載のシステムオンチップ。
【請求項２３】
前記第１〜第ｍ割り込み要求信号は、前記第１〜第ｍ割り込み要求信号ホルダにそれぞれ受信され、前記第１〜第ｍ割り込み要求信号ホルダは、前記第１〜第ｍプロセッサにそれぞれ接続することを特徴とする請求項２２に記載のシステムオンチップ。
【請求項２４】
前記割り込み要求信号アービタは、既に設定された優先順位に従って前記第１〜第ｍ割り込み要求信号の出力順序を変更することを特徴とする請求項２３に記載のシステムオンチップ。
【請求項２５】
前記割り込み要求信号アービタは、前記第１〜第ｍプロセッサをアクティブ状態のプロセッサから構成された第１グループとインアクティブ状態のプロセッサから構成された第２グループに分類し、前記第１〜第ｍ割り込み要求信号のうち、前記第１グループに割り当てられた割り込み要求信号に対しては前記既に設定された間隔に調節しないで、前記第１〜第ｍ割り込み要求信号のうち、前記第２グループに割り当てられた割り込み要求信号に対してのみ、前記既に設定された間隔に調節することを特徴とする請求項２３に記載のシステムオンチップ。
【請求項２６】
複数のプロセッサのうち一部がアクティブ状態であり、他の一部はインアクティブ状態である状況で、複数の割り込みソースが複数の割り込みを生成すると、前記プロセッサに前記割り込みを処理させるようにする割り込み処理方法において、
割り込みコントローラが前記割り込みソースから前記割り込みを受信し、前記割り込みを既に設定された方式に従って前記プロセッサのそれぞれに割り当てて複数の割り込み要求信号を出力する段階と、
割り込み要求信号スプレッダ回路が前記割り込みコントローラから前記割り込み要求信号を受信し、前記割り込み要求信号を前記アクティブ状態のプロセッサに出力される非対象割り込み要求信号と前記インアクティブ状態のプロセッサに出力される対象割り込み要求信号に分類する段階と、
前記割り込み要求信号スプレッダ回路が前記非対象割り込み要求信号をそれぞれ前記アクティブ状態のプロセッサに直ちに出力する段階と、
前記割り込み要求信号スプレッダ回路が前記対象割り込み要求信号間の時間間隔が既に設定された間隔より小さいか否かを判断して、前記時間間隔が前記既に設定された間隔より小さい場合、前記時間間隔を前記既に設定された間隔に調節する段階と、
前記割り込み要求信号スプレッダ回路が前記対象割り込み要求信号をそれぞれ前記インアクティブ状態のプロセッサに順次に出力する段階とを含むことを特徴とする割り込み処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチプロセッサシステム（または、マルチコアシステム）に係り、より詳細には、複数の割り込みソースから生成される複数の割り込みに対する割り込みスプレッド方法、割り込み要求信号スプレッダ回路、及びそれを備えるシステムオンチップに関する。
【背景技術】
【０００２】
一般的に、電子機器は、割り込み処理のための割り込みコントローラを備え、割り込みソースが複数の割り込みを生成すると、割り込みに優先順位を与えてプロセッサに出力することができる。最近、電子機器の小型化及び軽量化傾向に従い、ＳＯＣｓ（ｓｙｓｔｅｍ−Ｏｎ−Ｃｈｉｐ）が広く使われており、ＳＯＣｓにはモジュール形態の複数のＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）及び複数のプロセッサ（または、複数のコア（ｃｏｒｅ）を有するプロセッサ）を実装することができる。
【０００３】
一方、ＳＯＣｓに実装される複数のプロセッサは、消費電力を減らすために低電力モードに頻繁に進入する。そして、割り込みソースから割り込みが生成されて割り込み要求信号が入力されると、低電力モードからそれぞれ脱出することができる。この時、ＳＯＣｓに実装される複数のプロセッサが低電力モードから同時に脱出すると、急なウェークアップ（ｗａｋｅ−ｕｐ）によってプロセッサ内部に突入電流（ｉｎｒｕｓｈ  ｃｕｒｒｅｎｔ）が生成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００６／０１３６６４２号明細書
【特許文献２】米国特許５，９１８，０５７号明細書
【特許文献３】米国特許７，６８５，３４７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一目的は、複数の割り込みソースで短時間内に連続的に生成される複数の割り込みによってインアクティブ状態（例えば、パワーダウン状態、パワーオフ状態など）にある複数のプロセッサ（または、マルチコアプロセッサの複数のコア）が短時間内にアクティブ状態（例えば、パワーオン状態など）に連続的に変更される（即ち、急ウェークアップ）のを防止できる割り込みスプレッド方法を提供することにある。
【０００６】
本発明の他の目的は、複数の割り込みソースで短時間内に連続的に生成される複数の割り込みによってインアクティブ状態（例えば、パワーダウン状態、パワーオフ状態など）にある複数のプロセッサ（または、マルチコアプロセッサの複数のコア）が短時間内にアクティブ状態（例えば、パワーオン状態など）に連続的に変更される（即ち、急ウェークアップ）のを防止できる割り込み要求信号スプレッダ回路を提供することにある。
【０００７】
本発明のまた他の目的は割り込み要求信号スプレッダ回路を備えるＳＯＣｓを提供することにある。
【０００８】
なお、本発明の解決しようとする課題は、前記言及された課題に限定されず、本発明の思想及び領域から逸脱しない範囲で多様に拡張される。
【課題を解決するための手段】
【０００９】
本発明の一目的を達成するために、本発明の実施形態に係る割り込みスプレッド方法は、複数の割り込み要求信号を受信する段階、前記割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さいか否かを判断する段階、前記時間間隔が前記既に設定された間隔より小さい場合、前記時間間隔を前記既に設定された間隔に調節する段階、及び前記割り込み要求信号を複数のプロセッサにそれぞれ出力する段階とを含むことができる。
【００１０】
一実施形態によると、前記割り込み要求信号は、複数の割り込みソース（ｓｏｕｒｃｅ）から出力される複数の割り込みに基づいて生成され、前記割り込み要求信号のそれぞれは、前記プロセッサにそれぞれ割り当てることができる。
【００１１】
一実施形態によると、前記既に設定された間隔は、前記プロセッサがインアクティブ（ｉｎａｃｔｉｖｅ）状態からアクティブ（ａｃｔｉｖｅ）状態に変更される時、前記プロセッサ内部に突入電流が生成されない範囲内で決定することができる。
【００１２】
一実施形態によると、前記既に設定された間隔に調節する段階は、第ｋ（ｋは１以上の整数）割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の第ｋ時間間隔が０より大きい場合、前記第ｋ時間間隔が前記既に設定された間隔になるまで前記第（ｋ＋１）割り込み要求信号の出力を遅延させる段階を含むことができる。
【００１３】
一実施形態によると、前記既に設定された間隔に調節する段階は、既に設定された優先順位に従って前記割り込み要求信号の出力順序を変更する段階をさらに含むことができる。
【００１４】
一実施形態によると、前記既に設定された間隔に調節する段階は、前記第ｋ時間間隔が０の場合、前記既に設定された優先順位に従って前記第ｋ割り込み要求信号と前記第（ｋ＋１）割り込み要求信号のうちいずれか１つの出力を前記既に設定された間隔だけ遅延させる段階をさらに含むことができる。
【００１５】
本発明の一目的を達成するために、本発明の実施形態に係る割り込みスプレッド方法は、複数の割り込み要求信号を受信する段階、前記割り込み要求信号がそれぞれ出力される複数のプロセッサをアクティブ（ａｃｔｉｖｅ）状態のプロセッサとインアクティブ（ｉｎａｃｔｉｖｅ）状態のプロセッサに分類する段階、前記割り込み要求信号から前記アクティブ状態のプロセッサに出力される非対象（ｎｏｎ−ｔａｒｇｅｔ）割り込み要求信号を前記アクティブ状態のプロセッサにそれぞれ出力する段階、前記割り込み要求信号のうち、前記インアクティブ状態のプロセッサに出力される対象（ｔａｒｇｅｔ）割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さいか否かを判断する段階、前記時間間隔が前記既に設定された間隔より小さい場合、前記時間間隔を前記既に設定された間隔に調節する段階、及び前記対象割り込み要求信号を前記インアクティブ状態のプロセッサにそれぞれ出力する段階とを含むことができる。
【００１６】
一実施形態によると、前記既に設定された間隔に調節する段階は隣接する第ｋ（ただ、ｋは１以上である整数）対象割り込み要求信号と第（ｋ＋１）対象割り込み要求信号間の第ｋ時間間隔が０より大きい場合、前記第ｋ時間間隔が前記既に設定された間隔になるまで前記第（ｋ＋１）対象割り込み要求信号の出力を遅延させる段階を含むことができる。
【００１７】
一実施形態によると、前記既に設定された間隔に調節する段階は、既に設定された優先順位に従って前記対象割り込み要求信号の出力順序を変更する段階をさらに含むことができる。
【００１８】
一実施形態によると、前記既に設定された間隔に調節する段階は、前記第ｋ時間間隔が０の場合、前記既に設定された優先順位に従って前記第ｋ対象割り込み要求信号と前記第（ｋ＋１）対象割り込み要求信号のうちいずれか１つの出力を前記既に設定された間隔だけ遅延させる段階をさらに含むことができる。
【００１９】
本発明の他の目的を達成するために、本発明の実施形態に係る割り込み要求信号スプレッダ回路は、第１〜第ｍ（ｍは、２以上の整数）割り込み要求信号を受信し、前記第１〜第ｍ割り込み要求信号を少なくとも、既に設定された間隔以上の間隔を置いて第１〜第ｍプロセッサにそれぞれ出力する第１〜第ｍ割り込み要求信号ホルダ、及び前記第１〜第ｍ割り込み要求信号のうち、隣接する割り込み要求信号間の時間間隔が前記既に設定された間隔より小さい場合、前記時間間隔を前記既に設定された間隔に調節する割り込み要求信号アービタ（ａｒｂｉｔｅｒ）を含むことができる。
【００２０】
一実施形態によると、前記第１〜第ｍ割り込み要求信号は、複数の割り込みソースから出力される複数の割り込みに基づいて生成され、前記第１〜第ｍ割り込み要求信号は前記第１〜第ｍ割り込み要求信号ホルダにそれぞれ受信されることができる。
【００２１】
一実施形態によると、前記第１〜第ｍ割り込み要求信号ホルダは、前記第１〜第ｍプロセッサにそれぞれ接続され、前記第１〜第ｍ割り込み要求信号を少なくとも前記既に設定された間隔以上の間隔を置いて前記第１〜第ｍプロセッサにそれぞれ出力することができる。
【００２２】
一実施形態によると、前記既に設定された間隔は、前記第１〜第ｍプロセッサがインアクティブ状態からアクティブ状態に変更される時、前記第１〜第ｍプロセッサ内部に突入電流が生成されない範囲内で決定することができる。
【００２３】
一実施形態によると、前記第１〜第ｍ割り込み要求信号ホルダは、前記第１〜第ｍ割り込み要求信号をそれぞれ受信すると、前記割り込み要求信号アービタに出力要求信号を送信して、前記割り込み要求信号アービタから出力許可信号を受信すると、前記第１〜第ｍ割り込み要求信号を前記第１〜第ｍプロセッサにそれぞれ出力することができる。
【００２４】
一実施形態によると、前記第１〜第ｍ割り込み要求信号ホルダのそれぞれは、前記第１〜第ｍ割り込み要求信号が受信されていないことを示すアイドル状態（ｉｄｌｅ  ｓｔａｔｅ）、前記割り込み要求信号アービタから前記出力許可信号を待っていることを示すウェイト状態（ｗａｉｔ  ｓｔａｔｅ）及び前記第１〜第ｍ割り込み要求信号が前記第１〜第ｍプロセッサに出力していることを示すアサート状態（ａｓｓｅｒｔ  ｓｔａｔｅ）から構成されたステートマシン（ｓｔａｔｅ  ｍａｃｈｉｎｅ）で具現することができる。
【００２５】
一実施形態によると、前記割り込み要求信号アービタは、前記第１〜第ｍ割り込み要求信号ホルダからそれぞれ前記出力要求信号を受信すると、前記第１〜第ｍ割り込み要求信号ホルダに前記出力許可信号を順次に出力して、前記第１〜第ｍ割り込み要求信号が少なくとも前記既に設定された間隔以上の間隔で前記第１〜第ｍプロセッサにそれぞれ出力するように制御することができる。
【００２６】
一実施形態によると、前記割り込み要求信号アービタは、前記第１〜第ｍ割り込み要求信号のいずれも前記第１〜第ｍプロセッサに出力されていないことを示すアイドル状態、及び前記第１〜第ｎ割り込み要求信号のうち少なくとも１つ以上が前記第１〜第ｍプロセッサに出力されていることを示すウェイト状態から構成されたステートマシンで具現することができる。
【００２７】
一実施形態によると、前記割り込み要求信号アービタは、既に設定された優先順位に従って前記第１〜第ｍ割り込み要求信号の出力順序を変更することができる。
【００２８】
一実施形態によると、前記割り込み要求信号アービタは、前記第１〜第ｍプロセッサをアクティブ状態のプロセッサから構成された第１グループと、インアクティブ状態のプロセッサから構成された第２グループとに分類し、前記第１〜第ｍ割り込み要求信号のうち、前記第１グループに割り当てられた割り込み要求信号に対しては、前記既に設定された間隔に調節しないで、前記第１〜第ｍ割り込み要求信号のうち、前記第２グループに割り当てられた割り込み要求信号に対してのみ、前記既に設定された間隔に調節することができる。
【００２９】
本発明のまた他の目的を達成するために、本発明の実施形態に係るＳＯＣｓは、複数の割り込みを生成する複数の割り込みソース、前記割り込みに基づいて第１〜第ｍ（ｍは２以上の整数）割り込み要求信号を生成する割り込みコントローラ、前記第１〜第ｍ割り込み要求信号のうち、隣接する割り込み要求信号間の時間間隔を、少なくとも既に設定された間隔以上に調節する割り込み要求信号スプレッダ回路、及び前記第１〜第ｍ割り込み要求信号に応答して前記割り込みソースのための割り込み処理をそれぞれ遂行する第１〜第ｍプロセッサを含むことができる。
【００３０】
一実施形態によると、前記割り込み要求信号スプレッダ回路は前記第１〜第ｍ割り込み要求信号を受信し、前記第１〜第ｍ割り込み要求信号を少なくとも前記既に設定された間隔以上の間隔を置いて前記第１〜第ｍプロセッサにそれぞれ出力する第１〜第ｍ割り込み要求信号ホルダ、及び前記第１〜第ｍ割り込み要求信号のうち、前記隣接する割り込み要求信号間の前記時間間隔が前記既に設定された間隔より小さい場合、前記時間間隔を前記既に設定された間隔に調節する割り込み要求信号アービタを含むことができる。
【００３１】
一実施形態によると、前記第１〜第ｍ割り込み要求信号は、前記第１〜第ｍ割り込み要求信号ホルダにそれぞれ受信され、前記第１〜第ｍ割り込み要求信号ホルダは前記第１〜第ｍプロセッサにそれぞれ接続することができる。
【００３２】
一実施形態によると、前記割り込み要求信号アービタは、既に設定された優先順位に従って前記第１〜第ｍ割り込み要求信号の出力順序を変更することができる。
【００３３】
一実施形態によると、前記割り込み要求信号アービタは、前記第１〜第ｍプロセッサをアクティブ状態のプロセッサから構成された第１グループとインアクティブ状態のプロセッサから構成された第２グループに分類し、前記第１〜第ｍ割り込み要求信号のうち、前記第１グループに割り当てられた割り込み要求信号に対しては前記既に設定された間隔に調節しないで、前記第１〜第ｍ割り込み要求信号のうち、前記第２グループに割り当てられた割り込み要求信号に対してのみ、前記既に設定された間隔に調節することができる。
【００３４】
一実施形態によると、前記ＳＯＣｓは携帯電話、スマートフォン、スマートパッドなどのようなモバイル機器に備えることができる。
【００３５】
本発明のまた他の目的を達成するために、本発明の実施形態に係る割り込み処理方法は、複数のプロセッサのうち、一部がアクティブ（ａｃｔｉｖｅ）状態、他の一部はインアクティブ（ｉｎａｃｔｉｖｅ）状態という状況で、複数の割り込みソースが複数の割り込みを生成すると、前記プロセッサに前記割り込みを処理させることができる。具体的に、前記割り込み処理方法は、割り込みコントローラに前記割り込みソースから前記割り込みを受信させ、前記割り込みを既に設定された方式に従って、前記プロセッサのそれぞれに割り当てて複数の割り込み要求信号を出力させるようにし、割り込み要求信号スプレッダ回路に、前記割り込みコントローラから前記割り込み要求信号を受信させ、前記割り込み要求信号を前記アクティブ状態のプロセッサに出力される非対象割り込み要求信号と、前記インアクティブ状態のプロセッサに出力される対象割り込み要求信号とに分類させるようにし、前記割り込み要求信号スプレッダ回路に前記非対象割り込み要求信号をそれぞれ前記アクティブ状態のプロセッサにすぐ出力するようにさせ、前記割り込み要求信号スプレッダ回路が前記対象割り込み要求信号間の時間間隔が既に設定された間隔より小さいか否かを判断して、前記時間間隔が前記既に設定された間隔より小さい場合、前記時間間隔を前記既に設定された間隔に調節するようにして、前記割り込み要求信号スプレッダ回路が前記対象割り込み要求信号をそれぞれ前記インアクティブ状態のプロセッサに順次に出力するようにできる。
【発明の効果】
【００３６】
本発明の実施形態に係る割り込みスプレッド方法は、複数の割り込みソースが短時間内に複数の割り込みを連続的に出力する時、前記割り込みに基づいて生成される複数の割り込み要求信号間のそれぞれの時間間隔を少なくとも既に設定された間隔以上に調節することによって、インアクティブ状態（例えば、パワーダウン状態、パワーオフ状態など）にある複数のプロセッサ（または、マルチコアプロセッサの複数のコア）が短時間内にアクティブ状態（例えば、パワーオン状態など）に連続的に変更されること（即ち、急ウェークアップ）を防止することができる。それによって、プロセッサ内部に突入電流が生成されることを防止できる。
【００３７】
本発明の実施形態に係る割り込み要求信号スプレッダ回路は、複数の割り込みソースが短時間内に複数の割り込みを連続的に出力する時、割り込みに基づいて生成される複数の割り込み要求信号間のそれぞれの時間間隔を少なくとも既に設定された間隔以上に調節することによって、インアクティブ状態（例えば、パワーダウン状態、パワーオフ状態など）にある複数のプロセッサ（例えば、マルチコアプロセッサの複数のコア）が短時間内にアクティブ状態（例えば、パワーオン状態など）に連続的に変更される（即ち、急ウェークアップ）のを防止できる。従って、プロセッサ内部に突入電流が生成されることを防止できる。
【００３８】
本発明の実施形態に係るＳＯＣｓは、割り込み要求信号スプレッダ回路を備えることによって、インアクティブ状態（例えば、パワーダウン状態、パワーオフ状態など）にある複数のプロセッサ（例えば、マルチコアプロセッサの複数のコア）が短時間内にアクティブ状態（例えば、パワーオン状態など）に連続的に変更される（即ち、急ウェークアップ）ことに伴う誤動作を防止して高い動作安定性を確保することができる。
【００３９】
ただし、本発明の効果はこれに限定されるのではなく、本発明の思想、及び領域から逸脱しない範囲で多様に拡張される。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態に係る割り込みスプレッド方法を示すフローチャート。
【図２】図１の割り込みスプレッド方法が実行される一例を示す図。
【図３】図１の割り込みスプレッド方法が実行される一例を示す図。
【図４】図１の割り込みスプレッド方法が実行される他の例を示す図。
【図５】図１の割り込みスプレッド方法が実行される他の例を示す図。
【図６】図１の割り込みスプレッド方法が実行されるまた他の例を示す図。
【図７】図１の割り込みスプレッド方法が実行されるまた他の例を示す図。
【図８】本発明の他の実施形態に係る割り込みスプレッド方法を示すフローチャート。
【図９】図８の割り込みスプレッド方法が実行される一例を示す図。
【図１０】図８の割り込みスプレッド方法が実行される一例を示す図。
【図１１】本発明のまた他の実施形態に係る割り込みスプレッド方法を示すフローチャート。
【図１２】図１１の割り込みスプレッド方法が実行される一例を示す図。
【図１３】図１１の割り込みスプレッド方法が実行される一例を示す図。
【図１４】本発明のまた他の実施形態に係る割り込みスプレッド方法を示すフローチャート。
【図１５】図１４の割り込みスプレッド方法を説明するための図。
【図１６】本発明の一実施形態に係る割り込み要求信号スプレッダ回路を示すブロック図。
【図１７】図１６の割り込み要求信号スプレッダ回路に備わった割り込み要求信号ホルダのステートマシンを示す図。
【図１８】図１６の割り込み要求信号スプレッダ回路に備わった割り込み要求信号アービタのステートマシンを示す図。
【図１９】図１６の割り込み要求信号スプレッダ回路が動作する一例を示すタイミング図。
【図２０】本発明の一実施形態に係るＳＯＣｓを示すブロック図。
【図２１】図２０のＳＯＣｓで割り込み要求信号スプレッダ回路が動作する一例を示す図。
【図２２】図２０のＳＯＣｓで割り込み要求信号スプレッダ回路が動作する他の例を示す図。
【図２３】図２０のＳＯＣｓで割り込み要求信号スプレッダ回路が動作するまた他の例を示す図。
【図２４】本発明の一実施形態に係るマルチコアシステムを示すブロック図。
【図２５】図２４のマルチコアシステムがスマートフォンとして具現される一例を示す図。
【発明を実施するための最良の形態】
【００４１】
本明細書に開示されている本発明の実施形態に対して、特定の構造的、機能的説明は、単に本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は多様な形態で実施することができ、本発明は、本明細書に説明された実施形態に限定されるものではない。
【００４２】
本発明は多様な変更を加えることができ、種々の形態を有することができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想、及び技術範囲に含まれるすべての変更、均等物、代替物を含むと理解すべきである。
【００４３】
本明細書において、第１、第２等の用語は多様な構成要素を説明するのに使用されているが、これらの構成要素がこのような用語によって限定されるものではない。これらの用語は１つの構成要素を他の構成要素から区別する目的で使われ、例えば、本発明の権利範囲から逸脱しなければ第１構成要素は第２構成要素と命名することができ、同様に第２構成要素も第１構成要素と命名することができる。
【００４４】
ある構成要素が他の構成要素に「連結されて」いる、または「接続されて」いると言及されている場合には、その他の構成要素に直接的に連結されていたり、接続されていることも意味するが、中間に他の構成要素が存在する場合も含む。一方、ある構成要素が他の構成要素に「直接連結されて」いる、または「直接接続されて」いると言及されている場合には、中間に他の構成要素は存在しない。構成要素の間の関係を説明する他の表現、すなわち「〜間に」と「直接〜間に」または「〜に隣接する」と「〜に直接隣接する」等も同様である。
【００４５】
本明細書で使用した用語は、単に特定の実施形態を説明するために使用したものであり、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。また、本明細書で、「含む」又は「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品又は、これを組み合わせたものが存在するということを示すものであって、１つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部品又は、これを組み合わせたものなどの存在又は、付加の可能性を、予め排除するものではない。
【００４６】
また、別に定義しない限り、技術的あるいは科学的用語を含み、本明細書中において使用される全ての用語は、本発明が属する技術分野で通常の知識を有する者が、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義される用語と同じ用語は、関連技術の文脈上で有する意味と一致する意味を有すると理解するべきで、本明細書において明白に定義しない限り、理想的あるいは形式的な意味として解釈してはならない。
【００４７】
以下、図面を参照して、本発明の望ましい実施の形態の具体例を詳細に説明する。図面中の同一構成要素については同一参照符号を使用し、同一構成要素についての重複した説明は省略する。
【００４８】
図１は本発明の一実施形態に係る割り込みスプレッド方法を示すフローチャートである。図１を参照すると、図１の割り込みスプレッド方法は、複数の割り込み要求信号を受信し（段階Ｓ１２０）、割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さいか否かを判断する（段階Ｓ１４０）ことができる。この時、割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さい場合、図１の割り込みスプレッド方法は割り込み要求信号間のそれぞれの時間間隔を既に設定された間隔に調節する（段階Ｓ１６０）ことができる。一方、割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より大きい場合、図１の割り込みスプレッド方法は割り込み要求信号間のそれぞれの時間間隔をそのまま維持する（段階Ｓ１６５）ことができる。以後、図１の割り込みスプレッド方法は、割り込み要求信号を複数のプロセッサにそれぞれ出力する（段階Ｓ１８０）ことができる。一方、複数のプロセッサのそれぞれは独立的なプロセッサに対応させることができ、マルチコアプロセッサ（例えば、デュアルコアプロセッサ、クアッドコアプロセッサなど）の複数のコア（ｃｏｒｅ）に対応させることもできる。一方、説明の便宜のために、本明細書ではアクティブ（ａｃｔｉｖｅ）状態とインアクティブ（ｉｎａｃｔｉｖｅ）状態に区分したが、インアクティブ状態はパワーダウン状態（ｐｏｗｅｒ−ｄｏｗｎ  ｓｔａｔｅ）、パワーオフ状態（ｐｏｗｅｒ−ｏｆｆ  ｓｔａｔｅ）のような低電力モードの多様な状態をすべて含む概念と解釈しなければならない。以下、図１の割り込みスプレッド方法に対し具体的に説明する。
【００４９】
図１の割り込みスプレッド方法は、割り込み要求信号を順次に受信する（段階Ｓ１２０）ことができる。一実施形態において、割り込み要求信号は割り込みソース（ｉｎｔｅｒｒｕｐｔ  ｓｏｕｒｃｅ）から出力される割り込みに基づいて生成することができ、割り込み要求信号は、プロセッサにそれぞれ割り当てることができる。割り込みソースは、それぞれマルチコアシステム（または、マルチプロセッサシステム）内で所定の動作を遂行するＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ；ＩＰ）として、ＳＯＣｓ（Ｓｙｓｔｅｍ  Ｏｎ−Ｃｈｉｐ；ＳＯＣ）を構成する種々の構成要素、例えば、ビデオモジュール、サウンドモジュール、ディスプレイモジュール、メモリモジュール、通信モジュール、カメラモジュールなどのような所定のモジュールに対応させることができる。一般的に、割り込みソースは、１つのＳＯＣｓ内に約数十〜数百個程度が実装できる。このような割り込みソースが割り込みを発生させると、これらの割り込みに基づいて生成された割り込み要求信号がプロセッサにそれぞれ入力され、プロセッサは割り込み要求信号に応答して割り込みソースのための割り込み処理をそれぞれ遂行する。最近、電子機器の小型化及び軽量化傾向により、複数のＩＰと複数のプロセッサが１つのチップに実装されるＳＯＣｓが広く使われており、ＳＯＣｓ内部のプロセッサは、消費電力を減らすために低電力モードに頻繁に進入をする。そこで、割り込みソースから生成された割り込みに基づいて複数のプロセッサが低電力モードで同時に脱出（即ち、急ウェークアップ）することになれば、プロセッサ内部に突入電流（ｉｎｒｕｓｈ  ｃｕｒｒｅｎｔ）が生成され、突入電流による誤動作を引き起こすことがある。特に、ＳＯＣｓのサイズがますます小さくなるにつれ、ダイナミック電流（ｄｙｎａｍｉｃ  ｃｕｒｒｅｎｔ）の変化にともなう突入電流の発生はＳＯＣｓの動作安定性に大きな問題になっている。
【００５０】
これに対し、図１の割り込みスプレッド方法では、割り込み要求信号が受信されると、このような割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さいか否かを判断する（段階Ｓ１４０）ことができる。一実施形態において、既に設定された間隔は、複数のプロセッサがインアクティブ状態からアクティブ状態に変更される時、プロセッサ内部に突入電流が生成されない範囲内で決定することができる。この時、割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さい場合、図１の割り込みスプレッド方法では、割り込み要求信号間のそれぞれの時間間隔を既に設定された間隔に調節する（段階Ｓ１６０）ことができる。一方、割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より大きい場合、図１の割り込みスプレッド方法では、割り込み要求信号間のそれぞれの時間間隔をそのまま維持する（段階Ｓ１６５）ことができる。言い換えれば、図１の割り込みスプレッド方法では、割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さい場合にのみ、その時間間隔を既に設定された間隔に調節してプロセッサにそれぞれ出力し、割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より大きい場合には、その時間間隔を調節しないままプロセッサにそれぞれ出力することができる。その結果、割り込み要求信号は既に設定された間隔以上の間隔を置いてプロセッサにそれぞれ入力することができる。
【００５１】
具体的に、図１の割り込みスプレッド方法は、割り込み要求信号間のそれぞれの時間間隔を既に設定された間隔に調節する（段階Ｓ１６０）際に、順次に入力され隣接する第ｋ（ただ、ｋは１以上の整数）割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の第ｋ時間間隔が０より大きい場合、第ｋ時間間隔が既に設定された間隔になるまで第（ｋ＋１）割り込み要求信号の出力を遅延させることができる。即ち、順次に入力されて隣接する第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の第ｋ時間間隔が既に設定された間隔より小さいにも関わらず、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号がそのまま２つのプロセッサにそれぞれ出力されると、２つのプロセッサが短時間内に急ウェークアップすることになるので、プロセッサ内部に突入電流が生成されうる。従って、図１の割り込みスプレッド方法は、第（ｋ＋１）割り込み要求信号の出力を遅延させることによって第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の第ｋ時間間隔が既に設定された間隔になるように調節するのである。一方、図１の割り込みスプレッド方法は、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の第ｋ時間間隔が０の場合（即ち、同時に入力される場合）には、既に設定された優先順位に従って第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号のうちいずれか１つの出力を既に設定された間隔だけ遅延させることができる。その結果、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号が同時に入力されても、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の第ｋ時間間隔が既に設定された間隔になるので、プロセッサ内部に突入電流が生成されなくなる。
【００５２】
さらに、図１の割り込みスプレッド方法は、割り込み要求信号間のそれぞれの時間間隔を既に設定された間隔に調節する（段階Ｓ１６０）際に、既に設定された優先順位に従って割り込み要求信号の出力順序を変更することができる。例えば、第ｋ割り込み要求信号、第（ｋ＋１）割り込み要求信号、及び第（ｋ＋２）割り込み要求信号が順次に入力され、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の第ｋ時間間隔、及び、第（ｋ＋１）割り込み要求信号と第（ｋ＋２）割り込み要求信号との間の第（ｋ＋１）時間間隔ともに既に設定された間隔より小さい場合に、図１の割り込みスプレッド方法は、第ｋ時間間隔が既に設定された間隔になるように第（ｋ＋１）割り込み要求信号の出力を遅延させた後、第（ｋ＋１）時間間隔が既に設定された間隔になるように第（ｋ＋２）割り込み要求信号の出力を遅延させることになる。しかし、図１の割り込みスプレッド方法は、要求される条件によって、第ｋ割り込み要求信号、第（ｋ＋１）割り込み要求信号、及び第（ｋ＋２）割り込み要求信号の出力を既に設定された優先順位に基づいて非順次的に遅延させることができる。例えば、第ｋ割り込み要求信号、第（ｋ＋１）割り込み要求信号及び第（ｋ＋２）割り込み要求信号が順次に入力され、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号の間の第ｋ時間間隔及び第（ｋ＋１）割り込み要求信号と第（ｋ＋２）割り込み要求信号の間の第（ｋ＋１）時間間隔が皆既に設定された間隔より小さい場合に、第ｋ割り込み要求信号の優先順位が最も高く、第（ｋ＋１）割り込み要求信号の優先順位が最も低い場合、図１の割り込みスプレッド方法は、第ｋ割り込み要求信号、第（ｋ＋２）割り込み要求信号、及び第（ｋ＋１）割り込み要求信号順に出力させることができる。
【００５３】
一般的に、プロセッサは割り込み要求信号を受信すると、インアクティブ状態からアクティブ状態に変更された後、割り込み処理（即ち、割り込みサービス）を遂行することになる。この時、プロセッサ内部を構成する多数のトランジスタが突然動作を開始して突入電流が生成されることになる。特に、低電力プロセッサの場合には、インアクティブ状態で消費電力を減らすために多数のクロックゲーティング回路（ｃｌｏｃｋ  ｇａｔｉｎｇ  ｃｉｒｃｕｉｔ）を備えるので、インアクティブ状態で多くのクロックがトグル（ｔｏｇｇｌｅ）しないでいるが、低電力プロセッサがインアクティブ状態からアクティブ状態に変更されると、多くのクロックがトグルが同時に開示することになって突入電流が大きく生成されうる。この時、複数のプロセッサが短時間内に急ウェークアップすることになると、複数のプロセッサから生成された突入電流がより増して、周辺回路の電力供給が不安定になり、誤動作が発生する可能性がある。これに対し、図１の割り込みスプレッド方法は、複数の割り込みソースが短時間内に複数の割り込みを連続的に出力する時、割り込みに基づいて生成される複数の割り込み要求信号間の時間間隔を少なくとも既に設定された間隔以上に調節することによって、インアクティブ状態にある複数のプロセッサ（例えば、マルチコアプロセッサなど）が短時間内にアクティブ状態に連続的に変更されること（即ち、急ウェークアップ）を防止することができる。その結果、ＳＯＣｓで複数のプロセッサ（または、マルチコアプロセッサの複数のコア）内部に急ウェークアップによる突入電流が生成されるのが防止され、ＳＯＣｓ及びこれを含む電子機器は、高い動作安定性を確保することができる。一方、図１では複数のプロセッサがアクティブ状態なのかインアクティブ状態なのかどうかと関係なく、すべてのプロセッサに入力される割り込み要求信号に対し、図１の割り込みスプレッド方法が適用されると説明したが、インアクティブ状態のプロセッサに入力される割り込み要求信号に対してのみ、図１の割り込みスプレッド方法が適用されるようにすることもできる。
【００５４】
図２及び図３は図１の割り込みスプレッド方法が実行される一例を示す図である。図２及び図３を参照すると、図２は第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）が順次に入力されることを示し、図３は図１の割り込みスプレッド方法によって第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）が第１〜第４プロセッサに順次に出力されることを示している。
【００５５】
具体的に、図１の割り込みスプレッド方法は第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）を順次に受信することができる。図２に示したように、第１割り込み要求信号（ｎＩＲＱ＿１）と第２割り込み要求信号（ｎＩＲＱ＿２）との間の第１時間間隔Ｓ１は、既に設定された間隔ＰＳより小さく、第２割り込み要求信号（ｎＩＲＱ＿２）と第３割り込み要求信号（ｎＩＲＱ＿３）との間の第２時間間隔Ｓ２も既に設定された間隔ＰＳより小さく、第３割り込み要求信号（ｎＩＲＱ＿３）と第４割り込み要求信号（ｎＩＲＱ＿４）との間の第３時間間隔Ｓ３も既に設定された間隔ＰＳより小さい。これに対し、図３に示したように、図１の割り込みスプレッド方法は、第１割り込み要求信号（ｎＩＲＱ＿１）と第２割り込み要求信号（ｎＩＲＱ＿２）との間の第１時間間隔Ｓ１が既に設定された間隔ＰＳになるように第２割り込み要求信号（ｎＩＲＱ＿２）の出力を遅延させ、第２割り込み要求信号（ｎＩＲＱ＿２）と第３割り込み要求信号（ｎＩＲＱ＿３）との間の第２時間間隔Ｓ２が既に設定された間隔ＰＳになるように第３割り込み要求信号（ｎＩＲＱ＿３）の出力を遅延させ、第３割り込み要求信号（ｎＩＲＱ＿３）と第４割り込み要求信号（ｎＩＲＱ＿４）との間の第３時間間隔Ｓ３が既に設定された間隔ＰＳになるように第４割り込み要求信号（ｎＩＲＱ＿４）の出力を遅延させることができる。このように、図１の割り込みスプレッド方法は、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）を既に設定された間隔ＰＳを置いて第１〜第４プロセッサに順次に出力することができる。
【００５６】
図４及び図５は、図１の割り込みスプレッド方法が実行される他の例を示す図である。図４及び図５を参照すると、図４は第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）が順次に入力されることを示していて、図５は、図１の割り込みスプレッド方法によって第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）が第１〜第４プロセッサに順次に出力されることを示す。
【００５７】
具体的に、図１の割り込みスプレッド方法は、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）を順次に受信することができる。図４に示したように、第１割り込み要求信号（ｎＩＲＱ＿１）と第２割り込み要求信号（ｎＩＲＱ＿２）との間の第１時間間隔Ｓ１は、既に設定された間隔ＰＳより大きく、第２割り込み要求信号（ｎＩＲＱ＿２）と第３割り込み要求信号（ｎＩＲＱ＿３）との間の第２時間間隔Ｓ２は、既に設定された間隔ＰＳより小さく、第３割り込み要求信号（ｎＩＲＱ＿３）と第４割り込み要求信号（ｎＩＲＱ＿４）との間の第３時間間隔Ｓ３は既に設定された間隔ＰＳより小さい。これに対し、図５に示したように、図１の割り込みスプレッド方法は、第１割り込み要求信号（ｎＩＲＱ＿１）と第２割り込み要求信号（ｎＩＲＱ＿２）との間の第１時間間隔Ｓ１は、そのまま維持させて第２割り込み要求信号（ｎＩＲＱ＿２）と第３割り込み要求信号（ｎＩＲＱ＿３）との間の第２時間間隔Ｓ２が既に設定された間隔ＰＳになるように第３割り込み要求信号（ｎＩＲＱ＿３）の出力を遅延させ、第３割り込み要求信号（ｎＩＲＱ＿３）と第４割り込み要求信号（ｎＩＲＱ＿４）との間の第３時間間隔Ｓ３が既に設定された間隔ＰＳになるように第４割り込み要求信号（ｎＩＲＱ＿４）の出力を遅延させることができる。このように、図１の割り込みスプレッド方法は、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）を既に設定された間隔ＰＳ以上の間隔を置いて第１〜第４プロセッサに順次に出力することができる。
【００５８】
図６及び図７は図１の割り込みスプレッド方法が実行されるまた他の例を示す図である。図６及び図７を参照すると、図６は第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）が順次に入力されることを示していて、図７は図１の割り込みスプレッド方法によって第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）が第１〜第４プロセッサに順次に出力されることを見せている。
【００５９】
具体的に、図１の割り込みスプレッド方法は、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）を順次に受信することができる。図６に示したように、第１割り込み要求信号（ｎＩＲＱ＿１）と第２割り込み要求信号（ｎＩＲＱ＿２）との間の第１時間間隔Ｓ１は既に設定された間隔ＰＳより小さく、第２割り込み要求信号（ｎＩＲＱ＿２）と第３割り込み要求信号（ｎＩＲＱ＿３）との間の第２時間間隔Ｓ２は既に設定された間隔ＰＳより小さく、第３割り込み要求信号（ｎＩＲＱ＿３）と第４割り込み要求信号（ｎＩＲＱ＿４）との間の第３時間間隔Ｓ３も既に設定された間隔ＰＳより小さい。しかし、ＳＯＣｓの性能によって、２つのプロセッサが短時間内に連続的にウェークアップしても、２つのプロセッサ内部に突入電流が生成されないこともあり、３つのプロセッサが短時間内に連続的にウェークアップをしても、３つのプロセッサ内部に突入電流が生成されないこともある。以下、図６及び図７では、２つのプロセッサが短時間内に連続的にウェークアップすることを許容するか、３つのプロセッサが短時間内に連続的にウェークアップすることは許容しないことを仮定して説明することにする。例えば、図７に示したように、図１の割り込みスプレッド方法は、既に設定された個数（即ち、２つ）のプロセッサが短時間内に連続的にウェークアップすることを許容しているので、第１割り込み要求信号（ｎＩＲＱ＿１）と第２割り込み要求信号（ｎＩＲＱ＿２）との間の第１時間間隔Ｓ１が既に設定された間隔ＰＳより小さくても、第１割り込み要求信号（ｎＩＲＱ＿１）と第２割り込み要求信号（ｎＩＲＱ＿２）との間の第１時間間隔Ｓ１をそのまま維持させることができる。しかし、図１の割り込みスプレッド方法は、３つのプロセッサが短時間内に連続的にウェークアップすることを許容しないので、第２割り込み要求信号（ｎＩＲＱ＿２）と第３割り込み要求信号（ｎＩＲＱ＿３）との間の第２時間間隔Ｓ２が既に設定された間隔ＰＳより小さいので、前記第２時間間隔Ｓ２が既に設定された間隔ＰＳになるように第３割り込み要求信号（ｎＩＲＱ＿３）の出力を遅延させることができる。以後、図１の割り込みスプレッド方法は、２つのプロセッサが短時間内に連続的にウェークアップすることを許容しているので、第３割り込み要求信号（ｎＩＲＱ＿３）と第４割り込み要求信号（ｎＩＲＱ＿４）との間の第３時間間隔Ｓ３が既に設定された間隔ＰＳより小さくても、第３割り込み要求信号（ｎＩＲＱ＿３）と第４割り込み要求信号（ｎＩＲＱ＿４）との間の第３時間間隔Ｓ３をそのまま維持させることができる。
【００６０】
図８は本発明の他の実施形態に係る割り込みスプレッド方法を示すフローチャートである。図８を参照すると、図８の割り込みスプレッド方法は、第ｋ割り込み要求信号の受信（段階Ｓ２１０）と、第（ｋ＋１）割り込み要求信号の受信（段階Ｓ２２０）後、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔が０より大きいか否かを判断する（段階Ｓ２３０）。この時、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔が０より大きい場合、時間間隔が既に設定された間隔になるまで第ｋ割り込み要求信号の出力を遅延させ（段階Ｓ２４０）、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔が０の場合、既に設定された優先順位に従って第ｋ割り込み要求信号、または、第（ｋ＋１）割り込み要求信号の出力を既に設定された間隔だけ遅延させる（段階Ｓ２５０）ことができる。ただし、図８では第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔が既に設定された間隔より小さいと仮定している。
【００６１】
図８の割り込みスプレッド方法は、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号を順次に受信し、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔が既に設定された間隔より小さいか否かを判断する際に、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔が０より大きいか否かまで判断する。即ち、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号が順次に入力されると見れば、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔は、０より大きいのが一般的であるが、実施形態により第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号が実質的に同時に入力されることもあるので、図８の割り込みスプレッド方法は、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔が０より大きいか否かまで判断する。この時、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔が０より大きい場合、図８の割り込みスプレッド方法は時間間隔が既に設定された間隔になるまで第ｋ割り込み要求信号の出力を遅延させることができ、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔が０の場合、図８の割り込みスプレッド方法は、既に設定された優先順位に従って第ｋ割り込み要求信号、または、第（ｋ＋１）割り込み要求信号の出力を既に設定された間隔だけ遅延させることができる。その結果、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号が同時に入力される場合にも、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号が既に設定された間隔を置いてそれぞれ第ｋプロセッサと第（ｋ＋１）プロセッサに出力されるので、図８の割り込みスプレッド方法は、ＳＯＣｓで短時間内に複数のプロセッサがインアクティブ状態からアクティブ状態に変更（即ち、急ウェークアップ）されることを防止することができる。
【００６２】
図９及び図１０は図８の割り込みスプレッド方法が実行される一例を示す図である。図９及び図１０を参照すると、図９は第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）が順次に入力されることを示していて、図１０は図８の割り込みスプレッド方法によって第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）が第１〜第４プロセッサに順次に出力されることを示している。
【００６３】
具体的に、図８の割り込みスプレッド方法は、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）を順次に受信できるが、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）のうち、隣接する割り込み要求信号が実質的に同時に入力されることがある。例えば、図９に示したように、第１割り込み要求信号（ｎＩＲＱ＿１）と第２割り込み要求信号（ｎＩＲＱ＿２）との間の第１時間間隔Ｓ１は、既に設定された間隔ＰＳより小さく、第２割り込み要求信号（ｎＩＲＱ＿２）と第３割り込み要求信号（ｎＩＲＱ＿３）との間の第２時間間隔Ｓ２も既に設定された間隔ＰＳより小さく、第３割り込み要求信号（ｎＩＲＱ＿３）と第４割り込み要求信号（ｎＩＲＱ＿４）との間の第３時間間隔Ｓ３は０に相応する。従って、第４割り込み要求信号（ｎＩＲＱ＿４）の優先順位が第３割り込み要求信号（ｎＩＲＱ＿３）の優先順位より高いと仮定すれば、図１０に示したように、図８の割り込みスプレッド方法は、第１割り込み要求信号（ｎＩＲＱ＿１）と第２割り込み要求信号（ｎＩＲＱ＿２）との間の第１時間間隔Ｓ１が既に設定された間隔ＰＳになるように第２割り込み要求信号（ｎＩＲＱ＿２）の出力を遅延させ、第２割り込み要求信号（ｎＩＲＱ＿２）と第４割り込み要求信号（ｎＩＲＱ＿４）との間の第２時間間隔Ｓ２が既に設定された間隔ＰＳになるように第４割り込み要求信号（ｎＩＲＱ＿４）の出力を遅延させ、第３割り込み要求信号（ｎＩＲＱ＿３）と第４割り込み要求信号（ｎＩＲＱ＿４）との間の第３時間間隔Ｓ３は既に設定された間隔ＰＳになるように第３割り込み要求信号（ｎＩＲＱ＿３）の出力を遅延させることができる。この時、第４割り込み要求信号（ｎＩＲＱ＿４）の優先順位が第３割り込み要求信号（ｎＩＲＱ＿３）の優先順位より高いので、第３割り込み要求信号（ｎＩＲＱ＿３）より第４割り込み要求信号（ｎＩＲＱ＿４）が先に出力される。このように、図８の割り込みスプレッド方法は第１〜第４割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉ４）のうち、隣接する割り込み要求信号が実質的に同時に入力されても、既に設定された優先順位に従って既に設定された間隔ＰＳを置いて、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）を第１〜第４プロセッサに順次に出力することができる。
【００６４】
図１１は本発明のまた他の実施形態に係る割り込みスプレッド方法を示すフローチャートである。
【００６５】
図１１を参照すると、図１１の割り込みスプレッド方法は、第ｋ割り込み要求信号を受信し（段階Ｓ３１０）、第（ｋ＋１）割り込み要求信号を受信した（段階Ｓ３２０）後、第ｋ割り込み要求信号が第（ｋ＋１）割り込み要求信号より優先順位が高いか否かを判断（段階Ｓ３３０）することができる。この時、図１１の割り込みスプレッド方法は、第ｋ割り込み要求信号の優先順位が第（ｋ＋１）割り込み要求信号の優先順位より高い場合、第（ｋ＋１）割り込み要求信号を遅延させる（段階Ｓ３４０）ことができ、第ｋ割り込み要求信号の優先順位が第（ｋ＋１）割り込み要求信号の優先順位より低い場合、第ｋ割り込み要求信号を遅延させる（段階Ｓ３５０）ことができる。ただし、図１１では第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔が既に設定された間隔より小さいと仮定している。
【００６６】
図１１の割り込みスプレッド方法は、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号を順次に受信し、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の時間間隔が既に設定された間隔より小さいか否かを判断する際に、第ｋ割り込み要求信号が第（ｋ＋１）割り込み要求信号より優先順位が高いか否かまで判断することができる。これに対し、図１１の割り込みスプレッド方法は、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号の入力順序とは別途に、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号の出力順序を決めることができる。具体的に、図１１の割り込みスプレッド方法は、第ｋ割り込み要求信号の優先順位が第（ｋ＋１）割り込み要求信号の優先順位より高い場合、第（ｋ＋１）割り込み要求信号を遅延させることができ、第ｋ割り込み要求信号の優先順位が第（ｋ＋１）割り込み要求信号の優先順位より低い場合、第ｋ割り込み要求信号を遅延させることができる。その結果、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号が順次に入力される場合にも、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号が既に設定された優先順位に従って非順次的に出力され、その時にも第（ｋ＋１）割り込み要求信号と第ｋ割り込み要求信号が既に設定された間隔を置いてそれぞれ第ｋプロセッサと第（ｋ＋１）プロセッサに出力されるので、図１１の割り込みスプレッド方法は、ＳＯＣｓで短時間内に複数のプロセッサがインアクティブ状態からアクティブ状態に変更（即ち、急ウェークアップ）されるのを防止できる。
【００６７】
図１２及び図１３は、図１１の割り込みスプレッド方法が実行される一例を示す図である。図１２及び図１３を参照すると、図１２は第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）が順次に入力されることを示していて、図１３は図１１の割り込みスプレッド方法によって第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）が既に設定された優先順位に従って第１〜第４プロセッサにそれぞれ出力されることを示している。
【００６８】
具体的に、図１１の割り込みスプレッド方法は、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）を順次に受信することができる。図１２に示したように、第１割り込み要求信号（ｎＩＲＱ＿１）と第２割り込み要求信号（ｎＩＲＱ＿２）との間の第１時間間隔Ｓ１は既に設定された間隔ＰＳより小さく、第２割り込み要求信号（ｎＩＲＱ＿２）と第３割り込み要求信号（ｎＩＲＱ＿３）との間の第２時間間隔Ｓ２も既に設定された間隔ＰＳより小さく、第３割り込み要求信号（ｎＩＲＱ＿３）と第４割り込み要求信号（ｎＩＲＱ＿４）との間の第３時間間隔Ｓ３も既に設定された間隔ＰＳより小さい。この時、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）が第１〜第４プロセッサにそれぞれ出力される際に、要求される条件により、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）の入力順序とは異なるように、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）の出力順序が変更される必要もある。従って、図１１の割り込みスプレッド方法は、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）の出力順序を既に設定された優先順位に従って変更させることによって、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）に応答して割り込み処理を遂行する第１〜第４プロセッサのウェークアップ順序を変更させることができる。例えば、図１３に示したように、図１１の割り込みスプレッド方法は、第１〜第４割り込み要求信号（ｎＩＲＱ＿１，・・・，ｎＩＲＱ＿４）を第１割り込み要求信号（ｎＩＲＱ＿１）、第３割り込み要求信号（ｎＩＲＱ＿３）、第４割り込み要求信号（ｎＩＲＱ＿４）及び第２割り込み要求信号（ｎＩＲＱ＿２）順に出力することができる。同様に、第１割り込み要求信号（ｎＩＲＱ＿１）、第３割り込み要求信号（ｎＩＲＱ＿３）、第４割り込み要求信号（ｎＩＲＱ＿４）及び第２割り込み要求信号（ｎＩＲＱ＿２）間のそれぞれの時間間隔は、既に設定された間隔ＰＳに調節される。このように、図１１の割り込みスプレッド方法は、第１〜第４割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉ４）を既に設定された優先順位に従って出力順序を決めて第１〜第４プロセッサにそれぞれ出力することができる。
【００６９】
図１４は本発明のまた他の実施形態に係る割り込みスプレッド方法を示すフローチャートであり、図１５は図１４の割り込みスプレッド方法を説明するための図である。
【００７０】
図１４及び図１５を参照すると、図１４の割り込みスプレッド方法は、割り込み要求信号を順次に受信する（段階Ｓ４１０）と、割り込み要求信号を対象（ｔａｒｇｅｔ）割り込み要求信号と非対象（ｎｏｎ−ｔａｒｇｅｔ）割り込み要求信号に区分する（段階Ｓ４２０）ことができる。具体的に、対象割り込み要求信号はインアクティブ状態のプロセッサ（ＴＰ＿１，・・・，ＴＰ＿４）に出力される割り込み要求信号を意味し、非対象割り込み要求信号はアクティブ状態のプロセッサ（ＮＴＰ＿１、ＮＴＰ＿２）に出力される割り込み要求信号を意味する。以後、図１４の割り込みスプレッド方法は、非対象割り込み要求信号をアクティブ状態のプロセッサ（ＮＴＰ＿１、ＮＴＰ＿２）にそれぞれ出力する（段階Ｓ４３０）ことができる。一方、図１４の割り込みスプレッド方法は、対象割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さいか否かを判断し（段階Ｓ４４０）、対象割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より小さい場合、時間間隔を既に設定された間隔に調節する（段階Ｓ４５０）ことができ、対象割り込み要求信号間のそれぞれの時間間隔が既に設定された間隔より大きい場合、前記時間間隔をそのまま維持させる（段階Ｓ４６０）ことができる。以後、図１４の割り込みスプレッド方法は、対象割り込み要求信号をインアクティブ状態のプロセッサ（ＴＰ＿１，・・・，ＴＰ＿４）にそれぞれ出力する（段階Ｓ４８０）ことができる。一般的に、突入電流は短時間内に複数のプロセッサがインアクティブ状態からアクティブ状態に連続的に変更される（即ち、急ウェークアップ）時に生成されるので、図１４の割り込みスプレッド方法はウェークアップが必要ないアクティブ状態のプロセッサ（ＮＴＰ＿１、ＮＴＰ＿２）に出力される非対象割り込み要求信号に対してはその時間間隔を既に設定された間隔に調節しない。その結果、図１４の割り込みスプレッド方法は、インアクティブ状態のプロセッサ（ＴＰ＿１，・・・，ＴＰ＿４）に出力される対象割り込み要求信号に対してのみ、その時間間隔を既に設定された間隔に調節するので、対象になる割り込み要求信号が相対的に減少（即ち、相対的にロード（ｌｏａｄ）が減少）して高速で動作することができる。
【００７１】
図１６は本発明の一実施形態に係る割り込み要求信号スプレッダ回路を示すブロック図である。図１６を参照すると、割り込み要求信号スプレッダ回路１００は、第１〜第ｍ（ただ、ｍは２以上の整数）割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）及び割り込み要求信号アービタ１４０を含むことができる。
【００７２】
第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）は、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）をそれぞれ受信し、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）を既に設定された間隔以上の間隔を置いて第１〜第ｍプロセッサ（図示せず）にそれぞれ出力することができる。図１６に示したように、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）は、複数の割り込みソース（図示せず）から出力される複数の割り込みに基づいて生成され、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）は第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）にそれぞれ受信されうる。一方、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）は、第１〜第ｍプロセッサにそれぞれ接続され、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）を既に設定された間隔以上の間隔を置いて第１〜第ｍプロセッサにそれぞれ出力することができる。具体的に、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）のそれぞれは第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）を受信すれば、割り込み要求信号アービタ１４０に出力要求信号（ＲＳ１，・・・，ＲＳｍ）を送信し、割り込み要求信号アービタ１４０から出力許可信号（ＡＳ１，・・・，ＡＳｍ）を受信すると、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）を第１〜第ｍプロセッサにそれぞれ出力することができる。このために、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）のそれぞれはアイドル状態（ｉｄｌｅ  ｓｔａｔｅ）、ウェイト状態（ｗａｉｔ  ｓｔａｔｅ）及びアサート状態（ａｓｓｅｒｔ  ｓｔａｔｅ）から構成されたステートマシン（ｓｔａｔｅ  ｍａｃｈｉｎｅ）で具現することができるが、これに対しては図１７を参照して後述する。
【００７３】
割り込み要求信号アービタ１４０は、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）のうち、隣接する割り込み要求信号間の時間間隔が既に設定された間隔より小さい場合、この時間間隔を既に設定された間隔に調節することができる。この時、既に設定された間隔は、第１〜第ｍプロセッサがインアクティブ状態からアクティブ状態に変更される時、第１〜第ｍプロセッサ内部に突入電流が生成されない範囲内で決定することができる。具体的に、割り込み要求信号アービタ１４０は第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）からそれぞれ出力要求信号（ＲＳ１，・・・，ＲＳｍ）を受信すると、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）に出力許可信号（ＡＳ１，・・・，ＡＳｍ）を順次に出力することによって、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）が既に設定された間隔以上で第１〜第ｍプロセッサにそれぞれ出力されるようにすることができる。このために、割り込み要求信号アービタ１４０はアイドル状態及びウェイト状態から構成されたステートマシンで具現できるが、これに対しては図１８を参照して後述する。一実施形態において、割り込み要求信号アービタ１４０は既に設定された優先順位に従って第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）の出力順序を変更することができる。その結果、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）に入力される第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）の入力順序と第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）から出力される第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）の出力順序は互いに相異してもよい。
【００７４】
一方、割り込み要求信号アービタ１４０は、第１〜第ｍプロセッサをアクティブ状態のプロセッサから構成された第１グループとインアクティブ状態のプロセッサから構成された第２グループに分類し、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）のうち、第１グループに割り当てられた割り込み要求信号に対しては既に設定された間隔に調節しないで、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）のうち、第２グループに割り当てられた割り込み要求信号に対してのみ、既に設定された間隔に調節することができる。ただし、これに対しては、上述したので、それに対する重複する説明は省略することにする。このように、割り込み要求信号スプレッダ回路１００は、複数の割り込みソースが短時間内に複数の割り込みを連続的に出力する時、これらの割り込みに基づいて生成される複数の割り込み要求信号間の時間間隔を既に設定された間隔以上に調節することによって、インアクティブ状態にある複数のプロセッサ（または、マルチコアプロセッサの複数のコア）が短時間内にアクティブ状態に連続的に変更（即ち、急ウェークアップ）されることを防止することができる。その結果、ＳＯＣｓで複数のプロセッサ内部に急ウェークアップによる突入電流が生成されることが防止され、ＳＯＣｓ及びそれを含む電子機器は高い動作安定性を確保することができる。
【００７５】
図１７は図１６の割り込み要求信号スプレッダ回路に備わった割り込み要求信号ホルダのステートマシンを示す図である。
【００７６】
図１７を参照すると、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）それぞれのステートマシン２００は、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）が受信されていないことを示すアイドル状態２２０、割り込み要求信号アービタ１４０から出力許可信号（ＡＳ１，・・・，ＡＳｍ）を待っていることを示すウェイト状態２４０及び第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）が第１〜第ｍプロセッサに出力されていることを示すアサート状態２６０を含むことができる。この時、アイドル状態２２０は、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）それぞれのデフォルト状態（ｄｅｆａｕｌｔ  ｓｔａｔｅ）に該当することができる。従って、アイドル状態２２０は、割り込みが発生しなかった初期状態を意味し、ウェイト状態２４０は、他の割り込みによる突入電流が消えることを待つ状態を意味し、アサート状態２６０はプロセッサへ向かう割り込み要求信号を更新する状態を意味すると解釈できる。
【００７７】
具体的に、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）が受信されていない場合に第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）のそれぞれはアイドル状態２２０に留まっている。以後、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）が受信されると、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）のそれぞれはウェイト状態２４０またはアサート状態２６０に進入することができる。例えば、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）が受信された時、割り込み要求信号アービタ１４０が出力許可信号（ＡＳ１，・・・，ＡＳｍ）を直ちに送信する場合、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）のそれぞれはアサート状態２６０に直ちに進入ＲＡすることができる。しかし、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）が受信された時、割り込み要求信号アービタ１４０が以前の割り込み要求信号との時間間隔を既に設定された間隔を調節するために出力許可信号（ＡＳ１，・・・，ＡＳｍ）を送信しない場合、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）のそれぞれはウェイト状態２４０に進入ＲＮＡすることができる。以後、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）それぞれは、ウェイト状態２４０に留まっているうち、割り込み要求信号アービタ１４０から出力許可信号（ＡＳ１，・・・，ＡＳｍ）を受信すると、アサート状態２６０に進入ＡＲすることができる。さらに、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）のそれぞれは、アサート状態２６０に留まっているうちに、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）の出力が完了すれば、アイドル状態２２０に進入ＡＬすることができる。このように、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）のそれぞれは、簡単な構造のステートマシン２００で具現することによって、小型で製造されつつも低電力で動作できる。
【００７８】
図１８は図１６の割り込み要求信号スプレッダ回路に備わった割り込み要求信号アービタのステートマシンを示す図である。図１８を参照すると、割り込み要求信号アービタ１４０のステートマシン３００は、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）のいずれも第１〜第ｍプロセッサに出力されていないことを示すアイドル状態３２０及び第１〜第ｎ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）のうち少なくとも１つ以上が第１〜第ｍプロセッサに出力されていることを示すウェイト状態３４０を含むことができる。この時、アイドル状態３２０は、割り込み要求信号アービタ１４０のデフォルト状態に該当することができる。従って、アイドル状態３２０は、いかなる割り込みも存在しない状態を意味し、ウェイト状態３４０は、ある割り込みが発生してそれをプロセッサに伝達し、それによる突入電流が消えるのを待つ状態を意味すると解釈することができる。
【００７９】
具体的に、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）が出力要求信号（ＲＳ１，・・・，ＲＳｍ）を送信しなければ、割り込み要求信号アービタ１４０はアイドル状態３２０に留まっている。以後、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）のうちいずれか１つが出力要求信号（ＲＳ１，・・・，ＲＳｍ）を送信すると、割り込み要求信号アービタ１４０はウェイト状態３４０に進入ＲＥＱと、該当割り込み要求信号ホルダに出力許可信号（ＡＳ１，・・・，ＡＳｍ）を出力することができる。以後、割り込み要求信号アービタ１４０は既に設定された間隔だけウェイト状態３４０に留まっていた後、アイドル状態３２０に進入するＥＸＰことができる。この時、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）のうちいずれか１つが出力要求信号（ＲＳ１，・・・，ＲＳｍ）を送信し、割り込み要求信号アービタ１４０がウェイト状態３４０に留まっている場合に、第１〜第ｍ割り込み要求信号ホルダ（１２０＿１，・・・，１２０＿ｍ）のうち、他の１つが出力要求信号（ＲＳ１，・・・，ＲＳｍ）を送信しても、割り込み要求信号アービタ１４０は、該当割り込み要求信号ホルダに出力許可信号（ＡＳ１，・・・，ＡＳｍ）を送信しない。従って、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）が既に設定された間隔以上の間隔を置いて第１〜第ｍプロセッサにそれぞれ出力されうる。このように、割り込み要求信号アービタ１４０も簡単な構造のステートマシン３００で具現することによって、小型で製造されながらも低電力で動作することができる。
【００８０】
図１９は図１６の割り込み要求信号スプレッダ回路が動作する一例を示すタイミング図である。図１９を参照すると、割り込み要求信号スプレッダ回路１００から第ｉ割り込み要求信号ｎＩＲＱ＿Ｉｉが第ｉ割り込み要求信号ホルダ１２０＿ｉに入力されると、第ｉ割り込み要求信号ホルダ１２０＿ｉは、割り込み要求信号アービタ１４０に出力要求信号ＲＳｉ、ｒｅｑを出力することができる。この時、割り込み要求信号アービタ１４０は、以前の割り込み要求信号がなくてアイドル状態ＩＤＬＥに留まっていたので、第ｉ割り込み要求信号ホルダ１２０＿ｉに直ちに出力許可信号ＡＳｉ、ａｃｋを出力することができる。その結果、第ｉ割り込み要求信号ホルダ１２０＿ｉは、アイドル状態ＩＤＬＥからアサート状態ＡＳＳＥＲＴに進入することになり、割り込み要求信号アービタ１４０は、アイドル状態ＩＤＬＥからウェイト状態ＷＡＩＴに進入することになり、第ｉ割り込み要求信号ｎＩＲＱ＿Ｏｉが第ｉプロセッサに出力されうる。
【００８１】
一方、第ｉ割り込み要求信号ホルダ１２０＿ｉがアサート状態ＡＳＳＥＲＴに留まっている間、第ｊ割り込み要求信号ｎＩＲＱ＿Ｉｊが第ｊ割り込み要求信号ホルダ１２０＿ｊに入力されると、第ｊ割り込み要求信号ホルダ１２０＿ｊは割り込み要求信号アービタ１４０に出力要求信号ＲＳｊ、ｒｅｑを出力することができる。この時、割り込み要求信号アービタ１４０は、ウェイト状態ＷＡＩＴに留まっているので、第ｊ割り込み要求信号ホルダ１２０＿ｊに出力許可信号ＡＳｊ、ａｃｋを出力しない。割り込み要求信号アービタ１４０がウェイト状態ＷＡＩＴに留まる時間は、予め決まっていて（例えば、物理的な特性値によって決定）、カウンタなどのような回路などを利用して前記時間を調節することができる。これに対し、第ｊ割り込み要求信号ホルダ１２０＿ｊは、アイドル状態ＩＤＬＥからアサート状態ＡＳＳＥＲＴでないウェイト状態ＷＡＩＴに進入することができる。以後、割り込み要求信号アービタ１４０は、第ｉ割り込み要求信号ｎＩＲＱ＿Ｏｉと第ｊ割り込み要求信号ｎＩＲＱ＿Ｏｊが既に設定された間隔を有することになる時点にウェイト状態ＷＡＩＴからアイドル状態ＩＤＬＥに進入し、第ｊ割り込み要求信号ホルダ１２０＿ｊに出力許可信号ＡＳｊ、ａｃｋを出力することができる。従って、第ｊ割り込み要求信号ホルダ１２０＿ｊは、出力許可信号ＡＳｊ、ａｃｋに基づいてウェイト状態ＷＡＩＴからアサート状態ＡＳＳＥＲＴに進入でき、第ｊ割り込み要求信号ｎＩＲＱ＿Ｏｊは第ｊプロセッサに出力されうる。その結果、割り込み要求信号スプレッダ回路１００によって第ｉ割り込み要求信号ｎＩＲＱ＿Ｏｉと第ｊ割り込み要求信号ｎＩＲＱ＿Ｏｊは、既に設定された間隔を置いてそれぞれ第ｉプロセッサと第ｊプロセッサにそれぞれ出力されうる。このように、割り込み要求信号スプレッダ回路１００は短時間内に複数の割り込みソースから複数の割り込みを生成しても、割り込みに基づいて生成される複数の割り込み要求信号間のそれぞれの時間間隔を既に設定された間隔以上に調節することによって、インアクティブ状態にある複数のプロセッサ（または、マルチコアプロセッサの複数のコア）が短時間内にアクティブ状態に連続的に変更（即ち、急ウェークアップ）されることを防止することができる。
【００８２】
図２０は本発明の一実施形態に係るＳＯＣｓを示すブロック図である。図２０を参照すると、ＳＯＣｓ５００は、第１〜第ｎ割り込みソース（５２０＿１，・・・，５２０＿ｎ）、割り込みコントローラ５４０、割り込み要求信号スプレッダ回路５６０及び第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）を含むことができる。一般的に、ＳＯＣｓ５００でプロセッサ（５８０＿１，・・・，５８０＿ｍ）の個数より割り込みソース（５２０＿１，・・・，５２０＿ｎ）の個数が多いので、ｎがｍより大きいのが一般的であるが、それに限定されはしない。一方、第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）と命名したが、第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）のそれぞれは、独立的なプロセッサに対応させることができ、マルチコアプロセッサ（例えば、デュアルコアプロセッサ、クアッドコアプロセッサなど）の複数のコアに対応させることもできる。
【００８３】
第１〜第ｎ割り込みソース（５２０＿１，・・・，５２０＿ｎ）は、それぞれ第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）を生成することができる。この時、第１〜第ｎ割り込みソース（５２０＿１，・・・，５２０＿ｎ）は、それぞれマルチプロセッサシステム（または、マルチコアシステム）内で所定の動作を遂行するＩＰとして、ＳＯＣｓを構成する種々の構成要素、例えば、ビデオモジュール、サウンドモジュール、ディスプレイモジュール、メモリモジュール、通信モジュール、カメラモジュールなどのような所定のモジュールに対応させることができる。第１〜第ｎ割り込みソース（５２０＿１，・・・，５２０＿ｎ）がそれぞれ第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）を発生させると、第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）に基づいて第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）が生成され、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）は既に設定された間隔以上に第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）にそれぞれ入力されうる。その結果、第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）のそれぞれは第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）に応答して第１〜第ｎソースのための割り込み処理を遂行できる。
【００８４】
割り込みコントローラ５４０は第１〜第ｎ割り込みソース（５２０＿１，・・・，５２０＿ｎ）で生成された第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）に基づいて第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）を生成することができる。一実施形態において、割り込みコントローラ５４０は、第１〜第ｎ割り込みソース（５２０＿１，・・・，５２０＿ｎ）から第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）の入力を受けた後、第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）がそれぞれ実行される第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）を決定することができる。即ち、割り込みコントローラ５４０は、第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）を第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）に割当させることができる。一般的に、ＳＯＣｓ５００で第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）の個数は、第１〜第ｎ割り込みソース（５２０＿１，・・・，５２０＿ｎ）の個数より小さいので、割り込みコントローラ５４０は第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）を第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）に時間的に及び／または空間的に適切に割り当てることができる。
【００８５】
割り込み要求信号スプレッダ回路５６０は、割り込みコントローラ５４０から入力される第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）のうち、隣接する割り込み要求信号間の時間間隔を既に設定された間隔以上に調節することができる。この時、既に設定された間隔は第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）がインアクティブ状態からアクティブ状態に変更される時、第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）の内部に突入電流が生成されない範囲内で決定することができる。一実施形態において、割り込み要求信号スプレッダ回路５６０は、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）を受信して、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）を既に設定された間隔以上の間隔を置いて第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）にそれぞれ出力する第１〜第ｍ割り込み要求信号ホルダ、及び第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）のうち、隣接する割り込み要求信号間の時間間隔が既に設定された間隔より小さい場合、時間間隔を既に設定された間隔に調節する割り込み要求信号アービタを含むことができる。即ち、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）は、第１〜第ｍ割り込み要求信号ホルダにそれぞれ受信され、第１〜第ｍ割り込み要求信号ホルダは、第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）にそれぞれ接続されうる。一実施形態において、割り込み要求信号ホルダ及び割り込み要求信号アービタは、１つのクロック  ドメイン（ｃｌｏｃｋ  ｄｏｍａｉｎ）上で動作し、割り込み要求信号ホルダと割り込み要求信号アービタとの間に要求／応答ハンドシェイキング動作（ｒｅｑｕｅｓｔ／ａｃｋｎｏｗｌｅｄｇｅ  ｈａｎｄｓｈａｋｉｎｇ  ｏｐｅｒａｔｉｏｎ）が実行されうる。
【００８６】
具体的に、割り込み要求信号スプレッダ回路５６０は、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）の間のそれぞれの時間間隔を既に設定された間隔に調節する際に、隣接する第ｋ（ただ、ｋは１以上の整数）割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の第ｋ時間間隔が０より大きい場合、第ｋ時間間隔が既に設定された間隔になるまで第（ｋ＋１）割り込み要求信号の出力を遅延させることができる。また、割り込み要求信号スプレッダ回路５６０は、第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号との間の第ｋ時間間隔が０の場合（即ち、同時に入力される場合）、既に設定された優先順位に従って第ｋ割り込み要求信号と第（ｋ＋１）割り込み要求信号のうちの１つの出力を既に設定された間隔だけ遅延させることができる。さらに、割り込み要求信号スプレッダ回路５６０は、既に設定された優先順位に従って第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）の入力順序と異なって、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）の出力順序を変更することもできる。例えば、割り込み要求信号スプレッダ回路５６０は、第ｋ割り込み要求信号、第（ｋ＋１）割り込み要求信号及び第（ｋ＋２）割り込み要求信号の入力を順次に受けた場合でも、第ｋ割り込み要求信号、第（ｋ＋１）割り込み要求信号及び第（ｋ＋２）割り込み要求信号を既に設定された優先順位に基づいて非順次的に出力させることができる。
【００８７】
実施形態により、割り込み要求信号スプレッダ回路５６０は、第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）をアクティブ状態のプロセッサから構成された第１グループとインアクティブ状態のプロセッサから構成された第２グループに分類し、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）のうち、アクティブ状態のプロセッサから構成された第１グループに割り当てられた割り込み要求信号に対しては既に設定された間隔に調節しないで、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）のうち、インアクティブ状態のプロセッサで構成された第２グループに割り当てられた割り込み要求信号に対してのみ、既に設定された間隔に調節することができる。このように、ＳＯＣｓ５００は割り込み要求信号スプレッダ回路５６０を備えることによって、第１〜第ｎ割り込みソース（５２０＿１，・・・，５２０＿ｎ）から出力される第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）に基づいて生成される第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）間のそれぞれの時間間隔を既に設定された間隔以上に調節することによって、第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）が短時間内にアクティブ状態に連続的に変更される（即ち、急ウェークアップ）のを防止することができる。その結果、ＳＯＣｓ５００は複数のプロセッサ（または、マルチコアプロセッサの複数のコア）の内部に急ウェークアップによる突入電流が生成されることが防止でき、高い動作安定性を確保することができる。
【００８８】
図２１は図２０のＳＯＣｓで割り込み要求信号スプレッダ回路が動作する一例を示す図である。
【００８９】
図２１を参照すると、図２１はＳＯＣｓ５００内で割り込み要求信号スプレッダ回路５６０内の第１〜第ｍ割り込み要求信号ホルダ（５６２＿１，・・・，５６２＿ｍ）が割り込み要求信号アービタ（図示せず）によって制御されることによって、第１〜第ｍ割り込み要求信号ホルダ（５６２＿１，・・・，５６２＿ｍ）に入力される第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）が既に設定された間隔を置いて第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）に出力される一例を示している。ただし、説明の便宜のために、図２１ではｍを４と仮定する。
【００９０】
具体的に、第１〜第ｎ割り込みソース（５２０＿１，・・・，５２０＿ｎ）が第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）を出力すると、割り込みコントローラ５４０は第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）に基づいて第１〜第４割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉ４）を生成することができる。図２１に示したように、第１〜第４割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉ４）は、第１割り込み要求信号ｎＩＲＱ＿Ｉ１、第３割り込み要求信号ｎＩＲＱ＿Ｉ３、第２割り込み要求信号ｎＩＲＱ＿Ｉ２、第４割り込み要求信号ｎＩＲＱ＿Ｉ４順に入力することができる。この時、第１割り込み要求信号ホルダ５６２＿１は、第１割り込み要求信号ｎＩＲＱ＿Ｉ１より以前の割り込み要求信号がないので、第１割り込み要求信号ｎＩＲＱ＿Ｏ１を直ちに第１プロセッサ５８０＿１に出力することができる。以後、第３割り込み要求信号ホルダ５６２＿３は、第１割り込み要求信号ｎＩＲＱ＿Ｉ１と第３割り込み要求信号ｎＩＲＱ＿Ｉ３との間の時間間隔が既に設定された間隔ＰＳより小さいので、第３割り込み要求信号ｎＩＲＱ＿Ｉ３を所定の時間ＤＬ１だけ遅延させた後、第３割り込み要求信号ｎＩＲＱ＿Ｏ３を第３プロセッサ５８０＿３に出力することができる。以後、第２割り込み要求信号ホルダ５６２＿２は、第３割り込み要求信号ｎＩＲＱ＿Ｉ３と第２割り込み要求信号ｎＩＲＱ＿Ｉ２との間の時間間隔が既に設定された間隔ＰＳより小さいので、第２割り込み要求信号ｎＩＲＱ＿Ｉ２を所定の時間ＤＬ２だけ遅延させた後、第２割り込み要求信号ｎＩＲＱ＿Ｏ２を第２プロセッサ５８０＿２に出力することができる。以後、第４割り込み要求信号ホルダ５６２＿４は、第２割り込み要求信号ｎＩＲＱ＿Ｉ２と第４割り込み要求信号ｎＩＲＱ＿Ｉ４との間の時間間隔が既に設定された間隔ＰＳより小さいので、第４割り込み要求信号ｎＩＲＱ＿Ｉ４を所定の時間ＤＬ３だけ遅延させた後、第４割り込み要求信号ｎＩＲＱ＿Ｏ４を第４プロセッサ５８０＿４に出力することができる。その結果、第１〜第４プロセッサ（５８０＿１，・・・，５８０＿４）は、第１〜第４割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏ４を既に設定された間隔ＰＳを置いて受信することができるので、第１〜第４プロセッサ（５８０＿１，・・・，５８０＿４）の内部に急ウェークアップによる突入電流が生成されることを防止することができる。
【００９１】
図２２は図２０のＳＯＣｓで割り込み要求信号スプレッダ回路が動作する他の例を示す図である。図２２を参照すると、図２２はＳＯＣｓ５００内で割り込み要求信号スプレッダ回路５６０内の第１〜第ｍ割り込み要求信号ホルダ（５６２＿１，・・・，５６２＿ｍ）が割り込み要求信号アービタ（図示せず）によって制御されることによって、第１〜第ｍ割り込み要求信号ホルダ（５６２＿１，・・・，５６２＿ｍ）に入力される第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）が既に設定された間隔を置いて第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）に出力される他の例を示している。ただし、説明の便宜のために、図２２ではｍを４と仮定する。
【００９２】
具体的に、第１〜第ｎ割り込みソース（５２０＿１，・・・，５２０＿ｎ）が第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）を出力すると、割り込みコントローラ５４０は、第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）に基づいて第１〜第４割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉ４）を生成することができる。図２２に示したように、第１〜第４割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉ４）は、第１割り込み要求信号ｎＩＲＱ＿Ｉ１、第２割り込み要求信号ｎＩＲＱ＿Ｉ２、第４割り込み要求信号ｎＩＲＱ＿Ｉ４、第３割り込み要求信号ｎＩＲＱ＿Ｉ３順に入力されうる。この時、第１割り込み要求信号ホルダ５６２＿１は第１割り込み要求信号ｎＩＲＱ＿Ｉ１より以前の割り込み要求信号がないので第１割り込み要求信号ｎＩＲＱ＿Ｏ１を直ちに第１プロセッサ５８０＿１に出力することができる。以後、第２割り込み要求信号ホルダ５６２＿２は、第１割り込み要求信号ｎＩＲＱ＿Ｉ１と第２割り込み要求信号ｎＩＲＱ＿Ｉ２との間の時間間隔が既に設定された間隔ＰＳより大きいので、第２割り込み要求信号ｎＩＲＱ＿Ｏ２を直ちに第２プロセッサ５８０＿２に出力することができる。以後、第４割り込み要求信号ホルダ５６２＿４は、第２割り込み要求信号ｎＩＲＱ＿Ｉ２と第４割り込み要求信号ｎＩＲＱ＿Ｉ４との間の時間間隔が既に設定された間隔ＰＳより小さいので、第４割り込み要求信号ｎＩＲＱ＿Ｉ４を所定の時間ＤＬ１だけ遅延させた後、第４割り込み要求信号ｎＩＲＱ＿Ｏ４を第４プロセッサ５８０＿４に出力することができる。以後、第３割り込み要求信号ホルダ５６２＿３は、第４割り込み要求信号ｎＩＲＱ＿Ｉ４と第３割り込み要求信号ｎＩＲＱ＿Ｉ４との間の時間間隔が既に設定された間隔ＰＳより小さいので、第３割り込み要求信号ｎＩＲＱ＿Ｉ３を所定の時間ＤＬ２だけ遅延させた後、第３割り込み要求信号ｎＩＲＱ＿Ｏ３を第３プロセッサ５８０＿３に出力することができる。その結果、第１〜第４プロセッサ（５８０＿１，・・・，５８０＿４）は、第１〜第４割り込み要求信号（ｎＩＲＱ＿Ｏ１、・・・.  ｎＩＲＱ＿Ｏｍ）を既に設定された間隔以上の間隔を置いて受信することがあるので、第１〜第４プロセッサ（５８０＿１，・・・，５８０＿４）の内部に急ウェークアップによる突入電流が生成されるのを防止することができる。
【００９３】
図２３は図２０のＳＯＣｓで割り込み要求信号スプレッダ回路が動作するまた他の例を示す図である。図２３を参照すると、図２３はＳＯＣｓ５００内で割り込み要求信号スプレッダ回路５６０内の第１〜第ｍ割り込み要求信号ホルダ（５６２＿１，・・・，５６２＿ｍ）が割り込み要求信号アービタ（図示せず）によって制御されることによって、第１〜第ｍ割り込み要求信号ホルダ（５６２＿１，・・・，５６２＿ｍ）に入力される第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１、・・・  ｎＩＲＱ＿Ｉｍ）が既に設定された間隔を置いて第１〜第ｍプロセッサ（５８０＿１，・・・，５８０＿ｍ）に出力されるまた他の例を示している。ただし、説明の便宜のために、図２３ではｍを４と仮定する。
【００９４】
具体的に、第１〜第ｎ割り込みソース（５２０＿１，・・・，５２０＿ｎ）が、第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）を出力すると、割り込みコントローラ５４０は、第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）に基づいて第１〜第４割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉ４）を生成することができる。図２３に示したように、第１〜第４割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉ４）は、第１割り込み要求信号ｎＩＲＱ＿Ｉ１と第２割り込み要求信号ｎＩＲＱ＿Ｉ２が同時に入力された後、第４割り込み要求信号ｎＩＲＱ＿Ｉ４と第３割り込み要求信号ｎＩＲＱ＿Ｉ３が順次に入力されうる。この時、第１割り込み要求信号ｎＩＲＱ＿Ｉ１と第２割り込み要求信号ｎＩＲＱ＿Ｉ２が同時に入力されるので、第１割り込み要求信号ホルダ５６２＿１は、第２割り込み要求信号ｎＩＲＱ＿Ｏ２より優先順位が高い第１割り込み要求信号ｎＩＲＱ＿Ｏ１を直ちに第１プロセッサ５８０＿１に出力することができる。一方、第２割り込み要求信号ホルダ５６２＿２は第１割り込み要求信号ｎＩＲＱ＿Ｉ１より優先順位が低い第２割り込み要求信号ｎＩＲＱ＿Ｉ２を既に設定された間隔だけ遅延ＤＬ１させた後、第２割り込み要求信号ｎＩＲＱ＿Ｏ２を第２プロセッサ５８０＿２に出力することができる。以後、第４割り込み要求信号ｎＩＲＱ＿Ｉ４と第３割り込み要求信号ｎＩＲＱ＿Ｉ３が順次に入力されるが、第４割り込み要求信号ｎＩＲＱ＿Ｉ４と第３割り込み要求信号ｎＩＲＱ＿Ｉ３は、既に設定された優先順位に基づいて非順次的に出力されうる。例えば、優先順位が高い第３割り込み要求信号ｎＩＲＱ＿０３が優先順位が低い第４割り込み要求信号ｎＩＲＱ＿０４より先に出力されうる。即ち、第３割り込み要求信号ホルダ５６２＿３が第２割り込み要求信号ｎＩＲＱ＿Ｉ２と第３割り込み要求信号ｎＩＲＱ＿Ｉ３との間の時間間隔が既に設定された間隔ＰＳより小さいので、第３割り込み要求信号ｎＩＲＱ＿Ｉ３を所定の時間ＤＬ２だけ遅延させた後、第３割り込み要求信号ｎＩＲＱ＿Ｏ３を第３プロセッサ５８０＿３に出力することができる。以後、第４割り込み要求信号ホルダ５６２＿４は、第４割り込み要求信号ｎＩＲＱ＿Ｉ４を所定の時間（ＤＬ３）だけ遅延させた後、第４割り込み要求信号ｎＩＲＱ＿Ｏ４を第４プロセッサ５８０＿４に出力することができる。その結果、第１〜第４プロセッサ（５８０＿１，・・・，５８０＿４）は第１〜第４割り込み要求信号（ｎＩＲＱ＿Ｏ１、・・・  ｎＩＲＱ＿Ｏｍ）を既に設定された間隔を置いて受信することができるので、第１〜第４プロセッサ（５８０＿１，・・・，５８０＿４）の内部に急ウェークアップによる突入電流が生成されるのを防止することができる。
【００９５】
図２４は本発明の一実施形態に係るマルチコアシステムを現わすブロック図であり、図２５は図２４のマルチコアシステムがスマートフォンとして具現される一例を示す図である。
【００９６】
図２４及び図２５を参照すると、マルチコアシステム６００は、第１〜第ｎ割り込みソース（６１０＿１，・・・，６１０＿ｎ）、割り込みコントローラ６２０、割り込み要求信号スプレッダ回路６３０、マルチコアプロセッサ６４０、バスインターフェース６４５、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）デバイス６５０、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）デバイス６６０、ストレージデバイス６７０、システムバス６８０などを含むことができる。この時、マルチコアプロセッサ６４０は、第１〜第ｍコア（Ｐ１，・・・，Ｐｍ）を含むことができるが、ｍが２の場合、デュアルコアプロセッサ、ｍが４の場合、クアッドコアプロセッサなどと命名することができる。この時、マルチコアシステム６００は、スマートフォン７００に対応させることができるが、それに限定されるものではない。例えば、マルチコアシステム６００は、スマートパッド、携帯電話などのようなモバイル機器及びスマート  テレビなどのような電子機器で具現することができる。さらに、マルチコアシステム６００は、複数のコアを有するマルチコアプロセッサを備えるシステムのみならず、単一のコアを有する複数のプロセッサを備えるマルチプロセッサシステムとも解釈するべきである。
【００９７】
第１〜第ｎ割り込みソース（６１０＿１，・・・，６１０＿ｎ）はそれぞれ第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）を生成することができる。この時、第１〜第ｎ割り込みソース（６１０＿１，・・・，６１０＿ｎ）はそれぞれマルチコアシステム６００内で所定の動作を遂行するＩＰ（６１０＿１，・・・，６１０＿ｎ）として、ＳＯＣｓを構成する色々な構成要素、例えば、ビデオモジュール、サウンドモジュール、ディスプレイモジュール、メモリモジュール、通信モジュール、カメラモジュールなどのような所定のモジュールに対応させることができる。割り込みコントローラ６２０は、第１〜第ｎ割り込みソース（６１０＿１，・・・，６１０＿ｎ）から出力される第１〜第ｎ割り込み（ＩＮＴ＿Ｒ１，・・・，ＩＮＴ＿Ｒｎ）に基づいて第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）を生成することができる。割り込み要求信号スプレッダ回路６３０は、割り込みコントローラ６２０から入力される第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｉ１，・・・，ｎＩＲＱ＿Ｉｍ）のうち、隣接する割り込み要求信号間の時間間隔を少なくとも既に設定された間隔以上に調節することができる。図２４に示したように、第１〜第ｍ割り込み要求信号（ｎＩＲＱ＿Ｏ１，・・・，ｎＩＲＱ＿Ｏｍ）は、マルチコアプロセッサ６４０の内部の第１〜第ｍコア（Ｐ１，・・・，Ｐｍ）にそれぞれ出力することができる。これのため、割り込み要求信号スプレッダ回路６３０は、第１〜第ｍ割り込み要求信号ホルダ及び前記第１〜第ｍ割り込み要求信号ホルダを制御するための割り込み要求信号アービタを含むことができる。ただし、これについては、上述したので、重複する説明は省略する。
【００９８】
一方、マルチコアプロセッサ６４０は、バスインターフェース６４５を介してシステムバス６８０に接続されて他の構成要素とデータを送受信することができる。即ち、マルチコアプロセッサ６４０は、アドレスバス（ａｄｄｒｅｓｓ  ｂｕｓ）、制御バス（ｃｏｎｔｒｏｌ  ｂｕｓ）及びデータバス（ｄａｔａ  ｂｕｓ）などのようなシステムバス６８０を介して複数のＩＰ（６１０＿１，・・・，６１０＿ｎ）、ＲＡＭデバイス６５０、ＲＯＭデバイス６６０、ストレージデバイス６７０などと通信を遂行できる。この時、ストレージ装置６７０は、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）、ＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ  Ａｒｒａｙ  ｏｆ  Ｉｎｄｅｐｅｎｄｅｎｔ  Ｄｉｓｋ）などであってもよい。実施形態により、マルチコアプロセッサ６４０は、周辺構成要素相互接続（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ；ＰＣＩ）バスのような拡張バスにも接続することができる。一方、図２４には示していないが、マルチコアシステム６００は不揮発性メモリ装置、及び／または、揮発性メモリ装置をさらに含むことができる。この時、不揮発性メモリ装置はＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリ（Ｆｌａｓｈ  Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ  Ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＲＡＭ（登録商標）（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＮＦＧＭ（Ｎａｎｏ  Ｆｌｏａｔｉｎｇ  Ｇａｔｅ  Ｍｅｍｏｒｙ）、ＰｏＲＡＭ（Ｐｏｌｙｍｅｒ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦＲＡＭ（登録商標）（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などで具現することができ、揮発性メモリ装置は、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、モバイルＤＲＡＭなどで具現することができる。
【００９９】
このように、マルチコアシステム６００は、大きくデータを送受信するためのシステムバス経路（ｓｙｓｔｅｍ  ｂｕｓ  ｐａｔｈ）と割り込みを処理するための割り込み経路（ｉｎｔｅｒｒｕｐｔ  ｐａｔｈ）を有することができ、マルチコアプロセッサ６４０はシステムバス経路及び割り込み経路を介して複数のＩＰ（６１０＿１，・・・，６１０＿ｎ）に所定の動作を遂行させるようにして、ＩＰ（６１０＿１，・・・，６１０＿ｎ）が所定の動作を遂行することに伴う割り込み処理を遂行できる。一方、マルチコアシステム６００は、多様な形態のパッケージを利用して実装することができる。例えば、ＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）、ＢＧＡｓ（Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙｓ）、ＣＳＰｓ（Ｃｈｉｐ  ｓｃａｌｅ  ｐａｃｋａｇｅｓ）、ＰＬＣＣ（Ｐｌａｓｔｉｃ  Ｌｅａｄｅｄ  Ｃｈｉｐ  Ｃａｒｒｉｅｒ）、ＰＤＩＰ（Ｐｌａｓｔｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ）、Ｄｉｅ  ｉｎ  Ｗａｆｆｌｅ  Ｐａｃｋ、Ｄｉｅ  ｉｎ  Ｗａｆｅｒ  Ｆｏｒｍ、ＣＯＢ（Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ）、ＣＥＲＤＩＰ（Ｃｅｒａｍｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ）、ＭＱＦＰ（Ｐｌａｓｔｉｃ  Ｍｅｔｒｉｃ  Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋ）、ＴＱＦＰ（Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔ−Ｐａｃｋ）、ＳＯＩＣ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＳＳＯＰ（Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ＴＳＯＰ（Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ＴＱＦＰ（Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔ−Ｐａｃｋ）、ＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）、ＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）、ＷＦＰ（Ｗａｆｅｒ−ｌｅｖｅｌ  Ｆａｂｒｉｃａｔｅｄ  Ｐａｃｋａｇｅ）、ＷＳＰ（Ｗａｆｅｒ−Ｌｅｖｅｌ  Ｐｒｏｃｅｓｓｅｄ  Ｓｔａｃｋ  Ｐａｃｋａｇｅ）などのようなパッケージを利用することができる。
【０１００】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１０１】
本発明は複数のプロセッサ（または、マルチコアプロセッサ）を備えるマルチプロセッサシステムに適用することができる。例えば、本発明は複数のプロセッサ（または、マルチコアプロセッサ）を備えるコンピュータ、ノートパスコン、携帯電話、スマートフォン、スマートパッド、セキュリティーシステムなどに適用することができる。
【符号の説明】
【０１０２】
１００  割り込み要求信号スプレッダ回路
１２０  割り込み要求信号ホルダ
１４０  割り込み要求信号アービタ
５００  ＳＯＣｓ
５２０  割り込みソース
５４０  割り込みコントローラ
５６０  割り込み要求信号スプレッダ回路
５８０  プロセッサ
【図１】
2013156984.tif 000003
【図２】
2013156984.tif 000004
【図３】
2013156984.tif 000005
【図４】
2013156984.tif 000006
【図５】
2013156984.tif 000007
【図６】
2013156984.tif 000008
【図７】
2013156984.tif 000009
【図８】
2013156984.tif 000010
【図９】
2013156984.tif 000011
【図１０】
2013156984.tif 000012
【図１１】
2013156984.tif 000013
【図１２】
2013156984.tif 000014
【図１３】
2013156984.tif 000015
【図１４】
2013156984.tif 000016
【図１５】
2013156984.tif 000017
【図１６】
2013156984.tif 000018
【図１７】
2013156984.tif 000019
【図１８】
2013156984.tif 000020
【図１９】
2013156984.tif 000021
【図２０】
2013156984.tif 000022
【図２１】
2013156984.tif 000023
【図２２】
2013156984.tif 000024
【図２３】
2013156984.tif 000025
【図２４】
2013156984.tif 000026
【図２５】
2013156984.tif 000027