(57)【要約】【課題】二次電池の安全な保護機能を実現する。【解決手段】ＣＰＵ（１０２）と、上記ＣＰＵに結合された第１バス（４１）と、上記ＣＰＵには結合されない第２バス（４２）と、上記電池にかかるストレスから上記電池を保護するための保護機能回路とを設ける。トリミングデータが格納された不揮発性メモリ（１０３）と、上記保護機能回路での保護機能発揮に必要とされる箇所のトリミングを行うトリミング回路（４５）と、上記第１バスと上記第２バスとを選択的に上記不揮発性メモリに結合可能なバス制御回路（４６）とを設ける。上記バス制御回路に上記第２バスを選択させ、上記不揮発性メモリから上記トリミング回路に至るトリミングデータ伝達経路を形成し、上記ＣＰＵの介在無しに、上記不揮発性メモリ内のトリミングデータを上記トリミング回路に伝達させる転送用論理回路（４４）を設ける。【選択図】図４
2013211974.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵと、
上記ＣＰＵに結合された第１バスと、
上記第１バスとは異なり、上記ＣＰＵには結合されない第２バスと、
上記電池にかかるストレスから上記電池を保護するための保護機能回路と、
トリミングデータが格納された不揮発性メモリと、
上記保護機能回路での保護機能発揮に必要とされる箇所のトリミングを行うトリミング回路と、
上記第１バスと上記第２バスとを選択的に上記不揮発性メモリに結合可能なバス制御回路と、
上記バス制御回路に上記第２バスを選択させ、上記不揮発性メモリから上記トリミング回路に至るトリミングデータ伝達経路を形成することで、上記ＣＰＵの介在無しに、上記不揮発性メモリ内のトリミングデータを上記トリミング回路に伝達させる転送用論理回路と、を含み、
上記トリミング回路は、上記第２バスを介して伝達されたトリミングデータに従って、上記保護機能回路での保護機能発揮に必要とされる箇所のトリミングを行う電池制御用半導体装置。
【請求項２】
上記不揮発性メモリは、上記電池制御用半導体装置のユーザによるアクセスが可能とされる第１記憶領域と、上記ユーザによるアクセスが不可能とされる第２記憶領域と、を含み、
上記トリミングデータは、上記第２記憶領域に格納された請求項１記載の電池制御用半導体装置。
【請求項３】
上記転送用論理回路は、上記不揮発性メモリ内のトリミングデータを、上記第２バスを介して上記トリミング回路に転送させた後に、転送完了を示す信号をアサートし、
上記ＣＰＵは、上記転送完了を示す信号がアサートされた後に起動される請求項２記載の電池制御用半導体装置。
【請求項４】
上記トリミング回路は、上記の電池の充電時の過電圧検出のために参照される第１参照電圧を上記トリミングデータに従ってトリミングするための第１トリミング回路と、
上記電池の充電時の過電流検出のために参照される第２参照電圧を上記トリミングデータに従ってトリミングするための第２トリミング回路と、
上記電池の放電時の放電過電圧検出のために参照される第３参照電圧を上記トリミングデータに従ってトリミングするための第３トリミング回路と、
上記電池の放電時の短絡検出のために参照される第４参照電圧を上記トリミングデータに従ってトリミングするための第４トリミング回路と、
上記の電池の充電時の過電圧検出のための分圧抵抗における分圧比を上記トリミングデータに従ってトリミングするための第５トリミング回路と、
上記電池の放電時の放電過電圧検出のための分圧抵抗における分圧比を上記トリミングデータに従ってトリミングするための第６トリミング回路と、を含む請求項３記載の電池制御用半導体装置。
【請求項５】
上記トリミング回路は、上記電池の充電時の過電圧検出の判定に要する時間、上記電池の充電時の過電流検出の判定に要する時間、上記電池の放電時の放電過電圧検出の判定に要する時間、及び上記電池の放電時の短絡検出状態の判定に要する時間を上記トリミングデータに従ってトリミングするための第７トリミング回路を、さらに含む請求項４記載の電池制御用半導体装置。
【請求項６】
上記転送用論理回路は、上記電池からの電源電圧の投入に起因して形成されるパワーオンリセット信号に基づいて、上記バス制御回路に上記第２バスを選択させ、上記不揮発性メモリから上記トリミング回路に至るトリミングデータ伝達経路を形成することで、上記ＣＰＵの介在無しに、上記不揮発性メモリ内のトリミングデータを上記トリミング回路に伝達させる請求項５記載の電池制御用半導体装置。
【請求項７】
電池に直列接続されるＭＯＳトランジスタと、
上記ＭＯＳトランジスタを制御可能なＣＰＵと、
上記ＣＰＵに結合された第１バスと、
上記第１バスとは異なり、上記ＣＰＵには結合されない第２バスと、
上記電池にかかるストレスから上記電池を保護するための保護機能回路と、
トリミングデータが格納された不揮発性メモリと、
上記保護機能回路での保護機能発揮に必要とされる箇所のトリミングを行うトリミング回路と、
上記第１バスと上記第２バスとを選択的に上記不揮発性メモリに結合可能なバス制御回路と、
上記バス制御回路に上記第２バスを選択させ、上記不揮発性メモリから上記トリミング回路に至るトリミングデータ伝達経路を形成することで、上記ＣＰＵの介在無しに、上記不揮発性メモリ内のトリミングデータを上記トリミング回路に伝達させる転送用論理回路と、を含み、
上記トリミング回路は、上記第２バスを介して伝達されたトリミングデータに従って、上記保護機能回路での保護機能発揮に必要とされる箇所のトリミングを行う電池制御用半導体装置。
【請求項８】
充電可能な電池と、
上記電池の充電を制御可能な電池制御用半導体装置と、を含み、
上記電池制御用半導体装置は、電池に直列接続されたＭＯＳトランジスタと、
上記ＭＯＳトランジスタを制御可能なＣＰＵと、
上記ＣＰＵに結合された第１バスと、
上記第１バスとは異なり、上記ＣＰＵには結合されない第２バスと、
上記電池にかかるストレスから上記電池を保護するための保護機能回路と、
トリミングデータが格納された不揮発性メモリと、
上記保護機能回路での保護機能発揮に必要とされる箇所のトリミングを行うトリミング回路と、
上記第１バスと上記第２バスとを選択的に上記不揮発性メモリに結合可能なバス制御回路と、
上記バス制御回路に上記第２バスを選択させ、上記不揮発性メモリから上記トリミング回路に至るトリミングデータ伝達経路を形成することで、上記ＣＰＵの介在無しに、上記不揮発性メモリ内のトリミングデータを上記トリミング回路に伝達させる転送用論理回路と、を含み、
上記トリミング回路は、上記第２バスを介して伝達されたトリミングデータに従って、上記保護機能回路での保護機能発揮に必要とされる箇所のトリミングを行う電池パック。
【発明の詳細な説明】
【技術分野】
【０００１】
電池制御用半導体装置及び電池パックに関し、特にリチウムイオン二次電池を備えた電池パックに好適に利用できるものである。
【背景技術】
【０００２】
特許文献１には、電源投入を検出して初期設定データ領域から読み出された初期設定データが初期設定データラッチ回路に転送保持される不揮発性半導体記憶装置が記載されている。
【０００３】
特許文献２には、パワーオンリセット時に、自動的にＲＯＭフューズ領域から読み出される各種電圧設定データを保持する第１のレジスタ群と、アドレス入力に従ってセルアレイ領域から読み出される電圧調整データを保持する第２のレジスタとを備えた不揮発性半導体記憶装置が記載されている。
【０００４】
特許文献３には、基準電圧トリミング情報と昇圧電圧トリミング情報を格納する専用の格納領域の情報が、マイクロコンピュータのリセット動作に同期して所定のレジスタに自動的に転送されるフラッシュメモリを内蔵するマイクロコンピュータが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１７６２９０号公報
【特許文献２】特開２００９−１４６４７４号公報
【特許文献３】特開平１０−２１４４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
リチウムイオン二次電池は、非水電解質二次電池の一種で、電解質中のリチウムイオンが電気伝導を担う二次電池とされる。このような二次電池は、過電流や過電圧などのストレスがかかると発火、爆発の虞がある。そのため、二次電池には、蓄積電荷の残量を検知するための残量検知ＩＣ（Integrated Circuit）とともに、過電流や過電圧などのストレスから二次電池を保護するための保護機能回路を備えたＩＣが必要となる。
【０００７】
しかし、部品点数の削減を考えると、残量検知ＩＣに保護機能回路を搭載したほうが良い。ＣＰＵ（中央処理装置）を搭載している残量検知ＩＣにおいて、保護機能を高精度に実現する場合、ＣＰＵでのファームウェア処理によりトリミングデータが設定されて、保護機能回路での保護機能発揮に必要とされる箇所のトリミングが行われる。しかし、ＣＰＵが暴走した場合や、ファームウェアが書き換えられてしまった場合には、適切なトリミングデータによるトリミングができないため、二次電池の安全性を確保することができない。
【０００８】
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
課題を解決するための手段のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、ＣＰＵと、上記ＣＰＵに結合された第１バスと、上記ＣＰＵには結合されない第２バスと、上記電池にかかるストレスから上記電池を保護するための保護機能回路とを設ける。また、トリミングデータが格納された不揮発性メモリと、上記保護機能回路での保護機能発揮に必要とされる箇所のトリミングを行うトリミング回路と、上記第１バスと上記第２バスとを選択的に上記不揮発性メモリに結合可能なバス制御回路とを設ける。さらに上記バス制御回路に上記第２バスを選択させ、上記不揮発性メモリから上記トリミング回路に至るトリミングデータ伝達経路を形成することで、上記ＣＰＵの介在無しに、上記不揮発性メモリ内のトリミングデータを上記トリミング回路に伝達させる転送用論理回路を設ける。
【発明の効果】
【００１１】
課題を解決するための手段のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００１２】
すなわち、ＣＰＵの介在無しにトリミングデータの転送を行うことで、二次電池の安全な保護機能を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】電池パックの構成例ブロック図である。
【図２】図１に示される電池パックにおける保護機能回路及びその周辺部の詳細な構成例ブロック図である。
【図３】図２に示される参照電圧形成部の構成例回路図である。
【図４】図１に示される電池パックにおける主要部の詳細な構成例ブロック図である。
【図５】図１に示される電池パックにおける主要部の動作タイミング図である。
【図６】図１に示される電池パックにおける主要部の詳細な構成例ブロック図である。
【発明を実施するための形態】
【００１４】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１５】
〔１〕代表的な実施の形態に係る電池制御用半導体装置（１０）は、ＣＰＵ（１０２）と、上記ＣＰＵに結合された第１バス（４１）と、上記ＣＰＵには結合されない第２バス（４２）と、上記電池にかかるストレスから上記電池を保護するための保護機能回路（１０８）とを含む。上記電池制御用半導体装置（１０）は、トリミングデータが格納された不揮発性メモリ（１０３）と、上記保護機能回路での保護機能発揮に必要とされる箇所のトリミングを行うトリミング回路（４５）と、上記第１バスと上記第２バスとを選択的に上記不揮発性メモリに結合可能なバス制御回路（４６）とを含む。上記電池制御用半導体装置（１０）は、上記バス制御回路に上記第２バスを選択させ、上記不揮発性メモリから上記トリミング回路に至るトリミングデータ伝達経路を形成することで、上記ＣＰＵの介在無しに、上記不揮発性メモリ内のトリミングデータを上記トリミング回路に伝達させる転送用論理回路（４４）を含む。このとき、上記トリミング回路（４５）は、上記第２バスを介して伝達されたトリミングデータに従って、上記保護機能回路での保護機能発揮に必要とされる箇所のトリミングを行う。
【００１６】
上記の構成によれば、転送用論理回路は、上記バス制御回路に上記第２バスを選択させ、上記不揮発性メモリから上記トリミング回路に至るトリミングデータ伝達経路を形成することで、上記ＣＰＵの介在無しに、上記不揮発性メモリ内のトリミングデータを上記トリミング回路に伝達させる。このように、上記不揮発性メモリ内のトリミングデータを上記トリミング回路に伝達させる場合にＣＰＵが介在されないので、ＣＰＵが暴走した場合や、電池制御用半導体装置におけるファームウェアが書き換えられてしまった場合においても、適切なトリミングデータを上記トリミング回路に設定することができる。しかも、上記第２バスは、上記ＣＰＵには結合されていないため、上記ＣＰＵは、上記第１バスを介して上記トリミング回路にアクセスすることができない。従って、電池制御用半導体装置内のファームウェアが書き換えられたとしても、ＣＰＵは、上記トリミング回路に設定されたトリミングデータを削除したり、変更したりすることができない。これにより、二次電池の安全性を確保することができる。
【００１７】
〔２〕上記不揮発性メモリは、上記電池制御用半導体装置のユーザによるアクセスが可能とされる第１記憶領域（１０３Ａ）と、上記ユーザによるアクセスが不可能とされる第２記憶領域（１０３Ｂ）とを含んで構成することができる。このとき、上記トリミングデータを、上記第２記憶領域に格納することができる。上記第２記憶領域は、上記ユーザによるアクセスが不可能とされるため、ユーザは、上記トリミングデータを変更したり、削除することができない。これにより、上記第２記憶領域に記憶されているトリミングデータの安全性の向上を図ることができる。
【００１８】
〔３〕上記転送用論理回路は、上記不揮発性メモリ内のトリミングデータを、上記第２バスを介して上記トリミング回路に転送させた後に、転送完了を示す信号をアサートするように構成することができる。このとき、上記ＣＰＵは、上記転送完了を示す信号がアサートされた後に起動される。従って、トリミングデータの転送は、上記ＣＰＵの起動に影響しない。
【００１９】
〔４〕上記トリミング回路には、第１トリミング回路（４５１）、第２トリミング回路（４５２）、第３トリミング回路（４５３）、第４トリミング回路（４５４）、第５トリミング回路（４５５）、第６トリミング回路（４５６）を設けることができる。第１トリミング回路（４５１）は、上記の電池の充電時の過電圧検出のために参照される第１参照電圧を上記トリミングデータに従ってトリミングする。第２トリミング回路（４５２）は、上記電池の充電時の過電流検出のために参照される第２参照電圧を上記トリミングデータに従ってトリミングする。第３トリミング回路（４５３）は、上記電池の放電時の放電過電圧検出のために参照される第３参照電圧を上記トリミングデータに従ってトリミングする。第４トリミング回路（４５４）は、上記電池の放電時の短絡検出のために参照される第４参照電圧を上記トリミングデータに従ってトリミングする。第５トリミング回路（４５５）は、上記の電池の充電時の過電圧検出のための分圧抵抗における分圧比を上記トリミングデータに従ってトリミングする。第６トリミング回路（４５６）は、上記電池の放電時の放電過電圧検出のための分圧抵抗における分圧比を上記トリミングデータに従ってトリミングする。これにより、上記第１参照電圧、第２参照電圧、上記第３参照電圧、上記第４参照電圧、及び分圧抵抗における分圧比を上記トリミングデータに従ってトリミングすることができる。
【００２０】
〔５〕上記トリミング回路は、上記電池の充電時の過電圧検出の判定に要する時間、上記電池の充電時の過電流検出の判定に要する時間、上記電池の放電時の放電過電圧検出の判定に要する時間、及び上記電池の放電時の短絡検出状態の判定に要する時間を上記トリミングデータに従ってトリミングするための第７トリミング回路（４５７）を設けることができる。これにより、上記電池の充電時の過電圧検出の判定に要する時間、上記電池の充電時の過電流検出の判定に要する時間、上記電池の放電時の放電過電圧検出の判定に要する時間、及び上記電池の放電時の短絡検出状態の判定に要する時間をトリミングできる。
【００２１】
〔６〕上記転送用論理回路は、パワーオンリセット信号に基づいて、上記バス制御回路に上記第２バスを選択させ、上記不揮発性メモリから上記トリミング回路に至るトリミングデータ伝達経路を形成することで、上記ＣＰＵの介在無しに、上記不揮発性メモリ内のトリミングデータを上記トリミング回路に伝達させる。これにより、パワーオンリセット信号に呼応して、上記不揮発性メモリ内のトリミングデータを上記トリミング回路に伝達させることができる。
【００２２】
〔７〕電池に直列接続されるＭＯＳトランジスタ（１３）を含んで上記電池制御用半導体装置（１０）を構成することができる。上記ＭＯＳトランジスタを含む上記電池制御用半導体装置において、上記〔１〕乃至〔６〕の作用効果を得ることができる。
【００２３】
〔８〕代表的な実施の形態に係る電池パックは（１）は、充電可能な電池（１１）と、上記電池の充電を制御可能な上記電池制御用半導体装置（１０）とを含んで構成することができる。充電可能な電池と、上記電池の充電を制御可能な電池制御用半導体装置とを含む電池パックにおいて、上記〔１〕乃至〔６〕の作用効果を得ることができる。
【００２４】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００２５】
《実施の形態１》
図１には、電池パックの構成例が示される。
【００２６】
図１に示される電池パック１は、電池１１、電池制御用ＩＣ（Integrated Circuit）１０、センス抵抗１２、充電用ＭＯＳトランジスタ１３、放電用ＭＯＳトランジスタ１４を含み、絶縁性の樹脂等によって封止されている。特に制限されないが、充電用ＭＯＳトランジスタ１３や放電用ＭＯＳトランジスタ１４には、ｎチャネル型ＭＯＳトランジスタを適用することができる。電池パック１には、端子Ｔ１，Ｔ２，Ｔ３，Ｔ４が設けられる。端子Ｔ１は、正極（＋）側端子とされ、端子Ｔ４は、負極（−）側端子とされる。端子Ｔ２はデータ受信用端子とされ、端子Ｔ３はデータ送信用端子とされる。この電池パック１の各端子Ｔ１，Ｔ２，Ｔ３，Ｔ４は、図示しない充電器に結合され、その充電器によって電池パック１の充電が行われる。充電が完了した電池パック１は、例えば携帯端末やデジタルカメラなどに搭載され、この携帯端末やデジタルカメラなどにおける電子回路の動作用電源として機能する。
【００２７】
上記電池制御用ＩＣ１０は、特に制限されないが、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。電池１１は、リチウムイオン二次電池とされる。この電池１１の充電は、電池制御用ＩＣ１０によって制御される。電池制御用ＩＣ１０には、充電用ＭＯＳトランジスタ１３及び放電用ＭＯＳトランジスタ１４やセンス抵抗１２が外付けされる。充電用ＭＯＳトランジスタ１３及び放電用ＭＯＳトランジスタ１４やセンス抵抗１２は、電池１１に直列接続される。充電用ＭＯＳトランジスタ１３及び放電用ＭＯＳトランジスタ１４のオン・オフ動作は、電池制御用ＩＣ１０によって制御される。電池１１からセンス抵抗１２に至る経路の電位は、第１グランドＧＮＤ１とされ、放電用ＭＯＳトランジスタ１４から端子Ｔ４に至る経路の電位は、第２グランドＧＮＤ２とされる。
【００２８】
上記電池制御用ＩＣ１０は、特に制限されないが、通信回路１０１、ＣＰＵ１０２、メモリ１０３、高精度電源（ＣＲＥＧ）１０４、電圧測定回路１０５、発振器１０６、電流積算回路１０７、保護機能回路１０８、ＭＯＳトランジスタ制御回路１１０、スイッチ回路１１１を含む。
【００２９】
通信回路１０１は、結合された充電器又は携帯端末との間で、電池パック１の識別データや充放電に関する制御データのやり取りを行う。
【００３０】
ＣＰＵ１０２は、予め設定されたプログラムに従って、この電池パック１の充電制御を行う。
【００３１】
不揮発性メモリ１０３には、上記ＣＰＵ１０２で実行されるプログラムや、各部のトリミング情報が格納されている。
【００３２】
高精度電源１０４は、外部から電池制御用ＩＣ１０に入力された電圧に基づいて、各種レベルの定電圧を形成する。形成された定電圧は、分圧用の抵抗に供給される電圧やコンパレータ（比較回路）に供給される参照電圧（基準電圧）など、比較的高い安定度が要求される電圧として各部に供給される。この高精度電源１０４には、ＣＡＰ端子を介して平滑用コンデンサ１７が外付けされる。
【００３３】
電圧測定回路１０５は、第１グランドＧＮＤ１を基準として電池１１の正極側電圧Ｖ１を測定する。この電圧測定結果は、デジタル信号に変換されてからＣＰＵ１０２に伝達される。
【００３４】
発振器１０６は、この電池制御用ＩＣ１０における論理回路の動作用クロック信号ＣＬＫを形成する。形成されたクロック信号ＣＬＫは、電池制御用ＩＣ１０における各部に供給される。
【００３５】
電流積算回路１０７は、ＩＳＥＮＳ０端子及びＩＳＥＮＳ１端子を介して、センス抵抗１２の両端に生じた電圧をモニタすることで、電池１１の充放電電流を測定する。この電流測定結果は、デジタル信号に変換されてからＣＰＵ１０２に伝達される。
【００３６】
保護機能回路１０８は、過電圧や過電流など、電池１１が受けるストレスから電池１１を保護するために設けられている。保護機能回路１０８は、後に詳述するように、過電流検出回路１１２や、過電圧検出回路１１３を含む。過電流検出回路１１２は、ＩＳＥＮＳ１端子を介してセンス抵抗１２の端子電圧を取り込み、それに基づいて過電流状態を検出する。過電圧検出回路１１３は、ＶＣＣ端子を介して伝達された電圧を分圧抵抗１１７で分圧して取り込み、それに基づいて過電圧状態を検出する。過電流検出回路１１２や過電圧検出回路１１３での検出結果は、ＭＯＳトランジスタ制御回路１１０に伝達される。
【００３７】
ＭＯＳトランジスタ制御回路１１０は、ＣＰＵ１０２からの制御信号、過電流検出回路１１２や過電圧検出回路１１３での検出結果に基づいて、充電用ＭＯＳトランジスタ１３や放電用ＭＯＳトランジスタ１４のオン・オフ動作を制御する。充電用ＭＯＳトランジスタ１３は、電池１１の充電の際にオンされ、電池１１の電圧が所定レベルに達した場合にオフされる。
【００３８】
充電用ＭＯＳトランジスタ１３がオフされた状態では、電池１１の充電はできないが、この充電用ＭＯＳトランジスタ１３に並列接続されている寄生ダイオード１５を介して電池１１からの放電は可能になる。また、電池１１の充電中に、過電圧や過電流状態が検出された場合には、ＭＯＳトランジスタ制御回路１１０によって充電用ＭＯＳトランジスタ１３がオフされて、電池１１の充電が中止される。
【００３９】
放電用ＭＯＳトランジスタ１４は、電池１１の電圧が所定レベル（放電過電圧レベル）に低下した場合に、ＭＯＳトランジスタ制御回路１１０によってオフされる。これにより、電池１１からの放電電流が阻止される。この放電用ＭＯＳトランジスタ１４がオフされた状態では、電池１１からの放電はできないが、この放電用ＭＯＳトランジスタ１４に並列接続されている寄生ダイオード１６を介して電池１１に充電電流を流すことは可能である。また、放電中に、短絡電流が検出された場合には、ＭＯＳトランジスタ制御回路１１０によって放電用ＭＯＳトランジスタ１４がオフされて短絡電流が遮断される。
【００４０】
スイッチ回路１１１は、複数のアナログ信号を選択的に電圧測定回路１０５に供給することによって、上記複数のアナログ信号の電圧測定を可能にする。上記複数のアナログ信号には、ＶＩＮ端子を介して取り込まれた電圧を分圧抵抗１１５で分圧した電圧や、ＶＣＣ端子を介して取り込まれた電圧を分圧抵抗１１７で分圧した電圧、さらには電池１１の近傍に配置された温度検出用サーミスタ（図示せず）の出力信号などが含まれる。
【００４１】
電源回路１１４は、電池１１から供給される電圧をＶＣＣ端子から取り込み、それを降圧することによって、この電池制御用ＩＣにおける主要回路の動作用電源電圧を形成する。
【００４２】
図２には、上記保護機能回路１０８及びその周辺部の詳細な構成例が示される。
【００４３】
分圧抵抗１１７は、抵抗２８，２９が互いに直列接続された第１分圧抵抗１１７Ａと、抵抗３０，３１が互いに直列接続された第２分圧抵抗１１７Ｂとを含む。抵抗２８，３０には、電池１１の電圧が印加される。抵抗２９，３１は、第１グランドＧＮＤ１に結合される。抵抗２９，３１の値は変更可能とされる。本例では、抵抗２９の値を変更することで、電池１１の検出電圧のトリミングを行うための検出電圧トリミング回路４５５と、抵抗３１の値を変更することで、電池１１の検出電圧のトリミングを行うための検出電圧トリミング回路４５６とが設けられている。検出電圧トリミング回路４５５は、トリミングデータ設定用レジスタを備えており、このトリミングデータ設定用レジスタに設定されたトリミングデータに従って、抵抗２９の値を変更することで、電池１１の検出電圧のトリミングを行う。検出電圧トリミング回路４５６は、トリミングデータ設定用レジスタを備えており、このトリミングデータ設定用レジスタに設定されたトリミングデータに従って、抵抗３１の値を変更することで、電池１１の検出電圧のトリミングを行う。
【００４４】
保護機能回路１０８は、過電圧検出回路１１３と過電流検出回路１１２とを含む。過電圧検出回路１１３は、電池１１の充電時の過電圧を検出する充電過電圧検出回路２０１、電池１１の充電時の過電流を検出する過電流検出回路２０２、電池１１の放電時の過電圧を検出する放電過電圧検出回路２０３、電池１１の放電時の短絡状態を検出する短絡検出回路２０４を含む。充電過電圧検出回路２０１、過電流検出回路２０２、放電過電圧検出回路２０３、短絡検出回路２０４は、それぞれコンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４によって構成することができる。
【００４５】
コンパレータＣＭＰ１の非反転入力端子（＋）には、上記第１分圧抵抗１１７Ａにおける抵抗２８，２９の直列接続ノードｎ１の電圧が伝達される。コンパレータＣＭＰ１の反転入力端子（−）には、参照電圧形成部２１で形成された第１参照電圧Ｖｒｅｆ１が伝達される。コンパレータＣＭＰ１は、抵抗２８，２９の直列接続ノードｎ１の電圧と第１参照電圧Ｖｒｅｆ１とを比較することによって充電時の過電圧を検出する。
【００４６】
コンパレータＣＭＰ２の非反転入力端子（＋）には、ＩＳＥＮＳ１端子を介してセンス抵抗１２の端子電圧が伝達される。コンパレータＣＭＰ２の反転入力端子（−）には、参照電圧形成部２２で形成された第２参照電圧Ｖｒｅｆ２が伝達される。コンパレータＣＭＰ２は、ＩＳＥＮＳ１端子を介してセンス抵抗１２の端子電圧と第２参照電圧Ｖｒｅｆ２とを比較することによって過電流を検出する。
【００４７】
コンパレータＣＭＰ３の非反転入力端子（＋）には、上記第１分圧抵抗１１７Ｂにおける抵抗３０，３１の直列接続ノードｎ２の電圧が伝達される。コンパレータＣＭＰ３の反転入力端子（−）には、参照電圧形成部２３で形成された第３参照電圧Ｖｒｅｆ３が伝達される。コンパレータＣＭＰ３は、抵抗３０，３１の直列接続ノードｎ２の電圧と第３参照電圧Ｖｒｅｆ３とを比較することによって放電時の過電圧を検出する。
【００４８】
コンパレータＣＭＰ４の非反転入力端子（＋）には、ＩＳＥＮＳ１端子を介してセンス抵抗１２の端子電圧が伝達される。コンパレータＣＭＰ４の反転入力端子（−）には、参照電圧形成部２４で形成された第４参照電圧Ｖｒｅｆ４が伝達される。コンパレータＣＭＰ４は、ＩＳＥＮＳ１端子を介して伝達されたセンス抵抗１２の端子電圧と第２参照電圧Ｖｒｅｆ２とを比較することによって端子Ｔ１，Ｔ４間の短絡状態を検出する。
【００４９】
上記参照電圧形成部２１，２２，２３，２４は、例えば図３に示されるように、複数の抵抗Ｒ１〜Ｒ７とスイッチ素子３０１〜３０６とを含んで構成することができる。複数の抵抗Ｒ１〜Ｒ７は互いに直列接続される。抵抗Ｒ１には、高精度電源１０４において形成された定電圧が供給される。抵抗Ｒ７は第１グランドＧＮＤ１に結合される。抵抗Ｒ１〜Ｒ７の直列接続ノードｎ３〜ｎ８の各電位は、対応するスイッチ３０１〜３０６を介して取り出すことができる。つまり、スイッチ素子３０１〜３０６のいずれかがオンされることによって、そのときの抵抗分圧比に応じた参照電圧が形成される。上記スイッチ素子３０１〜３０６のいずれをオンするかは、対応する参照電圧トリミング回路４５１，４５２，４５３，４５４の出力によって決定される。すなわち、参照電圧形成部２１，２２，２３，２４に対応して参照電圧トリミング回路４５１，４５２，４５３，４５４が設けられ、この参照電圧トリミング回路４５１，４５２，４５３，４５４によって、対応する参照電圧形成部２１，２２，２３，２４がトリミングされる。参照電圧トリミング回路４５１，４５２，４５３，４５４は、それぞれトリミングデータ設定用レジスタを備えており、このトリミングデータ設定用レジスタに設定されたトリミングデータに従って、各参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３，Ｖｒｅｆ４の適正値が決定されるようになっている。尚、トリミングデータ設定用レジスタへのトリミングデータの設定については後述する。
【００５０】
上記コンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４の出力（比較結果）は、判定回路２６に伝達されるようになっている。判定回路２６は、上記コンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４の各検出結果の判定を行うために設けられる。例えば上記コンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４の出力がアサートされた場合に、それに応じて直ちに充電用ＭＯＳトランジスタ１３又は放電用ＭＯＳトランジスタ１４のオン・オフ動作を制御すると、その制御が不安定になるおそれがある。そこで、上記コンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４毎に、所定の検出時間を設定し、上記コンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４の出力のアサート期間が、所定の検出時間を越えない場合には、上記コンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４の出力のアサートを無視するようにしている。そして上記コンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４の出力のアサート期間が、所定の検出時間に達した場合には、そのことが、充電用ＭＯＳトランジスタ１３又は放電用ＭＯＳトランジスタ１４のオン・オフ動作の制御に反映される。例えば、コンパレータＣＭＰ１の出力がアサートされ、その状態が、所定の検出時間に達した場合には、電池１１の充電中に過電圧状態に陥ったと判定されて、ＭＯＳトランジスタ１３がオフされる。コンパレータＣＭＰ２の出力がアサートされ、その状態が、所定の検出時間に達した場合には、電池１１の充電中に過電流状態に陥ったと判定されて、充電用ＭＯＳトランジスタ１３がオフされる。コンパレータＣＭＰ３の出力がアサートされ、その状態が、所定の検出時間に達した場合には、放電時の電池１１の電圧が所定以下になったと判定されて、放電用ＭＯＳトランジスタ１４がオフされる。コンパレータＣＭＰ４の出力がアサートされ、その状態が、所定の検出時間に達した場合には、放電時の端子Ｔ１，Ｔ４間が短絡状態に陥ったと判定されて、放電用ＭＯＳトランジスタ１４がオフされる。上記コンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４の各出力が上記検出時間に達したか否かは、カウンタ群２７によって判定される。カウンタ群２７は、上記コンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４に対応して配置された４個のカウンタを含む。この４個のカウンタは、それぞれ対応するコンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４の出力がアサートされた場合に、クロック信号ＣＬＫのカウント動作を開始し、対応するコンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４の出力がネゲートされた場合に、対応するカウンタがクリアされるようになっている。このカウンタの出力端子を適宜選択することで、上記検出時間をトリミングすることができる。本例では、上記検出時間のトリミングを行うための検出時間トリミング回路４５７が設けられる。この検出時間トリミング回路４５７は、トリミングデータ設定用レジスタを備えており、このトリミングデータ設定用レジスタに設定されたトリミングデータに従って、上記検出時間のトリミングが行われるようになっている。
【００５１】
上記トリミングデータは、不揮発性メモリ１０３に格納されている。この不揮発性メモリ１０３内のトリミングデータが、バス制御回路４６によって選択されたトリミングデータ専用バス４２を介して、参照電圧トリミング回路４５１〜４５４、検出電圧トリミング回路４５５，４５６、及び検出時間トリミング回路４５７におけるトリミング設定用レジスタに設定される。
【００５２】
次に、上記トリミングデータの上記トリミング設定用レジスタへの設定について説明する。
【００５３】
本例では、図４に示されるように、ＣＰＵ１０２に結合されたシステムバス４１とは別に、上記ＣＰＵ１０２には結合されていないトリミングデータ専用バス４２が設けられている。そしてバス制御回路４６が設けられ、システムバス４１とトリミングデータ専用バス４２とが選択的に不揮発性メモリ１０３に結合されるようになっている。不揮発性メモリ１０３は、この電池制御用ＩＣ１０のユーザに開放された記憶領域１０３Ａと、この電池制御用ＩＣ１０のユーザには開放されていない記憶領域１０３Ｂとを含む。記憶領域１０３Ａは、この電池制御用ＩＣ１０のユーザによるアクセスが可能とされるが、記憶領域１０３Ｂは、この電池制御用ＩＣ１０のユーザによるアクセスが不可能とされる。記憶領域１０３Ａには、ＣＰＵ１０２で実行されるプログラムが格納される。記憶領域１０３Ｂには、トリミングデータ格納エリア１０３Ｃが設けられ、ベンダーによって、このトリミングデータ格納エリア１０３Ｃにトリミングデータが書き込まれる。トリミングデータ専用バス４２には、トリミング回路４５が結合される。このトリミング回路４５は、図２に示される参照電圧トリミング回路４５１〜４５４、検出電圧トリミング回路４５５，４５６、及び検出時間トリミング回路４５７を含む。バス制御回路４６の選択動作は、転送用論理回路４４によって制御される。
【００５４】
図５には、主要部の動作タイミングが示される。
【００５５】
電池パック１の製造工程において、電池制御用ＩＣ１０に電池１１が接続されると、電池制御用ＩＣ１０におけるＶＣＣ端子の電圧レベルが、それまでの０Ｖから上昇され、やがて電池１１の電圧レベルに達する。発振器１０６は、電源電圧の比較的低いレベルにおいて発振動作を開始し、クロック信号ＣＬＫを形成する。ＶＣＣ端子の電圧が、それまでの０Ｖから電池１１の電圧にまで上昇する過程で、パワーオンリセット信号が形成される。パワーオンリセット信号は、リセット専用のＩＣを使って生成しても良いし、抵抗とキャパシタとの時定数を使ってリセット信号の立ち上がりを遅延させるようにした簡易な回路を使って生成しても良い。パワーオンリセット信号がローレベルからハイレベルに遷移することでリセット状態が解除される。このリセット状態の解除により、先ずトリミングデータの転送が開始され、その転送が完了してからＣＰＵ１０２が起動されるようになっている。
【００５６】
すなわち、パワーオンリセット信号がローレベルからハイレベルに遷移することでリセット状態が解除されると、図４に示されるように、転送用論理回路４４は、不揮発性メモリ１０３におけるトリミングデータ格納エリア１０３Ｃのリードアドレスを含む第１制御信号、及びバス制御回路４６やトリミング回路４５の動作制御のための第２制御信号を形成する。バス制御回路４４は、第２制御信号に応答してトリミングデータ専用バス４２を選択的に不揮発性メモリ１０３に接続して、不揮発性メモリ１０３からトリミング回路４５に至るトリミングデータ転送経路を形成する。不揮発性メモリ１０３は、トリミングデータ格納エリア１０３Ｃのリードアドレスを含む第１制御信号に応答して、トリミングデータ格納エリア１０３Ｃに対応する複数のメモリセルを選択状態として、そこに記憶されているトリミングデータを出力する。このトリミングデータは、破線矢印４８で示されるように、バス制御回路４６及びトリミングデータ専用バス４２を介してトリミング回路４５における各トリミング設定用レジスタに設定される。つまり、参照電圧トリミング回路４５１〜４５４、検出電圧トリミング回路４５５，４５６、及び検出時間トリミング回路４５７におけるトリミング設定用レジスタへのトリミングデータの設定が行われる。この時点で、ＣＰＵ１０２は未だ起動されていない。そして上記トリミングデータの設定が完了すると、転送用論理回路４４によって、転送完了信号がハイレベルにアサートされる。この転送完了信号のアサートは、ＣＰＵ１０２の起動条件の一つとされる。従って、ＣＰＵ１０２は、転送完了信号がアサートされた後に起動される。
【００５７】
また、転送完了信号のアサートとほぼ同時に転送用論理回路４４は、第２制御信号によりトリミングデータ専用バス４２を不揮発性メモリ１０３から切り離し、システムバス４１を不揮発性メモリ１０３に結合する。バス制御回路４６によってシステムバス４７が不揮発性メモリ１０３に結合された状態では、図６に示されるように、ＣＰＵ１０２は、破線矢印４７で示されるように、不揮発性メモリ１０３における記憶領域１０３Ａからの情報読み出しや、記憶領域１０３Ａへの情報書き込みを行うことができる。またＣＰＵ１０２は、システムバス４３に結合された周辺回路４３等に内蔵されているレジスタへのデータ設定を行うことができる。しかし、システムバス４１とトリミングデータ専用バス４２とが結合されていないため、ＣＰＵ１０２は、トリミング回路４５内の各トリミングデータ設定用レジスタにアクセスすることはできない。
【００５８】
実施の形態１によれば、以下の作用効果を奏する。
【００５９】
転送用論理回路４４は、上記バス制御回路４６にトリミングデータ専用バス４２を選択させ、上記不揮発性メモリ１０３から上記トリミング回路４５に至るトリミングデータ伝達経路を形成することで、上記ＣＰＵ１０２の介在無しに、上記不揮発性メモリ１０３内のトリミングデータを上記トリミング回路４５に伝達させることができる。このように、上記不揮発性メモリ１０３内のトリミングデータを上記トリミング回路４５に伝達させる場合にＣＰＵ１０２が介在されないので、ＣＰＵ１０２が暴走した場合や、上記不揮発性メモリ１０３内のプログラム（ファームウェア）が書き換えられてしまった場合においても、適切なトリミングデータを上記トリミング回路４５に設定することができる。しかも、トリミングデータ専用バス４２は、上記ＣＰＵ１０２には結合されていないため、上記ＣＰＵ１０２は、上記システムバス４１を介して上記トリミング回路４５にアクセスすることができない。つまり、仮に上記不揮発性メモリ１０３内のプログラムが、悪意ある者によって書き換えられたとしても、ＣＰＵ１０２は、上記トリミング回路４５に設定されたトリミングデータを削除したり、変更したりすることができない。これにより、電池１１の安全性を確保することができる。
【００６０】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６１】
例えば不揮発性メモリ１０３として、ＲＯＭ（Read Only Memory）を適用することができる。
【符号の説明】
【００６２】
１  電池パック
１０  電池制御用ＩＣ
１１  電池
１２  センス抵抗
１３  充電用ＭＯＳトランジスタ
１４  放電用ＭＯＳトランジスタ
１５，１６  寄生ダイオード
２１，２２，２３，２４  参照電圧形成部
４４  転送用論理回路
４５  トリミング回路
４６  バス制御回路
１０１  通信回路
１０２  ＣＰＵ
１０３  不揮発性メモリ
１０４  高精度電源
１０５  電圧測定回路
１０６  発振器
１０７  電流積算回路
１０８  保護機能回路
１１０  保護機能回路
１１１  スイッチ回路
１１２  過電流検出回路
１１３  過電圧検出回路
１１４  電源回路
１１５,１１７  分圧抵抗
４５１,４５２,４５３,４５４  参照電圧トリミング回路
４５５,４５６  検出電圧トリミング回路
４５７  検出時間トリミング回路
【図１】
2013211974.tif 000003
【図２】
2013211974.tif 000004
【図３】
2013211974.tif 000005
【図４】
2013211974.tif 000006
【図５】
2013211974.tif 000007
【図６】
2013211974.tif 000008