(57)【要約】【課題】より低い電力量で駆動可能な表示装置および電子機器を提供する。【解決手段】チャネル領域を含む半導体膜を有するトランジスタと、前記トランジスタに電気的に接続されると共に前記チャネル領域を覆う第１電極とを備え、前記チャネル領域の平面形状を構成する辺のうち、少なくとも対向する一組の辺は前記第１電極の内側に対向する位置にある表示装置。【選択図】図２
2013174679.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域を含む半導体膜を有するトランジスタと、
前記トランジスタに電気的に接続されると共に前記チャネル領域を覆う第１電極とを備
え、
前記チャネル領域の平面形状を構成する辺のうち、少なくとも対向する一組の辺は前記
第１電極の内側に対向する位置にある
表示装置。
【請求項２】
前記チャネル領域の平面形状は四角形状であり、
前記チャネル領域の少なくとも３辺が前記第１電極の内側に対向する位置にある
請求項１に記載の表示装置。
【請求項３】
前記チャネル領域の全ての辺が前記第１電極の内側に対向する位置にある
請求項１に記載の表示装置。
【請求項４】
前記半導体膜、前記半導体膜に電気的に接続された一対のソース・ドレイン電極および
前記第１電極をこの順に有し、
前記半導体膜の平面形状を構成する辺のうち、少なくとも対向する一組の辺が前記第１
電極の内側に対向する位置にある
請求項１に記載の表示装置。
【請求項５】
前記ソース・ドレイン電極は前記第１電極に覆われている
請求項４に記載の表示装置。
【請求項６】
前記チャネル領域を間にして対向する領域に保持容量を有し、
前記保持容量は前記第１電極に覆われている
請求項１に記載の表示装置。
【請求項７】
前記保持容量を構成する一方の第２電極は、前記トランジスタのゲート電極と同層に設けられ、他方の第３電極は、前記トランジスタのソース・ドレイン電極のいずれか一方と一体化している
請求項６に記載の表示装置。
【請求項８】
前記チャネル領域の全周に渡り前記第３電極が設けられている
請求項７に記載の表示装置。
【請求項９】
前記半導体膜は有機半導体材料により構成されている
請求項１に記載の表示装置。
【請求項１０】
前記トランジスタおよび前記第１電極は可撓性基板上に設けられている
請求項１に記載の表示装置。
【請求項１１】
前記半導体膜に対向するゲート電極、前記半導体膜および前記第１電極をこの順に有する
請求項１に記載の表示装置。
【請求項１２】
前記トランジスタと前記第１電極との間に絶縁膜を有する
請求項１に記載の表示装置。
【請求項１３】
前記第１電極は画素ごとに設けられた画素電極である
請求項１に記載の表示装置。
【請求項１４】
表示装置を備え、
前記表示装置は、
チャネル領域を含む半導体膜を有するトランジスタと、
前記トランジスタに電気的に接続されると共に前記チャネル領域を覆う第１電極とを備
え、
前記チャネル領域の平面形状を構成する辺のうち、少なくとも対向する一組の辺は前記
第１電極の内側に対向する位置にある
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）の上部に例えば画素電極等の電極を備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
アクティブマトリクス型の表示装置（例えば、非特許文献１）は、基板上にＴＦＴ、層間絶縁膜、画素電極、表示層および共通電極をこの順に有している。これまで、ＴＦＴの半導体膜としてはアモルファスシリコン（α−Ｓｉ）等の無機半導体材料が用いられてきたが、近年では有機半導体材料を用いた有機ＴＦＴの開発が積極的に進められている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】K.Akamatsu,et.al.,SID 11 DIGEST P198(2011)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような表示装層に用いられるＴＦＴは、より省電力で駆動できることが望まれる。無機ＴＦＴの分野では駆動電圧を抑えるための技術が研究されているものの、この無機ＴＦＴの技術を有機ＴＦＴにそのまま転用することは困難であり、特に有機ＴＦＴのＴＦＴ特性を向上させることが切望されている。
【０００５】
本技術はかかる問題点に鑑みてなされたもので、その目的は、より低い電力量で駆動可能な表示装置およびこの表示装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本技術による表示装置は、チャネル領域を含む半導体膜を有するトランジスタと、トラ
ンジスタに電気的に接続されると共にチャネル領域を覆う第１電極とを備え、チャネル領
域の平面形状を構成する辺のうち、少なくとも対向する一組の辺は第１電極の内側に対向
する位置にあるものである。
【０００７】
本技術の電子機器は、上記本技術の表示装層を備えたものである。
【０００８】
本技術の表示装置では、少なくともチャネル領域の対向する一組の辺が第１電極の内側
に対向する位置にあるので、第１電極の中央部寄りにチャネル領域が配置される。
【発明の効果】
【０００９】
本技術の表示装置および電子機器では、少なくともチャネル領域の対向する一組の辺が
第１電極の内側に対向する位置にあるようにしたので、チャネル領域の等方性を高めるこ
とができる。よって、ＴＦＴ特性を向上させ、より省電力化することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本技術の一実施の形態に係る表示装置の要部の構成を表す断面図である。
【図２】図１に示した半導体膜と画素電極との関係を表す図である。
【図３】図２に示した半導体膜の配置の他の例を表す図である。
【図４】図２に示した半導体膜の配置のその他の例を表す平面図である。
【図５】図２に示した画素電極の他の例を表す平面図である。
【図６】比較例に係る表示装層の構成を表す図である。
【図７】図１に示したトランジスタの輸送特性を表す図である。
【図８】図２に示した画素電極の配置と立ち上がり電圧との関係について説明するための図である。
【図９】変形例に係る表示装層の要部の構成を表す図である。
【図１０】図９に示した半導体膜と上部電極との関係を表す平面図である。
【図１１】（Ａ）は図９に示した保持容量の他の例を表す平面図であり、（Ｂ）は（Ａ）のＢ−Ｂ線に沿った断面図である。
【図１２】図１１に示した半導体膜と上部電極との関係を表す平面図である。
【図１３】適用例１の外観を表す斜視図である。
【図１４】適用例２の外観を表す斜視図である。
【図１５】（Ａ）は適用例３の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１６】適用例４の外観を表す斜視図である。
【図１７】適用例５の外観を表す斜視図である。
【図１８】（Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１１】
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（画素電極の内側にチャネル領域の全ての辺がある例）
２．変形例（チャネル領域を間にして対向する領域に保持容量が設けられている例）
【００１２】
〔実施の形態〕
図１は本技術の一実施の形態に係る表示装置（表示装置１）の断面構造の一部を表すも
のである。表示装置１はアクティブマトリクス型の表示装置であり、基板１１上に駆動素
子としてのトランジスタ２０、層間絶縁膜３１、画素電極４１（第１電極）、表示層５１、共通電極６１および対向基板７１をこの順に備えている。トランジスタ２０はボトムゲート・トップコンタクト型の有機ＴＦＴであり、基板１１側からゲート電極２１、ゲート絶縁膜２２、半導体膜２３、ソース・ドレイン電極２４Ａ，２４Ｂをこの順に有している。なお、図１は表示装層１の構造を模式的に表したものであり、実際の寸法・形状とは異なる場合がある。
【００１３】
基板１１は、例えば、ガラス，石英，シリコン，ガリウム砒素等の無機材料、あるいはポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ポリアミド、ポリカーボネート（ＰＣ）、セルローストリアセテート、ポリオレフィン、ポリスチレン、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート（ＰＭＭＡ）、ポリ塩化ビニル、ポリ塩化ビニリデン、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、シリコーン樹脂またはアクリル樹脂等からなるフィルムあるいは金属箔等からなる。この基板１１はシリコン等の剛性の基板であってもよく、薄層ガラスや上記プラスチッックフィルムなどの可撓性基板であってもよい。基板１１が可撓性基板であれば、折り曲げ可能なフレキシブルディスプレイを実現することができる。基板１１は導電性を有するものであってもよい。
【００１４】
ゲート電極２１は、トランジスタ２０にゲート電圧を印加し、このゲート電圧により半導体膜２３中のキャリア密度を制御してチャネル領域（後述の図２  チャネル領域２３Ａ）を形成するものである。ゲート電極１２は基板１１上の選択的な領域に、例えば１０ｎｍ〜１０００ｎｍの厚み（Ｚ軸方向）で設けられている。このゲート電極２１は、例えば金（Ａｕ），銀（Ａｇ），銅（Ｃｕ），白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），銅（Ｃｕ），タングステン（Ｗ），ニッケル（Ｎｉ），アルミニウム（Ａｌ）およびタンタル（Ｔａ）等の金属単体または合金により構成されている。これらの金属膜を積層させるようにしてもよい。また、ゲート電極１２をインジウム錫酸化物(ＩＴＯ)、インジウム亜鉛酸化物(ＩＺＯ)、酸化亜鉛(ＺｎＯ)等の酸化物膜、あるいはカーボンナノチューブ（ＣＮ）やグラフェン等の導電性炭化材料により構成してもよい。
【００１５】
ゲート絶縁膜２２は、ゲート電極２１とソース・ドレイン電極２４Ａ，２４Ｂに電気的に接続された半導体膜２３とを絶縁するため、ゲート電極２１と半導体膜２３との間に例えば１０ｎｍ〜１０００ｎｍ程度の厚みで設けられている。このゲート絶縁膜２２は、例えばＰＶＰ（Polyvinylpyrrolidone），ポリビニルフェノール，ＰＭＭＡ，ＰＶＡ（ポリビニルアルコール）またはＰＩなどの有機絶縁膜により構成されている。ゲート絶縁膜２２には、酸化シリコン（ＳｉＯ2），酸化チタン（ＴｉＯ2），酸化アルミニウム（Ａｌ2Ｏ3）あるいは酸化タンタル（Ｔａ2Ｏ5）等の酸化膜または窒化シリコン（ＳｉＮｘ）等の窒化膜を用いるようにしてもよい。
【００１６】
半導体膜２３はゲート絶縁膜２２上に島状に設けられ、図２に示したようにソース・ドレイン電極２４Ａとソース・ドレイン電極２４Ｂとの間にチャネル領域２３Ａを有するものである。本実施の形態では、図２（Ａ）に示したように、半導体膜２３が画素電極４１に覆われ、平面形状が矩形である半導体膜２３の４辺全てが画素電極４１の内側に対向する位置に配置されている。従って、半導体膜２３のチャネル領域２３Ａが画素電極４１の中央部寄りに設けられ、チャネル領域２３Ａの等方性が高まる。よって、トランジスタ２０のＴＦＴ特性を高めることができる。図２（Ｂ）は図２（Ａ）のＢ−Ｂ線に沿った断面構成を表すものである。
【００１７】
より等方性を高めるため、ソース・ドレイン電極２４Ａ，２４Ｂも画素電極４１に覆われていることが好ましいが、少なくともチャネル領域２３Ａの対向する辺が画素電極４１の内側に対向する位置に配置されていればよい。また、半導体膜２３（またはチャネル領域２３Ａ）の平面形状を構成する全ての辺が画素電極４１の内側に対向する位置にあることが好ましいが、図３、図４に示したように少なくとも半導体膜２３の対向する一組の辺が画素電極４１の内側にあればよい。チャネル長（Ｘ軸）方向の対向する一組の辺が内側でもよく（図３）、チャネル幅（Ｙ軸）方向の対向する一組の辺が内側でもよい（図４）。半導体膜２３が四角形状であれば３辺が画素電極４１の内側に配置される。
【００１８】
半導体膜２３は有機半導体材料、具体的にはペンタセン，アントラセンおよびルブラン等の多環芳香族炭化水素、テトラシアノキノジメタン（ＴＣＮＱ）等の低分子化合物あるいはポリアセチレン，ポリ−３−ヘキシルチオフェン（Ｐ３ＨＴ）およびポリパラフェニレンビニレン（ＰＰＶ）等の高分子化合物等により構成されており、１ｎｍ〜１０００ｎｍ程度の厚みを有している。
【００１９】
一対のソース・ドレイン電極２４Ａ，２４Ｂは半導体膜２３上に設けられ、半導体膜２３に接して電気的に接続されている。ソース・ドレイン電極２４Ａ，２４Ｂには、ゲート電極２１と同様の材料を用いることができ、例えば、金，銀，銅あるいはアルミニウム等の金属膜、ＩＴＯ等の酸化物膜またはカーボンナノチューブやグラフェン等の導電性炭化系材料膜により構成されている。ソース・ドレイン電極２４Ａ，２４Ｂの厚みは例えば１０ｎｍ〜１０００ｎｍ程度である。
【００２０】
層間絶縁膜３１はトランジスタ２０が設けられた基板１１の表面を平坦化するものであり、ソース・ドレイン電極２４Ｂ（トランジスタ２０）と画素電極４１とを導通させるための接続孔３１Ｈを有している。層間絶縁膜３１には例えば、酸化シリコン，窒化シリコン，酸化アルミニウム，窒化アルミニウム（ＡｌＮ），酸化タンタルあるいは酸化窒化アルミニウム（ＡｌＯxＮ1-X（ただし、Ｘ＝０．０１〜０．２））等を用いることができる。ＰＶＡ，ポリビニルフェノール，ノボラック樹脂，アクリル樹脂あるいはフッ素系樹脂等の有機材料を用いるようにしてもよい。
【００２１】
画素電極４１は層間絶縁膜３１上に画素ごとに設けられ、共通電極６１との間で表示層５１に電圧を印加するものである。表示装層１では平面視で、この画素電極４１の面積がチャネル領域２３Ａの面積よりも大きく、上述のように、画素電極４１の内側にチャネル領域２３Ａの全ての辺が配置されている。換言すれば、画素電極４１はチャネル領域２３Ａの外側に非重畳領域（非重畳領域４１Ａ，４１Ｂ）を有している。非重畳領域４１Ａ，４１Ｂはチャネル領域２３Ａより外側に張り出した領域であり、非重畳領域４１Ａはチャネル領域２３Ａを間にしてチャネル長方向に対向する一組の領域であり、非重畳領域４１Ｂはチャネル領域２３Ａを間にしてチャネル幅方向に対向する一組の領域である。画素電極４１は両方向の非重畳領域４１Ａ，４１Ｂ有していることが好ましいが（図２）、どちらか一方であってもよい（図３，図４）。
【００２２】
画素電極４１の平面形状は、例えば正方形，矩形あるいは平行四辺形等の四角形状であり、金，銀，銅あるいはアルミニウム等の金属膜、ＩＴＯ等の酸化物膜またはカーボンナノチューブやグラフェン等の導電性炭化系材料膜により構成されている。画素電極４１には、図５に示したように、例えば信号線等の配線との重なりを防ぐためのスリット４１Ｓを設けるようにしてもよい。画素電極４１の厚みは例えば１０ｎｍ〜１０００ｎｍ程度である。
【００２３】
表示層５１は画素電極４１と共通電極６１との間に設けられており、トランジスタ２０により画素ごとに駆動される。表示層５１は例えば、液晶層、有機ＥＬ（Electroluminescence）層、無機ＥＬ層あるいは電気泳動型の表示体等により構成されている。共通電極６１は各画素に共通しており、例えば対向基板７１の一面に渡り設けられている。共通電極６１は例えばＩＴＯ等の透明導電材料により構成され、その厚みは例えば１０ｎｍ〜１０００ｎｍ程度である。
【００２４】
対向基板７１は、例えば基板１１と同様の材料を用いて構成されている。表示装層１ではこの対向基板７１側に映像が表示される。対向基板７１上に、表示層５１への水分の浸入を防止するための防湿膜および外光の映り込みや反射を防止するための光学機能膜等を設けるようにしてもよい。
【００２５】
この表示装置１は、例えば次のようにして製造することができる。
【００２６】
まず基板１１の全面に例えば蒸着法やスパッタリング法等の真空・プラズマ技術を用いて導電膜を成膜した後、リソグラフィ技術およびエッチング技術によりこの導電膜をパターニングして所望の形状のゲート電極２１を形成する。導電膜はスクリーン印刷法やインクジェット法等の塗布・印刷技術により成膜するようにしてもよい。基板１１の表面の荒れが大きい場合には、ゲート電極２１を形成する前に基板１１に対して化学的研磨処理や平坦化膜の形成等の平坦化処理を行っておくようにしてもよい。なお、基板１１の表面の荒れが大きい場合とは、例えば基板１１の表面に基板１１上に形成する膜が不連続になるほどの大きな凹凸や急峻な凹凸がある場合である。
【００２７】
ゲート電極２１を形成した後、基板１１上およびゲート電極２１上に例えば蒸着法またはスパッタリング法により酸化シリコンを成膜してゲート絶縁膜２２を形成する。ゲート絶縁膜２２は、例えば有機絶縁材料を用いてスピンコートやスリットコート等の塗布法により形成するようにしてもよい。ゲート絶縁膜２２を形成した後、半導体膜２３を例えばメタルマスクを用いた真空蒸着法またはスピンコート法やインクジェット法等の塗布法によりパターン化して形成する。半導体膜２３を構成する有機半導体材料が低分子化合物である場合には真空蒸着法、可溶性高分子化合物である場合には塗布・印刷法を用いることが好ましい。
【００２８】
次いで、例えば蒸着法やスパッタリング法等の真空・プラズマ技術を用いてゲート絶縁膜２２上および半導体膜２３上に導電膜を成膜した後、リソグラフィ技術およびエッチング技術によりパターニングして一対のソース・ドレイン電極２４Ａ，２４Ｂを形成する。これにより基板１１上にトランジスタ２０が形成される。ソース・ドレイン電極２４Ａ，２４Ｂを構成する導電膜はゲート絶縁膜２２と同様に、スクリーン印刷法やインクジェット法等の塗布・印刷技術により成膜するようにしてもよい。
【００２９】
続いて、トランジスタ２０上に層間絶縁膜３１を成膜し、半導体リソグラフィ技術およびエッチング技術を用いて接続孔３１Ｈを形成する。層間絶縁膜３１を構成する絶縁材料が可溶性である場合には例えばスピンコート法スクリーンプリンティング法、不溶性である場合には例えばスパッタリング法により層間絶縁膜３１を形成することができる。
【００３０】
層間絶縁膜３１に接続孔３１Ｈを設けた後、層間絶縁膜３１上に画素ごとにパターニングして画素電極４１を形成し、トランジスタ２０と画素電極４１とを電気的に接続させる。このとき、非重畳領域４１Ａ，４１Ｂを有するように画素電極４１をトランジスタ２０上に配置する。画素電極４１は、例えばソース・ドレイン電極２４Ａ，２４Ｂと同様の方法に形成することができる。
【００３１】
画素電極４１を形成した後、この画素電極４１上に表示層５１を形成する。次いで、共通電極６１を設けた対向基板７１を表示層５１までを形成した基板１１に対向させる。以上の工程により、図１に示した表示装置１が完成する。
【００３２】
本実施の形態の表示装置１では、平面視でチャネル領域２３Ａの全ての辺が画素電極４１の内側に設けられているので、トランジスタ２０のＴＦＴ特性が向上する。以下、これについて比較例を用いて説明する。
【００３３】
図６は、比較例に係る表示装置（表示装置１００）の構成を表すものであり、図６（Ａ）は表示装置１００の平面構成、図６（Ｂ）は図６（Ａ）のＢ−Ｂ線に沿った断面構成をそれぞれ表している。表示装置１００では、平面視で矩形のチャネル領域２３Ａの互いに直交する２辺（Ｘ軸方向およびＹ軸方向）が画素電極（画素電極１４１）の２辺とそれぞれ重なっている。即ち、チャネル領域２３Ａは画素電極１４１の角部に配置されている。このような表示装置１００ではチャネル領域２３Ａの等方性が低下し、チャネル領域２３Ａにかかる応力が不均一になる。これによりＴＦＴ特性が低下する。また、表示装置１００ではチャネル領域２３Ａ（半導体膜２３）が外気に触れて劣化しやすい。
【００３４】
それに対し、表示装置１では、平面視でチャネル領域２３Ａの全ての辺が画素電極４１の内側にあるので、チャネル領域２３Ａは画素電極４１の中央部寄りに配置される。よって、チャネル領域２３Ａの等方性が高まり、チャネル領域２３Ａにかかる応力もより均一化される。従って、トランジスタ２０のＴＦＴ特性が向上する。特に、基板１１が可撓性基板、即ち、表示装置１がフレキシブルディスプレイである場合には応力の影響が増すため、効果的にトランジスタ２０のＴＦＴ特性を高めることができる。また、半導体膜２３が完全に画素電極４１に覆われているので外気の侵入によるチャネル領域２３Ａの劣化を抑えることもできる。
【００３５】
図７（Ａ）は、表示装置１（実線）、表示装置１００（破線）のそれぞれのトランジスタの輸送特性を表したものであり、横軸はゲート電圧（ＶGS）、縦軸はドレイン電流（ＩD）をそれぞれ示している。表示装置１００では立ち上がりのゲート電圧ＶGSが約８Ｖであるのに対し、表示装置１では約３Ｖである。即ち、表示装置１の方がより低電圧で駆動されている。
【００３６】
図７（Ｂ）は、表示装置１００のゲート電圧ＶGSを表示装置１の電圧低減分（５Ｖ）だけシフトさせてそれぞれのドレイン電流ＩDを比較したものである。これにより表示装置１のドレイン電流ＩDは表示装置１００と比較して低下していないことがわかる。従って、表示装置１ではトランジスタ２０の最大電界効果移動度を低下させることなく、より低電圧で駆動できることが確認された。
【００３７】
表示装置１では、チャネル領域２３Ａが画素電極４１のより中央部に近い位置に配置されることにより、トランジスタ２０のＴＦＴ特性が向上する。図８は一対の非重畳領域４１Ａのうちの一方（ソース・ドレイン電極２４Ａ側）の長さ（Ｌ）と立ち上がり電圧（ＶT0）との関係を表したものである。ＶT0は、ドレイン電流ＩDが１０-8Ａのときのゲート電圧ＶGSである。なお、一対の非重畳領域４１Ａのうちの他方の長さおよび一対の非重畳領域４１Ｂの長さはＬ以上としている。つまり、チャネル領域２３Ａの全ての辺が画素電極４１の内側にある状態で測定している。このとき、長さＬが大きくなるにつれて立ち上がり電圧ＶT0は徐々に小さくなり、Ｌ＝２００〜３００μｍで、ＶT0は０Ｖに到達する（図８（Ｂ））。即ち、チャネル領域２３Ａを画素電極４１のより中央部に設けることにより、立ち上がり電圧ＶT0を０Ｖに近づけることができる。
【００３８】
このように本実施の形態の表示装置１では、少なくともチャネル領域２３Ａの対向する一組の辺を画素電極４１の内側に対向する位置に設けるようにしたので、チャネル領域２３Ａの等方性を高め、トランジスタ２０のＴＦＴ特性を向上させることができる。よって、表示装置１をより省電力で駆動させることができる。
【００３９】
以下、本実施の形態の変形例について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
【００４０】
〔変形例〕
図９は上記実施の形態の変形例に係る表示装置（表示装置１Ａ）の要部構成を表したものである。図９（Ａ）は表示装置１Ａの平面構成、図９（Ｂ）は図９（Ａ）のＢ−Ｂ線に沿った断面構成を表している。この表示装置１Ａは保持容量５０を有するものである。
その点を除き、表示装置１Ａは上記第１の実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
【００４１】
保持容量５０は、ゲート電極２１と同層の下部電極２１Ｃ（第２電極）とソース・ドレイン電極２４Ｂと一体化した上部電極２４Ｃ（第３電極）とを含むものであり、下部電極２１Ｃと上部電極２４Ｃとの間にはゲート絶縁膜２２が設けられている。ソース・ドレイン電極２４Ａにはソース・ドレイン電極２４Ａ，２４Ｂと同層の配線２４Ｄが接続されている。配線２４Ｄは例えば信号線である。表示装置１Ａでは半導体膜２３（チャネル領域２３Ａ）を間にしてチャネル幅（Ｙ軸）方向の対向する領域に保持容量５０が設けられている。換言すれば、上部電極２４Ｃ（ソース・ドレイン電極２４Ｂ）は三方向から半導体膜２３を囲んでいる（図１０）。即ち、保持容量５０（上部電極２４Ｃ）が広い領域に渡り設けられているので、キャパシタ容量を向上させることができる。特に、表示層５１が電気泳動型の表示体により構成されている場合には大きなキャパシタ容量が要求されるため、このように保持容量５０を設けることが好ましい。画素電極４１は、この上部電極２４Ｃ全体を覆うように設けられている。
【００４２】
図１１（Ａ），図１１（Ｂ）に示したように、例えば、ゲート絶縁膜に設けた接続孔２２ＨＡ，２２ＨＢを介してソース・ドレイン電極２４Ａと配線２４Ｄとを電気的に接続することにより、半導体膜２３の全周を上部電極２４Ｃで囲むことも可能である（図１２）。
【００４３】
このような表示装置１（または表示装置１Ａ）は、例えば次の適用例１〜６に示した電子機器に搭載することができる。
【００４４】
＜適用例１＞
図１３（Ａ）および図１３（Ｂ）は、電子ブックの外観を表したものである。この電子ブックは、例えば、表示部２１０，非表示部２２０および操作部２３０を有しており、表示部２１０が上記表示装置１により構成されたものである。操作部２３０は、図１３（Ａ）に示したように表示部２１０と同じ面（前面）に形成されていても、図１３（Ｂ）に示したように表示部２１０とは異なる面（上面）に形成されていてもよい。
【００４５】
＜適用例２＞
図１４は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、映像表示画面部３００が上記表示装置１により構成されたものである。
【００４６】
＜適用例３＞
図１５は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、表示部４２０が上記表示装置１により構成されたものである。
【００４７】
＜適用例４＞
図１６は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、表示部５３０が上記表示装置１により構成されたものである。
【００４８】
＜適用例５＞
図１７は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、表示部６４０が上記表示装置１により構成されたものである。
【００４９】
＜適用例６＞
図１８は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。このディスプレイ７４０または／およびサブディスプレイ７５０が上記表示装置１により構成されている。
【００５０】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【００５１】
また、上記実施の形態等では、トランジスタ２０が有機ＴＦＴである場合、即ち半導体膜２３が有機半導体材料により構成されている場合について説明したが、半導体膜２３はアモルファスシリコンや酸化物半導体等の無機半導体材料により構成されていてもよい。
【００５２】
更に、上記実施の形態等では、トランジスタ２０がボトムゲート・トップコンタクト型のＴＦＴである場合について説明したが、トランジスタ２０はトップゲート・トップコンタクト型、トップゲート・ボトムコンタクト型およびボトムゲート・ボトムコンタクト型のいずれであってもよい。
【００５３】
なお、本技術は以下のような構成をとることも可能である。
（１）チャネル領域を含む半導体膜を有するトランジスタと、前記トランジスタに電気的
に接続されると共に前記チャネル領域を覆う第１電極とを備え、前記チャネル領域の平面
形状を構成する辺のうち、少なくとも対向する一組の辺は前記第１電極の内側に対向する
位置にある表示装置。
（２）前記チャネル領域の平面形状は四角形状であり、前記チャネル領域の少なくとも３
辺が前記第１電極の内側に対向する位置にある前記（１）に記載の表示装置。
（３）前記チャネル領域の全ての辺が前記第１電極の内側に対向する位置にある前記
（１）または（２）に記載の表示装置。
（４）前記半導体膜、前記半導体膜に電気的に接続された一対のソース・ドレイン電極お
よび前記第１電極をこの順に有し、前記半導体膜の平面形状を構成する辺のうち、少なく
とも対向する一組の辺が前記第１電極の内側に対向する位置にある前記（１）乃至（３）
のうちいずれか１つに記載の表示装置。
（５）前記ソース・ドレイン電極は前記第１電極に覆われている前記（４）に記載の表示
装置。
（６）前記チャネル領域を間にして対向する領域に保持容量を有し、前記保持容量は前記
第１電極に覆われている前記（１）乃至（５）のうちいずれか１つに記載の表示装置。
（７）前記保持容量を構成する一方の第２電極は、前記トランジスタのゲート電極と同層
に設けられ、他方の第３電極は、前記トランジスタのソース・ドレイン電極のいずれか一
方と一体化している前記（６）に記載の表示装置。
（８）前記チャネル領域の全周に渡り前記第３電極が設けられている前記（７）に記載の
表示装置。
（９）前記半導体膜は有機半導体材料により構成されている前記（１）乃至（８）のうち
いずれか１つに記載の表示装置。
（１０）前記トランジスタおよび前記第１電極は可撓性基板上に設けられている前記
（１）乃至（９）のうちいずれか１つに記載の表示装置。
（１１）前記半導体膜に対向するゲート電極、前記半導体膜および前記第１電極をこの順に  有する前記（１）乃至（１０）のうちいずれか１つに記載の表示装置。
（１２）前記トランジスタと前記第１電極との間に絶縁膜を有する前記（１）乃至（１１）  のうちいずれか１つに記載の表示装置。
（１３）前記第１電極は画素ごとに設けられた画素電極である前記（１）乃至（１２）の
うちいずれか１つに記載の表示装置。
（１４）表示装置を備え、前記表示装置は、チャネル領域を含む半導体膜を有するトランジスタと、前記トランジスタに電気的に接続されると共に前記チャネル領域を覆う第１電極とを備え、前記チャネル領域の平面形状を構成する辺のうち、少なくとも対向する一組の辺は前記第１電極の内側に対向する位置にある電子機器。
【符号の説明】
【００５４】
１，１Ａ・・・表示装置、１１・・・基板、２０・・・トランジスタ、２１・・・ゲート電極，２１Ｃ・・・下部電極，２２・・・ゲート絶縁膜、２３・・・半導体膜、２４Ａ，２４Ｂ・・・ソース・ドレイン電極、２４Ｃ・・・上部電極，３１・・・層間絶縁膜、３１Ｈ・・・接続孔、４１・・・画素電極、５０・・・保持容量、５１・・・表示層、６１・・・共通電極、７１・・・対向基板。
【図１】
2013174679.tif 000003
【図２】
2013174679.tif 000004
【図３】
2013174679.tif 000005
【図４】
2013174679.tif 000006
【図５】
2013174679.tif 000007
【図６】
2013174679.tif 000008
【図７】
2013174679.tif 000009
【図８】
2013174679.tif 000010
【図９】
2013174679.tif 000011
【図１０】
2013174679.tif 000012
【図１１】
2013174679.tif 000013
【図１２】
2013174679.tif 000014
【図１３】
2013174679.tif 000015
【図１４】
2013174679.tif 000016
【図１５】
2013174679.tif 000017
【図１６】
2013174679.tif 000018
【図１７】
2013174679.tif 000019
【図１８】
2013174679.tif 000020