(57)【要約】【課題】  ホールドオフセットノイズを効果的に低減するサンプルホールド回路を提供する。【解決手段】  サンプルホールド回路１は、少なくとも１つのサンプリングトランジスタを備える。ｎチャネル型のサンプリングトランジスタでは、チャネル領域１０５ａが導通状態から非導通状態に切り替えられたとき、チャネル領域１０５ａ内に、第１拡散領域１０３ａ側から第２拡散領域１０４ａ側への電子の移動を妨げるポテンシャル障壁が形成される。ｐチャネル型のサンプリングトランジスタでは、チャネル領域１０５ｂが導通状態から非導通状態に切り替えられたとき、チャネル領域１０５ｂ内に、第１拡散領域１０３ｂ側から第２拡散領域１０４ｂ側への正孔の移動を妨げるポテンシャル障壁が形成される。【選択図】  図５
2013143171.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力される少なくとも１つのサンプリングトランジスタと、
前記サンプリングトランジスタのそれぞれに対して一端が電気的に接続され、当該一端から出力信号が出力されるホールド容量と、を備え、
前記サンプリングトランジスタのそれぞれは、
前記入力信号が入力される第１拡散領域と、
前記ホールド容量に電気的に接続される第２拡散領域と、
前記第１拡散領域及び前記第２拡散領域間であるチャネル領域の導通状態及び非導通状態を切替制御するための制御信号が入力される制御電極と、を有し、
前記第１拡散領域及び前記第２拡散領域がｎ型の半導体から成るｎチャネル型の前記サンプリングトランジスタでは、
少なくとも前記チャネル領域が導通状態から非導通状態に切り替えられたとき、前記チャネル領域内に、前記第１拡散領域側から前記第２拡散領域側への電子の移動を妨げるポテンシャル障壁が形成され、
前記第１拡散領域及び前記第２拡散領域がｐ型の半導体から成るｐチャネル型の前記サンプリングトランジスタでは、
少なくとも前記チャネル領域が導通状態から非導通状態に切り替えられたとき、前記チャネル領域内に、前記第１拡散領域側から前記第２拡散領域側への正孔の移動を妨げるポテンシャル障壁が形成されることを特徴とするサンプルホールド回路。
【請求項２】
複数の前記サンプリングトランジスタを備え、
前記第１拡散領域、前記第２拡散領域、前記チャネル領域及び前記制御電極の相対的な位置関係が、前記サンプリングトランジスタ間で等しくなるとともに、
それぞれの前記サンプリングトランジスタの向きが等しくなることを特徴とする請求項１に記載のサンプルホールド回路。
【請求項３】
前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を少なくとも１つずつ備えることを特徴とする請求項１または２に記載のサンプルホールド回路。
【請求項４】
前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を同数備えることを特徴とする請求項３に記載のサンプルホールド回路。
【請求項５】
前記チャネル領域に、前記第１拡散領域側の第１チャネル領域と、前記２拡散領域側の第２チャネル領域と、が含まれ、
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域における正孔の密度が、前記第１チャネル領域における正孔の密度よりも大きくなり、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域における電子の密度が、前記第１チャネル領域における電子の密度よりも大きくなることを特徴とする請求項１〜４のいずれか１項に記載のサンプルホールド回路。
【請求項６】
前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を少なくとも１つずつ備え、
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域におけるｐ型不純物の濃度が、前記第１チャネル領域におけるｐ型不純物の濃度よりも大きく、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第１チャネル領域におけるｐ型不純物の濃度が、前記第２チャネル領域におけるｐ型不純物の濃度よりも大きいことを特徴とする請求項５に記載のサンプルホールド回路。
【請求項７】
前記ｎチャネル型の前記サンプリングトランジスタ及び前記ｐチャネル型の前記サンプリングトランジスタの、それぞれの前記第１チャネル領域及び前記第２チャネル領域は、ｐ型不純物を同時に注入することによって形成されることを特徴とする請求項６に記載のサンプルホールド回路。
【請求項８】
前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を少なくとも１つずつ備え、
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第１チャネル領域におけるｎ型不純物の濃度が、前記第２チャネル領域におけるｎ型不純物の濃度よりも大きく、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域におけるｎ型不純物の濃度が、前記第１チャネル領域におけるｎ型不純物の濃度よりも大きいことを特徴とする請求項５に記載のサンプルホールド回路。
【請求項９】
前記ｎチャネル型の前記サンプリングトランジスタ及び前記ｐチャネル型の前記サンプリングトランジスタの、それぞれの前記第１チャネル領域及び前記第２チャネル領域は、ｎ型不純物を同時に注入することによって形成されることを特徴とする請求項８に記載のサンプルホールド回路。
【請求項１０】
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域におけるｐ型不純物の濃度が、前記第１チャネル領域におけるｐ型不純物の濃度よりも大きく、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域におけるｎ型不純物の濃度が、前記第１チャネル領域におけるｎ型不純物の濃度よりも大きいことを特徴とする請求項５に記載のサンプルホールド回路。
【請求項１１】
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第１チャネル領域におけるｎ型不純物の濃度が、前記第２チャネル領域におけるｎ型不純物の濃度よりも大きく、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第１チャネル領域におけるｐ型不純物の濃度が、前記第２チャネル領域におけるｐ型不純物の濃度よりも大きいことを特徴とする請求項５に記載のサンプルホールド回路。
【請求項１２】
前記制御電極が、少なくとも前記第１チャネル領域上に配置される第１制御電極と、少なくとも前記第２チャネル領域上に配置される第２制御電極と、を備えることを特徴とする請求項１０または１１に記載のサンプルホールド回路。
【請求項１３】
それぞれの前記サンプリングトランジスタで、前記第１拡散領域及び前記第２拡散領域の離間方向における前記第１チャネル領域の長さが、当該離間方向における前記第２チャネル領域の長さよりも、長いことを特徴とする請求項５〜１２のいずれか１項に記載のサンプルホールド回路。
【請求項１４】
前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を少なくとも１つずつ備え、
それぞれの前記サンプリングトランジスタの、前記第１拡散領域及び前記第２拡散領域の離間方向における前記第２チャネル領域の長さが、等しいことを特徴とする請求項５〜１３のいずれか１項に記載のサンプルホールド回路。
【請求項１５】
前記制御電極が、前記第１拡散領域側に配置される第１制御電極と、前記第２拡散領域側に配置される第２制御電極と、を備え、
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第１制御電極に入力される前記制御信号の信号レベルが、前記第２制御電極に入力される前記制御信号の信号レベルよりも大きくなり、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第２制御電極に入力される前記制御信号の信号レベルが、前記第１制御電極に入力される前記制御信号の信号レベルよりも大きくなることを特徴とする請求項１〜４のいずれか１項に記載のサンプルホールド回路。
【請求項１６】
前記制御信号の信号レベルを大きくまたは小さくするレベルシフト部を、さらに備え、
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第１制御電極に入力される前記制御信号が、前記第２制御電極に入力される前記制御信号の信号レベルを前記レベルシフト部が大きくしたものになる、
または、前記第２制御電極に入力される前記制御信号が、前記第１制御電極に入力される前記制御信号の信号レベルを前記レベルシフト部が小さくしたものになり、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第２制御電極に入力される前記制御信号が、前記第１制御電極に入力される前記制御信号の信号レベルを前記レベルシフト部が大きくしたものになる、
または、前記第１制御電極に入力される前記制御信号が、前記第２制御電極に入力される前記制御信号の信号レベルを前記レベルシフト部が小さくしたものになることを特徴とする請求項１５に記載のサンプルホールド回路。
【請求項１７】
それぞれの前記サンプリングトランジスタで、前記第１拡散領域及び前記第２拡散領域の離間方向における前記第１制御電極の前記チャネル領域に沿う部分の長さが、当該離間方向における前記第２制御電極の前記チャネル領域に沿う部分の長さよりも、長いことを特徴とする請求項１５または１６に記載のサンプルホールド回路。
【請求項１８】
前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を少なくとも１つずつ備え、
それぞれの前記サンプリングトランジスタの、前記第１拡散領域及び前記第２拡散領域の離間方向における、前記第２制御電極の前記チャネル領域に沿う部分の長さが、等しいことを特徴とする請求項１５〜１７のいずれか１項に記載のサンプルホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力される信号をサンプリングしてホールドするサンプルホールド回路に関する。
【背景技術】
【０００２】
近年、入力される信号をサンプルホールドするサンプルホールド回路が、各種の電子機器に利用されている。例えば、デジタルカラー複写機等に用いられるリニアＣＣＤ（Charge Coupled Device）イメージセンサの出力回路に設けられ、複写速度の高速化に貢献している。
【０００３】
典型的なサンプルホールド回路について、図面を参照して説明する。図１８は、典型的なサンプルホールド回路について示す回路図である。図１９は、図１８のサンプルホールド回路の動作を示すタイミングチャートである。
【０００４】
図１８に示すように、サンプルホールド回路５００は、サンプリングを行うサンプリングトランジスタ５０１と、サンプリングされた信号をホールドするホールド容量５２０と、を備える。サンプリングトランジスタ５０１は、ｎチャネル型のＭＯＳ（Metal Oxide Semiconductor）トランジスタであり、所定の周期でハイ及びローが繰り返される制御信号φＳＨがゲートに入力され、サンプルホールド回路５００に入力される入力信号Ｖｉｎがドレインに入力される。また、サンプリングトランジスタ５０１のソースは、ホールド容量５２０の一端に接続される。ホールド容量５２０の他端は接地され、ホールド容量５２０が蓄積する電荷によって一端に現れる信号が、出力信号Ｖｏｕｔとしてサンプルホールド回路５００から出力される。
【０００５】
また、図１９に示すように、サンプルホールド回路５００は、入力信号Ｖｉｎのサンプリングを行うサンプリング期間と、サンプリングした入力信号Ｖｉｎをホールドするホールド期間と、を交互に繰り返すことで、出力信号Ｖｏｕｔを生成する。
【０００６】
サンプリング期間では、制御信号φＳＨがハイになり、サンプリングトランジスタ５０１がオンになる。即ち、サンプリングトランジスタ５０１のドレイン及びソース間のチャネル領域にｎチャネルの反転層が形成され、チャネル領域が導通状態になることで、ホールド容量５２０が蓄積する電荷の変動が可能になり、入力信号Ｖｉｎに応じた電荷がホールド容量５２０に蓄積される。また、所定の基準レベルＶｒｉｎと入力信号Ｖｉｎとの差分（Ｖｒｉｎ−Ｖｉｎ）からの変動分である有効信号レベルによって、データが表現される。
【０００７】
一方、ホールド期間では、制御信号φＳＨがローになり、サンプリングトランジスタ５０１がオフになる。即ち、サンプリングトランジスタ５０１のチャネル領域の反転層が消滅し、チャネル領域が非導通状態になることで、ホールド容量５２０が蓄積する電荷の変動が抑制され、出力信号Ｖｏｕｔが一定の信号レベルとして保持される。ただし、サンプリング期間からホールド期間に移行する時（サンプリングトランジスタ５０１のオフ時）に、スイッチングによるノイズ（フィードスルーによるノイズ）を１つの成分として含むホールドオフセットノイズΔＶｓｈが発生する。
【０００８】
この場合、ホールド容量５２０に蓄積される電荷による信号レベルは、サンプリングされた入力信号Ｖｉｎよりも、ホールドオフセットノイズΔＶｓｈだけ低くなる。そのため、出力信号Ｖｏｕｔの基準レベルＶｒｏｕｔは、入力信号Ｖｉｎの基準レベルＶｒｉｎからホールドオフセットノイズΔＶｓｈを減じた値（Ｖｒｉｎ−ΔＶｓｈ）にする必要があり、データを表現する有効信号レベルは、基準レベルＶｒｏｕｔと出力信号Ｖｏｕｔとの差分（Ｖｒｏｕｔ−Ｖｏｕｔ＝Ｖｒｉｎ−ΔＶｓｈ−Ｖｏｕｔ）となる。そのため、出力信号Ｖｏｕｔの有効信号レベルに、ホールドオフセットノイズΔＶｓｈが成分として含まれる。
【０００９】
上述のような高速動作が要求される電子機器に対してサンプルホールド回路５００を適用する場合、サンプリングトランジスタ５０１のオン抵抗を低くする必要がある。この場合、サンプリングトランジスタ５０１のチャネル幅を大きくすればよいのであるが、そのように設計すると寄生容量が大きくなる。そして、寄生容量が大きくなると、スイッチングによるノイズの増大に伴いホールドオフセットノイズΔＶｓｈが増大して変動しやすくなるため、出力信号Ｖｏｕｔが不安定になる。
【００１０】
そこで、例えば特許文献１及び２では、複数のサンプリングトランジスタを並列に接続して、オンからオフに切り替えるタイミングをそれぞれずらすことで、スイッチングによるノイズを順次吸収するサンプルホールド回路が提案されている。このサンプルホールド回路では、サイズが大きく寄生容量が大きいサンプルトランジスタほど先にオフし、サイズが小さく寄生容量が小さいサンプルトランジスタほど後にオフする。
【００１１】
しかしながら、このサンプルホールド回路では、複数のサンプリングトランジスタを順番にオフすることが必要であり、全てのサンプリングトランジスタをオフにするまでに時間を要する。そのため、このサンプルホールド回路では、上述のような高速動作が要求される電子機器に適用することが困難である。
【００１２】
一方、例えば特許文献３では、チャネルの極性が異なる２つのサンプリングトランジスタを並列に接続するとともに、これらのオン及びオフを同時に制御することで、スイッチングによるノイズを低減する相補型のサンプルホールド回路が提案されている。このような相補型のサンプルホールド回路について、図２０及び図２１を参照して説明する。図２０は、従来のサンプルホールド回路について示す回路図である。図２１は、図２０のサンプルホールド回路の動作を示すタイミングチャートである。
【００１３】
図２０に示すように、サンプルホールド回路６００は、サンプリングを行う２つのサンプリングトランジスタ６０１ａ，６０１ｂと、サンプリングされた信号をホールドするホールド容量６２０と、を備える。サンプリングトランジスタ６０１ａは、ｎチャネル型のＭＯＳトランジスタであり、所定の周期でハイ及びローが繰り返される制御信号φＳＨａがゲートに入力される。一方、サンプリングトランジスタ６０１ｂは、ｐチャネル型のＭＯＳトランジスタであり、制御信号φＳＨａとは逆相となる制御信号φＳＨｂがゲートに入力される。また、サンプリングトランジスタ６０１ａのドレイン，６０１ｂのソースは接続され、サンプルホールド回路６００に入力される入力信号Ｖｉｎがこの接続ノードに入力される。同様に、サンプリングトランジスタ６０１ａのソース，６０１ｂのドレインも接続され、この接続ノードにホールド容量６２０の一端が接続される。ホールド容量６２０の他端は接地され、ホールド容量６２０が蓄積する電荷によって一端に現れる信号が、出力信号Ｖｏｕｔとしてサンプルホールド回路６００から出力される。
【００１４】
図２１に示すように、このサンプルホールド回路６００の基本的な動作は、図１９に示したサンプルホールド回路５００の動作と同様である。即ち、サンプルホールド回路６００は、入力信号Ｖｉｎのサンプリングを行うサンプリング期間と、サンプリングした入力信号Ｖｉｎをホールドするホールド期間と、を交互に繰り返すことで、出力信号Ｖｏｕｔを生成する。
【００１５】
ただし、このサンプルホールド回路６００では、ｎチャネル型のサンプリングトランジスタ６０１ａだけでなく、ｐチャネル型のサンプリングトランジスタ６０１ｂも、サンプリング期間に同時にオンになり、ホールド期間に同時にオフになる。これにより、サンプリング期間からホールド期間に遷移する時（サンプリングトランジスタ６０１ａ，６０１ｂのオフ時）に、それぞれのサンプリングトランジスタ６０１ａ，６０１ｂから発生するスイッチングによるノイズの極性を異ならせて打ち消すことで、ホールドオフセットノイズΔＶｓｈを低減することが可能になる。
【００１６】
なお、この特許文献３で提案されているサンプルホールド回路では、それぞれのサンプリングトランジスタ６０１ａ，６０１ｂをデュアルゲートにするとともに、制御信号φＳＨａ，φＳＨｂが入力される入力側の第１ゲート電極と出力側の拡散領域との間で発生する容量結合を、固定電位に接続した出力側の第２ゲート電極でシールドすることによって、スイッチングによるノイズだけでなく容量結合によるノイズをも低減する。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開平１１―２２４４９６号公報
【特許文献２】特開平３―２５６４０８号公報
【特許文献３】特開昭６３−２９８８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
ところで、ホールドオフセットノイズΔＶｓｈの成分には、上述したスイッチングや容量結合によるノイズ以外に、チャネルチャージインジェクションによるノイズも含まれ得る。このチャネルチャージインジェクションによるノイズについて、図２２を参照して説明する。図２２は、チャネルチャージインジェクションによるノイズについて説明するサンプリングトランジスタの断面図及びポテンシャルの模式図である。
【００１９】
図２２の断面図に示すサンプリングトランジスタ７００は、ｎチャネル型であり、図１８のサンプリングトランジスタ５０１に相当するものである。また、図２２の模式図において、太線はポテンシャル（図中の下方向が正）を示し、斜線のクロスハッチングを付した領域は電子の分布を示している。なお、図２２の模式図では、説明の簡略化のために、サンプリング期間及びホールド期間（図１９参照）において、入力信号Ｖｉｎが一定である場合について示している。また、以下の説明では、図２２だけでなく、図１８及び図１９も参照する。
【００２０】
図２２の断面図に示すように、サンプリングトランジスタ７００は、ｐ型の半導体から成る基板７０１と、基板７０１の表面にｎ型不純物を注入することで得られるｎ型の半導体から成るドレイン７０２及びソース７０３と、ドレイン７０２及びソース７０３間の領域であるチャネル領域７０４と、チャネル領域７０４の直上かつ基板７０１の上面に形成されるゲート絶縁膜７０５と、ゲート絶縁膜７０５の上面に形成されるゲート電極７０６と、基板７０１の上面全体に形成される層間絶縁膜７０７と、層間絶縁膜７０７を貫通してドレイン７０２に接続するコンタクトプラグ７０８と、層間絶縁膜７０７を貫通してソース７０３に接続するコンタクトプラグ７０９と、層間絶縁膜７０７上でコンタクトプラグ７０８と接続する配線７１０と、層間絶縁膜７０７上でコンタクトプラグ７０９と接続する配線７１１と、を備える。なお、上述のサンプルホールド回路５００と同様に、配線７１０には入力信号Ｖｉｎが入力される。また、配線７１１は、一端が接地されたホールド容量５２０の他端に接続され、ホールド容量５２０が蓄積する電荷に応じた信号レベルが出力信号Ｖｏｕｔとなる。
【００２１】
図２２の模式図に示すように、サンプリング期間中では、サンプリングトランジスタ７００のゲート電極７０６に印加される制御信号φＳＨがハイになる。これにより、チャネル領域７０４におけるポテンシャルが入力信号Ｖｉｎよりも深くなることで、チャネル領域７０４にｎチャネルの反転層が形成され、チャネル領域７０４が導通状態になる。そのため、出力信号Ｖｏｕｔが入力信号Ｖｉｎと等しくなる。
【００２２】
一方、サンプリング期間の終了時（サンプリング期間からホールド期間に遷移する時）では、制御信号φＳＨがローになり、チャネル領域７０４におけるポテンシャルが入力信号Ｖｉｎよりも浅くなる。すると、チャネル領域７０４の反転層が消滅し、チャネル領域７０４が非導通状態になるが、このとき反転層に存在していた電子は、図中の矢印で示すようにドレイン７０２及びソース７０３に振り分けられる（チャネルチャージインジェクション）。なお、反転層に存在していた電子の電荷量Ｑｃｈｎは、下記式（１）で表される。下記式（１）では、サンプリングトランジスタ７００のチャネル幅をＷｎ、チャネル長をＬｎ、単位面積当たりの容量をＣｏｘｎとするとともに、サンプリング期間中にゲート電極７０６に印加される制御信号φＳＨの電圧をＶｃｌｋｎ、サンプリングトランジスタ７００の閾値電圧をＶｔｈｎとしている。
【００２３】
Ｑｃｈｎ＝ＷｎＬｎＣｏｘｎ（Ｖｃｌｋｎ−Ｖｉｎ−Ｖｔｈｎ）      ・・・（１）
【００２４】
チャネルチャージインジェクションによって、ドレイン７０２に振り分けられる電子は、入力信号Ｖｉｎの供給源に吸収されるが、ソース７０３に振り分けられる電子は、ホールド容量５２０が蓄積する電子に追加される。そのため、ホールド期間における出力信号Ｖｏｕｔが、入力信号ＶｉｎよりもノイズΔＶｓｈｎだけ大きくなる。なお、ノイズΔＶｓｈｎは、下記式（２）によって表される。ただし、下記式（２）は、上述した電荷量Ｑｃｈｎが、ドレイン７０２及びソース７０３に対して等しく（１／２ずつ）振り分けられた場合における、ノイズΔＶｓｈｎを示すものである。なお、下記式（２）では、ホールド容量５２０の容量を、Ｃｈとしている。
【００２５】
ΔＶｓｈｎ＝Ｑｃｈｎ／２Ｃｈ      ・・・（２）
【００２６】
このように、スイッチングや容量結合によるノイズを低減したとしても、チャネルチャージインジェクションによるノイズΔＶｓｈｎが発生し、ホールドオフセットノイズΔＶｓｈが発生する。このチャネルチャージインジェクションによるノイズΔＶｓｈｎは、上述した特許文献３で提案されているような、デュアルゲートのサンプリングトランジスタを用いたとしても、低減することが困難である。これについて、図２３を参照して説明する。図２３は、従来のデュアルゲートのサンプリングトランジスタにおけるチャネルチャージインジェクションによるノイズについて説明する断面図及びポテンシャルの模式図である。
【００２７】
図２３の断面図に示すサンプリングトランジスタ８００は、ｎチャネル型であり、図１８のサンプリングトランジスタ５０１に相当するものである。また、図２３の模式図において、太線はポテンシャル（図中の下方向が正）を示し、斜線のクロスハッチングを付した領域は電子の分布を示している。なお、図２３の模式図でも、図２２の模式図と同様に、サンプリング期間及びホールド期間（図１９参照）において、入力信号Ｖｉｎが一定である場合について示している。また、以下の説明では、図２３だけでなく、図１８及び図１９も参照する。
【００２８】
図２３の断面図に示すように、サンプリングトランジスタ８００は、ｐ型の半導体から成る基板８０１と、基板８０１の表面にｎ型不純物を注入して得られるｎ型の半導体から成るドレイン８０２及びソース８０３と、ドレイン８０２及びソース８０３間の領域であるチャネル領域８０４と、チャネル領域８０４の直上かつ基板８０１の上面に形成されるゲート絶縁膜８０５と、ゲート絶縁膜８０５の上面のドレイン８０２側に形成される第１ゲート電極８０６１と、ゲート絶縁膜８０５の上面のソース８０３側に形成される第２ゲート電極８０６２と、基板８０１の上面全体に形成される層間絶縁膜８０７と、層間絶縁膜８０７を貫通してドレイン８０２に接続するコンタクトプラグ８０８と、層間絶縁膜８０７を貫通してソース８０３に接続するコンタクトプラグ８０９と、層間絶縁膜８０７上でコンタクトプラグ８０８と接続する配線８１０と、層間絶縁膜８０７上でコンタクトプラグ８０９と接続する配線８１１と、を備える。なお、上述のサンプルホールド回路５００と同様に、配線８１０には入力信号Ｖｉｎが入力される。また、配線８１１は、一端が接地されたホールド容量５２０の他端に接続され、ホールド容量５２０が蓄積する電荷による信号レベルが出力信号Ｖｏｕｔとなる。さらに、第１ゲート電極８０６１に対して制御信号φＳＨが入力され、第２ゲート電極８０６２に固定電位が入力される。
【００２９】
図２３の模式図に示すように、サンプリング期間中では、サンプリングトランジスタ８００の第１ゲート電極８０６１に印加される制御信号φＳＨがハイになるとともに、第２ゲート電極８０６２に固定電位が入力され、チャネル領域８０４におけるポテンシャルが入力信号Ｖｉｎよりも深くなることで、チャネル領域８０４にｎチャネルの反転層が形成され、チャネル領域８０４が導通状態になる。そのため、出力信号Ｖｏｕｔが入力信号Ｖｉｎと等しくなる。
【００３０】
一方、サンプリング期間の終了時（サンプリング期間からホールド期間に遷移する時）では、制御信号φＳＨがローになる。このとき、第２ゲート電極８０６２の直下におけるチャネル領域８０４のポテンシャルは、入力信号Ｖｉｎよりも深いままであるが、第１ゲート電極８０６１の直下におけるチャネル領域８０４のポテンシャルは、入力信号Ｖｉｎよりも浅くなる。そのため、第１ゲート電極８０６１の直下におけるチャネル領域８０４の反転層が消滅し、チャネル領域８０４が非導通状態になり、図２２のサンプリングトランジスタ７００と同様にチャネルチャージインジェクションが生じる。したがって、デュアルゲートのサンプリングトランジスタ８００を用いたとしても、チャネルチャージインジェクションによるノイズΔＶｓｈｎを効果的に低減することは困難であるため、ホールドオフセットノイズΔＶｓｈが発生する。
【００３１】
ところで、特許文献３で提案されているサンプルホールド回路は、図２０で示したような相補型にもなり得る。そのため、サンプルホールド回路の全体で、チャネルチャージインジェクションによるノイズΔＶｓｈｎを打ち消し合わせることができれば、ホールドオフセットノイズΔＶｓｈを効果的に低減することが可能である。以下、図２０を参照しつつ、この可能性について検討する。
【００３２】
サンプリングトランジスタ６０１ａから発生するチャネルチャージインジェクションによるノイズΔＶｓｈｎと、サンプリングトランジスタ６０１ｂから発生するチャネルチャージインジェクションによるノイズΔＶｓｈｐと、を打ち消し合わせるためには、ΔＶｓｈｎ＝ΔＶｓｈｐを成り立たせればよい。なお、ノイズΔＶｓｈｎは、上記式（１）及び（２）で表されるものと同様であり、ノイズΔＶｓｈｐは、下記式（３）及び（４）で表されるものとなる。
【００３３】
下記式（３）及び（４）において、サンプリング期間にｐチャネルの反転層に存在していた正孔による電荷量をＱｃｈｐ、サンプリングトランジスタ６０１ｂのチャネル幅をＷｐ、チャネル長をＬｐ、単位面積当たりの容量をＣｏｘｐとするとともに、サンプリングトランジスタ６０１ｂの閾値電圧をＶｔｈｐとしている。また、上記式（２）と同様に、下記式（４）は、上記の電荷量Ｑｃｈｐが、ドレイン及びソースに対して等しく振り分けられた場合における、ノイズΔＶｓｈｐを示すものである。また、下記式（４）では、ホールド容量６２０の容量を、上記式（２）と同様にＣｈとしている。
【００３４】
Ｑｃｈｐ＝ＷｐＬｐＣｏｘｐ（Ｖｉｎ−｜Ｖｔｈｐ｜）      ・・・（３）
ΔＶｓｈｐ＝Ｑｃｈｐ／２Ｃｈ      ・・・（４）
【００３５】
ここで、上述した条件ΔＶｓｈｎ＝ΔＶｓｈｐが成り立つためには、下記式（５）が成り立つ必要がある。なお、下記式（５）では説明の簡略化のため、サンプリングトランジスタ６０１ａ，６０１ｂにおいて、チャネル幅Ｗｎ＝Ｗｐ＝Ｗ、チャネル長Ｌｎ＝Ｌｐ＝Ｌ、単位面積当たりの容量Ｃｏｘｎ＝Ｃｏｘｐ＝Ｃｏｘのそれぞれが成り立つものとしている。また、下記式（５）の導出の過程で、上記式（１）〜（４）に示した関係式を適宜利用している。
【００３６】
ΔＶｓｈｎ＝ΔＶｓｈｐ
Ｑｃｈｎ／２Ｃｈ＝Ｑｃｈｐ／２Ｃｈ
ＷＬＣｏｘ（Ｖｃｌｋｎ−Ｖｉｎ−Ｖｔｈｎ）＝ＷＬＣｏｘ（Ｖｉｎ−｜Ｖｔｈｐ｜）
Ｖｉｎ＝（Ｖｃｌｋｎ−Ｖｔｈｎ＋｜Ｖｔｈｐ｜）／２      ・・・（５）
【００３７】
上記式（５）において、サンプリング期間における制御信号φＳＨａの電圧Ｖｃｌｋｎは、図２１でも示したように固定値である。さらに、サンプリングトランジスタ６０１ａ，６０１ｂの閾値電圧Ｖｔｈｎ，Ｖｔｈｐも、固定値である。そのため、上記式（５）を満たす入力信号の信号レベルＶｉｎは、１つしか存在しないことになる。しかしながら、図２１でも示したように、入力信号の信号レベルＶｉｎは、多数の値を取り得る。
【００３８】
また、サンプリングトランジスタ６０１ａ，６０１ｂの閾値電圧Ｖｔｈｎ，Ｖｔｈｐは、製造によってばらつくことがあり、制御信号φＳＨａの電圧Ｖｃｌｋｎも、動作時にばらつくことがある。そして、これ以外の値も当然にばらつくことがあるため、上述した打ち消し合いによってホールドオフセットノイズΔＶｓｈを低減することが困難になる場合が生じ得る。
【００３９】
以上のように、特許文献３に記載のサンプルホールド回路であっても、ホールドオフセットノイズΔＶｓｈを効果的に低減することは困難である。
【００４０】
本発明は、上記の問題点に鑑み、ホールドオフセットノイズを効果的に低減するサンプルホールド回路を提供することを目的とする。
【課題を解決するための手段】
【００４１】
上記目的を達成するため、本発明は、入力信号が入力される少なくとも１つのサンプリングトランジスタと、
前記サンプリングトランジスタのそれぞれに対して一端が電気的に接続され、当該一端から出力信号が出力されるホールド容量と、を備え、
前記サンプリングトランジスタのそれぞれは、
前記入力信号が入力される第１拡散領域と、
前記ホールド容量に電気的に接続される第２拡散領域と、
前記第１拡散領域及び前記第２拡散領域間であるチャネル領域の導通状態及び非導通状態を切替制御するための制御信号が入力される制御電極と、を有し、
前記第１拡散領域及び前記第２拡散領域がｎ型の半導体から成るｎチャネル型の前記サンプリングトランジスタでは、
少なくとも前記チャネル領域が導通状態から非導通状態に切り替えられたとき、前記チャネル領域内に、前記第１拡散領域側から前記第２拡散領域側への電子の移動を妨げるポテンシャル障壁が形成され、
前記第１拡散領域及び前記第２拡散領域がｐ型の半導体から成るｐチャネル型の前記サンプリングトランジスタでは、
少なくとも前記チャネル領域が導通状態から非導通状態に切り替えられたとき、前記チャネル領域内に、前記第１拡散領域側から前記第２拡散領域側への正孔の移動を妨げるポテンシャル障壁が形成されることを特徴とするサンプルホールド回路を提供する。
【００４２】
このサンプルホールド回路によれば、チャネルチャージインジェクションが発生したときに、第２拡散領域側（出力側）に振り分けられる電荷の絶対量を、低減することが可能になる。
【００４３】
さらに、上記特徴のサンプルホールド回路において、複数の前記サンプリングトランジスタを備え、
前記第１拡散領域、前記第２拡散領域、前記チャネル領域及び前記制御電極の相対的な位置関係が、前記サンプリングトランジスタ間で等しくなるとともに、
それぞれの前記サンプリングトランジスタの向きが等しくなるようにすると、好ましい。
【００４４】
このサンプルホールド回路によれば、製造工程で位置ずれ等のばらつきが生じたとしても、そのばらつきの影響が、それぞれのサンプリングトランジスタで均等に生じる。そのため、当該ばらつきによって発生するノイズを、低減することが可能になる。
【００４５】
さらに、上記特徴のサンプルホールド回路において、前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を少なくとも１つずつ備えると、好ましい。
【００４６】
特に、上記特徴のサンプルホールド回路において、前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を同数備えると、好ましい。
【００４７】
このサンプルホールド回路によれば、ｎチャネル型のサンプリングトランジスタから発生するノイズと、ｐチャネル型のサンプリングトランジスタから発生するノイズと、を打ち消し合わせて、ノイズを低減することが可能になる。
【００４８】
さらに、上記特徴のサンプルホールド回路において、前記チャネル領域に、前記第１拡散領域側の第１チャネル領域と、前記２拡散領域側の第２チャネル領域と、が含まれ、
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域における正孔の密度が、前記第１チャネル領域における正孔の密度よりも大きくなり、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域における電子の密度が、前記第１チャネル領域における電子の密度よりも大きくなると、好ましい。
【００４９】
このサンプルホールド回路によれば、第１チャネル領域及び第２チャネル領域の間に、ポテンシャル障壁が設けられる。そのため、第１拡散領域側から第２拡散領域側への電荷の移動を妨げるポテンシャル障壁を、チャネル領域に形成することが可能になる。
【００５０】
さらに、上記特徴のサンプルホールド回路において、前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を少なくとも１つずつ備え、
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域におけるｐ型不純物の濃度が、前記第１チャネル領域におけるｐ型不純物の濃度よりも大きく、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第１チャネル領域におけるｐ型不純物の濃度が、前記第２チャネル領域におけるｐ型不純物の濃度よりも大きくしてもよい。
【００５１】
特に、上記特徴のサンプルホールド回路において、前記ｎチャネル型の前記サンプリングトランジスタ及び前記ｐチャネル型の前記サンプリングトランジスタの、それぞれの前記第１チャネル領域及び前記第２チャネル領域は、ｐ型不純物を同時に注入することによって形成されることとしてもよい。
【００５２】
または、上記特徴のサンプルホールド回路において、前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を少なくとも１つずつ備え、
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第１チャネル領域におけるｎ型不純物の濃度が、前記第２チャネル領域におけるｎ型不純物の濃度よりも大きく、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域におけるｎ型不純物の濃度が、前記第１チャネル領域におけるｎ型不純物の濃度よりも大きくしてもよい。
【００５３】
特に、上記特徴のサンプルホールド回路において、前記ｎチャネル型の前記サンプリングトランジスタ及び前記ｐチャネル型の前記サンプリングトランジスタの、それぞれの前記第１チャネル領域及び前記第２チャネル領域は、ｎ型不純物を同時に注入することによって形成されることとしてもよい。
【００５４】
このサンプルホールド回路によれば、ｐ型不純物またはｎ型不純物を一度注入するだけで、ｎチャネル型及びｐチャネル型の２つのサンプリングトランジスタの第１チャネル領域及び第２チャネル領域を、同時に形成することができる。そのため、サンプルホールド回路を、容易に製造することが可能になる。また、ｐ型不純物またはｎ型不純物の注入が一度であるため、仮に注入位置がずれたとしても、ｎチャネル型及びｐチャネル型のそれぞれのサンプリングトランジスタで同様にずれる。そのため、ｎチャネル型及びｐチャネル型のそれぞれのサンプリングトランジスタから生じる、チャネルチャージインジェクションによるノイズを、注入位置のずれに応じて同様に変動させることが可能になり、これらのノイズを好適に打ち消すことが可能になる。
【００５５】
さらに、上記特徴のサンプルホールド回路において、前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域におけるｐ型不純物の濃度が、前記第１チャネル領域におけるｐ型不純物の濃度よりも大きく、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域におけるｎ型不純物の濃度が、前記第１チャネル領域におけるｎ型不純物の濃度よりも大きくしてもよい。
【００５６】
または、上記特徴のサンプルホールド回路において、前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域におけるｐ型不純物の濃度が、前記第１チャネル領域におけるｐ型不純物の濃度よりも大きく、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第２チャネル領域におけるｎ型不純物の濃度が、前記第１チャネル領域におけるｎ型不純物の濃度よりも大きくしてもよい。
【００５７】
このサンプルホールド回路によれば、第１チャネル領域及び第２チャネル領域におけるｐ型不純物やｎ型不純物の濃度差によって、ポテンシャル障壁を設けることが可能になる。
【００５８】
さらに、上記特徴のサンプルホールド回路において、前記制御電極が、少なくとも前記第１チャネル領域上に配置される第１制御電極と、少なくとも前記第２チャネル領域上に配置される第２制御電極と、を備えると、好ましい。
【００５９】
このサンプルホールド回路によれば、第１制御電極や第２制御電極をマスクとして利用して、ｎ型不純物やｐ型不純物を注入することで、自己整合的に第１チャネル領域や第２チャネル領域を形成することができる。そのため、仮に第１制御電極や第２制御電極の形成位置がずれたとしても、そのずれに対応させて第２チャネル領域や第１チャネル領域の形成位置を移動させることができる。したがって、製造工程のばらつきを、吸収することが可能になる。
【００６０】
さらに、このサンプルホールド回路によれば、第１チャネル領域及び第２チャネル領域を形成するために注入する不純物が、ｐ型不純物またはｎ型不純物のみで済む。そのため、仮にｐ型不純物またはｎ型不純物の注入量がばらついたとしても、２つのサンプリングトランジスタで同様にばらつくために、同様のポテンシャル障壁が形成される（サンプリング期間中に反転層に存在する電荷が同様になる）。したがって、当該ばらつきによって発生するノイズを、低減することが可能になる。
【００６１】
さらに、上記特徴のサンプルホールド回路において、それぞれの前記サンプリングトランジスタで、前記第１拡散領域及び前記第２拡散領域の離間方向における前記第１チャネル領域の長さが、当該離間方向における前記第２チャネル領域の長さよりも、長いと、好ましい。
【００６２】
このサンプルホールド回路によれば、チャネル領域が導通状態から非導通状態に切り替えられたときに、ポテンシャル障壁を超えている電荷を、少なくすることが可能になる。そのため、チャネルチャージインジェクションが発生したときに、第２拡散領域側（出力側）に振り分けられる電荷の絶対量を、好適に低減することが可能になる。
【００６３】
また、このサンプルホールド回路によれば、ｐ型不純物またはｎ型不純物のみを注入することで第１チャネル領域及び第２チャネル領域を形成する場合に、ｐ型不純物またはｎ型不純物の注入に伴うオン抵抗の増大を、抑制することができる。
【００６４】
さらに、上記特徴のサンプルホールド回路において、前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を少なくとも１つずつ備え、
それぞれの前記サンプリングトランジスタの、前記第１拡散領域及び前記第２拡散領域の離間方向における前記第２チャネル領域の長さが、等しいと、好ましい。
【００６５】
このサンプルホールド回路によれば、チャネルチャージインジェクションによってｎチャネル型のサンプリングトランジスタから発生するノイズと、ｐチャネル型のサンプリングトランジスタから発生するノイズと、を打ち消し合わせて、ノイズを低減することが可能になる。
【００６６】
さらに、上記特徴のサンプルホールド回路において、前記制御電極が、前記第１拡散領域側に配置される第１制御電極と、前記第２拡散領域側に配置される第２制御電極と、を備え、
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第１制御電極に入力される前記制御信号の信号レベルが、前記第２制御電極に入力される前記制御信号の信号レベルよりも大きくなり、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第２制御電極に入力される前記制御信号の信号レベルが、前記第１制御電極に入力される前記制御信号の信号レベルよりも大きくなると、好ましい。
【００６７】
このサンプルホールド回路によれば、チャネル領域の、第１制御電極の直下となる領域と、第２制御電極の直下となる領域との間に、ポテンシャル障壁が設けられる。そのため、第１拡散領域側から第２拡散領域側への電荷の移動を妨げるポテンシャル障壁を、チャネル領域に形成することが可能になる。
【００６８】
さらに、上記特徴のサンプルホールド回路において、前記制御信号の信号レベルを大きくまたは小さくするレベルシフト部を、さらに備え、
前記ｎチャネル型の前記サンプリングトランジスタでは、
前記第１制御電極に入力される前記制御信号が、前記第２制御電極に入力される前記制御信号の信号レベルを前記レベルシフト部が大きくしたものになる、
または、上記特徴のサンプルホールド回路において、前記第２制御電極に入力される前記制御信号が、前記第１制御電極に入力される前記制御信号の信号レベルを前記レベルシフト部が小さくしたものになり、
前記ｐチャネル型の前記サンプリングトランジスタでは、
前記第２制御電極に入力される前記制御信号が、前記第１制御電極に入力される前記制御信号の信号レベルを前記レベルシフト部が大きくしたものになる、
または、前記第１制御電極に入力される前記制御信号が、前記第２制御電極に入力される前記制御信号の信号レベルを前記レベルシフト部が小さくしたものになると、好ましい。
【００６９】
このサンプルホールド回路によれば、レベルシフト部を適宜制御することで、ポテンシャル障壁を容易に最適化することが可能になる。また、第１制御電極及び第２制御電極に入力される制御信号を、精度良く同期させることが可能になる。
【００７０】
さらに、上記特徴のサンプルホールド回路において、それぞれの前記サンプリングトランジスタで、前記第１拡散領域及び前記第２拡散領域の離間方向における前記第１制御電極の前記チャネル領域に沿う部分の長さが、当該離間方向における前記第２制御電極の前記チャネル領域に沿う部分の長さよりも、長いと、好ましい。
【００７１】
このサンプルホールド回路によれば、チャネル領域が導通状態から非導通状態に切り替えられたときに、ポテンシャル障壁を超えている電荷を、少なくすることが可能になる。そのため、チャネルチャージインジェクションが発生したときに、第２拡散領域側（出力側）に振り分けられる電荷の絶対量を、好適に低減することが可能になる。
【００７２】
さらに、上記特徴のサンプルホールド回路において、前記ｎチャネル型の前記サンプリングトランジスタと、前記ｐチャネル型の前記サンプリングトランジスタと、を少なくとも１つずつ備え、
それぞれの前記サンプリングトランジスタの、前記第１拡散領域及び前記第２拡散領域の離間方向における、前記第２制御電極の前記チャネル領域に沿う部分の長さが、等しいと、好ましい。
【００７３】
このサンプルホールド回路によれば、チャネルチャージインジェクションによってｎチャネル型のサンプリングトランジスタから発生するノイズと、ｐチャネル型のサンプリングトランジスタから発生するノイズと、を打ち消し合わせて、ノイズを低減することが可能になる。
【発明の効果】
【００７４】
本発明の構成によれば、ホールドオフセットノイズを効果的に低減することが可能になる。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１実施形態に係るサンプルホールド回路の一例について示す回路図。
【図２】図１に示すサンプルホールド回路が備えるサンプリングトランジスタの構造の一例について示す断面図。
【図３】図１に示すサンプリングトランジスタの構造の一例について示す上面図。
【図４】図１に示すサンプルホールド回路の動作の一例について示すタイミングチャート。
【図５】図１に示すサンプルホールド回路の動作の一例について示す断面図及びポテンシャルの模式図。
【図６】図１に示すサンプルホールド回路が備えるサンプリングトランジスタの構造の別例について示す断面図。
【図７】本発明の第２実施形態に係るサンプルホールド回路の一例について示す回路図。
【図８】図７に示すサンプルホールド回路が備えるサンプリングトランジスタの構造の一例について示す断面図。
【図９】図７に示すサンプリングトランジスタの構造の一例について示す上面図。
【図１０】図７に示すサンプルホールド回路の動作の一例について示す断面図及びポテンシャルの模式図。
【図１１】図７に示すサンプルホールド回路が備えるサンプリングトランジスタの構造の別例について示す断面図。
【図１２】本発明の第３実施形態に係るサンプルホールド回路の一例について示す回路図。
【図１３】図１２に示すサンプルホールド回路の構造の一例について示す断面図。
【図１４】図１２に示すサンプルホールド回路の構造の一例について示す上面図。
【図１５】図１２に示すサンプルホールド回路の動作の一例について示すタイミングチャート。
【図１６】図１２に示すサンプルホールド回路の動作の一例について示す断面図及びポテンシャルの模式図。
【図１７】本発明の各実施形態に係るサンプルホールド回路の利用の一例について示すブロック図。
【図１８】典型的なサンプルホールド回路について示す回路図。
【図１９】図１８のサンプルホールド回路の動作を示すタイミングチャート。
【図２０】従来のサンプルホールド回路について示す回路図。
【図２１】図２０のサンプルホールド回路の動作を示すタイミングチャート。
【図２２】チャネルチャージインジェクションによるノイズについて説明するサンプリングトランジスタの断面図及びポテンシャルの模式図。
【図２３】従来のデュアルゲートのサンプリングトランジスタにおけるチャネルチャージインジェクションによるノイズについて説明する断面図及びポテンシャルの模式図。
【発明を実施するための形態】
【００７６】
以下において、本発明の各実施形態に係るサンプルホールド回路について説明する。なお、以下では説明の具体化のため、「基板」がシリコンから成り、「電極」がポリシリコンから成り、「ｎ型不純物」がリンから成り、「ｐ型不純部」がボロンから成り、ｎ型不純物及びｐ型不純物がイオン注入によって基板等に注入される場合について例示する。ただし、本発明はこの例に限られるものではない。
【００７７】
＜＜第１実施形態＞＞
＜構造＞
本発明の第１実施形態に係るサンプルホールド回路の一例について、以下図面を参照して説明する。最初に、図１を参照して、本発明の第１実施形態に係るサンプルホールド回路の概略構造について説明する。図１は、本発明の第１実施形態に係るサンプルホールド回路の一例について示す回路図である。
【００７８】
図１に示すように、本発明の第１実施形態に係るサンプルホールド回路１は、サンプリングを行う２つのサンプリングトランジスタ１００ａ，１００ｂと、サンプリングされた信号をホールドするホールド容量１２０と、を備える。サンプリングトランジスタ１００ａは、ｎチャネル型のＭＯＳトランジスタであり、所定の周期でハイ及びローが繰り返される制御信号φＳＨａが制御電極に入力される。一方、サンプリングトランジスタ１００ｂは、ｐチャネル型のＭＯＳトランジスタであり、制御信号φＳＨａとは逆相となる制御信号φＳＨｂが制御電極（ゲート）に入力される。また、サンプリングトランジスタ１００ａ，１００ｂの第１拡散領域は電気的に接続され、サンプルホールド回路１に入力される入力信号Ｖｉｎがこの接続ノードに入力される。同様に、サンプリングトランジスタ１００ａ，１００ｂの第２拡散領域も電気的に接続され、この接続ノードにホールド容量１２０の一端が電気的に接続される。ホールド容量１２０の他端は接地され、ホールド容量１２０が蓄積する電荷によって一端に現れる信号が、出力信号Ｖｏｕｔとしてサンプルホールド回路１から出力される。
【００７９】
次に、図２及び図３を参照して、図１に示したサンプルホールド回路１が備えるサンプリングトランジスタ１００ａ，１００ｂの具体的な構造例について説明する。図２は、図１に示すサンプルホールド回路が備えるサンプリングトランジスタの構造の一例について示す断面図である。図３は、図１に示すサンプリングトランジスタの構造の一例について示す上面図である。
【００８０】
図２に示すように、サンプリングトランジスタ１００ａ，１００ｂは、ｎ型（ｎ−−）の半導体から成る基板１０１に形成される。また、基板１０１のサンプリングトランジスタ１００ａが形成される領域には、ｐ型（ｐ−−）の半導体から成るウエル１０２が形成されている。
【００８１】
サンプリングトランジスタ１００ａは、基板１０１のウエル１０２が形成された部分の表面にｎ型不純物を注入して得られるｎ型（ｎ＋）の半導体から成る第１拡散領域１０３ａ及び第２拡散領域１０４ａと、第１拡散領域１０３ａ及び第２拡散領域１０４ａ間の領域であるチャネル領域１０５ａと、チャネル領域１０５ａの中で第１拡散領域１０３ａ側（入力側）となる第１チャネル領域１０５１ａと、チャネル領域１０５ａの中で第２拡散領域１０４ａ側（出力側）となる第２チャネル領域１０５２ａと、チャネル領域１０５ａの直上かつ基板１０１の上面に形成されるゲート絶縁膜１０６ａと、ゲート絶縁膜１０６ａの上面の第１拡散領域１０３ａ側（入力側）に形成される第１制御電極１０７１ａと、ゲート絶縁膜１０６ａの上面の第２拡散領域１０４ａ側（出力側）に形成される第２制御電極１０７２ａと、基板１０１の上面全体に形成される層間絶縁膜１０８と、層間絶縁膜１０８を貫通して第１拡散領域１０３ａに接続するコンタクトプラグ１０９ａと、層間絶縁膜１０８を貫通して第２拡散領域１０４ａに接続するコンタクトプラグ１１０ａと、層間絶縁膜１０８上でコンタクトプラグ１０９ａと接続する配線１１１ａと、層間絶縁膜１０８上でコンタクトプラグ１１０ａと接続する配線１１２ａと、を備える。
【００８２】
サンプリングトランジスタ１００ｂは、基板１０１のウエル１０２が形成されていない部分の表面にｐ型不純物を注入して得られるｐ型（ｐ＋）の半導体から成る第１拡散領域１０３ｂ及び第２拡散領域１０４ｂと、第１拡散領域１０３ｂ及び第２拡散領域１０４ｂ間の領域であるチャネル領域１０５ｂと、チャネル領域１０５ｂの中で第１拡散領域１０３ｂ側（入力側）となる第１チャネル領域１０５１ｂと、チャネル領域１０５ｂの中で第２拡散領域１０４ｂ側（出力側）となる第２チャネル領域１０５２ｂと、チャネル領域１０５ｂの直上かつ基板１０１の上面に形成されるゲート絶縁膜１０６ｂと、ゲート絶縁膜１０６ｂの上面の第１拡散領域１０３ｂ側（入力側）に形成される第１制御電極１０７１ｂと、ゲート絶縁膜１０６ｂの上面の第２拡散領域１０４ｂ側（出力側）に形成される第２制御電極１０７２ｂと、上記の層間絶縁膜１０８と、層間絶縁膜１０８を貫通して第１拡散領域１０３ｂに接続するコンタクトプラグ１０９ｂと、層間絶縁膜１０８を貫通して第２拡散領域１０４ｂに接続するコンタクトプラグ１１０ｂと、層間絶縁膜１０８上でコンタクトプラグ１０９ｂと接続する配線１１１ｂと、層間絶縁膜１０８上でコンタクトプラグ１１０ｂと接続する配線１１２ｂと、を備える。
【００８３】
また、サンプリングトランジスタ１００ａ，１００ｂの間には、例えばＬＯＣＯＳ（Local Oxidation of Silicon）などの素子分離部１１３が設けられる。さらに、ウエル１０２の素子分離部１１３と接する部分には、ｐ型不純物を注入して得られるｐ型（ｐ＋）の半導体から成る素子分離用拡散領域１１４が形成される。同様に、基板１０１のウエル１０２が形成されていない部分において、素子分離部１１３と接する部分には、ｎ型不純物を注入して得られるｎ型（ｎ＋）の半導体から成る素子分離用拡散領域１１５が形成される。
【００８４】
サンプリングトランジスタ１００ａのチャネル領域１０５ａにおいて、第２チャネル領域１０５２ａのｐ型不純物の濃度（ｐ−）は、第１チャネル領域１０５１ａのｐ型不純物の濃度（ウエル１０２と同じ、ｐ−−）よりも、大きくなっている。また、第１制御電極１０７１ａは、第１チャネル領域１０５１ａの直上に設けられ、第２制御電極１０７２ａは、第２チャネル領域１０５２ａの直上に設けられるとともに、その一部が第１制御電極１０７１ａに対してオーバーラップしている。
【００８５】
一方、サンプリングトランジスタ１００ｂのチャネル領域１０５ｂにおいて、第２チャネル領域１０５２ｂのｎ型不純物の濃度（ｎ−）は、第１チャネル領域１０５１ｂのｎ型不純物の濃度（基板１０１と同じ、ｎ−−）よりも、大きくなっている。また、第１制御電極１０７１ｂは、第１チャネル領域１０５１ｂの直上に設けられ、第２制御電極１０７２ｂは、第２チャネル領域１０５２ｂの直上に設けられるとともに、その一部が第１制御電極１０７１ｂに対してオーバーラップしている。
【００８６】
このようなサンプリングトランジスタ１００ａ，１００ｂは、例えば以下の方法により製造することができる。
【００８７】
最初に、基板１０１に対してｐ型不純物を注入することで、ウエル１０２を形成する。そして、基板１０１を熱酸化することで、素子分離部１１３を形成する。さらに、素子分離部１１３が形成された部分に対して、ｐ型不純物及びｎ型不純物のそれぞれを高エネルギーで注入することで、素子分離用拡散領域１１４，１１５をそれぞれ形成する。
【００８８】
次に、熱酸化によりゲート絶縁膜１０６ａ，１０６ｂを形成し、さらにその上に第１制御電極１０７１ａ，１０７１ｂを形成する。そして、この第１制御電極１０７１ａをマスクとして利用してｐ型不純物を注入することで、第２チャネル領域１０５２ａを自己整合的に形成する。同様に、第１制御電極１０７１ｂをマスクとして利用してｎ型不純物を注入することで、第２チャネル領域１０５２ｂを自己整合的に形成する。なお、ゲート絶縁膜１０６ａ，１０６ｂは十分に薄いため、ゲート絶縁膜１０６ａ，１０６ｂ下の基板１０１の表面まで、ｎ型不純物及びｐ型不純物を容易に到達させることができる。さらにその後、第１制御電極１０７１ａ，１０７１ｂ上に層間絶縁膜１０８を薄く形成した上で、第１制御電極１０７１ａ，１０７１ｂに一部がオーバーラップする第２制御電極１０７２ａ，１０７２ｂを形成する。
【００８９】
次に、第１拡散領域１０３ａ及び第２拡散領域１０４ａを形成すべき領域に対して、ｎ型不純物を注入し、第１拡散領域１０３ｂ及び第２拡散領域１０４ｂを形成すべき領域に対して、ｐ型不純物を注入する。このとき、第１制御電極１０７１ａ、第２制御電極１０７２ａ及び素子分離部１１３をマスクとして利用してｎ型不純物を注入することで、第１拡散領域１０３ａ及び第２拡散領域１０４ａを自己整合的に形成することが可能となる。同様に、第１制御電極１０７１ｂ、第２制御電極１０７２ｂ及び素子分離部１１３をマスクとして利用してｐ型不純物を注入することで、第１拡散領域１０３ｂ及び第２拡散領域１０４ｂを自己整合的に形成することが可能となる。
【００９０】
このｎ型不純物及びｐ型不純物を注入する前に、基板１０１の第１拡散領域１０３ａ，１０３ｂ及び第２拡散領域１０４ａ，１０４ｂを形成すべき領域の表面に形成されている酸化膜等を、必要に応じて除去してもよい。また、当該酸化膜等を超えて基板１０１に到達可能なエネルギー量で、ｎ型不純物及びｐ型不純物を注入してもよい。なお、第１拡散領域１０３ａ，１０３ｂ及び第２拡散領域１０４ａ，１０４ｂは、コンタクトプラグ１０９ａ，１１０ａ，１０９ｂ，１１０ｂに対して良好にオーミック接続するために、ｐ型不純物及びｎ型不純物の濃度が、例えばチャネル領域１０５ａ，１０５ｂと比較して数桁高くなるようにする。そのため、チャネル領域１０５ａ，１０５ｂに、ｐ型不純物やｎ型不純物が注入されたとしても、第１拡散領域１０３ａ，１０３ｂ及び第２拡散領域１０４ａ，１０４ｂの特性（例えば、シート抵抗）には影響がない。
【００９１】
次に、基板１０１の上面全体に層間絶縁膜１０８を形成し、当該層間絶縁膜１０８の第１拡散領域１０３ａ，１０３ｂ及び第２拡散領域１０４ａ，１０４ｂのそれぞれに対応する位置にコンタクトホールを形成する。そして、当該コンタクトホール内にコンタクトプラグ１０９ａ，１１０ａ，１０９ｂ，１１０ｂを形成し、さらにコンタクトプラグ１０９ａ，１１０ａ，１０９ｂ，１１０ｂのそれぞれに接続する配線１１１ａ，１１２ａ，１１１ｂ，１１２ｂを、それぞれ形成する。
【００９２】
図３に示すように、入力信号Ｖｉｎが入力される第１拡散領域１０３ａ，１０３ｂに対して電気的に接続されるそれぞれの配線１１１ａ，１１１ｂは、接続される。同様に、ホールド容量１２０に対して電気的に接続される第２拡散領域１０４ａ，１０４ｂに対して電気的に接続されるそれぞれの配線１１２ａ，１１２ｂも、接続される。また、第１制御電極１０７１ａ及び第２制御電極１０７２ａは、サンプリングトランジスタ１００ａの素子領域の外部（素子分離部１１３上）で、コンタクトプラグ１１６１ａ，１１６２ａを介して共通の配線１１７ａに接続される。同様に、第１制御電極１０７１ｂ及び第２制御電極１０７２ｂは、サンプリングトランジスタ１００ｂの素子領域の外部（素子分離部１１３上）で、コンタクトプラグ１１６１ｂ，１１６２ｂを介して共通の配線１１７ｂに接続される。
【００９３】
＜動作＞
次に、図４及び図５を参照して、本発明の第１実施形態に係るサンプルホールド回路１の動作について説明する。図４は、図１に示すサンプルホールド回路の動作の一例について示すタイミングチャートである。図５は、図１に示すサンプルホールド回路の動作の一例について示す断面図及びポテンシャルの模式図である。なお、図５の模式図において、太線はポテンシャル（図中の下方向が正）を示し、斜線のクロスハッチングを付した領域は電子の分布を示し、縦横のクロスハッチングを付した領域は正孔の分布を示している。
【００９４】
図４に示すように、サンプルホールド回路１は、入力信号Ｖｉｎのサンプリングを行うサンプリング期間と、サンプリングした入力信号Ｖｉｎをホールドするホールド期間と、を交互に繰り返すことで、出力信号Ｖｏｕｔを生成する。
【００９５】
サンプリング期間では、制御信号φＳＨａがハイになり、制御信号φＳＨｂがローになる。これにより、サンプリングトランジスタ１００ａ，１００ｂが共にオンになる。即ち、サンプリングトランジスタ１００ａのチャネル領域１０５ａにｎチャネルの反転層が形成され、サンプリングトランジスタ１００ｂのチャネル領域１０５ｂにｐチャネルの反転層が形成される。これにより、チャネル領域１０５ａ，１０５ｂが導通状態になることで、ホールド容量１２０が蓄積する電荷の変動が可能になり、入力信号Ｖｉｎに応じた電荷がホールド容量１２０に蓄積される。また、所定の基準レベルＶｒｉｎと入力信号Ｖｉｎとの差分（Ｖｒｉｎ−Ｖｉｎ）である有効信号レベルによって、データが表現される。
【００９６】
一方、ホールド期間では、制御信号φＳＨａがローになり、制御信号φＳＨｂがハイになる。これにより、サンプリングトランジスタ１００ａ，１００ｂが共にオフになる。即ち、サンプリングトランジスタ１００ａ，１００ｂのチャネル領域１０５ａ，１０５ｂの反転層が消滅し、チャネル領域が非導通状態になることで、ホールド容量１２０が蓄積する電荷の変動が抑制され、出力信号Ｖｏｕｔが一定の信号レベルとして保持される。ただし、サンプリング期間からホールド期間に移行する時（サンプリングトランジスタ１００ａ，１００ｂのオフ時）に、スイッチングによるノイズ（フィードスルーによるノイズ）を１つの成分として含むホールドオフセットノイズΔＶｓｈが発生する。
【００９７】
この場合、ホールド容量１２０に蓄積される電荷による信号レベルは、サンプリングされた入力信号Ｖｉｎよりも、ホールドオフセットノイズΔＶｓｈだけ低くなる。そのため、出力信号Ｖｏｕｔの基準レベルＶｒｏｕｔは、入力信号Ｖｉｎの基準レベルＶｒｉｎからホールドオフセットノイズΔＶｓｈを減じた値（Ｖｒｉｎ−ΔＶｓｈ）にする必要があり、データを表現する有効信号レベルは、基準レベルＶｒｏｕｔと出力信号Ｖｏｕｔとの差分（Ｖｒｏｕｔ−Ｖｏｕｔ＝Ｖｒｉｎ−ΔＶｓｈ−Ｖｏｕｔ）となる。そのため、出力信号Ｖｏｕｔの有効信号レベルに、ホールドオフセットノイズΔＶｓｈが成分として含まれる。
【００９８】
ただし、このサンプルホールド回路１では、ｎチャネル型のサンプリングトランジスタ１００ａと、ｐチャネル型のサンプリングトランジスタ１００ｂと、がサンプリング期間に同時にオンになり、ホールド期間に同時にオフになる。そのため、サンプリング期間からホールド期間に遷移する時（サンプリングトランジスタ１００ａ，１００ｂのオフ時）に、それぞれのサンプリングトランジスタ１００ａ，１００ｂから発生するスイッチングによるノイズの極性を異ならせて打ち消すことで、ホールドオフセットノイズΔＶｓｈを低減することが可能になる。
【００９９】
さらに、このサンプルホールド回路１では、チャネルチャージインジェクションによるノイズをも低減することができる。これについて、以下説明する。
【０１００】
図５の模式図に示すように、このサンプルホールド回路１では、サンプリングトランジスタ１００ａ，１００ｂのチャネル領域１０５ａ，１０５ｂにおいて、ポテンシャルの段差（ポテンシャル障壁）が生じる。このようなポテンシャル障壁は、第１チャネル領域１０５１ａ，１０５１ｂと第２チャネル領域１０５２ａ，１０５２ｂとの間で、上述のようなｐ型不純物及びｎ型不純物の濃度差を設けることによって、形成することができる。
【０１０１】
この場合、サンプリング期間中において、サンプリングトランジスタ１００ａの第１制御電極１０７１ａ及び第２制御電極１０７２ａに印加される制御信号φＳＨａがハイになると、チャネル領域１０５ａにおけるポテンシャルが入力信号Ｖｉｎよりも深くなる。これにより、チャネル領域１０５ａにｎチャネルの反転層が形成され、チャネル領域１０５ａが導通状態になる。そのため、出力信号Ｖｏｕｔが入力信号Ｖｉｎと等しくなる。
【０１０２】
同様に、サンプリング期間中において、サンプリングトランジスタ１００ｂの第１制御電極１０７１ｂ及び第２制御電極１０７２ｂに印加される制御信号φＳＨｂがローになると、チャネル領域１０５ｂにおけるポテンシャルが入力信号Ｖｉｎよりも浅くなる。これにより、チャネル領域１０５ｂにｐチャネルの反転層が形成され、チャネル領域１０５ｂが導通状態になる。そのため、出力信号Ｖｏｕｔが入力信号Ｖｉｎと等しくなる。
【０１０３】
一方、サンプリング期間の終了時（サンプリング期間からホールド期間に遷移する時）において、サンプリングトランジスタ１００ａの第１制御電極１０７１ａ及び第２制御電極１０７２ａに印加される制御信号φＳＨａがハイからローになると、チャネル領域１０５ａのポテンシャルが入力信号Ｖｉｎよりも浅くなるため、ｎチャネルの反転層は消滅する。しかしこのとき、第２チャネル領域１０５２ａのポテンシャルは、第１チャネル領域１０５１ａのポテンシャルよりも浅くなり、第１拡散領域１０３ａ側から第２拡散領域１０４ａ側への電子の移動を妨げる障壁として作用する。したがって、図中の矢印で示すように、チャネルチャージインジェクションが発生したときに、第１拡散領域１０３ａ側へと電子を流れ易くすることが可能になり、ホールド容量１２０が電気的に接続される第２拡散領域側１０４ａ側へ流れる電子を低減することが可能になる。
【０１０４】
同様に、サンプリング期間の終了時において、サンプリングトランジスタ１００ｂの第１制御電極１０７１ｂ及び第２制御電極１０７２ｂに印加される制御信号φＳＨｂがローからハイになると、チャネル領域１０５ｂのポテンシャルが入力信号Ｖｉｎよりも深くなるため、ｐチャネルの反転層は消滅する。しかしこのとき、第２チャネル領域１０５２ｂのポテンシャルは、第１チャネル領域１０５１ｂのポテンシャルよりも深くなり、第１拡散領域１０３ｂ側から第２拡散領域１０４ｂ側への正孔の移動を妨げる障壁として作用する。したがって、図中の矢印で示すように、チャネルチャージインジェクションが発生したときに、第１拡散領域１０３ｂ側へと正孔を流れ易くすることが可能になり、ホールド容量１２０が電気的に接続される第２拡散領域側１０４ｂ側へ流れる電子を低減することが可能になる。
【０１０５】
以上のように、サンプルホールド回路１では、チャネルチャージインジェクションが発生したときに、第２拡散領域１０４ａ，１０４ｂ側（出力側）に振り分けられる電荷（電子、正孔）の絶対量を、低減することが可能になる。そのため、仮にチャネルチャージインジェクションによって振り分けられた電子及び正孔を、第２拡散領域１０４ａ，１０４ｂ側（出力側）で十分に打ち消し合うことができなかったとしても、それによって発生するノイズを低減することが可能になる。したがって、ホールドオフセットノイズを効果的に低減することが可能になる。
【０１０６】
また、サンプルホールド回路１では、第１制御電極１０７１ａ，１０７１ｂをマスクとして利用してｎ型不純物やｐ型不純物を注入することで、自己整合的に第２チャネル領域１０５２ａ，１０５２ｂを形成することができる。そのため、仮に第１制御電極１０７１ａ，１０７１ｂの形成位置がずれたとしても、そのずれに対応させて第２チャネル領域１０５２ａ，１０５２ｂの形成位置を移動させることができる。したがって、製造工程のばらつきを、吸収することが可能になる。
【０１０７】
なお、上記例のサンプルホールド回路１では、サンプリングトランジスタ１００ａの第２チャネル領域１０５２ａにｐ型不純物を注入し、サンプリングトランジスタ１００ｂの第２チャネル領域１０５２ｂにｎ型不純物を注入することで、ポテンシャル障壁を形成するものとしたが、ｎ型不純物及びｐ型不純物を第１チャネル領域１０５１ａ，１０５１ｂに注入することで、ポテンシャル障壁を形成してもよい。この場合におけるサンプリングトランジスタの構造の一例について、図６を参照して説明する。図６は、図１に示すサンプルホールド回路が備えるサンプリングトランジスタの構造の別例について示す断面図であり、一例について示した図２に相当するものである。なお、図６に示すサンプリングトランジスタ１００ａＡ，１００ｂＡにおいて、図２に示すサンプリングトランジスタ１００ａ，１００ｂと同様となる部分については、図２と同じ符号を付すともに説明を省略する。
【０１０８】
図６に示すように、サンプリングトランジスタ１００ａＡ，１００ｂＡは、チャネル領域１０５ａＡ，１０５ｂＡと、第１制御電極１０７１ａＡ，１０７１ｂＡと、第２制御電極１０７２ａＡ，１０７２ｂＡと、が図２に示したサンプリングトランジスタ１００ａ，１００ｂとは異なっているが、他は同様である。以下、これらの異なっている部分について説明する。
【０１０９】
サンプリングトランジスタ１００ａＡのチャネル領域１０５ａＡにおいて、第１チャネル領域１０５１ａＡのｎ型不純物の濃度（例えば、ｎ−−）は、第２チャネル領域１０５２ａＡのｎ型不純物の濃度（ウエル１０２と同じ、ｐ−−）よりも、大きくなっている。また、第２制御電極１０７２ａＡは、第２チャネル領域１０５２ａＡの直上に設けられ、第１制御電極１０７１ａＡは、第１チャネル領域１０５１ａＡの直上に設けられるとともに、その一部が第２制御電極１０７２ａＡに対してオーバーラップしている。
【０１１０】
一方、サンプリングトランジスタ１００ｂＡのチャネル領域１０５ｂＡにおいて、第１チャネル領域１０５１ｂＡのｐ型不純物の濃度（例えば、ｐ−−）は、第２チャネル領域１０５２ｂＡのｐ型不純物の濃度（基板１０１と同じ、ｎ−−）よりも、大きくなっている。また、第２制御電極１０７２ｂＡは、第２チャネル領域１０５２ｂＡの直上に設けられ、第１制御電極１０７１ｂＡは、第１チャネル領域１０５１ｂＡの直上に設けられるとともに、その一部が第２制御電極１０７２ｂＡに対してオーバーラップしている。
【０１１１】
サンプリングトランジスタ１００ａＡ，１００ｂＡでは、第２制御電極１０７２ａＡをマスクとして利用してｎ型不純物を注入することで、第１チャネル領域１０５１ａＡを自己整合的に形成する。同様に、第２制御電極１０７２ｂＡをマスクとして利用してｐ型不純物を注入することで、第１チャネル領域１０５１ｂＡを自己整合的に形成する。そして、第１チャネル領域１０５１ａＡ，１０５１ｂＡの形成後、第２制御電極１０７２ａＡ，１０７２ｂＡ上に層間絶縁膜１０８を薄く形成した上で、第２制御電極１０７２ａＡ，１０７２ｂＡに一部がオーバーラップする第１制御電極１０７１ａＡ，１０７１ｂＡを形成する。
【０１１２】
このサンプリングトランジスタ１００ａＡ，１００ｂＡを、図１に示すサンプルホールド回路１に適用したとしても、図２に示すサンプリングトランジスタ１００ａ，１００ｂを図１に示すサンプルホールド回路１に適用した場合と同様に、ホールドオフセットノイズを低減する効果を得ることができる。
【０１１３】
また、第１制御電極１０７１ａ，１０７１ｂ，１０７１ａＡ，１０７１ｂＡ及び第２制御電極１０７２ａ，１０７２ｂ，１０７２ａＡ，１０７２ｂＡのいずれか一方の一部が、層間絶縁膜１０８を介して他方にオーバーラップする構造について説明したが、当該構造は一例に過ぎず、オーバーラップしない構造としてもよいし、層間絶縁膜１０８を介さない構造としてもよい。
【０１１４】
＜＜第２実施形態＞＞
＜構造＞
次に、本発明の第２実施形態に係るサンプルホールド回路の一例について、以下図面を参照して説明する。最初に、図７を参照して、本発明の第２実施形態に係るサンプルホールド回路の概略構造について説明する。図７は、本発明の第２実施形態に係るサンプルホールド回路の一例について示す回路図である。
【０１１５】
図７に示すように、本発明の第２実施形態に係るサンプルホールド回路２は、サンプリングを行う２つのサンプリングトランジスタ２００ａ，２００ｂと、サンプリングされた信号をホールドするホールド容量２２０と、を備える。サンプリングトランジスタ２００ａは、ｎチャネル型のＭＯＳトランジスタであり、所定の周期でハイ及びローが繰り返される制御信号φＳＨａが制御電極に入力される。一方、サンプリングトランジスタ２００ｂは、ｐチャネル型のＭＯＳトランジスタであり、制御信号φＳＨａとは逆相となる制御信号φＳＨｂが制御電極に入力される。また、サンプリングトランジスタ２００ａ，２００ｂの第１拡散領域は電気的に接続され、サンプルホールド回路２に入力される入力信号Ｖｉｎがこの接続ノードに入力される。同様に、サンプリングトランジスタ２００ａ，２００ｂの第２拡散領域も電気的に接続され、この接続ノードにホールド容量２２０の一端が電気的に接続される。ホールド容量２２０の他端は接地され、ホールド容量２２０が蓄積する電荷によって一端に現れる信号が、出力信号Ｖｏｕｔとしてサンプルホールド回路２から出力される。
【０１１６】
次に、図８及び図９を参照して、図７に示したサンプルホールド回路２が備えるサンプリングトランジスタ２００ａ，２００ｂの具体的な構造例について説明する。図８は、図７に示すサンプルホールド回路が備えるサンプリングトランジスタの構造の一例について示す断面図である。図９は、図７に示すサンプリングトランジスタの構造の一例について示す上面図である。
【０１１７】
図８に示すように、サンプリングトランジスタ２００ａ，２００ｂは、ｎ型（ｎ−−）の半導体から成る基板２０１に形成される。また、基板２０１のサンプリングトランジスタ２００ａが形成される領域には、ｐ型（ｐ−−）の半導体から成るウエル２０２が形成されている。
【０１１８】
サンプリングトランジスタ２００ａは、基板２０１のウエル２０２が形成された部分の表面にｎ型不純物を注入して得られるｎ型（ｎ＋）の半導体から成る第１拡散領域２０３ａ及び第２拡散領域２０４ａと、第１拡散領域２０３ａ及び第２拡散領域２０４ａ間の領域であるチャネル領域２０５ａと、チャネル領域２０５ａの中で第１拡散領域２０３ａ側（入力側）となる第１チャネル領域２０５１ａと、チャネル領域２０５ａの中で第２拡散領域２０４ａ側（出力側）となる第２チャネル領域２０５２ａと、チャネル領域２０５ａの直上かつ基板２０１の上面に形成されるゲート絶縁膜２０６ａと、ゲート絶縁膜２０６ａの上面に形成される制御電極２０７ａと、基板２０１の上面全体に形成される層間絶縁膜２０８と、層間絶縁膜２０８を貫通して第１拡散領域２０３ａに接続するコンタクトプラグ２０９ａと、層間絶縁膜２０８を貫通して第２拡散領域２０４ａに接続するコンタクトプラグ２１０ａと、層間絶縁膜２０８上でコンタクトプラグ２０９ａと接続する配線２１１ａと、層間絶縁膜２０８上でコンタクトプラグ２１０ａと接続する配線２１２ａと、を備える。
【０１１９】
サンプリングトランジスタ２００ｂは、基板２０１のウエル２０２が形成されていない部分の表面にｐ型不純物を注入して得られるｐ型（ｐ＋）の半導体から成る第１拡散領域２０３ｂ及び第２拡散領域２０４ｂと、第１拡散領域２０３ｂ及び第２拡散領域２０４ｂ間の領域であるチャネル領域２０５ｂと、チャネル領域２０５ｂの中で第１拡散領域２０３ｂ側（入力側）となる第１チャネル領域２０５１ｂと、チャネル領域２０５ｂの中で第２拡散領域２０４ｂ側（出力側）となる第２チャネル領域２０５２ｂと、チャネル領域２０５ｂの直上かつ基板２０１の上面に形成されるゲート絶縁膜２０６ｂと、ゲート絶縁膜２０６ｂの上面に形成される制御電極２０７ｂと、上記の層間絶縁膜２０８と、層間絶縁膜２０８を貫通して第１拡散領域２０３ｂに接続するコンタクトプラグ２０９ｂと、層間絶縁膜２０８を貫通して第２拡散領域２０４ｂに接続するコンタクトプラグ２１０ｂと、層間絶縁膜２０８上でコンタクトプラグ２０９ｂと接続する配線２１１ｂと、層間絶縁膜２０８上でコンタクトプラグ２１０ｂと接続する配線２１２ｂと、を備える。
【０１２０】
また、サンプリングトランジスタ２００ａ，２００ｂの間には、例えばＬＯＣＯＳなどの素子分離部２１３が設けられる。さらに、ウエル２０２の素子分離部２１３と接する部分には、ｐ型不純物を注入して得られるｐ型（ｐ＋）の半導体から成る素子分離用拡散領域２１４が形成される。同様に、基板２０１のウエル２０２が形成されていない部分において、素子分離部２１３と接する部分には、ｎ型不純物を注入して得られるｎ型（ｎ＋）の半導体から成る素子分離用拡散領域２１５が形成される。
【０１２１】
サンプリングトランジスタ２００ａのチャネル領域２０５ａにおいて、第２チャネル領域２０５２ａのｐ型不純物の濃度（ｐ−）は、第１チャネル領域２０５１ａのｐ型不純物の濃度（ウエル２０２と同じ、ｐ−−）よりも、大きくなっている。
【０１２２】
一方、サンプリングトランジスタ２００ｂのチャネル領域２０５ｂにおいて、第１チャネル領域２０５１ｂのｐ型不純物の濃度（例えば、ｐ−−）は、第２チャネル領域２０５２ｂのｐ型不純物の濃度（基板２０２と同じ、ｎ−−）よりも、大きくなっている。
【０１２３】
このようなサンプリングトランジスタ２００ａ，２００ｂは、例えば以下の方法により製造することができる。
【０１２４】
最初に、基板２０１に対してｐ型不純物を注入することで、ウエル２０２を形成する。そして、基板２０１を熱酸化することで、素子分離部２１３を形成する。さらに、素子分離部２１３が形成された部分に対して、ｐ型不純物及びｎ型不純物のそれぞれを高エネルギーで注入することで、素子分離用拡散領域２１４，２１５をそれぞれ形成する。
【０１２５】
次に、熱酸化によりゲート絶縁膜２０６ａ，２０６ｂを形成する。そして、第２チャネル領域２０５２ａを形成すべき領域と、第１チャネル領域２０５１ｂを形成すべき領域とのそれぞれに対してｐ型不純物を注入することで、第２チャネル領域２０５２ａと第１チャネル領域２０５１ｂとを形成する。さらにその後、制御電極２０７ａ，２０７ｂを形成する。なお、ゲート絶縁膜２０６ａ，２０６ｂは十分に薄いため、ゲート絶縁膜２０６ａ，２０６ｂ下の基板２０１の表面まで、ｐ型不純物を容易に到達させることができる。なお、上記のｐ型不純物の注入を、ゲート絶縁膜２０６ａ，２０６ｂの形成前に行ってもよい。
【０１２６】
次に、第１拡散領域２０３ａ及び第２拡散領域２０４ａを形成すべき領域に対して、ｎ型不純物を注入し、第１拡散領域２０３ｂ及び第２拡散領域２０４ｂを形成すべき領域に対して、ｐ型不純物を注入する。このとき、制御電極２０７ａ及び素子分離部２１３をマスクとして利用してｎ型不純物を注入することで、第１拡散領域２０３ａ及び第２拡散領域２０４ａを自己整合的に形成することが可能となる。同様に、制御電極２０７ｂ及び素子分離部２１３をマスクとして利用してｐ型不純物を注入することで、第１拡散領域２０３ｂ及び第２拡散領域２０４ｂを自己整合的に形成することが可能となる。
【０１２７】
このｎ型不純物及びｐ型不純物を注入する前に、基板２０１の第１拡散領域２０３ａ，２０３ｂ及び第２拡散領域２０４ａ，２０４ｂを形成すべき領域の表面に形成されている酸化膜等を、必要に応じて除去してもよい。また、当該酸化膜等を超えて基板２０１に到達可能なエネルギー量で、ｎ型不純物及びｐ型不純物を注入してもよい。なお、第１拡散領域２０３ａ，２０３ｂ及び第２拡散領域２０４ａ，２０４ｂは、コンタクトプラグ２０９ａ，２１０ａ，２０９ｂ，２１０ｂに対して良好にオーミック接続するために、ｐ型不純物及びｎ型不純物の濃度が、例えばチャネル領域２０５ａ，２０５ｂと比較して数桁高くなるようにする。そのため、チャネル領域２０５ａ，２０５ｂに、ｐ型不純物（またはｎ型不純物）が注入されたとしても、第１拡散領域２０３ａ，２０３ｂ及び第２拡散領域２０４ａ，２０４ｂの特性（例えば、シート抵抗）には影響がない。
【０１２８】
次に、基板２０１の上面全体に層間絶縁膜２０８を形成し、当該層間絶縁膜２０８の第１拡散領域２０３ａ，２０３ｂ及び第２拡散領域２０４ａ，２０４ｂのそれぞれに対応する位置にコンタクトホールを形成する。そして、当該コンタクトホール内にコンタクトプラグ２０９ａ，２１０ａ，２０９ｂ，２１０ｂを形成し、さらにコンタクトプラグ２０９ａ，２１０ａ，２０９ｂ，２１０ｂのそれぞれに接続する配線２１１ａ，２１２ａ，２１１ｂ，２１２ｂを、それぞれ形成する。
【０１２９】
図９に示すように、入力信号Ｖｉｎが入力される第１拡散領域２０３ａ，２０３ｂに対して電気的に接続されるそれぞれの配線２１１ａ，２１１ｂは、接続される。同様に、ホールド容量２２０に対して電気的に接続される第２拡散領域２０４ａ，２０４ｂに対して電気的に接続されるそれぞれの配線２１２ａ，２１２ｂも、接続される。また、制御電極２０７ａは、サンプリングトランジスタ２００ａの素子領域の外部（素子分離部２１３上）で、コンタクトプラグ２１６ａを介して配線２１７ａに接続される。同様に、制御電極２０７ｂは、サンプリングトランジスタ２００ｂの素子領域の外部（素子分離部２１３上）で、コンタクトプラグ２１６ｂを介して配線２１７ｂに接続される。
【０１３０】
＜動作＞
次に、図４及び図１０を参照して、本発明の第２実施形態に係るサンプルホールド回路２の動作について説明する。図４は、図１に示すサンプルホールド回路１のタイミングチャートとして示したものであるが、図７に示すサンプルホールド回路２のタイミングチャートとしても妥当する。図１０は、図７に示すサンプルホールド回路の動作の一例について示す断面図及びポテンシャルの模式図である。なお、図１０の模式図において、太線はポテンシャル（図中の下方向が正）を示し、斜線のクロスハッチングを付した領域は電子の分布を示し、縦横のクロスハッチングを付した領域は正孔の分布を示している。
【０１３１】
図４に示すように、サンプルホールド回路２は、入力信号Ｖｉｎのサンプリングを行うサンプリング期間と、サンプリングした入力信号Ｖｉｎをホールドするホールド期間と、を交互に繰り返すことで、出力信号Ｖｏｕｔを生成する。
【０１３２】
サンプリング期間では、制御信号φＳＨａがハイになり、制御信号φＳＨｂがローになる。これにより、サンプリングトランジスタ２００ａ，２００ｂが共にオンになる。即ち、サンプリングトランジスタ２００ａのチャネル領域２０５ａにｎチャネルの反転層が形成され、サンプリングトランジスタ２００ｂのチャネル領域２０５ｂにｐチャネルの反転層が形成される。これにより、チャネル領域２０５ａ，２０５ｂが導通状態になることで、ホールド容量２２０が蓄積する電荷の変動が可能になり、入力信号Ｖｉｎに応じた電荷がホールド容量２２０に蓄積される。また、所定の基準レベルＶｒｉｎと入力信号Ｖｉｎとの差分（Ｖｒｉｎ−Ｖｉｎ）である有効信号レベルによって、データが表現される。
【０１３３】
一方、ホールド期間では、制御信号φＳＨａがローになり、制御信号φＳＨｂがハイになる。これにより、サンプリングトランジスタ２００ａ，２００ｂが共にオフになる。即ち、サンプリングトランジスタ２００ａ，２００ｂのチャネル領域２０５ａ，２０５ｂの反転層が消滅し、チャネル領域が非導通状態になることで、ホールド容量２２０が蓄積する電荷の変動が抑制され、出力信号Ｖｏｕｔが一定の信号レベルとして保持される。ただし、サンプリング期間からホールド期間に移行する時（サンプリングトランジスタ２００ａ，２００ｂのオフ時）に、スイッチングによるノイズ（フィードスルーによるノイズ）を１つの成分として含むホールドオフセットノイズΔＶｓｈが発生する。
【０１３４】
この場合、ホールド容量２２０に蓄積される電荷による信号レベルは、サンプリングされた入力信号Ｖｉｎよりも、ホールドオフセットノイズΔＶｓｈだけ低くなる。そのため、出力信号Ｖｏｕｔの基準レベルＶｒｏｕｔは、入力信号Ｖｉｎの基準レベルＶｒｉｎからホールドオフセットノイズΔＶｓｈを減じた値（Ｖｒｉｎ−ΔＶｓｈ）にする必要があり、データを表現する有効信号レベルは、基準レベルＶｒｏｕｔと出力信号Ｖｏｕｔとの差分（Ｖｒｏｕｔ−Ｖｏｕｔ＝Ｖｒｉｎ−ΔＶｓｈ−Ｖｏｕｔ）となる。そのため、出力信号Ｖｏｕｔの有効信号レベルに、ホールドオフセットノイズΔＶｓｈが成分として含まれる。
【０１３５】
ただし、このサンプルホールド回路２では、ｎチャネル型のサンプリングトランジスタ２００ａと、ｐチャネル型のサンプリングトランジスタ２００ｂと、がサンプリング期間に同時にオンになり、ホールド期間に同時にオフになる。そのため、サンプリング期間からホールド期間に遷移する時（サンプリングトランジスタ２００ａ，２００ｂのオフ時）に、それぞれのサンプリングトランジスタ２００ａ，２００ｂから発生するスイッチングによるノイズの極性を異ならせて打ち消すことで、ホールドオフセットノイズΔＶｓｈを低減することが可能になる。
【０１３６】
さらに、このサンプルホールド回路２では、チャネルチャージインジェクションによるノイズをも低減することができる。これについて、以下説明する。
【０１３７】
図１０の模式図に示すように、このサンプルホールド回路２では、サンプリングトランジスタ２００ａ，２００ｂのチャネル領域２０５ａ，２０５ｂにおいて、ポテンシャルの段差（ポテンシャル障壁）が生じる。このようなポテンシャル障壁は、第１チャネル領域２０５１ａ，２０５１ｂと第２チャネル領域２０５２ａ，２０５２ｂとの間で、上述のようなｐ型不純物の濃度差を設けることによって、形成することができる。
【０１３８】
この場合、サンプリング期間中において、サンプリングトランジスタ２００ａの制御電極２０７ａに印加される制御信号φＳＨａがハイになると、チャネル領域２０５ａにおけるポテンシャルが入力信号Ｖｉｎよりも深くなる。これにより、チャネル領域２０５ａにｎチャネルの反転層が形成され、チャネル領域２０５ａが導通状態になる。そのため、出力信号Ｖｏｕｔが入力信号Ｖｉｎと等しくなる。
【０１３９】
同様に、サンプリング期間中において、サンプリングトランジスタ２００ｂの制御電極２０７ｂに印加される制御信号φＳＨｂがローになると、チャネル領域２０５ｂにおけるポテンシャルが入力信号Ｖｉｎよりも浅くなる。これにより、チャネル領域２０５ｂにｐチャネルの反転層が形成され、チャネル領域２０５ｂが導通状態になる。そのため、出力信号Ｖｏｕｔが入力信号Ｖｉｎと等しくなる。
【０１４０】
一方、サンプリング期間の終了時（サンプリング期間からホールド期間に遷移する時）において、サンプリングトランジスタ２００ａの制御電極２０７ａに印加される制御信号φＳＨａがハイからローになると、チャネル領域２０５ａのポテンシャルが入力信号Ｖｉｎよりも浅くなるため、ｎチャネルの反転層は消滅する。しかしこのとき、第２チャネル領域２０５２ａのポテンシャルは、第１チャネル領域２０５１ａのポテンシャルよりも浅くなり、第１拡散領域２０３ａ側から第２拡散領域２０４ａ側への電子の移動を妨げる障壁として作用する。したがって、図中の矢印で示すように、チャネルチャージインジェクションが発生したときに、第１拡散領域２０３ａ側へと電子を流れ易くすることが可能になり、ホールド容量２２０が電気的に接続される第２拡散領域側２０４ａ側へ流れる電子を低減することが可能になる。
【０１４１】
同様に、サンプリング期間の終了時において、サンプリングトランジスタ２００ｂの制御電極２０７ｂに印加される制御信号φＳＨｂがローからハイになると、チャネル領域２０５ｂのポテンシャルが入力信号Ｖｉｎよりも深くなるため、ｐチャネルの反転層は消滅する。しかしこのとき、第２チャネル領域２０５２ｂのポテンシャルは、第１チャネル領域２０５１ｂのポテンシャルよりも深くなり、第１拡散領域２０３ｂ側から第２拡散領域２０４ｂ側への正孔の移動を妨げる障壁として作用する。したがって、図中の矢印で示すように、チャネルチャージインジェクションが発生したときに、第１拡散領域２０３ｂ側へと正孔を流れ易くすることが可能になり、ホールド容量２２０が電気的に接続される第２拡散領域側２０４ｂ側へ流れる電子を低減することが可能になる。
【０１４２】
以上のように、サンプルホールド回路２では、チャネルチャージインジェクションが発生したときに、第２拡散領域２０４ａ，２０４ｂ側（出力側）に振り分けられる電荷（電子、正孔）の絶対量を、低減することが可能になる。そのため、仮にチャネルチャージインジェクションによって振り分けられた電子及び正孔を、第２拡散領域２０４ａ，２０４ｂ側（出力側）で十分に打ち消し合うことができなかったとしても、それによって発生するノイズを低減することが可能になる。したがって、ホールドオフセットノイズを効果的に低減することが可能になる。
【０１４３】
また、サンプルホールド回路２では、基板２０１及びウエル２０２に対してｐ型不純物を一度注入するだけで、２つのサンプリングトランジスタ２００ａ，２００ｂの第１チャネル領域２０５１ａ，２０５１ｂ及び第２チャネル領域２０５２ａ，２０５２ｂを、同時に形成することができる。そのため、サンプルホールド回路２を、容易に製造することが可能になる。また、ｐ型不純物またはｎ型不純物の注入が一度であるため、仮に注入位置がずれたとしても、ｎチャネル型及びｐチャネル型のそれぞれのサンプリングトランジスタ２００ａ，２００ｂで同様にずれる。そのため、ｎチャネル型及びｐチャネル型のそれぞれのサンプリングトランジスタ２００ａ，２００ｂから生じる、チャネルチャージインジェクションによるノイズを、注入位置のずれに応じて同様に変動させることが可能になり、これらのノイズを好適に打ち消すことが可能になる。
【０１４４】
さらに、サンプルホールド回路２では、第１チャネル領域２０５１ａ，２０５１ｂ及び第２チャネル領域２０５２ａ，２０５２ｂを形成するために基板２０１及びウエル２０２に対して注入する不純物が、ｐ型不純物のみで済む（ｎ型不純物が不要になる）。そのため、仮にｐ型不純物の注入量がばらついたとしても、２つのサンプリングトランジスタ２００ａ，２００ｂで同様にばらつくために、同様のポテンシャル障壁が形成される（サンプリング期間中に反転層に存在する電子または正孔が同様になる）。したがって、当該ばらつきによって発生するノイズを、低減することが可能になる。
【０１４５】
ところで、ｎチャネル型のサンプリングトランジスタ２００ａでは、ｐ型不純物が注入されることによって、第２チャネル領域２０５２ａのオン抵抗が増大する。一方、ｐチャネル型のサンプリングトランジスタ２００ｂでは、ｐ型不純物が注入されることによって、第１チャネル領域２０５１ｂのオン抵抗が減少する。
【０１４６】
この場合、チャネル方向（第１拡散領域２０３ａ，２０３ｂ及び第２拡散領域２０４ａ，２０４ｂの離間方向、以下同じ）における第１チャネル領域２０５１ａ，２０５１ｂの長さが、チャネル方向における第２チャネル領域２０５２ａ，２０５２ｂの長さよりも長くなるようにすることで、ｐ型不純物の注入に伴うオン抵抗の増大を、抑制することができる。
【０１４７】
具体的に例えば、チャネル領域２０５ａ，２０５ｂのチャネル方向の長さが等しい場合、「チャネル方向における第１チャネル領域２０５１ａ，２０５１ｂの長さに対する第２チャネル領域２０５２ａ，２０５２ｂの長さの比」と、「チャネル領域にｐ型不純物を注入しない場合における、ｎチャネル型のサンプリングトランジスタのオン抵抗に対するｐチャネル型のサンプリングトランジスタのオン抵抗の比」と、が等しくなるようにすると、好ましい。通常、ｎチャネル型のサンプリングトランジスタのオン抵抗は、ｐチャネル型のサンプリングトランジスタのオン抵抗よりも小さくなる。そのため、上記の関係を満たすようにすることで、ｐ型不純物の注入に伴うオン抵抗の増大を、好適に抑制することができる。
【０１４８】
なお、上記例のサンプルホールド回路２では、サンプリングトランジスタ２００ａの第２チャネル領域２０５２ｂとサンプリングトランジスタ２００ｂの第１チャネル領域２０５１ｂと、のそれぞれにｐ型不純物を注入することで、ポテンシャル障壁を形成するものとしたが、ｎ型不純物を注入することでポテンシャル障壁を形成してもよい。この場合におけるサンプリングトランジスタの構造の一例について、図１１を参照して説明する。図１１は、図７に示すサンプルホールド回路が備えるサンプリングトランジスタの構造の別例について示す断面図であり、一例について示した図８に相当するものである。なお、図１１に示すサンプリングトランジスタ２００ａＡ，２００ｂＡにおいて、図８に示すサンプリングトランジスタ２００ａ，２００ｂと同様となる部分については、図８と同じ符号を付すともに説明を省略する。
【０１４９】
図１１に示すように、サンプリングトランジスタ２００ａＡ，２００ｂＡは、チャネル領域２０５ａＡ，２０５ｂＡが図８に示したサンプリングトランジスタ２００ａ，２００ｂとは異なっているが、他は同様である。以下、これらの異なっている部分について説明する。
【０１５０】
サンプリングトランジスタ２００ａＡのチャネル領域２０５ａＡにおいて、第１チャネル領域２０５１ａＡのｎ型不純物の濃度（例えば、ｎ−−）は、第２チャネル領域２０５２ａＡのｎ型不純物の濃度（ウエル２０２と同じ、ｐ−−）よりも、大きくなっている。
【０１５１】
一方、サンプリングトランジスタ２００ｂＡのチャネル領域２０５ｂＡにおいて、第２チャネル領域２０５２ｂＡのｎ型不純物の濃度（ｎ−）は、第１チャネル領域２０５１ｂＡのｎ型不純物の濃度（基板２０１と同じ、ｎ−−）よりも、大きくなっている。
【０１５２】
サンプリングトランジスタ２００ａＡ，２００ｂＡでは、第１チャネル領域２０５１ａＡを形成すべき領域と、第２チャネル領域２０５２ｂＡを形成すべき領域とのそれぞれに対してｎ型不純物を注入することで、第１チャネル領域２０５１ａＡと第２チャネル領域２０５２ｂＡとを形成する。
【０１５３】
このサンプリングトランジスタ２００ａＡ，２００ｂＡを、図７に示すサンプルホールド回路２に適用したとしても、図８に示すサンプリングトランジスタ２００ａ，２００ｂを図７に示すサンプルホールド回路２に適用した場合と同様に、ホールドオフセットノイズを低減する効果を得ることができる。
【０１５４】
ところで、ｎチャネル型のサンプリングトランジスタ２００ａＡでは、ｎ型不純物が注入されることによって、第１チャネル領域２０５１ａＡのオン抵抗が減少する。一方、ｐチャネル型のサンプリングトランジスタ２００ｂＡでは、ｎ型不純物が注入されることによって、第２チャネル領域２０５２ｂのオン抵抗が増大する。
【０１５５】
この場合も、ｐ型不純物を注入する場合（図８参照）と同様に、チャネル方向における第１チャネル領域２０５１ａＡ，２０５１ｂＡの長さが、チャネル方向における第２チャネル領域２０５２ａＡ，２０５２ｂＡの長さよりも長くなるようにすることで、ｎ型不純物の注入に伴うオン抵抗の増大を、抑制することができる。
【０１５６】
具体的に例えば、チャネル領域２０５ａＡ，２０５ｂＡのチャネル方向の長さが等しい場合、「チャネル方向における第１チャネル領域２０５１ａＡ，２０５１ｂＡの長さに対する第２チャネル領域２０５２ａＡ，２０５２ｂＡの長さの比」と、「チャネル領域にｎ型不純物を注入しない場合における、ｎチャネル型のサンプリングトランジスタのオン抵抗に対するｐチャネル型のサンプリングトランジスタのオン抵抗の比」と、が等しくなるようにすると、好ましい。通常、ｎチャネル型のサンプリングトランジスタのオン抵抗は、ｐチャネル型のサンプリングトランジスタのオン抵抗よりも小さくなる。そのため、上記の関係を満たすようにすることで、ｎ型不純物の注入に伴うオン抵抗の増大を、好適に抑制することができる。
【０１５７】
＜＜第３実施形態＞＞
＜構造＞
次に、本発明の第３実施形態に係るサンプルホールド回路の一例について、以下図面を参照して説明する。最初に、図１２を参照して、本発明の第３実施形態に係るサンプルホールド回路の概略構造について説明する。図１２は、本発明の第３実施形態に係るサンプルホールド回路の一例について示す回路図である。
【０１５８】
図１２に示すように、本発明の第３実施形態に係るサンプルホールド回路１は、サンプリングを行う２つのサンプリングトランジスタ３００ａ，３００ｂと、サンプリングされた信号をホールドするホールド容量３２０と、制御信号φＳＨａの信号レベルをシフトさせるレベルシフト部３３０ａと、制御信号φＳＨｂの信号レベルをシフトさせるレベルシフト部３３０ｂと、備える。なお、以下では説明の具体化のため、レベルシフト部３３０ａ，３３０ｂが、制御信号φＳＨａ，φＳＨｂの信号レベルを増大させるものである場合について、例示する。
【０１５９】
サンプリングトランジスタ３００ａは、デュアルゲートのｎチャネル型のＭＯＳトランジスタであり、所定の周期でハイ及びローが繰り返される制御信号φＳＨａが、出力側の第２制御電極３０７１ａ（ゲート）に入力される。また、レベルシフト部３３０ａによって信号レベルがシフトされた制御信号φＳＨａ（φＳＨａ＋、詳細は後述）が、入力側の第１制御電極３０７１ａ（ゲート）に入力される。
【０１６０】
一方、サンプリングトランジスタ３００ｂは、デュアルゲートのｐチャネル型のＭＯＳトランジスタであり、制御信号φＳＨａとは逆相となる制御信号φＳＨｂが、入力側の第１制御電極３０７１ｂに入力される。また、レベルシフト部３３０ｂによって信号レベルがシフトされた制御信号φＳＨｂ（φＳＨｂ＋、詳細は後述）が、出力側の第２制御電極３０７２ｂに入力される。
【０１６１】
また、サンプリングトランジスタ３００ａ，３００ｂの第１拡散領域は電気的に接続され、サンプルホールド回路３に入力される入力信号Ｖｉｎがこの接続ノードに入力される。同様に、サンプリングトランジスタ３００ａ，３００ｂの第２拡散領域も電気的に接続され、この接続ノードにホールド容量３２０の一端が電気的に接続される。ホールド容量３２０の他端は接地され、ホールド容量３２０が蓄積する電荷によって一端に現れる信号が、出力信号Ｖｏｕｔとしてサンプルホールド回路３から出力される。
【０１６２】
レベルシフト部３３０ａは、制御信号φＳＨａが一端に入力されるレベルシフト容量３３１ａと、レベルシフト容量３３１ａの他端にソースが接続されるｎチャネル型のＭＯＳトランジスタであるレベルシフトトランジスタ３３２ａと、レベルシフトトランジスタ３３２ａのドレインに接続される電圧源３３３ａと、を備える。また、レベルシフトトランジスタ３３２ａのゲートには、セット信号φＳ（詳細は後述）が入力される。
【０１６３】
レベルシフト部３３０ｂは、制御信号φＳＨｂが一端に入力されるレベルシフト容量３３１ｂと、レベルシフト容量３３１ｂの他端にソースが接続されるｎチャネル型のＭＯＳトランジスタであるレベルシフトトランジスタ３３２ｂと、レベルシフトトランジスタ３３２ｂのドレインに接続される電圧源３３３ｂと、を備える。また、レベルシフトトランジスタ３３２ｂのゲートには、セット信号φＳが入力される。
【０１６４】
次に、図１３及び図１４を参照して、図１２に示したサンプルホールド回路３が備えるサンプリングトランジスタ３００ａ，３００ｂの具体的な構造例について説明する。図１３は、図１２に示すサンプルホールド回路が備えるサンプリングトランジスタの構造の一例について示す断面図である。図１４は、図１２に示すサンプリングトランジスタの構造の一例について示す上面図である。
【０１６５】
図１３に示すように、サンプリングトランジスタ３００ａ，３００ｂは、ｎ型（ｎ−−）の半導体から成る基板３０１に形成される。また、基板３０１のサンプリングトランジスタ３００ａが形成される領域には、ｐ型（ｐ−−）の半導体から成るウエル３０２が形成されている。
【０１６６】
サンプリングトランジスタ３００ａは、基板３０１のウエル３０２が形成された部分の表面にｎ型不純物を注入して得られるｎ型（ｎ＋）の半導体から成る第１拡散領域３０３ａ及び第２拡散領域３０４ａと、第１拡散領域３０３ａ及び第２拡散領域３０４ａ間の領域であるチャネル領域３０５ａと、チャネル領域３０５ａの直上かつ基板３０１の上面に形成されるゲート絶縁膜３０６ａと、ゲート絶縁膜３０６ａの上面の第１拡散領域３０３ａ側（入力側）に形成される第１制御電極３０７１ａと、ゲート絶縁膜３０６ａの上面の第２拡散領域３０４ａ側（出力側）に形成される第２制御電極３０７２ａと、基板３０１の上面全体に形成される層間絶縁膜３０８と、層間絶縁膜３０８を貫通して第１拡散領域３０３ａに接続するコンタクトプラグ３０９ａと、層間絶縁膜３０８を貫通して第２拡散領域３０４ａに接続するコンタクトプラグ３１０ａと、層間絶縁膜３０８上でコンタクトプラグ３０９ａと接続する配線３１１ａと、層間絶縁膜３０８上でコンタクトプラグ３１０ａと接続する配線３１２ａと、を備える。
【０１６７】
サンプリングトランジスタ３００ｂは、基板３０１のウエル３０２が形成されていない部分の表面にｐ型不純物を注入して得られるｐ型（ｐ＋）の半導体から成る第１拡散領域３０３ｂ及び第２拡散領域３０４ｂと、第１拡散領域３０３ｂ及び第２拡散領域３０４ｂ間の領域であるチャネル領域３０５ｂと、チャネル領域３０５ｂの直上かつ基板３０１の上面に形成されるゲート絶縁膜３０６ｂと、ゲート絶縁膜３０６ｂの上面の第１拡散領域３０３ｂ側（入力側）に形成される第１制御電極３０７１ｂと、ゲート絶縁膜３０６ｂの上面の第２拡散領域３０４ｂ側（出力側）に形成される第２制御電極３０７２ｂと、上記の層間絶縁膜３０８と、層間絶縁膜３０８を貫通して第１拡散領域３０３ｂに接続するコンタクトプラグ３０９ｂと、層間絶縁膜３０８を貫通して第２拡散領域３０４ｂに接続するコンタクトプラグ３１０ｂと、層間絶縁膜３０８上でコンタクトプラグ３０９ｂと接続する配線３１１ｂと、層間絶縁膜３０８上でコンタクトプラグ３１０ｂと接続する配線３１２ｂと、を備える。
【０１６８】
また、サンプリングトランジスタ３００ａ，３００ｂの間には、例えばＬＯＣＯＳなどの素子分離部３１３が設けられる。さらに、ウエル３０２の素子分離部３１３と接する部分には、ｐ型不純物を注入して得られるｐ型（ｐ＋）の半導体から成る素子分離用拡散領域３１４が形成される。同様に、基板３０１のウエル３０２が形成されていない部分において、素子分離部３１３と接する部分には、ｎ型不純物を注入して得られるｎ型（ｎ＋）の半導体から成る素子分離用拡散領域３１５が形成される。
【０１６９】
サンプリングトランジスタ３００ａの第２制御電極３０７２ａは、その一部が第１制御電極３０７１ａに対してオーバーラップしている。同様に、サンプリングトランジスタ３００ｂの第２制御電極３０７２ｂは、その一部が第１制御電極３０７１ｂに対してオーバーラップしている。
【０１７０】
このようなサンプリングトランジスタ３００ａ，３００ｂは、例えば以下の方法により製造することができる。
【０１７１】
最初に、基板３０１に対してｐ型不純物を注入することで、ウエル３０２を形成する。そして、基板３０１を熱酸化することで、素子分離部３１３を形成する。さらに、素子分離部３１３が形成された部分に対して、ｐ型不純物及びｎ型不純物のそれぞれを高エネルギーで注入することで、素子分離用拡散領域３１４，３１５をそれぞれ形成する。
【０１７２】
次に、熱酸化によりゲート絶縁膜３０６ａ，３０６ｂを形成し、さらにその上に第１制御電極３０７１ａ，３０７１ｂを形成する。そして、第１制御電極３０７１ａ，３０７１ｂ上に層間絶縁膜３０８を薄く形成した上で、第１制御電極３０７１ａ，３０７１ｂに一部がオーバーラップする第２制御電極３０７２ａ，３０７２ｂを形成する。
【０１７３】
次に、第１拡散領域３０３ａ及び第２拡散領域３０４ａを形成すべき領域に対して、ｎ型不純物を注入し、第１拡散領域３０３ｂ及び第２拡散領域３０４ｂを形成すべき領域に対して、ｐ型不純物を注入する。このｎ型不純物及びｐ型不純物を注入する前に、基板３０１の第１拡散領域３０３ａ，３０３ｂ及び第２拡散領域３０４ａ，３０４ｂを形成すべき領域の表面に形成されている酸化膜等を、必要に応じて除去してもよい。また、当該酸化膜等を超えて基板３０１に到達可能なエネルギー量で、ｎ型不純物及びｐ型不純物を注入してもよい。
【０１７４】
次に、基板３０１の上面全体に層間絶縁膜３０８を形成し、当該層間絶縁膜３０８の第１拡散領域３０３ａ，３０３ｂ及び第２拡散領域３０４ａ，３０４ｂのそれぞれに対応する位置にコンタクトホールを形成する。そして、当該コンタクトホール内にコンタクトプラグ３０９ａ，３１０ａ，３０９ｂ，３１０ｂを形成し、さらにコンタクトプラグ３０９ａ，３１０ａ，３０９ｂ，３１０ｂのそれぞれに接続する配線３１１ａ，３１２ａ，３１１ｂ，３１２ｂを、それぞれ形成する。
【０１７５】
図１４に示すように、入力信号Ｖｉｎが入力される第１拡散領域３０３ａ，３０３ｂに対して電気的に接続されるそれぞれの配線３１１ａ，３１１ｂは、接続される。同様に、ホールド容量３２０に対して電気的に接続される第２拡散領域３０４ａ，３０４ｂに対して電気的に接続されるそれぞれの配線３１２ａ，３１２ｂも、接続される。また、第１制御電極３０７１ａは、サンプリングトランジスタ３００ａの素子領域の外部（素子分離部３１３上）で、コンタクトプラグ３１６１ａを介して配線３１７１ａに接続される。同様に、第２制御電極３０７２ａは、サンプリングトランジスタ３００ａの素子領域の外部（素子分離部３１３上）で、コンタクトプラグ３１６２ａを介して配線３１７２ａに接続される。一方、第１制御電極３０７１ｂは、サンプリングトランジスタ３００ｂの素子領域の外部（素子分離部３１３上）で、コンタクトプラグ３１６１ｂを介して配線３１７１ｂに接続される。同様に、第２制御電極３０７２ｂは、サンプリングトランジスタ３００ｂの素子領域の外部（素子分離部３１３上）で、コンタクトプラグ３１６２ｂを介して配線３１７２ｂに接続される。
【０１７６】
＜動作＞
次に、図１５及び図１６を参照して、本発明の第３実施形態に係るサンプルホールド回路３の動作について説明する。図１５は、図１２に示すサンプルホールド回路の動作の一例について示すタイミングチャートである。図１６は、図１２に示すサンプルホールド回路の動作の一例について示す断面図及びポテンシャルの模式図である。なお、図１６の模式図において、太線はポテンシャル（図中の下方向が正）を示し、斜線のクロスハッチングを付した領域は電子の分布を示し、縦横のクロスハッチングを付した領域は正孔の分布を示している。
【０１７７】
図１５に示すように、サンプルホールド回路３は、入力信号Ｖｉｎのサンプリングを行うサンプリング期間と、サンプリングした入力信号Ｖｉｎをホールドするホールド期間と、を交互に繰り返すことで、出力信号Ｖｏｕｔを生成する。
【０１７８】
ただし、サンプルホールド回路３では、上記動作を行う前に、レベルシフト部３３０ａ，３３０ｂに対して、所定の期間だけハイとなるセット信号φＳが入力される。これにより、レベルシフトトランジスタ３３２ａ，３３２ｂがオンになり、レベルシフト容量３３１ａが所定の電荷を蓄積する。これにより、サンプリングトランジスタ３００ａの第１制御電極３０７１ａに入力される制御信号φＳＨａ＋の信号レベルが、第２制御電極３０７２ａに入力される制御信号φＳＨａの信号レベルを、レベルシフト容量３３１ａが蓄積した電荷に対応した電位だけ突き上げた大きさになる（φＳＨａ＜φＳＨａ＋）。またこれにより、サンプリングトランジスタ３００ｂの第２制御電極３０７２ｂに入力される制御信号φＳＨｂ＋の信号レベルが、第１制御電極３０７１ａに入力される制御信号φＳＨｂの信号レベルを、レベルシフト容量３３１ｂが蓄積した電荷に対応した電位だけ突き上げた大きさになる（φＳＨｂ＜φＳＨｂ＋）。
【０１７９】
サンプリング期間では、制御信号φＳＨａ，φＳＨａ＋がハイになり、制御信号φＳＨｂ，φＳＨｂ＋がローになる。これにより、サンプリングトランジスタ３００ａ，３００ｂが共にオンになる。即ち、サンプリングトランジスタ３００ａのチャネル領域３０５ａにｎチャネルの反転層が形成され、サンプリングトランジスタ３００ｂのチャネル領域３０５ｂにｐチャネルの反転層が形成される。これにより、チャネル領域３０５ａ，３０５ｂが導通状態になることで、ホールド容量３２０が蓄積する電荷の変動が可能になり、入力信号Ｖｉｎに応じた電荷がホールド容量３２０に蓄積される。また、所定の基準レベルＶｒｉｎと入力信号Ｖｉｎとの差分（Ｖｒｉｎ−Ｖｉｎ）である有効信号レベルによって、データが表現される。
【０１８０】
一方、ホールド期間では、制御信号φＳＨａ，φＳＨａ＋がローになり、制御信号φＳＨｂ，φＳＨｂ＋がハイになる。これにより、サンプリングトランジスタ３００ａ，３００ｂが共にオフになる。即ち、サンプリングトランジスタ３００ａ，３００ｂのチャネル領域３０５ａ，３０５ｂの反転層が消滅し、チャネル領域が非導通状態になることで、ホールド容量３２０が蓄積する電荷の変動が抑制され、出力信号Ｖｏｕｔが一定の信号レベルとして保持される。ただし、サンプリング期間からホールド期間に移行する時（サンプリングトランジスタ３００ａ，３００ｂのオフ時）に、スイッチングによるノイズ（フィードスルーによるノイズ）を１つの成分として含むホールドオフセットノイズΔＶｓｈが発生する。
【０１８１】
この場合、ホールド容量３２０に蓄積される電荷による信号レベルは、サンプリングされた入力信号Ｖｉｎよりも、ホールドオフセットノイズΔＶｓｈだけ低くなる。そのため、出力信号Ｖｏｕｔの基準レベルＶｒｏｕｔは、入力信号Ｖｉｎの基準レベルＶｒｉｎからホールドオフセットノイズΔＶｓｈを減じた値（Ｖｒｉｎ−ΔＶｓｈ）にする必要があり、データを表現する有効信号レベルは、基準レベルＶｒｏｕｔと出力信号Ｖｏｕｔとの差分（Ｖｒｏｕｔ−Ｖｏｕｔ＝Ｖｒｉｎ−ΔＶｓｈ−Ｖｏｕｔ）となる。そのため、出力信号Ｖｏｕｔの有効信号レベルに、ホールドオフセットノイズΔＶｓｈが成分として含まれる。
【０１８２】
ただし、このサンプルホールド回路３では、ｎチャネル型のサンプリングトランジスタ３００ａと、ｐチャネル型のサンプリングトランジスタ３００ｂと、がサンプリング期間に同時にオンになり、ホールド期間に同時にオフになる。そのため、サンプリング期間からホールド期間に遷移する時（サンプリングトランジスタ３００ａ，３００ｂのオフ時）に、それぞれのサンプリングトランジスタ３００ａ，３００ｂから発生するスイッチングによるノイズの極性を異ならせて打ち消すことで、ホールドオフセットノイズΔＶｓｈを低減することが可能になる。
【０１８３】
さらに、このサンプルホールド回路３では、チャネルチャージインジェクションによるノイズをも低減することができる。これについて、以下説明する。
【０１８４】
図１６の模式図に示すように、このサンプルホールド回路３では、サンプリングトランジスタ３００ａ，３００ｂのチャネル領域３０５ａ，３０５ｂにおいて、ポテンシャルの段差（ポテンシャル障壁）が生じる。このようなポテンシャル障壁は、第１制御電極３０７１ａ，３０７１ｂと第２制御電極３０７２ｂ，３０７２ｂとに入力する制御信号φＳＨａ，φＳＨｂ，φＳＨａ＋，φＳＨｂ＋を異ならせることで、形成することができる。
【０１８５】
この場合、サンプリング期間中において、サンプリングトランジスタ３００ａの第１制御電極３０７１ａに印加される制御信号φＳＨａ＋と第２制御電極３０７２ａに印加される制御信号φＳＨａとがハイになると、チャネル領域３０５ａにおけるポテンシャルが入力信号Ｖｉｎよりも深くなる。これにより、チャネル領域３０５ａにｎチャネルの反転層が形成され、チャネル領域３０５ａが導通状態になる。そのため、出力信号Ｖｏｕｔが入力信号Ｖｉｎと等しくなる。
【０１８６】
同様に、サンプリング期間中において、サンプリングトランジスタ３００ｂの第１制御電極３０７１ｂに印加される制御信号φＳＨｂと第２制御電極３０７２ｂに印加される制御信号φＳＨｂ＋とがローになると、チャネル領域３０５ｂにおけるポテンシャルが入力信号Ｖｉｎよりも浅くなる。これにより、チャネル領域３０５ｂにｐチャネルの反転層が形成され、チャネル領域３０５ｂが導通状態になる。そのため、出力信号Ｖｏｕｔが入力信号Ｖｉｎと等しくなる。
【０１８７】
一方、サンプリング期間の終了時（サンプリング期間からホールド期間に遷移する時）において、サンプリングトランジスタ３００ａの第１制御電極３０７１ａに印加される制御信号φＳＨａ＋と第２制御電極３０７２ａに印加される制御信号φＳＨａとがハイからローになると、チャネル領域３０５ａのポテンシャルが入力信号Ｖｉｎよりも浅くなるため、ｎチャネルの反転層は消滅する。しかしこのとき、チャネル領域３０５ａの、第２制御電極３０７２ａの直下となる領域のポテンシャルは、第１制御電極３０７１ａの直下となる領域のポテンシャルよりも浅くなり、第１拡散領域３０３ａ側から第２拡散領域３０４ａ側への電子の移動を妨げる障壁として作用する。したがって、図中の矢印で示すように、チャネルチャージインジェクションが発生したときに、第１拡散領域３０３ａ側へと電子を流れ易くすることが可能になり、ホールド容量３２０が電気的に接続される第２拡散領域側３０４ａ側へ流れる電子を低減することが可能になる。
【０１８８】
同様に、サンプリング期間の終了時において、サンプリングトランジスタ３００ｂの第１制御電極３０７１ｂに印加される制御信号φＳＨｂと第２制御電極３０７２ｂに印加される制御信号φＳＨｂ＋がローからハイになると、チャネル領域３０５ｂのポテンシャルが入力信号Ｖｉｎよりも深くなるため、ｐチャネルの反転層は消滅する。しかしこのとき、チャネル領域３０５ｂの、第２制御電極３０７２ｂの直下となる領域のポテンシャルは、第１制御電極３０７１ｂの直下となる領域のポテンシャルよりも浅くなり、第１拡散領域３０３ｂ側から第２拡散領域３０４ｂ側への正孔の移動を妨げる障壁として作用する。したがって、図中の矢印で示すように、チャネルチャージインジェクションが発生したときに、第１拡散領域３０３ｂ側へと正孔を流れ易くすることが可能になり、ホールド容量３２０が電気的に接続される第２拡散領域側３０４ｂ側へ流れる電子を低減することが可能になる。
【０１８９】
以上のように、サンプルホールド回路３では、チャネルチャージインジェクションが発生したときに、第２拡散領域３０４ａ，３０４ｂ側（出力側）に振り分けられる電荷（電子、正孔）の絶対量を、低減することが可能になる。そのため、仮にチャネルチャージインジェクションによって振り分けられた電子及び正孔を、第２拡散領域３０４ａ，３０４ｂ側（出力側）で十分に打ち消し合うことができなかったとしても、それによって発生するノイズを低減することが可能になる。したがって、ホールドオフセットノイズを効果的に低減することが可能になる。
【０１９０】
また、サンプルホールド回路３では、レベルシフト部３３０ａ，３３０ｂを用いて、第１制御電極３０７１ａ，３０７１ｂ及び第２制御電極３０７１ａ，３０７１ｂに入力される制御信号φＳＨａ，φＳＨａ＋，φＳＨｂ，φＳＨｂ＋の調整を行う。そのため、レベルシフト部３３０ａ，３３０ｂを適宜制御する（例えば、セット信号φＳのハイの期間を制御する）ことで、ポテンシャル障壁を容易に最適化することが可能になる。また、第１制御電極３０７１ａ，３０７１ｂ及び第２制御電極３０７１ａ，３０７１ｂに入力される制御信号φＳＨａ，φＳＨａ＋，φＳＨｂ，φＳＨｂ＋を、精度良く同期させることが可能になる。
【０１９１】
なお、レベルシフト部３３０ａ，３３０ｂが、制御信号φＳＨａ，φＳＨｂの信号レベルを増大させるものである場合について例示したが、制御信号の信号レベルを減少させるものであってもよい。ただし、ｎチャネル型のサンプリングトランジスタ３００ａでは、第１制御電極３０７１ａに入力される制御信号の信号レベルが、第２制御電極３０７２ａに入力される制御信号の信号レベルよりも大きくなることとする。同様に、ｐチャネル型のサンプリングトランジスタ３００ｂでは、第２制御電極３０７２ｂに入力される制御信号の信号レベルが、第１制御電極３０７１ｂに入力される制御信号の信号レベルよりも大きくなることとする。
【０１９２】
具体的に例えば、ｎチャネル型のサンプリングトランジスタ３００ａでは、第２制御電極３０７２ａに入力される制御信号が、第１制御電極３０７１ａに入力される制御信号φＳＨａの信号レベルを小さくしたものになるようにする。同様に、ｐチャネル型のサンプリングトランジスタ３００ｂでは、第１制御電極３０７１ｂに入力される制御信号が、第２制御電極３０７２ｂに入力される制御信号φＳＨｂの信号レベルを小さくしたものになるようにする。
【０１９３】
また、第２制御電極３０７２ａ，３０７２ｂの一部が、層間絶縁膜３０８を介して第１制御電極３０７１ａ，３０７１ｂにオーバーラップする構造について説明したが、当該構造は一例に過ぎず、第１制御電極３０７１ａ，３０７１ｂの一部が、第２制御電極３０７２ａ，３０７２ｂにオーバーラップする構造であってもよいし、オーバーラップしない構造であってもよい。
【０１９４】
＜＜変形等＞＞
〈１〉  本発明の実施形態に係るサンプルホールド回路１〜３は、例えばＣＣＤイメージセンサの出力回路として利用することができる。これについて、図１７を参照して説明する。図１７は、本発明の各実施形態に係るサンプルホールド回路の利用の一例について示すブロック図である。
【０１９５】
図１７に示す出力回路は、ＣＣＤイメージセンサＣから出力される信号を受けて入力信号Ｖｉｎを出力する入力段バッファＢ１と、上記のサンプルホールド回路Ｘと、サンプルホールド回路Ｘが出力する出力信号Ｖｏｕｔを受けて処理後の信号を出力する出力段バッファＢ２と、を備える。この例に限られず、上述のサンプルホールド回路１〜３は、どのような回路にも適用可能である。
【０１９６】
〈２〉  ｎチャネル型のサンプリングトランジスタと、ｐチャネル型のサンプリングトランジスタと、を１つずつ備えるサンプルホールド回路１〜３について例示したが、サンプルホールド回路が、いずれか一方のサンプリングトランジスタのみを備えてもよい。
【０１９７】
ただし、サンプルホールド回路が、ｎチャネル型のサンプリングトランジスタと、ｐチャネル型のサンプリングトランジスタと、を少なくとも一つずつ備えると、ｎチャネル型のサンプリングトランジスタから発生するノイズと、ｐチャネル型のサンプリングトランジスタから発生するノイズと、を打ち消し合わせて、ノイズを低減することが可能になるため、好ましい。さらに好ましくは、サンプルホールド回路が、ｎチャネル型のサンプリングトランジスタと、ｐチャネル型のサンプリングトランジスタと、を同数備える構成である。
【０１９８】
〈３〉  不純物の濃度が異なるチャネル領域（第１実施形態、第２実施形態参照）や、入力される制御信号が異なる制御電極（第３実施形態参照）を、２つずつ備えるサンプリングトランジスタについて例示したが、これらを３つ以上備える構造としてもよい。
【０１９９】
〈４〉  第１チャネル領域及び第２チャネル領域の、ｐ型不純物の濃度またはｎ型不純物の濃度が異なる構造について例示したが（第１実施形態、第２実施形態参照）、第１チャネル領域及び第２チャネル領域の、電子や正孔の濃度を異ならせることが可能な構造であれば、他の構造を採用してもよい。また、ポテンシャル障壁（電子や正孔の濃度差）は、急峻であると好ましいが、なだらかであってもよい。
【０２００】
〈５〉  それぞれのサンプリングトランジスタにおいて、チャネル方向における第１チャネル領域の長さが第２チャネル領域の長さよりも長くなるようにしたり（第１実施形態、第２実施形態参照）、チャネル方向における第１制御電極のチャネル領域に沿う部分の長さが第２制御電極のチャネル領域に沿う部分の長さよりも長くなるようにしたりすると（第３実施形態参照）、好ましい。
【０２０１】
この場合、チャネル領域が導通状態から非導通状態に切り替えられたときに、ポテンシャル障壁を超えている電荷を、少なくすることが可能になる。そのため、チャネルチャージインジェクションが発生したときに、第２拡散領域側（出力側）に振り分けられる電荷の絶対量を、好適に低減することが可能になる。
【０２０２】
〈６〉  チャネル方向における第２チャネル領域の長さや（第１実施形態、第２実施形態参照）、チャネル方向における第２制御電極のチャネル領域に沿う部分の長さ（第３実施形態参照）を、それぞれのサンプリングトランジスタにおいて等しくすると、好ましい。
【０２０３】
この場合、チャネルチャージインジェクションによってｎチャネル型のサンプリングトランジスタから発生するノイズと、ｐチャネル型のサンプリングトランジスタから発生するノイズと、を打ち消し合わせて、ノイズを低減することが可能になる。
【０２０４】
〈７〉  図３、図９及び図１４に示したように、第１拡散領域、第２拡散領域、チャネル領域及び制御電極の相対的な位置関係が、サンプリングトランジスタ間で等しくなるようにするとともに、それぞれのサンプリングトランジスタの向きが等しくなるような構造にすると、好ましい。
【０２０５】
この場合、製造工程で位置ずれ等のばらつきが生じたとしても、そのばらつきの影響が、それぞれのサンプリングトランジスタで均等に生じる。そのため、当該ばらつきによって発生するノイズを、低減することが可能になる。
【０２０６】
〈８〉  ｎ型の半導体から成る基板に、ｐ型不純物を注入してウエルを形成する構造について例示したが、逆でもよい。即ち、ｐ型の半導体から成る基板に、ｎ型不純物を注入してウエルを形成する構造であってもよい。
【産業上の利用可能性】
【０２０７】
本発明は、入力される信号をサンプリングしてホールドするサンプルホールド回路に利用可能である。特に、複写機に備えられるＣＣＤイメージセンサの出力回路などに代表される、高速動作が要求される装置に適用すると、好適である。
【符号の説明】
【０２０８】
１，２，３：  サンプルホールド回路
１００ａ，１００ｂ：  サンプリングトランジスタ
２００ａ，２００ｂ：  サンプリングトランジスタ
３００ａ，３００ｂ：  サンプリングトランジスタ
１０３ａ，１０３ｂ：  第１拡散領域
２０３ａ，２０３ｂ：  第１拡散領域
３０３ａ，３０３ｂ：  第１拡散領域
１０４ａ，１０４ｂ：  第２拡散領域
２０４ａ，２０４ｂ：  第２拡散領域
３０４ａ，３０４ｂ：  第２拡散領域
１０５ａ，１０５ｂ：  チャネル領域
２０５ａ，２０５ｂ：  チャネル領域
３０５ａ，３０５ｂ：  チャネル領域
１０５１ａ，１０５１ｂ，２０５１ａ，２０５１ｂ：  第１チャネル領域
１０５２ａ，１０５２ｂ，２０５２ａ，２０５２ｂ：  第２チャネル領域
１０７１ａ，１０７１ｂ，３０７１ａ，３０７１ｂ：  第１制御電極
１０７２ａ，１０７２ｂ，３０７２ａ，３０７２ｂ：  第２制御電極
２０７ａ，２０７ｂ：  制御電極
１２０，２２０，３２０：  ホールド容量
３３０ａ，３３０ｂ：  レベルシフト部
【図１】
2013143171.tif 000003
【図２】
2013143171.tif 000004
【図３】
2013143171.tif 000005
【図４】
2013143171.tif 000006
【図５】
2013143171.tif 000007
【図６】
2013143171.tif 000008
【図７】
2013143171.tif 000009
【図８】
2013143171.tif 000010
【図９】
2013143171.tif 000011
【図１０】
2013143171.tif 000012
【図１１】
2013143171.tif 000013
【図１２】
2013143171.tif 000014
【図１３】
2013143171.tif 000015
【図１４】
2013143171.tif 000016
【図１５】
2013143171.tif 000017
【図１６】
2013143171.tif 000018
【図１７】
2013143171.tif 000019
【図１８】
2013143171.tif 000020
【図１９】
2013143171.tif 000021
【図２０】
2013143171.tif 000022
【図２１】
2013143171.tif 000023
【図２２】
2013143171.tif 000024
【図２３】
2013143171.tif 000025