(57)【要約】【課題】  計時回路が実装された制御基板を廃棄する際の作業効率を向上させることができる画像処理装置を提供する。【解決手段】  画像処理装置は、時刻情報を生成する計時回路と、計時回路へ電力供給する電気二重層コンデンサと、電気二重層コンデンサを充電する充電回路と、商用電源を利用して充電回路へ直流電流を供給する電源回路により構成される。計時回路、電気二重層コンデンサ及び充電回路は、共通の制御基板上に形成される。充電回路は、電気二重層コンデンサに充電電流を供給する電流供給回路と、電気二重層コンデンサの蓄電電圧を第１参照電圧及び第２参照電圧と比較し、その比較結果に基づいて充電電流の供給を許可するコンパレータを含む。コンパレータは、充電時に蓄電電圧が第１参照電圧を上回れば、充電電流の供給を停止させ、放電時に蓄電電圧が第１参照電圧よりも小さい第２参照電圧を下回れば、充電電流の供給を再開させる。【選択図】  図１
2013113952.tif 000002
【特許請求の範囲】
【請求項１】
クロックパルスを生成する発振器を有し、上記クロックパルスに基づいて日付及び時刻をカウントし、時刻情報を生成する計時回路と、
上記計時回路へ電力供給する電気二重層コンデンサと、
上記電気二重層コンデンサを充電する充電回路と、
商用電源を利用して、上記充電回路へ直流電流を供給する電源回路とを備え、
上記計時回路、上記電気二重層コンデンサ及び上記充電回路が、共通の制御基板上に実装されていることを特徴とする画像処理装置。
【請求項２】
上記充電回路は、上記電気二重層コンデンサに充電電流を供給する電流供給回路と、上記電気二重層コンデンサの蓄電電圧を第１参照電圧及び第２参照電圧と比較し、上記比較結果に基づいて、上記電流供給回路による充電電流の供給を許可するコンパレータとを含み、
上記コンパレータは、上記電気二重層コンデンサの充電時において上記蓄電電圧が第１参照電圧を上回れば、上記充電電流の供給を停止させ、上記電気二重層コンデンサの放電時において上記蓄電電圧が第１参照電圧よりも小さい第２参照電圧を下回れば、上記充電電流の供給を再開させることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
上記充電回路は、制御端子に供給される上記コンパレータの出力に基づいて、上記電源回路から供給される直流電流を上記電流供給回路に供給する抵抗内蔵トランジスタを含み、
上記コンパレータが、プッシュプル出力のコンパレータであることを特徴とする請求項２に記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタ等の画像形成装置やスキャナ等の画像読取装置といった画像処理装置に係り、さらに詳しくは、時刻情報を生成する計時回路を備えた画像処理装置の改良に関する。
【背景技術】
【０００２】
いわゆるＲＴＣ（リアルタイムクロック）は、クロックパルスに基づいて日付及び時刻をカウントし、時刻情報を生成する計時回路である。画像処理装置の場合、ＲＴＣは、時刻情報を画像処理装置内のデバイスの制御に利用するＣＰＵなどと共に、マザーボードと呼ばれる制御基板上に設けられる。例えば、ＣＰＵは、ＲＴＣから取得した時刻情報に基づいて、現在の日付、曜日、時刻等をディスプレイ上に表示する。
【０００３】
この様なＲＴＣは、画像処理装置への商用電源の供給が停止し、或いは、画像処理装置の主電源をシャットダウンした場合であっても、動作させる必要がある。このため、ＲＴＣは、リチウム電池などの一次電池から直流電源を供給することにより、バックアップされる（例えば、特許文献１）。一方、使用済みの配線基板を廃棄する場合、配線基板上に電池が実装されていれば、当該電池を配線基板から取り除く必要がある。このため、ＲＴＣとそのバックアップ用電池とが実装された制御基板を廃棄する際に、バックアップ用電池を取り外す手間が生じ、作業効率が低下するという問題があった。
【０００４】
なお、特許文献２には、充放電可能な電気二重層コンデンサを補助電源として用い、省電力モード時に電源供給させる技術が開示されている。電気二重層コンデンサは、電解質中のイオンが電極付近で電気二重層を形成する現象を利用して、電荷を蓄積するコンデンサである。また、特許文献３には、電気二重層コンデンサを用いる充放電可能な電源装置が記載されている。これらの特許文献２及び３には、電気二重層コンデンサを用いてＲＴＣをバックアップすることについて何ら記載はない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−２５３０６２号公報
【特許文献２】特許第４３３６３１８号公報
【特許文献３】特許第３７５５０４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情に鑑みてなされたものであり、計時回路が実装された制御基板を廃棄する際の作業効率を向上させることができる画像処理装置を提供することを目的としている。
【０００７】
また、本発明は、計時回路へ直流電源を供給するのに用いる電気二重層コンデンサの劣化を抑制することができる画像処理装置を提供することを目的としている。さらに、その様な画像処理装置の製造コストを低減させることを目的としている。
【課題を解決するための手段】
【０００８】
第１の本発明による画像処理装置は、クロックパルスを生成する発振器を有し、上記クロックパルスに基づいて日付及び時刻をカウントし、時刻情報を生成する計時回路と、上記計時回路へ電力供給する電気二重層コンデンサと、上記電気二重層コンデンサを充電する充電回路と、商用電源を利用して、上記充電回路へ直流電流を供給する電源回路とを備え、上記計時回路、上記電気二重層コンデンサ及び上記充電回路が、共通の制御基板上に実装されているように構成される。
【０００９】
この様な構成によれば、日付及び時刻をカウントして時刻情報を生成する計時回路へ直流電流を供給するのに電池ではなく電気二重層コンデンサを用いるので、電気二重層コンデンサを装着したまま制御基板を廃棄することができる。このため、計時回路が実装された制御基板を廃棄する際の作業効率を向上させることができる。
【００１０】
第２の本発明による画像処理装置は、上記構成に加え、上記充電回路が、上記電気二重層コンデンサに充電電流を供給する電流供給回路と、上記電気二重層コンデンサの蓄電電圧を第１参照電圧及び第２参照電圧と比較し、上記比較結果に基づいて、上記電流供給回路による充電電流の供給を許可するコンパレータとを含み、上記コンパレータが、上記電気二重層コンデンサの充電時において上記蓄電電圧が第１参照電圧を上回れば、上記充電電流の供給を停止させ、上記電気二重層コンデンサの放電時において上記蓄電電圧が第１参照電圧よりも小さい第２参照電圧を下回れば、上記充電電流の供給を再開させるように構成される。
【００１１】
この様な構成によれば、蓄電電圧と第１及び第２参照電圧との比較結果に基づいて充電電流（直流）の供給を許可することにより、電気二重層コンデンサの蓄電電圧に応じた充放電の切り替えが行われる。このため、電気二重層コンデンサが常時、充電状態に保持される場合に比べて、充電状態に保持される時間が短縮されるので、計時回路へ直流電源を供給するのに用いる電気二重層コンデンサの劣化を抑制することができる。さらに、蓄電電圧との比較に用いる参照電圧を充電時と放電時とで異ならせることにより、充放電の切り替えが頻繁に生じるのを抑制することができる。
【００１２】
第３の本発明による画像処理装置は、上記構成に加え、上記充電回路が、制御端子に供給される上記コンパレータの出力に基づいて、上記電源回路から供給される直流電流を上記電流供給回路に供給する抵抗内蔵トランジスタを含み、上記コンパレータが、プッシュプル出力のコンパレータであるように構成される。
【００１３】
この様な構成によれば、抵抗内蔵トランジスタのスイッチング動作により、電流供給回路による充電電流の供給が停止され、或いは、充電電流の供給が再開されるので、蓄電電圧に基づく充放電の切り替えを簡素な回路構成により実現することができる。また、安価な抵抗内蔵トランジスタを用いてその様な充電回路が構成されるので、画像処理装置の製造コストを低減させることができる。
【発明の効果】
【００１４】
本発明による画像処理装置では、電気二重層コンデンサを装着したまま制御基板を廃棄することができるので、計時回路が実装された制御基板を廃棄する際の作業効率を向上させることができる。
【００１５】
また、本発明による画像処理装置では、電気二重層コンデンサが常時、充電状態に保持される場合に比べて、充電状態に保持される時間が短縮されるので、計時回路へ直流電流を供給するのに用いる電気二重層コンデンサの劣化を抑制することができる。さらに、安価な抵抗内蔵トランジスタを用いて、蓄電電圧に基づく充放電の切り替えを行う充電回路が構成されるので、上述した画像処理装置の製造コストを低減させることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態による画像処理装置に用いられる制御基板の一構成例を示した図である。
【図２】図１のコンパレータ回路の構成例を示した図である。
【図３】コンパレータ回路がオープンコレクタ出力又はオープンドレイン出力のコンパレータである場合の参照電圧を示した図である。
【図４】図２のコンパレータ回路の動作の一例を示した図であり、反転入力端子に供給される入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係が示されている。
【図５】図２のコンパレータ回路の動作の一例を示した図であり、主電源をオンした後の入出力電圧の変化と電気二重層コンデンサの状態変化とが示されている。
【図６】図１のＳＷ回路の構成例を示した図である。
【図７】図１の電流供給回路の構成例を示した図である。
【図８】図１の制御基板を含む画像処理装置の一構成例を示したブロック図であり、画像処理装置の一例としてＭＦＰが示されている。
【図９】図８のＭＦＰにおけるトナーカートリッジ装着時の動作の一例を示したフローチャートである。
【図１０】図８のＣＰＵによるカートリッジメモリの制御の一例を示したフローチャートである。
【図１１】コンパレータ回路がプッシュプル出力のコンパレータである場合の参照電圧を示した図である。
【発明を実施するための形態】
【００１７】
＜制御基板１＞
図１は、本発明の実施の形態による画像形成装置や画像読取装置等の画像処理装置に用いられる制御基板１の一構成例を示した図である。制御基板１は、電気二重層コンデンサＣＥから直流電流を供給することにより、ＲＴＣ１６への電力供給がバックアップされるＲＴＣユニットであり、後述する画像形成装置内に配置される。
【００１８】
この制御基板１は、ノイズフィルタＮＦ、充電回路１０、ダイオードＤ１〜Ｄ３、電気二重層コンデンサＣＥ、制限抵抗１４、定電圧回路１５及びＲＴＣ１６が形成された共通の配線基板からなり、画像形成装置内の直流電源Ｖｃｃから例えば、＋５Ｖ程度の直流電流が供給される。
【００１９】
ＲＴＣ１６は、クロックパルスに基づいて日付及び時刻をカウントし、時刻情報を生成する計時回路であり、発振器、カウンター及びメモリにより構成される。発振器は、クロックパルスを生成するクロックジェネレータである。カウンターは、クロックパルスに基づいて、年月日などの日付と時刻とを計数し、現在の日付及び時刻を示す時刻情報を生成する計数部である。上記メモリには、時刻情報が保持される。
【００２０】
直流電源Ｖｃｃは、逆流防止用のダイオードＤ２を介して直流電流をＲＴＣ１６に供給するとともに、高調波信号を除去するためのノイズフィルタＮＦを介して、充電回路１０に直流電流を供給する。
【００２１】
充電回路１０は、コンパレータ回路１１、ＳＷ（スイッチング）回路１２及び電流供給回路１３からなる蓄電制御回路であり、直流電源Ｖｃｃを利用して電気二重層コンデンサＣＥを充電する。この充電回路１０では、コンパレータ回路１１のヒステリシス特性を利用した電気二重層コンデンサＣＥの間欠充電が行われる。
【００２２】
コンパレータ回路１１は、電気二重層コンデンサＣＥの蓄電電圧Ｖｉｎを参照電圧Ｖｒｅｆと比較し、その比較結果に基づいて、電流供給回路１３による充電電流の供給を許可する。このコンパレータ回路１１は、参照電圧Ｖｒｅｆとして、電気二重層コンデンサＣＥの充電時と放電時とで異なる第１参照電圧Ｖ１及び第２参照電圧Ｖ２を用いることにより、入出力間のヒステリシス特性を実現している。
【００２３】
具体的には、コンパレータ回路１１は、電気二重層コンデンサＣＥの充電時において、蓄電電圧Ｖｉｎが第１参照電圧Ｖ１を上回れば、電流供給回路１３による充電電流（直流）の供給を停止させる。一方、コンパレータ回路１１は、電気二重層コンデンサＣＥの放電時において、蓄電電圧Ｖｉｎが第１参照電圧Ｖ１よりも小さい第２参照電圧Ｖ２を下回れば、電流供給回路１３による充電電流（直流）の供給を再開させる。
【００２４】
つまり、放電状態から充電状態に切り替えられれば、蓄電電圧Ｖｉｎが第１参照電圧Ｖ１を上回らない限り、充電状態が維持される。一方、蓄電電圧Ｖｉｎが第１参照電圧Ｖ１を上回れば、充電状態から放電状態に切り替えられ、蓄電電圧Ｖｉｎが第２参照電圧Ｖ２を下回らない限り、放電状態が維持される。この様なヒステリシス特性を持たせることにより、蓄電電圧Ｖｉｎに応じた充放電の切り替えが行われるので、電気二重層コンデンサＣＥが常時、充電状態に保持される場合に比べて、充電状態に保持される時間を短縮することができる。また、参照電圧Ｖ１又はＶ２の近傍で充放電の切り替えが頻繁に生じるのを抑制することができる。参照電圧Ｖ１，Ｖ２は、直流電源Ｖｃｃを利用して生成される。
【００２５】
ＳＷ回路１２は、コンパレータ回路１１の出力に基づいて、直流電源Ｖｃｃから供給される直流電流を電流供給回路１３に供給することを決定する回路であり、電流供給回路１３による充電電流の供給を停止させ、或いは、充電電流の供給を再開させるようにスイッチングする。
【００２６】
電流供給回路１３は、蓄電量に関わらず、充電速度を維持するために、電気二重層コンデンサＣＥに概ね一定の充電電流を供給する定電流回路であり、ＳＷ回路１２を介して直流電源Ｖｃｃから供給される電流に基づいて、充電電流を生成する。一定の充電速度を維持することにより、電気二重層コンデンサＣＥを充電するのに要する時間を短縮することができる。
【００２７】
電気二重層コンデンサＣＥは、例えば、省電力モード時や主電源がオフの状態において、ＲＴＣ１６へ直流電流を供給するための蓄電用コンデンサ（キャパシタ）であり、分極性電極、集電用電極及び電解質により構成される。この電気二重層コンデンサＣＥでは、プラス側の電極が、蓄電電圧Ｖｉｎの出力端子と、逆流防止用のダイオードＤ１のカソード端子と、制限抵抗１４に接続され、マイナス側の電極は接地されている。充電電流は、ダイオードＤ１を介して電流供給回路１３から電気二重層コンデンサＣＥに供給される。一方、放電電流は、制限抵抗１４を介して電気二重層コンデンサＣＥから定電圧回路１５に供給される。
【００２８】
定電圧回路１５は、電気二重層コンデンサＣＥの蓄電量に関わらず、概ね一定のバックアップ電圧を維持するためのレギュレータ回路であり、電気二重層コンデンサＣＥから供給される放電電流に基づいて、バックアップ電圧を生成する。このバックアップ電圧は、例えば、蓄電電圧Ｖｉｎを昇圧することにより生成され、逆流防止用のダイオードＤ３を介して、ＲＴＣ１６に印加される。一定のバックアップ電圧を維持することにより、直流電源Ｖｃｃの遮断時に、ＲＴＣ１６を正常に動作させることができる時間を伸長させることができる。
【００２９】
ＲＴＣ１６には、上述したように、ダイオードＤ２を介して直流電源Ｖｃｃが供給されるとともに、制限抵抗１４、定電圧回路１５及びダイオードＤ３を介して電気二重層コンデンサＣＥから直流電源が供給される。このため、停電、主電源のオフ等により直流電源Ｖｃｃが遮断されたとしても、ＲＴＣ１６を継続的に動作させることができる。
【００３０】
＜コンパレータ回路１１＞
図２は、図１のコンパレータ回路１１の構成例を示した図である。このコンパレータ回路１１は、分圧抵抗Ｒ１，Ｒ２、帰還抵抗Ｒ３及び制限抵抗Ｒ４と、参照電圧Ｖｒｅｆ及び蓄電電圧Ｖｉｎを比較してＳＷ回路制御信号を出力するオペアンプ１１１により構成される。
【００３１】
直流電源Ｖｃｃの電源電圧は、分圧抵抗Ｒ１，Ｒ２により分圧され、その分圧電圧がオペアンプ１１１の非反転入力端子に供給される。電気二重層コンデンサＣＥの蓄電電圧Ｖｉｎは、制限抵抗Ｒ４を介して、オペアンプ１１１の反転入力端子に入力される。帰還抵抗Ｒ３は、オペアンプ１１１の出力端子と非反転入力端子とを接続する帰還路１１２上に設けられる制限抵抗である。
【００３２】
ＳＷ回路制御信号は、ＳＷ回路１２を制御するための信号であり、出力電圧Ｖｏｕｔの電圧レベルが異なる２つの状態、すなわち、ハイ状態及びロー状態からなる。ここでは、ＳＷ回路制御信号がハイ状態である場合の出力電圧ＶｏｕｔをＶＨとし、ロー状態である場合の出力電圧ＶｏｕｔをＶＬとする。このとき、第１参照電圧Ｖ１は、出力電圧ＶｏｕｔがＶＨである場合の参照電圧Ｖｒｅｆであり、第２参照電圧Ｖ２は、出力電圧ＶｏｕｔがＶＬである場合の参照電圧Ｖｒｅｆである。
【００３３】
コンパレータ回路１１が、後述するオープンコレクタ出力又はオープンドレイン出力のコンパレータである場合、参照電圧Ｖ１，Ｖ２は、直流電源ｖｃｃの電源電圧をＶｃとして、図３に示す数式（１）及び（２）により表される。
【００３４】
図４及び図５は、図２のコンパレータ回路１１の動作の一例を示した図である。図４には、反転入力端子に供給される入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係が示されている。出力電圧ＶｏｕｔがＶＨである場合、蓄電電圧Ｖｉｎが第１参照電圧Ｖ１を上回らない限り、ＳＷ回路制御信号は、ハイ状態が維持される。蓄電電圧Ｖｉｎが第１参照電圧Ｖ１を上回れば、ＳＷ回路制御信号は、ロー状態へ切り替えられ、出力電圧ＶｏｕｔはＶＬとなる。
【００３５】
一方、出力電圧ＶｏｕｔがＶＬである場合には、蓄電電圧Ｖｉｎが第２参照電圧Ｖ２を下回らない限り、ＳＷ回路制御信号は、ロー状態が維持される。蓄電電圧Ｖｉｎが第２参照電圧Ｖ２を下回れば、ＳＷ回路制御信号は、ハイ状態へ切り替えられ、出力電圧ＶｏｕｔはＶＨとなる。
【００３６】
図５には、主電源をオンした後の入出力電圧の変化と電気二重層コンデンサＣＥの状態変化とが示されている。時刻ｔ１において主電源をオンすることにより、出力電圧ＶｏｕｔがＶＨに切り替えられれば、蓄電電圧Ｖｉｎが第１参照電圧Ｖ１を上回るまで、ＳＷ回路制御信号は、ハイ状態が維持される。この間、電気二重層コンデンサＣＥは充電され、蓄電電圧Ｖｉｎが徐々に増加する。
【００３７】
時刻ｔ２において蓄電電圧Ｖｉｎが第１参照電圧Ｖ１を上回れば、ＳＷ回路制御信号は、ロー状態へ切り替えられ、電気二重層コンデンサＣＥへの充電電流の供給が遮断される。このとき、出力電圧ＶｏｕｔはＶＬに切り替えられ、蓄電電圧Ｖｉｎが第２参照電圧Ｖ２を下回るまで、ＳＷ回路制御信号は、ロー状態が維持される。この間、電気二重層コンデンサＣＥは、自己放電等により放電し、蓄電電圧Ｖｉｎが緩やかに減少する。
【００３８】
時刻ｔ３において蓄電電圧Ｖｉｎが第２参照電圧Ｖ２を下回れば、ＳＷ回路制御信号は、ハイ状態へ切り替えられ、充電電流の供給が再開される。このとき、出力電圧ＶｏｕｔはＶＨに切り替えられ、蓄電電圧Ｖｉｎが第１参照電圧Ｖ１を上回るまで、ＳＷ回路制御信号は、ハイ状態が維持され、この間、電気二重層コンデンサＣＥは充電される。
【００３９】
時刻ｔ４において蓄電電圧Ｖｉｎが第１参照電圧Ｖ１を上回れば、ＳＷ回路制御信号は、ロー状態へ切り替えられ、充電電流の供給が遮断される。このとき、出力電圧ＶｏｕｔはＶＬに切り替えられ、蓄電電圧Ｖｉｎが第２参照電圧Ｖ２を下回るまで、ＳＷ回路制御信号は、ロー状態が維持され、この間、電気二重層コンデンサＣＥは放電する。
【００４０】
時刻ｔ４以降は、時刻ｔ２から時刻ｔ４までの動作が繰り返される。この様なヒステリシス特性を持たせて充放電を切り替えることにより、電気二重層コンデンサＣＥが常時、充電状態に保持されるのを防止し、且つ参照電圧Ｖ１又はＶ２の近傍で充放電の切り替えが頻繁に生じるのを抑制することができる。
【００４１】
一般に、蓄電量が満充電に近い状態で電気二重層コンデンサＣＥの充電を継続的に行う場合に比べて、上述した様に充放電を繰り返し行う方が、電気二重層コンデンサＣＥの劣化を抑制することができる。
【００４２】
＜ＳＷ回路１２＞
図６は、図１のＳＷ回路１２の構成例を示した図であり、図２のコンパレータ回路１１がオープンコレクタ出力又はオープンドレイン出力のコンパレータである場合のＳＷ回路１２が示されている。このＳＷ回路１２は、オペアンプ１１１の出力をプルアップするためのプルアップ抵抗１７と、抵抗内蔵トランジスタ１２１，１２２（いわゆるデジタルトランジスタ）により構成される。
【００４３】
プルアップ抵抗１７は、コンパレータ回路１１の出力側、すなわち、ＳＷ回路１２の入力側に設けられ、コンパレータ回路１１のハイ側の出力電圧ＶＨを直流電源Ｖｃｃの電源電圧に一致させている。
【００４４】
抵抗内蔵トランジスタ１２１，１２２は、コンパレータ回路１１から制御端子に供給されるＳＷ回路制御信号に基づいて、直流電源Ｖｃｃから供給される直流電流を電流供給回路１３へ出力する。
【００４５】
抵抗内蔵トランジスタ１２１は、制限抵抗１２３，１２４と、ｎｐｎ型のバイポーラトランジスタ１２５により構成される。ＳＷ回路制御信号は、入力電流を制限するための制限抵抗１２３を介して、バイポーラトランジスタ１２５のベース端子に入力される。制限抵抗１２４は、出力電圧を安定させるための抵抗素子であり、バイポーラトランジスタ１２５のエミッタ端子とベース端子とを接続している。バイポーラトランジスタ１２５のベース端子は、接地されている。
【００４６】
抵抗内蔵トランジスタ１２２は、制限抵抗１２６，１２７と、ｐｎｐ型のバイポーラトランジスタ１２８により構成される。バイポーラトランジスタ１２８のベース端子は、入力電流を制限するための制限抵抗１２６を介して、バイポーラトランジスタ１２５のコレクタ端子に接続されている。制限抵抗１２７は、出力電圧を安定させるための抵抗素子であり、バイポーラトランジスタ１２８のエミッタ端子とベース端子とを接続している。バイポーラトランジスタ１２８のエミッタ端子は、直流電源Ｖｃｃに接続され、コレクタ端子から直流電流が出力される。
【００４７】
ＳＷ回路制御信号がＶＬからＶＨへ切り替えられれば、抵抗内蔵トランジスタ１２１及び１２２は、いずれもオンし、電流供給回路１３へ直流電流が供給される。一方、ＳＷ回路制御信号がＶＨからＶＬへ切り替えられれば、抵抗内蔵トランジスタ１２１及び１２２がオフし、電流供給回路１３への直流電流の供給が遮断される。
【００４８】
この様な抵抗内蔵トランジスタ１２１，１２２のスイッチング動作により、電流供給回路１３による充電電流の供給が停止され、或いは、充電電流の供給が再開されるので、蓄電電圧Ｖｉｎに基づく充放電の切り替えを簡素な構成により実現することができる。特に、安価な半導体スイッチング素子を用いて充電回路１０が構成されるので、制御基板１の製造コストを低減させることができる。
【００４９】
＜電流供給回路１３＞
図７は、図１の電流供給回路１３の構成例を示した図である。この電流供給回路１３は、バイアス抵抗Ｒ５，Ｒ６と、ｎｐｎ型のバイポーラトランジスタ１３１，１３２により構成される。電流供給回路１３の入力端子は、バイポーラトランジスタ１３１のコレクタ端子と、バイアス抵抗Ｒ５を介してベース端子とに接続されている。
【００５０】
ＳＷ回路１２から入力端子に供給される直流電流は、バイアス抵抗Ｒ５を介してバイポーラトランジスタ１３１のベース端子に入力される。バイポーラトランジスタ１３１は、ＳＷ回路１２を介して直流電源Ｖｃｃから入力端子に印加される電源電圧Ｖｃによりオンする。
【００５１】
バイポーラトランジスタ１３２のコレクタ端子及びベース端子は、それぞれバイポーラトランジスタ１３１のベース端子及びエミッタ端子に接続されている。電流供給回路１３の出力端子は、バイポーラトランジスタ１３２のエミッタ端子と、バイアス抵抗Ｒ６を介してベース端子とに接続されている。
【００５２】
バイポーラトランジスタ１３１がオンすれば、当該バイポーラトランジスタ１３１を介してバイアス抵抗Ｒ６に直流電流が流れ、出力端子から充電電流として出力される。この充電電流が大きくなり、バイアス抵抗Ｒ６における電圧降下が一定レベルに到達すれば、バイポーラトランジスタ１３２がオンする。
【００５３】
バイポーラトランジスタ１３２がオンすれば、当該バイポーラトランジスタ１３２を介して直流電流がバイアス抵抗Ｒ５に流れ、バイアス抵抗Ｒ５における電圧降下により、バイポーラトランジスタ１３１がオフする。バイポーラトランジスタ１３１がオフすれば、バイアス抵抗Ｒ６を電流が流れなくなるので、バイポーラトランジスタ１３２もオフする。この様な動作を繰り返すことにより、充電電流が一定レベルに維持される。
【００５４】
この様な構成により、電気二重層コンデンサＣＥの蓄電量が満充電に近づいた場合であっても、充電速度が概ね一定に保たれるので、電気二重層コンデンサＣＥの蓄電電圧Ｖｉｎが目標電圧（参照電圧Ｖ１に相当）に到達するまでに要する時間を短縮することができる。
【００５５】
＜ＭＦＰ２００＞
図８は、図１の制御基板１を含む画像形成装置の一構成例を示したブロック図であり、画像形成装置の一例としてＭＦＰ２００が示されている。ＭＦＰ（Multifunction Peripheral：複合機）２００は、スキャナ機能、プリンタ機能及びＦＡＸ（ファクシミリ）機能を備えた画像形成装置であり、商用電源から電力供給される。
【００５６】
このＭＦＰ２００は、制御基板１、電源回路２０１、画像メモリ２０７、モデム２０８、ＮＣＵ（ネットワークコントロールユニット）２０９、バス２１０、読取部２１１、印刷部２１２、操作パネル２１３、ネットワーク通信部２１４、カートリッジ通信部２１５及びカートリッジメモリ２１６により構成される。制御基板１には、ＣＰＵ２０２、ＲＯＭ２０３、ＲＡＭ２０４、ＣＯＤＥＣ２０５及びＲＴＣユニット２０６が実装されている。
【００５７】
電源回路２０１は、商用電源を利用して、制御基板１等に直流電源Ｖｃｃを供給する電源装置であり、商用電源から供給される交流電圧を直流電圧に変換して出力する。この電源回路２０１は、主電源がオフされれば、電源供給を停止する。ＣＰＵ２０２は、バス２１０上のデバイスを制御する制御部であり、ＲＯＭ２０３に保持される制御プログラムに基づいて動作する。ＣＯＤＥＣ２０５は、所定の符号化方式により、データをエンコードし、或いは、デコードする符号化処理部であり、画像データの圧縮処理及び伸長処理を行う。
【００５８】
ＲＴＣユニット２０６は、前述したノイズフィルタＮＦ、充電回路１０、ダイオードＤ１〜Ｄ３、電気二重層コンデンサＣＥ、制限抵抗１４、定電圧回路１５及びＲＴＣ１６により構成される。画像メモリ２０７には、読取部２１１が原稿から読み取った画像データ、プリント用の画像データ、ＦＡＸ受信した画像データ、ＦＡＸ送信用の画像データ等が保持される。
【００５９】
モデム２０８は、画像データを音声信号に変換してＦＡＸ送信し、或いは、ＦＡＸ受信した音声信号を画像データに変換する。ＮＣＵ２０９は、電話回線を利用した着発信制御を行う。操作パネル２１３は、ユーザ操作を受け付ける操作部と、入力情報を表示するディスプレイからなる。ネットワーク通信部２１４は、ＬＡＮ（ローカルエリアネットワーク）を利用した通信制御を行う。
【００６０】
印刷部２１２は、図示しないトナーカートリッジ内のトナーを用いて、画像データを記録紙に印刷する。上記トナーカートリッジは、トナーを収容する着脱式の収容器であり、トナーの使用期限を示す期限情報を保持するためのカートリッジメモリ２１６を有する。トナーの使用期限とは、吸湿等の影響による経時劣化により、品質が使用限界に達する日付である。
【００６１】
カートリッジ通信部２１５は、トナーカートリッジ内のカートリッジメモリ２１６とデータの送受信を行う。このカートリッジ通信部２１５は、例えば、トナーカートリッジがＭＦＰ２００に装着されたことが検知されれば、カートリッジメモリ２１６から期限情報を取得する。
【００６２】
ＣＰＵ２０２は、主電源がオンされれば起動し、初期化処理を行う。この初期化処理では、ＲＴＣユニット２０６内のＲＴＣ１６から時刻情報を取得し、現在の日付及び時刻を示す日時管理データを作成してＲＡＭ２０４内に格納する動作が行われる。ＲＡＭ２０４上の日時管理データは、ＣＰＵ２０２により更新される。
【００６３】
また、ＣＰＵ２０２は、トナーカートリッジがＭＦＰ２００に装着されたことを検知し、カートリッジ通信部２１５によりカートリッジメモリ２１６から取得された期限情報とＲＡＭ２０４上の日時管理データとに基づいて、印刷部２１２の動作を制限する。例えば、トナーの使用期限を過ぎていれば、その旨を示す警告メッセージを操作パネル２１３上に表示し、印刷処理の実行を禁止する動作が行われる。
【００６４】
図９のステップＳ１０１〜Ｓ１０４は、図８のＭＦＰ２００におけるトナーカートリッジ装着時の動作の一例を示したフローチャートである。まず、ＣＰＵ２０２は、トナーカートリッジが装着されれば、カートリッジ通信部２１５に対し、カートリッジメモリ２１６へのアクセスを要求し、カートリッジメモリ２１６から期限情報を取得する（ステップＳ１０１，Ｓ１０２）。
【００６５】
このとき、ＣＰＵ２０２は、トナーの使用期限に到達したか、或いは、使用期限を過ぎていれば、使用期限切れであると判断し、警告メッセージを操作パネル２１３上に表示して、印刷部２１２の動作を制限する（ステップＳ１０３，Ｓ１０４）。
【００６６】
図１０のステップＳ２０１〜Ｓ２０４は、図８のＣＰＵ２０２によるカートリッジメモリ２１６の制御の一例を示したフローチャートである。まず、ＣＰＵ２０２は、カートリッジ通信部２１５を介して、カートリッジメモリ２１６から期限情報を取得し、ＲＡＭ２０４上の日時管理データ、すなわち、現在の日付と比較する（ステップＳ２０１，Ｓ２０２）。
【００６７】
このとき、ＣＰＵ２０２は、トナーの使用期限を示す年月日が現在の日付と一致しているか、或いは、現在の日付よりも小さければ、使用期限に達しているものと判断し、トナーの使用を制限するための使用不可フラグを能動化する（ステップＳ２０３，Ｓ２０４）。この使用不可フラグは、カートリッジメモリ２１６内に保持され、能動化することにより、トナーカートリッジ内のトナーを用いる印刷処理の実行を制限することができる。
【００６８】
本実施の形態によれば、日付及び時刻をカウントして時刻情報を生成するＲＴＣ１６へバックアップ用の直流電流を供給するのに電池ではなく電気二重層コンデンサＣＥを用いるので、電気二重層コンデンサＣＥを装着したまま制御基板１を廃棄することができる。このため、ＲＴＣ１６が実装された制御基板１を廃棄する際の作業効率を向上させることができる。
【００６９】
また、蓄電電圧Ｖｉｎと参照電圧Ｖ１，Ｖ２との比較結果に基づいて充電電流の供給を許可することにより、蓄電電圧Ｖｉｎに応じた充放電の切り替えが行われるので、充電状態に保持される時間を短縮することができる。さらに、蓄電電圧Ｖｉｎとの比較に用いる参照電圧を充電時と放電時とで異ならせることにより、充放電の切り替えが頻繁に生じるのを抑制することができる。このため、電気二重層コンデンサＣＥが常時、充電状態に保持される場合に比べ、電気二重層コンデンサＣＥの劣化を抑制することができる。
【００７０】
なお、本実施の形態では、コンパレータ回路１１がオープンコレクタ又はオープンドレイン出力のコンパレータであり、ＳＷ回路１２が抵抗内蔵トランジスタ１２１，１２２からなる場合の例について説明した。しかし、本発明はコンパレータ回路１１及びＳＷ回路１２の構成をこれに限定するものではない。例えば、プルアップ抵抗１７と抵抗内蔵トランジスタ１２１の内部抵抗との分圧により、抵抗内蔵トランジスタ１２１への入力電圧が低くなるような場合、抵抗内蔵トランジスタ１２１，１２２の誤動作が生じることが考えられる。この様な場合には、抵抗内蔵トランジスタ１２１，１２２に代えて、ＦＥＴ（電界効果トランジスタ）を用いても良い。
【００７１】
また、オープンコレクタ又はオープンドレイン出力のコンパレータ回路１１に代えて、プッシュプル出力のコンパレータをコンパレータ回路１１として用いても良い。この様なコンパレータ回路１１を使用すれば、プルアップ抵抗１７が不要であり、抵抗内蔵トランジスタ１２１，１２２の誤動作を抑制することができる。
【００７２】
コンパレータ回路１１が、プッシュプル出力のコンパレータである場合、参照電圧Ｖｋ（ｋ＝１，２）は、直流電源ｖｃｃの電源電圧Ｖｃと、飽和電圧Ｖｏｋとを用いて、図１１に示す数式（３）により表される。
【００７３】
図１１の数式（３）において、飽和電圧Ｖｏ１（ｋ＝１の場合）は、コンパレータ回路１１の出力がハイ状態であるときの出力電圧Ｖｏｕｔ＝ＶＨであり、飽和電圧Ｖｏ２（ｋ＝２の場合）は、ロー状態であるときの出力電圧Ｖｏｕｔ＝ＶＬである。
【００７４】
また、コンパレータ回路１１が出力電流として一定レベルを越える直流電流を供給可能であれば、ＳＷ回路１２を省いて、コンパレータ回路１１の出力を電流供給回路１３へ直接に供給するような構成であっても良い。
【００７５】
また、本実施の形態では、コンパレータ回路１１の出力を利用してＳＷ回路１２をスイッチングさせることにより、電気二重層コンデンサＣＥへの充電電流の供給を停止させ、或いは、充電電流の供給を再開させる場合の例について説明した。しかし、本発明は電気二重層コンデンサＣＥの充放電を切り替える構成をこれに限定するものではない。例えば、電流供給回路１３と電気二重層コンデンサＣＥとの間、或いは、電流供給回路１３内に充電電流を遮断する遮断器を設け、コンパレータ回路１１の出力を利用して遮断器を制御するような構成のものも本発明には含まれる。
【符号の説明】
【００７６】
１  制御基板
１０  充電回路
１１  コンパレータ回路
１１１  オペアンプ
１２  ＳＷ回路
１２１，１２２  抵抗内蔵トランジスタ
１３  電流供給回路
１５  定電圧回路
１６  ＲＴＣ
１７  プルアップ抵抗
２００  ＭＦＰ
２０１  電源回路
２０２  ＣＰＵ
２０６  ＲＴＣユニット
２１５  カートリッジ通信部
２１６  カートリッジメモリ
ＣＥ  電気二重層コンデンサ
Ｒ１，Ｒ２  分圧抵抗
Ｒ３  帰還抵抗
【図１】
2013113952.tif 000003
【図２】
2013113952.tif 000004
【図３】
2013113952.tif 000005
【図４】
2013113952.tif 000006
【図５】
2013113952.tif 000007
【図６】
2013113952.tif 000008
【図７】
2013113952.tif 000009
【図８】
2013113952.tif 000010
【図９】
2013113952.tif 000011
【図１０】
2013113952.tif 000012
【図１１】
2013113952.tif 000013