(57)【要約】【課題】結晶成長において発生するパーティクルによって形成される欠陥が存在しても、高耐圧特性の半導体素子を提供する。【解決手段】導電性基板１０上に窒化物半導体層２０が積層され、窒化物半導体層２０上に複数種類の電極が備えられた半導体素子であって、積層前又は積層中に生じたパーティクルによる窒化物半導体層２０の欠陥２６の上方には、複数種類の電極のうちいずれか一種類のみが形成され、一種類の電極が導電性基板１０と配線されている。【選択図】図５
2013143402.tif 000002
【特許請求の範囲】
【請求項１】
導電性基板上に窒化物半導体層が積層され、前記窒化物半導体層上に複数種類の電極が備えられた半導体素子であって、
前記積層前又は積層中に生じたパーティクルによる前記窒化物半導体層の欠陥の上方には、前記複数種類の電極のうちいずれか一種類のみが形成され、該一種類の電極が前記導電性基板と配線されていることを特徴とする半導体素子。
【請求項２】
請求項１に記載の半導体素子であって、
前記一種類の電極がソース電極またはドレイン電極であることを特徴とする半導体素子。
【請求項３】
請求項１に記載の半導体素子であって
前記一種類の電極がアノード電極またはカソード電極であることを特徴とする半導体素子。
【請求項４】
請求項１から３のいずれか１項に記載の半導体素子であって、
前記一種類の電極は、各角が互いに等しい大きさの多角形であることを特徴とする半導体素子。
【請求項５】
請求項４に記載の半導体素子であって、
前記多角形は六角形であることを特徴とする半導体素子。
【請求項６】
請求項１から５のいずれか１項に記載の半導体素子であって、
前記窒化物半導体層は、
バッファ層と、
前記バッファ層の上に形成されたチャネル層と、
前記チャネル層の上に形成され、前記チャネル層とヘテロ接合を構成する障壁層と、
を備えることを特徴とする半導体素子。
【請求項７】
請求項６に記載の半導体素子であって、
前記チャネル層は窒化ガリウムで形成され、
前記障壁層は、窒化アルミニウムガリウムで形成されていること
を特徴とする半導体素子。
【請求項８】
請求項６に記載の半導体素子であって、
前記バッファ層は、窒化ガリウムを含んでいること
を特徴とする半導体素子。
【請求項９】
請求項６に記載の半導体素子であって、
前記バッファ層は、
窒化ガリウムで形成されて前記チャネル層と接するカーボンドープ層と、
窒化アルミニウムで形成された層と窒化アルミニウムガリウムで形成された層とが交互に積層された超格子層と、
を含む構成であることを特徴とする半導体素子。
【請求項１０】
請求項１から９のいずれか１項に記載の半導体素子であって、
前記導電性基板がシリコン基板、炭化珪素基板、ホウ化ジルコニウム基板、のいずれか一つの基板であることを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関する。
【背景技術】
【０００２】
近年、高耐圧特性を有し、且つ、大電流を流す用途に用いられるパワーデバイスが盛んに開発されている。このようなパワーデバイスの開発には、高い絶縁破壊電界、高い飽和電子速度を有する材料である窒化物半導体材料が有望視されている。その中でも、ＡｌＧａＮ層とＧａＮ層とがヘテロ接合され、その界面近傍に二次元電子ガス層が形成された窒化物半導体エピタキシャルウェハを製造し、この二次元電子ガス層に電子を走行させて動作させる半導体素子（トランジスタ又はダイオード）が開発されている。
【０００３】
このような半導体素子が形成される窒化物半導体エピタキシャルウェハの製造にはＭＯＣＶＤ装置が広く一般的に使用されている。ＭＯＣＶＤ装置は、半導体層を結晶成長させる反応室と、反応室内を真空状態にする真空ポンプと、基板上に半導体層を結晶成長させる原料ガスを反応室に供給する原料ガス供給器と、が備えられている。
【０００４】
このＭＯＣＶＤ装置を用いて、ＡｌＧａＮ層とＧａＮ層とを含むヘテロ接合構造の窒化物半導体エピタキシャルウェハの製造を行うには、まず、反応室内に基板を導入し、真空ポンプによって反応室内を真空状態にする。反応室内を真空状態に保つことにより、反応室内に存在する残留ガスを除去することができる。反応室内が真空状態になった後、原料ガス供給器から供給された原料ガスを基板の主面上に曝露し、基板の主面と原料ガスとが反応することにより、基板の主面に半導体層を結晶成長し、窒化物半導体エピタキシャルウェハを製造する。
【０００５】
ここで、基板の主面に半導体層を結晶成長する前の準備段階において、反応室内の至る所に、有機金属ガスとアンモニアガスの反応生成物が存在し、反応室内に基板を導入したとき、又は、結晶成長を行っている途中に、そのパーティクルが基板の主面に付着する。
【０００６】
基板の主面にパーティクルが付着した状態で半導体層を結晶成長させると、パーティクル上にも半導体層が結晶成長することとなる。ここで、パーティクル上に結晶成長した半導体層は、正常に結晶成長した半導体層とは異質な半導体層となり、この異質な半導体層が欠陥と定義されている。
【０００７】
欠陥を有する窒化物半導体エピタキシャルウェハを製造し、その欠陥の上方に半導体素子を形成すると、その半導体素子に高電圧（１０００Ｖ程度）を印加した場合、欠陥部分にも高電圧が印加され半導体素子が破壊される。
【０００８】
ところで、半導体層の欠陥を除去する方法としては、特許文献１に、欠陥そのものをエッチングによって除去する方法が開示されている。
【０００９】
また、特許文献２には、半導体素子を形成する前段階で基板の欠陥部分をエッチングによって除去し、そのエッチングによって形成された凹部に絶縁体層を埋め込んで基板を平坦にした後に、その基板の主面に半導体素子が形成された半導体装置が開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開昭５８―１５８９７７号公報
【特許文献２】特開２００６―３３９５５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図６を参照しながら、従来の半導体素子における課題を説明する。
【００１２】
図６（ａ）は、従来の半導体素子の一例を示す平面図、（ｂ）は、従来の半導体素子の他の例を示す平面図である。
【００１３】
一般的にパワーデバイスに用いられる半導体素子は、微細な電極構造が形成された素子部３１０と、その素子部３１０から引き出された電極パッド部３２０と、が備えられている。（図６（ａ）、図６（ｂ）参照）。
【００１４】
電極パッド部３２０の下方に欠陥２６がある場合、特許文献１に開示された方法によって、電極パッド部３２０上方から電極パッド部３２０と共に欠陥２６をエッチングすることができる。これより、電極パッド３２０がエッチングされると同時に欠陥２６が除去される。このとき、エッチングによって電極パッド部３２０上に生じた凹部に、新たな電極を埋め込んでも半導体素子の特性には影響しない。また、基板が導電性基板であれば、新たに埋め込まれた電極と導電性基板を電気的に接続しても問題ない（図６（ａ）参照）。
【００１５】
しかし、微細な電極構造が形成された素子部３１０の下方に欠陥２６がある場合は、素子部３１０上方から素子部３１０と共に欠陥２６をエッチングすると、欠陥２６が除去されると共に、素子部３１０の微細な電極構造もエッチングされることとなる。そのため、素子部３１０の微細な電極構造が断線し、半導体素子として動作不能となる（図６（ｂ）参照）。
【００１６】
また、欠陥を除去する他の方法として、半導体素子が形成される前（つまり、結晶成長終了後の窒化物半導体エピタキシャルウェハ）の状態で、予め窒化物半導体エピタキシャルウェハの上方から欠陥をエッチングする方法が考えられる。欠陥上方の窒化物半導体エピタキシャルウェハの主面上をエッチングし、欠陥を除去すると、窒化物半導体エピタキシャルウェハの主面に凹部が形成される。凹部が形成されると、半導体素子の製造プロセスを行う際に、電極パターンを形成するためのフォトレジストを塗布する工程で、窒化物半導体エピタキシャルウェハの主面上に均一にフォトレジストを塗布することができない問題が生じる。よって、窒化物半導体エピタキシャルウェハの主面上に凹部が形成されることは好ましくない。この問題を解決するために、窒化物半導体エピタキシャルウェハの主面上の凹部に、特許文献２に開示されているように絶縁膜を埋め込めば、凹部がなくなり平坦性が保たれる。これより、半導体素子の製造プロセスを行う上での問題は解消し、絶縁膜の上に半導体素子が形成されることとなる。しかし、半導体素子の動作時に、半導体素子の直下の絶縁膜に電圧が印加されると絶縁膜中に電荷が蓄積されることとなり、半導体素子の特性に悪影響を与えることととなり、好ましくない。
【００１７】
これより、特許文献１及び特許文献２に開示された方法を用いて欠陥のない半導体素子を作製することは困難である。
【００１８】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、窒化物半導体層の結晶成長において発生するパーティクルによる欠陥が当該半導体層に存在しても、高耐圧特性を有する半導体素子を提供することにある。
【課題を解決するための手段】
【００１９】
上記目的を達するために、本発明は次のとおりの構成としている。
【００２０】
本発明に係る半導体素子は、導電性基板上に窒化物半導体層が積層され、前記窒化物半導体層上に複数種類の電極が備えられた半導体素子であって、前記積層前又は積層中に生じたパーティクルによる前記窒化物半導体層の欠陥の上方には、前記複数種類の電極のうちいずれか一種類のみが形成され、該一種類の電極が前記導電性基板と配線されていることを特徴とする。
【００２１】
このような構成により、パーティクルに起因する窒化物半導体層の欠陥の上方には、同一種類の電極が形成されており、その欠陥の上方の電極と導電性基板とが配線されているため、欠陥上方の電極と導電性基板とが同電位となり、窒化物半導体層に欠陥が残存しているにも拘らず高電圧が印加されても破壊されない半導体素子とすることができる。
【００２２】
上記半導体素子であって、前記一種類の電極がソース電極又はドレイン電極であることとする。
【００２３】
このような構成により、欠陥の上方には、ソース電極又はドレイン電極のどちらか一種類の電極が形成されたトランジスタとすることができ、窒化物半導体層に欠陥があっても高耐圧特性に優れたトランジスタとすることができる。
【００２４】
上記半導体素子であって前記一種類の電極がアノード電極またはカソード電極であることとする。
【００２５】
このような構成により、欠陥の上方には、アノード電極又はカソード電極のどちらか一種類の電極が形成されたダイオードとすることができ、窒化物半導体層に欠陥があっても高耐圧特性に優れたダイオードとすることができる。
【００２６】
上記半導体素子であって、前記電極は、各角が互いに等しい大きさの多角形であることとする。
【００２７】
このような構成により、半導体素子（ダイオード又はトランジスタ）を同一平面上に並置させることができ、複数の半導体素子同士を接続させて、大電流を扱うことができる半導体素子とすることができる。
【００２８】
上記半導体素子であって、前記多角形は六角形であることとする。
【００２９】
このような構成により、半導体素子（ダイオード又はトランジスタ）の各角が１２０°となり同一平面上に効率よく配置させることができるため、半導体素子の小型化を図ることができる。
【００３０】
上記の半導体素子であって、前記窒化物半導体層は、バッファ層と、前記バッファ層の上に形成されたチャネル層と、前記チャネル層の上に形成され、前記チャネル層とヘテロ接合を構成する障壁層と、を備えているものとする。
【００３１】
このような構成により、窒化物半導体層の絶縁破壊特性が向上するため、半導体素子に高電圧を印加しても破壊されない半導体素子（ダイオード又はトランジスタ）とすることができる。
【００３２】
上記の半導体素子であって、前記チャネル層は窒化ガリウムで形成され、前記障壁層は、窒化アルミニウムガリウムで形成されているものとする。
【００３３】
このような構成により、窒化物半導体層のチャネル層に二次元電子ガス層を容易に形成することができ、高電子移動度特性の半導体素子（ダイオード又はトランジスタ）とすることできる。
【００３４】
上記の半導体素子であって、前記バッファ層は、窒化ガリウムを含んでいるものとする。
【００３５】
このような構成によると、窒化ガリウムは絶縁破壊電圧が高く、耐熱性に優れていることから、高耐圧特性で大電流容量の半導体素子（ダイオード又はトランジスタ）とすることができる。
【００３６】
上記の半導体素子であって、前記バッファ層は、窒化ガリウムで形成されて前記チャネル層と接するカーボンドープ層と、窒化アルミニウムで形成された層と窒化アルミニウムガリウムで形成された層とが交互に積層された超格子層と、を含む構成であるものとする。
【００３７】
このような構成によると、超格子構造によって、基板の材質に拘らず、窒化物半導体層を形成することができる。
【００３８】
上記の半導体素子であって、前記導電性基板がシリコン基板、炭化珪素基板、又はホウ化ジルコニウム基板のいずれか一つの基板であることとする。
【００３９】
このような構成によれば、基板の上に窒化物半導体で形成されたバッファ層を結晶成長させることができる。例えば、シリコン基板を用いると、安価で大口径の基板とすることができる。炭化珪素基板を用いると、窒化物半導体の結晶性を向上させることができる。また、シリコン基板やホウ化ジルコニウム基板は、高い導電性を有することができる。
【発明の効果】
【００４０】
本発明によれば、窒化物半導体層の結晶成長において発生するパーティクルによる欠陥が当該半導体層に存在しても、高耐圧特性に優れた半導体素子を提供することができる。
【図面の簡単な説明】
【００４１】
【図１】図１は、本発明に係る半導体素子の窒化物半導体エピタキシャルウェハを模式的に示す一部省略断面図である。
【図２】図２は、本発明に係る半導体素子の一実施の形態を示し、（ａ）は平面図、（ｂ）は断面図である。
【図３Ａ】図３Ａは、本発明に係る半導体素子の一実施の形態を示す平面図である。
【図３Ｂ】図３Ｂは、本発明に係る半導体素子の一実施の形態の変形例を示す平面図である。
【図４】図４は、欠陥の一例を示す光学顕微鏡写真である。
【図５】図５は、本発明に係る半導体素子の他の実施の形態を示し、（ａ）は平面図、（ｂ）は断面図である。
【図６】図６は、従来の半導体素子示し、（ａ）は一例を示す平面図、（ｂ）は他の例を示す平面図である。
【発明を実施するための形態】
【００４２】
以下、本発明の実施の形態について説明するが、まず、本発明の半導体素子の形成に用いられる窒化物半導体エピタキシャルウェハを説明した後に、その窒化物半導体エピタキシャルウェハ上に形成される２つの実施形態の半導体素子（ダイオード及びトランジスタ）について説明する。
［窒化物半導体エピタキシャルウェハの説明］
図１及び図４を参照しながら半導体素子に用いられる窒化物半導体エピタキシャルウェハを説明する。
【００４３】
図１は、本発明の半導体素子に用いられる窒化物半導体エピタキシャルウェハを模式的に示す一部省略断面図、図４は、欠陥の一例を示す光学顕微鏡写真である。
【００４４】
本発明に用いられる半導体素子の窒化物半導体エピタキシャルウェハ１００は、導電性基板１０（図面では中間部分を省略している）上に、窒化物半導体層２０が形成されている。
【００４５】
窒化物半導体層２０は、バッファ層２１と、バッファ層２１上に形成されたチャネル層２２と、チャネル層２２上に形成され、チャネル層２２とヘテロ接合を構成する障壁層２３とから構成されており、この窒化物半導体層２０には、その内部に、当該半導体層２０の形成時に生じたパーティクル２５と、このパーティクル２５に起因して形成された欠陥２６が存在している。
【００４６】
導電性基板１０には、シリコン基板が用いられている。シリコン基板を用いると、安価で大口径の基板とすることができる。なお、導電性基板１０は、シリコン基板に限らず、例えば炭化珪素基板、であってもよく、これを用いれば、窒化物半導体層２０の結晶性をより向上させることができる。また、シリコン基板やホウ化ジルコニウム基板を用いた場合は、高い導電性を得ることができる。
【００４７】
導電性基板１０上の一部には、パーティクル２５が付着している。このパーティクル２５は、元々は、結晶成長させるＭＯＣＶＤ装置の反応室内の至る所に存在する有機金属ガスとアンモニアガスの反応生成物であり、窒素と反応したＡｌまたはＧａの塊である。なお、パーティクル２５は、図示例では、導電性基板１０の主面１０ａに付着しているが、これに限らず、結晶成長途中のバッファ層２１、チャネル層２２、障壁層２３のいずれか一つの層又は複数の層に付着している場合もある。
【００４８】
欠陥２６は、パーティクル２５を起点として、バッファ層２１、チャネル層２２、障壁層２３の３層に亘ってＶ字状に形成されると共に、半導体層２０の主面において凹部形状を呈している。
【００４９】
バッファ層２１は、シード層２１ａ、超格子層２１ｂ、カーボンドープ層２１ｃが、この順に導電性基板１０の主面１０ａ上に積層されている。つまり、バッファ層２１の膜厚は、シード層２１ａ、超格子層２１ｂ、カーボンドープ層２１ｃの各膜厚を足し合わせたものであって、例えば、約３．４μmである。
【００５０】
シード層２１ａは、窒化アルミニウム（ＡｌＮ）で形成され、膜厚は、例えば０．１μmである。
【００５１】
超格子層２１ｂは、窒化アルミニウムで形成された第１層と、窒化アルミニウムガリウムＡｌ0.1Ｇａ0.9Ｎで形成された第２層とが、交互に積層された構造である。本実施の形態では、超格子層２１ｂは、第１層と第２層とが、それぞれ１２０回積層されている。第１層の膜厚は、例えば３ｎｍであり、第２層の膜厚は、例えば２０ｎｍであり、これら第１層と第２層とを合計した膜厚は、例えば約２．８μmである。
【００５２】
カーボンドープ層２１ｃは、窒化ガリウムで形成されており、その膜厚は、例えば０．５μmであり、これに含有されている炭素（Ｃ）濃度は、例えば１×１０19ｃｍ-3である。
【００５３】
上述したように、窒化ガリウムを含むバッファ層２１によれば、超格子構造を採用することによって、基板の材質に拘らず、適切なバンド構造を有する窒化物半導体層２０を積層することができる。
【００５４】
チャネル層２２は、窒化ガリウムで形成されており、その膜厚は、例えば１．０μmであり、これに含有されている炭素濃度は、例えば５×１０16ｃｍ-3である。
【００５５】
障壁層２３は、例えば、Ａｌ組成１７％の窒化アルミニウムガリウム（Ａｌ0.17Ｇａ0.83Ｎ）で形成されており、その膜厚は、例えば３０ｎｍである。
【００５６】
チャネル層２２と障壁層２３との界面には、後述する半導体素子２００を動作させるための電子を流すチャネルとして、二次元電子ガス層２４が形成されている。
【００５７】
上述したように、チャネル層２２と障壁層２３とが形成されていると、チャネル層２２に二次元電子ガス層２４が形成された窒化物半導体エピタキシャルウェハを製造することができる。
【００５８】
次に、本発明の半導体素子に係る窒化物半導体エピタキシャルウェハ１００の製造方法について説明する。
【００５９】
まず、導電性基板１０を１０％ＨＦ（フッ酸）溶液で洗浄した後、ＭＯＣＶＤ装置の反応室に導入する。本実施の形態では、ＭＯＣＶＤ装置の反応室内に導電性基板１０を導入した際、パーティクル２５が導電性基板１０に付着している。
【００６０】
次に、導電性基板１０を、流量が１０ｓｌｍ（Ｓｔａｎｄａｒｄ  Ｌｉｔｅｒ  ｐｅｒ  Ｍｉｎｕｔｅ：Ｌ／ｍｉｎ）の水素雰囲気中で基板温度１１００℃に加熱し、導電性基板１０の主面１０ａをクリーニングする。
【００６１】
そして、導電性基板１０及びパーティクル２５の上に、バッファ層２１（シード層２１ａ、超格子層２１ｂ、カーボンドープ層２１ｃ）、チャネル層２２、障壁層２３を、この順に積層して結晶成長を行う。以下、各層の成長条件について説明する。なお、以下の説明において、各数値は例示に過ぎず、本発明を限定するものではない。
【００６２】
まず、シード層２１ａを、ＭＯＣＶＤ装置の反応室内の成長圧力を１３．３ｋＰａとし、基板温度を１１００℃として形成する。ここで、シード層２１ａであるＡｌＮの原料ガスとして、流量を１００μｍｏｌ／ｍｉｎとしたＴＭＡ（トリメチルアルミニウム）と、流量を１２．５ｓｌｍとしたＮＨ3（アンモニア）とを反応室内に供給する。
【００６３】
次に、超格子層２１ｂを、シード層２１ａと同様にして、成長圧力を１３．３ｋＰａとし、基板温度を１１００℃として形成する。超格子層２１ｂを形成する際は、反応室内に供給する原料ガスを交互に切り替えて、ＡｌＮとＡｌ0.1Ｇａ0.9Ｎとを積層する。Ａｌ0.1Ｇａ0.9Ｎの原料ガスとして、流量を８０μｍｏｌ／ｍｉｎとしたＴＭＡと、流量を７２０μｍｏｌ／ｍｉｎとしたＴＭＧ（トリメチルガリウム）と、流量を１２．５ｓｌｍとしたＮＨ3とを反応室内に供給する。なお、超格子層２１ｂのＡｌＮの原料ガスは、シード層２１ａの結晶成長と同様に反応室内に供給する。
【００６４】
次に、カーボンドープ層２１ｃを、シード層２１ａと同様にして、成長圧力を１３．３ｋＰａとし、基板温度を１１００℃として形成する。ここで、カーボンドープ層２１ｃであるＧａＮの原料ガスとして、流量を７２０μｍｏｌ／ｍｉｎとしたＴＭＧと、流量を１２．５ｓｌｍとしたＮＨ3とを反応室内に供給する。なお、カーボンドープ層２１ｃは、ＴＭＧに含まれる炭素を自動的にドーピングし、成長圧力やＴＭＧの流量を変更することで、炭素濃度を調整している。
【００６５】
次に、チャネル層２２を、成長圧力を１００ｋＰａとし、基板温度を１１００℃として形成する。ここで、チャネル層２２であるＧａＮの原料ガスとして、流量を１００μｍｏｌ／ｍｉｎとしたＴＭＧと、流量を１２．５ｓｌｍとしたＮＨ3とを反応室内に供給する。なお、チャネル層２２には、カーボンドープ層２１ｃと同様に、ＴＭＧに含まれる炭素を自動的にドーピングする。
【００６６】
次に、障壁層２３を、シード層２１ａと同様にして、成長圧力を１３．３ｋＰａとし、基板温度を１１００℃として形成する。ここで、障壁層２３であるＡｌ0.17Ｇａ0.83Ｎの原料ガスとして、流量を８μｍｏｌ／ｍｉｎとしたＴＭＡと、流量を５０μｍｏｌ／ｍｉｎとしたＴＭＧと、流量を１２．５ｓｌｍとしたＮＨ3とを反応室内に供給する。
【００６７】
以上の結晶成長工程を経ることにより、窒化物半導体エピタキシャルウェハ１００が製造される。
【００６８】
［半導体素子の第一実施形態（ダイオード）の説明］
次に、図２を参照しながら窒化物半導体エピタキシャルウェハ上の半導体素子について説明する。
【００６９】
図２は、本発明に係る半導体素子の実施の形態であり、（ａ）は平面図、（ｂ）は断面図である。
【００７０】
本実施形態に係る半導体素子２００は、導電性基板１０上に窒化物半導体層２０が積層され、窒化物半導体層２０上に複数種類の電極が備えられた半導体素子であって、積層前又は積層中に生じたパーティクル２５による窒化物半導体層２０の欠陥２６の上方には、複数種類の電極のうちいずれか一種類のみが形成され、一種類の電極が導電性基板１０と配線されているものである。
【００７１】
本実施の形態の窒化物半導体層２０上には、二種類の電極が形成され、その一方を第一電極１、他方を第二電極２としている。
【００７２】
第一電極１は、障壁層２３とオーミック接合された正六角形形状の電極である。この第一電極１は、窒化物半導体層２０上に複数箇所（図２（ａ）に示す例では６箇所）に亘って形成されているが、そのうちのいずれかの第一電極１が欠陥２６上に位置するようにその配置が考慮されている。
【００７３】
第二電極２は、欠陥２６以外の箇所に複数形成されており、障壁層２３とショットキー接合された六角形形状の電極である。この第二電極２は、第一電極１から一定距離離隔され、第一電極１と互いの辺同士が対峙するようにして第一電極１の周囲に配置されている。
【００７４】
これより、第一電極１をカソード電極、第二電極２をアノード電極とするダイオード２００とすることができる。この第一電極１及び第二電極２は共に六角形形状であるため、窒化物半導体エピタキシャルウェハ１００上の同一平面上に効率よく配置することができる。また、複数の第一電極１同士及び第二電極２同士を電気的に並列接続させることにより、大電流容量を扱うことができるダイオードとすることができる。
【００７５】
ここで、第一電極１と導電性基板１０とは、ワイヤーボンディング４によって配線されている（図２（ｂ）参照）。
【００７６】
これより、パーティクル２５に起因する窒化物半導体層の欠陥の上方には、第一電極が形成され、第一電極１と導電性基板１０とが配線されているため、第一電極１と導電性基板１０とが同電位となり、欠陥２６があっても破壊が起こらない半導体素子（ダイオード）とすることができる。
【００７７】
なお、第一電極１と導電性基板１０の配線は、欠陥２６の下方の導電性基板１０側から第一電極１にかけて形成した貫通電極によって配線されていても構わない。
【００７８】
また、第一電極１と第二電極２が逆の構成（つまり、第一電極１が障壁層２３とショットキー接合され、第二電極２が障壁層２３とオーミック接合されている。）でも構わない。  また、欠陥２６の上方に第二電極２が形成され、且つ、第一電極の下方に欠陥２６は存在しない構成であっても構わない。
【００７９】
次に、半導体素子の第一実施形態（ダイオード）の製造方法について説明する。
【００８０】
図３Ａ及び図３Ｂを参照しながら、半導体素子の製造方法について説明する。
【００８１】
図３Ａは、本発明に係る半導体素子の一実施の形態を示す断面図、図３Ｂは、本発明に係る半導体素子の一実施の形態の変形例を示す断面図である。
【００８２】
本実施形態に係る半導体素子２００の製造方法を説明する。この半導体素子２００は、第一電極１及び第二電極２が備えられたダイオードである。
【００８３】
まず、前述した窒化物半導体エピタキシャルウェハ１００を製造した後、窒化物半導体エピタキシャルウェハ１００上の欠陥２６の位置及び欠陥２６の個数を測定する。
【００８４】
この測定は、例えば、窒化物半導体エピタキシャルウェハ１００上の欠陥２６をカウントするパーティクルカウンター等の公知の装置によって行うことができる。
【００８５】
ここで、欠陥２６が複数存在する場合は、第一電極１の六角形の形状の大きさや、角度の調整を行うことによって、すべての欠陥２６の上方に第一電極１だけが位置するように配置する。
【００８６】
例えば、複数の欠陥２６の上方のそれぞれに、第一電極１が位置するように配置する場合は、複数の欠陥２６のうち任意の２つの欠陥２６の距離をｄ、第一電極１同士の距離をＸとしたとき、ｄとＸとの間に、ｄ＝Ｘ、ｄ＝√３Ｘ、ｄ＝２Ｘ、ｄ＝√７Ｘ、ｄ＝３Ｘ、・・・のいずれかの関係が成立するように第一電極１を配置すればよい。第一電極１の周囲には、前述したように第二電極２をそれぞれ配置する。
【００８７】
また、他の配置方法として、第一電極１に代えて第二電極２を配置しても構わない。
【００８８】
上記のように、全ての欠陥２６の上方に複数の第一電極１又は第二電極２のいずれか一方の電極が配置されるように、電極配置の設計作業を行った後、第一電極１と第二電極２の形成を行う。
【００８９】
第一電極１と第二電極２を形成する方法は、スパッタ装置、蒸着装置等の公知の装置を用いて形成する。
【００９０】
その後、第一電極１と導電性基板１０との配線を行う。配線方法は、第一電極１と導電性基板１０とをワイヤーボンディング４によって行う（図２（ｂ）参照）。配線方法は、この方法に限られず、第一電極１と導電性基板１０とが導電位となるように配線されていれば、どのような配線方法でも構わない。
【００９１】
これより、パーティクルに起因する窒化物半導体層２０の欠陥２６の上方には、第一電極１が形成されており、第一電極１と導電性基板１０とが配線されているため、第一電極１と導電性基板１０とが同電位となり、欠陥２６があっても破壊が起こらないダイオードが製造される。
【００９２】
［半導体素子の第二実施形態（トランジスタ）の説明］
次に、図５を参照しながら半導体素子に用いられる窒化物半導体エピタキシャルウェハを説明する。
【００９３】
図５は、本発明に係る半導体素子の他の実施の形態であり、（ａ）は平面図、（ｂ）は断面図である。
【００９４】
なお、上記図２に示した実施形態のものと、同一の構成要素については、同一符号を付してその説明を省略する。
【００９５】
本実施形態にかかる半導体素子２００は、第一電極１の周囲には、複数の第二電極２が配され、第一電極１の周囲及び各第二電極２の周囲に第三電極３が備えられたものである。
【００９６】
欠陥２６の上方に形成された第一電極１の周囲には、複数の第二電極２が形成され、それぞれ障壁層２３とオーミック接合されている。ここで、第一電極はソース電極、第二電極はドレイン電極となる。
【００９７】
第三電極３は、第一電極１の周囲及び各第二電極２の周囲に形成されており、障壁層２３とショットキー接合されている。また、第三電極３の電極の形状は、それぞれ六角形の線形状であり、第三電極３は、第一電極１と第二電極２のいずれからも等距離の位置に形成されている。
【００９８】
このような構成であるため、第一電極１をソース電極、第二電極２をドレイン電極、第三電極３をゲート電極とするトランジスタとすることができる。
【００９９】
なお、第一電極１と第二電極２を逆の構成（つまり、第一電極１をドレイン電極、第二電極２をソース電極）としても構わない。また、欠陥２６の上方に第二電極２が形成され、且つ、欠陥２６の上方に第一電極１が存在しない構成であっても構わない。
【０１００】
これより、パーティクルに起因する窒化物半導体層の欠陥２６の上方には、第一電極１が形成され、第一電極１と導電性基板１０とが配線されているため、第一電極１と導電性基板１０とが同電位となり、欠陥２６があっても破壊が起こらないトランジスタとすることができる。
【０１０１】
次に、半導体素子の第二実施形態（トランジスタ）の製造方法について説明する。
【０１０２】
まず、前述したように欠陥２６の上方に第一電極１又は第二電極２のいずれか一方の電極が配置されるように電極の設計作業を行った後に、第三電極３の設計作業を行う。第三電極３は第一電極１及び第二電極２の周囲に配置するように設計する。
【０１０３】
第三電極３の設計作業を行った後に、第一電極１及び第二電極２を設計した位置に形成し、その後、第三電極３を形成する。第三電極３の形成は、スパッタ装置、蒸着装置等の公知の装置を用いて形成する。
【０１０４】
第三電極３を形成した後、第一電極１と導電性基板１０の配線を行う。第一電極１と導電性基板１０の配線方法は、第一電極１と導電性基板１０とが導電位となるように配線されていれば、どのような配線方法でも構わない。
【０１０５】
これより、パーティクル２５に起因する窒化物半導体層２０の欠陥の上方には、第一電極１が形成され、第一電極１と導電性基板１０とが配線されているため、第一電極１と導電性基板１０とが同電位となり、欠陥２６があっても破壊が起こらないトランジスタを製造することができる。
【符号の説明】
【０１０６】
１  第一電極
１０  導電性基板
２０  窒化物半導体層
２５  パーティクル
２６  欠陥
１００  窒化物半導体エピタキシャルウェハ
２００  半導体素子
【図１】
2013143402.tif 000003
【図２】
2013143402.tif 000004
【図３Ａ】
2013143402.tif 000005
【図３Ｂ】
2013143402.tif 000006
【図５】
2013143402.tif 000007
【図６】
2013143402.tif 000008
【図４】
2013143402.tif 000009