(57)【要約】【課題】  ラインメモリ数が１フレーム分に満たないメモリに適用可能、且つ、様々な入力水平同期信号の周波数に適用可能な汎用性の高い表示コントローラ回路を提供する。【解決手段】  ラインデータの入力タイミングを規定する外部同期信号に同期して、１ライン分のラインデータをメモリ１２に書き込むライン書き込み処理、及び、ラインデータの出力タイミングを規定する内部同期信号に同期して、１ライン分のラインデータをメモリ１２から読み出すライン読み出し処理の実行を制御するメモリ制御部１３と、外部同期信号の遷移タイミングを計測して、ライン書き込み処理にかかるライン書き込み時間を求める計測処理、及び、ライン書き込み時間に基づいて、内部同期信号の周波数を設定するための設定値を求める内部信号制御処理を実行する計測部１６と、計測部１６が求めた設定値に基づいて、内部同期信号を生成する内部同期信号生成部１４と、を備える。【選択図】        図１
2013113875.tif 000002
【特許請求の範囲】
【請求項１】
複数のラインデータで構成されるフレームデータを表示可能な表示パネルに対し、前記フレームデータを出力する表示コントローラ回路であって、
前記フレームデータと、前記ラインデータの入力タイミングを規定する外部同期信号を受け付ける入力データ処理部と、
複数の前記ラインデータを記憶するメモリと、
前記外部同期信号に同期して周期的に、１ライン分の前記ラインデータを前記メモリに書き込むライン書き込み処理、及び、前記ラインデータの出力タイミングを規定する内部同期信号に同期して周期的に、１ライン分の前記ラインデータを前記メモリから読み出すライン読み出し処理の実行を制御するメモリ制御部と、
前記外部同期信号の遷移タイミングを計測して、前記ライン書き込み処理の繰り返し周期であるライン書き込み時間を求める計測処理、及び、前記ライン書き込み時間に基づいて、前記内部同期信号の周波数を設定するための設定値を求める内部信号制御処理を実行する計測部と、
前記計測部が求めた前記設定値に基づいて、前記内部同期信号を生成する内部同期信号生成部と、
前記メモリ制御部が前記メモリから読み出した前記ラインデータを、前記表示パネルが利用可能なデータ形式にフォーマット変換して出力する出力データ処理部と、を備えることを特徴とする表示コントローラ回路。
【請求項２】
前記計測部が、前記内部信号制御処理において、前記ライン書き込み時間と時間設定係数とを乗算して、前記ライン読み出し処理の繰り返し周期であるライン読み出し時間を求め、前記ライン読み出し期間に基づいて前記設定値を求めることを特徴とする請求項１に記載の表示コントローラ回路。
【請求項３】
複数の時間設定係数を記憶した第１レジスタを備え、
前記計測部が、前記内部信号制御処理において、外部入力により、前記複数の時間設定係数の内の１つを選択し、選択された前記時間設定係数と前記ライン書き込み時間を乗算して前記ライン読み出し時間を求め、前記ライン読み出し期間に基づいて前記設定値を求めることを特徴とする請求項１に記載の表示コントローラ回路。
【請求項４】
前記計測部が、前記フレームデータ単位で前記計測処理及び前記内部信号制御処理を実行することを特徴とする請求項１〜３の何れか１項に記載の表示コントローラ回路。
【請求項５】
前記計測部が、前記フレームデータ単位で前記計測処理を実行し、前回の前記フレームデータにおける前記ライン書き込み時間と、現在の前記フレームデータにおける前記ライン書き込み時間の差を変動量として求め、前記変動量が変更対象範囲内の場合に、現在の前記ライン書き込み時間に基づいて、前記内部信号制御処理を実行する第１処理を実行することを特徴とする請求項１〜３の何れか１項に記載の表示コントローラ回路。
【請求項６】
前記計測部が、
前記フレームデータ単位で前記計測処理を実行し、前回の前記フレームデータにおける前記ライン書き込み時間と、現在の前記フレームデータにおける前記ライン書き込み時間の差を変動量として求め、前記変動量が変更対象範囲内の場合に、現在の前記ライン書き込み時間に基づいて、前記内部信号制御処理を実行する第１処理と、
前記フレームデータ単位で前記計測処理及び前記内部信号制御処理を実行する第２処理と、を実行可能に構成され、
外部入力に基づいて、前記第１処理または前記第２処理の何れか１つを選択的に実行することを特徴とする請求項１〜３の何れか１項に記載の表示コントローラ回路。
【請求項７】
複数の前記変更対象範囲を記憶した第２レジスタを備え、
前記計測部が、前記第１処理において、外部入力に基づいて、前記複数の変更対象範囲から１つの前記変更対象範囲を選択することを特徴とする請求項５または６に記載の表示コントローラ回路。
【請求項８】
前記計測部は、前記計測処理において、前記フレームデータの先頭ラインデータに対応した前記内部同期信号の遷移タイミングを計測して、前記ライン書き込み時間を求めることを特徴とする請求項４〜７の何れか１項に記載の表示コントローラ回路。
【請求項９】
前記計測部は、前記計測処理において、前記フレームデータの先頭から所定数のラインデータに対応した前記内部同期信号の遷移タイミングを複数回計測し、前記内部同期信号の遷移タイミングの間隔の平均値または中間値を算出し、前記ライン書き込み時間を求めることを特徴とする請求項４〜７の何れか１項に記載の表示コントローラ回路。
【請求項１０】
前記計測部は、前記計測処理で求めた前記ライン書き込み時間が、前記表示パネルが表示可能な最小時間に基づいて設定された異常判定時間より短い場合は、前記内部信号制御処理において、前記最小時間に基づいて前記設定値を求めることを特徴とする請求項１〜９の何れか１項に記載の表示コントローラ回路。
【請求項１１】
前記出力データ処理部は、前記ライン書き込み時間が、前記表示パネルが表示可能な最小時間に基づいて設定された異常判定時間より短い場合は、黒い画面を表示する異常時用フレームデータを出力することを特徴とする請求項１〜１０の何れか１項に記載の表示コントローラ回路。
【請求項１２】
前記メモリ制御部が、前記ライン読み出し処理の対象となる前記ラインデータの順序を規定したライン読み出し選択ルールに基づいて、読み出し対象ラインを設定し、前記読み出し対象ラインに対する前記ライン読み出し処理を実行可能に構成されていることを特徴とする請求項１〜１１の何れか１項に記載の表示コントローラ回路。
【請求項１３】
請求項１〜１２の何れか１項に記載の前記表示コントローラ回路の内、前記入力データ処理部、前記メモリ、前記メモリ制御部、前記内部同期信号生成部、及び、前記出力データ処理部からなる第１表示コントローラ回路が構成された主ＬＳＩと、
前記表示コントローラ回路の前記計測部と、前記外部同期信号を受け付け、前記計測部に出力する副入力データ処理部からなる第２表示コントローラ回路が構成された副ＬＳＩと、を備えることを特徴とする表示コントローラ装置。
【請求項１４】
前記副ＬＳＩは、前記計測部が求めた前記設定値を、前記主ＬＳＩに対し、Ｉ２Ｃ形式またはＳＰＩ形式のデータで出力することを特徴とする請求項１３に記載の表示コントローラ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のラインデータで構成されるフレームデータを表示可能な表示パネルに対し、前記フレームデータを出力する表示コントローラ回路及び表示コントローラ装置に関する。
【背景技術】
【０００２】
従来の画像表示装置は、図４に示すように、映像データを表示可能な液晶ディスプレイやＣＲＴ等の表示パネル２と、表示パネル２に映像データを出力する表示コントローラ回路１００を備えて構成されている。
【０００３】
ここで、映像データは、１画面分のＲＧＢ（赤、緑、青）データであるフレームデータを複数備えて構成され、フレームデータは、１ライン分のラインデータを複数備えて構成されている。また、データ階調は、ＲＧＢ各８ビットである。尚、ここでは、データ階調がＲＧＢ各８ビットの場合について説明するが、データ階調は、画像表示装置によって異なり、１０ビットや６ビットであっても良い。映像データは、ここでは、ＦＨＤ（フルハイビジョン）のデータであり、１フレームデータのラインデータ数は１０８０、１ラインデータのピクセル数は１９２０となっている。尚、ここでは、映像データがＦＨＤの場合について説明するが、ＷＸＧＡ等であっても良い。ＷＸＧＡの映像データを表示する画像表示装置の場合、１フレームデータのラインデータ数は７６８または７２０、１ラインデータのピクセル数は、１３６６ピクセルまたは１２８０ピクセルとなっている。更に、表示パネル２上に動画を表示する場合、６０Ｈｚの画像表示装置では、１秒間に６０枚のフレームデータを、１２０Ｈｚの画像表示装置では、１秒間に１２０枚のフレームデータを表示する。
【０００４】
表示コントローラ回路１００は、図４に示すように、入力映像データＩＤ、入力垂直同期信号ＩＶＳ、入力水平同期信号ＩＨＳ、入力データイネーブル信号ＩＤＥを受け付ける入力データ処理部１０１と、ラインデータＩＤ１〜ＩＤｎ（ｎは１つのフレームデータを構成するラインデータの数、ＦＨＤではｎ＝１０８０）を記憶するメモリ１０２と、フレーム読み出しタイミングを規定する出力垂直同期信号ＯＶＳ、ライン読み出しタイミングを規定する出力水平同期信号ＯＨＳ、有効な映像データを出力する期間を示す出力データイネーブル信号ＯＤＥを生成しメモリ制御部１０３に出力する内部同期信号生成部１０４と、入力水平同期信号ＩＨＳに同期して１ライン分のラインデータをメモリ１０２に書き込むライン書き込み処理、及び、出力水平同期信号ＯＨＳに同期して１ライン分のラインデータをメモリ１０２から読み出すライン読み出し処理の実行を制御するメモリ制御部１０３と、メモリ制御部１０３がメモリ１０２から読み出したラインデータを、表示パネル２が利用可能なデータ形式にフォーマット変換して出力する出力データ処理部１０５と、を備えて構成されている。
【０００５】
続いて、表示コントローラ回路１００の動作について、図５及び図６を基に説明する。
【０００６】
ここで、図５は、入力映像データＩＤ、入力垂直同期信号ＩＶＳ、入力水平同期信号ＩＨＳ、入力データイネーブル信号ＩＤＥ、出力映像データＯＤ、出力垂直同期信号ＯＶＳ、出力水平同期信号ＯＨＳ、出力データイネーブル信号ＯＤＥの一例を示している。また、図６は、メモリ１０２の構成を示しており、ここでは、ＦＨＤの映像データの１フレーム分、１０８０ラインのラインメモリを備える場合について示している。
【０００７】
図５に示すように、表示コントローラ回路１００には、入力垂直同期信号ＩＶＳに同期して、入力映像データＩＤを構成するフレームデータが入力され、入力水平同期信号ＩＨＳに同期して、各フレームデータを構成するラインデータが入力される。尚、水平同期信号ＩＨＳの立ち下がりから次の立ち下がりまでの時間で規定されるライン書き込み時間ＴＩＲは、有効なラインデータＩＤｉ（ｉ＝１〜ｎ）が入力される有効データ期間と、有効なラインデータが入力されていない期間であるＨブランクで構成されている。また、垂直同期信号ＩＶＳの立ち下がりから次の立ち下がりまでの時間ＴＩＦは、ｎライン分のライン書き込み時間ＴＩＲ（ＴＩＲ×ｎ）と、有効なデータが入力されていないＶブランクを含んで構成されている。更に、入力データイネーブル信号ＩＤＥは、水平同期信号ＩＨＳの内、有効な映像データが入力されている有効データ期間はＨレベルに、それ以外の期間はＬレベルに設定されている。
【０００８】
表示コントローラ回路１００は、メモリ制御部１０３が、ライン書き込み処理において、入力データ処理部１０１が受け付けたラインデータＩＤ１〜ＩＤｎを、入力水平同期信号ＩＨＳに同期して、メモリ１０２のラインＬ１〜ラインＬ１０７９に順次書き込む。更に、表示コントローラ回路１００は、メモリ制御部１０３が、ライン読み出し処理において、内部同期信号生成部１０４が入力水平同期信号ＩＨＳとは独立して生成する出力水平同期信号ＯＨＳに同期して、メモリ１０２から順次ラインデータＯＤ１〜ＯＤｎを読み出す。図４に示す表示コントローラ回路１００では、外部入力される入力映像データＩＤを、入力水平同期信号ＩＨＳに同期して受け付け、出力映像データＯＤを、入力水平同期信号ＩＨＳとは独立して生成された出力水平同期信号ＯＨＳに同期して出力するように構成されていることから、出力映像データＯＤを乱れのない安定した信号として出力することができる。
【０００９】
表示コントローラ回路１００は、ライン書き込み処理毎に、入力データイネーブル信号ＩＤＥが立ち上がるタイミングで、ライトポインタｗｐをラインＬ０〜ラインＬ１０７９の順に１ずつ移動させる。ライトポインタｗｐが最終ラインであるラインＬ１０７９にある場合は、ラインＬ０に移動させる。同様に、表示コントローラ回路１００は、ライン読み出し処理毎に、出力データイネーブル信号ＯＤＥが立ち上がるタイミングで、リードポインタｒｐを、ラインＬ０〜ラインＬ１０７９の順に１ずつ移動させる。リードポインタｒｐが最終ラインであるラインＬ１０７９にある場合は、ラインＬ０に移動させる。
【００１０】
ところで、表示コントローラ回路１００は、図５に示すように、ライン書き込み処理及びライン読み出し処理を、並行して実行するように構成されている。このため、ライン書き込み時間ＴＩＲとライン読み出し時間ＴＯＲが異なり、ライトポインタｗｐの移動速度とリードポインタｒｐの移動速度が異なる場合、一方のポインタを他方のポインタが追い越すと、画質が悪化、或いは、画像が破綻してしまうという問題がある。
【００１１】
より具体的には、リードポインタｒｐの移動速度がライトポインタｗｐの移動速度より早い場合、リードポインタｒｐがライトポインタｗｐを追い越すと、読み出されるラインデータは、１つ前のフレームデータにおけるラインデータとなってしまう。即ち、表示パネル２上において、画像の一部に、１つ前のフレームデータにおけるラインデータが表示されることになり、画像が破綻してしまう。また、ライトポインタｗｐの移動速度がリードポインタｒｐの移動速度より速い場合、ライトポインタｗｐがリードポインタｒｐを追い越すと、読み出されるラインデータは、１つ後のフレームデータにおけるラインデータとなってしまう。即ち、表示パネル２上において、画像の一部に、１つ後のフレームデータにおけるラインデータが表示されることになり、画像が破綻してしまう。
【００１２】
ここで、画像の破綻を回避するための技術としては、例えば、１フレーム分のラインメモリを備える表示コントローラ回路において、出力垂直同期信号ＯＶＳを、入力垂直同期信号ＩＶＳに同期させる構成が開示されている（例えば、特許文献１参照）。特許文献１に記載の表示コントローラ回路では、メモリが１フレーム分のラインメモリを備える場合を想定していることから、リードポインタｒｐの移動速度がライトポインタｗｐの移動速度より速い場合、ライトポインタｗｐがラインＬ１０７９に対する書き込み処理を行っているときに、リードポインタｒｐの移動を開始すれば、出力垂直同期信号ＯＶＳを、入力垂直同期信号ＩＶＳに同期させるのみで、画像破綻を回避可能である。
【００１３】
しかしながら、近年、チップサイズの増大によるコストアップが問題となっており、表示コントローラ回路１００で使用されるメモリ１０２についても、ラインメモリの数を低減することが望まれているが、特許文献１に記載の表示コントローラ回路では、１フレーム分のラインメモリを備える場合について想定しており、メモリが１フレーム分より少ないラインメモリしか備えない場合については想定していない。
【００１４】
ここで、図７は、メモリ１０２が、２００ラインのラインメモリで構成されている場合について示している。図７に示すメモリ１０２では、１０８０ラインのＦＨＤのフレームデータを表示する場合、６回ループして使用することになる。図７に示す２００ラインのメモリでは、１フレーム分のラインメモリを備えるメモリに比べ、読み出し処理における周波数の制限範囲が急激に狭くなる。
【００１５】
具体的には、図７に示す２００ラインのメモリ１０２では、リードポインタｒｐの移動速度がライトポインタｗｐの移動速度より早い場合、周波数制限が一番緩くなる、即ち、リードポインタｒｐの移動速度を最も早く設定できるのは、ライトポインタｗｐがラインＬ１９９の時に、リードポインタｒｐの移動をラインＬ０から開始する場合である。ＦＨＤのデータの場合、ライトポインタｗｐが最終ライン、即ち、６ループ目のラインＬ８０に対するライン書き込み処理を完了するまでに、リードポインタｒｐが最終ラインの１つ前のライン、即ち、６ループ目のラインＬ７９に対する読み出し処理を完了しなければ、ｒｐがｗｐに追いつくことはない。この場合、リードポインタｒｐが１０８０ライン進む間に、ライトポインタｗｐが１０８０−１９９＝８８１ライン進むので、ｒｐ／ｗｐ＝１．２２６倍以上のスピードに設定すると、画像破綻が生じてしまう。
【００１６】
また、上記とは逆に、ライトポインタｗｐの移動速度がリードポインタｒｐの移動速度より早い場合、周波数制限が一番緩くなる、即ち、リードポインタｒｐの移動速度を最も遅く設定できるのは、ライトポインタｗｐとリードポインタｒｐの移動開始をラインＬ０から同時に行う場合である。ＦＨＤのデータの場合、ライトポインタｗｐが、フレームデータの１０８０番目のラインデータを書き込むライン、即ち、６ループ目のラインＬ８０に対するライン書き込み処理を実行するときに、リードポインタｒｐが、５ループ目のラインＬ８１（フレームデータの８８１番目のラインデータ）の読み出し処理を開始していれば、ｒｐがｗｐに追い越されることはない。この場合、リードポインタｒｐが８８１ライン進む間に、ライトポインタｗｐが１０８０ライン進むので、ｒｐ／ｗｐ＝０．８１６倍以下のスピードに設定すると、画像破綻が生じてしまう。
【００１７】
以上より、メモリが、１フレーム分以下のラインメモリを備える表示コントローラ回路では、画像の破綻を回避するためには、移動速度の速いポインタが、移動速度の遅いポインタを追い越さないように、リードポインタｒｐの移動速度を設定する必要があった。即ち、リードポインタｒｐの移動速度は、入力水平同期信号ＩＨＳ及び入力データイネーブル信号ＩＤＥの周波数に依存し、ライトポインタｗｐの移動速度は出力水平同期信号ＯＨＳ及び出力データイネーブル信号ＯＤＥに依存するため、入力水平同期信号ＩＨＳ及び入力データイネーブル信号ＩＤＥとの関係に基づいて、出力水平同期信号ＯＨＳ及び出力データイネーブル信号ＯＤＥを設定する必要がある。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２０００−２８４７４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、従来の表示コントローラ回路は、特定の周波数の出力水平同期信号ＯＨＳ及び出力データイネーブル信号ＯＤＥを生成する構成であったため、メモリが、１フレーム分以下のラインメモリを備える表示コントローラ回路では、入力水平同期信号ＩＨＳ及び入力データイネーブル信号ＩＤＥの種類別、即ち、入力映像データＩＤの種類別、表示パネルの種類別に、表示コントローラ回路を作成する必要が生じ、汎用性が乏しいという問題があった。
【００２０】
本発明は上記の問題に鑑みてなされたものであり、その目的は、ラインメモリ数が１フレーム分に満たないメモリに適用可能、且つ、様々な入力水平同期信号の周波数に適用可能な汎用性の高い表示コントローラ回路を提供する点にある。
【課題を解決するための手段】
【００２１】
上記目的を達成するための本発明に係る表示コントローラ回路は、複数のラインデータで構成されるフレームデータを表示可能な表示パネルに対し、前記フレームデータを出力する表示コントローラ回路であって、前記フレームデータと、前記ラインデータの入力タイミングを規定する外部同期信号を受け付ける入力データ処理部と、複数の前記ラインデータを記憶するメモリと、前記外部同期信号に同期して周期的に、１ライン分の前記ラインデータを前記メモリに書き込むライン書き込み処理、及び、前記ラインデータの出力タイミングを規定する内部同期信号に同期して周期的に、１ライン分の前記ラインデータを前記メモリから読み出すライン読み出し処理の実行を制御するメモリ制御部と、前記外部同期信号の遷移タイミングを計測して、前記ライン書き込み処理の繰り返し周期であるライン書き込み時間を求める計測処理、及び、前記ライン書き込み時間に基づいて、前記内部同期信号の周波数を設定するための設定値を求める内部信号制御処理を実行する計測部と、前記計測部が求めた前記設定値に基づいて、前記内部同期信号を生成する内部同期信号生成部と、前記メモリ制御部が前記メモリから読み出した前記ラインデータを、前記表示パネルが利用可能なデータ形式にフォーマット変換して出力する出力データ処理部と、を備えることを特徴とする。
【００２２】
上記特徴の本発明に係る表示コントローラ回路は、前記計測部が、前記内部信号制御処理において、前記ライン書き込み時間と時間設定係数とを乗算して、前記ライン読み出し処理の繰り返し周期であるライン読み出し時間を求め、前記ライン読み出し期間に基づいて前記設定値を求める。
【００２３】
上記特徴の本発明に係る表示コントローラ回路は、複数の時間設定係数を記憶した第１レジスタを備え、前記計測部が、前記内部信号制御処理において、外部入力により、前記複数の時間設定係数の内の１つを選択し、選択された前記時間設定係数と前記ライン書き込み時間を乗算して前記ライン読み出し時間を求め、前記ライン読み出し期間に基づいて前記設定値を求める。
【００２４】
上記特徴の本発明に係る表示コントローラ回路は、前記計測部が、前記フレームデータ単位で前記計測処理及び前記内部信号制御処理を実行する。
【００２５】
上記特徴の本発明に係る表示コントローラ回路は、前記計測部が、前記フレームデータ単位で前記計測処理を実行し、前回の前記フレームデータにおける前記ライン書き込み時間と、現在の前記フレームデータにおける前記ライン書き込み時間の差を変動量として求め、前記変動量が変更対象範囲内の場合に、現在の前記ライン書き込み時間に基づいて、前記内部信号制御処理を実行する第１処理を実行する。
【００２６】
上記特徴の本発明に係る表示コントローラ回路は、前記計測部が、前記フレームデータ単位で前記計測処理を実行し、前回の前記フレームデータにおける前記ライン書き込み時間と、現在の前記フレームデータにおける前記ライン書き込み時間の差を変動量として求め、前記変動量が変更対象範囲内の場合に、現在の前記ライン書き込み時間に基づいて、前記内部信号制御処理を実行する第１処理と、前記フレームデータ単位で前記計測処理及び前記内部信号制御処理を実行する第２処理と、を実行可能に構成され、外部入力に基づいて、前記第１処理または前記第２処理の何れか１つを選択的に実行する。
【００２７】
上記特徴の本発明に係る表示コントローラ回路は、複数の前記変更対象範囲を記憶した第２レジスタを備え、前記計測部が、前記第１処理において、外部入力に基づいて、前記複数の変更対象範囲から１つの前記変更対象範囲を選択する。
【００２８】
上記特徴の本発明に係る表示コントローラ回路は、前記計測部は、前記計測処理において、前記フレームデータの先頭ラインデータに対応した前記内部同期信号の遷移タイミングを計測して、前記ライン書き込み時間を求める。
【００２９】
上記特徴の本発明に係る表示コントローラ回路は、前記計測部は、前記計測処理において、前記フレームデータの先頭から所定数のラインデータに対応した前記内部同期信号の遷移タイミングを複数回計測し、前記内部同期信号の遷移タイミングの間隔の平均値または中間値を算出し、前記ライン書き込み時間を求める。
【００３０】
上記特徴の本発明に係る表示コントローラ回路は、前記計測部は、前記計測処理で求めた前記ライン書き込み時間が、前記表示パネルが表示可能な最小時間に基づいて設定された異常判定時間より短い場合は、前記内部信号制御処理において、前記最小時間に基づいて前記設定値を求める。
【００３１】
上記特徴の本発明に係る表示コントローラ回路は、前記出力データ処理部は、前記ライン書き込み時間が、前記表示パネルが表示可能な最小時間に基づいて設定された異常判定時間より短い場合は、黒い画面を表示する異常時用フレームデータを出力する。
【００３２】
上記特徴の本発明に係る表示コントローラ回路は、前記メモリ制御部が、前記ライン読み出し処理の対象となる前記ラインデータの順序を規定したライン読み出し選択ルールに基づいて、読み出し対象ラインを設定し、前記読み出し対象ラインに対する前記ライン読み出し処理を実行可能に構成されている。
【００３３】
上記目的を達成するための本発明に係る表示コントローラ装置は、上記特徴の前記表示コントローラ回路の内、前記入力データ処理部、前記メモリ、前記メモリ制御部、前記内部同期信号生成部、及び、前記出力データ処理部からなる第１表示コントローラ回路が構成された主ＬＳＩと、前記表示コントローラ回路の前記計測部と、前記外部同期信号を受け付け、前記計測部に出力する副入力データ処理部からなる第２表示コントローラ回路が構成された副ＬＳＩと、を備えることを特徴とする。
【００３４】
上記特徴の本発明に係る表示コントローラ装置は、前記副ＬＳＩが、前記計測部が求めた前記設定値を、前記主ＬＳＩに対し、Ｉ２Ｃ形式またはＳＰＩ形式のデータで出力する。
【発明の効果】
【００３５】
上記特徴の表示コントローラ回路によれば、ラインデータの入力タイミングを規定する外部同期信号、具体的には、入力水平同期信号ＩＨＳの遷移タイミングまたは入力データイネーブル信号ＩＤＥの遷移タイミングを計測し、ライン書き込み時間を求めて、出力水平同期信号ＯＨＳまたは出力データイネーブル信号ＯＤＥの周波数を、自動的に設定することができる。即ち、出力水平同期信号ＯＨＳまたは出力データイネーブル信号ＯＤＥの周波数を、入力水平同期信号ＩＨＳまたは入力データイネーブル信号ＩＤＥの周波数に追従させて設定することから、搭載されるメモリのラインメモリ数が異なる場合でも、入力映像データの種類が異なる場合でも、同じ表示コントローラ回路で画像破綻に対応できる。更に、上記特徴の表示コントローラ回路は、ラインメモリ数の異なる任意のメモリを利用でき、メモリ以外の構成については同じ構成が適用できることから、メモリ容量の削減によるコスト削減効果に加え、設計工数の削減によるコスト削減効果を期待できる。
【００３６】
尚、様々な映像データに対応する方法としては、内部同期信号生成部１０４のレジスタに、図５の時間ＴＯＲを設定し、当該時間ＴＯＲに基づいて、出力水平同期信号ＯＨＳの周波数を設定することが考えられる。しかし、出力水平同期信号ＯＨＳの周波数は、映像データの種類等に応じて設定する必要があり、映像データが異なると、内部同期信号生成部１０４のレジスタに設定する時間ＴＯＲの値を異なる値に設定する必要が生じる。この場合は、外部で最適な周波数を算出する必要があり、設定作業が繁雑になる。更に、複数種類の映像データを表示するための表示コントローラ回路では、映像データの種類が切り替わる毎に、最適な周波数の算出と設定を実行しなければならず、手間がかかる。
【００３７】
これに対し、上記特徴の表示コントローラ回路によれば、出力水平同期信号の周波数を、入力水平同期信号の周波数に追従させて自動的に設定することから、最適な周波数の算出や設定作業を簡素化できる。
【００３８】
更に、上記特徴の表示コントローラ回路において、ライン書き込み時間に時間設定係数を乗算して、出力水平同期信号の周波数の設定値を求めるように構成すれば、例えば、入力映像データのデータ容量と出力映像データのデータ容量が異なる場合や、ラインデータの書き込み順と読み出し順が異なる場合でも、時間設定係数の変更のみで、最適な設定が可能になる。
【００３９】
ここで、入力映像データのデータ容量と出力映像データのデータ容量が異なる場合とは、例えば、入力映像データを拡大して出力する場合等である。この場合、時間設定係数は、データ容量の比で設定可能であることから、最適な周波数を算出する場合に比べ、演算が簡易であり、設定にかかる手間を簡素化できる。また、ラインデータの書き込み順と読み出し順が異なる場合とは、例えば、図７において、ライトポインタｗｐが、ラインＬ１〜ラインＬ１９９まで順に移動し、リードポインタｒｐが、偶数ラインＬ０、Ｌ２、・・・、Ｌ１９８、奇数ラインＬ１、Ｌ３、・・・、Ｌ１９９の順に移動する場合が考えられる。
【００４０】
また、上記特徴の表示コントローラ回路において、予め複数の時間設定係数を設定しておき、選択するように構成すれば、例えば、入力映像データのデータ容量と出力映像データのデータ容量が異なる場合や、ラインデータの書き込み順と読み出し順が異なる場合が混在する表示パネルにおいても、時間設定係数の切り替えのみで対応でき、設定作業を簡素化できる。
【００４１】
更に、上記特徴の表示コントローラ回路において、ライン書き込み時間を求める計測処理及び内部同期信号の設定値を求める内部信号制御処理を、フレームデータ毎に行うように構成すれば、フレームデータ単位で最適な設定値を求めることができ、設定値の精度を向上させることができる。また、ライン書き込み時間の変動量が変更対象範囲内の場合にのみ、内部同期信号の設定値を変更する構成にすれば、変更回数を低減して、表示コントローラ回路の消費電力の低減を図ることができる。更に、フレームデータ毎に行うか、変動量が変更対象範囲内の場合のみ行うかを設定可能に構成すれば、フレームデータ毎の設定値の精度を優先するか、消費電力の低減を優先するかを選択可能になり、利用形態に応じた設定が可能になる。
【００４２】
また、上記特徴の表示コントローラ回路において、ライン書き込み時間の変動量が変更対象範囲内の場合にのみ、内部同期信号の設定値を変更する構成にした場合に、更に、変更対象範囲を任意に変更できるように構成すれば、例えば、入力映像データの入力タイミングを常に固定する場合、１００Ｈｚと１２０Ｈｚのフレームレートの入力映像データだけに対応するケース、６０Ｈｚから１２８Ｈｚまでのすべてのフレームレートに対応するケース等、入力映像データの種類に応じた設定を容易に行える。
【００４３】
上記特徴の表示コントローラ回路において、先頭のラインデータに対応した内部同期信号の遷移タイミングを計測してライン書き込み時間を求めるように構成すれば、回路規模を削減できる。また、先頭から所定数のラインデータに対応した内部同期信号の遷移タイミングを複数回計測し、計測した遷移タイミングの間隔の平均値をライン書き込み時間として求めれば、ライン書き込み時間の測定精度を向上させることができる。更に、計測した遷移タイミングの間隔の中間値を、ライン書き込み時間として求めれば、例えば、突発的に他のライン書き込み時間より大幅に期間の長いライン書き込み時間が生じた場合でも、当該ライン書き込み時間による影響を緩和することができる。
【００４４】
上記特徴の表示コントローラ回路において、ライン書き込み時間が異常判定時間より短い場合に、表示パネルが表示可能な最小時間に基づいて設定値を求めるように構成すれば、表示パネルが表示不可能なタイミングで出力映像データが送られるのを防止できる。更に、ライン書き込み時間が異常判定時間より短い場合に、異常時用フレームデータを出力するように構成すれば、乱れのある映像を表示することがなくなる。
【００４５】
上記特徴の表示コントローラ装置によれば、表示コントローラ回路の内、入力データ処理部、メモリ、メモリ制御部、内部同期信号生成部、及び、出力データ処理部からなる第１表示コントローラ回路が構成された主ＬＳＩと、表示コントローラ回路の計測部と、外部同期信号を受け付け、計測部に出力する副入力データ処理部からなる第２表示コントローラ回路が構成された副ＬＳＩと、を備える。このように構成すれば、既存の表示コントローラ回路を用いて主ＬＳＩを構成することができるので、副入力データ処理部及び計測部のみで構成された副ＬＳＩを追加するだけで、本発明に係る表示コントローラ回路を実現できる。
【００４６】
また、上記特徴の表示コントローラ装置において、副ＬＳＩが、設定値をＩ２Ｃ形式やＳＰＩ形式のデータで出力するように構成すれば、Ｉ２ＣインターフェースやＳＰＩインターフェースを備える既存の表示コントローラ回路を利用することが可能になる。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る表示コントローラ装置及び表示パネルの第１実施形態における概略構成を示す概略ブロック図である。
【図２】入力映像データ、入力垂直同期信号、入力水平同期信号、入力データイネーブル信号、出力映像データ、出力垂直同期信号、出力水平同期信号、出力データイネーブル信号の波形例を示す波形図である。
【図３】本発明に係る表示コントローラ装置及び表示パネルの第２実施形態における概略構成を示す概略ブロック図である。
【図４】従来技術に係る表示コントローラ装置及び表示パネルの概略構成を示す概略ブロック図である。
【図５】入力映像データ、入力垂直同期信号、入力水平同期信号、入力データイネーブル信号、出力映像データ、出力垂直同期信号、出力水平同期信号、出力データイネーブル信号の波形例を示す波形図である。
【図６】ラインメモリ数が１０８０のメモリの構成とポインタの移動方向を示す概略ブロック図である。
【図７】ラインメモリ数が２００のメモリの構成とポインタの移動方向を示す概略ブロック図である。
【発明を実施するための形態】
【００４８】
以下、本発明に係る表示コントローラ回路（以下、適宜「本発明回路」と略称する）及び表示コントローラ装置（以下、適宜「本発明装置」と略称する）の実施形態を図面に基づいて説明する。
【００４９】
〈第１実施形態〉
本発明に係る表示コントローラ装置の第１実施形態について、図１及び図２を基に説明する。
【００５０】
本発明装置ＤＵ１の構成について、図１を基に説明する。本発明装置ＤＵ１は、図１に示すように、液晶ディスプレイやＣＲＴ等で構成され、本発明回路１Ａから出力される映像データＸＤを表示する表示パネル２と、入力映像データＩＤを受け付け、表示パネル２で利用可能な映像データＸＤに変換し、表示パネル２に対して出力する表示コントローラ回路１Ａを備えて構成されている。
【００５１】
ここで、入力映像データＩＤは、本実施形態では、１フレームデータ当たりのラインデータ数が１０８０、１ラインデータ当たりのピクセル数が１９２０のＦＨＤ形式の映像データを想定している。更に、フレームデータは、ＲＧＢデータであり、ＲＧＢ夫々のデータ階調が８ビットの場合を想定している。尚、フレームデータの色数、データ階調及びデータ形式等は、これに限るものではない。１０８０ライン×１９２０ピクセルのＦＨＤ形式ではなく、７６８ライン×１３６６ピクセルまたは７２０ライン×１２８０ピクセルのＷＸＧＡ形式のデータ等、他の形式であっても良い。更に、色数が４色のデータであっても良いし、データ階調が１０ビットや６ビットであっても良い。
【００５２】
表示パネル２は、本実施形態では、ＦＨＤ形式の映像データ、即ち、１フレームデータ当たり１０８０ラインデータの映像データを表示可能に構成されている。尚、表示パネル２の構成については、これに限るものではなく、入力映像データＩＤが、ＷＸＧＡ形式等の他の形式の映像データである場合に、当該他の形式の映像データを表示可能であっても良い。更に、表示対象の入力映像データＩＤが複数種類ある場合は、複数の形式の映像データを表示可能であっても良い。
【００５３】
本発明回路１Ａは、フレームデータと、ラインデータの入力タイミングを規定する外部同期信号を受け付ける入力データ処理部１１と、複数のラインデータを記憶するメモリ１２と、外部同期信号に同期して周期的に、１ライン分のラインデータをメモリ１２に書き込むライン書き込み処理、及び、ラインデータの出力タイミングを規定する内部同期信号に同期して周期的に、１ライン分のラインデータをメモリ１２から読み出すライン読み出し処理の実行を制御するメモリ制御部１３と、外部同期信号の遷移タイミングを計測して、ライン書き込み処理の繰り返し周期であるライン書き込み時間を求める計測処理、及び、ライン書き込み時間に基づいて、内部同期信号の周波数を設定するための設定値を求める内部信号制御処理を実行する計測部１６と、計測部１６が求めた設定値に基づいて、内部同期信号を生成する内部同期信号生成部１４と、メモリ制御部１３がメモリ１２から読み出したラインデータを、表示パネル２が利用可能なデータ形式にフォーマット変換して出力する出力データ処理部１５と、を備えている。
【００５４】
入力データ処理部１１は、入力映像データＩＤ、入力垂直同期信号ＩＶＳ、入力水平同期信号ＩＨＳ、及び、入力データイネーブル信号ＩＤＥを受け付け、入力映像データＩＤの画質調整を行い、後述するメモリ制御部１３に、入力映像データＩＤ、入力垂直同期信号ＩＶＳ、入力水平同期信号ＩＨＳ、及び、入力データイネーブル信号ＩＤＥを出力する。ここで、図２は、本実施形態における各種信号の信号波形を示している。尚、本実施形態では、図２の入力映像データＩＤ、入力垂直同期信号ＩＶＳ、入力水平同期信号ＩＨＳ及び入力データイネーブル信号ＩＤＥの入力タイミング及び波形が、図５に示す従来の入力タイミング及び波形と同じである場合を想定しているが、これに限るものではない。各信号の極性が逆であっても良い。
【００５５】
更に、入力データ処理部１１は、計測部１６に、外部同期信号として、入力水平同期信号ＩＨＳを出力する。尚、入力データ処理部１１は、入力水平同期信号ＩＨＳではなく、入力データイネーブル信号ＩＤＥを出力するように構成しても良いし、入力水平同期信号ＩＨＳと入力データイネーブル信号ＩＤＥの両方を出力するように構成しても良い。本実施形態の入力データ処理部１１は、更に、計測部１６に対し、フレームデータの先頭のラインデータを認識するために、入力垂直同期信号ＩＶＳを出力する。
【００５６】
メモリ１２は、本実施形態では、１つのラインデータを記憶するラインメモリの数が２００の不揮発性メモリであり、ラインＬ０〜Ｌ１９９までアドレスが割り当てられている。また、本実施形態では、ライン書き込み速度がライン読み出し速度より遅い場合、即ち、（ライン書き込み時間ＴＩＲ−Ｈブランクの時間）が（ライン読み出し処理の繰り返し周期であるライン読み出し時間ＴＯＲ−Ｈブランクの時間）より長い場合を想定している。更に、メモリ１２は、あるアドレスのラインメモリに対するライン書き込み処理の実行中に、他のアドレスのラインメモリに対する読み出し処理を同時に実行することが可能に構成されている。
【００５７】
メモリ制御部１３は、図２に示す入力データイネーブル信号ＩＤＥがＨレベルになると、ライトポインタｗｐの値をインクリメントし（ライトポインタｗｐの値が１９９の場合は０にする）、ライトポインタｗｐが示すラインメモリに、入力された入力映像データＩＤを構成するラインデータＩＤｉ（ｉ＝１〜ｎ、本実施形態ではｎ＝１０８０）を書き込む。また、メモリ制御部１３は、出力データイネーブル信号ＯＤＥがＨレベルになると、リードポインタｒｐの値をインクリメントし（リードポインタｒｐの値が１９９の場合は０にする）、リードポインタｒｐが示すラインメモリから、ラインデータＩＤｉを読み出し、出力データ処理部１５に出力する。また、後述する計測部１６において、異常判定された場合は、出力データ処理部１５に対し、異常判定信号を出力する。
【００５８】
内部同期信号生成部１４は、本実施形態では、図２に示す入力垂直同期信号ＩＶＳの立ち下がりから出力垂直同期信号ＯＶＳの立ち下がりまでの時間Ｔ１、出力側の１フレーム期間ＴＯＦ（図示せず）において、出力垂直同期信号ＯＶＳの最初の立ち下がりから、出力データイネーブル信号ＯＤＥが最初にＨレベルになる周期の先頭を示す出力水平同期信号ＯＨＳの立ち下がりまでの時間Ｔ２、出力垂直同期信号ＯＶＳがＨレベルに遷移した後、出力水平同期信号ＯＨＳの最初の立ち下がりから出力データイネーブル信号ＯＤＥの最初の立ち上がりまでの時間Ｔ３、及び、ライン読み出し時間ＴＯＲを設定するためのレジスタを備えている。内部同期信号生成部１４は、時間Ｔ１〜Ｔ３、ＴＯＲの設定に従って、出力垂直同期信号ＯＶＳ、出力水平同期信号ＯＨＳ、出力データイネーブル信号ＯＤＥを生成し、メモリ制御部１３に出力する。尚、本実施形態では、内部同期信号の周波数を設定するための設定値として、ライン読み出し時間ＴＯＲを想定しているが、これに限るものではなく、内部同期信号の周波数等、他の値を設定値として用いても良い。
【００５９】
尚、時間Ｔ１〜Ｔ３は、図２に示すように、ライトポインタｗｐが図７に示すラインＬ１９９のときに、リードポインタｒｐがラインＬ０となるように設定される。
【００６０】
計測部１６は、本実施形態では、フレームデータ単位で計測処理及び内部信号制御処理を実行するように構成されており、入力垂直同期信号ＩＶＳの立ち下がりから出力垂直同期信号ＯＶＳの立ち下がりまでの時間Ｔ１の間に、計測処理を実行する。更に、図示しないが、計測部１６は、入力水平同期信号ＩＨＳがＬレベルになると０にリセットされ、動作クロックに同期して１ずつインクリメントするカウンタを備えている。更に、計測部１６は、表示パネル２が表示可能な最小時間と、当該最小時間に基づいて設定された異常判定時間とを記憶した異常判定用レジスタを備えている。
【００６１】
計測部１６は、計測処理において、フレームデータの先頭ラインデータに対応した水平同期信号ＯＨＳの遷移タイミングを計測して、ライン書き込み時間を求める。より具体的には、先ず、入力垂直同期信号ＩＶＳのＬレベルからＨレベルへの遷移を検出して、フレームデータの先頭を認識する。フレームデータの先頭が認識されると、最初の入力水平同期信号ＩＨＳの立ち下がりで、カウンタのカウント動作を開始し、次の入力水平同期信号ＩＨＳの立ち下がりにより、カウンタが０にリセットされる直前の値（カウンタの最大値）を、ライン書き込み時間ＴＩＲとして求める。
【００６２】
尚、入力水平同期信号ＩＨＳの立ち上がりから次の立ち上がりまでの時間を計測しても良いし、入力データイネーブル信号ＩＤＥの立ち上がりから次の立ち上がりまでの時間、或いは、立ち下がりから次の立ち下がりまでの時間を計測するように構成しても良い。また、本実施形態では、フレームデータの先頭ラインデータに対応した入力水平同期信号ＩＨＳの遷移タイミングを計測して、ライン書き込み時間を求めたが、これに限るものではない。例えば、フレームデータの先頭から所定数のラインデータに対応した入力水平同期信号ＩＨＳの遷移タイミングを複数回計測し、計測した遷移タイミングの間隔の平均値または中間値を算出してライン書き込み時間を求めても良い。この場合において、平均値または中間値を算出するためのラインデータ数を、外部から任意に設定できるように構成するのも好適である。
【００６３】
計測部１６は、内部信号制御処理において、計測処理で求めたライン書き込み時間ＴＩＲと異常判定用レジスタの異常判定時間を比較する異常判定処理を行う。ライン書き込み時間ＴＩＲが異常判定時間より長い場合は、計測処理で求めたライン書き込み時間ＴＩＲをライン読み出し時間ＴＯＲとし、内部同期信号生成部１４のレジスタに書き込む。内部同期信号生成部１４のレジスタのライン読み出し時間ＴＯＲの更新は、出力垂直同期信号ＯＶＳが立ち下がるタイミングで行う。これにより、１フレームデータ内でのライン読み出し時間ＴＯＲは一定となり、安定したライン読み出し処理が可能になる。
【００６４】
計測部１６は、計測処理で求めたライン書き込み時間ＴＩＲが、異常判定時間より短い場合は、最小時間に基づいて設定値を求める。より具体的には、当該最小時間を、ライン読み出し時間ＴＯＲとして、内部同期信号生成部１４のレジスタに書き込む。更に、異常判定結果を、メモリ制御部１３に対して出力する。
【００６５】
出力データ処理部１５は、メモリ制御部１３から、ラインデータＯＤｉ（ｉ＝１〜１０８０）、出力垂直同期信号ＯＶＳ、出力水平同期信号ＯＨＳ、及び、出力データイネーブル信号ＯＤＥを受け付け、ラインデータＯＤｉを表示パネル２が利用可能なデータ形式にフォーマット変換して出力する。出力データ処理部１５は、メモリ制御部１３から異常判定信号を受け付けた場合は、黒い画面を表示する異常時用ラインデータで構成される異常時用フレームデータを出力する。
【００６６】
本発明回路１Ａでは、ライン読み出し時間ＴＯＲをライン書き込み時間ＴＩＲと同じ時間に設定することで、ライトポインタｗｐとリードポインタｒｐの一方のポインタが他方のポインタを追い越すのを防止する。また、本発明回路１Ａでは、本発明回路１Ａが自動的に、ライン読み出し時間ＴＯＲをライン書き込み時間ＴＩＲに追従設定するので、本発明回路１Ａに、異なるライン書き込み時間の映像データＩＤが入力された場合でも、外部から設定変更等を行うことなく、画像破綻を回避できる。
【００６７】
尚、本実施形態では、入力データ処理部１１から、計測部１６に、外部同期信号を入力する構成としたが、入力データ処理部１１を介さずに、直接計測部１６に入力する構成であっても良い。また、計測部１６は、異常判定処理を行わず、常に、ライン読み出し時間ＴＯＲをライン書き込み時間ＴＩＲと同じ値に設定する構成であっても良い。
【００６８】
〈第２実施形態〉
本発明に係る表示コントローラ装置の第２実施形態について、図１及び図２を基に説明する。
【００６９】
上記第１実施形態では、ライン読み出し時間をライン書き込み時間と同じ時間に設定する場合について説明したが、本実施形態では、計測部１６において、ライン読み出し処理の繰り返し周期であるライン読み出し時間をライン書き込み時間とは異なる時間に設定する場合について説明する。
【００７０】
本発明装置ＤＵ１の構成について、図１を基に説明する。本発明装置ＤＵ１は、上記第１実施形態と同様に、本発明回路１Ａから出力される映像データＸＤを表示する表示パネル２と、入力映像データＩＤを受け付け、表示パネル２で利用可能な映像データＸＤに変換し、表示パネル２に対して出力する本発明回路１Ａを備えて構成されている。
【００７１】
ここで、入力映像データＩＤの構成は、上記第１実施形態と同じであり、１フレームデータ当たりのラインデータ数が１０８０のＦＨＤ形式の映像データを想定している。
【００７２】
表示パネル２は、本実施形態では、１フレームデータ当たり１２０４ラインデータの映像データを表示するように構成されている。
【００７３】
本発明回路１Ａは、上記第１実施形態と同様に、入力データ処理部１１、メモリ１２、メモリ制御部１３、計測部１６、内部同期信号生成部１４、及び、出力データ処理部１５を備えており、入力データ処理部１１、メモリ１２、メモリ制御部１３、及び、内部同期信号生成部１４の構成は、上記第１実施形態と同じである。
【００７４】
出力データ処理部１５は、本実施形態では、入力映像データＩＤのラインデータ数（１０８０）より、表示パネル２に出力する映像データＸＤのラインデータ数（１２０４）が多いことから、入力映像データＩＤに均等にダミーデータを挿入して、映像データＸＤを生成し表示パネル２に出力する。具体的には、出力データ処理部１５は、メモリ制御部１３から出力された１フレームデータ当たり１０８０ラインデータの映像データＯＤに、均等に１２４のダミーラインデータを挿入して、１フレームデータ当たり１２０４ラインデータの映像データＸＤに変換する。
【００７５】
計測部１６は、本実施形態では、上記第１実施形態と同様に、フレームデータ単位で計測処理及び内部信号制御処理を実行するように構成されており、入力垂直同期信号ＩＶＳの立ち下がりから出力垂直同期信号ＯＶＳの立ち下がりまでの時間Ｔ１の間に、計測処理を実行する。尚、計測処理の実行方法は、上記第１実施形態と同じである。
【００７６】
ここで、本実施形態では、入力される映像データＩＤの１フレームデータ当たりのラインデータ数より、表示パネル２に出力する映像データＸＤの１フレームデータ当たりのラインデータ数が多くなっている（拡大画像を出力する）。このような場合には、ライン読み出し時間ＴＯＲをライン書き込み時間ＴＩＲと同じ値に設定すると、ダミーラインデータを挿入し出力するときは、ライン読み出し処理が一時停止することになるため、本発明回路１Ａから映像データＸＤを出力するのにかかる時間が、本発明回路１Ａに入力映像データＩＤを入力する時間より長くなる。即ち、ライトポインタｗｐの平均移動速度より、リードポインタｒｐの平均移動速度が遅くなり、ライトポインタｗｐがリードポインタｒｐを追い越す可能性が出てくるため、ライン読み出し時間を、ライン書き込み時間より短く設定する必要がある。
【００７７】
計測部１６は、内部信号制御処理において、ライン書き込み時間と時間設定係数とを乗算してライン読み出し時間ＴＯＲを求め、ライン読み出し期間ＴＯＲに基づいて設定値を求める。具体的には、例えば、フレームデータ全体で、書き込み時間ＴＩＦと読み出し時間ＴＯＦが同じになるように、映像データＩＤのラインデータ数と映像データＸＤのラインデータ数の比（１より小さい値）を時間設定係数とする。尚、映像データＩＤのラインデータ数が、映像データＸＤのラインデータ数より多い場合（縮小して画像表示を行う場合等）でも、映像データＩＤのラインデータ数と映像データＸＤのラインデータ数の比（１より大きい値）を時間設定係数とすることで、対応可能である。また、ライン読み出し時間をライン書き込み時間と同じに設定する場合は、時間設定係数を１に設定すれば良い。
【００７８】
このように、時間設定係数を設定可能に構成することで、映像データＩＤのラインデータ数と映像データＸＤのラインデータ数が異なる場合でも、簡易且つ容易な設定で、ライトポインタｗｐとリードポインタｒｐの一方のポインタが他方のポインタを追い越すことがない表示コントローラ回路を実現できる。
【００７９】
尚、本実施形態において、計測部１６に、複数の時間設定係数を記憶した第１レジスタを設け、内部信号制御処理において、外部入力により、複数の時間設定係数から１つの時間設定係数を選択し、選択された時間設定係数とライン書き込み時間ＴＩＲを乗算してライン読み出し時間ＴＯＲを求めるように構成しても良い。外部入力の方法としては、例えば、時間設定係数の選択用のレジスタを設ける、或いは、入力端子から時間設定係数選択用データを入力する等が考えられる。
【００８０】
〈第３実施形態〉
本発明に係る表示コントローラ装置の第３実施形態について、図１及び図２を基に説明する。
【００８１】
上記第１実施形態及び第２実施形態では、フレームデータ単位で、フレームデータ毎に、計測処理及び内部信号制御処理を実行する場合について説明したが、本実施形態では、計測部１６における内部信号制御処理の実行タイミングが異なる場合について説明する。
【００８２】
本発明装置ＤＵ１の構成について、図１を基に説明する。本発明装置ＤＵ１は、上記第１実施形態と同様に、本発明回路１Ａから出力される映像データＸＤを表示する表示パネル２と、入力映像データＩＤを受け付け、表示パネル２で利用可能な映像データＸＤに変換し、表示パネル２に対して出力する表示コントローラ回路を備えて構成されている。
【００８３】
ここで、入力映像データＩＤの構成は、上記第１実施形態と同じであり、１フレームデータ当たりのラインデータ数が１０８０のＦＨＤ形式の映像データを想定している。
【００８４】
表示パネル２は、本実施形態では、１フレームデータ当たりのラインデータ数が１０８０のＦＨＤ形式の映像データ等、複数種類の映像データを表示可能に構成されている。
【００８５】
本発明回路１Ａは、上記第１実施形態及び第２実施形態と同様に、入力データ処理部１１、メモリ１２、メモリ制御部１３、計測部１６、内部同期信号生成部１４、及び、出力データ処理部１５を備えており、入力データ処理部１１、メモリ１２、メモリ制御部１３、内部同期信号生成部１４、及び、出力データ処理部１５の構成は、上記第１実施形態と同じである。
【００８６】
計測部１６は、本実施形態では、フレームデータ単位で計測処理を実行し、前回のフレームデータにおけるライン書き込み時間と、現在のフレームデータにおけるライン書き込み時間の差を変動量として求め、変動量が変更対象範囲内の場合に、現在のライン書き込み時間に基づいて、内部信号制御処理を実行する第１処理を実行するように構成されている。尚、計測処理及び内部信号制御処理の実行方法は、上記第１実施形態と同じである。
【００８７】
具体的には、ライン書き込み時間を記憶するレジスタを用意しておき、計測処理の実行後、当該レジスタに記憶された前回のフレームデータのライン書き込み時間と、計測処理で求めたライン書き込み時間の時間差を変動量として求める。計測部１６は、変動量が所定の閾値より大きい場合、即ち、変更対象範囲内の場合は、内部信号制御処理を実行し、上記レジスタのライン書き込み時間を更新する。
【００８８】
例えば、入力映像データＩＤの入力周波数が、１００Ｈｚと１２０Ｈｚの２つに限られている場合には、変更対象範囲を、１００Ｈｚと１２０Ｈｚで切り替わったことを検出できる値に設定する。このように構成すれば、内部信号制御処理の実行回数を少なくして消費電力を抑えることが可能になり、特に、入力映像データＩＤの種類が限られている場合には有用である。
【００８９】
尚、本実施形態では、変更対象範囲が設定されている場合（第１処理）について説明したが、第１処理とフレームデータ単位で計測処理及び内部信号制御処理を実行する第２処理を実行可能に構成し、外部入力に基づいて、第１処理または第２処理の何れか１つを選択的に実行するように構成しても良い。外部入力の方法としては、例えば、第１処理及び第２処理の選択用のレジスタを設ける、或いは、入力端子から第１処理及び第２処理の選択用データを入力する等が考えられる。
【００９０】
また、本実施形態において、計測部１６が、複数の変更対象範囲を記憶した第２レジスタを備え、第１処理において、外部入力に基づいて、複数の変更対象範囲から１つの変更対象範囲を選択するように構成しても良い。更に、例えば、外部からアクセス可能なレジスタを設け、変更対象範囲を直接設定できるように構成しても良い。
【００９１】
更に、本実施形態において、第２実施形態と同様に、時間設定係数を用いてライン読み出し処理を実行可能に構成しても良い。
【００９２】
〈第４実施形態〉
本発明に係る表示コントローラ装置の第４実施形態について、図１及び図２を基に説明する。
【００９３】
上記第１実施形態及び第２実施形態では、ライン０〜ライン１９９までこの順に、ライン書き込み処理及びライン読み出し処理を実行する場合について説明したが、本実施形態では、ライン読み出し処理を実行する順序が異なる場合について説明する。
【００９４】
本発明装置ＤＵ１の構成について、図１を基に説明する。本発明装置ＤＵ１は、上記第１実施形態と同様に、本発明回路１Ａから出力される映像データＸＤを表示する表示パネル２と、入力映像データＩＤを受け付け、表示パネル２で利用可能な映像データＸＤに変換し、表示パネル２に対して出力する表示コントローラ回路を備えて構成されている。
【００９５】
ここで、入力映像データＩＤの構成は、上記第１実施形態と同じであり、１フレームデータ当たりのラインデータ数が１０８０のＦＨＤ形式の映像データを想定している。
【００９６】
表示パネル２は、１フレームデータ当たりのラインデータ数が１０８０のＦＨＤ形式の映像データ等、１または複数種類の映像データを表示可能に構成されている。尚、本実施形態の表示パネル２は、搭載された液晶ドライバの発熱対策のために、メモリ１２に格納されているラインデータの偶数ラインと奇数ラインをまとめて読み出すことを要求するものである。
【００９７】
本発明回路１Ａは、上記第１実施形態と同様に、入力データ処理部１１、メモリ１２、メモリ制御部１３、計測部１６、内部同期信号生成部１４、及び、出力データ処理部１５を備えており、入力データ処理部１１、メモリ１２、内部同期信号生成部１４、及び、出力データ処理部１５の構成は、上記第１実施形態と同じである。  
【００９８】
メモリ制御部１３は、本実施形態では、ライン読み出し処理の対象となるラインデータの順序を規定したライン読み出し選択ルールに基づいて、読み出し対象ラインを設定し、読み出し対象ラインに対するライン読み出し処理を実行可能に構成されている。ここでは、表示パネル２の要求に応じて、ライン読み出し選択ルールとして、偶数ラインＬ０〜Ｌ１９８、奇数ラインＬ１〜Ｌ１９９の順にライン読み出し処理を実行する。
【００９９】
計測部１６は、本実施形態では、上記第１実施形態と同様に、フレームデータ単位で計測処理及び内部信号制御処理を実行するように構成されている。計測処理及び内部信号制御処理の実行方法は、上記第１実施形態と同じである。尚、上記第３実施形態と同様に、ライン書き込み時間の変動量が大きい場合のみ内部信号制御処理を実行する第１処理を実行するように構成しても良いし、第１処理及び第２処理を選択的に実行可能に構成しても良い。
【０１００】
本実施形態では、メモリ制御部１３におけるライン読み出し処理において、リードポインタｒｐが、偶数ラインに対するライン読み出し処理と奇数ラインに対するライン読み出し処理の切り替え時に、ラインＬ０またはＬ１に戻るため、リードポインタｒｐの移動速度の制限範囲はより厳しくなる。しかし、例えば、図２に示す時間Ｔ１〜Ｔ３を、ライトポインタｗｐがラインＬ１００（メモリ１２の容量の半分）にあるときに、リードポインタｒｐの移動をＬ０から開始するように設定し、ライン書き込み時間ＴＩＲをライン読み出し時間ＴＯＲとすれば、ポインタの一方が他方を追い越すことはなくなる。即ち、ライン読み出し処理の対象となるラインデータの順序が異なる場合でも、ライン読み出し速度をライン書き込み速度に追従させ、且つ、内部同期信号生成部１４のレジスタを適切に設定するのみで対応できる。
【０１０１】
〈第５実施形態〉
本発明に係る表示コントローラ装置の第２実施形態について、図３を基に説明する。
【０１０２】
本実施形態では、上記第１〜第４実施形態とは、本発明装置ＤＵ２の構成が異なる場合について説明する。
【０１０３】
本発明装置ＤＵ２の構成について、図３を基に説明する。本発明装置ＤＵ２は、本発明回路１Ｂから出力される映像データＸＤを表示する表示パネル２と、入力データ処理部１１、メモリ１２、メモリ制御部１３、内部同期信号生成部１４、出力データ処理部１５、及び、Ｉ２Ｃ／ＳＰＩインターフェース部１７からなる第１表示コントローラ回路が構成された主ＬＳＩ１０Ａと、計測部１６と、外部同期信号を受け付け、計測部１６に出力する副入力データ処理部１８からなる第２表示コントローラ回路が構成された副ＬＳＩ１０Ｂと、を備えて構成されている。本実施形態では、主ＬＳＩ１０Ａと副ＬＳＩ１０Ｂの２つのＬＳＩで本発明回路１Ｂを構成している。
【０１０４】
尚、表示パネル２の構成は、上記第１実施形態と同じである。また、入力映像データＩＤの構成は、上記第１実施形態と同じであり、フレームデータが１０８０のラインデータを備えている。
【０１０５】
更に、主ＬＳＩ１０Ａのメモリ１２、メモリ制御部１３、及び、出力データ処理部１５の構成は、上記第１実施形態〜第４実施形態の構成と同じである。
【０１０６】
主ＬＳＩ１０Ａの入力データ処理部１１は、外部から、入力映像データＩＤ、入力垂直同期信号ＩＶＳ、入力水平同期信号ＩＨＳ、及び、入力データイネーブル信号ＩＤＥを受け付け、入力映像データＩＤの画質調整を行い、後述するメモリ制御部１３に、入力映像データＩＤ、入力垂直同期信号ＩＶＳ、入力水平同期信号ＩＨＳ、及び、入力データイネーブル信号ＩＤＥを出力する。
【０１０７】
内部同期信号生成部１４は、上記第１実施形態と同様に、時間Ｔ１〜Ｔ３、ＴＯＲを設定するレジスタを備え、時間Ｔ１〜Ｔ３、ＴＯＲの設定に従って、出力垂直同期信号ＯＶＳ、出力水平同期信号ＯＨＳ、出力データイネーブル信号ＯＤＥを生成し、メモリ制御部１３に出力するように構成されている。
【０１０８】
Ｉ２Ｃ／ＳＰＩインターフェース部１７は、後述する副ＬＳＩ１０Ｂから、内部同期信号生成部１４のレジスタに時間Ｔ１〜Ｔ３、ＴＯＲを設定するための出力同期設定コマンドを受け付け、当該出力同期設定コマンドに基づいて、内部同期信号生成部１４のレジスタの設定値を更新する。
【０１０９】
副ＬＳＩ１０Ｂの副入力データ処理部１８は、外部から、入力垂直同期信号ＩＶＳ及び入力水平同期信号ＩＨＳを受け付け、計測部１６に、入力垂直同期信号ＩＶＳ及び入力水平同期信号ＩＨＳを出力する。
【０１１０】
計測部１６は、本実施形態では、フレームデータ単位で計測処理及び内部信号制御処理を実行するように構成されている。計測部１６は、内部信号制御処理の実行後、内部信号制御処理で求めた設定値を内部同期信号生成部１４のレジスタに設定するための出力同期設定コマンドを生成し、主ＬＳＩ１０Ａに対し、Ｉ２Ｃ形式またはＳＰＩ形式で出力同期設定コマンドを出力する。
【０１１１】
本実施形態では、表示コントローラ回路が、主ＬＳＩ１０Ａと副ＬＳＩ１０Ｂの２つで構成されていることから、ライン読み出し時間をライン書き込み時間に追従させる機能が必要ないユーザには、主ＬＳＩ１０Ａのみを提供し、追従機能を必要とするユーザには、副ＬＳＩ１０Ｂを実装して提供する等、ユーザの要望に応じた装置が実現できる。
【符号の説明】
【０１１２】
１Ａ    本発明に係る表示コントローラ回路
１Ｂ    本発明に係る表示コントローラ回路
２      表示パネル
１０Ａ  主ＬＳＩ
１０Ｂ  副ＬＳＩ
１１    入力データ処理部
１２    メモリ
１３    メモリ制御部
１４    内部同期信号生成部
１５    出力データ処理部
１６    計測部
１７    Ｉ２Ｃ／ＳＰＩインターフェース部
１８    副入力データ処理部
１００  従来技術に係る表示コントローラ回路
１０１  入力データ処理部
１０２  メモリ
１０３  メモリ制御部
１０４  内部同期信号生成部
１０５  出力データ処理部
ＤＵ１  本発明に係る表示コントローラ装置
ＤＵ２  本発明に係る表示コントローラ装置
【図１】
2013113875.tif 000003
【図２】
2013113875.tif 000004
【図３】
2013113875.tif 000005
【図４】
2013113875.tif 000006
【図５】
2013113875.tif 000007
【図６】
2013113875.tif 000008
【図７】
2013113875.tif 000009