(57)【要約】【課題】本発明は、半導体ヒューズ装置に係り、システム負荷や配線の正常／異常の検出率を向上させつつ、ノイズ除去回路を設けることなく回路インピーダンスを低く抑えることにある。【解決手段】電源と該電源から電力供給されるシステム負荷との間に介在し、該電源と該システム負荷とを少なくとも該システム負荷の過電流検出時に遮断させる半導体スイッチング素子と、システム負荷に並列に接続されるコンデンサと、半導体スイッチング素子が電源とシステム負荷とを遮断させている状態で、該遮断開始後、コンデンサの両端電圧が所定閾値を下回るまでに要する放電時間、又は、所定の放電時間が経過した時点でコンデンサの両端に生じている残存電圧を検出する放電監視手段と、この検出される放電時間又は残存電圧に基づいて、システム負荷又はシステム負荷に接続する配線の正常／異常を判定する正常／異常判定手段と、を設ける。【選択図】図１
2013143818.tif 000002
【特許請求の範囲】
【請求項１】
電源と該電源から電力供給されるシステム負荷との間に介在し、該電源と該システム負荷とを少なくとも該システム負荷の過電流検出時に遮断させる半導体スイッチング素子と、
前記システム負荷に並列に接続されるコンデンサと、
前記半導体スイッチング素子が前記電源と前記システム負荷とを遮断させている状態で、該遮断開始後、前記コンデンサの両端電圧が所定閾値を下回るまでに要する放電時間、又は、所定の放電時間が経過した時点で前記コンデンサの両端に生じている残存電圧を検出する放電監視手段と、
前記放電監視手段により検出される前記放電時間又は前記残存電圧に基づいて、前記システム負荷又は前記システム負荷に接続する配線の正常／異常を判定する正常／異常判定手段と、
を備えることを特徴とする半導体ヒューズ装置。
【請求項２】
前記正常／異常判定手段は、前記放電監視手段により検出される前記放電時間が、所定の正常範囲内にある場合は正常と判定し、前記所定の正常範囲に達しない場合は異常短絡が生じたと判定し、また、前記所定の正常範囲を超える場合は異常断線が生じたと判定することを特徴とする請求項１記載の半導体ヒューズ装置。
【請求項３】
前記正常／異常判定手段は、前記放電監視手段により検出される前記残存電圧が、所定の正常範囲内にある場合は正常と判定し、前記所定の正常範囲を下回る場合は異常短絡が生じたと判定し、また、前記所定の正常範囲を上回る場合は異常断線が生じたと判定することを特徴とする請求項１記載の半導体ヒューズ装置。
【請求項４】
前記正常／異常判定手段により前記システム負荷又は前記配線に異常が生じたと判定された場合に、前記半導体スイッチング素子に前記電源と前記システム負荷とを遮断させるための制御信号を供給する制御手段を備えることを特徴とする請求項１乃至３の何れか一項記載の半導体ヒューズ装置。
【請求項５】
前記半導体スイッチング素子が前記電源と前記システム負荷とを導通させている状態で、該半導体スイッチング素子又は該半導体スイッチング素子と前記システム負荷との間に介在されている過電流検出抵抗の両端電圧を検出するオン電圧検出手段を備え、
前記制御手段は、前記正常／異常判定手段による判定結果及び前記オン電圧検出手段による検出結果の双方に基づいて、前記半導体スイッチング素子に供給する制御信号を制御することを特徴とする請求項４記載の半導体ヒューズ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ヒューズ装置に係り、特に、電源と該電源から電力供給されるシステム負荷との間に介在する半導体スイッチング素子の駆動により、少なくともそのシステム負荷の過電流検出時に電源とシステム負荷とを遮断させる半導体ヒューズ装置に関する。
【背景技術】
【０００２】
従来、電源とその電源から電力供給されるシステム負荷とを過電流検出時に遮断させる半導体ヒューズ装置が知られている（例えば、特許文献１参照）。この半導体ヒューズ装置は、電源とシステム負荷との間に介在する半導体スイッチング素子と、半導体スイッチング素子による導通時（すなわち、スイッチオン時）にシステム負荷への出力電圧を所定の基準電圧と比較する比較回路と、を備えている。この半導体スイッチング素子は、比較回路による比較結果に基づいて電源とシステム負荷とを遮断させることで、システム負荷への電力供給を停止する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１５７３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体スイッチング素子のオン電圧に基づいてシステム負荷の過電流を検出する構成では、微小な電圧変化を識別可能とすべく、オペアンプなどでその電圧を大きく増幅させることが必要である。このため、かかる構成では、回路のインピーダンスが高くなり、外部の接続負荷などから伝わる外来電気ノイズなどに起因して半導体スイッチング素子が誤作動される可能性があるため、かかる半導体スイッチング素子の誤作動を防止するうえでは、外来電気ノイズを遮断するノイズ除去回路を設けることが考えられるが、ノイズ除去回路では、コストが高くなり、装置規模が大きくなってしまう。
【０００５】
本発明は、上述の点に鑑みてなされたものであり、システム負荷や配線の正常／異常の検出率を向上させつつ、ノイズ除去回路を設けることなく回路インピーダンスを低く抑えることが可能な半導体ヒューズ装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的は、電源と該電源から電力供給されるシステム負荷との間に介在し、該電源と該システム負荷とを少なくとも該システム負荷の過電流検出時に遮断させる半導体スイッチング素子と、前記システム負荷に並列に接続されるコンデンサと、前記半導体スイッチング素子が前記電源と前記システム負荷とを遮断させている状態で、該遮断開始後、前記コンデンサの両端電圧が所定閾値を下回るまでに要する放電時間、又は、所定の放電時間が経過した時点で前記コンデンサの両端に生じている残存電圧を検出する放電監視手段と、前記放電監視手段により検出される前記放電時間又は前記残存電圧に基づいて、前記システム負荷又は前記システム負荷に接続する配線の正常／異常を判定する正常／異常判定手段と、を備える半導体ヒューズ装置により達成される。
【発明の効果】
【０００７】
本発明によれば、システム負荷や配線の正常／異常の検出率を向上させつつ、ノイズ除去回路を設けることなく回路インピーダンスを低く抑えることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施例である半導体ヒューズ装置の構成図である。
【図２】本実施例の半導体ヒューズ装置における遮断時の動作を説明するための図である。
【図３】本実施例の半導体ヒューズ装置において実現される正常／異常別のコンデンサ両端電圧の時間変化を表した図である。
【図４】本実施例の半導体ヒューズ装置において実行される制御ルーチンの一例のフローチャートである。
【図５】本発明の第２実施例である半導体ヒューズ装置において実現される正常／異常別のコンデンサ両端電圧の時間変化を表した図である。
【図６】本実施例の半導体ヒューズ装置において実行される制御ルーチンの一例のフローチャートである。
【発明を実施するための形態】
【０００９】
以下、図面を用いて、本発明に係る半導体ヒューズ装置の具体的な実施の形態について説明する。
【実施例１】
【００１０】
図１は、本発明の第１実施例である半導体ヒューズ装置１０の構成図を示す。本実施例の半導体ヒューズ装置１０は、例えば車両に搭載されており、電源１２とシステム負荷１４とを少なくとも過電流検出時などに遮断してそのシステム負荷１４への電力供給を停止する装置である。電源１２は、例えば一般的な車両に搭載された所定の直流電圧（例えば１２ボルト）＋Ｂを出力するバッテリである。また、システム負荷１４は、例えば車両に搭載された、上記の電源１２から電力供給されて上記所定の直流電圧＋Ｂで作動する電気負荷（負荷抵抗値Ｒ）である。
【００１１】
図１に示す如く、半導体ヒューズ装置１０は、電源１２とシステム負荷１４との間に介在する半導体スイッチング素子１６を備えている。半導体スイッチング素子１６は、半導体からなる出力トランジスタとしてのｎチャネル型ＦＥＴ（例えば、ｎチャネル型ＭＯＳ−ＦＥＴ）である。以下、半導体スイッチング素子１６をＦＥＴ１６と称す。ＦＥＴ１６のドレインは電源１２に接続されていると共に、そのソースはシステム負荷１４の一端に接続されている。システム負荷１４の他端は接地されている。すなわち、システム負荷１４は、ＦＥＴ１６のソースと接地端とに接続されている。ＦＥＴ１６は、オン／オフにより電源１２からシステム負荷１４への電力流通路を導通／遮断する。
【００１２】
半導体ヒューズ装置１０は、また、システム負荷１４に並列に接続されるコンデンサ１８を備えている。コンデンサ１８は、例えば電解コンデンサなどの大容量コンデンサ（容量値Ｃ）である。コンデンサ１８の一端はＦＥＴ１６のソースに接続されていると共に、その他端は接地されている。すなわち、コンデンサ１８は、ＦＥＴ１６のソースと接地端とに接続されている。
【００１３】
半導体ヒューズ装置１０は、また、コンデンサ１８の両端に生じる電圧（すなわち、ＦＥＴ１６のソースに生じる電位）Ｖを監視する電圧監視回路２０を備えている。電圧監視回路２０は、ＩＣ又はマイクロコンピュータ（以下、ＩＣ／マイコンと称す）２２と、抵抗２４，２６，２８，３０と、ダイオード３２と、半導体スイッチング素子３４と、を有している。
【００１４】
ＩＣ／マイコン２２は、上記したＦＥＴ１６のゲートに接続されている。ＩＣ／マイコン２２は、ＦＥＴ１６をオン／オフ駆動させるリレーＯＮ／ＯＦＦ信号を生成・出力してそのＦＥＴ１６を駆動制御する。ＩＣ／マイコン２２は、通常は、システム負荷１４の作動要求時、ＦＥＴ１６がＰＷＭ駆動されるようにリレーＯＮ／ＯＦＦ信号を生成し、その生成したリレーＯＮ／ＯＦＦ信号をＦＥＴ１６のゲートに供給する。
【００１５】
ＩＣ／マイコン２２は、また、コンデンサ１８の両端電圧に基づいて、システム負荷１４若しくはそのシステム負荷１４に接続する配線などの正常／異常短絡／異常断線を検出すると共に、また、その正常／異常短絡／異常断線の検出結果に基づいて、ＦＥＴ１６のゲートに供給するリレーＯＮ／ＯＦＦ信号を制御する。
【００１６】
半導体スイッチング素子３４は、半導体からなるｐｎｐ型バイポーラトランジスタである。以下、半導体スイッチング素子３４を単にトランジスタ３４と称す。トランジスタ３４のベースは抵抗２４を介してＩＣ／マイコン２２に接続されていると共に、そのエミッタは上記の電源１２に接続されている。トランジスタ３４のコレクタは、抵抗２６を介して接地されていると共に、抵抗２８の一端に接続されている。
【００１７】
また、抵抗２８の他端は、ダイオード３２のアノードに接続されていると共に、抵抗３０の一端に接続されている。ダイオード３２のカソードは、コンデンサ１８の一端すなわち上記のＦＥＴ１６のソース（或いは、システム負荷１４の一端）に接続されている。ダイオード３２は、コンデンサ１８側から抵抗２６〜３０側への電流流通を阻止する回路である。抵抗３０の他端は、ＩＣ／マイコン２２に接続されている。ＩＣ／マイコン２２は、抵抗３０の他端に生じる電圧レベルに基づいてコンデンサ１８の両端電圧Ｖを監視する。
【００１８】
次に、図２乃至図４を参照して、本実施例の半導体ヒューズ装置１０の動作について説明する。図２は、本実施例の半導体ヒューズ装置１０における電源１２とシステム負荷１４との遮断時の動作を説明するための図を示す。図３は、本実施例の半導体ヒューズ装置１０において実現される正常／異常短絡／異常断線別のコンデンサ１８の両端電圧Ｖの時間変化を表した図を示す。また、図４は、本実施例の半導体ヒューズ装置１０においてＩＣ／マイコン２２が実行する制御ルーチンの一例のフローチャートを示す。
【００１９】
本実施例において、ＩＣ／マイコン２２は、システム負荷１４の作動条件が成立すると、通常、ＦＥＴ１６がＰＷＭ駆動されるようにリレーＯＮ／ＯＦＦ信号を生成してそのゲートに出力する。ＦＥＴ１６のゲートにＰＷＭ駆動を指示するリレーＯＮ／ＯＦＦ信号が供給されると、そのＦＥＴ１６がＰＷＭ駆動される。尚、このＦＥＴ１６のＰＷＭ駆動におけるデューティ比は、予め定められた所定のものであってもよいし、また、システム負荷１４の作動要求に応じて変化するものであってもよい。
【００２０】
リレーＯＮ信号がゲートに供給されると、ＦＥＴ１６が電源１２とシステム負荷１４とを導通させるようにオンする。この場合は、システム負荷１４に電源１２の電圧＋Ｂが印加されて電源１２からの電力が供給されるので、そのシステム負荷１４が動作する。一方、リレーＯＦＦ信号がゲートに供給されると、ＦＥＴ１６が電源１２とシステム負荷１４とを遮断させるようにオフする。この場合は、電源１２からシステム負荷１４への電圧印加が停止されて電源１２からシステム負荷１４への電力供給が停止されるので、そのシステム負荷１４の動作が停止する。この点、システム負荷１４の作動は、ＦＥＴ１６のＰＷＭ駆動のデューティ比に応じたものとなる。
【００２１】
また、ＦＥＴ１６のオンにより電源１２とシステム負荷１４とが導通されると、電源１２からの電力が、システム負荷１４に供給されると共にコンデンサ１８に供給される。この場合は、コンデンサ１８に電荷が蓄えられるので、コンデンサ１８の両端電圧Ｖが上昇する。一方、ＦＥＴ１６のオフにより電源１２とシステム負荷１４とが遮断されると、電源１２からシステム負荷１４及びコンデンサ１８への電力供給が停止されるが、図２に示す如く、コンデンサ１８からシステム負荷１４に向けてコンデンサ１８に蓄えられている電荷が移動する。この場合は、コンデンサ１８が放電されるので、コンデンサ１８の両端電圧Ｖが低下する。
【００２２】
システム負荷１４及びそのシステム負荷１４に接続する配線などが正常状態にあるときは、ＦＥＴ１６のオフ時におけるコンデンサ１８の放電はコンデンサ１８の容量値Ｃとシステム負荷１４の負荷抵抗値Ｒとに応じた時定数ＣＲで行われ、コンデンサ１８の両端電圧Ｖは図３において実線で示す如く時間の経過に伴って徐々に低下する。一方、ＦＥＴ１６のオフ時、システム負荷１４や配線などが接地端に異常短絡すると、コンデンサ１８に蓄えた電荷が短時間で一気に接地端に移動して過電流が流れるので、コンデンサ１８の両端電圧Ｖが図３において一点鎖線で示す如く短時間で一気に低下し、コンデンサ１８の放電が上記の時定数ＣＲで行われるものに比べて短時間で完了する。また、ＦＥＴ１６のオフ時、システム負荷１４や配線などに異常断線が生じると、コンデンサ１８に蓄えた電荷の移動が困難となるので、コンデンサ１８の両端電圧Ｖの低下が図３において二点鎖線で示す如く緩やかとなり、コンデンサ１８の放電が上記の時定数ＣＲで行われるものに比べて長期間に亘って継続する。
【００２３】
そこで、本実施例において、ＩＣ／マイコン２２は、ＦＥＴ１６のオフ時（或いは、デューティオフ時）すなわち電源１２とシステム負荷１４との遮断時、コンデンサ１８の両端電圧Ｖに基づいて、システム負荷１４若しくはそのシステム負荷１４に接続する配線などの正常／異常短絡／異常断線を検出する。
【００２４】
具体的には、ＩＣ／マイコン２２は、ＦＥＴ１６に対してリレーＯＮ信号を供給しているときは、トランジスタ３４のベースにハイ電圧を供給する。かかる状況では、ＦＥＴ１６のドレイン−ソース間にシステム負荷１４及びコンデンサ１８へ供給される電流が流通するので、そのソース電位Ｖが電源１２の電圧＋Ｂ近傍となる一方、トランジスタ３４のエミッタからコレクタへの電流流通が生じないので、ダイオード３２のアノードに印加される電圧が低い。この場合は、ダイオード３２に順方向電圧が生じないので、ＦＥＴ１６のソース側（ダイオード３２のカソード側）から抵抗２６〜３０側（ダイオード３２のアノード側）への電流流通は阻止される。ＩＣ／マイコン２２は、ＦＥＴ１６がオンしているときは、抵抗３０の他端に生じる電圧レベルを検知せず、コンデンサ１８の両端電圧Ｖを監視せず、上記の正常／異常短絡／異常断線を検出しない。
【００２５】
一方、ＩＣ／マイコン２２は、ＦＥＴ１６に対してリレーＯＦＦ信号を供給しているときは、トランジスタ３４のベースにロー電圧を供給する。かかる状況では、コンデンサ１８からシステム負荷１４へ向けての放電が行われると共に、トランジスタ３４のエミッタからコレクタへ電流が流通するので、ダイオード３２のアノードに印加される電圧が引き上げられる。この場合は、抵抗３０の他端に生じる電圧レベルが、コンデンサ１８の両端電圧Ｖに応じたものとなる。ＩＣ／マイコン２２は、ＦＥＴ１６がオフしているとき、抵抗３０の他端から入力される電圧レベルに基づいてコンデンサ１８の両端電圧Ｖを監視し、上記の正常／異常短絡／異常断線を検出する。
【００２６】
本実施例において、ＩＣ／マイコン２２は、前回処理時から今回処理時にかけて、ＦＥＴ１６に対して供給する信号を、オン駆動させるリレーＯＮ信号からオフ駆動させるリレーＯＦＦ信号へ切り替えたか否かを判別する（ステップ１００）。その結果、リレーＯＮ信号又はリレーＯＦＦ信号が維持されていると判別した場合は、再びそのステップ１００の処理を繰り返し実行する。一方、ＦＥＴ１６に対して供給する信号をリレーＯＮ信号からリレーＯＦＦ信号へ切り替えたと判別した場合は、以後、コンデンサ１８からの放電が開始されるので、そのコンデンサ１８からの放電後の時間（以下、放電時間と称す）Ｔの計時を開始する（ステップ１０２）。尚、この放電時間Ｔの計時は、ＦＥＴ１６にリレーＯＮ信号が供給されておらずリレーＯＦＦ信号が供給されている間だけ継続して行われる。
【００２７】
ＩＣ／マイコン２２は、放電時間Ｔの計時開始後、所定時間ごとに、抵抗３０の他端に生じる電圧レベルに基づいてコンデンサ１８の両端電圧Ｖを検出し（ステップ１０４）、そして、その検出したコンデンサ１８の両端電圧Ｖが所定閾値Ｖｔｈを下回るか否かを判別する（ステップ１０６）。尚、この所定閾値Ｖｔｈは、ＦＥＴ１６がオンしているときのコンデンサ１８の両端電圧Ｖにコンデンサ１８とシステム負荷１４との時定数ＣＲに対応する３７％を乗算した値に設定されている。
【００２８】
その結果、Ｖ＜Ｖｔｈが成立しないすなわちＶ≧Ｖｔｈが成立すると判別した場合は、次に、その判別時点で計時している上記の放電時間Ｔがタイムアウト時間Ｔｍａｘを上回るか否かを判別する（ステップ１０８）。尚、このタイムアウト時間Ｔｍａｘは、コンデンサ１８とシステム負荷１４との時定数ＣＲよりも長い時間に設定されており、ＦＥＴ１６がオンからオフへ切り替わってからコンデンサ１８の両端電圧Ｖが所定閾値Ｖｔｈを下回るまでに要する時間の正常値として許容される最長時間（すなわち、所定の正常範囲の上限値）である。そのステップ１０８の処理の結果、Ｔ＞Ｔｍａｘが成立しないと判別した場合は、放電時間Ｔがタイムアウト時間Ｔｍａｘに達していないとして、再び上記ステップ１０４の処理を実行する。
【００２９】
一方、Ｖ＜Ｖｔｈが成立すると判別した場合は、次に、その判別時点で計時している上記の放電時間Ｔが所定の正常範囲の下限値Ｔｍｉｎを下回るか否かを判別する（ステップ１１０）。尚、この下限値Ｔｍｉｎは、コンデンサ１８とシステム負荷１４との時定数ＣＲよりも短い時間に設定されており、ＦＥＴ１６がオンからオフへ切り替わってからコンデンサ１８の両端電圧Ｖが所定閾値Ｖｔｈを下回るまでに要する時間の正常値として許容される最短時間である。
【００３０】
ＩＣ／マイコン２２は、Ｔ＜Ｔｍｉｎが成立しないと判別した場合は、システム負荷１４やそのシステム負荷１４に接続する配線などが正常状態にあると判定する（ステップ１１２）。一方、Ｔ＜Ｔｍｉｎが成立することで放電時間Ｔが所定の正常範囲に達しなかったと判別した場合は、コンデンサ１８の両端電圧ＶがＦＥＴ１６のオンからオフへの切替後、短時間で一気に低下したと判断されるので、システム負荷１４又は配線などに接地端への異常短絡が生じてシステム負荷１４などに過電流が流れたと判定する（ステップ１１４）。また、上記ステップ１０８においてＴ＞Ｔｍａｘが成立することで放電時間Ｔがタイムアウト時間Ｔｍａｘを上回って所定の正常範囲を超えたと判別した場合は、コンデンサ１８の両端電圧ＶがＦＥＴ１６のオンからオフへの切替後、正常時に比べて緩やかに低下すると判断されるので、システム負荷１４又は配線などに異常断線が生じたと判定する（ステップ１１６）。
【００３１】
このように、本実施例においては、ＦＥＴ１６のオフ時（或いは、デューティオフ時）、コンデンサ１８の両端電圧Ｖを監視し、ＦＥＴ１６のオンからオフへの切替後すなわち電源１２とシステム負荷１４との遮断開始後、その両端電圧Ｖが所定閾値Ｖｔｈを下回るまでに要する放電時間Ｔを検出し、その検出した放電時間Ｔと時定数ＣＲとの関係に基づいてシステム負荷１４や配線などの正常／異常短絡／異常断線を判定することができる。具体的には、その放電時間Ｔがコンデンサ１８とシステム負荷１４との時定数ＣＲに基づく所定の正常範囲内にある場合は正常と判定し、その放電時間Ｔがその所定の正常範囲に達しない場合は接地端への異常短絡が生じたと判定し、また、その放電時間Ｔがその所定の正常範囲を超える場合は異常断線が生じたと判定することができる。従って、本実施例によれば、システム負荷１４や配線などの正常／異常短絡／異常断線の検出率を向上させることができる。
【００３２】
また、本実施例においては、コンデンサ１８の両端電圧Ｖの監視ひいてはその両端電圧Ｖに基づくシステム負荷１４や配線などの正常／異常短絡／異常断線の判定がＦＥＴ１６のオフ時に行われる。このため、本実施例の構成によれば、上記の電圧監視や判定がＦＥＴ１６のオン時に行われる構成とは異なり、システム負荷１４や配線などの正常／異常の判定に必要な電圧監視を行ううえで回路インピーダンスを低く抑えることができると共に、外部から伝わる外来電気ノイズが監視対象の電圧に大きな影響を与えることはないので、回路インピーダンスが高い構成では必要な外来電気ノイズを遮断するノイズ除去回路を設けることは不要である。従って、本実施例の半導体ヒューズ装置１０によれば、システム負荷１４や配線の正常／異常短絡／異常断線の検出率を向上させつつ、ノイズ除去回路を設けることなく回路インピーダンスを低く抑えることができ、これにより、その正常／異常を判定するのにコストを低く抑えかつ装置規模を小さくすることができる。
【００３３】
また、本実施例においては、異常断線が、システム負荷１４の上流側（すなわち、システム負荷１４とコンデンサ１８のソース接続端との間の配線など）で生じたときだけでなく、システム負荷１４の下流側（すなわち、システム負荷１４と接地端との間の配線など）で生じたときにも、ＦＥＴ１６のオフ時にコンデンサ１８の両端電圧Ｖが緩やかに低下する。従って、本実施例によれば、システム負荷１４の上流側に生じる異常断線だけでなく、システム負荷１４の下流側に生じる異常断線も判定することが可能である。
【００３４】
また、本実施例においては、コンデンサ１８の両端電圧Ｖの監視ひいてはその両端電圧Ｖに基づくシステム負荷１４や配線などの正常／異常短絡／異常断線の判定を行ううえで、システム負荷１４に並列に接続された、ＦＥＴ１６のオン時に充電される大容量のコンデンサ１８が設けられている。このコンデンサ１８は、ＦＥＴ１６のオン／オフ時に発生し得るシステム負荷１４のコイル成分に基づくサージ電圧を吸収することが可能である。従って、本実施例によれば、上記のサージ電圧の発生に起因してＦＥＴ１６自体や他の負荷が破壊されるのを抑止することができ、また、そのサージ電圧吸収のための逆起電力防止回路をシステム負荷１４に並列に追加接続することを不要とできる場合がある。
【００３５】
本実施例において、ＩＣ／マイコン２２は、上述の如くシステム負荷１４若しくはそのシステム負荷１４に接続する配線などの正常／異常短絡／異常断線を判定した結果として、異常短絡又は異常断線が生じたと判定すると、ＦＥＴ１６をオフ駆動させて電源１２とシステム負荷１４とを遮断させるようにリレーＯＦＦ信号を生成して出力し、ＦＥＴ１６のゲートに供給する信号をリレーＯＦＦ信号とする。尚、このＦＥＴ１６へのリレーＯＦＦ信号の供給は、その異常が解除されるまで或いは所定時間継続して行われるものとすればよい。従って、本実施例によれば、異常短絡時又は異常断線時、ＦＥＴ１６のオフによりシステム負荷１４の作動を停止させることができ、また、電源１２からの無駄な電力供給を回避することができる。
【００３６】
ところで、上記の第１実施例においては、ＦＥＴ１６が特許請求の範囲に記載した「半導体スイッチング素子」に相当していると共に、ＩＣ／マイコン２２が、ＦＥＴ１６のオン時、そのオンからオフへの切替後、コンデンサ１８の両端電圧Ｖが所定閾値Ｖｔｈを下回るまでに要する放電時間Ｔを検出することにより特許請求の範囲に記載した「放電監視手段」が、図４に示すルーチン中ステップ１０８〜１１６の処理を実行することにより特許請求の範囲に記載した「正常／異常判定手段」が、システム負荷１４などに異常短絡又は異常断線が生じたと判定した場合に、ＦＥＴ１６にリレーＯＦＦ信号を供給することにより特許請求の範囲に記載した「制御手段」が、それぞれ実現されている。
【実施例２】
【００３７】
図５は、本発明の第２実施例である半導体ヒューズ装置１０において実現される正常／異常短絡／異常断線別のコンデンサ１８の両端電圧Ｖの時間変化を表した図を示す。また、図６は、本実施例の半導体ヒューズ装置１０においてＩＣ／マイコン２２が実行する制御ルーチンの一例のフローチャートを示す。すなわち、本実施例の半導体ヒューズ装置１０は、ＩＣ／マイコン２２に、図４に示すルーチンに代えて図６に示すルーチンを実行させることにより実現される。尚、図６において、図４に示すルーチンと同一の処理を実行するステップについては、同一の符号を付してその説明を省略又は簡略する。
【００３８】
本実施例において、ＩＣ／マイコン２２は、上記ステップ１０２でコンデンサ１８からの放電時間Ｔの計時を開始すると、以後、その放電時間Ｔが所定の放電時間Ｔｔｈを上回るか否かを判別する（ステップ２００）。尚、この所定の放電時間Ｔｔｈは、略コンデンサ１８の容量値Ｃとシステム負荷１４の負荷抵抗値Ｒとに応じた時定数ＣＲに設定されている。
【００３９】
その結果、Ｔ＞Ｔｔｈが成立しないと判別した場合は、再びそのステップ２００の処理を繰り返し実行する。一方、Ｔ＞Ｔｔｈが成立すると判別した場合は、次に、その判別時点で抵抗３０の他端に生じる電圧レベルに基づいてコンデンサ１８に残存する容量に基づく両端電圧（残存電圧）Ｖを検出する（ステップ２０２）。そして、その検出したコンデンサ１８の両端電圧Ｖのレベルを判定する（ステップ２０４）。具体的には、その両端電圧Ｖが所定の正常範囲の下限値Ｖｍｉｎを下回るか否か或いは所定の正常範囲の上限値Ｖｍａｘを上回るか否かを判別する。
【００４０】
尚、上記の下限値Ｖｍｉｎは、ＦＥＴ１６がオンからオフへ切り替わってから所定の放電時間Ｔｔｈが経過した際に生ずるコンデンサ１８の両端電圧の正常値として許容される最小電圧である。また、上記の上限値Ｖｍａｘは、ＦＥＴ１６がオンからオフへ切り替わってから所定の放電時間Ｔｔｈが経過した際に生ずるコンデンサ１８の両端電圧の正常値として許容される最大電圧である。
【００４１】
ＩＣ／マイコン２２は、Ｖｍｉｎ≦Ｖ≦Ｖｍａｘが成立すると判別した場合は、システム負荷１４やそのシステム負荷１４に接続する配線などが正常状態にあると判定する（ステップ２０６）。一方、Ｖ＜Ｖｍｉｎが成立することでコンデンサ１８の残存電圧Ｖが所定の正常範囲を下回ると判別した場合は、コンデンサ１８の両端電圧ＶがＦＥＴ１６のオンからオフへの切替後、短時間で一気に低下したと判断されるので、システム負荷１４又は配線などに接地端への異常短絡が生じたと判定する（ステップ２０８）。また、Ｖ＞Ｖｍａｘが成立することでコンデンサ１８の残存電圧Ｖが所定の正常範囲を上回ると判別した場合は、コンデンサ１８の両端電圧ＶがＦＥＴ１６のオンからオフへの切替後、正常時に比べて緩やかに低下すると判断されるので、システム負荷１４又は配線などに異常断線が生じたと判定する（ステップ２１０）。
【００４２】
このように、本実施例においては、ＦＥＴ１６のオフ時、コンデンサ１８の両端電圧Ｖを監視し、具体的には、ＦＥＴ１６のオンからオフへの切替後すなわち電源１２とシステム負荷１４との遮断開始後、所定の放電時間Ｔｔｈが経過した時点でコンデンサ１８の両端に生じている残存電圧Ｖを検出し、その検出した残存電圧Ｖに基づいてシステム負荷１４や配線などの正常／異常短絡／異常断線を判定することができる。具体的には、その残存電圧Ｖがコンデンサ１８とシステム負荷１４との時定数ＣＲに基づく所定の正常範囲内にある場合は正常と判定し、その残存電圧Ｖがその所定の正常範囲を下回る場合は接地端への異常短絡が生じたと判定し、また、その放電時間Ｔがその所定の正常範囲を上回る場合は異常断線が生じたと判定することができる。従って、本実施例によれば、システム負荷１４や配線などの正常／異常短絡／異常断線の検出率を向上させることができる。
【００４３】
また、本実施例においても、上記第１実施例と同様に、コンデンサ１８の両端電圧Ｖの監視ひいてはその両端電圧Ｖに基づくシステム負荷１４や配線などの正常／異常短絡／異常断線の判定がＦＥＴ１６のオフ時に行われる。従って、本実施例の半導体ヒューズ装置１０においても、システム負荷１４や配線の正常／異常短絡／異常断線の検出率を向上させさせつつ、ノイズ除去回路を設けることなく回路インピーダンスを低く抑えることができ、これにより、その正常／異常を判定するのにコストを低く抑えかつ装置規模を小さくすることができる。
【００４４】
また、本実施例においても、上記第１実施例と同様に、異常断線が、システム負荷１４の上流側（すなわち、システム負荷１４とコンデンサ１８のソース接続端との間の配線など）で生じたときだけでなく、システム負荷１４の下流側（すなわち、システム負荷１４と接地端との間の配線など）で生じたときにも、ＦＥＴ１６のオフ時にコンデンサ１８の両端電圧Ｖが緩やかに低下するので、システム負荷１４の上流側に生じる異常断線だけでなく、システム負荷１４の下流側に生じる異常断線も判定することが可能である。
【００４５】
また、本実施例においても、上記第１実施例と同様に、コンデンサ１８の両端電圧Ｖの監視ひいてはその両端電圧Ｖに基づくシステム負荷１４や配線などの正常／異常短絡／異常断線の判定を行ううえで、システム負荷１４に並列に接続された、ＦＥＴ１６のオン時に充電される大容量のコンデンサ１８が設けられているので、上記のサージ電圧の発生に起因してＦＥＴ１６自体や他の負荷が破壊されるのを抑止することができ、また、そのサージ電圧吸収のための逆起電力防止回路をシステム負荷１４に並列に追加接続することを不要とできる場合がある。
【００４６】
本実施例においても、上記第１実施例と同様に、ＩＣ／マイコン２２は、上述の如くシステム負荷１４若しくはそのシステム負荷１４に接続する配線などの異常短絡又は異常断線が生じたと判定すると、ＦＥＴ１６をオフ駆動させて電源１２とシステム負荷１４とを遮断させるようにリレーＯＦＦ信号を生成して出力するので、異常短絡時又は異常断線時、ＦＥＴ１６のオフによりシステム負荷１４の作動を停止させることができ、また、電源１２からの無駄な電力供給を回避することができる。
【００４７】
ところで、上記の第２実施例においては、ＩＣ／マイコン２２が、ＦＥＴ１６のオン時、そのオンからオフへの切替後、所定の放電時間Ｔｔｈが経過した時点でコンデンサ１８の両端電圧Ｖを検出することにより特許請求の範囲に記載した「放電監視手段」が、図６に示すルーチン中ステップ２０４〜２１０の処理を実行することにより特許請求の範囲に記載した「正常／異常判定手段」が、システム負荷１４などに異常短絡又は異常断線が生じたと判定した場合に、ＦＥＴ１６にリレーＯＦＦ信号を供給することにより特許請求の範囲に記載した「制御手段」が、それぞれ実現されている。
【００４８】
尚、上記の第１及び第２実施例においては、トランジスタ３４のスイッチング駆動をＦＥＴ１６のスイッチング駆動と同期させることで、具体的には、ＦＥＴ１６がオンされるときにトランジスタ３４をコンデンサ１８の両端電圧Ｖが監視されないように駆動し、一方、ＦＥＴ１６がオフされるときにトランジスタ３４をコンデンサ１８の両端電圧Ｖが監視されるように駆動することで、ＦＥＴ１６のオフ中に継続してコンデンサ１８の両端電圧Ｖを監視することとしているが、本発明はこれに限定されるものではなく、トランジスタ３４のスイッチング駆動をＦＥＴ１６のオフ中に間欠的に行うことでＦＥＴ１６のオフ中におけるコンデンサ１８の両端電圧Ｖの監視をサンプリング的に行うこととしてもよい。
【００４９】
すなわち、ＦＥＴ１６のオフ中に、トランジスタ３４の駆動状態を所定のサンプリング周波数で、コンデンサ１８の両端電圧Ｖが監視されないように駆動する状態とコンデンサ１８の両端電圧Ｖが監視されるように駆動する状態とで切り替える。かかる変形例によれば、トランジスタ３４の駆動によるコンデンサ１８の両端電圧Ｖの監視タイミングでトランジスタ３４側からダイオード３２を介してコンデンサ１８やシステム負荷１４側へ電流が流通し得るが、その電流流通時間をできるだけ短くできるので、トランジスタ３４の駆動に伴うコンデンサ１８の充電やシステム負荷１４の作動を抑止することができる。
【００５０】
また、上記の第１及び第２実施例においては、ＦＥＴ１６のオフ時、そのオンからオフへの切替後、コンデンサ１８の両端電圧Ｖが所定閾値Ｖｔｈを下回るまでに要する放電時間Ｔを、所定の正常範囲の下限値Ｔｍｉｎ及びタイムアウト時間Ｔｍａｘと比較することで、或いは、所定の放電時間Ｔｔｈが経過した時点におけるコンデンサ１８の両端電圧Ｖを、所定の正常範囲の下限値Ｖｍｉｎ及び上限値Ｖｍａｘと比較することで、システム負荷１４又は配線などの正常／異常短絡／異常断線を判定する。しかし、その異常短絡又は異常断線を、継続して起こっている場合とチャタリング的に生じている場合とで区別して判定させるようにしてもよい。
【００５１】
異常短絡が継続して起こっている場合は、ＦＥＴ１６のオフ時、コンデンサ１８の両端電圧Ｖが所定閾値Ｖｔｈを下回るまでに要する放電時間Ｔがほとんどゼロである一方、異常短絡がチャタリング的に起こっている場合は、ＦＥＴ１６のオフ時、コンデンサ１８の両端電圧Ｖが所定閾値Ｖｔｈを下回るまでにある程度の放電時間を要する。また、異常断線が継続して起こっている場合は、ＦＥＴ１６のオフ時、コンデンサ１８の両端電圧Ｖが所定閾値Ｖｔｈを下回るまでに要する放電時間Ｔが極めて長い或いはその両端電圧Ｖが所定閾値Ｖｔｈを下回る事態が生じない一方、異常断線がチャタリング的に起こっている場合は、ＦＥＴ１６のオフ時、コンデンサ１８の両端電圧Ｖが所定閾値Ｖｔｈを下回るまでに要する放電時間Ｔが、異常断線が継続して起こっている場合に比べて短い。
【００５２】
また、異常短絡が継続して起こっている場合は、ＦＥＴ１６のオフ時、所定の放電時間Ｔｔｈが経過した時点におけるコンデンサ１８の両端電圧Ｖがほとんどゼロである一方、異常短絡がチャタリング的に起こっている場合は、ＦＥＴ１６のオフ時、所定の放電時間Ｔｔｈが経過した時点におけるコンデンサ１８の両端電圧Ｖがある程度大きな値となる。また、異常断線が継続して起こっている場合は、ＦＥＴ１６のオフ時、所定の放電時間Ｔｔｈが経過した時点におけるコンデンサ１８の両端電圧Ｖが電源１２の電圧＋Ｂとあまり大差ない一方、異常断線がチャタリング的に起こっている場合は、ＦＥＴ１６のオフ時、所定の放電時間Ｔｔｈが経過した時点におけるコンデンサ１８の両端電圧Ｖが、異常断線が継続して起こっている場合に比べて小さい。
【００５３】
そこで、ＦＥＴ１６のオフ時、そのオンからオフへの切替後、コンデンサ１８の両端電圧Ｖが所定閾値Ｖｔｈを下回るまでに要する放電時間Ｔを、所定の正常範囲の下限値及び上限値と比較すると共に、継続的な異常短絡又は異常断線とチャタリング的な異常短絡又は異常断線とを区別するための閾値と比較することで、或いは、所定の放電時間Ｔｔｈが経過した時点におけるコンデンサ１８の両端電圧Ｖを、所定の正常範囲の下限値及び上限値と比較すると共に、継続的な異常短絡又は異常断線とチャタリング的な異常短絡又は異常断線とを区別するための閾値と比較することで、システム負荷１４又は配線などの正常／継続的な異常短絡／チャタリング的な異常短絡／継続的な異常断線／チャタリング的な異常断線を区別して判定することとしてもよい。
【００５４】
また、上記の第１及び第２実施例においては、システム負荷１４又は配線などの異常短絡を、ＦＥＴ１６のオフ時におけるコンデンサ１８の両端電圧Ｖに基づいて判定することとしているが、その異常短絡を更にＦＥＴ１６のオン時におけるドレイン−ソース間電圧Ｖｄｓに基づいて判定することとしてもよい。かかる変形例においては、異常短絡が生じていると判定された場合のＦＥＴ１６のオフ駆動を、ＦＥＴ１６のオフ時におけるコンデンサ１８の両端電圧Ｖに基づく異常短絡判定とＦＥＴ１６のオン時におけるドレイン−ソース間電圧Ｖｄｓに基づく異常短絡判定との双方（ＡＮＤ条件）が成立する場合に行い、何れか一方が成立しない場合に行わないものとしてもよいし、また、ＦＥＴ１６のオフ時におけるコンデンサ１８の両端電圧Ｖに基づく異常短絡判定とＦＥＴ１６のオン時におけるドレイン−ソース間電圧Ｖｄｓに基づく異常短絡判定との何れか一方（ＯＲ条件）が成立する場合に行い、双方が成立しない場合に行わないものとしてもよい。かかる変形例によれば、システム負荷１４又は配線などの異常短絡判定の精度や信頼性を向上させることができ、ＦＥＴ１６の駆動制御を木目細かく適切に行うことができる。
【００５５】
尚、この変形例においては、異常短絡を、ＦＥＴ１６のオン時におけるドレイン−ソース間電圧Ｖｄｓに基づいて判定することに代えて、ＦＥＴ１６のソースとシステム負荷１４との間に介在される過電流検出抵抗を設けたうえで、ＦＥＴ１６のオン時におけるその過電流検出抵抗の両端電圧に基づいて判定することとしてもよい。
【００５６】
これらの変形例においては、ＩＣ／マイコン２２が、ＦＥＴ１６のオン時におけるそのドレイン−ソース間電圧Ｖｄｓ又は過電流検出抵抗の両端電圧を検出することにより特許請求の範囲に記載した「オン電圧検出手段」が、ＦＥＴ１６のオフ時におけるコンデンサ１８の両端電圧Ｖに基づく異常短絡判定結果とＦＥＴ１６のオン時におけるドレイン−ソース間電圧Ｖｄｓ又は過電流検出抵抗の両端電圧に基づく異常短絡判定結果との双方に基づいて、ＦＥＴ１６にリレーＯＮ／ＯＦＦ信号を供給することにより特許請求の範囲に記載した「制御手段」が、それぞれ実現される。
【００５７】
更に、上記の第１及び第２実施例においては、ＦＥＴ１６をｎチャネル型ＭＯＳ−ＦＥＴとしているが、接合型ＦＥＴとしてもよい。
【符号の説明】
【００５８】
１０  半導体ヒューズ装置
１２  電源
１４  システム負荷
１６  半導体スイッチング素子（ＦＥＴ）
１８  コンデンサ
２２  ＩＣ／マイコン
＋Ｂ  直流電圧
Ｔ  放電時間
Ｔｔｈ  所定の放電時間
Ｖ  コンデンサ両端電圧
Ｖｔｈ  所定閾値
【図１】
2013143818.tif 000003
【図２】
2013143818.tif 000004
【図３】
2013143818.tif 000005
【図４】
2013143818.tif 000006
【図５】
2013143818.tif 000007
【図６】
2013143818.tif 000008