(57)【要約】【課題】外部装置に接続された所定の入出力端子の信号レベルに基づいて、外部装置に対応したシリアルインターフェースを接続する。【解決手段】外部装置と接続された入出力端子から得られる信号に基づいて、前記外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース装置であって、前記入出力端子に接続された切り離し可能なプルダウン回路と、前記プルダウン回路の接続又は切り離しを制御するプルダウン制御手段と、前記プルダウン制御手段により前記プルダウン回路が接続されているとき、前記入出力端子の信号レベルを検出する信号レベル検出手段と、前記信号レベル検出手段の検出結果に応じて、前記外部装置に対応したシリアルインターフェースに切り替える切替手段とを有することにより上記課題を解決する。【選択図】図４
2013058868.tif 000002
【特許請求の範囲】
【請求項１】
外部装置と接続された入出力端子から得られる信号に基づいて、前記外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース装置であって、
前記入出力端子に接続された切り離し可能なプルダウン回路と、
前記プルダウン回路の接続又は切り離しを制御するプルダウン制御手段と、
前記プルダウン制御手段により前記プルダウン回路が接続されているとき、前記入出力端子の信号レベルを検出する信号レベル検出手段と、
前記信号レベル検出手段の検出結果に応じて、前記外部装置に対応したシリアルインターフェースに切り替える切替手段とを有することを特徴とするシリアルインターフェース装置。
【請求項２】
前記シリアルインターフェースは、
ＳＰＩ又はＩ２Ｃに対応するシリアルインターフェースであり、
前記入出力端子は、
前記外部装置が、前記ＳＰＩに対応するシリアルインターフェースの場合に、前記外部装置のＳＩ端子と接続され、前記Ｉ２Ｃに対応するシリアルインターフェースの場合に、前記外部装置のＳＤＡ端子と接続されることを特徴とする請求項１に記載のシリアルインターフェース装置。
【請求項３】
前記プルダウン制御手段は、
前記切替手段により、前記外部装置に対応した前記Ｉ２Ｃシリアルインターフェースに切り替えた後、前記入出力端子から前記プルダウン回路を切り離すことを特徴する請求項２に記載のシリアルインターフェース装置。
【請求項４】
前記切替手段により、前記外部装置に対応したシリアルインターフェースに切り替えた場合、前記外部装置に対応していないシリアルインターフェースを抑制することを特徴とする請求項１乃至３のいずれか一項に記載のシリアルインターフェース装置。
【請求項５】
前記プルダウン回路は、
前記入出力端子と接地端子との間に直列接続されたスイッチング素子とプルダウン抵抗とを有し、
電源投入時又は初期化時に、前記プルダウン制御手段の制御信号により前記スイッチング素子がオン状態となることを特徴とする請求項１乃至４のいずれか一項に記載のシリアルインターフェース装置。
【請求項６】
外部装置と接続された入出力端子から得られる信号に基づいて、前記外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース方法であって、
前記入出力端子に接続されたプルダウン回路の接続又は切り離しを制御するプルダウン制御手順と、
前記プルダウン制御手順により前記プルダウン回路が接続されているとき、前記入出力端子の信号レベルを検出する信号レベル検出手順と、
前記信号レベル検出手順の検出結果に応じて、前記外部装置に対応したシリアルインターフェースに切り替える切替手順とを有することを特徴とするシリアルインターフェース方法。
【請求項７】
前記シリアルインターフェースは、
ＳＰＩ又はＩ２Ｃに対応するシリアルインターフェースであり、
前記入出力端子は、
前記外部装置が、前記ＳＰＩに対応するシリアルインターフェースの場合に、前記外部装置のＳＩ端子と接続され、前記Ｉ２Ｃに対応するシリアルインターフェースの場合に、前記外部装置のＳＤＡ端子と接続されることを特徴とする請求項６に記載のシリアルインターフェース方法。
【請求項８】
前記プルダウン制御手順は、
前記切替手順により、前記外部装置に対応した前記Ｉ２Ｃシリアルインターフェースに切り替えた後、前記入出力端子から前記プルダウン回路を切り離すことを特徴する請求項７に記載のシリアルインターフェース方法。
【請求項９】
前記切替手順により、前記外部装置に対応したシリアルインターフェースに切り替えた場合、前記外部装置に対応していないシリアルインターフェースを抑制することを特徴とする請求項６乃至８のいずれか一項に記載のシリアルインターフェース方法。
【請求項１０】
前記プルダウン回路は、
前記入出力端子と接地端子との間に直列接続されたスイッチング素子とプルダウン抵抗とを有し、
電源投入時又は初期化時に、前記プルダウン制御手順の制御信号により前記スイッチング素子がオン状態となることを特徴とする請求項６乃至９のいずれか一項に記載のシリアルインターフェース方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアルインターフェース装置、及びシリアルインターフェース方法に関する。
【背景技術】
【０００２】
従来では、半導体装置の入出力インターフェース端子に接続された外部装置の種類を検出する技術として、例えば共通となる複数の信号線のそれぞれの状態に応じて、接続された外部装置の種類を検知する技術が知られている。例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）インターフェースの場合には、異なる転送速度を有するＵＳＢデバイスを検出するために、ＵＳＢデバイスのポートにプルアップ抵抗を接続することがＵＳＢの規格上、規定されている。
【０００３】
ここで、図１は、従来におけるプルアップ抵抗が接続されたＵＳＢデバイスのポートの一例を示す図である。なお、図１（Ａ）は、フルスピード（Ｆｕｌｌ  Ｓｐｅｅｄ）でのケーブルと抵抗接続の一例を示し、図１（Ｂ）は、ロースピード（Ｌｏｗ  Ｓｐｅｅｄ）でのケーブルと抵抗接続の一例を示している。
【０００４】
また、図１（Ａ）の例では、ホストハブポート１０Ａと、ハブアップストリームポート／フルスピードファンクション１１Ａとがケーブル１２Ａを介して接続され、図１（Ｂ）の例では、ホストハブポート１０Ｂとロースピードファンクション１１Ｂとがケーブル１２Ｂを介して接続されている。
【０００５】
図１（Ａ）に示すフルスピードのデバイスでは、Ｄ＋信号線を抵抗Ｒ２（１．５ｋΩ）でプルアップし、図１（Ｂ）に示すロースピードデバイスでは、Ｄ−信号線を抵抗Ｒ２（１．５ｋΩ）でプルアップしている。したがって、ホストハブポート１０Ａ、１０Ｂは、ＵＳＢデバイスが接続されると、Ｄ＋信号線とＤ−信号線のいずれがプルアップされているかを検出して、その結果に応じた速度でデータ転送を行う。このようにして、ホスト側に接続されたＵＳＢデバイスのデータ転送速度に対応したデータ転送を行うことが行われている。
【０００６】
また、上述したＵＳＢの他、規格化されているインターフェースとして、ＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）やＩ２Ｃ（Ｉｎｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等の通信インターフェースが知られている。
【０００７】
例えば半導体装置では、プロセッサやプロセッサを動作させる揮発性プログラムメモリを有し、電源投入時やリセット時に、予めプログラムを格納した装置外部のメモリから、装置内のプログラムメモリにプログラムをダウンロード（ブート）する。このような装置外部のメモリ（例えばＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等の不揮発メモリ）には、上述したＳＰＩ準拠やＩ２Ｃ準拠のＲＯＭが使用される場合がある。
【０００８】
上述したＳＰＩやＩ２Ｃ準拠のＲＯＭには、例えば、ＭＩＣＲＯＣＨＩＰ社等のＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）が提供され、パッケージには、ＰＤＩＰ（Ｐｌａｓｔｉｃ  Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｐａｃｋａｇｅ）（８ｐｉｎ）やＳＯＩＣ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）（８ｐｉｎ）が用意されている。
【０００９】
ここで、ＳＰＩとＩ２Ｃでは、端子機能が異なり、電源やＧＮＤ端子は決められた端子番号で規格化されている。なお、Ｉ２Ｃインターフェースでは、データ線やクロック線は接続配線中でプルアップが必要な規格であり、ＳＰＩインターフェースでは、このプルアップ（又はプルダウン）接続は規格として規定されていない。
【００１０】
一般的なマイクロコンピュータデバイスの場合には、ＳＰＩやＩ２Ｃインターフェースに対し、いずれか１つ又は両方のインターフェースを備え、ブート機能は両方又はいずれか１つに限定されている場合がある。例えば、３２ｂｉｔＲＩＳＣマイクロコンピュータのＳＨ７２６２グループやＳＨ７２６４グループ（Ｒｅｎｅｓａｓ社）では、ＳＰＩ及びＩ２Ｃインターフェースを備えるが、ダウンロード（ブート）機能はＳＰＩインターフェースで行い、Ｉ２Ｃインターフェースではこの機能は用意されていない。
【００１１】
また、ＳＰＩ及びＩ２Ｃインターフェースの両方にブート機能が用意されている場合でも、いずれか一方を使用して他方をブート以外の用途で使用しない場合には、無駄な端子となる場合がある。更に、ＳＰＩ−ＥＥＰＲＯＭ又はＩ２Ｃ−ＥＥＰＲＯＭのいずれかからブートさせるかのブートモードの設定は外部端子で設定されることとなる。
【００１２】
ここで、図２は、従来における外部端子で設定されるブートモードの設定について説明するための図である。図２に示すように、半導体装置２０は、制御装置２１と、プログラムメモリ２２と、プロセッサ２３と、ＳＰＩインターフェース制御回路２４と、Ｉ２Ｃインターフェース制御回路２５とを有するように構成される。また、半導体装置２０は、外部メモリとしてのＳＰＩ−ＥＥＰＲＯＭ２６と、外部メモリとしてのＩ２Ｃ−ＥＥＰＲＯＭ２７と、ＳＰＩ／Ｉ２Ｃブートモード選択信号端子２８とに接続される。
【００１３】
制御装置２１は、初期化時にＳＰＩ／Ｉ２Ｃブートモード選択信号端子２８を介してＳＰＩ／Ｉ２Ｃブートモード選択信号によりＳＰＩ又はＩ２Ｃモードが設定され、ＳＰＩインターフェース制御回路２４又はＩ２Ｃインターフェース制御回路２５のいずれかを有効とする。制御装置２１は、インターフェースを介して対象となる外部メモリ（ＳＰＩ−ＥＥＰＲＯＭ２６又はＩ２Ｃ−ＥＥＰＲＯＭ２７）からプログラムコードデータの受信動作を行ない、プログラムメモリ２２にダウンロードを行う。プロセッサ２３は、ダウンロード完了後にプログラムメモリ２２に格納されたプログラムにより起動する。
【００１４】
上述したように、一方のインターフェースのみ使用する場合、他方は無駄な端子となってしまう。したがって、例えば異なるインターフェース機能を共通の入出力端子で選択して使用すれば未使用端子がなくなり、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）中のＰＡＤ端子削減によるチップ面積縮小が可能となり、コストダウンを図ることが可能となる。また、未使用端子分を電源や接地端子ＧＮＤに割り当てることで、電源／接地端子ＧＮＤの強化を図ることが可能となり、半導体装置の特性向上を図ることが可能となる。
【００１５】
上述した図１に示すＵＳＢインターフェースでは、規格上、２本の信号線のいずれかの信号をプルアップすることが規定されているため、２本の信号線の電位状態から接続デバイスを検知する。
【００１６】
しかしながら、図２に示すように、異なるインターフェース機能の外部装置（例えばＳＰＩとＩ２Ｃデバイスのいずれか）に接続した場合、任意の電位にプルアップ又はプルダウンされていることが考えられ、図１に示すような手法を用いることができない。また、単に、同じインターフェース（共通端子）上での機能切り替えだけでは端子の削減にはならない。
【００１７】
そこで、上述した図１に示すように、２本の信号線のプルアップを検知するのではなく、１本の信号線の電位を検知して、入出力制御、入出力端子機能の切り替えることが考えられる。
【００１８】
例えば、ＳＰＩ／Ｉ２Ｃ−ＥＥＰＲＯＭのＰＤＩＰ上の５番端子は、ＳＰＩではＳＩ（シリアルデータ入力）、Ｉ２ＣではＳＤＡ（シリアルデータ入出力）となり、制御側の装置とＳＩ端子間において配線上の規定はないが、ＳＤＡ端子間では配線上にプルアップが必要となる。ここで、例えばＳＰＩのＳＩ信号線、Ｉ２ＣのＳＤＡ信号線からＳＰＩ／Ｉ２Ｃデバイスのインターフェースを識別するためには、Ｉ２ＣのＳＤＡ信号線がプルアップされていることから、ＳＰＩの信号線はプルアップ以外の電位状態となっている必要となる。
【００１９】
なお、従来では、例えば内蔵のプルアップ又はプルダウン抵抗で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使うことが知られている（例えば、特許文献１参照）。図３は、従来におけるプルアップ又はプルダウンを備えた入出力端子用回路を示す図である。
【００２０】
図３（Ａ）及び図３（Ｂ）には、所定の入力端子からの入力をプルダウンする内蔵プルダウン抵抗やプルアップする内蔵プルアップ抵抗が示されている。図３に示す入出力端子用回路では、プルアップ又はプルダウンと反対の信号が入力された場合に、内蔵のプルアップ又はプルダウン回路の接続を切り離している。
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上述した特許文献１に示すような手法は、例えば内蔵のプルアップ又はプルダウン抵抗で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使う場合に、内蔵のプルアップ又はプルダウンに対し反対の電位の信号が入力された時に発生する定常的なリーク電流発生を抑えるためのものである。
【００２２】
すなわち、特許文献１に示すような手法は、外部装置に対応したシリアルインターフェースを接続するために、外部端子の信号レベルを検知して、その端子及び他の入出力端子を設定したり、入出力端子に接続される入出力制御回路を選択したりするものではない。
【００２３】
本発明は、上記の課題に鑑みてなされたものであり、外部装置に接続された所定の入出力端子の信号レベルに基づいて、外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース装置、及びシリアルインターフェース方法を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明は、上記目的を達成するために、外部装置と接続された入出力端子から得られる信号に基づいて、前記外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース装置であって、前記入出力端子に接続された切り離し可能なプルダウン回路と、前記プルダウン回路の接続又は切り離しを制御するプルダウン制御手段と、前記プルダウン制御手段により前記プルダウン回路が接続されているとき、前記入出力端子の信号レベルを検出する信号レベル検出手段と、前記信号レベル検出手段の検出結果に応じて、前記外部装置に対応したシリアルインターフェースに切り替える切替手段とを有することを特徴とする。
【００２５】
また、本発明は、外部装置と接続された入出力端子から得られる信号に基づいて、前記外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース方法であって、前記入出力端子とプルダウン回路との接続又は切り離しを制御するプルダウン制御手順と、前記プルダウン制御手順により前記プルダウン回路が接続されているとき、前記入出力端子の信号レベルを検出する信号レベル検出手順と、前記信号レベル検出手順の検出結果に応じて、前記外部装置に対応したシリアルインターフェースに切り替える切替手順とを有することを特徴とする。
【発明の効果】
【００２６】
本発明によれば、外部装置に接続された所定の入出力端子の信号レベルに基づいて、外部装置に対応したシリアルインターフェースを接続することを可能とする。
【図面の簡単な説明】
【００２７】
【図１】従来におけるプルアップ抵抗が接続されたＵＳＢデバイスのポートの一例を示す図である。
【図２】従来における外部端子で設定されるブートモードの設定について説明するための図である。
【図３】従来におけるプルアップ又はプルダウンを備えた入出力端子用回路を示す図である。
【図４】本実施形態に係るシリアルインターフェース装置の機能ブロック図である。
【図５】ＳＰＩ−ＥＥＰＲＯＭが接続されたシリアルインターフェース装置の具体的な構成を示す図である。
【図６】Ｉ２Ｃ−ＥＥＰＲＯＭが接続されたシリアルインターフェース装置の具体的な構成を示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について詳細に説明する。
【００２９】
＜シリアルインターフェース装置の機能ブロック＞
図４は、本実施形態に係るシリアルインターフェース装置の機能ブロック図である。図４に示すシリアルインターフェース装置３０は、外部装置に対応したシリアルインターフェースを接続する。なお、外部装置は、例えばＳＰＩ−ＥＥＰＲＯＭ、Ｉ２Ｃ−ＥＥＰＲＯＭ等である。
【００３０】
シリアルインターフェース装置３０は、例えば、制御装置３１と、ＳＰＩインターフェース制御回路３２と、Ｉ２Ｃインターフェース制御回路３３と、選択器３４と、入出力端子３５〜３８と、プルダウン回路３９等を有するように構成される。
【００３１】
制御装置３１は、プルダウン制御手段４０と、信号レベル検出手段４１と、端子選択手段４２と、ＳＰＩ／Ｉ２Ｃ切替手段４３とを有するように構成される。制御装置３１は、ＳＰＩインターフェース制御回路３２とＩ２Ｃインターフェース制御回路３３とを切り替えるための制御を実行し、外部装置に対応したシリアルインターフェースを接続するように制御する。
【００３２】
プルダウン制御手段４０は、入出力端子３８とプルダウン回路３９に含まれる他端が接地されたプルダウン抵抗との接続又は切り離しを制御する。例えば、プルダウン制御手段４０は、電源投入時又は初期化時に、入出力端子３８とプルダウン回路３９に含まれる他端が接地されたプルダウン抵抗とを接続するよう制御する。また、プルダウン制御手段４０は、ＳＰＩ／Ｉ２Ｃ切替手段４３によりＩ２Ｃインターフェース制御回路３３に切り替えた後、入出力端子３８とプルダウン回路３９に含まれる他端が接地されたプルダウン抵抗とを切り離すように制御する。
【００３３】
信号レベル検出手段４１は、電源投入時又は初期化時に、入出力端子３８の信号レベルを検出し、ＳＰＩ／Ｉ２Ｃ切替手段４３及び端子選択手段４２に検出結果を出力する。
【００３４】
端子選択手段４２は、信号レベル検出手段４１から得られる信号レベルに基づき、選択器３４を制御して、ＳＰＩインターフェース制御回路３２又はＩ２Ｃインターフェース制御回路３３と入出力端子３５〜３８とを接続させる。
【００３５】
ＳＰＩ／Ｉ２Ｃ切替手段４３は、信号レベル検出手段４１から得られる信号レベルに基づき、ＳＰＩインターフェース制御回路３２とＩ２Ｃインターフェース制御回路３３とを切り替える。これにより、ＳＰＩ／Ｉ２Ｃ切替手段４３は、ＳＰＩインターフェース制御回路３２又はＩ２Ｃインターフェース制御回路３３と入出力端子３５〜３８とを接続して、外部装置とのデータの入出力を可能とする。
【００３６】
なお、上述した選択器３４と、端子選択手段４２と、ＳＰＩ／Ｉ２Ｃ切替手段４３とが本発明における切替手段に相当する。
【００３７】
ＳＰＩインターフェース制御回路３２は、／ＣＳ端子と、ＳＯ端子と、ＳＣＫ端子と、ＳＩ端子とを有し、ＳＰＩに対応するインターフェースである。
【００３８】
Ｉ２Ｃインターフェース制御回路３３は、ＳＣＬ端子と、ＳＤＡ＿ｏ端子と、ＳＤＡ＿ｉ端子とを有し、Ｉ２Ｃに対応するインターフェースである。
【００３９】
選択器３４は、端子選択手段４２から得られた信号に基づき、入出力端子３５〜３８を選択する。これにより、ＳＰＩインターフェース制御回路３２又はＩ２Ｃインターフェース制御回路３３の各端子と入出力端子３５〜３８とが接続される。
【００４０】
入出力端子３５〜３８は、ＳＰＩインターフェース制御回路３２及びＩ２Ｃインターフェース制御回路３３の各端子が共用される入出力端子である。
【００４１】
入出力端子３８は、プルダウン回路３９によりプルダウン可能である。入出力端子３８は、外部装置がＳＰＩに対応するインターフェースの場合に、外部装置のＳＩ端子と接続され、外部装置がＩ２Ｃに対応するインターフェースの場合に、外部装置のＳＤＡ端子と接続される。
【００４２】
プルダウン回路３９は、入出力端子３８と接地端子との間に直列接続したスイッチング素子とプルダウン抵抗とを有する。プルダウン回路３９は、電源投入時又は初期化時に、スイッチング素子がプルダウン制御手段４０の制御信号によりオン状態となるよう制御される。
【００４３】
なお、シリアルインターフェース装置３０は、ＳＰＩ／Ｉ２Ｃ切替手段４３により、ＳＰＩインターフェース制御回路３２又はＩ２Ｃインターフェース制御回路３３を、例えば通信装置、携帯電話、半導体装置等と接続することで、これらの装置と外部装置とのデータの入出力を行うようにしても良い。
【００４４】
＜ＳＰＩ−ＥＥＰＲＯＭが接続されたシリアルインターフェース装置の構成例＞
図５は、ＳＰＩ−ＥＥＰＲＯＭが接続されたシリアルインターフェース装置の具体的な構成を示す図である。図５の例では、上述したシリアルインターフェース装置３０にプログラムメモリ４４とプロセッサ４５とが設けられている。
【００４５】
図５に示すように、本実施形態に係るシリアルインターフェース装置３０は、外部装置としてのＳＰＩ−ＥＥＰＲＯＭ６０に接続されている。なお、上述した図４に示す選択器３４は、選択器４６〜４９と、ステートバッファ５０〜５２と、バッファ５３〜５４とを有するように構成される。
【００４６】
ＳＰＩ−ＥＥＰＲＯＭ６０は、／ＣＳ端子と、ＳＯ端子と、／ＷＰ端子と、ＶＳＳ端子と、ＶＣＣ端子と、／ＨＯＬＤ端子と、ＳＣＫ端子と、ＳＩ端子とを有するように構成される。
【００４７】
ここで、シリアルインターフェース装置３０がＳＰＩ−ＥＥＰＲＯＭ６０と接続された場合には、入出力端子３５は、／ＣＳ端子として機能する。また、入出力端子３６は、ＳＯ端子として機能し、入出力端子３７は、ＳＣＫ端子として機能し、入出力端子３８は、ＳＩ端子として機能する。
【００４８】
次に、図５に示すシリアルインターフェース装置３０の動作を説明する。電源投入時又は初期化時に、制御装置３１のプルダウン制御手段４０は、プルダウン回路３９にプルダウン制御信号「１：Ｏｎ」を出力する。これにより、プルダウン回路３９に含まれるスイッチング素子がオン状態となり、接地されたプルダウン抵抗が、入出力端子３８と接続状態となり、入出力端子３８を中間電位とする。
【００４９】
また、電源投入時又は初期化時に、制御装置３１の端子選択手段４２は、選択器３４にＳＰＩ＿Ｉ２Ｃ検査信号として「１」を出力する。なお、ＳＰＩ＿Ｉ２Ｃ検査信号は、選択器３４の選択信号となる。
【００５０】
この選択器３４に出力されたＳＰＩ＿Ｉ２Ｃ検査信号（端子選択手段４２の出力）「１」を受けて、選択器４６は「０」を選択し、選択器４７は「ＳＣＬ」を選択し、選択器４８は「ＳＤＡ＿ｏ」を選択し、選択器４９は「ＳＤＡ＿ｏ」を選択する。なお、通信前のＳＣＬ信号、ＳＤＡ＿ｏ信号は、Ｈｉレベル、すなわち「１」の値を有するので、上述した信号を受けて、ステートバッファ５０〜５２の出力は、「Ｈｉ−Ｚ」、「Ｈｉ−Ｚ」、「Ｈｉ−Ｚ」の状態となる。
【００５１】
図５に示すノード（１）配線は、外部装置と接続される。また、入出力端子３８は、外部装置のシリアルインターフェースの種類を検知する端子として用いられる。図５の例では、ノード（１）配線は、入出力端子３８とＳＰＩ−ＥＥＰＲＯＭ６０のＳＩ端子とを接続している。
【００５２】
上述したように、ＳＰＩインターフェース規格では、ＳＩ端子に対し、プルアップやプルダウン化の規定がない。したがって、ノード（１）配線は、プルアップやプルダウンが行われていない。一方、図５の例では、入出力端子３８は、電源投入時又は初期化時に、プルダウン回路３９によりプルダウンされている。
【００５３】
したがって、入出力端子３８の電位状態は、時間の経過と共に、中間電位からプルダウン回路３９を介してＧＮＤレベルに下がり始める。これによって、入出力端子３８と接続された入力側のバッファ５４は、「Ｈｉ−Ｚ」から「０」が入力された状態となる。また、バッファ５４から出力される値は、不定値「Ｘ」から「０」となる。
【００５４】
バッファ５４から出力される信号線（ＳＰＩ＿Ｉ２Ｃ検知）は、制御装置３１に接続されている。バッファ５４から出力される信号（ＳＰＩ＿Ｉ２Ｃ検知信号）は、制御装置３１の信号レベル検出手段４１によりレベルが検出される。
【００５５】
この場合、信号レベル検出手段４１は、ＳＰＩ＿Ｉ２Ｃ検知信号「０」を取得する。これにより、端子選択手段４２とＳＰＩ／Ｉ２Ｃ切替手段４３とは、外部装置としてＳＰＩ−ＥＥＰＲＯＭが接続されていると判断する。
【００５６】
なお、端子選択手段４２は、ＳＰＩインターフェース制御回路３２を選択する場合には、選択器３４に出力する選択信号を「０」とし、Ｉ２Ｃインターフェース制御回路３３を選択する場合には、選択信号を「１」とするよう予め設定しているものとする。
【００５７】
したがって、端子選択手段４２は、信号レベル検出手段４１から得た検知結果「０」に基づき、電源投入時又は初期化時に出力したＳＰＩ＿Ｉ２Ｃ検査信号（端子選択手段４２の出力）「１」を「０」に変更し、選択器３４に出力する。
【００５８】
選択器３４に出力された選択信号「０」を受けて、選択器４６は「ＳＣＫ」を選択し、選択器４７は「０」を選択し、選択器４８は「ＳＩ」を選択し、選択器４９は「０」を選択する。また、上述した信号を受けて、ステートバッファ５０〜５２は、「／ＣＳ」、「ＳＣＫ」、「ＳＩ」を出力する。
【００５９】
これにより、インターフェース装置３０の入出力端子３５〜３８は、ＳＰＩインターフェース制御回路３２から通信を行う準備が完了する。
【００６０】
なお、制御装置３１は、例えば未使用となるＩ２Ｃインターフェース制御回路３３の動作を抑制する手段を設けることで、不要な消費電流発生を抑えることが可能となる。ここでは、例えば制御装置３１からＩ２Ｃインターフェース制御回路３３への信号を固定する（信号変化させない）ようにすることができる。
【００６１】
また、上述した入出力端子３５〜３８においてＳＰＩインターフェース制御回路３２からの通信を行う準備が完了したため、ＳＰＩ／Ｉ２Ｃ切替手段４３は、ＳＰＩインターフェース制御回路３２に切り替えを行う。
【００６２】
制御装置３１は、シーケンシャル動作開始により、ＳＰＩインターフェース制御回路３２を動作させ、ＳＰＩ−ＥＥＰＲＯＭ６０からのプログラムコードデータ（例えば、ブートプログラムのデータ）の受信動作を行ない、制御装置３１を介してプログラムメモリ４４にダウンロードを行う。プロセッサ４５は、ダウンロード完了後、起動して、プログラムメモリ４４に格納されたプログラムにより動作する。
【００６３】
＜Ｉ２Ｃ−ＥＥＰＲＯＭが接続されたシリアルインターフェース装置の構成例＞
図６は、Ｉ２Ｃ−ＥＥＰＲＯＭが接続されたシリアルインターフェース装置の具体的な構成を示す図である。図６に示すシリアルインターフェース装置３０は、図５に示すシリアルインターフェース装置３０と同一の構成を有するため、同じ符号を用いてシリアルインターフェース装置３０に関する説明を省略する。
【００６４】
なお、図６の例は、図５の例と比較して、シリアルインターフェース装置３０が、外部装置としてのＩ２Ｃ−ＥＥＰＲＯＭ６１と接続されている点で異なる。
【００６５】
Ｉ２Ｃ−ＥＥＰＲＯＭ６１は、Ａ０端子と、Ａ１端子と、Ａ２端子と、ＶＳＳ端子と、ＶＣＣ端子と、ＷＰ端子と、ＳＣＬ端子と、ＳＤＡ端子とを有するように構成される。
【００６６】
ここで、シリアルインターフェース装置３０がＩ２Ｃ−ＥＥＰＲＯＭと接続された場合には、入出力端子３５及び入出力端子３６は未使用端子となり、入出力端子３７は、ＳＣＬ端子として機能し、入出力端子３８は、ＳＤＡ端子として機能する。
【００６７】
次に、図６に示すシリアルインターフェース装置３０の動作を説明する。図５の例と同様に、電源投入時又は初期化時に、プルダウン制御手段４０は、プルダウン回路３９にプルダウン制御信号「１：０」を出力し、接地されたプルダウン抵抗は、入出力端子３８と接続状態となる。
【００６８】
また、電源投入時又は初期化時に、制御装置３１の端子選択手段４２は、図５と同様に、選択器３４にＳＰＩ＿Ｉ２Ｃ検査信号「１」を出力する。選択器３４に出力されたＳＰＩ＿Ｉ２Ｃ検査信号（端子選択手段４２の出力）「１」を受けて、選択器４６〜４９は、「０」、「ＳＣＬ」、「ＳＤＡ＿ｏ」、「ＳＤＡ＿ｏ」をそれぞれ選択する。また、ステートバッファ５０〜５２の出力は、「Ｈｉ−Ｚ」、「Ｈｉ−Ｚ」、「Ｈｉ−Ｚ」の状態となる。
【００６９】
図６に示すノード（１）配線は、外部装置と接続される。また、入出力端子３８は、外部装置のシリアルインターフェースの種類を検知する端子として用いられる。図６の例では、ノード（１）配線は、入出力端子３８とＩ２Ｃ−ＥＥＰＲＯＭ６１のＳＤＡ端子とを接続している。
【００７０】
上述したように、Ｉ２Ｃインターフェース規格では、ＳＤＡ端子に対し、プルアップ化の規定がある。したがって、ノード（１）配線は、プルアップされ、ノード（１）配線の電位状態は、プルアップ状態となる。
【００７１】
このため、入出力端子３８の電位状態は、プルダウン回路３９での電荷の引き抜きに負けない高い電位を保持する。これにより、入出力端子３８と接続された入力側のバッファ５４は、Ｈｉレベルである「１」が入力された状態となり、バッファ５４から出力される値は「１」となる。
【００７２】
バッファ５４から出力される信号（ＳＰＩ＿Ｉ２Ｃ検知信号）は、制御装置３１の信号レベル検出手段４１によりレベルが検出される。
【００７３】
この場合、信号レベル検出手段４１は、ＳＰＩ＿Ｉ２Ｃ検知信号「１」を取得する。これにより、端子選択手段４２とＳＰＩ／Ｉ２Ｃ切替手段４３とは、外部装置としてＩ２Ｃ−ＥＥＰＲＯＭが接続されていると判断する。
【００７４】
端子選択手段４２は、信号レベル検出手段４１から得た検知結果「１」に基づき、電源投入時又は初期化時に出力したＳＰＩ＿Ｉ２Ｃ検査信号（端子選択手段４２の出力）を「１」のままとする。
【００７５】
選択器３４に出力された選択信号「１」を受けて、選択器４６〜４９はそれぞれ「０」、「ＳＣＬ」、「ＳＤＡ＿ｏ」、「ＳＤＡ＿ｏ」を選択する。また、上述した信号を受けて、ステートバッファ５０〜５２の出力は、「Ｈｉ−Ｚ」、「Ｈｉ−Ｚ」、「Ｈｉ−Ｚ」の状態となる。
【００７６】
これにより、インターフェース装置３０の入出力端子３７、３８は、Ｉ２Ｃインターフェース制御回路３３から通信を行う準備を完了する。ここで、プルダウン制御手段４０は、プルダウン回路３９にプルダウン制御信号（遮断信号：ＯＦＦ信号）を出力することで、Ｉ２Ｃ規格として接続されているプルアップからプルダウンへのリーク電流を抑えることが可能となる。
【００７７】
また、制御装置３１は、例えば未使用となるＳＰＩインターフェース制御回路３２の動作を抑制する手段を設けることで、不要な消費電流発生を抑えることが可能となる。
【００７８】
また、上述した入出力端子３７と、入出力端子３８においてＩ２Ｃインターフェース制御回路から通信を行う準備が完了したため、ＳＰＩ／Ｉ２Ｃ切替手段４３は、Ｉ２Ｃインターフェース制御回路３３に切り替えを行う。
【００７９】
制御装置３１は、シーケンシャル動作開始により、Ｉ２Ｃインターフェース制御回路３３を動作させ、Ｉ２Ｃ−ＥＥＰＲＯＭ６１からのプログラムコードデータの受信動作を行ない、制御装置３１を介して装置内のプログラムメモリ４４にダウンロードを行う。プロセッサ４５は、ダウンロード完了後、起動して、プログラムメモリ４４に格納されたプログラムにより動作する。
【００８０】
上述したように、外部装置と接続される所定の入出力端子の信号レベルにより、プルアップ又はプルダウンされていない中間電位状態の信号をｌｏｗレベルとして検知することが可能となる。したがって、所定の入出力端子の信号レベルにより、中間電位（又はプルダウン入力）状態とプルアップ状態の２通りの検知が可能となる。
【００８１】
例えば、ＳＰＩ端子のＳＩ信号（プルダウンなし又はプルダウンあり）とＩ２Ｃ端子のＳＤＡ信号（プルアップ）を検知信号とした場合、Ｌｏｗレベルの検知によりＳＰＩが接続されたと判断し、Ｈｉレベルの検知によりＩ２Ｃが接続されていると判断することが可能となる。なお、Ｈｉレベルを検知した場合に、プルダウン回路を非接続とする手段を用いることで定常的なリーク電流の発生を抑えることが可能となる。
【００８２】
また、上述した信号レベルの検知結果から、ＳＰＩとＩ２Ｃの共用入出力端子をＳＰＩ用又はＩ２Ｃ用に切り替えることにより、複数のインターフェース制御回路の１つを選択し、１組のインターフェース用端子を用いて、外部装置との通信を行うことが可能となる。したがって、インターフェース用入出力端子の削減が可能となる。
【００８３】
また、例えばＬＳＩ中でのＰＡＤ端子の削減によるチップ面積の縮小が可能となり、コストダウンを図ることが可能となる。また、未使用端子分を電源やＧＮＤに割り当てることで、電源／ＧＮＤの強化となり、シリアルインターフェース装置を有する半導体装置の特性の向上を図ることが可能となる。
【００８４】
また、初期化時のブート動作に対して、外部メモリの種類を自動で検知し、その検知結果に応じて、半導体装置内に備えられた複数のインターフェース制御回路から１つを選択し、１組のインターフェース用入出力端子の設定を行なうことが可能となる。
【００８５】
これにより、シリアルインターフェース装置を有する半導体装置内のプログラムメモリへのブート動作が可能となるため、例えばＳＰＩ−ＥＥＰＲＯＭからのブートか、Ｉ２Ｃ−ＥＥＰＲＯＭからのブートかを設定するためのブートモード設定端子を新たに設ける必要がなくなる。また、自動でブートモードの設定が可能となるため、端子の増加を防ぐことが可能となり、ＬＳＩ中のＰＡＤ端子の削減によるチップ面積の縮小が可能となり、コストダウンを図ることが可能となる。
【００８６】
上述したように、本発明の実施形態によれば、外部装置に接続された所定の入出力端子の信号レベルに基づいて、外部装置に対応したシリアルインターフェースを接続することを可能とする。
【００８７】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
【符号の説明】
【００８８】
１０  ホストハブポート
１１Ａ  フルスピードファンクション
１１Ｂ  ロースピードファンクション
１２  ケーブル
２０  半導体装置
２１，３１  制御装置
２２，４４  プログラムメモリ
２３，４５  プロセッサ
２４，３２  ＳＰＩインターフェース制御回路
２５，３３  Ｉ２Ｃインターフェース制御回路
２６  ＳＰＩ−ＥＥＰＲＯＭ
２７  Ｉ２Ｃ−ＥＥＰＲＯＭ
２８  ＳＰＩ／Ｉ２Ｃブートモード選択信号端子
３０  シリアルインターフェース装置
３４，４６〜４９  選択器
３５〜３８  入出力端子
３９  プルダウン回路
４０  プルダウン制御手段
４１  信号レベル検出手段
４２  端子選択手段
４３  ＳＰＩ／Ｉ２Ｃ切替手段
５０〜５２  ステートバッファ
５３〜５４  バッファ
６０  ＳＰＩ−ＥＥＰＲＯＭ
６１  Ｉ２Ｃ−ＥＥＰＲＯＭ
【先行技術文献】
【特許文献】
【００８９】
【特許文献１】特開２００４−７２２３１号公報
【図１】
2013058868.tif 000003
【図２】
2013058868.tif 000004
【図３】
2013058868.tif 000005
【図４】
2013058868.tif 000006
【図５】
2013058868.tif 000007
【図６】
2013058868.tif 000008