(57)【要約】【課題】正逆回転を検出可能な回転センサのセンサ信号のパルス幅情報を保持した分周信号として検出できるようにする。【解決手段】波形整形回路５により回転センサ２からのセンサ信号を波形整形した信号を、分周回路６により波形整形回路の出力信号を２分周した信号にすると共に、遅延回路７により所定時間遅延させた信号とする。これら分周回路６および遅延回路７の出力信号を論理演算回路８により論理積を演算することでセンサ信号のパルス幅を保持したままで分周した信号を得ることができる。この結果、マイクロコンピュータ４において、論理演算回路８の出力信号を入力して立ち上りおよび立ち下りのタイミングを検出して回転センサ２の２分周されたセンサ信号から、回転センサのセンサ信号の回転方向および回転速度を検出することができる。【選択図】図１
2013205199.tif 000002
【特許請求の範囲】
【請求項１】
回転方向および回転速度の信号を出力する回転センサからのセンサ信号を入力して波形整形する波形整形回路と、
前記波形整形回路の出力信号を２分周する分周回路と、
前記波形整形回路の出力を所定時間遅延させる遅延回路と、
前記分周回路の出力と前記遅延回路の出力との論理積を演算する論理演算回路と、
前記論理演算回路の出力信号を入力し立ち上りおよび立ち下りのタイミングを検出して前記回転センサの２分周されたセンサ信号の回転方向および回転速度を検出するマイクロコンピュータとを備えたことを特徴とする回転センサ信号の検出装置。
【請求項２】
請求項１に記載の回転センサ信号の検出装置において、
前記波形整形回路、前記分周回路、前記遅延回路および前記論理演算回路は半導体集積回路素子として一体に形成されていることを特徴とする回転センサ信号の検出装置。
【請求項３】
請求項１に記載の回転センサ信号の検出装置において、
前記分周回路、前記遅延回路および前記論理演算回路はディスクリート回路により形成されていることを特徴とする回転センサ信号の検出装置。
【請求項４】
請求項１ないし３のいずれかに記載の回転センサ信号の検出装置において、
前記論理演算回路の出力信号および前記波形整形回路の出力信号を選択的に前記マイクロコンピュータに出力可能な選択回路を設け、
前記マイクロコンピュータは、前記選択回路に対して選択信号を与えて前記論理演算回路の出力信号もしくは前記波形整形回路の出力信号を入力し、前記回転センサの波形整形されたセンサ信号もしくは２分周されたセンサ信号の回転方向および回転速度を検出することを特徴とする回転センサ信号の検出装置。
【請求項５】
請求項１ないし３のいずれかに記載の回転センサ信号の検出装置において、
前記論理演算回路の出力信号および前記遅延回路の出力信号を選択的に前記マイクロコンピュータに出力可能な選択回路を設け、
前記マイクロコンピュータは、前記選択回路に対して選択信号を与えて前記論理演算回路の出力信号もしくは前記遅延回路の出力信号を入力し、前記回転センサの波形整形されたセンサ信号もしくは２分周されたセンサ信号の回転方向および回転速度を検出することを特徴とする回転センサ信号の検出装置。
【請求項６】
請求項４または５に記載の回転センサ信号の検出装置において、
前記マイクロコンピュータから出力される前記選択信号を受信して前記選択回路に出力する通信回路を設けたことを特徴とする回転センサ信号の検出装置。
【請求項７】
請求項１に記載の回転センサ信号の検出装置において、
前記論理演算回路の出力信号を２分周する第２分周回路と、
前記論理演算回路の出力を所定時間遅延させる第２遅延回路と、
前記第２分周回路の出力と前記第２遅延回路の出力との論理積を演算する第２論理演算回路とを設け、
前記マイクロコンピュータは、前記第２論理演算回路の出力信号を入力し立ち上りおよび立ち下りのタイミングを検出して４分周された前記回転センサのセンサ信号の回転方向および回転速度を検出することを特徴とする回転センサ信号の検出装置。
【請求項８】
請求項７に記載の回転センサ信号の検出装置において、
前記第２論理演算回路の出力信号、前記第２遅延回路の出力信号および前記遅延回路の出力信号を選択的に前記マイクロコンピュータに出力可能な選択回路を設け、
前記マイクロコンピュータは、前記選択回路に対して選択信号を与えて前記第２論理演算回路の出力信号、前記第２遅延回路の出力信号もしくは前記遅延回路の出力信号を入力し、前記回転センサの波形整形されたセンサ信号、２分周されたセンサ信号もしくは４分周されたセンサ信号の回転方向および回転速度を検出することを特徴とする回転センサ信号の検出装置。
【請求項９】
請求項８に記載の回転センサ信号の検出装置において、
前記マイクロコンピュータから出力される前記選択信号を受信して前記選択回路に出力する通信回路を設けたことを特徴とする回転センサ信号の検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回転センサ信号の検出装置に関する。
【背景技術】
【０００２】
逆回転検出機能付き回転センサでは、例えばパルス幅とパルス周期によって回転方向と回転数の情報を伝達するものがある。このような回転センサの検出装置においては、マイクロコンピュータを用いてパルス幅とパルス周期を検出するために、センサ信号の両エッジを分周無しで取り込む必要がある。このため、マイクロコンピュータの処理負荷が大きくなる問題がある。
【０００３】
マイクロコンピュータのインプットキャプチャは両エッジを検出するポート以外に、片エッジを検出するポートがあるが、センサ信号の立ち上りと立ち下りの検出を２つの片エッジ検出のポートで検出する場合は、ポートを２つ使用するため入力ポートが不足する問題がある。
【０００４】
一方、マイクロコンピュータの処理負荷を低減する方法としては、例えば回転センサのセンサ信号を分周してパルス数を減らした状態として入力することが考えられる。しかし、センサ信号の波形を一般的な方法で分周する構成では、パルス幅の情報が消失してしまうため、逆回転検出機能を有する回転センサのセンサ信号の検出には適用することができないものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平３−１９７８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的は、回転数および回転方向の情報を含んだ回転センサのセンサ信号の検出をマイクロコンピュータの処理負荷を大きくすることなく検出することができるようにした回転センサ信号の検出装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の回転センサ信号の検出装置によれば、波形整形回路により回転センサからのセンサ信号を波形整形した信号を、分周回路により波形整形回路の出力信号を２分周した信号にすると共に、遅延回路により所定時間遅延させた信号とする。これら分周回路および遅延回路の出力信号を論理演算回路により論理積を演算することでセンサ信号のパルス幅を保持したままで分周した信号を得ることができる。この結果、マイクロコンピュータにおいて、論理演算回路の出力信号を入力して立ち上りおよび立ち下りのタイミングを検出して回転センサの２分周されたセンサ信号から、回転センサのセンサ信号の回転方向および回転数を検出することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態を示す電気的構成図
【図２】各部の波形を示す作用説明図
【図３】第２実施形態を示す電気的構成図
【図４】第３実施形態を示す電気的構成図
【図５】第４実施形態を示す電気的構成図
【図６】第５実施形態を示す電気的構成図
【図７】第６実施形態を示す電気的構成図
【発明を実施するための形態】
【０００９】
（第１実施形態）
以下、第１実施形態について図１および図２を参照して説明する。この実施形態では、例えば自動車の変速機構として使用されるＣＶＴ（continuously variable transmission）の制御で採用される逆回転検出機能付きの回転センサがある。この回転センサのセンサ信号の検出装置であるＥＣＵ（electronic control unit）１について説明する。この場合、回転センサ２は、回転軸の回転方向と回転数の情報をパルス幅とパルス周期によって示すセンサ信号として出力するものである。
【００１０】
図１に示すように、ＥＣＵ１は、回転センサ２からセンサ信号が入力されるセンサ信号入力回路３と、このセンサ信号入力回路３から出力されるセンサ信号を取り込んで回転方向および回転数の情報を検出するマイクロコンピュータ４とを備えている。センサ信号入力回路３において、入力部には波形整形回路５が設けられており、回転センサ２のセンサ信号の波形整形を行う。波形整形回路５の出力部には分周回路６および遅延回路７が接続されている。分周回路６は、例えば入力されるセンサ信号の立ち上りタイミングで信号レベルを反転させることで分周するものである。遅延回路７は入力されるセンサ信号を所定時間ΔＴだけ遅延させて出力するもので、分周回路６による処理遅延時間Ｔｄ以上の遅延時間ΔＴに設定されている。分周回路６および遅延回路７の出力部には論理演算回路であるＡＮＤ回路８が設けられ、両者の出力の論理積（ＡＮＤ）を演算して出力する。ＡＮＤ回路８の演算結果はセンサ信号入力回路３の出力信号としてマイクロコンピュータ４に入力される。
【００１１】
上記構成において、センサ信号入力回路３を構成する波形整形回路５、分周回路６、遅延回路７およびＡＮＤ回路８は、これらを一体に有する構成の半導体集積回路装置（ＩＣ）としている。なお、回転センサ２のセンサ信号を取り込む回路としての波形整形回路５は、一般的にマイクロコンピュータ４の入力部に接続されているものであり、この波形整形回路５に分周回路６、遅延回路７およびＡＮＤ回路８の回路を組み合わせて半導体集積回路装置として構成したものである。
【００１２】
センサ信号入力回路３からの出力信号は、マイクロコンピュータ４の内部に設けられたインプットキャプチャに入力される。マイクロコンピュータ４は、インプットキャプチャにおいて入力された信号の立ち上り、立ち下り両エッジの時間を検出し、各々のポートレジスタに格納後ＣＰＵに割り込みをかける。この後、後述する検出処理によりセンサ信号に含まれる回転方向および回転数の情報を検出する。
【００１３】
次に、上記構成の作用について図２の波形図も参照して説明する。
回転センサ２のセンサ信号は、波形整形回路５において波形整形されると、立ち上りおよび立ち下りのエッジがはっきりした信号に整形され、図２（ａ）に示すようなパルス信号Ｓ１として出力される。この場合、波形整形後の信号は、例えば短いパルス幅Ｔａのパルスが正転方向の回転方向を示し、長いパルス幅Ｔｂ（Ｔｂ＞Ｔａ）のパルスが逆転方向の回転方向を示すものとする。図示の場合では、時間の経過とともに正転方向から逆転方向に回転方向が変化した場合を示している。
【００１４】
分周回路６においては、波形整形回路５から出力される信号Ｓ１の立ち上りタイミングでレベルが変化するように信号処理され、これにより単純に２分周された信号Ｓ２を出力する。この分周された信号Ｓ２は、単純に２分周をするので、パルス幅の情報は消失している。また、分周回路６では分周した信号Ｓ２の出力は信号処理に伴う一定の遅延時間Ｔｄの遅延を伴うので、信号Ｓ１の立ち上りタイミングから遅延時間Ｔｄだけ遅れて信号Ｓ２が変化する。遅延時間Ｔｄは例えば数μｓｅｃ〜数十μｓｅｃ程度である。
【００１５】
遅延回路７においては、所定の遅延時間ΔＴとして、分周回路６の遅延時間Ｔｄよりも長い時間が設定されている（ΔＴ＞Ｔｄ）。この遅延回路７は、入力された信号Ｓ１を遅延時間ΔＴだけ遅らせて出力する。遅延回路７は、信号Ｓ２と信号Ｓ３との演算を行う際に分周回路６の遅延時間Ｔｄの遅れ分による影響をなくすためのものである。そして、遅延時間ΔＴの設計値として適切な範囲は、分周回路６の遅延時間Ｔｄの最大値Ｔｄ（ｍａｘ）と、検出しようとする入力信号Ｓ１の最短パルス周期Ｔｐ（ｍｉｎ）（例えば数ｍｓｅｃ）の値から次式のように規定することができる。
Ｔｄ（ｍａｘ）＜ΔＴ＜Ｔｐ（ｍｉｎ）
これにより、波形整形回路５から出力される信号Ｓ１が立ち上がるタイミングから分周回路６において処理後に出力される信号Ｓ２が出力された後に、遅延回路７から信号Ｓ３が出力される。
【００１６】
ＡＮＤ回路８においては、分周回路６および遅延回路７からの各出力信号Ｓ２およびＳ３が入力されると、その論理積を演算して信号Ｓ４として出力する。これにより、分周回路６からの信号Ｓ２が遅延回路７の遅延された信号Ｓ３とが共にハイレベルとなる条件で遅延回路７の信号Ｓ３と同じ波形の信号Ｓ４がＡＮＤ回路８から出力される。また、分周回路６の信号Ｓ２がロウレベルのときには遅延回路７からの信号Ｓ３は出力されず、結果として遅延回路７の出力信号Ｓ３が１回置きに出力されるので、分周された信号Ｓ４として得ることができる。つまり、ＡＮＤ回路８の出力信号Ｓ４は、波形整形回路５の出力信号Ｓ１あるいは遅延回路７の出力信号Ｓ３が含んでいたパルス幅の情報を残した状態で分周された信号Ｓ４となる。
【００１７】
マイクロコンピュータ４は、ＡＮＤ回路８が出力する信号Ｓ４を入力してその立ち上りエッジおよび立ち下りエッジの両エッジを検出してエッジ間の時間をそれぞれポートレジスタに記憶させ、ＣＰＵに割り込みをかける。ＣＰＵにおいては、得られたパルス幅およびパルス間隔の情報に基づいて、所定の検出プログラムを実行することにより、回転方向についてはパルス幅の情報から検出することができ、回転数については分周した信号であることを考慮して、パルス間隔を２で除することにより周期を得ることができるので、これから平均的な回転数を算出することができる。
【００１８】
上記実施形態によれば、以上のように信号処理を行うので、マイクロコンピュータ４においては、インプットキャプチャにおける割り込み回数を半減させることができ、その場合でも回転方向および回転数の情報を得ることができるので、処理負荷の低減を図ることができる。
【００１９】
また、上記実施形態によれば、センサ信号入力回路３として波形整形回路５、分周回路６、遅延回路７およびＡＮＤ回路８を一体に有する半導体集積回路装置として構成したので、従来から使用されている波形整形回路５を半導体集積回路装置として用いる構成では、付加する回路の構成による大幅なコスト増加を避けることができる。
【００２０】
なお、上記実施形態では、センサ信号入力回路３として波形整形回路５、分周回路６、遅延回路７およびＡＮＤ回路８をディスクリート回路により構成することもできる。この場合には、従来から使用されている波形整形回路からマイクロコンピュータにセンサ信号を入力する構成に加えて、ディスクリート回路により構成した分周回路６、遅延回路７およびＡＮＤ回路８を付加することで実施することができる。
【００２１】
（第２実施形態）
図３は第２実施形態を示すもので、第１実施形態と異なるところは、回転センサ２のセンサ信号を分周する場合と分周しない場合をマイクロコンピュータ４により選択できる構成としたところである。
【００２２】
すなわち、センサ信号入力回路９は、第１実施形態におけるセンサ信号入力回路３の構成に加えて選択回路であるセレクタ１０がＡＮＤ回路８の出力部に設けられている。セレクタ１０は、ＡＮＤ回路８の出力信号が入力されると共に、遅延回路７の出力信号が入力される。セレクタ１０は、マイクロコンピュータ４の汎用出力ポートなどから選択信号が与えられるようになっている。
【００２３】
この実施形態では、センサ信号入力回路９からマイクロコンピュータ４に入力するセンサ信号をマイクロコンピュータ４側から選択信号を出力することで、分周したＡＮＤ回路８からの信号Ｓ４を入力するか、分周しない遅延回路７からの信号Ｓ３を入力するかを切り替えることができる。マイクロコンピュータ４は、検出対象の回転速度に応じて適宜セレクタ１０に切り替え信号を送信することで処理負担が高くならないようにする場合と、検出精度を確保する場合とを切り替えてセンサ信号を取り込むことができる。
【００２４】
これにより、第２実施形態によれば、例えば検出対象の回転速度が高いときには、回転センサ２のセンサ信号を分周した信号Ｓ４として入力することで信号処理の負担を軽減しながら回転数と回転方向の検出を行うことができる。また、回転速度が低いときには、回転センサ２のセンサ信号を分周しないで直接遅延回路７からの信号Ｓ３を入力することで、処理負担が小さいときには検出精度を高めることができる。
【００２５】
また、第２実施形態によれば、セレクタ１０に与える選択信号を、マイクロコンピュータ４の汎用出力ポートから出力することができるので、低機能ポートを使って構成することができ、高価なマイクロコンピュータを設けることなく実現できる。
【００２６】
さらに、第２実施形態によれば、セレクタ１０に遅延回路７から出力される信号Ｓ３を入力する構成としたので、ＡＮＤ回路８から出力される信号Ｓ４とほぼ同じタイミングとすることができ、セレクタ１０の出力信号が選択する信号におうじて時間差が発生することがなくなり、切り替え時の時間のずれの発生を少なくした状態で動作させることができる。
【００２７】
（第３実施形態）
図４は第３実施形態を示すもので、第２実施形態と異なるところは、センサ信号入力回路１１に通信回路１２を設けた構成のものを用いたことである。通信回路１２は、回転センサ２以外の他のセンサ１３や他のＥＣＵ１４等との間の信号のやり取りを処理してマイクロコンピュータ４との間でシリアル通信により受け渡しをするものである。
【００２８】
このような通信回路１２を備えた構成のセンサ信号入力回路１１を用いる場合には、セレクタ１０に対するマイクロコンピュータ４からの選択信号は、別途信号線を設けるのではなく、通信回路１２との間に設けられた信号線を利用して受信することができる。なお、センサ信号入力回路１１は、通信回路１２を一体に設けた統合ＩＣとして半導体集積回路装置により構成されたものである。
【００２９】
このような第３実施形態においても、第２実施形態と同様の効果を得ることができ、また、通信回路１２を備えた構成であるので、セレクタ１０への信号線を別途に設けることなく通信回路１２のシリアル通信用の信号線を介して選択信号を受信することができる。
【００３０】
（第４実施形態）
図５は第４実施形態を示すもので、第２実施形態と異なるところは、センサ信号入力回路１５において、セレクタ１０に対して、ＡＮＤ回路８の出力信号をと、波形整形回路５の出力信号とを入力する構成としたところである。
【００３１】
この構成では、遅延回路７の出力信号を用いないので、セレクタ１０により出力を切り替えると、分周した信号Ｓ４をマイクロコンピュータ４に入力する場合と、分周しない信号Ｓ１を入力する場合とで、パルス信号の位置がずれることがある。しかし、信号処理においてパルス信号の位置がずれることについて問題がなければ、このように波形整形回路５から出力される信号Ｓ１を採用することもでき、第２の実施形態と同等の作用効果を得ることができる。
【００３２】
第４実施形態では、第２実施形態の構成を前提として説明したが、第３実施形態の構成を前提とする構成を採用することもできる。すなわち、図５において、センサ信号入力回路１５に第３実施形態における通信回路１２を設け、マイクロコンピュータ４からの選択信号を通信回路１２により受信する構成としても良い。
【００３３】
（第５実施形態）
図６は第５実施形態を示すもので、第１実施形態と異なるところは、センサ信号入力回路１６に分周機能を２段に設けたところである。
すなわち、第１実施形態におけるセンサ信号入力回路３のＡＮＤ回路８の出力部に、さらに分周回路１７、遅延回路１８およびＡＮＤ回路１９を設けた構成としている。これら分周回路１７、遅延回路１８およびＡＮＤ回路１９は、それぞれ分周回路６、遅延回路７およびＡＮＤ回路８と同じ構成のものである。
【００３４】
ＡＮＤ回路８により分周された信号Ｓ４は分周回路１７にてさらに２分周されて信号Ｓ５として出力される。また、遅延回路１８からは遅延された信号Ｓ６が出力される。ＡＮＤ回路１９では、これら信号Ｓ５およびＳ６の論理積（ＡＮＤ）の演算がなされ、その結果、ＡＮＤ回路８から出力された信号Ｓ４をさらに２分周した信号Ｓ７として得ることができる。この結果、回転センサ２のセンサ信号が波形整形回路５により波形整形された信号Ｓ１とされ、これを４分周した信号Ｓ７としてマイクロコンピュータ４に出力することができる。
【００３５】
このような第５実施形態によっても、第１実施形態と同様の効果を得ることができると共に、４分周したセンサ信号を得ることができるので、さらにマイクロコンピュータの処理負担を軽減させることができる。
なお、上記実施形態では回転センサ２のセンサ信号を４分周する構成の例を示したが、さらに分周回路６、遅延回路７、ＡＮＤ回路８と同等の構成を直列に付加した構成とすることで、分周機能を増やして８分周以上の分周をする構成とすることもできる。
【００３６】
（第６実施形態）
図７は第６実施形態を示すもので、第５実施形態と異なるところは、センサ信号入力回路２０として、回転センサ２のセンサ信号を分周しない場合、２分周する場合、４分周する場合のそれぞれについて選択可能とする構成を採用したことである。
【００３７】
センサ信号入力回路２０には、ＡＮＤ回路１９の出力部に３入力のセレクタ２１が設けられている。セレクタ２１には、ＡＮＤ回路１９の出力信号Ｓ７に加えて、遅延回路１８の出力信号Ｓ６と、遅延回路７の出力信号が同じく遅延回路２２を介した信号Ｓ８として入力される。遅延回路２２は、セレクタ２１に入力する信号の遅延時間をほぼ同じとするように調整するためのものである。
【００３８】
マイクロコンピュータ４からセレクタ２１に選択信号が入力されるようになっており、分周されていない遅延回路２２の出力信号Ｓ８、２分周された遅延回路１８の出力信号Ｓ６あるいは４分周されたＡＮＤ回路１９の出力信号Ｓ７のいずれかを選択的に出力させることができる。マイクロコンピュータ４は、回転センサ２のセンサ信号をそのときの回転数に応じて信号処理の負担と検出精度を考慮した条件で選択信号を出力する。
【００３９】
これにより、マイクロコンピュータ４は、回転センサ１のセンサ信号を、波形整形回路５を介した後に、そのまま入力するか、２分周するかあるいは４分周するかを選択的に切り替えて必要な信号を取り込むことができるようになる。
【００４０】
なお、上記構成においても、セレクタ２１への入力として、遅延回路２２を別途設けることなく遅延回路７の信号を入力するかあるいは波形整形回路５の信号を直接入力することもできる。
また、センサ信号入力回路２０の構成として、第３実施形態（図４の構成）におけるように、通信回路１２を設ける構成としてマイクロコンピュータ４からの選択信号を通信回路１２を介して取り込むようにすることもできる。
【００４１】
（他の実施形態）
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００４２】
回転センサとしては、無段変速のＣＶＴの回転センサ以外に、ＡＴ（automatic transmission）に用いる回転センサ、エンジンの回転を検出するＮＥセンサ等、回転方向と回転数をパルス幅とパルス周期で示すセンサ信号を検出する回転センサ信号の検出装置全般に適用できる。
【符号の説明】
【００４３】
図面中、１はＥＣＵ（回転センサ信号の検出装置）、２は回転センサ、３、９、１１、１５、１６、２０はセンサ信号入力回路（半導体集積回路素子）、４はマイクロコンピュータ、５は波形整形回路、６、１７は分周回路、７、１８、２２遅延回路、８、１９はＡＮＤ回路（論理演算回路）、９、２１はセレクタ（選択回路）である。
【図１】
2013205199.tif 000003
【図２】
2013205199.tif 000004
【図３】
2013205199.tif 000005
【図４】
2013205199.tif 000006
【図５】
2013205199.tif 000007
【図６】
2013205199.tif 000008
【図７】
2013205199.tif 000009