(57)【要約】【課題】ＯＬＥＤ１３０における特性がばらつきに起因する表示ムラを抑える。【解決手段】画素回路１１０は、ゲート・ソース間の電圧に応じた電流を供給するトランジスター１２１と、トランジスター１２１のゲート・ソース間の電圧を保持する保持容量１４３と、供給された電流に応じた輝度で発光するＯＬＥＤ１３０と、トランジスター１２１とＯＬＥＤ１３０との間に電気的に介挿されたトランジスター１２６と、走査線１２に供給された走査信号に応じて、データ線１４に供給されたデータ信号に応じた電位をトランジスター１２１のゲートノードｇに供給するトランジスター１２２とを含む。ＯＬＥＤ１３０を発光させるとき、トランジスター１２６のゲートを、走査信号の論理レベルにおけるＨレベルとＬレベルとの中間電位とする。【選択図】図１
2013088640.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、
複数の走査線と複数のデータ線との交差に対応して設けられた画素回路と、
を有し、
前記画素回路は、
ゲート・ソース間の電圧に応じた電流を供給する駆動トランジスターと、
供給された電流に応じた輝度で発光する発光素子と、
前記駆動トランジスターのドレインと前記発光素子との間に電気的に介挿された発光制御トランジスターと、
前記駆動トランジスターのゲート・ソース間の電圧を保持する保持容量と、
前記走査線に供給された走査信号に応じて、前記データ線に供給されたデータ信号に応じた電位を前記駆動トランジスターのゲートに供給する選択トランジスターと、
を含み、
前記駆動トランジスター、前記発光制御トランジスターおよび前記発光素子が電源の高位側と低位側との間に直列に接続された電気光学装置の駆動方法であって、
前記発光素子を発光させるとき、前記発光制御トランジスターのゲートを、前記走査信号の論理レベルにおいて前記選択トランジスターをオフさせる電位レベルとオンさせる電位レベルとの中間電位とした
ことを特徴とする電気光学装置の駆動方法。
【請求項２】
前記発光素子を発光させる前に、前記駆動トランジスターのドレインを所定の電位とする
ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項３】
前記走査信号によって前記選択トランジスターをオンさせて、前記駆動トランジスターのゲートに前記データ線に供給されたデータ信号に応じた電位を供給し、
前記走査信号によって前記選択トランジスターをオフさせて、前記発光制御トランジスターのゲートに前記中間電位を供給する
ことを特徴とする請求項２に記載の電気光学装置の駆動方法。
【請求項４】
複数の走査線と、複数のデータ線と、
複数の走査線と複数のデータ線との交差に対応して設けられた画素回路と、
前記画素回路を駆動する駆動回路と、
を有し、
前記画素回路は、
ゲート・ソース間の電圧に応じた電流を供給する駆動トランジスターと、
供給された電流に応じた輝度で発光する発光素子と、
前記駆動トランジスターのドレインと前記発光素子との間に電気的に介挿された発光制御トランジスターと、
前記駆動トランジスターのゲート・ソース間の電圧を保持する保持容量と、
前記走査線に供給された走査信号に応じて、前記データ線に供給されたデータ信号に応じた電位を前記駆動トランジスターのゲートに供給する選択トランジスターと、
を含み、
前記駆動トランジスター、前記発光制御トランジスターおよび前記発光素子が電源の高位側と低位側との間に直列に接続され、
前記駆動回路は、前記発光素子を発光させるとき、前記発光制御トランジスターのゲートを、前記走査信号の論理レベルにおいて前記選択トランジスターをオフさせる電位レベルとオンさせる電位レベルとの中間電位とする
ことを特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置を備える
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば画素回路が微細化されたときに有効な電気光学装置の駆動方法、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、上記発光素子や、当該発光素子に電流を供給するための駆動トランジスター、当該電流供給される経路に介挿された発光制御トランジスター、駆動トランジスターのゲート・ソース間の電圧を保持する保持容量などを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。
このような構成において、発光制御トランジスターによって電流経路が遮断された状態で、画素の階調レベルに応じた電位が駆動トランジスターのゲートに印加されると、保持容量によって当該電位に応じた電圧が保持される。この後、発光制御トランジスターによって電流経路の遮断が解除されると、発光素子には、保持容量による保持電圧、すなわち駆動トランジスターのゲート・ソース間の電圧に応じた電流が当該駆動トランジスターによって供給される。これにより、当該発光素子は、階調レベルに応じた輝度で発光する（例えば特許文献１参照）。
また、電気光学装置に対して、表示サイズの小型化や表示の高精細化が要求されることが多い。表示サイズの小型化と表示の高精細化とを両立するためには、画素回路を微細化する必要があるので、電気光学装置を例えばシリコン基板に集積する技術も提案されている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１６４６２号公報
【特許文献２】特開２００９−２８８４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、発光制御トランジスターによって電流経路の遮断が解除されたときに発光素子の一端において電位が変化する。このとき、発光素子における電圧−電流特性が画素回路毎にばらついていると、発光素子の一端における電位変化量も画素回路毎に異なる。この電位変化は、駆動トランジスターの寄生容量を介して当該駆動トランジスターのゲートに伝播し、保持容量の電圧を変化させてしまう。特に、画素回路が微細化されたときに、保持容量の容量サイズが必然的に小さくなり、一方で寄生容量が相対的に大きくなるので、保持容量の電圧変化が無視できなくなった。具体的には、複数の発光素子にわたって同じ輝度で発光させようとしても、互いに異なる電流が流れてしまうために、表示の一様性を損なうような表示ムラが発生する。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、発光素子における特性がばらついても、表示の一様性を損なう表示ムラの発生を抑えることが可能な電気光学装置の駆動方法、電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明に係る電気光学装置の駆動方法にあっては、複数の走査線と、複数のデータ線と、複数の走査線と複数のデータ線との交差に対応して設けられた画素回路と、を有し、前記画素回路は、ゲート・ソース間の電圧に応じた電流を供給する駆動トランジスターと、供給された電流に応じた輝度で発光する発光素子と、前記駆動トランジスターのドレインと前記発光素子との間に電気的に介挿された発光制御トランジスターと、前記駆動トランジスターのゲート・ソース間の電圧を保持する保持容量と、前記走査線に供給された走査信号に応じて、前記データ線に供給されたデータ信号に応じた電位を前記駆動トランジスターのゲートに供給する選択トランジスターと、を含み、前記駆動トランジスター、前記発光制御トランジスターおよび前記発光素子が電源の高位側と低位側との間に直列に接続された電気光学装置の駆動方法であって、前記発光素子を発光させるとき、前記発光制御トランジスターのゲートを、前記走査信号の論理レベルにおいて前記選択トランジスターをオフさせる電位レベルとオンさせる電位レベルとの中間電位としたことを特徴とする。本発明によれば、駆動トランジスターによる電流が発光素子に供給される経路を、発光制御トランジスターによって開通させるとき、すなわち発光素子の発光を開始するとき、駆動トランジスターのドレイン電圧は、発光素子の特性ばらつきに依らずにほぼ一定となる。このため、表示の一様性を損なう表示ムラの発生を抑えることができる。
【０００６】
本発明において、前記発光素子を発光させる前に、前記駆動トランジスターのドレインを所定の電位とする構成が好ましい。この構成によれば、発光素子を発光させるときに、駆動トランジスターのドレインは所定電位から飽和電流が流れるドレイン電圧に応じた電位に変化するので、寄生容量を介して駆動トランジスターのゲート電位に与える影響が揃えられる。
この構成において、前記走査信号によって前記選択トランジスターをオンさせて、前記駆動トランジスターのゲートに前記データ線に供給されたデータ信号に応じた電位を供給し、前記走査信号によって前記選択トランジスターをオフさせて、前記発光制御トランジスターのゲートに前記中間電位を供給する態様としても良い。
なお、本発明は、電気光学装置の駆動方法のほか、当該電気光学装置、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る電気光学装置の構成を示す斜視図である。
【図２】同電気光学装置の構成を示す図である。
【図３】同電気光学装置における画素回路を示す図である。
【図４】同電気光学装置の動作を示すタイミングチャートである。
【図５】同電気光学装置における駆動トランジスターの動作特性を示す図である。
【図６】実施形態等に係る電気光学装置を用いたＨＭＤを示す斜視図である。
【図７】ＨＭＤの光学構成を示す図である。
【発明を実施するための形態】
【０００８】
以下、本発明を実施するための形態について図面を参照して説明する。
【０００９】
＜全体的な構成＞
図１は、実施形態に係る電気光学装置１０の構成を示す斜視図である。電気光学装置１０は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置１０の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機ＥＬ装置であり、画素回路には、電気光学素子の一例であるＯＬＥＤが用いられている。
電気光学装置１０は、表示部で開口する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４には、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子７６が設けられて、図示省略された上位回路に接続される。当該上位回路からは、複数の端子７６を介してデータ信号が同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。
制御回路５は、電気光学装置１０の電源回路と駆動回路の制御回路との機能を有する。すなわち、制御回路５は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置１０に供給する。
【００１０】
＜電気的な構成＞
図２は、実施形態に係る電気光学装置１０の構成を示す図である。この図に示されるように、電気光学装置１０は、走査線駆動回路２０と、データ線駆動回路４０とに大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、ｍ行の走査線１２が図において横方向に延在して設けられ、また、ｎ列のデータ線１４が図において縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２とｎ列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横ｎ列でマトリクス状に配列されている。
【００１１】
ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列と呼ぶ場合がある。
なお、同一行において、互いに隣り合う３つの画素回路１１０は、例えばそれぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。
【００１２】
さて、電気光学装置１０には、次のような制御信号が制御回路５から供給される。詳細には、電気光学装置１０のうち、走査線駆動回路２０には制御信号Ｃtryが供給され、データ線駆動回路４０には制御信号Ｃtrxとデータ信号Ｖdとが供給される。このうち、制御信号Ｃtryには、実際には垂直走査を規定する複数の信号、具体的にはパルス信号や、クロック信号、イネーブル信号などの複数の信号が含まれる。また、制御信号Ｃtrxには、実際には水平走査を規定する複数の信号が含まれる。
【００１３】
走査線駆動回路２０は、フレームの期間にわたって走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｃtryにしたがって生成するものである。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほか、当該走査信号に同期した複数種類の制御信号を各行について供給するが、図２においては複雑化を避けるために省略している。
なお、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。
【００１４】
データ線駆動回路４０は、走査線駆動回路２０によって走査される１行分の画素回路１１０に対して、画素の階調レベルに対応した電位のデータ信号Ｖd(1)〜Ｖd(n)を、１〜ｎ列目のデータ線を介して供給するものである。
なお、データ線駆動回路４０は、例えば事前に制御回路５から制御信号Ｃtrxに同期して供給されるデータ信号Ｖdを保持するとともに、走査線１２の走査に合わせて各列のデータ線に供給する構成としても良いし、データ線が複数列毎にグループ化される場合には、各グループに対応して供給されたデータ信号Ｖdをグループに属する複数列のデータ線にそれぞれ順番に供給する構成としても良い。
【００１５】
本実施形態では、便宜的に走査線駆動回路２０およびデータ線駆動４０に分けているが、これらについては、画素回路１１０を駆動する駆動回路としてまとめて概念することが可能である。
【００１６】
＜画素回路＞
図３を参照して画素回路１１０について説明する。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行ｊ列の画素回路１１０を例にとって説明する。
なお、ｉは、画素回路１１０のマトリクス配列のうち行を一般的に示す場合の記号であって、１以上ｍ以下の整数であり、ｊは、マトリクス配列のうち列を一般的に示す場合の記号であって、１以上ｎ以下の整数である。
【００１７】
図３に示されるように、ｉ行ｊ列の画素回路１１０には、ｉ行目に対応して、走査信号Ｇwr(i)のほか、制御信号Ｇel(i)、Ｇrst(i)、Ｇcmp(i)が供給される。ここで、制御信号Ｇel(i)、Ｇrst(i)、Ｇcmp(i)は、それぞれｉ行目に対応して走査線駆動回路２０によって供給されるものであり、ｉ行目において着目しているｊ列以外の他の列の画素回路にも共通に供給される。
【００１８】
画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１〜１２６と、ＯＬＥＤ１３０と、保持容量１４１〜１４３とを含む。
ｉ行ｊ列の画素回路１１０におけるトランジスター１２２にあっては、ゲートノードがｉ行目の走査線１２に接続され、ドレインまたはソースノードの一方がｊ列目のデータ線１４に接続され、他方がノードａ、すなわち保持容量１４１の一端と、トランジスター１２３におけるドレインノードと、保持容量１４２の一端とにそれぞれ接続されている。保持容量１４１の他端とトランジスター１２３のソースノードとはそれぞれ給電線１１６に接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。
【００１９】
保持容量１４２の他端は、保持容量１４３の一端とトランジスター１２１のゲートノードｇとトランジスター１２４のドレインノードとトランジスター１２５のソースノードとにそれぞれ接続されている。保持容量１４３の他端とトランジスター１２１のソースノードｓとは、それぞれ給電線１１６に接続され、トランジスター１２１のドレインノードｄは、トランジスター１２４のソースノードとトランジスター１２６のソースノードとにそれぞれ接続されている。
【００２０】
トランジスター１２３のゲートノードとトランジスター１２５のゲートノードとには、ｉ行目の制御信号Ｇrst(i)がそれぞれ共通に供給される。トランジスター１２４のゲートノードにはｉ行目の制御信号Ｇcmp(i)が供給される。トランジスター１２５のドレインノードは、初期化電位Ｖrstを供給する給電線１１７に接続されている。トランジスター１２６にあっては、ゲートノードにｉ行目の制御信号Ｇel(i)が供給され、ドレインノードがＯＬＥＤ１３０のアノードに接続されている。
なお、トランジスター１２１が駆動トランジスターに相当し、トランジスター１２２が選択トランジスターに相当し、トランジスター１２６が発光制御トランジスターに相当する。また、保持容量１４３が、トランジスター１２１のゲート・ソース間の電圧を保持することになる。
【００２１】
ここで、保持容量１４３の容量サイズをＣpixと表記している。また、トランジスター１２１のゲート・ドレイン間には、図において破線で示されるように容量Ｃgdが寄生する。  なお、本実施形態において電気光学装置１０はシリコン基板に形成されるので、トランジスター１２１〜１２６の基板電位については、特に図示しないが、電源の高位側の電位Ｖelとなっている。
【００２２】
ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通の共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。
このようにトランジスター１２１、１２６およびＯＬＥＤ１３０は、電源の高位側と低位側との間において直列に接続されている。
【００２３】
ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。
【００２４】
＜動作＞
図４を参照して電気光学装置１０の動作について説明する。図４は、電気光学装置１０の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される。
ここで、ｉ行目でいえば、走査信号Ｇwr(i)、制御信号Ｇrst(i)、Ｇcmp(i)は、ＨレベルおよびＬレベルからなる二値的な論理信号である。一方、制御信号Ｇel(i)の高位側レベルは、走査信号Ｇwr(i)、制御信号Ｇrst(i)、Ｇcmp(i)と同じくＨレベルであるが、低位側レベルは、ＨレベルとＬレベルとの中間の電位Ｖemiとなっている。
【００２５】
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｉ行目が水平走査される走査期間において、特にｉ行列の画素回路１１０について着目して動作を説明する。
ｉ行目の動作にあっては、走査信号Ｇwr(i)がＬレベルとなる（ｃ）の書込期間よりも前に、（ａ）の初期化期間、（ｂ）の補償期間がある。一方、（ｃ）の書込期間の後に、（ｄ）の発光期間となり、この発光期間がほぼ１フレームの期間継続して、再び（ａ）の初期期間となる。
換言すれば、時間の順でいえば、（発光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。
【００２６】
＜初期化期間＞
ｉ行目において発光期間が終了して制御信号Ｇel(i)がＨレベルとなり、この後、（ａ）の初期化期間となる。初期化期間では、走査信号Ｇwr(i)、制御信号Ｇel(i)がそれぞれＨレベルである。また、制御信号Ｇrst(i)がＬレベルであり、制御Ｇcmp(i)がＨレベルである。このため、トランジスター１２２、１２６がそれぞれオフする。また、トランジスター１２３、１２５がオンし、トランジスター１２６がオフする。トランジスター１２３のオンによってノードａが電位Ｖelとなるので、保持容量１４１がリセットされる。また、トランジスター１２５のオンによってゲートノードｇが電位Ｖrstとなるので、保持容量１４２、１４３も初期化される。
なお、トランジスター１２６がオフしているので、ＯＬＥＤ１３０への電流経路が遮断されている。このため、ＯＬＥＤ１３０には電流が供給されないので、非発光（オフ）状態である。
【００２７】
＜補償期間＞
（ａ）の初期化期間の後、（ｂ）の補償期間となる。補償期間では、初期化期間と比較して、制御信号Ｇrst(i)がＨレベルになり、制御信号Ｇcmp(i)がＬレベルになるので、トランジスター１２３、１２５がオフする一方で、トランジスター１２４がオンする。このため、トランジスター１２１がダイオード接続状態になるので、電流が、給電線１１６→トランジスター１２１→トランジスター１２４→ゲートノードｇという経路で流れる。
したがって、ゲートノードｇは、電位Ｖrstから上昇する。やがて、ゲートノードｇが電位（Ｖel−｜Ｖth｜）に至ると、電流が流れなくなる。このため、ゲートノードｇは、補償期間において電位（Ｖel−｜Ｖth｜）に飽和する。この飽和時において、保持容量１４３は、トランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。
【００２８】
なお、トランジスター１２１はＰチャネル型であるので、ソースノードの電位を基準とした閾値電圧Ｖthは負である。このため、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の｜Ｖth｜で表すことにしている。
また、補償期間において、トランジスター１２１のゲートノードｇとドレインノードｄとはトランジスター１２４によって接続状態にあるから、ドレインノードｄについても、電位（Ｖel−｜Ｖth｜）に飽和することになる。
【００２９】
＜書込期間＞
（ｂ）の補償期間の後、（ｃ）の書込期間となる。書込期間では、補償期間と比較して走査信号Ｇwr(i)がＬレベルとなり、制御信号Ｇcmp(i)がＨレベルとなるので、トランジスター１２２がオンする一方で、トランジスター１２４がオフする。このとき、ｊ列目のデータ線１４に供給されるデータ信号Ｖd(j)は、ｉ行ｊ列の画素の階調レベルに応じた電位Ｐix(i,j)となっている。このため、ゲートノードｇは、補償期間における（Ｖel−｜Ｖth｜）から、ノードａの電位変化分を保持容量１４１、１４２、１４３の容量比に応じて配分した分だけ電位変化することになる。
したがって、保持容量１４３の保持電圧、すなわちトランジスター１２１のゲート・ソース間の電圧でみれば、トランジスター１２１の閾値電圧｜Ｖth｜から階調レベルに応じた分だけシフトすることになる。
走査信号Ｇwr(i)がＨレベルになると、書込期間が終了する。これにより、トランジスター１２１がオフして、ゲートノードｇの電位が確定するとともに、トランジスター１２１のゲート・ソース間もシフト後の電圧に確定する。
一方、トランジスター１２１のドレインノードｄは、書込期間においてフローティング状態になるものの、直前の補償期間における電位（Ｖel−｜Ｖth｜）に寄生容量によって保持される。
【００３０】
なお、ｉ行目の書込期間よりも１水平走査期間（Ｈ）前においてデータ信号Ｖd(j)は、１行前の（ｉ−１）行ｊ列の画素の階調レベルに応じた電位Ｐix(i-1,j)となっている。
【００３１】
＜発光期間＞
書込期間が終了すると、（ｄ）の発光期間になる。この発光期間では、制御信号Ｇel(i)がＨレベルとＬレベルとの中間の電位Ｖemiとなる。このため、トランジスター１２６は、電位Ｖelに応じた状態となる。
ここで、トランジスター１２１のドレインノードｄは、電位（Ｖel−｜Ｖth｜）から後述するように電位Ｖovへの変化となり、この電位変化は、トランジスター１２１のゲート・ドレイン間に寄生する容量Ｃgdを介して、ゲートノードｇの電位を変動させる。ただし、ドレインノードｄの電位変化は、ＯＬＥＤ１３０の電圧電流特性に依らずに各画素回路１１０にわたってほぼ一定であるので、ゲートノードｇの電位変動量も画素回路１１０にわたって均等になる。
なお、ＯＬＥＤ１３０の電流電圧特性が画素回路１３０にばらつく理由は、有機ＥＬ層などの膜厚などの製造上のばらつきや、温度変化、通電による経年変化などである。
【００３２】
トランジスター１２１のゲート・ソース間の電圧は、補償期間における自身の閾値電圧｜Ｖth｜から、書込期間において階調レベルに応じた分だけシフトし、さらに、発光期間の開始時において寄生容量Ｃgdを介したドレインノードｄの電位変化によって変動する。しかしながら、発光期間の開始時における変動は、各画素回路１１０にわたって均等なので無視できる。このため、本実施形態によれば、発光期間にＯＬＥＤ１３０には、容量Ｃgdに対し容量Ｃpixを無視できるほど十分に大きくすることができない構成であっても、
階調レベルに応じた電流がトランジスター１２１の閾値電圧｜Ｖth｜を補償した状態でほぼ供給されることになる。
【００３３】
このような動作は、ｉ行ｊ列の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。
したがって、本実施形態によれば、ＯＬＥＤ１３０による特性バラツキや、トランジスター１２１の特性バラツキによらずに、階調レベルに応じた電流がＯＬＥＤ１３０に供給されるので、表示の一様性を損なう表示ムラの発生を抑えた高品位な表示が可能になる。
【００３４】
＜電位Ｖemi＞
上述したようにトランジスター１２６のゲート電位は、ＯＬＥＤ１３０に電流を供給しないときであればＨレベルであるが、ＯＬＥＤ１３０に電流を供給するときであれば、本実施形態では、Ｌレベルではなく、ＨレベルとＬレベルとの中間の電位Ｖemiとしている。以下、この電位Ｖemiについて説明する。
【００３５】
図５は、トランジスター１２１のゲートノードｇにＯＬＥＤ１３０の輝度を最大とする白電位、すなわちゲート・ソース間の電圧の絶対値｜Ｖgs｜を最大の電圧Ｖwhiteとしたときのドレイン電圧Ｖdsとドレイン電流Ｉdsの特性を示している。なお、トランジスター１２１はＰチャネル型であるので、ドレインからソースに向かう電流を正にとると、ドレインに向かう電流Ｉdsは負になる。混乱が生じるのを防ぐために、ドレイン電流については、絶対値の｜Ｉds｜で表すことにしている。一方、ソースを基準としたドレイン電圧Ｖdsについても、大小関係を説明するために絶対値の｜Ｖds｜を用いることにする。
図５に示されるように、ドレイン電圧｜Ｖds｜が｜Ｖov｜を超えると、ドレイン電流｜Ｉds｜がほぼ一定値の飽和電流｜Ｉwhite｜になる。
【００３６】
ここで、トランジスター１２６についても同様に飽和電流が流れるゲート・ソース間の電圧をトランジスター１２１と区別する意味で「’」を付与してＶwhite’と表す。また、トランジスター１２６について飽和電流が流れるドレイン電圧を｜Ｖov’｜と表す。
このとき、Ｖemiは、次式（１）で示される。
Ｖemi＝Ｖel＋Ｖov＋Ｖwhite’…（１）
なお、Ｖov、Ｖwhite’は、トランジスター１２１、１２６がＰチャネル型であるので負である。また、ここでは説明を簡略化するために、ＯＬＥＤ１３０のカソードの電位Ｖctを電圧基準のゼロボルトとしている。
【００３７】
トランジスター１２６のゲートが電位Ｖemiであるので、｜Ｖov’｜は有意の値となる。このとき、画素回路１１０の電源電位Ｖelについては、次のような値とする必要がある。
Ｖel＝Ｖoled−Ｖov−Ｖov’…（２）
この式（２）においてＶoledは、電流ＩwhiteがＯＬＥＤ１３０に流れるときのアノードおよびカソードの間の電圧である。この電圧についても、絶対値の｜Ｖoled｜で表することする。
【００３８】
トランジスター１２１、１２６およびＯＬＥＤ１３０の特性は、実際には上述した理由により画素回路１１０毎にばらつく。ここで、表示部１００におけるｍ×ｎ個のトランジスター１２１のうち、ドレイン電圧｜Ｖov｜が最大となる値をＶov_maxとする。同様に、ｍ×ｎ個のトランジスター１２６のうち、ドレイン電圧｜Ｖov’｜が最大となる値をＶov’_maxとし、ゲート・ソース間電圧｜Ｖwhite’｜が最大となる値をＶwhite’_maxとする。また、ｍ×ｎ個のＯＬＥＤ１３０のうち、電圧｜Ｖoled｜が最大となる値をＶoled_maxとする。
【００３９】
ここで、式（１）については次の式（３）となるように、また、式（２）については次の式（４）となるように、それぞれ設定すれば良いことになる。
Ｖemi≦Ｖel＋Ｖov_max＋Ｖwhite’_max…（１）
Ｖel≧Ｖoled_max−Ｖov_max−Ｖov’_max…（２）
【００４０】
表示部１００をシリコン基板に集積する場合、画素回路１１０のサイズが微小となる。この場合に、例えばＶelが５ボルト（Ｖctがゼロボルト）であれば、トランジスター１２１のゲート・ソース間電圧が｜０．５Ｖ｜程度でＯＬＥＤ１３０の輝度が最大（白）となり、ゲート・ソース間電圧が０ＶでＯＬＥＤ１３０の輝度が最小となる（黒）ときがある。このとき、電位Ｖemiは、トランジスター１２１、１２６の特性ばらつきを考慮すれば、電位Ｖemiは、４．０〜４．５Ｖ程度とすれば良い。
【００４１】
＜応用・変形例＞
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
【００４２】
＜制御回路＞
実施形態において、データ信号を供給する制御回路５については電気光学装置１０とは別体としたが、制御回路５についても、走査線駆動回路２０やデータ線駆動回路４０とともに、シリコン基板に集積化しても良い。
【００４３】
＜基板＞
実施形態においては、電気光学装置１０をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路１１０が微細化されて、容量Ｃgdに対し容量Ｃpixを無視できるほど十分に大きくすることができない構成に有効である。
【００４４】
＜トランジスターのチャネル型、その他＞
上述した実施形態では、画素回路１１０におけるトランジスター１２１〜１２６をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型およびＮチャネル型を適宜組み合わせても良い。ここで、トランジスター１２６をＮチャネル型とする場合、当該トランジスター１２６をオフさせる電位はＬレベルとなる。また、電位Ｖemiは、ＬレベルとＨレベルとの中間電位になり、上記の例でいえばＬレベル寄りの電位範囲となる。
実施形態では、電気光学素子として発光素子であるＯＬＥＤ１３０を例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するタイプが適用可能である。
【００４５】
＜電子機器＞
次に、実施形態等や応用例に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
【００４６】
図６は、ヘッドマウント・ディスプレイの外観を示す図であり、図７は、その光学的な構成を示す図である。
まず、図６に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図７に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図７において左側となるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【００４７】
この構成において、ヘッドマウント・ディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。
【００４８】
なお、電気光学装置１０については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。
【符号の説明】
【００４９】
１０…電気光学装置、１２…走査線、１４…データ線、２０…走査線駆動回路、４０…データ線駆動回路、１００…表示部、１１０…画素回路、１１６…給電線、１１８…共通電極、１２１〜１２６…トランジスター、１３０…ＯＬＥＤ、１４３…保持容量、３００…ヘッドマウント・ディスプレイ。
【図１】
2013088640.tif 000003
【図２】
2013088640.tif 000004
【図３】
2013088640.tif 000005
【図４】
2013088640.tif 000006
【図５】
2013088640.tif 000007
【図６】
2013088640.tif 000008
【図７】
2013088640.tif 000009