(57)【要約】【課題】過電流防止動作時でも、一定の電流供給を継続することができる半導体装置を提供すること。【解決手段】出力ドライバ回路１００では、出力ＰＭＯＳトランジスタＭＰ１１は、出力端子Ｔｏｕｔを介して外部の負荷１１０に電流を供給する。検出回路１１は、出力ＰＭＯＳトランジスタＭＰ１１に流れる電流Ｉ２に応じて出力する検出信号ＳＩＧｄのレベルを変化させる。切替回路１２は、検出信号ＳＩＧｄに応じて出力ＰＭＯＳトランジスタＭＰ１１に流れる電流を制限する。【選択図】図２
2013141377.tif 000002
【特許請求の範囲】
【請求項１】
出力端子を介して外部の負荷に電流を供給する出力トランジスタと、
前記出力トランジスタに並列に接続され、前記出力トランジスタに流れる電流をモニタし、モニタした電流量に応じて、出力する検出信号のレベルを変化させる検出回路と、
前記検出信号に応じて、前記出力トランジスタに流れる電流を制限する切替回路と、を備える、
半導体装置。
【請求項２】
前記切替回路は、
第１の電源と第２の電源との間に直列に接続された第１の抵抗及び第２の抵抗を有し、前記第１の抵抗及び前記第２の抵抗の接続点が前記出力トランジスタの制御端子と接続される分圧回路と、
前記検出信号に応じて前記分圧回路に流れる電流を制御する切替トランジスタと、を備えることを特徴とする、
請求項１に記載の半導体装置。
【請求項３】
前記出力トランジスタは、一端が第１の電源と接続され、他端が前記出力端子と接続されることを特徴とする、
請求項１又は２に記載の半導体装置。
【請求項４】
前記検出回路は、前記出力トランジスタに流れる電流が所定値よりも大きい場合に、前記検出信号のレベルを変化させることを特徴とする、
請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１及び第２の抵抗は、可変抵抗であることを特徴とする、
請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記検出回路は、
前記第１の電源と前記出力端子との間に接続された第３の抵抗と、
前記第１の電源と前記出力端子との間に直列に接続された第４の抵抗及び検出トランジスタと、を備え、
前記検出トランジスタは、前記第３の抵抗の前記第１の電源側端の電圧に応じてオン／オフすることを特徴とする、
請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項７】
前記第３の抵抗は、可変抵抗であることを特徴とする、
請求項６に記載の半導体装置。
【請求項８】
前記切替回路は、
前記第１の抵抗及び前記第２の抵抗の前記接続点の電圧を基準電圧と比較する比較器と、
前記比較器での比較結果に変化が生じてからの時間を測定し、測定した時間が所定時間を超えた場合に出力のレベルを変化させるタイマと、を更に備え、
前記出力トランジスタの前記制御端子及び前記検出トランジスタの前記制御端子に入力する信号は、前記タイマの前記出力のレベルの変化に応じて反転することを特徴とする、
請求項６又は７に記載の半導体装置。
【請求項９】
前記出力トランジスタ及び前記検出トランジスタのオン／オフを制御する入力信号が入力する入力端子と、
第１の入力が前記入力端子と接続され、第２の入力が前記タイマの前記出力と接続され、出力から前記出力トランジスタの前記制御端子及び前記検出トランジスタの前記制御端子に入力する前記信号のレベルを制御する信号を出力するＡＮＤ回路と、を更に備え、
前記ＡＮＤ回路は、前記入力信号が前記出力トランジスタ及び前記検出トランジスタをオン状態とするレベルである状態で、
前記比較結果に変化が生じてからの時間が前記所定時間を超えない場合には、前記第２の入力に前記入力信号と同じレベルの信号が入力し、
前記比較結果に変化が生じてからの時間が前記所定時間を超える場合には、前記第２の入力に前記入力信号と異なるレベルの信号が入力することを特徴とする、
請求項８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に過電流防止機能を有する半導体装置に関する。
【背景技術】
【０００２】
現在、負荷への電流供給を制御するための出力ドライバ回路が多くの半導体装置に組み込まれている。このような出力ドライバ回路は、負荷の故障等を防止するため、過電流を防止する機能が求められる。このような機能を有する出力ドライバ回路が既に提案されている（特許文献１）。
【０００３】
以下、一般的な出力ドライバ回路５００について説明する。出力ドライバ回路５００は、特許文献１にかかる駆動装置と同様の回路である。図８は、一般的な出力ドライバ回路５００の構成を模式的に示す回路図である。出力ドライバ回路５００は、外部のマイクロコンピュータから制御回路５２に駆動指令Ｓｄが伝達されると、制御回路５２は、駆動指令Ｓｄに基づいてパワー素子５３のオン／オフの切り替えを行う。パワー素子５３がオンになると、負荷駆動用電源端子５４ａに印加されている負荷駆動用電圧Ｖｐをモータ７０に印加することにより給電を行う。なお、制御回路５２の電源は、制御用電源端子５４ｂを介して制御用電圧Ｖｑを受ける定電圧回路５１により供給される。
【０００４】
図８に示すように、出力ドライバ回路５００は、モータ７０に接続されるパワー素子５３の端子（ソース端子）側の電圧Ｖｓを取り込んで、パワー素子５３の印加電圧を監視する電圧検出回路６０を有している。電圧検出回路６０では、パワー素子５３のソース端子側の電圧Ｖｓが、比較器（コンパレータ）６１の非反転入力端子（検出電圧端子）６１ｂに入力されて、比較器６１の反転入力端子（基準電圧端子）６１ａに入力される閾値電圧Ｖｒとの比較を通じて２値化されるとともに、この２値化された信号が制御回路５２に出力される。閾値電圧Ｖｒは、制御用電源端子５４ｂを介して供給される制御用電圧Ｖｑを、抵抗Ｒ６１及びＲ６２で分圧することにより生成される。
【０００５】
制御回路５２は、比較器６１の出力信号が論理ハイレベルから論理ローレベルに切り替わった旨を検出すると、パワー素子５３をオフしてモータ７０への給電を強制的に遮断する。例えば、モータ７０の給電経路と接地経路との間の短絡が生じたとすると、パワー素子５３のソース端子側の電圧Ｖｓが大幅に低下する。よって、電圧Ｖｓが閾値電圧Ｖｒよりも小さくなった時点で、比較器６１の出力信号が論理ハイレベルから論理ローレベルに切り替わる。比較器６１の出力信号が論理ハイレベルから論理ローレベルに切り替わると、パワー素子５３がオフとなり、パワー素子５３に過電流が流れることを防止することができる。
【０００６】
この他にも、過電流防止機能を有する出力ドライバ回路については、様々な構成が知られている（例えば、特許文献２及び３）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１１００９２号公報
【特許文献２】特開２０１１−５５３３３号公報
【特許文献３】特開平６−３８３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、発明者は、上述の出力ドライバ回路には、以下のような問題点があることを見出した。上述のように、出力ドライバ回路の過電流防止動作では、過電流を検出した後に、電流の供給が停止してしまう。しかし、過電流の発生原因が、負荷の短絡等による継続的なものではなく、ノイズ等による瞬間的な電流値の変動である場合がある。この場合、負荷等の回路自体には何ら不具合が無いにもかかわらず、出力ドライバ回路が不必要な過電流検出を行ってしまう。その結果、ノイズを受ける度に電流供給が停止し、電流の供給を受ける負荷やシステムに不必要なシャットダウンを強いることとなる。
【課題を解決するための手段】
【０００９】
本発明の一態様である半導体装置は、出力端子を介して外部の負荷に電流を供給する出力トランジスタと、前記出力トランジスタに並列に接続され、前記出力トランジスタに流れる電流をモニタし、モニタした電流量に応じて、出力する検出信号のレベルを変化させる検出回路と、前記検出信号に応じて、前記出力トランジスタに流れる電流を制限する切替回路と、を備えるものである。この半導体装置は、過電流状態が生じた際に、出力トランジスタの動作状態を線形領域から飽和領域に切り替える。これにより、過電流防止動作中に、一定量の電流の供給を継続することができる。
【発明の効果】
【００１０】
本発明によれば、過電流防止動作時でも、一定の電流供給を継続することができる半導体装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】半導体装置の一例である統合ＩＣ１０００の構成を模式的に示すブロック図である。
【図２】実施の形態１にかかる出力ドライバ回路１００の構成を示す回路図である。
【図３】実施の形態１にかかる出力ドライバ回路１００の動作を示すタイミングチャートである。
【図４】出力ＰＭＯＳトランジスタＭＰ１１の電圧―電流特性を示すグラフである。
【図５】実施の形態２にかかる出力ドライバ回路２００の構成を示す回路図である。
【図６】実施の形態３にかかる出力ドライバ回路３００の構成を示す回路図である。
【図７】実施の形態４にかかる出力ドライバ回路４００の構成を示す回路図である。
【図８】一般的な出力ドライバ回路５００の構成を模式的に示す回路図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【００１３】
本発明にかかる出力ドライバ回路は、例えば、半導体装置に搭載される。図１は、半導体装置の一例である統合ＩＣ１０００の構成を模式的に示すブロック図である。図１に示すように、本発明にかかる出力ドライバ回路の一例である出力ドライバ回路１００１は、電源回路１００２、クロック生成回路１００３、ＬＩＮ（Local Interconnect Network）トランシーバ１００４、ＡＤＣ１００５及び制御回路１００６等と共に、統合ＩＣ１０００に搭載される。統合ＩＣ１０００に搭載された出力ドライバ回路１００１には、外付けのリレーやＬＥＤが負荷として接続され、リレー切替やＬＥＤ点灯の制御を行なう。例えば、リレーが接続された場合には、出力ドライバ回路１００１は、リレーに対して２００ｍＡ程度の電流を供給する。
【００１４】
実施の形態１
まず、実施の形態１にかかる出力ドライバ回路１００について説明する。図２は、実施の形態１にかかる出力ドライバ回路１００の構成を示す回路図である。出力ドライバ回路１００は、出力ＰＭＯＳトランジスタＭＰ１１、検出回路１１、切替回路１２及びインバータＩＮＶにより構成される。
【００１５】
出力ＰＭＯＳトランジスタＭＰ１１のソースは電源端子ＶＤＤと接続され、ドレインは出力端子Ｔｏｕｔと接続される。出力端子Ｔｏｕｔと外部のグランドとの間には、負荷１１０が接続される。これにより、出力ＰＭＯＳトランジスタＭＰ１１は、負荷１１０に電流を供給する。
【００１６】
検出回路１１は、ＰＭＯＳトランジスタＭＰ１２及びＭＰ１３、ＮＭＯＳトランジスタＭＮ１１、抵抗Ｒ１１及びＲ１２により構成される。ＮＭＯＳトランジスタＭＮ１１は、検出トランジスタに対応する。また以下では、電源端子ＶＤＤは第１の電源と接続される端子に対応し、グランドは第２の電源に対応する。抵抗Ｒ１１及びＲ１２は、それぞれ第３及び第４の抵抗に対応する。ＰＭＯＳトランジスタＭＰ１２のソースは電源端子ＶＤＤと接続され、ドレインは抵抗Ｒ１１を介して出力端子Ｔｏｕｔと接続される。ＰＭＯＳトランジスタＭＰ１３のソースは電源端子ＶＤＤと接続され、ドレインは抵抗Ｒ１２を介してＮＭＯＳトランジスタＭＮ１１のドレインと接続される。ＮＭＯＳトランジスタＭＮ１１のソースは出力端子Ｔｏｕｔと接続される。ＮＭＯＳトランジスタＭＮ１１のゲートは、ＰＭＯＳトランジスタＭＰ１２のドレインと接続される。ＰＭＯＳトランジスタＭＰ１２及びＭＰ１３のゲートは、インバータＩＮＶの出力と接続される。インバータＩＮＶには、入力端子Ｔｉｎを介して、入力信号ＩＮが入力する。検出回路１１は上記のような構成で出力ＰＭＯＳトランジスタＭＰ１１に対して並列に設けられている。
【００１７】
切替回路１２は、ＰＭＯＳトランジスタＭＰ１４〜ＭＰ１６、ＮＭＯＳトランジスタＭＮ１２、抵抗Ｒ１３及びＲ１４により構成される。ＰＭＯＳトランジスタＭＰ１４は、切替トランジスタに対応する。抵抗Ｒ１３及びＲ１４は、それぞれ第１及び第２の抵抗に対応し、分圧回路１３を構成する。ＰＭＯＳトランジスタＭＰ１４のソースは電源端子ＶＤＤと接続され、ドレインは抵抗Ｒ１３の一端と接続される。抵抗Ｒ１３の他端は、抵抗Ｒ１４の一端と接続される。なお、抵抗Ｒ１３及び抵抗Ｒ１４の接続点は、出力ＰＭＯＳトランジスタＭＰ１１のゲートと接続される。抵抗Ｒ１４の他端は、ＮＭＯＳトランジスタＭＮ１２のドレインと接続される。ＭＭＯＳトランジスタＭＮ１２のソースは、グランド端子と接続される。ＰＭＯＳトランジスタＭＰ１５のソースは電源端子ＶＤＤと接続され、ドレインは抵抗Ｒ１３及び抵抗Ｒ１４の接続点と接続される。ＰＭＯＳトランジスタＭＰ１６のソースは電源端子ＶＤＤと接続され、ドレインはＰＭＯＳトランジスタＭＰ１４のゲートと接続される。ＰＭＯＳトランジスタＭＰ１５、ＭＰ１６及びＮＭＯＳトランジスタＭＮ１２のゲートには、入力信号ＩＮが入力する。
【００１８】
続いて、出力ドライバ回路１００の動作について説明する。図３は、実施の形態１にかかる出力ドライバ回路１００の動作を示すタイミングチャートである。図４は、出力ＰＭＯＳトランジスタＭＰ１１の電圧―電流特性を示すグラフである。出力ドライバ回路１００は、入力信号ＩＮが論理ハイレベルとなることにより起動する。入力信号ＩＮが論理ハイレベルとなると、ＰＭＯＳトランジスタＭＰ１２及びＭＰ１３、ＮＭＯＳトランジスタＭＮ１２がオンになり、ＰＭＯＳトランジスタＭＰ１５及びＭＰ１６がＯＦＦとなる。このとき、ＰＭＯＳトランジスタＭＰ１４はオフであるので、出力ＰＭＯＳトランジスタＭＰ１１のゲートに入力する電圧Ｖａは、論理ハイレベルから論理ローレベルに変化する。よって、出力ＰＭＯＳトランジスタＭＰ１１がオンとなり、負荷１１０への電流供給が開始する（図３のタイミングＴ１、図４の点Ｏ）。
【００１９】
例えば、ノイズの影響により、電流供給開始後に一時的に過電流状態となって負荷電流ＩＬが増加すると、出力ＰＭＯＳトランジスタＭＰ１１のオン抵抗Ｒｐｏｎ１により、出力ＰＭＯＳトランジスタＭＰ１１に流れる電流Ｉ１の増加に伴って出力電圧ＶＯＵＴが降下してゆく。また、検出回路１１では、ＰＭＯＳトランジスタＭＰ１２に流れる電流Ｉ２の増加に伴い、抵抗Ｒ１１の両端間の電位差が大きくなってゆく（図３のタイミングＴ２）。このときの出力電圧ＶＯＵＴは、以下の式（１）で表される。式（１）では、Ｒｐｏｎ２はＰＭＯＳトランジスタＭＰ１２のオン抵抗を示す。また、ＶＤＤ及びＲ１１は、それぞれ電源電圧及び抵抗Ｒ１１の抵抗値を示す。
【数１】
2013141377.tif 000003
また、負荷電流ＩＬは、以下の式（２）で表される。
【数２】
2013141377.tif 000004
【００２０】
抵抗Ｒ１１の両端間の電位差がＮＭＯＳトランジスタＭＮ１１の閾値Ｖｔｎに達すると、ＮＭＯＳトランジスタＭＮ１１がオンとなる。このときの電流Ｉ１の値はＩｄｅｔ１、｜Ｖｄｓ｜はＶｄｅｔ１である。ＰＭＯＳトランジスタＭＰ１３はオンであるので、抵抗Ｒ１２には電流が流れる。その結果、切替回路１２のＰＭＯＳトランジスタＭＰ１４のゲートに入力する検出信号ＳＩＧｄの電圧Ｖｂが降下する。電圧ＶｂがＰＭＯＳトランジスタＭＰ１４の閾値まで降下すると、ＰＭＯＳトランジスタＭＰ１４がオンとなる。よって、抵抗Ｒ１３及びＲ１４に電流が流れる。その結果、出力ＰＭＯＳトランジスタＭＰ１１のゲートに入力する電圧Ｖａがグランド電位から上昇する（図３のタイミングＴ３）。この時の電圧Ｖａは以下の式（３）で表される。式（３）では、Ｒ１３及びＲ１４は、それぞれ抵抗Ｒ１３及びＲ１４の抵抗値を示す。
【数３】
2013141377.tif 000005
【００２１】
よって、出力ＰＭＯＳトランジスタＭＰ１１のゲート−ソース間電圧｜Ｖｇｓ｜は、ＶＤＤから（Ｒ１３／（Ｒ１３＋Ｒ１４））ＶＤＤに変化する。その結果、出力ＰＭＯＳトランジスタＭＰ１１の動作は、線形動作領域（非飽和動作領域、図４の線Ｌ１上の点Ａ）から飽和動作領域（図４の線Ｌ２上の点Ｂ）に移行し、過電流防止動作状態となる。これにより、出力ＰＭＯＳトランジスタＭＰ１１は定電流動作を行い、電流Ｉ１の電流量をＩｓａｔに制限し、負荷１１０に過電流が流れることを防止する。定電流動作中は、ドレイン−ソース間電圧｜Ｖｄｓ｜によらず、電流Ｉ１の電流量はＩｓａｔに維持される（例えば、図４の点Ｂと点Ｃとの間の区間）。
【００２２】
その後、ノイズの影響が解消されて負荷電流ＩＬが低下すると、電流Ｉ１も低下するので、出力ＰＭＯＳトランジスタＭＰ１１のドレイン−ソース間電圧｜Ｖｄｓ｜が小さくなる。つまり、出力電圧ＶＯＵＴが上昇する。出力電圧ＶＯＵＴの上昇に伴い、検出回路１１の抵抗Ｒ１１に流れる電流Ｉ２が減少する。よって、抵抗Ｒ１１の両端間の電位差が小さくなってゆくので、電流Ｉ２が減少し、電位差（Ｖｃ−ＶＯＵＴ）も小さくなる（図３のタイミングＴ４）。
【００２３】
電位差（Ｖｃ−ＶＯＵＴ）がＮＭＯＳトランジスタＭＮ１１の閾値Ｖｔｎよりも小さくなると、ＮＭＯＳトランジスタＭＮ１１がオフとなる。その結果、切替回路１２のＰＭＯＳトランジスタＭＰ１４のゲートに入力する検出信号ＳＩＧｄの電圧ＶｂがＶＤＤに上昇し、ＰＭＯＳトランジスタＭＰ１４がオフとなる。その結果、出力ＰＭＯＳトランジスタＭＰ１１のゲートに入力する電圧Ｖａはグランド電位となり、出力ＰＭＯＳトランジスタＭＰ１１のゲート−ソース間電圧｜Ｖｇｓ｜は、ＶＤＤに変化する（図３のタイミングＴ５）。これにより、出力ＰＭＯＳトランジスタＭＰ１１の動作は、飽和動作領域（図４の線Ｌ２上の点Ｄ）から線形動作領域（非飽和動作領域、図４の線Ｌ１上の点Ｅ）に移行する。このときの電流Ｉ１の値はＩｄｅｔ２、｜Ｖｄｓ｜はＶｄｅｔ２である。このように、出力ドライバ回路１００の動作状態が過電流防止動作から通常動作に復帰する。
【００２４】
入力信号ＩＮが論理ローレベルとなると、ＰＭＯＳトランジスタＭＰ１２及びＭＰ１３、ＮＭＯＳトランジスタＭＮ１２がオフになり、ＰＭＯＳトランジスタＭＰ１５及びＭＰ１６がオンになる。ＰＭＯＳトランジスタＭＰ１５がオンすることにより、ＰＭＯＳトランジスタＭＰ１１のゲートに入力するＶａが論理ハイレベルに変化する。よって、ＰＭＯＳトランジスタＭＰ１１がオフとなり、負荷１１０へ電流が供給されなくなる。なお、ＰＭＯＳトランジスタＭＰ１６は、入力信号ＩＮが論理ローレベルとなったときに、ＰＭＯＳトランジスタＭＰ１４のゲートの電位を固定する役割を果たしている。
【００２５】
以上のように、出力ドライバ回路１００は、過電流を検知すると、負荷電流を一定値に制限する。これにより、過電流を防止しつつ、負荷への電流供給を継続することができる。これにより、ノイズ等の一時的な変動要因に起因した過電流防止機能の発動による負荷のシャットダウンを防ぐことが可能となる。また、過電流防止動作中に出力電圧が所定値まで上昇すると、過電流防止機能は自動的に解除され、通常の動作モードに復帰することが可能である。
【００２６】
出力ドライバ回路１００は、ＭＯＳトランジスタ及び抵抗の組み合わせによる簡易な回路構成で、過電流検知及び電流制限を行うことができる。よって、比較器等の複雑かつ面積の大きな回路を用いる必要がない。そのため、出力ドライバ回路１００は小さな回路規模及び低コストで製作することができる。
【００２７】
また、高電流を供給する負荷、例えば、リレーなどに電流供給を行なう際には、特に電力損失による電力効率低下は避けなければならない。出力ドライバ回路１００は、負荷電流をモニタするに際し、検出回路が出力ＰＭＯＳトランジスタＭＰ１１に対して並列に設けられている。すなわち、大電流が流れる出力ＰＭＯＳトランジスタに対して、電流検出用の抵抗を直列に挿入する必要がない。よって、電流検出用の抵抗の発熱による電力損失を防止することができる。
【００２８】
実施の形態２
次に、実施の形態２にかかる出力ドライバ回路２００について説明する。図５は、実施の形態２にかかる出力ドライバ回路２００の構成を示す回路図である。出力ドライバ回路２００は、実施の形態１にかかる出力ドライバ回路１００のＰＭＯＳトランジスタとＮＭＯＳトランジスタとを入れ換え、負荷の側から電流が流入する構成を有する。出力ドライバ回路２００は、出力ＮＭＯＳトランジスタＭＮ２１、検出回路２１、切替回路２２及びインバータＩＮＶにより構成される。
【００２９】
出力ＮＭＯＳトランジスタＭＰ２１のソースはグランド端子と接続され、ドレインは出力端子Ｔｏｕｔと接続される。出力端子Ｔｏｕｔと外部の電源端子ＶＤＤとの間には、負荷２１０が接続される。これにより、出力ＮＭＯＳトランジスタＭＮ２１は、負荷２１０に電流を供給する。
【００３０】
検出回路２１は、ＮＭＯＳトランジスタＭＮ２２及びＭＮ２３、ＰＭＯＳトランジスタＭＰ２１、抵抗Ｒ２１及びＲ２２により構成される。ＰＭＯＳトランジスタＭＰ２１は、検出トランジスタに対応する。抵抗Ｒ２１及びＲ２２は、それぞれ第３及び第４の抵抗に対応する。また以下では、グランドは第１の電源に対応し、電源端子ＶＤＤは第２の電源に接続される端子に対応する。ＮＭＯＳトランジスタＭＮ２２のソースはグランド端子と接続され、ドレインは抵抗Ｒ２１を介して出力端子Ｔｏｕｔと接続される。ＮＭＯＳトランジスタＭＮ２３のソースはグランド端子と接続され、ドレインは抵抗Ｒ２２を介してＰＭＯＳトランジスタＭＰ２１のドレインと接続される。ＰＭＯＳトランジスタＭＰ２１のソースは出力端子Ｔｏｕｔと接続される。ＰＭＯＳトランジスタＭＰ２１のゲートは、ＮＭＯＳトランジスタＭＮ２２のドレインと接続される。ＮＭＯＳトランジスタＭＮ２２及びＭＮ２３のゲートには、入力信号ＩＮが入力する。
【００３１】
切替回路２２は、ＮＭＯＳトランジスタＭＮ２４〜ＭＮ２６、ＰＭＯＳトランジスタＭＰ２２、抵抗Ｒ２３及びＲ２４により構成される。ＮＭＯＳトランジスタＭＮ２４は、切替トランジスタに対応する。抵抗Ｒ２３及びＲ２４は、それぞれ第１及び第２の抵抗に対応し、分圧回路２３を構成する。ＮＭＯＳトランジスタＭＮ２４のソースはグランド端子と接続され、ドレインは抵抗Ｒ２３の一端と接続される。抵抗Ｒ２３の他端は、抵抗Ｒ２４の一端と接続される。なお、抵抗Ｒ２３及び抵抗Ｒ２４の接続点は、出力ＮＭＯＳトランジスタＭＮ２１のゲートと接続される。抵抗Ｒ２４の他端は、ＰＭＯＳトランジスタＭＰ２２のドレインと接続される。ＰＭＯＳトランジスタＭＰ２２のソースは、電源端子ＶＤＤと接続される。ＮＭＯＳトランジスタＭＮ２５のソースはグランド端子と接続され、ドレインは抵抗Ｒ２３及び抵抗Ｒ２４の接続点と接続される。ＮＭＯＳトランジスタＭＮ２６のソースはグランド端子と接続され、ドレインはＮＭＯＳトランジスタＭＮ２４のゲートと接続される。ＮＭＯＳトランジスタＭＮ２５、ＭＮ２６及びＰＭＯＳトランジスタＭＰ２２のゲートは、インバータＩＮＶの出力と接続される。インバータＩＮＶには、入力端子Ｔｉｎを介して、入力信号ＩＮが入力する。
【００３２】
以上のように、ＭＯＳトランジスタの導電型を入れ換えても、実施の形態１にかかる出力ドライバ回路１００と同様の作用効果を奏する出力ドライバ回路を構成することが可能である。
【００３３】
実施の形態３
次に、実施の形態３にかかる出力ドライバ回路３００について説明する。出力ドライバ回路３００は、実施の形態１にかかる出力ドライバ回路１００の変形例である。図６は、実施の形態３にかかる出力ドライバ回路３００の構成を示す回路図である。出力ドライバ回路３００は、出力ＰＭＯＳトランジスタＭＰ１１、検出回路３１、切替回路３２及びインバータＩＮＶにより構成される。
【００３４】
検出回路３１は、検出回路１１の抵抗Ｒ１１を可変抵抗Ｒ３１に置換した構成を有する。切替回路３２は、切替回路１２の抵抗Ｒ１３及びＲ１４を、それぞれ可変抵抗Ｒ３３及びＲ３４に置換した構成を有する。可変抵抗Ｒ３３及びＲ３４は、分圧回路３３を構成する。出力ドライバ回路３００のその他の構成は、出力ドライバ回路１００と同様であるので、説明を省略する。
【００３５】
出力ドライバ回路３００は、可変抵抗Ｒ３１の抵抗値を変化させることにより、過電流の検出感度を調整することが可能である。また、可変抵抗Ｒ３３及びＲ３４の抵抗値を変化させることにより、過電流防止動作時の電流Ｉｓａｔを調整することができる。これにより、製造ばらつきなどによる過電流検出感度や過電流防止動作時の電流Ｉｓａｔのばらつきを調整することができる。
【００３６】
また、様々な特性を有する負荷に出力ドライバ回路３００を接続する場合、負荷の特性に応じて、過電流検出感度や過電流防止動作時の電流Ｉｓａｔを調整することができる。従って、出力ドライバ回路３００によれば、異なる特性を有する負荷ごとに回路設計を行う必要がなく、様々な負荷に適用することが可能である。
【００３７】
実施の形態４
次に、実施の形態４にかかる出力ドライバ回路４００について説明する。出力ドライバ回路４００は、実施の形態３にかかる出力ドライバ回路３００の変形例である。図７は、実施の形態４にかかる出力ドライバ回路４００の構成を示す回路図である。出力ドライバ回路４００は、出力ドライバ回路３００の切替回路３２を切替回路４２に置換し、かつＡＮＤ回路ＡＮＤ及びインバータＩＮＶａを追加した構成を有する。
【００３８】
切替回路４２は、切替回路３２に比較器４２１及びタイマ４２２を追加した構成を有する。比較器４２１の入力は、可変抵抗Ｒ３３及びＲ３４の接続点と、基準電圧端子ＶＲＥＦと、に接続される。比較器４２１の出力は、タイマ４２２の入力と接続される。タイマ４２２は、例えば、出力ドライバ回路４００が搭載されている統合ＩＣに含まれるコントローラ回路によって設定値Ｔｓが設定される。
【００３９】
タイマ４２２の出力は、インバータＩＮＶａの入力と接続される。ＡＮＤ回路ＡＮＤの入力は、入力端子ＴｉｎとインバータＩＮＶａの出力とに接続される。ＡＮＤ回路ＡＮＤの出力は、インバータＩＮＶの入力と接続される。
【００４０】
続いて、出力ドライバ回路４００の動作について説明する。出力ドライバ回路１００、２００及び３００では、電源ノイズ等により一時的に電流が増加した場合に電流の供給が停止しないよう、過電流防止動作中でも一定値の電流Ｉｓａｔが供給される。しかしながら、例えば負荷の故障などにより継続的に電流が増加してしまう場合、回路を保護する観点から電流の供給を停止することが望ましい場合が有る。出力ドライバ回路４００は、過電流状態が一時的なものであるのか、継続的なものであるかを判別し、継続的なものである場合には電流の供給を停止する機能を有する。
【００４１】
出力ドライバ回路４００は、出力ドライバ回路１００、２００及び３００と比べて、過電流防止動作中（図３のタイミングＴ３〜Ｔ５の区間）の動作が一部異なり、所定の条件を満たす場合に出力ドライバ回路４００の電流供給が停止する。出力ドライバ回路４００のその他の動作は出力ドライバ回路３００と同様であるので、以下では、出力ドライバ回路４００の電流供給の停止動作についてのみ説明する。
【００４２】
比較器４２１は、可変抵抗Ｒ３３及びＲ３４の接続点の電圧Ｖａと基準電圧端子ＶＲＥＦの電圧とを比較し、電圧Ｖａが基準電圧端子ＶＲＥＦの電圧よりも大きい場合に、論理ハイレベルを出力する。これにより、比較器４２１は、電圧Ｖａがグランド電位であるか否かを検出することができる。
【００４３】
タイマ４２２は、比較器４２１の出力が論理ハイレベルになると、時間計測を開始する。そして、時間計測開始から設定値Ｔｓを経過した場合には、タイマ４２２は出力する制御信号ＳＩＧｃを論理ローレベルから論理ハイレベルに変化させる。なお、制御信号ＳＩＧｃが論理ローレベルである場合には、ＡＮＤ回路ＡＮＤの入力の一方には、インバータＩＮＶａを介して、論理ハイレベルが入力される。よって、ＡＮＤ回路ＡＮＤは論理ハイレベルを出力する。この場合の、出力ドライバ回路４００の動作は、出力ドライバ回路３００と同様である。
【００４４】
制御信号ＳＩＧｃが論理ハイレベルとなると、ＡＮＤ回路ＡＮＤの入力の一方には、インバータＩＮＶａを介して、論理ローレベルが入力される。よって、ＡＮＤ回路ＡＮＤはＩＮ端子入力論理を出力する。その結果、インバータＩＮＶの出力は論理ハイレベルとなり、負荷１１０への電流供給が停止する。
【００４５】
以上のように、出力ドライバ回路４００は、過電流状態が一定時間継続する場合には、自動的に電流供給を停止することができる。これにより、過電流状態がノイズによる一時的なものであるか否かを判別し、過電流状態が継続する場合に電流供給を停止することができる。
【００４６】
なお、負荷等の故障は、外部の制御回路などにより検知され、検知結果に応じて入力信号が変化させることで出力ドライバ回路をオフすることができる。しかしながら、本構成のように負荷での故障発生時の電流遮断機能を出力ドライバ回路自体に付与することにより、２重の安全対策を施すことができる。これにより、外部の制御回路の不具合やアラーム検出に要する配線の断線などの事態が生じても、負荷への電流供給を停止することができる。
【００４７】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態３では、可変抵抗Ｒ３１、Ｒ３３及びＲ３４が設けられているが、このうちの一部を適宜固定抵抗に置換できることは言うまでもない。
【００４８】
実施の形態２にかかる出力ドライバ回路２００においても、実施の形態３と同様に、抵抗Ｒ２１、Ｒ２３及びＲ２４の全て又は一部を適宜可変抵抗に置換することができる。
【００４９】
実施の形態１及び２にかかる出力ドライバ回路の切替回路も、実施の形態４と同様に、タイマ、比較器及びトランジスタを適宜設けることが可能である。
【符号の説明】
【００５０】
１１、２１、３１  検出回路
１２、２２、３２、４２  切替回路
５１  定電圧回路
５２  制御回路
５３  パワー素子
５４ａ  負荷駆動用電源端子
５４ｂ  制御用電源端子
６０  電圧検出回路
６１  比較器
７０  モータ
１００、２００、３００、４００、５００  出力ドライバ回路
１１０、２１０  負荷
４２１  比較器
４２２  タイマ
１０００  統合ＩＣ
１００１  出力ドライバ回路１００１
１００２  電源回路１００２
１００３  クロック生成回路１００３
１００４  ＬＩＮ（Local Interconnect Network）トランシーバ
１００５  ＡＤＣ
１００６  制御回路
ＡＮＤ  ＡＮＤ回路
Ｉ１、Ｉ２  電流
ＩＬ  負荷電流
ＩＮ  入力信号
ＩＮＶ、ＩＮＶａ  インバータ
Ｉｓａｔ  過電流防止動作時の電流
ＭＮ１１、ＭＮ１２、ＭＮ２２〜ＭＮ２６  ＮＭＯＳトランジスタ
ＭＮ２１  出力ＮＭＯＳトランジスタ
ＭＰ１１  出力ＰＭＯＳトランジスタ
ＭＰ１２〜ＭＰ１６、ＭＰ２１、ＭＰ２２  ＰＭＯＳトランジスタ
Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４、Ｒ６１、Ｒ６２  抵抗
Ｒ３１、Ｒ３３、Ｒ３４  可変抵抗
Ｓｄ  駆動指令
ＳＩＧｄ  検出信号
ＳＩＧｃ  制御信号
Ｔｏｕｔ  出力端子
【図１】
2013141377.tif 000006
【図２】
2013141377.tif 000007
【図３】
2013141377.tif 000008
【図４】
2013141377.tif 000009
【図５】
2013141377.tif 000010
【図６】
2013141377.tif 000011
【図７】
2013141377.tif 000012
【図８】
2013141377.tif 000013