(57)【要約】【課題】静電気不良を抑制することが可能な液晶表示装置を提供する。【解決手段】アクティブエリアを囲む第１端部、第２端部、第３端部、及び、第４端部を有する第１基板を備え、アクティブエリアにおいて、第１方向に沿って延出したゲート配線及び第２方向に沿って延出したソース配線と、ソース配線の一端側に接続されたソースドライバと、ソース配線の他端側に接続されたソース制御回路と、コモン電位の第１コモン端子及び第２コモン端子と、第１コモン端子に接続され、第２端部、第３端部、及び、第４端部の順に延在し、第２コモン端子に接続された電源配線と、電源配線とソース制御回路との間において第１方向に沿って延出し電源配線の中途部及びソース制御回路と電気的に接続された分岐配線と、を備えたことを特徴とする液晶表示装置。【選択図】      図３
2013205504.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示する四角形状のアクティブエリアを囲む第１端部、第２端部、第３端部、及び、第４端部を有する四角形状の第１基板と、前記第１基板に対向する第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えた液晶表示装置であって、
前記第１基板は、
前記アクティブエリアにおいて、第１方向に沿って延出したゲート配線及び第１方向に直交する第２方向に沿って延出したソース配線と、
前記アクティブエリアから前記第１端部側に引き出された前記ソース配線の一端側に接続されたソースドライバと、
前記アクティブエリアから前記第３端部側に引き出された前記ソース配線の他端側に接続されたソース制御回路と、
前記第１端部に形成されたコモン電位の第１コモン端子及び第２コモン端子と、
前記第１コモン端子に接続され、前記第２端部、前記第３端部、及び、前記第４端部の順に延在し、前記第２コモン端子に接続された電源配線と、
前記第３端部に位置する前記電源配線と前記ソース制御回路との間において第１方向に沿って延出し、前記電源配線の中途部及び前記ソース制御回路と電気的に接続された分岐配線と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記電源配線は、前記第２端部と前記第３端部とが交差する第１コーナー、及び、前記第３端部と前記第４端部とが交差する第２コーナーにおいて曲線状に形成されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記電源配線の前記中途部は、前記第１コーナーと前記第２コーナーとの間の略中央部に位置することを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記分岐配線は前記電源配線に向かって突出した第１突起を備え、
前記電源配線は前記第１突起に向かって突出した第２突起を備えたことを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記第１突起は、前記分岐配線の一端部及び他端部にそれぞれ形成されたことを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
さらに、前記ゲート配線、前記電源配線、前記分岐配線、及び、前記ソース制御回路から引き出された引出配線を覆う絶縁膜と、
前記絶縁膜上に形成され、前記分岐配線の前記一端部及び前記電源配線の前記中途部のそれぞれと第１コンタクトホールを介してコンタクトした第１ブリッジと、
前記絶縁膜上に形成され、前記分岐配線の前記他端部及び前記引出配線のそれぞれと第２コンタクトホールを介してコンタクトした第２ブリッジと、
を備えたことを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記第１ブリッジ及び前記第２ブリッジは、前記ソース配線と同一層に形成されたことを特徴とする請求項６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話やＰＤＡ（ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ）などの携帯情報端末機器、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
【０００３】
このような液晶表示装置を製造する過程においては、静電気対策が不可欠である。例えば、製造過程で発生した静電気や外部から侵入した静電気により、アクティブエリア内の各種配線やスイッチング素子を含む回路などにダメージを与えるおそれがある。このような静電気に対する耐性を向上するための手法が種々検討されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１５６１３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、静電気不良を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
画像を表示する四角形状のアクティブエリアを囲む第１端部、第２端部、第３端部、及び、第４端部を有する四角形状の第１基板と、前記第１基板に対向する第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えた液晶表示装置であって、前記第１基板は、前記アクティブエリアにおいて、第１方向に沿って延出したゲート配線及び第１方向に直交する第２方向に沿って延出したソース配線と、前記アクティブエリアから前記第１端部側に引き出された前記ソース配線の一端側に接続されたソースドライバと、前記アクティブエリアから前記第３端部側に引き出された前記ソース配線の他端側に接続されたソース制御回路と、前記第１端部に形成されたコモン電位の第１コモン端子及び第２コモン端子と、前記第１コモン端子に接続され、前記第２端部、前記第３端部、及び、前記第４端部の順に延在し、前記第２コモン端子に接続された電源配線と、前記第３端部に位置する前記電源配線と前記ソース制御回路との間において第１方向に沿って延出し、前記電源配線の中途部及び前記ソース制御回路と電気的に接続された分岐配線と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態における液晶表示装置の構成を模式的に示す図である。
【図２】図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図３】図３は、図２に示したアレイ基板のコーナーＣ２付近の電源配線及び分岐配線を拡大した拡大図である。
【図４】図４は、図２に示した液晶表示パネルの一画素における断面構造を概略的に示す図である。
【図５】図５は、図３に示したアレイ基板をＡ−Ｂ線で切断したときの断面構造を概略的に示す図である。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【０００９】
図１は、本実施形態における液晶表示装置の構成を模式的に示す図である。
【００１０】
すなわち、液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブルプリント回路基板３などを備えている。
【００１１】
液晶表示パネルＬＰＮは、四角形状のアレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向して配置された四角形状の対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、例えば四角形状であり、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
アレイ基板ＡＲは、対向基板ＣＴの端部ＣＴＥよりも外側に延在した延在部ＡＲＥを有している。駆動ＩＣチップ２及びフレキシブルプリント回路基板３は、画素ＰＸの駆動に必要な信号を供給する信号供給源として機能し、アレイ基板ＡＲの延在部ＡＲＥに実装されている。
【００１３】
図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１４】
アレイ基板ＡＲは、四角形状のアクティブエリアＡＣＴを囲む第１端部Ｅ１、第２端部Ｅ２、第３端部Ｅ３、及び、第４端部Ｅ４を有している。第１端部Ｅ１及び第３端部Ｅ３は、互いに対向し、それぞれ第１方向Ｘに沿って延出している。第２端部Ｅ２及び第４端部Ｅ４は、互いに対向し、それぞれ第１方向Ｘに直交する第２方向Ｙに沿って延出している。第１端部Ｅ１は、延在部ＡＲＥに含まれる。第２端部Ｅ２、第３端部Ｅ３、及び、第４端部Ｅ４は、対向基板ＣＴと対向している。
【００１５】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと絶縁膜を介して交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。
【００１６】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各補助容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、補助容量電圧を印加するための電圧印加部ＣＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出されている。アクティブエリアＡＣＴから第１端部Ｅ１側に引き出されたソース配線Ｓのそれぞれの一端側は、ソースドライバＳＤに接続されている。また、アクティブエリアＡＣＴから第３端部Ｅ３側に引き出されたソース配線Ｓのそれぞれの他端側は、ソース制御回路ＣＣに接続されている。これらのゲートドライバＧＤ、電圧印加部ＣＤ、ソースドライバＳＤ、ソース制御回路ＣＣなどは、アレイ基板ＡＲに形成されている。
【００１７】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。スイッチング素子ＳＷ及び画素電極ＰＥは、アレイ基板ＡＲに備えられている。共通電極ＣＥは、アレイ基板ＡＲに備えられていても良いし、対向基板ＣＴに備えられていても良い。保持容量Ｃｓは、例えば、画素電極ＰＥと補助容量線Ｃとの間に形成される。
【００１８】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、ポリシリコンあるいはアモルファスシリコンによって形成されている。
【００１９】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、例えばコモン電位であり、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。
【００２０】
また、アレイ基板ＡＲは、アクティブエリアＡＣＴの外側に、複数の端子Ｔ、電源配線ＣＬ、分岐配線ＬＡなどを備えている。複数の端子Ｔは、フレキシブルプリント回路基板を接続するための端子であり、アレイ基板ＡＲの延在部ＡＲＥに形成されている。このような端子Ｔには、コモン電位のコモン端子Ｔ１及びＴ２が含まれる。電源配線ＣＬは、例えば、アレイ基板ＡＲの最外周に沿って形成され、コモン端子Ｔ１及びＴ２に接続されている。この電源配線ＣＬは、コモン電位を供給する給電配線あるいはガードリングとして機能し、共通電極ＣＥなどと電気的に接続されている。
【００２１】
図示した例では、電源配線ＣＬは、その一端がコモン端子Ｔ１に接続され、第２端部Ｅ２、第３端部Ｅ３、及び、第４端部Ｅ４の順に延在し、その他端がコモン端子Ｔ２に接続されている。第２端部Ｅ２に位置する電源配線ＣＬは、第２方向Ｙに沿って延出している。第３端部Ｅ３に位置する電源配線ＣＬは、第１方向Ｘに沿って延出している。第４端部Ｅ４に位置する電源配線ＣＬは、第２方向Ｙに沿って延出している。また、電源配線ＣＬは、第２端部Ｅ２と第３端部Ｅ３とが交差するコーナーＣ１、及び、第３端部Ｅ３と第４端部Ｅ４とが交差するコーナーＣ２において、曲線状（あるいは円弧状）に形成されている。
【００２２】
分岐配線ＬＡは、電源配線ＣＬの中途部ＣＬＭから分岐した配線である。この分岐配線ＬＡは、アレイ基板ＡＲの第３端部Ｅ３に位置する電源配線ＣＬとソース制御回路ＣＣとの間において第１方向Ｘに沿って延出し、電源配線ＣＬの中途部ＣＬＭ及びソース制御回路ＣＣと電気的に接続されている。
【００２３】
図示した例では、中途部ＣＬＭは、コーナーＣ１とコーナーＣ２との間の略中央に位置している。分岐配線ＬＡは、コーナーＣ１に寄った位置、及び、コーナーＣ２に寄った位置から、それぞれコーナーＣ１とコーナーＣ２との間の略中央に亘って形成されている。つまり、電源配線ＣＬと分岐配線ＬＡとを電気的に接続する位置は、コーナーＣ１及びコーナーＣ２のいずれからも離れた位置である。このような分岐配線ＬＡの一端部と中途部ＣＬＭとは、ブリッジＢ１によって電気的に接続されている。また、分岐配線ＬＡの他端部と、ソース制御回路ＣＣから引き出された引出配線ＬＢとは、ブリッジＢ２によって電気的に接続されている。
【００２４】
このような電源配線ＣＬ及び分岐配線ＬＡについて、図２及び図３を参照しながらより詳細に説明する。図３は、アレイ基板ＡＲのコーナーＣ２に寄った側の分岐配線ＬＡを拡大した拡大図であり、ここでは、説明に必要な構成のみを図示している。
【００２５】
分岐配線ＬＡは、第１方向Ｘに沿って略直線的に延出し、一端部ＬＡ１及び他端部ＬＡ２を有している。一端部ＬＡ１は、電源配線ＣＬの中途部ＣＬＭの近傍に位置している。他端部ＬＡ２は、電源配線ＣＬの曲線部ＣＬＣの近傍に位置している。
【００２６】
分岐配線ＬＡは、電源配線ＣＬに向かって突出した第１突起Ｐ１を備えている。この第１突起Ｐ１は、分岐配線ＬＡと一体的に形成されている。図示した例では、第１突起Ｐ１は、分岐配線ＬＡの一端部ＬＡ１及び他端部ＬＡ２にそれぞれ形成されている。すなわち、一端部ＬＡ１においては、第１突起Ｐ１は、ブリッジＢ１を挟んだ両側に形成されている。また、他端部ＬＡ２においては、第１突起Ｐ１は、ブリッジＢ２の近傍に形成されている。このような第１突起Ｐ１は、電源配線ＣＬに向かって第２方向Ｙに沿って延出し、鋭利な先端部ＰＰ１を有している。すなわち、図３において拡大したように、先端部ＰＰ１は、略三角形状に形成されている。
【００２７】
電源配線ＣＬは、第１突起Ｐ１に向かって突出した第２突起Ｐ２を備えている。この第２突起Ｐ２は、電源配線ＣＬと一体的に形成されている。図示した例では、第２突起Ｐ２は、中途部ＣＬＭ及び曲線部ＣＬＣの近傍にそれぞれ形成されている。すなわち、中途部ＣＬＭにおいては、第２突起Ｐ２は、ブリッジＢ１を挟んだ両側に形成され、それぞれ第１突起Ｐ１と対向している。また、曲線部ＣＬＣの近傍においても、第２突起Ｐ２は、第１突起Ｐ１と対向している。このような第２突起Ｐ２は、分岐配線ＬＡに向かって第２方向Ｙに沿って延出し、鋭利な先端部ＰＰ２を有している。先端部ＰＰ２は、略三角形状に形成されている。
【００２８】
これらの第１突起Ｐ１及び第２突起Ｐ２は、第２方向Ｙに沿った同一直線上に位置している。また、第１突起Ｐ１の先端部ＰＰ１は、第２突起Ｐ２の先端部ＰＰ２と間隔をおいて位置しており、それぞれの頂角が対向している。
【００２９】
ソース制御回路ＣＣには、電源配線ＣＬ、ブリッジＢ１、分岐配線ＬＡ、ブリッジＢ２、及び、引出配線ＬＢを介して、コモン電位が供給される。このようなソース制御回路ＣＣは、オフ残像対策回路として機能し、例えば、電源をＯＦＦした際に全てのソース配線Ｓに対してコモン電位を印加するものである。一方で、電源ＯＦＦ時には、すべてのゲート配線Ｇに対してスイッチング素子ＳＷをオン状態にする制御信号が供給される。このため、アクティブエリアＡＣＴの各画素ＰＸの画素電極ＰＥには、スイッチング素子ＳＷを介してコモン電位が書き込まれる。このとき、共通電極ＣＥにもコモン電位が印加されると、画素電極ＰＥと共通電極ＣＥとの電位差が実質的にゼロとなるため、液晶層ＬＱに印加されていた電界がリセットされ、残像を解消することができる。
【００３０】
図４は、図２に示した液晶表示パネルＬＰＮの一画素ＰＸにおける断面構造を概略的に示す図である。
【００３１】
すなわち、アレイ基板ＡＲは、ガラス基板やプラスチック基板などの光透過性を有する第１絶縁基板２０を用いて形成されている。このアレイ基板ＡＲは、スイッチング素子ＳＷ、画素電極ＰＥなどを備えている。ここに示したスイッチング素子ＳＷは、ボトムゲート型の薄膜トランジスタである。スイッチング素子ＳＷのゲート電極ＷＧは、ゲート配線Ｇとともに第１絶縁基板２０の上に形成されている。このゲート電極ＷＧは、ゲート配線Ｇに電気的に接続され、図示した例では、ゲート配線Ｇと一体的に形成されている。このようなゲート電極ＷＧは、第１絶縁膜２１によって覆われている。この第１絶縁膜２１は、第１絶縁基板２０の上にも配置されている。
【００３２】
スイッチング素子ＳＷの半導体層ＳＣは、例えば、アモルファスシリコンによって形成されている。この半導体層ＳＣは、第１絶縁膜２１の上に形成され、ゲート電極ＷＧの直上に位置している。スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第１絶縁膜２１の上に形成され、それぞれの少なくとも一部が半導体層ＳＣにコンタクトしている。ソース配線Ｓは、第１絶縁膜２１の上に形成されている。ソース電極ＷＳは、ソース配線Ｓに電気的に接続され、図示した例では、ソース配線Ｓと一体的に形成されている。ソース電極ＷＳ及びドレイン電極ＷＤは、ソース配線Ｓとともに第２絶縁膜２２によって覆われている。また、この第２絶縁膜２２は、第１絶縁膜２１の上にも配置されている。
【００３３】
画素電極ＰＥは、第２絶縁膜２２の上に形成されている。この画素電極ＰＥは、第２絶縁膜２２を貫通するコンタクトホールを介してドレイン電極ＷＤにコンタクトしている。このような画素電極ＰＥ及び第２絶縁膜２２は、第１配向膜２３によって覆われている。
【００３４】
一方、対向基板ＣＴは、ガラス基板やプラスチック基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲと向かい合う側にブラックマトリクス３１、カラーフィルタ層３２などを備えている。また、図示した例では、対向基板ＣＴは、共通電極ＣＥを備えている。
【００３５】
ブラックマトリクス３１は、アクティブエリアＡＣＴにおいて画素ＰＸの間に形成され、アレイ基板ＡＲに形成されたスイッチング素子ＳＷやゲート配線Ｇ及びソース配線Ｓなどの各種配線部に対向している。カラーフィルタ層３２は、アクティブエリアＡＣＴにおいてブラックマトリクス３１によって区画された各画素ＰＸに配置されている。カラーフィルタ層３２の一部は、ブラックマトリクス３１に重なっている。
【００３６】
共通電極ＣＥは、アクティブエリアＡＣＴにおいて、カラーフィルタ層３２のアレイ基板ＡＲと対向する側に形成され、液晶層ＬＱを介して各画素ＰＸの画素電極ＰＥと対向している。このような共通電極ＣＥは、第２配向膜３３によって覆われている。
【００３７】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜２３及び第２配向膜３３が対向するように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ）が配置され、これにより、所定のセルギャップが形成される。
【００３８】
液晶層ＬＱは、上述したセルギャップに封入されている。すなわち、液晶層ＬＱは、アレイ基板ＡＲの画素電極ＰＥと対向基板ＣＴの共通電極ＣＥとの間に保持された液晶組成物によって構成されている。
【００３９】
なお、液晶モードについて特に制限はなく、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｅｎｄ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ）モードなどの主として縦電界あるいは斜め電界を利用するモードや、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの主として横電界を利用するモードなどが適用可能である。横電界を利用するモードでは、共通電極ＣＥは画素電極ＰＥと同一の基板であるアレイ基板ＡＲに備えられる。
【００４０】
図５は、図３に示したアレイ基板ＡＲをＡ−Ｂ線で切断したときの断面構造を概略的に示す図である。
【００４１】
アレイ基板ＡＲにおいて、電源配線ＣＬ、分岐配線ＬＡ、及び、引出配線ＬＢは、第１絶縁基板２０の上に形成されている。つまり、電源配線ＣＬ、分岐配線ＬＡ、及び、引出配線ＬＢは、ゲート配線Ｇと同一層に形成されており、ゲート配線Ｇと同一材料を用いて形成可能である。これらの電源配線ＣＬ、分岐配線ＬＡ、及び、引出配線ＬＢは、第１絶縁膜２１によって覆われている。
【００４２】
この第１絶縁膜２１には、電源配線ＣＬの中途部ＣＬＭまで貫通したコンタクトホールＣＨ１、分岐配線ＬＡの一端部ＬＡ１まで貫通したコンタクトホールＣＨ２、分岐配線ＬＡの他端部ＬＡ２まで貫通したコンタクトホールＣＨ３、引出配線ＬＢまで貫通したコンタクトホールＣＨ４がそれぞれ形成されている。
【００４３】
ブリッジＢ１及びブリッジＢ２は、第１絶縁膜２１の上に形成されている。つまり、ブリッジＢ１及びブリッジＢ２は、ソース配線Ｓと同一層に形成されており、ソース配線Ｓと同一材料を用いて形成可能である。
【００４４】
ブリッジＢ１は、コンタクトホールＣＨ１を介して中途部ＣＬＭにコンタクトするとともに、コンタクトホールＣＨ２を介して一端部ＬＡ１にコンタクトし、電源配線ＣＬと分岐配線ＬＡとを電気的に接続している。ブリッジＢ２は、コンタクトホールＣＨ３を介して他端部ＬＡ２にコンタクトするとともに、コンタクトホールＣＨ４を介して引出配線ＬＢにコンタクトし、分岐配線ＬＡと引出配線ＬＢとを電気的に接続している。
【００４５】
このような本実施形態によれば、アレイ基板ＡＲの端部に沿って電源配線ＣＬが配置され、しかも、この電源配線ＣＬは、その中途部ＣＬＭにおいて、電源配線ＣＬよりも内側（つまり、アクティブエリアＡＣＴに近接する側）に位置する回路（例えば、ソース制御回路ＣＣ）との間の分岐配線ＬＡに電気的に接続されている。静電気はコーナーＣ１及びＣ２付近に位置する電源配線ＣＬから侵入しやすいが、例え電源配線ＣＬに静電気が侵入したとしても、静電気は電源配線ＣＬにおいて拡散し、静電気のエネルギーが消費される。また、静電気が電源配線ＣＬよりも内側に流れ込む位置は、静電気が侵入した位置（つまり、コーナーＣ１及びＣ２付近）よりも離れた中途部ＣＬＭとなる。このため、中途部ＣＬＭに至るまでに静電気のエネルギーが消費される。したがって、電源配線ＣＬよりも内側の回路や配線への高エネルギーの静電気の流れ込み、あるいは、高エネルギーの静電気による回路や配線の破壊を抑制することが可能となる。
【００４６】
また、本実施形態によれば、電源配線ＣＬは、コーナーＣ１及びＣ２においては曲線状に形成されている。このため、コーナーにおいて屈曲した形状を適用した場合と比較して、静電気が溜まりにくくなり、コーナー付近の電源配線ＣＬからその内側の回路や配線への放電の発生、あるいは、放電による回路や配線の破壊を抑制することが可能となる。
【００４７】
また、本実施形態によれば、分岐配線ＬＡは電源配線ＣＬに向かって突出した第１突起Ｐ１を備え、電源配線ＣＬは第１突起Ｐ１に向かって突出した第２突起Ｐ２を備えている。このため、電源配線ＣＬを流れる静電気は、第２突起Ｐ２に集中し、第１突起Ｐ１への放電を誘発させることが可能となる。つまり、第１突起Ｐ１及び第２突起Ｐ２は、いわゆる避雷針として作用する。このような第２突起Ｐ２から第１突起Ｐ１への放電を誘発させることにより、静電気のエネルギーが消費され、さらに、回路や配線への静電気に対する保護作用を向上することが可能となる。
【００４８】
このような第１突起Ｐ１及び第２突起Ｐ２は、特に、電源配線ＣＬの中途部ＣＬＭと分岐配線ＬＡの一端部ＬＡ１とを接続するブリッジＢ１付近、及び、分岐配線ＬＡの他端部ＬＡ２とソース制御回路ＣＣから引き出された引出配線ＬＢとを接続するブリッジＢ２付近にそれぞれ形成されている。ブリッジＢ１付近の第１突起Ｐ１−第２突起Ｐ２間での放電を誘発させることにより、ブリッジＢ１を介して電源配線ＣＬから分岐配線ＬＡに流れ込む静電気のエネルギーを低減することが可能となる。また、ブリッジＢ２付近の第１突起Ｐ１−第２突起Ｐ２間での放電を誘発させることにより、ブリッジＢ２を介して分岐配線ＬＡから引出配線ＬＢに流れ込む静電気のエネルギーを低減することが可能となる。なお、第１突起Ｐ１と第２突起Ｐ２とが放電によりショートしたとしても、電源配線ＣＬ及び分岐配線ＬＡは同電位であるため、それぞれの機能を保全することができる。
【００４９】
また、本実施形態によれば、ブリッジＢ１は、第１絶縁膜２１に形成されたコンタクトホールを介して電源配線ＣＬ及び分岐配線ＬＡとコンタクトし、ブリッジＢ２は、第１絶縁膜２１に形成されたコンタクトホールを介して分岐配線ＬＡ及び引出配線ＬＢとコンタクトしている。これらのブリッジＢ１及びブリッジＢ２においては、コンタクトホールにおける接触面積（あるいは、孔径）によって調整されたコンタクト抵抗を介することで、流れ込んだ静電気のエネルギーを消費することが可能となる。
【００５０】
以上説明したように、本実施形態によれば、静電気不良を抑制することが可能な液晶表示装置を提供することができる。
【００５１】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００５２】
本実施形態は、フラットパネルディスプレイの一例として液晶表示装置を例に挙げて説明したが、静電気対策を必要とする有機エレクトロルミネッセンス表示装置やプラズマ表示装置などの各種フラットパネルディスプレイにおいても適用可能である。
【符号の説明】
【００５３】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＣＬ…電源配線  ＬＡ…分岐配線  ＬＢ…引出配線
Ｂ１…ブリッジ  Ｂ２…ブリッジ
Ｐ１…第１突起  Ｐ２…第２突起
【図１】
2013205504.tif 000003
【図２】
2013205504.tif 000004
【図３】
2013205504.tif 000005
【図４】
2013205504.tif 000006
【図５】
2013205504.tif 000007