(57)【要約】【課題】ＥＯＴの低減及びリーク電流の低減を両立できる半導体装置の製造方法を提供すること。【解決手段】被処理体上に第１の高誘電率絶縁膜を成膜する第１の成膜工程と、前記第１の高誘電率絶縁膜を、６５０℃以上で６０秒未満の間熱処理する結晶化熱処理工程と、前記第１の高誘電率絶縁膜上に、前記第１の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第１の高誘電率絶縁膜よりも比誘電率が大きい、第２の高誘電率絶縁膜を成膜する第２の成膜工程と、を含む、半導体装置の製造方法。【選択図】図１
2013058559.tif 000002
【特許請求の範囲】
【請求項１】
被処理体上に第１の高誘電率絶縁膜を成膜する第１の成膜工程と、
前記第１の高誘電率絶縁膜を、６５０℃以上で６０秒未満の間熱処理する結晶化熱処理工程と、
前記第１の高誘電率絶縁膜上に、前記第１の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第１の高誘電率絶縁膜よりも比誘電率が大きい、第２の高誘電率絶縁膜を成膜する第２の成膜工程と、
を含む、半導体装置の製造方法。
【請求項２】
前記結晶化熱処理工程の前に、前記第１の高誘電率絶縁膜をプラズマ処理する工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記結晶化熱処理工程はスパイクアニール装置で行う、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１の高誘電率絶縁膜は、酸化ハフニウム膜、酸化ジルコニウム膜、酸化ジルコニウムハフニウム膜又はそれらの膜の積層膜である、請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記第２の高誘電率絶縁膜は、酸化チタン膜、三酸化タングステン膜又はチタン酸塩膜である、請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記第２の高誘電率絶縁膜の膜厚は５ｎｍ以下である、請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
被処理体上に第１の高誘電率絶縁膜を成膜する第１の成膜装置と、
前記第１の高誘電率絶縁膜を、６５０℃以上で６０秒未満の間熱処理する結晶化熱処理装置と、
前記第１の高誘電率絶縁膜上に、前記第１の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第１の高誘電率絶縁膜よりも比誘電率が大きい、第２の高誘電率絶縁膜を成膜する第２の成膜装置と、
前記第１の成膜装置による成膜処理、前記結晶化熱処理装置による結晶化熱処理、前記第２の成膜装置による第２の成膜処理が、この順で行われるように制御する制御部と、
を有する、基板処理システム。
【請求項８】
被処理体上に第１の高誘電率絶縁膜を成膜する第１の成膜装置と、
前記高誘電率絶縁膜をプラズマ処理するプラズマ処理装置と、
前記第１の高誘電率絶縁膜を、６５０℃以上で６０秒未満の間熱処理する結晶化熱処理装置と、
前記第１の高誘電率絶縁膜上に、前記第１の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第１の高誘電率絶縁膜よりも比誘電率が大きい、第２の高誘電率絶縁膜を成膜する第２の成膜装置と、
前記第１の成膜装置による成膜処理、前記プラズマ処理装置によるプラズマ処理、前記結晶化熱処理装置による結晶化熱処理、前記第２の成膜装置による第２の成膜処理が、この順で行われるように制御する制御部と、
を有する、基板処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び基板処理システムに関する。
【背景技術】
【０００２】
近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の高集積化及び高性能化の要求に伴い、ゲート絶縁膜として高誘電率膜（Ｈｉｇｈ−Ｋ膜）が用いられている。中でも、ハフニウム酸化物系材料が注目されており、酸化ハフニウム（ＨｆＯ２）等の材料の誘電率を向上させ、等価酸化膜厚（Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ；ＥＯＴ）を低減する試みがなされている。
【０００３】
ＨｆＯ２の誘電率を上げる方法としては、例えば、二酸化チタン（ＴｉＯ２）等の分極率が大きい材料をＨｆＯ２中へ添加する方法や、ＨｆＯ２膜を高温で熱処理する方法（例えば、特許文献１）などが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許公開２００５／０１３６６９０Ａ１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、前者の方法では、ＴｉＯ２等の材料はバンドギャップが狭いことから、合成したＨｆＯ２ベースの絶縁膜のバンドギャップも狭くなり、リーク電流が増加するという問題があった。また特許文献１等の後者の方法においても、高温熱処理により高誘電率材料が結晶化し、生じた結晶粒界を介した電気伝導によりリーク電流が増加するという問題があった。
【０００６】
本発明はかかる事情に鑑みてなされたものであって、ＥＯＴの低減及びリーク電流の低減を両立できる半導体装置の製造方法を供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の実施の形態の例によれば、
被処理体上に第１の高誘電率絶縁膜を成膜する第１の成膜工程と、
前記第１の高誘電率絶縁膜を、６５０℃以上で６０秒未満の間熱処理する結晶化熱処理工程と、
前記第１の高誘電率絶縁膜上に、前記第１の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第１の高誘電率絶縁膜よりも比誘電率が大きい、第２の高誘電率絶縁膜を成膜する第２の成膜工程と、
を含む、半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、ＥＯＴの低減及びリーク電流の低減を両立できる半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の実施の形態の例に係る半導体製造装置の製造方法を説明するためのフローチャートである。
【図２】図２は、本発明の実施の形態の他の例に係る半導体製造装置の製造方法を説明するためのフローチャートである。
【図３】図３は、本発明の半導体製造方法を実施するための、基板処理システムの構成例を示す概略図である。
【図４】図４は、本発明の実施の形態に係る成膜装置の構成例を示す概略図である。
【図５】図５は、本発明の実施の形態に係るプラズマ処理装置の構成例を示す概略図である。
【図６】図６は、本発明の実施の形態に係る結晶化処理装置の構成例を示す概略図である。
【図７】図７は、本発明の実施の形態に係る半導体装置の例の深さ方向に対する、各元素の濃度分布を示す概略図である。
【図８】図８は、本発明に実施の形態に係る半導体装置の例のＸ線回折（ＸＲＤ）分析の結果を示す。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して本発明の実施の形態について説明する。
【００１１】
先ず、本発明の実施の形態に係る半導体装置の製造方法の一工程として、シリコンウエハ１を処理する方法について、図１を参照して説明する。ここでは、シリコンウエハ１を処理して、ゲート絶縁膜を形成する例について説明するが、本発明はこの点において限定されない。例えば、本発明の半導体装置の製造方法は、キャパシタの容量絶縁膜（キャパシタ容量膜）を形成する方法にも適用することができる。
【００１２】
図１に、本発明の実施の形態に係る、半導体製造装置の製造方法を説明するためのフローチャートを示す。
【００１３】
まず、希フッ酸等によりシリコンウエハ１の表面を洗浄する。さらに必要に応じてＳｉＯ２からなる界面層を形成する前処理を行う（工程１００）。ＳｉＯ２からなる界面層は、シリコンウエハ１を塩酸過水（ＨＣｌ／Ｈ２Ｏ２）洗浄することにより、形成することができる。通常、ＳｉＯ２からなる界面層は、０．３ｎｍ程度形成する。
【００１４】
その後、第１の高誘電率絶縁膜を成膜する（工程１１０）。第１の高誘電率絶縁としては、酸化ハフニウム膜（ＨｆＯ２）、酸化ジルコニウム膜（ＺｒＯ２）、酸化ジルコニウムハフニウム膜（ＨｆＺｒＯｘ）及びこれらの膜の積層膜（例えば、ＺｒＯ２／ＨｆＯ２積層膜）を好ましくは使用することができる。本実施の形態では、酸化ハフニウム膜を使用し、２．５ｎｍの膜厚で成膜した。
【００１５】
第１の高誘電率絶縁膜の成膜は、ＡＬＤ（原子層堆積）、ＣＶＤ（化学気相成長）、ＰＶＤ（物理気相成長）等の手法により成膜することができる。この中でも、低温で成膜可能であり、段差被覆性が良好であるＡＬＤで成膜することが好ましい。
【００１６】
ＣＶＤ又はＡＬＤにより第１の高誘電率絶縁膜を成膜する場合の原料（プリカーサ）としては、特に限定されない。ここでは、ＨｆＯ２膜を成膜するときのプリカーサ例を挙げるが、本発明はこの点において限定されない。ＨｆＯ２膜を成膜するときのプリカーサ例としては、ＴＤＥＡＨ（テトラキスジエチルアミノハフニウム）、ＴＥＭＡＨ（テトラキスエチルメチルアミノハフニウム）等のアミド系有機ハフニウム化合物、ＨＴＢ（ハフニウムテトラターシャリブトキサイド）等のアルコキシド系有機ハフニウム化合物等を使用することができる。酸化剤としては、Ｏ３ガス、Ｏ２ガス、Ｈ２Ｏガス、ＮＯ２ガス、ＮＯガス、Ｎ２Ｏガス等を用いることができる。この時、酸化剤をプラズマ化して反応性を高めても良い。
【００１７】
ＡＬＤによりＨｆＯ２膜を成膜する場合には、Ｈｆ原料を薄く吸着させるシーケンスと酸化剤を供給するシーケンスを交互に繰り返してＨｆＯ２膜を成膜する。また、ＣＶＤによりＨｆＯ２を成膜する場合には、シリコンウエハを加熱しながらＨｆ原料と酸化剤とを同時に供給する。なお、ＡＬＤによりＨｆＯ２膜を成膜するときの成膜温度は、通常１５０℃〜３５０℃程度であり、ＣＶＤによりＨｆＯ２膜を成膜するときの成膜温度は、通常３５０℃〜６００℃程度である。
【００１８】
第１の高誘電率絶縁膜を成膜した後、第１の高誘電率絶縁膜を結晶化させるために、結晶化熱処理を行う（工程１２０）。この時、工程１２０の前に、第１の高誘電率絶縁膜をプラズマ処理する工程を追加しても良い。
【００１９】
図２に、本発明の他の実施の形態に係る半導体装置の製造方法を説明するためのフローチャートを示す。この実施の形態では、工程１１０と工程１２０との間に、プラズマ処理を施す工程（１１５）を追加する以外は、第１の実施の形態と同様である。
【００２０】
プラズマ処理することにより、ＨｆＯ２の成膜時において残存した微細構造を粉砕することができる。そのため、工程１２０による結晶化熱処理時において、後述する高い比誘電率を有するＣｕｂｉｃ相やＴｅｔｒａｇｏｎａｌ相を析出させやすくなる。
【００２１】
第１の高誘電率絶縁膜として成膜されたＨｆＯ２膜は、低温での主相は安定相であるＭｏｎｏｃｌｉｎｉｃ相であるため、比誘電率εは１６程度である。一方、ＨｆＯ２膜は、高温では準安定相であるＣｕｂｉｃ相（比誘電率ε＝２９）やＴｅｔｒａｇｏｎａｌ相（比誘電率ε＝７０）が存在する。そのため、ＨｆＯ２膜を短時間熱処理（スパイクアニール）することにより、高誘電率を有するＣｕｂｉｃ相やＴｅｔｒａｇｏｎａｌ相をＨｆＯ２膜に析出させることができる。Ｃｕｂｉｃ相やＴｅｔｒａｇｏｎａｌ相を析出させたＨｆＯ２膜は、急冷することにより、Ｃｕｂｉｃ相やＴｅｔｒａｇｏｎａｌ相を有するＨｆＯ２膜を得ることができる。
【００２２】
通常、ＨｆＯ２膜やＴｉＯ２膜は、結晶化により結晶粒界が形成され、拡散係数が大きくなり、相互拡散が生じやすい。特に、これらの相互拡散は高温で生じやすく、例えば、ＨｆＯ２膜とＴｉＯ２膜とを形成した後に結晶化熱処理を行うと、ＨｆＯ２とＴｉＯ２膜とが相互拡散し、ＨｆＯ２膜がＨｆＴｉＯ膜へと変化することがある。この時、ＨｆＯ膜のバンドオフセットがＴｉＯ２膜のバンドオフセットの値まで低下し、リーク電流が増加する。しかしながら、工程１２０の結晶化熱処理は、第２の高誘電率絶縁膜（工程１３０）を成膜する前に行っている。そのため、第１の高誘電率絶縁膜と第２の高誘電率絶縁膜との間の相互拡散を抑制することができる。
【００２３】
結晶化熱処理の熱処理温度としては、例えば、ランプ加熱等によるＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓ）装置を用いたスパイクアニールにより行うことができる。スパイクアニールによる熱処理温度は、通常、６５０℃以上であり、本実施の形態では、７００℃（減圧Ｎ２雰囲気下）で行った。また、スパイクアニールによる熱印加時間は、６０秒未満であることが好ましく、０．１秒から１０秒であることが特に好ましい。スパイクアニールによる熱印加時間が６０秒以上の場合、ＨｆＯ２膜の安定相であるＭｏｎｏｃｌｉｎｉｃ相が析出しやすくなるためである。
【００２４】
結晶化熱処理の工程の後、第２の高誘電率絶縁膜を成膜する（工程１３０）。第２の高誘電率絶縁としては、第１の高誘電率絶縁膜よりも高誘電率を有する材料（比誘電率が大きい材料）を好ましく使用することができる。また、第１の高誘電率絶縁膜の金属元素（例えば、ＨｆＯ２の場合、Ｈｆ）よりもイオン半径が小さい金属元素を含む材料を好ましく使用することができる。第２の高誘電率絶縁膜の材料として、イオン半径の小さい金属元素を含む材料を好ましく使用する理由としては、イオン半径の小さい金属元素を含む材料を導入することにより、第１の高誘電率絶縁膜（ＨｆＯ２）中の空隙が減少し、分子体積が収縮するため、電気的特性が良好になるからである。
【００２５】
第２の高誘電率絶縁膜の具体的な例としては、二酸化チタン（ＴｉＯ２）膜、三酸化タングステン（ＷＯ３膜）及びチタン酸塩膜（例えば、ＴｉｘＭｅｙＯｚで表されるチタン酸塩の膜であり、Ｍｅとしては、Ｈｆ、Ｚｒ、Ｃｅ、Ｎｂ、Ｔａ、Ｓｉ、Ａｌ、Ｓｒ等が挙げられる）を用いることができるが、本発明はこの点において限定されない。本発明の実施の形態では、ＴｉＯ２膜、ＷＯ３膜を使用した。
【００２６】
第２の高誘電率絶縁膜の成膜は、ＡＬＤ、ＣＶＤ、ＰＶＤ等の手法により成膜することができる。第２の高誘電率絶縁膜を成膜する場合、第１の高誘電率絶縁膜と第２の高誘電率絶縁膜との間の相互拡散を抑制するために、第２の高誘電率絶縁膜の成膜は出来るだけ低温で成膜することが好ましい。そのため、比較的低温で成膜可能であるＡＬＤ、低温ＰＶＤを使用することが好ましい。
【００２７】
なお、第２の高誘電率絶縁膜をＣＶＤ又はＡＬＤにより成膜する場合の、プリカーサは公知のものの中から適宜使用することができる。例えば、ＴｉのＣＶＤ又はＡＬＤ原料としては、例えば、ＴｉＣｌ４、Ｔｉ（Ｏ−ｉＰｒ）４等を使用することができるが、プリカーサとしてこれらに限定されるものではなく、その他公知のプリカーサを用いても良い。また、酸化剤としては、前述のＨｆＯ２を成膜する場合の酸化剤を使用することができる。
【００２８】
第２の高誘電率絶縁膜の膜厚としては、第２の高誘電率絶縁膜の材質にも依存するが、５ｎｍ以下とすることが好ましい。具体的には、第２の高誘電率絶縁膜として、ＴｉＯ２を使用する場合、第２の高誘電率絶縁膜の膜厚は５ｎｍ以下であることが好ましく、第２の高誘電率絶縁膜としてＷＯ３を使用する場合、膜厚は５ｎｍ以下であることが好ましく、０．２ｎｍ〜０．５ｎｍの範囲であることが特に好ましい。第２の高誘電率絶縁膜の膜厚が５ｎｍを超える場合、ＦＩＢＬ（Ｆｒｉｎｇｉｎｇ  Ｉｎｄｕｃｅｄ  Ｂａｒｒｉｅｒ  Ｌｏｗｅｒｉｎｇ）により、短チャネル特性が劣化することがある。
【００２９】
第２の高誘電率絶縁膜の成膜後、ＴｉＮ等のゲート電極材料を、例えば、ＰＶＤにより形成し、半導体装置を製造する（工程１４０）。得られた半導体装置は、通常、４００℃程度の低温で焼結し、絶縁膜とシリコン間の不対電子を電気的に不活性化する。
【００３０】
［本発明の実施の形態を実現するための基板処理システム］
次に、本発明の半導体製造方法を実施するための、基板処理システムについて、図３を参照して説明する。
【００３１】
図３に、本発明の半導体製造方法を実施するための、基板処理システムの構成例を示す概略図である。なお、この基板処理システム２００は、図１における工程１００の前処理工程を行った後のシリコンウエハに対して、工程１１０〜工程１３０の処理を行い、ゲート絶縁膜を形成するものである。
【００３２】
図３に示すように、基板処理システム２００は、第１の高誘電率絶縁膜及び第２の高誘電率絶縁膜を成膜する２つの成膜装置１、２と、工程１２０で第１の高誘電率絶縁膜を結晶化熱処理するための結晶化処理装置４と、を有する。また、基板処理システム２００は、工程１１５で第１の高誘電率絶縁膜をプラズマ処理するための、プラズマ処理装置３を有することが好ましい。
【００３３】
成膜装置１、２、結晶化処理装置４及びプラズマ処理装置３は、六角形をなすウエハ搬送室５の４つの辺に、それぞれ対応して設けられている。また、ウエハ搬送室５の他の２つの辺には、各々、ロードロック室６、７が設けられている。これらロードロック室６、７のウエハ搬送室５と反対側には、ウエハ搬入出室８が設けられている。ウエハ搬入出室８のロードロック室６、７と反対側には、シリコンウエハＷを収容可能な３つのフープ（Ｆｏｕｐ）Ｆを取り付けるポート９、１０、１１が設けられている。
【００３４】
成膜装置１、２、結晶化処理装置４、プラズマ処理装置３及びロードロック室６、７は、ウエハ搬送室５の六角形の各辺に、ゲートバルブＧを介して接続されている。各ゲートバルブＧを開放することにより、ウエハ搬送室５と連通され、各ゲートバルブＧを閉じることにより、ウエハ搬送室５から遮断される。また、ロードロック室６、７のウエハ搬入出室８に接続される部分にもゲートバルブＧが設けられている。ロードロック室６、７は、ゲートバルブＧを開放することによりウエハ搬入出室８に連通され、閉じることによりウエハ搬入出室８から遮断される。
【００３５】
ウエハ搬送室５内には、成膜装置１、２、結晶化処理装置４、プラズマ処理装置３及びロードロック室６、７に対して、ウエハＷの搬入出を行うウエハ搬送装置１２が設けられている。ウエハ搬送装置１２は、ウエハ搬送室５の略中央に配設されており、回転及び伸縮可能な回転・伸縮部１３の先端にウエハＷを保持する２つのブレード１４ａ、１４ｂを有している。ブレード１４ａ、１４ｂは、互いに反対方向を向くように回転・伸縮部１３に取り付けられている。なお、このウエハ搬送室５内は所定の真空度に保持されるようになっている。
【００３６】
なお、ウエハ搬入出室８の天井部には、ＨＥＰＡフィルタ（不図示）が設けられている。ＨＥＰＡフィルタを通過して有機物やパーティクル等が除去された清浄な空気が、ウエハ搬入出室８内にダウンフロー状態で供給される。そのため、大気圧の清浄空気雰囲気でウエハＷの搬入出が行われる。ウエハ搬入出室８のフープＦ取り付け用の３つのポート９、１０、１１には、各々シャッター（不図示）が設けられている。これらポート９、１０、１１にウエハＷを収容した又は空のフープが直接取り付けられ、取り付けられた際にシャッターが外れて外気の侵入を防止しつつウエハ搬入出室８と連通する構成になっている。また、ウエハ搬入出室８の側面には、アライメントチャンバー１５が設けられており、ウエハＷのアライメントが行われる。
【００３７】
ウエハ搬入出室８内には、フープＦへのウエハＷの搬入出及びロードロック室６、７へのウエハＷの搬入出を行うウエハ搬送装置１６が設けられている。ウエハ搬送装置１６は、２つの多関節アームを有しており、フープＦの配列方向に沿ってレール１８上を走行可能な構造となっている。ウエハＷの搬送は、先端のハンド１７上にウエハＷを載せて実施される。なお、図３では、一方のハンド１７がウエハ搬入出室８に存在し、他方のハンドはフープＦ内に挿入されている状態を示している。
【００３８】
基板処理システム２００の構成部（例えば成膜装置１、２、結晶化処理装置４、プラズマ処理装置３、ウエハ搬送装置１２、１６）は、コンピュータからなる制御部２０に接続され、制御される構成となっている。また、制御部２０には、オペレータがシステムを管理するためにコマンドの入力操作等を行うキーボードや、システムの稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース２１が接続されている。
【００３９】
制御部２０には、さらに、システムで実行される各種処理を制御部２０の制御にて実現するための制御プログラムや、処理条件に応じて各構成部に処理を実行させるためのプログラム（即ち処理レシピ）が格納された記憶部２２が接続されている。処理レシピは記憶部２２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクであっても良く、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであっても良い。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させる構成であっても良い。
【００４０】
基板処理システム２００での処理は、例えば、ユーザーインターフェース２１からの指示等にて任意の処理レシピを記憶部２２から呼び出して制御部２０に実行させることで実施される。なお、制御部２０は、各構成部を直接制御するようにしても良いし、各構成部に個別のコントローラを設け、それらを介して制御するようにしても良い。
【００４１】
本発明の実施の形態に係る基板処理システム２００においては、まず、前処理が行われたウエハＷを収容したフープＦがローディングされる。次いで、大気圧の清浄空気雰囲気に保持されたウエハ搬入出室８内のウエハ搬送装置１６により、フープＦからウエハＷを一枚取り出してアライメントチャンバー１５に搬入し、ウエハＷの位置合わせを行う。引き続き、ウエハＷをロードロック室６、７のいずれかに搬入し、ロードロック内を真空引きする。ウエハ搬送室５内のウエハ搬送装置１２により、ロードロック内のウエハを取り出し、ウエハＷを成膜装置１に装入して、工程１１０の成膜処理を行う。第１の高誘電率絶縁膜の成膜後、ウエハＷをウエハ搬送装置１２により取り出し、好ましくは工程１１５のプラズマ処理装置３に搬入して、第１の高誘電率絶縁膜のプラズマ処理を行う。その後、ウエハ搬送装置１２によりウエハＷを取り出し、結晶化処理装置４に挿入して、工程１２０の結晶化処理を施す。その後、ウエハ搬送装置１２によりウエハＷを取り出し、ウエハＷを成膜装置２に装入して、工程１３０の成膜処理を行う。工程１３０の成膜処理後、ウエハＷをウエハ搬送装置１２によりロードロック室６、７のいずれかに搬入し、その中を大気圧に戻す。ウエハ搬入出室８内のウエハ搬送装置１６によりロードロック室内のウエハＷを取り出し、フープＦのいずれかに収容される。以上のような動作を１ロットのウエハＷに対して行い、１セットの処理が終了する。
【００４２】
［成膜装置１、２の構成例］
次に、工程１１０及び工程１３０を実施するための、成膜装置１、２の構成について、図４を参照しながら説明する。図４は、本発明の実施の形態に係る成膜装置１（又は２）の構成例を示す概略図である。なお、成膜装置１（及び２）による第１（及び第２）の高誘電率絶縁膜の好ましい成膜方法として、ＡＬＤ又はＣＶＤにより成膜する場合の、成膜装置の例について、説明するが、図示しないＰＶＤにより成膜する構成であっても良い。
【００４３】
成膜装置１は、気密に構成された略円筒状のチャンバ３１を有しており、その中には被処理体であるウエハＷを水平に支持するためのサセプタ３２が配置されている。サセプタ３２の中央下部には、円筒状の支持部材３３が設けられ、サセプタ３２は支持部材３３により支持されている。サセプタ３２は、例えばＡｌＮのセラミックスから構成されている。
【００４４】
また、サセプタ３２には、ヒーター３５が埋め込まれており、このヒーター３５にはヒーター電源３６が接続されている。一方、サセプタ３２の上面近傍には熱電対３７が設けられ、熱電対３７の信号はコントローラ３８に伝送されるようになっている。そして、コントローラ３８は、熱電対３７の信号に応じてヒーター電源３６に指令を送信し、ヒーター３５の加熱を制御してウエハＷを所定の温度に制御するようになっている。
【００４５】
チャンバ３１の内壁、サセプタ３２及び支持部材３３の外周には、付着物が堆積することを防止するための石英ライナー３９が設けられている。石英ライナー３９とチャンバ３１の壁部との間には、パージガス（シールドガス）を流すようになっており、これにより壁部へ付着物が堆積することが防止されコンタミネーションが防止される。なお、石英ライナー３９はチャンバ３１内のメンテナンスが効率的に行われるように取り外しが可能な構成となっている。
【００４６】
チャンバ３１の天壁３１ａには、円形の孔３１ｂが形成されており、そこからチャンバ３１内へ突出するシャワーヘッド４０が嵌め込まれている。シャワーヘッド４０は、前述の成膜用の原料ガスをチャンバ３１内に吐出するためのものであり、その上部には原料ガスが導入される第１の導入路４１と、酸化剤が導入される第２の導入路４２とが接続されている。
【００４７】
シャワーヘッド４０の内部には上下２段に空間４３、４４が設けられている。上側の空間４３には第１の導入路４１が繋がっており、この空間４３から第１のガス吐出路４５がシャワーヘッド４０の底面まで延びている。下側の空間４４には、第２の導入路４２が繋がっており、この空間４４から第２のガス吐出路４６がシャワーヘッド４０の底面まで延びている。即ち、シャワーヘッド４０は、原料ガスと酸化剤とが混じることなく、空間４３、４４で均一に拡散して、それぞれ独立して吐出路４５及び４６から吐出するポストミックスタイプとなっている。
【００４８】
なお、サセプタ３２は図示しない昇降機構により昇降可能となっており、原料ガスに曝される空間を極小化するようにプロセスギャップが調整される。
【００４９】
チャンバ３１の底壁には、下方に向けて突出する排気室５１が設けられている。排気室５１の側面には排気管５２が接続されており、この排気管５２には排気装置５３が接続されている。排気装置５３を作動させることにより、チャンバ３１内を所定の真空度まで減圧することが可能となっている。
【００５０】
チャンバ３１の側壁には、ウエハ搬送室５との間でウエハＷの搬入出を行うための搬入出口５４と、この搬入出口５４を開閉するゲートバルブＧとが設けられている。
【００５１】
なお、第１（又は第２）の高誘電率絶縁膜をＣＶＤにより成膜する場合には、前述の原料ガスが第１の導入路４１、酸化剤が第２の導入路４２を通って同時にシャワーヘッド４０に供給される。ＡＬＤにより成膜する場合いは、前述の原料ガス及び酸化剤が、交互に供給される。原料ガスは、例えば原料容器から液体状の原料を圧送して、気化器で気化させて供給される。
【００５２】
このように構成された成膜装置においては、先ず、チャンバ３１内にウエハＷを搬入した後、その中を排気して所定の真空状態とし、ヒーター３５によりウエハＷを所定温度に加熱する。この状態で、ＣＶＤの場合は第１導入路４１及び第２導入路４２を介して原料ガスと酸化剤とを同時にシャワーヘッド４０を介してチャンバ３１内に導入する。ＡＬＤの場合には、これらを交互にチャンバ３１内に導入する。
【００５３】
これにより、加熱されたウエハＷ上で原料ガスと酸化剤とが反応し、ウエハＷ上に所定
の高誘電率絶縁膜が成膜される。
【００５４】
［プラズマ処理装置３の構成例］
次に、工程１１５を実施するための、プラズマ処理装置３について、図５を参照しながら説明する。図５は、本発明の実施の形態に係るプラズマ処理装置３の構成例を示す概略図である。
【００５５】
なお、ここでは、マイクロ波プラズマ装置の例であり、ＲＬＳＡ（Ｒａｄｉａｌ  Ｌｉｎｅ  Ｓｌｏｔ  Ａｎｔｅｎｎａ）マイクロ波プラズマ方式のマイクロ波プラズマ処理装置の例を示すが、本発明はこの点において限定されない。
【００５６】
プラズマ処理装置３は、略円筒状のチャンバ８１と、その中に設けられたサセプタ８２と、チャンバ８１の側壁に設けられた処理ガスを導入するガス導入部８３とを有する。また、プラズマ処理装置３には、チャンバ８１の上部の開口部に臨むように設けられ、多数のマイクロ波透過孔８４ａが形成された平面アンテナ８４と、マイクロを発生させるマイクロ波発生部８５と、マイクロ波発生部８５を平面アンテナ８４に導くマイクロ波伝送機構８６とが設けられる。
【００５７】
平面アンテナ８４の下方には、誘電体からなるマイクロ波透過板９１が設けられ、平面アンテナ８４の上にはシールド部材９２が設けられている。シールド部材９２は水冷構造となっている。なお、平面アンテナ８４の上面には誘電体からなる遅波材が設けられていても良い。
【００５８】
マイクロ波伝送機構８６は、マイクロ波発生部８５からマイクロ波を導く水平方向に伸びる導波管１０１と、平面アンテナ８４から上方に伸びる内導体１０３及び外導体１０４からなる同軸導波管１０２と、導波管１０１と同軸導波管１０２との間に設けられたモード変換機構１０５とを有する。なお、符号９３は排気管である。
【００５９】
また、サセプタ８２には、イオン引き込みのための高周波電源１０６が接続されていても良い。
【００６０】
プラズマ処理装置３は、マイクロ波発生部８５で発生したマイクロ波を、マイクロ波伝送機構８６を介して所定のモードで平面アンテナ８４に導き、平面アンテナ８４のマイクロ波透過孔８４ａ及びマイクロ波透過板９１を通ってチャンバ８１内に均一に供給する。供給されたマイクロ波により、ガス導入部８３から供給された処理ガスはプラズマ化され、プラズマ中の活性種（例えば、ラジカル）により、ウエハＷ上の第１の高誘電率絶縁膜はプラズマ処理される。なお、処理ガスとしては、Ｏ２ガス、Ｏ２ガス＋希ガス、希ガス、希ガス＋Ｎ２ガスを用いることができる。
【００６１】
［結晶化処理装置４の構成例］
次に、工程１２０を実施するための、結晶化処理装置４について、図６を参照しながら説明する。図６は、本発明の実施の形態に係る結晶化処理装置４の構成例を示す概略図である。
【００６２】
図６に示す結晶化処理装置４は、ランプ加熱を用いたＲＴＰ装置として構成され、第１の高誘電率絶縁膜に対してスパイクアニールを施すものである。結晶化処理装置４は、気密に構成された略円筒状のチャンバ１２１を有し、チャンバ１２１内にはウエハＷを回転可能に支持する支持部材１２２が回転可能に設けられている。支持部材１２２の回転軸１２３は下方に延び、チャンバ１２１外の回転駆動機構１２４により回転される。
【００６３】
チャンバ１２１の外周には、環状に排気経路１２５が設けられており、チャンバ１２１と排気経路１２５は排気孔１２６を介して繋がっている。そして、排気径路１２５の少なくとも１箇所に真空ポンプ等の排気機構（不図示）が接続され、チャンバ１２１内が排気
されるようになっている。
【００６４】
チャンバ１２１の天壁には、ガス導入管１２８が挿入されており、ガス導入管１２８にはガス供給管１２９が接続されている。即ち、ガス供給管１２９及びガス導入管１２８を介して、処理ガスがチャンバ１２１内に導入されるようになっている。処理ガスとしてはＡｒガス等の希ガスやＮ２ガスを好適に用いることができる。
【００６５】
チャンバ１２１の底部には、ランプ室１３０が設けられており、ランプ室１３０の上面は石英等の透明材料からなる透光板１３１が設けられている。ランプ室内には複数の加熱ランプ１３２が設けられており、ウエハＷを加熱することが可能となっている。なお、ランプ室１３０の底面と回転駆動機構１２４との間には、回転軸１２３を囲むようにベローズ１３３が設けられている。
【００６６】
結晶化処理装置４においては、先ず、チャンバ１２１内にウエハＷを搬入した後、その中を排気して所定の真空状態とする。その後、チャンバ１２１内に処理ガスを導入しつつ、回転駆動機構１２４により支持部材１２２を介してウエハＷを回転させるとともにランプ室１３０のランプ１３２によりウエハＷを急速に昇温し所定温度になった時点でランプ１３２をオフにして急速に降温する。これにより、短時間結晶化処理が可能となる。
【００６７】
なお、ウエハＷは必ずしも回転させなくてもよい。また、ランプ室１３０をウエハＷの上方に配置する構成であっても良い。この場合、ウエハＷの裏面側に冷却機構を設けて、より急速な降温を可能にする構成であっても良い。
【００６８】
［実施の形態］
次に、本発明の半導体の製造方法の効果を実証した実施の形態について説明する。
【００６９】
≪第１の実施の形態≫
まず、希フッ酸等によりシリコンウエハの表面を洗浄した。洗浄後のシリコンウエハを塩酸過水で洗浄することにより、ＳｉＯ２からなる界面層を形成した（工程１００）。形成後のシリコンウエハＷに対して、第１の高誘電率絶縁膜として、ＡＬＤにより２．５ｎｍのＨｆＯ２を成膜し（工程１１０）、７００℃のスパイクアニール処理を施した（工程１２０）。さらに、第２の高誘電率絶縁膜として３ｎｍのＴｉＯ２をＰＶＤにより成膜した（工程１３０）。その後、ＰＶＤによりゲート電極として１０ｎｍのＴｉＮを形成し（工程１４０）、１０分間、４００℃の低温熱処理を施すことにより、実施例１の半導体装置を製造した。
【００７０】
また、比較例として、工程１２０のスパイクアニールを施さない例、工程１３０の第２の高誘電率絶縁膜を成膜しない例、工程１３０後に高温熱処理を施した例を示す。なお、実施例及び比較例の詳細な製造条件を表１に示す。
【００７１】
【表１】
2013058559.tif 000003
表１に、実施例及び比較例で得られた半導体装置について、ＥＯＴ（ｎｍ）、リーク電流（Ａ／ｃｍ２）を示す。また、表１には、フラットバンド電圧（ＶＦＢ；Ｖ）も示している。
【００７２】
表１より実施例１で得られた半導体装置は、ＥＯＴが最も小さかった。一方、リーク電流に関しては、比較例１の方法は、実施例１の方法と比してリーク電流は小さかったが、ＥＯＴが１ｎｍ以上であった。即ち、実施例の方法は、ＥＯＴを低減しつつ、リーク電流を抑制できる（ＥＯＴとリーク電流の特性値を両立できる）ことがわかった。
【００７３】
図７に、高分解能ラザフォード後方散乱分析装置（ＨＲ−ＲＢＳ）による、実施例１（図７（ａ））及び比較例２（図７（ｂ））で得られた半導体装置の深さ方向に対する、各元素の濃度分布を示す。なお、横軸の軸方向は、シリコンウエハＷを下面として水平な面に静置した場合に、ＴｉＯ２膜の上面を０ｎｍとして、ＴｉＯ２膜の上面から鉛直方向下向きの方向である。
【００７４】
図７（ｂ）より、比較例の方法で得られた半導体装置は、第１の高誘電率絶縁膜（ＨｆＯ２膜）と第２の高誘電率絶縁膜（ＴｉＯ２膜）の界面において、ＨｆとＴｉが相互拡散していることがわかる。特に、Ｈｆは、ＴｉＯ２相の奥深くまで拡散し、このことがリーク電流の増加要因の１つになっている。ＨｆとＴｉの相互拡散の増加は、ＨｆＯ２膜及びＴｉＯ２膜の成膜の後に、高温（７００℃）での結晶化熱処理を施したため、結晶粒界が形成され、拡散係数が大きくなったと考えられる。
【００７５】
一方、図７（ａ）より、実施例の方法で得られた半導体装置は、比較例の方法で得られた半導体装置と比して、ＨｆとＴｉの相互拡散が抑制されていることがわかる。これは、ＨｆＯ２膜の成膜後に結晶化熱処理を施し、その後、ＴｉＯ２膜を成膜し、ＴｉＯ２膜の成膜後は、高温での熱処理を施さなかったからであると考えられる。
【００７６】
≪第２の実施の形態≫
次に、本発明の半導体装置の製造方法において、スパイクアニール（短時間熱処理、工程１２０）の効果を実証した実験について、図８を参照して説明する。
【００７７】
図８に、本発明に係る半導体装置の製造方法において、成膜後の膜のＸ線回折（ＸＲＤ）分析の結果を示す。
【００７８】
まず、希フッ酸等によりシリコンウエハの表面を洗浄した。洗浄後のシリコンウエハを塩酸過水で洗浄することにより、ＳｉＯ２からなる界面層を形成した（工程１００）。形成後のシリコンウエハＷに対して、第１の高誘電率絶縁膜として、ＡＬＤにより２．５ｎｍのＨｆＯ２を成膜し（工程１１０）、７００℃のスパイクアニール処理を施した（工程１２０）。さらに、ＰＶＤにより第２の高誘電率絶縁膜として３ｎｍのＴｉＯ２を成膜した（工程１３０）。このようにして得られた膜のＸＲＤ分析の結果について、図８では実線で示している。また、図８には比較例として、工程１２０において、９００℃で１０分間熱処理し、その後の処理を行わなかった膜のＸＲＤ分析の結果について、破線で示している。
【００７９】
図８より、比較例の方法で得られた膜は、熱処理により、安定相であるＭｏｎｏｃｌｉｎｉｃ相（比誘電率ε＝１６程度）由来のピークが観察された。一方、実施例の方法で得られた膜は、ＨｆＯ２膜の成膜後に短時間の結晶化熱処理（スパイクアニール）を施し、その後、ＴｉＯ２膜を成膜し、ＴｉＯ２膜の成膜後は、高温での熱処理を施さなかったため、準安定相であるＣｕｂｉｃ相（比誘電率ε＝２９程度）由来のピークが観察された。即ち、本発明の半導体装置の製造方法により、比誘電率が高いＨｆＯ２相（例えば、Ｃｕｂｉｃ相）を、効率よく析出することができたため、実施例で得られた膜の電気的特性が向上したと考えられる。
【００８０】
≪第３の実施の形態≫
次に、本発明の半導体装置の製造方法において、プラズマ処理する工程（工程１１５）の効果及び第２の高誘電率絶縁膜の膜厚を実証した実験について、説明する。
【００８１】
まず、希フッ酸等によりシリコンウエハの表面を洗浄した。洗浄後のシリコンウエハを塩酸過水で洗浄することにより、ＳｉＯ２からなる界面層を形成した（工程１００）。形成後のシリコンウエハＷに対して、第１の高誘電率絶縁膜として、ＡＬＤにより２．５ｎｍのＨｆＯ２を成膜し（工程１１０）、ＨｆＯ２膜にプラズマ処理を施した。この時、一部の例においては、プラズマ処理を施さなかった。その後、７００℃のスパイクアニール処理を施した（工程１２０）。さらに、第２の高誘電率絶縁膜として０〜５ｎｍのＴｉＯ２（０ｎｍとは、ＴｉＯ２を成膜しなかった場合を指す）をＰＶＤにより成膜した（工程１３０）。その後、ゲート電極として１０ｎｍのＴｉＮを形成し（工程１４０）、１０分間、４００℃の低温熱処理を施すことにより、半導体装置を製造した。
【００８２】
第３の実施の形態において、実施例及び比較例の詳細な製造条件を表２に示す。
【００８３】
【表２】
2013058559.tif 000004
表２に、実施例及び比較例で得られた半導体装置について、ＥＯＴ（ｎｍ）、リーク電流（Ａ／ｃｍ２）を示す。また、表２には、フラットバンド電圧（ＶＦＢ；Ｖ）も示している。
【００８４】
表２より、プラズマ処理を施すことにより、ＥＯＴの薄膜化及びリーク電流の抑制が達成されたことが確認された。これは、プラズマ処理することにより、ＨｆＯ２の成膜時において残存した微細構造を粉砕され、結晶化熱処理時において、高い比誘電率を有するＣｕｂｉｃ相やＴｅｔｒａｇｏｎａｌ相を析出しやすくなったからであると考えられる。
【００８５】
また、表２により、本実施の形態の実施範囲においては、ＥＯＴ及びリーク電流ともに、第２の高誘電率絶縁膜の膜厚依存性は小さく、５ｎｍ以下の第２の高誘電率絶縁膜を成膜（積層）することにより、ＥＯＴの薄膜化及びリーク電流の抑制が達成された
≪第４の実施の形態≫
次に、本発明の半導体装置の製造方法において、第２の高誘電率絶縁膜としてＷＯ３を成膜した場合について、説明する。
【００８６】
まず、希フッ酸等によりシリコンウエハの表面を洗浄した。洗浄後のシリコンウエハを塩酸過水で洗浄することにより、ＳｉＯ２からなる界面層を形成した（工程１００）。形成後のシリコンウエハＷに対して、第１の高誘電率絶縁膜として、ＡＬＤにより２．５ｎｍのＨｆＯ２を成膜し（工程１１０）た。その後、７００℃のスパイクアニール処理を施した（工程１２０）。さらに、第２の高誘電率絶縁膜として０．２〜５ｎｍのＷＯ３をＰＶＤにより成膜した（工程１３０）。その後、ゲート電極として１０ｎｍのＴｉＮを形成し（工程１４０）、１０分間、４００℃の低温熱処理を施すことにより、半導体装置を製造した。
【００８７】
第４の実施の形態において、実施例の詳細な製造条件を表３に示す。表３には、参考として、表１の実施例１及び比較例５の条件及び結果を示している。
【００８８】
【表３】
2013058559.tif 000005
表３に、実施例及び比較例で得られた半導体装置について、ＥＯＴ（ｎｍ）を示す。また、表３には、フラットバンド電圧（ＶＦＢ；Ｖ）も示している。
【００８９】
表３より、第２の高誘電率絶縁膜としてＷＯ３を成膜した場合、０．２ｎｍ〜０．５ｎｍ程度のＷＯ３を成膜することにより、ＥＯＴの薄膜化を達成することができた。
【００９０】
なお、本発明は、上記実施の形態に限定されることなく種々変形可能である。例えば、本発明のゲート絶縁膜の形成方法は、キャパシタの容量絶縁膜（キャパシタ容量膜）の形成方法にも適用することができる。また、上記実施の形態では、被処理体としてシリコンウエハ（シリコン基板）を用いたが、他の半導体基板であっても良い。
【符号の説明】
【００９１】
１、２  成膜装置
３      プラズマ処理装置
４      結晶化処理装置
６、７  ロードロック室
２０    制御部
２２    記憶部
２００  基板処理システム
Ｇ      ゲートバルブ
Ｗ      半導体ウエハ
【図１】
2013058559.tif 000006
【図２】
2013058559.tif 000007
【図３】
2013058559.tif 000008
【図４】
2013058559.tif 000009
【図５】
2013058559.tif 000010
【図６】
2013058559.tif 000011
【図７】
2013058559.tif 000012
【図８】
2013058559.tif 000013