(57)【要約】  【課題】  複数のチップ間または基板とチップとの間に期待される高精度アライメントを実現すること。  【解決手段】  複数のチップ間においてはんだバンプが溶融した場合に、複数のチップ同士の横方向の相対的な動きを規制する複数のスタッドの組合せが作成される。複数のチップ同士が複数のはんだバンプの溶融によって相対的に移動した場合であっても、相対的な動きが規制されて、複数のチップのそれぞれに設定された複数のはんだバンプ同士が所定の範囲内に整列するように、複数のチップ間に配置される複数のはんだバンプのピッチに従って配置されているところの任意のはんだバンプをリファレンスにした位置において、所定の幅を有する複数のスタッドの組合せが、複数のチップのそれぞれに作成される。【選択図】  図４
2013115135.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップ間あるいはチップと基板との間においてはんだバンプが溶融した場合に、複数のチップ同士、あるいはチップと基板の横方向の相対的な動きを規制する複数のスタッドの組合せを作成する方法であって、
複数のチップを用意するステップと、
複数のチップに配置される複数のはんだバンプについて、それらを配置させるピッチを設定して、複数のチップ同士が複数のはんだバンプの溶融によって相対的に移動した場合であっても、相対的な動きが規制されて、複数のチップのそれぞれに設定された複数のはんだバンプ同士が所定の範囲内に整列するように、それらを配置させるピッチに従って配置されているところの特定のはんだバンプをリファレンスにした位置において、所定の幅を有する複数のスタッドの組合せを、複数のチップのそれぞれに作成するステップとを有する、
方法。
【請求項２】
複数のスタッドの組合せが、金（Ａｕ）から成るスタッドバンプまたは銅（Ｃｕ）から成るスタッドバンプである、請求項１に記載の方法。
【請求項３】
複数のスタッドの組合せが、はんだバンプの溶融後に作成される、請求項２に記載の方法。
【請求項４】
複数のスタッドの組合せが、はんだバンプである、請求項１に記載の方法。
【請求項５】
複数のスタッドの組合せが、はんだバンプの溶融後において、溶融されたはんだがインジェクションで塗布される、請求項４に記載の方法。
【請求項６】
複数のスタッドの組合せが、金（Ａｕ）または銅（Ｃｕ）から成る、ポールまたはウォールである、請求項１に記載の方法。
【請求項７】
複数のスタッドの組合せが、インクジェットプリンタによるナノペーストの塗布によって形成される、請求項６に記載の方法。
【請求項８】
複数のチップ間あるいはチップと基板との間においてはんだバンプが溶融した場合に、複数のチップ同士、あるいはチップと基板の横方向の相対的な動きを規制する、複数のスタッドの組合せであって、
複数のチップ同士が複数のはんだバンプの溶融によって相対的に移動した場合であっても、相対的な動きが規制されて、複数のチップのそれぞれに設定された複数のはんだバンプ同士が所定の範囲内に整列するように、複数のチップ間に配置される複数のはんだバンプのピッチに従って配置されているところの任意のはんだバンプをリファレンスにした位置において、所定の幅を有する複数のスタッドの組合せが、複数のチップのそれぞれに作成されている、
複数のスタッドの組合せ。
【請求項９】
請求項８に記載の複数のスタッドの組合せが作成されているところの、複数のチップについて、１段階目の積層として、これら複数のチップ同士を整列させる方法であって、
チップまたは基板の上に、複数のはんだバンプを配置するステップと、
複数のはんだバンプの上に、チップを搭載するステップと、
チップをリフローして、はんだバンプを溶融させるステップと、
はんだバンプを冷却させて固化させるステップとを有する、
方法。
【請求項１０】
請求項９に記載の方法について、さらに、
チップを（２段階目の積層として）整列させる方法であって、
１段階目で積層されたチップの上に、さらに、
複数のはんだバンプを配置するステップと、
複数のはんだバンプの上に、チップを搭載するステップと、
チップをリフローして、はんだバンプを溶融させるステップと、
はんだバンプを冷却させて固化させるステップとを有する、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、層間の電気的機械的接合に関する。より具体的には、複数のチップを２次元実装または３次元実装するにあたってのチップ間または基板とチップとの間に期待される高精度アライメントに関する。
【背景技術】
【０００２】
フリップチップボンディングは、チップ上にはんだバンプなどの接合用の溶融金属を介在させて、その面をパッケージ基板に合わせて接続するという、面実装タイプのボンディング方法である。
【０００３】
チップの全面を接合に使えるというメリットがあるため、端子数が多くかつチップ面積が小さい集積回路において、よく利用されている。
【０００４】
しかし、リワークが困難であるために、高い実装品質が求められる。
【０００５】
フリップチップでは、チップ上に多数のはんだバンプが配置されるために、はんだバンプ間のピッチが非常に狭くなるファインピッチ化が進んでおり、高い実装品質を確保することが難しくなってきている。
【０００６】
図１は、フリップチップボンディングのプロセスフローにおいて、実装品質に影響してしまう外的要因を、２次元実装を例にして説明する図である。
【０００７】
図１の（Ａ）で示すように、チップ（基板）の上にフラックスが適用され、その上に（ここでは２つの）はんだバンプが配置され、それらのはんだバンプの上にチップ、チップの上には部品、というように搭載した状態（未だ接合は完了していない状態）を示している。
【０００８】
フラックスは、はんだバンプを基板上の金属パッド等とはんだ付けするために、酸化膜などを除去するためのものである。
【０００９】
この例のようなフラックス上のはんだバンプ（等の部品）は、フリップチップボンディングの場合、はんだ付けが完了するまでの間、フラックスの接着剤的な働きに期待して、フラックスの粘性（粘着力）のみで保持される。
【００１０】
しかし、はんだを溶融させるべく加温するに伴い、フラックスの粘度は（通常）低くなり、はんだバンプ（等の部品）を保持する力が弱まってしまう。
【００１１】
図１の（Ｂ）で示すように、フリップチップボンディングのために、フリップチップを基板上に搭載（マウント）する。
【００１２】
しかし、図１の（Ｃ２）で示すように、目標とする成功例には至らずに、図１の（Ｃ１）で示すような搭載ズレのある失敗例に至ってしまうことがある。
【００１３】
そもそもフリップチップボンディングにおいては、図１の（Ｄ１）で説明するように、チップを多段に搭載した状態を維持する必要性から、通常は、一定の圧力を加えておく必要がある。
【００１４】
さらには、一定の圧力が加えられていることだけでなく、図１の（Ｄ２）で説明するように、振動や循環風（例えば、溶融したはんだチップの冷却等のため）など様々な外的要因によって、搭載ズレの失敗に至ることもある。
【００１５】
図１の（Ｅ）に示すように、最終的な搭載ズレは、はんだバンプと基板上の金属パッドとの機械的接合および電気的接合について、接続不良を生じる。
【００１６】
図２は、フリップチップボンディングのプロセスフローにおいて、実装品質に影響してしまう外的要因を、３次元実装を例にして説明する図である。
【００１７】
図１の２次元実装に比較して、図２の３次元実装では、３枚のチップが積層されているため、３枚のうちの中間のチップが搭載ズレを起こしてしまうと、接続不良が、上側のチップと、下側のチップとの両方に及んでしまうことになり、より一層、高い実装品質を確保することが難しくなる。
【００１８】
図３は、ピックアンドプレースのプロセスフローにおいて、実装品質に影響してしまう外的要因を、３次元実装における２段階の積層を例にして説明する図である。
【００１９】
１段階目の積層において搭載ズレを起こさないことにに成功したとしても、後のプロセスである２段階目の積層において、成功している１段階目の積層の搭載ズレを起こしてしまうことがあることを、説明している。
【００２０】
特許文献１は、優先溶融はんだの表面張力を利用した復元力の作用により、接合のセルフアライメント（位置決め）を利用する技術を開示している。しかし、表面張力に期待できるセルフアライメントの精度には限界がある。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００６−１２８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
本発明の目的は、複数のチップ間または基板とチップとの間に期待される高精度アライメントを実現することにある。
【課題を解決するための手段】
【００２３】
複数のチップ間においてはんだバンプが溶融した場合に、複数のチップ同士の横方向の相対的な動きを規制する複数のスタッドの組合せを作成する。
【００２４】
複数のチップを用意して、複数のチップに配置される複数のはんだバンプについて、それらを配置させるピッチを設定する。
【００２５】
複数のチップ同士が複数のはんだバンプの溶融によって相対的に移動した場合であっても、相対的な動きが規制されて、複数のチップのそれぞれに設定された複数のはんだバンプ同士が所定の範囲内に整列するように、それらを配置させるピッチに従って配置されているところの特定のはんだバンプをリファレンスにした位置において、所定の幅を有する複数のスタッドの組合せを、複数のチップのそれぞれに作成する。
【発明の効果】
【００２６】
複数のチップ間または基板とチップとの間に期待される高精度アライメントが実現する。
【図面の簡単な説明】
【００２７】
【図１】図１は、フリップチップボンディングのプロセスフローにおいて、実装品質に影響してしまう外的要因を、２次元実装を例にして説明する図である。
【図２】図２は、フリップチップボンディングのプロセスフローにおいて、実装品質に影響してしまう外的要因を、３次元実装を例にして説明する図である。
【図３】図３は、ピックアンドプレースのプロセスフローにおいて、実装品質に影響してしまう外的要因を、３次元実装における２段階の積層を例にして説明する図である。
【図４】図４は、高精度アライメントに利用するスタッドの組合せを利用した、本発明のフリップチップボンディングのプロセスフロー（２次元実装／３次元実装の場合）を説明する図である。
【図５】図５は、高精度アライメントに利用するスタッドの組合せを利用した、本発明のフリップチップボンディングのプロセスフロー（３次元実装の場合）を説明する図である。
【図６】図６は、複数のスタッドの組合せの応用例（平面を利用した発展態様）を示す平面図である。
【図７】図７は、複数のスタッドの組合せについてのバリエーションを示す図である。
【発明を実施するための形態】
【００２８】
図４は、高精度アライメントに利用するスタッドの組合せを利用した、本発明のフリップチップボンディングのプロセスフロー（２次元実装／３次元実装の場合）を説明する図である。
【００２９】
本発明は、複数のチップ間、あるいはチップと基板間において、はんだバンプが溶融した場合に、複数のチップ同士、あるいはチップと基板の（紙面から見た）横方向の相対的な動きを規制する複数のスタッドの組合せを作成しておくことに特徴がある。
【００３０】
複数のチップ（この図４では、チップと有機／セラミック基板）の上にフリップチップ（シリコンダイ）を用意する。プロセスフローとして、１．チップがチップ搭載機（マウンタ）で整列される。
【００３１】
このような整列（アライメント）は、複数のスタッドの組合せに与えられているクリアランスを利用して高精度に行う必要がある。ただし、一旦、搭載が完了すると、複数のスタッドの組合せには、相対的な動きを規制する作用がある。
【００３２】
次に、２．チップがリフローされる。複数のはんだバンプを溶融させるためである。複数のはんだバンプを溶融させると、チップと基板同士が表面張力の作用に従って横方向に相対的に移動する。
【００３３】
しかし、このような相対的な移動が生じたところで、複数のスタッドの組合せによって、相対的な動きが規制される作用がある。
【００３４】
溶融していたはんだバンプが（冷却によって）固化すると、３．層間結合が完了する。すなわち、層間の電気的機械的結合が完了する。
【００３５】
しかし、複数のスタッドの組合せで期待できるところの、複数のチップのそれぞれに設定された複数のはんだバンプ同士の整列は、複数のスタッドの組合せに（設計上）与えられているクリアランスに依存することにはなるが、所定の範囲内に整列できる。
【００３６】
設計において、複数のはんだバンプを配置するピッチを設定して、配置されているところの特定の（もちろん、ピッチに従っているのであれば、任意のものでもよい）はんだバンプをリファレンスにして、複数のスタッドの組合せの位置を決めればよい。
【００３７】
「リファレンスにして」位置を決めれば、設計上または作成上において同一の基準位置を利用することができ、設計誤差、作成公差等の累積を抑えることができる。
【００３８】
通常は、複数のスタッドの組合せの一方についての中心位置を定め、その中心位置において所定の幅（Ｗ）を設定することになろう。もっとも、複数のスタッドは、組合せとしてこそ相対的な動きを規制する作用を発揮できるものであるため、図７において「Ｗ（幅）」と記載されている箇所が、複数のスタッド同士の接触によって、ほぼ互いの相対的な動きを作用する箇所となることであろう。
【００３９】
図５は、高精度アライメントに利用するスタッドの組合せを利用した、本発明のフリップチップボンディングのプロセスフロー（３次元実装の場合）を説明する図である。
【００４０】
図４で説明した内容で、１段階目の積層が完了すれば、２段階目の積層も同様に進めることができ、図２で説明したような接続不良を生じにくくすることができる。
【００４１】
図６は、複数のスタッドの組合せの応用例（平面を利用した発展態様）を示す平面図である。
【００４２】
ここでは、１枚のチップ側のみの平面内において、複数のはんだバンプがアレイ状に配置されていることを模式的に示している。
【００４３】
複数のスタッドの組合せは、下側のチップと上側のチップとにそれぞれ分かれて作成されるものであるが、ここでは、下側のチップと、下側のチップに作成される複数のスタッドの組合せの一方と、上側のチップに作成される複数のスタッドの組合せの他方のみ、を示している。
【００４４】
この平面図のように複数のはんだバンプが平面に分布していても、はんだバンプを配置させるピッチに従って、配置されているところの特定の（または任意の）はんだバンプをリファレンスにした位置において、所定の幅を有する複数のスタッドの組合せを、複数のチップのそれぞれに作成すればよい。
【００４５】
図７は、複数のスタッドの組合せについてのバリエーションを示す図である。
【００４６】
図７の（Ａ）のように、複数のスタッドの組合せが、金（Ａｕ）から成るスタッドバンプまたは銅（Ｃｕ）から成るスタッドバンプであってもよい。
【００４７】
その場合、複数のスタッドの組合せが、はんだバンプの溶融後に作成されればよい。
【００４８】
図７の（Ｂ）のように、複数のスタッドの組合せは、はんだバンプであってもよい。
【００４９】
その場合、複数のスタッドの組合せが、はんだバンプの溶融後において、溶融されたはんだがインジェクションで塗布されるものであってもよい。
【００５０】
図７の（Ｃ）のように、複数のスタッドの組合せが、金（Ａｕ）または銅（Ｃｕ）から成る、ポールまたはウォールであってもよい。
【００５１】
その場合、複数のスタッドの組合せが、インクジェットプリンタによるナノペーストの塗布によって形成されればよい。
【００５２】
かかるナノジェットプリンティングの技術を応用すれば、±１μｍ以下の精度でもって、高さ（ｈ）方向に均一な幅が続くスタッドを、実現できる。複数のスタッドの組合せ同士が接触する横方向位置が、高さ（ｈ）方向のどの箇所においても一定になるという点では、図７の（Ａ）や図７の（Ｂ）よりは有利である。
【００５３】
この他にも、この発明の属する技術の分野における通常の知識を有する者であるならば、図７の（Ａ）（Ｂ）（Ｃ）に記載されている各スタッドを、任意に組合せて利用することもできるであろう。
【図１】
2013115135.tif 000003
【図２】
2013115135.tif 000004
【図３】
2013115135.tif 000005
【図４】
2013115135.tif 000006
【図５】
2013115135.tif 000007
【図６】
2013115135.tif 000008
【図７】
2013115135.tif 000009