(57)【要約】 【課題】製造歩留まりを改善する液晶表示装置を提供する。【解決手段】ブロック電極３０Ａ、３０Ｂ、３０Ｃと、ブロック電極３０Ａ、３０Ｂ、３０Ｃ上に格子状に配置されたセンサ電極４０と、スリット６０Ｓを備えブロック電極３０Ａ、３０Ｂ、３０Ｃと対向してマトリクス状に配置された複数の第１電極６０と、を備えたアレイ基板１１０と、アレイ基板１１０と対向して配置された対向基板１２０と、アレイ基板１１０と対向基板１２０との間に保持された液晶層７０と、を備え、センサ電極４０の端は、ブロック電極３０Ａ、３０Ｂ、３０Ｃの端よりも内側に配置されている液晶表示装置。【選択図】図１
2013205625.tif 000002
【特許請求の範囲】
【請求項１】
ブロック電極と、前記ブロック電極上に格子状に配置されたセンサ電極と、スリットを備え前記ブロック電極と対向してマトリクス状に配置された複数の第１電極と、を備えたアレイ基板と、
前記アレイ基板と対向して配置された対向基板と、
前記アレイ基板と前記対向基板との間に保持された液晶層と、を備え、
前記センサ電極の端は、前記ブロック電極の端よりも内側に配置されている液晶表示装置。
【請求項２】
前記センサ電極は、第１方向に延びて配置された複数の第１センサと、前記第１方向と交差する第２方向に延びて配置された複数の第２センサと、を備え、
前記第１センサの前記第１方向における端は、前記ブロック電極の前記第２方向に延びた端よりも内側に配置されている請求項１記載の液晶表示装置。
【請求項３】
前記センサ電極は、第１方向に延びて配置された複数の第１センサと、前記第１方向と交差する第２方向に延びて配置された複数の第２センサと、を備え、
前記第２センサは、前記ブロック電極の端に沿って並んで配置した前記画素電極よりも内側に配置されている請求項１又は請求項２記載の液晶表示装置。
【請求項４】
前記アレイ基板は、前記第１方向に延びた信号線と、前記第２方向に延びた走査線と、前記信号線と前記走査線とが交差する位置近傍に配置され前記信号線と前記画素電極との電気的接続を切替えるスイッチング素子と、を備え、
前記ブロック電極は、前記画素電極と前記スイッチング素子とがコンタクトするための開口を備え、
前記第１センサおよび前記第２センサは、前記開口の端と所定の距離を置いて前記ブロック電極上に配置されている請求項１乃至請求項３のいずれか１項記載の液晶表示装置。
【請求項５】
前記センサ電極は、アルミニウムとモリブデンとにより形成された多層配線である請求項１乃至請求項４のいずれか１項記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極と共通電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。
【０００３】
液晶表示装置は、一対の基板の基板面と略直交する方向の縦電界を液晶層に印加して液晶の配向状態を制御する方式と、一対の基板の基板面と略平行な方向の横電界（フリンジ電界も含む）を液晶層に印加して液晶の配向状態を制御する方式とが知られている。
【０００４】
横電界を利用した液晶表示装置は、広視野角化の観点から特に注目されている。In-Plane Switching（ＩＰＳ）モードや、Fringe Field Switching（ＦＦＳ）モードなどの横電界方式の液晶表示装置は、アレイ基板に形成された画素電極と共通電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングするように構成されている。
【０００５】
また、表示部にユーザの指やペン先が接触したことを検出する接触センサを有する液晶表示装置が提案されている。接触センサは液晶表示装置の表示部にさらにセンサ電極を有するセンサ基板を重ねて形成される場合や、液晶表示装置の一対の基板の一方にセンサ電極が一体に形成される場合がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２３１７７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、電極パターン端と、その電極上に配置された配線端部とが丁度重なる部分では、パターンの重ね合せがズレた際に、配線端部において底部が除去されるアンダーカットが生じ易くなる。そのため、その後の工程で配線上に絶縁膜を成膜すると、配線端部のアンダーカットによりレジストのカバレジ性が悪くなり絶縁膜の空洞化が生じる。更にその後工程で絶縁膜上に導電層を形成すると、絶縁膜の空洞部を介して導電層と配線とが接触してショート不良を引き起こす場合があり、製造歩留まりが低下することがあった。
【０００８】
本発明の実施形態によれば、製造歩留まりを改善する液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態によれば、ブロック電極と、前記ブロック電極上に格子状に配置されたセンサ電極と、スリットを備え前記ブロック電極と対向してマトリクス状に配置された複数の第１電極と、を備えたアレイ基板と、前記アレイ基板と対向して配置された対向基板と、前記アレイ基板と前記対向基板との間に保持された液晶層と、を備え、前記センサ電極の端は、前記ブロック電極の端よりも内側に配置されている液晶表示装置が提供される。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施形態の液晶表示装置の一例を概略的に示す図である。
【図２】図２は、図１に示す液晶表示パネルの線ＩＩ−ＩＩにおける断面の一例を示す図である。
【図３】図３は、実施形態の液晶表示装置の表示領域の一構成例を概略的に示す図である。
【図４】図４は、実施形態の液晶表示装置の共通電極の一構成例を概略的に示す図である。
【図５】図５は、実施形態の液晶表示装置のセンサ電極の一構成例を概略的に示す図である。
【図６】図６は、比較例の液晶表示装置の製造工程の一例について説明するための図である。
【発明を実施するための形態】
【００１１】
以下、実施形態の液晶表示装置について、図面を参照して説明する。  
図１は、本実施形態の液晶表示装置の一例を概略的に示す図である。液晶表示装置は、液晶表示パネルとバックライトユニット１３０とを有している。
【００１２】
液晶表示パネルは、アレイ基板１１０とアレイ基板１１０と所定の間隙をおいて対向配置された対向基板１２０と、アレイ基板１１０と対向基板１２０との間に挟持された液晶層７０と、マトリクス状に配置された表示画素ＰＸを含む表示領域２５と、を備える。
【００１３】
バックライトユニット１３０は、例えば光源としてＬＥＤ（light-emitting diode）を有し、液晶表示パネルを背面側から照明する。
【００１４】
アレイ基板１１０は、ガラス等の透明絶縁性基板１０（図２に示す）と、複数の走査線１１と、複数の走査線１１と交差する複数の信号線１２と、走査線１１と信号線１２とが交差する位置近傍に配置されたスイッチング素子１４と、絶縁膜Ｌ１、５０（図２に示す）と、平坦化膜２０（図２に示す）と、表示画素ＰＸのそれぞれに配置された画素電極６０と、複数の画素電極６０と対向する共通電極３０と、共通電極３０上に配置されたセンサ電極４０（図２に示す）と、図示しない配向膜と、表示領域２５を囲む額縁領域に配置された駆動回路と、を備える。
【００１５】
走査線１１は、表示領域２５においてマトリクス状に配置された表示画素ＰＸの行（第２方向）に沿って延びている。信号線１２は、表示領域２５においてマトリクス状に配置された表示画素ＰＸの列（第１方向）に沿って延びている。
【００１６】
駆動回路は、複数の走査線１１を駆動する走査線駆動回路ＹＤと、複数の信号線１２を駆動する信号線駆動回路ＸＤと、を備えている。走査線駆動回路ＹＤは、走査線１１が延びる方向における表示領域２５の両脇に配置され、走査線駆動回路ＹＤには表示領域２５から延びる複数の走査線１１が電気的に接続されている。信号線駆動回路ＸＤには表示領域２５から延びる複数の信号線１２が電気的に接続されている。
【００１７】
アレイ基板１１０の端部には図示しないフレキシブル基板が接続され、走査線駆動回路ＹＤおよび信号線駆動回路ＸＤには、フレキシブル基板を介して図示しない信号源から制御信号および映像信号が供給される。
【００１８】
図２は、図１に示す液晶表示パネルの線ＩＩ−ＩＩにおける断面の一例を示す図である。本実施形態の液晶表示装置は、横電界を利用して液晶層の配向状態を制御するＦＦＳモードの液晶表示装置である。
【００１９】
スイッチング素子１４は、走査線１１と信号線１２とが交差する位置近傍に配置されている。スイッチング素子１４は、透明絶縁性基板１０上に配置された図示しないアンダーコート層上に配置され、アモルファスシリコンあるいはポリシリコンの半導体層ＳＣと、ゲート電極１４ｂと、ソース電極１４ａと、ドレイン電極１４ｃと、を含む薄膜トランジスタを備えている。
【００２０】
スイッチング素子１４の半導体層ＳＣの上層にはゲート絶縁膜が配置され、ゲート絶縁膜上にスイッチング素子１４のゲート電極１４ｂが配置されている。スイッチング素子１４のソース電極１４ａとドレイン電極１４ｃとは絶縁膜Ｌ１に設けられたコンタクトホールにおいて半導体層ＳＣと接続されている。
【００２１】
スイッチング素子１４のゲート電極１４ｂは、対応する走査線１１と電気的に接続されている（あるいは一体に形成されている）。スイッチング素子１４のソース電極１４ａは、対応する信号線１２と電気的に接続されている（あるいは一体に形成されている）。スイッチング素子のドレイン電極１４ｃは、後述するコンタクトホール２１、５１において対応する画素電極６０と電気的に接続されている。
【００２２】
走査線駆動回路ＹＤにより走査線１１が駆動されてスイッチング素子１４のゲート電極１４ｂに電圧が印加されると、ソース電極１４ａとドレイン電極１４ｃとが導通し、スイッチング素子１４がオン状態となる。スイッチング素子１４がオン状態である期間に、信号線１２からスイッチング素子１４を介して画素電極６０へ映像信号が供給される。
【００２３】
スイッチング素子１４上には平坦化膜２０が配置されている。本実施形態では、平坦化膜２０は透明有機絶縁膜であって、平坦化膜２０の膜厚は略３μｍである。平坦化膜２０は、コンタクトホール２１を除いて表示領域２５の全体に渡って配置されている。スイッチング素子１４のドレイン電極１４ｃ上の平坦化膜２０には、後述する画素電極６０と電気的接続を取るためのコンタクトホール２１が設けられている。
【００２４】
共通電極３０は、平坦化膜２０上に配置されている。共通電極３０は例えばＩＴＯ（indium tin oxide）やＩＺＯ（indium zinc oxide）等の透明電極材料により形成された酸化物導電膜である。表示領域２５の端部に配置された共通電極３０は額縁領域へ延びて配置され、例えば外部の信号源からフレキシブル基板を介して共通電圧が印加されている。
【００２５】
共通電極３０は後述のセンサ電極４０との重ね合せ精度を考慮した同じパターンも盛り込み形成する。すなわち、共通電極３０は複数の画素電極６０と対向するようにマトリクス状に配置されている。共通電極３０は、１絵素に配置された３つの画素電極６０と対向するように配置されてもよい。
【００２６】
コンタクトホール２１には共通電極３０と同じ材料で形成された接続電極３１が配置されている。スイッチング素子１４のドレイン電極１４ｃと接続電極３１とはコンタクトホール２１において電気的に接続している。
【００２７】
センサ電極４０は、共通電極３０上に配置されて共通電極３０と電気的に接続されている。センサ電極４０は、例えばアルミニウムとモリブデンとにより形成された多層電極である。
【００２８】
センサ電極４０上には絶縁膜５０が配置されている。絶縁膜５０は、画素電極６０と接続電極３１とを電気的に接続するためのコンタクトホール５１を備えている。
【００２９】
絶縁膜５０上には画素電極６０が配置され、コンタクトホール５１において接続電極３１と電気的に接続している。画素電極６０は、例えばＩＴＯやＩＺＯ等の透明電極材料により形成されている。画素電極６０の上層には図示しない配向膜が配置されている。
【００３０】
対向基板１２０は、ガラス等の透明絶縁性基板２８と、透明樹脂平坦化膜２９と、複数の着色層と、図示しない配向膜とを備えている。配向膜は対向基板１２０の液晶層７０と接触する表面に塗布されている。
【００３１】
複数の着色層は、有機絶縁膜である例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のうちのいずれかのレジストによって着色された第１着色層２４ａ、第２着色層２４ｂ、第３着色層２４ｃと、黒色の第４着色層２７ａ、第５着色層２７ｂと、を備えている。
【００３２】
第１着色層２４ａは第１色画素ＰＸ１に配置され、第２着色層２４ｂは第２色画素ＰＸ２に配置され、第３着色層２４ｃは第３色画素ＰＸ３に配置されている。第４着色層２７ａは表示領域２５を囲むように配置され、額縁領域における光抜けを防止する遮光層である。第５着色層２７ｂは、アレイ基板１１０の走査線１１および信号線１２と対向する位置に格子状に配置され、表示画素ＰＸ間における光抜けを防止する遮光層である。
【００３３】
アレイ基板１１０と対向基板１２０とは、互いの配向膜が対向するように配置されシール剤２６により固定される。アレイ基板１１０と対向基板１２０との間には、柱状スペーサ２２が配置されている。柱状スペーサ２２によりアレイ基板１１０と対向基板１２０との距離は一定に保持される。本実施形態では、柱状スペーサ２２の高さは２μｍ以上６μｍ以下で任意に制御している。
【００３４】
液晶層７０は、アレイ基板１１０、対向基板１２０、およびシール剤２６により囲まれた領域に配置されている。
【００３５】
アレイ基板１１０および対向基板１２０の液晶層７０側と反対に位置する面には図示しない偏光板が夫々配設されている。
【００３６】
図３は、アレイ基板１１０の表示領域２５の構成の一例を示す図である。なお、図３では、画素電極６０とセンサ電極４０とを一部省略して共通電極３０の形状を示している。  
カラー表示タイプの液晶表示装置である場合、複数の表示画素ＰＸは複数種類の色画素ＰＸ１、ＰＸ２、ＰＸ３を含んでいる。本実施形態では、複数の表示画素ＰＸは、例えば、赤色を表示する赤色表示画素と、緑色を表示する緑色表示画素と、青色を表示する青色表示画素と、含む場合、赤色表示画素と緑色表示画素と青色表示画素との３種類の色画素により、１絵素が構成される。
【００３７】
表示領域２５には第１色画素ＰＸ１と、第２色画素ＰＸ２と、第３色画素ＰＸ３とが走査線１１の延びる方向に周期的に並んで配置され、例えば信号線１２が延びる方向に同種類の色画素が並んで配置されている。
【００３８】
センサ電極４０は格子状であって、信号線１２と略平行に延びたセンサ用第１電極である第１センサ４１と、走査線１１と略平行に延びたセンサ用第２電極である第２センサ４２とを備えている。
【００３９】
第１センサ４１は、本実施形態では１絵素を構成する第１色画素ＰＸ１と第２色画素ＰＸ２と第３色画素ＰＸ３との、所定の２つの色画素間において、信号線１２の上層に配置されている。例えば、本実施形態では、第１色画素ＰＸ１と第２色画素ＰＸ２との間と、第２色画素ＰＸ２と第３色画素ＰＸ３との間に第１センサ４１が配置されている。
【００４０】
第２センサ４２は、後述する画素電極６０の下層に配置され、行方向に隣り合う第１センサ４１を電気的に接続している。第２センサ４２は、複数の表示画素ＰＸの行それぞれに配置され、走査線１１が延びる方向に延びて配置されている。従って第２色画素ＰＸ２はセンサ電極４０に囲まれている。
【００４１】
センサ電極４０は額縁領域へ延びて配置され、例えば外部に設けられた図示しない感知回路と電気的に接続されている。本実施形態の液晶表示装置で接触位置を検出する場合、感知回路はセンサ電極４０へ所定波形の信号を供給する。ユーザの指先やペン先とセンサ電極４０と距離に応じて、指先等とセンサ電極４０との間に生じる容量の大きさが変化する。感知回路は、指先等とセンサ電極４０との間の容量の変化によるセンサ電極４０の電位の変化を、センサ電極４０から出力された信号の出力波形から検出して、ユーザの指先やペン先等が接触した位置に対応するセンサ電極４０の座標位置を検出する。
【００４２】
画素電極６０は、互いに略平行に延びたスリット６０Ｓを備えている。本実施形態では、複数のスリット６０Ｓは信号線１２が延びる方向と略平行に延びている。
【００４３】
画素電極６０と共通電極３０との間に生じる電界により液晶層７０の配向状態が制御される。画素電極６０にスリット６０Ｓを設けることにより、表示画素ＰＸの中央部分においても画素電極６０と共通電極３０との間に電界が生じて、液晶層７０の配向状態を制御することが可能となる。
【００４４】
図４は、実施形態の液晶表示装置の共通電極３０の一構成例を概略的に示す図である。  
共通電極３０は、複数のブロック電極を有している。複数のブロック電極は略矩形状であって、例えば表示領域２５外に引き出されて、あるいは、表示領域２５内において互いに電気的に接続されている。図４には、第１ブロック電極３０Ａ、第２ブロック電極３０Ｂ、および第３ブロック電極３０Ｃを示している。各ブロック電極は、複数の絵素に配置された画素電極６０と対向するように配置され、画素電極６０とスイッチング素子１４とがコンタクトするための開口３２を有している。
【００４５】
第１ブロック電極３０Ａと第２ブロック電極３０Ｂとは、表示画素ＰＸが配列する列方向に並んで配置されている。すなわち、第１ブロック電極３０Ａと第２ブロック電極３０Ｂとの列方向に延びた端は行方向において同じ位置に配置されている。
【００４６】
第３ブロック電極３０Ｃは、行方向において、第１ブロック電極３０Ａおよび第２ブロック電極３０Ｂに隣り合って配置されている。第１ブロック電極３０Ａおよび第２ブロック電極３０Ｂの行方向に延びた端と第３ブロック電極３０Ｃの行方向に延びた端とは、列方向において異なる位置に配置される。
【００４７】
図５は、実施形態の液晶表示装置の共通電極３０およびセンサ電極４０の一構成例を概略的に示す図である。
【００４８】
第１センサ４１および第２センサ４２は、各ブロック電極３０Ａ、３０Ｂ、３０Ｃ上において格子状に配置されている。本実施形態では、センサ電極４０は、ブロック電極３０Ａ、３０Ｂ、３０Ｃの端近傍に配置されず、ブロック電極３０Ａ、３０Ｂ、３０Ｃの端から所定の距離を置いて配置されている。
【００４９】
より具体的には、第１センサ４１および第２センサ４２は、ブロック電極３０Ａ、３０Ｂ、３０Ｃの列方向に延びた端に沿って列方向に並んで配置された画素電極６０よりも内側の領域に配置されている。さらに、第２センサ４２は、ブロック電極３０Ａ、３０Ｂ、３０Ｃの行方向の延びた端に沿って行方向に並んで配置された画素電極６０よりも内側の領域に配置されている。
【００５０】
第１センサ４１の列方向における端は、ブロック電極３０Ａ、３０Ｂ、３０Ｃの行方向に延びた端よりもブロック電極３０Ａ、３０Ｂ、３０Ｃの内側に配置されている。換言すると、第１センサ４１の列方向における端は、ブロック電極３０Ａ、３０Ｂ、３０Ｃの行方向に延びた端と所定の距離をおいて、ブロック電極３０Ａ、３０Ｂ、３０Ｃ上に配置されている。
【００５１】
第１センサ４１は、開口３２の列方向に延びた端に対して行方向に所定の距離をおいてブロック電極３０Ａ、３０Ｂ、３０Ｃ上に配置されている。第２センサ４２は、開口３２の行方向に延びた端に対して列方向に所定の距離をおいてブロック電極３０Ａ、３０Ｂ、３０Ｃ上に配置されている。
【００５２】
続いて、本実施形態の液晶表示装置の製造方法の一例について説明する。  
まず、アレイ基板１１０を形成する方法について説明する。複数のアレイ基板１１０を切り出す第１透明絶縁性基板１０上に成膜とパターンニングとを繰り返してスイッチング素子１４、走査線１１、信号線１２、絶縁膜Ｌ１、および、アレイ基板１１０上の他のスイッチング素子や各種配線を形成する。
【００５３】
続いて、露光レジストを塗布、露光、現像して透明有機絶縁膜からなる平坦化膜２０を形成する。このとき、露光レジストは表示領域２５および額縁領域の全面に塗布される。本実施形態では露光レジストは光硬化性のものを採用し、露光マスクを介して感光レジストを露光し、現像してコンタクトホール２１を有する所定パターンの平坦化膜２０となるように形成する。
【００５４】
平坦化膜２０の上にＩＴＯ等の透明電極材料を成膜し、透明電極材料上にさらに露光レジストを塗布する。露光レジストを露光および現像して接続電極３１および複数のブロック電極３０Ａ、３０Ｂ、３０Ｃを有する共通電極３０の所定のパターンにパターンニングする。続いて、エッチングにより透明電極材料をパターンニングして、露光レジストを剥離して所定パターンの接続電極３１および共通電極３０を形成する。
【００５５】
続いて、共通電極３０の上層に、順次モリブデンの成膜、アルミニウムの成膜、モリブデンの成膜を行い、その後、露光レジストの成膜・露光・現像を行い、モリブデン／アルミニウム／モリブデンの順に積層された金属層をウェットエッチング処理によりパターンニングを行う。これにより、共通電極３０の複数のブロック電極上に配置されたアルミニウムとモリブデンからなる積層構造の電極パターンであるセンサ電極４０が形成される。
【００５６】
ここで、ウェットエッチング処理を用いる理由は、有機絶縁膜からなる平坦化膜２０の表面を荒らさないためである。すなわち、ドライエッチング処理を行うと平坦化膜２０の表面が傷ついてしまう。このため、このセンサ電極４０を形成する工程ではウェットエッチング処理が選択される。
【００５７】
続いて、センサ電極４０上に露光レジストを塗布、露光、現像してコンタクトホール５１を有する絶縁膜５０を形成する。続いて、絶縁膜５０上にＩＴＯ等の透明電極材料を成膜し、スリット６０Ｓを備える所定のパターンにパターンニングして画素電極６０を形成する。その後、画素電極６０の表面には所定方向にラビング処理を施した配向膜を形成する。
【００５８】
図６は、比較例の液晶表示装置の製造工程の一例を説明するための図を示す。図６には、図５に示す線ＶＩ−ＶＩに対応する位置における、アレイ基板１１０の断面の一例を示している。
【００５９】
比較例の液晶表示装置は、センサ電極４０の端が共通電極３０の端と同じ位置に配置されるように設計されている。この比較例の液晶表示装置の製造工程において、センサ電極４０と共通電極３０との位置がズレて、第２センサ４２の行方向に延びた端が第１ブロック電極３０Ａの行方向に延びた端よりも外側（開口３２側）に配置された場合について説明する。
【００６０】
この場合、第１ブロック電極３０Ａ上に第２センサ４２を形成すると、第１ブロック電極３０Ａの端よりも開口３２側に突出した第２センサ４２の底部がエッチングにより除去される（アンダーカットが生じる）ことがある。アンダーカットが生じると、開口３２側に突出した第２センサ４２の端は下層と離間する。すなわち、第２センサ４２の開口３２側に突出した部分の下に空間が生じる（絶縁膜の空洞化）。
【００６１】
アンダーカットが生じた第２センサ４２上に絶縁膜５０となる絶縁性材料を塗布すると、第１ブロック電極３０Ａの端よりも開口３２側に突出した第２センサ４２の端で絶縁性材料が途切れて、第２センサ４２上に塗布された絶縁性材料と開口３２に塗布された絶縁性材料とが繋がらずに隙間が生じることがある。
【００６２】
さらに絶縁性材料上に露光レジストＲを塗布すると、第１ブロック電極３０Ａの端よりも開口３２側に突出した第２センサ４２の端上で露光レジストＲが途切れて、第２センサ４２上に塗布されたレジストと開口３２に塗布されたレジストとが繋がらずに隙間が生じることがある。
【００６３】
この状態で露光を行うと、露光レジストＲの隙間から絶縁性材料に光が照射されて、開口３２側に突出した第２センサ４２の端部上の絶縁性材料および開口３２に塗布された絶縁性材料の一部が除去された絶縁膜５０が形成される。
【００６４】
続いて、絶縁膜５０上にＩＴＯ等の透明電極材料を成膜し、スリット６０Ｓを備える所定のパターンにパターンニングして画素電極６０を形成する。このとき、開口３２側に突出した第２センサ４２の端部では絶縁膜５０が除去されて電極が露出しているため、画素電極６０が第２センサ４２上に形成され、ショート不良となる。ショート不良が発生すると、表示品位が低下するとともにタッチセンサの精度が低下する。
【００６５】
これに対し、本実施形態では、第２センサ４２の行方向に延びた端が開口３２の端と所定の距離をおいて、ブロック電極３０Ａ上配置されているため、第２センサ４２のアンダーカットが生じることがなく、ショート不良の発生を回避することができる。
【００６６】
同様に、共通電極３０のブロック電極３０Ａ、３０Ｂ、３０Ｃの行方向に延びた端に沿って第２センサ４２を配置すると、位置ズレによる第２センサ４２のアンダーカットが生じ易くなるが、本実施形態では、ブロック電極３０Ａ、３０Ｂ、３０Ｃの行方向に延びた端近傍に第２センサ４２が配置されないため、アンダーカットの発生リスクを下げて、より効果的にショート不良の発生を回避することができる。
【００６７】
次に、対向基板１２０を形成する方法について説明する。複数の対向基板１２０を切り出す第２透明絶縁性基板上に、着色された露光レジストの塗布、露光、現像を繰り返して、第１着色層２４ａ、第２着色層２４ｂ、第３着色層２４ｃ、第４着色層２７ａ、および、第５着色層２７ｂを形成する。さらに、複数の着色層上に透明樹脂平坦化膜２９となる透明樹脂材料を塗布し、所定パターンにパターンニングして透明樹脂平坦化膜２９を形成する。その後、透明樹脂平坦化膜２９の表面に所定方向にラビング処理を施した配向膜を形成する。
【００６８】
柱状スペーサ２２は、第１透明絶縁性基板あるいは第２透明絶縁性基板の上層に、例えば樹脂材料を塗布し、所定パターンにパターンニングすることにより形成される。
【００６９】
続いて、表示領域２５を囲むように第１透明絶縁性基板上あるいは第２透明絶縁性基板上に例えば紫外線硬化樹脂からなるシール剤２６を塗布し、複数のアレイ基板１１０となる透明絶縁性基板と複数の対向基板１２０となる透明絶縁性基板とを互いの配向膜が向かい合うように対向させて位置あわせし、シール剤２６に紫外線を照射して硬化させて固定する。
【００７０】
液晶材料は、シール剤２６が開口した注入口から表示領域２５に注入されてもよく、第１透明絶縁性基板と第２透明絶縁性基板とを貼り合わせる前に、シール剤２６に囲まれた領域に滴下されてもよい。注入口から液晶材料を注入する場合は、注入後に注入口を封止剤により封止して液晶層７０が形成される。液晶材料を滴下する場合には、滴下した後に第１透明絶縁性基板と第２透明絶縁性基板とを貼り合わせて液晶層７０が形成される。
【００７１】
第１透明絶縁性基板と第２透明絶縁性基板とが貼り合わされた状態で、複数のアレイ基板１１０と、アレイ基板１１０と対向する第２透明絶縁性基板の部分とを切り出し、さらに第２透明絶縁性基板を割断して対向基板１２０を切り出す。
【００７２】
続いて、アレイ基板１１０および対向基板１２０の液晶層７０側と反対に位置する面に偏光板を配設して、液晶表示装置を形成する。
【００７３】
上述したように本実施形態によれば、センサ電極４０と共通電極３０との位置ズレによるセンサ電極４０のアンダーカットが発生することがなく、ショート不良の発生を回避して製造歩留まりを改善する液晶表示装置を提供することができる。
【００７４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００７５】
例えば、上記実施形態では、センサ電極４０の端が共通電極３０の端よりも内側に配置したがその限りではない。センサ電極４０の配線幅を細めて共通電極３０のパターン端部から離しても上述の実施形態と同様の効果を得ることができる。
【符号の説明】
【００７６】
ＰＸ…表示画素、１１…走査線、１２…信号線、１４…スイッチング素子、２５…表示領域、３０…共通電極（第２電極）、３０Ａ、３０Ｂ、３０Ｃ…ブロック電極、３２…開口、４０…センサ電極（第３電極）、４１…第１センサ、４２…第２センサ、６０…画素電極（第１電極）、６０Ｓ…スリット、７０…液晶層、１１０…アレイ基板、１２０…対向基板。
【図１】
2013205625.tif 000003
【図２】
2013205625.tif 000004
【図３】
2013205625.tif 000005
【図４】
2013205625.tif 000006
【図５】
2013205625.tif 000007
【図６】
2013205625.tif 000008