(57)【要約】【課題】高い変換効率を有する光電変換素子およびその製造方法を提供すること。【解決手段】光電変換素子は、少なくとも１つの光電変換層を備える。この光電変換層は、ｐ型微結晶半導体層、２層以上のｉ型半導体層、およびｎ型半導体層が順に積層されて構成されている。２層以上のｉ型半導体層のうちｐ型微結晶半導体層に接する第１のｉ型半導体層のバンドギャップエネルギーは、第１のｉ型半導体層以外のｉ型半導体層のバンドギャップエネルギーよりも大きい。【選択図】図２
2013115108.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの光電変換層を備えた光電変換素子であって、
前記光電変換層は、ｐ型微結晶半導体層、２層以上のｉ型半導体層、およびｎ型半導体層が順に積層されて構成され、
前記２層以上のｉ型半導体層のうち前記ｐ型微結晶半導体層に接する第１のｉ型半導体層のバンドギャップエネルギーは、当該第１のｉ型半導体層以外のｉ型半導体層のバンドギャップエネルギーよりも大きい光電変換素子。
【請求項２】
前記第１のｉ型半導体層の厚みは、前記ｉ型半導体層の合計の厚みの０．００５倍以上０．２倍以下である請求項１に記載の光電変換素子。
【請求項３】
２つ以上の前記光電変換層を備え、
隣り合う前記光電変換層は、コンタクト層を介して設けられている請求項１または２に記載の光電変換素子。
【請求項４】
ｐ型微結晶半導体層、２層以上のｉ型半導体層、およびｎ型半導体層が順に積層されて構成された光電変換層を少なくとも１つ備えた光電変換素子を製造する方法であって、
前記２層以上のｉ型半導体層のうち前記ｐ型微結晶半導体層に接する第１のｉ型半導体層の製膜速度が、当該第１のｉ型半導体層以外のｉ型半導体層の製膜速度よりも速い光電変換素子の製造方法。
【請求項５】
化学気相成長法により前記２層以上のｉ型半導体層を形成し、
前記第１のｉ型半導体層の製膜時におけるキャリアガスの供給量が、当該第１のｉ型半導体層以外のｉ型半導体層の製膜時におけるキャリアガスの供給量よりも少ない請求項４に記載の光電変換素子の製造方法。
【請求項６】
前記第１のｉ型半導体層の製膜時におけるキャリアガスの供給量は、当該第１のｉ型半導体層以外のｉ型半導体層の製膜時におけるキャリアガスの供給量の０．３倍以上０．９倍以下である請求項５に記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子およびその製造方法に関し、特に微結晶シリコン層を有する光電変換素子およびその製造方法に関する。
【背景技術】
【０００２】
受光して電力に変換する光電変換素子として、薄膜シリコン系の層が積層されて構成された発電層（光電変換層）を備えた薄膜系太陽電池が知られている。薄膜系太陽電池は、一般に、基板上に、透明電極層、シリコン系半導体層（光電変換層）、及び裏面電極層を順次積層して構成される。透明電極層は、通常、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）、または酸化インジウム錫（ＩＴＯ）等の金属酸化物を主成分とする透明導電膜からなる。
【０００３】
光電変換層は、非晶質シリコンまたは微結晶シリコンからなり、ｐ型シリコン系半導体（ｐ型半導体層）、ｉ型シリコン系半導体（ｉ型半導体層）及びｎ型シリコン系半導体（ｎ型半導体層）によって形成されるｐｉｎ接合を有している。このｐｉｎ接合がエネルギー変換部となって、太陽光の光エネルギーを電気エネルギーに変換する。ｉ型半導体層は光キャリアを生成する役割を果たし、ｐ型半導体層およびｎ型半導体層（各導電型層）はｐｉｎ接合に拡散電位を生じさせる役割をそれぞれ果たす。
【０００４】
光電変換素子の特性を向上させるためには、ｉ型半導体層の欠陥密度の低減は非常に重要である。ｉ型半導体層の欠陥密度が低いほど、短絡電流密度、開放電圧、および形状因子が大きくなり、光電変換素子の変換効率が改善する。ｉ型半導体層の欠陥密度はプラズマＣＶＤ法のプロセス条件に大きく影響するため、プラズマＣＶＤ法におけるプロセスパラメータ（ガス流量、放電電力、またはチャンバー圧力など）の最適化が重要である。
【０００５】
また、光電変換素子の光入射側に位置するｐ型半導体層の光学バンドギャップのワイド化は光電変換素子の変換効率を向上させるためには重要であり、従来からｐ型半導体層としてｐ型の水素化アモルファスシリコンカーボン膜（ｐ型ａ−ＳｉＣ：Ｈ）が利用されている。光電変換素子の導電層は光電不活性層であり、導電層における光吸収は光吸収損失となる。特に光入射側に位置するｐ型半導体層ではこの光吸収損失が大きく、そのためにもバンドギャップの広いｐ型ａ−ＳｉＣ：Ｈは有利な物性を有している。一般にｐ型ａ−ＳｉＣ：Ｈのバルクとしての物性を掲げると、タウツプロットによる光学バンドギャップは１．９ｅＶ〜２．０ｅＶであり、室温での暗導電率は１×１０-6Ｓ／ｃｍ台であり、この暗導電率の活性化エネルギーは０．４〜０．５ｅＶ程度である。
【０００６】
光電変換素子の変換効率を更に向上させるためには、導電層の活性化エネルギーを小さくすることが有効である。導電層の活性化エネルギーの低減は拡散電位を増加させるので、光電変換素子の変換効率向上に有効である。活性化エネルギーを低減させるためには、導電層として微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）または微結晶シリコンカーバイド膜（μｃ−ＳｉＣ：Ｈ）の採用が有効である。例えば通常得られるｐ型μｃ−Ｓｉ：Ｈでは、暗導電率から求められた活性化エネルギーは数十ｍｅＶであるのでｐ型ａ−ＳｉＣ：Ｈの活性化エネルギーに比べて１桁程度小さく、フェルミエネルギーレベルはより価電子帯に近づくため、光電変換素子の拡散電位が増大する。特許文献１では、ｐ型μｃ−Ｓｉ：Ｈを用いた光電変換素子が提案されている。
【０００７】
このようにｉ型半導体層の低欠陥密度化、及び導電層（ｐ型半導体層、ｎ型半導体層）の高導電率化（活性化エネルギーの低減）が光電変換素子の変換効率の改善のために非常に重要となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−１１６０８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、ｐ型μｃ−Ｓｉ：Ｈと低欠陥密度のｉ型半導体層との組合せにより光電変換層を形成した場合、従来のｐ型ａ−ＳｉＣ：Ｈと低欠陥密度のｉ型半導体層との組合せより構成される光電変換素子に対して開放電圧及び曲線因子が期待通りに改善せず、ｐ型μｃ−Ｓｉ：Ｈの物性値から期待されるような光電変換素子の特性改善が得られないという課題があった。一般的な考察からすると、導電層の活性化エネルギーを低減すると、形状因子及び開放電圧が改善するので、光電変換素子の変換効率は改善すると考えられるが、実際はそのような結果には至らなかった。この原因を解明すべく、発明者が鋭意調査した結果、ｐ型μｃ−Ｓｉ：Ｈとｉ型半導体層との界面に生じるバンドオフセットが影響しているという結論に至った。ｐ型μｃ−Ｓｉ：Ｈとｉ型半導体層とでは物性値が異なるため、両者を接合して形成されるヘテロ界面においては、その光学バンドギャップに不連続（上述のバンドオフセット）が生じる。ｉ型半導体層で発生した光キャリアのうち、電子はｎ型半導体層へ移動し、ホールはｐ型半導体層へ移動する。ｐｉ接合（ｐ型μｃ−Ｓｉ：Ｈとｉ型半導体層との接合）間に形成される価電子帯におけるバンドオフセットは、ホールのｐ型導電層への移動を妨げ、光電変換素子の変換効率を劣化させる。
【００１０】
本発明は、このような事情に鑑みてなされたものであって、高い変換効率を有する光電変換素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る光電変換素子は、少なくとも１つの光電変換層を備えている。光電変換層は、ｐ型微結晶半導体層、２層以上のｉ型半導体層、およびｎ型半導体層が順に積層されて構成されている。２層以上のｉ型半導体層のうちｐ型微結晶半導体層に接する第１のｉ型半導体層のバンドギャップエネルギーは、当該第１のｉ型半導体層以外のｉ型半導体層のバンドギャップエネルギーよりも大きい。
【００１２】
第１のｉ型半導体層の厚みは、ｉ型半導体層の合計の厚みの０．００５倍以上０．２倍以下であることが好ましい。
【００１３】
２つ以上の光電変換層を備えていることが好ましい。この場合、隣り合う光電変換層は、コンタクト層を介して設けられていることが好ましい。ここで、コンタクト層とは、隣り合う光電変換層を互いに接続する層であり、中間層ともいう。
【００１４】
本発明に係る光電変換素子の製造方法は、ｐ型微結晶半導体層、２層以上のｉ型半導体層、およびｎ型半導体層が順に積層されて構成された光電変換層を少なくとも１つ備えた光電変換素子を製造する方法である。２層以上のｉ型半導体層のうちｐ型微結晶半導体層に接する第１のｉ型半導体層の製膜速度は、当該第１のｉ型半導体層以外のｉ型半導体層の製膜速度よりも速い。
【００１５】
化学気相成長（ＣＶＤ）法により２層以上のｉ型半導体層を形成することが好ましい。この場合、第１のｉ型半導体層の製膜時におけるキャリアガスの供給量は、当該第１のｉ型半導体層以外のｉ型半導体層の製膜時におけるキャリアガスの供給量よりも少ないことが好ましく、当該第１のｉ型半導体層以外のｉ型半導体層の製膜時におけるキャリアガスの供給量の０．３倍以上０．９倍以下であることが好ましい。
【００１６】
本明細書では、「微結晶」は、結晶の粒径が数ｎｍ程度の微細な結晶から構成されていることを意味するが、シリコン系薄膜を有する光電変換素子の技術分野において通常用いられているように非晶質（アモルファス）を含むものをも意味する。
【発明の効果】
【００１７】
本発明に係る光電変換素子は、光電変換効率に優れる。また、本発明に係る光電変換素子では、光電変換効率に優れた光電変換素子を提供できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係る光電変換素子の概略断面図である。
【図２】本発明におけるｉ型半導体層の光学バンドギャップの位置依存性を示す模式図である。
【図３】本発明の別の実施形態に係る光電変換素子の概略断面図である。
【図４】比較例における光電変換素子の概略断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明に係る光電変換素子およびその製造方法について図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。
【００２０】
＜光電変換素子の構成＞
図１は、本発明に係る光電変換素子の一例を示す概略断面図である。図２は、本発明におけるｉ型半導体層の光学バンドギャップの位置依存性を示す模式図である。本発明に係る光電変換素子では、絶縁性基板１上に、導電層２、光電変換層３、反射膜４、および裏面電極５が順に積層されている。
【００２１】
＜絶縁性基板＞
絶縁性基板１は一般に光電変換素子の絶縁性基板として使用可能な基板であることが好ましく、その材料および厚みなどは特に限定されない。しかし、絶縁性基板１が光電変換素子の受光面となる場合には、絶縁性基板１に光透過性が要求される。よって、絶縁性基板１は、たとえばソーダガラス、溶融石英ガラス、または結晶石英ガラスなどのガラス基板であることが好ましく、可撓性フィルムなどの耐熱性樹脂板であっても良い。可撓性フィルム（以下、「フィルム」ともいう）を構成する材料としては、たとえばテトラアセチルセルロース（ＴＡＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリフェニレンスルファイド（ＰＰＳ）、ポリカーボネート（ＰＣ）、ポリアリレート（ＰＡ）、ポリエーテルイミド（ＰＥＩ）、フェノキシ樹脂、またはポリテトラフルオロエチレン（ＰＴＦＥ）などが挙げられる。
【００２２】
ただし、絶縁性基板１を光電変換素子の受光面として使用する場合であっても、絶縁性基板１は光電変換層３で光電変換される光を実質的に透過することが好ましく、全ての波長の光に対する透過性を必要としない。
【００２３】
絶縁性基板１の厚みは特に限定されないが、光透過性などを考慮すれば０．２ｍｍ〜５ｍｍ程度であることが好ましい。
【００２４】
＜導電層＞
導電層２は一般に光電変換素子の導電層として使用可能な導電層であることが好ましく、その材料および厚みなどは特に限定されない。しかし、絶縁性基板１が光電変換素子の受光面となる場合には、導電層２に光透過性が要求される。よって、導電層２は、たとえば、インジウム錫複合酸化物（ＩＴＯ）、フッ素をドープした酸化錫（ＦＴＯ）、または酸化亜鉛（ＺｎＯ）などからなることが好ましい。導電層２は、これら何れかの材料からなる単層であっても良いし、単層が積層されて構成されても良い。
【００２５】
ただし、導電層２は、絶縁性基板１と同じく光電変換層３で光電変換される光を実質的に透過することが好ましく、全ての波長の光に対する透過性を必要としない。
【００２６】
導電層２の厚みは、特に限定されないが、膜抵抗などを考慮すれば０．０２〜５μｍ程度であることが好ましい。
【００２７】
導電層２の表面は、光閉じ込め効果に有効なテクスチャー構造で構成されていることが好ましい。より好ましくは、導電層２の表面のうち光電変換層３が形成される面が光閉じ込め効果に有効なテクスチャー構造で構成されていることである。
【００２８】
＜光電変換層＞
光電変換層３では、導電層２上にｐ型微結晶半導体層３１と第１のｉ型半導体層３２Ａと第２のｉ型半導体層３２Ｂとｎ型半導体層３３とが順に積層されており、ｐｉｎ接合が構成されている。
【００２９】
−ｐ型微結晶半導体層−
ｐ型微結晶半導体層３１はｐ型不純物がドープされた微結晶シリコン層であることが好ましく、ｐ型不純物としてはホウ素、アルミニウムまたはガリウムなどを用いることができる。
【００３０】
ｐ型微結晶半導体層３１の膜厚は特に限定されないが、５ｎｍ以上５０ｎｍ以下であることが好ましく、より好ましくは１０ｎｍ以上３０ｎｍ以下である。
【００３１】
−ｎ型半導体層−
ｎ型半導体層３３は、ｎ型不純物が多結晶シリコン層、微結晶シリコン層、結晶質シリコン層、またはアモルファスシリコン層にドープされて構成されていることが好ましく、より好ましくはｎ型不純物がアモルファスシリコン層にドープされて構成されていることである。ｎ型不純物としては、リン、窒素または酸素などを用いることができる。
【００３２】
ｎ型半導体層３３の膜厚は特に限定されないが、５ｎｍ以上１００ｎｍ以下であることが好ましく、より好ましくは１０ｎｍ以上３０ｎｍ以下である。
【００３３】
−ｉ型半導体層−
第１のｉ型半導体層３２Ａは、ｐ型微結晶半導体層３１上に設けられており、図２に示すように第２のｉ型半導体層３２Ｂよりも大きな光学バンドギャップエネルギーを有する。これにより、ｐ型微結晶半導体層３１と第１のｉ型半導体層３２Ａとの界面で発生する価電子帯におけるバンドオフセットが小さくなるので、開放電圧および形状因子が改善される（開放電圧が高くなり、形状因子が大きくなる）。
【００３４】
一方、第２のｉ型半導体層３２Ｂは、第１のｉ型半導体層３２Ａとｎ型半導体層３３との間に設けられており、第１のｉ型半導体層３２Ａよりも小さな光学バンドギャップエネルギーを有する。このように本発明におけるｉ型半導体層が第２のｉ型半導体層３２Ｂを備えているので、第１のｉ型半導体層３２Ａを設けたことに起因してｉ型半導体層全体の欠陥密度が上昇することを防止できる。よって、欠陥密度の上昇に伴う光電変換効率の低下を防止でき、光電変換効率に優れた光電変換素子を提供できる。
【００３５】
つまり、開放電圧を改善させるためには、ｉ型半導体層の光学バンドギャップエネルギーを大きくすることが好ましい。しかし、ｉ型半導体層の光学バンドギャップエネルギーを大きくするためにｉ型半導体層の製膜条件を変更すると、ｉ型半導体層の欠陥密度の上昇を招く。そこで、本発明では、ｉ型半導体層を２層以上設け、２層以上のｉ型半導体層のうちのｐ型微結晶半導体層３１に接するｉ型半導体層（つまり第１のｉ型半導体層３２Ａ）の光学バンドギャップエネルギーを大きくしている。
【００３６】
第１のｉ型半導体層３２Ａおよび第２のｉ型半導体層３２Ｂを構成する材料は、特に限定されず、多結晶シリコン、微結晶シリコン、結晶質シリコン、またはアモルファスシリコンであることが好ましい。受光により起電力が生じるのであれば、第１のｉ型半導体層３２Ａまたは第２のｉ型半導体層３２Ｂは微量のｎ型不純物またはｐ型不純物を含んでも良い。
【００３７】
第１のｉ型半導体層３２Ａおよび第２のｉ型半導体層３２Ｂの各膜厚は特に限定されない。しかし、第１のｉ型半導体層３２Ａの厚みが大きくなると、ｉ型半導体層全体における欠陥密度の上昇を招くおそれがある。よって、第１のｉ型半導体層３２Ａの厚みは第２のｉ型半導体層３２Ｂの厚みよりも小さいことが好ましく、具体的には第１のｉ型半導体層３２Ａの膜厚と第２のｉ型半導体層３２Ｂの膜厚との合計に対して０．００５倍以上０．２倍以下であることが好ましく、より好ましくは上記合計に対して０．０１倍以上０．１倍以下である。
【００３８】
ここで、各半導体層の光学バンドギャップエネルギーは、吸収係数からタウツプロットにて算出できる。但し、各半導体層が微結晶シリコン層である場合、微結晶シリコンはアモルファスシリコンと結晶シリコンとの中間的な光学的特性を示すので、微結晶シリコンのタウツプロットは丸みを帯び、そのプロットには直線部分があまりなく、よって、光学バンドギャップエネルギーを明確に定義できない。微結晶シリコン層の光学バンドギャップエネルギーとしては、吸収係数が１０4ｃｍ-1になるエネルギーＥ04を用いることができる。
【００３９】
第１のｉ型半導体層３２Ａの光学バンドギャップエネルギーを第２のｉ型半導体層３２Ｂの光学バンドギャップエネルギーよりも大きくするためには、たとえば第１のｉ型半導体層３２Ａの製膜速度を第２のｉ型半導体層３２Ｂの製膜速度よりも速くすることが好ましい。このことは、下記＜光電変換素子の製造方法＞で示す。
【００４０】
＜反射膜＞
反射膜４の材料は特に限定されず、反射率に優れる材料たとえばＺｎＯ、ＩＴＯ、ＳｎＯ2、またはＴｉＯ2などであることが好ましい。反射膜４は、これらいずれかの材料からなる単層であっても良いし、単層が積層されて構成されても良い。また、反射膜４の膜厚は特に限定されず、２０ｎｍ以上２００ｎｍ以下であることが好ましい。
【００４１】
本発明では、反射膜４は設けられていなくても良い。しかし、反射膜４が設けられていれば、絶縁性基板１から入射してｎ型半導体層３３を透過した光は、反射膜４がない場合に比べてより効率的に反射されて第１のｉ型半導体層３２Ａおよび第２のｉ型半導体層３２Ｂへ再入射される。よって、光電変換効率をさらに向上させることができる。したがって、反射膜４は設けられていることが好ましい。
【００４２】
＜裏面電極＞
裏面電極５の材料は特に限定されず、導電性材料たとえば銀またはアルミニウムなどであることが好ましい。裏面電極５は、これらいずれかの材料からなる単層であっても良いし、単層が積層されて構成されても良い。また、裏面電極５の膜厚は特に限定されず、５０ｎｍ以上５００ｎｍ以下であることが好ましい。
【００４３】
＜光電変換素子の製造方法＞
本発明に係る光電変換素子の製造方法は、図１に示す光電変換素子を製造する方法であって、ｐ型微結晶半導体層３１、第１のｉ型半導体層３２Ａ、第２のｉ型半導体層３２Ｂ、およびｎ型半導体層３３を順に積層して光電変換層３を形成する方法に関する。本発明に係る光電変換素子の製造方法では、光電変換層３を導電層２上に形成することが好ましく、光電変換層３上に反射膜４および裏面電極５を順に形成することが好ましい。以下、具体的に示す。
【００４４】
まず、絶縁性基板１上に導電層２を形成する。導電層２の形成方法は、特に限定されず、スパッタ法、ＣＶＤ(Chemical  Vapor  Deposition)法、電子ビーム蒸着法、ゾルゲル法、スプレー法または電析法などの公知の方法であることが好ましい。なお、絶縁性基板１上に導電層２を形成する代わりに、導電層２が形成された絶縁性基板１を準備しても良い。
【００４５】
次に、たとえばＣＶＤ法（好ましくはプラズマＣＶＤ法）により、導電層２上に、ｐ型微結晶半導体層３１、第１のｉ型半導体層３２Ａ、第２のｉ型半導体層３２Ｂ、およびｎ型半導体層３３を順に形成する。
【００４６】
ｐ型微結晶半導体層３１を形成するときには、シリコンの原料ガスとｐ型不純物の原料ガスとをＣＶＤ装置に供給することが好ましい。シリコンの原料ガスはシリコンの原料ガスとして公知なガスであることが好ましく、たとえばＳｉＨ4である。シリコンの原料ガスの供給量は、ｐ型微結晶半導体層３１の膜厚に応じて適宜設定されることが好ましく、たとえば１ｓｃｃｍ以上５０ｓｃｃｍ以下であることが好ましい。ｐ型不純物の原料ガスはｐ型不純物の原料ガスとして公知なガスであることが好ましく、たとえばＢ2Ｈ6である。
【００４７】
同じく、ｎ型半導体層３３を形成するときには、シリコンの原料ガスとｎ型不純物の原料ガスとをＣＶＤ装置に供給することが好ましい。シリコンの原料ガスはシリコンの原料ガスとして公知なガスであることが好ましく、たとえばＳｉＨ4である。シリコンの原料ガスの供給量は、ｎ型半導体層３３の膜厚に応じて適宜設定されることが好ましく、たとえば１ｓｃｃｍ以上５０ｓｃｃｍ以下であることが好ましい。ｎ型不純物の原料ガスはｎ型不純物の原料ガスとして公知なガスであることが好ましく、たとえばＰＨ3であることが好ましい。
【００４８】
第１のｉ型半導体層３２Ａおよび第２のｉ型半導体層３２Ｂを形成するときには、第１のｉ型半導体層３２Ａの製膜速度が第２のｉ型半導体層３２Ｂの製膜速度よりも速くなるように製膜条件を設定することが好ましい。一例としては、第１のｉ型半導体層３２Ａの製膜時におけるキャリアガスの供給量を、第２のｉ型半導体層３２Ｂの製膜時におけるキャリアガスの供給量よりも少なくすることが好ましい。これにより、第２のｉ型半導体層３２Ｂの製膜時におけるＳｉＨ4ガスの分圧が低くなるため、第１のｉ型半導体層３２Ａの製膜速度が第２のｉ型半導体層３２Ｂの製膜速度よりも速くなる。
【００４９】
具体的には、第１のｉ型半導体層３２Ａの製膜時におけるキャリアガスの供給量を、第２のｉ型半導体層３２Ｂの製膜時におけるキャリアガスの供給量の０．３倍以上０．９倍以下とすることが好ましい。第１のｉ型半導体層３２Ａの製膜時におけるキャリアガスの供給量が第２のｉ型半導体層３２Ｂの製膜時におけるキャリアガスの供給量の０．３倍未満であれば、欠陥密度の急激な増加という不具合を招くことがある。また、第１のｉ型半導体層３２Ａの製膜時におけるキャリアガスの供給量が第２のｉ型半導体層３２Ｂの製膜時におけるキャリアガスの供給量の０．９倍を超えると、価電子帯におけるバンドオフセットの急激な増加という不具合を招くことがある。なお、キャリアガスとしては、多結晶シリコン層、微結晶シリコン層、結晶質シリコン層またはアモルファスシリコン層などを形成するときに使用されるキャリアガスを用いることができ、たとえばＨ2またはＡｒなどを用いることができる。
【００５０】
製膜速度を制御する別の方法としては、全ガス圧の変更、または電極間距離の変更などを挙げることができる。
【００５１】
続いて、ｎ型半導体層３３上に反射膜４および裏面電極５を順に形成する。反射膜４および裏面電極５の各形成方法は特に限定されず、スパッタ法、ＣＶＤ法、電子ビーム蒸着法、ゾルゲル法、スプレー法または電析法などの公知の方法であることが好ましい。このようにして図１に示す光電変換素子が作製される。
【００５２】
一般に、低欠陥密度のｉ型半導体層を得るためには、ｉ型半導体層の製膜速度を低下させるという手法を用いることが多い。製膜速度の低下は、プラズマＣＶＤ法での製膜パラメータである放電電力、ガス流量比、およびチャンバー圧力などを調整することにより、実現される。しかし、低欠陥密度のｉ型半導体層を得るためにその製膜速度を低下させると、ｉ型半導体層の光学バンドギャップエネルギーが小さくなる。そのため、ｐ型半導体層とｉ型半導体層とのヘテロ界面で生じる価電子帯におけるバンドオフセットが大きくなるので、ｉ型半導体層で発生したホールの移動が妨げられる。これにより、開放電圧および形状因子の低下を招く。
【００５３】
一方、ｉ型半導体層の製膜速度を速くすると、ｉ型半導体層の欠陥密度が上昇し、ｉ型半導体層の光学バンドギャップエネルギーが大きくなる。これにより、ｐ型半導体層とｉ型半導体層との界面で発生する価電子帯におけるバンドオフセットが小さくなるので、ｉ型半導体層で発生したホールは移動しやすくなる。しかし、ｉ型半導体層の製膜速度が速くなると、得られたｉ型半導体層の欠陥密度が上昇するので、ｉ型半導体層で発生する光生成キャリアがｉ型半導体層中の欠陥に補足される確率が増加する。よって、光電変換素子の短絡電流密度が低下し、光電変換素子の変換効率の低下を招く。
【００５４】
しかし、本発明に係る光電変換素子の製造方法では、２層以上のｉ型半導体層を形成し、２層以上のｉ型半導体層のうちｐ型微結晶半導体層３１に接するｉ型半導体層（つまり第１のｉ型半導体層３２Ａ）の製膜速度はそれ以外のｉ型半導体層（つまり第２のｉ型半導体層３２Ｂ）の製膜速度よりも速い。そのため、第１のｉ型半導体層３２Ａの欠陥密度が第２のｉ型半導体層３２Ｂの欠陥密度よりも高くなる。よって、第１のｉ型半導体層３２Ａが第２のｉ型半導体層３２Ｂよりも大きな光学バンドギャップエネルギーを有することとなるため、ｐ型微結晶半導体層３１と第１のｉ型半導体層３２Ａとのヘテロ界面で発生する価電子帯におけるバンドオフセットが小さくなる。これにより、開放電圧及び形状因子が改善する。それだけでなく、第２のｉ型半導体層３２Ｂが設けられているので、第１のｉ型半導体層３２Ａを設けたことに起因する欠陥密度の上昇が防止され、よって、光電変換素子の短絡電流密度が大きくなる。
【００５５】
なお、本発明に係る光電変換素子は、図３に示すように、２つ以上の光電変換層を備えていても良い。図３は、本発明の別の実施形態に係る光電変換素子の概略断面図である。
【００５６】
図３に示す光電変換素子では、光電変換層３と第２の光電変換層１３とがコンタクト層１４を介して設けられている。第２の光電変換層１３は、光電変換層３と同じく、ｐ型微結晶半導体層３１と第１のｉ型半導体層３２Ａと第２のｉ型半導体層３２Ｂとｎ型半導体層３３とがコンタクト層１４上に順に積層されて構成されている。ここで、第１のｉ型半導体層３２Ａの光学バンドギャップエネルギーは、第２のｉ型半導体層３２Ｂの光学バンドギャップエネルギーよりも大きい。よって、図３に示す光電変換素子では、図１に示す光電変換素子と同じく、開放電圧および形状因子が改善され、さらには短絡電流密度も改善される。
【００５７】
ここで、コンタクト層１４の材料および厚みは特に限定されない。たとえば、コンタクト層１４は、ＺｎＯ、ＩＴＯ、またはＳｎＯ2などからなることが好ましく、２０ｎｍ以上２００ｎｍ以下の厚みを有していることが好ましい。また、第２の光電変換層１３の作製方法は特に限定されず、光電変換層３の作製方法と同様であることが好ましい。
【００５８】
なお、図３に示す光電変換素子では、第２の光電変換層１３と裏面電極５との間に反射膜が設けられていても良い。これにより、第２の光電変換層１３のｎ型半導体層３３を透過した光は、効率的に反射されて第２の光電変換層１３または光電変換層３へ再入射される。よって、光電変換効率の更なる改善が図られる。
【００５９】
また、本発明に係る光電変換素子では、第２のｉ型半導体層は２層以上のｉ型半導体層が積層されて構成されていても良い。この場合であっても、第１のｉ型半導体層がｐ型微結晶半導体層に接していれば、図１または図３に示す光電変換素子が奏する効果と略同一の効果が得られる。なお、第２のｉ型半導体層を構成する２層以上のｉ型半導体層は、同一の光学バンドギャップエネルギーを有していても良く、相異なる光学バンドギャップエネルギーを有していても良い。第２のｉ型半導体層を構成する２層以上のｉ型半導体層が相異なる光学バンドギャップエネルギーを有する場合、第２のｉ型半導体層を構成する２層以上のｉ型半導体層の積層順序は特に限定されない。
【００６０】
また、本発明における光電変換層では、絶縁性基板側から順に、ｎ型半導体層、第２のｉ型半導体層、第１のｉ型半導体層、およびｐ型半導体層が積層されていても良い。
【実施例】
【００６１】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【００６２】
本発明の実施例では、サンプルＡ１〜Ｃ１を作製してその特性を調べた。
＜サンプルＡ１＞
サンプルＡ１として図１に示す光電変換素子を作製した。具体的には、透光性の絶縁性基板１上に導電層２を形成してから、基板温度２００℃の下で導電層２上にｐ型微結晶シリコン層３１、第１のｉ型アモルファスシリコン層３２Ａ、第２のｉ型アモルファスシリコン層３２Ｂ、およびｎ型半導体層３３をそれぞれプラズマＣＶＤ法により順次積層した。各半導体層の形成条件としては、ＲＦパワーは10W〜50Wであり、ＣＶＤ装置の内圧は0.1〜5.0Torrであり、ガス流量条件は表１に示す通りであった。各半導体層を順次積層した後、スパッタ法にてZnOからなる反射膜４および銀からなる裏面電極５をそれぞれ形成した。このようにしてサンプルＡ１が作製された。
【００６３】
なお、各半導体層の物性は表２および表３に示す通りであった。ここで、各半導体層の光学バンドギャップエネルギーは、吸収係数からタウツプロットにて算出した。但し、ｐ型微結晶シリコンはアモルファスシリコンと結晶シリコンとの中間的な光学的特性を示すので、ｐ型微結晶シリコンのタウツプロットは丸みを帯び、そのプロットには直線部分があまりなく、よって、光学バンドギャップエネルギーを明確に定義できない。そのため、ｐ型微結晶シリコンの光学バンドギャップエネルギーとしては、吸収係数が１０4ｃｍ-1になるエネルギーＥ04を用いた。また、欠陥密度は、CPM法（Constant  Photocurrent  Method：一定光電流測定法）にて測定した。また、活性化エネルギーは、暗導電率の温度依存性により測定した。
【００６４】
【表１】
2013115108.tif 000003
【００６５】
【表２】
2013115108.tif 000004
【００６６】
【表３】
2013115108.tif 000005
【００６７】
得られたサンプルＡ１にＡＭ１．５の擬似太陽光を１００ｍＷ／ｃｍ2のエネルギ密度で照射して、短絡電流密度Jsc、開放電圧Voc、形状因子FF、および光電変換効率Efficiencyを測定した。その結果を表４に示す。
【００６８】
【表４】
2013115108.tif 000006
【００６９】
＜サンプルＢ１＞
サンプルＢ１として図４に示す光電変換素子を作製した。具体的には、ｐ型微結晶シリコン層６１、ｉ型アモルファスシリコン層６２、およびｎ型半導体層６３を形成するさいのガス流量条件を表５に示す通りとしたことを除いては上記サンプルＡ１と同様の方法にしたがって、サンプルＢ１を作製した。つまり、サンプルＢ１の光電変換層５３には、ｉ型アモルファスシリコン層６２が１層のみ設けられていた。
【００７０】
【表５】
2013115108.tif 000007
【００７１】
サンプルＢ１におけるｉ型アモルファスシリコン層６２は、上記サンプルＡ１における第１のｉ型アモルファスシリコン層３２Ａと同様の光学バンドギャップエネルギー（１．７９（ｅＶ））を有していた。また、ｉ型アモルファスシリコン層６２の膜厚は上記サンプルＡ１と同じく５００ｎｍ（＝３０ｎｍ＋４７０ｎｍ）であった。
【００７２】
サンプルＡ１と同様の方法にしたがって、得られたサンプルＢ１の短絡電流密度Jsc、開放電圧Voc、形状因子FF、および光電変換効率Efficiencyを測定した。その結果を表４に示す。
【００７３】
＜サンプルＣ１＞
サンプルＣ１として図４に示す光電変換素子を作製した。具体的には、光電変換層５３を構成するｐ型微結晶シリコン層６１、ｉ型アモルファスシリコン層６２、およびｎ型半導体層６３を形成するさいのガス流量条件を表６に示す通りとしたことを除いては上記サンプルＡ１と同様の方法にしたがって、サンプルＣ１を作製した。つまり、サンプルＣ１の光電変換層５３には、ｉ型アモルファスシリコン層６２が１層のみ設けられていた。
【００７４】
【表６】
2013115108.tif 000008
【００７５】
サンプルＣ１におけるｉ型アモルファスシリコン層６２は、上記サンプルＡ１における第２のｉ型アモルファスシリコン層３２Ｂと同様の光学バンドギャップエネルギー（１．７５（ｅＶ））を有していた。また、ｉ型アモルファスシリコン層６２の膜厚は上記サンプルＡ１と同じく５００ｎｍであった。
【００７６】
サンプルＡ１と同様の方法にしたがって、得られたサンプルＣ１の短絡電流密度Jsc、開放電圧Voc、形状因子FF、および光電変換効率Efficiencyを測定した。その結果を表４に示す。
【００７７】
前述のように、ｉ型半導体層の欠陥密度が低いほど、短絡電流密度、開放電圧、および形状因子は大きくなる。しかしながら、ｐ型半導体層が微結晶Ｓｉからなる場合、ｉ型半導体層の欠陥密度が低いサンプルＣ１では、ｉ型半導体の欠陥密度が高いサンプルＢ１に対して、短絡電流密度は大きいものの、開放電圧、形状因子、および変換効率は小さかった。つまり、サンプルＣ１では、短絡電流密度は予想通りの結果を示したにも関わらず、開放電圧および形状因子は予想される結果とは異なる傾向を示した。サンプルＢ１よりもサンプルＣ１の方が開放電圧が低く形状因子が小さいという結果は、ｐ型微結晶Ｓｉとｉ型半導体層とのヘテロ界面で発生する価電子帯におけるバンドオフセットによるものであると考えられる。詳細には、上記結果は、低欠陥密度のｉ型半導体層の採用により当該ｉ型半導体層の光学バンドギャップエネルギーが小さくなることで、ｐ型μｃ−Ｓｉ：Ｈとｉ型半導体層とのヘテロ界面で生じる価電子帯におけるバンドオフセットが大きくなり、よって、ｉ型半導体層で発生したホールの移動を妨げたことに起因すると考えられる。
【００７８】
サンプルＣ１の開放電圧および形状因子はサンプルＢ１よりも低下したものの、サンプルＣ１の短絡電流密度はサンプルＢ１よりも大きかった。この結果は、サンプルＢ１に対してサンプルＣ１のｉ型半導体層の欠陥密度が低いことに起因すると考えられる。
【００７９】
以上の結果から、ｉ型半導体層を２層以上設け、ｐ型μｃ−Ｓｉ：Ｈに隣接するｉ型半導体層のバンドギャップエネルギーをそれ以外のｉ型半導体層のバンドギャップエネルギーよりも大きくすることで、光電変換素子の特性が改善すると予想される。このことは、サンプルＡ１がサンプルＢ１およびサンプルＣ１よりも良好な特性を示したことからも裏付けられる。
【００８０】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８１】
１  絶縁性基板、２  導電層、３  光電変換層、４  反射膜、５  裏面電極、１３  第２の光電変換層、１４  コンタクト層、３１  ｐ型微結晶半導体層、３２Ａ  第１のｉ型半導体層、３２Ｂ  第２のｉ型半導体層、３３  ｎ型半導体層。
【図１】
2013115108.tif 000009
【図２】
2013115108.tif 000010
【図３】
2013115108.tif 000011
【図４】
2013115108.tif 000012