(57)【要約】【課題】応答速度及び効率を向上させることができる裏面入射型半導体受光素子を得る。【解決手段】ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰ層２、ＩｎＧａＡｓ光吸収層３、アンドープＩｎＰ層４が順に設けられている。アンドープＩｎＰ層４の一部にＺｎドープのｐ型不純物拡散領域５が設けられている。ｎ型ＩｎＰ層２とｐ型不純物拡散領域５がＩｎＧａＡｓ光吸収層３を介してｐｎ接合する部分が、ｎ型ＩｎＰ基板１の裏面から入射した入射光を受ける受光部９である。平面視で受光部９を囲うようにｎ型ＩｎＰ基板１の裏面に溝１０が設けられている。【選択図】図１
2013058656.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板上に設けられた第１導電型の第１の半導体層と、
前記第１の半導体層上に設けられた光吸収層と、
前記光吸収層上に設けられた第２の半導体層と、
前記第２の半導体層の一部に設けられた第２導電型の不純物拡散領域とを備え、
前記第１の半導体層と前記不純物拡散領域が前記光吸収層を介してｐｎ接合する部分が、前記半導体基板の裏面から入射した入射光を受ける受光部であり、
平面視で前記受光部を囲うように前記半導体基板の裏面に溝が設けられていることを特徴とする裏面入射型半導体受光素子。
【請求項２】
前記溝は、前記半導体基板と前記第１の半導体層の界面付近まで設けられていることを特徴とする請求項１に記載の裏面入射型半導体受光素子。
【請求項３】
前記溝の側壁に設けられ、前記入射光を反射する反射膜を更に備えることを特徴とする請求項１又は２に記載の裏面入射型半導体受光素子。
【請求項４】
前記半導体基板の裏面と前記溝の側壁との角度が９０度より小さいことを特徴とする請求項１〜３の何れか１項に記載の裏面入射型半導体受光素子。
【請求項５】
前記半導体基板の裏面の前記溝で囲まれた受光領域に設けられ、前記入射光に対し反射率が１％以下となる低反射膜を更に備えることを特徴とする請求項１〜４の何れか１項に記載の裏面入射型半導体受光素子。
【請求項６】
前記半導体基板の裏面の前記溝で囲まれた受光領域に凸状のレンズが設けられていることを特徴とする請求項１〜５の何れか１項に記載の裏面入射型半導体受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の裏面側から入射光が入射される裏面入射型半導体受光素子に関する。
【背景技術】
【０００２】
近年の情報通信量の増大に伴い、半導体レーザと光ファイバを用いた光伝送システムにおいて、伝送速度の高速化による大容量化が進められている。光伝送システムに用いられる半導体受光素子に対しても、応答速度の向上が強く求められている。光伝送システムに用いられる半導体受光素子は１．３μｍ帯又は１．５５μｍ帯の入射光を吸収する必要があるため、一般にＩｎＰ基板を用いたｐｉｎフォトダイオードが用いられる。
【０００３】
ｐｉｎフォトダイオードの応答速度を向上させるには、受光部（ｐｎ接合部）の面積を小さくして素子容量を低減することが有効である。例えば４０Ｇｂｉｔ／秒での動作を実現するには、受光部の直径を１０μｍ程度にまで縮小する必要がある。
【０００４】
しかし、表面入射型ｐｉｎフォトダイオードでは、素子表面に設けられた電極に入射光が遮られて効率が低下するため、受光径を小さくすることが困難である。従って、１０Ｇｂｉｔ／秒以上の高速応答が求められるシステムには、受光径を小さくしても電極の影響を受けにくい裏面入射型フォトダイオードが適している。
【０００５】
しかし、裏面入射型フォトダイオードでも、今後の４０Ｇｂｉｔ／秒以上の高速応答に対応することが困難になりつつある。また、容量を下げるため光吸収層を厚くすることが考えられるが、光吸収層内で発生する電子と正孔が吸収層内を走行する時間が長くなり、応答特性が悪化してしまう。そこで、素子外部に設けた集光レンズにより光を集光して受光素子に入射させる技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２７０６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
裏面入射型半導体受光素子を製造する際に、半導体基板を薄くすると強度が低下してプロセス中に基板割れが発生する。このため、半導体基板の厚みを１００μｍ程度にする必要がある。従って、集光レンズにより光を集光しても、厚い半導体基板内で入射光が発散して効率が低下する。応答速度を向上させるために受光面積を小さくするほど、半導体基板内での光の発散が無視できなくなる。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、その目的は応答速度及び効率を向上させることができる裏面入射型半導体受光素子を得るものである。
【課題を解決するための手段】
【０００９】
本発明に係る裏面入射型半導体受光素子は、第１導電型の半導体基板と、前記半導体基板上に設けられた第１導電型の第１の半導体層と、前記第１の半導体層上に設けられた光吸収層と、前記光吸収層上に設けられた第２の半導体層と、前記第２の半導体層の一部に設けられた第２導電型の不純物拡散領域とを備え、前記第１の半導体層と前記不純物拡散領域が前記光吸収層を介してｐｎ接合する部分が、前記半導体基板の裏面から入射した入射光を受ける受光部であり、平面視で前記受光部を囲うように前記半導体基板の裏面に溝が設けられていることを特徴とする。
【発明の効果】
【００１０】
本発明により、応答速度及び効率を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る裏面入射型半導体受光素子を示す断面図である。
【図２】本発明の実施の形態１に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図３】本発明の実施の形態１に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図４】本発明の実施の形態１に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図５】本発明の実施の形態１に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図６】本発明の実施の形態１に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図７】本発明の実施の形態１に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図８】本発明の実施の形態２に係る裏面入射型半導体受光素子を示す断面図である。
【図９】本発明の実施の形態３に係る裏面入射型半導体受光素子を示す断面図である。
【図１０】本発明の実施の形態４に係る裏面入射型半導体受光素子を示す断面図である。
【図１１】本発明の実施の形態５に係る裏面入射型半導体受光素子を示す断面図である。
【図１２】本発明の実施の形態６に係る裏面入射型半導体受光素子を示す断面図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る裏面入射型半導体受光素子について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１に係る裏面入射型半導体受光素子を示す断面図である。ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰ層２、ＩｎＧａＡｓ光吸収層３、アンドープＩｎＰ層４が順に設けられている。
【００１４】
アンドープＩｎＰ層４の一部にＺｎドープのｐ型不純物拡散領域５が設けられている。ｐ型不純物拡散領域５の両側にＩｎＰ埋め込み層６が設けられている。アンドープＩｎＰ層４及びＩｎＰ埋め込み層６上にＳｉＮ膜７が設けられている。ＳｉＮ膜７には、ｐ型不純物拡散領域５上に開口が設けられている。この開口を介して、ｐ型不純物拡散領域５上にｐ側オーミック電極８が設けられている。
【００１５】
ｎ型ＩｎＰ層２とｐ型不純物拡散領域５がＩｎＧａＡｓ光吸収層３を介してｐｎ接合する部分が、ｎ型ＩｎＰ基板１の裏面から入射した入射光を受ける受光部９である。平面視で受光部９を囲うようにｎ型ＩｎＰ基板１の裏面に溝１０が設けられている。
【００１６】
ｎ型ＩｎＰ基板１の裏面にｎ側オーミック電極１１が設けられている。ｎ側オーミック電極１１は、平面視で受光部９を内包する開口を有する。このｎ側オーミック電極１１の開口内において溝１０が設けられている。
【００１７】
続いて、実施の形態１に係る裏面入射型半導体受光素子の製造方法を説明する。まず、図２に示すように、ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰ層２、ＩｎＧａＡｓ光吸収層３、アンドープＩｎＰ層４を順に成長させる。
【００１８】
次に、図３に示すように、受光部９を覆うように、直径２０μｍの円状のＳｉＯ２膜１２（膜厚２００ｎｍ）をアンドープＩｎＰ層４上に形成する。このＳｉＯ２膜１２をマスクとして、アンドープＩｎＰ層４の表面からｎ型ＩｎＰ層２の途中までエッチング除去する。なお、ＳｉＯ２膜１２の直径は２０μｍに限らず、必要とする素子容量が実現できるサイズを選択すればよい。
【００１９】
次に、図４に示すように、ＩｎＰ埋め込み層６を埋め込み成長させる。ＩｎＰ埋め込み層６は高抵抗であることが望ましいが、絶縁性のＩｎＰの成長は困難であるため、例えばＦｅやＲｕなどをドーピングする。
【００２０】
次に、図５に示すように、ＳｉＯ２膜１２を除去し、ウェハ表面にＳｉＯ２膜１３を形成する。そして、受光部９においてＳｉＯ２膜１３に開口を形成する。ＳｉＯ２膜１３の上に拡散源となるＺｎＯ膜を成膜し、ウェハ表面から受光部９に直径１０μｍの円状にＺｎを拡散させる。熱拡散処理を行うことでｐ型不純物拡散領域５が形成される。Ｚｎ拡散は、拡散フロントがＩｎＧａＡｓ光吸収層３内に到達するまで行う。
【００２１】
次に、図６に示すように、ＳｉＯ２膜１３やＺｎＯ膜を除去した後、ウェハ表面に表面保護膜としてＳｉＮ膜７を形成する。ｐ型不純物拡散領域５上にｐ側オーミック電極８を形成する。なお、アンドープＩｎＰ層４上に、ＩｎＧａＡｓＰやＩｎＧａＡｓなどＩｎＰよりバンドギャップの小さなコンタクト層を設けてもよい。また、ｐ側オーミック電極８と半導体層との間に一部ＳｉＮ膜７が存在してもよい。
【００２２】
次に、図７に示すように、ｎ型ＩｎＰ基板１を約１００μｍの厚みまで薄くする。平面視で受光部９を囲うようにｎ型ＩｎＰ基板１の裏面に溝１０をエッチングにより形成する。溝１０の直径は約５０μｍ、幅は１０μｍ、深さは約１０μｍである。ｎ型ＩｎＰ基板１の厚みが１００μｍの場合、溝１０の直径を受光部９の直径に対し３０〜５０μｍ程度広くすればよい。
【００２３】
最後に、図１に示すように、ｎ型ＩｎＰ基板１の裏面にｎ側オーミック電極１１を形成する。以上の工程により本実施の形態に係る裏面入射型半導体受光素子が製造される。
【００２４】
続いて、本実施の形態の効果を説明する。入射光は、受光素子から数十〜数百μｍ離れた場所にある光ファイバや光導波路から送られてくるため、ｎ型ＩｎＰ基板１の裏面に垂直に入射する光だけでなく斜め入射する光も含む。そこで、本実施の形態では、平面視で受光部９を囲うようにｎ型ＩｎＰ基板１の裏面に溝１０を設けている。これにより、斜め入射した光が、受光部９を囲う溝１０で全反射して効率よく受光部９に導波される。従って、受光部９に到達する入射光が増加するため、効率が向上する。この効果は、応答速度を向上させるために受光面積を小さくしても得られる。よって、本実施の形態により、応答速度及び効率を向上させることができる。
【００２５】
溝１０が深いほど効率よく光を集光することができるため、溝１０がｎ型ＩｎＰ基板１とｎ型ＩｎＰ層２の界面付近まで設けられていることが望ましい。溝１０内の空気と半導体との境界面での全反射を利用しているため、溝１０の幅は制限されない。
【００２６】
実施の形態２．
図８は、本発明の実施の形態２に係る裏面入射型半導体受光素子を示す断面図である。実施の形態１では溝１０内の空気と半導体との境界面での全反射を利用するが、本実施の形態では入射光を反射する反射膜１４を溝１０の側壁に設けている。
【００２７】
反射膜１４は、例えばＳｉＮ膜とＡｕ膜からなる２層膜である。この反射膜１４のＡｕ膜により溝１０の側壁での反射率を高めることができる。Ａｕ膜の代わりに、例えばＡｇ、Ａｌ、Ｃｕ等の他の金属や、誘電体多層膜等を用いてもよい。ＳｉＮ膜はｎ型ＩｎＰ基板１とＡｕが直接接触し合金化反応することを防ぐ。ＳｉＮ膜の膜厚ｄ（ｎｍ）は、ＳｉＮの屈折率をｎｒ、入射光の波長をλ（ｎｍ）とすると、ｄ＝λ／（４×ｎｒ）を満たすように設定する。
【００２８】
実施の形態３．
図９は、本発明の実施の形態３に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、ｎ型ＩｎＰ基板１の裏面と溝１０の側壁との角度が９０度より小さい。これにより、溝１０の側壁で全反射された入射光が受光部９の中心部へ導かれる。このため、実施の形態１よりも更に効率を向上させることができる。
【００２９】
このような溝１０を形成する方法として、レジストや絶縁膜をエッチングマスクとしてＳｉＣｌ４／ＡｒやＣｌ２／Ａｒ混合ガスでドライエッチングする方法や、臭素とメタノールの混合液でエッチングする方法がある。
【００３０】
実施の形態４．
図１０は、本発明の実施の形態４に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、ｎ型ＩｎＰ基板１の裏面の溝１０で囲まれた受光領域に、１．３〜１．５μｍ帯の波長を持つ入射光に対し反射率が１％以下となる低反射膜１５が設けられている。
【００３１】
低反射膜１５は、ＳｉＮ膜、ＳｉＯ２膜、Ａｌ２Ｏ３膜などの誘電体膜である。低反射膜１５の膜厚は、入射光の中心波長λに対して、λ／（４×ｎｒ）となるように設定されている。ここで、ｎｒは低反射膜１５の屈折率である。
【００３２】
ｎ型ＩｎＰ基板１の裏面の受光領域に低反射膜１５を設けることで、基板裏面における半導体と空気との界面での反射を抑制し、入射光を無駄なく半導体内に導くことができる。
【００３３】
実施の形態５．
図１１は、本発明の実施の形態５に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、ｎ型ＩｎＰ基板１の裏面の溝１０で囲まれた受光領域に凸状のマイクロレンズ１６が設けられている。マイクロレンズ１６により積極的に入射光を受光部９に取り込むことができるため、実施の形態１よりも更に効率を向上させることができる。
【００３４】
実施の形態１の製造方法においてｎ型ＩｎＰ基板１を薄くした後に、受光領域にレジストを形成し、このレジストをマスクとして臭素水と過酸化水素と純水の混合液でエッチングすることでマイクロレンズ１６を形成する。または、受光領域にレジストを形成した後、２００℃程度でベークを行ってレジストを熱だれさせ、その後スパッタエッチングによりレジストがなくなるまでエッチングすることでマイクロレンズ１６を形成する。
【００３５】
実施の形態６．
図１２は、本発明の実施の形態６に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、素子表面側からｎ型ＩｎＰ基板１又はｎ型ＩｎＰ層２まで溝１７が設けられている。溝１７の側壁は絶縁膜１８で覆われている。ｎ側オーミック電極１１は、溝１０の底部でｎ型ＩｎＰ基板１又はｎ型ＩｎＰ層２に接続され、ｐ側オーミック電極８と同一表面上に延びている。
【００３６】
これにより、ｎ側オーミック電極１１とｐ側オーミック電極８の両者をウェハ表面側に設けることができるため、フリップチップボンディングを用いることができる。従って、通常のワイヤ接続に比べてインダクタンスを低減することができ、高速応答特性を得やすい。
【００３７】
なお、上記の実施の形態１〜６では波長が１．３μｍ〜１．５５μｍの入射光を吸収するためＩｎＧａＡｓ光吸収層３を用いているが、必要な波長の入射光を吸収する材料を光吸収層に用いればよい。例えば、波長が１．３μｍ帯の入射光のみを対象とするならば、ＩｎＧａＡｓＰを光吸収層に用いてもよい。
【００３８】
また、上記の実施の形態１〜６ではｐｉｎフォトダイオードを用いているが、ＡＰＤ（アバランシェフォトダイオード）であっても同様の効果が得られる。
【符号の説明】
【００３９】
１  ｎ型ＩｎＰ基板（半導体基板）
２  ｎ型ＩｎＰ層（第１の半導体層）
３  ＩｎＧａＡｓ光吸収層（光吸収層）
４  アンドープＩｎＰ層（第２の半導体層）
５  ｐ型不純物拡散領域（不純物拡散領域）
９  受光部
１０  溝
１４  反射膜
１５  低反射膜
１６  マイクロレンズ（レンズ）
【図１】
2013058656.tif 000003
【図２】
2013058656.tif 000004
【図３】
2013058656.tif 000005
【図４】
2013058656.tif 000006
【図５】
2013058656.tif 000007
【図６】
2013058656.tif 000008
【図７】
2013058656.tif 000009
【図８】
2013058656.tif 000010
【図９】
2013058656.tif 000011
【図１０】
2013058656.tif 000012
【図１１】
2013058656.tif 000013
【図１２】
2013058656.tif 000014