(57)【要約】【課題】低損失で部品数が少なく、サージ電圧を抑制することができるスイッチング電源の提供。【解決手段】ブリッジ回路１３が変換した交流電圧を変圧し、変圧した電圧を二次コイルＬ２，Ｌ３の中間タップから出力する変圧器１４と、二次コイルＬ２，Ｌ３の両端をそれぞれ固定電位に接離する２つの第２スイッチＭ６，Ｍ５とを備え、第２スイッチＭ６，Ｍ５がそれぞれオン／オフして整流した直流電圧を中間タップから出力するスイッチング電源。二次コイルＬ２，Ｌ３の両端にそれぞれ接続され、両端からの電流をそれぞれ通流させる２つのダイオードＤ１，Ｄ２と、その通流させた電流を蓄電するコンデンサＣ２と、コンデンサＣ２及び中間タップ間に接続された第３スイッチＭ７とを備え、第３スイッチＭ７がオンすることにより、コンデンサＣ２から平滑回路Ｌ５へ放電する構成である。【選択図】図１
2013027242.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチを有し、入力された直流電圧をスイッチングにより交流電圧に変換するブリッジ回路と、該ブリッジ回路が変換した交流電圧が一次コイルに印加され、変圧した電圧を二次コイルの中間タップから出力する変圧器と、該二次コイルの両端をそれぞれ固定電位に接離する為の２つの第２スイッチと、前記中間タップから出力された電圧を平滑化する平滑回路とを備え、前記第２スイッチが前記スイッチングに同期した各制御信号によりそれぞれオン／オフすることにより、整流した直流電圧を前記中間タップから出力し、前記平滑回路が平滑化した直流電圧を出力するスイッチング電源において、
前記二次コイルの両端にそれぞれ接続され、該両端からの電流をそれぞれ通流させる２つのダイオードと、該ダイオードがそれぞれ通流させた電流を蓄電するコンデンサと、該コンデンサ及び前記中間タップ間に接続された第３スイッチとを備え、該第３スイッチが前記スイッチングに同期した第２制御信号によりオンすることにより、前記コンデンサから前記平滑回路へ放電するように構成してあることを特徴とするスイッチング電源。
【請求項２】
前記第２制御信号は、前記各制御信号の切替わり部分に基づき作成するように構成してある請求項１記載のスイッチング電源。
【請求項３】
複数のスイッチを有し、入力された直流電圧をスイッチングにより交流電圧に変換するブリッジ回路と、該ブリッジ回路が変換した交流電圧が一次コイルに印加され、変圧した電圧を二次コイルの中間タップから出力する変圧器と、該二次コイルの両端にカソードが、固定電位にアノードがそれぞれ接続された２つのダイオードと、前記中間タップから出力された電圧を平滑化する平滑回路とを備え、該平滑回路が平滑化した直流電圧を出力するスイッチング電源において、
前記二次コイルの両端にそれぞれ接続され、該両端からの電流をそれぞれ通流させる２つの第２ダイオードと、該第２ダイオードがそれぞれ通流させた電流を蓄電するコンデンサと、該コンデンサ及び前記中間タップ間に接続された第２スイッチとを備え、該第２スイッチが前記スイッチングに同期してオンすることにより、前記コンデンサから前記平滑回路へ放電するように構成してあることを特徴とするスイッチング電源。
【請求項４】
前記平滑回路は、前記中間タップからの電流を平滑化するコイルを有し、前記第２スイッチは、該コイルの両端電圧によりオンするように構成してある請求項３記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のスイッチを有するブリッジ回路が、入力された直流電圧を交流電圧に変換し、変換された交流電圧を変圧器が変圧して二次コイルの中間タップから出力し、中間タップから出力された電圧を、平滑回路が平滑化して出力するスイッチング電源に関するものである。
【背景技術】
【０００２】
図１１は、特許文献１に記載されたスイッチング電源装置の構成例を示す回路図である。
このスイッチング電源装置は、コンデンサ２の両端に設けられた入力端子Ｔ１，Ｔ２に与えられた直流電圧Ｖｉｎを、４つのスイッチで構成されたＨ型ブリッジを有するインバータ１が交流電圧に変換する。Ｈ型ブリッジの橋絡部分には、共振用インダクタ４及びトランス３の一次コイルが直列に接続され、インバータ１が変換した交流電圧は、トランス３により変圧され、変圧された交流電圧は、整流回路５により整流される。
【０００３】
整流回路５は、トランス３の二次コイルの一方の端子ＴＡにアノードが接続されたダイオード５１と、二次コイルの他方の端子ＴＢにアノードが接続されたダイオード５２とを備え、ダイオード５１，５２の各カソードが共通接続されている。整流回路５は、整流した直流電圧を、共通接続されたダイオード５１，５２の各カソードから、スナバ回路６へ出力する。
【０００４】
スナバ回路６は、ダイオード５１，５２の共通接続されたカソードに、コンデンサ６１の一方の端子が接続され、コンデンサ６１の他方の端子は、ダイオード６２のアノード、及び回生用インダクタ６３の一方の端子に接続されている。ダイオード６２のカソード、及び回生用インダクタ６３の他方の端子は、トランス３の二次コイルの中間タップに接続されている。
【０００５】
スナバ回路６でサージ電圧を吸収低減された直流電圧は、平滑回路７で平滑化され、平滑化された直流電圧Ｖｏｕｔは、出力端子Ｔ３，Ｔ４から出力される。
平滑回路７は、スナバ回路６のコンデンサ６１の一方の端子に、インダクタ７１の一方の端子が接続され、インダクタ７１の他方の端子は、出力端子Ｔ３及びコンデンサ７２の一方の端子に接続されている。コンデンサ７２の他方の端子は、出力端子Ｔ４、及びトランス３の二次側コイルの中間タップに接続されている。
【０００６】
このような構成のスイッチング電源装置では、スナバ回路６のコンデンサ６１と、トランス３の一次側に設けられた共振用インダクタ４とにより、ＬＣ直列共振回路を構成しており、これにより、整流回路５のダイオード５１，５２に印加されるサージ電圧を抑制できる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１３７１７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したようなスイッチング電源装置では、スナバ回路６によりサージ電圧を抑制することで、整流回路５のダイオード５１，５２が破損されるのを防止している。しかし、このようなスイッチング電源装置を、大電流を扱うＤＣ／ＤＣコンバータに適用した場合、サージ電圧の原因となるトランス３の二次コイルのインダクタンスが大きい為、スナバ回路６の回生用インダクタ６３に流れる電流が大きく、回生用インダクタ６３での損失が大きいという問題がある。
【０００９】
本発明は、上述したような事情に鑑みてなされたものであり、低損失で部品数が少なく、サージ電圧を抑制することができるスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【００１０】
第１発明に係るスイッチング電源は、複数のスイッチを有し、入力された直流電圧をスイッチングにより交流電圧に変換するブリッジ回路と、該ブリッジ回路が変換した交流電圧が一次コイルに印加され、変圧した電圧を二次コイルの中間タップから出力する変圧器と、該二次コイルの両端をそれぞれ固定電位に接離する為の２つの第２スイッチと、前記中間タップから出力された電圧を平滑化する平滑回路とを備え、前記第２スイッチが前記スイッチングに同期した各制御信号によりそれぞれオン／オフすることにより、整流した直流電圧を前記中間タップから出力し、前記平滑回路が平滑化した直流電圧を出力するスイッチング電源において、前記二次コイルの両端にそれぞれ接続され、該両端からの電流をそれぞれ通流させる２つのダイオードと、該ダイオードがそれぞれ通流させた電流を蓄電するコンデンサと、該コンデンサ及び前記中間タップ間に接続された第３スイッチとを備え、該第３スイッチが前記スイッチングに同期した第２制御信号によりオンすることにより、前記コンデンサから前記平滑回路へ放電するように構成してあることを特徴とする。
【００１１】
このスイッチング電源では、複数のスイッチを有するブリッジ回路が、入力された直流電圧をスイッチングにより交流電圧に変換し、ブリッジ回路が変換した交流電圧が一次コイルに印加される変圧器が、変圧した電圧を二次コイルの中間タップから出力する。２つの第２スイッチが、二次コイルの両端をそれぞれ固定電位に接離し、平滑回路が、中間タップから出力された電圧を平滑化する。第２スイッチが、ブリッジ回路のスイッチングに同期した各制御信号でそれぞれオン／オフすることにより、整流した直流電圧を二次コイルの中間タップから出力し、平滑回路が平滑化した直流電圧を出力する。二次コイルの両端にそれぞれ接続された２つのダイオードが、二次コイルの両端からの電流をそれぞれ通流させ、コンデンサが、２つのダイオードがそれぞれ通流させた電流を蓄電する。コンデンサ及び二次コイルの中間タップ間に接続された第３スイッチが、ブリッジ回路のスイッチングに同期した第２制御信号によりオンすることにより、コンデンサから平滑回路へ放電する。
【００１２】
第２発明に係るスイッチング電源は、前記第２制御信号は、前記各制御信号の切替わり部分に基づき作成するように構成してあることを特徴とする。
【００１３】
このスイッチング電源では、第３スイッチをオン／オフする第２制御信号は、第２スイッチの各制御信号の切替わり部分に基づき作成する。
【００１４】
第３発明に係るスイッチング電源は、複数のスイッチを有し、入力された直流電圧をスイッチングにより交流電圧に変換するブリッジ回路と、該ブリッジ回路が変換した交流電圧が一次コイルに印加され、変圧した電圧を二次コイルの中間タップから出力する変圧器と、該二次コイルの両端にカソードが、固定電位にアノードがそれぞれ接続された２つのダイオードと、前記中間タップから出力された電圧を平滑化する平滑回路とを備え、該平滑回路が平滑化した直流電圧を出力するスイッチング電源において、前記二次コイルの両端にそれぞれ接続され、該両端からの電流をそれぞれ通流させる２つの第２ダイオードと、該第２ダイオードがそれぞれ通流させた電流を蓄電するコンデンサと、該コンデンサ及び前記中間タップ間に接続された第２スイッチとを備え、該第２スイッチが前記スイッチングに同期してオンすることにより、前記コンデンサから前記平滑回路へ放電するように構成してあることを特徴とする。
【００１５】
このスイッチング電源では、複数のスイッチを有するブリッジ回路が、入力された直流電圧をスイッチングにより交流電圧に変換し、ブリッジ回路が変換した交流電圧が一次コイルに印加される変圧器が、変圧した電圧を二次コイルの中間タップから出力する。２つのダイオードが、二次コイルの両端にカソードが、固定電位にアノードがそれぞれ接続され、平滑回路が、二次コイルの中間タップから出力された電圧を平滑化し、平滑化した直流電圧を出力する。二次コイルの両端にそれぞれ接続された２つの第２ダイオードが、二次コイルの両端からの電流をそれぞれ通流させ、コンデンサが、第２ダイオードがそれぞれ通流させた電流を蓄電する。コンデンサ及び二次コイルの中間タップ間に接続された第２スイッチが、ブリッジ回路のスイッチングに同期してオンすることにより、コンデンサから平滑回路へ放電する。
【００１６】
第４発明に係るスイッチング電源は、前記平滑回路は、前記中間タップからの電流を平滑化するコイルを有し、前記第２スイッチは、該コイルの両端電圧によりオンするように構成してあることを特徴とする。
【００１７】
このスイッチング電源では、平滑回路は、コイルが二次コイルの中間タップからの電流を平滑化し、第２スイッチは、コイルの両端電圧によりオンする。
【発明の効果】
【００１８】
本発明に係るスイッチング電源によれば、低損失で部品数が少なく、サージ電圧を抑制することができるスイッチング電源を実現することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係るスイッチング電源の実施の形態の要部構成を示す回路図である。
【図２】本発明に係るスイッチング電源の動作例を示す説明図である。
【図３】本発明に係るスイッチング電源の動作例を示すタイミングチャートである。
【図４】制御信号作成部の構成例を示すブロック図である。
【図５】制御信号作成部の動作例を示すタイミングチャートである。
【図６】図１に示すスイッチング電源の実際の動作例を示す説明図である。
【図７】図１に示すスイッチング電源の実際の動作例を示す波形図である。
【図８】従来のスイッチング電源の動作例を示す波形図である。
【図９】本発明に係るスイッチング電源の実施の形態の要部構成を示す回路図である。
【図１０】本発明に係るスイッチング電源の動作例を示すタイミングチャートである。
【図１１】従来のスイッチング電源装置の構成例を示す回路図である。
【発明を実施するための形態】
【００２０】
以下に、本発明をその実施の形態を示す図面に基づき説明する。
（実施の形態１）
図１は、本発明に係るスイッチング電源の実施の形態１の要部構成を示す回路図である。
このスイッチング電源は、４つのＮチャネルＭＯＳ型ＦＥＴ（Field-Effect Transistor、スイッチ）Ｍ１〜Ｍ４により構成され、与えられた直流電圧を交流電圧に変換するＨ型ブリッジ回路１３を備えている。Ｈ型ブリッジ回路１３は、変圧器１４の一次コイルＬ１により橋絡され、変圧器１４の二次コイルは、中間タップにより分けられた２つのコイルＬ２，Ｌ３により構成されている。
【００２１】
コイルＬ２，Ｌ３の各一方の端部は、中間タップで接続され、コイルＬ２，Ｌ３の各他方の端部は、ＮチャネルＭＯＳ型ＦＥＴである整流素子（第２スイッチ）Ｍ６，Ｍ５のドレインにそれぞれ接続されている。
整流素子Ｍ６のソースは接地され、ゲートは、抵抗Ｒ３を通じて接地され、抵抗Ｒ４を通じて定電圧源Ｖ１に接続されている。
整流素子Ｍ５のソースは接地され、ゲートは、抵抗Ｒ２を通じて接地され、抵抗Ｒ５を通じて定電圧源Ｖ２に接続されている。
【００２２】
コイルＬ２，Ｌ３の各他方の端部は、また、ダイオードＤ１，Ｄ２のアノードにそれぞれ接続され、ダイオードＤ１，Ｄ２のカソードは、コンデンサＣ２の一方の端子に共通接続されている。コンデンサＣ２の他方の端子は接地されている。
コンデンサＣ２の一方の端子は、また、ＮチャネルＭＯＳ型ＦＥＴ（第３スイッチ）Ｍ７のドレインに接続され、ＦＥＴＭ７のソースは、変圧器１４の二次コイルＬ２，Ｌ３の中間タップに接続されている。
ダイオードＤ１，Ｄ２、コンデンサＣ２及びＦＥＴＭ７は、変圧器１４の二次コイルＬ２，Ｌ３から発生するサージを吸収するスナバ回路を構成する。
【００２３】
変圧器１４の二次コイルの中間タップは、また、チョークコイル（コイル）Ｌ５の一方の端子に接続され、チョークコイルＬ５の他方の端子は、コンデンサＣ１の一方の端子に接続されている。コンデンサＣ１の他方の端子は接地されている。
チョークコイルＬ５及びコンデンサＣ１は、平滑回路を構成し、平滑回路が平滑化した直流電圧は、このスイッチング電源の出力電圧として、コンデンサＣ１の両端子から出力される。
【００２４】
ＦＥＴＭ１〜Ｍ４及び整流素子Ｍ５，Ｍ６の各ゲートは、制御部１０から各制御信号を与えられる。整流素子Ｍ５，Ｍ６の制御部１０からの各制御信号は、制御信号作成部１１へも与えられ、制御信号作成部１１は、与えられた各制御信号に基づきＦＥＴＭ７の制御信号を作成し、ＦＥＴＭ７のゲートへ与える。
【００２５】
以下に、このような構成のスイッチング電源の動作例を、それを示す図２の説明図、及び図３のタイミングチャートを参照しながら説明する。
Ｈ型ブリッジ回路１３は、制御部１０からの各制御信号により、所定周期でＦＥＴＭ１，Ｍ４とＦＥＴＭ２，Ｍ３とのオン／オフが切替わる。これにより、変圧器１４の一次コイルＬ１に所定周期の交流電圧（電流）が発生し、二次コイルＬ２，Ｌ３に巻線比に応じた交流電圧が誘起される。
【００２６】
ここで、二次コイルＬ２，Ｌ３の中間タップ側でない各端部の電圧がそれぞれマイナスになるタイミングで、整流素子Ｍ６，Ｍ５をそれぞれオンにすると、接地側から二次コイルＬ２，Ｌ３へ電流が流れ、二次コイルＬ２，Ｌ３の各端部の電圧はそれぞれ略０Ｖに維持される。その為、中間タップの電圧は、各端部の電圧がそれぞれマイナスになるべきであった電圧分上昇し、中間タップには、全波整流された直流電圧が発生する。
【００２７】
そのときの例えばプラス電圧側の整流素子Ｍ５のドレイン-ソース間電圧Ｖｄｓには、ＦＥＴＭ１，Ｍ４とＦＥＴＭ２，Ｍ３とのオン／オフが切替わり、一次コイルＬ１の電流の向きが切替わるタイミングで、図３Ａに示すように、サージ電圧が発生する。ここで、二次コイルＬ２，Ｌ３に流れる電流をＩ、二次コイルＬ２，Ｌ３の合成インダクタンスをＬ、合成キャパシタンスをＣとすると、サージ電圧はＩ×√Ｌ／Ｃとなる。
【００２８】
尚、二次コイルＬ２，Ｌ３の中間タップの電圧ＶＬは、図３Ｃに示すように、整流素子Ｍ５のドレイン-ソース間電圧Ｖｄｓ（＝Ｖｔ）（図３Ａ）の１／２である。
サージ電圧が発生したとき、ダイオードＤ２を通じて、サージ電圧分を含む電流がコンデンサＣ２に蓄積され、コンデンサＣ２の充電電圧ＶＣは、図３Ｂに示すように変化する。コンデンサＣ２は、即座に満充電状態になり、以後は放電する迄充電されない。
【００２９】
コンデンサＣ２は、次に一次コイルＬ１の電流の向きが切替わり、プラス電圧側になる整流素子Ｍ６のドレイン-ソース間電圧Ｖｄｓにサージ電圧が発生する迄に、放電する必要がある。
その為、二次コイルＬ２，Ｌ３の中間タップの電圧ＶＬ（図３Ｃ）が立ち下がるときに、図３Ｄに示すように、制御信号作成部１１がＦＥＴＭ７の駆動信号Ｖｇを作成してゲートに与える。ＦＥＴＭ７は、ソース電圧（中間タップの電圧ＶＬ）が立ち下がって、ゲート電圧（Ｖｇ）よりも低いときにオンになる。
【００３０】
これにより、図２の矢印ａに示すように、コンデンサＣ２が、ＦＥＴＭ７、チョークコイルＬ５を通じて放電し、図３Ｅに示すように、その放電電流ＩｄＭ１が流れる。これは、コンデンサＣ２が蓄えたサージ電圧のエネルギーを、チョークコイルＬ５の還流時に、スイッチング電源の出力として放出しており、損失の増加を防止しつつ、サージ電圧を抑制している。
ＦＥＴＭ７は、次に一次コイルＬ１の電流の向きが切替わり、プラス電圧側になる整流素子Ｍ６のドレイン-ソース間電圧Ｖｄｓにサージ電圧が発生するときには、既にオフになっており、サージ電圧分を含む電荷がコンデンサＣ２に蓄積される。
【００３１】
図４は、制御信号作成部１１の構成例を示すブロック図である。
制御信号作成部１１は、整流素子Ｍ５の制御信号Ｖｇｓ５がカソードに与えられるダイオードＤ３と、整流素子Ｍ６の制御信号Ｖｇｓ６がカソードに与えられるダイオードＤ４とを備えている。
制御信号作成部１１は、また、ダイオードＤ３，Ｄ４のアノードが共通接続され、電源電圧Ｖｃｃにより抵抗Ｒ１を通じてプルアップされた入力端子を有するアンプ１２を備えており、アンプ１２の出力端子より、ＦＥＴＭ７の制御信号Ｖｇｓ７（Ｖｇ）を出力する。
【００３２】
図５は、制御信号作成部１１の動作例を示すタイミングチャートである。
整流素子Ｍ５，Ｍ６の制御信号（駆動信号）Ｖｇｓ５，Ｖｇｓ６は、図５Ａ，Ｂに示すように、互いに約半周期ずれてオン／オフを繰り返しているが、オン信号の先端部及び後端部が互いに重なっている。
ダイオードＤ５，Ｄ６及び抵抗Ｒ１は、論理積回路を構成しており、制御信号Ｖｇｓ５，Ｖｇｓ６の何れかがオフのとき、抵抗Ｒ１による電圧降下により、アンプ１２の入力信号は、図５Ｃに示すようにオフである。
【００３３】
制御信号Ｖｇｓ５，Ｖｇｓ６の両方がオン（Ｖｃｃ）であり、オン信号の先端部及び後端部が互いに重なっているとき、抵抗Ｒ１による電圧降下は生じず、アンプ１２の入力信号は、図５Ｃに示すようにオン（Ｖｃｃ）である。アンプ１２は、図５Ｄに示すように、このオン信号を所定時間遅延させて、ＦＥＴ（スイッチデバイス）Ｍ７の制御信号（駆動信号）Ｖｇｓ７として出力する。
【００３４】
図６は、図１に示すスイッチング電源の実際の動作例を示す説明図であり、図７は、この動作例を示す波形図である。尚、この際の、ブリッジ回路１３への入力電圧は２８８Ｖ、スイッチング電源からの出力電流は１００Ａである。
図７Ａに示すように、整流素子Ｍ５のドレイン-ソース間電圧Ｖｄｓにサージ電圧が発生するとき、ＦＥＴＭ７の制御信号Ｖｇｓ７（図７Ｃ）は、二次コイルＬ２，Ｌ３の中間タップの出力電圧ＶＬ（ＦＥＴＭ７のソース電圧）（図７Ｂ）より低いので、ＦＥＴＭ７はオフになっている。
【００３５】
従って、整流素子Ｍ５のドレイン-ソース間電圧Ｖｄｓにサージ電圧が発生する際には、ダイオードＤ２を通じて、サージ電圧分を含む電流Ｉｄ（図７Ｆ）がコンデンサＣ２に流れて蓄積され、コンデンサＣ２の充電電圧ＶＣ（図７Ｄ）が上昇する。
ブリッジ回路１３（図１）のスイッチングに同期して、整流素子Ｍ５のドレイン-ソース間電圧Ｖｄｓ（図７Ａ）が立ち下がるとき、ＦＥＴＭ７の制御信号Ｖｇｓ７（図７Ｃ）はオンになり上昇する。この為、制御信号Ｖｇｓ７（図７Ｃ）は、二次コイルＬ２，Ｌ３の中間タップの出力電圧ＶＬ（ＦＥＴＭ７のソース電圧）（図７Ｂ）より高くなり、ＦＥＴＭ７はオンになる。
【００３６】
ＦＥＴＭ７がオンになると、コンデンサＣ２が放電し、その放電電流Ｉｆｅｔ（図７Ｅ）は、ＦＥＴＭ７を通じてチョークコイルＬ５へ流れる。これにより、コンデンサＣ２の充電電圧ＶＣ（図７Ｄ）が下降する。
ＦＥＴＭ７の制御信号Ｖｇｓ７（図７Ｃ）がオフになり、二次コイルＬ２，Ｌ３の中間タップの出力電圧ＶＬ（ＦＥＴＭ７のソース電圧）（図７Ｂ）より低くなると、ＦＥＴＭ７はオフになる。以下、整流素子Ｍ６側においても、上述した整流素子Ｍ５における動作と同様に実行され、整流素子Ｍ５，６における動作が交互に実行される。
【００３７】
上述したように、ダイオードＤ２を通じて、サージ電圧分を含む電流Ｉｄ（図７Ｆ）がコンデンサＣ２に流れて蓄積されることにより、図７Ａに示すように、サージ電圧を６８Ｖ程度に抑制することができる。ダイオードＤ１，Ｄ２及びコンデンサＣ２を備えない場合のサージ電圧は、図８に示すように１０８Ｖ程度に達する。
【００３８】
（実施の形態２）
図９は、本発明に係るスイッチング電源の実施の形態２の要部構成を示す回路図である。
このスイッチング電源は、４つのＮチャネルＭＯＳ型ＦＥＴ（スイッチ）Ｍ１〜Ｍ４を有するＨ型ブリッジ回路１３（図１、図示省略）から入力された交流電圧が、変圧器１４の一次コイルＬ１（図１、図示省略）に印加され、変圧器１４が変圧した電圧は二次コイルＬ２，Ｌ３の中間タップから出力される。
【００３９】
コイルＬ２，Ｌ３の各一方の端部は、中間タップで接続され、コイルＬ２，Ｌ３の各他方の端部は、整流素子Ｍ６，Ｍ５（図１）に代えて、ダイオードＤ６，Ｄ５のカソードがそれぞれ接続され、ダイオードＤ６，Ｄ５のアノードはそれぞれ接地されている。
ＦＥＴ（第２スイッチ）Ｍ７のゲートは、制御信号作成部１１（図１）に代えて、チョークコイルＬ５の出力側端子に接続され、ＦＥＴＭ７は、ゲート−ソース間電圧Ｖｇｓ（チョークコイルＬ５の両端電圧）によりオン／オフする。
このスイッチング電源のその他の構成は、実施の形態１で説明したスイッチング電源（図１）の構成と同様であるので、同一部分には同一符号を付して、説明を省略する。
【００４０】
以下に、このような構成のスイッチング電源の動作を、それを示す図１０のタイミングチャートを参照しながら説明する。
Ｈ型ブリッジ回路１３（図１）が、所定周期でＦＥＴＭ１，Ｍ４とＦＥＴＭ２，Ｍ３とのオン／オフを切替え、変圧器１４の一次コイルＬ１に所定周期の交流電圧を発生させ、二次コイルＬ２，Ｌ３に巻線比に応じた交流電圧が誘起されるのは、実施の形態１で説明したスイッチング電源と同様である。
【００４１】
ここで、二次コイルＬ２，Ｌ３の中間タップ側でない各端部の電圧がそれぞれマイナスになると、ダイオードＤ６，Ｄ５を通じて、接地側から二次コイルＬ２，Ｌ３へ電流が流れ、二次コイルＬ２，Ｌ３の各端部の電圧はそれぞれ略０Ｖに維持される。その為、中間タップの電圧は、各端部の電圧がそれぞれマイナスになるべきであった電圧分上昇するので、中間タップには、全波整流された直流電圧が発生する。
【００４２】
そのときの例えばプラス電圧側のダイオードＤ５の両端電圧Ｖｄｓには、ＦＥＴＭ１，Ｍ４とＦＥＴＭ２，Ｍ３（図１）とのオン／オフが切替わり、変圧器１４の一次コイルＬ１の電流の向きが切替わるタイミングで、図１０Ａに示すように、サージ電圧が発生する。ここで、二次コイルＬ２，Ｌ３に流れる電流をＩ、二次コイルＬ２，Ｌ３の合成インダクタンスをＬ、合成キャパシタンスをＣとすると、サージ電圧はＩ×√Ｌ／Ｃとなる。
また、二次コイルＬ２，Ｌ３の中間タップの電圧ＶＬは、図１０Ｃに示すように、ダイオードＤ５の両端電圧Ｖｄｓ（＝Ｖｔ）（図１０Ａ）の１／２である。
このとき、ダイオード（第２ダイオード）Ｄ２を通じて、サージ電圧分を含む電流がコンデンサＣ２に蓄積され、コンデンサＣ２の充電電圧ＶＣは、図１０Ｂに示すように変化する。コンデンサＣ２は、即座に満充電状態になり、以後は放電する迄充電されない。
【００４３】
コンデンサＣ２は、次に一次コイルＬ１の電流の向きが切替わり、プラス電圧側になるダイオードＤ６の両端電圧Ｖｄｓにサージ電圧が発生する迄に、放電する必要がある。
その為には、図１０Ｃに示すように、二次コイルＬ２，Ｌ３の中間タップの電圧ＶＬが立ち下がるタイミングで、ＦＥＴＭ７がオンになり、コンデンサＣ２が放電すれば良い。
【００４４】
二次コイルＬ２，Ｌ３の中間タップの電圧ＶＬ（図１０Ｃ）は、上述したように、周期的に立ち下がるが、この電圧ＶＬは、平滑回路のチョークコイルＬ５及びコンデンサＣ１により、図１０Ｄに示すように平滑され、中間タップの電圧ＶＬ（＝Ｖｔ／２）より低い出力電圧Ｖｏｕｔとして出力される。
この出力電圧Ｖｏｕｔ（チョークコイルＬ５の出力端子電圧）をＦＥＴＭ７のゲートに与えるので、ＦＥＴＭ７のソース電圧（中間タップの電圧ＶＬ）が立ち下がる際に、ＦＥＴＭ７のゲート-ソース間電圧Ｖｇｓ（チョークコイルＬ５の両端電圧＝Ｖｏｕｔ−ＶＬ）は、図１０Ｅに示すようにプラスになる。
【００４５】
ゲート-ソース間電圧Ｖｇｓがプラスになることにより、ＦＥＴＭ７がオンになり、コンデンサＣ２が、ＦＥＴＭ７及びチョークコイルＬ５を通じて放電する。これは、コンデンサＣ２が蓄えたサージ電圧のエネルギーを、チョークコイルＬ５の還流時に、スイッチング電源の出力として放出しており、損失の増加を防止しつつ、サージ電圧を抑制している。
次に、一次コイルＬ１の電流の向きが切替わり、プラス電圧側になるダイオードＤ６の両端電圧Ｖｄｓにサージ電圧が発生するときには、ＦＥＴＭ７は、ゲート-ソース間電圧Ｖｇｓが０以下になり、既にオフになっているので、サージ電圧分を含む電荷がコンデンサＣ２に蓄積される。
【符号の説明】
【００４６】
１０  制御部
１１  制御信号作成部
１３  Ｈ型ブリッジ回路
１４  変圧器
Ｃ１，Ｃ２  コンデンサ
Ｄ１〜Ｄ６  ダイオード
Ｌ１  一次コイル
Ｌ２，Ｌ３  二次コイル
Ｌ５  チョークコイル（コイル）
Ｍ１〜Ｍ４  ＦＥＴ（スイッチ）
Ｍ５，Ｍ６  整流素子（第２スイッチ）
Ｍ７  ＦＥＴ（第２スイッチ、第３スイッチ）
【図１】
2013027242.tif 000003
【図２】
2013027242.tif 000004
【図３】
2013027242.tif 000005
【図４】
2013027242.tif 000006
【図５】
2013027242.tif 000007
【図６】
2013027242.tif 000008
【図７】
2013027242.tif 000009
【図８】
2013027242.tif 000010
【図９】
2013027242.tif 000011
【図１０】
2013027242.tif 000012
【図１１】
2013027242.tif 000013