(57)【要約】【課題】プロトコルエンティティを管理するタイマに処理が過度に集中せず、処理性能を低下させることのない通信装置および通信装置の制御方法を提供する。【解決手段】制御部１２は、同一時刻にて処理対象となる複数のエンティティを同一のタイマに関連付けて記憶部１３に記憶し、タイマが示す処理時刻において、タイマに関連付けられた複数のエンティティの処理を実行する。制御部１２は、同一時刻にて処理対象となるエンティティの数が、予め設定された上限数より多い場合は、エンティティの処理数が上限数に達した時点でエンティティの処理を終了するように制御し、同一時刻にて処理対象となる複数のエンティティのうち、未処理のエンティティをタイマの次処理タイミングにて処理するように制御する。【選択図】図１
2013141206.tif 000002
【特許請求の範囲】
【請求項１】
同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する制御部を備え、
前記制御部は、同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された、１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数より多い場合は、前記プロトコルエンティティの処理を終了するように制御することを特徴とする通信装置。
【請求項２】
前記制御部は、同一時刻にて処理対象となる複数のプロトコルエンティティのうち、未処理のプロトコルエンティティを前記タイマの次処理タイミングにて処理するように制御することを特徴とする請求項１に記載の通信装置。
【請求項３】
前記上限数は、前記送信時間間隔に基づいて決定されていることを特徴とする請求項１または２に記載の通信装置。
【請求項４】
同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する制御部を備え、
前記制御部は、同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された、１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数より少ない場合は、前の送信時間間隔で未処理のプロトコルエンティティを処理するように制御することを特徴とする通信装置。
【請求項５】
同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する制御部を備え、
前記制御部は、同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された、１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数より少ない場合は、次の送信時間間隔で上限数を超過するプロトコルエンティティを処理するように制御することを特徴とする通信装置。
【請求項６】
同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する通信装置の制御方法であって、
１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数を予め設定するステップと、
同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された前記上限数より多い場合は、前記プロトコルエンティティの処理を終了するステップと、
を含むことを特徴とする通信装置の制御方法。
【請求項７】
同一時刻にて処理対象となる複数のプロトコルエンティティのうち、未処理のプロトコルエンティティを前記タイマの次処理タイミングにて処理するステップを含むことを特徴とする請求項４に記載の通信装置の制御方法。
【請求項８】
前記上限数は、前記送信時間間隔に基づいて決定されていることを特徴とする請求項４または５に記載の通信装置の制御方法。
【請求項９】
同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する通信装置の制御方法であって、
１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数を予め設定するステップと、
同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された前記上限数より少ない場合は、前の送信時間間隔で未処理のプロトコルエンティティを処理するステップと、
を含むことを特徴とする通信装置の制御方法。
【請求項１０】
同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する通信装置の制御方法であって、
１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数を予め設定するステップと、
同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された前記上限数より少ない場合は、次の送信時間間隔で上限数を超過するプロトコルエンティティを処理するステップと、
を含むことを特徴とする通信装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、通信装置および通信装置の制御方法に関する。
【背景技術】
【０００２】
３ＧＰＰ（Third Generation Partnership Project）の規格に関連するタイマの管理の技術としては、例えば、特許文献１が知られている。また、３ＧＰＰで規格化されている無線通信方式ＬＴＥ（Long Term Evolution）では、論理チャネル毎に次のタイマが規定されている。
ｔ−ＰｏｌｌＲｅｔｒａｎｓｍｉｔ：再送のためにＲＬＣ（Radio Link Control)エンティティの送信側で使用されるタイマ
ｔ−Ｒｅｏｒｄｅｒｉｎｇ：下位レイヤでＲＬＣ  ＰＤＵ（Protocol Data Unit）損失の検出があった時、ＲＬＣエンティティの受信側で使用されるタイマ
ｔ−ＳｔａｔｕｓＰｒｏｈｉｂｉｔ：ＳＴＡＴＵＳ  ＰＤＵの送信を禁止するためにＲＬＣエンティティの受信側で使用されるタイマ
また、各種タイマと論理チャネルとが１対１の関係にあることから、通信装置（基地局）は、論理チャネル毎に全てのタイマの満了を監視しなければならないため、処理負荷が高くなり、また、論理チャネル毎に全てのタイマを記憶するため、メモリ使用量が増加してしまうという問題があった。そのため、同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付けることで処理負荷およびメモリ使用量を低減することが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１２８８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、処理負荷およびメモリ使用量を低減するために、同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付けた場合、プロトコルエンティティを管理するタイマにおいて、タイマの処理タイミングで処理が過度に集中することがあり、そのときには通信装置（基地局）において処理性能が低下して効率的な通信を行うことができないという問題がある。
【０００５】
本発明は、このような問題点に鑑みてなされたものであり、本発明の目的は、プロトコルエンティティを管理するタイマに処理が過度に集中することを回避して、処理性能が低下せず、効率的な通信を行うことを可能とする通信装置および通信装置の制御方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の通信装置は、同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する制御部を備え、前記制御部は、同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された、１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数より多い場合は、前記プロトコルエンティティの処理を終了するように制御する制御部を備えることを特徴とする。
【０００７】
上記本発明の通信装置において、前記制御部は、同一時刻にて処理対象となる複数のプロトコルエンティティのうち、未処理のプロトコルエンティティを前記タイマの次処理タイミングにて処理するように制御することが好ましい。また、上記本発明の通信装置において、前記上限数は、前記送信時間間隔に基づいて決定されることが好ましい。
【０００８】
本発明の通信装置の他の代表的な構成は、同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する制御部を備え、前記制御部は、同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された、１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数より少ない場合は、前の送信時間間隔で未処理のプロトコルエンティティを処理するように制御することを特徴とする。
【０００９】
本発明の通信装置の他の代表的な構成は、同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する制御部を備え、前記制御部は、同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された、１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数より少ない場合は、次の送信時間間隔で上限数を超過するプロトコルエンティティを処理するように制御することを特徴とする。
【００１０】
上述したように本発明の解決手段を装置として説明してきたが、本発明はこれらに実質的に相当する方法、プログラム、プログラムを記録した記憶媒体としても実現し得るものであり、本発明の範囲にはこれらも包含されるものと理解されたい。
【００１１】
例えば、本発明を方法として実現させた本発明の通信装置の制御方法は、同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する通信装置の制御方法であって、１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数を予め設定するステップと、同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された前記上限数より多い場合は、前記プロトコルエンティティの処理を終了するステップとを含むことを特徴とする。
【００１２】
上記本発明の通信装置の制御方法は、同一時刻にて処理対象となる複数のプロトコルエンティティのうち、未処理のプロトコルエンティティを前記タイマの次処理タイミングにて処理するステップを含むことが好ましい。また、上記本発明の通信装置の制御方法において、前記上限数は、前記送信時間間隔に基づいて決定されることが好ましい。
【００１３】
本発明の通信装置の制御方法の他の代表的な構成は、同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する通信装置の制御方法であって、１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数を予め設定するステップと、同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された前記上限数より少ない場合は、前の送信時間間隔で未処理のプロトコルエンティティを処理するステップと、を含むことを特徴とする。
【００１４】
本発明の通信装置の制御方法の他の代表的な構成は、同一時刻にて処理対象となる複数のプロトコルエンティティを同一のタイマに関連付け、前記タイマが示す処理時刻において、前記タイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する通信装置の制御方法であって、１つの送信時間間隔において前記プロトコルエンティティを処理できる上限数を予め設定するステップと、同一時刻にて処理対象となるプロトコルエンティティの数が、予め設定された前記上限数より少ない場合は、次の送信時間間隔で上限数を超過するプロトコルエンティティを処理するステップと、を含むことを特徴とする。
【発明の効果】
【００１５】
本発明に係る通信装置および通信装置の制御方法によれば、プロトコルエンティティを管理するタイマに処理が過度に集中することを回避することができるので、処理性能が低下せず、効率的な通信を行うことができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の一実施形態に係る通信装置の概略構成を示す図である。
【図２】図２は、タイマおよびエンティティの関係を示す図である。
【図３】図３は、タイマ構造体の一例を示す図である。
【図４】図４は、エンティティ構造体の一例を示す図である。
【図５】図５は、タイマおよびエンティティ間のポインタの参照関係を示す図である。
【図６】図６は、図１に示す通信装置の動作フローチャートである。
【図７】図７は、通信装置１の第２実施形態の動作を説明するフローチャートである。
【図８】図８は、第２実施形態の動作を概念的に説明する図である。
【発明を実施するための形態】
【００１７】
本発明の実施の形態について、図面を参照して説明する。
【００１８】
［第１実施形態］
図１は、本発明の一実施形態に係る通信装置の概略構成を示す図である。通信装置１（例えば基地局）は、無線通信方式（例えばＬＴＥ）に対応した通信部１１と、通信装置１全体を制御する制御部１２と、プロトコルエンティティおよびプロトコルエンティティの処理時刻を示すタイマの情報を記憶する記憶部１３とを備える。なお、プロトコルエンティティ（以下、エンティティという）とは、無線通信のプロトコル処理を行う主体であって、例えば、無線レイヤにおけるＲＬＣエンティティやＭＡＣエンティティなどを含むものである。
【００１９】
通信装置１には、１つのＴＴＩ（Transmit Time Interval：送信時間間隔）においてエンティティを処理できる上限数が予め設定されており、この上限数は、記憶部１３に記憶されている。上限数は、ＴＴＩ（送信時間間隔）に基づいて決定される。
【００２０】
制御部１２は、同一時刻にて処理対象となる複数のエンティティを同一のタイマに関連付けて記憶部１３に記憶し、タイマが示す処理時刻において、タイマに関連付けられた複数のエンティティの処理を実行する。また、制御部１２は、同一時刻にて処理対象となるエンティティの数が、予め設定された上限数より多い場合は、エンティティの処理数が上限数に達した時点でエンティティの処理を終了するように制御し、同一時刻にて処理対象となる複数のエンティティのうち、未処理のエンティティをタイマの次処理タイミングにて処理するように制御する。
【００２１】
上述のように、制御部１２は、同一時刻（同一システムフレーム番号かつ同一サブフレーム番号）に処理対象となるエンティティを同じタイマに関連付けて記憶部１３に記憶する。図２は、タイマおよびエンティティの関係を示す図である。制御部１２は、タイマを親タイマＰＴと子タイマＣＴとに分けて管理している。制御部１２は、常に親タイマＰＴを監視している。親タイマＰＴには、直近の子タイマである子タイマＣＴ１のポインタがセットされており、制御部１２は、親タイマＰＴを監視することによって、直近の子タイマＣＴ１を参照することが可能となる。各子タイマＣＴ１〜ＣＴ３には、同一時刻に処理対象となるエンティティが関連付けられている。例えば、直近の子タイマである子タイマＣＴ１には、エンティティＥＮ１〜ＥＮ３という３つのエンティティが関連付けられている。同様に、子タイマＣＴ２およびＣＴ３には、それぞれの時刻におけるエンティティが関連付けられている。
【００２２】
図３は、親タイマおよび子タイマのデータ構造であるタイマ構造体の一例を示す図である。タイマ構造体Ｔｉｍｅｒは、システムフレーム番号ＳＦＮと、サブフレーム番号ｓｕｂｆｒａｍｅと、親タイマが直近の子タイマのポインタを記憶するためのｆｉｒｓｔＴｉｍｅｒＰと、次の子タイマのポインタｎｅｘｔＴｉｍｅｒＰと、最初に実行されるエンティティへのポインタを示すｆｉｒｓｔＥｎｔｉｔｙＰと、関連付けられているエンティティ数を示すｎｕｍＯｆＥｎｔｉｔｉｅｓと、処理済みのエンティティ数を示すｎｕｍＯｆＵｓｅｄＥｎｔｉｔｉｅｓと、を含む。タイマ構造体Ｔｉｍｅｒは、ポインタｎｅｘｔＴｉｍｅｒＰによって、単方向のリスト構造となっている。また、システムフレーム番号ＳＦＮおよびサブフレーム番号ｓｕｂｆｒａｍｅにより、ＬＴＥシステム上での時間は一意に特定される。すなわち、ＬＴＥシステム上での現在時刻（現在のシステムフレーム番号および現在のサブフレーム番号）と、ある子タイマのシステムフレーム番号ＳＦＮおよびサブフレーム番号ｓｕｂｆｒａｍｅとが一致する場合、当該子タイマに関連付けられたエンティティの処理が行われることになる。
【００２３】
図４は、エンティティのデータ構造であるエンティティ構造体Ｅｎｔｉｔｙの一例を示す図である。エンティティ構造体Ｅｎｔｉｔｙは、エンティティを識別する番号であるＥｎｔｉｔｙＩＤと、前のエンティティへのポインタｐｒｅｖＥｎｔｉｔｙＰと、次のエンティティへのポインタｎｅｘｔＥｎｔｉｔｙＰとを含む。エンティティ構造体は、ポインタｐｒｅｖＥｎｔｉｔｙＰおよびポインタｎｅｘｔＥｎｔｉｔｙＰによって、双方向のリスト構造となっている。
【００２４】
図５は、タイマ構造体およびエンティティ構造体の各ポインタの参照関係を示す図である。親タイマＰＴにおいて、タイマ構造体ＴｉｍｅｒのポインタｆｉｒｓｔＴｉｍｅｒＰには、直近の子タイマであるＣＴ１のポインタがセットされている。即ち、制御部１２は、親タイマＰＴのポインタｆｉｒｓｔＴｉｍｅｒＰを通じて、直近の子タイマＣＴ１のシステムフレーム番号ＳＦＮおよびサブフレーム番号ｓｕｂｆｒａｍｅを参照することができる。
【００２５】
各子タイマＣＴ１〜ＣＴ３は、図５に示すとおり、タイマ構造体ＴｉｍｅｒのポインタｎｅｘｔＴｉｍｅｒＰによって単方向のリスト構造となっている。即ち、子タイマＣＴ１のポインタｎｅｘｔＴｉｍｅｒＰは子タイマＣＴ２を参照し、子タイマＣＴ２のポインタｎｅｘｔＴｉｍｅｒＰは子タイマＣＴ３を参照し、子タイマＣＴ３のポインタｎｅｘｔＴｉｍｅｒＰは子タイマＣＴ１を参照している。また、各子タイマＣＴ１〜ＣＴ３において、タイマ構造体ＴｉｍｅｒのポインタｆｉｒｓｔＥｎｔｉｔｙＰには、各子タイマＣＴ１〜ＣＴ３に関連付けられたエンティティのうち、最初に実行されるエンティティへのポインタがセットされている。例えば、子タイマＣＴ１のポインタｆｉｒｓｔＥｎｔｉｔｙＰには、エンティティＥＮ１のポインタがセットされている。
【００２６】
各エンティティＥＮ１〜ＥＮ３は、図５に示すとおり、エンティティ構造体ＥｎｔｉｔｙのポインタｐｒｅｖＥｎｔｉｔｙＰおよびｎｅｘｔＥｎｔｉｔｙＰによって双方向のリスト構造となっている。即ち、エンティティＥＮ１のポインタｎｅｘｔＥｎｔｉｔｙＰはエンティティＥＮ２を参照し、エンティティＥＮ２のポインタｎｅｘｔＥｎｔｉｔｙＰはエンティティＥＮ３を参照し、エンティティＥＮ３のポインタｎｅｘｔＥｎｔｉｔｙＰはエンティティＥＮ１を参照している。また、エンティティＥＮ１のポインタｐｒｅｖＥｎｔｉｔｙＰはエンティティＥＮ３を参照し、エンティティＥＮ２のポインタｐｒｅｖＥｎｔｉｔｙＰはエンティティＥＮ１を参照し、エンティティＥＮ３のポインタｐｒｅｖＥｎｔｉｔｙＰはエンティティＥＮ２を参照している。
【００２７】
図６は、通信装置１の動作フローチャートである。なお、以下のフローチャートの説明において、親タイマＰＴ、子タイマＣＴおよびエンティティＥＮの状態は、図５に示す状態であるものとして説明を行う。
【００２８】
まず事前に、１つの送信時間間隔においてプロトコルエンティティを処理できる上限数を予め設定するステップが行われる。上限数は通信装置の動作プログラムに書き込まれていてもよいし、通信装置の電源投入時などの初期化時に設定してもよい。
【００２９】
システムの実行時（動作時）に制御部１２は、現在時刻（現在のシステムフレーム番号ＳＦＮおよびサブフレーム番号ｓｕｂｆｒａｍｅ）を取得する（ステップＳ１０１）。次に、制御部１２は、現在時刻と親タイマＰＴに登録されている時刻を比較する（ステップＳ１０２）。詳しくは、親タイマＰＴのポインタｆｉｒｓｔＴｉｍｅｒＰを通じて直近の子タイマＣＴ１のシステムフレーム番号ＳＦＮおよびサブフレーム番号ｓｕｂｆｒａｍｅを参照して、現在のシステムフレーム番号ＳＦＮおよびサブフレーム番号ｓｕｂｆｒａｍｅとの比較を行う。そして、それぞれが一致するかどうかを判定する（ステップＳ１０３）。
【００３０】
現在時刻と、親タイマＰＴが参照する直近の子タイマＣＴ１の時刻とが一致しない場合（ステップＳ１０３でＮｏの場合）、制御部１２は、ステップＳ１０２に戻って、更に現在時刻と親タイマＰＴが参照する直近の子タイマＣＴ１の時刻との比較を行う。
【００３１】
現在時刻と親タイマＰＴが参照する直近の子タイマＣＴ１の時刻とが一致する場合（ステップＳ１０３でＹｅｓの場合）、制御部１２は、直近の子タイマＣＴ１の更新処理を開始する（ステップＳ１０４）。まず、制御部１２は、直近の子タイマＣＴ１に関連付けられたエンティティ数ｎｕｍＯｆＥｎｔｉｔｉｅｓおよび処理済みのエンティティ数ｎｕｍＯｆＵｓｅｄＥｎｔｉｔｉｅｓを参照し、有効エンティティ数（処理待ちエンティティ数＝ｎｕｍＯｆＥｎｔｉｔｉｅｓ−ｎｕｍＯｆＵｓｅｄＥｎｔｉｔｉｅｓ）が、上限数（予め設定した１ＴＴＩ処理数）より多いか否かの判定を行う（ステップＳ１０５）。
【００３２】
制御部１２は、有効エンティティ数が上限数より少ない場合（ステップＳ１０３でＮｏの場合）は、リスト順に有効エンティティの数だけエンティティの処理を実行する（ステップＳ１０６）。即ち、制御部１２は、エンティティＥＮ１の処理を行った後、エンティティ構造体のポインタｎｅｘｔＥｎｔｉｔｙＰを参照し、エンティティＥＮ２およびエンティティＥＮ３の処理を順次行う。なお、制御部１２は、エンティティＥＮ１の処理を行った後、エンティティ構造体のポインタｐｒｅｖＥｎｔｉｔｙＰを参照し、エンティティＥＮ３およびエンティティＥＮ２の順に処理を行うこともできる。
【００３３】
さらに、制御部１２は、リストの全てのエンティティの処理が終了した時点で、親タイマＰＴのポインタｆｉｒｓｔＴｉｍｅｒＰを次の子タイマである子タイマＣＴ２に切り替える（ステップＳ１０９）。つまり、親タイマ構造体のｆｉｒｓｔＴｉｍｅｒＰを子タイマ構造体のｎｅｘｔＴｉｍｅｒＰに更新する。
【００３４】
制御部１２は、有効エンティティ数が上限数より多い場合（ステップＳ１０５でＹｅｓの場合）は、リスト順にエンティティの処理を実行し、上限数に達した時点でエンティティの処理を終了する（ステップＳ１０７）。即ち、制御部１２は、上限数が２であれば、エンティティＥＮ１の処理を行った後、エンティティ構造体のポインタｎｅｘｔＥｎｔｉｔｙＰを参照して、エンティティＥＮ２の処理を実行した時点で処理を終了する。なお、制御部１２は、エンティティＥＮ１の処理を行った後、エンティティ構造体のポインタｐｒｅｖＥｎｔｉｔｙＰを参照して、エンティティＥＮ３の処理を実行した時点で処理を終了することもできる。
【００３５】
そして、制御部１２は、リストの最後に処理したエンティティの次のエンティティ（ｎｅｘｔＥｎｔｉｔｙＰ）を子タイマ構造体内のｆｉｒｓｔＥｎｔｉｔｙＰに更新する（ステップＳ１０８）。残りの未処理のエンティティは、この子タイマ構造体の次処理タイミングにて、ｆｉｒｓｔＥｎｔｉｔｙＰから処理が実行される。
【００３６】
さらに、制御部１２は、上限数に達した時点で、親タイマＰＴのポインタｆｉｒｓｔＴｉｍｅｒＰを次の子タイマである子タイマＣＴ２に切り替える（ステップＳ１０９）。つまり、親タイマ構造体のｆｉｒｓｔＴｉｍｅｒＰを子タイマ構造体のｎｅｘｔＴｉｍｅｒＰに更新する。
【００３７】
上述のように、本実施形態によれば、制御部１２は、同一時刻にて処理対象となるエンティティの数が、予め設定された上限数より多い場合は、エンティティの処理数が上限数に達した時点でエンティティの処理を終了するように制御するので、エンティティを管理するタイマに処理が過度に集中することを回避することができ、そのため、処理性能が低下せず、効率的な通信を行うことが可能となる。
【００３８】
本発明を諸図面や実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。従って、これらの変形や修正は本発明の範囲に含まれることに留意されたい。例えば、各構成部、各ステップなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数の構成部やステップなどを１つに組み合わせたり、或いは分割したりすることが可能である。
【００３９】
例えば、制御部１２は、ステップＳ１０９において、親タイマＰＴのポインタｆｉｒｓｔＴｉｍｅｒＰに次の子タイマのポインタをセットする際、同時に、親タイマＰＴのシステムフレーム番号ＳＦＮおよびサブフレーム番号ｓｕｂｆｒａｍｅに、次の子タイマのシステムフレーム番号ＳＦＮおよびサブフレーム番号ｓｕｂｆｒａｍｅをセットしても良い。これにより、ステップＳ１０２などにおいて、制御部１２は、親タイマＰＴのポインタｆｉｒｓｔＴｉｍｅｒＰから子タイマを参照することなく、親タイマＰＴのシステムフレーム番号ＳＦＮおよびサブフレーム番号ｓｕｂｆｒａｍｅと、現在時刻とを直接比較することが可能になる。
【００４０】
また、上記実施形態において、子タイマＣＴを単方向のリスト構造とし、エンティティＥＮを双方向のリスト構造として記載したが、それぞれ、子タイマＣＴを双方向のリスト構造とし、エンティティＥＮを単方向のリスト構造としても良い。
【００４１】
［第２実施形態］
上記第１実施形態においては、同一時刻にて処理対象となるエンティティの数が上限数より多い場合について説明した。第２実施形態では、処理対象となるエンティティの数が上限数より少ない場合を含めて説明する。
【００４２】
図７は通信装置１の第２実施形態の動作を説明するフローチャートである。まず図６に示したフローチャートと同様に、制御部１２が現在時刻を取得し（ステップＳ１０１）、現在時刻と親タイマＰＴの時刻（親タイマＰＴが参照する直近の子タイマＣＴ１の時刻）を比較する（ステップＳ１０２、ステップＳ１０３）。
【００４３】
現在時刻と親タイマＰＴの時刻とが一致する場合には、その子タイマに関連づけられた有効エンティティについて処理を行う（ステップ２０１）。図７においてステップ２０１は一連の処理を示していて、図６のステップＳ１０４−Ｓ１０９までを含んでいる。すなわち制御部１２は、有効エンティティ数が上限数以下であれば全ての有効エンティティを処理し（ステップＳ１０６）、有効エンティティ数が上限数より多ければ上限数のエンティティを処理する（ステップＳ１０７）。そして制御部１２は、最後に処理したエンティティの次のエンティティを子タイマ構造体内のｆｉｒｓｔＥｎｔｉｔｙＰに更新して（ステップＳ１０８）、親タイマのポインタを次の子タイマのポインタに切り替える（ステップＳ１０９）。
【００４４】
現在時刻と親タイマの時刻が一致しない場合、図６のフローチャートでは何もせずにステップＳ１０２に戻った。しかし図７のフローチャートでは、次のステップＳ２０２へと移行する。
【００４５】
次に制御部１２は、ステップＳ２０１で既に処理したエンティティの数が上限数であるか否かを判断する（ステップＳ２０２）。既に処理したエンティティは、上限数より多い数にはならない。既に処理したエンティティが上限数であれば（ステップＳ２０２のｙｅｓ）、そのＴＴＩではそれ以上のエンティティを処理することはできないから、次のステップＳ２０４へと移行する。
【００４６】
既に処理したエンティティが上限数でない（未満である）場合（ステップＳ２０２のｎｏ）、そのＴＴＩでまだ処理する余力がある。そこで前のＴＴＩの未処理エンティティを参照して処理する（ステップＳ２０３）。詳しくは、前のＴＴＩの時刻（システムフレーム番号ＳＦＮおよびサブフレーム番号ｓｕｂｆｒａｍｅ）を取得し、その時刻を有する子タイマＣＴを取得し、その子タイマＣＴの有効エンティティ数（処理待ちエンティティ数＝ｎｕｍＯｆＥｎｔｉｔｉｅｓ−ｎｕｍＯｆＵｓｅｄＥｎｔｉｔｉｅｓ）を取得する。有効エンティティ数が存在する（＞０）場合には、前ＴＴＩの子タイマのｆｉｒｓｔＥｎｔｉｔｙＰから、有効エンティティ数または余力数（上限数−処理数）のいずれか少ない方の数のエンティティを処理する。すなわち、既に処理したエンティティと、追加で処理する未処理エンティティの合計数は、現在のＴＴＩの上限数までである。未処理エンティティを処理したら、前ＴＴＩの子タイマのｆｉｒｓｔＥｎｔｉｔｙＰ、ｎｕｍＯｆＵｓｅｄＥｎｔｉｔｉｅｓを更新する。
【００４７】
次に制御部１２は、ステップＳ２０１、Ｓ２０３で既に処理したエンティティの数が上限数であるか否かを判断する（ステップＳ２０４）。既に処理したエンティティは、上限数より多い数にはならない。既に処理したエンティティが上限数であれば（ステップＳ２０４のｙｅｓ）、そのＴＴＩではそれ以上のエンティティを処理することはできないから、フローを終了する。
【００４８】
既に処理したエンティティが上限数でない（未満である）場合（ステップＳ２０４のｎｏ）、そのＴＴＩでまだ処理する余力がある。そこで次のＴＴＩで上限数を超過するエンティティを処理する（ステップＳ２０５）。詳しくは、次のＴＴＩの時刻（システムフレーム番号ＳＦＮおよびサブフレーム番号ｓｕｂｆｒａｍｅ）を取得し、その時刻を有する子タイマＣＴを取得し、その子タイマＣＴの有効エンティティ数（処理待ちエンティティ数＝ｎｕｍＯｆＥｎｔｉｔｉｅｓ−ｎｕｍＯｆＵｓｅｄＥｎｔｉｔｉｅｓ）を取得する。有効エンティティ数が上限数を超過する場合には、超過数または余力数（上限数−処理数）のいずれか少ない方の数のエンティティを処理する。すなわち、既に処理したエンティティと、追加で処理する前ＴＴＩの未処理エンティティ、追加で処理する次ＴＴＩの超過エンティティの合計数は、現在のＴＴＩの上限数までである。
【００４９】
なお、超過数を上限とすることなく、余力数のみを見て処理する数を決定してもよい。換言すれば、常に「できるだけ」先取りして処理を行うようにしてもよい。
【００５０】
図８は第２実施形態の動作を概念的に説明する図である。図８では、時系列に沿ってＴＴＩ１〜４が並んでいる。ＴＴＩ１〜３には対応する子タイマＣＴ１〜３があり、ＴＴＩ４には対応する子タイマがない（そのＴＴＩで処理対象として予約されたエンティティがない）。上限数が５であるとする。それぞれの子タイマが有する有効エンティティの数を、ＣＴ１は６、ＣＴ２は３、ＣＴ３は７であるとする。
【００５１】
図８の状態において、ＴＴＩ１では有効エンティティ数が処理数より１多いので、１の未処理エンティティが発生する。ＴＴＩ１での処理数は、上限数の５となる。
【００５２】
ＴＴＩ２になったとき、制御部１２はまず子タイマＣＴ２の有効エンティティである３つのエンティティを処理する。処理数が３で余力が２あるので、前ＴＴＩであるＴＴＩ１の未処理エンティティを１つ処理する。処理数が４となってまだ余力が１あるので、次ＴＴＩの子タイマＣＴ３の超過エンティティを参照すると、超過数は７−５＝２である。ＴＴＩ２では余力数１だけ処理して、処理数が上限数の５となる。
【００５３】
ＴＴＩ３では、有効エンティティがもともとは７であったが、既にＴＴＩ２で１つのエンティティが処理されているため、有効エンティティは６となる。そこでＴＴＩ３での処理数は、上限数の５となる。
【００５４】
ＴＴＩ４では、本来は処理すべきエンティティがない。すると有効エンティティは０であり、余力数は上限数の５となる。そこで前ＴＴＩであるＴＴＩ３の未処理エンティティを参照して，処理を行う。なお図８には記載していないが、ＴＴＩ４では次のＴＴＩの超過エンティティも上記と同様に処理する。
【００５５】
以上説明したように、第２実施形態によれば、子タイマに登録されたエンティティの処理負荷をＴＴＩ単位で均一化することができる。第１実施形態の構成であれば、それぞれの子タイマで未処理となったエンティティは、ふたたびその子タイマの順番が回ってくるまで（次処理タイミングまで）待たなくてはならない。しかし第２実施形態によれば、前後のＴＴＩに振り分けて負荷を分散、均一化することができる。したがって、第１実施形態の構成の効果はそのままに、さらに処理の遅延を大幅に低減させることが可能となる。
【符号の説明】
【００５６】
１  通信装置
１１  通信部
１２  制御部
１３  記憶部
ＰＴ  親タイマ
ＣＴ、ＣＴ１〜ＣＴ３  子タイマ
ＥＮ、ＥＮ１〜ＥＮ３  エンティティ
【図１】
2013141206.tif 000003
【図２】
2013141206.tif 000004
【図３】
2013141206.tif 000005
【図４】
2013141206.tif 000006
【図５】
2013141206.tif 000007
【図６】
2013141206.tif 000008
【図７】
2013141206.tif 000009
【図８】
2013141206.tif 000010