(57)【要約】【課題】二次電池の負荷側の放電電流を検出せずとも、二次電池の劣化及び／又は残容量に係る状態を検知することが可能な二次電池の状態検知方法、整流回路並びにＤＣ／ＤＣコンバータを提供する。【解決手段】二次電池２の開放電圧と内部抵抗とを対応付けるテーブルを予めＲＯＭ５２又はＲＡＭ５３に記憶しておき、同期整流回路３０の整流動作を開始する前に二次電池２の電圧（電圧Ａ）を検出し、更に同期整流回路のＦＥＴ３１又は３２をオンして二次電池２の電圧（電圧Ｂ）を検出し、電圧Ａ及び電圧Ｂの差分と電圧Ａとに基づいて二次電池２の内部抵抗を算出する。また、記憶したテーブルに電圧Ａを適用して内部抵抗を特定し、特定した内部抵抗と算出した内部抵抗とを比較することによって、二次電池２の劣化に係る状態を検知する。【選択図】図１
2013253809.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を用いて交流電圧を整流する整流回路で二次電池の劣化及び／又は残容量に係る状態を検知する方法において、
整流動作を開始する前に前記二次電池の電圧を検出し、
前記スイッチング素子をオンし、
オンしている間に前記二次電池の電圧を検出し、
各検出した電圧の差分を算出すること
を特徴とする二次電池の状態検知方法。
【請求項２】
前記整流動作を開始する前に検出した電圧、及び算出した差分に基づいて前記二次電池の内部抵抗を算出すること
を特徴とする請求項１に記載の二次電池の状態検知方法。
【請求項３】
前記スイッチング素子をオンしている間に前記二次電池が放電する電流を検出し、
検出した電流及び算出した差分に基づいて前記二次電池の内部抵抗を算出すること
を特徴とする請求項１に記載の二次電池の状態検知方法。
【請求項４】
前記二次電池について、前記整流動作を開始する前に検出される電圧と、該電圧及び前記スイッチング素子をオンしている間に検出される電圧の差分とを対応付ける情報を予め取得しておき、
前記整流動作を開始する前に検出した電圧及び前記情報に基づいて差分を特定し、
特定した差分及び算出した差分を比較すること
を特徴とする請求項１に記載の二次電池の状態検知方法。
【請求項５】
前記二次電池の電圧及び内部抵抗を対応付ける情報を予め取得しておき、
前記整流動作を開始する前に検出した電圧及び前記情報に基づいて内部抵抗を特定し、
特定した内部抵抗及び算出した内部抵抗を比較すること
を特徴とする請求項２又は３に記載の二次電池の状態検知方法。
【請求項６】
前記整流動作を開始する前に検出した電圧と、前記二次電池の満充電電圧及び放電終止電圧とを比較すること
を特徴とする請求項１から５の何れか１項に記載の二次電池の状態検知方法。
【請求項７】
スイッチング素子を用いて交流電圧を整流する整流回路において、
整流動作を開始する前に前記二次電池の電圧を検出する検出手段と、
前記スイッチング素子をオンする手段と、
該手段がオンしている間に前記二次電池の電圧を検出する手段と、
該手段及び前記検出手段が各検出した電圧の差分を算出する手段と、
該手段が算出した差分及び前記検出手段が検出した電圧に基づいて前記二次電池の内部抵抗を算出する算出手段と
を備えることを特徴とする整流回路。
【請求項８】
前記二次電池の電圧及び内部抵抗を対応付ける情報を記憶する記憶手段と、
前記検出手段が検出した電圧及び前記記憶手段が記憶した情報に基づいて内部抵抗を特定する手段と、
該手段が特定した内部抵抗及び前記算出手段が算出した内部抵抗を比較する手段と
を備えることを特徴とする請求項７に記載の整流回路。
【請求項９】
前記整流回路は、同期整流回路であることを特徴とする請求項７又は８に記載の整流回路。
【請求項１０】
請求項７から９の何れか１項に記載の整流回路と、
直流電圧を交流電圧に変換する変換回路とを備え、
前記変換回路が変換した交流電圧を前記整流器が整流するようにしてあること
を特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を用いて交流電圧を整流する整流回路で二次電池の劣化及び／又は残容量に係る状態を検知する二次電池の状態検知方法、該状態検知方法を実行する整流回路並びにＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
内燃機関を搭載したガソリン車、ディーゼル車等の車両では言うに及ばす、ハイブリッド車（ＨＥＶ）、電気自動車（ＥＶ）等の車両においても、補機類のための電源として二次電池（バッテリ）を欠かすことはできない。このように重要な役割を担う二次電池が持続的に利用可能であるか否かを把握するには、二次電池の残容量、劣化度等の状態を適時検知することが有用である。
【０００３】
例えば、特許文献１では、二次電池、電気二重層キャパシタ等からなる蓄電手段の電圧、電流及び温度を計測値として計測手段から取得し、取得した計測値と、予め記憶手段に記憶した蓄電手段に係る分極電圧、内部抵抗等の特性情報とに基づいて、蓄電手段の状態検知を行う技術が開示されている。
【０００４】
また例えば、特許文献２では、略新品状態における基準バッテリの開放電圧値と内部抵抗との関係を示す第１の情報に基づいて、基準バッテリの開放電圧値とエンジン始動時の放電電圧値との関係を示す基準放電特性を導出し、導出した基準放電特性と、使用開始後のバッテリでエンジンを始動させたときの放電電圧値とに基づいて、使用開始後のバッテリの残容量及び／又は劣化度を導出する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２４２８８０号公報
【特許文献２】特許第４９０７５１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された技術では、蓄電手段の負荷側の放電電流を検出する必要があり、回路が煩雑になる上にコストアップとなる問題があった。また例えばＨＥＶ、ＥＶ等の車両ではセルモータがないため、補機バッテリに対して特許文献２に開示された技術をそのまま適用することができなかった。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、二次電池の負荷側の放電電流を検出せずとも、二次電池の劣化及び／又は残容量に係る状態を検知することが可能な二次電池の状態検知方法、該状態検知方法を実行する整流回路並びにＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る二次電池の状態検知方法は、スイッチング素子を用いて交流電圧を整流する整流回路で二次電池の劣化及び／又は残容量に係る状態を検知する方法において、整流動作を開始する前に前記二次電池の電圧を検出し、前記スイッチング素子をオンし、オンしている間に前記二次電池の電圧を検出し、各検出した電圧の差分を算出することを特徴とする。
【０００９】
本発明に係る二次電池の状態検知方法は、前記整流動作を開始する前に検出した電圧、及び算出した差分に基づいて前記二次電池の内部抵抗を算出することを特徴とする。
【００１０】
本発明に係る二次電池の状態検知方法は、前記スイッチング素子をオンしている間に前記二次電池が放電する電流を検出し、検出した電流及び算出した差分に基づいて前記二次電池の内部抵抗を算出することを特徴とする。
【００１１】
本発明に係る二次電池の状態検知方法は、前記二次電池について、前記整流動作を開始する前に検出される電圧と、該電圧及び前記スイッチング素子をオンしている間に検出される電圧の差分とを対応付ける情報を予め取得しておき、前記整流動作を開始する前に検出した電圧及び前記情報に基づいて差分を特定し、特定した差分及び算出した差分を比較することを特徴とする。
【００１２】
本発明に係る二次電池の状態検知方法は、前記二次電池の電圧及び内部抵抗を対応付ける情報を予め取得しておき、前記整流動作を開始する前に検出した電圧及び前記情報に基づいて内部抵抗を特定し、特定した内部抵抗及び算出した内部抵抗を比較することを特徴とする。
【００１３】
本発明に係る二次電池の状態検知方法は、前記整流動作を開始する前に検出した電圧と、前記二次電池の満充電電圧及び放電終止電圧とを比較することを特徴とする。
【００１４】
本発明に係る整流回路は、スイッチング素子を用いて交流電圧を整流する整流回路において、整流動作を開始する前に前記二次電池の電圧を検出する検出手段と、前記スイッチング素子をオンする手段と、該手段がオンしている間に前記二次電池の電圧を検出する手段と、該手段及び前記検出手段が各検出した電圧の差分を算出する手段と、該手段が算出した差分及び前記検出手段が検出した電圧に基づいて前記二次電池の内部抵抗を算出する算出手段とを備えることを特徴とする。
【００１５】
本発明に係る整流回路は、前記二次電池の電圧及び内部抵抗を対応付ける情報を記憶する記憶手段と、前記検出手段が検出した電圧及び前記記憶手段が記憶した情報に基づいて内部抵抗を特定する手段と、該手段が特定した内部抵抗及び前記算出手段が算出した内部抵抗を比較する手段とを備えることを特徴とする。
【００１６】
本発明に係る整流回路は、前記整流回路は、同期整流回路であることを特徴とする。
【００１７】
本発明に係るＤＣ／ＤＣコンバータは、上述の整流回路と、直流電圧を交流電圧に変換する変換回路とを備え、前記変換回路が変換した交流電圧を前記整流器が整流するようにしてあることを特徴とする
【００１８】
本発明にあっては、整流回路が起動されて整流動作を開始する前に、二次電池の電圧を検出し、更に整流素子としてのスイッチング素子をオンしてその間にもう一度二次電池の電圧を検出し、各検出した電圧の差分に基づいて二次電池の劣化及び／又は残容量に係る状態を検知する。
つまり、整流回路から整流電圧が印加されていないために二次電池の起電力に応じた電圧が検出可能である間に、二次電池の電圧が一度検出される。その後スイッチング素子をオンして二次電池を強制的に放電している間に検出される電圧が、二次電池の起電力から内部抵抗に応じた電圧降下が減算された電圧となるため、二度にわたって検出された電圧の差分が上記の電圧降下と略一致するものとなる。
一方、二次電池の内部抵抗は、二次電池の残容量の低下及び劣化の進行に応じて増大することが知られており、検出された電圧の差分が、二次電池の劣化及び／又は残容量に係る状態を表す指標となるため、この差分に基づいて二次電池の劣化の程度及び／又は残容量の多寡が検知される。
例えば二次電池の劣化の程度が一定の場合は、上述の差分によって二次電池の相対的な残容量（ＳＯＣ＝State Of Charge ）が検知され、二次電池の相対的な残容量が略一定の範囲内に収まっている場合は、上述の差分によって二次電池の劣化度が検知される。一般的には上述の差分によって、二次電池の劣化の程度及び残容量の多寡が総合的に検知される。
【００１９】
本発明にあっては、整流動作を開始する前に検出した電圧と、整流動作を開始する前及びスイッチング素子をオンしている間に各検出した電圧の差分とに基づいて二次電池の内部抵抗を算出して、二次電池の劣化及び／又は残容量に係る状態を検知する。
つまり、二次電池の等価回路が起電力及び内部抵抗の直列回路で表されることから、二次電池の内部抵抗が、整流動作を開始する前に検出した電圧と、上述の差分と、スイッチング素子を含む放電回路の抵抗とを用いて表される（詳細については後述する）。そしてこの内部抵抗により、二次電池の状態の検知が的確に行われる。
【００２０】
本発明にあっては、スイッチング素子をオンしている間に検出した二次電池の放電電流及び上述の差分に基づいて二次電池の内部抵抗を算出して、二次電池の劣化及び／又は残容量に係る状態を検知する。
つまり、二次電池の等価回路が起電力及び内部抵抗の直列回路で表されることから、二次電池の内部抵抗が、上述の差分を上述の放電電流で除算することによって算出される。そしてこの内部抵抗により、二次電池の状態の検知が的確に行われる。
また、スイッチング素子を含む回路の短絡抵抗の大きさと二次電池の内部抵抗の大きさとの違いが大きいために、二次電池の内部抵抗の変化幅に対して、上述の差分の変化幅が小さい場合であっても、内部抵抗を比較的正確に算出して二次電池の状態を検知することができる。
【００２１】
本発明にあっては、整流動作を開始する前に検出される電圧と、整流動作を開始する前及びスイッチング素子をオンしている間に各検出される電圧の差分とを対応付ける情報を予め取得して記憶しておき、整流動作を開始する前に実際に検出した電圧と、記憶した情報とに基づいて、その電圧に予め対応付けられた差分を特定する。そして、特定した差分と上述のとおり算出した差分とを比較することによって、二次電池の劣化及び／又は残容量に係る状態を検知する。
つまり、二次電池の開放電圧と上述の差分とを対応付ける情報が予め記憶される。記憶される情報は、二次電池の使用を開始する前（例えば工場出荷時）に取得されたものであることが好ましい。そして、整流動作を開始する前に検出した電圧に対応付けて記憶手段に記憶されている差分が、二次電池の使用が進む前に予め取得された差分として特定される。
これにより、特定された差分と算出された差分とが同じ開放電圧で、即ち略同一の相対的な残容量で比較されるため、二次電池の劣化度に着目した検知が行われる。
【００２２】
本発明にあっては、二次電池の電圧と内部抵抗とを対応付ける情報を予め取得して記憶手段に記憶しておき、整流動作を開始する前に検出した電圧と、記憶手段に記憶した情報とに基づいて、その電圧に予め対応付けられた内部抵抗を特定する。そして、特定した内部抵抗と上述のとおり算出した内部抵抗とを比較することによって、二次電池の劣化に係る状態を検知する。
つまり、二次電池の開放電圧及び内部抵抗を対応付ける情報が予め記憶手段に記憶される。記憶される情報は、二次電池の使用を開始する前（例えば工場出荷時）に取得されたものであることが好ましい。そして、整流動作を開始する前に検出した電圧に対応付けて記憶手段に記憶されている内部抵抗が、二次電池の使用が進む前に予め取得された内部抵抗として特定される。
これにより、特定された内部抵抗と算出された内部抵抗とが同じ開放電圧で、即ち略同一の相対的な残容量で比較されるため、二次電池の劣化度に着目した検知が行われる。
【００２３】
本発明にあっては、整流動作を開始する前に検出した電圧と、相対的な残容量が１００％，０％に夫々対応する満充電電圧，放電終始電圧とを比較して、二次電池の残容量に係る状態を検知する。
つまり、整流動作を開始する前の二次電池の電圧の高／低が、二次電池の相対的な残容量の大／小に対応するため、満充電電圧及び放電終始電圧との比較によって、二次電池の相対的な残容量に着目した検知が行われる。
【００２４】
本発明にあっては、整流回路が同期整流回路であるため、整流素子として用いられるスイッチング素子のオン／オフを整流動作に同期化させる制御部によって、上述の各手段が実現される。このため、二次電池を放電させるための新たなスイッチング素子及び該スイッチング素子のオン／オフを制御する制御回路の追加が不要となる。
【００２５】
本発明にあっては、直流電圧を交流電圧に変換する変換回路が変換した交流電圧を、上述の整流回路が整流するため、二次電池の負荷側の放電電流を検出せずとも、二次電池の劣化及び／又は残容量に係る状態を検知することが可能な整流回路がＤＣ／ＤＣコンバータに適用される。
【発明の効果】
【００２６】
本発明によれば、二次電池の起電力に応じた電圧が検出可能である間に二次電池の電圧が検出され、その後スイッチング素子をオンして二次電池を強制的に放電している間に、二次電池の起電力から内部抵抗に応じた電圧降下が減算された電圧が検出される。このようにして検出された電圧の差分が、二次電池の劣化及び／又は残容量に係る状態を表す指標となるため、この差分に基づいて二次電池の状態が検知される。
従って、二次電池の負荷側の放電電流を検出せずとも、二次電池の劣化及び／又は残容量に係る状態を検知することが可能となる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態１に係るＤＣ／ＤＣコンバータの概略構成を示すブロック図である。
【図２】ＦＥＴをオンした場合に形成される二次電池の放電回路を示す等価的な回路図である。
【図３】二次電池の開放電圧（開路電圧）と内部抵抗との関係を模式的に示す特性図である。
【図４】鉛蓄電池からなる二次電池の相対的な残容量と開放電圧との関係を模式的に示す特性図である。
【図５】算出した内部抵抗とテーブルから特定した内部抵抗とを比較するＣＰＵの処理手順を示すフローチャートである。
【図６】本発明の実施の形態の変形例１に係るＤＣ／ＤＣコンバータが備える双方向のＡＣ／ＤＣ変換回路の構成を示す回路図である。
【図７】本発明の実施の形態の変形例２に係るＤＣ／ＤＣコンバータの構成を示す回路図である。
【発明を実施するための形態】
【００２８】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態）
図１は、本発明の実施の形態１に係るＤＣ／ＤＣコンバータの概略構成を示すブロック図である。図中１はＤＣ／ＤＣコンバータであり、ＤＣ／ＤＣコンバータ１は、外部から供給される直流電圧を交流電圧に変換するＤＣ／ＡＣ変換回路（請求項に記載の変換回路）１０と、降圧トランス２０を介してＤＣ／ＡＣ変換回路１０から与えられた交流電圧を直流電圧に変換する同期整流回路３０と、変換された直流電圧を平滑する平滑回路４０とを備える。
【００２９】
ＤＣ／ＡＣ変換回路１０は、外部から直流電圧がドレインに印加されるＮチャネル型のＭＯＳＦＥＴ（以下、単にＦＥＴという）１１，１２と、外部の接地電位がソースに接続されるＦＥＴ１３，１４とを有する。ＦＥＴ１１，１２夫々のソースは、ＦＥＴ１３，１４のドレインに接続されている。ＦＥＴ１１，１２，１３，１４は、所謂フルブリッジを構成しており、ＦＥＴ１１，１４とＦＥＴ１２，１３とが時間的に重ならないタイミングで交互にオンする動作を繰り返すことにより、ＦＥＴ１１のソースとＦＥＴ１２のソースとの間に交流電圧が生成される。
【００３０】
降圧トランス２０は、両端がＦＥＴ１１，１２のソースに各別に接続された一次巻線２１と、該一次巻線２１より巻き数が少ない二次巻線２２，２３とを有する。二次巻線２２，２３は巻き数を等しくしてあり、二次巻線２２の他端と二次巻線２３の一端とを接続してセンタータップ２４としてある。
【００３１】
同期整流回路３０は、二次巻線２２の一端にドレインが接続されたＦＥＴ３１（請求項に記載のスイッチング素子）と、二次巻線２３の他端にドレインが接続されたＦＥＴ３２（請求項に記載のスイッチング素子）とを有する。ＦＥＴ３１，３２のソースは、接地電位に接続されている。ＦＥＴ３１（又はＦＥＴ３２）が適時オンすることにより、センタータップ２４から、二次巻線２２の一端に対する他端の電圧（又は二次巻線２３の他端に対する一端の電圧）が脈流として出力される。
【００３２】
平滑回路４０は、降圧トランス２０のセンタータップ２４に一端が接続されたチョークコイル４１と、該チョークコイル４１の他端及び接地電位間に接続された平滑コンデンサ４２とを有する。チョークコイル４１及び平滑コンデンサ４２の接続点は、例えば鉛蓄電池又はリチウムイオン電池からなる二次電池２の正極端子に接続されている。これにより、センタータップ２４からチョークコイル４１の一端に印加された脈流が平滑されて二次電池２に印加される。二次電池２の種類は、上記の２種類に限定されない。
【００３３】
ＤＣ／ＤＣコンバータ１は、また、ＣＰＵ５１を有する制御部５０を備える。ＣＰＵ５１は、プログラム等の情報を記憶するＲＯＭ（請求項に記載の記憶手段）５２、一時的に発生した情報を記憶するＲＡＭ５３、及び各種の時間を並列的に計時するタイマ５４と互いにバス接続されている。ＣＰＵ５１には、また、ＤＣ／ＡＣ変換回路１０が生成する交流電圧をＰＷＭ制御するためのＰＷＭ信号を生成するＰＷＭ回路５５と、同期整流回路３０の整流動作をタイミング制御するためのタイミング信号を生成するタイミング回路５６と、二次電池２の電圧及び放電電流を検出するためのＡ／Ｄ変換回路５７（請求項に記載の検出手段、及び電圧を検出する手段）とがバス接続されている。
【００３４】
ＰＷＭ回路５５は、生成したＰＷＭ信号を、駆動回路１５を介してＦＥＴ１１，１２，１３，１４のゲートに与える。ＰＷＭ信号のデューティ比は、該デューティ比に応じてＤＣ／ＡＣ変換回路１０で生成される交流電圧が降圧トランス２０，同期整流回路３０，平滑回路４０の夫々で降圧，整流，平滑されることにより、最終的に平滑回路４０から所定の直流電圧が出力されるように調整される。
【００３５】
タイミング回路５６は、生成したタイミング信号を、駆動回路３３を介してＦＥＴ３１，３２のゲートに与える。タイミング信号によってＦＥＴ３１（又はＦＥＴ３２）がオンする位相は、二次巻線２２の一端に対する他端の電圧（又は二次巻線２３の他端に対する一端の電圧）が正極性となる位相と一致するように調整される。
【００３６】
Ａ／Ｄ変換回路５７は、二次電池２の正極端子の近傍におけるアナログの電圧をデジタルの電圧値に変換する。Ａ／Ｄ変換回路５７は、また、平滑回路４０及び二次電池２の間の配線に結合する電流センサ５８が検出した二次電池２の放電電流をデジタルの電流値に変換する。
【００３７】
さて、本実施の形態１では、上述したＤＣ／ＤＣコンバータ１の変換動作を開始する前に、二次電池２の劣化及び／又は残容量に係る状態を検知し、例えば劣化の程度が大きい場合、又は相対的な残容量が小さい場合に、図示しない通信手段を用いて外部に所定の報知を行う。上記の状態検知をＤＣ／ＤＣコンバータ１の変換動作が開始される前に行うのは、変換動作が停止している間、二次電池２に対する充電が行われていないために、二次電池２の分極が解消されて電圧が安定している蓋然性が高く、上記の状態を検知する手掛かりが比較的正確に得られるからである。
【００３８】
具体的には、二次電池２の状態を検知する手掛かりを得るために、まず、Ａ／Ｄ変換回路５７を介して二次電池２の電圧を検出する。ここで検出した電圧を、以下では電圧Ａという。その後、同期整流回路３０が有するＦＥＴ３１又はＦＥＴ３２の何れかを短時間オンすることによって二次電池２を大電流で放電させ、そのときの二次電池２の電圧を検出して（ここで検出した電圧を、以下では電圧Ｂという）電圧Ａ及び電圧Ｂの差分を算出する。ＦＥＴ３１又はＦＥＴ３２をオンするときにゲートに与える信号は、ＣＰＵ５１の制御によってタイミング回路５６で生成する。
ＦＥＴ３１又はＦＥＴ３２をオンする前及びオンしている間に二次電池２の電圧及び放電電流から得られる情報について、ＦＥＴ３１をオンする場合を例に挙げて以下に説明する。
【００３９】
図２は、ＦＥＴ３１をオンした場合に形成される二次電池２の放電回路を示す等価的な回路図である。二次電池２の等価回路は、電圧値がＶｂの電圧源と、抵抗値がＲｂの内部抵抗との直列回路で表される。ここでは、二次電池２が充放電されていないときを基準にして説明するため、二次電池２の充放電時に発生する分極を無視する。二次電池２の正極端子には、チョークコイル４１、二次巻線２２及びＦＥＴ３１の直列回路が接続されている。二次電池２の内部抵抗は、二次電池２の状態を検知する上で有用な情報となり得るが、これを直接的に検出することはできない。そこで、間接的に内部抵抗を検出するか、又はそれに代わる情報を検出することとする。
【００４０】
なお、二次電池２には通常何らかの負荷が接続されているが、簡単のために、この負荷が軽負荷であって、略一定の電流を消費する電流シンクとみなせるものとする。従って、ＦＥＴ３１のオン／オフに関わらず、内部抵抗に一定の電圧降下が生じており、上述した電圧Ａ及び電圧Ｂの差分の算出に与える影響が相殺される。但し、二次電池２の開放電圧は、上記一定の電圧降下分だけ低下するため、以下では、Ｖｂ及び開放電圧から上記一定の電圧降下分の値が減算されているものとする。
【００４１】
図２の放電回路で、整流動作の開始前にＦＥＴ３１をオンする場合のオン時間は、整流動作中にＦＥＴ３１をオンする場合のオン時間よりも十分に長くして、チョークコイル４１及び二次巻線２２のリアクタンス成分が無視できるようにする。このときの二次電池２から見たＦＥＴ３１側の抵抗値をＲｓとする。Ｒｓは、チョークコイル４１及び二次巻線２２夫々の抵抗成分の抵抗値と、ＦＥＴ３１のオン抵抗の抵抗値と、これらを接続する配線の抵抗値との加算値であり、略一定の値とみなすことができる。なお、ＦＥＴ３１のオン抵抗による熱損失が、ＦＥＴ３１の許容損失を超えないように留意する。
【００４２】
ＦＥＴ３１をオンした場合にＦＥＴ３１に流れる電流をＩとするとき、Ｉは以下の式（１）で表される。また、ＦＥＴ３１をオンする前の二次電池２の電圧（上述の電圧Ａ）と、オンした場合の二次電池２の電圧（上述の電圧Ｂ）との差分をΔＶとするとき、ΔＶは、ＦＥＴ３１をオンしたときに二次電池２の内部抵抗に生じる電圧降下と等しいから、以下の式（２）で表される。なお、Ｖｂは電圧Ａとして検出される。
【００４３】
Ｉ＝Ｖｂ／（Ｒｓ＋Ｒｂ）・・・・・・・・・・・・・・・・（１）
ΔＶ＝Ｉ×Ｒｂ・・・・・・・・・・・・・・・・・・・・・（２）
【００４４】
次に、式（２）に式（１）を代入してＩを消去することにより、ΔＶは以下の式（３）のように変形される。
【００４５】
ΔＶ＝Ｖｂ×Ｒｂ／（Ｒｓ＋Ｒｂ）
＝Ｖｂ／（Ｒｓ／Ｒｂ＋１）・・・・・・・・・・・・・（３）
【００４６】
式（３）で、ＲｓがＲｂの変化範囲内の適当な値である場合、Ｒｂの大／小の変化に応じて式（３）の右辺の分母全体の値が、１に近い値から１よりも十分大きい値まで小／大に変化するため、右辺全体がＶｂに近い値からＶｂより十分小さい値まで大／小に変化することがわかる。つまり、電圧Ａ及び電圧Ｂの差分であるΔＶが、二次電池２の内部抵抗の変化に対応する情報となり得る。
【００４７】
次に、二次電池２の内部抵抗がどのように変化するかを説明する。
図３は、二次電池２の開放電圧（開路電圧）と内部抵抗との関係を模式的に示す特性図である。図３の縦軸は内部抵抗の大きさを表し、横軸は二次電池２の開放電圧（Ｖ）を表す。図中の実線、破線及び一点鎖線の夫々は、二次電池２の劣化が進行していない場合の特性Ａ、劣化が中程度に進行した場合の特性Ｂ、及び劣化が相当に進行した場合の特性Ｃを示す。Ｒｂ１，Ｒｂ２，Ｒｂ３については後述する。
【００４８】
上述したように、Ｒｓの値をＲｂの変化範囲内の適当な値に調整した場合は、式（３）の関係より、二次電池２の開放電圧（Ｖ）に対するΔＶの特性も概ね図３と類似するものになるから、二次電池２の劣化の進行に応じてΔＶが図３の縦軸の破線方向に大きくなると言える。従って、例えば二次電池２の開放電圧が略一定の範囲内に収まっている場合、ΔＶを算出することにより、ΔＶの大／小（即ち、ΔＶの特性がどれだけ上方／下方にシフトしているか）から二次電池２の劣化の程度の小／大を検知することができる。
【００４９】
ところで、図３の横軸に表される二次電池２の開放電圧は、残容量と深い関係にある。
図４は、鉛蓄電池からなる二次電池２の相対的な残容量と開放電圧との関係を模式的に示す特性図である。他の種類の二次電池についても同様の特性を有する。図４の縦軸は二次電池２の開放電圧（Ｖ）を表し、横軸はＳＯＣ（％）を表す。図中に斜線を施した領域は、ＳＯＣに対する開放電圧が変動する範囲を示している。このように、鉛蓄電池のＳＯＣと開放電圧との間には略直線的な相関関係がある。従って、図３に示す各特性の傾向を見る場合に、横軸をＳＯＣに置き換えて考えることができる（図３の横軸の破線参照）。
【００５０】
つまり、二次電池２のＳＯＣに対するΔＶの特性も概ね図３と類似するものになるため、二次電池２の劣化の程度が略一定の間にＳＯＣが変化する場合、、即ち１つの特性曲線上でΔＶ及びＳＯＣの関係を見る場合、算出したΔＶの大／小から二次電池２のＳＯＣの小／大を検知することができる。ＳＯＣが低下していることを検知した場合、例えば、ＤＣ／ＤＣコンバータ１の変換動作を強制的に開始して、二次電池２の充電を行うこともできる。
【００５１】
なお、図４に示す特性を関数又はテーブルとしてＲＯＭ５２又はＲＡＭ５３に記憶する場合は、整流動作を開始する前に検出した電圧（電圧Ａ）を開放電圧とし、その電圧を、記憶した関数又はテーブルに適用してＳＯＣを特定することによって、ＳＯＣを検知するようにしてもよい。図４に示す特性は、必ずしも関数又はテーブルとして記憶する必要がなく、例えば、満充電電圧，放電終止電圧を１３．０Ｖ，１１．７Ｖとし、夫々の電圧とＳＯＣの１００％，０％とを対応付ける情報のみを記憶してもよい。この場合は、整流動作を開始する前に検出した電圧（電圧Ａ）と１３．０Ｖ，１１．７Ｖとを比較し、比較結果からＳＯＣを補間して検知すればよい。
【００５２】
また、図３に示す内部抵抗の特性Ａに対応するΔＶの特性、即ち、劣化が進行していない二次電池２の開放電圧に対するΔＶの特性を関数又はテーブルとしてＲＯＭ５２又はＲＡＭ５３に記憶しておいてもよい。この場合は、整流動作を開始する前に検出した電圧（電圧Ａ）を開放電圧とし、その電圧を、記憶した関数又はテーブルに適用してΔＶを特定し、特定したΔＶと、電圧Ａ及び電圧Ｂの差分として算出したΔＶとを比較する。これにより、２つのΔＶが同じ開放電圧について比較されるため、比較結果の大／小によって二次電池２の劣化の程度の大／小を検知することができる。
【００５３】
さて、式（３）に戻って、右辺に含まれるＲｓの値がＲｂの変化範囲内の値から大きく外れる場合は、Ｒｂの大／小の変化に応じて右辺全体の値が変化する割合が小さくなり、ΔＶによる二次電池２の状態の検知が困難になる。このような場合であっても、二次電池２の電圧（電圧Ａ及び電圧Ｂ）が比較的正確に検出される場合は、式（３）を変形した以下の式（４）によって二次電池２の内部抵抗が算出できる。そして、算出した内部抵抗が、図３に示すように二次電池２の劣化の進行及び開放電圧の低下（即ち残容量の低下）に応じて増大するものであるため、内部抵抗の大／小から二次電池２の劣化の程度の小／大と、ＳＯＣの小／大とを的確に検知することができる。
【００５４】
Ｒｂ＝ΔＶ×Ｒｓ／（Ｖｂ−ΔＶ）・・・・・・・・・・・・（４）
【００５５】
更に、式（４）でΔＶの値がＶｂの値に近いために算出した内部抵抗の精度が低下する場合は、電流センサ５８を用いて検出した二次電池２の放電電流を、式（２）を変形した以下の式（５）の右辺に代入することにより、比較的正確に内部抵抗を算出して、上述したように二次電池２の状態を検知することができる。
【００５６】
Ｒｂ＝ΔＶ／Ｉ・・・・・・・・・・・・・・・・・・・・・（５）
【００５７】
更にまた、図３に示す特性Ａを関数又はテーブルとしてＲＯＭ５２又はＲＡＭ５３に記憶しておいてもよい。この場合は、整流動作を開始する前に検出した電圧（電圧Ａ）を開放電圧とし、その電圧を、記憶した関数又はテーブルに適用して内部抵抗を特定し、特定した内部抵抗と、上述のとおり算出した内部抵抗とを比較する。これにより、２つの内部抵抗が同じ開放電圧について比較されるため、比較結果の大／小によって二次電池２の劣化の程度の大／小を検知することができる。
【００５８】
例えば、図３に示すように電圧Ａが１２．３Ｖである場合、記憶した関数又はテーブルに電圧Ａを適用して内部抵抗のＲｂ１を特定する。一方、算出した内部抵抗が例えばＲｂ２又はＲｂ３である場合、二次電池２が特性Ｂ又は特性Ｃに対応するところまで劣化していることが検知される。
【００５９】
更にまた、例えば、図３に示す特性Ａ，Ｂ，Ｃを相異なる劣化度に対応する関数又はテーブルとしてＲＯＭ５２又はＲＡＭ５３に記憶しておいてもよい。この場合は、整流動作を開始する前に検出した電圧（電圧Ａ）を開放電圧とし、その電圧を、記憶した関数又はテーブルに適用して３つの内部抵抗（Ｒｂ１，Ｒｂ２，Ｒｂ３）を特定し、特定した３つの内部抵抗と、上述のとおり算出した内部抵抗とを比較する。これにより、例えば、Ｒｂ１，Ｒｂ２から補間される内部抵抗と算出した内部抵抗とが一致する場合、Ｒｂ１，Ｒｂ２に対応する劣化度を内部抵抗と同じように補間して二次電池２の劣化度を算出することができる。
【００６０】
以下では、上述した制御部５０の代表的な動作例を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ５２に予め格納された制御プログラムに従ってＣＰＵ５１により実行される。
図５は、算出した内部抵抗とテーブルから特定した内部抵抗とを比較するＣＰＵ５１の処理手順を示すフローチャートである。図５の処理は、ＤＣ／ＤＣコンバータ１の変換動作の開始前に起動される。ここでは、図３の特性Ａに対応する電圧対内部抵抗のテーブルと、図２及び式（４）に示すＲｓの値とが、予めＲＯＭ５２に記憶してあるものとする。
【００６１】
図５の処理が起動された場合、ＣＰＵ５１は、Ａ／Ｄ変換回路５７を介して二次電池２の電圧を検出する（Ｓ１１）。検出した電圧（電圧Ａ）は、二次電池２の開放電圧として扱う。その後、ＣＰＵ５１は、タイマ５４を用いて計時を開始して（Ｓ１２）、同期整流回路３０のＦＥＴ３１（又はＦＥＴ３２）をオンする（Ｓ１３）。
【００６２】
次いで、ＣＰＵ５１は、所定時間（例えば１ｍｓとするがこれに限定されない）が経過したか否かを判定し（Ｓ１４）、経過するまで待機する（Ｓ１４：ＮＯ）。所定時間が経過した場合（Ｓ１４：ＹＥＳ）、ＣＰＵ５１は、再び二次電池２の電圧を検出した（Ｓ１５）後、同期整流回路３０のＦＥＴ３１（又はＦＥＴ３２）をオフする（Ｓ１６）。
【００６３】
次いで、ＣＰＵ５１は、ステップＳ１１，Ｓ１５で各検出した電圧の差分を算出し（Ｓ１７）、算出した差分（ΔＶ）と、ＲＯＭ５２に記憶したＲｓの値と、ステップＳ１１で検出した電圧Ａ（つまりＶｂ）とを式（４）に適用して内部抵抗を算出する（Ｓ１８）。その後、ＣＰＵ５１は、ステップＳ１１で検出した電圧を、ＲＯＭ５２に記憶してある電圧対内部抵抗のテーブルに適用して内部抵抗を特定する（Ｓ１９）。
【００６４】
次いで、ＣＰＵ５１は、ステップＳ１９で特定した内部抵抗に対するステップＳ１８で算出した内部抵抗の比の値を算出し（Ｓ２１）、算出した比の値が所定の閾値より大きいか否かを判定する（Ｓ２２）。ここでは２つの内部抵抗の比の値を算出して所定の閾値と比較したが、比較方法はこれに限定されるものではない。例えば、２つの内部抵抗の差の値を、電圧Ａの高／低に応じて小／大に設定された閾値と比較するようにしてもよい。
【００６５】
算出した比の値が所定の閾値より大きい場合（Ｓ２２：ＹＥＳ）、ＣＰＵ５１は、図示しない通信手段を用いて外部へ所定の報知を行う（Ｓ２３）。これに対し、算出した比の値が所定の閾値より大きくない場合（Ｓ２２：ＮＯ）、ＣＰＵ５１は、特に何も処理せずに図５の処理を終了する。
【００６６】
以上のように本実施の形態によれば、整流動作を開始する前に二次電池の電圧（電圧Ａ）を検出し、更に同期整流回路のＦＥＴをオンして二次電池の電圧（電圧Ｂ）を検出し、各検出した電圧の差分（ΔＶ）に基づいて二次電池の劣化及び／又は残容量に係る状態を検知する。
つまり、二次電池の起電力に応じた電圧（Ｖｂ）が検出可能である間に検出した電圧と、その後ＦＥＴをオンして二次電池を強制的に放電している間に検出した電圧との差分が、二次電池の劣化及び／又は残容量に係る状態を表す指標となるため、この差分に基づいて二次電池の劣化の程度及び又は残容量の多寡が検知される。
従って、二次電池の負荷側の放電電流を検出せずとも、二次電池の劣化及び／又は残容量に係る状態を検知することが可能となる。
【００６７】
また、整流動作を開始する前に検出した電圧（電圧Ａ）と、整流動作を開始する前及びＦＥＴをオンしている間に各検出した電圧（電圧Ａ，Ｂ）の差分（ΔＶ）とに基づいて二次電池の内部抵抗を算出して、二次電池の劣化及び／又は残容量に係る状態を検知する。
つまり、二次電池の等価回路が起電力（Ｖｂ）及び内部抵抗（Ｒｂ）の直列回路で表されることから、二次電池の内部抵抗が、整流動作を開始する前に検出した電圧（電圧Ａ）と、上述の差分（ΔＶ）と、ＦＥＴを含む放電回路の抵抗（Ｒｓ）とを用いて式（４）で表される。そしてこの内部抵抗により、二次電池の状態の検知を的確に行うことが可能となる。
【００６８】
更に、ＦＥＴをオンしている間に検出した二次電池の放電電流（Ｉ）及び上述の差分（ΔＶ）を式（５）に適用し、二次電池の内部抵抗を算出して二次電池の劣化及び／又は残容量に係る状態を検知する。
つまり、ＦＥＴ子を含む回路の短絡抵抗（Ｒｓ）の値と二次電池の内部抵抗の値との差が大きいために、二次電池の内部抵抗の変化幅に対して、式（３）で算出されるΔＶの変化幅が小さい場合であっても、内部抵抗を比較的正確に算出して二次電池の状態を的確に検知することが可能となる。
【００６９】
更にまた、劣化が進行していない二次電池の開放電圧に対するΔＶの特性を関数又はテーブルとして予めＲＯＭ又はＲＡＭに記憶しておき、整流動作を開始する前に検出した電圧（電圧Ａ＝開放電圧）を、記憶した関数又はテーブルに適用してΔＶを特定する。そして、特定したΔＶと上述のとおり算出した差分（ΔＶ）とを比較することによって、二次電池の劣化及び／又は残容量に係る状態を検知する。
つまり、整流動作を開始する前に検出した開放電圧に対応付けて記憶されているΔＶと、算出した差分（ΔＶ）とを同じ開放電圧で、即ち略同一の相対的な残容量で比較するため、二次電池の劣化度に着目した検知を行うことが可能となる。
【００７０】
更にまた、二次電池の開放電圧と内部抵抗とを対応付ける情報を予めＲＯＭ又はＲＡＭに記憶しておき、整流動作を開始する前に検出した電圧（電圧Ａ＝開放電圧）を、記憶した関数又はテーブルに適用して内部抵抗を特定する。そして、特定した内部抵抗と上述のとおり算出した内部抵抗とを比較することによって、二次電池の劣化に係る状態を検知する。
つまり、整流動作を開始する前に検出した電圧に対応付けて記憶されている内部抵抗と、算出した内部抵抗とを同じ開放電圧で、即ち略同一の相対的な残容量で比較するため、二次電池の劣化度に着目した検知を行うことが可能となる。
【００７１】
更にまた、整流動作を開始する前に検出した電圧と、ＳＯＣが１００％，０％に夫々対応する満充電電圧，放電終始電圧とを比較して、二次電池の残容量に係る状態を検知する。
つまり、整流動作を開始する前の二次電池の開放電圧の高／低が、二次電池のＳＯＣの大／小に対応するため、満充電電圧及び放電終始電圧との比較によって、二次電池の相対的な残容量に着目した検知を行うことが可能となる。
【００７２】
更にまた、整流回路が同期整流回路であるため、整流素子として用いられるＦＥＴの整流動作をタイミング制御する制御部によって、請求項に記載の各手段が実現される。
従って、二次電池を放電させるための新たなスイッチング素子及び該スイッチング素子のオン／オフを制御する制御回路の追加を不要とすることができる。
【００７３】
更にまた、直流電圧を交流電圧に変換するＤＣ／ＡＣ変換回路が変換した交流電圧を同期整流回路が整流するため、二次電池の負荷側の放電電流を検出せずとも、二次電池の劣化及び／又は残容量に係る状態を検知することが可能な整流回路を、ＤＣ／ＤＣコンバータに適用することが可能となる。
【００７４】
（変形例１）
実施の形態に係るＤＣ／ＤＣコンバータ１が、電力の変換方向が一方向のＤＣ／ＡＣ変換回路１０及び同期整流回路３０を備えるのに対し、変形例１に係るＤＣ／ＤＣコンバータ１は、ＤＣ／ＡＣ変換回路１０における電力の変換方向を双方向としてあり、同期整流回路３０に代えて双方向のＡＣ／ＤＣ変換回路６０を備える。ＤＣ／ＡＣ変換回路１０及びＡＣ／ＤＣ変換回路６０は、降圧トランス２０を中心とする変換動作に対象的があるため、以下ではＡＣ／ＤＣ変換回路６０について説明する。
なお、本変形例１では、タイミング回路５６がＰＷＭ信号を生成するＰＷＭ回路として動作する。
【００７５】
図６は、本発明の実施の形態の変形例１に係るＤＣ／ＤＣコンバータ１が備える双方向のＡＣ／ＤＣ変換回路６０の構成を示す回路図である。ＡＣ／ＤＣ変換回路６０は、ドレインがチョークコイル４１の一端に接続されたＦＥＴ６１，６２と、ソースが接地電位に接続されたＦＥＴ６３，６４とを有する。ＦＥＴ６１，６２夫々のソースは、ＦＥＴ６３，６４のドレインに接続されている。また、ＦＥＴ６２のソースは二次巻線２２の一端に接続されており、ＦＥＴ６１のソースは二次巻線２３の他端に接続されている。ＦＥＴ６１，６２，６３，６４（請求項に記載のスイッチング素子）が、所謂フルブリッジを構成している。
【００７６】
ＦＥＴ６１，６２，６３，６４夫々のドレイン及びソース間には、ダイオード６５，６６，６７，６８が逆方向に接続されている。ダイオード６５，６６，６７，６８は、寄生ダイオードであってもよい。ＦＥＴ６１，６２，６３，６４のゲートには、タイミング回路５６が生成したＰＷＭ信号が駆動回路６９を介して与えられる。
【００７７】
ＡＣ／ＤＣ変換回路６０が降圧トランス２０から供給される交流電圧を直流電圧に変換する場合、ＦＥＴ６１，６２，６３，６４はオフしており、ダイオード６５，６６，６７，６８が全波整流回路として動作する。これとは逆に、ＡＣ／ＤＣ変換回路６０が直流電圧を交流電圧に変換する場合、実施の形態におけるＤＣ／ＡＣ変換回路１０の動作と同様に、ＦＥＴ６１，６４とＦＥＴ６２，６３とが時間的に重ならないタイミングで交互にオンする動作を繰り返すことにより、ＦＥＴ６１のソースとＦＥＴ６２のソースとの間に交流電圧が生成される。
【００７８】
さて、上述のように双方向に動作するＡＣ／ＤＣ変換回路６０における変換動作を開始する前に、二次電池２を大電流で放電させるには、ＦＥＴ６１，６４又はＦＥＴ６２，６３をオンすればよい。このときに各ＦＥＴのゲートに与える信号は、ＣＰＵ５１の制御によってタイミング回路５６で生成する。その他、実施の形態に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
以上のように変形例１によれば、実施の形態と同様の効果を奏する。
【００７９】
（変形例２）
実施の形態に係るＤＣ／ＤＣコンバータ１が、降圧トランス２０を用いた絶縁型であるのに対し、変形例２に係るＤＣ／ＤＣコンバータは、非絶縁型の同期整流コンバータである。
【００８０】
図７は、本発明の実施の形態の変形例２に係るＤＣ／ＤＣコンバータの構成を示す回路図である。図中７はＤＣ／ＤＣコンバータであり、ＤＣ／ＤＣコンバータ７は、ハイサイド，ローサイドのスイッチング素子として動作するＦＥＴ（請求項に記載のスイッチング素子）７１，７２と、該ＦＥＴ７１，７２のオン／オフをＣＰＵ７３によって制御する制御回路７４と、ＦＥＴ７１，７２の接続点及び接地電位間に接続されたインダクタ（コイル）７５及びコンデンサ７６の直列回路とを有する。インダクタ７５及びコンデンサ７６の接続点は、二次電池２及び制御回路７４に接続されている。ＦＥＴ７２のドレイン及びソース間には、寄生ダイオード７７が接続されている。ＦＥＴ７１のドレインには、外部から直流電圧が印加される。
【００８１】
制御回路７４がハイサイドのＦＥＴ７１をオンしている間に、ＦＥＴ７１及びインダクタ７５を介してコンデンサ７６及び二次電池２に電流が流れる。また、制御回路７４がローサードのＦＥＴ７２をオンしている間に、ＦＥＴ７２を介してインダクタ７５の電流が環流する。ＦＥＴ７１，７２が共にオフとなるデッドタイムでは、寄生ダイオード７７を介してインダクタ７５の電流が環流する。制御回路７４には、コンデンサ７６の電圧が帰還されており、該コンデンサ７６の電圧が二次電池２の充電電圧となるように、ＦＥＴ７１に対する制御信号のデューティ比が制御される。
【００８２】
さて、上述のＤＣ／ＤＣコンバータ７における変換動作を開始する前に、二次電池２を大電流で放電させるには、ＦＥＴ７２をオンすればよい。このときにＦＥＴ７２のゲートに与える信号は、ＣＰＵ７３の制御によって制御回路で生成する。その他、実施の形態に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
以上のように変形例２によれば、実施の形態と同様の効果を奏する。
【００８３】
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００８４】
１、７  ＤＣ／ＤＣコンバータ
２  二次電池
１０  ＤＣ／ＡＣ変換回路
３０  同期整流回路
３１、３２、６１、６２、６３、６４、７２  ＦＥＴ
５０  制御部
５１、７３  ＣＰＵ
５２  ＲＯＭ
５３  ＲＡＭ
６０  ＡＣ／ＤＣ変換回路
７４  制御回路
【図１】
2013253809.tif 000003
【図２】
2013253809.tif 000004
【図３】
2013253809.tif 000005
【図４】
2013253809.tif 000006
【図５】
2013253809.tif 000007
【図６】
2013253809.tif 000008
【図７】
2013253809.tif 000009