(57)【要約】【課題】製造コストの削減が可能であるとともに、表示品位の劣化を抑制することが可能な液晶表示装置を提供する。【解決手段】第１絶縁基板と、前記第１絶縁基板の内側に位置するとともに第１方向に沿って延出した第１信号配線、第１方向に交差する第２方向に沿って延出した第２信号配線、及び、第２方向に沿って延出した第１主電極を有する第１電極と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する内面に形成されるとともにそのエッジが前記第２信号配線の直上に位置するカラーフィルタと、前記カラーフィルタの前記第１基板と対向する側に不透明な配線材料を用いて形成され前記第１電極を挟んだ両側で第２方向に沿って延出した第２主電極を有する第２電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えた液晶表示装置。【選択図】      図３
2013088555.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁基板と、前記第１絶縁基板の内側に位置するとともに第１方向に沿って延出した第１信号配線、第１方向に交差する第２方向に沿って延出した第２信号配線、及び、第２方向に沿って延出した第１主電極を有する第１電極と、を備えた第１基板と、
第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する内面に形成されるとともにそのエッジが前記第２信号配線の直上に位置するカラーフィルタと、前記カラーフィルタの前記第１基板と対向する側に不透明な配線材料を用いて形成され前記第１電極を挟んだ両側で第２方向に沿って延出した第２主電極を有する第２電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記第２電極は前記カラーフィルタの内面に位置し、前記第２主電極は前記エッジに重なることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第２基板は、さらに、前記カラーフィルタと前記第２電極との間に位置するオーバーコート層を備え、
前記第２電極は前記オーバーコート層の内面に位置し、前記第２主電極は前記エッジの直下に位置することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第２電極は、前記第２信号配線の直上に位置することを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記第２電極は、黒色の導電材料によって形成されたことを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記第２電極は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）のうちの少なくとも１つの金属材料またはいずれかを含む合金を用いて形成されたことを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
【請求項７】
さらに、前記第１基板の外面に配置され第１吸収軸を有する第１偏光板と、
前記第２基板の外面に配置され前記第１吸収軸とクロスニコルの位置関係にある第２吸収軸を有する第２偏光板と、を備え、
前記第１吸収軸は、第１方向と略平行である、または、第２方向と略平行であることを特徴とする請求項１乃至６のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２７１８００号公報
【特許文献２】特開２００９−１９２８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、製造コストの削減が可能であるとともに、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１絶縁基板と、前記第１絶縁基板の内側に位置するとともに第１方向に沿って延出した第１信号配線、第１方向に交差する第２方向に沿って延出した第２信号配線、及び、第２方向に沿って延出した第１主電極を有する第１電極と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する内面に形成されるとともにそのエッジが前記第２信号配線の直上に位置するカラーフィルタと、前記カラーフィルタの前記第１基板と対向する側に不透明な配線材料を用いて形成され前記第１電極を挟んだ両側で第２方向に沿って延出した第２主電極を有する第２電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。
【図４】図４は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの他の断面構造を概略的に示す断面図である。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【０００９】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１０】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１１】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って延出した信号配線に相当する。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って間隔をおいて隣接している。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って延出した信号配線に相当する。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１２】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１３】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１４】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１５】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１６】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。
【００１７】
本実施形態では、共通電極ＣＥは、配線材料、不透明な導電材料、あるいは、遮光性あるいは反射性を有する導電材料によって形成されている。一例として、共通電極ＣＥは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）のうちの少なくとも１つの金属材料またはいずれかを含む合金を用いて形成されている。
【００１８】
画素電極ＰＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されていても良いし、上記の配線材料によって形成されていても良い。
【００１９】
上記の配線材料を用いて形成された共通電極ＣＥの透過率は、ＩＴＯなどの透明導電材料によって形成された電極よりも低く、例えば、１％以下である。また、上記の配線材料を用いて形成された共通電極ＣＥのシート抵抗は、透明導電材料によって形成された電極よりも低い。一例として、１００ｎｍの膜厚のＩＴＯ電極のシート抵抗が約２５Ω／□であるのに対して、１００ｎｍの膜厚のモリブデン・タングステン（ＭｏＷ）電極のシート抵抗は約２Ω／□であり、１００ｎｍの膜厚のアルミニウム・チタン・アルミニウム（Ａｌ／Ｔｉ／Ａｌ）の積層電極のシート抵抗は約０．５Ω／□である。
【００２０】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００２１】
図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２２】
アレイ基板ＡＲは、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。対向基板ＣＴは、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００２３】
図示した例では、画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い縦長の長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って第１ピッチで配置され、それぞれ第１方向Ｘに沿って延出している。補助容量線Ｃ１は、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置し、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って第２ピッチで配置され、それぞれ第２方向Ｙに沿って延出している。
【００２４】
図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、図示した画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【００２５】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと接続されている。この画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。
【００２６】
画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及び副画素電極ＰＢを備えている。主画素電極ＰＡは、第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。副画素電極ＰＢは、第１方向Ｘに沿って直線的に延出している。この副画素電極ＰＢは、補助容量線Ｃ１と重なる領域に位置している。また、副画素電極ＰＢは、第２方向Ｙに沿って略同一の幅を有する帯状に形成されている。図示した例のように、画素電極ＰＥが１本の主画素電極ＰＡを有する構成では、例えば、主画素電極ＰＡはソース配線Ｓ１とソース配線Ｓ２との略中間の位置しており、ソース配線Ｓ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００２７】
このようなアレイ基板ＡＲにおいては、画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１には、液晶層ＬＱの液晶分子を初期配向させるために、第１配向処理方向ＰＤ１に沿って配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１は、第２方向Ｙと略平行である。
【００２８】
共通電極ＣＥは、主共通電極ＣＡＬ及び主共通電極ＣＡＲを備えている。これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第２方向Ｙに沿って直線的に延出している。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。このような主共通電極ＣＡＬ及び主共通電極ＣＡＲは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。
【００２９】
図示した画素ＰＸにおいては、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００３０】
画素電極ＰＥと共通電極ＣＥとの位置関係に着目すると、Ｘ−Ｙ平面内において、両者が互いに重なることなく、両者の間に光が透過可能な透過領域を形成している。すなわち、主画素電極ＰＡと主共通電極ＣＡＬ及び主共通電極ＣＡＲとのそれぞれの延出方向（第２方向Ｙ）は互いに平行であり、主画素電極ＰＡと主共通電極ＣＡＬとの間、及び、主画素電極ＰＡと主共通電極ＣＡＲとの間にそれぞれ透過領域が形成される。Ｘ−Ｙ平面内において、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘに沿った電極間距離は、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘに沿った電極間距離と略同一である。
【００３１】
このような対向基板ＣＴにおいては、共通電極ＣＥは、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるために、第２配向処理方向ＰＤ２に沿って配向処理（例えば、ラビング処理や光配向処理）がなされている。第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、第１配向処理方向ＰＤ１とは互いに平行であって、互いに同じ向きあるいは逆向きである。図示した例では、第２配向処理方向ＰＤ２は、第２方向Ｙと略平行であり、Ｘ−Ｙ平面内において、第１配向処理方向ＰＤ１とは互いに平行であって、互いに同じ向きである。
【００３２】
図３は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００３３】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３４】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内側、つまり対向基板ＣＴと対向する側においてソース配線Ｓ１、ソース配線Ｓ２、主画素電極ＰＡを含む画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第１配向膜ＡＬ１などを備えており、図示しないゲート配線や補助容量線、スイッチング素子なども備えている。
【００３５】
ソース配線Ｓ１及びソース配線Ｓ２は、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１絶縁膜１１の間に配置されている。主画素電極ＰＡを含む画素電極ＰＥは、第２絶縁膜１２の上に形成されている。主画素電極ＰＡは、ソース配線Ｓ１及びソース配線Ｓ２のそれぞれの直上の位置よりもそれらの内側に位置している。
【００３６】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、主画素電極ＰＡを含む画素電極ＰＥや、第２絶縁膜１２などを覆っている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００３７】
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。
【００３８】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０の内側、つまり、アレイ基板ＡＲと対向する側において、カラーフィルタＣＦ１〜ＣＦ３、主共通電極ＣＡＬ及び主共通電極ＣＡＲを含む共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００３９】
カラーフィルタＣＦ１〜ＣＦ３は、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに形成されている。これらのカラーフィルタＣＦ１〜ＣＦ３の各々は、第２方向Ｙに沿って延在し、第１方向Ｘに隣接する各画素ＰＸに対応して配置されている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦ１〜ＣＦ３は、互いに色が異なる。例えば、カラーフィルタＣＦ１は赤色に着色された樹脂材料からなる赤色カラーフィルタであり、赤色画素に対応して配置されている。カラーフィルタＣＦ２は緑色に着色された樹脂材料からなる緑色カラーフィルタであり、緑色画素に対応して配置されている。カラーフィルタＣＦ３は青色に着色された樹脂材料からなる青色カラーフィルタであり、青色画素に対応して配置されている。これらのカラーフィルタ同士の境界は、ソース配線Ｓの直上に位置している。つまり、図示した例では、カラーフィルタＣＦ１のエッジ及びカラーフィルタＣＦ２のエッジはソース配線Ｓ１の直上に位置し、カラーフィルタＣＦ２のエッジ及びカラーフィルタＣＦ３のエッジはソース配線Ｓ２の直上に位置している。
【００４０】
共通電極ＣＥの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、カラーフィルタＣＦ１〜ＣＦ３の内面、つまりアレイ基板ＡＲと対向する側に形成されている。主共通電極ＣＡＬは、ソース配線Ｓ１の直上に位置し、カラーフィルタＣＦ１のエッジ及びカラーフィルタＣＦ２のエッジに重なっている（あるいは、主共通電極ＣＡＬは、カラーフィルタＣＦ１とカラーフィルタＣＦ２との境界の段差を覆っている）。主共通電極ＣＡＲは、ソース配線Ｓ２の直上に位置し、カラーフィルタＣＦ２のエッジ及びカラーフィルタＣＦ３のエッジに重なっている（あるいは、主共通電極ＣＡＲは、カラーフィルタＣＦ２とカラーフィルタＣＦ３との境界の段差を覆っている）。これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲと主画素電極ＰＡとの間の領域は、光が透過可能な透過領域に相当する。
【００４１】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、主共通電極ＣＡＬ及び主共通電極ＣＡＲを含む共通電極ＣＥや、カラーフィルタＣＦ１〜ＣＦ３などを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００４２】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材によって貼り合わせられている。
【００４３】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００４４】
尚、主画素電極ＰＡと主共通電極ＣＡＬとの第１方向Ｘに沿った間隔、及び、主画素電極ＰＡと主共通電極ＣＡＲとの第１方向Ｘに沿った間隔は、液晶層ＬＱの厚さよりも大きく、液晶層ＬＱの厚さの２倍以上の大きさを持つ。
【００４５】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１吸収軸ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。なお、第１偏光板ＰＬ１と第１絶縁基板１０との間に位相差板などの他の光学素子が配置されても良い。
【００４６】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２吸収軸ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。なお、第２偏光板ＰＬ２と第２絶縁基板２０との間に位相差板などの他の光学素子が配置されていても良い。
【００４７】
第１偏光板ＰＬ１の第１吸収軸ＡＸ１と、第２偏光板ＰＬ２の第２吸収軸ＡＸ２とは、略直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その吸収軸が主画素電極ＰＡや主共通電極ＣＡなどの延出方向（本実施形態では第２方向Ｙ）と略平行または略直交するように配置されている。あるいは、一方の偏光板は、例えば、その吸収軸が液晶分子の初期配向方向（本実施形態では第２方向Ｙ）つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。
【００４８】
図２において、（ａ）で示した例では、第２偏光板ＰＬ２は、その第２吸収軸ＡＸ２が第２方向Ｙと平行となるように配置され、また、第１偏光板ＰＬ１は、その第１吸収軸ＡＸ１が第１方向Ｘと平行となるように配置されている。また、図２において、（ｂ）で示した例では、第１偏光板ＰＬ１は、その第１吸収軸ＡＸ１が第２方向Ｙと平行となるように配置され、また、第２偏光板ＰＬ２は、その第２吸収軸ＡＸ２が第１方向Ｘと平行となるように配置されている。
【００４９】
次に、上記構成の液晶表示パネルＬＰＮの動作について図２及び図３を参照しながら説明する。
【００５０】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）では、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００５１】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。
【００５２】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。このように液晶分子ＬＭがスプレイ配向している状態では、基板の法線方向から傾いた方向においても第１配向膜ＡＬ１の近傍の液晶分子ＬＭと第２配向膜ＡＬ２の近傍の液晶分子ＬＭとにより光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００５３】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００５４】
バックライト４からのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００５５】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態（ＯＮ時）では、図３に示したように、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図３に破線で示した電気力線に沿うように回転する。また、図２に示したように、液晶分子ＬＭは、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００５６】
図２に示した例では、画素ＰＸの左下の領域内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の左下を向くように配向する。画素ＰＸの左上の領域内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の左上を向くように配向する。画素ＰＸの右下の領域内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の右下を向くように配向する。画素ＰＸの右上の領域内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の右上を向くように配向する。
【００５７】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置あるいは共通電極ＣＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００５８】
このようなＯＮ時には、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。例えば、第１方向Ｘに平行な直線偏光が液晶表示パネルＬＰＮに入射すると、液晶層ＬＱを通過する際に第１方向Ｘに対して４５°−２２５°方位あるいは１３５°−３１５°方位に配向した液晶分子ＬＭによりλ／２の位相差の影響を受ける（但し、λは液晶層ＬＱを透過する光の波長である）。これにより、液晶層ＬＱを通過した光の偏光状態は、第２方向Ｙに平行な直線偏光となる。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。但し、画素電極あるいは共通電極と重なる位置では、液晶分子が初期配向状態を維持しているため、ＯＦＦ時と同様に黒表示となる。
【００５９】
ところで、隣接する画素間の境界にブラックマトリクスを配置した構成では、その段差の影響が液晶層に及び、画素境界付近で電界が乱れることに伴って液晶分子の配向も乱れるおそれがある。この場合、ＯＮ時において、画素境界付近の液晶分子が初期配向状態を維持できずに、光抜けが発生するおそれがある。また、第２配向膜ＡＬ２に適用する配向処理としてラビング処理を適用した場合、ブラックマトリクスの段差の影響により、画素境界付近でラビング不足が発生することに伴って液晶分子の配向状態が初期配向状態に定まらず、光抜けが発生するおそれがある。
【００６０】
そこで、本実施形態においては、画素境界にブラックマトリクスを配置せず、カラーフィルタＣＦ１〜ＣＦ３のそれぞれのエッジが第２絶縁基板２０の内面２０Ａに位置している。このため、画素境界付近の段差を低減することが可能となる。そして、本実施形態によれば、画素境界に位置する主共通電極ＣＡは、不透明な配線材料を用いて形成されている。このため、カラーフィルタ同士の境界に僅かな段差が形成された場合に、その影響で液晶分子ＬＭの配向が乱れたとしても、主共通電極ＣＡによって光抜けの発生を抑制することが可能となる。これにより、コントラスト比の低減を抑制することが可能となる。また、ブラックマトリクスを省略することができるため、製造コストを削減することが可能となる。
【００６１】
また、本実施形態によれば、共通電極ＣＥは、インジウム（Ｉｎ）を使用しない配線材料によって形成されている。このため、画素電極ＰＥ及び共通電極ＣＥの双方をＩＴＯやＩＺＯによって形成した場合と比較して、インジウムの使用量を低減することが可能となる。また、共通電極ＣＥのみならず画素電極ＰＥについても、インジウム（Ｉｎ）を使用しない導電材料によって形成された場合には、インジウムフリーを実現することが可能となる。
【００６２】
また、本実施形態によれば、共通電極ＣＥが黒色の導電材料によって形成された構成においては、表示面に入射した外光の反射を抑制することができ、表示品位を改善することが可能となる。
【００６３】
また、本実施形態によれば、液晶表示パネルＬＰＮのバックライト側に位置する第１偏光板ＰＬ１の第１吸収軸ＡＸ１は、主共通電極ＣＡの延出方向である第２方向Ｙと略平行、あるいは、第２方向Ｙと略直交している。つまり、液晶表示パネルＬＰＮに入射した直線偏光は、上記の不透明な配線材料によって形成された共通電極ＣＥのエッジの延出方向と略平行であるあるいは略直交する。また、上記のような不透明な配線材料によって形成されているゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓの延出方向は、液晶表示パネルＬＰＮに入射した直線偏光と略平行であるあるいは略直交する。また、画素電極ＰＥも上記の不透明な導電材料によって形成されている場合もあり、主画素電極ＰＡの延出方向は、液晶表示パネルＬＰＮに入射した直線偏光と略平行であるあるいは略直交する。このため、共通電極ＣＥ、ゲート配線Ｇ、補助容量線Ｃ、ソース配線Ｓなどのエッジで反射された直線偏光は、その偏光面が乱れにくくなる。したがって、ＯＦＦ時において、偏光子である第１偏光板ＰＬ１を透過した直線偏光は、液晶表示パネルＬＰＮを透過した際にその偏光面が乱れることなく維持され、検光子である第２偏光板ＰＬ２で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率（あるいは黒輝度）を低減することができ、コントラスト比の低下を抑制することが可能となる。また、共通電極ＣＥの周辺での光漏れ対策のために幅広のブラックマトリクスを設ける必要がなく、透過領域の面積の低減、ＯＮ時の透過率の低減を抑制することが可能となる。したがって、表示品位の劣化を抑制することが可能となる。
【００６４】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと共通電極ＣＥとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、画素電極ＰＥと共通電極ＣＥとの電極間距離を変更することで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。
【００６５】
また、本実施形態によれば、共通電極ＣＥと重なる領域では、透過率が十分に低下している。これは、ゲート配線Ｇ及びソース配線Ｓの直上に位置する共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、隣接する画素間で不所望な横電界が生じないため、共通電極ＣＥと重なる領域の液晶分子ＬＭがＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。つまり、一画素ＰＸをＸ−Ｙ平面で見た場合に、対向基板ＣＴに配置された共通電極ＣＥの内側にアレイ基板ＡＲ上に画素電極ＰＥが配置されているため、一画素内で電気力線の始点と終点をもち、自画素の電気力線が隣接画素に漏れることが無い。このため、例えば、第１方向Ｘに隣接した画素ＰＸ間において液晶層ＬＱに印加される電界が互いに影響を受けることがない。したがって、隣接画素からの電界の影響によって自画素の液晶分子ＬＭが動くことが無く、表示品位の劣化を抑制することができる。また、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００６６】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【００６７】
なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、第１方向Ｘ及び第２方向Ｙを斜めに交差する斜め方向であっても良い。
【００６８】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。
【００６９】
次に、本実施形態の他の構造例について説明する。
【００７０】
図４は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの他の断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００７１】
ここに示した構造例は、図３に示した構造例と比較して、対向基板ＣＴがカラーフィルタＣＦ１〜ＣＦ３と共通電極ＣＥとの間に位置するオーバーコート層ＯＣを備えた点で相違している。
【００７２】
すなわち、オーバーコート層ＯＣは、カラーフィルタＣＦ１〜ＣＦ３のアレイ基板ＡＲと対向する側を覆っている。このオーバーコート層ＯＣは、透明な樹脂材料からなり、カラーフィルタＣＦ１〜ＣＦ３の表面の凹凸、特に、カラーフィルタ同士の境界での段差をなだらかにする。
【００７３】
共通電極ＣＥの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、オーバーコート層ＯＣの内面、つまりアレイ基板ＡＲと対向する側に形成されている。主共通電極ＣＡＬは、ソース配線Ｓ１の直上に位置し、カラーフィルタＣＦ１のエッジ及びカラーフィルタＣＦ２のエッジの直下に位置している。主共通電極ＣＡＲは、ソース配線Ｓ２の直上に位置し、カラーフィルタＣＦ２のエッジ及びカラーフィルタＣＦ３のエッジの直下に位置している。これらのオーバーコート層ＯＣ及び共通電極ＣＥは、ともに第２配向膜ＡＬ２によって覆われている。
【００７４】
このような構造例においても、上記の構造例と同様の効果が得られる。加えて、カラーフィルタＣＦ１〜ＣＦ３と共通電極ＣＥとの間にオーバーコート層ＯＣを配置したことにより、共通電極ＣＥが形成される下地をより平滑化することが可能となる。このため、カラーフィルタ同士の境界での段差をより緩和することが可能となり、液晶分子ＬＭの配向乱れに起因した光抜けをより効果的に抑制することが可能となる。
【００７５】
次に、本実施形態の図３に示した構造例及び図４に示した構造例と、比較例とでコントラスト比及び黒輝度を比較した。
【００７６】
なお、比較例としては、第２絶縁基板２０の内面２０Ａにおける画素境界つまりカラーフィルタ同士の境界にブラックマトリクスを配置し、共通電極ＣＥをＩＴＯによって形成した以外は図４に示した構造例と同一構造の液晶表示パネルＬＰＮを適用した。なお、測定したコントラスト比及び黒輝度は、比較例の測定値に対する相対値とした。
【００７７】
比較例のコントラスト比を１としたとき、図３に示した構造例のコントラスト比は１．３となり、図４に示した構造例のコントラスト比は１．５となり、本実施形態のいずれの構造例においても高いコントラスト比を得られることが確認された。
【００７８】
比較例の黒輝度を１としたとき、図３に示した構造例の黒輝度は０．７５となり、図４に示した構造例の黒輝度は０．６７となり、本実施形態のいずれの構造例においても十分に黒輝度を低減できることが確認された。
【００７９】
なお、本実施形態において、画素ＰＸの構造は、上記の例に限定されるものではない。
【００８０】
上記の例では、主画素電極ＰＡ及び主共通電極ＣＡの延出方向が第２方向Ｙである場合について説明したが、主画素電極ＰＡ及び主共通電極ＣＡは第１方向Ｘに沿って延出していても良い。
【００８１】
上記の例では、第１方向Ｘに沿って延出した信号配線がゲート配線Ｇであり、第２方向Ｙに沿って延出した信号配線がソース配線Ｓである場合について説明したが、第２方向Ｙに沿って延出した信号配線がゲート配線Ｇであり、第１方向Ｘに沿って延出した信号配線がソース配線Ｓであっても良い。
【００８２】
上記の例では、第１主電極を有する第１電極として主画素電極ＰＡを有する画素電極ＰＥに対して、この第１電極を挟んだ両側に位置する第２主電極を有する第２電極として主共通電極ＣＡを有する共通電極ＣＥを設けた場合について説明したが、第１主電極を有する第１電極として主共通電極ＣＡを有する共通電極ＣＥに対して、この第１電極を挟んだ両側に位置する第２主電極を有する第２電極として主画素電極ＰＡを有する画素電極ＰＥを設けても良い。
【００８３】
上記の例では、共通電極ＣＥは対向基板に主共通電極ＣＡを備えた構成について説明したが、この例に限らない。例えば、共通電極ＣＥは、上記の主共通電極ＣＡに加えて、対向基板ＣＴにゲート配線Ｇや補助容量線Ｃと対向する副共通電極を備えていても良い。この副共通電極は、第１方向Ｘに沿って延出し、主共通電極ＣＡと一体的あるいは連続的に形成される。
【００８４】
また、アレイ基板ＡＲは、ゲート配線Ｇと対向するゲートシールド電極やソース配線Ｓと対向するソースシールド電極を備えていても良い。ゲートシールド電極は、第１方向Ｘに沿って延出し、アクティブエリア内あるいはアクティブエリア外において共通電極ＣＥと電気的に接続される。このようなゲートシールド電極を設けたことにより、ゲート配線Ｇからの不所望な電界をシールドすることが可能である。ソースシールド電極は、第２方向Ｙに沿って延出し、アクティブエリア内あるいはアクティブエリア外において共通電極ＣＥと電気的に接続される。このようなソースシールド電極を設けたことにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。
【００８５】
以上説明したように、本実施形態によれば、製造コストの削減が可能であるとともに、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。
【００８６】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８７】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極  ＰＡ…主画素電極  ＰＢ…副画素電極
ＣＥ…共通電極  ＣＡ…主共通電極
【図１】
2013088555.tif 000003
【図２】
2013088555.tif 000004
【図３】
2013088555.tif 000005
【図４】
2013088555.tif 000006