(57)【要約】【課題】半導体パッケージモジュールの設置面積を縮小させる技術を提供する。【解決手段】半導体パッケージモジュール１は、半導体素子を収容する扁平状の第１のパッケージ２１０、及び半導体素子を収容する扁平状の第２のパッケージ２１０を、互いの主表面同士が対向するように配置された状態でケース体１００に収容している。【選択図】図２
2013115322.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を収容する扁平状の第１のパッケージ、及び半導体素子を収容する扁平状の第２のパッケージを、互いの主表面同士が対向するように配置された状態でケース体に収容することを特徴とする半導体パッケージモジュール。
【請求項２】
複数のリード端子を有し、前記複数のリード端子に電気的に接続される半導体素子を収容する扁平状の複数のパッケージと、
前記複数のパッケージを隣接するパッケージの主表面同士が対向するように配置された状態で収容し、前記複数のパッケージの各リード端子に接続される複数の外部端子を有するケース体と、
を備えることを特徴とする半導体パッケージモジュール。
【請求項３】
前記複数のパッケージは、インバータのＵ相のスイッチング動作を行う半導体素子を収容し、前記リード端子としてＰ電極端子、Ｎ電極端子及びＵ相端子を有するＵ相パッケージ、インバータのＶ相のスイッチング動作を行う半導体素子を収容し、前記リード端子としてＰ電極端子、Ｎ電極端子及びＶ相端子を有するＶ相パッケージ、及びインバータのＷ相のスイッチング動作を行う半導体素子を収容し、前記リード端子としてＰ電極端子、Ｎ電極端子及びＷ相端子を有するＷ相パッケージを含み、
前記ケース体は、前記外部端子として、各パッケージのＰ電極端子が並列に接続されるＰ外部電極、各パッケージのＮ電極端子が並列に接続されるＮ外部電極、前記Ｕ相端子が電気的に接続されるＵ出力端子、前記Ｖ相端子が電気的に接続されるＶ出力端子、及び前記Ｗ相端子が電気的に接続されるＷ出力端子を有する請求項２に記載の半導体パッケージモジュール。
【請求項４】
各パッケージは、前記半導体素子の動作を制御する制御信号が入力される制御用端子を有し、
各パッケージの前記制御用端子に接続され、前記制御信号を各パーケージに出力する制御基板をさらに備え、
前記制御基板は、その主表面が各パッケージの側面と対向するように配置される請求項２又は３に記載の半導体パッケージモジュール。
【請求項５】
前記複数のリード端子と、前記複数の外部端子又は各外部端子の配線部とは、被接合部が銅を主成分とする金属からなり、互いの被接合部が固相拡散接合される請求項２乃至４のいずれか１項に記載の半導体パッケージモジュール。
【請求項６】
前記パッケージを放熱する複数の放熱板をさらに備え、
前記複数の放熱板と複数のパッケージとは、互いの主表面が対向するようにして配列される請求項２乃至５のいずれか１項に記載の半導体パッケージモジュール。
【請求項７】
前記複数のパッケージは、前記複数のリード端子のうち電位が固定電位である固定電位リード端子に電気的に接続され、パッケージの主表面と平行に配置される、ノイズ抑制部材を有する請求項２乃至６のいずれか１項に記載の半導体パッケージモジュール。
【請求項８】
前記複数の外部端子のうち電位が固定電位である外部端子の配線部は、各パッケージのリード端子と電気的に接続されるとともに、最外側のパッケージの主表面側に引き回され、パッケージの積層方向から見て、パッケージの主表面と重なる領域にノイズ抑制部を有する請求項２乃至７のいずれかに記載の半導体パッケージモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージモジュールに関する。
【背景技術】
【０００２】
従来、インバータ用のスイッチング素子を備えた半導体パッケージモジュール等の、複数の半導体パッケージを備えた半導体パッケージモジュールが知られている。例えば、特許文献１には、半導体素子と当該半導体素子に接続されたリード端子とが封止されたパッケージと、外部端子が設けられた枠体からなるケースとを含み、ケースの枠体にパッケージが配置され、リード端子と外部端子とが接続された半導体装置（半導体パッケージモジュール）が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１００９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した特許文献１の半導体パッケージモジュールでは、扁平状の複数のパッケージが、隣接するパッケージの側面同士が対向するように配置されて、すなわち、各パッケージの主表面が同一平面上に位置するように配置されて、ケースの枠体に収容されていた。そのため、従来の半導体パッケージモジュールには、設置面積が大きいという課題があった。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体パッケージモジュールの設置面積を縮小させる技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、半導体パッケージモジュールである。当該半導体パッケージモジュールは、半導体素子を収容する扁平状の第１のパッケージ、及び半導体素子を収容する扁平状の第２のパッケージを、互いの主表面同士が対向するように配置された状態でケース体に収容することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、半導体パッケージモジュールの設置面積を縮小させることができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態１に係る半導体装置の外観を示す概略斜視図である。
【図２】半導体装置の概略構造を示す分解斜視図である。
【図３】パッケージ積層体の概略斜視図である。
【図４】半導体パッケージモジュールの平面図である。
【図５】図５（Ａ）は、パッケージの主表面に平行な面に沿ったパッケージの概略断面図である。図５（Ｂ）は、図５（Ａ）のＡ−Ａ線に沿った概略断面図である。
【図６】図６（Ａ）は、制御用ＩＣと制御用端子との接続部近傍の概略断面図である。図６（Ｂ）は、制御用ＩＣと制御用端子との接続部近傍の概略平面図である。
【図７】図７（Ａ）〜図７（Ｄ）は、半導体パッケージモジュールの製造工程を説明するための工程模式図である。
【図８】図８（Ａ）及び図８（Ｂ）は、半導体パッケージモジュールの製造工程を説明するための工程模式図である。
【図９】図９（Ａ）及び図９（Ｂ）は、半導体パッケージモジュールの製造工程を説明するための工程模式図である。
【図１０】図１０（Ａ）及び図１０（Ｂ）は、半導体パッケージモジュールの製造工程を説明するための工程模式図である。
【図１１】図１１（Ａ）は、実施形態２に係る半導体パッケージモジュールのパッケージ積層体をＵ相端子、Ｖ相端子、Ｗ相端子が突出する側面側から見た概略斜視図である。図１１（Ｂ）は、パッケージ積層体をＰ電極端子及びＮ電極端子が突出する側面側から見た概略斜視図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１０】
（実施形態１）
図１は、実施形態１に係る半導体装置の外観を示す概略斜視図である。図２は、半導体装置の概略構造を示す分解斜視図である。図３は、パッケージ積層体の概略斜視図である。図４は、半導体パッケージモジュールの平面図である。なお、封止材３００は、パッケージ積層体２００の上方、及びパッケージ積層体２００の側方とケース体１００との隙間に充填されるが、図２では便宜的に封止材３００の形状を板状としている。図２及び図３では、ケース体１００の外部端子がパッケージ積層体２００に接続された状態を示している。図４では、ケース体１００の蓋部１２０及び制御基板４００が取り外された状態を示し、パッケージ積層体２００の上方を被覆する封止材３００の図示を省略している。
【００１１】
本実施形態に係る半導体パッケージモジュール１は、ケース体１００と、パッケージ積層体２００と、封止材３００と、制御基板４００とを備える。
【００１２】
（ケース体）
ケース体１００は、本体部１１０と、蓋部１２０と、Ｐ外部電極１３０Ｐと、Ｎ外部電極１３０Ｎと、Ｕ出力端子１３０Ｕと、Ｖ出力端子１３０Ｖと、Ｗ出力端子１３０Ｗとを有する。以下では適宜、Ｐ外部電極１３０Ｐ、Ｎ外部電極１３０Ｎ、Ｕ出力端子１３０Ｕ、Ｖ出力端子１３０Ｖ、及びＷ出力端子１３０Ｗをまとめて外部端子１３０という。
【００１３】
本体部１１０は、底部１１２及び４つの側壁１１３からなり、パッケージ積層体２００を収容するための収容空間１１１を有する。底部１１２は、パッケージ積層体２００を放熱するための放熱板として機能する。隣接する２つの側壁１１３の上端縁、すなわち底部１１２とは反対側の縁部には、側壁１１３に対して略垂直に突出する複数の突出部１１４が設けられる。突出部１１４は、パッケージ積層体２００が収容空間１１１に収容された状態で、外部端子１３０を支える補強部材として機能する。
【００１４】
蓋部１２０は、本体部１１０に嵌め合わされた状態で、突出部１１４が設けられた２つの側壁１１３と接する２辺に、外部端子１３０が嵌め合わされる複数の凹部１２２を有する。また、蓋部１２０は、その主表面上に複数の制御用入出力端子１２４が設けられる。複数の制御用入出力端子１２４は、本体部１１０に嵌め合わされた状態で、制御基板４００の後述する複数の制御用ＩＣ４３０に電気的に接続される。
【００１５】
Ｐ外部電極１３０Ｐは、収容空間１１１内を引き回される配線部１３２Ｐを有する。Ｎ外部電極１３０Ｎは、収容空間１１１内を引き回される配線部１３２Ｎを有する。Ｕ出力端子１３０Ｕは、収容空間１１１内を引き回される配線部１３２Ｕを有する。Ｖ出力端子１３０Ｖは、収容空間１１１内を引き回される配線部１３２Ｖを有する。Ｗ出力端子１３０Ｗは、収容空間１１１内を引き回される配線部１３２Ｗを有する。以下では適宜、配線部１３２Ｐ、配線部１３２Ｎ、配線部１３２Ｕ、配線部１３２Ｖ、及び配線部１３２Ｗをまとめて配線部１３２という。
【００１６】
配線部１３２Ｐは、後述するＰ電極端子２１２Ｐが挟み込まれる、略Ｕ字状の折曲部１３４Ｐを有する。配線部１３２Ｎは、後述するＮ電極端子２１２Ｎが挟み込まれる、略Ｕ字状の折曲部１３４Ｎを有する。配線部１３２Ｕは、後述するＵ相端子２１２Ｕが挟み込まれる、略Ｕ字状の折曲部１３４Ｕを有する。配線部１３２Ｖは、後述するＶ相端子２１２Ｖが挟み込まれる、略Ｕ字状の折曲部１３４Ｖを有する。配線部１３２Ｗは、後述するＷ相端子２１２Ｗが挟み込まれる、略Ｕ字状の折曲部１３４Ｗを有する。以下では適宜、折曲部１３４Ｐ、折曲部１３４Ｎ、折曲部１３４Ｕ、折曲部１３４Ｖ、及び折曲部１３４Ｗをまとめて折曲部１３４という。なお、本実施形態では、銅を主成分とする金属からなる一枚の金属板が折り曲げ加工されて、外部端子１３０、配線部１３２、及び折曲部１３４が一体的に形成される。ここで、「銅を主成分とする」は、銅の含有量が５０％よりも大きいことを意味する。
【００１７】
（パッケージ積層体）
パッケージ積層体２００は、３相インバータ回路の各相を構成するＵ相パッケージ２１０Ｕ、Ｖ相パッケージ２１０Ｖ、及びＷ相パッケージ２１０Ｗと、複数の放熱板２３０と、絶縁板２４０とを有する。以下では適宜、Ｕ相パッケージ２１０Ｕ、Ｖ相パッケージ２１０Ｖ、及びＷ相パッケージ２１０Ｗをまとめてパッケージ２１０という。なお、本実施形態の半導体パッケージモジュール１は、Ｕ相パッケージ２１０Ｕ、Ｖ相パッケージ２１０Ｖ、及びＷ相パッケージ２１０Ｗを含むが、複数のパッケージを含んでいればその数及び種類は限定されず、半導体パッケージモジュール１の用途に応じて適宜変更することができる。
【００１８】
各パッケージ２１０は、複数のリード端子を有する。具体的には、Ｕ相パッケージ２１０Ｕは、リード端子としてＰ電極端子２１２Ｐ、Ｎ電極端子２１２Ｎ及びＵ相端子２１２Ｕを有する。Ｖ相パッケージ２１０Ｖは、Ｐ電極端子２１２Ｐ、Ｎ電極端子２１２Ｎ及びＶ相端子２１２Ｖを有する。Ｗ相パッケージ２１０Ｗは、Ｐ電極端子２１２Ｐ、Ｎ電極端子２１２Ｎ及びＷ相端子２１２Ｗを有する。以下では適宜、Ｐ電極端子２１２Ｐ、Ｎ電極端子２１２Ｎ、Ｕ相端子２１２Ｕ、Ｖ相端子２１２Ｖ及びＷ相端子２１２Ｗをまとめてリード端子２１２という。リード端子２１２は、銅を主成分とする金属からなる。
【００１９】
各パッケージ２１０は、扁平状であり、リード端子はパッケージ２１０の側面から突出する。本実施形態では、パッケージ積層体２００がケース体１００に収容された状態でケース体１００の底部１１２と略直交する２つの側面のうち、一方の側面からＰ電極端子２１２Ｐ及びＮ電極端子２１２Ｎが突出し、他方の側面からＵ相端子２１２Ｕ、Ｖ相端子２１２Ｖ及びＷ相端子２１２Ｗのいずれかが突出する。
【００２０】
また、各パッケージ２１０は、複数のリード端子２１２に電気的に接続される半導体素子を収容する。具体的には、Ｕ相パッケージ２１０Ｕは、インバータのＵ相のスイッチング動作を行う２つの半導体素子２１４Ｕを収容する。Ｖ相パッケージ２１０Ｖは、インバータのＶ相のスイッチング動作を行う２つの半導体素子２１４Ｖを収容する。Ｗ相パッケージ２１０Ｗは、インバータのＷ相のスイッチング動作を行う２つの半導体素子２１４Ｗを収容する。以下では適宜、半導体素子２１４Ｕ、半導体素子２１４Ｖ、及び半導体素子２１４Ｗをまとめて半導体素子２１４という。
【００２１】
また、各パッケージ２１０は、金属等の導電性材料からなる板状のノイズ抑制部材２１６を有する。さらに、各パッケージ２１０は、半導体素子２１４の動作を制御する制御信号が入力される制御用端子２１８を有する。制御用端子２１８は、パッケージ積層体２００がケース体１００に収容された状態でケース体１００の底部１１２と平行な２つの側面のうち、底部１１２から遠い側の側面、すなわち上側の側面から上方に突出する。
【００２２】
各パッケージ２１０は、隣接するパッケージ２１０の主表面同士が対向するように配置された状態でケース体１００に収容される。これにより、扁平なパッケージを互いの側面が対向するように配置して収容する従来の半導体パッケージモジュールに比べて、半導体パッケージモジュール１の設置面積を縮小させることができる。
【００２３】
また、本実施形態では、複数の放熱板２３０と複数のパッケージ２１０とが、互いの主表面が対向するようにして交互に配列される。放熱板２３０は、パッケージ２１０を放熱するための部材であり、金属等の伝熱性の高い材料からなる。これにより、各パッケージ２１０は、主表面側が２枚の放熱板２３０で挟まれた状態となる。さらに、各パッケージ２１０の下側の側面は、放熱板として機能する底部１１２に当接する。上述した従来の半導体パッケージモジュールでは、各パッケージの一方の主表面を放熱板に当接させることができたが、他方の主表面側には制御基板が搭載されるため、パッケージの放熱効率が低かった。これに対し、本実施形態の半導体パッケージモジュール１では、各パッケージ２１０の２つの主表面と１つの側面を放熱板に当接させることができるため、従来の構造に比べてパッケージの放熱効率を高めることができる。
【００２４】
複数のパッケージ２１０の各リード端子２１２には、ケース体１００の外部端子１３０が電気的に接続される。具体的には、Ｐ外部電極１３０Ｐの配線部１３２Ｐは、一端側に３つの折曲部１３４Ｐを有し、各折曲部１３４Ｐに各パッケージ２１０のＰ電極端子２１２Ｐが挟み込まれ、後述する固相拡散接合により折曲部１３４ＰとＰ電極端子２１２Ｐとが接合される。配線部１３２Ｐの他端側は、最外側のパッケージであるＷ相パッケージ２１０Ｗの主表面側に引き回され、Ｐ外部電極１３０Ｐに接続される。したがって、各パッケージ２１０のＰ電極端子２１２Ｐは、Ｐ外部電極１３０Ｐに並列に接続される。
【００２５】
Ｎ外部電極１３０Ｎの配線部１３２Ｎは、一端側に３つの折曲部１３４Ｎを有し、各折曲部１３４Ｎに各パッケージ２１０のＮ電極端子２１２Ｎが挟み込まれ、固相拡散接合により折曲部１３４ＮとＮ電極端子２１２Ｎとが接合される。配線部１３２Ｎの他端側は、最外側のパッケージであるＷ相パッケージ２１０Ｗの主表面側に引き回され、Ｎ外部電極１３０Ｎに接続される。したがって、各パッケージ２１０のＮ電極端子２１２Ｎは、Ｎ外部電極１３０Ｎに並列に接続される。
【００２６】
Ｕ出力端子１３０Ｕの配線部１３２Ｕは、一端側に折曲部１３４Ｕを有し、折曲部１３４ＵにＵ相パッケージ２１０ＵのＵ相端子２１２Ｕが挟み込まれ、固相拡散接合により折曲部１３４ＵとＵ相端子２１２Ｕとが接合される。配線部１３２Ｕの他端側は、Ｕ相パッケージ２１０Ｕの側面側で上方（底部１１２と反対の方向）に引き回されてＵ出力端子１３０Ｕに接続される。
【００２７】
Ｖ出力端子１３０Ｖの配線部１３２Ｖは、一端側に折曲部１３４Ｖを有し、折曲部１３４ＶにＶ相パッケージ２１０ＶのＶ相端子２１２Ｖが挟み込まれ、固相拡散接合により折曲部１３４ＶとＶ相端子２１２Ｖとが接合される。配線部１３２Ｖの他端側は、Ｖ相パッケージ２１０Ｖの側面側で上方に引き回されてＶ出力端子１３０Ｖに接続される。
【００２８】
Ｗ出力端子１３０Ｗの配線部１３２Ｗは、一端側に折曲部１３４Ｗを有し、折曲部１３４ＷにＷ相パッケージ２１０ＷのＷ相端子２１２Ｗが挟み込まれ、固相拡散接合により折曲部１３４ＷとＷ相端子２１２Ｗとが接合される。配線部１３２Ｗの他端側は、Ｗ相パッケージ２１０Ｗの側面側で上方に引き回されてＷ出力端子１３０Ｗに接続される。
【００２９】
Ｗ相パッケージ２１０Ｗ側の最外側の放熱板２３０と、配線部１３２Ｐ，１３２Ｎとの間には、絶縁板２４０が配置される。これにより、当該放熱板２３０の主表面側における放熱板２３０と配線部１３２Ｐ，１３２Ｎとの絶縁が確保される。また、配線部１３２は、放熱板２３０の側面側において、放熱板２３０の側面から離間して配置される。これにより、放熱板２３０の側面側における放熱板２３０と配線部１３２との絶縁が確保される。
【００３０】
続いて、パッケージ２１０の内部構造について詳細に説明する。図５（Ａ）は、パッケージの主表面に平行な面に沿ったパッケージの概略断面図である。図５（Ｂ）は、図５（Ａ）のＡ−Ａ線に沿った概略断面図である。Ｕ相パッケージ２１０Ｕ、Ｖ相パッケージ２１０Ｖ及びＷ相パッケージ２１０Ｗは、同様の内部構造を取るため、ここではＵ相パッケージ２１０Ｕを例にして説明し、Ｖ相パッケージ２１０Ｖ及びＷ相パッケージ２１０Ｗの説明を省略する。
【００３１】
Ｕ相パッケージ２１０ＵのＰ電極端子２１２Ｐ及びＵ相端子２１２Ｕには、それぞれ半導体素子２１４Ｕが電気的に接続される。Ｐ電極端子２１２Ｐ上の半導体素子２１４Ｕは、電源線２２０を介してＵ相端子２１２Ｕに接続される。Ｕ相端子２１２Ｕ上の半導体素子２１４Ｕは、電源線２２０を介してＮ電極端子２１２Ｎに接続される。各半導体素子２１４Ｕは、ゲート電極Ｇを有する。各ゲート電極Ｇには、制御用信号線２２２を介して制御用端子２１８が接続される。また、各半導体素子２１４Ｕのゲート電極Ｇ以外の所定領域で、電源線２２０が接続された領域と同一の領域から制御用信号線２２２を介して制御用端子２１８が接続される。
【００３２】
このような構成において、制御基板４００（図２参照）から送信される制御信号は、制御用端子２１８を介してＵ相パッケージ２１０Ｕに入力され、半導体素子２１４Ｕのスイッチング動作が実行される。これにより、Ｕ相端子２１２ＵからＵ相電力が出力される。
【００３３】
板状のノイズ抑制部材２１６は、Ｕ相パッケージ２１０Ｕの主表面と平行に配置される。また、Ｕ相パッケージ２１０Ｕの主表面と交わる方向から見て（図５（Ａ）参照）、ノイズ抑制部材２１６は、２つの半導体素子２１４Ｕと重なるように配置される。さらに、ノイズ抑制部材２１６は、電源線２２０及び制御用信号線２２２と重なるように配置される。また、ノイズ抑制部材２１６は、接続部材２１７を介してＮ電極端子２１２Ｎに電気的に接続される。本実施形態では、Ｎ外部電極１３０Ｎの電位は固定電位である。したがって、Ｎ外部電極１３０Ｎに接続されるＮ電極端子２１２Ｎは、電位が固定電位である固定電位リード端子に相当する。固定電位は、例えばグランドである。
【００３４】
このように、固定電位リード端子であるＮ電極端子２１２Ｎに電気的に接続されたノイズ抑制部材２１６を設けることで、隣接するパッケージ２１０や外部からの電磁波を遮蔽して、ノイズの発生を抑制することができる。もしくは、他のパッケージ２１０への電磁波の伝搬を抑制することにより、他のパッケージ２１０におけるノイズの発生を抑制することができる。また、固定電位であるノイズ抑制部材２１６と、固定電位に対して電位差を有するＰ電極端子２１２Ｐ、Ｕ相端子２１２Ｕ、半導体素子２１４Ｕ、電源線２２０、制御用信号線２２２との間にはコンデンサ（キャパシタ）が形成される。このコンデンサにより、電磁波により発生する誘導電流が流れることを抑制することができ、ノイズの発生を抑制することができる。
【００３５】
各パッケージ２１０において、ノイズ抑制部材２１６は、パッケージ積層体２００がケース体１００に収容された状態で、半導体素子２１４よりもＰ外部電極１３０Ｐ及びＮ外部電極１３０Ｎから遠い側に配置される（図４参照）。したがって、Ｕ相パッケージ２１０Ｕの半導体素子２１４Ｕは、Ｕ相パッケージ２１０Ｕ及びＶ相パッケージ２１０Ｖのノイズ抑制部材２１６により電磁波から保護される。また、Ｖ相パッケージ２１０Ｖの半導体素子２１４Ｖは、Ｖ相パッケージ２１０Ｖ及びＷ相パッケージ２１０Ｗのノイズ抑制部材２１６により電磁波から保護される。また、Ｗ相パッケージ２１０Ｗの半導体素子２１４Ｕについては、パッケージ２１０の積層方向から見て、一部ではあるが配線部１３２ＮがＷ相パッケージ２１０Ｗの主表面を覆っている。したがって、Ｗ相パッケージ２１０Ｗの半導体素子２１４Ｕは、Ｗ相パッケージ２１０Ｗのノイズ抑制部材２１６と、配線部１３２Ｎとにより電磁波から保護される。
【００３６】
（封止材）
封止材３００は、図２及び図４に示すように、ケース体１００の側壁１１３とパッケージ積層体２００との隙間に充填され、またパッケージ積層体２００の上面を覆い尽くす。これにより、パッケージ積層体２００は、ケース体１００内に封止され、またケース体１００内で固定される。封止材３００は、例えばシリコンゲルである。各パッケージ２１０の制御用端子２１８は、封止材３００を貫通して封止材３００の上側の主表面よりも上方に突出する。
【００３７】
（制御基板）
制御基板４００は、図２に示すように、基板４１０と、複数の配線パターン４２０と、複数の制御用ＩＣ４３０とを有する。基板４１０上に設けられた複数の制御用ＩＣ４３０は、それぞれ配線パターン４２０を介して各パッケージ２１０の制御用端子２１８に電気的に接続される。制御用ＩＣ４３０は、スイッチング動作を制御する制御信号を各パッケージ２１０に出力する。制御基板４００は、その主表面が各パッケージ２１０の側面と対向するように配置される。これにより、各パッケージ２１０の両主表面に放熱板２３０を当接させることができる。
【００３８】
図６（Ａ）は、制御用ＩＣと制御用端子との接続部近傍の概略断面図である。図６（Ｂ）は、制御用ＩＣと制御用端子との接続部近傍の概略平面図である。なお、図６（Ａ）は、図２のＢ−Ｂ線に沿った概略断面図、及び図６（Ｂ）のＣ−Ｃ線に沿った概略断面図に相当する。
【００３９】
基板４１０は、所定位置に貫通孔４１２を有する。配線パターン４２０は、ＩＣ側ランド領域４２２、パターン部４２４、及び端子側ランド領域４２６を有する。端子側ランド領域４２６には、貫通孔４２７が設けられる。配線パターン４２０は、端子側ランド領域４２６の貫通孔４２７と、基板４１０の貫通孔４１２とが重なるように配置される。制御用ＩＣ４３０は、表面に素子電極４３２を有する。素子電極４３２と配線パターン４２０のＩＣ側ランド領域４２２とは、金線４２８によりワイヤボンディング接続される。
【００４０】
制御基板４００が封止材３００上に配置された状態で、封止材３００の表面から突出する制御用端子２１８が貫通孔４１２及び貫通孔４２７に挿通され、端子側ランド領域４２６の表面上に突出する。端子側ランド領域４２６において突出する制御用端子２１８は、はんだ４４０により固定される。これにより、配線パターン４２０及び金線４２８を介して制御用端子２１８と素子電極４３２とが電気的に接続される。
【００４１】
上述の構成を備えた半導体パッケージモジュール１は、Ｕ出力端子１３０Ｕ、Ｖ出力端子１３０Ｖ及びＷ出力端子１３０Ｗが、例えば３相交流モータの各端子に接続される。また、Ｐ外部電極１３０Ｐ及びＮ外部電極１３０Ｎが、太陽電池等の外部電源に接続される。半導体パッケージモジュール１は、外部電源から供給される直流電力を交流電力に変換して３相交流モータに供給する。
【００４２】
（半導体パッケージモジュールの製造方法）
本実施形態に係る半導体パッケージモジュール１は、例えば次のようにして製造することができる。図７（Ａ）〜図７（Ｄ）、図８（Ａ）及び図８（Ｂ）、図９（Ａ）及び図９（Ｂ）、図１０（Ａ）及び図１０（Ｂ）は、半導体パッケージモジュールの製造工程を説明するための工程模式図である。なお、図７（Ｂ）〜図７（Ｄ）では、山折り部分を実線で示し、谷折り部分を破線で示す。
【００４３】
まず、図７（Ａ）に示すように、Ｕ相パッケージ２１０Ｕ、Ｖ相パッケージ２１０Ｖ及びＷ相パッケージ２１０Ｗを用意する。
【００４４】
また、図７（Ｂ）に示すように、Ｕ出力端子１３０Ｕ用の金属板１３１Ｕ、Ｖ出力端子１３０Ｖ用の金属板１３１Ｖ、及びＷ出力端子１３０Ｗ用の金属板１３１Ｗをそれぞれ用意する。金属板１３１Ｕ，１３１Ｖ，１３１Ｗは、銅を主成分とする材料からなる。そして、金属板１３１Ｕ，１３１Ｖ，１３１Ｗの一端側を矢印ｉで示すように谷折りしてＵ出力端子１３０Ｕ、Ｖ出力端子１３０Ｖ及びＷ出力端子１３０Ｗを形成する。また、他端側を矢印ｉｉで示すように谷折りし、矢印ｉｉｉで示すように山折りして、折曲部１３４Ｕ，１３４Ｖ，１３４Ｗを形成する。
【００４５】
また、図７（Ｃ）に示すように、Ｎ外部電極１３０Ｎ用の金属板１３１Ｎを用意する。金属板１３１Ｎは、銅を主成分とする材料からなる。そして、金属板１３１Ｎの一端側を矢印ｉで示すように山折りしてＮ外部電極１３０Ｎを形成する。また、途中部分を矢印ｉｉで示すように谷折りしてパッケージ積層体２００の角部に対応する屈曲部を形成する。さらに、他端側を矢印ｉｉｉで示すように山折りし、矢印ｉｖで示すように谷折りして、３つの折曲部１３４Ｎを形成する。
【００４６】
また、図７（Ｄ）に示すように、Ｐ外部電極１３０Ｐ用の金属板１３１Ｐを用意する。金属板１３１Ｐは、銅を主成分とする材料からなる。そして、金属板１３１Ｐの一端側を矢印ｉで示すように山折りしてＰ外部電極１３０Ｐを形成する。また、途中部分を矢印ｉｉで示すように谷折りしてパッケージ積層体２００の角部に対応する屈曲部を形成する。さらに、他端側を矢印ｉｉｉで示すように山折りし、矢印ｉｖで示すように谷折りして、３つの折曲部１３４Ｐを形成する。
【００４７】
なお、図７（Ａ）〜図７（Ｄ）に示す各工程は、順不同である。
【００４８】
次に、図８（Ａ）に示すように、絶縁板２４０の上に、４枚の放熱板２３０と３つのパッケージ２１０とを交互に積層してパッケージ積層体２００を形成する。パッケージ２１０は、Ｗ相パッケージ２１０Ｗ、Ｖ相パッケージ２１０Ｖ、Ｕ相パッケージ２１０Ｕの順とする。そして、外部端子１３０を各パッケージのリード端子２１２に嵌め合わせる。Ｐ外部電極１３０Ｐ及びＮ外部電極１３０Ｎは、絶縁板２４０側に位置するように嵌め合わされる。また、嵌め合わせの際、各配線部１３２の被接合領域、すなわち折曲部１３４の内側と、リード端子２１２の被接合領域に、スプレー塗布等により溶液５００を塗布もしくは充填する。この溶液５００は、酸化銅を主成分とする酸化物が溶出する溶液であり、例えばアンモニア水である。
【００４９】
上述のように、折曲部１３４及びリード端子２１２は、銅を主成分とする材料からなる。そのため、折曲部１３４及びリード端子２１２の最表面は、銅が大気中で酸化することで形成される自然酸化膜で構成される。この自然酸化膜は、酸化銅を主成分とする酸化物で構成される膜である。ここで、「酸化銅を主成分とする」は、酸化銅の含有量が５０％よりも大きいことを意味する。なお、折曲部１３４及びリード端子２１２の最表面を構成する酸化銅は、自然酸化以外の方法で形成されたものであってもよい。
【００５０】
溶液５００を塗布すると、折曲部１３４の最表面を構成する酸化銅が溶液５００中に溶出する。また、リード端子２１２の最表面を構成する酸化銅が溶液５００中に溶出する。折曲部１３４の最表面を構成する酸化銅及びリード端子２１２の最表面を構成する酸化銅が溶液５００に溶出することにより、折曲部１３４の露出面及びリード端子２１２の露出面にそれぞれ銅が露出する。また、溶液５００中では、配位子となるアンモニアイオンと銅イオンとにより銅錯体が形成される。本実施形態では、銅錯体は、［Ｃｕ（ＮＨ３）４］２＋で表される加熱分解性のテトラアンミン銅錯イオンとして存在すると考えられる。なお、アンモニア水は銅に対して不活性であるため、折曲部１３４及びリード端子２１２を構成する銅はアンモニア水と反応せずに残存する。
【００５１】
次に、図８（Ｂ）に示すように、各折曲部１３４をステンレスブロック体５１０で挟み、プレス機を用いて、折曲部１３４にステンレスブロック体５１０を押し当て、折曲部１３４の被接合部とリード端子２１２の被接合部との間の距離を縮めるように折曲部１３４とリード端子２１２とを加圧する。この工程における加圧時の圧力は、たとえば、１ＭＰａである。なお、折曲部１３４とリード端子２１２との被接合面には上述した溶液５００が介在する。
【００５２】
続いて、折曲部１３４とリード端子２１２とを加圧した状態で、２００℃〜３００℃の比較的低温な条件下で加熱することにより、折曲部１３４の被接合部およびリード端子２１２の被接合部への銅の固相拡散を進行させる。この固相拡散により、折曲部１３４の被接合部とリード端子２１２の被接合部とが接合される。固相拡散による接合が完了した後、加熱を停止して加圧を解除し、ステンレスブロック体５１０を取り除いて、折曲部１３４とリード端子２１２の接合工程が完了する。
【００５３】
次に、図９（Ａ）に示すように、外部端子１３０が接続されたパッケージ積層体２００を、ケース体１００の収容空間１１１に収容する。パッケージ積層体２００は、パッケージ２１０の制御用端子２１８が突出する側面とは反対の側面が、本体部１１０の底部１１２側を向くようにして、収容空間１１１に収容される。収容空間１１１内で、パッケージ２１０の側面と底部１１２とが当接する。
【００５４】
次に、図９（Ｂ）に示すように、収容空間１１１に封止材３００を充填する。
【００５５】
次に、図１０（Ａ）に示すように、制御基板４００を収容空間１１１に収容し、制御用端子２１８と配線パターン４２０とをはんだ付けする。これにより、制御用端子２１８と制御用ＩＣ４３０とが電気的に接続される。そして、蓋部１２０を本体部１１０に嵌め合わせる。
【００５６】
以上の工程により、図１０（Ｂ）に示すように、本実施形態に係る半導体パッケージモジュール１が完成する。
【００５７】
なお、本実施形態では、リード端子２１２と配線部１３２の折曲部１３４とを固相拡散接合により接合させているが、外部端子１３０とリード端子２１２とを直に接続する場合は、外部端子１３０とリード端子２１２とが固相拡散接合により接合される。
【００５８】
上述した半導体パッケージモジュール１の製造方法では、折曲部１３４及びリード端子２１２の最表面に形成された酸化銅を主成分とする酸化物を溶液５００中に溶出させて、折曲部１３４及びリード端子２１２の被接合面を活性化させ、両者を銅の固相拡散により接合する。そのため、比較的低温な条件下で折曲部１３４及びリード端子２１２を接合することができる。これにより、折曲部１３４の被接合面とリード端子２１２の被接合面との間にボイドが発生したり副生成物が介在することが抑制されるため、両者の接続信頼性を高めることができる。また、折曲部１３４とリード端子２１２との間の接触抵抗を小さくすることができるため、本実施形態の半導体パッケージモジュール１は、インバータ用の半導体パッケージモジュール等の、大電流を流すパッケージモジュールに好適に採用することができる。
【００５９】
また、折曲部１３４及びリード端子２１２の表面に形成された酸化被膜をプレス加工によって破壊することなく、上述のように溶液５００を用いて溶出させるため、折曲部１３４とリード端子２１２とを接合する際に必要な荷重が１ＭＰａ程度で済む。このため、折曲部１３４とリード端子２１２との接合部分に機械的なダメージが入ることが抑制され、ひいては、リーク電流が増大することを抑制することができる。
【００６０】
なお、上述した製造方法では、溶液５００としてアンモニア水が用いられているが、銅と錯体を形成する配位子を含む溶液であれば、これに限られず、たとえば、カルボン酸水溶液であってもよい。カルボン酸水溶液の調製に用いられるカルボン酸としては、酢酸などのモノカルボン酸、また、シュウ酸、マロン酸、コハク酸、グルタル酸、フタル酸、マレイン酸などのジカルボン酸、さらに、酒石酸、クエン酸、乳酸、サリチル酸などのオキシカルボン酸が挙げられる。
【００６１】
このうち、カルボン酸水溶液は多座配位子となるカルボン酸を有することが好ましい。多座配位子となるカルボン酸を有するカルボン酸水溶液では、カルボン酸と銅がキレートを形成することにより銅錯体の安定性が非常に大きくなる。この結果、接合に必要な温度をより低温化させることができる。なお、酒石酸がキレートを形成することについては、「理化学辞典  第４版（岩波書店）」の第５９３頁に記載されている。また、酒石酸、シュウ酸などがキレートを形成することは「ヘスロップジョーンズ  無機化学（下）  齋藤喜彦  訳」の第６６６頁に記載されている。ここで、キレート化とは、多座配位子によって環が形成されることによって錯体の安定度が非常に大きくなることをいう。
【００６２】
以上説明したように、本実施形態に係る半導体パッケージモジュール１では、半導体素子２１４を収容する扁平状の複数のパッケージ２１０は、隣接するパッケージ２１０の主表面同士が対向するように配置された状態でケース体１００に収容される。そのため、複数のパッケージを、隣接するパッケージの側面同士を対向させていた従来の構造に比べて、設置面積を縮小することができる。
【００６３】
また、本実施形態の半導体パッケージモジュール１では、各パッケージの一側面がケース体１００の底部１１２に当接し、当該側面と対向する側面上に制御基板４００が配置される。そのため、各パッケージの両主表面に放熱板２３０を当接させることができ、パッケージの放熱性を向上させることができる。また、半導体パッケージモジュール１全体での熱の不均衡を是正することができる。
【００６４】
さらに、各パッケージ２１０を、主表面同士が対向するように配置している。そのため、上述した従来の構造では、厚さの異なるパッケージを配列させた場合、厚さの差に起因した段差によりパッケージ上への制御基板の積層に支障が生じるおそれがあったが、本実施形態ではそのような支障が生じることはない。したがって、パッケージの組み合わせの自由度が高いため、半導体パッケージモジュール１の拡張性を向上させることができる。
【００６５】
（実施形態２）
実施形態２に係る半導体パッケージモジュール１は、Ｎ外部電極１３０Ｎの配線部１３２Ｎの形状を除き、実施形態１に係る半導体パッケージモジュール１の構成と共通する。以下、実施形態２に係る半導体パッケージモジュールについて実施形態１と異なる構成を中心に説明する。実施形態１と同一の構成については同一の符号を付し、その説明は適宜省略する。
【００６６】
図１１（Ａ）は、実施形態２に係る半導体パッケージモジュールのパッケージ積層体をＵ相端子、Ｖ相端子、Ｗ相端子が突出する側面側から見た概略斜視図である。図１１（Ｂ）は、パッケージ積層体をＰ電極端子及びＮ電極端子が突出する側面側から見た概略斜視図である。なお、図１０（Ａ）及び図１０（Ｂ）では、ケース体１００の外部端子が接続されたパッケージ積層体２００が底部１１２上に載置された状態を示している。
【００６７】
本実施形態に係る半導体パッケージモジュール１において、電位が固定電位であるＮ外部電極１３０Ｎの配線部１３２Ｎは、パッケージ２１０の積層方向から見て、パッケージ２１０の主表面と重なる領域にノイズ抑制部１３６を有する。ノイズ抑制部１３６は、略平板状であり、絶縁板２４０の主表面を覆う。本実施形態では、ノイズ抑制部１３６は、配線部１３２と一体的に形成される。したがってノイズ抑制部１３６は、配線部１３２Ｎにおける配線幅が広くなった部分である。
【００６８】
各パッケージ２１０において、Ｕ相パッケージ２１０Ｕの半導体素子２１４Ｕは、Ｕ相パッケージ２１０Ｕ及びＶ相パッケージ２１０Ｖのノイズ抑制部材２１６により電磁波から保護される。また、Ｖ相パッケージ２１０Ｖの半導体素子２１４Ｖは、Ｖ相パッケージ２１０Ｖ及びＷ相パッケージ２１０Ｗのノイズ抑制部材２１６により電磁波から保護される。また、Ｗ相パッケージ２１０Ｗの半導体素子２１４Ｕは、Ｗ相パッケージ２１０Ｗのノイズ抑制部材２１６と、ノイズ抑制部１３６とにより電磁波から保護される。
【００６９】
以上説明した本実施形態に係る半導体パッケージモジュール１によれば、実施形態１で得られる効果に加えて、各パッケージ２１０の半導体素子２１４を電磁ノイズからより確実に保護することができるという効果が得られる。これにより、半導体パッケージモジュール１の動作信頼性をより向上させることができる。
【００７０】
本発明は、上述の各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。
【００７１】
上述の各実施形態では、半導体パッケージモジュール１は３つのパッケージ２１０を有し、全てのパッケージ２１０を、隣接するパッケージの主表面同士が対向するように配置された状態でケース体１００に収容している。しかしながら、半導体パッケージモジュール１の構成は特にこれに限定されず、３つ以上のパッケージ２１０をケース体１００に収容する場合において、少なくとも２つのパッケージ２１０が、すなわち、第１のパッケージ２１０と第２のパッケージ２１０とが、互いの主表面同士が対向するように配置された状態でケース体１００に収容されていればよい。この場合であっても上述した各実施形態の効果を得ることができる。
【符号の説明】
【００７２】
１  半導体パッケージモジュール、  １００  ケース体、  １３０  外部端子、  １３０Ｎ  Ｎ外部電極、  １３０Ｐ  Ｐ外部電極、  １３０Ｕ  Ｕ出力端子、  １３０Ｖ  Ｖ出力端子、  １３０Ｗ  Ｗ出力端子、  １３２，１３２Ｎ，１３２Ｐ，１３２Ｕ，１３２Ｖ，１３２Ｗ  配線部、  １３６  ノイズ抑制部、  ２１０  パッケージ、  ２１０Ｕ  Ｕ相パッケージ、  ２１０Ｖ  Ｖ相パッケージ、  ２１０Ｗ  Ｗ相パッケージ、  ２１２  リード端子、  ２１２Ｎ  Ｎ電極端子、  ２１２Ｐ  Ｐ電極端子、  ２１２Ｕ  Ｕ相端子、  ２１２Ｖ  Ｖ相端子、  ２１２Ｗ  Ｗ相端子、  ２１４，２１４Ｕ，２１４Ｖ，２１４Ｗ  半導体素子、  ２１６  ノイズ抑制部材、  ２１８  制御用端子、  ２３０  放熱板、  ４００  制御基板。
【図１】
2013115322.tif 000003
【図２】
2013115322.tif 000004
【図３】
2013115322.tif 000005
【図４】
2013115322.tif 000006
【図５】
2013115322.tif 000007
【図６】
2013115322.tif 000008
【図７】
2013115322.tif 000009
【図８】
2013115322.tif 000010
【図９】
2013115322.tif 000011
【図１０】
2013115322.tif 000012
【図１１】
2013115322.tif 000013