(57)【要約】【課題】各ＤＳＰ及び全体での信号処理性能を損なうことのない、効率的なデータ転送を実行するＤＳＰカード、及びデータ転送方法を得る。【解決手段】ＤＳＰの外部に設けられた外部記憶装置に一時記憶された大規模・大量な処理対象のデータを複数のＤＳＰで処理するために分割してそれぞれのＤＳＰの内部メモリにＤＭＡ転送する際に、まず、データの転送条件となる転送制御情報を、転送先のＤＳＰのそれぞれに対応させて複数個、まとめてＤＭＡＣ内のレジスタに設定する。そして転送が開始され、ひとつのＤＳＰへのデータ転送が終了すると、各転送制御情報内に設けられた次回転送指令情報で指定された次の転送制御情報によるデータ転送を順次連続して実行するとともに、これら順次連続したデータ転送が完了後に、各ＤＳＰによる所定の信号処理を実行する。【選択図】  図１
2013242816.tif 000002
【特許請求の範囲】
【請求項１】
固有のデータバスに共通に接続された複数のＤＳＰを有し、処理対象の一連のデータを受信して一時記憶後に、これら一時記憶された一連のデータを前記複数のＤＳＰ毎に割り付けるように分割して転送し各ＤＳＰにて処理を行うＤＳＰカードであって、
前記一連のデータを第１のデータバスから受信し一時記憶する外部記憶装置と、
第２のデータバスに共通に接続され、前記一時記憶された一連のデータの中から自身に処理対象として割り付けられたデータをこの第２のデータバスから受けとって内部メモリに格納し処理する複数のＤＳＰと、
前記第１のデータバスのプロトコルと前記第２のデータバスのプロトコルとの間を相互に変換するとともに、あらかじめ設定された複数の転送制御情報を保持し、これら複数の転送制御情報に基づいて前記外部記憶装置と前記第２のデータバスとの間のデータ転送を行うプロトコル変換機能と、
自カード内で発生する割込み要因を判定するとともに、これら割込み要因の中から
前記第１のデータバスを経由して前記外部記憶装置に一時記憶される一連のデータの受信完了を示す受信完了割込み、及び
前記外部記憶装置から前記第２のデータバスを経由して前記ＤＳＰに転送される一連のデータすべての転送完了を示す転送完了割込み
の発生を、あらかじめ定められた前記複数のＤＳＰの中の一のＤＳＰに通知する外部割込み制御部とを備え、
前記複数のＤＳＰの中の一のＤＳＰは、
前記受信完了割込みの通知を受けると、
前記プロトコル変換機能に対して、前記外部記憶装置に記憶された一連のデータを前記第２のデータバス経由で自身を含む前記複数のＤＳＰ毎に分割し順次連続して転送するための各ＤＳＰ毎の前記転送制御情報を設定するとともに、これら複数の転送制御情報に従った各ＤＳＰへの連続したデータ転送を開始させ、
前記転送完了割込みの通知を受けると、
自身を含む前記複数のＤＳＰのそれぞれに対して、前記転送されたデータに対する処理を開始させる
ことを特徴とするＤＳＰカード。
【請求項２】
前記プロトコル変換機能はＤＭＡコントローラを有するとともに、このＤＭＡコントローラ内にＤＭＡ転送に必要な情報を保持し、前記外部記憶装置と第２のデータバスとの間のデータ転送をＤＭＡにより行うことを特徴とする請求項１に記載のＤＳＰカード。
【請求項３】
前記転送制御情報は、前記ＤＭＡにより転送されるデータの転送元のアドレス情報、転送先のアドレス情報、転送サイズ、及び順次連続転送を制御する次回転送指令情報を含み、前記ＤＭＡコントローラはこの転送制御情報をＤＭＡによるデータ転送と並列に取得することを特徴とする請求項１または請求項２に記載のＤＳＰカード。
【請求項４】
固有のデータバスに共通に接続された複数のＤＳＰを有し、処理対象の一連のデータを受信して一時記憶後に、これら一時記憶された一連のデータを前記複数のＤＳＰ毎に割り付けるように分割して転送し各ＤＳＰにて処理を行うＤＳＰカード内において、前記一時記憶された一連のデータを前記複数のＤＳＰに分割して転送するデータ転送方法であって、
前記ＤＳＰカードは、
前記一連のデータを第１のデータバスから受信し一時記憶する外部記憶装置と、
第２のデータバスに共通に接続され、前記一時記憶された一連のデータの中から自身の処理対象として割り付けられたデータをこの第２のデータバスから受けとって内部メモリに格納し処理する複数のＤＳＰと、
前記第１のデータバスのプロトコルと前記第２のデータバスのプロトコルとの間を相互に変換するとともに、あらかじめ設定された複数の転送制御情報を保持し、これら複数の転送制御情報に基づいて前記外部記憶装置と前記第２のデータバスとの間のデータ転送を行うプロトコル変換機能と、
自カード内で発生する割込み要因を判定するとともに、これら割込み要因の中から
前記第１のデータバスを経由して前記外部記憶装置に一時記憶される一連のデータの受信完了を示す受信完了割込み、及び
前記外部記憶装置から前記第２のデータバスを経由して前記ＤＳＰに転送される一連のデータすべての転送完了を示す転送完了割込み
の発生を、あらかじめ定められた前記複数のＤＳＰの中の一のＤＳＰに通知する外部割込み制御部とを備え、
前記複数のＤＳＰの中の一のＤＳＰは、
前記外部割込み制御部から前記外部記憶装置に一時記憶される一連のデータの受信完了の割込み発生の通知を受けとり、
前記プロトコル変換機能に対して、前記外部記憶装置に一時記憶された一連のデータを分割して前記第２のデータバス経由で自身を含む前記複数のＤＳＰに順次連続転送するための各ＤＳＰ毎の転送制御情報を設定し、
前記プロトコル変換機能に対して、前記複数の転送制御情報に従ったデータ転送の開始を指示し、
前記プロトコル変換機能は、
前記各ＤＳＰ毎の転送制御情報に従ったデータ転送を順次実行して、前記各ＤＳＰに処理対象として割り付けられたデータを前記外部記憶装置から前記各ＤＳＰに順次連続して転送し、
前記複数のＤＳＰの中の一のＤＳＰは、
前記外部割込み制御部から前記プロトコル変換機能による前記外部記憶装置から各ＤＳＰへのすべてのデータの転送完了の割込み通知を受け、
自身を含む前記複数のＤＳＰのそれぞれに対して、前記転送されたデータに対する処理の開始を指示するとともに、処理を開始する
ことを特徴とするデータ転送方法。
【請求項５】
前記転送制御情報は、前記転送されるデータの転送元のアドレス情報、転送先のアドレス情報、転送サイズ、及び順次連続転送を制御する次回転送指令情報を含むことを特徴とする請求項４に記載のデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、複数のディジタルシグナルプロセッサが実装されたＤＳＰカード、及びこのＤＳＰカード内でディジタルシグナルプロセッサの外部にあるメモリからそれぞれのディジタルシグナルプロセッサの内部メモリにデータを転送するデータ転送方法に関する。
【背景技術】
【０００２】
ディジタルシグナルプロセッサ（以下、ＤＳＰと表す）は信号処理に特化したプロセッサであり、従来はハードウェアで実現していた各種の信号処理機能をソフトウェア化してきた。ＤＳＰでは使用可能な内部メモリ資源が乏しく、例えばＣＰＵ（中央演算装置）のように、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）等の基本ソフトウェアを利用したり、複雑な処理を実行させたりすることが難しい。また、ＤＳＰによる信号処理では、内部メモリ上にあるデータを処理対象としたときに十分な処理性能が発揮される。しかし、ＤＳＰは元々十分なメモリ領域を有していないことが多く、大規模・大量なデータを一つの処理単位としてＤＳＰに処理させることは容易ではない。
【０００３】
一方、ＤＳＰの適用分野が拡大するにつれ、大量のデータを短時間で処理することが求められるようになってきた。このため、処理対象の大規模なデータをいったんＤＳＰの外部に設けたメモリに保存した後、データバスを経由して複数のＤＳＰの内部メモリにそのメモリサイズに合わせて転送し信号処理を施せるように、共通のデータバスに接続された複数のＤＳＰと、処理対象となる大量のデータを一時記憶するための外部メモリとを一枚の基板に実装したＤＳＰカードが構成され使用されるようになった。
【０００４】
このような構成のＤＳＰカードを用いることによって、例えば単位時間あたりの発生量が非常に多い処理データ等も、外部メモリのサイズに応じて処理可能になり、各ＤＳＰには単機能化された信号処理を割り付けるとともに、信号処理の規模に応じてこのようなＤＳＰカードを複数枚用いることで、種々の信号処理機能を実現している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２７７３６１号公報
【特許文献２】特開平７−６０３８号公報
【特許文献３】特開２００９−１８７３１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、この種のＤＳＰカードでは、上記したように処理対象データをいったん外部メモリに保存した後、共通のデータバスを経由して各ＤＳＰにデータを転送するが、このデータ転送の際、転送に用いられるデータバスは高負荷で使用されることになり、データ規模が増大するとその傾向は一層強まる。また、例えば各ＤＳＰが備えているＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）機能を用いて高速転送を行うにしても、複数のＤＳＰ間で排他制御を行いながら高速転送を維持するのは非常に難しい。
【０００７】
このように、ＤＳＰに本来の処理性能を発揮させるには、処理対象のデータを外部メモリからＤＳＰの内部メモリに転送し処理を実行する必要があるが、この転送に際しては、各ＤＳＰ及び全体での信号処理性能を損なうことのない、効率的なデータ転送を行うことが必要となる。特に大量のデータを処理対象とするなど、データ転送時の負荷が増大した場合でも、データの転送処理についてはその時間的な揺らぎを抑制するとともにできる限り高速かつ短時間で完了させ、ＤＳＰの信号処理時間を十分確保することが望まれる。
【０００８】
本発明の実施形態は、上述の事情を考慮してなされたものであり、処理対象の一連のデータを外部メモリに一時記憶後に、これらデータを共通のデータバスに接続された複数のＤＳＰに転送する際に、各ＤＳＰ及び全体での信号処理性能を損なうことのない、効率的なデータ転送を実行するＤＳＰカード、及びデータ転送方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本実施形態のＤＳＰカードは、固有のデータバスに共通に接続された複数のＤＳＰを有し、処理対象の一連のデータを受信して一時記憶後に、これら一時記憶された一連のデータを前記複数のＤＳＰ毎に割り付けるように分割して転送し各ＤＳＰにて処理を行うＤＳＰカードであって、前記一連のデータを第１のデータバスから受信し一時記憶する外部記憶装置と、第２のデータバスに共通に接続され、前記一時記憶された一連のデータの中から自身に処理対象として割り付けられたデータをこの第２のデータバスから受けとって内部メモリに格納し処理する複数のＤＳＰと、前記第１のデータバスのプロトコルと前記第２のデータバスのプロトコルとの間を相互に変換するとともに、あらかじめ設定された複数の転送制御情報を保持し、これら複数の転送制御情報に基づいて前記外部記憶装置と前記第２のデータバスとの間のデータ転送を行うプロトコル変換機能と、自カード内で発生する割込み要因を判定するとともに、これら割込み要因の中から前記第１のデータバスを経由して前記外部記憶装置に一時記憶される一連のデータの受信完了を示す受信完了割込み、及び前記外部記憶装置から前記第２のデータバスを経由して前記ＤＳＰに転送される一連のデータすべての転送完了を示す転送完了割込みの発生を、あらかじめ定められた前記複数のＤＳＰの中の一のＤＳＰに通知する外部割込み制御部とを備え、前記複数のＤＳＰの中の一のＤＳＰは、前記受信完了割込みの通知を受けると、前記プロトコル変換機能に対して、前記外部記憶装置に記憶された一連のデータを前記第２のデータバス経由で自身を含む前記複数のＤＳＰ毎に分割し順次連続して転送するための各ＤＳＰ毎の前記転送制御情報を設定するとともに、これら複数の転送制御情報に従った各ＤＳＰへの連続したデータ転送を開始させ、前記転送完了割込みの通知を受けると、自身を含む前記複数のＤＳＰのそれぞれに対して、前記転送されたデータに対する処理を開始させることを特徴とする。
【００１０】
また、本実施形態のデータ転送方法は、固有のデータバスに共通に接続された複数のＤＳＰを有し、処理対象の一連のデータを受信して一時記憶後に、これら一時記憶された一連のデータを前記複数のＤＳＰ毎に割り付けるように分割して転送し各ＤＳＰにて処理を行うＤＳＰカード内において、前記一時記憶された一連のデータを前記複数のＤＳＰに分割して転送するデータ転送方法であって、前記ＤＳＰカードは、前記一連のデータを第１のデータバスから受信し一時記憶する外部記憶装置と、第２のデータバスに共通に接続され、前記一時記憶された一連のデータの中から自身の処理対象として割り付けられたデータをこの第２のデータバスから受けとって内部メモリに格納し処理する複数のＤＳＰと、前記第１のデータバスのプロトコルと前記第２のデータバスのプロトコルとの間を相互に変換するとともに、あらかじめ設定された複数の転送制御情報を保持し、これら複数の転送制御情報に基づいて前記外部記憶装置と前記第２のデータバスとの間のデータ転送を行うプロトコル変換機能と、自カード内で発生する割込み要因を判定するとともに、これら割込み要因の中から前記第１のデータバスを経由して前記外部記憶装置に一時記憶される一連のデータの受信完了を示す受信完了割込み、及び前記外部記憶装置から前記第２のデータバスを経由して前記ＤＳＰに転送される一連のデータすべての転送完了を示す転送完了割込みの発生を、あらかじめ定められた前記複数のＤＳＰの中の一のＤＳＰに通知する外部割込み制御部とを備え、前記複数のＤＳＰの中の一のＤＳＰは、前記外部割込み制御部から前記外部記憶装置に一時記憶される一連のデータの受信完了の割込み発生の通知を受けとり、前記プロトコル変換機能に対して、前記外部記憶装置に一時記憶された一連のデータを分割して前記第２のデータバス経由で自身を含む前記複数のＤＳＰに順次連続転送するための各ＤＳＰ毎の転送制御情報を設定し、前記プロトコル変換機能に対して、前記複数の転送制御情報に従ったデータ転送の開始を指示し、前記プロトコル変換機能は、前記各ＤＳＰ毎の転送制御情報に従ったデータ転送を順次実行して、前記各ＤＳＰに処理対象として割り付けられたデータを前記外部記憶装置から前記各ＤＳＰに順次連続して転送し、前記複数のＤＳＰの中の一のＤＳＰは、前記外部割込み制御部から前記プロトコル変換機能による前記外部記憶装置から各ＤＳＰへのすべてのデータの転送完了の割込み通知を受け、自身を含む前記複数のＤＳＰのそれぞれに対して、前記転送されたデータに対する処理の開始を指示するとともに、処理を開始することを特徴とする。
【図面の簡単な説明】
【００１１】
【図１】本実施形態のＤＳＰカードの一例を示すブロック図。
【図２】転送制御情報の一例を示す説明図。
【図３】転送制御情報を用いたデータ転送を説明するための説明図。
【図４】次回転送指令ビットによる転送制御情報の連続実行を説明するための説明図。
【図５】複数の転送制御情報による一連のＤＭＡ転送のタイミングチャートの一例を示す図。
【図６】第１のＤＳＰの動作を説明するためのフローチャート。
【図７】ＤＳＰ１１−２の動作を説明するためのフローチャート。
【発明を実施するための形態】
【００１２】
以下に、本実施形態のＤＳＰカード及びデータ転送方法について、図１乃至図７を参照して説明する。
【実施例１】
【００１３】
図１は、本実施形態のＤＳＰカードの一例を示すブロック図である。このＤＳＰカード１は、信号処理を行う複数（ｎ）個のＤＳＰ１１−１〜１１−ｎ、外部記憶装置１２、バスプロトコル変換機能１３、外部割込制御装置１４、高速シリアル通信装置１５、ＰＣＩ−ＶＭＥブリッジ装置１６、及びフラッシュＲＯＭ１７を備えている。
【００１４】
ｎ個のＤＳＰ１１−１〜１１−ｎは、それぞれに小容量の記憶領域を有する内部メモリ及びＤＭＡコントローラ（ＤＭＡＣ）を備えており、ＤＳＰカード１内のデータバスｂ１９に共通に接続されている。そして、外部記憶装置１２からの信号処理プログラムやフラッシュＲＯＭ１７からのブート制御プログラム、及び外部記憶装置１２からの処理対象のデータを受けとって信号処理を実行する。また、本実施形態においては、ｎ個のＤＳＰ１１−１〜１１−ｎのうちの一つのＤＳＰ、例えばＤＳＰ１１−１（以下、これを第１のＤＳＰと表す）が、他のＤＳＰ（例えば、ＤＳＰ１１−２〜１１−ｎ）に対してブート指令を発行するとともに、後述する外部割込制御装置１４からの割込み発生の通知を受けとるように構成されているものとしている。なお、その動作については後述する。
【００１５】
外部記憶装置１２は、例えばページメモリのような大容量のメモリであり、ホストＣＰＵ（図示せず）等の機器からデータバスｄ２１（例えばＶＭＥバス）を経由して転送される各ＤＳＰの信号処理プログラムを記憶するとともに、外部の装置（図示せず）から高速シリアル通信装置１５を介して送られてくる処理対象の一連のデータを受けとって一時記憶する。
【００１６】
バスプロトコル変換機能１３は、例えばＦＰＧＡ等のプログラマブルロジックデバイスとして機能単位にまとめられており、データバスａ１８とデータバスｂ１９、ならびに外部記憶装置１２及びフラッシュＲＯＭ１７のメモリバスとの間を接続するためのプロトコル変換を行う。また、転送制御情報に基づいて、外部記憶装置１２に一時記憶された処理対象の一連のデータを、データバスｂ１９を介して各ＤＳＰ１１−１〜１１−ｎに割り付けるように分割して転送する。本実施形態においては、これらＤＳＰへのデータ転送に際しては、バスプロトコル変換機能１３内に設けられたＤＭＡＣ（ＤＭＡコントローラ）１３１を用いてＤＭＡ転送を行うものとしている。
【００１７】
ここに、上記した転送制御情報は、転送先となるｎ個のＤＳＰそれぞれに対応して設けられており、本実施形態ではＤＭＡ転送を用いるので、第１のＤＳＰからバスプロトコル変換機能１３内のＤＭＡＣ１３１内にある転送条件設定レジスタ群に、ＤＳＰの個数であるｎ個分設定され、保持される。転送制御情報の一例を図２に例示する。図２（ａ）は、１ＤＳＰ分の転送制御情報をモデル化して示す図である。この転送制御情報は、転送元アドレス、転送先アドレス、転送サイズ、Ｘ増分サイズ、Ｙ増分サイズ、及びコントロールレジスタから構成されている。
【００１８】
転送元アドレスは、該当のＤＳＰに転送すべき外部記憶装置１２に一時記憶されたデータの先頭アドレスを示し、転送先アドレスは、このデータの転送先となるＤＳＰのメモリアドレスを示す。転送サイズは、この転送で転送されるデータのサイズを示す。Ｘ増分サイズ、及びＹ増分サイズは、例えば外部記憶装置１２のデータを２次元展開し所定の増分で抽出し転送するためのパラメータである。コントロールレジスタは、次回転送指令ビット、及び転送開始ビットを含む制御用のデータレジスタである。
【００１９】
図２（ｂ）にコントロールレジスタの構成の一例を示す。次回転送指令ビットは、ＤＳＰの個数に対応してＤＭＡＣ１３１内に設定されたｎ個の転送制御情報を順次連続して実行させるための制御情報である。図２（ｂ）の事例では、次に連続して実行すべき転送制御情報をＤＳＰの番号順にＬＳＢ側からの各ビットに割り当てるものとしている。そして、対象のビットをＯＮにすることにより、次のＤＳＰに対する転送制御情報にチェインさせＤＭＡによるデータ転送を連続させている。また、転送開始ビットは、この転送制御情報を用いたＤＭＡＣ１３１によるＤＭＡ転送を開始させるための制御ビットであり、図２（ｂ）の事例では、このコントロールレジスタのＭＳＢに割り当てている。
【００２０】
一例として、ＤＳＰ数が５個の場合における、転送制御情報を用いた外部記憶装置１２から各ＤＳＰへのＤＭＡによるデータ転送について、図３乃至図５の説明図を参照して詳述する。
【００２１】
図３（ａ）に例示したように、転送の開始に際しては、まず第１のＤＳＰ（例えばＤＳＰ（＃１））から、図２に示した転送制御情報が複数個、この事例では５個の転送制御情報がＤＭＡＣ１３１に設定され保持される。これら転送制御情報には、外部記憶装置１２に一時記憶された一連のデータを５個のＤＳＰに分割して転送するよう、転送先の各ＤＳＰに対応づけてそのパラメータが設定される。本実施形態におけるメモリマップの一例を図３（ｂ）に示す。この事例では、バスプロトコル変換機能から見た複数のＤＳＰ１１及び外部記憶装置１２を含むＤＳＰカード１内の各デバイスを、一つのメモリ空間にマッピングしている。これによって、転送制御情報中のアドレス情報については、デバイスの差異や接続されているデータバスの差異を意識することなく取り扱うことができる。
【００２２】
また、各転送制御情報の次回転送指令ビットは、次の転送制御情報が順次連続して実行されるように、それぞれに対応したビットがＯＮにされている。ＤＭＡＣ１３１は、この次回転送指令ビットを用いて、次のように５個の転送制御情報を順次実行する。すなわち、図４に例示したように、ＤＭＡＣ１３１によるＤＭＡ転送が開始されると、転送制御情報１に基づき外部記憶装置１３からＤＳＰ（＃１）に所定のデータのＤＭＡ転送が実行されるとともに、転送終了時にはコントロールレジスタ内の次回転送指令ビットが参照され、ＯＮになっているビットがあれば、次にそのビットに対応した転送制御情報が実行される。
【００２３】
図４の事例では、転送制御情報２に対応したビットがＯＮになっているので、引き続き転送制御情報２に基づいたＤＭＡ転送が実行される。このようにして次回転送指令ビットが参照されることによって、次に指定された転送制御情報に基づきＤＭＡ転送が順次実行される。そして、図４の事例では、転送制御情報５の次回転送指令ビットにはＯＮになっているビットがないので、この転送制御情報５に基づいたＤＭＡ転送が終了すると、ＤＭＡＣ１３１は転送完了割込みを発生する。
【００２４】
また、このときの一連のＤＭＡ転送のタイミングチャートを図５に例示する。図５（ａ）は、ＤＭＡＣ１３１が、一つの転送制御情報による転送を完了するたび毎に転送完了の割込みを発生させ、その割込み処理により次の転送制御情報を設定して順次転送を実行する手法であり、例えば従来実施されていた手法である。また図５（ｂ）は、ＤＭＡＣ１３１に複数（５個）の転送制御情報をまとめて設定して保持し、それらを順次連続して実行させてＤＭＡ転送を連続させた場合であり、上述した本実施形態における手法である。これらを比較すると、図５（ｂ）では、図５（ａ）に比べてデータ転送完了までの時間を短くできるとともに、毎回の転送完了割込み処理による処理時間の揺らぎ等も無くなり、転送効率を向上させることができる。
【００２５】
外部割込み制御装置１４は、割込み発生受付の可否や割込み要因を判定するための各種のレジスタ（図示せず）を有し、ＤＳＰカード１内で発生する各種の割込み要因の中から、次の２つの割込み、すなわち、高速シリアル通信装置１５からデータバスａ１８を経由して外部記憶装置１２に一時記憶される一連のデータの受信完了（外部記憶装置１２への転送完了）に伴う受信完了割込み、及び外部記憶装置１２に一時記憶された一連のデータすべての各ＤＳＰへの転送完了に伴う転送完了割込みの発生を判定するとともに、その発生を第１のＤＳＰに通知する。上記した受信完了割込みは、高速シリアル通信装置１５から、また転送完了割込みはバスプロトコル変換機能１３内のＤＭＡＣ１３１からそれぞれ発生し、外部割込み制御装置１４に通知される。外部割込み制御装置１４内の各種のレジスタ等は、例えば第１のＤＳＰにより設定される。
【００２６】
高速シリアル通信装置１５は、外部機器等から送られてくる処理対象の一連のデータを受信するためのインターフェイスである。外部機器からは、例えば所定の周期で発生する画像データ等、ＤＳＰでの一つの信号処理単位となる一連のデータがシリアルデータとして繰り返し送出される。高速シリアル通信装置１５は、これらデータを受信し、データバスａ１８を経由して外部記憶装置１２に送るとともに、その受信完了時に外部割込み制御装置１４に対して割込み信号を発生し、受信完了の旨を通知する。
【００２７】
ＰＣＩ−ＶＭＥブリッジ装置１６は、このＤＳＰカード１内のひとつのデータバスであるデータバスａ１８と、外部に設けられたデータバスｄ２１とを接続するためのブリッジである。本実施形態では、データバスａ１８をＰＣＩバスとし、外部のデータバスｄ２１をＶＭＥバスとしており、ＰＣＩ−ＶＭＥブリッジ装置１６は、これらのバス間の転送を行う。
【００２８】
フラッシュＲＯＭ１７には、各ＤＳＰ１１−１〜１１−ｎによって実行される初期化等を含むブート制御プログラムが格納されている。これらのプログラムは、電源投入時やリセット時に各ＤＳＰに転送される。
【００２９】
データバスａ１８、データバスｂ１９、及びデータバスｃ２０は、いずれもＤＳＰカード１の内部バスである。本実施形態においては、データバスａ１８はＰＣＩバスとし、主にこのＤＳＰカード１の入出力データを扱っている。データバスｂ１９は、ＤＳＰ固有のバスであり、各ＤＳＰは共通にこのデータバスに接続されている。データバスｃ２０は、フラッシュＲＯＭのメモリバスに相当する。なお、データバスｄ２１は外部に設けられたデータバスであり、このＤＳＰカード１と同様に構成された複数枚のＤＳＰカード（＃ｍ）やホストコンピュータ（図示せず）等が接続されることによって、例えば、信号処理の規模に応じた信号処理システムが構成される。
【００３０】
次に、前出の図１乃至図５、ならびに図６及び図７のフローチャートを参照して、上述のように構成された本実施形態のＤＳＰカード１の動作について説明する。なお、以下の説明においては、第１のＤＳＰとその他のＤＳＰ１１−２〜１１−ｎのそれぞれの動作を中心に、ＤＳＰカード１の動作を説明する。図６は、第１のＤＳＰの動作を説明するためのフローチャートである。また、図７は、その他のＤＳＰ、例えば２つ目のＤＳＰ１１−２の動作を説明するためのフローチャートである。
【００３１】
はじめに、図６を参照して、第１のＤＳＰの動作を説明する。この第１のＤＳＰは、例えばデータバスｄ２１に接続されたホストＣＰＵ等の外部の機器から送られてくるブート開始指令を受けて、このＤＳＰカード１内の他のＤＳＰをブートして信号処理を開始させた後、自身も割り付けられた信号処理を開始・実行する。
【００３２】
まずＤＳＰカード１に電源が投入されると、第１のＤＳＰは、フラッシュＲＯＭ１７に格納されている初期化等を含むブート制御プログラムをロードして各種の設定等を行った後（ＳＴ６０１）、外部の機器からのブート開始指令を待つ（ＳＴ６０２）。ブート開始指令を受けとると（ＳＴ６０２のＹＥＳ）、第１のＤＳＰは、ＤＳＰカード１内の他のＤＳＰ１１−２〜１１−ｎに対して起動の対象か否かを判定しながら、起動対象のＤＳＰに対してはブート指令を発行し起動する（ＳＴ６０３〜ＳＴ６０６）。これら第１のＤＳＰ以外のＤＳＰの動作については後述する。
【００３３】
次いで、第１のＤＳＰは、自身の信号処理プログラムを、例えばその格納場所である外部記憶装置１２等からロードし、実行を開始する（ＳＴ６０７）。そして、各種の初期設定、ならびに所定の割込み発生及び要因判定等に必要な割込み処理関連のレジスタ等の設定を行った後（ＳＴ６０８）、外部の機器から送られてくる処理対象の一連のデータの受信完了を待つ（ＳＴ６０９のＮＯ）。
【００３４】
一方、外部の機器からは、例えば所定の周期で発生する画像データ等、ＤＳＰでの処理対象とする一連のデータがシリアル形式のデータとして繰り返し送出される。これらデータは高速シリアル通信装置１５で受信され、データバスａ１８を経由して外部記憶装置１２に送られて一時記憶される。そして、ＤＳＰでの一つの信号処理単位となる一連のデータの受信が完了すると、高速シリアル通信装置１５は、外部割込み制御装置１４に対して割込み信号を発生する（図１中の矢線（１）に対応）。外部割込み制御装置１４はこの割込み信号を受けとって要因判定等の処理後、第１のＤＳＰに対して処理対象の一連のデータの受信完了割込みの発生を通知する（図１中の矢線（２）に対応）。
【００３５】
第１のＤＳＰは、外部割込み制御装置１４から受信完了割込みの発生を通知されると（ＳＴ６０９のＹＥＳ）、外部記憶装置１２に一時記憶されたデータを各ＤＳＰにデータバスｂ１９を介して順次連続してＤＭＡ転送すべく、図２及び図３の説明図に詳述したように、バスプロトコル変換機能１３内のＤＭＡＣ１３１に対して複数の転送制御情報を設定するとともに（ＳＴ６１０）、転送制御情報によるＤＭＡ転送の開始を指示する（ＳＴ６１１）。
【００３６】
これによって、まず第１番目の転送制御情報に基づいて、外部記憶装置１２に一時記憶されたデータの中から、転送先のＤＳＰによる処理対象分のデータが分割されてデータバスｂ１９経由でＤＭＡ転送される。転送の終了時には、図４に示したように次回転送指令ビットが参照され、ＯＮになっているビットがあれば、そのビットに対応した転送制御情報が次に連続して実行される。これら複数の転送制御情報を用いて外部記憶装置１２から各ＤＳＰに順次連続して対象データがＤＭＡ転送されてゆくが、この転送におけるタイミングチャートは、前述の図５（ｂ）に例示したとおりである（ＳＴ６１２、ＳＴ６１３のＮＯ）。
【００３７】
そして、これら一連のＤＭＡ転送により外部記憶装置１２に一時記憶されたデータの各ＤＳＰへの転送が完了すると、ＤＭＡＣ１３１は、外部割込み制御装置１４に対して割込み信号を発生する（図１中の矢線（３）に対応）。外部割込み制御装置１４は、この割込み信号を受けとって要因判定等の処理後、第１のＤＳＰに対して処理対象の一連のデータの外部記憶装置１２から各ＤＳＰへの転送完了割込みの発生を通知する（図１中の矢線（２）に対応）。
【００３８】
第１のＤＳＰは、外部割込み制御装置１４から転送完了割込みの発生を通知されると（ＳＴ６１３のＹＥＳ）、ＤＳＰカード１内の他のＤＳＰに対して信号処理の開始を指示する。そして、指示された各ＤＳＰは、直前までの動作ステップで外部記憶装置１２から転送されたデータに対する所定の信号処理を実行する。また、第１のＤＳＰ自身も、処理プログラムに従って対象データの信号処理を含む各種の処理を実行を継続する（ＳＴ６１４）。この後は、信号処理の終了が指示されるまで、ＳＴ６０９の動作ステップからの動作を繰り返す（ＳＴ６１５）。
【００３９】
次に、図７を参照して、ＤＳＰ１１−２（２つ目のＤＳＰ）の動作について簡単に説明する。このＤＳＰ１１−２は、第１のＤＳＰからのブート開始指令を受けて信号処理プログラムをロードし実行を開始するとともに、その後は、上記した第１のＤＳＰの動作ステップＳＴ６１４における信号処理の開始の指示により、外部記憶装置１２からＤＭＡ転送された処理対象データに対する所定の信号処理を実行する。
【００４０】
ＤＳＰ１１−２は、電源投入後にリセット信号が解除されると、フラッシュＲＯＭ１７に格納されている初期化等を含むブート制御プログラムをロードして初期設定を行い、起動に際しての自己診断を行った後、第１のＤＳＰからのブート指令を待つ（ＳＴ７０１〜ＳＴ７０４）。ブート指令を受けると（ＳＴ７０４のＹＥＳ）、ＤＳＰ１１−２は、自身の信号処理プログラムを、例えばその格納場所である外部記憶装置１２等からロードする（ＳＴ７０５）、ロード完了後はこのプログラムの実行を開始し（ＳＴ７０６）、第１のＤＳＰからの所定の信号処理開始の指示を待つ（ＳＴ７０７のＮＯ）。
【００４１】
一方、この間に、外部記憶装置１２に一時記憶された処理対象のデータは、バスプロトコル変換機能１３内のＤＭＡＣ１３１により、外部記憶装置１２から自ＤＳＰ内のメモリにＤＭＡ転送される。そして、転送が完了すると、第１のＤＳＰから信号処理の開始の指示が送出され（ＳＴ７０７のＹＥＳ）、ＤＳＰ１１−２は、自メモリに転送された処理対象のデータに対する所定の信号処理を実行する（ＳＴ７０８）。この後は、信号処理の終了が指示されるまで、ＳＴ７０７の動作ステップからの動作を繰り返す（ＳＴ７０９）。
【００４２】
以上説明したように、本実施形態のＤＳＰカードにおいては、外部の機器から送られてくる大規模・大量な処理対象のデータを、いったんＤＳＰの外部に設けられた外部記憶装置に一時記憶後、これらのデータを共通のバスに接続された複数のＤＳＰで処理するために分割してそれぞれのＤＳＰの内部メモリにＤＭＡ転送する際に、まず、データの転送条件となる転送制御情報を、転送先のＤＳＰのそれぞれに対応させて複数個、まとめてＤＭＡＣ内のレジスタに設定している。そして転送が開始され、ひとつのＤＳＰへのデータ転送が終了すると、各転送制御情報内に設けられた次回転送指令情報で指定された次の転送制御情報によるデータ転送を順次連続して実行している。さらに、これら順次連続したデータ転送が完了し、一時記憶されたすべてのデータが対象のＤＳＰに転送された後に、各ＤＳＰによる所定の信号処理を実行している。
【００４３】
これにより、ひとつのＤＳＰへのデータ転送完了の都度、次の転送制御情報を設定しながら転送を繰り返すのではなく、大規模・大量な処理対象のデータを間断なしに対象の複数のＤＳＰに順次連続して転送することができるので、各ＤＳＰ及び全体での信号処理性能を損なうことのない、効率的なデータ転送を実行することのできるＤＳＰカード、及びデータ転送方法を得ることができる。
【００４４】
なお、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４５】
１  ＤＳＰカード
１１  ＤＳＰ
１２  外部記憶装置
１３  バスプロトコル変換機能
１４  外部割込み制御装置
１５  高速シリアル通信装置
１６  ＰＣＩ−ＶＭＥブリッジ装置
１７  フラッシュＲＯＭ
１８  データバスａ
１９  データバスｂ
２０  データバスｃ
２１  データバスｄ
１３１  ＤＭＡＣ
【図１】
2013242816.tif 000003
【図２】
2013242816.tif 000004
【図３】
2013242816.tif 000005
【図４】
2013242816.tif 000006
【図５】
2013242816.tif 000007
【図６】
2013242816.tif 000008
【図７】
2013242816.tif 000009