(57)【要約】【課題】  焦電素子からの信号を増幅回路で増幅しても、初期状態のオフセットを解消できる検出回路、センサーデバイス及び電子機器を提供すること。【解決手段】  検出回路１Ａ〜１Ｄ、１０Ａ〜１０Ｅは、焦電素子２と、焦電素子に接続された第１増幅回路４Ａ，４Ｂと、第１増幅回路の出力電圧が第１ゲートＧ１に印加される第１ソースフォロワー回路３Ａ〜３Ｃと、第１増幅回路と第１ゲートとの間に接続された第１キャパシターＣ１と、第１キャパシターと第１ゲートを接続する第１接続ノードＮＤ１の電荷を、検出前に放電させる第１放電スイッチ５と、を有する。【選択図】      図１
2013174501.tif 000002
【特許請求の範囲】
【請求項１】
焦電素子と、
前記焦電素子に接続された第１増幅回路と、
前記第１増幅回路の出力電圧が第１ゲートに印加される第１トランジスターを含む第１ソースフォロワー回路と、
前記第１増幅回路と前記第１ゲートとの間に接続された第１キャパシターと、
前記第１キャパシターと前記第１ゲートを接続する第１接続ノードの電荷を、検出前に放電させる第１放電スイッチと、
を有することを特徴とする検出回路。
【請求項２】
請求項１において、
前記第１増幅回路は、前記焦電素子の出力がゲートに入力される第１ＣＭＯＳトランジスターを含む第１インバーターと、前記第１インバーターの入出力線間に挿入接続された第１抵抗と、を有することを特徴とする検出回路。
【請求項３】
請求項２において、
前記第１抵抗は、前記第１放電スイッチが放電動作中に導通され、前記第１放電スイッチが放電動作を終了する前に非導通される第１スイッチのコンタクト抵抗にて形成されることを特徴とする検出回路。
【請求項４】
請求項２または３において、
参照信号を生成する参照信号生成回路をさらに有し、
前記参照信号生成回路は、
第２ＣＭＯＳトランジスターを含む第２インバーターと、前記第２インバーターの入出力線間に接続された第２抵抗とを含む第２増幅回路と、
前記第２増幅回路の出力電圧が第２ゲートに印加される第２トランジスターを含む第２ソースフォロワー回路と、
前記第２増幅回路と前記第２ゲートとの間に接続された第２キャパシターと、
前記第２キャパシターと前記第２ゲートを接続する第２接続ノードの電荷を、検出前に放電させる第２放電スイッチと、
を有することを特徴とする検出回路。
【請求項５】
請求項４において、
前記第２抵抗は、前記第２放電スイッチが放電動作中に導通され、前記第２放電スイッチが放電動作を終了する前に非導通される第２スイッチのコンタクト抵抗にて形成されることを特徴とする検出回路。
【請求項６】
請求項４または５において、
前記第１ソースフォロワー回路は、前記第１ソースフォロワー回路の第１出力ノードと低電位側電源ノードとの間に設けられ、前記第１ゲートを有する第１のＰ型トランジスターと、高電位側電源ノードと前記第１出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターとを含み、
前記第２ソースフォロワー回路は、前記第２ソースフォロワー回路の第２出力ノードと前記低電位側電源ノードとの間に設けられ、前記第２ゲートを有する第３のＰ型トランジスターと、前記高電位側電源ノードと前記第２出力ノードとの間に設けられ、ゲートが前記基準電圧に設定される第４のＰ型トランジスターとを含むことを特徴とする検出回路。
【請求項７】
請求項４または５において、
前記第１ソースフォロワー回路は、前記第１ソースフォロワー回路の第１出力ノードと低電位側電源ノードとの間に設けられ、前記第１ゲートを有する第１のＰ型トランジスターと、高電位側電源ノードと前記第１出力ノードとの間に設けられた第２のＰ型トランジスターとを含み、
前記第２ソースフォロワー回路は、前記第２ソースフォロワー回路の第２出力ノードと前記低電位側電源ノードとの間に設けられ、前記第２ゲートを有する第３のＰ型トランジスターと、前記高電位側電源ノードと前記第２出力ノードとの間に設けられた第４のＰ型トランジスターとを含み、
前記第２のＰ型トランジスターと前記第４のＰ型トランジスターの各ゲートを前記第２出力ノードに接続したことを特徴とする検出回路。
【請求項８】
請求項４乃至７のいずれか１項において、
前記第１インバーター及び前記第２インバーターの少なくとも一方は、貫通電流を遮断するスイッチングトランジスターをさらに有することを特徴とする検出回路。
【請求項９】
請求項１乃至８のいずれか１項記載の検出回路を含むことを特徴とするセンサーデバイス。
【請求項１０】
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
１又は複数の列線と、
前記複数の行線に接続される行選択回路と、
前記１又は複数の列線に接続される読み出し回路と、
を含み、
前記複数のセンサーセルの各々が、請求項１乃至８のいずれか１項記載の検出回路を含むことを特徴とするセンサーデバイス。
【請求項１１】
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
複数の列線と、
前記複数の行線に接続される行選択回路と、
前記複数の列線に接続される読み出し回路と、
を含み、
前記複数のセンサーセルの各々に、請求項４乃至８のいずれかの１項記載の検出回路のうち、前記第２増幅回路を除く全ての素子が配置され、
前記第２増幅回路を、前記複数の列線の各１本に接続される一列の検出回路で共用することを特徴とするセンサーデバイス。
【請求項１２】
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
複数の列線と、
前記複数の行線に接続される行選択回路と、
前記複数の列線に接続される読み出し回路と、
を含み、
前記複数のセンサーセルの各々に、請求項６項記載の検出回路のうち、前記第２のＰ型トランジスター及び前記第４のＰ型トランジスターの少なくとも一方を除く全ての素子が配置され、
前記第２のＰ型トランジスター及び前記第４のＰ型トランジスターの少なくとも一方を、前記複数の列線の各１本に接続される一列の検出回路で共用することを特徴とするセンサーデバイス。
【請求項１３】
請求項１乃至８のいずれか１項記載の検出回路を含むことを特徴とする電子機器。
【請求項１４】
請求項９乃至１２のいずれか１項記載のセンサーデバイスを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、焦電素子を備えた検出回路、センサーデバイス及び電子機器等に関する。
【背景技術】
【０００２】
従来、焦電素子等を用いた赤外線の検出回路が知られている。例えば人体からは、波長が１０μｍ付近の赤外線が輻射されており、これを検出することで人体の存在や温度の情報を非接触で取得できる。従って、このような赤外線の検出回路を利用することで、侵入検知や物理量計測を実現できる。
【０００３】
赤外線の検出回路の従来技術としては例えば非特許文献１、特許文献１に開示される技術が知られている。非特許文献１の従来技術では、直列接続されたトランジスター（ＪＦＥＴ）と抵抗とから構成されるソースフォロワー回路により、焦電素子の焦電流を検出している。
【０００４】
特許文献１の従来技術では、負荷素子として機能するＰ型トランジスターと増幅素子として機能するＮ型トランジスターが直列接続されることで、ソース接地増幅回路が構成され、このソース接地増幅回路により焦電素子の焦電流を検出している。
【０００５】
特許文献２では、光が照射されない焦電素子を備えた参照素子を設け、画素の焦電素子と参照素子との各々からの焦電流に基づく電圧の差分を増幅している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−６８８６３号公報
【特許文献２】特開平０５−１４５８５３号公報
【非特許文献】
【０００７】
【非特許文献１】Daisuke Akai et al. , “Pyroelectric infrared sensors with fast response time and high sensitivity using epitaxial PbZr, TiO3 films on epitaxial γ-Al2O3/Si substrates”, Sensors and Actuators A: Physical, Volumes 130-131, 14 August 2006, Pages 111-115, Elsevier Science B.V.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１及び非特許文献１の従来技術では、検出回路を構成する抵抗やトランジスターなどの回路素子の特性ばらつきが原因で、検出回路の出力電圧のばらつきが非常に大きくなってしまうという課題があった。
【０００９】
特許文献２によれば、トランジスターの特性ばらつきにより、光照射前の初期状態の出力電圧にオフセットがあっても、同様に特性ばらつきがある未照射の参照素子からの焦電流に基づく電圧を差分することで、オフセットは解消される。
【００１０】
しかし、温度変化による焦電素子の焦電流の変化は微小であり、信号を増幅しないと高感度な検出ができない。増幅器を設けると、増幅器を構成する素子特性のばらつきが無視できなくなる。
【００１１】
本発明の幾つかの態様によれば、焦電素子からの信号を増幅器で増幅しても、初期状態のオフセットを解消できる検出回路、センサーデバイス及び電子機器を提供することができる。
【００１２】
本発明の他の幾つかの態様によれば、画素の焦電素子と参照素子としての焦電素子からの信号をそれぞれ増幅しても、それぞれについて初期状態のオフセットを解消して、差動増幅により高感度な検出を実施できる検出回路、センサーデバイス及び電子機器を提供することができる。
【課題を解決するための手段】
【００１３】
（１）本発明の一態様は、
焦電素子と、
前記焦電素子に接続された第１増幅回路と、
前記第１増幅回路の出力電圧が第１ゲートに印加される第１ソースフォロワー回路と、
前記第１増幅回路と前記第１ゲートとの間に接続された第１キャパシターと、
前記第１キャパシターと前記第１ゲートを接続する第１接続ノードの電荷を、検出前に放電させる第１放電スイッチと、
を有する検出回路に関する。
【００１４】
検出回路を備えた機器に光を入射させる検出前では、ソースフォロワー回路からの出力の初期電位は、素子のばらつきなどに起因してばらつくため、オフセットがある。本発明の一態様では、第１放電スイッチが放電中に、検出前（光入射前）の焦電素子からの信号が第１増幅器で増幅されて第１キャパシターに充電される。その後、放電停止で第１キャパシターは検出前の充電電荷を維持し、第１ゲートの電位は０Ｖとなる。これにより、初期状態でのオフセットは解消されて、各画素がこの検出回路を備えることで全ての画素で初期オフセットがキャンセルされる。その後の検出動作に従って光照射されると、焦電素子の自発分極量の変化によって、第１キャパシターでの容量カップリングを介して第１ゲートの電位がΔＶだけ変化する。これがソースフォロワー回路の第１ゲートに印加されて、オフセットのない信号が出力される。
【００１５】
（２）本発明の一態様では、前記第１増幅回路は、前記焦電素子の出力がゲートに入力される第１ＣＭＯＳトランジスターを含む第１インバーターと、前記第１インバーターの入出力線間に挿入接続された第１抵抗と、を有することができる。
【００１６】
第１インバーターは、焦電素子からの検出信号に基づいて相補的に駆動される２つのトランジスターを含む。初期状態では、入出力間に第１抵抗を有する第１インバーターの入出力はほぼＶｄｄ／２となる。第１インバーターの入出力特性から入力がＶｄｄ／２からΔＶだけ変化すると、増幅された電圧が出力される。
【００１７】
（３）本発明の一態様では、前記第１抵抗は、前記第１放電スイッチが放電動作中に導通され、前記第１放電スイッチが放電動作を終了する前に非導通される第１スイッチのコンタクト抵抗にて形成することができる。
【００１８】
半導体プロセスで第１抵抗を形成すると面積が大きくなるので、トランジスター等で形成できる第１スイッチとすることで小面積化し、かつ、第１スイッチの自身のコンタクト抵抗成分を第１抵抗と同様の抵抗値として利用できる。第１放電スイッチが放電動作を終了する前に第１スイッチを非導通とすれば、スイッチングノイズが第１ソースフォロワー回路の第１ゲート線に乗ることを防止できる。また、第１スイッチをオープンとしても、検出時に第１インバーターが増幅動作して、光照射後には第１キャパシターでの容量カップリングを介して第１ゲートの電位を０ＶからΔＶに変化させることができる。第１スイッチは検出終了後にオンさせておけば、その時のスイッチングノイズも検出に悪影響を与えない。
【００１９】
（４）本発明の一態様では、参照信号を生成する参照信号生成回路をさらに有し、前記参照信号生成回路は、第２ＣＭＯＳトランジスターを含む第２インバーターと、前記第２インバーターの入出力線間に接続された第２抵抗とを含む第２増幅回路と、前記第２増幅回路の出力電圧が第２ゲートに印加される第２ソースフォロワー回路と、前記第２増幅回路と前記第２ゲートとの間に接続された第２キャパシターと、前記第２キャパシターと前記第２ゲートを接続する第２接続ノードの電荷を、検出前に放電させる第２放電スイッチと、を有することができる。
【００２０】
検出回路中の第１ソースフォロワー回路では、トランジスターのプロセスばらつきにより初期電圧にオフセットがある。第１ソースフォロワー回路と同様にトランジスターのプロセスばらつきを有する第２ソースフォロワー回路より参照信号を出力させ、第１ソースフォロワー回路からの出力信号との差分を取ることで、オフセットを解消できる。特に、上述した（１）の検出回路と同様の作用・効果を、参照信号生成回路でも実現できる上、焦電素子からの信号経路にノイズが乗ると、参照信号生成回路からの参照信号にも同様なノイズが乗るので、両者の差分をとることで、ノイズも相殺される。
【００２１】
（５）本発明の一態様では、前記第２抵抗は、前記第２放電スイッチが放電動作中に導通され、前記第２放電スイッチが放電動作を終了する前に非導通される第２スイッチのコンタクト抵抗にて形成することができる。
【００２２】
半導体プロセスで第２抵抗を形成すると面積が大きくなるので、トランジスター等で形成できる第２スイッチとすることで小面積化し、かつ、第２スイッチの自身のコンタクト抵抗成分を第２抵抗と同様の抵抗値として利用できる。第２放電スイッチが放電動作を終了する前に第２スイッチを非導通とすれば、スイッチングノイズが第２ソースフォロワー回路の第２ゲート線に乗ることを防止できる。また、第２スイッチをオープンとし、検出時に第１インバーターと同様に第２インバーターでも増幅動作させて、第２キャパシターでの容量カップリングを介して第２ゲートの電位を変化させることができ、オフセットを解消できる。
【００２３】
（６）本発明の一態様では、前記第１ソースフォロワー回路は、前記第１ソースフォロワー回路の第１出力ノードと低電位側電源ノードとの間に設けられ、前記第１ゲートを有する第１のＰ型トランジスターと、高電位側電源ノードと前記第１出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターとを含み、前記第２ソースフォロワー回路は、前記第２ソースフォロワー回路の第２出力ノードと前記低電位側電源ノードとの間に設けられ、前記第２ゲートを有する第３のＰ型トランジスターと、前記高電位側電源ノードと前記第２出力ノードとの間に設けられ、ゲートが前記基準電圧に設定される第４のＰ型トランジスターとを含むことができる。
【００２４】
このように、第１ソースフォロワー回路の第１，第２のＰ型トランジスターと第２ソースフォロワー回路の第３，第４のＰ型トランジスターとは、プロセスばらつきがあっても同じ傾向でばらつくので、相対的なばらつきが解消されて、プロセス変動への依存が少ない出力を確保することができる。特に、第１〜第４のＰ型トランジスターのサイズを同一にすれば、プロセスばらつきの影響を最小にすることができる。
【００２５】
（７）本発明の一態様では、前記第１ソースフォロワー回路は、前記第１ソースフォロワー回路の第１出力ノードと低電位側電源ノードとの間に設けられ、前記第１ゲートを有する第１のＰ型トランジスターと、高電位側電源ノードと前記第１出力ノードとの間に設けられた第２のＰ型トランジスターとを含み、前記第２ソースフォロワー回路は、前記第２ソースフォロワー回路の第２出力ノードと前記低電位側電源ノードとの間に設けられ、前記第２ゲートを有する第３のＰ型トランジスターと、前記高電位側電源ノードと前記第２出力ノードとの間に設けられた第４のＰ型トランジスターとを含み、前記第２のＰ型トランジスターと前記第４のＰ型トランジスターの各ゲートを前記第２出力ノードに接続することができる。
【００２６】
こうすると、プロセスばらつきの影響を最小にすることができることに加えて、第２，第４のＰ型トランジスターがカレントミラー回路を形成することによっても、第１，第２ソースフォロワー回路の素子のばらつきが検出信号及び参照信号に反映することを抑制できる。
【００２７】
（８）本発明の一態様では、前記第１インバーター及び前記第２インバーターの少なくとも一方は、貫通電流を遮断するスイッチングトランジスターをさらに有することができる。これにより、インバーターでの貫通電流を防止して、消費電力を低減できる。
【００２８】
（９）本発明の他の態様は、（１）〜（８）のいずれかの検出回路を含むセンサーデバイスを定義している。このセンサーデバイスによれば、（１）〜（８）にて説明した本発明の一態様の作用効果を奏することができる。
【００２９】
（１０）本発明のさらに他の態様は、
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
１又は複数の列線と、
前記複数の行線に接続される行選択回路と、
前記１又は複数の列線に接続される読み出し回路と、
を含み、
前記複数のセンサーセルの各々が、（１）〜（８）のいずれかの検出回路を含むセンサーデバイスに関する。こうして、一つの検出回路で一つの画素回路を構成することができる。しかも、このセンサーデバイスによれば、（１）〜（８）にて説明した本発明の一態様の作用効果を奏することができる。
【００３０】
（１１）本発明のさらに他の態様は、
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
複数の列線と、
前記複数の行線に接続される行選択回路と、
前記複数の列線に接続される読み出し回路と、
を含み、
前記複数のセンサーセルの各々に、（４）〜（８）のいずれかに記載の検出回路のうち、前記第２増幅回路を除く全ての素子が配置され、
前記第２増幅回路を、前記複数の列線の各１本に接続される一列の検出回路で共用するセンサーデバイスに関する。
【００３１】
こうすると、検出回路で形成される画素回路の面積を第２の増幅回路の面積分だけ縮小できる。
【００３２】
（１２）本発明のさらに他の態様は、
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
複数の列線と、
前記複数の行線に接続される行選択回路と、
前記複数の列線に接続される読み出し回路と、
を含み、
前記複数のセンサーセルの各々に、（６）に記載の検出回路のうち、前記第２のＰ型トランジスター及び前記第４のＰ型トランジスターの少なくとも一方を除く全ての素子が配置され、
前記第２のＰ型トランジスター及び前記第４のＰ型トランジスターの少なくとも一方を、前記複数の列線の各１本に接続される一列の検出回路で共用するセンサーデバイスに関する。
【００３３】
こうすると、検出回路で形成される画素回路の面積を、第２のＰ型トランジスター及び第４のＰ型トランジスターの少なくとも一方の面積分だけ縮小できる。
【００３４】
（１３）本発明のさらに他の態様は、（１）〜（８）のいずれかの検出回路を含む電子機器を定義している。
【００３５】
（１４）本発明のさらに他の態様は、（９）〜（１２）のいずれかに記載のセンサーデバイスを含む電子機器を定義している。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１実施形態に係る検出回路（画素回路）を示す回路図である。
【図２】増幅回路として用いられるインバーターの入出力特性図である。
【図３】図１に示す画素回路の動作を示すタイミングチャートである。
【図４】図１の第１増幅回路を変更した検出回路（画素回路）の変形例を示す回路図である。
【図５】図４に示す画素回路の動作を示すタイミングチャートである。
【図６】図１のソースフォロワー回路を変更した検出回路（画素回路）の変形例を示す回路図である。
【図７】図４のソースフォロワー回路を変更した検出回路（画素回路）の変形例を示す回路図である。
【図８】図１の検出回路（画素回路）に参照信号生成回路を付加した本発明の第２実施形態に係る検出回路（画素回路）の回路図である。
【図９】図４の検出回路（画素回路）に参照信号生成回路を付加した本発明の第２実施形態に係る検出回路（画素回路）の回路図である。
【図１０】図６の検出回路（画素回路）に参照信号生成回路を付加した本発明の第２実施形態に係る検出回路（画素回路）の回路図である。
【図１１】図７の検出回路（画素回路）に参照信号生成回路を付加した本発明の第２実施形態に係る検出回路（画素回路）の回路図である。
【図１２】図１０の２つのソースフォロワー回路にカレントミラー回路を設けた変形例の回路図である。
【図１３】増幅回路中のインバーターの貫通電流を防止する変形例を示す回路図である。
【図１４】図１４（Ａ）（Ｂ）はセンサーデバイスの構成図である。
【図１５】二次元マトリクスに配置される画素の回路の一列分の構成を示す回路図である。
【図１６】一列の画素回路で第２増幅回路及び第２，第４のＰ型トランジスターを共用した構成を示す回路図である。
【図１７】電子機器のブロック図である。
【図１８】テラヘルツカメラを含む体温測定装置（電子機器）を示す図である。
【図１９】テラヘルツカメラの斜視図である。
【図２０】テラヘルツカメラのブロック図である。
【発明を実施するための形態】
【００３７】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３８】
１．第１実施形態
１．１．検出回路（画素回路）１Ａ
図１に示す検出回路（画素回路ともいう）１Ａは、焦電素子２とソースフォロワー回路３Ａとを含む基本回路を有する。
【００３９】
焦電素子２は、一方の電極にバイアス電圧（例えば接地電圧）が印加された焦電キャパシターを含む。焦電素子２には例えば波長が赤外帯域の光（赤外線線）やテラヘルツの光（電磁波ともいう）等の光が入射され、焦電キャパシターには温度に応じた自発分極が発生している。
【００４０】
ソースフォロワー回路３Ａは、例えばＮ型のデプレッション・第１トランジスターＴＮ１と、プルダウン抵抗Ｒとを含む。
【００４１】
Ｎ型のデプレッション・第１トランジスターＴＮ１と抵抗Ｒは、ＶＣＣのノード（広義には高電位電源ノード）とＧＮＤのノード（広義には低電位電源ノード）の間に直列に設けられ、ソースフォロワー回路３Ａが構成されている。
【００４２】
Ｎ型第１トランジスターＴＮ１の第１ゲートＧ１には、焦電素子２からの検出信号ＳＤ（検出電圧）が入力され、Ｎ型第１トランジスターＴＮ１のソースは、抵抗Ｒの一端に接続される。これらの第１トランジスターＴＮ１と抵抗Ｒによりソースフォロワー回路３Ａが構成され、そのゲインはほぼ１になる。そしてＮ型第１トランジスターＴＮ１のソースに対応する出力ノードＮＱから、検出信号ＳＤの電圧変化に伴い変化する出力電圧ＶＯが出力される。
【００４３】
本実施形態の画素回路１Ａは、焦電素子２とソースフォロワー回路３Ａとを含む基本回路に、さらに追加の構成を備えている。焦電素子２の他端には第１増幅回路４Ａが接続されている。第１増幅回路４Ａと第１トランジスターＴＮ１の第１ゲートＧ１との間には第１キャパシターＣ１が接続されている。さらに、第１キャパシターＣ１と第１ゲートＧ１を接続する第１接続ノードＮＤ１の電荷を、光入射前に放電させる第１放電スイッチ５が設けられている。第１放電スイッチ５は、例えばリセット信号ＲＳＴがゲートに入力されるＮ型トランジスターにて構成できる。
【００４４】
第１増幅回路４Ａについて種々の構成を採用できるが、本実施形態では画素回路１Ａの小面積化を考慮して、２つのトランジスターで構成できる第１インバーターＩＮＶ１で第１増幅回路４Ａを構成している。第１インバーターＩＮＶ１は、焦電素子２からの検出信号に基づいて相補的に駆動される２つのトランジスター（第１ＣＭＯＳトランジスター）を備えている。
【００４５】
図２は、インバーターの入出力特性を示している。入力電圧ＶがＶｃｃ／２付近のところで、インバーターに流れる電流は大きく変動する。各画素回路が図１に示す検出回路１Ａを有する時、トランジスターのばらつきにより、各画素回路１Ａにて第１インバーターＩＮＶ１の入出力特性が異なる。つまり、各画素回路１Ａにて第１インバーターＩＮＶ１はオフセットを有する。よって、画素回路１Ａを備えた機器に光を入射させる検出前では、ソースフォロワー回路３Ａからの出力の初期電位は、素子のばらつきなどに起因してばらつくため、オフセットがある。
【００４６】
図３は、図１に示す画素回路１Ａのタイミングチャートである。図３に示すチョッパーは、画素回路１Ａを備えた機器に光の入射を断続する機械式シャッターであり、オン時に光を入射させ、オフ時に光を遮断できる。
【００４７】
図３に示すように、チョッパーがオフされている検出前（光入射前）に、リセット信号ＲＳＴがＨＩＧＨとなって第１放電スイッチ５がオンされる。このとき、第１インバーターＩＮＶ１のオフセットの影響を受ける電圧Ｖ１が第１ノードＮＤ１に印加されていても、その電荷は第１放電スイッチ５により放電される。よって、図３に示すように、検出前（光入射前）の初期状態にて第１ノードＮＤ１の電圧は０Ｖとなる。これにより、初期状態でのオフセットは解消されて、各画素がこの検出回路を備えることで全ての画素で初期オフセットがキャンセルされる。検出前に第１ノードＮＤ１の電圧が０Ｖであっても、その電圧がゲートに印加されるトランジスターＮＴはデプレッション型であるのでオン動作し、光照射前の電圧ＶＯがソースフォロワー回路３Ａより出力される。
【００４８】
その後リセット信号ＲＳＴがＬＯＷとなって第１放電スイッチ５がオフされた後に、チョッパーがオンして光照射される。そうすると、焦電素子２の温度が変化し、焦電素子２の自発分極量の変化によって、第１増幅回路４Ａの出力電圧が変化する。それにより、図３に示すように、第１キャパシターＣ１での容量カップリングを介して第１ノードＮＤ１ゲートの電位がΔＶだけ変化する。これがソースフォロワー回路３Ａの第１トランジスターＴＮ１の第１ゲートに印加されて、光照射後の出力電圧ＶＯが得られる。この光照射後の出力電圧ＶＯについても、複数の画素回路１Ａ間でオフセットのない信号となる。
【００４９】
なお、図１に示すように、第１インバーターＩＮＶ１の入出力線間に第１抵抗Ｒ１を接続することができる。この場合、検査前（光入射前）の初期状態では、第１インバーターＩＮＶ１の入出力は、第１インバーターＩＮＶ１のオフセットの影響を受けるがほぼＶｃｃ／２となる。よって、第１キャパシターＣ１の一端にはほぼＶｃｃ／２が印加される一方で、第１放電スイッチ５がオンして第１インバーターＣ１の他端が接地される放電時でも、第１キャパシターＣ１にはほぼＶｃｃ／２の電荷がチャージされている。その後第１放電スイッチ５がオフされ、さらにその後の光照射により第１キャパシターＣ１の一端の電圧がΔＶだけ変化すると、容量カップリングにより第１キャパシターの入出力特性から入力がＶｄｄ／２からΔＶだけ変化すると、増幅された電圧が出力される。
【００５０】
１．２．検出回路（画素回路）１Ｂ
図４は、図１の第１増幅回路４Ａとは異なる第１増幅回路４Ｂを有する検出回路（画素回路）１Ｂを示している。第１増幅回路４Ｂは、図１の第１増幅回路４Ａ中の第１抵抗Ｒ１を第１スイッチＳＷ１に変更したものである。
【００５１】
一般に半導体プロセスで第１抵抗Ｒ１を形成すると面積が大きくなるので、トランジスター等で形成できる第１スイッチＳＷ１とすることで画素回路１Ｂを小面積化し、かつ、第１スイッチＳＷ１の自身の導通時のコンタクト抵抗成分を第１抵抗Ｒ１と同様の抵抗値として利用できる。
【００５２】
ここで、第１スイッチＳＷ１を導通させるのにトランジスターを駆動し続けるのは省電とならないので、第１スイッチＳＷ１を非導通に設定してもよい。このとき、図５に示すように、第１放電スイッチが放電動作を終了する前（信号ＲＳＴがＬＯＷになる前）に第１スイッチＳＷ１を非導通（オフ）とすることができる。こうすると、第１スイッチＳＷ１のオフ時のスイッチングノイズが第１ソースフォロワー回路３Ａの第１ゲートＧ１に乗ることを防止できる。また、第１スイッチＳＷ１をオープンとしても、検出時に第１インバーターＩＮＶ１が増幅動作して、光照射中には第１キャパシターＣ１での容量カップリングを介して第１ゲートの電位を０ＶからΔＶに変化させることができる（図５参照）。なお、図５に示すように第１スイッチＳＷ1は検出終了（光照射終了）後にオンさせておけば、オン時のスイッチングノイズも検出に悪影響を与えない。
【００５３】
１．３．検出回路（画素回路）１Ｃ，１Ｄ
図６及び図７は、図１及び図４のソースフォロワー回路３Ａとは異なるソースフォロワー回路３Ｂを有する検出回路（画素回路）１Ｃ，１Ｄを示している。図６及び図７に示すソースフォロワー回路３Ｂは、図１及び図４に示すＮ型デプレッション・第１トランジスターＴＮ１に代えて、第１のＰ型トランジスターＴＰ１と第２のＰ型トランジスターＴＰ２とを有する。
【００５４】
第１のＰ型トランジスターＴＰ１（Ｐ型ＭＯＳトランジスター）は、出力ノードＮＱ（第１出力ノードＮＱ１ともいう）とＧＮＤノード（低電位電源ノード）との間に設けられる。例えば図６及び図７ではＴＰ１のソースが出力ノードＮＱに接続され、ドレインがＧＮＤノードに接続され、焦電素子２からの検出信号ＳＤがゲートに入力される。
【００５５】
第２のＰ型トランジスターＴＰ２（Ｐ型ＭＯＳトランジスター）は、ＶＣＣノード（高電位電源ノード）と出力ノードＮＱとの間に設けられる。例えば図６及び図７ではＴＰ２のソースがＶＣＣノードに接続され、ドレインが出力ノードＮＱに接続され、ゲートが出力ノードＮＱと接続されて、そのゲートは定電圧例えばＶｃｃ／２に設定される。
【００５６】
また、Ｐ型トランジスターＴＰ１の基板電位はＴＰ１のソースの電位に設定される。またＰ型トランジスターＴＰ２の基板電位はＴＰ２のソースの電位に設定される。このようにＰ型トランジスターＴＰ１、ＴＰ２の基板電位をそのソース電位に設定することで、基板バイアス効果によるＴＰ１、ＴＰ２のしきい値電圧の変動を防止できるため、ＴＰ１とＴＰ２のしきい値電圧を、より近づけることが可能になる。
【００５７】
Ｐ型トランジスターＴＰ１とＴＰ２とは、そのゲート長及びゲート幅の両方を同一にして、Ｐ型トランジスターＴＰ１、ＴＰ２のしきい値電圧等の素子特性を近づけることが可能になる。こうして、製造プロセス変動等に起因する出力電圧ＶＱの変動を抑制できる。
【００５８】
図６及び図７に示すようにトランジスターＴＰ２のゲートは出力ノードＮＤと接続されてほぼ基準電圧Ｖｃｃ／２に設定されている。従って、トランジスターＴＰ２のゲート・ソース間電圧はほとんどＶｃｃ／２であり、ＴＰ２は飽和領域で動作するため、ＴＰ２には、ほとんどゲート・ソース間電圧Ｖｃｃ／２としきい値電圧だけで決まる電流が流れる。
【００５９】
一方、トランジスターＴＰ１はトランジスターＴＰ２に直列接続されているため、ＴＰ１には同じ電流が流れる。そしてトランジスターＴＰ１の基板電位は、トランジスターＴＰ２と同様にソース電位に設定されている。従って、トランジスターＴＰ１のしきい値電圧とトランジスターＴＰ２のしきい値電圧を等しくできる。更にトランジスターＴＰ１は飽和領域で動作し、トランジスターＴＰ１とＴＰ２が同一のトランジスタサイズ（ゲート幅、ゲート長が同一）であるとすると、ＴＰ１のゲート・ソース間電圧は、ＴＰ２のゲート・ソース間電圧であるＶｃｃ／２とほぼ同じ電圧になる。また、トランジスターＴＰ１のゲートは焦電素子２に接続され、ＴＰ１のゲートのノードＮＤとＧＮＤの間には焦電素子１０の抵抗ＲＰが存在するため、ノードＮＤは定常的には０Ｖに設定される。従って、トランジスターＴＰ１のソースノードである検出回路の出力ノードＮＱの電圧ＶＱは、定常的にはＶｃｃ／２とほぼ同じ電圧に設定される。
【００６０】
この状態で焦電素子２に光が照射されて焦電素子２の温度が変化すると、発生した焦電流によりトランジスターＴＰ１のゲート（ゲート容量）が過渡的に充電され、電圧がΔＶだけ変動する。このとき、トランジスターＴＰ１とトランジスターＴＰ２には等しい電流が流れるため、トランジスターＴＰ１とトランジスターＴＰ２のゲート・ソース間電圧が等しくなるようにノードＮＱの電圧が変化する。これにより、トランジスターＴＰ１とトランジスターＴＰ２のゲート・ソース間電圧は共にＶｃｃ／２−ΔＶ／２となり、このとき、ＴＰ１のソース電圧であるＶＱは、ＶＱ＝Ｖｃｃ／２＋ΔＶ／２となる。即ち、トランジスターＴＰ１、ＴＰ２からなる回路はゲイン＝０．５のソースフォロワー回路３Ｂとして動作する。
【００６１】
本実施形態の検出回路（画素回路）１Ｃ，１Ｄでは、Ｐ型トランジスターＴＰ１とＴＰ２のしきい値電圧等が相殺されて、これらのしきい値電圧等の特性バラツキが出力電圧のバラツキとして現れることを抑制できる。従って、出力電圧のバラツキを低減でき、赤外線の検出精度等を向上できる。
【００６２】
２．第２実施形態
図８は、図１に示す検出回路（画素回路）１Ａに参照信号生成回路２０Ａを追加した検出回路（画素回路）１０Ａを示している。参照信号生成回路２０Ａは、図１に示す検出回路（画素回路）１Ａから焦電素子２を除いた構成と同等の構成を有する。つまり、参照信号生成回路２０Ａは、第２ソースフォロワー回路２３Ａ、第２増幅回路２４Ａ、第２キャパシターＣ２及び第２放電スイッチ２５を有する。
【００６３】
第２ソースフォロワー回路２３Ａは、直列接続されたＮ型デプレッション・第２トランジスターＴＮ２と抵抗Ｒとの接続ノードから参照信号の電圧Ｖｒｅｆか出力される。第２増幅回路２４Ａは、第２ＣＭＯＳを含む第２インバーターＩＮＶ２と、第２インバーターＩＮＶ２の入出力線間に接続された第２抵抗Ｒ２とを含む。第２キャパシターＣ２は、第２増幅回路２４Ａと第２トランジスターＴＮ２の第２ゲートＧ２との間に接続される。第２放電スイッチ２５は、第２キャパシターＣ２と第２ゲートＧ２を接続する第２接続ノードＮＤ２の電荷を、第１放電スイッチ５と同じ信号ＲＳＴによって放電させる。
【００６４】
ここで、第１実施形態に係る検出回路１Ａ中の第１ソースフォロワー回路３Ａでは、トランジスターのプロセスばらつきにより初期電圧にオフセットがある。第１ソースフォロワー回路３Ａと同様にトランジスターのプロセスばらつきを有する第２ソースフォロワー回路２３Ａより参照信号Ｖｒｅｆを出力させ、第１ソースフォロワー回路３Ａからの出力信号ＶＯとの差分を取るとで、オフセットを解消できる。
【００６５】
特に、図３で説明した検出回路１Ａと同様の作用・効果を、参照信号生成回路２０Ａでも実現できる。この際、参照信号生成回路２０Ａには焦電素子２が存在しないので、光照射による検出の前後で参照信号は変動しない。よって、参照信号生成回路２０Ａからは光照射前のオフセットを含んだ参照信号を光照射後も出力することができる。よって、第１，第２ソースフォロワー回路３Ａ，２３Ａからの信号の差分を取ることで、初期状態でのオフセットを除去することができる。さらに加えて、焦電素子２からの信号経路にノイズが乗ると、参照信号生成回路２０Ａからの参照信号Ｖｒｅｆにも同様なノイズが乗る。よつて、第１，第２ソースフォロワー回路３Ａ，２３Ａからの信号の差分を取ることで、ノイズも相殺される。
【００６６】
図９は、図４に示す検出回路（画素回路）１Ｂに、参照信号生成回路２０Ｂを追加した検出回路（画素回路）１０Ｂを示している。参照信号生成回路２０Ｂは、図８に示す参照信号生成回路２０Ａと唯一異なる点は、第２抵抗Ｒ２を含む第２増幅回路２４Ａに代えて、第２スイッチＳＷ２を含む第２増幅回路２０Ｂを用いたことである。
【００６７】
図１０は、図６に示す検出回路（画素回路）１Ｃに、参照信号生成回路２０Ｃを追加した検出回路（画素回路）１０Ｃを示している。参照信号生成回路２０Ｃは、図８に示す参照信号生成回路２０Ａと唯一異なる点は、Ｎ型デプレッション型・第２トランジスターＴＮ２を含む第２ソースフォロワー回路２３Ａに代えて、第３及び第４のＰ型トランジスターＴＰ３，ＴＰ４を含む第２ソースフォロワー回路２３Ｂを用いたことである。
【００６８】
第３のＰ型トランジスターＴＰ３は、第２ソースフォロワー回路２３Ｂの第２出力ノードＮＱ２２と低電位側電源ノードとの間に設けられ、第２ゲートＧ２を有する。第４のＰ型トランジスターＴＰ４は、高電位側電源ノードと第２出力ノードＮＱ２との間に設けられ、ゲートが基準電圧に設定される。
【００６９】
図１１は、図７に示す検出回路（画素回路）１Ｄに、参照信号生成回路２０Ｄを追加した検出回路（画素回路）１０Ｄを示している。参照信号生成回路２０Ｄは、図９に示す参照信号２０Ｂと唯一異なる点は、Ｎ型デプレッション型・第２トランジスターＴＮ２を含む第２ソースフォロワー回路２３Ａに代えて、上述した第３及び第４のＰ型トランジスターＴＰ３，ＴＰ４を含む第２ソースフォロワー回路２３Ｂを用いたことである。
【００７０】
図９〜図１１に示す検出回路（画素回路）１０Ｂ〜１０Ｄでも、図８に示す検出回路（画素回路）１０Ａと同様の作用効果を奏することができる。
【００７１】
３．第３実施形態
本発明の第３実施形態に係る検出回路（画素回路）１０Ｅを図１２に示す。図１２に示す画素回路１０Ｅが図１０の画素回路１０Ｃと相違する点は、第１，第２ソースフォロワー回路３Ｃ，２３Ｃにある。第１ソースフォロワー回路３Ｃが、第１，第２のＰ型トランジスターＴＰ１，ＴＰ２を直列接続している点は図６または図１０に示すソースフォロワー回路１Ｃまたは１０Ｃと同じである。また、第２ソースフォロワー回路２３Ｃが、第３，第４のＰ型トランジスターＴＰ３，ＴＰ４を直列接続している点は図１０に示すソースフォロワー回路１０Ｃと同じである。
【００７２】
ただし、図１２に示す第１，第２ソースフォロワー回路３Ｃ，２３Ｃは、第２，第４のＰ型トランジスターＴＰ２，ＴＰ４のゲート同士を、第２出力ノードＮＱ２に接続している点が、図１０と異なる。
【００７３】
図１２に示す画素回路１０Ｅでは、第２，第４のＰ型トランジスターＴＰ２，ＴＰ４がカレントミラー回路を形成する。よって、図１０のように第２，第４のＰ型トランジスターＴＰ２，ＴＰ４のゲートに外部から定電圧を供給しなくても、第１，第２ソースフォロワー回路３Ｃ，２３Ｃにて同一電流が流れる。よって、第１，第２ソースフォロワー回路３Ｃ，２３Ｃの素子のばらつきが検出信号及び参照信号に反映することを抑制できる。
【００７４】
なお、図１１に示す第１，第２ソースフォロワー回路３Ｂ，２３Ｂを、図１２の第１，第２ソースフォロワー回路３Ｃ，２３Ｃに変更しても良い。
【００７５】
４．第４実施形態
本発明の第４実施形態は、第１，第２増幅回路４Ａ，４Ｂ，２４Ａ，２４Ｂにて第１，第２インバーターＩＮＶ１，ＩＮＶ２を用いる場合に、第１，第２インバーターＩＮＶ１，ＩＮＶ２に流れる貫通電流を抑制するものである。
【００７６】
図１３は第１インバーターＩＮＶまたは第２インバーターＩＮＶ２を示し、ＣＭＯＳトランジスターに直列接続されるスイッチングトランジスター３０を設けている。このスイッチングトランジスター３０は、第１，第２増幅回路４Ａ，４Ｂ，２４Ａ，２４Ｂが動作する時のみオンされる。従って、例えば図３及び図５においてリセット信号ＲＳＴがＨＩＧＨである期間にはスイッチングトランジスター３０をオフすることにより、第１インバーターＩＮＶまたは第２インバーターＩＮＶ２に流れる貫通電流を防止できる。これにより、低消費化が図られる。
【００７７】
５．センサーデバイス
５．１．センサーデバイスの概要
図１４（Ａ）（Ｂ）に本発明の一実施形態に係るセンサーデバイス１００を示す。このセンサーデバイス１００は、センサーアレイ１０１と、行選択回路（行ドライバー）１１０と、読み出し回路１２０と、画素駆動回路１３０とを含む。またＡ／Ｄ変換部１４０、制御回路１５０を含むことができる。このセンサーデバイス１００を用いることで、例えば赤外線カメラやテラヘルツカメラなどを実現できる。
【００７８】
センサーアレイ１０１（焦点面アレイ）には、複数の行線（ワード線、走査線）ＷＬと複数の列線（データ線）ＤＬと複数のリセット線ＲＬとが設けられる。なお、図１、図３及び図５に示す信号ＸＯＮ及びＣＮＴの信号線は、図１４（Ａ）（Ｂ）では省略されている。
【００７９】
センサーアレイ１０１の各センサーセルは、各行線ＷＬと各列線ＤＬの交差位置に対応する場所に配置（形成）される。例えば図１４（Ｂ）のセンサーセルＳ１１は、行線ＷＬ１と列線ＤＬ１の交差位置に対応する場所に配置されている。他のセンサーセルも同様である。
【００８０】
行選択回路１１０は、複数の行線ＷＬに接続される。そして各行線ＷＬの選択動作を行う。例えば図１（Ｂ）のようなＱＶＧＡ（３２０×２４０画素）のセンサーアレイ１０１（焦点面アレイ）を例にとれば、行線ＷＬ０、ＷＬ１、ＷＬ２、…ＷＬ２３９を順次選択（走査）する動作を行う。即ちこれらの行線ＷＬを選択する信号（ワード選択信号）をセンサーアレイ１０１に出力する。
【００８１】
読み出し回路１２０は、複数の列線ＤＬに接続される。そして各列線ＤＬの読み出し動作を行う。ＱＶＧＡのセンサーアレイ１０１を例にとれば、列線ＤＬ０、ＤＬ１、ＤＬ２、…ＤＬ３１９からの検出信号（検出電流、検出電荷）を読み出す動作を行う。例えば読み出し回路１２０には、複数の列線の各列線に対応して各増幅回路が設けられる。そして、各増幅回路は、対応する列線の信号の増幅処理を行う。
【００８２】
画素駆動回路１３０は、図１、図３及び図５に示す信号ＸＯＮ、ＣＮＴ及びＲＳＴの信号線を駆動する。
【００８３】
Ａ／Ｄ変換部１４０は、読み出し回路１２０において取得された検出電圧（測定電圧、到達電圧）をデジタルデータにＡ／Ｄ変換する処理を行う。そしてＡ／Ｄ変換後のデジタルデータＤＯＵＴを出力する。具体的には、Ａ／Ｄ変換部１４０には、複数の列線ＤＬに対応して各Ａ／Ｄ変換器が設けられる。そして、各Ａ／Ｄ変換器は、対応する列線ＤＬにおいて読み出し回路１２０により取得された検出電圧のＡ／Ｄ変換処理を行う。なお、複数の列線ＤＬに対応して１つのＡ／Ｄ変換器を設け、この１つのＡ／Ｄ変換器を用いて、複数の列線ＤＬの検出電圧を時分割にＡ／Ｄ変換してもよい。また読み出し回路１２０の増幅回路を設けないで、各列線の信号を直接にＡ／Ｄ変換部１４０の各Ａ／Ｄ変換器に入力するようにしてもよい。
【００８４】
制御回路１５０（タイミング生成回路）は、各種の制御信号を生成して、行選択回路１１０、読み出し回路１２０、画素駆動回路１３０及びＡ／Ｄ変換部１４０のタイミングを制御する信号などを生成して出力する。
【００８５】
センサーデバイス１００の制御回路１５０は、このセンサーデバイスが搭載される電子機器側からタイミング信号を入力することができる。例えば図１４（Ａ）に示すように、電子機器は、波長が赤外帯域の光（赤外線）やテラヘルツ帯域の光（電磁波ともいう）を断続制御が可能な光源１６０を有することができる。光源１６０は、例えば連続発光する光源部１７０と、チョッパー１７２と、チョッパー１７２を回転駆動するモーター１８０と、モーター１８０の回転量を符号化するエンコーダー１９０とを有することができる。
【００８６】
チョッパー１７２は、光源部１７０からの連続光をセンサーアレイ１０１に透過させる透過部１７２Ａと、連続光を遮断する遮断部１７２Ｂとが形成された円盤であり、モーター１８０の駆動により透過部１７２Ａと遮断部１７２Ｂとが交互にセンサーアレイ１０１と対向される。チョッパー１７２の透過部１７２Ａがセンサーアレイ１０１と対向する期間を少なくとも一水平走査期間（１Ｈ）以上、例えば一垂直期間（１Ｖ）とすることができる。つまり、図３または図５に示すチョッパーのオン期間は、一水平走査期間または一垂直走査期間とすることができる。この場合、放電スイッチ５，２５のオン期間は、水平ブランキング期間または垂直ブランキング期間に設定することができる。
【００８７】
センサーデバイス１００の制御回路１５０は、エンコーダー１９０からの出力が基準タイミング信号として入力されることで、一水平走査期間（１Ｈ）、一垂直走査期間（１Ｖ）やその他のタイミング信号を生成することができる。
【００８８】
５．２．画素レイアウト
図１５は、列線ＤＬ０に共通接続される一列の画素回路、例えば図１０に示す画素回路１０Ｃを示している。画素回路１０Ｃに代えて、画素回路１Ａ〜１Ｄまたは画素回路１０Ａ，１０Ｂ，１０Ｄ，１０Ｅのいずれかを配置してもよい。
【００８９】
図１５には、列線ＤＬ０として第１列線ＤＬ０Ａと第２列線ＤＬ０Ｂとが設けられている。画素回路１０Ｃの第１出力ノードＮＱ１は第１画素選択スイッチ４０Ａを介して第１列線ＤＬ０Ａと接続される。画素回路１０Ｃの第２出力ノードＮＱ２は第２画素選択スイッチ４０Ｂを介して第２列線ＤＬ０Ｂと接続される。第１，第２画素選択スイッチ４０Ａ，４０Ｂは、一行目の行線ＷＬ０にゲートが接続されたＮ型トランジスターとすることができ、一水走査期間（１Ｈ）に亘ってオンする。
【００９０】
画素回路１０Ｃの第１，第２放電スイッチ５，２５を構成する各トランジスターのゲートは一行目のリセット線ＲＬ（０）に接続されている。なお、図３または図５に示すチョッパーのオン期間を一垂直走査期間（１Ｖ）とした場合には、全画素の放電スイッチ５，２５は垂直ブランキング期間にオンされる。よって、この場合には、各行のリセット線ＲＬ（０）〜ＲＬ（ｎ）を共通接続することができる。
【００９１】
図１４（Ａ）に示す読み出し回路１２０は、列線ＤＬ０に接続される複数の画素回路１０Ｃに共用される増幅回路例えば差動増幅回路１２２を示している。差動増幅回路１２２は、一水平走査期間（１Ｈ）毎に画素回路１０Ｃから出力される出力電圧ＶＯと参照電圧Ｖｒｅｆとを差動増幅して、光照射による焦電素子２での温度変化に基づく電圧変化ΔＶを増幅出力することができる。
【００９２】
図１６は、図１５の変形例を示している。図１６に示す画素回路１０Ｃ１は、図１５に示す画素回路１０Ｃから、第２増幅回路２４Ａと、第２，第４のＰ型トランジスターＴＰ２，ＴＰ４を除外している。その代わりに、列線ＤＬ０に接続される複数の画素回路１０Ｃ１に第２増幅回路２４Ａ、第２，第４のＰ型トランジスターＴＰ２，ＴＰ４を各一つだけ設け、列線ＤＬ０に接続される複数の画素回路１０Ｃ１にて各一つの第２増幅回路２４Ａ、第２，第４のＰ型トランジスターＴＰ２，ＴＰ４を共用している。
【００９３】
こうすると、図１４（Ａ）に示すセンサーアレイ１０１の面積を縮小することができる。なお、画素回路１０Ｃから除外する素子は、第２増幅回路２４Ａと第２，第４のＰ型トランジスターＴＰ２，ＴＰ４とのいずれか一方であってもよい。また、画素回路から除外して一列の画素回路で共用できる素子としては、図１０以外では、図６及び図７の第２のＰ型トランジスターＴＰ２、図８、図９、図１１及び図１２の第２増幅回路２４Ａまたは２４Ｂ、図１１の第２，第４のＰ型トランジスターＴＰ２，ＴＰ４を挙げることができる。
【００９４】
６．電子機器
図１７に本実施形態のセンサーデバイス含む電子機器の構成例を示す。この電子機器は、図６（Ａ）に示す光源１６０の他に、光学系２００、センサーデバイス２１０（検出回路）、画像処理部２２０、処理部２３０、記憶部２４０、操作部２５０、表示部２６０を含む。なお本実施形態の電子機器は図１７の構成に限定されず、その構成要素の一部（例えば光学系、操作部、表示部等）を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。
【００９５】
光学系２００は、例えば１又は複数のレンズや、これらのレンズを駆動する駆動部などを含む。そしてセンサーデバイス２１０への物体像の結像などを行う。また必要であればフォーカス調整なども行う。
【００９６】
センサーデバイス２１０は、図１４等で説明したものであり、物体像の撮像処理を行う。画像処理部２２０は、センサーデバイス２１０からのデジタルの画像データ（画素データ）に基づいて、画像補正処理などの各種の画像処理を行う。
【００９７】
処理部２３０は、電子機器の全体の制御を行ったり、電子機器内の各ブロックの制御を行ったりする。この処理部２３０は、例えばＣＰＵ等により実現される。記憶部２４０は、各種の情報を記憶するものであり、例えば処理部２３０や画像処理部２２０のワーク領域として機能する。操作部２５０は、ユーザーが電子機器を操作するためのインターフェースとなるものであり、例えば各種ボタンやＧＵＩ（Graphical User Interface）画面などにより実現される。表示部２６０は、例えばセンサーデバイス２１０により取得された画像やＧＵＩ画面などを表示するものであり、液晶ディスプレイや有機ＥＬディスプレイなどの各種のディスプレイや投写型表示装置などにより実現される。
【００９８】
なお本実施形態は、ＦＰＡ（Focal Plane Array:焦点面アレイ）を用いた赤外線カメラや赤外線カメラを用いた電子機器に適用できる。赤外線カメラを適用した電子機器としては、例えば夜間の物体像を撮像するナイトビジョン機器、物体の温度分布を取得するサーモグラフィー機器、人の侵入を検知する侵入検知機器、物体の物理情報の解析（測定）を行う解析機器（測定機器）、火や発熱を検知するセキュリティー機器、工場などに設けられるＦＡ（Factory Automation）機器などが想定できる。ナイトビジョン機器を車載機器に適用すれば、車の走行時に夜間の人等の姿を検知して表示することができる。またサーモグラフィー機器に適用すれば、インフルエンザ検疫等に利用することができる。
【００９９】
図１８に本実施形態の焦電型光検出器または焦電型光検出装置を含む電子機器の例として、前述のセンサーデバイス１１０の焦電型光検出器の光吸収材の吸収波長をテラヘルツ域としたセンサーデバイスをテラヘルツ光センサーデバイスとして用い、テラヘルツ光照射ユニットと組み合わせて特定物質探知装置１０００を構成した例を示す。
【０１００】
特定物質探知装置１０００は、制御ユニット１０１０と、照射光ユニット１０２０と、光学フィルター１０３０と、撮像ユニット１０４０と、表示部１０５０とを備えて構成されている。撮像ユニット１０４０は、図示しないレンズなどの光学系と前述の焦電型光検出器の光吸収材の吸収波長をテラヘルツ域としたセンサーデバイスを含んで構成されている。
【０１０１】
制御ユニット１０１０は、本装置全体を制御するシステムコントローラーを含み、該システムコントローラーは制御ユニットに含まれる光源駆動部および画像処理ユニットを制御する。照射光ユニット１０２０は、テラヘルツ光（波長が１００μｍ〜１０００μｍの範囲にある電磁波を指す。）出射するレーザー装置と光学系を含み、テラヘルツ光を検査対象の人物１０６０に照射する。なお、照射光ユニット２００は、図１４（Ａ）の光源１６０と同様に光照射を断続できるが、必ずしもチョッパー１７２を使用せずにレーザー発振自体をオン／オフしてもよい。人物１０６０からの反射テラヘルツ光は、探知対象である特定物質１０７０の分光スペクトルのみを通過させる光学フィルター１０３０を介して撮像ユニット１０４０に受光される。撮像ユニット１０４０で生成された画像信号は、制御ユニット１０１０の画像処理ユニットで所定の画像処理が施され、その画像信号が表示部１０５０へ出力される。そして人物１０６０の衣服内等に特定物質１０７０が存在するか否かにより受光信号の強度が異なるので特定物質１０７０の存在が判別できる。
【０１０２】
図１９は、周波数がテラヘルツの光を受信して撮像するテラヘルツカメラ１１００を示している。テラヘルツカメラ１１００は、筐体１１１０にスリット１１２０とレンズ１１３０を有する。
【０１０３】
図２０に示すように、筐体１１１０内には、テラヘルツ光源１２００と、光源駆動回路１２１０とが設けられ、スリット１１２０を介して対象物に向けてテラヘルツ光を出射する。
【０１０４】
対象物からの反射光はレンズ１１３０にて集光され、上述した実施形態に係るセンサーデバイス（焦電型光検出装置）１２２０にて検出される。センサーデバイス１２２０からのデジタル信号は、演算処理装置１２３０にて演算処理され、描画処理回路１２４０で描画処理されて、記憶装置１２５０に記憶され、あるいは表示装置１２６０に表示される。
【０１０５】
テラヘルツカメラの用途は様々であり、上述した以外の分野例えば薬剤検査の分野では、製薬時には結晶投薬多形の混入、薬効成分の偏り、空洞または異物の有無が検査される。調剤時には、薬の種類や分量のチェックや異物混合が検査される。投薬時には、投薬すべき薬剤の種類や成分が正しいかがチェックされる。この他、テラヘルツカメラを各種工場ラインに組み込めば、製品の全数チェックが可能となる。
【０１０６】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは、当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（高電位電源ノード、低電位電源ノード等）と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また検出回路、センサーデバイス、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【符号の説明】
【０１０７】
１Ａ〜１Ｄ、１０Ａ〜１０Ｅ、１０Ｃ１  検出回路（画素回路）、２  焦電素子、３Ａ，３Ｂ，３Ｃ  第１ソースフォロワー回路、４Ａ，４Ｂ  第２ソースフォロワー型、５  第１放電スイッチ、２３Ａ，２３Ｂ，２３Ｃ  第２ソースフォロワー回路、２４Ａ，２４Ｂ  第２増幅回路、２５  第２放電スイッチ、３０  スイッチングトランジスター、４０Ａ，４０Ｂ，４１Ａ，４１Ｂ  画素選択スイッチ、１００  センサーデバイス、１２０  読み出し回路、１２２  増幅回路、１３０  画素駆動回路、１６０  光源、１７０  光源部、１７２  チョッパー、Ｇ１，Ｇ２  第１，第２ゲート、ＷＬ  行線、ＤＬ  列線、ＯＰ  アンプ、ＩＮ１  第１入力端、ＩＮ２  第２入力端、ＮＤ１，ＮＤ２  第１，第２ノード、ＮＱ，ＮＱ１  出力ノード（第１出力ノード）、ＮＱ２  第２出力ノード、Ｃ１  第１キャパシター、Ｃ２  第２キャパシター、Ｒ１，Ｒ２  第１，第２抵抗、ＳＷ１  第１スイッチ、ＳＷ２  第２スイッチ、ＴＰ１〜ＴＰ４  第１〜第４のＰ型トランジスター、１Ｈ  一水平走査期間、１Ｖ  一垂直走査期間
【図１】
2013174501.tif 000003
【図２】
2013174501.tif 000004
【図３】
2013174501.tif 000005
【図４】
2013174501.tif 000006
【図５】
2013174501.tif 000007
【図６】
2013174501.tif 000008
【図７】
2013174501.tif 000009
【図８】
2013174501.tif 000010
【図９】
2013174501.tif 000011
【図１０】
2013174501.tif 000012
【図１１】
2013174501.tif 000013
【図１２】
2013174501.tif 000014
【図１３】
2013174501.tif 000015
【図１４】
2013174501.tif 000016
【図１５】
2013174501.tif 000017
【図１６】
2013174501.tif 000018
【図１７】
2013174501.tif 000019
【図１８】
2013174501.tif 000020
【図１９】
2013174501.tif 000021
【図２０】
2013174501.tif 000022