(57)【要約】【課題】光劣化率を低減可能な光電変換素子を提供する。【解決手段】光電変換素子１０は、ｎ型単結晶シリコン基板１と、シリコン薄膜２と、バッファ層３と、ｐ型非晶質半導体層４と、透明導電膜５と、電極６とを備える。シリコン薄膜２は、ｎ型単結晶シリコン基板１の一主面に接して配置される。バッファ層３は、シリコン薄膜２に接して配置される。ｐ型非晶質半導体層４は、バッファ層３に接して配置される。透明導電膜５は、ｐ型非晶質半導体層４に接して配置される。電極６は、ｎ型単結晶シリコン基板１のシリコン薄膜２と反対側の表面に接して配置される。シリコン薄膜２は、非晶質相が支配的な膜構造からなり、微結晶相中に含まれるＳｉの結晶粒よりも小さい結晶粒が非晶質相中に含まれている膜構造からなっていてもよい。バッファ層３は、ｉ型ａ−ＳｉＣからなる。【選択図】図１
2013115266.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型を有する結晶シリコン基板と、
前記第１の導電型と反対の導電型である第２の導電型を有するアモルファスシリコンカーバイドからなり、前記結晶シリコン基板上に堆積された半導体層と、
前記半導体層と前記結晶シリコン基板との間に設けられ、アモルファスシリコンカーバイドからなるバッファ層と、
前記半導体層と前記結晶シリコン基板との間に設けられたシリコン薄膜とを備える光電変換素子。
【請求項２】
前記シリコン薄膜は、前記バッファ層と前記結晶シリコン基板との間に配置される、請求項１に記載の光電変換素子。
【請求項３】
前記シリコン薄膜は、厚み方向において前記バッファ層によって挟まれている、請求項１に記載の光電変換素子。
【請求項４】
前記シリコン薄膜は、前記半導体層と前記バッファ層との間に配置される、請求項１に記載の光電変換素子。
【請求項５】
前記シリコン薄膜は、微結晶相中に含まれるＳｉの結晶粒よりも小さい結晶粒を含むｉ型非晶質シリコンからなる、請求項１から請求項４のいずれか１項に記載の光電変換素子。
【請求項６】
前記結晶シリコン基板は、単結晶シリコン基板からなる、請求項１から請求項５のいずれか１項に記載の光電変換素子。
【請求項７】
前記結晶シリコン基板は、多結晶シリコン基板からなる、請求項１から請求項５のいずれか１項に記載の光電変換素子。
【請求項８】
前記第１の導電型は、ｎ型であり、
前記第２の導電型は、ｐ型である、請求項６または請求項７に記載の光電変換素子。
【請求項９】
前記第１の導電型は、ｐ型であり、
前記第２の導電型は、ｎ型である、請求項６または請求項７に記載の光電変換素子。
【請求項１０】
第１の導電型を有する結晶シリコン基板上にアモルファスシリコンカーバイドからなるバッファ層を堆積する第１の工程と、
前記第１の導電型と反対の導電型である第２の導電型を有するアモルファスシリコンカーバイドからなる半導体層を前記バッファ層上に堆積する第２の工程と、
前記半導体層と前記結晶シリコン基板との間に配置されるようにシリコン薄膜を堆積する第３の工程とを備える光電変換素子の製造方法。
【請求項１１】
前記第３の工程は、前記第１の工程の前に実行される、請求項１０に記載の光電変換素子の製造方法。
【請求項１２】
前記バッファ層は、第１および第２のバッファ層からなり、
前記第１の工程は、
前記第１のバッファ層を前記結晶シリコン基板上に堆積する第１のサブ工程と、
前記第２のバッファ層を前記第１のバッファ層上に堆積する第２のサブ工程とを含み、
前記第３の工程は、前記第１のサブ工程と前記第２のサブ工程との間に実行される、請求項１０に記載の光電変換素子の製造方法。
【請求項１３】
前記第３の工程は、前記第１の工程と前記第２の工程との間に実行される、請求項１０に記載の光電変換素子の製造方法。
【請求項１４】
前記結晶シリコン基板は、単結晶シリコン基板からなる、請求項１０から請求項１３のいずれか１項に記載の光電変換素子の製造方法。
【請求項１５】
前記結晶シリコン基板は、多結晶シリコン基板からなる、請求項１０から請求項１３のいずれか１項に記載の光電変換素子の製造方法。
【請求項１６】
前記第１の導電型は、ｎ型であり、
前記第２の導電型は、ｐ型である、請求項１４または請求項１５に記載の光電変換素子の製造方法。
【請求項１７】
前記第１の導電型は、ｐ型であり、
前記第２の導電型は、ｎ型である、請求項１４または請求項１５に記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光電変換素子および光電変換素子の製造方法に関するものである。
【背景技術】
【０００２】
従来、光を電気に変換する太陽電池として特許文献１に記載の光電変換装置が知られている。
【０００３】
この光電変換装置は、ｐ型半導体層、ｉ型半導体層およびｎ型半導体層を基板上に積層した構造からなる。
【０００４】
そして、ｐ型半導体層は、少なくともシリコン原子を含有する微結晶半導体からなり、ｉ型半導体層およびｎ型半導体層は、微結晶半導体からなる。
【０００５】
また、ｐ型半導体層は、１原子％〜４０原子％の炭素原子を含有する。
【０００６】
また、従来、光を電気に変換する太陽電池として特許文献２に記載の太陽電池が知られている。
【０００７】
この太陽電池は、ｎ型単結晶シリコンと、真性非晶質シリコンと、ｐ型非晶質シリコンと、透明導電膜と、裏面電極とを備える。
【０００８】
真性非晶質シリコンは、ｎ型単結晶シリコンの一主面に形成される。ｐ型非晶質シリコンは、真性非晶質シリコン上に真性非晶質シリコンに接して形成される。透明導電膜は、ｐ型非晶質シリコン上にｐ型非晶質シリコンに接して形成される。裏面電極は、透明導電膜と反対側において、ｎ型単結晶シリコンに接して形成される。このように、特許文献２に記載された太陽電池は、ｎ型単結晶シリコンと、真性非晶質シリコンおよびｐ型非晶質シリコンとによって接合が形成されるヘテロ接合型の太陽電池である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−０６０１３１号公報
【特許文献２】特開平５−１３６４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献１に記載の光電変換装置は、太陽光のような強い光が照射された場合、光劣化率が大きいという問題があり、非晶質シリコンを用いて接合を形成する特許文献２に記載の太陽電池においても、太陽光のような強い光が照射された場合、光劣化が生じる可能性がある。
【００１１】
そこで、この発明は、光劣化率を低減可能な光電変換素子を提供するものである。
【００１２】
また、この発明は、光劣化率を低減可能な光電変換素子の製造方法を提供するものである。
【課題を解決するための手段】
【００１３】
この発明の実施の形態によれば、光電変換素子は、結晶シリコン基板と、半導体層と、バッファ層と、シリコン薄膜とを備える。結晶シリコン基板は、第１の導電型を有する。半導体層は、第１の導電型と反対の導電型である第２の導電型を有するアモルファスシリコンカーバイドからなり、結晶シリコン基板上に堆積される。バッファ層は、半導体層と結晶シリコン基板との間に設けられ、アモルファスシリコンカーバイドからなる。シリコン薄膜は、半導体層と結晶シリコン基板との間に設けられる。
【００１４】
また、この発明の実施の形態によれば、光電変換素子の製造方法は、第１の導電型を有する結晶シリコン基板上にアモルファスシリコンカーバイドからなるバッファ層を堆積する第１の工程と、第１の導電型と反対の導電型である第２の導電型を有するアモルファスシリコンカーバイドからなる半導体層をバッファ層上に堆積する第２の工程と、半導体層と結晶シリコン基板との間に配置されるようにシリコン薄膜を堆積する第３の工程とを備える。
【発明の効果】
【００１５】
この発明の実施の形態による光電変換素子においては、シリコン薄膜は、第１の導電型を有する結晶シリコン基板と、第１の導電型と反対の導電型である第２の導電型を有する半導体層との間に配置される。その結果、半導体層をプラズマＣＶＤ法によって形成するときに、半導体層中のドーパントの結晶シリコン基板（またはバッファ層および結晶シリコン基板）中への拡散が抑制される。そして、バッファ層とシリコン薄膜との界面およびシリコン薄膜（またはバッファ層）と結晶シリコン基板との界面における再結合準位が減少するとともに結晶シリコン基板の品質が高品質に保持され、光照射後においても、結晶シリコン基板において光励起された少数キャリア（電子または正孔）がシリコン薄膜およびバッファ層を介して半導体層へ到達し易くなる。
【００１６】
従って、光電変換素子の光劣化率を低減できる。
【００１７】
また、この発明の実施の形態による光電変換素子の製造方法においては、シリコン薄膜は、半導体層と結晶シリコン基板との間に配置されるように堆積される。その結果、半導体層をプラズマＣＶＤ法によって形成するときに、半導体層中のドーパントの結晶シリコン基板（またはバッファ層および結晶シリコン基板）中への拡散が抑制される。そして、製造された光電変換素子において、バッファ層とシリコン薄膜との界面およびシリコン薄膜（またはバッファ層）と結晶シリコン基板との界面における再結合準位が減少するとともに結晶シリコン基板の品質が高品質に保持され、光照射後においても、結晶シリコン基板において光励起された少数キャリア（電子または正孔）がシリコン薄膜およびバッファ層を介して半導体層へ到達し易くなる。
【００１８】
従って、光電変換素子の光劣化率を低減できる。
【図面の簡単な説明】
【００１９】
【図１】この発明の実施の形態１による光電変換素子の構成を示す断面図である。
【図２】実施の形態１による他の光電変換素子の構成を示す断面図である。
【図３】実施の形態１による更に他の光電変換素子の構成を示す断面図である。
【図４】実施の形態２による光電変換素子の構成を示す断面図である。
【発明を実施するための形態】
【００２０】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００２１】
この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、「微結晶相」とは、Ｓｉ原子等のランダムなネットワークの中にＳｉ等の微結晶粒が存在する状態を言う。更に、アモルファスシリコンカーバイドを「ａ−ＳｉＣ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていてもよい。
【００２２】
［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。図１を参照して、この発明の実施の形態１による光電変換素子１０は、ｎ型単結晶シリコン基板１と、シリコン薄膜２と、バッファ層３と、ｐ型非晶質半導体層４と、透明導電膜５と、電極６とを備える。
【００２３】
ｎ型単結晶シリコン基板１は、例えば、（１００）の面方位を有し、０．１〜１．０Ω・ｃｍの比抵抗を有する。そして、ｎ型単結晶シリコン基板１は、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。
【００２４】
シリコン薄膜２は、ｎ型単結晶シリコン基板１の一主面に接して配置される。バッファ層３は、シリコン薄膜２に接して配置される。ｐ型非晶質半導体層４は、バッファ層３に接して配置される。透明導電膜５は、ｐ型非晶質半導体層４に接して配置される。電極６は、ｎ型単結晶シリコン基板１のシリコン薄膜２側と反対側の表面に接して配置される。
【００２５】
シリコン薄膜２は、例えば、ｉ型シリコン薄膜からなる。より具体的には、シリコン薄膜２は、所謂、プロトクリスタルシリコンであり、例えば、直径が３ｎｍ以下である結晶粒を非晶質相中に含んだ膜構造からなる。この直径が３ｎｍ以下である結晶粒は、微結晶相中に含まれるＳｉの結晶粒よりも小さい。従って、シリコン薄膜２は、微結晶相中に含まれるＳｉの結晶粒よりも小さい結晶粒を含むｉ型非晶質シリコンからなる。また、シリコン薄膜２は、例えば、３〜１０ｎｍの膜厚を有するとともに、１．８８〜１．８９ｅＶの光学バンドギャップを有する。
【００２６】
バッファ層３は、非晶質相からなり、例えば、ｉ型ａ−ＳｉＣからなる。また、バッファ層２は、６〜７ｎｍの膜厚を有するとともに、１．９８〜２．０ｅＶの光学バンドギャップを有する。
【００２７】
ｐ型非晶質半導体層４は、非晶質相からなり、例えば、ｐ型ａ−ＳｉＣからなる。そして、ｐ型非晶質半導体層４は、例えば、８〜９ｎｍの膜厚および２．０５ｅＶの光学バンドギャップを有する。
【００２８】
透明導電膜５は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＳｎＯ２およびＺｎＯ等からなる。
【００２９】
電極６は、例えば、アルミニウム（Ａｌ）からなる。
【００３０】
光電変換素子１０の製造方法について説明する。光電変換素子１０は、プラズマ装置を用いてプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって製造される。
【００３１】
プラズマ装置は、仕込室と、反応室ＣＢ１〜ＣＢ３と、取出室と、整合器と、ＲＦ電源とを備える。仕込室、反応室ＣＢ１〜ＣＢ３および取出室は、直列的に配置されている。そして、仕込室と反応室ＣＢ１との間、反応室ＣＢ１と反応室ＣＢ２との間、反応室ＣＢ２と反応室ＣＢ３との間および反応室ＣＢ３と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室ＣＢ１、反応室ＣＢ２、反応室ＣＢ３および取出室へ基板を順次搬送する搬送機構がプラズマ装置に備えられている。
【００３２】
仕込室は、加熱機構と排気機構とを備える。加熱機構は、基板を所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。
【００３３】
反応室ＣＢ１〜ＣＢ３の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、基板を所定の温度に昇温する。排気機構は、反応室ＣＢ１〜ＣＢ３内のガスを排気し、反応室ＣＢ１〜ＣＢ３の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。平行平板電極は、整合器を介してＲＦ電源に接続される。
【００３４】
取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。
【００３５】
仕込室、反応室ＣＢ１〜ＣＢ３および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室ＣＢ１〜ＣＢ３、および取出室に最も近くなるように仕込室、反応室ＣＢ１〜ＣＢ３および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気する。
【００３６】
ＲＦ電源は、例えば、１３．５６ＭＨｚのＲＦ電力を整合器を介して反応室ＣＢ１〜ＣＢ３の平行平板電極に印加する。
【００３７】
光電変換素子１０の製造が開始されると、ｎ型単結晶シリコン基板１をエタノール等で超音波洗浄して脱脂し、その後、ｎ型単結晶シリコン基板１をフッ酸中に浸漬してｎ型単結晶シリコン基板１の表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１の表面を水素で終端する。
【００３８】
ｎ型単結晶シリコン基板１の洗浄が終了すると、ｎ型単結晶シリコン基板１をプラズマ装置の仕込室の基板ホルダー上に配置する。
【００３９】
そして、仕込室の排気機構は、１×１０−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｎ型単結晶シリコン基板１の温度を２００℃に設定するように基板ホルダーを加熱する。また、反応室ＣＢ１〜ＣＢ３の加熱機構も、基板温度を２００℃に設定するように基板ホルダーを加熱する。
【００４０】
ｎ型単結晶シリコン基板１の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、ｎ型単結晶シリコン基板１は、仕込室から反応室ＣＢ１へ搬送される。
【００４１】
シリコン薄膜２、バッファ層３およびｐ型非晶質半導体層４を形成するときの材料ガスの流量を表１に示す。
【００４２】
【表１】
2013115266.tif 000003
【００４３】
ｎ型単結晶シリコン基板１が反応室ＣＢ１へ搬送されると、１ｓｃｃｍのシラン（ＳｉＨ４）ガスと、１００ｓｃｃｍの水素（Ｈ２）ガスとを反応室ＣＢ１に流し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。
【００４４】
これにより、反応室ＣＢ１内でプラズマが発生し、シリコン薄膜２としてのｉ型シリコン薄膜がｎ型単結晶シリコン基板１上に堆積される。
【００４５】
このように、シリコン薄膜２は、１ｓｃｃｍのＳｉＨ４ガスと、１００ｓｃｃｍのＨ２ガスとを用いて形成されるが、このＳｉＨ４ガスとＨ２ガスとの流量比（１：１００）は、堆積された薄膜が微結晶化しない水素希釈率の範囲において、最大の水素希釈率に相当する流量比である。
【００４６】
従って、シリコン薄膜２は、一般的には、微結晶化しない水素希釈率の範囲において、最大の水素希釈率に相当するＳｉＨ４ガスとＨ２ガスとの流量比を用いて形成される。
【００４７】
そして、シリコン薄膜２の膜厚が３〜１０ｎｍになると、ＳｉＨ４ガスの流量を２ｓｃｃｍに変え、Ｈ２ガスの流量を４２ｓｃｃｍに変え、２５２ｓｃｃｍのメタン（ＣＨ４）ガスを反応室ＣＢ１へ新たに流す。この場合、反応室ＣＢ１の圧力は、ＳｉＨ４ガス、Ｈ２ガスおよびＣＨ４ガスの全てを流した状態で１３．３Ｐａ〜６６５Ｐａの範囲に調整される。
【００４８】
これによって、バッファ層３としてのｉ型ａ−ＳｉＣがシリコン薄膜２上に堆積される。
【００４９】
バッファ層３の膜厚が６〜７ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガスおよびＣＨ４ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、バッファ層３／シリコン薄膜２／ｎ型単結晶シリコン基板１を反応室ＣＢ１から反応室ＣＢ２へ搬送する。
【００５０】
バッファ層３／シリコン薄膜２／ｎ型単結晶シリコン基板１が反応室ＣＢ２へ搬送されると、２ｓｃｃｍのＳｉＨ４ガスと、４２ｓｃｃｍのＨ２ガスと、水素希釈された１２ｓｃｃｍのジボラン（Ｂ２Ｈ６）ガスと、２５２ｓｃｃｍのＣＨ４ガスとを反応室ＣＢ２に流し、反応室ＣＢ２の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＢ２Ｈ６ガスの濃度は、０．１％である。
【００５１】
これによって、反応室ＣＢ２内でプラズマが発生し、ｐ型非晶質半導体層４としてのｐ型ａ−ＳｉＣがバッファ層３上に堆積される。
【００５２】
ｐ型非晶質半導体層４の膜厚が８〜９ｎｍになると、反応室ＣＢ２の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガス、ＣＨ４ガスおよびＢ２Ｈ６ガスの反応室ＣＢ２への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ２を真空引きする。そして、仕切バルブを開け、ｐ型非晶質半導体層４／バッファ層３／シリコン薄膜２／ｎ型単結晶シリコン基板１を反応室ＣＢ２から取出室へ搬送する。
【００５３】
その後、取出室でｐ型非晶質半導体層４／バッファ層３／シリコン薄膜２／ｎ型単結晶シリコン基板１を室温まで冷却した後、ｐ型非晶質半導体層４／バッファ層３／シリコン薄膜２／ｎ型単結晶シリコン基板１を取出室から取出し、ｐ型非晶質半導体層４／バッファ層３／シリコン薄膜２／ｎ型単結晶シリコン基板１をスパッタ装置にセットする。
【００５４】
そして、スパッタ装置を用いて透明導電膜５としてのＩＴＯをｐ型非晶質半導体層４上に形成する。その後、透明導電膜５／ｐ型非晶質半導体層４／バッファ層３／シリコン薄膜２／ｎ型単結晶シリコン基板１を蒸着装置にセットし、蒸着装置を用いて電極６としてのＡｌをｎ型単結晶シリコン基板１の裏面（シリコン薄膜２が形成された面と反対側の面）に形成する。これによって、光電変換素子１０が完成する。
【００５５】
このように、光電変換素子１０は、シリコン薄膜２、バッファ層３およびｐ型非晶質半導体層４をプラズマＣＶＤ法によってｎ型単結晶シリコン基板１上に順次積層し、その後、スパッタリングによって透明導電膜５をｐ型非晶質半導体層４上に形成し、蒸着によって電極６（＝Ａｌ）をｎ型単結晶シリコン基板１の裏面に形成することによって製造される。
【００５６】
光電変換素子１０においては、シリコン薄膜２がバッファ層３とｎ型単結晶シリコン基板１との間に配置されている。その結果、ｎ型単結晶シリコン基板１の表面は、炭素原子を含まないシリコン薄膜２によって覆われ、ｎ型単結晶シリコン基板１とシリコン薄膜２との界面における再結合準位が減少する。
【００５７】
また、シリコン薄膜２をバッファ層３とｎ型単結晶シリコン基板１との間に挿入することによって、ｐ型非晶質半導体層４（＝ｐ型ａ−ＳｉＣ）をプラズマＣＶＤ法によって形成するときに、ｐ型非晶質半導体層４（＝ｐ型ａ−ＳｉＣ）中のドーパント（ボロン）のｎ型単結晶シリコン基板１中への拡散が抑制される。
【００５８】
その結果、ｎ型単結晶シリコン基板１のシリコン薄膜２側の領域は、高品質に保持され、ｎ型単結晶シリコン基板１において光励起された正孔および電子の再結合が抑制される。
【００５９】
そうすると、ｎ型単結晶シリコン基板１とシリコン薄膜２との界面における再結合準位の減少と相俟って、ｎ型単結晶シリコン基板１において光励起された正孔（＝少数キャリア）がシリコン薄膜２、バッファ層３およびｐ型非晶質半導体層４を介して透明導電膜５へ到達し易くなる。
【００６０】
光電変換素子１０においては、太陽光は、透明導電膜５側から光電変換素子１０に入射する。そして、電子および正孔は、主に、ｎ型単結晶シリコン基板１において光励起される。
【００６１】
ｎ型単結晶シリコン基板１において光励起された電子および正孔は、ｐ型非晶質半導体層４／バッファ層３（＝ｉ型ａ−ＳｉＣ）／シリコン薄膜２（ｉ型シリコン薄膜）／ｎ型単結晶シリコン基板１からなるｐｉｎ接合による内部電界によって分離される。そして、電子は、電極６へ到達し、正孔は、シリコン薄膜２およびバッファ層３を介してｐ型非晶質半導体層４へ到達し、ｐ型非晶質半導体層４から透明導電膜５へ到達する。
【００６２】
電極６へ到達した電子は、透明導電膜５と電極６との間に接続された外部負荷を介して電極６から透明導電膜５へ到達し、ｐ型非晶質半導体層４から透明導電膜５へ到達した正孔と再結合する。
【００６３】
これによって、光電変換素子１０において発生した電流が外部負荷に流れる。
【００６４】
ｐｉｎ構造からなる非晶質太陽電池においてバッファ層とｉ型非晶質半導体層との間にシリコン薄膜２を用いた場合、非晶質太陽電池の変換効率の光劣化率が１５％から９％へと大きく改善された。そして、この変換効率の光劣化率の改善は、主に、光照射後の短絡光電流（Ｊｓｃ）が大きいことに起因している。
【００６５】
このように、光照射後の短絡光電流（Ｊｓｃ）が大きいのは、バッファ層とｉ型非晶質半導体層との間にシリコン薄膜２を挿入した結果、バッファ層とシリコン薄膜との界面およびシリコン薄膜とｉ型非晶質半導体層との界面における再結合準位が減少し、ｉ型非晶質半導体層において光励起された正孔がバッファ層とシリコン薄膜との界面およびシリコン薄膜とｉ型非晶質半導体層との界面において再結合する割合が減少したためと考えられる。
【００６６】
従って、シリコン薄膜２をバッファ層３とｎ型単結晶シリコン基板１との間に配置した光電変換素子１０においても、シリコン薄膜２とｎ型単結晶シリコン基板１との界面における再結合準位が減少するとともにｎ型単結晶シリコン基板１の品質が高品質に保持されるため、ｎ型単結晶シリコン基板１において光励起された正孔（＝少数キャリア）がｐ型非晶質半導体層４へ到達し易くなり、太陽光のような強い光を照射した後においても、短絡光電流（Ｊｓｃ）が大きくなる。従って、光電変換素子１０の変換効率の光劣化率を低減できる。
【００６７】
図２は、実施の形態１による他の光電変換素子の構成を示す断面図である。実施の形態１による光電変換素子は、図２に示す光電変換素子１０Ａであってもよい。
【００６８】
図２を参照して、光電変換素子１０Ａは、図１に示す光電変換素子１０のバッファ層３をバッファ層７，８に代え、シリコン薄膜２をシリコン薄膜９に代えたものであり、その他は、光電変換素子１０と同じである。
【００６９】
バッファ層７は、ｎ型単結晶シリコン基板１とシリコン薄膜９との間に配置される。
【００７０】
バッファ層８は、シリコン薄膜９とｐ型非晶質半導体層４との間に配置される。
【００７１】
シリコン薄膜９は、バッファ層７とバッファ層８との間に配置される。
【００７２】
バッファ層７，８の各々は、非晶質相からなり、例えば、ｉ型ａ−ＳｉＣからなる。そして、バッファ層７，８の各々は、例えば、３〜３．５ｎｍの膜厚を有するとともに、１．９８〜２．０ｅＶの光学バンドギャップを有する。
【００７３】
シリコン薄膜９は、例えば、ｉ型シリコン薄膜からなり、上述したシリコン薄膜２と同じ膜構造からなる。また、シリコン薄膜９は、例えば、３〜１０ｎｍの膜厚を有するとともに、１．８８〜１．８９ｅＶの光学バンドギャップを有する。
【００７４】
このように、シリコン薄膜９は、２つのバッファ層７，８によって挟まれる。
【００７５】
光電変換素子１０Ａは、次の方法によって製造される。
【００７６】
バッファ層７（＝ｉ型ａ−ＳｉＣ）をプラズマＣＶＤ法によってｎ型単結晶シリコン基板１上に堆積する。この場合、バッファ層７（＝ｉ型ａ−ＳｉＣ）は、バッファ層３を形成するときのガス流量、反応圧力およびＲＦパワーと同じガス流量、反応圧力およびＲＦパワーを用いて堆積される。
【００７７】
バッファ層７（＝ｉ型ａ−ＳｉＣ）を堆積した後、シリコン薄膜９をプラズマＣＶＤ法によってバッファ層７上に堆積する。この場合、シリコン薄膜９は、シリコン薄膜２を形成するときのガス流量、反応圧力およびＲＦパワーと同じガス流量、反応圧力およびＲＦパワーを用いて堆積される。
【００７８】
シリコン薄膜９を堆積した後、バッファ層８（＝ｉ型ａ−ＳｉＣ）をプラズマＣＶＤ法によってシリコン薄膜９上に堆積する。この場合、バッファ層８（＝ｉ型ａ−ＳｉＣ）は、バッファ層３を形成するときのガス流量、反応圧力およびＲＦパワーと同じガス流量、反応圧力およびＲＦパワーを用いて堆積される。
【００７９】
その後、ｐ型非晶質半導体層４、透明導電膜５および電極６を上述したように形成する。これによって、光電変換素子１０Ａが完成する。
【００８０】
シリコン薄膜９を挿入することによって、ｐ型非晶質半導体層４をプラズマＣＶＤ法によって形成するときに、ｐ型非晶質半導体層４中のドーパント（ボロン）のバッファ層７およびｎ型単結晶シリコン基板１中への拡散が抑制される。
【００８１】
その結果、シリコン薄膜９とバッファ層７との界面およびバッファ層７とｎ型単結晶シリコン基板１との界面における再結合準位が減少するとともにｎ型単結晶シリコン基板１の品質が高品質に保持され、ｎ型単結晶シリコン基板１において光励起された正孔（＝少数キャリア）は、ｎ型単結晶シリコン基板１とバッファ層７との界面およびバッファ層７とシリコン薄膜９との界面で再結合し難くなり、ｐ型非晶質半導体層４へ到達し易くなる。
【００８２】
光電変換素子１０Ａにおいては、太陽光は、透明導電膜５側から光電変換素子１０Ａに入射する。そして、電子および正孔は、主に、ｎ型単結晶シリコン基板１において光励起される。
【００８３】
ｎ型単結晶シリコン基板１において光励起された電子および正孔は、上述したように、それぞれ、電極６およびｐ型非晶質半導体層４へ到達する。そして、正孔は、ｐ型非晶質半導体層４から透明導電膜５へ到達する。
【００８４】
この場合、光励起された正孔は、ｎ型単結晶シリコン基板１とバッファ層７との界面およびバッファ層７とシリコン薄膜９との界面における再結合が抑制され、ｐ型非晶質半導体層４へ到達し易くなる。
【００８５】
一方、電極６へ到達した電子は、透明導電膜５と電極６との間に接続された外部負荷を介して電極６から透明導電膜５へ到達し、ｐ型非晶質半導体層４から透明導電膜５へ到達した正孔と再結合する。
【００８６】
これによって、光電変換素子１０Ａにおいて発生した電流が外部負荷に流れる。
【００８７】
光電変換素子１０Ａにおいては、上述したように、ｎ型単結晶シリコン基板１とバッファ層７との界面およびバッファ層７とシリコン薄膜９との界面における正孔の再結合が抑制されるので、光電変換素子１０と同様に光電変換素子１０Ａの光劣化率を減少できる。
【００８８】
上記においては、バッファ層７，８の膜厚は、同じであると説明したが、実施の形態１においては、これに限らず、バッファ層７の膜厚は、バッファ層８の膜厚と異なっていてもよい。従って、バッファ層７の膜厚は、バッファ層８の膜厚と同じであっても異なっていてもよい。
【００８９】
その結果、シリコン薄膜９は、必ず、２つのバッファ層７，８によって挟まれることになるので、光電変換素子１０Ａは、バッファ層７，８からなる１つのバッファ層中に配置されたシリコン薄膜９を備えていることになる。
【００９０】
図３は、実施の形態１による更に他の光電変換素子の構成を示す断面図である。実施の形態１による光電変換素子は、図３に示す光電変換素子１０Ｂであってもよい。
【００９１】
図３を参照して、光電変換素子１０Ｂは、図１に示す光電変換素子１０のシリコン薄膜２をシリコン薄膜１１に代えたものであり、その他は、光電変換素子１０と同じである。
【００９２】
シリコン薄膜１１は、ｐ型非晶質半導体層４とバッファ層３との間に配置される。
【００９３】
シリコン薄膜１１は、例えば、ｉ型シリコン薄膜からなり、上述したシリコン薄膜２と同じ膜構造からなる。また、シリコン薄膜１１は、例えば、３〜１０ｎｍの膜厚を有するとともに、１．８８〜１．８９ｅＶの光学バンドギャップを有する。
【００９４】
光電変換素子１０Ｂにおいては、バッファ層３は、ｎ型単結晶シリコン基板１に接して配置される。
【００９５】
光電変換素子１０Ｂは、次の方法によって製造される。
【００９６】
上述した方法によってバッファ層３をプラズマＣＶＤ法によってｎ型単結晶シリコン基板１上に堆積する。
【００９７】
そして、シリコン薄膜１１をプラズマＣＶＤ法によってバッファ層３上に堆積する。この場合、シリコン薄膜１１は、シリコン薄膜２を形成するときのガス流量、反応圧力およびＲＦパワーと同じガス流量、反応圧力およびＲＦパワーを用いて堆積される。
【００９８】
その後、ｐ型非晶質半導体層４、透明導電膜５および電極６を上述したように形成する。これによって、光電変換素子１０Ｂが完成する。
【００９９】
シリコン薄膜１１を挿入することによって、ｐ型非晶質半導体層４をプラズマＣＶＤ法によって形成するときに、ｐ型非晶質半導体層４中のドーパント（ボロン）のバッファ層３およびｎ型単結晶シリコン基板１中への拡散が抑制される。
【０１００】
その結果、シリコン薄膜１１とバッファ層３との界面およびバッファ層３とｎ型単結晶シリコン基板１との界面における再結合準位が減少するとともにｎ型単結晶シリコン基板１の品質が高品質に保持され、ｎ型単結晶シリコン基板１において光励起された正孔（＝少数キャリア）は、ｎ型単結晶シリコン基板１とバッファ層３との界面およびバッファ層３とシリコン薄膜１１との界面で再結合し難くなり、ｐ型非晶質半導体層４へ到達し易くなる。
【０１０１】
光電変換素子１０Ｂにおいては、太陽光は、透明導電膜５側から光電変換素子１０Ｂに入射する。そして、電子および正孔は、主に、ｎ型単結晶シリコン基板１において光励起される。
【０１０２】
ｎ型単結晶シリコン基板１において光励起された電子および正孔は、ｐ型非晶質半導体層４／シリコン薄膜１１（＝ｉ型シリコン薄膜）／バッファ層３（＝ｉ型ａ−ＳｉＣ）／ｎ型単結晶シリコン基板１からなるｐｉｎ接合による内部電界によって分離される。そして、電子は、電極６へ到達し、正孔は、バッファ層３およびシリコン薄膜１１を介してｐ型非晶質半導体層４へ到達し、ｐ型非晶質半導体層４から透明導電膜５へ到達する。
【０１０３】
この場合、正孔は、ｎ型単結晶シリコン基板１とバッファ層３との界面およびバッファ層３とシリコン薄膜１１との界面で再結合が抑制されてｐ型非晶質半導体層４へ到達する。
【０１０４】
一方、電極６へ到達した電子は、透明導電膜５と電極６との間に接続された外部負荷を介して電極６から透明導電膜５へ到達し、ｐ型非晶質半導体層４から透明導電膜５へ到達した正孔と再結合する。
【０１０５】
これによって、光電変換素子１０Ｂにおいて発生した電流が外部負荷に流れる。
【０１０６】
光電変換素子１０Ｂにおいては、上述したように、ｎ型単結晶シリコン基板１とバッファ層３との界面およびバッファ層３とシリコン薄膜１１との界面における正孔の再結合が抑制されるので、光電変換素子１０と同様に光電変換素子１０Ｂの光劣化率を減少できる。
【０１０７】
なお、光電変換素子１０，１０Ａ，１０Ｂは、ｎ型単結晶シリコン基板１に代えてｎ型多結晶シリコン基板を備えていてもよい。この場合、ｎ型多結晶シリコン基板は、例えば、０．１〜１．０Ω・ｃｍの比抵抗を有する。また、ｎ型多結晶シリコン基板は、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。そして、ｎ型多結晶シリコン基板を用いた場合も、光電変換素子１０，１０Ａ，１０Ｂは、上述した方法によって製造される。
【０１０８】
また、光電変換素子１０，１０Ａ，１０Ｂにおいては、ｎ型単結晶シリコン基板１（またはｎ型多結晶シリコン基板）のｐ型非晶質半導体層４側の表面は、凹凸化（テクスチャ化）されていてもよい。
【０１０９】
上記においては、シリコン薄膜２をバッファ層３とｎ型単結晶シリコン基板１との間に配置した光電変換素子１０、シリコン薄膜９をバッファ層７とバッファ層８との間に配置した光電変換素子１０Ａ、およびシリコン薄膜１１をｐ型非晶質半導体層４とバッファ層３との間に配置した光電変換素子１０Ｂについて説明した。
【０１１０】
従って、実施の形態１による光電変換素子は、ｐ型非晶質半導体層４とｎ型単結晶シリコン基板１との間に配置されたシリコン薄膜（シリコン薄膜２，９，１１と同じ膜構造からなる薄膜）を備えていればよい。
【０１１１】
［実施の形態２］
図４は、実施の形態２による光電変換素子の構成を示す断面図である。図４を参照して、実施の形態２による光電変換素子１００は、図１に示す光電変換素子１０のｎ型単結晶シリコン基板１をｐ型単結晶シリコン基板１０１に代え、ｐ型非晶質半導体層４をｎ型非晶質半導体層１０４に代えたものであり、その他は、光電変換素子１０と同じである。
【０１１２】
ｐ型単結晶シリコン基板１０１は、例えば、（１００）の面方位を有し、０．１〜１．０Ω・ｃｍの比抵抗を有する。そして、ｐ型単結晶シリコン基板１０１は、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。
【０１１３】
ｎ型非晶質半導体層１０４は、例えば、ｎ型ａ−ＳｉＣからなり、８〜９ｎｍの膜厚を有する。また、ｎ型非晶質半導体層１０４は、２．０５ｅＶの光学バンドギャップを有する。そして、ｎ型非晶質半導体層１０４は、バッファ層３に接して配置される。
【０１１４】
光電変換素子１００においては、透明導電膜５は、ｎ型非晶質半導体層１０４に接して配置され、電極６は、ｐ型単結晶シリコン基板１０１に接して配置される。
【０１１５】
光電変換素子１００の製造方法について説明する。光電変換素子１００も、上述したプラズマ装置を用いてプラズマＣＶＤ法によって製造される。
【０１１６】
光電変換素子１００の製造が開始されると、ｐ型単結晶シリコン基板１０１をエタノール等で超音波洗浄して脱脂し、その後、ｐ型単結晶シリコン基板１０１をフッ酸中に浸漬してｐ型単結晶シリコン基板１０１の表面に形成された自然酸化膜を除去するとともに、ｐ型単結晶シリコン基板１０１の表面を水素で終端する。
【０１１７】
ｐ型単結晶シリコン基板１０１の洗浄が終了すると、ｐ型単結晶シリコン基板１０１をプラズマ装置の仕込室の基板ホルダー上に配置する。
【０１１８】
そして、仕込室の排気機構は、１×１０−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｐ型単結晶シリコン基板１０１の温度を２００℃に設定するように基板ホルダーを加熱する。また、反応室ＣＢ１，ＣＢ３の加熱機構も、基板温度を２００℃に設定するように基板ホルダーを加熱する。
【０１１９】
ｐ型単結晶シリコン基板１０１の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、ｐ型単結晶シリコン基板１０１は、仕込室から反応室ＣＢ１へ搬送される。
【０１２０】
シリコン薄膜２、バッファ層３およびｎ型非晶質半導体層１０４を形成するときの材料ガスの流量を表２に示す。
【０１２１】
【表２】
2013115266.tif 000004
【０１２２】
ｐ型単結晶シリコン基板１０１が反応室ＣＢ１へ搬送されると、上述した方法によって、シリコン薄膜２およびバッファ層３をｐ型単結晶シリコン基板１０１上に順次堆積する。
【０１２３】
そして、仕切バルブを開け、バッファ層３／シリコン薄膜２／ｐ型単結晶シリコン基板１０１を反応室ＣＢ１から反応室ＣＢ３へ搬送する。
【０１２４】
バッファ層３／シリコン薄膜２／ｐ型単結晶シリコン基板１０１が反応室ＣＢ３へ搬送されると、１０ｓｃｃｍのＳｉＨ４ガスと、１５０ｓｃｃｍのＨ２ガスと、水素希釈された５０ｓｃｃｍのフォスフィン（ＰＨ３）ガスと、２５２ｓｃｃｍのＣＨ４ガスとを反応室ＣＢ３に流し、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＰＨ３ガスの濃度は、例えば、０．２％である。
【０１２５】
これによって、反応室ＣＢ３内でプラズマが発生し、ｎ型非晶質半導体層１０４としてのｎ型ａ−ＳｉＣがバッファ層３上に堆積される。
【０１２６】
ｎ型非晶質半導体層１０４の膜厚が８〜９ｎｍになると、反応室ＣＢ３の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガス、ＣＨ４ガスおよびＰＨ３ガスの反応室ＣＢ３への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ３を真空引きする。そして、仕切バルブを開け、ｎ型非晶質半導体層１０４／バッファ層３／シリコン薄膜２／ｐ型単結晶シリコン基板１０１を反応室ＣＢ３から取出室へ搬送する。
【０１２７】
その後、取出室でｎ型非晶質半導体層１０４／バッファ層３／シリコン薄膜２／ｐ型単結晶シリコン基板１０１を室温まで冷却した後、ｎ型非晶質半導体層１０４／バッファ層３／シリコン薄膜２／ｐ型単結晶シリコン基板１０１を取出室から取出し、ｎ型非晶質半導体層１０４／バッファ層３／シリコン薄膜２／ｐ型単結晶シリコン基板１０１をスパッタ装置にセットする。
【０１２８】
そして、上述した方法によって透明導電膜５を形成し、その後、蒸着装置を用いて電極６を形成する。これによって、光電変換素子１００が完成する。
【０１２９】
光電変換素子１００においては、太陽光は、透明導電膜５側から光電変換素子１００に入射する。そして、電子および正孔は、主に、ｐ型単結晶シリコン基板１０１において光励起される。
【０１３０】
ｐ型単結晶シリコン基板１０１において光励起された電子および正孔は、ｎ型非晶質半導体層１０４／バッファ層３（＝ｉ型ａ−ＳｉＣ）／シリコン薄膜２（＝ｉ型シリコン薄膜）／ｐ型単結晶シリコン基板１０１からなるｐｉｎ接合による内部電界によって分離される。そして、電子（＝少数キャリア）は、シリコン薄膜２およびバッファ層３を介してｎ型非晶質半導体層１０４へ到達し、ｎ型非晶質半導体層１０４から透明導電膜５へ到達し、正孔は、電極６へ到達する。
【０１３１】
透明導電膜５へ到達した電子は、透明導電膜５と電極６との間に接続された外部負荷を介して透明導電膜５から電極６へ到達し、電極６へ到達した正孔と再結合する。
【０１３２】
これによって、光電変換素子１００において発生した電流が外部負荷に流れる。
【０１３３】
上述したように、光電変換素子１００は、ｐ型単結晶シリコン基板１０１とバッファ層３との間に配置されたシリコン薄膜２を備えるので、ｐ型単結晶シリコン基板１０１において光励起された電子（＝小数キャリア）は、光照射後においてもｎ型非晶質半導体層１０４へ到達し易くなり、短絡光電流（Ｊｓｃ）が大きくなる。従って、光電変換素子１００の変換効率の光劣化率を低減できる。
【０１３４】
なお、実施の形態２による光電変換素子１００は、ｐ型単結晶シリコン基板１０１に代えてｐ型多結晶シリコン基板を備えていてもよい。この場合、ｐ型多結晶シリコン基板は、例えば、０．１〜１．０Ω・ｃｍの比抵抗を有する。また、ｐ型多結晶シリコン基板は、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。そして、ｐ型多結晶シリコン基板を用いた場合も、光電変換素子１００は、上述した方法によって製造される。
【０１３５】
また、実施の形態２においては、ｐ型単結晶シリコン基板１０１（またはｐ型多結晶シリコン基板）のシリコン薄膜２側の表面は、凹凸化（テクスチャ化）されていてもよい。
【０１３６】
更に、実施の形態２による光電変換素子１００は、シリコン薄膜２およびバッファ層３に代えて、シリコン薄膜９およびバッファ層７，８を備えていてもよく、シリコン薄膜１１およびバッファ層３を備えていてもよい。つまり、光電変換素子１０から光電変換素子１０Ａ（または光電変換素子１０Ｂ）への変更と同じ変更を光電変換素子１００に適用してもよい。従って、実施の形態２による光電変換素子１００は、ｐ型単結晶シリコン基板１０１（またはｐ型多結晶シリコン基板）とｎ型非晶質半導体層１０４との間に配置されたシリコン薄膜（シリコン薄膜２，９，１１と同じ膜構造からなる薄膜）を備えていればよい。
【０１３７】
実施の形態２におけるその他の説明は、実施の形態１における説明と同じである。
【０１３８】
上述した実施の形態１においては、シリコン薄膜（シリコン薄膜２，９，１１と同じ膜構造からなる薄膜）がｐ型非晶質半導体層４とｎ型単結晶シリコン基板１との間に配置された光電変換素子１０，１０Ａ，１０Ｂについて説明し、実施の形態２においては、シリコン薄膜（シリコン薄膜２，９，１１と同じ膜構造からなる薄膜）がｎ型非晶質半導体層１０４とｐ型単結晶シリコン基板１０１との間に配置された光電変換素子１００について説明した。
【０１３９】
従って、この発明の実施の形態による光電変換素子は、第１の導電型を有する結晶シリコン基板と、第１の導電型と反対の導電型である第２の導電型を有するアモルファスシリコンカーバイドからなり、結晶シリコン基板上に堆積された半導体層と、半導体層と結晶シリコン基板との間に設けられ、アモルファスシリコンカーバイドからなるバッファ層と、半導体層と結晶シリコン基板との間に設けられたシリコン薄膜とを備えていればよい。
【０１４０】
また、上述したように、光電変換素子１０の製造方法は、ｐ型非晶質半導体層４とｎ型単結晶シリコン基板１との間に配置されるようにシリコン薄膜（シリコン薄膜２，９，１１と同じ膜構造からなる薄膜）を形成する工程を備える。また、光電変換素子１００の製造方法は、ｎ型非晶質半導体層１０４とｐ型単結晶シリコン基板１０１との間に配置されるようにシリコン薄膜（シリコン薄膜２，９，１１と同じ膜構造からなる薄膜）を形成する工程を備える。
【０１４１】
従って、この発明の実施の形態による光電変換素子の製造方法は、第１の導電型を有する結晶シリコン基板上にアモルファスシリコンカーバイドからなるバッファ層を堆積する第１の工程と、第１の導電型と反対の導電型である第２の導電型を有するアモルファスシリコンカーバイドからなる半導体層をバッファ層上に堆積する第２の工程と、半導体層と結晶シリコン基板との間に配置されるようにシリコン薄膜を堆積する第３の工程とを備えていればよい。
【０１４２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１４３】
この発明は、光電変換素子および光電変換素子の製造方法に適用される。
【符号の説明】
【０１４４】
１  ｎ型単結晶シリコン基板、２，９，１１  シリコン薄膜、３，７，８  バッファ層、４  ｐ型非晶質半導体層、５  透明導電膜、６  電極、１０，１０Ａ，１０Ｂ，１００  光電変換素子、１０１  ｐ型単結晶シリコン基板、１０４  ｎ型非晶質半導体層。
【図１】
2013115266.tif 000005
【図２】
2013115266.tif 000006
【図３】
2013115266.tif 000007
【図４】
2013115266.tif 000008