(57)【要約】【課題】チップファースト型のＦＯ−ＷＬＰにおいて、再配線層を適切に形成できる技術を提供する。【解決手段】描画装置１は、複数の半導体チップ９１が間隔をあけて配列された疑似ウェハ９を載置するステージ１１と、ステージ１１に載置された疑似ウェハ９を撮像する撮像ヘッド１４と、再配線層の回路パターンを記述した描画データ８を記憶する記憶装置１６４と、撮像ヘッド１４が取得した画像データに基づいて疑似ウェハに配置された各半導体チップ９１の理想位置からの位置ずれ量を特定し、描画データ８に記述された回路パターンを、当該回路パターンが接続対象とする端子パッドが配置されている半導体チップ９１の位置ずれ量に基づいて補正する補正処理部２４と、ステージ１１に載置された疑似ウェハ９に対して光を照射して、疑似ウェハ９に補正後の回路パターンを描画する光学ヘッド１５とを備える。【選択図】図４
2013058520.tif 000002
【特許請求の範囲】
【請求項１】
チップファースト型のファンアウト・ウェハレベルパッケージにおける再配線層の形成に用いられる描画装置であって、
複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを載置するステージと、
前記ステージに載置された前記疑似ウェハを撮像する撮像ヘッドと、
前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを記憶する記憶部と、
前記撮像ヘッドが取得した画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する補正処理部と、
前記ステージに載置された前記疑似ウェハに対して光を照射して、前記疑似ウェハに、前記補正後の回路パターンを描画する光学ヘッドと、
を備える描画装置。
【請求項２】
請求項１に記載の描画装置であって、
前記撮像ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら前記疑似ウェハを撮像して、前記疑似ウェハ上の未描画の帯領域の画像データを取得する、描画装置。
【請求項３】
請求項２に記載の描画装置であって、
前記撮像ヘッドと前記光学ヘッドとが一列に配列される支持フレームと、
前記支持フレームと前記ステージとを、前記撮像ヘッドと前記光学ヘッドの配列方向と直交する方向に沿って相対移動させることによって、前記撮像ヘッドおよび前記光学ヘッドを、前記ステージに載置された前記疑似ウェハに対して相対移動させる駆動部と、
を備え、
前記撮像ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら前記疑似ウェハ上の第１の帯領域の画像データを取得し、
前記光学ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら、前記疑似ウェハ上の前記第１の帯領域とは異なる第２の帯領域に回路パターンを描画する、描画装置。
【請求項４】
請求項３に記載の描画装置であって、
前記補正処理部が、
前記撮像ヘッドが前記画像データを取得する相対移動中に、当該画像データから前記半導体チップの位置を検出するための画像解析を行う、描画装置。
【請求項５】
請求項３または４に記載の描画装置であって、
前記補正処理部が、
前記描画データを、前記光学ヘッドが１回の走査で描画する帯領域に描画される回路パターンを記述した帯領域描画データ毎に補正する、描画装置。
【請求項６】
請求項３から５のいずれかに記載の描画装置であって、
前記補正処理部が、
互いに隣接する帯領域の画像データ同士、または、互いに隣接する画像データのそれぞれから検出した前記半導体チップの位置情報同士を合体させて、前記疑似ウェハ上の未描画の領域であって前記帯領域よりも幅広の領域の撮像データを生成し、当該生成した撮像データに基づいて、前記半導体チップの前記位置ずれ量を特定する、描画装置。
【請求項７】
請求項３から６のいずれかに記載の描画装置であって、
前記光学ヘッドと前記撮像ヘッドとの離間距離を変更する位置変更機構、
を備える、描画装置。
【請求項８】
請求項７に記載の描画装置であって、
前記位置変更機構を駆動して、前記離間距離を、前記疑似ウェハに配置された前記半導体チップのサイズに応じて調整する調整部、
を備える、描画装置。
【請求項９】
請求項１から８のいずれかに記載の描画装置であって、
前記補正処理部が、
前記半導体チップの位置ずれ量を、当該半導体チップに配置されている前記端子パッドの理想位置からの位置ずれ量として取得し、
前記端子パッドの位置ずれ量を、当該端子パッドを接続対象とする前記回路パターンの全体に、前記パッケージ側端子との接続点からの距離に応じて比例配分して、前記回路パターン上の各位置を配分されたずれ量分だけずらすように変形させることによって、前記回路パターンを補正する、描画装置。
【請求項１０】
チップファースト型のファンアウト・ウェハレベルパッケージにおける再配線層の回路パターンを記述した描画データを補正するデータ補正装置であって、
複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像した画像データを取得する画像データ取得部と、
前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する描画データ取得部と、
前記画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する補正処理部と、
を備えるデータ補正装置。
【請求項１１】
チップファースト型のファンアウト・ウェハレベルパッケージにおける再配線層を形成する方法であって、
ａ）複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像する工程と、
ｂ）前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する工程と、
ｃ）前記ａ）工程にて取得された画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記ｂ）工程で取得された描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する工程と、
ｄ）ステージに載置された前記疑似ウェハに対して光を照射して、前記疑似ウェハに、前記ｃ）工程で補正された回路パターンを描画する工程と、
を備える、再配線層の形成方法。
【請求項１２】
チップファースト型のファンアウト・ウェハレベルパッケージにおける再配線層の回路パターンを記述した描画データを補正するデータ補正方法であって、
ａ）複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像した画像データを取得する工程と、
ｂ）前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する工程と、
ｃ）前記ａ）工程にて取得された画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記ｂ）工程で取得された描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する工程と、
を備えるデータ補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップファースト型のファンアウト・ウェハレベルパッケージにおける再配線層を形成する技術に関する。
【背景技術】
【０００２】
従来から、ＩＣのパッケージングプロセスをウェハ状態のままで行うパッケージング技術（ウェハレベルパッケージ（Wafer-Level Package:ＷＬＰ））が知られている。従来よく知られているＷＬＰとして、ファンイン型のウェハーレベル・チップサイズパッケージ（Wafer-Level Chip Size Package:ＷＬ-ＣＳＰ））がある。ＷＬ-ＣＳＰにおいては、半導体チップの領域をはみ出さないようにパッケージＩ／Ｏ端子が配置されたファンイン・デザインとされ、ウェハプロセスで再配線、電極形成、樹脂封止、ダイシング等の一連の工程が行われた後に、ウェハが切断されて個々のパッケージとされる。ここでは、最終的にウェハを切断した半導体チップ大きさが、そのまま、パッケージの大きさとなる。
【０００３】
ところで、近年においては、ウェハレベルパッケージを、半導体チップの領域をはみ出してパッケージＩ／Ｏ端子が配置される（すなわち、半導体チップの領域外にも再配線層が形成される）ファンアウト・デザインのパッケージに用いる技術も提案されており、ファンアウト・ウェハレベルパッケージとして知られている（Fan-out Wafer-Level Package:ＦＯ−ＷＬＰ））。
【０００４】
ＦＯ−ＷＬＰとして、例えば、支持体となる平板状の部材に先に再配線層を形成してから、ここにウェハから切り出された半導体チップを配列し、半導体チップが配置された支持体を切断して個々のパッケージを得る手法が提案されている（ＲＤＬファースト（Redistribution Layer-first））。また例えば、ウェハから切り出された半導体チップが隙間をあけて配列された状態で一体化されたもの（以下「疑似ウェハ」という）をまず準備し、この疑似ウェハ上に再配線層を形成し、再配線層が形成された後に疑似ウェハを切断して個々のパッケージを得る手法も提案されている（チップファースト（Chip-first））。
【０００５】
ところで、チップファースト型のＦＯ−ＷＬＰにおいては、複数の半導体チップが隙間をあけて配列された状態で一体化された「疑似ウェハ」を準備しなければならない。これに関して、例えば特許文献１には、ウェハを延展性のシートに接着した後に複数の半導体チップを個片化し、延展性のシートを四方に引っ張って等方的に拡大させて各半導体チップの間に隙間を形成する態様が提案されている。また、予め個片化された半導体チップを、チップボンダを用いて支持体上に配列し、これを樹脂モールドする態様も存在する。
【０００６】
いずれの態様においても、疑似ウェハにおいて配列された半導体チップは、理想位置から微小な位置ずれを起こした状態で配置されている可能性が高い。この位置ずれは、例えば前者の場合は、延展性シートの延び度合いの局所的なバラツキ等に起因して生じる可能性がある。また、後者の場合は、チップボンダの置き誤差、樹脂材料が硬化する際の不均一な収縮等に起因して生じる可能性がある。
【０００７】
疑似ウェハに配列されている各半導体チップが位置ずれを起こしている場合、これを考慮せずに再配線層を形成してしまうと、半導体チップの領域内に配置された端子パッドが回路パターンと非接触になってしまうおそれがある。したがって、再配線層を形成する際には、疑似ウェハにおける各半導体チップの位置ずれを考慮し回路パターンの形成位置を修正する必要がある。
【０００８】
この点に関して、例えば特許文献２には、マトリクス状に配列された半導体チップそれぞれの位置ずれ量を特定する技術が開示されている。ここでは、代表となる半導体チップの位置ずれ量を計測し、得られた計測値から他の半導体チップの位置ずれ量を予測して算出する態様が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−７９７１６号公報
【特許文献２】特開２００５−１６４５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、半導体チップの位置ずれは上述した通り各種の要因によるところ、例えばチップボンダの置き誤差等に起因する位置ずれ等は、例えば隣接する半導体チップであってもその位置ずれ量に全く相関がない。したがって、この類の位置ずれには、ある半導体チップの位置ずれ量に基づいて例えばその周囲の半導体チップの位置ずれ量を予測する、といった特許文献２に開示されているような手法を適用することができない。
【００１１】
このような事情があるため、チップファースト型のＦＯ−ＷＬＰにおいて疑似ウェハ上に再配線層を適切に形成することは従来容易なことではなかった。
【００１２】
この発明は、上記の課題に鑑みてなされたものであり、チップファースト型のＦＯ−ＷＬＰにおいて、再配線層を適切に形成できる技術を提供することを目的とする。
【課題を解決するための手段】
【００１３】
第１の態様は、チップファースト型のファンアウト・ウェハレベルパッケージにおける再配線層の形成に用いられる描画装置であって、複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを載置するステージと、前記ステージに載置された前記疑似ウェハを撮像する撮像ヘッドと、前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを記憶する記憶部と、前記撮像ヘッドが取得した画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する補正処理部と、前記ステージに載置された前記疑似ウェハに対して光を照射して、前記疑似ウェハに、前記補正後の回路パターンを描画する光学ヘッドと、を備える。
【００１４】
第２の態様は、第１の態様に係る描画装置であって、前記撮像ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら前記疑似ウェハを撮像して、前記疑似ウェハ上の未描画の帯領域の画像データを取得する。
【００１５】
第３の態様は、第２の態様に係る描画装置であって、前記撮像ヘッドと前記光学ヘッドとが一列に配列される支持フレームと、前記支持フレームと前記ステージとを、前記撮像ヘッドと前記光学ヘッドの配列方向と直交する方向に沿って相対移動させることによって、前記撮像ヘッドおよび前記光学ヘッドを、前記ステージに載置された前記疑似ウェハに対して相対移動させる駆動部と、を備え、前記撮像ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら前記疑似ウェハ上の第１の帯領域の画像データを取得し、前記光学ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら、前記疑似ウェハ上の前記第１の帯領域とは異なる第２の帯領域に回路パターンを描画する。
【００１６】
第４の態様は、第３の態様に係る描画装置であって、前記補正処理部が、前記撮像ヘッドが前記画像データを取得する相対移動中に、当該画像データから前記半導体チップの位置を検出するための画像解析を行う。
【００１７】
第５の態様は、第３または第４の態様に係る描画装置であって、前記補正処理部が、前記描画データを、前記光学ヘッドが１回の走査で描画する帯領域に描画される回路パターンを記述した帯領域描画データ毎に補正する。
【００１８】
第６の態様は、第３から第５のいずれかの態様に係る描画装置であって、前記補正処理部が、互いに隣接する帯領域の画像データ同士、または、互いに隣接する画像データのそれぞれから検出した前記半導体チップの位置情報同士を合体させて、前記疑似ウェハ上の未描画の領域であって前記帯領域よりも幅広の領域の撮像データを生成し、当該生成した撮像データに基づいて、前記半導体チップの前記位置ずれ量を特定する。
【００１９】
第７の態様は、第３から第６のいずれかの態様に係る描画装置であって、前記光学ヘッドと前記撮像ヘッドとの離間距離を変更する位置変更機構、を備える。
【００２０】
第８の態様は、第７の態様に係る描画装置であって、前記位置変更機構を駆動して、前記離間距離を、前記疑似ウェハに配置された前記半導体チップのサイズに応じて調整する調整部、を備える。
【００２１】
第９の態様は、第１から第８のいずれかの態様に係る描画装置であって、前記補正処理部が、前記半導体チップの位置ずれ量を、当該半導体チップに配置されている前記端子パッドの理想位置からの位置ずれ量として取得し、前記端子パッドの位置ずれ量を、当該端子パッドを接続対象とする前記回路パターンの全体に、前記パッケージ側端子との接続点からの距離に応じて比例配分して、前記回路パターン上の各位置を配分されたずれ量分だけずらすように変形させることによって、前記回路パターンを補正する。
【００２２】
第１０の態様は、チップファースト型のファンアウト・ウェハレベルパッケージにおける再配線層の回路パターンを記述した描画データを補正するデータ補正装置であって、複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像した画像データを取得する画像データ取得部と、前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する描画データ取得部と、前記画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する補正処理部と、を備える。
【００２３】
第１１の態様は、チップファースト型のファンアウト・ウェハレベルパッケージにおける再配線層を形成する方法であって、ａ）複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像する工程と、ｂ）前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する工程と、ｃ）前記ａ）工程にて取得された画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記ｂ）工程で取得された描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する工程と、ｄ）ステージに載置された前記疑似ウェハに対して光を照射して、前記疑似ウェハに、前記ｃ）工程で補正された回路パターンを描画する工程と、を備える。
【００２４】
第１２の態様は、チップファースト型のファンアウト・ウェハレベルパッケージにおける再配線層の回路パターンを記述した描画データを補正するデータ補正方法であって、ａ）複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像した画像データを取得する工程と、ｂ）前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する工程と、ｃ）前記ａ）工程にて取得された画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記ｂ）工程で取得された描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する工程と、を備える。
【発明の効果】
【００２５】
第１〜第１２の態様によると、疑似ウェハを撮像した画像データに基づいて、疑似ウェハに配置された各半導体チップの位置ずれ量を特定し、当該位置ずれ量に基づいて描画データに記述された回路パターンを補正する。この構成によると、疑似ウェハ内において互いに相関なくランダムに位置ずれしている各半導体チップの位置ずれ量を考慮して回路パターンを補正することができるので、チップファースト型のファンアウト・ウェハレベルパッケージにおける再配線層を適切に形成することができる。
【００２６】
特に、第２の態様によると、撮像ヘッドが、ステージに載置された疑似ウェハに対して相対移動しながら疑似ウェハを撮像して疑似ウェハ上の未描画の帯領域の画像データを取得する。この構成によると、撮像ヘッドの構成を簡易なものとすることができる。
【００２７】
特に、第３の態様によると、光学ヘッドと撮像ヘッドとが支持プレート上に一体に支持され、これが疑似ウェハに対して相対移動される際に、撮像ヘッドによる疑似ウェハの撮像と、光学ヘッドによる回路パターンの描画とが並行して行われる。この構成によると、半導体チップの位置ずれ量を特定するのに必要な画像データを効率的に取得することができる。
【００２８】
特に、第４の態様によると、撮像ヘッドが画像データを取得する相対移動中に、当該画像データから半導体チップの位置を検出するための画像解析が行われる。この構成によると、半導体チップの位置ずれ量を速やかに算出して描画データの補正を行うことができ、時間的に効率よく描画処理を行うことができる。
【００２９】
特に、第５の態様によると、補正処理部が、描画データを、帯領域描画データ毎に補正する。この構成によると、処理負担を抑えつつ効率的に描画データを補正することができる。
【００３０】
特に、第６の態様によると、補正処理部が、互いに隣接する帯領域の画像データ同士、または、互いに隣接する画像データのそれぞれから検出した半導体チップの位置情報同士を合体させて帯領域よりも幅広の領域の撮像データを生成し、当該生成した撮像データに基づいて半導体チップの位置ずれ量を特定する。この構成によると、例えば疑似ウェハに配置される半導体チップのサイズが、撮像ヘッドが１回の走査で撮像する帯領域の幅に比べて大きい場合であっても、半導体チップの位置ずれ量を正確に特定することができる。
【図面の簡単な説明】
【００３１】
【図１】疑似ウェハを模式的に示す平面図である。
【図２】疑似ウェハを形成する態様を説明するための図である。
【図３】回路パターンが形成された状態の疑似ウェハを模式的に示す平面図である。
【図４】描画装置の概略構成を示す模式図である。
【図５】描画装置の一部構成を示す平面図である。
【図６】制御部のハードウエア構成を示すブロック図である。
【図７】光学ヘッドおよび撮像ヘッドの疑似ウェハに対する動きを模式的に示した図である。
【図８】補正処理部が実行する処理の流れを示す図である。
【図９】補正処理部が実行する処理を説明するための図である。
【図１０】回路パターンを変形させる態様を説明するための図である。
【図１１】描画装置において行われる一連の処理の流れを示す図である。
【図１２】空走状態における各部の様子を示す図である。
【図１３】実走状態における各部の様子を示す図である。
【図１４】描画システムの構成例を示す図である。
【図１５】描画装置において行われる一連の処理の流れの変形例を示す図である。
【発明を実施するための形態】
【００３２】
以下、添付の図面を参照しながら、本発明の実施形態について説明する。以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。
【００３３】
＜１．疑似ウェハ９＞
本発明の実施の形態に係る描画装置１について説明する前に、描画装置１において、描画対象物とされる疑似ウェハ９の構成について、図１、図２を参照しながら説明する。図１は、疑似ウェハ９を模式的に示す平面図である。図２は、疑似ウェハ９を形成する態様を説明するための図である。
【００３４】
疑似ウェハ９は、ウェハから切り出された複数の半導体チップ９１が間隔をあけて配列された状態で一体化されたものである。この疑似ウェハ９は、例えば次の態様で形成される。
【００３５】
まず、円板状のキャリア９０１が準備される（ステップＳ９１）。ただし、キャリア９０１の一方の主面の全域には粘着テープ９０２が貼り付けられている。
【００３６】
続いて、キャリア９０１の主面（粘着面）上に、複数の半導体チップ９１が、デバイス面を粘着面に対向させた状態で、間隔をあけて例えばマトリクス状に配列されていく（ステップＳ９２）。この工程は、例えばチップボンダを用いて行われる。すなわち、チップボンダは、キャリア９０１上を走査しながら、各半導体チップ９１をそのサイズよりも大きな配列ピッチで次々と載置していく。半導体チップ９１の配列ピッチ（すなわち、隣接する半導体チップ９１間の隙間の幅）は、最終的なパッケージのサイズに応じて規定される。
【００３７】
続いて、キャリア９０１の上面に樹脂材料９０３が流し込まれ、キャリア９０１に配置された複数の半導体チップ９１が一体に樹脂モールドされる（ステップＳ９３）。
【００３８】
樹脂材料の硬化が完了すると、まずキャリア９０１が取り外され（ステップＳ９４）、続いて粘着テープ９０２が剥がされる（ステップＳ９５）。得られた樹脂モールド部材を裏返せば、複数の半導体チップ９１がそれぞれのデバイス面を上に向けた状態でマトリクス状に配列された疑似ウェハ９（図１）が得られることになる（ステップＳ９６）。
【００３９】
なお、図示の例では、疑似ウェハに配置される各半導体チップ９１のサイズは等しいものとされているが、疑似ウェハには大きさの違う複数種類の半導体チップ９１が配列されていてもよい。
【００４０】
＜２．描画装置＞
本発明の実施の形態に係る描画装置１について説明する。描画装置１は、露光用光であるレーザ光を走査しつつ照射することによって描画対象物に局所的な露光を連続的に行って、描画対象物に所望の回路パターンについての露光画像を描画する直接描画装置（直描装置）であり、ここでは、チップファースト型のファンアウト・ウェハレベルパッケージ（ＦＯ−ＷＬＰ）による再配線層の形成に用いられる。
【００４１】
すなわち、描画装置１は、上述したように、ウェハから切り出された半導体チップ９１が隙間をあけてマトリクス状に配置された疑似ウェハ９に露光用光を照射することによって、ここに配置された各半導体チップ９１の領域をはみ出した再配線（ファンアウト・デザイン）の回路パターン９３（図３）を形成する。すなわち、疑似ウェハ９上には、半導体チップ９１の領域内に配置される端子パッド９１１と半導体チップ９１の領域外に配置されるパッケージ側端子（はんだボール）９２とを接続する回路パターン９３が形成されることになる。再配線層が形成された後、疑似ウェハ９は切断位置９４で切断されて、個々のパッケージとされる。
【００４２】
ところで、疑似ウェハ９において、各半導体チップ９１は、チップボンダの公差、樹脂材料が硬化する際の不均一な収縮等に起因して、定められた設計位置（理想位置）からずれた位置にある可能性がある。ただし、この位置ずれ量は微小であり、大きくとも約１０μｍ（マイクロメートル）程度である。以下に明らかになるように、描画装置１は、疑似ウェハ９上の各半導体チップ９１の位置ずれ量に応じて回路パターン９３の形成位置を補正する機能を有している。
【００４３】
描画装置１の構成について、図４、図５を参照しながら説明する。図４は、描画装置１の概略構成を示す模式図である。図５は、描画装置１の一部構成を示す平面図である。
【００４４】
描画装置１は、ステージ１１と、ステージ駆動機構１２と、２個の光学ヘッド１３，１３と、２個の撮像ヘッド１４，１４と、撮像ヘッド位置変更機構１５と、制御部１６とを主として備える。
【００４５】
＜ステージ１１＞
ステージ１１は、平板状の外形を有し、その上面に描画対象物である疑似ウェハ９を水平姿勢に載置して保持する保持部である。ステージ１１の上面には、複数の吸引孔（図示省略）が形成されており、この吸引孔に負圧（吸引圧）を形成することによって、ステージ１１上に載置された疑似ウェハ９をステージ１１の上面に固定保持することができるようになっている。
【００４６】
＜ステージ駆動機構１２＞
ステージ駆動機構１２は、ステージ１１を基台１０１に対して移動させる機構であり、ステージ１１を主走査方向（Ｙ軸方向）、副走査方向（Ｘ軸方向）、および回転方向（Ｚ軸周りの回転方向（θ軸方向））の各方向にそれぞれ移動させる。
【００４７】
＜光学ヘッド１３＞
光学ヘッド１３は、ステージ１１に載置された疑似ウェハ９の上面に露光用光を照射して、疑似ウェハ９に回路パターンを描画する機構である。
【００４８】
上述したとおり、描画装置１は２個の光学ヘッド１３，１３を備える。これら２個の光学ヘッド１３，１３は、ステージ１１およびステージ駆動機構１２を跨ぐようにして基台１０１上に架設され、副走査方向（Ｘ軸方向）に延在する支持フレーム１０２に、一定の間隔（疑似ウェハ９の半径に相当する距離）をあけて支持される。支持フレーム１０２上において−Ｘ側に配置された光学ヘッド１３は疑似ウェハ９の−Ｘ側半分の描画を担当し、＋Ｘ側に配置された光学ヘッド１３は疑似ウェハ９の＋Ｘ側半分の描画を担当することになる。なお、各光学ヘッド１３には、これを垂直方向に移動させる構成をさらに設けて、疑似ウェハ９との間隔を調整可能としてもよい。
【００４９】
２個の光学ヘッド１３，１３は互いに同じ構成を備える。すなわち、各光学ヘッド１３は、光源１３１と変調部１３２とを主として備える。
【００５０】
光源１３１は、レーザ光を出射する。光源１３１から出射された光は、照明光学系（図示省略）を介して強度分布が均一な線状の光（光束断面が線状の光であるラインビーム）とされた上で、変調部１３２に入射する。なお、ここで使用されるレーザ光の種類は、疑似ウェハ９に配置された半導体チップ９１の種類などに応じて適宜に定められる。
【００５１】
変調部１３２は、光源１３１から出射された光に空間変調を施す機能部である。ただし、光を空間変調させるとは、具体的には、光の空間分布（振幅、位相、および偏光等）を変化させることを意味する。変調部１３２は、例えば、回折格子型の空間光変調器であるＧＬＶ（Grating Light Valve：グレーチング・ライト・開閉弁)（シリコン・ライト・マシーンズ（サンノゼ、カリフォルニア）の登録商標）を含む構成することができる。また例えば、ＤＭＤ（Digital Micromirror Device：デジタルマイクロミラーデバイス：テキサスインスツルメンツ社の登録商標）のような変調単位であるマイクロミラーが二次元的に配列された空間光変調器を含む構成としてもよい。また例えば、ミラーのような変調単位が一次元に配列されている空間光変調器を含む構成としてもよい。
【００５２】
変調部１３２は、例えば副走査方向に沿って配列されたＭ個の空間変調素子を備え、各空間変調素子が、後述する光学ヘッド制御部２２の制御に応じて、レーザ光の照射のオン／オフ設定を行う。これによって、変調部１３２からは、副走査方向に沿うＭ画素分の空間変調された光が出射されることになる。ただし、光学ヘッド制御部２２は、後に説明するように、描画データ８（より具体的には、補正後の描画データ８）の記述内容に従って変調部１３２を駆動する。したがって、変調部１３２からは、補正後の描画データ８に基づく変調を受けたＭ画素分の空間変調された光が出射されることになる。
【００５３】
この構成において、光学ヘッド１３が、ステージ１１に載置された疑似ウェハ９に対して主走査方向（Ｙ方向）に相対的に移動されつつ、副走査方向に沿うＭ画素分の空間変調された光を断続的に出射する（すなわち、疑似ウェハ９の表面にパルス光を繰り返して投影し続ける）ことによって、疑似ウェハ９上の帯領域Ａに回路パターン群（補正後の描画データ８に記述された回路パターン群）が描画されることになる。以下において、光学ヘッド１３が１回の走査で描画する帯領域Ａの幅（副走査方向に沿う長さ）を、「描画幅ｄ１３」という（図７参照）。
【００５４】
＜撮像ヘッド１４＞
撮像ヘッド１４は、ステージ１１に載置された疑似ウェハ９の上面を撮像する機構である。
【００５５】
上述したとおり、描画装置１は２個の撮像ヘッド１４，１４を備える。これら２個の撮像ヘッド１４，１４のそれぞれは、光学ヘッド１３と１対１で対応付けられており、対応する光学ヘッド１３が描画を行う予定の疑似ウェハ９上の領域（描画予定領域）を撮像する。このために、各撮像ヘッド１４は、対応する光学ヘッド１３の副走査方向に沿う移動方向（疑似ウェハ９に対する相対的な移動方向）について光学ヘッド１３の下流側（この実施の形態では＋Ｘ側）に配置される。この実施の形態においては、各撮像ヘッド１４，１４は、上述した支持フレーム１０２に支持される。すなわち、支持フレーム１０２には、その延在方向（Ｘ方向）に沿って、撮像ヘッド１４と光学ヘッド１３とが一列に配列される。より具体的には、支持フレーム１０２には、−Ｘ側から順に、疑似ウェハ９の−Ｘ側半分の描画を担当する第１の光学ヘッド１３、第１の光学ヘッド１３の描画予定領域を撮像する第１の撮像ヘッド１４、疑似ウェハ９の＋Ｘ側半分の描画を担当する第２の光学ヘッド１３、第２の光学ヘッド１３の描画予定領域を撮像する第２の撮像ヘッド１４、が配列される。
【００５６】
２個の撮像ヘッド１４，１４は互いに同じ構成を備える。すなわち、各撮像ヘッド１４は、例えば走査型のデジタルカメラにより構成され、副走査方向（Ｘ方向）に沿うリニアイメージセンサを備える。リニアイメージセンサは、例えば、副走査方向に沿って配列された複数のＣＣＤ素子等を含んで構成される。
【００５７】
この構成において、撮像ヘッド１４が、ステージ１１に載置された疑似ウェハ９に対して主走査方向（Ｙ方向）に相対的に移動されつつ、副走査方向に沿う１ラインの画像を次々と読み取ることによって、疑似ウェハ９上の帯領域Ｂを撮像した二次元の画像データが得られることになる。ただし、撮像ヘッド１４が１回の走査で撮像する帯領域Ｂの幅（副走査方向に沿う長さ）（以下「読取幅ｄ１４」という）は、光学ヘッド１３の描画幅ｄ１３以上であり、好ましくは、描画幅ｄ１３よりも微小に大きいものとされる（図７参照）。
【００５８】
＜撮像ヘッド位置変更機構１５＞
撮像ヘッド位置変更機構１５は、光学ヘッド１３に対する撮像ヘッド１４の位置、すなわち、光学ヘッド１３とこれに対応する撮像ヘッド１４との副走査方向（Ｘ方向）に沿う離間距離ｄ１５を変更する機構である。ただし、離間距離ｄ１５は、より正確には、撮像ヘッド１４の副走査方向についての中心位置と、当該撮像ヘッド１４と対応する光学ヘッド１３の副走査方向についての中心位置との離間距離をいう。
【００５９】
撮像ヘッド位置変更機構１５は、例えば、２個の撮像ヘッド１４，１４を固定的に支持する支持板１５０と、支持板１５０を支持フレーム１０２に対して副走査方向に沿って移動させる駆動機構とから構成することができる。この駆動機構は、例えば、一端において支持板１５０と連結され、副走査方向に沿って延在するボールネジ１５１と、ボールネジ１５１を回転させる回転モータ１５２とから構成することができる。この構成においては、ボールネジ１５１が回転モータ１５２によって回動されることによって、支持板１５０（すなわち、支持板１５０に固定的に支持された撮像ヘッド１４，１４）が副走査方向に沿って支持フレーム１０２（すなわち、支持フレーム１０２に支持された光学ヘッド１３，１３）に対して移動され、互いに対応する撮像ヘッド１４と光学ヘッド１３との副走査方向に沿う離間距離ｄ１５が変更される。ただし、２個の撮像ヘッド１４，１４は支持板１５０上において、光学ヘッド１３，１３の離間間隔と等しい間隔で固設されており、一方の光学ヘッド１３とこれに対応する撮像ヘッド１４の離間距離ｄ１５と、他方の光学ヘッド１３とこれに対応する撮像ヘッド１４の離間距離ｄ１５とは、常に等しいものとされる。
【００６０】
＜制御部１６＞
制御部１６は、描画装置１が備える各部と電気的に接続されており、各種の演算処理を実行しつつ描画装置１の各部の動作を制御する。
【００６１】
図６は、制御部１６のハードウエア構成を示すブロック図である。制御部１６は、例えば、ＣＰＵ１６１、ＲＯＭ１６２、ＲＡＭ１６３、記憶装置（外部記憶装置）１６４等がバスライン１６５を介して相互接続された一般的なコンピュータによって構成されている。ＲＯＭ１６２は基本プログラム等を格納しており、ＲＡＭ１６３はＣＰＵ１６１が所定の処理を行う際の作業領域として供される。記憶装置１６４は、フラッシュメモリ、あるいは、ハードディスク装置等の不揮発性の記憶装置によって構成されている。記憶装置１６４にはプログラムＰが格納されており、このプログラムＰに記述された手順に従って、主制御部としてのＣＰＵ１６１が演算処理を行うことにより、各種機能が実現されるように構成されている。プログラムＰは、通常、予め記憶装置１６４等のメモリに格納されて使用されるものであるが、ＣＤ−ＲＯＭあるいはＤＶＤ−ＲＯＭ、外部のフラッシュメモリ等の記録媒体に記録された形態（プログラムプロダクト）で提供され（あるいは、ネットワークを介した外部サーバからのダウンロードなどにより提供され）、追加的または交換的に記憶装置１６４等のメモリに格納されるものであってもよい。なお、制御部１６において実現される一部あるいは全部の機能は、専用の論理回路等でハードウエア的に実現されてもよい。
【００６２】
また、制御部１６では、入力部１６６、表示部１６７、通信部１６８もバスライン１６５に接続されている。入力部１６６は、各種スイッチ、タッチパネル等により構成されており、オペレータから各種の入力設定指示を受け付ける。表示部１６７は、液晶表示装置、ランプ等により構成されており、ＣＰＵ１６１による制御の下、各種の情報を表示する。通信部１６８は、ＬＡＮ等を介したデータ通信機能を有する。
【００６３】
記憶装置１６４には、疑似ウェハ９に露光すべきパターンを記述したデータ（描画データ）８が格納される（図４）。描画データ８は、例えば、ＣＡＤを用いて生成されたＣＡＤデータをラスタライズしたデータであり、画素位置ごとの露光の有無が設定されたデータである。制御部１６は、疑似ウェハ９に対する一連の処理に先立って描画データ８を取得して記憶装置１６４に格納している。なお、描画データ８の取得は、例えばネットワーク等を介して接続された外部端末装置から受信することにより行われてもよいし、記録媒体から読み取ることにより行われてもよい。
【００６４】
＜３．機能構成＞
描画装置１において実現される機能構成について、図４〜図６に加え、図７を参照しながら説明する。図７は、光学ヘッド１３，１３および撮像ヘッド１４，１４の疑似ウェハ９に対する動きを模式的に示した図である。
【００６５】
描画装置１には、図４に示されるように、ステージ駆動制御部２１と、光学ヘッド制御部２２と、撮像ヘッド制御部２３と、補正処理部２４と、離間距離調整部２５とが主として実現される。これら各部は、制御部１６において、例えばＣＰＵ１６１がプログラムＰに従って所定の演算処理を行うことによって、あるいは、専用の論理回路等でハードウエア的に実現される。
【００６６】
＜ステージ駆動制御部２１＞
ステージ駆動制御部２１は、ステージ駆動機構１２を駆動制御して、ステージ１１を、支持フレーム１０２（すなわち、支持フレーム１０２に支持された光学ヘッド１３，１３および撮像ヘッド１４，１４（以下「ヘッド群１３，１３，１４，１４」という））に対して移動させる。これによって、ヘッド群１３，１３，１４，１４とステージ１１とが相対的に移動される。
【００６７】
より具体的には、ステージ駆動制御部２１は、ステージ駆動機構１２に、ステージ１１を主走査方向（Ｙ軸方向）に沿って移動させることによって、ステージ１１とヘッド群１３，１３，１４，１４とを主走査方向に沿って相対的に移動させる（主走査）。また、ステージ駆動制御部２１は、ステージ駆動機構１２に、ステージ１１を副走査方向（Ｘ軸方向）に沿って移動させることによって、ステージ１１とヘッド群１３，１３，１４，１４とを副走査方向に沿って相対的に移動させる（副走査）。
【００６８】
ステージ駆動制御部２１は、ステージ駆動機構１２を駆動制御して、上述した主走査と副走査とを繰り返して行わせる。すなわち、はじめにステージ１１を例えばＹ軸に沿って＋Ｙ方向に移動させ、続いて、ステージ１１を例えばＸ軸に沿って−Ｘ方向に、光学ヘッド１３の描画幅ｄ１３に相当する距離だけ移動させる。そして、ステージ１１をＹ軸に沿って今度は−Ｙ方向に移動させる。以降も同様で、ステージ１１をＸ軸に沿って−Ｘ方向に光学ヘッド１３の描画幅ｄ１３に相当する距離だけ移動させた上で、ステージ１１を主走査方向に沿って今度はＹ軸に沿って＋Ｙ方向に移動させる、といった具合に、主走査と副走査とを繰り返して行わせる。
【００６９】
上記の動作をステージ１１に載置された疑似ウェハ９からみると、図７に示されるように、ヘッド群１３，１３，１４，１４は、一回目の主走査において、疑似ウェハ９上をＹ軸に沿って−Ｙ方向に移動しながら横断する。そして、続く副走査において、Ｘ軸に沿って＋Ｘ方向に描画幅ｄ１３だけ移動する。続く二回目の主走査において、疑似ウェハ９上の先の主走査で横断した領域の隣の領域をＹ軸に沿って＋Ｙ方向に移動しながら横断する。
【００７０】
＜光学ヘッド制御部２２＞
光学ヘッド制御部２２は、２個の光学ヘッド１３，１３のそれぞれを駆動制御して、描画データ８に応じた空間変調が施された光を疑似ウェハ９に向けて出射させる。より具体的には、光学ヘッド制御部２２は、主走査が行われる間、各光源１３１から各変調部１３２にレーザ光を入射させるとともに、描画データ８（より具体的には、補正後の描画データ８）の記述内容に従って各変調部１３２を駆動する。これによって、各光学ヘッド１３から、補正後の描画データ８に応じた変調を受けたＭ画素分の空間変調された光が出射される。
【００７１】
上述したとおり、主走査において、各光学ヘッド１３は、ステージ１１に載置された疑似ウェハ９に対して主走査方向（Ｙ方向）に相対的に移動される。つまり、各光学ヘッド１３は、疑似ウェハ９上をＹ方向に沿って横断しつつ、副走査方向に沿うＭ画素分の空間変調された光を断続的に出射する。これによって、疑似ウェハ９上の帯領域Ａに回路パターン群（補正後の描画データ８に記述された回路パターン群）が描画されることになる。この主走査が完了した後、副走査を経て、次の主走査が行われると、先の主走査で描画された帯領域Ａに隣接する帯領域Ａに回路パターン群が描画されることになる。
【００７２】
＜撮像ヘッド制御部２３＞
撮像ヘッド制御部２３は、２個の撮像ヘッド１４，１４のそれぞれを駆動制御して、疑似ウェハ９上の描画予定領域の画像データを取得させる。より具体的には、撮像ヘッド制御部２３は、主走査が行われる間、各撮像ヘッド１４に副走査方向に沿う１ラインの画像を次々と読み取らせる。
【００７３】
上述したとおり、主走査において、各撮像ヘッド１４は、ステージ１１に載置された疑似ウェハ９に対して主走査方向（Ｙ方向）に相対的に移動される。つまり、各撮像ヘッド１４は、疑似ウェハ９上をＹ方向に沿って横断しつつ、副走査方向に沿う１ラインの画像を次々と読み取る。これによって、疑似ウェハ９上の帯領域Ｂを撮像した二次元の画像データが取得され、これが撮像データ（以下「帯領域撮像データ７」という）として記憶装置１６４の所定の記憶領域（バッファメモリ）２０に記憶される。この主走査が完了した後、副走査を経て、次の主走査が行われると、先の主走査で描画された帯領域Ｂの隣の帯領域Ｂを撮像した画像データが帯領域撮像データ７として取得されることになる。ただし、帯領域Ｂの幅（読取幅ｄ１４）が、描画幅ｄ１３（すなわち、１回の副走査における移動幅）よりも微小に大きい値とされている場合、帯領域Ｂとこれの隣の帯領域Ｂとは一部重複（オーバラップ）した領域となる。各主走査によって取得される帯領域撮像データ７は、制御部１６の例えば記憶装置１６４の所定の記憶領域（バッファメモリ）２０に次々と蓄積されて、描画データ８の補正に用いられる。
【００７４】
ところで、上述したとおり、各撮像ヘッド１４は、これに対応する光学ヘッド１３と離間距離ｄ１５だけ離間した位置に配置されている。この離間距離ｄ１５は、後に説明するように、常に、描画幅ｄ１３のｎ倍（ただし、ｎは任意の自然数であり、以下「倍数値ｎ」と示す。図７の例では倍数値ｎ＝３）とされている。したがって、ある主走査において、各撮像ヘッド１４が取得する帯領域撮像データ７は、当該撮像ヘッド１４と対応する光学ヘッド１３が当該主走査のｎ回後の主走査において描画する予定の帯領域Ａを撮像したデータとなっている。
【００７５】
＜補正処理部２４＞
補正処理部２４は、バッファメモリ２０に蓄積された帯領域撮像データ７に基づいて、描画データ８を補正する。補正処理部２４が描画データ８を補正する処理の流れについて図８、図９を参照しながら説明する。図８は、補正処理部２４が実行する処理の流れを示す図である。また、図９は、疑似ウェハ９上の半導体チップ９１とヘッド１３，１４との関係が模式的に示されている。ただし、図９の例においては、離間距離ｄ１５は描画幅ｄ１３の３倍に設定されている（倍数値ｎ＝３）。
【００７６】
補正処理部２４は、描画データ８を、疑似ウェハ９上の各帯領域Ａに描画するべき回路パターンを記述したデータ（以下「帯領域描画データ８１」という）毎に補正する。すなわち、補正処理部２４は、主走査の開始に先立って、当該主走査で描画すべき帯領域Ａ（以下「対象帯領域Ａｔ」という）に描画するべき回路パターンを記述した帯領域描画データ８１（以下「対象帯領域描画データ８１」という）を、記憶装置１６４から読み出して取得する（ステップＳ１０１）。
【００７７】
上述したとおり、光学ヘッド１３が対象帯領域Ａｔに対する描画を実行するに先立って、当該光学ヘッド１３と対応する撮像ヘッド１４は、少なくとも、対象帯領域Ａｔを撮像した帯領域撮像データ７と、対象帯領域Ａｔに隣接する（ｎ−１）個の各帯領域Ａ（ただし、「ｎ」は倍数値ｎ）をそれぞれ撮像した帯領域撮像データ７とを取得してバッファメモリ２０に格納している。補正処理部２４は、バッファメモリ２０に蓄積されたこれらｎ個の帯領域撮像データ７を読み出して（ステップＳ１０２）、隣接する帯領域Ａを撮像している帯領域撮像データ７同士を合体させて、対象帯領域Ａｔとこれに隣接する（ｎ−１）個の各帯領域Ａとを含む領域Ｃの撮像データ（広域撮像データ７１）を生成する（ステップＳ１０３）。
【００７８】
続いて、補正処理部２４は、ステップＳ１０３で生成された広域撮像データ７１を用いて、当該広域撮像データ７１に撮像されている１以上の半導体チップ９１のそれぞれについて、当該半導体チップ９１の理想位置からの位置ずれ量を特定する（ステップＳ１０４）。半導体チップ９１の位置ずれ量を特定する処理は、具体的には次のように行われる。すなわち、補正処理部２４は、まず、広域撮像データ７１を画像解析して、対象となる各半導体チップ９１の領域内に配置されている１以上の代表マークの位置を検出する。そして、代表マークの位置に基づいて当該半導体チップ９１の位置を特定し、その理想位置からのずれを当該半導体チップ９１の位置ずれ量として取得する。ここで、半導体チップ９１にアライメントマークが形成されている場合は、当該アライメントマークを代表マークとして用いればよい。また、半導体チップ９１にアライメントマークが形成されていない場合は、例えば半導体チップ９１における定められた位置にそれぞれ配置された２個以上（好ましくは３個）の端子パッド９１１を代表マークとして用いればよい。また例えば、半導体チップ９１のエッジを検出し、検出されたエッジ位置の理想位置からのずれを当該半導体チップ９１の位置ずれ量として取得してもよい。
【００７９】
半導体チップ９１の位置ずれ量が特定されると、当該半導体チップ９１上に配置された各端子パッド９１１も、これと同量だけ理想位置からずれていることになる。つまり、半導体チップ９１の位置ずれ量が特定されると、当該半導体チップ９１上に配置された各端子パッド９１１の位置ずれ量が特定されることになる。
【００８０】
続いて、補正処理部２４は、ステップＳ１０４で特定された半導体チップ９１の位置ずれ量（ひいては、半導体チップ９１に配置された各端子パッド９１１の位置ずれ量）に応じて、ステップＳ１０１で取得された対象帯領域描画データ８１に含まれる各回路パターンを補正する（ステップＳ１０５）。すなわち、補正前の帯領域描画データ８１においては、パッケージ側端子９２と理想位置にある端子パッド９１１とを接続するような回路パターンが記述されているところ、端子パッド９１１が理想位置からずれていると当該回路パターン９３１ではパッケージ側端子９２と端子パッド９１１とが適切に接続されない。そこで、補正処理部２４は、端子パッド９１１の位置ずれ量に応じて対象帯領域描画データ８１に含まれる各回路パターンを変形させて、パッケージ側端子９２と位置ずれ後の端子パッド９１１とを接続するような回路パターンとなるように補正するのである。
【００８１】
補正処理部２４が回路パターンを変形させる態様はどのようなものであってもよい。例えば、端子パッド９１１の位置ずれ量を、当該端子パッド９１１を接続対象とする回路パターンの全体に、パッケージ側端子９２との接続点からの距離に応じて比例配分して、当該回路パターン上の各位置を配分されたずれ量分だけずらすように回路パターンを変形すればよい。例えば、図１０に示すように、Ｙ軸に沿ってのびる直線状の回路パターン８１１において、当該回路パターン８１１が接続対象とする端子パッド９１１が＋Ｘ方向にΔｘだけ位置ずれしていることが判明した場合、この位置ずれ量Δｘを回路パターン８１１上の各位置に、パッケージ側端子９２との接続点からの距離に応じて比例配分し、各位置を当該配分されたずれ量分だけ＋Ｘ方向にずらすように変形させて、補正後の回路パターン８１２として取得する。端子パッド９１１がＹ方向にも位置ずれしている場合は、さらに、当該Ｙ方向についての位置ずれを回路パターン８１１上の各位置に比例配分し、各位置を当該配分されたずれ量分だけＹ方向にずらすように変形させればよい。なお、上述したとおり、半導体チップ９１のずれ量は微量であるため、各回路パターンの変形量も微量である。したがって、補正後の回路パターンが他の回路パターンと干渉する等の不具合が生じるおそれはない。
【００８２】
対象帯領域描画データ８１に含まれる全ての回路パターンが補正されると、対象帯領域描画データ８１の補正が完了する。
【００８３】
＜離間距離調整部２５＞
再び図４〜図７を参照する。離間距離調整部２５は、撮像ヘッド位置変更機構１５を駆動制御して（具体的には、撮像ヘッド位置変更機構１５が備える回転モータ１５２を駆動制御してボールネジ１５１を回動させることによって）、互いに対応する撮像ヘッド１４と光学ヘッド１３との離間距離ｄ１５が適正値となるように調整する。
【００８４】
ただし、互いに対応する撮像ヘッド１４と光学ヘッド１３との離間距離ｄ１５は、常に、描画幅ｄ１３のｎ倍（ただし、ｎは任意の自然数であり、以下「倍数値ｎ」と示す）とされる。
【００８５】
離間距離調整部２５が離間距離ｄ１５の適正値を決定する態様について説明する。離間距離ｄ１５は、帯領域描画データ８１の補正に用いられる広域撮像データ７１がカバーする疑似ウェハ９上の領域Ｃの幅（副走査方向に沿う長さ）を規定する値である。すなわち、離間距離ｄ１５が大きくなるほど、広い領域を撮像した広域撮像データ７１が得られることになる。
【００８６】
ここで、上述したとおり、帯領域描画データ８１を補正するためには、当該帯領域描画データ８１に記述される各回路パターンの接続点となる端子パッド９１１が配置されている半導体チップ９１の位置ずれ量を特定する必要があり、このためには、広域撮像データ７１に、少なくとも当該半導体チップ９１の代表マークが撮像されていなければならない（当該半導体チップ９１の全体が撮像されていることが特に好ましい）。つまり、疑似ウェハ９に配置される半導体チップ９１のサイズが大きいほど、また、半導体チップ９１の配列ピッチ（すなわち、最終的なパッケージのサイズ）が大きいほど、広い領域を撮像した広域撮像データ７１が必要になる。
【００８７】
そこで、離間距離調整部２５は、疑似ウェハに配置された半導体チップ９１のサイズ（複数種類の半導体チップ９１が配置されている場合は、最大の半導体チップ９１のサイズ）、疑似ウェハにおける半導体チップ９１の配列ピッチ（すなわち、パッケージのサイズ）等に基づいて、広域撮像データ７１がカバーすべき領域Ｃの幅を特定する。そして、得られた幅の寸法を、描画幅ｄ１３で割った値（小数点がある場合は小数点を繰り上げた値）を、倍数値ｎの適正値として取得する。さらに、得られた倍数値ｎに描画幅ｄ１３を乗じた値を、離間距離ｄ１５の適正値に決定する。
【００８８】
＜４．動作＞
描画装置１の動作について図１１〜図１３を参照しながら説明する。図１１は、描画装置１において行われる一連の処理の流れを示す図である。図１２は、空走状態におけるヘッド群１３，１３，１４，１４と疑似ウェハ９とを模式的に示す図である。図１３は、実走状態におけるヘッド群１３，１３，１４，１４と疑似ウェハ９とを模式的に示す図である。
【００８９】
まず、離間距離調整部２５が、離間距離ｄ１５の適正値を決定し、撮像ヘッド位置変更機構１５を駆動制御して、互いに対応する撮像ヘッド１４と光学ヘッド１３との離間距離ｄ１５が当該決定した適正値となるように調整する（ステップＳ１）。離間距離調整部２５が実行する具体的な処理の態様は上述したとおりである。
【００９０】
続いて、ステージ１１に疑似ウェハ９が載置された状態とされると、疑似ウェハ９の位置合わせ処理が行われる（ステップＳ２）。この処理は、例えば次の態様で行われる。まず、疑似ウェハ９上に形成されたアライメントマークを撮像ヘッド１４で読み取って、ステージ１１に載置された疑似ウェハ９の理想位置からの位置ずれ量を特定する。そして、副走査方向（Ｘ方向）の位置ずれ量分だけヘッド群１３，１３，１４，１４を副走査方向に沿って移動させる。また、回転方向の位置ずれ量分だけステージ１１を逆方向に回転させる。また、主走査方向（Ｙ方向）の位置ずれ量分に応じて、ステージ１１が主走査方向に移動開始されてから光学ヘッド１３から光を照射開始するまでの時間（描画開始タイミング）を修正する。なお、これらの各処理に代えて、疑似ウェハ９の位置ずれ量に応じて描画データ８に補正を施す（描画データ８に記述された各回路パターンを、主走査方向の位置ずれ量分に応じて主走査方向に平行移動させ、副走査方向の位置ずれ量分に応じて副走査方向に平行移動させ、さらに、回転方向の位置ずれ量分に応じて回転補正を施す）処理を行ってもよい。
【００９１】
ただし、上述したとおり、疑似ウェハ９において、各半導体チップ９１は、チップボンダの公差、樹脂材料が硬化する際の不均一な収縮等に起因して、理想位置から微小にずれた位置にある可能性がある。したがって、疑似ウェハ９が正確に位置合わせされた状態となっても、疑似ウェハに配置された各半導体チップ９１は、依然、理想位置から微小にずれている可能性が高い。
【００９２】
続いて、ステージ駆動制御部２１がステージ駆動機構１２を駆動制御して、ステージ１１を定められた初期位置に移動させる（ステップＳ３）。ここで初期位置とは、図１２の上段に示されるように、２個の撮像ヘッド１４のうち、−Ｘ側に配置された撮像ヘッド１４が、ステージ１１に載置された疑似ウェハ９の−Ｘ側の端部とＹ軸に沿って同じ位置にくるような位置である。
【００９３】
ステージ１１が初期位置に移動されると、ステージ駆動制御部２１が、ステージ駆動機構１２を駆動制御して、上述した主走査と副走査とを繰り返して行わせる（ステップＳ４〜ステップＳ９）。
【００９４】
ここで１回目からｎ回目までの各主走査においては（ステップＳ４）、図１２に示されるように、当該主走査が行われる間、各撮像ヘッド１４による帯領域撮像データ７の取得が行われるのみであり、光学ヘッド１３による描画処理は行われない（空走査）。
【００９５】
ｎ回目の主走査および副走査が完了すると（ステップＳ６でＹＥＳ）、ステージ１１は、描画開始位置まで移動した状態となっている。ここで描画開始位置とは、２個の光学ヘッド１３のうち、−Ｘ側に配置された光学ヘッド１３が、ステージ１１に載置された疑似ウェハ９の−Ｘ側の端部とＹ軸に沿って同じ位置にくるような位置である（図１３の上段）。
【００９６】
（ｎ＋１）回目以降の各主走査においては、当該主走査に先だって、補正処理部２４が、帯領域描画データ８１（当該主走査で描画される帯領域Ａに描画すべき回路パターンを記述した帯領域描画データ８１）の補正を行う（ステップＳ７）。補正処理部２４が帯領域描画データ８１を補正する具体的な態様は上述したとおりである（図８、図９参照）。帯領域描画データ８１が補正されると、主走査が開始されるところ、図１３に示されるように、この主走査が行われる間は、光学ヘッド１３による描画処理が行われるとともに、これと同時に、各撮像ヘッド１４による帯領域撮像データ７の取得が行われる（実走査）。ただし、ここで行われる描画処理は、ステップＳ７で補正された帯領域描画データ８１に基づいて行われる。すなわち、光学ヘッド制御部２２は、光源１３１から各変調部１３２にレーザ光を入射させるとともに、ステップＳ７で補正された帯領域描画データ８１の記述内容に従って各変調部１３２を駆動して、各光学ヘッド１３から補正後の帯領域描画データ８１に応じた変調を受けた光を出射させる。
【００９７】
疑似ウェハ９の全領域にパターンの描画が行われると（ステップＳ１０でＹＥＳ）、疑似ウェハ９に対する一連の描画処理が終了する。
【００９８】
＜５．効果＞
上記の実施の形態によると、疑似ウェハ９を撮像した撮像データに基づいて、疑似ウェハ９に配置された各半導体チップ９１の位置ずれ量を特定し、当該位置ずれ量に基づいて描画データ８に記述された回路パターンを補正する。この構成によると、疑似ウェハ９内において互いに相関なくランダムに位置ずれしている各半導体チップ９１の位置ずれ量を考慮して回路パターンを補正することができるので、チップファースト型のファンアウト・ウェハレベルパッケージにおける再配線層を適切に形成することができる。
【００９９】
また、上記の実施の形態よると、撮像ヘッド１４が、ステージ１１に載置された疑似ウェハ９に対して相対移動しながら疑似ウェハ９を撮像して疑似ウェハ９上の未描画の帯領域Ｂの撮像データ（帯領域撮像データ７）を取得する。この構成によると、撮像ヘッド１４の構成を簡易なものとすることができる。
【０１００】
また、上記の実施の形態によると、光学ヘッド１３と撮像ヘッド１４とが支持フレーム１０２上に一体に支持され、これが疑似ウェハ９に対して相対移動される際に、撮像ヘッド１４による疑似ウェハ９の撮像と、光学ヘッド１３による回路パターンの描画とが並行して行われる。この構成によると、半導体チップ９１の位置ずれ量を特定するのに必要な撮像データを効率的に取得することができる。
【０１０１】
また、上記の実施の形態によると、補正処理部２４が、描画データ８を、帯領域描画データ８１毎に補正する。この構成によると、処理負担を抑えつつ効率的に描画データ８を補正することができる。
【０１０２】
また、上記の実施の形態によると、補正処理部２４が、互いに隣接する帯領域Ａを撮像した帯領域撮像データ７同士を合体させて帯領域Ａよりも幅広の領域Ｃの広域撮像データ７１を生成し、当該生成した広域撮像データ７１に基づいて半導体チップ９１の位置ずれ量を特定する。この構成によると、例えば疑似ウェハ９に配置される半導体チップ９１のサイズが、撮像ヘッド１４が１回の走査で撮像する帯領域Ｂの幅に比べて大きい場合であっても、半導体チップ９１の位置ずれ量を正確に特定することができる。
【０１０３】
特に、広域撮像データ７１がカバーする領域Ｃの幅は、対応する光学ヘッド１３と撮像ヘッド１４との離間距離ｄ１５に規定されるところ、上記の実施の形態においては、当該離間距離ｄ１５を変更する撮像ヘッド位置変更機構１５を備えるので、広域撮像データ７１にカバーさせる領域Ｃの幅を変更することができる。したがって、様々なサイズの半導体チップ９１を配置した疑似ウェハ９に柔軟に対応することができる。また、当該撮像ヘッド位置変更機構１５を駆動して、離間距離ｄ１５を、疑似ウェハ９に配置された半導体チップ９１のサイズに応じて調整する離間距離調整部２５を備えるので、半導体チップ９１の位置ずれ量を特定するために必要な領域Ｃをカバーした広域撮像データ７１を簡易かつ確実に取得することができる。
【０１０４】
＜６．変形例＞
上記の実施の形態において、描画データ８の補正に関する機能部を描画装置１とは別体の独立した装置として構成してもよい。図１４には、この変形例に係る描画システム３の構成例が示されている。
【０１０５】
描画システム３は、描画データ８を格納するデータ格納装置３１と、描画データ８の補正を行う補正処理装置３２と、疑似ウェハ９に対する描画を行う描画装置３３とを含み、これら各装置３１，３２，３３が、互いに通信回線等を介して接続されている。
【０１０６】
補正処理装置３２は、一般的なコンピュータによって構成することができる。そして、補正処理装置３２においては、例えば記憶装置に格納されたプログラムに記述された手順に従って、主制御部としてのＣＰＵが演算処理を行うことによって、データ格納装置３１から描画データ８（具体的には、補正対象となる帯領域描画データ８１）を取得する描画データ取得部３２１と、描画装置３３から撮像ヘッド１４が取得する帯領域撮像データ７を取得して記憶装置に構築されるバッファメモリ３２０に蓄積する撮像データ取得部３２２と、バッファメモリ３２０に蓄積された帯領域撮像データ７に基づいて帯領域描画データ８１を補正する補正処理部３２３とがそれぞれ実現される。補正処理部３２３の態様は、上述した補正処理部２４と同様である。
【０１０７】
描画システム３においては、描画装置３３が疑似ウェハ９の帯領域Ａに対する描画を実行するに先立って、補正処理装置３２が当該帯領域Ａに描画すべき回路パターンを記述した帯領域描画データ８１を補正する。この補正の態様は、上記の実施の形態とほぼ同様である。すなわち、補正処理部３２３は、描画データ取得部３２１がデータ格納装置３１から取得した帯領域描画データ８１を、撮像データ取得部３２２が描画装置３３から取得してバッファメモリ２０に蓄積した帯領域撮像データ７を用いて補正する。補正後の帯領域描画データ８１は描画装置３３に送られ、描画装置３３は当該補正後の帯領域描画データ８１に基づいて疑似ウェハ９上に回路パターンを描画する。
【０１０８】
＜７．その他の変形例＞
上記の実施の形態においては、ヘッド群１３，１３，１４，１４とは同一の支持フレーム１０２上に支持されていたが、２個の光学ヘッド１３，１３と２個の撮像ヘッド１４，１４とがそれぞれ別の支持フレーム上に支持されてもよい。
【０１０９】
また、上記の実施の形態においては、一対の光学ヘッド１３と撮像ヘッド１４とが二組設けられていたが、一対の光学ヘッド１３と撮像ヘッド１４とは、必ずしも二組設ける必要はなく、例えば一組だけ設けられる構成であってもよいし、三組以上設けられる構成であってもよい。
【０１１０】
また、上記の実施形態において、２個の光学ヘッド１３，１３の間隔は必ずしも一定に固定されている必要はなく、光学ヘッド１３，１３の一方あるいは両方の位置を変更可能とする機構を設けて、両者の間隔を調整可能としてもよい。ただし、この場合、撮像ヘッド位置変更機構１５は、２個の撮像ヘッド１４を独立して位置変更可能とする構成であることが好ましい。このように構成しておけば、撮像ヘッド位置変更機構１５が、一方の光学ヘッド１３とこれに対応する撮像ヘッド１４との離間距離と、他方の光学ヘッド１３とこれに対応する撮像ヘッド１４との離間距離とが互いに等しいものとなるように、各撮像ヘッド１４の位置を調整することが可能となる。
【０１１１】
また、上記の実施の形態においては、広域撮像データ７１を画像解析して半導体チップ９１の位置ずれ量を特定し、これを当該半導体チップ９１に配置された端子パッド９１１の位置ずれ量として取得していたが、広域撮像データ７１を画像解析して半導体チップ９１の各端子パッド９１１をそれぞれ検出して、その理想位置からのずれ量を取得してもよい。
【０１１２】
また、上記の実施の形態においては、撮像ヘッド１４で撮像した帯領域の画像データそのものを撮像データ（すなわち、帯領域撮像データ７）としてバッファメモリ２０に記憶させ、その後、複数の帯領域撮像データ７を読み出して合成して複数の帯領域を含む広域の画像データを生成し、その広域撮像データ７１を用いて画像解析することで半導体チップ９１の代表マークの位置を検出して、当該半導体チップ９１の理想位置からの位置ずれ量を算出した上で補正処理を行っていた。この態様に代えて、撮像ヘッド１４が画像データを取得する相対移動中に、補正処理部２４が当該画像データから半導体チップ９１の位置を検出するための画像解析を行う態様としてもよい。具体的には、例えば、撮像ヘッド１４を相対移動させて帯領域Ｂを撮像しつつ（すなわち、撮像ヘッド１４をステージ４１に対して相対移動させながら帯領域Ｂを撮影させて当該帯領域Ｂの画像データを取得させつつ）、それによって得られつつある画像データを直ちに画像解析して、帯領域毎にそこに含まれる半導体チップ９１内の代表マークの位置を検出し、この検出した代表マークの位置情報に基づいて特定される半導体チップ９１の位置情報（あるいは、検出された代表マークの位置情報でもよい）を、撮像データ（すなわち、帯領域撮像データ７）としてバッファメモリ２０に記憶する構成としてもよい。
【０１１３】
この変形例に係る一連の処理の流れについて、図１５を参照しながら説明する。図１５は、この変形例に係る一連の処理の流れが示されている。なお、ここでは、上記の実施の形態に係る処理の流れ（すなわち、図１１に示される一連の処理の流れ）と異なる部分のみ説明する。
【０１１４】
上記の実施の形態においては、１回目からｎ回目までの各主走査において、描画予定領域（帯領域Ｂ）を撮像してその画像データを帯領域撮像データ７としてバッファメモリ２０に記憶していた（図１１のステップＳ４）が、この変形例においては、１回目からｎ回目までの各主走査において、撮像ヘッド１４で帯領域Ｂの撮像を行いつつ、これと同時並行して補正処理部２４が得られつつある画像データを直ちに画像解析して、帯領域毎にそこに含まれる半導体チップ９１内の各代表マークの位置を検出する。そして、例えば、当該検出された代表マークの位置情報を、帯領域撮像データ７としてバッファメモリ２０に記憶する（ステップＳ４ａ）。
【０１１５】
（ｎ＋１）回目以降の各主走査においては、主走査に先だって、補正処理部２４が、帯領域描画データ８１の補正を行う（ステップＳ７ａ〜ステップＳ７ｂ）。ここでは、補正処理部２４が、まず、バッファメモリ２０に蓄積された複数の帯領域撮像データ７に含まれる代表マークの位置情報を足し合わせて各半導体チップ９１の位置ずれ量を算出し（ステップＳ７ａ）、当該位置ずれ量に応じて、描画データ８（具体的には、帯領域描画データ８１）に含まれる各回路パターンの補正を行う（ステップＳ７ｂ）。
【０１１６】
帯領域描画データ８１が補正されると、主走査が開始されるところ、この主走査が行われる間は、光学ヘッド１３による描画処理（ステップＳ７ｂで補正された帯領域描画データ８１に基づく描画処理）が行われるとともに、これと同時に、帯領域撮像データ７の取得が行われる（ステップＳ８ａ）。ただし、この処理においても、ステップＳ４ａと同様、各撮像ヘッド１４が画像データを取得しつつ、これと同時並行して補正処理部２４が得られた画像データを画像解析して代表マークの位置を検出し、当該検出された代表マークの位置情報を帯領帯領域撮像データ７としてバッファメモリ２０に記憶する。
【０１１７】
この変形例のように、帯領域Ｂの画像データを取得するのと並行して、その帯領域Ｂの画像解析（帯領域Ｂを撮像して得られた画像データの画像解析）を進める構成によると、対象領域Ａｔ（図９）に対して描画を行う直前に領域Ｃの全体を画像解析して代表マークの位置を検出する必要はなく、既に特定されている代表マークの位置情報（複数の帯領域Ａに含まれる代表マークの位置情報）を足し合わせるだけで半導体チップ９１の位置（ひいては、その理想位置からの位置ずれ量）を知ることができる。つまり、半導体チップ９１の位置ずれ量を速やかに算出して描画データの補正を行うことができ、時間的に効率よく描画処理を行うことができる。
【０１１８】
また、上記の実施の形態においては、実走査は、補正処理部２４が帯領域描画データ８１の補正が完了するのを待って開始される。したがって、補正処理部２４が帯領域描画データ８１の補正処理に要する時間が長い場合、ここに待ち時間が発生する可能性がある。そこで、補正処理部２４が帯領域描画データ８１の補正処理に要する処理時間を考慮して倍数値ｎの適正値を大きめに設定しておいてもよい。倍数値ｎの適正値を大きめに設定しておけば、帯領域描画データ８１の補正に必要な帯領域撮像データ７が早いタイミングでバッファメモリに蓄積されるため、補正処理を早いタイミングで開始することが出来、上述した待ち時間が短縮される。
【０１１９】
また、上記の実施の形態においては、ステージ１１がステージ駆動機構１２により駆動されることによって、ヘッド群１３，１３，１４，１４と疑似ウェハ９とが相対的に移動される構成としたが、固定されたステージ１１に対してヘッド群１３，１３，１４，１４が移動されることによって（あるいは、ステージ１１とヘッド群１３，１３，１４，１４とをともに移動させることによって）、ヘッド群１３，１３，１４，１４と疑似ウェハ９とが相対的に移動されてもよい。
【０１２０】
また、上記の実施の形態においては、撮像ヘッド位置変更機構１５を駆動して離間距離ｄ１５を調整する離間距離調整部２５を備える構成としたが、例えば、オペレータが手動で離間距離ｄ１５を調整する構成としてもよい。
【０１２１】
また、上記の実施の形態においては、撮像ヘッド１４，１４は一次元型のカメラにより構成され、これが疑似ウェハ９を走査しながら撮像データ７を取得する構成としたが、撮像ヘッド１４，１４は、走査を行わない二次元型のカメラにより構成されてもよい。この場合、例えば、ステージ１１上の疑似ウェハ９の全面を撮像した撮像データ７を取得して、これを画像解析して疑似ウェハ９上の各半導体チップ９１の位置ずれ量をそれぞれ特定し、これに基づいて描画データ８を補正する、といった態様を採用することが可能である。
【符号の説明】
【０１２２】
１  描画装置
３  描画システム
９  疑似ウェハ
１１  ステージ
１２  ステージ駆動機構
１３  光学ヘッド
１４  撮像ヘッド
１５  撮像ヘッド位置変更機構
１６  制御部
２１  ステージ駆動制御部
２２  光学ヘッド制御部
２３  撮像ヘッド制御部
２４  補正処理部
２５  離間距離調整部
９１  半導体チップ
【図１】
2013058520.tif 000003
【図２】
2013058520.tif 000004
【図３】
2013058520.tif 000005
【図４】
2013058520.tif 000006
【図５】
2013058520.tif 000007
【図６】
2013058520.tif 000008
【図７】
2013058520.tif 000009
【図８】
2013058520.tif 000010
【図９】
2013058520.tif 000011
【図１０】
2013058520.tif 000012
【図１１】
2013058520.tif 000013
【図１２】
2013058520.tif 000014
【図１３】
2013058520.tif 000015
【図１４】
2013058520.tif 000016
【図１５】
2013058520.tif 000017