(57)【要約】【課題】半導体装置のテストコストを抑える。【解決手段】本半導体装置の製造方法における半導体装置（２）の電気的テスト（Ｓ１０５）に際し、テスト装置（２０）に搭載されたプローブカード２４の信号出力用プローブ針（２５）は、複数個単位でテスト装置の所定のテスト端子（ＣＰ１等）に共通接続される。本半導体装置の製造方法は、前記テスト装置が、前記半導体装置に対して前記所定のテスト端子（ＣＰ１）を共有する信号出力用プローブ針（２５＿１、２５＿７）に向けて並列的に信号を出力させる指示を与えることにより、前記所定のテスト端子に入力された信号の信号電圧に基づいて半導体装置の適否を判定する工程を含む。【選択図】図５
2013253839.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体装置を組み立てる工程と、
（ｂ）プローブカードを搭載したテスト装置によって、前記プローブカードを前記半導体装置に接触させた状態で前記半導体装置の電気的テストを実行する工程と、を含み、
前記プローブカードは、前記半導体装置の複数の信号出力端子に接触させるための複数の信号出力用プローブ針を有し、
前記信号出力用プローブ針は、複数個単位で前記テスト装置の所定のテスト端子に共通接続され、
前記工程（ｂ）において、前記信号出力用プローブ針は対応する前記信号出力端子に接触され、
前記工程（ｂ）は、
（ｂ１）前記テスト装置が、前記半導体装置に対して、前記所定のテスト端子を共有する信号出力用プローブ針に向けて並列的に信号を出力させる指示を与えることにより、前記所定のテスト端子に入力された信号の信号電圧に基づいて前記半導体装置の適否を判定する工程を含む、半導体装置の製造方法。
【請求項２】
前記プローブカードは、隣接しない信号出力用プローブ針同士が前記所定のテスト端子に共通接続される請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体装置は、
複数の前記信号出力端子と、
内部回路と、前記内部回路によって生成された信号を出力するための複数の出力用電極と、を有する半導体集積回路装置と、
前記半導体集積回路装置の出力用電極と対応する前記信号出力端子とを接続するための複数の出力信号ラインと、を含み、
前記プローブカードは、対応する前記出力信号ラインが隣接しない信号出力用プローブ針同士が、前記所定のテスト端子に共通接続される請求項２に記載の半導体装置の製造方法。
【請求項４】
前記プローブカードは、対応する前記出力用電極が隣接しない信号出力用プローブ針同士が、前記所定のテスト端子に共通接続される請求項３に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｂ１）は、
（ｘ１）前記テスト装置が、前記半導体装置に対して、前記所定のテスト端子を共有する信号出力用プローブ針に向けて相互に異なる信号レベルの信号の出力を指示する工程と、
（ｘ２）前記テスト装置が、前記所定のテスト端子に入力された信号の信号レベルに基づいて、前記信号出力端子における開放故障の有無を判定する工程と、を含み、
前記工程（ｘ２）において、
前記テスト装置は、前記入力された信号の信号レベルが、前記工程（ｘ１）において指示した何れの信号レベルにも一致しないと判断した場合には、開放故障が無いと判定し、前記工程（ｘ１）において指示した信号レベルの何れかと一致すると判断した場合には、当該一致した信号レベルの信号の出力が指示された信号出力端子以外の信号出力端子に開放故障が有ると判定する請求項４に記載の半導体装置の製造方法。
【請求項６】
前記工程（ｂ１）は、
（ｘ１）前記テスト装置が、前記半導体装置に対して、前記所定のテスト端子を共有する信号出力用プローブ針に向けて相互に信号波形が異なる信号の出力を指示する工程と、
（ｘ２）前記テスト装置が、前記所定のテスト端子に入力された信号の信号波形に基づいて、前記信号出力端子における開放故障の有無を判定する工程と、を含み、
前記工程（ｘ２）において、
前記テスト装置は、前記入力された信号の信号レベルが、前記工程（ｘ１）において指示した何れの信号波形にも一致しないと判断した場合には、開放故障が無いと判定し、前記工程（ｘ１）において指示した信号波形の何れかと一致すると判断した場合には、当該一致した信号波形の出力が指示された信号出力端子以外の信号出力端子に開放故障が有ると判定する請求項４に記載の半導体装置の製造方法。
【請求項７】
前記信号波形が異なる信号は、パルス幅の異なる信号である請求項６に記載の半導体装置の製造方法。
【請求項８】
前記工程（ｂ１）は、
（ｙ１）前記テスト装置が、前記半導体装置に対して、前記所定のテスト端子を共有する信号出力用プローブ針に向けて同一の信号波形の信号の出力を指示する工程と、
（ｙ２）前記テスト装置が、前記所定のテスト端子に入力された信号の信号波形に基づいて、前記半導体装置に組み込まれた機能の故障の有無を判定する工程と、を含み、
前記工程（ｙ２）において、
前記テスト装置は、前記入力された信号の信号波形が、前記工程（ｙ１）において指示した信号波形と一致すると判断した場合には、前記半導体装置に組み込まれた機能の故障は無いと判別し、前記工程（ｙ１）において指示した信号波形と一致しないと判断した場合には、前記半導体装置に組み込まれた機能の故障が有ると判定する請求項５に記載の半導体装置の製造方法。
【請求項９】
前記プローブカードは、前記半導体装置におけるｎ（ｎは２以上の整数）個の前記信号出力端子を一群とする複数のテストグループのうち２つのテストグループ毎に対応する信号出力端子同士が短絡されるように、前記信号出力用プローブ針が前記所定のテスト端子に共通接続される請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記工程（ｂ１）において、
前記テスト装置は、前記２つのテストグループ毎に同一のテストパターンを用いて、前記半導体装置の適否を判定する請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記半導体装置は、液晶表示装置を駆動する駆動装置であって、
前記出力信号端子は、前記液晶表示装置の１つの画素を構成するサブ画素を表示データに基づいて駆動する駆動信号を出力するための複数の駆動信号出力端子を含み、
前記プローブカードは、前記２つのテストグループにおける同一種類のサブ画素に対応する駆動信号出力端子同士が短絡されるように、前記信号出力用プローブ針が前記所定のテスト端子に共通接続される請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ｂ１）は、
（ｙ１）前記テスト装置が、前記半導体装置に対して、前記所定のテスト端子を共有する信号出力用プローブ針に向けて相互に異なる信号波形の信号の出力を指示する工程と、
（ｙ２）前記テスト装置が、前記所定のテスト端子に入力された信号の信号波形に基づいて、前記半導体装置に組み込まれた機能の故障の有無を判定する工程と、を含み、
前記工程（ｙ２）において、
前記テスト装置は、前記所定のテスト端子に入力された信号の信号波形が期待される信号波形と一致すると判断した場合には、前記半導体装置に組み込まれた機能の故障は無いと判別し、前記期待される信号波形と一致しないと判断した場合には、前記半導体装置に組み込まれた機能の故障が有ると判別する請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置（または半導体集積回路装置）の製造方法に関し、特に半導体装置の電気的テストに適用して有効な技術に関する。
【背景技術】
【０００２】
近年、液晶表示装置を駆動するための半導体装置（以下、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）ドライバＩＣと称する）は、液晶パネルの高精細化に伴い、多出力化が進んでいる。それに伴い、ＬＤＣドライバＩＣの製造工程において、ＬＣＤドライバＩＣの検査を行うためのテスト装置（テスタ）のテスト端子が不足する傾向にある。テスト端子が不足すると、テスタの増設等が必要となり、テストコストが高くなる。
【０００３】
テストコストを抑えるための従来技術として、例えば特許文献１及び特許文献２に開示がある。特許文献１には、ＬＣＤドライバＩＣの出力ピン毎にスイッチ素子を設け、前記スイッチ素子により選択された１つの出力ピンの信号がテスト装置のテスト端子に入力されるように制御することで、ＬＣＤドライバＩＣの出力測定に必要なテスト装置のテスト端子数を出力ピン数よりも減少させる方法が開示されている。特許文献２には、半導体集積回路の複数の出力端子からの出力電圧の平均電圧を生成する回路を設け、当該回路によって生成された平均電圧を用いて各出力電圧のバラつきの検査を行うことで、当該検査にかかる検査時間を短縮する方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−７５５１１号公報
【特許文献２】特開２００２−２５７９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された方法では、ＬＣＤドライバＩＣの内部に前記スイッチ素子を多数に設ける必要があり、ＩＣの製造コストやＩＣの小型化・薄型化の点で不利である。また、特許文献２に記載された方法のようにＩＣ外部のテスト治具上に別途回路を設ける方法では、テストコストの増大を招く。例えば、７６８個の出力ピンを備えるＬＣＤドライバＩＣを検査する場合に、ＬＣＤドライバＩＣの出力信号をテスト治具上のリレースイッチによって選択的にテスト装置のテスト端子に入力する方法では、７６８個のリレースイッチが必要となり、テスト治具の費用増大を招き現実的ではない。また、出力信号の周波数によってはリレースイッチが原因でＬＣＤドライバの特性が悪化する可能性もあり、検査の信頼性の点で問題がある。
【０００６】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
【０００８】
すなわち、本半導体装置の製造方法における半導体装置の電気的テストに際し、テスト装置に搭載されたプローブカードの信号出力用プローブ針は、複数個単位でテスト装置の所定のテスト端子に共通接続される。本半導体装置の製造方法は、前記テスト装置が、半導体装置に対して前記所定のテスト端子を共有する信号出力用プローブ針に向けて並列的に信号を出力させる指示を与えることにより、前記所定のテスト端子に入力された信号の信号電圧に基づいて半導体装置の適否を判定する工程を含む。
【発明の効果】
【０００９】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１０】
すなわち、半導体装置のテストコストの増大を抑えることができる。
【図面の簡単な説明】
【００１１】
【図１】本願の一実施の形態の半導体装置の製造方法における製造プロセスのアウトラインを示す流れ図である。
【図２】本願の一実施の形態の半導体装置の製造方法によって製造される半導体装置の全体模式図である。
【図３】本願の一実施の形態の半導体装置の製造方法によって製造される半導体装置を示す模式断面図である。
【図４】本願の一実施の形態の半導体集積回路装置の製造方法におけるパッケージテスト工程で使用するテスト装置の全体模式断面図である。
【図５】パッケージテストにおける半導体装置２とテスト装置２０との接続関係の一例を示す説明図である。
【図６】本願の一実施の形態の半導体装置の製造方法におけるパッケージテストのアウトラインを例示するフロー図である。
【図７】開放試験の処理の流れを例示するフロー図である。
【図８】開放故障の有無に応じた信号ＶＣＰ１の信号レベルを例示する説明図である。
【図９】ＬＦＴの処理の流れを例示するフロー図である。
【図１０】実施の形態２に係る開放試験の処理の流れを例示するフロー図である。
【図１１】開放故障の有無に応じた信号ＶＣＰ１の信号波形を例示する説明図である。
【図１２】実施の形態３に係るＬＦＴの処理の流れを例示するフロー図である。
【発明を実施するための形態】
【００１２】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１３】
〔１〕（プローブ針を短絡させた状態で並列的に信号を出力させてテストを実行）
本願の代表的な実施の形態に係る半導体装置の製造方法は、（ａ）半導体装置（２）を組み立てる工程（Ｓ１０１〜Ｓ１０４）と、（ｂ）プローブカード（２５）を搭載したテスト装置（２０）によって、前記プローブカードを前記半導体装置に接触させた状態で前記半導体装置の電気的テストを実行する工程（Ｓ１０５）と、を含む。前記プローブカードは、前記半導体装置の複数の信号出力端子（４、Ｒ１〜Ｒｍ、Ｇ１〜Ｇｍ、Ｂ１〜Ｂｍ）に接触させるための複数の信号出力用プローブ針（２５、２５＿１〜２５＿１２）を有する。前記信号出力用プローブ針は、複数個単位で前記テスト装置の所定のテスト端子（２２、ＣＰ１〜ＣＰ６）に共通接続される。前記工程（ｂ）において、前記信号出力用プローブ針は対応する前記信号出力端子に接触される。前記工程（ｂ）は、（ｂ１）前記テスト装置が、前記半導体装置に対して、前記所定のテスト端子（ＣＰ１）を共有する信号出力用プローブ針（２５＿１、２５＿７）に向けて並列的に信号を出力させる指示を与えることにより、前記所定のテスト端子に入力された信号（ＶＣＰ１）の信号電圧に基づいて前記半導体装置の適否を判定する工程（Ｓ２０１、Ｓ２０３）を含む。
【００１４】
これによれば、電気的テストにおいて、半導体装置から所定のテスト端子を共有する信号出力用プローブ針に向けて並列的に信号を出力させ、前記所定のテスト端子に入力された信号の信号電圧に基づいて半導体装置の適否を判定するから、半導体装置の内部に出力信号を切り替えるためのスイッチ素子を設けたり、テスト治具上に切替回路等を設けたりする必要がない。また、リレースイッチを用いないから、電気的テストに際し半導体装置の特性が悪化する虞もない。更に、前記信号出力用プローブ針を複数個単位でテスト装置の所定のテスト端子に共通接続するから、半導体装置の出力信号の測定に必要なテスト装置におけるテスト端子の数を、前記半導体装置の信号出力端子の数よりも少なくすることができる。これにより、テスト装置の増設等が不要となり、また、テスト端子が余る場合には、余ったテスト端子を用いることで複数の半導体装置を同時に検査することも可能となる。以上のように、項１の半導体装置の製造方法によれば、テストコストの増大を抑えて、半導体装置の多出力化に対応することが可能となる。
【００１５】
〔２〕（共通接続するプローブ針：隣接していないプローブ針）
項１の半導体装置の製造方法において、前記プローブカードは、隣接しない信号出力用プローブ針同士（Ｒ１及びＲ５、Ｇ１及びＧ５、Ｂ１及びＢ５、Ｒ２及びＲ６、Ｇ２及びＧ６、Ｂ２及びＢ６）が前記所定のテスト端子（ＣＰ１〜ＣＰ６）に共通接続される。
【００１６】
信号出力用プローブ針が隣接する信号出力端子は、短絡する可能性が高い。項２の半導体装置の製造方法によれば、短絡する可能性が高い信号出力端子同士は前記所定のテスト端子に共通接続されないので、当該信号出力端子について短絡故障に係る検査を行うことができる。
【００１７】
〔３〕（共通接続するプローブ針：パッケージ上の配線が隣接していないプローブ針）
項１又は２の半導体装置の製造方法において、半導体装置は、複数の前記信号出力端子（４、Ｒ１〜Ｒｍ、Ｇ１〜Ｇｍ、Ｂ１〜Ｂｍ）と、内部回路（７）及び前記内部回路によって生成された信号を出力するための複数の出力用電極（８）を有する半導体集積回路装置と、前記半導体集積回路装置の出力用電極と対応する前記信号出力端子とを接続するための複数の出力信号ライン（６）とを含む。前記プローブカードは、対応する前記出力信号ラインが隣接しない信号出力用プローブ針同士が、前記所定のテスト端子に共通接続される。
【００１８】
出力信号ラインが隣接する信号出力端子は、短絡する可能性が高い。項３の半導体装置の製造方法によれば、短絡する可能性が高い信号出力端子同士は前記所定のテスト端子に共通接続されないので、当該信号出力端子について短絡故障に係る検査を行うことができる。
【００１９】
〔４〕（共通接続するプローブ針：ＰＡＤが隣接していないプローブ針）
項１乃至３の何れかの半導体装置の製造方法において、前記プローブカードは、対応する前記出力用電極が隣接しない信号出力用プローブ針同士が、前記所定のテスト端子に共通接続される。
【００２０】
半導体集積回路装置における出力用電極が隣接する信号出力端子は、短絡する可能性が高い。項４の半導体装置の製造方法によれば、短絡する可能性が高い信号出力端子同士は前記所定のテスト端子に共通接続されないので、当該信号出力端子について短絡故障に係る検査を行うことができる。
【００２１】
〔５〕（オープンテスト１：共通接続された端子から異なる電圧の信号を出力）
項１乃至４の何れかの半導体装置の製造方法において、前記工程（ｂ１）は、（ｘ１）前記テスト装置が、前記半導体装置に対して、前記所定のテスト端子を共有する信号出力用プローブ針（２５＿１、２５＿７）に向けて相互に異なる信号レベルの信号の出力を指示する工程（Ｓ３０１）を含む。更に、前記工程（ｂ１）は、（ｘ２）前記テスト装置が、前記所定のテスト端子に入力された信号の信号レベルに基づいて、前記信号出力端子における開放故障の有無を判定する工程（Ｓ３０２〜Ｓ３０６）と、を含む。前記工程（ｘ２）において、テスト装置は、前記入力された信号の信号レベルが、前記工程（ｘ１）において指示した何れの信号レベルにも一致しないと判断した場合には開放故障が無いと判定する（Ｓ３０３）。他方、前記工程（ｘ１）において指示した信号レベルの何れかと一致すると判断した場合には、当該一致した信号レベルの信号の出力が指示された信号出力端子以外の信号出力端子に開放故障が有ると判定する（Ｓ３０５、Ｓ３０６）。
【００２２】
これによれば、前記共通接続される信号出力用プローブ針が接触する信号出力端子に開放故障が有るか否かを容易に判別することができる。
【００２３】
〔６〕（オープンテスト２：共通接続された端子から異なる信号波形の信号を出力）
項１乃至４の何れかの半導体装置の製造方法において、前記工程（ｂ１）は、（ｘ１）前記テスト装置が、前記半導体装置に対して、前記所定のテスト端子を共有する信号出力用プローブ針に向けて相互に信号波形が異なる信号の出力を指示する工程（Ｓ５０１）を含む。更に、前記工程（ｂ１）は、（ｘ２）前記テスト装置が、前記所定のテスト端子に入力された信号の信号波形に基づいて、前記信号出力端子における開放故障の有無を判定する工程（Ｓ５０２〜Ｓ５０６）を含む。前記工程（ｘ２）において、テスト装置は、前記入力された信号の信号レベルが、前記工程（ｘ１）において指示した何れの信号波形にも一致しないと判断した場合には、開放故障が無いと判定する（Ｓ５０３）。他方、前記工程（ｘ１）において指示した信号波形の何れかと一致すると判断した場合には、当該一致した信号波形の出力が指示された信号出力端子以外の信号出力端子に開放故障が有ると判定する（Ｓ５０５、Ｓ５０６）。
【００２４】
これによれば、前記共通接続される信号出力用プローブ針が接触する信号出力端子に開放故障が有るか否かを容易に判別することができる。
【００２５】
〔７〕（信号波形の異なる信号：パルス幅が異なる信号：図１１）
項６の半導体装置の製造方法において、前記信号波形が異なる信号は、パルス幅の異なる信号である。
【００２６】
〔８〕（ファンクションテスト１：共通接続された端子から同一の信号波形の信号を出力）
項１乃至７の何れかの半導体装置の製造方法において、前記工程（ｂ１）は、（ｙ１）テスト装置が、半導体装置に対して前記所定のテスト端子を共有する信号出力用プローブ針に向けて同一の信号波形の信号の出力を指示する工程（Ｓ４０１）を含む。前記工程（ｂ１）は更に、（ｙ２）テスト装置が、前記所定のテスト端子に入力された信号の信号波形に基づいて、半導体装置に組み込まれた機能の故障の有無を判定する工程（Ｓ４０２〜Ｓ４０４）を含む。前記工程（ｙ２）において、前記テスト装置は、前記入力された信号の信号波形が、前記工程（ｙ１）において指示した信号波形と一致すると判断した場合には、前記半導体装置に組み込まれた機能の故障は無いと判別し（Ｓ４０３）、前記工程（ｙ１）において指示した信号波形と一致しないと判断した場合には、前記半導体装置に組み込まれた機能の故障が有ると判定する（Ｓ４０４）。
【００２７】
これによれば、前記共通接続される信号出力用プローブ針に接触する信号出力端子において機能故障が有るか否かを容易に判別することができる。
【００２８】
〔９〕（ｎ個の出力端子を１つの測定単位とする測定グループ）
項１乃至８の何れかの半導体装置の製造方法において、前記プローブカードは、半導体装置におけるｎ（ｎは２以上の整数）個の信号出力端子を一群とする複数のテストグループ（２９＿１〜２９＿ｘ）のうち２つのテストグループ（２９＿１、２９＿２）毎に対応する信号出力端子同士（Ｒ１及びＲ５、Ｇ１及びＧ５、Ｂ１及びＢ５、Ｒ２及びＲ６、Ｇ２及びＧ６、Ｂ２及びＢ６）が短絡されるように、信号出力用プローブ針が所定のテスト端子（ＣＰ１〜ＣＰ６）に共通接続される。
【００２９】
これによれば、半導体装置の出力信号の測定に必要なテスト装置におけるテスト端子の個数を、前記半導体装置の信号出力端子の個数の半分にすることができる。
【００３０】
〔１０〕（２つの測定グループ毎に同一のテストパターンを用いる）
項９の半導体装置の製造方法は、前記工程（ｂ１）において、前記テスト装置は、前記２つのテストグループ毎に同一のテストパターンを用いて、前記半導体装置の適否を判定する。
【００３１】
これによれば、前記テストグループ毎に別個にテストパターンを用意する必要がなく、テストコストの低減に資する。
【００３２】
〔１１〕（ＬＣＤドライバＩＣ：ＲＧＢの同一種類の端子を短絡）
項９又は１０の半導体装置の製造方法において、前記半導体装置は、液晶表示装置を駆動する駆動装置であって、前記出力信号端子は、前記液晶表示装置の１つの画素を構成するサブ画素（Ｒ、Ｇ、Ｂ）を表示データに基づいて駆動する駆動信号を出力するための複数の駆動信号出力端子を含む。また、前記プローブカードは、前記２つのテストグループにおける同一種類のサブ画素に対応する駆動信号出力端子同士が短絡されるように、前記信号出力用プローブ針が前記所定のテスト端子に共通接続される。
【００３３】
〔１２〕（ファンクションテスト２：短絡した端子から異なる信号波形を出力）
項１乃至７の何れかの半導体装置の製造方法において、前記工程（ｂ１）は、（ｙ１）前記テスト装置が、前記半導体装置に対して、前記所定のテスト端子を共有する信号出力用プローブ針に向けて相互に異なる信号波形の信号の出力を指示する工程（Ｓ６０１）を含む。更に前記工程（ｂ１）は、（ｙ２）前記テスト装置が、前記所定のテスト端子に入力された信号の信号波形に基づいて、前記半導体装置に組み込まれた機能の故障の有無を判定する工程（Ｓ６０２〜Ｓ６０４）を含む。前記工程（ｙ２）において、前記テスト装置は、前記所定のテスト端子に入力された信号の信号波形が期待される信号波形と一致すると判断した場合には、前記半導体装置に組み込まれた機能の故障は無いと判別し（Ｓ６０３）、前記期待される信号波形と一致しないと判断した場合には、前記半導体装置に組み込まれた機能の故障が有ると判別する（Ｓ６０４）。
【００３４】
これによれば、前記共通接続される信号出力用プローブ針に接触する信号出力端子において機能故障が有るか否かを容易に判別することができる。
【００３５】
２．本願における記載形式、基本的用語、用法の説明
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３６】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００３７】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
【００３８】
同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００３９】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００４０】
「ウエハ」、「半導体チップ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００４１】
半導体集積回路装置、半導体装置等の電気的テストは、ウエハ状態で試験を実行する「ウエハプローブテスト」と、チップに分離した状態またはパッケージされた状態で試験を実行する「パッケージテスト」に分類できる。本願では、主にパッケージテストを例に取り具体的に説明する。
【００４２】
３．実施の形態の詳細
実施の形態について更に詳述する。
【００４３】
各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００４４】
≪実施の形態１≫
図１は、本願の一実施の形態の半導体装置の製造方法における製造プロセスのアウトラインを示す流れ図である。本実施の形態では、当該製造方法によって製造される半導体装置として、テープ基板に半導体集積回路装置が搭載されるＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）型の半導体装置を例に具体的に説明する。
【００４５】
図１に示されるように、先ずウエハ工程において、ウエハ上の各チップ領域にデバイスが形成される（Ｓ１０１）。ウエハ工程が完了したウエハは、ウエハプローブ検査（ウエハテスト）が実行される（Ｓ１０２）。ウエハテストでは、例えば、半導体チップ単体での、電気的特性や短絡故障、開放故障等が検査される。なお、ウエハテスト工程が完了したウエハは、必要に応じてバックグラインディングが実行され、ウエハの厚さが所望の厚さに調整される。ウエハは、ダイシング等により、個々の半導体チップに分割される（Ｓ１０３）。ダイシングにより分割された半導体チップは、テープ基板上の所定の領域にテープ基板に搭載される（Ｓ１０４）。具体的には、半導体チップの表面電極であるパッドとテープ基板の表面のリード（電極及び配線を含む）とがバンプ電極（例えばＡｕバンプ）を介して電気的に接続される。その後、半導体チップを搭載したテープ基板について、パッケージテストが行われる（Ｓ１０５）。パッケージテスト工程を通過したテープ基板は、テープ基板が切断され、個々の半導体装置に切り分けられる（Ｓ１０６）。切り分けられた半導体装置は梱包され、出荷される（Ｓ１０７）。
【００４６】
図２は、本願の一実施の形態の半導体装置の製造方法によって製造される半導体装置の全体模式図である。同図に示される半導体装置２は、例えば、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）型の半導体装置である。本実施の形態では、半導体装置２として、液晶表示装置を駆動するための液晶駆動装置（ＬＣＤドライバＩＣ）を例に取り説明する。
【００４７】
図２に示されるように、テープ基板（ベースフィルム）１上に複数の半導体チップ３が搭載される。具体的には、複数のリード６と、複数の信号出力用コンタクトパッド（以下、単に出力端子と称する。）４及び信号入力用コンタクトパッド（以下、単に入力端子と称する。）５と、が形成されたテープ基板１上のデバイス領域１０に、半導体チップ３が配置される。特に制限されないが、出力端子４は半導体チップ３の左辺側に集中して配置され、入力端子５は半導体チップ３の右辺側に集中して配置される。特に制限されないが、テープ基板１上に、例えば７６８個の出力端子４と、２５６個の入力端子５が配置される。
【００４８】
半導体チップ３は、半導体基板に形成された内部回路７と、内部回路７に電源電圧や制御信号等を入力するための複数の入力用電極（パッド）９と、内部回路７によって生成された信号を出力するための複数の出力用電極（パッド）８と、有する。内部回路７は、入力用電極９を介してマイコン等から供給された表示データ等に基づいて、液晶表示装置の複数の画素を駆動するための複数の駆動信号等を生成し、出力用電極８に出力する。
【００４９】
半導体チップ３とテープ基板１上のリード６とは図３に示されるように接続される。
【００５０】
図３は、本願の一実施の形態の半導体装置の製造方法によって製造される半導体装置２を例示する模式断面図である。同図に示されるように、半導体チップ３の出力用電極８及び入力用電極９は、バンプ電極１１を介して対応するリード６に接続され、リード６は対応する出力端子４及び入力端子５に接続される。これにより、半導体チップ３の出力用電極８及び入力用電極９が、対応する出力端子４及び入力端子５に電気的に接続される。
【００５１】
以上のように半導体チップ３とリード６とが接続されたテープ基板１を、出力端子４、入力端子５、リード６及び半導体チップ３が配置されたデバイス領域１０毎に切り分けることで、複数の半導体装置２が得られる。
【００５２】
次に、パッケージテストについて詳細に説明する。パッケージテストでは、被検査デバイス（ＤＵＴ：Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）である半導体装置２の電気的特性が測定され、測定結果と予め規定された期待値（仕様値）とを比較することによって良品／不良品の判定が行われる。パッケージテストは、例えば、テスト装置（テスタ）によるプログラム処理によって実現される。例えば、テスト装置内のＣＰＵ等のプログラム処理装置が、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に格納されたプログラムに従って入力端子５を介して半導体チップ３を制御し、当該制御に応じて出力端子４から出力された信号を測定することで、良品／不良品の判定を行う。図１で示したように、パッケージテストはテープ基板１から個々の半導体装置２を切り分ける前の段階で行われる。
【００５３】
図４は、本願の一実施の形態の半導体装置の製造方法におけるパッケージテスト工程で使用するテスト装置の全体模式断面図である。同図では、ＬＣＤドライバＩＣのパッケージテスト工程で使用するテスト装置として典型的な構成のテスト装置を例に取り具体的に説明するが、これらは一例である。また、被検査デバイスとしてテープ基板１に形成された半導体装置２＿１〜２＿８が例示されるが、その個数に特に制限はない。
【００５４】
図４に示されるように、テスト装置２０のテスタヘッド２１の上面にプローブカード２４が設置される。プローブカード２４は、半導体装置２の出力端子４及び入力端子５の配置に合わせて配列された複数のプローブ針２５と、テストヘッド２１に設けられた複数のテスト端子２２と接続するための複数の接続端子２６とを有する。夫々のプローブ針２５は、プローブカード２４上の配線層を介して、対応する接続端子２６に電気的に接続される。接続端子２６は、必要に応じて、ポゴピン群２３及びパフォーマンスボード３０等の補助ボードを介して、テストヘッド２１に設けられたテスト端子２２と電気的に接続される。パッケージテストの際は、夫々のプローブ針２５を対応する半導体装置２の出力端子４及び入力端子５に接触させることにより、被検査デバイスである半導体装置２とテスト装置２０とを電気的に接続する。
【００５５】
パッケージテストの際に被検査デバイス（半導体装置）２に供給される電源電圧や接地電圧はテスタ電源２８によって生成される。また、パッケージテストの際に被検査デバイス２に供給されるテスト信号は、テスト装置２０に設けられたテスト回路部２７によって生成される。半導体装置２に対する電源（電源電圧や接地電圧等）及びテスト信号の供給は、テスト回路部２７によって制御される。電源及びテスト信号は、電源及び信号ケーブル２９（たとえば数千本のケーブルの束からなる）を介し、更にテスタヘッド２１内、ポゴピン群２３、接続端子２６、プローブカード２４内の配線（ビアを含む）、プローブ針２５等を介して、半導体装置２に供給される。パッケージテストにおける計測の際は、この逆経路で信号がテスト回路部２７に伝達され、その信号の電圧値又は電流値等が、測定結果として例えばテスト回路部２７内の記憶装置（メモリ等）に格納される。テスト回路部２７内の演算処理部（例えばＣＰＵ）は、必要に応じて、前記記憶装置に格納された検知結果を読み出して各種の演算を実行し、演算によって得られた測定結果と期待値とを比較することによって良品／不良品の判定を行う。
【００５６】
パッケージテストにおいて同時に測定される半導体装置２の個数は、半導体装置２の入力端子５及び出力端子４の個数と、対応するテスト装置２０のテスト端子２２の個数とに応じて決定される。例えば半導体装置２の出力端子４が７６８個ある場合に、同時に２つの半導体装置の測定を行うには、１５３６個のテスト端子２２が必要となる。この場合に、仮にテスト装置２０のテスト端子２２が１５３６個よりも少ないとすると、１回の測定で１つの半導体装置しか測定できず、テスト効率が悪い。そこで、本実施の形態では、半導体装置２とテスト装置２０との図５のように接続する。
【００５７】
図５は、パッケージテストにおける半導体装置２とテスト装置２０との接続関係の一例を示す説明図である。なお、同図には、半導体装置２の出力端子４とテスト装置２０との接続関係を説明するために必要な構成要素のみを図示している。
【００５８】
同図において、半導体装置２の出力端子Ｒ１〜Ｒｍ（ｍは２以上の整数）、Ｇ１〜Ｇｍ、及びＢ１〜Ｂｍは、複数の出力端子４のうち、液晶表示装置の１つの画素を構成するＲ、Ｇ、Ｂの３つのサブ画素を表示データに基づいて駆動するための駆動信号を出力する端子である。なお、説明の便宜上、テスト装置２０のテスト端子２２のうち一部のテスト端子ＣＰ１〜ＣＰ１２が図示されている。
【００５９】
パッケージテストでは、半導体装置２におけるｎ（ｎは２以上の整数）個の出力端子４を一群とする複数のテストグループに分け、各テストグループに対して同一のテストパターンを用いてテストを行う。これは、半導体装置２に設定するテストパターンの生成に係る負担を軽減するためであり、ＬＣＤドライバのように同じような機能を持つ出力端子を多数有する半導体装置のテストを行う場合に特に有効である。本実施の形態では、特に制限されないが、例えば４つの画素（１２個のサブ画素）の駆動信号を出力する計１２個の出力端子を１つのテストグループとする。例えば図５に示されるように、出力端子Ｒ１〜Ｒ４、Ｇ１〜Ｇ４、及びＢ１〜Ｂ４をテストグループ２９＿１とし、出力端子Ｒ５〜Ｒ８、Ｇ５〜Ｇ８、及びＢ５〜Ｂ８をテストグループ２９＿２とし、出力端子Ｒｍ−３〜Ｒｍ、Ｇｍ−３〜Ｇｍ、及びＢｍ−３〜Ｂｍをテストグループ２９＿ｘとする。
【００６０】
本実施の形態に係る半導体装置の製造方法では、複数のプローブ針２５のうち、半導体装置２の出力端子４に接触する信号出力用のプローブ針が接触端子２６に共通接続される。特に制限されないが、短絡故障が発生する可能性の低い出力端子４に接触させるプローブ針２５同士を共通接続する。具体的には、プローブカード２４上のプローブ針２５同士が隣接しない出力端子４や、リード６同士が隣接しない出力端子４、半導体チップ３の半導体基板上に設けられた出力用電極（パッド）８同士が隣接しない出力端子４等に、接触させるプローブ針２５を共通接続する。本実施の形態では、例えば、複数のテストグループのうち２つのテストグループにおける同一種類のサブ画素に対応する出力端子同士が短絡されるように、対応するプローブ針２５同士が接触端子２６に共通接続される。具体的には、図５に示されるように、出力端子Ｒ１に接触させるプローブ針２５＿１と、出力端子Ｒ５に接触させるプローブ針２５＿７とが接触端子２６＿１に共通接続される。また、出力端子Ｇ１に接触させるプローブ針２５＿２と、出力端子Ｇ５に接触させるプローブ針２５＿８とが接触端子２６＿２に共通接続され、出力端子Ｂ１に接触させるプローブ針２５＿３と、出力端子Ｂ５に接触させるプローブ針２５＿９とが接触端子２６＿３に共通接続される。同様に、出力端子Ｒ２に接触させるプローブ針２５＿４と、出力端子Ｒ６に接触させるプローブ針２５＿１０とが接触端子２６＿４に共通接続される。また、出力端子Ｇ２に接触させるプローブ針２５＿５と、出力端子Ｇ６に接触させるプローブ針２５＿１１とが接触端子２６＿５に共通接続され、出力端子Ｂ６に接触させるプローブ針２５＿６と、出力端子Ｂ６に接触させるプローブ針２５＿１２とが接触端子２６＿７に共通接続される。プローブ針２５が共通接続された接触端子２６＿１〜２６＿７は、ポゴピン群２３等を介してテスト装置２０のテスト端子ＣＰ１〜ＣＰ１２に夫々接続される。詳細は後述するが、このように接続することで、共通接続された出力端子間の短絡故障を検査することはできないが、短絡する可能性が高い出力端子間の短絡故障については検査することが可能となる。
【００６１】
次に、パッケージテストの具体的なテスト項目について説明する。
【００６２】
図６は、本願の一実施の形態の半導体装置の製造方法におけるパッケージテストのアウトラインを例示するフロー図である。同図には、ＬＣＤドライバＩＣのパッケージテストが例示される。図６に示されるように、パッケージテストでは、先ず開放試験が行われる（Ｓ２０１）。開放試験では、出力端子４及び入力端子５における開放故障の有無が検査される。次に、短絡試験が行われる（Ｓ２０２）。短絡試験では、出力端子４及び入力端子５における、コンタクトパッド間の短絡故障の有無が検査される。次に機能試験（ＬＦＴ：Ｌｏｏｓｅ  Ｆｕｎｃｔｉｏｎ  Ｔｅｓｔ）が行われる（Ｓ２０３）。機能試験では、出力端子４から出力された信号に基づいて、半導体装置２に組み込まれた機能の故障の有無が検査される。その後、出力階調試験（Ｓ２０４）、ＲＯＭスピード試験（Ｓ２０５）、電源電流試験（Ｓ２０６）、及びリーク電流試験（Ｓ２０７）が行われ、全ての試験に合格した半導体装置２が出荷対象とされる。以下、パッケージテストのうち開放試験、短絡試験、及びＬＦＴについて詳細に説明する。
【００６３】
図７は、開放試験の処理の流れを例示するフロー図である。ここでは、テストグループ２９＿１の出力端子Ｒ１とテストグループ２９＿５の出力端子Ｒ５についてテストを行う場合を例に取り、説明する。
【００６４】
先ず、テスト装置２０が半導体装置２にテストパターンを設定する（Ｓ３０１）。具体的には、テスト装置２０が、半導体装置２に対して、出力端子Ｒ１、Ｒ５から相互に異なる電圧値の信号を出力するように指示する。例えば、テスト装置２０は、出力端子Ｒ１から信号レベルが“Ｖ１”の信号を出力するように指示するとともに、同じタイミングで出力端子Ｒ５から信号レベルが“Ｖ２”の信号を出力するように指示する。特に限定されないが、Ｖ１＞Ｖ２とする。当該指示は、例えば、テスト装置２０がテスト端子２２を介して半導体装置２の入力端子５に制御信号３１を与えることにより、行われる。
【００６５】
次に、テスト装置２０は、出力端子Ｒ１及び出力端子Ｒ５が共通接続されたテスト端子ＣＰ１に入力された信号ＶＣＰ１の信号レベルを判定する（Ｓ３０２）。出力端子Ｒ１、Ｒ５から並列的に信号が出力されたときの信号ＶＣＰ１の信号レベルは、テスト端子ＣＰ１からみた出力端子Ｒ１側のインピーダンスと、テスト端子ＣＰ１からみた出力端子Ｒ５側のインピーダンスとに応じて決定される。例えば、出力端子Ｒ１に接続されるリード６の内部抵抗、出力端子Ｒ５に接続されるリード６の内部抵抗、半導体チップ３の出力用電極８から内部回路７までの配線抵抗、内部回路７内の出力端子Ｒ１に信号を出力する出力段トランジスタの電流能力、及び内部回路７内の出力端子Ｒ５に信号を出力する出力段トランジスタの電流能力等に基づいて決定される。そこで、本実施の形態では、信号ＶＣＰ１の信号レベルを判別することにより、開放故障が有るか否かを判別する。具体的には、ステップ３０２において、信号ＶＣＰ１の信号レベルが“Ｖ１”又は“Ｖ２”であるかを判定することにより行われる。
【００６６】
図８は、開放故障の有無に応じた信号ＶＣＰ１の信号レベルを例示する説明図である。同図の（ａ）には、出力端子Ｒ１、Ｒ５の双方に開放故障が無い場合に期待される信号ＶＣＰ１の信号レベルが例示され、同図の（ｂ）には、出力端子Ｒ１に開放故障が有る場合に期待される信号ＶＣＰ１の信号レベルが例示され、同図の（ｃ）には、出力端子Ｒ５に開放故障が有る場合に期待される信号ＶＣＰ１の信号レベルが例示される。
【００６７】
出力端子Ｒ１、Ｒ５の双方に開放故障が無い場合、信号ＶＣＰ１の信号波形は図８の（ａ）に示される波形となる。すなわち、テスト端子ＣＰ１に向かって出力端子Ｒ１及び出力端子Ｒ５から並列的に信号が出力されるため、信号ＶＣＰ１の信号レベルが“Ｖ１”及び“Ｖ２”の何れの電圧でもなく、“Ｖ１〜Ｖ２”の範囲の中間電圧となる。例えば、Ｖ１＝５Ｖ、Ｖ２＝１Ｖに設定した場合に、信号ＶＣＰ１の信号レベルが２Ｖ〜４Ｖ程度の電圧となった場合には、開放故障が無いと判断する。例えば、テスト端子ＣＰ１からみた出力端子Ｒ１側のインピーダンスとテスト端子ＣＰ１からみた出力端子Ｒ５側のインピーダンスとが同程度の値である場合、信号ＶＣＰ１は３Ｖ程度の中間電圧となる。この場合、テスト装置２０は、出力端子Ｒ１及び出力端子Ｒ５の双方に開放故障が無いと判定する（Ｓ３０３）。
【００６８】
他方、ステップ３０２において、信号ＶＣＰ１の信号レベルが中間電圧でなかった場合には、信号ＶＣＰ１の信号レベルが“Ｖ１”であるか否かを判別する（Ｓ３０４）。例えば、出力端子Ｒ５に開放故障がある場合、図８の（ｃ）に示されるように、テスト端子ＣＰ１には出力端子Ｒ１側からのみ信号が供給されるため、信号ＶＣＰ１の信号レベルは、出力端子Ｒ１の信号レベルＶ１と一致する。この場合、テスト装置２０は、出力端子Ｒ５に開放故障があると判定する（Ｓ３０５）。また、出力端子Ｒ１に開放故障がある場合、図８の（ｂ）に示されるように、テスト端子ＣＰ１には出力端子Ｒ５側からのみ信号が供給されるため、信号ＶＣＰ１の信号レベルは、出力端子Ｒ５の信号レベルＶ２と一致する。この場合、テスト装置２０は、出力端子Ｒ１に開放故障があると判定する（Ｓ３０５）。なお、他の出力端子（Ｇ１及びＧ５等）についても上記と同様の方法でテストを行う。
【００６９】
上記ステップ３０１において設定される信号レベル“Ｖ１”及び“Ｖ２”の値は、テストパターンを作成する段階において、以下のことを考慮して予めプログラムに記述しておく。例えば、信号レベル“Ｖ１”と“Ｖ２”と間の電位差が大きくなると、出力端子Ｒ１と出力端子Ｒ５との間に流れる電流が大きくなり、半導体チップ３や配線等が破壊される虞がある。他方、共通接続される出力端子間の電位差を小さくすると、開放故障の有無を判定するための判定基準（期待値）の幅が狭くなり、判定精度が悪化する虞がある。そこで、共通接続される出力端子間に流れる電流による半導体チップ３及びリード６等の配線へのダメージと、開放故障の判定の精度とを考慮して、設定する信号レベル“Ｖ１”及び“Ｖ２”を決定する。例えば、出力端子Ｒ１に接続されるリード６の内部抵抗や、半導体チップ３の出力用電極８から内部回路７までの配線抵抗、出力端子Ｒ１に信号を出力する内部回路７内の出力ドライバ回路を構成するトランジスタの電流能力等を考慮して、出力端子間に印加可能な最大の電位差となるように信号レベル“Ｖ１”及び“Ｖ２”を決定する。例えば、出力端子Ｒ１と出力端子Ｒ５との間の配線抵抗が１〜５Ω程度であるならば、出力端子Ｒ１と出力端子Ｒ５との間の電位差が１Ｖ程度（例えば０．８Ｖ）になるように設定すると良い。
【００７０】
このように、半導体装置２から並列的に信号を出力させたときにテスト端子に入力される信号の信号レベルを判定することで、開放故障の有無を容易に判別することができる。
【００７１】
次に、短絡試験について説明する。短絡試験では、端子同士が短絡しているか否かが検査される。ただし、共通接続されている出力端子同士の検査は行わない。これは、プローブカード２４上で共通接続する出力端子として短絡する可能性の低い出力端子が選択されていることと、ウエハテストにおいて半導体チップ３単体について各出力用電極８間の短絡試験を行っていることから、共通接続している端子同士に短絡故障が発生している可能性が低く、短絡故障を検査する必要性が低いからである。したがって、例えば出力端子Ｒ１の短絡試験では、出力端子Ｒ５との間の短絡故障の検査は行わず、隣接する（短絡する可能性の高い）出力端子Ｇ１、Ｂ１、Ｒ２・・・との間の短絡故障が検査される。これにより、出力端子Ｒ１と共通接続されている出力端子Ｒ５と出力端子Ｇ１、Ｂ１、Ｒ２・・・との間の短絡故障も同時に検査される。
【００７２】
次に機能試験（ＬＦＴ）について説明する。
【００７３】
図９は、ＬＦＴの処理の流れを例示するフロー図である。ここでは、一例として、出力端子Ｒ１と出力端子Ｒ５の機能故障を検査する場合を説明する。
【００７４】
先ず、テスト装置２０が半導体装置２にテストパターンを設定する（Ｓ４０１）。具体的には、テスト装置２０が、半導体装置２に対して、出力端子Ｒ１及び出力端子Ｒ５から同一の信号波形の信号を出力するように指示する。次に、テスト装置２０は、出力端子Ｒ１及び出力端子Ｒ５が共通接続されたテスト端子ＣＰ１に入力された信号ＶＣＰ１の信号波形が、前記指示した信号波形と一致するか否かを判定する（Ｓ４０２）。例えば、出力端子Ｒ１及び出力端子Ｒ５からパルス幅１０ｍｓ、信号レベル５Ｖのパルス信号の出力を指示した場合に、出力端子Ｒ１、Ｒ５の双方に機能故障が無ければ、信号ＶＣＰ１は、パルス幅１０ｍｓ、信号レベル５Ｖのパルス信号となる。このように、信号ＶＣＰ１の信号波形が指示した信号波形と一致した場合には、テスト装置２０は、出力端子Ｒ１及び出力端子Ｒ５の双方に機能故障が無いと判定する（Ｓ４０３）。他方、信号ＶＣＰの信号波形が指示した信号波形と一致しない場合には、出力端子Ｒ１及び出力端子Ｒ５の一方又は双方に機能故障があると判定する（Ｓ４０４）。他の出力端子（Ｇ１及びＧ５等）についても上記と同様の手順でテストを行う。
【００７５】
以上のように、共通接続されるテストグループ間で同一のテストパターンを用いて半導体装置２から並列的に信号を出力させ、テスト端子に入力される信号の信号波形を判別することで、機能故障の有無を容易に判別することができる。また、共通接続されるテストグループ間（例えばテストグループ２５＿１とテストグループ２５＿２）で同一のテストパターンを用いてテストを行うことができるから、テストパターンの作成の負担が軽減される。同様に、出力階調テスト、ＲＯＭスピードテスト、電源電流テスト、及びリーク電流テストにおいても、共通接続されるテストグループ間で同一のテストパターンを用いてテストを行うことができ、テストパターンの作成の負担が軽減される。
【００７６】
以上本実施の形態に係る半導体装置の製造方法によれば、プローブカード２４上で複数の信号出力用のプローブ針２５を接触端子２６に共通接続するので、半導体装置２の出力信号の測定に必要なテスト装置２０におけるテスト端子２２の数を、半導体装置２の出力端子４の数よりも少なくすることができる。例えば、図４に示されるように、半導体装置２における１２個の出力端子（Ｒ１、Ｇ１、Ｂ１〜Ｒ６、Ｇ６、Ｂ６）に対してテスト装置２０のテスト端子２２も１２個必要なところ、本実施の形態によれば、テスト端子は６個（ＣＰ１〜ＣＰ６）有れば足りる。これにより、ＬＣＤドライバ３の多出力化に伴うテスト端子の不足を解消することができる。また、余ったテスト端子を用いることで複数の半導体装置を同時に検査することも可能となる。例えば、前述の図４のように、１回のテストで半導体装置２＿４と半導体装置２＿５の２つ半導体チップを同時に測定することが可能となり、テスト効率を向上させることできる。更に、パッケージテストにおいて、テスト装置２０は、半導体装置２からテスト端子２２を共有するプローブ針に向けて並列的に信号を出力させ、当該テスト端子に入力された信号の信号電圧に基づいて半導体装置２の適否を判定する。これにより、上記のように共通接続されたプローブカード２４を用意すれば足り、半導体装置２の内部に出力信号を切り替えるためのスイッチ素子を設けたり、テスト治具上に切替回路（例えばリレースイッチ）等を設けたりする必要はない。また、リレースイッチを用いないから、電気的テストに際し半導体装置の特性が悪化する虞もない。したがって、本実施の形態に係る半導体装置の製造方法によれば、テストコストの増大を抑えつつ、被検査対象の多出力化に対応することが可能となる。
【００７７】
≪実施の形態２≫
実施の形態１では、開放試験において、共通接続される出力端子に相互に異なる信号レベルの信号が出力されるようなテストパターンを設定したが、実施の形態２では、共通接続される出力端子に相互に異なる信号波形の信号が出力されるようなテストパターンを設定する。
【００７８】
図１０は、実施の形態２に係る開放試験の処理の流れを例示するフロー図である。ここでは、前述の図５におけるテストグループ２９＿１の出力端子Ｒ１とテストグループ２９＿５の出力端子Ｒ５についてテストを行う場合を例に取り、説明する。
【００７９】
先ず、テスト装置２０が半導体装置２にテストパターンを設定する（Ｓ５０１）。具体的には、テスト装置２０が、半導体装置２に対して、出力端子Ｒ１及び出力端子Ｒ５から相互に異なる信号波形の信号を出力するように指示する。例えば、テスト装置２０は、出力端子Ｒ１から信号レベルが“１Ｖ”でパルス幅が“１０ｍｓ”のパルス信号ＶＲ１を出力するように指示するとともに、出力端子Ｒ５から信号レベルが“１Ｖ”でパルス幅が“５ｍｓ”のパルス信号ＶＲ５を出力するように指示する。次に、テスト装置２０は、出力端子Ｒ１及び出力端子Ｒ５が共通接続されたテスト端子ＣＰ１に入力された信号ＶＣＰ１の信号波形を判定する（Ｓ５０２）。具体的には、信号ＶＣＰ１の信号波形がステップ５０１で指示した信号ＶＲ１又は信号ＶＲ２の信号波形と一致するか否かを判別する。
【００８０】
図１１は、開放故障の有無に応じた信号ＶＣＰ１の信号波形を例示する説明図である。同図の（ａ）には、出力端子Ｒ１、Ｒ５の双方に開放故障が無い場合に期待される信号ＶＣＰ１の信号波形が例示され、同図の（ｂ）には、出力端子Ｒ１に開放故障が有る場合に期待される信号ＶＣＰ１の信号波形が例示され、同図の（ｃ）には、出力端子Ｒ５に開放故障が有る場合に期待される信号ＶＣＰ１の信号波形が例示される。
【００８１】
出力端子Ｒ１、Ｒ５の双方に開放故障が無い場合、信号ＶＣＰ１の信号波形は図１１の（ａ）に示される波形となる。すなわち、信号ＶＲ１、ＶＲ２が共に立ち上がってから５ｍｓの期間は、信号ＶＲ１、ＶＲ２共に信号レベルが１Ｖなので、同期間の信号ＶＣＰ１の信号レベルは１Ｖとなる。その後の５ｍｓの期間は、信号ＶＲ１の信号レベルは１Ｖであるが、信号ＶＲ５の信号レベルは０Ｖであるので、同期間の信号ＶＣＰ１の信号レベルは０Ｖから１Ｖの範囲の電圧（例えば、中間電圧０．５Ｖ程度）となる。すなわち、この場合の信号ＶＣＰ１の信号波形は、信号ＶＲ１、ＶＲ２の何れにも一致しない。このように、ステップ５０２において、信号ＶＣＰ１の信号波形が信号ＶＲ１、ＶＲ２の何れにも一致しない場合には、テスト装置２０は、出力端子Ｒ１及び出力端子Ｒ５の双方に機能故障が無いと判定する（Ｓ５０３）。
【００８２】
他方、ステップ５０２において、信号ＶＣＰの信号波形が信号ＶＲ１、ＶＲ５の何れかの信号波形と一致する場合、テスト装置２０は、信号ＶＣＰの信号波形が信号ＶＲ１の信号波形と一致するか否かを判別する（Ｓ５０４）。例えば、出力端子Ｒ５に開放故障がある場合、信号ＶＣＰ１の信号波形は図１１の（ｃ）に示される波形となる。すなわち、信号ＶＲ１のみがテスト端子ＣＰ１に入力されるため、信号ＶＣＰ１の信号波形は信号ＶＲ１の信号波形と一致する。この場合、テスト装置２０は、出力端子Ｒ５に開放故障があると判定する（Ｓ５０５）。また、出力端子Ｒ１に開放故障がある場合、信号ＶＣＰ１の信号波形は図１１の（ｂ）に示される波形となる。すなわち、信号ＶＲ５のみがテスト端子ＣＰ１に入力されるため、信号ＶＣＰ１の信号波形は信号ＶＲ５の信号波形と一致する。この場合、テスト装置２０は、出力端子Ｒ１に開放故障があると判定する（Ｓ５０６）。他の出力端子（Ｇ１及びＧ５等）についても上記と同様の手順でテストを行う。
【００８３】
以上のように実施の形態２に係る半導体装置の製造方法によれば、開放故障の有無を容易に判別することができる。また、その他のテスト方法を実施の形態１と同様とすることで、実施の形態１と同様に、テストコストの増大を抑えつつ、被検査対象の多出力化に対応することが可能となる。
【００８４】
≪実施の形態３≫
実施の形態１では、機能試験（ＬＦＴ）において、出力端子が共通接続される２つのテストグル―プに同一のテストパターンを設定したが、実施の形態３では、夫々のテストグループに相互に異なるテストパターンを設定する。
【００８５】
図１２は、実施の形態３に係るＬＦＴの処理の流れを例示するフロー図である。ここでは、前述の図５におけるテストグループ２９＿１の出力端子Ｒ１とテストグループ２９＿５の出力端子Ｒ５についてテストを行う場合を例に取り、説明する。
【００８６】
先ず、テスト装置２０が半導体装置２にテストパターンを設定する（Ｓ６０１）。具体的には、テスト装置２０が、半導体装置２に対して、出力端子Ｒ１及び出力端子Ｒ５から相互に異なる信号波形の信号を出力するように指示する。例えば、前述した図１１と同様に、テスト装置２０は、出力端子Ｒ１から信号レベルが“１Ｖ”でパルス幅が“１０ｍｓ”のパルス信号ＶＲ１を出力するように指示するとともに、出力端子Ｒ５から信号レベルが“１Ｖ”でパルス幅が“５ｍｓ”のパルス信号ＶＲ５を出力するように指示する。
【００８７】
次に、テスト装置２０は、出力端子Ｒ１及び出力端子Ｒ５が共通接続されたテスト端子ＣＰ１に入力された信号ＶＣＰ１の信号波形を判定する（Ｓ６０２）。例えば、出力端子Ｒ１、Ｒ５の双方に機能故障が無い場合、出力端子Ｒ１、Ｒ５の双方から並列的に異なる信号波形の信号が出力されるので、信号ＶＣＰ１の信号波形は図１１の（ａ）に示される波形となる。そこで、本実施の形態における機能試験では、図１１の（ａ）に示される信号波形を期待される信号波形とし、信号ＶＣＰが期待される信号波形と一致するか否かを、機能故障の有無の判定基準とする。具体的には、ステップ６０２において、信号ＶＣＰ１の信号波形が期待される信号波形と一致する場合には、テスト装置２０は出力端子Ｒ１、Ｒ５の双方に機能故障が無いと判定する（Ｓ６０３）。他方、ステップ６０２において、信号ＶＣＰの信号波形が期待される信号波形と一致しない場合には、テスト装置２０は、出力端子Ｒ１、Ｒ２の一方又は双方に機能故障があると判別する（Ｓ６０４）。他の出力端子（Ｇ１及びＧ５等）についても上記と同様の手順でテストを行う。
【００８８】
以上のように実施の形態３に係る半導体装置の製造方法によれば、機能故障の有無を容易に判別することができる。また、その他のテスト方法を実施の形態１と同様とすることで、実施の形態１と同様に、テストコストの増大を抑えつつ、被検査対象の多出力化に対応することが可能となる。
【００８９】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９０】
例えば、実施の形態１乃至３では、被検査デバイスとして、ＬＣＤドライバを例に取り具体的に説明したが、各実施の形態は、ロジック系半導体集積回路装置、ＳＯＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ）型半導体集積回路装置、マイクロコンピュータ用半導体集積回路装置等にも適用できることは言うまでもない。
【００９１】
実施の形態１乃至３では、半導体パッケージのパッケージ形式として、半導体装置２がＣＯＦパッケージである場合をしたがこれに限らない。例えば、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）パッケージの半導体装置にも本半導体装置の製造方法を適用できる。
【００９２】
実施の形態１乃至３において、プローブカード２４上で２つの出力端子（例えばＲ１とＲ５、Ｇ１とＧ５等）を共通接続する場合を例示したが、これに限られず、３つ以上の出力端子を共通接続することも可能である。これによれば、測定に必要なテスト端子の数をより少なくすることができる。なお、この場合、故障の有無の判定方法を工夫する必要がある。例えば、開放試験において何れの出力端子に開放故障が有るかを判定するための判定基準を、共通接続する出力端子の個数に応じて複数設定する必要がある。
【００９３】
実施の形態２において、共通接続される出力端子から相互にパルス幅の異なる信号を出力させる方法を例示したが、パルス幅のみならず信号レベルも相違する信号を出力するようにしても良い。
【符号の説明】
【００９４】
１  テープ基板（ベースフィルム）
２  半導体装置
３  ＬＣＤドライバＩＣ
４  出力端子（信号出力用コンタクトパッド）
５  入力端子（信号入力用コンタクトパッド）
６  リード
７  内部回路
８  出力用電極（パッド）
９  入力用電極（パッド）
１０  デバイス領域
１１  バンプ電極
２０  テスト装置
２１  テストヘッド
２２  テスト端子
２３  ポゴピン群
２４  プローブカード
２５  プローブ針
２６  接続端子
２７  テスト回路部
２８  テスタ電源
２９  信号ケーブル
３０  パフォーマンスボード
３１  制御信号
２９＿１〜２９＿ｘ  テストグループ
２５＿１〜２５＿１２  プローブ針
２６＿１〜２６＿７  接続端子
ＣＰ１〜ＣＰ１２  テスト端子
Ｒ１〜Ｒｍ  サブ画素（Ｒ）の駆動信号出力端子
Ｇ１〜Ｇｍ  サブ画素（Ｇ）の駆動信号出力端子
Ｂ１〜Ｂｍ  サブ画素（Ｂ）の駆動信号出力端子
Ｖ１、Ｖ２  信号レベル
ＶＣＰ１  テスト端子ＣＰ１に入力される信号
ＶＲ１  出力端子Ｒ１から出力される信号
ＶＲ５  出力端子Ｒ５から出力される信号
【図１】
2013253839.tif 000003
【図２】
2013253839.tif 000004
【図３】
2013253839.tif 000005
【図４】
2013253839.tif 000006
【図５】
2013253839.tif 000007
【図６】
2013253839.tif 000008
【図７】
2013253839.tif 000009
【図８】
2013253839.tif 000010
【図９】
2013253839.tif 000011
【図１０】
2013253839.tif 000012
【図１１】
2013253839.tif 000013
【図１２】
2013253839.tif 000014