(57)【要約】【課題】フレームレートに応じた出力ビット数でAD変換を行う。【解決手段】物理量を検知する画素が行列状に２次元に配置されてなる画素アレイ部と、画素アレイ部から読み出したアナログの画素信号に対してAD（Analog to Digital）変換を行うAD変換部と、レジスタに記憶されているレジスタ値に基づいて、AD変換部を制御する制御部とを備える固体撮像装置において、制御部は、画素信号を処理するためのクロック周波数に応じて、レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定する。本技術は、CMOSイメージセンサに適用することができる。【選択図】図１
2013027014.tif 000002
【特許請求の範囲】
【請求項１】
物理量を検知する画素が行列状に２次元に配置されてなる画素アレイ部と、
前記画素アレイ部から読み出したアナログの画素信号に対してAD（Analog to Digital）変換を行うAD変換部と、
レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部と
を備え、
前記制御部は、前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定する
固体撮像装置。
【請求項２】
前記制御部は、前記クロック周波数が所定の閾値より大きい場合、前記AD変換部によるAD変換の出力ビット数を小さくするように、前記出力ビット情報を設定する
請求項１に記載の固体撮像装置。
【請求項３】
前記所定の閾値は、そのときの出力ビット数でのAD変換にかかる時間で得られるフレームレートの最大値に対応する前記クロック周波数である
請求項２に記載の固体撮像装置。
【請求項４】
前記AD変換部によるAD変換により得られたデジタルの画像信号に対して所定の信号処理を施す信号処理部をさらに備え、
前記制御部は、前記信号処理部に、前記出力ビット情報の設定により出力ビット数が小さくされた前記画像信号に対するレンジ調整を行わせ、小さくされる前の出力ビット数の前記画像信号を出力させる
請求項２に記載の固体撮像装置。
【請求項５】
前記信号処理部は、前記画像信号に対して、黒レベルを調整する黒レベル調整処理を施し、
前記制御部は、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、黒レベルを調整するための黒レベル調整情報を設定する
請求項４に記載の固体撮像装置。
【請求項６】
前記信号処理部は、前記画像信号のシェーディングの補正を行い、
前記制御部は、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記シェーディングの補正を行うためのシェーディング補正情報を設定する
請求項４に記載の固体撮像装置。
【請求項７】
前記制御部は、前記画素アレイ部周辺のアナログ回路についてのパラメータが、前記信号処理部の前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記アナログ回路についての前記パラメータを設定するためのパラメータ設定情報を設定する
請求項４に記載の固体撮像装置。
【請求項８】
前記クロック周波数は、処理の最小単位となる画素数の画素の前記画素信号を処理するためのクロック周波数である
請求項１に記載の固体撮像装置。
【請求項９】
物理量を検知する画素が行列状に２次元に配置されてなる画素アレイ部と、
前記画素アレイ部から読み出したアナログの画素信号に対してAD（Analog to Digital）変換を行うAD変換部と、
レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部と
を備える固体撮像装置のAD変換出力ビット数制御方法であって、
前記制御部が、
前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定する
ステップを含むAD変換出力ビット数制御方法。
【請求項１０】
物理量を検知する画素が行列状に２次元に配置されてなる画素アレイ部と、
前記画素アレイ部から読み出したアナログの画素信号に対して、所定の出力ビットでAD（Analog to Digital）変換を行うAD変換部を備え、
クロック周波数に応じて、前記出力ビットを変更する
固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置およびAD変換出力ビット数制御方法に関し、特に、フレームレートに応じた出力ビット数でAD変換を行うことができるようにする固体撮像装置およびAD変換出力ビット数制御方法に関する。
【背景技術】
【０００２】
従来、カラムAD（Analog to Digital）変換方式を適用した固体撮像装置が知られている。
【０００３】
例えば、カラムAD変換方式のAD変換における出力ビット数の増加に対応するために、AD変換のための参照電圧を供給する参照電圧供給回路として、高クロックを必要とする高速のDAC（Digital to Analog Converter）を用いず、画素信号に応じて参照電圧の傾きを制御する充放電型の参照電圧供給回路を備える固体撮像装置が提案されている（例えば、特許文献１参照）。
【０００４】
ところで、固体撮像装置においては、画素周辺のアナログ回路における画素の読み出し時間を制約としてフレームレートが決定される。この画素の読み出し時間には、AD変換にかかる時間も含まれ、画素の読み出し時間、すなわちAD変換にかかる時間が短ければ、フレームレートを上げることができる。
【０００５】
そこで、フレームレートを上げるために、AD変換の出力ビット数（AD変換の時間分解能）を小さくすることで、AD変換にかかる時間を短くし、画素の読み出し時間を短縮することが行われている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−３３３０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、AD変換の出力ビット数は、固体撮像装置の動作モードに応じて設定されるレジスタのレジスタ値によって決まるが、高フレームレートに対応するために、AD変換の出力ビット数が小さく設定されてしまうと、動作に余裕のある低フレームレート時であっても、出力される画像の画質が低下してしまう。
【０００８】
本技術は、このような状況に鑑みてなされたものであり、フレームレートに応じた出力ビット数でAD変換を行うことができるようにするものである。
【課題を解決するための手段】
【０００９】
本技術の第１の側面の固体撮像装置は、物理量を検知する画素が行列状に２次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対してAD（Analog to Digital）変換を行うAD変換部と、レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部とを備え、前記制御部は、前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定する。
【００１０】
前記制御部には、前記クロック周波数が所定の閾値より大きい場合、前記AD変換部によるAD変換の出力ビット数を小さくするように、前記出力ビット情報を設定させることができる。
【００１１】
前記所定の閾値は、そのときの出力ビット数でのAD変換にかかる時間で得られるフレームレートの最大値に対応する前記クロック周波数とすることができる。
【００１２】
前記固体撮像装置には、前記AD変換部によるAD変換により得られたデジタルの画像信号に対して所定の信号処理を施す信号処理部をさらに設け、前記制御部には、前記信号処理部に、前記出力ビット情報の設定により出力ビット数が小さくされた前記画像信号に対するレンジ調整を行わせ、小さくされる前の出力ビット数の前記画像信号を出力させることができる。
【００１３】
前記信号処理部には、前記画像信号に対して、黒レベルを調整する黒レベル調整処理を施させ、前記制御部には、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、黒レベルを調整するための黒レベル調整情報を設定させることができる。
【００１４】
前記信号処理部には、前記画像信号のシェーディングの補正を行わせ、前記制御部には、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記シェーディングの補正を行うためのシェーディング補正情報を設定させることができる。
【００１５】
前記制御部には、前記画素アレイ部周辺のアナログ回路についてのパラメータが、前記信号処理部の前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記アナログ回路についての前記パラメータを設定するためのパラメータ設定情報を設定させることができる。
【００１６】
前記クロック周波数は、処理の最小単位となる画素数の画素の前記画素信号を処理するためのクロック周波数とすることができる。
【００１７】
本技術の第１の側面のAD変換出力ビット数制御方法は、物理量を検知する画素が行列状に２次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対してAD（Analog to Digital）変換を行うAD変換部と、レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部とを備える固体撮像装置のAD変換出力ビット数制御方法であって、前記制御部が、前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定するステップと含む。
【００１８】
本技術の第２の側面の固体撮像装置は、物理量を検知する画素が行列状に２次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対して、所定の出力ビットでAD（Analog to Digital）変換を行うAD変換部を備え、クロック周波数に応じて、前記出力ビットを変更する。
【００１９】
本技術の第１の側面においては、１画素の画素信号を処理するためのクロック周波数に応じて、レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報が設定される。
【００２０】
本技術の第２の側面においては、クロック周波数に応じて、出力ビットが変更される。
【発明の効果】
【００２１】
本技術の第１および第２の側面によれば、フレームレートに応じた出力ビット数でAD変換を行うことが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本技術を適用した固体撮像装置の第１の実施の形態の構成例を示すブロック図である。
【図２】図１の固体撮像装置によるAD変換出力ビット数制御処理について説明するフローチャートである。
【図３】内部クロック周波数とフレームレートとの関係を示す図である。
【図４】本技術を適用した固体撮像装置の第２の実施の形態の構成例を示すブロック図である。
【図５】図４の固体撮像装置によるAD変換出力ビット数制御処理について説明するフローチャートである。
【発明を実施するための形態】
【００２３】
以下、本技術の実施の形態について図を参照して説明する。
【００２４】
＜１．第１の実施の形態＞
［固体撮像装置の構成例］
図１は、本技術を適用した固体撮像装置の第１の実施の形態の構成例を示している。
【００２５】
図１の固体撮像装置１１は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサとして構成され、画素アレイ部２１、カラムADC（Analog to Digital Converter）２２、DAC（Digital to Analog Converter）２３、水平転送部２４、レジスタ２５、制御部２６、タイミング生成部２７、および信号処理部２８を有する。
【００２６】
画素アレイ部２１は、行列状に２次元に配置された、可視光の光量に応じた信号電荷を物理量として検知する光電変換素子としての画素を有し、そこに入射された可視光が光電変換されることで、アナログの画素信号が、画素列毎に読み出される。
【００２７】
カラムADC２２は、画素アレイ部２１から読み出された画素列毎の画素信号に対して、所定のビット数でAD変換を行い、得られた所定のビット数のデジタル信号（画素信号）を水平転送部２４に供給する。
【００２８】
DAC２３は、タイミング生成部２７からのタイミング信号に基づいて、時間とともに電圧値が変化するランプ波形の参照電圧を発生し、カラムADC２２に入力する。カラムADC２２においては、画素信号と参照電圧とを比較する比較時間に応じたビット数のデジタル信号が得られる。
【００２９】
水平転送部２４は、カラムADC２２からの画素列毎の画素信号（デジタル信号）を、順次、信号処理部２８に出力する。
【００３０】
レジスタ２５乃至信号処理部２８は、１つのLSI（Large Scale Integration）上に構成される。
【００３１】
レジスタ２５は、固体撮像装置１１の動作に関する情報（レジスタ値）を記憶する。レジスタ２５に記憶されているレジスタ値は、制御部２６によって、適宜設定される。
【００３２】
制御部２６は、固体撮像装置１１の各部の動作を制御する。制御部２６による各部の動作の制御は、必要に応じて、レジスタ２５のレジスタ値に基づいて行われる。
【００３３】
タイミング生成部２７は、制御部２６の制御の下、レジスタ２５のレジスタ値に基づいて、タイミング信号を生成する。
【００３４】
信号処理部２８は、水平転送部２４からの所定のビット数の画素信号（画像信号）に対するレンジを調整する。また、信号処理部２８は、水平転送部２４からの画像信号に対して所定の信号処理を施し、図示せぬ表示装置や記憶装置等に出力する。具体的には、信号処理部２８は、画像信号のゼロレベル（黒レベル）を調整する黒レベル調整処理、画像信号の明るさ（輝度レベル）を調整するゲイン処理、画素アレイ部２１の画素における感度のばらつきによって生じるシェーディングを補正するシェーディング補正処理等を、水平転送部２４からの画像信号に対して施す。
【００３５】
さて、制御部２６は、内部クロック算出部４１、ADC出力ビット数設定部４２、レンジ調整制御部４３、黒レベル調整制御部４４、およびパラメータ設定部４５を備えている。
【００３６】
内部クロック算出部４１は、レジスタ２５のレジスタ値に基づいて、画素に対する処理の最小単位となる画素数の画素の画素信号を処理するためのクロック信号の周波数である内部クロック周波数を算出する。具体的には、例えば、画素を２パスで処理する場合（２画素並列処理を行う場合）には、内部クロック周波数は、２画素の画素信号を処理するためのクロック信号の周波数となり、画素を４パスで処理する場合には、内部クロック周波数は、４画素の画素信号を処理するためのクロック信号の周波数となる。
【００３７】
ADC出力ビット数設定部４２は、内部クロック算出部４１により算出された内部クロック周波数と所定の閾値とを比較する。比較の結果、内部クロック周波数が所定の閾値より大きい場合、ADC出力ビット数設定部４２は、レジスタ２５の、カラムADC２２のAD変換の出力ビット数（AD変換の分解能）を設定するためのレジスタ値である出力ビット数情報を、AD変換の出力ビット数を小さくするように設定する。
【００３８】
言い換えると、固体撮像装置１１は、内部クロック周波数に応じて、カラムADC２２のAD変換の出力ビット数を変更する。
【００３９】
これにより、カラムADC２２からは、出力ビット数が小さくなったデジタル信号（画像信号）が出力され、その画像信号は、水平転送部２４を介して、信号処理部２８に供給されるようになる。
【００４０】
レンジ調整制御部４３は、信号処理部２８の画像信号に対するレンジの調整を制御する。具体的には、レンジ調整制御部４３は、小さくなる前の出力ビット数の画像信号を出力するように、信号処理部２８に、ADC出力ビット数設定部４２の設定により出力ビット数が小さくなった画像信号に対するレンジを調整させる。
【００４１】
黒レベル調整制御部４４は、レジスタ２５の、黒レベルを調整するための黒レベル調整情報を、信号処理部２８において調整される画像信号に対するレンジに応じた値となるように設定する。
【００４２】
パラメータ設定部４５は、レジスタ２５の、固体撮像装置１１内部の、画素アレイ部２１周辺の図示せぬアナログ回路についての各種のパラメータを設定するためのレジスタ値であるパラメータ設定情報を、アナログ回路についての各種のパラメータが信号処理部２８における画像信号のレンジに応じた値となるように設定する。
【００４３】
なお、画素アレイ部２１乃至信号処理部２８は、１つのチップ上に構成されるようにしてもよい。
【００４４】
［AD変換出力ビット数制御処理について］
次に、図２のフローチャートを参照して、固体撮像装置１１のAD変換出力ビット数制御処理について説明する。ここでは、レジスタ２５のレジスタ値のうちの出力ビット数情報により、カラムADC２２のAD変換の出力ビット数（AD変換の分解能）は１０ビットに設定されているものとする。
【００４５】
ステップＳ１１において、内部クロック算出部４１は、レジスタ２５のレジスタ値に基づいて、内部クロック周波数を算出する。
【００４６】
ステップＳ１２において、ADC出力ビット数設定部４２は、内部クロック算出部４１により算出された内部クロック周波数が所定の閾値より大きいか否かを判定する。
【００４７】
［内部クロック周波数に対する閾値について］
ここで、内部クロック周波数に対する閾値について説明する。
【００４８】
上述したように、出力される画像信号のフレームレートは、AD変換にかかる時間、すなわちAD変換の出力ビット数によって決定される。また、図３に示されるように、内部クロック周波数ｆとフレームレートＲとは比例関係にある。
【００４９】
このとき、要求されるフレームレートＲが、１０ビットAD（出力ビット数が１０ビットのAD変換）で間に合わない場合、すなわち、要求されるフレームレートＲが、１０ビットADで処理可能な最大フレームレートRmaxを超える場合、AD変換の出力ビット数を小さくする（９ビットにする）必要がある。言い換えると、図３に示される関係から、内部クロック周波数ｆが、１０ビットADで処理可能な最大フレームレートRmaxに対応する周波数fpcを超える場合、AD変換の出力ビット数を９ビットにする必要がある。
【００５０】
したがって、内部クロック周波数ｆに対する閾値は、そのときの出力ビットのAD変換にかかる時間で得られる最大フレームレートRmaxに対応する内部クロック周波数fpcとして与えられる。
【００５１】
図２のフローチャートに戻り、ステップＳ１２において、内部クロック周波数が所定の閾値より大きいと判定された場合、ステップＳ１３において、ADC出力ビット数設定部４２は、レジスタ２５の、レジスタ値のうちの出力ビット数情報を、AD変換の出力ビット数を小さくする（９ビットにする）ように設定する。
【００５２】
これにより、タイミング生成部２７は、レジスタ２５の出力ビット数情報に応じたタイミング信号を生成し、DAC２３は、そのタイミング信号に応じた参照電圧を発生する。結果として、カラムADC２２は、その参照電圧に応じたビット数（９ビット）のデジタル信号を出力するようになる。
【００５３】
ステップＳ１４において、レンジ調整制御部４３は、小さくなる前の出力ビット数の画像信号を出力させるように、信号処理部２８に、ADC出力ビット数設定部４２の設定により出力ビット数が小さくなった画像信号に対するレンジを調整させる。これにより、信号処理部２８は、９ビットのデジタル信号（画像信号）に対してレンジ調整を行い、１０ビットの画像信号を出力するようになる。なお、このレンジ調整は、信号処理部２８において、黒レベル調整処理を行う前か、黒レベル調整処理を行った後のいずれかのタイミングで行われる。
【００５４】
ステップＳ１５において、黒レベル調整制御部４４は、レジスタ２５のレジスタ値のうちの黒レベル調整情報を、信号処理部２８において調整される画像信号に対するレンジに応じた値となるように設定する。具体的には、信号処理部２８において、黒レベル調整処理が行われる前にレンジ調整が行われる場合、黒レベル調整処理は、１０ビットの画像信号に対して行われるので、黒レベル調整制御部４４は、１０ビットの画像信号に応じた黒レベル調整情報を設定する。また、信号処理部２８において、黒レベル調整処理が行われた後にレンジ調整が行われる場合、黒レベル調整処理は、９ビットの画像信号に対して行われるので、黒レベル調整制御部４４は、９ビットの画像信号に応じた黒レベル調整情報を設定する。
【００５５】
これにより、信号処理部２８は、画像信号に対するレンジに応じた黒レベル調整処理を行うようになる。
【００５６】
ステップＳ１６において、パラメータ設定部４５は、レジスタ２５のレジスタ値のうちのパラメータ設定情報を、画素アレイ部２１周辺のアナログ回路についての各種のパラメータが信号処理部２８の画像信号に対するレンジに応じた値となるように設定する。
【００５７】
これにより、画素アレイ部２１周辺のアナログ回路は、信号処理部２８の画像信号に対するレンジに応じた動作をするようになる。
【００５８】
以上の処理によれば、内部クロック周波数が所定の閾値より大きい場合に、AD変換の出力ビット数を小さくするように、レジスタ値の出力ビット情報が設定されるので、そのときの出力ビット数のAD変換では間に合わないフレームレートが要求された場合でも、そのフレームレートに応じた出力ビット数でAD変換を行うことが可能となる。
【００５９】
以上においては、信号処理部２８の画像信号に対するレンジに応じて、信号処理部２８に、黒レベル調整処理を適応的に行わせるようにしたが、シェーディング補正処理を適応的に行わせるようにしてもよい。
【００６０】
＜２．第２の実施の形態＞
［固体撮像装置の構成例］
図４は、本技術を適用した固体撮像装置の第２の実施の形態の構成例を示している。
【００６１】
なお、図４の固体撮像装置６１において、図１の固体撮像装置１１に設けられたものと同様の機能を備える構成については、同一名称および同一符号を付するものとし、その説明は、適宜省略するものとする。
【００６２】
すなわち、図４の固体撮像装置６１において、図１の固体撮像装置１１と異なるのは、黒レベル調整制御部４４に代えて、シェーディング補正制御部８１を設けた点である。
【００６３】
シェーディング補正制御部８１は、レジスタ２５の、シェーディングを補正するためのレジスタ値であるシェーディング補正情報を、信号処理部２８の画像信号に対するレンジに応じた値となるように設定する。
【００６４】
［AD変換出力ビット数制御処理について］
次に、図５のフローチャートを参照して、図４の固体撮像装置６１のAD変換出力ビット数制御処理について説明する。
【００６５】
なお、図５のフローチャートのステップＳ６１乃至Ｓ６４，Ｓ６６の処理は、図２のフローチャートのステップＳ１１乃至Ｓ１４，Ｓ１６の処理とそれぞれ同様であるので、その説明は省略する。
【００６６】
すなわち、ステップＳ６５において、シェーディング補正制御部８１は、レジスタ２５の、レジスタ値のうちのシェーディング補正情報を、信号処理部２８において調整される画像信号に対するレンジに応じた値となるように設定する。なお、信号処理部２８において、レンジ調整は、シェーディング補正処理を行う前に行われるので、シェーディング補正処理は、１０ビットの画像信号に対して行われる。したがって、シェーディング補正制御部８１は、１０ビットの画像信号に応じたシェーディング補正情報を設定する。
【００６７】
これにより、信号処理部２８は、画像信号に対するレンジに応じたシェーディング補正処理を行うようになる。
【００６８】
図５のフローチャートで示されるAD変換出力ビット数制御処理によっても、図２のフローチャートで示されるAD変換出力ビット数制御処理と同様の作用効果を奏することができる。
【００６９】
なお、以上においては、AD変換の出力ビット数を１０ビットから９ビットに変更する処理について説明したが、あるビット数からより小さいビット数に変更されればよく、例えば、AD変換の出力ビット数を１０ビットから８ビットに変更するようにしてもよい。
【００７０】
また、以上においては、要求されるフレームレートが上がった場合の処理について説明したが、要求されるフレームレートが下がった場合には、内部クロック周波数が所定の閾値より小さくなったときに、AD変換の出力ビット数を大きくするように、出力ビット数が調整されるようになる。この場合、所定の閾値は、大きくする出力ビット数でのAD変換にかかる時間で得られるフレームレートの最大値に対応する内部クロック周波数となる。
【００７１】
なお、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はCMOSイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。
【００７２】
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【００７３】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術
の要旨を逸脱しない範囲において種々の変更が可能である。
【００７４】
さらに、本技術は以下のような構成をとることができる。
（１）  物理量を検知する画素が行列状に２次元に配置されてなる画素アレイ部と、
前記画素アレイ部から読み出したアナログの画素信号に対してAD（Analog to Digital）変換を行うAD変換部と、
レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部と
を備え、
前記制御部は、前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定する
固体撮像装置。
（２）  前記制御部は、前記クロック周波数が所定の閾値より大きい場合、前記AD変換部によるAD変換の出力ビット数を小さくするように、前記出力ビット情報を設定する
（１）に記載の固体撮像装置。
（３）  前記所定の閾値は、そのときの出力ビット数でのAD変換にかかる時間で得られるフレームレートの最大値に対応する前記クロック周波数である
（２）に記載の固体撮像装置。
（４）  前記AD変換部によるAD変換により得られたデジタルの画像信号に対して所定の信号処理を施す信号処理部をさらに備え、
前記制御部は、前記信号処理部に、前記出力ビット情報の設定により出力ビット数が小さくされた前記画像信号に対するレンジ調整を行わせ、小さくされる前の出力ビット数の前記画像信号を出力させる
（２）または（３）に記載の固体撮像装置。
（５）  前記信号処理部は、前記画像信号に対して、黒レベルを調整する黒レベル調整処理を施し、
前記制御部は、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、黒レベルを調整するための黒レベル調整情報を設定する
（４）に記載の固体撮像装置。
（６）  前記信号処理部は、前記画像信号のシェーディングの補正を行い、
前記制御部は、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記シェーディングの補正を行うためのシェーディング補正情報を設定する
（４）に記載の固体撮像装置。
（７）  前記制御部は、前記画素アレイ部周辺のアナログ回路についてのパラメータが、前記信号処理部の前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記アナログ回路についての前記パラメータを設定するためのパラメータ設定情報を設定する
（４）乃至（６）のいずれかに記載の固体撮像装置。
（８）  前記クロック周波数は、処理の最小単位となる画素数の画素の前記画素信号を処理するためのクロック周波数である
（１）乃至（７）のいずれかに記載の固体撮像装置。
（９）  物理量を検知する画素が行列状に２次元に配置されてなる画素アレイ部と、
前記画素アレイ部から読み出したアナログの画素信号に対してAD（Analog to Digital）変換を行うAD変換部と、
レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部と
を備える固体撮像装置のAD変換出力ビット数制御方法であって、
前記制御部が、
前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定する
ステップを含むAD変換出力ビット数制御方法。
（１０）  物理量を検知する画素が行列状に２次元に配置されてなる画素アレイ部と、
前記画素アレイ部から読み出したアナログの画素信号に対して、所定の出力ビットでAD（Analog to Digital）変換を行うAD変換部を備え、
クロック周波数に応じて、前記出力ビットを変更する
固体撮像装置。
【符号の説明】
【００７５】
１１  固体撮像装置，  ２１  画素アレイ部，  ２２  カラムADC，  ２３  DAC，  ２４  水平転送部，  ２５  レジスタ，  ２６  制御部，  ２７  タイミング生成部，  ２８  信号処理部，  ４１  内部クロック算出部，  ４２  ADC出力ビット数設定部，  ４３  レンジ調整制御部，  ４４  黒レベル調整制御部，  ４５  パラメータ設定部，  ８１  シェーディング補正制御部
【図１】
2013027014.tif 000003
【図２】
2013027014.tif 000004
【図３】
2013027014.tif 000005
【図４】
2013027014.tif 000006
【図５】
2013027014.tif 000007