(57)【要約】【課題】電源ノイズ等による検出誤動作を防止するための温度検出回路を備える半導体装置を提供する。【解決手段】半導体装置は、温度上昇に応じて増加する電圧を生成する増加電圧生成回路（１０１）と、温度下降に応じて減少する電圧を生成する減少電圧生成回路（１０２）と、増加電圧生成回路の出力と減少電圧生成回路の出力とを比較する比較回路（１０３）と、比較回路（１０３）の出力信号にノイズフィルタ処理を行うノイズフィルタ回路（３０１）とを備え、ノイズフィルタ回路（３０１）は比較回路（１０３）の出力信号を遅延させる。【選択図】図１
2013205085.tif 000002
【特許請求の範囲】
【請求項１】
温度上昇に応じて増加する電圧を生成する増加電圧生成回路と、
温度下降に応じて減少する電圧を生成する減少電圧生成回路と、
前記増加電圧生成回路の出力と前記減少電圧生成回路の出力とを比較する比較回路と、
前記比較回路の出力信号受け、前記比較回路の比較結果である出力信号にノイズフィルタ処理を行うノイズフィルタ回路とを含む温度検出回路を備える、半導体装置。
【請求項２】
前記増加電圧生成回路は、絶対温度に比例するＰＴＡＴ電圧を生成するＰＴＡＴ生成回路を含み、
前記減少電圧生成回路は、絶対温度に反比例するＣＴＡＴ電圧を生成するＣＴＡＴ生成回路を含む、請求項１に記載の半導体装置。
【請求項３】
前記ノイズフィルタ回路は、直列接続された複数の遅延回路ユニットを含む遅延回路を含み、
前記複数の遅延回路ユニットの各々は、
前記比較回路の出力信号をともにゲートに受け、直列接続される第１のトランジスタおよび第２のトランジスタと、
前記第２のトランジスタのソースと接地電圧が供給されるノードとの間に設けられる第１の定電流源と、
前記第１のトランジスタおよび前記第２のトランジスタとの接続ノードと電源電圧が供給されるノードとの間に設けられる第１のコンデンサと、
前記第１のトランジスタと前記第２のトランジスタとの接続ノードに供給される電圧がともにゲートに供給され、直列接続される第３のトランジスタおよび第４のトランジスタと、
前記第３のトランジスタのソースと電源電圧が供給されるノードとの間に設けられる第２の定電流源と、
前記第３のトランジスタおよび前記第４のトランジスタとの接続ノードと接地電圧が供給されるノードとの間に設けられる第２のコンデンサとを有する、請求項２に記載の半導体装置。
【請求項４】
前記ノイズフィルタ回路は、直列接続された複数の遅延回路ユニットを含む遅延回路を含み、
前記遅延回路ユニットは、
前記比較回路の出力信号をともにゲートに受け、直列接続される第１のトランジスタおよび第２のトランジスタと、
前記第１のトランジスタのソースと電源電圧が供給されるノードとの間に設けられる第３の定電流源と、
前記第１のトランジスタおよび前記第２のトランジスタとの接続ノードと接地電圧が供給されるノードとの間に設けられる第３のコンデンサと、
前記第１のトランジスタと前記第２のトランジスタとの接続ノードに供給される電圧がともにゲートに供給され、直列接続される第３のトランジスタおよび第４のトランジスタと、
前記第３のトランジスタのソースと接地電圧を供給するノードとの間に設けられる第４の定電流源と、
前記第３のトランジスタおよび前記第４のトランジスタとの接続ノードと電源電圧が供給されるノードとの間に設けられる第４のコンデンサとを有する、請求項２に記載の半導体装置。
【請求項５】
内部回路と、第１の状態から第２の状態への温度変化を検知して前記内部回路へ検知結果信号を出力する温度検出回路を備えた半導体装置であって、
前記温度検出回路は、
第１の温度特性を有する第１の電圧を生成する第１の電圧生成回路と、
前記第１の温度特性と異なる第２の温度特性を有する第２の電圧を生成する第２の電圧生成回路と、
前記第１の電圧および前記第２の電圧を比較し両者の高低関係の切り替わりを検知する電圧比較回路と、
前記第１の状態から前記第２の状態への温度変化に対応する前記電圧比較回路の出力信号の論理変化の伝達を逆の論理変化の伝達より遅らせる遅延回路を備えたノイズフィルタ回路とを含む、半導体装置。
【請求項６】
前記第１の状態は前記第１の電圧が前記第２の電圧より高く、前記第２の状態は前記第１の電圧が前記第２の電圧より低い、請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に半導体集積回路上の任意の高温設定温度（１５０℃〜２００℃）を検出することが可能で、高いノイズ耐性を有するオンチップ温度検出回路を備える半導体装置に関する。
【背景技術】
【０００２】
一般的に、半導体集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）において、動作状態および環境温度等の影響により、ジャンクション温度が異常上昇して信頼性を低下させる可能性がある。これらを予防する手段のひとつとしては、ＩＣ自身の温度を検出して、設定温度以上になると異常検出信号を発生する温度検出回路をＩＣ上に搭載することが挙げられる。
【０００３】
そして、このような温度検出回路として、下記のような技術が開示されている。
特許第４７５８０７７号公報（特許文献１）は、半導体装置の内部温度を測定し、その結果をデジタル化して出力できる温度測定回路を提供することを目的としている。特許第４７５８０７７号公報（特許文献１）に開示された発明である温度測定回路は、温度センシング部、保存部及び制御部を備えることを特徴とする。温度センシング部は、第１電流制御信号または第２電流制御信号に応答して、温度の上昇によって電流レベルが上昇する第１電流と温度の上昇によって電流レベルが低下する第２電流とを利用して半導体装置の内部温度が基準温度より高いか、または低いかに関する情報を有する温度信号を出力する。
【０００４】
特開２００６−３２９９８８号公報（特許文献２）は、センシング温度を可変させうる温度センサを提供することを目的としている。特開２００６−３２９９８８号公報（特許文献２）に開示された発明である半導体装置の内部温度を感知する温度センサは、温度上昇につれて増加するＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ  Ｔｏ  Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ）電流と温度下降につれて増加するＣＴＡＴ（Ｃｏｎｖｅｒｓｅｌｙ  ｐｒｏｐｏｒｔｉｏｎａｌ  Ｔｏ  Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ）電流を生成する電流生成回路を備える。さらに、ＰＴＡＴ電流とＣＴＡＴ電流とを比較し、ＰＴＡＴ電流とＣＴＡＴ電流とが交差する温度を感知し、センシング温度の上向き調節を指示する第１制御信号に応答してＰＴＡＴ電流を減少させてセンシング温度を上向き調節し、センシング温度の下向き調節を指示する第２制御信号に応答してＰＴＡＴ電流を増加させてセンシング温度を下向き調節する温度センサ部を備える。
【０００５】
特開２００７−４７１７７号公報（特許文献３）は、オンチップ温度センサ及び温度検出方法、並びにこれを用いたリフレッシュ制御方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４７５８０７７号公報
【特許文献２】特開２００６−３２９９８８号公報
【特許文献３】特開２００７−４７１７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、例えば自動車搭載ＩＣの信頼性上のジャンクション保証温度は１５０℃程度とされている。これらの異常検出信号を利用するシステムでは、一旦異常信号が発生すると、電源の遮断あるいはシステムの動作変更等実行されるのが通例のため、誤検出は禁物である。
【０００８】
しかしながら、特許文献１（特許第４７５８０７７号公報）、特許文献２（特開２００６−３２９９８８号公報）および特許文献３（特開２００７−４７１７７号公報）に開示される温度検出回路（温度センサ）の構成では、検出設定温度付近で、何らかのノイズ（例えば、他回路のスイッチングノイズ、電源ノイズ等）が生じると、誤検出してしまう恐れがある。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態によれば、半導体装置は、温度上昇に応じて増加する電圧を生成する増加電圧生成回路と、温度下降に応じて減少する電圧を生成する減少電圧生成回路と、これらの出力電圧の比較結果により温度検知を行う温度検知回路において、比較結果にノイズフィルタ処理を行う。
【発明の効果】
【００１０】
前記一実施の形態によれば、電源ノイズ等による温度検出の誤動作を容易に防止することができる。
【図面の簡単な説明】
【００１１】
【図１】本実施の形態に係るオンチップ温度検出回路１００の構成を示す図である。
【図２】ノイズフィルタ回路３０１の構成の一例を示すブロック図である。
【図３】遅延回路４０２の構成を示す図である。
【図４】定電流源の構成の一例を示す図である。
【図５】ＣＴＡＴ生成回路１０１、ＰＴＡＴ生成回路１０２の構成を示す回路図である。
【図６】電圧比較回路１０３の回路構成の一例を示す図である。
【図７】温度検出ばらつきを説明するための図である。
【図８】オンチップ温度検出回路１００の主要なノードでの電圧を説明するための図である。
【図９】オンチップ温度検出回路１００の主要なノードでの電圧を説明するために拡大した図である。
【図１０】ノイズフィルタ回路３０１Ａの構成の一例を示すブロック図である。
【図１１】遅延回路５０３の構成を示す図である。
【図１２】電圧比較回路１０３Ａの回路構成の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明について図面を参照して詳しく説明する。なお、図中同一又は相当部分には同一の符号を付してその説明は繰り返さない。
【００１３】
［実施の形態］
（オンチップ温度検出回路の構成）
図１は、本実施の形態に係る半導体装置の構成を示す図である。半導体装置１０００は、１５０℃程度以上の高温になりうる環境におかれた場合に、自身で温度異常を検知し、電源の遮断あるいはシステム停止、システムの動作変更等を実行が必要とされる、例えば、自動車搭載用ＩＣのような半導体装置である。
【００１４】
図１を参照して、半導体装置１０００は、オンチップ温度検出回路１００と、半導体装置の動作を制御する内部回路１１０とを含む。オンチップ温度検出回路１００は、温度上昇につれて増加する電圧を生成するＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ  Ｔｏ  Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ）生成回路１０２と、このＰＴＡＴ生成回路からの出力を受けＰＴＡＴ生成回路の生成する電圧とは逆の温度特性を有するＣＴＡＴ（Ｃｏｎｖｅｒｓｅｌｙ  ｐｒｏｐｏｒｔｉｏｎａｌ  Ｔｏ  Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ）生成回路１０１と、電圧比較回路１０３と、ノイズフィルタ回路３０１とを含む。内部回路１１０は、特に、このオンチップ温度検出回路１００で温度異常の検出が行われた時に電源遮断等の応急処置が実施される、または、実施する回路を含む。ＰＴＡＴ生成回路１０２は、温度に比例した温度特性を有する電圧ＶＰＴＡＴを生成し、一方、ＣＴＡＴ生成回路１０１は、電圧ＶＰＴＡＴの温度特性とは異なる温度特性（反比例）を有する電圧ＶＣＴＡＴを生成する。
【００１５】
ここで、ＣＴＡＴ生成回路１０１およびＰＴＡＴ生成回路１０２が生成した電圧ＶＣＴＡＴおよび電圧ＶＰＴＡＴをそれぞれ受け、電圧ＶＣＴＡＴが電圧ＶＰＴＡＴより高電圧であるとき、電圧比較回路１０３は、Ｌレベルの信号ＤＯＵＴ＿ｗｏ＿ＮＦをノイズフィルタ回路３０１に供給する。
【００１６】
一方、電圧ＶＰＴＡＴが電圧ＶＣＴＡＴより高電圧であるとき、電圧比較回路１０３は、Ｈレベルの信号ＤＯＵＴ＿ｗｏ＿ＮＦをノイズフィルタ回路３０１に供給する。先に述べたように、このオンチップ温度検出回路１００は、高温度異常を検知しているので、信号ＤＯＵＴ＿ｗｏ＿ＮＦのＬレベルからＨレベルへの切り替わり時が、高温度異常事態発生の検知ポイントとなる。
【００１７】
（ノイズフィルタ回路３０１の構成例）
図２は、ノイズフィルタ回路３０１の構成の一例を示すブロック図である。図２を参照して、ノイズフィルタ回路３０１は、ＡＮＤ回路４０１と、遅延回路４０２とを含む。ノイズフィルタ回路３０１は、ノイズ等で一時的に電圧ＶＰＴＡＴが電圧ＶＣＴＡＴより大きくなるとき、この一瞬の変化を検出してしまった電圧比較回路１０３から出力される温度比較結果信号ＤＯＵＴ＿ｗｏ＿ＮＦのＬレベルからＨレベルへの変化を吸収する回路である。
【００１８】
遅延回路４０２は、入力端ＩＮに接続される信号ＤＯＵＴ＿ｗｏ＿ＮＦを受ける。そして、この信号ＤＯＵＴ＿ｗｏ＿ＮＦを遅延させてＡＮＤ回路４０１の第１端に出力する。
【００１９】
上述したようにＡＮＤ回路４０１の第１端は、遅延回路４０２の出力を受け、第２端は信号ＤＯＵＴ＿ｗｏ＿ＮＦを受け、ＡＮＤ回路４０１の出力端ＯＵＴからオンチップ温度検出回路１００の温度異常検出結果に相当する信号ＤＯＵＴが出力される。
【００２０】
（遅延回路４０２の構成）
図３は、遅延回路４０２の構成を示す図である。図３を参照して、遅延回路４０２は、構成が同じである遅延回路ユニット６０１＿１，…，６０１＿ｎ（総称して、遅延回路ユニット６０１ともいう。）を含み、各遅延回路ユニットが直列接続される。なおｎは偶数で、８段程度の遅延回路ユニット６０１＿１〜６０１＿８で構成される遅延回路４０２であり、数１０μｓの遅延時間を想定している。半導体装置の信号伝播速度に比べて、一般的な環境温度の変化は、十分緩やかな変化であると言える。その為、温度変化の検知出力が遅延されることは、重要視されない。
【００２１】
ここで遅延回路ユニット６０１の各々は同じ構成であるため、代表して遅延回路ユニット６０１＿１の構成を説明する。遅延回路ユニット６０１＿１の構成は、ＰチャネルＭＯＳトランジスタＴＰ＿１１，ＴＰ＿１２と、ＮチャネルＭＯＳトランジスタＴＮ＿１１，ＴＮ＿１２と、コンデンサＣ＿１１，Ｃ＿１２と、定電流源Ａ１，Ｂ１とを含む。
【００２２】
トランジスタＴＰ＿１１，ＴＮ＿１１はインバータを構成し、入力端ＩＮに信号ＤＯＵＴ＿ｗｏ＿ＮＦが接続され、トランジスタＴＰ＿１１，ＴＮ＿１１のゲートは信号ＤＯＵＴ＿ｗｏ＿ＮＦに与えられる電圧を受ける。
【００２３】
トランジスタＴＰ＿１１のソースは電源電圧ＶＣＣを受ける。トランジスタＴＰ＿１１，ＴＮ＿１１のドレインは、ノードＮ＿１１、コンデンサＣ＿１１の第２端に接続される。また、トランジスタＴＮ＿１１のソースは定電流源Ｉｃｏ＿１１の第１端に接続される。なお、電源電圧ＶＣＣとして５Ｖ程度の電源を想定している。
【００２４】
また、定電流源Ｉｃｏ＿１１はトランジスタＴＮ＿１１のソースと接地電圧ＶＳＳを与えるノードとの間に接続される。また、コンデンサＣ＿１１は、電源電圧ＶＣＣを与えるノードとノードＮ＿１１との間に設けられる。
【００２５】
次にトランジスタＴＰ＿１２，ＴＮ＿１２はインバータを構成し、ノードＮ＿１１にトランジスタＴＰ＿１２，ＴＮ＿１２のゲートが接続され、トランジスタＴＰ＿１２，ＴＮ＿１２のゲートは、ノードＮ＿１１に与えられる電圧を受ける。
【００２６】
また、トランジスタＴＰ＿１２，ＴＮ＿１２のドレインは、ノードＮ＿１２、トランジスタＴＰ＿１２のドレインおよびコンデンサＣ＿１２の第１端に接続される。
【００２７】
トランジスタＴＰ＿１２のソースは、定電流源Ｉｃｏ＿１２に接続される。また、トランジスタＴＮ＿１２のソースは、接地電圧ＶＳＳを受ける。
【００２８】
定電流源Ｉｃｏ＿１２は、電源電圧ＶＣＣを与えるノードとトランジスタＴＰ＿１２のソースとの間に設けられる。また、コンデンサＣ＿１２は、ノードＮ＿１２と接地電圧ＶＳＳを与えるノードとの間に設けられる。
【００２９】
このノードＮ＿１２に与えられる電圧が次段の遅延回路ユニット６０１＿２の入力端（図示せず）に与えられる。このようにして、信号ＤＯＵＴ＿ｗｏ＿ＮＦが遅延回路ユニット６０１の各々を通過し、ＡＮＤ回路４０１で論理演算することによって、出力される信号ＤＯＵＴは、ノイズの発生前の信号レベルと同じＬレベルの信号が維持され、ノイズの影響による誤検出を防止することができる。
【００３０】
すなわち、遅延回路ユニット６０１は、電圧比較回路１０３から出力される信号ＤＯＵＴ＿ｗｏ＿ＮＦが、一時的なノイズによる誤った温度異常の検知をした場合に、その結果が最終的なオンチップ温度検出回路１００の温度異常検出結果信号ＤＯＵＴに伝わらないようにするため、異常を示す論理値への変化（信号ＤＯＵＴ＿ｗｏ＿ＮＦが「Ｌ」レベルから「Ｈ」レベルへの変化）の伝達を遅らせるべく、各遅延回路ユニット６０１のコンデンサの接続が設定されている。
【００３１】
（定電流源Ａ１，Ｂ１の構成）
図４は、定電流源の構成の一例を示す図である。図４の（ａ）を参照して、定電流源Ａ１は、ゲートに接地電圧（ＶＳＳ）より高い電圧ＶＳＳ＋α１［Ｖ］を与え、ソースに接地電圧（ＶＳＳ）が与えられるＮチャネルＭＯＳトランジスタＮＮ１を含む。ノードＮＡに図３のトランジスタＴＮ＿１１のソースが接続される。このような電圧関係を取ることにより、トランジスタＮＮ１が定電流源の役割を果たし、トランジスタＴＮ＿１１のソースから電流を引き込むことができる。
【００３２】
同様に、図４の（ｂ）を参照して、定電流源Ｂ１は、ゲートに電源電圧（ＶＣＣ）より低い電圧ＶＣＣ−α２［Ｖ］を与え、ドレインに電源電圧（ＶＣＣ）が与えられるＰチャネルＭＯＳトランジスタＰＮ１を含む。ノードＮＢに図３のトランジスタＴＰ＿１２のソースが接続される。このような電圧関係を取ることにより、トランジスタＰＮ１が定電流源の役割を果たし、トランジスタＴＰ＿１２のソースに電流を流し込むことができる。なお、上述したα１、α２は、ＮチャネルＭＯＳトランジスタＮＮ１、ＰチャネルＭＯＳトランジスタＰＮ１のしきい値以上であり、本実施の形態においては、１Ｖ程度を想定している。
【００３３】
（ＣＴＡＴ生成回路１０１、ＰＴＡＴ生成回路１０２の構成）
図５は、ＣＴＡＴ生成回路１０１、ＰＴＡＴ生成回路１０２の構成を示す回路図である。図５を参照して、ＰＴＡＴ生成回路１０２は、ｎｐｎ型のバイポーラトランジスタＱ１，Ｑ２と、抵抗Ｒ１、Ｒ２と、ＰチャネルＭＯＳトランジスタＰ１〜Ｐ３と差動増幅回路ＯＰＡとを含む。トランジスタＱ１，Ｑ２はダイオード接続されており、トランジスタＱ２は、トランジスタＱ１に対してジャンクション面積Ｎ倍に大きく形成される。トランジスタＰ１〜Ｐ３のソースには電源電圧ＶＣＣを供給するノードが接続される。
【００３４】
トランジスタＱ１，Ｑ２に同じエミッタ電流Ｉを流すようにしたとき、上記のようなサイズ比に対応してトランジスタＱ１のエミック電流密度はトランジスタＱ２のエミッタ電流密度のＮ倍となるように大きく設定される。逆に言えば、トランジスタＱ２のエミッタ電流密度は、トランジスタＱ１のエミッタ電流密度の１／Ｎに小さく設定される。
【００３５】
トランジスタＱ１とＱ２とのエミッタ電流密度差に対応して、トランジスタＱ１，Ｑ２のベース―エミッタ間電圧Ｖｂｅ１（図示せず）およびＶｂｅ２（図示せず）は、シリコンバンドギャップに対応した定電圧ΔＶｂｅだけトランジスタＱ１のベース―エミッタ間電圧Ｖｂｅ１が大きくされる。
【００３６】
トランジスタＱ２のコレクタには抵抗Ｒ１が接続されて他端が差動増幅回路ＯＰＡの一方の入力端子に、電圧Ｖｂｅ２に定電圧ΔＶｂｅを加えた電圧（＝Ｖｂ）が供給される。この差動増幅回路ＯＰＡの他方の入力端子には、電圧Ｖｂｅ１（＝Ｖａ）が供給される。これにより、この定電圧ΔＶｂｅが抵抗Ｒ１の両端に印加されて、ここに定電流Ｉが形成されることになる。
【００３７】
この差動増幅回路ＯＰＡの出力信号をＰチャネルＭＯＳトランジスタＰ１〜Ｐ３のゲートに供給することにより、この定電流ＩをトランジスタＱ１にも流すように帰還する。
【００３８】
トランジスタＱ１のベース−エミッタ間電圧Ｖｂｅ１は、温度に対して負の電圧係数の特性を持っている。これを温度に対して正の温度係数を電圧差ΔＶｂｅと抵抗Ｒ１とで形成した電流Ｉにより補正する。
【００３９】
このように電流Ｉは、ベース−エミッタ間電圧Ｖｂｅ１の負の電圧係数の特性を打ち消すような正の温度係数を持っている。この電流ＩをＰチャネルＭＯＳトランジスタＰ３を通して抵抗Ｒ２に流すことにより、電圧ＶＰＴＡＴを得ることができる。
【００４０】
なお、この電流Ｉおよび電圧ＶＰＴＡＴは、ＶＴ＝ｋＢ×Ｔ／ｑとすると式（１）、式（２）のように表される。ここで、ｋＢはボルツマン定数、Ｔは温度、ｑは電荷を示す。ｌｎ（Ｎ）はｌｏｇｅ（Ｎ）のことを示し、ｅは自然対数を示す。
【００４１】
Ｉ＝（ＶＴ／Ｒ１）×ｌｎ（Ｎ）                    （１）
ＶＰＴＡＴ＝（Ｒ２×ＶＴ／Ｒ１）×ｌｎ（Ｎ）      （２）
一方、ＣＴＡＴ生成回路１０１は、ダイオード接続されたｎｐｎ型のバイポーラトランジスタＱＡ１〜ＱＡｍと、ＰチャネルＭＯＳトランジスタＰ４とを含む。ここでトランジスタＱＡ１〜ＱＡｍは、トランジスタＰ４のドレインと接地電圧ＶＳＳを供給するノードとの間で直列接続されている。その段数はｍ個である。
【００４２】
またトランジスタＰ４は、ゲートに差動増幅回路ＯＰＡの出力信号を受け、ソースに電源電圧ＶＣＣを受ける。トランジスタＰ４のドレインからの出力が電圧ＰＴＡＴとは逆の温度特性を有する電圧ＶＣＴＡＴとして用いられる。
【００４３】
なお、このとき電圧ＶＣＴＡＴとコレクタ電流Ｉとの関係は、ＶＴ＝ｋＢ×Ｔ／ｑを用いると、式（３）のように表せる。なお、ｋＢはボルツマン定数、Ｔは温度、ｑは電荷、Ｉｓは飽和電流を示す。
【００４４】
ＶＣＴＡＴ＝ｍ×ＶＴ×ｌｎ（Ｉ／Ｉｓ）        （３）
このようにダイオード接続されたバイポーラトランジスタを使うことで、温度に反比例し、かつ温度勾配の大きい電圧を容易に実現できる。
【００４５】
図６は、電圧比較回路１０３の回路構成の一例を示す図である。図６を参照して、電圧比較回路１０３は、差動入力段であるＰチャネルＭＯＳトランジスタＴｒ２，Ｔｒ３と、この差動入力段に電流を供給するＰチャネルＭＯＳトランジスタＴｒ１と、差動入力段の二つのトランジスタＴｒ２，Ｔｒ３に等しい電流を流す二つのＮチャネルＭＯＳトランジスタＴｒ５，Ｔｒ６と、２段目の増幅段を構成するＮチャネルＭＯＳトランジスタＴｒ１，Ｔｒ７と、インバータ回路ＩＮＶとを含む。
【００４６】
トランジスタＴｒ１，Ｔｒ４のゲートにそれぞれバイアス電圧ＶＢＩＡＳが与えられ、ソースにそれぞれＶＣＣが与えられる。トランジスタＴｒ１のドレインは、差動入力段のトランジスタＴｒ２およびＴｒ３のソースに接続される。トランジスタＴｒ２のゲートはＶＰＴＡＴ信号を受け、一方、トランジスタＴｒ３のゲートはＶＣＴＡＴ信号を受ける。
【００４７】
カレントミラー対を構成するトランジスタＴｒ５のドレインおよびゲートはトランジスタＴｒ２のドレインが接続され、ソースは接地電位が与えられる。一方、トランジスタＴｒ６のゲートはトランジスタＴｒ５のゲートおよびトランジスタＴｒ２のドレインに接続され、ドレインはトランジスタＴｒ３のドレインおよび２段目の増幅段のトランジスタＴｒ７のゲートに接続され、ソースは接地電位が与えられる。
【００４８】
トランジスタＴｒ７のソースは接地電位が与えられ、ドレインはトランジスタＴｒ４のドレインおよびインバータ回路ＩＮＶの入力端に接続される。
【００４９】
このトランジスタＴｒ４とトランジスタＴｒ７との接続ノードを信号ＣＯＭＰ＿ＯＵＴとしてインバータ回路ＩＮＶは受け、その反転信号ＤＯＵＴ＿ｗｏ＿ＮＦを出力する。
【００５０】
たとえば、信号ＶＰＴＡＴの電圧レベルが信号ＶＣＴＡＴの電圧レベルよりも大きいときには、信号ＣＯＭＰ＿ＯＵＴの電圧レベルがＬレベルとなり、信号ＤＯＵＴ＿ｗｏ＿ＮＦはＨレベルを出力する。
【００５１】
図７は、温度検出ばらつきを説明するための図である。ここで理解を容易にするために、電圧ＶＣＴＡＴおよび電圧ＶＰＴＡＴと温度との関係は線形近似として表し、以下検討する。図７を参照して、電圧ＶＰＴＡＴは、各回路のプロセス工程、ミスマッチ、電圧ばらつき等により、直線ＬＰ＿ｍｉｎ（破線）〜直線ＬＰ＿ｍａｘ（破線）の範囲の値を取る。同様に、電圧ＶＣＴＡＴも破線で示めされた直線ＬＣ＿ｍｉｎ（破線）〜直線ＬＣ＿ｍａｘ（破線）の範囲の値を取る。また、縦軸に電圧が示され、横軸に温度が示される。なお、直線ＬＰ＿ｍｉｎ，直線ＬＰ＿ｍａｘ，直線ＬＰ＿ｔｙｐを直線ＬＰ群と総称し、同様に直線ＬＣ＿ｍｉｎ，直線ＬＣ＿ｍａｘ，直線ＬＣ＿ｔｙｐを直線ＬＣ群と総称する。
【００５２】
ここで、温度ｘでの電圧ＶＣＴＡＴ（ｙｃ）および電圧ＶＰＴＡＴ（ｙｐ）は、それぞれ温度係数Ａｃ（Ａｃの取りうる範囲はＡｃ＿ｍｉｎ〜Ａｃ＿ｍａｘ），Ａｐ（Ａｐの取りうる範囲はＡｐ＿ｍｉｎ〜Ａｐ＿ｍａｘ）とし、０℃での電圧レベルをそれぞれＢｃ（Ｂｃの取りうる範囲はＢｃ＿ｍｉｎ〜Ｂｃ＿ｍａｘ），Ｂｐ（Ｂｐの取りうる範囲はＢｐ＿ｍｉｎ〜Ｂｐ＿ｍａｘ）とすると式（４）、式（５）のように表せる。
【００５３】
ＶＣＴＡＴ：ｙｃ＝−｜Ａｃ｜×ｘ＋Ｂｃ      （４）
ＶＰＴＡＴ：ｙｐ＝Ａｐ×ｘ＋Ｂｐ            （５）
ここで、代表的な検知温度ｘ＿ｔｙｐ（具体的には直線ＬＰ＿ｔｙｐと直線ＬＣ＿ｔｙｐとの交点）を式（４）および式（５）を用いて求めると式（６）のように表せる。なお直線ＬＰ＿ｔｙｐおよび直線ＬＣ＿ｔｙｐに用いられる温度係数Ａｃ＿ｔｙｐ，Ａｐ＿ｔｙｐ、０℃での電圧レベルＢｃ＿ｔｙｐ，Ｂｐ＿ｔｙｐとする。
【００５４】
ｘ＿ｔｙｐ＝（Ｂｃ＿ｔｙｐ−Ｂｐ＿ｔｙｐ）／（Ａｐ＿ｔｙｐ＋｜Ａｃ＿ｔｙｐ｜）        （６）
同様に、検知温度（最大値）ｘ＿ｍａｘ（具体的には直線ＬＰ＿ｍａｘと直線ＬＣ＿ｍｉｎとの交点）および検知温度（最小値）ｘ＿ｍｉｎについても同様に求めると、式（７）、式（８）のように表せる。
【００５５】
ｘ＿ｍａｘ＝（Ｂｃ＿ｍａｘ−Ｂｐ＿ｍｉｎ）／（Ａｐ＿ｍｉｎ＋｜Ａｃ＿ｍａｘ｜）        （７）
ｘ＿ｍｉｎ＝（Ｂｃ＿ｍｉｎ−Ｂｐ＿ｍａｘ）／（Ａｐ＿ｍａｘ＋｜Ａｃ＿ｍｉｎ｜）        （８）
ここで、温度係数Ａｃ，Ａｐ、０℃での電圧レベルＢｃ，Ｂｐの関係については、式（９）〜式（１６）のように表せる。なお、Δａｃ，Δａｐ，ΔｂｃおよびΔｂｐはプロセス、ミスマッチ、電圧等によるばらつきを示す。
【００５６】
｜Ａｃ＿ｍａｘ｜＝｜Ａｃ＿ｔｙｐ｜＋｜Δａｃ｜      （９）
｜Ａｃ＿ｍｉｎ｜＝｜Ａｃ＿ｔｙｐ｜−｜Δａｃ｜      （１０）
Ｂｃ＿ｍａｘ＝Ｂｃ＿ｔｙｐ＋Δｂｃ                （１１）
Ｂｃ＿ｍｉｎ＝Ｂｃ＿ｔｙｐ−Δｂｃ                （１２）
Ａｐ＿ｍａｘ＝Ａｐ＿ｔｙｐ＋Δａｐ                （１３）
Ａｐ＿ｍｉｎ＝Ａｐ＿ｔｙｐ−Δａｐ                （１４）
Ｂｐ＿ｍａｘ＝Ｂｐ＿ｔｙｐ＋Δｂｐ                （１５）
Ｂｐ＿ｍｉｎ＝Ｂｐ＿ｔｙｐ−Δｂｐ                （１６）
ここで、直線ＬＰ群、直線ＬＣ群の傾きの勾配を大きくすると、上述した検知温度（最小値）から検知温度（最大値）までの範囲が減少するため、温度検出ばらつきを低減できる。したがって、具体的には温度係数Ａｃ＿ｔｙｐ，Ａｐ＿ｔｙｐを大きくすることにより、温度検出ばらつきを低減できる。
【００５７】
以上説明したように、電圧ＶＰＴＡＴおよび電圧ＶＣＴＡＴを利用したオンチップ温度検出回路１００の構成をとり、ＰＴＡＴ生成回路１０１およびＣＴＡＴ生成回路１０２で用いる温度係数勾配を大きくすれば、更なる温度検出ばらつきを低減できる。
【００５８】
たとえば、図５に示したＣＴＡＴ生成回路１０１の構成を用いて、ｍ＝２（２段の直列接続）の場合について説明する。このとき電圧ＶＣＴＡＴとコレクタ電流Ｉとの関係は、ＶＴ＝ｋＢ×Ｔ／ｑを用いると、式（１７）のように表せる。なお、ｋＢはボルツマン定数、Ｔは温度、ｑは電荷、Ｉｓは飽和電流を示す。
【００５９】
ＶＣＴＡＴ＝２ＶＴ×ｌｎ（Ｉ／Ｉｓ）        （１７）
これにより、検出温度をＶＣＴＡＴの温度係数とコレクタ電流を調整することによって、任意に温度設定が容易にできる。なお、検出温度の設定温度を微調整する場合は、例えば、抵抗比（Ｒ２／Ｒ１）を変更することでも対応できる。
【００６０】
図８は、オンチップ温度検出回路１００の主要なノードでの電圧を説明するための図である。図９は、オンチップ温度検出回路１００のノイズ発生時の主要なノードでの電圧を説明するために時間軸方向を拡大した図である。
【００６１】
図８、図９を参照して、上から順に電源電圧ＶＣＣ（波形Ｗ１）、電圧ＶＣＴＡＴ（波形Ｗ２）および電圧ＶＰＴＡＴ（波形Ｗ３）、信号ＣＯＭＰ＿ＯＵＴの電圧（波形Ｗ４）、信号ＤＯＵＴ＿ｗｏ＿ＮＦの電圧（波形Ｗ５）、ノードＮ＿１１の電圧（波形Ｗ６）、ノードＮ＿１２の電圧（波形Ｗ７）、信号ＤＯＵＴの電圧（波形Ｗ８）が示されている。
ここで、電圧ＶＣＴＡＴ（波形Ｗ２）および電圧ＶＰＴＡＴ（波形Ｗ３）は、図７に示される直線ＬＰ＿ｔｙｐと直線ＬＣ＿ｔｙｐの特性を有し、検知温度ｘ＿ｔｙｐが検知温度を示し、図８では、検知温度ｘ＿ｔｙｐより少し低いＸ度での動作中にノイズが発生したものを想定している。
【００６２】
図８、図９に示すように、電圧ＶＣＣを５Ｖとして、時刻ｔ１〜時刻ｔ５の間に電圧３Ｖのノイズが発生した場合について説明する。このノイズにより、検出すべき温度変化（温度異常）が無いにも関らず、一瞬、電圧ＶＰＴＡＴが電圧ＶＣＴＡＴを超えてしまうという現象が引き起こされる。この電圧ＶＰＴＡＴと電圧ＶＣＴＡＴの電圧変化を受けて電圧比較回路１０３の出力である信号ＤＯＵＴ＿ｗｏ＿ＮＦが、波形Ｗ５に示すように、一瞬Ｈレベルに変化する。この電圧比較回路１０３の出力にノイズフィルタ回路３０１を設けない場合には、この信号ＤＯＵＴ＿ｗｏ＿ＮＦの波形Ｗ５とほぼ同様の波形が、温度検出回路の検出結果として出力される。すなわち、この電圧比較回路１０３で検出したノイズによる電圧変化を温度異常の発生と誤って検出してしまう。
【００６３】
しかしながら、この電圧比較回路１０３の出力にノイズフィルタ回路３０１を設けることにより、まず、信号ＤＯＵＴ＿ｗｏ＿ＮＦの電圧（波形Ｗ５）がＬレベルからＨレベルへ切替るときに、ノードＮ＿１１，Ｎ＿１２の電圧（波形Ｗ６，Ｗ７）が遅延回路４０２（図３）によって遅延され、誤検出を示す信号がフィルタリングされる。そして、最終的には、ＡＮＤ回路４０１での論理演算によりオンチップ温度検出回路１００の出力がノイズ発生前と同じ出力レベル（Ｌレベル）に維持される。すなわち、温度変化に起因しない電圧比較回路の温度比較結果信号の変化が温度異常検出信号として半導体装置の内部回路１０に伝達されない為、半導体装置全体として安定した動作が可能となる。
【００６４】
従って、ある設定の遅延時間（数１０μｓ）未満のノイズが印加されても、ノイズはカットされ、出力は所望のレベルが保たれる。またこの方式では、設定検出温度の精度も落とすことはない。
【００６５】
先に述べたように、異常検出信号を利用するシステムでは、一旦異常信号が発生すると、電源の遮断あるいはシステムの動作変更等が実行されてしまうので、誤検出は禁物である。この誤検出の対策として、温度検出の精度向上を考える。例えば、ＰＴＡＴ生成回路１０１およびＣＴＡＴ生成回路１０２で用いる温度係数勾配を大きくすれば、温度検出ばらつきを低減することが可能となる。一般に、自動車搭載用ＩＣのような半導体装置では、動作可能な温度幅が広く、微妙な温度変化を瞬時に検知する必要もない。むしろ、電源の遮断あるいはシステムの動作変更等の実行が必要とされるような環境温度の異常事態を確実に検知することが重要である。その為、過度に温度変化に敏感になりすぎず、かつ温度以外の要因の影響を受けにくい構成が望ましい。
【００６６】
また、通常、電圧ＶＣＴＡＴおよび電圧ＶＰＴＡＴは温度特性が逆のために、回路構成が異なる。その為、電圧ＶＣＴＡＴおよび電圧ＶＰＴＡＴの発生電圧事態にノイズに対する影響が全く同じになるような対策を施すことは容易ではない。さらに、遅延回路のＶＣＣ，ＶＳＳ両サイドに同様の定電流源、遅延用容量負荷する構成を取った場合には、内部ノードの充放電が遅いため、連続したノイズ（たとえば電圧等）が印加されると、誤検出を引き起こす恐れがある。
【００６７】
本実施の形態の半導体装置１０００は、過度に温度変化に敏感になりすぎず、かつ回路スイッチング、電源ノイズ等の影響を受けにくいオンチップ温度検出回路１００を備えた、半導体装置を得ることができる。
【００６８】
（ノイズフィルタ回路３０１の別の構成例）
図２、図３に示したように、ノイズフィルタ回路３０１は、ノイズ等で一時的に、電圧ＶＰＴＡＴが電圧ＶＣＴＡＴより大きくなるときに電圧比較回路１０３から出力されるＬレベルからＨレベルへ切替った信号ＤＯＵＴ＿ｗｏ＿ＮＦを遅延させて最終出力の信号ＤＯＵＴにフィルタ処理を行なう回路である。言い換えると、ノイズフィルタ回路３０１は、信号ＤＯＵＴ＿ｗｏ＿ＮＦの立ち上がりを遅延させる回路である。
【００６９】
ノイズフィルタ回路３０１の別の構成例として、信号ＤＯＵＴ＿ｗｏ＿ＮＦの立下がりを遅延させるノイズフィルタ回路３０１Ａも考えることができる。なお、このノイズフィルタ回路３０１Ａを利用する場合には、各信号のＨレベルとＬレベルの論理値の整合性を合わせる為に、後述する図１２に示した電圧比較回路１０３Ａを利用する必要がある。
【００７０】
図１０は、ノイズフィルタ回路３０１Ａの構成の一例を示すブロック図である。図１０を参照して、ノイズフィルタ回路３０１Ａは、ＡＮＤ回路５０１と、インバータ回路５０２Ａ，５０２Ｂと、遅延回路５０３とを含む。
【００７１】
ノイズフィルタ回路３０１Ａは、ノイズ等で一瞬、電圧ＶＰＴＡＴが電圧ＶＣＴＡＴより大きくなるときに、電圧比較回路１０３Ａから出力されるＨレベルからＬレベルへ切替った信号ＤＯＵＴ＿ｗｏ＿ＮＦを遅延させて最終出力の信号ＤＯＵＴにフィルタ処理を行なう回路である。
【００７２】
遅延回路５０３は、入力端ＩＮに接続される信号ＤＯＵＴ＿ｗｏ＿ＮＦを受け、遅延された信号が、インバータ回路５０２Ａを介して、ＡＮＤ回路４０１の第１端に接続される。
【００７３】
上述したようにＡＮＤ回路５０１の第１端は、遅延回路５０３の出力の反転信号を受け、第２端は、インバータ回路５０２Ｂを介して、信号ＤＯＵＴ＿ｗｏ＿ＮＦを受け、ＡＮＤ回路５０１の出力端ＯＵＴから信号ＤＯＵＴが出力される。
【００７４】
（遅延回路５０３の構成）
図１１は、遅延回路５０３の構成を示す図である。図１１を参照して、遅延回路４０２と比較して、遅延回路５０３を説明する。ここで、遅延回路５０３は、遅延回路４０２を構成する遅延回路ユニット６０１＿１，…，６０１＿ｎにそれぞれ対応する遅延回路ユニット７０１＿１，…，７０１＿ｎ（総称して、遅延回路ユニット７０１ともいう。）を含み、遅延回路ユニットの各々が直列接続される。なおｎは偶数で、８段の遅延回路ユニット７０１＿１〜７０１＿８で構成される遅延回路５０３が好ましい。
【００７５】
また、遅延回路ユニット７０１の各々は、同じ構成を持つことから、代表して遅延回路ユニット６０１＿１と比較して、遅延回路ユニット７０１＿１を説明する。
【００７６】
遅延回路ユニット７０１＿１と遅延回路ユニット６０１＿１との接続関係が異なる。すなわち、コンデンサＣ＿１１，Ｃ＿１２および定電流源Ｉｃｏ＿１１，Ｉｃｏ＿１２の接続関係が遅延回路ユニット７０１＿１と遅延回路ユニット６０１＿１とでは異なるため、以下に説明する。
【００７７】
具体的には、図１１に示すように、遅延回路ユニット７０１＿１の定電流源Ｉｃｏ＿１１は、トランジスタＴＮ＿１２のソースと接地電圧ＶＳＳが与えられるノードとの間に接続される。また、遅延回路ユニット７０１＿１のコンデンサＣ＿１１は、接地電圧ＶＳＳが与えられるノードとノードＮ＿１１との間に設けられる。
【００７８】
また、図１１に示すように、定電流源Ｉｃｏ＿１２は、電源電圧ＶＣＣが与えられるノードとトランジスタＴＰ＿１１のソースとの間に設けられる。また、コンデンサＣ＿１２は、ノードＮ＿１２と電源電圧ＶＣＣが与えられるノードとの間に設けられる。
【００７９】
このノードＮ＿１２に与えられる電圧が次段の遅延回路ユニット７０１＿２の入力端（図示せず）に与えられる。このようにして、信号ＤＯＵＴ＿ｗｏ＿ＮＦが遅延回路ユニット７０１の各々を通過することによって、出力される信号ＤＯＵＴは、ノイズの発生前の信号レベルと同じＨレベルの信号が出力され、ノイズの影響を防止することができる。
【００８０】
このように数段の遅延回路ユニット７０１を直列接続させることによって、信号ＤＯＵＴ＿ｗｏ＿ＮＦに数１０μｓの遅延時間が付加されるため、遅延回路ユニット６０１と同様な効果を奏する。
【００８１】
なお、このノイズフィルタ回路３０１，３０１Ａはスイッチング等による大信号ノイズに対する対策で設けられ、小信号ノイズに対しては一般的に抵抗（Ｒ）およびキャパシタ（Ｃ）を用いたローパスフィルタ等により対策する。ここで、ノイズフィルタ回路３０１，３０１Ａに設けられるＡＮＤ回路４０１，５０１は、例えば所望の電圧関係（電圧ＶＰＴＡＴ＜電圧ＶＣＴＡＴ）になったとき、ノイズフィルタの出力を即座に所望の電位にするために設けられている。
【００８２】
（電圧比較回路１０３Ａの構成）
図１２は、電圧比較回路１０３Ａの回路構成の一例を示す図である。図１２を参照して、電圧比較回路１０３Ａは、電圧比較回路１０３と比較して説明する。電圧比較回路１０３Ａは、電圧比較回路１０３のインバータ回路ＩＮＶを取り除いた以外は、電圧比較回路１０３と同じ構成である。したがって、電圧比較回路１０３Ａでは、信号ＣＯＭＰ＿ＯＵＴおよび信号ＤＯＵＴ＿ｗｏ＿ＮＦは同じ論理を持つ信号になる。また、電圧比較回路１０３Ａの構成については、上述した点以外電圧比較回路１０３の構成と同様なため、ここでは説明は繰返さない。
【００８３】
最後に、図等を用いて実施の形態を総括する。
実施の形態の半導体装置１０００は、図１に示すように、温度上昇に応じて増加する電圧を生成する増加電圧生成回路１０１と、温度下降に応じて減少する電圧を生成する減少電圧生成回路１０２と、増加電圧生成回路の出力と減少電圧生成回路の出力とを比較する比較回路１０３と、比較回路１０３の出力信号を受け、比較回路１０３の比較結果である出力信号にノイズフィルタ処理を行うノイズフィルタ回路３０１とを含む温度検出回路を備える。
【００８４】
好ましくは、増加電圧生成回路は、絶対温度に比例するＰＴＡＴ電圧を生成するＰＴＡＴ生成回路１０１を含み、減少電圧生成回路は、絶対温度に反比例するＣＴＡＴ電圧を生成するＣＴＡＴ生成回路１０２を含む。
【００８５】
さらに好ましくは、図１、図３に示すように、ノイズフィルタ回路３０１は、直列接続された複数の遅延回路ユニット６０１を含む遅延回路４０２を含み、複数の遅延回路ユニット６０１の各々は、比較回路１０３の出力信号をともにゲートに受け、直列接続される第１のトランジスタＴＰ＿１１および第２のトランジスタＴＮ＿１１と、第２のトランジスタのソースと接地電圧ＶＳＳが供給されるノードとの間に設けられる第１の定電流源Ｉｃｏ＿１１と、第１のトランジスタおよび第２のトランジスタとの接続ノードと電源電圧ＶＣＣが供給されるノードとの間に設けられる第１のコンデンサＣ＿１１と、第１のトランジスタＴＰ＿１１と第２のトランジスタＴＮ＿１１との接続ノードＮ＿１１に供給される電圧がともにゲートに供給され、直列接続される第３のトランジスタＴＰ＿１２および第４のトランジスタＴＮ＿１２と、第３のトランジスタＴＰ＿１２のソースと電源電圧ＶＣＣが供給されるノードとの間に設けられる第２の定電流源Ｉｃｏ＿１２と、第３のトランジスタおよび第４のトランジスタとの接続ノードＮ＿１２と接地電圧ＶＳＳが供給されるノードとの間に設けられる第２のコンデンサＣ＿１２とを有する。
【００８６】
また、さらに好ましくは、図１、図１１に示すように、ノイズフィルタ回路３０１は、直列接続された複数の遅延回路ユニット７０１を含む遅延回路を含み、遅延回路ユニットは、比較回路１０３の出力信号をともにゲートに受け、直列接続される第１のトランジスタＴＰ＿１１および第２のトランジスタＴＮ＿１１と、第１のトランジスタのソースと電源電圧ＶＣＣが供給されるノードとの間に設けられる第３の定電流源Ｉｃｏ＿１２と、第１のトランジスタおよび第２のトランジスタとの接続ノードＮ＿１１と接地電圧ＶＳＳが供給されるノードとの間に設けられる第３のコンデンサＣ＿１１と、第１のトランジスタＴＰ＿１１と第２のトランジスタＴＮ＿１１との接続ノードＮ＿１１に供給される電圧がともにゲートに供給され、直列接続される第３のトランジスタＴＰ＿１２および第４のトランジスタＴＮ＿１２と、第３のトランジスタＴＰ＿１２のソースと接地電圧ＶＳＳを供給するノードとの間に設けられる第４の定電流源Ｉｃｏ＿１１と、第３のトランジスタＴＰ＿１２および第４のトランジスタＴＮ＿１２との接続ノードＮ＿１２と電源電圧ＶＣＣが供給されるノードとの間に設けられる第４のコンデンサＣ＿１２とを有する。
【００８７】
好ましくは、図３に示すように、遅延回路４０２は、８段直列接続される複数の遅延回路ユニット６０１を含む。
【００８８】
好ましくは、図１１に示すように、遅延回路５０３は、８段直列接続される複数の遅延回路ユニット７０１を含む。
【００８９】
さらに好ましくは、図３に示すように、第１の定電流源Ｉｃｏ＿１１は、ゲートに接地電圧ＶＳＳより高い電圧を与え、ソースに接地電圧ＶＳＳが与えられるＮチャネルＭＯＳトランジスタを含む。
【００９０】
また、好ましくは、図３に示すように、第２の定電流源Ｉｃｏ＿１２は、ゲートに電源電圧ＶＣＣより低い電圧を与え、ソースに電源電圧ＶＣＣが与えられるＰチャネルＭＯＳトランジスタを含む。
【００９１】
好ましくは、図１１に示すように、第４の定電流源Ｉｃｏ＿１１は、ゲートに接地電圧ＶＳＳより高い電圧を与え、ソースに接地電圧ＶＳＳが与えられるＮチャネルＭＯＳトランジスタを含む。
【００９２】
また、好ましくは、図１１に示すように、第３の定電流源Ｉｃｏ＿１２は、ゲートに電源電圧ＶＣＣより低い電圧を与え、ソースに電源電圧ＶＣＣが与えられるＰチャネルＭＯＳトランジスタを含む。
【００９３】
実施の形態の半導体装置１０００を別の局面から説明すると、図１に示すように、内部回路１１０と、第１の状態から第２の状態への温度変化を検知して内部回路１１０へ検知結果信号を出力するオンチップ温度検出回路１００を備えた半導体装置１０００であって、オンチップ温度検出回路１００は、第１の温度特性を有する第１の電圧を生成する第１の電圧生成回路１０１と、第１の温度特性と異なる第２の温度特性を有する第２の電圧を生成する第２の電圧生成回路１０２と、第１の電圧および第２の電圧を比較し両者の高低関係の切り替わりを検知する電圧比較回路１０３と、第１の状態から第２の状態への温度変化に対応する電圧比較回路１０３の出力信号の論理変化の伝達を逆の論理変化の伝達より遅らせる遅延回路を備えたノイズフィルタ回路３０１とを含む。
【００９４】
好ましくは、上記の半導体装置１０００において、第１の状態は第１の電圧が第２の電圧より高く、第２の状態は第１の電圧が第２の電圧より低い。
【００９５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるべきものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９６】
また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９７】
１０００  半導体装置、１００  オンチップ温度検出回路、１０１  ＣＴＡＴ生成回路、１０２  ＰＴＡＴ生成回路、１０３，１０３Ａ  電圧比較回路、３０１，３０１Ａ  ノイズフィルタ回路、４０２，５０３  遅延回路、６０１，７０１  遅延回路ユニット、ＯＰＡ  差動増幅回路、Ｒ１，Ｒ２  抵抗。
【図１】
2013205085.tif 000003
【図２】
2013205085.tif 000004
【図３】
2013205085.tif 000005
【図４】
2013205085.tif 000006
【図５】
2013205085.tif 000007
【図６】
2013205085.tif 000008
【図７】
2013205085.tif 000009
【図８】
2013205085.tif 000010
【図９】
2013205085.tif 000011
【図１０】
2013205085.tif 000012
【図１１】
2013205085.tif 000013
【図１２】
2013205085.tif 000014