(57)【要約】【課題】少ない電流量で出力電圧の歪みを低減できるトランジスタ回路を提供する。【解決手段】エミッタまたはソースと、コレクタまたはドレインと、これらエミッタまたはソース及びコレクタまたはドレイン間の電流量を制御する電圧が印加されるベースまたはゲートと、を備え、コレクタまたはドレインが容量性負荷１０３に接続されるバイポーラトランジスタまたはＭＯＳトランジスタと、バイポーラトランジスタまたはＭＯＳトランジスタのコレクタまたはドレインに接続され、電流を供給する機能付電流源１０２と、ベースまたはゲートに入力される電圧の大きさに応じて機能付電流源１０２の電流を制御するコントロール回路１０５と、によってトランジスタ回路を構成する。【選択図】  図１
2013115489.tif 000002
【特許請求の範囲】
【請求項１】
第１の電流入出力端子と、第２の電流入出力端子と、これら第１及び第２の電流入出力端子間の電流量を制御する電圧が印加される制御端子と、を備え、前記第２の入出力端子が容量性の負荷に接続されるトランジスタと、
前記トランジスタの前記第２の電流入出力端子に接続され、当該第２の電流入出力端子に電流を供給する第１電流源と、
前記制御端子に入力される前記電圧の大きさに応じて前記第１電流源の電流を制御する制御回路と、
を備えたことを特徴とするトランジスタ回路。
【請求項２】
前記制御回路は、前記第２の電流入出力端子から出力された電流による電荷が前記容量性負荷に充電されるときよりも、前記容量性負荷から電荷が放電されるときに前記第２の電流入出力端子から出力された電流による電圧が大きくなるように、前記第１電流源の電流を制御することを特徴とする請求項１記載のトランジスタ回路。
【請求項３】
前記制御回路は、入力信号としての前記制御端子に入力される前記電圧を反転して出力する反転回路を備え、前記反転回路の出力に応じて、前記第１電流源の電流量を制御することを特徴とする請求項１または請求項２記載のトランジスタ回路。
【請求項４】
前記制御回路は、入力信号としての前記制御端子に入力される前記電圧を一の差動入力信号とした場合の他の差動入力信号に応じて、前記第１電流源の電流量を制御することを特徴とする請求項１または請求項２記載のトランジスタ回路。
【請求項５】
前記第１電流源が、前記トランジスタと同じ導電型の電流源用トランジスタを含み、
前記制御回路は、前記電流源用トランジスタの制御端子と前記他の差動入力信号が供給される端子との間に接続された容量素子と、前記電流源用トランジスタの制御端子に所定の電圧を供給する電圧源と、前記電流源用トランジスタの制御端子と前記電圧源との間に接続された抵抗素子と、を備えることを特徴とする請求項３または請求項４記載のトランジスタ回路。
【請求項６】
前記第１電流源が、前記トランジスタと同じ導電型の電流源用トランジスタを含み、
前記制御回路は、前記電流源用トランジスタの制御端子と前記他の差動入力信号が供給される端子との間に接続された容量素子と、前記電流源用トランジスタとともにカレントミラー回路を構成する制御用トランジスタと、この制御用トランジスタの電流入出力端子に電流を供給する第２電流源と、を備えることを特徴とする請求項３または請求項４記載のトランジスタ回路。
【請求項７】
前記抵抗素子は、抵抗値を変更することが可能であることを特徴とする請求項５に記載のトランジスタ回路。
【請求項８】
前記容量素子は、容量値を変更することが可能であることを特徴とする請求項５または請求項６に記載のトランジスタ回路。
【請求項９】
前記第２電流源は、前記制御用トランジスタの入力端子に供給する電流の電流量を変更することが可能であることを特徴とする請求項６に記載のトランジスタ回路。
【請求項１０】
前記電流源用トランジスタの制御端子と並列に、前記電流源用トランジスタの出力端子と接続される第３電流源をさらに含むことを特徴とする請求項６に記載のトランジスタ回路。
【請求項１１】
前記トランジスタは、バイポーラトランジスタまたはＭＯＳトランジスタであることを特徴とする請求項１〜１０のいずれか１項に記載のトランジスタ回路。
【請求項１２】
前記電流源用トランジスタは、バイポーラトランジスタまたはＭＯＳトランジスタであることを特徴とする請求項５または６に記載のトランジスタ回路。
【請求項１３】
前記制御用トランジスタは、バイポーラトランジスタまたはＭＯＳトランジスタであることを特徴とする請求項６に記載のトランジスタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ回路に関し、特に、エミッタフォロア回路、ソースフォロア回路として構成されるトランジスタ回路に関する。
【背景技術】
【０００２】
高速の入力電圧に対し、低インピーダンス負荷回路やスイッチトキャパシタ回路を駆動する有効な回路として、一般にエミッタフォロア回路、あるいはソースフォロア回路が挙げられる（例えば特許文献１参照）。エミッタフォロア回路、ソースフォロア回路は、ゲインを持たない（ゲイン≒０ｄＢ）。
ただし、エミッタフォロア回路については、入力がバイポーラトランジスタのベースに接続されることでハイインピーダンスになる。また、ソースフォロア回路については、入力がＭＯＳトランジスタのゲートに接続されることでハイインピーダンスになる。さらに、エミッタフォロア回路、ソースフォロア回路のいずれもが、トランジスタのトランスコンダクタンス（ｇｍ）で出力負荷を駆動できるため、大きな負荷を駆動する場合や高周波の信号を処理する場合でも、低消費電力で低歪みの信号を出力することが可能である。
【０００３】
図１３は、代表的なエミッタフォロア回路７００を説明するための図である。エミッタフォロア回路は、バイポーラトランジスタ７０１を含み、バイポーラトランジスタ７０１のコレクタには正電源（正電源の端子を図中に７０４の符号を付して示す）が接続されている。エミッタは、出力電圧Ｖoutに接続される。出力電圧Ｖoutの一方と負電源との間には電流源７０２が接続されてバイポーラトランジスタ７０１に電流が供給される。また、他方と負電源との間には、外部に接続される容量性の負荷を疑似的に示し、容量性負荷７０３と記す。
【０００４】
図１４は、代表的なソースフォロア回路８００を説明するための図である。ソースフォロア回路８００は、図７に示したエミッタフォロア回路７００のバイポーラトランジスタ７０１をＭＯＳトランジスタ８０１に代えた構成を有している。このため、ソースフォロア回路８００を図１４に示し、その説明を略すものとする。
エミッタフォロア回路７００、ソースフォロア回路８００の出力電圧Ｖoutの電圧は、以下の式（１）で表される。なお、式（１）中のＶbeは、バイポーラトランジスタ７０１のベース・エミッタ間電圧（ソースフォロア回路８００ではＭＯＳトランジスタ８０１のゲート、ソース間電圧）。Ｖbeはエミッタ電流とトランジスタのプロセス条件によって決まる値である。このため、エミッタ電流が一定の環境下ではＶbeが一定なので、Ｖoutの変化量は常にＶinの変化量に追随し、ＶoutはＡＣ的にＶinと同じ電圧になる。
【０００５】
Ｖout＝Ｖin−Ｖbe                …式（１）
図１５は、図１３に示したエミッタフォロア回路７００において、入力電圧Ｖinが高電圧に向かっている状態を示している。また、図１６は、エミッタフォロア回路７００において、入力電圧Ｖinが低電圧に向かっている状態を示している。以下、図１５、図１６に示したエミッタフォロア回路の動作について説明する。
【０００６】
先ず、図１５に示したように、入力電圧Ｖinが高電圧に向かう場合、バイポーラトランジスタＮＰＮ１がＯＮの状態になり、図示しない正電源の端子７０４からバイポーラトランジスタ７０１のコレクタ、エミッタを通って電荷が容量性負荷７０３にチャージされる。このときのＡＣ帯域は、バイポーラトランジスタ７０１のトランスコンダクタンス（ｇｍ）によって決まる。
【０００７】
また、図１６に示したように、入力電圧Ｖinが低電圧に向かう場合、バイポーラトランジスタ７０１はオフ状態になる。このとき、電流源７０２に流れる電流により、容量性負荷７０３に電荷がディスチャージされる。ＡＣ帯域は、電流源の電流量によって決まる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開昭５９−１６８７２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、バイポーラトランジスタ７０１のトランスコンダクタンス（ｇｍ）は、比較的大きいため、容量性負荷７０３に電荷をチャージする力がディスチャージする力よりも大きくなる。このため、エミッタフォロア回路では、出力電圧Ｖoutに歪みが発生する。
図１７（ａ）、（ｂ）は、出力電圧Ｖoutの歪みを説明するための図である。図１７（ａ）、（ｂ）の縦軸は出力電圧Ｖoutの信号レベル、横軸は時間を示している。図１７（ａ）は、入力電圧Ｖinが高電圧に向かう場合と低電圧側に向かう場合とで出力電圧Ｖoutの振幅が同じ状態になる場合を示している。図１７（ｂ）は、入力電圧Ｖinが高電圧に向かう場合と低電圧側に向かう場合とで出力電圧Ｖoutの振幅が異なる場合を示している。図１７（ｂ）に示したＶoutでは、出力電圧Ｖoutの正弦波の下半分の振幅が小さくなり、３次の高調波歪みが発生している。
【００１０】
図１７（ｂ）に示した歪みを解消するためには、エミッタフォロア回路、ソースフォロア回路のディスチャージの能力とチャージ能力とを近づける必要がある。エミッタフォロア回路、ソースフォロア回路のディスチャージ能力を高めるためには、電流源７０２から供給される電流量を多くすればよい。つまり、出力電圧Ｖoutの歪み特性とエミッタフォロア回路、あるいはソースフォロア回路全体の電流量とは、トレードオフの関係にあるといえる。
【００１１】
このようなエミッタフォロア回路、ソースフォロア回路は、いわば、チャージする力は十分であるにもかかわらず、ディスチャージする力が足りないために、トランジスタの特長（高いトランスコンダクタンスを持っていること）を最大限に利用していないと言える。
本発明は、上記した点に鑑みてなされたものであって、少ない電流量で出力電圧の歪みを低減できるエミッタフォロア回路、ソースフォロア回路として構成される、トランジスタ回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
以上の課題を解決するため、本発明のトランジスタ回路は、第１の電流入出力端子（例えばエミッタまたはソース）と、第２の電流入出力端子（例えばコレクタまたはドレイン）と、これら第１及び第２の電流入出力端子間の電流量を制御する電圧が印加される制御端子（例えばベースまたはゲート）と、を備え、前記第２の入出力端子が容量性の負荷（例えば図１に示した容量性負荷１０３）に接続されるトランジスタ（例えばバイポーラトランジスタ、またはＭＯＳトランジスタ）と、前記トランジスタの前記第２の電流入出力端子に接続され、当該第２の電流入出力端子に電流を供給する第１電流源（例えば図１に示した機能付電流源１０２）と、前記制御端子に入力される前記電圧の大きさに応じて前記第１電流源の電流を制御する制御回路（例えば図１に示したコントロール回路１０５）と、を備えたことを特徴とする。
【００１３】
また、本発明のトランジスタ回路は、上記した発明において、前記制御回路が、前記第２の電流入出力端子から出力された電流による電荷が前記容量性負荷に充電されるときよりも、前記容量性負荷から電荷が放電されるときに前記第２の電流入出力端子から出力された電流による電圧が大きくなるように、前記第１電流源の電流を制御することが望ましい。
【００１４】
また、本発明のトランジスタ回路は、上記した発明において、前記制御回路が、入力信号としての前記制御端子に入力される前記電圧を反転して出力する反転回路（例えば図２に示した反転回路３０１）を備え、この反転回路の出力に応じて、前記第１電流源の電流量を制御することが望ましい。
また、本発明のＭＯＳトランジスタは、上記した発明において、前記制御回路が、入力信号としての前記制御端子に入力される前記電圧（例えば図５に示した入力端子１０６ａから入力される電圧）を一の差動入力信号とした場合の他の差動入力信号（例えば図５に示した入力端子１０６ｂから入力される電圧）に応じて、前記第１電流源の電流量を制御することが望ましい。
【００１５】
また、本発明のトランジスタ回路は、上記した発明において、前記第１電流源が、前記トランジスタと同じ導電型の電流源用トランジスタを含み、前記制御回路は、前記電流源用トランジスタの制御端子と前記他の差動入力信号が供給される端子との間に接続された容量素子（例えば図７に示した容量素子７１２）と、前記電流源用トランジスタの制御端子に所定の電圧を供給する電圧源（例えば図７に示した電圧源７１５）と、前記電流源用トランジスタの制御端子と前記電圧源との間に接続された抵抗素子（例えば図７に示した可変抵抗素子７１４）と、を備えることが望ましい。
【００１６】
また、本発明のトランジスタ回路は、上記した発明において、前記第１電流源が、前記トランジスタと同じ導電型の電流源用トランジスタを含み、前記制御回路は、前記電流源用トランジスタの制御端子と前記他の差動入力信号が供給される端子との間に接続された容量素子と、前記電流源用トランジスタとともにカレントミラー回路を構成する制御用トランジスタ（例えば図９に示したＭＯＳトランジスタ９０３）と、この制御用トランジスタの電流入出力端子に電流を供給する第２電流源（例えば図９に示した機能付き電流源９０２）と、を備えることが望ましい。
【００１７】
また、本発明のトランジスタ回路は、上記した発明において、前記抵抗素子が、抵抗値を変更することが可能であることが望ましい。
また、本発明のトランジスタ回路は、上記した発明において、前記容量素子が、容量値を変更することが可能であることが望ましい。
また、本発明のトランジスタ回路は、上記した発明において、前記第２電流源が、前記制御用トランジスタの入力端子に供給する電流の電流量を変更することが可能であることが望ましい。
【００１８】
また、本発明のトランジスタ回路は、上記した発明において、前記電流源用トランジスタの制御端子と並列に、前記電流源用トランジスタの出力端子と接続される第３電流源をさらに含むことが望ましい。
また、本発明のトランジスタ回路は、上記した発明において、前記トランジスタは、バイポーラトランジスタまたはＭＯＳトランジスタであることが望ましい。
【００１９】
また、本発明のトランジスタ回路は、上記した発明において、前記電流源用トランジスタが、バイポーラトランジスタまたはＭＯＳトランジスタであることが望ましい。
また、本発明のトランジスタ回路は、上記した発明において、前記制御用トランジスタが、バイポーラトランジスタまたはＭＯＳトランジスタであることが望ましい。
【発明の効果】
【００２０】
上記した本発明によれば、入力電圧が低電圧側に向かう際に、エミッタフォロア（もしくはソースフォロア）回路の電流源に流す電流量を若干増やすことにより、ディスチャージする力を増やすことが可能となる。これにより、チャージする力とディスチャージする力が同じになるように調整することが出来、出力の歪みを低減することが可能となる。従来技術では電流源の電流量を増やすことでのみ歪みを抑えてきたが、本発明により、電流量を増やすことなく低歪みが実現できるため、エミッタフォロア（もしくはソースフォロア）回路全体の電力を大幅に低減することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態１のエミッタフォロア回路を説明するための図である。
【図２】本発明の実施形態１のソースフォロア回路を示した図である。
【図３】本発明の実施形態２のエミッタフォロア回路を説明するための図である。
【図４】本発明の実施形態２のソースフォロア回路を示した図である。
【図５】本発明の実施形態３のエミッタフォロア回路を説明するための図である。
【図６】本発明の実施形態３のソースフォロア回路を示した図である。
【図７】本発明の実施形態４のエミッタフォロア回路を説明するための図である。
【図８】本発明の実施形態４のソースフォロア回路を示した図である。
【図９】本発明の実施形態５のエミッタフォロア回路を説明するための図である。
【図１０】本発明の実施形態５のソースフォロア回路を示した図である。
【図１１】本発明の実施形態６のエミッタフォロア回路を説明するための図である。
【図１２】本発明の実施形態６のソースフォロア回路を示した図である。
【図１３】代表的なエミッタフォロア回路を説明するための図である。
【図１４】代表的なソースフォロア回路を説明するための図である。
【図１５】図１３に示したエミッタフォロア回路において、入力電圧Ｖinが高電圧に向かっている状態を示した図である。
【図１６】図１３に示したエミッタフォロア回路において、入力電圧Ｖinが低電圧に向かっている状態を示した図である。
【図１７】出力電圧Ｖoutの歪みを説明するための図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態１〜６のトランジスタ回路を説明する。なお、実施形態１〜６のトランジスタ回路は、いずれもエミッタフォロア回路またはソースフォロア回路として構成されている。本明細書では、エミッタフォロア回路として構成されたトランジスタ回路を、以降エミッタフォロア回路と記す。また、ソースフォロア回路として構成されたトランジスタ回路を、ソースフォロア回路と記す。
【００２３】
実施形態１〜６のエミッタフォロア回路とソースフォロア回路とは、エミッタフォロア回路がバイポーラトランジスタを含み、ソースフォロア回路がＭＯＳトランジスタを含む点で相違している。また、バイポーラトランジスタのベース（制御端子）がＭＯＳトランジスタのゲート（制御端子）に対応し、バイポーラトランジスタのコレクタ（第１の電流入出力端子または第２の電流入出力端子）がＭＯＳトランジスタのドレイン（第１の電流入出力端子または第２の電流入出力端子）に対応し、バイポーラトランジスタのエミッタ（第１の電流入出力端子または第２の電流入出力端子）がＭＯＳトランジスタのソース（第１の電流入出力端子または第２の電流入出力端子）に対応している。
【００２４】
このため、本明細書では、エミッタフォロアトランジスタ回路について説明をし、エミッタフォロア回路と他の構成が同一のソースフォロア回路については図示をし、その説明を略すものとする。
（実施形態１）
図１は、本発明の実施形態１のエミッタフォロア回路１００を説明するための図である。図１に示したエミッタフォロア回路１００は、ＮＰＮ型のバイポーラトランジスタ１０１を含んでいる。バイポーラトランジスタ１０１のベースには入力電圧Ｖinが入力されていて、入力電圧Ｖinが入力される端子１０６とバイポーラトランジスタ１０１のベースとの間にコントロール回路（図中ＣＮＴと記す）１０５が接続されている。
【００２５】
また、バイポーラトランジスタ１０１のコレクタには図示しない正電源の端子１０４が接続されている。また、バイポーラトランジスタ１０１のエミッタからは出力電圧Ｖoutが出力される。出力電圧Ｖoutの出力端子にはノード１０７ａが接続されていて、ノード１０７ａには、エミッタフォロア回路１００の外部に接続される容量性の負荷が接続されている。容量性の負荷によって生じる容量を、図１では、容量の記号を使って擬似的に示し、これを容量性負荷１０３と記す。
【００２６】
また、出力電圧Ｖoutの出力端子にはノード１０７ｂが接続され、ノード１０７ｂと負電源との間には機能付電流源１０２が接続されている。機能付電流源１０２は、供給される電流の値を変更できる、所謂可変電流源である。機能付電流源１０２によって供給される電流の値は、コントロール回路１０５によって制御されている。
コントロール回路１０５は、入力電圧Ｖinの値が上昇する（高電圧側に向かう）場合には特に動作をすることがない。このため、機能付電流源１０２には、予め定められた一定電の電流Ｉcが流れる。しかし、コントロール回路１０５は、入力電圧Ｖinの値が低下する（低電圧側に向かう）場合には、電流Ｉcよりも大きな値の電流がバイポーラトランジスタ１０１のエミッタに供給されるように、機能付電流源１０２を制御する。
【００２７】
このとき、コントロール回路１０５は、入力電圧Ｖinが上昇して容量性負荷１０３がチャージされるときに出力される出力電圧Ｖoutと同程度のＶoutが得られるように、機能付電流源１０２から供給される電流量を制御する。このようなコントロール回路１０５の制御によれば、図１１（ｂ）に示した出力電圧Ｖoutのコモンから見た上下の振幅を同じにすることができる。このため、実施形態１のエミッタフォロア回路は、出力電圧の歪みを低減することができる。
【００２８】
また、実施形態１は、上記したように、容量性負荷１０３がチャージされるときには電流量の制御を行わず、容量性負荷１０３がディスチャージされるときにのみ容量性負荷１０３がチャージされるときの出力電圧Ｖoutが得られるように機能付電流源１０２から供給される電流量を制御する。このため、実施形態１は、出力電圧の歪みを修正するにあたって電流の増加を必要最小限度に抑えることができる。
【００２９】
図２は、実施形態１のソースフォロア回路を示した図である。図２に示したソースフォロア回路は、図１に示したバイポーラトランジスタ１０１に代えてＭＯＳトランジスタ２０１を備える点で図１のエミッタフォロア回路と相違する。なお、実施形態１では、入力電圧Ｖinが低下するときに容量性負荷１０３がディスチャージされる。このため、実施形態１のＭＯＳトランジスタ２０１には、入力電圧Ｖinの低下時にコンダクタンスが低下する、ｎ型ＭＯＳトランジスタが適用される。図２においては、図１に示した構成と同様の構成については同様の符号を付し、その説明を略す。
【００３０】
以上説明した実施形態１は、エミッタフォロア回路のバイポーラトランジスタ１０１をＮＰＮ型のバイポーラトランジスタとし、ソースフォロア回路のＭＯＳトランジスタ２０１をｎ型のＭＯＳトランジスタとしている。しかし、実施形態１は、このような構成に限定されるものではない。すなわち、実施形態１は、エミッタフォロア回路にＰＮＰ型のバイポーラトランジスタを適用することもできる。また、ソースフォロア回路にｐ型のＭＯＳトランジスタを適用することもできる。
【００３１】
なお、エミッタフォロア回路にＰＮＰ型のバイポーラトランジスタを適用する場合には、入力電圧Ｖinの値が上昇する場合に、電流Ｉcよりも大きな値の電流がバイポーラトランジスタ１０１のエミッタに供給されるように、機能付電流源１０２を制御する。また、ソースフォロア回路にｐ型のバイポーラトランジスタを適用する場合には、入力電圧Ｖinの値が上昇する場合に、電流Ｉcよりも大きな値の電流がバイポーラトランジスタ１０１のソースに供給されるように、機能付電流源１０２を制御する。
【００３２】
（実施形態２）
次に、本発明の実施形態２のエミッタフォロア回路、ソースフォロア回路について説明する。図３は、実施形態２のエミッタフォロア回路３００を説明するための図である。図３において、図１に示したエミッタフォロア回路１００に含まれる構成については同様の符号を付し、その説明を一部略すものとする。
【００３３】
実施形態２のエミッタフォロア回路３００では、実施形態１のエミッタフォロア回路に加えて、入力電圧Ｖinが入力される端子とコントロール回路１０５との間に反転回路（インバータ）３０１が挿入されている。
実施形態２のエミッタフォロア回路３００においては、入力電圧Ｖinが反転されてコントロール回路１０５に入力される。コントロール回路１０５は、入力された信号を、機能付電流源１０２を制御する信号（以下、制御信号と記す）として機能付電流源１０２に入力する。
【００３４】
実施形態２では、機能付電流源１０２をバイポーラトランジスタ１０１と導電型が同じバイポーラトランジスタで構成する。そして、制御信号が、このバイポーラトランジスタのベースに入力されるものとする。このような場合、例えば、入力電圧Ｖinが低下するとき、機能付電流源１０２としてのバイポーラトランジスタのベースの電圧が高くなる。このため、実施形態２のエミッタフォロア回路では、機能付電流源１０２から供給される電流量が増加し、ディスチャージ時の出力電圧Ｖoutを高めることができる。
【００３５】
なお、実施形態２のエミッタフォロア回路は、コントロール回路１０５を、反転回路３０１を内蔵するように構成することによっても実現することができる。ただし、コントロール回路１０５の入力部分に反転回路３０１を挿入すれば、コントロール回路１０５内で信号を反転させる必要が無くなる。このため、図３に示したエミッタフォロア回路では、コントロール回路１０５内で信号を反転させる必要が無くなる。
【００３６】
図４は、実施形態２のソースフォロア回路４００を示した図である。実施形態２のソースフォロア回路４００は、バイポーラトランジスタ１０１に代えて、ＭＯＳトランジスタ２０１を備えている点でのみ図３に示したエミッタフォロア回路３００と相違する。また、図４に示したソースフォロア回路４００では、機能付電流源１０２がＭＯＳトランジスタ２０１と同じ導電型のＭＯＳトランジスタを含み、コントローラ回路１０５から出力される制御信号が、このＭＯＳトランジスタのゲートに入力されるものとする。
【００３７】
（実施形態３）
次に、本発明の実施形態３のエミッタフォロア回路、ソースフォロア回路について説明する。図５は、実施形態３のエミッタフォロア回路５００を説明するための図である。図５において、図１に示したエミッタフォロア回路１００に含まれる構成については同様の符号を付し、その説明を一部略すものとする。
【００３８】
図５に示すエミッタフォロア回路５００は、コントロール回路１０５が入力端子１０６ａと差動の入力電圧−Ｖinが入力される入力端子１０６ｂに接続されている点で図１に示したエミッタフォロア回路１００と異なっている。また、エミッタフォロア回路５００においても、機能付電流源１０２がバイポーラトランジスタ１０１と同じ導電型のバイポーラトランジスタを含み、入力電圧−Ｖinは、このバイポーラトランジスタのベースに入力するものとする。
【００３９】
実施形態３のエミッタフォロア回路５００の構成によれば、図３に示した反転回路３０１を挿入することなく、コントロール回路１０５に入力電圧Ｖinを反転した信号を入力することができる。このため、コントロール回路１０５内で信号を反転させる必要がなくなる。
図６は、実施形態３のソースフォロア回路６００を示した図である。実施形態３のソースフォロア回路６００は、バイポーラトランジスタ１０１に代えて、ＭＯＳトランジスタ２０１を備えている点でのみ図５に示したエミッタフォロア回路５００と相違する。ソースフォロア回路６００は、機能付電流源１０２がＭＯＳトランジスタ２０１と同じ導電型のＭＯＳトランジスタを含み、入力電圧−Ｖinは、このＭＯＳトランジスタのゲートに入力するものとする。
【００４０】
（実施形態４）
次に、本発明の実施形態３のエミッタフォロア回路、ソースフォロア回路について説明する。図７は、実施形態４のエミッタフォロア回路７１０を説明するための図である。図７において、図５に示したエミッタフォロア回路５００に含まれる構成については同様の符号を付し、その説明を一部略すものとする。
【００４１】
実施形態４のエミッタフォロア回路は、容量がＣpuの容量素子７１２、抵抗値が変更可能な可変抵抗素子７１４（抵抗値をＲcntと記す）、電圧がＶｂの電圧源７１５、バイポーラトランジスタ７１１を備え、図５に示した機能付電流源１０２、コントロール回路１０５を備えていない点で実施形態３のエミッタフォロア回路と相違する。実施形態４のエミッタフォロア回路では、容量素子７１２、可変抵抗素子７１４、電圧源７１５が図５に示したコントロール回路１０５の機能を持つ。また、バイポーラトランジスタ７１１が、機能付電流源１０２として機能する。
【００４２】
実施形態５のエミッタフォロア回路７１０において、入力電圧−Ｖinが入力される入力端子１０６ｂは、容量素子７１２を介してバイポーラトランジスタ７１１のベースが接続されているノード（電圧Ｖcntが印加されている）７１３と接続される。また、ノード７１３は、可変抵抗素子７１４を介して電圧源７１５に接続される。電源７１５の電圧Ｖｂの値は、バイポーラトランジスタ７１１に合わせて設定される。
【００４３】
このような実施形態４のエミッタフォロア回路７１０では、可変抵抗素子７１４の抵抗値Ｒcntを調整することにより、入力電圧−Ｖinからみた、ノード７１３におけるポール位置と位相変化とを調整し、ノード７１３における電圧Ｖcntの振幅及び位相を調整できる。
例えば、可変抵抗素子７１４の抵抗値Ｒcntを小さくすれば、ポール(エミッタフォロア回路の電圧利得の周波数に対する傾きが変化する周波数)は高周波側にシフトし、信号はより減衰し、位相はマイナス側にシフトする。入力電圧Ｖinが低下するときと、高まるときとのチャージ、ディスチャージのバランスが最適となるポールの位置（周波数）が存在する。
【００４４】
このため、実施形態４では、可変抵抗素子７１４の抵抗値Ｒcntを調節することによってポールをチャージ、ディスチャージのバランスが最適にし、出力電圧Ｖoutの歪みを最小限に抑えることが可能となる。なお、実施形態４の構成では、容量素子７１２の容量Ｃpuの容量値を変えることによってもポール位置の調整は可能である。
図８は、実施形態４のソースフォロア回路８１０を示した図である。図８に示したソースフォロア回路８１０は、エミッタフォロア回路７１０のバイポーラトランジスタ１０１に代えてＭＯＳトランジスタ２０１を備え、バイポーラトランジスタ７１１に代えてＭＯＳトランジスタ８１１を備える点のみでエミッタフォロア回路７１０と相違する。
【００４５】
（実施形態５）
次に、本発明の実施形態５のエミッタフォロア回路、ソースフォロア回路について説明する。図９は、実施形態５のエミッタフォロア回路９００を説明するための図である。図９において、図７に示したエミッタフォロア回路７１０に含まれる構成については同様の符号を付し、その説明を一部略すものとする。
【００４６】
実施形態５のエミッタフォロア回路９００は、エミッタフォロア回路７１０の可変抵抗素子７１４及び電圧源７１５を備えていない。そして、可変抵抗素子７１４、電圧源７１５の代わりに、バイポーラトランジスタ９０３と、バイポーラトランジスタ９０３のコレクタに接続される機能付電流源９０２とを備えている。バイポーラトランジスタ９０３は、カレントミラー元として使用される。
【００４７】
バイポーラトランジスタ７１１、９０３のベースに接続されたノード７１３は、バイポーラトランジスタ９０３のベースとコレクタとをショートするように、バイポーラトランジスタ９０３にダイオード接続されている。また、ノード７１３には機能付電流源９０２も接続され、電流源９０２に接続される正電源の端子を端子９０１とする。
このような実施形態５によれば、バイポーラトランジスタ９０３は、カレントミラーのミラー元として機能する。
【００４８】
また、前述した実施形態４において、入力電圧−Ｖinから見るポールが、容量素子７１２の容量Ｃpu及び可変抵抗素子７１４の抵抗値Ｒcntで決まっていた。しかし、実施形態５において、入力電圧−Ｖinから見るポールは、バイポーラトランジスタ９０３のトランスコンダクタンスｇｍ、すなわち、バイポーラトランジスタ９０３のサイズと機能付電流源９０２に流れる電流量Ｉc1によって決する。
【００４９】
つまり、実施形態５は、電流源９０２の電流Ｉc1を調整することで、入力電圧−Ｖinからみた、ノード７１３における電圧Ｖcntのポール位置と位相変化を調整し、電圧Ｖcntの振幅及び位相を調整できる。
例えば、電流Ｉc1を大きくすれば、バイポーラトランジスタ９０３のトランスコンダクタンスｇｍは大きくなり、ポールの位置は高周波側にシフトする。このとき、電圧Ｖcntはより減衰し、その位相はマイナス側にシフトする。ポールには、入力電圧Ｖinが低下するときと高まるときのチャージ、ディスチャージのバランスが最適となる位置（周波数）が存在する。このため、実施形態５では、電流源９０２の電流Ｉc1を調節し、出力電圧Ｖoutの歪みを最小限に抑えることが可能となる。
【００５０】
なお、実施形態５では、容量素子７１２の容量Ｃpuを変えることによってもポール位置の調整が可能である。
図１０は、実施形態５のソースフォロア回路１１０を示した図である。図１０に示したソースフォロア回路１１０は、図９に示したバイポーラトランジスタ１０１に代えてＭＯＳトランジスタ２０１を備え、バイポーラトランジスタ７１１に代えてＭＯＳトランジスタ８１１を備え、バイポーラトランジスタ９０３に代えてＭＯＳトランジスタ１１３を備える点でのみエミッタフォロア回路９００と相違する。
【００５１】
（実施形態６）
次に、本発明の実施形態６のエミッタフォロア回路、ソースフォロア回路について説明する。図１１は、実施形態６のエミッタフォロア回路１２０を説明するための図である。図１１において、図９に示したエミッタフォロア回路９００に含まれる構成については同様の符号を付し、その説明を一部略すものとする。
【００５２】
実施形態６のエミッタフォロア回路１２０は、出力電圧Ｖoutが出力されるノード１０７ａに、電流Ｉc2を供給する電流源１２１を並列に接続した点でのみ実施形態５のエミッタフォロア回路９００と相違する。実施形態６のエミッタフォロア回路１２０は、電流Ｉc2を供給する電流源１２１を接続したことによってチャージ、ディスチャージのバランス関係にオフセットを入れることができる。このため、実施形態５は、出力電圧Ｖoutのバランスを最適な状態に調整することが可能になる。
【００５３】
図１２は、実施形態６のソースフォロア回路１３０を示した図である。ソースフォロア回路１３０は、図１１に示したバイポーラトランジスタ１０１に代えてＭＯＳトランジスタ２０１を備え、バイポーラトランジスタ７１１に代えてＭＯＳトランジスタ８１１を備え、バイポーラトランジスタ９０３に代えてＭＯＳトランジスタ１１３を備える点でのみエミッタフォロア回路１２０と相違する。
【００５４】
以上説明した各実施形態は、例えば、各トランジスタの構成やサイズ、各コンデンサの容量及び接続位置等については本発明が理解、実施できる程度に概略的に示したものにすぎない。したがって、本発明は、以上の実施形態に限定されるものではなく、エミッタフォロア回路、ソースフォロア回路を構成するバッファ等の設計要素に合わせて、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。また、本発明の各実施形態は、バッファ単体としてではなく、例えばゲインアンプの出力バッファ部分に前述したエミッタフォロア回路、あるいはソースフォロア回路を使用することもできる。その他、各実施形態のエミッタフォロア回路、ソースフォロア回路は、様々な回路において適応可能な技術である。
【産業上の利用可能性】
【００５５】
本発明は、バッファ等を構成するエミッタフォロア回路、ソースフォロア回路に適用される。
【符号の説明】
【００５６】
１００、３００、５００、７００、９００、１２０  エミッタフォロア回路
１０１、７１１、９０３、  バイポーラトランジスタ
１０２、９０２  機能付電流源
１０３  容量性負荷
１０４  端子
１０５  コントロール回路
１０６、１０６ａ、１０６ｂ  入力端子
１０７ａ、１０７ｂ  ノード
１１０、１３０、２００、４００、６００、８１０  ソースフォロア回路
１１３、２０１、８１１  ＭＯＳトランジスタ
１２１  電流源
３０１  反転回路
７１２  容量素子
７１５  電圧源
【図１】
2013115489.tif 000003
【図２】
2013115489.tif 000004
【図３】
2013115489.tif 000005
【図４】
2013115489.tif 000006
【図５】
2013115489.tif 000007
【図６】
2013115489.tif 000008
【図７】
2013115489.tif 000009
【図８】
2013115489.tif 000010
【図９】
2013115489.tif 000011
【図１０】
2013115489.tif 000012
【図１１】
2013115489.tif 000013
【図１２】
2013115489.tif 000014
【図１３】
2013115489.tif 000015
【図１４】
2013115489.tif 000016
【図１５】
2013115489.tif 000017
【図１６】
2013115489.tif 000018
【図１７】
2013115489.tif 000019