(57)【要約】 【課題】バックオフが最小化されＣ／Ｎの良い電力増幅器とその信号ピークレベル調整方法を提供する。【解決手段】ＣＦＲ部１の入出力と、ＤＰＤ部２の出力とアンテナへ出力される信号のループバック信号とのＣＣＤＦをＣＣＤＦモニタ部１１、１３、２２、２４でそれぞれ測定し、ＣＣＤＦモニタ部２４で測定したＣＣＤＦのＰＡＰＲがＣＣＤＦモニタ部１３のそれよりも狭くならないようにピーク設定部１４と、ピーク調整部１２を制御する。【選択図】  図１
2013115594.tif 000002
【特許請求の範囲】
【請求項１】
高速デジタル変調信号の入力信号のピークレベルを制限して出力するＣＦＲ手段と、前記レベル制限された信号にＤＰＤを施すＤＰＤ手段とを備えて、前記入力信号を電力増幅する電力増幅器において、
ピーク値を制限する制御情報が入力され、それに従って前記高速デジタル変調信号のピークレベルを制限して出力するＣＦＲ手段と、
前記ＣＦＲ手段から出力される信号が入力され、その入力信号にＤＰＤを施して出力するか、または前記施すＤＰＤを調整する補償情報を入力して更にＤＰＤを施して出力するＤＰＤ手段と、
前記ＤＰＤを施された信号が入力され、その入力信号を電力増幅して出力する終段増幅部と、
前記ＣＦＲ手段の入力および出力と、前記ＤＰＤ手段の出力と、前記終段増幅部の出力の各ＣＣＤＦを測定した結果をそれぞれＰＡＰＲをパラメータとしてプロットしたデータにして出力するＣＣＤＦモニタ手段と、
前記各プロットしたデータが入力され、入力される各プロットデータを前記終段増幅部の出力のプロットデータと比較し、前記ＣＦＲ手段がカットするピークカットレベルを制限する制御情報と前記ＤＰＤ手段が前記施すＤＰＤを調整する補償情報とのうち、少なくともいずれか一つを出力することにより前記終段増幅部へ入力される信号のレベルを制御する制御手段とを
備えることを特徴とする電力増幅器。
【請求項２】
前記制御手段は、
前記終段増幅部の出力におけるプロットデータを前記ＤＰＤ手段の出力におけるプロットデータと比較して、後者よりも外側に出ている場合、それを外側に出ないように前記ピークレベルを下げる制御情報か、または、利得を上げる様に前記施すＤＰＤを調整する補償情報のいずれかを出力する事を特徴とする請求項１記載の電力増幅器。
【請求項３】
高速デジタル変調信号が入力されるＣＦＲ手段と、ＣＣＤＦモニタ手段と、前記ＣＦＲ手段から出力された信号にＤＰＤを施すＤＰＤ手段と、終段増幅部と、制御手段とを備え、前記高速デジタル変調信号を電力増幅する電力増幅器の増幅制御方法において、
前記ＣＦＲ手段は、
前記制御手段から入力されるピーク値を制限する制御情報に従って前記高速デジタル変調信号のピークレベルを制限して出力し、
前記ＣＦＲ手段から出力される信号が入力される前記ＤＰＤ手段は、
その入力される信号にＤＰＤを施して出力するか、または前記制御手段から入力されて前記施すＤＰＤを調整する補償情報に従って更にＤＰＤを施して出力し、
前記ＤＰＤを施された信号が入力される前記終段増幅部は、その入力された信号を電力増幅して出力し、
前記ＣＣＤＦモニタ手段は、
前記ＣＦＲ手段の入力および出力と、前記ＤＰＤ手段の出力と、前記終段増幅部の出力の各ＣＣＤＦを測定した結果をそれぞれＰＡＰＲをパラメータとしてプロットしたデータにして出力し、
前記各プロットしたデータが入力される前記制御手段は、
入力される各プロットデータを前記終段増幅部の出力のプロットデータと比較し、前記ＣＦＲ手段がカットするピークカットレベルを制限する制御情報と前記ＤＰＤ手段が前記ＤＰＤを調整する補償情報とのうち、少なくともいずれか一つを出力することにより前記終段増幅部へ入力される信号のレベルを制御することを特徴とする電力増幅器の増幅制御方法。
【請求項４】
前記制御手段は、
前記終段増幅部の出力におけるプロットデータを前記ＤＰＤ手段の出力におけるプロットデータと比較して、後者よりも外側に出ている場合、それを外側に出ないように前記ピークレベルを下げる制御情報か、または、利得を上げる様に前記ＤＰＤを調整する補償情報のいずれかを出力する事を特徴とする請求項３記載の電力増幅器の増幅制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、移動通信等の無線送信局の電力増幅器および増幅制御方法に関する。
【背景技術】
【０００２】
近年、ＬＴＥなどの携帯電話システムやＷｉＭＡＸに代表される移動通信の無線ブロードバンドで採用されているＯＦＤＭ変調方式は、干渉に強い特性を持つので受信端末でのキャパシティ向上に大きく貢献する。一方で、複数のサブキャリアを併せ持つことによる平均信号レベルに対するピーク信号レベル（ＰＡＰＲ：Peak to Average Power Ratio）の増大により、基地局送信機の電力増幅器に高いリニアリティが要求され、基地局送信機の消費電力を増大させている。
【０００３】
電力増幅器の大出力時非線形領域においては、信号レベルが低下、もしくはクリップされ、リニアリティが低下する。そのため電力増幅器へ入力されるピーク信号レベルを事前に抑圧する機能（ＣＦＲ：Crest Factor Reduction）を搭載し、ＤＰＤ（Digital Pre-distortion：デジタル予歪）処理と組合せて電力増幅器の歪みを補償する高効率化およびリニアリティの確保を図る技術が生まれている（例えば、特許文献１。）。
【０００４】
また、ＤＰＤ処理においては、電力増幅器で生じる非線形特性を推定し、その逆特性を出力するため、入力信号よりも高いピークを持つデジタル信号にして補正入力するのが一般的である。
【０００５】
このためＤＰＤ処理回路が出力するピークレベルは電力増幅器の非線形特性が強いほどに高くなるので出力信号が飽和しない最大値（以下、０ｄＢＦＳと呼ぶ。）を超えないようにバックオフ量が設定される。
【０００６】
このバックオフ量はＰＡＰＲと電力増幅器のリニアリティ・利得変動、および量産時のばらつきや環境変動要因などを考慮した設計マージンを含めて決められ、０ｄＢＦＳに対して過剰なマージンとなっていることも多かった。
【０００７】
マージンが増えると、デジタル回路部においては低信号レベルでそのマージン相当分の信号ダイナミックレンジに相当するビット数が消費される結果、Ｃ／Ｎが劣化し、基地局送信機の品質を計るバロメータであるＥＶＭ（Error Vector Magnitude）特性などを低下させる問題が有った。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０―１６６４５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来の電力増幅器では、ピーク出力に対するバックオフを設けることにより生じるマージンからデジタル処理の有効ビット数が消費されＣ／Ｎが劣化する問題があった。
【００１０】
本発明が解決しようとする課題は、バックオフを最小化するＣ／Ｎの良い電力増幅器とその信号ピークレベル調整方法を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本実施形態の電力増幅器は、高速デジタル変調信号の入力信号のピークレベルを制限して出力するＣＦＲ手段と、前記レベル制限された信号にＤＰＤを施すＤＰＤ手段とを備えて、前記入力信号を電力増幅する電力増幅器において、ピーク値を制限する制御情報が入力され、それに従って前記高速デジタル変調信号のピークレベルを制限して出力するＣＦＲ手段と、前記ＣＦＲ手段から出力される信号が入力され、その入力信号にＤＰＤを施して出力するか、または前記施すＤＰＤを調整する補償情報を入力して更にＤＰＤを施して出力するＤＰＤ手段と、前記ＤＰＤを施された信号が入力され、その入力信号を電力増幅して出力する終段増幅部と、前記ＣＦＲ手段の入力と、出力と、前記ＤＰＤ手段の出力と、前記終段増幅部の出力の各ＣＣＤＦを測定した結果をそれぞれＰＡＰＲをパラメータとしてプロットしたデータにして出力するＣＣＤＦモニタ手段と、前記各プロットしたデータが入力され、入力される各プロットデータを前記終段増幅部の出力のプロットデータと比較し、前記ＣＦＲ手段がカットするピークカットレベルを制限する制御情報と、前記ＤＰＤ手段が前記施すＤＰＤを調整する補償情報とのうち少なくともいずれか一つを出力することにより前記終段増幅部へ入力される信号のレベルを制御する制御手段とを備えることを特徴とする。
【００１２】
また、本発明の電力増幅器の増幅制御方法は、高速デジタル変調信号が入力されるＣＦＲ手段と、ＣＣＤＦモニタ手段と、前記ＣＦＲ手段から出力された信号にＤＰＤを施すＤＰＤ手段と、終段増幅部と、制御手段とを備え、前記高速デジタル変調信号を電力増幅する電力増幅器の増幅制御方法において、前記ＣＦＲ手段は、前記制御手段から入力されるピーク値を制限する制御情報に従って前記高速デジタル変調信号のピークレベルを制限して出力し、前記ＣＦＲ手段から出力される信号が入力される前記ＤＰＤ手段は、その入力される信号にＤＰＤを施して出力するか、または前記制御手段から入力されて前記施すＤＰＤを調整する補償情報に従って更にＤＰＤを施して出力し、前記ＤＰＤを施された信号が入力される前記終段増幅部は、その入力された信号を電力増幅して出力し、前記ＣＣＤＦモニタ手段は、前記ＣＦＲ手段の入力と、出力と、前記ＤＰＤ手段の出力と、前記終段増幅部の出力の各ＣＣＤＦを測定した結果をそれぞれＰＡＰＲをパラメータとしてプロットしたデータにして出力し、前記各プロットしたデータが入力される前記制御手段は、入力される各プロットデータを前記終段増幅部の出力のプロットデータと比較し、前記ＣＦＲ手段がカットするピークカットレベルを制限する制御情報と、前記ＤＰＤ手段が前記ＤＰＤを調整する補償情報とのうち少なくともいずれか一つを出力することにより前記終段増幅部へ入力される信号のレベルを制御することを特徴とする。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に係わる電力増幅器の動作を説明する機能ブロック図。
【図２】出力信号のマージンとデジタルビット数との関係を示す概念図。
【図３】本実施形態に係わる電力増幅器のＣＣＤＦ測定例。
【図４】本実施形態に係わる電力増幅器のピークレベル調整の処理手順を説明するフローチャート。
【図５】本実施形態の電力増幅器のＣＣＤＦと最大出力の関係を説明する図。
【図６】本実施形態の電力増幅器の動作レベル設定条件を説明する図。
【図７】ＣＣＤＦの変化を説明する図。
【図８】本実施形態の終段増幅部の利得変化時の入出力特性を示す図。
【図９】本実施形態の終段増幅器の利得変動とＣＣＤＦの関係を示す図。
【図１０】本実施形態の終段増幅部の利得シフト時の入出力特性を示す図。
【図１１】本実施形態の終段増幅部の利得低下シフト時の補正を示す図。
【図１２】本実施例のＣＣＤＦを観測して補正する場合の対応の例を示す図。
【発明を実施するための形態】
【００１４】
以下実施形態の電力増幅器を図面を参照して説明する。
【００１５】
図１は、本実施形態に係わる電力増幅器の動作を説明する機能ブロック図である。  
図１において、電力増幅器ＰＡは、高速デジタル変調信号が入力され、そのピークレベルを所定の値に調整する（以下、ピーク処理と呼ぶ。）ＣＦＲ部１、ＣＦＲ部１でピーク処理された信号を入力してＤＰＤ処理を施すＤＰＤ部２、ＤＰＤ処理されたデジタル信号をＩＦ帯のアナログ信号に変換するＤ／Ａ（デジタル／アナログ変換部）３、ＩＦ帯信号を送信電波のＲＦ信号に変換するミキサ４、終段増幅部５、アンテナ６、ＲＦ信号の一部をループバック信号として取り出すカプラ６１、ループバック信号をＩＦ帯の信号に変換するミキサ４１、ＩＦ帯の信号をＡ／Ｄ変換するＡ／Ｄ（アナログ／デジタル変換部）３１とを備える。
【００１６】
ＣＦＲ部１は、入力されるＯＦＤＭ変調信号の様な高速デジタル変調信号のＣＣＤＦ（Complementary Cumulative Distribution Function）をモニタするＣＣＤＦモニタ部１１と、ループバック信号からピーク設定情報を生成するピーク設定部１４と、それから入力されるピーク設定情報に従ってデジタル変調信号のピーク値を所定のレベルに調整するピーク調整部１２と、ピーク調整された信号のＣＣＤＦをモニタするＣＣＤＦモニタ部１３とを備えている。
【００１７】
また、ＤＰＤ部２は、ＣＦＲ部１から出力されたデジタル変調信号に所定の手順に従ってＤＰＤを施すＤＰＤ補正部２１、ＤＰＤが施された信号のＣＣＤＦをモニタするＣＣＤＦモニタ部２２、またＩＦ帯のループバック信号のＣＣＤＦをモニタするＣＣＤＦモニタ部２４と、ループバック信号から所要のＤＰＤ量を推定し、推定したＤＰＤ補正をするためのデータをＤＰＤ補正部２１へ出力するＤＰＤ信号推定部２３とを備えている。
【００１８】
これらのＣＦＲ部１とＤＰＤ部２とは、一つ、または複数のＦＰＧＡ（Field Programmable Gate Array）または、ＬＳＩなどによるデジタル処理回路で構成される。そして、更にこれらの機能、動作をする各構成を全体的に監視制御するＣＰＵ（制御処理部）７が存在する。
【００１９】
まず、本実施形態の電力増幅器ＰＡの基本動作を説明する。ＣＦＲ部１からＤＰＤ補正部２１に、はじめは、ピーク処理されていないデジタル変調信号が入力される。ＤＰＤ推定部２３は、この入力信号に対して図示されていない内部のＬＵＴ（Look Up Table）を参照し所要のＤＰＤ歪補正を行いつつ、また終段増幅部５からのループバック信号を取り込み、入出力差を最小化するよう更に補償を加えるＤＰＤを実施する。
【００２０】
ループバック信号は、ＣＣＤＦモニタ２４とピーク設定部１４とへ入力される。ピーク設定部１４は、予め設定されたレベル以上のループバック信号が入力すると、そのレベルを抑えて終段増幅部５の出力が飽和しないようにＣＦＲ処理によりピークカットを行っている。ピーク設定部１４は、このループバック信号を監視して終段増幅部５の出力が飽和しそうになった場合、入力信号のレベルを制限する信号をピーク調整部１２へ出力する。これにより、出力マージンが最小化出来るのでデジタル処理でのビットを無駄なく、すべて使用出来るので、低レベルまでデジタル信号処理をしてＣ／Ｎの改善が図れる。
【００２１】
図２は、出力信号のマージンとデジタル信号処理のビット処理数との関係を示す概念図である。  
電力増幅器では、出力飽和を防ぐためバックオフをとっている場合、図２（ａ１）の様な、マージンとして最大振幅に対してｍビットが消費される。その結果有効ビットは、例えば１６ｂｉｔ処理をしている場合は有効ビット数が１６−ｍビットしかなくなる。信号波形で見ると、図２（ｂ１）の様に、等価的にはｍビット分低い信号レベルでのノイズレベルが上昇したのと同じ事になり、Ｃ／Ｎが劣化する。
【００２２】
そこで、本実施形態のようにＣＦＲを用いてピークレベル、すなわち最大振幅を制限し、かつ制限された最大振幅値をデジタル処理のＭＳＢ（Most Significant Bit）に合わせる様にすれば、デジタル処理をしているビット数は１６ｂｉｔフルスケールが使用できるので低信号レベルのＬＳＢ(Least Significant Bit)までノイズレベルを下げることになる。言い換えれば、ＣＦＲを用いることによって、ピーク飽和を抑えるのみならず、低い信号レベルまで処理可能なのでＣ／Ｎを向上することが出来る（図２（ａ２）図２（ｂ２）参照。）。
【００２３】
次にＣＣＤＦを監視して更にＣ／Ｎを改善する動作を説明する。  
図３は、本実施形態における電力増幅器のＣＣＤＦ測定例でＣＣＤＦとＰＡＰＲとの関係を説明する図、図４は、ＣＣＤＦ測定を行いピークレベル調整をする処理手順を説明するフローチャートである。  
以下、図３、図４を参照してＣＦＲを制御する手順を説明する。  
一般に平均信号電力に対するピーク信号レベルの分布を示すものとしてＣＣＤＦ特性を描くことが多い。図１に示される電力増幅器ＰＡは、ピーク調整部１２の入力と出力、ＤＰＤ補正部２１の出力、およびＡ／Ｄ３１でデジタル変換された終段増幅部５からのループバック信号それぞれをＣＣＤＦモニタ部１１、１３、２２、２４により監視する（ステップｓ１）。
【００２４】
各ＣＣＤＦモニタが測定するＣＣＤＦ（パワー相補累積分布関数）曲線は、デジタル変調信号の高レベル・パワー統計の測定曲線である。測定曲線は、波形が所定のパワー・レベル以上にある時間で定義され、信号が所定のレベル以上になっている時間の割合を、特定のパワー・レベルの確率とする。ＣＣＤＦパワーを統計測定する信号処理は、ＦＰＧＡ等を使用したデジタル信号処理によってチャネル帯域幅内の入力信号をサンプリングし、演算処理してＣＣＤＦ測定データを図３の様に曲線データとしてプロットする。データのプロット結果は図示されないデータバス等により各ＣＣＤＦモニタからＣＰＵ７へ伝送される。ＣＰＵ７は、図１のピーク設定部１４、およびＤＰＤ推定部２３が実行する動作の制御を行う。
【００２５】
図３では、ＣＦＲの入力部のＣＣＤＦモニタ１１での測定は曲線ｃｉ、ＣＦＲの出力部のＣＣＤＦモニタ１３では曲線ｃｏの様になる。曲線ｃｏは、ＣＦＲ処理によってピークカットによって曲線ｃｉよりも内側（左）に収まる。ＣＰＵ７が内部メモリに参照データとしてこの両曲線を記憶する（ステップｓ２）。
【００２６】
ＣＣＤＦモニタ２２、２４でＤＰＤ補正後、および送信電波としてのデジタル変調信号のＣＣＤＦが同様に測定され、ＤＰＤ２の出力部と、ループバック信号の測定結果をＣＰＵ７がこれらの測定結果を曲線ｃｉ、曲線ｃｏのデータと比較する（ステップｓ３）。
【００２７】
そして、曲線ｃｏと比較して例えば、ループバック信号の測定曲線が図３（ｂ）の曲線ＣＸの様に更に曲線ｃｏよりも内側にない場合、（ステップｓ４がＮｏ。）（ここでは、ＣＣＤＦのＰＡＰＲがＣＦＲ処理時よりも狭くなると称する。）適正なＣＦＲ、ＤＰＤが掛けられ、適正なデジタル処理部出力になっている状況である。
【００２８】
なお、曲線ＣＸが曲線ｃｉと曲線ｃｏとの間に有れば理想的状態である。例えば、ＣＣＤＦモニタ部２２での測定曲線は、ＣＦＲ部１でピークがクリップされた影響や飽和に対してＤＰＤ処理により曲線ｃｉに近づく様になることもある。
【００２９】
ＣＣＤＦモニタ部２４での測定曲線が図３（ｃ）の曲線ＣＺの様に曲線ｃｏの内側に有れば（ステップｓ４がＹｅｓ。）、ＣＰＵ７はデジタル信号処理部の出力レベルが高く、ピークが設定最大値の０ｄＢＦＳを超えている可能性があると判定して、ＣＰＵ７、すなわちピーク設定部１４は、Ｄ／Ａ３への入力レベルを低く抑えるためにピーク調整部１２に対してピーク制限レベルをさげるＣＦＲの指示を行う（ステップｓ５）信号を出力する。また、ＤＰＤ推定部２３としてＤＰＤ補正部２１対して補正利得量を下げるか、または、変調信号の基準出力レベルを変更する等の平均出力レベルを低下させる指示を行う。
【００３０】
また、ＣＣＤＦモニタ部２４での測定曲線が曲線ｃｉよりも外側（右）に有る場合（ステップｓ４がＮｏ。ステップｓ６がＹｅｓ。）、すなわち、ＰＡＰＲが大きくなるとＣＰＵ７は、その補正をするため、平均出力レベルを上げる（ステップｓ７）制御をする。原因としては、マージンが生じているか、または終段増幅器５の利得が変化しているか、それともＤＰＤが過剰に行われるかのいずれか、又は複合している可能性がある。ＣＣＤＦモニタ部２４での測定曲線が曲線ｃｉの内側に来るようにＣＦＲのピークカットレベルを調整するか、または、ＤＰＤの補正を行う。
【００３１】
以下、その対応方法について説明する。
【００３２】
図５は、電力増幅器ＰＡのＣＣＤＦと最大出力の関係を説明する図、図６は、電力増幅器ＰＡの動作レベル設定条件を説明する図である。
【００３３】
図６において、電力増幅器ＰＡからの最大出力に対する余裕を１ｄＢで有るとする。ここで、終段増幅部５の出力レベルが１ｄＢ低下するポイントをＰ１ｄＢとし、Ｐ１ｄＢ＝１０ｄＢとした場合、電力増幅器ＰＡへの入力信号がＰＡＰＲ≦１１ｄＢであれば出力においてＰ１ｄＢを超えることはない。
【００３４】
従って図５において、曲線ＣＣＤＦで示される出力信号をＰＡＰＲ≦１１ｄＢの範囲で制御すればよい。このときのＣＣＤＦモニタ曲線ＣｑはＰ１ｄＢ（点線）より左側にピークポイントが来ていることがわかる。この時のＤ／Ａ３出力におけるＰＡＰＲ≦１１ｄＢであることから、図６に示される０ｄＢＦＳから１１ｄＢバックオフしたポイントに信号の平均レベルを設定することでＤ／Ａ３における最大Ｃ／Ｎを得ることができる。
【００３５】
図６において、右肩下がりの無補正特性ｃ２の曲線は、終段増幅器５自体の入出力特性である。またＤＡＣ出力ｃ１の曲線は前述の右肩下がりを補正する、ＤＰＤを施した入出力特性曲線である。この補正によりＭＳＢ、すなわち０ｄＢＦＳ迄は入出力は直線性を保ち１ｄＢの余裕を持つことになる。
【００３６】
図７は、ＣＣＤＦの変化を説明する図である。  
図７の点線部の様に以下の原因でＣＣＤＦモニタ曲線がＰ１ｄＢよりも右側に来る場合は信号の劣化が生じることが考えられる。これを以下のような制御機能を用いてＣＦＲのピークを設定し、それによりＤＡＣ出力レベルを最適化することが可能となり最適なＣ／Ｎを実現することができる。
【００３７】
ケース１．入力信号（入力モニタ信号ｃｉ）のＰＡＰＲが想定値よりも大きい場合。
【００３８】
入力信号のＰＡＰＲが想定値よりも大きい場合、ＣＦＲ部１のピーク調整部１２は、カット閾値が緩やかな特性を持つため、ピークカットし切れずにＣＦＲ部１の出力信号（出力モニタ信号ｃｏ）のＰＡＰＲが大きくなってしまうことがある。
【００３９】
理由は、移動通信基地局から入力される信号特性は、接続端末数が増えればランダム性が高まりガウス特性に近づくと考えられるが、まれに、ある相関を持った信号が生まれ、ピークが大きくなる場合があると考えられている。この場合、想定したカットレベルを超えた信号のピークレベルが、本来のＰ１ｄＢを越えてしまう。
【００４０】
ＣＰＵ７は、入力信号の平均とピーク、すなわちＣＣＤＦモニタ１１の信号ｃｉとＣＣＤＦモニタ部１３の信号ｃｏと、ＣＣＤＦモニタ部２４のＣＣＤＦモニタ信号ｃｑとを常時監視している。ＣＰＵ７は、ＣＣＤＦモニタ信号ｃｑの曲線が信号ｃｉの内側にあり、かつＰＡ１ｄＢを越えないかを監視している。
【００４１】
通常の運用ではＰＡＰＲの値は大きく変化しないが、ＣＰＵ７は、ＣＣＤＦモニタ１１の信号ｃｉの状態を継続して監視すると共に、予め想定した信号ｃｉのＰＡＰＲと比較している。例えば、１分間程度の間隔で平均を調べ標準値よりも大きくなる状態が続いた場合、ピークカットレベルを下げる制御を行う。すなわち、想定値を越えた場合、ピーク設定部１４がピーク調整部１２を制御してピークカットレベルを下げることによってＤ／Ａ３への入力信号のピーク値をＰ１ｄＢ相当値から超えないように調整することが出来る。
【００４２】
また、ＣＰＵ７は、ＣＣＤＦモニタ部１３におけるＰＡＰＲを調べ、ｃｉと比較してＰＡＰＲが下がらず所期の値の圧縮効果が無い場合も同様にピークカットレベルを下げても良い。また、ＣＰＵ７は、信号ｃｉのＰＡＰＲ、または、ＣＣＤＦモニタ部１３におけるＰＡＰＲが所期のものとなれば、デフォルトのピークカットレベルよりも下げたレベルを、元のデフォルトのピークカットレベルへ戻す処理を行う。
【００４３】
ケース２．終段増幅部５（電力増幅器ＰＡ）の利得が変化した場合。
【００４４】
図８は、終段増幅部５の利得変化時の入出力特性を示す図、図９は、利得変動とＣＣＤＦの関係を示す図である。  
図８において、終段増幅部５の利得低下時は、入出力曲線の利得低下Ｇｄで示され、出力飽和レベルが変化しない場合、入出力特性は、利得が低下する場合、傾斜が緩くなり、図９と同様に右へシフトし、一方、利得上昇時は傾斜がきつくなり左へシフトする。
【００４５】
ここでは、ＣＣＤＦを監視して利得変化を補償する第２の補償型ＤＰＤを施す方法について説明する。終段増幅部５の入力信号、出力信号のＣＣＤＦをそれぞれ監視すると、図９の様に利得低下時は、ＣＣＤＦモニタ部２４でのＣＣＤＦモニタ曲線は、ＣＤＦモニタ部２２でのＣＣＤＦ曲線、または予め標準状態として想定された基準利得Ｇａの曲線よりも利得低下Ｇｄの曲線で示されるように右へシフトする。ＣＰＵ７は、この両ＣＣＤＦ曲線を比較することにより、終段増幅部５が利得低下していることを検出する。（言うまでもないが利得増加時は、この逆となる。
【００４６】
図８（ａ）に示されるように、利得低下時は、終段増幅部５の入出力曲線は傾斜が緩く、飽和点も右へ（より大入力時に）移動する。言い換えればＰ１ｄＢも右へシフトする。ＣＰＵ７は、監視中のＣＣＤＦモニタ曲線が利得低下していると判断した場合は、利得低下補正傾斜Ｇｄｃの点線で示されるようにをＤＰＤ推定部２３のテーブルを補正して利得を上げて補正する。
【００４７】
しかし、標準入出力特性を中心として対称になるように単純に傾き補正をすると、標準状態に比べて低いレベル入力で０ｄＢＦＳに相当するデジタル信号がＤ／Ａ３に入力される。本来の高レベル入力信号が終段増幅器５が飽和する前のレベルでも増加しなくなるので電力増幅器全体としてはダイナミックレンジが低下してしまう問題が生じる。
【００４８】
この対策として、図８（ｂ）の点線で表される利得低下補正傾斜Ｇｄｃ１の様にＤＰＤ補正は、基準利得（標準状態）のＰＡ１ｄＢ相当の入力信号レベルまでは、０ｄＢＦＳに相当するデジタル信号がＤ／Ａ３に入力されないように傾きを抑えて補正量を抑えたＤＰＤ補正を行う。
【００４９】
また別の補正方法として、図８（ｂ）の利得低下補正傾斜Ｇｄｃ２の一点破線で表される様に、低入力レベルでは傾きを少なく補正し、有るレベル以上で、利得低下補正傾斜Ｇｄｃと同じ傾きで補正し、更に補正特性を右側（もしくは下側）へシフトさせ、出力が０ｄＢＦＳとなる入力レベルが基準利得と同じになるように（バイアスを加える）ＤＰＤ補正を行う。
【００５０】
すなわち、ＣＰＵ７は、ＣＣＤＦモニタ部２２とＣＣＤＦモニタ部２４との差を抽出し、その差に対応した補正データ（テーブル）をＤＰＤ推定部２３から読み出してＤＰＤ補正部２１へ出力してＤＰＤをさらに補償する。その結果、平均出力レベルが上がり、図５のＣＣＤＦモニタｃｑに相当する曲線（ピークレベル）は、Ｐ１ｄＢの点線よりも内側に来る。
【００５１】
これにより、入力レベルに対応する出力最大値ＭＳＢと飽和最大出力の適正なバックオフを保つことが出来、所定のＣ／Ｎも維持することが可能になる。
【００５２】
この結果ピークベルがＰ１ｄＢに納まるようＣＣＤＦ特性を監視して入出力特性を左へシフトさせることになる。
【００５３】
利得上下は、純粋にはこの傾斜の変化で表現されるが実際には、後述の様に低信号レベル入力では傾斜が変化し、中レベルから出力が大きい飽和点近くでは、傾斜の変化よりも入出力特性が平行シフトする場合が見られる。このＤＰＤによる利得補正を行うだけでなくピークベルがＰ１ｄＢに納まるようピークカットを併せて補助的に行うことも有効である。
【００５４】
ケース３．終段増幅器５のＰ１ｄＢが変化する場合。（飽和開始点が変化する場合。）
図１０は、本実施形態の終段増幅部の利得が低下シフト時の入出力特性、図１１は、その補正を説明する図である。  
この場合、図１０に示すように終段増幅器５の線形性が温度などの変動により、利得が低下した場合と同様にＣＣＤＦモニタ曲線がＰ１ｄＢラインを超えて右方向にシフトする場合がある（利得増加時は、上記と逆のシフト。）。
【００５５】
低信号レベルでは動作バイアスの変動により利得が変化し、中レベル以上では基準利得になるものの高レベル入力では出力飽和レベルは同じでも、利得変化時に類似して飽和開始点（Ｐ１ｄＢ）が左右に変動する。
【００５６】
図７のＣＣＤＦ特性の変動特性ｃｄの曲線と同様に、ＤＰＤ補償される前の入出力特性は、図１１（ａ）に変動特性Ｘｄで示される様に本来の特性よりも右側にシフトする。この状態は、見かけ上利得が低下する場合と同様であるのでＣＰＵは、先ずＤＰＤによる利得補正を適用する事が考えられる。
【００５７】
ケース２の様にＤＰＤ部２が、もし、図示されない終段増幅部５の出力レベルをモニタするなどの補償型ＤＰＤを行っている場合は、入力レベルに対して出力レベルが低いので見かけ上利得が下がった場合と同様の補正を行うので過剰な処理が施されてしまうことになる。
【００５８】
図１１（ａ）において、入出力特性が変動特性Ｘｄの曲線のように右側へシフトする場合、単純にＤＰＤ部２で利得補正をした場合、シフト補正曲線Ｘｄで示される補償入出力特性になる。その結果Ｄ／Ａ３への信号入力は、本来よりも大きなレベルとして入力される。
【００５９】
つまり、電力増幅器ＰＡへの入力されるデジタル変調信号は同じ入力であってもＤ／Ａ３からは増幅率が大きく増幅されると共に早めに０ｄＢＦＳへ達してしまうので出力も早めにクリッピングさてしまう。
【００６０】
これを防ぐため、この補正方法では、先のＤＰＤの補償を弱めるか打ち消すため、ピークカットレベルを下げることにより終段増幅器５への信号入力レベルを抑える。
【００６１】
この場合、ＣＰＵ７は出力、すなわちＣＣＤＦモニタ部２４からフィードバック入力される信号のＣＣＤＦモニタ信号を監視し、その情報をＣＦＲ制御部１に入力することでＣＣＤＦモニタ部２４のＰＡＰＲが想定値を超えないようにする。すなわち、ピーク設定部１４とピーク調整部１２を制御をすることによりピークカットレベルを下げる。
【００６２】
このシフト対策として、ＣＣＤＦモニタ部１３のＣＣＤＦ曲線についても予め標準曲線を定めておき、ＣＰＵ７は、その標準曲線に近づくようにＣＦＲ（ピークカットレベル）を調整しても良い。また更に、ＣＣＤＦモニタ部２２のＣＣＤＦ曲線についても予め標準曲線を定めておき、ＣＰＵ７は、その標準曲線に近づくようにしても良い。これらの処理を組み合わせて、より的確なピークカット処理とＤＰＤ補償とが可能になる。
【００６３】
これによりＤＰＤ部２が過剰な補正を行いＤ／Ａ３の出力信号がクリッピングすることを防ぐことができＤ／Ａ３出力において最適なＣ／Ｎを確保することが可能となる。
【００６４】
また、このピークカット単独の調整ではなく、図１１（ａ）から判るようにＤＰＤの補償量を抑えれば０ｄＢＦＳになる入力レベルが下がるのを防げるのでケース２のＤＰＤの調整を補助的に行うようにしても良い。更にケース２、ケース３のいずれの場合も、終段増幅器５の傾きか、シフトかの利得変動に対する対応方法である。
【００６５】
また、利得が低下するケース２のＤＰＤ補償を行う場合、終段増幅器５の出力のＣＣＤＦ曲線が更に外側へ広がる場合は、ＤＰＤ補償を優先させる代わりにケース３のピークレベルカットを優先させる制御をＣＰＵ７が行うなどの方法を組み合わせても良い。
【００６６】
ＣＣＤＦ修正方法が、ＤＰＤかまたはピークカットが好ましいかについては、終段増幅器の特性によって定まるので、各ＣＣＤＦモニタにおける変化の大きさ、パターンなど予めリファレンスとして例えば、ＤＰＤ推定部に記憶しておく。そしてパターンに対応して修正方法を予めＣＰＵ７が実行するプログラムで設定しておく事によってより理想的な補償が可能になる。
【００６７】
また、図８（ａ）、図１１（ｂ）における利得が増加した場合については、詳細な説明は、以上の説明の逆の動作を考えればよいので省略しているが、ＤＰＤ補償は、０ｄＢＦＳに対して余裕を作る動作になるのでデジタル処理部分のダイナミックレンジも安定に確保出来る。利得増幅対応にピークカットを優先するか、ＤＰＤ補償を優先するかは、利得低下対応と同じくパターンに対応して修正方法を予めＣＰＵ７が実行するプログラムで設定しておくことが好ましい。
【００６８】
図１２は、本実施例のＣＣＤＦを観測して補正する場合の対応の例を示す図である。  
ＣＰＵ７は、前述の各ＣＣＤＦモニタ値を観測し、どのケースに当たるかを予め各ケースに対応したＣＣＤＦパターンと比較照合して、どの対策を取るかを選択判定する。
【００６９】
以上述べた少なくとも一つの実施形態の電力増幅器によれば、増幅回路の入力から出力までの経路途中にＣＣＤＦモニタ手段を設け、各ポイントでのＣＣＤＦを比較してバックオフの所期値との差をなくすピーク値制御手段を持つことにより、電力増幅器が出力する信号のＣ／Ｎを改善することが可能となる。
【００７０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７１】
１  ＣＦＲ部
１１、１３、２２、２４  ＣＣＤＦモニタ部
１２  ピーク調整部
１４  ピーク設定部
２  ＤＰＤ部
２１  ＤＰＤ補正部
２３  ＤＰＤ推定部
２５  ＡＣＬＲモニタ部
３  Ｄ／Ａ（デジタル／アナログ変換部）
３１  Ａ／Ｄ（アナログ／デジタル変換部）
４、４１  ミキサ
５  終段増幅部
６  アンテナ
６１  カプラ
７  ＣＰＵ
【図１】
2013115594.tif 000003
【図２】
2013115594.tif 000004
【図３】
2013115594.tif 000005
【図４】
2013115594.tif 000006
【図５】
2013115594.tif 000007
【図６】
2013115594.tif 000008
【図７】
2013115594.tif 000009
【図８】
2013115594.tif 000010
【図９】
2013115594.tif 000011
【図１０】
2013115594.tif 000012
【図１１】
2013115594.tif 000013
【図１２】
2013115594.tif 000014