(57)【要約】【課題】可動シャッタ方式の画像表示装置の利点である高画質性能を維持しながら、画素回路の簡略化による高精細化と高信頼性化を両立させる。【解決手段】画素回路は、前記可動シャッタに対して対に設けられた第１制御電極と第２制御電極と、前記第１制御電極に前記画像信号に応じた第１制御電圧を入力するための第１制御電圧印加回路とを有し、前記第２制御電極には第２制御電圧が入力され、前記第１制御電圧印加回路は、電流端子の一端が前記信号線に接続され、ゲートが前記走査線に接続される入力トランジスタと、他端に容量制御信号が入力されるとともに、一端が前記入力トランジスタの電流端子の他端に接続され、前記入力トランジスタで取り込んだ電圧を保持する保持容量と、ゲートが前記保持容量の一端に接続され、電流端子の他端が第１制御電極に接続されるとともに、電流端子の一端に第１制御信号が入力される第１トランジスタとを有する。【選択図】図１
2013088510.tif 000002
【特許請求の範囲】
【請求項１】
機械的シャッタをそれぞれ有する複数の画素と、
前記各画素に画像信号を入力する信号線と、
前記各画素に走査電圧を入力する走査線とを備え、
前記機械的シャッタの位置を電気的に制御して画像表示を行う表示装置であって、
前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、
前記画素回路は、前記可動シャッタに対して対に設けられた第１制御電極と第２制御電極と、
前記第１制御電極に前記画像信号に応じた第１制御電圧を入力するための第１制御電圧印加回路とを有し、
前記第１制御電圧印加回路は、電流端子の一端が前記信号線に接続され、ゲートが前記走査線に接続される入力トランジスタと、
他端に容量制御信号が入力されるとともに、一端が前記入力トランジスタの電流端子の他端に接続され、前記入力トランジスタで取り込んだ電圧を保持する保持容量と、
ゲートが前記保持容量の一端に接続され、電流端子の他端が第１制御電極に接続されるとともに、電流端子の一端に第１制御信号が入力される第１トランジスタとを有し、
前記第２制御電極には第２制御電圧が入力され、
前記容量制御信号、前記第１制御信号、および、前記第２制御信号の電圧レベルを所定のタイミングで変更させて、前記機械的シャッタの位置を制御することを特徴とする表示装置。
【請求項２】
前記各画素に前記容量制御信号を入力する容量制御線と、
前記各画素に前記第１制御信号を入力する第１電極線と、
前記各画素に前記第２制御信号を入力する第２電極線と、
前記機械的シャッタに対して所定の電圧を印加するシャッタ電極線と、
前記信号線に前記画像信号を供給する信号回路と、
前記走査線に前記走査電圧を供給する走査回路と、
前記容量制御線、前記第１電極線、前記第２電極線、および、前記シャッタ電極線に、それぞれ前記容量制御信号、前記第１制御信号、前記第２制御信号、および、所定の電圧を供給する制御電極駆動回路とを備えることを特徴とする請求項１に記載の表示装置。
【請求項３】
機械的シャッタをそれぞれ有する複数の画素と、
前記各画素に第１画像信号を入力する第１信号線と、
前記各画素に第２画像信号を入力する第２信号線と、
前記各画素に走査電圧を入力する走査線とを備え、
前記機械的シャッタの位置を電気的に制御して画像表示を行う表示装置であって、
前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、
前記画素回路は、前記可動シャッタに対して対に設けられた第１制御電極と第２制御電極と、
前記第１制御電極に前記第１画像信号に応じた第１制御電圧を入力するための第１制御電圧印加回路とを有し、
前記第２制御電極に前記第２画像信号に応じた第２制御電圧を入力するための第２制御電圧印加回路とを有し、
前記第１制御電圧印加回路は、電流端子の一端が前記第１信号線に接続され、ゲートが前記走査線に接続される第１入力トランジスタと、
他端に容量制御信号が入力されるとともに、一端が前記第１入力トランジスタの電流端子の他端に接続され、前記第１入力トランジスタで取り込んだ電圧を保持する第１保持容量と、
ゲートが前記第１保持容量の一端に接続され、電流端子の他端が第１制御電極に接続されるとともに、電流端子の一端に制御信号が入力される第１トランジスタとを有し、
前記第２制御電極電圧印加回路は、電流端子の一端が前記第２信号線に接続され、ゲートが前記走査線に接続される第２入力トランジスタと、
他端に容量制御信号が入力されるとともに、一端が前記第２入力トランジスタの電流端子の他端に接続され、前記第２入力トランジスタで取り込んだ電圧を保持する第２保持容量と、
ゲートが前記第２保持容量の一端に接続され、電流端子の他端が第２制御電極に接続されるとともに、電流端子の一端に制御信号が入力される第２トランジスタとを有し、
前記容量制御信号、および、前記制御信号の電圧レベルを所定のタイミングで変更させて、前記機械的シャッタの位置を制御することを特徴とする表示装置。
【請求項４】
前記各画素に前記容量制御信号を入力する容量制御線と、
前記各画素に前記制御信号を入力する電極線と、
前記機械的シャッタに対して所定の電圧を印加するシャッタ電極線と、
前記信号線に前記第１画像信号と前記第２画像信号を供給する信号回路と、
前記走査線に前記走査電圧を供給する走査回路と、
前記容量制御線、前記電極線、および、前記シャッタ電極線に、それぞれ前記容量制御信号、前記制御信号、および、所定の電圧を供給する制御電極駆動回路とを備えることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記第１トランジスタの電流端子の他端と前記第２トランジスタの電流端子の他端は、それぞれ電極線に接続されていることを特徴とする請求項４に記載の表示装置。
【請求項６】
前記第１保持容量の他端と前記第２保持容量の他端は、それぞれ前記容量制御線に接続されていることを特徴とする請求項３に記載の表示装置。
【請求項７】
面状の光源と、
透明基板と、
前記透明基板上に設けられる遮光膜と、
前記遮光膜は、各画素に対応する光学的開口領域を有し、前記面状の光源から射出された光に対して、前記光学的開口領域以外の領域を遮光し、
前記機械的シャッタは、前記透明基板上で、光学的開口領域に対応して設けられていることを特徴とする請求項１または請求項３に記載の表示装置。
【請求項８】
前記各トランジスタは、半導体層が多結晶シリコン薄膜で構成されるトランジスタであることを特徴とする請求項１または請求項３に記載の表示装置。
【請求項９】
前記各トランジスタは、半導体層がアモルファスシリコン薄膜で構成されるトランジスタであることを特徴とする請求項１または請求項３に記載の表示装置。
【請求項１０】
前記各トランジスタは、半導体層が酸化物薄膜を用いて構成されるトランジスタであることを特徴とする請求項１または請求項３に記載の表示装置。
【請求項１１】
前記シャッタ電圧印加回路は、所定のタイミングで高電圧印加状態と低電圧印加状態を切替えることを特徴とする請求項１または請求項３に記載の表示装置。
【請求項１２】
前記信号線は並行に２本ずつ配置されており、
前記信号線の延長方向に隣接した２個の画素の入力トランジスタのゲートは共通に接続され、かつこれらの２個の画素の入力トランジスタの電流端子の一端は並行に２本ずつに配置されたそれぞれの信号線に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項１３】
前記信号線の延長方向に隣接した２個の画素の保持容量の他端は共通に接続され、かつこれらの２個の画素の入力トランジスタのゲートが共通に接続されないことを特徴とする請求項１２に記載の表示装置。
【請求項１４】
前記第１信号線、および前記第２信号線は並行に２本ずつ配置されており、
前記第１信号線の延長方向に隣接した２個の画素の第１入力トランジスタのゲートは共通に接続され、かつこれらの２個の画素の第１入力トランジスタの電流端子の一端は並行に２本ずつに配置されたそれぞれの第１信号線に接続されており、
前記第２信号線の延長方向に隣接した２個の画素の第２入力トランジスタのゲートは共通に接続され、かつこれらの２個の画素の第２入力トランジスタの電流端子の一端は並行に２本ずつに配置されたそれぞれの第２信号線に接続されていることを特徴とする請求項３に記載の表示装置。
【請求項１５】
前記第１信号線の延長方向に隣接した２個の画素の第１保持容量の他端は共通に接続され、かつこれらの２個の画素の第１入力トランジスタのゲートが共通に接続されず、
前記第２信号線の延長方向に隣接した２個の画素の第２保持容量の他端は共通に接続され、かつこれらの２個の画素の第２入力トランジスタのゲートが共通に接続されないことを特徴とする請求項１４に記載の表示装置。
【請求項１６】
アップデート線を有し、
前記第１制御電極電圧印加回路は、前記入力トランジスタの電流端子の他端と前記保持容量の一端との間に、ゲートがアップデート線に接続されるとともに、電流端子の一端が前記入力トランジスタの電流端子の他端に接続され、電流端子の他端が前記保持容量の一端に接続される転送トランジスタと、
前記入力トランジスタの電流端子の他端に一端が接続された走査容量を有することを特徴とする請求項１に記載の表示装置。
【請求項１７】
前記走査容量の他端が接地されていることを特徴とする請求項１６に記載の表示装置。
【請求項１８】
前記各画素における前記保持容量の他端に前記容量制御信号と、前記第１トランジスタの電流端子の他端に前記第２制御信号を入力する前に、前記転送トランジスタがオンとなることを特徴とする請求項１６に記載の表示装置。
【請求項１９】
アップデート線を有し、
前記第１制御電極電圧印加回路は、前記第１入力トランジスタの電流端子の他端と前記第１保持容量の一端との間に、ゲートがアップデート線に接続されるとともに、電流端子の一端が前記第１入力トランジスタの電流端子の他端に接続され、電流端子の他端が前記第１保持容量の一端に接続される第１転送トランジスタと、
前記第１入力トランジスタの電流端子の他端に一端が接続された第１走査容量を有し、  前記第２制御電極電圧印加回路は、前記第２入力トランジスタの電流端子の他端と前記第２保持容量の一端との間に、ゲートがアップデート線に接続されるとともに、電流端子の一端が前記第２入力トランジスタの電流端子の他端に接続され、電流端子の他端が前記第２保持容量の一端に接続される第２転送トランジスタと、
前記第２入力トランジスタの電流端子の他端に一端が接続された第２走査容量を有することを特徴とする請求項３に記載の表示装置。
【請求項２０】
前記第１走査容量と前記第２走査容量の他端が接地されていることを特徴とする請求項１９に記載の表示装置。
【請求項２１】
前記各画素における前記第１保持容量と前記第２保持容量の他端に前記容量制御信号と、前記第１トランジスタの電流端子の他端と前記第２トランジスタの電流端子の他端に前記制御信号を入力する前に、前記第１転送トランジスタと前記第２転送トランジスタとがオンとなることを特徴とする請求項１９に記載の表示装置。
【請求項２２】
前記各トランジスタは、ｎ型のトランジスタであり、
前記第２電圧レベルは、第１電圧レベルよりも高電位の電圧レベルであることを特徴とする請求項１または請求項３に記載の表示装置。
【請求項２３】
機械的シャッタをそれぞれ有する複数の画素と、
前記各画素に画像信号を入力する信号線と、
前記各画素に走査電圧を入力する走査線とを備え、
前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、
前記画素回路は、前記可動シャッタに対して対に設けられた第１制御電極と第２制御電極と、
前記第１制御電極に前記画像信号に応じた第１制御電圧を入力するための第１制御電圧印加回路を有し、
前記第１制御電圧印加回路は、電流端子の一端が前記信号線に接続され、ゲートが前記走査線に接続される入力トランジスタと、
他端に容量制御信号が入力されるとともに、一端が前記入力トランジスタの電流端子の他端に接続され、前記入力トランジスタで取り込んだ電圧を保持する保持容量と、
ゲートが前記保持容量の一端に接続され、電流端子の他端が第１制御電極に接続されるとともに、電流端子の一端に第１制御信号が入力される第１トランジスタとを有し、
前記第２制御電極には第２制御電圧が入力され、
前記機械的シャッタの位置を電気的に制御して画像表示を行う表示装置の駆動方法であって、
１サブフレーム期間において時刻ｔ１から時刻ｔ６の順に時間が経過するものとするとき、１サブフレーム期間内において、前記機械的シャッタに対して第２電圧レベルの電圧を印加し、
前記全ての画素の保持容量に前記画像信号に対応する電圧が保持した後の時刻ｔ１において、前記第２制御信号を、第１電圧レベルの電圧から第２電圧レベルの電圧に変化させ、時刻ｔ６において、第２電圧レベルの電圧から第１電圧レベルの電圧に変化させることにより、前記第２制御電極の電圧を、時刻ｔ１において第２電圧レベルの電圧に、時刻ｔ６において第１電圧レベルの電圧に変化させ、
前記容量制御信号を、時刻ｔ２において第１電圧レベルの電圧から第２電圧レベルの電圧に変化させ、時刻ｔ４において第２電圧レベルの電圧から第１電圧レベルの電圧に変化させるともに、前記第１制御信号を、時刻ｔ３において中間電圧レベルの電圧から第２電圧レベルの電圧に変化させ、時刻ｔ４において第２電圧レベルの電圧から第１電圧レベルの電圧に変化させ、時刻ｔ５において第１電圧レベルの電圧から中間電圧レベルの電圧に変化させることにより、前記第１制御電極の電圧を、時刻ｔ３において前記第１トランジスタをダイオードとして機能させることにより第２電圧レベルの電圧に変化させ、時刻ｔ４において前記保持容量に保持された電圧に基づき前記第１トランジスタがオンの場合に第１電圧レベルの電圧に変化させ、時刻ｔ４において前記保持容量に保持された電圧に基づき前記第１トランジスタがオフの場合に第２電圧レベルの電圧を維持させることを特徴とする表示装置の駆動方法。
【請求項２４】
前記１サブフレーム期間内に、前記機械的シャッタに対して第２電圧レベルの電圧を印加する代わりに、前記機械的シャッタに対して第１電圧レベルの電圧を印加し、
時刻ｔ１において、前記第２制御信号を、第２電圧レベルの電圧から第１電圧レベルの電圧に変化させ、時刻ｔ６において、第１電圧レベルの電圧から第２電圧レベルの電圧に変化させることにより、前記第２制御電極の電圧を、時刻ｔ１において第１電圧レベルの電圧となし、時刻ｔ６において第２電圧レベルの電圧とすることを特徴とする請求項２３に記載の表示装置の駆動方法。
【請求項２５】
機械的シャッタをそれぞれ有する複数の画素と、
前記各画素に第１画像信号を入力する第１信号線と、
前記各画素に第２画像信号を入力する第２信号線と、
前記各画素に走査電圧を入力する走査線とを備え、
前記機械的シャッタの位置を電気的に制御して画像表示を行う表示装置であって、
前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、
前記画素回路は、前記可動シャッタに対して対に設けられた第１制御電極と第２制御電極と、
前記第１制御電極に前記第１画像信号に応じた第１制御電圧を入力するための第１制御電圧印加回路とを有し、
前記第２制御電極に前記第２画像信号に応じた第２制御電圧を入力するための第２制御電圧印加回路とを有し、
前記第１制御電圧印加回路は、電流端子の一端が前記第１信号線に接続され、ゲートが前記走査線に接続される第１入力トランジスタと、
他端に容量制御信号が入力されるとともに、一端が前記第１入力トランジスタの電流端子の他端に接続され、前記第１入力トランジスタで取り込んだ電圧を保持する第１保持容量と、
ゲートが前記第１保持容量の一端に接続され、電流端子の他端が第１制御電極に接続されるとともに、電流端子の一端に制御信号が入力される第１トランジスタとを有し、
前記第２制御電極電圧印加回路は、電流端子の一端が前記第２信号線に接続され、ゲートが前記走査線に接続される第２入力トランジスタと、
他端に容量制御信号が入力されるとともに、一端が前記第２入力トランジスタの電流端子の他端に接続され、前記第２入力トランジスタで取り込んだ電圧を保持する第２保持容量と、
ゲートが前記第２保持容量の一端に接続され、電流端子の他端が第２制御電極に接続されるとともに、電流端子の一端に制御信号が入力される第２トランジスタとを有し、
前記機械的シャッタの位置を電気的に制御して画像表示を行う表示装置の駆動方法であって、
１サブフレーム期間において時刻ｔ１から時刻ｔ４の順に時間が経過するものとするとき、１サブフレーム期間内において、前記機械的シャッタに対して第２電圧レベルの電圧を印加し、
前記全ての画素の保持容量に前記画像信号に対応する電圧が保持した後の時刻ｔ１において、前記容量制御信号を、第１電圧レベルの電圧から第２電圧レベルの電圧に変化させ、時刻ｔ３において第２電圧レベルの電圧から第１電圧レベルの電圧に変化させるとともに、前記制御信号を時刻ｔ２において中間電圧レベルの電圧から第２電圧レベルの電圧に変化させ、時刻ｔ３において第２電圧レベルの電圧から第１電圧レベルの電圧に変化させ、時刻ｔ４において、第１電圧レベルの電圧から中間電圧レベルの電圧に変化させることにより、前記第１制御電極の電圧を、時刻ｔ２において前記第１トランジスタをダイオードとして機能させることにより第２電圧レベルの電圧に変化させ、時刻ｔ３において前記第１保持容量に保持された電圧に基づき前記第１トランジスタがオンの場合に第１電圧レベルの電圧に変化させ、時刻ｔ３において前記第１保持容量に保持された電圧に基づき前記第１トランジスタがオフの場合に第２電圧レベルの電圧を維持させ、
前記第２制御電極の電圧を、時刻ｔ２において前記第２トランジスタをダイオードとして機能させることにより第２電圧レベルの電圧に変化させ、時刻ｔ３において前記第２保持容量に保持された電圧に基づき前記第２トランジスタがオンの場合に第１電圧レベルの電圧に変化させ、時刻ｔ３において前記第２保持容量に保持された電圧に基づき前記第２トランジスタがオフの場合に第２電圧レベルの電圧を維持させることを特徴とする表示装置の駆動方法。
【請求項２６】
前記１サブフレーム期間内に、前記機械的シャッタに対して第２電圧レベルの電圧を印加する代わりに、前記機械的シャッタに対して第１電圧レベルの電圧を印加することを特徴とする請求項２５に記載の表示装置の駆動方法。
【請求項２７】
アップデート線を有し、
前記第１制御電極電圧印加回路は、前記入力トランジスタの電流端子の他端と前記保持容量の一端との間に、ゲートがアップデート線に接続されるとともに、電流端子の一端が  前記入力トランジスタの電流端子の他端に接続され、電流端子の他端が前記保持容量の一端に接続される転送トランジスタと、
前記入力トランジスタの電流端子の他端に一端が接続された走査容量を有し、
時刻ｔ１以前に前記転送トランジスタをオンとして、前記走査容量に保持された電圧を前記保持容量に一括して転送させることを特徴とする請求項２３または請求項２４に記載の表示装置の駆動方法。
【請求項２８】
アップデート線を有し、
前記第１制御電極電圧印加回路は、前記第１入力トランジスタの電流端子の他端と前記第１保持容量の一端との間に、ゲートがアップデート線に接続されるとともに、電流端子の一端が前記第１入力トランジスタの電流端子の他端に接続され、電流端子の他端が前記第１保持容量の一端に接続される第１転送トランジスタと、
前記第１入力トランジスタの電流端子の他端に一端が接続された第１走査容量を有し、  前記第２制御電極電圧印加回路は、前記第２入力トランジスタの電流端子の他端と前記第２保持容量の一端との間に、ゲートがアップデート線に接続されるとともに、電流端子の一端が前記第２入力トランジスタの電流端子の他端に接続され、電流端子の他端が前記第２保持容量の一端に接続される第２転送トランジスタと、
前記第２入力トランジスタの電流端子の他端に一端が接続された第２走査容量を有し、
時刻ｔ１以前に前記第１転送トランジスタをオンとして、前記第１走査容量に保持された電圧を前記第１保持容量に一括して転送させ、
時刻ｔ１以前に前記第２転送トランジスタをオンとして、前記第２走査容量に保持された電圧を前記第２保持容量に一括して転送させることを特徴とする請求項２５または請求項２６に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその駆動方法に係わり、特に、可動シャッタの位置を電気的に制御して画像表示を行う画像表示装置の画素回路に適用して有効な技術に関する。
【背景技術】
【０００２】
機械的シャッタの位置を電気的に制御して画像表示を行う画像表示装置（以下、可動シャッタ方式の画像表示装置）の画素回路としての使用方法がある。
図１４は、従来の可動シャッタ方式の画像表示装置の画素回路を示す回路図である。
以下、図１４を用いて、従来の可動シャッタ方式の画像表示装置に関して説明する。
各画素２１３には、信号線２０６が設けられており、信号線２０６と信号蓄積容量２０４とは走査スイッチ２０５で接続されている。
信号蓄積容量２０４は更にシャッタ負電圧書込み用ｎＭＯＳトランジスタ２０３のゲートに接続されており、シャッタ負電圧書込み用ｎＭＯＳトランジスタ２０３のドレインは、カスコードｎＭＯＳトランジスタ２１６、カスコードｐＭＯＳトランジスタ２１５を介して、シャッタ正電圧書込み用ｐＭＯＳトランジスタ２０２のドレインに接続されている。
各画素は、シャッタ電圧線２１１に接続された双極性シャッタ（Dual actuator shutter assembly）２０１を有しているが、二つある双極性シャッタ２０１の制御電極の内の一方は、カスコードｎＭＯＳトランジスタ２１６を介してシャッタ負電圧書込み用ｎＭＯＳトランジスタ２０３のドレインに接続されており、制御電極の他方は制御電極電圧線２０９に接続されている。
なお、信号蓄積容量２０４の他端はシャッタ電圧線２１１に接続されており、シャッタ負電圧書込み用ｎＭＯＳトランジスタ２０３のソースはシャッタ負電圧書込み用ｎＭＯＳソース電圧線２１２に接続されている。
また、シャッタ正電圧書込み用ｐＭＯＳトランジスタ２０２のゲートとドレインは、それぞれシャッタ正電圧書込み用ｐＭＯＳゲート電圧線２０７と正電圧線２０８に接続されている。さらに、カスコードｎＭＯＳトランジスタ２１６及びカスコードｐＭＯＳトランジスタ２１５のゲートはカスコードゲート電圧線２１７に接続され、走査スイッチ２０５のゲートは走査線２１０に接続されている。
なお、双極性シャッタ２０１は、遮光面上に設けられた開口に対向して設けられており、当該画像表示装置にはこのような画素２１３がマトリクス状に配列されている。
【０００３】
次に、従来の可動シャッタ方式の画像表示装置の動作について説明する。
信号線２０６に書込まれた画像信号電圧は、走査線２１０を順次走査することによって走査スイッチ２０５を介して信号蓄積容量２０４に記憶される。
次に、全画素の信号蓄積容量２０４に対する画像信号電圧の書込み走査が終了した後に、各画素において、書込まれた画像信号電圧を元に双極性シャッタ２０１の制御電極の内の一方に対して画像信号の増幅書込みを行う。即ち、まず全画素において、シャッタ正電圧書込み用ｐＭＯＳゲート電圧線２０７を所定の期間だけ低電圧にすることによって、シャッタ正電圧書込み用ｐＭＯＳトランジスタ２０２をこの期間のみオン状態にして、双極性シャッタ２０１の制御電極の内の一方の電極に、正電圧線２０８に印加されていた所定の正電圧をプリチャージする。
次に、シャッタ負電圧書込み用ｎＭＯＳソース電圧線２１２を、所定の期間だけ所定の低電圧にする。このとき、信号蓄積容量２０４に画像信号電圧として高電圧が書込まれていた画素のみが、この期間、シャッタ負電圧書込み用ｎＭＯＳトランジスタ２０３がオン状態となることにより、双極性シャッタ２０１の制御電極の内の一方の電圧はシャッタ負電圧書込み用ｎＭＯＳソース電圧線２１２に印加されている所定の低電圧に書き換えられる。
【０００４】
また、信号蓄積容量２０４に画像信号電圧として低電圧が書込まれていた画素は、この期間もシャッタ負電圧書込み用ｎＭＯＳトランジスタ２０３はオフ状態を維持するため、双極性シャッタ２０１の制御電極の内の一方の電圧は、既にプリチャージされた所定の正電圧を維持する。
このようにして双極性シャッタ２０１の制御電極の内の一方の電極に画像信号の増幅書込みを行うが、これと並行して制御電極電圧線２０９への印加電圧を制御することによって、双極性シャッタ２０１を静電的に開閉操作することができる。このように双極性シャッタ２０１で遮光面上に設けられた開口を開閉することで光の透過量を制御して、当該画像表示装置は書込まれた画像信号電圧に対応した画像を画素マトリクス上に表示することができる。
なお、前述の動作において、カスコードｎＭＯＳトランジスタ２１６及びカスコードｐＭＯＳトランジスタ２１５は、シャッタ正電圧書込み用ｐＭＯＳトランジスタ２０２及びシャッタ負電圧書込み用ｎＭＯＳトランジスタ２０３に信頼性寿命を損なうような高いドレイン電圧が印加されることを防止するために設けられたものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＵＳ  ２００８／０１７４５３２号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の可動シャッタ方式の画像表示装置の画素回路では、シャッタ正電圧書込み用ｐＭＯＳトランジスタ２０２及びシャッタ負電圧書込み用ｎＭＯＳトランジスタ２０３のドレインに対する高電圧印加に起因する信頼性劣化を回避するために、カスコードｎＭＯＳトランジスタ２１６及びカスコードｐＭＯＳトランジスタ２１５を設ける必要があった。
画像表示装置の高精細化に対応するためには画素回路の簡略化が必要になるが、従来の可動シャッタ方式の画像表示装置の画素回路では高信頼化のためにはカスコードトランジスタが不可欠であり、高精細化と高信頼性化の両立が困難であった。
即ち、低消費電力でありながら高コントラストで色再現性が良いといった、従来の可動シャッタ方式の画像表示装置の利点である高画質性能を維持しながら、更に画素回路の簡略化による高精細化と高信頼性化の両立を図ることが要望されていた。
本発明は、前述の要望に答えるためになされたものであり、本発明の目的は、可動シャッタ方式の画像表示装置の利点である高画質性能を維持しながら、画素回路の簡略化による高精細化と高信頼性化を両立させことが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）機械的シャッタをそれぞれ有する複数の画素と、前記各画素に画像信号を入力する信号線と、前記各画素に走査電圧を入力する走査線とを備え、前記機械的シャッタの位置を電気的に制御して画像表示を行う表示装置であって、前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、前記画素回路は、前記可動シャッタに対して対に設けられた第１制御電極と第２制御電極と、前記第１制御電極に前記画像信号に応じた第１制御電圧を入力するための第１制御電圧印加回路とを有し、前記第１制御電圧印加回路は、電流端子の一端が前記信号線に接続され、ゲートが前記走査線に接続される入力トランジスタと、他端に容量制御信号が入力されるとともに、一端が前記入力トランジスタの電流端子の他端に接続され、前記入力トランジスタで取り込んだ電圧を保持する保持容量と、ゲートが前記保持容量の一端に接続され、電流端子の他端が第１制御電極に接続されるとともに、電流端子の一端に第１制御信号が入力される第１トランジスタとを有し、前記第２制御電極には第２制御電圧が入力され、前記容量制御信号、前記第１制御信号、および、前記第２制御信号の電圧レベルを所定のタイミングで変更させて、前記機械的シャッタの位置を制御する。
【０００８】
（２）機械的シャッタをそれぞれ有する複数の画素と、前記各画素に第１画像信号を入力する第１信号線と、前記各画素に第２画像信号を入力する第２信号線と、前記各画素に走査電圧を入力する走査線とを備え、前記機械的シャッタの位置を電気的に制御して画像表示を行う表示装置であって、前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、前記画素回路は、前記可動シャッタに対して対に設けられた第１制御電極と第２制御電極と、前記第１制御電極に前記第１画像信号に応じた第１制御電圧を入力するための第１制御電圧印加回路とを有し、前記第２制御電極に前記第２画像信号に応じた第２制御電圧を入力するための第２制御電圧印加回路とを有し、前記第１制御電圧印加回路は、電流端子の一端が前記第１信号線に接続され、ゲートが前記走査線に接続される第１入力トランジスタと、他端に容量制御信号が入力されるとともに、一端が前記第１入力トランジスタの電流端子の他端に接続され、前記第１入力トランジスタで取り込んだ電圧を保持する第１保持容量と、ゲートが前記第１保持容量の一端に接続され、電流端子の他端が第１制御電極に接続されるとともに、電流端子の一端に制御信号が入力される第１トランジスタとを有し、前記第２制御電極電圧印加回路は、電流端子の一端が前記第２信号線に接続され、ゲートが前記走査線に接続される第２入力トランジスタと、他端に容量制御信号が入力されるとともに、一端が前記第２入力トランジスタの電流端子の他端に接続され、前記第２入力トランジスタで取り込んだ電圧を保持する第２保持容量と、ゲートが前記第２保持容量の一端に接続され、電流端子の他端が第２制御電極に接続されるとともに、電流端子の一端に制御信号が入力される第２トランジスタとを有し、前記容量制御信号、および、前記制御信号の電圧レベルを所定のタイミングで変更させて、前記機械的シャッタの位置を制御する。
【０００９】
（３）（１）または（２）において、面状の光源と、透明基板と、前記透明基板上に設けられる遮光膜と、前記遮光膜は、各画素に対応する光学的開口領域を有し、前記面状の光源から射出された光に対して、前記光学的開口領域以外の領域を遮光し、前記機械的シャッタは、前記透明基板上で、光学的開口領域に対応して設けられている。
（４）（１）ないし（３）の何れかにおいて、前記各トランジスタは、半導体層が多結晶シリコン薄膜で構成されるトランジスタ、あるいは、半導体層がアモルファスシリコン薄膜で構成されるトランジスタ、または、半導体層が酸化物薄膜を用いて構成されるトランジスタである。
（５）（１）ないし（３）の何れかにおいて、前記各トランジスタは、ｎ型のトランジスタであり、前記第２電圧レベルは、第１電圧レベルよりも高電位の電圧レベルである。
【発明の効果】
【００１０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、可動シャッタ方式の画像表示装置の利点である高画質性能を維持しながら、画素回路の簡略化による高精細化と高信頼性化を両立させことが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１の可動シャッタ方式の画像表示装置の画素回路を示す回路図である。
【図２】本発明の実施例１の可動シャッタ方式の画像表示装置の概略構成を示すブロック図である。
【図３】本発明の実施例１の可動シャッタ方式の画像表示装置の画素部の断面構造を示す断面図である。
【図４】本発明の実施例１の可動シャッタ方式の画像表示装置の動作タイミングチャート（ポラリティ：シャッタ＝高電圧）である。
【図５】本発明の実施例１の可動シャッタ方式の画像表示装置の動作タイミングチャート（ポラリティ反転：シャッタ＝低電圧）である。
【図６】本発明の実施例１の可動シャッタ方式の画像表示装置において、画像信号電圧がＬｏｗレベルの電圧（例えば、０（Ｖ））の時のＴＦＴ電極への制御信号電圧の書込みを説明するための図である。
【図７】本発明の実施例１の可動シャッタ方式の画像表示装置において、画像信号電圧がＨｉｇｈレベルの電圧（例えば、５（Ｖ））の時のＴＦＴ電極への制御信号電圧の書込みを説明するための図である。
【図８】本発明の実施例２の可動シャッタ方式の画像表示装置の画素回路を示す回路図である。
【図９】本発明の実施例３の可動シャッタ方式の画像表示装置の画素回路を示す回路図である。
【図１０】本発明の実施例４の可動シャッタ方式の画像表示装置の画素回路を示す回路図である。
【図１１】本発明の実施例４の可動シャッタ方式の画像表示装置の動作タイミングチャート（ポラリティ：シャッタ＝高電圧）である。
【図１２】本発明の実施例４の可動シャッタ方式の画像表示装置の動作タイミングチャート（ポラリティ反転：シャッタ＝低電圧）である。
【図１３】本発明の実施例５の可動シャッタ方式の画像表示装置を使用するインターネット画像表示装置の概略構成を示すブロック図である。
【図１４】従来の可動シャッタ方式の画像表示装置の画素回路を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［実施例１］
図１は、本発明の実施例１の可動シャッタ方式の画像表示装置の画素回路を示す回路図である。
図２は、本発明の実施例１の可動シャッタ方式の画像表示装置の概略構成を示すブロック図である。
図３は、本発明の実施例１の可動シャッタ方式の画像表示装置の画素部の断面構造を示す断面図である。
以下、図１〜図３を用いて、本実施例の可動シャッタ方式の画像表示装置の画素回路について説明する。
各画素１３には信号線６が設けられており、信号線６と信号蓄積容量（本願発明の保持容量）４とは走査スイッチ（本願発明の入力トランジスタ）５で接続されている。信号蓄積容量４は更にＴＦＴ電極書込みトランジスタ（本願発明の第１トランジスタ）３のゲートに接続されており、ＴＦＴ電極書込みトランジスタ３のドレインは双極性シャッタ１の二つある一方の制御電極であるＴＦＴ電極に接続されている。双極性シャッタ１の他方の制御電極であるグローバル電極は、グローバル制御線８に接続され、また双極性シャッタ１のシャッタ電極は、シャッタ電極制御線７に接続されている。
なお、信号蓄積容量４の他端は容量制御線１１に接続されており、ＴＦＴ電極書込みトランジスタ３のソースはＴＦＴ電極ソース制御線１２に、走査スイッチ５のゲートは走査線１０に接続されている。
また、前述の双極性シャッタ１は、後に図３を用いて説明するように、遮光面上に設けられた開口に対向して設けられている。
【００１３】
次に、本実施例の可動シャッタ方式の画像表示装置の画素周辺回路について説明する。
図２に示すように、マトリクス状に配列された画素１３が表示領域を構成しており、画素１３には列方向に信号線６と、グローバル制御線８が、行方向に走査線１０、容量制御線１１、シャッタ電極制御線７、ＴＦＴ電極ソース制御線１２が設けられている。
表示領域の周辺で、信号線６の一端は画像信号電圧書込み回路１４に接続されており、グローバル制御線８、容量制御線１１、シャッタ電極制御線７、ＴＦＴ電極ソース制御線１２の一端はそれぞれ制御電極駆動回路１６に接続されている。また走査線１０の一端は走査回路１５に接続されている。
なお、図２は簡単のために表示領域を画素数が４×３画素のマトリクスで記載しているが、本発明の開示する技術思想が特に画素数を制限するものではないことは明らかである。
【００１４】
次に、本実施例の可動シャッタ方式の画像表示装置の画素部断面構造について説明する。
図３に示すように、ガラス基板３９上には、多結晶シリコン薄膜３１、高濃度ｎ型不純物をドープした多結晶シリコン薄膜（３０，３２）、ゲート絶縁膜３３、高融点金属からなるゲート電極３５、ソース電極３７、ドレイン電極３６とから構成される多結晶シリコン薄膜トランジスタが設けられており、これはＴＦＴ電極書込みトランジスタ３に対応するものである。
更にガラス基板３９上には、絶縁保護膜３４を挟んでソース電極３７、ドレイン電極３６と同じＡｌ配線層でシャッタ電極制御線７、グローバル制御線８の一部が形成されており、これらはシリコンナイトライドと有機材料の多層膜からなる保護膜３８によって覆われている。
保護膜３８上には、シャッタ電極２６と、ＴＦＴ電極２７、グローバル電極２５の２つの制御電極を有する双極性シャッタ１が設けられており、シャッタ電極２６はシャッタ電極制御線７に、ドレイン電極３６はＴＦＴ電極２７に、グローバル制御線８はグローバル電極２５に、それぞれコンタクトホールを介して接続されている。またこれらシャッタ電極２６と、二つの制御電極であるＴＦＴ電極２７、グローバル電極２５は、互いに接触した際の短絡防止のために、表面には絶縁膜が形成されている。
【００１５】
ここで、シャッタ電極２６は、シャッタ電極２６に入力される電圧と、ＴＦＴ電極２７、グローバル電極２５に入力される電圧との相対関係による電界でその位置が制御されるため、図３には破線を用いてその可動範囲も開示している。
また、図３には記載されていないが、画素１３内に設けられたその他のトランジスタも、同様に多結晶シリコン薄膜トランジスタで構成されている。これらの多結晶シリコン薄膜トランジスタは、公知のエキシマレーザアニーリングプロセス等を用いて形成することができる。
シャッタ電極２６に対してガラス基板３９と反対側には、Ｒ（赤）Ｇ（緑）Ｂ（青）の３色の独立ＬＥＤ光源からなる光源４２を有する導光板２２が設けられている。
導光板２２の両面には反射膜（２１，２３）と、更に反射膜２３の上には黒色膜２４が設けられている。反射膜（２１，２３）はＡｇやＡｌなどの金属膜で、黒色膜２４は金属酸化膜や、ポリイミド樹脂等にカーボンブラック、チタンブラック等の顔料粒子を適切に分散させることで形成することができる。
ここで、反射膜２３及び黒色膜２４には図３に示すように、シャッタ電極２６に対応する位置に開口が設けられており、光源４２から射出されて導光板２２を伝播した光４１の一部が、この開口から射出されるように構成されている。また黒色膜２４は、外光の反射を防ぐために設けられたものである。
【００１６】
次に、図４〜図７を用いて、本実施例の可動シャッタ方式の画像表示装置の動作について説明する。
まず、図１に示す本実施例の画素回路の動作について説明する。
図４、図５は、本発明の実施例の可動シャッタ方式の画像表示装置の画素回路の動作タイミングチャートであり、横軸に時間を取って、縦軸に各部分の電圧を示したものである。図４ではシャッタ電極制御線７は常に高電圧Ｖｈ（例えば、２０（Ｖ））、図５では常に０（Ｖ）であるが、これは双極性シャッタ１の駆動電圧の反転（ポラリティ反転）動作に対応したものである。
本実施例の画像表示装置は、フルカラーの８ｂｉｔ階調をシャッタの開閉で表現するために、１フレームを８×ＲＧＢ＝２４以上のサブフレームに分割し、光源４２の発光にサブフレーム毎に時間重みを持たせて、シャッタ電極２６の開閉で外部への発光を制御するＰＷＭ（Pulse Width Modulation）駆動を行うが、このとき所定のサブフレーム毎にポラリティ反転駆動を行い、双極性シャッタ１の 電極の劣化を回避する。
また、特に最下段に記載した双極性シャッタ１のＴＦＴ電極２７の電圧値に関しては、画像信号によって約０（Ｖ）と約Ｖｈ（正確にはＶｈ、またはＶｈ−Ｖｔｈ、ＶｔｈはＴＦＴ電極書込みトランジスタ３のしきい値電圧）の２値を取るため、図面を判り易くするために前者を実線、後者を破線で示している。
【００１７】
まずポラリティ（シャッタ＝高電圧）における動作を説明する。
図４はポラリティ（シャッタ＝高電圧）における動作タイミングチャートである。
（１）時刻（ｔ１）まで
この期間には、画素に対する画像信号電圧の書込みが行われている。グローバル制御線８、容量制御線１１は０（Ｖ）であり、ＴＦＴ電極ソース制御線１２には中間電圧Ｖｍ（例えば５（Ｖ））が印加されている。走査線１０は行毎に順次走査され、選択された走査スイッチ５が一時的にターンオンすることによって、信号電圧が順に信号蓄積容量４に書込まれる。信号電圧は、例えば、５（Ｖ）または０（Ｖ）であるが、この期間はＴＦＴ電極ソース制御線１２には、５（Ｖ）の中間電圧Ｖｍが印加されているため、ＴＦＴ電極書込みトランジスタ３がターンオンすることはない。
（２）時刻（ｔ１）から時刻（ｔ２）
この期間にはグローバル制御線８の電圧が高電圧Ｖｈ（例えば、２０（Ｖ））に変化する。シャッタ電極２６は常時高電圧Ｖｈ（例えば２０（Ｖ））であるから、これによって時刻（ｔ１）まで、シャッタ電極２６がグローバル電極２５に引き寄せられていた場合は、シャッタ電極２６はグローバル電極２５から離れる方向に移動する。なお、時刻（ｔ１）までシャッタ電極２６がＴＦＴ電極２７に引き寄せられていた場合は、特に変化は生じない。
【００１８】
（３）時刻（ｔ２）から時刻（ｔ３）まで
容量制御線１１を高電圧Ｖｈ（例えば、２０（Ｖ））に向けてスイープ開始する。
（４）時刻（ｔ３）から時刻（ｔ４）まで
容量制御線１１の電圧が中間電圧Ｖｍ（例えば、５（Ｖ））に達すると同時に、ＴＦＴ電極ソース制御線１２も高電圧Ｖｈ（例えば、２０（Ｖ））に向けてスイープ開始する。  これにより、容量制御線１１とＴＦＴ電極ソース制御線１２の電圧は、同時に、高電圧Ｖｈ（例えば、２０（Ｖ））に達し、この後停止する。
この操作により、ＴＦＴ電極２７の電圧も上昇し、後述のように当該画素の信号蓄積容量４に５（Ｖ）が書込まれていた場合は高電圧Ｖｈ（例えば、２０（Ｖ））に達し、０（Ｖ）が書込まれていた場合は、Ｖｈ−Ｖｔｈ（ＶｔｈはＴＦＴ電極書込みトランジスタ３のしきい値電圧）に収束する。
これによって、時刻（ｔ２）までシャッタ電極２６がＴＦＴ電極２７に引き寄せられていた場合は、シャッタ電極２６はＴＦＴ電極２７から離れる方向に移動する。
（５）時刻（ｔ４）から時刻（ｔ５）まで
容量制御線１１及びＴＦＴ電極ソース制御線１２を同時に０（Ｖ）にスイープし、その後停止させる。この操作により、ＴＦＴ電極２７の電圧は、後述のように当該画素の信号蓄積容量４に５（Ｖ）が書込まれていた場合は０（Ｖ）に低下し、０（Ｖ）が書込まれていた場合はＶｈ−Ｖｔｈ（ＶｔｈはＴＦＴ電極書込みトランジスタ３のしきい値電圧）で保持される。
【００１９】
（６）時刻（ｔ５）から時刻（ｔ６）まで
容量制御線１１及びＴＦＴ電極ソース制御線１２は０（Ｖ）で停止するが、この期間に当該画素の信号蓄積容量４に５（Ｖ）が書込まれていた場合は、シャッタ電極２６はＴＦＴ電極２７に引き寄せられる。しかし信号蓄積容量４に０（Ｖ）が書込まれていた場合には、シャッタ電極２６がＴＦＴ電極２７に引き寄せられることはない。シャッタ電極２６を確実にＴＦＴ電極２７に引き寄せるため、この期間は例えば１００μ秒以上、十分に確保しておく必要がある。
（７）時刻（ｔ６）から時刻（ｔ７）まで
ＴＦＴ電極ソース制御線１２に中間電圧Ｖｍ（例えば、５（Ｖ））が印加されると同時に、画素に対する画像信号電圧の書込みが開始される。走査線１０は行毎に順次走査され、選択された走査スイッチ５が一時的にターンオンすることによって、信号電圧が順に信号蓄積容量４に書込まれる。信号電圧は、例えば、５（Ｖ）または０（Ｖ）であるが、この期間には再びＴＦＴ電極ソース制御線１２には５（Ｖ）の中間電圧Ｖｍが印加されているため、ＴＦＴ電極書込みトランジスタ３がターンオンすることはない。
【００２０】
（８）時刻（ｔ７）から時刻（ｔ８）まで
この期間にはグローバル制御線８の電圧が高電圧Ｖｈ（例えば、２０（Ｖ））から０（Ｖ）に回復する。シャッタ電極２６は常時高電圧Ｖｈ（例えば、２０（Ｖ））であるから、時刻（ｔ５）から時刻（ｔ６）までの期間にシャッタ電極２６がＴＦＴ電極２７に引き寄せられていない場合には、シャッタ電極２６はグローバル電極２５に引き寄せられる。
一方で、時刻（ｔ５）から時刻（ｔ６）までの期間にシャッタ電極２６がＴＦＴ電極２７に既に引き寄せられている場合には、シャッタ電極２６はグローバル電極２５に引き寄せられることはない。
（９）時刻（ｔ８）以降
シャッタ電極２６がグローバル電極２５に引き寄せられるために必要な期間、例えば、１００μ秒以上を確保した後、この期間にサブフレーム毎に時間重みを持たせて光源４２を発光させ、表示領域においてＰＷＭ（Pulse Width Modulation）表示を行う。
【００２１】
次に、ポラリティ反転（シャッタ＝低電圧）における動作を説明する。
図５は、ポラリティ反転（シャッタ＝低電圧）における動作タイミングチャートである。
（１）時刻（ｔ１）まで
この期間には、画素に対する画像信号電圧の書込みが行われている。グローバル制御線８は、高電圧Ｖｈ（例えば、２０（Ｖ））、容量制御線１１は０（Ｖ）であり、ＴＦＴ電極ソース制御線１２には中間電圧Ｖｍ（例えば、５（Ｖ））が印加されている。
走査線１０は行毎に順次走査され、選択された走査スイッチ５が一時的にターンオンすることによって、信号電圧が順に信号蓄積容量４に書込まれる。信号電圧は、例えば、５（Ｖ）または０（Ｖ）であるが、この期間はＴＦＴ電極ソース制御線１２には５（Ｖ）の中間電圧Ｖｍが印加されているため、ＴＦＴ電極書込みトランジスタ３がターンオンすることはない。
（２）時刻（ｔ１）から時刻（ｔ２）まで
この期間にはグローバル制御線８の電圧が低電圧０（Ｖ）に変化する。シャッタ電極２６は常時低電圧０（Ｖ）であるから、これによって、時刻（ｔ１）までシャッタ電極２６がグローバル電極２５に引き寄せられていた場合は、シャッタ電極２６はグローバル電極２５から離れる方向に移動する。なお、時刻（ｔ１）までシャッタ電極２６がＴＦＴ電極２７に引き寄せられていた場合は、特に変化は生じない。
【００２２】
（３）時刻（ｔ２）から時刻（ｔ３）まで
容量制御線１１を高電圧Ｖｈ（例えば、２０（Ｖ））に向けてスイープ開始する。
（４）時刻（ｔ３）から時刻（ｔ４）まで
容量制御線１１の電圧が中間電圧Ｖｍ（例えば、５（Ｖ））に達すると同時に、ＴＦＴ電極ソース制御線１２も高電圧Ｖｈ（例えば、２０（Ｖ））に向けてスイープ開始する。  これにより、容量制御線１１とＴＦＴ電極ソース制御線１２の電圧は、同時に高電圧Ｖｈ（例えば、２０（Ｖ））に達し、この後停止する。
この操作により、ＴＦＴ電極２７の電圧も上昇し、後述のように当該画素の信号蓄積容量４に５（Ｖ）が書込まれていた場合は、高電圧Ｖｈ（例えば、２０（Ｖ））に達し、０（Ｖ）が書込まれていた場合はＶｈ−Ｖｔｈ（ＶｔｈはＴＦＴ電極書込みトランジスタ３のしきい値電圧）に収束する。
これによって、常時低電圧０（Ｖ）であるシャッタ電極２６を、ＴＦＴ電極２７に引き寄せるため、この期間は例えば１００μ秒以上、十分に確保しておく必要がある。
【００２３】
（５）時刻（ｔ４）から時刻（ｔ５）まで
容量制御線１１及びＴＦＴ電極ソース制御線１２を、同時に０（Ｖ）にスイープし、その後停止させる。この操作により、ＴＦＴ電極２７の電圧は、後述のように当該画素の信号蓄積容量４に５（Ｖ）が書込まれていた場合は０（Ｖ）に低下し、０（Ｖ）が書込まれていた場合はＶｈ−Ｖｔｈ（ＶｔｈはＴＦＴ電極書込みトランジスタ３のしきい値電圧）で保持される。
（６）時刻（ｔ５）から時刻（ｔ６）まで
容量制御線１１及びＴＦＴ電極ソース制御線１２は０（Ｖ）で停止するが、この期間に当該画素の信号蓄積容量４に５（Ｖ）が書込まれていた場合は、シャッタ電極２６はＴＦＴ電極２７から離れる。しかし信号蓄積容量４に０（Ｖ）が書込まれていた場合には、シャッタ電極２６はＴＦＴ電極２７に引き寄せられたままである。
（７）時刻（ｔ６）から時刻（ｔ７）まで
ＴＦＴ電極ソース制御線１２に中間電圧Ｖｍ（例えば、５（Ｖ））が印加されると同時に、画素に対する画像信号電圧の書込みが開始される。走査線１０は行毎に順次走査され、選択された走査スイッチ５が一時的にターンオンすることによって、信号電圧が順に信号蓄積容量４に書込まれる。信号電圧は例えば５（Ｖ）または０（Ｖ）であるが、この期間には再びＴＦＴ電極ソース制御線１２には５（Ｖ）の中間電圧Ｖｍが印加されているため、ＴＦＴ電極書込みトランジスタ３がターンオンすることはない。
【００２４】
（８）時刻（ｔ７）から時刻（ｔ８）まで
この期間にはグローバル制御線８の電圧が低電圧０（Ｖ）から高電圧Ｖｈ（例えば、２０（Ｖ））に回復する。シャッタ電極２６は常時低電圧０（Ｖ）であるから、時刻（ｔ５）から時刻（ｔ６）までの期間にシャッタ電極２６がＴＦＴ電極２７から離れた場合には、シャッタ電極２６はグローバル電極２５に引き寄せられる。
一方で、時刻（ｔ５）から時刻（ｔ６）までの期間もシャッタ電極２６がＴＦＴ電極２７に引き寄せられたままの場合には、シャッタ電極２６はグローバル電極２５に引き寄せられることはない。
（９）時刻（ｔ８）以降
シャッタ電極２６がグローバル電極２５に引き寄せられるために必要な期間、例えば１００μ秒以上を確保した後、この期間にサブフレーム毎に時間重みを持たせて光源４２を発光させ、表示領域においてＰＷＭ（Pulse Width Modulation）表示を行う。
【００２５】
さて上記の説明において、当該画素の信号蓄積容量４に５（Ｖ）が書込まれていた場合と０（Ｖ）が書込まれていた場合とで、ＴＦＴ電極２７に印加される制御電圧が異なることを述べたが、以下に図６、図７を用いて上記のＴＦＴ電極２７への信号電圧書込みについて詳細に説明する。
図６は信号蓄積容量４に書込まれていた画像信号電圧がＬｏｗレベルの電圧（例えば、０（Ｖ））の場合の、ＴＦＴ電極２７への信号電圧の書込みを説明するための図である。
図６（ａ）はこの期間の最初に信号蓄積容量４に、Ｌｏｗレベルの０（Ｖ）が書込まれている場合の画素等価回路を示しており、ここではＴＦＴ電極２７に替えて、ＴＦＴ電極２７の等価入力容量４５を記載している。
この期間に、容量制御線１１とＴＦＴ電極ソース制御線１２が同時に操作される状態を考えると、これは図６（ｂ）の等価回路に示すように、０（Ｖ）が書込まれている信号蓄積容量４は両端が動電圧であるから短絡と等価であり、容量制御線１１とＴＦＴ電極ソース制御線１２をまとめて一本の等価配線４６とみなす事ができる。
するとＴＦＴ電極書込みトランジスタ３はダイオード接続されたトランジスタであるから、図６（ｃ）の等価回路に示すように、全体はＴＦＴ電極２７の等価入力容量４５がＴＦＴ電極書込みトランジスタ３の等価ダイオード４７を介して等価配線４６と接続された構成とみなすことができる。この図６（ｃ）の等価回路を用いると、容量制御線１１とＴＦＴ電極ソース制御線１２に同時にＶｈ（例えば、２０（Ｖ））が書込まれた際には、等価ダイオード４７がオンしてＴＦＴ電極２７の等価入力容量４５に信号電圧として（Ｖｈ−Ｖｔｈ）（ＶｔｈはＴＦＴ電極書込みトランジスタ３のしきい値電圧）が書込まれ、この後に容量制御線１１とＴＦＴ電極ソース制御線１２に同時に０（Ｖ）が書込まれてもＴＦＴ電極２７が（Ｖｈ−Ｖｔｈ）を制御信号電圧として保持することが容易に説明できる。
なお、容量制御線１１とＴＦＴ電極ソース制御線１２を同時に操作する代わりに、容量制御線１１から少し遅れてＴＦＴ電極ソース制御線１２を操作するようにしてもよい。
【００２６】
次に図７は信号蓄積容量４に書込まれていた画像信号電圧がＨｉｇｈレベルの電圧（例えば、５（Ｖ））であった場合の、ＴＦＴ電極２７への信号電圧の書込みを説明するための図である。
図７（ａ）はこの期間の最初に信号蓄積容量４に、Ｈｉｇｈレベルの５（Ｖ）が書込まれている場合の画素等価回路を示しており、ここでもＴＦＴ電極２７に替えて、ＴＦＴ電極２７の等価入力容量４５を記載してある。
この期間に、容量制御線１１とＴＦＴ電極ソース制御線１２が同時に操作される状態を考えると、これは図７（ｂ）の等価回路に示すように、５（Ｖ）が書込まれている信号蓄積容量４は５（Ｖ）の直流電源４８と等価であり、容量制御線１１とＴＦＴ電極ソース制御線１２はまとめて一本の等価配線４６とみなす事ができる。するとゲートに５（Ｖ）の直流電源４８が接続されたＴＦＴ電極書込みトランジスタ３は常時オンであるために等価抵抗４９とみなす事ができるから、図７（ｃ）の等価回路に示すように、全体はＴＦＴ電極２７の等価入力容量４５がＴＦＴ電極書込みトランジスタ３の等価抵抗４９を介して等価配線４６と接続された構成とみなすことができる。
この図７（ｃ）の等価回路を用いると、容量制御線１１とＴＦＴ電極ソース制御線１２に同時にＶｈ（例えば、２０（Ｖ））が書込まれた際には、等価抵抗４９を経由してＴＦＴ電極２７の等価入力容量４５には信号電圧として一旦はＶｈが書込まれ、その後に容量制御線１１とＴＦＴ電極ソース制御線１２に同時に０（Ｖ）が書込まれた際には、等価抵抗４９を経由してＴＦＴ電極２７の等価入力容量４５には再び０（Ｖ）が書込まれることが容易に説明できる。
【００２７】
なお、前述したように、容量制御線１１とＴＦＴ電極ソース制御線１２を同時に操作する代わりに、容量制御線１１から少し遅れてＴＦＴ電極ソース制御線１２を操作するようにしてもよい。
ここで信号蓄積容量４に書き込まれるＨｉｇｈレベルの信号電圧は、高い電圧である方が、ＴＦＴ電極書込みトランジスタ３によるＴＦＴ電極２７の等価入力容量４５への書込み動作がより高速化できるという長所がある。しかしその一方で、画像信号電圧書込み回路１４から信号線６にＨｉｇｈレベルの信号電圧を書込む際の消費電力が上昇するという問題が生じる。
また、ＴＦＴ電極２７に０（Ｖ）が書込まれた後にはＴＦＴ電極２７がターンオンしないようにＴＦＴ電極ソース制御線１２には中間電圧Ｖｍが入力されるが、ＴＦＴ電極２７の電圧は信号蓄積容量４に書き込まれるＨｉｇｈレベルの信号電圧に対して、実際には（Ｈ−Ｖｔｈ）の電圧までリークしてしまう。このことからも、Ｈｉｇｈレベルの信号電圧をあまり大きな電圧に設定するのは好ましくなく、７（Ｖ）から５（Ｖ）以下が適当である。
【００２８】
次に、図２示す画素周辺回路の動作について説明する。
前述の（時刻（ｔ１）まで）に相当する画素に対する画像信号電圧の書込み期間においては、走査線１０は走査回路１５によって順次走査され、これと同期して信号線６には画像信号電圧書込み回路１４から画像信号電圧が書込まれる。ここで前述のように本実施例は光源４２の発光にサブフィールド毎に時間重みを持たせて、シャッタ電極２６の開閉で外部への発光を制御するＰＷＭ（Pulse Width Modulation）駆動とサブフレーム毎に発光色を変えるフィールドシーケンシャル駆動を同時に行う。
このため、画像信号電圧書込み回路１４から信号線６に書込まれる画像信号電圧は、例えば、０（Ｖ）と５（Ｖ）の２値の電圧であり、これによって各画素に設けられたＴＦＴ電極２７に印加される制御信号電圧を制御する。
なお白表示時と黒表示時にそれぞれ５（Ｖ）と０（Ｖ）のいずれに該当するかは、シャッタ電極２６の極性反転駆動を目的としたシャッタ電極制御線７の印加電圧の値によって制御されることは既に述べたとおりである。またグローバル制御線８、容量制御線１１、シャッタ電極制御線７、ＴＦＴ電極ソース制御線１２は、制御電極駆動回路１６によって前述のように駆動制御される。
【００２９】
次に、図３示すシャッタ電極２６近傍構造の動作について説明する。
前述のようにシャッタ電極２６は、ＴＦＴ電極２７とグローバル電極２５のいずれかに静電引力で引き込まれて安定する。
ここでシャッタ電極２６がグローバル電極２５側に引き込まれた場合には、シャッタ電極２６は反射膜２３及び黒色膜２４の開口上でその位置が安定する。従って光源４２から射出されて導光板２２を伝播した光４１は開口から射出されてもシャッタ電極２６で反射されることで再び導光板２２に戻されてしまうため、画素は非発光状態として観測される。
またシャッタ電極２６がＴＦＴ電極２７側に引き込まれた場合には、シャッタ電極２６は反射膜２３及び黒色膜２４の遮光上でその位置が安定する。従って光源４２から射出されて導光板２２を伝播した光４１はシャッタ電極２６に遮られることなく開口から射出されるため、画素は発光状態として観測される。
本実施例においてはグローバル電極２５側にシャッタ電極２６が引き寄せられた場合をシャッタ閉として設計したが、ＴＦＴ電極２７側をシャッタ閉とすることもできる。但しシャッタの開閉は、閉じる方が不十分な場合の画質劣化の方が、シャッタ開が不十分な場合の画質劣化よりも厳しいので、常に低インピーダンスで制御されるグローバル電極２５側をシャッタ閉とした方が、画質劣化を回避して歩留りを上げられるという効果が有る。
なお本実施例においては、走査スイッチ５及びＴＦＴ電極書込みトランジスタ３のオンする期間は、それぞれ当該画素が走査線１０によって選択された期間及びＴＦＴ電極２７への制御信号電圧書込み期間に限定される。これによって、これらの多結晶シリコン薄膜トランジスタのオン期間が長時間継続することに起因するしきい値電圧のシフトを、十分に回避することが可能であるという特長も有する。
【００３０】
［実施例２］
図８は、本発明の実施例２の可動シャッタ方式の画像表示装置の画素回路を示す回路図である。
以下、図８を用いて、本実施例２の可動シャッタ方式の画像表示装置について説明する。
本実施例２に係る画像表示装置のシステム構成と動作、表示パネルの構成と動作、画素の構成及び動作等は基本的には既に説明した実施例１のそれらと同様であるため、ここではその説明は省略し、特に両者で異なる内容に関して述べることにする。
図８に示す画素５０は、図１に示す前述の実施例１の画素と同様である。しかし走査スイッチ５のゲートに接続された走査線１０は、行方向に隣接する画素間で共通である。また同様に容量制御線１１、シャッタ電極制御線７、ＴＦＴ電極ソース制御線１２も、走査線１０とは別の組合せで、行方向に隣接する画素間で共通に設けられている。更に信号線（５１，５２）は２本がペアで設けられており、同一の走査線１０に接続された隣接画素間の走査スイッチ５は、それぞれ異なる信号線（５１，５２）に接続されている。
本実施例２の動作は、隣接する２画素への信号蓄積容量４への信号電圧の書込みを、一回の走査線１０の走査で行う点と、画像信号電圧書込み回路１４が、２本の信号線（５１，５２）に同時に信号電圧を書込む点を除けば、前述の実施例１の動作と同様であるため、ここでは動作の説明は省略する。
【００３１】
サブフィールド毎に時間重みを持たせて発光を制御するＰＷＭ（Pulse Width Modulation）駆動とフィールドシーケンシャル駆動を同時に行う場合には、特に列方向の画素数が大きいディスプレイでは走査線１０の走査速度が大きくなるという課題があるが、本実施例２ではこのように隣接画素への信号電圧の書込みを一回の走査線１０の走査で行うことができるため、走査回路１５による走査線１０の走査周波数を１／２に半減することができる。
なお信号蓄積容量４への信号電圧の書込みに際しては、容量制御線１１の電圧が安定していることが必要である。しかしながら一本の走査線１０による２行分の画素の信号電圧書込みの際に、これら２行分の信号蓄積容量４が同じ容量制御線１１に接続していると、容量制御線１１の変動量が２倍になってしまう。そこで本実施例では、一本の走査線１０による２行分の画素の信号電圧書込みの際に同時に書込まれる信号蓄積容量４は、それぞれ異なる容量制御線１１に接続させ、このような問題の回避を図っている。
【００３２】
［実施例３］
図９は、本発明の実施例３の可動シャッタ方式の画像表示装置の画素回路を示す回路図である。
以下、図９を用いて、本実施例３について説明する。
本実施例３に係る画像表示装置のシステム構成と動作、表示パネルの構成と動作、画素の構成及び動作等は基本的には既に説明した前述の実施例１のそれらと同様であるため、ここではその説明は省略し、特に両者で異なる内容に関して述べることにする。
図９に示す画素６０の左半分は、図１に示す実施例１の画素１３と同様である。しかし実施例１では双極性シャッタ１の二つある一方の制御電極であるグローバル電極はグローバル制御線８に接続されていたが、本実施例３ではグローバル電極もＴＦＴ電極と同様の構造を有している。
即ち、新たに第２信号線６２が設けられており、第２信号線６２と第２信号蓄積容量６４とは第２走査スイッチ６５で接続されている。第２信号蓄積容量６４は更にグローバル電極書込みトランジスタ６３のゲートに接続されており、グローバル電極書込みトランジスタ６３のドレインはグローバル電極に接続されている。
図９に示すように、走査スイッチ５と第２走査スイッチ６５のゲートは走査線１０に、信号蓄積容量４の他端と第２信号蓄積容量６４の他端はＴＦＴ電極ソース制御線１２に、ＴＦＴ電極書込みトランジスタ３のソースとグローバル電極書込みトランジスタ６３のソースはＴＦＴ電極ソース制御線１２に接続されている。
本実施例３の動作は、第２信号線６２には信号線６に対して逆極性の信号電圧が印加されることと、グローバル電極もＴＦＴ電極と同一のタイミングで制御されることとを除けば、実施例１の動作と同様であるため、ここでは動作の説明は省略する。
本実施例３においては、グローバル電極もＴＦＴ電極と同一のタイミングで制御されるため、図４、図５に記載した時刻（ｔ６）のタイミングで電極への書込み制御を終了することができ、発光に用いることのできる時間をより長くすることができるという長所がある。
これによって、本実施例はより発光時間を長くできるため、高輝度化に有利である。またＴＦＴ電極とグローバル電極に入力される制御信号が必ず相補的になるため、シャッタ電極２６をノイズ等に対してより安定的に動作させることが可能である。なお、前述の実施例２は、本実施例にも適用可能であることは言うまでもない。
【００３３】
［実施例４］
図１０は、本発明の実施例４の可動シャッタ方式の画像表示装置の画素回路を示す回路図である。
図１１は、本発明の実施例４の可動シャッタ方式の画像表示装置の動作タイミングチャート（ポラリティ：シャッタ＝高電圧）である。
図１２は、本発明の実施例４の可動シャッタ方式の画像表示装置の動作タイミングチャート（ポラリティ反転：シャッタ＝低電圧）である。
以下、図１０〜図１２を用いて、本発明の実施例４について、その構成および動作を順次説明する。
まず、図１０を用いて本実施例４の画素回路について説明する。
図１０に示すように、各画素７０には信号線６が設けられており、信号線６と信号書込み容量７１とは走査スイッチ５で接続されている。信号書込み容量７１は更に信号蓄積容量４と信号転送スイッチ７３で接続されている。信号蓄積容量４はＴＦＴ電極書込みトランジスタ３のゲートに接続されており、ＴＦＴ電極書込みトランジスタ３のドレインは双極性シャッタ１の二つある一方の制御電極であるＴＦＴ電極に接続されている。双極性シャッタ１の他方の制御電極であるグローバル電極は、グローバル制御線８に接続され、また双極性シャッタ１のシャッタ電極は、シャッタ電極制御線７に接続されている。
なお、信号蓄積容量４の他端は容量制御線１１に接続されており、ＴＦＴ電極書込みトランジスタ３のソースはＴＦＴ電極ソース制御線１２に、走査スイッチ５のゲートは走査線１０に接続されている。また信号転送スイッチ７３のゲートはアップデート線７４に、信号書込み容量７１の他端は容量接地線７２に接続されている。
本実施例４の画素周辺回路は、アップデート線７４が制御電極駆動回路１６に接続されていること、容量接地線７２が接地されていることを除けば、前述の実施例１と同様であるため、その説明は省略する。また画素部断面構造に関しても同様である。
【００３４】
次に、図１１、図１２を用いて、本実施例４の画素回路の動作を説明する。
本実施例４の画素回路の動作は、基本的には、前述の実施例１の動作と同様である。前述の実施例１と比較した際の本実施例４の動作における差異は、時刻（ｔ１）から時刻（ｔ２）までの期間にアップデート線７４が一度ターンオンし、信号書込み容量７１に書込まれていた信号電圧を信号蓄積容量４に転送する期間が設けられていることと、走査線１０の走査が、時刻（ｔ２）から開始されることである。
本実施例においては信号線６からの信号書込みを行う信号書込み容量７１と、ＴＦＴ電極書込みトランジスタ３の駆動を担う信号蓄積容量４が分離しているため、ＴＦＴ電極書込みトランジスタ３の駆動と走査線１０の走査を並行して行うことができる。
本実施例では、これによって、走査回路１５による走査線１０の走査周波数を低減することができるため、走査回路１５の駆動マージンを増加させ、歩留りを向上させることができる。なお、前述の実施例２は、本実施例にも適用可能であることは言うまでもない。
【００３５】
前述の実施例１ないし実施例４に開示した技術は、本発明の趣旨を損なわない範囲で、様々な変更が可能である。
前述の実施例１ないし実施例４では、ガラス基板３９上の走査スイッチ５とＴＦＴ電極書込みトランジスタ３をｎ型の多結晶シリコン薄膜トランジスタで設けているが、ガラス基板３９に変えて耐熱プラスチック基板等を用いることで基板に曲げに対するフレキシビリティを持たせることが可能である。
また、ｎ型の多結晶シリコン薄膜トランジスタに変えて、ｐ型の多結晶シリコン薄膜トランジスタや、結晶化が不要なためより低コストプロセスの適用が可能なアモルファスシリコン薄膜トランジスタを用いることもできる。
なお、ｐ型薄膜トランジスタを用いた際には、これらに印加する電圧関係の正負を逆にする必要があることは言うまでも無い。
或いはまた、ｎ型の多結晶シリコン薄膜トランジスタに変えて、ＩｎＧａＺｎＯに代表されるアモルファス酸化物薄膜トランジスタを用いることによって、画像信号電圧の振幅を５Ｖ以下に下げて低消費電力化を図りながら、かつ多結晶シリコン薄膜トランジスタと比較してプロセス装置コストを低減することができる。
【００３６】
［実施例５］
図１３は、本発明の実施例５の可動シャッタ方式の画像表示装置を使用するインターネット画像表示装置の概略構成を示すブロック図である。
以下、図１３を用いて、本発明の実施例５について説明する。
無線インターフェース（Ｉ／Ｆ）回路１５２には、圧縮された画像データ等が外部から無線データとして入力し、無線Ｉ／Ｆ回路１５２の出力はＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）回路１５３を介してデータバス１５８に接続される。
データバス１５８には、この他にマイクロプロセサ（ＭＰＵ）１５４、表示パネルコントローラ１５６、フレームメモリ１５７等が接続されている。
また、表示パネルコントローラ１５６の出力は機械的シャッタを用いた表示装置１５１に入力している。また、インターネット画像表示装置１５０には、更に、電源１５９が設けられている。
なおここで機械的シャッタを用いた表示装置１５１は、先に延べた実施例１と同一の構成および動作を有しているので、その内部の構成及び動作の記載はここでは省略する。
以下、本実施例５の動作について説明する。
始めに、無線Ｉ／Ｆ回路１５２は命令に応じて圧縮された画像データを外部から取り込み、この画像データをＩ／Ｏ回路１５３を介してマイクロプロセサ１５４及びフレームメモリ１５７に転送する。
マイクロプロセサ１５４はユーザからの命令操作を受けて、必要に応じてインターネット画像表示装置１５０全体を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。ここで信号処理された画像データは、フレームメモリ１５７に一時的に蓄積が可能である。
【００３７】
ここでマイクロプロセサ１５４が表示命令を出した場合には、その指示に従ってフレームメモリ１５７から表示パネルコントローラ１５６を介して表示装置１５１に画像データが入力され、表示装置１５１は入力された画像データをリアルタイムで表示する。
このとき表示パネルコントローラ１５６は、同時に画像を表示するために必要な所定のタイミングパルスを出力制御する。
なお、表示装置１５１がこれらの信号を用いて、入力された画像データをリアルタイムで表示することに関しては、前述の実施例１の説明で述べたとおりである。なおここで電源１５９には二次電池が含まれており、インターネット画像表示装置１５０全体を駆動する電力を供給する。
本実施例によれば、高画質表示が可能であり、かつ消費電力の少ないインターネット画像表示装置１５０を低コストで提供することができる。
なお、本実施例では、画像表示デバイスとして、前述の実施例１で説明した表示装置１５１を用いたが、これ以外にその他の実施例に記載されたような種々の表示装置を用いることが可能であることは明らかである。
但しこの場合は表示パネルコントローラ１５６の出力するタイミングパルスには、必要に応じて若干の変更が必要になることは言うまでもない。
【００３８】
以上説明したように、本実施例によれば、低消費電力でありながら高コントラストで色再現性が良いといった、機械的シャッタを用いた従来の可動シャッタ方式の画像表示装置の利点である高画質性能を維持しながら、更にカスコードトランジスタが必要でなく、画素トランジスタの信頼性を確保することができるため、高精細化と高信頼性化の両立が可能となる。
具体的には、ＴＦＴ電極へ制御電圧の書込みを行うＴＦＴ電極書込みトランジスタは、ゲートがターンオンする際には常にソース・ドレイン間に高電圧が印加されることがないため、カスコードトランジスタのような対策をせずとも、信頼性上の問題を回避することができる。
このように、本実施例によれば、特にディスプレイの高画質化と低消費電力化、かつ高精細化と高信頼化の両立を図ることができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００３９】
１  双極性シャッタ
３  ＴＦＴ電極書込みトランジスタ
４，２０４  信号蓄積容量
５，２０５  走査スイッチ
６，５１，５２，２０６  信号線
７  シャッタ電極制御線
８  グローバル制御線
１０，２１０  走査線
１１  容量制御線
１２  ＴＦＴ電極ソース制御線
１３，５０，６０，７０，２１３  画素
１４  画像信号電圧書込み回路
１５  走査回路
１６  制御電極駆動回路
２１，２３  反射膜
２２  導光板
２４  黒色膜
２５  グローバル電極
２６  シャッタ電極
２７  ＴＦＴ電極
３０，３２  高濃度ｎ型不純物をドープした多結晶シリコン薄膜
３１  多結晶シリコン薄膜
３３  ゲート絶縁膜
３４  絶縁保護膜
３５  ゲート電極  
３７  ソース電極
３６  ドレイン電極
３８  保護膜
３９  ガラス基板
４１  光
４２  光源
４５  等価入力容量
４６  等価配線
４７  等価ダイオード
４８  直流電源
４９  等価抵抗
６２  第２信号線
６３  グローバル電極書込みトランジスタ
６４  第２信号蓄積容量
６５  第２走査スイッチ
７１  信号書込み容量
７２  容量接地線
７３  信号転送スイッチ
７４  アップデート線
１５０  インターネット画像表示装置
１５１  表示装置
１５２  無線インターフェース（Ｉ／Ｆ）回路
１５３  Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）回路
１５４  マイクロプロセサ（ＭＰＵ）
１５６  表示パネルコントローラ
１５７  フレームメモリ
１５８  データバス
１５９  電源
２０１  双極性シャッタ（Dual actuator shutter assembly）
２０２，２１５  ｐＭＯＳトランジスタ
２０３，２１６  ｎＭＯＳトランジスタ
２０７  ｐＭＯＳゲート電圧線
２０８  正電圧線
２０９  制御電極電圧線
２１１  シャッタ電圧線
２１２  ｎＭＯＳソース電圧線
２１７  カスコードゲート電圧線
【図１】
2013088510.tif 000003
【図２】
2013088510.tif 000004
【図３】
2013088510.tif 000005
【図４】
2013088510.tif 000006
【図５】
2013088510.tif 000007
【図６】
2013088510.tif 000008
【図７】
2013088510.tif 000009
【図８】
2013088510.tif 000010
【図９】
2013088510.tif 000011
【図１０】
2013088510.tif 000012
【図１１】
2013088510.tif 000013
【図１２】
2013088510.tif 000014
【図１３】
2013088510.tif 000015
【図１４】
2013088510.tif 000016