(57)【要約】【課題】デバイス間の接続経路のオープンやショート障害のみならず、接続インピーダンスが高抵抗になるような高抵抗不良についても確実かつ簡単に検出することが可能な接続テスト回路を提供する。【解決手段】送信側デバイスＡのトグルパタン生成回路１から、あらかじめ定めた所定の電圧振幅値の"１０１０…"のトグルパタンを実動作速度でセレクタ３および信号線１０を介して受信側デバイスＢに送信し、受信側デバイスＢのコンパレータ４により、送信側デバイスＡから実動作速度で受信したトグルパタンの信号振幅値と基準電圧設定回路２の基準電圧とを比較した結果を、クロック信号としてテスト結果フリップフロップ５のＣＬＫ端子に入力し、コンパレータ４からの出力である前記クロック信号が"０"の状態と"１"の状態とが切り替わるパタンを有していた場合には、テスト結果フリップフロップ５を、接続テストが良好である旨を示す状態に設定する。【選択図】        図１
2013205251.tif 000002
【特許請求の範囲】
【請求項１】
送信側デバイスと受信側デバイスとの接続状態をテストする接続テスト回路であって、前記送信側デバイスに、あらかじめ定めた所定の電圧振幅値の"１０１０…"のトグルパタンを生成するトグルパタン生成部と、接続テストを行う場合、当該送信側デバイス内の内部論理からの信号ではなく、前記トグルパタン生成部が生成した前記トグルパタンを選択して前記受信側デバイスに送信するセレクタとを少なくとも備え、前記受信側デバイスには、接続テストの合否判定用の基準電圧をあらかじめ設定する基準電圧設定部と、前記送信側デバイスから送信されてきたトグルパタンと前記基準電圧設定部が設定した前記基準電圧とを比較するコンパレータと、前記コンパレータからの出力をクロック信号として入力するクロック端子を有するテスト結果フリップフロップとを少なくとも備え、前記コンパレータからの出力である前記クロック信号が"０"の状態と"１"の状態とが切り替わるパタンを有していた場合には、前記テスト結果フリップフロップを、接続テストが良好である旨を示す状態に設定することを特徴とする接続テスト回路。
【請求項２】
前記送信側デバイスに備えた前記トグルパタン生成部が生成する前記トグルパタンは、当該送信側デバイス内の内部論理の動作速度と同一の実動作速度で"０"の状態と"１"の状態とが切り替わるパタンとして生成することを特徴とする請求項１に記載の接続テスト回路。
【請求項３】
前記受信側デバイスに備えた前記テスト結果フリップフロップは、接続テスト開始時に、テスト結果不良を示す状態に初期設定され、接続テストのテスト結果として、前記コンパレータからの出力が前記トグルパタンと同様の"０"の状態と"１"の状態とが切り替わるパタンであった場合には、テスト結果不良を示す初期状態をテスト結果良好を示す状態に切り替えて設定されることを特徴とする請求項１または２に記載の接続テスト回路。
【請求項４】
送信側デバイスと受信側デバイスとの接続状態をテストする接続テスト方法であって、前記送信側デバイスに、あらかじめ定めた所定の電圧振幅値の"１０１０…"のトグルパタンを生成するトグルパタン生成ステップと、接続テストを行う場合、当該送信側デバイス内の内部論理からの信号ではなく、前記トグルパタン生成部が生成した前記トグルパタンを選択して前記受信側デバイスに送信する選択ステップとを少なくとも有し、前記受信側デバイスには、接続テストの合否判定用の基準電圧をあらかじめ設定する基準電圧設定ステップと、前記送信側デバイスから送信されてきたトグルパタンと前記基準電圧設定ステップが設定した前記基準電圧とを比較する比較ステップと、前記比較ステップによる出力をクロック信号として入力するクロック端子を有するテスト結果フリップフロップとを少なくとも有し、前記比較ステップによる出力である前記クロック信号が"０"の状態と"１"の状態とが切り替わるパタンを有していた場合には、前記テスト結果フリップフロップを、前記クロック端子からのクロック信号により接続テストが良好である旨を示す状態に設定することを特徴とする接続テスト方法。
【請求項５】
前記送信側デバイスにおける前記トグルパタン生成ステップが生成する前記トグルパタンは、当該送信側デバイス内の内部論理の動作速度と同一の実動作速度で"０"の状態と"１"の状態とが切り替わるパタンとして生成することを特徴とする請求項４に記載の接続テスト方法。
【請求項６】
前記受信側デバイスにおける前記テスト結果フリップフロップを、接続テスト開始時に、テスト結果不良を示す状態に初期設定し、接続テストのテスト結果として、前記比較ステップによる出力が前記トグルパタンと同様の"０"の状態と"１"の状態とが切り替わるパタンであった場合には、テスト結果不良を示す初期状態をテスト結果良好を示す状態に切り替えて設定することを特徴とする請求項４または５に記載の接続テスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接続テスト回路および接続テスト方法に関し、デバイス間の接続状態をテストするための接続テスト回路および接続テスト方法に関する。
【背景技術】
【０００２】
デバイス間の接続状態をテストする接続テスト方法の代表的な例として、特許文献１の特開平２−１６８１７６号公報「試験装置」にも記載されているように、ＩＥＥＥ１１４９．１規格に規定されているＤＣバウンダリスキャンがある。図２は、ＩＥＥＥ１１４９．１規格に規定されているＤＣバウンダリスキャンの概要を示すブロック構成図である。図２に示すように、ＤＣバウンダリスキャンの場合、送信側デバイスＡ、受信側デバイスＢのそれぞれに、接続テストの動作を制御するテストアクセスポートＴＡＰ（Test  Access  Port）コントローラ２０Ａ、２０Ｂと、各信号線３０ごとに配置されたテストデータ設定用のセルからなるバウンダリスキャンレジスタ２１Ａ、２１Ｂが接続テスト回路として備えられる。
【０００３】
テストアクセスポートＴＡＰコントローラ２０Ａ、２０Ｂは、シリアルインタフェースによりテストロジックに対してテストデータ、テスト結果の入出力を行って、送信側デバイスＡ、受信側デバイスＢ間の接続テストを実施するために、テスト動作制御信号ＴＭＳ（Test  Mode  Select）、テストデータイン信号ＴＤＩ（Test  Data  In）、テストデータアウト信号ＴＤＯ（Test  Data  Out）、テストクロックＴＣＫ（Test  Clock）の４本のテスト動作制御用の信号線を有している。
【０００４】
つまり、ＤＣバウンダリスキャンは、ショート不良やオープン不良の検出を目的として、送信側デバイスＡのテストアクセスポートＴＡＰコントローラ２０Ａの制御に基づいて、バウンダリスキャンレジスタ２１Ａにシフト動作によってテストデータとして順次"１"または"０"をセットし、しかる後、シフトモードを解除して、テストクロックＴＣＫをバウンダリスキャンレジスタ２１Ａに供給して、信号線３０を経由して、受信側デバイスＢへ送信し、受信側デバイスＢにおいては、テストアクセスポートＴＡＰコントローラ２０Ｂの制御に基づいて、受信側デバイスＢのバウンダリスキャンレジスタ２１Ｂに、送信側デバイスＡにおいてテストデータとしてセットされていた値を順次取り込み、バウンダリスキャンレジスタ２１Ｂからシフトアウトした結果を期待値と比較することによって、送信側デバイスＡの出力ピンと受信側デバイスＢの入力ピンとが信号線３０を介して正常に接続されていることをテストする。
【０００５】
ただし、このＤＣバウンダリスキャンの方法においては、送信側デバイスＡからレベル信号として"０"／"１"を出力し、受信側デバイスＢに正しくデータ転送されているか否かによって信号線３０の接続状態をテストしているため、基板の配線パタンや接続点の不具合によって、たとえ、送受信側デバイスＡ、Ｂ間のインピーダンスが数Ω程度の高抵抗になる不良があったとしても、受信側デバイスＢにおいては、送信側デバイスＡからの"０"／"１"のレベル信号を正しく受信することが可能であるので、送受信側デバイスＡ、Ｂ間のインピーダンスの高抵抗不良を検出することができない。
【０００６】
しかしながら、近年の高速伝送においては、低速伝送の場合とは異なり、送受信側デバイスＡ、Ｂ間のインピーダンスが数Ω程度の高抵抗になっていると、信号線３０を介して受信側デバイスＢ側に転送されてきたデータの信号振幅が大幅に減少し、動作不良の原因となるため、見逃すことはできない。
【０００７】
さらに、ＤＣバウンダリスキャンにおいては、前述のように、送信側デバイスＡのバウンダリスキャンレジスタ２１Ａに値をセットした後、シフトモードを解除してから、テストクロックを入力して受信側デバイスＢのバウンダリスキャンレジスタ２１Ｂに順次取り込むようにしている。このため、図２においてキャパシタ３１を信号線３０に直列接続して示しているような高速伝送に多用されるＡＣカップリングの場合には、図３に示すように、受信側デバイスＢの入力ピンで受信する信号は、"１"のレベルを保持することができず、ＤＣバウンダリスキャンによる接続テストを行うことができないという問題もあった。
【０００８】
図３は、ＡＣカップリングの場合におけるテスト信号のレベル波形の変化の様子を示す波形図である。図３（Ａ）に示すように、送信側デバイスＡの出力ピンからは、矩形状の急峻な立ち上がり／立下りの波形を有する矩形状の出力波形が信号線３０を介して受信側デバイスＢに送信される。一方、キャパシタ３１を接続した信号線３０を介して送信側デバイスＡからの信号を受信した受信側デバイスＢの入力ピンにおける入力波形は、図３（Ｂ）に示すように、データセット時点では急峻な立ち上がり波形を有しているものの、立ち上がった以降においては、"１"のレベルを保持することができず、急速に減衰していく入力波形になる。その結果、信号を取り込もうとする取り込みクロックのタイミングにおいては、'Ｌｅｖｅｌ'として示しているように、信号の"１"、"０"判定用の電圧閾値を与える'Ｔｈｒｅｓｈｏｌｄ'よりも低い電圧値まで低下してしまい、"０"として誤判定してしまう。
【０００９】
かくのごときＡＣカップリングに対する解決策としては、ＩＥＥＥ１１４９．６規格に規定されているＡＣバウンダリスキャンが知られている。図４は、ＩＥＥＥ１１４９．６規格に規定されているＡＣバウンダリスキャンの概要を示すブロック構成図である。図４に示すように、信号線３０にキャパシタ３１が直列に接続されているＡＣカップリングの場合には、各信号線３０ごとに、送信側デバイスＡ側には、パルス信号を生成するパルス生成回路３５を配置し、受信側デバイスＢ側には、パルス信号のエッジを検出するエッジ検出回路３６を配置した構成としている。
【００１０】
そして、ＡＣバウンダリスキャンの場合は、送信側デバイスＡのパルス生成回路３５にて生成したパルス信号を信号線３０を介して受信側デバイスＢに送信し、受信側デバイスＢのエッジ検出回路３６において、信号線３０を介して受信したパルス信号のエッジを検出することができたか否かによって、送受信側デバイスＡ、Ｂ間の接続状態の良否を判定するという、接続テストを行っている。
【００１１】
しかしながら、パルス信号のエッジの検出如何によって接続テストを行うＡＣバウンダリスキャンは、ＤＣバウンダリスキャンにおける問題として説明した場合と同様に、信号線３０等の接続経路に数Ω程度の高抵抗不良があったとしても、受信側デバイスＢにおいては、送信側デバイスＡから送信されてきたパルス信号のエッジを正しく検出することができるために、依然として、送受信側デバイスＡ、Ｂ間の数Ω程度の高抵抗不良を検出することができないという問題点がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平２−１６８１７６号公報（第３−６頁）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従来のデバイス間の接続テスト方法については、前述したように、ＩＥＥＥの規格に規定されているＤＣバウンダリスキャン（ＩＥＥＥ１１４９.１規格）とＡＣバウンダリスキャン(ＩＥＥＥ１１４９.６規格)とが知られているが、いずれの方法も、接続のオープンやショートの故障検出を目的としたものであり、基板の配線パタンや接続点の不具合によって、デバイス間の接続インピーダンスが数Ω程度の高抵抗になっていたとしても、接続インピーダンスが高抵抗になっている状態を検出することができないという問題がある。
【００１４】
一方、近年広く用いられている高速伝送を行っている場合、信号線や伝送路等の接続経路が通常よりも数Ω程度の高抵抗になっている場合には、信号振幅が大幅に減少して、動作が不良になる原因となってしまうため、デバイス間の接続インピーダンスが高抵抗になっているという高抵抗不良を接続テストとして検出可能にすることが必須の課題になってきている。
【００１５】
（本発明の目的）
本発明は、かかる事情に鑑みてなされたものであり、デバイス間の接続経路のオープンやショート障害のみならず、デバイス間の接続インピーダンスが高抵抗になるような高抵抗不良についても確実かつ簡単に検出することが可能な接続テスト回路および接続テスト方法を提供することを、その目的としている。
【課題を解決するための手段】
【００１６】
前述の課題を解決するため、本発明による接続テスト回路および接続テスト方法は、主に、次のような特徴的な構成を採用している。
【００１７】
（１）本発明による接続テスト回路は、送信側デバイスと受信側デバイスとの接続状態をテストする接続テスト回路であって、前記送信側デバイスに、あらかじめ定めた所定の電圧振幅値の"１０１０…"のトグルパタンを生成するトグルパタン生成部と、接続テストを行う場合、当該送信側デバイス内の内部論理からの信号ではなく、前記トグルパタン生成部が生成した前記トグルパタンを選択して前記受信側デバイスに送信するセレクタとを少なくとも備え、前記受信側デバイスには、接続テストの合否判定用の基準電圧をあらかじめ設定する基準電圧設定部と、前記送信側デバイスから送信されてきたトグルパタンと前記基準電圧設定部が設定した前記基準電圧とを比較するコンパレータと、前記コンパレータからの出力をクロック信号として入力するクロック端子を有するテスト結果フリップフロップとを少なくとも備え、前記コンパレータからの出力である前記クロック信号が"０"の状態と"１"の状態とが切り替わるパタンを有していた場合には、前記テスト結果フリップフロップを、接続テストが良好である旨を示す状態に設定することを特徴とする。
【００１８】
（２）本発明による接続テスト方法は、送信側デバイスと受信側デバイスとの接続状態をテストする接続テスト方法であって、前記送信側デバイスに、あらかじめ定めた所定の電圧振幅値の"１０１０…"のトグルパタンを生成するトグルパタン生成ステップと、接続テストを行う場合、当該送信側デバイス内の内部論理からの信号ではなく、前記トグルパタン生成部が生成した前記トグルパタンを選択して前記受信側デバイスに送信する選択ステップとを少なくとも有し、前記受信側デバイスには、接続テストの合否判定用の基準電圧をあらかじめ設定する基準電圧設定ステップと、前記送信側デバイスから送信されてきたトグルパタンと前記基準電圧設定ステップが設定した前記基準電圧とを比較する比較ステップと、前記比較ステップによる出力をクロック信号として入力するクロック端子を有するテスト結果フリップフロップとを少なくとも有し、前記比較ステップによる出力である前記クロック信号が"０"の状態と"１"の状態とが切り替わるパタンを有していた場合には、前記テスト結果フリップフロップを、前記クロック端子からのクロック信号により接続テストが良好である旨を示す状態に設定することを特徴とする。
【発明の効果】
【００１９】
本発明の接続テスト回路および接続テスト方法によれば、以下のような効果を奏することができる。
【００２０】
第１の効果は、送信側デバイスから接続テスト用のテストパタンとしてあらかじめ定めた所定の電圧振幅値の"１０１０…"のトグルパタンを実動作速度で送信し、受信側デバイスにおいて受信した実動作速度のトグルパタンの電圧振幅値の観測結果を用いて、送信側デバイスと受信側デバイスとの間の接続経路の接続テスト結果を判別しているので、接続経路のオープン、ショート不良のみならず、数Ω程度の高抵抗不良も正確に検出することができることである。
【００２１】
第２の効果は、送信側デバイス側のトグルパタン生成回路とセレクタ、および、受信デバイス側の基準電圧設定回路とコンパレータとテスト結果フリップフロップという極めて簡単な回路によって、接続テスト回路を構成することができるので、接続テスト回路の挿入による空間的なオーバーヘッドもコスト面のオーバーヘッドも少なくすることができることである。
【００２２】
第３の効果は、接続テスト用のテストパタンとして実動作速度のトグルパタンを用いているので、送信側デバイスと受信側デバイスとの間のテスト対象の接続経路がＡＣカップリングやＤＣカップリングであるか否かには関係なく、接続テストを正確に実施することができることである。
【図面の簡単な説明】
【００２３】
【図１】本発明による接続テスト回路の一実施形態の構成例を示すブロック構成図である。
【図２】ＩＥＥＥ１１４９．１規格に規定されているＤＣバウンダリスキャンの概要を示すブロック構成図である。
【図３】ＡＣカップリングの場合におけるテスト信号のレベル波形の変化の様子を示す波形図である。
【図４】ＩＥＥＥ１１４９．６規格に規定されているＡＣバウンダリスキャンの概要を示すブロック構成図である。
【発明を実施するための形態】
【００２４】
以下、本発明による接続テスト回路および接続テスト方法の好適な実施形態について添付図を参照して説明する。
【００２５】
（本発明の特徴）
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、デバイス間の接続状態をテストする接続テスト回路および接続テスト方法に関するものであり、デバイス間の接続経路のオープンやショートの不良のみならず、基板の配線パタンや接続点の不具合による数Ω程度の高抵抗の不良があった場合についても、簡単かつ確実に検出することを可能にする仕組みを実現したことを特徴としている。
【００２６】
具体的には、本発明は次のような構成を採用している。すなわち、送信側デバイスには、あらかじめ定めた所定の電圧振幅値に設定した"１０１０…"のトグルパタンを実動作速度で生成するトグルパタン生成回路を、デバイス間を接続する各接続線ごとに配置し、接続テストを行う動作モードにおいては、トグルパタン生成回路が所定の電圧振幅値で生成した"１０１０…"のトグルパタンを実動作速度で送信側デバイスから受信側デバイスに信号線を介して送信する。
【００２７】
一方、受信側デバイスには、接続テストの合否の判定用として、安定した伝送に十分な電圧振幅になることを保証するための基準電圧を設定する基準電圧設定回路と、該基準電圧設定回路にて設定した基準電圧と送信側デバイスから送信されてきた"１０１０…"のトグルパタンの電圧振幅値とを比較する比較器（コンパレータ）と、該比較器の出力をクロック信号として入力するテスト結果フリップフロップとを、各接続線ごとに配置している。
【００２８】
そして、送信側デバイスから送信されてきたトグルパタンの電圧振幅値が基準電圧を超える十分な電圧振幅になっていて、比較器からの出力がクロック信号として"０"の状態と"１"の状態とが切り替わるパタンを有していた場合には、テスト結果フリップフロップがテスト結果正常の旨を示す状態に設定され、逆に、送信側デバイスから送信されてきたトグルパタンの電圧振幅値が基準電圧に達しない低い電圧振幅であった場合には、比較器からは"０"の状態と"１"の状態とが切り替わるパタンを有するクロック信号がテスト結果フリップフロップに入力されなくなり、テスト結果フリップフロップは、テスト結果不良の旨を示す初期状態に設定されたままになる。
【００２９】
したがって、受信側デバイスのテスト結果フリップフロップの設定状態をスキャンパス等に読み出すことによって、送受信デバイスＡ、Ｂ間の接続状態の良否を正確かつ簡単に判定することができる。
【００３０】
かくのごとく、本発明においては、あらかじめ定めた所定の電圧振幅値に設定された"１０１０…"のトグルパタンを生成して実動作速度で送信デバイス側から送信し、受信側デバイスにおいて受信したトグルパタンの電圧振幅値と接続テスト合否判定用の基準電圧とを比較した結果を、テスト結果フリップフロップのクロック信号として用いるという、優れた検出性能を有しかつ簡素化された構成を採用しているので、送受信デバイスＡ、Ｂ間のオープンやショート障害のみならず、高抵抗になっている高抵抗不良についても正確かつ簡単に検出することができる。
【００３１】
（実施形態の構成例）
次に、本発明による接続テスト回路の一実施形態としてその構成例について、図１を用いて説明する。図１は、本発明による接続テスト回路の一実施形態の構成例を示すブロック構成図であり、キャパシタ８を信号線１０に直列に接続したＡＣカップリングにより、送信側デバイスＡと受信側デバイスＢとの間を接続している場合において、送信側デバイスＡと受信側デバイスＢとの間の接続状態をテストする接続テスト回路の具体的な構成例を示している。
【００３２】
図１に示すように、送信側デバイスＡ内には、ＡＣカップリングにより接続する受信側デバイスＢへの各信号線１０ごとに、"１０１０…"のパタンを実動作速度で繰り返すトグルパタンをあらかじめ定めた所定の電圧振幅値に設定して生成するトグルパタン生成回路１と、内部論理１１からの出力信号とトグルパタン生成回路１にて生成したトグルパタンとのいずれかを選択するセレクタ３とを、送信側デバイスＡ側の接続テスト回路として少なくとも備えている。セレクタ３は、接続テストを実施することを示すテストモード信号６が出力されている場合には、トグルパタン生成回路１にて生成したトグルパタンを選択し、テストモード信号６が出力されていない場合には、内部論理１１からの出力信号を選択する。
【００３３】
一方、受信側デバイスＢ内には、ＡＣカップリングにより接続される送信側デバイスＡからの各信号線１０ごとに、接続テストの合否判定用の基準となる基準電圧を設定する基準電圧設定回路２と、信号線１０から受信した信号（接続テスト時においては、実動作速度で"１０１０…"を繰り返すトグルパタン）の電圧振幅値と基準電圧設定回路２が設定した基準電圧とを比較する比較器であるコンパレータ４と、コンパレータ４からの出力をテスト用のクロック信号としてクロック端子（ＣＬＫ）から入力するテスト結果フリップフロップ５とを、受信側デバイスＢ側の接続テスト回路として少なくとも備えている。なお、接続テスト実施時において送信側デバイスＡから送信されてくる"１０１０…"のトグルパタンは、図１に示す構成例においては、内部論理１２にも入力される構成となっているが、内部論理１２においては、かかるトグルパタンが入力されてきても無効なデータとして無視される。
【００３４】
ここで、基準電圧設定回路２が設定する基準電圧は、送信側デバイスＡと受信側デバイスＢとを接続する信号線１０等の接続経路にオープン障害、ショート障害や高抵抗不良などの異常がない正常な状態にある場合において、送信側デバイスＡ側から送信されてきたトグルパタンの電圧振幅値のＨｉｇｈ側ピーク値の下限値を計算または評価試験によって求めて決定する。つまり、基準電圧は、安定した伝送に十分な電圧振幅を保証するための電圧値として、接続テストの合否判定用の閾値を与えるものであり、信号線１０等の接続経路が正常な状態にある場合に、受信側デバイスＢにおいて受信したトグルパタンの電圧振幅値のＨｉｇｈ側ピーク値の下限値よりも低い電圧値を基準電圧として決定する。
【００３５】
また、テスト結果フリップフロップ５は、リセット信号７によって、初期状態としてテスト結果不良の旨を示す"０"にリセットすることができ、接続テストの開始時において、リセット信号７を出力して、初期状態として、テスト結果フリップフロップ５を"０"に設定する。また、テスト結果フリップフロップ５のデータ入力用のＤ端子（入力端子）には常に"１"が入力されており、クロック信号用のＣＬＫ端子（クロック端子）からクロック信号として"０"の状態と"１"の状態とが切り替わるパタンを有する信号が入力された場合には、テスト結果フリップフロップ５は、"０"からテスト結果が良好である旨を示す"１"の状態に切り替わって保持されることになり、保持された状態は出力用のＱ端子（出力端子）から出力される。
【００３６】
接続テスト実施時には、実動作速度で"１０１０…"を繰り返すトグルパタンが信号線１０から入力されてくるので、基準電圧設定回路２が設定した基準電圧を超える電圧振幅値のトグルパタンが受信されている場合には、コンパレータ４からは"１"の値が実動作速度で繰り返されるトグルパタンが、クロック信号として出力されて、テスト結果フリップフロップ５のクロック信号用のＣＬＫ端子に入力されることになる。この結果、テスト結果フリップフロップ５は"０"から"１"の状態に切り替わって設定され、テスト結果フリップフロップ５のＱ端子からは、接続テスト結果が良好である旨を示す"１"が出力される。
【００３７】
一方、信号線１０がオープンやショート不良になっていたり、高抵抗になっていたりして、信号線１０等の接続経路の接続状態が不良になった場合には、受信側デバイスＢが受信したトグルパタンの電圧振幅値は大きく低下して、基準電圧設定回路２が設定した基準電圧を超える電圧振幅値のトグルパタンを受信することができなくなる。この結果、コンパレータ４からの出力は"０"が継続し、テスト結果フリップフロップ５のクロック信号用のＣＬＫ端子には"１"に立ち上がるクロック信号が入力されることはない。したがって、テスト結果フリップフロップ５は"１"に設定されることがないので、テスト結果フリップフロップ５のＱ端子からは、接続テスト結果が不良である旨を示す"０"が継続して出力される。
【００３８】
なお、各信号線１０に直列に接続したキャパシタ８は、前述したように、送信側デバイスＡと受信側デバイスＢとの間のＡＣカップリング用のコンデンサであり、本発明による接続テスト回路とは直接関係しないものである。つまり、本実施形態における接続テスト回路は、信号線１０にキャパシタ８を接続したＡＣカップリングの場合のみに限るものではなく、信号線１０にキャパシタ８が接続されていないＤＣカップリングの場合であっても、全く同様に動作することは言うまでもない。
【００３９】
（実施形態の動作の説明）
次に、本発明による接続テスト回路の一実施形態として図１に示した接続テスト回路の動作について、さらに詳細に説明する。送信側デバイスＡと受信側デバイスＢとの接続状態のテストを実施するために、テストモード信号６を出力すると、送信側デバイスＡのセレクタ３は、内部論理１１からの出力ではなく、トグルパタン生成回路１があらかじめ定めた所定の電圧振幅値に設定して生成した"１０１０…"のトグルパタンを選択して、信号線１０へ送信する動作に切り替わる。なお、該トグルパタンは、送信側デバイスＡ内の内部論理１１の動作速度と同一の実動作速度で"１０１０…"のパタンを繰り返す。
【００４０】
セレクタ３から接続テスト用として実動作速度で出力される"１０１０…"のトグルパタンは、図１に示した例においては、キャパシタ８が直列接続された信号線１０を経由して、ＡＣカップリングされた受信側デバイスＢ側に入力される。
【００４１】
一方、受信側デバイスＢは、接続テストの開始を示すテストモード信号６が出力される状態に移行すると、テスト結果フリップフロップ５をテスト結果不良の状態に初期設定するためにリセット信号７を出力し、テスト結果フリップフロップ５を"０"にリセットして、送信側デバイスＡから送信されてくる接続テスト用のトグルパタンの受信準備を行う。かかる受信準備が終了した受信側デバイスＢに送信デバイスＡ側からのトグルパタンが到達すると、到達したトグルパタンの電圧振幅値は、基準電圧設定回路２が接続テスト合否判定用として設定している基準電圧と、コンパレータ４によって比較される。
【００４２】
ここで、基準電圧設定回路２が設定している基準電圧は、前述したように、安定した伝送に十分な電圧振幅を保証するための電圧値として、接続テストの合否判定用の電圧閾値を示すものであり、信号線１０等の接続経路が正常な状態にある場合に、受信側デバイスＢにおいて受信したトグルパタンの電圧振幅値のＨｉｇｈ側ピーク値の下限値よりも低い電圧値として設定されている。
【００４３】
したがって、信号線１０等の接続経路が正常な状態にある場合には、受信したトグルパタンの電圧振幅値のＨｉｇｈ側ピーク値は、基準電圧設定回路２が設定している基準電圧よりも高い電圧値になっているので、コンパレータ４からは、受信した"１０１０…"のトグルパタンと同じ繰り返し回数で、"１"が出力されるトグルパタンすなわち"０"の状態と"１"の状態とが切り替わるパタンを有しているクロック信号（セットパルス）として、テスト結果フリップフロップ５のクロック信号用のＣＬＫ端子に入力される。この結果、テスト結果フリップフロップ５は"１"に設定されて、出力端子のＱ端子からは、接続テスト結果として正常である旨を示す"１"が出力される。
【００４４】
これに対して、例えば基板の配線パタンや接続点の不具合等によって送信側デバイスＡと受信側デバイスＢとを接続する信号線１０等の接続経路に数Ω程度の高抵抗の不良が発生する状態になった場合には、受信側デバイスＢに到達したトグルパタンの電圧振幅値は低減して、トグルパタンの電圧振幅値のＨｉｇｈ側ピーク値は、いずれも、基準電圧設定回路２が設定している基準電圧以下の低い値になってしまい、コンパレータ４からは、"１"の信号が出力されなくなる。したがって、テスト結果フリップフロップ５のクロック信号用のＣＬＫ端子には、クロック信号として"０"の状態と"１"の状態とが切り替わるパタンを有する信号が入力されることがなく、テスト結果フリップフロップ５は"０"のままの状態が継続し、出力端子のＱ端子からは、接続テスト結果として不良である旨を示す"０"が出力される。
【００４５】
以上のように、テストモード信号６を出力して、送信側デバイスＡと受信側デバイスＢとを接続する信号線１０等の接続経路の接続テストを実施した場合、接続テスト用信号として実動作速度の"１０１０…"のパタンからなるあらかじめ定めた所定の電圧振幅値を有するトグルパタンを用いて、テスト対象の信号線１０等の接続経路を介して、送信側デバイスＡから受信側デバイスＢへ実動作速度で送信し、かつ、受信側デバイスＢにおいて接続テスト用信号として受信したトグルパタンの電圧振幅値とテスト結果の合否判定用としてあらかじめ設定した基準電圧とを比較するという仕組みを採用することにより、ＡＣカップリングやＤＣカップリングの如何によらず、簡単かつ正確な接続テストを実施することができる。
【００４６】
また、基準電圧と比較して得られる信号線１０等の接続経路の接続テスト結果は、受信側デバイスＢのテスト結果フリップフロップ５に保持されて、テスト結果フリップフロップ５の出力端子のＱ端子から出力されるので、テスト結果フリップフロップ５のＱ端子から出力される値を、スキャンパスなどを使って外部に読み出すことによって、出力値が"１"の場合には、送信側デバイスＡと受信側デバイスＢとの間の信号線１０等の接続経路は正常であり、一方、出力値が"０"の場合には、送信側デバイスＡと受信側デバイスＢとの間の信号線１０等の接続経路は不良であるということを外部からも簡単かつ正確に判別することができる。
【００４７】
なお、前述の実施形態の説明においては、テストモード信号６を出力した際に、受信側デバイスＢのテスト結果フリップフロップ５をリセット信号７によって初期状態としてテスト結果不良の状態を示す"０"にリセットした場合を示したが、"０"と"１"との意味付けを逆の論理とするようにしても良い。
【００４８】
すなわち、受信側デバイスＢのテスト結果フリップフロップ５のＤ端子には、"１"ではなく、"０"を常時入力し、かつ、テストモード信号６を出力して接続テストの状態になった際には、テスト結果フリップフロップ５をプリセット信号によって初期状態として不良を示す"１"に設定する。しかる後、信号線１０等の接続経路が正常な状態にある場合には、コンパレータ４から出力される"１０１０…"のトグルパタンのクロック信号によって、テスト結果フリップフロップ５を"１"から"０"に切り替えて、出力端子のＱ端子からは、接続テスト結果として正常である旨を示す"０"を出力するようにしても良い。一方、信号線１０等の接続経路が不良の状態になっている場合には、コンパレータ４からの出力は"０"の状態と"１"の状態とが切り替わるパタンになることがなく、テスト結果フリップフロップ５は"１"のままの状態が継続し、出力端子のＱ端子からは、接続テスト結果として不良である旨を示す"１"が出力されることになる。
【００４９】
また、前述の実施形態においては、接続テストにおけるテストパタンとして送信側デバイスＡから送信されてきたトグルパタンがそのまま受信側デバイスＢの内部論理１２にも入力される構成となっている場合を示したが、接続テストを実施していない通常状態においてのみ、送信側デバイスＡから送信されてきた信号を内部論理１２へ入力し、接続テスト時のトグルパタンの入力を抑止するためのセレクタを内部論理１２の入力側に配置するように構成しても良い。
【００５０】
（実施形態の効果の説明） 
以上詳細に説明したように、本実施形態においては、以下に記載するような効果が得られる。
【００５１】
第１の効果は、送信側デバイスＡから接続テスト用のテストパタンとしてあらかじめ定めた所定の電圧振幅値の"１０１０…"のトグルパタンを実動作速度で送信し、受信側デバイスＢにおいて受信した実動作速度のトグルパタンの電圧振幅値の観測結果を用いて、送信側デバイスＡと受信側デバイスＢとの間の信号線１０（伝送路）等の接続経路の接続テスト結果を判別しているので、信号線１０（伝送路）等の接続経路のオープン、ショート不良のみならず、数Ω程度の高抵抗不良も正確に検出することができることである。
【００５２】
第２の効果は、送信側デバイスＡ側のトグルパタン生成回路１とセレクタ３、および、受信デバイスＢ側の基準電圧設定回路２とコンパレータ４とテスト結果フリップフロップ５という極めて簡単な回路によって、接続テスト回路を構成することができるので、接続テスト回路の挿入による空間的なオーバーヘッドもコスト面のオーバーヘッドも少なくすることができることである。
【００５３】
第３の効果は、接続テスト用のテストパタンとして実動作速度のトグルパタンを用いているので、送信側デバイスＡと受信側デバイスＢとの間のテスト対象の信号線１０等の接続経路がＡＣカップリングやＤＣカップリングであるか否かには関係なく、接続テストを正確に実施することができることである。
【００５４】
以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。
【符号の説明】
【００５５】
１      トグルパタン生成回路
２      基準電圧設定回路
３      セレクタ
４      コンパレータ（比較器）
５      テスト結果フリップフロップ
６      テストモード信号
７      リセット信号
８      キャパシタ
１０    信号線
１１    内部論理
１２    内部論理
２０Ａ  テストアクセスポートＴＡＰ（Test  Access  Port）コントローラ
２０Ｂ  テストアクセスポートＴＡＰ（Test  Access  Port）コントローラ
２１Ａ  バウンダリスキャンレジスタ
２１Ｂ  バウンダリスキャンレジスタ
３０    信号線
３１    キャパシタ
３５    パルス生成回路
３６    エッジ検出回路
Ａ      送信側デバイス
Ｂ      受信側デバイス
ＣＬＫ  クロック端子
Ｄ      入力端子
Ｑ      出力端子
ＴＭＳ  テスト動作制御信号
ＴＤＩ  テストデータイン信号
ＴＤＯ  テストデータアウト信号
ＴＣＫ  テストクロック
【図１】
2013205251.tif 000003
【図２】
2013205251.tif 000004
【図３】
2013205251.tif 000005
【図４】
2013205251.tif 000006