(57)【要約】【課題】電源遮断状態から電源投入して起動シーケンスを実施することができるまでの復帰時間を短くし、全体の処理時間を短くし、電源遮断する機会を増やし、消費電力を削減することができる半導体集積回路および該半導体集積回路が設けられているプリント配線基板を提供する。【解決手段】電源制御回路３で初回電源投入時に測定パターン生成回路５に測定パターンを入力させるとともに、期待値比較回路６に期待値と一致するまでの時間を計測させ、電源制御回路３で復帰時間保持回路７に保持されている復帰時間までタイマ３ａでカウントした後に、電源投入後の起動シーケンスを電源遮断ドメイン２に行わせる。【選択図】図１
2013192061.tif 000002
【特許請求の範囲】
【請求項１】
電源遮断回路が設けられた機能ブロックを有する半導体集積回路において、
前記機能ブロックに対して予め定めた所定の信号パターンを入力する信号パターン入力部と、
前記信号パターンが入力された前記機能ブロックからの出力と予め作成された期待値との比較を行う期待値比較部と、
前記期待値比較部で前記期待値と一致するまでの時間を計測する復帰時間計測部と、
前記復帰時間計測部が計測した時間を保持する復帰時間保持部と、
電源投入時に前記信号パターン入力部に前記信号パターンを前記機能ブロックに入力させるとともに、前記復帰時間計測部に前記期待値と一致するまでの時間を計測させる復帰時間計測制御部と、
電源投入から前記復帰時間保持部に保持されている前記時間分経過した後に、前記機能ブロックに電源投入後の復帰動作を行わせる復帰制御部と、
を有することを特徴とする半導体集積回路。
【請求項２】
前記信号パターン入力部が、スキャンテスト用のパターン生成部と共用され、
前記期待値比較部が、前記スキャンテスト用の期待値比較部と共用される、
ように構成されていることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
ＣＰＵと、前記ＣＰＵから書き込み読み出し自在なメモリと、を有し、
前記メモリが、前記復帰時間保持部として機能し、前記ＣＰＵが、復帰制御部として機能する
ことを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
自身の周囲の温度情報を取得する温度情報取得部と、自身に外部から印加される電源電圧情報を取得する電源電圧情報取得部と、を備え、
前記復帰制御部が、前記温度情報および前記電源電圧情報のうち少なくとも一方に基づいて、前記復帰時間保持部に保持されている前記時間を補正する
ことを特徴とする請求項１乃至３のうちいずれか一項に記載の半導体集積回路。
【請求項５】
請求項４に記載の半導体集積回路と、該半導体集積回路の周囲温度を測定する温度測定手段と、該半導体集積回路に外部から印加される電源電圧を測定する電源電圧測定手段と、が設けられていることを特徴とするプリント配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源遮断回路が設けられた機能ブロックを有する半導体集積回路および該半導体集積回路が設けられているプリント配線基板に関する。
【背景技術】
【０００２】
様々な電子機器に搭載される半導体集積回路は、要求処理速度の向上や、搭載機能の集積化が求められ、その結果製造プロセスが微細化し、回路規模が加速度的に大きくなってきている。それに伴い問題となるのは、トランジスタのリーク電流の増加による待機電力の増加である。
【０００３】
そこで、半導体集積回路内の機能ブロックごとに電源を分割し（分割された電源を以降ドメイン電源と呼ぶ）、ある時点で使用していない機能ブロックについては、半導体集積回路内に設けられた電源スイッチ（電源遮断回路）をＯＦＦにすることで電源を遮断してスタンバイ状態にし、消費電力を削減する技術が既に知られている。このような技術により、電源遮断された機能ブロックのリーク電流を大きく削減することが可能となる。
【０００４】
スタンバイ状態にした機能ブロックを復帰させる際には、当該機能ブロックに対応する電源スイッチをＯＮにし、対応するドメイン電源の電圧が復帰・安定してから、クロックを入力、リセットの解除を行い、それ以降の起動シーケンスを実施する手順が一般的である。この時、電源電圧が復帰したかどうかの判定は、当該ドメイン電源の容量や、半導体集積回路に外部から供給される電源（以降、グローバル電源と呼ぶ）のインピーダンスなどから算出した設計値から求められた時間に基づいて、当該時間が経過したか否かで判定される。このような時間は、一般的に１０μ秒程度とされている。
【０００５】
図７に従来の半導体集積回路の例を示す。図７に示された半導体集積回路１００は、電源が常時ＯＮとなるドメイン（領域）である機能ブロック（ｍｏｄｕｌｅ）１０１と、電源ＯＮとＯＦＦが切り替えられるドメインである機能ブロック１０２および１０３と、電源コントローラ１０４と、電源スイッチとなるパワースイッチセル１０５および１０６と、が設けられている。
【０００６】
電源コントローラ１０４は、パワースイッチセル１０５および１０４とイネーブル信号１０４ａおよび１０４ｂで接続され、パワースイッチセル１０５および１０４を、イネーブル信号によりＯＮまたはＯＦＦにすることで、機能ブロック１０２および１０３の電源が供給または遮断される。
【０００７】
図７に示した構成の半導体集積回路１００は、図８に示したように、スタンバイ状態時、０Ｖであったドメイン電源電圧が、電源投入後上昇を始め、トランジスタが動作しない低電圧からトランジスタ動作電圧を超える。この時点では、ドメイン電源電圧には偏りがあり、電圧が上昇中で安定しておらずトランジスタが予期しない動作をすることがある。さらに時間が経過するとドメイン電源電圧がグローバル電源１０７と等しくなり安定する。これ以降ドメイン（機能ブロック１０２または１０３）内の機能ブロックは正常に動作できる。電源投入からここまでの時間が電源復帰時間Ｔとなる。
【０００８】
一方、機能ブロック内の回路は電源投入から電源復帰までの期間は、外部への不定伝搬を防止するために、クロックを停止し、リセットがアサートされている。電源復帰後にクロックを入力し、リセットを解除して、そのあと必要に応じて機能ブロック内のレジスタに値を設定する起動シーケンスを行う。
【０００９】
しかし、スタンバイ状態から、電源投入してドメイン電源が安定するまでの時間である電源復帰時間Ｔについて、上述した予め計算から求める手法では、プロセス、温度、電圧のそれぞれについて、電源復帰時間Ｔが最も長くなるような最悪条件での計算を行う必要があり、実際の半導体集積回路の電源復帰時間Ｔに対して過剰に長い計算結果が算出され、ギャップが生じていた。これは、製品仕様や、製造時のプロセスばらつきから、温度、電圧、プロセスに対し、ある程度の幅を許容している一方、電圧については規格標準値近辺で動作し、温度についても最悪値近辺になることは稀であり、プロセスについても、最悪値近辺になることは少ないことからこのようなギャップが発生している。
【００１０】
これを回避するために、ドメイン電源にボルテージディテクタを接続して直接電圧を測定し、ある既定の電圧を超えた場合に、電源復帰が完了したとみなす方法があるが、この方法では基準となる電圧をボルテージディテクタに与える必要がある。また、その基準電圧へのノイズを避けるために、周辺回路から距離を取る、グランドでガードリングを行うなどの対処が必要で、ボルテージディテクタ自身の回路面積と合わせ、半導体集積回路１００のチップ面積の増大となるため、ボルテージディテクタで電源電圧を検出する方法はほとんど用いられない。
【００１１】
そのため、結局電源投入から電源復帰までの時間は設計最悪値を用いることになり、電源復帰時間Ｔが必要以上に長くなり、こまめに電源遮断を実施すると全体の処理時間が増大するという問題があった。また同じ理由により、こまめに電源遮断ができないことで、消費電力が削減できないという問題があった。
【００１２】
このような問題に対して、特許文献１には、電源遮断技術を用いた半導体集積回路で、電源遮断と投入時に、電源遮断部分のデータが消滅することによる影響で、パフォーマンスが低下することを抑止する目的で、電源遮断可能な機能ユニットに関する処理内容を探査する処理内容探査部と、その処理内容探査部で探査した処理内容に基づいて、電源投入又は電源遮断に係る予測をする電源投入予測部と、予測結果に基づいて、電源遮断可能な機能ユニットに対する電源投入又は電源遮断を制御する電源制御部からなる構成が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
特許文献１に記載された半導体集積回路は、電源投入を予測して制御することが記載されているが、あくまでドメイン電源が復帰した後の起動シーケンスを短縮する方法である。また、パイプライン処理が行われない回路などでは予測が困難であり適用が難しい。さらに、特許文献１に記載された半導体集積回路は、ドメイン電源が復帰するまでの待機時間（電源復帰時間Ｔ）を短縮することはできないため、上述した復帰時間が実際の値と算出値とでギャップが大きいという問題は解決できない。
【００１４】
本発明はかかる問題を解決することを目的としている。
【００１５】
すなわち、本発明は、電源遮断状態から電源投入して起動シーケンスを実施することができるまでの復帰時間を短くし、全体の処理時間を短くし、電源遮断する機会を増やし、消費電力を削減することができる半導体集積回路および該半導体集積回路が設けられているプリント配線基板を提供することを目的としている。
【課題を解決するための手段】
【００１６】
上記に記載された課題を解決するために請求項１に記載された発明は、電源遮断回路が設けられた機能ブロックを有する半導体集積回路において、前記機能ブロックに対して予め定めた所定の信号パターンを入力する信号パターン入力部と、前記信号パターンが入力された前記機能ブロックからの出力と予め作成された期待値との比較を行う期待値比較部と、前記期待値比較部で前記期待値と一致するまでの時間を計測する復帰時間計測部と、前記復帰時間計測部が計測した時間を保持する復帰時間保持部と、電源投入時に前記信号パターン入力部に前記信号パターンを前記機能ブロックに入力させるとともに、前記復帰時間計測部に前記期待値と一致するまでの時間を計測させる復帰時間計測制御部と、電源投入から前記復帰時間保持部に保持されている前記時間分経過した後に、前記機能ブロックに電源投入後の復帰動作を行わせる復帰制御部と、を有することを特徴とする半導体集積回路である。
【発明の効果】
【００１７】
請求項１に記載の発明によれば、復帰時間計測制御部で電源投入時に信号パターン入力部に信号パターンを入力させるとともに、復帰時間計測部に前記期待値と一致するまでの時間を計測させるので、設計最悪値から算出された復帰時間ではなく、実際に当該回路に合った復帰時間を設定することができるために、復帰時間を短くすることができる。また、復帰制御部で復帰時間保持部に保持されている時間に基づいて、電源投入後の復帰動作を機能ブロックに行わせるので、短縮した復帰時間で起動シーケンスを動作（復帰動作）させることができ、電源遮断する機会が増加して、消費電力を削減することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態にかかる半導体集積回路の構成図である。
【図２】図１に示された半導体集積回路の初回電源投入時の動作を示したフローチャートである。
【図３】図１に示された半導体集積回路のスタンバイ状態からの電源投入時の動作を示したフローチャートである。
【図４】本発明の第２の実施形態にかかる半導体集積回路の構成図である。
【図５】本発明の第３の実施形態にかかる半導体集積回路の構成図である。
【図６】本発明の第４の実施形態にかかる半導体集積回路とプリント配線基板の構成図である。
【図７】従来の半導体集積回路の構成図である。
【図８】図７に示された半導体集積回の電源電圧の変化と入力信号との関係を示した説明図である。
【発明を実施するための形態】
【００１９】
以下、本発明の一実施形態を、図１乃至図３を参照して説明する。図１は、本発明の第１の実施形態にかかる半導体集積回路の構成図である。図２は、図１に示された半導体集積回路の初回電源投入時の動作を示したフローチャートである。図３は、図１に示された半導体集積回路のスタンバイ状態からの電源投入時の動作を示したフローチャートである。
【００２０】
（第１実施形態）
図１に、本発明の第１の実施形態にかかる半導体集積回路１を示す。図１に示された半導体集積回路１は、電源遮断ドメイン２と、電源制御回路３と、パワースイッチセル４と、測定パターン生成回路５と、期待値比較回路６と、復帰時間保持回路７と、が設けられている。
【００２１】
電源遮断ドメイン２は、半導体集積回路１内の所定の機能を実現する回路で構成されている機能ブロックであり、パワースイッチセル４によって電源がＯＮまたはＯＦＦされるドメイン（電源遮断領域）である。なお、電源遮断ドメイン２は、図７に示したように複数設けられてもよく、１つの電源遮断ドメイン２に複数の機能ブロックが含まれるように構成してもよい。
【００２２】
電源制御回路３は、パワースイッチセル４のＯＮまたはＯＦＦの制御や、コールドスタート（初回電源投入）時および電源遮断・復帰時の起動シーケンスの制御や、後述する復帰時間測定の制御などを行う。
【００２３】
電源遮断回路としてのパワースイッチセル４は、例えばＮＭＯＳトランジスタで構成されたスイッチ素子であり、例えば、ドレインがグローバル電源８に接続され、ソースが電源遮断ドメイン２のドメイン電源に接続され、ゲートに電源制御回路３が出力するイネーブル信号が接続される。
【００２４】
信号パターン入力部としての測定パターン生成回路５は、電源制御回路３から起動コマンドを受け付け、電源遮断ドメイン２に対し予め定めた所定の信号パターンを測定パターンとして出力する。
【００２５】
期待値比較部、復帰時間計測部としての期待値比較回路６は、測定パターン生成回路５から電源遮断ドメイン２に入力された測定パターンに対する出力を予め作成された期待値と比較する。また、期待値比較回路６は、電源制御回路６から測定スタート信号が入力されると電源の復帰時間を測定して、その結果を復帰時間保持回路７へ出力する。
【００２６】
復帰時間保持部としての復帰時間保持回路７は、期待値比較回路６で測定された電源の復帰時間を保持するとともに、当該復帰時間を電源制御回路３へ出力する。
【００２７】
なお、上述した構成の半導体集積回路１のうち、電源遮断ドメイン２以外の電源制御回路３、パワースイッチセル４、測定パターン生成回路５、期待値比較回路６、復帰時間保持回路７等は、グローバル電源８からの電源電圧が常時供給されている（常時電源ＯＮドメイン）。
【００２８】
次に、上述した構成の半導体集積回路１の電源投入時の動作を図２および図３のフローチャートを参照して説明する。まず、初回電源投入時の動作を図２を参照して説明する。
【００２９】
コールドスタート（初回電源投入）されると（ステップＳ１１）、電源制御回路３は、パワースイッチセル４にイネーブル信号を出力してパワースイッチセル４をＯＦＦからＯＮ（遮断から導通）にする。同時に測定パターン生成回路５に起動コマンドを出力して電源遮断ドメイン２へ測定パターンを入力させる。さらに、期待値比較回路６に測定スタート信号を出力して復帰時間の測定をスタートさせる（ステップＳ１２）。即ち、電源制御回路３が、電源投入時に信号パターン入力部に信号パターンを機能ブロックに入力させるとともに、復帰時間計測部に期待値と一致するまでの時間を計測させる復帰時間計測制御部として機能している。
【００３０】
次に、電源遮断ドメイン２から期待値比較回路６へ出力される値を、期待値比較回路６内で期待値と比較する。この期待値は予め準備しておいてもよいし、期待値比較回路６内で期待値を作成してもよい。この期待値は、ドメイン電源が安定するまで一致しない。ドメイン電源が安定すると一致する（ステップＳ１３）。
【００３１】
そして、期待値比較回路６で電源投入から期待値が一致するまでの時間を測定し（ステップＳ１４）、その結果を復帰時間として復帰時間保持回路７に保持させる（ステップＳ１５）。つまり、この電源投入から期待値が一致するまでの時間が図８に示した電源復帰時間Ｔに相当する。
【００３２】
なお、復帰時間の測定については、例えば周波数が既知である常時発振信号で動作するカウンタを使用すればよい。電源制御回路３から電源投入と同時にカウンタにイネーブル信号を入力し、期待値が一致したタイミングでカウンタを停止し、カウント値と動作周波数から復帰時間が計算できる。復帰時間保持回路７にはカウント値を保持して電源制御回路で時間（後述するタイマ３ａに対応する値）に換算してもよいし、期待値比較回路６で時間（後述するタイマ３ａに対応する値）に換算して復帰時間保持回路７は換算された時間を保持してもよい。
【００３３】
次に、スタンバイ状態からの復帰時の動作を図３を参照して説明する。まず、コールドスタート時に測定した復帰時間を、復帰時間保持回路７から電源制御回路３に入力する（ステップＳ２１）。次に、電源制御部３が、パワースイッチセル４をＯＮにしてドメイン電源をＯＮにする（ステップＳ２２）と同時に、電源制御回路３内に設けたタイマ３ａをスタートさせる（ステップＳ２３）。タイマ３ａの値が復帰時間に到達すると（ステップＳ２４）、電源制御回路３が電源遮断ドメイン２に起動シーケンス（電源投入後の復帰動作）を実行させる（ステップＳ２５）。即ち、電源制御部３が、復帰時間保持部に保持されている時間分経過した後に、機能ブロックに電源投入後の復帰動作を行わせる復帰制御部として機能している。
【００３４】
本実施形態によれば、電源制御回路３で初回電源投入時に測定パターン生成回路５に測定パターンを入力させるとともに、期待値比較回路６に期待値と一致するまでの時間を計測させるので、設計最悪値から算出された復帰時間ではなく、実際に当該回路に合った復帰時間を設定することができるために、復帰時間を短くすることができる。また、電源制御回路３で復帰時間保持回路７に保持されている復帰時間までタイマ３ａでカウントした後に、電源投入後の起動シーケンスを電源遮断ドメイン２に行わせるので、短縮した復帰時間で起動シーケンスを実行させることができ、電源遮断する機会が増加して、消費電力を削減することができる。
【００３５】
つまり、半導体集積回路１が実際に使用されるときの電圧、温度、製造時のプロセス条件における、電源投入から電源復帰までの時間を測定することができる。そのため、設計最悪値よりも復帰時間は通常短くなる。そして、この復帰時間を、それ以降の起動シーケンスを実行するまでの待機時間に使用することで、電源投入から通常動作への移行時間を
短縮することが可能となる。その結果、電源遮断と投入を繰り返すようなアプリケーションにおいて、全体の処理速度の低下を抑制することができる。逆にいうと、処理時間の低下を避けるために電源遮断できなかった条件においても、電源遮断が可能となる可能性が生まれるため、デバイスの消費電力削減が可能となる。
【００３６】
（第２実施形態）
次に、本発明の第２の実施形態にかかる半導体集積回路を図４を参照して説明する。なお、前述した第１の実施形態と同一部分には、同一符号を付して説明を省略する。図４は、本発明の第２の実施形態にかかる半導体集積回路の構成図である。
【００３７】
本実施形態では、第１の実施形態に示した測定パターン生成回路５および期待値比較回路６について、スキャンテスト用回路と共有した形態である。
【００３８】
半導体集積回路には、出荷時の検査のためスキャンテストという技術が用いられることが多い。これは、半導体集積回路内のフリップフロップをシフトレジスタ状につなぎ、そこに検査用のパターンを入力することでフリップフロップ間の組み合わせ回路部の故障を容易かつ速やかに検出する方法である。スキャンテストのためには、フリップフロップをシフトレジスタ状に接続することの他に、検査用のパターンを入力するスキャンコントローラ９と、電源遮断ドメイン２´から出力される信号パターンを期待値と比較するスキャンコンパレータ１０が必要となる。
【００３９】
このような構成（図４に示す）は、図１に示した測定パターン生成回路５、電源遮断ドメイン２、期待値比較回路６の構成と同様であり、前述したスキャンコントローラ９とスキャンコンパレータ１０を、測定パターン生成回路５と期待値比較回路６として使用することが可能である。即ち、本実施形態では、信号パターン入力部が、スキャンテスト用のパターン生成部と共用され、期待値比較部が、スキャンテスト用の期待値比較部と共用されている。
【００４０】
また、図４に示した構成では、図１の期待値比較回路６のうち復帰時間を測定する機能と復帰時間保持回路７に相当する機能を復帰時間測定回路１１として別途設けた。この復帰時間測定回路１１は、図４ではスキャンコンパレータ１０と別に設けるように構成されているが、スキャンコンパレータ１０に含んでもよい。
【００４１】
図４に示した半導体集積回路１は、初回電源投入時に、電源制御回路３からスキャンコントローラ９へ測定パターン生成と出力の開始信号を送信し、同時にスキャンコンパレータ１０へ比較開始信号を出力し、復帰時間測定回路１１に復帰時間の測定を開始させる。スキャンコンパレータ１０は、電源遮断ドメイン２´から出力される信号パターンを随時比較し、一致したところで一致信号を復帰時間測定回路１１に出力して、復帰時間を確定、保存する。スタンバイ状態からの復帰は第１の実施形態と同様である。
【００４２】
本実施形態によれば、測定パターン生成回路５としてスキャンコントローラ９を、期待値比較回路６としてスキャンコンパレータ１０を、それぞれ使用しているので、電源の遮断と投入が切り替えられる回路に対して、スキャン回路が設けられていれば追加回路を少なくすることができる。
【００４３】
（第３実施形態）
次に、本発明の第３の実施形態にかかる半導体集積回路を図５を参照して説明する。なお、前述した第１の実施形態と同一部分には、同一符号を付して説明を省略する。図５は、本発明の第３の実施形態にかかる半導体集積回路の構成図である。
【００４４】
本実施形態は、期待値比較回路６で測定された復帰時間を半導体集積回路１内に設けられたＣＰＵ１２からアクセス可能にした構成である。
【００４５】
ＣＰＵ１２は、図示しないプログラムメモリから読み込んだプログラムに基づいて動作する中央演算処理装置である。また、ＣＰＵ１２は、中央演算処理装置だけでなく、前記したプログラムメモリや、中央演算処理装置の処理で使用するデータを一時的に格納するデータメモリ（ＣＰＵ１２から書き込み読み出し自在なメモリ）等を含んでもよい。
【００４６】
ＣＰＵ１２と期待値比較回路６は、ＣＰＵバスにより、互いの間でデータや制御命令等の送受信が可能となっている。そして、本実施形態では、期待値比較回路６で測定した復帰時間をＣＰＵ１２がアクセスして取得し、自身のレジスタやデータメモリ等に保存する。スタンバイからの復帰時には、ＣＰＵ１２から電源制御回路３に対して復帰時間を通知（出力）する。
【００４７】
なお、図５に示した構成では、タイマ３ａを電源制御回路３内に設けていたが、ＣＰＵ１２がタイマ３ａの機能を備え、電源制御回路３に電源投入指示を出力するようにしてもよい。即ち、ＣＰＵ１２が復帰制御部として機能してもよい。
【００４８】
また、復帰時間は、ＣＰＵ１２内でなくともよく、少なくともＣＰＵ１２からアクセスできるメモリ等の記憶装置に保存すればよい。
【００４９】
本実施形態によれば、ＣＰＵ１２が復帰時間保持回路７を兼ねることができるために、追加回路を少なくすることができる。また、ＣＰＵ１２上で動作するプログラムで復帰時間を算出することも可能となり、期待値比較回路６の規模も小さくすることができる。
【００５０】
（第４実施形態）
次に、本発明の第４の実施形態にかかる半導体集積回路を図６を参照して説明する。なお、前述した第１の実施形態と同一部分には、同一符号を付して説明を省略する。本発明の第４の実施形態にかかる半導体集積回路とプリント配線基板の構成図である。
【００５１】
図６は、本実施形態にかかる半導体集積回路１が実装されたＰＣＢ（Printed Circuit Board：プリント回路基板）２０の構成図である。ＰＣＢ２０は、半導体集積回路１に加えて、温度センサ２１と、電圧センサ２２も設けられている。
【００５２】
温度測定手段としての温度センサ２１は、半導体集積回路１の近傍に設けられ、半導体集積回路１の周囲温度を検出（測定）する。温度センサ２１は、例えば、ＲＴＤ（測温抵抗体）、サーミスタなどＰＣＢ２０上に実装可能なデバイスで構成される。
【００５３】
電源電圧測定手段としての電圧センサ２２は、半導体集積回路１の近傍に設けられ、半導体集積回路１に供給されるグローバル電源８の電圧を検出（測定）する。電圧センサ２１は、例えば、ボルテージディテクタなどで構成される。
【００５４】
上述した第１〜第３の実施形態では、いずれもコールドスタートにおける復帰時間を測定し、その復帰時間をそれ以降使用して起動シーケンスまでの待機時間としていた。しかしながら、厳密にはコールドスタート時と、スタンバイ時では、動作条件が異なる可能性がある。例えば、温度はコールドスタート時と比較して多少なりとも上昇していることが想定できる。それにより、コールドスタート時に測定した復帰時間と、スタンバイからの復帰時間に差が生じる可能性がある。電源電圧に関しても同様である。ＰＣＢ２０上の他デバイスの状況により、グローバル電源８の電圧がコールドスタート時と変化している可能性がある。そこで、本実施形態では、この周辺環境の変化をＰＣＢ２０から電源制御回路３´に入力する。
【００５５】
つまり、温度センサ２１で測定された周囲温度と電圧センサ２２で測定されたグローバル電源８の電圧を電源制御回路３´に入力する。そして、スタンバイ時からの復帰において、コールドスタート時からの温度、電圧の変化分をコールドスタート時の復帰時間に所定の係数をかけて補正する。例えば温度が１０℃上昇していれば、コールドスタート時の復帰時間を１０％長くする等である。温度、電圧に対して、電源復帰時間がどのように変化するかについては、例えば、事前に計算して図６に示した温度／電圧傾斜計算回路３ｂに設定すればよい。即ち、電源制御回路３´が、温度情報取得部、電源電圧情報取得部として機能する。
【００５６】
なお、電源復帰時間がどのように変化するかについては、事前計算に限らず、当該電源遮断ドメイン２が動作しないタイミングで復帰動作を行わせて、その際の復帰時間と温度や電源電圧との関係を保存するようにしてもよい。つまり、電源復帰時間がどのように変化するかの情報を取得するために復帰動作を行い、情報取得後は必要に応じてスタンバイ状態に戻る。
【００５７】
また、温度センサ２１と電圧センサ２２は、少なくともいずれか一方が設けられていれば、センサで測定した情報に基づいて、コールドスタート時に測定した復帰時間を補正することができる。
【００５８】
本実施形態によれば、ＰＣＢ２０上に温度センサ２１と電圧センサ２２を設け、温度センサ２１と電圧センサ２２の検出結果に基づいて復帰時間を調整するので、コールドスタート時とスタンバイ時との復帰時間の差を少なくし、より実態に即した復帰時間で動作させることができる。
【００５９】
なお、上述した４つの実施形態では、原則としてコールドスタート時に復帰時間を測定し、スタンバイ状態からの復帰時には、その復帰時間を利用していたが、スタンバイ状態からの復帰時にも復帰時間を計測し、復帰時間保持回路７に保持している時間と異なる（或いは所定以上の差がある）場合は、新たに計測された復帰時間を以降のスタンバイからの復帰時間としてもよい。このようにすることで、より実態に即した復帰時間で動作させることができる。
【００６０】
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００６１】
１          半導体集積回路
２、２´    電源遮断ドメイン（機能ブロック）
３、３´    電源制御回路（復帰時間計測制御部、復帰制御部、温度情報取得部、電源電圧情報取得部）
４          パワースイッチセル（電源遮断回路）
５          測定パターン生成回路（信号パターン入力部）
６          期待値比較回路（期待値比較部、復帰時間計測部）
７          復帰時間保持回路（復帰時間保持部）
８          グローバル電源
９          スキャンコントローラ（スキャンテスト用のパターン生成部）
１０        スキャンコンパレータ（スキャンテスト用の期待値比較部）
１１        復帰時間測定回路（復帰時間計測部）
１２        ＣＰＵ（ＣＰＵ、ＣＰＵから書き込み読み出し自在なメモリ）
２０        ＰＣＢ（プリント回路基板）
２１        温度センサ（温度測定手段）
２２        電圧センサ（電源電圧測定手段）
【先行技術文献】
【特許文献】
【００６２】
【特許文献１】特開２００８−１８６８５４号公報
【図１】
2013192061.tif 000003
【図２】
2013192061.tif 000004
【図３】
2013192061.tif 000005
【図４】
2013192061.tif 000006
【図５】
2013192061.tif 000007
【図６】
2013192061.tif 000008
【図７】
2013192061.tif 000009
【図８】
2013192061.tif 000010