(57)【要約】【課題】フルブリッジ回路を構成する２つのハーフブリッジ回路の内、１つのハーフブリッジ回路が故障している場合においても、故障に依存せずに圧力を検出できる圧力センサを提供する。【解決手段】第１ハーフブリッジ回路（２０）及び第２ハーフブリッジ回路（３０）を有するフルブリッジ回路（１０）と、第１ハーフブリッジ回路（２０）の第１中点、及び、第２ハーフブリッジ回路（３０）の第２中点が入力端子に接続される主オペアンプ（４１）と、第１中点及びグランドが入力端子に接続される第１オペアンプ（４２）と、第２中点及びグランドが入力端子に接続される第２オペアンプ（４３）と、オペアンプ（４２，４３）それぞれの出力信号に基づいて、第１ハーフブリッジ回路（２０）、及び、第２ハーフブリッジ回路（３０）それぞれの故障を判定する判定部（５０）と、を有する。【選択図】図１
2013024616.tif 000002
【特許請求の範囲】
【請求項１】
電源とグランドとの間に第１ゲージ抵抗（２１）と第２ゲージ抵抗（２２）とが直列接続されて成る第１ハーフブリッジ回路（２０）、及び、電源とグランドとの間に第３ゲージ抵抗（３１）と第４ゲージ抵抗（３２）とが直列接続されて成る第２ハーフブリッジ回路（３０）を有するフルブリッジ回路（１０）と、
前記第１ゲージ抵抗（２１）と前記第２ゲージ抵抗（２２）との間の第１中点、及び、前記第３ゲージ抵抗（３１）と前記第４ゲージ抵抗（３２）との間の第２中点が入力端子に接続される主オペアンプ（４１）と、
前記第１中点、及び、前記グランド若しくは前記電源が入力端子に接続される第１オペアンプ（４２）と、
前記第２中点、及び、前記グランド若しくは前記電源が入力端子に接続される第２オペアンプ（４３）と、
前記主オペアンプ（４１）、前記第１オペアンプ（４２）、及び、前記第２オペアンプ（４３）それぞれの出力端子が入力端子（５４〜５６）に接続され、前記第１オペアンプ（４２）、及び、前記第２オペアンプ（４３）それぞれの出力信号に基づいて、前記第１ハーフブリッジ回路（２０）、及び、前記第２ハーフブリッジ回路（３０）それぞれの故障を判定する判定部（５０）と、を有し、
前記判定部（５０）は、前記第１ハーフブリッジ回路（２０）、及び、前記第２ハーフブリッジ回路（３０）が故障していないと判定した場合、前記主オペアンプ（４１）の出力信号を出力し、前記第１ハーフブリッジ回路（２０）が故障していると判定した場合、前記第２オペアンプ（４３）の出力信号を出力し、前記第２ハーフブリッジ回路（３０）が故障していると判定した場合、前記第１オペアンプ（４２）の出力信号を出力することを特徴とする圧力センサ。
【請求項２】
前記判定部（５０）は、
前記第１ハーフブリッジ回路（２０）に故障が生じていない場合に、前記第１オペアンプ（４２）から出力されることが期待される第１期待値、及び、前記第２ハーフブリッジ回路（３０）に故障が生じていない場合に、前記第２オペアンプ（４３）から出力されることが期待される第２期待値が記憶された記憶部（５１）と、
前記第１期待値と前記第１オペアンプ（４２）の出力信号とを比較し、前記第２期待値と前記第２オペアンプ（４３）の出力信号とを比較する比較部（５２）と、
該比較部（５２）の出力信号に基づいて、前記主オペアンプ（４１）、前記第１オペアンプ（４２）、前記第２オペアンプ（４３）の出力信号のいずれかを出力する出力部（５３）と、を有することを特徴とする請求項１に記載の圧力センサ。
【請求項３】
前記判定部（５０）は、前記主オペアンプ（４１）の出力端子が接続される主入力端子（５４）、前記第１オペアンプ（４２）の出力端子が接続される第１入力端子（５５）、前記第２オペアンプ（４３）の出力端子が接続される第２入力端子（５６）、及び、出力端子（５７）を有し、
前記出力部（５３）は、前記主入力端子（５４）と前記出力端子（５７）との間に設けられた主スイッチ（５８）、前記第１入力端子（５５）と前記出力端子（５７）との間に設けられた第１スイッチ（５９）、及び、前記第２入力端子（５６）と前記出力端子（５７）との間に設けられた第２スイッチ（６０）を有し、
前記主スイッチ（５８）、前記第１スイッチ（５９）、及び、前記第２スイッチ（６０）それぞれのＯＮ／ＯＦＦ状態は、前記比較部（５２）の出力信号によって制御されることを特徴とする請求項２に記載の圧力センサ。
【請求項４】
前記比較部（５２）は、前記第１オペアンプ（４２）の出力信号が前記第１期待値と同一であり、第２オペアンプ（４３）の出力信号が前記第２期待値と同一の場合、前記主スイッチ（５８）にＯＮ信号を出力し、前記第１オペアンプ（４２）の出力信号が前記第１期待値と異なり、第２オペアンプ（４３）の出力信号が前記第２期待値と同一の場合、前記第２スイッチ（６０）にＯＮ信号を出力し、前記第１オペアンプ（４２）の出力信号が前記第１期待値と同一であり、第２オペアンプ（４３）の出力信号が前記第２期待値と異なる場合、前記第１スイッチ（５９）にＯＮ信号を出力することを特徴とする請求項３に記載の圧力センサ。
【請求項５】
前記第１期待値及び前記第２期待値は、グランド電位よりも大きく、電源電位よりも小さい値であることを特徴とする請求項２〜４いずれか１項に記載の圧力センサ。
【請求項６】
常圧時における、前記第１〜第４ゲージ抵抗（２１，２２，３１，３２）それぞれの抵抗値は、同一であり、
αを、電源電位の半分の値よりも小さい値とすると、前記第１期待値及び前記第２期待値は、αよりも大きく、電源電位からαを引いた値よりも小さい値であることを特徴とする請求項５に記載の圧力センサ。
【請求項７】
前記フルブリッジ回路（１０）は、第１半導体基板に形成され、
前記主オペアンプ（４１）、前記第１オペアンプ（４２）、前記第２オペアンプ（４３）、及び、前記判定部（５０）は、前記第１半導体基板とは異なる第２半導体基板に形成されていることを特徴とする請求項１〜６いずれか１項に記載の圧力センサ。
【請求項８】
前記フルブリッジ回路（１０）、前記主オペアンプ（４１）、前記第１オペアンプ（４２）、前記第２オペアンプ（４３）、及び、前記判定部（５０）は、第１半導体基板に形成されていることを特徴とする請求項１〜６いずれか１項に記載の圧力センサ。
【請求項９】
前記第１半導体基板には、局所的に厚さの薄くなった薄肉部（１１）が形成されており、
該薄肉部（１１）上に前記フルブリッジ回路（１０）が形成されていることを特徴とする請求項７又は請求項８に記載の圧力センサ。
【請求項１０】
前記第１ゲージ抵抗（２１）及び前記第４ゲージ抵抗（３２）は、圧力の印加によって抵抗値が上昇する性質を有し、
前記第２ゲージ抵抗（２２）及び前記第３ゲージ抵抗（３１）は、圧力の印加によって抵抗値が減少する性質を有することを特徴とする請求高１〜９いずれか１項に記載の圧力センサ。
【請求項１１】
前記第２ゲージ抵抗（２２）及び前記第３ゲージ抵抗（３１）は、圧力の印加によって抵抗値が上昇する性質を有し、
前記第１ゲージ抵抗（２１）及び前記第４ゲージ抵抗（３２）は、圧力の印加によって抵抗値が減少する性質を有することを特徴とする請求高１〜９いずれか１項に記載の圧力センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、４つのゲージ抵抗によって構成されたフルブリッジ回路を備える圧力センサに関するものである。
【背景技術】
【０００２】
従来、例えば特許文献１に示されるように、ダイヤフラムと、このダイヤフラムの歪みに基づいて印加圧力に応じた電気信号を出力するゲージ抵抗と、を有する圧力センサが提案されている。圧力センサは、６個のゲージ抵抗を有し、これら６個のゲージ抵抗の中には、印加圧力に応じて抵抗値が増加するものと、抵抗値が減少するものとが含まれている。６個のゲージ抵抗によって、フルブリッジ回路が構成されており、６個のゲージ抵抗の接続点のうち所定の２点の間の電圧により、印加圧力に応じた電気信号を出力し、所定の２点とは異なる他の２点の間の電圧により、センサ出力の故障を検出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３０４９９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
通常、圧力を検出する場合、ダイヤフラム上に、４つのゲージ抵抗から成るフルブリッジ回路が設けられる。このフルブリッジ回路は、２つのハーフブリッジ回路から構成され、圧力の検出は、２つのハーフブリッジ回路の中点電圧の差分に基づいて行われる。もちろん、１つのハーフブリッジ回路の中点電圧は、圧力印加に応じて変動するので、この中点電圧のみによっても、圧力を検出することはできる。しかしながら、感度を上げるために、２つのハーフブリッジ回路の中点電圧の差分に基づいて、圧力の検出が行われる。
【０００５】
ところで、特許文献１に示される圧力センサでは、センサ出力の故障を検出することはできるが、フルブリッジ回路を構成する２つのハーフブリッジ回路のいずれに不具合が生じたのかは検出することができない。そのため、２つのハーフブリッジ回路の内、１つのハーフブリッジ回路のみが故障している場合、もう１つの正常なハーフブリッジ回路の中点電圧を活用することができず、感度が落ちるとは言え、故障に依存せずに圧力を検出することができなかった。
【０００６】
そこで、本発明は上記問題点に鑑み、フルブリッジ回路を構成する２つのハーフブリッジ回路の内、１つのハーフブリッジ回路が故障している場合においても、故障に依存せずに圧力を検出できる圧力センサを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記した目的を達成するために、請求項１に記載の発明は、電源とグランドとの間に第１ゲージ抵抗（２１）と第２ゲージ抵抗（２２）とが直列接続されて成る第１ハーフブリッジ回路（２０）、及び、電源とグランドとの間に第３ゲージ抵抗（３１）と第４ゲージ抵抗（３２）とが直列接続されて成る第２ハーフブリッジ回路（３０）を有するフルブリッジ回路（１０）と、第１ゲージ抵抗（２１）と第２ゲージ抵抗（２２）との間の第１中点、及び、第３ゲージ抵抗（３１）と第４ゲージ抵抗（３２）との間の第２中点が入力端子に接続される主オペアンプ（４１）と、第１中点、及び、グランド若しくは電源が入力端子に接続される第１オペアンプ（４２）と、第２中点、及び、グランド若しくは電源が入力端子に接続される第２オペアンプ（４３）と、主オペアンプ（４１）、第１オペアンプ（４２）、及び、第２オペアンプ（４３）それぞれの出力端子が入力端子（５４〜５６）に接続され、第１オペアンプ（４２）、及び、第２オペアンプ（４３）それぞれの出力信号に基づいて、第１ハーフブリッジ回路（２０）、及び、第２ハーフブリッジ回路（３０）それぞれの故障を判定する判定部（５０）と、を有し、判定部（５０）は、第１ハーフブリッジ回路（２０）、及び、第２ハーフブリッジ回路（３０）が故障していないと判定した場合、主オペアンプ（４１）の出力信号を出力し、第１ハーフブリッジ回路（２０）が故障していると判定した場合、第２オペアンプ（４３）の出力信号を出力し、第２ハーフブリッジ回路（３０）が故障していると判定した場合、第１オペアンプ（４２）の出力信号を出力することを特徴とする。
【０００８】
このように本発明によれば、フルブリッジ回路（１０）を構成する２つのハーフブリッジ回路（２０，３０）それぞれの故障が判定部（５０）によって判定される。そして、正常な（故障していない）ハーフブリッジ回路の中点の電圧を活用している。これによれば、２つのハーフブリッジ回路（２０，３０）の内、１つのハーフブリッジ回路が故障している場合においても、故障に依存せずに圧力を検出することができる。
【０００９】
判定部（５０）の具体的な構成としては、請求項２に記載のように、判定部（５０）は、第１ハーフブリッジ回路（２０）に故障が生じていない場合に、第１オペアンプ（４２）から出力されることが期待される第１期待値、及び、第２ハーフブリッジ回路（３０）に故障が生じていない場合に、第２オペアンプ（４３）から出力されることが期待される第２期待値が記憶された記憶部（５１）と、第１期待値と第１オペアンプ（４２）の出力信号とを比較し、第２期待値と第２オペアンプ（４３）の出力信号とを比較する比較部（５２）と、該比較部（５２）の出力信号に基づいて、主オペアンプ（４１）、第１オペアンプ（４２）、第２オペアンプ（４３）の出力信号のいずれかを出力する出力部（５３）と、を有する構成を採用することができる。
【００１０】
判定部（５０）の更に具体的な構成としては、請求項３に記載のように、判定部（５０）は、主オペアンプ（４１）の出力端子が接続される主入力端子（５４）、第１オペアンプ（４２）の出力端子が接続される第１入力端子（５５）、第２オペアンプ（４３）の出力端子が接続される第２入力端子（５６）、及び、出力端子（５７）を有し、出力部（５３）は、主入力端子（５４）と出力端子（５７）との間に設けられた主スイッチ（５８）、第１入力端子（５５）と出力端子（５７）との間に設けられた第１スイッチ（５９）、及び、第２入力端子（５６）と出力端子（５７）との間に設けられた第２スイッチ（６０）を有し、主スイッチ（５８）、第１スイッチ（５９）、及び、第２スイッチ（６０）それぞれのＯＮ／ＯＦＦ状態は、比較部（５２）の出力信号によって制御される構成を採用することができる。これによれば、主オペアンプ（４１）、第１オペアンプ（４２）、及び、第２オペアンプ（４３）それぞれの出力信号のいずれか１つが判定部（５０）から出力されることが実現される。
【００１１】
請求項４に記載のように、比較部（５２）は、第１オペアンプ（４２）の出力信号が第１期待値と同一であり、第２オペアンプ（４３）の出力信号が第２期待値と同一の場合、主スイッチ（５８）にＯＮ信号を出力し、第１オペアンプ（４２）の出力信号が第１期待値と異なり、第２オペアンプ（４３）の出力信号が第２期待値と同一の場合、第２スイッチ（６０）にＯＮ信号を出力し、第１オペアンプ（４２）の出力信号が第１期待値と同一であり、第２オペアンプ（４３）の出力信号が第２期待値と異なる場合、第１スイッチ（５９）にＯＮ信号を出力する構成が良い。これによれば、２つのハーフブリッジ回路（２０，３０）が故障していない場合に主オペアンプ（４１）の出力信号が出力され、第１ハーフブリッジ回路（２０）が故障している場合に第２オペアンプ（４３）の出力信号を出力され、第２ハーフブリッジ回路（３０）が故障している場合に第１オペアンプ（４２）の出力信号が出力されることが実現される。
【００１２】
なお、第１期待値及び第２期待値はそれぞれ幅を有する値である。したがって、請求項４に記載の「出力信号が期待値と同一」とは、期待値の範囲内に、出力信号の値があることを示し、「出力信号が期待値と異なる」とは、期待値の範囲外に、出力信号の値があることを示している。
【００１３】
請求項５に記載のように、第１期待値及び第２期待値は、グランド電位よりも大きく、電源電位よりも小さい値である構成が好ましい。例えば、第１ゲージ抵抗（２１）が断線した場合、第１中点の電圧（以下、単に第１中点電圧と示す）は、グランド電位に固定される。これとは反対に、第２ゲージ抵抗（２２）が断線した場合、第１中点電圧は、電源電位に固定される。同様にして、第３ゲージ抵抗（３１）が断線した場合、第２中点の電圧（以下、単に第２中点電圧と示す）は、グランド電位に固定され、第４ゲージ抵抗（３２）が断線した場合、第２中点電圧は、電源電位に固定される。これらに対して、第１〜第４ゲージ抵抗（２１，２２，３１，３２）が断線していない場合、中点電圧は、電源電位よりも小さく、且つ、グランド電位よりも大きい値であることが期待される。したがって、請求項５に記載のように、期待値が、グランド電位よりも大きく電源電位よりも小さい値と定めておき、請求項２に記載のように、各中点電圧と期待値とを比較することで、各ゲージ抵抗（２１，２２，３１，３２）に断線が生じているか否かを判別することができる。すなわち、各ハーフブリッジ回路（２０，３０）に故障が生じているか否かを判別することができる。
【００１４】
請求項６に記載のように、常圧時における、第１〜第４ゲージ抵抗（２１，２２，３１，３２）それぞれの抵抗値は、同一であり、αを、電源電位の半分の値よりも小さい値とすると、第１期待値及び第２期待値は、αよりも大きく、電源電位からαを引いた値よりも小さい値である構成が好ましい。これによれば、常圧時において、各ハーフブリッジ回路（２０，３０）に故障が生じていない場合、各中点電圧は、グランド電位と電源電位との間の電圧（以下、電源電圧と示す）の半分の値となる。したがって、圧力の印加によって、各中点電圧は、電源電圧の半分の値を中心として、変動することとなる。しかしながら、各ゲージ抵抗（２１，２２，３１，３２）の抵抗値が傷などによって変動すると、常圧時において、各中点電圧は電源電圧の半分の値からずれ、圧力印加時において、各中点電圧の変動が実際の値から大きくずれる虞がある。このずれをどれほどまで許し、どれほどまで圧力の検出精度を要求するのかは、設計者それぞれが定める値であり、設計事項である。その設定値は、請求項６に記載のαに相当する。このαを定めることで、圧力の検出精度、及び、故障の検出精度が決定される。
【００１５】
請求項７に記載のように、フルブリッジ回路（１０）は、第１半導体基板に形成され、主オペアンプ（４１）、第１オペアンプ（４２）、第２オペアンプ（４３）、及び、判定部（５０）は、第１半導体基板とは異なる第２半導体基板に形成された構成が良い。これによれば、フルブリッジ回路（１０）、主オペアンプ（４１）、第１オペアンプ（４２）、第２オペアンプ（４３）、及び、判定部（５０）それぞれが同一の半導体基板に形成された構成とは異なり、主オペアンプ（４１）、第１オペアンプ（４２）、第２オペアンプ（４３）、判定部（５０）の設定を保った状態で、フルブリッジ回路（１０）を設定変更することができる。逆に言えば、フルブリッジ回路（１０）の設定を保った状態で、主オペアンプ（４１）、第１オペアンプ（４２）、第２オペアンプ（４３）、判定部（５０）を設定変更することができる。そのため、汎用性が向上される。
【００１６】
請求項８に記載のように、フルブリッジ回路（１０）、主オペアンプ（４１）、第１オペアンプ（４２）、第２オペアンプ（４３）、及び、判定部（５０）は、第１半導体基板に形成された構成が良い。これによれば、主オペアンプ（４１）、第１オペアンプ（４２）、第２オペアンプ（４３）、及び、判定部（５０）が、フルブリッジ回路（１０）が形成された半導体基板とは異なる半導体基板に形成された構成と比べて、圧力センサ（１００）の体格の増大が抑制される。
【００１７】
請求項９に記載のように、第１半導体基板には、局所的に厚さの薄くなった薄肉部（１１）が形成されており、該薄肉部（１１）上にフルブリッジ回路（１０）が形成された構成が良い。これによれば、厚さの均一な半導体基板にフルブリッジ回路が形成された構成と比べて、圧力の印加によって第１半導体基板に形成された薄肉部（１１）が歪み易く、その歪みがフルブリッジ回路（１０）の構成要素であるゲージ抵抗（２１，２２，３１，３２）に印加され易くなる。そのため、圧力印加に応じて、フルブリッジ回路（１０）の出力信号（各ハーフブリッジ回路（２０，３０）の中点電圧）が変動し易くなるので、圧力の検出精度が向上される。
【００１８】
請求項１０に記載のように、第１ゲージ抵抗（２１）及び第４ゲージ抵抗（３２）は、圧力の印加によって抵抗値が上昇する性質を有し、第２ゲージ抵抗（２２）及び第３ゲージ抵抗（３１）は、圧力の印加によって抵抗値が減少する性質を有する構成が良い。これによれば、第１中点電圧は減少し易く、第２中点電圧は減少し難くなる。そのため、両者の差分は大きくなり、主オペアンプ（４１）の出力信号の電圧レベルが上昇する。この結果、圧力の検出精度が向上される。
【００１９】
請求項１１に記載の発明の作用効果は、請求項１０に記載の発明の作用効果と同等なので、その記載を省略する。
【図面の簡単な説明】
【００２０】
【図１】第１実施形態に係る圧力センサの概略構成を示すブロック図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、第１実施形態に係る圧力センサの概略構成を示すブロック図である。なお、図１では、後述する薄肉部１１を破線で示している。
【００２２】
図１に示すように、圧力センサ１００は、要部として、フルブリッジ回路１０と、オペアンプ４０と、判定部５０と、を有する。フルブリッジ回路１０は、第１半導体基板（図示略）に形成され、オペアンプ４０と判定部５０とは、第１半導体基板とは異なる第２半導体基板（図示略）に形成されている。フルブリッジ回路１０は、２つのハーフブリッジ回路２０，３０を有し、各ハーフブリッジ回路２０，３０の中点が、オペアンプ４０の入力端子に接続されている。そして、オペアンプ４０の出力端子が、判定部５０の入力端子に接続され、判定部５０の出力端子が外部素子（図示略）に接続されている。後述するように、オペアンプ４０は、３つのオペアンプ４１〜４３を有するが、これら３つのオペアンプ４１〜４３の内の１つのオペアンプの出力信号が、判定部５０の出力端子から外部に出力される。
【００２３】
フルブリッジ回路１０は、電源とグランドとの間に第１ゲージ抵抗２１と第２ゲージ抵抗２２とが直列接続されて成る第１ハーフブリッジ回路２０、及び、電源とグランドとの間に第３ゲージ抵抗３１と第４ゲージ抵抗３２とが直列接続されて成る第２ハーフブリッジ回路３０を有する。第１半導体基板には、局所的に厚さの薄くなった薄肉部１１が形成されており、この薄肉部１１上に、フルブリッジ回路１０が形成されている。圧力印加によって薄肉部１１に歪みが生じると、その歪みに応じて、ゲージ抵抗２１，２２，３１，３２の抵抗値が変動し、第１ゲージ抵抗２１と第２ゲージ抵抗２２との間の第１中点の電圧（以下、第１中点電圧と示す）、及び、第３ゲージ抵抗３１と第４ゲージ抵抗３２との間の第２中点の電圧（以下、第２中点電圧と示す）が変動する。本実施形態では、ゲージ抵抗２１，３２は、圧力の印加によって抵抗値が上昇する性質を有し、ゲージ抵抗２２，３１は、圧力の印加によって抵抗値が減少する性質を有する。そのため、第１中点電圧は、圧力の印加によって減少する性質を有し、第２中点電圧は、圧力の印加によって上昇する性質を有する。なお、常圧（例えば、１気圧）時における、各ゲージ抵抗２１，２２，３１，３２の抵抗値は同一となっている。そのため、２つの中点電圧は、常圧時において等しくなっている。
【００２４】
オペアンプ４０は、第１中点及び第２中点が入力端子に接続される主オペアンプ４１と、第１中点及びグランドが入力端子に接続される第１オペアンプ４２と、第２中点及びグランドが入力端子に接続される第２オペアンプ４３と、を有する。本実施形態では、主オペアンプ４１の非反転入力端子が第１中点に接続され、主オペアンプ４１の反転入力端子が第２中点に接続されている。そして、第１オペアンプ４２の非反転入力端子が第１中点に接続され、第１オペアンプ４２の反転入力端子がグランドに接続されている。また、第２オペアンプ４３の非反転入力端子が第２中点に接続され、第２オペアンプ４３の反転入力端子がグランドに接続されている。
【００２５】
判定部５０は、オペアンプ４２，４３それぞれの出力信号に基づいて、ハーフブリッジ回路２０，３０それぞれの故障を判定するものである。判定部５０は、２つのハーフブリッジ回路２０，３０が正常である（故障していない）と判定した場合、主オペアンプ４１の出力信号を出力し、第１ハーフブリッジ回路２０のみが故障していると判定した場合、第２オペアンプ４３の出力信号を出力し、第２ハーフブリッジ回路３０のみが故障していると判定した場合、第１オペアンプ４２の出力信号を出力する。
【００２６】
判定部５０は、ハーフブリッジ回路２０，３０に故障が生じていない場合に、オペアンプ４２，４３から出力されることが期待される期待値が記憶された記憶部５１と、期待値とオペアンプ４２，４３の出力信号とを比較する比較部５２と、該比較部５２の出力信号に基づいて、３つのオペアンプ４１〜４３の出力信号のいずれか１つを出力する出力部５３と、を有する。図１に示すように、判定部５０は、各オペアンプ４１〜４３の出力端子と接続される入力端子５４〜５６と出力端子５７を有する。主入力端子５４に主オペアンプ４１の出力端子が接続され、第１入力端子５５に第１オペアンプ４２の出力端子が接続され、第２入力端子５６に第２オペアンプ４３の出力端子が接続されている。
【００２７】
記憶部５１には、上記した期待値として、第１ハーフブリッジ回路２０に故障が生じていない場合に第１オペアンプ４２から出力されることが期待される第１期待値、及び、第２ハーフブリッジ回路３０に故障が生じていない場合に第２オペアンプ４３から出力されることが期待される第２期待値が記憶されている。
【００２８】
例えば、第１ゲージ抵抗２１が断線した場合、第１中点電圧は、グランド電位に固定される。これとは反対に、第２ゲージ抵抗２２が断線した場合、第１中点電圧は、電源電位に固定される。同様にして、第３ゲージ抵抗３１が断線した場合、第２中点電圧は、グランド電位に固定され、第４ゲージ抵抗３２が断線した場合、第２中点電圧は、電源電位に固定される。これらに対して、ゲージ抵抗２１，２２，３１，３２が断線していない場合、中点電圧は、電源電位よりも小さく、且つ、グランド電位よりも大きい値であることが期待される。したがって、第１期待値及び第２期待値は、グランド電位よりも大きく、電源電位よりも小さい値となっている。
【００２９】
αを電源電位の半分の値よりも小さい値とすると、本実施形態の第１期待値及び第２期待値は、αよりも大きく、電源電位からαを引いた値よりも小さい値となっている。上記したように、常圧時における、各ゲージ抵抗２１，２２，３１，３２の抵抗値は同一となっている。そのため、２つの中点電圧は、常圧時において等しくなることが期待され、その値は、グランド電位と電源電位との間の電圧（以下、電源電圧と示す）の半分の値である。したがって、圧力の印加によって、各中点電圧は、電源電圧の半分の値を中心として、変動することとなる。しかしながら、各ゲージ抵抗２１，２２，３１，３２の抵抗値が傷などによって変動すると、常圧時において、各中点電圧は電源電圧の半分の値からずれ、圧力印加時において、各中点電圧の変動が実際の値から大きくずれる虞がある。このずれをどれほどまで許し、どれほどまで圧力の検出精度を要求するのかは、設計者それぞれが定める値であり、設計事項である。その設定値は、上記したαに相当する。このαを定めることで、圧力の検出精度、及び、故障の検出精度が決定される。本実施形態のαは、電源電圧の４分の１となっている。
【００３０】
比較部５２は、第１期待値と第１オペアンプ４２の出力信号とを比較し、第２期待値と第２オペアンプ４３の出力信号とを比較し、その比較結果に基づいた信号を、出力部５３に出力するものである。図１に示すように、比較部５２は、２つの入力端子５５，５６と電気的に接続され、記憶部５１と電気的に接続されている。比較部５２は、各入力端子５５，５６から入力されるオペアンプ４２，４３の出力信号と、記憶部５１から読み出した期待値とを比較し、その比較結果に基づいた制御信号を出力部５３に出力する。
【００３１】
出力部５３は、主入力端子５４と出力端子５７との間に設けられた主スイッチ５８、第１入力端子５５と出力端子５７との間に設けられた第１スイッチ５９、及び、第２入力端子５６と出力端子５７との間に設けられた第２スイッチ６０を有する。これらスイッチ５８〜６０それぞれのＯＮ／ＯＦＦ状態が、比較部５２の出力信号（制御信号）によって制御される。
【００３２】
比較部５２は、第１オペアンプ４２の出力信号が第１期待値と同一であり、第２オペアンプ４３の出力信号が第２期待値と同一の場合、ハーフブリッジ回路２０，３０は正常であると判断して、主スイッチ５８にＯＮ信号を出力する。これにより、主オペアンプ４１によって差動増幅された、故障に依存しないハーフブリッジ回路２０，３０の出力信号（中点電圧）が外部素子に出力される。また、比較部５２は、第１オペアンプ４２の出力信号が第１期待値と異なり、第２オペアンプ４３の出力信号が第２期待値と同一の場合、第１ハーフブリッジ回路２０は故障していると判断して、第２スイッチ６０にＯＮ信号を出力する。これにより、第２オペアンプ４３によって差動増幅された、故障に依存しない第２ハーフブリッジ回路３０の出力信号（第２中点電圧）が外部素子に出力される。そして、比較部５２は、第１オペアンプ４２の出力信号が第１期待値と同一であり、第２オペアンプ４３の出力信号が第２期待値と異なる場合、第２ハーフブリッジ回路３０は故障していると判断して、第１スイッチ５９にＯＮ信号を出力する。これにより、第１オペアンプ４２によって差動増幅された、故障に依存しない第１ハーフブリッジ回路２０の出力信号（第１中点電圧）が外部素子に出力される。
【００３３】
更に言えば、比較部５２は、オペアンプ４２，４３それぞれの出力信号が期待値と異なる場合、２つのハーフブリッジ回路２０，３０（フルブリッジ回路１０）は故障していると判断して、その旨を含む故障信号を、図示しない外部端子を介して外部素子に出力する。これにより、フルブリッジ回路１０（圧力センサ１００）の故障がユーザーに報知される。ちなみに、比較部５２は、３つのオペアンプ４１〜４３のいずれの出力信号が外部素子に出力されたかの旨を含む報知信号を、図示しない外部素子を介して、外部素子に出力する。これにより、３つのオペアンプ４１〜４３のいずれの出力信号が外部素子に入力されたのかが外部素子に報知される。
【００３４】
なお、上記したように、第１期待値及び第２期待値は、αよりも大きく、電源電位からαを引いた値よりも小さい値であって、幅を有する値である。したがって、上記した「オペアンプの出力信号が期待値と同一」とは、期待値の範囲内に、出力信号の値があることを示し、「オペアンプの出力信号が期待値と異なる」とは、期待値の範囲外に、出力信号の値があることを示している。
【００３５】
次に、本実施形態に係る圧力センサ１００の作用効果を説明する。上記したように、フルブリッジ回路１０を構成する２つのハーフブリッジ回路２０，３０それぞれの故障が判定部５０によって判定される。そして、正常な（故障していない）ハーフブリッジ回路の中点電圧を活用している。これによれば、２つのハーフブリッジ回路２０，３０の内、１つのハーフブリッジ回路が故障している場合においても、故障に依存せずに圧力を検出することができる。
【００３６】
フルブリッジ回路１０は、第１半導体基板に形成され、オペアンプ４０及び判定部５０は、第１半導体基板とは異なる第２半導体基板に形成されている。これによれば、フルブリッジ回路、オペアンプ、及び、判定部それぞれが同一の半導体基板に形成された構成とは異なり、オペアンプ４０及び判定部５０の設定を保った状態で、フルブリッジ回路１０を設定変更することができる。逆に言えば、フルブリッジ回路１０の設定を保った状態で、オペアンプ４０及び判定部５０を設定変更することができる。そのため、汎用性が向上される。
【００３７】
局所的に厚さの薄くなった薄肉部１１上にフルブリッジ回路１０が形成されている。これによれば、厚さの均一な半導体基板にフルブリッジ回路が形成された構成と比べて、圧力の印加によって薄肉部１１が歪み易く、その歪みがフルブリッジ回路１０の構成要素であるゲージ抵抗２１，２２，３１，３２に印加され易くなる。そのため、圧力印加に応じて、フルブリッジ回路１０の出力信号（各ハーフブリッジ回路２０，３０の中点電圧）が変動し易くなるので、圧力の検出精度が向上される。
【００３８】
ゲージ抵抗２１，３２は、圧力の印加によって抵抗値が上昇する性質を有し、ゲージ抵抗２２，３１は、圧力の印加によって抵抗値が減少する性質を有する。これによれば、第１中点電圧は減少し易く、第２中点電圧は減少し難くなる。そのため、両者の差分は大きくなり、主オペアンプ４１の出力信号の電圧レベルが上昇する。この結果、圧力の検出精度が向上される。
【００３９】
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００４０】
本実施形態では、フルブリッジ回路１０が第１半導体基板に形成され、オペアンプ４０及び判定部５０が第１半導体基板とは異なる第２半導体基板に形成された例を示した。しかしながら、フルブリッジ回路１０、オペアンプ４０、及び、判定部５０が第１半導体基板に形成された構成を採用することもできる。これによれば、本実施形態で示した構成と比べて、圧力センサ１００の体格の増大が抑制される。
【００４１】
本実施形態では、ゲージ抵抗２１，３２は、圧力の印加によって抵抗値が上昇する性質を有し、ゲージ抵抗２２，３１は、圧力の印加によって抵抗値が減少する性質を有する例を示した。しかしなら、これとは反対に、ゲージ抵抗２１，３２は、圧力の印加によって抵抗値が減少する性質を有し、ゲージ抵抗２２，３１は、圧力の印加によって抵抗値が上昇する性質を有する構成を採用することもできる。また、全てのゲージ抵抗２１，２２，３１，３２が、圧力の印加によって抵抗値が上昇する性質を有する構成を採用することもできるし、圧力の印加によって抵抗値が減少する性質を有する構成を採用することもできる。
【００４２】
本実施形態では、常圧時における、各ゲージ抵抗２１，２２，３１，３２の抵抗値は同一となっている例を示した。しかしながら、常圧時における、各ゲージ抵抗２１，２２，３１，３２の抵抗値は異なっていても良い。
【００４３】
本実施形態では、主オペアンプ４１の非反転入力端子が第１中点に接続され、主オペアンプ４１の反転入力端子が第２中点に接続された例を示した。しかしながら、主オペアンプ４１の非反転入力端子が第２中点に接続され、主オペアンプ４１の反転入力端子が第１中点に接続された構成を採用することもできる。
【００４４】
本実施形態では、第１オペアンプ４２の非反転入力端子が第１中点に接続され、第１オペアンプ４２の反転入力端子がグランドに接続された例を示した。しかしながら、これとは反対に、第１オペアンプ４２の非反転入力端子がグランドに接続され、第１オペアンプ４２の反転入力端子が第１中点に接続された構成を採用することもできる。また、第１オペアンプ４２の非反転入力端子が第１中点に接続され、第１オペアンプ４２の反転入力端子が電源に接続された構成を採用することもできる。更に言えば、第１オペアンプ４２の非反転入力端子が電源に接続され、第１オペアンプ４２の反転入力端子が第１中点に接続された構成を採用することもできる。
【００４５】
本実施形態では、第２オペアンプ４３の非反転入力端子が第２中点に接続され、第２オペアンプ４３の反転入力端子がグランドに接続された例を示した。しかしながら、これとは反対に、第２オペアンプ４３の非反転入力端子がグランドに接続され、第２オペアンプ４３の反転入力端子が第２中点に接続された構成を採用することもできる。また、第２オペアンプ４３の非反転入力端子が第２中点に接続され、第２オペアンプ４３の反転入力端子が電源に接続された構成を採用することもできる。更に言えば、第２オペアンプ４３の非反転入力端子が電源に接続され、第２オペアンプ４３の反転入力端子が第２中点に接続された構成を採用することもできる。
【００４６】
本実施形態では、αが電源電圧の４分の１である例を示した。しかしながら、αの値としては、上記例に限定されず、電源電圧の半分以下であれば良い。例えば、αの値として、３分の１を採用することもできる。
【符号の説明】
【００４７】
１０・・・フルブリッジ回路
２０・・・第１ハーフブリッジ回路
３０・・・第２ハーフブリッジ回路
４０・・・オペアンプ
４１・・・主オペアンプ
４２・・・第１オペアンプ
４３・・・第２オペアンプ
５０・・・判定部
５１・・・記憶部
５２・・・比較部
５３・・・出力部
１００・・・圧力センサ
【図１】
2013024616.tif 000003