(57)【要約】【課題】予歪みの発生量を高めることができるとともに、回路サイズを小さくすることができる歪み補償回路及び増幅器を得ることを目的とする。【解決手段】ゲート電極４の一部とソース電極６，７の一部が半導体基板の活性領域２，３に形成されているトランジスタ１１と、その活性領域２，３に形成されているゲート電極とソース電極によって構成されているダイオード１２とを備えるように構成する。これにより、予歪みの発生量を高めることができる。また、トランジスタに歪み補償機能を持たせているので、歪みを補償する専用の回路を実施する場合よりも、回路サイズを小さくすることができる。【選択図】図１
2013223116.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極の一部とソース電極の一部が半導体基板の活性領域に形成されているトランジスタと、
上記活性領域に形成されているゲート電極とソース電極によって構成されているダイオードと
を備えた歪み補償回路。
【請求項２】
複数のゲートフィンガー電極及び複数のソースフィンガー電極が半導体基板の活性領域に形成されており、上記ゲートフィンガー電極の一部と上記ソースフィンガー電極の一部によって構成されているトランジスタと、
上記複数のゲートフィンガー電極及び上記複数のソースフィンガー電極のうち、上記トランジスタを構成していない残りのゲートフィンガー電極とソースフィンガー電極によって構成されているダイオードと
を備えた歪み補償回路。
【請求項３】
入力整合回路と出力整合回路の間に歪み補償回路が接続されている増幅器において、
上記歪み補償回路は、
ゲート電極の一部とソース電極の一部が半導体基板の活性領域に形成されているトランジスタと、
上記活性領域に形成されているゲート電極とソース電極によって構成されているダイオードとを備えていることを特徴とする増幅器。
【請求項４】
入力整合回路と出力整合回路の間に歪み補償回路が接続されている増幅器において、
上記歪み補償回路は、
複数のゲートフィンガー電極及び複数のソースフィンガー電極が半導体基板の活性領域に形成されており、上記ゲートフィンガー電極の一部と上記ソースフィンガー電極の一部によって構成されているトランジスタと、
上記複数のゲートフィンガー電極及び上記複数のソースフィンガー電極のうち、上記トランジスタを構成していない残りのゲートフィンガー電極とソースフィンガー電極によって構成されているダイオードとを備えていることを特徴とする増幅器。
【請求項５】
入力整合回路と出力整合回路の間に歪み補償回路が接続されている増幅器において、
上記歪み補償回路が、ゲート電極の一部とソース電極の一部が半導体基板の活性領域に形成されているトランジスタを備えており、
上記入力整合回路又は上記出力整合回路の少なくも一方にダイオードが配置されていることを特徴とする増幅器。
【請求項６】
入力整合回路と出力整合回路の間に歪み補償回路が接続されている増幅器において、
上記歪み補償回路が、ゲートフィンガー電極とソースフィンガー電極が半導体基板の活性領域に形成されているトランジスタを備えており、
上記入力整合回路又は上記出力整合回路の少なくも一方にダイオードが配置されていることを特徴とする増幅器。
【請求項７】
入力整合回路又は出力整合回路の少なくも一方にダイオードの制御電圧を調整する制御電源が配置されていることを特徴とする請求項５または請求項６記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、衛星通信用増幅器、移動体通信用増幅器や地上マイクロ波通信用増幅器に適用され、振幅非線形性及び位相非線形性を補償する低歪増幅器用の歪み補償回路と、その歪み補償回路を実装している増幅器とに関するものである。
【背景技術】
【０００２】
一般的に通信用増幅器には線形性が求められ、その線形性は通信の劣化を防ぐ重要なファクターとなっている。
しかしながら、通信用増幅器には、同時に高効率化が求められており、昨今の通信用増幅器には、線形性を改善するためにリニアライザや歪み補償回路を併用していることが多い。
リニアライザや歪み補償回路は、大きく分けて３つあり、負帰還型、フィードフォワード型、プリディストーター型がある。
【０００３】
負帰還型は主に低周波で用いられる歪み補償回路である。
フィードフォワード型は線形性が非常に高く、高い線形性が求められる場合に使用される。
プリディストーター型はディジタル型とアナログ型に大きく分類され、ディジタル型は比較的高い線形性が求められる場合に用いられ、高出力で高効率な増幅器に適用されることが多い。
一方、アナログ型は比較的線形性が低くても、システム動作する場合に用いられ、低コスト化に非常に有利な構成である。
ここで、アナログ型のプリディストーターにおいて、ダイオードを用いているダイオードリニアライザは、小型で低コストであり、原理的には広帯域に線形性を改善することができる歪み補償回路である。
【０００４】
以下の特許文献１には、広帯域に線形性を改善することができる歪み補償回路が開示されており、この歪み補償回路は、抵抗と直流電源が直列に接続された回路と、インダクタ又は抵抗のうち、少なくとも一方を含む回路と順方向にバイアスされたダイオードが直列に接続された回路とを備え、信号路に対して並列に接続され、信号路の入力側及び出力側にはキャパシタが直列に接続された構成を有している。
【０００５】
この歪み補償回路では、入力電力Ｐｉｎの増加に対して利得Ｇａｉｎが増加し、位相Ｐｈａｓｅが遅れる特性が得られる。
また、直流電圧を変化させることで、歪補償回路の利得や通過位相特性を容易に調整することができる。また、抵抗値を変化させることで、利得、通過位相特性の調整及び入力電力に対する感度を調整することができる。
ただし、比較的周波数が高くなると、単調に利得が増加する特性にならなくなる。その原因は、ダイオードにおけるカソード部とアノード部の寄生成分の影響と、ダイオードにおけるＲＦ接地のインダクタンスの影響である。
このため、特許文献１に開示されている歪み補償回路では、高周波化が困難である。
【０００６】
以下の特許文献２には、高周波化を妨げている原因を除いている歪み補償回路が開示されており、この歪み補償回路では、入力信号を２分配して、位相が１８０度異なる２つの分配信号を出力する分配器と、その分配器から出力された分配信号を伝送する２つの信号路と、その信号路により伝送された２つの分配信号の位相を揃えて２つの分配信号を合成する合成器とを設け、直流電源から供給される直流電流が抵抗を介して順方向に印加されるダイオードを２つの信号路の間に挿入するようにしている。
これにより、比較的高い周波数帯（Ｋｕ帯等）でも、入力電力に対して単調な利得特性や位相特性が得られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−３５５０５５号公報（段落番号［００１７］、図１）
【特許文献２】特開２０１０−２３３０５５号公報（段落番号［００１１］、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来の歪み補償回路は以上のように構成されているので、特許文献２の場合、比較的高い周波数帯でも、入力電力に対して単調な利得特性や位相特性が得られるが、ウィルキンソンディバイダー等の２分配器が必要になり、回路サイズが大きくなる課題があった。
また、特許文献１，２のいずれにおいても、予歪みの発生量がダイオードの特性に依存しているため、線形性が良くない増幅器を多段に接続する場合には、予歪みの発生量が足りなくなることがある課題があった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、予歪みの発生量を高めることができるとともに、回路サイズを小さくすることができる歪み補償回路及び増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る歪み補償回路は、ゲート電極の一部とソース電極の一部が半導体基板の活性領域に形成されているトランジスタと、その活性領域に形成されているゲート電極とソース電極によって構成されているダイオードとを備えたものである。
【発明の効果】
【００１１】
この発明によれば、ゲート電極の一部とソース電極の一部が半導体基板の活性領域に形成されているトランジスタと、その活性領域に形成されているゲート電極とソース電極によって構成されているダイオードとを備えるように構成したので、予歪みの発生量を高めることができるとともに、回路サイズを小さくすることができる効果がある。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１による歪み補償回路を示す構成図である。
【図２】図１の歪み補償回路の等価回路を示す回路図である。
【図３】歪み補償回路の特性を示す説明図である。
【図４】３段増幅器の通過特性及び歪み特性を示す説明図である。
【図５】活性領域２，３に形成されるダイオードの構造を示す説明図である。
【図６】図１の歪み補償回路の等価回路を示す回路図である。
【図７】この発明の実施の形態２による歪み補償回路を示す構成図である。
【図８】この発明の実施の形態３による増幅器を示す構成図である。
【図９】この発明の実施の形態４による増幅器を示す構成図である。
【図１０】この発明の実施の形態５による増幅器を示す構成図である。
【発明を実施するための形態】
【００１３】
実施の形態１．
図１はこの発明の実施の形態１による歪み補償回路を示す構成図である。
図１の歪み補償回路は半導体基板上に形成されており、破線で囲まれている領域１，２，３は半導体基板の活性領域（活性状態になっている領域）であり、その他の領域は不活性領域（不活性状態になっている領域）である。
活性領域１には、ゲート電極４とドレイン電極５とソース電極６，７から成る電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が形成されている。
この電界効果トランジスタのゲート電極４の一部とソース電極６，７の一部は、活性領域６，７に形成されている（ゲート電極４の一部とソース電極６，７の一部がショットキー接合されている）。
活性領域２，３には、ゲート電極とソース電極から成るダイオードが形成されている。
ソース電極６，７は、ヴィアホール８，９を通してグランド（ＧＮＤ）に接地されている。
【００１４】
図２は図１の歪み補償回路の等価回路を示す回路図である。
図２では、活性領域１に形成されている電界効果トランジスタを等価的にトランジスタ１１に置き換えており、活性領域２，３に形成されているダイオードを等価的にダイオード１２に置き換えている。
なお、図１では、２つのダイオードが形成されているが、図２の等価回路では、ダイオード１２として統合している。
【００１５】
次に動作について説明する。
トランジスタ１１は、図示されていないが、バイアス電圧が入力側と出力側に印加されている。
入力側の給電は抵抗を介して行うことが好ましいが、線路やインダクタンスを介して行われていてもよい。
ＲＦ信号が歪み補償回路に入力されると、そのＲＦ信号はトランジスタ１１とダイオード１２に印加される。
【００１６】
図２のａ部の通過特性は、ダイオード１２の特性によって、ＲＦ信号の入力レベルの大きさに応じて変化する。
図３（ａ）に示すように、ＲＦ信号の入力レベルが大きくなるにしたがって通過特性が相対的に増加する。
これはＲＦ信号の入力レベルが大きくなるほど、ダイオード１２のコンダクタンスが小さくなるためである。
【００１７】
図２のｂ部の通過特性は、トランジスタ１１の特性によって、ＲＦ信号の入力レベルの大きさに応じて変化する。
図３（ｂ）に示すように、ＲＦ信号の入力レベルが大きくなるにしたがって通過特性が相対的に増加する。
これはＲＦ信号の入力レベルが大きくなるほど、ダイオード１２のインピーダンスが変化し、トランジスタ１１の入力インピーダンスと整合が取れる方向に動くからである。
【００１８】
したがって、ダイオード１２とトランジスタ１１を組み合わせたｃ部の通過特性は、図３（ｃ）に示すように、ａ部の特性とｂ部の特性を足し合わせたものになる。
このように、ダイオード１２とトランジスタ１１を組み合わせることで、入力レベルが大きな領域で、大きな予歪みを発生させることができる。
【００１９】
ここで、本発明の効果を確かめるために、図４（ａ）に示すような特性を有する増幅器を、図４（ｂ）のように３段増幅器として動作させ、３段増幅器に対して、図４（ｃ）に示すような歪み補償をかけるものとする。図４（ｄ）は出力レベルに対する通過特性を示している。
Ａは歪み補償回路を適用していない３段増幅器の通過特性を示し、Ｂは特許文献２に開示されている歪み補償回路を３段増幅器に適用した場合の通過特性を示し、Ｃは図１の歪み補償回路を３段増幅器に適用した場合の通過特性を示している。
図４（ｄ）から明らかなように、歪み補償回路を適用していない３段増幅器と比べて、歪み補償回路を適用している３段増幅器は、線形性が改善していることが分かる。また、特許文献２に開示されている歪み補償回路を適用している３段増幅器と比べて、図１の歪み補償回路を適用している３段増幅器は、更に線形性が改善していることが分かる。
【００２０】
図４（ｅ）は出力レベルに対する歪み特性を示している。
Ａは歪み補償回路を適用していない３段増幅器の歪み特性を示し、Ｂは特許文献２に開示されている歪み補償回路を３段増幅器に適用した場合の歪み特性を示し、Ｃは図１の歪み補償回路を３段増幅器に適用した場合の歪み特性を示している。
図４（ｅ）から明らかなように、歪み補償回路を適用していない３段増幅器と比べて、歪み補償回路を適用している３段増幅器は、同一歪み（図内破線）を与える出力レベルが高いことが分かる。また、特許文献２に開示されている歪み補償回路を適用している３段増幅器と比べて、図１の歪み補償回路を適用している３段増幅器は、更に同一歪み（図内破線）を与える出力レベルが高いことが分かる。
【００２１】
以上で明らかなように、この実施の形態１によれば、ゲート電極４の一部とソース電極６，７の一部が半導体基板の活性領域２，３に形成されているトランジスタ１１と、その活性領域２，３に形成されているゲート電極とソース電極によって構成されているダイオード１２とを備えるように構成したので、予歪みの発生量を高めることができる効果を奏する。
また、トランジスタ（図１の歪み補償回路）に歪み補償機能を持たせているので、歪みを補償する専用の回路を実装する場合よりも、回路サイズを小さくすることができる効果を奏する。
【００２２】
この実施の形態１では、ダイオード１２が活性領域２，３に形成されているものを示したが、図５（ａ）〜（ｄ）に示すような構造のダイオードが活性領域２，３に形成されていてもよい。
また、ＭＯＳＦＥＴのようなトランジスタでは、ＰＮ接合を用いたダイオードを使用しても効果は同じである。
【００２３】
図１の例では、ダイオード１２のカソードを接地しているが、アノードを接地するようにしても同様の効果が得られる。
ただし、アノードを接地する場合、カソードを接地する場合と比べて、ＲＦ信号の入力レベルが小さな領域においてダイオード１２が動作する。図６は、その場合の等価回路を示している。
したがって、使用する周波数が高くなり、ダイオード１２からみるインピーダンスが変化しても、利得特性と位相特性の単調変化を実現することができる。
【００２４】
実施の形態２．
図７はこの発明の実施の形態２による歪み補償回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
図７において、ゲート電極４の一部はゲートフィンガー電極２１をなしており、ソース電極６，７の一部はソースフィンガー電極２２をなしている。なお、２３はエアブリッジである。
図７の例では、活性領域１の領域Ａに形成されているゲートフィンガー電極２１とソースフィンガー電極２２によって電界効果トランジスタが構成されており、活性領域１の領域Ｂに形成されているゲートフィンガー電極２１とソースフィンガー電極２２によってダイオードが構成されている。
【００２５】
図７の歪み補償回路の等価回路は、図１の歪み補償回路と同じ図２の等価回路である。
ただし、活性領域１における領域Ａは、トランジスタ１１に等価的に置き換えており、活性領域１における領域Ｂは、ダイオード１２に等価的に置き換えている。
ダイオード１２の形状が、上記実施の形態１と異なるので、ダイオード１２の通過特性が若干異なるが、基本的な動作は、上記実施の形態１と同様である。
このため、この実施の形態２でも、上記実施の形態１と同様に、予歪みの発生量を高めることができるとともに、回路サイズを小さくすることができる。
【００２６】
実施の形態３．
図８はこの発明の実施の形態３による増幅器を示す構成図である。
図８において、歪み補償回路３１は図１又は図７の歪み補償回路である。
入力整合回路３２は歪み補償回路３１の入力側に接続されている整合回路であり、ローパスフィルター型の整合を取っている。ただし、ローパスフィルター型の整合に限るものではなく、例えば、ハイパスフィルター型やバンドパスフィルター型の整合を取るものであってもよい。
出力整合回路３３は歪み補償回路３１の出力側に接続されている整合回路であり、ローパスフィルター型の整合を取っている。ただし、ローパスフィルター型の整合に限るものではなく、例えば、ハイパスフィルター型やバンドパスフィルター型の整合を取るものであってもよい。
【００２７】
入力バイアス回路３４は歪み補償回路３１の入力側にバイアスを印加することで、歪み補償回路３１に給電する回路である。
出力バイアス回路３５は歪み補償回路３１の出力側にバイアスを印加することで、歪み補償回路３１に給電する回路である。
【００２８】
次に動作について説明する。
ただし、歪み補償回路３１の基本的な動作は、上記実施の形態１，２と同じであるため詳細な説明を省略する。
増幅器の入力端子ＩＮからＲＦ信号が入力されると、そのＲＦ信号は入力整合回路３２を通過して、歪み補償回路３１に入力される。
ＲＦ信号が歪み補償回路３１に入力されることで、上記実施の形態１，２で説明したように、任意の予歪みが発生する。
歪み補償回路３１から出力されたＲＦ信号は出力整合回路３３を通過して、増幅器の出力端子ＯＵＴから出力される。
【００２９】
この実施の形態３では、入出力整合回路３２が歪み補償回路３１の入力側に接続されているので、歪み補償回路３１と外部回路のミスマッチがなくなり、ＲＦ信号の挿入損失が減少する。
また、トランジスタ１１やダイオード１２の入力電力に対する位相特性は、負荷インピーダンスによって変化するため、任意のインピーダンスに整合を取ることで、位相特性を任意の特性にすることが可能になる。
なお、増幅器に歪み補償機能を持たせているので、歪みを補償する専用の回路を実装する場合よりも、回路サイズを小さくすることができる効果を奏する。
【００３０】
実施の形態４．
図９はこの発明の実施の形態４による増幅器を示す構成図であり、図において、図８と同一符号は同一または相当部分を示すので説明を省略する。
図９の増幅器では、図８の増幅器と比べて、歪み補償回路３１を構成しているダイオード１２が、入力整合回路３２に配置されている点で相違している。
【００３１】
次に動作について説明する。
増幅器の基本的な動作は、上記実施の形態３と同様である。
ただし、上記実施の形態３では、トランジスタ１１とダイオード１２が直近で接続されているが、この実施の形態４では、入力整合回路３２の一部として、ダイオード１２が配置されている。
このため、上記実施の形態３では、大信号動作時に、トランジスタ１１とダイオード１２のインピーダンスのミスマッチが大きくなるような状況が発生することがあるが、この実施の形態４では、トランジスタ１１とダイオード１２のインピーダンスのミスマッチを軽減することができる。
【００３２】
なお、この実施の形態４では、入力整合回路３２の一部として、ダイオード１２が配置されているものを示したが、出力整合回路３３の一部として、ダイオード１２が配置されているものであってもよい。
また、入力整合回路３２及び出力整合回路３３の双方に、ダイオード１２が配置されているものであってもよい。
【００３３】
実施の形態５．
図１０はこの発明の実施の形態５による増幅器を示す構成図であり、図において、図９と同一符号は同一または相当部分を示すので説明を省略する。
図１０の増幅器では、図９の増幅器と同様に、入力整合回路３２の一部として、ダイオード１２が配置されているが、さらに、ダイオード１２の制御電圧を調整する制御電源４０が配置されている。
【００３４】
この実施の形態５では、ダイオード１２の制御電圧を調整する制御電源４０が配置されているので、ダイオード１２の電圧を変えることができる。
このため、予歪みの発生量を調整することができるようになり、自由度の大きな構成の増幅器を提供することができる。
【００３５】
なお、この実施の形態５では、入力整合回路３２の一部として、ダイオード１２及び制御電源４０が配置されているものを示したが、出力整合回路３３の一部として、ダイオード１２及び制御電源４０が配置されているものであってもよい。
また、入力整合回路３２及び出力整合回路３３の双方に、ダイオード１２及び制御電源４０が配置されているものであってもよい。
【００３６】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００３７】
１，２，３  活性領域、４  ゲート電極、５  ドレイン電極、６，７  ソース電極、８，９  ヴィアホール、１１  トランジスタ、１２  ダイオード、２１  ゲートフィンガー電極、２２  ソースフィンガー電極、２３  エアブリッジ、３１  歪み補償回路、３２  入力整合回路、３３  出力整合回路、３４  入力バイアス回路、３５  出力バイアス回路、４０  制御電源。
【図１】
2013223116.tif 000003
【図２】
2013223116.tif 000004
【図３】
2013223116.tif 000005
【図４】
2013223116.tif 000006
【図５】
2013223116.tif 000007
【図６】
2013223116.tif 000008
【図７】
2013223116.tif 000009
【図８】
2013223116.tif 000010
【図９】
2013223116.tif 000011
【図１０】
2013223116.tif 000012