(57)【要約】【課題】本発明は、データ転送の等時性を犠牲にすることなく、省電力効果を最大化することができる新規な画像形成装置およびその制御方法を提供することを目的とする。【解決手段】本発明によれば、複数のPCI Expressデバイスを画像処理部に備える画像形成装置であって、前記PCI Expressデバイスは、データ転送時のライン利用率を計測するためのライン利用率計測部と、前記ライン利用率が所定のライン利用率閾値より小さい場合にのみＡＳＰＭをイネーブルに制御するＡＳＰＭ使用可否判断部とを含む画像形成装置が提供される。【選択図】図７
2013118630.tif 000002
【特許請求の範囲】
【請求項１】
シリアルバスで接続された複数のデバイスを画像処理部に備える画像形成装置であって、
前記デバイスは、
データ転送時のライン利用率を計測するためのライン利用率計測部と、
前記シリアルバスの節電に係る電力管理機能の使用の可否を制御する電力管理機能使用可否判断部とを含み、
前記電力管理機能使用可否判断部は、
前記ライン利用率が所定のライン利用率閾値より小さい場合にのみ前記電力管理機能をイネーブルに制御する、
画像形成装置。
【請求項２】
前記シリアルバスは、PCI Expressである、請求項１に記載の画像形成装置。
【請求項３】
前記ライン利用率閾値は、下記式（１）によって定義される、請求項１または２に記載の画像形成装置。
2013118630.tif 000008
（上記式（１）において、遷移準備時間は、通常状態から省電力状態への遷移が開始されるまでの時間を示し、復帰時間は、省電力状態から通常状態に復帰するまでの時間を示す。）
【請求項４】
前記復帰時間の値は、接続される２つのデバイスに固有の２つの復帰時間のうち、より大きい値である、請求項３に記載の画像形成装置。
【請求項５】
前記ライン利用率計測部は、１ライン目のライン利用率を下記式（２）に基づいて計測する、請求項１〜４のいずれか一項に記載の画像形成装置。
2013118630.tif 000009
【請求項６】
シリアルバスで接続された複数のデバイスを画像処理部に備える画像形成装置であって、
前記デバイスは、
データ転送時のライン利用率を計測するためのライン利用率計測部と、
前記シリアルバスの節電に係る電力管理機能の使用の可否を制御する電力管理機能使用可否判断部とを含み、
前記電力管理機能使用可否判断部は、
スキャナデータ転送とプリンタデータ転送が同時的に実行される期間またはフルカラーのプリンタデータ転送のみが実行される期間は、前記電力管理機能をディスエーブルに制御し、
上流のデバイスからのスキャナデータ転送のみが実行される期間においては、該上流のデバイスにおける電力管理機能に係る制御内容を踏襲して前記電力管理機能を制御し、
モノクロまたは２色のプリンタデータ転送のみが実行される期間においては、前記ライン利用率が所定のライン利用率閾値より小さい場合にのみ前記電力管理機能をイネーブルに制御する、
画像形成装置。
【請求項７】
前記シリアルバスは、PCI Expressである、請求項６に記載の画像形成装置。
【請求項８】
前記ライン利用率閾値は、下記式（３）によって定義される、請求項６または７に記載の画像形成装置。
2013118630.tif 000010
（上記式（３）において、遷移準備時間は、通常状態から省電力状態への遷移が開始されるまでの時間を示し、復帰時間は、省電力状態から通常状態に復帰するまでの時間を示し、（ドラム間ピッチ ％ lsync周期）は、ドラム間ピッチをlsync周期で除算した際の剰余に相当する時間を示す。）
【請求項９】
前記復帰時間の値は、接続される２つのデバイスに固有の２つの復帰時間のうち、より大きい値である、請求項８に記載の画像形成装置。
【請求項１０】
前記ライン利用率計測部は、１ライン目のライン利用率を下記式（４）に基づいて計測する、請求項６〜９のいずれか一項に記載の画像形成装置。
2013118630.tif 000011
（上記式（４）において、（ドラム間ピッチ ％ lsync周期）は、ドラム間ピッチをlsync周期で除算した際の剰余に相当する時間を示す。）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置およびその制御方法に関する。
【背景技術】
【０００２】
高速・高画質の画像形成が要求されるデジタル複合機（ＭＦＰ：Multi Function Peripheral）等の画像形成装置においては、画像処理に関与するデバイス間で一定周期内に大量のデータを転送する必要があり、それが出来ない場合は異常画像が発生する。
【０００３】
この点に鑑み、PCI Express（登録商標）をデバイス間の接続手段に採用することによって十分な転送レートを確保することが検討されている。PCI Express（以下、ＰＣＩｅと言う）は、ＰＣＩＳＩＧ（Peripheral Component Interconnect Special Interest Group）によって規定される高速シリアルインタフェースの規格であり、デバイス間を「リンク」と呼ばれる通信路を介して相互接続する。
【０００４】
ここで、ＰＣＩｅ規格には、電力管理の規格として、ＡＳＰＭ（Active State Power Management）を規定されている。ＡＳＰＭによれば、デバイス間を接続するリンクのアイドル状態が一定期間継続したことをＰＣＩｅデバイスがハードウェア上で検知して省電力状態に遷移することによって、リンクのアイドル期間中に無駄な電力が消費されることを抑制する。
【０００５】
しかしながら、省電力状態から通常状態への復帰には数μsec程度の復帰時間を要する。したがって、等時性（Isochronous）が要求されるリンクにおいて、ＡＳＰＭ制御をイネーブルにすると、その復帰時間のためにデータ転送の等時性が失われ、異常画像が発生する虞がある。
【０００６】
この点につき、特開２００９−１７６２９４号公報（特許文献１）は、操作部からユーザーがスキャナ読み取りを指示したことに応答して、ソフトウェアがＡＳＰＭ制御をディスエーブルにすることによって、スキャナデータを確実に転送する画像処理装置を開示する。
【０００７】
特許文献１の方法によれば、確かに転送データの等時性は確保される。しかしながら、特許文献１の方法では、lsync周期に対してデータ転送期間の占める割合が小さいユースケースの場合、非データ転送期間において依然として無駄な電力が消費されるという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記従来技術における課題に鑑みてなされたものであり、本発明は、データ転送の等時性を犠牲にすることなく、省電力効果を最大化することができる新規な画像形成装置およびその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者は、データ転送の等時性を犠牲にすることなく、省電力効果を最大化することができる新規な画像形成装置およびその制御方法につき鋭意検討した結果、以下の構成に想到し、本発明に至ったのである。
【００１０】
すなわち、本発明によれば、シリアルバスで接続された複数のデバイスを画像処理部に備える画像形成装置であって、前記デバイスは、データ転送時のライン利用率を計測するためのライン利用率計測部と、前記ライン利用率が所定のライン利用率閾値より小さい場合にのみＡＳＰＭをイネーブルに制御するＡＳＰＭ使用可否判断部とを含む画像形成装置が提供される。
【００１１】
また、本発明によれば、シリアルバスで接続された複数のデバイスを画像処理部に備える画像形成装置であって、前記デバイスは、データ転送時のライン利用率を計測するためのライン利用率計測部と、ＡＳＰＭの使用の可否を制御するＡＳＰＭ使用可否判断部とを含み、前記ＡＳＰＭ使用可否判断部は、スキャナデータ転送とプリンタデータ転送が同時的に実行される期間またはフルカラーのプリンタデータ転送のみが実行される期間は、ＡＳＰＭをディスエーブルに制御し、上流のデバイスからのスキャナデータ転送のみが実行される期間においては、該上流のデバイスにおけるＡＳＰＭの制御内容を踏襲してＡＳＰＭを制御し、モノクロまたは２色のプリンタデータ転送のみが実行される期間においては、前記ライン利用率が所定のライン利用率閾値より小さい場合にのみＡＳＰＭをイネーブルに制御する画像形成装置が提供される。
【図面の簡単な説明】
【００１２】
【図１】本実施形態の画像形成装置の画像処理部の機能ブロック図。
【図２】lsync周期内に発生するアイドル期間を説明するための概念図。
【図３】本実施形態におけるPCIe Rootモジュールの機能ブロック図。
【図４】本実施形態におけるASPM制御部を示す図。
【図５】本実施形態におけるＡＳＰＭの初期設定処理を示すフローチャート。
【図６】本実施形態におけるライン利用率閾値を説明するための概念図。
【図７】本実施形態におけるASPM制御部が実行するＡＳＰＭのON/OFF制御処理を示すフローチャート。
【図８】ＡＳＰＭのON/OFF制御が実行された場合のシーケンス図。
【図９】本実施形態におけるＡＳＩＣの機能ブロック図。
【図１０】フルカラー印刷モードにおけるプリンタデータ転送のシーケンスを示す図。
【図１１】本実施形態におけるPCIe Rootモジュールの機能ブロック図。
【図１２】本実施形態におけるASPM制御部を示す図。
【図１３】本実施形態におけるライン利用率閾値を説明するための概念図。
【図１４】本実施形態におけるASPM制御部が実行するＡＳＰＭのON/OFF制御処理を示すフローチャート。
【発明を実施するための形態】
【００１３】
以下、本発明を、実施形態をもって説明するが、本発明は後述する実施形態に限定されるものではない。なお、以下に参照する各図においては、共通する要素について同じ符号を用い、適宜、その説明を省略するものとする。
【００１４】
図１は、本発明の実施形態である画像形成装置の画像処理部を構成する画像処理エンジン（ＩＰＵボード１０）およびコントローラ（ＣＴＬボード２０）の機能ブロック図を示す。
【００１５】
ＩＰＵボード１０は、スキャナ１５から受領したスキャナデータの画像処理を実行するためのＡＳＩＣ１（１１）と、ＩＰＵボード１０とＣＴＬボード２０とをインタフェースするバスブリッジとしてのＡＳＩＣ２（１２）と、ＩＰＵボード１０を制御するＣＰＵ１（１３）と、処理後の画像データをプロッタ１６に書き込むための書き込み処理用ＡＳＩＣ４（１４）を含んで構成される。
【００１６】
一方、ＣＴＬボード２０は、ＩＰＵボード１０との間をインタフェースし、且つメモリ２３とのインタフェースを持つチップセットとしてのＡＳＩＣ３（２１）と、ＣＴＬボード２０を制御するＣＰＵ２（２２）を含んで構成される。
【００１７】
図１に示すＡＳＩＣ１〜ＡＳＩＣ３は、いずれも、PCI Express規格に準拠したPCI Expressデバイス（以下、ＰＣＩｅデバイスとして参照する）であり、ＡＳＩＣ１（１１）とＡＳＩＣ２（１２）の間、および、ＡＳＩＣ２（１２）とＡＳＩＣ３（２１）の間は、それぞれ、PCI Expressの規格する高速シリアルインタフェース（高速シリアルバス）を介して接続されている。
【００１８】
ここで、ＡＳＩＣ１（１１）、ＡＳＩＣ２（１２）およびＡＳＩＣ３（２１）は、ＰＣＩｅデバイスとしてＡＳＰＭ（Active State Power Management）制御部を実装する。ここで、ＡＳＰＭとは、デバイス間を接続するＰＣＩｅ（高速シリアルバス）の節電に係る電力管理機能を意味し、ＡＳＰＭ（Active State Power Management）制御部は、ＰＣＩｅのリンクが一定期間以上アイドル状態になると、自動的に通常状態（Ｌ０）から省電力状態（Ｌ０ｓ／Ｌ１）に遷移して無駄な電力消費を抑制するように構成されている。
【００１９】
一般に、画像形成装置のlsync周期は、想定される最大の帯域を満足するように設定される。例えば、画像形成装置が４００％拡大変倍に対応する機種である場合、図２（ａ）に示すように、４ライン分のデータを転送するのに必要な期間がlsync周期として設定される。よって、当該画像形成装置において、１００％等倍のデータを転送する場合には、図２（ｂ）に示すように、lsync周期においてデータ転送期間が占める割合（ライン利用率）は２５％となり、残りの７５％に相当する期間はアイドル状態になる。したがって、画像形成装置の省電力効果を最大化するためには、当該アイドル期間について各デバイスを省電力状態（Ｌ０ｓ／Ｌ１）に遷移させる必要がある。
【００２０】
しかしながら、一般に、ＰＣＩｅデバイスにおいては、省電力状態（Ｌ０ｓ／Ｌ１）から通常状態に戻るのに数μｓ〜数十μｓ程度の復帰時間を要するため、無条件にＡＳＰＭをイネーブルにしたのでは、データ転送が要求されるタイミングに復帰が間に合わず、異常画像となる可能性がある。この点につき、本実施形態の画像形成装置は、以下の構成を採用することにより、データ転送の等時性に影響を与えない範囲内でＰＣＩｅデバイスを省電力状態に遷移させることを可能にする。以下、この点につき、順を追って説明する。
【００２１】
図３は、図１に示したＡＳＩＣ２（１２）のRootモジュール３０の機能ブロックを示す。図３に示すように、Rootモジュール３０は、PCIEの論理層を実現する制御回路であるPCIE論理層回路３１と、PCIE論理層回路３１から受領した1ライン分のデータを1lsync周期で転送するデータ転送制御部３３とを含んで構成されている。
【００２２】
PCIE論理層回路３１が含むConfigレジスタ制御部３２には、省電力状態（Ｌ０ｓ／Ｌ１）からの復帰に要する時間がデバイス固有の値として、Link Capabilities RegisterのL0s/L1 Exit Latencyに保持されている。
【００２３】
データ転送制御部３３は、ASIC内部の転送をlsyncに同期させるためのlsync信号生成部３４と、ラインデータ毎に動作して所定の主走査サイズをカウントするための主走査カウンタ３５と、各種パラメータを保持するレジスタ制御部３６と、ASPM制御部４０とを含んで構成されている。ここで、ASPM制御部４０は、PCIE論理層回路３１のConfigレジスタ制御部３２およびＡＳＩＣ１（１１）のEnd Pointモジュール３８の図示しないConfigレジスタ制御部の両方にアクセス可能に構成されている。
【００２４】
図４は、ASPM制御部４０のみを拡大して示す。ASPM制御部４０は、ASPM使用可否判断部４２とライン利用率計測部４４とを含み、ライン利用率計測部４４は、さらに、データ転送期間カウンタ４６を含んで構成されている。
【００２５】
一方、ASPM使用可否判断部４２は、ASPM使用可否の判断基準となるライン利用率閾値を設定するためのライン利用率閾値設定部４３を含んで構成されている。以下、ライン利用率閾値設定部４３がライン利用率閾値を設定する手順について順を追って説明する。
【００２６】
本実施形態の画像形成装置においては、ライン利用率閾値を設定に先立って、ＡＳＰＭの初期設定処理が実行され、当該初期設定処理の中でライン利用率閾値の算出に使用される復帰時間が決定される。以下、復帰時間の決定処理を含むＡＳＰＭの初期設定処理を図５に示すフローチャートに基づいて説明する。
【００２７】
ステップ１０１において、ＡＳＩＣ２（１２）のRootモジュール３０のコンフィグ設定が実施され、ステップ１０２において、ＡＳＩＣ１（１１）のEnd Pointモジュール３８のコンフィグ設定が実施される。
【００２８】
続いて、ステップ１０３において、ＡＳＩＣ２（１２）のRootモジュール３０のConfigレジスタ制御部３２のLink Capabilities Registerがリードされ、「ASPM Support」、「L0s Exit Latency」および「L1 Exit Latency」のビットの値が保持される（ステップ１０４）。
【００２９】
さらに、ステップ１０５において、ＡＳＩＣ１（１１）のEnd Pointモジュール３８の図示しないConfigレジスタのLink Capabilities Registerがリードされ、「ASPM Support」、「L0s Exit Latency」および「L1 Exit Latency」のビットの値が保持される（ステップ１０６）。
【００３０】
次に、ステップ１０７において、Rootモジュール３０およびEnd Pointモジュール３８がL0sおよびL1のいずれをサポートしているか否かが判断される。ＡＳＰＭの省電力ステートは、接続されたデバイスの少なくとも一方がL0sにしか対応していなければ、L0sの省電力ステートに遷移し、接続されたデバイスの両方がL1に対応している場合は、L1の省電力ステートに遷移する。
【００３１】
Rootモジュール３０およびEnd Pointモジュール３８が、いずれも、L0sおよびL1の両方をサポートしている場合には（ステップ１０７、Ｙｅｓ）、ステップ１１２に進み、Rootモジュール３０およびEnd Pointモジュール３８のそれぞれのLink Control RegisterのASPM Controlの値を[0x11]にセットし、ASPMを「L0s and L1 Entry Enabled」に設定した後、ステップ１１３に進む。ステップ１１３においては、ステップ１０４で保持したRootモジュール３０の「L1 Exit Latency」の値とステップ１０６で保持したEnd Pointモジュール３８の「L1 Exit Latency」の値が比較される。その結果、より大きい方の値をライン利用率閾値の算出に使用する復帰時間として決定して、処理を終了する。
【００３２】
一方、ステップ１０７において、Rootモジュール３０およびEnd Pointモジュール３８がL0sおよびL1の両方をサポートしていないと判断された場合には（ステップ１０７、Ｎｏ）、ステップ１０８に進み、Rootモジュール３０およびEnd Pointモジュール３８がL0sをサポートしているか否かが判断される。その結果、L0sをサポートしている場合には（ステップ１０８、Ｙｅｓ）、ステップ１１０に進み、Rootモジュール３０およびEnd Pointモジュール３８のそれぞれのLink Control RegisterのASPM Controlの値を [0x01]にセットし、ASPMを「L0s Entry Enabled」に設定した後、ステップ１１１に進む。ステップ１１１においては、ステップ１０４で保持したRootモジュール３０の「L0s Exit Latency」の値とステップ１０６で保持したEnd Pointモジュール３８の「L0s Exit Latency」の値が比較される。その結果、より大きい方の値をライン利用率閾値の算出に使用する復帰時間として決定して、処理を終了する。
【００３３】
一方、Rootモジュール３０およびEnd Pointモジュール３８の両方がL0sをサポートしていない場合には（ステップ１０８、Ｎｏ）、ステップ１０９に進み、Rootモジュール３０およびEnd Pointモジュール３８のそれぞれのLink Control RegisterのASPM Controlの値を[0x00]にセットし、ASPMを「Disabled」に設定した後、処理を終了する。
【００３４】
ライン利用率閾値設定部４３は、上述した手順で決定された復帰時間と省電力状態への遷移が開始されるまでの時間に基づいてライン利用率閾値を定義する。以下、本実施形態において定義されるライン利用率閾値の考え方について、図６に基づいて説明する。
【００３５】
図６は、スキャナデータ転送時のシーケンスを示す。なお、図６中の「LTSSM」はPCIeのリンクステートを示し、その内容は、下記の通りである。
L0：通常状態
L0s：ASPMによる省電力状態（浅い）
L1：ASPMによる省電力状態（やや深い）
Rcv：L1→L0に復帰する際に、復帰用の準備を行うステート（リカバリーステート）
【００３６】
なお、図６（ａ）は、L0sの省電力ステートを示し、図６（ｂ）は、L1の省電力ステートを示し、各図において、Ｔ１〜Ｔ４は、下記を意味する。
Ｔ１：省エネステートからの復帰時間
Ｔ２：データ転送時間
Ｔ３：省エネステートへの遷移が開始されるまでの時間
Ｔ４：lsync周期
【００３７】
図６（ａ）および（ｂ）に示されるように、lsync周期内の非データ転送期間（Ｔ４−Ｔ２）が、省エネステートからの復帰時間（Ｔ１：以下、復帰時間として参照する）と省エネステートへの遷移が開始されるまでの時間（Ｔ３：以下、遷移準備時間として参照する）の合計（Ｔ１+Ｔ３）よりも大きい場合は、省電力化の対象と成り得る非データ転送期間（以下、省エネ可能期間として参照する）が存在することが理解されるであろう。一方、（Ｔ４−Ｔ２）が（Ｔ１+Ｔ３）より大きくない場合においては、仮に、lsync周期内に非データ転送期間が存在したとしても、その全てが復帰時間および遷移準備時間に費やされることになるので、当該非データ転送期間は省電力化の対象と成り得ず、そこにＡＳＰＭを使用する余地はない。
【００３８】
ここで、（Ｔ４−Ｔ２）が（Ｔ１+Ｔ３）よりも大きい場合とは、すなわち、ライン利用率[Ｔ２/ lsync周期]が[１−（Ｔ１+Ｔ３）/ lsync周期]よりも小さい場合と置き換えることができる。この点に着目して、本実施形態においては、ＡＳＰＭの適用の可否を判断するための指標として、下記式（１）により、ライン利用率閾値を定義する。
【００３９】
【数１】
2013118630.tif 000003
【００４０】
ライン利用率閾値設定部４３は、図５に示したＡＳＰＭの初期設定処理において決定された復帰時間および遷移準備時間を上記式（１）に導入してライン利用率閾値を算出・保持する。以上、本実施形態におけるライン利用率閾値設定部４３がライン利用率閾値を設定する手順について説明してきたが、次に、ASPM制御部４０が設定されたライン利用率閾値に基づいて実行するＡＳＰＭのON/OFF制御処理について、図７に示すフローチャートに基づいて説明する。
【００４１】
スキャナ読み取り時、図１に示すＣＰＵ１によりＡＳＩＣ１（１１）およびＡＳＩＣ２（１２）が起動されると、各デバイスのASPM制御部は、起動フラグのアサートに応答して（ステップ２０１、Ｙｅｓ）、ＡＳＰＭをディスエーブル(OFF)にする（ステップ２０２）。
【００４２】
続いて、スキャナ１５からスキャナデータが転送されると、ステップ２０３において、ライン利用率計測部４４が以下の手順で１ライン目のライン利用率を計測する。まず、ライン利用率計測部４４のデータ転送期間カウンタ４６は、ラインデータ毎に動作する主走査カウンタ３５の動作開始から終了までの期間（すなわち、主走査サイズのカウントに要する時間）をデータ転送期間として計測する。なお、データ転送期間カウンタ４６は、lsyncのアサートでリセットされる。ライン利用率計測部４４は、データ転送期間カウンタ４６が計測したデータ転送期間と図３に示したレジスタ制御部３６から取得したlsync周期に基づいて、下記式（２）によりライン利用率を算出し、当該ライン利用率をASPM使用可否判断部４２に出力する。
【００４３】
【数２】
2013118630.tif 000004
【００４４】
続くステップ２０４において、ASPM使用可否判断部４２は、ライン利用率計測部４４から入力されたライン利用率とライン利用率閾値設定部４３に保持されたライン利用率閾値を比較する。その結果、ライン利用率がライン利用率閾値より小さいと判断した場合（ステップ２０４、Ｙｅｓ）、ステップ２０５に進む。ステップ２０５において、ASPM使用可否判断部４２は、Configレジスタ制御部３２にアクセスし、Link Control RegisterのASPM Controlビットを介してASPMをイネーブル（ON）にする。その後、実行中のジョブの完了を待機し（ステップ２０６、Ｎｏ）、起動フラグがネゲートされると（ステップ２０６、Ｙｅｓ）、処理を終了する。
【００４５】
一方、ASPM使用可否判断部４２は、ライン利用率がライン利用率閾値より小さくないと判断した場合（ステップ２０４、Ｎｏ）、実行中のジョブの完了を待機する（ステップ２０７、Ｎｏ）。ASPM使用可否判断部４２は、起動フラグがネゲートされると（ステップ２０７、Ｙｅｓ）、ステップ２０８に進んで、Configレジスタ制御部３２にアクセスし、Link Control RegisterのASPM Controlビットを介してASPMをイネーブル（ON）にした後、処理を終了する。
【００４６】
図８は、スキャナデータの転送時に図７に示したＡＳＰＭのON/OFF制御が実行された場合のシーケンスを示す。なお、図８において、「Lu」はライン利用率の計測値を示し、「Th」はライン利用率閾値を示す。
【００４７】
まず、図８（ａ）について検討すると、まず、ＡＳＩＣ１,ＡＳＩＣ２の起動に応答して、ＡＳＰＭがONからOFFに制御された後、次に到来するlsync周期において、１ラインデータのライン利用率が計測される。図８（ａ）に示す例の場合、ライン利用率の計測値（Lu）は、ライン利用率閾値（Th）より小さいので、さらに次のlsync信号のアサートに同期して、ＡＳＰＭがOFFからONに切り替えられる。その結果、ＡＳＩＣ１およびＡＳＩＣ２を接続するPCIeリンクは、lsync周期内に発生する非データ転送期間において、適宜、省電力状態に遷移する。
【００４８】
次に、図８（ｂ）について検討すると、同じく、ＡＳＩＣ１,ＡＳＩＣ２の起動に応答して、ＡＳＰＭがONからOFFに制御された後、次に到来するlsync周期において、１ラインデータのライン利用率が計測される。図８（ｂ）に示す例の場合、ライン利用率の計測値（Lu）は、ライン利用率閾値（Th）より小さくないので、ＡＳＰＭのOFF状態は、そのまま維持され、スキャナデータの転送が完了するのを待って、OFFからONに切り替えられる。
【００４９】
以上、ＡＳＩＣ１（１１）からＡＳＩＣ２（１２）へスキャナデータが転送される際に、ＡＳＩＣ２（１２）側で実行されるＡＳＰＭ制御について説明してきたが、続いて、ＡＳＩＣ３（２１）とＡＳＩＣ２（１２）の間でデータが転送される際にＡＳＩＣ３（２１）側で実行されるＡＳＰＭ制御について説明する。
【００５０】
まず、ＡＳＩＣ３（２１）の内部構成を図９に基づいて説明する。ＡＳＩＣ３（２１）は、スキャナデータ転送パス、プリンタデータ転送パスおよびＣＰＵからのデータ転送パスを有する。ＡＳＩＣ３（２１）においては、メモリコントローラ５８を介して、スキャナデータはメモリ２３に書き込まれ(Write)、プリンタデータはメモリ２３から読み出される(Read)。スキャナデータ転送およびプリンタデータ転送に係る各リクエストはアービタ５７によって調停される。
【００５１】
ここで、ＡＳＩＣ３（２１）は、CMYKの各色に対応する４つのプリンタデータ転送用モジュール５６（図９においては、VOUTモジュールと表記する）を有し、プリンタデータ転送用モジュール５６は、起動時にメモリ２３から1ライン分のプリンタデータを読み出すと、その旨をＡＳＩＣ２（１２）を介してＣＰＵ１（１３）に通知する。この通知を受けて、ＣＰＵ１（１３）は、ＡＳＩＣ２（１２）を介してプリンタデータのリクエストをＡＳＩＣ３（２１）に対して発行する。このリクエストに応答して、プリンタデータ転送用モジュール５６は、メモリ２３から読み出したプリンタデータをＡＳＩＣ２（１２）に転送する。
【００５２】
図１０は、フルカラー印刷モードにおけるプリンタデータ転送のシーケンスを示す。フルカラー印刷モードにおいては、４種類のプリンタデータ（CMYK）はいずれもlsync_n信号に同期して転送されるが、各色のlsync_n信号のタイミングは、定着ドラムのドラム間ピッチ分だけずれている。そのため、lsync周期内に省エネ可能期間が生じえない。
【００５３】
また、ＡＳＩＣ２（１２）からＡＳＩＣ３（２１）へのスキャナデータ転送とＡＳＩＣ３（２１）からＡＳＩＣ２（１２）へのプリンタデータ転送が重なる期間は、転送するデータ量が多くなるため、同様に、lsync周期内に省エネ可能期間が生じえない。
【００５４】
一方、モノクロ印刷モードのように、１種類のプリンタデータ（K）のみが転送される場合は、先に説明したスキャナデータ転送の場合と同等に考えることができるので、lsync周期内に省エネ可能期間が生じる可能性があり、また、２種類のプリンタデータのみが転送される２色印刷モードにおいても、場合によっては、lsync周期内に省エネ可能期間が生じうる。
【００５５】
上述した点に鑑み、本実施形態においては、ＡＳＩＣ３（２１）とＡＳＩＣ２（１２）の間のデータ転送の状態に基づいて４つの期間を定義し、各期間に応じたＡＳＰＭ制御を実行する。下記表１は、データ転送の状態に基づく４つの期間とＡＳＰＭ制御の内容をまとめて示す。
【００５６】
【表１】
2013118630.tif 000005
【００５７】
まず、ＡＳＩＣ２（１２）とＡＳＩＣ３（２１）の間でスキャナデータ転送とプリンタデータ転送が同時的に実行される期間（期間１）においては、省エネ可能期間がないと推定し、ＡＳＰＭをディスエーブル(OFF)に制御する。
【００５８】
次に、ＡＳＩＣ２（１２）からＡＳＩＣ３（２１）へスキャナデータ転送のみが実行される期間（期間２）においては、ＡＳＩＣ２（１２）のＡＳＰＭ使用可否判断部４２が先に判断した結果を踏襲する。すなわち、ＡＳＩＣ２（１２）とＡＳＩＣ３（２１）の間のＡＳＰＭのON/OFFは、ＡＳＩＣ２（１２）内のＡＳＰＭの使用可否判断結果に倣って制御される。
【００５９】
次に、ＡＳＩＣ３（２１）からＡＳＩＣ２（１２）へフルカラーのプリンタデータ転送のみが実行される期間（期間３）においては、省エネ可能期間がないと推定し、ＡＳＰＭをディスエーブル(OFF)に制御する。
【００６０】
最後に、ＡＳＩＣ３（２１）からＡＳＩＣ２（１２）へモノクロまたは２色のプリンタデータ転送のみが実行される期間（期間４）においては、省エネ可能期間が生じる可能性があるので、ＡＳＩＣ３（２１）がライン利用率に基づくＡＳＰＭの使用可否判断を実行し、その結果に基づいてＡＳＩＣ２（１２）とＡＳＩＣ３（２１）の間のＡＳＰＭのON/OFFを制御する。
【００６１】
続いて、上述したＡＳＰＭ制御を実現するための具体的な構成について説明する。
【００６２】
図１１は、図９に示したＡＳＩＣ３（２１）のPCIe Rootモジュール５０の機能ブロックを示す。図１１に示すように、PCIe Rootモジュール５０は、PCIEの論理層を実現する制御回路であるPCIE論理層回路５１と、PCIE論理層回路５１から転送されるデータを後段に転送するデータ転送制御部５３と、各種パラメータを保持するレジスタ制御部５４と、CMYKの各色の転送主走査サイズをカウントする主走査カウンタ５５と、ASPM制御部６０を含んで構成されている。
【００６３】
PCIE論理層回路５１が含むConfigレジスタ制御部５２には、省電力状態（Ｌ０ｓ／Ｌ１）からの復帰に要する時間がデバイス固有の値として、Link Capabilities RegisterのL0s/L1 Exit Latencyに保持されている。
【００６４】
データ転送制御部５３は、インタフェース変換および非同期吸収などの機能を担う。データ転送制御部５３は、ＣＰＵ１（１３）およびＣＰＵ２（２２）の通信情報から、ＡＳＩＣ２（１２）からＡＳＩＣ３（２１）へスキャナデータが転送されることを検知すると、これに応答してスキャナデータ転送フラグをアサートし、ASPM制御部６０にその旨を通知する。
【００６５】
また、データ転送制御部５３は、ＡＳＩＣ２（１２）でＡＳＰＭが使用可能と判断されたことを検知すると、これに応答してスキャナデータＡＳＰＭイネーブルフラグをアサートし、ASPM制御部６０にその旨を通知する。なお、本実施形態においては、ＡＳＩＣ２（１２）でＡＳＰＭが使用可能と判断された場合に、ＡＳＩＣ２（１２）からＡＳＩＣ３（２１）に対してその旨を示す特有のパケット（PCI-ExpressにおけるMSI同等のパケット）を送らせ、データ転送制御部５３が当該パケットの検出に応答してスキャナデータＡＳＰＭイネーブルフラグをアサートするように構成することができる。
【００６６】
一方、プリンタデータ転送要求時においては、ＣＰＵ２（２２）がＡＳＩＣ３（２１）を起動する際に、プリンタデータ転送起動フラグをアサートし、ASPM制御部６０に対して起動するチャンネル数を通知する。
【００６７】
図１２は、ASPM制御部６０のみを拡大して示す。ASPM制御部６０は、ASPM使用可否判断部６２とライン利用率計測部６４とを含んで構成されている。ASPM使用可否判断部６２は、さらに、ライン利用率閾値設定部６３を含んで構成され、ライン利用率計測部６４は、さらに、データ転送期間カウンタ６６を含んで構成されている。
【００６８】
ここで、ASPM使用可否判断部６２は、上述した３種類のフラグ（スキャナデータ転送フラグ・スキャナデータＡＳＰＭイネーブルフラグ・プリンタデータ転送起動フラグ）の状態に基づいて、ＡＳＰＭ使用の可否を判断し、ＡＳＰＭのON/OFFを制御する。
【００６９】
具体的には、プリンタデータ転送起動フラグとプリンタデータ転送起動フラグの両方がアサートしている期間（上記表１の期間１に相当）においては、ASPM使用可否判断部６２は、ＡＳＰＭ使用否と判断し、ＡＳＰＭをディスエーブル(OFF)にする。
【００７０】
また、プリンタデータ転送起動フラグがアサートしておらず、スキャナデータ転送フラグとスキャナデータＡＳＰＭイネーブルフラグのみがアサートしている期間（上記表１の期間２に相当）においては、ASPM使用可否判断部６２は、ＡＳＰＭ使用可と判断し、ＡＳＩＣ３（２１）内のＡＳＰＭをイネーブル（ON）にする。
【００７１】
また、４色のチャンネルに係る全てのプリンタデータ転送起動フラグがアサートしている期間（上記表１の期間３に相当）においては、ASPM使用可否判断部６２は、ＡＳＰＭ使用不可と判断し、ＡＳＰＭをディスエーブル(OFF)にする。
【００７２】
一方、スキャナデータ転送フラグがアサートしておらず、且つ、１色または２色のチャンネルに係るプリンタデータ転送起動フラグのみがアサートしている期間（上記表１の期間４に相当）においては、ASPM使用可否判断部６２は、ライン利用率計測部６４が計測したライン利用率に基づいてＡＳＰＭの使用可否を判断し、その結果に基づいてＡＳＰＭのON/OFFを制御する。
【００７３】
ここで、ライン利用率閾値設定部６３がASPM使用可否の判断基準となるライン利用率閾値を設定する手順について順を追って説明する。
【００７４】
ライン利用率閾値設定部６３は、まず、図５で説明したのと同様の手順で復帰時間と遷移準備時間を決定し、両者に基づいてライン利用率閾値を定義する。以下、本実施形態において定義されるライン利用率閾値の考え方について、図１３に基づいて説明する。
【００７５】
図１３は、２色印刷モード（CM）におけるプリンタデータ転送時のシーケンスを示す。図１３における、“LTSSM”、“L0”、“L1”、“Rcv”、“Ｔ１”、“Ｔ２”、“Ｔ３”、“Ｔ４”、は、図６について説明したのと同様である。一方、図１３における“Ｔ５”は、版毎のlsync周期のずれに相当する時間を示す。なお、“Ｔ５”は、ドラム間ピッチをlsync周期で除算した際の剰余として求めることができる。
【００７６】
図１３に示す２色印刷モード時においては、lsync周期内の非データ転送期間（Ｔ４−Ｔ２）と、復帰時間（Ｔ１）と遷移準備時間（Ｔ３）の合計（Ｔ１+Ｔ３）の差分として省エネ可能期間が発生しうることが理解されるであろう。
【００７７】
ここで、省エネ可能期間の有無（すなわち、ＡＳＰＭの適用の可否）は、図６について上述したのと同様に、ライン利用率が所定の閾値より大きいか否かによって判断することができる。ここで、本実施形態においては、下記式（３）により、プリンタデータ転送時におけるライン利用率閾値を定義する。
【００７８】
【数３】
2013118630.tif 000006
（上記式（３）において、（ドラム間ピッチ ％ lsync周期）は、ドラム間ピッチをlsync周期で除算した際の剰余に相当する時間を示す。）
【００７９】
上記式（３）において、lsync周期から（Ｔ５：ドラム間ピッチ ％ lsync周期）を引いているのは、ドラム間ピッチがlsynｃ周期と等しいか若しくはそれよりも大きい場合が存在するからである。
【００８０】
ライン利用率閾値設定部６３は、ＡＳＰＭの初期設定処理において決定された復帰時間および遷移準備時間を上記式（３）に導入してライン利用率閾値を算出・保持する。
【００８１】
以上、本実施形態におけるライン利用率閾値設定部４３がライン利用率閾値を設定する手順について説明してきたが、次に、ASPM制御部６０が設定されたライン利用率閾値に基づいて実行するＡＳＰＭのON/OFF制御処理について、図１４に示すフローチャートに基づいて説明する。
【００８２】
プリンタデータの転送要求時、図１に示すＣＰＵ２（２２）がＡＳＩＣ３（２１）を起動する。このとき、ＣＰＵ２（２２）は、起動するチャンネルのプリンタデータ転送起動フラグをアサートする。
【００８３】
ASPM制御部６０は、プリンタデータ転送起動フラグがアサートされたことに応答して（ステップ３０１、Ｙｅｓ）、ＡＳＩＣ２（１２）およびＡＳＩＣ３（２１）のＡＳＰＭをディスエーブル(OFF)にする（ステップ３０２）。
【００８４】
続くステップ３０３において、ASPM制御部６０は、アサートされたフラグに基づいて起動されたチャンネル数が２以下であるか否かを判断する（ステップ３０３）。その結果、起動されたチャンネル数が２以下でないと判断した場合には（ステップ３０３、Ｎｏ）、ステップ３１１に進んで、実行中のジョブの完了を待機し（ステップ３１１、Ｎｏ）、起動フラグがネゲートされた場合は（ステップ３１１、Ｙｅｓ）、ＡＳＰＭをイネーブル(ON)にして、処理を終了する。
【００８５】
一方、実行中のジョブの完了しない間に（ステップ３１１、Ｎｏ）、他のチャンネルが起動された場合は（ステップ３１３、Ｙｅｓ）、処理はステップ３０２に戻る。
【００８６】
一方、ステップ３０３において、起動されたチャンネル数が２以下であると判断した場合には（ステップ３０３、Ｙｅｓ）、ステップ３０４に進み、起動されたチャンネル数が１であるか否かを判断する。
【００８７】
その結果、チャンネル数が１と判断した場合は（ステップ３０４、Ｙｅｓ）、ステップ３０５に進んで、ライン利用率計測部６４が１色分の転送データについて１ライン目のライン利用率を計測する。一方、チャンネル数が１でないと判断した場合は（ステップ３０４、Ｎｏ）、ステップ３０６に進んで、ライン利用率計測部６４が２色分の転送データについて１ライン目のライン利用率を計測する。
【００８８】
ライン利用率計測部６４は、以下の手順でライン利用率を計測する。まず、ライン利用率計測部６４のデータ転送期間カウンタ６６は、ラインデータ毎に動作する主走査カウンタ５５の動作開始から終了までの期間（すなわち、主走査サイズのカウントに要する時間）をデータ転送期間として計測する。なお、ステップ３０６では、２色分のデータ転送に要する期間をデータ転送期間として計測する。
【００８９】
ライン利用率計測部６４は、データ転送期間カウンタ６６が計測したデータ転送期間とレジスタ制御部５４から取得したlsync周期に基づいて、下記式（４）によりライン利用率を算出し、当該ライン利用率をASPM使用可否判断部６２に出力する。
【００９０】
【数４】
2013118630.tif 000007
（上記式（４）において、（ドラム間ピッチ ％ lsync周期）は、ドラム間ピッチをlsync周期で除算した際の剰余に相当する時間を示す。）
【００９１】
続くステップ３０７において、ASPM使用可否判断部６２は、ライン利用率計測部６４から入力されたライン利用率とライン利用率閾値設定部６３に保持されたライン利用率閾値を比較する。その結果、ライン利用率がライン利用率閾値より小さいと判断した場合（ステップ３０７、Ｙｅｓ）、ステップ３０８に進む。ステップ３０８において、ASPM使用可否判断部６２は、ＡＳＰＭをイネーブル（ON）にする。その後、実行中のジョブの完了を待機し（ステップ３０９、Ｎｏ）、起動フラグがネゲートされた場合は（ステップ３０９、Ｙｅｓ）、処理を終了する。
【００９２】
一方、実行中のジョブの完了しない間に（ステップ３０９、Ｎｏ）、他のチャンネルが起動された場合は（ステップ３１０、Ｙｅｓ）、処理はステップ３０２に戻る。
【００９３】
一方、ステップ３０７において、ライン利用率がライン利用率閾値より小さくないと判断した場合は（ステップ３０７、Ｎｏ）、実行中のジョブの完了を待機し（ステップ３１１、Ｎｏ）、起動フラグがネゲートされると（ステップ３１１、Ｙｅｓ）、ステップ３１２に進んで、ＡＳＰＭをイネーブル（ON）にした後、処理を終了する。
【００９４】
一方、実行中のジョブの完了しない間に（ステップ３１１、Ｎｏ）、他のチャンネルが起動された場合は（ステップ３１３、Ｙｅｓ）、処理はステップ３０２に戻る。
【００９５】
以上、説明したように、本実施形態によれば、機種やユースケースごとにソフトウェアを用意してＡＳＰＭのON/OFF制御をする必要が無く、ＰＣＩｅデバイスの内部機構によって、データ転送の等時性を犠牲にしない場合にのみ選択的にＡＳＰＭがイネーブルに制御されるので、画像処理装置における省電力効果が最大化される。
【００９６】
以上、本発明について実施形態をもって説明してきたが、本発明は上述した実施形態に限定されるものではなく、当業者が推考しうる実施態様の範囲内において、本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。
【符号の説明】
【００９７】
１０…ＩＰＵボード
１１,１２,１４,２１…ＡＳＩＣ
１３,２２…ＣＰＵ
１５…スキャナ
１６…プロッタ
２０…ＣＴＬボード
２３…メモリ
３０…PCIe Rootモジュール
３１…PCIE論理層回路
３２…Configレジスタ制御部
３３…データ転送制御部
３４…lsync信号生成部
３５…主走査カウンタ
３６…レジスタ制御部
３８…End Pointモジュール
４０…ASPM制御部
４２…ASPM使用可否判断部
４３…ライン利用率閾値設定部
４４…ライン利用率計測部
４６…データ転送期間カウンタ
５０…PCIe Rootモジュール
５１…PCIE論理層回路
５２…Configレジスタ制御部
５３…データ転送制御部
５４…レジスタ制御部
５５…主走査カウンタ
５６…プリンタデータ転送用モジュール
５７…アービタ
５８…メモリコントローラ
６０…ASPM制御部
６２…ASPM使用可否判断部
６３…ライン利用率閾値設定部
６４…ライン利用率計測部
６６…データ転送期間カウンタ
【先行技術文献】
【特許文献】
【００９８】
【特許文献１】特開２００９−１７６２９４号公報
【図１】
2013118630.tif 000012
【図２】
2013118630.tif 000013
【図３】
2013118630.tif 000014
【図４】
2013118630.tif 000015
【図５】
2013118630.tif 000016
【図６】
2013118630.tif 000017
【図７】
2013118630.tif 000018
【図８】
2013118630.tif 000019
【図９】
2013118630.tif 000020
【図１０】
2013118630.tif 000021
【図１１】
2013118630.tif 000022
【図１２】
2013118630.tif 000023
【図１３】
2013118630.tif 000024
【図１４】
2013118630.tif 000025