(57)【要約】【課題】変換利得を高め、消費電力の低減化を図ることが可能なミキサ回路を提供する。【解決手段】このミキサ回路２は、高周波電圧信号ＶＲＦ，／ＶＲＦを高周波電流信号ＩＲＦ,／ＩＲＦに変換するトランスコンダクタンス部５と、信号ＩＲＦ,／ＩＲＦを複素電流信号Ｑ＋１，Ｑ−１，Ｉ＋１，Ｉ−１に変換するＰＰＦ１０と、信号Ｑ＋１，Ｑ−１，Ｉ＋１，Ｉ−１と局部発振器信号ＬＯ，／ＬＯを混合して複素電流信号Ｑ＋，Ｑ−，Ｉ＋，Ｉ−を生成する周波数変換部２０と、信号Ｑ＋，Ｑ−，Ｉ＋，Ｉ−を複素電圧信号Ｑ，／Ｑ，Ｉ，／Ｉに変換する負荷部３０とを電源電圧ＶＣＣのラインと接地電圧ＶＳＳのラインとの間に直列接続したものである。【選択図】図２
2013223118.tif 000002
【特許請求の範囲】
【請求項１】
高周波電圧信号を高周波電流信号に変換するトランスコンダクタンス部と、
前記高周波電流信号を第１の複素電流信号に変換するポリフェーズフィルタと、
前記第１の複素電流信号と局部発振器信号とを混合し、前記第１の複素電流信号よりも低周波数の第２の複素電流信号を生成する周波数変換部と、
前記第２の複素電流信号を複素電圧信号に変換する負荷部とを備え、
前記トランスコンダクタンス部、前記ポリフェーズフィルタ、前記周波数変換部、および前記負荷部は、第１の電圧のラインと、前記第１の電圧と異なる第２の電圧のラインとの間に直列接続されている、ミキサ回路。
【請求項２】
前記高周波電圧信号、前記高周波電流信号、前記第１の複素電流信号、前記局部発振器信号、前記第２の複素電流信号、および前記複素電圧信号は、それぞれ差動高周波電圧信号、差動高周波電流信号、第１の差動複素電流信号、差動局部発振器信号、第２の差動複素電流信号、および差動複素電圧信号である、請求項１に記載のミキサ回路。
【請求項３】
前記トランスコンダクタンス部は第１のトランジスタ対を含み、前記第１のトランジスタ対の第１の電極は前記第１の電圧のラインに接続され、そのゲートは前記差動高周波電圧信号を受け、その第２の電極から前記差動高周波電流信号を出力し、
前記ポリフェーズフィルタは、前記差動高周波電流信号を前記第１の差動複素電流信号に変換し、
前記周波数変換部は、
前記第１の差動複素電流信号を受ける４個の入力ノードと、
それぞれ前記４個の入力ノードに対応して設けられた４個の第２のトランジスタ対と、
前記第２の差動複素電流信号を出力するための４個の出力ノードとを含み、
各第２のトランジスタ対の第１の電極は対応の入力ノードに接続され、そのゲートは前記差動局部発振器信号を受け、
各出力ノードは、前記４個の第２のトランジスタ対の合計８個の第２の電極のうちのいずれか２個の第２の電極に接続され、
前記負荷部は、前記第２の差動複素電流信号を前記差動複素電圧信号に変換する、請求項２に記載のミキサ回路。
【請求項４】
前記負荷部は４個の抵抗素子を含み、
前記４個の抵抗素子の一方端子はそれぞれ前記４個の出力ノードに接続され、それらの他方端子はともに前記第２の電圧のラインに接続され、
前記４個の抵抗素子の端子間電圧は、それぞれ前記差動複素電圧信号に含まれる同相信号、前記同相信号の相補信号、直角位相信号、および前記直角位相信号の相補信号となる、請求項３に記載のミキサ回路。
【請求項５】
前記負荷部は、４個の第３のトランジスタと制御回路とを含み、
前記４個の第３のトランジスタの第１の電極はそれぞれ前記４個の出力ノードに接続され、それらのゲートはともに第１のバイアス電圧を受け、それらの第２の電極はともに前記第２の電圧のラインに接続され、
前記４個の第３のトランジスタの第１および第２の電極間電圧は、それぞれ前記差動複素電圧信号に含まれる同相信号、前記同相信号の相補信号、直角位相信号、および前記直角位相信号の相補信号となり、
前記制御回路は、同相信号、前記同相信号の相補信号、直角位相信号、および前記直角位相信号の相補信号の直流成分が参照電圧に一致するように、前記第１のトランジスタ対のゲートに与えられる第２のバイアス電圧を制御する、請求項３に記載のミキサ回路。
【請求項６】
前記負荷部は、４個の第３のトランジスタと第１および第２の制御回路とを含み、
前記４個の第３のトランジスタの第１の電極はそれぞれ前記４個の出力ノードに接続され、それらの第２の電極はともに前記第２の電圧のラインに接続され、
前記４個の第３のトランジスタの第１および第２の電極間電圧は、それぞれ前記差動複素電圧信号に含まれる同相信号、前記同相信号の相補信号、直角位相信号、および前記直角位相信号の相補信号となり、
前記第１の制御回路は、前記同相信号およびその相補信号の直流成分が参照電圧に一致するように、前記４個の第３のトランジスタのうちの前記同相信号およびその相補信号に対応する２個の第３のトランジスタのゲート電圧を制御し、
前記第２の制御回路は、前記直角位相信号およびその相補信号の直流成分が前記参照電圧に一致するように、前記４個の第３のトランジスタのうちの前記直角位相信号およびその相補信号に対応する２個の第３のトランジスタのゲート電圧を制御する、請求項３に記載のミキサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はミキサ回路に関し、たとえば、受信した高周波信号の周波数変換を行なうミキサ回路に好適に利用できるものである。
【背景技術】
【０００２】
近年、シリコンデバイス、特にＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）プロセスの高性能化により、無線通信システムにおける受信機の１チップ化が進められている。１チップ化に適した受信方式としては、ダイレクトコンバージョン方式や、低ＩＦ（Intermediate Frequency：中間周波数）方式が採用されている。これらの方式の受信機では、受信した高周波信号をミキサ回路によりＢＢ（Baseband：ベースバンド）帯や、ＩＦ帯といった低い周波数帯に変換する処理が行なわれる。また、いずれの方式においても多くの場合、イメージ信号を抑圧するためや、複素信号（直交信号）の情報を取り出すために、ミキサ回路の出力信号として複素信号が必要となる。
【０００３】
従来の第１の受信機では、受信された高周波信号は、ＬＮＡ(Low Noise Amplifier：低雑音増幅器）で増幅され、２分岐されて２つのミキサ回路に与えられる。また、局部発振器信号ＬＯの経路にＰＰＦ（Poly Phase Filter：ポリフェーズフィルタ）が配置されて互いに９０度位相が異なる２つの信号ＬＯ１，ＬＯ２が生成される。２つのミキサ回路では、高周波信号と２つの信号ＬＯ１，ＬＯ２に基づいて複素信号Ｉ，Ｑが生成される（たとえば、特許文献１参照）。
【０００４】
また、従来の第２の受信機では、受信された高周波信号は、ＬＮＡで増幅されてＰＰＦに与えられる。ＰＰＦでは互いに９０度位相が異なる２つの高周波信号が生成され、２つの高周波信号はそれぞれ２つのミキサ回路に与えられる。２つのミキサ回路では、２つの高周波信号と局部発振器信号ＬＯに基づいて複素信号Ｉ，Ｑが生成される（たとえば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３５３７４１号公報
【特許文献２】特開２００８−６７０９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の第１の受信機では、損失の大きいＰＰＦが高周波信号の経路上に無いので、高い利得を得ることができる。しかし、通常、ミキサ回路には大振幅の局部発振器信号ＬＯを入力する必要があるため、ＰＰＦの損失を補うバッファ増幅器を、ＰＰＦの前段や後段に配置する必要があり、回路全体の消費電力が大きくなるという問題点がある。
【０００７】
また、従来の第２の受信機では、ＰＰＦの損失により、ＬＮＡの入力端子からミキサ回路の出力端子までの変換利得が小さくなるという問題点がある。特に、ミキサ回路として一般的なギルバートセル型ミキサ回路を使用した場合、高周波信号がトランジスタのゲートに入力されるので、入力インピーダンスの容量成分が大きくなり、ＰＰＦの損失がさらに大きくなってしまう。また、ミキサ回路の前段の損失が大きいことにより、受信系全体の雑音特性も劣化するという欠点がある。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態によれば、本願のミキサ回路では、トランスコンダクタンス部、ポリフェーズフィルタ、周波数変換部、および負荷部が、第１および第２の電圧のライン間に直列接続されている。
【発明の効果】
【００１０】
前記一実施の形態によれば、トランスコンダクタンス部と周波数変換部の間にポリフェーズフィルタを設けたので、変換利得を高め、消費電力の低減化を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】本願の実施の形態１による受信機の構成を示すブロック図である。
【図２】図１に示したミキサ回路の構成を示す回路図である。
【図３】実施の形態１の比較例１を示すブロック図である。
【図４】図３に示したミキサ回路の構成を示す回路図である。
【図５】実施の形態１の比較例２を示すブロック図である。
【図６】本願の実施の形態２によるミキサ回路の構成を示す回路図である。
【図７】本願の実施の形態３によるミキサ回路の構成を示す回路図である。
【発明を実施するための形態】
【００１２】
［実施の形態１］
本願の実施の形態１による受信機は、図１に示すように、ＬＮＡ１とミキサ回路２を備える。ＬＮＡ１は、受信された差動高周波電圧信号ＶＲＦ，／ＶＲＦを増幅する。ミキサ回路２は、ＬＮＡ１からの差動高周波電圧信号ＶＲＦ，／ＶＲＦと、局部発振器(図示せず)からの差動局部発振器信号ＬＯ，／ＬＯとを混合して差動複素電圧信号Ｑ，／Ｑ，Ｉ，／Ｉを生成する。信号／ＶＲＦ，／ＬＯ，／Ｑ，／Ｉは、それぞれ信号ＶＲＦ，ＬＯ，Ｑ，Ｉの相補信号である。信号Ｑは、信号Ｉの位相を＋９０度ずらせた信号である。
【００１３】
ミキサ回路２は、図２に示すように、抵抗素子３，４、トランスコンダクタンス部５、ＰＰＦ１０、周波数変換部２０、および負荷部３０を備える。トランスコンダクタンス部５、ＰＰＦ１０、周波数変換部２０、および負荷部３０は、電源電圧ＶＣＣのラインと接地電圧ＶＳＳのラインとの間に直列接続されている。
【００１４】
トランスコンダクタンス部５は、ＰチャネルＭＯＳトランジスタ６，７を含む。トランジスタ６，７のソースはともに電源電圧ＶＣＣのラインに接続され、それらのゲートはそれぞれ高周波電圧信号ＶＲＦ,／ＶＲＦを受ける。抵抗素子３，４の一方端子はともにバイアス電圧ＶＢＰを受け、それらの他方端子はそれぞれトランジスタ６，７のゲートに接続される。トランジスタ６，７のドレインからは、それぞれ高周波電流信号ＩＲＦ,／ＩＲＦが出力される。信号／ＩＲＦは、信号ＩＲＦの相補信号である。つまり、トランスコンダクタンス部５は、差動高周波電圧信号ＶＲＦ,／ＶＲＦを差動高周波電流信号ＩＲＦ,／ＩＲＦに変換する。なお、このミキサ回路２に流れる電流は、バイアス電圧ＶＢＰで設定される。
【００１５】
ＰＰＦ１０は、入力ノードＮ１，Ｎ２、出力ノードＮ３〜Ｎ６、コンデンサ１１〜１４、および抵抗素子１５〜１８を含む。入力ノードＮ１，Ｎ２は、それぞれトランジスタ６，７のドレインに接続される。コンデンサ１１，１２の一方端子はともに入力ノードＮ１に接続され、それらの他方端子はそれぞれ出力ノードＮ３，Ｎ４に接続される。コンデンサ１３，１４の一方端子はともに入力ノードＮ２に接続され、それらの他方端子はそれぞれ出力ノードＮ５，Ｎ６に接続される。抵抗素子１５〜１８の一方端子はそれぞれコンデンサ１２，１３，１４，１１の一方端子に接続され、抵抗素子１５〜１８の他方端子はそれぞれコンデンサ１１〜１４の他方端子に接続される。
【００１６】
出力ノードＮ３〜Ｎ６からは、それぞれ電流信号Ｑ＋１，Ｉ−１，Ｑ−１，Ｉ＋１が出力される。電流信号Ｑ＋１，Ｉ−１，Ｑ−１，Ｉ＋１は、それぞれ電流信号Ｉ＋１，Ｑ＋１，Ｉ−１，Ｑ−１の位相を＋９０度ずらした信号である。電流信号Ｑ＋１，Ｉ＋１は、複素電流信号を構成する。電流信号Ｑ−１，Ｉ−１は、複素電流信号を構成する。つまり、ＰＰＦ１０は、差動高周波電流信号ＩＲＦ,／ＩＲＦを差動複素電流信号Ｑ＋１，Ｑ−１，Ｉ＋１，Ｉ−１に変換する。
【００１７】
周波数変換部２０は、入力ノードＮ２１〜Ｎ２４，ＰチャネルＭＯＳトランジスタ２１〜２８、および出力ノードＮ２５〜Ｎ２８を含む。入力ノードＮ２１〜Ｎ２４は、それぞれＰＰＦ１０の出力ノードＮ３，Ｎ５，Ｎ４，Ｎ６に接続される。
【００１８】
トランジスタ２１，２２のソースはともに入力ノードＮ２１に接続され、それらのゲートはそれぞれ局部発振器信号ＬＯ，／ＬＯを受け、それらのドレインはそれぞれ出力ノードＮ２５,Ｎ２６に接続される。トランジスタ２３，２４のソースはともに入力ノードＮ２２に接続され、それらのゲートはそれぞれ局部発振器信号／ＬＯ，ＬＯを受け、それらのドレインはそれぞれ出力ノードＮ２５,Ｎ２６に接続される。
【００１９】
トランジスタ２５，２６のソースはともに入力ノードＮ２３に接続され、それらのゲートはそれぞれ局部発振器信号ＬＯ，／ＬＯを受け、それらのドレインはそれぞれ出力ノードＮ２７,Ｎ２８に接続される。トランジスタ２７，２８のソースはともに入力ノードＮ２４に接続され、それらのゲートはそれぞれ局部発振器信号／ＬＯ，ＬＯを受け、それらのドレインはそれぞれ出力ノードＮ２７,Ｎ２８に接続される。
【００２０】
出力ノードＮ２５〜Ｎ２８からは、それぞれ電流信号Ｑ＋，Ｉ−，Ｑ−，Ｉ＋が出力される。電流信号Ｑ＋，Ｉ−，Ｑ−，Ｉ＋の周波数は、電流信号Ｑ＋１，Ｉ−１，Ｑ−１，Ｉ＋１の周波数よりも低く、たとえば中間周波数である。電流信号Ｑ＋，Ｉ−，Ｑ−，Ｉ＋は、それぞれ電流信号Ｉ＋，Ｑ＋，Ｉ−，Ｑ−の位相を＋９０度ずらした信号である。電流信号Ｑ＋，Ｉ＋は、複素電流信号を構成する。電流信号Ｑ−，Ｉ−は、複素電流信号を構成する。つまり、周波数変換部２０は、差動複素電流信号Ｑ＋１，Ｑ−１，Ｉ＋１，Ｉ−１と差動局部発振器信号ＬＯ，／ＬＯを混合し、差動複素電流信号Ｑ＋１，Ｑ−１，Ｉ＋１，Ｉ−１よりも低周波数の差動複素電流信号Ｑ＋，Ｑ−，Ｉ＋，Ｉ−を生成する。
【００２１】
負荷部３０は、抵抗素子３１〜３４を含む。抵抗素子３１〜３４の一方端子は周波数変換部２０の出力ノードＮ２５〜Ｎ２８に接続され、そららの他方端子はともに接地電圧ＶＳＳのラインに接続される。抵抗素子３１の一方端子には、電流信号Ｑ＋と抵抗素子３１の抵抗値とを乗算したレベルの電圧信号Ｑが現れる。抵抗素子３２の一方端子には、電流信号Ｑ−と抵抗素子３２の抵抗値とを乗算したレベルの電圧信号／Ｑが現れる。抵抗素子３３の一方端子には、電流信号Ｉ−と抵抗素子３３の抵抗値とを乗算したレベルの電圧信号／Ｉが現れる。抵抗素子３４の一方端子には、電流信号Ｉ＋と抵抗素子３４の抵抗値とを乗算したレベルの電圧信号Ｉが現れる。
【００２２】
電圧信号Ｑ，Ｉは、複素電圧信号を構成する。電流信号／Ｑ，／Ｉは、複素電圧信号を構成する。つまり、負荷部３０は、差動複素電流信号Ｑ＋，Ｑ−，Ｉ＋，Ｉ−を差動複素電圧信号Ｑ，／Ｑ，Ｉ，／Ｉに変換する。
【００２３】
次に、この受信機の動作について説明する。アンテナ(図示せず)で受信された差動高周波電圧信号ＶＲＦ，／ＶＲＦは、ＬＮＡ１で増幅されてミキサ回路２のトランスコンダクタンス部５に与えられる。差動高周波電圧信号ＶＲＦ，／ＶＲＦは、トランスコンダクタンス部５で差動高周波電流信号ＩＲＦ,／ＩＲＦに変換されてＰＰＦ１０に与えられる。
【００２４】
差動高周波電流信号ＩＲＦ,／ＩＲＦは、ＰＰＦ１０で差動複素電流信号Ｑ＋１，Ｑ−１，Ｉ＋１，Ｉ−１に変換されて周波数変換部２０に与えられる。差動複素電流信号Ｑ＋１，Ｑ−１，Ｉ＋１，Ｉ−１は、周波数変換部２０で差動局部発振器信号ＬＯ，／ＬＯと混合されて、たとえば中間周波数の差動複素電流信号Ｑ＋，Ｑ−，Ｉ＋，Ｉ−に変換される。差動複素電流信号Ｑ＋，Ｑ−，Ｉ＋，Ｉ−は、負荷部３０で差動複素電圧信号Ｑ，／Ｑ，Ｉ，／Ｉに変換される。信号Ｑは、信号Ｉの位相を＋９０度ずらせた信号である。信号Ｉは同相(In-phase)信号と呼ばれ、信号Ｑは直角位相（Quadrature）信号と呼ばれる。
【００２５】
［比較例１］
図３は、実施の形態１の比較例１となる受信機の構成を示すブロック図であって、図１と対比される図である。図３において、この受信機は、ＬＮＡ４１、ＰＰＦ４２、およびミキサ回路４３，４４を備える。差動高周波電圧信号ＶＲＦ，／ＶＲＦは、ＬＮＡ４１で増幅され、２分岐されてミキサ回路４３，４４に与えられる。差動局部発振器信号ＬＯ，／ＬＯは、ＰＰＦ４２を介してミキサ回路４３に与えられるとともに、位相を＋９０度ずらされてミキサ回路４４に与えられる。ミキサ回路４３から差動同相信号Ｉ，／Ｉが出力され、ミキサ回路４４から差動直角位相信号Ｑ，／Ｑが出力される。
【００２６】
ミキサ回路４３は、ギルバートセル型ミキサ回路であり、図４に示すように、電源電圧ＶＣＣのラインと接地電圧ＶＳＳのラインとの間に直列接続されたトランスコンダクタンス部５０、周波数変換部５３、および負荷部５８を備える。トランスコンダクタンス部５０は、ＰチャネルＭＯＳトランジスタ５１，５２を含み、差動高周波電圧信号ＶＲＦ，／ＶＲＦを差動高周波電流信号ＩＲＦ，／ＩＲＦに変換する。
【００２７】
周波数変換部５３は、ＰチャネルＭＯＳトランジスタ５４〜５７を含み、差動高周波電流信号ＩＲＦ，／ＩＲＦと差動局部発振器信号ＬＯ，／ＬＯを混合し、差動高周波電流信号ＩＲＦ，／ＩＲＦよりも低周波数の差動同相電流信号Ｉ＋，Ｉ−を生成する。負荷部５８は、抵抗素子５９，６０を含み、差動同相電流信号Ｉ＋，Ｉ−を差動同相電圧信号Ｉ，／Ｉに変換する。ミキサ回路４４の構成は、ミキサ回路４３の構成と同様である。
【００２８】
この受信機では、損失の大きいＰＰＦ４２が差動高周波電圧信号ＶＲＦ，／ＶＲＦの経路上に無いので、高い利得を得ることができる。しかし、ミキサ回路４３，４４には大振幅の差動局部発振器信号を入力する必要があるため、ＰＰＦ４２の損失を補うバッファ増幅器を、ＰＰＦ４２の前段や後段に配置する必要があり、回路全体の消費電力が大きくなるという問題点がある。
【００２９】
これに対して本実施の形態１では、ＰＰＦ１０が差動局部発振器信号ＬＯ，／ＬＯの経路に無いので、信号ＬＯ，／ＬＯを増幅するバッファ増幅器を設ける必要がない。したがって、本実施の形態１では、消費電力が小さくて済む。
【００３０】
[比較例２］
図５は、実施の形態１の比較例２となる受信機の構成を示すブロック図であって、図３と対比される図である。図５において、この受信機は、ＬＮＡ４１、ＰＰＦ４２、およびミキサ回路４３，４４を備える。ＰＰＦ４２は、ＬＮＡ４１とミキサ回路４３，４４の間に設けられる。差動局部発振器信号ＬＯ，／ＬＯは、ミキサ回路４３，４４の各々に直接与えられる。差動高周波電圧信号ＶＲＦ，／ＶＲＦは、ＬＮＡ４１で増幅され、ＰＰＦ４２を介してミキサ回路４３に与えられるとともに、位相を＋９０度ずらされてミキサ回路４４に与えられる。ミキサ回路４３から差動同相信号Ｉ，／Ｉが出力され、ミキサ回路４４から差動直角位相信号Ｑ，／Ｑが出力される。
【００３１】
この受信機では、ＰＰＦ４２の損失により、ＬＮＡ４１の入力端子からミキサ回路４３，４４の出力端子までの変換利得が小さくなるという問題点がある。
【００３２】
また、高周波電圧信号ＶＲＦ，／ＶＲＦがトランジスタ５１，５２のゲートに入力されるので、入力インピーダンスの容量成分が大きくなり、ＰＰＦ４２の損失がさらに大きくなってしまう。また、ミキサ回路４３，４４の前段の損失が大きいことにより、受信系全体の雑音特性も劣化するという欠点がある。
【００３３】
詳しく説明すると、ＬＮＡ４１の出力インピーダンスは誘導性であり、ＰＰＦ４２の入力インピーダンスは容量性であるので、容量を用いたサイズの小さな集中定数整合回路でＬＮＡ４１とＰＰＦ４２の共役整合を容易にとることができる。つまり、ＬＮＡ４１からＰＰＦ４２に効率良く電力を伝達することができる。
【００３４】
しかし、ＰＰＦ４２の出力インピーダンスとミキサ回路４３，４４の入力インピーダンスがともに容量性であるので、インダクタや分布定数線路などのサイズの大きな回路を用いなければ、ＰＰＦ４２とミキサ回路４３，４４の共役整合をとることができない。
【００３５】
また、ミキサ回路４３，４４の入力部はトランジスタのゲート５１，５２になるので、ミキサ回路４３，４４の入力部の容量成分が大きい。このため共役整合をとらない場合には、ＰＰＦ４２とミキサ回路４３，４４間の不整合が大きくなり、段間の損失が大きくなる。
【００３６】
これに対して本実施の形態１では、ＬＮＡ１とミキサ回路２の間は容量を用いた小さなサイズの整合回路で共役整合がとれる。
【００３７】
また、周波数変換部２０の入力部はトランジスタ２１〜２８のソースであるので、周波数変換部２０の入力部の容量成分は比較的小さい。このため、ＰＰＦ１０と周波数変換部２０の不整合具合は、比較例２と比べて小さくなる。したがって、ＰＰＦ１０と周波数変換部２０の段間の損失も小さくなり、結果的に変換利得の大きな受信機を実現することができる。
【００３８】
また、本実施の形態１では、比較例２に比べて、損失回路であるＰＰＦ１０が後段に配置されるので、損失が受信系全体のＮＦ（Noise Figure：雑音指数）に与える影響が相対的に小さくなり、低雑音の受信機を実現することができる。
【００３９】
［実施の形態２］
図６は、本願の実施の形態２によるミキサ回路６５の構成を示す回路図であって、図２と対比される図である。図６を参照して、このミキサ回路６５がミキサ回路２と異なる点は、負荷部３０が負荷部７０で置換され、演算増幅器８０および抵抗素子８１〜８４が追加されている点である。抵抗素子８１〜８４の抵抗値は同一である。
【００４０】
負荷部７０は、ＮチャネルＭＯＳトランジスタ７１〜７４を含む。トランジスタ７１〜７４のドレインはそれぞれ周波数変換部２０の出力ノードＮ２５〜Ｎ２８に接続され、それらのゲートはともにバイアス電圧ＶＢＮを受け、それらのソースはともに接地電圧ＶＳＳのラインに接続される。つまり、図２の抵抗素子３１〜３４がそれぞれトランジスタ７１〜７４を用いた能動負荷で置換されている。ミキサ回路６５に流れる電流は、バイアス電圧ＶＢＮのレベルで決定される。トランジスタ７１〜７４のドレイン−ソース間電圧がそれぞれ信号Ｑ，／Ｑ，／Ｉ，Ｉとなる。
【００４１】
抵抗素子８１〜８４の一方端子はともに演算増幅器８０の非反転入力端子（＋端子）に接続され、それらの他方端子はそれぞれトランジスタ７１〜７４のドレインに接続される。演算増幅器８０の反転入力端子（−端子）は参照電圧ＶＲを受け、その出力端子は抵抗素子３，４の一方端子に接続される。抵抗素子３，４の他方端子はそれぞれトランジスタ６，７のゲートに接続される。演算増幅器８０の出力電圧がトランジスタ６，７のバイアス電圧ＶＢＰとなる。演算増幅器８０および抵抗素子８１〜８４は、コモンモードフィードバック回路を構成する。
【００４２】
抵抗素子８１〜８４の抵抗値は同一であるので、演算増幅器８０の非反転入力端子の電圧は（Ｑ＋／Ｑ＋Ｉ＋／Ｉ）／４となる。（Ｑ＋／Ｑ＋Ｉ＋／Ｉ）／４は、信号Ｑ，／Ｑ，Ｉ，／Ｉのコモン電圧Ｖｃｏｍである。演算増幅器８０は、（Ｑ＋／Ｑ＋Ｉ＋／Ｉ）／４が参照電圧ＶＲに一致するように、トランジスタ６，７のバイアス電圧ＶＢＰを制御する。
【００４３】
この実施の形態２では、実施の形態１と同じ効果が得られる他、負荷部７０のインピーダンスが大きくなるので、変換利得を大きくすることができる。
【００４４】
［実施の形態３］
図７は、本願の実施の形態３によるミキサ回路７５の構成を示す回路図であって、図２と対比される図である。図７を参照して、このミキサ回路７５がミキサ回路２と異なる点は、負荷部３０が負荷部７０で置換され、演算増幅器８０，８５および抵抗素子８１〜８４が追加されている点である。抵抗素子８１〜８４の抵抗値は同一である。
【００４５】
負荷部７０は、ＮチャネルＭＯＳトランジスタ７１〜７４を含む。トランジスタ７１〜７４のドレインはそれぞれ周波数変換部２０の出力ノードＮ２５〜Ｎ２８に接続され、それらのゲートはともにバイアス電圧ＶＢＮを受け、それらのソースはともに接地電圧ＶＳＳのラインに接続される。トランジスタ７１〜７４のドレイン−ソース間電圧がそれぞれ信号Ｑ，／Ｑ，／Ｉ，Ｉとなる。
【００４６】
抵抗素子８１，８２の一方端子はともに演算増幅器８０の非反転入力端子（＋端子）に接続され、それらの他方端子はそれぞれトランジスタ７１，７２のドレインに接続される。演算増幅器８０の反転入力端子（−端子）は参照電圧ＶＲを受け、その出力端子はトランジスタ７１，７２のゲートに接続される。演算増幅器８０および抵抗素子８１，８２はコモンモードフィードバック回路を構成する。
【００４７】
抵抗素子８１，８２の抵抗値は同一であるので、演算増幅器８０の非反転入力端子の電圧は（Ｑ＋／Ｑ）／２となる。（Ｑ＋／Ｑ）／２は、信号Ｑ，／Ｑのコモン電圧Ｖｃｏｍｑである。演算増幅器８０は、（Ｑ＋／Ｑ）／２が参照電圧ＶＲに一致するように、トランジスタ７１，７２のゲート電圧を制御する。
【００４８】
同様に、抵抗素子８３，８４の一方端子はともに演算増幅器８５の非反転入力端子（＋端子）に接続され、それらの他方端子はそれぞれトランジスタ７３，７４のドレインに接続される。演算増幅器８５の反転入力端子（−端子）は参照電圧ＶＲを受け、その出力端子はトランジスタ７３，７４のゲートに接続される。演算増幅器８５および抵抗素子８３，８４はコモンモードフィードバック回路を構成する。
【００４９】
抵抗素子８３，８４の抵抗値は同一であるので、演算増幅器８５の非反転入力端子の電圧は（Ｉ＋／Ｉ）／２となる。（Ｉ＋／Ｉ）／２は、信号Ｉ，／Ｉのコモン電圧Ｖｃｏｍｉである。演算増幅器８５は、（Ｉ＋／Ｉ）／２が参照電圧ＶＲに一致するように、トランジスタ７３，７４のゲート電圧を制御する。
【００５０】
この実施の形態３では、実施の形態１と同じ効果が得られる他、信号Ｑ，／Ｑのコモン電圧Ｖｃｏｍｑと信号Ｉ，／Ｉのコモン電圧Ｖｃｏｍｉを所定の参照電圧ＶＲに維持することができる。
【００５１】
また、この実施の形態３では、トランスコンダクタンス部５のトランジスタ６，７のゲート電圧は、それぞれ高周波電圧信号ＶＲＦ,／ＶＲＦにバイアス電圧ＶＢＰを加算した電圧になる。高周波電圧信号ＶＲＦ,／ＶＲＦのレベルが小さな線形領域では、ミキサ回路７５に流れる直流電流はバイアス電圧ＶＢＰだけで決まる。しかし、高周波電圧信号ＶＲＦ,／ＶＲＦのレベルが大きくなると、非線形の効果が出てくるので、ミキサ回路７５に流れる直流電流はバイアス電圧ＶＢＰのみで決まる電流値よりも大きくなる。また、ミキサ回路７５に流れる直流電流が増加すると、飽和レベルが上がるため、結果としてミキサ回路７５の線形性の向上を図ることができる。
【００５２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００５３】
１，４１  ＬＮＡ、２，４３，４４，６５，７５  ミキサ回路、３，４，１５〜１８，３１〜３４，５９，６０，８１〜８４  抵抗素子、５，５０  トランスコンダクタンス部、６，７，２１〜２８，５１，５２，５４〜５７  ＰチャネルＭＯＳトランジスタ、１０，４２  ＰＰＦ、１１〜１４  コンデンサ、２０，５３  周波数変換部、３０，５８，７０  負荷部、７１〜７４  ＮチャネルＭＯＳトランジスタ、８０，８５  演算増幅器。
【図１】
2013223118.tif 000003
【図２】
2013223118.tif 000004
【図３】
2013223118.tif 000005
【図４】
2013223118.tif 000006
【図５】
2013223118.tif 000007
【図６】
2013223118.tif 000008
【図７】
2013223118.tif 000009