(57)【要約】【課題】出力トランジスタの電力損失を低減することが可能な定電圧電源回路を提供する。【解決手段】定電圧電源回路は、電源端子と出力端子との間に接続された第１導電型の第１のトランジスタを備える。定電圧電源回路は、一端が前記出力端子に接続された第１の抵抗と、一端が前記第１の抵抗の他端に接続され、他端が接地に接続された第２の抵抗と、を有し、前記第１の抵抗と前記第２の抵抗との間の分圧電圧を出力する分圧回路を備える。定電圧電源回路は、前記分圧電圧と基準電圧とを比較し、前記分圧電圧と前記基準電圧とが等しくなるように前記第１のトランジスタの制御端子の電圧を制御する出力電圧制御アンプを備える。定電圧電源回路は、前記分圧電圧に応じて、前記第１のトランジスタの制御端子の電圧を制御するフの字特性制御回路と、を備える。【選択図】図１
2013058093.tif 000002
【特許請求の範囲】
【請求項１】
電源端子と出力端子との間に接続された第１導電型の第１のトランジスタと、
一端が前記出力端子に接続された第１の抵抗と、一端が前記第１の抵抗の他端に接続され、他端が接地に接続された第２の抵抗と、を有し、前記第１の抵抗と前記第２の抵抗との間の分圧電圧を出力する分圧回路と、
前記分圧電圧と基準電圧とを比較し、前記分圧電圧と前記基準電圧とが等しくなるように前記第１のトランジスタの制御端子の電圧を制御する出力電圧制御アンプと、
前記分圧電圧に応じて、前記第１のトランジスタの制御端子の電圧を制御するフの字特性制御回路と、を備え、
前記フの字特性制御回路は、
一端が前記電源端子に接続され、定電流を出力する第１の定電流源と、
一端が前記第１の定電流源の他端に接続され、他端に前記分圧電圧に基づいた制御電圧が印加され、ダイオード接続された第２導電型の第２のトランジスタと、
制御端子が前記第２のトランジスタの制御端子に接続された第２導電型の第３のトランジスタと、
前記電源端子と前記第３のトランジスタの一端との間に接続され、制御端子が前記第１のトランジスタの制御端子に接続された第１導電型の第４のトランジスタと、
前記第３のトランジスタの他端と前記接地との間に接続された第３の抵抗と、
前記第３のトランジスタの一端と前記接地との間に接続された第４の抵抗と、
一端が前記電源端子に接続され、他端が前記第１のトランジスタの制御端子および前記第４のトランジスタの制御端子に接続された第１導電型の第５のトランジスタと、
前記電源端子と前記第５のトランジスタの制御端子との間に接続された第５の抵抗と、
前記第５のトランジスタの制御端子と前記接地との間に接続され、制御端子が前記第３のトランジスタの一端に接続された第２導電型の第６のトランジスタと、を有することを特徴とする定電圧電源回路。
【請求項２】
電源端子と出力端子との間に接続された第１導電型の第１のトランジスタと、
一端が前記出力端子に接続された第１の抵抗と、一端が前記第１の抵抗の他端に接続され、他端が接地に接続された第２の抵抗と、を有し、前記第１の抵抗と前記第２の抵抗との間の分圧電圧を出力する分圧回路と、
前記分圧電圧と基準電圧とを比較し、前記分圧電圧と前記基準電圧とが等しくなるように前記第１のトランジスタの制御端子の電圧を制御する出力電圧制御アンプと、
前記分圧電圧に応じて、前記第１のトランジスタの制御端子の電圧を制御するフの字特性制御回路と、を備え、
前記フの字特性制御回路は、
一端が第１の定電流源を介して前記電源端子に接続され、他端に前記分圧電圧に基づいた制御電圧が印加され、ダイオード接続された第２導電型の第２のトランジスタと、
一端が、前記第１のトランジスタに流れる電流をカレントミラーした電流が流れる第１導電型の第４のトランジスタを介して、前記電源端子に接続され、制御端子が前記第２のトランジスタの制御端子に接続され、前記第２のトランジスタに流れる電流をカレントミラーした電流が流れる第２導電型の第３のトランジスタと、
前記第３のトランジスタの他端と前記接地との間に接続された第３の抵抗と、
前記第３のトランジスタの一端と前記接地との間に接続された第４の抵抗と、を有し、
前記第２のトランジスタの一端の電圧に応じて、前記第１のトランジスタの制御端子の電圧を制御する
ことを特徴とする定電圧電源回路。
【請求項３】
前記分圧電圧をインピーダンス変換して得られた電圧を前記制御電圧として出力するバッファ回路をさらに備えることを特徴とする請求項１または２に記載の定電圧電源回路。
【請求項４】
前記バッファ回路は、入力が前記第１の抵抗の他端に接続され、出力が前記第２のトランジスタの他端に接続されていることを特徴とする請求項３に記載の定電圧電源回路。
【請求項５】
前記出力端子に流れる出力電流が或る電流値を超えないように、前記第１のトランジスタの制御端子の電圧を制制限する定電流制御回路をさらに備えることを特徴とする請求項１ないし４のいずれか一項に記載の定電圧電源回路。
【請求項６】
前記定電流制御回路は、
一端が前記出力端子に接続され、ダイオード接続された第１導電型の第７のトランジスタと、
前記第７のトランジスタの他端と前記接地との間に接続され、定電流を出力する第２の定電流源と、
一端が前記電源端子に接続され、制御端子が前記第１のトランジスタの制御端子に接続された第１導電型の第８のトランジスタと、
一端が前記第８のトランジスタの他端に接続され、制御端子が前記第７のトランジスタの制御端子に接続された第１導電型の第９のトランジスタと、
前記第９のトランジスタの他端と前記接地との間に接続され、ダイオード接続された第２導電型の第１０のトランジスタと、
一端が前記電源端子に接続され、他端が前記第１のトランジスタの制御端子および前記第８のトランジスタの制御端子に接続された第１導電型の第１１のトランジスタと、
前記電源端子と前記第１１のトランジスタの制御端子との間に接続された第６の抵抗と、
前記第１１のトランジスタの制御端子と前記接地との間に接続され、制御端子が前記第１０のトランジスタの制御端子に接続された第２導電型の第１２のトランジスタと、を有することを特徴とする請求項５に記載の定電圧電源回路。
【請求項７】
前記第１の抵抗は、その抵抗値が調整可能になっていることを特徴とする請求項１ないし６のいずれか一項に記載の定電圧電源回路。
【請求項８】
前記第１の抵抗は、トリミングにより前記抵抗値が調整されることを特徴とする請求項７に記載の定電圧電源回路。
【請求項９】
前記第１、第４、および第５のトランジスタは、ｐＭＯＳトランジスタであり、
前記第２、第３、および第６のトランジスタは、ｎＭＯＳトランジスタであることを特徴とする請求項１に記載の定電圧電源回路。
【請求項１０】
前記第１および第４のトランジスタは、ｐＭＯＳトランジスタであり、
前記第２および第３のトランジスタは、ｎＭＯＳトランジスタであることを特徴とする請求項２に記載の定電圧電源回路。
【請求項１１】
前記第２のトランジスタおよび第３のトランジスタのゲート長およびゲート幅は、前記第２のトランジスタのゲート・ソース間電圧が前記第３のトランジスタのゲート・ソース間電圧に近似するように、設定されていることを特徴とする請求項９または１０に記載の定電圧電源回路。
【請求項１２】
前記第７、第８、第９および第１１のトランジスタは、ｐＭＯＳトランジスタであり、
前記第１０および第１１のトランジスタは、ｎＭＯＳトランジスタであることを特徴とする請求項６に記載の定電圧電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、定電圧電源回路に関する。
【背景技術】
【０００２】
従来、定電流制御回路およびフの字特性制御回路を有する定電圧電源回路がある。この従来の定電圧電源回路は、フの字特性制御回路が動作する出力電圧は一定値である。したがって、出力電圧の目標値が高くなると、出力トランジスタで発生する電力損失が大きくなる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１３３７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
出力トランジスタの電力損失を低減することが可能な定電圧電源回路を提供する。
【課題を解決するための手段】
【０００５】
実施形態に従った定電圧電源回路は、電源端子と出力端子との間に接続された第１導電型の第１のトランジスタを備える。定電圧電源回路は、一端が前記出力端子に接続された第１の抵抗と、一端が前記第１の抵抗の他端に接続され、他端が接地に接続された第２の抵抗と、を有し、前記第１の抵抗と前記第２の抵抗との間の分圧電圧を出力する分圧回路を備える。定電圧電源回路は、前記分圧電圧と基準電圧とを比較し、前記分圧電圧と前記基準電圧とが等しくなるように前記第１のトランジスタの制御端子の電圧を制御する出力電圧制御アンプを備える。定電圧電源回路は、前記分圧電圧に応じて、前記第１のトランジスタの制御端子の電圧を制御するフの字特性制御回路と、を備える。
【０００６】
前記フの字特性制御回路は、一端が前記電源端子に接続され、定電流を出力する第１の定電流源を有する。前記フの字特性制御回路は、一端が前記第１の定電流源の他端に接続され、他端に前記分圧電圧に基づいた制御電圧が印加され、ダイオード接続された第２導電型の第２のトランジスタを有する。前記フの字特性制御回路は、制御端子が前記第２のトランジスタの制御端子に接続された第２導電型の第３のトランジスタを有する。前記フの字特性制御回路は、前記電源端子と前記第３のトランジスタの一端との間に接続され、制御端子が前記第１のトランジスタの制御端子に接続された第１導電型の第４のトランジスタを有する。前記フの字特性制御回路は、前記第３のトランジスタの他端と前記接地との間に接続された第３の抵抗を有する。前記フの字特性制御回路は、前記第３のトランジスタの一端と前記接地との間に接続された第４の抵抗を有する。前記フの字特性制御回路は、一端が前記電源端子に接続され、他端が前記第１のトランジスタの制御端子および前記第４のトランジスタの制御端子に接続された第１導電型の第５のトランジスタを有する。前記フの字特性制御回路は、前記電源端子と前記第５のトランジスタの制御端子との間に接続された第５の抵抗を有する。前記フの字特性制御回路は、前記第５のトランジスタの制御端子と前記接地との間に接続され、制御端子が前記第３のトランジスタの一端に接続された第２導電型の第６のトランジスタと、を有する。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態に係る定電圧電源回路１００の回路構成の一例を示す回路図である。
【図２】図２は、定電圧電源回路１００のフの字特性制御による出力電圧と出力電流との関係の一例を示す図である。
【図３】図３は、定電圧電源回路１００の定電流制御による出力電圧と出力電流との関係の一例を示す図である。
【図４】図４は、定電圧電源回路１００のフの字特性制御と定電流制御を合成した制御による出力電圧と出力電流との関係の一例を示す図である。
【図５】図５は、出力電圧の目標値が低い（１．５Ｖ）場合における定電圧電源回路１００の出力電圧と出力電流との関係を示す図である。
【図６】図６は、出力電圧の目標値が高い（３．０Ｖ）場合における定電圧電源回路１００の出力電圧と出力電流との関係を示す図である。
【発明を実施するための形態】
【０００８】
以下、実施形態について図面に基づいて説明する。なお、以下の実施形態では、第１導電型のトランジスタがｐＭＯＳトランジスタであり、第２導電型のトランジスタがｎＭＯＳトランジスタである場合について説明する。しかし、第１導電型のトランジスタがＰＮＰ型バイポーラトランジスタであり、第２導電型のトランジスタがＮＰＮ型バイポーラトランジスタある場合も同様に説明される。この場合、制御端子がバイポーラのベースに相当することとなる。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る定電圧電源回路１００の回路構成の一例を示す回路図である。
【００１０】
図１に示すように、定電圧電源回路１００は、出力トランジスタである第１導電型の第１のトランジスタ（ｐＭＯＳトランジスタ）Ｍ１と、出力電圧制御アンプＡ１と、フの字特性制御回路Ａ２と、定電流制御回路Ａ３と、バッファ回路Ａ４と、分圧回路Ａ５と、基準電圧源ＶＡ１と、電源端子Ｔｉｎと、出力端子Ｔｏｕｔと、を備える。
【００１１】
電源端子Ｔｉｎは、電源（図示せず）が接続されている。この電源から電源電圧Ｖｉｎが電源端子Ｔｉｎに供給されるようになっている。
【００１２】
出力端子Ｔｏｕｔは、接地との間に負荷（図示せず）が接続される。出力端子Ｔｏｕｔから出力された出力電圧Ｖｏｕｔが、この負荷に供給されるようになっている。
【００１３】
第１のトランジスタＭ１は、電源端子Ｔｉｎと出力端子Ｔｏｕｔとの間に接続されている。この第１のトランジスタＭ１の制御端子（ゲート）は、出力電圧制御アンプＡ１の出力に接続されている。すなわち、第１のトランジスタＭ１は、出力電圧制御アンプＡ１の出力に応じて動作が制御される。
【００１４】
分圧回路Ａ５は、一端が出力端子Ｔｏｕｔに接続された第１の抵抗（分圧抵抗）Ｒ１と、一端が第１の抵抗の他端Ｒ１に接続され、他端が接地に接続された第２の抵抗（分圧抵抗）Ｒ２と、を有する。この分圧回路Ａ５は、第１の抵抗Ｒ１と第２の抵抗Ｒ２との間の分圧電圧Ｖｍ（＝Ｒ２／（Ｒ１＋Ｒ２）×Ｖｏｕｔ）を出力する。
【００１５】
なお、第１の抵抗Ｒ１は、その抵抗値が調整可能になっている。例えば、第１の抵抗Ｒ１は、トリミングにより抵抗値が調整される。
【００１６】
例えば、この第１の抵抗Ｒ１を大きく設定することにより、出力電圧Ｖｏｕｔの目標値Ｖｔが高く設定され、一方、この第１の抵抗Ｒ１を小さく設定することにより、出力電圧Ｖｏｕｔの目標値Ｖｔが低く設定される。
【００１７】
このように、目標値Ｖｔの調整においては第２の抵抗Ｒ２の抵抗値が固定されているため、第１の抵抗Ｒ１の抵抗値を調整することによる目標値Ｖｔの変化に比べて、分圧電圧Ｖｍの変化は小さい。
【００１８】
また、出力電圧制御アンプＡ１は、分圧電圧Ｖｍと、基準電圧源ＶＡ１が生成する予め設定された基準電圧Ｖ１と、を比較し、分圧電圧Ｖｍと基準電圧Ｖ１とが等しくなるように第１のトランジスタＭ１の制御端子（ゲート）の電圧を制御する。
【００１９】
例えば、出力電圧制御アンプＡ１は、分圧電圧Ｖｍが基準電圧Ｖ１よりも低い場合には、第１のトランジスタＭ１に流れる電流が増加するように（第１のトランジスタＭ１をオンするように）、第１のトランジスタＭ１のゲート電圧を制御する（“Ｌｏｗ”レベルにする）。
【００２０】
一方、出力電圧制御アンプＡ１は、分圧電圧Ｖｍが基準電圧Ｖ１よりも高い場合には、第１のトランジスタＭ１に流れる電流が減少するように（第１のトランジスタＭ１がオフするように）、第１のトランジスタＭ１のゲート電圧を制御する（“ＨＩｇｈ”レベルにする）。
【００２１】
また、バッファ回路Ａ４は、入力が第１の抵抗Ｒの他端に接続され、出力が第２のトランジスタＭ２の他端（ソース）に接続されている。このバッファ回路Ａ４は、分圧電圧Ｖｍをインピーダンス変換して得られた電圧を制御電圧Ｖ３として出力するようになっている。
【００２２】
また、フの字特性制御回路Ａ２は、分圧電圧Ｖｍに応じて、第１のトランジスタＭ１の制御端子（ゲート）の電圧を制御するようになっている。
【００２３】
このフの字特性制御回路Ａ２は、第１の定電流源ＩＡ２と、第２導電型の第２のトランジスタ（ｎＭＯＳトランジスタ）Ｍ２と、第２導電型の第３のトランジスタ（ｎＭＯＳトランジスタ）Ｍ３と、第１導電型の第４のトランジスタ（ｐＭＯＳトランジスタ）Ｍ４と、第１導電型の第５のトランジスタ（ｐＭＯＳトランジスタ）Ｍ５と、第２導電型の第６のトランジスタ（ｎＭＯＳトランジスタ）Ｍ６と、第３の抵抗Ｒ３と、第４の抵抗Ｒ４と、第５の抵抗Ｒ５と、を有する。
【００２４】
第１の定電流源ＩＡ２は、一端が電源端子Ｔｉｎに接続され、定電流を出力するようになっている。
【００２５】
第２のトランジスタＭ２は、一端（ドレイン）が第１の定電流源ＩＡ２の他端に接続され、他端（ソース）に分圧電圧Ｖｍに基づいた制御電圧Ｖ３が印加され、ダイオード接続されている。
【００２６】
第３のトランジスタＭ３は、制御端子（ゲート）が第２のトランジスタＭ２の制御端子（ゲート）に接続されている。すなわち、この第３のトランジスタＭ３と第２のトランジスタＭ２とは、カレントミラー回路を構成する。したがって、この第３のトランジスタＭ３には、第２のトランジスタＭ２に流れる電流をカレントミラーした電流が流れる。
【００２７】
なお、第２および第３のトランジスタＭ２、Ｍ３のゲート長およびゲート幅は、第２のトランジスタＭ２のゲート・ソース間電圧が第３のトランジスタＭ３のゲート・ソース間電圧に近似するように、設定されている。
【００２８】
第４のトランジスタＭ４は、電源端子Ｔｉｎと第３のトランジスタＭ３の一端（ドレイン）との間に接続され、制御端子（ゲート）が第１のトランジスタＭ１の制御端子（ゲート）に接続されている。
【００２９】
すなわち、この第４のトランジスタＭ４と第１のトランジスタＭ１とは、カレントミラー回路を構成する。したがって、この第４のトランジスタＭ４は、出力電流Ｉｏｕｔを検出する機能を有する。
【００３０】
第３の抵抗Ｒ３は、第３のトランジスタＭ３の他端（ソース）と接地との間に接続されている。
【００３１】
第４の抵抗Ｒ４は、第３のトランジスタＭ３の一端（ドレイン）と接地との間に接続されている。
【００３２】
第５のトランジスタＭ５は、一端（ソース）が電源端子Ｔｉｎに接続され、他端が第４のトランジスタＭ４の制御端子（ゲート）に接続されている。
【００３３】
第５の抵抗Ｒ５は、電源端子Ｔｉｎと第５のトランジスタＭ５の制御端子（ゲート）との間に接続されている。
【００３４】
第６のトランジスタＭ６は、第５のトランジスタＭ５の制御端子（ゲート）と接地との間に接続され、制御端子（ゲート）が第３のトランジスタＭ３の一端（ドレイン）に接続されている。
【００３５】
また、定電流制御回路Ａ３は、出力端子Ｔｏｕｔに流れる出力電流Ｉｏｕｔが或る電流値Ｉａを超えないように、第１のトランジスタＭ１の制御端子（ゲート）の電圧を制制限する。
【００３６】
この定電流制御回路Ａ３は、第１導電型の第７のトランジスタ（ｐＭＯＳトランジスタ）Ｍ７と、第１導電型の第８のトランジスタ（ｐＭＯＳトランジスタ）Ｍ８と、第１導電型の第９のトランジスタ（ｐＭＯＳトランジスタ）Ｍ９と、第２導電型の第１０のトランジスタ（ｎＭＯＳトランジスタ）Ｍ１０と、第１導電型の第１１のトランジスタ（ｐＭＯＳトランジスタ）Ｍ１１と、第２導電型の第１２のトランジスタ（ｎＭＯＳトランジスタ）Ｍ１２と、第２の定電流源ＩＡ３と、第６の抵抗Ｒ６と、を有する。
【００３７】
第７のトランジスタＭ７は、一端（ソース）が出力端子Ｔｏｕｔに接続され、ダイオード接続されている。
【００３８】
第２の定電流源ＩＡ３は、第７のトランジスタＭ７の他端（ドレイン）と接地との間に接続され、定電流を出力するようになっている。
【００３９】
第８のトランジスタＭ８は、一端（ソース）が電源端子Ｔｉｎに接続され、制御端子（ゲート）が第１のトランジスタＭ１の制御端子（ゲート）に接続されている。
【００４０】
すなわち、この第８のトランジスタＭ８と第１のトランジスタＭ１とは、カレントミラー回路を構成する。したがって、この第８のトランジスタＭ８は、出力電流Ｉｏｕｔを検出する機能を有する。
【００４１】
第９のトランジスタＭ９は、一端（ソース）が第８のトランジスタＭ８の他端（ドレイン）に接続され、制御端子（ゲート）が第７のトランジスタＭ７の制御端子（ゲート）に接続されている。
【００４２】
すなわち、この第９のトランジスタＭ９と第７のトランジスタＭ７とは、カレントミラー回路を構成する。
【００４３】
第１０のトランジスタＭ１０は、第９のトランジスタＭ９の他端（ドレイン）と接地との間に接続され、ダイオード接続されている。
【００４４】
第１１のトランジスタＭ１１は、一端（ソース）が電源端子Ｔｉｎに接続され、他端（ドレイン）が第１のトランジスタの制御端子（ゲート）および第８のトランジスタＭ８の制御端子（ゲート）に接続されている。
【００４５】
第６の抵抗Ｒ６は、電源端子Ｔｉｎと第１１のトランジスタＭ１１の制御端子（ゲート）との間に接続されている。
【００４６】
第１２のトランジスタは、第１１のトランジスタの制御端子（ゲート）と接地との間に接続され、制御端子（ゲート）が第１０のトランジスタＭ１０の制御端子（ゲート）に接続されている。
【００４７】
すなわち、この第１２のトランジスタＭ１２と第１０のトランジスタＭ１０とは、カレントミラー回路を構成する。
【００４８】
次に、以上のような構成を有する定電圧電源回路１００の動作特性について説明する。ここで、図２は、定電圧電源回路１００のフの字特性制御による出力電圧と出力電流との関係の一例を示す図である。また、図３は、定電圧電源回路１００の定電流制御による出力電圧と出力電流との関係の一例を示す図である。また、図４は、定電圧電源回路１００のフの字特性制御と定電流制御を合成した制御による出力電圧と出力電流との関係の一例を示す図である。
【００４９】
先ず、フの字特性制御回路Ａ２による過電流保護動作について説明する。
【００５０】
既述のように、第４のトランジスタＭ４を流れる電流Ｉ１は、出力トランジスタである第１のトランジスタＭ１に流れる電流をカレントミラーする。このため、第１の電流Ｉ１は、第１のトランジスタＭ１と第４のトランジスタＭ４のゲート長、ゲート幅の比、及び出力電流Ｉｏｕｔによって決まる。
【００５１】
また、第３のトランジスタＭ３を流れる電流Ｉ２は、Ｉ２=Ｉ１−Ｉ３となる。
【００５２】
そして、第４の抵抗Ｒ４を流れる電流Ｉ３は、第３のトランジスタＭ３のドレイン電圧と第４の抵抗Ｒ４の抵抗値によって決まる。
【００５３】
また、第３のトランジスタＭ３のゲート電圧は、第２のトランジスタＭ２のゲート・ソース間電圧に、分圧電圧Ｖｍに基づいた制御電圧Ｖ３を加算した電圧となる。
【００５４】
上述のように、電流Ｉ１は、出力電流Ｉｏｕｔのカレントミラー電流である。このため、出力電流Ｉｏｕｔが上昇すると、第４の抵抗Ｒ４の一端（すなわち、第２のＭＯＳトランジスタＭの一端（ドレイン））の電圧Ｖ２が上昇する。そして、電圧Ｖ２が上昇すると、第６のトランジスタＭ６に電流が流れ始め、第５の抵抗Ｒ５で電位差が発生し、第５のトランジスタＭ５が動作する。
【００５５】
例えば、出力電流Ｉｏｕｔの値が或る設定値を超えた場合、第１のトランジスタＭ１を流れる電流をカレントミラーした電流Ｉ１の増加に応じて、電流Ｉ３が増加する。これにより、第４の抵抗Ｒ４における電圧降下が増加する。これにより、第６のトランジスタＭ６のゲート電圧が上昇して、第６のトランジスタＭ６がオンする。これにより、第５の抵抗Ｒ５における電圧降下が増加する。これにより、第５のトランジスタＭ５のゲート電圧が降下して、第５のトランジスタＭ５がオンする。これにより、第５のトランジスタＭ５の他端（ドレイン）の電圧が上昇して、第１のトランジスタＭ１のゲート電圧が上昇することになる。これにより、第１のトランジスタＭ１は、オフする方向に動作し、流れる電流（出力電流Ｉｏｕｔ）を制限する。
【００５６】
過電流保護機能が動作した状態において、負荷のインピーダンスが低下すると、出力電流Ｉｏｕｔが制限されているため、出力電圧が低下（出力トランジスタのドレイン・ソース間電圧ＶＤＳが増加）する。出力電圧Ｖｏｕｔが低下すると、電流Ｉ１の電流値が減少し、出力電流Ｉｏｕｔも減少する。
【００５７】
このように、出力電流Ｉｏｕｔの値が或る設定値を超えた場合、フの字特性制御回路Ａ２による過電流保護機能が動作する。すなわち、フの字特性制御回路Ａ２によって図２に示すような過電流保護機能を構成できる。
【００５８】
ここで、本実施例においては、既述のように、第２のトランジスタＭ２と第３のトランジスタＭ３のゲート・ソース間電圧が近似するようにゲート長、ゲート幅を設定することにより、第３の抵抗Ｒ３に印加される電圧は、制御電圧Ｖ３（分圧電圧Ｖｍ）に近似する値に設定されている。さらに、出力電圧Ｖｏｕｔのフィードバック信号である分圧電圧Ｖｍは、通常動作時、基準電圧Ｖ１の値に相当する。
【００５９】
したがって、フの字特性制御回路Ａ２または定電流制御回路Ａ３の過電流保護機能が動作すると、出力電圧Ｖｏｕｔに比例して、分圧電圧Ｖｍ、すなわち第３の抵抗Ｒ３に印加される電圧が減少する。
【００６０】
このため、第３のトランジスタＭ３を流れる電流Ｉ２は、出力電圧Ｖｏｕｔの減少率（出力電圧÷目標値）によって決まる。すなわち、出力電圧Ｖｏｕｔの目標値Ｖｔが高くなると、フの字特性制御回路Ａ２が動作する出力電圧Ｖｏｕｔの値も高くなる。
【００６１】
すなわち、第１の抵抗Ｒ１を大きくして目標値Ｖｔを高く設定することにより、出力電圧Ｖｏｕｔが高くなっても、フの字特性制御回路Ａ２が動作する出力電圧Ｖｏｕｔの値も高くなる。これにより、出力電圧Ｖｏｕｔの目標値Ｖｔが高い場合、第１のトランジスタＭ１における電圧降下の増大を抑制することができる。
【００６２】
次に、定電流制御回路Ａ３による過電流保護動作について説明する。
【００６３】
既述のように、第８のトランジスタＭ８を流れる電流Ｉ４は、出力トランジスタである第１のトランジスタＭ１を流れる電流をカレントミラーしている。このため、電流Ｉ４は、第１のトランジスタＭ１と第４のトランジスタＭ４のゲート長、ゲート幅の比、及び出力電流Ｉｏｕｔの値によって決まる。
【００６４】
さらに、既述のように、第１２のトランジスタＭ１２を流れる電流Ｉ５は、第１０のトランジスタＭ１０に流れる電流Ｉ４をカレントミラーしている。
【００６５】
したがって、電流Ｉ５は、出力電流Ｉｏｕｔに比例した電流となる。
【００６６】
そして、第１１のトランジスタＭ１１のゲート電圧は、第６の抵抗Ｒ６の抵抗値と電流Ｉ５の値で決まる。また、第１１のトランジスタＭ１１は、出力トランジスタである第１のトランジスタＭ１のゲート電圧を制御するように動作する。
【００６７】
例えば、出力電流Ｉｏｕｔの値が或る設定値を超えた場合、第１のトランジスタＭ１を流れる電流をカレントミラーした電流Ｉ４の増加に応じて、電流Ｉ５が増加する。これにより、第６の抵抗Ｒ６における電圧降下が増加する。これにより、第１１のトランジスタＭ１１のゲート電圧が降下して、第１１のトランジスタＭ１１がオンする。これにより、第１１のトランジスタＭ１１の他端（ドレイン）の電圧が上昇して、第１のトランジスタＭ１のゲート電圧が上昇することになる。これにより、第１のトランジスタＭ１は、オフする方向に動作し、流れる電流（出力電流Ｉｏｕｔ）を制限する。
【００６８】
このように、出力電流Ｉｏｕｔの値が或る電流値Ｉａを超えた場合、定電流制御回路Ａ３による過電流保護機能が動作する。すなわち、定電流制御回路Ａ３により、図３に示すような過電流保護機能を構成できる。
【００６９】
そして、フの字特性制御回路Ａ２と定電流制御回路Ａ３とは並行して動作するため、定電圧電源回路１００における過電流保護機能は、図４に示す特性となる。
【００７０】
ここで、図５は、出力電圧の目標値が低い（１．５Ｖ）場合における定電圧電源回路１００の出力電圧と出力電流との関係を示す図である。また、図６は、出力電圧の目標値が高い（３．０Ｖ）場合における定電圧電源回路１００の出力電圧と出力電流との関係を示す図である。なお、図５、図６においては、定電流制御の出力電流波形（点線）と、フの字特性制御の出力電流波形（点線）と、実際の出力電流波形（実線）を記載している。
【００７１】
図５、図６に示すように、目標値Ｖｔが変化すると、定電圧電源回路１００の過電流保護機能の特性も変化する。
【００７２】
すなわち、出力電圧Ｖｏｕｔの目標値Ｖｔが低い（１．５Ｖ）場合、フの字特性制御回路Ａ２の動作電圧も低い。しかし、出力電圧Ｖｏｕｔの目標値Ｖｔも低いため、出力トランジスタの電力損失は小さい。
【００７３】
一方、出力電圧Ｖｏｕｔの目標値Ｖｔが高い（３．０Ｖ）場合、フの字特性制御回路Ａ２の動作電圧も高くなり、速い段階で（より高い電圧値で）電流制限が掛かる。このため、既述の従来技術で問題となった出力トランジスタの電力損失を制限することが可能である。
【００７４】
以上のように、第１の実施形態に係る定電圧電源回路によれば、出力トランジスタの電力損失を低減することができる。
【００７５】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【００７６】
１００  定電圧電源回路
Ｍ１  第１のトランジスタ
Ａ１  出力電圧制御アンプ
Ａ２  フの字特性制御回路
Ａ３  定電流制御回路
Ａ４  バッファ回路
Ａ５  分圧回路
ＶＡ１  基準電圧源
【図１】
2013058093.tif 000003
【図２】
2013058093.tif 000004
【図３】
2013058093.tif 000005
【図４】
2013058093.tif 000006
【図５】
2013058093.tif 000007
【図６】
2013058093.tif 000008