(57)【要約】【課題】素子特性バラツキを原因とする出力電圧のバラツキを低減できる検出回路、センサーデバイス及び電子機器等を提供すること。【解決手段】検出回路は、焦電素子１０と、検出回路の出力ノードＮＱと低電位電源ノードとの間に設けられ、焦電素子１０からの検出信号がゲートに入力される第１のＰ型トランジスターＴＰ１と、高電位電源ノードと出力ノードＮＱとの間に設けられ、ゲートが基準電圧ＶＲに設定される第２のＰ型トランジスターＴＰ２を含む。高電位電源ノードの電圧をＶｃｃとし、低電位電源ノードの電圧をＧＮＤとしたとき、基準電圧はＶｃｃ／２に設定される。【選択図】図３
2013148488.tif 000002
【特許請求の範囲】
【請求項１】
焦電素子と、
検出回路の出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、
高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、
を有し、
前記高電位電源ノードの電圧をＶｃｃとし、前記低電位電源ノードの電圧をＧＮＤとしたとき、前記基準電圧はＶｃｃ／２に設定されることを特徴とする検出回路。
【請求項２】
請求項１において、
前記出力ノードの電圧と、前記基準電圧Ｖｃｃ／２とが入力されて差動増幅する差動増幅回路をさらに有することを特徴とする検出回路。
【請求項３】
請求項１または２において、
前記出力ノードを前記第２のＰ型トランジスターのゲートに接続することを特徴とする検出回路。
【請求項４】
請求項１または２において、
前記基準電圧を発生する基準電圧生成回路をさらに有し、
前記基準電圧生成回路は、前記高電位電源ノードと前記低電位電源ノードとの間に直列接続された第３のＰ型トランジスターと第４のＰ型トランジスターとを有し、
前記低電位電源ノードがドレインに接続された前記第３のＰ型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第４のＰ型トランジスターのドレインとの接続ノードが、前記基準電圧発生回路の出力ノードとされ、
前記第３のＰ型トランジスターは、前記低電源ノードがゲートに接続され、
前記第４のＰ型トランジスターは、前記基準電圧発生回路の出力ノードがゲートに接続されることを特徴とする検出回路。
【請求項５】
焦電素子と、
検出回路の出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、
高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、
前記基準電圧を生成する基準電圧発生回路と、
を有し、
前記基準電圧生成回路は、前記高電位電源ノードと前記低電位電源ノードとの間に直列接続された第３のＰ型トランジスターと第４のＰ型トランジスターとを有し、
前記低電位電源ノードがドレインに接続された前記第３のＰ型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第４のＰ型トランジスターのドレインとの接続ノードが、前記基準電圧発生回路の出力ノードとされ、
前記第３のＰ型トランジスターは、前記低電源ノードがゲートに接続され、
前記第４のＰ型トランジスターは、前記基準電圧発生回路の出力ノードがゲートに接続されることを特徴とする検出回路。
【請求項６】
請求項４または５において、
前記第１のＰ型トランジスターの基板電位は、前記第１のＰ型トランジスターのソースの電位に設定され、
前記第２のＰ型トランジスターの基板電位は、前記第２のＰ型トランジスターのソースの電位に設定されることを特徴とする検出回路。
【請求項７】
請求項４または５において、
前記第１のＰ型トランジスターの基板電位は、前記基準電圧発生回路の出力ノードの電位に設定され、
前記第２のＰ型トランジスターの基板電位は、前記第２のＰ型トランジスターのソースの電位に設定されることを特徴とする検出回路。
【請求項８】
請求項４乃至７のいずれかにおいて、
前記基準電圧発生回路は、他の焦電素子の検出回路との間で共用されることを特徴とする検出回路。
【請求項９】
焦電素子と、
高電位電源ノードと低電位電源ノードとの間に直列接続された第１のＰ型トランジスターと第２のＰ型トランジスターと、
を有する検出回路であって、
前記低電位電源ノードがドレインに接続された前記第１のＰ型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第２のＰ型トランジスターのドレインとの接続ノードが、前記検出回路の出力ノードとされ、
前記第１のＰ型トランジスターは、前記焦電素子からの検出信号がゲートに入力され、
前記第２のＰ型トランジスターは、前記検出回路の出力ノードがゲートに接続されることを特徴とする検出回路。
【請求項１０】
請求項９において、
前記第１のＰ型トランジスターの基板電位は、前記第１のＰ型トランジスターのソースの電位に設定され、
前記第２のＰ型トランジスターの基板電位は、前記第２のＰ型トランジスターのソースの電位に設定されることを特徴とする検出回路。
【請求項１１】
請求項１乃至１０のいずれかの検出回路を含むことを特徴とするセンサーデバイス。
【請求項１２】
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
１又は複数の列線と、
前記複数の行線に接続される行選択回路と、
前記１又は複数の列線に接続される読み出し回路と、
を含み、
前記複数のセンサーセルの各センサーセルは、
焦電素子と、
前記各センサーセルに対応する対応列線への出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、
高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、
を含み、
前記高電位電源ノードの電圧をＶｃｃとし、前記低電位電源ノードの電圧をＧＮＤとしたとき、前記基準電圧はＶｃｃ／２に設定されることを特徴とするセンサーデバイス。
【請求項１３】
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
１又は複数の列線と、
前記複数の行線に接続される行選択回路と、
前記１又は複数の列線に接続される読み出し回路と、
前記１又は複数の列線に接続される電流源回路と、
を含み、
前記複数のセンサーセルの各センサーセルは、
焦電素子と、
前記各センサーセルに対応する対応列線への出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターとを含み、
前記電流源回路は、
高電位電源ノードと前記対応列線との間に設けられ、ゲートが基準電圧に設定され、前記対応列線を介して前記各センサーセルに電流を供給する第２のＰ型トランジスターを含み、
前記高電位電源ノードの電圧をＶｃｃとし、前記低電位電源ノードの電圧をＧＮＤとしたとき、前記基準電圧はＶｃｃ／２に設定されることを特徴とするセンサーデバイス。
【請求項１４】
請求項１２又は１３において、
前記各センサーセルは、前記出力ノードと前記対応列線との間に設けられ、前記各センサーセルに対応する対応行線がゲートに接続される行選択トランジスターを含み、
前記対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、前記行選択トランジスターを介して前記対応列線に接続されることを特徴とするセンサーデバイス。
【請求項１５】
請求項１乃至１０のいずれかに記載の検出回路を含むことを特徴とする電子機器。
【請求項１６】
請求項１１乃至１４のいずれかに記載のセンサーデバイスを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出回路、センサーデバイス及び電子機器等に関する。
【背景技術】
【０００２】
従来、焦電素子等を用いた赤外線の検出回路が知られている。例えば人体からは、波長が１０μｍ付近の赤外線が輻射されており、これを検出することで人体の存在や温度の情報を非接触で取得できる。従って、このような赤外線の検出回路を利用することで、侵入検知や物理量計測を実現できる。
【０００３】
赤外線の検出回路の従来技術としては例えば非特許文献１、特許文献１に開示される技術が知られている。非特許文献１の従来技術では、直列接続されたトランジスター（ＪＦＥＴ）と抵抗とから構成されるソースフォロワー回路により、焦電素子の焦電流を検出している。
【０００４】
また特許文献１の従来技術では、負荷素子として機能するＰ型トランジスターと増幅素子として機能するＮ型トランジスターが直列接続されることで、ソース接地増幅回路が構成され、このソース接地増幅回路により焦電素子の焦電流を検出している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−６８８６３号公報
【非特許文献】
【０００６】
【非特許文献１】Daisuke Akai et al. , “Pyroelectric infrared sensors with fast response time and high sensitivity using epitaxial PbZr, TiO3 films on epitaxial γ-Al2O3/Si substrates”, Sensors and Actuators A: Physical, Volumes 130-131, 14 August 2006, Pages 111-115, Elsevier Science B.V.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、これらの従来技術では、検出回路を構成する抵抗やトランジスターなどの回路素子の特性バラツキが原因で、検出回路の出力電圧のバラツキが非常に大きくなってしまうという課題があった。
【０００８】
本発明の幾つかの態様によれば、素子特性バラツキを原因とする出力電圧のバラツキを低減できる検出回路、センサーデバイス及び電子機器等を提供できる。
【課題を解決するための手段】
【０００９】
（１）本発明の一態様は、焦電素子と、検出回路の出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターとを有し、前記高電位電源ノードの電圧をＶｃｃとし、前記低電位電源ノードの電圧をＧＮＤとしたとき、前記基準電圧はＶｃｃ／２に設定される検出回路に関係する。
【００１０】
本発明の一態様によれば、焦電素子と、焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、ゲートが基準電圧に設定される第２のＰ型トランジスターが設けられる。そして第１、第２のＰ型トランジスターによりソースフォロワー回路が構成され、第１のＰ型トランジスターのゲートに入力される検出信号に対応する出力電圧が、出力ノードに出力される。このような構成の検出回路によれば、第１、第２のＰ型トランジスターのしきい値電圧等の特性バラツキの影響が出力電圧に及ぶのを抑制できるため、素子特性のバラツキを原因とする出力電圧のバラツキの低減が可能になる。
【００１１】
しかも、第１、第２のＰ型トランジスターのしきい値電圧が実質的に等しい条件では、焦電素子と接続される第１のＰ型トランジスターのゲート電圧をＳＤとし、検出回路の出力ノードの電圧をＶＱとすると、ＶＱ＝Ｖｃｃ／２＋ＳＤとなり、焦電素子での焦電流に伴う変動電圧ＳＤは、第１のＰ型トランジスターのゲート電圧である基準電圧Ｖｃｃ／２と比較することで検出し易くなる。
【００１２】
（２）本発明の一態様では、前記出力ノードの電圧と、前記基準電圧Ｖｃｃ／２とが入力されて差動増幅する差動増幅回路をさらに有することができる。
【００１３】
差動増幅回路の比較電圧は、第２のＰ型トランジスターのゲート電圧である基準電圧Ｖｃｃ／２とすることができ、焦電素子での焦電流に伴う変動電圧ＳＤを差動増幅回路の出力として正確に取得することができる。なお、この差動増幅回路は他の焦電素子の検出回路に共用して設けることができる。
【００１４】
（３）本発明の一態様では、前記出力ノードを前記第２のＰ型トランジスターのゲートに接続することができる。
【００１５】
焦電素子の定常状態では焦電流に伴う電圧ＳＤは０Ｖに近く、その場合ＶＱ≒ＶＣＣ／２となり、第２のＰ型トランジスターのゲートにＶｃｃ／２を供給することができる。しかも、この場合には別個に基準電圧生成回路を設けることが必要ないので、検出回路を小型化できる。
【００１６】
（４）本発明の一態様では、前記基準電圧を発生する基準電圧生成回路をさらに有し、
前記基準電圧生成回路は、前記高電位電源ノードと前記低電位電源ノードとの間に直列接続された第３のＰ型トランジスターと第４のＰ型トランジスターとを有し、
前記低電位電源ノードがドレインに接続された前記第３のＰ型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第４のＰ型トランジスターのドレインとの接続ノードが、前記基準電圧発生回路の出力ノードとされ、
前記第３のＰ型トランジスターは、前記低電源ノードがゲートに接続され、
前記第４のＰ型トランジスターは、前記基準電圧発生回路の出力ノードをゲートに接続することができる。
【００１７】
このように、基準電圧Ｖｃｃ／２を生成する基準電圧発生回路の第３，第４のＰ型トランジスターは、ソースフォロワー回路の第１，第２のＰ型トランジスターと同じ構成となり、プロセスばらつきがあっても第１，第２のＰ型トランジスターと同じ傾向でばらつくので、相対的なばらつきが解消されて、プロセス変動への依存が少ない出力を確保することができる。特に、第１〜第４のＰ型トランジスターのサイズを同一にすれば、プロセスばらつきの影響を最小にすることができる。
【００１８】
（５）本発明の他の態様は、
焦電素子と、
検出回路の出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、
高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、
前記基準電圧を生成する基準電圧発生回路と、
を有し、
前記基準電圧生成回路は、前記高電位電源ノードと前記低電位電源ノードとの間に直列接続された第３のＰ型トランジスターと第４のＰ型トランジスターとを有し、
前記低電位電源ノードがドレインに接続された前記第３のＰ型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第４のＰ型トランジスターのドレインとの接続ノードが、前記基準電圧発生回路の出力ノードとされ、
前記第３のＰ型トランジスターは、前記低電位電源ノードがゲートに接続され、
前記第４のＰ型トランジスターは、前記基準電圧発生回路の出力ノードがゲートに接続される検出回路に関する。
【００１９】
本発明の他の態様では、第１、第２のＰ型トランジスターのしきい値電圧等の特性バラツキの影響が出力電圧に及ぶのを抑制できるため、素子特性のバラツキを原因とする出力電圧のバラツキの低減が可能になる。加えて、基準電圧発生回路の第３，第４のＰ型トランジスターは、ソースフォロワー回路の第１，第２のＰ型トランジスターと同じ構成となり、プロセスばらつきがあっても第１，第２のＰ型トランジスターと同じ傾向となるので、相対的にばらつきが解消されて、プロセス変動への依存が少ない出力を確保することができる。
【００２０】
（６）本発明の他の態様では、前記第１のＰ型トランジスターの基板電位は、前記第１のＰ型トランジスターのソースの電位に設定され、前記第２のＰ型トランジスターの基板電位は、前記第２のＰ型トランジスターのソースの電位に設定されてもよい。
【００２１】
このようにすれば、基板バイアス効果による第１、第２のＰ型トランジスターのしきい値電圧の変動を防止できるため、出力電圧のばらつきを更に低減できる。
【００２２】
（７）本発明の他の態様では、前記第１のＰ型トランジスターの基板電位は、前記基準電圧発生回路の出力ノードの電位に設定され、前記第２のＰ型トランジスターの基板電位は、前記第２のＰ型トランジスターのソースの電位に設定されてもよい。
【００２３】
こうすると、第１のＰ型トランジスターは、焦電素子での焦電流に伴う電圧ＳＤを利得１に近づけて出力することができる。
【００２４】
（８）本発明の他の態様では、前記基準電圧発生回路は、他の焦電素子の検出回路との間で共用されてもよい。
【００２５】
このように基準電圧発生回路を共用すれば、トランジスターのレイアウト面積の縮小化等を図れる。
【００２６】
（９）本発明のさらに他の態様は、
焦電素子と、
高電位電源ノードと低電位電源ノードとの間に直列接続された第１のＰ型トランジスター及び第２のＰ型トランジスターと、
を有する検出回路であって、
前記低電位電源ノードがドレインに接続された前記第１のＰ型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第２のＰ型トランジスターのドレインとの接続ノードが、前記検出回路の出力ノードとされ、
前記第１のＰ型トランジスターは、前記焦電素子からの検出信号がゲートに入力され、
前記第２のＰ型トランジスターは、前記検出回路の出力ノードがゲートに接続される検出回路に関する。
【００２７】
本発明のさらに他の態様では、第１、第２のＰ型トランジスターのしきい値電圧が実質的に等しい条件では、焦電素子と接続される第１のＰ型トランジスターのゲート電圧をＳＤとし、検出回路の出力ノードの電圧をＶＱとすると、ＶＱ＝（Ｖｃｃ＋ＳＤ）／２となる。焦電素子の定常状態では焦電流に伴う電圧ＳＤは０Ｖに近く、その場合ＶＱ≒ＶＣＣ／２となり、本発明の一態様と同じく、第１のＰ型トランジスターのゲートにＶｃｃ／２を供給することができる。
【００２８】
（１０）本発明のさらに他の態様では、前記第１のＰ型トランジスターの基板電位は、前記第１のＰ型トランジスターのソースの電位に設定され、前記第２のＰ型トランジスターの基板電位は、前記第２のＰ型トランジスターのソースの電位に設定されてもよい。
【００２９】
このようにすれば、基板バイアス効果による第１、第２のＰ型トランジスターのしきい値電圧の変動を防止できるため、出力電圧のバラツキを更に低減できる。
【００３０】
また本発明の上述した各態様では、前記第１のＰ型トランジスターと前記第２のＰ型トランジスターとは、ゲート長及びゲート幅の少なくとも一方が同一であってもよい。
【００３１】
このようにすれば、第１、第２のＰ型トランジスターのしきい値電圧等の素子特性を近づけることが可能になり、出力電圧のバラツキを更に低減できる。
【００３２】
また本発明の上述した各態様では、前記第１のＰ型トランジスターと前記第２のＰ型トランジスターは隣接してレイアウト配置されてもよい。
【００３３】
このようにレイアウト配置すれば、製造プロセス変動等による第１、第２のＰ型トランジスターの素子特性のバラツキを低減できるため、出力電圧のバラツキを更に低減できる。
【００３４】
（１１）また本発明のさらに他の態様は、上記のいずれかの検出回路を含むセンサーデバイスに関係する。
【００３５】
（１２）また本発明のさらに他の態様は、複数のセンサーセルが配列されるセンサーアレイと、複数の行線と、１又は複数の列線と、前記複数の行線に接続される行選択回路と、前記１又は複数の列線に接続される読み出し回路とを含み、前記複数のセンサーセルの各センサーセルは焦電素子と、前記各センサーセルに対応する対応列線への出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、を含み、記高電位電源ノードの電圧をＶｃｃとし、前記低電位電源ノードの電圧をＧＮＤとしたとき、前記基準電圧はＶｃｃ／２に設定されるセンサーデバイスに関係する。
【００３６】
本発明のさらに他の態様によれば、本発明の一態様と同様にしてセンサーセルからの出力電圧のバラツキの低減が可能になる。
【００３７】
（１３）また本発明の他の態様は、複数のセンサーセルが配列されるセンサーアレイと、複数の行線と、１又は複数の列線と、前記複数の行線に接続される行選択回路と、前記１又は複数の列線に接続される読み出し回路と、前記１又は複数の列線に接続される電流源回路とを含み、前記複数のセンサーセルの各センサーセルは、焦電素子と、前記各センサーセルに対応する対応列線への出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターとを含み、前記電流源回路は、高電位電源ノードと前記対応列線との間に設けられ、ゲートが基準電圧に設定され、前記対応列線を介して前記各センサーセルに電流を供給する第２のＰ型トランジスターを含み、前記高電位電源ノードの電圧をＶｃｃとし、前記低電位電源ノードの電圧をＧＮＤとしたとき、前記基準電圧はＶｃｃ／２に設定されるセンサーデバイスに関係する。
【００３８】
本発明の他の態様によれば、各センサーセルの第１のＰ型トランジスターと電流源回の第２のＰ型トランジスターによりソースフォロワー回路が構成され、本発明の一態様と同様にして検出回路からの出力電圧のバラツキの低減が可能になる。
【００３９】
（１４）また本発明のさらに他の態様では、前記各センサーセルは、前記出力ノードと前記対応列線との間に設けられ、前記各センサーセルに対応する対応行線がゲートに接続される行選択トランジスターを含み、前記対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、前記行選択トランジスターを介して前記対応列線に接続されてもよい。
【００４０】
このようにすれば、対応行線により行選択トランジスターのオン・オフ制御を行うことで、各センサーセルが行選択トランジスターを介して対応列線に接続されて出力電圧を読み出すことが可能になる。
【００４１】
（１５）また本発明の他の態様は、上記のいずれかに記載の検出回路を含む電子機器に関係する。
【００４２】
（１６）また本発明の他の態様は、上記のいずれかに記載のセンサーデバイスを含む電子機器に関係する。
【図面の簡単な説明】
【００４３】
【図１】比較例の検出回路の説明図である。
【図２】比較例の検出回路の被写体温度−出力電圧の特性図である。
【図３】本実施形態の検出回路の構成図である。
【図４】焦電素子のヒステリシスループを示す図である。
【図５】本実施形態の検出回路の被写体温度−出力電圧の特性図である。
【図６】本実施形態の検出回路の変形例を示す図である。
【図７】本実施形態の検出回路の他の変形例を示す図である。
【図８】変形例の検出回路の被写体温度−出力電圧の特性図である。
【図９】図９（Ａ）、図９（Ｂ）はセンサーデバイスの構成図である。
【図１０】センサーデバイスの詳細な第１の構成図である。
【図１１】センサーデバイスの詳細な第２の構成図である。
【図１２】本実施形態の電子機器のブロック図である。
【図１３】テラヘルツカメラを含む体温測定装置（電子機器）を示す図である。
【図１４】テラヘルツカメラの斜視図である。
【図１５】テラヘルツカメラのブロック図である。
【発明を実施するための形態】
【００４４】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４５】
１．比較例
図１に、前述した非特許文献１の従来技術の回路構成を比較例として示す。この比較例の検出回路は、焦電素子１０と、Ｎ型のデプレッション・トランジスターＴＮと、抵抗Ｒを含む。
【００４６】
ＣＰは焦電素子１０の容量であり、ＲＰは焦電素子１０の抵抗である。焦電素子１０には赤外線が入射されており、焦電素子１０の焦電体（強誘電体）１１には、焦電素子１０の温度に応じた自発分極が発生している。そして電極１２、１３の表面電荷と電気的に中性を保っている。
【００４７】
Ｎ型のデプレッション・トランジスターＴＮと抵抗Ｒは、ＶＣＣのノード（広義には高電位電源ノード）とＧＮＤのノード（広義には低電位電源ノード）の間に直列に設けられ、ソースフォロワー回路が構成されている。
【００４８】
Ｎ型トランジスターＴＮのゲートには、焦電素子１０からの検出信号ＳＤ（検出電圧）が入力され、Ｎ型トランジスターＴＮのソースは、抵抗Ｒの一端に接続される。これらのトランジスターＴＮと抵抗Ｒによりソースフォロワー回路が構成され、そのゲインはほぼ１になる。そしてＮ型トランジスターＴＮのソースに対応する出力ノードＮＱから、検出信号ＳＤの電圧変化に伴い変化する出力電圧ＶＱが出力される。
【００４９】
ここで、比較例の検出回路をＩＣ基板上に製造するにあたり、特にソースフォロワー回路の出力特性のバラツキの要因となる項目としては、以下のような製造バラツキが存在する。例えば、トランジスターＴＮの電流供給能力のバラツキ、しきい値のバラツキ、形状のバラツキ、抵抗Ｒのシート抵抗値のバラツキ、抵抗Ｒの形状のバラツキなどである。
【００５０】
そして、一般にＩＣ基板上に製造される抵抗の特性バラツキは、トランジスターの特性バラツキに比べて変動が大きい。また製造条件の変動に依存した抵抗の特性変動とトランジスターの特性変動とは、連動しない。このため、図１の比較例の検出回路の出力電圧ＶＱの特性バラツキは非常に大きくなる。
【００５１】
例えば図２に、比較例の検出回路を赤外線検出回路として用いた場合の被写体温度−出力電圧の特性例を示す。図２において横軸は被写体温度であり、縦軸は被写体から発生した赤外線を受光した際の検出回路の出力電圧ＶＱである。図２のＡ１、Ａ２、Ａ３、Ａ４は、トランジスターＴＮや抵抗Ｒの特性が一般的なＩＣの製造規格内でばらついた場合の検出回路の出力電圧特性を４通りプロットしたものである。
【００５２】
具体的には、図２のＡ１、Ａ２、Ａ３、Ａ４は、各々、ケース１、２、３、４での被写体温度−出力電圧の特性例である。ここでケース１は、抵抗Ｒの抵抗値ＲＶが高くなり、トランジスターＴＮのゲート幅Ｗが大きくなり、ゲート長Ｌが小さくなり、しきい値電圧Ｖｔｈが低くなり、ゲート膜厚ＦＴＣが薄くなった場合の特性である。ケース２は、ＲＶが低くなり、Ｗが小さくなり、Ｌが大きくなり、Ｖｔｈが低くなり、ＦＴＣが薄くなった場合の特性である。ケース３は、ＲＶが高くなり、Ｗが大きくなり、Ｌが小さくなり、Ｖｔｈが高くなり、ＦＴＣが厚くなった場合の特性である。ケース４は、ＲＶが低くなり、Ｗが小さくなり、Ｌが大きくなり、Ｖｔｈが高くなり、ＦＴＣが厚くなった場合の特性である。
【００５３】
図２のＡ１、Ａ２、Ａ３、Ａ４に示すように、比較例の検出回路では、出力電圧ＶＱの被写体温度依存性よりも、各検出回路の素子特性のバラツキに起因する出力電圧ＶＱの変動の方がはるかに大きい。このため検出回路の検出精度を維持できないという問題がある。
【００５４】
特に、焦電素子をマトリクス状に配置してＦＰＡ（Ｆｏｃａｌ  Ｐｌａｎｅ  Ａｒｒａｙ：焦点面アレイ）を構成した場合には、図１の検出回路がＩＣ基板上に複数個配置される。そして、各検出回路の出力は行選択トランジスター等を介して束ねられ、増幅回路やＡ／Ｄ変換器に接続される。その際に、検出回路の出力電圧の被写体温度依存性よりも、各検出回路の特性バラツキに起因する出力電圧の変化の方が大きいと、複数の検出回路の出力を束ねて増幅回路で信号を増幅したり、Ａ／Ｄ変換器で出力電圧をデジタルデータに変換したりすることが困難になる。即ち、複数の検出回路が１つの増幅回路やＡ／Ｄ変換器に接続された場合に、出力電圧の特性がばらついた全ての検出回路に対して、増幅回路やＡ／Ｄ変換器が安定して動作するように設計することは、極めて困難である。また、個々の焦電素子１０に照射された赤外線の強度や、当該赤外線を放射した被写体の温度を判定することも極めて難しい。
【００５５】
また図１のトランジスターＴＮと抵抗Ｒから構成されるソースフォロワー回路が動作するためには、トランジスターＴＮが安定的にオンしている必要がある。そしてトランジスターＴＮのゲート電圧はほぼ０Ｖである。従って、トランジスターＴＮがオンするためにはトランジスターＴＮのソース電圧、即ち検出回路の出力電圧ＶＱが、トランジスターＴＮのしきい値の絶対値よりも十分低い電圧となるように設計する必要がある。
【００５６】
一方、ＩＣ基板上にセンサーアレイを形成する場合、検出回路の出力を受ける増幅回路やＡ／Ｄ変換器は、ＣＭＯＳプロセスにて、検出回路のＧＮＤ端子と同一電位のＧＮＤ端子に接続された小型の回路を設計することになる。この場合に、これらの回路の入力電圧が０Ｖ（＝ＧＮＤ端子電位）に近づくと、回路の能力が低下したり、動作しなくなったりするなどの問題が発生する。
【００５７】
２．検出回路の構成、動作
以上のような問題を解決する本実施形態の検出回路の構成例を図３に示す。この検出回路は焦電素子１０とソースフォロワー回路１２を含む画素回路２０を有する。ソースフォロワー回路１２は、高電位電源ＶＣＣと低電位電源ＧＮＤの間に直列に設けられた第１のＰ型トランジスターＴＰ１と第２のＰ型トランジスターＴＰ２を含む。ソースフォロワー回路１５は、検出信号ＳＤの小信号振幅変化に対して、ゲインがほぼ０．５となる振幅の電圧が出力電圧ＶＱとして出力される。
【００５８】
焦電素子１０（熱検出素子、赤外線検出素子、センサー素子）は容量ＣＰと抵抗ＲＰによりその等価回路が構成され、焦電素子１０の焦電体１１には、赤外線の入射による温度の変化に応じた自発分極が発生している。
【００５９】
第１のＰ型トランジスターＴＰ１（Ｐ型ＭＯＳトランジスター）は、検出回路の出力ノードＮＱとＧＮＤノード（低電位電源ノード）との間に設けられる。例えば図３ではＴＰ１のソースが出力ノードＮＱに接続され、ドレインがＧＮＤノードに接続され、焦電素子１０からの検出信号ＳＤがゲートに入力される。
【００６０】
第２のＰ型トランジスターＴＰ２（Ｐ型ＭＯＳトランジスター）は、ＶＣＣノード（高電位電源ノード）と出力ノードＮＱとの間に設けられる。例えば図３ではＴＰ２のソースがＶＣＣノードに接続され、ドレインが出力ノードＮＱに接続され、ゲートが出力ノードＮＱと接続されて、そのゲートは基準電圧Ｖｃｃ／２に設定される。ここでＶｃｃは、高電位電源ＶＣＣの電圧を表している。
【００６１】
なお、Ｐ型トラジスターＴＰ１とＴＰ２の間に他の回路素子（例えば行選択トランジスター等）が設けられていてもよい。
【００６２】
また、Ｐ型トランジスターＴＰ１の基板電位はＴＰ１のソースの電位に設定される。例えば図３ではＴＰ１の基板電位は出力ノードＮＱに接続される。またＰ型トランジスターＴＰ２の基板電位はＴＰ２のソースの電位に設定される。例えば図３ではＴＰ２の基板電位はＶＣＣノードに接続される。このようにＰ型トランジスターＴＰ１、ＴＰ２の基板電位をそのソース電位に設定することで、基板バイアス効果によるＴＰ１、ＴＰ２のしきい値電圧の変動を防止できるため、ＴＰ１とＴＰ２のしきい値電圧を、より近づけることが可能になる。なおＰ型トランジスターＴＰ１、ＴＰ２の基板電位を共にＶＣＣの電位に設定する変形実施も可能である。
【００６３】
またＰ型トランジスターＴＰ１とＴＰ２とは、そのゲート長及びゲート幅の少なくとも一方が同一になっている。更に望ましくはＴＰ１とＴＰ２は、そのゲート長及びゲート幅の両方が同一になっている。このようにすれば、Ｐ型トランジスターＴＰ１、ＴＰ２のしきい値電圧等の素子特性を近づけることが可能になり、製造プロセス変動等に起因する出力電圧ＶＱの変動を抑制できる。
【００６４】
また、後述するようにＰ型トランジスターＴＰ１とＴＰ２は隣接してレイアウト配置されていることが望ましい。このようにすれば、Ｐ型トランジスターＴＰ１とＴＰ２のしきい値電圧等の素子特性のバラツキを低減できるため、出力電圧ＶＱのバラツキを更に低減できる。
【００６５】
なお、隣接してレイアウト配置とは、例えばその間に他の回路素子（トランジスター、抵抗等）が配置されずにＴＰ１とＴＰ２が配置されることである。また第１のＰ型トランジスターＴＰ１は、他の焦電素子の検出回路が有する第１のＰ型トランジスターと隣接して配置されていてもよい。同様に第２のＰ型トランジスターＴＰ２は、他の焦電素子の検出回路が有する第２のＰ型トランジスターと隣接して配置されていてもよい。
【００６６】
またＰ型トランジスターＴＰ２は、後述するように、他の焦電素子の検出回路との間で共用されていてよい。即ち、Ｐ型トランジスターＴＰ２が複数の検出回路の共通の電流源として共用されてもよい。このようにすることで、第２のＰ型トランジスターのレイアウト占有面積を最小限に抑えることが可能になる。
【００６７】
次に本実施形態の検出回路の動作について更に詳細に説明する。図３に示すようにトランジスターＴＰ２のゲートは出力ノードＮＤと接続されてほぼ基準電圧Ｖｃｃ／２に設定されている。従って、トランジスターＴＰ２のゲート・ソース間電圧はほとんどＶｃｃ／２であり、ＴＰ２は飽和領域で動作するため、ＴＰ２には、ほとんどゲート・ソース間電圧Ｖｃｃ／２としきい値電圧だけで決まる電流Ｉ１が流れる。
【００６８】
一方、トランジスターＴＰ１はトランジスターＴＰ２に直列接続されているため、ＴＰ１には同じ電流Ｉ１が流れる。そしてトランジスターＴＰ１の基板電位は、トランジスターＴＰ２と同様にソース電位に設定されている。従って、トランジスターＴＰ１のしきい値電圧とトランジスターＴＰ２のしきい値電圧を等しくできる。更にトランジスターＴＰ１は飽和領域で動作し、トランジスターＴＰ１とＴＰ２が同一のトランジスタサイズ（ゲート幅、ゲート長が同一）であるとすると、ＴＰ１のゲート・ソース間電圧は、ＴＰ２のゲート・ソース間電圧であるＶｃｃ／２とほぼ同じ電圧になる。また、トランジスターＴＰ１のゲートは焦電素子１０に接続され、ＴＰ１のゲートのノードＮＤとＧＮＤの間には焦電素子１０の抵抗ＲＰが存在するため、ノードＮＤは定常的には０Ｖに設定される。従って、トランジスターＴＰ１のソースノードである検出回路の出力ノードＮＱの電圧ＶＱは、定常的にはＶｃｃ／２とほぼ同じ電圧に設定される。
【００６９】
この状態で焦電素子１０に赤外線が照射されて焦電素子１０の温度が変化すると、発生した焦電流によりトランジスターＴＰ１のゲート（ゲート容量）が過渡的に充電され、電圧がΔＶだけ変動する。このとき、トランジスターＴＰ１とトランジスターＴＰ２には等しい電流が流れるため、トランジスターＴＰ１とトランジスターＴＰ２のゲート・ソース間電圧が等しくなるようにノードＮＱの電圧が変化する。これにより、トランジスターＴＰ１とトランジスターＴＰ２のゲート・ソース間電圧は共にＶｃｃ／２−ΔＶ／２となり、このとき、ＴＰ１のソース電圧であるＶＱは、ＶＱ＝Ｖｃｃ／２＋ΔＶ／２となる。即ち、トランジスターＴＰ１、ＴＰ２からなる回路はゲイン＝０．５のソースフォロワー回路として動作する。
【００７０】
このことは、以下の式からも明らかである。第１，第２のＰ型トランジスターＴＰ１，ＴＰ２に流れる電流Ｉ１は、
Ｉ1＝βTP2 (Vcc-VQ-|VthTP2|)2/2＝βTP1 (VQ-SD-|Vth TP1|)2/2
となる。
【００７１】
ここで第１，第２のＰ型トランジスターＴＰ１，ＴＰ２のサイズを等しくすると、
βTP2＝βTP1、Vth TP2＝Vth TP1
より、
VQ＝（Vcc+SD）/2
となり、出力ＶＱはトランジスター特性、すなわちプロセス変動に依存しない値となる。
【００７２】
以上のように本実施形態では、高電位電源電圧としてＶｃｃが供給される場合に、出力ノードＮＱに接続されるＰ型トランジスターＴＰ２のゲートは、基準電圧Ｖｃｃ／２に設定される。そしてＰ型トランジスターＴＰ１は、Ｖｃｃ／２に対応する設定電圧を基準として、焦電素子１０からの検出信号ＳＤの電圧変化に伴い変化する電圧を、そのソースに出力する。例えば、焦電素子１０の温度が変化して検出信号ＳＤの電圧が０ＶからΔＶだけ変化すると、出力電圧ＶＱも、Ｖｃｃ／２に対応する設定電圧を基準としてΔＶ／２だけ変化する。
【００７３】
そこで、図３に示すように、画素回路２０の出力である出力電圧ＶＱと参照電圧Ｖｃｃ／２とを差動増幅する差動増幅回路ＯＰを設け、差動増幅回路ＯＰの出力として、検出信号ＳＤに比例した変動電圧Ａ・ΔＶ／２を得ることができる。ここでＡは差動増幅回路ＯＰの利得であり、Ａ＝Ｃ１／Ｃ２である。なお、図３では差動増幅回路ＯＰの参照電圧Ｖｃｃ／２は電源電圧Ｖｃｃを２つの抵抗Ｒで抵抗分割して得ているが、後述する基準電圧生成回路からの基準電圧Ｖｃｃ／２を用いてもよい。
【００７４】
またＰ型トランジスターＴＰ２（ＴＰ１）のしきい値電圧をＶｔｈとした場合に、Ｖｔｈ＜Ｖｃｃ／２＜Ｖｃｃが満足される。即ち、このような関係が成り立つ基準電圧Ｖｃｃ／２を、Ｐ型トランジスターＴＰ２のゲートに入力する。このようにすれば、トランジスターＴＰ１、ＴＰ２を飽和領域で動作させることが可能になる。また出力電圧ＶＱの設定電圧となるＶｃｃ／２がしきい値電圧Ｖｔｈ以上になるため、後段の増幅回路やＡ／Ｄ変換器に対して、しきい値電圧Ｖｔｈ以上の電圧を定常的に入力できるようになる。従って、後段の増幅回路やＡ／Ｄ変換器の設計を容易化でき、増幅回路やＡ／Ｄ変換器としてコンパクトで簡素な回路を使用することも可能になる。
【００７５】
図４に強誘電体の焦電素子１０のヒステリシスループの例を示す。Ｅ１は低温の場合のヒステリシスループであり、Ｅ２は高温の場合のヒステリシスループである。図４に示すように、高温の場合のヒステリシスループでの自発分極ＰＲ２（残留分極）は、低温の場合の自発分極ＰＲ１よりも小さくなる。
【００７６】
赤外線が照射され、焦電素子１０の温度が変化すると、温度変化量に応じて焦電素子１０の自発分極が変化する。このとき焦電素子１０の自発分極と電気的な中性状態を保つように電極１２、１３の表面電荷の移動が起こり、これにより焦電流が発生する。従って、焦電流の大きさは焦電素子１０の温度変化量に依存する。発生した焦電流によりトランジスターＴＰ１のゲート（ゲート容量）が充電され、焦電素子１０の検出信号ＳＤの到達電圧（ΔＶ）が変化する。従って、この到達電圧を、図３のトランジスターＴＰ１、ＴＰ２からなるソースフォロワー回路を介して出力電圧ＶＱとして出力することで、赤外線の照射による焦電素子１０の温度の変化を検出できるようになる。
【００７７】
以上のように本実施形態の赤外線の検出回路のソースフォロワー回路では、図１の比較例のような特性バラツキが大きい抵抗を負荷素子として使用していない。また、ソースフォロワー回路を構成する２つの素子は共にＰ型のＭＯＳトランジスターであるため、製造条件の変動に依存した２つの素子の特性変動は連動し、検出回路の出力電圧ＶＱの特性バラツキは小さくなる。
【００７８】
またトランジスターＴＰ１、ＴＰ２の基板電位は、その各々のソース端子に接続されている。従って、トランジスターＴＰ１、ＴＰ２のしきい値電圧はほぼ等しくなるため、検出回路の出力電圧ＶＱの特性バラツキを更に小さくできる。
【００７９】
更にトランジスターＴＰ１、ＴＰ２は同一のトランジスターサイズ（ゲート長、ゲート幅）に設定され、直列接続されたトランジスターＴＰ１、ＴＰ２には同一の電流Ｉ１が流れ、共に飽和領域で動作する。またトランジスターサイズが同一に設定されることで、しきい値電圧の微小な差は更に小さくなる。このため、これらのトランジスターＴＰ１、ＴＰ２は、例えばソース・ドレイン間電圧以外の全てのパラメーターがほぼ等しい状態で動作する。従って、検出回路の出力電圧ＶＱの特性バラツキは更に小さくなる。
【００８０】
例えば図５に、本実施形態の検出回路を赤外線検出回路として用いた場合の被写体温度−出力電圧の特性例を示す。図５のＢ１、Ｂ２、Ｂ３、Ｂ４は、トランジスターＴＰ１、ＴＰ２の特性が一般的なＩＣの製造規格内でばらついた場合の検出回路の出力電圧特性を４通りプロットしたものである。図５のＢ１、Ｂ２、Ｂ３、Ｂ４は図２のＡ１、Ａ２、Ａ３、Ａ４のケース１、２、３、４に相当する。
【００８１】
図５から理解されるように、本実施形態の検出回路では、出力電圧の被写体温度依存性に対し、個々の検出回路の特性バラツキによる出力電圧の変化は十分に小さい。従って、本実施形態の検出回路の出力を入力とする増幅回路やＡ／Ｄ変換器などの回路が、接続された複数の全ての検出回路（特性がばらついた回路）に対して、安定して動作するように設計可能になる。従って、設計の容易化を図れ、増幅回路やＡ／Ｄ変換器としてコンパクトで簡素な回路を採用できるようになる。
【００８２】
また赤外線の検出回路の出力電圧を安定してデジタルデータとして取得できれば、個々の検出回路の出力電圧のバラツキは、十分にソフトウエアで補正できる範囲内になるため、個々の焦電素子１０に照射された赤外線の強度や、当該赤外線を放射した被写体の温度を高精度で判定することが可能になる。
【００８３】
更に、後述するようにトランジスターＴＰ１、ＴＰ２は隣接してレイアウト配置されるため、２つのトランジスターＴＰ１、ＴＰ２の特性バラツキは更に小さくなり、検出回路の出力電圧の特性バラツキも更に小さくなる。
【００８４】
なお前述した特許文献１の検出回路では、直列接続されたＰ型トランジスターとＮ型トランジスターによりソース接地回路が構成される。しかしながら、このような構成のソース接地回路では、Ｐ型トランジスターとＮ型トランジスターのしきい値電圧が相殺することはなく、これらのＰ型トランジスターとＮ型トランジスターの特性バラツキが原因で検出回路の出力電圧が変動してしまう。
【００８５】
これに対して本実施形態の検出回路では、Ｐ型トランジスターＴＰ１とＴＰ２のしきい値電圧等が相殺されて、これらのしきい値電圧等の特性バラツキが出力電圧のバラツキとして現れることを抑制できる。従って、特許文献１の検出回路に比べて、出力電圧のバラツキを低減でき、赤外線の検出精度等を向上できる。
【００８６】
３．基準電圧生成回路を有する検出回路
本実施形態の検出回路は図３の構成に限定されず、種々の変形実施が可能である。例えば図６及び図７に本実施形態の検出回路の変形例を示す。この変形例では、ソースフォロア回路とは別に基準電圧生成回路が設けられている。
【００８７】
図６及び図７において、図３と異なる点は、第２のＰ型トランジスターＴＰ２のゲートを出力ノードＮＱと接続することに代えて、そのゲートに基準電圧Ｖｃｃ／２を供給する基準電圧生成回路３０を設けている点である。
【００８８】
基準電圧生成回路３０は、高電位電源ノードと低電位電源ノードとの間に直列接続された第３のＰ型トランジスターＴＰ３と第４のＰ型トランジスターＴＰ４とを有する。低電位電源ノードがドレインに接続された第３のＰ型トランジスターＴＰ３のソースと、高電位電源ノードがソースに接続された第４のＰ型トランジスターＴＰ４のドレインとの接続ノードＮＲが、基準電圧発生回路３０の出力ノードとされる。
【００８９】
第３のＰ型トランジスターＴＰ３は低電源ノードがゲートに接続され、第４のＰ型トランジスターＴＰ４は、基準電圧発生回路３０の出力ノードＮＲがゲートに接続される。
【００９０】
つまり、基準電圧生成回路３０の第３，第４のＰ型トランジスターＴＰ３，ＴＰ４の構成は、焦電素子１０に接続される第１，第２のＰ型トランジスターＴＰ１，ＴＰ２と実質的に同じ構成である。第３のＰ型トランジスターＴＰ３のゲートは低電位電源ノードの電圧０Ｖが供給されるが、焦電素子１０の定常状態では第１のＰ型トランジスターＴＰ１のゲート電圧ＳＤは上述の通り０Ｖだからである。
【００９１】
ここで、基準電圧発生回路３０の出力ノードＮＲの電圧は、焦電素子１０が定常状態の時の第１，第２のＰ型トランジスターＴＰ１，ＴＰ２と同様に第３，第４のトランジスターＴＰ３，ＴＰ４が動作することで、Ｖｃｃ／２の定電圧となる。よって、第２のＰ型トランジスターＴＰ２のゲートに、基準電圧Ｖｃｃ／２を供給することができる。
【００９２】
このように、基準電圧発生回路３０の第３，第４のＰ型トランジスターＴＰ３，ＴＰ４は、焦電素子１０に接続される第１，第２のＰ型トランジスターＴＰ１，ＴＰ２のソースフォロワー回路と同じ構成となり、プロセスばらつきがあっても第１，第２のＰ型トランジスターと同じ傾向となるので、プロセス変動への依存が少ない出力を確保することができる。特に、第１〜第４のＰ型トランジスターのサイズを同一にすれば、プロセスばらつきの影響を最小にすることができる。
【００９３】
図６に示す第１，第２のＰ型トランジスターＴＰ１，ＴＰ２に流れる電流Ｉ１は、焦電素子１０の検出信号の電圧をＳＤとすると、
I1＝βTP2 (Vcc/2-|Vth TP2|)2/2 ＝ βTP1 (VQ-SD-|VthTP1|)2/2
となる。ここで第１，第２のＰ型トランジスターＴＰ１，ＴＰ２のサイズが等しいとすると、βTP1＝βTP2、 Vth TP1＝Vth TP2より、VQ＝Vcc/2+SDとなり、ソースフォロワー回路１５の利得は１で、しかもトランジスター特性、すなわちプロセス変動に依存しない出力となる。
【００９４】
図８に、図６の検出回路を採用した場合の被写体温度−出力電圧の特性例を示す。図８は、図２、図５と同様に、トランジスターＴＰ１、ＴＰ２等の特性が一般的なＩＣの製造規格内でばらついた場合の検出回路の出力電圧特性を４通りプロット（ケース１〜４）したものである。
【００９５】
図６のような基準電圧発生回路３０を設ければ、図８と図５を比較すれば明らかなように、ソースフォロア回路の利得を０．５から１に向上させることが可能になり、検出回路による温度検出等の検出精度を更に向上できる。
【００９６】
図７は、第１のＰ型トランジスターＴＰ１の基板電位に基準電圧生成回路３０の出力Ｖｃｃ／２を供給している点が図６と異なる。
【００９７】
図７に示す第１，第２のＰ型トランジスターＴＰ１，ＴＰ２に流れる電流Ｉ１は、
I1 ＝ βTP2 (VCC/2-|Vth TP2|)2/2 ＝ βTP1 (VQ-SD-|VthTP1|)2/2
ここで第１，第２のＰ型トランジスターＴＰ１，ＴＰ２のサイズを等しくすると、
βTP1＝βTP2、 Vth TP1≒Vth TP2
より、
VQ＝Vcc/2+SD-|Vth TP2|+|VthTP1|    ただしVth TP1≒Vth TP2
となる。
【００９８】
ここで|Vth TP1|-|Vth TP2|ではプロセス変動の影響がほぼ相殺されるため、VQはトランジスター特性、すなわちプロセス変動にほぼ依存しない出力となる。
【００９９】
図７において、第１のＰ型トランジスターＴＰ１の基板電位を基準電圧生成回路３０の基準電圧Ｖｃｃ／２としているのは、図６よりもパターン面積を縮小するためである。
【０１００】
ただし、そのためにバックゲート効果によりVthM1の値はVQに依存してVthM2よりずれる。
このとき、ずれ量|Vth TP1|-|Vth TP２|は（Vcc/2-VQ）1/2に比例するが、本回路の動作範囲ではVcc/2-VQに比例すると近似してよい。
【０１０１】
このため、
VQ≒Vcc/2+SD+α（Vcc/2-SD）≒Vcc/2+SD/(1+α)
となり（ただしαは正の比例係数）、図６よりも利得は小さくなる。
【０１０２】
４．センサーデバイス
図９（Ａ）に本実施形態のセンサーデバイスの構成例を示す。このセンサーデバイスは、センサーアレイ１００と、行選択回路（行ドライバー）１１０と、読み出し回路１２０を含む。またＡ／Ｄ変換部１３０、制御回路１５０を含むことができる。このセンサーデバイスを用いることで、例えばナイトビジョン機器などに用いられる赤外線カメラなどを実現できる。
【０１０３】
センサーアレイ１００（焦点面アレイ）には、複数のセンサーセルが配列（配置）される。また複数の行線（ワード線、走査線）と複数の列線（データ線）が設けられる。なお列線の本数が１本であってもよい。列線が１本である場合には、列線に沿った方向（縦方向）に複数のセンサーセルが配列されたラインセンサーが構成される。
【０１０４】
センサーアレイ１００の各センサーセルは、各行線と各列線の交差位置に対応する場所に配置（形成）される。例えば図９（Ｂ）のセンサーセルは、行線ＷＬ１と列線ＤＬ１の交差位置に対応する場所に配置されている。他のセンサーセルも同様である。
【０１０５】
行選択回路１１０は、１又は複数の行線に接続される。そして各行線の選択動作を行う。例えば図９（Ｂ）のようなＱＶＧＡ（３２０×２４０画素）のセンサーアレイ１００（焦点面アレイ）を例にとれば、行線ＷＬ０、ＷＬ１、ＷＬ２・・・・ＷＬ２３９を順次選択（走査）する動作を行う。即ちこれらの行線を選択する信号（ワード選択信号）をセンサーアレイ１００に出力する。
【０１０６】
読み出し回路１２０は、複数の列線に接続される。そして各列線の読み出し動作を行う。ＱＶＧＡのセンサーアレイ１００を例にとれば、列線ＤＬ０、ＤＬ１、ＤＬ２・・・・ＤＬ３１９からの検出信号（検出電流、検出電荷）を読み出す動作を行う。例えば読み出し回路１２０には、複数の列線の各列線に対応して各増幅回路が設けられる。そして、各増幅回路は、対応する列線の信号の増幅処理を行う。
【０１０７】
Ａ／Ｄ変換部１３０は、読み出し回路１２０において取得された検出電圧（測定電圧、到達電圧）をデジタルデータにＡ／Ｄ変換する処理を行う。そしてＡ／Ｄ変換後のデジタルデータＤＯＵＴを出力する。具体的には、Ａ／Ｄ変換部１３０には、複数の列線の各列線に対応して各Ａ／Ｄ変換器が設けられる。そして、各Ａ／Ｄ変換器は、対応する列線において読み出し回路１２０により取得された検出電圧のＡ／Ｄ変換処理を行う。なお、複数の列線に対応して１つのＡ／Ｄ変換器を設け、この１つのＡ／Ｄ変換器を用いて、複数の列線の検出電圧を時分割にＡ／Ｄ変換してもよい。また読み出し回路１２０の増幅回路を設けないで、各列線の信号を直接にＡ／Ｄ変換部１３０の各Ａ／Ｄ変換器に入力するようにしてもよい。
【０１０８】
制御回路１５０（タイミング生成回路）は、各種の制御信号を生成して、行選択回路１１０、読み出し回路１２０、Ａ／Ｄ変換部１３０に出力する。例えば、各回路のタイミングを制御する信号などを生成して出力する。
【０１０９】
図１０に本実施形態のセンサーデバイスの詳細な第１の構成例を示す。図１０では主にセンサーアレイ１００の詳細な構成が示されている。
【０１１０】
図１０において、ＳＣ００〜ＳＣｎｍはアレイ状に配置されたセンサーセルである。またＷＬ０〜ＷＬｍは行線（行選択線）であり、ＤＬ０〜ＤＬｎは列線（列データ線）である。またＱＣ０〜ＱＣｎは、列線ＤＬ０〜ＤＬｎに接続される増幅回路であり、列線ＤＬ０〜ＤＬｎの電圧を増幅した信号をＤＱ０〜ＤＱｎとして出力する。なお、ＱＣ０〜ＱＣｎは、列線ＤＬ０〜ＤＬｎの電圧を直接にＡ／Ｄ変換するＡ／Ｄ変換器であってもよい。
【０１１１】
複数のセンサーセルＳＣ００〜ＳＣｎｍの各センサーセルは、焦電素子１０と、第１、第２のＰ型トランジスターＴＰ１、ＴＰ２を含む。また行選択トランジスターＴＳを含む。
【０１１２】
第１のＰ型トランジスターＴＰ１は、各センサーセルに対応する対応列線への出力ノードＮＱとＧＮＤノード（低電位電源ノード）との間に設けられる。そして焦電素子１０からの検出信号がＴＰ１のゲートに入力される。
【０１１３】
第２のＰ型トランジスターＴＰ２は、ＶＣＣノード（高電位電源ノード）と出力ノードＮＱとの間に設けられる。そしてＴＰ２のゲートが基準電Ｖｃｃ／２に設定される。この基準電圧Ｖｃｃ／２は基準電圧生成回路３０により生成されて、センサーセルＳＣ００〜ＳＣｎｍに供給される。
【０１１４】
行選択トランジスターＴＳは、出力ノードＮＱと各センサーセルの対応列線との間に設けられる。そして各センサーセルに対応する対応行線がＴＳのゲートに接続される。そして対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、行選択トランジスターＴＳを介して対応列線に接続される。即ち、各センサーセルの行選択トランジスターＴＳは、行線ＷＬ０〜ＷＬｍのうち、そのセンサーセルに対応する対応行線が接続される。そして、その対応行線が例えばＨレベルになることで、行選択トランジスターＴＳがオンになり、そのセンサーセルの出力ノードＮＱとそのセンサーセルの対応列線が接続されるようになる。
【０１１５】
例えばセンサーセルＳＣ００〜ＳＣ０ｍは、ＳＣ００〜ＳＣ０ｍの対応列線ＤＬ０に接続される。具体的には、ＳＣ００〜ＳＣ０ｍの各センサーセルの出力ノードＮＱは行選択トランジスターＴＳを介して対応列線ＤＬ０に接続される。同様にセンサーセルＳＣ１０〜ＳＣ１ｍは、ＳＣ１０〜ＳＣ１ｍの対応列線ＤＬ１に接続される。具体的には、ＳＣ１０〜ＳＣ１ｍの各センサーセルの出力ノードＮＱは行選択トランジスターＴＳを介して対応列線ＤＬ１に接続される。他のセンサーセルＳＣｎ０〜ＳＣｎｍ等も同様である。
【０１１６】
また行線ＷＬ０に対応して設けられるセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の行選択トランジスターＴＳは、行線ＷＬ０がＨレベルになるとオンになる。すると、センサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の出力ノードＮＱは、各々の対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに接続される。これによりセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０からの信号が読み出されて、対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに出力され、図３に示す差動増幅回路ＯＰで構成できる増幅回路ＱＣ０〜ＱＣｎにより増幅されて、信号ＤＱ０〜ＤＱｎとして出力される。
【０１１７】
また行線ＷＬ１に対応して設けられるセンサーセルＳＣ０１、ＳＣ１１・・・ＳＣｎ１の行選択トランジスターＴＳは、行線ＷＬ１がＨレベルになるとオンになる。これにより、センサーセルＳＣ０１、ＳＣ１１・・・ＳＣｎ１の出力ノードＮＱは、各々の対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに接続される。これによりセンサーセルＳＣ０１、ＳＣ１１・・・ＳＣｎ１からの信号が読み出されて、対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに出力され、増幅回路ＱＣ０〜ＱＣｎにより増幅されて、信号ＤＱ０〜ＤＱｎとして出力される。他の行線ＷＬｍ等に接続されるセンサーセルの動作も同様である。
【０１１８】
図１０の第１の構成例によれば、各センサーセルに対して２つのＰ型トランジスターＴＰ１、ＴＰ２が設けられるため、各センサーセルにおけるトランジスターの占有面積は増加する。しかしながら、例えば、強誘電体膜等により構成される焦電素子１０の下方等にトランジスターが形成され、トランジスターの占有面積よりも焦電素子１０の占有面積の方が大きい場合がある。このような場合には、図１０のように各センサーセルにＰ型トランジスターＴＰ１、ＴＰ２を設けても、それほど問題は生じない。
【０１１９】
一方、図１０のように各センサーセルにＰ型トランジスターＴＰ１、ＴＰ２を設ける手法によれば、Ｐ型トランジスターＴＰ１、ＴＰ２の製造条件等を均等にできるため、ＴＰ１、ＴＰ２のしきい値電圧等の回路特性をほぼ同じにすることができ、出力電圧のバラツキを、より低減できるという利点がある。
【０１２０】
図１１に本実施形態のセンサーデバイスの詳細な第２の構成例を示す。図１１の第２の構成例は、図１０の第１の構成例とセンサーセルの構成が異なる。また図１１では列線ＤＬ０〜ＤＬｎに接続される電流源回路４０が更に設けられている。
【０１２１】
ＳＣ００〜ＳＣｎｍの各センサーセルは、焦電素子１０と第１のＰ型トランジスターＴＰ１を含む。第１のＰ型トランジスターＴＰ１は、各センサーセルに対応する対応列線への出力ノードＮＱとＧＮＤノードとの間に設けられ、焦電素子１０からの検出信号がゲートに入力される。
【０１２２】
またＳＣ００〜ＳＣｎｍの各センサーセルは、行選択トランジスターＴＳを含む。行選択トランジスターＴＳは、出力ノードＮＱと各センサーセルの対応列線との間に設けられる。そして各センサーセルに対応する対応行線がＴＳのゲートに接続される。即ち、各センサーセルの行選択トランジスターＴＳは、行線ＷＬ０〜ＷＬｍのうち、そのセンサーセルに対応する対応行線が接続される。そして、その対応行線が例えばＨレベルになることで、その行選択トランジスターＴＳがオンになり、そのセンサーセルの出力ノードＮＱとそのセンサーセルの対応列線が接続されるようになる。
【０１２３】
電流源回路４０は、第２のＰ型トランジスターＴＰＣ０〜ＴＰＣｎを含む。この第２のＰ型トランジスターＴＰＣ０〜ＴＰＣｎは、図６の第２のＰ型トランジスターＴＰ２に対応するものである。即ち図１１では、ＴＰＣ０〜ＴＰＣｎの各Ｐ型トランジスターが、対応列線に接続されるセンサーセルの第２のＰ型トランジスターとして共用されており、電流源回路４０のＴＰＣ０〜ＴＰＣｎの各Ｐ型トランジスターとセンサーセルのＰ型トランジスターＴＰ１とによりソースフォロワー回路が構成される。
【０１２４】
なお図１１では、電流源回路４０に、複数のＰ型トランジスターＴＰＣ０〜ＴＰＣｎが設けられているが、列線の本数が１本であるラインセンサーの場合には、その１本の列線に接続される１つの第２のＰ型トランジスターを設ければよい。
【０１２５】
ＴＰＣ０〜ＴＰＣｎの各Ｐ型トランジスターは、ＶＣＣノードと対応列線との間に設けられる。そしてゲートが基準電圧Ｖｃｃ／２に設定され、対応列線を介してＳＣ００〜ＳＣｎｍの各センサーセルに電流（定電流）を供給する。例えばＰ型トランジスターＴＰＣ０は、ＶＣＣノードと対応列線ＤＬ０との間に設けられ、対応列線ＤＬ０のセンサーセルＳＣ００〜ＳＣ０ｍに電流を供給する。Ｐ型トランジスターＴＰＣ１は、ＶＣＣノードと対応列線ＤＬ１との間に設けられ、対応列線ＤＬ１のセンサーセルＳＣ１０〜ＳＣ１ｍに電流を供給する。他のＰ型トランジスターＴＰＣｎ等も同様である。
【０１２６】
例えば行線ＷＬ０に対応して設けられるセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の行選択トランジスターＴＳは、行線ＷＬ０がＨレベルになるとオンになる。すると、センサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の出力ノードＮＱは、各々の対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに接続される。これにより、電流源回路４０のＰ型トランジスターＴＰＣ０〜ＴＰＣｎからの定電流がセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０のＰ型トランジスターＴＰ１に流れ、図６の検出回路と同様の動作が実現される。そして、センサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０からの信号が読み出されて、対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに出力され、増幅回路ＱＣ０〜ＱＣｎにより増幅されて、信号ＤＱ０〜ＤＱｎとして出力される。行線ＷＬ１〜ＷＬｍに接続されるセンサーセルＳＣ０１〜ＳＣｎｍの動作も同様である。
【０１２７】
図１１の第２の構成例によれば、第２のＰ型トランジスターＴＰＣ０〜ＴＰＣｎが、複数の検出回路で共用される。従って、各センサーセルに対して１つのＰ型トランジスターＴＰ１だけを設ければ済むため、各センサーセルにおけるトランジスターの占有面積を図１０の第１の構成例に比べて小さくできる。但し、Ｐ型トランジスターＴＰ１とＴＰＣ０〜ＴＰＣｎが、図１０の第１の構成例に比べて離れた位置にレイアウト配置される。このためＰ型トランジスターＴＰ１とＴＰＣ０〜ＴＰＣｎの製造条件等がばらつき、図１０の第１の構成例よりも出力電圧のバラツキが増えてしまうおそれもある。
【０１２８】
５．電子機器
図１２に本実施形態のセンサーデバイスや検出回路を含む電子機器の構成例を示す。この電子機器は、光学系２００、センサーデバイス２１０（検出回路）、画像処理部２２０、処理部２３０、記憶部２４０、操作部２５０、表示部２６０を含む。なお本実施形態の電子機器は図１４の構成に限定されず、その構成要素の一部（例えば光学系、操作部、表示部等）を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。
【０１２９】
光学系２００は、例えば１又は複数のレンズや、これらのレンズを駆動する駆動部などを含む。そしてセンサーデバイス２１０への物体像の結像などを行う。また必要であればフォーカス調整なども行う。
【０１３０】
センサーデバイス２１０は、図９（Ａ）〜図１１等で説明したものであり、物体像の撮像処理を行う。画像処理部２２０は、センサーデバイス２１０からのデジタルの画像データ（画素データ）に基づいて、画像補正処理などの各種の画像処理を行う。なおイメージセンサーとなるセンサーデバイス２１０の代わりに、図３、図６〜図７等で説明した検出回路を用いてもよい。
【０１３１】
処理部２３０は、電子機器の全体の制御を行ったり、電子機器内の各ブロックの制御を行ったりする。この処理部２３０は、例えばＣＰＵ等により実現される。記憶部２４０は、各種の情報を記憶するものであり、例えば処理部２３０や画像処理部２２０のワーク領域として機能する。操作部２５０は、ユーザが電子機器を操作するためのインターフェースとなるものであり、例えば各種ボタンやＧＵＩ（Graphical User Interface）画面などにより実現される。表示部２６０は、例えばセンサーデバイス２１０により取得された画像やＧＵＩ画面などを表示するものであり、液晶ディスプレイや有機ＥＬディスプレイなどの各種のディスプレイや投写型表示装置などにより実現される。
【０１３２】
なお本実施形態は、ＦＰＡ（Focal Plane Array:焦点面アレイ）を用いた赤外線カメラや赤外線カメラを用いた電子機器に適用できる。赤外線カメラを適用した電子機器としては、例えば夜間の物体像を撮像するナイトビジョン機器、物体の温度分布を取得するサーモグラフィー機器、人の侵入を検知する侵入検知機器、物体の物理情報の解析（測定）を行う解析機器（測定機器）、火や発熱を検知するセキュリティー機器、工場などに設けられるＦＡ（Factory Automation）機器などが想定できる。ナイトビジョン機器を車載機器に適用すれば、車の走行時に夜間の人等の姿を検知して表示することができる。またサーモグラフィー機器に適用すれば、インフルエンザ検疫等に利用することができる。
【０１３３】
図１３に本実施形態の焦電型光検出器または焦電型光検出装置を含む電子機器の例として、前述のセンサーデバイス１１０の焦電型光検出器の光吸収材の吸収波長をテラヘルツ域としたセンサーデバイスをテラヘルツ光センサーデバイスとして用い、テラヘルツ光照射ユニットと組み合わせて特定物質探知装置１０００を構成した例を示す。
【０１３４】
特定物質探知装置１０００は、制御ユニット１０１０と、照射光ユニット１０２０と、光学フィルター１０３０と、撮像ユニット１０４０と、表示部１０５０とを備えて構成されている。撮像ユニット１０４０は、図示しないレンズなどの光学系と前述の焦電型光検出器の光吸収材の吸収波長をテラヘルツ域としたセンサーデバイスを含んで構成されている。
【０１３５】
制御ユニット１０１０は、本装置全体を制御するシステムコントローラーを含み、該システムコントローラーは制御ユニットに含まれる光源駆動部および画像処理ユニットを制御する。照射光ユニット１０２０は、テラヘルツ光（波長が１００μｍ〜１０００μｍの範囲にある電磁波を指す。）出射するレーザー装置と光学系を含み、テラヘルツ光を検査対象の人物１０６０に照射する。人物１０６０からの反射テラヘルツ光は、探知対象である特定物質１０７０の分光スペクトルのみを通過させる光学フィルター１０３０を介して撮像ユニット１０４０に受光される。撮像ユニット１０４０で生成された画像信号は、制御ユニット１０１０の画像処理ユニットで所定の画像処理が施され、その画像信号が表示部１０５０へ出力される。そして人物１０６０の衣服内等に特定物質１０７０が存在するか否かにより受光信号の強度が異なるので特定物質１０７０の存在が判別できる。
【０１３６】
図１４は、周波数がテラヘルツの光を受信して撮像するテラヘルツカメラ１１００を示している。テラヘルツカメラ１１００は、筐体１１１０にスリット１１２０とレンズ１１３０を有する。
【０１３７】
図１５に示すように、筐体１１１０内には、テラヘルツ光源１２００と、光源駆動回路１２１０とが設けられ、スリット１１２０を介して対象物に向けてテラヘルツ光を出射する。
【０１３８】
対象物からの反射光はレンズ１１３０にて集光され、上述した実施形態に係るセンサーデバイス（焦電型光検出装置）１２２０にて検出される。センサーデバイス１２２０からのデジタル信号は、演算処理装置１２３０にて演算処理され、描画処理回路１２４０で描画処理されて、記憶装置１２５０に記憶され、あるいは表示装置１２６０に表示される。
【０１３９】
テラヘルツカメラの用途は様々であり、上述した以外の分野例えば薬剤検査の分野では、製薬時には決勝投薬多形の混入、薬効成分の偏り、空洞または異物の有無が検査される。調剤時には、薬の種類や分量のチェックや異物混合が検査される。投薬時には、投薬すべき薬剤の種類や成分が正しいかがチェックされる。この他、テラヘルツカメラを各種工場ラインに組み込めば、製品の全数チェックが可能となる。
【０１４０】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは、当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（高電位電源ノード、低電位電源ノード等）と共に記載された用語（ＶＣＣノード、ＧＮＤノード）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また検出回路、センサーデバイス、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【符号の説明】
【０１４１】
ＴＰ１  第１のＰ型トランジスター、
ＴＰ２、ＴＰＣ０〜ＴＰＣｎ  第２のＰ型トランジスター、
ＴＰ３  第３のＰ型トランジスター、
ＴＰ４  第４のＰ型トランジスター、
ＣＰ  容量、ＲＰ、Ｒ  抵抗、ＳＤ  検出信号、ＶＱ  出力電圧、
ＮＤ  検出信号のノード、ＮＱ  検出回路の出力ノード、
ＮＲ  基準電圧生成回路の出力ノード、ＷＬ０〜ＷＬｍ  行線、
ＤＬ０〜ＤＬｎ  列線、
１０  焦電素子、１５  ソースフォロワー回路、２０  画素回路、
３０  基準電圧生成回路、４０  電流源回路、
１００  センサーアレイ、１１０  行選択回路、１２０  読み出し回路、
１３０  Ａ／Ｄ変換部、１５０  制御回路
【図１】
2013148488.tif 000003
【図２】
2013148488.tif 000004
【図３】
2013148488.tif 000005
【図４】
2013148488.tif 000006
【図５】
2013148488.tif 000007
【図６】
2013148488.tif 000008
【図７】
2013148488.tif 000009
【図８】
2013148488.tif 000010
【図９】
2013148488.tif 000011
【図１０】
2013148488.tif 000012
【図１１】
2013148488.tif 000013
【図１２】
2013148488.tif 000014
【図１３】
2013148488.tif 000015
【図１４】
2013148488.tif 000016
【図１５】
2013148488.tif 000017