(57)【要約】【課題】  本実施形態は、温度に依存しにくい定電流回路を提供する。【解決手段】  本実施形態の定電流回路は、トランジスタと、前記トランジスタのゲートに接続された第１ノードとを備え、正の温度特性を有する第１電流を発生する第１電流回路と、前記第１ノードとカレントミラー回路を介して接続された第２ノードを備え、負の温度特性を有する第２電流を発生する第２電流回路と、前記第１電流と前記第２電流を合成して合成電流を発生する電流合成回路と、温度係数が異なる第１抵抗及び第２抵抗を有し、前記第１抵抗と前記第２抵抗の合成抵抗を変化させることにより前記合成電流を調整する、前記第２ノードに接続された調整回路とを有する。【選択図】図１
2013142944.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、前記トランジスタのゲートに接続された第１ノードとを備え、正の温度特性を有する第１電流を発生する第１電流回路と、
前記第１ノードとカレントミラー回路を介して接続された第２ノードを備え、負の温度特性を有する第２電流を発生する第２電流回路と、
前記第１電流と前記第２電流を合成して合成電流を発生する電流合成回路と、
温度係数が異なる第１抵抗及び第２抵抗を有し、前記第１抵抗と前記第２抵抗の合成抵抗を変化させることにより前記合成電流を調整する、前記第２ノードに接続された調整回路と、
を有する定電流回路。
【請求項２】
前記第１抵抗が所定数直列接続された第１抵抗体と、前記第１抵抗と同数の第２抵抗が直列接続された第２抵抗体とが並列接続され、スイッチが前記第１抵抗と前記第２抵抗の間に設けられている請求項１に記載の定電流回路。
【請求項３】
前記スイッチは、動作する前記第１抵抗と前記第２抵抗の合計数が前記所定数となるように動作する請求項２に記載の定電流回路。
【請求項４】
前記合成電流の電流値を検査するモニター回路を備え、所定温度において前記合成電流が同じになるように前記スイッチを動作させる請求項２または３に記載の定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、定電流回路に関する。
【背景技術】
【０００２】
近年、携帯電話等のモバイル機器が普及されていくにつれ、それらに使用されるメモリにおいて高速動作や低消費電流化等が求められている。このようなメモリとして、ＮＡＮＤフラッシュメモリが広く使用されている。
【０００３】
上記ＮＡＮＤフラッシュメモリを含む半導体集積回路では、定電流回路が用いられている。このため、精度の高い定電流回路を実現することが要求されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第２５２５３４６号公報
【特許文献２】特開２００６−１７４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態は、温度に依存しにくい定電流回路を提供する。
【課題を解決するための手段】
【０００６】
本実施形態の定電流回路は、トランジスタと、前記トランジスタのゲートに接続された第１ノードとを備え、正の温度特性を有する第１電流を発生する第１電流回路と、前記第１ノードとカレントミラー回路を介して接続された第２ノードを備え、負の温度特性を有する第２電流を発生する第２電流回路と、前記第１電流と前記第２電流を合成して合成電流を発生する電流合成回路と、温度係数が異なる第１抵抗及び第２抵抗を有し、前記第１抵抗と前記第２抵抗の合成抵抗を変化させることにより前記合成電流を調整する、前記第２ノードに接続された調整回路とを有する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る定電流回路１ａの構成例を示す回路図。
【図２】（ａ）は調整回路２ａの具体的な構成例を示す回路図、（ｂ）は調整回路２ａのＲ２とＲ２’の抵抗値と温度との関係を示すグラフ。
【図３】第１の実施形態に係る定電流発生手順の具体例を示すグラフ。
【図４】比較例に係る定電流回路１ｂの構成例を示す回路図。
【図５】比較例に係る定電流発生手順の具体例を示すグラフ。
【図６】第１の実施形態の変形例１に係る定電流回路１ｃの構成例を示す回路図。
【図７】第１の実施形態の変形例２に係る定電流回路１ｄの構成例を示す回路図。
【図８】第２の実施形態に係る調整回路２ｂの構成例を示す回路図。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図面を参照しながら説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。なお、ノードＶＣ（第１ノード）、ＶＣ２（第２ノード）、ＶＩＲＥＦ、ＶＢの電圧をそれぞれ適宜、電圧ＶＣ、ＶＣ２、ＶＩＲＥＦ、ＶＢと称して説明する場合がある。
【０００９】
（第１の実施形態）
第１の実施形態に係る定電流回路１ａについて説明する。
【００１０】
１．第１の実施形態の回路構成及び動作
図１は第１の実施形態に係る定電流回路１ａの構成例を示す回路図であり、図２の（ａ）は調整回路２ａの具体的な構成例を示す回路図、図２の（ｂ）は調整回路２ａのＲ２とＲ２’の抵抗値と温度との関係を示すグラフを示す図である。
【００１１】
図１に示すように、定電流回路１ａは、第１電流回路１０、第２電流回路２０、及び電流合成回路３０を備えている。
【００１２】
第１電流回路１０は、第１カレントミラー回路１１、第２カレントミラー回路１２及び可変抵抗Ｒ１を有する。
【００１３】
第１カレントミラー回路１１は、ＰＭＯＳトランジスタＭＰ１及びＰＭＯＳトランジスタＭＰ２を有する。ＰＭＯＳトランジスタＭＰ１及びＰＭＯＳトランジスタＭＰ２のソースは、電源４０に接続される。また、ＰＭＯＳトランジスタＭＰ１及びＰＭＯＳトランジスタＭＰ２のゲートは、ノードＢＩＡＳＰに共通接続される。また、ＰＭＯＳトランジスタＭＰ１のドレインは、後述するノードＶＣに接続される。一方、ＰＭＯＳトランジスタＭＰ２のドレインは、ノードＢＩＡＳＰに接続されて、ダイオード接続される。
【００１４】
第２カレントミラー回路１２は、カレントミラーを構成するＮＭＯＳトランジスタＭＮ１及びＮＭＯＳトランジスタＭＮ２を有する。ＮＭＯＳトランジスタＭＮ１のソースは接地電位に接続される。一方、ＮＭＯＳトランジスタＭＮ２のソースはノードＶＢを介して、可変抵抗Ｒ１の一端に接続される。その可変抵抗Ｒ１の他端は接地電位に接続される。また、ＮＭＯＳトランジスタＭＮ１及びＮＭＯＳトランジスタＭＮ２のゲートは、ノードＶＣに共通接続される。また、ＮＭＯＳトランジスタＭＮ２のドレインは、ノードＢＩＡＳＰに接続される。一方、ＮＭＯＳトランジスタＭＮ１のドレインは、ノードＶＣに接続されて、ダイオード接続される。また、ＮＭＯＳトランジスタＭＮ２の数は、ＮＭＯＳトランジスタＭＮ１の数のＮ倍であり、それらＮＭＯＳトランジスタＭＮ２は並列に接続されている（図示略）。なお、ＮＭＯＳトランジスタＭＮ２のサイズは、ＮＭＯＳトランジスタＭＮ１のサイズのＮ倍としてもよい。
【００１５】
このように、第１電流回路１０では、電源４０と接地電位との間に、ＰＭＯＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ１の電流経路が直列に接続され、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ２の電流経路と可変抵抗Ｒ１が直列に接続されている。
【００１６】
第１電流回路１０は、ノードＢＩＡＳＰの電圧がＰＭＯＳトランジスタＭＰ１及びＭＰ２の閾値電圧を超えるとき、ＰＭＯＳトランジスタＭＰ１及びＰＭＯＳトランジスタＭＰ２はＯＮ状態になり、ノードＶＣに電流が流れる。その結果、ノードＶＣは、電源４０からＰＭＯＳトランジスタＭＰ１及びＰＭＯＳトランジスタＭＰ２を介して昇圧される。このノードＶＣの電圧がＮＭＯＳトランジスタＭＮ１及びＭＮ２の閾値電圧を超えるときに、ＮＭＯＳトランジスタＭＮ１及びＮＭＯＳトランジスタＭＮ２がＯＮ状態になる。このようにして、各トランジスタ及び各ノードに電流が流れる。
【００１７】
このとき、上述したように、ＰＭＯＳトランジスタＭＰ１とＰＭＯＳトランジスタＭＰ２、及びＮＭＯＳトランジスタＭＮ１とＮＭＯＳトランジスタＭＮ２はそれぞれ、カレントミラーを構成している。このため、ＰＭＯＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ１には、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ２と等しい電流Ｉｐ（第１電流）が流れる。この電流Ｉｐは、以下のように生成される。
【００１８】
ＮＭＯＳトランジスタＭＮ２の数をＮＭＯＳトランジスタＭＮ１の数のＮ倍にすることで、ＮＭＯＳトランジスタＭＮ１のゲート・ソース間電位とＮＭＯＳトランジスタＭＮ２のゲート・ソース間電位との間に電位差が生じる。この電位差からノードＶＢの電圧ＶＢが生成される。この電圧ＶＢを可変抵抗Ｒ１に印加することで、電流Ｉｐが生成される。このとき、電流Ｉｐの値は、可変抵抗Ｒ１及びＮＭＯＳトランジスタＭＮ２の数によって制御される。また、チップ毎に、プロセスばらつき（電源電位や各トランジスタの抵抗及び閾値）に応じて可変抵抗Ｒ１を調整する。これにより、チップ毎に、電流Ｉｐをプロセスばらつきに依存しにくい定電流にすることができる。このように生成される電流Ｉｐは、以下の（１）式で表わされる。
【数１】
2013142944.tif 000003
ここで、βは、電荷の移動度を示している。βは、負の温度特性（温度が低くなるほど増加する特性）を有するため、電流Ｉｐは、正の温度特性（温度が高くなるほど増加する特性）を有する。このように、第１電流回路１０によって、正の温度特性を有する電流Ｉｐが生成される。
【００１９】
第２電流回路２０は、差動アンプ２１、ＰＭＯＳトランジスタＭＰ５、及び図２に示す調整回路２ａを有している。
【００２０】
差動アンプ２１は、カレントミラー回路を構成するＰＭＯＳトランジスタＭＰ６とＰＭＯＳトランジスタＭＰ７、及びＮＭＯＳトランジスタＭＮ４とＮＭＯＳトランジスタＭＮ５を備え、さらにＮＭＯＳトランジスタＭＮ６、ＮＭＯＳトランジスタＭＮ７、及びＰＭＯＳトランジスタＭＰ８を有する。
【００２１】
ＰＭＯＳトランジスタＭＰ６及びＰＭＯＳトランジスタＭＰ７のソースは、電源４０に接続される。また、ＰＭＯＳトランジスタＭＰ６及びＰＭＯＳトランジスタＭＰ７のゲートは、同ノードに共通接続される。また、ＰＭＯＳトランジスタＭＰ６のドレインは、差動アンプ２１の出力ノードであるノードＢＩＡＳＣに接続される。一方、ＰＭＯＳトランジスタＭＰ７ドレインは、ゲートと同ノードに共通接続され、ダイオード接続される。
【００２２】
ＮＭＯＳトランジスタＭＮ４及びＮＭＯＳトランジスタＭＮ５のソースはＮＭＯＳトランジスタＭＮ６のドレインと同ノードに共通接続される。さらに、ＮＭＯＳトランジスタＭＮ６のソースはＮＭＯＳトランジスタＭＮ７のドレインと同ノードに共通接続され、ＮＭＯＳトランジスタＭＮ７のソースは接地される。ＮＭＯＳトランジスタＭＮ４のゲートは差動アンプ２１の第１入力ノードである第１電流回路１０のノードＶＣに接続される。一方、ＮＭＯＳトランジスタＭＮ５のゲートは差動アンプ２１の第２入力ノードであるノードＶＣ２に接続される。また、ＮＭＯＳトランジスタＭＮ４のドレインは、ノードＢＩＡＳＣに接続され、ＮＭＯＳトランジスタＭＮ５のドレインは、ＰＭＯＳトランジスタＭＰ７のドレイン及びゲートと同ノードに共通接続される。さらに、ＮＭＯＳトランジスタＭＮ６のゲートはノードＢＩＡＳＮに接続され、ＮＭＯＳトランジスタＭＮ７のゲートはノードＩＣＥＮに接続される。
【００２３】
ＰＭＯＳトランジスタＭＰ５のソースは、電源４０に接続される。また、ＰＭＯＳトランジスタＭＰ５のゲートは、ノードＢＩＡＳＣに接続されている。また、ＰＭＯＳトランジスタＭＰ５のドレインは、ノードＶＣ２に接続され、調整回路２ａを介して接地される。すなわち、調整回路２ａは、ノードＶＣ２と接地電位との間に接続される。すなわち、調整回路２ａの一端はノードＶＣ２に接続され、他端は接地される。
【００２４】
調整回路２ａは抵抗Ｒ２（第２抵抗）、抵抗Ｒ３、抵抗Ｒ２’（第１抵抗）、ＮＭＯＳトランジスタで構成される調整スイッチＳＷ１〜５（スイッチ）、及び可変抵抗Ｒ０を有する。調整スイッチＳＷ１〜５は後述する温度依存の少ない定電流に調整する際に適宜ＯＮされる。例えば、後述する電流Ｉｃ（第２電流）の電流値を調整する際に調整スイッチＳＷ１をＯＮしている場合は、その他の調整スイッチＳＷ２〜５はＯＦＦされる。その後、温度依存の少ない定電流に調整する際に、調整スイッチＳＷ１をＯＦＦして、その他の調整スイッチＳＷ２〜５のいずれか１つがＯＮして定電流を微調整する。
【００２５】
まず、抵抗Ｒ２’と抵抗Ｒ３の一端はノードＶＣ２に接続される。抵抗Ｒ３の他端は調整スイッチＳＷ１の一端に接続され、調整スイッチＳＷ１の他端は抵抗Ｒ２の一端に接続される。そして、抵抗Ｒ２’の他端は異なる抵抗Ｒ２’と抵抗Ｒ３に接続され、抵抗Ｒ２の他端は異なる抵抗Ｒ２に接続される。以上のような構成が５つ並列接続されている。
【００２６】
すなわち、所定数（本実施形態では５つ）の抵抗Ｒ２’が直列接続され（第１抵抗体５０ａ）、その抵抗Ｒ２’と同じ数（５つ）の抵抗Ｒ２が直列接続されている（第２抵抗体５１ａ）。そして、各抵抗Ｒ２’と各抵抗Ｒ２の間に調整スイッチＳＷ１〜５が並列接続される。本実施形態では抵抗Ｒ２’、抵抗Ｒ２、及び調整スイッチＳＷ１〜５の数を５つとして示したが、あくまで一例であり、この数は特に限定されない。図２で示す調整スイッチＳＷ５と第５の抵抗Ｒ２の他端は、可変抵抗Ｒ０の一端に接続され、可変抵抗Ｒ０の他端は接地される。
【００２７】
なお、抵抗２と抵抗３は同じ温度係数の抵抗で構成される。また、抵抗Ｒ２’は抵抗２及び抵抗３とは異なる温度係数を有する抵抗で構成され、所定の温度α℃においてＲ２と同じ抵抗値を有する（図２の（ｂ）に示す）。抵抗Ｒ２’の温度係数を抵抗Ｒ２及び抵抗Ｒ３の温度係数と異なるようにする方法としては、例えば、抵抗Ｒ２’を構成する素材を、抵抗Ｒ２及び抵抗Ｒ３を構成する素材とは異なる素材を使用することが挙げられる。例えば、一方を配線抵抗にして、他方にトランジスタを用いる方法等が挙げられる。また、抵抗Ｒ２’にイオン注入をすることにより、抵抗Ｒ２’の抵抗率を変化させる方法でも実施は可能である。抵抗Ｒ２’の温度係数を、抵抗Ｒ２及び抵抗Ｒ３の温度係数と異なるようにする例を示したが、その他の手法でも実施は可能であり、特に限定はされない。
【００２８】
第２電流回路２０は、ノードＶＣ及びノードＢＩＡＳＮの電圧がＮＭＯＳトランジスタＭＮ４及びＰＭＯＳトランジスタＭＰ４の閾値電圧を超え、かつノードＩＣＥＮがＨとなりＮＭＯＳトランジスタＭＮ７がＯＮとなると、動作状態となる。ここで、ノードＩＣＥＮはＨまたはＬの信号をトランジスタのゲートに出力するノードである。ゲートにＨを加えると、ＮＭＯＳトランジスタのドレイン‐ソース間はＯＮに、ＰＭＯＳトランジスタのドレイン‐ソース間はＯＦＦとなる。一方、ゲートにＬを加えると、ＮＭＯＳトランジスタのドレイン‐ソース間はＯＦＦに、ＰＭＯＳトランジスタのドレイン‐ソース間はＯＮとなる。
【００２９】
ノードＶＣがＮＭＯＳトランジスタＭＮ４の閾値電圧、及びノードＢＩＡＳＮの電圧がＮＭＯＳトランジスタＭＮ６の閾値電圧を超え、ノードＩＣＥＮがＨとなると、ＮＭＯＳトランジスタＭＮ４、ＮＭＯＳトランジスタＭＮ６、及びＮＭＯＳトランジスタＭＮ７がＯＮ状態になる。これにより、ノードＢＩＡＳＣの電圧がＰＭＯＳトランジスタＭＰ５の閾値電圧を超え、ＰＭＯＳトランジスタＭＰ５がＯＮ状態になる。また、ノードＶＣ２に電流Ｉｃが流れることで電位が上昇し、ＮＭＯＳトランジスタＭＮ５の閾値電圧を超えると、ＮＭＯＳトランジスタＭＮ５がＯＮ状態になる。さらに、ＰＭＯＳトランジスタＭＰ６及びＰＭＯＳトランジスタＭＰ７のゲートが降圧されてそれぞれの閾値電圧を超えると、ＰＭＯＳトランジスタＭＰ６及びＰＭＯＳトランジスタＭＰ７はＯＮ状態になる。このようにして、各トランジスタ及び各ノードに電流が流れる。
【００３０】
すなわち、前述したようにＰＭＯＳトランジスタＭＰ６とＰＭＯＳトランジスタＭＰ７、及びＮＭＯＳトランジスタＭＮ４とＮＭＯＳトランジスタＭＮ５はカレントミラー回路を構成しており、ノードＶＣ２はノードＶＣの電圧をカレントコピーされる役割を有している。
【００３１】
ここで、ＰＭＯＳトランジスタＭＰ５及び調整回路２ａには電流Ｉｃ（第２電流）が流れる。この電流Ｉｃは、以下のように生成される。
【００３２】
上述したように、ＮＭＯＳトランジスタＭＮ４のゲートには、第１電流回路１０のノードＶＣが入力される。また、ＰＭＯＳトランジスタＭＰ６及びＰＭＯＳトランジスタＭＰ７はカレントミラーを構成している。このとき、ＰＭＯＳトランジスタＭＰ６とＰＭＯＳトランジスタＭＰ７、ＮＭＯＳトランジスタＭＮ４とＮＭＯＳトランジスタＭＮ５をそれぞれ同じ数に構成し、ノードＢＩＡＳＣを制御する。これにより、ノードＶＣの電圧ＶＣと等しい電圧ＶＣ２が発生する。すなわち、差動アンプ２１は、入力された電圧と同電圧を出力するフィードバック回路として機能する。
【００３３】
ここで、ノードＶＣは、ＮＭＯＳトランジスタＮＭ１のダイオード接続されたノードであり、その電圧ＶＣは以下の（２）式で表わされる。
【数２】
2013142944.tif 000004
ここで、Ｖｔｈは、ＮＭＯＳトランジスタＮＭ１の閾値電圧を示している。この閾値電圧Ｖｔｈは、負の温度特性を有する。このため、ノードＶＣの電圧ＶＣ及びノードＶＣ２の電圧ＶＣ２は、負の温度特性を有する値となる。
【００３４】
この電圧ＶＣ２を調整回路２ａに印加することで、電流Ｉｃが生成される。このとき、電流Ｉｃの値は、調整回路２ａによって制御される。この調整方法の詳細については後述する。この調整により、チップ毎に、電流Ｉｃをプロセスばらつきに依存しにくい定電流とすることができる。このように生成される電流Ｉｃは、以下の（３）式で表わされる。
【数３】
2013142944.tif 000005
ここで、ｘは、可変抵抗Ｒ１と調整回路２ａの合成抵抗Ｒ２ａ（例えば、ＳＷ１のみを開いていた場合、Ｒ２ａ＝Ｒ３＋４×Ｒ２＋Ｒ０）との比である（Ｒ２ａ＝ｘ×Ｒ１）。上述したように、閾値電圧Ｖｔｈは、負の温度特性を有する。このため、第２電流回路２０により生成される電流Ｉｃは、負の温度特性を有する値である。このように、第２電流回路２０によって、負の温度特性を有する電流Ｉｃが生成される。
【００３５】
電流合成回路３０は、ＰＭＯＳトランジスタＭＰ３、ＰＭＯＳトランジスタＭＰ４、ＮＭＯＳトランジスタＭＮ３、及びモニター回路３１を有する。
【００３６】
ＰＭＯＳトランジスタＭＰ３のソースは、電源４０に接続される。また、ＰＭＯＳトランジスタＭＰ３のゲートは、ＰＭＯＳトランジスタＭＰ１及びＰＭＯＳトランジスタＭＰ２のゲートとノードＢＩＡＳＰに共通接続される。すなわち、ＰＭＯＳトランジスタＭＰ３は、ＰＭＯＳトランジスタＭＰ２とカレントミラーを構成している。一方、ＰＭＯＳトランジスタＭＰ４のソースは、電源電位に接続されている。また、ＰＭＯＳトランジスタＭＰ４のゲートは、ＰＭＯＳトランジスタＭＰ５のゲートとノードＢＩＡＳＣに共通接続される。さらに、ＰＭＯＳトランジスタＭＰ３及びＰＭＯＳトランジスタＭＰ４のドレインは、出力ノードであるノードＶＩＲＥＦに共通接続されている。ＮＭＯＳトランジスタＮＭ３のソースは、接地電位に接続されている。また、ＮＭＯＳトランジスタＭＮ３のドレインは、ゲートとノードＶＩＲＥＦに共通接続され、ダイオード接続されている。
【００３７】
また、ノードＶＩＲＥＦには電流モニター用のモニター回路３１が接続される。ＶＭＯＮＰＡＤから電圧を印加して、モニター電流Ｉｍをモニターすることにより、合成電流ＩＲＥＦ（合成電流）をモニターしている。
【００３８】
電流合成回路３０は、ノードＢＩＡＳＰの電圧がＰＭＯＳトランジスタＭＰ３の閾値電圧を超えるとき動作状態となる。これにより、ノードＶＩＲＥＦに電流が流れることで電位が上昇し、ＮＭＯＳトランジスタＭＮ３の閾値電圧を超えると、ＮＭＯＳトランジスタＭＮ３がＯＮ状態になる。また、上述したように、ノードＢＩＡＳＮの電圧がＮＭＯＳトランジスタＭＮ６の閾値電圧、及びノードＩＣＥＮの電圧がＮＭＯＳトランジスタＭＮ７の閾値電圧を超えることで、第２電流回路２０が動作状態になり、ノードＢＩＡＳＣの電圧がＰＭＯＳトランジスタＭＰ４の閾値電圧を超える。これにより、ＰＭＯＳトランジスタＭＰ４がＯＮ状態になる。このようにして、各トランジスタ及び各ノードに電流が流れる。
【００３９】
このとき、上述したように、ＰＭＯＳトランジスタＭＰ３は、ＰＭＯＳトランジスタＭＰ２とカレントミラーを構成している。このため、ＰＭＯＳトランジスタＭＰ３には、ＰＭＯＳトランジスタＭＰ２と等しい電流Ｉｐが流れる。
【００４０】
一方、ＰＭＯＳトランジスタＭＰ４は、ゲートがＰＭＯＳトランジスタＭＰ５のゲートと共通にノードＢＩＡＳＣに接続されている。このため、ＰＭＯＳトランジスタＭＰ４には、ＰＭＯＳトランジスタＭＰ５と等しい電流Ｉｃが流れる。このＰＭＯＳトランジスタＭＰ４に流れる電流Ｉｃについて、以下で詳細に説明する。
【００４１】
差動アンプ２１において、ＰＭＯＳトランジスタＭＰ６及びＰＭＯＳトランジスタＭＰ７はカレントミラーを構成している。このため、ＰＭＯＳトランジスタＭＰ６及びＮＭＯＳトランジスタＭＮ４と、ＰＭＯＳトランジスタＭＰ７及びＮＭＯＳトランジスタＭＮ５とには等しい電流が流れている。このため、ＰＭＯＳトランジスタＭＰ６とＰＭＯＳトランジスタＭＰ７が同じサイズであれば、平衡状態におけるＰＭＯＳトランジスタＭＰ６とＰＭＯＳトランジスタＭＰ７とのゲート・ソース間電位及びドレイン・ソース間電位はそれぞれ等しくなる。
【００４２】
すなわち、ＰＭＯＳトランジスタＭＰ６のゲート及びドレイン、ＰＭＯＳトランジスタＭＰ７のゲート及びドレイン、ＰＭＯＳトランジスタＭＰ５のゲート、及びＰＭＯＳトランジスタＭＰ４のゲートは全て同電圧である。これにより、ＰＭＯＳトランジスタＭＰ４、ＰＭＯＳトランジスタＭＰ５、ＰＭＯＳトランジスタＭＰ６、及びＰＭＯＳトランジスタＭＰ７は、擬似的にカレントミラーを構成している。上記構成のようにすることで、ＰＭＯＳトランジスタＭＰ５に生成された電流ＩｃをＰＭＯＳトランジスタＭＰ４に流す（ミラーする）ことができる。
【００４３】
これらＰＭＯＳトランジスタＭＰ３及びＰＭＯＳトランジスタＭＰ４のドレインを共通にＮＭＯＳトランジスタＭＮ３のドレインに接続させることで、ＮＭＯＳトランジスタＭＮ３に電流Ｉｐと電流Ｉｃとを加算させた電流ＩＲＥＦを流すことができ、電圧ＶＩＲＥＦを出力することができる。このように生成される電流ＩＲＥＦは、以下の（４）式で表わされる。
【数４】
2013142944.tif 000006
（４）式で表わされるように、電流ＩＲＥＦは、正の温度特性を有する項と負の温度特性を有する項とで構成される。
【００４４】
このとき、電流ＩＲＥＦを定電流とする手順について、図３を用いて詳細に述べる。図３は第１の実施形態に係る定電流発生手順の具体例を示すグラフである。
【００４５】
まず、電流Ｉｐの最初の調整を行う際の温度は、電流Ｉｃの調整を行う際の温度と同じくα℃とする。
【００４６】
（１）電流Ｉｐの調整（動作アンプ２１は動作させない）
ノードＩＣＥＮをＬにすることで、ノードＢＩＡＳＣはＨとなり、ＰＭＯＳトランジスタＭＰ４はカットオフされる。また、ＮＭＯＳトランジスタＭＮ７もカットオフされるため、差動アンプ２１は動作しない。すなわちＰＭＯＳトランジスタＭＰ４は電流を流さない状態にし、ＰＭＯＳトランジスタＭＰ３のみが電流を流れる状態にする。よって、この段階では、電流合成回路３０に流れる電流ＩＲＥＦと、第１電流回路１０で生成される電流Ｉｐは同値となる。この電流ＩＲＥＦは、ノードＶＩＲＥＦに接続した電流モニター用のモニターパッドにより、モニターされる。そして、モニターした電流が所望の電流でない場合は、図３の（ａ）に示すように、可変抵抗Ｒ１の抵抗値を変化させて調整する。なお、この電流ＩＲＥＦは前述したように電流Ｉｐと同値であるため、可変抵抗Ｒ１によって調整する際は、最終的に作成したい電流ＩＲＥＦの電流値の半分となるように調整することが望ましい（すなわち、Ｉｐ＝ＩＲＥＦ／２）。電流Ｉｐを最終的に作成したい電流ＩＲＥＦの半分となるように調整すると、後述する電流Ｉｃも最終的に作成したい電流ＩＲＥＦの半分となるように調整し、電流Ｉｐと電流Ｉｃを合成すればよいので、ノイズ等の調整が少なくて済むという利点を有する。例えば、最終的に１０μＡの電流ＩＲＥＦを流したい場合は、図３の（ａ）における調整では、Ｉｐが５μＡとなるように可変抵抗Ｒ１を調整すればよい。
【００４７】
（２）電流Ｉｃの調整（動作アンプ２１は動作させる）
次に、ノードＩＣＥＮをＨにすることで、ＰＭＯＳトランジスタＭＰ４にも電流が流れるようにする。温度はα℃に固定したままにする。この時、調整回路２ａの調整スイッチは調整スイッチＳＷ１のみＨとして、その他の調整スイッチ２〜５はＬとする。すなわち、調整回路２ａ全体としての抵抗（合成抵抗）は、抵抗Ｒ３、４つの抵抗Ｒ２、及び可変抵抗Ｒ０の和（Ｒ３＋４×Ｒ２＋Ｒ０）となる。また、電流ＩＲＥＦは電流Ｉｐと電流Ｉｃの合計値となる。この状態で、ノードＶＩＲＥＦに接続されたモニター回路３１により電流ＩＲＥＦはモニターされる。そして、図３の（ｂ）に示すように、調整回路２ａ内の可変抵抗Ｒ０の抵抗値を変化させることにより、電流ＩＲＥＦが所望の電流値となるように調整する。具体的には、電流Ｉｃは温度α℃において電流Ｉｐと一致するように調整される。
【００４８】
以上のように得られた電流ＩＲＥＦは、図３の（ｃ）に示すように、わずかに温度特性を有している場合がある。これは、電流Ｉｐと電流Ｉｃの温度特性の傾きが必ずしも同じではないことや、可変抵抗Ｒ０及びＲ１を変化させたことで傾き自体も変化したためである。
【００４９】
（３）調整回路２ａの調整スイッチＳＷ１〜５による電流Ｉｃの微調整
そこで次に、図３の（ｄ）に示すように、温度をα℃からβ℃に変化させる。そして、調整回路２ａ内の調整スイッチＳＷ１をＯＦＦし、調整スイッチＳＷ２〜ＳＷ５のうちどれかの調整スイッチをＯＮすることで調整を行う。これは、抵抗Ｒ２と抵抗Ｒ２’の抵抗値が温度α℃においては同値であるが、それ以外の温度β℃においては異なる抵抗値を示すため、ＯＮする調整スイッチを変えることにより、第２電流回路２０のノードＶＣ２の抵抗を変化させ、電流Ｉｃの傾きを調整することができる。例えば、調整スイッチＳＷ２をＨにした場合は、調整回路２ａ全体としての抵抗（合成抵抗）は、抵抗Ｒ２’、抵抗Ｒ３、３つの抵抗Ｒ２、及び可変抵抗Ｒ０の和（Ｒ２’＋Ｒ３＋３×Ｒ２＋Ｒ０）となる。この調整スイッチによる微調整によって、温度がα℃での電流ＩＲＥＦの電流値と、温度がβ℃での電流ＩＲＥＦの電流値が一致するような調整スイッチを選択すると、図３の（ｄ）に示すような、温度に依存しにくい電流ＩＲＥＦを得ることができる。
【００５０】
なお、第１の実施形態の定電流回路１ａでは第２電流回路２０に調整回路２ａを接続して、負の温度特性を有する電流Ｉｃの電流特性の傾きを微調整したが、これは一例であり、第１電流回路１０に調整回路２ａを接続して、正の温度特性を有する電流Ｉｐの電流特性の傾きを微調整する方法でも実施は可能である。
【００５１】
２．第１の実施形態の効果
上記第１の実施形態によれば、定電流回路１ａは、正の温度特性を有する電流Ｉｐを発生する第１電流回路１０と、負の温度特性を有する電流Ｉｃを発生する第２電流回路２０と、これら２つの電流を加算して温度に依存しにくい電流ＩＲＥＦを発生する電流合成回路３０とを備えている。これにより得られる効果について、比較例を用いて説明する。
【００５２】
図４は比較例に係る定電流回路１ｂの構成例を示す回路図、図５は比較例に係る定電流発生手順の具体例を示すグラフを示している。比較例の定電流回路１ｂが、第１の実施形態の定電流回路１ａと異なる点は、ＰＭＯＳトランジスタＭＰ５のドレインとノードＶＣ２に接続されていた調整回路２ａが可変抵抗Ｒ０のみとなっている点である。また、ＮＭＯＳトランジスタＭＮ７とＰＭＯＳトランジスタＭＰ８が設けられていないため、第２電流回路２０のＯＮまたはＯＦＦをすることはできない。
【００５３】
図５に示すように、比較例に係る定電流回路１ｂによる定電流は、温度ｔで可変抵抗Ｒ１を適宜変化させ（図５の（ａ）に図示）、可変抵抗Ｒ０を適宜変化させることで（図５（ｂ）に図示）、ＩＲＥＦを温度に依らずほぼ一定にすることができる（図５（ｃ）に図示）。しかしながら、定電流回路１ｂの場合、温度ｔでの調整と、それ以外の温度での調整を何度か繰り返さないと完全に温度特性を消すことはできず、また、所望の電流値が得られない場合が多い。これは、電流Ｉｐと電流Ｉｃの温度特性の傾きが必ず一致している訳ではないことや、Ｒ０やＲ１の抵抗値を変化させた場合に傾きも変化すること等が原因として挙げられる。
【００５４】
これに対し、図３の（ｄ）に示すように、第１の実施形態に係る定電流回路１ａによる定電流ＩＲＥＦは、温度によらず一定である。これはまず、温度α℃において、ＩＣＥＮをＬにして第２電流回路をカットオフして正の温度特性を有する電流Ｉｐを調整し（Ｉｐ＝ＩＲＥＦ／２となるようにする）、その後ＩＣＥＮをＨにして第２電流回路をカットオンして負の温度特性を有する電流Ｉｃを調整し（Ｉｃ＝ＩＲＥＦ／２となるようにする）、ＩｐとＩｃを加算することにより、正の温度特性と負の温度特性とを相殺した電流ＩＲＥＦを流す。そして、温度をα℃とは異なるβ℃に変化させ、調整回路２ａの抵抗Ｒ２とＲ２’により、Ｉｃの傾きを適宜変化させる。
【００５５】
以上のように合成することで、電流ＩＲＥＦは温度に対して略一定となる。このように、第１の実施形態である温度依存の少ない定電流ＩＲＥＦを生成する定電流回路１ａを種々のアナログ回路に用いることで、その回路における温度特性を改善させることができる。
【００５６】
なお、図３の例では、電流ＩＲＥＦの温度特性がゼロになるようにＮＭＯＳトランジスタＭＮ２の数、可変抵抗Ｒ０、Ｒ１、及び抵抗Ｒ２、Ｒ２’を設定している。しかし、これに限らず、電流ＩＲＥＦはこれらの値を変化させることで正または負のどちらの温度特性にも調整することが可能である。
【００５７】
なお、電流ＩＲＥＦの温度特性は、ＰＭＯＳトランジスタＭＰ２とＰＭＯＳトランジスタＭＰ３との数の比、及びＰＭＯＳトランジスタＭＰ４とＰＭＯＳトランジスタＭＰ５の数の比（ミラー電流比）を変えることによっても任意に調整され得る。
【００５８】
（変形例１）
図６は第１の実施形態の変形例１に係る定電流回路１ｃの構成例を示す回路図である。なお、変形例１について、第１の実施形態と同様の点については説明を省略し、異なる点について説明する。また、図６においてはモニター回路３１を省略しているが、ＶＩＲＥＦには図１に示す定電流回路１ａと同様にモニター回路３１が接続される。
【００５９】
図６に示すように、変形例１が第１の実施形態と異なる点は、可変抵抗Ｒ１を抵抗Ｒ３（第３抵抗）に変更し、かつＰＭＯＳトランジスタＭＰ８とＮＭＯＳトランジスタＭＮ７を削除した点である。
【００６０】
上記のような回路においては、電流Ｉｃを調整すること、すなわち、第２電流回路２０に接続された調整回路２ａの可変抵抗Ｒ０、及び抵抗Ｒ２、Ｒ２’を調整するのみで、温度に依存しにくい定電流ＩＲＥＦを生成することができる。
【００６１】
（変形例２）
図７は第１の実施形態の変形例２に係る定電流回路１ｄの構成例を示す回路図である。なお、変形例２について、第１の実施形態と同様の点については説明を省略し、異なる点について説明する。また、図７においてはモニター回路３１を省略しているが、ＶＩＲＥＦには図１に示す定電流回路１ａと同様にモニター回路３１が接続される。
【００６２】
図７に示すように、変形例２が第１の実施形態と異なる点は、ＮＭＯＳトランジスタＭＮ３にＮＭＯＳトランジスタＭＮ８を接続した回路部を複数並列接続し、かつＰＭＯＳトランジスタＭＰ８とＮＭＯＳトランジスタＭＮ７を削除した点である。
【００６３】
より具体的には、ＮＭＯＳトランジスタＭＮ３のソースにＮＭＯＳトランジスタＭＮ８のドレインを接続し、ＮＭＯＳトランジスタＭＮ８のソースは接地される。また、このＮＭＯＳトランジスタＭＮ３及びＮＭＯＳトランジスタＭＮ８と並列に、ＮＭＯＳトランジスタＭＮ３’及びＮＭＯＳトランジスタＭＮ８’を接続する。並列接続させる個数は特に限定されない。
【００６４】
変形例２においては、変形例１の場合と同様に電流Ｉｃを調整すること、すなわち、第２電流回路２０に接続された調整回路２ａの可変抵抗Ｒ０、及び抵抗Ｒ２、Ｒ２’を調整するのみで、温度に依存しにくい定電流ＩＲＥＦを生成することができる。加えて、複数設けられたＭＯＳトランジスタＭＮ８’及びＭＯＳトランジスタＭＮ８のＯＮとＯＦＦを適宜調整することにより、電流ＩＲＥＦの値を調整することが可能となる。
【００６５】
（第２の実施形態）
以下に、図１及び図８を用いて第２の実施形態について説明する。なお、第２の実施形態について、第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
【００６６】
１．第２の実施形態の回路構成及び動作
図８は第２の実施形態に係る調整回路２ｂの構成例を示す回路図である。
【００６７】
第２の実施形態において、第１の実施形態と異なる点は、ＶＣ２に接続される調整回路２ｂの抵抗Ｒ２’を、可変抵抗Ｒ４（可変抵抗）にした点である。
【００６８】
より具体的には、調整回路２ｂは複数の抵抗Ｒ２、抵抗Ｒ３、可変抵抗Ｒ４、ＮＭＯＳトランジスタで構成される調整スイッチＳＷ１〜５、及び可変抵抗Ｒ０を有する。まず、可変抵抗Ｒ４と抵抗Ｒ３の一端がノードＶＣ２に接続される。抵抗Ｒ３の他端は調整スイッチＳＷ１の一端に接続され、調整スイッチＳＷ１の他端は抵抗Ｒ２の一端に接続される。そして、可変抵抗Ｒ４の他端は異なる可変抵抗Ｒ４と抵抗Ｒ３に接続され、抵抗Ｒ２の他端は異なる抵抗Ｒ２に接続される。以上のような構成が５つ並列接続されている。
【００６９】
すなわち、所定数（本実施形態では５つ）の可変抵抗Ｒ４が直列接続され（第１抵抗体５０ｂ）、その可変抵抗Ｒ４と同じ数（５つ）の抵抗Ｒ２が直列接続されている（第２抵抗体５１ｂ）。そして、各可変抵抗Ｒ４と各抵抗Ｒ２の間に調整スイッチＳＷ１〜５が並列接続される。本実施形態では可変抵抗Ｒ４、抵抗Ｒ２、及び調整スイッチＳＷ１〜５の数を５つとして示したが、あくまで一例であり、この数は特に限定されない。図８で示す調整スイッチＳＷ５と第５の抵抗Ｒ２の他端は、可変抵抗Ｒ０の一端に接続され、可変抵抗Ｒ０の他端は接地される。
【００７０】
２．第２の実施形態の効果
第２の実施形態によれば、第１の実施形態と同じ効果が得られる。さらに、抵抗Ｒ２’を可変抵抗Ｒ４にしたことで、回路を作製した際にα℃における抵抗Ｒ２と可変抵抗Ｒ４の抵抗値がわずかに異なっていた場合でも、可変抵抗Ｒ４の抵抗値を変化させることで抵抗値を揃えることができる。
【００７１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７２】
１ａ，１ｂ，１ｃ，１ｄ…定電流回路、２ａ、２ｂ…調整回路、１０…第１電流回路、１１…第１カレントミラー回路、１２…第２カレントミラー回路、２０…第２電流回路、２１…差動アンプ、３０…電流合成回路、３１…モニター回路、４０…電源、５０ａ，５０ｂ…第１抵抗体、５１ａ，５１ｂ…第２抵抗体
【図１】
2013142944.tif 000007
【図２】
2013142944.tif 000008
【図３】
2013142944.tif 000009
【図４】
2013142944.tif 000010
【図５】
2013142944.tif 000011
【図６】
2013142944.tif 000012
【図７】
2013142944.tif 000013
【図８】
2013142944.tif 000014