(57)【要約】【課題】ＰＷＭ制御モードにおいてリップル電圧幅を増幅し、ＰＦＭ制御モードにおいて負荷の大きさに応じてスイッチング周波数を変化させる。【解決手段】リップル生成回路１５は、スイッチ素子Ｓｗ１がオンである時間に増大し、スイッチ素子Ｓｗ２がオンである時間に減少する電圧を有するリップル電圧信号ＶＲＩＰＯを生成する。比較器１１は、リップル電圧信号ＶＲＩＰＯと基準電圧ＶＲＥＦ１とを比較し、比較結果を示す比較信号ＣＭＰＯを生成する。スイッチ素子制御回路１２は、比較信号ＣＭＰＯに応じて、スイッチ素子Ｓｗ１のオン及びオフを切り換える制御信号ＰＤＲＶと、スイッチ素子Ｓｗ２のオン及びオフを切り換える制御信号ＮＤＲＶとを生成し、制御信号ＰＤＲＶ，ＮＤＲＶをスイッチ素子Ｓｗ１，Ｓｗ２に印加する。リップル生成回路１５は、制御信号ＰＤＲＶ，ＮＤＲＶに基づいてリップル電圧信号ＶＲＩＰＯを生成する。【選択図】図１
2013192422.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧の電圧源と接地電圧の端子との間に直列に接続された第１及び第２のスイッチ素子を用いて前記入力電圧を所定の出力電圧に変換するスイッチングレギュレータにおいて、
前記第１のスイッチ素子がオンである時間に増大し、前記第２のスイッチ素子がオンである時間に減少する電圧を有するリップル電圧信号を生成するリップル生成回路と、
前記リップル電圧信号と第１の基準電圧とを比較し、比較結果を示す比較信号を生成する比較器と、
前記比較信号に応じて、前記第１のスイッチ素子のオン及びオフを切り換える第１の制御信号と、前記第２のスイッチ素子のオン及びオフを切り換える第２の制御信号とを生成し、前記第１及び第２の制御信号を前記第１及び第２のスイッチ素子にそれぞれ印加するスイッチ素子制御回路とを備え、
前記リップル生成回路は、前記第１及び第２の制御信号に基づいて前記リップル電圧信号を生成することを特徴とするスイッチングレギュレータ。
【請求項２】
入力電圧の電圧源と接地電圧の端子との間に直列に接続された第１及び第２のスイッチ素子を用いて前記入力電圧を所定の出力電圧に変換するスイッチングレギュレータにおいて、
前記第１のスイッチ素子がオンである時間に減少し、前記第２のスイッチ素子がオンである時間に増大する電圧を有するリップル電圧信号を生成するリップル生成回路と、
前記リップル電圧信号と第１の基準電圧とを比較し、比較結果を示す比較信号を生成する比較器と、
前記比較信号に応じて、前記第１のスイッチ素子のオン及びオフを切り換える第１の制御信号と、前記第２のスイッチ素子のオン及びオフを切り換える第２の制御信号とを生成し、前記第１及び第２の制御信号を前記第１及び第２のスイッチ素子にそれぞれ印加するスイッチ素子制御回路とを備え、
前記リップル生成回路は、前記第１及び第２の制御信号に基づいて前記リップル電圧信号を生成することを特徴とするスイッチングレギュレータ。
【請求項３】
前記リップル生成回路は、
前記入力電圧の電圧源と前記接地電圧の端子との間に直列に接続された第３及び第４のスイッチ素子と、
前記第３及び第４のスイッチ素子の間のノードと前記接地電圧の端子との間に直列に接続された第１の抵抗素子及び第１のコンデンサを含み、当該ノードの電圧を積分した積分電圧を生成する積分回路とを備え、
前記第３及び第４のスイッチ素子のオン及びオフをそれぞれ前記第１及び第２のスイッチ素子のオン及びオフに同期させることを特徴とする請求項１又は２に記載のスイッチングレギュレータ。
【請求項４】
前記リップル生成回路は、
第２の基準電圧の電圧源と前記接地電圧の端子との間に直列に接続された第３及び第４のスイッチ素子と、
前記第３及び第４のスイッチ素子の間のノードと前記接地電圧の端子との間に直列に接続された第１の抵抗素子及び第１のコンデンサを含み、当該ノードの電圧を積分した積分電圧を生成する積分回路とを備え、
前記第３及び第４のスイッチ素子のオン及びオフをそれぞれ前記第１及び第２のスイッチ素子のオン及びオフに同期させることを特徴とする請求項１又は２に記載のスイッチングレギュレータ。
【請求項５】
前記リップル生成回路は、前記出力電圧に比例する電圧に前記積分電圧を重畳させることにより前記リップル電圧信号を生成することを特徴とする請求項３又は４に記載のスイッチングレギュレータ。
【請求項６】
前記リップル生成回路は、
前記出力電圧の端子と前記接地電圧の端子との間に直列に接続された第２及び第３の抵抗素子と、
前記第１の抵抗素子及び前記第１のコンデンサの間のノードと、前記第２及び第３の抵抗素子の間のノードとに接続された第２のコンデンサとを備え、
前記第２及び第３の抵抗素子の間のノードにおいて分圧された前記出力電圧に対して前記第２のコンデンサを介して前記積分電圧を重畳させることにより、前記第２及び第３の抵抗素子の間のノードにおいて前記リップル電圧信号を生成することを特徴とする請求項５に記載のスイッチングレギュレータ。
【請求項７】
前記リップル生成回路は、前記出力電圧の端子と前記第２及び第３の抵抗素子の間のノードとの間にわたって、前記第２の抵抗素子と並列に第３のコンデンサを備える請求項６に記載のスイッチングレギュレータ。
【請求項８】
前記スイッチングレギュレータは、
前記第１及び第２のスイッチ素子の間のノードから前記第２のスイッチ素子に流れる逆流電流が生じたか否かを示す逆流検出信号を生成する逆流検出回路と、
前記逆流検出信号及び前記比較信号に応じてＰＦＭ（Pulse Frequency Modulation）制御モード及びＰＷＭ（Pulse Width Modulation）制御モードのいずれかを示すモード信号を生成するモード信号生成回路とを備え、
前記モード信号に応じて前記スイッチングレギュレータを構成する回路の消費電流を制御することを特徴とする請求項１〜７のいずれかに記載のスイッチングレギュレータ。
【請求項９】
前記モード信号生成回路は、
前記逆流検出信号の立ち上がりエッジ又は立ち下がりエッジをカウントするカウンタ回路を備え、
前記カウンタ回路が前記逆流検出信号の所定個数の立ち上がりエッジ又は立ち下がりエッジをカウントしたとき、前記ＰＦＭ制御モードを示すモード信号を生成することを特徴とする請求項８に記載のスイッチングレギュレータ。
【請求項１０】
前記モード信号生成回路は、前記逆流検出信号がローレベルであるとき、前記比較信号及び前記第１の制御信号によって決まる所定の時点において、前記ＰＷＭ制御モードを示すモード信号を生成することを特徴とする請求項８又は９に記載のスイッチングレギュレータ。
【請求項１１】
前記モード信号生成回路は、前記ＰＷＭ制御モードを示すモード信号を常に生成するＰＷＭ固定制御と、前記逆流検出信号及び前記比較信号に応じて前記ＰＦＭ制御モード及び前記ＰＷＭ制御モードのいずれかを示すモード信号を生成する自動制御とのいずれかを選択する入力信号を有することを特徴とする請求項８〜１０のいずれかに記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧のリップルを検出するスイッチングレギュレータであって、特に、ＰＷＭ（Pulse Width Modulation）制御モード及びＰＦＭ（Pulse Frequency Modulation）制御モードを有し、ＣＰＵなどの負荷の状態に応じて制御モードを切り換えることができるスイッチングレギュレータに関する。
【背景技術】
【０００２】
近年、携帯機器の小型化が進み、多様なアプリケーションが搭載されるようになったことから、より小型の外付け部品を使用でき、さらに低消費電力で高速応答可能な電源回路が求められている。特に、電源回路からＣＰＵなどの負荷回路に供給される電流量が少ないとき、すなわち軽負荷時における電源回路の電力損失を減らすことで電力変換の効率を高める技術に対する要求が高まっている。
【０００３】
スイッチングレギュレータの制御モードとして、大きく２つのモードが知られている。１つは、一定周波数のクロック信号のデューティサイクルを変化させてスイッチングトランジスタのオン時間を変化させることで出力電圧が一定になるように制御するＰＷＭ制御モードである。もう１つは、一定のパルス幅を有するクロック信号の周期を変化させることにより、スイッチングトランジスタのオン時間を固定しながらスイッチング周波数を変化させることで出力電圧が一定になるように制御するＰＦＭ制御モードである。特許文献１は、ＰＷＭ制御モード及びＰＦＭ制御（パルス密度変調方式）モードを有するＤ／Ａ変換装置を開示している。
【０００４】
特に、ＰＦＭ制御モードは、スイッチングレギュレータの軽負荷時における電力変換の効率を高める方法としてよく用いられる。なぜなら、スイッチングレギュレータの電力損失はスイッチング周波数に比例して増加するので、ＰＦＭ制御モードを用いて軽負荷時のスイッチング周波数を小さくすることにより電力変換の効率を高めることができるからである。
【０００５】
図９は、従来例に係るスイッチングレギュレータの構成を示す回路図である。図９のスイッチングレギュレータは、出力電圧のリップルを検出し、また、ＰＷＭ制御モード及びＰＦＭ制御モードを有し、これらの制御モードを切り換えることができる。図９のスイッチングレギュレータは、Ｐｃｈトランジスタであるスイッチ素子Ｓｗ１とＮｃｈトランジスタであるスイッチ素子Ｓｗ２とを備え、スイッチ素子Ｓｗ１，Ｓｗ２は、電源電圧である入力電圧ＶＣＣの電圧源と接地電圧ＧＮＤの端子との間に直列に接続されている。コンパレータ１１は、スイッチングレギュレータの出力電圧ＶＯＵＴ（ノードＮ２における電圧）を抵抗Ｒｆ１，Ｒｆ２で分圧した分圧電圧ＶＦと基準電圧ＶＲＥＦ１とを比較し、比較結果を表す比較信号ＣＭＰＯを生成してスイッチ素子制御回路１２に送る。スイッチ素子制御回路１２は、比較信号ＣＭＰＯに応じて、スイッチ素子Ｓｗ１，Ｓｗ２のオン及びオフをそれぞれ切り換える制御信号ＰＤＲＶ，ＮＤＲＶを生成し、制御信号ＰＤＲＶ，ＮＤＲＶをそれぞれスイッチ素子Ｓｗ１，Ｓｗ２のゲートに印加する。スイッチ素子Ｓｗ１，Ｓｗ２の間の接続点のノードＮ１は、インダクタＬ及び出力コンデンサＣｏｕｔを含むフィルタ回路を介して負荷３１に接続される。
【０００６】
図９のスイッチングレギュレータにおいて、分圧電圧ＶＦが基準電圧ＶＲＥＦ１よりも小さくなると、コンパレータ１１から出力される比較信号ＣＭＰＯはハイレベルになり、スイッチ素子制御回路１２から出力される制御信号ＰＤＲＶ，ＮＤＲＶがいずれもローレベルになることで、スイッチ素子Ｓｗ１はオンされ、スイッチ素子Ｓｗ２はオフされる。このとき、インダクタＬでは入力電圧ＶＣＣと出力電圧ＶＯＵＴとの電位差によりエネルギーが充電されてインダクタ電流ＩＬが増加し、出力コンデンサＣｏｕｔとその直列等価寄生抵抗Ｒｅｓｒ（図示せず）とによって出力電圧ＶＯＵＴが増大する。次いで、スイッチ素子Ｓｗ１のオンサイクルが完了すると、制御信号ＰＤＲＶ，ＮＤＲＶがいずれもハイレベルになることで、スイッチ素子Ｓｗ１はオフされ、スイッチ素子Ｓｗ２はオンされる。このとき、インダクタＬでは接地電圧ＧＮＤと出力電圧ＶＯＵＴとの電位差によりエネルギーが放電されてインダクタ電流ＩＬが減少し、出力コンデンサＣｏｕｔと直列等価寄生抵抗Ｒｅｓｒとによって出力電圧ＶＯＵＴが低下する。このように、図９のスイッチングレギュレータは、スイッチ素子Ｓｗ１，Ｓｗ２のオン・オフを繰り返すことで、出力電圧ＶＯＵＴの平均値ＶＣが所定の電圧になるように制御する。
【０００７】
ＰＷＭ制御モードでは、スイッチ素子Ｓｗ２のオンサイクルにおいて、インダクタＬに蓄えられていたエネルギーがすべて放出されてインダクタ電流ＩＬが０になると、出力コンデンサＣｏｕｔに蓄えられた電荷がスイッチ素子Ｓｗ２を通して接地電圧ＧＮＤに流れる電流、いわゆる逆流電流が発生し、スイッチングレギュレータの電力変換の効率が大きく低下する。特に軽負荷時には逆流電流が発生しやすいので、電力変換の効率の低下が顕著になる。
【０００８】
図９のスイッチングレギュレータは、逆流電流を検出する逆流検出コンパレータ１３を備える。逆流検出コンパレータ１３は、ノードＮ１における電圧ＶＬＸと接地電圧ＧＮＤとを比較し、比較結果（すなわち、ノードＮ１からスイッチ素子Ｓｗ２に流れる逆流電流を検出したか否か）を表す逆流検出信号ＲＥＶＯを生成してスイッチ素子制御回路１２に送る。
【０００９】
図１０は、図９のスイッチングレギュレータが逆流検出を行うときを示すタイミングチャートである。ＰＦＭ制御モードでは、図１０に示すように、逆流電流の発生を防止するために、インダクタ電流ＩＬが０となり、スイッチ素子Ｓｗ２のオンサイクル（制御信号ＮＤＲＶがハイレベルのとき）においてノードＮ１の電圧ＶＬＸが０になると、逆流検出コンパレータ１３から出力される逆流検出信号ＲＥＶＯはハイレベルになる。スイッチ素子制御回路１２は、ハイレベルの逆流検出信号ＲＥＶＯが入力されると、制御信号ＮＤＲＶをローレベルにすることでスイッチ素子Ｓｗ２をオフさせる。この制御により、逆流電流によるスイッチングレギュレータの電力変換の効率の低下を防ぐことができる。また、逆流電流を防止している期間においては、出力コンデンサＣｏｕｔから電荷を放電させることにより負荷３１に対して出力電流ＩＯＵＴを供給するので、電圧ＶＯＵＴの傾きはＩＯＵＴ／Ｃｏｕｔに等しく、時間に対して線形に減少する。このように、電圧ＶＯＵＴの傾きはＩＯＵＴに依存するので、出力電流ＩＯＵＴに応じてスイッチング周波数を変化させることが可能である。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図１のスイッチングレギュレータでは、高いスイッチング周波数で動作するＰＷＭ制御モードおいて、分圧電圧ＶＦのリップル電圧幅ＶＦＰＰがコンパレータ１１の入力換算オフセット電圧に比べて小さくなる場合に、コンパレータ１１において、分圧電圧ＶＦと基準電圧ＶＲＥＦ１の比較を正確に行えないという問題が起こりうる。このことを定量的に示すために、入力電圧ＶＣＣ、出力電圧ＶＯＵＴ、出力電流ＩＯＵＴ、インダクタＬのインダクタンス、スイッチ素子Ｓｗ１及びＳｗ２のオン抵抗Ｒｏｎ、スイッチング周波数ｆｓｗ、出力コンデンサＣｏｕｔの直列等価寄生抵抗Ｒｅｓｒ、抵抗Ｒｆ１、抵抗Ｒｆ２の抵抗値を用いて、分圧電圧ＶＦのリップル電圧幅ＶＦＰＰを数式で表現する。以下、インダクタ、コンデンサ、及び抵抗の符号により、それらのインダクタンス、容量、及び抵抗値も表す。
【００１１】
インダクタＬに流れるインダクタ電流をＩＬとし、スイッチングレギュレータのオン時間の長さをｔｏｎとするとき、出力電圧ＶＯＵＴのリップル電圧幅ＶＰＰは次式で示される。
【００１２】
ＶＰＰ＝ｄＩＬ／ｄｔ×ｔｏｎ×Ｒｅｓｒ  ・・・（１）
【００１３】
ただし、リップル電圧幅ＶＰＰはピーク・ツー・ピークの値とする。
【００１４】
スイッチ素子Ｓｗ１及びＳｗ２のオン抵抗をＲｏｎとすると、オンサイクルにおけるインダクタＬに流れるインダクタ電流ＩＬの時間変化率は次式で与えられる。
【００１５】
ｄＩＬ／ｄｔ＝（ＶＣＣ−ＶＯＵＴ−Ｒｏｎ×ＩＯＵＴ）／Ｌ  ・・・（２）
【００１６】
スイッチング周波数をｆｓｗとし、デューティ比をＤとすると、スイッチングレギュレータのオン時間の長さｔｏｎは次式で表される。
【００１７】
ｔｏｎ＝Ｄ×１／ｆｓｗ  ・・・（３）
【００１８】
ここで、簡単化のためにスイッチ素子Ｓｗ１，Ｓｗ２の寄生抵抗が両者ともにＲｏｎに等しいとすると、デューティ比Ｄは次式で与えられる。
【００１９】
Ｄ＝（ＶＯＵＴ＋Ｒｏｎ×ＩＯＵＴ）／ＶＣＣ  ・・・（４）
【００２０】
式（４）を式（３）に代入すると、次式が得られる。
【００２１】
ｔｏｎ＝（ＶＯＵＴ＋Ｒｏｎ×ＩＯＵＴ）／ＶＣＣ×１／ｆｓｗ  ・・・（５）
【００２２】
式（１）に式（２）及び式（５）を代入することにより、次式が得られる。
【００２３】
ＶＰＰ＝（ＶＣＣ−ＶＯＵＴ−ＩＯＵＴ×Ｒｏｎ）／Ｌ×（ＶＯＵＴ＋Ｒｏｎ×ＩＯＵＴ）／ＶＣＣ×１／ｆｓｗ×Ｒｅｓｒ  ・・・（６）
【００２４】
出力電圧ＶＯＵＴは抵抗Ｒｆ１，Ｒｆ２によって分圧されるので、出力電圧ＶＯＵＴのリップル電圧幅ＶＰＰも出力電圧ＶＯＵＴと同様にＲｆ２／（Ｒｆ１＋Ｒｆ２）の割合で分圧される。従って、分圧電圧ＶＦのリップル電圧幅ＶＦＰＰは次式で表される。
【００２５】
ＶＦＰＰ＝ＶＰＰ×Ｒｆ２／（Ｒｆ１＋Ｒｆ２）  ・・・（７）
【００２６】
ただし、リップル電圧幅ＶＦＰＰはピーク・ツー・ピークの値とする。
【００２７】
式（６）を式（７）に代入することにより、ＶＦＰＰを定量的に計算することができる。例えば、ＶＣＣ＝１０Ｖ、ＶＯＵＴ＝５Ｖ、ＩＯＵＴ＝１０Ａ、Ｌ＝１μＨ、Ｒｏｎ＝１００ｍΩ、ｆｓｗ＝１０ＭＨｚ、Ｒｅｓｒ＝１ｍΩ、Ｒｆ１＝３ＭΩ、Ｒｆ２＝１ＭΩのとき、式（６）と式（７）からＶＦＰＰ＝６０μＶと計算できる。通常、入力換算オフセット電圧が６０μＶ未満の高精度なコンパレータ１１を設計するのは困難であるので、この例において分圧電圧ＶＦと基準電圧ＶＲＥＦ１の正確な比較は不可能であると考えられる。
【００２８】
このような問題を解決するために、分圧電圧ＶＦのリップル電圧幅ＶＦＰＰをコンパレータが検出可能な大きさまで増幅することのできる技術が、特許文献２にて開示されている。特許文献２で開示されている発明では、ノードＮ１における電圧ＶＬＸに基づき、リップル電圧幅ＶＦＰＰの増幅を行う。例えば、特許文献２の図１４に示す抵抗Ｒｉ、コンデンサＣｉ、電流増幅アンプ１７１、抵抗Ｒ１９、及び基準電圧Ｖｒｅｆの電圧源を含む回路により電圧Ｖｒｅｆ＿ｃｉが生成される。電圧Ｖｒｅｆ＿ｃｉは、特許文献２の図１５に示すように、ＰｃｈトランジスタＭＨ及びＮｃｈトランジスタＭＬ（特許文献２の図１３）のオン・オフ動作に同期したリップル電圧幅をＡＣ成分として基準電圧Ｖｒｅｆに重畳した電圧である。電圧Ｖｒｅｆ＿ｃｉのリップル電圧幅は、抵抗ＲｉとコンデンサＣｉの回路定数の設定により、接地電圧ＧＮＤから入力電圧ＶＣＣまでの範囲内において、任意の大きさの電圧振幅に制御することができる。
【００２９】
しかしながら、ノードＮ１における電圧ＶＬＸに基づいてリップルを増幅する手段を使用したスイッチングレギュレータにおいて、ＰＦＭ制御モードで動作させることは困難である。なぜなら、ＰＦＭ制御モードにおいては、前述のように、スイッチ素子Ｓｗ１がオンしてスイッチ素子Ｓｗ２がオフするオン時間と、スイッチ素子Ｓｗ１がオフしてスイッチ素子Ｓｗ２がオンするオフ時間との２つの期間だけでなく、軽負荷時に出力コンデンサＣｏｕｔからスイッチ素子Ｓｗ２に向かって電流が逆流することを防止するためにスイッチ素子Ｓｗ１及びＳｗ２が同時にオフする逆流防止時間が存在するからである。特許文献２のようにスイッチ素子のオン・オフ動作に基づいてノードＮ１における電圧ＶＬＸのリップルを増幅する方法は、オン時間とオフ時間の２通りの状態にしか適用できない。特に、逆流防止時間はオフ時間の一部として扱われるので、逆流電流の発生を防止することはできるものの、図９のスイッチングレギュレータのように負荷の大きさに応じてスイッチング周波数を変化させることは難しい。
【００３０】
本発明の目的は以上の問題点を解決し、ＰＷＭ制御モードにおいてコンパレータが検出可能なレベルまでリップル電圧幅を増幅し、なおかつＰＦＭ制御モードにおいて負荷の大きさに応じてスイッチング周波数を変化させることができるスイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【００３１】
本発明の第１の態様に係るスイッチングレギュレータによれば、
入力電圧の電圧源と接地電圧の端子との間に直列に接続された第１及び第２のスイッチ素子を用いて前記入力電圧を所定の出力電圧に変換するスイッチングレギュレータにおいて、
前記第１のスイッチ素子がオンである時間に増大し、前記第２のスイッチ素子がオンである時間に減少する電圧を有するリップル電圧信号を生成するリップル生成回路と、
前記リップル電圧信号と第１の基準電圧とを比較し、比較結果を示す比較信号を生成する比較器と、
前記比較信号に応じて、前記第１のスイッチ素子のオン及びオフを切り換える第１の制御信号と、前記第２のスイッチ素子のオン及びオフを切り換える第２の制御信号とを生成し、前記第１及び第２の制御信号を前記第１及び第２のスイッチ素子にそれぞれ印加するスイッチ素子制御回路とを備え、
前記リップル生成回路は、前記第１及び第２の制御信号に基づいて前記リップル電圧信号を生成することを特徴とする。
【００３２】
本発明の第２の態様に係るスイッチングレギュレータによれば、
入力電圧の電圧源と接地電圧の端子との間に直列に接続された第１及び第２のスイッチ素子を用いて前記入力電圧を所定の出力電圧に変換するスイッチングレギュレータにおいて、
前記第１のスイッチ素子がオンである時間に減少し、前記第２のスイッチ素子がオンである時間に増大する電圧を有するリップル電圧信号を生成するリップル生成回路と、
前記リップル電圧信号と第１の基準電圧とを比較し、比較結果を示す比較信号を生成する比較器と、
前記比較信号に応じて、前記第１のスイッチ素子のオン及びオフを切り換える第１の制御信号と、前記第２のスイッチ素子のオン及びオフを切り換える第２の制御信号とを生成し、前記第１及び第２の制御信号を前記第１及び第２のスイッチ素子にそれぞれ印加するスイッチ素子制御回路とを備え、
前記リップル生成回路は、前記第１及び第２の制御信号に基づいて前記リップル電圧信号を生成することを特徴とする。
【発明の効果】
【００３３】
本発明に係るスイッチングレギュレータによれば、スイッチ素子制御回路から出力される２つの制御信号に基づいてリップル電圧信号を生成することにより、ＰＷＭ制御モードにおいてコンパレータが検出可能なレベルまでリップル電圧幅を増幅し、なおかつＰＦＭ制御モードにおいて負荷の大きさに応じてスイッチング周波数を変化させることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態に係るスイッチングレギュレータの構成を示す回路図である。
【図２】図１のリップル生成回路１５の例示的な構成を示す回路図である。
【図３】図１のスイッチングレギュレータの動作を示すタイミングチャートである。
【図４】図１のモード信号生成回路１４の例示的な構成を示す回路図である。
【図５】図１のスイッチングレギュレータがＰＦＭ制御モードからＰＷＭ制御モードに切り換わるときの動作を示すタイミングチャートである。
【図６】本発明の実施形態の第１の変形例に係るリップル生成回路１５Ａの例示的な構成を示す回路図である。
【図７】本発明の実施形態の第２の変形例に係るリップル生成回路１５Ｂの例示的な構成を示す回路図である。
【図８】本発明の実施形態の第３の変形例に係るリップル生成回路１５Ｃの例示的な構成を示す回路図である。
【図９】従来例に係るスイッチングレギュレータの構成を示す回路図である。
【図１０】図９のスイッチングレギュレータが逆流検出を行うときを示すタイミングチャートである。
【発明を実施するための形態】
【００３５】
以下、本発明の実施形態に係るスイッチングレギュレータについて図面を参照して説明する。なお、以下の実施形態において、同様の構成要素については同一の符号を付している。
【００３６】
上記の課題を解決するため、本発明は以下の構成を有する。
【００３７】
図１は、本発明の実施形態に係るスイッチングレギュレータの構成を示す回路図である。図１のスイッチングレギュレータは、図９の従来例に係るスイッチングレギュレータの構成に加えて、モード信号生成回路１４及びリップル生成回路１５を備える。リップル生成回路１５には、出力電圧ＶＯＵＴと、スイッチ素子制御回路１２から出力される制御信号ＰＤＲＶ，ＮＤＲＶとが入力され、リップル生成回路１５は、これらに基づいて、出力電圧ＶＯＵＴのリップル電圧幅に対して大幅に増幅されたリップル電圧幅を有するリップル電圧信号ＶＲＩＰＯを生成する。リップル生成回路１５から出力されたリップル電圧信号ＶＲＩＰＯは、コンパレータ１１の反転入力端子に入力される。モード信号生成回路１４には、コンパレータ１１から出力される比較信号ＣＭＰＯ、逆流検出コンパレータ１３から出力される逆流検出信号ＲＥＶＯ、スイッチ素子Ｓｗ１の制御信号ＰＤＲＶ、及びＰＷＭ固定信号ＰＷＭＦＩＸ（ノードＮ３における入力信号）が入力され、モード信号生成回路１４は、これらに基づいて、ＰＦＭ制御モード及びＰＷＭ制御モードのいずれかを示すモード信号ＰＦＭを生成する。モード信号生成回路１４は、ＰＷＭ固定信号ＰＷＭＦＩＸがハイレベルのとき、ＰＷＭ制御モードを示すモード信号ＰＦＭを常に生成し（ＰＷＭ固定制御）、ＰＷＭ固定信号ＰＷＭＦＩＸがローレベルのとき、逆流検出信号及び比較信号に応じてＰＦＭ制御モード及びＰＷＭ制御モードのいずれかを示すモード信号を生成する（自動制御）。モード信号生成回路１４から出力されるモード信号ＰＦＭは、コンパレータ１１に入力される。図１のスイッチングレギュレータは以上の構成を備えたことを特徴とし、それ以外の構成は図９のスイッチングレギュレータと同様に構成され、詳細説明を省略する。
【００３８】
図２は、図１のリップル生成回路１５の例示的な構成を示す回路図である。図２において、リップル生成回路１５は、スイッチ素子Ｓｗ３，Ｓｗ４、抵抗Ｒｆ１，Ｒｆ２，Ｒｉ、コンデンサＣｉ，Ｃａｃを含んで構成される。スイッチ素子Ｓｗ３は、スイッチ素子Ｓｗ１と同じＰｃｈトランジスタであり、スイッチ素子Ｓｗ４は、スイッチ素子Ｓｗ２と同じＮｃｈトランジスタである。スイッチ素子Ｓｗ３，Ｓｗ４は、入力電圧ＶＣＣの電圧源と接地電圧ＧＮＤの端子との間に直列に接続されている。スイッチ素子Ｓｗ３，Ｓｗ４のゲートにはそれぞれ、スイッチ素子制御回路１２から出力された制御信号ＰＤＲＶ，ＮＤＲＶが印加される。従って、スイッチ素子Ｓｗ３，Ｓｗ４のオン及びオフはそれぞれスイッチ素子Ｓｗ１，Ｓｗ２のオン及びオフに同期する。抵抗Ｒｉ及びコンデンサＣｉは、スイッチ素子Ｓｗ３，Ｓｗ４の間のノードと接地電圧ＧＮＤの端子との間に直列に接続され、スイッチ素子Ｓｗ３，Ｓｗ４の間のノードの電圧を積分した積分電圧を生成する積分回路を構成する。
【００３９】
制御信号ＰＤＲＶ及びＮＤＲＶがともにローレベルのとき、スイッチ素子Ｓｗ３がオンし、スイッチ素子Ｓｗ４がオフする。このとき、入力電圧ＶＣＣの電圧源が抵抗Ｒｉ及びコンデンサＣｉと接続され、コンデンサＣｉが充電されて、抵抗Ｒｉ及びコンデンサＣｉの間のノードＸの電圧ＶＸが増大する。制御信号ＰＤＲＶ及びＮＤＲＶがともにハイレベルのとき、スイッチ素子Ｓｗ３がオフし、スイッチ素子Ｓｗ４がオンする。このとき、接地電圧ＧＮＤの端子が抵抗Ｒｉ及びコンデンサＣｉと接続され、コンデンサＣｉが放電されて、ノードＸの電圧ＶＸが減少する。制御信号ＰＤＲＶがハイレベルかつ制御信号ＮＤＲＶがローレベルであるとき、スイッチ素子Ｓｗ３及びスイッチ素子Ｓｗ４は同時にオフとなる。このとき、コンデンサＣｉの電荷は充放電されず一定に保たれるので、ノードＸの電圧ＶＸは一定値となる。このようにして、リップル生成回路１５は、リップル成分を有する電圧ＶＸを生成する。
【００４０】
リップル生成回路１５において、抵抗Ｒｆ１，Ｒｆ２は、出力電圧ＶＯＵＴの端子（ノードＮ２）と接地電圧ＧＮＤの端子との間に直列に接続され、コンデンサＣａｃは、ノードＸと、抵抗Ｒｆ１，Ｒｆ２の間のノードＹとに接続される。ノードＸの電圧ＶＸのＤＣ成分はコンデンサＣａｃによりカットされ、電圧ＶＸのＡＣ成分のみがノードＹに伝達される。また、出力電圧ＶＯＵＴを抵抗Ｒｆ１，Ｒｆ２により分圧した電圧がノードＹに生じる。ノードＹにおいて、出力電圧ＶＯＵＴを分圧した電圧に電圧ＶＸのＡＣ成分を重畳することで、リップル成分を含むリップル電圧信号ＶＲＩＰＯが生成される。このように、リップル生成回路１５は、出力電圧ＶＯＵＴに比例する電圧（分圧電圧）に積分電圧を重畳させることによりリップル電圧信号ＶＲＩＰＯを生成する。
【００４１】
図３は、図１のスイッチングレギュレータの動作を示すタイミングチャートである。図３のタイミングチャートは、制御信号ＰＤＲＶ，ＮＤＲＶ、ノードＸの電圧ＶＸ、リップル電圧信号ＶＲＩＰＯ、及び比較信号ＣＭＰＯの時間変化の波形を表す。リップル電圧信号ＶＲＩＰＯは、制御信号ＰＤＲＶがハイレベルである時間（スイッチ素子Ｓｗ１がオンしている時間）に比例して増大し、かつ、制御信号ＮＤＲＶがハイレベルである時間（スイッチ素子Ｓｗ２がオンしている時間）に比例して減少する電圧を有する。
【００４２】
以下では、リップル生成回路１５を用いることで、コンパレータ１１で検出可能なレベルのリップル成分を有するリップル電圧信号ＶＲＩＰＯを生成する原理について、数式に基づいて定量的に議論する。簡単化のため、以下の議論では、コンデンサＣｉの容量がコンデンサＣａｃの容量に比べて十分に大きいことを仮定する。
【００４３】
ノードＸの電圧ＶＸを、時間ｔの関数として、ＶＸ（ｔ）により表す。まず、電圧ＶＸ（ｔ）を、オン時間、オフ時間、及び逆流防止時間のそれぞれにおいて定式化する。前述のように、オン時間は、スイッチ素子Ｓｗ１がオンしてスイッチ素子Ｓｗ２がオフする期間（すなわち、制御信号ＰＤＲＶ及びＮＤＲＶが同時にローレベルである期間）であり、オフ時間は、逆流防止時間は、スイッチ素子Ｓｗ１がオフしてスイッチ素子Ｓｗ２がオンする期間（すなわち、制御信号ＰＤＲＶ及びＮＤＲＶが同時にハイレベルである期間）であり、スイッチ素子Ｓｗ１及びＳｗ２が同時にオフする期間（すなわち、制御信号ＰＤＲＶがハイレベルであり、制御信号ＮＤＲＶがローレベルである期間）である。
【００４４】
オン時間の長さをｔｏｎとし、コンデンサＣｉに充電される電荷をＱｃｈｇとし、オフ時間の長さをｔｏｆｆとし、コンデンサＣｉから放電される電荷をＱｄｃｈｇとすると、電荷Ｑｃｈｇ，Ｑｄｃｈｇはそれぞれ次式で表される。
【００４５】
【数１】
2013192422.tif 000003
（８）
【数２】
2013192422.tif 000004
（９）
【００４６】
スイッチ素子Ｓｗ３及びＳｗ４がオンとオフを繰り返して十分な時間Ｔｅ≫Ｒｉ×Ｃｉが経過した後において、簡単化のためＶＸ（ｔ）のＡＣ成分がＤＣ成分に比べて十分に小さいと仮定すると、式（８）及び式（９）において、電圧ＶＸ（ｔ）をその平均値ＶＸ０により近似することができる。従って、式（８）及び式（９）はそれぞれ次式で表される。
【００４７】
Ｑｃｈｇ＝ｔｏｎ×（ＶＣＣ−ＶＸ０）／Ｒｉ  ・・・（１０）
Ｑｄｃｈｇ＝ｔｏｆｆ×ＶＸ０／Ｒｉ  ・・・（１１）
【００４８】
さらに、オン時間の長さｔｏｎとオフ時間の長さｔｏｆｆの比が一定のとき、Ｑｃｈｇ＝Ｑｄｃｈｇとなるので、ノードＸの電圧ＶＸ（ｔ）の平均値ＶＸ０は次式で表される。
【００４９】
ＶＸ０＝ｔｏｎ／（ｔｏｎ＋ｔｏｆｆ）×ＶＣＣ  ・・・（１２）
【００５０】
ここで、図１のスイッチングレギュレータにおいて、ｔｏｎ／（ｔｏｎ＋ｔｏｆｆ）はデューティ比Ｄに等しいので次式が成り立つ。
【００５１】
ＶＸ０＝Ｄ×ＶＣＣ  ・・・（１３）
【００５２】
デューティ比Ｄは、図９の従来例に係るスイッチングレギュレータの場合と全く同様であるので、式（４）を式（１３）に代入すると、次式が導かれる。
【００５３】
ＶＸ０＝ＶＯＵＴ＋Ｒｏｎ×ＩＯＵＴ  ・・・（１４）
【００５４】
オン時間において、コンデンサＣｉに充電される電荷Ｑｃｈｇの時間変化率ｄＱｃｈｇ／ｄｔは、式（８）より、次式で表される。
【００５５】
ｄＱｃｈｇ／ｄｔ＝Ｃｉ×ｄＶＸ／ｄｔ＝（ＶＣＣ−ＶＸ（ｔ））／Ｒｉ  ・・・（１５）
【００５６】
簡単化のため、式（１５）においてＶＸ（ｔ）≒ＶＸ０と近似することにより、次式が得られる。
【００５７】
ｄＶＸ／ｄｔ＝（ＶＣＣ−ＶＸ０）／（Ｒｉ×Ｃｉ）  ・・・（１６）
【００５８】
式（１６）に式（１４）を代入すると、次式が得られる。
【００５９】
ｄＶＸ／ｄｔ＝（ＶＣＣ−ＶＯＵＴ−Ｒｏｎ×ＩＯＵＴ）／（Ｒｉ×Ｃｉ）  ・・・（１７）
【００６０】
オフ時間において、コンデンサＣｉから放電される電荷Ｑｄｃｈｇの時間変化率ｄＱｄｃｈｇ／ｄｔは、式（９）より、次式で表される。
【００６１】
ｄＱｄｃｈｇ／ｄｔ＝Ｃｉ×ｄＶＸ／ｄｔ＝−ＶＸ（ｔ）／Ｒｉ  ・・・（１８）
【００６２】
式（１８）においてＶＸ（ｔ）≒ＶＸ０と近似することにより、次式が得られる。
【００６３】
ｄＶＸ／ｄｔ＝−ＶＸ０／（Ｒｉ×Ｃｉ）  ・・・（１９）
【００６４】
式（１９）に式（１４）を代入すると、次式が得られる。
【００６５】
ｄＶＸ／ｄｔ＝−（ＶＯＵＴ＋Ｒｏｎ×ＩＯＵＴ）／（Ｒｉ×Ｃｉ）  ・・・（２０）
【００６６】
また、逆流防止時間においては、コンデンサＣｉの電荷は充放電されず一定に保たれるので、ｄＶＸ／ｄｔ＝０である。
【００６７】
オン時間、オフ時間、及び逆流防止時間においてそれぞれ計算したｄＶＸ／ｄｔに基づいて、ノードＸにおける電圧ＶＸの時間変化の波形は、図３のように表すことができる。
【００６８】
ノードＸの電圧ＶＸのリップル電圧幅ＶＸＰＰは、オン時間におけるノードＸの電圧ＶＸの時間変化率ｄＶＸ／ｄｔとオン時間の長さｔｏｎとの積（あるいは、オフ時間におけるノードＸの電圧ＶＸの時間変化率ｄＶＸ／ｄｔとオフ時間の長さｔｏｆｆとの積）に等しいので、次式が成り立つ。
【００６９】
ＶＸＰＰ＝ｄＶＸ／ｄｔ×ｔｏｎ  ・・・（２１）
【００７０】
簡単化のために、逆流防止時間がない場合におけるリップル電圧幅ＶＸＰＰを考える。このとき、オン時間の長さｔｏｎは式（５）と全く同様の式で表されるので、式（２１）に式（５）及び式（１７）を代入することで次式が得られる。
【００７１】
ＶＸＰＰ＝（ＶＣＣ−ＶＯＵＴ−Ｒｏｎ×ＩＯＵＴ）／（Ｒｉ×Ｃｉ）×（ＶＯＵＴ＋Ｒｏｎ×ＩＯＵＴ）／ＶＣＣ×１／ｆｓｗ  ・・・（２２）
【００７２】
さらに、式（６）及び式（２２）より、ノードＸの電圧ＶＸのリップル電圧幅ＶＸＰＰは、出力電圧ＶＯＵＴのリップル電圧幅ＶＰＰを用いて、以下のように表される。
【００７３】
ＶＸＰＰ＝１／（Ｒｉ×Ｃｉ）×Ｌ／Ｒｅｓｒ×ＶＰＰ  ・・・（２３）
【００７４】
ノードＸの電圧ＶＸのＡＣ成分はコンデンサＣａｃを介してノードＹへ伝達されるので、リップル電圧信号ＶＲＩＰＯのリップル電圧幅は、電圧ＶＸのリップル電圧幅ＶＸＰＰに、スイッチングレギュレータの出力電圧ＶＯＵＴを抵抗Ｒｆ１，Ｒｆ２で分圧した電圧のリップル電圧幅を加算したものとなる。従って、Ｒｉ×Ｃｉ≪Ｌ／Ｒｅｓｒを満たすように抵抗Ｒｉ及びコンデンサＣｉの値を決定することで、リップル電圧信号ＶＲＩＰＯを、接地電圧ＧＮＤから入力電圧ＶＣＣまでの範囲内で、出力電圧ＶＯＵＴのリップル電圧幅ＶＰＰに対して任意の倍率で増幅することができる。例えば、インダクタＬのインダクタンスが１μＨであり、出力コンデンサＣｏｕｔの直列等価寄生抵抗Ｒｅｓｒが１ｍΩであるとき、抵抗Ｒｉの抵抗値が１ＭΩであり、コンデンサＣｉの容量が１ｐＦであるとすれば、ノードＸの電圧ＶＸのリップル電圧幅ＶＸＰＰは、出力電圧ＶＯＵＴのリップル電圧幅ＶＰＰの１０００倍となる。従って、リップル電圧信号ＶＲＩＰＯのリップル電圧幅は、出力電圧ＶＯＵＴのリップル電圧幅ＶＰＰに対して大幅に増幅できることになる。
【００７５】
従って、高いスイッチング周波数で動作するＰＷＭ制御モードにおいても、リップル電圧信号ＶＲＩＰＯのリップル電圧幅をコンパレータ１１で検出可能な大きさに調整することが可能である。
【００７６】
なお、スイッチ素子Ｓｗ４をオン又はオフするために、スイッチ素子Ｓｗ２の制御信号ＮＤＲＶを用いる代わりに、スイッチ素子Ｓｗ１の制御信号ＰＤＲＶと逆流検出信号ＲＥＶＯの反転信号との論理積を用いてもよく、この場合も制御信号ＮＤＲＶを用いた場合と同様に動作する。
【００７７】
図４は、図１のモード信号生成回路１４の例示的な構成を示す回路図である。図４において、モード信号生成回路１４は、Ｄフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４、ＲＳフリップフロップ回路ＲＳＦＦ、インバータ回路２１，２２，２５，２７、ＡＮＤ回路２３，２６，２８、及びＮＡＮＤ回路２４を含んで構成される。
【００７８】
Ｄフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４は８進カウンタを構成している。Ｄフリップフロップ回路ＦＦ１のクロック入力端子ＣＫには、逆流検出信号ＲＥＶＯが入力される。Ｄフリップフロップ回路ＦＦ１のＤ入力端子Ｄには、Ｄフリップフロップ回路ＦＦ１の反転出力信号ＱＢが入力される。Ｄフリップフロップ回路ＦＦ２のクロック入力端子ＣＫには、Ｄフリップフロップ回路ＦＦ１の反転出力信号ＱＢが入力される。Ｄフリップフロップ回路ＦＦ３のＤ入力端子Ｄには、Ｄフリップフロップ回路ＦＦ３の反転出力信号ＱＢが入力される。Ｄフリップフロップ回路ＦＦ３のクロック入力端子ＣＫには、Ｄフリップフロップ回路ＦＦ２の反転出力信号ＱＢが入力される。Ｄフリップフロップ回路ＦＦ４のＤ入力端子Ｄには、Ｄフリップフロップ回路ＦＦ４の反転出力信号ＱＢが入力される。Ｄフリップフロップ回路ＦＦ４のクロック入力端子ＣＫには、Ｄフリップフロップ回路ＦＦ３の反転出力信号ＱＢが接続される。各Ｄフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４のリセットバー入力端子ＲＢには、ＡＮＤ回路２８の出力信号が入力される。
【００７９】
ＡＮＤ回路２３の第１入力端子には、スイッチ素子Ｓｗ１の制御信号ＰＤＲＶが入力される。ＡＮＤ回路２３の第２入力端子には、比較信号ＣＭＰＯが入力される。ＮＡＮＤ回路２４の第１入力端子には、逆流検出信号ＲＥＶＯをインバータ回路２２により反転した信号が入力される。ＮＡＮＤ回路２４の第２入力端子には、ＡＮＤ回路２３の出力信号が入力される。ＲＳフリップフロップ回路ＲＳＦＦのセット入力端子Ｓには、Ｄフリップフロップ回路ＦＦ４の反転出力信号ＱＢが入力される。ＲＳフリップフロップ回路ＲＳＦＦのリセット入力端子Ｒには、ＮＡＮＤ回路２４の出力信号をインバータ回路２５で反転した信号が入力される。ＡＮＤ回路２６の第１入力端子には、ＲＳフリップフロップ回路ＲＳＦＦの非反転出力信号Ｑが入力される。ＡＮＤ回路２６の第２入力端子には、ＰＷＭモード固定信号ＰＷＭＦＩＸ信号をインバータ回路２１により反転した信号が入力される。ＡＮＤ回路２６の出力信号は、モード信号ＰＦＭとしてモード信号生成回路１４から出力される。ＡＮＤ回路２８の第１入力端子には、モード信号ＰＦＭがインバータ回路２７により反転されて入力される。ＡＮＤ回路２８の第２入力端子には、ＮＡＮＤ回路２４の出力信号が入力される。
【００８０】
次に、図４に示したモード信号生成回路１４の動作について説明する。
【００８１】
ＰＷＭモード固定信号ＰＷＭＦＩＸがハイレベルであるときは、ＡＮＤ回路２６の第２入力端子にはローレベル信号が入力されるので、逆流検出信号ＲＥＶＯ及び比較信号ＣＭＰＯの論理レベルに関係なく、モード信号ＰＦＭはローレベルになる。
【００８２】
ＰＷＭ固定信号ＰＷＭＦＩＸがローレベルであるとき、インバータ２５の出力信号がハイレベルになる場合は、ＲＳフリップフロップ回路ＲＳＦＦがリセットされて、その非反転出力信号Ｑがローレベルになるので、モード信号ＰＦＭはローレベルになる。一方、インバータ２５の出力信号がローレベルになる場合は、ＲＳフリップフロップ回路ＲＳＦＦはリセットされず、その非反転出力信号Ｑはセット入力端子Ｓの論理レベルに等しくなる。ＡＮＤ回路２６の第２入力端子にはハイレベル信号が入力されているので、モード信号ＰＦＭの論理レベルは、ＲＳフリップフロップの非反転出力信号Ｑの論理レベルに等しくなる。Ｄフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４で構成される８進カウンタにおいて、Ｄフリップフロップ回路ＦＦ１のクロック入力端子ＣＫに逆流検出信号ＲＥＶＯの立ち上がりエッジが８回入力されると、Ｄフリップフロップ回路ＦＦ４の反転出力信号ＱＢはハイレベルになる。ＲＳフリップフロップ回路ＲＳＦＦでは、セット入力端子Ｓにハイレベル信号が入力されたとき非反転出力信号Ｑがハイレベルになり、従って、モード信号ＰＦＭがハイレベルになる。ハイレベルのモード信号ＰＦＭはインバータ回路２７により反転され、ＡＮＤ回路２８の第１入力端子にはローレベル信号が入力されるので、ＡＮＤ回路２８の出力信号はローレベルになり、Ｄフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４が全てリセットされる。
【００８３】
図１のスイッチングレギュレータは、ＰＷＭ固定信号ＰＷＭＦＩＸがハイレベルのときは、常にＰＷＭ制御モードで動作するＰＷＭ固定制御を行い、ＰＷＭ固定信号ＰＷＭＦＩＸがローレベルのときは、ＰＦＭ制御モードとＰＷＭ制御モードとの間で自動的に切り換える自動制御を行う。自動制御では、出力電流ＩＯＵＴの大きさに応じて（実際には、逆流検出信号ＲＥＶＯに応じて）、ＰＦＭ制御モードとＰＷＭ制御モードとを自動的に切り換え、モード信号ＰＦＭの論理レベルが切り換わる。モード信号ＰＦＭがハイレベルのときは、スイッチングレギュレータはＰＦＭ制御モードで動作し、ローレベルのときはＰＷＭ制御モードで動作する。
【００８４】
前述のように、モード信号ＰＦＭはコンパレータ１１に入力される。コンパレータ１１は、モード信号ＰＦＭの論理レベルに応じて、コンパレータ１１の消費電流の大きさを切り換える。一般に、コンパレータは、その消費電流が大きいほどその検出遅延時間が小さくなり、高速化される傾向がある。ＰＦＭ制御モードでは、スイッチングレギュレータのスイッチング周波数が小さく、コンパレータ１１には高速性が求められないのに対して、ＰＷＭ制御モードでは、スイッチングレギュレータのスイッチング周波数が高くなり、コンパレータ１１が高速に動作できることが必要となる。従って、モード信号ＰＦＭがハイレベルのときはコンパレータ１１の消費電流を小さくし、ローレベルのときはコンパレータ１１の消費電流を大きくするというように制御することにより、ＰＦＭ制御モードにおけるスイッチングレギュレータの消費電流を小さくすることができ、軽負荷時におけるスイッチングレギュレータの電力変換の効率を高める効果がある。
【００８５】
図５は、図１のスイッチングレギュレータがＰＦＭ制御モードからＰＷＭ制御モードに切り換わるときの動作を示すタイミングチャートである。図５のタイミングチャートは、ＰＷＭモード固定信号ＰＷＭＦＩＸがローレベルの場合（自動制御）において、スイッチングレギュレータの出力電流ＩＯＵＴが軽負荷の状態から高負荷の状態に徐々に増大するときに、ＰＦＭ制御モードからＰＷＭ制御モードに切り換わるまでの各信号の波形を例示的に示す。
【００８６】
図５のタイミングチャートを参照して、図１のスイッチングレギュレータの動作を以下に説明する。
【００８７】
図１において、軽負荷時に逆流検出コンパレータ１３が逆流電流を検出すると、逆流検出信号ＲＥＶＯがハイレベルになり、スイッチ素子Ｓｗ２の制御信号ＮＤＲＶがローレベルになることで、スイッチ素子Ｓｗ２をオフさせる。この動作により、逆流電流がスイッチ素子Ｓｗ２を通して接地電圧ＧＮＤに流れることを防止する。リップル電圧信号ＶＲＩＰＯが、基準電圧ＶＲＥＦ１よりも高い状態から減少して基準電圧ＶＲＥＦ１に等しくなると、比較信号ＣＭＰＯはローレベルからハイレベルに変化する。このとき、スイッチ素子Ｓｗ１の制御信号ＰＤＲＶはハイレベルからローレベルに変化し、インダクタ電流ＩＬが増大し始め、その結果、逆流検出信号ＲＥＶＯはハイレベルからローレベルに変化する。スイッチ素子Ｓｗ１の制御信号ＰＤＲＶがローレベルのとき、リップル電圧信号ＶＲＩＰＯが増大して基準電圧ＶＲＥＦ１より大きくなるので、比較信号ＣＭＰＯはハイレベルからローレベルに変化する。
【００８８】
従って、逆流検出信号ＲＥＶＯがローレベルになると同時に、比較信号ＣＭＰＯ及びスイッチ素子Ｓｗ１の制御信号ＰＤＲＶがハイレベルになることはないので、ＲＳフリップフロップ回路ＲＳＦＦのリセット入力端子Ｒには常にローレベル信号が入力される。このように、ＲＳフリップフロップ回路ＲＳＦＦはリセットされない一方で、逆流検出コンパレータ１３が逆流電流を検出する動作を繰り返すことで、逆流検出信号ＲＥＶＯがハイレベル及びローレベルの間での遷移を繰り返す（すなわち、逆流検出信号ＲＥＶＯの立ち上がりエッジがモード信号生成回路１４に繰り返し入力される）ので、モード信号ＰＦＭはハイレベルを保持し続ける。従って、スイッチングレギュレータはＰＦＭ制御モードで動作する。
【００８９】
図５のように、出力電流ＩＯＵＴが軽負荷の状態から高負荷の状態に徐々に増大していくと、ある時点で、逆流検出コンパレータ１３は逆流電流を検出しなくなる。逆流電流が検出されなければ逆流検出信号ＲＥＶＯはローレベルを保持し続ける。このとき、リップル電圧信号ＶＲＩＰＯが減少して基準電圧ＶＲＥＦ１と等しくなると、比較信号ＣＭＰＯがローレベルからハイレベルになる。次いで、スイッチ素子制御回路１２は制御信号ＰＤＲＶ，ＮＤＲＶをハイレベルからローレベルに変化させ、スイッチ素子Ｓｗ２のオンサイクルからスイッチ素子Ｓｗ１のオンサイクルに切り換える。この過程の中で、比較信号ＣＭＰＯ及び制御信号ＰＤＲＶが同時にハイレベルになる時間が存在し、このとき、ＡＮＤ回路２３の出力信号はハイレベルになる。逆流検出信号ＲＥＶＯがローレベルであり、かつＡＮＤ回路２３の出力信号がハイレベルであるとき、ＮＡＮＤ回路２４はローレベル信号を出力し、次いで、インバータ回路２５はＲＳフリップフロップ回路のリセット入力端子Ｒにハイレベル信号を入力する。リセット入力端子Ｒにハイレベル信号が入力されると、ＲＳフリップフロップ回路の非反転出力信号ＱはローレベルになるのでＡＮＤ回路２６から出力されるモード信号ＰＦＭはローレベルになり、ＰＦＭ制御モードからＰＷＭ制御モードに切り換わる。
【００９０】
一方、ＰＷＭ制御モードからＰＦＭ制御モードに切り換わる場合には、スイッチングレギュレータは以下のように動作する。出力電流ＩＯＵＴが高負荷の状態から軽負荷の状態に徐々に減少すると、逆流検出コンパレータ１３は逆流電流を検出するようになり、逆流検出信号ＲＥＶＯがハイレベルになる。Ｄフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４で構成される８進カウンタにより、逆流検出信号ＲＥＶＯの立ち上がりエッジを８回カウントすると、Ｄフリップフロップ回路ＦＦ４の反転出力信号ＱＢはハイレベルになり、このハイレベルの反転出力信号ＱＢがＲＳフリップフロップ回路ＲＳＦＦのセット入力端子Ｓに入力される。逆流検出信号ＲＥＶＯがハイレベル及びローレベルの間での遷移を繰り返している場合には、前述のように逆流検出信号ＲＥＶＯがローレベルのときにスイッチ素子Ｓｗ１の制御信号ＰＤＲＶと比較信号ＣＭＰＯとが同時にハイレベルになることはないので、ＲＳフリップフロップ回路ＲＳＦＦのリセット入力端子Ｒには常にローレベル信号が入力される。このとき、ＲＳフリップフロップ回路ＲＳＦＦの非反転出力信号Ｑはハイレベルであり、ＡＮＤ回路２６から出力されるモード信号ＰＦＭはハイレベルになり、ＰＷＭ制御モードからＰＦＭ制御モードに切り換わる。
【００９１】
このようにして、自動制御では、スイッチングレギュレータの出力電流ＩＯＵＴの大きさに応じて、ＰＦＭ制御モードとＰＷＭ制御モードとが自動的に切り換わる。ＰＷＭ制御モードからＰＦＭ制御モードに切り換えるときに、Ｄフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４で構成される８進カウンタで逆流検出信号ＲＥＶＯの立ち上がりエッジを８回カウントする理由は、切り換わり電流の付近で、ＰＦＭ制御モードからＰＷＭ制御モードに切り換わった直後にＰＦＭ制御モードに戻り、再びＰＷＭ制御モードになるという動作を繰り返すチャタリング現象を防止するためである。なお、実施例としてカウント数を８回としているものの、カウント数は必ずしも８回である必要はなく、任意のカウント数でも同様の効果が得られる。
【００９２】
図６は、本発明の実施形態の第１の変形例に係るリップル生成回路１５Ａの例示的な構成を示す回路図である。図６で示すように、スイッチ素子Ｓｗ３を入力電圧ＶＣＣの電圧源に接続する代わりに、一定の基準電圧ＶＲＥＦ２の電圧源に接続しても、図２のリップル生成回路１５と同様の効果が得られる。
【００９３】
図７は、本発明の実施形態の第２の変形例に係るリップル生成回路１５Ｂの例示的な構成を示す回路図である。図７のリップル生成回路１５Ｂは、図２のリップル生成回路１５の構成に加えて、出力電圧ＶＯＵＴの端子とノードＹとの間にわたって、抵抗Ｒｆ１と並列にコンデンサＣｓｐを備える。
【００９４】
図２のリップル生成回路１５では、スイッチングレギュレータの出力電流ＩＯＵＴに急峻な変化が生じた場合などに、リップル電圧信号ＶＲＩＰＯに大きな変動が生じたり、それに伴い出力電圧ＶＯＵＴの変動が増大したりする可能性があった。図７のリップル生成回路１５Ｂを用いることで、このような変動を緩和する効果がある。例えば、出力電流ＩＯＵＴが急峻に増加した場合を考える。このとき、出力コンデンサＣｏｕｔから電荷が引き抜かれることで出力電圧ＶＯＵＴが大きくアンダーシュートするので、スイッチングレギュレータは、一時的にデューティ比Ｄを急激に増加させて、入力電圧ＶＣＣからより多くの電流を供給することにより出力電圧ＶＯＵＴの減少分を補い、出力電圧を一定に保とうとする。しかし、式（１３）から分かるように、デューティ比Ｄの急激な増加に伴い、図２のリップル生成回路１５のノードＸの電圧ＶＸは大きく増大するので、その変動がコンデンサＣａｃを介してノードＹに伝わることでリップル電圧信号ＶＲＩＰＯが急激に増大し、リップル電圧信号ＶＲＩＰＯと基準電圧ＶＲＥＦ１との差が増大する。このため、比較信号ＣＭＰＯがハイレベルになるまでにより長い時間がかかり、スイッチングレギュレータのスイッチング周波数が大幅に減少し、入力電圧ＶＣＣから出力コンデンサＣｏｕｔへの電流の供給が少なくなるので、出力電圧ＶＯＵＴのアンダーシュート量を大きくしてしまうことになる。この問題に対して、図７のリップル生成回路１５では、出力電圧ＶＯＵＴのアンダーシュートによる変動を出力電圧ＶＯＵＴの端子からコンデンサＣｓｐを通してノードＹに迅速に伝達することで、リップル電圧信号ＶＲＩＰＯの急激な増大を緩和し、出力電圧ＶＯＵＴの大幅な減少によるアンダーシュート量の増大を防ぐ効果がある。また、スイッチングレギュレータの出力電流ＩＯＵＴが急峻に減少した場合に発生するオーバーシュートに対しても、同様に、その増大を緩和することができる。
【００９５】
図８は、本発明の実施形態の第３の変形例に係るリップル生成回路１５Ｃの例示的な構成を示す回路図である。図８のリップル生成回路１５Ｃは、図６の基準電圧ＶＲＥＦ２及び図７のコンデンサＣｓｐを組み合わせた構成を有する。図８で示すように、スイッチ素子Ｓｗ３を入力電圧ＶＣＣの電圧源に接続する代わりに一定の基準電圧ＶＲＥＦ２の電圧源に接続し、さらに抵抗Ｒｆ１と並列にコンデンサＣｓｐを接続することにより、説明した他の例と同様の効果が得られる。また、図７の変形例と同様に、出力電流ＩＯＵＴの急峻な変化などによりリップル電圧信号ＶＲＩＰＯに発生しうる大きな変動を緩和する効果がある。
【００９６】
以上の説明では、モード信号生成回路１４は、逆流検出信号ＲＥＶＯの立ち上がりエッジをカウントしたが、それに代わって、逆流検出信号ＲＥＶＯの立ち下がりエッジをカウントしてもよい。
【００９７】
また、以上の説明では、モード信号ＰＦＭはコンパレータ１１に入力され、コンパレータ１１の消費電流を制御するために使用されたが、コンパレータ１１だけでなく、スイッチングレギュレータを構成する他の回路（例えばスイッチ素子制御回路１２など）の消費電流を制御しても同様の効果が得られる。
【００９８】
また、以上の説明では、リップル電圧信号ＶＲＩＰＯは、スイッチ素子Ｓｗ１がオンしている時間に増大し、かつ、スイッチ素子Ｓｗ２がオンしている時間に減少する電圧を有していたが、リップル電圧信号ＶＲＩＰＯは他の波形を有してもよい。この場合、コンパレータ１１の入力極性を反転させて、コンパレータ１１から出力される比較信号ＣＭＰＯがハイレベルになったときに、スイッチ素子制御回路１２は、制御信号ＰＤＲＶ，ＮＤＲＶをともにハイレベルにして、スイッチ素子Ｓｗ１をオフし、スイッチ素子Ｓｗ２をオンするように制御される。これにより、リップル電圧信号ＶＲＩＰＯは、スイッチ素子Ｓｗ１がオンしている時間に減少し、かつ、スイッチ素子Ｓｗ２がオンしている時間に増大する電圧を有する。このようなスイッチングレギュレータにおいても、本実施形態と同様の効果が得られる。
【００９９】
以上説明した実施形態に係るスイッチングレギュレータによれば、スイッチ素子制御回路１２から出力される制御信号ＰＤＲＶ，ＮＤＲＶに基づいてリップル電圧信号ＶＲＩＰＯを生成することにより、ＰＷＭ制御モードにおいてコンパレータ１１が検出可能なレベルまでリップル電圧幅を増幅し、なおかつＰＦＭ制御モードにおいて負荷３１の大きさに応じてスイッチング周波数を変化させることができる。
【符号の説明】
【０１００】
１１…コンパレータ、
１２…スイッチ素子制御回路、
１３…逆流検出コンパレータ、
１４…モード信号生成回路、
１５，１５Ａ，１５Ｂ，１５Ｃ…リップル生成回路、
２１，２２，２５，２７…インバータ回路、
２３，２６，２８…ＡＮＤ回路、
２４…ＮＡＮＤ回路、
３１…負荷、
Ｃａｃ，Ｃｉ，Ｃｓｐ…コンデンサ、
Ｃｏｕｔ…出力コンデンサ、
ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４…Ｄフリップフロップ回路、
Ｌ…インダクタ、
Ｒｆ１，Ｒｆ２，Ｒｉ…抵抗、
ＲＳＦＦ…ＲＳフリップフロップ回路、
Ｓｗ１，Ｓｗ２，Ｓｗ３，Ｓｗ４…スイッチ素子、
ＶＲＥＦ１，ＶＲＥＦ２…基準電圧。
【先行技術文献】
【特許文献】
【０１０１】
【特許文献１】特開２００１−３３２９７４号公報
【特許文献２】米国特許出願公開第２０１０／００１９７４９Ａ１号明細書
【図１】
2013192422.tif 000005
【図２】
2013192422.tif 000006
【図３】
2013192422.tif 000007
【図４】
2013192422.tif 000008
【図５】
2013192422.tif 000009
【図６】
2013192422.tif 000010
【図７】
2013192422.tif 000011
【図８】
2013192422.tif 000012
【図９】
2013192422.tif 000013
【図１０】
2013192422.tif 000014