(57)【要約】【課題】電力増幅器で発生している歪成分を十分に低減することができる歪補償回路を得ることを目的とする。【解決手段】遅延素子５により遅延された入力信号と減衰器６の出力信号との振幅差を検出することで、電力増幅器３における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を出力する振幅差検出器７を設け、遅延補償回路８が、振幅差検出器７から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器２に出力する。【選択図】図１
2013223227.tif 000002
【特許請求の範囲】
【請求項１】
制御信号が示す利得で入力信号を増幅する可変利得増幅器と、
上記可変利得増幅器により増幅された信号を増幅する電力増幅器と、
上記入力信号と上記電力増幅器により増幅された信号を比較して、上記電力増幅器における非線形特性の利得偏差で生じている歪成分を検出し、上記歪成分を解消する利得を示す制御信号を出力する歪成分検出手段と、
上記歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を上記可変利得増幅器に出力する遅延補償回路と
を備えた歪補償回路。
【請求項２】
遅延補償回路は、可変利得増幅器、電力増幅器、歪成分検出手段及び上記遅延補償回路で生じる遅延時間だけ、上記歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施することを特徴とする請求項１記載の歪補償回路。
【請求項３】
制御信号が示す移相量だけ入力信号の位相を変える移相器と、
上記移相器の出力信号を増幅する電力増幅器と、
上記入力信号と上記電力増幅器により増幅された信号を比較して、上記電力増幅器における非線形特性の位相偏差で生じている歪成分を検出し、上記歪成分を解消する移相量を示す制御信号を出力する歪成分検出手段と、
上記歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を上記移相器に出力する遅延補償回路と
を備えた歪補償回路。
【請求項４】
遅延補償回路は、移相器、電力増幅器、歪成分検出手段及び上記遅延補償回路で生じる遅延時間だけ、上記歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施することを特徴とする請求項３記載の歪補償回路。
【請求項５】
第１の制御信号が示す利得で入力信号を増幅する可変利得増幅器と、
第２の制御信号が示す移相量だけ、上記可変利得増幅器により増幅された信号の位相を変える移相器と、
上記移相器の出力信号を増幅する電力増幅器と、
上記入力信号と上記電力増幅器により増幅された信号を比較して、上記電力増幅器における非線形特性の利得偏差で生じている歪成分を検出し、上記歪成分を解消する利得を示す第１の制御信号を出力する第１の歪成分検出手段と、
上記入力信号と上記電力増幅器により増幅された信号を比較して、上記電力増幅器における非線形特性の位相偏差で生じている歪成分を検出し、上記歪成分を解消する移相量を示す第２の制御信号を出力する第２の歪成分検出手段と、
上記第１の歪成分検出手段から出力された第１の制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の第１の制御信号を上記可変利得増幅器に出力する第１の遅延補償回路と、
上記第２の歪成分検出手段から出力された第２の制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の第２の制御信号を上記移相器に出力する第２の遅延補償回路と
を備えた歪補償回路。
【請求項６】
第１の遅延補償回路は、可変利得増幅器、移相器、電力増幅器、第１の歪成分検出手段及び上記第１の遅延補償回路で生じる遅延時間だけ、上記第１の歪成分検出手段から出力された第１の制御信号の位相を進める遅延補償処理を実施し、
第２の遅延補償回路は、上記移相器、上記電力増幅器、第２の歪成分検出手段及び上記第２の遅延補償回路で生じる遅延時間だけ、上記第２の歪成分検出手段から出力された第２の制御信号の位相を進める遅延補償処理を実施する
ことを特徴とする請求項５記載の歪補償回路。
【請求項７】
遅延補償回路は、
第１の入力端子から歪成分検出手段より出力された制御信号を入力し、上記制御信号と第２の入力端子から入力された信号との差分を増幅し、出力端子から増幅後の信号を遅延補償処理後の制御信号として出力する差動増幅器と、
一端が上記差動増幅器の出力端子と接続され、他端が上記差動増幅器の第２の入力端子と接続されている抵抗と、
一端が上記抵抗の他端と接続され、他端が基準電位と接続されているキャパシタとから構成されている
ことを特徴とする請求項１から請求項６のうちのいずれか１項記載の歪補償回路。
【請求項８】
遅延補償回路は、
第１の入力端子から歪成分検出手段より出力された制御信号を入力し、上記制御信号と第２の入力端子から入力された信号との差分を増幅し、出力端子から増幅後の信号を遅延補償処理後の制御信号として出力する差動増幅器と、
一端が上記差動増幅器の出力端子と接続されている第１の抵抗と、
一端が上記第１の抵抗の他端と接続され、他端が上記差動増幅器の第２の入力端子と接続されているインダクタと、
一端が上記インダクタの他端と接続され、他端が基準電位と接続されている第２の抵抗とから構成されている
ことを特徴とする請求項１から請求項６のうちのいずれか１項記載の歪補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力増幅器で発生する歪成分を改善する歪補償回路に関するものである。
【背景技術】
【０００２】
図９は以下の特許文献１に開示されている従来の歪補償回路を示す構成図である。
以下、図９の歪補償回路の動作を説明するが、ここでは、説明の簡単化のため、電力増幅器１０４において、非線形特性による位相偏差が発生しないものと仮定する。
入力端子１０１から入力された信号（例えば、変調波信号）は可変利得増幅器１０２及び遅延素子１０６に入力される。
可変利得増幅器１０２の制御端子には、後述する振幅差検出器１０８から出力された制御信号が入力され、移相器１０３の制御端子には、後述する位相差検出器１０９から出力された制御信号が入力される。
【０００３】
可変利得増幅器１０２は、振幅差検出器１０８から出力された制御信号が示す利得で入力信号を増幅し（可変利得増幅器１０２の利得は制御信号に応じて動的に変化する）、増幅後の信号を移相器１０３に出力する。
移相器１０３は、可変利得増幅器１０２から増幅後の信号を受けると、位相差検出器１０９から出力された制御信号が示す移相量だけ入力信号の位相を変える（移相器１０３の通過位相は制御信号に応じて動的に変化する）。
ただし、非線形特性による位相偏差が発生しないと仮定しているため、後述するように移相器１０３に対する制御信号が変化しない。このため、移相器１０３の通過位相が変化しないので、移相器１０３の入力信号と出力信号の位相は同じである。
【０００４】
電力増幅器１０４は、移相器１０３の出力信号を増幅し、増幅後の信号を出力端子１０５に出力するが、電力増幅器１０４における非線形特性の利得偏差によって歪成分が生じるため、歪成分を含む信号が出力端子１０５に出力される。
減衰器１０７は、電力増幅器１０４による増幅後の信号を所定のレベルだけ減衰し、減衰後の信号を振幅差検出器１０８及び位相差検出器１０９に出力する。
【０００５】
遅延素子１０６は、入力端子１０１から入力された信号を所定時間だけ遅延してから、入力信号を振幅差検出器１０８及び位相差検出器１０９に出力する。
遅延素子１０６での遅延時間は、可変利得増幅器１０２、移相器１０３、電力増幅器１０４及び減衰器１０７で生じる遅延時間の合計値となるように設定されている。
【０００６】
位相差検出器１０９は、遅延素子１０６により遅延された入力信号と減衰器１０７の出力信号との位相差を検出することで、電力増幅器１０４における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号を移相器１０３に出力する。
ただし、ここでは、電力増幅器１０４における非線形特性の位相偏差が発生しないと仮定しているため、位相差検出器１０９で検出される位相差は零である。
このため、位相差検出器１０９から出力される制御信号が示す移相量は一定値となり、移相器１０３の入力信号と出力信号の位相は同じである。
【０００７】
振幅差検出器１０８は、遅延素子１０６により遅延された入力信号と減衰器１０７の出力信号との振幅差を検出することで、電力増幅器１０４における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を可変利得増幅器１０２に出力する。
これにより、可変利得増幅１０２では、電力増幅器１０４における非線形特性の利得偏差を補償するように動作するため、電力増幅器１０４で発生している歪成分を低減する歪抑制効果を得ることができる。
【０００８】
ただし、可変利得増幅器１０２、移相器１０３、電力増幅器１０４、減衰器１０７及び振幅差検出器１０８などのアナログ回路で処理に伴う遅延が発生するため、可変利得増幅器１０２に対する入力信号の入力タイミングと、制御信号の入力タイミングとの間にずれが生じる。
このため、電力増幅器１０４で利得偏差が生じるタイミングと、可変利得増幅器１０２を制御するタイミングに誤差が生じる。
図１０は可変利得増幅器１０２の入力信号と制御信号の関係を示す説明図であり、入力信号の入力タイミングと、制御信号の入力タイミングとの間にずれが生じていることを示している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−３５３７４４号公報（段落番号［０００４］）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来の歪補償回路は以上のように構成されているので、可変利得増幅器１０２、移相器１０３、電力増幅器１０４、減衰器１０７及び振幅差検出器１０８などのアナログ回路で処理に伴う遅延が発生しない理想的な回路であれば、電力増幅器１０４で発生している歪成分を十分に低減することができる。しかし、アナログ回路で処理に伴う遅延が発生する場合、電力増幅器１０４で利得偏差が生じるタイミングと、可変利得増幅器１０２を制御するタイミングに誤差が生じるため、電力増幅器１０４における非線形特性の利得偏差を正しく補償することができず、歪抑圧効果が低減してしまう課題があった。
【００１１】
この発明は上記のような課題を解決するためになされたもので、電力増幅器で発生している歪成分を十分に低減することができる歪補償回路を得ることを目的とする。
【課題を解決するための手段】
【００１２】
この発明に係る歪補償回路は、制御信号が示す利得で入力信号を増幅する可変利得増幅器と、可変利得増幅器により増幅された信号を増幅する電力増幅器と、入力信号と電力増幅器により増幅された信号を比較して、電力増幅器における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を出力する歪成分検出手段とを設け、遅延補償回路が、歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器に出力するようにしたものである。
【発明の効果】
【００１３】
この発明によれば、入力信号と電力増幅器により増幅された信号を比較して、電力増幅器における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を出力する歪成分検出手段を設け、遅延補償回路が、歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器に出力するように構成したので、電力増幅器で発生している歪成分を十分に低減することができる効果がある。
【図面の簡単な説明】
【００１４】
【図１】この発明の実施の形態１による歪補償回路を示す構成図である。
【図２】この発明の実施の形態１による歪補償回路の遅延補償回路８を示す構成図である。
【図３】この発明の実施の形態１による歪補償回路の遅延補償回路８を示す構成図である。
【図４】遅延補償回路８の位相特性の一例を示す説明図である。
【図５】遅延補償回路８の入出力信号波形の一例を示す説明図である。
【図６】可変利得増幅器２の入力信号と制御信号の関係を示す説明図である。
【図７】この発明の実施の形態２よる歪補償回路を示す構成図である。
【図８】この発明の実施の形態３による歪補償回路を示す構成図である。
【図９】特許文献１に開示されている従来の歪補償回路を示す構成図である。
【図１０】可変利得増幅器１０２の入力信号と制御信号の関係を示す説明図である。
【発明を実施するための形態】
【００１５】
実施の形態１．
図１はこの発明の実施の形態１による歪補償回路を示す構成図である。
図１において、入力端子１は例えば変調波信号などの信号を入力する端子である。
可変利得増幅器２は後述する遅延補償回路８から出力された制御信号が示す利得で、入力端子１から入力された信号を増幅し（可変利得増幅器２の利得は制御信号に応じて動的に変化する）、増幅後の信号を電力増幅器３に出力する。
電力増幅器３は可変利得増幅器２により増幅された信号を増幅し、増幅後の信号を出力端子４に出力する。
出力端子４は電力増幅器３により増幅された信号を出力する端子である。
【００１６】
遅延素子５は入力端子１から入力された信号を所定時間だけ遅延してから、入力信号を振幅差検出器７に出力する。
遅延素子５での遅延時間は、可変利得増幅器２、電力増幅器３及び減衰器６で生じる遅延時間の合計値となるように設定されている。
減衰器６は電力増幅器３による増幅後の信号を所定のレベルだけ減衰し、減衰後の信号を振幅差検出器７に出力する。
振幅差検出器７は遅延素子５により遅延された入力信号と減衰器６の出力信号との振幅差を検出することで、電力増幅器３における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を遅延補償回路８に出力する。
なお、遅延素子５、減衰器６及び振幅差検出器７から歪成分検出手段が構成されている。
【００１７】
遅延補償回路８は可変利得増幅器２、電力増幅器３、減衰器６、振幅差検出器７及び遅延補償回路８の処理に伴う遅延時間だけ、振幅差検出器７から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器２の制御端子に出力する。
【００１８】
図２はこの発明の実施の形態１による歪補償回路の遅延補償回路８を示す構成図である。
図２において、差動増幅器１１は第１の入力端子から振幅差検出器７より出力された制御信号を入力し、その制御信号と第２の入力端子から入力された信号との差分を増幅し、出力端子から増幅後の信号を遅延補償処理後の制御信号として出力する。
抵抗１２は一端が差動増幅器１１の出力端子と接続され、他端が差動増幅器１１の第２の入力端子と接続されている。
キャパシタ１３は一端が抵抗１２の他端と接続され、他端が基準電位（グランド）と接続されている。
【００１９】
図２では、遅延補償回路８が、差動増幅器１１、抵抗１２及びキャパシタ１３から構成されている例を示しているが、図３のように構成されていてもよい。
即ち、差動増幅器２１は第１の入力端子から振幅差検出器７より出力された制御信号を入力し、その制御信号と第２の入力端子から入力された信号との差分を増幅し、出力端子から増幅後の信号を遅延補償処理後の制御信号として出力する。
抵抗２２は一端が差動増幅器２１の出力端子と接続されている第１の抵抗である。
インダクタ２３は一端が抵抗２２の他端と接続され、他端が差動増幅器２１の第２の入力端子と接続されている。
抵抗２４は一端がインダクタ２３の他端と接続され、他端が基準電位（グランド）と接続されている第２の抵抗である。
【００２０】
次に動作について説明する。
ここでは、説明の簡単化のため、電力増幅器３において、非線形特性による位相偏差が発生せずに、非線形特性の利得偏差だけが発生するものと仮定する。
入力端子１から入力された信号（例えば、変調波信号）は可変利得増幅器２及び遅延素子５に入力される。
可変利得増幅器２の制御端子には、後述する遅延補償回路８から出力された遅延補償処理後の制御信号が入力される。
【００２１】
可変利得増幅器２は、遅延補償回路８から出力された遅延補償処理後の制御信号が示す利得で入力信号を増幅し（可変利得増幅器２の利得は制御信号に応じて動的に変化する）、増幅後の信号を電力増幅器３に出力する。
電力増幅器３は、可変利得増幅器２による増幅後の信号を受けると、その信号を増幅し、増幅後の信号を出力端子４に出力するが、電力増幅器３における非線形特性の利得偏差によって歪成分が生じるため、歪成分を含む信号が出力端子４に出力される。
減衰器６は、電力増幅器３による増幅後の信号を所定のレベルだけ減衰し、減衰後の信号を振幅差検出器７に出力する。
【００２２】
遅延素子５は、入力端子１から入力された信号を所定時間だけ遅延してから、入力信号を振幅差検出器７に出力する。
遅延素子５での遅延時間は、可変利得増幅器２、電力増幅器３及び減衰器６で生じる遅延時間の合計値となるように設定されている。
振幅差検出器７は、遅延素子５により遅延された入力信号と減衰器６の出力信号との振幅差を検出することで、電力増幅器３における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を遅延補償回路８に出力する。
【００２３】
遅延補償回路８は、可変利得増幅器２に対する入力信号の入力タイミングと、制御信号の入力タイミングとの間のずれを補償するため、可変利得増幅器２、電力増幅器３、減衰器６、振幅差検出器７及び遅延補償回路８の処理に伴う遅延時間だけ、振幅差検出器７から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器２の制御端子に出力する。
ここで、図４は遅延補償回路８の位相特性の一例を示す説明図である。
図４の横軸は周波数、縦軸は通過位相を示している。
図４から明らかなように、周波数の増加に対して、位相が増加するため、位相進み効果が得られる。
図５は遅延補償回路８の入出力信号波形の一例を示す説明図であり、図５は遅延補償回路８の位相進み効果によって、遅延補償回路８の入力信号に対して出力信号が進んでいる様子を示している。
【００２４】
振幅差検出器７から出力された制御信号は、遅延補償回路８によってタイミングが進められてから、可変利得増幅器２の制御端子に入力される。
図６は可変利得増幅器２の入力信号と制御信号の関係を示す説明図である。
図６から明らかなように、可変利得増幅器２、電力増幅器３、減衰器６、振幅差検出器７及び遅延補償回路８の処理に伴う遅延時間が短縮されて、入力信号と制御信号のタイミング誤差が小さくなっている。このため、可変利得増幅器２の制御端子に入力される制御信号は、ほぼ遅延がない理想的な制御信号になっている。
【００２５】
以上で明らかなように、この実施の形態１によれば、遅延素子５により遅延された入力信号と減衰器６の出力信号との振幅差を検出することで、電力増幅器３における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を出力する振幅差検出器７を設け、遅延補償回路８が、振幅差検出器７から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器２に出力するように構成したので、電力増幅器３で発生している歪成分を十分に低減することができる効果を奏する。
【００２６】
なお、この実施の形態１では、振幅差検出器７がアナログ回路で構成されているものを想定しているが、ディジタル回路で構成されていてもよく、同様の効果を奏することができる。
【００２７】
実施の形態２．
図７はこの発明の実施の形態２による歪補償回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
移相器３１は後述する遅延補償回路３３から出力された制御信号が示す移相量だけ、入力端子１から入力された信号の位相を変える（移相器３１の通過位相は制御信号に応じて動的に変化する）。
【００２８】
位相差検出器３２は遅延素子５により遅延された入力信号と減衰器６の出力信号との位相差を検出することで、電力増幅器３における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号を遅延補償回路３３に出力する。
なお、遅延素子５、減衰器６及び位相差検出器３２から歪成分検出手段が構成されている。
【００２９】
遅延補償回路３３は移相器３１、電力増幅器３、減衰器６、位相差検出器３２及び遅延補償回路３３の処理に伴う遅延時間だけ、位相差検出器３２から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を移相器３１の制御端子に出力する。
なお、遅延補償回路３３は、図１の遅延補償回路８と同様に、図２又は図３のように構成されている。
【００３０】
次に動作について説明する。
ここでは、説明の簡単化のため、電力増幅器３において、非線形特性による利得偏差が発生せずに、非線形特性の位相偏差だけが発生するものと仮定する。
入力端子１から入力された信号（例えば、変調波信号）は移相器３１及び遅延素子５に入力される。
移相器３１の制御端子には、後述する遅延補償回路３３から出力された遅延補償処理後の制御信号が入力される。
【００３１】
移相器３１は、遅延補償回路３３から出力された制御信号が示す移相量だけ、入力端子１から入力された信号の位相を変える（移相器３１の通過位相は制御信号に応じて動的に変化する）。
電力増幅器３は、移相器３１の出力信号を受けると、その信号を増幅し、増幅後の信号を出力端子４に出力するが、電力増幅器３における非線形特性の位相偏差によって歪成分が生じるため、歪成分を含む信号が出力端子４に出力される。
減衰器６は、電力増幅器３による増幅後の信号を所定のレベルだけ減衰し、減衰後の信号を位相差検出器３２に出力する。
【００３２】
遅延素子５は、入力端子１から入力された信号を所定時間だけ遅延してから、入力信号を位相差検出器３２に出力する。
遅延素子５での遅延時間は、移相器３１、電力増幅器３及び減衰器６で生じる遅延時間の合計値となるように設定されている。
位相差検出器３２は、遅延素子５により遅延された入力信号と減衰器６の出力信号との位相差を検出することで、電力増幅器３における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号を遅延補償回路３３に出力する。
【００３３】
遅延補償回路３３は、移相器３１に対する入力信号の入力タイミングと、制御信号の入力タイミングとの間のずれを補償するため、移相器３１、電力増幅器３、減衰器６、位相差検出器３２及び遅延補償回路３３の処理に伴う遅延時間だけ、位相差検出器３２から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を移相器３１の制御端子に出力する。
遅延補償回路３３による位相進み効果は、図１の遅延補償回路８による位相進み効果と同様である。
【００３４】
位相差検出器３２から出力された制御信号は、遅延補償回路３３によってタイミングが進められてから、移相器３１の制御端子に入力される。
この実施の形態２の場合も、上記実施の形態１と同様に、移相器３１、電力増幅器３、減衰器６、位相差検出器３２及び遅延補償回路３３の処理に伴う遅延時間が短縮されて、入力信号と制御信号のタイミング誤差が小さくなっている（図６を参照）。
このため、移相器３１の制御端子に入力される制御信号は、ほぼ遅延がない理想的な制御信号になっている。
【００３５】
以上で明らかなように、この実施の形態２によれば、遅延素子５により遅延された入力信号と減衰器６の出力信号との位相差を検出することで、電力増幅器３における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号を出力する位相差検出器３２を設け、遅延補償回路３３が、位相差検出器３２から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を移相器３１に出力するように構成したので、電力増幅器３で発生している歪成分を十分に低減することができる効果を奏する。
【００３６】
なお、この実施の形態１では、位相差検出器３２がアナログ回路で構成されているものを想定しているが、ディジタル回路で構成されていてもよく、同様の効果を奏することができる。
【００３７】
実施の形態３．
上記実施の形態１では、電力増幅器３における非線形特性の利得偏差を補償し、上記実施の形態２では、電力増幅器３における非線形特性の位相偏差を補償するものを示したが、この実施の形態３では、電力増幅器３における非線形特性の利得偏差及び位相偏差の双方を補償するものを説明する。
図８はこの発明の実施の形態３による歪補償回路を示す構成図であり、図において、図１及び図２と同一符号は同一または相当部分を示すので説明を省略する。
ただし、この実施の形態３では、振幅差検出器７が第１の歪成分検出手段を構成し、位相差検出器３２が第２の歪成分検出手段を構成している。
また、遅延補償回路８が第１の遅延補償回路を構成し、遅延補償回路３３が第２の遅延補償回路を構成している。
【００３８】
次に動作について説明する。
入力端子１から入力された信号（例えば、変調波信号）は可変利得増幅器２及び遅延素子５に入力される。
可変利得増幅器２の制御端子には、遅延補償回路８から出力された遅延補償処理後の制御信号が入力され、移相器３１の制御端子には、遅延補償回路３３から出力された遅延補償処理後の制御信号が入力される。
【００３９】
可変利得増幅器２は、遅延補償回路８から出力された遅延補償処理後の制御信号が示す利得で入力信号を増幅し、増幅後の信号を移相器３１に出力する。
移相器３１は、遅延補償回路３３から出力された制御信号が示す移相量だけ、可変利得増幅器２による増幅後の信号の位相を変える。
電力増幅器３は、移相器３１の出力信号を受けると、その信号を増幅し、増幅後の信号を出力端子４に出力するが、電力増幅器３における非線形特性の利得偏差及び位相偏差によって歪成分が生じるため、利得偏差の歪成分と位相偏差の歪成分を含む信号が出力端子４に出力される。
減衰器６は、電力増幅器３による増幅後の信号を所定のレベルだけ減衰し、減衰後の信号を振幅差検出器７及び位相差検出器３２に出力する。
【００４０】
遅延素子５は、入力端子１から入力された信号を所定時間だけ遅延してから、入力信号を振幅差検出器７及び位相差検出器３２に出力する。
遅延素子５での遅延時間は、可変利得増幅器２、移相器３１、電力増幅器３及び減衰器６で生じる遅延時間の合計値となるように設定されている。
【００４１】
振幅差検出器７は、遅延素子５により遅延された入力信号と減衰器６の出力信号との振幅差を検出することで、電力増幅器３における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号（第１の制御信号）を遅延補償回路８に出力する。
位相差検出器３２は、遅延素子５により遅延された入力信号と減衰器６の出力信号との位相差を検出することで、電力増幅器３における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号（第２の制御信号）を遅延補償回路３３に出力する。
【００４２】
遅延補償回路８は、可変利得増幅器２に対する入力信号の入力タイミングと、制御信号の入力タイミングとの間のずれを補償するため、可変利得増幅器２、移相器３１、電力増幅器３、減衰器６、振幅差検出器７及び遅延補償回路８の処理に伴う遅延時間だけ、振幅差検出器７から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器２の制御端子に出力する。
【００４３】
遅延補償回路３３は、移相器３１に対する入力信号の入力タイミングと、制御信号の入力タイミングとの間のずれを補償するため、移相器３１、電力増幅器３、減衰器６、位相差検出器３２及び遅延補償回路３３の処理に伴う遅延時間だけ、位相差検出器３２から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を移相器３１の制御端子に出力する。
【００４４】
振幅差検出器７から出力された制御信号は、遅延補償回路８によってタイミングが進められてから、可変利得増幅器２の制御端子に入力される。
これにより、上記実施の形態１と同様に、可変利得増幅器２、移相器３１、電力増幅器３、減衰器６、振幅差検出器７及び遅延補償回路８の処理に伴う遅延時間が短縮されて、入力信号と制御信号のタイミング誤差が小さくなっている。このため、可変利得増幅器２の制御端子に入力される制御信号は、ほぼ遅延がない理想的な制御信号になっている。
【００４５】
位相差検出器３２から出力された制御信号は、遅延補償回路３３によってタイミングが進められてから、移相器３１の制御端子に入力される。
これにより、この実施の形態２と同様に、移相器３１、電力増幅器３、減衰器６、位相差検出器３２及び遅延補償回路３３の処理に伴う遅延時間が短縮されて、入力信号と制御信号のタイミング誤差が小さくなっている。
このため、移相器３１の制御端子に入力される制御信号は、ほぼ遅延がない理想的な制御信号になっている。
【００４６】
以上で明らかなように、この実施の形態３によれば、遅延素子５により遅延された入力信号と減衰器６の出力信号との振幅差を検出することで、電力増幅器３における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を出力する振幅差検出器７と、遅延素子５により遅延された入力信号と減衰器６の出力信号との位相差を検出することで、電力増幅器３における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号を出力する位相差検出器３２とを設け、遅延補償回路８が、振幅差検出器７から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器２に出力し、遅延補償回路３３が、位相差検出器３２から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を移相器３１に出力するように構成したので、電力増幅器３で発生している歪成分を十分に低減することができる効果を奏する。
【００４７】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００４８】
１  入力端子、２  可変利得増幅器、３  電力増幅器、４  出力端子、５  遅延素子（歪成分検出手段）、６  減衰器（歪成分検出手段）、７  振幅差検出器（歪成分検出手段）、８  遅延補償回路、１１  差動増幅器、１２  抵抗、１３  キャパシタ、２１  差動増幅器、２２  抵抗（第１の抵抗）、２３  インダクタ、２４  抵抗（第２の抵抗）、３１  移相器、３２  位相差検出器（歪成分検出手段）、３３  遅延補償回路、１０１  入力端子、１０２  可変利得増幅器、１０３  移相器、１０４  電力増幅器、１０５  出力端子、１０６  遅延素子、１０７  減衰器、１０８  振幅差検出器、１０９  位相差検出器。
【図１】
2013223227.tif 000003
【図２】
2013223227.tif 000004
【図３】
2013223227.tif 000005
【図４】
2013223227.tif 000006
【図５】
2013223227.tif 000007
【図６】
2013223227.tif 000008
【図７】
2013223227.tif 000009
【図８】
2013223227.tif 000010
【図９】
2013223227.tif 000011
【図１０】
2013223227.tif 000012