(57)【要約】【課題】最適なタイミングで電力供給を制御できる電源の制御装置を提供する。【解決手段】二次電池１１Ａ，１１Ｂ及びこれに直列に接続されたリレー１２Ａ，１２Ｂを含む直列回路が複数並列に接続された電源装置１に対し、前記リレーのＯＮ／ＯＦＦタイミングを制御する電源の制御装置において、前記各リレーのＯＮ／ＯＦＦタイミングに時間差を設定する制御手段２を備える。【選択図】  図２
2013118800.tif 000002
【特許請求の範囲】
【請求項１】
二次電池と、当該二次電池に直列に接続されたリレーとを含む直列回路を複数並列に接続した電源に対し、前記複数のリレーのＯＮ／ＯＦＦを制御する電源の制御装置において、
前記複数のリレーをＯＮ／ＯＦＦする際に、各リレーをＯＮ／ＯＦＦするタイミングに時間差を設定する制御手段を備える電源の制御装置。
【請求項２】
前記二次電池の劣化度を検出する検出手段をさらに備え、
前記制御手段は、前記検出手段により検出された劣化度に応じて、前記各リレーをＯＮ／ＯＦＦするタイミングの時間差を設定する請求項１に記載の電源の制御装置。
【請求項３】
前記複数のリレーが同時にＯＮ／ＯＦＦしたときのサージ電流波形と、当該サージ電流波形の電流振幅値が予め定められた所定値以下となる前記リレーのＯＮ／ＯＦＦタイミングの時間差との関係を表すマップとしての制御マップを記憶する記憶手段を備え、
前記制御手段は、前記劣化度に基づき前記複数のリレーが同時にＯＮしたときのサージ電流波形を算出し、当該算出したサージ電流波形に基づいて前記制御マップを参照して、前記各リレーをＯＮ／ＯＦＦするタイミングに時間差を設定する請求項２に記載の電源の制御装置。
【請求項４】
前記制御手段は、前記劣化度に基づき前記各リレーがＯＮしたときの各直列回路に発生するサージ電流波形を算出するとともに、当該算出した各直列回路のサージ電流波形を重畳した合成波形を算出し、当該合成波形の電流振幅値が予め定められた所定の電流値以下となるように前記各リレーをＯＮ／ＯＦＦするタイミングに時間差を設定する請求項２に記載の電源の制御装置。
【請求項５】
前記制御手段は、前記劣化度に基づいて前記各リレーをＯＮしたときの各直列回路に発生するサージ電流波形を算出し、前記サージ電流波形の電流値が小さい直列回路のリレーのＯＮタイミングを、前記サージ電流波形の電流値が大きい直列回路のリレーに対して遅延させる請求項２〜４のいずれか一項に記載の電源の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源の制御装置に関するものである。
【背景技術】
【０００２】
電源と負荷との間の電力をスイッチングするためのスイッチング回路において、並列接続されたリレーの一方をＯＮしたのち、サージ電流が安定する遅延時間をおいて他方のリレーをＯＮするものが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０００−５１３５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで近年、複数の二次電池を並列接続し、たとえば施設や家庭用の電装負荷（以下単に負荷ともいう）に電力を供給する電源として用いることが検討されている。このような電源においては、たとえばメンテナンスや各二次電池の状態（たとえば開放電圧）を検出するために、各二次電池をそれぞれ個別に電気的に切断可能とする必要がある。このため上記のような電源においては、各二次電池のそれぞれに直列に接続したリレーを設け、各二次電池をそれぞれ対応するリレーを介して並列に接続することが考えられている。
【０００５】
しかしながら、上記のようにそれぞれリレーを介して複数の二次電池を並列接続して電源にした場合には、各二次電池に接続された複数のリレーを同時にオンすると、電源の出力には、各リレーに発生するサージ電流が重畳された電流が流れ、電源の出力電流が過大となるおそれがある。これを解決するために、上記従来技術のように、各二次電池の出力に並列接続された二つのリレーを設け、並列接続されたリレーの一方をＯＮしたのち、サージ電流が安定する遅延時間をおいて他方のリレーをＯＮすることが考えられるが、各二次電池に対して二つのリレーを設けなければならずコストが増加するという問題があった。
【０００６】
本発明が解決しようとする課題は、コストの増加を抑制しながらサージ電流による過電流を防止できる電源の制御装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、二次電池と当該二次電池に直列に接続されたリレーとを含む直列回路を複数並列に接続した電源に対し、複数のリレーをＯＮ／ＯＦＦする際に、各リレーのＯＮ／ＯＦＦタイミングに時間差を設定することによって、上記課題を解決する。
【発明の効果】
【０００８】
本発明のように、各リレーのＯＮ／ＯＦＦタイミングに時間差を設定することで、サージ電流による過電流を防止するために別途リレー等を設けることなくコストの増加を抑制しながら、サージ電流による過電流を抑制しつつ短時間で電力供給を切り換えることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施の形態を適用した電力供給システムを示すブロック図である。
【図２】本発明の一実施の形態に係る電源の制御装置を示すブロック図である。
【図３】図２の電源の制御装置の動作を示すフローチャートである。
【図４】図２のステップＳ３０６にて用いる制御マップの一例を示す図である。
【図５】本発明の他の実施の形態に係る電源の制御装置の動作を示すフローチャートである。
【図６】本発明のさらに他の実施の形態に係る電源の制御装置の動作を示すフローチャートである。
【図７】本発明の実施例の効果を示すグラフである。
【図８】本発明の実施例の効果を示すグラフである。
【図９】本発明のさらに他の実施の形態に係る電源の制御装置の動作を示すフローチャートである。
【図１０】本発明の実施例の効果を示すグラフである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。本発明の一実施の形態に係る電源の制御装置は、二次電池及びこれに直列に接続されたリレーからなる複数の直列回路が並列に接続された電源（以下、電源装置ともいう）に適用して好ましいものである。その電源装置に適用した一例を図１に示す。
【００１１】
図１において、１は電源装置であり、２つの電池パック１Ａ，１Ｂがそれぞれリレー１２Ａ，１２Ｂ及び電力線１５Ａ，１５Ｂを介して並列接続され、出力線としての電力線１５から電力を出力する。なお、本例では２つの電池パック１Ａ，１Ｂが並列に接続された例を示すが、３つ以上の電池パックを並列に接続した電源装置１であってもよい。３は、電源装置１の電力線１５からの出力電力を、後述する電力制御装置２を介して供給される電力により駆動する電力負荷であり、たとえば電気自動車の駆動用モータなどを例示できる。２は、本例に係る電力制御装置であり、電源装置１から供給される電力をたとえば所定の電圧等に変換して負荷３へ供給するとともに電源装置１の電池パック１Ａ，１Ｂの各リレー１２Ａ，１２Ｂを制御信号線１４Ａ，１４Ｂを介してＯＮ／ＯＦＦ制御する。
【００１２】
なお、電池パック１Ａ，１Ｂの各二次電池１１Ａ，１１Ｂは、負荷３に対して放電したり、あるいは負荷３からの回生電力又は図示しない他の電源によって充電したりするが、各電池パック１Ａ，１Ｂの二次電池１１Ａ，１１Ｂの電池容量が均等でないと過充電又は過放電が生じ、二次電池１１Ａ，１１Ｂが劣化する可能性がある。このため、リレー１２Ａ，１２ＢをＯＦＦして定期的に電池パック１Ａ，１Ｂを分離し、開放電圧ＯＣＶを測定することによって二次電池１１Ａ，１１Ｂの残容量を検出したうえで二次電池１１Ａ，１１Ｂの残容量を均等化する容量調整が行われる。そして、開放電圧ＯＣＶを測定したのち再びリレーをＯＮするが、このとき各電力線１５Ａ，１５Ｂにサージ電流が発生し、電力線１５で各電力線１５Ａ，１５Ｂで発生したサージ電流が重畳（合成）されて過電流が発生することを防止する必要が生じる。以下では、サージ電流による過電流を単にサージ電流ともいう。サージ電流の抑制方法については後述する。
【００１３】
電源装置１に含まれる電池パック１Ａ，１Ｂは、それぞれ二次電池１１Ａ，１１Ｂと、リレー１２Ａ，１２Ｂと、バッテリコントローラ１３Ａ，１３Ｂと、を備える。上述したとおり、各二次電池１１Ａ，１１Ｂの開放電圧ＯＣＶを測定する際には各リレー１２Ａ，１２ＢをＯＦＦする一方、負荷に電力を供給する際又は各二次電池１１Ａ，１１Ｂの容量調整を行う際は各リレー１２Ａ，１２ＢをＯＮする。なお、本例の電池パック１Ａ，１Ｂは、二次電池１１Ａ，１１Ｂと、リレー１２Ａ，１２Ｂと、バッテリコントローラ１３Ａ，１３Ｂとが一つにパッケージングされた電池パック１Ａ，１Ｂであるが、本発明の電力制御装置２は必ずしも電池パック１Ａ，１Ｂに限定されず、これらの構成要素が各々別に設けられていても適用することができる。
【００１４】
次に、本例の電力制御装置２の構成を説明する。図２は図１の電力制御装置２の内部構成を示すブロック図であり、電力線１５Ａ，１５Ｂは図示を省略する。図２に示すように、本例の電力制御装置２は、電力制御器２１と、サージ電流演算器２２と、メモリ２３と、遅延回路２４Ａ，２４Ｂと、リレー駆動回路２５Ａ，２５Ｂと、を備える。
【００１５】
サージ電流演算器２２は、各電池パック１Ａ，１Ｂの各バッテリコントローラ１３Ａ，１３Ｂで演算された各二次電池１１Ａ，１１Ｂの劣化度（本例では内部抵抗値Ｒによる劣化度を用いる）を入力するとともに、予め入力された本例のシステムのインダクタンスＬ及び電気容量Ｃに基づいて、各電池パック１Ａ，１Ｂのサージ電流の振幅と周波数を演算する。サージ電流の振幅ｉ（ｔ）と周波数ωは下記により演算することができるのでサージ電流演算器２２は下記演算を実行する。
【００１６】
すなわち、ＬＣＲ回路の電圧方程式は下記数式（１）で表される。数式中、Ｃはシステムの電気容量、Ｌはシステムのインダクタンス、Ｒは二次電池１１Ａ，１１Ｂの内部抵抗値、Ｖ０は二次電池１１Ａ，１１Ｂの開放電圧である。
【数１】
2013118800.tif 000003
【００１７】
この方程式を解くと、サージ電流の振幅ｉ（ｔ）と周波数ωは下記数式（２）及び（３）で表される。
【数２】
2013118800.tif 000004
【数３】
2013118800.tif 000005
【００１８】
電力制御器２１は、各リレー１２Ａ，１２ＢのＯＮ／ＯＦＦ制御を実行するためのリレー駆動指令信号を出力する。このとき、電力制御器２１から出力されたリレー駆動指令信号は、遅延回路２４Ａ，２４Ｂの設定値に応じたタイミングでリレー駆動回路２５Ａ，２５Ｂに出力され、これにより各リレー１２Ａ，１２ＢがＯＮ／ＯＦＦ制御される。
【００１９】
メモリ２３には、図４に示すサージ電流の振幅と周波数とに基づいた遅延時間の制御マップが記憶され、サージ電流演算器２２から入力されたサージ電流の振幅ｉ（ｔ）と周波数ωに応じた遅延時間に関する指令信号を各遅延回路２４Ａ，２４Ｂへ出力する。
【００２０】
以下、本例の電力制御装置２の動作を、図３、図５及び図６のフローチャートを参照して説明する。
《第１実施形態》
本例の制御を実行するにあたり、各二次電池１１Ａ，１１Ｂの内部抵抗値の初期値（二次電池１１Ａ，１１Ｂの新品時における内部抵抗値）をサージ電流演算器２２に入力するとともに、各遅延回路２４Ａ，２４Ｂには遅延時間の初期値を入力しておく。なお、この遅延時間とは、リレー１２Ａ，１２Ｂのいずれか一方のＯＮ／ＯＦＦタイミングに対する他方のＯＮ／ＯＦＦタイミングの遅延時間である。また、遅延時間の初期値とは、二次電池１１Ａ，１１Ｂが新品の場合又は新品に等しい内部抵抗値を有する場合に、サージ電流によって過電流が発生することを防止することが可能な遅延時間である。
【００２１】
図３に示すように、ステップＳ３０１にて、サージ電流演算器２２は、電池パック１Ａ，１Ｂのバッテリコントローラ１３Ａ，１３Ｂが保有する二次電池１１Ａ，１１Ｂの内部抵抗値を読み込む。ステップＳ３０２では、サージ電流演算器２２は、読み込まれた二次電池１１Ａ，１１Ｂの内部抵抗値の少なくとも一方が初期値から変化があるか否かを判断する。読み込まれた内部抵抗値に変化があった場合はステップＳ３０３へ進み、変化がない場合はステップＳ３０１へ戻る。二次電池１１Ａ，１１Ｂの内部抵抗値に変化がない場合は遅延回路２４Ａ，２４Ｂの遅延時間は初期値がそのまま設定され、リレー１２Ａ，１２Ｂは、設定された遅延時間の初期値に基づいてＯＮ／ＯＦＦ制御される。
【００２２】
ステップＳ３０３にて、サージ電流演算器２２は、上述した数式（２）及び（３）を用いて各電池パック１Ａ，１Ｂのサージ電流（各電力線１５Ａ，１５Ｂに発生するサージ電流）の振幅ｉ（ｔ）と周波数ωを計算する。ステップＳ３０４では、ステップＳ３０３で計算した電池パック１Ａ，１Ｂそれぞれのサージ電流の振幅と周波数から波形を特定し、これらを合成して電力線１５に発生するサージ電流波形（合成波形）を予測する。
【００２３】
ステップＳ３０５では、ステップＳ３０４で合成されたサージ電流波形（合成波形）の振幅（大きさ）が予め定められた過電流の許容範囲を超えるか否かを判断し、超える場合はステップＳ３０６へ進み、超えない場合はステップＳ３０１へ戻って遅延回路２４Ａ，２４Ｂの遅延時間に初期値をそのまま設定する。
【００２４】
ステップＳ３０６では、ステップＳ３０４で求められた合成波形の振幅と周波数を、予め実験等によって求められてメモリ２３に予め記憶された、合成波形と遅延時間との関係である図４に示す制御マップに当てはめ、遅延時間Ｘ１，Ｘ２，Ｘ３…を算出する。そして、ステップＳ３０７にて、ステップＳ３０６で算出された遅延時間Ｘｎを遅延回路２４Ａ，２４Ｂのいずれか一方へ出力し、本例の処理を終了する。なお、遅延回路２４Ａ，２４Ｂにて設定された遅延時間に基づいて電池パック１Ａ，１Ｂの各リレー１２Ａ，１２ＢがＯＮ／ＯＦＦ制御されることになる。
【００２５】
２つの電池パック１Ａ，１Ｂのサージ電流波形が図７の上図に示すようにほぼ等しい場合には、同図の中図に示すように固定された遅延時間によるサージ電流の抑制効果が発揮される。しかしながら、同図の下図に示すように２つの電池パック１Ａ，１Ｂのサージ電流波形の周波数が異なる場合に、遅延時間が固定値であると、２つのサージ電流波形の間に無駄な時間が生じるため、最適なタイミングでリレーをＯＮ／ＯＦＦ制御できない。
【００２６】
しかし、上述のように二次電池１１Ａ，１１Ｂの劣化度（内部抵抗値Ｒ）によって変動するサージ電流の振幅ｉ（ｔ）と周波数ωに応じた遅延時間を設定することによって最適な遅延時間を設定することができる。すなわち、図８の上図に示すように２つの電池パック１Ａ，１Ｂのサージ電流波形の周波数が異なる場合であっても、それぞれのサージ電流を合成した合成波形に応じた遅延時間を設定することにより最適な遅延時間が演算されるので、同図の中図に示すように２つのサージ電流波形が最適なタイミングで繋がることになり、同図の下図に示す従来の無駄な時間を短縮することができる。
【００２７】
つまり、本例によれば、二次電池１１Ａ，１１Ｂとリレー１２Ａ，１２Ｂとをそれぞれ直列接続した直列回路である電池パック１Ａ，１Ｂを並列に接続した電源装置１に対し、サージ電流を抑制しつつ、短時間で電力供給の切り換えが実行できる。この場合に、各二次電池１１Ａ，１１Ｂの内部抵抗値（劣化度）に基づき、各リレー１２Ａ，１２ＢをＯＮしたときのサージ電流波形（周波数及び振幅）を算出し、さらに合成波形を算出し、予め記憶してある合成波形−遅延時間ＭＡＰを用いて各リレー１２Ａ，１２ＢのＯＮ／ＯＦＦタイミングを設定することで、ＯＮ／ＯＦＦタイミングの算出時間を短縮することができる。
【００２８】
《第２実施形態》
図５は本発明の他の実施の形態に係る電源の制御装置の動作を示すフローチャートである。本例は、上述した第１実施形態に比べ、遅延時間の算出方法が異なり、電力制御装置２の構成としては、図２に示すメモリ２３を省略し、サージ電流演算器２２の出力が遅延回路２４Ａ，２４Ｂに直接接続されるものとなる。ステップＳ５０１〜Ｓ５０５は、図３のステップＳ３０１〜Ｓ３０５と同じ処理であるためその説明は省略する。
【００２９】
ステップＳ５０６にて、サージ電流演算器２２は、遅延回路２４Ａ，２４Ｂのいずれか一方を予め定めた所定の微小時間だけ遅延させた、すなわちリレー１２Ａ，１２Ｂのいずれか一方のＯＮ／ＯＦＦタイミングに対して、他方のＯＮ／ＯＦＦタイミングを微小時間だけ遅延させたと仮定して設定する。また、ステップＳ５０７にて上述した数式（２）及び（３）を用いて各電池パック１Ａ，１Ｂのサージ電流（各電力線１５Ａ，１５Ｂに発生するサージ電流）波形を計算する。そして、ステップＳ５０８にて、ステップＳ５０７で算出された２つのサージ電流波形を、一方のサージ電流波形に対して他方のサージ電流波形を設定した微小時間だけ遅延させて合成し、ステップＳ５０９にて合成されたサージ電流波形（合成波形）の振幅（大きさ）が予め定められた過電流の許容範囲を超えるか否かを判断し、超えない場合はステップＳ５１０へ進み、超える場合はステップＳ５０６へ戻る。
【００３０】
ステップＳ５０６へ戻った場合には、遅延回路２４Ａ，２４Ｂのいずれか一方をさらに微小時間だけ遅延させたと仮定し、合成されたサージ電流波形の振幅（大きさ）が予め定められた過電流の許容範囲を超えなくなるまで、ステップＳ５０７〜Ｓ５０９を繰り返す。
【００３１】
ステップＳ５０９にて、合成されたサージ電流波形の振幅（大きさ）が予め定められた過電流の許容範囲を超えなくなった場合には、ステップＳ５１０にて、そのときの遅延時間、すなわちステップＳ５０６により微小時間だけ遅延した時間の積算値を遅延時間とし、ステップＳ５１１にて遅延回路２４Ａ，２４Ｂのいずれか一方へ出力し、本例の処理を終了する。
【００３２】
本例のように、サージ電流波形の合成波形が許容値範囲を超えなくなるまで徐々に遅延時間を設定することで、各リレー１２Ａ，１２ＢのＯＮ／ＯＦＦタイミングの算出精度を高くすることができる。
【００３３】
《第３実施形態》
図６は本発明のさらに他の実施の形態に係る電源の制御装置の動作を示すフローチャートである。本例は、上述した第１実施形態及び第２実施形態に比べ、ステップＳ６１１の処理が異なり、電力制御装置２の構成としては、図２に示す構成と同じものとなる。なお、ステップＳ６０１〜Ｓ６０５は、図３のステップＳ３０１〜Ｓ３０５と同じ処理であり、ステップＳ６０６〜Ｓ６０９は図５のステップＳ５０６〜Ｓ５０９と同じ処理であり、ステップＳ６１０は図３のステップＳ３０６と同じ処理であるためその説明は省略する。
【００３４】
すなわち本例では、ステップＳ６０５→Ｓ６１０→Ｓ６１１という処理（第１実施形態と同じ処理）と、ステップＳ６０５→Ｓ６０６→Ｓ６０７→Ｓ６０８→Ｓ６０９→Ｓ６１０という処理（第２実施形態と同じ処理）のいずれの処理ルートでもよい。たとえば、同時に両方の処理ルートで遅延時間を算出し、早く算出された遅延時間を採用するなどしてもよい。
【００３５】
そして、ステップＳ６１１では、前処理で求められたサージ電流のうち小さいサージ電流となった電池パック１Ａ，１Ｂを特定し、その電池パック１Ａ，１Ｂに対応する遅延回路２４Ａ，２４Ｂへ遅延指令信号を出力する。
【００３６】
本例のように、サージ電流(振幅)が小さい方を遅延させると、サージ電流の振幅の大きい電池パック１Ａ，１Ｂのリレー１２Ａ，１２Ｂを先にＯＮすることになるので、確実に過電流を防止することができる。すなわちサージ電流が小さい方を遅延させた場合には、仮に遅延時間の算出に誤差が発生したとしても、遅延時間の算出誤差による合成波形の振幅に対する影響が小さいため、確実に過電流を防止することができる。
【００３７】
《さらに他の実施形態》
なお、上述した実施形態においてはいずれも、２つの電池パック１Ａ，１Ｂを並列に接続した電源装置１に適用した例を示したが、電池パックの数は２つに限らず、その個数に限定されない。ここで３つの電池パック１Ａ，１Ｂ，１Ｃを備えた電源装置１に上記第２実施形態に記載の電力制御装置２の動作を適用した例を図９のフローチャートを用いて簡単に説明する。
【００３８】
図９のフローチャートにおけるステップＳ７０１〜Ｓ７０９は、図５のフローチャートにおけるステップＳ５０１〜Ｓ５０９と同じ処理であるためその説明は省略する。
【００３９】
ステップＳ７１０では、サージ電流演算器２２は、電池パック１Ｃに対応するリレー１２ＣのＯＮ／ＯＦＦタイミングを、リレー１２Ａ，１２Ｂのいずれか一方のＯＮ／ＯＦＦタイミングに対して予め定めた所定の微小時間だけ遅延させたと仮定して設定する。また、ステップＳ７１１では、上述した数式（２）及び（３）を用いて各電池パック１Ｃのサージ電流（電池パック１Ｃに対応する電力線１５Ｃに発生するサージ電流）波形を計算する。ここで、ステップＳ７１１では、電池パック１Ｃのサージ電流波形を算出しているが、ステップＳ７０３で算出したサージ電流波形をそのまま用いてもよい。
【００４０】
そして、ステップＳ７１２にて、ステップＳ７０８で算出された電池パック１Ａ，１Ｂの合成波形に対し、ステップＳ７１１で算出された電池パック１Ｃのサージ電流波形リレー１２Ａ，１２Ｂのいずれか一方のＯＮ／ＯＦＦタイミングに対して、ステップＳ７１０で設定された微小時間だけ遅延させた波形を合成する。さらにステップＳ７１３では、ステップＳ７１２にて合成されたサージ電流波形（合成波形）の振幅（大きさ）が予め定められた過電流の許容範囲を超えるか否かを判断し、超えない場合はステップＳ７１４へ進み、超える場合はステップＳ７１０へ戻る。
【００４１】
ステップＳ７１０へ戻った場合は、電池パック１Ｃに対応するリレー１２ＣのＯＮ／ＯＦＦタイミングを、さらに微小時間だけ遅延させたと仮定し、合成されたサージ電流波形の振幅（大きさ）が予め定められた過電流の許容範囲を超えなくなるまでステップＳ７１０〜Ｓ７１３を繰り返す。
【００４２】
ステップＳ７１３にて、合成されたサージ電流波形の振幅（大きさ）が予め定められた過電流の許容範囲を超えなくなった場合には、ステップＳ７１４にてリレー１２Ａ，１２Ｂ，１２Ｃのいずれかを基準とした、他のリレーのＯＮ／ＯＦＦタイミングの遅延時間を出力し、本例の処理を終了する。
【００４３】
図１０において、上図はリレー１２Ａ，１２Ｂ，１２ＣのＯＮ／ＦＦタイミングに遅延時間を設けていない場合のサージ電流波形であり、合成波形は過電流の許容範囲を超えている。同図の中図は図９のフローチャートにおけるステップＳ７０９にて肯定判定された際の、電池パック１Ａ，１Ｂのサージ電流波形及びその合成波形を示している。この段階においては電池パック１Ｃのサージ電流波形は考慮されていない。同図の下図は図９のフローチャートにおけるステップＳ７１３にて肯定判定された際の、電池パック１Ａ，１Ｂ，１Ｃのサージ電流波形及びその合成波形を示している。電池パック１Ａ，１Ｂ，１Ｃのサージ電流波形の合成波形は、過電流の許容範囲以下に制限されていることがわかる。以上のとおり、３つの電池パック１Ａ，１Ｂ，１Ｃを備えた電源装置１においても本願発明は適用可能であり、電池パックの数に限定されるものではない。
【００４４】
上記バッテリコントローラ１３Ａ，１３Ｂは本発明に係る検出手段に相当し、上記電力制御装置２は本発明に係る制御手段に相当し、上記メモリ２３は本発明に係る記憶手段に相当する。
【符号の説明】
【００４５】
１…電源装置
１Ａ，１Ｂ…電池パック
１１Ａ，１１Ｂ…二次電池
１２Ａ，１２Ｂ…リレー
１３Ａ，１３Ｂ…バッテリコントローラ
１４Ａ，１４Ｂ…制御信号線
１５Ａ，１５Ｂ…電力線
２…電力制御装置
２１…電力制御器
２２…サージ電流演算器
２３…メモリ
２４Ａ，２４Ｂ…遅延回路
２５Ａ，２５Ｂ…リレー駆動回路
３…負荷
【図１】
2013118800.tif 000006
【図２】
2013118800.tif 000007
【図３】
2013118800.tif 000008
【図４】
2013118800.tif 000009
【図５】
2013118800.tif 000010
【図６】
2013118800.tif 000011
【図７】
2013118800.tif 000012
【図８】
2013118800.tif 000013
【図９】
2013118800.tif 000014
【図１０】
2013118800.tif 000015