(57)【要約】【課題】  低オフ角のＳｉＣ基板上においても、エピタキシャル層表面の三角欠陥およびステップバンチングの発生を抑制できるＳｉＣエピタキシャル基板の製造方法およびそれによって得られるＳｉＣエピタキシャル基板を提供する。【解決手段】エピタキシャル成長シーケンスが、ＳｉＣ基板２１上に、第１の温度で第１のエピタキシャル層２２を成長させるステップと、前記第１の温度よりも低温の第２の温度で第２のエピタキシャル層２３を成長させるステップとを含む。【選択図】図４
2013014469.tif 000002
【特許請求の範囲】
【請求項１】
（０００１）面から８°以下のオフ角を持つ主面を有するＳｉＣ基板を用意するステップと、
前記ＳｉＣ基板の前記主面上に、ＳｉおよびＣを含む原料ガスを供給しながら、第１の温度で第１のエピタキシャル層を成長させるステップと、
前記第１のエピタキシャル層の上に、ＳｉおよびＣを含む原料ガスを供給しながら、前記第１の温度よりも低い第２の温度で第２のエピタキシャル層を成長させるステップと
を含むＳｉＣエピタキシャル基板の製造方法。
【請求項２】
前記第１の温度は、１６００℃以上１６５０℃以下である請求項１に記載のＳｉＣエピタキシャル基板の製造方法。
【請求項３】
前記第２の温度は、１５００℃以上前記第１の温度未満である請求項１または２に記載のＳｉＣエピタキシャル基板の製造方法。
【請求項４】
前記ＳｉＣ基板の前記主面は、（０００１）面から４°以下のオフ角を有する請求項１から３のいずれかに記載のＳｉＣエピタキシャル基板の製造方法。
【請求項５】
前記第１の温度で成長させるステップは、前記第１の温度を第１の時間だけ保持するステップを含み、
前記第２の温度で成長させるステップは、前記第２の温度を第２の時間だけ保持するステップを含み、
前記第１の時間よりも前記第２の時間の方が長い請求項１から４のいずれかに記載の製造方法。
【請求項６】
前記第１の温度で成長させるステップと、前記第２の温度で成長させるステップとの間に、前記第１の温度から前記第２の温度へと温度を低下させるステップをさらに有し、
前記温度を低下させるステップにおいて、前記原料ガスは前記ＳｉＣ基板上に供給されない請求項１から５のいずれかに記載のＳｉＣエピタキシャル基板の製造方法。
【請求項７】
前記第１の温度で成長させるステップは、第１のドーピングガスを供給するステップを含み、
前記第２の温度で成長させるステップは、第２のドーピングガスを供給するステップを含み、
前記第１のドーピングガスの流量が、前記第２のドーピングガスの流量よりも大きい請求項１から６のいずれかに記載のＳｉＣエピタキシャル基板の製造方法。
【請求項８】
主面が（０００１）面から８°以下のオフ角を有するＳｉＣ基板と、
前記ＳｉＣ基板の前記主面上に設けられ、第１の温度でエピタキシャル成長させることによって形成された第１のエピタキシャル層と、
前記第１のエピタキシャル層上に設けられ、前記第１の温度よりも低い第２の温度でエピタキシャル成長させることによって形成された第２のエピタキシャル層と
を備えるＳｉＣエピタキシャル基板。
【請求項９】
前記ＳｉＣ基板の前記主面は、（０００１）面から４°以下のオフ角を有する請求項８に記載のＳｉＣエピタキシャル基板。
【請求項１０】
前記第２のエピタキシャル層の表面において、三角欠陥密度が０．５個／ｃｍ2以下であり、且つ、前記第２のエピタキシャル層の表面粗さＲａが０．２ｎｍ以下である請求項８または９に記載のＳｉＣエピタキシャル基板。
【請求項１１】
前記第１のエピタキシャル層と前記第２のエピタキシャル層とは、意図的ではなくドープされた同元素の不純物を含んでおり、
前記第２のエピタキシャル層に意図的ではなくドープされた不純物の濃度が、前記第１のエピタキシャル層に意図的ではなくドープされた不純物の濃度よりも低い請求項８から１０のいずれかに記載のＳｉＣエピタキシャル基板。
【請求項１２】
前記第１のエピタキシャル層の厚さは、０．０１μｍ以上２μｍ以下である請求項８から１１のいずれかに記載のＳｉＣエピタキシャル基板。
【請求項１３】
前記第１のエピタキシャル層のキャリア濃度が、１×１０17／ｃｍ3以上１×１０20／ｃｍ3以下である請求項８から１２のいずれかに記載のＳｉＣエピタキシャル基板。
【請求項１４】
前記第２のエピタキシャル層のキャリア濃度が、５×１０15／ｃｍ3以上２×１０16／ｃｍ3以下である請求項１３に記載のＳｉＣエピタキシャル基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣエピタキシャル基板およびその製造方法に関する。
【背景技術】
【０００２】
ＳｉＣ（シリコンカーバイド）は、Ｓｉ（シリコン）よりも優れた材料物性値を有しており、例えば、絶縁破壊電界や飽和電子移動度や熱伝導度に優れている。ＳｉＣを用いれば、高耐圧で低損失、高温動作可能な半導体デバイス（例えば、トランジスタやダイオード）を製造することが可能である。このため、ＥＶ（電気自動車）やＨＥＶ（ハイブリッドカー）などの車載用、あるいは、産業機器用インバーターに搭載するためのパワー半導体デバイスとしての利用が注目されている。ＳｉＣは、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣなど様々な結晶構造を有するが、デバイス作製には、材料物性値に優れる４Ｈ−ＳｉＣが主に用いられている。
【０００３】
ＳｉＣのエピタキシャル成長には、一般的に熱ＣＶＤ法が用いられている。熱ＣＶＤ法とは、ＣＶＤ装置の反応容器内にＳｉＣ基板を設置し、反応容器内を例えば約１６００℃に加熱しながら、キャリアガスやドーピングガスとともに原料ガスを基板上へ供給することによって、基板上にＳｉＣエピタキシャル層を成長させる方法である。原料ガスとしては、Ｓｉ系ガス（例えばモノシラン）およびＣ系ガス（例えばプロパン）が用いられる。また、ドーピングガスとしては窒素ガスやトリメチルアルミニウムガスが用いられ、キャリアガスとしては水素ガスが用いられることが多い。
【０００４】
ＳｉＣエピタキシャル層を成長させるためのＳｉＣ基板には、ＳｉＣ単結晶の（０００１）面から数度傾けてスライスされた表面を有するオフ角基板が使用されている。オフ角を設けることで、エピタキシャル成長工程において、基板表面に原子ステップ（原子面の段差）が多く形成されるため、ステップフロー成長が促進されやすくなる。これにより、２次元核成長を抑制することができるので、安定した結晶構造を持つ、結晶欠陥の少ないエピタキシャル層が得られる。
【０００５】
オフ角については、従来は８°のオフ角が主流であったが、近年では４°のオフ角が主流となってきている。基板の口径拡大に伴い、スライス加工でのインゴットロスを低減するためである。
【０００６】
ただし、８°以下（特に４°以下）のオフ角を持つ低オフ角のＳｉＣ基板上にＳｉＣエピタキシャル層を成長させる場合、ステップフロー成長においてテラス幅が広く形成されるため、２次元核成長が生じやすい。２次元核成長が生じると、エピタキシャル層の最表面には、三角形状のエピタキシャル欠陥（以後、三角欠陥と略す）が発生しやすい。
【０００７】
図１３は、ＳｉＣエピタキシャル基板表面に発生した三角欠陥の金属顕微鏡像を示す。金属―絶縁物―半導体  電界効果トランジスタ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：以下、ＭＩＳＦＥＴと略称する）やダイオードなどのデバイスにおいて、三角欠陥はデバイスのリーク電流を増大させたり、フォトリソグラフィ工程におけるパターン崩れを引き起こしたりする。このため、三角欠陥が原因でデバイスの歩留りが低下する。
【０００８】
三角欠陥の発生は、高温でエピタキシャル成長を行うことによって抑制することが可能である。成長時の温度が高い場合、基板に到達した吸着分子の表面マイグレーションが促進されることによって２次元核成長が抑制される。ただし、高温でエピタキシャル成長を行うと、三角欠陥は低減できるが、過剰なエネルギーのために原子ステップ同士が重なりあってしまう現象が起こり、ステップバンチングと呼ばれる表面荒れが発生しやすく、エピタキシャル層の表面粗さを損ねてしまう。
【０００９】
図１４は、ＳｉＣエピタキシャル基板表面に生じたステップバンチングのＡＦＭ（原子間力顕微鏡）像を示す。ステップバンチングは、ＳｉＣ基板を用いてＭＩＳＦＥＴを作製した場合に、熱酸化膜等のゲート絶縁膜の耐圧不良を発生させる要因となる。
【００１０】
以上に説明したように、三角欠陥とステップバンチングとはトレードオフの関係を有している。すなわち、高温でエピタキシャル成長を行うと、三角欠陥が抑制される代わりにステップバンチングが発生しやすい。一方、低温でエピタキシャル成長を行うと、ステップバンチングの発生は防止できるが、三角欠陥が生じやすい。従って、三角欠陥とステップバンチングとの両方を一度に抑制することが困難であった。
【００１１】
これに対して、特許文献１には、三角欠陥およびステップバンチングの両方を抑制するエピタキシャル成長方法が記載されている。特許文献１によれば、成長温度を１６００℃から１６５０℃の間の温度に設定し、且つ、材料ガス中に含まれる炭素と珪素の原子数比（Ｃ／Ｓｉ比）を０．５以上１．０未満に設定する条件で初期のエピタキシャル成長を行うことによって、品質の向上したＳｉＣエピタキシャル層が得られる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開特開２００９―２５６１３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１の実施例には、三角欠陥密度および表面粗さＲａ（算術平均粗さ）が、それぞれ、約２個／ｃｍ2および約２ｎｍ程度発生することが記載されている。これでは、三角欠陥およびステップバンチングの両方をデバイス量産可能なレベルまで低減できているとは言い難い。
【００１４】
例えば、数十アンペア級のパワーデバイスのチップサイズは５ｍｍ角程度であり、デバイスの歩留りを９０％程度確保するには、三角欠陥密度は０．５個／ｃｍ2以下であることが好ましく、且つ、ステップバンチングを発生させない目安として表面粗さＲａは０．２ｎｍ以下であることが好ましい。
【００１５】
さらに、特許文献１に記載の製造方法では、比較的高い温度でエピタキシャル成長させているので、ＣＶＤ装置の反応容器を構成するパーツからの不可避的なガス（パーツに吸着していた窒素分子や酸素分子、あるいは、パーツを構成する金属を含むガスであり、デガス、アウトガスとも呼ばれる）が増加する。その結果、エピタキシャル層に意図的でなく取り込まれる不純物が多くなり、デバイスの信頼性を損なわせるという懸念もある。
【００１６】
本発明は、上記課題を鑑みてなされたものであり、８°以下（特に４°以下）の低オフ角のＳｉＣ基板上において、エピタキシャル層表面の三角欠陥およびステップバンチングの発生を抑制する、ＳｉＣエピタキシャル基板の製造方法およびその方法によって得られるＳｉＣエピタキシャル基板を提供することである。
【課題を解決するための手段】
【００１７】
本発明のＳｉＣエピタキシャル基板の製造方法は、（０００１）面から８°以下のオフ角を持つ主面を有するＳｉＣ基板を用意するステップと、前記ＳｉＣ基板の前記主面上に、ＳｉおよびＣを含む原料ガスを供給しながら、第１の温度で第１のエピタキシャル層を成長させるステップと、前記第１のエピタキシャル層の上に、ＳｉおよびＣを含む原料ガスを供給しながら、前記第１の温度よりも低い第２の温度で第２のエピタキシャル層を成長させるステップとを包含する。
【００１８】
ある実施形態において、前記第１の温度は、１６００℃以上１６５０℃以下である。
【００１９】
ある実施形態において、前記第２の温度は、１５００℃以上前記第１の温度未満である。
【００２０】
ある実施形態において、前記ＳｉＣ基板の前記主面は、（０００１）面から４°以下のオフ角を有する。
【００２１】
ある実施形態において、前記第１の温度で成長させるステップは、前記第１の温度を第１の時間だけ保持するステップを含み、前記第２の温度で成長させるステップは、前記第２の温度を第２の時間だけ保持するステップを含み、前記第１の時間よりも前記第２の時間の方が長い。
【００２２】
ある実施形態において、上記のＳｉＣエピタキシャル基板の製造方法は、前記第１の温度で成長させるステップと、前記第２の温度で成長させるステップとの間に、前記第１の温度から前記第２の温度へと温度を低下させるステップをさらに包含し、前記温度を低下させるステップにおいて、前記原料ガスは前記ＳｉＣ基板上に供給されない。
【００２３】
ある実施形態において、前記第１の温度で成長させるステップは、第１のドーピングガスを供給するステップを含み、前記第２の温度で成長させるステップは、第２のドーピングガスを供給するステップを含み、前記第１のドーピングガスの流量が、前記第２のドーピングガスの流量よりも大きい。
【００２４】
本発明のＳｉＣエピタキシャル基板は、主面が（０００１）面から８°以下のオフ角を有するＳｉＣ基板と、前記ＳｉＣ基板の前記主面上に設けられ、第１の温度でエピタキシャル成長させることによって形成された第１のエピタキシャル層と、前記第１のエピタキシャル層上に設けられ、前記第１の温度よりも低い第２の温度でエピタキシャル成長させることによって形成された第２のエピタキシャル層とを備える。
【００２５】
ある実施形態において、前記ＳｉＣ基板の前記主面は、（０００１）面から４°以下のオフ角を有する。
【００２６】
ある実施形態において、前記第２のエピタキシャル層の表面において、三角欠陥密度が０．５個／ｃｍ2以下であり、且つ、前記第２のエピタキシャル層の表面粗さＲａが０．２ｎｍ以下である。
【００２７】
ある実施形態において、前記第１のエピタキシャル層と前記第２のエピタキシャル層とは、意図的ではなくドープされた同元素の不純物を含んでおり、前記第２のエピタキシャル層に意図的ではなくドープされた不純物の濃度が、前記第１のエピタキシャル層に意図的ではなくドープされた不純物の濃度よりも低い。
【００２８】
ある実施形態において、前記第１のエピタキシャル層の厚さは、０．０１μｍ以上２μｍ以下である。
【００２９】
ある実施形態において、前記第１のエピタキシャル層のキャリア濃度が、１×１０17／ｃｍ3以上１×１０20／ｃｍ3以下である。
【００３０】
ある実施形態において、前記第２のエピタキシャル層のキャリア濃度が、５×１０15／ｃｍ3以上２×１０16／ｃｍ3以下である。
【発明の効果】
【００３１】
本発明のＳｉＣエピタキシャル基板の製造方法によれば、エピタキシャル成長シーケンスが、高温で第１のエピタキシャル層を成長させる第１のステップと、第１のステップよりも低温でエピタキシャル層を成長させる第２のステップとを含む。これにより、三角欠陥とステップバンチングの両方を低減したＳｉＣエピタキシャル基板が得られる。
【００３２】
さらには、比較的低温でエピタキシャル層を成長させることが可能であるため、ＣＶＤ装置内において不可避的に発生する不純物ガスによるエピタキシャル層への不純物の取り込みを抑制することができ、高純度のエピタキシャル層を得ることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態における三角欠陥の断面ＴＥＭ像であり、（ａ）はＳｉＣ基板とエピタキシャル層とを全体的に示し、（ｂ）は（ａ）の点線で囲む領域の部分拡大図であり、（ｃ）は（ｂ）の点線で囲む領域の部分拡大図である。
【図２】本発明の実施の形態におけるＳｉＣエピタキシャル基板の構造を示す断面図である。
【図３】本発明の実施の形態におけるＳｉＣエピタキシャル基板上にＳｉＣエピタキシャル層を成長させるために用いるＣＶＤ装置を示す断面図である。
【図４】本発明の実施の形態におけるエピタキシャル成長シーケンスを表す図である。
【図５】本発明の実施の形態における成長温度と成長したＳｉＣエピタキシャル層の表面に発現する三角欠陥密度との関係を表す図である。
【図６】本発明の実施の形態の変形例におけるエピタキシャル成長シーケンスを表す図である。
【図７】本発明の実施の形態における成長温度とＳｉＣエピタキシャル基板の表面粗さＲａとの関係を表す図である。
【図８】本発明の実施の形態の別の変形例におけるエピタキシャル成長シーケンスを表す図である。
【図９】比較例のＳｉＣエピタキシャル基板の構造を示す断面図である。
【図１０】比較例のエピタキシャル成長シーケンスを表す図である。
【図１１】本発明の実施の形態における実施例２のＳｉＣエピタキシャル基板のＡＦＭ像である。
【図１２】本発明の実施の形態のＳｉＣエピタキシャル基板を用いて作製されたＭＩＳＦＥＴを示す断面図である。
【図１３】ＳｉＣエピタキシャル基板表面に発生する三角欠陥を示す金属顕微鏡像である。
【図１４】ＳｉＣエピタキシャル基板表面に発生するステップバンチングを示すＡＦＭ像である。
【発明を実施するための形態】
【００３４】
まず、本発明の概要を説明する。従来から、エピタキシャル層を高温で成長させることで三角欠陥の発生を抑制できることが知られていたが、従来の方法では基板を高温に保持したままエピタキシャル成長が行われていた（図１０参照）。三角欠陥の発生を抑制するためには、２次元核成長を抑制することが可能な温度条件を維持したまま成長させることが好ましいと考えられていたからである。
【００３５】
しかし、本発明者が実験を行ったところ次のことが分かった。すなわち、エピタキシャル成長の初期の段階で比較的高温（例えば、１６００℃以上）でエピタキシャル成長を行えば、エピタキシャル層における初期段階に成長した層（初期成長層）の表面に、結晶構造の欠陥が少ない面を形成することができる。この場合には、初期成長層の上に、より低温（例えば、１６００℃未満）でエピタキシャル層を成長させたときにも三角欠陥は発生しにくい。
【００３６】
以下、図１（ａ）〜（ｃ）を参照しながら、ＳｉＣ基板のエピタキシャル成長中に発生する三角欠陥の分析結果を説明する。本発明者らは、三角欠陥が発生したＳｉＣエピタキシャル基板を、断面ＴＥＭ（透過電子顕微鏡）を用いて観察した。図１（ａ）〜（ｃ）は、この断面ＴＥＭ像を示す。図１（ａ）はＳｉＣ基板１１とエピタキシャル層１２とを全体的に示し、図１（ｂ）は図１（ａ）の点線で囲む領域の部分拡大図であり、図１（ｃ）は図１（ｂ）の点線で囲む領域の部分拡大図である。
【００３７】
観察の結果、発生した三角欠陥のほぼ直下に位置するようにして、ＳｉＣ基板１１とＳｉＣエピタキシャル層１２との界面付近に、３Ｃ−ＳｉＣ積層欠陥が発生していることがわかった。また、３Ｃ−ＳｉＣ積層欠陥上には、４Ｈ−ＳｉＣ層が積層されていることがわかった。このことから、３Ｃ−ＳｉＣ積層欠陥は、エピタキシャル成長初期に発生しやすく、この３Ｃ−ＳｉＣ積層欠陥がエピタキシャル層表面における三角欠陥の発生に大きく寄与することが判明した。
【００３８】
３Ｃ−ＳｉＣ積層欠陥が成長初期に発生しやすい理由としては、エピタキシャル層を成長させる前のＳｉＣ基板の表面には、研磨傷やピットによる凹凸や、異物および不純物などが付着している場合が多いことが挙げられる。基板表面上に凹凸や異物などが存在すると、原料ガスから基板表面に吸着された分子の表面マイグレーションが阻害され、吸着原子がトラップされることで２次元核成長が生じやすくなる。その結果、例えば１６００°未満の比較的低温で成長させた場合には、低温で安定な異種ポリタイプである３Ｃ−ＳｉＣ積層欠陥が発生し、成長したエピタキシャル層の表面に三角欠陥が発生するものと考えられる。
【００３９】
また、本発明者の実験によれば、初期成長層において３Ｃ−ＳｉＣ積層欠陥がひとたび発生すると、その後、より高温でのエピタキシャル成長を行ったとしても、エピタキシャル層の表面から三角欠陥を消滅させることが困難であることがわかった。これは、初期成長層の表面形状（表面モホロジー）の影響を受けながら、エピタキシャル層が成長するからであると考えられる。したがって、三角欠陥の発生を防止するためには、エピタキシャル成長の初期の段階で高温でのエピタキシャル成長を行うことが望ましい。
【００４０】
本発明者らは、以上の分析および推察に基づいて、エピタキシャル層の全てを高温で成長させるのではなく、成長初期のみを高温でエピタキシャル成長させ、成長初期以降は、より低い温度でエピタキシャル成長を行うことを考え、発明を完成させるに至った。
【００４１】
このようにすれば、２次元核成長が比較的生じやすい８°以下（特に、４°以下）のオフ角を有するＳｉＣ基板においても、三角欠陥の発生を抑制しながら、より低温（例えば、１６００℃未満）でのエピタキシャル成長を適切に行うことが可能である。また、成長初期以外のエピタキシャル成長を低温で行うことで、ステップバンチングの発生を抑制できるので、エピ層の表面粗さの悪化を防止することができる。また、成長初期以外は低温でエピタキシャル成長を行うので、反応容器内において意図的でなく発生した不純物ガスがエピタキシャル層に不純物として取り込まれることを抑制することができる。したがって、低オフ角基板を用いる場合にも、エピタキシャル層の品質を向上させることができ、高品位のデバイス（ＭＩＳＦＥＴなど）を作製することが可能になる。
【００４２】
図２は、本発明の実施の形態の製造方法によって作製されるＳｉＣエピタキシャル基板の構造を示す。ＳｉＣ基板２１の主面上には、高温で成長させる第１のエピタキシャル層（高温成長層または初期成長層）２２と、より低温で成長させる第２のエピタキシャル層（低温成長層）２３とが積層されている。
【００４３】
以下、本発明のＳｉＣエピタキシャル基板の製造方法の実施の形態を詳細に説明する。
【００４４】
まず、図３を参照しながら、ＳｉＣエピタキシャル成長に使用するＣＶＤ装置１０を説明する。ＣＶＤ装置１０は、反応容器１を備えており、反応容器１内には基板６を保持するサセプタ４が収容されている。ＣＶＤ装置１０はまた、原料ガス、ドーピングガスおよびキャリアガスを反応容器１内に供給するガス供給ライン２と、反応容器１からガスを排気するガス排気ライン３とを備えている。原料ガスには、Ｓｉ系ガスとＣ系ガスとを含むガスが用いられる。Ｓｉ系ガスとしては、モノシランガス（ＳｉＨ4）、四塩化シリコンガス（ＳｉＣｌ4）等が挙げられる。Ｃ系ガスとしては、プロパンガス（Ｃ3Ｈ8）、アセチレンガス（Ｃ2Ｈ2）等が挙げられる。また、ｎ型のドーピングガスには、窒素やアンモニアガス、フォスフィン（ＰＨ3）などが用いられ、ｐ型のドーピングガスには、トリメチルアルミニウムやジボラン（Ｂ2Ｈ6）などが用いられる。キャリアガスには水素ガス、アルゴンガスなどが用いられる。
【００４５】
ＣＶＤ装置１０は、さらに、原料ガスを十分に熱分解できる温度にまで加熱することができるヒーター８と、ヒーター８を制御して反応容器１内の温度を調節する温度制御装置（図示せず）とを備えている。また、サセプタ４に保持された基板６の温度を測定するために用いられる温度測定装置４１、５１を備えている。サセプタ４は、サセプタ４に取り付けられた回転機構９により回転させることができる。ヒーター８としては、例えば、サセプタ４と、サセプタ４に対向して配置された天板５とを加熱するように配置された高周波誘導コイルが好適に用いられる。この場合、基板６の温度は、高周波誘導コイルに流す電流の大きさを制御することで調節可能である。なお、本実施形態で用いるＣＶＤ装置は、上記に説明した形態に限定されない。ＳｉＣエピタキシャル層の形成に適した種々のＣＶＤ装置を利用することができる。
【００４６】
（実施の形態）
次に、本実施の形態によるＳｉＣエピタキシャル成長方法を説明する。本実施の形態では、原料ガスとしてモノシランガス（ＳｉＨ4）とプロパンガス（Ｃ3Ｈ8）とを用い、ｎ型ドーパントガスとして窒素を用い、キャリアガスとして水素を用いる。また、ＳｉＣ基板としては、その主面が、（０００１）面から４°のオフ角を有する４Ｈ−ＳｉＣ基板を用い、（０００１）Ｓｉ面上にＳｉＣエピタキシャル層を成長させる。
【００４７】
図４は、本発明の実施の形態におけるエピタキシャル成長シーケンスを示すグラフであり、この成長シーケンスによって図２に示した構成を有するＳｉＣエピタキシャル基板が作製される。グラフにおいて、横軸は、経過時間を表わし、縦軸は、ＣＶＤ装置１０（図３参照）内に収容されたＳｉＣ基板６の温度を表す。また、ガス導入タイミングについてもグラフ下に示している。
【００４８】
図４から分かるように、本実施の形態におけるエピタキシャル成長シーケンスは、反応容器１およびＳｉＣ基板６を加熱する昇温のステップ３１と、比較的高温（第１の温度）Ｔ１でＳｉＣエピタキシャル層を成長させる第１のエピタキシャル成長（高温成長）のステップ３２と、高温から低温に温度を切り替える温度切替えのステップ３３と、比較的低温（第２の温度）Ｔ２でＳｉＣエピタキシャル層を成長させる第２のエピタキシャル成長（低温成長）のステップ３４と、ＳｉＣ基板６の温度を降下する降温のステップ３５とを含んでいる。
【００４９】
まず、昇温のステップ３１を説明する。このステップ３１は、反応容器１内にＳｉＣ基板６を設置した後、サセプタ４およびＳｉＣ基板６をエピタキシャル成長に適した成長温度まで昇温していくステップである。昇温時はキャリアガスである水素を流しながら一定圧力に減圧して昇温をする。このようにすれば、昇温時に基板の表面を軽度に水素エッチングすることが可能である。また、昇温時から水素を流しておくことで、次のエピタキシャル成長のステップ３２でガスの流れを乱さないようにできる。なお、図中には示していないが、所定の温度（例えば、１４００℃〜１５００℃）に達した後、温度の安定化やＳｉＣ基板表面の水素エッチングのために、数秒間から数分間だけ一定温度で保持してもよい。
【００５０】
次に、第１のエピタキシャル成長（高温成長）のステップ３２を説明する。このステップ３２は、三角欠陥を抑制するために、高温Ｔ１でエピタキシャル成長を行うステップである。ヒーター８の温度を制御し、比較的高温の状態でモノシランガス（ＳｉＨ4）およびプロパンガス（Ｃ3Ｈ8）をＳｉＣ基板６上に流すことで、ＳｉＣ基板６上に第１のエピタキシャル層（高温成長層）を成長させる。
【００５１】
ここで、高温成長ステップ３２において成長温度をどのような範囲に設定するかについて説明する。図５は、成長温度（ＳｉＣ基板６の温度）と、成長したＳｉＣエピタキシャル層の表面に発現する三角欠陥の密度との関係を示すグラフである。なお、図５は、エピタキシャル成長中の基板温度を一定に保持するという条件で、エピタキシャル層を約１０μｍの厚さまで成長させたときのデータを示している。また、三角欠陥密度の評価は金属顕微鏡を用いて行っている。図５に示す５つのデータの成長温度は、それぞれ、１５５０℃、１５７５℃、１６００℃、１６２５℃、および１６５０℃である。
【００５２】
グラフから分かるように、三角欠陥の発生は、成長温度を１６００℃以上に設定することで大きく減少する。したがって、三角欠陥を抑制するためには、高温成長時の成長温度Ｔ１を１６００℃以上に設定することが好ましく、１６２５℃以上に設定することがより好ましい。また、三角欠陥の発生が、０．５個／ｃｍ2以下となるように高温成長温度Ｔ１を選択することが好ましい。
【００５３】
また、成長温度の上限温度は１６５０℃以下とすることが好ましい。成長温度が１６５０℃を超えると、短時間であってもエピタキシャル層の表面に大きなステップバンチングを発生させる可能性が高まるからである。また、第１のエピタキシャル層（高温成長層）の膜厚は、０．０１μｍ以上２μｍ以下であることが好ましい。第１のエピタキシャル層を厚く成長しすぎると、高温での成長時間が長くなることで、ステップバンチングが発生してしまうからである。ただし、ごく短い時間であれば、より高温（例えば１７００℃以上）にまで加熱されてもよい。
【００５４】
この高温成長ステップ３２において、第１のエピタキシャル層（高温成長層）にはＳｉＣ基板と同じ導電型の不純物をドープしても良い。その場合、エピタキシャル層のキャリア濃度が１×１０17／ｃｍ2から１×１０20／ｃｍ2になるように、ドーピングガス（例えば窒素）の流量を調整して供給することが好ましい。これにより、初期の成長層として、高濃度の不純物を含むエピタキシャル層を形成することができる。このようにして形成された高不純物濃度エピタキシャル層は、例えば、ＭＩＳＦＥＴを作製したときのバッファ層１０２ａ（図１２参照）として好適に利用される。
【００５５】
次に、温度切替えのステップ３３を説明する。このステップ３３は、第１のエピタキシャル層（高温成長層）の成長温度Ｔ１から低温成長層の成長温度Ｔ２へと基板温度を低下させるステップである。図示するように、温度切替えのステップ３３において、モノシランガス（ＳｉＨ4）およびプロパンガス（Ｃ3Ｈ8）を継続して流すことにより、エピタキシャル成長を継続して行っても良い。
【００５６】
また、図６に示す成長シーケンスのように、モノシランガスおよびプロパンガスの供給を一旦止めて、エピタキシャル成長を一時的に停止しても良い。温度切替えのステップ５３においてモノシランガスおよびプロパンガスの供給を止めることにより、この後に行われる低温成長ステップ３４が開始される前に、高温成長ステップ３２で発生した不可避的な不純物ガス（反応容器１のパーツからのガス）を排気することができる。これにより、低温成長層への意図しない不純物の混入を抑制することが可能である。
【００５７】
なお、図６に示す成長シーケンスは、温度切替えステップ５３において原料ガスの供給を停止することを除いて、図４に示すステップと同様のステップから構成されているので、同じ参照符号を付すとともに説明を省略する。
【００５８】
次に、再び図４を参照して、第２のエピタキシャル成長（低温成長）のステップ３４を説明する。低温成長ステップ３４では、高温成長ステップ３２における成長温度Ｔ１よりも低い成長温度Ｔ２にＳｉＣ基板６の温度を設定した状態で、モノシランガスおよびプロパンガスをＳｉＣ基板６上に流すことによって、第１のエピタキシャル層の上に第２のエピタキシャル層（低温成長層）を成長させる。低温成長ステップ３４において、より低い温度Ｔ２でエピタキシャル成長を行うので、ステップバンチングの発生を抑制することができる。また、低温成長ステップ３４では、高温成長ステップ３２で形成した高温成長層よりも厚いエピタキシャル層を形成するため、高温成長ステップ３２よりも長い時間エピタキシャル成長を行う。
【００５９】
ここで、低温成長ステップ３４において成長温度Ｔ２をどのような範囲に設定するかについて説明する。図７は、成長温度（ＳｉＣ基板温度）と、ＳｉＣエピタキシャル基板の表面粗さＲａとの関係を示すグラフである。なお、図７は、エピタキシャル成長中の温度を一定に保持するという条件で、エピタキシャル層を約１０μｍの厚さまで成長させたときのデータを示している。また、表面粗さＲａの評価はＡＦＭを用いて行っている。図７に示す５つのデータの成長温度は、それぞれ、１５５０℃、１５７５℃、１６００℃、１６２５℃、および１６５０℃である。
【００６０】
グラフから分かるように、表面粗さＲａは、成長温度を１６００℃以下に設定したときに大きく減少する。したがって、ステップバンチングを抑制するためには、低温成長時の成長温度Ｔ２を１６００℃以下に設定することが好ましく、１５７５℃以下に設定することがより好ましい。また、表面粗さＲａが０．２ｎｍ以下となるように、低温成長温度Ｔ２を選択することが好ましい。
【００６１】
ただし、温度が低すぎると、エピタキシャル層の成長速度が低下しすぎるため好ましくない。また、１５００℃未満の低温で成長させたとしても、形成されたエピタキシャル層の表面粗さＲａをさらに改善することは難しい。このため、低温成長時の成長温度Ｔ２は１５００℃以上に設定することが好ましい。
【００６２】
最後に、降温のステップ３５について説明する。このステップ３５は、エピタキシャル成長を終了し、リアクタ（反応容器）およびＳｉＣ基板を冷却していくステップである。降温時はモノシランガスおよびプロパンガスの供給を止め、キャリアガスである水素ガスを流しながら降温する。以上のステップで、本実施の形態のエピタキシャル成長シーケンスが完了となる。
【００６３】
ただし、本発明に係るエピタキシャル成長シーケンスは上記の形態に限られるものではない。例えば、図８に示すように、高温成長ステップ５２において、高温Ｔ１でエピタキシャル層を成長させた後、高温Ｔ１から温度が漸減するように、より低い温度での成長ステップ５４を行っても良い。なお、本明細書においては、このように連続的に温度が減少するような成長ステップ５４であっても、初期に行う高温成長ステップ５２での成長温度よりも低い温度での成長を行う場合には、低温成長ステップと称する。なお、図８に示す昇温のステップ３１および降温のステップ３５については、図４に示すステップと同様のステップであるので、同じ参照符号を付すとともに説明を省略する。
【００６４】
エピタキシャル成長の成長温度以外の成長条件については、表面粗さの観点から、成長圧力を５０〜２５０ｍｂａｒに設定することが好ましい。また、Ｃ／Ｓｉ比は、0．８〜１．２に設定することが好ましく、０．９〜１．１に設定することがより好ましい。
【００６５】
本発明の実施形態では、Ｃ／Ｓｉ比を変化させずにエピタキシャル成長を行っている。このように、エピタキシャル層の成長中にＣ／Ｓｉ比を一定に維持することで、成長するエピタキシャル層におけるキャリア濃度を調整することがより容易になり、設計通りのデバイスを作製しやすい。ただし、必要に応じて、高温成長時と低温成長時とでＣ／Ｓｉ比を変化させても良い。
【００６６】
以下、本発明の実施例と比較例とを説明する。比較例１および比較例２では、下記に示すように従来の方法により成長温度を一定に保持したままエピタキシャル成長を行ってＳｉＣエピタキシャル基板を作製した。また、実施例１および実施例２では、本発明の実施の形態の方法により成長温度を変化させてエピタキシャル成長を行ってＳｉＣエピタキシャル基板を作製した。
【００６７】
比較例１、２および実施例１、２のそれぞれについて、エピタキシャル層の表面に発生した三角欠陥の発生密度、エピタキシャル層表面の表面粗さＲａ、および、バックグラウンドキャリア濃度（残留キャリア濃度）を測定した。なお、ここでの成長温度とは、ＳｉＣ基板の温度を意味している。また、三角欠陥密度の評価は金属顕微鏡を用いて行い、表面粗さＲａの評価はＡＦＭを用いて行っている。
【００６８】
ここで、バックグラウンドキャリア濃度とは、ドーピングガス（たとえば窒素やトリメチルアルミニウム）を供給しないときのＳｉＣエピタキシャル膜のキャリア濃度のことを指す。バックグラウンドキャリア濃度は、水銀プローブＣＶ法によって測定しており、エピタキシャル層の最表面から１μｍの深さのキャリア濃度をバックグラウンドキャリア濃度としている。
【００６９】
比較例１および２では、図９に示すように、ＳｉＣ基板８１上に単層のエピタキシャル層８２を成長させている。ここで単層とはエピタキシャル層中で成長温度が一定であることを意味する。図１０は、そのエピタキシャル成長シーケンスを示しており、昇温のステップ９１と、エピタキシャル成長のステップ９２と、降温のステップ９３とから構成されており、エピタキシャル成長のステップ９２において温度が一定に保持されている。
【００７０】
（比較例１）
（０００１）面から８°以下（ここでは４°）のオフ角を有する４Ｈ−ＳｉＣ基板を用意した。ＣＶＤ装置を用いて、このＳｉＣ基板の（０００１）Ｓｉ面上に、成長温度１６２５℃で１０μｍの厚さのエピタキシャル層を成長させた。その他の成長条件としては、成長圧力を２００ｍｂａｒとし、モノシランガスとプロパンガスと水素ガスの供給量をそれぞれ３０ｓｃｃｍ、１０ｓｃｃｍ、９０ｓｌｍとした。この時の成長速度はおよそ５μｍ／ｈである。
【００７１】
（比較例２）
（０００１）面から８°以下（ここでは４°）のオフ角を有する４Ｈ−ＳｉＣ基板を用意した。ＣＶＤ装置を用いて、このＳｉＣ基板の（０００１）Ｓｉ面上に、成長温度１５５０℃で１０μｍの厚さのエピタキシャル層を成長させた。その他の成長条件としては、成長圧力を２００ｍｂａｒとし、モノシランガスとプロパンガスと水素ガスの供給量をそれぞれ３０ｓｃｃｍ、１０ｓｃｃｍ、９０ｓｌｍとした。この時の成長速度はおよそ５μｍ／ｈである。
【００７２】
（実施例１）
（０００１）面から８°以下（ここでは４°）のオフ角を有する４Ｈ−ＳｉＣ基板を用意した。ＣＶＤ装置を用いて、このＳｉＣ基板の（０００１）Ｓｉ面上に、成長温度１６２５℃で０．５μｍの厚さの第１のエピタキシャル層（高温成長層）を成長させ、さらにその上に成長温度１５５０℃で１０μｍの厚さの第２のエピタキシャル層（低温成長層）を成長させた。その他の成長条件としては、成長圧力を２００ｍｂａｒとし、モノシランガスとプロパンガスと水素ガスの供給量をそれぞれ３０ｓｃｃｍ、１０ｓｃｃｍ、９０ｓｌｍとした。この時の低温成長層の成長速度はおよそ５μｍ／ｈである。
【００７３】
（実施例２）
（０００１）面から８°以下（ここでは４°）のオフ角を有する４Ｈ−ＳｉＣ基板を用意した。ＣＶＤ装置を用いて、このＳｉＣ基板の（０００１）Ｓｉ面上に、成長温度１６２５℃で０．５μｍの厚さの第１のエピタキシャル層（高温成長層）を成長させ、さらにその上に成長温度１５００℃で１０μｍの厚さの第２のエピタキシャル層（低温成長層）を成長させた。その他の成長条件としては、成長圧力を２００ｍｂａｒとし、モノシランガスとプロパンガスと水素ガスの供給量をそれぞれ３０ｓｃｃｍ、１０ｓｃｃｍ、９０ｓｌｍとした。この時の成長速度はおよそ５μｍ／ｈであった。
【００７４】
下記表１に、比較例１、２および実施例１、２の測定結果を示す。
【００７５】
【表１】
2013014469.tif 000003
【００７６】
表１からわかるように、比較例１（成長温度：１６２５℃一定）では発生した三角欠陥の密度は良好であるが、表面粗さＲａが大きい。また、比較例２（成長温度：１５５０℃一定）では表面粗さＲａは良好であるが、三角欠陥密度が高い。つまり、三角欠陥密度と表面粗さＲａとの間には、成長温度に関してトレードオフの関係があることがわかる。
【００７７】
一方、実施例１（成長温度：１６２５℃→１５５０℃）および実施例２（成長温度：１６２５℃→１５００℃）では、三角欠陥密度と表面粗さＲａとの両方が良好であることがわかる。このように、本発明の実施例によれば、三角欠陥密度を０．５個／ｃｍ2以下とし、且つ、表面粗さＲａを０．２ｎｍ以下とすることができることがわかる。
【００７８】
図１１は、実施例２の条件で成長させたエピタキシャル層の最表面のＡＦＭ像を示す。図からわかるように、三角欠陥が抑制されているとともに、ステップバンチングが発生しておらず、良好なエピタキシャル層が得られた。
【００７９】
また、表１からわかるように、成長温度を低く設定するほど、バックグラウンドキャリア濃度が低下するという結果が得られた。これは、低温での成長になることで、ＣＶＤ装置のリアクタパーツから基板に到達する不可避的なガス（窒素など）が抑制されたためであると考えられる。また、窒素以外の金属不純物等のエピタキシャル層への取り込みも低減することができ、不純物濃度を低く抑えることができた。このようにして意図的でなくドープされた不純物としては、窒素や酸素が挙げられ、また、意図的でなくドープされた金属不純物としては、Ａｌ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｒ、Ｖ等が挙げられる。
【００８０】
本発明の実施形態に係るＳｉＣエピタキシャル基板では、高温で成長させた第１のＳｉＣエピタキシャル層の不純物濃度が高くなり、低温で成長させた第２のＳｉＣエピタキシャル層の不純物濃度が低くなる傾向を有する。例えばＭＩＳＦＥＴなどの半導体デバイスを作製する場合、ゲート絶縁膜はＳｉＣエピタキシャル基板の最表面に形成されるため、第２のＳｉＣエピタキシャル層の不純物濃度が低いことが望ましい。また、ＭＩＳＦＥＴのソースドレイン間の耐電圧やダイオードの逆方向耐電圧に関しても、空乏層が先に形成される第２のエピタキシャル層において不純物濃度が低いことが好ましい。したがって、本実施形態のように、低温成長により第２のエピタキシャル層の不純物濃度を抑制すれば、デバイスの高耐電圧化に有効である。
【００８１】
以下、本発明の実施形態にかかるエピタキシャル基板の製造方法を用いて作製されたＭＩＳＦＥＴを説明する。
【００８２】
図１２は、本発明の実施形態にかかる縦型ＭＩＳＦＥＴ１００の構成を示す断面図である。ＭＩＳＦＥＴ１００は、複数のユニットセル（半導体素子）１００Ｕを含んでおり、図にはユニットセル１００Ｕが２個並列に配置された状態が示されている。
【００８３】
ＭＩＳＦＥＴ１００は、低抵抗のｎ型４Ｈ−ＳｉＣ基板１０１を備え、ＳｉＣ基板１０１の主面上にはＳｉＣエピタキシャル層１０２が設けられている。ＳｉＣエピタキシャル層１０２は、基板１０１上に形成されたバッファ層１０２ａと、バッファ層１０２ａ上に設けられたドリフト層１０２ｂとを含んでいる。バッファ層１０２ａは、高濃度の不純物がドープされたｎ+領域であり、ドリフト層１０２ｂは、低濃度の不純物がドープされたｎ-領域である。
【００８４】
また、ＭＩＳＦＥＴ１００は、ＳｉＣエピタキシャル層１０２上に形成されたチャネル層１０６と、チャネル層１０６上にゲート絶縁膜１０７を介して設けられたゲート電極１０８と、ＳｉＣエピタキシャル層１０２の表面に接するソース電極１０９と、ＳｉＣ基板１０１の裏面上に設けられたドレイン電極１１０とを備えている。ソース電極１０９およびドレイン電極１１０のそれぞれには、上部配線電極１１２および裏面配線電極１１３がそれぞれ接続されている。ゲート電極１０８は、層間絶縁膜１１１によって覆われており、上部配線電極１１２とは絶縁されている。なお、ゲート絶縁膜１０７は、チャネル層１０６の表面を熱酸化することによって形成された熱酸化膜（ＳｉＯ2膜）であってもよい。
【００８５】
ＳｉＣエピタキシャル層１０２の表面領域には、ＳｉＣエピタキシャル層１０２とは逆の導電型のｐ型ボディ領域１０３が設けられている。また、ｐ型ボディ領域１０３の内部には、高濃度のｎ型不純物を含むｎ+型ソース領域１０４、および、ボディ領域１０３よりも高い濃度のｐ型不純物を含むｐ+型コンタクト領域１０５が形成されている。ボディ領域１０３、ソース領域１０４およびコンタクト領域１０５は、ＳｉＣエピタキシャル層１０２の所定の領域に不純物を注入する工程と、ＳｉＣエピタキシャル層１０２に注入された不純物を活性化させる高温熱処理を行う工程とによって形成される。
【００８６】
本実施形態において、ＳｉＣ基板１０１には、例えば、不純物濃度１×１０20ｃｍ-3の窒素がドーピングされている。このＳｉＣ基板１０１上に、上述の実施形態の方法（例えば、図４に示した成長シーケンス）に従って、ＳｉＣエピタキシャル層１０２を成長させる。まず、バッファ層１０２ａを、例えば１６２５℃での高温成長によって形成する。このとき、ｎ型ドーパントガスであるＮ2の流量を適切に調節することで、バッファ層１０２ａのキャリア濃度は、例えば、１×１０17／ｃｍ3以上１×１０20／ｃｍ3以下に設定される。バッファ層１０２ａの厚さは、例えば、０．１μｍ〜１．０μｍである。
【００８７】
バッファ層１０２ａを形成した後、低温（例えば、１６００℃未満）でドリフト層１０２ｂを成長させる。ドリフト層１０２ｂの不純物濃度もバッファ層１０２ａと同様にＮ2の流量を調整することにより制御される。ドリフト層１０２ｂのキャリア濃度は、例えば、５×１０15／ｃｍ3以上２×１０16／ｃｍ3以下に設定される。ドリフト層１０２ｂの厚さは、例えば、０．５μｍ〜１０．０μｍである。
【００８８】
上記には、バッファ層１０２ａを高温成長により形成し、ドリフト層１０２ｂを低温成長により形成する形態を説明したが、これに限られるものではない。バッファ層１０２ａは、高温で成長させた初期成長層と、その後、より低温で成長させたエピタキシャル層の一部とを含んでいても良い。不純物ガスの流量を切り替えることで、成長温度に関わらず、任意の厚さで高不純物濃度のバッファ層と低不純物濃度のドリフト層とを設けることができる。
【００８９】
このようにして作製されたＭＩＳＦＥＴ１００は、エピタキシャル層の表面に発生する三角欠陥が低減され、かつ、ステップバンチングによる表面荒れも抑制されているので、向上した素子特性を有する。
【産業上の利用可能性】
【００９０】
本発明は、トランジスタやダイオード等の半導体デバイス用途において好適に利用される。特に、ＥＶやＨＥＶなどの車載用、あるいは、産業機器用インバーターに搭載するためのパワー半導体デバイス用途において好適に利用される。
【符号の説明】
【００９１】
２１  ＳｉＣ基板
２２  第１のエピタキシャル層（高温成長層）
２３  第２のエピタキシャル層（低温成長層）
３１  昇温のステップ
３２、５２  第１のエピタキシャル成長（高温成長）のステップ
３３、５３  温度切替えのステップ
３４、５４  第２のエピタキシャル成長（低温成長）のステップ
３５  降温のステップ
８１  ＳｉＣ基板
８２  エピタキシャル層
９１  昇温のステップ
９２  エピタキシャル成長のステップ
９３  降温のステップ
【図１】
2013014469.tif 000004
【図２】
2013014469.tif 000005
【図３】
2013014469.tif 000006
【図４】
2013014469.tif 000007
【図５】
2013014469.tif 000008
【図６】
2013014469.tif 000009
【図７】
2013014469.tif 000010
【図８】
2013014469.tif 000011
【図９】
2013014469.tif 000012
【図１０】
2013014469.tif 000013
【図１１】
2013014469.tif 000014
【図１２】
2013014469.tif 000015
【図１３】
2013014469.tif 000016
【図１４】
2013014469.tif 000017