(57)【要約】      （修正有）【課題】変換誤差（直線歪）の除去を実現するＤＡＣを提供する。【解決手段】係数、定数の格納ＲＯＭ４に格納されたＤＡＣ１の直線近似の係数Ａ，定数Ｃとデジタル入力Ｄから直線近似値の演算回路３により直線近似値ＹＬを演算する。演算したアナログ値ＹＬをＤＡＣの各ビット重みと定数を要素とするＡＤ変換（逐次比較）２に入力し、演算したデジタル値ＤＡをＤＡＣ１に入力する。この入力ＤＡでＤＡＣ１はＹＬを出力することからＤＡＣ１内部の直線歪に無関係となり直線歪を補正することができる。【選択図】図１
2013118466.tif 000002
【特許請求の範囲】
【請求項１】
Ｎビットのデジタル入力Ｄ｛Ｄ（Ｎ）、Ｄ（Ｎ−１）、・・、Ｄ（１）｝（Ｎ：１、２、・・  Ｄ（Ｎ）：ＭＳＢ、Ｄ（１）：ＬＳＢ）をビット重み｛Ｂ（Ｎ）、Ｂ（Ｎ−２）、・・、Ｂ（１）｝によりアナログ出力ＯＵＴ｛ＯＵＴ＝ＣＢ＋Ｄ（Ｎ）＊Ｂ（Ｎ）＋Ｄ（Ｎ−１）＊Ｂ（Ｎ−２）＋・・＋Ｄ（１）＊Ｂ（１）｝に変換するＤＡＣ手段と
該ＤＡＣ手段のビット重み｛Ｂ（Ｎ）、Ｂ（Ｎ−１）、・・、Ｂ（１）｝、定数ＣＢと該ＤＡＣの直線近似の係数Ａ，定数Ｃを格納する係数、定数の格納ＲＯＭ手段と
該デジタル入力Ｄと該ＤＡＣ手段の直線近似の該係数Ａ，該定数Ｃから直線近似値ＹＬを演算する直線近似値の演算手段と
該ＤＡＣ手段のビット重み｛Ｂ（Ｎ）、Ｂ（Ｎ−１）、・・、Ｂ（１）｝、定数ＣＢを使い、該直線近似値の演算手段の出力ＹＬをＡＤ変換するＮビットのＡＤ変換演算回路手段と
該ＮビットのＡＤ変換演算回路手段の出力ＤＡ｛ＤＡ（Ｎ）、ＤＡ（Ｎ−１）、・・、ＤＡ（１）｝を該ＤＡＣ手段に入力することにより直線歪を補正することを特徴とするＤＡＣの直線歪補正回路
【請求項２】
請求項１の該ビット重み｛Ｂ（Ｎ）、Ｂ（Ｎ−１）、・・、Ｂ（１）｝、定数ＣＢと該デジタル入力ＤからＹＡ＝ＣＢ＋Ｄ（Ｎ）＊Ｂ（Ｎ）＋Ｄ（Ｎ−１）＊Ｂ（Ｎ−２）＋・・＋Ｄ（１）＊Ｂ（１）を演算するＤＡＣの実験式演算回路手段と
該実験式演算回路手段の出力ＹＡと該直線近似値の演算手段の出力ＹＬから誤差（ＹＡ−ＹＬ）を演算し、該誤差の演算出力を該直線近似の係数Ａで除算｛（ＹＡ−ＹＬ）／Ａ｝し、除算した出力を該デジタル入力Ｄと加算するデジタル入力補正回路手段と
該デジタル入力補正回路手段の出力ＤＡ｛ＤＡ（Ｎ）、ＤＡ（Ｎ−１）、・・、ＤＡ（１）｝を該ＤＡＣ手段に入力することにより直線歪を補正することを特徴とするＤＡＣの直線歪補正回路
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタル／アナログ変換（以下ＤＡＣ）の直線歪を改善する方法に関するものである。 
【背景技術】
【０００２】
ＤＡＣを構成する抵抗の不整合、スイッチのオン抵抗及び配線抵抗などによりＤＡＣは変換誤差があり、この変換誤差によりＤＡＣは直線歪（微分非直線性誤差（DNL：Differential Nonlinearty）、積分非直線性誤差（INL：Integral Nonlinearty））を生じる。
【０００３】
従来のＤＡＣの直線歪を改善する方法の一例について説明する。デジタル入力をＤＡＣと補正テーブルに入力し、補正用テーブルで変換補正され、ＤＡＣに補正された値を入力することにより直線歪を改善する方法が知られている（例えば、
【特許文献１】参照）。
【０００４】
更にＤＡＣの直線歪を改善する方法として、ＤＡＣの出力をアナログ／デジタル変換(以下ＡＤＣ)し、ＡＤＣの出力とデジタル入力を演算し、この演算出力とデジタル入力をアドレスとするＤＡＣ歪テーブルの出力とデジタル入力を加算し、ＤＡＣに入力することにより直線歪を改善する方法が知られている（例えば、
【特許文献２】参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２４４３１７
【特許文献２】特開平５−１９１２８０
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図２はＤＡＣ（８ビットＲ−２Ｒラダー型）の回路図である（単純化するためＮ＝８とする）。スイッチＳ８、Ｓ７、・・・Ｓ１はデジタル入力ＤＡ｛ＤＡ（８）、ＤＡ（７）、・・、ＤＡ（１）｝１１に対応する。例えば、ＤＡ（８）が「０」で、Ｓ８は２側にスイッチされ、ＤＡ（８）が「１」で、Ｓ８は３側にスイッチされる。同様にＤＡ（７）、・・・ＤＡ（１）はＳ７、・・・Ｓ１の２側、３側スイッチを制御する。
【０００７】
図２のＲ１、Ｒ３、Ｒ５、・・・Ｒ１５、Ｒ１６は２０ＫΩで、Ｒ２、Ｒ４、・・・Ｒ１４は１０ＫΩにより構成されるＲ−２Ｒラダー１０である。（Ｒ１）１２とＲ２は基準電源（Ｖ４）１３に接続され、１０Ｖが供給される。スイッチＳ８、Ｓ７、・・・Ｓ１の各２側は接地され、同じく各３側とＲ１８はＯＰアンプ（Ｕ１）１４の−入力に接続される。−１０Ｖのバイアス電源（Ｖ１）１５はＲ１８（２０ＫΩ）、帰還抵抗Ｒ１７（１０ＫΩ）はＯＰアンプ（Ｕ１）１４の出力ＯＵＴを通して、ＯＰアンプ（Ｕ１）１４の−入力に接続され、ＯＰアンプ（Ｕ１）１４の出力ＯＵＴは５Ｖのバイアスが加えられる。
【０００８】
デジタル入力ＤＡ｛ＤＡ（８）、ＤＡ（７）、・・、ＤＡ（１）｝１１が全て「０」で、スイッチＳ８、Ｓ７、・・・Ｓ１の各２側は接地され、ＯＰアンプ（Ｕ１）１４の出力ＯＵＴは５Ｖである。同様にデジタル入力ＤＡ｛ＤＡ（８）、ＤＡ（７）、・・、ＤＡ（１）｝１１が全て「１」で、スイッチＳ８、Ｓ７、・・・Ｓ１の各３側はＯＰアンプ（Ｕ１）１４の−入力に接続され、ＯＰアンプ（Ｕ１）１４の出力ＯＵＴは−４．７２３Ｖになる。
【０００９】
Ｒ−２Ｒラダー１０の抵抗の不整合，スイッチのオン抵抗及びラダーの配線抵抗などの誤差のモデルとして（Ｒ１（２０ＫΩ））１２が５％増え、２１ＫΩになったと仮定する。デジタル入力ＤＡ｛ＤＡ（８）、ＤＡ（７）、・・、ＤＡ（１）｝１１とＤＡＣ１の出力ＯＵＴＤの入出力特性は図３のようになる。図３のＸ軸ＤＡは数式１に示し、Ｙ軸はＤＡＣ１のＯＵＴＤ（測定値）と誤差（ＬＳＢで正規化）である。
【数１】
2013118466.tif 000003
【００１０】
図２のＲ−２Ｒラダー１０で、（Ｒ１）１２の抵抗値が２０ＫΩから２１ＫΩになることにより図３のデジタル入力ＤＡ（＝１２８）でＯＰアンプ（Ｕ１）１４の出力ＯＵＴＤがゼロ近辺で直線歪を生じる。
【００１１】
本発明は、このような従来のＤＡＣの変換誤差（直線歪）を有していた問題を解決しようとするものであり、ＤＡＣの直線歪の除去を実現することを目的とするものである。
【課題を解決するための手段】
【００１２】
本発明は上記目的を達成するために係数、定数の格納ＲＯＭ４に格納されたＤＡＣ１の直線近似の係数Ａ，定数Ｃとデジタル入力Ｄから直線近似値の演算回路３により直線近似値ＹＬ（＝Ａ＊Ｄ＋Ｃ）を演算する(数式２)。
【数２】
2013118466.tif 000004
【００１３】
係数、定数の格納ＲＯＭ４に格納されたＤＡＣ１のビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝、定数ＣＢを構成要素とするＡＤ変換演算回路２に直線近似値ＹＬを入力し、ＹＬのＡＤ変換｛ＤＡ（８）〜ＤＡ（１）｝を演算する。ＡＤ変換演算回路２の出力｛ＤＡ（８）〜ＤＡ（１）｝をＤＡＣ１に入力することによりＤＡＣ１の出力が直線近似値ＹＬとなり直線歪を補正する。
【００１４】
また、ＡＤ変換演算回路２の代わりに直線近似値の演算回路３の出力ＹＬとＤＡＣ１のビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝、定数ＣＢを構成要素とする実験式演算回路５の出力ＹＡからの誤差とデジタル入力Ｄをデジタル入力補正回路６により演算し、その出力｛ＤＡ（８）〜ＤＡ（１）｝をＤＡＣ１に入力することによりＤＡＣ１の出力が直線近似値ＹＬとなり直線歪を補正する。
【発明の効果】
【００１５】
従来のＤＡＣの直線歪補正は補正のテーブルを参照してＤＡＣの直線歪を補正していたが、近年、ＤＡＣの高精度化によりビット数が増え、この補正テーブルの容量は大きくなり、また、補正テーブルに歪補正データを書き込む時間も無視出来なくなってきた。
【００１６】
本発明は次の効果が得られる。直線近似値の演算回路３の出力ＹＬをＡＤ変換演算回路２により演算し、その出力｛ＤＡ（８）〜ＤＡ（１）｝をＤＡＣ１に入力することによりＤＡＣ１の出力を直線近似値ＹＬにする構成により（請求項１）、また直線近似値の演算回路３の出力ＹＬと実験式演算回路５の出力ＹＡからの誤差とデジタル入力Ｄをデジタル入力補正回路６で演算する構成により（請求項２）直線歪を計算式の演算のみで補正するため、従来の大容量の補正のテーブルを必要とせず、規模の小さな構成となる。
【００１７】
上述したように本発明のＤＡＣの直線歪補正は直線近似値の演算回路３、ＡＤ変換演算回路２（請求項１）の計算式の演算のみで、また直線近似値の演算回路３、実験式演算回路５、デジタル入力補正回路６（請求項２）の計算式の演算のみで直線歪補正することを提供する。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態を示すＤＡＣの直線歪補正回路のブロック図
【図２】ＤＡＣ（８ビットＲ−２Ｒラダー型）の回路図
【図３】補正前のデジタル入力ＤＡ対ＤＡＣ１のＯＵＴＤと誤差の入出力特性
【図４】デジタル入力ＤＡ対直線近似式ＹＬの入出力特性
【図５】ＤＡＣの入出力測定のブロック図
【図６】補正後のＤＡＣ出力(OUTD)と直線近似(YL)からの誤差の入出力特性
【図７】ＤＡＣ（セグメントと８ビットＲ−２Ｒラダー型）の回路図
【図８】ＡＤ変換演算回路のフローチャート
【図９】実施例２のＤＡＣの直線歪補正回路のブロック図
【図１０】実施例２のフローチャート
【図１１】ＯＵＴＤ(補正前）と誤差ＤＥの入出力特性
【図１２】ＯＵＴ(補正後）と誤差ＬＳＢの入出力特性
【発明を実施するための形態】
【実施例１】
【００１９】
以下、本発明の実施例１の形態を図１〜図８に基づいて説明する。
【００２０】
図１はＤＡＣの直線歪補正回路のブロック図で（単純化するため8ビット（Ｎ＝８）ＤＡＣとする）、図２はＤＡＣ１の回路図である。図２のＲ−２Ｒラダー１０において、抵抗の不整合，スイッチのオン抵抗及びラダーの配線抵抗などの誤差で（Ｒ１（＝２０ＫΩ））１２が５％増え、２１ＫΩになった場合の直線歪補正を説明する。
【００２１】
図１の係数、定数の格納ＲＯＭ４は代表的な直線近似の係数Ａ、定数Ｃと代表的なＤＡＣ１のビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝、定数ＣＢが格納されている。直線近似の係数Ａ、定数Ｃは直線近似値の演算回路３に、一方、ビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝、定数ＣＢはＡＤ変換演算回路２に供給される。
【００２２】
直線近似値の演算回路３はデジタル入力Ｄ｛Ｄ（８）、Ｄ（７）、・・、Ｄ（１）｝から出力ＹＬを数式２で演算し、その出力ＹＬはＡＤ変換演算回路２によりＡＤ変換される。
【００２３】
ＡＤ変換演算回路２のフローチャートを図８に示す。図８のＡＤＣ開始により係数、定数の格納ＲＯＭ４に格納されたＤＡＣ１の直線近似の係数Ａ，定数Ｃ、ビット重みＢ，定数ＣＢは直線近似値の演算回路３、ＡＤ変換演算回路２に供給される。
【００２４】
直線近似値の演算回路３はデジタル入力Ｄ｛Ｄ（８）、Ｄ（７）、・・、Ｄ（１）｝から出力ＹＬを数式２で演算し、直線近似値ＹＬはＹＡ（２５５）≦ＹＬ≦ＹＡ（０）の検査で、ＹＥＳならば続行し、ＮＯならば直線近似式の係数Ａと定数Ｃを書き換える（ＹＡは数式３を参照、ＹＡ（０）＝５Ｖ、ＹＡ（２５５）＝−４．７２３Ｖ）。
【００２５】
ＡＤ変換演算回路２は直線近似値の演算回路３の出力ＹＬを以下の順にＡＤ変換する。
数式３のＣＢ＋Ｂ（８）とＹＬの比較を行い、
ＹＬ≧ＣＢ＋Ｂ（８）ならばＤＡ（８）＝１、ＹＬ＝ＹＬ−｛ＣＢ＋Ｂ（８）｝
ＹＬ＜ＣＢ＋Ｂ（８）ならばＤＡ（８）＝０、ＹＬ＝ＹＬ
デジタル入力のＭＳＢ（ＤＡ（８））を決定し、同様に数式３のＣＢ＋Ｂ（７）からＣＢ＋Ｂ（１）とＹＬを比較し、
ＹＬ≧ＣＢ＋Ｂ（７）ならばＤＡ（７）＝１、ＹＬ＝ＹＬ−｛ＣＢ＋Ｂ（７）｝
ＹＬ＜ＣＢ＋Ｂ（７）ならばＤＡ（７）＝０、ＹＬ＝ＹＬ
・・・
ＹＬ≧ＣＢ＋Ｂ（１）ならばＤＡ（１）＝１、ＹＬ＝ＹＬ−｛ＣＢ＋Ｂ（１）｝
ＹＬ＜ＣＢ＋Ｂ（１）ならばＤＡ（１）＝０、ＹＬ＝ＹＬ
を行い、出力ＤＡ｛ＤＡ（８）、ＤＡ（７）、・・、ＤＡ（１）｝を出力し、ＡＣ変換を終了する。
【００２６】
ＡＤ変換演算回路２は各ビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝、定数ＣＢにより直線近似値の演算回路３の出力ＹＬをＡＤ変換し、その出力ＤＡ｛ＤＡ（８）、ＤＡ（７）、・・、ＤＡ（１）｝を得る。
【００２７】
ＡＤ変換演算回路２の出力ＤＡ｛ＤＡ（８）、ＤＡ（７）、・・、ＤＡ（１）｝はＤＡＣ１に入力され、ＤＡＣ１は直線近似値の演算回路３の出力ＹＬを出力し、ＤＡＣ１出力は直線歪を補正した出力ＯＵＴを得る。
【００２８】
次に係数、定数の格納ＲＯＭ４に格納されている直線近似の係数Ａ、定数ＣとＤＡＣ１のビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝、定数ＣＢの具体的な値を図５（ＤＡＣの入出力測定のブロック図）と図２のＤＡＣ１のデジタル入力ＤＡ｛ＤＡ（８）、ＤＡ（７）、・・、ＤＡ（１）｝とＯＰアンプ（Ｕ１）１４の出力ＯＵＴ（デジボル２１出力ＯＵＴＤ）を使って説明する。
【００２９】
ＤＡＣ１の直線近似の係数Ａ、定数ＣとＤＡＣ１のビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝、定数ＣＢの具体的な値を決定するためのブロックを図５（ＤＡＣの入出力測定のブロック図）に示す。
【００３０】
直線近似の係数Ａ、定数ＣとＤＡＣ１のビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝、定数ＣＢを測定するためにデジタル入力ＤとＡＤ変換演算回路２出力ＤＡが直線近似値の演算回路３とＡＤ変換演算回路２を通して等しくなるように直線近似の係数Ａ＝−１０／２５６、定数Ｃ＝５、ＣＢ＝５に設定する。この設定でＤ＝ＤＡとなり、直線近似値の演算回路３の数式２と数式３（ＤＡＣ１の実験式）が等しく（ＹＬ＝ＹＡ）なり、ＤＡＣ１のビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝を得る（数式４）。数式４で演算したビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝と定数ＣＢの値（ＤＡＣの入出力測定用）を表１に示す。
【数３】
2013118466.tif 000005
【数４】
2013118466.tif 000006
【表１】
2013118466.tif 000007
【００３１】
図２のＤＡＣ１にデジタル入力ＤＡ｛ＤＡ（８）、ＤＡ（７）、・・、ＤＡ（１）｝はデジタル入力Ｄ｛Ｄ（８）、Ｄ（７）、・・、Ｄ（１）｝と等しくなり、デジタル入力ＤをＤＡＣ１に入力し、直線歪を含むＤＡＣ１のＯＵＴ（ＯＰアンプ（Ｕ１）１４の出力）をデジタルボルトメータ２１（以下デジボル）により測定し、ＯＵＴＤを得る。
【００３２】
次に表２のＤＡと出力ＯＵＴＤからＤＡＣ１の直線近似式の係数Ａと定数Ｃを回帰により求める。回帰の独立変数をＤＡ、従属変数を出力ＹＬとし、係数Ａ（＝-0.0376673907609456）Ｖｏｌｔ／ＬＳＢ、定数Ｃ（＝4.94117129115337）Ｖｏｌｔを得る（直線近似式は数式２を参照）。
【００３３】
ＤＡＣ１の直線近似式出力ＹＬとデジボル２１出力ＯＵＴＤからの誤差ｌｓｂ（ＬＳＢで正規化）を数式５により求め、その誤差の入出力を表２(補正前)に示す。
【数５】
2013118466.tif 000008
【表２】
2013118466.tif 000009
【００３４】
表２のＤＡは前述の数式１で決定され、図３は表２のＤＡをＸ軸、図２のＯＰアンプ（Ｕ１）１４の出力ＯＵＴをデジボル２１で測定した出力ＯＵＴＤ、直線近似式出力ＹＬと数式５による誤差（ＬＳＢで正規化）をＹ軸としてグラフ化したものである（補正前）。
【００３５】
数式２（直線近似式）のＤ（＝ＤＡ）とＹＬの入出力を図４に示す。図４は表２のＤＡをＸ軸、直線近似式の出力ＹＬをＹ軸としてグラフ化したものである。
【００３６】
図２のＲ−２Ｒラダー１０で、（Ｒ１）１２の抵抗値が２０ＫΩから２１ＫΩに変化することはＲ−２Ｒラダー１０のＭＳＢが変化することである。このＭＳＢが変化することにより図３のデジタル入力ＤＡ（＝１２８）でＯＰアンプ（Ｕ１）１４の出力ＯＵＴＤがゼロ近辺で、±３ＬＳＢの直線歪を生じる。
【００３７】
図２のデジタル入力ＤＡに０,１,２,４，８，１６，３２，６４，１２８を入力し、各ＯＰアンプ（Ｕ１）１４の出力ＯＵＴをデジボル２１により測定したＯＵＴＤを表３に示す。この表３のＤＡ，ＯＵＴＤの値を前記数式３(ＤＡＣ１の実験式)に代入し、ＤＡＣ１の定数ＣＢとビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝を求める。
【表３】
2013118466.tif 000010
【００３８】
表３のＤＡ＝０、ＯＵＴＤ＝５を前記数式３(ＤＡＣ１の実験式)に代入し、定数ＣＢを求め、ＣＢ＝５を得る。同様に、表３のＤＡ＝１〜１２８、ＯＵＴＤ＝４．９６０９３８〜０．２３８０９５２を前記数式３に代入し、ビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝を求める。表４のＢ（８）はＤＡ＝１２８からＢ（８）＝ＯＵＴ−ＣＢを求め、同様にＢ（７）はＤＡ＝６４からＢ（７）＝ＯＵＴ−ＣＢ、・・・Ｂ（１）はＤＡ＝１からＢ（１）＝ＯＵＴ−ＣＢを表にしたものである。
【表４】
2013118466.tif 000011
【００３９】
表５はデジタル入力ＤＡ、デジボル２１測定値ＯＵＴＤ、実験式（数式３）の値ＹＡとＥＲＲＯＲ（＝ＯＵＴＤ−ＹＡ）、ＬＳＢ（ＥＲＲＯＲをＬＳＢで正規化した値）である。ＥＲＲＯＲは１μＶ以下で、実験式ＹＡはデジボル２１測定値ＯＵＴＤと非常に良く一致している。即ち、デジボル２１測定値ＯＵＴＤを実験式ＹＡに置き換えても精度に問題がないことがわかる。
【表５】
2013118466.tif 000012
【００４０】
図１の該デジタル入力Ｄを該直線近似値の演算回路３に入力する。表６はデジタル入力（Ｄの項）と直線近似値の演算回路３の出力（ＹＬ）を示す。直線近似値の演算回路３の出力ＹＬはＡＤ変換演算回路２に入力し、表４のビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝を使ってＡＤ変換し、ＡＤ変換演算回路２はＤＡを出力する。表６ではＤＡ（８）〜ＤＡ（１）の項で、このＤＡはＤＡＣ１に入力され、ＤＡＣ１出力（ＯＵＴＤ）となる。
【表６】
2013118466.tif 000013
【００４１】
図６は補正したＤＡＣ１の出力（ＯＵＴＤ）と直線近似（ＹＬ）からの誤差のグラフで、表６のＤ項、ＯＵＴＤと誤差ＬＳＢをグラフ化したもので、Ｘ軸はデジタル入力Ｄ｛Ｄ（８）、Ｄ（７）、・・、Ｄ（１）｝、Ｙ軸は補正したＤＡＣ１出力（ＯＵＴＤ）と直線近似式（ＹＬ）からの誤差（ＬＳＢで正規化）である。補正前の誤差ｌｓｂが±３．１４２ＬＳＢ(表２)から補正後−０．４６９１３、０．５３０８７ＬＳＢ（表６）に改善されていることがわかる。
【００４２】
高精度のＤＡＣは上位ビットをセグメント、下位ビットをラダーで構成されているものが多い。一例として、ＤＡＣ（セグメントと８ビットＲ−２Ｒラダー型）の回路図を図７に示す。この図７は上位３ビット１６をセグメント、下位８ビットをラダー１０で構成され、上位３ビット｛ＤＡ（１１）、ＤＡ（１０）、ＤＡ（９）｝１６はデコーダ１７によりデコードされ、ＤＳ（７）、ＤＳ（６）、・・・、ＤＳ（１）が出力される。ＤＳ（７）はスイッチＳ１５、ＤＳ（６）はスイッチＳ１４、・・・、ＤＳ（１）はスイッチＳ９を制御する。スイッチＳ１５〜９の３はＯＰアンプ１４の−入力に接続され、スイッチＳ１５〜９の２は接地される。
【００４３】
図７のＤＡＣ（セグメントと８ビットＲ−２Ｒラダー型）のＤＡＣ入出力式は数式６
【数６】
2013118466.tif 000014
となり、同様に係数ＸＳ（７）〜ＸＳ（１）、Ｂ（８）〜Ｂ（１）を決め、デジタル入力Ｄの直線近似式の出力を上記係数とするＡＤ変換によりデジタル入力を補正し、ＤＡＣ１に入力することによりＤＡＣ１の直線歪を補正することが出来る。
【実施例２】
【００４４】
以下、本発明の実施例２の形態を図９〜図１２に基づいて説明する。図９は実施例２のＤＡＣの直線歪補正回路のブロック図である。ＤＡＣ１の直線近似の係数Ａ、定数ＣとＤＡＣ１のビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝、定数ＣＢ係数を定数の格納ＲＯＭ４から直線近似値の演算回路３、実験式演算回路５に設定する。
【００４５】
デジタル入力Ｄは直線近似値の演算回路３、実験式演算回路５とデジタル入力補正回路６に入力される。直線近似値の演算回路３は数式２｛ＹＬ（＝Ａ＊Ｄ＋Ｃ）｝を演算し、実験式演算回路５は数式７（＝ＹＡ）を演算する。
【数７】
2013118466.tif 000015
【００４６】
デジタル入力補正回路６は実験式演算回路５の出力ＹＡと直線近似値の演算回路３の出力ＹＬの差を数式８（ＹＥ＝ＹＡ−ＹＬ）で演算し、ＹＥをＬＳＢにより正規化する数式９（ＤＥ）を演算する。さらに、デジタル入力補正回路６はデジタル入力ＤとＤＥを数式１０により演算し、デジタル入力Ｄを補正したＤＡを出力し、ＤＡＣ１に入力する。
【数８】
2013118466.tif 000016
【数９】
2013118466.tif 000017
【数１０】
2013118466.tif 000018
【００４７】
数式１１はデジタル入力Ｄとデジタル入力補正回路６出力ＤＡの関係を示す。ＡはＤＡＣ１の直線近似の係数、Ｂ（８）、Ｂ（７）、・・、Ｂ（１）はＤＡＣ１のビット重みである。
【数１１】
2013118466.tif 000019
【００４８】
ＤＡＣの直線歪補正回路のブロック図（図９）の各部の値を表７に示す。表７のＤは図９のデジタル入力、ＯＵＴＤはＤＡＣ１の出力測定値、ＹＬは直線近似値の演算回路３の出力、ＹＡは実験式演算回路５の出力、ＹＥは実験式演算回路５の出力ＹＡと直線近似値の演算回路３の出力ＹＬの差、ＤＥはＹＥ（＝ＹＡ−ＹＬ）をＬＳＢにより正規化した値、ＤＡはＤＡＣ１の入力（＝デジタル入力補正回路６出力）、ＯＵＴは補正したＤＡＣ１の出力、回帰はＯＵＴを評価するための回帰直線、誤差はＯＵＴと回帰の差、誤差ＬＳＢは誤差をＬＳＢで正規化した値である。
【表７】
2013118466.tif 000020
【００４９】
図１０は実施例２のフローチャートある。補正開始でＤＡＣ１の直線近似の係数Ａ、定数ＣとＤＡＣ１のビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝、定数ＣＢを係数、定数の格納ＲＯＭ４から直線近似値の演算回路３、実験式演算回路５に設定する。
【００５０】
次に、直線近似値の演算回路３はデジタル入力Ｄと直線近似の係数Ａ、定数Ｃから数式２｛ＹＬ（＝Ａ＊Ｄ＋Ｃ）｝を演算し、直線近似値ＹＬがＹＡ（２５５）≦ＹＬ≦ＹＡ（０）の検査で、ＹＥＳならば続行し、ＮＯならば直線近似式の係数Ａと定数Ｃを書き換える（ＹＡは数式７を参照、ＹＡ（０）＝５Ｖ、ＹＡ（２５５）＝−４．７２３Ｖ）。実験式演算回路５は数式７（＝ＹＡ）を演算する。
【００５１】
デジタル入力補正回路６は数式８（ＹＥ＝ＹＡ−ＹＬ）で演算し、数式８をＬＳＢにより正規化する数式９（ＤＥ）を演算し、さらに、デジタル入力ＤとＤＥを数式１０により演算し、デジタル入力Ｄを補正したＤＡを出力し、ＤＡＣ１に入力することにより補正したＤＡＣ１の出力（ＯＵＴ）を得る。
【００５２】
図１１は補正前のＤＡＣ１出力測定値（ＯＵＴＤ）と、その誤差（ＤＥ）の入出力特性を示す。ＭＳＢの切り換え時（Ｄ＝１２８）に±３ＬＳＢの誤差が発生している。
【００５３】
図１２は補正後のＤＡＣ１の出力（ＯＵＴ）と、その誤差の入出力特性である。誤差は約±０．５ＬＳＢ以下になり、ＤＡＣ１の出力が補正されていることがわかる。
【００５４】
ＤＡＣ１を単純化するためＮ＝８の８ビットＤＡＣとしたがＮ＝８に制約されない。ＤＡＣの直線歪をＭＳＢのみの原因で、説明したが、複数のビットの原因でも直線歪を補正できる。直線近似式の係数Ａ，定数Ｃを回帰より求めたが、直線近似値ＹＬがＹＡ（２５５）≦ＹＬ≦ＹＡ（０）ならば、どの様な直線近似でも良く、回帰直線に制約されるものではない。ＡＤ変換演算回路２はＤＡＣ１の定数、ビット重みを使ったＡＤＣであるならば逐次比較方式でない方式でも良い。ＤＡＣ１の定数ＣＢとビット重み｛Ｂ（８）、Ｂ（７）、・・、Ｂ（１）｝を求める方法は重回帰（説明変数：ＤＡＣ入力ＤＡ、目的変数：ＤＡＣ出力ＯＵＴ）で求めてもよい。また、ラダー型のＤＡＣを中心に説明したが、直線歪のあるＤＡＣならばタイプを問わない。
【産業上の利用可能性】
【００５５】
本発明は、通信機器、計測機器、音響機器、自動テスト装置、電子ビーム描画装置の偏向システム等の分野における高精度のアナログ信号をデジタル信号に変換するＤＡ変換器に関し、特に、ＤＡ変換の高精度化を容易にするものである。
【符号の説明】
【００５６】
１  ＤＡＣ
２  ＡＤ変換演算回路
３  直線近似値の演算回路
４  係数、定数の格納ＲＯＭ
５  実験式演算回路
６  デジタル入力補正回路
１０  Ｒ−２Ｒラダー
１１  ＤＡＣのデジタル入力
１２  抵抗Ｒ１
１３  基準電源Ｖ４
１４  ＯＰアンプＵ１
１５  バイアス電源Ｖ１
１６  ＤＡＣのデジタル入力の上位３ビット
１７  ＤＡＣのデジタル入力の上位３ビットのデコーダー
１８  ２Ｒセグメント
２０  入出力測定システム
２１  デジボル
【図１】
2013118466.tif 000021
【図３】
2013118466.tif 000022
【図４】
2013118466.tif 000023
【図５】
2013118466.tif 000024
【図６】
2013118466.tif 000025
【図７】
2013118466.tif 000026
【図８】
2013118466.tif 000027
【図９】
2013118466.tif 000028
【図１０】
2013118466.tif 000029
【図１１】
2013118466.tif 000030
【図１２】
2013118466.tif 000031
【図２】
2013118466.tif 000032