(57)【要約】【課題】シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法を提供する。【解決手段】シリコンメイン部と、シリコンメイン部の周りのシリコン枠部と、シリコン枠部上に結晶面の方向がランダムに形成されたクラック防止部と、を備えるシリコン基板である。これにより、シリコン基板のクラックを減少させる。クラック防止部が、シリコン枠部の上面に形成された凹凸を含んでもよい。クラック防止部が、シリコン枠部の上面に形成された誘電体膜を含んでもよい。誘電体膜が、シリコン枠部の側面にさらに形成されてもよい。【選択図】図１
2013118384.tif 000002
【特許請求の範囲】
【請求項１】
シリコンメイン部、前記シリコンメイン部の周りのシリコン枠部、及び前記シリコン枠部に位置し、結晶面がランダムに形成されたクラック防止部を含むシリコン基板と、
前記シリコン基板のシリコンメイン部上に成長された少なくとも一つの第１窒化物半導体薄膜と、
前記シリコン基板のクラック防止部上に形成された第２窒化物半導体薄膜と、を備えるエピ構造体。
【請求項２】
前記第２窒化物半導体薄膜が、多結晶構造または非晶質構造を有することを特徴とする、請求項１に記載のエピ構造体。
【請求項３】
前記クラック防止部が、前記シリコン枠部の上面に形成された凹凸を含むことを特徴とする、請求項１又は２に記載のエピ構造体。
【請求項４】
前記クラック防止部が、前記シリコン枠部の上面に形成された誘電体膜を含むことを特徴とする、請求項１又は２に記載のエピ構造体。
【請求項５】
前記誘電体膜が、前記シリコン枠部の側面にさらに形成されることを特徴とする、請求項４に記載のエピ構造体。
【請求項６】
前記誘電体膜が、窒化膜または酸化膜を含むことを特徴とする、請求項４又は５に記載のエピ構造体。
【請求項７】
前記クラック防止部が、前記シリコン枠部の上面に、イオンインプラントによって形成されることを特徴とする、請求項１又は２に記載のエピ構造体。
【請求項８】
前記第１窒化物半導体薄膜が、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１、ｘ≠ｙ）で形成されることを特徴とする、請求項１から７のいずれか一項に記載のエピ構造体。
【請求項９】
シリコンメイン部と、
前記シリコンメイン部の周りのシリコン枠部と、
前記シリコン枠部に位置し、結晶面の方向がランダムに形成されたクラック防止部と、を備えるシリコン基板。
【請求項１０】
前記クラック防止部が、前記シリコン枠部の上面に形成された凹凸を含むことを特徴とする、請求項９に記載のシリコン基板。
【請求項１１】
前記クラック防止部が、前記シリコン枠部の上面に形成された誘電体膜を含むことを特徴とする、請求項９に記載のシリコン基板。
【請求項１２】
前記誘電体膜が、前記シリコン枠部の側面にさらに形成されることを特徴とする、請求項１１に記載のシリコン基板。
【請求項１３】
前記誘電体膜が、窒化膜または酸化膜を含むことを特徴とする、請求項１１又は１２に記載のシリコン基板。
【請求項１４】
前記クラック防止部が、前記シリコン枠部の上面に、イオンインプラントによって形成されることを特徴とする、請求項９に記載のシリコン基板。
【請求項１５】
シリコン基板を準備する工程と、
前記シリコン基板の枠部に結晶面方向をランダムに形成したクラック防止部を形成する工程と、を含むシリコン基板の製造方法。
【請求項１６】
前記クラック防止部を形成する工程が、前記シリコン基板の枠部の上面にエッチングによって凹凸をパターニングする工程を含むことを特徴とする、請求項１５に記載のシリコン基板の製造方法。
【請求項１７】
前記クラック防止部を形成する工程が、前記シリコン基板上に誘電体膜をパターニングして前記枠部を除外した部分の誘電体膜を除去する工程を含むことを特徴とする、請求項１５に記載のシリコン基板の製造方法。
【請求項１８】
前記クラック防止部を形成する工程が、前記シリコン基板の枠部に誘電体膜を蒸着する工程を含むことを特徴とする、請求項１５又は１７に記載のシリコン基板の製造方法。
【請求項１９】
前記誘電体膜が、窒化膜または酸化膜を含むことを特徴とする、請求項１７又は１８に記載のシリコン基板の製造方法。
【請求項２０】
前記クラック防止部を形成する工程が、前記シリコン基板の枠部の上面にイオンインプラントする工程を含むことを特徴とする、請求項１５に記載のシリコン基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法に関する。
【背景技術】
【０００２】
窒化物系半導体素子を形成するための基板として、サファイアが多用されている。しかし、サファイア基板は、コストが高く、硬くてチップの製作が難しく、かつ導電性が低い。そして、サファイア基板を大口径とすると、エピ成長時に、低い熱伝導度によって高温で基板自体のたわみ現象が発生して、大面積に製作し難い。このような限界を克服するために、サファイア基板の代わりに、シリコン基板を活用した窒化物系半導体素子が開発されている。シリコン基板は、サファイア基板に比べて、熱伝導度が高いため、高温で成長する窒化物薄膜の成長温度でも基板のたわみ程度が大きくなく、大口径の薄膜成長が可能である。しかし、シリコン基板に窒化物薄膜を成長させる時、基板と薄膜との格子定数の不一致によって欠陥密度が高くなり、熱膨張係数の不一致によって応力が発生する。
【０００３】
また、大口径のシリコン基板に窒化物半導体を成長させる場合、高温で延性特性を有するシリコン基板に異種薄膜である窒化物半導体薄膜が成長されながらストレスが加わり、シリコン基板に塑性変形を与える。これにより、常温でシリコン基板は、さらに脆くなり、成長中にあるいは常温への冷却過程で、シリコン基板の枠部分にクラックが生じ、このクラックにより、プロセス中の熱的衝撃によって基板が壊れる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、クラックの発生が抑制されるシリコン基板を提供することである。
【０００５】
本発明が解決しようとする他の課題は、クラックの発生が抑制されるシリコン基板を採用したエピ構造体を提供することである。
【０００６】
本発明が解決しようとするさらに他の課題は、クラックの発生が抑制されるシリコン基板の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
前記課題を達成するために、本発明の一実施形態によるエピ構造体は、シリコンメイン部、前記シリコンメイン部の周りのシリコン枠部、及び前記シリコン枠部上に結晶面がランダムに形成されたクラック防止部を含むシリコン基板と、前記シリコン基板のシリコンメイン部上に成長された少なくとも一つの第１窒化物半導体薄膜と、前記シリコン基板のクラック防止部上に形成された第２窒化物半導体薄膜と、を備える。
【０００８】
前記第２窒化物半導体薄膜は、多結晶構造または非晶質構造を有する。
【０００９】
前記クラック防止部は、前記シリコン枠部の上面に形成された凹凸を含む。
【００１０】
前記クラック防止部は、前記シリコン枠部の上面に形成された誘電体膜を含む。
【００１１】
前記誘電体膜は、前記シリコン枠部の側面にさらに形成される。
【００１２】
前記誘電体膜は、窒化膜または酸化膜を含む。
【００１３】
前記クラック防止部は、前記シリコン枠部の上面に、イオンインプラントによって形成される。
【００１４】
前記第１窒化物半導体薄膜は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ≠ｙ）で形成される。
【００１５】
前記課題を達成するために、本発明の一実施形態によるシリコン基板は、シリコンメイン部と、前記シリコンメイン部の周りのシリコン枠部と、前記シリコン枠部上に結晶面の方向がランダムに形成されたクラック防止部と、を備える。
【００１６】
前記クラック防止部は、前記シリコン枠部の上面に形成された凹凸を含む。
【００１７】
前記クラック防止部は、前記シリコン枠部の上面に形成された誘電体膜を含む。
【００１８】
前記誘電体膜は、前記シリコン枠部の側面にさらに形成される。
【００１９】
前記誘電体膜は、窒化膜または酸化膜を含む。
【００２０】
前記クラック防止部は、前記シリコン枠部の上面にイオンインプラントによって形成される。
【００２１】
本発明の一実施形態によるシリコン基板の製造方法は、シリコン基板を準備する工程と、前記シリコン基板の枠部に結晶面方向をランダムに形成したクラック防止部を形成する工程と、を含む。
【００２２】
前記クラック防止部を形成する工程は、前記シリコン基板の枠部の上面に凹凸をパターニングし、凹凸パターンをエッチングする工程を含む。
【００２３】
前記クラック防止部を形成する工程は、前記シリコン基板上に誘電体膜をパターニングし、リフトオフによって前記枠部を除外した部分の誘電体膜を除去する工程を含む。
【００２４】
前記クラック防止部を形成する工程は、前記シリコン基板の枠部に誘電体膜を蒸着する工程を含む。
【００２５】
前記誘電体膜は、窒化膜または酸化膜を含む。
【００２６】
前記クラック防止部を形成する工程は、前記シリコン基板の枠部の上面にイオンインプラントする工程を含む。
【発明の効果】
【００２７】
本発明のシリコン基板及びエピ構造体は、シリコン基板上の他の層の成長中又はシリコン基板の常温への冷却過程における熱衝撃に対して高い耐性を有する。
【００２８】
また、本発明のシリコン基板の製造方法は、シリコン基板上の他の層の成長中又はシリコン基板の常温への冷却過程における熱衝撃に対して高い耐性を有するシリコン基板を製造することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態によるシリコン基板を概略的に示す図面である。
【図２】本発明の一実施形態によるエピ構造体を概略的に示す図面である。
【図３】本発明の他の実施形態によるエピ構造体を示す図面である。
【図４】本発明のさらに他の実施形態によるエピ構造体を示す図面である。
【図５】本発明のさらに他の実施形態によるエピ構造体を示す図面である。
【図６】本発明のさらに他の実施形態によるエピ構造体を示す図面である。
【図７】本発明のさらに他の実施形態によるエピ構造体を示す図面である。
【図８】本発明の一実施形態によるシリコン基板の製造方法を説明するための図面である。
【図９】本発明の他の実施形態によるシリコン基板の製造方法を説明するための図面である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態によるシリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法について、添付した図面を参照して詳細に説明する。図面における同じ参照番号は、同じ構成要素を表し、各構成要素のサイズや厚さは、説明の便宜上、誇張されている。一方、以下に説明される実施形態は、単に例示的なものに過ぎず、このような実施形態から多様な変形が可能である。例えば、一層の基板や他の層の“上側”、“上部”または“上”に備えられると説明される時、その層は、基板や他の層に直接接しながら、上に存在することもあり、その間にさらに他の層が存在することもある。
【００３１】
図１は、本発明の一実施形態によるシリコン基板１０を概略的に示す図面である。シリコン基板１０は、シリコンメイン部１２と、シリコンメイン部１２の周りにあるシリコン枠部１１と、を備える。シリコン基板１０は、例えば、円形であり、シリコンメイン部１２は、基板の枠部の内側部分を示す。また、シリコンメイン部１２は、単結晶窒化物半導体薄膜を成長しようとする領域を示す。シリコン基板１０は、例えば、シリコン枠部１１の上面に、その結晶面の方向がランダムに形成されたクラック防止部１５を備えてもよい。
【００３２】
シリコンメイン部１２は、例えば、（１１１）結晶面を有し、クラック防止部１５は、不規則な結晶面を有する。クラック防止部１５は、結晶面の方向が不規則に形成され、その上に窒化物半導体薄膜を成長させる場合、窒化物半導体薄膜が単結晶に成長されず、非晶質または多結晶に形成される。一方、シリコンメイン部１２上では、窒化物半導体薄膜が単結晶に成長される。
【００３３】
クラック防止部１５がランダムな方向の結晶面を有するか、または粗い表面を有する時、窒化物半導体薄膜をシリコン基板に成長させる過程で、シリコンメイン部では、例えば、（１１１）方向に配向する一方、クラック防止部１５では、粗い表面によって表面の結晶方向がランダムに配向される。したがって、クラック防止部１５の表面で成長される窒化物半導体薄膜は、多結晶あるいは非晶質状態に成長されるので、シリコン基板の（１１１）面で成長される窒化物半導体薄膜の単結晶部分とは異なり、異種物質の成長による基板と薄膜との界面でのストレスが緩和される。したがって、シリコン枠部に窒化物半導体薄膜を成長させる時、薄膜によるストレスが減少して、シリコン基板の変形を抑制させる。
【００３４】
図２は、本発明の一実施形態によるエピ構造体１００を概略的に示した図面である。エピ構造体１００は、シリコン基板１１０と、シリコン基板１１０上に形成された窒化物半導体薄膜と、を備えてもよい。シリコン基板１１０は、シリコンメイン部１１２と、シリコンメイン部１１２の周りにあるシリコン枠部１１１と、を備えてもよい。シリコン基板１１０は、大口径を有するものであって、例えば、８インチ以上の直径を有する。シリコン基板１１０は、例えば、ｐ型またはｎ型の不純物がドーピングされて形成される。ｐ型不純物は、例えば、Ｂ、Ａｌ、Ｍｇ、Ｃａ、Ｚｎ、Ｃｄ、Ｈｇ、またはＧａからなる群、ｎ型不純物は、例えば、Ａｓ、Ｐからなる群から選択された少なくとも一つを含んでもよい。ｐ型不純物を高濃度にドーピングする場合、シリコン基板のたわみ現象を減らせる。
【００３５】
シリコン枠部１１１の上面に、その結晶面の方向がランダムに形成されたクラック防止部１１５が備えられうる。クラック防止部１１５が形成される前の基板を母材基板とし、母材基板の枠部にクラック防止部１１５を備えてシリコン基板を形成しうる。窒化物半導体薄膜は、シリコンメイン部１１２上に成長された第１窒化物半導体薄膜１２７、及びクラック防止部１１５上に形成された第２窒化物半導体薄膜１２５を備えてもよい。
【００３６】
シリコンメイン部１１２は、例えば、（１１１）結晶面を有し、第１窒化物半導体薄膜１２７は、単結晶に成長される。第１窒化物半導体薄膜１２７は、一層または複数層に形成され、例えば、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ,ｙ≦１、ｘ≠ｙ）で形成される。例えば、少なくとも一つの第１窒化物半導体薄膜は、ガリウムを含む窒化物で形成される。または、少なくとも一つの第１窒化物半導体薄膜は、ＧａＮ、ＩｎＧａＮ、またはＡｌＩｎＧａＮのうちいずれか一つを含む物質で形成される。シリコン基板１１０は、ドーピングされてもよく、ドーピングされなくてもよい。
【００３７】
少なくとも一つの第１窒化物半導体薄膜１２７は、選択的にアンドーピングまたはドーピングされる。例えば、少なくとも一つの窒化物半導体薄膜のうち、最上層にある窒化物半導体薄膜は、ｎ型またはｐ型にドーピングされ、残りの窒化物半導体薄膜は、ドーピングされない。
【００３８】
第１窒化物半導体薄膜１２７は、例えば、（１１１）結晶面を有するシリコンメイン部１１２上に成長されるものであって、単結晶薄膜であってもよい。第２窒化物半導体薄膜１２５は、結晶面がランダムに形成されたクラック防止部上に成長されたものであって、多結晶薄膜または非晶質薄膜である。シリコン基板と窒化物半導体薄膜との間の界面で発生するストレスによって、窒化物半導体薄膜の成長途中または冷却時、シリコン基板にクラックが発生する恐れがある。シリコン基板のクラックは、内側の中央部よりは相対的に基板の枠部で多く発生し、枠部から中央部に向かって発生する。しかし、シリコン基板が単結晶窒化物半導体薄膜から受けるストレスが、シリコン基板が多結晶窒化物半導体薄膜または非晶質窒化物半導体薄膜から受けるストレスに比べて、相対的に大きい。したがって、シリコン基板の枠部１１１のクラック防止部１１５と第２窒化物半導体薄膜１２５との間で発生するストレスが相対的に少ない。したがって、シリコン基板の枠部１１１でストレスによる変形やクラックの発生が減少する。
【００３９】
以下、クラック防止部の多様な例について説明する。
【００４０】
図３は、本発明の一実施形態によるエピ構造体２００を概略的に示した図面である。エピ構造体２００は、シリコン基板２１０と、シリコン基板２１０上に成長された少なくとも一つの窒化物半導体薄膜と、を備えてもよい。シリコン基板２１０は、シリコンメイン部２１２と、シリコンメイン部２１２の周りにあるシリコン枠部２１１と、シリコン枠部２１１上に形成されたクラック防止部２１５と、を備えてもよい。クラック防止部２１５は、シリコン枠部２１１及びシリコンメイン部２１２をパターニングし、パターンによってドライエッチングまたはウェットエッチングして形成される。クラック防止部２１５は、図３に示したように、凹凸パターンを含んでもよい。例えば、シリコン基板２１０にフォトレジスト層（図示せず）がコーティングされ、マスクを利用してフォトレジスト層にパターンを形成する。シリコンメイン部２１２は、全体的にマスキングされ、シリコン枠部２１１は、凹凸パターンのマスクを利用してパターニングされる。その後、露光及びエッチングを通じて、シリコン枠部２１１上に凹凸パターンを含むクラック防止部２１５を形成する。フォトレジストは、クラック防止部２１５を形成した後に除去される。凹凸パターンによって、クラック防止部２１５が粗い表面を有するか、または表面の結晶方向がランダムになる。
【００４１】
または、凹凸パターンのクラック防止部または誘電物質からなるクラック防止部も、いずれも結晶面が不規則である。
【００４２】
シリコンメイン部２１２は、（１１１）結晶面を有するので、シリコンメイン部２１２上に成長される第１窒化物半導体薄膜２２７は、単結晶構造を有する。クラック防止部２１５は、結晶面がランダムであるので、クラック防止部２１５上に成長される第２窒化物半導体薄膜２２５は、多結晶または非晶質の構造を有する。したがって、前述したように、クラック防止部２１５と第２窒化物半導体薄膜２２５との間に発生するストレスが相対的に少なく、シリコン枠部２１１でのクラックの発生が減少する。
【００４３】
図４に示されたエピ構造体３００は、シリコン基板３１０と、シリコン基板３１０上に成長された少なくとも一つの窒化物半導体薄膜と、を備えてもよい。シリコン基板３１０は、シリコンメイン部３１２と、シリコンメイン部３１２の周りにあるシリコン枠部３１１と、シリコン枠部３１１上に形成されたクラック防止部３１５と、を備えてもよい。クラック防止部３１５は、例えば、熱酸化によってシリコン枠部３１１上に、熱酸化物で形成される。または、シリコン基板３１０にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）またはスパッタリングを利用して、酸化物（Ｏｘｉｄｅ）または窒化物（Ｎｉｔｒｉｄｅ）のような誘電物質を蒸着し、フォト工程を通じてシリコン枠部３１１上にだけ誘電物質が残るようにパターニングし、かつエッチングして、誘電体膜からなるクラック防止部３１５を形成する。または、フォト工程を通じてシリコン枠部３１１にだけ誘電物質が残るようにパターニングし、リフトオフ（Ｌｉｆｔ  Ｏｆｆ）方法でシリコン枠部３１１以外の領域にある誘電物質を除去してクラック防止部３１５を形成することもできる。ここで、クラック防止部３１５は、シリコン枠部３１１の上部以外に、シリコン基板の側面にも延びて形成される。または、クラック防止部３１５は、シリコン枠部３１１の上部以外に、シリコン基板の側面及び下面にも延びて形成される。シリコンメイン部３１２には、単結晶の第１窒化物半導体薄膜３２７が形成され、クラック防止部３１５上には、多結晶または非晶質の第２窒化物半導体薄膜３２５が形成される。第２窒化物半導体薄膜３２５は、多結晶または非晶質構造を有するので、その下にあるシリコン枠部のクラックの発生を抑制させる。
【００４４】
図５は、本発明の他の例のエピ構造体３００Ａを示した図面である。エピ構造体３００Ａでは、図４に示したエピ構造体３００のシリコン基板３１０の枠部３１１の上部をエッチングして、段差３２０を形成する。シリコン基板３１０のメイン部３１２より低く段差が形成された枠部３１１の上部に、クラック防止部３１５を形成する。図５に示したように、シリコン基板３１０の枠部３１１に段差を形成し、その上にクラック防止部３１５を形成する場合、以後の工程のうち一つとして、例えば、マスクを使用する時にマスクアラインに有利である。
【００４５】
図６に示されたエピ構造体４００は、シリコン基板４１０と、シリコン基板４１０上に成長された少なくとも一つの窒化物半導体薄膜と、を備えてもよい。シリコン基板４１０は、シリコンメイン部４１２と、シリコンメイン部４１２の周りにあるシリコン枠部４１１と、シリコン枠部４１１上に形成されたクラック防止部４１５と、を備えてもよい。クラック防止部４１５は、シリコン枠部４１１上に、イオンインプラントを通じて形成される。イオンインプラントによって、シリコン枠部４１１の表面が多結晶または非晶質形態に変性される。このように変性されたクラック防止部４１５上に、窒化物半導体薄膜を成長させれば、窒化物半導体薄膜も、多結晶または非晶質の形態に成長される。したがって、シリコンメイン部４１２には、単結晶の第１窒化物半導体薄膜４２７が形成され、クラック防止部４１５上には、多結晶または非晶質の第２窒化物半導体薄膜４２５が形成される。一方、図６では、シリコン枠部４１１の上面にだけイオンインプラントされたものを例示したが、これに限定されず、シリコン枠部の上面を含んで、側面と下面、そして、シリコンメイン部４１２の下面まで延びてイオンインプラントすることもできる。例えば、シリコン枠部の側面までクラック防止部が形成される場合には、シリコン基板を蒸着装置で高速で回転させる時、高速回転による衝撃を緩和させることによって、クラック減少効果をさらに高める。
【００４６】
図７は、本発明のさらに他の例のエピ構造体４００Ａを示した図面である。エピ構造体４００Ａでは、図６に示されたエピ構造体４００のシリコン基板４１０の枠部４１１の上部をエッチングして、段差４２０を形成する。シリコン基板４１０のメイン部４１２より低く段差が形成された枠部４１１の上部に、クラック防止部４１５を形成する。
【００４７】
図８は、イオンインプラントを利用してシリコン基板を製造する例を示した図面である。シリコンインゴット５１０の外周面にイオンインプラントを行う。イオンインプラントによって、シリコンインゴット５１０の外周面が粗い表面５２０を有する。そして、シリコンインゴット５１０を切断して、シリコン基板（ウェーハ）を形成する。シリコン基板の枠部にイオンインプラントによって形成された粗い表面５２０が露出され、この粗い表面５２０がクラック防止部として機能する。イオンインプラントの深さを調節して、粗い表面５２０の深さを調節することによって、シリコン基板の枠部に形成されるクラック防止部のサイズを調節する。このように、シリコンインゴットで全体的にクラック防止部を形成する方法を利用して、さらに簡単で安くシリコン基板を製造する。
【００４８】
図９は、本発明のさらに他の実施形態によるシリコン基板の製造方法を説明するための図面である。シリコンインゴット６１０の周りに沿ってグルーブ６１５を形成する。グルーブ６１５は、例えば、レーザカッティング加工によって形成される。そして、シリコンインゴット６１０の表面に熱酸化処理を行って酸化膜６２０を形成する。熱酸化処理によって、グルーブ６１５にも酸化膜が形成される。次いで、シリコンインゴット６１０を切断してシリコン基板（ウェーハ）を形成する。シリコンインゴット６１０を切断する時、グルーブ６１５が露出されるように切断する。シリコンインゴット６１０を切断して形成されたシリコン基板は、その枠部に酸化膜６２０が形成される。そして、シリコン基板の側面部にも、酸化膜が形成される。このように、シリコンインゴットで酸化膜処理を行うことによって、さらに安くて簡単な方法で本発明の実施形態によるシリコン基板を製造する。
【００４９】
本発明の実施形態によるエピ構造体は、シリコン基板に窒化物半導体薄膜を成長させる時、シリコン基板の枠部でのストレスを減少させることによって、シリコン基板のクラックを減少させる。また、シリコン基板のクラックは、シリコン基板の直径が増大するほど多く発生するが、シリコン基板の枠部で発生するクラックを減少させることによって、シリコン基板の直径を増大させる。そして、大口径のシリコン基板、例えば、６インチ以上の直径を有するシリコン基板に所望の厚さに窒化物半導体薄膜を成長させる。本発明の実施形態によるエピ構造体は、発光素子（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＬＥＤ）、ショットキーダイオード、レーザダイオード、電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）またはパワーデバイス（Ｐｏｗｅｒ  Ｄｅｖｉｃｅ）に適用される。
【００５０】
前述の実施形態は、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能である。したがって、本発明の真の技術的保護範囲は、特許請求の範囲に記載された発明の技術的思想によって決定されねばならない。
【産業上の利用可能性】
【００５１】
本発明は、半導体素子関連の技術分野に好適に適用可能である。
【符号の説明】
【００５２】
１０，１１０，２１０，３１０，４１０  シリコン基板
１１，１１１，２１１，３１１，４１１  シリコン枠部
１２，１１２，２１２，３１２，４１２  シリコンメイン部
１５，１１５，２１５，３１５，４１５  クラック防止部
１００，２００，３００，３００Ａ，４００，４００Ａ  エピ構造体
１２５，２２５，３２５，４２５  第２窒化物半導体薄膜
１２７，２２７，３２７，４２７  第１窒化物半導体薄膜
３２０，４２０  段差
５１０，６１０  シリコンインゴット
５２０  粗い表面
６１５  グルーブ
６２０  酸化膜
【図１】
2013118384.tif 000003
【図２】
2013118384.tif 000004
【図３】
2013118384.tif 000005
【図４】
2013118384.tif 000006
【図５】
2013118384.tif 000007
【図６】
2013118384.tif 000008
【図７】
2013118384.tif 000009
【図８】
2013118384.tif 000010
【図９】
2013118384.tif 000011