(57)【要約】【課題】  高い自己共振周波数を維持したまま、大きなインダクタンス値が得られ、かつＱ値の劣化の少ない短絡系のインダクタ素子を内蔵する伝送線路及びこの伝送線路を備えた電子部品を提供すること。【解決手段】  両面が第２及び第３の接地導体３２、３３で挟まれた第２の誘電体層２２内に当該接地導体３２、３３と平行に導電路１０を設けてなるトリプレート構造の伝送線路において、第２接地導体３２の更に下方側に第１の誘電体層２１及び第１の接地導体３１を積層し、導電路１０から第１の接地導体３１まで短絡ビア４を貫通させている。そして導電路１０の周囲に複数の結合ビア４１を使用する周波数帯における伝搬波長の１／２０以下で設けているため、導波管のように、外部からの電磁波の入射が遮られると共に内部から外部へのエネルギーの逃げが抑えられる。【選択図】図１
2013192178.tif 000002
【特許請求の範囲】
【請求項１】
両面が接地導体で挟まれた誘電体層内に当該接地導体と平行に導電路を設けてなる伝送線路において、
第１の接地導体、第１の誘電体層、第２の接地導体、第２の誘電体層及び第３の接地導体をこの順に積層してなる積層基板と、
前記第２の誘電体層内に設けられた導電路と、
前記導電路の一端側から前記第２の誘電体層、前記第２の接地導体及び第１の誘電体層を貫通して第１の接地導体まで伸びる短絡ビアと、
前記積層基板における第３の接地導体側の面に形成された回路部分から前記導電路の他端側まで前記第２の誘電体層内を貫通する接続用ビアと、
前記第２の接地導体及び第３の接地導体を互いに結合させるために前記第２の誘電体層を貫通して設けられると共にこれら接地導体にその両端が接続され、前記導電路を囲むように互いに間隔をおいて配置された複数の結合ビアと、を備え、
前記複数の結合ビアの配列間隔は、使用する周波数帯における伝搬波長の１／２０以下であることを特徴とする伝送線路。
【請求項２】
前記第３の接地導体における第２の誘電体層とは反対側に第３の誘電体層及び第４の接地導体が積層され、
前記回路部分は、前記積層基板における第４の接地導体側の面に形成されていることを特徴とする請求項１記載の伝送線路。
【請求項３】
請求項１または２に記載された伝送線路を用いて構成された電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波回路に用いられ、誘電体層及び接地導体の積層体を有する小型の伝送線路及びこの伝送線路を備えた電子部品に関する。
【背景技術】
【０００２】
携帯電話等の移動体通信手段の普及により、周波数割り当てが高周波帯へシフトしている。それとともに通信内容もより画像伝送や高速データ通信という方向に変わってきている。これによりマイクロ波や準ミリ波あるいはミリ波帯の使用ニーズが増大しており、準ミリ波帯、ミリ波帯でコスト的に有利で低損失なデバイスが要求されている。それに伴い、高周波設計の要素として、小型化による低損失化、材料等による誘電体損、導体損の低減が必要となっている。また使用周波数が高周波側へシフトすることにより、自己共振周波数が使用する帯域内に現れることで設計が難しくなる。このため、高周波数でも使用可能な構造的な工夫によるこれらの特性改善も必要になってくる。
【０００３】
従来から準ミリ波帯やミリ波帯の高周波信号を扱う部品としてマイクロストリップ線路、コプレナー線路などが用いられてきたが、上述の周波数帯の特性改善、安定化の取り組みとしては、多層基板中にコンデンサやインダクタといった受動素子を内蔵することにより、部品実装のばらつき低減や小型化を図るケースも増大している。コンデンサ等は導体パターンと接地導体との間に誘電体層を挟みこむことで形成することが可能である。これら回路素子の小型化のためには高誘電率の誘電体材料を使用するか、電極間の挟み込む距離を短くすることでコンデンサ容量を実現でき、技術的な応用例も非常に多くの報告がある。
【０００４】
インダクタの要求仕様は微細なステップでかつ大きなインダクタンス値であること、Ｑ値が高いこと、および使用する周波数帯に対して自己共振周波数が十分に高いことがあげられる。そのため、高周波帯でのインダクタは回路設計上は特に注意が必要な素子である。インダクタの自己共振周波数の低下は接地容量が増えることで低下するので、基板上でインダクタを構成するときには使用する基板の誘電率が低いものを使用し、インダクタ素子を構成する導電パターンと接地パターンとのクリアランスを確保することが必要である。ただしクリアランスを大きくすることで高次モードが発生しやすくなるので設計難易度が飛躍的に増加する問題がある。クリアランスを設けることで基板厚みが増え、内蔵インダクタの体積増加にもつながるので小型化と特性との兼ね合いも生じる。インダクタを内蔵した際のＱ値を低下させる原因としては、使用する基板の誘電損失と導体損失がある。大きなインダクタ値を得るためには、導体パターンを細くしてかつ長くすることで実現できる。しかしながら、導体パターンを細くすると導体損失が増えるため、損失が増大し、Ｑ値が低下する。このためインダクタ値を大きくすることとＱ値を高くすることとは、トレードオフである。また、一般的にはパターンを５０μｍ以下の幅に設定することは基板パターンの製作面での制約が出る。
【０００５】
特許文献１には電圧制御発振器において位相雑音を低減する構成が記載されているが、本発明のように積層基板型のインダクタ素子に用いたものではない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−７４７２７
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明はこのような事情の下になされたものであり、その目的は高い自己共振周波数を維持したまま、大きなインダクタンス値が得られ、かつＱ値の劣化の少ない短絡系のインダクタ素子を内蔵する伝送線路及びこの伝送線路を備えた電子部品を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る伝送線路は、両面が接地導体で挟まれた誘電体層内に当該接地導体と平行に導電路を設けてなる伝送線路において、
第１の接地導体、第１の誘電体層、第２の接地導体、第２の誘電体層及び第３の接地導体をこの順に積層してなる積層基板と、
前記第２の誘電体層内に設けられた導電路と、
前記導電路の一端側から前記第２の誘電体層、前記第２の接地導体及び第１の誘電体層を貫通して第１の接地導体まで伸びる短絡ビアと、
前記積層基板における第３の接地導体側の面に形成された回路部分から前記導電路の他端側まで前記第２の誘電体層内を貫通する接続用ビアと、
前記第２の接地導体及び第３の接地導体を互いに結合させるために前記第２の誘電体層を貫通して設けられると共にこれら接地導体にその両端が接続され、前記導電路を囲むように互いに間隔をおいて配置された複数の結合ビアと、を備え、
前記複数の結合ビアの配列間隔は、使用する周波数帯における伝搬波長の１／２０以下であることを特徴とする。
また本発明に係る伝送線路は、前記第３の接地導体における第２の誘電体層とは反対側に第３の誘電体層及び第４の接地導体が積層され、
前記回路部分は、前記積層基板における第４の接地導体側の面に形成されていることを特徴としてもよい。
【０００９】
本発明の電子部品は、上述の伝送線路を用いて構成されたことを特徴としてもよい。
【発明の効果】
【００１０】
本発明によれば、両面が接地導体で挟まれた誘電体層内に当該接地導体と平行に導電路を設けてなるトリプレート構造の伝送線路において、下（便宜上の方向である）側の接地導体の更に下方側に誘電体層及び接地導体を積層し、導電路から最も下側の接地導体まで短絡ビアを貫通させている。そして導電路の周囲に複数の結合ビアを設けているため、外部からの電磁波の入射が遮られると共に内部から外部へのエネルギーの漏れが抑えられ、導波管のように、エネルギーを閉じ込める効果が大きくなる。この結果高いＱ値が得られ、後述の実施例からも分かるようにインダクタンス値が大きく、また自己共振周波数が高いインダクタンス素子として用いることができる。
【００１１】
更にまた上側の接地導体の上方側に接地導体を設けることにより、不要結合、不要共振を一層抑えることができ、より高いＱ値が得られる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施の形態に係る伝送線路を示す（ａ）断面図及び（ｂ）平面図である。
【図２】本発明の第１の実施の形態に係る伝送線路の全体を示す分解斜視図である。
【図３】本発明の伝送線路を用いた発振器を示す回路図である。
【図４】本発明の伝送線路を用いた発振器の外観を示す斜視図である。
【図５】本発明の第２の実施の形態に係る伝送線路を示す断面図である。
【図６】従来型の伝送線路を示す断面図である。
【図７】実施例１に係る伝送線路の特性を示す説明図である。
【図８】実施例２に係る伝送線路の特性を示す説明図である。
【図９】実施例３に係る伝送線路の特性を示す説明図である。
【図１０】実施例４に係る伝送線路の特性を示す説明図である。
【図１１】実施例５に係る伝送線路の特性を示す説明図である。
【発明を実施するための形態】
【００１３】
本発明の伝送線路の実施形態を、当該伝送線路を適用した発振回路と共に説明する。図１及び図２に示す伝送線路は、トリプレート線路を改良した構造であり、インダクタ素子１を構成している。この伝送線路は、第１の接地導体３１、第１の誘電体層２１、第２の接地導体３２、第２の誘電体層２２及び第３の接地導体３３を、例えば下からこの順に積層した積層基板を備えている。第１の接地導体３１、第２の接地導体３２及び第３の接地導体３３はより詳しくはパターンとして形成され、接地導体パターンと呼ぶこともできる。以下の説明では第３の接地導体３３が形成されている面及び第１の接地導体３１が形成されている面を夫々積層基板の表面及び裏面と定義する。なお伝送線路の断面図（図１、図５及び図６）において、図の煩雑化を避けるために誘電体層のハッチングは除いている。
【００１４】
そして第２の誘電体層２２内には、例えば第２の接地導体３２と第３の接地導体３３との中間位置にて、これら接地導体３２、３３と平行に（対向するように）導体パターンである例えば使用周波数帯の伝搬波長に比べて十分に小さい（例えば１／１００波長以下の）幅を有する帯状の導電路１０が設けられている。この導電路１０の一端部からは当該一端部と第１の接地導体３１とを短絡する短絡ビア４が第２の接地導体３２を貫通して設けられている。導電路１０の他端部からは、伝送線路の表面側における第３の接地導体３３とは、２５μｍ以上のクリアランス４３によって絶縁された部位に伸びる接続ビア４２が第２の誘電体層２２を貫通して設けられている。  
前記導電路１０と短絡ビア４とによりインダクタ素子１が構成されている。なお各接地導体３１、３２、３３は、パターンにより構成されているが、「導体パターン」との用語の区別をするために「接地導体」の用語を用いる。
【００１５】
第２の接地導体３２と第３の接地導体３３との間には、相互に接続する円柱状の結合ビア４１が複数設けられる。結合ビア４１は第２の接地導体３２と第３の接地導体３３に対して垂直に伸び、これらを互いに結合するように構成されており、積層されたトリプレート構造を垂直に貫通するように伸ばされている。複数の結合ビア４１は短絡ビア４及び導電路１０を囲むように間隔をおいて配列され、導波管としての役割をする。導電路１０の前記一端側を前方、前記他端側を後方とすると、この例では短絡ビア４の左右側方及び前方を囲むように、平面的にみると長方形の３辺に沿って結合ビア４１が配列されている。短絡ビア４の前方側と同様に短絡ビア４の後方側に結合ビア４１が設けられていてもよい。
【００１６】
図３はコルピッツ回路を用いた電子部品である発振器を示している。なお図３では、コルピッツ回路の概略の構成要素のみを示している。  
本例の発振器は、増幅用の例えばＮＰＮ型のトランジスタ６０が設けられ、このトランジスタ６０のベースには共振系（インダクタ素子１、コンデンサ５２、５３、５４、バリキャップダイオード５１）が接続されている。コンデンサ５２とトランジスタ６０との中間部位と、アースと、の間には帰還用の容量素子となる２つのコンデンサＣ１、Ｃ２が接続されている。トランジスタ６０のエミッタはコンデンサＣ１，Ｃ２の接続点に接続されており、接続点は抵抗Ｒを介して接地されている。トランジスタ６０のエミッタにはバッファアンプ７１が接続され周波数信号を増幅するように構成されている。上記の回路中トランジスタ６０、バッファアンプ７１は集積回路チップ（ＩＣチップ）内に設けられており、発振器に外部から制御電圧が入力されると、共振系と前述の帰還用のコンデンサＣ１、Ｃ２、並びに増幅用のトランジスタ６０からなる発振ループが共振周波数にて発振するように構成されている。
【００１７】
この発振器における共振回路の一部をなすインダクタ素子１としては、図１及び図２に示す伝送線路に組み込まれたインダクタ素子１が用いられる。図４は、発振回路の外観を示しており、積層基板の上に前記ＩＣチップ７（コンデンサＣ１、Ｃ２、抵抗Ｒ等を含む）、コンデンサ５２、５３、５４、バリキャップダイオード５１などが設けられている。図１、図２及び図４の対応関係について説明すると、図１において導電パターンは、短絡ビア４とは反対側の他端側から積層基板の表面まで接続ビア４２が立ち上げられ、この接続ビア４２の上端側は当該表面に配線されている配線パターンに接続されている。接続ビア４２と配線パターンとの接続点をノードＰ１とし、このノードＰ１を図１〜図４に示しておく。
【００１８】
上述実施の形態に係る伝送線路の具体的な寸法の一例について示しておく。高周波回路の使用周波数が３０ＧＨｚで第１の誘電体層２１の厚さｍが１００μｍ、第２の誘電体層２２の厚さｈが４００μｍ、結合ビア４１の直径φ１が１５０μｍ、短絡ビア４の直径φ２が１００μｍに夫々設定されている。また結合ビア４１の配列間隔（中心間距離）ｄは使用する周波数の１／２０以下の寸法、例えば５００μｍに設定される。また短絡ビア４とすべての結合ビア４１との近接する中心間距離についても使用する周波数の伝搬波長の１／２０以下であることが好ましく、この例では短絡ビア４の前方及び左右に位置する結合ビア４１の各々と短絡ビア４との近接する中心間距離は５００μｍに設定されており、左右と前方距離から導波管のような矩形形状である。
【００１９】
各構造の役割は次の通りである。導電路１０の一端側から短絡ビア４を第２の接地導体３２を貫通させて第１の接地導体３１に接続することにより、導電路１０とそれを囲む結合ビア４１で導波管のようなエネルギーを閉じ込める効果があり、第１の接地導体３１と第２の接地導体３２との間にエネルギーを閉じ込める効果が現れる。更に結合ビア４１により導電路１０を囲むことにより、方形導波管の役割を果たし、外部からの電磁波を遮蔽すると共に短絡ビア４に閉じ込められたエネルギーが逃げることを抑えている。このような効果を確保するため、複数の結合ビア４１の配列間隔は、使用する周波数帯における伝搬波長の１／２０以下であることが必要である。なお結合ビア４１については第２の接地導体３２を貫通させて第１の接地導体３１に接続すると、閉じ込められたエネルギーがこの導体３１を介して外に逃げてしまう。また結合ビア４１群の中で短絡ビア４に最も近い結合ビア４１と当該短絡ビア４とを接近しすぎると、導電路１０との電磁結合が大きくなり、Ｑ値の低下、及び自己共振周波数の低下となるため、この接近距離は、１／２０波長以上であることが好ましい。
【００２０】
上述の実施形態の伝送線路は、インダクタ素子１を接地導体３１，３２，３３及び誘電体層２１，２２により挟み込み、また導電路１０の一端側から第２の接地導体３２を貫通させて第１の接地導体３１まで伸びる短絡ビア４を設ける。更に導電路１０の周囲に、第２の接地導体３２及び第３の接地導体３３を短絡する結合ビア４１を配置して、方形導波管構造を形成し、これによりエネルギーの閉じ込めを図っている。このため平行平板モードによる不要結合や不要共振の発生を抑えると共に不連続な周波数特性も抑えられ、高いＱ値をもった小型のインダクタ素子１が得られる。またこのインダクタ素子１は、後述の実施例からも分かるように自己共振周波数が高いまま、大きなインダクタンス値が得られる。
【００２１】
このインダクタ素子を用いて例えば共振器を構成すれば、高いＱ値を持った共振器を得ることができ、また帯域通過フィルタを構成すれば、低損失で減衰特性の良好なフィルタが得られる。  
本発明の伝送線路は、通信モジュール用基板、アンテナ基板、各種のセンサ基板などに用いることができるが、これに限らず例えば準ミリ波帯、またはミリ波帯の信号を取り扱う回路を誘電体基板で構成したものに対して広く適用できる。
【００２２】
［第２の実施の形態］
また第２の実施の形態として、図５に示すように、第１の実施の形態の伝送線路の第３の接地導体３３の更に上層に第３の誘電体層２３を介して、第４の接地導体３４を設けてもよい。このような伝送線路によれば、第１の実施の形態と比較して更に外部から隔離されるため、不要共振や不要結合をより一層減らすことができる。また第２の実施の形態の伝送線路を、図３に示す発振回路中のインダクタ素子１として使用する場合には、第４の接地導体３４を、図４に示す第３の接地導体３３と同様に配線領域に対応する部分を取り除き、露出した第３の誘電体層２３の表面にＩＣチップやコンデンサ、バリキャップダイオードなどが設置される。
【実施例】
【００２３】
第１の実施の形態の伝送線路を用いて無負荷Ｑ値の周波数特性とインダクタンス値の周波数特性とについてシミュレーションにより検証した結果を以下に記載する。また図６に記載した従来のトリプレート構造の伝送線路についても同様に検証し、両者を比較した。
【００２４】
いずれの伝送線路についても図１中の第２の誘電体層２２の厚さｈを４００μｍ、導電路１０の幅ｗを５０μｍ、導電路パターン長ｌを５００μｍ、信号線路導電率：５×１０７Ｓ／ｍの伝送線路を構成し、実施例に係る伝送線路に設ける結合ビア４１の直径についてはφ１は１００μｍに設定した。
【００２５】
［伝送線路の構成］
（実施例１−１）
第１の実施の形態において、図１中に示す第１、第２の誘電体層２１、２２としてテフロン（登録商標）基板を想定し、比誘電率を２．６、ｔａｎδを０．０００１（３０ＧＨｚ使用時）で構成して、第１の誘電体層２１の厚さｍを１００μｍ、結合ビア４１の配列間隔ｄを５００μｍとした伝送線路を実施例１−１とする。
（実施例１−２）
第２の誘電体層２の厚さｍを３００μｍとした他は、実施例１−１と同様にして伝送線路を構成した。この伝送線路を実施例１−２とする。
【００２６】
（実施例２−１）
第１、第２の誘電体層２１、２２をＬＴＣＣ（低温同時焼成セラミックス：Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）を想定し、これら、第１、第２の誘電体層２１、２２の比誘電率を６．５、ｔａｎδを０．００５（３０ＧＨｚ使用時）で構成した他は、実施例１−１と同様にして伝送線路を構成した。この伝送線路を実施例２−１とする。
（実施例２−２）
第１、第２の誘電体層２１、２２を比誘電率を６．５、ｔａｎδを０．００５（３０ＧＨｚ使用時）で構成した他は、実施例１−２と同様にして伝送線路を構成した。この伝送線路を実施例２−２とする。
【００２７】
（実施例３−１）
結合ビア４１の配列間隔ｄを３００μｍとした他は、実施例１−１と同様にして伝送線路を構成した。この伝送線路を実施例３−１とする。
（実施例３−２）
結合ビア４１の配列間隔ｄを７５０μｍとした他は、実施例１−１と同様にして伝送線路を構成した。この伝送線路を実施例３−２とする。
【００２８】
（実施例４−１）
結合ビア４１の配列間隔ｄを３００μｍとした他は、実施例２−１と同様にして伝送線路を構成した。この伝送線路を実施例４−１とする。
（実施例４−２）
結合ビア４１の配列間隔ｄを７５０μｍとした他は、実施例２−１と同様にして伝送線路を構成した。この伝送線路を実施例４−２とする。
【００２９】
（実施例５）
第２の実施の形態において、図５中に示す第１、第２及び第３の誘電体層２１、２２、２３を比誘電率を２．６、ｔａｎδを０．０００１（３０ＧＨｚ使用時）、第１の誘電体層２１の厚さｍ１及び第２の誘電体層ｍ２を夫々２００μｍとした伝送線路を実施例５とする。
【００３０】
（比較例１）
図６に記載した従来の伝送線路において、誘電体層２２として実施例１−１と同様のものを用いたものを比較例１とする。
（比較例２）
図６に記載した従来の伝送線路において、誘電体層２２を実施例１−２と同様のものを用いたものを比較例２とする。
【００３１】
［検証試験］
実施例１〜５及び比較例１、２に係る伝送線路に印加する高周波電力の周波数ごとの無負荷Ｑ値とインダクタンス値を求めた。図７〜図１１はその結果を示し、（ａ）は伝送線路に印加する高周波電力の周波数を横軸に、無負荷Ｑ値を縦軸に示した特性図であり、（ｂ）は伝送線路に印加する高周波電力の周波数を横軸に、インダクタンス値を縦軸に示した特性図である。
【００３２】
図７（ａ）〜図１０（ａ）によれば、第１の実施形態に対応する実施例及び比較例共に周波数に対してＱ値は波を打った変動パターンになっているが、両者を比較して、実施例のＱ値の方が比較例よりも高くなっているといえる。実施例においてパラメータによっては、狭い周波数帯において比較例よりもＱ値が劣っていることが見受けられるが、パラメータを調整することにより、グラフに示した周波数帯では比較例に比べてＱ値が高くなることが示されている。また使用周波数帯によっては実施例のＱ値が４００を越える場合もあることが示されている。
【００３３】
更に図７（ｂ）〜図１０（ｂ）によれば、実施例のインダクタンス値は、比較例と同様に高いことが分かる。また実施例の自己共振周波数はパラメータにより多少変動するが、概ね３８ＧＨｚ〜４７ＧＨｚの間に収まっており、高い値であることが示されている。
【００３４】
また図１１に示すように第２の実施形態に対応する実施例５によれば、第１の実施形態に対応する既述の実施例よりもＱ値が高くなっており、第１の実施の形態における第３の接地導体３３の上に更に第４の接地導体３４を設ける構成が有効であることが裏付けられている。
【符号の説明】
【００３５】
１                インダクタ素子
２１、２２、２３  誘電体層
４                短絡ビア
７                ＩＣ回路部
１０              導電路
３１              第１の接地導体
３２              第２の接地導体
３３              第３の接地導体
３４              第４の接地導体
４１              結合ビア
４２              接続ビア
【図１】
2013192178.tif 000003
【図２】
2013192178.tif 000004
【図３】
2013192178.tif 000005
【図４】
2013192178.tif 000006
【図５】
2013192178.tif 000007
【図６】
2013192178.tif 000008
【図７】
2013192178.tif 000009
【図８】
2013192178.tif 000010
【図９】
2013192178.tif 000011
【図１０】
2013192178.tif 000012
【図１１】
2013192178.tif 000013