(57)【要約】【課題】突起電極間の狭ピッチ化に伴い、生産リードタイムを長くすることなく、高品質の接合を実現することができる表示装置を提供する。【解決手段】表示装置１００では、（ａ）金属配線１１５と保護膜１１６と平坦化膜１１８と金属電極１１９とが、表示部１０１と端子部１０２とに形成されており、（ｂ）突起電極１０３が端子部１０２に複数形成されており、突起電極１０３が少なくとも金属配線１１５と平坦化膜１１８と金属電極１１９とで構成されており、端子部１０２の突起電極１０３以外の表面部分が保護膜１１６で覆われており、（ｃ）突起電極１０３の金属配線１１５上に突起電極１０３の平坦化膜１１８が形成されており、突起電極１０３の平坦化膜１１８上に突起電極１０３の金属電極１１９が形成されており、少なくとも突起電極１０３の金属電極１１９の両端が突起電極１０３の金属配線１１５と接続されている。【選択図】図４
2013164427.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示する表示部と前記表示部の周辺に形成された端子部とを有し、前記表示部を駆動制御する外部電子回路が前記端子部に複数実装されている表示装置であって、
金属配線と保護膜と平坦化膜と金属電極とが、前記金属配線、前記保護膜、前記平坦化膜、前記金属電極の順序で、前記表示部と前記端子部とに形成されており、
前記外部電子回路の電極と接続する突起電極が前記端子部に複数形成されており、前記突起電極が少なくとも前記金属配線と前記平坦化膜と前記金属電極とで構成されており、前記端子部の突起電極以外の表面部分が前記保護膜で覆われており、
前記突起電極の金属配線部分が、前記表示部と電気的に接続されており、
前記突起電極の平坦化膜部分が、前記金属配線部分の上に形成されており、
前記突起電極の金属電極部分が、前記平坦化膜部分の上に形成されており、
少なくとも前記金属電極部分の両端が前記金属配線部分と接続されている
表示装置。
【請求項２】
前記平坦化膜部分の厚さが、２〜７μｍである
請求項１に記載の表示装置。
【請求項３】
前記平坦化膜が、アクリル系樹脂およびシリコン系樹脂のいずれかで構成されている
請求項１に記載の表示装置。
【請求項４】
前記保護膜が、ＳｉＮおよびＳｉＯ２のいずれかで構成されている
請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、液晶表示装置、有機ＥＬ表示装置などのように、高品質表示可能で薄型化・低消費電力化可能な表示装置に関する。
【背景技術】
【０００２】
近年、例えば、液晶表示装置、有機ＥＬ表示装置などのように、高品質表示可能で薄型化・低消費電力化可能な表示装置が開発されている。これらの表示装置では、画像を表示する表示部と、表示部の周辺に形成された端子部とを有する。表示部を駆動制御する外部電子回路（不図示）が端子部に複数実装される。画像を表示させるために、端子部に実装された外部電子回路から表示部に、電力、信号などが供給される。端子部には、外部電子回路の電極と接続する突起電極が複数形成されている。表示部の高解像度化・小型化に伴い、突起電極間のピッチが狭くなるという問題が存在する。
【０００３】
また、有機ＥＬ表示装置では、有機ＥＬ材料の塗布量のバラツキ、有機ＥＬ材料の劣化などにより、自発光量のバラツキが大きく、表示部全体で輝度のバラツキが存在する。輝度のバラツキを解消するために、電圧、電流のフィードバック処理などが必要になり、表示部を駆動する回路が複雑になる。このため、液晶表示装置と比べて、表示部を駆動する配線数が増大する傾向がある。これに伴い、突起電極間のピッチが狭くなるという問題が存在する。
【０００４】
これに対して、狭ピッチ化可能で接続信頼性が高い複数の突起電極が端子部に形成された表示装置（以下、従来の表示装置と呼称する。）が提案されている（例えば、特許文献１参照。）。
【０００５】
具体的には、図１０に示すように、従来の表示装置１０では、基板１１上に複数の電極１２が形成される。複数の電極１２が露出するように保護膜１３が形成される。保護膜１３上に電極１２と対になる突起部１４が比較的軟質な樹脂で電極１２ごとに形成される。電極１２と突起部１４とのセットごとに電極１２と突起部１４とに跨る配線部１５が形成される。これによって、突起部１４と配線部１５とで構成された突起電極１６が複数形成される。
【０００６】
さらに、従来の表示装置１０では、外部電子回路２０の電極２１が突起部１４上に位置するように外部電子回路２０が配置される。基板１１と外部電子回路２０との間に熱硬化性樹脂３０が充填された状態で、外部電子回路２０が加熱・加圧される。これによって、突起部１４が潰れながら、外部電子回路２０の電極２１と突起電極１６との接触部分が広がる。外部電子回路２０の電極２１が配線部１５と接触した状態で、熱硬化性樹脂３０が硬化し、外部電子回路２０の電極２１が配線部１５と電気的に接続された状態が維持される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４２１８６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の表示装置１０では、突起部１４が潰れるときに、配線部１５に、応力が加わり、クラック１７が発生する場合がある。特に、突起部１４の形状が半球状であることから、突起部１４の中央部に応力が集中し易く、その付近の配線部１５の部分にクラック１７が発生し易いという問題がある。
【０００９】
また、従来の表示装置１０では、配線部１５に発生したクラック１７を境に、電極１２と電気的に接続されている導通部分１５ａと、電極と電気的に接続されていない不導通部分１５ｂとが、配線部１５にできる。不導通部分１５ｂによって、外部電子回路２０の電極２１との接続抵抗値が増大する。最悪の場合には、オープン不良が発生するという問題がある。
【００１０】
また、従来の表示装置１０では、半球状の突起電極１６を端子部に形成するために、表示部の形成工程とは別に、突起電極１６の形成工程を必要とする。このため、生産リードタイムが長くなるという問題がある。
【００１１】
そこで、本発明は、上記問題に鑑み、突起電極間の狭ピッチ化に伴い、生産リードタイムが長くなることを回避し、高品質の接合を実現することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明に係わる表示装置では、（ａ）画像を表示する表示部と前記表示部の周辺に形成された端子部とを有し、前記表示部を駆動制御する外部電子回路が前記端子部に複数実装されている表示装置であって、（ｂ）金属配線と保護膜と平坦化膜と金属電極とが、前記金属配線、前記保護膜、前記平坦化膜、前記金属電極の順序で、前記表示部と前記端子部とに形成されており、（ｃ）前記外部電子回路の電極と接続する突起電極が前記端子部に複数形成されており、前記突起電極が少なくとも前記金属配線と前記平坦化膜と前記金属電極とで構成されており、前記端子部の突起電極以外の表面部分が前記保護膜で覆われており、（ｄ）前記突起電極の金属配線部分が、前記表示部と電気的に接続されており、（ｅ）前記突起電極の平坦化膜部分が、前記金属配線部分の上に形成されており、（ｆ）前記突起電極の金属電極部分が、前記平坦化膜部分の上に形成されており、（ｇ）少なくとも前記金属電極部分の両端が前記金属配線部分と接続されている。
【発明の効果】
【００１３】
以上、本発明によれば、突起電極の金属配線部分上に突起電極の平坦化膜部分が形成されており、突起電極の平坦化膜部分上に突起電極の金属電極部分が形成されている。これに伴い、表示部とともに突起電極を形成することができる。このことから、突起電極のみの形成工程を必要とせず、製造リードタイムが長くなることを回避することができる。また、少なくとも突起電極の金属電極部分の両端が突起電極の金属配線部分と接続されている。このことから、突起電極の金属電極部分に不導通部分ができ難く、高品質の接合を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態における表示装置の外観図
【図２】実施の形態における表示装置の上面図
【図３】実施の形態における突起電極の断面拡大図
【図４】実施の形態における表示装置の断面図
【図５】実施の形態における表示装置の製造工程を示す第１の断面図
【図６】実施の形態における表示装置の製造工程を示す第２の断面図
【図７】実施の形態における表示装置の製造工程を示す第３の断面図
【図８】実施の形態における表示装置の製造工程を示す第４の断面図
【図９】実施の形態の変形例における表示装置の上面図
【図１０】従来の表示装置の端子部の断面拡大図
【発明を実施するための形態】
【００１５】
（実施の形態）
以下、本発明に係わる実施の形態について、図面を参照しながら説明する。
＜構成＞
図１に示すように、本実施の形態における表示装置１００では、画像を表示する表示部１０１と、表示部１０１の周辺に形成された端子部１０２とを有する。表示部１０１を駆動制御する外部電子回路１０５が端子部１０２に複数実装される。画像を表示させるために、端子部１０２に実装された外部電子回路１０５から表示部１０１に、電力、信号などが供給される。図２、図３に示すように、端子部１０２には、外部電子回路１０５の電極と接続する突起電極１０３が複数形成されている。
【００１６】
なお、図３では、図２に示す切断線Ａ−Ａ’で、端子部１０２を切断して矢視方向に断面を見ている。
＜突起電極１０３＞
ここでは、一例として、突起電極１０３は、ゲート電極１１２、ゲート酸化膜１１３、金属配線１１５、平坦化膜１１８、金属電極１１９などで構成されている。突起電極１０３については、断面形状が凸状であり、外部電子回路１０５の圧着時における応力の集中を防ぐために、上部が平坦である。突起電極１０３の金属配線１１５が、表示部１０１と電気的に接続されている。突起電極１０３の金属配線１１５上には、凸状に、平坦化膜１１８が形成されている。突起電極１０３の平坦化膜１１８上には、非常に薄く、金属電極１１９が形成されている。突起電極１０３の平坦化膜１１８の表面が突起電極１０３の金属電極１１９で覆われている。第１接続部１０４ａと第２接続部１０４ｂとで、金属電極１１９の両端が金属配線１１５と接続されている。このとき、第１接続部１０４ａと第２接続部１０４ｂとにおいて、金属電極１１９と金属配線１１５との合金層が形成されている。
【００１７】
また、平坦化膜１１８がアクリル系またはシリコーン系の樹脂などで構成されている。このため、突起電極１０３の平坦化膜１１８が弾性体として機能する。これによって、外部電子回路１０５を突起電極１０３に圧着するときに、突起電極１０３については、平坦化膜１１８と金属電極１１９とが変形する。外部電子回路１０５に厚み差があっても、外部電子回路１０５の厚み差を吸収することができる。さらに、突起電極１０３に加わる圧力が均一になり、外部電子回路１０５と突起電極１０３との良好な接続を得ることができる。
【００１８】
また、外部電子回路１０５の圧着時に突起電極１０３の平坦化膜１１８が変形しながら潰れる場合でも、突起電極１０３については、金属電極１１９に加わる応力が分散され、金属電極１１９にクラックが発生することを防止することができる。仮に、突起電極１０３の金属電極１１９にクラックが発生しても、突起電極１０３については、第１接続部１０４ａと第２接続部１０４ｂとで、金属配線１１５と金属電極１１９との間で導通を得ることができる。外部電子回路１０５の電極と金属電極１１９とについて、接合時の抵抗値が減少することなく、安定した接合が得られる。
【００１９】
なお、外部電子回路１０５は、シリコンベースの半導体素子、フレキシブルプリント基板などである。また、外部電子回路１０５には、Ａｌ、Ｓｉ、Ｃｕなどの材料で構成された電極が複数設置されている。必要に応じて、外部電子回路１０５の電極は、Ｎｉ、Ｃｒ、Ｃｕ、Ａｕなどでメッキされているとしてもよい。
【００２０】
＜突起電極１０３の高さ＞
次に、突起電極１０３の高さについて説明する。ここでは、外部電子回路１０５として、フレキシブルプリント基板を例に説明する。
【００２１】
図４に示すように、外部電子回路１０５は、ポリイミド部分１０６と電極１０７とを有する。ポリイミド部分１０６の厚みが３８±１μｍである。電極１０７の厚みが８±１μｍである。
【００２２】
なお、図４では、外部電子回路１０５が端子部１０２に実装された状態で、図２に示す切断線Ａ−Ａ’で、表示部１０１と端子部１０２とを切断して矢視方向に断面を見ている。
【００２３】
すなわち、外部電子回路１０５の厚みは、ポリイミド部分１０６の厚みと電極１０７の厚みとを加算した４６±２μｍである。外部電子回路１０５には、２μｍのバラツキが存在する。このままでは、オープン不良が発生する。そこで、突起電極１０３で２μｍのバラツキを吸収するために、平坦化膜１１８の膜厚が２μｍ以上でなければならない。
【００２４】
また、アクリル系またはシリコーン系の樹脂などをスピンコーティングで塗布する場合に、安定的に形成できる膜厚の限界が７μｍである。そこで、表示部１０１の内部の凹凸をバラツキなく均一にするために、平坦化膜１１８の膜厚が７μｍ以下でなければならない。
【００２５】
また、突起電極１０３の構成要素として、少なくとも、金属配線１１５、平坦化膜１１８、金属電極１１９が必要である。しかしながら、ゲート電極１１２またはゲート絶縁膜１１３については、膜厚が、非常に薄く、ナノメートルレベルである。このため、突起電極１０３の構成要素として、ゲート電極１１２またはゲート絶縁膜１１３が無くても問題にならない。このことから、基板１１１の上面からの突起電極１０３の高さが２〜７μｍになる。
【００２６】
＜実装方法＞
次に、外部電子回路１０５を端子部１０２に実装する方法について説明する。
ここでは、一例として、突起電極１０３間の接続ピッチが１３μｍであり、突起電極１０３の幅が７μｍであり、突起電極１０３間のスペースが６μｍであるとする。
【００２７】
この場合において、ＡＣＦ（Anisotropic Conductive Film）接続工法で、外部電子回路１０５の電極１０７を突起電極１０３と接続することが困難である。これは、突起電極１０３に導電粒子を十分に付着することができなかったり、ショートして絶縁不良になったりするからである。具体的には、異方性導電膜（ACF）の導電粒子が最小でも３〜４μｍである。このため、突起電極１０３の幅が導電粒子２個分しかない。また、突起電極１０３間のスペースが導電粒子２個分しかない。このため、突起電極１０３に導電粒子を十分に付着することができない。また、導電粒子が２個連続してスペースに入り込むと、ショートして絶縁不良になる。そこで、ＡＣＦ接続工法の代わりに、ＣＯＧ（Chip On Glass）接続工法で、外部電子回路１０５の電極１０７を突起電極１０３と接続する。
【００２８】
ＣＯＧ接続工法では、真空吸着でステージ（不図示）に基板１１１を固定する。外部電子回路１０５の電極１０７を突起電極１０３に位置合わせする。外部電子回路１０５を圧着ヘッド（不図示）で加熱加圧する。これに伴い、外部電子回路１０５の電極１０７を、超音波や温度を加えながら、突起電極１０３に圧接して、外部電子回路１０５の電極１０７と突起電極１０３との接合部に合金層を形成する。これによって、外部電子回路１０５の電極１０７を突起電極１０３と接続する。なお、平坦化膜１１８が変形することで、外部電子回路１０５の圧着時の応力が吸収される。
【００２９】
具体的には、ＣＯＧ接続工法では、８０〜２００℃の範囲内で圧着ヘッドを加熱する。圧着ヘッドを下降させ、電極１０７と金属電極１１９との接合部に熱と荷重とを加える。電極１０７と金属電極１１９とを接触させた状態で、４０〜１３０ｋＨｚの周波数の超音波を２〜４０Ｗの出力で圧着ヘッドに印加する。電極１０７と金属電極１１９との表面の酸化膜を温度と超音波と荷重とで破壊する。電極１０７と金属電極１１９との新生面をこすり合わせ、電極１０７と金属電極１１９とを接続する。
【００３０】
なお、外部電子回路１０５の電極１０７と突起電極１０３との接合部を保護するために、外部電子回路１０５と端子部１０２との間に、必要に応じて、接着材１２９を供給するとしてもよい。接着材１２９は、熱硬化型の接着材やＵＶ硬化型の接着材などである。ＵＶ硬化型の接着材の場合には、基板１１１には、ＵＶを透過するガラス、プラスチックなどを使用する。
【００３１】
＜製造工程＞
次に、表示装置１００の製造工程（以下、単に製造工程と呼称する。）について説明する。
【００３２】
なお、図５−図８では、図２に示す切断線Ａ−Ａ’で、製造工程における表示部１０１と端子部１０２とを切断して矢視方向に断面を見ている。
（工程１）まず、製造工程では、図５に示すように、基板１１１をウエット洗浄する。
【００３３】
（工程２）次に、製造工程では、ウエット洗浄後の基板１１１上に、Ｍｏで１０〜５０ｎｍの膜厚の薄膜を成膜する。成膜後の薄膜をパターニングしてゲート電極１１２を形成する。なお、Ｍｏで１０〜５０ｎｍの膜厚の薄膜を成膜する代わりに、Ｃｕで２００〜４００ｎｍの膜厚の薄膜を成膜するとしてもよい。
【００３４】
（工程３）次に、製造工程では、ＳｉＯ２で３０〜７０ｎｍの膜厚の薄膜を成膜する。成膜後の薄膜をパターニングしてゲート絶縁膜１１３を形成する。なお、ＳｉＯ２で３０〜７０ｎｍの膜厚の薄膜を成膜する代わりに、ＳｉＮで１００〜１５０ｎｍの膜厚の薄膜を成膜するとしてもよい。
【００３５】
（工程４）次に、製造工程では、アモルファスＳｉで１０〜５０ｎｍの膜厚の薄膜を成膜する。成膜後の薄膜をパターニングしてＳｉ膜１１４を形成する。これによって、有機ＥＬ層１２２を駆動するトランジスタのベースがＳｉ膜１１４で形成される。なお、アモルファスＳｉで１０〜５０ｎｍの膜厚の薄膜を成膜した後に、必要に応じて、Ｐ−ＳｉまたはＮ−Ｓｉで２５〜７５ｎｍの膜厚の薄膜を成膜するとしてもよい。
【００３６】
（工程５）次に、製造工程では、Ｍｏで１０〜５０ｎｍの膜厚の薄膜を成膜する。成膜後の薄膜をパターニングして金属配線１１５を形成する。なお、Ｍｏで１０〜５０ｎｍの膜厚の薄膜を成膜する代わりに、Ｃｕで２００〜４００ｎｍの膜厚の薄膜を成膜するとしてもよい。
【００３７】
（工程６）次に、製造工程では、ＳｉＯ２で３０〜７０ｎｍの膜厚の薄膜を成膜する。成膜後の薄膜をパターニングして保護膜１１６を形成する。このとき、突起電極１０３になる部分における金属配線１１５が露出するように、保護膜１１６を形成する。これによって、端子部１０２の突起電極１０３以外の部分については、、表面が保護膜１１６で覆われる。電気的な絶縁と物理的な強度向上とが保護膜１１６で図られる。なお、ＳｉＯ２で３０〜７０ｎｍの膜厚の薄膜を成膜する代わりに、ＳｉＮで４００〜６００ｎｍの膜厚の薄膜を成膜するとしてもよい。
【００３８】
（工程７）次に、製造工程では、図６に示すように、ＩＴＯ（Indium Tin Oxide）で４０〜６０ｎｍの膜厚の薄膜を成膜する。成膜後の薄膜をパターニングしてＩＴＯ電極１１７を形成する。
【００３９】
（工程８）次に、製造工程では、アクリル系の樹脂を塗布して２〜７μｍの膜厚の薄膜を成膜する。成膜後の薄膜をパターニングして平坦化膜１１８を形成する。このとき、第１接続部１０４ａと第２接続部１０４ｂとの各々における金属配線１１５の部分が露出するように、平坦化膜１１８を形成する。なお、アクリル系の樹脂の代わりに、シリコーン系の樹脂を塗布するとしてもよい。
【００４０】
（工程９）次に、製造工程では、Ｍｏで１００〜２００ｎｍの膜厚の薄膜を成膜する。成膜後の薄膜をパターニングして金属電極１１９を形成する。このとき、第１接続部１０４ａと第２接続部１０４ｂとで、金属電極１１９の両端が金属配線１１５と接触するように、金属電極１１９を形成する。なお、Ｍｏの代わりに、Ａｌ、Ａｕ、Ｃｕ、Ａｇ、Ｎｉ、Ｓｎのいずれかで１００〜２００ｎｍの膜厚の薄膜を成膜するとしてもよい。
【００４１】
（工程１０）次に、製造工程では、図７に示すように、ＩＺＯ（Indium Zinc Oxide）で１０〜３０ｎｍの膜厚の薄膜を成膜する。成膜後の薄膜をパターニングしてＩＺＯ電極１２０を形成する。
【００４２】
（工程１１）次に、製造工程では、感光性樹脂を塗布して１μｍの膜厚の薄膜を成膜する。成膜後の薄膜をパターニングしてバンク１２１を形成する。このとき、各ピクセルを分離するように、バンク１２１を形成する。
【００４３】
（工程１２）次に、製造工程では、ＲＧＢの各色に対応する有機ＥＬ材料を、輝度が均一になるように厚みを制御しながら、ピクセルごとに塗布して５０〜１００ｎｍの厚みの有機ＥＬ層１２２を形成する。このとき、有機ＥＬ材料が高分子有機ＥＬ材料である場合には、スピンコーティングを始めとする各種塗布法、転写法、スクリーン印刷法、またはインクジェット法などを使用する。有機ＥＬ材料が低分子有機ＥＬ材料である場合には、主に蒸着法などを使用する。また、ＲＧＢのカラー表示を行なうために、ＲＧＢの各色に対応する有機ＥＬ層１２２を各色の画素毎に形成する。なお、有機ＥＬ層１２２の上下には、通常の回路配線以外に、効率的に発光可能なように、ホール輸送層や電子輸送層などが形成されている。
【００４４】
（工程１３）次に、製造工程では、ＩＴＯで５０〜１５０ｎｍの膜厚の薄膜を成膜する。成膜後の薄膜をパターニングしてＩＴＯ電極１２３を形成する。
（工程１４）次に、製造工程では、ＳｉＮで０．５〜２μｍの膜厚の薄膜を成膜する。これによって、全ピクセルを覆う絶縁封止層１２４を形成する。
【００４５】
（工程１５）次に、製造工程では、図８に示すように、カラーフィルタ１２５とシール材１２６とエポキシ樹脂１２７とが設置された上基板１２８を、基板１１１に対して位置合わせする。完成時のエポキシ樹脂１２７の膜厚が５〜１０μｍになるように、６０〜１００℃に加熱しながら、３０〜６０分程度、上基板１２８を基板１１１に押圧する。
【００４６】
（工程１６）次に、製造工程では、ＣＯＧ接続工法で、外部電子回路１０５を端子部１０２に実装する。
なお、製造工程で製造された表示装置１００では、ＲＧＢの各ピクセルに形成された有機ＥＬ層１２２に上下から電界を印加すると、有機ＥＬ層１２２が発光してディスプレイとして機能する。
【００４７】
なお、突起電極１０３間の接続ピッチが大きく、突起電極１０３の幅が１０μｍ以上である場合には、第１接続部１０４ａ、第２接続部１０４ｂの代わりに、図９に示すように、全周接続部１０４ｃで、突起電極１０３の外周が金属配線１１５と接触しているとしてもよい。これによって、金属電極１１９に複数のクラックが発生しても、全周接続部１０４ｃで、金属配線１１５と金属電極１１９との間で導通を得ることができる。より高品質な実装を実現することができる。
【００４８】
＜まとめ＞
以上、本実施の形態によれば、突起電極１０３の金属配線１１５上に平坦化膜１１８が形成されており、突起電極１０３の平坦化膜１１８上に金属電極１１９が形成されている。これに伴い、表示部１０１とともに突起電極１０３を形成することができる。このことから、突起電極１０３のみの形成工程を必要とせず、製造リードタイムが長くなることを回避することができる。また、少なくとも突起電極１０３の金属電極１１９の両端（第１接続部１０４ａ、第２接続部１０４ｂ）が金属配線１１５と接続されている。このことから、突起電極１０３の金属電極１１９に不導通部分ができ難く、高品質の接合を実現することができる。
【産業上の利用可能性】
【００４９】
本発明は、例えば、液晶表示装置、有機ＥＬ表示装置などのように、高品質表示可能で薄型化・低消費電力化可能な表示装置などとして、利用することができる。
【符号の説明】
【００５０】
１０  表示装置
１１  基板
１２  電極
１３  保護膜
１４  突起部
１５  配線部
１５ａ  導通部
１５ｂ  不導通部
１６  突起電極
１７  クラック
２０  外部電子回路
２１  電極
３０  熱硬化性樹脂
１００  表示装置
１０１  表示部
１０２  端子部
１０３  突起電極
１０４ａ  第１接続部
１０４ｂ  第２接続部
１０４ｃ  全周接続部
１０５  外部電子回路
１０６  ポリイミド部分
１０７  電極
１１１  基板
１１２  ゲート電極
１１３  ゲート絶縁膜
１１４  Ｓｉ膜
１１５  金属配線
１１６  保護膜
１１７  ＩＴＯ電極
１１８  平坦化膜
１１９  金属電極
１２０  ＩＺＯ電極
１２１  バンク
１２２  有機ＥＬ層
１２３  ＩＴＯ電極
１２４  絶縁封止層
１２５  カラーフィルタ
１２６  シール材
１２７  エポキシ樹脂
１２８  上基板
１２９  接着材
【図１】
2013164427.tif 000003
【図２】
2013164427.tif 000004
【図３】
2013164427.tif 000005
【図４】
2013164427.tif 000006
【図５】
2013164427.tif 000007
【図６】
2013164427.tif 000008
【図７】
2013164427.tif 000009
【図８】
2013164427.tif 000010
【図９】
2013164427.tif 000011
【図１０】
2013164427.tif 000012