(57)【要約】【課題】本発明は、低消費電力で良好な線形性を確保できるミキサ回路を提供する。【解決手段】本発明のミキサ回路は、受動ミキサの構成をとり、周波数変換を行うＭＯＳトランジスタのゲート電極に入力信号とローカル信号を加算した信号を入力することにより、ＭＯＳトランジスタのゲート‐ソース電位を維持した状態で周波数変換を行う。【選択図】図２
2013192181.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタを含む乗算部を備えたミキサ回路であって、
入力信号とローカル信号を加算する加算部と、
前記入力信号と前記ローカル信号を加算した信号を前記入力信号と乗算して出力する前記乗算部と、
を備えたことを特徴とするミキサ回路。
【請求項２】
前記加算部は、
前記入力信号と第１のローカル信号とを加算する第１加算器と、
前記入力信号と前記第１のローカル信号を反転した第２のローカル信号とを加算する第２加算器とを含み、
前記乗算部は、
前記入力信号と前記第１のローカル信号とを加算した信号を前記入力信号と乗算して出力する第１乗算器と、
前記入力信号と前記第２のローカル信号とを加算した信号を前記入力信号と乗算して出力する第２乗算器とを含むことを特徴とする請求項１に記載のミキサ回路。
【請求項３】
前記加算部は、
第１の入力信号と第１のローカル信号とを加算する第１加算器と、
前記第１の入力信号と前記第１のローカル信号を反転した第２のローカル信号とを加算する第２加算器と、
前記第１の入力信号を反転した第２の入力信号と前記第２のローカル信号とを加算する第３加算器と、
前記第２の入力信号と前記第１のローカル信号とを加算する第４加算器とを含み、
前記乗算部は、
前記第１の入力信号と前記第１のローカル信号とを加算した信号を前記第１の入力信号と乗算して出力する第１乗算器と、
前記第１の入力信号と前記第２のローカル信号とを加算した信号を前記第１の入力信号と乗算して出力する第２乗算器と、
前記第２の入力信号と前記第２のローカル信号とを加算した信号を前記第２の入力信号と乗算して出力する第３乗算器と、
前記第２の入力信号と前記第１のローカル信号とを加算した信号を前記第２の入力信号と乗算して出力する第４乗算器とを含むことを特徴とする請求項１に記載のミキサ回路。
【請求項４】
前記加算部は、前記入力信号の電圧と前記ローカル信号の電圧とを加算する電圧加算回路であることを特徴とする請求項１乃至３のいずれか一項に記載のミキサ回路。
【請求項５】
前記加算部は、
前記入力信号の電圧を電流に変換する第１電圧電流変換回路と、
前記ローカル信号の電圧を電流に変換する第２電圧電流変換回路と、
前記電流に変換された前記入力信号と前記電流に変換された前記ローカル信号とを加算する加算回路と、
加算された電流を各前記電圧に戻す電流電圧変換部と、
を備えたことを特徴とする請求項１乃至４のいずれか一項に記載のミキサ回路。
【請求項６】
ローカル信号から入力信号を反転した信号を減算する減算部と、
前記ローカル信号から前記入力信号を反転した信号を減算した信号を前記入力信号と乗算して出力する乗算部と、
前記乗算部は、ＭＯＳトランジスタを含むこととを備えたミキサ回路であって、
前記減算部は、
第１のローカル信号から、第１の入力信号を反転した第２の入力信号を減算する第１減算器と、
前記第１のローカル信号を反転した第２のローカル信号から前記第２の入力信号を減算する第２減算器とを含み、
前記乗算部は、
前記第１のローカル信号から前記第２の入力信号を減算した信号を前記第１の入力信号と乗算して出力する第１乗算器と、
前記第２のローカル信号から前記第２の入力信号を減算した信号を前記第１の入力信号と乗算して出力する第２乗算器とを含むことを特徴とするミキサ回路。
【請求項７】
ローカル信号から入力信号を反転した信号を減算する減算部と、
前記ローカル信号から前記入力信号を反転した信号を減算した信号を前記入力信号と乗算して出力する乗算部と、
前記乗算部は、ＭＯＳトランジスタを含むこととを備えたミキサ回路であって、
前記減算部は、
第１のローカル信号から、第１の入力信号を反転した第２の入力信号を減算する第１減算器と、
前記第１のローカル信号を反転した第２のローカル信号から前記第２の入力信号を減算する第２減算器と、
前記第２のローカル信号から前記第１の入力信号を減算する第３減算器と、
前記第１のローカル信号から前記第１の入力信号を減算する第４減算器とを含み、
前記乗算部は、
前記第１のローカル信号から前記第２の入力信号を減算した信号を前記第１の入力信号と乗算して出力する第１乗算器と、
前記第２のローカル信号から前記第２の入力信号を減算した信号を前記第１の入力信号と乗算して出力する第２乗算器と、
前記第２のローカル信号から前記第１の入力信号を減算した信号を前記第２の入力信号と乗算して出力する第３乗算器と、
前記第１のローカル信号から前記第１の入力信号を減算した信号を前記第２の入力信号と乗算して出力する第４乗算器とを含むことを特徴とするミキサ回路。
【請求項８】
前記乗算部により出力された信号に対して帯域制限するローパスフィルタと、
前記ローパスフィルタにより出力された信号に対して帯域制限するハイパスフィルタと、
を備えたことを特徴とする請求項１乃至７のいずれか一項に記載のミキサ回路。
【請求項９】
前記入力信号の入力インピーダンスを調整する接地抵抗素子が、前記乗算部の出力端子に接続されたことを特徴とする請求項１乃至８のいずれか一項に記載のミキサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を、ローカル信号を用いて周波数変換するミキサ回路に関し、特にＭＯＳトランジスタを用いて周波数変換を行う受動ミキサ回路に関する。
【背景技術】
【０００２】
従来、受動ミキサ回路は、通常、ダイオードを用いて構成されるが、MOSトランジスタ等の、トランジスタを用いて構成される受動ミキサ回路も知られている。
【０００３】
図1に従来の受動ミキサ回路を示す。ＭＯＳトランジスタＭ１のソース電極に入力電圧信号ＲＦを、ゲート電極にローカル信号ＬＯを入力することにより、出力信号ＩＦは（ＬＯ＋ＲＦ）および（ＬＯ−ＲＦ）の周波数を持つ信号が出力される（非特許文献１参照）。この受動ミキサ回路は、能動ミキサ回路と比較して、電源からの電力が不要なため、低消費電力という特徴を持つ。また任意の接地抵抗素子Ｒ１により入力電圧信号ＲＦの入力インピーダンスを調整することが可能である。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】黒田忠広監訳、「ＲＦマイクロエレクトロニクス」、丸善株式会社、平成１５年１０月１日第６刷発行、ｐ．２００−２０１
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、この従来の受動ミキサ回路では、入力電圧信号とローカル信号に対してＭＯＳトランジスタを用いて乗算するため、乗算を行う際に入力電圧信号の振幅によりＭＯＳトランジスタのゲート‐ソース電位が変化し、ＭＯＳトランジスタの抵抗値が変化するため、線形性が悪化するという問題を抱えていた（非特許文献１参照）。これは、ＭＯＳトランジスタの抵抗値の変化が、乗算を行うＭＯＳトランジスタから出力された信号の歪みに繋がるからである。
【課題を解決するための手段】
【０００６】
上記課題を解決して本発明の目的を達成するため、本発明によるミキサ回路は、以下の特徴を備える。
【０００７】
請求項１に記載の発明は、ＭＯＳトランジスタを含む乗算部を備えたミキサ回路であって、入力信号とローカル信号を加算する加算部と、入力信号とローカル信号を加算した信号を入力信号と乗算して出力する乗算部とを備えたことを特徴とする。
【０００８】
請求項２に記載の発明は、加算部は、入力信号と第１のローカル信号とを加算する第１加算器と、入力信号と第１のローカル信号を反転した第２のローカル信号とを加算する第２加算器とを含み、乗算部は、入力信号と第１のローカル信号とを加算した信号を入力信号と乗算して出力する第１乗算器と、入力信号と第２のローカル信号とを加算した信号を入力信号と乗算して出力する第２乗算器とを含むことを特徴とする。
【０００９】
請求項３に記載の発明は、加算部は、第１の入力信号と第１のローカル信号とを加算する第１加算器と、第１の入力信号と第１のローカル信号を反転した第２のローカル信号とを加算する第２加算器と、第１の入力信号を反転した第２の入力信号と第２のローカル信号とを加算する第３加算器と、第２の入力信号と第１のローカル信号とを加算する第４加算器とを含み、乗算部は、第１の入力信号と第１のローカル信号とを加算した信号を第１の入力信号と乗算して出力する第１乗算器と、第１の入力信号と第２のローカル信号とを加算した信号を第１の入力信号と乗算して出力する第２乗算器と、第２の入力信号と第２のローカル信号とを加算した信号を第２の入力信号と乗算して出力する第３乗算器と、第２の入力信号と第１のローカル信号とを加算した信号を第２の入力信号と乗算して出力する第４乗算器とを含むことを特徴とする。
【００１０】
請求項４に記載の発明は、加算部は、入力信号の電圧とローカル信号の電圧とを加算する電圧加算回路であることを特徴とする。
【００１１】
請求項５に記載の発明は、加算部は、入力信号の電圧を電流に変換する第１電圧電流変換回路と、ローカル信号の電圧を電流に変換する第２電圧電流変換回路と、電流に変換された入力信号と電流に変換されたローカル信号とを加算する加算回路と、加算された電流を各電圧に戻す電流電圧変換部とを備えたことを特徴とする。
【００１２】
請求項６に記載の発明は、ローカル信号から入力信号を反転した信号を減算する減算部と、ローカル信号から入力信号を反転した信号を減算した信号を入力信号と乗算して出力する乗算部と、乗算部は、ＭＯＳトランジスタを含むこととを備えたミキサ回路であって、減算部は、第１のローカル信号から、第１の入力信号を反転した第２の入力信号を減算する第１減算器と、第１のローカル信号を反転した第２のローカル信号から第２の入力信号を減算する第２減算器とを含み、乗算部は、第１のローカル信号から第２の入力信号を減算した信号を第１の入力信号と乗算して出力する第１乗算器と、第２のローカル信号から第２の入力信号を減算した信号を第１の入力信号と乗算して出力する第２乗算器とを含むことを特徴とする。
【００１３】
請求項７に記載の発明は、ローカル信号から入力信号を反転した信号を減算する減算部と、ローカル信号から入力信号を反転した信号を減算した信号を入力信号と乗算して出力する乗算部と、乗算部は、ＭＯＳトランジスタを含むこととを備えたミキサ回路であって、減算部は、第１のローカル信号から、第１の入力信号を反転した第２の入力信号を減算する第１減算器と、第１のローカル信号を反転した第２のローカル信号から第２の入力信号を減算する第２減算器と、第２のローカル信号から第１の入力信号を減算する第３減算器と、第１のローカル信号から第１の入力信号を減算する第４減算器とを含み、乗算部は、第１のローカル信号から第２の入力信号を減算した信号を第１の入力信号と乗算して出力する第１乗算器と、第２のローカル信号から第２の入力信号を減算した信号を第１の入力信号と乗算して出力する第２乗算器と、第２のローカル信号から第１の入力信号を減算した信号を第２の入力信号と乗算して出力する第３乗算器と、第１のローカル信号から第１の入力信号を減算した信号を第２の入力信号と乗算して出力する第４乗算器とを含むことを特徴とする。
【００１４】
請求項８に記載の発明は、乗算部により出力された信号に対して帯域制限するローパスフィルタと、ローパスフィルタにより出力された信号に対して帯域制限するハイパスフィルタとを備えたことを特徴とする。
【００１５】
請求項９に記載の発明は、入力信号の入力インピーダンスを調整する接地抵抗素子が、乗算部の出力端子に接続されたことを特徴とする。
【００１６】
このように、ローカル信号に入力信号を加算することで、受動ミキサ回路の線形性を改善することが可能である。
【発明の効果】
【００１７】
以上説明したように、本発明のミキサ回路は、乗算を行うＭＯＳトランジスタの非線形性を緩和することができるため、低消費電力という受動ミキサ回路の特長を保ったまま、線形性良く周波数変換を行うことができる。
【図面の簡単な説明】
【００１８】
【図１】従来方式の受動ミキサ回路の構成を示す図である。
【図２】本発明の第一の実施形態に関わるミキサ回路を示す図である。
【図３】本発明の第二の実施形態に関わるミキサ回路を示す図である。
【図４】本発明の第三の実施形態に関わるミキサ回路を示す図である。
【図５】入力信号ＲＦとローカル信号ＬＯを加算した際に線形性が改善される概念図である。
【図６】本発明の第四の実施形態に関わる構成を示す図である。
【図７】本発明のミキサ回路の加算部の構成の例を示す図である。
【図８】入力信号ＲＦとローカル信号ＬＯの加算例を示す図である。
【図９】本発明の第五の実施形態に関わる構成を示す図である。
【図１０】本発明のミキサ回路を用いた際の出力周波数を示す図である。
【図１１】本発明の第六の実施形態に関わる構成を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を参照して説明する。
【００２０】
[構成]  
図２は、本発明の第一の実施形態に関わるミキサ回路を示す図である。加算器２０１の出力端子とＭＯＳトランジスタ２Ｍ１のゲート電極が接続され、ＭＯＳトランジスタ２Ｍ１のドレイン電極に任意の接地抵抗素子２Ｒ１が接続されている。
【００２１】
入力電圧信号ＲＦとローカル信号ＬＯを加算する加算器２０１を有し、ＭＯＳトランジスタ２Ｍ１のソース電極に入力電圧信号ＲＦを入力し、ゲート電極に入力電圧信号ＲＦとローカル信号ＬＯを加算した信号を入力する。これにより、入力電圧信号ＲＦと（ＲＦ＋ＬＯ）の２信号が掛け合わされた出力信号ＩＦを出力する。任意の接地抵抗素子２Ｒ１により入力電圧信号ＲＦの入力インピーダンスを調整することが可能である。
【００２２】
図３は、本発明の第二の実施形態に関わるミキサ回路を示す図である。図２のミキサ回路の出力を差動化した、ミキサ回路を示す。第１加算器３０１の出力端子と第１ＭＯＳトランジスタ３Ｍ１のゲート電極が接続され、第１ＭＯＳトランジスタ３Ｍ１のドレイン電極に任意の第１接地抵抗素子３Ｒ１が接続されている。また、第２加算器３１１の出力端子と第２ＭＯＳトランジスタ３Ｍ２のゲート電極が接続され、第２ＭＯＳトランジスタ３Ｍ２のドレイン電極に任意の第２接地抵抗素子３Ｒ２が接続されている。
【００２３】
１８０°互いに位相の異なる差動ローカル信号ＬＯ＿Ｐ、ＬＯ＿Ｎそれぞれに対して入力電圧信号ＲＦを加算する加算器３０１，３１１を有し、ＭＯＳトランジスタ３Ｍ１および３Ｍ２のソース電極には入力電圧信号ＲＦを入力し、ＭＯＳトランジスタ３Ｍ１のゲート電極には入力電圧信号ＲＦとローカル信号ＬＯ＿Ｐを加算した信号を、ＭＯＳトランジスタ３Ｍ２のゲート電極には入力電圧信号ＲＦとローカル信号ＬＯ＿Ｎを加算した信号を入力する。これにより、入力電圧信号ＲＦと（ＲＦ＋ＬＯ＿Ｐ）の２信号が掛け合わされた出力信号ＩＦ＿Ｐと、入力電圧信号ＲＦと（ＲＦ＋ＬＯ＿Ｎ）の２信号が掛け合わされた出力信号ＩＦ＿Ｎを出力する。この出力信号ＩＦ＿ＰとＩＦ＿Ｎは１８０°互いに位相の異なる差動信号である。任意の接地抵抗素子３Ｒ１および３Ｒ２により入力電圧信号ＲＦの入力インピーダンスを調整することが可能である。
【００２４】
図４は、本発明の第三の実施形態に関わるミキサ回路を示す図である。図２のミキサ回路を全差動化した、ミキサ回路を示す。第１加算器４０１の出力端子と第１ＭＯＳトランジスタ４Ｍ１のゲート電極が接続され、第１ＭＯＳトランジスタ４Ｍ１のドレイン電極に任意の第１接地抵抗素子４Ｒ１が接続されている。また、第２加算器４１１の出力端子と第２ＭＯＳトランジスタ４Ｍ２のゲート電極が接続され、第２ＭＯＳトランジスタ４Ｍ２のドレイン電極に任意の第２接地抵抗素子４Ｒ２が接続される。
【００２５】
そして、第３加算器４２１の出力端子と第３ＭＯＳトランジスタ４Ｍ３のゲート電極が接続され、第３ＭＯＳトランジスタ４Ｍ３のドレイン電極に任意の第１接地抵抗素子４Ｒ１が接続されている。また、第４加算器４３１の出力端子と第４ＭＯＳトランジスタ４Ｍ４のゲート電極が接続され、第４ＭＯＳトランジスタ４Ｍ４のドレイン電極に任意の第２接地抵抗素子４Ｒ２が接続されている。
【００２６】
１８０°互いに位相の異なる差動入力信号ＲＦ＿ＰおよびＲＦ＿Ｎと、１８０°互いに位相の異なる差動ローカル信号ＬＯ＿Ｐ、ＬＯ＿Ｎに対して、各々を加算し（ＲＦ＿Ｐ＋ＬＯ＿Ｐ）、（ＲＦ＿Ｐ＋ＬＯ＿Ｎ）、（ＲＦ＿Ｎ＋ＬＯ＿N）、（ＲＦ＿Ｎ＋ＬＯ＿P）を出力する加算器４０１，４１１，４２１，４３１を有する。ＭＯＳトランジスタ４Ｍ１および４Ｍ２のソース電極には入力電圧信号ＲＦ＿Ｐを入力し、ＭＯＳトランジスタ４Ｍ３および４Ｍ４のソース電極には入力電圧信号ＲＦ＿Ｎを入力する。第１ＭＯＳトランジスタ４Ｍ１のゲート電極には入力電圧信号ＲＦ＿Ｐとローカル信号ＬＯ＿Ｐを加算した信号を、第２ＭＯＳトランジスタ４Ｍ２のゲート電極には入力電圧信号ＲＦ＿Ｐとローカル信号ＬＯ＿Ｎを加算した信号を、第３ＭＯＳトランジスタ４Ｍ３のゲート電極には入力電圧信号ＲＦ＿Ｎとローカル信号ＬＯ＿Ｎを加算した信号を、第４ＭＯＳトランジスタ４Ｍ４のゲート電極には入力電圧信号ＲＦ＿Ｎとローカル信号ＬＯ＿Ｐを加算した信号を入力する。これにより、入力電圧信号ＲＦ＿Ｐと（ＲＦ＿Ｐ＋ＬＯ＿Ｐ）の２信号が掛け合わされた信号と入力電圧信号ＲＦ＿Ｎと（ＲＦ＿Ｎ＋ＬＯ＿Ｎ）の２信号が掛け合わされた信号が加算された信号である出力信号ＩＦ＿Ｐと、入力電圧信号ＲＦ＿Ｐと（ＲＦ＿Ｐ＋ＬＯ＿Ｎ）の２信号が掛け合わされた信号と入力電圧信号ＲＦ＿Ｎと（ＲＦ＿Ｎ＋ＬＯ＿Ｐ）の２信号が掛け合わされた信号が加算された信号である出力信号ＩＦ＿Ｎを出力する。この出力信号ＩＦ＿ＰとＩＦ＿Ｎは１８０°互いに位相の異なる差動信号である。任意の接地抵抗素子４Ｒ１および４Ｒ２により入力電圧信号ＲＦ＿ＰおよびＲＦ＿Ｎの入力インピーダンスを調整することが可能である。
【００２７】
次に、本発明の実施の形態の動作について図面を参照して説明する。
【００２８】
[動作]  
図５は、図２の回路を用いた際の、図２のＭＯＳトランジスタ２Ｍ１のゲート電極およびソース電極に印加される電位を示した概念図である。線形性が改善される原理を示す。ＭＯＳトランジスタ２Ｍ１のソース電極に入力電圧信号ＲＦを入力し、ゲート電極に入力電圧信号ＲＦとローカル信号ＬＯを加算した信号（ＲＦ＋ＬＯ）を入力する。この２信号で周波数変換を行うことにより、ＭＯＳトランジスタ２Ｍ１がＯＮしている際のゲート‐ソース電位は、（ＬＯ＋ＲＦ）−ＲＦ=ＬＯとなるため、常に一定に保つことができる。このため、ＭＯＳトランジスタ２Ｍ１の抵抗を一定に保つことができるため、線形性を改善することが可能となる。これは、図３の回路のように出力を差動化した場合や、図４の回路のように全差動化した場合にも同様である。
【００２９】
図６は、本発明の第四の実施形態に関わるミキサ回路を示す図である。オペアンプ６０３と、第１入力抵抗素子６Ｒ２と、帰還抵抗素子６Ｒ４とで、反転増幅回路として構成される。さらに、第２入力抵抗素子６Ｒ３を反転入力端子に接続することで、電圧加算回路として構成される。また、オペアンプ６０３の出力端子とＭＯＳトランジスタ６Ｍ１のゲート電極が接続され、ＭＯＳトランジスタ６Ｍ１のドレイン電極に任意の接地抵抗素子６Ｒ１が接続されている。
【００３０】
上記よりこの回路は加算回路として構成されるため、図２の回路において、これを加算器として使用できる。これは、図３、図４の回路においても同様に加算器を入力抵抗素子６R２，６R３，帰還抵抗素子６R４とオペアンプ６０３を用いて構成することが可能である。
【００３１】
図７は、本発明のミキサ回路の加算部の構成の例を示すブロック図である。第１電圧電流変換回路７０４の出力端子が加算回路７０１の第１入力端子に接続され、第２電圧電流変換回路７１４の出力端子が加算回路７０１の第２入力端子に接続されている。また、加算回路７０１の出力端子に電流電圧変換部７０５が接続されている。
【００３２】
図４を例に説明すると、差動入力信号ＲＦ＿Ｐ，ＲＦ＿Ｎの電圧は、第１電圧電流変換回路７０４へ入力された後、それぞれ電流に変換され、差動ローカル信号ＬＯ＿Ｐ，ＬＯ＿Ｎの電圧は、第２電圧電流変換回路７１４へ入力された後、それぞれ電流に変換される。そして変換された差動入力信号ＲＦ＿Ｐ，ＲＦ＿Ｎの電流及び差動ローカル信号ＬＯ＿Ｐ，ＬＯ＿Ｎの電流は、加算回路７０１に入力され、加算され出力される。出力された信号の電流は、電流電圧変換部７０５に入力され、それぞれ電圧に戻る。
【００３３】
図８は、入力として１８０°互いに位相の異なる差動入力信号ＲＦ＿ＰおよびＲＦ＿Ｎを用いる場合のローカル信号ＬＯと入力信号ＲＦ＿Ｐの加算した信号（ＬＯ＋ＲＦ＿Ｐ）を生成する加算部、減算部のブロック図である。（ａ）はローカル信号ＬＯと入力信号ＲＦ＿Ｐを加算器８０１に入力するブロック図、（ｂ）はローカル信号ＬＯと入力信号ＲＦ＿Ｎを減算器８０２に入力するブロック図である。ここで、入力信号ＲＦ＿ＮはＲＦ＿Ｐに対して１８０°位相が異なるため、ＲＦ＿Ｎ=−ＲＦ＿Ｐの関係にあり、ＬＯ＿Ｐ−ＲＦ＿Ｎ=ＬＯ＿Ｐ−（−ＲＦ＿Ｐ）=ＬＯ＿Ｐ＋ＲＦ＿Ｐが成り立つ。（ａ）、（ｂ）いずれを用いても図４の構成を実現可能である。
【００３４】
図９は、本発明の第五の実施形態に関わるミキサ回路を示す図である。図８（ｂ）の構成を用いて、図４のブロック図をＭＯＳトランジスタで実現する回路構成例である。
【００３５】
第１ＭＯＳトランジスタ９Ｍ１のソース電極と第５ＭＯＳトランジスタ９Ｍ５のドレイン電極とが接続され、第２ＭＯＳトランジスタ９Ｍ２のソース電極と第６ＭＯＳトランジスタ９Ｍ６のドレイン電極とが接続されている。また、第３ＭＯＳトランジスタ９Ｍ３のソース電極と第７ＭＯＳトランジスタ９Ｍ７のドレイン電極とが接続され、第４ＭＯＳトランジスタ９Ｍ４のソース電極と第８ＭＯＳトランジスタ９Ｍ８のドレイン電極とが接続されている。
【００３６】
そして、第１ＭＯＳトランジスタ９Ｍ１乃至第４ＭＯＳトランジスタ９Ｍ４の各ドレイン電極が接続され、第５ＭＯＳトランジスタ９Ｍ５乃至第９ＭＯＳトランジスタ９Ｍ８の各ソース電極が接続されている。
【００３７】
また、第１ＭＯＳトランジスタ９Ｍ１のソース電極と第５ＭＯＳトランジスタ９Ｍ５のドレイン電極との接続点に、第９ＭＯＳトランジスタ９Ｍ９のゲート電極が接続され、第３ＭＯＳトランジスタ９Ｍ３のソース電極と第７ＭＯＳトランジスタ９Ｍ７のドレイン電極との接続点に、第１０ＭＯＳトランジスタ９Ｍ１０のゲート電極が接続されている。さらに、第２ＭＯＳトランジスタ９Ｍ２のソース電極と第６ＭＯＳトランジスタ９Ｍ６のドレイン電極との接続点に、第１１ＭＯＳトランジスタ９Ｍ１１のゲート電極が接続され、第４ＭＯＳトランジスタ９Ｍ４のソース電極と第８ＭＯＳトランジスタ９Ｍ８のドレイン電極との接続点に、第１２ＭＯＳトランジスタ９Ｍ１２のゲート電極が接続されている。
【００３８】
ローカル信号ＬＯ＿Ｐを、ＭＯＳトランジスタ９Ｍ１, ９Ｍ２のゲート電極に入力し、ローカル信号ＬＯ＿Ｎを、ＭＯＳトランジスタ９Ｍ３, ９Ｍ４のゲート電極に入力する。また、入力信号ＲＦ＿ＰをＭＯＳトランジスタ９Ｍ６, ９Ｍ８のゲート電極に入力し、入力信号ＲＦ＿ＮをＭＯＳトランジスタ９Ｍ５, ９Ｍ７のゲート電極に入力を行う。これによりＭＯＳトランジスタ９Ｍ９のゲート電極に（ＬＯ＿Ｐ＋ＲＦ＿Ｐ）、第１０ＭＯＳトランジスタ９Ｍ１０のゲート電極に（ＬＯ＿Ｎ＋ＲＦ＿Ｐ）、第１１ＭＯＳトランジスタ９Ｍ１１のゲート電極に（ＬＯ＿Ｐ＋ＲＦ＿Ｎ）、第１２ＭＯＳトランジスタ９Ｍ１２のゲート電極に（ＬＯ＿Ｎ＋ＲＦ＿Ｎ）の信号が入力される。ＭＯＳトランジスタ９Ｍ９, ９Ｍ１０のソース電極には入力信号ＲＦ＿Ｐ、ＭＯＳトランジスタ９Ｍ１１, ９Ｍ１２のソース電極には入力信号ＲＦ＿Ｎを入力することで、図４のブロック図を実現できる。
【００３９】
図１０は、図２の回路を用いた際に、出力信号ＩＦに出力される周波数を示す図である。
【００４０】
例えば、入力信号ＲＦをｓｉｎα、ローカル信号ＬＯをｓｉｎβとすると、ゲート電極に入力する、ローカル信号ＬＯと入力信号ＲＦを加算した信号は（ｓｉｎα＋ｓｉｎβ）となる。ソース電極に入力する入力信号ｓｉｎαと、ゲート電極に入力する信号（ｓｉｎα＋ｓｉｎβ）を乗算すると、  
ｓｉｎα×（ｓｉｎα＋ｓｉｎβ）=−１／２{ｃｏｓ（α＋β）−ｃｏｓ（α−β）＋ｃｏｓ（２α）−１}  
となり、出力信号ＩＦには、周波数成分として、（α＋β）、（α−β）、２α、ＤＣの成分を持った信号が出力される。
【００４１】
図１１は、本発明の第六の実施形態に関わるミキサ回路を示す図である。図１０の出力周波数から（α−β）を取り出す構成である。図２のミキサ回路の出力端子にローパスフィルタ１１０６が接続され、ローパスフィルタ１１０６の出力端子にハイパスフィルタ１１０７が接続されている。
【００４２】
ローパスフィルタ１１０６などでｃｏｓ（α＋β）およびｃｏｓ（２α）の高周波成分を、ハイパスフィルタ１１０７などでＤＣ成分を、それぞれ除去することで、ｃｏｓ（α−β）をＩＦ信号として取り出すことが可能である。同様にフィルタを用いることにより、ｃｏｓ（α＋β）をＩＦ信号として取り出すことも可能である。これは、図３の回路のように出力を差動化した場合や、図４の回路のように全差動化した場合や、図６, ９の回路構成を用いた場合にも同様である。
【００４３】
以上から分かるように、受動ミキサ回路で周波数変換を行うＭＯＳトランジスタのゲート電極に入力信号とローカル信号を加算した信号を入力することにより、従来の受動ミキサ回路よりも高い線形性を得ることができる。
【符号の説明】
【００４４】
Ｍ１，２Ｍ１，６Ｍ１，１１Ｍ１  ＭＯＳトランジスタ
３Ｍ１，４Ｍ１，９Ｍ１  第１ＭＯＳトランジスタ
３Ｍ２，４Ｍ２，９Ｍ２  第２ＭＯＳトランジスタ
４Ｍ３，９Ｍ３  第３ＭＯＳトランジスタ
４Ｍ４，９Ｍ４  第４ＭＯＳトランジスタ
９Ｍ５  第５ＭＯＳトランジスタ
９Ｍ６  第６ＭＯＳトランジスタ
９Ｍ７  第７ＭＯＳトランジスタ
９Ｍ８  第８ＭＯＳトランジスタ
９Ｍ９  第９ＭＯＳトランジスタ
９Ｍ１０  第１０ＭＯＳトランジスタ
９Ｍ１１  第１１ＭＯＳトランジスタ
９Ｍ１２  第１２ＭＯＳトランジスタ
Ｒ１，２Ｒ１，６Ｒ１，１１Ｒ１  接地抵抗素子
３Ｒ１，４Ｒ１，９Ｒ１  第１接地抵抗素子
３Ｒ２，４Ｒ２，９Ｒ２  第２接地抵抗素子
６Ｒ２  第１入力抵抗素子
６Ｒ３  第２入力抵抗素子
６Ｒ４  帰還抵抗素子
２０１，８０１，１１０１  加算器
３０１，４０１  第１加算器
３１１，４１１  第２加算器
４２１  第３加算器
４３１  第４加算器
６０３  オペアンプ
７０１  加算回路
７０４  第１電圧電流変換回路
７１４  第２電圧電流変換回路
７０５  電流電圧変換部
８０２  減算器
１１０６  ローパスフィルタ
１１０７  ハイパスフィルタ
【図１】
2013192181.tif 000003
【図２】
2013192181.tif 000004
【図３】
2013192181.tif 000005
【図４】
2013192181.tif 000006
【図５】
2013192181.tif 000007
【図６】
2013192181.tif 000008
【図７】
2013192181.tif 000009
【図８】
2013192181.tif 000010
【図９】
2013192181.tif 000011
【図１０】
2013192181.tif 000012
【図１１】
2013192181.tif 000013