(57)【要約】      （修正有）【課題】単純な構造のデジタル−アナログ変換器及びその変換器を用いた神経形態学的回路を提供する。【解決手段】同じ公称の幾何学的特性であるが、一定のゲート−ソース間電圧が様々なトランジスタに加えられるとき、ばらつきに応じて変化し得る電流がトランジスタ内を循環するような分散した電流−電圧特性の幾つかのトランジスタ（Ｔ１〜Ｔ８）と、デジタルのテーブルであって、デジタル指令（ＤＡＴＡ）を受け取り、そして変換されるべき指令に応じてこの指令をアナログの形態で表現する所望の値の電流を供給する１つのトランジスタ又はトランジスタのグループを選ぶための選択出力を有し、そのルックアップ・テーブル（ＬＵＴ）が、指令と電流値との間で検索を確立するために、セットの様々なトランジスタの実際に測定された電流−電圧特性に応じてローディングされるデジタルのテーブルとを備える。【選択図】図５
2013118639.tif 000002
【特許請求の範囲】
【請求項１】
デジタル−アナログ変換器であって、
―同じ公称の幾何学的特性であるが、一定のゲート−ソース間電圧が様々なトランジスタに加えられるとき、ばらつきに応じて変化し得る電流が前記トランジスタ内を循環するような、分散した電流−電圧特性の、幾つかのトランジスタ（Ｔ１〜Ｔ８）のセットと、
―デジタルのルックアップ・テーブルであって、変換されるべき指令を受け取るためのデジタル入力と、変換されるべき指令に応じて前記トランジスタのセットから選ぶための選択出力とを有し、１つのトランジスタ又はトランジスタのグループが、この指令をアナログの形態で表現する所望の値の電流を供給する、デジタルのルックアップ・テーブルと、
―その全てが公称のゲート−ソース間電圧（Ｖｇ）を受ける、前記選ばれたトランジスタ又はトランジスタのグループにより届けられる電流を供給する電流出力と、
―変換されるべき指令と、前記トランジスタの選択により得られる電流値との間でルックアップを確立するために、前記セットの前記様々なトランジスタの実際に測定された電流−電圧特性に応じて、決められたアドレスにおいて、デジタルのルックアップ・テーブル内へ、前記トランジスタ又は前記トランジスタのグループの選択を決定するデータを、ローディングするための手段であって、前記トランジスタが全て前記公称特性を持った場合に得られたであろうテーブルと、前記ルックアップ・テーブルとが異なる、ローディング手段とを備えることを特徴とするデジタル−アナログ変換器。
【請求項２】
前記トランジスタに加えられる前記ゲート−ソース間電圧が、前記トランジスタのスイッチオンしきい値電圧Ｖｔよりも小さい電圧であることを特徴とする、請求項１に記載のデジタル−アナログ変換器。
【請求項３】
前記ルックアップ・テーブルの選択出力は、各々がそれぞれのトランジスタのドレインに接続された多数の出力導体を備え、変換器の出力が前記テーブルにより選ばれている前記トランジスタの出力を通過する電流の合計を供給し、その他のトランジスタが電流を全く供給しないように、前記トランジスタの前記ソースが全て前記変換器の出力につながれることを特徴とする、請求項１及び２のいずれか一項に記載のデジタル−アナログ変換器。
【請求項４】
前記テーブルの前記出力導体が、前記トランジスタの前記ドレインが電源電圧を受電せず、従ってそれらを通って流れる電流を持てない第一の高いインピーダンスの状態と、前記トランジスタの前記ドレインが電源を受電し、従って電流を供給できる第二の状態との２つの状態を持つことを特徴とする、請求項３に記載のデジタル−アナログ変換器。
【請求項５】
神経形態学的回路であって、
―各ニューロンが少なくとも１つの入力信号を受けて処理することができ、次に後で前記ニューロンの出力へ、前記ニューロン内部で生じる事象を表現する信号を発する、ネットワーク内における前記ニューロンのアドレスによって識別される各ニューロンを有する、ニューロンのネットワーク（ＲＮ）と、
―ニューロンの活動結果を表現する事象信号を発した、前記ニューロンの前記アドレスによりアドレス指定され得るプログラムマブル・メモリ（ＭＥＭ）であって、前記メモリがこのアドレスにおいて、１つ以上のシナプス後のニューロンのアドレスを含むデジタル・データと、シナプス後の各アドレスと関連するそれぞれのシナプス後の重みとを包含する、プログラムマブル・メモリと、
―ニューロンの前記活動結果を表現する事象信号を前記ニューロンが発した後で、このニューロンと関連するデータを、前記メモリから抽出するための手段（ＣＴＲＬ）と、
―データ内に包含されるアドレスによって識別される、シナプス後のニューロンの入力に電流パルスを加えるための、デジタル−アナログ変換器（ＤＡＣ）であって、その振幅が前記データ内のこのアドレスと関連するシナプス後の重みを表現するデジタル−アナログ変換器とを備え、
前記本デジタル−アナログ変換器が、
―同じ公称の幾何学的特性であるが、一定のゲート−ソース間電圧が前記様々なトランジスタに加えられるとき、ばらつきに応じて変化し得る電流が前記トランジスタ内を循環するような、分散した電流−電圧特性の、幾つかのトランジスタ（Ｔ１〜Ｔ８）の少なくとも１つのセットと、
―デジタル入力と、前記デジタル入力に応じて、前記セットから１つのトランジスタ又は一グループのトランジスタを選択するための選択出力とを有する、デジタルのルックアップ・テーブル（ＬＵＴ）と、
―その全てが公称のゲート−ソース間電圧（Ｖｇ）を受ける、前記選ばれたトランジスタ又はトランジスタのグループにより届けられる電流を供給する電流出力（Ｓ）と、
―前記セットの前記様々なトランジスタの実際に測定された電流−電圧特性に応じて、前記デジタルのルックアップ・テーブル内へ、トランジスタの選択を決定する決められたデータをローディングするための手段であって、前記トランジスタが全て前記公称特性を持った場合に得られたであろうテーブルと、前記ルックアップ・テーブルとが異なる、ローディング手段とを備えることを特徴とする神経形態学的回路。
【請求項６】
前記デジタル−アナログ変換器が全ての前記ニューロンに対して共通であり、電流変換を行なう前記トランジスタのセットが全ての前記ニューロンに対して共通であることを特徴とする、請求項５に記載の神経形態学的回路。
【請求項７】
神経形態学的回路であって、それが各ニューロンと関連し、そして前記ニューロンの容量性ノードの上流に設置されたｍ個のトランジスタのセットを含み、前記ルックアップ・テーブルが、シナプス前のアドレスを受け取り、少なくとも１組のｍ個のトランジスタを選択する、前記プログラムマブル・メモリ（ＭＥＭ）と、そしてこのセット内における、選択されたトランジスタ又はトランジスタのグループに対応する電流を関連するニューロンに加えるための、前記トランジスタ又はトランジスタのグループとから成ることを特徴とする、請求項５に記載の神経形態学的回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一方で新しいタイプのデジタル−アナログ変換器、及び他方でそのような変換器を用いた神経形態学的構造を有する電子回路に関する。本デジタル−アナログ変換器は、神経形態学的回路に関連する用途のために非常に特別な設計をされているが、それはまた他の用途も有し得る。本変換器が設計された関連において説明がなされるであろう。
【背景技術】
【０００２】
神経形態学的回路は、生体ニューロン・ネットワークの挙動を幾分か真似るようなやり方で構成される、複数の細胞のネットワークである。生体ニューロン・ネットワークは、情報を受け取り発する基本のニューロンと、これらのニューロンを別のニューロンに接続するシナプスを含む。比喩的に、神経形態学的回路は一般に、各々がメモリ内におけるそれぞれのアドレスによって識別される、ニューロンと呼ばれるであろう基本的なプロセシング細胞のマトリックス・ネットワークと、ニューロンが存在する数だけある基本メモリを有するマトリックス・メモリとを含み、各々の基本メモリは１つのニューロンと関連し、従ってこのニューロンの独自のアドレスにより識別され得る。それは、この基本メモリに対応するニューロンからの情報を受け取るべき、別のニューロンのアドレスを含む。
【０００３】
以下で、いわゆる「放出」ニューロンが考慮される。これらのニューロンは、別のニューロンからの入力信号を受け取る。それらは、その信号を一般的にアナログの形態で処理して結果を生み出す。その結果は、例えば所与の瞬間におけるパルスである、事象信号の発信であり得る。ニューロンと関連する基本メモリから、別のニューロン（目標のニューロン又は目的のニューロン）のアドレスだけでなく、これらの各々のアドレスと関連する重みもまた取得するために用いられるのは、「ニューロン放出」と呼ばれるこのパルスである。関連する重みは、ニューロンが１つ以上の別のニューロンに対して、未分化の方法ではなく、重み付けされたやり方で、影響を与えるであろうことを示す。
【０００４】
１つのニューロンにより影響されるニューロンのアドレスは、シナプス後のアドレスと呼ばれる。関連する重みはシナプスの重みと呼ばれる。
【０００５】
例えば、アナログの基本ニューロンは、漏れを伴う時間積分器の形で構築され得る。その内部電位は、別のニューロンにより時間と共にその入力に加えられる、幾つかの電位の代数和を表わし、この和は漏れ電流により影響される。内部電位が一定のしきい値に達するとき、ニューロンは、しばしば「スパイク」と呼ばれる、非常に短い継続時間のパルスである事象信号を発することにより、この事象を信号で伝える。電位は次にアイドル状態に戻り、新たな入力を待っている。事象信号又はスパイクは、ニューロンのアドレスと関連する基本メモリの内容を抽出するために、発したニューロンのアドレスと共に用いられる。この内容は、１つ以上のシナプス後のアドレス及びそれらの関連するシナプスの重みで構成される。これらのアドレス及び重みは、重み付けされた入力信号を生成し、それらを入力信号としてシナプス後のアドレスに対応するニューロンへ送信する、処理回路により受信される。
【０００６】
図１に説明されている先行技術において、ニューロンのマトリックスＲＮからの、ニューロンの放出から由来する事象信号は、その事象を生成したニューロンのアドレスを決定し、このアドレスをいわゆるシナプス前のバスＢｐｒｅ−ｓｙｎを通じて送る、アドレス・エンコーダＥＮＣに適用される。シナプス前のバスは、メモリ用のアドレス・バスである。このバスは、このアドレスをメモリＭＥＭに適用し、メモリから１つ以上の、シナプス後のアドレスとそれら各々に関連する重みとを収集する、コントローラＣＴＲＬによって管理される。コントローラは、様々なシナプス後のアドレスを、シナプス後のアドレス・バスＢｐｏｓｔ−ｓｙｎを通じて連続的に発し、そのバスはこれらのアドレスを、ニューロンのマトリックスＲＮと関連するアドレス・デコーダＤＥＣに適用する。同時に、コントローラはシナプスの重みを、デジタル−アナログ変換器ＤＡＣに送り、ＤＡＣはアナログ・レベルを各シナプスの重みの関数として確立する。決定されたシナプスの重みに対応するアナログ信号のレベルは、従って、事象信号によって作動させられている基本メモリの内容により識別される、シナプス後の各々のニューロンに適用される。
【０００７】
ニューロンはキャパシタンスＣｎｄの容量性ノードＮＤにより、図２のように概略的に示され得る。このノードはしきい値比較器ＣＭＰの入力に接続されている。ニューロンの入力は、ノードＮＤにつながれた端子Ｅにより構成される。これは電流入力であり、入力電流はキャパシタンスを充電（又は放電）するために用いられる。例えば、シナプスの重みを表現する振幅で、プラス又はマイナスの、決められた時間幅の電流パルスは、ニューロンが別のニューロンによって指定される度に、入力Ｅに加えられる。さらに、新たな充電パルスが入力Ｅに到達しない場合、ノードのキャパシタンスが徐々に放電されるように、容量性ノードは漏れを示し得る。キャパシタンスの端子における電圧が比較器のしきい値に達するのに十分増加しているとき、後者はニューロンからの事象信号又はスパイクである、短いパルスを発する。
【０００８】
図３は、シナプス後のバスによって指定され、次にその振幅がシナプスの重みを表現するアナログ信号を、デジタル−アナログ変換器ＤＡＣから受けることができる、シナプス後のニューロンを表現する。この信号は短い電流パルスである。シナプスの重みＰｄｓは、スパイクをここで考えられているシナプス後のニューロンにスパイクを発した、（シナプス前の）ニューロンのアドレスにおいて、デジタルの形態でメモリＭＥＭ内に包含される。デジタル−アナログ変換器は、このデジタルの重みを、所定持続時間のパルスの間に発されるアナログ電流値へと変換する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
非常に多くのデジタル−アナログ変換器の実施形態が存在するが、とりわけ単純な形態の変換器を生み出すことが重要である。本発明の目的は、特にこの神経形態学的回路の用途において使用され得る、単純な構造でかさ張らない、デジタル−アナログ変換器を提案することである。
【００１０】
本発明は、望ましくはないがここで利用されている、産業用の集積回路製作技術が、集積回路の素子、とりわけトランジスタの個々の特性の、ばらつきをもたらすという事実に立脚する。このように、全数が同じ公称の幾何学的特性を有するトランジスタは、同一のゲート−ソース間電圧に対して全て同じ電流を供給すべきであるが、しかし実際には相互に大きく異なる電流を供給する。このばらつきは、トランジスタが小さくなる程大きい。今、その技術は所与の集積回路の表面積上におけるトランジスタの数を最大化できるように、益々小さいトランジスタに向けて発展する傾向にある。ばらつきは、４０×１００ｎｍ２未満、及びさらに２０×５０ｎｍ２の長さ×幅寸法を有するトランジスタに対して、とりわけ敏感である。
【課題を解決するための手段】
【００１１】
本発明によるデジタル−アナログ変換器は：
―同じ公称の幾何学的特性であるが、一定のゲート−ソース間電圧が様々なトランジスタに加えられるとき、ばらつきに応じて変化し得る電流がトランジスタ内を循環するような、分散した電流−電圧特性の、幾つかのトランジスタのセットと、
―デジタルのルックアップ・テーブルであって、変換されるべき指令を受け取るためのデジタル入力と、変換されるべき指令に応じてトランジスタのセットから選ぶための選択出力とを有し、１つのトランジスタ又はトランジスタのグループが、この指令をアナログの形態で表現する所望の値の電流を供給する、デジタルのルックアップ・テーブルと、
―その全てが公称のゲート−ソース間電圧を受ける、選ばれたトランジスタ又はトランジスタのグループにより届けられる電流を供給する電流出力と、
―変換されるべき指令と、トランジスタの選択により得られる電流値との間で検索を確立するために、セットの様々なトランジスタの真の測定された電流−電圧特性に応じて、決められたアドレスにおいて、デジタルのルックアップ・テーブル内へ、トランジスタ又はトランジスタのグループの選択を決定するデータを、ローディングするための手段であって、トランジスタが全て前記公称特性を持った場合に得られたであろうテーブルと、ルックアップ・テーブルとが異なる、ローディング手段と
を備える。
【００１２】
望ましくは、トランジスタに加えられるゲート−ソース間電圧は、トランジスタのスイッチオンしきい値電圧Ｖｔよりも小さい電圧である。
【００１３】
望ましくは、ルックアップ・テーブルの選択出力は、各々がそれぞれのトランジスタのドレインに接続された多数の出力導体を備え、変換器の出力はテーブルにより選ばれているトランジスタの出力を通過する電流の合計を供給し、その他のトランジスタは電流を全く供給しないように、トランジスタのソースは全て変換器の出力につながれる。
【００１４】
テーブルの出力導体は、トランジスタのドレインが電源電圧を受電せず、従ってそれらを通って流れる電流を持てない第一の高いインピーダンスの状態と、トランジスタのドレインが電源を受電し、従って電流を供給できる第二の状態との２つの状態を持つことができる。
【００１５】
本発明はまた、この変換器がそのために設計されている主要な用途にも関し、すなわち、神経形態学的回路は、
―各ニューロンが少なくとも１つの入力信号を受けて処理することができ、次に後でニューロンの出力へ、ニューロン内部で生じた事象を表現する信号を発する、ネットワーク内におけるニューロンのアドレスによって識別される各ニューロンを有する、ニューロンのネットワークと、
―ニューロンの活動結果を表現する事象信号を発した、ニューロンのアドレスによりアドレス指定され得るプログラムマブル・メモリであって、そのメモリがこのアドレスにおいて、１つ以上のシナプス後のニューロンのアドレスを含むデジタル・データと、シナプス後の各アドレスと関連するそれぞれのシナプス後の重みとを包含する、プログラムマブル・メモリと、
―ニューロンの活動結果を表現する事象信号をニューロンが発した後で、このニューロンと関連するデータを、メモリから抽出するための手段と、
―データ内に包含されるアドレスによって識別される、シナプス後のニューロンの入力に電流パルスを加えるための、デジタル−アナログ変換器であって、その振幅がデータ内のこのアドレスと関連するシナプス後の重みを表現するデジタル−アナログ変換器とを備え、
本デジタル−アナログ変換器が、
―同じ公称の幾何学的特性であるが、一定のゲート−ソース間電圧が様々なトランジスタに加えられるとき、ばらつきに応じて変化し得る電流がトランジスタ内を循環するような、分散した電流−電圧特性の、幾つかのトランジスタの少なくとも１つのセットと、
―デジタル入力と、そのデジタル入力に応じて、そのセットから１つのトランジスタ又は一グループのトランジスタを選択するための選択出力とを有する、デジタルのルックアップ・テーブルと、
―その全てが公称のゲート−ソース間電圧を受ける、選ばれたトランジスタ又はトランジスタのグループにより届けられる電流を供給する電流出力と、
―セットの様々なトランジスタの真の測定された電流−電圧特性に応じて、デジタルのルックアップ・テーブル内へ、トランジスタの選択を決定する決められたデータをローディングするための手段であって、トランジスタが全て前記公称特性を持った場合に得られたであろうテーブルと、ルックアップ・テーブルとが異なる、ローディング手段とを備えることを特徴とする。
【００１６】
第一の実施形態において、変換器は全てのニューロンに対して共通である。電流変換を行うトランジスタのセットは全てのニューロンに対して共通である。プログラムマブル・メモリは、シナプス後のニューロンのアドレスを、このニューロンを選ぶために送信し、またそれはルックアップ・テーブルに、このニューロンと関連するシナプスの重みを表現するデジタル指令を送る。変換器の電流出力は、メモリにより指定されたシナプス後のニューロンに加えられる。シナプス後のニューロンは、それらが幾つか存在する場合に連続して作動し、変換器は一度に１つだけのシナプスの重みを変換することが可能である。
【００１７】
別の実施形態において、各ニューロンと関連し、ニューロンの容量性ノードの上流に置かれる、ｍ個のトランジスタのセットが存在するように、個々の変換器が各ニューロンの上流に設置される。Ｎ個のニューロンが存在する場合、それゆえｍ個のトランジスタのＮ組が存在する。ルックアップ・テーブルは、シナプス前のニューロンのアドレスを受信するプログラムマブル・メモリ自体で構成される。このアドレスは少なくとも１つのシナプス後のニューロンを指定し、従ってこのニューロンと関連するｍ個のトランジスタのセットを指定する。しかしながらそのテーブルは、この組だけでなく、より具体的にその組の１つのトランジスタ又はトランジスタのグループを指定する。実際に、ルックアップ・テーブルは従って、ｍ倍のＮ個のトランジスタの中から、１つのトランジスタ又はトランジスタのグループを直接アドレス指定する。シナプスの重みは表の中に、デジタル値の形態ではなく、セットの中のトランジスタを選ぶためのコードの形態で直接的に入れられる。この構成を用いて、所望の振幅を有する電流パルスを、同時に幾つかのシナプス後のニューロンに加えることが可能である。
【００１８】
全般的に、本発明による回路構成は、電力消費及び集積回路の表面積に関する効率の改善を可能にする。
【００１９】
米国特許出願公開第２００３／２３１１２４号明細書は、同一の公称特性である幾つかのトランジスタを用いるが、しかし実際の特性の分散を用いない変換器について記述していることに注目する。全く反対に、その文献の変換器は、トランジスタがそれらの特性の分散を何ら持たない場合のみ、正しく動作する。
【００２０】
本発明のその他の特徴及び利点は、添付図に関連して与えられている以下の詳細記述を読むことにより明らかになるであろう。
【図面の簡単な説明】
【００２１】
【図１】既に記述されているが、先行技術のニューロン・ネットワークの構成を表現する。
【図２】既に記述されているが、単純化されたニューロンの図を表現する。
【図３】既に記述されているが、メモリから得られたシナプス後の重みを表現する電流を加えられるニューロンを表現する。
【図４】理論的に同一の幾何学的特性のトランジスタの、分散した曲線の一例を表現する。
【図５】本発明によるデジタル−アナログ変換器の概略図を表現する。
【図６】本発明による変換器を用いた神経形態学的回路の、第一の実施形態を表現する。
【図７】本発明による変換器を用いた神経形態学的回路の、第二の実施形態を表現する。
【発明を実施するための形態】
【００２２】
図４は例として、全てが同じ公称寸法及び同じ製作技術を有するトランジスタの、１組の電流−電圧特性を示す。これらは非常に小さいトランジスタであり、そのチャネル長さは１０ｎｍである。名目的に同一のトランジスタに対応する、相互コンダクタンス値の８つの曲線が表現されている。
【００２３】
ｘ軸はボルトでの直線目盛におけるゲート−ソース間電圧Ｖｇを与え、ｙ軸は対数目盛におけるドレイン−ソース間電流Ｉｄｓの値を与える。ドレイン−ソース間電圧は１Ｖであるが、その原理はより低いバイアス電圧に対して同じままである。曲線の非常に広い分散が、特にトランジスタのスイッチオンしきい値Ｖｔの元、ここでは約０Ｖのしきい値の電圧Ｖｇに関して見られ得るが、しかししきい値は０より大きいか、０よりも小さくなり得る。分散は、ゲート−ソース間電圧がしきい値からの電圧よりも変動するときに増加する。例えば、０Ｖのしきい値に対して−１．６Ｖのゲート−ソース間電圧をとった時、これら８個のトランジスタにより生成される電流は、約１０−９〜１０−５Ａの間で変動する。これらの曲線は、非常に高密度の集積回路を対象とする、１０ｎｍの有効チャネル長を持つトランジスタに関して記録された。
【００２４】
漏れ電流の大きな変動性は、チャネル中央における望ましくないドーパントの変わり得る存在に起因する可能性があり、チャネルの中央は、トランジスタが非常に小さいサイズであり、チャネルのドーパントがソース及びドレインのものと同じ性質であるとき、トランジスタのドーピングされたソース及びドレインに非常に近い。それはまたゲートの酸化物の厚さ、エッチングの粗さ等のような、様々な幾何学的パラメータの局部的な変動に起因し得る。その変動性は同様に別の要素である、ゲートの酸化物の誘電率、金属粒子のサイズ、ドーピングの粒度に起因し得る。
【実施例】
【００２５】
図５は、本発明による電流出力を有するデジタル−アナログ変換器の原理を表現する。それは入力として、変換されるべきｐビットのデジタル指令“ＤＡＴＡ”、ここでは例えば３ビットの指令を受信し、そしてその出力に、ｍ個のトランジスタのセットの、１つ以上のトランジスタを選択するために用いられるデジタル・コードを供給する、デジタルのルックアップ・テーブルである選択回路ＬＵＴを備える。ルックアップ・テーブルＬＵＴは、従って入力に加えられる指令のビットの値に応じて、高又は低論理信号を供給するｍ個の出力を含む。例えば、出力における高いレベルはトランジスタの選択を表わし、低いレベルは選択の無いことを表現する。最も単純な例において、テーブルはｍ＝２ｐの出力を含み、それは入力指令に応じて１つのみの出力に対し高い論理レベルを確立し、その他の出力は低いレベルにある。しかしながら、別の例において、テーブルはｍ個の出力を有し、ｍは２ｐとは異なり、そして１つ以上の出力を高い論理レベルに設定できる。
【００２６】
図５に表現される例において、トランジスタのセットは、全てが同じ公称の物理的特性（同じ長さ、幅、深さ、及びドーパントの濃度）を持つ、ｍ＝８個のトランジスタＴ１〜Ｔ８を含むと想定されている。トランジスタが選択された場合には、それに電源電圧を加えるために、それぞれのトランジスタのドレインに各出力が適用されるが、それが選択されない場合は電源電圧は無い。トランジスタのソースは全て変換器の共通出力Ｓにつながれる。この出力は電流出力を構成する。全てのトランジスタのゲートは、望ましくは、既に述べたようにトランジスタのスイッチオンしきい値Ｖｔ未満の電位である、共通の公称電位Ｖｇに導かれる。漏れ電流と呼ばれ得る電流は、それがルックアップ・テーブルにより選択された場合のみ、次にトランジスタ内へと通る。出力Ｓは全体的な漏れ電流を供給する。この電流は、トランジスタのドレインにおいて電源電圧（ルックアップ・テーブルにより供給される高い論理レベル）を受ける、トランジスタの漏れ電流の合計である。その他のトランジスタは何ら漏れ電流を供給しない。
【００２７】
トランジスタが、理論的には同一であるが、異なった時間的に安定な漏れ電流を持つという事実のため、ルックアップ・テーブルは、入力指令のアナログ値を表現する出力電流を、各入力指令に対して位置付けるデータによって埋められる。テーブルを埋めることは、回路に対して行なわれる測定に基づいてなされる。これらの測定から、変換器の入力における各デジタル指令値に対して所望される、アナログ値を最も良く表現するトランジスタの電流又は電流の合計が探し求められる。テーブルは、下記のトランジスタに関して漏れ電流の合計が、デジタル指令を表現するために所望されるアナログ値を表現する、１つのトランジスタ又はトランジスタのグループの選択をもたらすように、入力に対するデジタル指令の適用のために、適宜埋められる。統計的に、トランジスタの特性の大きな変動性は、所望される値に十分近い値をもたらす選択を見出すことを可能にする。
【００２８】
その結果生じるルックアップ・テーブルは、トランジスタが全て公称の特性と同一の特性を持った場合に得られたであろうものとは異なる。
【００２９】
様々なトランジスタの漏れ電流を測定するために、最も単純な方法は、１〜ｍ個のトランジスタの可能な全ての組合せにより供給される電圧を評価し、次に与えられた入力指令に対して受け入れられるアナログ値を最も良く表現する、一連の２ｐの値を選択することである。最善の可能な方法でこの値を得るために作動すべきトランジスタの組合せを表現する指令は、テーブルの２ｐのアドレスの各々において、テーブル内へローディングされる。
【００３０】
トランジスタの漏れ電流を測定する１つの方法は、トランジスタのソースを、しきい値比較器につながれたキャパシタンス（図２のニューロンと類似）に接続すること、連続的な電圧パルスをこのトランジスタ（そのゲートは公称電圧Ｖｇにある）のドレインに加えること、及びしきい値比較器の切り替えをもたらす、一定幅ｄｔのパルスの数Ｎをカウントすることである。この数はトランジスタの漏れ電流が増加するほど少なくなる。パルスの持続時間は、漏れ電流の細かい測定のために、短くなるように選ばれるであろう。測定が、キャパシタンスＣｎｄ及びしきい値電圧Ｖｔｈのニューロン又は擬似ニューロンにより実行される場合、このニューロンにつながれた所与のトランジスタの漏れ電流値は、この測定においてニューロン自体の自然漏れ電流が無視されると想定すると、式Ｉ＝Ｃｎｄ．Ｖｔｈ／Ｎ．ｄｔにより与えられるであろう。
【００３１】
使用において、行なわれた測定に応じてルックアップ・テーブルをローディングした後で、変換されるべき指令は変換器の入力、すなわちルックアップ・テーブルの入力に適用され、そしてアナログ電流は出力Ｓに対して用いられる。
【００３２】
本発明によれば、この変換器の主な用途は、図１の回路のような神経形態学的回路内への、変換器の組み込みである。
【００３３】
図６は、回路の全てのニューロンに対して単一のデジタル−アナログ変換器が存在する、第一の変形実施形態を表現する。３つのニューロンが、図２と同じ形態、すなわち容量性のノードＮＤ及びしきい値比較器ＣＭＰを伴って表現されている。シナプス後のバスにより指定されたシナプス後のニューロンが、図１のデコーダＤＥＣからの信号ＳＥＬによって選択され得る。このニューロンは、次に図５のデジタル−アナログ変換器ＤＡＣの出力電流を受ける。変換器は同時にシナプス後のバスによって供給されるシナプスの重みＰｄｓを受けており、ニューロンに供給される電流は、この重みを表現するアナログ電流である。
【００３４】
図７は、各ニューロンに関連し、全てのニューロンに対する全体的な変換器構成に関連しない、デジタル−アナログ変換器の構成が存在する、別の変形を表現する。変換器のルックアップ・テーブルＬＵＴは、そのとき図１のメモリＭＥＭと統合され、このテーブルはシナプス後のニューロン、従ってこのニューロンと関連するｍ個のトランジスタのセットと、このｍ個のトランジスタのセットの中で選ばれるべき、単数又は複数のトランジスタの両方を指定する。図７においては、ｍ＝４と想定されている。
【００３５】
ルックアップ・テーブルはそれゆえ、ｍ個のトランジスタから１つ以上のトランジスタを選択することにより、シナプス前のアドレスＡｄｒ−ｐｒｅ（或る事象を発したニューロンのアドレス）を位置付ける、デジタル・テーブルである。この選択により表現されるシナプスの重みは、直接的にトランジスタを選ぶためのコードである、デジタルの形態でテーブル内に入れられる。シナプス前のニューロンが幾つかのシナプス後のニューロンを呼び出す場合、ルックアップ・テーブルは、様々なシナプス後のニューロンに対応する、幾つかのグループのトランジスタを、シナプス前のアドレスに位置付ける。電流パルスは同時に全てのシナプス後のニューロンに加えられ、その一方で図６の実施形態において、電流パルスは変換器により一度に１つだけのシナプス後のニューロンに加えられ得る。図７は、例として各組のトランジスタと、関連するニューロンとの間のスイッチを表現し、全てのスイッチを同時に閉じることは、ニューロンの選択されているトランジスタに、持続時間ｄｔの電流パルスを加え、そしてニューロンの各々に対して選択されているトランジスタに応じたそれぞれの振幅で、電流パルスを加えることを可能にする。
【符号の説明】
【００３６】
ＤＡＣ  デジタル−アナログ変換器
ＤＥＣ  アドレス・デコーダ
Ｂｐｏｓｔ−ｓｙｎ  シナプス後のアドレス・バス
Ｂｐｒｅ−ｓｙｎ  シナプス前のバス
ＥＮＣ  アドレス・エンコーダ
ＲＮ  ニューロンのマトリックス
ＣＴＲＬ  コントローラ
ＭＥＭ  メモリ
Ｖｔｈ  しきい値電圧
Ｖｔ  スイッチオンしきい値電圧
ＣＭＰ  しきい値比較器
Ｅ  入力
ＮＤ  容量性ノード
Ｃｎｄ  キャパシタンス
Ｐｄｓ  シナプスの重み
Ｉｄｓ  ドレイン−ソース間電流
Ｖｇ  ゲート−ソース間電圧
ＤＡＴＡ  デジタル指令
ＬＵＴ  ルックアップ・テーブル
Ｓ  変換器の共通出力
Ｔ１〜Ｔ８  トランジスタ
ＳＥＬ  デコーダからの信号
Ａｄｒ−ｐｒｅ  シナプス前のアドレス
Ｎ  パルスの数
【図１】
2013118639.tif 000003
【図２】
2013118639.tif 000004
【図３】
2013118639.tif 000005
【図４】
2013118639.tif 000006
【図５】
2013118639.tif 000007
【図６】
2013118639.tif 000008
【図７】
2013118639.tif 000009
【外国語明細書】
2013118639000001.pdf