(57)【要約】【課題】低価格化が可能な電力変換回路を提供する。【解決手段】本発明の一実施形態に係る電力変換回路１は、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されている第１及び第２のスイッチング素子１１，１２と、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されている第３及び第４のスイッチング素子１３，１４とを備え、第１及び第４のスイッチング素子１１，１４の組と第２及び第３のスイッチング素子１２，１３の組とを交互にオン状態とすることによって、高電圧側入力端子と低電圧側入力端子との間に入力される直流電力を交流電力に変換するブリッジ型の電力変換回路であって、第１及び第３のスイッチング素子１１，１３の組と第２及び第４のスイッチング素子１２，１４の組とのうちの何れか一方の組を他方の組よりも高い周波数でスイッチング制御する。【選択図】図１
2013223393.tif 000002
【特許請求の範囲】
【請求項１】
高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されており、中間ノードが第１の出力端子に接続されている第１及び第２のスイッチング素子と、
前記高電圧側入力端子と前記低電圧側入力端子との間に順に直列に接続されており、中間ノードが第２の出力端子に接続されている第３及び第４のスイッチング素子と、
を備え、
前記第１及び第４のスイッチング素子の組と前記第２及び第３のスイッチング素子の組とを交互にオン状態とすることによって、前記高電圧側入力端子と前記低電圧側入力端子との間に入力される直流電力を変換して前記第１及び第２の出力端子の間に交流電力を生成するブリッジ型の電力変換回路であって、
前記第１及び第３のスイッチング素子の組と前記第２及び第４のスイッチング素子の組とのうちの何れか一方の組を他方の組よりも高い周波数でスイッチング制御する、
電力変換回路。
【請求項２】
前記第２及び第４のスイッチング素子の組を前記第１及び第３のスイッチング素子の組よりも高い周波数でスイッチング制御する、請求項１に記載の電力変換回路。
【請求項３】
前記第１及び第４のスイッチング素子の組をオン状態とする前記交流電力の半周期の期間では、前記第１のスイッチング素子をオン状態とするとともに、パルス幅変調方式を用いて前記第４のスイッチング素子をスイッチング制御し、
前記第２及び第３のスイッチング素子の組をオン状態とする前記交流電力の他の半周期の期間では、前記第３のスイッチング素子をオン状態とするとともに、パルス幅変調方式を用いて前記第２のスイッチング素子をスイッチング制御する、
請求項２に記載の電力変換回路。
【請求項４】
前記第１及び第４のスイッチング素子の組をオン状態とする前記交流電力の半周期の期間では、パルス幅変調方式を用いて前記第１のスイッチング素子をスイッチング制御するとともに、パルス幅変調方式を用いて前記第１のスイッチング素子のスイッチング周波数の２倍以上の周波数で前記第４のスイッチング素子をスイッチング制御し、
前記第２及び第３のスイッチング素子の組をオン状態とする前記交流電力の他の半周期の期間では、パルス幅変調方式を用いて前記第３のスイッチング素子をスイッチング制御するとともに、パルス幅変調方式を用いて前記第３のスイッチング素子のスイッチング周波数の２倍以上の周波数で前記第２のスイッチング素子をスイッチング制御する、
請求項２に記載の電力変換回路。
【請求項５】
前記第１及び第２の出力端子の間に単相交流電力を生成するように、前記第１〜第４のスイッチング素子をスイッチング制御する、請求項１に記載の電力変換回路。
【請求項６】
前記高電圧側入力端子と前記低電圧側入力端子との間に順に直列に接続されており、中間ノードが第３の出力端子に接続されている第５及び第６のスイッチング素子を更に備え、
前記第１、第３及び第５のスイッチング素子の組と前記第２、第４及び第６のスイッチング素子の組とのうちの何れか一方の組を他方の組よりも高い周波数でスイッチング制御し、
前記第１〜第３の出力端子の間に三相交流電力を生成するように、前記第１〜第６のスイッチング素子をスイッチング制御する、請求項１に記載の電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を交流電力に変換するブリッジ型の電力変換回路に関するものである。
【背景技術】
【０００２】
直流電力を交流電力に変換する電力変換回路として、ブリッジ型のインバータが広く知られている。非特許文献１には、この種のブリッジ型のインバータとして、単相インバータ及び三相インバータが開示されている。
【０００３】
単相ブリッジインバータは、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続された第１及び第２のスイッチング素子と、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続された第３及び第４のスイッチング素子とを備える。この単相ブリッジインバータは、第１及び第４のスイッチング素子の組と第２及び第３のスイッチング素子の組とを交互にオン状態とすることによって、第１及び第２のスイッチング素子の中間ノードと、第３及び第４のスイッチング素子の中間ノードとの間に単相交流電力を生成する（例えば、図６、９）。
【０００４】
一方、三相ブリッジインバータは、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続された第１及び第２のスイッチング素子と、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続された第３及び第４のスイッチング素子と、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続された第５及び第６のスイッチング素子とを備える。この三相ブリッジインバータは、例えば、第１及び第４のスイッチング素子の組と、第３及び第６のスイッチング素子の組と、第５及び第２のスイッチング素子の組とを１／３周期の位相差で周期的にオン状態とすることによって、第１及び第２のスイッチング素子の中間ノードと、第３及び第４のスイッチング素子の中間ノードと、第５及び第６のスイッチング素子の中間ノードとの間に三相交流電力を生成する（例えば、図７、１０）。
【０００５】
また、非特許文献１には、各組のスイッチング素子がオン状態である期間に、パルス幅変調（Pulse Width Modulation：ＰＷＭ）方式を用いてスイッチング制御を行うブリッジ型のインバータも開示されている（例えば、図１３）。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】今井考二、「パワーエレクトロニクスハンドブック」、株式会社Ｒ＆Ｄプランニング、２００２年２月、ｐ３２８−ｐ３３７
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、この種のブリッジ型の電力変換回路では、単相タイプで４個のスイッチング素子が必要であり、三相タイプでは６個ものスイッチング素子が必要である。そして、このブリッジ型の電力変換回路では、全てのスイッチング素子を同じ周波数でスイッチング制御している。したがって、全てのスイッチング素子に、比較的に高速動作が可能なスイッチング素子を用いる必要があり、低価格化が困難であった。
【０００８】
そこで、本発明は、低価格化が可能な電力変換回路を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明の電力変換回路は、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されており、中間ノードが第１の出力端子に接続されている第１及び第２のスイッチング素子と、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されており、中間ノードが第２の出力端子に接続されている第３及び第４のスイッチング素子とを備え、第１及び第４のスイッチング素子の組と第２及び第３のスイッチング素子の組とを交互にオン状態とすることによって、高電圧側入力端子と低電圧側入力端子との間に入力される直流電力を変換して第１及び第２の出力端子の間に交流電力を生成するブリッジ型の電力変換回路であって、第１及び第３のスイッチング素子の組と第２及び第４のスイッチング素子の組とのうちの何れか一方の組を他方の組よりも高い周波数でスイッチング制御する。
【００１０】
この電力変換回路によれば、第１及び第３のスイッチング素子の組と第２及び第４のスイッチング素子の組とのうちの何れか一方の組を他方の組よりも高い周波数でスイッチング制御することにより、他方の組のスイッチング素子として比較的に動作速度が遅く低価格なスイッチング素子を用いることができる。したがって、この電力変換回路によれば、低価格化が可能となる。
【００１１】
ところで、ブリッジ型の回路におけるスイッチング素子として、ＣＭＯＳＦＥＴ（ComplemetaryMetal Oxide SemiconductorField Effect Transistor）が用いられることがある。すなわち、上アーム側の第１及び第３のスイッチング素子としてＰＭＯＳＦＥＴ（P-channel Metal Oxide SemiconductorField Effect Transistor）が用いられ、下アーム側の第２及び第４のスイッチング素子としてＮＭＯＳＦＥＴ（N-channel Metal Oxide SemiconductorField Effect Transistor）が用いられることがある。ＣＭＯＳＦＥＴでは、クロック信号による駆動が容易であるという利点を有する反面、ＰＭＯＳＦＥＴはＮＭＯＳＦＥＴと比較して動作速度が遅い傾向があり、スイッチング制御の高速化が困難であるという問題点を有する。
【００１２】
そこで、上記した電力変換回路では、第２及び第４のスイッチング素子の組を第１及び第３のスイッチング素子の組よりも高い周波数でスイッチング制御することが好ましい。
【００１３】
これによれば、下アーム側の第２及び第４のスイッチング素子を上アーム側の第１及び第３のスイッチング素子よりも高い周波数でスイッチング制御するので、スイッチング素子としてＣＭＯＳＦＥＴを用いる場合に好適であり、スイッチング制御の高速性とスイッチング素子の駆動容易性との両方を得ることが可能となる。
【００１４】
また、上記した電力変換回路では、第１及び第４のスイッチング素子の組をオン状態とする交流電力の半周期の期間では、第１のスイッチング素子をオン状態とするとともに、パルス幅変調方式を用いて第４のスイッチング素子をスイッチング制御し、第２及び第３のスイッチング素子の組をオン状態とする交流電力の他の半周期の期間では、第３のスイッチング素子をオン状態とするとともに、パルス幅変調方式を用いて第２のスイッチング素子をスイッチング制御することが好ましい。
【００１５】
また、上記した電力変換回路では、第１及び第４のスイッチング素子の組をオン状態とする交流電力の半周期の期間では、パルス幅変調方式を用いて第１のスイッチング素子をスイッチング制御するとともに、パルス幅変調方式を用いて第１のスイッチング素子のスイッチング周波数の２倍以上の周波数で第４のスイッチング素子をスイッチング制御し、第２及び第３のスイッチング素子の組をオン状態とする交流電力の他の半周期の期間では、パルス幅変調方式を用いて第３のスイッチング素子をスイッチング制御するとともに、パルス幅変調方式を用いて第３のスイッチング素子のスイッチング周波数の２倍以上の周波数で第２のスイッチング素子をスイッチング制御することが好ましい。
【００１６】
また、上記した電力変換回路では、第１及び第２の出力端子の間に単相交流電力を生成するように、第１〜第４のスイッチング素子をスイッチング制御することが好ましい。これによれば、低価格なフルブリッジ型の単相インバータ回路を実現可能である。
【００１７】
また、上記した電力変換回路では、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されており、中間ノードが第３の出力端子に接続されている第５及び第６のスイッチング素子を更に備え、第１、第３及び第５のスイッチング素子の組と第２、第４及び第６のスイッチング素子の組とのうちの何れか一方の組を他方の組よりも高い周波数でスイッチング制御し、第１〜第３の出力端子の間に三相交流電力を生成するように、第１〜第６のスイッチング素子をスイッチング制御することが好ましい。これによれば、低価格なブリッジ型の三相インバータ回路を実現可能である。
【発明の効果】
【００１８】
本発明によれば、ブリッジ型の電力変換回路の低価格化を実現することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態に係る単相フルブリッジ型のインバータを示す回路図である。
【図２】第１のスイッチング素子がｏｎ状態である期間における第１の実施形態のインバータの等価回路を示す図である。
【図３】第３のスイッチング素子がｏｎ状態である期間における第１の実施形態のインバータの等価回路を示す図である。
【図４】第１のスイッチング素子がｏｎ状態である期間における第１の実施形態のインバータの出力電圧を示す図である。
【図５】第１の実施形態のインバータの出力交流電圧を示す図である。
【図６】本発明の第２の実施形態に係る単相ブリッジ型のインバータを示す回路図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
［第１の実施形態］
【００２１】
図１は、本発明の第１の実施形態に係るインバータを示す回路図である。第１の実施形態のインバータ（電力変換回路）１は、単相フルブリッジ型のインバータである。このインバータ１は、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に入力される直流電力を変換して第１及び第２の出力端子ＴＯ１，ＴＯ２の間に単相交流電力を生成する。インバータ１は、第１〜第４のスイッチング素子１１〜１４と、制御回路２０とを備える。
【００２２】
第１及び第２のスイッチング素子１１，１２は、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に順に直列に接続されており、これらの中間ノードが第１の出力端子ＴＯ１に接続されている。例えば、上アーム側の第１のスイッチング素子１１はＰＭＯＳＦＥＴであり、下アーム側の第２のスイッチング素子１２はＮＭＯＳＦＥＴである。
【００２３】
より具体的には、第１のスイッチング素子１１のソース端子は高電圧側入力端子ＴＩＨに接続されており、ドレイン端子は第２のスイッチング素子１２のドレイン端子に接続されている。第２のスイッチング素子１２のソース端子は低電圧側入力端子ＴＩＬに接続されている。第１及び第２のスイッチング素子１１，１２のドレイン端子は第１の出力端子ＴＯ１に接続されている。第１及び第２のスイッチング素子１１，１２のゲート端子は制御回路２０に接続されている。
【００２４】
同様に、第３及び第４のスイッチング素子１３，１４は、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に順に直列に接続されており、これらの中間ノードが第２の出力端子ＴＯ２に接続されている。例えば、上アーム側の第３のスイッチング素子１３はＰＭＯＳＦＥＴであり、下アーム側の第４のスイッチング素子１４はＮＭＯＳＦＥＴである。
【００２５】
より具体的には、第３のスイッチング素子１３のソース端子は高電圧側入力端子ＴＩＨに接続されており、ドレイン端子は第４のスイッチング素子１４のドレイン端子に接続されている。第４のスイッチング素子１４のソース端子は低電圧側入力端子ＴＩＬに接続されている。第３及び第４のスイッチング素子１３，１４のドレイン端子は第２の出力端子ＴＯ２に接続されている。第３及び第４のスイッチング素子１３，１４のゲート端子は制御回路２０に接続されている。
【００２６】
制御回路２０は、第１〜第４のスイッチング素子１１〜１４のスイッチング制御を行う。具体的には、制御回路２０は、第１及び第４のスイッチング素子１１，１４の組と、第２及び第３のスイッチング素子１２，１３の組とを交互にオン状態とすることによって、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に入力される直流電力を変換して第１及び第２の出力端子ＴＯ１，ＴＯ２の間に単相交流電力を生成する。
【００２７】
より具体的には、制御回路２０は、第１及び第４のスイッチング素子１１，１４の組をオン状態とする出力単相交流電力の半周期の期間では、第１のスイッチング素子１１をオン状態とするとともに、パルス幅変調（Pulse Width Modulation：ＰＷＭ）方式を用いて第４のスイッチング素子１４をスイッチング制御する。また、制御回路２０は、第２及び第３のスイッチング素子１２，１３の組をオン状態とする出力単相交流電力の他の半周期の期間では、第３のスイッチング素子１３をオン状態とするとともに、ＰＷＭ方式を用いて第２のスイッチング素子１２をスイッチング制御する。
【００２８】
すなわち、制御回路２０は、上アーム側の第１及び第３のスイッチング素子１１，１３を出力交流電力の周波数でスイッチング制御し、下アーム側の第２及び第４のスイッチング素子１２，１４を、ＰＷＭ方式を用いて、第１及び第３のスイッチング素子１１，１３よりも高い周波数でスイッチング制御する。
【００２９】
次に、第１の実施形態のインバータ１の動作を説明する。例えば、第１のスイッチング素子１１と第３のスイッチング素子１３とを低速（例えば、周波数６０Ｈｚ）で交互にｏｎ／ｏｆｆ制御することとする。そして、第１のスイッチング素子１１がｏｎ状態である期間に、第４のスイッチング素子１４を高速（例えば、１２０ｋＨｚ）でＰＷＭ制御し、第３のスイッチング素子１３がｏｎ状態である期間に、第２のスイッチング素子１２を高速（例えば、１２０ｋＨｚ）でＰＷＭ制御する。
【００３０】
図２は、第１のスイッチング素子１１がｏｎ状態である期間におけるインバータ１の等価回路を示す図であり、図３は、第３のスイッチング素子１３がｏｎ状態である期間におけるインバータ１の等価回路を示す図である。図２及び図３には、以下の動作説明を容易にするために、第１及び第２の出力端子ＴＯ１，ＴＯ２の間に平滑用コンデンサ（容量値Ｃ）を接続しているものとする。また、第１及び第２の出力端子ＴＯ１，ＴＯ２の間に抵抗負荷（抵抗値Ｒ）を接続しているものとする。なお、図２及び図３中のｉＳは、第１及び第３のスイッチング素子１１，１３それぞれの飽和電流値である。
【００３１】
また、図４は、第１のスイッチング素子１１がｏｎ状態である期間におけるインバータ１の出力電圧を示す図である。図４では、第４のスイッチング素子１４がｏｆｆ状態からｏｎ状態へ切り替わる時刻を原点と、ｏｆｆ時間をｔ１、ｏｎ時間をｔ２としている。すなわち、ｏｎ−ｏｆｆのスイッチングの１周期はｔ１＋ｔ２となる。
【００３２】
また、図５は、インバータ１の出力電圧を示す図である。図５には、第１〜第４のスイッチング素子１１〜１４のｏｎ状態−ｏｆｆ状態も示されている。
【００３３】
まず、図２及び図５に示すように、第１のスイッチング素子１１がｏｎ状態である期間では、第２及び第３のスイッチング素子１２，１３はｏｆｆ状態に保持される。そして、第４のスイッチング素子１４が、例えば１２０ｋＨｚでＰＷＭ制御される。
【００３４】
インバータ１の出力電圧ｖ（ｔ）を時刻ｔの関数とすると、キルヒホッフの電流方程式に基づいて、第４のスイッチング素子１４がｏｆｆの期間では下式（１）が得られ、第４のスイッチング素子１４がｏｎの期間では下式（２）が得られる。
【数１】
2013223393.tif 000003
ここで、上記したように、Ｃは平滑用コンデンサの容量値であり、Ｒは抵抗負荷の抵抗値であり、ｉＳは第１のスイッチング素子１１の飽和電流値である。
【００３５】
上式（１），（２）は１段線形常微分方程式であり、上式（１）の一般解は下式（３）のように求められ、上式（２）の一般解は下式（４）のように求められる。
【数２】
2013223393.tif 000004
ここで、σは、電圧減衰定数、すなわちＣＲ時定数の逆数１／ＣＲであり、ｖ０及びｖ１は、以下に述べる時間軸上の電圧連続条件から定まる積分定数である。
【００３６】
図４に示すように、第４のスイッチング素子１４がｏｆｆ状態からｏｎ状態へ切り替わる時刻ｔ＝０において、出力電圧ｖ（ｔ）が連続であるとすると、上式（３），（４）より下式（５）が得られる。
【数３】
2013223393.tif 000005
【００３７】
また、図４に示すように、第４のスイッチング素子１４のｏｆｆ状態の一期間とｏｎ状態の一期間とを一周期として、出力電圧ｖ（ｔ）が周期的に連続であるとすると、すなわちｖ（−ｔ１）＝ｖ（ｔ２）とすると、上式（３），（４）より下式（６）が得られる。
【数４】
2013223393.tif 000006
【００３８】
上式（５），（６）を２元連立方程式としてｖ０及びｖ１を求めると、下式（７），（８）が得られる。
【数５】
2013223393.tif 000007
【００３９】
上式（７），（８）を上式（３），（４）にそれぞれ代入すると、第４のスイッチング素子１４がｏｆｆの期間では下式（９）が得られ、第４のスイッチング素子１４がｏｎの期間では下式（１０）が得られる。
【数６】
2013223393.tif 000008
【００４０】
ここで、時刻ｔ＝ｔ２における出力電圧をｖ２とすると、上式（１０）より下式（１１）が得られる。
【数７】
2013223393.tif 000009
【００４１】
これらの上式（９），（１０），（１１）より、図４に示す出力電圧ｖ（ｔ）が求まる。
【００４２】
ここで、平滑用コンデンサの容量値Ｃを大きくすると、その時定数は第４のスイッチング素子のｏｎ／ｏｆｆスイッチングの１周期ｔ１＋ｔ２よりも十分長くなり、下式（１２）のように近似される。
【数８】
2013223393.tif 000010
すると、近似公式ｅｘ＝１＋ｘを用いて、下式のように近似される。
【数９】
2013223393.tif 000011
【００４３】
これらを上式（９）、（１０）に適用すると、第４のスイッチング素子１４がｏｆｆの期間では下式（１３）が得られ、第４のスイッチング素子１４がｏｎの期間では下式（１４）が得られる。
【数１０】
2013223393.tif 000012
すなわち、三角波形状の出力電圧が得られることとなる。この三角波形状の出力電圧の底値ｖ（０）と頂値ｖ（ｔ２）は、下式のように求められる。
【数１１】
2013223393.tif 000013
【００４４】
そして、平滑用コンデンサの容量値Ｃを更に大きくすると、σは０に近似されるので、出力電圧波形は、下式のように一定の直流値に漸近することとなる。
【数１２】
2013223393.tif 000014
ここで、係数ρ＝ｔ２／（ｔ１＋ｔ２）は、第４のスイッチング素子１４のｏｎ／ｏｆｆスイッチングの１周期に対するｏｎ期間の割合であり、スイッチングのデューティ比と呼ばれている。これより、第４のスイッチング１４のデューティ比を制御することにより、所望の出力電圧が得られることとなる。
【００４５】
次に、図３及び図５に示すように、第３のスイッチング素子１３がｏｎ状態である期間では、第１及び第４のスイッチング素子１１，１４はｏｆｆ状態に保持される。そして、第２のスイッチング素子１２が、例えば１２０ｋＨｚでＰＷＭ制御される。この第３のスイッチング素子１３がｏｎ状態である期間での出力電圧波形は、上記した第１のスイッチング素子１１がｏｎ状態である期間での出力電圧波形と逆極性となる。
【００４６】
そして、第１のスイッチング素子１１と第３のスイッチング素子１３とを例えば６０Ｈｚで交互にｏｎ／ｏｆｆ制御すると、図５に示すように６０Ｈｚの交流電圧が得られる。なお、図６に示すように、第２及び第４のスイッチング素子１２，１４のＰＷＭ制御において、上記したデューティ比ρを時間的に変化させることにより、正弦波状の交流電圧が得られることとなる。
【００４７】
このように、第１の実施形態のインバータ１によれば、下アーム側の第２及び第４のスイッチング素子１２，１４を上アーム側の第１及び第３のスイッチング素子１１，１３よりも高い周波数でスイッチング制御することにより、上アーム側の第１及び第３のスイッチング素子１１，１３として比較的に動作速度が遅く低価格なスイッチング素子を用いることができる。更に、上アーム側の第１及び第３のスイッチング素子１１，１３の駆動回路として比較的に動作速度が遅く低価格な構成を用いることができる。したがって、第１の実施形態のインバータ１によれば、低価格化が可能となる。
【００４８】
ところで、ブリッジ型の回路におけるスイッチング素子として、ＣＭＯＳＦＥＴが用いられる場合、クロック信号による駆動が容易であるという利点を有する。しかしながら、上アーム側のＰＭＯＳＦＥＴは、下アーム側のＮＭＯＳＦＥＴと比較して動作速度が遅い傾向があり、ＰＷＭ方式を用いたスイッチング制御の高速化が困難であるという問題点を有する。
【００４９】
この問題点に関し、上アーム側のスイッチング素子もＮＭＯＳＦＥＴで構成することが考えられる。この場合、ＮＭＯＳＦＥＴによるスイッチング制御の高速化が容易であるという利点を有する。しかしながら、上アーム側のＮＭＯＳＦＥＴの駆動回路にフォトカプラなどの絶縁デバイスが必要となり、スイッチング素子の駆動容易性が損なわれ、また低価格化も困難であるという問題点を有する。
【００５０】
しかしながら、第１の実施形態のインバータ１によれば、スイッチング素子としてＣＭＯＳＦＥＴを用いる場合に好適であり、スイッチング制御の高速性、スイッチング素子の駆動容易性、及び、低価格性を得ることが可能となる。
［第２の実施形態］
【００５１】
図６は、本発明の第２の実施形態に係るインバータを示す回路図である。第２の実施形態のインバータ（電力変換回路）１Ａは、三相ブリッジ型のインバータである。このインバータ１Ａは、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に入力される直流電力を変換して第１〜第３の出力端子ＴＯ１，ＴＯ２，ＴＯ３の間に三相交流電力を生成する。このインバータ１Ａは、インバータ１において第５及び６のスイッチング素子１５，１６を更に備える点、及び、制御回路２０に代えて制御回路２０Ａを備える点で第１の実施形態と異なる。
【００５２】
第５及び第６のスイッチング素子１５，１６は、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に順に直列に接続されており、これらの中間ノードが第３の出力端子ＴＯ３に接続されている。例えば、上アーム側の第５のスイッチング素子１５はＰＭＯＳＦＥＴであり、下アーム側の第６のスイッチング素子１６はＮＭＯＳＦＥＴである。
【００５３】
より具体的には、第５のスイッチング素子１５のソース端子は高電圧側入力端子ＴＩＨに接続されており、ドレイン端子は第６のスイッチング素子１６のドレイン端子に接続されている。第６のスイッチング素子１６のソース端子は低電圧側入力端子ＴＩＬに接続されている。第５及び第６のスイッチング素子１５，１６のドレイン端子は第３の出力端子ＴＯ３に接続されている。第５及び第６のスイッチング素子１５，１６のゲート端子は制御回路２０Ａに接続されている。
【００５４】
制御回路２０Ａは、第１〜第６のスイッチング素子１１〜１６のスイッチング制御を行う。例えば、制御回路２０Ａは、第１及び第４のスイッチング素子１１，１４の組と、第３及び第６のスイッチング素子１３，１６の組と、第５及び第２のスイッチング素子１５，１２の組とを１／３周期ずつずらしてオン状態とすることによって、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に入力される直流電力を変換して第１〜第３の出力端子ＴＯ１〜ＴＯ３の間に三相交流電力を生成する。
【００５５】
より具体的には、制御回路２０Ａは、出力三相交流電力の１／３周期の期間では、第１のスイッチング素子１１をオン状態とするとともに、ＰＷＭ方式を用いて第４のスイッチング素子１４をスイッチング制御する。また、制御回路２０Ａは、出力三相交流電力の他の１／３周期の期間では、第３のスイッチング素子１３をオン状態とするとともに、ＰＷＭ方式を用いて第６のスイッチング素子１６をスイッチング制御する。また、制御回路２０Ａは、出力三相交流電力の更に他の１／３周期の期間では、第５のスイッチング素子１５をオン状態とするとともに、ＰＷＭ方式を用いて第２のスイッチング素子１２をスイッチング制御する。
【００５６】
すなわち、制御回路２０Ａは、上アーム側の第１、第３及び第５のスイッチング素子１１，１３，１５を出力交流電力の周波数でスイッチング制御し、下アーム側の第２、第４及び第６のスイッチング素子１２，１４，１６を、ＰＷＭ方式を用いて、第１、第３及び第５のスイッチング素子１１，１３，１５よりも高い周波数でスイッチング制御する。
【００５７】
この第２の実施形態のインバータ１Ａでも、下アーム側の第２、第４及び第６のスイッチング素子１２，１４，１６を上アーム側の第１、第３及び第５のスイッチング素子１１、１３，１５よりも高い周波数でスイッチング制御することにより、上アーム側の第１、第３及び第５のスイッチング素子１１、１３，１５として比較的に動作速度が遅く低価格なスイッチング素子を用いることができる。更に、上アーム側の第１、第３及び第５のスイッチング素子１１、１３，１５の駆動回路として比較的に動作速度が遅く低価格な構成を用いることができる。したがって、第２の実施形態のインバータ１Ａでも、低価格化が可能である。
【００５８】
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本実施形態では、スイッチング素子としてＣＭＯＳＦＥＴを用いる形態を例示したが、すなわち、上アーム側のスイッチング素子としてＰＭＯＳＦＥＴを用い、下アーム側のスイッチング素子としてＮＭＯＳＦＥＴを用いたが、上アーム側のスイッチング素子と下アーム側のスイッチング素子との組み合わせは、本実施形態に限定されない。
【００５９】
例えば、ＩＧＢＴタイプやバイポーラタイプ等の全てのタイプのトランジスタにおいて、上アーム側のスイッチング素子として、下アーム側のスイッチング素子と異なる導電型を有し、下アーム側のスイッチング素子より動作速度が遅いスイッチング素子を用いてもよい。具体的には、下アーム側のスイッチング素子としてＮチャネル型トランジスタを用い、上アーム側のスイッチング素子としてＰチャネル型トランジスタを用いてもよい。
【００６０】
また、例えば、上アーム側のスイッチング素子として、下アーム側のスイッチング素子と異なる構造を有し、下アーム側のスイッチング素子より動作速度が遅いスイッチング素子を用いてもよい。具体的には、下アーム側のスイッチング素子として、ＦＥＴ、ＩＧＢＴ（Insulated Gate BipolarTransistor）、バイポーラトランジスタ、サイリスタ等の群のうちの比較的に高速動作が可能なスイッチング素子を用い、上アーム側のスイッチング素子として、ＦＥＴ、ＩＧＢＴ（Insulated Gate BipolarTransistor）、バイポーラトランジスタ、サイリスタ等の群のうちの比較的に動作速度が遅く、下アーム側のスイッチング素子と異なる構造を有するスイッチング素子を用いてもよい。
【００６１】
また、例えば、上アーム側のスイッチング素子として、下アーム側のスイッチング素子と異なるデバイスを有し、下アーム側のスイッチング素子より動作速度が遅いスイッチング素子を用いてもよい。具体的には、下アーム側のスイッチング素子として、比較的に高速動作が可能なＳｉＣデバイスからなるスイッチング素子を用い、上アーム側のスイッチング素子として、比較的に動作速度が遅いＳｉデバイスからなるスイッチング素子を用いてもよい。
【００６２】
また、本実施形態では、下アーム側のスイッチング素子を上アーム側のスイッチング素子よりも高い周波数でスイッチング制御したが、上アーム側のスイッチング素子を下アーム側のスイッチング素子よりも高い周波数でスイッチング制御してもよい。
【００６３】
また、本実施形態では、上アーム側のスイッチング素子（すなわち、低速側）をＰＷＭ方式を用いてスイッチング制御していないが、上アーム側のスイッチング素子を、オン状態とする交流電力の半周期の期間にＰＷＭ方式を用いてスイッチング制御してもよい。このとき、下アーム側のスイッチング周波数は、上アーム側のスイッチング素子のスイッチング周波数の２倍以上であることが好ましい。また、この場合、下アーム側のスイッチング制御と上アーム側のスイッチング制御とは、同期させることが好ましい。
【符号の説明】
【００６４】
１，１Ａ…インバータ（電力変換回路）、１１…第１のスイッチング素子、１２…第２のスイッチング素、１３…第３のスイッチング素子、１４…第４のスイッチング素子，１５…第５のスイッチング素子，１６…第６のスイッチング素子，２０，２０Ａ…制御回路，ＴＩＨ…高電圧側入力端子，ＴＩＬ…低電圧側入力端子，ＴＯ１…第１の出力端子，ＴＯ２…第２の出力端子，ＴＯ３…第３の出力端子。
【図１】
2013223393.tif 000015
【図２】
2013223393.tif 000016
【図３】
2013223393.tif 000017
【図４】
2013223393.tif 000018
【図５】
2013223393.tif 000019
【図６】
2013223393.tif 000020