(57)【要約】 【課題】ショートパスの形成を防止できる磁気抵抗素子の製造方法を提供する。【解決手段】本実施形態によれば、磁気抵抗素子の製造方法は、第１電極上に、磁化方向が可変である記録層、非磁性層、磁化方向が固定された固定層、及び第２電極を順に積層する工程と、所定形状に加工した前記第２電極をマスクとして前記固定層を加工する工程と、前記固定層及び前記第２電極の両側部に、第１側壁膜、及び前記第１側壁膜と前記固定層及び前記第２電極との間に挟まれた第２側壁膜を有する側壁部を形成する工程と、前記側壁部をマスクとして、前記非磁性層及び前記記録層を物理エッチングにより加工する工程と、を備える。前記第１側壁膜は、前記第２側壁膜より前記物理エッチングにおけるエッチングレートが低い。【選択図】図８
2013118266.tif 000002
【特許請求の範囲】
【請求項１】
第１電極上に、第１磁性層、非磁性層、第２磁性層、及び第２電極を順に積層する工程と、
所定形状に加工した前記第２電極をマスクとして前記第２磁性層を加工する工程と、
前記第２磁性層及び前記第２電極の両側部に、第１側壁膜、及び前記第１側壁膜と前記第２磁性層及び前記第２電極との間に挟まれた第２側壁膜を有する側壁部を形成する工程と、
前記側壁部をマスクとして、前記非磁性層及び前記第１磁性層をイオンビームエッチングにより加工する工程と、
を備え、
前記第１側壁膜は、前記第２側壁膜及び前記第２磁性層より前記イオンビームエッチングにおけるエッチングレートが低く、アルミナイトライド膜、タンタルナイトライド膜、又はタンタルシリコンナイトライド膜を含み、
前記第２側壁膜は、前記第２電極より前記イオンビームエッチングにおけるエッチングレートが高く、シリコン酸化膜又はシリコン窒化膜を含み、
前記第１側壁膜の側面には、前記イオンビームエッチングにより飛散した前記第１磁性層の材料が付着し、
前記第１磁性層及び前記第２磁性層の一方は磁化方向が可変である記録層であり、他方は磁化方向が固定された固定層であることを特徴とする磁気抵抗素子の製造方法。
【請求項２】
第１電極上に、第１磁性層、非磁性層、第２磁性層、及び第２電極を順に積層する工程と、
所定形状に加工した前記第２電極をマスクとして前記第２磁性層を加工する工程と、
前記第２磁性層及び前記第２電極の両側部に、第１側壁膜、及び前記第１側壁膜と前記第２磁性層及び前記第２電極との間に挟まれた第２側壁膜を有する側壁部を形成する工程と、
前記側壁部をマスクとして、前記非磁性層及び前記第１磁性層を物理エッチングにより加工する工程と、
を備え、
前記第１側壁膜は、前記第２側壁膜より前記物理エッチングにおけるエッチングレートが低いことを特徴とする磁気抵抗素子の製造方法。
【請求項３】
前記第１側壁膜は、前記第２磁性層より前記物理エッチングにおけるエッチングレートが低く、前記第２側壁膜は、前記第２電極より前記物理エッチングにおけるエッチングレートが高いことを特徴とする請求項２に記載の磁気抵抗素子の製造方法。
【請求項４】
前記第１側壁膜の側面には、前記物理エッチングにより飛散した前記第１磁性層の材料が付着することを特徴とする請求項２又は３に記載の磁気抵抗素子の製造方法。
【請求項５】
前記第１側壁膜は、アルミナイトライド膜、タンタルナイトライド膜、又はタンタルシリコンナイトライド膜であり、前記第２側壁膜はシリコン酸化膜又はシリコン窒化膜であることを特徴とする請求項２乃至４のいずれかに記載の磁気抵抗素子の製造方法。
【請求項６】
前記物理エッチングはイオンビームエッチングであることを特徴とする請求項２乃至５のいずれかに記載の磁気抵抗素子の製造方法。
【請求項７】
前記第１磁性層及び前記第２磁性層の一方は磁化方向が可変である記録層であり、他方は磁化方向が固定された固定層であることを特徴とする請求項２乃至６のいずれかに記載の磁気抵抗素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗素子の製造方法に関する。
【背景技術】
【０００２】
強磁性体を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）は、トンネル磁気抵抗（ＴＭＲ:Tunneling Magnetoresistive）効果を利用するＭＴＪ（Magnetic Tunnel Junction）素子を記憶素子として備えている。ＭＴＪ素子は、磁性材料からなる記録層及び参照層と、これらに挟まれた絶縁層（バリア層）との３層の薄膜で構成されており、記録層及び参照層の磁化状態により情報を記憶する。スピン角運動量移動（ＳＭＴ：Spin Momentum Transfer）書き込み方式を用いたスピン注入型ＭＲＡＭでは、ＭＴＪ素子の膜面に対して垂直方向に通電することにより、ＭＴＪ素子への情報の書き込みが行われる。
【０００３】
ＭＴＪ素子を形成する場合、イオンビームエッチング等の物理エッチングを用いて、積層された記録層、絶縁層、参照層が加工される。絶縁層の下層の記録層を加工する際、加工により飛散した磁性材料が絶縁層の側面に付着して、磁性層同士をショートするショートパスが形成されるため、付着物対策が必要となる。付着物対策としては、ＭＴＪ素子の側面を酸化処理することや、側壁マスクを設けることが知られている。
【０００４】
しかし、ＭＴＪ素子の側面を酸化処理する場合、ＭＴＪ素子にバーズビークが生じ、スピン注入効率が劣化するという問題があった。また、側壁マスクを設けた場合、絶縁層近傍でのショートは回避できるが、側壁マスクに付着した材料により別のショートパスが形成されるという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２１８８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、ショートパスの形成を防止できる磁気抵抗素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本実施形態によれば、磁気抵抗素子の製造方法は、第１電極上に、第１磁性層、非磁性層、第２磁性層、及び第２電極を順に積層する工程と、所定形状に加工した前記第２電極をマスクとして前記第２磁性層を加工する工程と、前記第２磁性層及び前記第２電極の両側部に、第１側壁膜、及び前記第１側壁膜と前記第２磁性層及び前記第２電極との間に挟まれた第２側壁膜を有する側壁部を形成する工程と、前記側壁部をマスクとして、前記非磁性層及び前記第１磁性層を物理エッチングにより加工する工程と、を備える。前記第１側壁膜は、前記第２側壁膜より前記物理エッチングにおけるエッチングレートが低い。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る磁気抵抗素子の概略構成図である。
【図２】同実施形態に係る磁気抵抗素子を備えたＭＲＡＭの概略構成図である。
【図３】同実施形態に係る磁気抵抗素子の製造方法を説明する工程断面図である。
【図４】図３に続く工程断面図である。
【図５】図４に続く工程断面図である。
【図６】図５に続く工程断面図である。
【図７】図６に続く工程断面図である。
【図８】図７に続く工程断面図である。
【図９】エッチングされる側壁膜を示す図である。
【図１０】第１の比較例による磁気抵抗素子の概略構成図である。
【図１１】第２の比較例による磁気抵抗素子の概略構成図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１０】
図１は、本発明の実施形態に係る磁気抵抗素子（ＭＴＪ素子）１の概略構成を示す断面図である。ＭＴＪ素子１は、下部電極１０、下地層１１、記録層（自由層）１２、トンネルバリア層（非磁性層）１３、参照層（固定層）１４、上部電極１５が順に積層された積層構造を有する。上部電極１５は、ハードマスク層としての機能を兼ねている。なお、記録層１２と参照層１４とは、積層順序が逆であってもよい。また、ＭＴＪ素子１の平面形状は特に限定されない。
【００１１】
記録層１２は、磁化（又はスピン）の方向が可変である（反転する）。参照層１４は、磁化の方向が不変である（固着している）。参照層１４の磁化方向が不変であるとは、記録層１２の磁化方向を反転するために使用される磁化反転電流を参照層１４に流した場合に、参照層１４の磁化方向が変化しないことを意味する。
【００１２】
従って、参照層１４として反転電流の大きな磁性層を用い、記録層１２として参照層１４よりも反転電流の小さい磁性層を用いることによって、磁化方向が可変の記録層１２と、磁化方向が不変の参照層１４とを備えたＭＴＪ素子１を実現することができる。
【００１３】
スピン偏極電子により磁化反転を引き起こす場合、その反転電流は減衰定数、異方性磁界、及び体積に比例するため、これらを適切に調整して、記録層１２及び参照層１４との反転電流に差をつけることができる。
【００１４】
記録層１２及び参照層１４の容易磁化方向は、膜面（又は積層面）に対して垂直（垂直磁化）であってもよいし、膜面に対して平行（面内磁化）であってもよい。垂直磁化の磁性層は、膜面に垂直方向の磁気異方性を有しており、面内磁化の磁性層は、面内方向の磁気異方性を有している。下地層１１は、垂直磁化の磁性層の結晶配向性を制御するために設けられる。
【００１５】
図１に示すように、参照層１４及び上部電極１５の両側部には、側壁膜１６、１７が設けられている。側壁膜１６は、参照層１４及び上部電極１５の両側部と、記録層１２の失活領域上に設けられている。側壁膜１７は側壁膜１６に隣接している。言い換えれば、参照層１４及び上部電極１５の側部と側壁膜１７との間に側壁膜１６が設けられている。また、記録層１２の失活領域上方において、トンネルバリア層１３と側壁膜１７との間に側壁膜１６が設けられている。従って、側壁膜１７の上部（頂部）は、上部電極１５の側面からみて、側壁膜１６の膜厚以上離れた場所に位置している。
【００１６】
また、図１に示すように、側壁膜１７の上部は、側壁膜１６の上部（上面）よりも高い位置にある。また、側壁膜１７の上部は、上部電極１５の上面より低い位置にある。
【００１７】
側壁膜１７の側面、側壁膜１７の下方の側壁膜１６の側面、トンネルバリア層１３の側面、及び記録層１２の失活領域の側面には付着物１８が付着している。この付着物１８は、側壁膜１６、１７をマスクとしてトンネルバリア層１３、記録層１２、及び下地層１１を物理エッチングにより加工した際に、エッチングされた材料が飛散して付着したものである。
【００１８】
図２は、ＭＴＪ素子１を備えたＭＲＡＭの概略構成の一例を示している。ここでは、１個のＭＴＪ素子１と、１個の選択トランジスタ２２とが直列に接続されて構成された１Ｔｒ＋１ＭＴＪ型のメモリセルを備えたＭＲＡＭについて説明する。
【００１９】
半導体基板２０は、表面領域に素子分離絶縁層２１を有し、素子分離絶縁層２１が形成されていない表面領域が素子領域（活性領域）となる。素子分離絶縁層２１は、例えばＳＴＩ（Shallow Trench Isolation）により構成され、シリコン酸化物が用いられる。
【００２０】
半導体基板２０には、ＮＭＯＳトランジスタからなる選択トランジスタ２２が形成されている。選択トランジスタ２２は、半導体基板２０内に互いに離間して形成されたソース領域２３Ａ及びドレイン領域２３Ｂと、ソース領域２３Ａ及びドレイン領域２３Ｂ間の半導体基板２０上にゲート絶縁膜２４を介して形成されたゲート電極２５を備えている。ソース領域２３Ａは、コンタクトを介してソース線（図示せず）に接続される。
【００２１】
選択トランジスタ２２を覆うように層間絶縁膜２６が設けられている。層間絶縁膜２６上にＭＴＪ素子１が設けられている。ＭＴＪ素子１の下部電極１０とドレイン領域２３Ｂとがコンタクト２７により電気的に接続されている。
【００２２】
層間絶縁膜２６上には、ＭＴＪ素子１を覆うように層間絶縁膜２８が設けられている。層間絶縁膜２８の上面は、上部電極１５の上面が露出するようにＣＭＰ（Chemical Mechanical Polishing）法により平坦化されている。層間絶縁膜２８及び上部電極１５上に配線層（ビット線）２９が設けられている。
【００２３】
図１に示すように、側壁膜１７の上部は、上部電極１５の側面からみて、側壁膜１６の膜厚以上離れた場所に位置している。そのため、付着物１８によって上部電極１５と下部電極１０とがショートすることを防止できる。
【００２４】
また、側壁膜１７の上部は、上部電極１５の上面より低い位置にある。そのため、付着物によって下部電極１０と配線層２９（図２参照）とがショートすることを防止できる。
【００２５】
次に、このようなＭＴＪ素子１の製造方法を図３〜図９を用いて説明する。
【００２６】
図３に示すように、下部電極１０、下地層１１、記録層１２、トンネルバリア層１３、参照層１４、上部電極１５を順に成膜する。例えば、記録層１２の膜厚を１〜１．５ｎｍ、トンネルバリア層１３の膜厚を１ｎｍ、参照層１４の膜厚を２０ｎｍ、上部電極１５の膜厚を８０ｎｍとする。なお、下部電極１０下には図２に示したような層間絶縁膜２６やコンタクト２７が設けられているが、図示を省略している。
【００２７】
下部電極１０及び上部電極１５には、例えば、タンタル（Ｔａ）又は窒化チタン（ＴｉＮ）が用いられる。
【００２８】
記録層１２及び参照層１４には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）のうちの少なくとも１つの元素と、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）のうちの少なくとも１つの元素とを含む合金が用いられる。
【００２９】
下地層１１は、結晶配向性を制御するためのものであり、記録層１２の材料によって好適な材料は変わる。例えば、記録層１２がＦｅＰｔの場合、下地層１１をＰｔ／Ｃｒ／ＮｉＴａの積層膜とすることが好ましい。
【００３０】
トンネルバリア層１３は、酸化マグネシウム（ＭｇＯ）等の絶縁材料が用いられる。
【００３１】
図４に示すように、リソグラフィ及びＲＩＥ（Reactive Ion Etching）法を用いて、上部電極１５をＭＴＪ素子１の平面形状と同じ形状に加工する。そして、上部電極１５をハードマスクとして、参照層１４をＩＢＥ（Ion Beam Etching）法により加工する。
【００３２】
図５に示すように、上部電極１５をマスクとして、イオン注入を行い、参照層１４からはみ出ている記録層１２（参照層１４の下方領域以外の領域にある記録層１２）の失活処理を行う。これにより、記録層１２における参照層１４の下方領域以外の領域は失活領域となる。
【００３３】
図６に示すように、ＣＶＤ（Chemical Vapor Deposition）法を用いて、上部電極１５、参照層１４、トンネルバリア層１３の表面を覆うように、絶縁膜１６を形成する。続いて、ＣＶＤ法を用いて、絶縁膜１６上に絶縁膜１７を形成する。
【００３４】
絶縁膜１６は、参照層１４（又は記録層１２）と比較して、後で行う記録層１２のエッチング処理（図８参照）に対するエッチング耐性が同程度か又は高くなっている（エッチングレートが同程度か又は低くなっている）。
【００３５】
絶縁膜１７は、上部電極１５と比較して、後で行う記録層１２のエッチング処理に対するエッチング耐性が同程度か又は低くなっている（エッチングレートが同程度か又は高くなっている）。また、絶縁膜１７は、絶縁膜１６と比較して、後で行う記録層１２のエッチング処理に対するエッチング耐性が高くなっている（エッチングレートが低くなっている）。
【００３６】
すなわち、後で行う記録層１２のエッチング処理に対するエッチング耐性は、上部電極１５≧絶縁膜１７＞絶縁膜１６≧参照層１４という関係になっている。
【００３７】
絶縁膜１６には、例えばシリコン酸化膜やシリコン窒化膜を用いることができる。絶縁膜１７には、アルミナイトライド膜、ナイトライドリッチなタンタルナイトライド膜、タンタルシリコンナイトライド膜等を用いることができる。
【００３８】
図７に示すように、上部電極１５の上面が露出するまで、絶縁膜１６、１７をエッチバックする。これにより、上部電極１５及び参照層１４の両側部に、側壁膜１６、１７を形成することができる。
【００３９】
図８に示すように、側壁膜１６、１７をマスクとして、トンネルバリア層１３、記録層１２、及び下地層１１をＩＢＥ法等の物理エッチングにより加工する。
【００４０】
側壁膜１６は側壁膜１７よりエッチング耐性が低いため、側壁膜１７よりもエッチングレートが高く、上面の位置が、側壁膜１７の上部よりも低くなる。例えば、側壁膜１６の上面は、上部電極１５の上面より５０ｎｍ以上低くなる。なお、本実施形態では、側壁膜１６の外側には側壁膜１７が存在しているため、側壁マスクを側壁膜１６のみで構成した場合よりは、除去される側壁膜１６は少なくなる。
【００４１】
側壁膜１７は、内側の側壁膜１６の上面の位置が下がることで、図９に示すように、外側だけでなく内側も露出される。そのため、本実施形態では、側壁マスクを側壁膜１７のみで構成した場合より、除去される側壁膜１７は多くなり、側壁膜１７の上部の高さと、上部電極１５の上面高さとの間に十分な差をつけることができる。
【００４２】
記録層１２等のエッチングにより、金属材料が飛散して側壁膜１７の側面等に付着し、付着物１８となる。しかし、本実施形態では、側壁膜１７の上部の高さと、上部電極１５の上面高さとの間に十分な差ｄ１がついているため、付着物１８が、上部電極１５上に設けられる配線層２９（図２参照）と、下部電極１０とのショートパスになることを防止できる。
【００４３】
また、側壁膜１７と上部電極１５との間には側壁膜１６が設けられているため、付着物１８と上部電極１５との間には、側壁膜１６の膜厚以上の間隔ｄ２がある。そのため、付着物１８が、上部電極１５と下部電極１０とのショートパスになることを防止できる。
【００４４】
（第１の比較例）上記実施形態では、上部電極１５及び参照層１４の両側部に、側壁膜１６、１７を有する側壁マスクを形成していたが、この側壁マスクを側壁膜１６のみで構成した場合、すなわち図６に示す工程で絶縁膜１６のみ形成した場合について説明する。
【００４５】
図１０に示すように、トンネルバリア層１３、記録層１２、及び下地層１１をＩＢＥ法により加工すると、側壁膜１６のみで構成された側壁マスクはエッチング耐性が低い（エッチングレートが高い）ため除去される量が多く、上部電極１５の側面が露出される。
【００４６】
そして、記録層１２等のエッチングにより飛散した金属材料が側壁膜１６の側面等に付着することで生じる付着物１８が、上部電極１５と下部電極１０とを短絡するショートパスになる。
【００４７】
（第２の比較例）上記実施形態では、上部電極１５及び参照層１４の両側部に、側壁膜１６、１７を有する側壁マスクを形成していたが、この側壁マスクを側壁膜１７のみで構成した場合、すなわち図６に示す工程で絶縁膜１７のみ形成した場合について説明する。
【００４８】
図１１に示すように、トンネルバリア層１３、記録層１２、及び下地層１１をＩＢＥ法により加工すると、側壁膜１７のみで構成された側壁マスクはエッチング耐性が高い（エッチングレートが低い）ため除去される量が少なく、側壁膜１７の上部の高さと、上部電極１５の上面高さとの差は小さくなる。側壁膜１７の側面には、記録層１２等のエッチングにより飛散した金属材料（付着物１８）が付着している。
【００４９】
その後の工程で、上部電極１５上に配線層２９（図２参照）が形成されるが、層間絶縁膜２８（図２参照）の平坦化処理の際に、側壁膜１７が露出し得る。このような平坦化処理後に形成された配線層２９は、側壁膜１７の側面の付着物１８と接触する。そのため、付着物１８が、配線層２９と下部電極１０とを短絡するショートパスになる。
【００５０】
これに対し、本実施形態では、上部電極１５及び参照層１４の両側部に設けた側壁マスクは、エッチング耐性の高い側壁膜１７と、側壁膜１７と上部電極１５及び参照層１４との間に挟まれたエッチング耐性の低い側壁膜１６とを有している。
【００５１】
側壁膜１７の側面の付着物１８と上部電極１５との間には、側壁膜１６の膜厚以上の間隔があるため、付着物１８が、上部電極１５と下部電極１０とのショートパスになることを防止できる。
【００５２】
また、側壁膜１６のエッチングレートが高いことにより、側壁膜１７の内側が露出し、側壁膜１７は外側だけでなく内側からもエッチングされる。そのため、側壁膜１７の上部の高さと、上部電極１５の上面高さとの間に十分な差がつき、付着物１８が、上部電極１５上に設けられる配線層２９（図２参照）と、下部電極１０とのショートパスになることを防止できる。
【００５３】
このように、本実施形態によれば、磁気抵抗素子を製造する際に、ショートパスの形成を防止することができる。
【００５４】
上記実施形態では、記録層１２の上方に参照層１４が位置する構成の製造方法について説明したが、この製造方法は、参照層１４の上方に記録層１２が位置する構成に対しても適用できる。参照層１４の上方に記録層１２が位置する場合、図５に対応する失活処理は不要となる。
【００５５】
なお、上記実施形態では、１個の参照層と１個の記録層とがトンネルバリア層を挟むシングルジャンクション型のＭＴＪ素子について例示している。しかし、この構成に限定されるものではなく、記録層の上下に２個の参照層が非磁性層を介して配置されたダブルジャンクション型のＭＴＪ素子に適用してもよい。
【００５６】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００５７】
１  ＭＴＪ素子
１０  下部電極
１１  下地層
１２  記録層
１３  トンネルバリア層
１４  参照層（固定層）
１５  上部電極
１６、１７  側壁膜
１８  付着物
２９  配線層
【図１】
2013118266.tif 000003
【図２】
2013118266.tif 000004
【図３】
2013118266.tif 000005
【図４】
2013118266.tif 000006
【図５】
2013118266.tif 000007
【図６】
2013118266.tif 000008
【図７】
2013118266.tif 000009
【図８】
2013118266.tif 000010
【図９】
2013118266.tif 000011
【図１０】
2013118266.tif 000012
【図１１】
2013118266.tif 000013