(57)【要約】【課題】改善された性能パラメータを有するイメージ・センサ、および、そのイメージ・センサを動作させる方法を提供する。【解決手段】本実施例に従って、イメージ・センサのピクセルは、第１ステージ、およびそれに結合された第２ステージを含む。第２ステージは、サンプリング・キャパシタおよび減算キャパシタを含む。【選択図】図１
2013005435.tif 000002
【特許請求の範囲】
【請求項１】
第１ステージおよび第２ステージから構成されるピクセルにおいて、
前記第１ステージは、
陰極および陽極を有するフォトダイオードと、
制御端子ならびに第１および第２電流輸送端子を有する第１スイッチであって、前記第１電流輸送端子は前記フォトダイオードの前記第１電極に結合された、第１スイッチと、
入力端子および出力端子を有する第１増幅器であって、前記入力端子は前記第１スイッチの前記第２電流輸送端子に結合された、第１増幅器と、
前記第１増幅器の前記入力端子に結合されたメモリ要素と、
を含み、
前記第２ステージは、
制御電極ならびに第１および第２電流輸送端子を有する第２スイッチと、
第１および第２端子を有するサンプリング要素であって、前記第１端子は前記第２スイッチの前記第２電流輸送端子に結合された、サンプリング要素と、
第１および第２端子を有する減算要素であって、前記第１端子は、前記サンプリング要素の前記第１端子および前記第２スイッチの前記第２電流輸送端子に結合された、減算要素と、
を含む、
ことを特徴とするピクセル。
【請求項２】
前記第２ステージは、入力端子および出力端子を有する第２増幅器をさらに含み、前記入力端子は前記減算要素に結合される、ことを特徴とする請求項１記載のピクセル。
【請求項３】
前記第２増幅器は、ソース・フォロワとして形成された電界効果トランジスタを含むことを特徴とする請求項２記載のピクセル。
【請求項４】
前記第２ステージは、制御電極ならびに第１および第２電流輸送端子を有する第３スイッチをさらに含み、前記制御電極は第１制御信号を受信するために結合され、前記第１電流輸送端子は前記第２増幅器の前記入力端子に結合され、前記第２電流輸送端子は列導体に結合される、ことを特徴とする請求項３記載のピクセル。
【請求項５】
前記列導体に結合された列プリチャージ回路、および前記列導体に結合された列較正回路をさらに含むことを特徴とする請求項４記載のピクセル。
【請求項６】
前記列プリチャージ回路は、第４スイッチおよび電流源を含み、前記電流源は前記第４スイッチを通って前記列導体に結合される、ことを特徴とする請求項５記載のピクセル。
【請求項７】
前記第２ステージは、
制御端子ならびに第１および第２電流輸送端子を有する第３スイッチであって、前記制御端子は第１制御信号を受信するために結合され、前記第１電流輸送端子は第１動作電位を受け取るために結合され、前記第２電流輸送端子は前記第２増幅器の前記入力端子に結合される、第３スイッチと、
制御端子ならびに第１および第２電流輸送端子を有する第４スイッチであって、前記制御端子は第２制御電圧を受け取るために結合され、前記第１電流輸送端子は前記第２増幅器の前記出力端子に結合され、前記第２電流輸送端子は列導体に結合される、第４スイッチと、
をさらに含むことを特徴とする請求項２記載のピクセル。
【請求項８】
前記第３および第４スイッチは、トランジスタを含むことを特徴とする請求項７記載のピクセル。
【請求項９】
前記第１および第２スイッチは、トランジスタを含むことを特徴とする請求項１記載のピクセル。
【請求項１０】
前記第１増幅器は、ソース・フォロワとして形成された電界効果トランジスタを含むことを特徴とする請求項１記載のピクセル。
【請求項１１】
制御電極ならびに第１および第２電流輸送端子をさらに含み、前記第１電流輸送端子は前記第２スイッチの前記第１電流輸送端子に結合され、前記第２電流輸送端子は前記列導体に結合される、ことを特徴とする請求項１記載のピクセル。
【請求項１２】
前記フォトダイオードは、ピンド・フォトダイオードであることを特徴とする請求項１記載のピクセル。
【請求項１３】
前記第２ステージは、制御電極ならびに第１および第２電流輸送端子を有する第３スイッチをさらに含み、前記制御電極は第１制御信号を受信するために結合され、前記第１電流輸送端子は前記第２スイッチの前記第２電流輸送端子に結合され、前記第２電流輸送端子は第１動作電位の電源に結合される、ことを特徴とする請求項１記載のピクセル。
【請求項１４】
第１および第２ステージを有するピクセルを提供する段階と、
リセット値をサンプリングする段階と、
信号値をサンプリングする段階と、
ピクセル読出し信号を生成するために、前記サンプリングされたリセット値および前記サンプリングされた信号値を使用する段階と、
から構成されることを特徴とする方法。
【請求項１５】
前記リセット値をサンプリングする段階は、第１エネルギー格納要素の前記リセット値をサンプリングする段階、および第２エネルギー格納要素を較正する段階を含むことを特徴とする請求項１４記載の方法。
【請求項１６】
前記第２エネルギー格納要素を較正する段階は、前記第２エネルギー格納要素をＤＣ電圧に較正する段階を含むことを特徴とする請求項１５記載の方法。
【請求項１７】
前記リセット値をサンプリングする段階の後に、フォトダイオードから浮動拡散ノードへ電荷を転送する段階をさらに含むことを特徴とする請求項１６記載の方法。
【請求項１８】
前記リセット値をサンプリングする段階は、第１キャパシタの両端の第１電圧および第２キャパシタの両端の第２電圧をそれぞれサンプリングする段階を含むことを特徴とする請求項１４記載の方法。
【請求項１９】
前記信号値をサンプリングする段階は、相関二重サンプリングを使用する段階を含むことを特徴とする請求項１４記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般にエレクトロニクスに関し、より詳しくは、イメージ・センサに関する。
【背景技術】
【０００２】
過去において、エレクトロニクス産業は、カメラ・システム内でピクセルを形成するためにソリッド・ステート・イメージ・センサを使用していた。ピクセルは、行および列のアレイ内に形成され、感光性要素を含む。イメージ・センサは、１９９７年４月２９日にPaul P. Lee他に付与された米国特許番号第５，６２５，２１０号、２００３年５月２０日にEric C. Fox他に付与された米国特許番号第６，５６６，６９７号、および、２０１０年７月６日にBart Dierickxに付与された米国特許番号第７，７５０，９５８号に開示されている。これらのシステムの短所は、浮遊容量のノード漏れ（ＰＳＮＬ: Parasitic Storage Node Leakage）および寄生光の感度（ＰＬＳ: Parasitic Light Sensitivity）によって引き起こされる性能劣化である。
【０００３】
従って、改善された性能パラメータを有するイメージ・センサ、および、そのイメージ・センサを動作させる方法があれば有利であろう。さらに、その方法および回路によって、実施に要する費用および時間の効率化を図れることが望ましい。
【図面の簡単な説明】
【０００４】
本発明は、以下の詳細な説明を添付図面と共に読むことにより、一層よく理解されるであろう。図中の同様の参照番号は、同様の要素を示す。
【０００５】
【図１】本発明の実施例に従ったピクセルの回路図である。
【０００６】
【図２】本発明の他の実施例に従ったピクセルの回路図である。
【０００７】
【図３】本発明の他の実施例に従ったタイミング図である。
【０００８】
【図４】本発明の他の実施例に従ったピクセルの回路図である。
【０００９】
【図５】本発明の他の実施例に従ったタイミング図である。
【００１０】
【図６】本発明の他の実施例に従ったピクセルの回路図である。
【００１１】
【図７】本発明の他の実施例に従ったタイミング図である。
【００１２】
【図８】本発明の他の実施例に従ったピクセルの回路図である。
【００１３】
実施例を単純化および明瞭化するために、図中の要素は、必ずしも同一縮尺で描かれておらず、また、異なる図中の同一参照番号は、同一要素を示す。さらに、周知の手段および要素に関する説明およびその詳細については、記述を単純化するために省略する。ここで用いられるとき、電流輸送電極（端子）とは、ＭＯＳトランジスタのソースまたはドレイン、あるいはバイポーラ・トランジスタのエミッタまたはコレクタ、あるいはダイオードの陰極または陽極のような装置を通して電流を輸送する装置の要素を意味する。また、制御電極（端子）とは、ＭＯＳトランジスタのゲート、あるいはバイポーラ・トランジスタのベースのように、装置を通って流れる電流を制御する装置の要素を意味する。これらの装置は、ここでは、特定のＮチャネルまたはＰチャネル装置、あるいは特定のＮ型またはＰ型にドープされた領域として説明されるが、当業者であれば、本発明の実施例に従って、相補的な装置もまた使用可能であることが解るであろう。また、当業者であれば、ここで使用される「○○する間中」「○○する間」または「○○する時」という用語は、その行為が最初の行為によって即座に起こることを正に意味する用語ではなく、最初の行為と最初の行為によって始まる反応との間には、小さいが合理的な遅延（例えば伝播遅延等）があることが理解できるであろう。用語「およそ」、「約」、「ほぼ」を使用する場合は、要素の値が、定められた値または位置に非常に接近していることが予測されるパラメータを有することを意味する。しかしながら、当該技術分野において周知であるように、その値または位置が、定められた正確な値および位置にあることを妨げるような僅かな分散が常に生じる。約１０パーセント（１０％）以内（および半導体ドーピング濃度については２０パーセント（２０％）以内）の分散は、記述されたとおりの理想的な目標に対する合理的な分散とみなされることは、当該技術分野において十分に確立されている。
【００１４】
論理０の電圧レベル（ＶＬ）は、論理低の電圧レベルとも呼ばれるが、論理０の電圧の電圧レベルは、電源電圧とロジックファミリのタイプとの相関であることに注意すべきである。例えば、相補性金属酸化物半導体（ＣＭＯＳ）のロジックファミリでは、論理０の電圧は、電源電圧レベルの３０パーセントである。５ボルトのトランジスタトランジスタ論理（ＴＴＬ）システムでは、論理０の電圧レベルは約０．８ボルトであるが、５ボルトのＣＭＯＳシステムでは、論理０の電圧レベルは約１．５ボルトである。論理１の電圧レベル（ＶＨ）は、論理高の電圧レベルとも呼ばれ、論理０の電圧レベルと同様に、論理高の電圧レベルもまた電源電圧とロジックファミリのタイプとの相関である。例えば、ＣＭＯＳシステムでは、論理１の電圧は電源電圧レベルの約７０パーセントである。５ボルトのＴＴＬシステムでは、論理１の電圧は約２．４ボルトであるが、５ボルトのＣＭＯＳシステムでは、論理１の電圧は約３．５ボルトである。
【発明を実施するための形態】
【００１５】
一般に、本発明は、イメージ・センサのピクセル、およびそのイメージ・センサを動作させる方法を提供する。
【００１６】
図１は、本発明の実施例に従ったピクセル１０の回路図である。ピクセル１０は、ステージ１２、および、これに接続されたステージ１４で構成される。ステージ１２は、入力ステージ、フロントエンド・ステージ、またはフロントエンドとも呼ばれ、また、ステージ１４は、出力ステージ、バックエンド・ステージまたはバックエンドとも呼ばれる。実施例のように、フロントエンド１２は、フォトダイオード１６、転送スイッチ１８、リセット・スイッチ２０、増幅器２２、およびメモリ要素２４を含む。好ましくは、フォトダイオード１６は、空乏電圧（depletion voltage）ＶＰＩＮで完全に空乏化することができる、ピンド(pinned)フォトダイオードである。スイッチ１８，２０は、それぞれが制御端子および１対の電流輸送端子を有する。転送スイッチ１８は、フォトダイオード１６の陰極に接続された電流輸送端子、ならびに、浮動拡散ノード２６を形成するために、リセット・スイッチ２０の電流輸送端子、増幅器２２の入力端子、およびメモリ要素２４の端子に共に接続された電流輸送端子を有する。リセット・スイッチ２０の他方の電流輸送端子は、例えばＶＰＩＸのような動作電位を受け取るために電源に結合される。増幅器２２は、例えば、動作電位ＶＰＩＸを受け取るために電源に結合された入力端子を有する。転送スイッチ１８の制御端子は、制御信号ＶＴＲＮを受信するために結合され、また、リセット・スイッチ２０の制御端子は、制御信号ＶＲＥＳを受信するために結合される。フォトダイオード１６の陰極、およびメモリ要素２４の他方の端子は、動作電位ＶＳＳを受け取るために電源に結合される。例えば、動作電位ＶＳＳは、大地電位である。
【００１７】
バックエンド１４は、サンプリング・スイッチ３０、サンプリング要素３２、減算要素３４、較正スイッチ３６、増幅器３８、および選択スイッチ４０を含む。サンプリング・スイッチ３０は、増幅器２２の出力端子に接続された電流輸送端子、ならびに、サンプリング要素３２の端子および減算要素３４の端子に共に接続された電流輸送端子、ならびに、サンプリング信号ＶＳＡＭを受信するために結合された制御電極を有する。増幅器３８は、減算要素３４の他方の端子に共に接続された入力端子、動作電位ＶＰＩＸを受け取るために電源に結合された入力端子、および出力端子を有する。較正スイッチ３６は、増幅器３８の共に接続された入力端子および減算要素３４の端子に共に接続された電流輸送端子、例えばＶＰＩＸのような動作電位を受け取るために電源に結合された電流輸送端子、ならびに、較正信号ＶＣＡＬを受信するために結合された制御電極を有する。選択スイッチ４０は、増幅器３８の出力端子に結合された電流輸送端子、列導体４２に結合された電流輸送端子、および、制御信号ＶＳＥＬを受信するために結合された制御電極を有する。
【００１８】
図２は、本発明の他の実施例に従うピクセル１００の回路図である。ピクセル１００は、フロントエンド・ステージ１１２、および、これに接続されたバックエンド・ステージ１１４で構成される。実施例に従って、フロントエンド・ステージ１１２は、フォトダイオード１６、転送トランジスタ１１８、リセット・トランジスタ１２０、ソース・フォロワとして形成されたトランジスタ１２２、およびキャパシタ１２４を含む。好ましくは、フォトダイオード１６は、空乏電圧ＶＰＩＮで完全に空乏化することができるピンド・フォトダイオードである。トランジスタ１１８，１２０，１２２は、それぞれが制御電極および１対の電流輸送電極を有する。上述したように、電界効果トランジスタの制御電極はゲート電極であり、また、電界効果トランジスタの電流輸送電極は、ドレインおよびソース電極である。例えば、転送トランジスタ１１８は、フォトダイオード１６の陰極に接続されたドレイン電極、ならびに、浮動拡散ノード１２６を形成するために、リセット・トランジスタ１２０のソース電極、ソース・フォロワ・トランジスタ１２２のゲート電極、およびキャパシタ１２４の端子に共に接続されたソース電極を有する。リセット・トランジスタ１２０のドレイン電極は、例えばＶＰＩＸのような動作電位を受け取るために電源に結合される。転送トランジスタ１１８のゲート電極は、制御信号ＶＴＲＮを受信するために結合され、また、リセット・トランジスタ１２０のゲート電極は、制御信号ＶＲＥＳを受信するために結合される。フォトダイオード１６の陰極およびキャパシタ１２４の他方の端子は、動作電位ＶＳＳを受け取るために電源に結合される。例えば、動作電位ＶＳＳは、大地電位である。
【００１９】
バックエンド１１４は、サンプリング・トランジスタ１３０、サンプリング・キャパシタ１３２、減算キャパシタ１３４、較正トランジスタ１３６、ソース・フォロワとして形成されたトランジスタ１３８、および選択トランジスタ１４０を含む。トランジスタ１３０，１３６，１３８，１４０が、例えば金属酸化物半導体電界効果トランジスタのような電界効果トランジスタである実施例に従って、それらはそれぞれゲート電極、ドレイン電極、およびソース電極を有する。サンプリング・トランジスタ１３０は、ソース・フォロワ・トランジスタ１２２のソース電極に接続されたドレイン電極、ノード１３１を形成するためにサンプリング・キャパシタ１３２の端子および減算キャパシタ１３４の端子に共に接続されたソース電極、ならびに、サンプリング信号ＶＳＡＭを受信するために結合されたゲート電極を有する。ソース・フォロワ・トランジスタ１３８は、ノード１３５を形成するために減算キャパシタ１３４の端子および較正トランジスタ１３６のソース電極に共に接続されたゲート電極、動作電位ＶＰＩＸを受け取るために電源に結合されたドレイン電極、ならびにソース電極を有する。較正トランジスタ１３６は、トランジスタ１３８のゲート電極および減算キャパシタ１３４の端子（すなわちノード１３５）に共に接続されたソース電極を有する。さらに、較正トランジスタ１３６は、較正信号ＶＣＡＬを受信するために結合されたゲート電極、および、例えば電位ＶＰＩＸのような動作電位を受け取るために電源に結合されたドレイン電極を有する。選択トランジスタ１４０は、ソース・フォロワ・トランジスタ１３８のソース電極に接続されたドレイン電極、列導体４２に結合されたソース電極、および、制御信号ＶＳＥＬを受信するために結合された制御電極を有する。
【００２０】
動作において、統合化（integration）の後、浮動拡散ノード１２６はリセットされ、そして、サンプリング・キャパシタ１３２は、パルス信号ＶＳＦ＿ＰＵＬでソース・フォロワ・トランジスタ１２２のドレイン電極をパルシングすることによってプリチャージされる。サンプリング・キャパシタ１３２をプリチャージした後、ノード１３１におけるサンプリング・キャパシタ１３２のバッファ値がサンプリングされる。ノード１３５に接続された減算キャパシタ１３４の端子は、較正トランジスタ１３６を通って電位ＶＰＩＸに接続される。ノード１３５における電圧は、較正トランジスタ１３６をオフにすることによってサンプリングされる。
【００２１】
フォトダイオード１６に対するチャージは、転送トランジスタ１１８（スナップショット）をオンにし、かつ、サンプリング・トランジスタ１３０がオン状態になるように保持することによって浮動拡散ノード１２６に転送される。
【００２２】
サンプリング・キャパシタ１３２は再びプリチャージされ、その結果、ソース・フォロワ・トランジスタ１３８が導通し、サンプリング・キャパシタ１３２の両端の信号値がサンプリングされる。これを受けて、相関二重サンプリング（correlated double sampling）の結果が、ノード１３５に接続された減算キャパシタ１３４の端子に現われる。したがって、出力電圧Ｖｏｕｔは、信号ＶＰＩＸとＶＳＩＧＮＡＬとの差に等しい、すなわち、浮動拡散キャパシタンス１２４のｋＴＣノイズ、およびフロントエンド・ステージ１１２のＦＰＮは存在しない。ノード１３５の読み出し中に、ピクセル・アレイ全体の全てのフォトダイオードは、リセット・トランジスタ１２０および転送トランジスタ１１８を使用することによってリセットされ、前のフレームを読み出す間に次のフレームのキャプチャリングを開始することができる（すなわち、パイプライン動作）。
【００２３】
図３は、本発明の実施例に従って、例えばピクセル１００の動作を示すプロット１５０Ａ，１５０Ｂ，１５０Ｃ，１５０Ｄ，１５０Ｅ，１５０Ｆ，１５０Ｇ，１５０Ｈを含むタイミング図１５０である。ここでは、ピクセル１００は、パイプライン読出しを用いて相関二重サンプリング（ＣＤＳ）を実行することができる。プロット１５０Ａ，１５０Ｂ，１５０Ｃ，１５０Ｄ，１５０Ｅ，１５０Ｆ，１５０Ｇ，１５０Ｈは、時間ｔに亘るリセット電圧ＶＲＥＳ、転送電圧ＶＴＲＮ、サンプリング電圧ＶＳＡＭ、パルスド・ソース・フォロワ電圧ＶＳＦ＿ＰＵＬ、較正電圧ＶＣＡＬ、選択電圧ＶＳＥＬ、サンプル／ホールド信号ＶＳＨＳ、およびサンプル／ホールド・リセット信号ＶＳＨＲを示す。プロット１５０Ａ，１５０Ｂ，１５０Ｃ，１５０Ｄは、フレーム・オーバーヘッド時間を示し、プロット１５０Ｅは、フレーム・オーバーヘッド時間およびリード・オーバーヘッド時間の組合せを示し、プロット１５０Ｆ，１５０Ｇ，１５０Ｈは行オーバーヘッド時間を示す。例えば、パルスド・ソース・フォロワ電圧ＶＳＦ＿ＰＵＬは、電圧ＶＳＳ付近の低電圧レベルから電圧ＶＰＩＸ付近の高電圧レベルの範囲内で変化する。図３の記述は、例えばピクセル・アレイの行０および１のようなピクセルの行を読み出すために使用される。実施例に従って、ピクセル１００は、リセット値のサンプリング、および信号値のサンプリングという２つのフェーズ内で動作する。さらに図３を参照して、時間ｔ０の前に、フォトダイオード１６は浮動拡散キャパシタ１２４を経由してリセットされる。フォトダイオード１６をリセットした後、統合化またはフレーム・キャプチャリングが開始される。
【００２４】
時間ｔ１で、サンプリング電圧ＶＳＡＭは論理高の電圧レベルへ遷移してサンプリング・トランジスタ１３０をオンにし、較正電圧ＶＣＡＬは論理高の電圧レベルへ遷移して較正トランジスタ１３６をオンにし、パルスド・ソース・フォロワ電圧ＶＳＦ＿ＰＵＬは低電圧レベルへ遷移してソース・フォロワ・トランジスタ１２２をオフにし、リセット電圧ＶＲＥＳおよび転送電圧ＶＴＲＮは電圧レベルＶＡＢのままである。時間ｔ２で、パルスド・ソース・フォロワ電圧ＶＳＦ＿ＰＵＬは高電圧レベルへ遷移し、そして、時間ｔ３で、リセット電圧ＶＲＥＳは論理高の電圧レベルへ遷移し、トランジスタ１２０をオンにし、浮動拡散キャパシタンス電圧（すなわちノード１２６における電圧）を、動作電位ＶＰＩＸの電圧値付近までリセットする。ノード１２６を動作電位ＶＰＩＸの電圧レベル付近までリセットすることによって、ｋＴＣノイズを下記の式（１）によって付与される二乗平均平方根（ｒｍｓ）値を有するノード１２６における電圧に導入することに注意すべきである。
【００２５】
Ｖｆｄｎｒｍｓ＝（ｋ＊Ｔ／Ｃｆｄ）１／２              （１）
【００２６】
ここで、
【００２７】
ｋはボルツマン定数である。
【００２８】
Ｔはケルヴィン度で表わした温度である。
【００２９】
Ｃｆｄはファラドで表わした浮動拡散キャパシタンスである。
【００３０】
サンプリング電圧ＶＳＡＭが論理高の電圧レベルにあり、かつ、ソース・フォロワ・トランジスタ１２２のドレイン電極における電圧が高電圧レベルにあるので、ｋＴＣノイズを含むリセット値は、キャパシタ１３２,１３４でサンプリングされる。サンプリング期間（すなわち時間ｔ１）の開始時に、キャパシタ１３２,１３４は、以前にサンプリングされた電圧を消去し、かつ、ソース・フォロワ・トランジスタ１２２が新たな電圧をサンプリングすることを可能にするために、プリチャージされる。キャパシタ１３２,１３４のプリチャージは、サンプリング期間の開始時の低電圧レベルまでソース・フォロワ・トランジスタ１２２のドレイン電極をパルシングすることによって遂行される。したがって、パルスド・ソース・フォロワ電圧ＶＳＦ＿ＰＵＬを低電圧レベルまで減少させることは、キャパシタ１３２,１３４をプリチャージするために役立つ。あるいは、キャパシタ１３２,１３４は、個別のプリチャージ・トランジスタ（図４に示されるトランジスタ２０２）を含めること、および、プリチャージ・ステップ（図５に示されるプロット２５０Ｄ）を含めることによって、プリチャージされ得る。リセット・サンプリング期間に応答して、キャパシタ１３２のリセット値をサンプリングする較正トランジスタ１３６はオフになるが、その一方でノード１３５におけるキャパシタ１３４の端子は、ＤＣ電圧（すなわち、この実施例によれば動作電位ＶＰＩＸの電圧）に較正される。
【００３１】
時間ｔ４で、リセット電圧ＶＲＥＳは論理低の電圧レベルへ遷移し、時間ｔ５で、パルスド・ソース・フォロワ電圧ＶＳＦ＿ＰＵＬは低電圧レベルへ遷移し、時間ｔ６で、高電圧レベルまで戻る。時間ｔ７およびｔ８で、較正電圧ＶＣＡＬおよびサンプリング電圧ＶＳＡＭは、それぞれ論理低の電圧レベルへ遷移する。
【００３２】
時間ｔ９で、転送電圧ＶＴＲＮは、論理高の電圧レベルへ遷移し、フォトダイオード１６から浮動拡散ノード１２６まで電荷の転送を可能にする。チャージの転送後にフォトダイオードが完全に空乏化される実施例によれば、電荷の転送によるノイズはほとんど発生しない。したがって、浮動拡散ノード１２６における新たな電圧は、リセット・サンプリングに応答してサンプリングされた電圧とほぼ同じリセットｋＴＣノイズを有する。電荷転送後の浮動拡散電圧は、以下の式（２）によって与えられる。
【００３３】
Ｖｆｄｔｒａｎｓｆｅｒ＝ＶＰＩＸ−ΔＶｋＴＣ＿ｆｄ−ＶｔＳＦ１２２−ΔＶｓｉｇｎａｌ  （２）
【００３４】
ここで、
【００３５】
ＶＰＩＸは、動作電位ＶＰＩＸの電源である。
【００３６】
ΔＶｋＴＣ＿ｆｄは、浮動拡散キャパシタンスのリセットにより生じたｋＴＣノイズである。
【００３７】
ＶｔＳＦ１２２は、ソース・フォロワ・トランジスタ１２２のスレッショルド電圧である。
【００３８】
ΔＶｓｉｇｎａｌは、電荷転送により生じた浮動拡散上の電圧降下であり、Ｑｃｈａｒｇｅ＿ｐｄ／Ｃｆｄとして与えられてもよい。
【００３９】
時間ｔ１０で、転送電圧ＶＴＲＮは論理低の電圧レベルへ遷移し、時間ｔ１１で、パルスド・ソース・フォロワ電圧ＶＳＦ＿ＰＵＬは低電圧レベルへ遷移し、かつ、サンプリング電圧ＶＳＡＭは論理高の電圧レベルへ遷移する。電圧ＶＳＦ＿ＰＵＬおよびＶＳＡＭの電圧レベルに応答して、拡散ノード１２６における浮動拡散電圧は、キャパシタ１３２の両端でサンプリングされる。キャパシタ１３２の両端電圧は、転送された電荷の量に従って、以前のリセット値から新たな値まで低下する。トランジスタ１３６，１３８に結合されたキャパシタ１３４の端子は、このサンプリング・フェーズ中は浮動しているので、キャパシタ１３４の電荷の量は、リセット・サンプリング・フェーズ中のこのキャパシタの両端電圧と比較して、ほぼ一定のままである。ノード１３５における電圧は、キャパシタ１３２の両端の電荷を保存するために、ノード１３１における電圧が減少するのとほぼ同量だけ、その較正電圧（例えばＶＰＩＸ）から減少する。リセット・ノイズがリセット・サンプリング・フェーズ中にサンプリングされる場合、それが固定されたＤＣ電圧（例えばＶＰＩＸ）に較正されるので、リセット・ノイズはノード１３５に存在しないことに注意すべきである。このように、ソース・フォロワ・トランジスタ１２２のｋＴＣノイズおよびスレッショルド電圧の変動は、ピクセル１００の出力信号に存在しない。したがって、ピクセル１００は、一度の読出し中に相関二重サンプリングを実行することができ、それによって低ノイズ高速イメージングが可能になる。
【００４０】
時間ｔ１２で、パルスド・ソース・フォロワ電圧ＶＳＦ＿ＰＵＬは論理高の電圧レベルへ遷移し、時間ｔ１３で、サンプリング電圧ＶＳＡＭは論理低の電圧レベルへ遷移する。
【００４１】
時間ｔ１４で、フォトダイオード１６は、論理高の電圧レベルへ遷移するリセット電圧ＶＲＥＳおよび転送電圧ＶＴＲＮによってリセットされる。論理高の電圧レベルにある電圧ＶＲＥＳおよびＶＴＲＮに応答して、フォトダイオード１６はリセットされ、浮動拡散キャパシタ１２４は、動作電位ＶＰＩＸとほぼ等しい電圧レベルまでチャージされる。時間ｔ１５で、電圧ＶＲＥＳおよびＶＴＲＮは、論理低の電圧レベルへ遷移する。
【００４２】
時間ｔ１６で、以前にキャプチャされたフレームのパイプライン読出しは、選択電圧ＶＳＥＬに応答して、論理低の電圧レベルから論理高の電圧レベルへ遷移を開始する。時間ｔ１７で、サンプル／ホールド信号ＶＳＨＳは、論理低の電圧レベルから論理高の電圧レベルへ遷移し、時間ｔ１８で論理低の電圧レベルに戻る。
【００４３】
時間ｔ１９で、タイミング・ダイアグラム１５０は、論理低の電圧レベルから論理高の電圧レベルまで電圧ＶＳＡＭおよびＶＣＡＬを上昇させることによって、オプションで二重サンプリングを行なうことができることを示す。論理高の電圧レベルまで電圧ＶＣＡＬを上昇させることによって、第２サンプリングに備えてキャパシタ１３４の両端電圧がリセットされる。時間ｔ２０で、サンプル／ホールド・リセット信号ＶＳＨＲは、論理低の電圧レベルから論理高の電圧レベルへ遷移し、時間ｔ２１で、論理低の電圧レベルに戻る。時間ｔ２２で、信号ＶＳＡＭおよびＶＳＥＬは、論理低の電圧レベルへ遷移し、時間ｔ２３で、選択電圧信号ＶＳＥＬは論理低の電圧レベルへ遷移する。
【００４４】
連続的な負荷の不存在は、例えばピクセル１００のようなピクセルの電力消費量を低下させることに注意すべきである。さらに、サンプリングは、バッファされたキャパシタであるサンプリング・キャパシタ１３２で生じ、それによって、浮遊容量のノード漏れ（ＰＳＮＬ）および寄生光の感度（ＰＳＬ）が改善される。キャパシタ１３２，１３４のプリチャージは、ソース・フォロワ・トランジスタ１２２のドレイン電極をパルシングすることによって遂行することができる。フォトダイオード暗電流は、フロントエンドが４Ｔフロントエンドである実施例では減少する。
【００４５】
図４は、本発明の他の実施例に従うピクセル２００の回路図である。ピクセル２００は、フロントエンド・ステージ２１２、および、それに接続されたバックエンド・ステージ２１４で構成される。実施例によれば、フロントエンド・ステージ２１２は、フォトダイオード１６、転送トランジスタ１１８、リセット・トランジスタ１２０、ソース・フォロワとして形成されたトランジスタ１２２、およびキャパシタ１２４を含む。好ましくは、フォトダイオード１６は、空乏電圧ＶＰＩＮで完全に空乏化することができるピンド・フォトダイオードである。トランジスタ１１８，１２０，１２２は、それぞれが制御電極、および１対の電流輸送電極を有する。上述したように、電界効果トランジスタの制御電極は、ゲート電極であり、また、電界効果トランジスタの電流輸送電極は、ドレインおよびソース電極である。例えば、転送トランジスタ１１８は、フォトダイオード１６の陰極に接続されたドレイン電極、ならびに、ノード１２６を形成するために、リセット・トランジスタ１２０のソース電極、ソース・フォロワ・トランジスタ１２２のゲート電極、およびキャパシタ１２４の端子に共に接続されたソース電極を有する。リセット・トランジスタ１２０のドレイン電極およびソース・フォロワ・トランジスタ１２２のドレイン電極は、例えばＶＰＩＸのような動作電位を受け取るために電源に結合される。転送トランジスタ１１８のゲート電極は、制御信号ＶＴＲＮを受信するために結合され、また、リセット・トランジスタ１２０のゲート電極は、制御信号ＶＲＥＳを受信するために結合される。フォトダイオード１６の陰極およびキャパシタ２４の他方の端子は、動作電位ＶＳＳを受け取るために電源に結合される。例えば、動作電位ＶＳＳは、大地電位である。
【００４６】
バックエンド２１４は、サンプリング・トランジスタ１３０、プリチャージ・トランジスタ２０２、サンプリング・キャパシタ１３２、減算キャパシタ１３４、較正トランジスタ１３６、ソース・フォロワとして形成されたトランジスタ１３８、および選択トランジスタ１４０を含む。トランジスタ１３０，１３６，１３８，１４０，２０２が例えば金属酸化物半導体電界効果トランジスタのような電界効果トランジスタである実施例に従って、それらは、それぞれがゲート電極、ドレイン電極、およびソース電極を有する。サンプリング・トランジスタ１３０は、ソース・フォロワ・トランジスタ１２２のソース電極に接続されたドレイン電極、サンプリング・キャパシタ１３２の端子および減算キャパシタ１３４の端子に共に接続されたソース電極、ならびに、サンプリング信号ＶＳＭＰを受信するために結合されたゲート電極を有する。プリチャージ・トランジスタ２０２は、プリチャージ電圧ＶＰＲＥを受け取るために結合されたゲート電極、サンプリング・トランジスタ１３０のソース電極、およびキャパシタ１３２，１３４の共に接続された端子に共に接続されたドレイン電極、ならびに、例えば電圧ＶＳＳのような動作電位を受け取るために電源に結合されたソース電極を有する。ソース・フォロワ・トランジスタ１３８は、減算キャパシタ１３４の端子に共に接続されたゲート電極、動作電位ＶＰＩＸを受け取るために電源に結合されたドレイン電極、およびソース電極を有する。較正トランジスタ１３６は、トランジスタ１３８の共通のゲート電極および減算キャパシタ１３４の端子に共に接続されたソース電極を有する。さらに、較正トランジスタ１３６は、較正信号ＶＣＡＬを受信するために結合されたゲート電極を有する。選択トランジスタ１４０は、ソース・フォロワ・トランジスタ１３８のソース電極に接続されたドレイン電極、列導体４２に結合されたソース電極、および制御信号ＶＳＥＬを受信するために結合された制御電極を有する。
【００４７】
図５は、本発明の実施例に従って、例えばピクセル２００の動作を示すプロット２５０Ａ，２５０Ｂ，２５０Ｃ，２５０Ｄ，２５０Ｅ，２５０Ｆ，２５０Ｇ，２５０Ｈを含むタイミング図２５０であり、ピクセル２００は、パイプライン読出しを用いて相関二重サンプリング（ＣＤＳ）を実行することができる。プロット２５０Ａ，２５０Ｂ，２５０Ｃ，２５０Ｄ，２５０Ｅ，２５０Ｆ，２５０Ｇ，２５０Ｈは、時間ｔに亘るリセット電圧ＶＲＥＳ、転送電圧ＶＴＲＮ、サンプリング電圧ＶＳＡＭ、プリチャージ電圧ＶＰＲＥ、較正電圧ＶＣＡＬ、選択電圧ＶＳＥＬ、サンプル／ホールド信号ＶＳＨＳ、およびサンプル／ホールド・リセット信号ＶＳＨＲを示す。図５の記述は、例えばピクセル・アレイの行０および１のようなピクセルの行を読み出すために利用できることに注目すべきである。ピクセル１００と同様に、ピクセル２００は、リセット値のサンプリング、および信号値のサンプリングという２つのフェーズにおいて動作する。さらに図５を参照して、時間ｔ０の前に、フォトダイオード１６は、浮動拡散キャパシタンス１２４を経由してリセットされる。フォトダイオード１６をリセットした後、統合化またはフレーム・キャプチャリングが開始する。
【００４８】
ピクセル１００では、ソース・フォロワ・パルス信号ＶＳＦ＿ＰＵＬが、キャパシタ１３２，１３４をプリチャージするために使用されるのに対して、ピクセル２００では、プリチャージ回路２０２からのプリチャージ信号ＶＰＲＥが、キャパシタ１３２，１３４をプリチャージするために使用されるという点を除いて、ピクセル２００の動作はピクセル１００の動作に類似する。
【００４９】
図６は、本発明の他の実施例に従ったピクセル３００の回路図である。ピクセル３００は、フロントエンド・ステージ２１２、および、それに接続されたバックエンド・ステージ３０２で構成される。フロントエンド・ステージ２１２については、図４に関して既述した。
【００５０】
バックエンド・ステージ３０２は、サンプリング・トランジスタ１３０、較正トランジスタ３０４、サンプリング・キャパシタ１３２、減算キャパシタ１３４、較正トランジスタ１３６、ソース・フォロワとして形成されたトランジスタ１３８、および選択トランジスタ１４０を含む。トランジスタ１３０，１３６，１３８，１４０，３０４が電界効果トランジスタである実施例に従って、それらは、それぞれがゲート電極、ドレイン電極、およびソース電極を有する。サンプリング・トランジスタ１３０は、ソース・フォロワ・トランジスタ１２２のソース電極に接続されたドレイン電極、ノード１３１においてサンプリング・キャパシタ１３２および減算キャパシタ１３４の端子に共に接続されたソース電極、ならびに、サンプリング信号ＶＳＡＭを受信するために結合されたゲート電極を有する。較正トランジスタ３０４は、較正電圧ＶＣＡＬを受け取るために結合されたゲート電極、ノード１３５においてソース・フォロワ・トランジスタ１３８のゲート電極およびキャパシタ１３４の端子に共に接続されたドレイン電極、ならびに、列導体４２に結合されたソース電極を有する。ソース・フォロワ・レジスタ１３８は、減算キャパシタ１３４の端子、ソース電位ＶＰＩＸを受け取るために結合されたドレイン電極、およびソース電極に共に接続されたゲート電極を有する。選択トランジスタ１４０は、ソース・フォロワ・トランジスタ１３８のソース電極に接続されたドレイン電極、列導体４２に接続されたソース電極、および制御信号ＶＳＥＬを受信するために結合された制御電極を有する。
【００５１】
列プリチャージ回路３０６および列較正回路３０８は、列導体４２に接続される。例えば、列プリチャージ回路３０６は、スイッチ３１２を通って列導体４２に結合された電流源３１０を含み、また、列較正回路３０８は、スイッチ３１６を通って列導体４２に結合された電圧源３１４を含む。
【００５２】
図７は、本発明の実施例に従って、例えばピクセル３００の動作を示すプロット３５０Ａ，３５０Ｂ，３５０Ｃ，３５０Ｄ，３５０Ｅ，３５０Ｆ，３５０Ｇ，３５０Ｈ，３５０Ｉ，３５０Ｊを含むタイミング図３５０であり、ピクセル３００は、パイプライン読出しで相関二重サンプリング（ＣＤＳ）を実行することができる。プロット３５０Ａ，３５０Ｂ，３５０Ｃ，３５０Ｄ，３５０Ｅ，３５０Ｆ，３５０Ｇ，３５０Ｈ，３５０Ｉ，３５０Ｊは、時間ｔに亘るリセット電圧ＶＲＥＳ、転送電圧ＶＴＲＮ、サンプリング電圧ＶＳＡＭ、パルスド・ソース・フォロワ電圧ＶＳＦ＿ＰＵＬ、較正電圧ＶＣＡＬ、選択電圧ＶＳＥＬ、サンプル／ホールド信号ＶＳＨＳ、サンプル／ホールド信号ＶＳＨＲ、列プリチャージ電圧ＶＰＲＥＣＯＬ、および列較正信号ＶＣＡＬＣＯＬを示す。図７の記述は、例えばピクセル・アレイの列０および１のようなピクセルの行を読み出すために利用することができることに注目すべきである。実施例に従って、ピクセル３００は、リセット値のサンプリング、および信号値のサンプリングという２つのフェーズで動作する。さらに図７を参照して、時間ｔ０の前に、フォトダイオード１６は浮動拡散キャパシタンス１２４を経由してリセットされる。フォトダイオード１６をリセット後、統合化またはフレーム・キャプチャリングが開始する。
【００５３】
図８は、本発明の他の実施例に従ったピクセル４００の回路図である。ピクセル４００は、フロントエンド・ステージ２１２、および、これに接続されたバックエンド・ステージ４０２で構成される。フロントエンド・ステージ２１２については、図４に関して既に記述した。
【００５４】
バックエンド・ステージ４０２は、サンプリング・トランジスタ１３０、サンプリング・キャパシタ１３２、減算キャパシタ１３４、ソース・フォロワ・トランジスタ１３８、および選択トランジスタ１４０を含み、それらは、図２および図４に関して既に記述された。さらに、バックエンド・ステージ４０２は、モード選択信号ＶＭＯＤＥＳＥＬを受信するために結合された制御電極を有するモード選択トランジスタ４０６、ソース・フォロワ・トランジスタ１２２およびサンプリング・トランジスタ１３０の共に接続されたソースおよびドレイン電極に結合されたドレイン電極、ならびに、列導体４２に接続されたソース電極を含む。トランジスタ１３０，１３６，１３８，１４０，３０４が電界効果トランジスタである実施例に従って、それらは、それぞれがゲート電極、ドレイン電極およびソース電極を有する。
【００５５】
列プリチャージ回路４０８は、列導体４２に接続される。例えば、列プリチャージ回路４０８は、スイッチ４１２を通って列導体４２に結合された電流源４１０を含む。列電流源４１４は、列導体４２に接続され、列較正回路としての役割を果たす。
【００５６】
以上より、新規なピクセル位相および方法が提供されたことが認識されたにちがいない。実施例に従って、ピクセルは、フロントエンドおよびバックエンドを含み、ここでは、フロントエンドは、３Ｔピクセル、４Ｔピクセル、５Ｔピクセル、６Ｔピクセル等である。本発明の実施例に従ったピクセルは、スナップショット動作およびパイプライン動作を用いてインピクセル相関二重サンプリングを実行することが可能である一方で、改善されたシャッタ効率、すなわち、寄生光の感度（ＰＬＳ）、サンプルおよびホールド・キャパシタのより低い漏れ）、すなわち、浮遊容量のノード漏れ（ＰＳＮＬ）、より低い電力消費量、およびより低い暗電流を示す。実施例に従って、リセット値がサンプリングされ、信号値がサンプリングされ、さらに、読出し信号が、サンプリングされたリセット値および信号値に応答して生成される。
【００５７】
ピクセルは、一度の読出しモードまたは２度の読出しモードで動作することができる。
【００５８】
ピクセル１０，１００，２００，３００，４００は、典型的には、行および列に形成されたピクセルのアレイ内のピクセルであることに注目すべきである。
【００５９】
特定の実施例がここに示されたが、本発明がここに示された実施例に制限されることを意図するものではない。当業者であれば、本発明の精神から逸脱することなく、多くの修正および変更を行なうことができることを認識するであろう。本発明は、添付された特許請求の範囲に含まれるようなこれらの修正および変更の全てを包含することを意図している。
【符号の説明】
【００６０】
１０，１００，２００，３００，４００  ピクセル
１２，１１２，２１２  フロントエンド（入力）ステージ
１４，１１４，２１４，３０２，４０２  バックエンド（出力）ステージ  
１６  フォトダイオード
１８  転送スイッチ
２０  リセット・スイッチ
２２  増幅器
２４  メモリ要素
２６  浮動拡散ノード
３０  サンプリング・スイッチ
３２  サンプリング要素
３４  減算要素
３６  較正スイッチ
３８  増幅器
４０  選択スイッチ
４２  列導体
１１８  転送トランジスタ
１２０  リセット・トランジスタ
１２２  ソース・フォロワ・トランジスタ
１２４  キャパシタ
１２６  浮動拡散ノード
１３０  サンプリング・トランジスタ
１３２  サンプリング・キャパシタ
１３４  減算キャパシタ
１３６  較正トランジスタ
１３８  ソース・フォロワ・トランジスタ
１４０  選択トランジスタ
２０２  プリチャージ・トランジスタ
３０４  較正トランジスタ
３０６  列プリチャージ回路
３０８  列較正回路
４０６  モード選択トランジスタ
４０８  列プリチャージ回路
【図１】
2013005435.tif 000003
【図２】
2013005435.tif 000004
【図３】
2013005435.tif 000005
【図４】
2013005435.tif 000006
【図５】
2013005435.tif 000007
【図６】
2013005435.tif 000008
【図７】
2013005435.tif 000009
【図８】
2013005435.tif 000010