(57)【要約】 【課題】  電流検出箇所を１箇所に削減するとともに、回路に用いるスイッチング素子を特定素子に限定しない汎用性の向上された電力変換装置を提供する。【解決手段】  スイッチング素子１０５ａ，１０５ｂがオン状態またはオフ状態のいずれかの期間に第１の電流値が検出され、第１の電流値と目標電流値である第２の電流値との差分を、キャリア波である三角波の波高値と比較可能なスケールの第１の電圧値に変換して前記三角波の波高値と比較し、第１の電圧値と三角波の波高値との比較により生成されるパルス幅変調信号に基づいてスイッチング素子１０５ａ，１０５ｂを駆動するＰＦＣ制御部１１０を設ける。【選択図】  図１
2013192340.tif 000002
【特許請求の範囲】
【請求項１】
商用交流電源が接続される交流電圧入力部と、
パルス幅変調信号によって駆動されるスイッチング素子を含み、交流電圧入力部に入力された交流電圧を直流電圧に変換する整流部と、
スイッチング素子のオン状態またはオフ状態における前記整流部の出力電流の電流値を検出する出力電流検出部と、
前記出力電流検出部によって検出された電流値である第１の電流値と、予め定める目標電流値である第２の電流値との差分を、キャリア波である三角波の波高値と比較可能な第１の電圧値に変換して前記三角波の波高値と比較し、前記第１の電圧値と三角波の波高値との比較結果に基づいて、前記スイッチング素子を駆動するパルス幅変調信号を生成するパルス幅変調信号生成部とを含むことを特徴とする電力変換装置。
【請求項２】
前記第２の電流値は、前記整流部の出力電圧と、交流電圧入力部の入力電圧とに基づいて換算されたリファレンス値であることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記出力電流検出部は、前記スイッチング素子のオフ状態で前記電流を検出することを特徴とする請求項１または２に記載の電力変換装置。
【請求項４】
前記パルス幅変調信号生成部は、前記三角波の波高値が前記第１の電圧値を超えたタイミングにおいて、前記スイッチング素子のオフ信号を出力することを特徴とする請求項１〜３のいずれか１つに記載の電力変換装置。
【請求項５】
前記出力電流検出部は、カレントトランスであることを特徴とする請求項１〜４のいずれか１つに記載の電力変換装置。
【請求項６】
前記整流部は、ブリッジレス型力率改善回路またはインターリーブ型力率改善回路あることを特徴とする請求項１〜５のいずれか１つに記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善(Power Factor Correction；略称ＰＦＣ)回路を使用した電力変換装置に関する。
【背景技術】
【０００２】
図８は、従来技術の電力変換装置２００の構成を示す電気回路図であり、この従来技術はたとえば特許文献１に記載されている。サイリスタやトライアックなどの半導体素子を用いた半導体制御に起因する高調波電流を抑制し、力率を改善する力率改善(Power Factor Correction;略称ＰＦＣ)回路は、インダクタやダイオードブリッジ、高速ダイオード、スイッチング素子を備え、回路中に流れる電流値を検出し、リファレンス電流と比較した上で、前記各スイッチング素子にパルス幅変調(略称ＰＷＭ)信号を入力する。それらのスイッチング素子によるスイッチング動作によって、各出力端に出力される電圧および電流を目標波形に整形する。
【０００３】
前記ＰＦＣ制御回路２１１のうち、ダイオードブリッジを用いずに力率改善を行うブリッジレス回路については、導通損失を低減し、力率の改善に特に効果がある。その一例として、特許文献１が挙げられる。図８に示す電力変換装置２００は、商用交流電源２０１が接続されて交流電源電圧が印加される第１および第２の入力端子Ｐ１１，Ｐ１２、負荷２０８が接続される第１および第２の出力端子Ｐ２１，Ｐ２２、インダクタ２０２、第１の整流用ダイオード２０３ａ、第２の整流用ダイオード２０３ｂ、第１のスイッチング素子２０４ａ、第２のスイッチング素子２０４ｂ、第１の検出用ダイオード２０５ａ、第２の検出用ダイオード２０５ｂ、第１電流検出抵抗２０６ａ、第２の電流検出抵抗２０６ｂ、平滑コンデンサ２０７、入力電圧検出回路２０９、出力電圧検出回路２１０、ならびにＰＦＣ制御回路２１１を含む。
【０００４】
このような電力変換装置２００において、半サイクルごとに第１の電流検出抵抗２０６ａおよび第２の電流検出抵抗２０６ｂの２箇所で電流検出を行う。そして、ＰＦＣ制御回路２１１からのパルス幅変調（略称；ＰＷＭ）信号によって、第１のスイッチング素子２０４ａおよび第２のスイッチング素子２０４ｂの制御を行い、力率改善を行う。
【０００５】
しかしながら、前記ブリッジレス型電力変換装置２００は、前記各スイッチング素子２０４ａ，２０４ｂの下段で電流を検出する必要があるため、高コストになり、かつ電流検出に複雑な制御法が必要である。よって、低コストでかつ簡単な制御法が求められている。このような従来技術の課題を解決する他の従来技術は、たとえば特許文献２に記載されている。
【０００６】
図９は、他の従来技術の電力変換装置２００ａを示す電気回路図である。なお、前述の従来技術と対応する部分には同一の参照符を付す。この従来技術の電力変換装置２００ａでは、ＰＦＣ制御回路２１１、第１のインダクタ２１２ａ、第２のインダクタ２１２ｂ、ＩＧＢＴ(Insulated Gate Bipolar Transistor)によって実現される第１のスイッチング素子２１３ａ、ＩＧＢＴによって実現される第２のスイッチング素子２１３ｂ、第１の高速ダイオード２０５ａ、第２の高速ダイオード２０５ｂｂを備える。
【０００７】
ＰＦＣ制御回路２１１は、交流電源２０１に同期した信号を掛算器に入力して相似波形を得ることができるように構成されている。そして、前記相似波形と第１および第２のスイッチング素子２１３ａ,２１３ｂのそれぞれと、並列に接続された第１および第２のダイオード２０５ａ,２０５ｂと直列接続されたシャント抵抗２１４に生じる電圧との差がゼロになるように、正弦波を制御する。このとき、前記シャント抵抗２１４では、交流電源２０１のローレベル信号線およびハイレベル信号線から出力される電流に対して、第１および第２のスイッチング素子２１３ａ,２１３ｂがオフ状態のときとオン状態のとき、それぞれ２つの状況に対して電流検出を行う。このような手法は、各スイッチング素子２１３ａ，２１３ｂとしてＩＧＢＴを用いた場合のスイッチングのみに可能な手段である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１-１５２０１７号公報
【特許文献２】特開２００３-１５８８７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１に記載される従来技術のように、ブリッジレス電力変換装置においては、その回路動作を制御するために、少なくとも２か所の電流値を検出する必要がある。そのため、制御が複雑になることに加え、検出回路コストが増大するという課題がある。
【００１０】
また、特許文献２に記載される他の従来技術では、１か所の電流値を検出することで制御を行う技術が提案されているが、ＩＧＢＴではないＦＥＴ(Field Effect Transistor)のスイッチング素子を用いた場合では、ダイオードで電流値を検出することができないため、回路に用いるスイッチング素子が特定素子に限定され、汎用性が低いという課題がある。
【００１１】
本発明の目的は、前述の課題を解決し、電流検出箇所を１箇所に削減するとともに、回路に用いるスイッチング素子を特定素子に限定しない汎用性の向上された電力変換装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明は、商用交流電源が接続される交流電圧入力部と、
パルス幅変調信号によって駆動されるスイッチング素子を含み、交流電圧入力部に入力された交流電圧を直流電圧に変換する整流部と、
スイッチング素子のオン状態またはオフ状態における前記整流部の出力電流の電流値を検出する出力電流検出部と、
前記出力電流検出部によって検出された電流値である第１の電流値と、予め定める目標電流値である第２の電流値との差分を、キャリア波である三角波の波高値と比較可能な第１の電圧値に変換して前記三角波の波高値と比較し、前記第１の電圧値と三角波の波高値との比較結果に基づいて、前記スイッチング素子を駆動するパルス幅変調信号を生成するパルス幅変調信号生成部とを含むことを特徴とする電力変換装置である。
【００１３】
また本発明は、前記第２の電流値が、前記整流部の出力電圧と、交流電圧入力部の入力電圧とに基づいて換算された電流基準値であることを特徴とする。なお、以下前記電流基準値をリファレンスと呼ぶ。
【００１４】
また本発明は、前記出力電流検出部が、前記スイッチング素子のオフ状態で前記電流を検出することを特徴とする。
【００１５】
また本発明は、前記パルス幅変調信号生成部が、前記三角波の波高値が前記第１の電圧値を超えたタイミングにおいて、前記スイッチング素子のオフ信号を出力することを特徴とする。
【００１６】
また本発明は、前記出力電流検出部が、カレントトランスであることを特徴とする。
また本発明は、前記整流部が、ブリッジレス型力率改善回路またはインターリーブ型力率改善回路あることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、スイッチング素子がオン状態またはオフ状態における第１の電流値が検出され、第１の電流値と目標電流値である第２の電流値との誤差値を、キャリア波である三角波の波高値と比較可能なスケールの第１の電圧値に変換して前記三角波の波高値と比較し、第１の電圧値と三角波の波高値との比較により生成されるパルス幅変調信号に基づいてスイッチング素子を駆動するように構成されるので、従来の電力変換装置に比べて電流値の検出手段の数を減らすことが可能となる。また、使用可能なスイッチング素子の種類が限定されず、回路構成を複雑化することなく簡素な構成で電流を検出することができる。
【００１８】
これによって、電流の検出箇所を１箇所にすることができ、コストの面で低コスト化を図ることができる。また制御の面においても、複雑な制御を要することなく、高い力率と効率を実現することができる。さらにスイッチング素子としてＩＧＢＴだけでなく低価格のＭＯＳＦＥＴを用いても、適切な制御を可能とし、特定のスイッチング素子に限定せずに、力率の改善を図ることができる。
【００１９】
また本発明によれば、前記第２の電流値は、前記直流出力端子の出力電圧と、交流電圧入力部の入力電圧より換算されたリファレンス値とすることで、効率よく力率の改善が可能となる。
【００２０】
また本発明によれば、前記第１の電流値の検出手段は、前記スイッチング素子オフ時のタイミングの電流を検出すること、前記ＰＷＭ信号は、前記三角波の波高値が前記第１の電圧値を超えたタイミングにおいて、前記スイッチング素子のオフ信号を出力することで、前記スイッチング素子のオン信号を検出する場合に比べて、第１の電流値の検出手段、すなわち電流検出部の数をより減らすことが可能となる。
【００２１】
また本発明によれば、前記第１の電流値の検出手段がカレントトランスによって実現されるので、簡易に電流を検出することができる。
【００２２】
また本発明によれば、前記整流回路を、ブリッジレス型力率改善回路またはインターリーブ型力率改善回路とすることで、第１の電流値の検出手段、電流検出部の数の削減効果が大きくなり、より一層低コスト化を図ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態の電力変換装置１００の構成を示す電気回路図である。
【図２Ａ】図１に示す電力変換装置１００のＰＦＣ制御回路Ｂにおける電流ＩＡの流れを示す図である。
【図２Ｂ】図１に示す電力変換装置１００のＰＦＣ制御回路Ｂにおける電流ＩＢの流れを示す図である。
【図３】ＰＦＣ制御回路Ｂの検出電流を示す波形図である。
【図４】ＰＦＣ制御部１１０の構成を示すブロック図である。
【図５】電力変換装置の制御動作を説明するための図である。
【図６】電力変換装置１００の制御による力率改善結果を示す図である。
【図７】本発明の他の実施形態の電力変換装置１００ａの構成を示す電気回路図である。
【図８】従来技術の電力変換装置２００の構成を示す電気回路図である。
【図９】他の従来技術の電力変換装置２００ａの構成を示す電気回路図である。
【発明を実施するための形態】
【００２４】
図１は、本発明の一実施形態の電力変換装置１００の構成を示す電気回路図である。本実施形態の電力変換装置１００は、交流電源１０１が接続される交流電源電圧入力端子Ｐ１１，Ｐ１２と、直流電圧を出力する直流電圧出力端子Ｐ２１，Ｐ２２と、直流電圧出力端子Ｐ２１，Ｐ２２間に接続された平滑コンデンサ１０７と、交流電源電圧入力端子Ｐ１１，Ｐ１２および直流電圧出力端子Ｐ２１，Ｐ２２の間に直列的に接続されたインダクタ１０３と、交流電源電圧の正の半サイクル期間中に順方向電圧が印加されて高周波のスイッチングを行い、第１のスイッチング素子１０５ａが導通状態、すなわちオン状態のときにインダクタ１０３に電流を発生させる第１のスイッチング手段Ｓ１と、第１のスイッチング素子１０５ａが非導通状態、すなわちオフ状態のときにインダクタ１０３に生じた逆起電力によって発生する電流によって平滑コンデンサ１０７を充電する電流経路を形成する第１の高速ダイオード１０４ａと、交流電源電圧Ｖａｃの負の半サイクル期間中に、順方向電圧が印加されて高周波のスイッチングを行い、第２のスイッチング素子１０５ｂがオン状態のときにインダクタ１０３に電流を発生させる第２のスイッチング手段Ｓ２とを含む。
【００２５】
前記電力変換装置１００は、さらに、第２のスイッチング素子１０５ａがオフ状態のときにインダクタ１０３に生じた逆起電力によって発生する電流で、平滑コンデンサ１０７を充電する電流経路を形成する第２の高速ダイオード１０４ｂと、出力端子Ｐ２１，Ｐ２２に出力される出力を検出する出力電圧検出手段１０９と、入力端子Ｐ１１，Ｐ１２に入力される電圧を検出する入力電圧検出手段１０２と、第１および第２の高速ダイオード１０４ａ,１０４ｂと平滑コンデンサ１０７との間にカレントトランスを用いて電流を検出する電流検出部１０６と、出力電圧検出手段１０９によって検出された出力電圧と、入力電圧検出手段１０２によって検出された入力電圧と、電流検出部１０６によって検出された電流値とを入力とし、第１および第２のスイッチング素子１０５ａ，１０５ｂを駆動するためのＰＷＭ信号を生成するＰＦＣ制御部１１０とを含む。
【００２６】
前記交流電源１０１と、各交流電源電圧入力端子Ｐ１１，Ｐ１２と、入力電圧検出手段１０２とを含んで、電圧入力部Ａを構成する。また、前記直流電圧出力端子Ｐ２１，Ｐ２２と、電流検出手段１０６と、平滑コンデンサ１０７と、インダクタ１０３と、第１のスイッチング手段Ｓ１と、第１の高速ダイオード１０４ａと、第２のスイッチング手段Ｓ２と、ＰＦＣ制御部１１０とを含んで、ＰＦＣ制御回路Ｂを構成する。さらに、出力負荷１０８と、出力電圧検出手段１０９とを含んで、電圧出力部Ｃを構成する。
【００２７】
次に、電力変換装置１００の動作について説明する。
まず、電力変換装置１００における電流経路について、図２Ａおよび図２Ｂを用いて説明する。交流電源１０１の正の半サイクルにおいて、図２Ａの参照符ＩＡで示すように、第１のスイッチング素子１０５ａがオン状態のとき、交流電源１０１からインダクタ１０３、各スイッチング素子１０５ａ，１０５ｂを通り、交流電源１０１に戻る。
【００２８】
続いて、第１のスイッチング素子１０５ａがオフ期間のとき、図２Ｂの参照符ＩＢで示すように、交流電源１０１からインダクタ１０３、第１の高速ダイオード１０４ａ、電流検出部１０６、第２のスイッチング素子１０５ｂを通り、交流電源１０１に戻る。
【００２９】
次に、交流電源１０１の負の半サイクルにおいて、前述の正の半サイクルと同様、第２のスイッチング素子１０５ｂがオン状態のとき、交流電源１０１から、第２のスイッチング素子１０５ｂ、第１のスイッチング素子１０５ａ、インダクタ１０３を通り、交流電源１０１に戻る。
【００３０】
続いて、第２のスイッチング素子１０５ｂがオフ状態のとき、交流電源１０１から、第２の高速ダイオード１０４ｂ、電流検出部１０６、第１のスイッチング素子１０５ａ、インダクタ１０３を通り、交流電源１０１に戻る。
【００３１】
この際、正負それぞれの半サイクルにおいて、第１および第２のスイッチング素子１０５ａ,１０５ｂがオン状態のとき、インダクタ１０３にエネルギが蓄積される。オフ状態のとき、インダクタ１０３に蓄積されたエネルギが出力負荷１０８に放出され、出力直流電圧は昇圧される。
【００３２】
また、このような電流経路を通るため、本発明では、電流検出部１０６は正負それぞれの半サイクルにおいて、第１および第２のスイッチング素子１０５ａ,１０５ｂがオフ状態のときの電流値である第１の電流値を検出する。
【００３３】
ＰＦＣ制御部１１０は、検出した前記第１の電流値を目標波形と相似形になるように、第１および第２のスイッチング素子１０５ａ,１０５ｂのオン／オフ制御を行う。従来の制御方法では、図３に示すように、第１のスイッチング素子１０５ａがオン状態の期間Ｗ１の電流Ｉ１を検出し、次にオフ状態の期間Ｗ２の電流Ｉ２を検出することによって、リファレンスの波形に近づき、力率が改善されるよう適切な制御を行っている。しかし本発明においては、従来の制御方法では、図２Ｂに示すように、電流検出部１０６においてオフ状態の期間Ｗ２の電流値、すなわち第１の電流値は計測できるが、オン状態の期間Ｗ１の電流値は、実際にはＩ１として流れているにもかかわらず、電流検出部１０６を電流が流れないために検出することができない。よって、図３に参照符Ｉ３として示すように、オン状態の期間Ｗ１のタイミングを認識することができないことになる。
【００３４】
本発明は、スイッチング素子１０５ａ，１０５ｂがオフ状態のときの電流値だけで、ＰＦＣ制御部１１０は制御を行う。
【００３５】
図４は、ＰＦＣ制御部１１０の構成を示すブロック図である。前記ＰＦＣ制御部１１０は、出力電圧誤差検出部１１６、リファレンス生成部１１５、電流誤差検出部１１７、誤差制限部１１８、およびＰＷＭ信号生成部１１９を含む。
【００３６】
出力電圧誤差検出部１１６は、出力電圧検出手段１０９で得られた出力結果を定数倍した結果と、目標出力電圧を同様に定数倍した直流電圧との誤差を一定時間積分した結果を出力する。
【００３７】
次に、リファレンス生成部１１５では、入力電圧検出手段１０２で検出した入力電圧を定数倍した結果と、前記出力電圧誤差検出部１１６からの結果とを乗算した値を電流基準値すなわちリファレンスとして出力する。このリファレンスを本発明のＰＦＣ制御部１１０の目標波形、すなわち第２の電流値とする。
【００３８】
電流誤差検出部１１７では、前記リファレンスである第２の電流値と電流検出部１０６からの検出結果とを比較した誤差に対して、一定時間積分を行った結果を出力し、後述するキャリア波である三角波の波高値と比較可能な電圧値に変換する。
【００３９】
結果として、電流検出部１０６からの結果がリファレンスより小さい場合、各スイッチング素子１０５ａ,１０５ｂをオン状態にし、リファレンスに近づける。
【００４０】
電流検出部１０６からの結果がリファレンスより大きい場合、各スイッチング素子１０５ａ,１０５ｂをオフ状態にし、リファレンスに近づけるような制御をし力率改善を行う。具体的には、リファレンスからの誤差値の大きさによってＰＷＭのデューティー比を制御する。
【００４１】
次に、誤差制限部１１８では、前記電流誤差検出部１１７の出力結果に対して、積分結果が過大にならない様に制限値を設け、後述するキャリア波である三角波の波高値と比較可能な値、すなわち第１の電圧値に変換し、ＰＷＭ信号生成部１１９へ出力する。
【００４２】
ＰＷＭ信号生成部１１９では、誤差制限部１１８からの結果を一方の入力とし、各スイッチング素子１０５ａ,１０５ｂのスイッチング周波数を決定するキャリア波である三角波とを比較することで、出力電圧および電流がリファレンスと相似波形になるような、ＰＷＭ信号を各スイッチング素子１０５ａ,１０５ｂに出力し制御を行う。
【００４３】
次に、ＰＷＭ信号生成部１１９についての動作説明を行う。
図５は、ＰＷＭ信号生成部１１９の制御動作を説明するための図である。前記従来技術では、図５（ａ）に示すように、各スイッチング素子１０５ａ,１０５ｂが、オン状態とオフ状態の電流値を検出するため、オンとオフを行う時間を認識している。その状態で、電流値をリファレンスの波形に近づけるために、誤差制限部１１８の制限結果の値のピーク値１２０を三角波１２１のピーク値（波高値）と同じ値にすることで、振れ幅１２２の間を誤差制限部１１８の結果が上下し、各スイッチング素子１０５ａ,１０５ｂをスイッチング周期Ｔ１２７に対して０から１００％の時間、スイッチングをオン状態にできるようなＰＷＭ信号１２３を出力して制御を行い、電流値をリファレンスにいち早く近づける。しかし、本発明ではオン状態の電流値を検出しておらず、制御不能に陥る。
【００４４】
次に、本発明の制御方法を図５（ｂ）に示す。本発明では誤差制限部１１８から出力される結果を、ＰＷＭ信号生成部１１９における三角波１２１の最大値より小さい値に制限することで、三角波１２１よりも誤差制限部１１８の結果のピーク値１２０が小さくなる部分１２４を作り出す。このような制限を行うことにより、強制的にＰＷＭ信号１２３にオフ状態の時間１２５を作り出す。
【００４５】
ＰＷＭ信号１２３オフ状態の時間１２５を作り出すことで、 定期的に回路中の電流値を検出することが可能となり、オフ状態の電流値の検出結果のみからスイッチングのオン／オフを制御することができる。すなわち、オフ状態の電流値の検出結果をリファレンスと比較し、各スイッチング素子１０５ａ,１０５ｂの制御を行い、力率改善を行うことが可能となる。
【００４６】
図６は電力変換装置１００の制御における力率改善結果を示す図である。同図から力率は９７.４％、入出力電力効率は９８．５％となった。本発明における電流検出箇所で、特許文献１並びに特許文献２に示す手法で行った場合では制御が行えないが、本発明によれば、簡易にかつ低コストで電圧Ｖｉｎ、電流Ｉｉｎを検出し、高い力率と効率を実現し、制御可能であることを示している。
【００４７】
なお、本実施形態では、電流検出部１０６をオフ電流側、すなわち高速ダイオード１０４ａ，１０４ｂの後段に設けたが、電流検出部１０６をオン電流側、すなわち各スイッチング素子１０５ａ，１０５ｂ各々の後段または前段に設けることも可能である。
【００４８】
ただし、オフ電流側に設ける場合、電流検出部１０６は１つでよいが、電流検出部１０６をオン電流側に設ける場合は、電流検出部１０６は２つ必要となる。
【００４９】
また、上の説明では、誤差制限部１１８から出力される結果を、ＰＷＭ信号生成部１１９における三角波１２１の最大値より小さい値に制限することで、三角波１２１よりも誤差制限部１１８の結果のピーク値１２０が小さくなる部分１２４を作り出し、三角波１２１が誤差制限部１１８の結果のピーク値１２０を超えたタイミングを、強制的にＰＷＭ信号１２３のオフ状態の時間１２５とした。これを演算により、三角波１２１が誤差制限部の結果のピーク値１２０を超えたタイミングを、強制的にＰＷＭ信号のオン状態の時間とする制御も可能である。
【００５０】
図７は、本発明の他の実施形態の電力変換装置１００ａの構成を示す電気回路図である。なお、前述の実施形態と対応する部分には、同一の参照符を付す。本実施形態の電力変換装置１００ａは、商用交流電源の交流入力電圧Ｖａｃを整流するダイオードブリッジ１３０の出力端子には、第１のインダクタ１０３ａと第１のスイッチング素子１０５ａとからなる第１の直列回路、および第２のインダクタ１０３ｂと第２のスイッチング素子１０５ｂとからなる第２の直列回路が接続される。第１のスイッチング素子１０５ａおよび第１のインダクタ１０３ａの接続点と、平滑コンデンサ１０７との間には、第１のダイオード１０４ａが接続され、第２のスイッチング素子１０５ｂおよび第２のインダクタ１０３ｂの接続点と平滑コンデンサ１０７との間には、第２のダイオード１０４ｂが接続される。平滑コンデンサ１０７の両端には、出力負荷１０８が並列に接続される。
【００５１】
インターリーブ型ＰＦＣ制御部１１０ａは、電源を複数系統（２相）に分けて、各相に位相差をもたせ、リップルなどを互いに打ち消す制御方式であって、電流位相が１８０°の位相差を持つことによって、リップルが相殺される。このＰＦＣ制御部１１０ａは、各スイッチング素子１０５ａ，１０５ｂを位相差１８０°で交互にオン／オフする（インターリーブ方式）。
【００５２】
このようなＰＦＣ制御部１１０ａは、インダクタ電流を検出し、入力電流誤差に応じたパルス幅のゲート制御電圧を発生する。各スイッチング素子１０５ａ，１０５ｂの電流が順方向に流れるスイッチング素子の電流値を、そのスイッチング素子に流れる実際の電流値としてそのまま検出し、電流が逆方向に流れるスイッチング素子の電流値を、そのスイッチング素子に流れる実際の電流値よりも小さく検出するように、インダクタ電流検出器を構成することによって、スイッチング制御部の構成を複雑化せずに、ブリッジレス電力変換装置１００ａを実現することができ、前述の実施形態の電力変換装置１００と同様な効果を達成することができる。
【符号の説明】
【００５３】
１００，１００ａ  電力変換装置
１０１  交流電源
１０２  入力電圧検出手段
１０３  インダクタ
１０４ａ  第１の高速ダイオード
１０４ｂ  第２の高速ダイオード
１０５ａ  第１のスイッチング素子
１０５ｂ  第２のスイッチング素子
１０６  電流検出手段
１０７  平滑コンデンサ
１０９  出力電圧検出手段
１１０、１１０ａ  ＰＦＣ制御部
１１５  リファレンス生成部
１１６  出力電圧誤差検出部
１１７  電流誤差検出部
１１８  誤差制限部
１１９  ＰＷＭ生成部
１２１  三角波
１２３  ＰＷＭ信号
Ａ  電圧入力部
Ｂ  ＰＦＣ制御回路
Ｃ  電圧出力部
【図１】
2013192340.tif 000003
【図２Ａ】
2013192340.tif 000004
【図２Ｂ】
2013192340.tif 000005
【図３】
2013192340.tif 000006
【図４】
2013192340.tif 000007
【図５】
2013192340.tif 000008
【図６】
2013192340.tif 000009
【図７】
2013192340.tif 000010
【図８】
2013192340.tif 000011
【図９】
2013192340.tif 000012