(57)【要約】【課題】垂直電荷転送部に蓄積された過剰電荷が隣接する垂直電荷転送部に漏れ込むことを抑制する。【解決手段】本発明に係る固体撮像装置２００は、光電変換部１０１で発生した過剰電荷を半導体基板１２０へ排出するオーバーフロードレイン構造と、半導体基板１２０に供給する基板電圧Ｖｓｕｂを制御する基板電圧制御部２０９とを備える。タイミング制御部２０６は、電圧ＶＨを、垂直電荷転送部１０２が有するゲート電極１０３に印加することにより、光電変換部１０１から垂直電荷転送部１０２へ信号電荷を読み出し、その後、電圧ＶＨより小さい電圧ＶＭｓを、ゲート電極１０３に印加する。基板電圧制御部２０９は、ゲート電極１０３に電圧ＶＭｓが印加されている間に、基板電圧Ｖｓｕｂを制御することにより、垂直電荷転送部１０２へ読み出された信号電荷の一部を、光電変換部１０１及びオーバーフロードレイン構造を介して半導体基板１２０に排出する。【選択図】図９
2013005235.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に行列状に配置され、入射光に応じた信号電荷を生成する複数の光電変換部と、
前記半導体基板に、列毎に設けられており、対応する列に配置された複数の光電変換部で生成された信号電荷を読み出し、読み出した信号電荷を垂直方向に転送するための複数の垂直転送電極を有する複数の垂直電荷転送部と、
前記垂直電荷転送部を制御するタイミング制御部と、
前記光電変換部で発生した過剰電荷を前記半導体基板へ排出するオーバーフロードレイン構造と、
前記半導体基板に供給する基板電圧を制御する基板電圧制御部とを備え、
前記タイミング制御部は、
第１電圧を前記垂直転送電極に印加することにより、前記光電変換部から前記垂直電荷転送部へ信号電荷を読み出し、
前記第１電圧を前記垂直転送電極に印加した後、前記第１電圧より小さい第２電圧を、前記垂直転送電極に印加し、
前記基板電圧制御部は、前記垂直転送電極に前記第２電圧が印加されている間に、前記基板電圧を制御することにより、当該垂直電荷転送部へ読み出された信号電荷の一部を、前記光電変換部及び前記オーバーフロードレイン構造を介して前記半導体基板に排出する
固体撮像装置。
【請求項２】
前記タイミング制御部は、さらに、
前記垂直電荷転送部を電荷蓄積状態にする第３電圧と、前記垂直電荷転送部に電位障壁を形成する第４電圧とを前記垂直転送電極に印加することにより、前記信号電荷を垂直方向に転送し、
前記第２電圧は、前記第３電圧より大きい
請求項１記載の固体撮像装置。
【請求項３】
前記第２電圧が前記垂直転送電極に印加されているときの前記垂直電荷転送部の電荷蓄積容量は、前記第３電圧が前記垂直転送電極に印加されているときの前記垂直電荷転送部の電荷蓄積容量よりも小さい
請求項２記載の固体撮像装置。
【請求項４】
前記固体撮像装置は、さらに、複数の水平転送電極を有し、前記複数の垂直電荷転送部により垂直方向に転送された信号電荷を水平方向に転送する水平電荷転送部を備え、
前記タイミング制御部は、さらに、前記複数の水平転送電極に第５電圧及び第６電圧を印加することにより、前記信号電荷を水平方向に転送し、
前記第２電圧は、前記第５電圧と等しい
請求項１記載の固体撮像装置。
【請求項５】
前記第５電圧は、前記第６電圧より大きい
請求項４記載の固体撮像装置。
【請求項６】
半導体基板と、
前記半導体基板に行列状に配置され、入射光に応じた信号電荷を生成する複数の光電変換部と、
前記半導体基板に、列毎に設けられており、対応する列に配置された複数の光電変換部で生成された信号電荷を読み出し、読み出した信号電荷を垂直方向に転送するための複数の垂直転送電極を有する複数の垂直電荷転送部と、
前記光電変換部で発生した過剰電荷を前記半導体基板へ排出するオーバーフロードレイン構造とを備える固体撮像装置の駆動方法であって、
第１電圧を前記垂直転送電極に印加することにより、前記光電変換部から前記垂直電荷転送部へ信号電荷を読み出すステップと、
前記第１電圧を前記垂直転送電極に印加した後、前記第１電圧より小さい第２電圧を、前記垂直転送電極に印加するステップと、
前記垂直転送電極に前記第２電圧が印加されている間に、前記半導体基板に供給する基板電圧を制御することにより、当該垂直電荷転送部へ読み出された信号電荷の一部を、前記光電変換部及び前記オーバーフロードレイン構造を介して前記半導体基板に排出するステップとを含む
固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置とその駆動方法に関し、特に、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型固体撮像装置に関する。
【背景技術】
【０００２】
特許文献１に示すように、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサ（固体撮像装置）を用いたＤＳＣ（Ｄｉｇｉｔａｌ  Ｓｔｉｌｌ  Ｃａｍｅｒａ）が実用化されている。イメージセンサの画素数は年々増え、画素数が１４Ｍ又は１６Ｍといった多画素のイメージセンサを用いたカメラが販売されている。多画素化に伴う解像度向上、及び新たな画素加算方式による感度向上など、技術の進歩は著しい。
【０００３】
しかしながら、イメージセンサの多画素化は、１画素を形成する面積（セルサイズ）の縮小に繋がっており、イメージセンサの特性の維持が困難になってきている。特に、イメージセンサにとって感度特性の確保は必須である。ＣＣＤイメージセンサの場合、感度確保のためにＰＤ（フォトダイオード）の面積を可能な限り大きくする必要がある。限られた面積の中でＰＤの面積を大きくするには、ＶＣＣＤ（垂直電荷転送部）の幅を細く設計する必要がある。しかしながら、微細セルにとって、ＶＣＣＤ容量の確保も困難となってきており、感度とＶＣＣＤ容量との両者を満足させるデバイスの開発が非常に重要である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６１−２６３７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来技術では、セルの微細化に伴い、感度特性を維持しつつ且つＶＣＣＤを細く設計するためには設計マージンを減らす必要がある。しかしながら、ＰＤで生成される信号電荷以外の電荷（スミア等のノイズ成分）がＶＣＣＤに蓄積されることなどにより、想定以上の電荷がＶＣＣＤに蓄積された場合、ＶＣＣＤ容量が足りないことにより隣接ＶＣＣＤへ電荷が漏れこむ。これにより、イメージセンサの特性が悪化するという課題を有していた。
【０００６】
そこで本発明は、垂直電荷転送部に蓄積された過剰電荷が隣接する垂直電荷転送部に漏れ込むことを抑制できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一形態に係る固体撮像装置は、半導体基板と、前記半導体基板に行列状に配置され、入射光に応じた信号電荷を生成する複数の光電変換部と、前記半導体基板に、列毎に設けられており、対応する列に配置された複数の光電変換部で生成された信号電荷を読み出し、読み出した信号電荷を垂直方向に転送するための複数の垂直転送電極を有する複数の垂直電荷転送部と、前記垂直電荷転送部を制御するタイミング制御部と、前記光電変換部で発生した過剰電荷を前記半導体基板へ排出するオーバーフロードレイン構造と、前記半導体基板に供給する基板電圧を制御する基板電圧制御部とを備え、前記タイミング制御部は、第１電圧を前記垂直転送電極に印加することにより、前記光電変換部から前記垂直電荷転送部へ信号電荷を読み出し、前記第１電圧を前記垂直転送電極に印加した後、前記第１電圧より小さい第２電圧を、前記垂直転送電極に印加し、前記基板電圧制御部は、前記垂直転送電極に前記第２電圧が印加されている間に、前記基板電圧を制御することにより、当該垂直電荷転送部へ読み出された信号電荷の一部を、前記光電変換部及び前記オーバーフロードレイン構造を介して前記半導体基板に排出する。
【０００８】
この構成によれば、本発明の一形態に係る固体撮像装置は、光電変換部に蓄積された信号電荷を垂直電荷転送部へ読み出した後に、垂直電荷転送部に読み出された信号電荷の一部を、光電変換部及び縦型オーバーフロードレイン構造を介して、半導体基板へ排出できる。さらに、当該固体撮像装置は、第１電圧より低い第２電圧の印加時に、垂直電荷転送部の信号電荷を半導体基板へ排出する。これにより、当該固体撮像装置は、高電圧である第１電圧の印加時に、垂直電荷転送部から半導体基板へ信号電荷の一部を排出する場合に比べて、垂直電荷転送部に残る信号電荷の量を少なくできる。よって、本発明の一形態に係る固体撮像装置は、垂直電荷転送部に蓄積された過剰電荷が隣接する垂直電荷転送部に漏れ込むことを、より一層抑制できる。
【０００９】
また、前記タイミング制御部は、さらに、前記垂直電荷転送部を電荷蓄積状態にする第３電圧と、前記垂直電荷転送部に電位障壁を形成する第４電圧とを前記垂直転送電極に印加することにより、前記信号電荷を垂直方向に転送し、前記第２電圧は、前記第３電圧より大きくてもよい。
【００１０】
また、前記第２電圧が前記垂直転送電極に印加されているときの前記垂直電荷転送部の電荷蓄積容量は、前記第３電圧が前記垂直転送電極に印加されているときの前記垂直電荷転送部の電荷蓄積容量よりも小さくてもよい。
【００１１】
この構成によれば、本発明の一形態に係る固体撮像装置は、直電荷転送部に蓄積された過剰電荷が隣接する垂直電荷転送部に漏れ込むことを、より一層抑制できる。
【００１２】
また、前記固体撮像装置は、さらに、複数の水平転送電極を有し、前記複数の垂直電荷転送部により垂直方向に転送された信号電荷を水平方向に転送する水平電荷転送部を備え、前記タイミング制御部は、さらに、前記複数の水平転送電極に第５電圧及び第６電圧を印加することにより、前記信号電荷を水平方向に転送し、前記第２電圧は、前記第５電圧と等しくてもよい。
【００１３】
この構成によれば、固体撮像装置で用いる電圧の種類を増加させることなく、垂直電荷転送部に蓄積された過剰電荷が隣接する垂直電荷転送部に漏れ込むことを抑制できる。
【００１４】
また、前記第５電圧は、前記第６電圧より大きくてもよい。
【００１５】
なお、本発明は、このような固体撮像装置として実現できるだけでなく、固体撮像装置に含まれる特徴的な手段をステップとする固体撮像装置の駆動方法として実現できる。
【００１６】
さらに、本発明は、このような固体撮像装置の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現したり、このような固体撮像装置を備える撮像装置（カメラ）として実現したりできる。
【発明の効果】
【００１７】
以上より、本発明は、垂直電荷転送部に蓄積された過剰電荷が隣接する垂直電荷転送部に漏れ込むことを抑制できる固体撮像装置を提供できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の比較例に係る固体撮像装置の構成を示す図である。
【図２】本発明の比較例に係る画素部の拡大図である。
【図３】本発明の比較例に係る画素部の断面図である。
【図４】本発明の比較例に係る固体撮像装置の動作を示すタイムチャートである。
【図５Ａ】本発明の比較例に係る、露光中における、垂直電荷転送部、光電変換部及び半導体基板のポテンシャルを示す図である。
【図５Ｂ】本発明の比較例に係る、露光中における垂直電荷転送部のポテンシャルを示す図である。
【図６Ａ】本発明の比較例に係る、読み出し時における、垂直電荷転送部、光電変換部及び半導体基板のポテンシャルを示す図である。
【図６Ｂ】本発明の比較例に係る、読み出し時における垂直電荷転送部のポテンシャルを示す図である。
【図７Ａ】本発明の比較例に係る、読み出し時における、垂直電荷転送部、光電変換部及び半導体基板のポテンシャルを示す図である。
【図７Ｂ】本発明の比較例に係る、読み出し時における垂直電荷転送部のポテンシャルを示す図である。
【図８Ａ】本発明の比較例に係る、電荷蓄積時における、垂直電荷転送部、光電変換部及び半導体基板のポテンシャルを示す図である。
【図８Ｂ】本発明の比較例に係る、電荷蓄積時における、垂直電荷転送部のポテンシャルを示す図である。
【図９】本発明の第１の実施形態に係る固体撮像装置の構成を示す図である。
【図１０】本発明の第１の実施形態に係る固体撮像装置の動作を示すタイムチャートである。
【図１１Ａ】本発明の第１の実施形態に係る、露光中における、垂直電荷転送部、光電変換部及び半導体基板のポテンシャルを示す図である。
【図１１Ｂ】本発明の第１の実施形態に係る、露光中における垂直電荷転送部のポテンシャルを示す図である。
【図１２Ａ】本発明の第１の実施形態に係る、読み出し時における、垂直電荷転送部、光電変換部及び半導体基板のポテンシャルを示す図である。
【図１２Ｂ】本発明の第１の実施形態に係る、読み出し時における垂直電荷転送部のポテンシャルを示す図である。
【図１３Ａ】本発明の第１の実施形態に係る、ＰＤドレイン動作時における、垂直電荷転送部、光電変換部及び半導体基板のポテンシャルを示す図である。
【図１３Ｂ】本発明の第１の実施形態に係る、ＰＤドレイン動作時における垂直電荷転送部のポテンシャルを示す図である。
【図１４Ａ】本発明の第１の実施形態に係る、転送時における、垂直電荷転送部、光電変換部及び半導体基板のポテンシャルを示す図である。
【図１４Ｂ】本発明の第１の実施形態に係る、転送時における、垂直電荷転送部のポテンシャルを示す図である。
【図１５】本発明の第２の実施形態に係る固体撮像装置の構成を示す図である。
【図１６】本発明の第２の実施形態に係る固体撮像装置の動作を示すタイムチャートである。
【図１７Ａ】本発明の第２の実施形態に係る、露光中における、垂直電荷転送部、光電変換部及び半導体基板のポテンシャルを示す図である。
【図１７Ｂ】本発明の第２の実施形態に係る、露光中における垂直電荷転送部のポテンシャルを示す図である。
【図１８】本発明の実施形態の変形例に係る画素部の拡大図である。
【発明を実施するための形態】
【００１９】
以下、本発明に係る固体撮像装置の実施形態について、図面を参照しながら詳細に説明する。
【００２０】
（比較例）
まず、本発明の比較例に係る固体撮像装置について説明する。以下、本発明の比較例に係る固体撮像装置の構成を説明する。
【００２１】
図１は、本発明の比較例に係る固体撮像装置の構成を示す図である。図１に示す固体撮像装置１００は、インターライン方式ＣＣＤイメージセンサである。この固体撮像装置１００は、複数の光電変換部１０１と、複数の垂直電荷転送部１０２と、水平電荷転送部１０４と、電荷電圧変換部１０５と、タイミング制御部１０６と、信号処理部１０７と、基板電圧制御部１０９とを備える。
【００２２】
複数の光電変換部１０１（ＰＤ：Ｐｈｏｔｏ  Ｄｉｏｄｅ）は、垂直方向及び水平方向にマトリクス状（行列状）に配列されている。このＰＤ１０１は、入射光量に応じた信号電荷を生成する。
【００２３】
複数の垂直電荷転送部１０２（以下、ＶＣＣＤと記載）は、列毎に設けられている。このＶＣＣＤ１０２は、対応する列に配置された複数のＰＤ１０１で発生した信号電荷を読み出す。また、ＶＣＣＤ１０２は、読み出した信号電荷を垂直方向に転送する。また、ＶＣＣＤ１０２は、複数のＰＤ１０１で発生した信号電荷を読み出し、読み出した信号電荷を垂直方向に転送するための複数の垂直転送電極を備える。
【００２４】
水平電荷転送部１０４（以下、ＨＣＣＤと記載）は、複数のＶＣＣＤ１０２により転送された信号電荷を水平方向に転送する。また、ＨＣＣＤ１０４は、信号電荷を水平方向に転送するための複数の水平転送電極を備える。
【００２５】
電荷電圧変換部１０５は、ＨＣＣＤ１０４により水平方向に転送された信号電荷を電圧信号に変換する。
【００２６】
信号処理部１０７は、電荷電圧変換部１０５で変換された電圧信号に信号処理を施し、信号処理後の信号を出力する。
【００２７】
タイミング制御部１０６は、ＶＣＣＤ１０２及びＨＣＣＤ１０４を制御する。このタイミング制御部１０６は、ＶＣＣＤ１０２を駆動する駆動信号φＶ１〜φＶ３と、ＨＣＣＤ１０４駆動する駆動信号Ｈ１及びＨ２を生成する。駆動信号φＶ１〜Ｖ３は、ＶＣＣＤ１０２が有する複数の垂直転送電極に供給され、駆動信号φＨ１及びφＨ２は、ＨＣＣＤ１０４が有する複数の水平転送電極に供給される。
【００２８】
基板電圧制御部１０９は、基板電圧Ｖｓｕｂを制御する。
【００２９】
図２は、図１に示す領域１１０を拡大した図である。図２に示すように、本比較例ではＶＣＣＤ１０２は３相（φＶ１〜φＶ３）駆動である。また、１画素に対してＶＣＣＤ１０２のゲート電極１０３（垂直転送電極）が１つ設けられている一画素一電極の構造である。タイミング制御部１０６は３値（ＶＬ、ＶＭ、ＶＨ）の電圧をゲート電極１０３へ供給する。これらの電圧の大小関係は、ＶＬ＜ＶＭ＜ＶＨである。
【００３０】
また、タイミング制御部１０６は、電圧ＶＨをゲート電極１０３に印加することにより、ＰＤ１０１からＶＣＣＤ１０２へ信号電荷を読み出す。また、電圧ＶＭは、ＶＣＣＤ１０２を電荷蓄積状態にするための電圧であり、電圧ＶＬは、ＶＣＣＤ１０２に電位障壁を形成するための電圧である。タイミング制御部１０６は、電圧ＶＭ及び電圧ＶＬをゲート電極１０３に印加することにより、信号電荷を垂直方向に転送する。
【００３１】
図３は、図２に示すＡ０−Ａ１面の断面図である。一般的にＣＣＤイメージセンサでは、Ｎ型の半導体基板１２０にＰウェル１２１が形成され、Ｐウェル１２１内にＮ型のＰＤ１０１及びＮ型のＶＣＣＤ１０２が形成される。
【００３２】
また、固体撮像装置１００は、ＰＤ１０１で発生した過剰電荷を半導体基板１２０へ排出する縦型オーバーフロードレイン構造を有する。具体的には、この縦型オーバーフロードレイン構造は、図３に示すようにＰＤ１０１からＰウェル１２１を介して半導体基板１２０に至る経路である。
【００３３】
図４は、ＶＣＣＤ１０２の駆動タイミングを示す図である。本比較例の特徴は、Ｔ＝ｔ２の読み出し時に基板電圧Ｖｓｕｂを通常の電圧よりも高い電圧に設定することである。ここで、φＶ１は、ゲート電極Ｖ１に印加される駆動信号であり、φＶ２はゲート電極Ｖ２に印加される駆動信号であり、φＶ３はゲート電極Ｖ３に印加される駆動信号である。また、基板電圧Ｖｓｕｂは、半導体基板１２０に印加される電圧である。
【００３４】
基板電圧制御部１０９は、複数のＰＤ１０１の１以上から、対応する列のＶＣＣＤ１０２へ信号電荷が読み出された後に、基板電圧Ｖｓｕｂを制御することにより、読み出された信号電荷の一部を、ＰＤ１０１及び縦型オーバーフロードレイン構造を介して、半導体基板１２０に排出する。具体的には、基板電圧制御部１０９は、ゲート電極１０３に電圧ＶＨが印加されている間に、基板電圧Ｖｓｕｂを制御することにより、ＶＣＣＤ１０２へ読み出された信号電荷の一部を、半導体基板１２０に排出する。
【００３５】
図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７Ａ、図７Ｂ、図８Ａ及び図８Ｂは、図４のＴ＝ｔ１〜ｔ３におけるＰＤ１０１及びＶＣＣＤ１０２のポテンシャルを模式的に表している。また、図５Ａ、図６Ａ、図７Ａ及び図８Ａは、図３に示すＣ０−Ｃ１線に沿ったポテンシャルを示す。図５Ｂ、図６Ｂ、図７Ｂ及び図８Ｂは、図２に示すＢ０−Ｂ１線に沿ったポテンシャルを示す。
【００３６】
また、これらの図に示す、電位Ｐ１は、ＶＣＣＤ１０２間のバリア電位である。電位Ｐ２は、ＰＤ１０１とＶＣＣＤ１０２との間のバリア電位である。電位Ｐ３ａ及び電位Ｐ３ｂは、ＰＤ１０１と半導体基板１２０との間のバリア電位である。言い換えると電位Ｐ３ａ及びＰ３ｂは、Ｐウェル１２１で構成されるＯＦＢ（オーバーフローバリア）の電位である。
【００３７】
図５Ａ及び図５Ｂに示すように、高輝度な被写体を撮影する際に、Ｔ＝ｔ１では、ＶＣＣＤ１０２にスミア信号が蓄積される。
【００３８】
次に、Ｔ＝ｔ２において、タイミング制御部１０６は、ゲート電極Ｖ１に読み出しパルスＶＨを印加する。また、基板電圧制御部１０９は、読み出しパルスＶＨの印加と同時に、基板電圧Ｖｓｕｂを、通常の電圧より高い基板引き抜き電圧に設定する。これにより、ＰＤ１０１と半導体基板１２０とのバリアポテンシャルが高くなる。具体的には、図６Ａ及び図６Ｂに示す、バリアポテンシャルがＰ３ａからＰ３ｂに変化する。これにより、過剰電荷Ｑ０が半導体基板１２０へ排出される。よって、図７Ａ及び図７Ｂに示すように、ＶＣＣＤ１０２に蓄積される電荷はＱ１となる。
【００３９】
次に、Ｔ＝ｔ３において、タイミング制御部１０６は、ゲート電極Ｖ１に電圧ＶＭを印加する。これにより、ＶＣＣＤ１０２は電荷蓄積状態になる。
【００４０】
このように、Ｔ＝ｔ２の過剰電荷の半導体基板１２０への排出により、図８Ｂに示すようにＱ１がＶＭ印加時のＶＣＣＤ１０２の容量Ｑよりも小さくなる。そのため、従来Ｔ＝ｔ３で発生していた隣接ＶＣＣＤへの電荷漏れを抑制できる。
【００４１】
（第１の実施形態）
以下、本発明の第１の実施形態に係る固体撮像装置について説明する。
【００４２】
上記比較例では、読み出しパルスＶＨの印加時に基板電圧Ｖｓｕｂを制御したが、本発明の第１の実施形態に係る固体撮像装置は、読み出しパルスＶＨよりも低い電圧ＶＭｓを印加しているときに基板電圧Ｖｓｕｂを制御する。
【００４３】
なお、以下では、比較例との相違点を主に説明し、重複する説明は省略する。
【００４４】
図９は、本発明の第１の実施形態に係る固体撮像装置２００の構成を示す図である。なお、図１と同様の要素には同一の符号を付している。図９に示す固体撮像装置２００は、図１に示す固体撮像装置１００に対して、タイミング制御部２０６及び基板電圧制御部２０９の機能が異なる。また、領域１１０の拡大図は、図２と同様である。
【００４５】
タイミング制御部２０６は、４値（ＶＬ、ＶＭｓ、ＶＭ、ＶＨ）の駆動信号φＶ１〜φＶ３を生成する。これらの電圧の大小関係は、ＶＬ＜ＶＭ＜ＶＭｓ＜ＶＨである。また、電圧ＶＨ、電圧、ＶＭｓ、電圧ＶＭ及び電圧ＶＬは、本発明の第１電圧、第２電圧、第３電圧及び第４電圧に相当する。
【００４６】
基板電圧制御部２０９は、ＰＤ１０１から半導体基板１２０へ電荷を排出する際に、基板電圧Ｖｓｕｂを通常の電圧より高い電圧に設定する。
【００４７】
図１０は、ＰＤ１０１からＶＣＣＤ１０２への電荷読み出し時の駆動タイミングを示している。
【００４８】
本実施形態ではメカシャッタによる露光期間／非露光期間の調整は無く、メカシャッタレスの状態である。よって、露光期間の終わりは、読み出しパルスＶＨの印加タイミングで決定される。また、タイミング制御部２０６は、露光期間において、ＶＣＣＤ１０２にスミア等のノイズ成分が蓄積されることを防ぐためゲート電極Ｖ１〜Ｖ３の全てに電圧ＶＬを印加している。
【００４９】
また、タイミング制御部２０６は、読み出しパルスＶＨをゲート電極１０３に印加した後、電圧ＶＭｓを、ゲート電極１０３に印加する。そして、基板電圧制御部２０９は、ゲート電極１０３に電圧ＶＭｓが印加されている間に、基板電圧Ｖｓｕｂを制御することにより、ＶＣＣＤ１０２へ読み出された信号電荷の一部を、半導体基板１２０に排出する。
【００５０】
図１１Ａ、図１１Ｂ、図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ及び図１４Ｂは、図１０のｔ１〜ｔ４におけるＰＤ１０１及びＶＣＣＤ１０２のポテンシャルを模式的に表している。また、図１１Ａ、図１２Ａ、図１３Ａ及び図１４Ａは、図３に示すＣ０−Ｃ１線に沿ったポテンシャルを示す。図１１Ｂ、図１２Ｂ、図１３Ｂ及び図１４Ｂは、図２に示すＢ０−Ｂ１線に沿ったポテンシャルを示す。電位Ｐ３は、ＰＤ１０１と半導体基板１２０との間のバリア電位である。
【００５１】
図１１Ａ及び図１１Ｂに示すように、Ｔ＝ｔ１において、タイミング制御部２０６は、ＶＣＣＤ１０２のゲート電極Ｖ１、Ｖ２及びＶ３に電圧ＶＬを印加する。そのため、スミア等のノイズ成分はＶＣＣＤ１０２には蓄積されない。
【００５２】
次に、図１２Ａ及び図１２Ｂに示すように、Ｔ＝ｔ２において、タイミング制御部２０６は、ゲート電極Ｖ１に電圧ＶＨを印加する。これにより、ＰＤ１０１からＶＣＣＤ１０２へ電荷が読み出される。ここで高輝度な被写体を撮像している場合、この電荷読み出し中にスミアがＶＣＣＤ１０２に蓄積される。そのため、ＶＣＣＤ１０２にはスミア信号とＰＤ信号とが混合された信号Ｑ２が蓄積される。
【００５３】
次に、Ｔ＝ｔ３において、読み出し期間が終了する。図１３Ａ及び図１３Ｂに示すように、読み出し後、タイミング制御部２０６は、ゲート電極Ｖ１に電圧ＶＭｓを印加する。
【００５４】
電圧ＶＭｓは電圧ＶＭより大きく、電圧ＶＨよりも小さい。また、ゲート電極Ｖ１に電圧ＶＭｓが印加されたタイミングに同期して、基板電圧制御部２０９は、基板電圧Ｖｓｕｂを通常の電圧より高い完全引き抜き電圧にする。これにより、ポテンシャルＰ２はポテンシャルＰ１よりも高くなるため、過剰電荷Ｑ３がＰＤ１０１へ移動する。さらに、基板電圧Ｖｓｕｂが完全引き抜き電圧となっているため、この過剰電荷Ｑ３は半導体基板１２０へ排出される。
【００５５】
これら一連の動作により、ＶＣＣＤ１０２に蓄積される電荷はＱ４となる。ここで、Ｑ２＝Ｑ３＋Ｑ４の関係を満たしている。また、この過剰電荷Ｑ３を半導体基板１２０へ排出する動作を以後、ＰＤドレイン動作と記載する。
【００５６】
また、ゲート電極Ｖ１に電圧ＶＭを印加したときのＶＣＣＤ１０２の容量をＱとした場合、ＰＤドレイン動作時は、Ｑ＞Ｑ４の関係になるように、ポテンシャルＰ２を設計する。つまり、電圧ＶＭｓがゲート電極１０３に印加されているときのＶＣＣＤ１０２の電荷蓄積容量Ｑ４は、電圧ＶＭがゲート電極１０３に印加されているときのＶＣＣＤ１０２の電荷蓄積容量Ｑよりも小さい。また、設計パラメータとしては、ＰＤ１０１とＶＣＣＤ１０２との間のバリアを形成するＰ型領域のＰ型不純物濃度、及び電圧ＶＭｓの少なくとも一方を用いることができる。
【００５７】
次に、図１４Ａ及び図１４Ｂに示すように、Ｔ＝ｔ４において、タイミング制御部２０６は、ゲート電極Ｖ１に電圧ＶＭを印加する。
【００５８】
前述したＰＤドレイン動作により、蓄積電荷はＱ＞Ｑ４となっているため、隣接するＶＣＣＤ１０２へ電荷が漏れ込むことに起因する画像不良は発生しない。
【００５９】
すなわち、一般的に電荷読み出し時にゲート電極１０３にはＶＨ＝１２Ｖ〜１３Ｖといった高い電圧が印加される。そのため、読み出し時（電圧ＶＨ印加時）のＶＣＣＤ１０２の容量は蓄積状態（ＶＭ印加時）のＶＣＣＤ１０２の容量よりも非常に大きくなる。よって、上述した比較例のように、Ｔ＝ｔ２の読み出し時に基板電圧Ｖｓｕｂを高く設定した場合には、過剰電荷を半導体基板１２０へ排出したとしても、ＶＣＣＤ１０２に残った電荷が電圧ＶＭ印加時のＶＣＣＤ１０２容量Ｑよりも大きくなってしまう場合がある。これにより、隣接するＶＣＣＤ１０２への電荷の漏れ込みが発生する。
【００６０】
一方で、本実施形態に係る固体撮像装置２００は、電圧ＶＨよりも低い電圧ＶＭｓ印加時に過剰電荷を排出する。これにより、固体撮像装置２００は、上記電荷の漏れ込みの発生を防ぐことができるので、過剰電荷の排出能力を十分に得ることができる。
【００６１】
以上、図面を用いて説明したように、本発明の第１の実施形態に係る固体撮像装置２００は、ＰＤ１０１に蓄積された過剰電荷を半導体基板１２０へ排出する縦型オーバーフロードレイン構造を備えた固体撮像装置に関するものである。
【００６２】
ＶＣＣＤ１０２にはタイミング制御部２０６より４値の電圧（ＶＬ／ＶＭ／ＶＭｓ／ＶＨ）が供給される。電圧ＶＬはＶＣＣＤ間のバリアポテンシャルの形成に用いられ、電圧ＶＭはＶＣＣＤ１０２の電荷蓄積状態の形成に用いられ、電圧ＶＨはＰＤ１０１からＶＣＣＤ１０２への電荷読み出しに用いられる。また、電圧の大小関係は、ＶＬ＜ＶＭ＜ＶＭｓ＜ＶＨである。
【００６３】
また、本実施形態に係る固体撮像装置２００は、ＶＣＣＤ１０２のゲート電極１０３に読み出しパルスＶＨを印加後に、ゲート電極１０３に電圧ＶＭｓを印加し、且つ、基板電圧Ｖｓｕｂを完全引き抜き電圧（ＰＤ１０１の電荷を半導体基板１２０の方向へ完全に排出可能な基板電圧）まで高くすることを特徴とする。また、ゲート電極１０３に電圧ＶＭｓを印加している時は、ＶＣＣＤ１０２間のバリアポテンシャルよりもＰＤ１０１とＶＣＣＤ１０２との間のバリアポテンシャルが高くなる。
【００６４】
そのため、固体撮像装置２００は、ゲート電極１０３に電圧ＶＨを印加している時（読み出し時）にＶＣＣＤ１０２に蓄積された電荷量が電圧ＶＭを印加している時のＶＣＣＤ１０２の容量Ｑよりも多い場合においても、ＶＣＣＤ１０２の過剰電荷をＰＤ１０１経由で半導体基板１２０へ排出することが可能となる。
【００６５】
（第２の実施形態）
本発明の第２の実施形態では、上述した第１の実施形態の変形例について説明する。具体的には、第２の実施形態では、イメージセンサの前に設置されたメカシャッタによりイメージセンサの露光期間と遮光期間とを制御する場合について説明する。
【００６６】
図１５は、本発明の第２の実施形態に係る固体撮像装置３００の構成を示す図である。
【００６７】
図１５に示す固体撮像装置３００は、メカシャッタ１３１と、レンズ１３２と、イメージセンサ１３３と、画像処理部１３４と、制御部１３５とを備える。
【００６８】
イメージセンサ１３３は、上述した第１の実施形態に係る固体撮像装置２００と同様の構成である。
【００６９】
図１６は、本実施形態における、ＰＤ１０１からＶＣＣＤ１０２への電荷読み出し時のタイミングを示している。また、図１７Ａ及び図１７Ｂは図１６のＴ＝ｔ１におけるＰＤ１０１及びＶＣＣＤ１０２のポテンシャルを模式的に表している。また、図１７Ａは、図３に示すＣ０−Ｃ１線に沿ったポテンシャルを示す。図１７Ｂは、図２に示すＢ０−Ｂ１線に沿ったポテンシャルを示す。また、図１６のＴ＝ｔ２〜ｔ４におけるポテンシャルは、上述した図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ及び図１４Ｂと同様である。
【００７０】
図１７Ａ及び図１７Ｂに示すように、Ｔ＝ｔ１における露光期間ではメカシャッタ１３１が開いている状態にある。よって、イメージセンサ１３３に光が入射する。また、露光期間中、ＶＣＣＤ１０２は高速転送動作によりＶＣＣＤ１０２内で発生したスミア等のノイズ成分を掃き出している。
【００７１】
Ｔ＝ｔ２では、メカシャッタ１３１が閉じイメージセンサ１３３は遮光される。また、メカシャッタ１３１が閉じると同時に、タイミング制御部２０６は、ゲート電極Ｖ１に電圧ＶＨを印加する。これにより、ＰＤ１０１からＶＣＣＤ１０２へ電荷が移動する。
【００７２】
ここで、メカシャッタ１３１が開放状態から完全に閉まるまでの時間Ｔｓが限りなく０に近い場合は、この読み出し期間中に強い光がイメージセンサに入射した場合においても、ＶＣＣＤ１０２にはスミア信号はほぼ蓄積されない。しかしながら、実際にはメカシャッタ１３１ではある一定の開閉期間が必要である。
【００７３】
よって、読み出し期間中にＶＣＣＤ１０２にはＰＤ１０１から読み出された信号の他にスミア信号が蓄積される。
【００７４】
Ｔ＝ｔ３では、読み出し期間終了と同時にＰＤドレイン動作が開始される。なお、以降の動作は、上述した実施形態２と同様である。
【００７５】
以上により、本発明の第２の実施形態に係る固体撮像装置３００は、上述した第１の実施形態に係る固体撮像装置２００と同様の効果を実現できる。
【００７６】
また、ＰＤドレイン動作を行わない場合、メカシャッタ１３１の開閉期間Ｔｓを短くすることで読み出し期間中に発生するスミア信号を低減可能である。しかしながら、期間Ｔｓを短くするにはメカシャッタ１３１を高速に動作させるための強力なバネを組み込む必要がある。そうなれば、バネを制御する強力なモータも必要となるため、撮像装置（カメラ）が大型化してしまう。
【００７７】
一方、ＰＤドレイン動作を用いることで、メカシャッタ１３１の開閉期間Ｔｓを短くする必要が無いので、大型なモータが不要となるためカメラの小型化が可能となる。また高性能なメカシャッタ１３１を必要としないのでカメラの低コスト化にも繋がる。
【００７８】
また、ＰＤドレイン動作により、ＶＣＣＤ間の電荷漏れを抑制できることはデバイス特性の観点においても有用である。通常、ＶＣＣＤ１０２を設計する際、ＶＣＣＤ１０２に蓄積可能な電荷の容量はＰＤ１０１の飽和量＋αとする。つまり、ＶＣＣＤ１０２に蓄積可能な電荷の容量に、ある一定のマージンαを持たせて設計する。このマージンにより、スミアなどのＰＤ１０１以外からの信号がＶＣＣＤ１０２に蓄積された場合でも、隣接するＶＣＣＤパケットへの電荷漏れが生じないようにしている。一方で、ＰＤドレイン動作を用いることで、マージンαを限りなく０に近づけることが可能である。これにより、ＶＣＣＤ１０２の幅を通常（ＰＤドレイン動作を行わない場合）よりも細く設計することが可能となる。このようにＶＣＣＤ１０２を細くすることで、ＰＤ１０１の面積を大きくできるため、感度の向上が見込まれる。
【００７９】
このように、セルサイズの微細化により、感度の低下が問題視される状況下において、高画素で高感度のセンサを実現するためにも本発明は有用である。
【００８０】
また、ＰＤドレイン動作によりＶＣＣＤ１０２の飽和信号量を規定できるため、ＰＤ１０１の飽和量を制御するために基板電圧を制御する必要がなくなる。一般的に画素加算を行う際に、基板電圧を制御することでＰＤ１０１の飽和量を小さくする。一方、本実施形態では、ＰＤドレイン動作により飽和信号量を規定できるため、この基板電圧制御が不要となる。これにより、基板電圧を制御のための専用回路も不要となるため、固体撮像装置の面積を縮小できる。
【００８１】
また、ＰＤドレイン動作に用いる電圧ＶＭｓはＶＭ＜ＶＭｓ＜ＶＨの関係を満たす電圧であれば固体撮像装置内の他で用いられている電圧であってもよい。例えば、電圧ＶＭｓを水平電荷転送部１０４（ＨＣＣＤ）の駆動電圧と兼用してもよい。通常ＨＣＣＤ１０４は二種類の電圧（Ｈａ及びＨｂ：Ｈａ＞Ｈｂ）で駆動される。一般的に、Ｈｂ＝ＶＭとし、Ｈａに関してはＶＨ／ＶＭ／ＶＬとは異なる電圧である。よって、Ｈａ＝ＶＭｓとすることで新たな電源を用意することなくＰＤドレイン動作が可能である。また、電圧Ｈａ及び電圧Ｈｂは本発明の第５電圧及び第６電圧に相当する。
【００８２】
また、上記説明では、１画素１電極構造を例に説明を行なったが、本発明はこの構造に限らない。例えば、図１８に記載しているような、１画素２電極構造に本発明を用いてもよい。
【００８３】
１画素２電極構造では、図中のゲート電極Ｖ１及びＶ３に電圧ＶＨを印加することで全てのＰＤ１０１に対して同時刻に読み出し動作を行うことが可能である。この時、ゲート電極Ｖ２及びＶ４には電圧ＶＬが印加されている。読み出し直後に、第１の実施形態又は第２の実施形態で説明したように、ゲート電極Ｖ１及びＶ３に電圧ＶＭｓを印加することでＰＤドレイン動作が可能である。
【００８４】
この１画素２電極構造は、同時刻にＰＤ１０１の信号を読み出せるため、動きの早い被写体を撮像する際にも画像の歪みが発生しないという利点を有する。
【００８５】
以上、本発明の実施形態に係る固体撮像装置について説明したが、本発明は、この実施形態に限定されるものではない。
【００８６】
また、上記第１及び第２の実施形態に係る固体撮像装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【００８７】
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【００８８】
また、上記断面図等において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
【００８９】
また、上記第１及び第２の実施形態に係る、固体撮像装置、及びそれらの変形例の機能のうち少なくとも一部を組み合わせてもよい。
【００９０】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、不純物領域等の導電型を示すｎ型及びｐ型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。
【００９１】
また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。
【００９２】
更に、本発明の主旨を逸脱しない限り、本実施形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
【産業上の利用可能性】
【００９３】
本発明は、固体撮像装置に適用できる。また、本発明は、固体撮像装置を用いるＤＳＣ（Ｄｉｇｉｔａｌ  Ｓｔｉｌｌ  Ｃａｍｅｒａ）等の撮像装置に有用である。
【符号の説明】
【００９４】
１００、２００、３００  固体撮像装置
１０１  光電変換部（ＰＤ）
１０２  垂直電荷転送部（ＶＣＣＤ）
１０３、Ｖ１、Ｖ２、Ｖ３、Ｖ４  ゲート電極
１０４  水平電荷転送部（ＨＣＣＤ）
１０５  電荷電圧変換部
１０６、２０６  タイミング制御部
１０７  信号処理部
１０９、２０９  基板電圧制御部
１１０  領域
１２０  半導体基板
１２１  Ｐウェル
１３１  メカシャッタ
１３２  レンズ
１３３  イメージセンサ
１３４  画像処理部
【図１】
2013005235.tif 000003
【図２】
2013005235.tif 000004
【図３】
2013005235.tif 000005
【図４】
2013005235.tif 000006
【図５Ａ】
2013005235.tif 000007
【図５Ｂ】
2013005235.tif 000008
【図６Ａ】
2013005235.tif 000009
【図６Ｂ】
2013005235.tif 000010
【図７Ａ】
2013005235.tif 000011
【図７Ｂ】
2013005235.tif 000012
【図８Ａ】
2013005235.tif 000013
【図８Ｂ】
2013005235.tif 000014
【図９】
2013005235.tif 000015
【図１０】
2013005235.tif 000016
【図１１Ａ】
2013005235.tif 000017
【図１１Ｂ】
2013005235.tif 000018
【図１２Ａ】
2013005235.tif 000019
【図１２Ｂ】
2013005235.tif 000020
【図１３Ａ】
2013005235.tif 000021
【図１３Ｂ】
2013005235.tif 000022
【図１４Ａ】
2013005235.tif 000023
【図１４Ｂ】
2013005235.tif 000024
【図１５】
2013005235.tif 000025
【図１６】
2013005235.tif 000026
【図１７Ａ】
2013005235.tif 000027
【図１７Ｂ】
2013005235.tif 000028
【図１８】
2013005235.tif 000029