(57)【要約】【課題】回折格子の熱変形を防止することができる半導体レーザの製造方法を得る。【解決手段】ｐ−ＩｎＰ基板１上にｎ−ＩｎＧａＡｓＰ光ガイド層５を形成する。ｎ−ＩｎＧａＡｓＰ光ガイド層５の一部をエッチングして、凸部７と凹部８が交互に配列された回折格子９を形成する。回折格子９の少なくとも一部を露出させる開口１１を有する成長阻止マスク１０をｎ−ＩｎＧａＡｓＰ光ガイド層５上に形成する。成長阻止マスク１０の開口１１から露出した回折格子９を埋め込むｎ−ＩｎＰ埋込み層１２をＭＯＶＰＥ法により形成する。【選択図】図１１
2013118318.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に半導体層を形成する工程と、
前記半導体層の一部をエッチングして、凸部と凹部が交互に配列された回折格子を形成する工程と、
前記回折格子の少なくとも一部を露出させる開口を有する成長阻止マスクを前記半導体層上に形成する工程と、
前記成長阻止マスクの前記開口から露出した前記回折格子を埋め込む埋込み層をＭＯＶＰＥ法により形成する工程と備えることを特徴とする半導体レーザの製造方法。
【請求項２】
前記成長阻止マスクは、前記回折格子の前記凹部が延びる方向と直交するストライプ形状であることを特徴とする請求項１に記載の半導体レーザの製造方法。
【請求項３】
前記成長阻止マスクの幅は３００ｕｍ以下であり、前記成長阻止マスクの前記開口の幅は１０ｕｍ以上であることを特徴とする請求項１又は２に記載の半導体レーザの製造方法。
【請求項４】
前記回折格子の前記凸部の上面及び前記凹部の底面は（１００）面であり、
前記回折格子の前記凸部の側面は（１００）面に対して傾斜しており、
前記埋込み層は（１００）面より（０１１）面又は（１１１）面の成長速度が速いことを特徴とする請求項１〜３の何れか１項に記載の半導体レーザの製造方法。
【請求項５】
半導体基板上に半導体層を形成する工程と、
前記半導体層の一部をエッチングして、凸部と凹部が交互に配列された回折格子を形成する工程と、
前記回折格子を埋め込む埋込み層を形成する工程と備え、
前記回折格子の前記凸部の上面及び前記凹部の底面は（１００）面であり、
前記回折格子の前記凸部の側面は（１００）面に対して傾斜しており、
前記埋込み層は（１００）面より（０１１）面又は（１１１）面の成長速度が速いことを特徴とする半導体レーザの製造方法。
【請求項６】
前記回折格子の前記凸部の側面の（１００）面に対する傾斜角は５０〜６０°であることを特徴とする請求項４又は５に記載の半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回折格子の熱変形を防止することができる半導体レーザの製造方法に関する。
【背景技術】
【０００２】
分布帰還型レーザ（Distributed feedback laser、以下ＤＦＢレーザと記す）は、主に光ファイバー通信の分野で使用されており、発光波長を単一化するため活性層近傍に回折格子を有する。この回折格子は周期構造を有し、活性層から発せられた特定の波長の光を選択的に発振させる。
【０００３】
レーザ光の発振波長が１．０〜１．７ｕｍ帯の場合にはＩｎＰ系のＤＦＢレーザが用いられる。このＩｎＰ系ＤＦＢレーザには、活性層と光ガイド層の少なくとも１つがＩｎＧａＡｓＰで構成されたＩｎＧａＡｓＰ／ＩｎＰ系レーザや、活性層と光ガイド層の少なくとも１つがＩｎＧａＡｌＡｓで構成されたＩｎＧａＡｌＡｓ／ＩｎＰ系レーザがある。
【０００４】
一般に、回折格子は、ガイド層の一部をエッチングして形成された周期構造を有する。回折格子の形状は、活性層を導波する光と回折格子の結合度合いを示す光結合係数を決めるパラメータの１つである。光結合係数は、半導体レーザの発振波長や伝送特性への寄与が大きい重要なパラメータである。従って、回折格子を所望の形状に安定して形成する必要がある。
【０００５】
特許文献１の方法では、ＩｎＰ基板に形成した回折格子の埋込み成長の際に、（Ｃ２Ｈ５）３ＧａとＡｓＨ３から成る熱変形防止層を形成し、この熱変形防止層上に光ガイド層、活性層、クラッド層、コンタクト層を順に形成する。熱変形防止層のＶ族原子のＡｓは、ＩｎＰ基板のＶ族原子のＰより蒸気圧が２桁以上低いため、蒸発しにくい。従って、光ガイド層の成長温度（６００℃）が高くても、III族原子のＧａのマイグレーション（移動）が抑制される。また、熱変形防止層の成長温度（３５０℃）は低い。よって、回折格子の熱変形を防止することができる。
【０００６】
特許文献２の方法では、活性層上にガイド層とＩｎＰ層を順に形成し、ガイド層に回折格子を形成する。次に、高温熱処理すると、蒸気圧の高いＰが蒸発してＩｎＰ層が徐々に熱変形し、回折格子の凹部に崩れ落ちて埋まり、最終的にはほぼ平坦になる。
【０００７】
また、埋込み成長の際に回折格子は高温に晒される。そこで、埋め込み成長速度を上げて、回折格子の熱変形が発生する前に回折格子を埋め込む方法が考えられる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３４６４１６１号公報
【特許文献２】特開平６−２１５７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１の方法では、熱変形防止層がＧａＡｓになるため、ＩｎＰ基板／ＧａＡｓ熱変形防止層／ＩｎＧａＡｓＰ光ガイド層という構成になる。従って、格子不整合により欠陥が導入され、レーザ特性が劣化する。また、ＧａＡｓは屈折率が高いため、光結合効率等の設計が困難である。
【００１０】
特許文献２の方法では、ＩｎＰ層が熱変形する際に回折格子の上部角部が露出して形状が崩れないようにＩｎＰ層を厚くしなければならず、回折格子の幅の加工精度が悪い。また、ＩｎＰ層の熱変形を促進するため、アニール温度を上げるとガイド層も一緒に崩れる。このため、所望の光結合係数が得られず、半導体レーザの発振波長や伝送特性がばらつく。
【００１１】
また、ＭＯＶＰＥ法（Metal Organic Vapor Phase Epitaxy）ではＶ族原料とIII族原料のガス流量比が高い（１０〜）ため、成長速度はIII族原料のガス流量でほぼ決まる。従って、従来の埋め込み成長速度を上げる方法では、III族原料のガス流量を増加させていた。しかし、III族の有機金属原料をキャリアガスへ飽和蒸気圧分取込ませるが、蒸気圧の限界や安定性を考慮するとあまり大きくできない。また、有機金属原料が基板付近で分解してＶ族原料と反応して結晶成長するが、原料ガスの未分解成分が一定量あるため、流量増加だけでは、成長速度の上昇に限界がある。
【００１２】
本発明は、上述のような課題を解決するためになされたもので、その目的は回折格子の熱変形を防止することができる半導体レーザの製造方法を得るものである。
【課題を解決するための手段】
【００１３】
本発明に係る半導体レーザの製造方法は、半導体基板上に半導体層を形成する工程と、前記半導体層の一部をエッチングして、凸部と凹部が交互に配列された回折格子を形成する工程と、前記回折格子の少なくとも一部を露出させる開口を有する成長阻止マスクを前記半導体層上に形成する工程と、前記成長阻止マスクの前記開口から露出した前記回折格子を埋め込む埋込み層をＭＯＶＰＥ法により形成する工程と備えることを特徴とする。
【発明の効果】
【００１４】
本発明により、回折格子の熱変形を防止することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１に係る半導体レーザの製造方法を示す上面図である。
【図２】図１のＡ−Ａ´に沿った断面図である。
【図３】本発明の実施の形態１に係る半導体レーザの製造方法を示す上面図である。
【図４】図３のＢ−Ｂ´に沿った断面図である。
【図５】本発明の実施の形態１に係る半導体レーザの製造方法を示す上面図である。
【図６】図５のＣ−Ｃ´に沿った断面図である。
【図７】図５のＤ−Ｄ´に沿った断面図である。
【図８】本発明の実施の形態１に係る半導体レーザの製造方法を示す上面図である。
【図９】図８のＢ−Ｂ´に沿った断面図である。
【図１０】図８のＣ−Ｃ´に沿った断面図である。
【図１１】図８のＤ−Ｄ´に沿った断面図である。
【図１２】本発明の実施の形態２に係る半導体レーザの製造方法を示す断面図である。
【図１３】本発明の実施の形態２に係る半導体レーザの製造方法を示す断面図である。
【発明を実施するための形態】
【００１６】
本発明の実施の形態に係る半導体レーザの製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。なお、図面では本発明が理解できる程度に各構成の大きさ、形状、及び配置を概略的に示しており、本発明は図面に示した例のみに限定されるものではない。
【００１７】
実施の形態１．
図１，３，５，８は、本発明の実施の形態１に係る半導体レーザの製造方法を示す上面図である。図２は図１のＡ−Ａ´に沿った断面図、図４は図３のＢ−Ｂ´に沿った断面図、図６は図５のＣ−Ｃ´に沿った断面図、図７は図５のＤ−Ｄ´に沿った断面図、図９は図８のＢ−Ｂ´に沿った断面図、図１０は図８のＣ−Ｃ´に沿った断面図、図１１は図８のＤ−Ｄ´に沿った断面図である。
【００１８】
まず、図１，２に示すように、ｐ−ＩｎＰ基板１上にｐ−ＩｎＰバッファ層２、ノンドープＩｎＧａＡｓＰ活性層３、ｎ−ＩｎＰバリア層４、ｎ−ＩｎＧａＡｓＰ光ガイド層５、ｎ−ＩｎＰキャップ層６を順に形成する。ｎ−ＩｎＧａＡｓＰ光ガイド層５の膜厚は５０ｎｍ、ｎ−ＩｎＰキャップ層６の膜厚は５０ｎｍである。ｎ−ＩｎＧａＡｓＰ光ガイド層５及びｎ−ＩｎＰキャップ層６の形成は、ＭＯＶＰＥ法などによって６００℃程度の基板温度で行う。
【００１９】
次に、図３．４に示すように、電子線（Electron Beam）描画法などを用いてｎ−ＩｎＰキャップ層６及びｎ−ＩｎＧａＡｓＰ光ガイド層５の一部をエッチングして、ｎ−ＩｎＧａＡｓＰ光ガイド層５に、凸部７と凹部８が交互に配列された回折格子９を形成する。また、回折格子９をチップ全面に形成すると描画時間がかかるため、ここでは導波路付近のみに幅１０ｕｍの回折格子９を形成する。
【００２０】
ＤＦＢレーザの発振波長λｐは、数式１に示すように、回折格子９の周期Λと導波路の実効屈折率ｎｅｆｆによって決まる。
λｐ＝２・ｎｅｆｆ・Λ          ・・・（数式１）
【００２１】
次に、図５−７に示すように、ＳｉＯ２からなる成長阻止マスク１０をｎ−ＩｎＧａＡｓＰ光ガイド層５及びｎ−ＩｎＰキャップ層６上に形成する。成長阻止マスク１０は、回折格子９の少なくとも一部を露出させる開口１１を有する。成長阻止マスク１０は、回折格子９の凹部８が延びる方向と直交する、即ち共振器方向と平行に延びるストライプ形状である。左右の成長阻止マスク１０の幅を各々１４０ｕｍ、膜厚を０．２ｕｍとし、開口１１の幅を２０ｕｍとする。なお、回折格子９を狭い領域に形成する場合には、回折格子９の外側に成長阻止マスク１０を形成する。一方、回折格子９をチップ全面又は広範囲に形成する場合には、回折格子９の一部上にも成長阻止マスク１０を形成する（図示せず）。
【００２２】
次に、図８−１１に示すように、成長阻止マスク１０の開口１１から露出した回折格子９を埋め込むｎ−ＩｎＰ埋込み層１２をＭＯＶＰＥ法により形成する。この際にIII族原料は成長阻止マスク１０上でマイグレーションするため、ｎ−ＩｎＰ埋込み層１２の成長速度が大きくなる。従って、回折格子９を埋め込む時間が短くなるため、回折格子９の熱変形を防止することができる。
【００２３】
ここで、成長阻止マスク１０の面積が大きいほど、マイグレーションする原子の数が多くなり、成長速度が大きくなる。マスク面積に対する成長速度の依存性は、基板へのIII族原料の供給レート、供給された原料の結晶化レート、及びIII族原料の拡散係数を導入した拡散方程式によって記述される（参考：ＪＪＡＰ，４７，７７８８−７７９２（２００８））。ただし、成長阻止マスク１０上でのIII族原料のマイグレーション長や気相拡散長を超える幅の成長阻止マスク１０を形成しても、成長速度はあまり増加しない。また、成長阻止マスク１０が大きいと、成長阻止マスク１０上での核形成によりポリ結晶が形成される。従って、成長阻止マスク１０の幅を３００μｍ以下にするのが好ましい。
【００２４】
また、開口１１内では、成長阻止マスク１０近傍においてIII族原料の表面マイグレーション長で特徴づけられる幅でｎ−ＩｎＰ埋込み層１２の盛り上がりが生じる。一方、成長阻止マスク１０から表面マイグレーション長以上に遠ざかった領域では、気相拡散長で特徴づけられる比較的平坦なｎ−ＩｎＰ埋込み層１２が得られる。そして、本実施の形態の成長条件において、開口１１内での表面マイグレーション長はたかだか数μｍ程度である。従って、成長阻止マスク１０の開口１１の幅を１０μｍ以上とすることが好ましい。
【００２５】
実施の形態２．
図１２，１３は、本発明の実施の形態２に係る半導体レーザの製造方法を示す断面図である。
【００２６】
まず、実施の形態１と同様に、ｐ−ＩｎＰ基板１上にｐ−ＩｎＰバッファ層２、ノンドープＩｎＧａＡｓＰ活性層３、ｎ−ＩｎＰバリア層４、ｎ−ＩｎＧａＡｓＰ光ガイド層５、ｎ−ＩｎＰキャップ層６を順に形成する。
【００２７】
次に、図１２に示すように、電子線描画法などを用いてｎ−ＩｎＰキャップ層６及びｎ−ＩｎＧａＡｓＰ光ガイド層５の一部をＲＩＥ（Reactive Ion Etching）によりエッチングして、ｎ−ＩｎＧａＡｓＰ光ガイド層５に、凸部７と凹部８が交互に配列された回折格子９を形成する。回折格子９の凸部７の上面及び凹部８の底面は（１００）面である。
【００２８】
この際に、ＲＩＥにおいて加工側壁に保護膜を形成するエッチング条件にすることで、回折格子９の凸部７の側面を（１００）面に対して傾斜させる。または、レジストのエッジ形状が裾引きした形状にすることでも傾斜させることができる。具体的には、回折格子９の凸部７の側面の（１００）面に対する傾斜角を５０〜６０°にする。これにより、回折格子９の凸部７の側面は（１１１）Ａ面に近くなる。
【００２９】
次に、図１３に示すように、回折格子９を埋め込むｎ−ＩｎＰ埋込み層１２をＭＯＶＰＥ法により形成する。この際に成長温度５５０℃、原料モル比Ｖ／III＝６０とする。この条件では、ｎ−ＩｎＰ埋込み層１２は（１００）面より（０１１）面又は（１１１）面の成長速度が速くなる。ただし、成長温度５００〜６００℃、原料モル比Ｖ／III＝３０〜１００の範囲であれば同様の効果を得ることができる。
【００３０】
これにより、図中の破線で示すように、回折格子９の側面に優先的にｎ−ＩｎＰ埋込み層１２が形成されて回折格子９が保護されるため、回折格子９の熱変形を防止することができる。
【００３１】
なお、実施の形態１の製造方法において、回折格子９の凸部７の側面を（１００）面に対して傾斜させ、ｎ−ＩｎＰ埋込み層１２が（１００）面より（０１１）面又は（１１１）面の成長速度が速くなるように成長条件を設定することにより、更に確実に回折格子９の熱変形を防止することができる。
【００３２】
また、一般的に、ｐ型よりｎ型の方が光吸収ロスが小さいため、回折格子はｎ側に形成される。実施の形態１，２では、ｐ−ＩｎＰ基板を用いて活性層の上に回折格子を形成している。しかし、これに限らず、ｎ−ＩｎＰ基板を用いて活性層の下に回折格子を形成してもよい。
【符号の説明】
【００３３】
１  ｐ−ＩｎＰ基板（半導体基板）
５  ｎ−ＩｎＧａＡｓＰ光ガイド層（半導体層）
７  凸部
８  凹部
９  回折格子
１１  開口
１０  成長阻止マスク
１２  ｎ−ＩｎＰ埋込み層（埋込み層）
【図１】
2013118318.tif 000003
【図２】
2013118318.tif 000004
【図３】
2013118318.tif 000005
【図４】
2013118318.tif 000006
【図５】
2013118318.tif 000007
【図６】
2013118318.tif 000008
【図７】
2013118318.tif 000009
【図８】
2013118318.tif 000010
【図９】
2013118318.tif 000011
【図１０】
2013118318.tif 000012
【図１１】
2013118318.tif 000013
【図１２】
2013118318.tif 000014
【図１３】
2013118318.tif 000015