(57)【要約】【課題】電力管理チップ及びそれを備える電力管理装置を提供する。【解決手段】一つ以上の電力スイッチ及びその電力スイッチを駆動するための駆動信号を生成し、電力スイッチと同じ基板上に形成される一つ以上の回路部を備えるドライバ部を備える電力管理チップ。【選択図】図１
2013192445.tif 000002
【特許請求の範囲】
【請求項１】
一つ以上の電力スイッチと、
前記電力スイッチを駆動するための駆動信号を生成し、前記電力スイッチと同じ基板上に形成される一つ以上の回路部を備えるドライバ部と、を備えることを特徴とする電力管理チップ。
【請求項２】
前記一つ以上の電力スイッチは、高電圧を伝達する第１電力スイッチ及び低電圧を伝達する第２電力スイッチを備え、
前記ドライバ部は、前記第１電力スイッチのゲートを駆動する第１ゲートドライバ及び前記第２電力スイッチのゲートを駆動する第２ゲートドライバを備えることを特徴とする請求項１に記載の電力管理チップ。
【請求項３】
前記ドライバ部は、
前記電力スイッチを制御するための第１制御信号に応答して出力信号を生成するラッチ回路と、
前記ラッチ回路からの出力信号を受信し、前記出力信号に応答して前記駆動信号を生成し、前記電力スイッチのゲートに提供するゲートドライバと、を備えることを特徴とする請求項１または請求項２に記載の電力管理チップ。
【請求項４】
前記ドライバ部は、
外部からの第２制御信号に応答して内部制御信号を生成する制御ユニットと、
前記内部制御信号のエッジを検出してエッジ検出信号を生成するエッジ検出部と、
前記エッジ検出信号のレベルを変換した信号を前記第１制御信号として生成するレベルシフタと、をさらに備えることを特徴とする請求項３に記載の電力管理チップ。
【請求項５】
前記ラッチ回路は、
前記第１制御信号に応答してラッチ出力信号を発生させるラッチ部と、
前記ラッチ部の出力端に連結され、少なくとも一つの空乏トランジスタを備えるロード部と、を備えることを特徴とする請求項３または請求項４に記載の電力管理チップ。
【請求項６】
前記ゲートドライバは複数段のインバータを備え、
前記複数段のインバータのうち少なくとも一つのインバータは、電源電圧及び出力端の間に連結される空乏トランジスタを備えることを特徴とする請求項３〜５のいずれか一項に記載の電力管理チップ。
【請求項７】
前記複数段のインバータのうち、前記電力スイッチのゲートに連結された最終段のインバータは、ＮＭＯＳトランジスタで具現されるプルアップトランジスタ及びプルダウントランジスタを備えることを特徴とする請求項６に記載の電力管理チップ。
【請求項８】
前記最終段のインバータは、
前記プルアップトランジスタに並列に連結される空乏トランジスタをさらに備えることを特徴とする請求項７に記載の電力管理チップ。
【請求項９】
前記ドライバ部は、
前記電力スイッチのゲートに提供される駆動信号のレベルをプルアップするプルアップトランジスタと、
前記電力スイッチのゲートに提供される駆動信号のレベルをプルダウンするプルダウントランジスタと、
前記プルアップトランジスタと並列に連結され、前記プルアップトランジスタに比べて低い駆動力を持つ空乏トランジスタと、を備えることを特徴とする請求項１〜８のいずれか一項に記載の電力管理チップ。
【請求項１０】
前記ドライバ部を構成するトランジスタのそれぞれは、ＮＭＯＳ及びＤＭＯＳのうち選択されたいずれか一つであることを特徴とする請求項１〜９のいずれか一項に記載の電力管理チップ。
【請求項１１】
一つ以上の電力スイッチと、
前記電力スイッチと同じ基板上に形成され、前記電力スイッチを介する電力管理動作を制御するための制御信号を発生させるコントローラ部と、
前記コントローラ部からの制御信号に応答して前記電力スイッチを駆動するための駆動信号を生成し、前記電力スイッチと同じ基板上に形成される一つ以上の回路部を備えるドライバ部と、を備えることを特徴とする電力管理チップ。
【請求項１２】
前記一つ以上の電力スイッチは、高電圧を伝達する第１電力スイッチ及び低電圧を伝達する第２電力スイッチを備え、
前記ドライバ部は、前記コントローラ部の第１制御信号に応答して前記第１電力スイッチのゲートを駆動する第１ゲートドライバ、及び前記コントローラ部の第２制御信号に応答して前記第２電力スイッチのゲートを駆動する第２ゲートドライバを備えることを特徴とする請求項１１に記載の電力管理チップ。
【請求項１３】
前記ドライバ部は、前記駆動信号を生成するためのラッチ回路及びインバータ回路を備え、
前記ラッチ回路及びインバータ回路のうち少なくとも一つは、その出力端に電気的に連結される空乏トランジスタを備えることを特徴とする請求項１１または請求項１２に記載の電力管理チップ。
【請求項１４】
前記電力スイッチは、
窒化ガリウム（ＧａＮ）トランジスタ、炭化ケイ素（ＳｉＣ）トランジスタ及び絶縁ゲート型バイポーラトランジスタのうちいずれか一つに具現されることを特徴とする請求項１〜１３のいずれか一項に記載の電力管理チップ。
【請求項１５】
前記電力管理チップは、ウェーハレベルチップスケールを持つことを特徴とする請求項１〜１４のいずれか一項に記載の電力管理チップ。
【請求項１６】
モジュールボードと、
前記モジュールボード上に装着された電力管理チップと、を備え、
前記電力管理チップは、
一つ以上の電力スイッチと、
前記電力スイッチを駆動するための駆動信号を生成し、前記電力スイッチと同じ基板上に形成される一つ以上の回路部を備えるドライバ部と、を備えることを特徴とする電力管理装置。
【請求項１７】
前記電力管理チップは、
前記電力スイッチと同じ基板上に形成され、前記電力スイッチを介する電力管理動作を制御するための制御信号を発生させるコントローラ部をさらに備えることを特徴とする請求項１６に記載の電力管理装置。
【請求項１８】
前記モジュールボード上に装着され、前記電力スイッチを介する電力管理動作を制御するための制御信号を発生させて前記電力管理チップに提供するコントローラチップをさらに備えることを特徴とする請求項１６または１７に記載の電力管理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力半導体を用いる電力管理チップ及びそれを備える電力管理装置に関する。
【背景技術】
【０００２】
最近、主電源を供給されて各素子に必要な電圧に変換または分配する電力半導体が電子機器に採用されている傾向がある。電力半導体は、シリコン基盤の半導体を用いて製造されるか、または窒化ガリウム（ＧａＮ）や炭化ケイ素（ＳｉＣ）などの化合物半導体に基づいたＧａＮトランジスタやＳｉＣトランジスタで具現される。
【０００３】
電力半導体は、電力管理チップ内で電源電圧をスイッチングするための手段として用いられる。しかし、電力管理チップの駆動時に寄生ＲＬＣ成分によってノイズ発生及び電力効率の低下をもたらす恐れがあり、高電圧トランジスタを用いて電力管理チップを駆動する必要があるため、これによるコスト高の問題が生じる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、前記の問題点を解決するためになされたものであり、ノイズ発生を低減させ、かつコストダウン及び電力効率の向上を可能にする電力管理チップ及びそれを備える電力管理装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
前記の課題を解決するために、本発明の一実施形態による電力管理チップは、一つ以上の電力スイッチと、前記電力スイッチを駆動するための駆動信号を生成し、前記電力スイッチと同じ基板上に形成される一つ以上の回路部を備えるドライバ部と、を備えることを特徴とする。
【０００６】
一方、本発明の他の実施形態による電力管理チップは、一つ以上の電力スイッチと、前記電力スイッチと同じ基板上に形成され、前記電力スイッチを介する電力管理動作を制御するための制御信号を発生させるコントローラ部と、前記コントローラ部からの制御信号に応答して前記電力スイッチを駆動するための駆動信号を生成し、前記電力スイッチと同じ基板上に形成される一つ以上の回路部を備えるドライバ部と、を備えることを特徴とする。
【０００７】
一方、本発明の一実施形態による電力管理装置は、モジュールボードと、前記モジュールボード上に装着された電力管理チップと、を備え、前記電力管理チップは、一つ以上の電力スイッチと、前記電力スイッチを駆動するための駆動信号を生成し、前記電力スイッチと同じ基板上に形成される一つ以上の回路部を備えるドライバ部と、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明の電力管理チップ及びそれを備える電力管理装置によれば、電力スイッチとこれを駆動するためのドライバとを一つの半導体チップに集積するため、ＲＬＣ成分に起因するノイズ発生を低減させ、かつ電力効率を向上させる効果があり、また電力管理チップ及び電力管理装置の製造コストを低減させる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態による電力管理チップ及びそれを備える電力管理装置を示すブロック図である。
【図２】図１の電力スイッチの一具現例を示す工程断面図である。
【図３】本発明の他の実施形態による電力管理チップ及びそれを備える電力管理装置を示すブロック図である。
【図４】図３に示した電力管理チップの一具現例を示すブロック図である。
【図５】本発明のさらに他の実施形態による電力管理チップ及びそれを備える電力管理装置を示すブロック図である。
【図６】図５の電力管理チップの一具現例を示す回路図である。
【図７】図５の電力管理チップのゲートドライバの他の具現例を示す回路図である。
【図８】図５の電力管理チップのゲートドライバのさらに他の具現例を示す回路図である。
【図９】本発明のさらに他の実施形態による電力管理チップの一具現例を示すブロック図である。
【図１０】本発明の実施形態による電力管理チップが採用された電力管理装置の一具現例を示す回路図である。
【図１１】本発明の実施形態による電力管理チップが採用された電力電力管理の他の具現例を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の望ましい実施形態を、添付した図面を参照して詳細に説明する。
【００１１】
図１は、本発明の一実施形態による電力管理チップ及びそれを備える電力管理装置を示すブロック図である。図１に示したように、本発明の実施形態による電力管理装置１０００は、モジュールボード１１００及びモジュールボード１１００上に装着された本発明の実施形態による電力管理チップ１３００を備える。また、電力管理装置１０００の外部と通信して電力管理チップ１３００を制御するための制御信号ＣＯＮ１を生成するコントローラチップ１２００が、電力管理装置１０００のモジュールボード１１００上にさらに装着される。
【００１２】
モジュールボード１１００上には一つ以上の半導体チップが装着され、モジュールボード１１００に形成された電気的配線を通じて半導体チップ間に信号が送受信される。コントローラチップ１２００は電力管理装置１０００の外部と通信し、一例として、外部のホスト（図示せず）からの命令に応答して電力管理チップ１３００を制御するための制御信号ＣＯＮ１を生成し、これを、モジュールボード１１００上の電気的配線を通じて電力管理チップ１３００に提供する。コントローラチップ１２００は、電力管理チップ１３００と別途のチップで具現され、コントローラチップ１２００に備えられる一つ以上の制御回路（図示せず）は、電力管理チップ１３００と別途の工程、一例として、ＮＭＯＳ工程及びＰＭＯＳ工程により具現される。
【００１３】
電力管理チップ１３００は、電力スイッチ１３１０及びドライバ部１３２０を備える。電力スイッチ１３１０は、一つ以上の電力半導体を備え、一例として、窒化ガリウム（ＧａＮ）や炭化ケイ素（ＳｉＣ）などの半導体に基づくＧａＮトランジスタやＳｉＣトランジスタを備える。または、電力スイッチ１３１０は、絶縁ゲート型バイポーラトランジスタを備える。図１では、電力スイッチ１３１０がＧａＮトランジスタを備える例が図示され、電力スイッチ１３１０は、相対的に高電圧を持つ第１電圧ＶＤＤ１と相対的に低電圧を持つ第２電圧ＶＳＳ１との間に連結される。ドライバ部１３２０の制御下で電力スイッチ１３１０がスイッチングされることで、電力管理装置１０００外部の装置（図示せず）に電力を提供する。電力スイッチ１３１０は高電圧トランジスタとして動作し、一例として、１０００Ｖ以内の電源電圧に連結されてドライバ部１３２０の制御下で電圧をスイッチングする。
【００１４】
ドライバ部１３２０は、電力スイッチ１３１０を駆動するための駆動信号を生成する一つ以上の回路部を備える。回路部は、制御信号ＣＯＮ１を処理して内部信号を生成する回路部と、電力スイッチ１３１０のゲートを駆動するためのゲートドライバと、を備える。ドライバ部１３２０内部の回路部は、電圧ＶＤＤ２、ＶＳＳ２によって駆動される。
【００１５】
本発明の実施形態によれば、電力スイッチ１３１０とドライバ部１３２０とが一つの半導体チップに具現される。例えば、同じ半導体基板上に電力スイッチ１３１０を具現するための工程過程と、ドライバ部１３２０を具現するための工程過程とが行われ、同じチップに電力スイッチ１３１０及びドライバ部１３２０が集積される。また、電力スイッチ１３１０の具現のための工程過程のうち少なくとも一部と、ドライバ部１３２０を具現するための工程過程のうち少なくとも一部とは、同じ工程で行われてもよい。
【００１６】
電力スイッチ１３１０の具現のためのＭＯＳトランジスタ工程にドライバ部１３２０の具現のためのＭＯＳトランジスタ工程を追加することで、電力スイッチ１３１０とドライバ部１３２０とを同じ半導体基板（または、同じウェーハ）で提供可能にする。一例として、ドライバ部１３２０を具現するために、ゲート形成工程、ドーピング工程及びチャネル形成工程などの段階が加えられる。また、本発明の実施形態による電力管理チップ１３００は、各種レベルのチップのうちいずれか一つで具現され、一例として、電力管理チップ１３００は、ウェーハレベルチップスケールを持つ。
【００１７】
本発明の実施形態によれば、電力スイッチ１３１０とドライバ部１３２０とが同じチップに具現されるので、電力スイッチ１３１０とドライバ部１３２０との間のＲＬＣ値を最小化してノイズ発生及び誤動作の可能性を低減させる。また電力スイッチ１３１０とドライバ部１３２０とが同一チップに具現されるので、別途のチップ具現に求められる工程手続きを低減させることができてコストダウンできる。
【００１８】
図２は、図１の電力スイッチの一具現例を示す工程断面図である。図２に示したように、電力スイッチ１３１０は、半導体基板１３１０＿１及びこれに積層される下部半導体層１３１０＿２、チャネル層１３１０＿３、上部半導体層１３１０＿４及び一つ以上の電極を備える。一つ以上の電極は、ソース電極１３１０＿５、ゲート電極１３１０＿６及びドレイン電極１３１０＿７を備える。
【００１９】
ソース電極１３１０＿５、ゲート電極１３１０＿６及びドレイン電極１３１０＿７は、上部半導体層１３１０＿４上に互いに離隔して形成され、それぞれ伝導性物質を含む。また、下部半導体層１３１０＿２及び上部半導体層１３１０＿４は、互いに異なるバンドギャップを持つ物質を含み、一例として、下部半導体層１３１０＿２はＧａＮ、ＧａＡｓ、ＩｎＮなどの物質を含み、上部半導体層１３１０＿４はＡｌＧａＮ、ＡｌＧａＡｓ、ＡｌＩｎＮなどの物質を含む。下部半導体層１３１０＿２と上部半導体層１３１０＿４との間のバンドギャップの差によって、下部半導体層１３１０＿２と上部半導体層１３１０＿４との接合面に２次元電子ガス（２ＤＥＧ、２Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）層が誘導され、誘導された２次元電子ガス層がチャネル層１３１０＿３として動作する。
【００２０】
図３は、本発明の他の実施形態による電力管理チップ及びそれを備える電力管理装置を示すブロック図である。図３に示したように、本発明の実施形態による電力管理装置２０００は、モジュールボード２１００及びモジュールボード２１００上に装着された本発明の実施形態による電力管理チップ２３００を備える。また、電力管理チップ２３００を制御するための制御信号ＣＯＮ２ａ、ＣＯＮ２ｂを生成するコントローラチップ２２００が、モジュールボード２１００上にさらに装着される。
【００２１】
図３に示した実施形態の電力管理装置２０００によれば、電力管理チップ２３００は、電力スイッチ部２３１０と、電力スイッチ部２３１０を駆動するためのドライバ部２３２０とを備える。電力スイッチ部２３１０は、高電圧を伝達する第１電力スイッチ２３１１及び低電圧を伝達する第２電力スイッチ２３１２を備え、ドライバ部２３２０は、第１電力スイッチ２３１１を駆動するための第１ドライバ部、及び第２電力スイッチ２３１２を駆動するための第２ドライバ部を備える。図２には、電力スイッチ部２３１０が高電圧伝達用及び低電圧伝達用の２つの電力スイッチを備えると例示されたが、電力管理装置２０００が適用されるアプリケーションの種類によって、電力スイッチ部２３１０はさらに多くの電力スイッチを備えることができ、ドライバ部２３２０は、これに対応してさらに多くのドライバ部を備える。
【００２２】
ドライバ部２３２０は、コントローラチップ２２００からの制御信号ＣＯＮ２ａ、ＣＯＮ２ｂを受信し、これを処理して電力スイッチ部２３１０を駆動するための駆動信号を生成する。また、電力スイッチ部２３１０に備えられる電力スイッチ及びドライバ部２３２０に備えられる一つ以上のドライバ部は、同じ半導体基板上に形成されて一つのチップに具現される。前述した実施形態のように、電力スイッチ部２３１０を具現するためのＭＯＳトランジスタ工程にドライバ部２３２０を具現するためのＭＯＳ工程を加えることで、電力スイッチ部２３１０とドライバ部２３２０とを同じ半導体基板（または、同じウェーハ）で提供可能にする。
【００２３】
ドライバ部２３２０は、第１及び第２電力スイッチ２３１１、２３１２のゲートを駆動するためのゲートドライバ以外にも、コントローラチップ２２００から提供される制御信号ＣＯＮ２ａ、ＣＯＮ２ｂを処理して内部信号を生成する一つ以上の回路部（図示せず）を備える。ドライバ部２３２０のゲートドライバや回路部はＭＯＳ工程によって具現され、望ましくは、半導体基板上に第１及び第２電力スイッチ２３１１、２３１２として窒化ガリウム（ＧａＮ）や炭化ケイ素（ＳｉＣ）トランジスタの具現のための工程を行うと共に、ゲートドライバや回路部の具現のためのＮＭＯＳ工程及び／または空乏（Ｄｅｐｌｅｔｉｏｎ）ＭＯＳ工程（以下、ＤＭＯＳ工程）を加えることで、電力スイッチ部２３１０とドライバ部２３２０とを同じ半導体チップに集積させる。
【００２４】
図４は、図３に示した電力管理チップ２３００の一具現例を示すブロック図である。図４に示したように、電力管理チップ２３００は第１及び第２電力スイッチ２３１１、２３１２を備え、また第１及び第２電力スイッチ２３１１、２３１２を駆動するための各種回路部を備える。
【００２５】
ドライバ部２３２０は、その内部に備えられる回路部の動作電圧のレベル特性によって第１回路部２３２０＿１及び第２回路部２３２０＿２を備える。例えば、第１回路部２３２０＿１は、相対的に低い電圧（例えば、０ないし３Ｖ電圧範囲）に基づいて動作し、第２回路部２３２０＿２は、相対的に高い電圧（例えば、０ないし３０Ｖ電圧範囲）に基づいて動作する回路を備える。図４の実施形態では、第１回路部２３２０＿１が、制御ユニット２３２１、エッジ検出部２３２２及びレベルシフタ２３２３の少なくとも一部を備え、第２回路部２３２０＿２がレベルシフタ２３２３の他の少なくとも一部、ラッチ部２３２４、第１電力スイッチ２３１１のゲートを駆動する第１ゲートドライバ２３２５、及び第２電力スイッチ２３１２のゲートを駆動する第２ゲートドライバ２３２６を備える例が図示される。
【００２６】
制御ユニット２３２１は、外部コントローラチップと通信して外部コントローラチップからの制御信号を受信し、これを処理して第１内部制御信号を生成する。エッジ検出部２３２２は、内部制御信号のエッジを検出して第１及び第２電力スイッチ２３１１、２３１２のスイッチングタイミングを調節するためのエッジ検出信号を生成し、これをレベルシフタ２３２３に提供する。レベルシフタ２３２３は、エッジ検出信号のレベルを第２回路部２３２０＿２の動作電圧特性に合わせて変換動作を行い、レベル変換されたエッジ検出信号（例えば、第２内部制御信号）を生成する。
【００２７】
一方、ラッチ部２３２４は、レベルシフタ２３２３からの第２内部制御信号に応答して出力信号を生成し、これを第１ゲートドライバ２３２５に提供する。ラッチ部２３２４は、セット／リセット機能を持つＲＳラッチで具現され、第２内部制御信号をセットまたはリセット信号として用いて出力信号を生成し、これをラッチする。ラッチされた出力信号は第１ゲートドライバ２３２５に提供され、第１ゲートドライバ２３２５は、出力信号に応答して第１電力スイッチ２３１１のゲートを駆動するための第１駆動信号を生成する。
【００２８】
一方、制御ユニット２３２１は、外部コントローラチップからの制御信号に応答して、第２ゲートドライバ２３２６を制御するための内部制御信号をさらに生成する。第２ゲートドライバ２３２６は、制御ユニット２３２１からの内部制御信号に応答して、第２電力スイッチ２３１２のゲートを駆動するための第２駆動信号を生成する。
【００２９】
ドライバ部２３２０に備えられる各種回路部は、第１及び第２電力スイッチ２３１１、２３１２が具現される半導体基板と同じ基板上にＮＭＯＳ工程及び／またはＤＭＯＳ工程を加えることで具現される。また、窒化ガリウム（ＧａＮ）や炭化ケイ素（ＳｉＣ）を用いる高電圧トランジスタの場合、データ伝達に利用できるので、各種回路部の少なくとも一部に、第１及び第２電力スイッチ２３１１、２３１２と同じ工程によって具現される高電圧トランジスタを適用する。一例として、ラッチ部２３２４や第１及び第２ゲートドライバ２３２５、２３２６には、それぞれの出力端に連結されるロード部が備えられ、ロード部を構成する回路の場合、ＰＭＯＳの代りに第１及び第２電力スイッチ２３１１、２３１２と同じ工程によって形成される高電圧トランジスタを適用する。
【００３０】
図５は、本発明のさらに他の実施形態による電力管理チップ及びそれを備える電力管理装置を示すブロック図である。図５に示したように、本発明の実施形態による電力管理装置３０００は、モジュールボード３１００、及びモジュールボード３１００上に装着された本発明の実施形態による電力管理チップ３０００を備える。それ以外にも、電力管理チップ３０００を制御するための制御信号を生成するコントローラチップ３２００、及びコントローラチップ３２００からの制御信号を処理して内部制御信号を生成する駆動チップ３４００がモジュールボード３１００上にさらに装着される。
【００３１】
電力管理チップ３０００は、窒化ガリウム（ＧａＮ）や炭化ケイ素（ＳｉＣ）トランジスタで具現される一つ以上の電力スイッチ（第１及び第２電力スイッチ、３３１０、３３２０）を備え、また電力スイッチ３３１０、３３２０のゲートを駆動するための一つ以上のゲートドライバ３３４０、３３５０、及び外部から提供される制御信号をラッチするラッチ部３３３０を備える。また、駆動チップ３４００は、電力スイッチ３３１０、３３２０を駆動するために必要な他の回路部を備える半導体チップであり、電力管理チップ３０００とは別途のチップで具現され、制御ユニット３４１０、エッジ検出部３４２０及びレベルシフタ３４３０を備える。電力管理チップ３０００に備えられる各種回路部及び駆動チップ３４００に備えられる各種回路部は、前述した実施形態の構成と同一または類似して動作するので、これについての詳細な説明は略する。
【００３２】
本実施形態によれば、電力スイッチ３３１０、３３２０を駆動するためのドライバ部の各種回路部の一部のみを、電力スイッチ３３１０、３３２０と同じチップに具現する。ドライバ部の各種回路部を具現するにおいてＮＭＯＳ、ＤＭＯＳ及びＰＭＯＳの使用如何を考慮して電力スイッチ３３１０、３３２０と同じチップに具現される回路部を定める。一例として、窒化ガリウム（ＧａＮ）や炭化ケイ素（ＳｉＣ）トランジスタ工程が行われる半導体基板で、さらなるＭＯＳ工程によりＮＭＯＳトランジスタの具現が可能な場合、ゲートドライバ３３４０、３３５０を電力スイッチ３３１０、３３２０と同一チップで具現でき、ＮＭＯＳ及びＤＭＯＳトランジスタの具現が可能な場合、高電圧領域で動作する回路部を電力スイッチ３３１０、３３２０と同一チップで具現する。図５に示したように、ラッチ部３３３０を電力スイッチ３３１０、３３２０と同一チップで具現でき、または図５に示したように、レベルシフタの一部領域（レベル変換された出力信号を処理する回路領域）が電力スイッチ３３１０、３３２０と同一チップで具現される。
【００３３】
図５の場合、ゲートドライバ３３４０、３３５０とラッチ部３３３０のみが電力スイッチ３３１０、３３２０と同一チップで具現される例が図示されたが、本発明の実施形態はこれに限定されるものではない。一例として、電力スイッチ３３１０、３３２０が具現される半導体基板で、ＭＯＳ工程によりＮＭＯＳ及びＰＭＯＳトランジスタまで具現できる場合、駆動チップ３４００に備えられる各種回路部の少なくとも一部が電力スイッチ３３１０、３３２０と同じチップで具現される。
【００３４】
図６は、図５の電力管理チップ３０００の一具現例を示す回路図である。図６に示したように、電力管理チップ３０００は、第１及び第２電力スイッチ３３１０、３３２０と第１及び第２電力スイッチ３３１０、３３２０とを駆動するための回路部であり、ラッチ部３３３０及び第１及び第２ゲートドライバ３３４０、３３５０を備える。ラッチ部３３３０と第１及び第２ゲートドライバ３３４０、３３５０とは、第１及び第２電力スイッチ３３１０、３３２０と同一チップで具現される。また、電力管理チップ３０００は、第１電力スイッチ３３１０の出力端（ａ）と、第１ゲートドライバ３３４０に印加される電源電圧との間に連結されるキャパシタ３５１０をさらに備え、出力端（ａ）の電圧増加時にキャパシタ３５１０によるカップリング効果によって、第１ゲートドライバ３３４０に印加される電圧のレベルを高める。
【００３５】
ラッチ部３３３０は、セット信号Ｓ及びリセット信号Ｒを入力とするＲＳラッチ回路と、ＲＳラッチ回への出力端Ｑ、ｎＱに連結されるロード部３３３１と、を備える。ＲＳラッチ回路は、セット信号Ｓ及びリセット信号Ｒをゲートを介して受信するＮＭＯＳトランジスタと、出力端Ｑ、ｎＱにそれぞれゲートが連結されるＮＭＯＳトランジスタとを備えて具現される。一方、ロード部３３３１は、出力端Ｑ、ｎＱにそれぞれ連結される一つ以上のトランジスタを備え、ロード部３３３１のトランジスタは、そのゲートがソース端に連結されるＤＭＯＳトランジスタで具現される。
【００３６】
一方、第１ゲートドライバ３３４０は、ＤＭＯＳトランジスタをロードとして用いて具現される一つ以上のインバータを備え、図６に示したように、ロード部３３４１のトランジスタが各インバータの出力端に連結される。第１ゲートドライバ３３４０のロード部３３４１に備えられるトランジスタも、そのゲートがソース端に連結されるＤＭＯＳトランジスタで具現される。また、第２ゲートドライバ３３５０は、ＤＭＯＳトランジスタをロードとして用いて具現される一つ以上のインバータを備え、第２ゲートドライバ３３５０のロード部３３５１は、そのゲートがソース端に連結されるＤＭＯＳトランジスタを備える。
【００３７】
図６に示したように、第１及び第２電力スイッチ３３１０、３３２０と同一チップで具現されるドライバ部の各種回路は、ＮＭＯＳトランジスタ及びＤＭＯＳトランジスタ工程によって具現され、第１及び第２電力スイッチ３３１０、３３２０が形成される半導体基板上でＮＭＯＳ及びＤＭＯＳ工程を加えることで具現される。
【００３８】
図７は、図５の電力管理チップのゲートドライバの他の具現例を示す回路図である。図７には、説明の便宜上、第１ゲートドライバ３３４０のみ図示されており、第１ゲートドライバ３３４０からの駆動信号を受信する第１電力スイッチ３３１０が共に図示されている。
【００３９】
第１ゲートドライバ３３４０は、一つ以上のインバータを備え、第１ゲートドライバ３３４０内にロード部３３４２を具現するに際して、第１電力スイッチ３３１０と同じ工程によって形成される高電圧トランジスタ（例えば、ＧａＮトランジスタまたはＳｉＣトランジスタ）を用いてロード部３３４２を具現する。高電圧トランジスタを用いるロード部は、第１ゲートドライバ３３４０の駆動のための内部制御信号の伝達に用いられるインバータに適用され、第１ゲートドライバ３３４０のゲートに直接連結されるインバータの場合、プルアップ及びプルダウントランジスタはいずれもＮＭＯＳトランジスタとして具現される。
【００４０】
図７に示した実施形態によれば、一つ以上のインバータにロード部を適用するに際してＮＭＯＳとは別途の工程（例えば、ＰＭＯＳ工程）を必要とせず、第１ゲートドライバ３３４０が第１電力スイッチ３３１０と同じチップに具現されるので、第１電力スイッチ３３１０の高電圧トランジスタ形成工程時にロード部を共に具現する。
【００４１】
図８は、図５の電力管理チップのゲートドライバのさらに他の具現例を示す回路図である。図８には、説明の便宜上、第１ゲートドライバ３３４０のみが図示され、第１ゲートドライバ３３４０からの駆動信号を受信する第１電力スイッチ３３１０が共に図示される。
【００４２】
第１ゲートドライバ３３４０は、複数段のインバータを備え、それぞれのインバータはプルアップトランジスタとプルダウントランジスタとを備える。第１電力スイッチ３３１０のゲートに駆動信号を提供するための最終段のインバータの場合、プルアップトランジスタをＮＭＯＳトランジスタで具現する場合に出力電圧の電圧降下が発生し、高電圧を完全に第１電力スイッチ３３１０のゲートに伝達できないという問題が発生する。例えば、プルアップトランジスタを通じる出力は、トランジスタのしきい電圧ほど電圧が減少し、またソース端の電圧が増加するほど電流が減少する。
【００４３】
本実施形態によれば、最終段のインバータのプルアップトランジスタに並列に連結されるＭＯＳトランジスタをさらに配して、プルアップトランジスタ及びこれに並列に連結されるＭＯＳトランジスタをしてプルアップ部３３４３を構成させる。プルアップトランジスタに並列に連結されるＭＯＳトランジスタはＤＭＯＳトランジスタで具現され、ＤＭＯＳトランジスタによって電圧降下を低減させて電流を補償する。ＤＭＯＳトランジスタも第１電力スイッチ３３１０と同じ半導体チップに具現されるので、同じ半導体基板上にＤＭＯＳトランジスタ工程を加えて具現され、また他のインバータ段に備えられるロード部を構成するＤＭＯＳトランジスタと同じ工程によって具現される。
【００４４】
一方、第１ゲートドライバ３３４０がオフされる場合、ＤＭＯＳトランジスタを通じて流れる漏れ電流を最小化するために、プルアップ部３３４３のＮＭＯＳトランジスタの幅を大きくしてメインドライバの役割を行わせる一方、ＤＭＯＳトランジスタの幅を小さく形成して補助ドライバの役割のみを行わせる。すなわち、ＤＭＯＳトランジスタは、ドライバの役割を最小化して電圧及び電流を補償する役割を行わせる。
【００４５】
図９は、本発明のさらに他の実施形態による電力管理チップの一具現例を示すブロック図である。本発明の実施形態では、電力スイッチの制御に係るコントローラの少なくとも一部の回路と、電力スイッチのゲートを駆動するためのドライバ部の少なくとも一部の回路とが電力スイッチと同じチップに具現され、図９の実施形態では、コントローラ及びドライバ部のすべての回路が電力スイッチと同じチップに具現される例が図示される。
【００４６】
図９に示したように、本発明の実施形態による電力管理チップ４０００は、コントローラ部４１００、ドライバ部４２００及び電力スイッチ部４３００を備える。電力スイッチ部４３００は、一つ以上の電力スイッチであり、第１及び第２電力スイッチ４３１０、４３２０を備え、ドライバ部４２００は、第１電力スイッチ４３１０のゲートを駆動するための第１ドライバ部４２１０、及び第２電力スイッチ４３２０のゲートを駆動するための第２ドライバ部４２２０を備える。
【００４７】
コントローラ部４１００は、前述した実施形態で説明されたコントローラチップと同一または類似した動作を行う。一例として、コントローラ部４１００は、電力管理チップ４０００の外部と通信し、外部からの命令に応答して電力スイッチ部４３００の制御に係る制御信号ＣＯＮ３ａ、ＣＯＮ３ｂを生成してドライバ部４２００に提供する。ドライバ部４２００は、制御信号ＣＯＮ３ａ、ＣＯＮ３ｂを受信し、これを処理して電力管理チップ４０００のゲートを駆動するための駆動信号を生成し、前述した実施形態のようにドライバ部４２００は、エッジ検出動作、レベルシフト動作、ラッチ動作及びインバート動作などを行うための各種回路部を備える。
【００４８】
本実施形態によれば、コントローラ部４１００、ドライバ部４２００及び電力スイッチ部４３００がいずれも同じチップに集積される。コントローラ部４１００やドライバ部４２００に備えられる回路部の場合、ＮＭＯＳ、ＤＭＯＳ及びＰＭＯＳ工程のうち少なくとも一つの工程を用いて具現され、窒化ガリウム（ＧａＮ）や炭化ケイ素（ＳｉＣ）トランジスタが形成される半導体基板上に行われるＭＯＳ工程の種類によって、電力スイッチ部４３００と同じチップに集積される回路部が定められる。ドライバ部４２００の回路部がＮＭＯＳ及び／またはＤＭＯＳ工程を用いて形成され、コントローラ部４１００の回路部がＰＭＯＳ工程をさらに求める場合、半導体基板上にＮＭＯＳ及びＤＭＯＳ工程のみ行える場合はドライバ部４２００のみが電力スイッチ部４３００と同じチップに具現され、一方、半導体基板上にＰＭＯＳ工程を行える場合には、図９に示したように、コントローラ部４１００及びドライバ部４２００がいずれも電力スイッチ部４３００と同じチップに具現される。
【００４９】
図１０は、本発明の実施形態による電力管理チップが採用された電力管理装置の一具現例を示す回路図である。図１０に示したように、電力管理装置５０００は、本発明の実施形態による電力管理チップ５１００を備え、電力管理チップ５１００は、同じ半導体チップで具現されるドライバ部５１１０及び電力スイッチ５１２０を備える。ドライバ部５１１０は、前述した実施形態によって、電力管理チップ５１００の外部に配されたコントローラチップ（図示せず）から制御信号を受信して電力スイッチ５１２０を駆動するか、または電力管理チップ５１００の内部に配されたコントローラ部からの制御信号を受信して電力スイッチ５１２０を駆動する。
【００５０】
また、電力管理チップ５１００の電力管理動作に係る各種回路が電力管理装置５０００にさらに備えられ、例えば、電源供給部Ｅ、電源電圧のノイズ成分を除去するか、または電圧レベルを平坦化するための第１キャパシタＣ１１、電力管理チップ５１００の電力スイッチ５１２０がオンされる間に電荷を充電し、変換された電圧レベル（例えば、昇圧した電圧レベル）を持つ出力電圧を負荷部ＲＬに提供する第２キャパシタＣ１２などが電力管理装置５０００にさらに備えられる。それ以外にも、第１キャパシタＣ１１の電極と電力スイッチ５１２０の電極との間に連結されるインダクタＬ１１、及び第２キャパシタＣ１２の電極と電力スイッチ５１２０の電極との間に連結されるダイオードＤ１１などが電力管理装置５０００にさらに備えられる。
【００５１】
図１０に図示されていないが、電力管理装置５０００は、電力管理チップ５１００が装着されるモジュールボードをさらに備え、電力管理チップ５１００以外にも前述した各種素子、例えば、電源供給部Ｅ、第１及び第２キャパシタＣ１１、Ｃ１２、インダクタＬ１１及びダイオードＤ１１などがモジュールボードに装着される。また、図１０には、各種素子が電力管理チップ５１００の外部のモジュールボード上に装着された例が図示されているが、本発明の実施形態はこれに限定されない。例えば、各種素子のうち少なくとも一つは、電力管理チップ５１００に共に形成される。各種素子を電力管理チップ５１００に集積するに際して、前述した実施形態のように、電力管理チップ５１００を具現する半導体基板で許容されるＭＯＳ工程によって、具現可能な素子を電力管理チップ５１００に集積させる。
【００５２】
図１１は、本発明の実施形態による電力管理チップが採用された電力管理の他の具現例を示す回路図である。図１１に示したように、電力管理装置６０００は本発明の実施形態による電力管理チップ６１００を備え、電力管理チップ６１００は、同じ半導体チップに具現される一つ以上のドライバ部６１１０、６１２０及び一つ以上の電力スイッチ６１３０、６１４０、６１５０、６１６０を備える。ドライバ部６１１０、６１２０は、電力管理チップ６１００の外部のコントローラチップ、または電力管理チップ６１００の内部のコントローラ部からの制御信号を受信して電力スイッチ６１３０、６１４０、６１５０、６１６０を駆動する。
【００５３】
また、電力管理チップ６１００の電力管理動作に係る各種回路が電力管理装置６０００にさらに備えられ、例えば、電源電圧のノイズ成分を除去するか、または電圧レベルを平坦化するための第１キャパシタＣ２１、一つ以上のダイオード６３００、インダクタＬ２１及び第２キャパシタＣ２２を備える整流部、及び電力スイッチ６１３０、６１４０、６１５０、６１６０からの出力電圧のレベルを変換する変圧部６２００などが電力管理装置６０００にさらに備えられる。ドライバ部６１１０、６１２０からの駆動信号に応答して電力スイッチ６１３０、６１４０、６１５０、６１６０が電圧をスイッチングして出力し、出力電圧は、所定の変圧過程及び整流過程を通じて他の素子の電力として用いられる。
【００５４】
図１１に図示されていないが、本実施形態でまた電力管理チップ６１００が装着されるモジュールボードをさらに備え、前述した各種素子がモジュールボードに装着される。また、電力管理チップ６１００を具現する半導体基板で許容されるＭＯＳ工程によって、図１１で、電力管理チップ６１００の外部に配置される各種素子のうち少なくとも一部は、電力管理チップ６１００と同じ半導体チップに具現されてもよい。
【００５５】
実施形態の説明は、本発明のさらなる理解のために図面を参照して挙げたものに過ぎず、本発明を限定する意味として解釈されてはならない。また、当業者ならば、本発明の基本的原理を逸脱しない範囲内で多様な変化及び変更を行えるということは明らかである。
【産業上の利用可能性】
【００５６】
本発明は、電力管理チップ及びそれを備える電力管理装置関連の技術分野に好適に用いられる。
【符号の説明】
【００５７】
１０００  電力管理装置
１１００  モジュールボード
１２００  コントローラチップ
１３００  電力管理チップ
１３１０  電力スイッチ
１３２０  ドライバ部
【図１】
2013192445.tif 000003
【図２】
2013192445.tif 000004
【図３】
2013192445.tif 000005
【図４】
2013192445.tif 000006
【図５】
2013192445.tif 000007
【図６】
2013192445.tif 000008
【図７】
2013192445.tif 000009
【図８】
2013192445.tif 000010
【図９】
2013192445.tif 000011
【図１０】
2013192445.tif 000012
【図１１】
2013192445.tif 000013