(57)【要約】【課題】素子作製時の裏面チッピングを抑制する。【解決手段】半導体発光素子用ウエハを切削して素子化する半導体発光素子の製造方法において、前記半導体発光素子用ウエハは、半導体積層部と、前記半導体積層部の第一主面側に設けられる第一電極と、前記半導体積層部の第二主面側に設けられる金属層と、前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、前記支持基板の前記金属層とは反対側に設けられる第二電極とを備え、前記半導体発光素子用ウエハの切削は、前記半導体発光素子用ウエハの第一方向及び該第一方向と直交する第二方向の複数の切削ラインに沿って、前記半導体発光素子用ウエハを前記支持基板の途中の深さまで切削して前記半導体発光素子用ウエハに格子状のハーフカット溝を形成する第一切削工程と、前記支持基板を完全に切断し溝の深さが前記半導体発光素子用ウエハに貼り付けたダイシングシートにまで達するように前記ハーフカット溝を更に切削する第二切削工程とを含む。【選択図】    図１
2013058707.tif 000002
【特許請求の範囲】
【請求項１】
半導体発光素子用ウエハを切削して素子化する半導体発光素子の製造方法において、
前記半導体発光素子用ウエハは、
半導体積層部と、前記半導体積層部の第一主面側に設けられる第一電極と、前記半導体積層部の第二主面側に設けられる金属層と、前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、前記支持基板の前記金属層とは反対側に設けられる第二電極とを備え、
前記半導体発光素子用ウエハの切削は、
前記半導体発光素子用ウエハの第一方向及び該第一方向と直交する第二方向の複数の切削ラインに沿って、前記半導体発光素子用ウエハを前記支持基板の途中の深さまで切削して前記半導体発光素子用ウエハに格子状のハーフカット溝を形成する第一切削工程と、
前記支持基板を完全に切断し溝の深さが前記半導体発光素子用ウエハに貼り付けたダイシングシートにまで達するように前記ハーフカット溝を更に切削する第二切削工程とを含む
半導体発光素子の製造方法。
【請求項２】
請求項１に記載の半導体発光素子の製造方法において、
前記第二電極は厚さが少なくとも５０ｎｍ以上の単一元素からなる金属を含み、なおかつ、前記第二電極の第二主面がＡｕ、Ｐｔ、ＡｕＳｎ合金のいずれかであることを特徴とする半導体発光素子の製造方法。
【請求項３】
請求項１に記載の半導体発光素子の製造方法において、
前記第一の切削工程において、前記格子状のハーフカット溝を、前記第一方向の複数の切削ラインに沿った全ての切削を終えてから、前記第二方向の複数の切削ラインに沿った切削を行って形成するようにし、
前記第二の切削工程において、前記ハーフカット溝の更なる切削は、前記第一方向のハーフカット溝の切削を全て終えてから、前記第二方向のハーフカット溝の切削を行うようにした
半導体発光素子の製造方法。
【請求項４】
請求項１ないし３のいずれかに記載の半導体発光素子の製造方法において、
前記第一切削工程における切削の前記深さは、前記支持基板の第二主面から高さ５μｍ以上２５μｍ以下の範囲内であることを特徴とする半導体発光素子の製造方法。
【請求項５】
請求項１ないし４のいずれかに記載の半導体発光素子の製造方法において、
前記支持基板はＳｉ、若しくはＧｅであることを特徴とする半導体発光素子の製造方法。
【請求項６】
請求項１ないし５のいずれかに記載の半導体発光素子の製造方法において、
前記第一切削工程の前に、
前記半導体発光素子用ウエハの第一方向及び該第一方向及び第二方向の複数の切削ラインに沿って、前記金属層を除去する深さまで切削して格子状の素子分離溝を形成する素子加工工程を、備える半導体発光素子の製造方法。
【請求項７】
前記素子加工工程が、レーザーアブレーション加工もしくはエッチング加工によって実行される請求項６に記載の半導体発光素子の製造方法。
【請求項８】
前記第一切削工程及び第二切削工程が、ダイシングソーを用いるダイシング加工によって実行される請求項１ないし７のいずれかに記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子の製造方法に係り、特に裏面チッピングを改善したものに関する。
【背景技術】
【０００２】
従来、半導体発光素子である発光ダイオード（以下ＬＥＤと略す）素子については、ＡｌＧａｌｎＰ系の材料から成るダブルヘテロ構造を、反射率の高い金属膜を介してＧａＡｓ基板よりも熱伝導率の良いＳｉ支持基板に貼り付け、その後成長用に用いたＧａＡｓ基板を除去する方法が考案されている（特許文献１）。この方法を用いた場合には、反射膜として金属膜を用いているため、金属膜への光の入射角を選ばずに高い反射が可能となる。
【０００３】
また、従来のＧａＡｓ基板に置き換わり、熱伝導性に優れるＳｉ支持基板を使用することで、従来よりも大きな電流を印加し、単体で極めて高い発光出力を得るＬＥＤ素子も作成されている。例えば３５０ｍＡ程度の大電流を印加するＬＥＤ素子は、放熱性の設計が極めて重要であるため、ＬＥＤ素子の実装方法やパッケージなどにも十分に配慮がなされた構造が採用されている。
【０００４】
大電流印加型のＬＥＤ素子は、従来のＬＥＤ素子の実装に採用されてきた、Ａｇペースト（Ａｇフィラーがエポキシ系樹脂に分散されたペースト状のもの）による簡易な実装方法では、素子を実装するリードフレームに十分に放熱することができない。
【０００５】
そのため、ＡｕＳｎなどの合金半田や、純金を利用した超音波ダイボンディングなどの実装方法を駆使して実装する。この時、ＬＥＤ素子の実装する面に形成される電極、いわゆる裏面電極には、上述した高い技術を要する実装方法に対応するため、裏面電極の表面をＡｕやＰｔ、ＡｕＳｎといった材料で形成する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１７５４６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＡｕやＰｔなどの単一元素の金属は、ＬＥＤ素子を素子化するダイシング加工に対して難削材であるため、その裏面電極の膜厚が薄い場合でも、ダイシング工程によって裏面チッピングを発生させやすくしてしまうという問題があった。
【０００８】
また、ＡｕＳｎ合金半田向けのＡｕＳｎが形成される場合も、半田接合向けであるために、その裏面電極の膜厚は少なくとも１μｍ以上、厚いものであれば２μｍ以上となる。ＡｕＳｎなどの合金材は前述したＡｕやＰｔに比べて比較的切削しやすいが、その厚さゆえ、ダイシングが非常に難しく、裏面チッピングを発生させやすくしてしまうという問題があった。
【０００９】
本発明の目的は、上述した従来技術の問題点を解消して、素子作製時の裏面チッピングを抑制することが可能な半導体発光素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一実施の態様によれば、半導体発光素子用ウエハを切削して素子化する半導体発光素子の製造方法において、
前記半導体発光素子用ウエハは、
半導体積層部と、前記半導体積層部の第一主面側に設けられる第一電極と、前記半導体積層部の第二主面側に設けられる金属層と、前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、前記支持基板の前記金属層とは反対側に設けられる第二電極とを備え、
前記半導体発光素子用ウエハの切削は、
前記半導体発光素子用ウエハの第一方向及び該第一方向と直交する第二方向の複数の切削ラインに沿って、前記半導体発光素子用ウエハを前記支持基板の途中の深さまで切削して前記半導体発光素子用ウエハに格子状のハーフカット溝を形成する第一切削工程と、
前記支持基板を完全に切断し溝の深さが前記半導体発光素子用ウエハに貼り付けたダイシングシートにまで達するように前記ハーフカット溝を更に切削する第二切削工程とを含む
半導体発光素子の製造方法が提供される。
【００１１】
好ましくは、
前記第二電極は厚さが少なくとも５０ｎｍ以上の単一元素からなる金属を含み、なおかつ、前記第二電極の第二主面がＡｕ、Ｐｔ、ＡｕＳｎ合金のいずれかであるよう構成される。
【００１２】
また好ましくは、
前記第一の切削工程において、前記格子状のハーフカット溝を、前記第一方向の複数の切削ラインに沿った全ての切削を終えてから、前記第二方向の複数の切削ラインに沿った切削を行って形成するようにし、
前記第二の切削工程において、前記ハーフカット溝の更なる切削は、前記第一方向のハーフカット溝の切削を全て終えてから、前記第二方向のハーフカット溝の切削を行うよう構成される。
【００１３】
また、好ましくは、
前記第一切削工程における切削の前記深さは、前記支持基板の第二主面から高さ５μｍ以上２５μｍ以下の範囲内であるよう構成される。
【００１４】
また、好ましくは、
前記支持基板はＳｉ、若しくはＧｅであるよう構成される。
【００１５】
また、好ましくは、
前記第一切削工程の前に、
前記半導体発光素子用ウエハの第一方向及び該第一方向及び第二方向の複数の切削ラインに沿って、前記金属層を除去して格子状の素子分離溝を形成する素子加工工程を、備えるよう構成される。
【００１６】
また、好ましくは、
前記素子加工工程が、レーザーアブレーション加工、エッチング加工、もしくはダイシング加工によって実行されるよう構成される。
【００１７】
また、好ましくは、
前記第一切削工程及び第二切削工程が、ダイシングソーを用いるダイシング加工によって実行されるよう構成される。
【発明の効果】
【００１８】
本発明によれば、素子作製時の裏面チッピングを抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施の形態にかかる半導体発光素子の製造方法を説明する半導体発光素子用ウエハの切削工程図である。
【図２】本発明の他の実施の形態にかかる半導体発光素子の製造方法を説明する半導体発光素子用ウエハの切削工程図である。
【図３】従来例の半導体発光素子の製造方法を説明する半導体発光素子用ウエハの切削工程図である。
【図４】本発明の一実施の形態にかかる半導体発光素子用ウエハのダイシングの切削方向を決めるための説明図である。
【図５】本発明の一実施の形態にかかる半導体発光素子用ウエハの２ステップ加工時におけるダイシングソーの深さを示す説明図である。
【図６】本実施例にかかる基板貼り替え型赤色ＬＥＤ用ウエハの素子加工工程の説明図である。
【図７】本実施例にかかる基板貼り替え型赤色ＬＥＤ用ウエハの２ステップ加工工程の説明図である。
【図８】本実施例にかかる基板貼り替え型赤色ＬＥＤ素子の第一のプロセス工程図である。
【図９Ａ】本実施例にかかる基板貼り替え型赤色ＬＥＤ素子の第二のプロセス工程図である。
【図９Ｂ】本実施例にかかる基板貼り替え型赤色ＬＥＤ素子の第二のプロセス工程図である。
【図１０】本実施例におけるＬＥＤ素子の外観上面図である。
【発明を実施するための形態】
【００２０】
本実施の形態では、裏面電極起因による裏面チッピングの発生を抑制するため、ダイシング加工を二段階の深さ（ハーフカット、フルカット）で切削する２ステップ加工を採用する。ハーフカットでは支持基板を切断してしまう寸前のところの深さまで切削する。フルカットでは、ハーフカット後にわずかに残った支持基板を完全に切断する。
【００２１】
従来は１つの溝に対し、一度でフルカットする１ステップ加工を行っていた。従来行われていた通常の１ステップ加工を図３を用いて説明する。図１〜図３では、説明の便宜上、ウエハ３０の面内に入れた点線はハーフカット溝２５を、実線はフルカット溝２６それぞれ意味する。格子状の格子数は実際の数より少なく表示してある。これらの表示は、図１及び図２でも共通する。
【００２２】
図３に示すように、ウエハ３０の第一の方向Ａの一ラインに沿ってウエハ３０を切削してフルカット溝２６Ａを形成する。このようにして第一方向Ａの複数のラインについて順次フルカットし、第一方向Ａの全ラインを切削する（図３（ａ）〜図３（ｃ））。次に、ウエハ３０の第一方向Ａと直交する第二方向Ｂの一ラインに沿ってウエハ３０を切削してフルカット溝２６Ｂを形成する。このようにして第二方向Ｂの複数のラインについて順次フルカットし、第二方向Ｂの全ラインを切削して、格子状のフルカット溝２６を形成する（図３（ｄ）〜図３（ｆ））。すなわち、まず第一方向Ａのみをフルカットし、それが終わったら第二方向Ｂをフルカットする。もしくは、フルカット溝２６Ａ、２６Ｂを交互に形成する。
【００２３】
しかし、溝形成部を一度のダイシングでフルカットしてしまう１ステップ加工では、ダイシングの加工応力は裏面（ダイシングシート側）に抜け、裏面にチッピングが発生する
。
【００２４】
そこで、本発明の一実施の形態の半導体発光素子の製造方法では、通常の１ステップ加工とは異なる２ステップ加工とする。まず、第１のステップで、半導体発光素子用ウエハを縦方向、横方向の格子状にハーフカットする。つぎに、第２のステップで、ハーフカットした半導体発光素子用ウエハをフルカットする。すなわち、形成したハーフカット溝を続けてフルカットしてしまうのではなく、第一方向及び第二方向の全てのハーフカットを終えて、一旦、格子状にハーフカット分割してから、フルカットに入る。
【００２５】
これによれば、ハーフカットにて格子状にウエハが分割されるため、ハーフカットにてウエハに入る切削応力は分散されてしまい、フルカット時における裏面チッピングが低減する（図１、図２参照）。また、難削材である裏面電極を切削した所からチッピングが発生するが、１ステップ目のハーフカットまで加工歪をほとんど発生させずに、基板の深い位置まで切削しているので、２ステップ目のフルカットでチッピングが発生しても、チッピングの幅が短くなり、不良と判断されるチップ数が低減される。
【００２６】
以下、具体的に説明する。
【００２７】
＜具体的な実施の形態の説明＞
本実施の形態の半導体発光素子用ウエハを切削して素子化する半導体発光素子の製造方法において、前記半導体発光素子用ウエハは、半導体積層部と、前記半導体積層部の第一主面側に設けられる第一電極と、前記半導体積層部の第二主面側に設けられる金属層と、前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、前記支持基板の前記金属層とは反対側に設けられる第二電極とを備える。
【００２８】
半導体発光素子としてはＬＥＤ素子が代表的であるが、ＬＥＤ素子に限定されず、レーザダイオードや受光トランジスタなど他の半導体発光素子にも適用可能である。
半導体積層部は、第一主表面を光取出し面としたクラッド層に挟まれた発光層を有する半導体積層部から構成される。第一電極は、前記半導体積層部の第一主表面上に形成される。
【００２９】
金属層には、半導体積層部の第二主表面側に設けられる金属接合層が含まれる。本実施形態では、金属光反射層９と、第一金属接合層１１ａと、合金化バリア層１６と、第二金属接合層１１ｂと、拡散防止バリア層１８とによって、ＡｌＧａＩｎｐ活性層（発光層）５からの光の反射および支持基板１０との接合（貼り合わせ）を行うための金属層が構成されている。特に金属光反射層９には、優れた反射率を有する材料が好ましく、例えば、エッチング液に対する耐性、エレクトロマイグレーションを生じない、などの点からＡｕもしくはＡｕを主成分とする合金が好ましい。
【００３０】
第二電極は、支持基板の第二主表面上に形成される。この第二電極は、厚さが少なくとも５０ｎｍ以上の単一元素からなる金属を含み、なおかつ、前記第二電極の第二主面が単一元素であるＡｕまたはＰｔ、あるいはＡｕＳｎ合金のいずれかで構成されていることもある。ＡｕＳｎ合金の場合１μｍを超えている場合もある。半導体発光素子用ウエハは、上述した半導体積層部と、金属光反射層と、金属接合層と、支持基板と、第一電極、第二電極とを備えて構成されている。素子化するとは、半導体発光素子用ウエハを格子状に切り離して、チップ化することである。
【００３１】
前記半導体発光素子用ウエハの切削は、第一切削工程と、第二切削工程とを含む。第一切削工程は、前記半導体発光素子用ウエハの第一方向及び該第一方向と直交する第二方向の複数の切削ラインに沿って、前記半導体発光素子用ウエハを前記支持基板の途中の深さ
まで切削して前記半導体発光素子用ウエハに格子状のハーフカット溝を形成する。前記第一切削工程における切削の前記深さは、前記支持基板の第二主面から高さ５μｍ以上２５μｍ以下の範囲内であることもある。第二切削工程は、前記支持基板を完全に切断し溝の深さが前記半導体発光素子用ウエハに貼り付けたダイシングシートにまで達するように前記ハーフカット溝を更に切削する。
【００３２】
図１に第一の実施の態様の第一切削工程と第二切削工程の手順例を示す。第一切削工程では、前記格子状のハーフカット溝２５をつぎのように形成する。前記第一方向Ａの複数の切削ラインに沿った全てのハーフカット溝２５Ａの切削を終えてから（図１（ａ））、前記第二方向Ｂの複数の切削ラインに沿った全てのハーフカット溝２５Ｂの切削を行う（図１（ｂ））。また、第二切削工程では、前記ハーフカット溝２５の更なる切削を次のように行う。第一切削工程の手順と同様に、まず第一方向Ａのハーフカット溝２５Ａの切削を全て終えてフルカット溝２６Ａを形成してから（図１（ｃ））、つぎに前記第二方向Ｂのハーフカット溝２５Ｂの切削を行ってフルカット溝２６Ｂを形成する（図１（ｄ））。
【００３３】
図１に示す態様では、先にハーフカットした第一方向の溝を先にフルカットしたが、後にハーフカットした第二方向の溝を先にフルカットするようにしてもよい。図２は、そのような他の実施の態様の手順例を示す。第一工程は前述した手順と同じであるが（図２（ａ）、図２（ｂ））、第二切削工程において、前記ハーフカット溝２５の更なる切削は、第一工程の手順と反対で、先に第二方向Ｂのハーフカット溝２５Ｂを切削してフルカット溝２６Ｂを形成し（図２（ｃ））、後で第一方向Ａのハーフカット溝を２５Ａを切削してフルカット溝２６Ａを形成する（図２（ｄ））。
【００３４】
前記第一切削工程及び第二切削工程は、実施の形態によっては、ダイシングソーを用いるダイシング加工によって実行される。
【００３５】
また、本発明のさらに他の態様では、前記第一切削工程の前に、前記半導体発光素子用ウエハの第一方向及び該第一方向及び第二方向の複数の切削ラインに沿って、前記金属層を除去して格子状の素子分離溝を形成する素子加工工程を備える。素子分離溝は、支持基板には達していない深さの溝であって、主に半導体積層部や金属層を素子毎に分離するための溝である。半導体積層部や金属層は、支持基板の厚さに比べて、はるかに薄いので、素子加工工程は、レーザーアブレーション加工、もしくはエッチング加工によって実行される。
【００３６】
＜実施の形態の効果＞
本実施の形態によれば、第一切削工程で第一方向及び第二方向の複数の切削ラインに沿って、半導体発光素子用ウエハを支持基板の途中の深さまで切削して半導体発光素子用ウエハに格子状のハーフカット溝を形成し、第二切削工程で支持基板を完全に切断し溝の深さが前記半導体発光素子用ウエハに貼り付けたダイシングシートにまで達するように前記ハーフカット溝を更に切削するようにしている。
【００３７】
これによれば、ハーフカットにて格子状に半導体発光素子用ウエハが分割されるため、ハーフカットにてウエハに入った切削応力は分散されてしまい、フルカット時における裏面チッピングが低減する。また、難削材である裏面電極を切削した所からチッピングが発生するが、１ステップ目のハーフカットまで加工歪をほとんど発生させずに、基板の深い位置まで切削しているので、２ステップ目のフルカットでチッピングが発生しても、チッピングの幅が短くなり、不良と判断されるチップ数が低減される
【００３８】
したがって、裏面電極材料にＡｕやＰｔなどの単一元素からなる金属を用いて５０ｎｍ以上の膜厚で裏面で極を形成した場合、および１μｍを超える厚い膜厚で形成されたＡｕ
Ｓｎ膜を裏面電極に備えた場合においても、ダイシング加工による素子化方法において裏面チッピングの発生を著しく低減することができる。
【００３９】
なお、本発明は以上説明した実施の形態に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。
【００４０】
また、上記実施の形態では、金属接合層の除去を行うにあたって、レーザーソーを使用した例を示したが、例えばダイサーによるハーフカット加工で深さ６０μｍ前後の溝を入れて金属接合層を除去することも可能である。なお、ダイサーによるハーフカット加工は、それ自体による加工歪みの発生が原因で裏面チッピングを発生させてしまう可能性があるため、好ましくはレーザーソーにより金属接合層の除去を行うことが好ましい。
【実施例】
【００４１】
（実施例１）
本実施例では、基板貼り替え型赤色ＬＥＤ用エピタキシャルウエハを製造し、製造後前記ＬＥＤ用エピタキシャルウエハを２ステップ加工を採用して切削し、素子化した。裏面電極の構造は、Ｓｉ基板の上に拡散防止バリア層としてのＴｉ層（４００ｎｍ）を介してＰｔ膜（１００ｎｍ）を形成した構造とした。チップ化して得られた赤色ＬＥＤ素子の発光波長は６３０ｎｍであった。
【００４２】
＜ウエハの製造＞
図８〜図９Ａ、図９Ｂに、本発明における基板貼り替え型赤色ＬＥＤ用エピタキシャルウエハ（以下、単にＬＥＤ用ウエハというときもある）のプロセス工程図を示す。なお、図面ではウエハはチップレベルの幅で示されているが、ＬＥＤ用ウエハの横方向の広がりは省略してある。
【００４３】
図８（ａ）に示すように、ｎ型ＧａＡｓ基板１上に、ＭＯＶＰＥ法で、ｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐエッチングストップ層２、ｎ型ＧａＡｓコンタクト層３、ｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層４、アンドープ（Ａｌ０．１Ｇａ０．９）０．５Ｉｎ０．５Ｐ活性層５、ｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層６、ｐ型ＧａＰコンタクト層７を順次積層成長させ、半導体積層部としての半導体積層部１４を得た。
【００４４】
次に、図８（ｂ）に示すように、このＬＥＤ用エピタキシャルウエハをＭＯＣＶＤ装置から搬出した後、ｐ型ＧａＰコンタクト層の表面にプラズマＣＶＤ装置で誘電体膜１５としてＳｉＯ２膜をおよそ１１０ｎｍ成膜した。
【００４５】
そして更に図８（ｃ）に示すように、レジストやマスクアライナなどの一般的なフォトリソグラフィ装置、技術を駆使すると共に、純水で希釈したフッ酸エッチング液を用いてＳｉＯ２膜に開口部を形成し、更にその開口部には真空蒸着法によって界面電極８を形成した。界面電極の材料にはＡｕＺｎ合金（金・亜鉛合金、Ａｕ：９５ｗｔ％／Ｚｎ：５ｗｔ％）を用いており、膜厚はおよそ１１０ｎｍである。
【００４６】
また、界面電極は後に形成される表面電極直下以外の領域に配置される様に適宜設計されている。配置法則は次の通りである。まず、界面電極は複数の個体に分かれているのではなく、単一の形状をしている。この櫛型状の界面電極は表面電極の細線部の側方に位置し、櫛型状界面電極と表面電極の細線部との距離は概ね一定の距離間隔に保たれている。この時の界面電極の線幅は５μｍに設定した。
【００４７】
次に、図８（ｄ）に示すように、上記界面電極付きエピタキシャルウエハ上に真空蒸着
法にて金属光反射層９としてＡｌ（アルミニウム）を４００ｎｍ形成した。また更にその上に合金化バリア層１６としてＰｔ（白金）を５０ｎｍ、金属接合層１１ａとしてＡｕ（金）を５００ｎｍを順次形成した。
【００４８】
そして一方では図８（ｅ）示すように、Ｓｉ支持基板１０として用意した導電性ｐ型Ｓｉ基板の表面にＴｉ（チタン）、Ａｕ（金）を、それぞれ５０ｎｍ、５００ｎｍの膜厚で順次形成した。Ｔｉがオーミックコンタクト金属を兼ねる拡散防止バリア層１８、Ａｕが金属接合層１１ｂとなる。
【００４９】
次に、図９Ａ（ａ）に示すように、上記の様にして作製したエピタキシャルウエハとＳｉ支持基板表面の金属接合層をそれぞれＡｕ層面が接合するように重ね合わせ、熱圧着法によって貼合せた。貼合せは、圧力０．０１Ｔｏｒｒ雰囲気でウエハに圧力を１５Ｋｇｆ／ｃｍ２負荷した状態で、温度３５０℃に加熱し、更にその状態で３０分間加熱保持することによって貼合せウエハを得た。
【００５０】
次に図９Ａ（ｂ）に示すように、Ｓｉ支持基板１０に貼合せたエピタキシャルウエハの基板材であるＧａＡｓをアンモニア水と過酸化水素水との混合エッチャントを用いてウェットエッチングにより除去し、ｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐエッチングストップ層を露出させた。次いで当該エッチングストップ層を塩酸を用いてウェットエッチングにて除去し、ｎ型ＧａＡｓコンタクト層３を露出させた。
【００５１】
次に図９Ａ（ｃ）に示すように、露出したＳｉ−ＧａＡｓコンタクト層表面にレジスト塗布装置やマスクアライナ、現像装置などを用い前述した形状の第一電極である表面電極のパターニングを行い、更には真空蒸着装置で電極構造を蒸着することで、表面電極１２を形成した。表面電極１２の構造は、ＡｕＧｅ（金・ゲルマニウム合金）、Ｎｉ（ニッケル）、Ａｕ（金）を、それぞれ５０ｎｍ、１０ｎｍ、３００ｎｍの膜厚で順次形成した。
【００５２】
表面電極形成後、硫酸と過酸化水素水と水との混合エッチャントを用いて、先に形成した表面電極をマスク材とし、表面電極直下以外のＧａＡｓコンタクト層をウェットエッチングにて除去し、この選択性エッチングによってｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層４を露出させた。
【００５３】
図９Ａ（ｄ）に示すように、粗面構造２２を形成した。露出させたｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層４に、フォトリソグラフィ技術を用いてウェハ表面全域に直径Φ１μｍの周期的ドットパターンを形成した。各ドットのピッチは２μｍであり、配置規則は正方格子状になっている。ただし、前述した表面電極１２を形成する領域の部分（座標）にはこのドットパターンが形成されていない。このドット状開口部が形成されたＬＥＤウェハを、純水で希釈した塩酸にディップし、半導体層の最上層であるｎ型ＡＩＧａＩｎＰクラッド層４のドット状部分エッチング、いわゆる粗面化エッチングをおこなった。この時のエッチング時間はおよそ３０秒程度であり、エッチング深さは最も深い所で約１μｍとなっている。この粗面化エッチングにより、半導体層の第一主表面に乱反射を起こす粗面構造２２が形成される。粗面化エッチング後、マスクとして用いたフォトレジスト膜を有機洗浄にて除去した。
【００５４】
次に、図９Ｂ（ｅ）に示すように半導体エピタキシー層の素子分離を行った。この時、ＬＥＤ素子のエピタキシー層の部分だけをウェハ状態で意図的に素子分離するため、各素子間を分離するためのレジストマスクをフォトリソグラフィにて形成した。レジストマスクは、設計上の素子の中心位置と、２８０μｍ角形状のレジストマスクの中心位置が一致するように形成されている。レジストマスク形成後、半導体エピタキシー層であるｎ型クラッド層４、活性層５、ｐ型クラッド層６をエッチングするため、レジストマスクを保持
したまま、純水で希釈した塩酸に浸し、ＡＩＧａＩｎＰ系半導体で形成されている前記３層を除去した。この時、ｐ型ＧａＰコンタクト層７は塩酸などの比較的容易に得られる酸、または塩酸でエッチングすることが容易では無いため、ＧａＰ層７はエッチングせずにレジストマスクをアッシングによって除去した。
【００５５】
次に、図９Ｂ（ｆ）に示すように、ここまでプロセスしてきた半導体ウェハの表面にプラズマＣＶＤ装置で絶縁性保護膜２５としてＳｉＯ２膜を成膜した。成膜したＳｉＯ２絶縁性保護膜２５の膜厚を走査電子顕微鏡で測定したところ、光取出し面上における膜厚はおよそ４００ｎｍであった。また、ＬＥＤチップの側面にあたる、半導体層の露出した側面上に堆積したＳｉＯ２絶縁性保護膜２５の厚みは、表面上に比べて薄く、最も薄いところで約５０ｎｍであることが確認された。
【００５６】
その後、図９Ｂ（ｇ）に示すように、ＳｉＯ２絶縁性保護膜２５をエッチングした。プラズマＣＶＤ装置からウェハを取り出し、ＬＥＤ素子に電流を注入する電極パッドを形成する位置を開口するため、およびレーザースクライブによるハーフカットをおこなう領域のＳｉＯ２膜を除去するためのレジストマスクをフォトリソグラフィにて形成した。レジストマスクは、２９６μｍ角形状のマスク部に、直径１００μｍの円形状の穴が開いた形状で、設計上の素子の中心位置と、直径１００μｍの円形状のレジストマスクの穴の部分の中心位置が一致するように形成されている。レジストマスク形成後、バッファードフッ酸に約５ｍｉｎ間浸し、半導体層のＧａＰ層が露出するまでＳｉＯ２絶縁性保護膜２５をエッチングした。エッチング後にはレジストマスクをアッシングにて除去した。このようにして形成されたＳｉＯ２膜のレーザー加工部における開口幅は約３４μｍとなった。
【００５７】
その後、図９Ｂ（ｈ）に示すように、Ｓｉ支持基板１０の第二主表面の全面に第二電極である裏面電極１３を同じく真空蒸着法によって形成した。当該裏面電極１３は、Ｔｉ（チタン）、Ａｕ（金）を、それぞれ４００ｎｍ、３００ｎｍの膜厚で順次形成し、その後、電極のオーミック性接触を得るための熱処理工程を、上下独立ヒータを備えた熱処理装置で行った。熱処理条件は窒素ガス雰囲気中にて３５０℃まで加熱し、その状態で５分間熱処理する事とした。ウエハはグラファイト製のトレー上に載せ、それを下部ヒータの組み込まれた下部プレート上に設置している。
【００５８】
更に、再度フォトリソグラフィ技術と真空蒸着技術を用いて、前記表面電極１２の略中央に重なるように、ボンディングパッド電極１７を形成した。ボンディングパッド電極１７の形状は直径Φ１２５μｍの円形状であり、先の工程で形成した表面電極１２の中央部に位置する円形状の部分と合致する。当該ボンディングパッド電極１７の構造は、表面電極側からＴｉ（チタン）、Ａｕ（金）となっており、それぞれの膜厚は３０ｎｍ、１０００ｎｍとなっている。尚、このボンディングパッド電極形成後はアロイ処理を行わず、ＬＥＤ素子が出来上がるまでノンアロイ状態となっていることがワイヤボンディング工程を行う上で肝要である。
【００５９】
次にウエハの切削について述べる。ウエハの切削には、前もって行われる素子加工工程と、その後に行われる切削工程とがある。
【００６０】
＜素子加工工程＞
上記の様にして形成された基板貼り替え型のＬＥＤ用エピタキシャルウエハを、レーザーソーを用いてカットし（素子加工工程）、金属部分である金属接合層１１ｂまでを除去する（図６）。すなわち、半導体積層部であるｎ型ＡｌＧａＩｎＰクラッド層４、ＡｌＧａＩｎＰ活性層５、ｐ型ＡｌＧａＩｎＰクラッド層６、ｐ型ＧａＰコンタクト層７、界面電極８、金属光反射層９、合金化バリア層１６、エピタキシャルウエハ側の金属接合層１１ａ、支持基板側の金属接合層１１ｂを除去して素子分離溝２４を形成する。この素子分
離溝２４が、次の切削工程のダイシング加工位置となる。
【００６１】
上記レーザーソーには（株）ディスコのＤＥＦ７１６０を使用した。レーザーソーを用いたカットは、１回の切削パスによって１０μｍのカーフ（切り溝）が得られる条件であったので、これを切削ライン（ストリート）１本分に対し３パス加工を行うことで、合計３０μｍのカーフ幅を有するカットとした。
【００６２】
なお、図示しないが、レーザー加工前にはＬＥＤウエハの表面にデブリ付着防止用の加工用保護膜を塗布し、それをスピン乾燥することでおよそ１μｍ程度の厚みを有するレーザー加工用保護膜を形成している。また、レーザー加工後にはこの保護膜を洗浄し、ＬＥＤウエハの表面にはレーザー加工によって発生したデブリが一切被着していない、清浄なカットウエハを得ることができた。
【００６３】
素子加工工程後、レーザースクライブによって金属膜の除去がなされたストリート（切削ライン）に沿って、ダイヤモンドブレードによってダイシング加工（切削加工）し、ＬＥＤウエハを素子化する。
【００６４】
＜切削工程＞
切削工程としてのダイシング工程は、２ステップ方式を採用した。ダイサーは（株）ディスコ製のＤＡＤ３４０という１軸式セミオートマチックダイシングソーを使用した。こちらには同じく（株）ディスコ製のダイヤモンドブレードＺＨ０５−ＳＤ３０００−Ｎ１−７０−ＡＡを装着して使用した。この時のダイヤモンドブレードは、砥粒径が＃３０００、ダイヤモンド砥粒の集中度が７０、刃先出し量が０．４５０ｍｍ、刃厚が１９μｍのものである。また、ダイシングシートには日東電工（株）のＶ−８−Ｓを使用した。このシートの厚みは糊層を含め、７５μｍである。
【００６５】
切削条件は、次の通りである。２ステップ加工を採用するため、アライメントのチャンネルは４チャンネル使用する（図４）。カット順序は、４チャンネル目（ＣＨ４）、２チャンネル目（ＣＨ２）、３チャンネル目（ＣＨ３）、１チャンネル目（ＣＨ１）とした。カット位置を決めるアライメント時は、まずウエハ３０の第一方向Ａのカット位置を決めるが、その時、チャンネルＣＨ１とチャンネルＣＨ２のカット位置（ラインないしストリート）を同じ位置に設定する。その後、ウエハ３０（ワーク）を９０度回転させ、同様にアライメントし、今度はウエハ３０の第一方向Ａと直交する第二方向Ｂのカット位置（切削ラインないしストリート）を決める。この時も、チャンネルＣＨ３とチャンネルＣＨ４のカット位置を同じ位置に設定する。
【００６６】
次に、図５に示すように、チャンネルＣＨ４およびチャンネルＣＨ２のブレードバイト２０の刃先は、ダイシングシート２１の第二主面（裏面）からの高さ（第一高さ）を９０μｍ（０．０９０ｍｍ）とした。ダイシングシート２１の厚みが７５μｍであるので、Ｓｉ支持基板１０を１５μｍ残して切削する高さとなる（図５（ａ））。チャンネルＣＨ１およびチャンネルＣＨ３のブレードバイト２０の刃先は、ダイシングシート２１の第二主面（裏面）からの高さ（第二高さ）を６５μｍ（０．０６５ｍｍ）に設定した。これにより、第二の高さで完全にＳｉ基板を切断し、ダイシングシート２１へ１０μｍ切り込む状態となる（図５（ｂ））。その他、スピンドル回転数は３００００ｒｐｍ、送り速度は全チャンネルとも１０ｍｍ／ｓｅｃとした。
【００６７】
上記切削条件に基づいて、ＬＥＤ用ウエハを第一切削工程、第二切削工程の２ステップで切削する。第一切削工程では、図７（ａ）に示すように、ＬＥＤ用ウエハの第一方向及び第二方向の複数の切削ラインに沿って、ＬＥＤ用ウエハをＳｉ支持基板１０の途中の深さまで切削してＬＥＤ用ウエハに格子状のハーフカット溝２５を形成する。第二切削工程
では、図７（ｂ）に示すように、Ｓｉ支持基板１０を完全に切断し溝の深さがＬＥＤ用ウエハに貼り付けたダイシングシート２１にまで達するようにハーフカット溝２５を更に切削してフルカット溝２６形成する。
【００６８】
この時作製したＬＥＤ素子のチップピッチは設計上１０２０μｍであり、ダイシング後の個別のＬＥＤチップのサイズはおよそ１０００μｍ角のサイズとなった。ＬＥＤチップの光取り出し面側、つまり上面側から見たＬＥＤ素子の外観図を図１０に示す。
【００６９】
ＬＥＤのダイシング工程を終え、チップの転写工程、シートの拡張工程を経たチップの裏面チッピングの様子を確認した所、ウエハ面内における裏面チッピングの発生頻度は表１に示すように１％未満であった。裏面チッピング異常の基準は、素子の辺の長さの５％と定義したことによって、５０μｍ以上のチッピング幅とした。
【００７０】
【表１】
2013058707.tif 000003
【００７１】
つまり、実施例１の２ステップ方法を採用することによって、裏面電極に難削材である純粋なＡｕを含む構造であっても、裏面チッピングの発生が極めて少ないダイシング工程を経てＬＥＤ素子を得ることができた。
【００７２】
（実施例２）
実施例２は実施例１の変形例である。実施例２では、実施例１とは裏面電極の構造のみが相違している３種類のサンプルを作製した。表１に示すように、３種類のサンプルａ、ｂ、及びｃは、共通する裏面電極の基本構造として、Ｓｉ支持基板上に膜厚４００ｎｍのＴｉ（チタン）膜、膜厚１００ｎｍのＰｔ（白金）膜を順次有する。サンプル２ａは基本構造をしている。サンプル２ｂはＰｔ膜の上にさらに膜厚２μｍのＡｕＳｎ合金膜を有し、サンプル２ｃではＰｔ膜の上に設けた膜厚１００ｎｍのＡｕ膜の上にさらに膜厚２μｍのＡｕＳｎ合金膜を有する構造をしている。特に、実施例２ｂ、及び実施例２ｃに示す構造では、それぞれＡｕＳｎ合金膜以外までを一括蒸着し、一度蒸着装置からウエハを取り出して、実施例１に記載の電極熱処理工程を実施している。その後、再度蒸着装置にウエハをセットし、ＡｕＳｎ合金膜のみを蒸着した。その後、このＡｕＳｎ合金膜は熱処理を実施していない。ＡｕＳｎ合金半田実装をする際のボンディング性を向上させるための配慮からそのようにしている。
【００７３】
上記以外の製造方法は実施例１と同じとし、ダイシング工程後の裏面チッピングの検査方法、および検査基準も同様である。実施例１とは異なる切削加工の難しい裏面電極構造をもつ実施例２の場合でも、本実施の形態のダイシング方法を採用することにより、裏面チッピングの発生頻度は表１に示すように１％未満であり、裏面チッピングの発生を著しく抑制することができた。
【００７４】
（実施例３）
実施例３は実施例１の変形例である。実施例３では、支持基板の材料をＧｅとした点のみを実施例１と変えてＬＥＤ素子を作製し、評価した。その結果、表１に示すように、実
施例１と同様の裏面チッピングの発生頻度が１％未満という結果を得ることが出来、支持基板がＧｅであっても本発明の実施形態の効果が得られることが確認された。
【００７５】
（実施例４）
実施例４は実施例２の変形である。実施例４では、支持基板の材料をＧｅとした点のみを実施例２と変えてＬＥＤ素子を作製し、評価した。その結果、表１に示すように、実施例２と同様の裏面チッピングの発生頻度が１％未満という結果が得ることが出来、支持基板がＧｅであっても本発明の実施形態の効果が得られることが確認された。
【００７６】
（比較例１）
比較例１が実施例１と異なる点は、ＬＥＤ用ウエハを素子化する際のダイシング工程の切削方法が、２ステップ加工ではなく１ステップ加工であり、ブレードバイトの刃先の高さを６５μｍ（０．０６５ｍｍ）に設定してウエハをフルカットした点である。このフルカット条件は、従来のダイシング加工条件、および一般的なＬＥＤチップの加工条件と同じである。
【００７７】
得られたウエハを実施例１と同様に裏面チッピングの検査をした結果、表１に示すように、ウエハ面内における裏面チッピングの発生頻度はおよそ７５％程度もあり、尚且つチッピング幅は最大で１５０μｍ、最小で６０μｍ程度と非常に大きいものであった。
【００７８】
このように比較例１では、裏面チッピングの発生頻度が高く、尚且つその裏面チッピングの幅が大きいため、高度な実装技術が必要な大電流型のＬＥＤ素子としては充分な仕様を満足しなかった。したがってＬＥＤ素子の歩留まりが大幅に低下した。
【符号の説明】
【００７９】
１      ｎ型ＧａＡｓ基板
２      ｎ型ＡｌＧａＩｎＰエッチングストップ層
３      ｎ型ＧａＡｓコンタクト層
４      ｎ型ＡｌＧａＩｎＰクラッド層
５      ＡｌＧａＩｎＰ活性層
６      ｐ型ＡｌＧａＩｎＰクラッド層
７      ｐ型ＧａＰコンタクト層
８      界面電極
９      金属光反射層（金属層）
１０    Ｓｉ支持基板
１１ａ  エピタキシャルウエハ側の第一金属接合層（金属層）
１１ｂ  支持基板側の第二金属接合層（金属層）
１２    表面電極（第一電極）
１３    裏面電極（第二電極）
１４    半導体積層部
１５    誘電体膜
１６    合金化バリア層
１７    ボンディングパッド電極
１８    拡散防止バリア層（Ｔｉ層）
２０    ブレードバイト
２１    ダイシングシート
３０    ウエハ（半導体発光素子用ウエハ）
Ａ      第一方向
Ｂ      第二方向
ＣＨ１〜ＣＨ４    チャンネル
【図１】
2013058707.tif 000004
【図２】
2013058707.tif 000005
【図３】
2013058707.tif 000006
【図４】
2013058707.tif 000007
【図５】
2013058707.tif 000008
【図６】
2013058707.tif 000009
【図７】
2013058707.tif 000010
【図８】
2013058707.tif 000011
【図９Ａ】
2013058707.tif 000012
【図９Ｂ】
2013058707.tif 000013
【図１０】
2013058707.tif 000014