(57)【要約】【課題】本発明の実施形態は、仕様変更を容易なディジタル形保護制御装置を提供することを目的とする。【解決手段】本発明の実施形態のディジタル形保護制御装置は、外部からの入力を受け取る入力インターフェイス回路と、前記入力インターフェイス回路により受け取った情報に基づいて演算処理を行う演算部とを備える。また、前記演算部による演算結果を外部へ出力する出力インターフェイス回路と、前記入力インターフェイス回路または前記出力インターフェイス回路の回路構成データを示す入出力インターフェイス回路構成データに基づいて、前記入力インターフェイス回路または前記出力インターフェイス回路を構成する入出力インターフェイス回路構成手段と、を備える。【選択図】図１
2013005660.tif 000002
【特許請求の範囲】
【請求項１】
外部からの入力を受け取る入力インターフェイス回路と、
前記入力インターフェイス回路により受け取った情報に基づいて演算処理を行う演算部と、
前記演算部による演算結果を外部へ出力する出力インターフェイス回路と、
前記入力インターフェイス回路または前記出力インターフェイス回路の回路構成データを示す入出力インターフェイス回路構成データに基づいて、前記入力インターフェイス回路または前記出力インターフェイス回路を構成する入出力インターフェイス回路構成手段と、
を備えるディジタル形保護制御装置。
【請求項２】
前記入出力インターフェイス回路構成データを記録するデータ保存手段と、
を備える請求項１に記載のディジタル形保護制御装置。
【請求項３】
前記データ保存手段に保存された前記入出力インターフェイス回路構成データを書き換えるデータローディング手段を備え、
前記データローディング手段は、前記入力インターフェイス回路または前記出力インターフェイス回路の回路構成データを示す入出力インターフェイス回路構成外部データが外部から入力された場合、入力された前記入出力インターフェイス回路構成外部データを前記入出力インターフェイス回路構成データとして書き換える
請求項２に記載のディジタル形保護制御装置。
【請求項４】
前記データ保存手段を着脱する着脱ソケットと、
を備える請求項２または３に記載のディジタル形保護制御装置。
【請求項５】
前記入出力インターフェイス回路構成データの異常の有無を判断するデータ異常検出手段と、
を備える請求項１乃至４のいずれか１項に記載のディジタル形保護制御装置。
【請求項６】
前記データ異常検出手段により、前記入出力インターフェイス回路構成データに異常があると判断した場合、前記入出力インターフェイス回路構成手段が、前記入力インターフェイス回路または前記出力インターフェイス回路を構成することをロックするロック手段と、
を備える請求項５に記載のディジタル形保護制御装置。
【請求項７】
前記データ異常検出手段により、前記入出力インターフェイス回路構成データに異常があると判断した場合、前記出力インターフェイス回路からの出力をロックする出力ロック手段と、
を備える請求項５に記載のディジタル形保護制御装置。
【請求項８】
前記データ異常検出手段により、前記入出力インターフェイス回路構成データに異常があると判断した場合、外部に警報を出力する警報出力手段と、
を備える請求項５乃至７のいずれか１項に記載のディジタル形保護制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態はディジタル形保護制御装置に関する。
【背景技術】
【０００２】
保護制御装置は、電力系統を構成する発変電設備の機器を保護および制御することを目的として、変電所、開閉所、発電所に設置される。保護装置は入力情報として電力系統の電圧および電流、遮断器や断路器のオンオフ状態等を取り込み、それら入力情報を元に保護対象とする設備、たとえば送電線、母線、変圧器等に系統事故が発生したことを検出し、それら保護対象を保護するための遮断指令や異常検出時の警報出力を出力情報として出力する。制御装置は入力情報として電力系統の電圧および電流、遮断器や断路器のオンオフ状態等を取り込み、それら入力情報の表示を行うとともに、運用者による系統操作指令に従って制御対象である遮断器や断路器等の機器に対して遮断指令または投入指令や異常検出時の警報出力を出力情報として出力する。
【０００３】
図７に、従来のディジタル形保護制御装置１のシステム構成の一例を示す。ディジタル形保護制御装置１には、ＣＰＵ基板４を実装するＣＰＵラック２、ＤＩＯインターフェイス基板５およびＤＩ入力基板６およびＤＯ出力基板７を実装するＩＯラック３、補助リレー１１を複数個実装する補助リレーラック１０が実装されている。
【０００４】
外部入力情報１３は、ＤＩ入力基板６によりディジタル信号として取り込まれ、ＤＩＯインターフェイス基板５に内蔵される入力インターフェイス回路８を経由してＣＰＵ基板４に取り込まれる。なお、ＤＩ入力基板６の前段で外部入力情報１３について接点回路を構成して論理回路を組み、その結果をＤＩ入力基板６にて取り込むこともできる。
【０００５】
一方、ＣＰＵ基板４からの出力信号はＤＩＯインターフェイス基板５に内蔵される出力インターフェイス回路９により所定のＤＯ出力基板７へ分配されＤＯ出力基板７にて接点出力として出力される。その接点出力が補助リレー１１により接点増幅され、接点回路１２で構成された組合せ条件にて外部出力情報１４として出力される。なお、接点回路１２で必要となる接点数がＤＯ出力基板７の出力接点で足りる場合には、補助リレー１１による接点増幅は行わず、ＤＯ出力基板７の出力接点を接点回路１２で直接使用することもできる。通常、外部出力情報１４は、複数の外部装置への受け渡しのため、回路を必要組数設ける。
【０００６】
また、保護制御装置については納入する電気所によって個別仕様があるのが通常であり、標準装置を一部カスタマイズして対応している。その対応方法として、ＣＰＵ基板４のソフトウェアは標準装置の開発時点で品質保証されたものであるため、ＣＰＵ基板４のソフトウェア変更は局力避け、ＤＩ入力基板６の前段およびＤＯ出力基板７の後段の接点回路１２で対処することを優先する。
【０００７】
主機能である保護制御機能に変更が発生する場合には、接点回路１２での対処には限界があるため、ＣＰＵ基板４のソフトウェア変更は避けられないが、外部入力情報１４および外部出力情報１４の内訳や受け渡し形態が異なるだけのケースでは、ＣＰＵ基板４のソフトウェアを変更することなく、ＤＩ入力基板６の前段およびＤＯ出力基板７の後段の接点回路１２のカスタマイズで対応することができる。接点回路１２のハード変更は生じるが、ソフトウェアが１００％流用できるので品質保証の面でのメリットが大きい。
【０００８】
また、補助リレー１１を用いてＤＯ出力基板７からの接点出力を接点増幅し、接点回路１２を必要数だけ設け、必要に応じて接点回路１２でロジック回路を構成するケースも多い。このため、補助リレー１１および補助リレーラック１０は必ず必要となり、接点間を接続する装置内配線も発生するため、ハード費用および製造コストが減らない。
【０００９】
さらに、保護制御装置１を現地に納入し運用開始した後に、仕様変更により現地改造を行うことも多い。現地改造および改造後の確認試験の期間は改造ボリュームによって様々であるが、通常数日間確保され、作業が完了するまでは保護制御装置１は停止となる。この装置の停止期間中は、改造対象の装置が２系列構成である場合は残る１系で運用を継続できるが、たとえば改造対象の装置が１系列構成の場合にはその保護制御装置が保護および制御対象範囲とする電力系統機器についても同時に停止して装置の改造を行う。よって、保護制御装置の改造期間の短縮は、ユーザにとって停止期間を短縮できるという大きなメリットがある。しかしながら、装置内配線の変更を伴う改造においては改造作業の時間を見込む必要があり、改造に要する時間の短縮には限界があるのが実情である。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−３１４６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の実施形態は、仕様変更が容易なディジタル形保護制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の実施形態のディジタル形保護制御装置は、外部からの入力を受け取る入力インターフェイス回路と、前記入力インターフェイス回路により受け取った情報に基づいて演算処理を行う演算部とを備える。また、前記演算部による演算結果を外部へ出力する出力インターフェイス回路と、前記入力インターフェイス回路または前記出力インターフェイス回路の回路構成データを示す入出力インターフェイス回路構成データに基づいて、前記入力インターフェイス回路または前記出力インターフェイス回路を構成する入出力インターフェイス回路構成手段と、を備える。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態のディジタル形保護制御装置の構成を示す図。
【図２】（ａ）従来の接点回路１２の一例を示す図。（ｂ）入出力インターフェイス回路構成データ１８に記録された情報の一例。（ｃ）本実施形態の接点回路１２の一例を示す図。
【図３】第２の実施形態のディジタル形保護制御装置の構成を示す図。
【図４】第３の実施形態のディジタル形保護制御装置の構成を示す図。
【図５】第４の実施形態のディジタル形保護制御装置の構成を示す図。
【図６】第５の実施形態のディジタル形保護制御装置の構成を示す図。
【図７】従来のディジタル形保護制御装置の構成を示す図。
【発明を実施するための形態】
【００１４】
本発明の実施形態におけるディジタル形保護制御装置について図面を参照して説明する。
【００１５】
（第１の実施形態）
（構成）
図１に、第１の実施形態のディジタル形保護制御装置のシステム構成を示す。ディジタル形保護制御装置１には、ＣＰＵ基板４を実装するＣＰＵラック２、ＤＩＯインターフェイス基板５およびＤＩ基板６およびＤＯ基板７を実装するＩＯラック３、を実装する。
【００１６】
ＤＩＯインターフェイス基板５には、入出力インターフェイス回路構成データ１８を保存するデータ保存手段１５、入出力インターフェイス回路構成データ１８を読み出しそれに基づいて入力インターフェイス回路８および出力インターフェイス回路９の回路を構成する入出力インターフェイス回路構成手段１７を設ける。
【００１７】
入力インターフェイス回路８および出力インターフェイス回路９は、例えばＦＰＧＡ、ＣＰＬＤ等のＰＬＤ（Plogramable Logic Device）にて実現される。
【００１８】
データ保存手段１５は、ＥＥＰＲＯＭやフラッシュＲＯＭなどの電源をオフしても保存データが保証される不揮発性メモリを使用する。
【００１９】
つまり、本実施形態が図７に示す従来の構成と異なる点は、接点回路１２の回路構成をデータ化しＤＩＯインターフェイス基板５に保存しておき、ＤＩＯインターフェイス基板５上で接点回路１２と同等の回路を構成する機能を設けた点である。また、接点回路１２の回路構成を表す入出力インターフェイス回路構成データ１８を任意に変更できるようにしている。
【００２０】
（作用）
図７に示す従来のディジタル形保護制御装置１における入力インターフェイス回路８および出力インターフェイス回路９では、入力信号と出力信号との対応付けが１対１で固定としていた。一方、本発明においては、入力インターフェイス回路８および出力インターフェイス回路９の入力信号と出力信号との対応付けが、従来のような１対１の固定ではなく、入出力インターフェイス回路構成データ１８に応じて変更できることが大きく異なる点である。また入力信号と出力信号との対応付けだけでなく、複数の入力信号を組み合わせた論理回路を構成しその出力を出力信号として割り付けることも可能である。
【００２１】
図２に、本実施形態の効果を説明する図表を示す。同図を用いて、本発明における入出力インターフェイス回路構成データ１８と、それを用いて入出力インターフェイス回路構成手段１７が入力インターフェイス回路８および出力インターフェイス回路９を構成する様子を、具体例を用いて説明する。
【００２２】
同図（ａ）は、従来の接点回路１２の一例を示したものである。点線で囲んだ接点はＤＯ出力基板７の出力接点、あるいは、接点数の不足を補うためにＤＯ出力基板７の出力接点で補助リレー１１を駆動して得られる連動で動作する接点を表している。Ｙ１〜Ｙ４は接点出力１２の出力であり、コモン１点で絞った回路構成である。従来はこれを同図（ａ）として接点回路１２で構成していたため、接点Ｘ１〜Ｘ６が不足する場合には、補助リレー１１を用いて接点増幅する必要があった。また、接点を組み合わせて論理回路を構成するため、接点と接点を接続するための配線が必要となる。このため、補助リレーの実装、および配線が発生するため、ハード費用および製作費用が発生する。
【００２３】
そこで、この接点回路をデータ化することを考える。ここで、接点回路の出力Ｙ１〜Ｙ４は、次の論理式（１）式〜（４）式で表現できる。
【００２４】
Ｙ１  ＝  Ｘ１                                ・・・・・  （１）式
Ｙ２  ＝  Ｘ４  ａｎｄ  Ｘ５                  ・・・・・  （２）式
Ｙ３  ＝  Ｘ１  ｏｒ    Ｘ２                  ・・・・・  （３）式
Ｙ４  ＝  Ｘ４  ｏｒ    Ｘ５    ｏｒ  Ｘ６    ・・・・・  （４）式
論理式（１）式〜（４）式を入出力インターフェイス回路構成データ１８として表現した例を、同図（ｂ）に示す。出力に対して、使用する論理ゲートの種類、および、組み合わせる入力信号を設定したものである。この入出力インターフェイス回路構成データをもとに、出力インターフェイス回路９に同等の回路を構成し、出力インターフェイス回路９の出力信号Ｙ１〜Ｙ４をＤＯ出力基板７へ出力することで、同図（ａ）の接点回路を同図（ｃ）のように簡素化することができる。
【００２５】
補助リレーを用いた接点増幅や、接点と接点を接続する配線を大幅に削減することができる。同図の例では、接点増幅用の補助リレーは不要となり、配線は同図（ａ）で１５本であったものが同図（ｃ）では８本まで削減できる。実際の保護制御装置では総配線本数は数１００本のオーダになるため、本発明による削減効果は非常に大きい。また補助リレーが不要となることにより、ＤＯ出力基板から端子台へダイレクトに配線できるため、配線ルートもシンプルになり、それによる効果も大きい。
【００２６】
ここで、図２は出力インターフェイス回路９に関する例を示したものだが、ＤＩ入力基板６の前段に接点回路を設けている場合には、図２の例と同様に、接点回路をデータ化した回路構成データをもとにそれと同等の回路を入力インターフェイス回路８に構成すればよい。
【００２７】
なお、入出力インターフェイス回路構成データ１８として、１対１の信号割り付けの回路構成データを実装すれば、従来の入出力インターフェイス基板１５と代替可能な基板にもなる。
【００２８】
（効果）
本実施形態によれば、従来入出力情報に関して設けていた補助リレーおよび接点回路の代わりに、それと同等の回路をＤＩＯインターフェイス基板５上に入出力インターフェイス回路構成データ１８として持たせることによって、ハード部品および製造コストが削減できるとともに、納入電気所の個別仕様へのカスタマイズ対応においてはソフトウェアを変更することなく入出力インターフェイス回路構成データ１８の変更によって簡単に対応することができる。
【００２９】
これによって、現地改造においては、改造作業は入出力インターフェイス回路構成データ１８の変更だけで済み、現地作業に先立ち入出力インターフェイス回路構成データ１８を事前に検証しておくことで、改造後の装置試験の省力化を図ることが出来る。これにより現地改造に要する時間、すなわち改造対象装置及び関連する電力系統機器の停止時間を大幅に短縮することができる。
【００３０】
なお、ＰＬＣ（Programmable Logic Controler）を用いた技術があるが、ＰＬＣは補助リレーを用いた接点回路をディジタル化しユニットに収納したものであり、大規模な回路を１つのユニットで置き換える。ＰＬＣに実装する回路はユーザが任意に設定できる。
【００３１】
このＰＬＣ機構をディジタル形保護制御装置に内蔵する方法も不可能ではないが、ＰＬＣ機構によって回路変更することはソフトウェアを変更することに等しい。本実施形態がＰＬＣと大きく異なる点は、保護制御装置のソフトウェアに一切変更が伴わないことである。
【００３２】
本実施形態では標準装置として開発した検証済みのソフトウェアを変更せずに済むため、品質保証の面で大きなメリットがある。納入電気所毎の個別仕様への対応は、ソフトウェアを実行するＣＰＵ基板４とはハード分離されたＤＩＯインターフェイス基板５上のハード回路のカスタマイズで実現する。保護制御機能を実装したＣＰＵ基板４のソフトウェアではなくハード回路で機能を実現することにより、回路動作に関して高い応答性が得られる点がメリットとなる。また、ＰＬＣを用いた技術とは異なり、本実施形態では電源立ち上げ時は電源投入直後から回路動作が可能である。
【００３３】
（第２の実施形態）
（構成）
図３に、第２の実施形態のディジタル形保護制御装置のシステム構成を示す。同図は、第２の実施形態の構成に対して、入力インターフェイス回路構成外部データ１６を装置外部からデータ保存手段１５へ書込みを行うためのデータローディング手段１９を追加したものである。
【００３４】
データローディング手段１９は、入力インターフェイス回路構成外部データ１６を、データ保存手段１５へ入出力インターフェイス回路構成データ１８として保存する。
【００３５】
（効果）
本実施形態によれば、第１の実施形態の効果に加えて、入出力インターフェイス回路構成データ１８の書き換えを容易に行えるようになる。つまり、利用者はディジタル形保護制御装置１の外部から入出力インターフェイス回路構成外部データ１６をデータローディング手段１９に入力することによって、データローディング手段１９が入力インターフェイス回路構成外部データ１６を入出力インターフェイス回路構成データ１８として書き変えられる。
【００３６】
（第３の実施形態）
（構成）
図４に、第３の実施形態のディジタル形保護制御装置のシステム構成を示す。同図は、第１の実施形態の構成に対して、データ保存手段２０を着脱できる着脱ソケット２１を使用し、データ保存手段２０を着脱できるようにしたものである。
【００３７】
ここで、データ保存手段２０はＥＥＰＲＯＭやフラッシュＲＯＭなどの不揮発性メモリ素子を用いる。市販のリムーバブルメモリ、例えばＵＳＢメモリ等を適用する構成方法もある。
【００３８】
データ保存手段２０の入出力インターフェイス回路構成データ１８を変更する際は、着脱ソケット２１からデータ保存手段２０を外し、異なる入出力インターフェイス回路構成データ１８が保存されたデータ保存手段２０を着脱ソケット２１に取り付ける。
【００３９】
（効果）
本実施形態によれば、第１の実施形態の効果に加えて、データ保存手段２０を交換することによって、入出力インターフェイス回路構成データ１８を変更することができる。つまり、利用者はデータ保存手段２０の素子を交換することによって、入出力インターフェイス回路構成データ１８の変更を容易に行うことが可能である。
【００４０】
（第４の実施形態）
（構成）
図５に、第４の実施形態のディジタル形保護制御装置のシステム構成を示す。同図は、第２の実施形態の構成に対して、ＤＯ出力基板７−２、接点回路１２−２、データ異常検出手段２２、構成ロック手段２３、および警報出力手段２４を備える。
【００４１】
データ異常検出手段２２は、電源投入直後等の初期化時に、データ保存手段１５に保存した入出力インターフェイス回路構成データ１８の異常の有無を検出する。異常があることが検出された場合、異常があることを示す異常信号を構成ロック手段２３、警報出力手段２４に出力する。
【００４２】
構成ロック手段２３は、データ異常検出手段２２から異常信号を受信した場合、入出力インターフェイス回路構成手段１７が入出力インターフェイス回路構成データ１８を用いて入力インターフェイス回路８および出力インターフェイス回路９を構成することをロックする。
【００４３】
警報出力手段２４は、データ異常検出手段２２から異常信号を受信した場合、ＤＯ出力基板７−２、接点回路１２−２を介して警報２５を出力する。
【００４４】
ここで、データ異常検出手段２２が入出力インターフェイス回路構成データ１８の異常を検出する方法として、検定用にサム値、あるいはＣＲＣ値を付加する方法や、データを二重化しておき、回路構成データと二重化データとを付き合わせる構成が一般的である。
【００４５】
（効果）
本発明によれば、第２の実施形態の効果に加え、入出力インターフェイス回路構成データ１８の異常が発見された場合、外部に警報２５を出力することができ、利用者が容易に異常を認識できる。また、入出力インターフェイス回路構成手段１７は、異常がある入出力インターフェイス回路構成データ１８に基づいて、入力インターフェイス回路８および出力インターフェイス回路９を構成することが無いため、ディジタル形保護制御装置１の誤動作を防止することが可能である。
【００４６】
（第５の実施形態）
図６に、第５の実施形態のディジタル形保護制御装置のシステム構成を示す。同図は、第２の実施形態の構成に対して、ＤＯ出力基板７−２、接点回路１２−２、データ異常検出手段２６、出力ロック手段２７、および警報出力手段２４を備える。
【００４７】
データ異常検出手段２６は、常時、データ保存手段１５に保存した入出力インターフェイス回路構成データ１８の異常の有無を検出する。異常があることが検出された場合、異常があることを示す異常信号を出力ロック手段２７、警報出力手段２４に出力する。
【００４８】
出力ロック手段２７は、データ異常検出手段２６から異常信号を受信した場合、出力インターフェイス回路９からの出力をロックする。
【００４９】
警報出力手段２４は、データ異常検出手段２６から異常信号を受信した場合、ＤＯ出力基板７−２、接点回路１２−２を介して警報２５を出力する。
【００５０】
ここで、データ異常検出手段２６が入出力インターフェイス回路構成データ１８の異常を検出する方法として、検定用にサム値、あるいはＣＲＣ値を付加する方法や、データを二重化しておき、回路構成データと二重化データとを付き合わせる構成が一般的である。
【００５１】
さらに、入出力インターフェイス回路構成データ１７は、入力インターフェイス回路８および出力インターフェイス回路９を構成するためにデータ保存手段１５から入出力インターフェイス回路構成データ１８を取り込み一時的に保存している。そのため、データ異常検出手段２６は、データ保存手段１５に保存された入出力インターフェイス回路構成データ１８と、入出力インターフェイス回路構成手段１７に一時的に保存された入出力インターフェイス回路構成データ１８とを比較することによって、入出力インターフェイス回路構成データ１８の異常を検出することも可能である。
【００５２】
（効果）
本発明によれば、第２の実施形態の効果に加え、入出力インターフェイス回路構成データ１８の異常が発見された場合、外部に警報２５を出力することができ、利用者が容易に異常を認識できる。また、入出力インターフェイス回路構成データ１８に異常がある場合は、出力インターフェイス回路９から外部出力情報１４を出力することが無いため、ディジタル形保護制御装置１の誤動作を防止することが可能である。
【００５３】
なお、本実施形態では、データ保存手段１５をフラッシュメモリやＥＥＰＲＯＭ、フラッシュＲＯＭ等の不揮発性メモリとし、入出力インターフェイス回路構成データ１８を記録しているが、ＤＩＯインターフェイス基板５が図示しないＲＡＭを備えてもよい。つまり、電源投入直後に入出力インターフェイス回路構成データ１８をＲＡＭ（Random Access Memory）に一時的に保存し、入出力インターフェイス回路構成手段１７は、ＲＡＭに保存された入出力インターフェイス回路構成データ１８に基づいて入力インターフェイス回路８および出力インターフェイス回路９を構成する。このようにフラッシュメモリやＥＥＰＲＯＭ、フラッシュＲＯＭ等の不揮発性メモリよりもアクセス時間が高速なＲＡＭを用いることにより、入出力インターフェイス回路構成手段１７は、迅速に入力インターフェイス回路８および出力インターフェイス回路９を構成できる。
【００５４】
本発明に係る実施形態によれば、仕様変更を容易なディジタル形保護制御装置を提供することを目的とする。
【００５５】
以上、本発明のいくつかの実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５６】
１…ディジタル形保護制御装置
２…ＣＰＵラック
３…ＩＯラック
４…ＣＰＵ基板
５…ＤＩＯインターフェイス基板
６…ＤＩ入力基板
７、７−２…ＤＯ出力基板
８…入力インターフェイス回路
９…出力インターフェイス回路
１０…補助リレーラック
１１…補助リレー
１２、１２−２…接点回路
１３…外部入力情報
１４…外部出力情報
１５…データ保存手段
１６…入出力インターフェイス回路構成外部データ
１７…入出力インターフェイス回路構成手段
１８…入出力インターフェイス回路構成データ
１９…データローディング手段
２０…データ保存手段
２１…着脱ソケット
２２、２６…データ異常検出手段
２３…ロック手段
２４…警報出力手段
２５…警報
２７…出力ロック手段
【図１】
2013005660.tif 000003
【図２】
2013005660.tif 000004
【図３】
2013005660.tif 000005
【図４】
2013005660.tif 000006
【図５】
2013005660.tif 000007
【図６】
2013005660.tif 000008
【図７】
2013005660.tif 000009