(57)【要約】【課題】オン・デューティ時間の最大値および最小値の制限があるスイッチング制御ＩＣや、オン・デューティ時間の最小値の制限がある電界効果トランジスタを使用した場合でも、周波数の拡散範囲を広くし、かつ、入力電圧範囲を広くすることを可能とする。【解決手段】スイッチング電源回路４０は、入力電圧Ｖｉｇを二次側電圧Ｖｏに変換して出力するトランス４１、整流ダイオードＤ４０、平滑コンデンサＣ４０を有し、更に、このトランス４１を駆動するスイッチング周波数を、変調信号によって拡散する変調信号発振回路８０を有している。このスイッチング電源回路４０は、入力電圧Ｖｉｇに応じて、スイッチング周波数の拡散量が変化するように動作することで、周波数の拡散範囲を広くし、かつ、入力電圧Ｖｉｇの範囲を広くする。【選択図】図１
2013005488.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を出力電圧に変換して出力するコンバータと、
前記コンバータのスイッチング周波数を変調信号によって拡散させる周波数拡散器と、
を有し、前記スイッチング周波数を拡散する電源装置において、
前記周波数拡散器は、前記入力電圧に応じて前記スイッチング周波数の拡散量を変化させる
ことを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置は更に、
前記コンバータの前記スイッチング周波数の拡散機能を備え、前記周波数拡散器が出力する前記変調信号によって前記スイッチング周波数を拡散するスイッチング制御集積回路と、
を有し、
前記スイッチング制御集積回路は、前記入力電圧に応じて前記スイッチング周波数の拡散量を変化させる
ことを特徴とする電源装置。
【請求項３】
前記周波数拡散器は、
前記入力電圧が所定下限値よりも上昇した場合、
前記入力電圧が所定上限値よりも下降した場合、
前記入力電圧が所定範囲外から所定範囲内となった場合、の少なくとも１つの場合において前記スイッチング周波数の拡散を開始する
ことを特徴とする請求項１または請求項２に記載の電源装置。
【請求項４】
前記スイッチング周波数の拡散の開始は、前記変調信号の接続、または／および、前記変調信号の出力開始によって行われる
ことを特徴とする請求項３に記載の電源装置。
【請求項５】
前記周波数拡散器は、
前記入力電圧が所定下限値よりも下降した場合、
前記入力電圧が所定上限値よりも上昇した場合、
前記入力電圧が所定範囲内から所定範囲外となった場合、の少なくとも１つの場合において前記スイッチング周波数の拡散を停止する
ことを特徴とする請求項１または請求項２に記載の電源装置。
【請求項６】
前記スイッチング周波数の拡散の停止は、前記変調信号の遮断、または／および、前記変調信号の出力停止によって行われる
ことを特徴とする請求項５に記載の電源装置。
【請求項７】
前記スイッチング周波数の拡散の停止により、前記スイッチング周波数は、所定周波数となる
ことを特徴とする請求項６に記載の電源装置。
【請求項８】
前記所定周波数とは、周波数拡散の最大周波数、周波数拡散の最小周波数、主キャリア周波数のいずれかである
ことを特徴とする請求項７に記載の電源装置。
【請求項９】
前記スイッチング周波数の拡散を停止した場合に、前記スイッチング周波数は、徐々に前記所定周波数に収束する
ことを特徴とする請求項７または請求項８に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数拡散によってノイズレベルを低減させたスイッチング方式の電源装置に関する。
【背景技術】
【０００２】
近年、電力を所望の電圧に変換するために、スイッチング素子を用いたスイッチング方式の電源装置が多く使われている。このスイッチング方式の電源装置は、レギュレータ方式の電源装置と比較して、電力損失が少なく、かつ、高い精度の電圧を出力することが可能である。
【０００３】
スイッチング方式の電源装置は、オン時間ではＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）の抵抗の小さい線形領域を使ってスイッチを入れ、オフ時間ではＭＯＳＦＥＴの遮断領域を使ってスイッチを切る。この制御により、発熱が少なくなり、かつ、効率が良くなる。スイッチング電源は、入力電圧とスイッチング素子のオン／オフの時間割合（オン・デューティ時間）によって出力電圧が決定され、スイッチング素子の駆動パルスの周波数が高いほど出力電圧の変動が小さくなる。
しかし、この駆動パルスは、スイッチング素子のオン・オフの際に電流微分によるスイッチングノイズを発生させ、不要輻射である電磁輻射ノイズを発生させる原因ともなる。
【０００４】
スイッチングノイズはスイッチング素子のオン／オフで生じるので、このスイッチングノイズによる電磁輻射ノイズは、特定周波数（スイッチング周波数およびその整数倍の周波数）にパワーが集中する。この電磁輻射ノイズは、回路システム全体に悪影響を及ぼし、ＥＭＩ（Electro-magnetic interference）規格を満たすためにシールドなどの対策を必要とする。近年、この電磁輻射ノイズに対する対策のコスト、および、シールドによるサイズ増大が問題となっている。
【０００５】
この問題を解決する方法として、スイッチング周波数を拡散させる方法がある。スイッチング周波数を拡散させても、電磁輻射ノイズ（スイッチングノイズ）の総パワーは減少しないが、その総パワーが特定周波数に集中していたものを所定の周波数領域に拡散させ、ＥＭＩへの影響を軽減させることが可能である。
特許文献１には、特殊な回路や部品を必要とすることなく、汎用のＩＣの組合せにより低コストでスペクトル拡散を行う発明が開示されている。
【０００６】
特許文献２には、スイッチング周波数を設定する端子に、時間の周期関数で変化する電圧を印加する三角波発生回路部と定電流回路部とを設け、スイッチングノイズのスペクトルを拡散しノイズレベルを低減させる発明が開示されている。
非特許文献１には、スイッチング電源のスイッチング周波数を変調することでＥＭＩを低減する発明が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１６０１２８号公報
【特許文献２】特開２００９−２７３２１５号公報
【非特許文献】
【０００８】
【非特許文献１】ジョン・ベッテン、“スペクトラム拡散で電源回路のＥＭＩを低減”、[online]、米テキサス・インスツルメンツ社、［平成２３年４月２６日検索］、インターネット（URL:http://ednjapan.cancom-j.com/content/issue/2004/09/idea/idea04.html）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
市販のスイッチング制御ＩＣ（Integrated Circuit）では、オン・デューティ時間の最大値および最小値の制限がある。最大オン・デューティ時間を超えると、トランスが磁気飽和する虞がある。最小オン・デューティ時間未満であると、間欠発振の虞がある。そのため、周波数の拡散範囲が広く取れないという問題、または、入力電圧範囲が狭まるという問題があった。
更に、スイッチング素子である電界効果トランジスタには、後述する最小オン・デューティ時間以下では制御できないという問題があった。
【００１０】
そこで、本発明は、オン・デューティ時間の最大値および最小値の制限があるスイッチング制御ＩＣや、オン・デューティ時間の最小値の制限がある電界効果トランジスタを使用した場合でも、周波数の拡散範囲を広くし、かつ、入力電圧範囲を広くすることを可能とする電源装置を提供することを課題とする。
【課題を解決するための手段】
【００１１】
前記課題を解決し、本発明の目的を達成するために、以下のように構成した。
前記した課題を解決するため、請求項１に記載の発明は、入力電圧を出力電圧に変換して出力するコンバータと、前記コンバータのスイッチング周波数を変調信号によって拡散させる周波数拡散器とを有し、前記スイッチング周波数を拡散する電源装置において、前記周波数拡散器は、前記入力電圧に応じて前記スイッチング周波数の拡散量を変化させることを特徴とする電源装置とした。
このようにすることで、本発明に係る電源装置によれば、オン・デューティ時間の最小値の制限がある電界効果トランジスタを使用した場合でも、周波数の拡散範囲を広くし、かつ、入力電圧範囲を広くすることができる。
【００１２】
請求項２に記載の発明は、請求項１に記載の電源装置に加えて更に、前記コンバータの前記スイッチング周波数の拡散機能を備え、前記周波数拡散器が出力する前記変調信号によって前記スイッチング周波数を拡散するスイッチング制御集積回路とを有し、前記スイッチング制御集積回路は、前記入力電圧に応じて前記スイッチング周波数の拡散量が変化することを特徴とする電源装置とした。
このようにすることで、本発明に係る電源装置によれば、オン・デューティ時間の最大値および最小値の制限があるスイッチング制御ＩＣを使用した場合でも、周波数の拡散範囲を広くし、かつ、入力電圧範囲を広くすることができる。
【００１３】
請求項３に記載の発明は、前記周波数拡散器は、前記入力電圧が所定下限値よりも上昇した場合、前記入力電圧が所定上限値よりも下降した場合、前記入力電圧が所定範囲外から所定範囲内となった場合、の少なくとも１つの場合において前記スイッチング周波数の拡散が開始することを特徴とする請求項１または請求項２に記載の電源装置とした。
このようにすることで、本発明に係る電源装置によれば、スイッチング周波数の拡散を停止した状態に於いて、この入力電圧の変化によってオン・デューティ時間の最大値および最小値の制限に抵触しなくなったとき、スイッチング周波数の拡散を開始することができる。
【００１４】
請求項４に記載の発明は、前記スイッチング周波数の拡散の開始は、前記変調信号の接続、または／および、前記変調信号の出力開始によって行われることを特徴とする請求項３に記載の電源装置とした。
このようにすることで、本発明に係る電源装置によれば、スイッチング周波数の拡散の開始をどのように行うかを明確にできる。
【００１５】
請求項５に記載の発明は、前記周波数拡散器は、前記入力電圧が所定下限値よりも下降した場合、前記入力電圧が所定上限値よりも上昇した場合、前記入力電圧が所定範囲内から所定範囲外となった場合、の少なくとも１つの場合において前記スイッチング周波数の拡散を停止することを特徴とする請求項１または請求項２に記載の電源装置とした。
このようにすることで、本発明に係る電源装置によれば、スイッチング周波数の拡散している状態に於いて、この入力電圧の変化によってスイッチング周波数の拡散を停止し、オン・デューティ時間の最大値および最小値の制限に抵触することを抑止できる。
【００１６】
請求項６に記載の発明は、前記スイッチング周波数の拡散の停止は、前記変調信号の遮断、または／および、前記変調信号の出力停止によって行われることを特徴とする請求項５に記載の電源装置とした。
このようにすることで、本発明に係る電源装置によれば、スイッチング周波数の拡散の停止をどのように行うかを明確にできる。
【００１７】
請求項７に記載の発明は、前記スイッチング周波数の拡散の停止により、前記スイッチング周波数は、所定周波数となることを特徴とする請求項６に記載の電源装置とした。
このようにすることで、本発明に係る電源装置によれば、前記スイッチング周波数の拡散の停止により、スイッチング周波数が所定周波数となることを明確化可能である。
【００１８】
請求項８に記載の発明は、前記所定周波数とは、周波数拡散の最大周波数、周波数拡散の最小周波数、主キャリア周波数のいずれかであることを特徴とする請求項７に記載の電源装置とした。
このようにすることで、本発明に係る電源装置によれば、周波数拡散の変調信号を最大値、最小値、中間値のいずれかに収束させることが明確となる。入力電圧が所定下限値よりも下降した場合に、この変調信号を最大値に収束させることで、オン・デューティ時間の最大値の制限に抵触することを抑止できる。入力電圧が所定上限値よりも上昇した場合に、この変調信号を最小値に収束させることで、オン・デューティ時間の最小値の制限に抵触することを抑止できる。
【００１９】
また、請求項９に記載の発明は、前記スイッチング周波数の拡散を停止した場合に、前記スイッチング周波数は、徐々に前記所定周波数に収束することを特徴とする請求項７または請求項８に記載の電源装置とした。
このようにすることで、本発明係る電源装置によれば、周波数拡散を停止した場合、発振信号の周波数の急激な変化に伴う、スイッチング電源回路の出力電圧の急激な変動を抑止可能である。
【発明の効果】
【００２０】
本発明によれば、オン・デューティ時間の最大値および最小値の制限があるスイッチング制御ＩＣや、オン・デューティ時間の最小値の制限がある電界効果トランジスタを使用した場合でも、周波数の拡散範囲を広くし、かつ、入力電圧範囲を広くすることを可能とする電源装置を提供することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態に於ける周波数拡散スイッチング電源回路を示す図である。
【図２】第１の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。
【図３】入力電圧ＶｉｇとＭＯＳＦＥＴのスイッチング時間との関係を示す図である。
【図４】ＭＯＳＦＥＴの最小オン時間を示す図である。
【図５】第２の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。
【図６】第３の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。
【図７】変調信号が収束しなかった場合を示す図である。
【図８】変調信号が収束した場合を示す図である。
【図９】第４の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。
【図１０】第５の実施形態に於ける変調信号制限回路と変調信号発振回路の構成を示す図である。
【図１１】第５の実施形態に於ける変調信号制限回路と変調信号発振回路の動作を示す図である。
【図１２】第６の実施形態に於ける変調信号制限回路と変調信号発振回路の構成を示す図である。
【図１３】第６の実施形態に於ける変調信号制限回路と変調信号発振回路の動作を示す図である。
【図１４】第７の実施形態に於ける変調信号制限回路と変調信号発振回路の構成を示す図である。
【図１５】第７の実施形態に於ける変調信号制限回路と変調信号発振回路の動作を示す図である。
【発明を実施するための形態】
【００２２】
以降、本発明を実施するための形態（「本実施形態」という）を、図等を参照して詳細に説明する。
【００２３】
（第１の実施形態の構成）
図１は、第１の実施形態に於ける周波数拡散スイッチング電源回路を示す図である。
本実施形態のスイッチング電源回路４０は、一次側電源が印加する入力電圧Ｖｉｇを入力信号とし、スイッチング周波数を拡散する電源回路である。
スイッチング電源回路４０は、分圧抵抗Ｒ４２Ｈ，Ｒ４２Ｌと、リファレンス電源４３と、エラーアンプ４４と、抵抗Ｒ４４と、変調信号停止回路７０と、変調信号発振回路８０と、発振器４６と、コンパレータ４７と、バッファ４８，４９と、電界効果トランジスタＴＲ４０と、トランス４１と、整流ダイオードＤ４０と、平滑コンデンサＣ４０と、負荷Ｚ４０とを有している。上記のうち、リファレンス電源４３と、エラーアンプ４４と、発振器４６と、コンパレータ４７と、バッファ４８とは、スイッチング制御ＩＣ４２の内部に実装されている。スイッチング制御ＩＣ４２は、トランス４１を駆動するスイッチング周波数の拡散機能を備え、変調信号によってスイッチング周波数を拡散するスイッチング制御集積回路である。
【００２４】
リファレンス電源４３は、リファレンス電圧Ｖｒｅｆを印加する電圧源である。エラーアンプ４４は、例えば演算増幅器であり、反転入力端子に印加された電圧と、非反転入力端子に印加された電圧を、所定の増幅率で増幅して出力端子に出力する機能を有している。
【００２５】
変調信号停止回路７０は、入力電圧Ｖｉｇに応じて変調信号発振回路８０の発振と停止とを切替える。この動作により、スイッチング電源回路４０は、入力電圧Ｖｉｇに応じてスイッチング周波数の拡散量が変化する。
【００２６】
変調信号発振回路８０は、入力信号に応じて変調信号の発振と停止とを切替える。変調信号発振回路８０は、トランス４１を駆動するスイッチング周波数を変調信号によって拡散する周波数拡散器である。
【００２７】
発振器４６は、入力信号に応じた周波数の三角波の発振信号を出力する機能を有している。入力信号が最も小さいときには、周波数拡散の最小周波数の発振信号を出力する。入力信号が最も大きいときには、周波数拡散の最大周波数の発振信号を出力する。入力信号が所定の値のときには、主キャリア周波数の発振信号を出力する。
【００２８】
コンパレータ４７は、例えば演算増幅器であり、反転入力端子に印加された電圧と、非反転入力端子に印加された電圧を比較して、比較結果を出力する機能を有している。反転入力端子に印加された電圧よりも、非反転入力端子に印加された電圧の方が高い場合には、Ｈレベルが出力される。反転入力端子に印加された電圧よりも、非反転入力端子に印加された電圧の方が低い場合には、Ｌレベルが出力される。
【００２９】
電界効果トランジスタＴＲ４０は、バッファ４９からゲート端子に印加された電圧に応じて、ドレイン端子とソース端子とを導通するか否かを切り換える機能を有している。電界効果トランジスタＴＲ４０は、トランス４１に流れる電流を断続させるスイッチング素子である。
【００３０】
トランス４１は、一次巻線と二次巻線を磁心が共有し、一次巻線に流れるスイッチング信号を、二次巻線に流れるパルス電流に変換する機能を有している。これにより、トランス４１は、入力電圧Ｖｉｇを、出力電圧である二次側電圧Ｖｏに変換する。
【００３１】
トランス４１の二次巻線は、順方向に接続された整流ダイオードＤ４０を介して平滑コンデンサＣ４０と、負荷Ｚ４０とに並列接続されている。整流ダイオードＤ４０のカソード端子には、このスイッチング電源回路４０の出力電圧である二次側電圧Ｖｏが発生する。トランス４１と、順方向に接続された整流ダイオードＤ４０と、平滑コンデンサＣ４０とは、入力電圧Ｖｉｇを二次側電圧Ｖｏに変換して出力するコンバータである。
【００３２】
スイッチング電源回路４０の二次側電圧Ｖｏは、分圧抵抗Ｒ４２Ｈ，Ｒ４２Ｌで分圧され、エラーアンプ４４の反転入力端子に入力されている。エラーアンプ４４の反転入力端子は、更に、抵抗Ｒ４４を介してエラーアンプ４４の出力端子に接続されている。エラーアンプ４４の非反転入力端子は、リファレンス電源４３に接続されている。
【００３３】
エラーアンプ４４の出力端子は、コンパレータ４７の非反転入力端子に接続されている。コンパレータ４７の反転入力端子には、発振器４６が接続され、コンパレータ４７の出力端子は、バッファ４８，４９を介して、電界効果トランジスタＴＲ４０のゲート端子に接続されている。更に、変調信号停止回路７０には入力電圧Ｖｉｇを印加する一次側電源が接続され、変調信号停止回路７０の出力側は、変調信号発振回路８０に接続されている。変調信号発振回路８０の出力側は、発振器４６に接続されている。
【００３４】
電界効果トランジスタＴＲ４０のドレイン端子は、トランス４１の一次巻線を介して、入力電圧Ｖｉｇを印加する一次側電源に接続され、電界効果トランジスタＴＲ４０のソース端子は、グランドに接続されている。
【００３５】
図２は、第１の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。
変調信号停止回路７０は、コンパレータ７１，７３と、リファレンス電圧ＶｒｅｆＨを出力するリファレンス電源７２と、リファレンス電圧ＶｒｅｆＬを出力するリファレンス電源７４と、論理和回路７５とを有している。コンパレータ７１，７３には、電圧Ｖｃｃを印加する図示しない正電源と、電圧（‐Ｖｃｃ）を印加する図示しない負電源とが接続されている。
【００３６】
入力電圧Ｖｉｇを印加する一次側電源は、コンパレータ７１の非反転入力端子と、コンパレータ７３の反転入力端子とに接続されている。リファレンス電源７２は、コンパレータ７１の反転入力端子に接続されている。リファレンス電源７４は、コンパレータ７３の非反転入力端子に接続されている。これにより、コンパレータ７１の出力端子は、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＨよりも高いときにＨレベルとなる。コンパレータ７３の出力端子は、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＬよりも低いときにＨレベルとなる。
【００３７】
論理和回路７５には、コンパレータ７１の出力端子とコンパレータ７３の出力端子とが接続されている。これにより、論理和回路７５の出力信号は、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＬよりも低いか、または、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＨよりも高いときにＨレベルとなる。論理和回路７５の出力信号は、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＬよりも高く、かつ、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＨよりも低いときにＬレベルとなる。
【００３８】
変調信号発振回路８０は、シュミットトリガ８１と、抵抗Ｒ８１と、コンデンサＣ８１と、スイッチＳＷ８１とを有している。シュミットトリガ８１は、入力電位の変化に対して出力状態がヒステリシスを持って変化する素子である。即ち、入力信号に対する２つの閾値を有し、入力信号の電位が高い閾値を超えたときにＨレベル信号を出力し、逆に入力信号の電位が低い閾値を下回ったときにはＬレベルの信号を出力する。このシュミットトリガ８１には、電圧Ｖｃｃを印加する図示しない正電源と、電圧（−Ｖｃｃ）を印加する図示しない負電源とが接続されている。
【００３９】
変調信号発振回路８０の入力は、スイッチＳＷ８１の制御端子に接続されている。スイッチＳＷ８１は、コンデンサＣ８１と並列に接続されていると共に、シュミットトリガ８１の入力端子に接続されている。
【００４０】
シュミットトリガ８１の入力端子と出力端子には、抵抗Ｒ８１が接続されている。シュミットトリガ８１の入力端子は、この変調信号発振回路８０の出力端子に接続され、発振器４６に接続されている。
【００４１】
図３（ａ），（ｂ）は、入力電圧ＶｉｇとＭＯＳＦＥＴのスイッチング時間との関係を示す図である。図３（ａ）は、負荷が大きい場合を示す図である。図３（ｂ）は、負荷が小さい場合を示す図である。図３（ａ），（ｂ）は、共に横軸が入力電圧Ｖｉｇ［Ｖ］であり、縦軸はＭＯＳＦＥＴスイッチング時間［μｓ］である。
【００４２】
図３（ａ）の正方形マーカは、負荷が大きい場合の入力電圧ＶｉｇとＭＯＳＦＥＴの関係を示している。この正方形マーカの上下の曲線は、周波数拡散量２０％に設定したときのＭＯＳＦＥＴのスイッチング時間を示している。更に、最大オン時間（約３．３μｓｅｃ）を示す破線と、最小オン時間（約０．６μｓｅｃ）を示す破線とが、図の上下に示されている。
【００４３】
図３（ｂ）の菱形マーカは、負荷が小さい場合の入力電圧ＶｉｇとＭＯＳＦＥＴの関係を示している。この菱形マーカの上下の曲線は、周波数拡散量２０％に設定したときのＭＯＳＦＥＴのスイッチング時間を示している。更に、最大オン時間（約３．３μｓｅｃ）を示す破線と、最小オン時間（約０．６μｓｅｃ）を示す破線とが、図の上下に示されている。
【００４４】
図３（ａ）と図３（ｂ）に共通の２本の二点鎖線間で示される領域は、ＭＯＳＦＥＴのスイッチング時間が最大オン時間から最小オン時間の間となり、よって制御可能である領域を示している。
【００４５】
（第１の実施形態の動作）
図４（ａ）〜（ｃ）は、ＭＯＳＦＥＴの最小オン時間を示す図である。
図４（ａ）の縦軸は駆動パルスを示している。図４（ｂ）の縦軸はＭＯＳＦＥＴ（電界効果トランジスタＴＲ４０）のゲート電圧を示している。図４（ｃ）の縦軸はＭＯＳＦＥＴのドレイン電圧を示している。図４（ａ）〜（ｃ）の横軸は共通する時間を示している。
【００４６】
図４（ａ）は、図１のバッファ４８が出力する駆動パルスを示している。駆動パルスは、時間ｔ０以前はＬレベルで、時間ｔ０〜ｔ２ではＨレベルで、時間ｔ２〜ｔ４ではＬレベルで、時間ｔ４〜ｔ６ではＨレベルで、時間ｔ６以降はＬレベルとなる。時間ｔ０〜ｔ２のパルス幅は、時間ｔ４〜ｔ６のパルス幅よりも広い。
【００４７】
図４（ｂ）は、図１の電界効果トランジスタＴＲ４０のゲート電圧を示している。時間ｔ０に於いて、駆動パルスがＨレベルになると、時間ｔ０〜ｔ１に掛けて、電界効果トランジスタＴＲ４０のゲートの容量を充電するようにゲート電圧が上昇する。更に、時間ｔ１になると、電界効果トランジスタＴＲ４０のミラー期間に於いて、ゲート電圧は所定電圧となる。ミラー期間が経過すると、再びゲート電圧は上昇する。このとき、図４（ｃ）に於いて、電界効果トランジスタＴＲ４０はスイッチオンし、ドレイン電圧は下降する。
【００４８】
時間ｔ２に於いて、駆動パルスがＬレベルになると、時間ｔ２〜ｔ３に掛けて、電界効果トランジスタＴＲ４０のゲートの容量を放電するようにゲート電圧が下降する。更に、所定電圧までゲート電圧が下降すると、ミラー期間に於いて、ゲート電圧は所定電圧のままとなる。ミラー期間が経過し、時間ｔ３になると、再びゲート電圧は下降する。このとき、図４（ｃ）に於いて、電界効果トランジスタＴＲ４０はスイッチオフし、ドレイン電圧は上昇する。
【００４９】
時間ｔ４に於いて、駆動パルスがＨレベルになると、時間ｔ４〜ｔ５に掛けて、電界効果トランジスタＴＲ４０のゲートの容量を充電するようにゲート電圧が上昇する。更に、時間ｔ５になると、電界効果トランジスタＴＲ４０のミラー期間に於いて、ゲート電圧は所定電圧となる。このとき、図４（ｃ）に於いて、電界効果トランジスタＴＲ４０はスイッチオンし、ドレイン電圧は下降する。
【００５０】
時間ｔ６に於いて、駆動パルスがＬレベルになると、時間ｔ６〜ｔ７に掛けて、電界効果トランジスタＴＲ４０のゲートの容量を放電する。このとき、電界効果トランジスタＴＲ４０はミラー期間なので、ゲート電圧は所定電圧のままとなる。ミラー期間が経過し、時間ｔ７になると、再びゲート電圧は下降する。このとき、図４（ｃ）に於いて、電界効果トランジスタＴＲ４０はスイッチオフし、ドレイン電圧は上昇する。
【００５１】
図４（ａ）の時間ｔ４〜ｔ６に示す駆動パルスよりも、更にパルス幅を狭めると、ゲート電圧が上昇して電界効果トランジスタＴＲ４０のミラー期間に至るまえに、ゲート電圧が下降するようになり、電界効果トランジスタＴＲ４０のスイッチング動作が行われなくなる。これが、スイッチング電源回路４０に於いて最小オン時間が発生する理由である。
【００５２】
図１と図２を元に、本実施形態に於けるスイッチング電源回路４０の動作を説明する。
《変調信号停止回路の動作》
図２に示す変調信号停止回路７０のコンパレータ７１は、リファレンス電圧ＶｒｅｆＨと一次側電源が印加する入力電圧Ｖｉｇとを比較し、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＨよりも高いとき、Ｈレベルを出力する。コンパレータ７３は、入力電圧Ｖｉｇとリファレンス電圧ＶｒｅｆＬとを比較し、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＬよりも低いとき、Ｈレベルを出力する。
【００５３】
コンパレータ７１の出力信号とコンパレータ７３の出力信号とは、論理和回路７５によって論理和が演算されて出力される。論理和回路７５の出力信号は、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＬよりも低いか、または、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＨよりも高いときにＨレベルとなり、変調信号停止回路７０の出力信号となる。
【００５４】
変調信号停止回路７０の上記動作により、入力電圧Ｖｉｇが所定下限値のリファレンス電圧ＶｒｅｆＬよりも下降した場合と、入力電圧Ｖｉｇが所定上限値であるリファレンス電圧ＶｒｅｆＨよりも上昇した場合、入力電圧Ｖｉｇが所定範囲内から所定範囲外となった場合に於いて、それぞれスイッチング周波数の拡散が停止する。
変調信号停止回路７０の上記動作により、入力電圧Ｖｉｇが所定下限値よりも上昇した場合と、入力電圧Ｖｉｇが所定上限値よりも下降した場合、入力電圧Ｖｉｇが所定範囲外から所定範囲内となった場合に於いて、それぞれスイッチング周波数の拡散が開始する。
ここで、所定範囲内とは、リファレンス電圧ＶｒｅｆＬからリファレンス電圧ＶｒｅｆＨの間の範囲をいう。所定範囲外とは、リファレンス電圧ＶｒｅｆＬ未満の電圧と、リファレンス電圧ＶｒｅｆＨを超えた電圧とをいう。
【００５５】
《変調信号発振回路の動作》
図２に示す変調信号発振回路８０は、入力された信号がＨレベルの場合には所定の電圧を出力し、入力された信号がＬレベルの場合には、変調信号を出力する回路である。
入力信号がＨレベルの場合、スイッチＳＷ８１がオンしてコンデンサＣ８１が放電し、出力は所定の電圧（０Ｖ）となり、変調信号の出力は停止する。入力信号がＬレベルの場合、スイッチＳＷ８１はオフする。コンデンサＣ８１は、最初Ｌレベルである。このとき、シュミットトリガ８１の出力信号はＨレベルとなり、抵抗Ｒ８１を介してコンデンサＣ８１を充電する。コンデンサＣ８１の電圧がシュミットトリガ８１の入力閾値電圧を超えたとき、シュミットトリガ８１の出力信号はＬレベルとなり、抵抗Ｒ８１を介してコンデンサＣ８１を放電する。これを繰り返すことにより、変調信号発振回路８０は、コンデンサＣ８１の充電と放電による三角波を出力する。すなわち、変調信号である三角波の出力を開始する。
【００５６】
本実施形態のスイッチング電源回路４０は、変調信号発振回路８０が出力する三角波により、発振器４６の発振周波数を拡散しているので、そのノイズパワーが特定周波数に集中していたものを拡散させ、ＥＭＩへの影響を軽減させることが可能である。
【００５７】
《スイッチング電源回路のフィードバック制御の動作》
図１に示す本実施形態のスイッチング電源回路４０は、フィードバック制御によって二次側電圧Ｖｏを安定化している。以下に、スイッチング電源回路４０のフィードバック制御の動作を説明する。
【００５８】
電界効果トランジスタＴＲ４０のゲート端子には、スイッチングパルスであるＰＷＭ信号が印加されている。ＰＷＭ信号は、電界効果トランジスタＴＲ４０のドレイン端子とソース端子の間のオン／オフ制御を行う。電界効果トランジスタＴＲ４０のドレイン端子とソース端子間のオン／オフに伴い、トランス４１の一次巻線には、入力電圧Ｖｉｇを印加する一次側電源からのスイッチング信号であるパルス電流が流れる。
【００５９】
トランス４１の一次巻線にスイッチング信号であるパルス電流が流れると共に、トランス４１が駆動され、トランス４１の二次巻線にもパルス電流が徐々に増大する。このパルス電流は、整流ダイオードＤ４０と平滑コンデンサＣ４０によって整流されて、二次側電圧Ｖｏを発生する。二次側電圧Ｖｏは、負荷Ｚ４０に印加されると共に、分圧抵抗Ｒ４２Ｈ，Ｒ４２Ｌによって分圧され、エラーアンプ４４の反転入力端子に印加される。エラーアンプ４４の出力端子には、二次側電圧Ｖｏの分圧値とリファレンス電圧Ｖｒｅｆとの差分であるエラー出力信号Ｖｅｒｒが出力される。このエラー出力信号Ｖｅｒｒは、コンパレータ４７の非反転入力端子に印加される。
【００６０】
コンパレータ４７の反転入力端子には更に、発振器４６が出力する三角波の発振信号が印加される。コンパレータ４７の出力信号は、ＰＷＭ（Pulse Width Modulation）信号であり、エラー出力信号Ｖｅｒｒに応じたオン・デューティを有している。
【００６１】
二次側電圧Ｖｏが増大すると、エラー出力信号Ｖｅｒｒは減少して、ＰＷＭ信号のオン・デューティが減少する。これにより、二次側電圧Ｖｏの増大は抑止される。二次側電圧Ｖｏが減少すると、エラー出力信号Ｖｅｒｒは増大して、ＰＷＭ信号のオン・デューティが増大する。これにより、二次側電圧Ｖｏの減少は抑止される。スイッチング電源回路４０は、このようにフィードバック制御することにより、二次側電圧Ｖｏを安定化している。
【００６２】
本実施形態のスイッチング電源回路４０は更に、変調信号停止回路７０により、入力電圧Ｖｉｇに応じて、変調信号発振回路８０が三角波を出力するか否か（所定の電圧を出力するか否か）を切替えている。これにより、入力電圧Ｖｉｇが所定の範囲外のときに、三角波の発振を停止し、よって、電界効果トランジスタＴＲ４０のスイッチング時間が、最小オン時間から最大オン時間の間となるように制御している。これにより、オン・デューティ時間の最大値および最小値の制限があるスイッチング制御ＩＣ４２や、オン・デューティ時間の最小値の制限がある電界効果トランジスタＴＲ４０を使用した場合でも、周波数の拡散範囲を広くし、かつ、入力電圧範囲を広くすることが可能となる。
【００６３】
図７（ａ），（ｂ）は、変調信号が収束しなかった場合を示す図である。図７（ａ）の縦軸は変調信号を示している。図７（ｂ）の縦軸は発振信号を示している。図７（ａ），（ｂ）の横軸は共通する時間を示している。図７は、第１の実施形態の変調信号発振回路８０（図２）の動作を示す図である。
図７（ａ）に示すように第１の実施形態の変調信号発振回路８０（図２）は、時間ｔ０にて停止信号が入力されると、スイッチＳＷ８１が閉じて、変調信号はすぐさま０Ｖに落ちる。それに伴い、図７（ｂ）に示すように、発振器４６の発振信号は、すぐさま所定の周波数に遷移する。後述する図６に示す第３の実施形態は、この問題に対して対処可能な例である。
【００６４】
（第１の実施形態の効果）
以上説明した第１の実施形態では、次の（Ａ）のような効果がある。
【００６５】
（Ａ）  入力電圧Ｖｉｇが所定の範囲外のときに、変調信号発振回路８０は三角波の発振を停止し、よって、電界効果トランジスタＴＲ４０のスイッチング時間が、最小オン時間から最大オン時間の間となるように制御している。これにより、スイッチング制御ＩＣや電界効果トランジスタを使用した場合であっても、スイッチング周波数の拡散範囲を広くし、かつ、入力電圧の範囲を広くすることが可能となる。
【００６６】
（第２の実施形態の構成）
図５は、第２の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。
本実施形態の変調信号停止回路７０Ａは、図２に示す第１の実施形態の変調信号停止回路７０とは異なり、論理和回路７５を有していない他は、第１の実施形態の変調信号停止回路７０と同様の構成を有している。
本実施形態の変調信号停止回路７０Ａは、コンパレータ７１の出力信号とコンパレータ７３の出力信号とを、変調信号発振回路８０Ａに出力している。
【００６７】
本実施形態の変調信号発振回路８０Ａは、図２に示す第１の実施形態の変調信号発振回路８０に加えて更に、スイッチＳＷ８２を有している他は、第１の実施形態の変調信号発振回路８０と同様の構成を有している。
【００６８】
本実施形態の変調信号発振回路８０Ａは、第１の実施形態の変調信号発振回路８０とは異なり、コンパレータ７１の出力端子がスイッチＳＷ８１の制御端子に接続され、コンパレータ７３の出力端子がスイッチＳＷ８２の制御端子に接続されている。更にスイッチＳＷ８２は、シュミットトリガ８１の入力端子と、電圧Ｖｃｃを印加する電源との間に接続されている。
【００６９】
（第２の実施形態の動作）
図５を元に、第２の実施形態に於ける変調信号停止回路と変調信号発振回路の動作を説明する。
変調信号停止回路７０Ａのコンパレータ７１は、リファレンス電圧ＶｒｅｆＨと入力電圧Ｖｉｇとを比較し、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＨよりも高いとき、Ｈレベルを出力する。コンパレータ７３は、入力電圧Ｖｉｇとリファレンス電圧ＶｒｅｆＬとを比較し、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＬよりも低いとき、Ｈレベルを出力する。
コンパレータ７１の出力信号は、スイッチＳＷ８１に出力される。コンパレータ７３の出力信号は、スイッチＳＷ８２に出力される。
【００７０】
変調信号発振回路８０Ａは、スイッチＳＷ８１に入力された信号がＨレベルの場合には所定の電圧である０Ｖを出力し、スイッチＳＷ８２に入力された信号がＨレベルの場合には、所定の電圧であるＶｃｃを出力する。
【００７１】
スイッチＳＷ８１への入力信号、および、スイッチＳＷ８２への入力信号がＬレベルの場合、第１の実施形態の変調信号発振回路８０と同様に、コンデンサＣ８１がシュミットトリガ８１によって充放電を繰り返し、三角波を出力する。
【００７２】
本実施形態のスイッチング電源回路４０は、変調信号発振回路８０Ａが出力する三角波により、発振器４６の発振周波数を拡散しているので、そのノイズパワーが特定周波数に集中していたものを拡散させ、ＥＭＩへの影響を軽減させることが可能である。
本実施形態のスイッチング電源回路４０Ａは更に、リファレンス電圧ＶｒｅｆＬと一次側電源が印加する入力電圧Ｖｉｇとを比較し、入力電圧Ｖｉｇがリファレンス電圧ＶｒｅｆＬよりも高いとき、変調信号発振回路８０Ａによって電圧Ｖｃｃを出力し、発振器４６が拡散範囲のうちで最も低い周波数を出力するよう制御している。このとき、図３（ａ）、（ｂ）に示す拡散範囲の最も下側の関係となる。
これにより、更に最大オン時間に対するマージンを取ることができ、よって、入力電圧Ｖｉｇの制御領域を低い方に拡げることが可能である。
【００７３】
（第２の実施形態の効果）
以上説明した第２の実施形態では、次の（Ｂ）のような効果がある。
（Ｂ）  更に最大オン時間に対するマージンを取ることができ、よって、入力電圧Ｖｉｇの制御領域を低い方に拡げることが可能である。
【００７４】
（第３の実施形態の構成）
図６は、第３の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。図２に示す第１の実施形態の変調信号停止回路と変調信号発振回路と同様の構成には同一の符号を付与している。
本実施形態の変調信号停止回路７０は、第１の実施形態の変調信号停止回路７０と同一の構成を有している。
【００７５】
本実施形態の変調信号発振回路８０Ｂは、第１の実施形態の変調信号発振回路８０ＢのスイッチＳＷ８１を有さず、スイッチＳＷ８３と、コンデンサＣ８２と、抵抗Ｒ８２とを有している。スイッチＳＷ８３の制御端子には、変調信号停止回路７０の出力側が接続されている。シュミットトリガ８１の入力端子は、このスイッチＳＷ８３と抵抗Ｒ８２とを介して発振器４６に接続されている。更にスイッチＳＷ８３と抵抗Ｒ８２との接続ノードには、コンデンサＣ８２が接続されている。
【００７６】
（第３の実施形態の動作）
図８（ａ），（ｂ）は、変調信号が収束した場合を示す図である。図８（ａ）の縦軸は変調信号を示している。図８（ｂ）の縦軸は発振信号を示している。図８（ａ），（ｂ）の横軸は共通する時間を示している。図８は、本実施形態の変調信号発振回路８０Ｂ（図６）の動作を示す図である。
【００７７】
図８（ａ）に示すように本実施形態の変調信号発振回路８０Ｂ（図６）は、時間ｔ０にて停止信号が入力されると、スイッチＳＷ８３が閉じて、コンデンサＣ８２に蓄えられた電荷が抵抗Ｒ８２を介して放電され、変調信号は徐々に０Ｖに収束する。それに伴い、図８（ｂ）に示すように、発振器４６の発振信号は、徐々に所定周波数に収束する。
【００７８】
この所定周波数とは、周波数拡散の最小周波数である。しかし、これに限られず、コンデンサＣ８２をグランドではなく、発振器４６の最大入力電圧の電圧源に接続することによって変調信号を収束させ、発振器４６の発振信号を、周波数拡散の最大周波数に収束させることが可能である。更に、コンデンサＣ８２を発振器４６の主キャリア電圧の電圧源に接続することによって変調信号を収束させ、発振器４６の発振信号を、主キャリア周波数に収束させることが可能である。
【００７９】
（第３の実施形態の効果）
以上説明した第３の実施形態では、次の（Ｃ）のような効果がある。
（Ｃ）  入力電圧Ｖｉｇが所定の電圧範囲から外れたとき、変調信号発振回路８０Ｂが出力する変調信号は徐々に０Ｖに収束し、発振器４６の発振信号は、徐々に所定周波数（本実施形態では周波数拡散の最小周波数）に収束する。これにより、発振信号の周波数の急激な変化に伴うスイッチング電源回路４０の出力電圧の急激な変動を抑止可能である。
【００８０】
（第４の実施形態の構成）
図９は、第４の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。図２に示す第１の実施形態の変調信号停止回路と同様の構成には同一の符号を付与している。
本実施形態の変調信号停止回路７０は、第１の実施形態の変調信号停止回路７０と同一の構成を有している。
本実施形態の変調信号発振回路８０Ｃは、オペアンプ８４，８５と、抵抗Ｒ８４，Ｒ８５，Ｒ８６と、コンデンサＣ８５と、スイッチＳＷ８４とを有している。
【００８１】
スイッチＳＷ８４の制御端子には変調信号停止回路７０の出力側が接続され、更にオペアンプ８４の非反転入力端子と電圧（−Ｖｌｏ）を印加する電源とをスイッチするように接続されている。
オペアンプ８４の反転入力端子はグランドに接続され、オペアンプ８４の非反転入力端子は抵抗Ｒ８４を介して出力端子と接続されている。
【００８２】
オペアンプ８４の出力端子は、抵抗Ｒ８５を介してオペアンプ８５の反転入力端子に接続されている。オペアンプ８５の非反転入力端子はグランドに接続されている。オペアンプ８５の反転入力端子は、コンデンサＣ８５を介して出力端子と接続されている。この構成により、オペアンプ８５は非反転入力端子に印加された信号を反転して積分する。
【００８３】
更にオペアンプ８５の出力端子は、抵抗Ｒ８６を介してオペアンプ８４の非反転入力端子と接続されている。この構成により、オペアンプ８４は、オペアンプ８５の出力端子から出力される信号を反転するシュミットトリガ回路として動作する。
【００８４】
（第４の実施形態の動作）
図９を元に、第４の実施形態の変調信号発振回路８０Ｃの動作を説明する。
スイッチＳＷ８４が開いた状態では、オペアンプ８４は、オペアンプ８５の出力端子から出力される信号と所定の閾値とを比較して反転出力する。
オペアンプ８５は、オペアンプ８４の出力端子から出力される信号を反転して積分する。これにより、所定時間が経過すると、オペアンプ８５の出力端子から出力される信号は、オペアンプ８４と周辺回路からなるシュミットトリガ回路の閾値を超え、オペアンプ８４の出力信号は反転する。これを繰り返すことにより、オペアンプ８４の出力信号は所定周期の矩形波となり、オペアンプ８５の出力信号は三角波となる。このとき、オペアンプ８５とコンデンサＣ８５によって積分しているので、コンデンサと抵抗による充放電波形に比べて、直線性の良い三角波が得られる。
【００８５】
変調信号停止回路７０が信号を出力し、スイッチＳＷ８４が閉じると、オペアンプ８４の出力信号は固定される。オペアンプ８４の出力信号を積分した変調信号発振回路８０Ｃの出力信号は、所定電圧で飽和して一定となる。
【００８６】
（第４の実施形態の効果）
以上説明した第４の実施形態では、次の（Ｄ）のような効果がある。
（Ｄ）  積分回路とシュミットトリガ回路により、直線性の良い三角波を変調信号として出力している。これにより、電磁輻射ノイズの周波数は、更に均等に拡散する。
【００８７】
（第５の実施形態の構成）
図１０は、第５の実施形態に於ける変調信号制限回路と変調信号発振回路の構成を示す図である。
変調信号制限回路９０は、Ｖｉｇ下限時振幅制限回路９１と、Ｖｉｇ上限時振幅制限回路９２と、乗算器９３，９４とを有している。
Ｖｉｇ下限時振幅制限回路９１とＶｉｇ上限時振幅制限回路９２とは、入力信号を閾値と比較する。サブキャリア発振器８０Ｄは、所定の三角波を出力する。乗算器９３，９４は、２つの入力信号を乗算して出力する。
【００８８】
入力電圧Ｖｉｇと閾値Ｈは、Ｖｉｇ下限時振幅制限回路９１に入力されている。入力電圧Ｖｉｇと閾値Ｌは、Ｖｉｇ上限時振幅制限回路９２に入力されている。Ｖｉｇ下限時振幅制限回路９１の出力側と、Ｖｉｇ上限時振幅制限回路９２の出力側は、乗算器９３に接続されている。乗算器９３の出力側とサブキャリア発振器８０Ｄとは、乗算器９４に接続されている。
【００８９】
（第５の実施形態の動作）
図１１（ａ）〜（ｅ）は、第５の実施形態に於ける変調信号制限回路と変調信号発振回路の動作を示す図である。
図１１（ａ）の縦軸は、Ｖｉｇ下限時振幅制限回路９１の出力信号を示している。図１１（ｂ）の縦軸は、Ｖｉｇ上限時振幅制限回路９２の出力信号を示している。図１１（ｃ）の縦軸は、乗算器９３の出力信号を示している。図１１（ｄ）の縦軸は、サブキャリア発振器８０Ｄの出力信号を示している。図１１（ｅ）の縦軸は、振幅変調出力である変調信号制限回路９０の出力信号を示している。図１１（ａ）〜（ｅ）の横軸は、共通する入力電圧Ｖｉｇを示している。
【００９０】
図１１（ａ）が示すように、Ｖｉｇ下限時振幅制限回路９１は、入力電圧Ｖｉｇが閾値Ｌ以上のときに所定の電圧を出力する。入力電圧Ｖｉｇが閾値Ｌ未満のときには、閾値Ｌと入力電圧Ｖｉｇとの差に応じて下降する電圧を出力する。
【００９１】
図１１（ｂ）が示すように、Ｖｉｇ上限時振幅制限回路９２は、入力電圧Ｖｉｇが閾値Ｈ未満のときに所定の電圧を出力する。入力電圧Ｖｉｇが閾値Ｈ以上のときには、閾値Ｈと入力電圧Ｖｉｇとの差に応じて下降する電圧を出力する。
【００９２】
図１１（ｃ）が示すように、乗算器９３は、入力電圧Ｖｉｇが閾値Ｌ〜閾値Ｈのときに所定の電圧を出力する。入力電圧Ｖｉｇが閾値Ｈ以上のときには、入力電圧Ｖｉｇと閾値Ｈの差に応じて下降する電圧を出力する。入力電圧Ｖｉｇが閾値Ｌ未満のときには、閾値Ｈと入力電圧Ｖｉｇとの差に応じて下降する電圧を出力する。
図１１（ｄ）が示すように、サブキャリア発振器８０Ｄは、所定の周波数の三角波を出力する。
【００９３】
図１１（ｅ）が示すように、変調信号制限回路９０は、入力電圧Ｖｉｇが閾値Ｌ〜閾値Ｈのときに所定の周波数の三角波を出力する。入力電圧Ｖｉｇが閾値Ｈ以上のときには、入力電圧Ｖｉｇと閾値Ｈの差に応じてピークが減少する三角波を出力する。入力電圧Ｖｉｇが閾値Ｌ未満のときには、閾値Ｈと入力電圧Ｖｉｇとの差に応じてピークが減少する三角波を出力する。これらの三角波によって、周波数拡散を行っている。
【００９４】
（第５の実施形態の効果）
以上説明した第５の実施形態では、次の（Ｅ）のような効果がある。
（Ｅ）  入力電圧Ｖｉｇが閾値Ｈ以上のときには、入力電圧Ｖｉｇと閾値Ｈの差に応じてピークが減少する三角波を出力する。入力電圧Ｖｉｇが閾値Ｌ未満のときには、閾値Ｈと電圧Ｖｉｇとの差に応じてピークが減少する三角波を出力する。したがって、これらの三角波によって周波数拡散を行っているので、所定の電圧範囲を超えたときであっても、所定の電圧範囲を超えた度合いに応じた周波数拡散効果を得ることが可能である。
【００９５】
（第６の実施形態の構成）
図１２は、第６の実施形態に於ける変調信号制限回路と変調信号発振回路の構成を示す図である。図１０に示す第５の実施形態に於ける変調信号制限回路９０と同一の構成には同一の符号を付与している。
【００９６】
本実施形態の変調信号制限回路９０Ａは、第５の実施形態の変調信号制限回路９０に加えて更に、反転器９５と、加算器９６とを有している。反転器９５は入力信号の極性を反転して所定の電圧を加算する。加算器９６は、２つの入力信号を加算する。反転器９５と加算器９６の詳細な動作は、後述する図１３で説明する。
【００９７】
本実施形態の変調信号制限回路９０Ａの乗算器９３は更に、反転器９５を介して加算器に接続されている。乗算器９４は加算器９６に接続されている。加算器９６の出力端子は、本実施形態の変調信号制限回路９０Ａの出力側である。
【００９８】
（第６の実施形態の動作）
図１３は、第６の実施形態に於ける変調信号制限回路と変調信号発振回路の動作を示す図である。
図１３（ａ）の縦軸は、Ｖｉｇ下限時振幅制限回路９１の出力信号を示している。図１３（ｂ）の縦軸は、Ｖｉｇ上限時振幅制限回路９２の出力信号を示している。図１３（ｃ）の縦軸は、乗算器９３と反転器９５の出力信号を示している。図１３（ｄ）の縦軸は、サブキャリア発振器８０Ｄの出力信号を示している。図１３（ｅ）の縦軸は、乗算器９４の出力信号を示している。図１３（ｆ）の縦軸は、振幅変調出力である変調信号制限回路９０Ａの出力信号を示している。図１３（ａ）〜（ｆ）の横軸は、共通する入力電圧Ｖｉｇを示している。
図１３（ａ）のＶｉｇ下限時振幅制限回路９１の出力信号は、図１１（ａ）のＶｉｇ下限時振幅制限回路９１の出力信号と同様である。
図１３（ｂ）のＶｉｇ上限時振幅制限回路９２の出力信号は、図１１（ａ）のＶｉｇ上限時振幅制限回路９２の出力信号と同様である。
【００９９】
図１３（ｃ）に於いて、実線で示される乗算器９３の出力信号は、図１１（ｃ）の乗算器９３の出力信号と同様である。破線で示される反転器９５の出力信号は、入力電圧Ｖｉｇが閾値Ｌ〜閾値Ｈのときに０Ｖを出力する。入力電圧Ｖｉｇが閾値Ｈ以上のときには、入力電圧Ｖｉｇと閾値Ｈの差に応じて上昇する電圧を出力する。入力電圧Ｖｉｇが閾値Ｌ未満のときには、閾値Ｌと入力電圧Ｖｉｇとの差に応じて上昇する電圧を出力する。
図１３（ｄ）のサブキャリア発振器８０Ｄの出力信号は、図１１（ｄ）のサブキャリア発振器８０Ｄの出力信号と同様である。
図１３（ｅ）の乗算器９４の出力信号は、図１１（ｄ）の変調信号制限回路９０の出力信号と同様である。
【０１００】
図１３（ｆ）が示すように、変調信号制限回路９０Ａは、入力電圧Ｖｉｇが閾値Ｌ〜閾値Ｈのときに所定の周波数の三角波を出力する。入力電圧Ｖｉｇが閾値Ｈ以上のときには、入力電圧Ｖｉｇと閾値Ｈの差に応じて振幅が減少し、かつ振幅の中心が変化しない三角波を出力する。入力電圧Ｖｉｇが閾値Ｌ未満のときには、閾値Ｌと入力電圧Ｖｉｇとの差に応じて振幅が減少し、かつ振幅の中心である主キャリア周波数が変化しない三角波を出力する。これらの三角波によって、周波数拡散を行っている。
【０１０１】
（第６の実施形態の効果）
以上説明した第６の実施形態では、次の（Ｆ）のような効果がある。
（Ｆ）  入力電圧Ｖｉｇが閾値Ｈ以上のときには、入力電圧Ｖｉｇと閾値Ｈの差に応じて振幅が減少し、かつ振幅の中心が変化しない三角波を出力する。入力電圧Ｖｉｇが閾値Ｌ未満のときには、閾値Ｌと入力電圧Ｖｉｇとの差に応じて振幅が減少し、かつ振幅の中心が変化しない三角波を出力する。これらの三角波によって、周波数拡散を行っている。これにより、入力電圧Ｖｉｇが閾値Ｌ〜閾値Ｈの範囲外であっても、周波数拡散の中心周波数が変わらないので、更に閾値Ｌ〜閾値Ｈの範囲を拡げることが可能である。または、周波数拡散の振幅を広くすることが可能である。
【０１０２】
（第７の実施形態の構成）
図１４は、第７の実施形態に於ける変調信号制限回路と変調信号発振回路の構成を示す図である。図１２に示す第６の実施形態に於ける変調信号制限回路９０Ａと同一の構成には同一の符号を付与している。
【０１０３】
本実施形態の変調信号制限回路９０Ｂは、第６の実施形態の変調信号制限回路９０Ａとは異なるＶｉｇ下限時振幅制限回路９１Ｂと、Ｖｉｇ上限時振幅制限回路９２Ｂとを有し、更に乗算器９７を有している。
【０１０４】
Ｖｉｇ下限時振幅制限回路９１Ｂの第２の出力側と、Ｖｉｇ上限時振幅制限回路９２Ｂの第２の出力側とは、乗算器９７に接続されている。乗算器９７の出力側は、加算器９６に接続されている。Ｖｉｇ下限時振幅制限回路９１Ｂと、Ｖｉｇ上限時振幅制限回路９２Ｂの動作は、後述する図１５で説明する。
【０１０５】
（第７の実施形態の動作）
図１５は、第７の実施形態に於ける変調信号制限回路と変調信号発振回路の動作を示す図である。
図１５（ａ）の縦軸は、Ｖｉｇ下限時振幅制限回路９１Ｂの出力信号を実線で示し、第２の出力信号を破線で示している。図１５（ｂ）の縦軸は、Ｖｉｇ上限時振幅制限回路９２Ｂの出力信号を実線で示し、第２の出力信号を破線で示している。図１５（ｃ）の縦軸は、乗算器９３の出力信号を実線で示し、乗算器９７の出力信号を破線で示している。図１５（ｄ）の縦軸は、サブキャリア発振器８０Ｄの出力信号を示している。図１５（ｅ）の縦軸は、乗算器９４の出力信号を示している。図１５（ｆ）の縦軸は、振幅変調出力である変調信号制限回路９０Ｂの出力信号を示している。図１５（ａ）〜（ｆ）の横軸は、共通する入力電圧Ｖｉｇを示している。
【０１０６】
図１５（ａ）に於いて、実線で示されるＶｉｇ下限時振幅制限回路９１Ｂの出力信号は、図１３（ａ）のＶｉｇ下限時振幅制限回路９１の出力信号と同様である。破線で示されるＶｉｇ下限時振幅制限回路９１Ｂの第２の出力信号は、入力電圧Ｖｉｇが閾値Ｌ以上のときには、Ｖｉｇ下限時振幅制限回路９１Ｂの出力信号の約半分の電圧を出力し、閾値Ｌ未満のときには、閾値Ｌと入力電圧Ｖｉｇとの差に応じて上昇する電圧を出力する。
【０１０７】
図１５（ｂ）に於いて、実線で示されるＶｉｇ上限時振幅制限回路９２Ｂの出力信号は、図１３（ａ）のＶｉｇ上限時振幅制限回路９２の出力信号と同様である。破線で示されるＶｉｇ上限時振幅制限回路９２Ｂの第２の出力信号は、入力電圧Ｖｉｇが閾値Ｈ未満のときにはＶｉｇ上限時振幅制限回路９２Ｂの出力信号の約半分の電圧を出力し、入力電圧Ｖｉｇが閾値Ｈ以上のときには、入力電圧Ｖｉｇと閾値Ｈの差に応じて下降する電圧を出力する。
【０１０８】
図１５（ｃ）に於いて、実線で示される乗算器９３の出力信号は、図１３（ｃ）の乗算器９３の出力信号と同様であり、更に破線で乗算器９７の出力信号が示されている。乗算器９７は、閾値Ｌ〜閾値Ｈのときに、乗算器９３の出力信号の約半分の電圧を出力する。入力電圧Ｖｉｇが閾値Ｈ以上のときには、入力電圧Ｖｉｇと閾値Ｈの差に応じて下降する電圧を出力する。入力電圧Ｖｉｇが閾値Ｌ未満のときには、閾値Ｌと入力電圧Ｖｉｇとの差に応じて上昇する電圧を出力する。
図１５（ｄ）のサブキャリア発振器８０Ｄの出力信号は、図１３（ｄ）のサブキャリア発振器８０Ｄの出力信号と同様である。
図１５（ｅ）は、乗算器９４の出力信号は、図１３（ｄ）の乗算器９４の出力信号と同様である。
【０１０９】
図１５（ｆ）が示すように、変調信号制限回路９０Ｂは、入力電圧Ｖｉｇが閾値Ｌ〜閾値Ｈのときに所定の周波数の三角波を出力する。入力電圧Ｖｉｇが閾値Ｈ以上のときには、入力電圧Ｖｉｇと閾値Ｈの差に応じて振幅の中心が減少し、かつ三角波の下端が、発振器４６の入力信号の最小である三角波を出力する。入力電圧Ｖｉｇが閾値Ｌ未満のときには、閾値Ｈと入力電圧Ｖｉｇとの差に応じて振幅の中心が増大し、かつ三角波の上端電圧が、発振器４６の入力信号の最大である三角波を出力する。これらの三角波によって、周波数拡散を行っている。
【０１１０】
（第７の実施形態の効果）
以上説明した第７の実施形態では、次の（Ｇ），（Ｈ）のような効果がある。
（Ｇ）  変調信号制限回路９０Ｂは、入力電圧Ｖｉｇが閾値Ｌ〜閾値Ｈのときに所定の周波数の三角波を出力する。入力電圧Ｖｉｇが閾値Ｈ以上のときには、入力電圧Ｖｉｇと閾値Ｈの差に応じて振幅の中心が減少し、かつ三角波の下端が、発振器４６の入力信号の最小である三角波を出力している。これらの三角波によって、周波数拡散を行っている。これにより、入力電圧Ｖｉｇが閾値Ｈ以上のときには、周波数拡散の最小周波数側での制御、すなわち、ＭＯＳＦＥＴのスイッチング時間の最大側での制御が可能である。これにより、閾値Ｈを更に高くするか、または、周波数拡散の振幅を広くすることが可能である。
【０１１１】
（Ｈ）  入力電圧Ｖｉｇが閾値Ｌ未満のときには、閾値Ｈと入力電圧Ｖｉｇとの差に応じて振幅の中心が増大し、かつ三角波の上端電圧が、発振器４６の入力信号の最大である三角波し、周波数拡散を行っている。これにより閾値Ｌ未満のときには、周波数拡散の最大周波数側での制御が可能である。すなわち、ＭＯＳＦＥＴのスイッチング時間の最小側での制御が可能である。これにより、閾値Ｌを更に低くするか、または、周波数拡散の振幅を広くすることが可能である。
【０１１２】
（変形例）
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｄ）のようなものがある。
【０１１３】
（ａ）  第１〜第７の実施形態のスイッチング電源回路４０は、フライバック方式のスイッチング電源である。しかし、これに限られず、シングルエンディッドフォワード方式、プッシュプル方式、ハーフブリッジ方式、フルブリッジ方式、降圧チョッパ方式、マグアンプ方式、昇圧チョッパ方式、極性反転チョッパ方式など、いずれの方式のスイッチング電源に本発明を適用しても良い。
【０１１４】
（ｂ）  第１〜第４の実施形態のスイッチング電源回路４０は、スイッチング周波数の拡散の開始を、変調信号の出力開始によって行っている。しかし、これに限られず、スイッチング周波数の拡散の開始を、変調信号の発振器への接続によって行っても良い。
【０１１５】
（ｃ）  第１〜第４の実施形態のスイッチング電源回路４０は、スイッチング周波数の拡散の停止を、変調信号の出力停止によって行っている。しかし、これに限られず、スイッチング周波数の拡散の停止を、変調信号の発振器への遮断によって行っても良い。
【０１１６】
（ｄ）  第３の実施形態のスイッチング電源回路４０は、スイッチング周波数の拡散の停止により周波数拡散の最小周波数で動作する。しかし、これに限られず、スイッチング周波数の拡散の停止により周波数拡散の最大周波数、主キャリア周波数のいずれで動作しても良い。入力電圧が所定下限値よりも下降した場合に、この変調信号を最大値に収束させることで、オン・デューティ時間の最大値の制限に抵触することを抑止できる。入力電圧が所定上限値よりも上昇した場合に、この変調信号を最小値に収束させることで、オン・デューティ時間の最小値の制限に抵触することを抑止できる。
【符号の説明】
【０１１７】
４０  スイッチング電源回路
４１  トランス（コンバータ）
Ｄ４０  整流ダイオード（コンバータ）
Ｃ４０  コンデンサ（コンバータ）
ＴＲ４０  電界効果トランジスタ（スイッチング素子）
４２  スイッチング制御ＩＣ（スイッチング制御集積回路）
４３  リファレンス電源
４４  エラーアンプ
４６  発振器
４７  コンパレータ
４８，４９  バッファ
７０，７０Ａ  変調信号停止回路
８０，８０Ａ，８０Ｂ，８０Ｃ  変調信号発振回路（周波数拡散器）
８０Ｄ  サブキャリア発振器
９０，９０Ａ，９０Ｂ  変調信号制限回路
９１，９１Ｂ  Ｖｉｇ下限時振幅制限回路
９２，９２Ｂ  Ｖｉｇ上限時振幅制限回路
Ｖｉｇ  入力電圧
【図１】
2013005488.tif 000003
【図２】
2013005488.tif 000004
【図３】
2013005488.tif 000005
【図４】
2013005488.tif 000006
【図５】
2013005488.tif 000007
【図６】
2013005488.tif 000008
【図７】
2013005488.tif 000009
【図８】
2013005488.tif 000010
【図９】
2013005488.tif 000011
【図１０】
2013005488.tif 000012
【図１１】
2013005488.tif 000013
【図１２】
2013005488.tif 000014
【図１３】
2013005488.tif 000015
【図１４】
2013005488.tif 000016
【図１５】
2013005488.tif 000017