(57)【要約】【課題】ホール素子への駆動電流への影響を低減しつつ、ホール素子を安定に駆動することを可能とするホール素子の駆動回路を提供する。【解決手段】ホール素子から出力されるホール電圧の中点電位を出力する差動アンプ回路１６及び分圧回路１８と、分圧回路１８から出力された中点電位に応じてホール素子１０の入力電位を出力するオペアンプ１４と、を備えるホール素子１０の駆動回路１００とする。【選択図】図１
2013024593.tif 000002
【特許請求の範囲】
【請求項１】
ホール素子から出力されるホール電圧の中点電位を出力する中点電位出力部と、
前記中点電位出力部から出力された前記中点電位に応じて前記ホール素子の入力電位を出力する入力電位出力部と、
を備えることを特徴とするホール素子の駆動回路。
【請求項２】
請求項１に記載のホール素子の駆動回路であって、
前記中点電位出力部は、
前記ホール電圧を差動増幅する差動アンプ回路と、
前記差動アンプ回路の出力電圧を分圧して前記中点電位を生成する分圧回路と、
を含むことを特徴とするホール素子の駆動回路。
【請求項３】
請求項２に記載のホール素子の駆動回路であって、
前記差動アンプ回路は、
各々の非反転入力端子に前記ホール電圧が印加されると共に、各々の反転入力端子間が第１の抵抗を介して接続される第１及び第２のオペアンプと、
前記第１のオペアンプの反転入力端子と出力端子とを接続する第２の抵抗素子と、
前記第２のオペアンプの反転入力端子と出力端子とを接続する第３の抵抗素子と、
を備えることを特徴とするホール素子の駆動回路。
【請求項４】
請求項２に記載のホール素子の駆動回路であって、
前記差動アンプ回路は、
各々の非反転入力端子に前記ホール電圧が印加されると共に、各々の反転入力端子間が第１のコンデンサを介して接続される第１及び第２のオペアンプと、
前記第１のオペアンプの反転入力端子と出力端子とを接続する第２のコンデンサと、
前記第２のオペアンプの反転入力端子と出力端子とを接続する第３のコンデンサと、
を備えることを特徴とするホール素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール素子の駆動回路に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラやデジタルビデオカメラ等の手振れ補正回路やボイスコイルモータの駆動回路にホール素子が広く使用されている。
【０００３】
図８は、ホール素子１０の定電流駆動回路を示す。ホール素子１０の等価回路は抵抗Ｒ１〜Ｒ４のブリッジ回路として表すことができる。ホール素子１０のブリッジ回路の対角の２端子間に電流源１２から電流を流した状態において周辺の磁場に変動が生ずると、別の対角の２端子間に磁場の変動に応じたホール電圧Ｖｈを生ずる。
【０００４】
定電流で駆動されているホール素子１０では、温度により抵抗Ｒ１〜Ｒ４が変化したとき、ホール電圧Ｖｈの直流レベル（中間電位）が変動してしまう。このような直流レベル（中間電位）の変動は、後段の増幅器等の直流の動作点を変動させる原因となり、最悪の場合には出力信号が飽和してしまう等の問題を生ずる可能性がある。そこで、図８に示すように、ホール素子１０の入力端間の電圧を抵抗Ｒ５，Ｒ６により分圧し、オペアンプ１４により当該分圧電位と基準電位とを比較してホール素子１０の入力電位を制御することでホール電圧Ｖｈの直流レベルを制御する回路が設けられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−９７９７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、ホール素子１０の入力端間に抵抗Ｒ５，Ｒ６を挿入すると、これらの抵抗Ｒ５，Ｒ６に電流源１２からの入力電流の一部が流入し、ホール素子１０の駆動電流が一定に維持されなくなるおそれがある。抵抗Ｒ５，Ｒ６に流れる電流を小さくするためには、抵抗Ｒ５，Ｒ６の値を大きくする必要があり、回路面積が大きくなってしまう。
【０００７】
また、ホール素子１０と抵抗Ｒ５，Ｒ６を同じ温度特性とすることは困難であり、温度補償の特性を低下させる原因となる。
【課題を解決するための手段】
【０００８】
本発明の１つの態様は、ホール素子から出力されるホール電圧の中点電位を出力する中点電位出力部と、前記中点電位出力部から出力された前記中点電位に応じて前記ホール素子の入力電位を出力する入力電位出力部と、を備えることを特徴とするホール素子の駆動回路である。
【０００９】
ここで、前記中点電位出力部は、前記ホール電圧を差動増幅する差動アンプ回路と、前記差動アンプ回路の出力電圧を分圧して前記中点電位を生成する分圧回路と、を含むことが好適である。
【００１０】
例えば、前記差動アンプ回路は、各々の非反転入力端子に前記ホール電圧が印加されると共に、各々の反転入力端子間が第１の抵抗を介して接続される第１及び第２のオペアンプと、前記第１のオペアンプの反転入力端子と出力端子とを接続する第２の抵抗素子と、前記第２のオペアンプの反転入力端子と出力端子とを接続する第３の抵抗素子と、を備えることが好適である。
【００１１】
また、例えば、前記差動アンプ回路は、各々の非反転入力端子に前記ホール電圧が印加されると共に、各々の反転入力端子間が第１のコンデンサを介して接続される第１及び第２のオペアンプと、前記第１のオペアンプの反転入力端子と出力端子とを接続する第２のコンデンサと、前記第２のオペアンプの反転入力端子と出力端子とを接続する第３のコンデンサと、を備えることが好適である。
【発明の効果】
【００１２】
本発明によれば、ホール素子への駆動電流への影響を低減しつつ、ホール素子を安定に駆動することを可能とするホール素子の駆動回路を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態における駆動回路の構成を示す図である。
【図２】本発明の実施の形態における駆動回路の第１の状態を示す図である。
【図３】本発明の実施の形態における駆動回路の第２の状態を示す図である。
【図４】本発明の実施の形態における駆動回路の第３の状態を示す図である。
【図５】本発明の実施の形態における駆動回路の第４の状態を示す図である。
【図６】本発明の実施の形態における駆動回路の出力状態を示す図である。
【図７】本発明の変形例における駆動回路の構成を示す図である。
【図８】従来の定電流駆動におけるホール素子の直流レベルを制御する駆動回路の構成を示す図である。
【発明を実施するための形態】
【００１４】
図１は、ホール素子の駆動回路１００の基本構成を示す。駆動回路１００は、ホール素子１０、電流源１２、オペアンプ１４、差動アンプ回路１６、分圧回路１８及び平均化回路２０を含んで構成される。ここで、オペアンプ１４は入力電位出力部に相当し、差動アンプ回路１６及び分圧回路１８は中点電位出力部に相当する。なお、本実施の形態では、電流源１２は４つ設ける構成としたが、いずれかを共通に使用する構成としてもよい。
【００１５】
ホール素子１０は、抵抗Ｒ１〜Ｒ４のブリッジ回路として表すことができる。抵抗Ｒ１〜Ｒ４には、抵抗Ｒ１〜Ｒ４の接続点Ａ〜Ｄを電流源１２，オペアンプ１４の出力電位又は出力へ切り替えるスイッチング素子Ｓ１〜Ｓ１２が接続される。
【００１６】
差動アンプ回路１６は、オペアンプ１６ａ，１６ｂを含んで構成される。オペアンプ１６ａは、非反転入力端子（＋）に入力される電圧Ｖｉ１を増幅して出力する。オペアンプ１６ｂは、非反転入力端子（＋）に入力される電圧Ｖｉ２を増幅して出力する。
【００１７】
平均化回路２０は、スイッチング素子Ｓ１３〜Ｓ３０、コンデンサＣ１〜Ｃ４及びオペアンプ２０ａ（シュミットバッファ型としてもよい）を含んで構成される。スイッチング素子Ｓ１３〜Ｓ３０は、図１に示すように、オペアンプ１６ａ，１６ｂの出力端子、コンデンサＣ１〜Ｃ４の端子、オペアンプ２０ａの入力端子のいずれかを相互に接続する。
【００１８】
以下、駆動回路１００の動作について説明する。駆動回路１００は、以下に示す第１状態〜第４状態及び出力状態を切り替えることによってホール素子１０の出力電圧のオフセット値をキャンセルして出力する。
【００１９】
まず、図２に示すように、スイッチング素子Ｓ１〜Ｓ３０をオン／オフ制御することによって、駆動回路１００を第１の状態とする。スイッチング素子Ｓ１をオン及びスイッチング素子Ｓ２，Ｓ３をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａに電流源１２を接続し、スイッチング素子Ｓ５をオン及びスイッチング素子Ｓ４，Ｓ６をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂをオペアンプ１４の出力端に接続し、スイッチング素子Ｓ９をオン及びスイッチング素子Ｓ７，Ｓ８をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃをオペアンプ１６ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ１２をオン及びスイッチング素子Ｓ１０，Ｓ１１をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄをオペアンプ１６ａの非反転入力端子（＋）に接続する。また、スイッチング素子Ｓ１３〜Ｓ３０のうちスイッチング素子Ｓ１４，Ｓ１６をオンし、その他をオフすることによって、オペアンプ１６ａの出力をコンデンサＣ１の正端子，オペアンプ１６ｂの出力をコンデンサＣ１の負端子に接続し、オペアンプ１６ａ，１６ｂの出力電圧によってコンデンサＣ１を充電する状態とする。この状態を第１の状態とする。
【００２０】
次に、図３に示すように、スイッチング素子Ｓ１〜Ｓ３０をオン／オフ制御することによって、駆動回路１００を第２の状態とする。スイッチング素子Ｓ３をオン及びスイッチング素子Ｓ１，Ｓ２をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａをオペアンプ１６ａの非反転入力端子（＋）に接続し、スイッチング素子Ｓ６をオン及びスイッチング素子Ｓ４，Ｓ５をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂをオペアンプ１６ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ８をオン及びスイッチング素子Ｓ７，Ｓ９をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃをオペアンプ１４の出力端に接続し、スイッチング素子Ｓ１０をオン及びスイッチング素子Ｓ１１，Ｓ１２をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄに電流源１２を接続する。また、スイッチング素子Ｓ１３〜Ｓ３０のうちスイッチング素子Ｓ１３，Ｓ１５をオンし、その他をオフすることによって、オペアンプ１６ａの出力をコンデンサＣ２の負端子，オペアンプ１６ｂの出力をコンデンサＣ２の正端子に接続し、オペアンプ１６ａ，１６ｂの出力電圧によってコンデンサＣ２を充電する状態とする。この状態を第２の状態とする。
【００２１】
次に、図４に示すように、スイッチング素子Ｓ１〜Ｓ３０をオン／オフ制御することによって、駆動回路１００を第３の状態とする。スイッチング素子Ｓ２をオン及びスイッチング素子Ｓ１，Ｓ３をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａをオペアンプ１４の出力端に接続し、スイッチング素子Ｓ４をオン及びスイッチング素子Ｓ５，Ｓ６をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂに電流源１２を接続し、スイッチング素子Ｓ９をオン及びスイッチング素子Ｓ７，Ｓ８をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃをオペアンプ１６ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ１２をオン及びスイッチング素子Ｓ１０，Ｓ１１をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄをオペアンプ１６ａの非反転入力端子（＋）に接続する。また、スイッチング素子Ｓ１３〜Ｓ３０のうちスイッチング素子Ｓ１７，Ｓ１９をオンし、その他をオフすることによって、オペアンプ１６ａの出力をコンデンサＣ３の負端子，オペアンプ１６ｂの出力をコンデンサＣ３の正端子に接続し、オペアンプ１６ａ，１６ｂの出力電圧によってコンデンサＣ３を充電する状態とする。この状態を第３の状態とする。
【００２２】
次に、図５に示すように、スイッチング素子Ｓ１〜Ｓ３０をオン／オフ制御することによって、駆動回路１００を第４の状態とする。スイッチング素子Ｓ３をオン及びスイッチング素子Ｓ１，Ｓ２をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａをオペアンプ１６ａの非反転入力端子（＋）に接続し、スイッチング素子Ｓ６をオン及びスイッチング素子Ｓ４，Ｓ５をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂをオペアンプ１６ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ７をオン及びスイッチング素子Ｓ８，Ｓ９をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃに電流源１２を接続し、スイッチング素子Ｓ１１をオン及びスイッチング素子Ｓ１０，Ｓ１２をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄをオペアンプ１４の出力端に接続する。また、スイッチング素子Ｓ１３〜Ｓ３０のうちスイッチング素子Ｓ１８，Ｓ２０をオンし、その他をオフすることによって、オペアンプ１６ａの出力をコンデンサＣ４の正端子，オペアンプ１６ｂの出力をコンデンサＣ４の負端子に接続し、オペアンプ１６ａ，１６ｂの出力電圧によってコンデンサＣ４を充電する状態とする。この状態を第４の状態とする。
【００２３】
出力状態では、図６に示すように、スイッチング素子Ｓ１３〜Ｓ２０はオフして、オペアンプ１６ａ，１６ｂとコンデンサＣ１〜Ｃ４とは遮断する。また、スイッチング素子Ｓ２１〜Ｓ３０をオンすることによって、コンデンサＣ１〜Ｃ４の負端子を共通にオペアンプ２０ａの入力端子の一端に接続し、コンデンサＣ１〜Ｃ４の正端子を共通にオペアンプ２０ａの入力端子の他端に接続する。これによって、オペアンプ２０ａの出力端子からコンデンサＣ１〜Ｃ４の充電電圧Ｖ１〜Ｖ４が平均化されて出力される。なお、オペアンプ２０ａがシュミットバッファ型である場合には、２つの入力端の大小関係によりハイレベル出力とローレベル出力とを切り換えて出力する。
【００２４】
このようにホール素子１０について第１〜第４の状態を切り替えて、ホール素子１０の４端子について９０°ずつ４方向（３６０°）のホール電圧でコンデンサＣ１〜Ｃ４をそれぞれ充電する。そして、駆動回路１００を出力状態とすることによって、コンデンサＣ１〜Ｃ４の充電電圧を平均化してホール素子１０の出力電圧のオフセット値をキャンセルして出力する。
【００２５】
次に、本実施の形態の駆動回路１００におけるホール素子の入力電位を制御する機能について説明する。以下の説明において、差動アンプ回路１６内のオペアンプ１６ａ，１６ｂのオープンループゲインＡは無限大とする。
【００２６】
オペアンプ１６ａの非反転入力端子（＋）へ入力される電圧Ｖｉ１は数式（１）で表され、オペアンプ１６ｂの非反転入力端子（＋）へ入力される電圧Ｖｉ２は数式（２）で表される。
（数１）
Vi1 = n1 = (Vo1-Vo2)*(R5+R6)/(R5+2*R6) + Vo2・・・（１）
（数２）
Vi2 = n2 = (Vo1-Vo2)*(R6)/(R5+2*R6) + Vo2・・・（２）
【００２７】
数式（２）は、数式（３）と変形することができる。また、数式（１）は、数式（４）と変形することができる。
（数３）
Vo1 = (R5+2*R6)/R6*Vi2 - (R5+R6)/R6*Vo2・・・（３）
（数４）
(R5+2*R6)*Vi1 = (R5+R6)*Vo1 + R6*Vo2・・・（４）
【００２８】
数式（３）を数式（４）に代入して変形すると数式（５）が得られる。
（数５）
(R5+2*R6)*Vi1 = (R5+R6)*((R5+2*R6)/R6*Vi2 - (R5+R6)/R6*Vo2) + R6*Vo2
R6*(R5+2*R6)*Vi1 = (R5+R6)*(R5+2*R6)*Vi2 + (R62 - R62-2*R5*R6 - R52)*Vo2・・・（５）
【００２９】
数式（５）の両辺を(R5+2*R6)で割って、変形すると数式（６）が得られる。
（数６）
Vo2 = -R6/R5*Vi1 + (R5+R6)/R5*Vi2・・・（６）
【００３０】
数式（６）を数式（３）に代入して変形すると数式（７）が得られる。
（数７）
Vo1 = (R5+R6)/R5*Vi1 - R6/R5*Vi2・・・（７）
【００３１】
数式（６）及び数式（７）のように得られたオペアンプ１６ａ，１６ｂの出力電圧Ｖｏ１，Ｖｏ２から数式（８）及び（９）が得られる。
（数８）
Vo1-Vo2 = (R5+R6)/R5*Vi1 - R6/R5*Vi2 - (- R6/R5*Vi1 + (R5+R6)/R5*Vi2)
= (R5+2*R6)/R5*(Vi1-Vi2)・・・（８）
（数９）
(Vo1+Vo2)/2 = ((R5+R6)/R5*Vi1 - R6/R5*Vi2 -R6/R5*Vi1 + (R5+R6)/R5*Vi2 )/2
= (Vi1 + Vi2)/2・・・（９）
【００３２】
すなわち、オペアンプ１６ａ，１６ｂの出力電圧Ｖｏ１，Ｖｏ２の差動電圧（Ｖｏ１−Ｖｏ２）は、入力電圧Ｖｉ１，Ｖｉ２の差動電圧（Ｖｉ１−Ｖｉ２）の（Ｒ５＋２＊Ｒ６）／Ｒ５倍となる。この差動電圧（Ｖｏ１−Ｖｏ２）が平均化されて出力電圧Ｖｏｕｔとして出力される。
【００３３】
また、抵抗Ｒ７，Ｒ８の値を等しい抵抗値に設定すると、オペアンプ１６ａ，１６ｂの出力電圧Ｖｏ１，Ｖｏ２の中点電位（Ｖｏ１＋Ｖｏ２）／２は、入力電圧Ｖｉ１，Ｖｉ２の中点電位（Ｖｉ１＋Ｖｉ２）／２と等しくなる。
【００３４】
この中点電位（Ｖｏ１＋Ｖｏ２）／２がオペアンプ１４の反転入力端子（−）へフィードバックされるフィードバック電圧Ｖｆｂとなる。フィードバック電圧Ｖｆｂは、ホール電圧Ｖｈとホール素子１０の中点電位Ｖｈｍとによって数式（１０）のように表される。
【００３５】
（数１０）
Vfb = (Vo1 + Vo2)/2 = (Vi1 + Vi2)/2
= ((Vhm + Vhall/2) + (Vhm - Vhall/2))/2
= Vhm・・・（１０）
【００３６】
すなわち、フィードバック電圧Ｖｆｂは、ホール素子１０の中点電位Ｖｈｍに等しくなる。したがって、オペアンプ１４は、非反転入力端子（＋）に入力される基準電圧とフィードバック電圧Ｖｆｂとの差分電圧、すなわち基準電圧とホール素子１０の中点電位Ｖｈｍとの差分電圧が０になるような電圧を出力する。この出力電圧がホール素子１０の入力電位となる。
【００３７】
このようにして、ホール素子１０の入力電位が安定化され、ホール素子を安定に駆動することが可能となる。このとき、ホール素子１０に分圧抵抗等が接続されていないので、電流源１２からホール素子１０へ流れ込む電流の精度を高めることができる。また、ホール素子１０に並列に接続された分圧抵抗による温度特性等の影響を避けることができる。
【００３８】
＜変形例＞
図７は、ホール素子の駆動回路１０２の基本構成を示す。本変形例の駆動回路１０２は、抵抗Ｒ５，Ｒ６の代りにコンデンサＣ５，Ｃ６を用いた差動アンプ回路１７とした以外は駆動回路１００と同様である。
【００３９】
以下、駆動回路１０２におけるホール素子の入力電位を制御する機能について説明する。以下の説明において、差動アンプ回路１７内のオペアンプ１６ａ，１６ｂのオープンループゲインＡは無限大とし、コンデンサＣ５，Ｃ６には初期電荷は蓄積されていないものとする。例えば、コンデンサＣ５，Ｃ６の電荷を放電するスイッチ回路（図示しない）を設けておけばよい。
【００４０】
オペアンプ１６ａの非反転入力端子（＋）へ入力される電圧Ｖｉ１は数式（１１）で表され、オペアンプ１６ｂの非反転入力端子（＋）へ入力される電圧Ｖｉ２は数式（１２）で表される。
（数１１）
Vi1 = n1・・・（１１）
（数１２）
Vi2 = n2・・・（１２）
【００４１】
初期電荷はなく、コンデンサＣ５，Ｃ６に蓄積される電荷量Ｑは同じであるから、数式（１３）が成立し、電荷量Ｑは数式（１４）で表される。
（数１３）
Vo1 - n2 = (Vo1 - n1) + (n1 - n2)
= Q/C6 + Q/C5
= (C5+C6)/(C5*C6)*Q・・・（１３）
（数１４）
Q = (C5*C6)/(C5+C6)*(Vo1-n2)・・・（１４）
【００４２】
また、数式（１５）と上記数式（１１）を数式（１２）から数式（１６）が成立する。
（数１５）
n1 - n2 = Q/C5
= (C5*C6)/(C5+C6)*(Vo1-n2)/C5
= C6/(C5+C6)*(Vo1-n2)・・・（１５）
（数１６）
Vi1 - Vi2 = C6/(C5+C6)*(Vo1-Vi2)・・・（１６）
【００４３】
数式（１６）を変形すると、オペアンプ１６ａの出力電圧Ｖｏ１が数式（１７）として算出される。
（数１７）
Vo1 = (C5+C6)/C6*Vi1 - C5/C6*Vi2・・・（１７）
【００４４】
また、数式（１２），（１３）及び（１４）から、オペアンプ１６ｂの出力電圧Ｖｏ２が数式（１８）として算出される。
（数１８）
Vo2 = Vi2 - (n2 - Vo2)
= Vi2 - Q/C6
= Vi2 - (C5*C6)/(C5+C6)*(Vo1-n2)/C6
= -C5/(C5+C6)*Vo1 + (2*C5+C6)/(C5+C6)*Vi2
= -C5/(C5+C6)*((C5+C6)/C6*Vi1 - C5/C6*Vi2) + (2*C5+C6)/(C5+C6)*Vi2
= -C5/C6*Vi1 + (C5+C6)/C6*Vi2・・・（１８）
【００４５】
したがって、数式（１９）及び（２０）が成立する。
（数１９）
Vo2-Vo1 = -C5/C6*Vi1 + (C5+C6)/C6*Vi2 - (C5+C6)/C6*Vi1 + C5/C6*Vi2
= -(2*C5+C6)/C6*Vi1 + (2*C5+C6)/C6*Vi2
= (2*C5+C6)/C6*(Vi2-Vi1)・・・（１９）
（数２０）
(Vo1+Vo2)/2 = ((C5+C6)/C6*Vi1 - C5/C6*Vi2 - C5/C6*Vi1 + (C5+C6)/C6*Vi2)/2
= (C6/C6*Vi1 + C6/C6*Vi2)/2
= (Vi1 + Vi2)/2・・・（２０）
【００４６】
すなわち、オペアンプ１６ａ，１６ｂの出力電圧Ｖｏ１，Ｖｏ２の差動電圧（Ｖｏ２−Ｖｏ１）は、入力電圧Ｖｉ１，Ｖｉ２の差動電圧（Ｖｉ２−Ｖｉ１）の（２＊Ｃ５＋Ｃ６）／Ｃ６倍となる。この差動電圧（Ｖｏ２−Ｖｏ１）が平均化されて出力電圧Ｖｏｕｔとして出力される。
【００４７】
また、抵抗Ｒ７，Ｒ８の値を等しい抵抗値に設定すると、オペアンプ１６ａ，１６ｂの出力電圧Ｖｏ１，Ｖｏ２の中点電位（Ｖｏ１＋Ｖｏ２）／２は、入力電圧Ｖｉ１，Ｖｉ２の中点電位（Ｖｉ１＋Ｖｉ２）／２と等しくなる。
【００４８】
この中点電位（Ｖｏ１＋Ｖｏ２）／２がオペアンプ１４の反転入力端子（−）へフィードバックされるフィードバック電圧Ｖｆｂとなる。したがって、フィードバック電圧Ｖｆｂは、駆動回路１００と同様に数式（１０）で表される。
【００４９】
すなわち、本変形例の駆動回路１０２によっても、フィードバック電圧Ｖｆｂは、ホール素子１０の中点電位Ｖｈｍに等しくなる。したがって、オペアンプ１４は、非反転入力端子（＋）に入力される基準電圧とフィードバック電圧Ｖｆｂとの差分電圧、すなわち基準電圧とホール素子１０の中点電位Ｖｈｍとの差分電圧が０になるような電圧を出力し、ホール素子１０の入力電位が安定化される。
【００５０】
すなわち、本変形例においても、ホール素子を安定に駆動することが可能となる。また、ホール素子１０に分圧抵抗等が接続されていないので、電流源１２からホール素子１０へ流れ込む電流の精度を高めることができる。また、ホール素子１０に並列に接続された分圧抵抗による温度特性等の影響を避けることができる。
【符号の説明】
【００５１】
１０  ホール素子、１２  電流源、１４  オペアンプ、１６，１７  差動アンプ回路、１６ａ，１６ｂ  オペアンプ、１８  分圧回路、２０  平均化回路、２０ａ  オペアンプ、１００，１０２  駆動回路。
【図１】
2013024593.tif 000003
【図２】
2013024593.tif 000004
【図３】
2013024593.tif 000005
【図４】
2013024593.tif 000006
【図５】
2013024593.tif 000007
【図６】
2013024593.tif 000008
【図７】
2013024593.tif 000009
【図８】
2013024593.tif 000010