(57)【要約】【課題】従来より小型化可能な電磁流量計を提供する。【解決手段】本発明の電磁流量計１０は、検知電極１３による検出電圧を、ＦＥＴ２のソースフォロア回路３０と、ＰＮＰ型のトランジスタＴｒ１のエミッタフォロア回路３１とに通して取り込む。ここで、エミッタフォロア回路３１の出力であるトランジスタＴｒ１のエミッタが、ＦＥＴ２のドレインに短絡されているので、ＦＥＴ２のソース・ドレイン間が交流的に同電位になる。また、ＦＥＴ２のゲート・ソース間は交流的には同電位であるのでＦＥＴ２のゲート・ドレイン間も交流的に同電位になる。これらにより、ＦＥＴ２の内部に存在する静電容量による静電結合が防がれ、入力回路の入力インピーダンスを高くすることができると共に、従来の帰還コンデンサを廃止して、従来より電磁流量計を小型化することが可能になる。【選択図】図２
2013148402.tif 000002
【特許請求の範囲】
【請求項１】
計測管内を横切る交番磁界を発生させて前記計測管内の流体に起電力を生じさせると共に、共通電位点にそれぞれ減流抵抗を介して接続された１対の検知電極を前記流体に静電容量結合させて、それら１対の検知電極で検出した検出電圧に基づいて前記流体の流量を計測する電磁流量計において、
前記１対の検知電極に対応して設けた１対の入力回路のそれぞれに、前記検知電極と前記減流抵抗との共通接続点がゲートに接続されたＦＥＴのソースフォロア回路と、前記ＦＥＴのソースがベースに短絡されかつ前記ＦＥＴのドレインがエミッタに短絡されかつ前記ＦＥＴのソースが抵抗を介してコレクタに接続されたＰＮＰ型トランジスタのエミッタフォロア回路とを備えたことを特徴とする電磁流量計。
【請求項２】
前記共通電位点と各前記検知電極との間に前記減流抵抗を２つ直列接続して前記検知電極側の前記減流抵抗を比較的大抵抗とする一方、前記共通電位点側の前記減流抵抗を比較的小抵抗とし、それら２つの前記減流抵抗の共通接続点と前記ＰＮＰ型トランジスタのエミッタとの間をコンデンサにて接続したことを特徴とする請求項１に記載の電磁流量計。
【請求項３】
計測管内を横切る交番磁界を発生させて前記計測管内の流体に起電力を生じさせると共に、共通電位点にそれぞれ減流抵抗を介して接続された１対の検知電極を前記流体に静電容量結合させて、それら１対の検知電極で検出した検出電圧に基づいて前記流体の流量を計測する電磁流量計において、
前記１対の検知電極に対応して設けた１対の入力回路のそれぞれに、前記検知電極と前記減流抵抗との共通接続点が接続されたゲートを有する第１のＦＥＴと、前記第１のＦＥＴのソースと短絡したゲートを有する第２のＦＥＴとを設けて、前記第１と第２のＦＥＴのソースを、それぞれソース抵抗を介して定電圧電源の負極に接続すると共に、前記第２のＦＥＴのドレインを前記定電圧電源の正極に接続し、さらに、前記第２のＦＥＴのソースを前記第１のＦＥＴのドレインに短絡して、前記第１のＦＥＴによる第１のソースフォロア回路と、前記第２のＦＥＴによる第２のソースフォロア回路とを構成したことを特徴とする電磁流量計。
【請求項４】
前記共通電位点と各前記検知電極との間に前記減流抵抗を２つ直列接続して前記検知電極側の前記減流抵抗を比較的大抵抗とする一方、前記共通電位点側の前記減流抵抗を比較的小抵抗とし、それら２つの前記減流抵抗の共通接続点と前記第２のＦＥＴのソースとの間をコンデンサにて接続したことを特徴とする請求項３に記載の電磁流量計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、計測管内を横切る交番磁界を発生させて、計測管内の流体に生じた起電力を流体に静電容量結合した１対の検知電極で検出して流体の流量を計測する電磁流量計に関する。
【背景技術】
【０００２】
従来、この種の電磁流量計として、各検知電極が接続された各入力回路が、図６に示した構成のものが知られている。この入力回路は、検知電極１が接続されたＦＥＴ１のソースフォロア回路の出力側にオペアンプＯＰ１のボルテージフォロア回路を接続し、そのオペアンプＯＰ１の出力を帰還コンデンサＣ１を介してＦＥＴ１のドレインに帰還させることで、ＦＥＴ１のゲート・ドレイン間を交流的に同電位にしてＦＥＴ１の内部の静電容量による静電容量結合を防いで、入力インピーダンスを高くした構造になっている。なお、上記帰還コンデンサＣ１を設けた理由は、仮に帰還コンデンサＣ１を設けずにオペアンプＯＰ１の出力をＦＥＴ１のドレインに短絡すると、オペアンプＯＰ１のローインピーダンス出力によってＦＥＴ１のドレイン電圧が飽和するからである。（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１１１７６０号公報（図９，段落［０００５］〜［００１６］
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記した従来の電磁流量計の入力回路では、ＦＥＴ１のドレインに接続されたドレイン抵抗Ｒ１と帰還コンデンサＣ１とでフィルタ回路が構成されるが、そのフィルタ回路は、交番磁界の交番周波数（例えば、１〜２００［Ｈｚ］）に対応したローパスフィルターにする必要がある。しかしながら、ＦＥＴの動作電圧を確保するためにドレイン抵抗Ｒ１を大きくすることができず、結果的に、帰還コンデンサＣ１を大容量にする必要が生じる。このため、帰還コンデンサＣ１が大型になり、電磁流量計の小型化の妨げになっていた。
【０００５】
本発明は、上記事情に鑑みてなされたもので、従来より小型化可能な電磁流量計の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた請求項１の発明に係る電磁流量計は、計測管内を横切る交番磁界を発生させて計測管内の流体に起電力を生じさせると共に、共通電位点にそれぞれ減流抵抗を介して接続された１対の検知電極を流体に静電容量結合させて、それら１対の検知電極で検出した検出電圧に基づいて流体の流量を計測する電磁流量計において、１対の検知電極に対応して設けた１対の入力回路のそれぞれに、検知電極と減流抵抗との共通接続点がゲートに接続されたＦＥＴのソースフォロア回路と、ＦＥＴのソースがベースに短絡されかつＦＥＴのドレインがエミッタに短絡されかつＦＥＴのソースが抵抗を介してコレクタに接続されたＰＮＰ型トランジスタのエミッタフォロア回路とを備えたところに特徴を有する。
【０００７】
請求項２の発明は、請求項１に記載の電磁流量計において、共通電位点と各検知電極との間に減流抵抗を２つ直列接続して検知電極側の減流抵抗を比較的大抵抗とする一方、共通電位点側の減流抵抗を比較的小抵抗とし、それら２つの減流抵抗の共通接続点とＰＮＰ型トランジスタのエミッタとの間をコンデンサにて接続したところに特徴を有する。
【０００８】
請求項３の発明に係る電磁流量計は、計測管内を横切る交番磁界を発生させて計測管内の流体に起電力を生じさせると共に、共通電位点にそれぞれ減流抵抗を介して接続された１対の検知電極を流体に静電容量結合させて、それら１対の検知電極で検出した検出電圧に基づいて流体の流量を計測する電磁流量計において、１対の検知電極に対応して設けた１対の入力回路のそれぞれに、検知電極と減流抵抗との共通接続点が接続されたゲートを有する第１のＦＥＴと、第１のＦＥＴのソースと短絡したゲートを有する第２のＦＥＴとを設けて、第１と第２のＦＥＴのソースを、それぞれソース抵抗を介して定電圧電源の負極に接続すると共に、第２のＦＥＴのドレインを定電圧電源の正極に接続し、さらに、第２のＦＥＴのソースを第１のＦＥＴのドレインに短絡して、第１のＦＥＴによる第１のソースフォロア回路と、第２のＦＥＴによる第２のソースフォロア回路とを構成したところに特徴を有する。
【０００９】
請求項４の発明は、請求項３に記載の電磁流量計において、共通電位点と各検知電極との間に減流抵抗を２つ直列接続して検知電極側の減流抵抗を比較的大抵抗とする一方、共通電位点側の減流抵抗を比較的小抵抗とし、それら２つの減流抵抗の共通接続点と第２のＦＥＴのソースとの間をコンデンサにて接続したところに特徴を有する。
【発明の効果】
【００１０】
請求項１の電磁流量計は、検知電極による検出電圧を、ＦＥＴのソースフォロア回路とＰＮＰ型トランジスタのエミッタフォロア回路とを通して取り込む。ここで、本発明では、エミッタフォロア回路の出力であるＰＮＰ型トランジスタのエミッタを、ＦＥＴのドレインに短絡したので、ＦＥＴのソース・ドレイン間が交流的に同電位になる。また、ＦＥＴのゲート・ソース間は交流的には同電位であるので、ＦＥＴのゲート・ドレイン間も交流的に同電位になる。これらにより、ＦＥＴの内部の静電容量による静電容量結合が防がれ、高精度の流量計測が可能になると共に、従来の帰還コンデンサを廃止でき、電磁流量計を小型化することが可能になる。
【００１１】
請求項３の電磁流量計は、検知電極による検出電圧を、第１のＦＥＴによる第１のソースフォロア回路と、第２のＦＥＴによる第２のソースフォロア回路とを通して取り込む。ここで、本発明では、第２のソースフォロア回路の出力である第２のＦＥＴのソースを第１のＦＥＴのドレインに短絡したので、第１のＦＥＴのソース・ドレイン間が交流的に同電位になる。また、ＦＥＴのゲート・ソース間は交流的には同電位であるので、第１のＦＥＴのゲート・ドレイン間も交流的に同電位になる。これらにより、ＦＥＴの内部の静電容量による静電容量結合が防がれ、高精度の流量計測が可能になると共に、従来の帰還コンデンサを廃止でき、電磁流量計を小型化することが可能になる。
【００１２】
ここで、各検知電極と共通電位点との間の減流抵抗の抵抗値が大きいと、その減流抵抗の内部に存在する静電容量も大きくなって検知電極から共通電位点に交流電流が流れ込むという問題が生じ得る。このような場合、請求項１の構成においては請求項２の発明のように、共通電位点と検知電極との間に減流抵抗を２つ直列接続して検知電極側の減流抵抗を比較的大抵抗とする一方、共通電位点側の減流抵抗を比較的小抵抗とし、それら２つの減流抵抗の共通接続点とＰＮＰ型トランジスタのエミッタとの間をコンデンサにて接続することで、また、請求項３の構成においては請求項４の発明のように、２つの減流抵抗の共通接続点と第２のＦＥＴのソースとの間をコンデンサにて接続することで、それぞれ比較的大抵抗の減流抵抗の両端末を交流的に同電位にして、その減流抵抗の内部に存在する静電容量による静電結合を防ぐことができ、検知電極から共通電位点に交流電流が流れ込むことを防止することが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る電磁流量計の回路図
【図２】電磁流量計の入力回路の回路図
【図３】第２実施形態の電磁流量計の入力回路の回路図
【図４】第３実施形態の電磁流量計の入力回路の回路図
【図５】第４実施形態の電磁流量計の入力回路の回路図
【図６】従来の電磁流量計の入力回路の回路図
【発明を実施するための形態】
【００１４】
［第１実施形態］
以下、本発明の実施形態を図１及び図２に基づいて説明する。本実施形態の電磁流量計１０は、図１に示すように、計測管１１と信号処理回路２０とを備えている。計測管１１には、１対の電磁コイル１２，１２及び１対の検知電極１３，１３が対向配置して固定され、それら電磁コイル１２，１２同士の対向方向と検知電極１３，１３同士の対向方向とが直交するように配置されている。詳細には、計測管１１は、例えば、金属パイプ１１Ａの内周面を絶縁樹脂層１１Ｂで覆った構造をなし、１対の検知電極１３，１３は、絶縁樹脂層１１Ｂの内周面と同心の円弧状に湾曲した板状をなして絶縁樹脂層１１Ｂに埋設されている。また、１対の電磁コイル１２，１２は、金属パイプ１１Ａの外側に配置されて巻回軸が計測管１１を中心軸と直交するように配置されている。
【００１５】
計測管１１の外面には、制御ボックス２１が備えられ、その制御ボックス２１の内部に、信号処理回路２０と共に励磁回路２２が収容されている。そして、励磁回路２２が、電磁コイル１２，１２に予め定められた一定周期（例えば、１０〜１００［Ｈｚ］）の交流電流を通電し、これにより、計測管１１内を横切る交番磁界が生成される。
【００１６】
信号処理回路２０には、１対の検知電極１３，１３が接続され、それら検知電極１３，１３によって検出された検出電圧が、１対の入力回路２３，２３を通して差動回路２４に取り込まれている。差動回路２４は、オペアンプＯＰ１を主要部として備え、そのオペアンプＯＰ２の反転入力に一方の入力回路２３の出力が接続され、非反転入力に他方の入力回路２３の出力が接続されている。そして、差動回路２４によって１対の検知電極１３，１３の間の電位差が求められ、その電位差を制御回路２５がＡ／Ｄコンバータ２６を通して取り込んで、計測管１１内を流れる流体の流量を演算し、モニタ２７又は外部に出力する。
【００１７】
以下、１対の入力回路２３，２３について詳説する。１対の入力回路２３，２３は、同じ回路構成になっていて、図２には、一方の入力回路２３のみが示されている。同図に示すように入力回路２３は、検知電極１３にて検出される検出電圧をソースフォロア回路３０とエミッタフォロア回路３１とを通して差動回路２４（図１参照）に出力する構成になっている。そのソースフォロア回路３０は、Ｎチャンネル接合型のＦＥＴ２を主要部として備え、エミッタフォロア回路３１は、ＰＮＰ型のトランジスタＴｒ１を備えている。また、信号処理回路２０には、１対の入力回路２３，２３が共有する共通電位点ｃｏｍが備えられ、各検知電極１３と共通電位点ｃｏｍとの間には、第１と第２の減流抵抗Ｒ１０，Ｒ１１が直列接続されている。なお、検知電極１３側の第１の減流抵抗Ｒ１０は比較的大抵抗になっていて、共通電位点ｃｏｍ側の第２の減流抵抗Ｒ１１は比較的小抵抗になっている。そして、検知電極１３と第１の減流抵抗Ｒ１０との共通接続点がＦＥＴ１のゲートに接続されている。
【００１８】
ＦＥＴ２のドレインは、ドレイン抵抗Ｒ１２を介して直流電源の正極Ｖ＋に接続される一方、ＦＥＴ２のソースは、ソース抵抗Ｒ１３を介して直流電源の負極Ｖ−に接続されている。また、ソースフォロア回路３０の出力でもあるＦＥＴ２のソースは、エミッタフォロア回路３１の入力でもあるトランジスタＴｒ１のベースに短絡されている。また、トランジスタＴｒ１のコレクタは、ドレイン抵抗Ｒ１３と直流電源の負極Ｖ−との共通接続点に接続されている。
【００１９】
そして、トランジスタＴｒ１のうちエミッタフォロア回路３１の出力でもあるエミッタが、差動回路２４（図１参照）に接続されると共に、ＦＥＴ２のドレインに短絡され、さらに、第１と第２の減流抵抗Ｒ１０，Ｒ１１の共通接続点にコンデンサＣ２を介して接続されている。
【００２０】
本実施形態の電磁流量計１０の構成に関する説明は以上である。次に、この電磁流量計１０の作用効果について説明する。電磁流量計１０は、励磁回路２２にて電磁コイル１２，１２を励磁して、計測管１１内に交番磁界を発生させると、計測管１１内の流体の流れに応じた起電力が発生して１対の検知電極１３，１３の対向方向に電位差が生じ、それら１対の検知電極１３，１３が流体に静電容量結合される。そして、電磁流量計１０の信号処理回路２０が、共通電位点ｃｏｍと各検知電極１３との間の電位差である検出電圧を、ＦＥＴ２のソースフォロア回路３０と、トランジスタＴｒ１のエミッタフォロア回路３１とを通して取り込み、差動回路２４で１対の検知電極１３，１３の間の電位差を求める。そして、その電位差を制御回路２５がＡ／Ｄコンバータ２６を通して取り込んで、計測管１１内を流れる流体の流量を演算し、モニタ２７又は外部に出力する。
【００２１】
ここで、本実施形態の電磁流量計１０では、エミッタフォロア回路３１の出力であるトランジスタＴｒ１のエミッタが、ＦＥＴ２のドレインに短絡されているので、ＦＥＴ２のソース・ドレイン間が交流的に同電位になる。また、ＦＥＴ２のゲート・ソース間は交流的には同電位であるのでＦＥＴ２のゲート・ドレイン間も交流的に同電位になる。これらにより、ＦＥＴ２の内部に存在する静電容量による静電容量結合が防がれ、各入力回路２３，２３の入力インピーダンスを高くすることができる。これに加え、第１と第２の減流抵抗Ｒ１０，Ｒ１１の共通接続点とトランジスタＴｒ１のエミッタとの間をコンデンサＣ２にて接続したことで、比較的大抵抗の第１の減流抵抗Ｒ１０の両端末を交流的に同電位にすることができる。これにより第１の減流抵抗Ｒ１０の内部に存在する静電容量による静電容量結合も防がれ、検知電極１３から共通電位点ｃｏｍに交流電流が流れ込むことを防止することができる。これらにより本実施形態の電磁流量計１０では、高精度の流量計測が可能になると共に、従来の帰還コンデンサを廃止でき、電磁流量計１０を小型化することが可能になる。
【００２２】
［第２実施形態］
本実施形態の電磁流量計が有する入力回路２３Ｖは、図３に示すように前記第１実施形態の入力回路２３から第２の減流抵抗Ｒ１１と、コンデンサＣ２を含んだ第２の減流抵抗Ｒ１１とトランジスタＴｒ１との接続回路を排除した構成になっている。その他の構成に関しては、第１実施形態と同じである。電磁流量計の計測精度上、減流抵抗Ｒ１０の内部の静電容量が無視できる程度に小さい場合には、本実施形態のような構成にしても第１実施形態と同様の作用効果を奏する。
【００２３】
［第３実施形態］
本実施形態の電磁流量計が有する入力回路２３Ｗは、図４に示すようにＦＥＴのソースフォロア回路を２つ備えた点が前記第１実施形態と異なる。具体的には、本実施形態の入力回路２３Ｗは、検知電極１３の第１の減流抵抗Ｒ１０との共通接続点が接続されたゲートを有する第１のＦＥＴ３の第１のソースフォロア回路３３と、第１のＦＥＴ３のソースと短絡したゲートを有する第２のＦＥＴ４の第２のソースフォロア回路３４とを備えている。これら第１と第２のＦＥＴ３，４のソースは、それぞれソース抵抗Ｒ１４，Ｒ１５を介して定電圧電源の負極Ｖ−に接続されている。また、第２のＦＥＴ４のドレインが定電圧電源の正極Ｖ＋に接続されている。そして、第２のソースフォロア回路３４の出力として第２のＦＥＴ４のソースが、前記第１実施形態で説明した差動回路２４（図１参照）に接続されると共に、第１のＦＥＴ３のドレインに短絡され、さらに、第１及び第２の減流抵抗Ｒ１０，Ｒ１１の共通接続点にコンデンサＣ２を介して接続されている。その他の構成に関しては、第１実施形態と同じであるので、第１実施形態と同一の部位に同一の符号を付して重複した説明は省略する。
【００２４】
本実施形態の構成によっても、第１実施形態と同様の作用効果を奏する。即ち、本実施形態の電磁流量計は、検知電極１３による検出電圧を、第１と第２のソースフォロア回路３３，３４を通して取り込む。ここで、第２のソースフォロア回路３４の出力である第２のＦＥＴ４のソースは、第１のＦＥＴ３のドレインに短絡されているので、第１のＦＥＴ３のソース・ドレイン間が交流的に同電位になり、ゲート・ドレイン間も交流的に同電位になる。これらにより、第１のＦＥＴ３の内部の静電容量による静電容量結合が防がれ、入力回路２３Ｗの入力インピーダンスを高くすることができる。これに加え、第１と第２の減流抵抗Ｒ１０，Ｒ１１の共通接続点と第２のＦＥＴ４のソースとの間をコンデンサＣ２にて接続したことで、比較的大抵抗の第１の減流抵抗Ｒ１０の両端末を交流的に同電位にして検知電極１３から共通電位点ｃｏｍに交流電流が流れ込むことも防止することができる。これらにより、高精度の流量計測が可能になると共に、従来の帰還コンデンサを廃止でき、電磁流量計を小型化することが可能になる。
【００２５】
［第４実施形態］
本実施形態の電磁流量計が有する入力回路２３Ｘは、図５に示すように前記第３実施形態の入力回路２３Ｗ（図４参照）から第２の減流抵抗Ｒ１１と、コンデンサＣ２を含んだ第２の減流抵抗Ｒ１１とトランジスタＴｒ１との接続回路を排除した構成になっている。その他の構成に関しては、第３実施形態と同じである。電磁流量計の計測精度上、減流抵抗Ｒ１０の内部の静電容量が無視できる程度に小さい場合には、本実施形態のような構成にしても第３実施形態と同様の作用効果を奏する。
【００２６】
［他の実施形態］
本発明は、前記実施形態に限定されるものではなく、上記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【符号の説明】
【００２７】
１０    電磁流量計
１１    計測管
１３    検知電極
２３，２３Ｖ，２３Ｗ，２３Ｘ    入力回路
３０    ソースフォロア回路
３１    エミッタフォロア回路
３３    第１のソースフォロア回路
３４    第２のソースフォロア回路
Ｃ２    コンデンサ
Ｔｒ１  ＰＮＰ型トランジスタ
ｃｏｍ  共通電位点
Ｒ１０，Ｒ１１  減流抵抗
【図１】
2013148402.tif 000003
【図２】
2013148402.tif 000004
【図３】
2013148402.tif 000005
【図４】
2013148402.tif 000006
【図５】
2013148402.tif 000007
【図６】
2013148402.tif 000008