(57)【要約】【課題】クロック信号のデューティ比によって損失が大きい状況が生じることを防止した交流電源装置，およびそれを有する画像形成装置を提供すること。【解決手段】アナログ信号のレベルに相当する振幅とクロック信号のデューティ比とを有する振動信号を出力する交流電源装置であって，クロック信号のデューティ比により，クロック信号をそのまま出力する非反転状態と，クロック信号を反転して出力する反転状態とが切り替わる反転−非反転切り替え部６１と，一方のコイルにセンタータップ７２を有するトランス５７と，センタータップがあるコイルの第１エンド７４に接続された第１スイッチング素子５９と，同コイルの第２エンド７５に接続された第２スイッチング素子６０とを有する。第１，第２スイッチング素子は，一方のみがオンされるものであり，反転−非反転切り替え部の状態により，オンされるものが切り替えられる。【選択図】図２
2013188054.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号を出力するアナログ信号出力部と，
デューティ比が可変であるクロック信号を出力するクロック信号出力部と，
前記アナログ信号出力部からアナログ信号を受ける出力素子部と，
前記クロック信号出力部からのクロック信号に応じて，前記アナログ信号出力部から前記出力素子部へのアナログ信号の供給を許容する許容状態と阻止する阻止状態とを切り替える反復スイッチング素子とを有し，
前記出力素子部は，前記アナログ信号出力部から出力されるアナログ信号のレベルに相当する振幅と前記クロック信号出力部から出力されるクロック信号のデューティ比とを有する振動電圧を出力するように構成されている交流電源装置において，
前記クロック信号出力部と前記反復スイッチング素子との間に設けられ，前記クロック信号出力部から出力されるクロック信号のデューティ比により，前記クロック信号出力部から出力されるクロック信号をそのまま出力する非反転状態と，前記クロック信号出力部から出力されるクロック信号を反転して出力する反転状態とが切り替わる反転−非反転切り替え部と，
少なくとも一方のコイルにセンタータップを有するとともに，前記出力素子部が出力する振動信号を電圧変換する出力トランスと，
前記出力トランスにおけるセンタータップがあるコイルの第１エンドに接続された第１スイッチング素子と，
同コイルの第２エンドに接続された第２スイッチング素子とを有し，
前記反転−非反転切り替え部は，
前記クロック信号出力部から出力されるクロック信号における，前記反復スイッチング素子を許容状態にするレベルが占めるデューティ比である許容デューティ比が，あらかじめ定めた基準値より低い場合には非反転状態となり，
前記クロック信号出力部から出力されるクロック信号の前記許容デューティ比が前記基準値より高い場合には反転状態となるものであり，
前記第１スイッチング素子は，前記反転−非反転切り替え部が非反転状態にあるときにオンされ，反転状態にある時にオフされるものであり，
前記第２スイッチング素子は，前記反転−非反転切り替え部が非反転状態にあるときにオフされ，反転状態にある時にオンされるものであることを特徴とする交流電源装置。
【請求項２】
請求項１に記載の交流電源装置において，
前記クロック信号出力部から出力されるクロック信号の前記許容デューティ比が，前記基準値より高いか低いかにより，２つのレベル間でレベルが切り替わるセレクト信号を出力するセレクト信号出力部を有し，
前記反転−非反転切り替え部，前記第１スイッチング素子，および前記第２スイッチング素子は，前記セレクト信号もしくはその反転信号により操作されるものであることを特徴とする交流電源装置。
【請求項３】
請求項１または請求項２に記載の交流電源装置において，前記出力素子部は，
直流電圧の入力を受ける入力点と接地されている接地点との間に直列に設けられ，互いに逆極性型のものであるとともにいずれも前記アナログ信号を制御極に受ける入力点側の第１トランジスターおよび接地点側の第２トランジスターを有し，
前記反復スイッチング素子が許容状態にあるときには，前記第１トランジスターがオンとなり前記第２トランジスターがオフとなり，
前記反復スイッチング素子が阻止状態にあるときには，前記第１トランジスターがオフとなり前記第２トランジスターがオンとなるように構成されていることを特徴とする交流電源装置。
【請求項４】
請求項３に記載の交流電源装置において，前記アナログ信号出力部は，
前記反復スイッチング素子が許容状態にあるときに前記第１トランジスターを不飽和状態とするレベルのアナログ信号を出力するものであることを特徴とする交流電源装置。
【請求項５】
像担持体と，前記像担持体の表面を帯電させる帯電器と，前記像担持体の帯電後の表面に潜像を書き込む露光器と，前記露光器で書き込まれた潜像をトナーで現像する現像器とを有する画像形成装置において，
前記帯電器および前記現像器の少なくとも一方に振動電圧を供給する，請求項１から請求項４までのいずれか１つに記載の交流電源装置を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，振幅とデューティ比とを有する振動信号を出力する交流電源装置，およびそれを有する画像形成装置に関する。さらに詳細には，例えば画像形成装置における帯電バイアスあるいは転写バイアスの電源として好適な交流電源装置，および，その電源装置を帯電バイアスあるいは転写バイアスの供給源として備える画像形成装置に関するものである。
【背景技術】
【０００２】
従来のこの種の電源装置として例えば，特許文献１に記載されたものが挙げられる。この文献に画像形成装置に搭載されている電源装置は，アナログ信号のレベルに従った振幅と，パルス信号の周波数に比例する周波数とを有する交流信号を出力するものである。この種の電源装置は例えば，図１６に示すように構成されている。図１６の電源装置は，ＣＰＵ１００から出力されるＰＷＭ信号Ｐとクロック信号Ｃとを出力し，出力端子Ｖの出力を電力供給先へ供給するものである。ＰＷＭ信号Ｐはアナログ変換回路１０１によりアナログ信号Ａに変換された上で，トランジスター列１０２の両トランジスター１０３，１０４のベースに入力されるように接続されている。
【０００３】
クロック信号Ｃがローレベルである時には，トランジスター１０５がオフである。このためアナログ信号Ａは，トランジスター１０５を通じてグランドに落ちることなく，両トランジスター１０３，１０４のベースに入力される。このため，元電源側のＮＰＮ型トランジスター１０３がオンとなり，グランド側のＰＮＰ型トランジスター１０４がオフとなる。これによりコンデンサー１０６が充電される。クロック信号Ｃがハイレベルになると，トランジスター１０５がオンする。このためアナログ信号Ａは，トランジスター１０５を通じてグランドに落ちてしまい，両トランジスター１０３，１０４のベースに入力されない。このため先ほどとは逆に，トランジスター１０３がオフとなり，トランジスター１０４がオンとなる。これによりコンデンサー１０６が放電する。
【０００４】
つまり，クロック信号Ｃのロー・ハイにより，トランス１０７の出力電流が逆向きとなる。これにより交流出力ＶFが得られる。ここで，アナログ信号Ａのレベルを操作することで交流出力ＶFの振幅を調整できる。また，クロック信号Ｃの周波数やデューティ比を操作することで，交流出力ＶFの周波数やデューティ比を調整できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２１８４６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら，前記した従来の交流電源装置には，トランジスター列１０２での損失が大きいという問題点があった。特にコンデンサー１０６を充電するときにオンとなるトランジスター１０３での損失が問題となる。充電時のトランジスター１０３は，不飽和状態にあるからである。トランジスター１０３での損失Ｗ１は，次式で与えられる。
Ｗ1 ＝ ｛(ＶB−ＶE)*ＩB＋(ＶC−ＶE)*ＩC｝*Ｃd
ＶB：トランジスター１０３のベース電圧
ＶE：トランジスター１０３のエミッター電圧
ＶC：トランジスター１０３のコレクター電圧
ＩB：トランジスター１０３のベース電流
ＩC：トランジスター１０３のコレクター電流
Ｃd：クロック信号Ｃのデューティ比
【０００７】
充電時のトランジスター１０３が不飽和状態にあることから，上記の式中の「ＶC−ＶE」はかなり大きい。このことから，充電時のトランジスター１０３では，コレクター電流による損失が大きいのである。特に，デューティ比が高い，すなわち充電している期間が占める割合が多い状況で損失が大きいことになる。むろんこのような問題は，交流電源装置を画像形成装置以外の装置に使用している場合でも同様に存在する。
【０００８】
なお，トランジスター１０４による損失はあまり問題とならない。トランジスター１０４は，コンデンサー１０６を放電させるときにオンとなるものであり，オン時のコレクター−エミッター間電圧はごく小さい。つまりトランジスター１０４は，オン状態に飽和状態となるものでよいのである。このためトランジスター１０４による損失は状況を問わず小さいので，あまり問題とならないのである。
【０００９】
本発明は，前記した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは，クロック信号のデューティ比によって損失が大きい状況が生じることを防止した交流電源装置，およびそれを有する画像形成装置を提供することにある。
【課題を解決するための手段】
【００１０】
この課題の解決を目的としてなされた本発明は，アナログ信号を出力するアナログ信号出力部と，デューティ比が可変であるクロック信号を出力するクロック信号出力部と，アナログ信号出力部からアナログ信号を受ける出力素子部と，クロック信号出力部からのクロック信号に応じて，アナログ信号出力部から出力素子部へのアナログ信号の供給を許容する許容状態と阻止する阻止状態とを切り替える反復スイッチング素子とを有し，出力素子部は，アナログ信号出力部から出力されるアナログ信号のレベルに相当する振幅と前記クロック信号出力部から出力されるクロック信号のデューティ比とを有する振動電圧を出力するように構成されている交流電源装置を適用対象とする。
【００１１】
本発明の交流電源装置はさらに，クロック信号出力部と反復スイッチング素子との間に設けられ，クロック信号出力部から出力されるクロック信号のデューティ比により，クロック信号出力部から出力されるクロック信号をそのまま出力する非反転状態と，クロック信号出力部から出力されるクロック信号を反転して出力する反転状態とが切り替わる反転−非反転切り替え部と，少なくとも一方のコイルにセンタータップを有するとともに，出力素子部が出力する振動電圧を電圧変換する出力トランスと，出力トランスにおけるセンタータップがあるコイルの第１エンドに接続された第１スイッチング素子と，同コイルの第２エンドに接続された第２スイッチング素子とを有している。
【００１２】
そして，反転−非反転切り替え部は，クロック信号出力部から出力されるクロック信号における，反復スイッチング素子を許容状態にするレベルが占めるデューティ比である許容デューティ比が，あらかじめ定めた基準値より低い場合には非反転状態となり，クロック信号出力部から出力されるクロック信号の許容デューティ比が基準値より高い場合には反転状態となるものであり，第１スイッチング素子は，反転−非反転切り替え部が非反転状態にあるときにオンされ，反転状態にある時にオフされるものであり，第２スイッチング素子は，前記反転−非反転切り替え部が非反転状態にあるときにオフされ，反転状態にある時にオンされるものである。
【００１３】
この交流電源装置では，反転−非反転切り替え部の作用により，クロック信号の許容デューティ比が低い場合にはクロック信号そのもので，許容デューティ比が高い場合にはクロック信号の反転信号で，反復スイッチング素子が操作される。このため反復スイッチング素子の動作において，許容状態が占める時間比率が課題になることはない。これにより出力素子部の損失が大きい状況での動作が防止され，常に，損失が少ない状況で動作することになる。一方，反転−非反転切り替え部が非反転状態となっているときと，反転状態となっているときとでは，第１スイッチング素子および第２スイッチング素子のオンオフ状態が逆になっている。これにより，出力トランスを経た最終出力電圧は，元のクロック信号に従ったデューティ比の振動電圧となる。
【００１４】
本発明の交流電源装置はさらに，クロック信号出力部から出力されるクロック信号の許容デューティ比が，基準値より高いか低いかにより，２つのレベル間でレベルが切り替わるセレクト信号を出力するセレクト信号出力部を有し，反転−非反転切り替え部，第１スイッチング素子，および第２スイッチング素子は，セレクト信号もしくはその反転信号により操作されるものであることが好ましい。セレクト信号の作用により第１スイッチング素子，および第２スイッチング素子を，反転−非反転切り替え部の状況に合わせて操作することができる。
【００１５】
本発明の交流電源装置における出力素子部は，直流電圧の入力を受ける入力点と接地されている接地点との間に直列に設けられ，互いに逆極性型のものであるとともにいずれもアナログ信号を制御極に受ける入力点側の第１トランジスターおよび接地点側の第２トランジスターを有し，反復スイッチング素子が許容状態にあるときには，第１トランジスターがオンとなり第２トランジスターがオフとなり，反復スイッチング素子が阻止状態にあるときには，第１トランジスターがオフとなり第２トランジスターがオンとなるように構成されていることが好ましい。出力素子部のこのような構成により，反復スイッチング素子の動作状況に対応した振動電圧を出力トランスへ向けて出力することができる。
【００１６】
本発明の交流電源装置におけるアナログ信号出力部は，反復スイッチング素子が許容状態にあるときに第１トランジスターを不飽和状態とするレベルのアナログ信号を出力するものであることが望ましい。不飽和状態でオンしているトランジスターは損失が大きい。そこで本発明の交流電源装置では，第１トランジスターが不飽和状態となる時間割合が過大とならないように，反転−非反転切り替え部による処理を行っているのである。
【００１７】
本発明の画像形成装置は，像担持体と，像担持体の表面を帯電させる帯電器と，像担持体の帯電後の表面に潜像を書き込む露光器と，露光器で書き込まれた潜像をトナーで現像する現像器とを有し，さらに，帯電器および現像器の少なくとも一方に振動電圧を供給する本発明の交流電源装置を有するものである。本発明の画像形成装置では，本発明の交流電源装置が，損失の大きい状況に陥ることなく，帯電器や現像器に適切に電力を供給して画像形成を行わせることができる。
【発明の効果】
【００１８】
本発明によれば，クロック信号のデューティ比によって損失が大きい状況が生じることを防止した交流電源装置，およびそれを有する画像形成装置が提供されている。
【図面の簡単な説明】
【００１９】
【図１】実施の形態に係る画像形成装置の構成を示す断面図である。
【図２】実施の形態に係る交流電源装置の回路図である。
【図３】図２の交流電源装置の一部の，セレクト信号がハイレベルであるときの状態を示す回路図である。
【図４】図２の交流電源装置の一部の，セレクト信号がローレベルであるときの状態を示す回路図である。
【図５】図２の交流電源装置の一部の，反復スイッチング素子がオフであるときの状態を示す回路図である。
【図６】図２の交流電源装置の一部の，反復スイッチング素子がオンであるときの状態を示す回路図である。
【図７】図２の交流電源装置の一部の，セレクト信号がハイレベルであるときの状態を示す回路図である。
【図８】図２の交流電源装置の一部の，セレクト信号がローレベルであるときの状態を示す回路図である。
【図９】トランジスターにおける損失とデューティ比の関係を示すグラフ（比較例）である。
【図１０】実施の形態に係る交流電源装置における各部の動作状況を示すタイミングチャートである。
【図１１】トランジスターにおける損失とデューティ比の関係を示すグラフ（実施の形態）である。
【図１２】実施の形態に係る画像形成装置におけるセレクト信号の切り替え制御のフローチャートである。
【図１３】実施の形態の第１の変形例に係る交流電源装置の部分回路図である。
【図１４】実施の形態の第２の変形例に係る交流電源装置の部分回路図である。
【図１５】実施の形態の第３の変形例に係る交流電源装置の部分回路図である。
【図１６】従来の交流電源装置の回路図である。
【発明を実施するための形態】
【００２０】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。本形態は，図１に示す画像形成装置１の電源系に本発明を適用したものである。最初に画像形成装置１について簡単に説明する。
【００２１】
図１の画像形成装置１は，給紙部２と，画像形成部３と，読み取り部４とを有している。給紙部２は，画像形成部３での画像形成のために，画像を担持する最終媒体である印刷用紙を供給する部分である。給紙部２にはこのため，給紙カセット２０と手差しトレイ２１とが設けられている。読み取り部４は，原稿の画像を読み取って画像データとして画像形成部３へ供給する部分である。画像形成装置１は，読み取り部４で読み取った原稿の画像の複写の他，外部機器あるいは外部回線から受信した印刷ジョブに基づく画像形成が行えるようになっているものでもよい。その場合さらに，読み取り部４を有しないものであってもよい。
【００２２】
画像形成部３には，４つの画像形成部３０Ｙ，３０Ｍ，３０Ｃ，３０Ｋと，中間転写ベルト３１と，露光装置３２とが設けられている。画像形成部３０Ｙ，３０Ｍ，３０Ｃ，３０Ｋは，形成する画像の色彩は異なるものの，いずれも同じ機械的構成を有するものである。このためそれらの構造の概略を，画像形成部３０Ｙにより代表して説明する。画像形成部３０Ｙは，感光体３３と帯電器２２と現像器４５とを有している。感光体３３は，その表面に該当色のトナー画像が形成されるとともに，そのトナー画像を中間転写ベルト３１へ転写するものである。帯電器２２は，感光体３３の表面を帯電させるものである。現像器４５は，感光体３３の表面の静電潜像に該当色のトナーを付与して現像するものである。画像形成部３０は，これらの他にも，公知であるため詳細な図示は省略するが，転写後のクリーニング装置などを内蔵している。
【００２３】
中間転写ベルト３１は，ローラー３４，３５に架け渡された無端状のベルトであり，図１中で反時計回りに巡回移動するようになっている。中間転写ベルト３１は，各感光体３３から順次トナー画像の転写を受けその重ね合わせ画像を印刷用紙へ再転写するものである。このため中間転写ベルト３１には，２次転写ローラー３６が設けられている。露光装置３２は，各感光体３３への静電潜像の描画を行う装置である。このため露光装置３２は，前述の４つの画像形成部３０の各感光体３３に対してそれぞれ，画像データに対応するレーザー光ＬＹ，ＬＭ，ＬＣ，ＬＫを照射するようになっている。各感光体においてレーザー光の照射を受ける位置は，帯電後現像前の位置である。
【００２４】
画像形成部３には上記の他，定着器３７と，制御部３９とが設けられている。定着器３７は，２次転写ローラー３６で印刷用紙上に転写されたトナー画像を，印刷用紙上に定着させる装置である。定着器３７を通過した印刷用紙は，画像形成部３の上面の排紙トレイ４０に排出されるようになっている。制御部３９は，画像形成装置１の各部の制御やデータ処理を行うものである。制御部３９には，帯電器２２や現像器４５へ電力を供給するための，後述する電源装置が内蔵されている。
【００２５】
図１の画像形成装置１の基本的な動作は，読み取り部４で原稿から取得した画像データ，あるいは外部から受信した画像データに基づいて，画像形成部で画像を形成してその画像を印刷用紙に転写することである。これにより画像の形成がなされる。このため感光体３３の表面に対し，帯電器２２による帯電，露光装置３２による潜像の描画，そして現像器４５による潜像の現像が行われる。これにより得られた各色のトナー像が中間転写ベルト３１上に転写により重ね合わせられる。重ねトナー像は，給紙部２から供給された印刷用紙上に２次転写ローラ３６により再転写され，定着器３７を経て排紙トレイ４０上に排出される。
【００２６】
ここから，制御部３９による，帯電器２２や現像器４５への電力供給機能についての説明に入る。制御部３９には，図２に示す交流電源装置９０が内蔵されている。図２の交流電源装置９０に含まれる主な要素としては，ＣＰＵ５０，アナログ変換回路５１，トランジスター列５２，トランジスター５５，コンデンサー５６，トランス５７，直流電源５８，トランジスター５９，トランジスター６０，排他オアゲート６１，反転ゲート６２が挙げられる。
【００２７】
ＣＰＵ５０は，ＰＷＭ信号Ｐ，ＣＬＫ（クロック）信号Ｃ，ＳＥＬ（セレクト）信号Ｓの３つの信号を出力するものである。これら３つの信号はいずれも，ハイローの２レベルの信号である。特にＰＷＭ信号Ｐ，ＣＬＫ信号Ｃの２つは，周期的にレベルが切り替わる信号である。ＰＷＭ信号Ｐは，そのデューティ比により，交流電源装置９０が出力する交流出力ＶFの振幅を決定するものである。ＣＬＫ信号Ｃは，その周期およびデューティ比により，交流出力ＶFの周期およびデューティ比を決定するものである。ＳＥＬ信号Ｓは後述するように，ＣＬＫ信号Ｃのデューティ比に応じてレベルが切り替わる信号であり，ＣＬＫ信号Ｃをそのまま使用する状態と反転して使用する状態とを切り替えるために用いられる信号である。
【００２８】
アナログ変換回路５１は，ＣＰＵ５０から出力されたＰＷＭ信号Ｐをアナログ信号Ａに変換する回路である。このためアナログ変換回路５１は，トランジスター６３，オペアンプ６４，コンデンサー６５等を有している。このアナログ変換回路５１自体は公知のものであるため詳細な説明は省略するが，ＰＷＭ信号Ｐのデューティ比に比例するレベルのアナログ信号Ａがオペアンプ６４の出力端子から出力されるように構成されている。このアナログ変換回路５１は，ＣＰＵ５０に内蔵されているものであってもよい。つまり，ＣＰＵ５０から直接にアナログ信号Ａが出力されるように構成されていてもよい。
【００２９】
トランジスター列５２は，アナログ信号Ａに基づいて振動電圧ＶEを出力するものである。このためトランジスター列５２は，トランジスター５３とトランジスター５４とを直列に接続して，２４Ｖ電源ＶGとグランドとの間に配置した構成とされている。２４Ｖ電源ＶG側のトランジスター５３はＮＰＮ型であり，グランド側のトランジスター５４はＰＮＰ型である。トランジスター列５２では，トランジスター５３とトランジスター５４とのエミッター同士が接続されている。そして，トランジスター５３のコレクターが２４Ｖ電源ＶGに，トランジスター５４のコレクターがグランドに，それぞれ接続されている。さらにアナログ信号Ａが，抵抗６６，６７を介して，トランジスター５３，５４の両方のベースに印加されるようになっている。抵抗６６，６７は，アナログ変換回路５１とトランジスター列５２との間に直列に配置されている。
【００３０】
トランジスター５５は，抵抗６６，６７の間のポイント６８とグランドとの間に配置されている。トランジスター５５はＮＰＮ型のものである。トランジスター５５では，そのコレクターがポイント６８に，エミッターがグランドに，それぞれ接続されている。そしてトランジスター５５は，排他オアゲート６１を介してＣＬＫ信号Ｃにより操作され，オン状態とオフ状態とが切り替えられるようになっている。このためトランジスター５５は，排他オアゲート６１の出力信号をベースに受けるようになっている。より詳細には，排他オアゲート６１の出力端子とグランドとの間に抵抗６９，７０が直列に配置されており，トランジスター５５のベースは，抵抗６９，７０の間のポイント７１に接続されている。
【００３１】
排他オアゲート６１は，ＣＬＫ信号Ｃと，ＳＥＬ信号Ｓの反転信号である反ＳＥＬ信号Ｓ-1との排他的オア演算の結果を出力するものである。このため，排他オアゲート６１の第１入力端子にはＣＬＫ信号Ｃが入力されるようになっている。第２入力端子には，ＳＥＬ信号Ｓを反転ゲート６２で反転した反ＳＥＬ信号Ｓ-1が入力されるようになっている。つまり反転ゲート６２は，ＣＰＵ５０におけるＳＥＬ信号Ｓの出力端子と，排他オアゲート６１の入力端子の一方との間，具体的には図２中のポイント８４，８５の間に配置されている。
【００３２】
ここでＳＥＬ信号Ｓは，ＰＷＭ信号ＰやＣＬＫ信号Ｃと異なり，周期的にレベルが切り替わる信号ではない。ＳＥＬ信号Ｓのレベルは，ＣＬＫ信号Ｃのデューティ比によって決まる。ＣＬＫ信号Ｃにおけるローレベルが占める時間割合であるローデューティ比が低い（ハイデューティが高い）ときには，ＳＥＬ信号Ｓのレベルはハイである。よって反ＳＥＬ信号Ｓ-1のレベルはローである。つまりこの状態での排他オアゲート６１の出力信号は，図３に示すように，ＣＬＫ信号Ｃそのままとなる。
【００３３】
一方，ＣＬＫ信号Ｃにおけるローデューティ比が高い（ハイデューティが低い）ときには，ＳＥＬ信号Ｓのレベルはローである。よって反ＳＥＬ信号Ｓ-1のレベルはハイである。つまりこの状態での排他オアゲート６１の出力信号は，図４に示すように，ＣＬＫ信号Ｃの反転信号である反ＣＬＫ信号Ｃ-1となる。つまり排他オアゲート６１は，反転−非反転切り替え部である。このように，ＣＰＵ５０から出力されたＣＬＫ信号Ｃのデューティ比に関わらず，排他オアゲート６１からは，ローデューティ比が低い信号が出力されるのである。
【００３４】
排他オアゲート６１の出力信号がローであるときには，トランジスター５５はオフ状態である。このため図５に示すようにアナログ信号Ａが，トランジスター５５を通じてグランドに落ちることなく，両トランジスター５３，５４のベースに入力される。このため，元電源側のＮＰＮ型トランジスター５３はオンとなり，グランド側のＰＮＰ型トランジスター５４はオフとなる。
【００３５】
排他オアゲート６１の出力信号がハイであるときには，トランジスター５５がオン状態である。このため図６に示すようにアナログ信号Ａが，トランジスター５５を通じてグランドに落ちてしまい，両トランジスター５３，５４のベースに入力されない。このため先ほどとは逆に，トランジスター５３がオフとなり，トランジスター５４がオンとなる。
【００３６】
図２に戻って，本形態の交流電源装置９０におけるトランス５７は，１次側コイルにセンタータップ７２を有するものである。トランス５７による電圧変換は，一般的には昇圧であるが，降圧でもかまわないし，入出力で電圧が同じであってもかまわない。そして，トランジスター列５２の出力ポイント７３とトランス５７のセンタータップ７２との間に，コンデンサー５６が配置されている。
【００３７】
そして，トランス５７の１次側コイルの第１エンド７４に，トランジスター５９のコレクターが接続されている。トランス５７の１次側コイルの第２エンド７５に，トランジスター６０のコレクターが接続されている。トランジスター５９，６０のエミッターはいずれもグランドに接続されている。また，トランジスター５９，６０はいずれもＮＰＮ型のものである。
【００３８】
トランジスター５９はＳＥＬ信号Ｓにより，トランジスター６０は反ＳＥＬ信号Ｓ-1により，それぞれ操作されるようになっている。すなわち，ＣＰＵ５０におけるＳＥＬ信号Ｓの出力端子の先のポイント８４とグランドとの間に抵抗７６，７７が直列に配置されており，トランジスター５９のベースは，抵抗７６，７７の間のポイント７８に接続されている。同様に，反転ゲート６２の出力端子の先のポイント８５とグランドとの間に抵抗７９，８０が直列に配置されており，トランジスター６０のベースは，抵抗７９，８０の間のポイント８１に接続されている。
【００３９】
これにより，ＳＥＬ信号Ｓのレベルに応じて，トランス５７の１次側コイルの第１エンド７４側の部分と第２エンド７５側の部分とのいずれか一方のみが有効化されるようになっている。すなわち，ＳＥＬ信号Ｓがハイレベルであるときには，図７に示すようにトランジスター５９がオンである。その一方で反ＳＥＬ信号Ｓ-1はローであるため，トランジスター６０はオフである。このためこの状態では，トランス５７の１次側コイルのうち，センタータップ７２と第１エンド７４との間の部分が有効であり，第２エンド７５側の部分は無効である。よって，コンデンサー５６とグランドとの間の電流ＩFは，第１エンド７４およびトランジスター５９を経由して流れる。
【００４０】
逆に，ＳＥＬ信号Ｓがローレベルであるときには，図８に示すようにトランジスター５９がオフである。その一方で反ＳＥＬ信号Ｓ-1はハイであるため，トランジスター６０はオンである。このためこの状態では，トランス５７の１次側コイルのうち，と第２エンド７５との間の部分が有効であり，第１エンド７４側の部分は無効である。よって，コンデンサー５６とグランドとの間の電流ＩFは，第２エンド７５およびトランジスター６０を経由して流れる。
【００４１】
再び図２に戻ってトランス５７では，２次側コイルの第１エンド８２が，負荷への出力端子となっている。また，２次側コイルの第２エンド８３が，直流電源５８を介してグランドに接続されている。これにより，２次側コイルの第１エンド８２から負荷に対して，トランス５７で変圧された交流と直流電源５８の直流とを重畳した振動電圧が供給されるようになっている。負荷とは前述のように，図１の画像形成装置１における帯電器２２や現像器４５である。画像形成装置１の制御部３９には，図２の交流電源装置９０が，電力供給先ごとに設けられている。
【００４２】
続いて，上記のように構成された図２の交流電源装置９０の動作を説明する。ここから［００５８］までの間，ＳＥＬ信号Ｓがハイレベルに固定されているものと仮定して説明する。ＳＥＬ信号Ｓがハイレベルであるということは，図３に示したように排他オアゲート６１に，ＣＬＫ信号Ｃと，ローレベルである反ＳＥＬ信号Ｓ-1とが入力されるということである。このため，排他オアゲート６１の出力信号はＣＬＫ信号Ｃそのものである。
【００４３】
したがって，トランジスター５５は，ＣＬＫ信号Ｃそのものによって操作されオンオフを反復することになる。これにより，図５に示した，アナログ変換回路５１の出力信号Ａがトランジスター５３，５４のベースに入力される状態と，図６に示した，出力信号Ａがトランジスター５３，５４のベースに入力されない状態とが反復切り替えされることになる。その反復切り替えは，ＣＬＫ信号Ｃの周波数およびデューティ比に従ったものである。つまりトランジスター５５は，反復スイッチング素子である。
【００４４】
図５の状態のときには，トランジスター５３がオンであり，トランジスター５４がオフである。このため，トランジスター５３のエミッター電圧ＶE（トランジスター５４のエミッター電圧でもある）が，グランド電位より高い電位となる。ただしこのときのエミッター電圧ＶEは，２４Ｖ電源ＶGと同じ電圧にまでなる訳ではなく，トランジスター５３のベース電圧ＶBに対してそのベース−エミッター間で電圧降下した電圧である。ベース電圧ＶBはアナログ信号Ａのレベルに依存する。よってエミッター電圧ＶEは，アナログ信号Ａのレベルの高低に左右される。アナログ信号Ａのレベルが高いほど，エミッター電圧ＶEも高い。この状態にて図２中のコンデンサー５６は，２４Ｖ電源ＶGからの出力により充電される。
【００４５】
一方，図６の状態のときには，トランジスター５３がオフであり，トランジスター５４がオンである。このため，コンデンサー５６に充電されていた電荷が，トランジスター５４のエミッターからベースへ流れて，さらに抵抗６７，トランジスター５５を介してグランドへ流れる。つまりコンデンサー５６は放電する。これによりエミッター電圧ＶEはグランド電位となる。つまり，トランジスター５３が第１トランジスターであり，トランジスター５４が第２トランジスターである。なお，図６ではポイント６８からトランジスター５４のベースに至る部分の配線を破線で示しているが，これは，アナログ信号Ａのレベルがトランジスター５４に届かないということを示すためである。配線自体は存在しているので，コンデンサー５６からの放電電流がこの経路を通ることはもちろん可能である。
【００４６】
つまり，ＳＥＬ信号Ｓがハイレベルである場合には，ＣＬＫ信号Ｃのレベルと，トランジスター列５２によるコンデンサー５６の充放電およびエミッター電圧ＶEとの関係は，次のようになる。
・ＣＬＫ信号Ｃがローのとき，充電（図５），エミッター電圧ＶEはハイ
・ＣＬＫ信号Ｃがハイのとき，放電（図６），エミッター電圧ＶEはロー
【００４７】
また，トランス５７の１次側コイルを経由してコンデンサー５６とグランドとの間に流れる電流の向きは，ＣＬＫ信号Ｃのレベルにより，次のようになる。
・ＣＬＫ信号Ｃがローのとき，コンデンサー５６  →  グランド
・ＣＬＫ信号Ｃがハイのとき，グランド  →  コンデンサー５６
【００４８】
この，図５の状態と図６の状態との反復により，エミッター電圧ＶEは振動電圧となる。また，コンデンサー５６とグランドとの間に交流電流ＩFが流れる。この交流電流ＩFはトランス５７の１次側コイルにおける，センタータップ７２と第１エンド７４との間の部分を流れる。今説明している状態（ＳＥＬ信号Ｓがハイ）では図７に示したように，トランジスター５９がオンでトランジスター６０がオフだからである。つまり，トランジスター５９とトランジスター６０とのうち一方が第１スイッチング素子であり，もう一方が第２スイッチング素子である。
【００４９】
このため，コンデンサー５６とグランドとの間の交流をトランス５７で変圧した交流に，直流電源５８の直流を重畳した振動電圧ＶFが，トランス５７の２次側コイルに生じる。この出力が帯電器２２や現像器４５に供給される。なお本発明の説明において「交流」の語は，波形が正弦波であるものに限らず，向きが反復して切り替えられる電流や電圧をいうものとする。
【００５０】
ここで，上記の動作におけるトランジスター列５２の損失について説明する。トランジスター列５２の損失は，充電時（図５）におけるトランジスター５３の損失と，放電時におけるトランジスター５４の損失との合計である。
【００５１】
充電時のトランジスター５３の損失Ｗ1は，次の（１）式で表される。
Ｗ1 ＝ (ＶBE*ＩBE＋ＶCE*ＩCE)*Ｄ1………（１）
ここで，（１）式中の記号の意味は，以下の通りである。
ＶBE：充電時におけるトランジスター５３のベース−エミッター間電圧
ＩBE：充電時におけるトランジスター５３のベース−エミッター間電流
ＶCE：充電時におけるトランジスター５３のコレクター−エミッター間電圧
ＩCE：充電時におけるトランジスター５３のコレクター−エミッター間電流
Ｄ1：ＣＬＫ信号Ｃの１周期中に充電時（ハイ）が占めるデューティ比
【００５２】
充電時というのは図５に示した状態であるから，上記の電圧ＶBE，ＶCEについて，さらに次のことがいえる。
ＶBE：オン状態となっているトランジスター５３における，ベース−エミッター間の寄生ダイオードに印加されている電圧のことである。これは約０．７Ｖである。
ＶCE：２４Ｖ（電源ＶGの電圧）からエミッター出力電圧ＶEを引いた電圧である。
【００５３】
一方，放電時のトランジスター５４の損失Ｗ2は，次の（２）式で表される。
Ｗ2 ＝ (ＶEB*ＩEB＋ＶEC*ＩEC)*Ｄ2………（２）
ここで，（２）式中の記号の意味は，以下の通りである。
ＶEB：放電時におけるトランジスター５４のエミッター−ベース間電圧
ＩEB：放電時におけるトランジスター５４のエミッター−ベース間電流
ＶEC：放電時におけるトランジスター５４のエミッター−コレクター間電圧
ＩEC：放電時におけるトランジスター５４のエミッター−コレクター間電流
Ｄ2：ＣＬＫ信号Ｃの１周期中に放電時（ロー）が占めるデューティ比（＝１−Ｄ1）
【００５４】
放電時というのは図６に示した状態であるから，上記の電圧ＶEB，ＶECについて，さらに次のことがいえる。
ＶEB：オン状態となっているトランジスター５４における，エミッター−ベース間の寄生ダイオードに印加されている電圧のことである。これは，値としては充電時のところで述べた電圧ＶBEと同じで，約０．７Ｖである。
ＶEC：トランジスター５４のエミッター−コレクター間の内部抵抗に印加される電圧であり，充電時のエミッター出力電圧ＶEに関わらず約０．２Ｖである。
【００５５】
ここで，損失Ｗ1と損失Ｗ2とを比較すると，目立つ違いが１つある。電圧ＶCEと電圧ＶECとの違いである。充電時の電圧ＶCEがアナログ信号Ａのレベルに左右されるのに対し，放電時のＶECはアナログ信号Ａのレベルに関わらず小さい値なのである。この違いの原因は，充電時のトランジスター５３が不飽和状態であるのに対し，放電時のトランジスター５４は飽和状態であることにある。このため，充電時の損失は電圧ＶCEに依存して大きいのに対し，放電時の損失は常に微小なのである。特に，アナログ信号Ａのレベルが低いとき，すなわちトランス５７から出力する交流出力ＶFの振幅が小さい状況でこのことが顕著である。電圧ＶCEが大きいからである。
【００５６】
このため，トランジスター列５２の全損失，つまり損失Ｗ1と損失Ｗ2との合計を考えると，図９のグラフのようになる。すなわち図９のグラフでは，横軸がＣＬＫ信号Ｃのデューティ比を示し，縦軸が損失を示している。横軸については，上記の放電デューティ比Ｄ2が右から左向きに大きくなり，充電デューティ比Ｄ1が左から右向きに大きくなるように示している。そして，損失Ｗ1を破線で，損失Ｗ2を一点鎖線で，全損失ＷTOTAL（＝Ｗ1＋Ｗ2）を実線で示している。
【００５７】
図９より，次のことが分かる。
・全損失ＷTOTALに対しては，全体的には損失Ｗ2よりも損失Ｗ1が支配的である。損失Ｗ2が損失Ｗ1を上回っているのは，グラフの横軸における左端付近のわずかな領域だけである。
・損失Ｗ2は，全体的に小さく，右下がりの傾斜であるがその傾斜は緩い。
・損失Ｗ1は，グラフの左端付近を除いて損失Ｗ2より大きい。その傾斜は右上がりであり，損失Ｗ2の傾斜よりも急峻な傾斜である。
【００５８】
このため，図９のグラフにおける右半分の領域では，全損失ＷTOTALが大きいのである。この領域は，放電デューティ比Ｄ2が低い領域，言い替えると充電デューティ比Ｄ1が高い領域である。これらはすべて，前述した，トランジスター５３が不飽和状態で使用され，トランジスター５４は飽和状態で使用されることに起因する。背景技術欄で図１６に示した回路は，まさにこうした状況にある。
【００５９】
先にＳＥＬ信号Ｓがハイレベルに固定されているものと仮定すると述べたが，実際にはそうではない。ＳＥＬ信号Ｓが実際にハイレベルであるのは，図９のグラフにおける左半分の，全損失ＷTOTALが大きくない領域だけである。この領域では，ＣＬＫ信号Ｃのローデューティ比が高い。
【００６０】
一方，図９のグラフにおける右半分の，ＣＬＫ信号Ｃのローデューティ比が低い領域では，ＳＥＬ信号Ｓがローレベルとなる。このため図４に示したように排他オアゲート６１には，ＣＬＫ信号Ｃと，ハイレベルである反ＳＥＬ信号Ｓ-1とが入力される。このため，排他オアゲート６１の出力信号はＣＬＫ信号Ｃそのものではなく，その反転信号である反ＣＬＫ信号Ｃ-1である。
【００６１】
したがって，トランジスター５５は，反ＣＬＫ信号Ｃ-1によって操作されることになる。むろんこれも，ＣＬＫ信号Ｃのハイローに基づく，図５の状態と図６の状態との反復切り替えである点では，ＳＥＬ信号Ｓがハイレベルである場合と同じである。ただし，ＣＬＫ信号Ｃのレベルと，トランジスター列５２によるコンデンサー５６の充放電との関係は，［００４６］に記載したものとは逆に，次のようになる。
・ＣＬＫ信号Ｃがローのとき，放電（図６），エミッター電圧ＶEはロー
・ＣＬＫ信号Ｃがハイのとき，充電（図５），エミッター電圧ＶEはハイ
【００６２】
このため，トランス５７を経由してのコンデンサー５６とグランドとの間に流れる電流の向きも，［００４７］とは逆に，次のようになる。
・ＣＬＫ信号Ｃがローのとき，グランド  →  コンデンサー５６
・ＣＬＫ信号Ｃがハイのとき，コンデンサー５６  →  グランド
【００６３】
このことはすなわち，エミッター電圧ＶEのデューティ比が，ＳＥＬ信号Ｓがハイレベルである場合に対して逆デューティになっているということである。しかしながら，トランス５７の２次側コイルに発生する交流出力ＶFのデューティ比は，ＳＥＬ信号Ｓがハイレベルである場合と同じく正デューティとなる。その理由は，トランジスター５９，６０の状態の違いにある。すなわち図７，図８で説明したように，ＳＥＬ信号Ｓがハイレベルであるときとローレベルであるときとでは，トランス５７の１次側コイルにおける有効部分が互いに反対となる。このことにより結局，デューティの正逆が調整され，正しいデューティ比の交流出力ＶFが負荷へ供給される。なお念のためにいえば，トランス５７の１次側コイルは，センタータップ７２を有するとはいえ全体で１つのコイルである。センタータップ７２を境に巻きの向きが逆転しているものではない。
【００６４】
上記による各部の動作状況を図１０にまとめて示す。図１０では，左半分がＣＬＫ信号Ｃのローデューティ比の低い場合の状況を示し，右半分がＣＬＫ信号Ｃのローデューティ比が高い場合の状況を示している。図１０の左半分ではＳＥＬ信号Ｓがハイレベルで反ＳＥＬ信号Ｓ-1がローレベルであるのに対し，右半分ではＳＥＬ信号Ｓがローレベルで反ＳＥＬ信号Ｓ-1がハイレベルである。
【００６５】
このようにＳＥＬ信号Ｓ（および反ＳＥＬ信号Ｓ-1）のレベルが図１０の左右で逆になっている。このため，ＣＬＫ信号Ｃのローデューティ比の高低は図１０の左右で異なっているものの，排他オアゲート６１の出力信号（トランジスター５５のベース電圧）のオンデューティ比は左右ともに高い。つまり，図１０の左半分ではＣＬＫ信号Ｃと排他オアゲート６１の出力信号とが同じ波形であるのに対し，右半分の排他オアゲート６１の出力信号の波形は，ＣＬＫ信号Ｃの波形を逆転した波形，つまり反ＣＬＫ信号Ｃ-1の波形なのである。
【００６６】
このため，トランジスター５５のコレクター電圧（トランジスター５３，５４のベース電圧）は，図１０の左右いずれでもローデューティ比が高いのである。つまり，トランジスター５３，５４によるコンデンサー５６の充放電を考えると，図１０の左右いずれでも放電の占める時間が優勢なのである。すなわち，損失の多い不飽和状態の占める時間は少なく抑えられている。しかしそれでも，最終的な高圧交流電圧ＶFの波形は，図１０の左右いずれでも，ＣＬＫ信号Ｃの波形に忠実である。すなわち図１０中の最終的な高圧交流電圧ＶFの波形におけるハイデューティ比は，図１０の左右いずれでも，ＣＬＫ信号Ｃの波形におけるローデューティ比と一致している。これは，トランジスター５９がＳＥＬ信号Ｓにより操作され，一方でトランジスター６０はその逆向きの動作をすることにより実現されている。こうして，負荷に対してＣＰＵ５０の指示通りの適切な電力供給がなされる。
【００６７】
かかる本形態におけるデューティ比と損失の実際の関係を図１１に示す。図１１のグラフの縦軸および横軸は，図９のグラフにおける縦軸および横軸と同じである。破線，一点鎖線，実線の意味も図９のグラフにおけるものと同じである。図１１のグラフの左半分は，図９のグラフの左半分と同じである。これに対して図１１のグラフの右半分は，図９のグラフの右半分と同じではなく，左半分を左右反転したものとなっている。これより，損失の多い領域，すなわち図９のグラフの右半分が，本形態に係る図１１のグラフでは使用されていないことが分かる。
【００６８】
なお画像形成装置１における実際の画像形成では，ＣＬＫ信号Ｃのデューティ比は画像形成の条件（画像の精細度，文字画像か写真画像か，用紙搬送速度，用紙の種類等）によって決まる。よって，１ページの画像形成中に当該デューティ比が変更されることはほとんどない。つまり，１ページの画像形成の途中でＳＥＬ信号Ｓのレベルが切り替えられることはまずない。
【００６９】
本形態の画像形成装置１における画像形成でのＳＥＬ信号Ｓのレベルの決定は，図１２のフローチャートに示すようにしてなされる。すなわち，画像形成に先立ち，これから形成する画像の画像形成条件におけるＣＬＫ信号Ｃのデューティ比がチェックされる（Ｓ１）。そして，ＣＬＫ信号Ｃのローデューティ比が０．５（５０％）を超えていなければ（Ｓ１：Ｎｏ），ＳＥＬ信号Ｓをハイレベルにセットする（Ｓ２）。つまり図１０，図１１における左半分のセッティングである。ＣＬＫ信号Ｃのローデューティ比が０．５を超えていれば（Ｓ１：Ｙｅｓ），ＳＥＬ信号Ｓをローレベルにセットする（Ｓ３）。つまり，図１０，図１１における右半分のセッティングである。そして引き続く画像形成での交流電源装置９０による電力供給は，Ｓ２もしくはＳ３でセットされたＳＥＬ信号Ｓにより行われる。
【００７０】
以下，図２に示した交流電源装置９０の主な変形例を説明する。まず，アナログ変換回路５１の具体的構成は，図２に示したものに限らず，ＣＰＵ５０からの何らかの指令によるレベルコントロールが可能なものであれば何でもよい。また，ＣＰＵ５０からＰＷＭ信号Ｐを出力してアナログ変換回路５１でこれをアナログ信号Ａに変換する替わりに，ＣＰＵ５０から直接アナログ信号Ａを出力するものでもよい。言い替えるとＣＰＵ５０がアナログ変換回路５１もしくはそれと同様の機能を有する回路を内蔵していてもよい。
【００７１】
また，図２に示した交流電源装置９０では，トランス５７周りの配線として，センタータップ７２のあるコイルを１次側コイルとし，センタータップ７２をコンデンサー５６に繋いだ構成例を用いている。しかしこのことは必須ではない。センタータップ７２のあるコイルを１次側コイルとしつつ，センタータップ７２をグランドに繋ぐ構成も可能である。その構成例を図１３に示す。図１３の構成例では，１次側コイルの第１エンド７４がトランジスター５９を介して，第２エンド７５がトランジスター６０を介して，いずれもコンデンサー５６に接続されている。そして，トランジスター５９，６０の操作が，ＳＥＬ信号Ｓ，反ＳＥＬ信号Ｓ-1により行われるようになっている。このような構成例でも，図２の交流電源装置９０と同様に動作する。
【００７２】
センタータップ７２のあるコイルを２次側コイルとすることもできる。その場合の構成例を図１４，図１５に示す。図１４は，センタータップ７２を交流出力ＶFの出力端子へと繋ぎ，第１エンド７４，第２エンド７５を，トランジスター５９，６０を介してグランドへ接続した構成例である。図１５は，センタータップ７２をグランドへと繋ぎ，第１エンド７４，第２エンド７５を，トランジスター５９，６０を介して出力端子ＶFへ接続した構成例である。
【００７３】
図２，図１３，図１４，図１５の各構成例において直流電源５８の位置は，図示の位置に限られない。図２の例で言えば，図中ではトランス５７の２次側コイルの第２エンド８３とグランドとの間に配置されているが，第１エンド８２と出力端子ＶFとの間に配置してもよい。他の構成例でも同様に直流電源５８の位置を変更できる。なお直流電源５８の向きや電圧値は，負荷側の要求仕様により定まる。負荷側の要求仕様によっては，直流電源５８を有しない構成となることもある。
【００７４】
また，トランジスター列５２の出力ポイント７３とトランス５７との間に配置されているコンデンサー５６について，図中では電解コンデンサーの回路記号で示している。しかしこれに限らず，極性の指定のない通常のコンデンサーを用いることもできる。また，コンデンサーを用いず出力ポイント７３とトランス５７の該当端子とを直結する構成もありうる。
【００７５】
また，ＣＰＵ５０から出力するＳＥＬ信号Ｓについても変形が可能である。図２等に示した例では，ＣＰＵ５０からＳＥＬ信号Ｓを出力している。そしてこれを反転ゲート６２で反転した反ＳＥＬ信号Ｓ-1で排他オアゲート６１およびトランジスター６０を操作するとともに，反転していないＳＥＬ信号Ｓそのものでトランジスター５９を操作するようになっている。
【００７６】
しかしこれに限らず，ＣＰＵ５０から直接に反ＳＥＬ信号Ｓ-1を出力し，この信号で排他オアゲート６１およびトランジスター６０を操作することとしてもよい。この場合反転ゲート６２は，図２中に示されている位置でなく，ポイント８４と抵抗７６との間に配置されることになる。これにより，反ＳＥＬ信号Ｓ-1を反転してＳＥＬ信号Ｓを得て，この信号でトランジスター５９を操作することになる。むろんこの場合には，反ＳＥＬ信号Ｓ-1をＳＥＬ信号と呼び，ＳＥＬ信号Ｓを反ＳＥＬ信号と呼べばよい。
【００７７】
また，トランジスター５９，６０のうちＳＥＬ信号Ｓで操作されるもの（図２の構成例ではトランジスター５９）としてＮＰＮ型のものの替わりにＰＮＰ型のものを用い，その操作信号としてＳＥＬ信号Ｓでなく反ＳＥＬ信号Ｓ-1を用いる構成も可能である。この場合，ＣＰＵ５０から直接に反ＳＥＬ信号Ｓ-1を出力することで，反転ゲート６２を不要にできる。
【００７８】
また，反転−非反転切り替え部を構成するのに，排他オアゲート６１を用いる構成以外に別の構成も可能である。例えばＣＬＫ信号Ｃを反転ゲートで反転して反ＣＬＫ信号Ｃ-1を得るとともに，反転前のＣＬＫ信号Ｃと反転後の反ＣＬＫ信号Ｃ-1とのいずれか一方を選択スイッチで選択してトランジスター５５へ供給する構成が考えられる。選択スイッチとしては，トランジスター５９，６０のようなものを用いればよい。
【００７９】
また，トランジスター５３，５４，５５，５９，６０について，バイポーラー型トランジスターの替わりに電界効果型トランジスターを用いることも可能である。例えば，ＮＰＮ型トランジスターをＮチャネルトランジスターで，ＰＮＰ型トランジスターをＰチャネルトランジスターで置き替えることが考えられる。
【００８０】
さらに，ＣＬＫ信号Ｃのデューティ比における，ＳＥＬ信号Ｓのレベルが切り替えられる基準値を，上記の説明では５０％とした。しかしこれに限らず，あらかじめ定めた任意の値でよい。ただし，５０％からあまり掛け離れた値は好ましくなく，３５〜６５％の範囲内が好ましい。４０〜６０％の範囲内ならよりよい。４５〜５５％の範囲内ならさらによい。
【００８１】
また，上記の説明では，アナログ信号Ａのレベルに関わらず，ＣＬＫ信号Ｃのローデューティ比が０．５を超えていればＳＥＬ信号Ｓをローレベルに切り替えることとした。しかし，このような制御を行うか否かを，アナログ信号Ａのレベルに応じて決定してもよい。なぜなら，図９のグラフで説明した損失の問題は，出力する振動電圧の振幅が小さい場合，すなわちアナログ信号Ａのレベルが低めである場合に顕著なことだからである。つまり，図９中の損失Ｗ1の傾斜は，アナログ信号Ａのレベルが高い場合，言い替えるとトランジスター５３がオンであるときのエミッター出力電圧ＶEが高くて２４Ｖ（電源ＶGの電圧）に近い場合には，さほど急峻でないのである。
【００８２】
このため，アナログ信号Ａのレベルに閾値を設け，閾値未満である場合に限りＳＥＬ信号Ｓの切り替え制御をすることとしてもよい。その場合，アナログ信号Ａのレベルが閾値以上である場合には，ＳＥＬ信号Ｓは，ＣＬＫ信号Ｃのデューティ比に関わらずハイレベルに固定されることとなる。このようにする場合には，図１２のフローチャートで，最初にアナログ信号Ａのレベルをチェックし，閾値以上である場合にはＳ１の判断を行うことなく，Ｓ２でハイレベルにセットすることとなる。
【００８３】
以上詳細に説明したように本実施の形態では，ＣＬＫ信号Ｃのデューティ比に応じて，トランジスター５５の操作をＣＬＫ信号Ｃそのもので行うか反ＣＬＫ信号Ｃ-1で行うかの切り替えを行うようにしている。これにより，トランジスター列５２における損失が大きい状況にならないようにしている。それとともに，出力トランスとしてセンタータップのあるものを用い，センタータップのどちら側の部分を有効化するかをも，上記に合わせて切り替えている。これにより，トランジスター５５を反ＣＬＫ信号Ｃ-1で操作している場合でも，反転していない所望のデューティ比の出力振動電圧が得られるようにしている。このようにして，クロック信号のデューティ比によって損失が大きい状況が生じることを防止した交流電源装置，およびそれを有する画像形成装置が実現されている。
【００８４】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，本形態で説明した交流電源装置９０は，画像形成装置以外の機器への適用も可能である。
【符号の説明】
【００８５】
５０        ＣＰＵ
５１        アナログ変換回路
５２        トランジスター列（出力素子部）
５３，５４  トランジスター（第１，第２トランジスター）
５５        トランジスター（反復スイッチング素子）
５７        トランス
５９，６０  トランジスター（第１，第２スイッチング素子）
６１        排他オアゲート（反転−非反転切り替え部）
７２        センタータップ
７４        第１エンド
７５        第２エンド
【図１】
2013188054.tif 000003
【図２】
2013188054.tif 000004
【図３】
2013188054.tif 000005
【図４】
2013188054.tif 000006
【図５】
2013188054.tif 000007
【図６】
2013188054.tif 000008
【図７】
2013188054.tif 000009
【図８】
2013188054.tif 000010
【図９】
2013188054.tif 000011
【図１０】
2013188054.tif 000012
【図１１】
2013188054.tif 000013
【図１２】
2013188054.tif 000014
【図１３】
2013188054.tif 000015
【図１４】
2013188054.tif 000016
【図１５】
2013188054.tif 000017
【図１６】
2013188054.tif 000018