(57)【要約】【課題】外部からの信号を用いることなく、無負荷時ゼロワットを実現することができるスイッチング電源装置を提供する。【解決手段】トランスＴの２次巻線Ｓに誘起されたパルス電圧に基づいて無負荷状態を検出する無負荷検出回路Ｚ４と、無負荷検出回路Ｚ４によって検出された無負荷状態を２次側から１次側にフィードバックして制御回路Ｚ１によるスイッチング素子Ｑ１のオンオフ動作を停止させる第１フィードバック回路Ｚ３と、無負荷検出回路Ｚ４によって検出された無負荷状態を２次側から１次側にフィードバックして制御回路Ｚ１を起動する起動回路Ｚ２の動作を停止させる第２フィードバック回路Ｚ５とを設け、第２フィードバック回路Ｚ５は、２次側整流平滑回路（平滑コンデンサＣ２、ダイオードＤ１）からの出力電圧Ｖｏｕｔが予め設定された電圧を下回ると、起動回路Ｚ２の動作停止を解除させる。【選択図】図１
2013118780.tif 000002
【特許請求の範囲】
【請求項１】
トランスの１次巻線に入力電力を印加し、制御回路によって前記トランスの１次巻線に接続されたスイッチング素子をオンオフ動作させることで、前記トランスの２次巻線にパルス電圧を誘起させ、当該パルス電圧を２次側整流平滑回路によって整流平滑した出力電圧を負荷に供給するスイッチング電源装置であって、
前記パルス電圧に基づいて無負荷状態を検出する無負荷検出回路と、
該無負荷検出回路によって検出された無負荷状態を２次側から１次側にフィードバックして前記制御回路による前記スイッチング素子のオンオフ動作を停止させる第１フィードバック回路と、
前記無負荷検出回路によって検出された無負荷状態を２次側から１次側にフィードバックして前記制御回路を起動する起動回路の動作を停止させる第２フィードバック回路とを具備し、
前記第２フィードバック回路は、前記２次側整流平滑回路からの出力電圧が予め設定された閾電圧を下回ると、前記起動回路の動作停止を解除させることを特徴とするスイッチング電源装置。
【請求項２】
前記無負荷検出回路は、前記２次側整流平滑回路の平滑容量よりも小さい容量を持ち、前記パルス電圧を整流平滑する無負荷検出用整流平滑回路を具備し、
該無負荷検出用整流平滑回路からの出力電圧に基づいて無負荷状態を検出することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
請求項１又は２記載のスイッチング電源装置と、当該スイッチング電源装置に前記負荷として接続される負荷装置とからなるスイッチング電源システムであって、
前記負荷装置は、無負荷状態において、前記２次側整流平滑回路からの出力電圧を前記閾電圧以上に維持させ、前記第２フィードバック回路による前記起動回路の動作停止を維持させる発振停止維持回路を具備することを特徴とするスイッチング電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング動作によって出力電圧制御を行うスイッチング電源装置に関し、特に軽負荷或いは無負荷状態において所定の出力電圧を必要としないＡＣアダプタ等のスイッチング電源装置に関する。
【背景技術】
【０００２】
ＡＣアダプタ等のスイッチング電源装置において、軽負荷或いは無負荷状態において所定の出力電圧を必要としない場合には、消費電力を５ｍｗ以下にする、所謂無負荷時ゼロワットが求められている。なお、ＩＥＣ６２３０１の条項４．５では５ｍｗ未満の電力使用をゼロに区分している。従来は、外部からの信号を用いることで、１次側の発振を停止させることで、無負荷時ゼロワットを実現していた（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１２５１３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術では、外部からの信号を受け入れる信号ラインが必要となってしまう。例えば、ＡＣアダプタ場合には、本体装置と接続するＤＣケーブルを３芯にする必要があり、且つＤＣプラグも特殊形状を採用することになってしまうため、汎用性が無く、コストが上昇してしまうという問題点があった。
【０００５】
本発明の目的は、上記問題点に鑑みて従来技術の上記問題を解決し、外部からの信号を用いることなく、無負荷時ゼロワットを実現することができるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のスイッチング電源装置は、トランスの１次巻線に入力電力を印加し、制御回路によって前記トランスの１次巻線に接続されたスイッチング素子をオンオフ動作させることで、前記トランスの２次巻線にパルス電圧を誘起させ、当該パルス電圧を２次側整流平滑回路によって整流平滑した出力電圧を負荷に供給するスイッチング電源装置であって、前記パルス電圧に基づいて無負荷状態を検出する無負荷検出回路と、該無負荷検出回路によって検出された無負荷状態を２次側から１次側にフィードバックして前記制御回路による前記スイッチング素子のオンオフ動作を停止させる第１フィードバック回路と、前記無負荷検出回路によって検出された無負荷状態を２次側から１次側にフィードバックして前記制御回路を起動する起動回路の動作を停止させる第２フィードバック回路とを具備し、前記第２フィードバック回路は、前記２次側整流平滑回路からの出力電圧が予め設定された閾電圧を下回ると、前記起動回路の動作停止を解除させることを特徴とする。
さらに、本発明のスイッチング電源装置においては、前記無負荷検出回路は、前記２次側整流平滑回路の平滑容量よりも小さい容量を持ち、前記パルス電圧を整流平滑する無負荷検出用整流平滑回路を具備し、該無負荷検出用整流平滑回路からの出力電圧に基づいて無負荷状態を検出するようにしても良い。
また、本発明のスイッチング電源装置と、当該スイッチング電源装置に前記負荷として接続される負荷装置とからなるスイッチング電源システムは、前記負荷装置に、無負荷状態において、前記２次側整流平滑回路からの出力電圧を前記閾電圧以上に維持させ、前記第２フィードバック回路による前記起動回路の動作停止を維持させる発振停止維持回路を具備させるようにしても良い。
【発明の効果】
【０００７】
本発明によれば、トランスの２次巻線に誘起されたパルス電圧に基づいて無負荷状態を検出するように構成することにより、外部からの信号を用いることなく、無負荷時ゼロワットを実現することができるため、安価な汎用のＤＣケーブルやＤＣプラグを採用することができると共に、本体装置との接続ケーブル（ＤＣケーブル）を抜いた状態でも無負荷時の回路ロスを低減することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明に係るスイッチング電源装置の第１の実施の形態の回路構成を示す回路構成図である。
【図２】図１の各部の信号波形及び動作波形を示す波形図である。
【図３】図１に示すスイッチング電源装置に発振停止維持回路が接続された状態の回路構成を示す回路構成図である。
【図４】図３の各部の信号波形及び動作波形を示す波形図である。
【図５】本発明に係るスイッチング電源装置の第２の実施の形態の回路構成を示す回路構成図である。
【発明を実施するための形態】
【０００９】
（第１の実施の形態）
第１の実施の形態は、フライバック方式のスイッチング電源装置であり、図１を参照すると、整流回路ＤＢと、平滑コンデンサＣ１、Ｃ２、Ｃ３と、スイッチング素子Ｑ１と、トランスＴと、整流ダイオードＤ１、Ｄ２と、制御回路Ｚ１と、起動回路Ｚ２と、第１フィードバック回路Ｚ３と、無負荷検出回路Ｚ４と、第２フィードバック回路Ｚ５と、抵抗Ｒ１とを備えている。
【００１０】
ダイオードがブリッジ構成された整流回路ＤＢの交流入力端子ＡＣｉｎ１、ＡＣｉｎ２には商用交流電源ＡＣが接続され、商用交流電源ＡＣから入力された交流電圧が全波整流されて整流回路ＤＢから出力される。整流回路ＤＢの整流出力正極端子と整流出力負極端子との間には、平滑コンデンサＣ１が接続されている。これにより、商用交流電源ＡＣを整流回路ＤＢと平滑コンデンサＣ１とで整流平滑した直流電源が得られる。
【００１１】
平滑コンデンサＣ１の正極端子と負極端子との間には、トランスＴの一次巻線Ｐ１とスイッチング素子Ｑ１と抵抗Ｒ１とが直列に接続されている。スイッチング素子Ｑ１は、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）からなり、スイッチング素子Ｑ１のドレイン端子はトランスＴの一次巻線Ｐ１が接続されていると共に、スイッチング素子Ｑ１のソース端子に抵抗Ｒ１が接続され、スイッチング素子Ｑ１のゲート端子は、制御回路Ｚ１のゲートドライブ出力（Ｇ）端子に接続されている。
【００１２】
制御回路Ｚ１は、スイッチング素子Ｑ１を発振（オンオフ）動作させるスイッチング制御を行うための回路であり、商用交流電源ＡＣを整流回路ＤＢと平滑コンデンサＣ１により整流平滑した直流電源は、トランスＴの１次巻線Ｐ１を介して接続されたスイッチング素子Ｑ１のオンオフ動作により、オフ期間にトランスＴの２次巻線Ｓに出力される。トランスＴの２次側巻き線Ｓの両端子間には、整流ダイオードＤ１を介して平滑コンデンサＣ２が接続され、トランスＴの２次側巻き線Ｓに誘起されるパルス電圧は、整流ダイオードＤ１と平滑コンデンサＣ２とからなる２次側整流平滑回路により整流平滑され、正極出力端子Ｖｏｕｔとグランド出力端子ＧＮＤとの間に接続される負荷に直流の出力電圧Ｖｏｕｔとして供給される。なお、正極出力端子Ｖｏｕｔに接続されているラインが電源ラインとなり、グランド出力端子が接続されたラインがＧＮＤラインとなる。正極出力端子Ｖｏｕｔとグランド出力端子ＧＮＤとの間に接続された負荷を流れる電流を負荷電流Ｉｏｕｔとする。
【００１３】
第１フィードバック回路Ｚ３は、フォトカプラＰＣ１と、エラーアンプＥＡ１と、抵抗Ｒ２、Ｒ３、Ｒ４とで構成されている。電源ラインとＧＮＤラインとの間には、フォトカプラＰＣ１の発光側素子（発光ダイオード）と、抵抗Ｒ２と、エラーアンプＥＡ１とが直列に接続されている。また、電源ラインとＧＮＤラインとの間には、分圧用の抵抗Ｒ３、抵抗Ｒ４が直列に接続され、抵抗Ｒ３と抵抗Ｒ４との接続点がエラーアンプＥＡ１の制御端子に接続されている。これにより、正極出力端子Ｖｏｕｔとグランド出力端子ＧＮＤとの間に出力される出力電圧Ｖｏｕｔは、抵抗Ｒ３、Ｒ４により分圧され、分圧された出力電圧ＶｏｕｔがエラーアンプＥＡ１の制御端子に入力される。分圧された出力電圧Ｖｏｕｔは、エラーアンプＥＡ１に内蔵される図示しない基準電圧と比較され、その差分がフィードバック信号として、２次側のフォトカプラＰＣ１の発光側素子（発光ダイオード）から、１次側のフォトカプラＰＣ１の受光側素子（受光トランジスタ）にフィードバックされる。
【００１４】
フォトカプラＰＣ１の受光側素子（受光トランジスタ）は、制御回路Ｚ１のフィードバック信号入力（ＦＢ）端子と平滑コンデンサＣ１の負極端子との間に接続されており、フィードバック信号は、制御回路Ｚ１のＦＢ端子に入力される。また、スイッチング素子Ｑ１のソース端子と、抵抗Ｒ１との接続点が制御回路Ｚ１の（ＭＯＳＦＥＴソース電圧入力（Ｓ）端子に接続されており、スイッチング素子Ｑ１を流れるドレイン電流が抵抗Ｒ１によって電圧信号として検出され、検出された電圧信号が制御回路Ｚ１のＳ端子に入力される。制御回路Ｚ１は、ＦＢ端子に入力されるフィードバック信号と、Ｓ端子に入力される電圧信号とを重畳し、重畳した信号と図示しない内蔵のしきい値電圧とを比較することで、スイッチング索子Ｑｌのオンオフ動作のパルス制御（デューティー比を制御）を行う。これにより、１次側から２次側に供給する電力量を制御され、出力電圧Ｖｏｕｔが一定になるように制御される。
【００１５】
制御回路Ｚ１に対して起動電流を供給する起動回路Ｚ２が制御回路Ｚ１の起動電流入力（ＳＴ）端子に接続されている。起動回路Ｚ２は、ＭＯＳＦＥＴからなるスイッチ素子Ｑ２と、抵抗Ｒ５、Ｒ６、Ｒ７とで構成され、平滑コンデンサＣ１の正極端子と制御回路Ｚ１のＳＴ端子との間に、抵抗Ｒ５とスイッチ素子Ｑ２とが直列に接続されていると共に、平滑コンデンサＣ１の正極端子とスイッチ素子Ｑ２のゲート端子との間に抵抗Ｒ６が、スイッチ素子Ｑ２のゲート端子と制御回路Ｚ１のＳＴ端子との間に抵抗Ｒ７がそれぞれ接続されている。さらに、トランスＴの補助巻線Ｐ２の両端子間には、整流ダイオードＤ２を介して平滑コンデンサＣ３が接続され、整流ダイオードＤ２と平滑コンデンサＣ３との接続点が制御回路Ｚ１の制御回路電源電圧入力（Ｖｃｃ）端子に接続されている。これにより、補助巻線Ｐ２に発生した電圧は、整流ダイオードＤ２により整流され、平滑コンデンサＣ３で平滑されて、制御回路Ｚ１のＶｃｃ端子に供給され、制御回路Ｚ１用の制御回路電源として用いられる。
【００１６】
トランスＴの２次側巻き線Ｓの両端子間には、無負荷検出回路Ｚ４が接続されている。無負荷検出回路Ｚ４は、無負荷或いは軽負荷状態を検出するための回路であり、整流ダイオードＤ３、抵抗Ｒ８、Ｒ９、コンデンサＣ４からなる無負荷検出用整流平滑回路と、無負荷検出用整流平滑回路からの出力電圧に応じてオンオフするスイッチ素子Ｑ３とで構成されている。トランスＴの２次側巻き線Ｓの両端子間に、整流ダイオードＤ３と、抵抗Ｒ８、Ｒ９とが直列に接続されていると共に、抵抗Ｒ９と並列にコンデンサＣ４が接続されている。スイッチ素子Ｑ３としては、トランジスタを用いることができ、抵抗Ｒ９及びコンデンサＣ４と並列にスイッチ素子Ｑ３のベース・エミッタ端子が接続されており、抵抗Ｒ８と抵抗Ｒ９との接続点と、スイッチ素子Ｑ３のベース端子とが、スイッチ素子Ｑ３のエミッタ端子と、トランスＴの２次側巻き線Ｓの負極端子とがそれぞれ接続されている。
【００１７】
無負荷検出回路Ｚ４において、トランスＴの２次側巻き線Ｓに誘起されたパルス電圧は、整流ダイオードＤ１と平滑コンデンサＣ２による整流平滑とは別に、整流平滑され、スイッチ素子Ｑ３のべース電圧信号となる。ここで、検出を想定している無負荷・軽負荷状態では、スイッチ素子Ｑ３のべース電圧信号が低下し、スイッチ素子Ｑ３がオフ状態になるように、無負荷検出回路Ｚ４における無負荷検出用整流平滑回路の積分定数（抵抗Ｒ８、Ｒ９の抵抗値と、コンデンサＣ４の容量）が設定されている。すなわち、無負荷・軽負荷状態では、１次側から２次側への電力の供給はほとんど必要とされないため、トランスＴの２次側巻き線Ｓに誘起されるパルス電圧のオンデューティーが狭まる。従って、積分値であるコンデンサＣ４の端子間電圧Ｖ１、すなわちスイッチ素子Ｑ３のべース電圧信号が低下し、スイッチ素子Ｑ３のベース・エミッタ間電圧を下回ると、スイッチ素子Ｑ３がオフ状態になる。換言すると、無負荷検出回路Ｚ４は、１次側から２次側に供給される電力量が所定の値を下回ることを検出する供給電力量検出回路であると共に、トランスＴの２次側巻き線Ｓに誘起されるパルス電圧のオンデューティーが所定の値を下回ることを検出するデューティー検出回路である。
【００１８】
第２フィードバック回路Ｚ５は、フォトカプラＰＣ２と、コンパレータＣＭＰ１と、抵抗Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４と、ダイオードＤ４とで構成されている。フォトカプラＰＣ２の発光側素子（発光ダイオード）と抵抗Ｒ１０とが、電源ラインとコンパレータＣＭＰ１の出力端子との間に直列に接続されていると共に、ダイオードＤ４のアノードが第１フィードバック回路Ｚ３の抵抗Ｒ２とエラーアンプＥＡ１との接続点に、ダイオードＤ４のカソードがコンパレータＣＭＰ１の出力端子にそれぞれ接続されている。また、電源ラインとＧＮＤラインとの間には、分圧用の抵抗Ｒ１１と抵抗Ｒ１２とが直列に接続され、抵抗Ｒ１１と抵抗Ｒ１２との接続点がコンパレータＣＭＰ１の非反転入力端子に接続されている。さらに、電源ラインとＧＮＤラインとの間には、分圧用の抵抗Ｒ１３と抵抗Ｒ１４とが直列に接続されていると共に、抵抗Ｒ１３と抵抗Ｒ１４との接続点が、コンパレータＣＭＰ１の反転入力端子と、無負荷検出回路Ｚ４のスイッチ素子Ｑ３のコレクタ端子とに接続されている。なお、フォトカプラＰＣ２の受光側素子（受光トランジスタ）は、起動回路Ｚ２のスイッチ素子Ｑ２のゲート端子と平滑コンデンサＣ１の負極端子との間に接続されている。
【００１９】
ここで、無負荷検出回路Ｚ４のスイッチ素子Ｑ３がオフ状態では、コンパレータＣＭＰ１の非反転入力端子の電圧Ｖ２（抵抗Ｒ１１と抵抗Ｒ１２との接続点の電圧）よりも、コンパレータＣＭＰ１の反転入力端子の電圧Ｖ３（抵抗Ｒ１３と抵抗Ｒ１４との接続点の電圧）が高くなるように設定されている。従って、無負荷検出回路Ｚ４のスイッチ素子Ｑ３がオフ状態では、コンパレータＣＭＰ１の出力端子は、Ｌｏｗレベル（ＧＮＤ電圧）となる。無負荷検出回路Ｚ４のスイッチ素子Ｑ３がオン状態では、コンパレータＣＭＰ１の反転入力端子の電圧Ｖ３（抵抗Ｒ１３と抵抗Ｒ１４との接続点の電圧）がほぼＧＮＤ電位となり、コンパレータＣＭＰ１の非反転入力端子の電圧Ｖ２（抵抗Ｒ１１と抵抗Ｒ１２との接続点の電圧）よりも低くなる。従って、無負荷検出回路Ｚ４のスイッチ素子Ｑ３がオン状態では、コンパレータＣＭＰ１の出力端子は、Ｈｉｇｈレベル（出力電圧Ｖｏｕｔ）となる。
【００２０】
図２は、図１に示す本実施の形態のスイッチング電源装置の各部の信号を示すタイミングチャートであり、（ａ）は負荷電流Ｉｏｕｔ、（ｂ）は出力電圧Ｖｏｕｔ、（ｃ）はスイッチ素子Ｑ３のべース電圧信号であるコンデンサＣ４の端子間電圧Ｖ１、（ｄ）はコンパレータＣＭＰ１の非反転入力端子の電圧Ｖ２、（ｅ）はコンパレータＣＭＰ１の反転入力端子の電圧Ｖ３をそれぞれ示している。
【００２１】
図１に示すように、図示しない負荷が正極出力端子Ｖｏｕｔとグランド出力端子ＧＮＤとから開放されたり、正極出力端子Ｖｏｕｔとグランド出力端子ＧＮＤとに接続された本体装置のバッテリへの充電が終了したりすると、軽負荷或いは無負荷状態となり、負荷電流Ｉｏｕｔが０Ａになる。時刻ｔ１において、図２（ａ）に示すように、負荷電流Ｉｏｕｔが０Ａになると、１次側から２次側に電力が供給されなくなり、トランスＴの２次側巻き線Ｓに誘起されるパルス電圧のオンデューティーが狭まり、図２（ｃ）に示すように、無負荷検出回路Ｚ４において、スイッチ素子Ｑ３のべース電圧信号（コンデンサＣ４の端子間電圧Ｖ１）が低下する。そして、コンデンサＣ４の端子間電圧Ｖ１が、スイッチ素子Ｑ３のベース・エミッタ間電圧を下回ると、スイッチ素子Ｑ３がオフ状態になる。
【００２２】
スイッチ素子Ｑ３がオフ状態になると、図２（ｄ）（ｅ）に示すように、コンパレータＣＭＰ１の非反転入力端子の電圧Ｖ２よりも、コンパレータＣＭＰ１の反転入力端子の電圧Ｖ３が高くなり、コンパレータＣＭＰ１の出力端子は、Ｌｏｗレベル（ＧＮＤ電圧）に切り替わる。コンパレータＣＭＰ１の出力端子がＬｏｗレベルに切り替わると、フォトカプラＰＣ２の発光側素子（フォトダイオード）が導通し、フォトカプラＰＣ２の受光側素子（受光トランジスタ）がオンされる。また、同じタイミングで、フォトカプラＰＣ１の発光側素子（フォトダイオード）が導通され、電力の供給を必要としないことを示すフィードバック信号がフォトカプラＰＣ１の受光側素子（フォトダイオード）にフィードバックされ、制御回路Ｚ１は、発振動作、すなわちスイッチング素子Ｑ１のオンオフ動作を停止させる。制御回路Ｚ１の発振が停止されている発振停止期間中は、１次側から２次側に電力が供給されないため、無負荷検出回路Ｚ４のスイッチ素子Ｑ３がオフ状態に維持される。従って、コンパレータＣＭＰ１の出力端子もＬｏｗレベル、フォトカプラＰＣ２の受光側素子（受光トランジスタ）もオン状態に維持され、起動回路Ｚ２のスイッチ素子Ｑ２はオフを維持し続ける。これにより、起動回路Ｚ２によって制御回路Ｚ１が起動されることなく、制御回路Ｚ１は発振停止を維持し続ける。
【００２３】
制御回路Ｚ１の発振停止期間中は、図２（ｂ）に示すように、１次側から２次側に電力が供給されないため、出力電圧Ｖｏｕｔが徐々に低下していく。そして時刻ｔ２において、出力電圧ＶｏｕｔがコンパレータＣＭＰ１の動作電圧Ｖａを下回ると、コンパレータＣＭＰ１の動作が停止されるため、フォトカプラＰＣ２の発光側素子（フォトダイオード）が導通しなくなり、フォトカプラＰＣ２の受光側素子（受光トランジスタ）がオフされる。これにより、起動回路Ｚ２のスイッチ素子Ｑ２がオンされ、起動回路Ｚ２によって制御回路Ｚ１が起動され、制御回路Ｚ１は再発振し、出力電圧Ｖｏｕｔを定常状態に戻そうとする。制御回路Ｚ１の再発振により、１次側から２次側に電力が供給されると、図２（ｂ）（ｃ）に示すように、出力電圧Ｖｏｕｔが上昇すると共に、スイッチ素子Ｑ３のべース電圧信号（コンデンサＣ４の端子間電圧Ｖ１）が急上昇する。これにより、スイッチ素子Ｑ３がオンされるが、負荷電流Ｉｏｕｔが０Ａである場合に、出力電圧Ｖｏｕｔが定常状態に到達すると、上述の動作によって制御回路Ｚ１の発振は再び停止される。以降、正極出力端子Ｖｏｕｔとグランド出力端子ＧＮＤとの間に負荷が接続され、負荷電流Ｉｏｕｔが流れ始めるまで、上述の動作が繰り返されることになる。
【００２４】
図３には、正極出力端子Ｖｏｕｔとグランド出力端子ＧＮＤとの間に、発振停止維持回路Ｚ６が接続されている例が示されている。発振停止維持回路Ｚ６は、電源ラインとＧＮＤラインとの間の電圧を、コンパレータＣＭＰ１の動作電圧Ｖａ以上に維持するための回路であり、正極出力端子Ｖｏｕｔとグランド出力端子ＧＮＤとに接続される負荷の本体装置に内蔵されている。
【００２５】
発振停止維持回路Ｚ６は、抵抗Ｒ１５と、スイッチ素子Ｑ４と、レギュレータＲＥ１とからなり、正極出力端子Ｖｏｕｔとグランド出力端子ＧＮＤとの間に、抵抗Ｒ１５と、スイッチ素子Ｑ４と、レギュレータＲＥ１とが直列に接続される。スイッチ素子Ｑ４は、本体装置によって、軽負荷或いは無負荷状態でオンされる構成となっている。例えば、本実施の形態のスイッチング電源装置によって、負荷の本体装置の図示しないバッテリを充電する場合、充電が完了され、軽負荷或いは無負荷状態になると、本体装置によってスイッチ素子Ｑ４がオンされる。これにより、コンパレータＣＭＰ１の動作電圧Ｖａ以上に設定されているレギュレータＲＥ１の出力電圧Ｖｂに、電源ラインとＧＮＤラインとの間の電圧が維持される。
【００２６】
図４は、図３に示す本実施の形態のスイッチング電源装置の各部の信号を示すタイミングチャートであり、（ａ）は負荷電流Ｉｏｕｔ、（ｂ）は出力電圧Ｖｏｕｔ、（ｃ）はスイッチ素子Ｑ３のべース電圧信号であるコンデンサＣ４の端子間電圧Ｖ１、（ｄ）はコンパレータＣＭＰ１の非反転入力端子の電圧Ｖ２、（ｅ）はコンパレータＣＭＰ１の反転入力端子の電圧Ｖ３、（ｆ）はスイッチ素子Ｑ４のゲート端子に印加される電圧Ｖ４をそれぞれ示している。
【００２７】
時刻ｔ１において、図４（ａ）に示すように、軽負荷或いは無負荷状態となり、負荷電流Ｉｏｕｔが０Ａになると、上述の動作で、制御回路Ｚ１は、発振動作を停止させる。制御回路Ｚ１の発振停止期間中の時刻ｔ３に、図４（ｆ）に示すように、発振停止維持回路Ｚ６のスイッチ素子Ｑ４のゲート端子に印加される電圧Ｖ４が立ち上がり、スイッチ素子Ｑ４がオンされると、図４（ｂ）に示すように、出力電圧Ｖｏｕｔが徐々に低下しても、時刻ｔ４に示すように、出力電圧ＶｏｕｔがレギュレータＲＥ１の出力電圧Ｖｂに維持される。レギュレータＲＥ１の出力電圧Ｖｂは、コンパレータＣＭＰ１の動作電圧Ｖａ以上に設定されているため、コンパレータＣＭＰ１の出力端子はＬＯＷレベルに維持される。従って、スイッチ素子Ｑ４がオンされている間は、制御回路Ｚ１は発振停止を維持し続けることになる。
【００２８】
時刻ｔ５において、図４（ｆ）に示すように、発振停止維持回路Ｚ６のスイッチ素子Ｑ４のゲート端子に印加される電圧Ｖ４が立ち下がり、スイッチ素子Ｑ４がオフされると、再び出力電圧Ｖｏｕｔが徐々に低下していき、時刻ｔ６において、図４（ｂ）に示すように、出力電圧ＶｏｕｔがコンパレータＣＭＰ１の動作電圧Ｖａを下回ると、制御回路Ｚ１は再発振を開始する。
【００２９】
なお、本実施の形態は、ＤＣ／ＤＣコンバーターの制御方式を選ばず、軽負荷時の間欠モードのＩＣでも、周波数低減モードのＩＣであっても、無負荷検出回路Ｚ４における無負荷検出用整流平滑回路の積分定数（抵抗Ｒ８、Ｒ９の抵抗値と、コンデンサＣ４の容量）を最適化することでそれぞれの方式のデューティー変化を検出することは可能である。
【００３０】
以上説明したように、第１の実施の形態によれば、トランスＴの２次巻線Ｓに誘起されたパルス電圧に基づいて無負荷状態を検出する無負荷検出回路Ｚ４と、無負荷検出回路Ｚ４によって検出された無負荷状態を２次側から１次側にフィードバックして制御回路Ｚ１によるスイッチング素子Ｑ１のオンオフ動作を停止させる第１フィードバック回路Ｚ３と、無負荷検出回路Ｚ４によって検出された無負荷状態を２次側から１次側にフィードバックして制御回路Ｚ１を起動する起動回路Ｚ２の動作を停止させる第２フィードバック回路Ｚ５とを設け、第２フィードバック回路Ｚ５は、２次側整流平滑回路（平滑コンデンサＣ２、整流ダイオードＤ１）からの出力電圧Ｖｏｕｔが予め設定された閾電圧（コンパレータＣＭＰ１の動作電圧Ｖａ）を下回ると、起動回路Ｚ２の動作停止を解除させるように構成されている。また、無負荷検出回路Ｚ４は、平滑コンデンサＣ２の平滑容量よりも小さい容量を持ち、パルス電圧を整流平滑する無負荷検出用整流平滑回路を有し、無負荷検出用整流平滑回路からの出力電圧に基づいて無負荷状態を検出している。この構成により、外部からの信号を用いることなく、無負荷時ゼロワットを実現することができるため、安価な汎用のＤＣケーブルやＤＣプラグを採用することができると共に、本体装置との接続ケーブル（ＤＣケーブル）を抜いた状態でも無負荷時の回路ロスを低減することができる。さらに、接続ケーブル（ＤＣケーブル）が本体装置に接続されている場合には、本体装置側から電源ラインに所定の電圧（発振停止を維持させる電圧）を供給し、出力電圧Ｖｏｕｔが予め設定された電圧を下回らないようにすることで、完全に無負荷時ゼロワットを実現することができる。
【００３１】
（第２の実施の形態）
第２の実施の形態は、図５を参照すると、コンパレータＣＭＰ１に用いた第２フィードバック回路Ｚ５に換えて、スイッチ素子Ｑ５を用いた第２フィードバック回路Ｚ５１が採用されている。第２フィードバック回路Ｚ５１は、フォトカプラＰＣ２の発光側素子（発光ダイオード）と、スイッチ素子Ｑ５と、抵抗Ｒ１０、Ｒ１６、Ｒ１７と、ダイオードＤ４とで構成されている。フォトカプラＰＣ２の発光側素子（発光ダイオード）と抵抗Ｒ１０とスイッチ素子Ｑ５とが、電源ラインとＧＮＤラインとの間に直列に接続されている。スイッチ素子Ｑ５としては、例えばＮ型ＭＯＳＦＥＴが用いられ、スイッチ素子Ｑ５のゲート端子が、電源ラインとＧＮＤラインとの間に直列に接続されている抵抗Ｒ１６と抵抗Ｒ１７との接続点と、無負荷検出回路Ｚ４のスイッチ素子Ｑ３のコレクタ端子とに接続されている。また、ダイオードＤ４のアノードが第１フィードバック回路Ｚ３の抵抗Ｒ２とエラーアンプＥＡ１との接続点に、ダイオードＤ４のカソードがスイッチ素子Ｑ５のドレイン端子と抵抗Ｒ１０との接続点に接続されている。
【００３２】
ダイオードＤ４のカソードが接続されているスイッチ素子Ｑ５のドレイン端子と抵抗Ｒ１０との接続点は、第１の実施の形態における第２フィードバック回路Ｚ５のコンパレータＣＭＰ１の出力端子に相当する。すなわち、スイッチ素子Ｑ３がオンされた状態では、第２フィードバック回路Ｚ５１のスイッチ素子Ｑ５はオフされ、フォトカプラＰＣ２の発光側素子（発光ダイオード）が導通することがない。スイッチ素子Ｑ３がオフされると、第２フィードバック回路Ｚ５１のスイッチ素子Ｑ５はオンされ、フォトカプラＰＣ２の発光側素子（発光ダイオード）が導通される。
【００３３】
第２の実施の形態では、コンパレータＣＭＰ１に用いた第２フィードバック回路Ｚ５に換えて、スイッチ素子Ｑ５を用いた第２フィードバック回路Ｚ５１が採用することで、第１の実施の形態の効果に加えて、低コスト化と、省スペース化を実現することができる。
【００３４】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
【符号の説明】
【００３５】
Ｃ１、Ｃ２、Ｃ３  平滑コンデンサ
Ｃ４  コンデンサ
Ｄ１、Ｄ２、Ｄ３  整流ダイオード
Ｄ４  ダイオード
ＤＢ  整流回路
ＥＡ１  エラーアンプ
ＰＣ１、ＰＣ２  フォトカプラ
Ｑ１  スイッチング素子
Ｑ２、Ｑ３、Ｑ４、Ｑ５  スイッチ素子
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５、Ｒ１６、Ｒ１７  抵抗
ＲＥ１  レギュレータ
Ｔ  トランス
Ｚ１  制御回路
Ｚ２  起動回路
Ｚ３  第１フィードバック回路
Ｚ４  無負荷検出回路
Ｚ５、Ｚ５１  第２フィードバック回路
Ｚ６  発振停止維持回路
ＣＭＰ１  コンパレータ
【図１】
2013118780.tif 000003
【図２】
2013118780.tif 000004
【図３】
2013118780.tif 000005
【図４】
2013118780.tif 000006
【図５】
2013118780.tif 000007