(57)【要約】【課題】電力変換回路の性能を高める。【解決手段】ユニット１０は、半導体スイッチ素子１，２と、ダイオード３，４とを備える。ダイオード３は、半導体スイッチ素子２がオン状態である時に逆バイアスされ、半導体スイッチ素子２がオフ状態である時に導通する。ダイオード４は、半導体スイッチ素子１がオン状態である時に逆バイアスされ、半導体スイッチ素子１がオフ状態である時に導通する。ダイオード３，４は、窒化ガリウム（ＧａＮ）ダイオードまたはダイヤモンドダイオードである。ユニット１０を備えるパワーモジュールは、コンバータ、インバータ等の電力変換回路に適用される。【選択図】図１
2013005511.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチ素子と、
前記半導体スイッチ素子がオン状態である時に逆バイアスされ、前記半導体スイッチ素子がオフ状態である時に導通するように配置されたダイオードとを備え、
前記ダイオードは、窒化ガリウムダイオードおよびダイヤモンドダイオードのいずれかである、パワーモジュール。
【請求項２】
前記半導体スイッチ素子は、炭化珪素トランジスタ、窒化ガリウムトランジスタ、およびダイヤモンドトランジスタのいずれかである、請求項１に記載のパワーモジュール。
【請求項３】
半導体スイッチ素子と、
前記半導体スイッチ素子がオン状態である時に逆バイアスされ、前記半導体スイッチ素子がオフ状態である時に導通するように配置されたダイオードとを備え、
前記ダイオードは、窒化ガリウムダイオードおよびダイヤモンドダイオードのいずれかである、電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパワーモジュールおよび電力変換回路に関し、特に、半導体スイッチ素子とダイオードとを備えたパワーモジュール、およびそのパワーモジュールを備える電力変換回路に関する。
【背景技術】
【０００２】
一般に、インバータおよびコンバータ等の電力変換回路は、トランジスタとダイオードとを備える。従来、これらの半導体パワーデバイスは、シリコン（Ｓｉ）により形成されてきた。しかしながらＳｉパワーデバイスの性能（例えば、低損失、高い動作速度など）は、理論上の限界に近付きつつある。したがって、今後は、Ｓｉパワーデバイスの性能の大幅な改善を期待することが難しい。
【０００３】
炭化珪素（ＳｉＣ）パワーデバイスは、Ｓｉパワーデバイスよりも優れた性能を有する半導体パワーデバイスとして注目されている。たとえば４Ｈ−ＳｉＣは、シリコンの約３倍のバンドギャップ、シリコンの約１０倍の絶縁破壊電圧、およびシリコンの約３倍の熱伝導度を有する。したがって、ＳｉＣパワーデバイスによって、現在のＳｉパワーデバイスに比べて、高耐圧、低損失、高速動作、高温環境での安定動作を実現できることが期待される。
【０００４】
たとえば、米国特許第５６６１６４４号明細書（特許文献１）は、少なくとも１つのスイッチング素子と、ＳｉＣダイオードとを含む変換回路を開示する。ＳｉＣダイオードは、スイッチング素子がオフしたときに導通して、スイッチング素子がオンしたときに逆バイアスされる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第５６６１６４４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
低損失、動作速度、動作の安定性などといった性能を改善することが電力変換回路には常に要求される。本発明の目的は、電力変換回路の性能を高めることである。
【課題を解決するための手段】
【０００７】
１つの局面において、本発明に係るパワーモジュールは、半導体スイッチ素子と、ダイオードとを備える。ダイオードは、半導体スイッチ素子がオン状態である時に逆バイアスされ、半導体スイッチ素子がオフ状態である時に導通するように配置される。ダイオードは、窒化ガリウムダイオードおよびダイヤモンドダイオードのいずれかである。
【０００８】
好ましくは、半導体スイッチ素子は、炭化珪素トランジスタ、窒化ガリウムトランジスタ、およびダイヤモンドトランジスタのいずれかである。
【０００９】
別の局面において、本発明に係る電力変換回路は、半導体スイッチ素子と、ダイオードとを備える。ダイオードは、半導体スイッチ素子がオン状態である時に逆バイアスされ、半導体スイッチ素子がオフ状態である時に導通するように配置される。ダイオードは、窒化ガリウムダイオードおよびダイヤモンドダイオードのいずれかである。
【発明の効果】
【００１０】
本発明によれば、電力変換回路の低損失化等の性能を高めることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係るパワーモジュールを構成する基本ユニットの回路図である。
【図２】図１に示したパワーモジュールを含む電力変換回路の１つの例を示した図である。
【図３】図２に示した電力変換回路（単相インバータ）の動作を説明するための図である。
【図４】図１に示した基本ユニットにより構成されたパワーモジュールを含む電力変換回路の別の例を示した図である。
【図５】図１に示した基本ユニットにより構成されたパワーモジュールを含む電力変換回路の別の例を示した図である。
【図６】本発明の実施の形態に従うパワーモジュールに適用されうるＧａＮショットキーバリアダイオードの１つの例の断面図である。
【図７】図６に示すＧａＮショットキーバリアダイオードの斜視図である。
【図８】本発明の実施の形態に従うパワーモジュールに適用されうるダイヤモンドショットキーバリアダイオードの１つの例の断面図である。
【図９】本発明の実施の形態に従うパワーモジュールに適用されうるダイヤモンドショットキーバリアダイオードの他の例の断面図である。
【図１０】本発明の実施の形態に従うパワーモジュールに適用されうるＳｉＣトランジスタの１つの例の断面図である。
【図１１】本発明の実施の形態に従うパワーモジュールに適用されうるＧａＮトランジスタの１つの例の断面図である。
【図１２】図１１に示すＧａＮトランジスタの平面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１３】
本明細書では、「電力変換回路」との用語は、電力の少なくとも１つの形態を変化させる回路を含む。「電力の形態」とは、たとえば、周波数（直流を含む）、相数、電圧、電流を含む。
【００１４】
図１は、本発明の一実施形態に係るパワーモジュールを構成する基本ユニットの回路図である。図１を参照して、ユニット１０は、半導体スイッチ素子１，２と、ダイオード３，４とを備える。
【００１５】
半導体スイッチ素子１，２は、端子５，６の間に直列接続される。端子５は正の極性を有し、端子６は負の極性を有する。半導体スイッチ素子１，２の接続点は端子７に接続される。
【００１６】
ダイオード３，４は半導体スイッチ素子１，２にそれぞれ逆並列接続される。すなわち、ダイオード３，４の順方向は、半導体スイッチ素子１，２に流れる電流の方向とは逆である。
【００１７】
図２は、図１に示したパワーモジュールを含む電力変換回路の１つの例を示した図である。図２を参照して、電力変換回路は単相インバータであり、直流を単相交流に変換する。単相負荷９Ａは、誘導性負荷であり、たとえば単相モータである。ただし単相負荷９Ａの種類は特に限定されるものではない。
【００１８】
電力変換回路は、パワーモジュール１０１を含む。パワーモジュール１０１は、ユニット１０Ａ，１０Ｂを含む。ユニット１０Ａ，１０Ｂは、端子５，６の間に並列に設けられる。端子５，６は直流電源８の正極および負極にそれぞれ接続される。ユニット１０Ａの端子７Ａおよびユニット１０Ｂの端子７Ｂは単相負荷９Ａに接続される。
【００１９】
ユニット１０Ａ，１０Ｂの各々は、図１に示した構成を有する。具体的には、ユニット１０Ａは、半導体スイッチ素子１Ａ，２Ａと、ダイオード３Ａ，４Ａとを含む。ダイオード３Ａ，４Ａは、半導体スイッチ素子１Ａ，２Ａにそれぞれ逆並列接続される。ユニット１０Ｂは、半導体スイッチ素子１Ｂ，２Ｂと、ダイオード３Ｂ，４Ｂとを含む。ダイオード３Ｂ，４Ｂは、半導体スイッチ素子１Ｂ，２Ｂにそれぞれ逆並列接続される。
【００２０】
図３は、図２に示した電力変換回路（単相インバータ）の動作を説明するための図である。図２および図３を参照して、位相π（ｒａｄ）ごとに、半導体スイッチ素子１Ａ，２Ｂの組と、半導体スイッチ素子２Ａ，１Ｂの組とが交互にオン／オフする。単相負荷９Ａの電圧Ｖおよび電流ｉは、図３に示される。単相負荷９Ａが誘導性負荷であるため、電圧Ｖの変化に対する電流ｉの応答が遅れる。
【００２１】
０（ｒａｄ）において、半導体スイッチ素子２Ａ，１Ｂがオフする。その一方で、０〜θ（ｒａｄ）の期間には、負の電流ｉが、ダイオード３Ａ，４Ｂを流れて直流電源８に戻される。ダイオード３Ａ，４Ｂが導通することにより、半導体スイッチ素子１Ａ，２Ｂがオンするとともに、電圧Ｖが負から正へと切り換わる。
【００２２】
同様に、π（ｒａｄ）において、半導体スイッチ素子１Ａ，２Ｂがオフする。その一方で、π〜π＋θ（ｒａｄ）の期間には、正の電流ｉが、ダイオード３Ｂ，４Ａを流れて直流電源８に戻される。ダイオード３Ｂ，４Ａが導通することにより、半導体スイッチ素子１Ｂ，２Ａがオンするとともに、電圧Ｖが正から負へと切り換わる。
【００２３】
ダイオード３Ａ，４Ａ，３Ｂ，４Ｂは、電圧Ｖの変化に遅れて変化する電流ｉの経路を確保する。このようなダイオードは、一般に、帰還ダイオード（freewheeling  diode）と呼ばれる。
【００２４】
ユニット１０Ａでは、半導体スイッチ素子１Ａのオフ時（π〜π＋θ）にダイオード４Ａが導通する。半導体スイッチ素子２Ａのオフ時（０〜θ）にダイオード３Ａが導通する。一方、半導体スイッチ素子１Ａのオン時（θ〜π）にダイオード４Ａが逆バイアスされる。半導体スイッチ素子２Ａのオン時（π＋θ〜２π）にダイオード３Ａが逆バイアスされる。ユニット１０Ｂに含まれる各半導体スイッチ素子および各ダイオードも上記と同じ方式で動作する。
【００２５】
図４は、図１に示した基本ユニットにより構成されたパワーモジュールを含む電力変換回路の別の例を示した図である。図４を参照して、電力変換回路は三相インバータであり、直流を三相交流に変換する。三相負荷９Ｂは、誘導性負荷であり、たとえば三相交流モータである。
【００２６】
電力変換回路は、パワーモジュール１０２を含む。パワーモジュール１０２は、ユニット１０Ａ，１０Ｂ，１０Ｃを含む。ユニット１０Ａ〜１０Ｃは、端子５，６の間に並列に設けられる。端子５，６は直流電源８の正極および負極にそれぞれ接続される。一方、ユニット１０Ａ〜１０Ｃの各々の端子（７Ａ〜７Ｃ）は、三相負荷９Ｂに接続される。ユニット１０Ａ〜１０Ｃの各々は、図１に示した構成を有する。したがって、ユニット１０Ａ〜１０Ｃの各々の構成の説明は以後繰り返さない。
【００２７】
図２および図４は、インバータ、すなわち直流電力を交流電力に変換するための電力変換回路を示す。しかしながら、図２および図４に示されたパワーモジュールを、交流電力を直流電力に変換するための電力変換回路に適用することも可能である。この場合には、交流負荷に代えて交流電源がパワーモジュールに接続される。さらに、直流電源に代えて直流負荷（抵抗性負荷）がパワーモジュールに接続される。
【００２８】
さらに、本発明の一実施形態に係るパワーモジュールは、直流と交流との間で電力を変換する回路に用いられるものと限定されない。
【００２９】
図５は、図１に示した基本ユニットにより構成されたパワーモジュールを含む電力変換回路の別の例を示した図である。図５を参照して、電力変換回路はＤＣ／ＤＣコンバータであり、直流電圧を昇圧または降圧する。電力変換回路は、パワーモジュール１０３を含む。パワーモジュール１０３は、図１に示したユニット１０を含む。端子７は、誘導性要素９（たとえばリアクトル）の一方端に接続される。誘導性要素９の他方端は、端子５Ａに接続される。端子５Ｂは、端子６に接続される。
【００３０】
この例では、電力変換回路は、端子５，６間の直流電圧Ｖ１を直流電圧Ｖ２に変換して、端子５Ａ，５Ｂ間に直流電圧Ｖ２を出力する。たとえばＶ２＞Ｖ１である。さらに、電力変換回路は、端子５Ａ，５Ｂ間の直流電圧Ｖ２を直流電圧Ｖ１に変換して、端子５，６間に直流電圧Ｖ１を出力してもよい。
【００３１】
図４および図５に示されたユニットに含まれる半導体スイッチ素子は、図３に示された方式に従って動作する。さらに、上述した半導体スイッチ素子をオン／オフするための制御方式は特に限定されるものではない。たとえばパルス幅変調（ＰＷＭ）方式を本発明の実施の形態に適用することができる。
【００３２】
これらの電力変換回路の効率を高めるためには、スイッチング速度の高速化および損失の低減が要求される。電力変換回路の損失として代表的なものは、１）ダイオードおよび半導体スイッチ素子の各々のオン抵抗に起因する損失、２）スイッチング損失（ターンオン損失およびターンオフ損失）および、３）ダイオードの逆回復損失である。
【００３３】
本発明の実施の形態に係るパワーモジュールは、窒化ガリウム（ＧａＮ）ダイオードまたはダイヤモンドダイオードを備える。本発明の実施の形態では、これらのダイオードは、ショットキーバリアダイオードである。ショットキーバリアダイオードは、ＧａＮ基板あるいはダイヤモンド基板を用いて形成される。
【００３４】
ＳｉＣと同様に、ＧａＮおよびダイヤモンドは、Ｓｉのバンドギャップより大きなバンドギャップを有するワイドギャップ半導体である。したがって、ＧａＮショットキーバリアダイオードあるいはダイヤモンドショットキーバリアダイオードをパワーモジュールに適用することによって、低損失、高耐圧、高速動作、および高温環境での安定動作を実現できる。
【００３５】
特に、ＧａＮショットキーバリアダイオードおよびダイヤモンドショットキーバリアダイオードは、ＳｉＣショットキーバリアダイオードに比べて低いオン抵抗値を有する。したがって本発明の実施の形態によれば、電力変換回路の損失の低減をより一層促進できる。
【００３６】
ダイオード３，４は同種のショットキーバリアダイオードにより実現可能である。したがって以下では、ダイオード３の構造の例を代表的に説明し、ダイオード４の構造については詳細な説明を繰り返さない。
【００３７】
（ＧａＮショットキーバリアダイオード）
図６は、本発明の実施の形態に従うパワーモジュールに適用されうるＧａＮショットキーバリアダイオードの１つの例の断面図である。図７は、図６に示すＧａＮショットキーバリアダイオードの斜視図である。図６および図７に示すように、ショットキーバリアダイオード（ＳＢＤ）３−１は、窒化ガリウム基板としてのＧａＮ自立基板２２と、エピタキシャル層としてのＧａＮエピタキシャル層２３とを備える。ＧａＮエピタキシャル層２３は、主表面としてのＧａＮ自立基板２２の表面２２ａ上に形成されている。ＳＢＤ３−１はまた、絶縁層２４を備える。絶縁層２４は、ＧａＮエピタキシャル層２３の表面２３ａ上に形成されている。
【００３８】
ＳＢＤ３−１はさらに、ＧａＮエピタキシャル層２３の表面２３ａに接触するとともに絶縁層２４に重なるように形成されている電極２５と、ＧａＮ自立基板２２の裏面２２ｂ側に形成されている電極２６とを備える。絶縁層２４には開口部が形成されており、電極２５は絶縁層２４の開口部の内部に形成されている。電極２５は、たとえば平面形状が円形となるように、形成されている。
【００３９】
電極２５は、絶縁層２４の開口部の内部においてＧａＮエピタキシャル層２３の表面２３ａに接触する部分であるショットキー電極と、絶縁層２４に重なる部分であるフィールドプレート（以下、「ＦＰ」と称する）電極とを含む。ＦＰ電極と、絶縁層２４とは、ＦＰ構造を形成する。また、上記ショットキー電極は、ＧａＮエピタキシャル層２３とショットキー接合を形成する。一方、電極２６は、ＧａＮ自立基板２２とオーミック接合を形成する、オーミック電極である。
【００４０】
ＧａＮ自立基板２２中の転位密度は、１×１０8ｃｍ-2以下である。また電極２５の材質（すなわち、ショットキー電極の材質）は、金、プラチナ、ニッケル、パラジウム、コバルト、銅、銀、タングステン、およびチタンからなる群より選ばれた少なくとも一種の物質を含む。１×１０8ｃｍ-2以下という低転位密度を有するＧａＮ自立基板２２を用いることで、ＧａＮエピタキシャル層２３中の転位密度もＧａＮ自立基板２２と同等の１×１０8ｃｍ-2以下となる。このため、ＦＰ構造を有するＳＢＤ３−１において、逆方向リーク電流が減少しているという条件下で、かつ、低リーク電流を実現できる金などのショットキー電極を用いるという条件下で、ＦＰ構造による電界緩和が顕著に起こる。その結果、逆方向リーク電流がさらに減少し、逆方向耐電圧を上昇させることができる。なお、転位密度は、たとえば溶融ＫＯＨ中のエッチングによりできるピットの個数を数えて、単位面積で割るという方法によって測定することができる。
【００４１】
またＳＢＤ３−１は、ショットキー電極およびオーミック電極の一方から他方へと電流が流れる、縦型構造を有する。一般にパワーデバイスでは、横型構造に比べて縦型構造はより大きな電流を流すことができるので、縦型構造はパワーデバイスにより適した構造である。ＳＢＤ３−１ではＧａＮ自立基板２２、ＧａＮエピタキシャル層２３が導電性であるため、オーミック電極を裏面側に形成した縦型構造が可能となる。
【００４２】
絶縁層２４は、シリコン窒化膜（ＳｉＮx）によって形成することができる。また絶縁層２４中の水素濃度は、３．８×１０22ｃｍ-3未満、より好ましくは２．０×１０22ｃｍ-3未満とすることができる。このように、膜中水素濃度の低いＳｉＮxを、ＦＰ構造を形成する絶縁膜として適用することができる。この場合、水素濃度の高い絶縁層を用いる場合と比べて、ＦＰ構造によるショットキー電極端への電界集中の緩和に基づく逆方向耐電圧上昇の効果が抑制されることはない。つまり、ＳＢＤ３−１では大きな電界緩和効果が得られ、逆方向耐電圧を上昇させることができる。
【００４３】
図６に、絶縁層２４の厚みを膜厚ｔとして示す。絶縁層２４の膜厚ｔは、１０ｎｍ以上５μｍ以下であることが望ましい。絶縁層２４の膜厚ｔが１０ｎｍ未満であれば、絶縁層２４の耐圧が低く、絶縁層２４が先に破壊されてＦＰ構造の効果は得られない。また、絶縁層２４の厚みが５μｍ超であれば、ＦＰ構造による電界緩和自体が得られない。
【００４４】
また、図６に示す寸法Ｌは、ＦＰ長を示す。ＦＰ長とは、ＦＰ電極が絶縁層２４と重なる長さである。本実施の形態の場合、ＦＰ長とは、図６に示すような、ＳＢＤ３−１の、平面形状が円形の電極２５の中心を通る断面において、ＦＰ電極が絶縁層２４と重なっている長さである。つまり、絶縁層２４の開口部の平面形状が円形状であって、電極２５の一部であるショットキー電極の平面形状が円形である場合、ＦＰ長とは、ショットキー電極の半径方向における、ＦＰ電極が絶縁層２４と重なる長さである。
【００４５】
換言すると、ＦＰ長とは、ショットキー電極の平面形状に対する重心と、当該平面形状の外周部上のある一点と、を結ぶような直線の方向において、ＦＰ電極が絶縁層と重なっている長さをいう。このようなＦＰ長は、１μｍ以上１ｍｍ以下であることが望ましい。ＦＰ長が１μｍ未満であれば、制御が困難となり、安定してＦＰ構造の効果が得られない。また、ＦＰ長が１ｍｍ超であれば、ＦＰ構造による電界緩和自体が得られない。
【００４６】
さらに、図６に示すように、絶縁層２４は、電極２５がＧａＮエピタキシャル層２３に接触する部分である開口部に面する、端面２４ａを含む。端面２４ａは、ＧａＮエピタキシャル層２３の表面２３ａに対し、角度θを形成するように傾斜している。電極２５において絶縁層２４に重なる部分であるＦＰ電極は、端面２４ａに接着するように、絶縁層２４に重ねられている。
【００４７】
端面２４ａが表面２３ａに対し傾斜しているために、ＦＰ構造による電界緩和の効果を増大させることができる。その結果、ＳＢＤ３−１の逆方向耐電圧を一層向上させることができる。このような絶縁層２４の端面２４ａの傾斜は、ウェットエッチングやドライエッチングなどによって形成することができる。端面２４ａは、角度θが０．１°以上６０°以下の範囲であるように形成される。傾斜の角度が０．１°未満であれば、角度の再現性が得にくくなり、また余計に原料が必要となり、製造上問題となる場合があるためである。一方、傾斜の角度が６０°超であれば、電界緩和の効果が小さくなるためである。
【００４８】
なお、上記のＧａＮダイオードの構成およびその製造方法は、米国特許出願公開第２０１０／００５９７６１号明細書に開示されており、参照による引用によって、その開示の全体を本明細書に取り入れることができる。
【００４９】
（ダイヤモンドショットキーダイオード）
図８は、本発明の実施の形態に従うパワーモジュールに適用されうるダイヤモンドショットキーバリアダイオードの１つの例の断面図である。図８に示されるように、ＳＢＤ３−２は、ダイヤモンド基板３０と、第１の金属層３１と、第２の金属層３２とを備える。
【００５０】
ダイヤモンド基板３０は、バルク単結晶、気相合成法による薄膜多結晶、気相成長法による薄膜単結晶（エピタキシャル膜）のいずれであってもよい。ダイヤモンド基板は、ｎ型またはｐ型のいずれであってもよい。さらに、ダイヤモンド基板は、天然または人工（高圧合成）のバルク単結晶であってもよい。
【００５１】
ダイヤモンドの抵抗率は、１×１０5Ω・ｃｍ以下であることが好ましく、より好ましくは１０００Ω・ｃｍ以下、さらに好ましくは、１００Ω・ｃｍ以下である。
【００５２】
第１の金属層３１としては、仕事関数が５ｅＶ以下の金属を用いる。「仕事関数（work function）」とは、フェルミ準位にある電子を真空中に取り出すために必要な最小エネルギーをいう。このような仕事関数としては、例えば、Ｓ．Ｍ．Ｓｚｅ著「Physics of Semiconductor Devices」（第２版）John Wiley & Sons （１９８１年）第２５１頁に記載されている仕事関数の値を好適に使用することができる。このような、仕事関数が５ｅＶ以下の金属としては、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）等が好適に使用可能である。
【００５３】
多層構造あるいは形成の容易さの点から、第１の金属層３１の仕事関数は、２．５ｅＶ〜４．５ｅＶであることがより好ましい。第１の金属層３１の融点は、７００℃以下であることが好ましい。
【００５４】
第２の金属層３２には、融点が１０００℃以上の高融点金属が用いられる。このような金属としては、例えば、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）等が好適に使用可能である。
【００５５】
ダイヤモンド基板３０に接している第１の金属層３１の厚さｔ１は、０．５ｎｍ以上であり、好ましくは、５ｎｍ以上である。さらに、第１の金属層３１の厚さｔ１は、１００ｎｍ以下であり、好ましくは、５０ｎｍ以下である。
【００５６】
第２の金属層３２は、第１の金属層３１と接触する。第２の金属層３２の厚さｔ２は、第１の金属層３１の厚さｔ１よりも大きいことが好ましい（ｔ２＞ｔ１）。具体的には、第２の金属層３２の厚みは１０ｎｍ以上であることが好ましく、３０〜２００ｎｍであることがより好ましい。第１の金属層の厚さｔ１に対する第２の金属層の厚さｔ２の比（ｔ２／ｔ１）は、４以上であることが好ましく、１０〜５０であることがより好ましい。
【００５７】
図９は、本発明の実施の形態に従うパワーモジュールに適用されうるダイヤモンドショットキーバリアダイオードの他の例の断面図である。図９に示されるように、ＳＢＤ３−３は、ダイヤモンド基板３０と、第１のｐ型ダイヤモンド層３５と、第２のｐ型ダイヤモンド層３６と、ショットキー電極３７と、オーミック電極３８とを備える。
【００５８】
第１のｐ型ダイヤモンド層３５は、ダイヤモンド基板３０の表面に形成されている。第２のｐ型ダイヤモンド層３６は、第１のｐ型ダイヤモンド層３５の上に形成されている。第１のｐ型ダイヤモンド層３５および第２のｐ型ダイヤモンド層３６は、ボロンがドープされたダイヤモンド層である。第１のｐ型ダイヤモンド層３５のボロン濃度は、第２のｐ型ダイヤモンド層３６のボロン濃度よりも大きい。第２のｐ型ダイヤモンド層３６は、フォトリソグラフィおよびエッチングによって、図９に示されるように加工される。
【００５９】
ショットキー電極３７は、第２のｐ型ダイヤモンド層３６上に形成されている。ショットキー電極３７は、たとえばアルミニウム（Ａｌ）膜およびタングステン（Ｗ）膜をこの順に積層することによって形成される。
【００６０】
オーミック電極３８は、第１のｐ型ダイヤモンド層３５上に形成されている。オーミック電極３８は、たとえばチタン（Ｔｉ）、モリブデン（Ｍｏ）および金（Ａｕ）をこの順に積層することによって形成される。
【００６１】
なお、上記のダイヤモンドショットキーダイオードの構成および製造方法は米国特許第５７５７０３２号公報に開示されており、参照による引用によって、その開示の全体を本明細書に取り入れることができる。
【００６２】
本発明の一実施の形態では、半導体スイッチ素子は、トランジスタである。好ましくは、トランジスタは、ＳｉＣトランジスタまたはＧａＮトランジスタである。ＳｉＣトランジスタまたはＧａＮトランジスタは、横型トランジスタであっても縦型トランジスタであってもよいが、より好ましくは、縦型トランジスタである。つまり、好ましくは、半導体スイッチ素子は、半導体スイッチ素子の深さ方向に電流が流れる縦型構造を有する。ＳｉＣトランジスタまたはＧａＮトランジスタをパワーモジュールに用いることによって、Ｓｉトランジスタを用いたパワーモジュールよりも低損失、高速動作、高温環境での安定動作を実現できる。
【００６３】
パワーデバイスでは、ＳｉＣトランジスタまたはＧａＮトランジスタを縦型構造とした場合には、横型構造に比べて、より大きな電流を流すことができる。縦型トランジスタを採用することにより、電力変換回路の損失をより一層低減できる。
【００６４】
半導体スイッチ素子１，２は同種のトランジスタにより実現可能である。したがって以下では、半導体スイッチ素子１の構造の例を代表的に説明し、半導体スイッチ素子２の構造については詳細な説明を繰り返さない。
【００６５】
（ＳｉＣトランジスタ）
図１０は、本発明の実施の形態に従うパワーモジュールに適用されうるＳｉＣトランジスタの１つの例の断面図である。図１０を参照して、ＳｉＣトランジスタ１−１は、縦型ＤｉＭＯＳＦＥＴ（Double  Implanted  Metal  Oxide  Semiconductor  Field  Effect  Transistor）であって、基板４０と、バッファ層４１と、耐圧保持層４２と、ｐ領域４３と、ｎ＋領域４４と、ｐ＋領域４５と、酸化膜４６と、ソース電極４７ａと、上部ソース電極４７ｂと、ゲート電極４８と、ドレイン電極４９とを備える。
【００６６】
基板４０は、ｎ型のＳｉＣ基板である。バッファ層４１はｎ型のＳｉＣからなり、基板４０の表面に形成されている。バッファ層４１の厚さは、たとえば０．５μｍである。また、バッファ層４１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3とすることができる。
【００６７】
耐圧保持層４２は、バッファ層４１上に形成されている。耐圧保持層４２は、ｎ型のＳｉＣからなる。耐圧保持層４２の厚さは、たとえば１０μｍである。耐圧保持層４２におけるｎ型の導電性不純物の濃度として、たとえば５×１０15ｃｍ-3といった値を用いることができる。
【００６８】
ｐ領域４３は、耐圧保持層４２の表面に、互いに間隔を隔てて形成されており、その導電型はｐ型である。ｎ＋領域４４は、ｐ領域４３の表面層に形成されており、その導電型はｎ型である。ｎ＋領域４４に隣接する位置に、ｐ＋領域４５が形成されている。酸化膜４６は、２つのｎ＋領域４４と、それら２つのｎ＋領域４４の間に露出した、耐圧保持層４２の一部分および２つのｐ領域４３を覆うように形成されている。ゲート電極４８は、酸化膜４６上に形成されている。ソース電極４７ａは、ｎ＋領域４４およびｐ＋領域４５上に形成されている。ソース電極４７ａ上に上部ソース電極４７ｂが形成されている。ドレイン電極４９は基板４０の裏面に形成されている。基板４０の裏面とは、バッファ層４１が形成された表面とは反対側の表面である。
【００６９】
このように、図１０に示したＳｉＣトランジスタ１−１は、ＳｉＣ基板と、ＳｉＣ基板の表面に形成された半導体層と、ＳｉＣ基板の裏面に形成された電極とを含む。図１０に示した構成によれば、「半導体層」は、バッファ層４１および耐圧保持層４２（ｐ領域４３、ｎ＋領域４４、ｐ＋領域４５を含む）を含む。つまり、好ましくは、半導体スイッチ素子は、炭化珪素トランジスタである。
【００７０】
なお、上記のＳｉＣトランジスタの構成は、日本国特許出願２０１１−０６２１２３号明細書に開示されており、この文献の開示の全体は、参照による援用によって本明細書に取り入れられる。
【００７１】
また、上記のＳｉＣトランジスタの横型の接合型電界効果トランジスタ（ＪＦＥＴ：Junction  Field  Effect  Transistor）の構成は、日本国特許第３８１２４２１号明細書に開示されており、この文献の開示の全体は、参照による援用によって本明細書に取り入れられる。
【００７２】
（ＧａＮトランジスタ）
図１１は、本発明の実施の形態に従うパワーモジュールに適用されうるＧａＮトランジスタの１つの例の断面図である。
【００７３】
図１１を参照して、ＧａＮトランジスタ１−２は、ＦＥＴであり、導電性のＧａＮ基板５１と、ｎ−型ＧａＮドリフト層５２と、ｐ型ＧａＮ層５３と、ｎ＋型キャップ層５４とを備える。ｎ−型ＧａＮドリフト層５２と、ｐ型ＧａＮ層５３と、ｎ＋型キャップ層５４とは、ＧａＮ基板５１の表面にエピタキシャル成長によって形成され、ＧａＮ系積層体５５を構成する。
【００７４】
なお、ＧａＮ基板５１の種類に依存して、ＧａＮ基板５１とｎ−型ＧａＮドリフト層５２との間に、ＡｌＧａＮ層またはＧａＮ層からなるバッファ層が挿入されてもよい。また、ｐ型ＧａＮ層５３に代えてｐ型ＡｌＧａＮ層を用いることもできる。
【００７５】
ＧａＮ系積層体５５には、ｎ＋型キャップ層５４およびｐ型ＧａＮ層５３を貫通してｎ−型ＧａＮドリフト層５２に至る開口部６１が形成される。再成長層６２は、開口部６１の壁面およびＧａＮ系積層体５５の表面を被覆するように、エピタキシャル成長によって形成される。再成長層６２は、ｉ(intrinsic)ＧａＮ電子走行層６３およびＡｌＧａＮ電子供給層６４を含む。ｉＧａＮ電子走行層６３とＡｌＧａＮ電子供給層６４との間にＡｌＮ等の中間層が挿入されてもよい。
【００７６】
ゲート電極５６は再成長層６２と重なりあうように位置する。ドレイン電極５８はＧａＮ基板５１の裏面に位置する。ソース電極５７は、ＧａＮ系積層体５５の上方において、再成長層６２にオーミック接触する。図１１に示された構成では、ソース電極５７は、再成長層６２に接触した状態で再成長層６２上に位置する。しかしながらソース電極５７は、ｎ＋型キャップ層５４に接触した状態でｎ＋型キャップ層５４上に位置し、かつ、再成長層６２の端面にオーミック接触してもよい。
【００７７】
ＧａＮトランジスタ１−２において、電子は、ソース電極５７から電子走行層６３を通り、ｎ−型ＧａＮドリフト層５２を経てドレイン電極５８へと流れる。この電子の経路において、ｐ型ＧａＮ層５３は、ｎ−型ＧａＮドリフト層５２と、ｎ＋型キャップ層５４とに挟まれている。電子は、ｐ型ＧａＮ層５３を流れるわけではないが、ｐ型ＧａＮ層５３は、電子のバンドエネルギーを持ち上げ、かつ耐圧特性を向上するなどのバックゲート効果を発揮する。
【００７８】
本実施の形態では、ソース電極５７の下に埋め込まれる形態でｐ型ＧａＮ層５３が配置され、さらに、ｐ型ＧａＮ層５３とソース電極５７とにオーミック接触する導電部５９が配置される。導電部５９は、ｎ＋型キャップ層５４を貫通してｐ型ＧａＮ層５３内に届くとともに、ｐ型ＧａＮ層５３とオーミック接触している。導電部５９によって、ｐ型ＧａＮ層５３とソース電極５７とは共通の電位を有する。ｐ型ＧａＮ層５３はたとえば接地電位に固定される。
【００７９】
ｐ型ＧａＮ層５３は、上記したように、次の作用を発揮する：
（１）バンドの正方向へのシフトによるピンチオフ特性の向上；
（２）縦方向耐圧性能の向上；
（３）キンク（kink）現象の防止。
【００８０】
上記の（１）および（２）は、上記の導電部５９がなくても、上述のバックゲート効果により、その作用を得ることができる。しかし、ｐ型ＧａＮ層５３にオーミック接触する導電部５９が設けられることで、ドレイン電圧を高くした場合にチャネルからドレイン電極までの間において生成される正孔を外部に引き抜くことができ、（３）の作用を得ることができる。以下、（３）について詳細に説明する。
【００８１】
導電部５９がない場合には、ｐ型ＧａＮ層５３が配置されていても、ドレイン電圧を高めたときにチャネルのドレイン側に高電界領域ができる。この場合、高エネルギーの電子によってアバランシェ破壊が起き、高濃度の正孔が発生する。ＧａＮ系半導体はワイドバンドギャップ半導体であるため、再結合時定数が長い。したがってＧａＮ系積層体５５、とくにｎ−型ＧａＮドリフト層５２に正孔が高濃度に蓄積されてゆく。その結果、ドレイン電流−ドレイン電圧の飽和領域においてドレイン電流の増大などの暴走を招く。ｐ型ＧａＮ層５３に導電部５９を設けることによって、アバランシェ破壊により正孔が多数形成されても、その正孔を、導電部５９を通じて外部に引き抜くことができる。これにより、キンク現象を防止することができる。
【００８２】
導電部５９を設けることにより、ｐ型ＧａＮ層５３は上記（１）〜（３）に示す作用を得ることができる。この結果、キンク現象、縦型耐圧等の制約を克服して、自由度を拡大して、開口部に形成される２ＤＥＧ（２次元電子ガス）を縦に通して大電流を操作することが可能となる。
【００８３】
図１２は、図１１に示すＧａＮトランジスタの平面図である。図１２を参照して、ＧａＮトランジスタ１−２は六角形の形状を有する。したがって、ＧａＮトランジスタ１−２を平面的に稠密に配置することができる。さらに、導電部５９およびソース電極５７は、環状六角形の形状を有する。導電部５９は、ソース電極５７に完全に覆われている。したがって、面積を増加させることなく、ｐ型ＧａＮ層５３をソース電極５７に電気的に接続できる。
【００８４】
ｎ−型ＧａＮドリフト層５２の厚さは１μｍ〜２５μｍとすることができる。ｎ−型ＧａＮドリフト層５２のキャリア濃度は、０．２×１０16ｃｍ-3〜２０．０×１０16ｃｍ-3とすることができる。ｐ型ＧａＮ層５３の厚さは、０．１μｍ〜１０μｍとすることができる。ｐ型ＧａＮ層５３のキャリア濃度は、０．５×１０16ｃｍ-3〜５０×１０16ｃｍ-3とすることができる。ｐ型ＧａＮ層５３のバックゲート効果の機能を重視する場合には、キャリア濃度を、上記の値より高くして、たとえば１×１０17ｃｍ-3〜１×１０19ｃｍ-3とすることができる。ｎ＋型キャップ層５４の厚さは、０．１μｍ〜３μｍとすることができる。ｎ＋型キャップ層５４のキャリア濃度は、１．０×１０17ｃｍ-3〜３０．０×１０17ｃｍ-3とすることができる。
【００８５】
再成長層６２において、電子走行層６３の厚さは、５ｎｍ〜１００ｎｍ程度とすることができる。電子供給層６４の厚さは、１ｎｍ〜１００ｎｍ程度とすることができる。電子走行層６３の厚さが５ｎｍより薄いと、２ＤＥＧと電子供給層６４／電子走行層６３との界面が近接しすぎて２ＤＥＧの移動度を低下させる。電子走行層６３の厚さが１００ｎｍを超えると、ｐ型ＧａＮ層５３の効果が薄れ、ピンチオフ特性が劣化する。したがって電子走行層６３の厚さを、１００ｎｍ以下とするのが好ましい。
【００８６】
このように、図１１および図１２に示したＳｉＣトランジスタ１−１は、ＧａＮ基板と、ＧａＮ基板の表面に形成された半導体層と、ＧａＮ基板の裏面に形成された電極とを含む。図１１および図１２に示した構成によれば、「半導体層」は、ＧａＮ系積層体５５（ｎ−型ＧａＮドリフト層５２、ｐ型ＧａＮ層５３、ｎ＋型キャップ層５４）である。
【００８７】
以上の説明したように、好ましくは、半導体スイッチ素子は、窒化ガリウムトランジスタである。窒化ガリウムトランジスタは、第１の主表面と、第１の主表面に対して反対側に位置する第２の主表面とを有する窒化ガリウム基板と、窒化ガリウム基板の第１の主表面に形成された窒化ガリウム層と、窒化ガリウム基板の第２の主表面に形成された電極とを備える。
【００８８】
なお、上記のＧａＮトランジスタの構成は、日本国特許出願公開２０１１−８２３９７号公報および国際公開ＷＯ／２０１１／０４３１１０パンフレットに開示されており、これらの文献の開示の全体は、参照による援用によって本明細書に取り入れられる。
【００８９】
以上説明したように、本実施の形態では、ＧａＮダイオードあるいはダイヤモンドダイオードがパワーモジュールに使用される。すなわち、好ましくは、ダイオードは、窒化ガリウムダイオードである。または、好ましくは、ダイオードは、ダイヤモンドダイオードである。これにより、電力変換回路の損失の低減、動作速度の高速化、高耐圧化、高温での動作安定性などを図ることができる。したがって、電力変換回路の性能をより一層高めることができる。
【００９０】
さらに、本実施の形態では、ＧａＮトランジスタあるいはＳｉＣトランジスタがパワーモジュールに使用される。すなわち、本実施の形態では、（ＳｉＣトランジスタ、ＧａＮショットキーダイオード）、（ＳｉＣトランジスタ、ダイヤモンドショットキーダイオード）、（ＧａＮトランジスタ、ＧａＮショットキーダイオード）、（ＧａＮトランジスタ、ダイヤモンドショットキーダイオード）のいずれかの組み合わせがパワーモジュールに採用される。ＧａＮトランジスタおよびＳｉＣトランジスタのいずれも、Ｓｉトランジスタに比較して、損失の低減、動作速度の高速化、高耐圧化、高温での動作安定性などを図ることができる。したがって、電力変換回路の性能をより一層高めることができる。
【００９１】
なお、上記実施形態では、半導体スイッチ素子として、ＳｉＣトランジスタおよびＧａＮトランジスタを具体的に示したが、ＳｉＣトランジスタあるいはＧａＮトランジスタに代えてダイヤモンドトランジスタをパワーモジュールに適用してもよい。すなわち、好ましくは、半導体スイッチ素子は、ダイヤモンドトランジスタである。
【００９２】
さらに、上記実施形態では、ＳｉＣトランジスタおよびＧａＮトランジスタの構造例を示した。しかしＳｉＣトランジスタおよびＧａＮトランジスタの構造は上記のように限定されるものではない。
【００９３】
さらに、上記実施形態では、半導体スイッチ素子としてトランジスタを示したが、ＳｉＣ、ＧａＮあるいはダイヤモンドで形成された半導体スイッチ素子であれば、トランジスタに限定されず、本実施の形態に係るパワーモジュールに適用することができる。
【００９４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９５】
１，２，１Ａ，２Ａ，１Ｂ，２Ｂ  半導体スイッチ素子、１−１  ＳｉＣトランジスタ、１−２  ＧａＮトランジスタ、３，４，３Ａ，４Ａ，３Ｂ，４Ｂ  ダイオード、３−１，３−２  ショットキーバリアダイオード、５，６，５Ａ，５Ｂ，６，７，７Ａ，７Ｂ  端子、８  直流電源、９  誘導性要素、９Ａ  単相負荷、９Ｂ  三相負荷、１０，１０Ａ〜１０Ｃ  ユニット、２２  ＧａＮ自立基板、２２ａ  表面（ＧａＮ自立基板）、２２ｂ  裏面（ＧａＮ自立基板）、２３  エピタキシャル層、２３ａ  表面（ＧａＮエピタキシャル層）、２４  絶縁層、２４ａ  端面（絶縁層）、２５，２６  電極、３０  ダイヤモンド基板、３１  第１の金属層、３２  第２の金属層、３５  第１のｐ型ダイヤモンド層、３６  第２のｐ型ダイヤモンド層、３７  ショットキー電極、３８  オーミック電極、４０  基板（ＳｉＣ）、４１  バッファ層、４２  耐圧保持層、４３  ｐ領域、４４  ｎ＋領域４４、４５  ｐ＋領域、４６  酸化膜、４７ａ，５７  ソース電極、４７ｂ  上部ソース電極、４８，５６  ゲート電極、４９，５８  ドレイン電極、５１  ＧａＮ基板、５２  ｎ−型ＧａＮドリフト層、５３  ｐ型ＧａＮ層、５４  ｎ＋型キャップ層５４、５５  ＧａＮ系積層体、５９  導電部、６１  開口部、６２  再成長層、６３  ｉＧａＮ電子走行層、６４  ＡｌＧａＮ電子供給層、１０１〜１０３  パワーモジュール。
【図１】
2013005511.tif 000003
【図２】
2013005511.tif 000004
【図３】
2013005511.tif 000005
【図４】
2013005511.tif 000006
【図５】
2013005511.tif 000007
【図６】
2013005511.tif 000008
【図７】
2013005511.tif 000009
【図８】
2013005511.tif 000010
【図９】
2013005511.tif 000011
【図１０】
2013005511.tif 000012
【図１１】
2013005511.tif 000013
【図１２】
2013005511.tif 000014