(57)【要約】【課題】移相特性の線形性の悪化を抑圧する。【解決手段】位相変調器は、入力信号ＶＩＮの位相を制御電圧ＶＣ１に応じて変調する第１の位相変調手段（１−１，２Ｉ−１，２Ｑ−１，３−１，４−１）と、第１の位相変調手段（１−１，２Ｉ−１，２Ｑ−１，３−１，４−１）から入力される信号の位相を制御電圧ＶＣ２に応じて変調する第２の位相変調手段（１−２，２Ｉ−２，２Ｑ−２，３−２，４−２）と、制御電圧ＶＣ１，ＶＣ２のレベル調整とタイミング調整のうち少なくとも一方の調整を実施する相殺回路（５）とを備える。【選択図】  図１
2013118554.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の位相を第１の制御電圧に応じて変調する第１の位相変調手段と、
この第１の位相変調手段から入力される信号の位相を第２の制御電圧に応じて変調する第２の位相変調手段と、
前記第１、第２の制御電圧のレベル調整と、前記第１、第２の制御電圧間のタイミング調整のうち少なくとも一方の調整を実施して、前記第１、第２の制御電圧を前記第１、第２の位相変調手段に供給する相殺回路とを備え、
各位相変調手段は、
入力信号から同相信号とこの同相信号に対して位相が９０°ずれた直交信号とを生成する９０°分配器と、
同相信号側の第１の制御信号に応じて前記同相信号の振幅を変化させて出力する第１の四象限乗算器と、
直交信号側の第２の制御信号に応じて前記直交信号の振幅を変化させて出力する第２の四象限乗算器と、
前記第１、第２の四象限乗算器から出力される同相信号と直交信号とを合成して出力する合成器と、
前記相殺回路から供給される制御電圧から、余弦波に類似する前記第１の制御信号と正弦波に類似する前記第２の制御信号とを発生する制御回路とを備えることを特徴とする位相変調器。
【請求項２】
請求項１記載の位相変調器において、
前記相殺回路は、前記第１の位相変調手段の移相特性の誤差と前記第２の位相変調手段の移相特性の誤差とが相殺されるように前記調整を実施することを特徴とする位相変調器。
【請求項３】
請求項１または２記載の位相変調器において、
前記相殺回路は、前記第１、第２の制御電圧のうち一方のレベルを調整するレベルシフト回路からなることを特徴とする位相変調器。
【請求項４】
請求項１または２記載の位相変調器において、
前記相殺回路は、前記第１、第２の制御電圧のうち一方のタイミングを調整する遅延回路からなることを特徴とする位相変調器。
【請求項５】
請求項１乃至４のいずれか１項に記載の位相変調器において、
前記制御回路は、
複数の参照電圧を発生する電圧発生器と、
前記制御電圧と前記参照電圧との差信号を制御信号として出力する差動増幅器群とを備え、
前記差動増幅器群は、前記制御電圧と前記参照電圧とを入力とし同相信号側の前記第１制御信号を出力する第１の差動増幅器グループと、前記制御電圧と前記参照電圧とを入力とし直交信号側の前記第２の制御信号を出力する第２の差動増幅器グループとを備え、
前記電圧発生器は、前記複数の参照電圧を前記第１の差動増幅器グループと前記第２の差動増幅器グループに交互に１つずつ入力し、
前記第１の差動増幅器グループと前記第２の差動増幅器グループとは、それぞれ少なくとも１つずつの差動増幅器を備えることを特徴とする位相変調器。
【請求項６】
請求項５記載の位相変調器において、
各差動増幅器は、前記制御電圧と前記参照電圧とを入力とする第１の単位差動増幅器と、この第１の単位差動増幅器の出力信号を入力とするエミッタフォロアと、このエミッタフォロアの出力信号を入力とする第２の単位差動増幅器とから構成されることを特徴とする位相変調器。
【請求項７】
請求項１乃至６のいずれか１項に記載の位相変調器において、
前記９０°分配器は、多段のポリフェーズフィルタで構成されることを特徴とする位相変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の位相を任意に変調して出力する位相変調器に関するものである。
【背景技術】
【０００２】
無線通信の分野ではフェーズアレイアンテナや周波数シンセサイザ等において、光通信の分野では光トランシーバのＲＺ変換やクロック再生回路等において、さらに計測器の分野では任意信号発生回路等において、信号の位相を任意に変更する機能、すなわち移相器が必要とされている。移相器においては、信号の広帯域動作、位相制御の線形性、制御電圧の単一化、低電力化などの特性が求められている。
【０００３】
図９に従来の位相変調器の構成を示す（特許文献１、非特許文献１参照）。この位相変調器は、９０°分配器１と、２つの四象限乗算器２Ｉ，２Ｑと、合成器３と、制御回路４とから構成される。図１０（Ａ）、図１０（Ｂ）、図１０（Ｃ）は図９の位相変調器の各部の信号を平面上にコンスタレーション表示した図である。図１０（Ａ）は入力信号ＶＩＮを表す。
【０００４】
９０°分配器１は、入力信号ＶＩＮを入力し、同相信号ＶＩＮＩと、これに対して位相が９０°ずれた直交信号ＶＩＮＱとを出力する。すなわち、入力信号ＶＩＮ（＝ｓｉｎ（ωｔ））は、９０度分配器１において同相信号ＶＩＮＩ（＝ｓｉｎ（ωｔ））と直交信号ＶＩＮＱ（＝ｃｏｓ（ωｔ））に分配される。同相成分（Ｉ）を横軸、直交成分（Ｑ）を縦軸とするコンスタレーション表示では、図１０（Ｂ）に示すように、同相信号ＶＩＮＩは同相成分（Ｉ）のみで表すことができ、直交信号ＶＩＮＱは直交成分（Ｑ）のみで表すことができる。この２つの信号ＶＩＮＩ，ＶＩＮＱを仮に合成した場合には、図１０（Ｂ）の２０（角度４５°、振幅２1/2）に相当する信号を得ることができる。
【０００５】
一方、制御回路４は、出力させたい位相に対応した制御電圧ＶＣを入力とし、四象限乗算器２Ｉ，２Ｑのための制御信号ＣＩ，ＣＱを発生する。具体的には、制御電圧ＶＣは、制御回路４において制御信号ＣＩ（＝ｃｏｓ（ＶＣ））と制御信号ＣＱ（＝ｓｉｎ（ＶＣ））に変換される。四象限乗算器２Ｉ，２Ｑは、それぞれ制御信号ＣＩ，ＣＱの符号とレベルに応じて出力の符号と利得とを変化させ、結果として同相信号ＶＩＮＩ、直交信号ＶＩＮＱの振幅を変化させて出力する。すなわち、四象限乗算器２Ｉは同相信号ＶＩＮＩと制御信号ＣＩとを乗算し、四象限乗算器２Ｑは直交信号ＶＩＮＱと制御信号ＣＱとを乗算する。
【０００６】
四象限乗算器２Ｉ，２Ｑから出力される同相信号ＶＸＩと直交信号ＶＸＱは合成器３でベクトル合成され、出力信号ＶＯＵＴとして外部へ出力される。位相変調器の出力信号ＶＯＵＴは以下のように表わされる。
ＶＯＵＴ＝ｃｏｓ（ＶＣ）・ｓｉｎ（ωｔ）＋ｓｉｎ（ＶＣ）・ｃｏｓ（ωｔ）
・・・（１）
【０００７】
式（１）は加法定理により次式で表わされる。
ＶＯＵＴ＝ｓｉｎ（ωｔ＋ＶＣ）                                  ・・・（２）
結果として、出力信号ＶＯＵＴの位相は制御電圧ＶＣに比例し、出力振幅は制御電圧ＶＣに依らず一定となる。
【０００８】
例えば同相信号側の利得を１、直交信号側の利得を０と設定した場合、コンスタレーション表示では、出力信号ＶＯＵＴとして図１０（Ｃ）の２１（角度０°、振幅１）の信号を得ることができる。同様に、同相信号側の利得をｃｏｓ（２２．５°）≒０．９２、直交信号側の利得をｓｉｎ（２２．５°）≒０．３８と設定した場合には、出力信号ＶＯＵＴとして図１０（Ｃ）の２２（角度２２．５°、振幅（０．９２2＋０．３８2）1/2＝１）の信号を得ることができ、同相信号側の利得をｃｏｓ（４５°）≒０．７１、直交信号側の利得をｓｉｎ（４５°）≒０．７１と設定した場合には、出力信号ＶＯＵＴとして図１０（Ｃ）の２３（角度４５°、振幅（０．７１2＋０．７１2）1/2＝１）の信号を得ることができる。
【０００９】
図１１に従来の位相変調器の制御回路の構成例を示す。制御回路４は、抵抗ラダーにより複数の参照電圧Ｖｎ（ｎ：１〜１０）を発生する電圧発生器４００Ｉｂ，４００Ｑｂと、制御電圧ＶＣおよび２つの参照電圧を入力とし制御電圧ＶＣが２つの参照電圧の範囲内にあるか範囲外にあるかを検出する差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑと、ＰＶＴ補償回路６００とから構成されており、アナログ演算により擬似的な正弦波関数である制御信号ＣＩ（＝ｃｏｓ（ＶＣ））と制御信号ＣＱ（＝ｓｉｎ（ＶＣ））とを発生させる。なお、図１１では、制御信号ＣＩ，ＣＱが差動信号である場合について記載しており、補信号にはバーを付記して区別している。
【００１０】
同相信号側の電圧発生器４００Ｉｂは、抵抗４０１１〜４０１５からなる抵抗ラダーによって構成され、直交信号側の電圧発生器４００Ｑｂは、抵抗４０１６〜４０２０からなる抵抗ラダーによって構成されている。同相信号側の抵抗ラダーと直交信号側の抵抗ラダーに参照電圧ＶＲＴ，ＶＲＢを共通に与える。電源電圧ＶＣＣと電圧ＶＲＴとの間にレベルシフトダイオード４０２２，４０２３および抵抗４０２４を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に定電流源４０２１を設けることにより、参照電圧ＶＲＴ，ＶＲＢを電圧発生器４００Ｑｂの内部で生成している。
【００１１】
レベルシフトダイオード４０２２，４０２３の１個あたりの電圧降下をＶＬＳ、定電流源４０２１の電流値をＩ、抵抗ラダー内の抵抗４０１１〜４０２０の合成抵抗値をＲＴＬ、抵抗４０２４の抵抗値をＲＲとし、差動増幅器４４０Ｉ〜４４４Ｉ，４４０Ｑ〜４４４Ｑの入力への電流の流れこみを無視すると、電圧ＶＲＴはＶＲＴ＝ＶＣＣ−２×ＶＬＳ−ＲＲ×Ｉと表すことができ、電圧ＶＲＢはＶＲＢ＝ＶＣＣ−２×ＶＬＳ−（ＲＲ＋ＲＴＬ）×Ｉと表すことができる。
【００１２】
２つの抵抗ラダー内で使用される抵抗値は２種類である。抵抗４０１１，４０２０の抵抗値をＲとすると、抵抗４０１２〜４０１９の抵抗値は２Ｒとなる。つまり、例えばＶ１０とＶ９との間や、Ｖ２とＶ１との間のように隣接する参照電圧間に設けられる抵抗については抵抗値をＲとし、Ｖ１０とＶ８との間や、Ｖ９とＶ７との間のように１つおきの参照電圧間に設けられる抵抗については抵抗値を２Ｒとする。これにより、同相信号側の電圧発生器４００Ｉが発生する参照電圧Ｖ１，Ｖ３，Ｖ５，Ｖ７，Ｖ９と直交信号側の電圧発生器４００Ｑが発生する参照電圧Ｖ２，Ｖ４，Ｖ６，Ｖ８，Ｖ１０とが交互に等間隔の電圧レベルになるようにする（Ｖ１０−Ｖ９＝Ｖ９−Ｖ８＝Ｖ８−Ｖ７＝・・・＝Ｖ２−Ｖ１＝一定）。
【００１３】
ＰＶＴ補償回路６００は、トランジスタ６０００、レベルシフトダイオード６００１，抵抗６００２，６００３、および定電流源６００４から構成される。ＰＶＴ補償回路６００は、制御電圧ＶＣのレベルをシフトするエミッタフォロアであり、以下の回路定数を電圧発生器４００Ｑｂと一致させる。まず、ＰＶＴ補償回路６００のエミッタフォロア（トランジスタ６０００）とレベルシフトダイオード６００１の合計の段数を、電圧発生器４００Ｑｂのレベルシフトダイオード４０２２，４０２３の段数と一致させる。また、ＰＶＴ補償回路６００の抵抗６００２の抵抗値を、電圧発生器４００Ｑｂの電圧レベル微調整用の抵抗４０２４の抵抗値ＲＲと一致させる。さらに、ＰＶＴ補償回路６００の定電流源６００４の定電流値を、電圧発生器４００Ｑｂの定電流源４０２１の定電流値Ｉと一致させる。ＰＶＴ補償回路６００の抵抗６００３の抵抗値ＲＴＤＬは、任意に選ぶことができる。
【００１４】
トランジスタ６０００のベース−エミッタ間電圧がレベルシフトダイオード４０２２，４０２３，６００１の１個あたりの電圧降下ＶＬＳと同一と仮定すると、差動増幅器４４０Ｉ〜４４４Ｉ，４４０Ｑ〜４４４Ｑに送られるレベルシフト後の制御電圧ＶＣＬＳは、ＶＣＬＳ＝ＶＣ−２×ＶＬＳ−ＲＲ×Ｉとなる。以上により、ＶＲＴ−ＶＣＬＳ＝ＶＣＣ−ＶＣ、ＶＣＬＳ−ＶＲＢ＝ＲＴＬ×Ｉ−（ＶＣＣ−ＶＣ）となり、電圧ＶＲＴとＶＣＬＳ間の電圧差および電圧ＶＣＬＳとＶＲＢ間の電圧差は、（ＶＣＣ−ＶＣ）の関数で表すことができる。
【００１５】
差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑは、制御電圧ＶＣＬＳおよび２つの参照電圧Ｖｍ，Ｖｎを入力とし、制御電圧ＶＣＬＳが２つの参照電圧Ｖｍ，Ｖｎの範囲内にあるか範囲外にあるかを検出する。差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑに求められる機能は、制御電圧ＶＣＬＳが２つの参照電圧の範囲内にあるか範囲外にあるか単純に２状態を検出することではなく、入力される制御電圧ＶＣＬＳから制御信号ＣＩ＝ｃｏｓ（ＶＣＬＳ）、ＣＱ＝ｓｉｎ（ＶＣＬＳ）への変換をアナログ演算することである。
【００１６】
差動増幅器対４０１Ｉは、差動増幅器４４０Ｉ，４４１Ｉによって構成され、差動増幅器対４０２Ｉは、差動増幅器４４２Ｉ，４４３Ｉによって構成されている。同様に、差動増幅器対４０１Ｑは、差動増幅器４４０Ｑ，４４１Ｑによって構成され、差動増幅器対４０２Ｑは、差動増幅器４４２Ｑ，４４３Ｑによって構成されている。同相信号側の差動増幅器４４０Ｉ〜４４４Ｉは第１の差動増幅器グループを構成し、直交信号側の差動増幅器４４０Ｑ〜４４４Ｑは第２の差動増幅器グループを構成している。参照電圧の数Ｎ（Ｎは２以上の整数）は、位相変調器の必要な総移相量を得るために任意の整数から選択することが可能であり、図１１の例ではＮ＝１０の場合を記載している。第１の差動増幅器グループに含まれる差動増幅器の個数と第２の差動増幅器グループに含まれる差動増幅器の個数との総和は、Ｎである。
【００１７】
第１の差動増幅器グループが制御信号ＣＩ（＝ｃｏｓ（ＶＣＬＳ））を発生し、第２の差動増幅器グループが制御信号ＣＱ（＝ｓｉｎ（ＶＣＬＳ））を発生する。差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑはそれぞれ３６０度相当の擬似的な正弦波または余弦波を発生するので、差動増幅器１個当たり１８０度相当の擬似的な正弦波または余弦波の発生を担うことになる。第１の差動増幅器グループ、第２の差動増幅器グループはそれぞれ９００度相当の擬似的な正弦波、余弦波を発生するが、正弦波と余弦波とで９０度ずれているので、擬似的な正弦波（制御信号ＣＱ）と余弦波（制御信号ＣＩ）を同時に発生できる移相範囲は８１０度となる。
【００１８】
図１２（Ａ）、図１２（Ｂ）、図１２（Ｃ）は差動増幅器の回路構成とその動作を示す図であり、図１２（Ａ）は差動増幅器の回路図、図１２（Ｂ）は図１２（Ａ）の差動増幅器の記号を示す図、図１２（Ｃ）は図１２（Ａ）の差動増幅器の入出力特性（ＶＣ−ＣＩ特性）を示す図である。差動増幅器は、図１２（Ａ）に示すように、トランジスタ５００，５０１，５０８，５０９と、電流源５０２，５１０と、レベルシフト用抵抗５０３と、負荷抵抗５０４，５０５，５１１，５１２と、エミッタ抵抗５０６，５０７，５１３，５１４とから構成される。制御信号ＣＩは、トランジスタ５０８のコレクタと負荷抵抗５１１との接続点から出力され、制御信号バーＣＩは、トランジスタ５０９のコレクタと負荷抵抗５１２との接続点から出力される。この差動増幅器を記号で表すと、図１２（Ｂ）のようになる。
【００１９】
図１２（Ｃ）において、１５０は差動増幅器を１段使用した場合の入出力特性、１５１は図１２（Ａ）の差動増幅器の入出力特性を示している。図１２（Ａ）の構成では、複数の差動増幅器を縦続接続することにより、急峻な入出力特性（ＶＣ−ＣＩ特性）が得られるので、制御電圧ＶＣの電圧範囲（すなわち、参照電圧の電圧範囲＝ＶＲＴ−ＶＲＢ＝Ｖ１０−Ｖ１）を小さくすることが可能となり、設計の自由度を増やすことができる。
【００２０】
図１３（Ａ）、図１３（Ｂ）は差動増幅器対４０１Ｉの回路構成とその動作を示す図であり、図１３（Ａ）は差動増幅器対４０１Ｉの記号を示す図、図１３（Ｂ）は図１３（Ａ）の差動増幅器対４０１Ｉの入出力特性（ＶＣ−ＣＩ特性）を示す図である。差動増幅器対４０１Ｉを構成する一方の差動増幅器４４０Ｉの構成は図１２（Ａ）に示したとおりである。他方の差動増幅器４４１Ｉの構成は、図１２（Ａ）に示した構成において、参照電圧Ｖｍの代わりに参照電圧Ｖｎ（ここでのＶｎはＶｍに対して１つおきの関係にある参照電圧）を入力し、出力を逆相にすればよい。つまり、差動増幅器４４１Ｉの場合、制御信号ＣＩは、トランジスタ５０９のコレクタと負荷抵抗５１２との接続点から出力され、制御信号バーＣＩは、トランジスタ５０８のコレクタと負荷抵抗５１１との接続点から出力される。
【００２１】
制御電圧ＶＣＬＳが参照電圧Ｖｍ，Ｖｎよりも十分に大きい領域では２つの差動増幅器４４０Ｉ，４４１Ｉが両方ともオンとなり、制御信号ＣＩは電圧ＶＨの近傍に収束する。制御電圧ＶＣＬＳが参照電圧Ｖｍ，Ｖｎよりも十分に小さい領域では２つの差動増幅器４４０Ｉ，４４１Ｉが両方ともオフとなり、制御信号ＣＩは電圧ＶＨの近傍に収束する。制御電圧ＶＣＬＳが参照電圧ＶｍとＶｎの中間電圧となったときには、制御信号ＣＩは最小電圧ＶＬとなる。制御電圧ＶＣＬＳが参照電圧Ｖｍに近い領域では差動増幅器４４０Ｉがオフとなり差動増幅器４４１Ｉがオンとなるので、制御信号ＣＩはＶＨとＶＬの中間的なレベルとなる。制御電圧ＶＣＬＳが参照電圧Ｖｎに近い領域では差動増幅器４４０Ｉがオンとなり差動増幅器４４１Ｉがオフとなるので、制御信号ＣＩはＶＨとＶＬの中間的なレベルとなる。２つの差動増幅器４４０Ｉ，４４１Ｉは同一に製造されるので、差動増幅器対４０１Ｉの入出力特性は下に凸（または上に凸）の左右対称の形状となる。本実施の形態では、制御電圧ＶＣＬＳを参照電圧Ｖｍの近傍の値または参照電圧Ｖｎの近傍の値にして、ＶＨとＶＬの中間的なレベルを利用する。
【００２２】
図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）は差動増幅器対４０１Ｉの動作の参照電圧間隔依存性を示す図であり、図１４（Ａ）は参照電圧ＶｍとＶｎとの差が定数ＶＴ（ＶＴ＝ｋＴ／ｑ＝２６ｍＶであり、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷）と比較して十分に大きい場合（｜Ｖｍ−Ｖｎ｜＞＞８ＶＴ）の差動増幅器対４０１Ｉの入出力特性を示す図、図１４（Ｂ）は参照電圧ＶｍとＶｎとの差が定数ＶＴの８倍程度である場合（｜Ｖｍ−Ｖｎ｜≒８ＶＴ）の差動増幅器対４０１Ｉの入出力特性を示す図、図１４（Ｃ）は参照電圧ＶｍとＶｎとの差が定数ＶＴと比較して十分に小さい場合（｜Ｖｍ−Ｖｎ｜＜＜８ＶＴ）の差動増幅器対４０１Ｉの入出力特性を示す図である。
【００２３】
制御電圧ＶＣＬＳが参照電圧ＶｍとＶｎの中間電圧となったときに制御信号ＣＩは最小となるが、参照電圧ＶｍとＶｎの電圧差と定数ＶＴとの大小関係によりその振る舞いは変化する。参照電圧ＶｍとＶｎとの差が定数ＶＴと比較して十分に大きい場合には、制御信号ＣＩは、図１４（Ａ）に示すように広い制御電圧ＶＣＬＳの範囲で最小電圧ＶＬに張り付く。反対に、参照電圧ＶｍとＶｎとの差が定数ＶＴと比較して十分に小さい場合には、図１４（Ｃ）に示すように制御電圧ＶＣＬＳが参照電圧ＶｍとＶｎの中間電圧となったときに制御信号ＣＩは最小となるが、制御信号ＣＩの電圧値はＶＬまで下がらない。
【００２４】
参照電圧ＶｍとＶｎとの電圧差と、定数ＶＴとの関係を適切に（例えば、参照電圧ＶｍとＶｎとの電圧差を定数ＶＴの８倍程度）に選択すると、図１４（Ｂ）に示すように制御電圧ＶＣＬＳが参照電圧ＶｍとＶｎの中間電圧となったときに、制御信号ＣＩは最小電圧ＶＬ近傍まで下がり、かつ余弦波形または正弦波形に似た極小値を持つことになる。
【００２５】
このように、参照電圧ＶｍとＶｎとの電圧差と、定数ＶＴとの関係を適切に選択すると、制御電圧ＶＣＬＳに対する制御信号ＣＩの変化の特性をｃｏｓ（ＶＣＬＳ）またはｓｉｎ（ＶＣＬＳ）に類似させることができる。さらに、制御電圧ＶＣＬＳの変化に対して制御信号ＣＩが大きく変化しており、雑音の影響を受けにくいことから、制御信号ＣＩは制御信号として適している。参照電圧ＶｍとＶｎとの電圧差が定数ＶＴの２倍未満または定数ＶＴの１２倍よりも大きいときには、制御信号ＣＩは余弦波形、正弦波形から外れた波形になる。このように、制御信号ＣＩを余弦波形、正弦波形に類似した波形にするには、参照電圧ＶｍとＶｎの電圧差を定数ＶＴの２倍以上１２倍以下程度に設定すると有効である。
なお、図１２〜図１４では、制御信号ＣＩ，バーＣＩを生成する差動増幅器対について説明しているが、制御信号ＣＱ，バーＣＱを生成する差動増幅器対も同様の構成で実現することができる。
【００２６】
図１５は制御回路４の入出力特性を示す図である。まず、参照電圧Ｖｍとして電圧Ｖ９が入力され、参照電圧Ｖｎとして電圧Ｖ７が入力される差動増幅器対４０１Ｉに注目して動作を説明する。制御電圧ＶＣＬＳが電圧Ｖ６よりも大きく、電圧Ｖ１０よりも小さい領域では、制御信号ＣＩは図１４（Ｂ）と同様な特性となっている。すなわち、電圧Ｖ６を位相の基準（０°）と考えると、制御信号ＣＩのレベルは擬似的に、ＶＣＬＳ＝Ｖ６においてｃｏｓ（０°）、ＶＣＬＳ＝Ｖｎ＝Ｖ７においてｃｏｓ（９０°）、ＶＣＬＳ＝Ｖ８においてｃｏｓ（１８０°）、ＶＣＬＳ＝Ｖｍ＝Ｖ９においてｃｏｓ（２７０°）と理解することができる。図１４（Ｂ）によれば、ｃｏｓ（０°）の電圧値はＶＨ、ｃｏｓ（１８０°）の電圧値はＶＬ、ｃｏｓ（９０°）、ｃｏｓ（２７０°）の電圧値はＶＨとＶＬの中間の値である。本実施の形態では、図１５に示すようにＶＨを「１」、ＶＬを「−１」、ＶＨとＶＬの中間の値を「０」としている。
【００２７】
さらに、参照電圧Ｖｍとして電圧Ｖ５が入力され、参照電圧Ｖｎとして電圧Ｖ３が入力される差動増幅器対４０２Ｉに注目して動作を説明する。制御電圧ＶＣＬＳが電圧Ｖ２よりも大きく、電圧Ｖ６よりも小さい領域では、制御信号ＣＩは図１４（Ｂ）と同様な特性となっている。すなわち、電圧Ｖ２を位相の基準（０°）と考えると、制御信号ＣＩのレベルは擬似的に、ＶＣＬＳ＝Ｖ２においてｃｏｓ（０°）、ＶＣＬＳ＝Ｖｎ＝Ｖ３においてｃｏｓ（９０°）、ＶＣＬＳ＝Ｖ４においてｃｏｓ（１８０°）、ＶＣＬＳ＝Ｖｍ＝Ｖ５においてｃｏｓ（２７０°）と理解することができる。
【００２８】
以上説明した２つの差動増幅器対４０１Ｉ，４０２Ｉにより、制御電圧ＶＣＬＳが電圧Ｖ２からＶ１０の領域で７２０°分に相当する疑似的な余弦波形が得られることが分かる。さらに、電圧Ｖ１が入力される差動増幅器４４４Ｉが設けられることにより、制御信号ＣＩは電圧Ｖ１においてｃｏｓ（２７０°）に相当する値となる。２つの差動増幅器対４０１Ｉ，４０２Ｉと差動増幅器４４４Ｉとを合わせると、制御電圧ＶＣＬＳが電圧Ｖ１からＶ１０の領域で８１０°分に相当する疑似的な余弦波形が得られることになる。
【００２９】
次に、参照電圧Ｖｍとして電圧Ｖ１０が入力され、参照電圧Ｖｎとして電圧Ｖ８が入力される差動増幅器対４０１Ｑに注目して動作を説明する。制御電圧ＶＣＬＳが電圧Ｖ７よりも大きい領域では、制御信号ＣＱは図１４（Ｂ）の制御信号ＣＩと同様な特性となっている。９０°基準をずらして考えて、Ｖ６を位相の基準（０°）と考えると、制御信号ＣＱのレベルは擬似的に、ＶＣＬＳ＝Ｖ６においてｓｉｎ（０°）、ＶＣＬＳ＝Ｖ７においてｓｉｎ（９０°）、ＶＣＬＳ＝Ｖｎ＝Ｖ８においてｓｉｎ（１８０°）、ＶＣＬＳ＝Ｖ９においてｓｉｎ（２７０°）と理解することができる。
【００３０】
さらに、参照電圧Ｖｍとして電圧Ｖ６が入力され、参照電圧Ｖｎとして電圧Ｖ４が入力される差動増幅器対４０２Ｑに注目して動作を説明する。制御電圧ＶＣＬＳが電圧Ｖ３よりも大きく、電圧Ｖ７よりも小さい領域では、制御信号ＣＱは図１４（Ｂ）の制御信号ＣＩと同様な特性となっている。９０°基準をずらして考えて、Ｖ２を位相の基準（０°）と考えると、制御信号ＣＱのレベルは擬似的に、ＶＣＬＳ＝Ｖ２においてｓｉｎ（０°）、ＶＣＬＳ＝Ｖ３においてｓｉｎ（９０°）、ＶＣＬＳ＝Ｖｎ＝Ｖ４においてｓｉｎ（１８０°）、ＶＣＬＳ＝Ｖ５においてｓｉｎ（２７０°）と理解することができる。
【００３１】
以上説明した２つの差動増幅器対４０１Ｑ，４０２Ｑにより、制御電圧ＶＣＬＳが電圧Ｖ２からＶ１０の領域で７２０°分に相当する疑似的な正弦波形が得られることが分かる。さらに、電圧Ｖ２が入力される差動増幅器４４４Ｑが設けられることにより、制御信号ＣＱはＶＣＬＳ＝Ｖ２においてｓｉｎ（０°）、ＶＣＬＳ＝Ｖ１においてｓｉｎ（２７０°）に相当する値となる。２つの差動増幅器対４０１Ｑ，４０２Ｑと差動増幅器４４４Ｑとを合わせると、制御電圧ＶＣＬＳが電圧Ｖ１からＶ１０の領域で８１０°分に相当する疑似的な正弦波形が得られることになる。
【００３２】
このように、制御回路４は、制御電圧ＶＣＬＳから、制御信号ＣＩ＝ｃｏｓ（ＶＣＬＳ）、ＣＱ＝ｓｉｎ（ＶＣＬＳ）への変換をリアルタイムで行うアナログ演算回路となっている。同相信号側の制御信号ＣＩと直交信号側の制御信号ＣＱを同時に得ることができるのは、制御回路４内の電圧発生器４００Ｉｂ，４００Ｑｂが発生する複数の参照電圧を、同相信号側の演算を行う差動増幅器対と直交信号側の演算を行う差動増幅器対に交互に入力するからである。例えば図１１の例では、電圧Ｖ９，Ｖ７，Ｖ５，Ｖ３，Ｖ１を同相信号側の演算に使用し、電圧Ｖ１０，Ｖ８，Ｖ６，Ｖ４，Ｖ２を直交信号側の演算に使用している。
従来の位相変調器は、信号の広帯域動作、位相制御の高い線形性、単一の制御電圧による制御、低電力動作などにおいて優れた特性を得ることができる。
【先行技術文献】
【特許文献】
【００３３】
【特許文献１】国際公開ＷＯ２０１０／０２１２８０Ａ１
【非特許文献】
【００３４】
【非特許文献１】H.Nosaka，et al.，“Vector Modulator-Based Phase Shifter with 810° Control Range for 43-Gbps Optical Transceivers”，EuMC 2009，pp.248-251，Sep.2009
【発明の概要】
【発明が解決しようとする課題】
【００３５】
従来の位相変調器では、制御回路の出力に振幅歪みが存在する場合や９０度分配器に分配誤差が存在する場合には、移相特性の線形性が悪化するという問題点があった。以下、この問題点について詳細に説明する。図１６は図９に示した従来の位相変調器の移相特性を示す図である。横軸は制御電圧ＶＣＬＳ、縦軸はＶＣＬＳ＝Ｖ１を基準にした場合の出力信号ＶＯＵＴの移相量である。１６０は制御回路４が理想的な余弦波、正弦波を発生すると仮定した場合の位相変調器の移相特性を示し、１６１は実際の移相特性を示している。制御回路４が理想的な余弦波、正弦波を発生する場合、ＶＣＬＳ＝Ｖ１で０度の移相量となり、ＶＣＬＳ＝Ｖ１０で８１０度の移相量となる直線的な移相特性となる。しかしながら、現実の制御回路４は、理想的な余弦波、正弦波を発生するものではなく、余弦波、正弦波の特性に近い特性（擬似正弦波、擬似余弦波）を発生するので、移相特性は理想的な直線にはならない。
【００３６】
現実の移相特性の形状は、擬似余弦波の理想的な余弦波に対する振幅歪み、擬似正弦波の理想的な正弦波に対する振幅歪みや、９０°分配器１の分配誤差（振幅ばらつき、位相ばらつき）等によって影響を受ける。
まず、９０°分配器１の分配誤差よりも擬似余弦波および擬似正弦波の振幅歪みの方が位相変調器の移相特性に大きな影響を与える場合を考える。振幅歪みは１８０度周期で理想からのずれとして現れるが、擬似余弦波にて１８０度毎に現れ、擬似正弦波にて１８０度毎に現れる。擬似余弦波と擬似正弦波には９０度相当の差があるので、結果として出力には９０度周期の位相誤差として現れる。図１６の１６１で示した移相特性は、このような振幅歪みが支配的な場合の移相特性の例を表わしている。
【００３７】
次に、擬似余弦波および擬似正弦波の振幅歪みよりも９０°分配器１の分配誤差の方が位相変調器の移相特性に大きな影響を与える場合を考える。９０°分配器１の分配誤差は１８０度周期であるので、結果として出力には１８０度周期の位相誤差として現れる。
図１７は擬似余弦波および擬似正弦波の振幅歪みよりも９０°分配器１の分配誤差の方が移相特性に大きな影響を与える場合の位相変調器の移相特性を示す図である。１７０は理想的な移相特性を示し、１７１は実際の移相特性を示している。
以上のように、制御回路４の出力に振幅歪みが存在する場合や、９０°分配器１に分配誤差が存在する場合には、移相特性の線形性が悪化する。
【００３８】
本発明は、上記課題を解決するためになされたもので、制御回路の出力に振幅歪みが存在する場合や９０°分配器に分配誤差が存在する場合でも、移相特性の線形性の悪化を抑圧することができる位相変調器を提供することを目的とする。
【課題を解決するための手段】
【００３９】
本発明の位相変調器は、入力信号の位相を第１の制御電圧に応じて変調する第１の位相変調手段と、この第１の位相変調手段から入力される信号の位相を第２の制御電圧に応じて変調する第２の位相変調手段と、前記第１、第２の制御電圧のレベル調整と、前記第１、第２の制御電圧間のタイミング調整のうち少なくとも一方の調整を実施して、前記第１、第２の制御電圧を前記第１、第２の位相変調手段に供給する相殺回路とを備え、各位相変調手段は、入力信号から同相信号とこの同相信号に対して位相が９０°ずれた直交信号とを生成する９０°分配器と、同相信号側の第１の制御信号に応じて前記同相信号の振幅を変化させて出力する第１の四象限乗算器と、直交信号側の第２の制御信号に応じて前記直交信号の振幅を変化させて出力する第２の四象限乗算器と、前記第１、第２の四象限乗算器から出力される同相信号と直交信号とを合成して出力する合成器と、前記相殺回路から供給される制御電圧から、余弦波に類似する前記第１の制御信号と正弦波に類似する前記第２の制御信号とを発生する制御回路とを備えることを特徴とするものである。
【００４０】
また、本発明の位相変調器の１構成例において、前記相殺回路は、前記第１の位相変調手段の移相特性の誤差と前記第２の位相変調手段の移相特性の誤差とが相殺されるように前記調整を実施することを特徴とするものである。
また、本発明の位相変調器の１構成例において、前記相殺回路は、前記第１、第２の制御電圧のうち一方のレベルを調整するレベルシフト回路からなることを特徴とするものである。
また、本発明の位相変調器の１構成例において、前記相殺回路は、前記第１、第２の制御電圧のうち一方のタイミングを調整する遅延回路からなることを特徴とするものである。
【００４１】
また、本発明の位相変調器の１構成例において、前記制御回路は、複数の参照電圧を発生する電圧発生器と、前記制御電圧と前記参照電圧との差信号を制御信号として出力する差動増幅器群とを備え、前記差動増幅器群は、前記制御電圧と前記参照電圧とを入力とし同相信号側の前記第１制御信号を出力する第１の差動増幅器グループと、前記制御電圧と前記参照電圧とを入力とし直交信号側の前記第２の制御信号を出力する第２の差動増幅器グループとを備え、前記電圧発生器は、前記複数の参照電圧を前記第１の差動増幅器グループと前記第２の差動増幅器グループに交互に１つずつ入力し、前記第１の差動増幅器グループと前記第２の差動増幅器グループとは、それぞれ少なくとも１つずつの差動増幅器を備えることを特徴とするものである。
また、本発明の位相変調器の１構成例において、各差動増幅器は、前記制御電圧と前記参照電圧とを入力とする第１の単位差動増幅器と、この第１の単位差動増幅器の出力信号を入力とするエミッタフォロアと、このエミッタフォロアの出力信号を入力とする第２の単位差動増幅器とから構成されることを特徴とするものである。
また、本発明の位相変調器の１構成例において、前記９０°分配器は、多段のポリフェーズフィルタで構成されることを特徴とするものである。
【発明の効果】
【００４２】
本発明によれば、第１、第２の位相変調手段を縦続接続し、第１、第２の制御電圧のレベル調整と、第１、第２の制御電圧間のタイミング調整のうち少なくとも一方の調整を実施して、第１、第２の制御電圧を第１、第２の位相変調手段に供給することにより、制御回路の出力に振幅歪みが存在する場合や９０°分配器に分配誤差が存在する場合でも、移相特性の線形性の悪化を抑圧することができ、線形性の高い出力信号を得ることができる。
【００４３】
また、本発明では、第１、第２の単位差動増幅器の間にエミッタフォロアを挿入して駆動力を高めた差動増幅器を用いて制御回路を構成するので、制御電圧の帯域不足を解消することができ、単一の制御電圧によりＧＨｚオーダーの高周波の位相変調が可能な位相変調器を実現することができる。
【００４４】
また、本発明では、９０°分配器を多段のポリフェーズフィルタで構成することにより、縦続接続による位相変調器であっても、後段の位相変調器の広帯域動作を担保することができるので、位相変調器の変調度を高くすることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施の形態に係る位相変調器の構成を示すブロック図である。
【図２】本発明の第２の実施の形態に係る位相変調器の構成を示すブロック図である。
【図３】本発明の第２の実施の形態に係る位相変調器の移相特性を示す図である。
【図４】本発明の第２の実施の形態に係る位相変調器の別の移相特性を示す図である。
【図５】本発明の第３の実施の形態に係る位相変調器の構成を示すブロック図である。
【図６】本発明の第４の実施の形態に係る位相変調器における９０°分配器の構成を示す回路図である。
【図７】ポリフェーズフィルタの帯域特性を示す図である。
【図８】本発明の第５の実施の形態に係る位相変調器における制御回路の構成要素となる差動増幅器の構成を示す回路図である。
【図９】従来の位相変調器の構成を示すブロック図である。
【図１０】図９の位相変調器の各部の信号を平面上にコンスタレーション表示した図である。
【図１１】図９の位相変調器の制御回路の構成を示すブロック図である。
【図１２】図９の位相変調器における差動増幅器対の構成要素となる差動増幅器の回路構成と動作を示す図である。
【図１３】図９の位相変調器における差動増幅器対の回路構成とその動作を示す図である。
【図１４】図９の位相変調器における差動増幅器対の動作の参照電圧間隔依存性を示す図である。
【図１５】図９の位相変調器における制御回路の入出力特性を示す図である。
【図１６】図９の位相変調器の移相特性を示す図である。
【図１７】図９の位相変調器の別の移相特性を示す図である。
【発明を実施するための形態】
【００４６】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の第１の実施の形態に係る位相変調器の構成を示すブロック図である。本実施の形態の位相変調器は、９０°分配器１−１，１−２と、四象限乗算器２Ｉ−１，２Ｑ−１，２Ｉ−２，２Ｑ−２と、合成器３−１，３−２と、制御回路４−１，４−２と、相殺回路５とから構成される。本実施の形態は、９０°分配器１−１と四象限乗算器２Ｉ−１，２Ｑ−１と合成器３−１と制御回路４−１とからなる第１の位相変調器と、９０°分配器１−２と四象限乗算器２Ｉ−２，２Ｑ−２と合成器３−２と制御回路４−２とからなる第２の位相変調器とを縦続接続した構成になっている。
【００４７】
９０°分配器１−１，１−２は図９の９０°分配器１と同一であり、四象限乗算器２Ｉ−１，２Ｑ−１，２Ｉ−２，２Ｑ−２は図９の四象限乗算器２Ｉ，２Ｑと同一であり、合成器３−１，３−２は図９の合成器３と同一であり、制御回路４−１，４−２は図９の制御回路４と同一である。したがって、これら構成要素の説明は省略する。
【００４８】
すでに述べたように、図９に示した従来の位相変調器では、移相特性の誤差は９０度または１８０度の周期で現れる。そこで、図９で説明した位相変調器を２つ用意し、これらの位相変調器を縦続接続し、移相特性の誤差の周期を相殺する２つの制御電圧ＶＣ１，ＶＣ２を発生する相殺回路５を設ける。相殺回路５は、単一の制御電圧ＶＣから制御電圧ＶＣ１，ＶＣ２を生成して制御回路４−１，４−２に入力する。このとき、相殺回路５は、外部から入力される調整指示信号（不図示）に応じて制御電圧ＶＣ１，ＶＣ２の電圧レベルを調整したり、調整指示信号に応じて制御電圧ＶＣ１，ＶＣ２間のタイミングを調整したりすることで、位相変調器の２つの移相特性の誤差を相殺する。
【００４９】
つまり、９０°分配器１−１と四象限乗算器２Ｉ−１，２Ｑ−１と合成器３−１と制御回路４−１とからなる第１の位相変調器の移相特性と、９０°分配器１−２と四象限乗算器２Ｉ−２，２Ｑ−２と合成器３−２と制御回路４−２とからなる第２の位相変調器の移相特性との間には、４５度または９０度に相当するずれが存在するので、制御電圧ＶＣ１，ＶＣ２の電圧レベルを調整したり、制御電圧ＶＣ１，ＶＣ２間のタイミングを調整したりすることで、これら２つの移相特性の誤差を相殺することができる。
【００５０】
以上の構成により、本実施の形態では、制御回路４−１，４−２の出力に振幅歪みが存在する場合や、９０°分配器１−１，１−２に分配誤差が存在する場合でも、移相特性の線形性の悪化を抑圧することができる。
なお、制御電圧ＶＣ１，ＶＣ２の調整は、電圧レベルのみを調整してもよいし、タイミングのみを調整してもよいし、これら２つの調整を同時に実施してもよい。また、制御電圧ＶＣ１，ＶＣ２の両方を調整するようにしてもよいし、どちらか一方のみを調整するようにしてもよい。
【００５１】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図２は本発明の第２の実施の形態に係る位相変調器の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態の位相変調器は、９０°分配器１−１，１−２と、四象限乗算器２Ｉ−１，２Ｑ−１，２Ｉ−２，２Ｑ−２と、合成器３−１，３−２と、制御回路４−１，４−２と、レベルシフト回路６とから構成される。
【００５２】
本実施の形態は、第１の実施の形態の相殺回路５の具体例としてレベルシフト回路６を用いるものである。制御回路４−１には、制御電圧ＶＣが制御電圧ＶＣ１としてそのまま入力される。レベルシフト回路６は、入力される制御電圧ＶＣの高周波特性は維持しながら、制御電圧ＶＣの直流成分のみ電圧レベルをシフトさせて制御電圧ＶＣ２として出力する機能を有する。レベルシフト回路６による調整量は、外部から入力される調整指示信号に応じて決定される。このように外部からの電気信号に応じて動作が決定されるレベルシフト回路６の構成は周知であるので、詳細な説明は省略する。
【００５３】
図１６で説明したように制御回路４が発生する擬似余弦波および擬似正弦波に振幅歪みが存在する場合、図９に示した従来の位相変調器の移相特性は９０度周期の位相誤差を持つ。この位相誤差は、制御電圧ＶＣではＶ（ｎ＋１）−Ｖｎの電圧レベル、すなわち参照電圧の間隔に相当する。そこで、９０°分配器１−１，１−２の分配誤差よりも制御回路４−１，４−２が発生する擬似余弦波および擬似正弦波の振幅歪みの方が位相変調器の移相特性に大きな影響を与える場合、レベルシフト回路６は、制御電圧ＶＣ１とＶＣ２の電圧レベル差が（Ｖ（ｎ＋１）−Ｖｎ）の１／２に相当する値になるように制御電圧ＶＣ２の電圧レベルをシフトさせればよい。
【００５４】
図３は本実施の形態の位相変調器の移相特性を示す図である。９０°分配器１−１と四象限乗算器２Ｉ−１，２Ｑ−１と合成器３−１と制御回路４−１とからなる第１の位相変調器の移相特性は図３の３０で表わされる９０度周期の位相誤差を持ち、９０°分配器１−２と四象限乗算器２Ｉ−２，２Ｑ−２と合成器３−２と制御回路４−２とからなる第２の位相変調器の移相特性は図３の３１で表わされる９０度周期の位相誤差を持つ。本実施の形態では、レベルシフト回路６を設け、制御電圧ＶＣ１とＶＣ２の電圧レベル差を（Ｖ（ｎ＋１）−Ｖｎ）の１／２に相当する値にすることにより、２つの移相特性が４５度に相当するずれを持つことになるので、２つの移相特性の誤差を相殺することができ、位相変調器のトータルの移相特性として図３の３２で示す直線の移相特性を実現することができる。
【００５５】
また、図１７で説明したように９０°分配器１に分配誤差が存在する場合、図９に示した従来の位相変調器の移相特性は１８０度周期の位相誤差を持つ。この位相誤差は、制御電圧ＶＣではＶ（ｎ＋２）−Ｖｎの電圧レベル、すなわち参照電圧の間隔の２倍の電圧レベルに相当する。そこで、制御回路４−１，４−２が発生する擬似余弦波および擬似正弦波の振幅歪みよりも９０°分配器１−１，１−２の分配誤差の方が位相変調器の移相特性に大きな影響を与える場合、レベルシフト回路６は、制御電圧ＶＣ１とＶＣ２の電圧レベル差が（Ｖ（ｎ＋２）−Ｖｎ）の１／２に相当する値になるように制御電圧ＶＣ２の電圧レベルをシフトさせればよい。
【００５６】
図４は本実施の形態の位相変調器の別の移相特性を示す図である。９０°分配器１−１と四象限乗算器２Ｉ−１，２Ｑ−１と合成器３−１と制御回路４−１とからなる第１の位相変調器の移相特性は図４の４０で表わされる１８０度周期の位相誤差を持ち、９０°分配器１−２と四象限乗算器２Ｉ−２，２Ｑ−２と合成器３−２と制御回路４−２とからなる第２の位相変調器の移相特性は図４の４１で表わされる１８０度周期の位相誤差を持つ。本実施の形態では、レベルシフト回路６を設け、制御電圧ＶＣ１とＶＣ２の電圧レベル差を（Ｖ（ｎ＋２）−Ｖｎ）の１／２に相当する値にすることにより、２つの移相特性が９０度に相当するずれを持つことになるので、２つの移相特性の誤差を相殺することができ、位相変調器のトータルの移相特性として図４の４２で示す直線の移相特性を実現することができる。
【００５７】
以上の構成により、本実施の形態では、制御回路４−１，４−２の出力に振幅歪みが存在する場合や、９０°分配器１−１，１−２に分配誤差が存在する場合でも、移相特性の線形性の悪化を抑圧することができる。
なお、レベルシフト回路６は、制御電圧ＶＣ２のレベルを調整しているが、制御電圧ＶＣ１のレベルを調整するようにしてもよい。
【００５８】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図５は本発明の第３の実施の形態に係る位相変調器の構成を示すブロック図であり、図１、図２と同一の構成には同一の符号を付してある。本実施の形態の位相変調器は、９０°分配器１−１，１−２と、四象限乗算器２Ｉ−１，２Ｑ−１，２Ｉ−２，２Ｑ−２と、合成器３−１，３−２と、制御回路４−１，４−２と、遅延回路７とから構成される。
【００５９】
本実施の形態は、第１の実施の形態の相殺回路５の具体例として遅延回路７を用いるものである。制御回路４−１には、制御電圧ＶＣが制御電圧ＶＣ１としてそのまま入力される。遅延回路７は、入力される制御電圧ＶＣの高周波特性は維持しながら、制御電圧ＶＣのタイミングをずらして制御電圧ＶＣ２として出力する機能を有する。遅延回路７による調整量は、外部から入力される調整指示信号に応じて決定される。このように外部からの電気信号に応じて動作が決定される遅延回路７の構成は周知であるので、詳細な説明は省略する。
【００６０】
図１６で説明したように制御回路４が発生する擬似余弦波および擬似正弦波に振幅歪みが存在する場合、図９に示した従来の位相変調器の移相特性は９０度周期の位相誤差を持つ。この位相誤差は、制御電圧ＶＣのタイミングを、入力信号ＶＩＮで９０度の位相に相当するタイミングずらした場合に相当する。そこで、９０°分配器１−１，１−２の分配誤差よりも制御回路４−１，４−２が発生する擬似余弦波および擬似正弦波の振幅歪みの方が位相変調器の移相特性に大きな影響を与える場合、遅延回路７は、制御電圧ＶＣ１とＶＣ２のタイミング差が、入力信号ＶＩＮで４５度の位相に相当する値になるように制御電圧ＶＣ２のタイミングをずらせばよい。この場合の位相変調器の動作は図３で説明することができる。
【００６１】
９０°分配器１−１と四象限乗算器２Ｉ−１，２Ｑ−１と合成器３−１と制御回路４−１とからなる第１の位相変調器の移相特性は図３の３０で表わされる９０度周期の位相誤差を持ち、９０°分配器１−２と四象限乗算器２Ｉ−２，２Ｑ−２と合成器３−２と制御回路４−２とからなる第２の位相変調器の移相特性は図３の３１で表わされる９０度周期の位相誤差を持つ。本実施の形態では、遅延回路７を設け、制御電圧ＶＣ１とＶＣ２のタイミング差を、入力信号ＶＩＮで４５度の位相に相当する値にすることにより、２つの移相特性が４５度に相当するずれを持つことになるので、位相変調器のトータルの移相特性として図３の３２で示す直線の移相特性を実現することができる。
【００６２】
また、図１７で説明したように９０°分配器１に分配誤差が存在する場合、図９に示した従来の位相変調器の移相特性は１８０度周期の位相誤差を持つ。この位相誤差は、制御電圧ＶＣのタイミングを、入力信号ＶＩＮで１８０度の位相に相当するタイミングずらした場合に相当する。そこで、制御回路４−１，４−２が発生する擬似余弦波および擬似正弦波の振幅歪みよりも９０°分配器１−１，１−２の分配誤差の方が位相変調器の移相特性に大きな影響を与える場合、遅延回路７は、制御電圧ＶＣ１とＶＣ２のタイミング差が、入力信号ＶＩＮで９０度の位相に相当する値になるように制御電圧ＶＣ２のタイミングをずらせばよい。この場合の位相変調器の動作は図４で説明することができる。
【００６３】
９０°分配器１−１と四象限乗算器２Ｉ−１，２Ｑ−１と合成器３−１と制御回路４−１とからなる第１の位相変調器の移相特性は図４の４０で表わされる１８０度周期の位相誤差を持ち、９０°分配器１−２と四象限乗算器２Ｉ−２，２Ｑ−２と合成器３−２と制御回路４−２とからなる第２の位相変調器の移相特性は図４の４１で表わされる１８０度周期の位相誤差を持つ。本実施の形態では、遅延回路７を設け、制御電圧ＶＣ１とＶＣ２のタイミング差を、入力信号ＶＩＮで９０度の位相に相当する値にすることにより、２つの移相特性が９０度に相当するずれを持つことになるので、位相変調器のトータルの移相特性として図４の４２で示す直線の移相特性を実現することができる。
【００６４】
以上の構成により、本実施の形態では、制御回路４−１，４−２の出力に振幅歪みが存在する場合や、９０°分配器１−１，１−２に分配誤差が存在する場合でも、移相特性の線形性の悪化を抑圧することができる。
なお、遅延回路７は、制御電圧ＶＣ２のタイミングを調整しているが、制御電圧ＶＣ１のタイミングを調整するようにしてもよい。
【００６５】
上記のとおり、第１〜第３の実施の形態の相殺回路５、レベルシフト回路６および遅延回路７による調整量は、外部から入力される調整指示信号に応じて決定される。調整指示信号の値は、位相変調器の出力信号ＶＯＵＴに重畳している誤差を見て予め決定しておけばよい。具体例には、９０°分配器１−１と四象限乗算器２Ｉ−１，２Ｑ−１と合成器３−１と制御回路４−１とからなる第１の位相変調器の移相特性の誤差と、９０°分配器１−２と四象限乗算器２Ｉ−２，２Ｑ−２と合成器３−２と制御回路４−２とからなる第２の位相変調器の移相特性の誤差とが相殺されるように、調整指示信号の値（調整量）を決定すればよい。
【００６６】
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図６（Ａ）、図６（Ｂ）は本発明の第４の実施の形態に係る位相変調器の９０°分配器の構成を示す回路図である。図６（Ａ）は第１〜第３の実施の形態の９０°分配器１−１，１−２を１段のポリフェーズフィルタで実現する場合の回路図であり、図６（Ｂ）は９０°分配器１−１，１−２を２段のポリフェーズフィルタで実現する場合の回路図である。なお、図６（Ａ）、図６（Ｂ）では、入力信号ＶＩＮと同相信号ＶＩＮＩと直交信号ＶＩＮＱとが差動信号である場合について記載しており、補信号にはバーを付記して区別している。
【００６７】
図６（Ａ）に示すポリフェーズフィルタは、一端が入力信号ＶＩＮの入力端子に接続され、他端が同相信号ＶＩＮＩの出力端子に接続された抵抗３００と、一端が入力信号ＶＩＮの入力端子に接続され、他端が直交信号ＶＩＮＱの出力端子に接続された抵抗３０１と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が同相信号バーＶＩＮＩの出力端子に接続された抵抗３０２と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が直交信号バーＶＩＮＱの出力端子に接続された抵抗３０３と、一端が入力信号ＶＩＮの入力端子に接続され、他端が直交信号ＶＩＮＱの出力端子に接続された容量３０４と、一端が入力信号ＶＩＮの入力端子に接続され、他端が同相信号バーＶＩＮＩの出力端子に接続された容量３０５と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が直交信号バーＶＩＮＱの出力端子に接続された容量３０６と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が同相信号ＶＩＮＩの出力端子に接続された容量３０７とから構成される。
【００６８】
図６（Ｂ）に示すポリフェーズフィルタは、一端が入力信号ＶＩＮの入力端子に接続された抵抗３０８，３０９と、一端が入力信号バーＶＩＮの入力端子に接続された抵抗３１０，３１１と、一端が抵抗３０８の他端に接続され、他端が同相信号ＶＩＮＩの出力端子に接続された抵抗３１２と、一端が抵抗３０９の他端に接続され、他端が直交信号ＶＩＮＱの出力端子に接続された抵抗３１３と、一端が抵抗３１０の他端に接続され、他端が同相信号バーＶＩＮＩの出力端子に接続された抵抗３１４と、一端が抵抗３１１の他端に接続され、他端が直交信号バーＶＩＮＱの出力端子に接続された抵抗３１５と、一端が入力信号ＶＩＮの入力端子に接続され、他端が抵抗３０９，３１３の接続点に接続された容量３１６と、一端が入力信号ＶＩＮの入力端子に接続され、他端が抵抗３１０，３１４の接続点に接続された容量３１７と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が抵抗３１１，３１５の接続点に接続された容量３１８と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が抵抗３０８，３１２の接続点に接続された容量３１９と、一端が抵抗３０８，３１２の接続点に接続され、他端が直交信号ＶＩＮＱの出力端子に接続された容量３２０と、一端が抵抗３０９，３１３の接続点に接続され、他端が同相信号バーＶＩＮＩの出力端子に接続された容量３２１と、一端が抵抗３１０，３１４の接続点に接続され、他端が直交信号バーＶＩＮＱの出力端子に接続された容量３２２と、一端が抵抗３１１，３１５の接続点に接続され、他端が同相信号ＶＩＮＩの出力端子に接続された容量３２３とから構成される。
【００６９】
第１〜第３の実施の形態では、位相変調器を縦続接続するので、後段の第２の位相変調器には前段の第１の位相変調器によって位相変調された信号が入力される。したがって、第２の位相変調器の各構成要素は広帯域での動作が担保されている必要がある。
９０°分配器１−１，１−２は、利用する回路構成により広帯域性に大きく差が生じる。ポリフェーズフィルタは広帯域性に優れた９０度分配を実現することができるが、前段の第１の位相変調器の変調度が大きい場合には、１段のポリフェーズフィルタでは必要な帯域をカバーできないケースが生じる。
そこで、図６（Ａ）に示した１段のポリフェーズフィルタでは必要な帯域をカバーできない場合には、図６（Ｂ）に示すように９０°分配器１−１，１−２として多段のポリフェーズフィルタを使用すればよい。
【００７０】
図７は１段、２段、３段、４段のポリフェーズフィルタの帯域特性を示す図である。横軸は周波数、縦軸は位相である。図７の７０は１段のポリフェーズフィルタの帯域特性を示し、７１は２段のポリフェーズフィルタの帯域特性を示し、７２は３段のポリフェーズフィルタの帯域特性を示し、７３は４段のポリフェーズフィルタの帯域特性を示している。図７によれば、ポリフェーズフィルタの段数を増やすことにより、９０度分配の広帯域性が良好になることが分かる。
【００７１】
以上の構成により、本実施の形態では、縦続接続による位相変調器であっても、後段の位相変調器の広帯域動作を担保することができるので、位相変調器の変調度を高くすることができる。
【００７２】
［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。第１〜第４の実施の形態で説明した位相変調器には、ＧＨｚオーダーの高周波にて位相制御を行う用途には対応できないという問題がある。その理由は、制御回路４−１，４−２を構成する差動増幅器に十分な駆動力がないためである。本実施の形態は、このような問題を解決する制御回路の構成を提供するものである。
【００７３】
図８（Ａ）、図８（Ｂ）は本実施の形態に係る位相変調器における制御回路の構成要素となる差動増幅器の回路構成を示す図である。この差動増幅器は、第１〜第４の実施の形態で説明した位相変調器の制御回路４−１，４−２を構成するものである。制御回路４−１，４−２の概略の構成は図１１に示したとおりであるので、図１１の符号を用いて説明する。図８（Ａ）は差動増幅器４４０Ｉ，４４２Ｉ，４４４Ｉの構成を示しており、図８（Ｂ）は差動増幅器４４１Ｉ，４４３Ｉの構成を示している。
【００７４】
図８（Ａ）の差動増幅器は、ベースに制御電圧ＶＣＬＳが入力されるトランジスタ１００と、ベースに参照電圧Ｖｍが入力されるトランジスタ１０１と、一端に電源電圧ＶＥＥが与えられる定電流源１０２と、一端に電源電圧ＶＣＣが与えられ、他端がトランジスタ１００のコレクタに接続される負荷抵抗１０３と、一端に電源電圧ＶＣＣが与えられ、他端がトランジスタ１０１のコレクタに接続される負荷抵抗１０４と、一端がトランジスタ１００のエミッタに接続され、他端が定電流源１０２の他端に接続されるエミッタ抵抗１０５と、一端がトランジスタ１０１のエミッタに接続され、他端が定電流源１０２の他端に接続されるエミッタ抵抗１０６と、ベースがトランジスタ１０１のコレクタと負荷抵抗１０４との接続点に接続され、コレクタに電源電圧ＶＣＣが与えられるトランジスタ１０７と、ベースがトランジスタ１００のコレクタと負荷抵抗１０３との接続点に接続され、コレクタに電源電圧ＶＣＣが与えられるトランジスタ１０８と、ベースおよびコレクタがトランジスタ１０７のエミッタに接続されたトランジスタ１０９と、ベースおよびコレクタがトランジスタ１０８のエミッタに接続されたトランジスタ１１０と、一端に電源電圧ＶＥＥが与えられ、他端がトランジスタ１０９のエミッタに接続された定電流源１１１と、一端に電源電圧ＶＥＥが与えられ、他端がトランジスタ１１０のエミッタに接続された定電流源１１２と、ベースがトランジスタ１０８のエミッタとトランジスタ１１０のベースおよびコレクタとの接続点に接続されたトランジスタ１１３と、ベースがトランジスタ１０７のエミッタとトランジスタ１０９のベースおよびコレクタとの接続点に接続されたトランジスタ１１４と、一端に電源電圧ＶＥＥが与えられる定電流源１１５と、一端に電源電圧ＶＣＣが与えられ、他端がトランジスタ１１３のコレクタに接続される負荷抵抗１１６と、一端に電源電圧ＶＣＣが与えられ、他端がトランジスタ１１４のコレクタに接続される負荷抵抗１１７と、一端がトランジスタ１１３のエミッタに接続され、他端が定電流源１１５の他端に接続されるエミッタ抵抗１１８と、一端がトランジスタ１１４のエミッタに接続され、他端が定電流源１１５の他端に接続されるエミッタ抵抗１１９とから構成される。制御信号ＣＩは、トランジスタ１１３のコレクタと負荷抵抗１１６との接続点から出力され、制御信号バーＣＩは、トランジスタ１１４のコレクタと負荷抵抗１１７との接続点から出力される。
【００７５】
トランジスタ１００，１０１と定電流源１０２と負荷抵抗１０３，１０４とエミッタ抵抗１０５，１０６とは、制御電圧ＶＣＬＳと参照電圧Ｖｍとを入力とするエミッタ結合形式の第１の単位差動増幅器を構成している。トランジスタ１０７，１０８，１０９，１１０と定電流源１１１，１１２とは、第１の単位差動増幅器から出力される差動出力信号を入力とするエミッタフォロアを構成している。トランジスタ１１３，１１４と定電流源１１５と負荷抵抗１１６，１１７とエミッタ抵抗１１８，１１９とは、エミッタフォロアから出力される差動出力信号を入力とするエミッタ結合形式の第２の単位差動増幅器を構成している。本実施の形態では、駆動力が大きく高速性に優れるエミッタフォロアを第１、第２の単位差動増幅器の間に挿入することにより、図１２（Ａ）に示した差動増幅器と比較して高周波帯域の信号を扱うことが可能となる。
【００７６】
図８（Ｂ）の差動増幅器は、図８（Ａ）と同様の構成であり、トランジスタ２００，２０１，２０７，２０８，２０９，２１０，２１３，２１４と、定電流源２０２，２１１，２１２，２１５と、負荷抵抗２０３，２０４，２１６，２１７と、エミッタ抵抗２０５，２０６，２１８，２１９とから構成される。トランジスタ２００，２０１と定電流源２０２と負荷抵抗２０３，２０４とエミッタ抵抗２０５，２０６とは、制御電圧ＶＣＬＳと参照電圧Ｖｎ（ＶｎはＶｍに対して１つおきの関係にある参照電圧）とを入力とするエミッタ結合形式の第１の単位差動増幅器を構成している。トランジスタ２０７，２０８，２０９，２１０と定電流源２１１，２１２とは、第１の単位差動増幅器から出力される差動出力信号を入力とするエミッタフォロアを構成している。トランジスタ２１３，２１４と定電流源２１５と負荷抵抗２１６，２１７とエミッタ抵抗２１８，２１９とは、エミッタフォロアから出力される差動出力信号を入力とするエミッタ結合形式の第２の単位差動増幅器を構成している。図８（Ａ）との違いは、参照電圧Ｖｍの代わりに参照電圧Ｖｎが入力されることと、出力が逆相になっていることである。つまり、制御信号ＣＩは、トランジスタ２１４のコレクタと負荷抵抗２１７との接続点から出力され、制御信号バーＣＩは、トランジスタ２１３のコレクタと負荷抵抗２１６との接続点から出力される。
【００７７】
なお、図８では、制御信号ＣＩを演算する構成について説明しているが、制御信号ＣＱを演算する構成も同様である。すなわち、差動増幅器４４０Ｑ，４４２Ｑ，４４４Ｑの場合には図８（Ａ）の構成においてＣＩ，バーＣＩをＣＱ，バーＣＱとすればよく、差動増幅器４４１Ｑ，４４３Ｑの場合には図８（Ｂ）に示した構成においてＣＩ，バーＣＩをＣＱ，バーＣＱとすればよい。
【００７８】
以上のように、本実施の形態では、第１、第２の単位差動増幅器の間にエミッタフォロアを挿入して駆動力を高めた差動増幅器を用いて制御回路４−１，４−２を構成するので、制御電圧ＶＣの帯域不足を解消することができ、ＧＨｚオーダーの高周波にて位相制御を行う用途に対応可能な制御回路４−１，４−２を実現することができる。したがって、本実施の形態を第１〜第４の実施の形態に適用すれば、単一の制御電圧ＶＣにより高周波の位相変調が可能な位相変調器を実現することができる。
【産業上の利用可能性】
【００７９】
本発明は、特に、位相変調を高周波（ＲＦ）帯域で行う無線通信、光通信、計測器の分野に適している。
【符号の説明】
【００８０】
１−１，１−２…９０°分配器、２Ｉ−１，２Ｑ−１，２Ｉ−２，２Ｑ−２…四象限乗算器、３−１，３−２…合成器、４−１，４−２…制御回路、５…相殺回路、６…レベルシフト回路、７…遅延回路、１００，１０１，１０７〜１１０，１１３，１１４，２００，２０１，２０７〜２１０，２１３，２１４，６０００…トランジスタ、１０２，１１１，１１２，１１５，２０２，２１１，２１２，２１５，４０２１，６００４…定電流源、１０３〜１０６，１１６〜１１９，２０３〜２０６，２１６〜２１９，３００，３００，３０８〜３１５，４０１１〜４０２０，４０２４，６００２，６００３…抵抗、３０４，３０７，３１６〜３２３…容量、４００Ｉｂ，４００Ｑｂ…電圧発生器、４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑ…差動増幅器対、４４０Ｉ〜４４４Ｉ，４４０Ｑ〜４４４Ｑ…差動増幅器、６００…ＰＶＴ補償回路、４０２１，６００４…定電流源、４０２２，４０２３，６００１…レベルシフトダイオード。
【図１】
2013118554.tif 000003
【図２】
2013118554.tif 000004
【図３】
2013118554.tif 000005
【図４】
2013118554.tif 000006
【図５】
2013118554.tif 000007
【図６】
2013118554.tif 000008
【図７】
2013118554.tif 000009
【図８】
2013118554.tif 000010
【図９】
2013118554.tif 000011
【図１０】
2013118554.tif 000012
【図１１】
2013118554.tif 000013
【図１２】
2013118554.tif 000014
【図１３】
2013118554.tif 000015
【図１４】
2013118554.tif 000016
【図１５】
2013118554.tif 000017
【図１６】
2013118554.tif 000018
【図１７】
2013118554.tif 000019