(57)【要約】【課題】小型化を図ることができ、かつ高い剛性を有する包囲壁を備えた電子装置を提供する。【解決手段】本発明に係る電子装置１００では、包囲壁３０は、平面視において、第１方向に延在している第１壁部３１および第２壁部３２と、第１方向と交差する第２方向に延在し、第１壁部３１および第２壁部３２に接続された第３壁部３３および第４壁部３４と、を有し、第１壁部３１には、第１開口部３５が形成され、第２壁部３２には、第２開口部３６が形成され、第１配線層２６は、第１開口部３５を通って、包囲壁３０の内側から外側まで延出し、第２配線層２８は、第２開口部３６を通って、包囲壁３０の内側から外側まで延出し、第１壁部３１の幅および第２壁部３２の幅は、第３壁部３３の幅および第４壁部３４の幅よりも大きい。【選択図】図１
2013123779.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成された機能素子と、
前記基板の上方に形成され、前記機能素子が配置された空洞部を画成する包囲壁と、
前記基板の上方に形成され、前記機能素子に接続された第１配線層および第２配線層と、
を含み、
前記包囲壁は、平面視において、
第１方向に延在している第１壁部および第２壁部と、
前記第１方向と交差する第２方向に延在し、前記第１壁部および前記第２壁部に接続された第３壁部および第４壁部と、
を有し、
前記第１壁部には、第１開口部が形成され、
前記第２壁部には、第２開口部が形成され、
前記第１配線層は、前記第１開口部を通って、前記包囲壁の内側から外側まで延出し、
前記第２配線層は、前記第２開口部を通って、前記包囲壁の内側から外側まで延出し、
前記第１壁部の幅および前記第２壁部の幅は、前記第３壁部の幅および前記第４壁部の幅よりも大きい、電子装置。
【請求項２】
請求項１において、
前記機能素子は、複数設けられ、
複数の前記機能素子は、前記第１方向に並んで配置されている、電子装置。
【請求項３】
請求項１または２に記載の電子装置と、
前記電子装置の前記第１配線層および前記第２配線層と電気的に接続された回路部と、
を含む、発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置および発振器に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）は、微小構造体形成技術の１つで、例えば、ミクロンオーダーの微細な電子機械システムを作る技術やその製品のことをいう。このようなＭＥＭＳ等の機能素子を、基板上に設けられた空洞部に配置してなる電子装置が知られている。近年、このような電子装置は、よりいっそう小型化が求められている。
【０００３】
例えば特許文献１には、機能素子の周囲に包囲壁を形成し、包囲壁に囲まれた層間絶縁層をエッチングして機能素子を露出させ、その後、機能素子の上方に被覆層を形成して、空洞部を形成することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１１４３５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
機能素子の周囲に形成された包囲壁には、機能素子に接続された配線を通すための開口部が形成される。この開口部によって包囲壁の剛性が低下し、例えば、包囲壁に加えられる外力により包囲壁が変形することがある。
【０００６】
本発明のいくつかの態様に係る目的の１つは、小型化を図ることができ、かつ高い剛性を有する包囲壁を備えた電子装置を提供することにある。また、本発明のいくつかの態様に係る目的の１つは、上記の電子装置を有する発振器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る電子装置は、
基板と、
前記基板の上方に形成された機能素子と、
前記基板の上方に形成され、前記機能素子が配置された空洞部を画成する包囲壁と、
前記基板の上方に形成され、前記機能素子に接続された第１配線層および第２配線層と、
を含み、
前記包囲壁は、平面視において、
第１方向に延在している第１壁部および第２壁部と、
前記第１方向と交差する第２方向に延在し、前記第１壁部および前記第２壁部に接続された第３壁部および第４壁部と、
を有し、
前記第１壁部には、第１開口部が形成され、
前記第２壁部には、第２開口部が形成され、
前記第１配線層は、前記第１開口部を通って、前記包囲壁の内側から外側まで延出し、
前記第２配線層は、前記第２開口部を通って、前記包囲壁の内側から外側まで延出し、
前記第１壁部の幅および前記第２壁部の幅は、前記第３壁部の幅および前記第４壁部の幅よりも大きい。
【０００８】
このような電子装置によれば、第１開口部が形成された第１壁部の幅は、第３壁部の幅および第４壁部の幅よりも大きく、第２開口部が形成された第２壁部の幅は、第３壁部の幅および第４壁部の幅よりも大きい。例えば、包囲壁の幅が同じ場合では、開口部が形成された壁部は、開口部が形成されていない壁部に比べて、剛性が低く、包囲壁に加えられた外力（例えば、空洞部内との圧力差によって加えられる外力）によって、変形することがある。しかしながら、このような電子装置では、第１壁部および第２壁部の幅は第３壁部および第４壁部の幅よりも大きいので、第１壁部および第２壁部の剛性を高くすることができ、第１壁部および第２壁部が変形することを抑制することができる。
【０００９】
さらに、このような電子装置では、第３壁部および第４壁部の幅が第１壁部および第２壁部の幅と同じ場合に比べて、小型化を図ることができる。
【００１０】
以上のように、このような電子装置では、小型化を図ることができ、かつ高い剛性を有する包囲壁を備えることができる。
【００１１】
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下、「Ａ」という）の「上方」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
【００１２】
本発明に係る電子装置において、
前記機能素子は、複数設けられ、
複数の前記機能素子は、前記第１方向に並んで配置されていてもよい。
【００１３】
このような電子装置によれば、小型化を図ることができ、かつ高い剛性を有する包囲壁を備えることができる。
【００１４】
本発明に係る発振器は、
本発明に係る電子装置と、
前記電子装置の前記第１配線層および前記第２配線層と電気的に接続された回路部と、
を含む。
【００１５】
このような発振器によれば、本発明に係る電子装置を含んでいるので、小型化を図ることができ、かつ高い信頼性を有することができる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係る電子装置を模式的に示す平面図。
【図２】本実施形態に係る電子装置を模式的に示す断面図。
【図３】本実施形態に係る電子装置を模式的に示す断面図。
【図４】本実施形態に係る電子装置を模式的に示す断面図。
【図５】本実施形態に係る電子装置を模式的に示す断面図。
【図６】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図７】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図８】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図９】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１０】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１１】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１２】本実施形態の変形例に係る電子装置を模式的に示す平面図。
【図１３】本実施形態に係る発振器を示す回路図。
【図１４】本実施形態の変形例に係る発振器を示す回路図。
【発明を実施するための形態】
【００１７】
以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００１８】
１．  電子装置
まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図１は、本実施形態に係る電子装置１００を模式的に示す平面図である。図２は、本実施形態に係る電子装置１００を模式的に示す図１のＩＩ−ＩＩ線断面図である。図３は、本実施形態に係る電子装置１００を模式的に示す図１のＩＩＩ−ＩＩＩ線断面図である。図４は、本実施形態に係る電子装置１００を模式的に示す図１のＩＶ−ＩＶ線断面図である。図５は、本実施形態に係る電子装置１００を模式的に示す図１のＶ−Ｖ線断面図である。
【００１９】
なお、便宜上、図１〜図５では、互いに直交する３つの軸として、Ｘ軸、Ｙ軸、Ｚ軸を図示している。
【００２０】
電子装置１００は、図１〜図５に示すように、基板１０と、機能素子２０と、第１配線層２６と、第２配線層２８と、包囲壁３０と、を含む。さらに、電子装置１００は、第１被覆層５０と、第２被覆層５４と、層間絶縁層６０，６２，６４と、パッシベーション層７０と、を含むことができる。
【００２１】
なお、便宜上、図１では、被覆層５０，５４およびパッシベーション層７０の図示を省略している。また、図５では、機能素子２０の図示を省略している。
【００２２】
基板１０は、支持基板１２と、第１絶縁層１４と、第２絶縁層１６と、を有することができる。
【００２３】
支持基板１２としては、例えば、シリコン基板等の半導体基板を用いる。支持基板１２として、セラミックス基板、ガラス基板、サファイア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板を用いてもよい。
【００２４】
第１絶縁層１４は、支持基板１２上に形成されている。第１絶縁層１４としては、例えば、ＬＯＣＯＳ（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）絶縁層、セミリセスＬＯＣＯＳ絶縁層、トレンチ絶縁層を用いる。第１絶縁層１４は、機能素子２０と、他の素子（例えばトランジスター、図示せず）と、を電気的に分離することができる。
【００２５】
第２絶縁層１６は、第１絶縁層１４上に形成されている。第２絶縁層１６としては、例えば、窒化シリコン層を用いる。第２絶縁層１６は、空洞部１を形成するリリース工程において、エッチングストッパー層として機能することができる。
【００２６】
機能素子２０は、基板１０上に形成され、空洞部１に収容されている。機能素子２０は、例えば、片持ち梁型のＭＥＭＳ振動子である。図示の例では、機能素子２０は、基板１０上に形成された第１電極２２と、第１電極２２と間隔を空けて形成された第２電極２４と、を有している。第１電極２２および第２電極２４の平面形状は、特に限定されないが、図１に示す例では、長方形である。
【００２７】
第２電極２４は、基板１０上に形成された支持部２４ａと、支持部２４ａから延出し第１電極２２に対向して配置された梁部２４ｂと、を有することできる。第１電極２２および第２電極２４の材質としては、例えば、所定の不純物（例えばボロン）をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
【００２８】
機能素子２０では、第１電極２２および第２電極２４の間に電圧（交番電圧）が印加されると、梁部２４ｂは、電極２２，２４間に発生する静電力により、基板１０の厚み方向（Ｚ軸方向）に振動することができる。これにより、例えば、第１電極２２から所定の周波数（梁部２４ｂの固有振動数に応じた周波数）の信号（出力信号）を出力することができる。
【００２９】
なお、機能素子２０は、図示の例に限定されず、例えば、梁部の両端部が固定された両持ち梁型の振動子でもよい。また、機能素子２０は、第２電極が、支持部と、支持部から互い反対方向に延出する第１梁部および第２梁部と、を有し、第１梁部および第２梁部の各々に対向して、第１電極が形成された振動子であってもよい。また、機能素子２０は、例えば、振動子以外の、水晶振動子、ＳＡＷ（弾性表面波）素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。このように、電子装置１００は、空洞部１に収容されうる任意の機能素子を備えることができる。
【００３０】
第１配線層２６は、基板１０上に形成され、第１電極２２に接続されている。第１配線層２６は、例えば、第１電極２２と一体的に形成されている。第１配線層２６は、第１包囲壁３０の第１壁部３１に形成された第１開口部３５を通って、包囲壁３０の内側から外側まで延出している。
【００３１】
第２配線層２８は、基板１０上に形成され、第２電極２４の支持部２４ａに接続されている。第２配線層２８は、例えば、第２電極２４と一体的に形成されている。第２配線層２８は、第１包囲壁３０の第２壁部３２に形成された第２開口部３６を通って、包囲壁３０の内側から外側まで延出している。
【００３２】
第１配線層２６および第２配線層２８の材質としては、例えば、所定の不純物（例えばボロン）をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。配線層２６，２８は、電源部（図示せず）と電気的に接続され、配線層２６，２８を介して、電極２２，２４間に電圧を印加することができる。
【００３３】
包囲壁３０は、機能素子２０が配置された空洞部１を画成している。包囲壁３０は、基板１０上であって、空洞部１の周囲に形成されている。包囲壁３０は、図１に示すように、基板１０の厚み方向からの平面視において（以下、単に「平面視において」ともいう）、機能素子２０を囲む平面形状を有している。
【００３４】
図示の例では、包囲壁３０は、導電層４０と、導電層４０上および層間絶縁層６０上に形成された第１金属層４１と、第１金属層４１上に形成された第２金属層４２と、第２金属層４２上に形成された第３金属層４３と、を含んで構成されている。
【００３５】
導電層４０の材質としては、例えば、所定の不純物（例えばボロン）をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。金属層４１，４２，４３としては、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体を用いることができる。
【００３６】
包囲壁３０は、導電層４０および金属層４１，４２，４３により構成された、第１壁部３１、第２壁部３２、第３壁部３３、および第４壁部３４を有することができる。
【００３７】
第１壁部３１は、図１に示すように平面視において、第１方向（図示の例ではＹ軸方向）に延在している。図示の例では、第１壁部３１は、一定の幅（Ｘ軸方向の長さ）を有して、Ｙ軸方向に延在している。
【００３８】
第１壁部３１には、図１〜図３に示すように、第１開口部３５が形成されている。第１開口部３５は、第１壁部３１を、例えばＸ軸方向に貫通している。第１開口部３５は、平面視において、第１配線層２６と重なる位置に形成されている。
【００３９】
第２壁部３２は、平面視において、第１方向（図示の例ではＹ軸方向）に延在している。図示の例では、第２壁部３２は、一定の幅（Ｘ軸方向の長さ）を有して、Ｙ軸方向に延在している。第２壁部３２は、第１壁部３１と対向配置され、第１壁部３１と第２壁部３２との間に機能素子２０が配置されている。
【００４０】
第２壁部３２には、第２開口部３６が形成されている。第２開口部３６は、第２壁部３２を、例えばＸ軸方向に貫通している。第２開口部３６は、平面視において、第２配線層２８と重なる位置に形成されている。
【００４１】
図示の例では、開口部３５，３６は、導電層４０および第１金属層４１に形成されている。開口部３５，３６によって、例えば、導電層４０は２つ分離され、第１金属層４１には凹部が設けられる。開口部３５，３６内には、例えば、層間絶縁層６０が形成されている。すなわち、第１金属層４１と配線層２６，２８との間には、層間絶縁層６０が形成されている。
【００４２】
第３壁部３３は、平面視において、第１方向と交差する第２方向（図示の例ではＸ軸方向）に延在している。図示の例では、第３壁部３３は、一定の幅（Ｙ軸方向の長さ）を有して、Ｘ軸方向に延在している。第３壁部３３は、第１壁部３１および第２壁部３２に接続されている。
【００４３】
第４壁部３４は、平面視において、第２方向（図示の例ではＸ軸方向）に延在している。図示の例では、第４壁部３４は、一定の幅（Ｙ軸方向の長さ）を有して、Ｘ軸方向に延在している。第４壁部３４は、第１壁部３１および第２壁部３２に接続されている。第４壁部３４は、第３壁部３３と対向配置され、第３壁部３３と第４壁部３４との間に機能素子２０が配置されている。
【００４４】
図示の例では、第１壁部３１のＹ軸方向の長さは、第３壁部３３のＸ軸方向の長さ、および第４壁部３４のＸ軸方向の長さよりも大きい。同様に、第２壁部３２のＹ軸方向の長さは、第３壁部３３のＸ軸方向の長さ、および第４壁部３４のＸ軸方向の長さよりも大きい。すなわち、空洞部１は、Ｙ軸方向の長さがＸ軸方向の長さよりも大きい。
【００４５】
図４および図５に示すように、第１壁部３１の幅Ｌ１は、第３壁部３３の幅Ｌ３、および第４壁部３４の幅Ｌ４よりも大きい。さらに、第２壁部３２の幅Ｌ２は、第３壁部３３の幅Ｌ３、および第４壁部３４の幅Ｌ４よりも大きい。
【００４６】
ここで、壁部３１，３２の幅Ｌ１，Ｌ２とは、壁部３１，３２の第１方向の長さ（図示の例ではＸ軸方向の長さ）のことであり、壁部３１，３２の、第１方向の長さが最小となる部分の長さ（第１方向の長さ）のことである。
【００４７】
図４に示す例では、幅Ｌ１，Ｌ２とは、層間絶縁層６０と空洞部１との間の第１金属層４１の長さ（Ｘ軸方向の長さ）である。図４に示す例では、幅Ｌ１，Ｌ２とは、第１金属層４１と導電層４０との接触面の長さ（Ｘ軸方向の長さ）ともいえる。幅Ｌ１，Ｌ２は、例えば、同じ長さであり、３２μｍ程度である。
【００４８】
また、壁部３３，３４の幅Ｌ３，Ｌ４とは、壁部３３，３４の第２方向の長さ（図示の例ではＹ軸方向の長さ）のことであり、壁部３３，３４の、第２方向の長さが最小となる部分の長さ（第２方向の長さ）のことである。
【００４９】
図５に示す例では、幅Ｌ３，Ｌ４とは、層間絶縁層６０と空洞部１との間の第１金属層４１の長さである。図５に示す例では、幅Ｌ３，Ｌ４とは、第１金属層４１と導電層４０との接触面の長さ（Ｙ軸方向の長さ）ともいえる。幅Ｌ３，Ｌ４は、例えば、同じ長さであり、１２μｍ程度である。
【００５０】
図示の例では、壁部３１，３２を構成する第１金属層４１と第２金属層４２との接触面の長さ（Ｘ軸方向の長さ）は、壁部３３，３４を構成する第１金属層４１と第２金属層４２との接触面の長さ（Ｙ軸方向の長さ）よりも大きい。
【００５１】
また、壁部３１，３２を構成する第２金属層４２と第３金属層４３との接触面の長さ（Ｘ軸方向の長さ）は、壁部３３，３４を構成する第２金属層４２と第３金属層４３との接触面の長さ（Ｙ軸方向の長さ）よりも大きい。
【００５２】
なお、図示の例では、包囲壁３０は、３つの金属層４０，４１，４２を有しているが、金属層の数は、特に限定されない。また、包囲壁３０は、導電層４０を有していなくてもよい。
【００５３】
層間絶縁層６０，６２，６４は、基板１０の上方であって、包囲壁３０の周囲に形成されている。層間絶縁層６０，６２，６４としては、例えば、酸化シリコン層を用いる。図示の例では、電子装置１００は、３層の層間絶縁層６０，６２，６４を有しているが、層間絶縁層の数は、特に限定されず、例えば包囲壁３０の金属層の数に応じて、適宜変更することができる。
【００５４】
第１被覆層５０は、空洞部１を上方から覆って形成されている。第１被覆層５０は、例えば、第３金属層４３と一体的に形成され、第３金属層４３と同じ材質から構成されている。第１被覆層５０には、空洞部１に連通する貫通孔５２が形成されている。貫通孔５２は、第１被覆層５０をＺ軸方向に貫通している。貫通孔５２の数は、特に限定されない。
【００５５】
第２被覆層５４は、第１被覆層５０上に形成されている。第２被覆層５４は、貫通孔５２を塞いでいる。第２被覆層５４としては、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体を用いることができる。第１被覆層５０および第２被覆層５４は、空洞部１を上方から覆って、空洞部１を封止する封止部材として機能することができる。
【００５６】
空洞部１は、例えば、基板１０、包囲壁３０、層間絶縁層６０、および被覆層５０，５４によって画成されている。空洞部１内は、減圧状態に保たれ、これにより機能素子２０の動作精度の向上を図ることができる。
【００５７】
なお、包囲壁３０および被覆層５０，５４には、一定の電位（例えば接地電位）が与えられることが望ましい。これにより、包囲壁３０および被覆層５０，５４を、電磁シールドとして機能させることができる。そのため、機能素子２０を、外部と電気的に遮蔽することができる。これにより、機能素子２０は、より安定した特性を有することができる。
【００５８】
パッシベーション層７０は、第２被覆層５４が形成されている領域を避けて、層間絶縁層６４上および第３金属層４３上に形成されている。パッシベーション層７０としては、例えば、窒化シリコン層を用いる。
【００５９】
なお、図２および図３に示すように、第１配線層２６と層間絶縁層６０との間に、犠牲層８０が形成されていてもよい。
【００６０】
本実施形態に係る電子装置１００は、例えば、以下の特徴を有する。
【００６１】
電子装置１００によれば、第１開口部３５が形成された第１壁部３１の幅Ｌ１は、第３壁部３３の幅Ｌ３および第４壁部３４の幅Ｌ４よりも大きく、第２開口部３６が形成された第２壁部３２の幅Ｌ２は、第３壁部３３の幅Ｌ３および第４壁部３４の幅Ｌ４よりも大きい。例えば、包囲壁の幅が同じ場合では、開口部が形成された壁部は、開口部が形成されていない壁部に比べて、剛性が低く、包囲壁に加えられた外力（例えば、空洞部内との圧力差によって加えられる外力）によって、変形することがある。これにより、例えば信頼性が低下することがある。しかしながら、電子装置１００では、壁部３１，３２の幅Ｌ１，Ｌ２は壁部３３，３４の幅Ｌ３，Ｌ４よりも大きいので、開口部３５，３６が形成された壁部３１，３２の剛性を高くすることができ、壁部３１，３２が変形することを抑制することができる。
【００６２】
さらに、電子装置１００では、第３壁部および第４壁部の幅が第１壁部および第２壁部の幅と同じ場合に比べて、小型化を図ることができる。
【００６３】
以上のように、電子装置１００では、小型化を図ることができ、かつ高い剛性を有する包囲壁３０を備えることができる。
【００６４】
２．  電子装置の製造方法
次に、本実施形態に係る電子装置の製造方法について、図面を参照しながら説明する。図６〜図１１は、本実施形態に係る電子装置１００の製造工程を模式的に示す断面図である。なお、図６，７，１０，１１は、図２に対応する断面図を示している。また、図８および図９では、図中の（ａ）に図２に対応する断面図を示し、図中の（ｂ）に図３に対応する断面図を示し、図中の（ｃ）に図４に対応する断面図を示している。
【００６５】
図６に示すように、支持基板１２上に、第１絶縁層１４および第２絶縁層１６をこの順で形成して、基板１０を得る。第１絶縁層１４は、例えば、ＬＯＣＯＳ法、ＳＴＩ（ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）法により形成される。第２絶縁層１６は、例えば、ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法により形成される。
【００６６】
図７に示すように、基板１０上に、第１電極２２、および第１電極２２に接続された第１配線層２６を形成する。第１電極２２および第１配線層２６は、一体的に形成されることができる。より具体的には、第１電極２２および第１配線層２６は、ＣＶＤ法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。第１電極２２および第１配線層３０が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。
【００６７】
次に、例えば熱酸化処理を行うことにより、第１電極２２および第１配線層２６を覆うように犠牲層８０を形成する。
【００６８】
次に、犠牲層８０上および基板１０上に第２電極２４を形成し、さらに、基板１０上に、第２電極２４に接続された第２配線層２８を形成する。第２電極２４および第２配線層２８は、一体的に形成されることができる。第２電極２４および第２配線層２８は、例えば、第１電極２２および第１配線層２６と同様の成膜処理およびパターニング処理により形成される。第２電極２４および第２配線層２８が多結晶シリコンからなる場合、導電性を付与するために所定の不純物をドーピングする。以上の工程により、機能素子２０を形成することができる。
【００６９】
第２電極２４および第２配線層２８を形成する工程において、導電層４０を形成することができる。なお、導電層４０は、第１電極２２および第１配線層２６を形成する工程において、形成されてもよい。
【００７０】
図８に示すように、第２電極２４、第２配線２８、導電層４０、および犠牲層８０を覆うように、基板１０の上方に層間絶縁層６０を成膜する。層間絶縁層６０は、例えば、ＣＶＤ法や塗布（スピンコート）法によって形成される。
【００７１】
次に、導電層４０が露出するように層間絶縁層６０をパターニングして、コンタクトホール６１を形成する。パターニングは、配線層２６，２８を露出しないように行われる。パターニングは、例えば、フォトリソグラフィー技術およびエッチング技術によって行われる。
【００７２】
図９に示すように、コンタクトホール６１内および層間絶縁層６０上に、第１金属層４１を形成する。上述のように、配線層２６，２８上にはコンタクトホールが形成されていないため、配線層２６，２８直上には第１金属層４１が形成されない。これにより、第１金属層４１は、凹部が形成された形状となり、開口部３５，３６が形成される。第１金属層４１は、例えば、スパッタ法、めっき法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。
【００７３】
図１０に示すように、第１金属層４１を覆うように、層間絶縁層６０の上方に層間絶縁層６２を成膜する。次に、第１金属層４１が露出するように層間絶縁層６２をパターニングして、コンタクトホール６３を形成する。次に、コンタクトホール６３内に、第２金属層４２を形成する。
【００７４】
次に、第２金属層４２を覆うように、層間絶縁層６２の上方に層間絶縁層６４を成膜する。次に、第２金属層４２が露出するように層間絶縁層６４をパターニングして、コンタクトホール６５を形成する。次に、コンタクトホール６５内に、第３金属層４３を形成する。以上の工程により、包囲壁３０を形成することができる。
【００７５】
さらに、層間絶縁層６４上に、貫通孔５２が形成された第１被覆層５０を形成する。第１被覆層５０は、第３金属層４３と一体的に形成される。
【００７６】
層間絶縁層６２，６４は、例えば、ＣＶＤ法や塗布（スピンコート）法などで成膜される。金属層４２，４３および第１被覆層５０は、例えば、スパッタ法、めっき法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。貫通孔５２は、第３金属層４３および第１被覆層５０を形成するためのパターニングにおいて、同時に形成されることができる。
【００７７】
図１１に示すように、層間絶縁層６４および第３被覆層４３上に、パッシベーション層７０を形成する。パッシベーション層７０は、例えば、ＣＶＤ法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。
【００７８】
次に、貫通孔５２に例えばエッチング液を通して、包囲壁３０に囲まれた層間絶縁層６０，６２，６４および犠牲層８０をエッチングして、空洞部１を形成する（リリース工程）。エッチングは、例えば、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムとの混合液）などを用いたウェットエッチングによって行われる。
【００７９】
図１に示すように、第１被覆層５０上に第２被覆層５４を形成する。これにより、貫通孔５２を閉鎖することができ、空洞部１を封止することができる。第２被覆層５４は、例えば、ＣＶＤ法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。
【００８０】
以上の工程により、本実施形態に係る電子装置１００を製造することができる。
【００８１】
電子装置１００の製造方法によれば、第１開口部３５が形成された第１壁部３１の幅Ｌ１を、第３壁部３３の幅Ｌ３および第４壁部３４の幅Ｌ４よりも大きくすることができ、さらに、第２開口部３６が形成された第２壁部３２の幅Ｌ２を、第３壁部３３の幅Ｌ３および第４壁部３４の幅Ｌ４よりも大きく形成することができる。そのため、上述のとおり、小型化を図ることができ、かつ高い剛性を有する包囲壁３０を備えた電子装置１００を形成することができる。
【００８２】
３．  電子装置の変形例
次に、本実施形態の変形例に係る電子装置について、図面を参照しながら説明する。図１２は、本実施形態の変形例に係る電子装置２００を模式的に示す平面図である。なお、便宜上、図１２では、互いに直交する３つの軸として、Ｘ軸、Ｙ軸、Ｚ軸を図示している。また、図１２では、被覆層５０，５４およびパッシベーション層７０の図示を省略している。
【００８３】
以下、電子装置２００において、上述した電子装置１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【００８４】
電子装置１００は、図１に示すように、１つの機能素子２０を有していた。これに対し、電子装置２００は、図１２に示すように、複数の機能素子２０を有している。
【００８５】
図示の例では、電子装置２００は、５つの機能素子２０を有しているが、その数は、特に限定されない。複数の機能素子２０は、第１方向（図示の例ではＹ軸方向）に並んで配置されている。複数の機能素子２０に応じて、配線層２６，２８は複数設けられ、複数の配線層２６，２８に応じて、開口部３５，３６は複数設けられている。
【００８６】
なお、図示はしないが、複数の第１配線層２６は、例えば、互いに電気的に接続されている。また、複数の第２配線層２８は、例えば、互いに電気的に接続されている。
【００８７】
電子装置２００によれば、電子装置１００に比べて、包囲壁３０に形成される開口部３５，３６の数が多い。そのため、例えば包囲壁の幅が同じ場合は、開口部が形成された壁部は、開口部が形成されない壁部に比べて、よりいっそう剛性が低下する。しかしながら、電子装置２００では、第１壁部３１の幅Ｌ１および第２壁部３２の幅Ｌ２は、第３壁部３３の幅Ｌ３および第４壁部３４の幅Ｌ４よりも大きいので、開口部３５，３６の各々が複数形成されても、壁部３１，３２は、高い剛性を有することができる。
【００８８】
さらに、電子装置２００では、複数の機能素子２０がＹ軸方向に並んで配置されている。そのため、電子装置１００に比べて、Ｙ軸方向の長さが大きくなる。ここで、例えば、開口部が形成されていない第３壁部および第４壁部の幅（Ｙ軸方向の長さ）が、開口部が形成された第１壁部および第２壁部の幅（Ｘ軸方向の長さ）と同じ場合には、よりいっそうＹ軸方向の長さが大きくなってしまう。しかしながら、電子装置２００では、壁部３３，３４の幅Ｌ３，Ｌ４は、壁部３１，３２の幅Ｌ１，Ｌ２よりも小さいので、その分、小型化を図ることができる。
【００８９】
４．  発振器
次に、本実施形態に係る発振器について、図面を参照しながら説明する。図１３は、本実施形態に係る発振器６００を示す回路図である。
【００９０】
発振器６００は、図１３に示すように、例えば、本発明に係る電子装置（例えば電子装置１００）と、反転増幅回路（回路部）６１０と、を含む。
【００９１】
電子装置１００は、第１配線層２６と電気的に接続された第１端子１００ａと、第２配線層２８と電気的に接続された第２端子１００ｂと、を有している。電子装置１００の第１端子１００ａは、反転増幅回路６１０の入力端子６１０ａと少なくとも交流的に接続する。電子装置１００の第２端子１００ｂは、反転増幅回路６１０の出力端子６１０ｂと少なくとも交流的に接続する。
【００９２】
図示の例では、反転増幅回路６１０は、１つのインバーターから構成されているが、所望の発振条件が満たされるように、複数のインバーター（反転回路）や増幅回路を組み合わせて構成されていてもよい。
【００９３】
発振器６００は、反転増幅回路６１０に対する帰還抵抗を含んで構成されていてもよい。図１３に示す例では、反転増幅回路６１０の入力端子と出力端子とが抵抗６２０を介して接続されている。
【００９４】
発振器６００は、反転増幅回路６１０の入力端子６１０ａと基準電位（接地電位）との間に接続された第１キャパシター６３０と、反転増幅回路６１０の出力端子６１０ｂと基準電位（接地電位）との間に接続された第２キャパシター６３２と、を含んで構成されている。これにより、ＭＥＭＳ振動子１００とキャパシター６３０，６３２とで共振回路を構成する発振回路とすることができる。発振器６００は、この発振回路で得られた発振信号ｆを出力する。
【００９５】
発振器６００を構成するトランジスターやキャパシター等の素子（図示せず）は、例えば、基板１０上に（図２参照）形成されていてもよい。これにより、電子装置１００と反増幅回路６１０をモノリシックに形成することができる。
【００９６】
発振器６００を構成するトランジスター等の素子を基板１０上に形成する場合、発振器６００を構成するトランジスター等の素子を、上述した電子装置１００を形成する工程と同一の工程で形成してもよい。具体的には、犠牲層８０を形成する工程において（図７参照）、トランジスターのゲート絶縁層を形成してもよい。さらに、第２電極２４を形成する工程において（図７参照）、トランジスターのゲート電極を形成してもよい。このように、電子装置１００の製造工程と発振器６００を構成するトランジスター等の素子の製造工程を共通化することで、製造工程の簡略化を図ることができる。
【００９７】
発振器６００によれば、小型化を図ることができ、かつ高い剛性を有する包囲壁３０を備えた電子装置１００を含む。そのため、発振器６００は、小型化を図ることができ、かつ高い信頼性を有することができる。
【００９８】
なお、発振器６００は、図１４に示すように、さらに、分周回路６４０を有していてもよい。分周回路６４０は、発振回路の出力信号Ｖｏｕｔを分周し、発振信号ｆを出力する。これにより、発振器６００は、例えば、出力信号Ｖｏｕｔの周波数よりも低い周波数の出力信号を得ることができる。
【００９９】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１００】
１  空洞部、１０  基板、１２  支持基板、１４  第１絶縁層、１６  第２絶縁層、
２０  機能素子、２２  第１電極、２４  第２電極、２４ａ  支持部、２４ｂ  梁部、
２６  第１配線層、２８  第２配線層、３０  包囲壁、３１  第１壁部、
３２  第２壁部、３３  第３壁部、３４  第４壁部、３５  第１開口部、
３６  第２開口部、４０  導電層、４１  第１金属層、４２  第２金属層、
４３  第３金属層、５０  第１被覆層、５２  貫通孔、５４  第２被覆層、
６０  層間絶縁層、６１  コンタクトホール、６２  層間絶縁層、
６３  コンタクトホール、６４  層間絶縁層、６５  コンタクトホール、
７０  パッシベーション層、８０  犠牲層、１００  電子装置、１００ａ  第１端子、
１００ｂ  第２端子、２００  電子装置、６００  発振器、６１０  反転増幅回路、
６１０ａ  入力端子、６１０ｂ  出力端子、６２０  抵抗、６３０  第１キャパシター、
６３２  第２キャパシター、６４０  分周回路
【図１】
2013123779.tif 000003
【図２】
2013123779.tif 000004
【図３】
2013123779.tif 000005
【図４】
2013123779.tif 000006
【図５】
2013123779.tif 000007
【図６】
2013123779.tif 000008
【図７】
2013123779.tif 000009
【図８】
2013123779.tif 000010
【図９】
2013123779.tif 000011
【図１０】
2013123779.tif 000012
【図１１】
2013123779.tif 000013
【図１２】
2013123779.tif 000014
【図１３】
2013123779.tif 000015
【図１４】
2013123779.tif 000016