(57)【要約】【課題】消費電力を増大させることなく、読出し速度の高速化を図ることが可能な固体撮像装置、固体撮像装置の駆動方法、及び、当該固体撮像装置を撮像部（画像取込部）として有する電子機器を提供する。【解決手段】光電変換部で光電変換して得た電荷を拡散層に転送する転送ゲートを含む単位画素と、当該単位画素から出力される信号を読み出す信号線と、当該信号線に接続された電流源とを備える固体撮像装置において、転送ゲートによる転送期間に単位画素と信号線との間、及び、信号線と電流源との間を電気的に遮断することで、当該転送期間に信号線の電位を一定に保つようにする。【選択図】図８
2013123107.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部で光電変換して得た電荷を拡散層に転送する転送ゲートを含む単位画素と、
前記単位画素から出力される信号を読み出す信号線と、
前記信号線に接続された電流源と、
前記転送ゲートによる転送期間に前記単位画素と前記信号線との間、及び、前記信号線と前記電流源との間を電気的に遮断する駆動部と
を備える固体撮像装置。
【請求項２】
前記単位画素は、前記拡散層で電圧に変換された信号を増幅する増幅トランジスタと、前記増幅トランジスタで増幅された信号を出力する画素を選択する選択トランジスタとを有し、
前記選択トランジスタは、前記駆動部による駆動の下に前記単位画素と前記信号線との間を電気的に遮断する
請求項１に記載の固体撮像装置。
【請求項３】
前記選択トランジスタは、前記増幅トランジスタと前記信号線との間に接続されている
請求項２に記載の固体撮像装置。
【請求項４】
前記信号線と前記電流源との間にスイッチ素子が接続されており、
前記スイッチ素子は、前記駆動部による駆動の下に前記信号線と前記電流源との間を電気的に遮断する
請求項１に記載の固体撮像装置。
【請求項５】
前記信号線と前記電流源との間が電気的に遮断されているときに、前記電流源に対して電流を供給する電流供給部を有する
請求項１に記載の固体撮像装置。
【請求項６】
前記駆動部は、前記単位画素と前記信号線との間、及び、前記信号線と前記電流源との間の電気的な遮断の実施の判断を、前記光電変換部への入射光量に応じて行う
請求項１に記載の固体撮像装置。
【請求項７】
前記駆動部は、前記光電変換部への入射光量が所定量よりも多い場合に前記電気的な遮断を実施せず、所定量以下の場合に前記電気的な遮断を実施する
請求項６に記載の固体撮像装置。
【請求項８】
前記信号線を通して前記単位画素から読み出されるアナログ信号をデジタル信号に変換するアナログ−デジタル変換回路を前記信号線毎に有する
請求項１に記載の固体撮像装置。
【請求項９】
前記アナログ−デジタル変換回路は、
レベルが漸次変化する参照信号と前記アナログ信号とを比較する比較部と、
前記比較部の比較結果に基づいてカウント動作を行なうカウンタ部とを有し、
前記カウンタ部のカウント結果から前記アナログ信号に対応するデジタル信号を取得する
請求項８に記載の固体撮像装置。
【請求項１０】
前記駆動部は、前記参照信号のレベルの傾きを決めるゲイン設定値と所定のゲイン閾値とを比較し、その比較結果に応じて前記電気的な遮断の実施の判断を行う
請求項９に記載の固体撮像装置。
【請求項１１】
前記駆動部は、前記ゲイン設定値が前記所定のゲイン閾値を超える場合に前記電気的な遮断を実施せず、前記ゲイン設定値が前記所定のゲイン閾値以下の場合に前記電気的な遮断を実施する
請求項１０に記載の固体撮像装置。
【請求項１２】
光電変換部で光電変換して得た電荷を拡散層に転送する転送ゲートを含む単位画素と、
前記単位画素から出力される信号を読み出す信号線と、
前記信号線に接続された電流源と
を備える固体撮像装置の駆動に当たって、
前記転送ゲートによる転送期間に前記単位画素と前記信号線との間、及び、前記信号線と前記電流源との間を電気的に遮断する
固体撮像装置の駆動方法。
【請求項１３】
光電変換部で光電変換して得た電荷を拡散層に転送する転送ゲートを含む単位画素と、
前記単位画素から出力される信号を読み出す信号線と、
前記信号線に接続された電流源と、
前記転送ゲートによる転送期間に前記単位画素と前記信号線との間、及び、前記信号線と前記電流源との間を電気的に遮断する駆動部と
を備える固体撮像装置を撮像部として有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関する。
【背景技術】
【０００２】
固体撮像装置は、デジタルスチルカメラやビデオカメラ、更には、携帯電話機等の撮像機能を有する携帯情報端末などの電子機器において、その撮像部（画像取込部）として用いられている。固体撮像装置は、ＣＣＤ(Charge Coupled Device)イメージセンサに代表される電荷転送型固体撮像装置と、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサに代表される増幅型固体撮像装置とに大別される。
【０００３】
電荷転送型固体撮像装置は、基本的に、光電変換部で光電変換して得た電荷をそのままバケツリレー形式で転送し、出力段で電荷を電気信号に変換する構成のものである。増幅型固体撮像装置は、基本的に、光電変換部で光電変換して得た電荷を画素毎に電気信号として信号線に出力する構成のものである。
【０００４】
また、増幅型固体撮像装置、例えば、ＣＭＯＳイメージセンサの中には、画素毎に画素行単位で出力されるアナログ信号について、画素列毎に、即ち、列並列にアナログ−デジタル変換（以下、「ＡＤ変換」と記述する）する構成のものもある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２７８１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、固体撮像装置の高フレームレート化や多画素化に伴い、画素から信号を読み出す読出し速度の高速化や固体撮像装置の低消費電力化への要求が高い。ＣＭＯＳイメージセンサ等の増幅型固体撮像装置においては、読出し速度の高速化を実現する場合、例えば、スロープ型ＡＤ変換器においてはスロープの傾きを急峻にし、時間をカウントするカウンタの周波数を上げて変換時間を短くしたり、回路が使用する電流量を増やし、スロープ開始前までに入力信号を安定させるためのセトリング時間（過渡応答時間）を短くしたりする、などいくつか方法がある。しかしながら、いずれの方法の場合も消費電力が増大し、低消費電力化に向かない。
【０００７】
そこで、本開示は、消費電力を増大させることなく、読出し速度の高速化を図ることが可能な固体撮像装置、固体撮像装置の駆動方法、及び、当該固体撮像装置を撮像部（画像取込部）として有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本開示は、
光電変換部で光電変換して得た電荷を拡散層に転送する転送ゲートを含む単位画素と、
前記単位画素から出力される信号を読み出す信号線と、
前記信号線に接続された電流源と
を備える固体撮像装置において、
前記転送ゲートによる転送期間に前記単位画素と前記信号線との間、及び、前記信号線と前記電流源との間を電気的に遮断する
構成を採っている。
【０００９】
本開示の固体撮像装置は、デジタルスチルカメラやビデオカメラ、携帯電話機等の撮像機能を有する携帯情報端末などの電子機器において、その撮像部（画像取込部）として用いることができる。
【００１０】
転送ゲートのゲート電極に転送パルスを印加することで、光電変換部で得た電荷を拡散層に転送する転送期間に入る訳であるが、その転送期間において、ゲート電極と拡散層との間に寄生する寄生容量によるカップリングによって拡散層の電位が変動する。そして、拡散層の電位が変動することによって信号線の電位も変動するため、単位画素から信号線へ信号を読み出す際に信号線の電位が安定するまでのセトリング時間（過渡応答時間）が長くなる。
【００１１】
そこで、転送期間に単位画素と信号線との間、及び、信号線と電流源との間を電気的に遮断する。これにより、信号線が高インピーダンスの状態になるため、転送期間にカップリングによって拡散層の電位が変動したとしても、信号線の電位が変動することはない。その結果、単位画素から信号線へ信号を読み出す際の、信号線の電位のセトリング時間を短縮できる。しかも、電流源の電流量を増やす必要がないため、消費電力が増大することもない。
【発明の効果】
【００１２】
本開示によれば、電流源の電流量を増やさなくても、信号線の電位のセトリング時間を短縮できるため、消費電力を増大させることなく、読出し速度の高速化を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】本開示の技術が適用される列並列ＡＤ変換回路搭載のＣＭＯＳイメージセンサのシステム構成の一例を示すブロック図である。
【図２】単位画素の画素回路の構成例を示す回路図である。
【図３】列並列ＡＤ変換回路搭載のＣＭＯＳイメージセンサにおけるカラム処理部の基本的な回路動作の説明に用いるタイミング波形図である。
【図４】信号読出し時における垂直信号線の電位のセトリング時間（過渡応答時間）について説明するタイミング波形図である。
【図５】実施例１に係るＣＭＯＳイメージセンサにおける単位画素及び読出し電流源部の構成を示す回路図である。
【図６】実施例１の回路動作の説明に用いる動作説明図である。
【図７】実施例１の回路動作の説明に用いるタイミング波形図である。
【図８】実施例２に係るＣＭＯＳイメージセンサにおける単位画素及び読出し電流源部の構成を示す回路図である。
【図９】実施例２の回路動作の説明に用いる動作説明図である。
【図１０】光量による垂直信号線の電位の変動について説明するタイミング波形図である。
【図１１】実施例３に係る駆動部の機能ブロック図である。
【図１２】本開示の撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器、全般に関する説明
２．実施形態
２−１．システム構成
２−２．画素回路の構成例
２−３．カラム処理部の基本的な回路動作
２−４．垂直信号線の電位のセトリング不足による問題点
２−５．実施例１
２−６．実施例２
２−７．実施例３
３．適用例
４．電子機器（撮像装置）
５．本開示の構成
【００１５】
＜１．本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器、全般に関する説明＞
本開示の固体撮像装置は、光電変換部で光電変換して得た電荷を画素毎に電気信号として信号線に出力する構成のＣＭＯＳイメージセンサに代表される増幅型固体撮像装置である。本開示の固体撮像装置の単位画素（以下、単に「画素」と記述する場合もある）は、光電変換部で光電変換して得た電荷を拡散層に転送する転送ゲートを少なくとも含んでいる。拡散層は、転送ゲートによって転送された電荷を電圧に変換する。
【００１６】
本開示の固体撮像装置の単位画素は更に、拡散層で電圧に変換された信号を増幅する増幅トランジスタと、当該増幅トランジスタで増幅された信号を出力する画素を選択する選択トランジスタとを有している。選択トランジスタによって選択された画素からは、拡散層で電圧に変換された信号が増幅トランジスタで増幅されて信号線に出力される。信号線には電流源が接続されており、この電流源は信号線を介して増幅トランジスタと共にソースフォロワ回路を構成する。
【００１７】
単位画素において、転送ゲートのゲート電極に転送パルスを印加することで、光電変換部で得た電荷を拡散層に転送する転送期間に入る。本開示の固体撮像装置は、転送ゲートによる電荷の転送期間において、単位画素と信号線との間、及び、信号線と電流源との間を電気的に遮断する駆動部を備える。
【００１８】
駆動部は、単位画素と信号線との間、及び、信号線と電流源との間の電気的な遮断の実施の判断を、光電変換部への入射光量に応じて行う、好ましくは、光電変換部への入射光量が所定量よりも多い場合には電気的な遮断を実施せず、所定量以下の場合には電気的な遮断を実施するようにするのが望ましい。
【００１９】
駆動部による駆動の下に、転送期間に単位画素と信号線との間、及び、信号線と電流源との間を電気的に遮断することで、信号線が高インピーダンスの状態になる。従って、転送期間にゲート電極と拡散層との間に寄生する寄生容量によるカップリングによって拡散層の電位が変動したとしても、信号線の電位が変動することはない。その結果、単位画素から信号線へ信号を読み出す際の、信号線の電位が安定するまでのセトリング時間（過渡応答時間）を短縮できる。
【００２０】
単位画素において、駆動部による駆動の下に、選択トランジスタを非導通状態（オフ状態）にすることにより、単位画素と信号線との間を電気的に遮断することができる。このとき、単位画素と信号線との間を電気的に完全に遮断するという観点からすると、選択トランジスタは、増幅トランジスタと信号線との間に接続されているのが好ましい。
【００２１】
但し、増幅トランジスタと電源との間に選択トランジスタが接続された画素構成を排除するものではない。選択トランジスタは、電源と信号線との間において、増幅トランジスタに対して直列に接続されていれば、増幅トランジスタで増幅された信号を出力する画素を選択する動作を行うことができる。
【００２２】
信号線と電流源との間にスイッチ素子が接続されており、当該スイッチ素子は、転送ゲートによる電荷の転送期間に、駆動部による駆動の下に、信号線と電流源との間を電気的に遮断する。これにより、信号線は高インピーダンスの状態になる。また、信号線と電流源との間が電気的に遮断されているときに、信号線からの電流経路とは別経路にて電流源に対して電流を供給するようにするのが好ましい。
【００２３】
本開示の固体撮像装置は、信号線を通して単位画素から読み出されるアナログ信号をデジタル信号に変換するアナログ−デジタル変換回路を信号線毎に有する、所謂、列並列ＡＤ変換回路を有する構成とすることができる。但し、列並列ＡＤ変換回路を有する構成は一例であり、信号線以降の回路系については特に限定するものではない。列並列ＡＤ変換回路は、レベルが漸次変化する傾斜状波形（所謂、ランプ波）の参照信号と画素からのアナログ信号とを比較する比較部と、当該比較部の比較結果に基づいてカウント動作を行なうカウンタ部とを有する。そして、カウンタ部のカウント結果から、画素からのアナログ信号に対応するデジタル信号を取得する。
【００２４】
列並列ＡＤ変換回路を備える固体撮像装置において、駆動部は、参照信号のレベルの傾きを決めるゲイン設定値と所定のゲイン閾値とを比較し、その比較結果に応じて、単位画素と信号線との間、及び、信号線と電流源との間の電気的な遮断の実施の判断を行う構成とすることができる。具体的には、ゲイン設定値が所定のゲイン閾値を超える場合に電気的な遮断を実施せず、ゲイン設定値が所定のゲイン閾値以下の場合に電気的な遮断を実施する構成とすることができる。
【００２５】
＜２．実施形態＞
実施形態の説明をする前に、先ず、本開示の技術が適用される固体撮像装置、例えば、列並列ＡＤ変換回路搭載のＣＭＯＳイメージセンサの構成について説明する。
【００２６】
［２−１．システム構成］
図１は、本開示の技術が適用される列並列ＡＤ変換回路搭載のＣＭＯＳイメージセンサのシステム構成の一例を示すブロック図である。
【００２７】
図１に示すように、本適用例に係るＣＭＯＳイメージセンサ１０は、光電変換部を含む単位画素（以下、単に「画素」と記述する場合もある）２０が行列状に２次元配置されて成る画素アレイ部１１と、当該画素アレイ部１１の各画素２０を駆動する駆動系及び信号処理系を有する。
【００２８】
本例にあっては、画素アレイ部１１の周辺に配される駆動系として、例えば、垂直駆動部１２、読出し電流源部１３、カラム処理部１４、参照信号生成部１５、水平駆動部１６、及び、通信・タイミング制御部１７を有する。また、信号処理系として、例えば、出力アンプ１８及び信号処理部１９を有する。
【００２９】
そして、これら駆動系や信号処理系、即ち、画素アレイ部１１の周辺回路は、画素アレイ部１１と同じ半導体基板（チップ）３０上に集積されている。尚、ここでは、周辺回路の全てについて画素アレイ部１１と同じ半導体基板３０上に集積するとしているが、これに限られるものではなく、その一部、例えば信号処理部１９を半導体基板３０の外部に配する構成を採ることも可能である。
【００３０】
このシステム構成において、通信・タイミング制御部１７は、マスタークロックＭＣＫに基づいて、垂直駆動部１２、カラム処理部１４、参照信号生成部１５、及び、水平駆動部１６などの動作の基準となるクロック信号や制御信号などを生成する。通信・タイミング制御部１７で生成されたクロック信号や制御信号などは、垂直駆動部１２、カラム処理部１４、参照信号生成部１５、及び、水平駆動部１６などに対してそれらの駆動信号として与えられる。
【００３１】
画素アレイ部１１は、入射光の光量に応じた光電荷を生成し、かつ、蓄積する光電変換部を有する単位画素２０が行方向及び列方向に、即ち、行列状に２次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（即ち、水平方向／横方向）を言い、列方向とは画素列の画素の配列方向（即ち、垂直方向／縦方向）を言う。単位画素２０の画素回路の詳細については後述する。
【００３２】
画素アレイ部１１において、ｍ行×ｎ列の画素配列に対して、画素行毎に行制御線３１（３１-1〜３１-m）が行方向に沿って配線され、画素列ごとに垂直信号線３２（３２-1〜３２-n）が列方向に沿って配線されている。行制御線３１は、単位画素２０から信号を読み出す際の制御を行うための制御信号を伝送する。図１では、行制御線３１について１本の配線として示しているが、１本に限られるものではない。行制御線３１-1〜３１-mの各一端は、垂直駆動部１２の各行に対応した各出力端に接続されている。
【００３３】
垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素２０を例えば行単位で駆動する。すなわち、垂直駆動部１２は、当該垂直駆動部１２を制御する通信・タイミング制御部１７と共に、画素アレイ部１１の各画素２０を駆動する駆動部を構成している。垂直駆動部１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
【００３４】
垂直駆動部１２において、掃出し走査系による掃出し走査によって、読出し行の単位画素２０の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系によって不要電荷を掃き出す（リセットする）ことによって、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００３５】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素２０における光電荷の露光期間となる。
【００３６】
読出し電流源部１３は、垂直信号線３２-1〜３２-nの各々と基準ノード（例えば、グランド）との間に接続された電流源１３１（１３１-1〜１３１-n）から成る。これら電流源１３１-1〜１３１-nは、単位画素２０の後述する増幅トランジスタ２４と共に垂直信号線３２-1〜３２-nを介してソースフォロワ回路を構成する。
【００３７】
カラム処理部１４は、例えば、画素アレイ部１１の画素列毎、即ち、垂直信号線３２-1〜３２-n毎に設けられたＡＤＣ（アナログ−デジタル変換）回路３３（３３-1〜３３-n）を有する。ＡＤＣ回路３３（３３-1〜３３-n）は、画素アレイ部１１の各画素２０から画素列毎に出力されるアナログ信号（画素信号）をデジタル信号に変換する。
【００３８】
参照信号生成部１５は、時間が経過するにつれてレベル（電圧値）が階段状に漸次変化する、所謂、ランプ（ＲＡＭＰ）波形（傾斜状の波形）の参照信号Ｖrefを生成する。参照信号生成部１５において、参照信号Ｖrefの傾きを決めるゲインは、入射光量に応じて設定される。すなわち、参照信号Ｖrefの傾きを決める設定ゲイン値は、入射光量に応じて変化する。参照信号生成部１５については、例えば、ＤＡＣ（デジタル−アナログ変換）回路を用いて構成することができる。尚、参照信号生成部１５としては、ＤＡＣ回路を用いた構成のものに限られるものではない。
【００３９】
参照信号生成部１５は、通信・タイミング制御部１７から与えられる制御信号ＣＳ1による制御の下に、当該通信・タイミング制御部１７から与えられるクロックＣＫに基づいてランプ波の参照信号Ｖrefを生成する。そして、参照信号生成部１５は、生成した参照信号Ｖrefをカラム処理部１４のＡＤＣ回路３３-1〜３３-nに対して供給する。
【００４０】
ＡＤＣ回路３３-1〜３３-nは全て同じ構成となっている。ここでは、ｎ列目のＡＤ変換回路３３-nを例に挙げて説明するものとする。ＡＤ変換回路３３-nは、比較器４１、カウンタ部である例えばアップ／ダウンカウンタ（図中、「Ｕ／ＤＣＮＴ」と記している）４２、転送スイッチ４３、及び、メモリ部４４を有する構成となっている。
【００４１】
比較器４１は、画素アレイ部１１のｎ列目の各画素２０から出力される画素信号に応じた垂直信号線２２-nの信号電圧Ｖoutを比較入力とし、参照信号生成部１５から供給されるランプ波の参照信号Ｖrefを基準入力とし、両入力を比較する。そして、比較器４１は、例えば、参照信号Ｖrefが信号電圧Ｖoutよりも大なるときに出力Ｖcoが第１の状態（例えば、高レベル）になり、参照信号Ｖrefが信号電圧Ｖx以下のときに出力Ｖcoが第２の状態（例えば、低レベル）になる。
【００４２】
アップ／ダウンカウンタ４２は非同期カウンタである。アップ／ダウンカウンタ４２には、参照信号生成部１５から参照信号Ｖrefが出力されるタイミングと同じタイミングで、通信・タイミング制御部１７からクロックＣＫが与えられる。アップ／ダウンカウンタ４２は、クロックＣＫに同期してダウン（ＤＯＷＮ）カウント、または、アップ（ＵＰ）カウントを行うことで、比較器４１での比較動作の開始から比較動作の終了までの比較期間を計測する。
【００４３】
転送スイッチ４３は、通信・タイミング制御部１７から与えられる制御信号ＣＳ2による制御の下に、ある画素行の単位画素２０についてのアップ／ダウンカウンタ４２のカウント動作が完了した時点でオン（閉）状態となる。そして、転送スイッチ４３は、アップ／ダウンカウンタ４２のカウント結果をメモリ部４４に転送する。
【００４４】
このようにして、画素アレイ部１１の各単位画素２０から垂直信号線３２-1〜３２-nを経由して画素列毎に読み出されるアナログ信号について、ＡＤＣ回路３３-1〜３３-nにおいて、先ず比較器４１で比較動作が行われる。そして、アップ／ダウンカウンタ４２において、比較器４１での比較動作の開始から比較動作の終了までの期間に亘ってカウント動作を行うことで、アナログ信号がデジタル信号に変換され、当該デジタル信号が転送スイッチ４３を介してメモリ部４４に格納される。
【００４５】
水平駆動部１６は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１４におけるＡＤＣ回路３３-1〜３３-nの列アドレスや列走査の制御を行う。この水平駆動部１６による制御の下に、ＡＤＣ回路３３-1〜３３-nの各々でＡＤ変換されたデジタル信号は順に水平出力線３４に例えばＮビットのデータとして読み出される。
【００４６】
水平出力線３４に読み出されたＮビットのデータは、出力アンプ１８で増幅されて信号処理部１９に供給される。信号処理部１９は、Ｎビットのデータに対して所定の信号処理を施して映像データとして半導体基板３０の外部へ出力する。信号処理部１９での信号処理としては、バッファリングだけの処理の場合もあるし、バッファリングの前に黒レベルを調整したり、列ごとのばらつきを補正したりするなど、各種のデジタル信号処理を挙げることができる。
【００４７】
［２−２．画素回路の構成例］
図２は、単位画素２０の画素回路の構成例を示す回路図である。図２に示すように、本構成例に係る単位画素２０は、光電変換部として例えばフォトダイオード２１を有している。単位画素２０は、フォトダイオード２１に加えて、例えば、転送トランジスタ（転送ゲート）２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５を有する構成となっている。
【００４８】
尚、ここでは、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５として、例えばＮチャネル型のＭＯＳトランジスタを用いている。但し、ここで例示した転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００４９】
この単位画素２０に対して、先述した行制御線３１（３１-1〜３１-m）として、複数の制御線が同一画素行の各画素に対して共通に配線される。図２では、図面の簡略化のために、複数の制御線については図示を省略している。複数の制御線は、垂直駆動部１２の各画素行に対応した出力端に画素行単位で接続されている。垂直駆動部１２は、画素アレイ部１１の各画素２０の駆動に当たって、複数の制御線に対して転送信号ＴＲＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬを適宜出力する。
【００５０】
フォトダイオード２１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。
【００５１】
増幅トランジスタ２４のゲート電極と電気的に繋がった領域は、電荷を電圧に変換する電荷電圧変換部（拡散層）２６である。以下、電荷電圧変換部２６をＦＤ（フローティング・ディフュージョン）部２６と呼ぶ。
【００５２】
転送トランジスタ２２は、フォトダイオード２１のカソード電極とＦＤ部２６との間に接続されている。転送トランジスタ２２のゲート電極には、高レベルがアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）となる転送信号ＴＲＧが垂直駆動部１２から与えられる。転送トランジスタ２２は、転送信号ＴＲＧに応答して導通状態となることで、フォトダイオード２１で光電変換され、蓄積された光電荷をＦＤ部２６に転送する。
【００５３】
リセットトランジスタ２３は、ドレイン電極が電源に、ソース電極がＦＤ部２６にそれぞれ接続されている。リセットトランジスタ２３のゲート電極には、Ｈｉｇｈアクティブのリセット信号ＲＳＴが垂直駆動部１２から与えられる。リセットトランジスタ２３は、リセット信号ＲＳＴに応答して導通状態となり、ＦＤ部２６の電荷を電源に捨てることによって当該ＦＤ部２６をリセットする。
【００５４】
増幅トランジスタ２４は、ゲート電極がＦＤ部２６に、ドレイン電極が電源にそれぞれ接続されている。この増幅トランジスタ２４は、フォトダイオード２１での光電変換によって得られる信号を読み出す読出し回路である、先述したソースフォロワ回路の入力部となる。すなわち、増幅トランジスタ２４は、ソース電極が選択トランジスタ２５を介して垂直信号線３２に接続されることで、当該垂直信号線３２の一端に接続された電流源１３１とソースフォロワ回路を構成している。
【００５５】
選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が垂直信号線３２にそれぞれ接続されている。選択トランジスタ２５のゲート電極には、Ｈｉｇｈアクティブの選択信号ＳＥＬが垂直駆動部１２から与えられる。選択トランジスタ２５は、選択信号ＳＥＬに応答して導通状態となることで、単位画素２０を選択状態として増幅トランジスタ２４で増幅された画素信号を垂直信号線３２に出力する。
【００５６】
尚、選択トランジスタ２５については、増幅トランジスタ２４のドレイン電極と電源との間に接続した回路構成を採ることも可能である。すなわち、選択トランジスタ２５は、電源と垂直信号線３２との間において、増幅トランジスタ２４に対して直列に接続されていることで、単位画素２０の選択動作を行うことができる。
【００５７】
［２−３．カラム処理部の基本的な回路動作］
ここで、上記構成のＣＭＯＳイメージセンサ１０におけるカラム処理部１４の基本的な回路動作について、図３のタイミング波形図を用いて説明する。図３には、リセット信号ＲＳＴ、転送信号ＴＲＧ、垂直信号線３２-1〜３２-nの信号電圧Ｖout、参照信号Ｖref、クロックＣＫ、及び、アップ／ダウンカウンタ４２のカウンタ出力のタイミング関係を示している。
【００５８】
尚、単位画素２０においては、リセットトランジスタ２３によるリセット動作と、転送トランジスタ２２による転送動作とが行われる。リセット動作では、リセットトランジスタ２３によってリセットされたときのＦＤ部２６の電位がリセット成分（Ｐ相）として単位画素２０から垂直信号線３２-1〜３２-nに出力される。転送動作では、フォトダイオード２１に蓄積された電荷が転送トランジスタ２２によって転送されたときのＦＤ部２６の電位が信号成分（Ｄ相）として垂直信号線３２-1〜３２-nに出力される。
【００５９】
ある選択行の単位画素２０からの垂直信号線３２-1〜３２-nへの１回目の読出し動作が安定した後、参照信号生成部１５からランプ波形の参照信号Ｖrefを比較器４１に与えることで、当該比較器４１において垂直信号線３２-1〜３２-nの信号電圧Ｖoutと参照信号Ｖrefとの比較動作が行われる。
【００６０】
参照信号Ｖrefが比較器４１に与えられると同時に、通信・タイミング制御部１７からアップ／ダウンカウンタ４２に対してクロックＣＫが与えられることで、当該アップ／ダウンカウンタ４２では１回目の読出し動作時の比較器４１での比較時間がダウンカウント動作によって計測される。そして、参照信号Ｖrefと垂直信号線３２-1〜３２-nの信号電圧Ｖoutとが等しくなったときに比較器４１の出力Ｖcoが高レベルから低レベルへ反転する。この比較器４１の出力Ｖcoの極性反転を受けて、アップ／ダウンカウンタ４２は、ダウンカウント動作を停止して比較器４１での1回目の比較期間に応じたカウント値を保持する。
【００６１】
この１回目の読出し動作では、単位画素２０のリセット成分ΔＶが読み出される。このリセット成分ΔＶ内には、単位画素２０毎にばらつく固定パターンノイズがオフセットとして含まれている。
【００６２】
２回目の読出し動作では、リセット成分ΔＶに加えて、単位画素２０毎の入射光量に応じた信号成分Ｖsigが、１回目のリセット成分ΔＶの読出し動作と同様の動作によって読み出される。すなわち、選択行の単位画素２０から垂直信号線３２-1〜３２-nへの２回目の読出し動作が安定した後、参照信号生成部１５から参照信号ＶrefがＡＤＣ回路３３-1〜３３-nの各比較器４１に与えられることで、比較器４１において垂直信号線３２-1〜３２-nの各信号電圧Ｖoutと参照信号Ｖrefとの比較動作が行われる。これと同時に、比較器４１での２回目の比較時間が、アップ／ダウンカウンタ４２において１回目とは逆にアップカウント動作によって計測される。
【００６３】
このように、アップ／ダウンカウンタ４２のカウント動作を１回目にダウンカウント動作とし、２回目にアップカウント動作とすることにより、当該アップ／ダウンカウンタ４２において、自動的に（２回目の比較期間）−（１回目の比較期間）の減算処理が行われる。そして、参照信号Ｖrefと垂直信号線３２-1〜３２-nの信号電圧Ｖoutとが等しくなったときに比較器４１の出力Ｖcoが極性反転し、この極性反転を受けてアップ／ダウンカウンタ４２のカウント動作が停止する。その結果、アップ／ダウンカウンタ４２には、（２回目の比較期間）−（１回目の比較期間）の減算処理の結果に応じたカウント値が保持される。
【００６４】
上述した２回の読出し動作と、カラム処理部１４のアップ／ダウンカウンタ４２での減算処理により、単位画素２０のリセットレベルと信号レベルとをそれぞれ独立にＡＤ変換し、デジタル領域でＣＤＳ(Correlated Double Sampling：相関二重サンプリング)処理が行われる。この一連のＡＤ変換動作によってＡＤ変換されたＮビットのデジタル値（デジタル信号）は、水平駆動部１６による駆動の下に、Ｎビット幅の水平出力線３７に読み出され、出力アンプ１８及び信号処理部１９を経て順次外部へ出力される。
【００６５】
［２−４．垂直信号線の電位のセトリング不足による問題点］
ここで、単位画素２０から垂直信号線３２-1〜３２-nへの信号の読出し時における、垂直信号線３２-1〜３２-nの電位が安定するまでのセトリング時間（過渡応答時間）について、図４のタイミング波形図を用いて説明する。図４には、リセット信号ＲＳＴ、転送信号ＴＲＧ、垂直信号線３２-1〜３２-nの信号電圧Ｖout、参照信号Ｖref、クロックＣＫ、及び、アップ／ダウンカウンタ４２のカウンタ出力のタイミング関係を示している。
【００６６】
単位画素２０から垂直信号線３２-1〜３２-nに画素信号を読み出す際、転送トランジスタ２２のゲート電極に転送信号ＴＲＧが印加されることにより、当該ゲート電極とＦＤ部２６との間に寄生する寄生容量Ｃ（図２参照）によるカップリングによってＦＤ部２６の電位が変動する。そして、ＦＤ部２６の電位が変動することによって垂直信号線３２-1〜３２-nの電位も変動するため、転送信号ＴＲＧが高レベルから低レベルに遷移してから、垂直信号線３２-1〜３２-nの電位のセトリングが開始する。
【００６７】
そのため、入射光量が所定の光量以下の暗時の場合、参照信号Ｖrefと垂直信号線３２-1〜３２-nの信号電圧Ｖoutと参照信号Ｖrefとが交わるまでの時間が短くなるため、垂直信号線３２-1〜３２-nの電位が安定しない、所謂、垂直信号線３２-1〜３２-nの電位のセトリング期間不足が生じる。そして、このセトリング期間不足により、図４に示すように、黒レベルが本来の黒レベルからずれてしまう問題（以下、これを「黒ずれ」と呼ぶ）などが発生する。
【００６８】
時間的に余裕がある場合は、垂直信号線３２-1〜３２-nの電位のセトリング時間を長くすることが可能である。一方、時間的に厳しい場合は、セトリング期間不足を解消するには、例えば、垂直信号線３２-1〜３２-nに繋がる電流源１３１-1〜１３１-nの電流量を増やすなどの対策が必要となる。しかしながら、画素列毎に設けられている電流源１３１-1〜１３１-nの電流量を全て増やすと、消費電力が増大し、低消費電力化は図れない。
【００６９】
本実施形態は、先述した列並列ＡＤ変換回路搭載のＣＭＯＳイメージセンサ１０などの固体撮像装置において、垂直信号線３２-1〜３２-nの電位のセトリング期間不足による黒ずれや消費電力の増大の問題を解消し、高速読出しを実現すべく為されたものである。以下に、具体的な実施例について説明する。
【００７０】
［２−５．実施例１］
図５は、実施例１に係るＣＭＯＳイメージセンサ１０における単位画素及び読出し電流源部の構成を示す回路図である。
【００７１】
図５において、単位画素２０の画素回路については、図２に示した画素回路の場合と同様の構成である。実施例１では、垂直駆動部１２の駆動タイミングと、読出し電流源部１３Aの構成を特徴としている。具体的には、読出し電流源部１３Aは、垂直信号線３２（３２-1〜３２-n）と電流源１３１（１３１-1〜１３１-n）との間に接続されたスイッチ素子、例えば、電流源遮断トランジスタ５１を有する構成となっている。
【００７２】
電流源遮断トランジスタ５１のゲート電極には、例えば、通信・タイミング制御部１７から制御信号Ｉcutが選択的に与えられる。電流源遮断トランジスタ５１は、制御信号Ｉcutによる制御の下に、垂直信号線３２（３２-1〜３２-n）と電流源１３１（１３１-1〜１３１-n）との間を電気的に遮断する。
【００７３】
次に、上述した構成を採る実施例１の回路動作について、図６の動作説明図を用いて説明する。
【００７４】
垂直駆動部１２は、単位画素２０からの画素信号の読出し期間における転送期間に、即ち、転送トランジスタ２２に与える転送信号ＴＲＧが高レベル（Ｈｉｇｈ）の期間に、選択信号ＳＥＬを低レベル（Ｌｏｗ）にして選択トランジスタ２５を非導通（オフ）状態にする。これと同時に、即ち、転送トランジスタ２２による転送期間に、通信・タイミング制御部１７は、制御信号Ｉcutを低レベルにして電流源遮断トランジスタ５１を非導通状態にする。
【００７５】
これにより、転送トランジスタ２２による転送期間において、単位画素２０と垂直信号線３２（３２-1〜３２-n）との間、及び、垂直信号線３２（３２-1〜３２-n）と電流源１３１（１３１-1〜１３１-n）との間が電気的に遮断される。以上の動作説明から明らかなように、垂直駆動部１２及び通信・タイミング制御部１７は、単位画素２０と垂直信号線３２との間、及び、垂直信号線３２と電流源１３１との間を電気的に遮断する駆動部を構成している。
【００７６】
このように、転送トランジスタ２２による転送期間において、単位画素２０と垂直信号線３２との間、及び、垂直信号線３２と電流源１３１との間を電気的に遮断することで、垂直信号線３２が高インピーダンスの状態になる。従って、転送期間にカップリングによってＦＤ部２６の電位が変動したとしても、その変動の影響が垂直信号線３２の電位に及ばないため、図７に示すように、垂直信号線３２の電位（信号電圧）Ｖoutを一定に保つことができる。
【００７７】
その結果、単位画素２０から垂直信号線３２へ信号を読み出す際の、垂直信号線３２の電位のセトリング時間を短縮することができる。しかも、電流源１３１の電流量を増やさなくてもセトリング時間を短縮できるため、消費電流を増大させることなく、読出し速度の高速化を図ることができる。また、セトリング時間を短縮できることで、時間的に余裕がある場合、電流源１３１の電流量を減らすことができるため、低消費電力化を図ることができる。
【００７８】
［２−６．実施例２］
図８は、実施例２に係るＣＭＯＳイメージセンサ１０における単位画素及び読出し電流源部の構成を示す回路図である。
【００７９】
実施例１に係る読出し電流源部１３Aは、垂直信号線３２と電流源１３１との間に接続された電流源遮断トランジスタ５１を有し、単位画素２０と垂直信号線３２との間が遮断されるときに、垂直信号線３２と電流源１３１との間を電気的に遮断する構成となっていた。これに対して、実施例２に係る読出し電流源部１３Bは、電流源遮断トランジスタ５１に加えて、電源と電流源１３１の入力端との間に接続されたスイッチ素子、例えば電流供給トランジスタ５２を有する構成となっている。
【００８０】
電流供給トランジスタ５２のゲート電極には、転送トランジスタ２２による転送期間において、例えば通信・タイミング制御部１７から制御信号Ｉsinkが選択的に与えられる。電流供給トランジスタ５２は、制御信号Ｉsinkによる制御の下に、転送トランジスタ２２による転送期間に、即ち、垂直信号線３２と電流源１３１との間が電気的に遮断されているときに導通状態となって、電流源１３１に対して電源から電流を供給する。すなわち、電流供給トランジスタ５２は、垂直信号線３２からの電流経路とは別経路にて電流源１３１に対して電流を供給する電流供給部を構成している。
【００８１】
次に、電流供給トランジスタ５２による作用、効果について説明する。
【００８２】
転送トランジスタ２２による転送期間は、電流源遮断トランジスタ５１による作用によって電流源１３１が垂直信号線３２から切り離されている。そして、転送期間からセトリング期間に移行したときは、電流源遮断トランジスタ５１が導通状態になることにより、垂直信号線３２からの電流経路にて電流源１３１に再度電流が流れる。
【００８３】
ここで、ＣＭＯＳイメージセンサ１０は、画素列毎に電流源１３１-1〜１３１-nを持つシステム構成である。そのため、転送期間からセトリング期間に移行した際に、全画素列の電流源１３１-1〜１３１-nに一斉に電流が流れることになるため、グランド電位が揺れる。そして、グランド電位の揺れは、画質に悪影響を及ぼす可能性がある。
【００８４】
そこで、転送トランジスタ２２による転送期間に、即ち、垂直信号線３２と電流源１３１との間が電気的に遮断されているときに、図９に示すように、制御信号Ｉsinkを高レベル（Ｈｉｇｈ）にして電流源遮断トランジスタ５１を導通状態にする。これにより、垂直信号線３２からの電流経路とは別経路にて、即ち、電流源遮断トランジスタ５１を通して電流源１３１に電流が供給される。その結果、転送期間からセトリング期間に移行したときの、グランド電位の揺れを抑えることができるため、画質に悪影響を及ぼすことなく、セトリング時間の短縮による読出し速度の高速化を図ることができる。
【００８５】
上述したように、実施例２によれば、実施例１の作用、効果、即ち、垂直信号線３２の電位のセトリング時間を短縮できるといった作用、効果に加えて、転送期間からセトリング期間に移行したときの、グランド電位の揺れを抑えることができるため、画質に影響のない高速読出しを実現できることになる。
【００８６】
［２−７．実施例３］
ところで、転送期間における転送トランジスタ２２のゲート電極とＦＤ部２６との間の寄生容量Ｃによるカップリングに起因する垂直信号線３２の電位の変動量は、図１０の信号電圧Ｖoutの波形から明らかなように、入射光の光量が強い程、セトリングへの影響が小さい。例えば、信号量がゼロの読出しを行っているとき、転送信号ＴＲＧがＯＮするタイミングでカップリングによって垂直信号線３２の電位が１００ｍＶ程度ずらされたとすると、転送信号ＴＲＧがＯＦＦするタイミングから垂直信号線３２の電位を１００ｍＶ程度戻すセトリング時間が必要になり、安定化まで時間がかかる。実施例１，２によれば、転送信号ＴＲＧがＯＮのタイミングでカップリングの影響をゼロにできるので転送信号ＴＲＧがＯＦＦのタイミングからの安定化時間をゼロに出来る。
【００８７】
しかしながら、信号量が５００ｍＶの読出しを行う際、転送信号ＴＲＧがＯＮした瞬間から垂直信号線３２の電位は変動できるので、仮に、転送信号ＴＲＧがＯＦＦしたタイミングで５００ｍＶ変動できたとすると、残りカップリングによって変動する１００ｍＶの信号量を読み出す時間でよいことになる。従って、結果的に、転送信号ＴＲＧがＯＦＦのタイミングから５００ｍＶの信号を読み出すよりもセトリング時間は速くなる。先述した実施例１，２の機能を実施した場合には、転送期間中は垂直信号線３２の電位を一定に保つことができるため、光量が強い場合、垂直信号線３２の電位のセトリング時間は最大で転送期間分だけ長くなる。
【００８８】
そこで、実施例３では、実施例１，２の機能を実施するか否かの判断、即ち、単位画素２０と垂直信号線３２との間、及び、垂直信号線３２と電流源１３１との間の電気的な遮断の実施の判断を、単位画素２０（フォトダイオード２１）への入射光量に応じて行うようにする。具体的には、入射光量が所定の光量よりも多い場合に電気的な遮断を実施せず、所定の光量以下の場合に電気的な遮断を実施するようにする。この実施例３に係る駆動は、通信・タイミング制御部１７または当該通信・タイミング制御部１７を制御する制御部（図示せず）によって行われる。
【００８９】
本開示の技術が適用されるＣＭＯＳイメージセンサ１０は、列並列ＡＤ変換回路を搭載している（図１参照）。前にも述べたように、カラム処理部１４で用いる参照信号Ｖrefを生成する参照信号生成部１５において、参照信号Ｖrefの傾きを決めるゲインは、入射光量に応じて変化する。従って、参照信号Ｖrefの傾きを決める設定ゲイン値から入射光量を知ることができる。
【００９０】
そこで、実施例３では、一例として、参照信号Ｖrefの傾きを決める設定ゲイン値を基に実施例１，２の機能を実施するか否かの判断を行うこととし、以下に、実施例３の機能を実施する具体例について、図１１を用いて説明する。図１１は、実施例３の機能を実施する駆動部（例えば、通信・タイミング制御部１７）の機能ブロック図である。
【００９１】
図１１において、実施例３の機能を実施する駆動部６０は、設定ゲイン取得部６１、判定部６２、及び、機能ＯＮ／ＯＦＦ制御部６３の各機能を備えている。設定ゲイン取得部６１は、参照信号生成部１５で設定される参照信号Ｖrefの傾きを決める、入射光量に応じて変化する設定ゲイン値を取得する。
【００９２】
判定部６２は、設定ゲイン取得部６１が取得したゲイン設定値を所定のゲイン閾値と比較することによって実施例１，２の機能を実施するか否かを判定し、その判定結果を機能ＯＮ／ＯＦＦ制御部６３に渡す。ここでは、一例として、入射光量が相対的に多い（強い）ときにゲイン設定値が低く、入射光量が相対的に少ない（弱い）ときにゲイン設定値が高い場合を想定する。
【００９３】
判定部６２は、入射光量が相対的に多い場合、即ち、ゲイン設定値が所定のゲイン閾値を超える場合は、実施例１，２の機能ＯＦＦ（実施しない）と判定し、入射光量が相対的に少ない場合、即ち、ゲイン設定値が所定のゲイン閾値以下の場合は、実施例１，２の機能ＯＮ（実施する）と判定する。
【００９４】
機能ＯＮ／ＯＦＦ制御部６３は、判定部６２の判定結果を受けて、実施例１，２の機能を実施するか否かの制御を行う。具体的には、機能ＯＮ／ＯＦＦ制御部６３は、例えば図５において、判定部６２の判定結果が機能ＯＦＦの場合は、選択トランジスタ２５及び電流源遮断トランジスタ５１を導通状態にし、判定部６２の判定結果が機能ＯＮの場合は、選択トランジスタ２５及び電流源遮断トランジスタ５１を非導通状態にする。
【００９５】
すなわち、機能ＯＮ／ＯＦＦ制御部６３は、選択トランジスタ２５の導通／非導通の駆動を行う垂直駆動部１２の機能部、及び、電流源遮断トランジスタ５１、電流供給トランジスタ５２導通／非導通の駆動を行う通信・タイミング制御部１７の機能部に相当することになる。
【００９６】
尚、ここでは、参照信号生成部１５で設定される参照信号Ｖrefの傾きを決める、入射光量に応じて変化する設定ゲイン値を基に、実施例１，２の機能を実施するか否かの判断を行うとしたが、これに限られるものではなく、当該判断を入射光量に応じて行う構成のものであればよい。
【００９７】
このように、実施例１，２の機能を実施するか否かの判断を入射光量に応じて行うことで、垂直信号線３２の電位のセトリングにとって最適な駆動を入射光量に応じて適宜行うことが可能になる。
【００９８】
＜３．適用例＞
上記実施形態では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に２次元配列されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、これに限られるものではない。すなわち、本開示の技術は、単位画素から信号が出力される信号線に電流源が接続されて成る増幅型固体撮像装置全般に対して適用可能である。
【００９９】
また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置に適用可能である。さらに、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の物理量分布検知装置を固体撮像装置とする場合もある。
【０１００】
尚、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１０１】
＜４．電子機器＞
本開示は、固体撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【０１０２】
［撮像装置］
図１２は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。
【０１０３】
図１２に示すように、本開示の撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子１０２、カメラ信号処理部であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
【０１０４】
レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１０２として、先述した実施形態に係るＣＭＯＳイメージセンサを用いることができる。
【０１０５】
表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【０１０６】
操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、及び、操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１０７】
このような撮像装置１００は、ビデオカメラやデジタルスチルカメラ、更には、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置１００において、撮像素子１０２として先述した実施形態に係る固体撮像装置を用いることができる。
【０１０８】
＜５．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
（１）光電変換部で光電変換して得た電荷を拡散層に転送する転送ゲートを含む単位画素と、
前記単位画素から出力される信号を読み出す信号線と、
前記信号線に接続された電流源と、
前記転送ゲートによる転送期間に前記単位画素と前記信号線との間、及び、前記信号線と前記電流源との間を電気的に遮断する駆動部と
を備える固体撮像装置。
（２）前記単位画素は、前記拡散層で電圧に変換された信号を増幅する増幅トランジスタと、前記増幅トランジスタで増幅された信号を出力する画素を選択する選択トランジスタとを有し、
前記選択トランジスタは、前記駆動部による駆動の下に前記単位画素と前記信号線との間を電気的に遮断する
前記（１）に記載の固体撮像装置。
（３）前記選択トランジスタは、前記増幅トランジスタと前記信号線との間に接続されている
前記（２）に記載の固体撮像装置。
（４）前記信号線と前記電流源との間にスイッチ素子が接続されており、
前記スイッチ素子は、前記駆動部による駆動の下に前記信号線と前記電流源との間を電気的に遮断する
前記（１）から前記（３）のいずれかに記載の固体撮像装置。
（５）前記信号線と前記電流源との間が電気的に遮断されているときに、前記電流源に対して電流を供給する電流供給部を有する
前記（１）から前記（４）のいずれかに記載の固体撮像装置。
（６）前記駆動部は、前記単位画素と前記信号線との間、及び、前記信号線と前記電流源との間の電気的な遮断の実施の判断を、前記光電変換部への入射光量に応じて行う
前記（１）から前記（５）のいずれかに記載の固体撮像装置。
（７）前記駆動部は、前記光電変換部への入射光量が所定量よりも多い場合に前記電気的な遮断を実施せず、所定量以下の場合に前記電気的な遮断を実施する
前記（６）に記載の固体撮像装置。
（８）前記信号線を通して前記単位画素から読み出されるアナログ信号をデジタル信号に変換するアナログ−デジタル変換回路を前記信号線毎に有する
前記（１）から前記（７）のいずれかに記載の固体撮像装置。
（９）前記アナログ−デジタル変換回路は、
レベルが漸次変化する参照信号と前記アナログ信号とを比較する比較部と、
前記比較部の比較結果に基づいてカウント動作を行なうカウンタ部とを有し、
前記カウンタ部のカウント結果から前記アナログ信号に対応するデジタル信号を取得する
前記（８）に記載の固体撮像装置。
（１０）前記駆動部は、前記参照信号のレベルの傾きを決めるゲイン設定値と所定のゲイン閾値とを比較し、その比較結果に応じて前記電気的な遮断の実施の判断を行う
前記（９）に記載の固体撮像装置。
（１１）前記駆動部は、前記ゲイン設定値が前記所定のゲイン閾値を超える場合に前記電気的な遮断を実施せず、前記ゲイン設定値が前記所定のゲイン閾値以下の場合に前記電気的な遮断を実施する
前記（１０）に記載の固体撮像装置。
（１２）光電変換部で光電変換して得た電荷を拡散層に転送する転送ゲートを含む単位画素と、
前記単位画素から出力される信号を読み出す信号線と、
前記信号線に接続された電流源と
を備える固体撮像装置の駆動に当たって、
前記転送ゲートによる転送期間に前記単位画素と前記信号線との間、及び、前記信号線と前記電流源との間を電気的に遮断する
固体撮像装置の駆動方法。
（１３）光電変換部で光電変換して得た電荷を拡散層に転送する転送ゲートを含む単位画素と、
前記単位画素から出力される信号を読み出す信号線と、
前記信号線に接続された電流源と、
前記転送ゲートによる転送期間に前記単位画素と前記信号線との間、及び、前記信号線と前記電流源との間を電気的に遮断する駆動部と
を備える固体撮像装置を撮像部として有する
電子機器。
【符号の説明】
【０１０９】
１０・・・ＣＭＯＳイメージセンサ、１１・・・画素アレイ部、１２・・・垂直駆動部、１３，１３A，１３B・・・読出し電流源部、１４・・・カラム処理部、１５・・・参照信号生成部、１６・・・水平駆動部、１７・・・通信・タイミング制御部、１８・・・出力アンプ、１９・・・信号処理部、２０・・・単位画素、２１・・・フォトダイオード、２２・・・転送トランジスタ（転送ゲート）、２３・・・リセットトランジスタ、２４・・・増幅トランジスタ、２５・・・選択トランジスタ、２６・・・ＦＤ部（電荷電圧変換部）、３０・・・半導体基板（チップ）、３１（３１-1〜３１-m）・・・行制御線、３２（３２-1〜３２-n）・・・垂直信号線、３３（３３-1〜３３-n）・・・ＡＤＣ（アナログ−デジタル変換）回路、３４・・・水平出力線、４１・・・比較器、４２・・・アップ／ダウンカウンタ、４３・・・転送スイッチ、４４・・・メモリ部、５１・・・電流源遮断トランジスタ、５２・・・電流供給トランジスタ、１３１（１３１-1〜１３１-n）・・・電流源
【図１】
2013123107.tif 000003
【図２】
2013123107.tif 000004
【図３】
2013123107.tif 000005
【図４】
2013123107.tif 000006
【図５】
2013123107.tif 000007
【図６】
2013123107.tif 000008
【図７】
2013123107.tif 000009
【図８】
2013123107.tif 000010
【図９】
2013123107.tif 000011
【図１０】
2013123107.tif 000012
【図１１】
2013123107.tif 000013
【図１２】
2013123107.tif 000014