(57)【要約】【課題】リカバリ電流に起因したサージ電圧を吸収すべく、スナバ回路を設けると、部品点数の増加等を招くこと。【解決手段】入力用コンデンサ１０の電圧は、フルブリッジ回路ＦＢを介して交流電圧に変換され、１次側コイルｗ１に印加される。これに応じて２次側コイルｗ２に誘起される電圧は、全波整流回路ＲＣを介して出力用コンデンサＣｏに印加される。２次側コイルｗ２と全波整流回路ＲＣとの間には、インダクタ１２が設けられている。また、全波整流回路ＲＣと出力用コンデンサＣｏとは、短絡接続されている。１次側コイルｗ１に印加される電圧の極性を反転するタイミングは、インダクタ１２を流れる電流がゼロとなった後とする。【選択図】      図１
2013192436.tif 000002
【特許請求の範囲】
【請求項１】
トランス（Ｔ）の１次側コイルに交流電圧を印加する交流電圧印加手段（ＦＢ）と、
前記トランスの２次側コイルの出力を整流する整流手段（ＲＣ）と、
前記トランスの２次側に接続されて且つ、出力電圧の大きさを充電電圧によって定める出力用コンデンサ（Ｃｏ）と、
前記交流電圧印加手段を操作することで、前記出力電圧を可変制御する制御手段（２０）と、
を備え、
前記交流電圧印加手段によって前記交流電圧印加手段および前記整流手段間に流れる電流を漸増させる電圧が印加されている状態から前記交流電圧印加手段の電子操作によって前記電圧の印加が停止される場合、前記電流を漸減させる電圧を印加する閉ループ経路が構成されるように、前記交流電圧印加手段および前記整流手段間にインダクタンス設定（１２）がなされており、
前記制御手段による制御がなされているときにおいて、前記出力用コンデンサおよび前記整流手段間のインダクタンスは、前記交流電圧印加手段および前記整流手段間のインダクタンスに前記２次側コイルに誘起される電圧によって前記出力用コンデンサの電圧を除算した値を乗算した値以下となる
ことを特徴とする電力伝送装置。
【請求項２】
前記出力用コンデンサは、前記整流手段に短絡接続されていることを特徴とする請求項１記載の電力伝送装置。
【請求項３】
前記制御手段は、前記閉ループ経路が形成されることで前記２次側コイルを流れる電流が漸減してゼロとなる時点以降において、前記２次側コイルに流れる電流を漸増させるための電圧を前記１次側コイルに印加すべく、前記交流電圧印加手段を操作することを特徴とする請求項１または２記載の電力伝送装置。
【請求項４】
前記漸減させる電圧を印加する閉ループ経路が形成されているときの前記電流の漸減速度は、前記インダクタンス設定によって設定された前記交流電圧印加手段および前記整流手段間のインダクタンスに反比例することを特徴とする請求項１〜３のいずれか１項に記載の電力伝送装置。
【請求項５】
前記制御手段は、前記交流電圧印加手段によって前記電流を漸増させる電圧が前記１次側コイルに印加される期間と印加されない期間との１周期に対する印加される期間の時比率を操作することで、前記出力用コンデンサの電圧を制御する時比率操作手段を備え、
前記時比率操作手段は、前記出力電圧を同一とする場合であっても、出力電流が大きいほど前記時比率を大きくすることを特徴とする請求項１〜４のいずれか１項に記載の電力伝送装置。
【請求項６】
前記制御手段は、前記交流電圧印加手段によって前記電流を漸増させる電圧が前記１次側コイルに印加される期間と印加されない期間とを周期的に切り替えるに際し、前記出力用コンデンサの充電電圧としての出力電圧を制御すべく、前記印加される期間と前記印加されない期間との合計の長さを操作する周波数操作手段を備えることを特徴とする請求項１〜５のいずれか１項に記載の電力伝送装置。
【請求項７】
前記インダクタンス設定は、前記トランスの漏れインダクタンスを利用して実現されることを特徴とする請求項１〜６のいずれか１項に記載の電力伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスを用いて電力を伝送する電力伝送装置に関する。
【背景技術】
【０００２】
この種の電力伝送装置としては、たとえば下記特許文献１に見られるものも提案されている。これは、直流電圧源の電圧をブリッジ回路を介してトランスの１次側コイルに印加し、２次側コイルに生じる交流電圧を直流電圧に変換すべく一対のダイオードの直列接続体が出力用コンデンサに並列接続されたものにおいて、ダイオードのリカバリ電流に起因したサージを吸収するためのスナバコンデンサを備えるものである。スナバコンデンサの充電エネルギは、スナバコンデンサの放電エネルギを蓄えるスナバインダクタを介して、出力用コンデンサに放出される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１−２９５６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記装置では、リカバリ電流に起因したサージ電圧を吸収すべく、スナバ回路を設けるため、部品点数の増加等を招く。
【０００５】
本発明は、上記課題を解決する過程でなされたものであり、その目的は、トランスを用いて電力を伝送する新たな電力伝送装置の提供にある。
【課題を解決するための手段】
【０００６】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【０００７】
請求項１記載の発明は、トランス（Ｔ）の１次側コイルに交流電圧を印加する交流電圧印加手段（ＦＢ）と、前記トランスの２次側コイルの出力を整流する整流手段（ＲＣ）と、前記トランスの２次側に接続されて且つ、出力電圧の大きさを充電電圧によって定める出力用コンデンサ（Ｃｏ）と、前記交流電圧印加手段を操作することで、前記出力電圧を可変制御する制御手段（２０）と、を備え、前記交流電圧印加手段によって前記交流電圧印加手段および前記整流手段間に流れる電流を漸増させる電圧が印加されている状態から前記交流電圧印加手段の電子操作によって前記電圧の印加が停止される場合、前記電流を漸減させる電圧を印加する閉ループ経路が構成されるように、前記交流電圧印加手段および前記整流手段間にインダクタンス設定（１２）がなされており、前記制御手段による制御がなされているときにおいて、前記出力用コンデンサおよび前記整流手段間のインダクタンスは、前記交流電圧印加手段および前記整流手段間のインダクタンスに前記２次側コイルに誘起される電圧によって前記出力用コンデンサの電圧を除算した値を乗算した値以下となることを特徴とする。
【０００８】
上記発明では、上記電流を漸増させる電圧の極性が反転するに先立って上記電流を漸増させる電圧の印加が停止される期間において、インダクタンス設定によって、整流手段に電流を漸減しつつ流し続けることができる。これにより、整流手段に逆極性の電圧が印加される前に整流手段に流れる電流がゼロとなるなら、リカバリ電流が生じる事態を回避することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるトランスの構成を示す図。
【図３】同実施形態にかかるスイッチング操作手法を示すタイムチャート。
【図４】同実施形態にかかる電力変換処理を示す回路図。
【図５】同実施形態にかかる電力変換処理を示す回路図。
【図６】第２の実施形態にかかるスイッチング操作手法を示すタイムチャート。
【図７】同実施形態にかかる出力電力と時比率との関係を示す図。
【図８】同一出力電圧におけるインダクタのインダクタンスと時比率との関係を示す    図。
【図９】上記実施形態にかかる処理の定量的な説明をするために用いるタイムチャー    ト。
【図１０】上記各実施形態にかかる出力電圧等の計算式を示す図。
【発明を実施するための形態】
【００１０】
＜第１の実施形態＞
以下、本発明にかかる電力伝送装置を車載充電装置に適用した第１の実施形態について、図面を参照しつつ説明する。
【００１１】
図１に示されるコンバータＣＮＶは、車載充電装置に搭載されるものである。すなわち、車両の外部から供給される商用電源からの電力を所定の直流電圧とする装置（図示略）の出力部となる入力側コンデンサ１０について、その電圧を出力用コンデンサＣｏの電圧に変換するものである。詳しくは、コンバータＣＮＶは、絶縁型コンバータであり、トランスＴを備えて構成されている。
【００１２】
トランスＴの１次側には、入力側コンデンサ１０の両電極間に並列接続されたスイッチング素子Ｓ１およびスイッチング素子Ｓ２の直列接続体と、スイッチング素子Ｓ３およびスイッチング素子Ｓ４の直列接続体とを備えている。スイッチング素子Ｓ１〜Ｓ４は、トランスＴの１次側コイルｗ１に交流電圧を印加する交流電圧印加手段（フルブリッジ回路ＦＢ）である。本実施形態では、スイッチング素子Ｓ１〜Ｓ４として、ＮチャネルＭＯＳ電界効果トランジスタを例示している。なお、図中、ダイオードＤ１〜Ｄ４のそれぞれは、スイッチング素子Ｓ１〜Ｓ４のそれぞれのボディダイオードである。
【００１３】
上記スイッチング素子Ｓ１およびスイッチング素子Ｓ２の接続点と、スイッチング素子Ｓ３およびスイッチング素子Ｓ４の接続点との間には、トランスＴの１次側コイルｗ１が接続されている。
【００１４】
上記出力用コンデンサＣｏには、並列に、ダイオードＤａおよびダイオードＤｂの直列接続体と、ダイオードＤｃおよびダイオードＤｄの直列接続体とが短絡接続されている。これらダイオードＤａ〜Ｄｄは、２次側コイルｗ２から出力される交流電圧を直流電圧に変換して出力するための整流手段（全波整流回路ＲＣ）である。
【００１５】
ダイオードＤａおよびダイオードＤｂの接続点と、ダイオードＤｃおよびダイオードＤｄの接続点との間には、トランスＴの２次側コイルｗ２が接続されている。図では、これら一対の接続点間に、２次側コイルｗ２に加えて、インダクタｌ２が記載されている。これは、図２に示すように、トランスＴの磁心１１と１次側コイルｗ１および２次側コイルｗ２との間の間隙を大きくすることで生成される漏れインダクタの等価回路表現である。
【００１６】
上記出力用コンデンサＣｏには、負荷１４が並列接続されている。この負荷１４には、車載主機としての回転機のエネルギ貯蔵手段としてのバッテリが含まれる。
【００１７】
制御装置２０は、スイッチング素子Ｓ１〜Ｓ４に操作信号ｍｓ１〜ｍｓ４を出力することで、入力側コンデンサ１０の電圧を変換して出力用コンデンサＣｏに印加する処理を行う。ここでは、図３に示すように、操作信号ｍ１，ｍ４と操作信号ｍ２，ｍ３とのそれぞれを互いに同一の信号として且つ、操作信号ｍ１，ｍ４と操作信号ｍ２，ｍ３とで、オン操作指令期間の位相をπだけずらす設定がなされている。
【００１８】
以下、図４および図５を用いて、操作信号ｍｓ１〜ｍｓ４によるコンバータＣＮＶの操作による電力変換動作について定性的な説明を与える。なお、以下の説明において、１次側コイルｗ１の電圧の極性や２次側コイルｗ２の電圧の極性等については、先の図１に示した定義を用いる。
【００１９】
図４（ａ）は、スイッチング素子Ｓ１〜Ｓ４の全てがオフの状態から、スイッチング素子Ｓ１およびスイッチング素子Ｓ４をオン状態に切り替えた場合を示している。図示されるように、この場合、１次側コイルｗ１の印加電圧Ｖｗ１は、絶対値が入力電圧Ｖｉであって且つ負となる。そして、入力側コンデンサ１０、スイッチング素子Ｓ１、１次側コイルｗ１、およびスイッチング素子Ｓ４を備える閉ループ経路に電流が流れる。一方、２次側コイルｗ２の印加電圧Ｖｗ２は、１次側コイルｗ１のターン数Ｎ１と２次側コイルｗ２のターン数Ｎ２との比（巻数比ｎ）に応じた大きさの電圧「−ｎ・Ｖｉ」となる。これにより、２次側コイルｗ２、ダイオードＤｃ、出力用コンデンサＣｏ、およびダイオードＤｂを備える経路に電流が流れる。ここで、本実施形態では、２次側コイルｗ２に誘起される電圧（ｎ・Ｖｉｎ）が出力電圧Ｖｏよりも大きいことを想定しているため、この電流は漸増する。
【００２０】
図４（ｂ）は、スイッチング素子Ｓ１，Ｓ４をオフ状態に切り替えた場合を示している。この場合、インダクタ１２に蓄えられたエネルギを放出すべく、インダクタ１２、２次側コイルｗ２、ダイオードＤｃ、出力用コンデンサＣｏおよびダイオードＤｂを備える閉ループ経路に電流が流れる。２次側コイルｗ２に電流が流れるために、１次側コイルｗ１にも、１次側コイルｗ１，ダイオードＤ３、入力側コンデンサ１０、およびダイオードＤ２を備える閉ループ経路に電流が流れる。ただし、この電流は漸減する。上記経路に電流が流れることで、１次側コイルｗ１の印加電圧Ｖｗ１は、先の図４（ａ）とは逆極性の「−Ｖｉ」となる。そしてこれにより、２次側コイルｗ２の印加電圧Ｖｗ２（２次側コイルｗ２に誘起される電圧）は、先の図４（ａ）とは逆極性の「ｎ・Ｖｉ」となる。このため、インダクタ１２に印加される電圧ＶＬは、「−ｎ・Ｖｉ−Ｖｏ」となり、これをインダクタ１２のインダクタンスで除算した値の絶対値に応じて、インダクタ１２に流れる電流が漸減する。ちなみに、この際、インダクタ１２に流れる電流の大きさと、全波整流回路ＲＣおよび出力用コンデンサＣｏ間を接続する電気経路を流れる電流の大きさと、ダイオードＤｂ、Ｄｃを流れる順方向電流の大きさとが常時一致する。これは、全波整流回路ＲＣおよび出力用コンデンサＣｏ間を接続する電気経路が分岐路を備えず、且つこの電気経路のインダクタンスを理想的にはゼロとしたためである。ちなみに、上記電気経路のインダクタンスが大きい場合、ダイオードＤａ，Ｄｃのカソード側の電位がダイオードＤｂ，Ｄｄのアノード側の電位よりも低下しようとするため、ダイオードＤａ，Ｄｃに順方向電流が流れ始める。
【００２１】
図４（ｃ）は、１次側コイルｗ１、２次側コイルｗ２およびインダクタ１２に流れる電流が漸減してゼロとなった状態を示す。
【００２２】
図５（ａ）は、スイッチング素子Ｓ２，Ｓ３をオン状態に切り替えた状態を示す。スイッチング素子Ｓ２，Ｓ３をオン状態に切り替えることで、１次側コイルｗ１の印加電圧Ｖｗ１は、絶対値が入力電圧Ｖｉであって且つ正の電圧となる。そして、入力側コンデンサ１０、スイッチング素子Ｓ３、１次側コイルｗ１、およびスイッチング素子Ｓ２を備える閉ループ経路に電流が流れる。一方、２次側コイルｗ２の印加電圧Ｖｗ２は、巻数比ｎに応じた大きさの電圧「ｎ・Ｖｉ」となる。これにより、２次側コイルｗ２、ダイオードＤａ、出力用コンデンサＣｏ、およびダイオードＤｄを備える経路に電流が流れる。
【００２３】
本実施形態では、スイッチング素子Ｓ２，Ｓ３のオン状態への切り替えに伴ってダイオードＤｃ，Ｄｂにリカバリ電流が流れることはない。なぜなら、先の図４（ｃ）に示すように、ダイオードＤｃ，Ｄｂの電流がゼロとなった後に、２次側コイルｗ２、ダイオードＤａ、出力用コンデンサＣｏ、およびダイオードＤｄを備える経路に電流が流れるためである。このため、ダイオードＤｃ，Ｄｂに順方向電流が流れている間に、逆バイアスが印加されることがない。
【００２４】
図５（ｂ）は、スイッチング素子Ｓ２，Ｓ３をオフ状態に切り替えた場合を示している。この場合、インダクタ１２に蓄えられたエネルギを放出すべく、２次側コイルｗ２、インダクタ１２、ダイオードＤａ、出力用コンデンサＣｏおよびダイオードＤｄを備える閉ループ経路に電流が流れる。２次側コイルｗ２に電流が流れるために、１次側コイルｗ１にも、１次側コイルｗ１，ダイオードＤ１、入力側コンデンサ１０、およびダイオードＤ４を備える閉ループ経路に電流が流れる。ただし、この電流は漸減する。上記経路に電流が流れることで、１次側コイルｗ１の印加電圧Ｖｗ１は、先の図５（ａ）とは逆極性の「−Ｖｉ」となる。そしてこれにより、２次側コイルｗ２の印加電圧Ｖｗ２は、先の図５（ａ）とは逆極性の「−ｎ・Ｖｉ」となる。このため、インダクタ１２に印加される電圧ＶＬは、「ｎ・Ｖｉ＋Ｖｏ」となり、これをインダクタ１２のインダクタンスで除算した値に応じて、インダクタ１２に流れる電流が漸減する。
【００２５】
図５（ｃ）は、１次側コイルｗ１、２次側コイルｗ２およびインダクタ１２に流れる電流が漸減してゼロとなった状態を示す。この状態となった後、先の図４（ａ）に示した状態に移行する。
【００２６】
上記態様の処理がなされる本実施形態によれば、スイッチング素子Ｓ１〜Ｓ４のスイッチング状態の切り替えに際してサージ電圧を好適に低減することができる。これは、次の設定によって可能となったものである。第１の設定は、フルブリッジ回路ＦＢおよび全波整流回路ＲＣ間にインダクタ１２を設けて且つ、インダクタ１２を流れる電流を漸増させる電圧の印加がフルブリッジ回路ＦＢの電子操作によって停止される場合に、漸減させる電圧を印加する閉ループ経路（図４（ｂ）、図５（ｂ））が構成されるものである。第２の設定は、全波整流回路ＲＣおよび出力用コンデンサＣｏ間を短絡接続するというものである。
【００２７】
すなわち、ダイオードＤｂ，Ｄｃ（Ｄａ，Ｄｄ）に流れる順方向電流は、第１の設定によって、漸減させることが可能となる。そして、漸減させている過程であって未だ順方向電流がゼロとなる以前において、ダイオードＤａ，Ｄｄ（Ｄｂ，Ｄｃ）に順方向電流が流れ始めることもない。これは、第２の設定のためである。すなわちこの場合、ダイオードＤｂ，Ｄｃ（Ｄａ，Ｄｄ）に流れる順方向電流が漸減しているときにおいて、全波整流回路ＲＣおよび出力用コンデンサＣｏ間に電圧が誘起されることもない。このため、全波整流回路ＲＣの端子の電位と、それらに接続される出力用コンデンサＣｏの端子の電位との差圧を十分に小さくすることができる。そしてこれにより、ダイオードＤａ，Ｄｃのカソード側（全波整流回路ＲＣの正極側端子側）の電位がダイオードＤｂ，Ｄｄのアノード側（全波整流回路ＲＣの負極側端子側）の電位よりも低くなることはない。このため、ダイオードＤｂ，Ｄｃ（Ｄａ，Ｄｄ）に流れる順方向電流が漸減する過程においてダイオードＤａ，Ｄｄ（Ｄｂ，Ｄｃ）に順方向電流が流れ始めることはない。したがって、ダイオードＤｂ，Ｄｃ（Ｄａ，Ｄｄ）に順方向電流が流れているときに、それらに逆バイアスが印加されることがなく、ひいてはこれらにリカバリ電流が流れることもない。
【００２８】
また、スイッチング素子Ｓ１，Ｓ４（Ｓ２，Ｓ３）をオフ状態に切り替えるときには、インダクタ１２を備えるために、１次側コイルｗ１や２次側コイルｗ２に流れる電流が急激にゼロとなる事態を回避することができる。すなわち、スイッチング素子Ｓ１，Ｓ４（Ｓ２，Ｓ３）をオフ状態に切り替えた後、１次側コイルｗ１や２次側コイルｗ２、ダイオードＤｂ，Ｄｃ（Ｄａ，Ｄｄ）に流れる電流の減少速度は、出力用コンデンサＣｏの電圧および２次側コイルｗ２の電圧をインダクタ１２のインダクタンスによって減算した値の絶対値に制限される。
【００２９】
なお、インダクタ１２を備えることで、スイッチング素子Ｓ１，Ｓ４（Ｓ２，Ｓ３）をオン状態に切り替えた際に、それらを流れる電流の増加速度を制限することができるため、オン状態への切り替えに際してのスイッチング損失を低減することもできる。
【００３０】
先の図１に示すように、本実施形態では、スイッチング素子Ｓ１，Ｓ４（Ｓ２，Ｓ３）のオン・オフの周期Ｔに対するオン時間の時比率Ｄを、コンバータＣＮＶの出力電圧Ｖｏの第１の操作量とする。ここで、時比率Ｄは、入力側コンデンサ１０の充電電圧（入力電圧Ｖｉ）と、出力電圧Ｖｏとに加えて、コンバータＣＮＶの出力電流Ｉｏに応じて可変設定する。詳しくは、入力電圧Ｖｉおよび出力電圧Ｖｏが同一であったとしても、出力電流Ｉｏが大きいほど時比率Ｄを大きい値に設定する。このように入力電圧Ｖｉおよび出力電圧Ｖｏが同一である場合に時比率Ｄが出力電流Ｉｏに依存することは、本実施形態にかかるコンバータＣＮＶの特徴の１つである。
【００３１】
さらに、本実施形態では、スイッチング周波数ｆを、出力電圧Ｖｏの第２の操作量とする。出力電圧Ｖｏが、スイッチング周波数ｆや出力電流Ｉｏに依存することの定量的な説明については、本明細書最後部の備考欄に与えてある。
【００３２】
以上説明した本実施形態によれば、以下の効果が得られる。
【００３３】
（１）フルブリッジ回路ＦＢおよび全波整流回路ＲＣ間にインダクタ１２を備え、全波整流回路ＲＣに出力用コンデンサＣｏを短絡接続した。これにより、全波整流回路ＲＣおよび出力用コンデンサＣｏ間を流れる電流の大きさ、インダクタ１２を流れる電流の大きさ、およびダイオードＤｂ，Ｄｃ（Ｄａ，Ｄｄ）に流れる電流の大きさを一致させることができる。このため、ダイオードＤｂ，Ｄｃ（Ｄａ，Ｄｄ）にリカバリ電流が流れる事態を好適に回避することができ、ひいてはリカバリ電流に起因するサージ電圧を回避することができる。
【００３４】
（２）全波整流回路ＲＣに出力用コンデンサＣｏを短絡接続することで、ダイオードＤａ，Ｄｃのカソード（全波整流回路ＲＣの正極側端子）の電位がダイオードＤｂ，Ｄｃのアノード（全波整流回路ＲＣの負極側端子）の電位よりも低くなる事態を確実に回避することができ、ひいてはダイオードＤｂ，Ｄｃ（Ｄａ，Ｄｄ）に順方向電流が流れる期間において、逆バイアスが印加される事態を好適に回避することができる。
【００３５】
（３）２次側コイルｗ２を流れる電流が漸減してゼロとなる時点以降において、スイッチング素子Ｓ１，Ｓ４（Ｓ２，Ｓ３）をオン操作することで１次側コイルｗ１に電圧を印加した。これにより、出力電圧Ｖｏｕｔの制御性を良好とすることが容易となる。これは、本明細書最後部の「備考」欄に記載した出力電圧Ｖｏｕｔと時比率Ｄとの関係式の導出からもわかるように、スイッチング素子Ｓ１，Ｓ４（Ｓ２，Ｓ３）のオン操作により電流が直ちに漸増するということを前提とすることで、時比率Ｄと出力電圧Ｖｏｕｔとの関係式を簡易に導出することができるためである。これに対し、２次側コイルｗ２を流れる電流が漸減してゼロとなる時点より前にスイッチング素子Ｓ１，Ｓ４（Ｓ２，Ｓ３）をオン操作する場合には、図４（ｂ）、図５（ｂ）に示した電流がゼロとなるまでの期間、電流が漸減することとなる。
【００３６】
（４）時比率Ｄの設定に際して、出力電流Ｉｏを参照した。これにより、出力電圧Ｖｏの制御性を良好とすることができる。
【００３７】
（５）出力電圧Ｖｏｕｔを制御すべくスイッチング周波数ｆを操作した。これにより、時比率Ｄによることなく出力電圧Ｖｏｕｔを制御することができる。
【００３８】
（６）出力電圧Ｖｏｕｔの操作量として、時比率Ｄおよびスイッチング周波数ｆの双方を採用した。これにより、制御の自由度を向上させることができる。
【００３９】
（７）インダクタ１２を、トランスＴの漏れインダクタによって構成した。これにより、フルブリッジ回路ＦＢおよび全波整流回路ＲＣ間のインダクタンス設定に伴う回路規模の増大を好適に抑制することができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００４０】
図６に、本実施形態にかかる操作信号ｍ１〜ｍ４を示す。図示されるように、本実施形態では、スイッチング素子Ｓ１（Ｓ２）とスイッチング素子Ｓ４（Ｓ３）とで、オン状態への切り替えタイミングとオフ状態への切り替えタイミングとを互いにずらす。これはフェーズシフト処理を行なうためのものである。フェーズシフト処理を用いることで、スイッチング素子Ｓ１〜Ｓ４のオン状態への切り替えに際してのスイッチング損失をいっそう低減することができる。
【００４１】
ここで、本実施形態にかかるフェーズシフト処理は、インダクタ１２を利用して実現される。すなわちフェーズシフト処理では、たとえば、先の図４（ｂ）に示す状態に代えて、スイッチング素子Ｓ１がオン状態に維持されることで、１次側コイルｗ１，ダイオードＤ３およびスイッチング素子Ｓ１を備えるループ経路に電流が流れる。ここで、このループ経路に電流が流れるのは、インダクタ１２を備えることで、２次側コイルｗ２に電流が流れ続けるためである。
【００４２】
図７に、本実施形態において、出力電圧Ｖｏを「２６０Ｖ」，「４１０Ｖ」のそれぞれとした場合について、出力電力と時比率Ｄとの関係を示す。また、図８には、出力電圧Ｖｏを「４１０Ｖ」として且つ、出力電力を「３．３ｋＷ」とした場合について、インダクタ１２のインダクタンスと時比率Ｄとの関係を示す。図示されるように、インダクタ１２のインダクタンスを１５μＨ程度とし、実際のインダクタンスが「±３０％」の誤差を有するとした場合、時比率Ｄは、「±１０％」程度変動する。このため、インダクタンスに誤差がないとした場合の時比率Ｄの想定使用領域をたとえば「２０〜８０％」とすることで、インダクタンスに「±３０％」の誤差が生じたとしても、出力電圧Ｖｏの制御性を維持することができる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００４３】
「制御手段について」
上記実施形態では、インダクタ１２を流れる電流ｉＬの絶対値が漸減してゼロとなった後に、再度漸増させる処理を行うべく、スイッチング素子Ｓ１，Ｓ４（Ｓ２，Ｓ３）をオン状態に切え替えたがこれに限らない。たとえばゼロとなるタイミングに同期してオン状態に切え替えてもよい。
【００４４】
もっとも、ゼロとなる以前にオン状態に切え替えることも可能である。この場合スイッチング状態をオン状態に切り替えるに際してゼロボルトスイッチングを行うことができる。なお、この際、出力電圧Ｖｏｕｔの制御性を簡易に向上させるうえでは、時比率Ｄの可変領域の大部分（たとえば８０％）において、ゼロとなった以降にオン状態に切え替えることが望ましい。
【００４５】
「交流電圧印加手段について」
フルブリッジ回路ＦＢに限らない。たとえば、スイッチング素子Ｓ３，Ｓ４の直列接続体を一対のコンデンサの直列接続体に変更したものであってもよい。
【００４６】
「整流手段について」
全波整流回路ＲＣに限らず、たとえば半波整流回路等であってもよい。
【００４７】
「インダクタンス設定について」
上記実施形態では、インダクタ１２を、トランスＴの漏れインダクタとして構成したがこれに限らず、インダクタンス素子を用いてもよい。この際、インダクタンス素子の配置箇所は、２次側コイルｗ２と全波整流回路ＲＣとの間に配置すればよい。また、これに代えて、フルブリッジ回路ＦＢと１次側コイルｗ１との間に配置してもよい。
【００４８】
「時比率操作手段について」
上記実施形態では、出力電圧Ｖｏの操作量を、時比率Ｄとスイッチング周波数ｆとの双方としたが、これに限らず、たとえばスイッチング周波数ｆのみとしてもよい。すなわち、時比率操作手段は必須ではない。
【００４９】
「周波数操作手段について」
上記実施形態では、出力電圧Ｖｏの操作量を、時比率Ｄとスイッチング周波数ｆとの双方としたが、これに限らず、たとえば時比率Ｄのみとしてもよい。すなわち、周波数操作手段は必須ではない。
【００５０】
「全波整流回路ＲＣと出力用コンデンサＣｏとの接続について」
全波整流回路ＲＣの正極側端子（ダイオードＤａ，Ｄｃのカソード）と出力用コンデンサＣｏとの間に、平滑コイルを設けてもよい。この場合であっても、平滑コイルのインダクタンスの設定によっては、インダクタ１２および平滑コイルのそれぞれの電流を同一量として漸減速度を同一とすることができるため、ダイオードＤａ〜Ｄｄにリカバリ電流が流れる事態を好適に回避することができ、ひいてはサージ電圧を好適に低減することができる。ここで、平滑コイルのインダクタンスＬｏの設定は、平滑コイルの電圧ＶＬｏ（出力用コンデンサ側が正）を用いて、「Ｖｏ−ＶＬｏ≧０」を満たすものとすることが望ましい。この条件を満たさない場合、ダイオードＤｃ（Ｄａ）を流れる電流が未だゼロでないときに、ダイオードＤａ（Ｄｃ）に順方向電流が流れるおそれがある。この条件は、入力用コンデンサＣｉの電圧Ｖｉや出力用コンデンサＣｏの電圧Ｖｏのとり得る値の範囲で「Ｌｏ≦（Ｌｓ・Ｖｏ）／（ｎ・Ｖｉｎ）」を満たすようにするという条件とみなせる。
【００５１】
「コンバータＣＮＶの用途について」
車両の外部の商用電源の電力を車載高電圧バッテリに充電するための電力変換回路を構成するものに限らない。特に絶縁型のコンバータを用いることが望ましい状況にあっては、簡素な構成にてサージ等を低減することができる本発明にかかるコンバータを適用することは有効である。
＜備考＞
ここでは、まず上記第１の実施形態の場合（ハードスイッチングの場合）について、出力電圧Ｖｏと時比率Ｄとの関係等を導出する。
【００５２】
図９に、ハードスイッチング時における操作信号ｍｓ１，ｍｓ２，ｍｓ３，ｍｓ４や、１次側コイルｗ１の印加電圧Ｖｗ１、インダクタ１２の電流ｉＬ、インダクタ１２に印加される電圧ＶＬの推移を示す。なお、１次側コイルｗ１の印加電圧Ｖｗ１や、インダクタ１２の電流ｉＬ、インダクタ１２に印加される電圧ＶＬの極性については、図１の定義に従う。
【００５３】
操作信号ｍｓ２，ｍｓ３がオン操作指令である期間（図５（ａ）の期間）においては、１次側コイルｗ１と２次側コイルｗ２との巻数比ｎを用いると、２次側コイルｗ２の印加電圧Ｖｗ２が「ｎ・Ｖｉ」となる。このため、インダクタ１２に印加される電圧ＶＬは、「ｎ・Ｖｉ＝−ＶＬ＋Ｖｏ」の関係により、「−ｎ・Ｖｉ＋Ｖｏ」となる。このため、インダクタ１２を流れる電流ｉＬ（＞０）は、「ｎ・Ｖｉ−Ｖｏ（＞０）」を、インダクタ１２のインダクタンスＬによって除算した値の速度に応じて漸増する。ここで、インダクタ１２を流れる電流ｉＬのピーク値ｉＰｅａｋは、時比率Ｄと、周期Ｔとを用いると、以下の式（ｃ１）にて表現される。
【００５４】
ｉＰｅａｋ＝（ｎ・Ｖｉ−Ｖｏ）・Ｄ・Ｔ／Ｌ  …（ｃ１）
一方、操作信号ｍｓ１〜ｍｓ４がオフ操作指令となる期間のうちインダクタ１２に電流が流れている期間（図５（ｂ）の期間）においては、２次側コイルｗ２の電圧Ｖｗ２の符号が反転するから、インダクタ１２に印加される電圧ＶＬは、「−ｎ・Ｖｉ＝−ＶＬ＋Ｖｏ」より、「ｎ・Ｖｉ＋Ｖｏ」となる。ここで、インダクタ１２を流れる電流ｉＬがゼロとなるまでに要する時間ａは、以下の式（ｃ２）を満たす。
【００５５】
ｎ・Ｖｉ＋Ｖｏ＝Ｌ・ｉＰｅａｋ／ａ  （ｃ２）
上記の式（ｃ２）を時間ａについて解くと、以下の式（ｃ３）が得られる。
【００５６】
ａ＝（ｎ・Ｖｉ−Ｖｏ）・Ｄ・Ｔ／（ｎ・Ｖｉ＋Ｖｏ）  …（ｃ３）
ここで、定常状態においては、周期Ｔの間に出力用コンデンサＣｏ側に出力される電流の平均値が、コンバータＣＮＶの出力電流Ｉｏに一致することから以下の式（ｃ４）が成立する。
【００５７】
ｉＰｅａｋ・（Ｄ・Ｔ＋ａ）＝Ｉｏ・Ｔ  …（ｃ４）
上記の式（ｃ４）に、上記の式（ｃ１）を代入し、時比率Ｄについて解いたり、出力電圧Ｖｏについて解いたりすることで、図１０に示すハードスイッチングに関する式が導出できる。図１０に示されるように、出力電圧Ｖｏは、入力電圧Ｖｉと時比率Ｄのみならず、出力電流Ｉｏやスイッチング周波数ｆにも依存する。
【００５８】
なお、フェーズシフトの場合については、インダクタ１２の電流ｉＬの絶対値が漸減する期間において、２次側コイルｗ２の印加電圧Ｖｗ２がゼロとなることから、インダクタ１２に印加される電圧ＶＬが出力電圧Ｖｏとなることを除いて、上記と同様にして算出することができる。これについても図１０に記載してある。
【符号の説明】
【００５９】
１０…入力用コンデンサ、１２…インダクタ、Ｔ…トランス、Ｃｏ…出力用コンデンサ、ＲＣ…全波整流回路、ＦＢ…フルブリッジ回路。
【図１】
2013192436.tif 000003
【図２】
2013192436.tif 000004
【図３】
2013192436.tif 000005
【図４】
2013192436.tif 000006
【図５】
2013192436.tif 000007
【図６】
2013192436.tif 000008
【図７】
2013192436.tif 000009
【図８】
2013192436.tif 000010
【図９】
2013192436.tif 000011
【図１０】
2013192436.tif 000012