(57)【要約】【課題】周波数測定の速度と正確性を高めた、全自動プログラム制御の周波数測定方法及びそのシステムの提供。【解決手段】本発明の周波数測定方法及びそのシステムは、基準信号及び被測定信号と同期したクロックマスクを利用して被測定信号のクロックサイクル数を取得し、このサイクル数に基づいて前記被測定信号の周波数値を取得し、同時に前記基準信号に基づいて生成された複数の位相シフト信号を利用して前述の周波数値を修正し、かつ位相シフト信号数の増加に伴いエラーをさらに縮小して、正確な被測定信号の周波数値を取得することができ、且つ測定速度が速く、占用回路面積が小さいという利点がある。【選択図】図２
2013024856.tif 000002
【特許請求の範囲】
【請求項１】
被測定信号の測定に用いる周波数測定方法であって、前記方法が、
基準信号を提供する工程と、
前記基準信号に基づいて同じ周波数の複数の位相シフト信号を生成し、前記位相シフト信号間が固定相位で隔てられる工程と、
前記被測定信号の第１トリガ状態で開始し、前記被測定信号の別の第１トリガ状態で終止するクロックマスクを設定する工程と、
前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内で、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントする工程と、
前記クロックマスクの時間区間内で、前記基準信号が発生したサイクル数Ｎｂをカウントする工程と、
前記クロックマスクの時間区間内で、前記被測定信号が発生したサイクル数Ｎｉをカウントする工程と、
前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内で、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントする工程と、
次の式により前記被測定信号Ｆｉの周波数値を取得し、
Ｆｉ＝｛Ｎｉ／［Ｎｂ＋（Ｎｄ／Ｍ）］｝×Ｆｂ
そのうち、Ｆｂが前記基準信号の周波数であり、Ｎｄ＝（Ｎｄ１−Ｎｄ２）、Ｍが前記位相シフト信号の個数であり、Ｍ≧２である工程と、
を含むことを特徴とする、周波数測定方法。
【請求項２】
前記第１トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第２トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであることを特徴とする、請求項１に記載の周波数測定方法。
【請求項３】
前記クロックマスクが含む前記被測定信号が発生するサイクル数Ｎｉ値がＮｉ≧２であることを特徴とする、請求項１に記載の周波数測定方法。
【請求項４】
生成される前記位相シフト信号の個数が４つまたは８つであることを特徴とする、請求項１に記載の周波数測定方法。
【請求項５】
前記基準信号の周波数Ｆｂを既定値で置き換えることを特徴とする、請求項１に記載の周波数測定方法。
【請求項６】
前記固定相位の値が３６０／（Ｍ−１）であることを特徴とする、請求項１に記載の周波数測定方法。
【請求項７】
被測定信号の測定に用いる周波数測定システムであって、前記システムが、
前記被測定信号の受信に用いられる被測定信号入力端と、
前記被測定信号入力端に接続され、前記被測定信号を受信し、且つ周波数がＦｂである基準信号を生成して、前記基準信号に基づき同じ周波数を備え、相互間が固定相位で隔てられたＭ個の位相シフト信号を生成するために用いられ、且つ前記被測定信号の第１トリガ状態で開始し、前記被測定信号の別の第１トリガ状態で終止するクロックマスクの生成に用いられ、且つ前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内で前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントするために用いられ、且つ前記クロックマスクの時間区間内で前記基準信号に第１トリガ状態が発生した回数Ｎｂをカウントするために用いられ、且つ前記クロックマスクの時間区間内で前記被測定信号に第１トリガ状態が発生した回数Ｎｉをカウントするために用いられ、且つ前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内で前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントするために用いられ、且つ前記カウント数値Ｆｂ、Ｍ、Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を出力するために用いられるカウンタと、
前記カウンタに接続され、前記カウント数値を受信して次の式により演算を行い、前記被測定信号Ｆｉの周波数値を取得する演算装置を含み、
Ｆｉ＝｛Ｎｉ／［Ｎｂ＋（Ｎｄ／Ｍ）］｝×Ｆｂ
そのうち、Ｎｄ＝（Ｎｄ１−Ｎｄ２）、Ｍ≧２である、
ことを特徴とする、周波数測定システム。
【請求項８】
前記カウンタが、
ベースバンド信号の生成に用いられるベースバンド生成モジュールと、
前記ベースバンド生成モジュールに接続され、前記ベースバンド信号を逓倍して前記基準信号にする周波数逓倍ユニットと、
前記被測定信号入力端に接続され、前記被測定信号を受信し、前記周波数逓倍ユニットに接続され、前記基準信号を受信し、且つ前記カウント数値Ｍ、Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を生成し、且つ前記カウント数値Ｆｂ、Ｍ、Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を出力するために用いられるプログラマブルゲートアレイを含むことを特徴とする、請求項７に記載の周波数測定システム。
【請求項９】
前記演算装置が、前記カウント数値Ｆｂを既定値で置き換えるために用いられることを特徴とする、請求項８に記載の周波数測定システム。
【請求項１０】
前記演算装置が、コントロールユニット及びコンピュータ装置のうちのいずれかであることを特徴とする、請求項７に記載の周波数測定システム。
【請求項１１】
前記第１トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第２トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであることを特徴とする、請求項７に記載の周波数測定システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は周波数測定方法及びそのシステムに関し、特に、迅速且つ正確に周波数値を取得することができる、周波数測定方法及びそのシステムに関する。
【背景技術】
【０００２】
クロック信号の周波数は通常周波数カウンタを使用して測定され、一般的な方法は周波数カウンタ内にゲート時間を設定し、ゲート時間内のクロック信号サイクル数をカウントして、カウント値／ゲート時間を利用してクロック信号の周波数を取得する。
【０００３】
しかしながら、ゲート時間内のクロック信号のサイクル数は通常整数値とはならないため、このような方式は、例えば半サイクル数少なく、または多くカウントするなど、ゲート時間の開始と終了箇所でエラーを生じやすい。このため、一般に周波数測定を行うときは、ゲート時間をできるだけ長くしてより多くのサイクル数を処理できるようにすることで、エラーを小さくしているが、このような方式は試験時間が大幅に増加し、且つ分解能もゲート時間が短いために低下する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、周波数測定の速度と正確性を高めることにある。
【０００５】
本発明の別の目的は、全自動プログラム制御の周波数測定方法及びそのシステムを提供することにある。
【課題を解決するための手段】
【０００６】
上述の目的及びその他目的を達するため、本発明の周波数測定方法は、被測定信号の測定に用いられ、この方法が、基準信号を提供する工程と、前記基準信号に基づき、同じ周波数を有し、且つ相互間が固定位相によって隔てられた複数の位相シフト信号を生成する工程と、前記被測定信号の第１トリガ状態において開始し、前記被測定信号の別の第１トリガ状態において終了するクロックマスクを設定する工程と、前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントする工程と、前記クロックマスクの時間区間内において、前記基準信号に第１トリガ状態が発生した回数Ｎｂをカウントする工程と、前記クロックマスクの時間区間内において、前記被測定信号が発生したサイクル数Ｎｉをカウントする工程と、前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントする工程と、次の式により前記被測定信号Ｆｉの周波数値を取得する工程とを含み、Ｆｉ＝｛Ｎｉ／［Ｎｂ＋（Ｎｄ／Ｍ）］｝×Ｆｂ、そのうちＦｂが前記基準信号の周波数であり、Ｎｄ＝（Ｎｄ１−Ｎｄ２）、Ｍが前記位相シフト信号の個数であり、Ｍ≧２である。
【０００７】
上述の目的及びその他目的を達するため、本発明の周波数測定システムは、被測定信号の測定に用いられ、このシステムが、被測定信号入力端、カウンタ、演算装置を含み、前記被測定信号入力端が前記被測定信号の受信に用いられ、前記カウンタが、前記被測定信号入力端に接続されて前記被測定信号を受信し、周波数値Ｆｂを有する基準信号を生成するために用いられ、且つ前記基準信号に基づいて同じ周波数を有し、相互間が固定位相によって隔てられたＭ個の位相シフト信号を生成し、前記被測定信号の第１トリガ状態において開始して、前記被測定信号の別の第１トリガ状態において終了するクロックマスクの生成に用いられ、前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントするために用いられ、且つ前記クロックマスクの時間区間内において前記基準信号が発生したサイクル数Ｎｂをカウントするために用いられ、且つ前記クロックマスクの時間区間内において前記被測定信号が発生したサイクル数Ｎｉをカウントするために用いられ、且つ前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントするために用いられ、且つ前記カウント数値Ｆｂ、Ｍ、Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を出力するために用いられ、前記演算装置が、前記カウンタに接続され、前記カウント数値の受信に用いられると共に、次の式により演算を行って前記被測定信号Ｆｉの周波数値を取得し、Ｆｉ＝｛Ｎｉ／［Ｎｂ＋（Ｎｄ／Ｍ）］｝×Ｆｂ、そのうちＮｄ＝（Ｎｄ１−Ｎｄ２）、Ｍ≧２である。
【０００８】
一実施例において、前記カウンタは、ベースバンド信号の生成に用いるベースバンド生成モジュールと、前記ベースバンド生成モジュールに接続され、前記ベースバンド信号を逓倍して前記基準信号にする周波数逓倍ユニットと、前記被測定信号入力端に接続され、前記被測定信号を受信し、前記周波数逓倍ユニットに接続され、前記基準信号を受信し、且つ前記カウント数値Ｍ、Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を生成し、且つ前記カウント数値Ｆｂ、Ｍ、Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を出力するために用いられるプログラマブルゲートアレイを含む。
【０００９】
一実施例において、前記演算装置はコントロールユニット及びコンピュータ装置のうちのいずれかである。
【００１０】
一実施例において、前記第１トリガ状態は立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかである。
【００１１】
一実施例において、前記第２トリガ状態は立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかである。
【００１２】
一実施例において、前記クロックマスクが含む前記被測定信号の発生するサイクル数Ｎｉ値はＮｉ≧２である。
【００１３】
一実施例において、生成される前記位相シフト信号の個数は４つまたは８つである。
【００１４】
一実施例において、前記基準信号の周波数Ｆｂは直接既定値で置き換えることができる。
【発明の効果】
【００１５】
これにより、本発明の周波数測定方法及びそのシステムは、迅速且つ正確な多位相処理方式で測定エラーを排除し、且つ位相シフト信号の生成数に伴い測定の精度を数倍高め、且つ同期したトリガに基づいて全自動プログラム制御の目的を達することができ、さらに回路占用面積を小さくする効果も達せられる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施例における周波数測定方法の運用タイミング図である。
【図２】本発明の一実施例における周波数測定方法の運用フロー図である。
【図３】本発明の一実施例における周波数測定システムのブロック図である。
【発明を実施するための形態】
【００１７】
本発明の目的、特徴及び効果についての理解を深めるため、下記の具体的な実施例に基づき、添付の図面を組み合わせ、本発明について以下で詳細に説明する。
【００１８】
本発明の周波数測定方法の具体的な実施例において述べる各工程は別途明記されている場合を除き、その他の工程は相互に入れ替えることができ、排列された説明順序に基づいて工程実行の前後順序を定めるものではない。このほか、本発明の周波数測定システムの具体的な実施例における「接続」という語は、直接接続に限定されず、中間にほかのユニットが接続されていてもよい。さらに、ここでいう「第１トリガ状態」、「第２トリガ状態」とは、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかを含み、第１トリガ状態、第２トリガ状態の間は相互に排他的ではなく、即ち、第１トリガ状態と第２トリガ状態は同時に立ち上がりエッジトリガ状態である、または同時に立ち下がりエッジトリガ状態であってもよい。
【００１９】
図１に本発明の一実施例における周波数測定方法の運用タイミング図を示す。この実施例では８つの位相シフト信号を例として示しているが、当業者であれば分かるように、２つ以上の位相シフト信号があれば測定エラーを排除して正確性を高めることが可能である。
【００２０】
本発明の実施例における周波数測定方法は２種類の周波数測定方式を含み、以下の工程を含む。
【００２１】
図１に示すように、入力する被測定信号Ｆｉを除き、測定動作の開始前に基準信号Ｆｂを提供し、前記基準信号に基づいて同じ周波数のマルチレベル位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８を生成し、各レベルの位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８間が固定の位相で隔てられる。
【００２２】
前記基準信号Ｆｂは被測定信号の周波数を求めるための基礎とする周波数として用いる。位相シフト信号は前記基準信号Ｆｂから生成され、通常はプログラマブルゲートアレイ（ＦＰＧＡ）中のデジタルクロックマネージャモジュール（ＤＣＭ）を利用して位相シフト信号の生成を完了することができる。本実施例について見ると、８つの位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８を有するため、２組のデジタルクロックマネージャを利用して達成することができ、そのうち１組のデジタルクロックマネージャが基準信号Ｆｂを４つの位相シフト信号に分解する。しかしながら、当業者であれば分かるように、１組のデジタルクロックマネージャのみを使用しても、使用者はそのうちの４つの位相シフト分解の動作を選択的にシャットダウンすることができ、即ち、１組のデジタルクロックマネージャのみを使用する状況下でも基準信号Ｆｂを２つまたは３つの位相シフト信号に分解することができる。このため、使用者は必要に基づきデジタルクロックマネージャの運用を組み合わせて必要な位相シフト信号数を選択することができる。位相シフト信号間の間隔はデジタルクロックマネージャが３６０度の位相を各位相シフト信号に等分し、例えば位相シフト信号の数がＭ個の場合、間隔位相は３６０／（Ｍ−１）となる。
【００２３】
続いてクロックマスクｍｋを設定する。クロックマスクｍｋは被測定信号Ｆｉの第１トリガ状態において開始し、被測定信号Ｆｉの別の第１トリガ状態において終了する。本実施例における第１トリガ状態は、立ち上がりエッジトリガ状態を例とし、即ち、クロックマスクｍｋが被測定信号Ｆｉに同期し、被測定信号Ｆｉのある立ち上がりエッジトリガ状態下で同期的にトリガされてもよい。クロックマスクｍｋはハイレベル状態が維持され、既定の被測定信号Ｆｉの数を経てから停止し、すなわち、クロックマスクｍｋは被測定信号Ｆｉの別の第１トリガ状態で停止する。図１の実施例では、クロックマスクｍｋが被測定信号Ｆｉの第７の第１トリガ状態において終止しており、この場合６つの被測定信号Ｆｉのサイクル数が経過し、被測定信号Ｆｉのサイクル数Ｎｉ＝６を得ることができ、即ち、Ｎｉ＝（被測定信号Ｆｉに第１トリガ状態が発生した回数）−１である。そのうち、被測定信号Ｆｉのサイクル数Ｎｉは少なくとも１とし、２以上を最良とする。
【００２４】
クロックマスクｍｋが初期化されると、測定動作が展開される。図１を参照する。基準信号Ｆｂは被測定信号Ｆｉと同期されていないため、測定される基準信号Ｆｂのサイクル数Ｎｂのうち、経過した時間は実際上クロックマスクｍｋの範囲と合致せず、これがフロントエンドエラー及びバックエンドエラーを引き起こす。これはカウントの方式が通常直接立ち上がりエッジトリガ状態または立ち下がりエッジトリガ状態の回数を取ってカウントするためである。
【００２５】
このため、本発明の実施例においては、前述の前記位相シフト信号を利用してフロントエンドエラー及びバックエンドエラーを排除する。
【００２６】
フロントエンドエラーにおいては、クロックマスクｍｋの開始時間点から基準信号Ｆｂに第１トリガ状態が発生するまでの時間区間内で、前記位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８に第２トリガ状態（立ち上がりエッジまたは立ち下がりエッジトリガ状態）が発生した回数Ｎｄ１をカウントする。
【００２７】
バックエンドエラーにおいては、クロックマスクｍｋの終了時間点から基準信号Ｆｂに第１トリガ状態が発生するまでの時間区間内で、前記位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８に第２トリガ状態（立ち上がりエッジまたは立ち下がりエッジトリガ状態）が発生した回数Ｎｄ２をカウントする。
【００２８】
前述の「前記位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８に第２トリガ状態が発生する」とは、フロントエンドエラーに立ち上がりエッジトリガ状態を前記第２トリガ状態とすることを選択したとき、バックエンドエラーに立ち上がりエッジトリガ状態を前記第２トリガ状態とすることを選択し、反対に、フロントエンドエラーに立ち下がりエッジトリガ状態を前記第２トリガ状態とすることを選択したとき、バックエンドエラーに立ち下がりエッジトリガ状態を前記第２トリガ状態とすることを選択することを指す。図１の例でいうと、立ち上がりエッジトリガ状態を前記第２トリガ状態と選択しているため、図１中のＮｄ１は「３」であり、Ｎｄ２は「５」である。
【００２９】
後続の計算において、Ｎｄ１の回数をＮｄ２の回数から減じ、実際にクロックマスクｍｋの範囲内で校正する必要があるサイクル数を取得し、フロントエンド及びバックエンドのエラーを排除する。
【００３０】
上述の各数値を取得した後、被測定信号Ｆｉの周波数の計算を行うことができ、次の式（１）に基づいて取得される。
Ｆｉ＝｛Ｎｉ／［Ｎｂ＋（Ｎｄ／Ｍ）］｝×Ｆｂ      （１）
そのうち、Ｎｄは校正値であり、Ｎｄ＝（Ｎｄ１−Ｎｄ２）、Ｍは前記位相シフト信号の個数であり、Ｍ≧２、即ち生成する前記位相シフト信号の個数は少なくとも２個とする。
【００３１】
続いて本発明の実施例の方法が正確度のレベルを高めることについて説明する。被測定信号Ｆｉの周波数は基本的に次の式（２）で決定される。
（Ｎｉ／Ｆｉ） ＝（Ｎｂ／Ｆｂ）      （２）
式（２）は次のように書くこともできる。
Ｆｉ≒（Ｎｉ／Ｎｂ）×Ｆｂ      （３）
式（３）を満たす条件は基準信号Ｆｂの周波数が被測定信号Ｆｉの周波数より大きいことである。
【００３２】
しかしながら、前述から分かるように、フロントエンド及びバックエンドのエラー校正を行わない場合、式（３）で取得される被測定信号Ｆｉの周波数が不正確になる。正確な計算法は、フロントエンドエラーを補ってバックエンドエラーを消去する必要があり、これによりクロックマスクｍｋの範囲に完全に合致させることができる。このため、校正値Ｎｄの演算結果から最後にいくつのカウント数値を補うまたは消去するかを得ることができる。さらに、式（１）からは位相シフト信号の数が多いほど、向上できる正確度の倍数が高くなることも分かる。つまり、本発明の実施例における方法はフロントエンドエラー及びバックエンドエラーの校正を行わない方法と比べ少なくとも８倍正確度を高める。
【００３３】
図２に本発明の一実施例における周波数測定方法の運用フロー図を示す。同時に図１のタイミングに基づいた運用フローを参照しながら説明する。まず（Ｓ１０１）被測定信号Ｆｉ、基準信号Ｆｂ、複数の位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８を提供する。（Ｓ１０２）続いて被測定信号Ｆｉに同期してクロックマスクｍｋを作動させる。次に（Ｓ１０３）フロントエンドエラーカウント値Ｎｄ１を取得する。続いて（Ｓ１０４）クロックマスクｍｋを閉じて被測定信号Ｆｉ及び基準信号Ｆｂのサイクル数カウント値ＮｉとＮｂを取得する。さらに（Ｓ１０５）バックエンドエラーカウント値Ｎｄ２を取得する。最後に（Ｓ１０６）式（１）の結果演算を行う。
【００３４】
続いて図３に本発明の一実施例における周波数測定システムのブロック図を示す。前記周波数測定システム１００は、被測定信号入力端１１０、カウンタ１２０、演算装置１３０を含む。
【００３５】
被測定信号入力端１１０は前記被測定信号Ｆｉを受信するために用いられる。
【００３６】
カウンタ１２０は被測定信号入力端１１０に接続され、前記被測定信号Ｆｉを受信し、且つカウンタ１２０は前述の基準信号Ｆｂ、相互間が固定相位で隔てられたＭ個の位相シフト信号、クロックマスクｍｋ、前記位相シフト信号にフロントエンドエラー区間内で第２トリガ状態が発生した回数Ｎｄ１、前記クロックマスクｍｋ内で前記基準信号Ｆｂに第１トリガ状態が発生した回数Ｎｂ、前記クロックマスクｍｋ内で前記被測定信号Ｆｉに第１トリガ状態が発生した回数Ｎｉ、前記位相シフト信号にバックエンドエラー区間内で第２トリガ状態が発生した回数Ｎｄ２を生成し、且つ前記カウント数値Ｆｂ、Ｍ、Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を出力するために用いられる。
【００３７】
一実施例において、前記カウンタ１２０は、ベースバンド生成モジュール１２１、周波数逓倍ユニット１２３、プログラマブルゲートアレイ１２５を含むことができる。ベースバンド生成モジュール１２１はベースバンド信号の生成に用いられる。通常はコストを抑えるため水晶発振子を利用して比較的低いベースバンドを生成し、前記ベベースバンド生成モジュール１２１に接続された周波数逓倍ユニット１２３によりベースバンドを上げ、前記基準信号Ｆｂとする。通常はベースバンドを周波数信号Ｆｉの可能な周波数範囲より大きくなるまで上げる。つまり、異なる種類の被測定信号に対し異なる基準信号Ｆｂの周波数値を対応させることができ、当然、基準信号Ｆｂの周波数が高いほど適用できる範囲が広くなる。プログラマブルゲートアレイ１２５は、位相シフト生成回路として用いるデジタルクロックマネージャ、上微分または下微分（立ち上がりエッジトリガまたは立ち下がりエッジトリガ）を行い、Ｎｄ１とＮｄ２をカウントするために用いる微分回路、クロックマスクｍｋ及び被測定信号Ｆｉと基準信号Ｆｂに対してカウントを行うために用いるマスク回路等を含むことができ、これにより、前記プログラマブルゲートアレイ１２５は前記カウント数値Ｍ、Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を生成し、これらのカウント数値Ｆｂ、Ｍ、Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を出力するために用いることができる。
【００３８】
プログラマブルゲートアレイは周知のデバイスであり、本発明の実施例の測定システムはその内部に含まれる各論理素子を利用して本発明の目的を達成しており、且つ本発明の実施例中で使用する方法下では比較的少ない論理素子を使用することができ、大面積のプログラマブルゲートアレイチップが不要なため、回路が占用する面積を減少し、製品サイズを縮小することができる。例えば、演算装置の演算機能もプログラマブルゲートアレイ内に組み込む場合、必要な論理素子の数量が大幅に増加して、回路占用面積が増加してしまい、且つ構造上の設計によって、プログラマブルゲートアレイは演算能力が低く、且つ速度が遅いため演算処理に適しておらず、高価な特殊プログラマブルゲートアレイであれば高速演算処理が可能であるが、コストが高すぎてしまう。
【００３９】
演算装置１３０は前記カウンタ１２０に接続され、前記カウント数値を受信し、且つ前述の式（１）に基づいて演算を行い、前記被測定信号Ｆｉの周波数値を取得するために用いられる。そのうち、前記演算装置１３０は、コントロールユニット（ＭＣＵ）またはコンピュータ装置とすることができる。コントロールユニットとする場合、前記コントロールユニットは通常カウンタ１２０と同一の回路板上に設置され、周波数測定システム１００全体が１つのモジュール上に統合される。しかしながら、前記演算装置１３０は外部のコンピュータ装置とすることもでき、測定モジュールは各データ値を提供するのみで、あらゆる計算は前記コンピュータ装置が処理してもよい。
【００４０】
さらに、エラーをより一層減らすため、生成された基準信号Ｆｂに対してあらかじめ高精度の測定を行ってもよく、即ち、ベースバンド生成モジュール及び周波数逓倍ユニットが実際に生成する周波数が与えられた表示値と異なるため発生するエラーを回避するため、分解能が基準信号Ｆｂより高い周波数の高精密周波数カウンタを利用してあらかじめモジュールが生成する基準信号Ｆｂに対して測定を行い、且つこの測定値を既定値として演算装置１３０に直接保存することができる。これにより、毎回の測定において、基準信号Ｆｂの周波数値は前記既定値を使用し、ベースバンド生成モジュール及び周波数逓倍ユニットの規格上に表示されたパラメータを選択して使用する必要がなくなる。
【００４１】
上述をまとめると、本発明の周波数測定方法及びそのシステムは迅速且つ正確な多位相処理方式で測定エラーを排除し、且つ位相シフト信号の生成に伴い測定の精度を数倍高めることができ、本発明の実施例によればエラーを８倍減少できる（８つの位相シフト信号に対応）。また同期したトリガに基づいて全自動プログラム制御の目的を達し、かつ回路占用面積を小さくする効果も達せられる。
【符号の説明】
【００４２】
１００  周波数測定システム
１１０  被測定信号入力端
１２０  カウンタ
１２１  ベースバンド生成モジュール
１２３  周波数逓倍ユニット
１２５  プログラマブルゲートアレイ
１３０  演算装置
Ｆｉ  被測定信号及びその周波数
Ｆｂ  基準信号及びその周波数
ｍｋ  クロックマスク
Ｎｉ  被測定信号のサイクル数
Ｎｂ  基準信号のサイクル数
Ｎｄ１  第２トリガ状態の回数
Ｎｄ２  第２トリガ状態の回数
Ｓ１０１〜Ｓ１０６  工程
【図１】
2013024856.tif 000003
【図２】
2013024856.tif 000004
【図３】
2013024856.tif 000005