(57)【要約】【課題】ディジタル回路を始めとするスイッチングモード回路の動作を安定化するとともに、スイッチングモード回路の内外における電磁干渉を低減する。【解決手段】アルミニウム層、エッチング層、レジスト層、エッチング層内に形成された導電性ポリマー層、カーボン含有層、および金属粉皮膜層で構成される多層構造体を方形に切り出して形成される伝送線路構造チップを、整形された陽極導体箔の内面に導電接着し、枠形状の第１の絶縁接着シートをチップの周辺に接着して形成される第２の組立品の伝送線路構造チップと第１絶縁接着シートから成る平面上に、２つの接続穴を有する方形の第２の絶縁接着シートを接着し、第２の組み立て品の伝送線路構造チップに第２の絶縁接着シートの接続穴を介して陰極導体箔を導電接着して電源デカップリング部品を形成する。電源デカップリング部品は、電源線路の半導体集積回路の近傍に挿入して使用される。【選択図】  図９
2013175612.tif 000002
【特許請求の範囲】
【請求項１】
第１の組立品が、エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の導電性ポリマー層と、第１の前記導電性ポリマー層の面上に形成される第１のカーボン含有層と、第１の前記カーボン含有層の面上に形成される第１の金属粉皮膜層と、前記エッチド化成箔の他面上に伝送線路として機能する少なくとも１個の有効方形領域を除去して形成されるレジスト層と、該レジスト層の面上と前記有効方形領域に形成される第２の前記導電性ポリマー層と、第２の前記導電性ポリマー層の面上に形成される第２の前記カーボン含有層と、第２の前記カーボン含有層の面上に形成される第２の前記金属粉皮膜層とから形成される多層構造体を、前記有効方形領域の少なくとも０．１ｍｍより外側で層面に垂直に切断して伝送線路構造チップを形成し、該伝送線路構造チップの第１の前記金属粉皮膜層を陽極導体箔の窪み領域に導電接着させて形成されることを特徴とする、電源デカップリング部品
【請求項２】
請求項１記載の電源デカップリング部品において、前記多層構造体が、前記エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の前記導電性ポリマー層と、第１の前記導電性ポリマー層の面上に形成される第１の前記カーボン含有層と、第１の前記カーボン含有層の面上に形成される第１の前記金属粉皮膜層と、前記エッチド化成箔の他面上に少なくとも１個の前記有効方形領域を除去して形成される前記レジスト層と、該レジスト層の面上と前記有効方形領域に形成される第２の前記導電性ポリマー層と、第２の前記導電性ポリマー層の面上に形成される第２の前記カーボン含有層と、第２の前記カーボン含有層の面上に形成される第２の前記金属粉皮膜層とから形成されることを特徴とする、電源デカップリング部品
【請求項３】
請求項１記載から請求項２記載の電源デカップリング部品において、前記多層構造体が、前記エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の前記導電性ポリマー層と、第１の前記導電性ポリマー層の面上に形成される第１の前記カーボン含有層と、第１の前記カーボン含有層の面上に形成される第１の前記金属粉皮膜層と、前記エッチド化成箔の他面上に少なくとも１個の前記有効方形領域を除去して形成される前記レジスト層と、前記有効方形領域に形成される第２の前記導電性ポリマー層と、第２の前記導電性ポリマー層の面上に形成される第２の前記カーボン含有層と、第２の前記カーボン含有層の面上に形成される第２の前記金属粉皮膜層とから形成されることを特徴とする、電源デカップリング部品
【請求項４】
請求項１記載から請求項３記載の電源デカップリング部品において、前記多層構造体が、前記エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の前記導電性ポリマー層と、第１の前記導電性ポリマー層の面上に形成される第１の前記カーボン含有層と、第１の前記カーボン含有層の面上に形成される第１の前記金属粉皮膜層と、前記エッチド化成箔の他面上の少なくとも１個の前記有効方形領域に形成される第２の前記導電性ポリマー層と、第２の前記導電性ポリマー層の面上に形成される第２の前記カーボン含有層と、第２の前記カーボン含有層の面上に形成される第２の前記金属粉皮膜層とから形成されることを特徴とする、電源デカップリング部品
【請求項５】
請求項１記載から請求項４記載の電源デカップリング部品において、前記陽極導体箔が、方形の平坦な窪み底面を有する前記窪み領域と、該窪み領域の対向する２つの窪み側面と、該窪み側面に隣接する２つの平坦な縁領域を有し、前記窪み側面と前記伝送線路構造チップの間に０．１ｍｍ以上の距離を確保して前記窪み底面内に前記伝送線路構造チップを収納することが可能な形状に導体箔を加工して形成されることを特徴とする、電源デカップリング部品
【請求項６】
請求項１記載から請求項５記載の電源デカップリング部品において、前記陽極導体箔が、前記窪み側面上、又は該窪み側面と前記縁領域の一部にかけた連続面上に形成されるソルダレジスト膜を有し、前記窪み底面内に前記伝送線路構造チップを収納することが可能な形状に導体箔を加工して形成されることを特徴とする、電源デカップリング部品
【請求項７】
請求項１記載から請求項６記載の電源デカップリング部品において、前記陽極導体箔が、前記導体箔の前記窪み領域を有する面の反対側の面にソルダレジスト膜を形成されて成ることを特徴とする、電源デカップリング部品
【請求項８】
請求項１記載から請求項７記載の電源デカップリング部品において、第１の絶縁接着シートが、方形の前記窪み領域の平面形状と同等の外形を有するとともに前記伝送線路構造チップの平面外形と同等の収納領域が切除されて枠状に形成されることを特徴とする、電源デカップリング部品
【請求項９】
請求項１記載から請求項８記載の電源デカップリング部品において、第２の組み立て品が、前記第１の絶縁接着シートを、前記第１の組立品を構成する前記伝送線路構造チップを前記収納領域に収納しつつ前記窪み領域の前記陽極導体箔に接着させて形成されることを特徴とする、電源デカップリング部品
【請求項１０】
請求項１記載から請求項９記載の電源デカップリング部品において、第２の絶縁接着シートが、前記第１の絶縁接着シートと同等の外形を有し、前記第２の組み立て品の２つの前記縁領域の近傍で前記伝送線路構造チップの前記有効方形領域内の２つの端部に相当する個所に細孔を設けて形成されることを特徴とする、電源デカップリング部品
【請求項１１】
請求項１記載から請求項１０記載の電源デカップリング部品において、第１の陰極導体箔が、前記縁領域を結ぶ軸上に２枚配置可能であって、前記縁領域と前記第１の陰極導体箔の間、および２枚の前記第１の陰極導体箔の間に０．１ｍｍ以上の距離を確保することの出来る形状を有し、前記縁領域を結ぶ軸方向の辺の長さを陰極導体長、該陰極導体長に直交する辺の長を陰極導体幅とし、該陰極導体幅が、前記陽極導体の２つの前記縁領域を結ぶ軸と直交する導体幅と等しく形成されて成ることを特徴とする、電源デカップリング部品
【請求項１２】
請求項１記載から請求項１１記載の電源デカップリング部品において、第２の陰極導体箔が、前記第１の陰極導体箔と同等の形状を有する２つの端子領域と、２つの該端子領域を接続する前記第１の組み立て品に導電接着される前記伝送線路構造チップの前記有効方形領域の幅以下の幅を有する接続領域とから成る１枚の前記導体箔から成り、該導体箔と前記縁領域との間隔を０．１ｍｍ以上とする形状に形成され、前記接続領域の第１面に前記ソルダレジスト膜が形成されて成ることを特徴とする、電源デカップリング部品
【請求項１３】
請求項１記載から請求項１２記載の電源デカップリング部品において、第３の組立品が、前記第２の絶縁接着シートを前記第２の組み立て品の前記伝送線路構造チップの第２の前記金属粉皮膜層と前記第１の絶縁接着シートから成る平面上に接着し、２枚の前記陰極導体箔を前記第２の絶縁接着シート上に前記縁領域を結ぶ軸方向に並べて配置、または１枚の前記陰極導体箔を前記接続領域の第１面を表面として前記第２の絶縁接着シート上に配置し、前記陰極導体を前記第２の絶縁接着シートの前記細孔を介して前記第２の組み立て品の前記伝送線路構造チップの第２の前記金属粉皮膜層に導電接着させ、さらに前記陰極導体箔を前記第２の絶縁接着シートに接着させて成ることを特徴とする、電源デカップリング部品
【請求項１４】
請求項１記載から請求項１３記載の電源デカップリング部品において、該電源デカップリング部品が、２つの前記第１の陰極導体箔、または前記第２の陰極導体箔の２つの前記端子領域を陰極端子とし、前記陰極導体長より長い２辺を有する方形に整形された前記陽極導体箔の二つの前記縁領域を陽極端子として前記第３の組み立て品を形成し、前記陰極端子の面と前記陽極端子の面に半田メッキを施し、前記陰極端子の面と前記陽極端子の面が同一平面上に存在するように整形されて成ることを特徴とする、電源デカップリング部品
【請求項１５】
請求項１記載から請求項１４記載の電源デカップリング部品において、該電源デカップリング部品が、前記陰極端子と前記陽極端子の間に前記絶縁接着シートを貼付または絶縁接着剤を充填して、該絶縁シートの面または該絶縁接着剤の充填面、および半田メッキされた前記陰極端子の面と前記陽極端子の面が同一平面上に存在するように整形されて成ることを特徴とする、電源デカップリング部品
【請求項１６】
請求項１から請求項１５記載の電源デカップリング部品において、前記エッチド化成箔が、５０μｍから２００μｍの厚さを有するアルミニウムを母材とし、該母材の表面に化成処理によって絶縁膜を有するエッチング層を形成されて成ることを特徴とする、電源デカップリング部品
【請求項１７】
請求項１記載から請求項１６記載の電源デカップリング部品において、前記カーボン含有層が、カーボングラファイトを主剤とし、２０μｍの膜厚において５０Ω以下の面積抵抗値を有するポリマー型カーボン抵抗体ペーストをコーティングして乾燥することによって形成されることを特徴とする、電源デカップリング部品
【請求項１８】
請求項１から請求項１７記載の電源デカップリング部品において、前記金属粉被膜層が、銀、銅、またはこれらの合金とエポキシ樹脂またはフェノール樹脂またはウレタン樹脂またはシリコン樹脂から成る溶液をコーティングして乾燥することによって形成されることを特徴とする、電源デカップリング部品
【請求項１９】
請求項１記載から請求項１８記載の電源デカップリング部品において、前記導電性ポリマー層が、微細粒子に加工されたポリチオフェンまたはポリピロールの水溶液として形成される導電性ポリマー液を前記エッチド化成箔にコーティングして乾燥することによって形成されることを特徴とする、電源デカップリング部品
【請求項２０】
請求項１から請求項１９記載の電源デカップリング部品において、前記導体箔が、５０μｍ以上の厚さを有する銅または銅合金から成ることを特徴とする、電源デカップリング部品
【請求項２１】
請求項１から請求項２０記載の電源デカップリング部品において、前記第１の絶縁接着シートが、１００μｍから５００μｍの厚さを有するポリイミドを主材とし該主材の両面に熱可塑性のポリアミド樹脂膜を形成して成る接着シート、またはソルダ−レジスト膜から成ることを特徴とする、電源デカップリング部品
【請求項２２】
請求項１から請求項２１記載の電源デカップリング部品において、該電源デカップリング部品が、２つの前記陰極端子を印刷配線基板のグランドプレーンまたはグランド配線に直接またはビアホールを介して接続し、前記陽極端子の１つを前記印刷配線基板の電源配線の半導体集積回路近傍の切断部の一端に直接またはビアホールを介して接続し、前記陽端子の他の１つを前記印刷配線基板の電源配線の半導体集積回路近傍の切断部の他端に直接またはビアホールを介して接続して使用されることを特徴とする、電源デカップリング部品
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源デカップリング部品に関し、特に、スイッチングモード電気回路を使用する、情報技術装置やディジタルデータ通信機器、並びに高周波ＤＣ−ＤＣコンバータ等の電力変換器に使用し、小型軽量化が可能で、直流電源分配回路に適用することによって、電力変換効率、信号品位（シグナルインテグリティ）、バッテリーの寿命、および電磁環境適合性（ＥＭＣ）を向上させることが出来る、電源デカップリング部品に関する。
【背景技術】
【０００２】
近年、コンピュータを初め、電気電子機器に広く採用されているスイッチングモード電気回路の高性能、小型化の要求が強い。スイッチングモード電気回路を構成するトランジスタの高速化は、高性能化や小型化に効果がある反面、電磁ノイズや消費電力が増えると考えられて来た。
【０００３】
ＩＥＣにおいては、情報技術装置やマルチメディア機器を対象に新たなＥＭＩ規格であるＣＩＳＰＲ３２の制定に向けた作業が進んでいる。ここでは、装置または機器からの放射妨害波について３２０ＭＨｚから６ＧＨｚまで、電源ラインおよび通信線による伝導妨害波について１５０ｋＨｚから３０ＭＨｚまでが規制の対象となる。許容値は従来の情報技術装置向けのＣＩＳＰＲ２２と同様であるが、適用対象がディジタル家電を含むマルチメディア機器まで拡大される。
【０００４】
半導体技術の先端を進む半導体集積回路においてはトランジスタの高速化が進んでいる。国際半導体技術ロードマップ (The International Technology Roadmap For Semiconductors :ＩＴＲＳ)によると、２０１０年のテクノロジノードにおける高性能ＭＰＵのＰチャネル型電界効果トランジスタの最小上昇時間（ゲートディレー）は０．６４[ｐｓ]（ピコ秒）であり、電源電圧は１．０７ボルトである。
【０００５】
携帯機器、自動車、並びに電動アシスト自転車等はスイッチングモード電気回路を搭載しているが、これらに使用するバッテリーの寿命向上が必要とされている。バッテリーの寿命に関わるパラメータの一つがバッテリーの充放電時の電流または電圧のサージやリップルとされており、これらを抑制するためにバッテリーに対してコンデンサが並列に接続される。
【０００６】
電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary states）および、実用上は定常状態と見なせる準定常状態（quasi stationary states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって誘電体中を進行する。該誘電体が真空空間の場合は、電磁波は光速で進行する。
【０００７】
定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長いため、電磁放射が無視できる程度であり回路内での電磁波の挙動が強弱振動だけと見なすことが出来る状態である。低周波アナログ回路や、およそ１ナノセコンド以上の立ち上がり時間を有するトランジスタと１０ｃｍ以下の長さの配線で構成される回路は、実用上、準定常状態と見なすことの出来る回路の一例であるとされて来た。
【０００８】
電磁気学によると、活性状態にある回路の導線の電流は、アンペールの法則に従って導線の周囲の磁界Ｈを平均磁路長l に亘って周回積分して求めるとことが出来、次式で示される。この式から、活性状態における電流の本質は磁界であることが分かる。
【０００９】
【数１】
2013175612.tif 000003
【００１０】
電磁気学によると、電位Ｖは、電界の及ばない無限遠から１点までの電界の積分値と定義されるが、マイクロストリップ線路におけるストリップ銅線の電位はグランド面からストリップ導線までの電界を積分した値であって、次式から求められる。この式から、電位または電圧の本質は電界であることが分かる。
【００１１】
【数２】
2013175612.tif 000004
【００１２】
マックスウエルは、従来のダランベールの波動方程式と従来の磁界と電界に関する理論を融合することによってベクトル波動方程式を導出し電磁波の存在を理論的に証明し１８７３年に発表した。これにより線形電磁波理論（以下電磁波理論）を含む電磁気学の完成度が高まった。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルが完成させた電磁波理論の正しさを証明した。
【００１３】
電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ（transverse electromagnetic）波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンス（surge impedanceまたはwave impedance）と呼ばれる。伝搬する電磁波は電界と磁界のベクトル積であるポインチングベクトルによって電力を伝搬する。
【００１４】
電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体または誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。
【００１５】
電磁気学によると、損失のある媒体中を進行する電磁波は、伝搬定数γに従って進行し、進行に伴って振幅が減少し位相が変化する。周波数をｆ、導体の誘電率をε、導体の透磁率をμ、導体の導電率をσとすると、伝搬定数γは、次式のようにγ２から求めることが出来る。
【００１６】
【数３】
2013175612.tif 000005
【００１７】
式（３）において、γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、ｎｅｐ/ｍ（ネパー／メートル）の単位で表される。１ ｎｅｐ／ｍ]、電磁波が１メートル進行すると振幅がｅｘｐ−１または０.３６８倍に減衰することを意味する。
【００１８】
【数４】
2013175612.tif 000006
【００１９】
電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず、導電率σは ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数αの逆数であるδは、表皮深さと呼ばれる。
【００２０】
【数５】
2013175612.tif 000007
【００２１】
電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。
【００２２】
【数６】
2013175612.tif 000008
【００２３】
電界と磁界が静止している定常状態においては、導体中の電荷の移動速度として定義される導体電流を回路電流と考えることが出来る。
【００２４】
物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。導体に電位勾配すなわち電界が印加されると電界の方向と逆向きに導体電流が流れるが、導体には大きな電界を印加出来ないので、電流が大きくても電荷の平均移動速度は極めて遅い。
【００２５】
量子物理学者のジョージ・ガモフは、導体中の電荷の平均移動速度の試算結果を１９４７年に発表した。これによると、例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（ｄｑ／ｄｔ）で定義される１０アンペアの電流が流れているときの電荷の平均速度は、物理学に従って計算すると常温で０.３６８ｍｍ/ｓとなる。導体の一端から消費に見合う量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギー供給は、電荷の平均速度とは関係なく支障なく行われる。
【００２６】
伝送線路上の電気信号の進行を扱うのが電気通信工学、マイクロ波工学、および分布定数理論（以下電気通信工学等）である。電気通信工学等の基礎を成す電信方程式では、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号は電流波と電圧波となって伝送線路を進行するとしている。分布定数理論やマイクロ波工学でも電信方程式を基礎としている。
【００２７】
電信方程式では、交流回路理論と同様に、電流を導体中の電荷の平均速度（ｄｑ／ｄｔ）すなわち導体電流と定義している。さらに、コンデンサは導体中の電荷を充放電する機能を有しているとしている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数を持たない電流密度Ｊに対応させており、電流の定義が電信方程式や交流回路理論とこれらの上位理論であるはずの電磁気学とでは異なっている。
【００２８】
交流回路理論や電信方程式が電流をｄｑ／ｄｔと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年で、マックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前である。また、電気通信工学等を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で、同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電信方程式に基づく電気通信工学等が実用化された当時は、回路の作用を電磁波の作用とする考え方が存在していなかった。
【００２９】
さらに、トムソンによる電子の発見は１８９７年であり、これまでは電荷の本質が不明であったため平均移動速度を検証できなかった。しかし、導体中の電荷の平均移動速度の試算結果が発表された１９４７年以降も、交流回路理論や電信方程式に修正が行わず現在に至っているのは残念さを超えて驚きでもある。
【００３０】
電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。電磁気学が完成した１８７３年より７７年前の１７５０年に発表されたダランベールの波動方程式では、波動の主体をスカラー量のラプラシアンとするベクトル関数で表現し、波動の主体を特定していない。導体電流が導体間電圧とともに波となることは、ダランベールの波動方程式から導くことが出来ても、電気通信工学等の基礎理論である電磁気学と整合していない。従って、このような電圧と電流に関する回路方程式をダランベールの波動方程式に対比させて得られている電信方程式には物理学上の根拠が無いことになる。
【００３１】
電流の定義が電磁気学に整合していないと、線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と少なからず矛盾が生じる。電気通信工学等にはこのような問題を内在させていることは明かであるが、電気通信工学等の長い歴史の中で、豊富な適用実績繰り返しつつ電磁気学との矛盾を繕うための理論や経験式が開発され、さらには製品検査時に微調整を行って設計結果の修正を計ることが一般化した。このため、従来の連続波を扱う限り電気通信工学等の応用製品では、電磁気学との矛盾が顕在化することはほとんど無い。
【００３２】
スイッチング波またはディジタル波のような間欠波を対象とする回路設計においても電気通信工学等に基づくと効率的で高い信頼性が得られると考えられている。しかし電気通信工学等のディジタル回路への実用実績が少ないために電気通信工学等の応用のときと同様の電磁気学との矛盾回避の手法は必ずしも通用しない。このため、電磁気学との矛盾が、例えば電磁干渉や電磁ノイズ問題、さらにはバッテリーの寿命低下となって顕在化している。
【００３３】
電磁気学によれば、絶縁された２本の導体で構成される伝送線路に印加された電磁波は、ＴＥＭモードとなって準光速で進行する。絶縁が真空であれば進行速度は光速となる。このとき伝送線路で観測される電流や電圧は、それぞれ式（１)および式（２)から求められ、電流や電圧の物理学上の実態は伝送線路の誘電体中を進む電界波と磁界波である。一方、電気通信工学やマイクロ波工学の基礎を成す電信方程式は電気電流を、交流回路理論に基づいて導体内を移動する電荷の平均速度（ｄｑ／ｄｔ）と定義しており電磁気学に反している。電気通信工学等で定義されている伝送線路の特性インピーダンスも交流回路理論に基づいて定義されているので電磁気学に反する。
【００３４】
電気通信工学等によると、伝送線路上を進行する信号の挙動は、伝送線路の特性インピーダンスと伝搬定数によって決まる。平板導体や誘電体の材料特性は、伝送線路の特性インピーダンスに対して実用上ほとんど影響を及ぼさない。電気通信工学等には、損失を有する媒体中または損失を有する媒体を壁面に有する伝送線路における伝搬定数を求める手法が示されているが、伝搬の主体が電磁気学と矛盾しているため、修正が必要である。伝送線路を伝搬するのは電磁波とし、特性インピーダンスをＴＥＭモードの電界波と磁界波の比と再定義すれば電磁気学と整合する。
【００３５】
電気通信工学等によると、誘電体の厚さをａメートル、導体の幅をｗメートル、誘電体の誘電率をε、誘電体の透磁率をμとすると、平行板線路の特性インピーダンスＺ０は次式で求められる。
【００３６】
【数７】
2013175612.tif 000009
【００３７】
電気通信工学等によると、既知の特性インピーダンスＺ０を有する伝送線路を通して未知の特性インピーダンスＺ１を有する伝送線路に電磁波を注入したときの、
前記二つの伝送線路の接続点における反射係数Ｓ１１は、次式で表される。
【００３８】
【数８】
2013175612.tif 000010
【００３９】
電気通信工学等によると、反射係数がＳ１１である、線路間の透過係数Ｓ２１Γは、次式で表される。
【００４０】
【数９】
2013175612.tif 000011
【００４１】
電気通信工学等によると減衰定数αを有する長さｚの伝送線路の透過係数Ｓ２１αは、次式でされる。
【００４２】
【数１０】
2013175612.tif 000012
【００４３】
電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、伝送線路外に漏れ出る放射損との和となると考えることが出来る。
【００４４】
交流回路理論や電気通信工学等では、直流電源は、信号配線を構成する導体への電荷の供給源と考えられている。
【００４５】
電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、電荷ではなくて、位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。従って、直流電源や電源線路に並列に接続されたコンデンサは、交流回路理論や電気通信工学等で考えている回路への電荷の供給源ではなくて、静電エネルギーの供給源と考えなければならない。静電エネルギーは、文字通り停止している状態のエネルギーであって自ら移動することは出来ない。ＤＣ−ＤＣコンバータを含む直流電源や受動部品であるコンデンサは静電エネルギーを移動させることが出来ない。
【００４６】
修正された電磁気学によると、バッテリーやコンデンサが有するエネルギーに相当する、電界に基づく静電（electrostatic）エネルギーｗＥは、次式で表される。
【００４７】
【数１１】
2013175612.tif 000013
【００４８】
このように、静電エネルギーｗＥは、電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして誘電率εの誘電体に蓄積していることになる。
【００４９】
なお、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギーｗＣは、電極距離をｄ、電極面積をＳとすると、ＶがＥ・ｄ、Ｃがε・Ｓ／ｄであるので、次式で表される。次式で表される。
【００５０】
【数１２】
2013175612.tif 000014
【００５１】
電磁気学によると、リアクトルが有するエネルギーに相当する静磁気（magnetostatic）エネルギーｗＨは磁界と磁束密度の積として媒質に蓄積しているとされ、次式で表される。
【００５２】
【数１３】
2013175612.tif 000015
【００５３】
電流Ｉが印加された誘導Ｌのリアクトルに蓄積されている静磁気エネルギーwＬは、リアクトルの磁路長をl 、磁路の断面積をSとすると、ＩがＨ・l、Ｌがμ・Ｓ／lであるので、次式で表される。次式で表される。
【００５４】
【数１４】
2013175612.tif 000016
【００５５】
従来の考え方に基づく電源デカップリング技術、および電源デカップリング回路に使用されている従来のコンデンサやフィルタのスイッチングモード電気回路での作用については、下記の特許文献や非特許文献に記載されている。また、本発明に係る電源デカップリング部品の理論的な根拠についても下記の非特許文献に記載されている。その要点は後述される。
【特許文献１】特開２００２−２６０９６５（Ｐ２００２−２６０９６５Ａ）
【特許文献２】特開２００５−２９４４４９（Ｐ２００５−２９４４９９Ａ）
【特許文献３】特開２００７−４２７３２（Ｐ２００７−４２７３２Ａ）
【特許文献４】特開２００２−１６４７６０（Ｐ２００２−１６４７６０Ａ）
【特許文献５】特開２００４−０４８６５０（Ｐ２００４−０４８６５０Ａ）
【特許文献６】特開平７−２９５７００
【特許文献７】特開平８−１８５８３
【特許文献８】特開平９−４６００６
【非特許文献１】Mahadevan Suryakumar, 他著  「Power Delivery Validation Methodology and Analysis for NetworkProcessors」, IEEE, ECTC’04, pp.589- 592, 2004.
【非特許文献２】Keng L. Wong, Tawfik Rahal-Arabi, Matthew Ma,and Greg Taylor著    「Enhancing Microprocessor Immunity toPower Supply Noise With Clock-Data Compensation」, IEEEJOURNAL OF SOLID-STATE CIRCUITS, VOL.41, NO.4, pp. 749-758, 2006．
【非特許文献３】Larry D. Smith, Raymond E. Anderson, DouglasW. Forehand, Thomas J. Pelc, and Tanmoy Roy著  「Powerdistribution system design methodology and capacitor selection for modern CMOStechnology」, IEEE Transactions on Advanced Packaging 、 Volume 22,  Issue 3, pp.284-291, 1999.
【非特許文献４】Alex Waizman著  「CPUpower supply impedance profile measurement using FFT and clock gating」, IEEE Electrical Performance of Electronic Packaging 2003, pp. 29-32, 2003.
【非特許文献５】Jinseong Choi, Lixi Wan, Swaminathan, M.;Beker, B and Master, R著  「Modeling of realistic on-chippower grid using the FDTD method」、IEEE ElectromagneticCompatibility 2002, Volume 1, pp-238-243, Aug. 2002.
【非特許文献６】Jun Fan, James L. Knighten, Antonio Orlandi,Norman W. Smith, James L. Drewniak著  「QuantifyingDecoupling Capacitor Location」, IEEE ElectromagneticCompatibility, Volume 2, pp. 761 - 766 2000.
【非特許文献７】Theodore M. Zeeff, Todd H. Hubing著  「Reducing Power Bus Impedance at Resonance with Lossy Components」, IEEE, Transactions on Advanced Packaging, VOL. 25, NO.2, pp.307-310, 2002.
【非特許文献８】Hirokazu Tohya and Noritaka Toya著  「A Novel Design Methodology of the On - Chip Power DistributionNetwork Enhancing the Performance and Suppressing EMI of the SoC」、IEEE International Symposium on Circuits and Systems 2007、 pp. 889-892、 May 2007.
【非特許文献９】Hirokazu Tohya and Noritaka Toya著  「A Novel Decoupling Component for the Power Distribution Network」、IEEE、ICGCS 2010、pp.479-484、2010.
【非特許文献１０】HirokazuTohya and Noritaka Toya著  「Solitary ElectromagneticWaves Generated by the Switching Mode Circuit」、INTECHopen access publisher、 Behaviour of ElectromagneticWaves in Different Media and Structures、pp.249-274、2011.
【発明の開示】
【発明が解決しようとする課題】
【００５６】
スイッチングモード電気回路の多くは準定常回路に該当すると考えられ、設計には交流回路理論が使用されている。準定常状態とは、回路の物理的大きさと動作周波数に上限を有し電磁波の作用を考慮しなくても設計や解析での誤差が少ない、実用上便利な状態である。しかし、実際には準定常状態は電磁波理論に支配されている状態である。
【００５７】
スイッチングモード電気回路において、トランジスタのスイッチング速度が向上すると電磁ノイズが増加し、その対策は非常に難しいとされている。このことは、商品化されているスイッチングモード電気回路が準定常状態ではないことを意味する。スイッチング周波数が高くなると小型軽量化が計られることはよく知られているが、電磁ノイズの増加が、スイッチングモード電気回路の高周波化を妨げている大きな要因の一つとなっている。
【００５８】
解決しようとする問題点の第１は、電気・電子回路の設計に用いられてきた交流回路理論と交流回路理論に基づいて構築されてきた回路設計ノウハウや、電気部品、特にコンデンサの機能と電磁気学との矛盾、さらにはスイッチングモード電気回路への線形波動理論の適用の非現実性に関する。
【００５９】
静電磁気理論に基づく定常回路を扱う交流回路理論によって、電磁波を対象とする電磁ノイズの干渉問題を解決することは論理矛盾である。トランジスタの高速化に伴って数十年前から顕在化して来ている電磁ノイズ問題を解決するためには、スイッチングモード電気回路を構成する配線の設計の全てに電磁波理論を適用する必要がある。しかし、従来のフーリエ変換法と線形波動理論を組み合わせる手法では、煩雑すぎて実用は不可能であった。
【００６０】
電気・電子回路には、電磁干渉を抑制する等の目的で多くのコンデンサが使用されている。コンデンサは、１７４５年にドイツ人のクライスト(Ewald
George von Kleist) によって発明されたが、その後、原理的な変更がなされないまま、今日に至るまでの極めて長い間電気電子機器に使用され続けてきた。
【００６１】
最近のディジタル機器においては電源分配回路を中心に非常に多くのコンデンサが使用されている。例えばパーソナルコンピュータ（ＰＣ）のマザーボードにおいては、５００個前後のコンデンサが使用され、半導体集積回路パッケージやチップ上にも多くのコンデンサが搭載または形成されている。
【００６２】
従来、直流電源は交流回路に電荷を供給すると考えられ、コンデンサは半導体等の能動素子に対して迅速に電荷を供給する機能を有すると考えられている。特に半導体メーカは、コンデンサからの電荷の供給が半導体集積回路の安定動作に必須であると考えている。このとき、コンデンサは、形状が小さいほど迅速に電荷を供給できるとされ、チップセラミックコンデンサが好んで使用される。しかし、このような考え方は、前述のように電磁気学の観点から全くの誤りであることが判る。
【００６３】
一方で、電気・電子回路に使用されているコンデンサの多くは、スイッチングモード電気回路が発生する電磁ノイズを電源分配回路でデカップリング（減結合）するためにも使用されている。しかし、電磁ノイズは電磁波であり伝送線路の誘電体中を進行するが、伝送線路の外部に接続される静電磁気理論に基づくコンデンサは、伝送線路を進行する電磁波を阻止する機能をほとんど有していない。
【００６４】
電気通信工学等によると、市販されているコンデンサを線路に並列に接続されたときのインピーダンスは、測定系がＺ０の特性インピーダンスを有するネットワークアナライザで透過係数Ｓ２１を測定することによって次式から求められるとされている。なおＺ０は通常５０Ωである。
【００６５】
【数１５】
2013175612.tif 000017
【００６６】
これは、コンデンサが線路に並列に接続される場合は式（１１）における線路長ｚがゼロすなわちコンデンサ内部での伝送損失がゼロであるので、透過係数Ｓ21と反射係数Ｓ11が比例関係となるためである。コンデンサが線路に並列に接続される場合、測定されるコンデンサのＳ２１の値は、比較的高い周波数において１よりかなり小さくなる。この場合は、式（１６）は、ＺＣ＝２５Ｓ２１に簡略化できる。
【００６７】
式（１５)にＳ２１の測定値を代入することによって、市販されているコンデンサのインピーダンスの周波数特性を求めるとＶ字型の曲線を描く。すなわち、実際のコンデンサにおいては、直列共振点と呼ばれるインピーダンスが最小となる周波数までは周波数に比例してインピーダンスが減少するが、直列共振周波数以上ではインピーダンスが周波数に比例して増加する特性曲線となる。
【００６８】
このような特性になる理由は、従来、コンデンサにはリード線、端子、および電極があり、この部分が等価直列インダクタンス（ＥＳＬ）として作用し、周波数が高くなるほど電流が流れにくくなるためであるとされている。さらに前記直列共振点のインピーダンスは、誘電体損失やリード線、端子、および電極の抵抗等で構成される等価直列抵抗（ＥＳＲ）によって決まると考えられている。
【００６９】
しかし、コンデンサを線路に並列に接続してデカップリング効果を発揮させる場合のコンデンサの周波数特性についての上記解釈は、電磁気学に照らすと誤りであることが判る。すなわち、この場合のコンデンサは伝送線路を進行する電磁波に作用させるために使用されているにもかかわらず、デカップリングコンデンサの周波数特性についての上記解釈は、電磁気学における静電磁気理論に基づいている。また、等価直列抵抗で想定している抵抗は、Ωの法則に従う素子であり電磁気学とは関係無い。
【００７０】
一方、伝送線路に直列に種々のコンデンサを接続して伝送線路の透過係数を測定すると、１ギガヘルツ付近でもほとんど減衰が見られない。従って、コンデンサのインピーダンスと一般に信じられている特性は、コンデンサ固有のものではないことが判る。
【００７１】
解決しようとする問題点の第２は、非特許文献１に関する。非特許文献１中に半導体チップにおける電源電圧（ＶＤＤ）の変動波形の一例と、安定化電源、半導体集積回路を中心とする電源分配回路の従来の等価回路の一例を示している。非特許文献１中に示されている電源分配回路は一般に広く信じられている構成で描かれているが、定常または準定常状態の回路記述である集中定数回路として示されているので、高速でスイッチング動作をしているディジタル回路には全く適さない。集中定数回路理論においては、実際の回路から物理定数を排除し電磁気的な材料定数を与えていないので、半導体集積回路内のオンチップインバータが励起し電源分配回路上を進行する電磁波の状況を表すことが出来ない。
【００７２】
非特許文献１の考え方に従うと、コンデンサを電源分配回路の正極線と負極線との間に多数並列に接続すると、電源分配回路のインピーダンスの平坦化ならびに低値化が出来ることが予想される。しかし、コンデンサは二端子であるために反射機能しか備わっていない。伝送線路における反射は電磁波の電界波と磁界波の比で表されるインピーダンスの差違で生じる。コンデンサ間を電磁波の波長に比べて非常に短い線路で接続するとこの線路のインピーダンスはコンデンサ単体のインピーダンスに近い値となるため、この配線とコンデンサとの間でほとんど反射が発生しない。このことは、測定によって得られるコンデンサのインピーダンスは、数十メガヘルツ以上の高周波帯では測定系の伝送線路の特性インピーダンス（通常５０Ω）に近づくことからも判る。
【００７３】
以上から、電源分配回路にいかに多数のコンデンサを並列に接続しても、半導体集積回路の安定動作に関わる高周波帯域で電源分配回路のインピーダンスの平坦化や低値化を計ることは難しいという結論に至る。
【００７４】
非特許文献１では、特にチップ上で電源変動に焦点を当てた解析や評価を行っているが、上記のように適用している理論が電磁気学と整合していない。従ってこの文献は、電源分配回路に適する有効な技術を提供するものではなかった。またこの文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
【００７５】
解決しようとする問題点の第３は、非特許文献２に関する。非特許文献２は、半導体集積回路を中心とする電源分配回路の等価回路を、電流源とゲート容量で表されるオンチップインバータ、非動作状態にあるオンチップインバータの並列ゲート容量、オンチップデカップリングコンデンサ、ボンディングワイヤによるインダクタンス、及び、印刷配線基板上に搭載されるデカップリングコンデンサとで構成し、電圧変動を抑制するには、電流源が有する高調波毎の前記等価回路のインピーダンスと電流値の積が充分小さくなるように工夫するとともに、ボンディングワイヤによるインダクタンス（Ｌｂｏｎｄ）と印刷配線基板搭載デカップリングコンデンサ（Ｃｅｘｔ）とで構成されるロウパスフィルタを最適設計することが必要であり、もし共振が生じる場合はボンディングワイヤの線抵抗を利用することが有効であるとしている。
【００７６】
この文献に示されているアイデアは、等価回路を静電磁気理論に基づく交流回路理論に基づいて作成し、電気電流を導体内を移動する電荷の平均速度（ｄｑ／ｄｔ）として、時間変化のある電圧変動の抑制法を示している。このように、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気現象を、マックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
【００７７】
解決しようとする問題点の第４は、非特許文献３に関する。非特許文献３は、安定化電源モジュールは１ｋＨｚ以下、大容量コンデンサは１ｋＨｚから１ＭＨｚ、セラミックコンデンサは１ＭＨｚから数百メガヘルツをカバーしていると考えられるが最近では数百メガヘルツ以上をカバーすることが必要になってきているので、ＳＰＩＣＥを使用して、安定化電源モジュール、大容量コンデンサ、セラミックコンデンサを含む電源分配回路の特性解析を周波数軸で行いこれらの素子のインピーダンスの周波数特性を合成することによって、数百メガヘルツ以上をカバーするデカップリング回路の設計の効率化が図られるとしている。
【００７８】
非特許文献３において、回路解析を交流回路理論に基づくＳＰＩＣＥによって行っており、実際の回路およびコンデンサから物理定数を排除し電磁気的な材料定数を与えていない。その上でコンデンサ素子の特性の合成を行っている。このように、この文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
【００７９】
解決しようとする問題点の第５は、非特許文献４に関する。非特許文献４は、半導体集積回路のスイッチング動作に伴う電源変動は、外部からの電荷供給が円滑に行われないために生じるという、考え方に基づき、半導体集積回路を搭載する印刷配線基板上の一端から半導体集積回路パッケージ上の一端までの電源分配回路のインピーダンスを、実用的に矩形と見なすことが出来る波形を回路に印加したとき、基本波が判っていれば３次以上の高調波の振幅は次数分の一となるというフーリエ変換の考え方を適用して実験的に求める方法を提供している。
【００８０】
しかし、非特許文献４に示されている、半導体集積回路のスイッチング動作に伴う電源変動は外部からの電荷供給が円滑に行われないために生じるという考え方は、電磁気学または物理学に矛盾する。また、半導体集積回路の約９０％をしめるデータ系回路で発生するランダム波をフーリエ変換することは実用的に不可能であるだけでなく、ランダムに変化するパルス波を多数の高調波に分解することは数学に整合しても物理学には整合しない。従って、非特許文献４に示されているアイデアに従って電源ノイズ問題やＥＭＣ問題を解決することは理論的に不可能であった。
【００８１】
解決しようとする問題点の第６は、特許文献１に関する。特許文献１は、簡便な製造工程で、ＥＳＲが充分小さい特性を有する固体電解コンデンサを得ることができる固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、ＥＳＲには電磁気学上の裏付けがないこと、電磁気学に照らすと、コンデンサが伝送線路に並列に接続されたときの電磁波の作用による電源変動の抑圧効果が非常に低いことが明かであるために、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【００８２】
解決しようとする問題点の第７は、特許文献２に関する。特許文献２は、静電容量及び耐圧の向上と、小型大容量化を可能とした固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、電磁気学に照らすと、コンデンサが伝送線路に並列に接続されたときの電磁波の作用による電源変動の抑圧効果が非常に低いことが明かであるために、静電容量及び耐圧の向上と小型大容量化が実現されても、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【００８３】
解決しようとする問題点の第８は、特許文献３に関する。特許文献３は、大容量、低ＥＳＲ、高信頼性である固体電解コンデンサを提供するために、セパレータを含む固体電解質層に関する詳細な製法を開示している。しかし、ＥＳＲには電磁気学上の裏付けがないこと、電磁気学に照らすと、コンデンサが伝送線路に並列に接続されたときの電磁波の作用による電源変動の抑圧効果が非常に低いことが明かであるために、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【００８４】
以上のように、長年続けられてきたコンデンサやコンデンサを使用する電源分配回路での、直列共振点と呼ばれるインピーダンスが最小となる周波数以上におけるインピーダンス特性を改善するための各種改良のほとんどは、物理学や電磁気学の裏付けが無い作業であったと考えることが出来る。
【００８５】
すなわち、ＥＳＬを小さくするためにサイズを出来るだけ小さくする。リード線、端子、および電極には導電性の高い材料を使用する。誘電体損を出来るだけ小さくする等は、電磁波が進行する線路のデカップリングにはほとんど効果が無い。等価直列抵抗（ＥＳＲ）が小さすぎるとＱファクタが大きくなりかえって電磁ノイズが増えることがあるという理由で、近年、リード線、端子、および電極に導電性が比較的低い材料を使用し誘電体損をやや大きくしたコンデンサが実用化されているが、同じ理由で、電磁波が進行する線路のデカップリングにはほとんど効果が無い。
【００８６】
さらに、コンデンサを多数並列に接続することによって回路のインピーダンスが低くなると言う考え方があり、広く信じられているが、この考え方は定常または準定常回路を想定したキルヒホッフの法則が成り立つ数百キロヘルツ以下の低周波帯域においてはほぼ有効であるが、電磁波の進行を考慮すべきそれ以上の周波数では、キルヒホッフの法則が成り立たず無効である。このような場合にインピーダンスを低くする方法は、伝送線路構造とした上で特性インピーダンスを低くする以外に無い。
【００８７】
コンデンサは、線路長がゼロであるので、線路に多数のコンデンサを並列に接続しても、線路の特性インピーダンスを低くすることは出来ない。しかし、線路に多数のコンデンサを並列に接続することによって電磁波の透過を減らすことは、ある程度可能である。すなわち、伝送線路の特性インピーダンスと透過係数は独立の関係にあることが理解されるべきである。
【００８８】
解決しようとする問題点の第９は、特許文献４に関する。特許文献４は、１０ｋＨｚから１ＧＨｚ間での帯域で使用する分布定数型ノイズフィルタの形成法を示している。
特許文献４に開示されている技術によるとノイズフィルタのキャパシタンスがインダクタンスより充分大きくなると考えられるので、信号線路には応用できず、電源分配回路への応用を想定していると考えられる。
【００８９】
特許文献４の分布定数型ノイズフィルタは、公知の伝送線路構造から形成されている。この構造は分布要素モデルに従っているが、このモデルは、導体内を移動する電荷の平均速度（ｄｑ／ｄｔ）を電気電流とする電信方程式に従っているので、電磁気学の電磁波理論に反している。従って、特許文献４分布定数型ノイズフィルタを一般の電気機器に適用し性能を発揮させるためには、物理学や電磁気学に整合する設計法と製造法を採用し、その効果も物理学や電磁気学に整合する方法で検証することが必要である。
【００９０】
特許文献４には分布定数型ノイズフィルタを設計製造するために必須の物理的な寸法や電磁気的な材料定数、並びに設計法や製造法が充分開示されていない。また、特許文献４の分布定数型ノイズフィルタの長さは、電子部品から発生する高周波の１／４波長以上の長さとなるように設定するとしている。これに従うと、たとえば１００ＭＨｚの高調波すなわち正弦波の１／４波長は、大気中で７５ｃｍでありこの文献で絶縁体として使用している酸化アルミニウムの比誘電率を約８．５としても２６ｃｍとなる。従ってこのアイデアは、通常の電子・電気機器に使用されている印刷配線板に適用することは不可能である。
【００９１】
特許文献４において、分布定数型ノイズフィルタのインピーダンス特性を、コンデンサの場合に準じて透過係数Ｓ２１から求めている。内部に伝送損失が存在する伝送線路の端子インピーダンスを透過係数Ｓ２１から求めると非常に小さい値が得られる。しかし、この方法は電磁気学の観点から全くの誤りである。分布定数型ノイズフィルタのインピーダンス特性は、電磁気学に従って反射係数Ｓ１１の測定値から求めなければならない。従って特許文献４に開示されているデータには信頼性が無い。
【００９２】
特許文献４において、分布定数回路形成部が固体電解コンデンサまたは電気二重層コンデンサであるとしているが、コンデンサは前述のように集中要素（定数型）モデルの素子であって、分布要素モデルと同様に、電磁気学に反している。このように、特許文献４は、理論的な誤りに基づいているので、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【００９３】
解決しようとする問題点の第１０は、特許文献５に関する。特許文献５は、表面に複数の突起または凹凸を有する導体が対向する公知の伝送線路構造から形成されている。この構造は、コンデンサと異なり、数百キロヘルツ以上の高周波領域に適する。しかし、特許文献４分布定数型ノイズフィルタを一般の電気機器に適用し性能を発揮させるためには、物理学や電磁気学に整合し、かつ合理的な方法で設計および製造が可能であって合理的な方法で電気機器に搭載可能である必要がある。
【００９４】
特許文献５には、高速化、高周波数化に適した平行平板線路型素子を設計製造するために必須の物理的な寸法や電磁気的な材料定数、並びに設計法や製造法が充分開示されていない。従ってこのアイデアのねらいである充分小さい値の透過係数Ｓ２１を実現する手段がほとんど開示されていないことになる。
【００９５】
また、電源デカップリング素子には低インピーダンスが必要とされるが、インピーダンスを下げることについてのアイデアが全く開示されていない。開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【００９６】
解決しようとする問題点の第１１は、特許文献6に関する。特許文献６は、表面実装型コンデンサ（ＳＭＴキャパシタ）は２つの端子の間隔が非常に狭いのでプリント配線基板上に搭載して電源デカップリング素子として使用すると、内層の電源層とグランド層に接続するための２つのビアの間隔を非常に狭くできる。これによってビアの自己インダクタンスが２つのビア間の相互インダクタンスによって打ち消されるので、高周波で動作する半導体集積回路に対するデカップリング効果を高めることが出来るとし、テストボードを試作してボードの測定点における自己インピーダンス、透過係数Ｓ２１を３０ｋＨｚから１．５ＧＨｚの間で測定している。
【００９７】
特許文献６は、多層基板を使用してテストポートの間隔を離した場合と接近させた場合、バルクキャパシタを搭載した状態で多数のＳＭＴキャパシタを搭載した場合と除去した場合の透過係数Ｓ２１を実験によって求めており、４層基板の一点でグランド層と電源層を短絡した状態での複数の点での自己インピーダンスの実測値、簡単な集中要素モデルを使用してＳＭＴキャパシタを近接配したときと間隔を空けて配置したときの伝達インピーダンスＺ２１をシミュレーションによって求めている。
【００９８】
特許文献６によると、４層基板の一点でグランド層と電源層を短絡した状態での複数の点での自己インピーダンスの実測値は、１０ＭＨｚ付近で０．１から０．２Ω、１００ＭＨｚ付近で１Ωから３Ω、１ＧＨｚ付近で６Ωから３０Ωであり、印刷配線基板上の信号線路の特性インピーダンスである５０Ωに対して充分低いとは言えない。多層基板を使用してテストポートの間隔を離した場合（３０ｃｍ）と接近させた場合（５ｍｍ）で、テストポート間の透過係数Ｓ２１を測定しているが、ポートから注入された電磁波が多層基板内に広く拡散してしまうために、デカップリング特性を測定したことにならない。また、伝達インピーダンスＺ２１をシミュレーションによって求めているが集中要素モデルを使用していることや伝達インピーダンスＺ２１を透過係数Ｓ２１と関係づけているために、得られた値は電磁気学の観点から無意味である。このために開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【００９９】
解決しようとする問題点の第１２は、特許文献7に関する。特許文献7は、テストボードを試作し、図中の測定ポートにＨＰ８７５３Ｄネットワークアナライザを接続して、４ＧＨｚ以下の電源分配バスの端子インピーダンスを測定し、シミュレーション値と比較している。未搭載ボードとコンデンサのみ搭載ボードと半導体集積回路のみ搭載の３種について測定したところ、半導体集積回路のみ搭載が最も小さく、周波数によって大きく変化しているが１ＧＨｚにおいて２Ω前後であったとしている。
【０１００】
特許文献7において、コンデンサのみ搭載ボードをモデル化して、コンデンサの等価直列インダクタンス（ＥＳＬ）と等価直列抵抗（ＥＳＲ）を変化させて端子インピーダンスをシミュレーションによって求めている。この結果、ＥＳＲをＥＳＬと等しくなるように増やすことにより、周波数によるインピーダンスの変動が抑制され、インピーダンス値が増えることは無いとしている。しかし、１ＧＨｚにおいて２Ω前後の端子インピーダンスは、印刷配線基板上の信号線路の特性インピーダンスである５０Ωに対して充分低いとは言えない。またＥＳＲをＥＳＬは集中要素モデルでありこのモデルを使用したシミュレーションは交流回路理論に基づいているので、その結果は電磁気学の観点から無意味である。このために開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【０１０１】
解決しようとする問題点の第１３は、非特許文献８に関する。非特許文献８には、従来のコンデンサの問題点と、問題解決をねらって電源分配回路用に試作した低インピーダンスを有する線路構造素子の構造と、コンデンサとの機能差、試作によって得られた素子のデータと、ＦＰＧＡ搭載ボードに応用したときのデカップリング効果の実測データ、サーバベースのボードに応用したときの動作試験結果、素子の効果的な使用法等、線路構造素子の関する有効な技術情報が開示されている。
【０１０２】
非特許文献８では、線路構造素子にアルミ電解チップを使用していることが示されているが、物理的な寸法や電磁気的な材料定数、並びに設計法や製造法が充分開示されていない。また、素子の特性に関する測定データやボードに搭載したときの線路構造素子の作用について理論的な裏付けが全く示されていないので、線路構造素子に使用する材料や構造の最適化や回路動作への線路構造素子の影響の解析が不可能である。さらに、開示されているデータは伝搬定数であるＳ２１特性だけであって、端子インピーダンスについての開示がない。
【０１０３】
非特許文献８では、前記エッチドアルミ箔の前記エッチング層面だけでなく、端面化成処理された側面にも線路構造が形成されている。しかし側面にはエッチングが施されていないため、電磁波は実効線路長が短い幅の狭い側面をバイパスする。このため、数十メガヘルツ以上の帯域において線路構造素子の端子インピーダンスと透過係数Ｓ２１にエッチング層がほとんど寄与しないことが試作で確認済である。さらに、製造工程において前記エッチドアルミ箔の側面上の導電性ポリマー層やカーボン含有層の厚さを制御することは、エッチング層面の場合に比べて非常に難しい。このため、線路構造素子の数十メガヘルツ以上の帯域における端子インピーダンスと透過係数Ｓ２１の製造ばらつきが大きくなる可能性が高く、これも試作で確認済である。
【０１０４】
非特許文献８に示されている線路構造素子では、陽極であるエッチド化成アルミニウム箔に大きな直流電流を流すために、かなり厚いエッチド化成アルミ箔を使用する必要がある。これは入手性の困難化や、購入価格の上昇だけでなく、量産において有効なロール巻き取り方式での多層構造体の製造が不可能となる問題を有する。線路構造素子を並列に接続すると直流電流を増やすことが出来るが、この場合、端子インピーダンスは減少するので反射係数Ｓ１１が増加し、電磁波を透過させる絶縁層が増えるので透過係数Ｓ２１も増加する。これは線路構造素子の特性がコンデンサの特性に近づくことを意味するので、ボードに搭載して使用するとデカップリング特性が大きく劣化する。この現象は試作および計算で確認済である。
【０１０５】
本発明は、電源分配回路における上記問題を根本的に解決する手段を提供することを目的の一つとしている。
【課題を解決するための手段】
【０１０６】
上記課題を解決するため、請求項１記載の発明は、電源デカップリング部品に係り、第１の組立品が、エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の導電性ポリマー層と、第１の前記導電性ポリマー層の面上に形成される第１のカーボン含有層と、第１の前記カーボン含有層の面上に形成される第１の金属粉皮膜層と、前記エッチド化成箔の他面上に伝送線路として機能する少なくとも１個の有効方形領域を除去して形成されるレジスト層と、該レジスト層の面上と前記有効方形領域に形成される第２の前記導電性ポリマー層と、第２の前記導電性ポリマー層の面上に形成される第２の前記カーボン含有層と、第２の前記カーボン含有層の面上に形成される第２の前記金属粉皮膜層とから形成される多層構造体を、前記有効方形領域の少なくとも０．１ｍｍより外側で層面に垂直に切断して伝送線路構造チップを形成し、該伝送線路構造チップの第１の前記金属粉皮膜層を陽極導体箔の窪み領域に導電接着させて形成されることを特徴としている。
【０１０７】
また、請求項２記載の発明は、電源デカップリング部品に係り、請求項１記載の電源デカップリング部品において、前記多層構造体が、前記エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の前記導電性ポリマー層と、第１の前記導電性ポリマー層の面上に形成される第１の前記カーボン含有層と、第１の前記カーボン含有層の面上に形成される第１の前記金属粉皮膜層と、前記エッチド化成箔の他面上に少なくとも１個の前記有効方形領域を除去して形成される前記レジスト層と、該レジスト層の面上と前記有効方形領域に形成される第２の前記導電性ポリマー層と、第２の前記導電性ポリマー層の面上に形成される第２の前記カーボン含有層と、第２の前記カーボン含有層の面上に形成される第２の前記金属粉皮膜層とから形成されることを特徴としている。
【０１０８】
また、請求項３記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項２記載の電源デカップリング部品において、前記多層構造体が、前記エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の前記導電性ポリマー層と、第１の前記導電性ポリマー層の面上に形成される第１の前記カーボン含有層と、第１の前記カーボン含有層の面上に形成される第１の前記金属粉皮膜層と、前記エッチド化成箔の他面上に少なくとも１個の前記有効方形領域を除去して形成される前記レジスト層と、前記有効方形領域に形成される第２の前記導電性ポリマー層と、第２の前記導電性ポリマー層の面上に形成される第２の前記カーボン含有層と、第２の前記カーボン含有層の面上に形成される第２の前記金属粉皮膜層とから形成されることを特徴としている。
【０１０９】
また、請求項４記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項３記載の電源デカップリング部品において、前記多層構造体が、前記エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の前記導電性ポリマー層と、第１の前記導電性ポリマー層の面上に形成される第１の前記カーボン含有層と、第１の前記カーボン含有層の面上に形成される第１の前記金属粉皮膜層と、前記エッチド化成箔の他面上の少なくとも１個の前記有効方形領域に形成される第２の前記導電性ポリマー層と、第２の前記導電性ポリマー層の面上に形成される第２の前記カーボン含有層と、第２の前記カーボン含有層の面上に形成される第２の前記金属粉皮膜層とから形成されることを特徴としている。
【０１１０】
また、請求項５記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項４記載の電源デカップリング部品において、前記陽極導体箔が、方形の平坦な窪み底面を有する前記窪み領域と、該窪み領域の対向する２つの窪み側面と、該窪み側面に隣接する２つの平坦な縁領域を有し、前記窪み側面と前記伝送線路構造チップの間に０．１ｍｍ以上の距離を確保して前記窪み底面内に前記伝送線路構造チップを収納することが可能な形状に導体箔を加工して形成されることを特徴としている。
【０１１１】
また、請求項６記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項５記載の電源デカップリング部品において、前記陽極導体箔が、前記窪み側面上、又は該窪み側面と前記縁領域の一部にかけた連続面上に形成されるソルダレジスト膜を有し、前記窪み底面内に前記伝送線路構造チップを収納することが可能な形状に導体箔を加工して形成されることを特徴としている。
【０１１２】
また、請求項７記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項６記載の電源デカップリング部品において、前記陽極導体箔が、前記導体箔の前記窪み領域を有する面の反対側の面にソルダレジスト膜を形成されて成ることを特徴としている。
【０１１３】
また、請求項８記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項７記載の電源デカップリング部品において、第１の絶縁接着シートが、方形の前記窪み領域の平面形状と同等の外形を有するとともに前記伝送線路構造チップの平面外形と同等の収納領域が切除されて枠状に形成されることを特徴としている。
【０１１４】
また、請求項９記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項８記載の電源デカップリング部品において、第２の組み立て品が、前記第１の絶縁接着シートを、前記第１の組立品を構成する前記伝送線路構造チップを前記収納領域に収納しつつ前記窪み領域の前記陽極導体箔に接着させて形成されることを特徴としている。
【０１１５】
また、請求項１０記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項９記載の電源デカップリング部品において、第２の絶縁接着シートが、前記第１の絶縁接着シートと同等の外形を有し、前記第２の組み立て品の２つの前記縁領域の近傍で前記伝送線路構造チップの前記有効方形領域内の２つの端部に相当する個所に細孔を設けて形成されることを特徴としている。
【０１１６】
また、請求項１１記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項１０記載の電源デカップリング部品において、第１の陰極導体箔が、前記縁領域を結ぶ軸上に２枚配置可能であって、前記縁領域と前記第１の陰極導体箔の間、および２枚の前記第１の陰極導体箔の間に０．１ｍｍ以上の距離を確保することの出来る形状を有し、前記縁領域を結ぶ軸方向の辺の長さを陰極導体長、該陰極導体長に直交する辺の長を陰極導体幅とし、該陰極導体幅が、前記陽極導体の２つの前記縁領域を結ぶ軸と直交する導体幅と等しく形成されて成ることを特徴としている。
【０１１７】
また、請求項１２記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項１１記載の電源デカップリング部品において、第２の陰極導体箔が、前記第１の陰極導体箔と同等の形状を有する２つの端子領域と、２つの該端子領域を接続する前記第１の組み立て品に導電接着される前記伝送線路構造チップの前記有効方形領域の幅以下の幅を有する接続領域とから成る１枚の前記導体箔から成り、該導体箔と前記縁領域との間隔を０．１ｍｍ以上とする形状に形成され、前記接続領域の第１面に前記ソルダレジスト膜が形成されて成ることを特徴としている。
【０１１８】
また、請求項１３記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項１２記載の電源デカップリング部品において、第３の組立品が、前記第２の絶縁接着シートを前記第２の組み立て品の前記伝送線路構造チップの第２の前記金属粉皮膜層と前記第１の絶縁接着シートから成る平面上に接着し、２枚の前記陰極導体箔を前記第２の絶縁接着シート上に前記縁領域を結ぶ軸方向に並べて配置、または１枚の前記陰極導体箔を前記接続領域の第１面を表面として前記第２の絶縁接着シート上に配置し、前記陰極導体を前記第２の絶縁接着シートの前記細孔を介して前記第２の組み立て品の前記伝送線路構造チップの第２の前記金属粉皮膜層に導電接着させ、さらに前記陰極導体箔を前記第２の絶縁接着シートに接着させて成ることを特徴としている。
【０１１９】
また、請求項１４記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項１３記載の電源デカップリング部品において、該電源デカップリング部品が、２つの前記第１の陰極導体箔、または前記第２の陰極導体箔の２つの前記端子領域を陰極端子とし、前記陰極導体長より長い２辺を有する方形に整形された前記陽極導体箔の二つの前記縁領域を陽極端子として前記第３の組み立て品を形成し、前記陰極端子の面と前記陽極端子の面に半田メッキを施し、前記陰極端子の面と前記陽極端子の面が同一平面上に存在するように整形されて成ることを特徴としている。
【０１２０】
また、請求項１５記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項１４記載の電源デカップリング部品において、該電源デカップリング部品が、前記陰極端子と前記陽極端子の間に前記絶縁接着シートを貼付または絶縁接着剤を充填して、該絶縁シートの面または該絶縁接着剤の充填面、および半田メッキされた前記陰極端子の面と前記陽極端子の面が同一平面上に存在するように整形されて成ることを特徴としている。
【０１２１】
また、請求項１６記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項１５記載の電源デカップリング部品において、前記エッチド化成箔が、５０μｍから２００μｍの厚さを有するアルミニウムを母材とし、該母材の表面に化成処理によって絶縁膜を有するエッチング層を形成されて成ることを特徴としている。
【０１２２】
また、請求項１７記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項１６記載の電源デカップリング部品において、前記カーボン含有層が、カーボングラファイトを主剤とし、２０μｍの膜厚において５０Ω以下の面積抵抗値を有するポリマー型カーボン抵抗体ペーストをコーティングして乾燥することによって形成されることを特徴としている。
【０１２３】
また、請求項１８記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項１７記載の電源デカップリング部品において、前記金属粉被膜層が、銀、銅、またはこれらの合金とエポキシ樹脂またはフェノール樹脂またはウレタン樹脂またはシリコン樹脂から成る溶液をコーティングして乾燥することによって形成されることを特徴としている。
【０１２４】
また、請求項１９記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項１８記載の電源デカップリング部品において、前記導電性ポリマー層が、微細粒子に加工されたポリチオフェンまたはポリピロールの水溶液として形成される導電性ポリマー液を前記エッチド化成箔にコーティングして乾燥することによって形成されることを特徴としている。
【０１２５】
また、請求項２０記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項１９記載の電源デカップリング部品において、前記導体箔が、５０μｍ以上の厚さを有する銅または銅合金から成ることを特徴としている。
【０１２６】
また、請求項２１記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項２０記載の電源デカップリング部品において、前記第１の絶縁接着シートが、１００μｍから５００μｍの厚さを有するポリイミドを主材とし該主材の両面に熱可塑性のポリアミド樹脂膜を形成して成る接着シート、またはソルダ−レジスト膜から成ることを特徴としている。
【０１２７】
また、請求項２２記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項２１記載の電源デカップリング部品において、該電源デカップリング部品が、２つの前記陰極端子を印刷配線基板のグランドプレーンまたはグランド配線に直接またはビアホールを介して接続し、前記陽極端子の１つを前記印刷配線基板の電源配線の半導体集積回路近傍の切断部の一端に直接またはビアホールを介して接続し、前記陽端子の他の１つを前記印刷配線基板の電源配線の半導体集積回路近傍の切断部の他端に直接またはビアホールを介して接続して使用されることを特徴としている。
【発明の効果】
【０１２８】
本発明をスイッチング機器またはディジタル機器に適用すると、スイッチング素子や半導体集積回路によって励起される電磁波の漏洩が大幅に抑圧されるために、スイッチング素子が使用されている機器の電磁環境適合性（ＥＭＣ）を大幅に向上させることが可能となる。またアナログ回路とディジタル回路のボード上での混在が容易になる。
【０１２９】
本発明をスイッチング機器またはディジタル機器に適用すると、スイッチング素子や半導体集積回路から見たボード上の電源分配回路の端子インピーダンスが非常に低くなるので、スイッチング機器またはディジタル機器の動作安定性が向上する。
【０１３０】
本発明をスイッチング機器またはディジタル機器に適用すると、コンデンサやＥＭＣ対策材料、ＥＭＣ対策シールド材料の使用が大幅に抑制されるので、これらの機器の小型軽量化、低コスト化、設計やの製造の効率化が可能になる。
【０１３１】
本発明をスイッチングモード回路とバッテリーとの間に適用すると、スイッチングモードからバッテリーへの高レベルの電磁波充放電バッテリーの進入を効果的に阻止出来るので、バッテリーの寿命を向上させることが可能となる。
【発明を実施するための最良の形態】
【０１３２】
（実施の形態１）
図１は、多層構造体の一例の直交する４方向の断面の構造である。図２は、伝送線路構造チップの一例の外観構造である。図３は、第１の組立品の一例の側面である。図４は、第１の組立品の一例の底面である。図５は、側面封止用絶縁接着シートの一例である。図６は、底面封止用絶縁接着シートの一例である。図７は、第２の組立品の一例の側面である。図８は、第２の組立品の一例の底面である。図９は、第３の組立品の一例の側面である。図１０は、電源デカップリング部品の一例の底面である。図１１は、線路長１４ｍｍの電源デカップリング部品のＳ２１特性の実測結果の一例である。図１２は、線路長１４ｍｍの電源デカップリング部品のＳ２１特性の計算結果の一例である。図１３は、線路長１４ｍｍの電源デカップリング部品の端子インピーダンス特性の計算結果の一例である。
【０１３３】
図１において、多層構造体は、アルミニウム層１、エッチング層２、レジスト層３、エッチング層内に形成された導電性ポリマー層４、カーボン含有層５、金属粉皮膜層６、ならびに導電性ポリマー層９で構成され、有効方形領域境界線７およびチップ切り出し線８を有している。
【０１３４】
図２において、前記伝送線路構造チップは、アルミニウム層１７、エッチング層１５、レジスト層１２、エッチング層内に形成された導電性ポリマー層１４、カーボン含有層１３、金属粉皮膜層１１、１６、ならびに導電性ポリマー層１８で構成される。前記伝送線路構造チップは、図１の前記多層構造体をチップ切り出し線８で方形に切断することによって形成され、有効方形領域境界線７の内部の領域で機能する。
【０１３５】
図３および図４において、第１の組立品は、整形された陽極導体箔２２、２７の内面に伝送線路構造チップ２１，２６が導電接着されて成る。整形された陽極導体箔２２、２７の外面にはソルダレジスト膜が形成されている。
【０１３６】
図５において、側面封止用絶縁接着シートは、チップ収納領域３２が切除された枠形状の絶縁接着シート３１から成る。図６において、底面封止用絶縁接着シートは切除された接続穴３７、３８を有する絶縁接着シート３６から成る。
【０１３７】
図７および図８において、第２の組立品は、第１の組み立て品４２、４６にチップ収納領域３２が切除された枠形状の絶縁接着シート４１、４５を接着されて成る。
【０１３８】
図９において、第３の組立品は、絶縁接着シート５３を第２の組み立て品５１の伝送線路構造チップと絶縁接着シートから成る平面上に接着し、第２の組み立て品５１の伝送線路構造チップに絶縁接着シート５３の接続穴を介して陰極導体箔５２、５４を導電接着して成る。
【０１３９】
図１０において、電源デカップリング部品は、第３の組立品５８に、半田接続面である底面の陽極導体箔の端部に陽極端子５６、５９を形成し、陰極導体箔を陰極端子５７、５９として形成し、陽極端子５６、５９、陰極端子５７、５９に半田メッキを施して成る
【０１４０】
図１１において、縦軸は、上端が０ｄＢ、下端が−１００ｄＢの均等目盛の透過係数Ｓ２１を表し、横軸は、左端が１００ｋＨｚ、右端が３ＧＨｚの対数目盛の周波数を表している。曲線は、有効機能領域の長さが１４ｍｍ、幅が１ｍｍの伝送線路構造チップを内蔵する電源デカップリング部品の試作品の１つの特性をネットワークアナライザで測定した結果である。
【０１４１】
図１２と図１３の特性曲線は、有効機能領域の長さが１４ｍｍ、幅が１ｍｍの伝送線路構造チップを内蔵する電源デカップリング部品の計算結果である。図１２において、縦軸と横軸の目盛は図１１と同様である。図１３において、横軸の目盛は図１２と同様である。計算は非特許文献９および非特許文献１０に示される式によって行った。図１２の特性値は実測値とほぼ一致している。図１３の特性値は測定系の特性インピーダンスである５０Ωに比べて非常に小さいために、この実測値を得ることは出来ない。
【０１４２】
本発明に係る本実施例によれば、本発明の電源デカップリング部品は、従来の同種のコンデンサに比べて大幅に簡略化された製造法にもかかわらず、数十メガヘルツ以上の帯域において高周波用とされるチップセラミックコンデンサに比べて大幅に小さい透過係数と端子インピーダンスを有する。
【０１４３】
電源デカップリング部品の透過係数Ｓ２１の周波数特性は、その線路長が長いほど良好になる。一方、コンデンサを多数搭載して使用する場合は、搭載個数の増加による透過係数Ｓ２１の周波数特性の改善は少なく、周波数特性は非常に複雑な曲線となる。従って多数のコンデンサを少数の電源デカップリング部品に置き換えることが可能であって、これにより、部品占有面積の縮小と、デカップリング性能の格段の向上が実現できる。
【０１４４】
（実施の形態２）
図１４は、第３の組立品の他の一例の側面である。図１５は、電源デカップリング部品の他の一例の底面である。
【０１４５】
図１４において、第３の組立品は、絶縁接着シート６３を第２の組み立て品６１の伝送線路構造チップと絶縁接着シートから成る平面上に接着し、第２の組み立て品５１の伝送線路構造チップに絶縁接着シート６３の接続穴を介して陰極導体箔６２を導電接着して成る。
【０１４６】
図１５において、電源デカップリング部品は、第３の組立品６８に、半田接続面である底面の陽極導体箔の端部を陽極端子６４、６９として形成するとともに陰極導体箔を陰極端子６５、６８として形成し、陰極端子６５、６８を除く陰極導体箔表面にソルダレジスト膜６７を形成し、陽極端子６４、６９と陰極端子６５、６８の表面にソルダレジスト膜６７と同等の厚さの半田メッキを施して成る。
【０１４７】
（実施の形態３）
図１６は、第１の組立品の他の一例の側面である。図１７は、第１の組立品の他の一例の底面である。図１８は、第２の組立品の他の一例の側面である。図１９は、第２の組立品の他の一例の底面である。図２０は、第３の組立品の他の一例の側面である。図２１は、電源デカップリング部品の他の一例の底面である。
【０１４８】
図１６および図１７において、第１の組立品は、整形され、窪み側面を中心に窪み底面の一部と縁領域の一部にかけた連続面上に形成されるソルダレジスト膜２０３、２０４、２０７、２０８を有する陽極導体箔２０２、２０５の内面に伝送線路構造チップ２０１，２０６が導電接着されて成る。整形された陽極導体箔２０２、２０５の外面にもソルダレジスト膜が形成されている。
【０１４９】
図１８および図１９において、第２の組立品は、第１の組み立て品２１２、２１６にチップ収納領域３２が切除された枠形状の絶縁接着シート２１１、２１５を接着されて成る。
【０１５０】
図２０において、第３の組立品は、絶縁接着シート２２４を第２の組み立て品２２１の伝送線路構造チップと絶縁接着シートから成る平面上にソルダレジスト膜２２２、２２６に近接させて接着し、第２の組み立て品２２１の伝送線路構造チップに絶縁接着シート２２４の接続穴を介して陰極導体箔２２３、２２５を導電接着して成る。
【０１５１】
図２１において、電源デカップリング部品は、ソルダレジスト膜２３７、２３８を有する第３の組立品２３３に、半田接続面である底面の陽極導体箔の端部を陽極端子２３１、２３５として形成するとともに陰極導体箔を陰極端子２３２、２３４として形成し、陽極端子２３１、２３５、陰極端子２３２、２３４の表面にソルダレジスト膜２３７、２３８と同等の厚さの半田メッキを施して成る。
【０１５２】
（実施の形態４）
図２２は、第３の組立品の他の一例の側面である。図２３は、電源デカップリング部品の他の一例の底面である。
【０１５３】
図２２において、第３の組立品は、絶縁接着シート２４４を第２の組み立て品２４１の伝送線路構造チップと絶縁接着シートから成る平面上にソルダレジスト膜２４２、２４５に近接させて接着し、第２の組み立て品２４１の伝送線路構造チップに絶縁接着シート２４４の接続穴を介して陰極導体箔２４３を導電接着して成る。
【０１５４】
図２３において、電源デカップリング部品は、ソルダレジスト膜２５７、２５８を有する第３の組立品２５３に、半田接続面である底面の陽極導体箔の端部を陽極端子２５１、２５６として形成するとともに陰極導体箔を陰極端子２５２、２５５として形成し、陰極端子２５２、２５５を除く陰極導体箔表面にソルダレジスト膜２５４を形成し、陽極端子２３１、２３５、陰極端子２３２、２３４の表面にソルダレジスト膜２５４、２５７、２５８と同等の厚さの半田メッキを施して成る。
【０１５５】
（実施の形態５）
図２４は、第３の組立品の他の一例の側面である。図２５は、電源デカップリング部品の他の一例の底面である。
【０１５６】
図２４において、第３の組立品は、絶縁接着シート２６４を第２の組み立て品２６１の伝送線路構造チップと絶縁接着シートから成る平面上に接着し、第２の組み立て品２２１の伝送線路構造チップに絶縁接着シート２６４の接続穴を介して陰極導体箔２６３、２６５を導電接着して成る。
【０１５７】
図２５において、電源デカップリング部品は、第３の組立品２７３に、半田接続面である底面の陽極導体箔の端部を陽極端子２７１、２７５として形成するとともに陰極導体箔を陰極端子２７２、２７４として形成し、陽極端子２７１と陰極端子２７２の間の隙間と陽極端子２７５と陰極端子２７４の間の隙間に絶縁接着剤を充填して硬化させて絶縁バリア２７６，２７７を形成し、陽極端子２７１、２７５、陰極端子２７２、２７４の表面に半田メッキを施して成る。
【０１５８】
（実施の形態６）
図２６は、第３の組立品の他の一例の側面である。図２７は、電源デカップリング部品の他の一例の底面である。
【０１５９】
図２６において、第３の組立品は、絶縁接着シート２８４を第２の組み立て品２８１の伝送線路構造チップと絶縁接着シートから成る平面上に接着し、第２の組み立て品２８１の伝送線路構造チップに絶縁接着シート２８４の接続穴を介して陰極導体箔２８３を導電接着して成る。
【０１６０】
図２７において、電源デカップリング部品は、第３の組立品２９３に、半田接続面である底面の陽極導体箔の端部を陽極端子２９１、２９６として形成するとともに陰極導体箔の端部の電極領域を陰極端子２９２、２９５として形成し、陽極端子２９１と陰極端子２９２の間の隙間と陽極端子２９６と陰極端子２９５の間の隙間に絶縁接着剤を充填して硬化させて絶縁バリア２９７，２９８を形成し、陽極端子２９１、２９６、陰極端子２９２、２９５の表面にソルダレジスト２９４膜と同等の厚さの半田メッキを施して成る。
【０１６１】
（実施の形態７）
図２８は、基本的なスイッチングモード電気回路に関する等価回路の一例である。図２９は、信号線路上の孤立電磁波の電界波形と信号線路の充電波形の一例である。図３０は、電源線路上の孤立電磁波の電界波形と電源線路の放電波形の一例である。図３１は、本発明に係る電源デカップリング部品を適用した場合の基本的なスイッチングモード電気回路に関する等価回路の一例である。
【０１６２】
非特許文献８および非特許文献１０によると、半導体集積回路内のインバータは、スイッチング動作の過程で、非線形波動またはソリトンの一種である孤立電磁波を励起する。他のスイッチングモード電気回路を構成するトランジスタも、スイッチング動作の過程で、非線形波動またはソリトンの一種である孤立電磁波を励起する。
【０１６３】
トランジスタのスイッチング動作の過程における孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されているプレートが縦にずれることによって発生する津波の生成過程に極めて類似している。
【０１６４】
非特許文献８および非特許文献１０に孤立電磁波理論が示されている。孤立電磁波理論によると、電源線路には電圧を下げる正極性の孤立電磁波が、信号線路には電圧を上げる負極性の孤立電磁波がそれぞれ同時に同一振幅で励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波がＴＥＭ波となって伝送線路上を進行する。トランジスタがオフからオンにスイッチングした直後の電源線路と信号線路の電位は同じであって、直流電源電圧を電源線路の特性インピーダンスと信号線路の特性インピーダンスで分割した値になる。
【０１６５】
図２８において、特性インピーダンスＺ０の伝送線路の途中にインバータ７１が接続されている。電源線路７５は直流電源７４とインバータ７１との間に接続されており、信号線路７６はインバータ７１と整合終端抵抗７７との間に接続されている。電源線路７５と信号線路７６の特性インピーダンスは等しいとする。インバータ７１は、ＰチャネルＭＯＳＦＥＴ７２とＮチャネルＭＯＳＦＥＴ７３によるコンプリメンタリー構成である。インバータ７１のオン状態とは、ＰチャネルＭＯＳＦＥＴ７２がオンでＮチャネルＭＯＳＦＥＴ７３がオフの状態であり、インバータ７１のオフ状態はその逆である。
【０１６６】
図２８において、インバータ７１がオンすると、図２８中のＢ点とＣ点の電位は、図２９（ｂ）および図３０（ｂ）に示すような上昇または降下曲線を描いてＶＤＤ/２ボルトとなる。このとき、図２９（ａ）および図３０（ａ）に示す波形の孤立電界波８１および８３を含む孤立電磁波が、図２８のインバータ７１によって励起される。
【０１６７】
孤立電界波８１は、ＴＥＭ波を構成して図２８の信号線路７６上を終端抵抗７７に向かって進行し、進行に伴って信号線路７６を充電し電位を０ボルトからＶＤＤ/２ボルトに上昇させる。孤立電界波８３は、ＴＥＭ波となって図２８の電源線路７５上を直流電源７４に向かって電位をＥボルトからＶＤＤ/２ボルトに降下させつつ進行する。
【０１６８】
伝送線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれ式（１）で表されるアンペアの法則、および式（２）で表される電位の定義として示される。式（１）および式（２）の積分は線路軸に直交する断面に対して行うので、図２９（ａ）および図３０（ａ）に示す電界進行波８１および８３の波形と、式（２）から得られる電圧進行波の波形は、同形で逆極性である。同様に、電界進行波８１および８３と同一の形状を有する磁界進行波の波形と、式（１）から得られる電流進行波の波形は、同形で同極性である。
【０１６９】
電源線路７５および信号線路７６の電位波形の立ち上がり部分の波形は、図２９（ｂ）および図３０（ｂ）に示すように、正弦波の半周期波形に近似できる。非特許文献８および非特許文献１０によると、この正弦波の周波数は、修正実効周波数（ｍｏｄｉｆｉｅｄ  ｓｉｇｎｉｆｉｃａｎｔ  ｆｒｅｑｕｅｎｃｙ：ＭＳＦ）に近似出来る。修正実効周波数は、トランジスタの立ち上がり波形の最大傾斜部の接線と時間軸から得られる立ち上がり時間と円周率との積の逆数と定義され、近似の確かさ（ａｃｃｕｒａｃｙ）は９２％以上と見込まれている。
【０１７０】
機器の電気回路設計は、時間的に変化する電気現象に特に注目して行われる。図２８の等価回路において時間的に変化するのは、インバータ７１がオンまたはオフになる過渡期間のみである。孤立電磁波理論によると、ソリトン波である孤立電磁波の代わりに正弦波である修正実効周波数で、スイッチングモードの電気回路の電磁気学にほぼ忠実な設計や基本動作の解析を行うこともが可能である。
【０１７１】
孤立電磁波理論によると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。
【０１７２】
【数１６】
2013175612.tif 000018
【０１７３】
図２８の等価回路において、信号線路７６上を進む孤立電界波８１は整合終端抵抗７７で最終的には消費されて消滅するが、信号線路７６の電圧はＶＤＤ/２ボルトまでしか上昇していない。一方、電源線路７５の電位はＶＤＤボルトからＥ/２ボルトに降下している。信号線路７６および電源線路７５の電位は最終的にＶＤＤボルトとなるはずである。最終的な挙動が不明である電圧電源線路７５上を進む孤立電界波８３が、この疑問を解く鍵となることが予想される。
【０１７４】
図２８の等価回路における孤立電磁波の理想的な挙動は、Ｄ点の電位を出来るだけ速く定常電圧であるＶＤＤボルトに到達させるとともに、Ａ点から直流電源７４に孤立電磁波を漏洩させないことであろう。前者はシグナルインテグリティ（信号品位）に関係し、後者はＥＭＣ（電磁適合性）に関係する。
【０１７５】
図３１の等価回路は、直流電源９１、電源線路９２、９４、信号線路９８、電源デカップリング部品９３、インバータ９５、ＰチャネルＭＯＳＦＥＴ９６およびＮチャネルＭＯＳＦＥＴ９７、および整合終端抵抗９９から構成されている。図２８の等価回路との差違は、図３１の等価回路の電源線路９６の途中に電源デカップリング部品９３が挿入されていることだけである。
【０１７６】
図３１において、通常、信号線路９８の特性インピーダンスは５０Ωであり電源線路９２、９４の特性インピーダンスは５０Ω以下である。これに対して電源デカップリング部品９３の端子インピーダンスは、実施の形態２で示したように５０Ωに比べて充分小さい値である。従って、インバータ９５のターンオン時に電源線路９４上に励起された孤立電磁波の大部分は、電源デカップリング部品内の伝送線路構造チップの端部で反射する、反射によって極性が反転した孤立電磁波は電源線路９４、ＰチャネルＭＯＳＦＥＴ９６、および信号線路９８を進行し、電位をＶＤＤボルトまで上昇させ、整合終端抵抗９９で消滅する。
【０１７７】
ドライバ９５がオフからオンに変化する時の信号線路９７の電位波形と、信号線路９８上を進む孤立電界波の波形、並びに電源線路９４の電位波形と電源線路９４上を進む孤立電界波の波形は、図２８の等価回路の場合と同様である。従って、図３１の回路の動作解析にも図２９と図３０の波形を使用出来る。
【０１７８】
図３１において、電源線路９２上に励起されて電源線路９２上を電源デカップリング部品９３に向かう孤立電界波は静電エネルギーを消費しつつ進行する。一方、電源デカップリング部品９３で反射した電源線路９２上の孤立電磁波と、信号線路９８上に励起された孤立電界波は電源デカップリング部品９３を介して直流電源９１から静電エネルギーを引き出しつつ信号線路９８上を進行する。静電エネルギーが引き出される速度は、当然ながら孤立電磁波の進行速度となる。引き出される静電エネルギーも引き出されている状態では電磁波と同様に電界と磁界の成分を有する。従って静電エネルギーが引き出されている期間中、進行する電磁波の直流電源９１側の伝送線路で定常（直流）電圧および定常（直流）電流が観測される。
【０１７９】
図３１において、電源線路９４の長さが孤立電磁波の波長に対して充分短ければ、インバータ９５がオンした後、短時間でＶＤＤボルトに信号線路９７の電位が上昇するので、Ｅ点およびＦ点で観測される信号電圧波形の上昇時間は、インバータ９５のオン動作時間にほぼ等しくなる。電源デカップリング部品９３は印刷配線基板上に搭載することを想定しているので電源線路９４が半導体集積回路のチップサイズ程度の長さとなり、信号電圧波形の上昇時間は大幅に短縮されない、電源デカップリング部品９３を半導体集積回路の電源端子に充分近づけて接続するとシグナルインテグリティ（信号品位）が向上する。
【０１８０】
図３１において、電源デカップリング部品９３の端子インピーダンスは信号電圧をほぼ電源電圧にするのに充分低い値であるが、電源線路９４を進行する孤立電磁波の一部は、電源デカップリング部品９３を透過する。透過した孤立電磁波はＥＭＣ（電磁適合性）問題を引き起こす可能性がある。実用に供されているスイッチングモード機器が引き起こすＥＭＣ問題の９９％程度が、電源分配回路からの電磁波の漏洩が原因となっていると考えられている。
【０１８１】
放射電力Ｐを有する線形電磁波がアンテナから放射されたときのｒメートルの距離での電界強度Ｅは、ＩＥＣ  ＣＩＳＰＲ１６−２−３に示されている次式から求めることが出来る。
【０１８２】
【数１７】
2013175612.tif 000019
【０１８３】
例えば家庭内使用を目的とするクラスＢ情報技術装置から１０ｍの距離での妨害波電界強度の許容値は、ＶＣＣＩ（ＩＥＣ−ＣＩＳＰＲ２２）標準規格で決められており、３０ＭＨｚから２３０ＭＨｚで３０ｄＢμＶ／ｍ、２３０ＭＨｚから１ＧＨｚで３７ｄＢμＶ／ｍである。式(３３)から、例えば、２３０ＭＨｚでの許容放射電力値を求めると、２ｎＷとなる。
【０１８４】
従来のコンデンサを使用する場合、半導体集積回路から見たボードの電源分配回路の２３０ＭＨｚにおける端子インピーダンスは、図１３から数Ωと推定される。一方、実施の形態１の電源デカップリング部品の端子インピーダンスは７７ｍΩと予想される。コンデンサは伝送線路構造ではなく伝搬定数はゼロであるので、端子インピーダンスが１Ωの時の５０Ω線路に対するコンデンサの透過係数Ｓ２１は０．２７７すなわち−１１ｄＢとなる。一方、実施の形態１の電源デカップリング部品の２３０ＭＨｚにおける透過係数Ｓ２１は、図１１から−５７ｄＢであり、コンデンサより４０ｄＢすなわち２桁小さい。
【０１８５】
以上から、実施の形態１の電源デカップリング部品のデカップリング能力はコンデンサに対して２桁優れている。多数のデカップリングコンデンサを伝送に直列に配置しても以下の理由でデカップリング能力はほとんど向上しない。すなわち、デカップリングコンデンサを隣接させるとコンデンサから見た線路のインピーダンスが５０Ωより低くコンデンサのインピーダンスに近い値となるのでコンデンサに隣接するコンデンサの透過係数Ｓ２１は１に近い値となる。また線路がマイクロストリップ線路や平行板線路の場合はビアでコンデンサと接続せざるを得ず、この場合は導体間の絶縁体層を透過する電磁波を効果的に阻止出来ないため、前記コンデンサの透過係数Ｓ２１の値にも至らない。
【０１８６】
図３１において、直流電源９１がバッテリーの場合、孤立電磁波のほとんど全てが電源デカップリング部品９３に阻止されるので、バッテリーの放電電流はインバータ９５のスイッチング動作ではほぼ全く変化しない。前述のようにバッテリーの寿命に関わるパラメータの一つがバッテリーの充放電時の電流または電圧のサージやリップルとされているので、本実施の形態に依れば、バッテリーの寿命を延ばすことが可能となる。バッテリーの充電回路側にも電源デカップリング部品９３を使用すると、さらにバッテリーの寿命を延ばすことが可能となる。
【０１８７】
（実施の形態８）
図３２は、本発明に係る、電源デカップリング部品を印刷配線基板に搭載した状態の一例である。
【０１８８】
図３２において、電源デカップリング部品１１２は、印刷配線基板１１５上の半導体集積回路１０６に隣接する位置に搭載されている。電源デカップリング部品１２７は、半導体集積回路１０９の裏面に搭載されている。
【０１８９】
電源デカップリング部品１１２の陽極端子１１０はビア１２０を介して電源トレース１２２に接続されている。電源デカップリング部品１１２の他の陽極端子１１４はビア１１７を介して電源トレース１１６に接続されている。電源デカップリング部品１１２の陰極端子１１１はビア１１９を介して、電源デカップリング部品１１２の他の陰極端子１１３はビア１１８を介して、それぞれグランドプレーン１３３に接続されている。半導体集積回路１０６の電源端子１０９はビア１２１を介して電源トレース１２２に接続されている。半導体集積回路１０６のグランド端子１０２，１０４、および１０８は、それぞれ、ビア１０１、１０３、および１０７を介してグランドプレーン１３３に接続されている。
【０１９０】
電源デカップリング部品１２７の陽極端子１２５はビア１２３を介して半導体集積回路１０６の電源端子１０５に直接接続されている。電源デカップリング部品１２７の他の陽極端子１２９はビア１３０を介して電源トレース１３２に接続されている。電源デカップリング部品１２７の陰極端子１２６はビア１２４を介して、他の陰極端子１２８はビア１３１を介してそれぞれグランドプレーン１３３に接続されている。
【０１９１】
本実施の形態に準じて電源デカップリング部品１１２および１２７を使用することにより、半導体集積回路１０６から進行してくる電磁波を電源デカップリング部品１１２および１２７が内蔵する伝送線路構造チップの端部まで効率よく導くことが出来るとともに、直流電流をほぼ電源デカップリング部品１１２および１２７の陽極導体箔のみに流すことが出来るので、電源デカップリング部品１１２および１２７での直流電圧降下や直流電力消費を減らすことが出来る。
【０１９２】
電源デカップリング部品１１２および１２７の透過係数Ｓ２１が前述のように充分小さいため、デカップリングコンデンサを不要とすると共に、電源デカップリング部品１１２および１２７の使用数を直流電流定格のみで決まる少ない値にすることが出来る。
【０１９３】
電源デカップリング部品１１２および１２７の定格直流電流は、陽極導体箔の導電率、幅、長さ、並びに厚さで決まる。０．１ｍｍの厚さの銅箔を使用している実施の形態１の場合は、電源デカップリング部品１１２および１２７での直流電圧降下を３０ミリボルトとすると、線路長が３．５ｍｍのとき２０アンペア前後、線路長が５ｍｍのとき１８アンペア前後、線路長が８ｍｍのとき１６アンペア前後、線路長が１４ｍｍのとき１４アンペア前後である。陽極に使用している銅箔の厚さをより厚くすれば、透過係数Ｓ２１や端子インピーダンスに影響を与えずに定格直流電流をさらに大きくすることが出来る。
【０１９４】
端子間結合が支配的になる周波数以下では、電源デカップリング部品１１２および１２７の透過係数Ｓ２１は線路長に対して指数的に特性は向上する。しかし、線路長が数ミリ以下であっても従来のコンデンサに比べて透過係数Ｓ２１が充分小さいので、ボード上の搭載面積の縮小とコスト低減を優先させて線路長を選択することが可能である。
【０１９５】
電源デカップリング部品１１２および１２７を搭載する印刷配線基板１１５の配線（トレース）は、以下の方法で設計することが好ましい。印刷配線基板に４層銅張り積層基板を使用する場合は、たとえば（信号）・（グランド）・（信号）・（信号）の層構成、６層銅張り積層基板を使用する場合はたとえば（信号）・（グランド）・（信号）・（信号）・（グランド）（信号）の層構成、８層銅張り積層基板を使用する場合はたとえば（信号）・（信号）（グランド）・（信号）・（信号）・（グランド）（信号）（信号）の層構成とする。
【０１９６】
電源デカップリング部品１１２および１２７に接続する電源トレースは、直流電流に応じた最小限の幅と長さにするとともに、グランドプレーンとの間の絶縁体層の厚さを可能な限り厚くしてマイクロストリップ線路としての特性インピーダンスを可能な限り大きくすると効果的である。さらに、電源デカップリング部品１１７および１２７の半導体集積回路１０６側の電源トレースの長さは可能な限り短くすると効果的である。
【０１９７】
複数の電源デカップリング部品を直列に接続すると端子インピーダンスは１個の値に等しく、透過係数Ｓ２１はそれぞれの電源デカップリング部品の値の積すなわちｄＢ値の和となる。この場合の定格直流電流は直列接続個数に比例して減少する。一方、複数の電源デカップリング部品を並列に接続すると端子インピーダンスはそれぞれの電源デカップリング部品の逆数の和の逆数に等しく、透過係数Ｓ２１はそれぞれの電源デカップリング部品の値の和となる。この場合の定格直流電流は並列接続個数に比例して増加する。
【０１９８】
（実施の形態９）
図３３は、多層構造体の他の一例の直交する４方向の断面の構造である。図３４は、伝送線路構造チップの他の一例の外観構造である。
【０１９９】
図３３において、多層構造体は、アルミニウム層１４１、エッチング層１４２、レジスト層１４３、エッチング層内に形成された導電性ポリマー層１４４、カーボン含有層１４５、金属粉皮膜層１４６、ならびに導電性ポリマー層１４９で構成され、有効方形領域境界線１４７およびチップ切り出し線１４８を有している。
【０２００】
図３４において、前記伝送線路構造チップは、アルミニウム層１５７、エッチング層１５５、レジスト層１５２、エッチング層内に形成された導電性ポリマー層１５４、カーボン含有層１５３、金属粉皮膜層１５１、１５６、ならびに導電性ポリマー層１５４で構成される。前記伝送線路構造チップは、図３３の前記多層構造体をチップ切り出し線１４８で方形に切断することによって形成され、有効方形領域境界線１４７の内部の領域で機能する。
【０２０１】
（実施の形態１０）
図３５は、多層構造体の他の一例の直交する４方向の断面の構造である。図３６は、伝送線路構造チップの他の一例の外観構造である。
【０２０２】
図３５において、多層構造体は、アルミニウム層１６１、エッチング層１６２、レジスト層１６３、エッチング層内に形成された導電性ポリマー層１６４、カーボン含有層１６５、ならびに金属粉皮膜層１６６で構成され、有効方形領域境界線１６７およびチップ切り出し線１６８を有している。
【０２０３】
図３６において、前記伝送線路構造チップは、アルミニウム層１７６、エッチング層１７４、レジスト層１７２、エッチング層内に形成された導電性ポリマー層１７７、カーボン含有層１７３、ならびに金属粉皮膜層１７１、１７５で構成される。前記伝送線路構造チップは、図３５の前記多層構造体をチップ切り出し線１６８で方形に切断することによって形成され、有効方形領域境界線１６７の内部の領域で機能する。
【０２０４】
（実施の形態１１）
図３７は、多層構造体の他の一例の直交する４方向の断面の構造である。図３８は、伝送線路構造チップの他の一例の外観構造である。
【０２０５】
図３７において、多層構造体は、アルミニウム層１８１、エッチング層１８２、エッチング層内に形成された導電性ポリマー層１８３、カーボン含有層１８４、ならびに金属粉皮膜層１８５で構成され、有効方形領域境界線１８６およびチップ切り出し線１８７を有している。
【０２０６】
図３８において、前記伝送線路構造チップは、アルミニウム層１９５、エッチング層１９３、エッチング層内に形成された導電性ポリマー層１９６、カーボン含有層１９２、ならびに金属粉皮膜層１９１、１９４で構成される。前記伝送線路構造チップは、図３７の前記多層構造体をチップ切り出し線１８７で方形に切断することによって形成され、有効方形領域境界線１８６の内部の領域で機能する。
【産業上の利用可能性】
【０２０７】
本発明は、従来の技術では解決が困難であったスイッチングモード電気回路を使用する電気・電子機器のＥＭＣ（電磁適合性）問題を容易に解決することが出来る。さらに、高速スイッチング素子を内蔵する半導体集積回路、並びに半導体集積回路を内蔵する情報技術機器、マルチメディア機器、電力変換機器の、高性能化、設計容易化と設計期間の短縮化、小型軽量化、低消費電力化、低コスト化、品質・信頼性の向上、電磁ノイズによる誤動作の低減、半導体集積回路の動作の安定化、およびシグナルインテグリティの向上を実現することが出来る。また、本発明は、バッテリーに向かって進行する電磁波をほぼ完全に阻止できるので、電源変動に起因するバッテリーの寿命低下を抑止することが出来る。
【図面の簡単な説明】
【０２０８】
【図１】図１は、多層構造体の一例の直交する４方向の断面の構造である。
【図２】図２は、伝送線路構造チップの一例の外観構造である。
【図３】図３は、第１の組立品の一例の側面である。
【図４】図４は、第１の組立品の一例の底面である。
【図５】図５は、側面封止用絶縁接着シートの一例である。
【図６】図６は、底面封止用絶縁接着シートの一例である。
【図７】図７は、第２の組立品の一例の側面である。
【図８】図８は、第２の組立品の一例の底面である。
【図９】図９は、第３の組立品の一例の側面である。
【図１０】図１０は、電源デカップリング部品の一例の底面である。
【図１１】図１１は、本発明に係る線路長１４ｍｍの電源デカップリング部品のＳ２１特性の実測結果の一例である。
【図１２】図１２は、本発明に係る線路長１４ｍｍの電源デカップリング部品のＳ２１特性の計算結果の一例である。
【図１３】図１３は、本発明に係る線路長１４ｍｍの電源デカップリング部品の端子インピーダンス特性の計算結果の一例である。
【図１４】図１４は、第３の組立品の他の一例の側面である。
【図１５】図１５は、電源デカップリング部品の他の一例の底面である。
【図１６】図１６は、第１の組立品の他の一例の側面である。
【図１７】図１７は、第１の組立品の他の一例の底面である。
【図１８】図１８は、第２の組立品の他の一例の側面である。
【図１９】図１９は、第２の組立品の他の一例の底面である。
【図２０】図２０は、第３の組立品の他の一例の側面である。
【図２１】図２１は、電源デカップリング部品の他の一例の底面である。
【図２２】図２２は、第３の組立品の他の一例の側面である。
【図２３】図２３は、電源デカップリング部品の他の一例の底面である。
【図２４】図２４は、第３の組立品の他の一例の側面である。
【図２５】図２５は、電源デカップリング部品の他の一例の底面である。
【図２６】図２６は、第３の組立品の他の一例の側面である。
【図２７】図２７は、電源デカップリング部品の他の一例の底面である。
【図２８】図２８は、基本的なスイッチングモード電気回路に関する等価回路の一例である。
【図２９】図２９は、信号線路上の孤立電磁波の電界波形と信号線路の充電波形の一例である。
【図３０】図３０は、電源線路上の孤立電磁波の電界波形と電源線路の放電波形の一例である。
【図３１】図３１は、電源デカップリング部品を適用した場合の基本的なスイッチングモード電気回路に関する等価回路の一例である。
【図３２】図３２は、電源デカップリング部品を半導体集積回路とともに印刷配線基板に搭載した状態の一例である。
【図３３】図３３は、多層構造体の他の一例の直交する４方向の断面の構造である。
【図３４】図３４は、伝送線路構造チップの他の一例の外観構造である。
【図３５】図３５は、多層構造体の他の一例の直交する４方向の断面の構造である。
【図３６】図３６は、伝送線路構造チップの他の一例の外観構造である。
【図３７】図３７は、多層構造体の他の一例の直交する４方向の断面の構造である。
【図３８】図３８は、伝送線路構造チップの他の一例の外観構造である。
【符号の説明】
【０２０９】
１、１７、１４１、１５７、１６１、１７６、１８１、１９５  アルミニウム層
２、１５、１４２、１５５、１６２、１７４、１８２、１９３  エッチング層
３、１２、１４３、１５２、１６３、１７２  レジスト層
４、１８、１４４、１５８、１６４、１７７、１８３、１９６  エッチング層内に形成された導電性ポリマー層
５、１３、１４５、１５３、１６５、１７３、１８４、１９２  カーボン含有層
６、１１、１６、１４６、１５１、１５６、１６６、１７１、１７５、１８５、１９１、１９４  金属粉皮膜層
７、１４７、１６７、１８６  有効方形領域境界線
８、１４８、１６８、１８７  チップ切り出し線
９、１４、１４９、１５４  導電性ポリマー層
２１、２６、２０１、２０６  伝送線路構造チップ
２２、２７、２０２、２０５  陽極導体箔
３１、３６、４１、４５、５３、５８、２１１、２１５、２２４、２４４、２６４、２８４  絶縁接着シート
３２  チップ収納領域
３７、３８  接続穴
４２、４６、２１２、２１６  第１の組立品
５１、６１、２２１、２４１、２６１、２８１  第２の組立品
５２、５４、６２、２２３、２２５、２４３、２６３、２６５、２８３  陰極導体箔
５６、６０、６４、６９、１１０、１１４、１２５、１２９、２３１、２３５、２５１、２５６、２７１、２７５、２９１、２９６  陽極端子
５７、５９、６５、６８、１１１、１１３、１０２、１２６、１２８、２３２、２３４、２５２、２５５、２７２、２７４、２９２、２９５  陰極端子
５８、６６、２３３、２５３、２７３、２９３  第３の組立品
６７、２０３、２０４、２０７、２０８、２１３、２１４、２１７、２１８、２２２、２２６、２３７、２３８、２４２、２４５、２５４、２５７、２５８、２９４  ソルダレジスト
７１、９５  インバータ
７２、９６  ＰチャネルＭＯＳＦＥＴ
７３、９７  ＮチャネルＭＯＳＦＥＴ
７４、９１  直流電源
７５、９２、９４  電源線路
７６、９８  信号線路
７７、９９  整合終端抵抗
８１、８３  孤立電界波
８２、８４  電圧波形
９３、１１２、１２７  電源デカップリング部品
１０１、１０３、１０７、１１７、１１８、１１９、１２０、１２１、１２３、１２４、１３０、１３１  ビア  
１０２、１０４、１０８  グランド端子
１０５、１０９  電源端子
１０６  半導体集積回路
１１５  印刷配線基板
１１６、１２２、１３２  電源トレース
１３３  グランドプレーン
２７６、２７７、２９７、２９８  絶縁バリア
【図１】
2013175612.tif 000020
【図２】
2013175612.tif 000021
【図３】
2013175612.tif 000022
【図４】
2013175612.tif 000023
【図５】
2013175612.tif 000024
【図６】
2013175612.tif 000025
【図７】
2013175612.tif 000026
【図８】
2013175612.tif 000027
【図９】
2013175612.tif 000028
【図１０】
2013175612.tif 000029
【図１１】
2013175612.tif 000030
【図１２】
2013175612.tif 000031
【図１３】
2013175612.tif 000032
【図１４】
2013175612.tif 000033
【図１５】
2013175612.tif 000034
【図１６】
2013175612.tif 000035
【図１７】
2013175612.tif 000036
【図１８】
2013175612.tif 000037
【図１９】
2013175612.tif 000038
【図２０】
2013175612.tif 000039
【図２１】
2013175612.tif 000040
【図２２】
2013175612.tif 000041
【図２３】
2013175612.tif 000042
【図２４】
2013175612.tif 000043
【図２５】
2013175612.tif 000044
【図２６】
2013175612.tif 000045
【図２７】
2013175612.tif 000046
【図２８】
2013175612.tif 000047
【図２９】
2013175612.tif 000048
【図３０】
2013175612.tif 000049
【図３１】
2013175612.tif 000050
【図３２】
2013175612.tif 000051
【図３３】
2013175612.tif 000052
【図３４】
2013175612.tif 000053
【図３５】
2013175612.tif 000054
【図３６】
2013175612.tif 000055
【図３７】
2013175612.tif 000056
【図３８】
2013175612.tif 000057
【手続補正書】
【提出日】平成24年5月29日(2012.5.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１２
【補正方法】変更
【補正の内容】
【請求項１２】
請求項１記載から請求項１１記載の電源デカップリング部品において、第２の陰極導体箔が、前記第１の陰極導体箔と同等の形状を有する２つの端子領域と、２つの該端子領域を接続する前記第１の組み立て品に導電接着される前記伝送線路構造チップの前記有効方形領域の幅以上の幅を有する接続領域とから成る１枚の前記導体箔から成り、該導体箔と前記縁領域との間隔を０．１ｍｍ以上とする形状に形成され、前記接続領域の第１面に前記ソルダレジスト膜が形成されて成ることを特徴とする、電源デカップリング部品
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
また、請求項１２記載の発明は、電源デカップリング部品に係り、請求項１記載から請求項１１記載の電源デカップリング部品において、第２の陰極導体箔が、前記第１の陰極導体箔と同等の形状を有する２つの端子領域と、２つの該端子領域を接続する前記第１の組み立て品に導電接着される前記伝送線路構造チップの前記有効方形領域の幅以上の幅を有する接続領域とから成る１枚の前記導体箔から成り、該導体箔と前記縁領域との間隔を０．１ｍｍ以上とする形状に形成され、前記接続領域の第１面に前記ソルダレジスト膜が形成されて成ることを特徴としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１３７
【補正方法】変更
【補正の内容】
【０１３７】
図７および図８において、第２の組立品は、第１の組み立て品４２、４６に絶縁接着シート３１と同形に加工された絶縁接着シート４１、４５を接着されて成る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１３８
【補正方法】変更
【補正の内容】
【０１３８】
図９において、第３の組立品は、絶縁接着シート５３を第２の組み立て品５１の伝送線路構造チップと絶縁接着シートから成る平面上に接着し、第２の組み立て品５１の伝送線路構造チップに絶縁接着シート３６と同形に加工された絶縁接着シート５３の接続穴を介して陰極導体箔５２、５４を導電接着して成る。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】変更
【補正の内容】
【０１４５】
図１４において、第３の組立品は、絶縁接着シート６３を第２の組み立て品６１の伝送線路構造チップと絶縁接着シートから成る平面上に接着し、第２の組み立て品５１の伝送線路構造チップに絶縁接着シート３６と同形に加工された絶縁接着シート６３の接続穴を介して陰極導体箔６２を導電接着して成る。なお、陰極導体箔６２の幅をチップ収納領域３２の幅より大きくする場合は、縁接着シート６３の使用工程を省き、陰極導体箔６２を、第２の組み立て品６１の伝送線路構造チップ面に導電接着し絶縁接着シート面に気密接着させることが出来る。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１４６
【補正方法】変更
【補正の内容】
【０１４６】
図１５において、電源デカップリング部品は、第３の組立品６８に、半田接続面である底面の陽極導体箔の端部を陽極端子６４、６９として形成するとともに陰極導体箔６２の端部を陰極端子６５、６８として形成し、陰極端子６５、６８を除く陰極導体箔６２の表面にソルダレジスト膜６７を形成し、陽極端子６４、６９と陰極端子６５、６８の表面にソルダレジスト膜６７と同等の厚さの半田メッキを施して成る。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１５３
【補正方法】変更
【補正の内容】
【０１５３】
図２２において、第３の組立品は、絶縁接着シート２４４を第２の組み立て品２４１の伝送線路構造チップと絶縁接着シートから成る平面上にソルダレジスト膜２４２、２４５に近接させて接着し、第２の組み立て品２４１の伝送線路構造チップに絶縁接着シート３６と同形に加工された絶縁接着シート２４４の接続穴を介して陰極導体箔２４３を導電接着して成る。なお、陰極導体箔２４３の幅をチップ収納領域３２の幅より大きくする場合は、縁接着シート２４４の使用工程を省き、陰極導体箔２４３を、第２の組み立て品２４１の伝送線路構造チップ面に導電接着し絶縁接着シート面に気密接着させることが出来る。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１５４
【補正方法】変更
【補正の内容】
【０１５４】
図２３において、電源デカップリング部品は、ソルダレジスト膜２５７、２５８を有する第３の組立品２５３に、半田接続面である底面の陽極導体箔の端部を陽極端子２５１、２５６として形成するとともに陰極導体箔２４３の端部を陰極端子２５２、２５５として形成し、陰極端子２５２、２５５を除く陰極導体箔２４３の表面にソルダレジスト膜２５４を形成し、陽極端子２３１、２３５、陰極端子２３２、２３４の表面にソルダレジスト膜２５４、２５７、２５８と同等の厚さの半田メッキを施して成る。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１５９
【補正方法】変更
【補正の内容】
【０１５９】
図２６において、第３の組立品は、絶縁接着シート２８４を第２の組み立て品２８１の伝送線路構造チップと絶縁接着シートから成る平面上に接着し、第２の組み立て品２８１の伝送線路構造チップに絶縁接着シート３６と同形に加工された絶縁接着シート２８４の接続穴を介して陰極導体箔２８３を導電接着して成る。なお、陰極導体箔２４３の幅をチップ収納領域３２の幅より大きくする場合は、縁接着シート２４４の使用工程を省き、陰極導体箔２４３を、第２の組み立て品２４１の伝送線路構造チップ面に導電接着し絶縁接着シート面に気密接着させることが出来る。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１６０
【補正方法】変更
【補正の内容】
【０１６０】
図２７において、電源デカップリング部品は、第３の組立品２９３に、半田接続面である底面の陽極導体箔の端部を陽極端子２９１、２９６として形成するとともに陰極導体箔２８３の端部の電極領域を陰極端子２９２、２９５として形成し、陽極端子２９１と陰極端子２９２の間の隙間と陽極端子２９６と陰極端子２９５の間の隙間に絶縁接着剤を充填して硬化させて絶縁バリア２９７，２９８を形成し、陽極端子２９１、２９６、陰極端子２９２、２９５の表面にソルダレジスト２９４膜と同等の厚さの半田メッキを施して成る。