(57)【要約】【課題】コアにギャップを設けつつ、渦電流による発熱を効果的に抑制し、焼損を防止する。【解決手段】本発明の一態様による薄型コアコイル２は、コイル巻線を構成する渦巻き状の導体パターン２８が主面に形成された複数の基板２１が積層されてなる基板２３Ａと、基板２３Ａの上に積層され、かつ導体パターン２８が形成されていない基板２３Ｂとを有する多層基板２０と、  多層基板２０の下面側に配置された基部５１ａと、基部５１ａから立設され、渦巻き状の導体パターン２８を径方向に挟む柱部５１ｂ及び５１ｃと、これら柱部５１ｂ及び５１ｃの間における基部５１ａから立設され、かつ導体パターン２８により囲われた領域における多層基板２０を貫通する貫通孔３０に挿通された柱部５１ｄとを含む第１のコア５１と、柱部５１ｄとの間にギャップを形成するように多層基板２０の上面側に配置された第２のコア５２とを有するコア５０と、を備えることを特徴とする。【選択図】図３
2013175657.tif 000002
【特許請求の範囲】
【請求項１】
コイル巻線を構成する渦巻き状の導体パターンが主面に形成された複数の基板が積層されてなる第１の基板と、前記第１の基板の上に積層され、かつ前記導体パターンが形成されていない第２の基板とを有する多層基板と、
前記多層基板の下面側に配置された基部と、前記基部から立設され、渦巻き状の前記導体パターンを径方向に挟む第１及び第２の柱部と、前記第１及び第２の柱部の間における前記基部から立設され、かつ前記導体パターンにより囲われた領域における前記多層基板を貫通する貫通孔に挿通された第３の柱部とを含む第１のコアと、前記第３の柱部との間にギャップを形成するように前記多層基板の上面側に配置された第２のコアとを有するコアと、
を備えることを特徴とする薄型コアコイル。
【請求項２】
前記第１のコアの前記第１の柱部と前記第２のコアとの間、及び、前記第２の柱部と前記第２のコアとの間にもギャップが形成されていることを特徴とする請求項１に記載の薄型コアコイル。
【請求項３】
前記第１ないし第３の柱部と、前記第２のコアとの間のギャップの幅が一定であることを特徴とする請求項２に記載の薄型コアコイル。
【請求項４】
前記第２の基板は、前記導体パターンが形成されていない複数の基板が積層されてなることを特徴とする請求項１ないし３のいずれかに記載の薄型コアコイル。
【請求項５】
前記コアの前記ギャップを埋めるように、前記第１のコアと前記第２のコアとの間に絶縁材料が介装されていることを特徴とする請求項１ないし４のいずれかに記載の薄型コアコイル。
【請求項６】
前記ギャップには、前記絶縁材料として、絶縁テープが介装されていることを特徴とする請求項１ないし５のいずれかに記載の薄型コアコイル。
【請求項７】
前記コアは、フェライトからなることを特徴とする請求項１ないし６のいずれかに記載の薄型コアコイル。
【請求項８】
一次側巻線および二次側巻線を構成する渦巻き状の導体パターンが主面に形成された複数の基板が積層されてなる第１の基板と、前記第１の基板の上に積層され、かつ前記一次側巻線を構成する前記導体パターンが形成されていない第２の基板とを有する多層基板と、
前記一次側巻線と前記二次側巻線との間の磁路を形成するコアであって、前記多層基板の下面側に配置された基部、及び前記基部から立設された第１及び第２の柱部を含む第１のコアと、前記多層基板の上面側に配置された第２のコアとを有し、前記第１の柱部は、前記一次側巻線を構成する渦巻き状の前記導体パターンにより囲われた領域における前記多層基板を貫通する貫通孔に挿通され且つ前記第２のコアに当接せず、前記第２の柱部は、前記二次側巻線を構成する前記導体パターンにより囲われた領域における前記多層基板を貫通する貫通孔に挿通され且つ前記第２のコアに当接する、コアと、
を備えることを特徴とする薄型トランス。
【請求項９】
前記二次側巻線は、１つ又は電気的に接続された複数の前記導体パターンから構成され、第１の二次電圧を発生させる第１の二次側巻線と、前記第１の二次側巻線を構成しない１つ又は電気的に接続された複数の前記パターンから構成され、第２の二次電圧を発生させる第２の二次側巻線と、を有することを特徴とする請求項８に記載の薄型トランス。
【請求項１０】
前記第２の基板は、前記一次側巻線を構成する前記導体パターンが形成されていない複数の基板が積層されてなることを特徴とする請求項８または９に記載の薄型トランス。
【請求項１１】
前記コアは、フェライトからなることを特徴とする請求項８ないし１０のいずれかに記載の薄型トランス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄型コアコイルおよび薄型トランスに関する。
【背景技術】
【０００２】
従来、多層基板に内蔵したシートコイル及びコアを備える薄型コアコイルが知られている。また、多層基板に内蔵したシートコイルにより一次側巻線および二次側巻線を構成した薄型トランスも知られている。
【０００３】
一方、近年、電源モジュールの小型化および高効率化のため、高周波数（例えば数百ｋＨｚ）で動作する薄型コアコイルや薄型トランスが求められている。
【０００４】
特許文献１には、出力チャンネル数分の被膜導体を並行に並べてなるフラットケーブル帯の二次巻線を有し、各チャンネルの出力バランスが均一な多チャンネル出力型トランスが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１３５５３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、磁気飽和を防止し、かつコアのＡＬ値を調整するために、コアにギャップを設けることが必要である。しかしながら、薄型トランスを数百ｋＨｚの高周波数で動作させた場合、コアのギャップ近傍において、コアから漏れた高周波磁束がシートコイルに鎖交し、巻線に渦電流が発生する。漏れ磁束による渦電流の影響は動作周波数が高いほど大きくなる。その結果、シートコイルが過剰に発熱して焼損に到るおそれがある。
【０００７】
そこで、本発明は、コアにギャップを設けつつ、渦電流による発熱を効果的に抑制して焼損を防止することが可能な薄型コアコイル及び薄型トランスを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る薄型コアコイルは、
コイル巻線を構成する渦巻き状の導体パターンが主面に形成された複数の基板が積層されてなる第１の基板と、前記第１の基板の上に積層され、かつ前記導体パターンが形成されていない第２の基板とを有する多層基板と、
前記多層基板の下面側に配置された基部と、前記基部から立設され、渦巻き状の前記導体パターンを径方向に挟む第１及び第２の柱部と、前記第１及び第２の柱部の間における前記基部から立設され、かつ前記導体パターンにより囲われた領域における前記多層基板を貫通する貫通孔に挿通された第３の柱部とを含む第１のコアと、前記第３の柱部との間にギャップを形成するように前記多層基板の上面側に配置された第２のコアとを有するコアと、
を備えることを特徴とする。
【０００９】
また、前記薄型コアコイルにおいて、
前記第１のコアの前記第１の柱部と前記第２のコアとの間、及び、前記第２の柱部と前記第２のコアとの間にもギャップが形成されていてもよい。
【００１０】
また、前記薄型コアコイルにおいて、
前記第１ないし第３の柱部と、前記第２のコアとの間のギャップの幅が一定であるようにしてもよい。
【００１１】
また、前記薄型コアコイルにおいて、
前記第２の基板は、前記導体パターンが形成されていない複数の基板が積層されてなるものであってもよい。
【００１２】
また、前記薄型コアコイルにおいて、
前記コアの前記ギャップを埋めるように、前記第１のコアと前記第２のコアとの間に絶縁材料が介装されていてもよい。
【００１３】
また、前記薄型コアコイルにおいて、
前記ギャップには、前記絶縁材料として、絶縁テープが介装されていてもよい。
【００１４】
また、前記薄型コアコイルにおいて、
前記コアは、フェライトからなるようにしてもよい。
【００１５】
本発明の一態様による薄型トランスは、
一次側巻線および二次側巻線を構成する渦巻き状の導体パターンが主面に形成された複数の基板が積層されてなる第１の基板と、前記第１の基板の上に積層され、かつ前記一次側巻線を構成する前記導体パターンが形成されていない第２の基板とを有する多層基板と、
前記一次側巻線と前記二次側巻線との間の磁路を形成するコアであって、前記多層基板の下面側に配置された基部、及び前記基部から立設された第１及び第２の柱部を含む第１のコアと、前記多層基板の上面側に配置された第２のコアとを有し、前記第１の柱部は、前記一次側巻線を構成する渦巻き状の前記導体パターンにより囲われた領域における前記多層基板を貫通する貫通孔に挿通され且つ前記第２のコアに当接せず、前記第２の柱部は、前記二次側巻線を構成する前記導体パターンにより囲われた領域における前記多層基板を貫通する貫通孔に挿通され且つ前記第２のコアに当接する、コアと、
を備えることを特徴とする。
【００１６】
また、前記薄型トランスは、
前記二次側巻線が、１つ又は電気的に接続された複数の前記導体パターンから構成され、第１の二次電圧を発生させる第１の二次側巻線と、前記第１の二次側巻線を構成しない１つ又は電気的に接続された複数の前記パターンから構成され、第２の二次電圧を発生させる第２の二次側巻線と、を有するようにしてもよい。
【００１７】
また、前記薄型トランスは、
前記第２の基板が、前記一次側巻線を構成する前記導体パターンが形成されていない複数の基板が積層されてなるものであってもよい。
【００１８】
また、前記薄型トランスは、
前記コアは、フェライトからなるようにしてもよい。
【発明の効果】
【００１９】
本発明の一態様に係る薄型コアコイルは、多層基板の上面側にコアのギャップを設け、かつ、多層基板を構成する複数の基板のうち少なくとも多層基板の最上層を構成する基板には、コイル巻線を構成する導体パターンを形成しない。このようにコイル巻線を構成する導体パターンをコアのギャップから離すことで、ギャップからの漏れ磁束による渦電流の影響を抑制する。これにより、本発明の薄型コアコイルによれば、コアにギャップを設けつつ、渦電流による発熱を効果的に抑制して焼損を防止することができる。
【００２０】
また、本発明の一態様に係る薄型トランスは、一次側巻線および二次側巻線を多層基板に内蔵したシートコイルで構成し、コアのギャップを一次側巻線の近傍に集中的に設け、かつ多層基板を構成する複数の基板のうち少なくとも多層基板の最上層を構成する基板には一次側巻線用の導体パターンを設けない。これにより、二次側巻線を構成する導体パターンとギャップからの漏れ磁束との鎖交数が減少するため、導体パターンにおける渦電流の発生を抑制し、二次側巻線の発熱を回避することができる。一方、一次側巻線の近傍のギャップからは磁束が漏れるものの、コアのギャップは一次側巻線を構成する導体パターンから離して設けられるため、一次側巻線の発熱を抑制することができる。よって、本発明の薄型トランスによれば、コアにギャップを設けつつ、渦電流による発熱を効果的に抑制して焼損を防止することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態による薄型トランス及び薄型コアコイルを有するモジュールの平面図である。
【図２】図１に示すモジュールの多層基板の平面図である。
【図３】本発明の一実施形態による薄型コアコイルの断面図である。
【図４】本発明の一実施形態による薄型トランスの断面図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照しつつ本発明の実施形態について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付し、同一符号の構成要素の詳しい説明は繰り返さない。
【００２３】
（薄型コアコイル）
図１〜図３を用いて、本実施形態による薄型コアコイルについて説明する。図１は、本発明の一実施形態による薄型トランス１及び薄型コアコイル２を有するモジュールの平面図を示している。図２は、当該モジュールの多層基板２０の平面図（上面図）である。図３は、本実施形態による薄型コアコイル２の断面図である。
【００２４】
図１に示すモジュールは、ＡＣ／ＤＣコンバータ回路等の電力変換回路を構成する薄型トランス１及び薄型コアコイル（チョークコイル）２を有する。薄型トランス１は、コア４０を有し、一次側巻線がボビン１０に巻回された導線１３で構成され、二次側巻線が多層基板２０に内蔵されたシートコイル（渦巻き状の導体パターン２２）で構成される。
【００２５】
薄型コアコイル２は、コイル巻線が内蔵された多層基板２０と、第１のコア５１及び第２のコア５２を有するコア５０とを備えている。コイル巻線は、電気的に接続された複数の導体パターン２８から構成される。また、コア５０は、例えばフェライトからなる。
【００２６】
まず、多層基板２０の構成について、図２及び図３を用いて詳細に説明する。
【００２７】
多層基板２０は、図３に示すように、基板２３Ａ（第１の基板）と、この基板２３Ａの上に積層された基板２３Ｂ（第２の基板）とを有する。基板２３Ａは、図２に示すような渦巻き状の導体パターン２８が主面に形成された複数の基板２１が積層されてなる基板である。基板２３Ｂには、図３に示すように、導体パターン２８は形成されていない。導体パターン２８は基板２１の両面に形成されており、プリプレグ２４が隣接する基板２１の間、及び基板２３Ａと基板２３Ｂの間に介装されている。導体パターン２８は基板２１の片面にのみ形成されていてもよい。導体パターン２８同士は、基板２１に設けられたビア２９またはめっきスルーホール（図示せず）により電気的に接続され、コイル巻線を構成している。
【００２８】
なお、基板２３Ｂは、図３では一枚の基板であるが、これに限らず、導体パターン２８が形成されていない複数の基板が積層されたものであってもよい。
【００２９】
多層基板２０の表面には、図１に示すように、チップ部品やＩＣ等の各種の電子部品２７がはんだ付けされている。
【００３０】
図２に示すように、多層基板２０には、貫通孔２５，３０，３１，３２が設けられている。貫通孔２５は、図２に示すように導体パターン２２により囲われた領域を貫通するように形成され、薄型トランス１のコア４０の柱部を挿通させる。貫通孔３０，３１，３２は、それぞれ、第１のコア５１の柱部５１ｄ，５１ｂ，５１ｄを挿通させるために設けられている。
【００３１】
次に、コア５０の構成について詳細に説明する。
【００３２】
第１のコア５１は、図３に示すように、多層基板２０の下面側に配置された基部５１ａと、基部５１ａから立設され、かつ渦巻き状の導体パターン２８を径方向に挟む柱部５１ｂ，５１ｃと、柱部５１ｂ，５１ｃの間における基部５１ａから立設され、かつ導体パターン２８により囲われた領域における多層基板２０を貫通する貫通孔３０に挿通された柱部５１ｄとを含む。
【００３３】
一方、第２のコア５２は、柱部５１ｄとの間にギャップを形成するように多層基板２０の上面側に配置されている。
【００３４】
このようにコア５０のギャップは、多層基板２０の上面側、即ち、導体パターン２８が設けられていない基板２３Ｂ側に設けられている。
【００３５】
上記のように本実施形態による薄型コアコイル２では、多層基板２０の上面側にコア５０のギャップを設け、かつ、多層基板２０を構成する複数の基板のうち少なくとも多層基板２０の最上層を構成する基板には、コイル巻線を構成する導体パターン２８を形成しない。このようにコイル巻線を構成する導体パターン２８をコア５０のギャップから離すことで、ギャップからの漏れ磁束による渦電流の影響を抑制する。よって、本実施形態の薄型コアコイルによれば、コアにギャップを設けつつ、渦電流による発熱を効果的に抑制して焼損を防止することができる。
【００３６】
また、多層基板２０の表層に導体パターン２８を設けないため、導体パターン２８の上方における基板２３Ｂ上に（即ち、図２の導体パターン２８が描かれた領域に）電子部品２７を実装することができる。
【００３７】
なお、コア５０のギャップは、図３に示すように、柱部５１ｂと第２のコア５２との間、および柱部５１ｃと第２のコア５２との間にも設けられてもよい。即ち、第１のコア５１と第２のコア５２は、互いに直接接しないようにギャップを設けて配設してもよい。ギャップの数を増やすことで、１つあたりのギャップの幅を小さくすることができる。その結果、導体パターン２８とギャップ間の距離を小さくし、薄型コアコイル２の厚みを減らすことができる。さらに、好ましくは、図３に示すように、３本の柱部５１ｂ〜５１ｄと、第２のコア５２との間のギャップの幅を一定であるようにする。これにより、１つあたりのギャップ幅を最小にすることができる。
【００３８】
また、図３に示すように、第１のコア５１と第２のコア５２との間に絶縁材料５３がコア５０のギャップを埋めるように介装されていてもよい。この絶縁材料５３として、コア５０のギャップに絶縁テープが介装されていてもよい。
【００３９】
（薄型トランス）
次に、本実施形態による薄型トランスもついて、図４を用いて説明する。図４は本実施形態による薄型トランス３の断面図を示している。この薄型トランス３は、多層基板７０と、第１のコア６１及び第２のコア６２を有し、一次側巻線と二次側巻線との間の磁路を形成するコア６０とを備えている。コア６０は、例えばフェライトからなる。
【００４０】
まず、多層基板７０の詳細について説明する。
【００４１】
多層基板７０は、一次側巻線を構成する渦巻き状の導体パターン７４及び二次側巻線を構成する渦巻き状の導体パターン７５が主面に形成された複数の基板７１が積層されてなる基板７３Ａ（第１の基板）と、この基板７３Ａの上に積層された基板７３Ｂ（第２の基板）とを有する。基板７３Ｂには、一次側巻線を構成する導体パターン７４が形成されていない。隣接する基板７１の間、及び基板７３Ａと基板７３Ｂの間にはプリプレグ７２が介装されている。
【００４２】
導体パターン７４同士は、基板７１に設けられたビア７８又はめっきスルーホールにより電気的に接続され、一次側巻線を構成している。同様に、導体パターン７５同士は、基板７１，７３Ｂに設けられたビア７９又はめっきスルーホールにより電気的に接続され、二次側巻線を構成している。
【００４３】
多層基板７０には、図４に示すように、一次側巻線を構成する渦巻き状の導体パターン７４により囲われた領域における多層基板７０を貫通する貫通孔７６、及び、二次側巻線を構成する導体パターン７５により囲われた領域における多層基板７０を貫通する貫通孔７７が設けられている。
【００４４】
なお、基板７３Ｂは、一次側巻線を構成する導体パターン７４が形成されていない複数の基板が積層されたものとして構成されてもよい。導体パターン７４，７５は基板７１，７３Ｂの片面にのみ形成されていてもよい。
【００４５】
また、複数の二次電圧を出力するため、二次側巻線は複数のグループにより構成されてもよい。この場合、二次側巻線は、１つ又は電気的に接続された複数の導体パターン７５から構成され、かつ第１の二次電圧を発生させる第１の二次側巻線と、第１の二次側巻線を構成しない１つ又は電気的に接続された複数の導体パターン７５から構成され、かつ第２の二次電圧を発生させる第２の二次側巻線とを有する。
【００４６】
次に、コア６０の詳細について説明する。
【００４７】
コア６０の第１のコア６１は、図４に示すように、多層基板７０の下面側に配置された基部６１ａ、及び基部６１ａから立設された柱部６１ｂ及び柱部６１ｃを含む。
【００４８】
第２のコア６２は、多層基板７０の上面側に配置されている。
【００４９】
第１のコア６１の柱部６１ｂは、貫通孔７６に挿通され、且つ第２のコア６２に当接しない。柱部６１ｃは、貫通孔７７に挿通され、且つ第２のコア６２に当接する。
【００５０】
なお、図４に示すように、コア６０のギャップを埋めるように、第１のコア６１と第２のコア６２との間に絶縁材料６３が介装されていてもよい。
【００５１】
上記のように、本実施形態による薄型トランス３は、一次側巻線および二次側巻線を多層基板７０に内蔵したシートコイルで構成し、コア６０のギャップを一次側巻線の近傍に集中的に設け、かつ多層基板７０を構成する複数の基板のうち少なくとも多層基板７０の最上層を構成する基板には一次側巻線用の導体パターン７４を設けない。これにより、二次側巻線を構成する導体パターン７５とギャップからの漏れ磁束との鎖交数が減少するため、導体パターン７５における渦電流の発生を抑制し、二次側巻線の発熱を回避することができる。一方、一次側巻線の近傍のギャップからは磁束が漏れるものの、一次側巻線を構成する導体パターン７４はコア６０のギャップから離して設けられるため、一次側巻線の発熱を抑制することができる。
【００５２】
よって、本実施形態の薄型トランスによれば、コアにギャップを設けつつ、渦電流による発熱を効果的に抑制して焼損を防止することができる。
【００５３】
さらに、薄型トランスの二次側にはギャップを設けず、かつ二次側巻線は磁束漏れを減らし密結合可能なシートコイルで構成されるため、高精度な二次電圧を容易に出力することができる。
【００５４】
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
【符号の説明】
【００５５】
１，３  薄型トランス
２  薄型コアコイル
１０  ボビン
１３  導線
２０  多層基板
２１  基板
２２  導体パターン
２３Ａ  基板（第１の基板）
２３Ｂ  基板（第２の基板）
２４  プリプレグ
２５  貫通孔
２６  切り欠き部
２７  電子部品
２８  導体パターン
２９  ビア
３０，３１，３２  貫通孔
４０，５０  コア
５１  第１のコア
５１ａ  基部
５１ｂ，５１ｃ，５１ｄ  柱部
５２  第２のコア
５３  絶縁材料
６０  コア
６１  第１のコア
６１ａ  基部
６１ｂ，６１ｃ  柱部
６２  第２のコア
６３  絶縁材料
７０  多層基板
７１  基板
７２  プリプレグ
７３Ａ  基板（第１の基板）
７３Ｂ  基板（第２の基板）
７４，７５  導体パターン
７６，７７  貫通孔
７８，７９  ビア
【図１】
2013175657.tif 000003
【図２】
2013175657.tif 000004
【図３】
2013175657.tif 000005
【図４】
2013175657.tif 000006