(57)【要約】【課題】高密度記録のディスクの再生データを再生する再生装置のＰＬＬ回路の動作安定性を改善する一方、高密度記録のディスクの最短周期読み出し信号に応答して最尤復号回路から正常な復号信号を生成する。【解決手段】Ａ／Ｄ変換器１４はディスクのＲＦ信号をデジタル信号に変換して、第１オフセット低減回路１５にディスクからの最小マーク長の最短周期信号とロングマーク長のロングマーク信号を含む再生信号が供給され、回路１５は最短周期信号に応答せずロングマークの再生信号の第１ＤＣオフセットを低減する。ＰＬＬ回路１６は回路１５からのＡ／Ｄ変換デジタル信号に応答して同期タイミングを生成して、第２オフセット低減回路１７はロングマークの再生信号には応答せず最短周期信号の第２ＤＣオフセットを低減する。最尤復号回路１８は、回路１５、１７で第１ＤＣオフセットと第２ＤＣオフセットが低減された再生信号の最尤検出を実行する。【選択図】図１
2013206480.tif 000002
【特許請求の範囲】
【請求項１】
Ａ／Ｄ変換器と、フェーズ・ロックド・ループ回路と、最尤復号回路と、第１オフセット低減回路と、第２オフセット低減回路とを具備してなる再生装置であって、
前記Ａ／Ｄ変換器は、情報記録媒体のディスクの回転により前記ディスクからピックアップにより読み出されるＲＦ信号をデジタル信号に変換するものであり、
前記第１オフセット低減回路には、前記Ａ／Ｄ変換器を介して前記ディスクから読み出される最小マーク長の最短周期信号と前記最小マーク長よりも長いロングマーク長のロングマーク信号とを含む再生信号が供給されるように構成され、
前記第１オフセット低減回路は、前記Ａ／Ｄ変換器を介して供給される前記最短周期信号には実質的に応答しないように構成されるのに対して、前記Ａ／Ｄ変換器を介して供給される前記ロングマーク信号のオフセットである第１ＤＣオフセットを低減するものであり、
前記フェーズ・ロックド・ループ回路は、前記第１オフセット低減回路を介して供給される前記Ａ／Ｄ変換器の前記デジタル信号である前記ロングマーク信号に応答して、同期タイミングを生成するものであり、
前記第２オフセット低減回路は、前記Ａ／Ｄ変換器を介して供給される前記ロングマーク信号には実質的に応答しないように構成されるのに対して、前記Ａ／Ｄ変換器を介して供給される前記最短周期信号のオフセットである第２ＤＣオフセットを低減するものであり、
前記最尤復号回路は、前記第１オフセット低減回路と前記第２オフセット低減回路とによってそれぞれ前記第１ＤＣオフセットと前記第２ＤＣオフセットとが低減された前記ロングマーク信号と前記最短周期信号とを含む前記再生信号の最尤検出を実行するように構成される
ことを特徴とする再生装置。
【請求項２】
請求項１において、
前記フェーズ・ロックド・ループ回路は、位相制御回路と位相比較回路と位相誤差平均化回路とを含み、
前記位相制御回路は、前記第１オフセット低減回路を介して供給される前記Ａ／Ｄ変換器の前記デジタル信号と前記位相誤差平均化回路の出力から生成されるサンプリング位相制御情報とに応答して前記デジタル信号のゼロクロスの前後の２個のサンプリング再生データを含む複数のサンプリング再生データを生成するものであり、
前記位相比較回路は、前記位相制御回路から生成される前記デジタル信号のゼロクロスの前後の前記２個のサンプリング再生データの平均値を算出することにより当該平均値を位相誤差情報として生成するものであり、
前記位相誤差平均化回路は、前記位相比較回路の出力から生成される前記位相誤差情報に応答して前記サンプリング位相制御情報を生成するものである
ことを特徴とする再生装置。
【請求項３】
請求項２において、
前記第１オフセット低減回路は、第１信号判別回路と第１ローパスフィルタと第１減算器とを含むものであり、
前記第１信号判別回路は、前記第１オフセット低減回路の入力端子に前記Ａ／Ｄ変換器を介して供給される前記ロングマーク信号の存在を検出することによってロングマーク検出信号を生成するものであり、
前記第１ローパスフィルタは、前記Ａ／Ｄ変換器を介して供給される前記ロングマーク信号と前記第１信号判別回路の出力から生成される前記ロングマーク検出信号とに応答することで、前記ロングマーク信号のオフセットである前記第１ＤＣオフセットを生成するものであり、
前記第１減算器は、前記Ａ／Ｄ変換器を介して供給される前記ロングマーク信号と前記第１ローパスフィルタの出力から生成される前記第１ＤＣオフセットとに応答することで、前記ロングマーク信号の前記第１ＤＣオフセットが低減された前記ロングマーク信号の第１ＡＣ成分を生成するように構成される
ことを特徴とする再生装置。
【請求項４】
請求項３において、
前記再生装置は、前記第２オフセット低減回路に接続された補正量算出回路を更に具備し、
前記補正量算出回路は、第２信号判別回路と第２ローパスフィルタとを含むものであり、
前記第２信号判別回路は、前記補正量算出回路に供給される前記最小マーク長の前記最短周期信号の存在を検出することによって最短周期検出信号を生成するものであり、
前記第２ローパスフィルタは、前記Ａ／Ｄ変換器を介して供給される前記最短周期信号と前記第２信号判別回路の出力から生成される前記最短周期検出信号とに応答することで、前記最短周期信号のオフセットである前記第２ＤＣオフセットを生成するものであり、
前記第２オフセット低減回路は、第２減算器を含むものであり、
前記第２減算器は、前記Ａ／Ｄ変換器を介して供給される前記最短周期信号と前記補正量算出回路の前記第２ローパスフィルタの出力から生成される前記第２ＤＣオフセットとに応答することで、前記最短周期信号の前記第２ＤＣオフセットが低減された前記最短周期信号の第２ＡＣ成分を生成するように構成される
ことを特徴とする再生装置。
【請求項５】
請求項４において、
前記補正量算出回路の前記第２信号判別回路は、前記最尤復号回路の出力から生成される復号信号を監視することにより前記最小マーク長の前記最短周期信号の前記存在を検出するものである
ことを特徴とする再生装置。
【請求項６】
請求項５において、
前記最尤復号回路は、ＰＲＭＬ方式の読み出し信号処理を実行するビタビ復号器により構成される
ことを特徴とする再生装置。
【請求項７】
請求項６において、
前記再生装置は、前記フェーズ・ロックド・ループ回路と前記最尤復号回路と前記第１オフセット低減回路と前記第２オフセット低減回路とに接続されたコントローラを更に具備し、
前記コントローラは第１所定レベルを有する第１イネーブル信号を前記第１オフセット低減回路に供給するものであり、前記第１オフセット低減回路は前記第１イネーブル信号に応答することにより前記ロングマーク信号の前記第１ＤＣオフセットを低減するものであり、
前記フェーズ・ロックド・ループ回路は、前記第１オフセット低減回路によって前記第１ＤＣオフセットが低減された前記ロングマーク信号の前記第１ＡＣ成分に関して、ロック動作を実行するものであり、
前記フェーズ・ロックド・ループ回路は、前記ロック動作を完了すると、ＰＬＬロック検出信号を前記コントローラに供給するものであり、
前記コントローラは、前記フェーズ・ロックド・ループ回路から供給される前記ＰＬＬロック検出信号と前記最尤検出の実行により前記最尤復号回路の前記出力から供給される前記復号信号とに応答して、第２所定レベルを有する第２イネーブル信号を前記第２オフセット低減回路に供給するものであり、
前記第２オフセット低減回路は、前記第２イネーブル信号に応答することにより前記最短周期信号の前記第２ＤＣオフセットを低減するものであり、
前記最尤復号回路は、前記第１イネーブル信号に応答した前記第１オフセット低減回路と前記第２イネーブル信号に応答した前記第２オフセット低減回路とによりそれぞれ前記第１ＤＣオフセットと前記第２ＤＣオフセットとが低減された前記ロングマーク信号と前記最短周期信号とを含む前記再生信号の最尤検出を実行する
ことを特徴とする再生装置。
【請求項８】
請求項７において、
前記Ａ／Ｄ変換器と前記フェーズ・ロックド・ループ回路と前記最尤復号回路と前記第１オフセット低減回路と前記第２オフセット低減回路と前記コントローラとは、再生半導体集積回路の半導体チップに集積化される
ことを特徴とする再生装置。
【請求項９】
請求項８において、
前記フェーズ・ロックド・ループ回路は、前記第１オフセット低減回路を内蔵する
ことを特徴とする再生装置。
【請求項１０】
請求項８において、
前記Ａ／Ｄ変換器と前記フェーズ・ロックド・ループ回路と前記最尤復号回路と前記第１オフセット低減回路と前記第２オフセット低減回路とは、ブルーレイディスクの拡張規格に準拠した前記ディスクから読み出される前記ＲＦ信号の信号処理を実行するように構成される
ことを特徴とする再生装置。
【請求項１１】
Ａ／Ｄ変換器と、フェーズ・ロックド・ループ回路と、最尤復号回路と、第１オフセット低減回路と、第２オフセット低減回路とを具備する再生装置の動作方法であって、
前記Ａ／Ｄ変換器を使用して、情報記録媒体のディスクの回転により前記ディスクからピックアップにより読み出されるＲＦ信号をデジタル信号に変換するステップと、
前記第１オフセット低減回路に、前記Ａ／Ｄ変換器を介して前記ディスクから読み出される最小マーク長の最短周期信号と前記最小マーク長よりも長いロングマーク長のロングマーク信号とを含む再生信号を供給するステップと、
前記第１オフセット低減回路を使用して、前記Ａ／Ｄ変換器を介して供給される前記最短周期信号には前記第１オフセット低減回路を実質的に応答させない一方、前記Ａ／Ｄ変換器を介して供給される前記ロングマーク信号の第１ＤＣオフセットを低減するステップと、
前記フェーズ・ロックド・ループ回路を使用して、前記第１オフセット低減回路を介して供給される前記Ａ／Ｄ変換器の前記デジタル信号である前記ロングマーク信号に応答して、同期タイミングを生成するステップと、
前記第２オフセット低減回路を使用して、前記Ａ／Ｄ変換器を介して供給される前記ロングマーク信号には前記第２オフセット低減回路を実質的に応答させない一方、前記Ａ／Ｄ変換器を介して供給される前記最短周期信号の第２ＤＣオフセットを低減するステップと、
前記最尤復号回路を使用して、前記第１オフセット低減回路と前記第２オフセット低減回路によってそれぞれ前記第１ＤＣオフセットと前記第２ＤＣオフセットとが低減された記ロングマーク信号と前記最短周期信号とを含む前記再生信号の最尤検出を実行するステップとを有する
ことを特徴とする再生装置の動作方法。
【請求項１２】
請求項１１において、
前記フェーズ・ロックド・ループ回路は、位相制御回路と位相比較回路と位相誤差平均化回路とを含み、
前記位相制御回路は、前記第１オフセット低減回路を介して供給される前記Ａ／Ｄ変換器の前記デジタル信号と前記位相誤差平均化回路の出力から生成されるサンプリング位相制御情報とに応答して前記デジタル信号のゼロクロスの前後の２個のサンプリング再生データを含む複数のサンプリング再生データを生成するものであり、
前記位相比較回路は、前記位相制御回路から生成される前記デジタル信号のゼロクロスの前後の前記２個のサンプリング再生データの平均値を算出することにより当該平均値を位相誤差情報として生成するものであり、
前記位相誤差平均化回路は、前記位相比較回路の出力から生成される前記位相誤差情報に応答して前記サンプリング位相制御情報を生成するものである
ことを特徴とする再生装置の動作方法。
【請求項１３】
請求項１２において、
前記第１オフセット低減回路は、第１信号判別回路と第１ローパスフィルタと第１減算器とを含むものであり、
前記第１信号判別回路は、前記第１オフセット低減回路の入力端子に前記Ａ／Ｄ変換器を介して供給される前記ロングマーク信号の存在を検出することによってロングマーク検出信号を生成するものであり、
前記第１ローパスフィルタは、前記Ａ／Ｄ変換器を介して供給される前記ロングマーク信号と前記第１信号判別回路の出力から生成される前記ロングマーク検出信号とに応答することで、前記ロングマーク信号の前記第１ＤＣオフセットを生成するものであり、
前記第１減算器は、前記Ａ／Ｄ変換器を介して供給される前記ロングマーク信号と前記第１ローパスフィルタの出力から生成される前記第１ＤＣオフセットとに応答することで、前記ロングマーク信号の前記第１ＤＣオフセットが低減された前記ロングマーク信号の第１ＡＣ成分を生成するように構成される
ことを特徴とする再生装置の動作方法。
【請求項１４】
請求項１３において、
前記再生装置は、前記第２オフセット低減回路に接続された補正量算出回路を更に具備し、
前記補正量算出回路は、第２信号判別回路と第２ローパスフィルタとを含むものであり、
前記第２信号判別回路は、前記補正量算出回路に供給される前記最小マーク長の前記最短周期信号の存在を検出することによって最短周期検出信号を生成するものであり、
前記第２ローパスフィルタは、前記Ａ／Ｄ変換器を介して供給される前記最短周期信号と前記第２信号判別回路の出力から生成される前記最短周期検出信号とに応答することで、前記最短周期信号のオフセットである前記第２ＤＣオフセットを生成するものであり、
前記第２オフセット低減回路は、第２減算器を含むものであり、
前記第２減算器は、前記Ａ／Ｄ変換器を介して供給される前記最短周期信号と前記補正量算出回路の前記第２ローパスフィルタの出力から生成される前記第２ＤＣオフセットとに応答することで、前記最短周期信号の前記第２ＤＣオフセットが低減された前記最短周期信号の第２ＡＣ成分を生成するように構成される
ことを特徴とする再生装置の動作方法。
【請求項１５】
請求項１４において、
前記補正量算出回路の前記第２信号判別回路は、前記最尤復号回路の出力から生成される復号信号を監視することにより前記最小マーク長の前記最短周期信号の前記存在を検出するものである
ことを特徴とする再生装置の動作方法。
【請求項１６】
請求項１５において、
前記最尤復号回路は、ＰＲＭＬ方式の読み出し信号処理を実行するビタビ復号器により構成される
ことを特徴とする再生装置の動作方法。
【請求項１７】
請求項１６において、
前記再生装置は、前記フェーズ・ロックド・ループ回路と前記最尤復号回路と前記第１オフセット低減回路と前記第２オフセット低減回路とに接続されたコントローラを更に具備し、
前記コントローラは第１所定レベルを有する第１イネーブル信号を前記第１オフセット低減回路に供給するものであり、前記第１オフセット低減回路は前記第１イネーブル信号に応答することにより前記ロングマーク信号の前記第１ＤＣオフセットを低減するものであり、
前記フェーズ・ロックド・ループ回路は、前記第１オフセット低減回路によって前記第１ＤＣオフセットが低減された前記ロングマーク信号の前記第１ＡＣ成分に関して、ロック動作を実行するものであり、
前記フェーズ・ロックド・ループ回路は、前記ロック動作を完了すると、ＰＬＬロック検出信号を前記コントローラに供給するものであり、
前記コントローラは、前記フェーズ・ロックド・ループ回路から供給される前記ＰＬＬロック検出信号と前記最尤検出の実行により前記最尤復号回路の前記出力から供給される前記復号信号とに応答して、第２所定レベルを有する第２イネーブル信号を前記第２オフセット低減回路に供給するものであり、
前記第２オフセット低減回路は、前記第２イネーブル信号に応答することにより前記最短周期信号の前記第２ＤＣオフセットを低減するものであり、
前記最尤復号回路は、前記第１イネーブル信号に応答した前記第１オフセット低減回路と前記第２イネーブル信号に応答した前記第２オフセット低減回路とによりそれぞれ前記第１ＤＣオフセットと前記第２ＤＣオフセットとが低減された前記ロングマーク信号と前記最短周期信号とを含む前記再生信号の最尤検出を実行する
ことを特徴とする再生装置の動作方法。
【請求項１８】
請求項１７において、
前記Ａ／Ｄ変換器と前記フェーズ・ロックド・ループ回路と前記最尤復号回路と前記第１オフセット低減回路と前記第２オフセット低減回路と前記コントローラとは、再生半導体集積回路の半導体チップに集積化される
ことを特徴とする再生装置の動作方法。
【請求項１９】
請求項１８において、
前記フェーズ・ロックド・ループ回路は、前記第１オフセット低減回路を内蔵する
ことを特徴とする再生装置の動作方法。
【請求項２０】
請求項１８において、
前記Ａ／Ｄ変換器と前記フェーズ・ロックド・ループ回路と前記最尤復号回路と前記第１オフセット低減回路と前記第２オフセット低減回路とは、ブルーレイディスクの拡張規格に準拠した前記ディスクから読み出される前記ＲＦ信号の信号処理を実行するように構成される
ことを特徴とする再生装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、再生装置およびその動作方法に関し、特に高密度記録のディスクの再生データを再生する再生装置のＰＬＬ回路の動作安定性を改善する一方、高密度記録のディスクの最短周期読み出し信号に応答して最尤復号回路から正常な復号信号を生成するのに有効な技術に関するものである。
【背景技術】
【０００２】
ＣＤ(Compact Disc)、ＤＶＤ(Digital Versatile Disc)、ＢＤ(Blue-ray Disc)等の光ディスクの記録再生装置では、光ピックアップから放射されるレーザ光を光ディスクの記録面に照射して、その反射光を光ピックアップによって検出して、アナログ再生信号(以下、ＲＦ信号と言う)が生成される。ＲＦ信号に各ディスクの仕様によって決定されたデジタル信号処理が実行され、光ディスクの記録再生データの生成が可能である。一方、ＢＤ等では高密度記録が実現されているので、ＢＤ等の光ディスクから読み出されるＲＦ信号が微弱となっている。
【０００３】
更にＢＤ等の光ディスクの記録品質を高めるには、記録マークの形状、特にエッジ位置を正確に制御する必要があり、マークを記録するレーザ光のパワーを精密に制御する必要がある。その理由は、記録時に記録パワーの誤差または光ディスクの記憶媒体の感度の誤差が発生している場合には、この記録情報を読み出すと、再生波形に誤差等が発生して、再生性能が劣化するためである。
【０００４】
下記特許文献１には、最尤検出を使用して情報記憶媒体から読み出される再生信号を復号する情報信号再生装置に、Ａ／Ｄ変換器の出力の最短周期信号のＤＣレベルと最尤検出器の複数の基準レベルの中央の基準レベルとが一致するようにオフセット補正を実行するオフセット補正器を使用することが記載されている。このオフセット補正器の出力には検出された再生信号のアシンメトリ量に基づいて非線形変換によりアシンメトリを減少するアシンメトリ補正器の入力が接続され、アシンメトリ補正器の出力に最尤検出回路の入力とＰＬＬ回路の入力とが接続され、誤差検出器の二入力は最尤検出回路の入力と出力に接続され、誤差検出器の誤差出力によりオフセット補正器はオフセット補正を実行するものである。
【０００５】
下記特許文献２には、情報再生装置のＡ／Ｄ変換器の出力に光ディスクの媒体の欠陥等に起因する波形変動を検出する欠陥判別器と再生信号に含まれる最短周期信号のＤＣレベルを振幅基準ゼロに合わせるようにオフセット補正するオフセット補正器とを接続することが記載されている。通常再生時には、オフセット補正器は、ビタビ検出器の出力の２値化検出データとビタビ検出器の入力(等化器の出力)との間の誤差信号の平均値がゼロとなるようにレベル補正動作を実行して、欠陥判別器が欠陥を検出した場合には、オフセット補正器は、１次のＨＰＦ動作を実行するとしている。
【０００６】
下記特許文献３には、光ディスク再生装置のＡ／Ｄ変換器の出力と位相同期制御回路の入力との間に高域のオフセット変動分を補正する第１のオフセット補正回路を接続して、第１のオフセット回路の出力にデジタル適応イコライザの入力を接続して、デジタル適応イコライザの出力とデータ復調回路の入力との間に残留したオフセット変動分を補正する第２のオフセット補正回路を接続することが記載されている。
【０００７】
下記非特許文献１には、ＢＤＸＬと呼ばれるＢＤ(Blue-ray Disc)の拡張規格が記載されている。この拡張規格によると、従来のＢＤ(Blue-ray Disc)が１層(ＳＬ：Single Layer)〜２層(ＤＬ：Dual Layer)の記録層であったのに対して、ＢＤＸＬでは１層当たりの記録容量を高密度化し、３層(ＴＬ：Triple Layer)および４層(ＱＬ：Quadruple Layer)の記録構造によってデータを記録することが可能とされている。従来のＢＤが１層で２５キガバイトの容量と２層で５０キガバイトの容量とを持っていたのに対して、ＢＤＸＬの追記型(ライトワンス型)の３層タイプでは1層当たり３３ギガバイトで３層１００キガバイト、４層タイプでは１層当たり３２ギガバイトで４層１２８キガバイトまでのデータが記録可能となっている。尚、ＢＤＸＬの拡張規格は、ＢＤＡ(Blue-ray Disc Association)によって規格化されたものである。
【０００８】
更に下記非特許文献１には、書き込み可能なＢＤ(Blue-ray Disc)には、ディスクに書き込み可能なマークの最小長さ(２Ｔ)とその１．５倍の長さ３Ｔと２倍の長さ４Ｔの変調光学パルスのトレインにより書き込み可能なＢＤ(Blue-ray Disc)が照射されことによって、それぞれのコード長に対応する記録マークがディスクに形成されることが記載されている。尚、Ｔは、チャネルビット長と呼ばれるものである。
【０００９】
また更に下記非特許文献１には、１層(ＳＬ)または２層(ＤＬ)の記録層を有する従来のＢＤ(Blue-ray Disc)の最小マーク長が１４９ｎｍであるのに対して、３層(ＴＬ)および４層(ＱＬ)の記録層を有するＢＤＸＬでの最小マーク長は１１２ｎｍおよび１１７ｎｍと小さなものであることが記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−５９０１８号  公報
【特許文献２】特開２００８−１８１６１７号  公報
【特許文献３】特開２００６−２１６１８７号  公報
【非特許文献】
【００１１】
【非特許文献１】Ｗｈｉｔｅ  Ｐａｐｅｒ  Ｂｌｕ−ｒａｙ  ＤｉｓｃＴＭ  Ｆｏｒｍａｔ，  １．Ｂ  Ｐｈｙｓｉｃａｌ  Ｆｏｒｍａｔ  Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ  ｆｏｒ  ＢＤ−Ｒ，  ５ｔｈ  Ｅｄｉｔｉｏｎ，  Ｏｃｔｏｂｅｒ，  ２０１０，ｈｔｔｐ：／／ｗｗｗ．ｂｌｕ−ｒａｙｄｉｓｃ．ｃｏｍ／Ａｓｓｅｔｓ／Ｄｏｗｎｌｏａｄａｂｌｅｆｉｌｅ／ＢＤ−Ｒ＿ｐｈｙｓｉｃａｌ＿ｓｐｅｃｉｆｉｃａｔｉｏｎｓ−１８３２６．ｐｄｆ＃ｓｅａｒｃｈ＝’ＢＤＸＬ＿ｉｍＳＬＥ’[平成２４年０１月１２日検索]
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明者等は本発明に先立ち、ＢＤＸＬと呼ばれるＢＤ(Blue-ray Disc)の拡張規格に準拠した光ディスクの記録再生が可能な記録再生装置に搭載される半導体集積回路の研究・開発に従事した。従って、ＢＤＸＬと呼ばれるＢＤの拡張規格によって、従来の規格と比較して記憶容量が増大される一方、最小マーク長すなわち最短周期が従来のＢＤ(Blue-ray Disc)よりも短くなるものとなった。
【００１３】
更に従来のＢＤ(Blue-ray Disc)と比較してＢＤＸＬと呼ばれるＢＤ(Blue-ray Disc)の拡張規格に準拠した光ディスクの記録再生時には、最小長さ２Ｔよりも長い長さ３Ｔまたは４Ｔを有する記録マークの読み出し信号の振幅と比較して最小マーク長２Ｔの読み出し信号すなわち最短周期読み出し信号の信号振幅が小さくなると言う問題が本発明に先立った本発明者等による検討により明らかされた。
【００１４】
また更に、最小長さ２Ｔよりも長い長さ３Ｔまたは４Ｔを有する記録マークの読み出し信号の正振幅のピークと負振幅のピークとの間の中央のＤＣレベルは比較的安定であるのに対して、最小マーク長２Ｔの読み出し信号すなわち最短周期読み出し信号の正振幅のピークと負振幅のピークとの間の中央のＤＣレベルは不安定であると言う問題も本発明に先立った本発明者等による検討により明らかされた。
【００１５】
その結果、最短周期読み出し信号の不安定なＤＣレベルは同期タイミングを生成するＰＬＬ回路でのゼロクロス検出を不可能とするため、ゼロクロス検出によるＰＬＬ回路での同期タイミング生成が不可能となると言う問題を生じるものであった。従って、最短周期読み出し信号に応答してＰＬＬ回路から生成される再生データの位相補償の精度が極めて低く、ＰＲＭＬ方式の読み出し信号処理を実行するビタビ復号器により構成された最尤復号回路から正常な復号信号が生成されないと言う問題を生じるものであった。
【００１６】
一方、上記特許文献１に記載されたオフセット補正方法と上記特許文献２に記載されたレベル補正動作では、上述した問題を解消することは全く不可能なものであった。
【００１７】
更に上記特許文献３に記載されたオフセット補正方法では、第１のオフセット補正回路による高域のオフセット変動の補正動作によって位相同期制御回路(ＰＬＬ回路)の動作が高域のジッタ成分によって影響され、ＰＬＬ回路の同期タイミング生成動作が不安定となると言う問題が本発明に先立った本発明者等による検討により明らかされた。
【００１８】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【００１９】
従って、本発明の目的とするところは、高密度記録のディスクの再生データを再生する再生装置のＰＬＬ回路の動作安定性を改善する一方、高密度記録のディスクの最短周期読み出し信号に応答して最尤復号回路から正常な復号信号を生成することにある。
【００２０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２１】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００２２】
すなわち、本発明の代表的な実施の形態による再生装置は、Ａ／Ｄ変換器(１４)と、フェーズ・ロックド・ループ回路(１６)と、最尤復号回路(１８)と、第１オフセット低減回路(１５)と、第２オフセット低減回路(１７)とを具備する。
【００２３】
前記Ａ／Ｄ変換器(１４)は、情報記録媒体のディスク(１１)の回転により前記ディスクからピックアップ(１２)により読み出されるＲＦ信号をデジタル信号に変換する。
【００２４】
前記第１オフセット低減回路(１５)には、前記Ａ／Ｄ変換器(１４)を介して前記ディスク(１１)から読み出される再生信号が供給される。前記再生信号は、最小マーク長の最短周期信号と前記最小マーク長よりも長いロングマーク長のロングマーク信号から構成される。
【００２５】
前記第１オフセット低減回路(１５)は、前記Ａ／Ｄ変換器(１４)を介して供給される前記最短周期信号には実質的に応答しないように構成されるのに対して、前記Ａ／Ｄ変換器(１４)を介して供給される前記ロングマークの再生信号のオフセットである第１ＤＣオフセットを低減する。
【００２６】
前記フェーズ・ロックド・ループ回路(１６)は、前記第１オフセット低減回路(１５)を介して供給される前記Ａ／Ｄ変換器(１４)の前記デジタル信号である前記ロングマーク信号に応答して、同期タイミングを生成する。
【００２７】
前記第２オフセット低減回路(１７)は、前記Ａ／Ｄ変換器(１４)を介して供給される前記ロングマーク信号には実質的に応答しないように構成されるのに対して、前記Ａ／Ｄ変換器(１４)を介して供給される前記最短周期信号のオフセットである第２ＤＣオフセットを低減する。
【００２８】
前記最尤復号回路(１８)は、前記第１オフセット低減回路(１５)と前記第２オフセット低減回路(１７)とによりそれぞれ前記第１ＤＣオフセットと前記第２ＤＣオフセットとが低減された前記ロングマーク信号と前記最短周期信号とを含む前記再生信号の最尤検出を実行するように構成されたことを特徴とするものである(図１参照)。 
【発明の効果】
【００２９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００３０】
すなわち、本発明によれば、高密度記録のディスクの再生データを再生する再生装置のＰＬＬ回路の動作安定性を改善する一方、高密度記録のディスクの最短周期読み出し信号に応答して最尤復号回路から正常な復号信号を生成することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１による再生装置の構成を示す図である。
【図２】図１に示した本発明の実施の形態１による再生装置の第１オフセット低減回路１５の構成を示す図である。
【図３】図１に示した本発明の実施の形態１による再生装置のＰＬＬ回路１６の構成を示す図である。
【図４】図１に示した本発明の実施の形態１による再生装置の第２オフセット低減回路１７の構成を示す図である。
【図５】図１に示した本発明の実施の形態１による再生装置の補正量算出回路１９の構成を示す図である。
【図６】図１に示した本発明の実施の形態１による記録再生装置の動作を説明する図である。
【図７】図１に示した本発明の実施の形態１による記録再生装置により処理されるマーク長３Ｔのロングマークの大振幅再生信号の正振幅のピークと負振幅のピークとの間の中央のＤＣレベルと最小マーク長２Ｔの最短周期読み出し信号の正振幅のピークと負振幅のピークとの間の中央のＤＣレベルとが一致した理想的な状態を示す図である。
【図８】図１に示した本発明の実施の形態１による記録再生装置を使用することによってＢＤＸＬ規格に準拠した光ディスク１１から読み出されて処理されるマーク長３Ｔのロングマークの大振幅再生信号の正負振幅ピーク間の中央のＤＣレベルと最小マーク長２Ｔの最短周期読み出し信号の正負振幅ピーク間の中央のＤＣレベルとが不一致となる現実的な状態を示す図である。
【図９】図１に示した本発明の実施の形態１による記録再生装置の第１オフセット低減回路１５とＰＬＬ回路１６とによって処理された最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号とマーク長３Ｔのロングマークの大振幅再生信号とを含む再生信号９０１の波形を示す図である。
【図１０】本発明の実施の形態２による再生装置の構成を示す図である。
【図１１】図１０に示した本発明の実施の形態２による記録再生装置のＰＬＬ回路１６の構成を示す図である。
【図１２】図１０に示した本発明の実施の形態２による記録再生装置のＰＬＬ回路１６の他の構成を示す図である。
【図１３】本発明の実施の形態３による再生装置の構成を示す図である。
【図１４】図１３に示した本発明の実施の形態３による記録再生装置において、第１オフセット低減回路１５を内蔵するＰＬＬ回路１６の構成を示す図である。
【発明を実施するための形態】
【００３２】
１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３３】
〔１〕本発明の代表的な実施の形態による再生装置は、Ａ／Ｄ変換器(１４)と、フェーズ・ロックド・ループ回路(１６)と、最尤復号回路(１８)と、第１オフセット低減回路(１５)と、第２オフセット低減回路(１７)とを具備する。
【００３４】
前記Ａ／Ｄ変換器(１４)は、情報記録媒体のディスク(１１)の回転により前記ディスクからピックアップ(１２)により読み出されるＲＦ信号をデジタル信号に変換するものである。
【００３５】
前記第１オフセット低減回路(１５)には、前記Ａ／Ｄ変換器(１４)を介して前記ディスク(１１)から読み出される再生信号が供給される。前記再生信号は、最小マーク長の最短周期信号と前記最小マーク長よりも長いロングマーク長のロングマーク信号から構成される。
【００３６】
前記第１オフセット低減回路(１５)は、前記Ａ／Ｄ変換器(１４)を介して供給される前記最短周期信号には実質的に応答しないように構成されるのに対して、前記Ａ／Ｄ変換器(１４)を介して供給される前記ロングマーク信号のオフセットである第１ＤＣオフセットを低減するものである。
【００３７】
前記フェーズ・ロックド・ループ回路(１６)は、前記第１オフセット低減回路(１５)を介して供給される前記Ａ／Ｄ変換器(１４)の前記デジタル信号である前記ロングマーク信号に応答して、同期タイミングを生成するものである。
【００３８】
前記第２オフセット低減回路(１７)は、前記Ａ／Ｄ変換器(１４)を介して供給される前記ロングマーク信号には実質的に応答しないように構成されるのに対して、前記Ａ／Ｄ変換器(１４)を介して供給される前記最短周期信号のオフセットである第２ＤＣオフセットを低減するものである。
【００３９】
前記最尤復号回路(１８)は、前記第１オフセット低減回路(１５)と前記第２オフセット低減回路(１７)とによりそれぞれ前記第１ＤＣオフセットと前記第２ＤＣオフセットとが低減された前記ロングマーク信号と前記最短周期信号とを含む前記再生信号の最尤検出を実行するように構成されたことを特徴とするものである(図１参照)。
【００４０】
前記実施の形態によれば、高密度記録のディスクの再生データを再生する再生装置のＰＬＬ回路の動作安定性を改善する一方、高密度記録のディスクの最短周期読み出し信号に応答して最尤復号回路から正常な復号信号を生成することができる。
【００４１】
好適な実施の形態では、前記フェーズ・ロックド・ループ回路(１６)は、位相制御回路(１６１)と位相比較回路(１６２)と位相誤差平均化回路(１６４)とを含む。
【００４２】
前記位相制御回路(１６１)は、前記第１オフセット低減回路(１５)を介して供給される前記Ａ／Ｄ変換器(１４)の前記デジタル信号と前記位相誤差平均化回路(１６４)の出力から生成されるサンプリング位相制御情報とに応答して前記デジタル信号のゼロクロスの前後の２個のサンプリング再生データを含む複数のサンプリング再生データを生成するものである。
【００４３】
前記位相比較回路(１６２)は、前記位相制御回路(１６１)から生成される前記デジタル信号のゼロクロスの前後の前記２個のサンプリング再生データの平均値を算出することにより当該平均値を位相誤差情報として生成するものである。
【００４４】
前記位相誤差平均化回路(１６４)は、前記位相比較回路(１６２)の出力から生成される前記位相誤差情報に応答して前記サンプリング位相制御情報を生成することを特徴とするものである(図３参照)。
【００４５】
他の好適な実施の形態では、前記第１オフセット低減回路(１５)は、第１信号判別回路(１５２)と第１ローパスフィルタ(１５３)と第１減算器(１５４)とを含むものである。
【００４６】
前記第１信号判別回路(１５２)は、前記第１オフセット低減回路(１５)の入力端子に前記Ａ／Ｄ変換器(１４)を介して供給される前記ロングマーク信号の存在を検出することによってロングマーク検出信号を生成するものである。
【００４７】
前記第１ローパスフィルタ(１５３)は、前記Ａ／Ｄ変換器(１４)を介して供給される前記ロングマーク信号と前記第１信号判別回路(１５２)の出力から生成される前記ロングマーク検出信号とに応答することで、前記ロングマーク信号のオフセットである前記第１ＤＣオフセットを生成するものである。
【００４８】
前記第１減算器(１５４)は、前記Ａ／Ｄ変換器(１４)を介して供給される前記ロングマーク信号と前記第１ローパスフィルタ(１５３)の出力から生成される前記第１ＤＣオフセットとに応答することで、前記ロングマーク信号の前記第１ＤＣオフセットが低減された前記ロングマーク信号の第１ＡＣ成分を生成するように構成されたことを特徴とするものである(図２参照)。
【００４９】
更に他の好適な実施の形態による再生装置は、前記第２オフセット低減回路(１７)に接続された補正量算出回路(１９)を更に具備する。
【００５０】
前記補正量算出回路(１９)は、第２信号判別回路(１９１〜１９５)と第２ローパスフィルタ(１９８)とを含むものである。
【００５１】
前記第２信号判別回路(１９１〜１９５)は、前記補正量算出回路(１９)に供給される前記最小マーク長の前記最短周期信号の存在を検出することによって最短周期検出信号を生成するものである。
【００５２】
前記第２ローパスフィルタ(１９８)は、前記Ａ／Ｄ変換器(１４)を介して供給される前記最短周期信号と前記第２信号判別回路(１９１〜１９５)の出力から生成される前記最短周期検出信号とに応答することで、前記最短周期信号のオフセットである前記第２ＤＣオフセットを生成するものである。
【００５３】
前記第２オフセット低減回路(１７)は、第２減算器(１７１)を含むものである。
【００５４】
前記第２減算器(１７１)は、前記Ａ／Ｄ変換器(１４)を介して供給される前記最短周期信号と前記補正量算出回路(１９)の前記第２ローパスフィルタ(１９８)の出力から生成される前記第２ＤＣオフセットとに応答することで、前記最短周期信号の前記第２ＤＣオフセットが低減された前記最短周期信号の第２ＡＣ成分を生成するように構成されたことを特徴とするものである(図４、図５参照)。
【００５５】
より好適な実施の形態では、前記補正量算出回路(１９)の前記第２信号判別回路(１９１〜１９５)は、前記最尤復号回路(１８)の出力から生成される復号信号を監視することにより前記最小マーク長の前記最短周期信号の前記存在を検出することを特徴とするものである(図１、図５参照)。
【００５６】
他のより好適な実施の形態では、前記最尤復号回路(１８)は、ＰＲＭＬ方式の読み出し信号処理を実行するビタビ復号器により構成されたことを特徴とするものである(図１参照)。
【００５７】
更に他のより好適な実施の形態による再生装置は、前記フェーズ・ロックド・ループ回路(１６)と前記最尤復号回路(１８)と前記第１オフセット低減回路(１５)と前記第２オフセット低減回路(１７)とに接続されたコントローラ(２０)を更に具備する。
【００５８】
前記コントローラ(２０)は第１所定レベルを有する第１イネーブル信号を前記第１オフセット低減回路(１５)に供給するものであり、前記第１オフセット低減回路(１５)は前記第１イネーブル信号に応答することにより前記ロングマーク信号の前記第１ＤＣオフセットを低減するものである。
【００５９】
前記フェーズ・ロックド・ループ回路(１６)は、前記第１オフセット低減回路(１５)によって前記第１ＤＣオフセットが低減された前記ロングマーク信号の前記第１ＡＣ成分に関して、ロック動作を実行するものである。
【００６０】
前記フェーズ・ロックド・ループ回路(１６)は、前記ロック動作を完了すると、ＰＬＬロック検出信号を前記コントローラ(２０)に供給するものである。
【００６１】
前記コントローラ(２０)は、前記フェーズ・ロックド・ループ回路(１６)から供給される前記ＰＬＬロック検出信号と前記第１最尤検出の実行により前記最尤復号回路(１８)の前記出力から供給される前記ロングマーク信号に関する前記復号信号とに応答して、第２所定レベルを有する第２イネーブル信号を前記第２オフセット低減回路(１７)に供給するものである。
【００６２】
前記第２オフセット低減回路(１７)は、前記第２イネーブル信号に応答することにより前記最短周期信号の前記第２ＤＣオフセットを低減するものである。
【００６３】
前記最尤復号回路(１８)は、前記第１イネーブル信号に応答した前記第１オフセット低減回路(１５)と前記第２イネーブル信号に応答した前記第２オフセット低減回路(１７)とによりそれぞれ前記第１ＤＣオフセットと前記第２ＤＣオフセットとが低減された前記ロングマーク信号と前記最短周期信号とを含む前記再生信号の最尤検出を実行することを特徴とするものである。
【００６４】
別のより好適な実施の形態では、前記Ａ／Ｄ変換器(１４)と前記フェーズ・ロックド・ループ回路(１６)と前記最尤復号回路(１８)と前記第１オフセット低減回路(１５)と前記第２オフセット低減回路(１７)と前記コントローラ(２０)とは、再生半導体集積回路(１)の半導体チップに集積化されることを特徴とするものである(図１参照)。
【００６５】
具体的な実施の形態では、前記フェーズ・ロックド・ループ回路(１６)は、前記第１オフセット低減回路(１５)を内蔵することを特徴とするものである(図１３、図１４参照)。
【００６６】
最も具体的な実施の形態では、前記Ａ／Ｄ変換器(１４)と前記フェーズ・ロックド・ループ回路(１６)と前記最尤復号回路(１８)と前記第１オフセット低減回路(１５)と前記第２オフセット低減回路(１７)とは、ブルーレイディスクの拡張規格に準拠した前記ディスク(１１)から読み出される前記ＲＦ信号の信号処理を実行するように構成されたことを特徴とするものである(図１参照)。
【００６７】
〔２〕本発明の別の観点の代表的な実施の形態は、Ａ／Ｄ変換器(１４)と、フェーズ・ロックド・ループ回路(１６)と、最尤復号回路(１８)と、第１オフセット低減回路(１５)と、第２オフセット低減回路(１７)とを具備する再生装置の動作方法である。
【００６８】
前記Ａ／Ｄ変換器(１４)は、情報記録媒体のディスク(１１)の回転により前記ディスクからピックアップ(１２)により読み出されるＲＦ信号をデジタル信号に変換するものである。
【００６９】
前記第１オフセット低減回路(１５)には、前記Ａ／Ｄ変換器(１４)を介して前記ディスク(１１)から読み出される最小マーク長の最短周期信号と前記最小マーク長よりも長いロングマーク長のロングマーク信号とが供給されるものである。
【００７０】
前記第１オフセット低減回路(１５)は、前記Ａ／Ｄ変換器(１４)を介して供給される前記最短周期信号には実質的に応答しないように構成されるのに対して、前記Ａ／Ｄ変換器(１４)を介して供給される前記ロングマーク信号のオフセットである第１ＤＣオフセットを低減するものである。
【００７１】
前記フェーズ・ロックド・ループ回路(１６)は、前記第１オフセット低減回路(１５)を介して供給される前記Ａ／Ｄ変換器(１４)の前記デジタル信号である前記ロングマーク信号に応答して、同期タイミングを生成するものである。
【００７２】
前記第２オフセット低減回路(１７)は、前記Ａ／Ｄ変換器(１４)を介して供給される前記ロングマーク信号には実質的に応答しないように構成されるのに対して、前記Ａ／Ｄ変換器(１４)を介して供給される前記最短周期信号のオフセットである第２ＤＣオフセットを低減するものである。
【００７３】
前記最尤復号回路(１８)は、前記第１オフセット低減回路(１５)と前記第２オフセット低減回路(１７)とによりそれぞれ前記第１ＤＣオフセットと前記第２ＤＣオフセットとが低減された前記ロングマーク信号と前記最短周期信号とを含む前記再生信号の最尤検出を実行するように構成されたことを特徴とするものである(図１参照)。
【００７４】
前記実施の形態によれば、高密度記録のディスクの再生データを再生する再生装置のＰＬＬ回路の動作安定性を改善する一方、高密度記録のディスクの最短周期読み出し信号に応答して最尤復号回路から正常な復号信号を生成することができる。
【００７５】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００７６】
［実施の形態１］
《記録再生装置の構成》
図１は、本発明の実施の形態１による再生装置の構成を示す図である。
【００７７】
図１に示した本発明の実施の形態１による再生装置は、上述のＢＤＸＬ規格に準拠する光ディスク１１の通常記録動作と通常再生動作とを実行可能な記録再生装置として構成されたものである。
【００７８】
すなわち、図１に示した本発明の実施の形態１による記録再生装置は、光ピックアップ１２、スピンドルモータ１３、Ａ／Ｄ変換器１４、第１オフセット低減回路１５、フェーズ・ロックド・ループ(ＰＬＬ)回路１６、第２オフセット低減回路１７、最尤復号回路１８、補正量算出回路１９、コントローラ２０を含んでいる。
【００７９】
光ピックアップ１２は、光ディスク１１の情報記録のためのレーザ光を照射するとともに光ディスク１１の情報再生のためのレーザ光を照射する半導体レーザを含む。スピンドルモータ１３は、光ディスク１１の情報記録および情報再生のために光ディスク１１を回転駆動する。
【００８０】
サンプリング・クロック(図示せず)に応答してＡ／Ｄ変換器１４は、光ディスク１１から光ピックアップ１２により読み出されたアナログ信号であるＲＦ信号をデジタル信号に変換する。
【００８１】
第１オフセット低減回路１５は、Ａ／Ｄ変換器１４のデジタル出力信号中に含まれるＤＣオフセット成分をキャンセルする機能を有するものである。
【００８２】
《第１オフセット低減回路》
特に、第１オフセット低減回路１５は、ＢＤＸＬ規格に準拠した３層(ＴＬ)または４層(ＱＬ)の記録層で１１２ｎｍまたは１１７ｎｍの長さの最小マーク長２Ｔの微小振幅再生信号に関してはＤＣオフセットキャンセル動作を実質的に停止する一方、最小マーク長２Ｔの１．５倍の３Ｔとその２倍の４Ｔのロングマークの大振幅再生信号に関してはＤＣオフセットキャンセル動作を実行するように構成されたものである。
【００８３】
図２は、図１に示した本発明の実施の形態１による再生装置の第１オフセット低減回路１５の構成を示す図である。
【００８４】
図２に示すように、第１オフセット低減回路１５は、遅延回路１５１と、信号長判別回路１５２と、ローパスフィルタ(ＬＰＦ)により構成された移動平均算出回路１５３と、減算器１５４とにより構成されている。遅延回路１５１は信号長判別回路１５２および移動平均算出回路１５３の信号遅延時間と略等しい信号遅延時間を有することによって、減算器１５４の加算入力端子＋に供給される信号の遅延時間と減算器１５４の減算入力端子−に供給される信号の遅延時間とが整合されることが可能となる。
【００８５】
信号長判別回路１５２はその入力端子に供給されるＡ／Ｄ変換器１４のデジタル出力信号に含まれるディスク再生信号のデジタル振幅が所定のしきい値以上であることを判別することにより、ＢＤＸＬ規格に準拠した最小マーク長２Ｔよりも長いマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号を検出する機能を有するものである。従って、信号長判別回路１５２がＢＤＸＬ規格に準拠したロングマークの大振幅再生信号を検出した場合にはハイレベルの出力信号が移動平均算出回路１５３に供給されて、移動平均算出回路１５３からローパスフィルタ(ＬＰＦ)出力信号が生成される。それと反対に、信号長判別回路１５２がＢＤＸＬ規格に準拠した最小マーク長２Ｔの最短周期読み出し信号を検出した場合にはローレベルの出力信号が移動平均算出回路１５３に供給されて、移動平均算出回路１５３からローパスフィルタ(ＬＰＦ)出力信号が生成されなくなる。
【００８６】
第１オフセット低減回路１５の入力端子にＡ／Ｄ変換器１４から生成されるデジタル出力信号のマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が供給される場合を、想定する。この場合には、減算器１５４の加算入力端子＋には遅延回路１５１を介してマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が供給され、減算器１５４の減算入力端子−には信号長判別回路１５２と移動平均算出回路１５３とを介してマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号のローパスフィルタ(ＬＰＦ)出力信号が供給される。一方、移動平均算出回路１５３から生成されるローパスフィルタ(ＬＰＦ)出力信号はマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号のＤＣレベルを示すので、第１オフセット低減回路１５の減算器１５４の出力端子からロングマークの大振幅再生信号のＤＣ成分がキャンセルされたマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号のＡＣ成分が生成されＰＬＬ回路１６に供給される。
【００８７】
また第１オフセット低減回路１５の入力端子にＡ／Ｄ変換器１４から生成されるデジタル出力信号の最小マーク長２Ｔの最短周期読み出し信号が供給される場合を、想定する。この場合には、減算器１５４の加算入力端子＋に遅延回路１５１を介して最小マーク長２Ｔの最短周期読み出し信号が供給されるのに対して、減算器１５４の減算入力端子−には信号長判別回路１５２と移動平均算出回路１５３とを介して最小マーク長２Ｔの最短周期読み出し信号のローパスフィルタ(ＬＰＦ)出力信号が供給されないものとなる。その結果、第１オフセット低減回路１５の減算器１５４の出力端子からは最小マーク長２Ｔの最短周期読み出し信号のＤＣ成分に最小マーク長２Ｔの最短周期読み出し信号のＡＣ成分が重畳された最小マーク長２Ｔの最短周期読み出し信号が生成され、ＰＬＬ回路１６に供給される。
【００８８】
《ＰＬＬ回路》
図１に示した本発明の実施の形態１による記録再生装置のＰＬＬ回路１６は第１オフセット低減回路１５から供給されるマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号に応答して同期タイミング生成のためのＰＬＬロック動作を実行する一方、最小マーク長２Ｔの最短周期読み出し信号には実質的に非応答となり同期タイミング生成のためのＰＬＬロック動作を停止するようにロックレンジが設定されたものである。
【００８９】
従って、図１に示した本発明の実施の形態１による記録再生装置によれば、同期タイミング生成のためのＰＬＬ回路１６のゼロクロス検出が不可能な程度にＤＣレベルの不安定な最小マーク長２Ｔの最短周期読み出し信号に関してＰＬＬ回路１６のＰＬＬロック動作が停止されるものである。更に図１に示した本発明の実施の形態１による記録再生装置によれば、同期タイミング生成のためのＰＬＬ回路１６のゼロクロス検出が可能な程度に第１オフセット低減回路１５によってマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号のＤＣ成分が確実にキャンセルされて、マーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号に関してＰＬＬ回路１６のＰＬＬロック動作が実行されるものである。
【００９０】
その結果、図１に示した本発明の実施の形態１による記録再生装置によれば、上述のＢＤＸＬ規格に準拠する光ディスク１１の再生データを生成する際の同期タイミング生成のためのＰＬＬ回路１６の動作安定性を改善することが可能となる。
【００９１】
図３は、図１に示した本発明の実施の形態１による再生装置のＰＬＬ回路１６の構成を示す図である。
【００９２】
図３に示したように、ＰＬＬ回路１６は、位相制御回路１６１と位相比較回路１６２と位相誤差増幅回路１６３と位相誤差平均化回路１６４とにより構成されている。
【００９３】
位相制御回路１６１の入力端子には第１オフセット低減回路１５からＤＣ成分が確実にキャンセルされたマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が供給され、位相制御回路１６１はその制御端子に供給される位相誤差平均化回路１６４の出力からのサンプリング位相制御情報に応答する。従って、位相制御回路１６１の出力端子からは、ゼロクロスの前後の２個のサンプリング再生データの絶対値が略等しくなるように位相補償された多数のサンプリング再生データが生成される。ここで言うゼロクロスとは、文字通りゼロレベルをクロスすることを意味するのではなくて、連続する２個のサンプリング再生データの線分がサンプリング再生データの中心値を意味するゼロレベルとクロスすることを意味するものである。
【００９４】
位相比較回路１６２は位相制御回路１６１から供給される多数のサンプリング再生データからゼロクロスの前後の２個のサンプリング再生データの平均値を算出して、この平均値を位相誤差情報として位相誤差増幅回路１６３の入力端子に供給する。
【００９５】
位相誤差増幅回路１６３は位相比較回路１６２により算出されたゼロクロスの前後の２個のサンプリング再生データの平均値である位相誤差情報を増幅して、位相誤差増幅回路１６３の出力端子からの位相誤差増幅出力信号が位相誤差平均化回路１６４の入力端子に供給される。
【００９６】
ＰＬＬ回路１６の閉ループフィルタとして機能する位相誤差平均化回路１６４は位相誤差増幅回路１６３の位相誤差増幅出力信号の平均値を算出して、この平均値をサンプリング位相制御情報として位相制御回路１６１の制御端子に供給する。
【００９７】
従って、ＰＬＬ回路１６の位相制御回路１６１の入力端子に第１オフセット低減回路１５からＤＣ成分が確実にキャンセルされたマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が供給される状態では、ＰＬＬ回路１６はゼロレベル検出による同期タイミング生成(ＰＬＬロック)を確実に実行することによってＰＬＬ回路１６は位相補償された多数のサンプリング再生データを生成することが可能となる。
【００９８】
これと反対に、ＰＬＬ回路１６の位相制御回路１６１の入力端子に第１オフセット低減回路１５からＤＣ成分がキャンセルされない最小マーク長２Ｔの最短周期読み出し信号が供給される状態では、ＰＬＬ回路１６はアンロック状態となり、最小マーク長２Ｔの最短周期読み出し信号に応答した位相補償されていない非同期の多数のサンプリング再生データを生成するものとなる。
【００９９】
《第２オフセット低減回路と補正量算出回路》
図１に示した本発明の実施の形態１による記録再生装置の第２オフセット低減回路１７と補正量算出回路１９とは、ＰＬＬ回路１６の出力から最小マーク長２Ｔの最短周期読み出し信号に応答した位相補償されていない非同期の多数のサンプリング再生データが生成される場合に、最小マーク長２Ｔの最短周期読み出し信号のＤＣ成分をキャンセルする機能を有したものである。
【０１００】
すなわち、補正量算出回路１９は、最尤復号回路１８の出力端子の復号信号を監視することによって最小マーク長２Ｔの最短周期読み出し信号の存在を検出して、更にその存在が検出された最小マーク長２Ｔの最短周期読み出し信号のＤＣ成分を検出する機能を有するものである。
【０１０１】
従って、補正量算出回路１９の出力端子から生成される最小マーク長２Ｔの最短周期読み出し信号のＤＣ成分はＤＣ成分補正量として第２オフセット低減回路１７に供給されるので、第２オフセット低減回路１７はその出力端子から最小マーク長２Ｔの最短周期読み出し信号のＤＣ成分がキャンセルされた最小マーク長２Ｔの最短周期読み出し信号のＡＣ成分を生成する。
【０１０２】
その結果、ＰＲＭＬ方式の読み出し信号処理を実行するビタビ復号器により構成された最尤復号回路１８の入力端子にはＤＣ成分が確実にキャンセルされた最小マーク長２Ｔの最短周期読み出し信号のＡＣ成分が供給されるので、ビタビ復号器により構成された最尤復号回路１８の最尤検出の検出性能を向上することが可能である。尚、ＰＲＭＬは、パーシャル・レスポンス・マキシマム・ライクリィフッド(ＰＲＭＬ：Partial- Response- Maximum- Likelihood)を意味するものである。
【０１０３】
一方、ＰＬＬ回路１６の出力からマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が生成される場合には、もう既に第１オフセット低減回路１５の出力端子からロングマークの大振幅再生信号のＤＣ成分がキャンセルされたマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号のＡＣ成分が生成されＰＬＬ回路１６に供給されている。従って、このような場合には、ＤＣ成分のキャンセル動作が停止され信号通過状態の第２オフセット低減回路１７を介してＰＬＬ回路１６の出力から第１オフセット低減回路１５によりＤＣ成分がキャンセルされたマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が、ビタビ復号器により構成された最尤復号回路１８の入力端子に供給されるものである。
【０１０４】
図４は、図１に示した本発明の実施の形態１による再生装置の第２オフセット低減回路１７の構成を示す図である。
【０１０５】
図４に示すように、第２オフセット低減回路１７は、ＰＬＬ回路１６の出力に接続された加算入力端子＋と補正量算出回路１９の出力に接続された減算入力端子−と最尤復号回路１８の入力に接続された出力端子とを有する減算器１７１によって構成される。
【０１０６】
ＰＬＬ回路１６の出力から最小マーク長２Ｔの最短周期読み出し信号に応答した位相補償されていない非同期の多数のサンプリング再生データが生成される場合には、ＰＬＬ回路１６から供給される最小マーク長２Ｔの最短周期読み出し信号のＤＣ成分が減算器１７１により補正量算出回路１９から供給されるＤＣ成分補正量によってキャンセルされるものである。
【０１０７】
ＰＬＬ回路１６の出力からマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が生成される場合には、減算器１７１の減算入力端子−に補正量算出回路１９から供給されるＤＣ成分補正量がゼロとなるので、第２オフセット低減回路１７のＤＣ成分のキャンセル動作が停止されて信号通過状態となる。
【０１０８】
図５は、図１に示した本発明の実施の形態１による再生装置の補正量算出回路１９の構成を示す図である。
【０１０９】
図５に示すように、補正量算出回路１９は、４個のフリップフロップ(ＦＦ)１９１、１９２、１９３、１９４と、最短周期信号検出回路１９５と、遅延回路１９６と、スイッチ１９７と、ローパスフィルタ(ＬＰＦ)１９８とによって構成される。４個のフリップフロップ(ＦＦ)１９１、１９２、１９３、１９４は直列接続され、第１番目のフリップフロップ(ＦＦ１)１９１の入力端子は最尤復号回路１８の出力端子に接続される。また第１番目のフリップフロップ(ＦＦ１)１９１の出力端子は第２番目のフリップフロップ(ＦＦ２)１９２の入力端子に接続され、第２番目のフリップフロップ(ＦＦ２)１９２の出力端子は第３番目のフリップフロップ(ＦＦ３)１９３の入力端子に接続される。第３番目のフリップフロップ(ＦＦ３)１９３の出力端子は第４番目のフリップフロップ(ＦＦ４)１９４の入力端子に接続され、第４番目のフリップフロップ(ＦＦ４)１９４の出力端子は最短周期信号検出回路１９５の入力端子に接続される。また更に第１番目のフリップフロップ(ＦＦ１)１９１の入力端子と第２番目のフリップフロップ(ＦＦ２)１９２の入力端子と第３番目のフリップフロップ(ＦＦ３)１９３の入力端子と第４番目のフリップフロップ(ＦＦ４)１９４の入力端子とは、最短周期信号検出回路１９５の複数の入力端子に接続される。
【０１１０】
図５に示した最短周期信号検出回路１９５の下部には、ＢＤＸＬ規格に準拠した最小マーク長２Ｔの最短周期読み出し信号の４種類の５ビットパターンＰａｔｔｅｒｎ０〜Ｐａｔｔｅｒｎ３が示されている。この４種類の５ビットパターンＰａｔｔｅｒｎ０〜Ｐａｔｔｅｒｎ３においては、その他のビットの信号レベルと相違する同一信号レベルの２ビット・トレインが最小マーク長２Ｔの最短周期読み出し信号を示すものである。
【０１１１】
最短周期信号検出回路１９５は直列接続された４個のフリップフロップ(ＦＦ)１９１、１９２、１９３、１９４から供給される５ビット・トレインを監視することによって、最小マーク長２Ｔの最短周期読み出し信号の存在を検出するものである。すなわち、５ビット・トレインが上述した４種類の５ビットパターンのいずれの場合においても、ハイレベルの最短周期信号検出信号が最短周期信号検出回路１９５から生成されスイッチ１９７の制御端子に供給され、スイッチ１９７はオン状態に制御される。遅延回路１９６の遅延時間は、最尤復号回路１８の遅延時間と４個の直列接続のフリップフロップ(ＦＦ)１９１、１９２、１９３、１９４の遅延時間と最短周期信号検出回路１９５の遅延時間との合計遅延時間と略等しく設定されたものである。その結果、スイッチ１９７の信号入力端子に第２オフセット低減回路１７の出力端子から遅延回路１９６を介して供給される再生読み出し信号の遅延時間とスイッチ１９７の制御端子に最短周期信号検出回路１９５の出力端子から供給される最短周期信号検出信号の遅延時間とを整合することが可能となる。
【０１１２】
従って、最短周期信号検出回路１９５による最小マーク長２Ｔの最短周期読み出し信号の存在の検出結果に応答して最短周期信号検出回路１９５から供給されるハイレベルの最短周期信号検出信号によりスイッチ１９７はオン状態に制御されるので、第２オフセット低減回路１７の出力から生成される最小マーク長２Ｔの最短周期読み出し信号はスイッチ１９７を介してローパスフィルタ(ＬＰＦ)１９８の入力に供給される。その結果、図５に示した補正量算出回路１９のローパスフィルタ(ＬＰＦ)１９８の出力端子から、その存在が検出された最小マーク長２Ｔの最短周期読み出し信号のＤＣ成分が生成されるものである。従って、このように生成される最小マーク長２Ｔの最短周期読み出し信号のＤＣ成分が図４に示した第２オフセット低減回路１７の減算器１７１の減算入力端子−に供給されることによって、ＰＬＬ回路１６の出力端子から減算器１７１の加算入力端子＋に供給される最小マーク長２Ｔの最短周期読み出し信号との減算が実行される。その結果、図４に示した第２オフセット低減回路１７の減算器１７１の出力端子からＤＣ成分が確実にキャンセルされた最小マーク長２Ｔの最短周期読み出し信号のＡＣ成分が生成され最尤復号回路１８の入力端子に供給されることが可能となる。
【０１１３】
図４に示した第２オフセット低減回路１７にＰＬＬ回路１６の出力からマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が供給される場合には、最尤復号回路１８の出力端子から図５に示した補正量算出回路１９に供給される復号信号は図５に示した４種類の５ビットパターンＰａｔｔｅｒｎ０〜Ｐａｔｔｅｒｎ３のいずれとも一致しないものとなる。その結果、図５に示した補正量算出回路１９では、最短周期信号検出回路１９５から生成されるローレベルの出力信号によってスイッチ１９７はオフ状態に制御され、補正量算出回路１９のローパスフィルタ(ＬＰＦ)１９８の出力端子のＤＣ成分はゼロレベルとなる。
【０１１４】
従って、図４の第２オフセット低減回路１７の減算器１７１の減算入力端子−に補正量算出回路１９から供給されるＤＣ成分補正量がゼロとなるので、第２オフセット低減回路１７のＤＣ成分のキャンセル動作が停止されて信号通過状態となる。
【０１１５】
以上の結果により、ＰＲＭＬ方式の読み出し信号処理を実行するビタビ復号器により構成された最尤復号回路１８の入力端子には、ロングマーク信号のオフセットである第１ＤＣオフセットと最短周期信号のオフセットである第２ＤＣオフセットとがそれぞれ確実にキャンセルされたロングマーク信号と最短周期信号の再生信号のＡＣ成分が供給される。その結果、ビタビ復号器によって構成された最尤復号回路１８の最尤検出の検出性能を向上することが可能である。
【０１１６】
《コントローラおよび記録再生装置の動作》
図１に示した本発明の実施の形態１による記録再生装置において、コントローラ２０にはＰＬＬ回路１６からＰＬＬロック検出信号と最尤復号回路１８から復号信号とが供給される。更に、図１では図示されてはいないが、コントローラ２０には再生開始コマンド信号も図１に示した記録再生装置の操作パネルから供給される。また更に、コントローラ２０から第１オフセット低減回路１５と第２オフセット低減回路１７とに、第１イネーブル信号と第２イネーブル信号とがそれぞれ供給される。
【０１１７】
図６は、図１に示した本発明の実施の形態１による記録再生装置の動作を説明する図である。
【０１１８】
図６のステップ６０の開始動作は、図１に示した記録再生装置の操作パネルから再生開始コマンド信号がコントローラ２０に供給されることによって開始される。
【０１１９】
次のステップ６１においては、コントローラ２０は、ステップ６０の再生開始コマンド信号に応答して、ハイレベルの第１イネーブル信号を第１オフセット低減回路１５に供給する。
【０１２０】
その次のステップ６２においては、第１オフセット低減回路１５は、ハイレベルの第１イネーブル信号に応答して、図２を参照して説明したように、マーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号に関してＤＣ成分を低減(キャンセル)する。
【０１２１】
その次のステップ６３においては、ステップ６２においてＤＣ成分が低減されたマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号に関してＰＬＬ回路１６はＰＬＬロック動作を実行する。
【０１２２】
その次のステップ６４においては、ステップ６３におけるＰＬＬ回路１６によるマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号に関するＰＬＬロック動作が完了したか否かとマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号に関して最尤復号回路１８の出力端子から復号信号が生成されたか否かがコントローラ２０によって判別される。コントローラ２０による判別結果が「ＮＯ」の場合には、ステップ６３の処理に戻され、コントローラ２０による判別結果が「ＹＥＳ」の場合には、次のステップ６５に移行する。
【０１２３】
その次のステップ６５においては、「ＹＥＳ」の判別結果に応答して、コントローラ２０はハイレベルの第２イネーブル信号を第２オフセット低減回路１７に供給する。
【０１２４】
その次のステップ６６においては、第２オフセット低減回路１７と補正量算出回路１９とは、ハイレベルの第２イネーブル信号に応答して、図４と図５とを参照して説明したように、最小マーク長２Ｔの最短周期読み出し信号に関してＤＣ成分を低減(キャンセル)する。
【０１２５】
その次のステップ６７においては、ステップ６２、６６においてロングマーク信号の第１ＤＣオフセットと最短周期信号の第２ＤＣオフセットとがそれぞれ低減されたロングマーク信号と最短周期信号の再生信号のＡＣ成分に関して最尤復号回路１８は最尤検出を実行する。
【０１２６】
ＢＤＸＬ規格に準拠した光ディスク１１の全記録情報に関して上述したステップ６１乃至ステップ６７の処理が完了すると、コントローラ２０はステップ６８の終了動作により図１に示した本発明の実施の形態１による記録再生装置を構成する全ての電子装置の動作を停止する。すなわち、コントローラ２０はステップ６８の終了動作により図１の記録再生装置を構成する光ピックアップ１２、スピンドルモータ１３、Ａ／Ｄ変換器１４、第１オフセット低減回路１５、ＰＬＬ回路１６、第２オフセット低減回路１７、最尤復号回路１８、補正量算出回路１９の全ての動作を停止するものである。
【０１２７】
尚、図１に示した本発明の実施の形態１による記録再生装置では、Ａ／Ｄ変換器１４、第１オフセット低減回路１５、ＰＬＬ回路１６、第２オフセット低減回路１７、最尤復号回路１８、補正量算出回路１９、コントローラ２０は、記録再生半導体集積回路１の半導体チップに集積化されたものである。
【０１２８】
図７は、図１に示した本発明の実施の形態１による記録再生装置により処理されるマーク長３Ｔのロングマークの大振幅再生信号の正振幅のピークと負振幅のピークとの間の中央のＤＣレベルと最小マーク長２Ｔの最短周期読み出し信号の正振幅のピークと負振幅のピークとの間の中央のＤＣレベルとが一致した理想的な状態を示す図である。
【０１２９】
すなわち、図７に示す理想的な状態では、マーク長３Ｔのロングマークの大振幅再生信号のＤＣレベルと最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号のＤＣレベルとは、略同一のＤＣレベルＬDCに一致したものとなっている。
【０１３０】
従って、図７に示した理想的な状態では、マーク長３Ｔのロングマークの大振幅再生信号の波形部分でも最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号の波形部分でも、ＰＬＬ回路１６のゼロクロス検出による同期タイミング生成が可能なものである。
【０１３１】
図８は、図１に示した本発明の実施の形態１による記録再生装置を使用することによってＢＤＸＬ規格に準拠した光ディスク１１から読み出されて処理されるマーク長３Ｔのロングマークの大振幅再生信号の正負振幅ピーク間の中央のＤＣレベルと最小マーク長２Ｔの最短周期読み出し信号の正負振幅ピーク間の中央のＤＣレベルとが不一致となる現実的な状態を示す図である。
【０１３２】
すなわち、図８に示す現実的な状態では、マーク長３Ｔのロングマークの大振幅再生信号のＤＣレベルは理想的なＤＣレベルＬDCに一致する比較的安定したものとなっているに対して、最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号のＤＣレベルは理想的なＤＣレベルＬDCよりも低い低ＤＣレベルＬDCLまたは理想的なＤＣレベルＬDCよりも高い高ＤＣレベルＬDCHとなると言う不安定なものとなっている。
【０１３３】
従って、図８に示す現実的な状態では、安定な同一のＤＣレベルＬDCをゼロレベルとするＰＬＬ回路１６でのゼロクロス検出は、ＤＣレベルが比較的安定であるマーク長３Ｔのロングマークの大振幅再生信号に関しては可能であるが、ＤＣレベルが不安定である最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号に関しては不可能であることが理解される。
【０１３４】
すなわち、図８に示した現実的な状態では、ＤＣレベルが比較的安定であるマーク長３Ｔのロングマークの大振幅再生信号の波形部分ではＰＬＬ回路１６のゼロクロス検出による同期タイミング生成が可能であるが、ＤＣレベルが不安定である最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号の波形部分ではＰＬＬ回路１６のゼロクロス検出による同期タイミング生成が不可能なものである。
【０１３５】
従って、図１に示した本発明の実施の形態１による記録再生装置においては、ＤＣレベルが不安定である最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号の波形部分では、第１オフセット低減回路１５のＤＣ成分キャンセル動作は停止され、ＰＬＬ回路１６のゼロクロス検出による同期タイミング生成(ロック動作)も停止される。更にこの状態で最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号に応答してアンロック状態のＰＬＬ回路１６から生成される位相補償されていない非同期のサンプリング再生データに関して、第２オフセット低減回路１７と補正量算出回路１９とはＤＣ成分のキャンセル動作を実行するものである。また更に、図１に示した本発明の実施の形態１による記録再生装置においては、ＤＣレベルが比較的安定であるマーク長３Ｔのロングマークの大振幅再生信号の波形部分では、第１オフセット低減回路１５のＤＣ成分キャンセル動作が実行され、ＰＬＬ回路１６のゼロクロス検出による同期タイミング生成(ロック動作)も実行される。更にこの状態では第２オフセット低減回路１７と補正量算出回路１９とはＤＣ成分のキャンセル動作が停止されるので、信号通過状態の第２オフセット低減回路１７を介してＰＬＬ回路１６の出力端子から第１オフセット低減回路１５によってＤＣ成分がキャンセルされたマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が最尤復号回路１８の入力端子に供給される。その結果、最尤復号回路１８による再生信号の最尤検出の検出性能の向上が可能となる。
【０１３６】
図９は、図１に示した本発明の実施の形態１による記録再生装置の第１オフセット低減回路１５とＰＬＬ回路１６とによって処理された最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号とマーク長３Ｔのロングマークの大振幅再生信号とを含む再生信号９０１の波形を示す図である。
【０１３７】
尚、図９では、再生信号９０１の大きな黒丸は、アンロック状態もしくはロック状態のＰＬＬ回路１６の出力端子から生成されるサンプリング再生データを示すものである。
【０１３８】
図９に示した図１の記録再生装置の第１オフセット低減回路１５とＰＬＬ回路１６とによって処理された再生信号９０１の波形の前半部分は、ＤＣレベルが不安定な最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号の部分である。再生信号９０１の波形の前半部分の最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号も、理想的には破線波形９０２に示すように、ゼロレベルとクロスするゼロクロスを行うものである。しかしながら、光ディスク１１がＢＤＸＬ規格に準拠する高記録密度のディスクである場合には、円弧９０５の内部の実線波形９０１に示すように現実的な状態での最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号は、ゼロレベルとクロスするゼロクロスを行うことが不可能なものとなる。
【０１３９】
このような状況で、図２に示す第１オフセット低減回路１５の信号長判別回路１５２はＡ／Ｄ変換器１４の出力のディスク再生信号のデジタル振幅が所定のしきい値である第１のしきい値９０３と第２のしきい値９０４の範囲外に変化しないことを判別して、ＢＤＸＬ規格に準拠した最小マーク長２Ｔの小振幅再生信号の最短周期読み出し信号が再生信号９０１の波形の前半部分に供給されていることを検出する。第１オフセット低減回路１５の信号長判別回路１５２によるこの検出結果に応答して、図１に示した本発明の実施の形態１による記録再生装置においては、第１オフセット低減回路１５のＤＣ成分キャンセル動作は停止され、ＰＬＬ回路１６のゼロクロス検出による同期タイミング生成(ロック動作)も停止される。
【０１４０】
図９に示した図１の記録再生装置の第１オフセット低減回路１５とＰＬＬ回路１６とによって処理された再生信号９０１の波形の中間部分と後半部分とは、ＤＣレベルが比較的に安定であるマーク長３Ｔのロングマークの大振幅再生信号の部分である。再生信号９０１の波形の中間部分と後半部分におけるマーク長３Ｔのロングマークの大振幅再生信号は、ゼロレベルとクロスするゼロクロスを確実に行うものである。
【０１４１】
すなわち、図９において、黒丸９０６、９０７、９０８はゼロクロス点を示し、黒丸９０９、９１１、９１３はゼロクロス点９０６、９０７、９０８の直前のＰＬＬ回路１６によるサンプリング再生データを示し、黒丸９１０、９１２、９１４はゼロクロス点９０６、９０７、９０８の直後のＰＬＬ回路１６によるサンプリング再生データを示すものである。
【０１４２】
このような状況で、図２に示す第１オフセット低減回路１５の信号長判別回路１５２はＡ／Ｄ変換器１４の出力のディスク再生信号のデジタル振幅が所定のしきい値である第１のしきい値９０３と第２のしきい値９０４の範囲外に変化することを判別して、ＢＤＸＬ規格に準拠したマーク長３Ｔ又は４Ｔのロングマークの大振幅再生信号が再生信号９０１の波形の中間部分と後半部分とに供給されていることを検出する。その結果、第１オフセット低減回路１５の信号長判別回路１５２によるこの検出結果に応答して、図１に示した本発明の実施の形態１による記録再生装置においては、第１オフセット低減回路１５のＤＣ成分キャンセル動作が実行され、ＰＬＬ回路１６のゼロクロス検出による同期タイミング生成(ロック動作)も実行される。
【０１４３】
［実施の形態２］
図１０は、本発明の実施の形態２による再生装置の構成を示す図である。
【０１４４】
図１０に示す本発明の実施の形態２による記録再生装置が図１に示した本発明の実施の形態１による記録再生装置と相違するのは、ＰＬＬ回路１６がＡ／Ｄ変換器１４に供給されるサンプリング・クロックを形成する点であり、その他の点は同一である。
【０１４５】
すなわち、図１０に示した本発明の実施の形態２による記録再生装置では、図１に示した本発明の実施の形態１と同様にＰＬＬ回路１６の入力端子に第１オフセット低減回路１５からＤＣ成分がキャンセルされたマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が供給されるので、ＰＬＬ回路１６はマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号に応答して同期タイミング生成のためのＰＬＬロック動作を実行する。
【０１４６】
更に、図１０に示した本発明の実施の形態２による記録再生装置では、図１に示した本発明の実施の形態１と同様にＰＬＬ回路１６の位相制御回路１６１の入力端子に第１オフセット低減回路１５からＤＣ成分がキャンセルされない最小マーク長２Ｔの最短周期読み出し信号が供給される状態において、ＰＬＬ回路１６はアンロック状態となる。その結果、ＰＬＬ回路１６はロングマークの大振幅再生信号に応答して同期タイミングを生成して、Ａ／Ｄ変換器１４のサンプリング・クロックとして同期タイミングをＡ／Ｄ変換器１４に供給する。
【０１４７】
図１１は、図１０に示した本発明の実施の形態２による記録再生装置のＰＬＬ回路１６の構成を示す図である。
【０１４８】
図１１に示すように、ＰＬＬ回路１６は、位相比較回路１６２と位相誤差増幅回路１６３と位相誤差平均化回路１６４と発振器１６５により構成されている。
【０１４９】
位相比較回路１６２の入力端子には第１オフセット低減回路１５からＤＣ成分が確実にキャンセルされたマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が供給され、Ａ／Ｄ変換器１４は発振器１６５から生成されるサンプリング・クロックに応答する。その結果、Ａ／Ｄ変換器１４の出力端子からは、ゼロクロスの前後の２個のサンプリング再生データの絶対値が略等しくなるように位相補償された多数のサンプリング再生データが生成される。
【０１５０】
位相比較回路１６２はＡ／Ｄ変換器１４から第１オフセット低減回路１５を介して供給される多数のサンプリング再生データからゼロクロスの前後の２個のサンプリング再生データの平均値を算出して、この平均値を位相誤差情報として位相誤差増幅回路１６３の入力端子に供給する。
【０１５１】
位相誤差増幅回路１６３は位相比較回路１６２により算出されたゼロクロスの前後の２個のサンプリング再生データの平均値である位相誤差情報を増幅して、位相誤差増幅回路１６３の出力端子からの位相誤差増幅出力信号が位相誤差平均化回路１６４の入力端子に供給される。
【０１５２】
ＰＬＬ回路１６の閉ループフィルタとして機能する位相誤差平均化回路１６４は位相誤差増幅回路１６３の位相誤差増幅出力信号の平均値を算出して、この平均値をサンプリング位相制御情報として発振器１６５の制御端子に供給する。従って、発振器１６５からＡ／Ｄ変換器１４に供給されるサンプリング・クロックの位相は、マーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号のゼロレベル検出によって検出される位相と同期するものとなる。
【０１５３】
図１２は、図１０に示した本発明の実施の形態２による記録再生装置のＰＬＬ回路１６の他の構成を示す図である。
【０１５４】
図１２に示すように、ＰＬＬ回路１６は、位相比較回路１６２と位相誤差平均化回路１６４とＤ／Ａ変換器１６６と電圧制御発振器１６５により構成されている。
【０１５５】
位相比較回路１６２の入力端子には第１オフセット低減回路１５からＤＣ成分が確実にキャンセルされたマーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号が供給され、Ａ／Ｄ変換器１４は電圧制御発振器１６５から生成されるサンプリング・クロックに応答する。その結果、Ａ／Ｄ変換器１４の出力端子からは、ゼロクロスの前後の２個のサンプリング再生データの絶対値が略等しくなるように位相補償された多数のサンプリング再生データが生成される。
【０１５６】
位相比較回路１６２は、Ａ／Ｄ変換器１４から供給される第１オフセット低減回路１５を介して多数のサンプリング再生データからゼロクロスの位相と電圧制御発振器１６５から生成されるサンプリング・クロックの位相との間の位相誤差情報を生成して位相誤差平均化回路１６４の入力端子に供給する。
【０１５７】
ＰＬＬ回路１６の閉ループフィルタとして機能する位相誤差平均化回路１６４は位相比較回路１６２からの位相誤差出力信号の平均値を算出して、この平均値がＤ／Ａ変換器１６６のデジタル入力端子に供給され、Ｄ／Ａ変換器１６６のアナログ出力電圧が電圧制御発振器１６５の制御入力端子に供給される。その結果、電圧制御発振器１６５からＡ／Ｄ変換器１４に供給されるサンプリング・クロックの位相は、マーク長３Ｔおよび４Ｔのロングマークの大振幅再生信号のゼロレベル検出によって検出される位相と同期するものとなる。
【０１５８】
更に、図１０に示した本発明の実施の形態２による記録再生装置では、図１に示した本発明の実施の形態１と同様にビタビ復号器で構成された最尤復号回路１８の入力端子に第１オフセット低減回路１５と第２オフセット低減回路１６によってＤＣ成分が確実にキャンセルされた再生信号のＡＣ成分が供給されるので、最尤復号回路１８の最尤検出の検出性能を向上することが可能である。
【０１５９】
［実施の形態３］
図１３は、本発明の実施の形態３による再生装置の構成を示す図である。
【０１６０】
図１３に示す本発明の実施の形態３による記録再生装置が図１に示した本発明の実施の形態１による記録再生装置と相違するのは、ＰＬＬ回路１６が第１オフセット低減回路１５を内蔵する点であり、その他の点は同一である。
【０１６１】
すなわち、図１３に示した本発明の実施の形態３による記録再生装置のＰＬＬ回路１６は、図１に示した本発明の実施の形態１による記録再生装置で説明した第１オフセット低減回路１５を内蔵したものである。
【０１６２】
図１４は、図１３に示した本発明の実施の形態３による記録再生装置において、第１オフセット低減回路１５を内蔵するＰＬＬ回路１６の構成を示す図である。
【０１６３】
すなわち、図１４に示すように、本発明の実施の形態３によるＰＬＬ回路１６は、図３に示した本発明の実施の形態１によるＰＬＬ回路１６と比較すると、位相制御回路１６１の出力端子と位相比較回路１６２の入力端子との間に第１オフセット低減回路１５が追加されたものである。更に、図１４に示す本発明の実施の形態３によるＰＬＬ回路１６に追加された第１オフセット低減回路１５は、図２で説明したように、遅延回路１５１と信号長判別回路１５２と移動平均算出回路１５３と減算器１５４とによって構成されたものである。
【０１６４】
図１３と図１４に示した本発明の実施の形態３による記録再生装置の動作は、図１に示した本発明の実施の形態１による記録再生装置の動作と同一であるので、その説明は省略する。
【０１６５】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１６６】
例えば、本発明は、記録再生装置に着脱可能なリムーバブル型ディスクであるＣＤ、ＤＶＤ、ＢＤ等の光ディスクにのみ限定されるものではなく、記録再生装置に固定された着脱不可能なハードディスク等の固定ディスクの記録再生装置に適用することも可能である。
【符号の説明】
【０１６７】
１…記録再生半導体集積回路
１１…光ディスク
１２…光ピックアップ
１３…スピンドルモータ
１４…Ａ／Ｄ変換器
１５…第１オフセット回路
１６…ＰＬＬ回路
１７…第２オフセット回路
１８…最尤復号回路
１９…補正量算出回路
２０…コントローラ
【図１】
2013206480.tif 000003
【図２】
2013206480.tif 000004
【図３】
2013206480.tif 000005
【図４】
2013206480.tif 000006
【図５】
2013206480.tif 000007
【図６】
2013206480.tif 000008
【図７】
2013206480.tif 000009
【図８】
2013206480.tif 000010
【図９】
2013206480.tif 000011
【図１０】
2013206480.tif 000012
【図１１】
2013206480.tif 000013
【図１２】
2013206480.tif 000014
【図１３】
2013206480.tif 000015
【図１４】
2013206480.tif 000016