(57)【要約】      （修正有）【課題】面積を拡張したり工程を増加することなく、信号線の過密化が抑制された、ＳＩＰ構造の半導体装置を提供する。【解決手段】接続パッドが配置される配線基板ＳＵＢと、電極パッドが配置される半導体チップＣＨＰ１とを備え、配線基板の外縁である第１の配線基板縁部ＳＥ１、第２の配線基板縁部ＳＥ２、第３の配線基板縁部ＳＥ３のそれぞれと、第１、第２および第３の配線基板縁部のそれぞれに対向する半導体チップの外縁である第１のチップ縁部ＣＥ１、第２のチップ縁部ＣＥ２、第３のチップ縁部ＣＥ３のそれぞれとの距離である第１の距離、第２の距離および第３の距離の大小関係は、電極パッドと接続パッドとを接続し、電極パッドから第１、第２および第３のチップ縁部に向かう方向に延びる信号線ＷＲの本数であるそれぞれ第１の本数、第２の本数および第３の本数の大小関係に等しい。第１、第２、第３の距離のうち少なくとも２つは互いに異なっている。【選択図】図３
2013168558.tif 000002
【特許請求の範囲】
【請求項１】
第１の主表面を有し前記第１の主表面上に複数の接続パッドが配置される矩形の配線基板と、
前記配線基板の前記第１の主表面の上方に配置された、第２の主表面を有し前記第２の主表面上に複数の電極パッドが配置される矩形の半導体チップとを備え、
前記配線基板の外縁である第１の配線基板縁部と前記第１の配線基板縁部に対向する前記半導体チップの外縁である第１のチップ縁部との距離である第１の距離と、前記配線基板の外縁である第２の配線基板縁部と前記第２の配線基板縁部に対向する前記半導体チップの外縁である第２のチップ縁部との距離である第２の距離と、前記配線基板の外縁である第３の配線基板縁部と前記第３の配線基板縁部に対向する前記半導体チップの外縁である第３のチップ縁部との距離である第３の距離との大小関係は、前記電極パッドと前記接続パッドとを接続する信号線のうち、前記電極パッドから前記第１、第２および第３のチップ縁部のそれぞれに向かう方向に延びる前記信号線の本数であるそれぞれ第１の本数、第２の本数および第３の本数の大小関係に等しく、
前記第１、第２、第３の距離のうち少なくとも２つは互いに異なっている、半導体装置。
【請求項２】
前記第１、第２、第３の配線基板縁部以外の前記配線基板の外縁である第４の配線基板縁部と前記第１、第２、第３のチップ縁部以外の前記半導体チップの外縁である第４のチップ縁部との距離である第４の距離と、前記第１、第２、第３の距離のそれぞれとの大小関係は、前記電極パッドから前記第４のチップ縁部に向かう方向に延びる前記信号線の本数である第４の本数と、前記第１、第２、第３の本数のそれぞれとの大小関係に等しい、請求項１に記載の半導体装置。
【請求項３】
第１の主表面を有し前記第１の主表面上に複数の接続パッドが配置される矩形の配線基板と、
前記配線基板の前記第１の主表面の上方に配置された、第２の主表面を有し前記第２の主表面上に複数の電極パッドが配置される矩形の半導体チップとを備え、
前記配線基板の外縁である第１の配線基板縁部と前記第１の配線基板縁部に対向する前記半導体チップの外縁である第１のチップ縁部との距離である第１の距離と、前記配線基板の外縁である第２の配線基板縁部と前記第２の配線基板縁部に対向する前記半導体チップの外縁である第２のチップ縁部との距離である第２の距離との比は、前記電極パッドと前記接続パッドとを接続する信号線のうち、前記電極パッドから前記第１、第２のチップ縁部のそれぞれに向かう方向に延びる前記信号線の本数であるそれぞれ第１の本数と第２の本数との比に等しく、
前記第１の距離と前記第２の距離とは互いに異なっている、半導体装置。
【請求項４】
第１の主表面を有し前記第１の主表面上に複数の接続パッドが配置される矩形の配線基板と、
前記配線基板の前記第１の主表面の上方に配置された、第２の主表面を有し前記第２の主表面上に複数の電極パッドが配置される矩形の半導体チップとを備え、
前記配線基板の外縁である第１の配線基板縁部と前記第１の配線基板縁部に対向する前記半導体チップの外縁である第１のチップ縁部と前記第１の配線基板縁部と前記第１のチップ縁部とのそれぞれの１対の端点のうち同じ側にある端点同士を結ぶ線分とに囲まれた第１の領域と、前記配線基板の外縁である第２の配線基板縁部と前記第２の配線基板縁部に対向する前記半導体チップの外縁である第２のチップ縁部と前記第２の配線基板縁部と前記第２のチップ縁部とのそれぞれの１対の端点のうち同じ側にある端点同士を結ぶ線分とに囲まれた第２の領域と、前記配線基板の外縁である第３の配線基板縁部と前記第３の配線基板縁部に対向する前記半導体チップの外縁である第３のチップ縁部と前記第３の配線基板縁部と前記第３のチップ縁部とのそれぞれの１対の端点のうち同じ側にある端点同士を結ぶ線分とに囲まれた第３の領域とのそれぞれの面積である第１の面積、第２の面積および第３の面積の大小関係は、前記電極パッドと前記接続パッドとを接続する信号線のうち、前記電極パッドから前記第１、第２および第３の領域のそれぞれに向かう方向に延びる前記信号線の本数であるそれぞれ第１の本数、第２の本数および第３の本数の大小関係に等しく、
前記第１、第２、第３の面積のうち少なくとも２つは互いに異なっている、半導体装置。
【請求項５】
第１の主表面を有し前記第１の主表面上に複数の接続パッドが配置される矩形の配線基板と、
前記配線基板の前記第１の主表面の上方に配置された、第２の主表面を有し前記第２の主表面上に複数の電極パッドが配置される矩形の半導体チップとを備え、
前記配線基板の外縁である第１の配線基板縁部と前記第１の配線基板縁部に対向する前記半導体チップの外縁である第１のチップ縁部と前記第１の配線基板縁部と前記第１のチップ縁部とのそれぞれの１対の端点のうち同じ側にある端点同士を結ぶ線分とに囲まれた第１の領域と、前記配線基板の外縁である第２の配線基板縁部と前記第２の配線基板縁部に対向する前記半導体チップの外縁である第２のチップ縁部と前記第２の配線基板縁部と前記第２のチップ縁部とのそれぞれの１対の端点のうち同じ側にある端点同士を結ぶ線分とに囲まれた第２の領域とのそれぞれの面積である第１の面積と第２の面積との比は、前記電極パッドと前記接続パッドとを接続する信号線のうち、前記電極パッドから前記第１、第２の領域のそれぞれに向かう方向に延びる前記信号線の本数であるそれぞれ第１の本数と第２の本数との比に等しく、
前記第１の面積と前記第２の面積とは互いに異なっている、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、基板上に半導体を搭載した半導体装置に関するものである。
【背景技術】
【０００２】
近年、複数の集積回路（ＬＳＩ：Large Scale Integration）としての半導体を単一の配線基板に実装したいわゆるＳＩＰ（System In Package）構造を有する半導体装置の開発が進められている。ここで実装とは、配線基板に形成された複数の接続パッドと配線基板上に搭載された半導体に形成された複数の電極パッドとを、信号線により電気的に接続する処理を意味する。
【０００３】
従来のＳＩＰ構造はたとえば国際公開第２００６／０３０５１７号パンフレット（特許文献１）に開示されている。ここでは電極パッドから各辺に対向する領域に延びる信号線の本数が等しくなるように形成された半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００６／０３０５１７号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のＳＩＰ構造は配線基板の中央部に半導体が配置されていたため、信号線が配線基板上において過密になることに起因する信号線の配置上の問題が生じることは少なかった。しかし近年、高集積化が進むにつれ、単一の配線基板上に複数の半導体が実装されることになった結果、当該半導体が配線基板上の一方向に偏った位置（配線基板上の端部に近い位置）に配置されることが多くなっている。その結果、特に半導体の縁部と配線基板の縁部との距離が短い、あるいは半導体の外縁と配線基板の外縁とに挟まれた領域の面積が小さい方向に半導体から延びる信号線が、配線基板上において過密になり当該信号線の配置が困難になる可能性がある。
【０００６】
たとえば上記距離が短い、面積が小さい方向に関して距離を長くしたり面積を拡張することにより、上記の問題を回避することができる。しかしこの場合、配線基板のサイズが大きくなるため、ＳＩＰの高集積化に背反する結果を招く可能性がある。
【０００７】
また上記特許文献１においては、対策として配線基板の一方の主表面から他方の主表面まで貫通する開口部を設け、開口部を介して一方の主表面側の信号線を他方の主表面側に引き回すことにより、配線基板上において信号線が過密になることを抑制している。しかし、配線基板の一方の主表面側に加えて他方の主表面側に信号線を接続するパッドが必要になり、工程が複雑になる可能性がある。
【０００８】
以下の実施の形態は、上記の問題に鑑みなされたものであり、面積を拡張したり工程を増加することなく、信号線の過密化が抑制された、いわゆるＳＩＰ構造の半導体装置を提供するためのものである。
【課題を解決するための手段】
【０００９】
一実施の形態によれば、複数の接続パッドが配置される矩形の配線基板と、複数の電極パッドが配置される矩形の半導体とを備える。配線基板にはその外縁に第１の配線基板縁部、第２の配線基板縁部および第３の配線基板縁部を有し、半導体にはその外縁に第１の半導体の縁部、第２の半導体の縁部および第３の半導体の縁部を有する。第１の配線基板縁部と第１の半導体の縁部との距離である第１の距離と、第２の配線基板縁部と第２の半導体の縁部との距離である第２の距離と、第３の配線基板縁部と第３の半導体の縁部との距離である第３の距離との大小関係は、電極パッドから第１、第２および第３の半導体の縁部のそれぞれに向かう方向に延びる信号線の本数であるそれぞれ第１の本数、第２の本数および第３の本数の大小関係に等しい。なお第１、第２、第３の距離のうち少なくとも２つは互いに異なっている。
【００１０】
他の実施の形態によれば、第１の距離と第２の距離との比は、第１の本数と第２の本数との比に等しい。なお第１の距離と第２の距離とは互いに異なっている。
【００１１】
さらに他の実施の形態によれば、第１の配線基板縁部と第１の半導体の縁部とこれらの端点のうち同じ側にある端点同士を結ぶ線分とに囲まれる第１の領域と、第２の配線基板縁部と第２の半導体の縁部と上記と同様の線分とに囲まれる第２の領域と、第３の配線基板縁部と第３の半導体の縁部と上記と同様の線分とに囲まれる第３の領域と、のそれぞれの面積（それぞれ第１の面積、第２の面積、第３の面積）の大小関係は、それぞれ第１の本数、第２の本数および第３の本数の大小関係に等しい。なお第１、第２、第３の距離のうち少なくとも２つは互いに異なっている。
【００１２】
さらに他の実施の形態によれば、第１の面積と第２の面積との比は、第１の本数と第２の本数との比に等しい。なお第１の距離と第２の距離とは互いに異なっている。
【発明の効果】
【００１３】
上記の一実施の形態によれば、ＳＩＰ構造の半導体装置において、上記距離が短い（面積が小さい）方向に延びる信号線の本数が少なくなる。このため、面積を拡張したり工程を増加することなく、信号線の過密化を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施の形態に係る半導体装置（モールド樹脂を除く）を上方から見た態様を示す概略平面図である。
【図２】図１のＩＩ−ＩＩ線に沿う部分における概略断面図である。
【図３】実施の形態１における半導体と配線基板との接続態様を示す概略平面図である。
【図４】図３中の点線で囲まれた領域ＩＶの概略拡大平面図（上）と、信号線が接続パッドと電極パッドとを接続する態様を示す概略断面図（下）とである。
【図５】実施の形態１における半導体の各縁部に対応する距離を示す概略平面図である。
【図６】図３の変形例としての半導体と配線基板との接続態様を示す概略平面図である。
【図７】実施の形態２における半導体と配線基板との接続態様を示す概略平面図である。
【図８】実施の形態３における半導体の各縁部に対応する面積を示す概略平面図である。
【図９】図５の変形例としての半導体の配置、およびそれに対応する距離および面積を示す概略平面図である。
【発明を実施するための形態】
【００１５】
以下、本実施の形態について図に基づいて説明する。
（実施の形態１）
まず本実施の形態としてＳＩＰ構造の半導体装置について説明する。
【００１６】
図１を参照して、本実施の形態の半導体装置ＳＰはいわゆるＳＩＰ構造を有しており、電子機器に搭載される実装基板に実装される。半導体装置ＳＰは、配線基板ＳＵＢと、半導体チップＣＨＰ１，ＣＨＰ２，ＣＨＰ３（半導体）と、外部接続端子ＥＣＴとを主に有している。
【００１７】
配線基板ＳＵＢは半導体装置ＳＰ全体を支持する基板であり、基板用の一般公知の材質により構成される。配線基板ＳＵＢはたとえば平面視において矩形の板状である。半導体チップＣＨＰ１，ＣＨＰ２，ＣＨＰ３は、配線基板ＳＵＢの一方（図における上側）の主表面（第１の主表面）の上方に配置されている。半導体チップＣＨＰ１，ＣＨＰ２，ＣＨＰ３はたとえばマイクロプロセッサなどのロジックチップまたはフラッシュメモリなどのメモリチップであり、たとえばシリコンなどの単結晶からなるウェハの態様を有する。すなわち半導体チップＣＨＰ１，ＣＨＰ２，ＣＨＰ３はいずれもいわゆるＬＳＩとして用いられる。図１の半導体チップＣＨＰ１，ＣＨＰ２，ＣＨＰ３は所望の大きさにカット（ダイシング）されており、平面視において矩形状（たとえば正方形、長方形）を有している。
【００１８】
複数の外部接続端子ＥＣＴは、配線基板ＳＵＢの他方（図における下側）の主表面上において一定の間隔をあけて配置されている。外部接続端子ＥＣＴはたとえばはんだボールからなる球形状を有しており、半導体装置ＳＰとこれを搭載する（図示されない）実装基板とを電気的に接続する。
【００１９】
図２を参照して、半導体チップＣＨＰ１，ＣＨＰ２，ＣＨＰ３は配線基板ＳＵＢの第１の主表面の上方に、バンプＢＭＰを介して実装される。バンプＢＭＰはたとえばはんだにより形成されることが好ましい。たとえば半導体チップＣＨＰ１，ＣＨＰ２において（図２に示されない）電極パッドが配置される主表面を配線基板ＳＵＢと対向させ（電極パッドが配置される主表面を下に向け）、当該電極パッドと配線基板ＳＵＢの（図２に示されない）接続パッドとがバンプＢＭＰにより電気的に接続される態様をとることが好ましい。また配線基板ＳＵＢの一方の主表面上に配置された半導体チップＣＨＰ１，ＣＨＰ２，ＣＨＰ３がモールド樹脂ＲＳＮで充填された構成を有してもよい。
【００２０】
以下においては半導体チップＣＨＰ１，ＣＨＰ２，ＣＨＰ３のうち特に半導体チップＣＨＰ１について考える。図３を参照して、半導体チップＣＨＰ１は平面視において配線基板ＳＵＢの中央部から左側に偏った位置に配置されている。これは上記の図１が示すように、半導体装置ＳＰにおいては配線基板ＳＵＢの主表面には互いに間隔をあけて複数の半導体チップＣＨＰ１，ＣＨＰ２，ＣＨＰ３が配置されるためである。
【００２１】
配線基板ＳＵＢの、平面視における左側、下側、右側および上側の外縁をそれぞれ第１の配線基板縁部ＳＥ１、第２の配線基板縁部ＳＥ２、第３の配線基板縁部ＳＥ３および第４の配線基板縁部ＳＥ４とする。これらはいずれも、矩形状の配線基板ＳＵＢの外縁の１辺を表わす、配線基板ＳＵＢの主表面の境界部に相当するものである。また図３に示すように半導体チップＣＨＰ１の、平面視における左側、下側、右側および上側の外縁をそれぞれ第１のチップ縁部ＣＥ１、第２のチップ縁部ＣＥ２、第３のチップ縁部ＣＥ３および第４のチップ縁部ＣＥ４とする。これらはいずれも、矩形状の半導体チップＣＨＰ１の外縁の１辺を表わす、半導体チップＣＨＰ１の主表面の境界部に相当するものである。第１のチップ縁部ＣＥ１は第１の配線基板縁部ＳＥ１に、第２のチップ縁部ＣＥ２は第２の配線基板縁部ＳＥ２に、第３のチップ縁部ＣＥ３は第３の配線基板縁部ＳＥ３に、第４のチップ縁部ＣＥ４は第４の配線基板縁部ＳＥ４に、それぞれ対向する縁部を表わす。
【００２２】
図３および図４を参照して、半導体チップＣＨＰ１の一方（図における上側）の主表面（第２の主表面）の上には、一定の間隔をあけて複数の電源端子ＰＷＲ、接地端子ＧＮＤおよび、図示されないが電極パッドが配置されている。電源端子ＰＷＲは、半導体チップＣＨＰ１の主表面上に形成される図示されないＭＯＳ（Metal Oxide Semiconductor）トランジスタなどの半導体素子に電力を供給するための端子を総括して図示したものである。接地端子ＧＮＤは、半導体チップＣＨＰ１の半導体素子に加える電位に対する接地電位を供給するための端子を総括して図示したものである。
【００２３】
電極パッドは、半導体チップＣＨＰ１上の半導体素子と、配線基板ＳＵＢとを電気的に接続するための端子である。電極パッドはバンプＢＭＰを介して配線基板ＳＵＢと接続され、配線基板ＳＵＢ内の信号線ＷＲを介して、図４に示されない接続パッドと電気的に接続された外部接続端子ＥＣＴ（または外部接続端子ＥＣＴと電気的に接続される図示されない外部接続用電極）と電気的に接続される。これにより半導体チップＣＨＰ１と、半導体装置ＳＰの外部の実装基板などとが電気的に接続される。一例として図４の上側の信号線ＷＲ１（信号線ＷＲと同じ材質であり、信号線ＷＲと同様に使用される）がバンプＢＭＰと外部接続端子ＥＣＴとを電気的に接続する態様を、図４の下側に断面図で示している。また図４において、電極パッドはたとえばバンプＢＭＰと平面視において重なる位置に、バンプＢＭＰと接触するように配置されており、接続パッドはたとえば外部接続端子ＥＣＴと平面視において重なる位置に、外部接続端子ＥＣＴと接触するように配置されている。
【００２４】
半導体チップＣＨＰ１の平面視における比較的外側の各電極パッドを、図３のように、各電極パッドから延びる信号線ＷＲが延びる方向に応じて４通りに分類する。すなわち電極パッドから第１のチップ縁部ＣＥ１に向かう（図３の左向き）方向に延びるＮ１本（第１の本数）の信号線ＷＲ、第２のチップ縁部ＣＥ２に向かう（図３の下向き）方向に延びるＮ２本（第２の本数）の信号線ＷＲ、第３のチップ縁部ＣＥ３に向かう（図３の右向き）方向に延びるＮ３本（第３の本数）の信号線ＷＲ、そして第４のチップ縁部ＣＥ４に向かう（図３の上向き）方向に延びるＮ４本（第４の本数）の信号線ＷＲである。
【００２５】
電極パッドからバンプＢＭＰを介して延びる信号線ＷＲは基本的に半導体チップＣＨＰ１の外側に向かう方向に延びる。このため当該信号線ＷＲは、電極パッドから半導体チップＣＨＰ１の４つの縁部ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４のいずれかに向かう方向に延びることになる。
【００２６】
図５を参照して、ここでは図３、図４のように半導体チップＣＨＰ１の各チップ縁部ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４が配線基板ＳＵＢの各縁部ＳＥ１，ＳＥ２，ＳＥ３，ＳＥ４とほぼ平行になるように配置される場合を考える。そして第１のチップ縁部ＣＥ１とこれに対向する第１の配線基板縁部ＳＥ１との距離Ｌ１を定義する。同様に、第２のチップ縁部ＣＥ２とこれに対向する第２の配線基板縁部ＳＥ２との距離Ｌ２、第３のチップ縁部ＣＥ３とこれに対向する第３の配線基板縁部ＳＥ３との距離Ｌ３、および第４のチップ縁部ＣＥ４とこれに対向する第４の配線基板縁部ＳＥ４との距離Ｌ４を定義する。距離Ｌ１，Ｌ２，Ｌ３，Ｌ４はいずれも（第１〜第４の）チップ縁部と（第１〜第４の）配線基板縁部とのいずれか一方の上の１点から他方の上の１点に向けて下ろした垂線の長さに相当する。
【００２７】
このとき、図５の例においては距離Ｌ１，Ｌ２，Ｌ３，Ｌ４の中では距離Ｌ１が最も短く、距離Ｌ３が最も長くなっている。距離Ｌ２と距離Ｌ４とは距離Ｌ１より長く距離Ｌ３より短くなっており、距離Ｌ２と距離Ｌ４とはほぼ同じ長さである。
【００２８】
この場合は、距離Ｌ１に対応する第１のチップ縁部ＣＥ１に向かう方向に延びる信号線ＷＲの本数Ｎ１が最も少なく、距離Ｌ２、Ｌ４に対応する第２、第４のチップ縁部ＣＥ２、ＣＥ４に向かう方向に延びる信号線ＷＲの本数Ｎ２、Ｎ４がＮ１についで少ない。そして距離Ｌ３に対応する第３のチップ縁部ＣＥ３に向かう方向に延びる信号線ＷＲの本数Ｎ３が最も多い。
【００２９】
したがって、図３と同一の半導体チップＣＨＰ１および配線基板ＳＵＢを用いた場合においても、図６を参照して、図３よりも距離Ｌ２が短く、図３よりも距離Ｌ４が長くなる位置に半導体チップＣＨＰ１が配置される場合には、図３に比べてＮ２が小さく、Ｎ４が大きくなるように各分類の信号線ＷＲの本数が調整される。このため図６の場合は、たとえば図３における右上部の電極パッド（図３においてはＮ３本に含まれている）がＮ４本に含まれるように調整されている。
【００３０】
以上より、本実施の形態においては、４つの配線基板縁部ＳＥ１，ＳＥ２，ＳＥ３，ＳＥ４のそれぞれとこれらに対向するチップ縁部ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４のそれぞれとの距離であるそれぞれＬ１，Ｌ２，Ｌ３，Ｌ４の大小関係が、電極パッドからチップ縁部ＣＥ１〜ＣＥ４の配置される方向（４方向）のそれぞれに向かう方向に延びる信号線ＷＲそれぞれの本数（Ｎ１，Ｎ２，Ｎ３，Ｎ４本）の大小関係に等しくなるように調整されている。
【００３１】
より一般的には、本実施の形態においては、少なくとも任意の３方向を考え、当該３方向における上記の距離がすべて同一ではない（３つの上記の距離のうち少なくとも２つは互いに異なっている）場合に、上記距離の大小関係と各方向に延びる信号線ＷＲの本数の大小関係とが同様となる。すなわちたとえば第１、第２、第３のチップ縁部ＣＥ１，ＣＥ２，ＣＥ３に向かう方向に延びる信号線ＷＲの本数Ｎ１，Ｎ２，Ｎ３と、距離Ｌ１，Ｌ２，Ｌ３との大小関係は等しい。より詳しくは、たとえばＮ１＞Ｎ２＞Ｎ３の場合、Ｌ１＞Ｌ２＞Ｌ３となる。他の任意の３方向を選んだ場合にも同様の関係が成り立つ。
【００３２】
ただし上記の距離が同一の場合には、信号線ＷＲの本数は必ずしも同一である必要はない。たとえばＬ１＝Ｌ２のときにＮ１＞Ｎ２としてもよい。
【００３３】
本実施の形態においては、４方向すべてを考えたときに、上記３方向の場合と同様の関係が成り立つことがより好ましい。すなわち第１、第２、第３、第４のチップ縁部ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４のそれぞれに向かう方向に延びる信号線ＷＲの本数Ｎ１，Ｎ２，Ｎ３，Ｎ４と、距離Ｌ１，Ｌ２，Ｌ３，Ｌ４との大小関係は等しい。たとえばＮ１＞Ｎ２＞Ｎ３＞Ｎ４の場合、Ｌ１＞Ｌ２＞Ｌ３＞Ｌ４となる。
【００３４】
ところで図４および図５を参照して、最も短い距離Ｌ１に対応する第１のチップ縁部ＣＥ１に向かう方向に延びるＮ１本の信号線ＷＲは、各電極パッドから出て最初は第１のチップ縁部ＣＥ１に向かうが、途中で折れ曲がりその後は第２のチップ縁部ＣＥ２に向かう方向に延びている。そして当該信号線ＷＲは第２のチップ縁部ＣＥ２の近傍に（第２のチップ縁部ＣＥ２に対向する領域に）配置される接続パッドに接続される。
【００３５】
この場合当該信号線ＷＲは、電極パッドに最も近い領域（ただし図４の領域ＲＧに示すように、一部の電極パッドから延びる信号線ＷＲに見られるような、電極パッドから第１のチップ縁部ＣＥ１に向かう方向に延びる領域よりもさらに電極パッド側に短く斜め方向に延びる領域は考慮しない）において延びる方向である、第１のチップ縁部ＣＥ１に向かう方向に延びると考える。
【００３６】
第１のチップ縁部ＣＥ１に向かう方向に延びる信号線ＷＲが途中で折れ曲がるのは以下の理由に基づく。図４を参照して、半導体チップＣＨＰ１の主表面上のうち、上記の定義に基づく最も短い距離Ｌ１に対応するチップ縁部ＣＥ１の近傍の領域には、配線領域と配線禁止領域とを有している。配線領域とは配線基板ＳＵＢの第１の主表面において信号線ＷＲが配置される領域であり、配線禁止領域とは配線基板の製作過程で配線に影響を及ぼす観点から信号線ＷＲの配置が許されない領域である。
【００３７】
なお以上においては、現在考慮する半導体チップＣＨＰ１以外の半導体チップＣＨＰ２、ＣＨＰ３の存在を無視し、半導体チップＣＨＰ１の各縁部とこれに対向する配線基板ＳＵＢの各縁部との距離のみを考慮して議論している。実際には、半導体チップＣＨＰ２、ＣＨＰ３など他の半導体チップのサイズや配置に応じて、各方向における延ばすことが可能な信号線ＷＲの本数が変化する可能性がある。
【００３８】
ここで、本実施の形態の作用効果について説明する。
本実施の形態のように距離Ｌ１〜Ｌ４がすべて同一の距離でない場合に、各電極パッドから各チップ縁部ＣＥ１〜ＣＥ４に向かう方向に延びる信号線ＷＲの本数を、各チップ縁部ＣＥ１〜ＣＥ４と各配線基板縁部ＳＥ１〜ＳＥ４との距離Ｌ１〜Ｌ４の大小関係と等しくするように調整することにより、信号線ＷＲが配線基板ＳＵＢの主表面上において過密になる可能性を抑制することができる。すなわち、たとえば距離が短い領域の方向へ延びる信号線ＷＲの本数を少なくすることができる。このため、配線基板ＳＵＢの一方の主表面から他方の主表面に貫通する開口部を介して信号線ＷＲを引き回す場合においても、信号線ＷＲ同士が混線することなく、半導体チップＣＨＰ１と配線基板ＳＵＢとを電気的に接続することができる。
【００３９】
また、信号線ＷＲが過密に配置される領域を少なくする目的で、配線基板ＳＵＢの主表面の面積を拡張する必要がなくなり、半導体装置ＳＰの高集積化を促進することができる。
【００４０】
（実施の形態２）
本実施の形態においては、特に少なくとも任意の２方向に関して成り立つ関係について説明する。
【００４１】
図７を参照して、複数の電極パッドが、これに接続される信号線ＷＲがここから延びる方向に応じて、長方形Ａ，Ｂ，Ｃ，Ｄで囲まれることにより４通りに分類されている。本実施の形態においては、第１のチップ縁部ＣＥ１に向かう方向に延びる信号線の本数Ｎ１は１２本、第２、第４のチップ縁部ＣＥ２、ＣＥ４に向かう方向に延びる信号線の本数Ｎ２、Ｎ４は４８本、第３のチップ縁部ＣＥ３に向かう方向に延びる信号線の本数Ｎ３は９６本となっている。すなわちＮ１：Ｎ２：Ｎ３：Ｎ４＝１：４：８：４となっている。
【００４２】
図７および再度図５を参照して、たとえばＬ１：Ｌ２：Ｌ３；Ｌ４＝１：４：８：４のときに、図７のようにＮ１：Ｎ２：Ｎ３：Ｎ４＝１：４：８：４とする。このようにすれば、実施の形態１と同様の効果を奏することができる。本実施の形態においては単に大小関係のみではなく、比例の関係を有するように信号線ＷＲの本数を調整するため、実施の形態１と同様の効果をより高めることができる。
【００４３】
より一般的には、本実施の形態においては、少なくとも任意の２方向を考え、その２方向における上記の距離が互いに異なっている（同一ではない）場合に、上記２方向のそれぞれに関する上記距離の比は、上記２つの距離のそれぞれに向かう方向に延びる信号線ＷＲの本数の比に等しくなる。言い換えれば、上記２方向のそれぞれに関する上記距離と、上記２方向のそれぞれに延びる信号線ＷＲの本数とは比例関係にある。たとえばＬ１：Ｌ２と、Ｎ１：Ｎ２との間に上記の比例関係が成り立ってもよい。すなわちＬ１：Ｌ２＝Ｎ１：Ｎ２となる。他の任意の２方向を選んだ場合にも同様の関係が成り立ってもよい。
【００４４】
本実施の形態は、以上に述べた各点についてのみ、実施の形態１と異なる。すなわち、本実施の形態について、上述しなかった構成や条件、手順や効果などは、全て実施の形態１に準ずる。
【００４５】
（実施の形態３）
本実施の形態においては、実施の形態１と同様の半導体装置ＳＰにおいて、各チップ縁部に対応する面積と、信号線ＷＲの本数との関係について説明する。
【００４６】
図８を参照して、配線基板ＳＵＢの４つの配線基板縁部ＳＥ１〜ＳＥ４の端点ＥＰと、半導体チップＣＨＰ１の４つのチップ縁部ＣＥ１〜ＣＥ４の端点ＥＰとに注目する。当該端点ＥＰはそれぞれ配線基板縁部ＳＥ１〜ＳＥ４、チップ縁部ＣＥ１〜ＣＥ４の一方および他方の最端部を意味する。
【００４７】
配線基板ＳＵＢの４つの端点ＥＰのそれぞれと、半導体チップＣＨＰ１の４つの端点ＥＰのうち各配線基板ＳＵＢの端点ＥＰと対向する端点ＥＰとを結ぶことにより、４本の線分ＳＬが形成される。この４本の線分ＳＬは、半導体チップＣＨＰ１の４つの端点ＥＰから配線基板ＳＵＢの４つの端点に向けてそれぞれが放射状（半導体チップＣＨＰ１の各縁部から配線基板ＳＵＢの各縁部に向かう方向すなわち外側）に延びている。さらに言い換えれば４本の線分ＳＬは、配線基板ＳＵＢの４つの端点ＥＰと半導体チップＣＨＰ１の４つの端点ＥＰとを、当該端点ＥＰ同士が互いに交差しないように１対１に結ぶことにより、４つの線分ＳＬが配置される。
【００４８】
より具体的には、線分ＳＬは、たとえば第１の配線基板縁部ＳＥ１と第１のチップ縁部ＣＥ１とに着目した場合、第１の配線基板縁部ＳＥ１の１対の端点ＥＰと第１のチップ縁部ＣＥ１の１対の端点ＥＰとを結ぶことにより形成される。このとき、第１の配線基板縁部ＳＥ１の端点ＥＰと第１のチップ縁部ＣＥ１の端点ＥＰとのうち同じ側にある端点ＥＰ同士を結ぶことにより線分ＳＬが形成される。たとえば第１の配線基板縁部ＳＥ１の左側の端点ＥＰと第１のチップ縁部ＣＥ１の左側の端点ＥＰとを結ぶことにより線分ＳＬが形成される。
【００４９】
配線基板縁部ＳＥ１とチップ縁部ＣＥ１とこれらそれぞれの１対の端点ＥＰから延びる２本の線分ＳＬとに囲まれる台形状の領域（第１の領域）が形成される。同様に、配線基板縁部ＳＥ２，ＳＥ３，ＳＥ４のそれぞれとチップ縁部ＣＥ２，ＣＥ３，ＣＥ４のそれぞれと、これらそれぞれの１対の端点ＥＰから延びる２本の線分ＳＬとに囲まれる、台形状の領域（それぞれ第２の領域、第３の領域、第４の領域）が形成される。上記の第１の領域の面積Ｓ１（第１の面積）、第２の領域の面積Ｓ２（第２の面積）、第３の領域の面積Ｓ３（第３の面積）および第４の領域の面積Ｓ４（第４の面積）を定義する。
【００５０】
本実施の形態においては、上記実施の形態と同様に、電極パッドから延びる４種類の信号線ＷＲが向かう第１〜第４の領域Ｓ１〜Ｓ４の面積の大小関係が、上記実施の形態と同様の４種類の信号線ＷＲそれぞれの本数（Ｎ１，Ｎ２，Ｎ３，Ｎ４本）の大小関係に等しくなるように調整している。
【００５１】
すなわち図８において、面積Ｓ１が最も小さく、面積Ｓ３が最も大きくなっている。面積Ｓ２と面積Ｓ４とは面積Ｓ１より大きく面積Ｓ３より小さくなっており、面積Ｓ２と面積Ｓ４とはほぼ同じ大きさである。
【００５２】
したがってこの場合、面積Ｓ１に対応する第１のチップ縁部ＣＥ１に向かう方向に延びる信号線ＷＲの本数Ｎ１が最も少なく、面積Ｓ２、Ｓ４に対応する第２、第４のチップ縁部ＣＥ２、ＣＥ４に向かう方向に延びる信号線ＷＲの本数Ｎ２、Ｎ４がＮ１についで少ない。そして面積Ｓ３に対応する第３のチップ縁部ＣＥ３に向かう方向に延びる信号線ＷＲの本数Ｎ３が最も多い。なおここでも実施の形態１と同様に、図４の（途中で折れ曲がる）Ｎ１本の信号線ＷＲは、第１の領域に向かう方向に延びると考える。
【００５３】
この場合も、本実施の形態においては、少なくとも任意の３方向を考え、各方向に対応する面積がすべて同一ではない（３つの上記の面積のうち少なくとも２つは互いに異なっている）場合に、第１〜第４の各領域の面積と、第１〜第４の領域のそれぞれに向かう方向に延びる信号線ＷＲの本数との間に同様の大小関係が成り立つ。すなわち実施の形態１の距離の代わりに本実施の形態においては面積を用いて、信号線ＷＲの本数の大小関係を考えている。また４方向すべてを考えたときに、上記４方向の場合と同様の関係が成り立つことがより好ましい。すなわち面積Ｓ１，Ｓ２，Ｓ３，Ｓ４と、第１、第２、第３、第４の領域（第１、第２、第３、第４のチップ縁部ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４）に向かう方向に延びる信号線ＷＲの本数Ｎ１，Ｎ２，Ｎ３，Ｎ４との大小関係は等しい。
【００５４】
ただし上記の面積が同一の場合には、信号線ＷＲの本数は必ずしも同一である必要はない。たとえばＳ１＝Ｓ２のときにＮ１＞Ｎ２としてもよい。
【００５５】
なお以上においては、現在考慮する半導体チップＣＨＰ１以外の半導体チップＣＨＰ２、ＣＨＰ３の存在を無視し、半導体チップＣＨＰ１の各縁部とこれに対向する配線基板ＳＵＢの各縁部と線分とに囲まれる領域の面積のみを考慮して議論している。実際には、半導体チップＣＨＰ２、ＣＨＰ３など他の半導体チップのサイズや配置に応じて、各方向における延ばすことが可能な信号線ＷＲの本数が変化する可能性がある。
【００５６】
以上のように距離Ｌ１〜Ｌ４の代わりに面積Ｓ１〜Ｓ４を用いて信号線ＷＲの本数を調整した場合においても、実施の形態１と同様の効果を奏することができる。
【００５７】
図９を参照して、たとえば半導体チップＣＨＰ１の各チップ縁部ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４が配線基板ＳＵＢの各縁部ＳＥ１，ＳＥ２，ＳＥ３，ＳＥ４に対して傾き角度を有するように配置される場合を考える。この場合には図５のように距離Ｌ１〜Ｌ４を定義することが困難となるため、本実施の形態のように面積Ｓ１〜Ｓ４を定義することにより、各方向に延びる信号線ＷＲの本数を調整することが好ましい。
【００５８】
本実施の形態は、以上に述べた各点についてのみ、実施の形態１と異なる。すなわち、本実施の形態について、上述しなかった構成や条件、手順や効果などは、全て実施の形態１に準ずる。
【００５９】
（実施の形態４）
本実施の形態においては、実施の形態３のように面積Ｓ１〜Ｓ４を用いて信号線ＷＲの本数を調整した場合においても、実施の形態２と同様に成り立つ比例の関係について説明する。
【００６０】
再度図７を参照して、たとえば上記のＳ１：Ｓ２：Ｓ３：Ｓ４＝１：４：８：４である場合に、上記のようにＮ１：Ｎ２：Ｎ３：Ｎ４＝１：４：８：４となるようにする。すなわち面積と信号線ＷＲの本数との間に比例の関係が成り立つようにする。このようにすれば、実施の形態１、２と同様の効果を奏することができる。
【００６１】
より一般的には、本実施の形態においては、少なくとも任意の２方向を考え、その２方向における上記の面積が互いに異なっている（同一ではない）場合に、上記２方向のそれぞれに関する上記面積の比は、上記２つの面積の領域のそれぞれに向かう方向に延びる信号線ＷＲの本数の比に等しくなる。言い換えれば、上記２方向のそれぞれに関する上記面積と、上記２方向のそれぞれに延びる信号線ＷＲの本数とは比例関係にある。たとえばＳ１：Ｓ２と、Ｎ１：Ｎ２との間に上記の比例関係が成り立ってもよい。すなわちＳ１：Ｓ２＝Ｎ１：Ｎ２となる。他の任意の２方向を選んだ場合にも同様の関係が成り立ってもよい。
【００６２】
本実施の形態は、以上に述べた各点についてのみ、実施の形態２、３と異なる。すなわち、本実施の形態について、上述しなかった構成や条件、手順や効果などは、全て実施の形態２、３に準ずる。
【００６３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６４】
ＢＭＰ  バンプ、ＣＥ１  第１のチップ縁部、ＣＥ２  第２のチップ縁部、ＣＥ３  第３のチップ縁部、ＣＥ４  第４のチップ縁部、ＣＨＰ１，ＣＨＰ２，ＣＨＰ３  半導体チップ、ＥＣＴ  外部接続端子、ＥＰ  端点、ＧＮＤ  接地端子、ＭＵＴ  マウント材、ＰＷＲ  電源端子、ＲＳＮ  モールド樹脂、ＳＥ１  第１の配線基板縁部、ＳＥ２  第２の配線基板縁部、ＳＥ３  第３の配線基板縁部、ＳＥ４  第４の配線基板縁部、ＳＬ  線分、ＳＰ  半導体装置、ＳＵＢ  配線基板、ＷＲ  信号線。
【図１】
2013168558.tif 000003
【図２】
2013168558.tif 000004
【図３】
2013168558.tif 000005
【図４】
2013168558.tif 000006
【図５】
2013168558.tif 000007
【図６】
2013168558.tif 000008
【図７】
2013168558.tif 000009
【図８】
2013168558.tif 000010
【図９】
2013168558.tif 000011