(57)【要約】【課題】高密度記録ディスクを再生するための波形等化器のタップ係数を決定する際の遅延を低減する。【解決手段】再生装置はＡ／Ｄ変換器１０４と波形等化回路１０５とフェーズ・ロックド・ループＰＬＬと最尤復号回路１０８と第２補間回路１０７と係数学習回路１１２を具備して、ＰＬＬは第１補間回路１０６と位相誤差検出回路１０９とループフィルタ１１０と補間係数算出回路１１１を含む。最尤復号回路１０８から生成される復号再生データが係数学習回路１１２に供給され、波形等化回路１０５の波形等化出力信号と波形等化入力信号とがそれぞれ第１補間回路１０６と第２補間回路１０７とを介して係数学習回路１１２に供給される。係数学習回路１１２は、波形等化出力補間再生データと波形等化入力補間再生データと復号再生データとに応答して、波形等化回路１０５のタップ係数を算出する。【選択図】図１
2013206479.tif 000002
【特許請求の範囲】
【請求項１】
Ａ／Ｄ変換器と、波形等化回路と、フェーズ・ロックド・ループと、最尤復号回路とを具備してなる再生装置であって、
前記Ａ／Ｄ変換器は、情報記録媒体としてのディスクからピックアップによって読み出されるＲＦ信号をデジタル再生信号に変換するものであり、
前記波形等化回路の入力端子に前記Ａ／Ｄ変換器から生成される前記デジタル再生信号が波形等化入力信号として供給されることにより、前記波形等化回路の出力端子から波形等化出力信号が生成されるように構成され、
前記フェーズ・ロックド・ループは、第１補間回路と位相誤差検出回路とループフィルタと補間係数算出回路とを含み、
前記第１補間回路の入力端子には、前記波形等化回路の前記出力端子から生成される前記波形等化出力信号が供給されるように構成され、
前記第１補間回路は、前記波形等化回路から生成される前記波形等化出力信号と前記補間係数算出回路から生成される補間係数とに応答して波形等化出力補間再生データとしてのデジタル補間再生信号を生成するものであり、前記デジタル補間再生信号はそのゼロクロスの前後の２個のデジタル補間再生信号を含み、
前記位相誤差検出回路の入力端子に前記第１補間回路の前記デジタル補間再生信号が供給されることにより、前記位相誤差検出回路が前記第１補間回路の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の絶対値の誤差を検出するように構成され、
前記ループフィルタは、前記位相誤差検出回路の出力のデジタル誤差成分の平均値を算出するものであり、
前記補間係数算出回路は、前記ループフィルタのデジタル出力信号に応答して、前記第１補間回路の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の前記絶対値が等しくなるような前記補間係数を算出するものであり、
前記第１補間回路から生成される前記波形等化出力補間再生データが前記最尤復号回路の入力端子に供給されることにより、前記最尤復号回路の出力端子から復号再生データが生成されるように構成され、
前記再生装置は、第２補間回路と係数学習回路とを更に具備し、
前記第２補間回路の入力端子には、前記波形等化回路の前記波形等化入力信号が供給されるように構成され、
前記フェーズ・ロックド・ループの前記補間係数算出回路により生成される前記補間係数が前記第２補間回路にも供給されることによって、前記第２補間回路が前記波形等化入力信号と前記補間係数とに応答して波形等化入力補間再生データを生成するように構成され、
前記第１補間回路から生成される前記波形等化出力補間再生データと前記第２補間回路から生成される前記波形等化入力補間再生データと前記最尤復号回路から生成される前記復号再生データとが、前記係数学習回路に供給されるように構成され、
前記係数学習回路は、前記波形等化出力補間再生データと前記波形等化入力補間再生データと前記復号再生データとに応答して、前記波形等化回路のタップ係数を算出するものである
ことを特徴とする再生装置。
【請求項２】
請求項１において、
前記最尤復号回路は、ＰＲＭＬ方式の読み出し信号処理を実行するビタビ復号器として構成される
ことを特徴とする再生装置。
【請求項３】
請求項２において、
前記波形等化回路は、ＦＩＲフィルタによって構成され、
前記波形等化回路の前記ＦＩＲフィルタの前記タップ係数は、前記係数学習回路により算出される
ことを特徴とする再生装置。
【請求項４】
請求項３において、
前記位相誤差検出回路の他の入力端子には、前記最尤復号回路から生成される前記復号再生データが供給されるように構成される
ことを特徴とする再生装置。
【請求項５】
請求項４において、
前記再生装置は、前記位相誤差検出回路の制御入力端子に接続された再生制御回路を更に具備し、
前記位相誤差検出回路は前記再生制御回路の制御出力信号に応答して前記第１補間回路の前記デジタル補間再生信号を選択するものであり、前記フェーズ・ロックド・ループは前記第１補間回路の前記デジタル補間再生信号の前記ゼロクロスの誤差情報である第１誤差に応答してロック動作を実行するものであり、
前記位相誤差検出回路は前記最尤復号回路から生成される前記復号再生データを前記再生制御回路の他の制御出力信号に応答して選択するものであり、前記位相誤差検出回路は前記復号再生データに従って理想補間波形信号を生成するものであり、
前記位相誤差検出回路は前記再生制御回路の前記他の制御出力信号に応答して前記理想補間波形信号と前記第１補間回路の前記デジタル補間再生信号との差分を第２誤差として生成するものであり、前記フェーズ・ロックド・ループは前記位相誤差検出回路から生成される前記第２誤差に応答してロック動作を実行するものである
ことを特徴とする再生装置。
【請求項６】
請求項５において、
前記位相誤差検出回路は、第１誤差検出回路と理想波形生成回路と第２誤差検出回路と選択回路とを含むものであり、
前記第１誤差検出回路は、前記第１補間回路の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の前記絶対値の前記誤差を検出することにより、前記第１誤差を生成するものであり、
前記理想波形生成回路は、前記最尤復号回路から生成される前記復号再生データと前記波形等化回路の目標の波形等化特性とに基づき、前記理想補間波形信号を生成するものであり、
前記第２誤差検出回路は、前記理想波形生成回路から生成される前記理想補間波形信号と前記第１補間回路の前記デジタル補間再生信号との前記差分を前記第２誤差として生成するものであり、
前記選択回路の第１入力端子と第２入力端子と制御入力端子にはそれぞれ前記第１誤差検出回路から生成される前記第１誤差と前記第２誤差検出回路から生成される前記第２誤差と前記再生制御回路の前記制御出力信号および前記他の制御出力信号が供給されるように構成され、
前記選択回路の出力端子は、前記ループフィルタの入力端子に接続され、
前記再生制御回路の前記制御出力信号に応答して、前記選択回路が前記第１誤差を選択して前記ループフィルタの前記入力端子に前記第１誤差を供給するように構成され、
前記再生制御回路の前記他の制御出力信号に応答して、前記選択回路が前記第２誤差を選択して前記ループフィルタの前記入力端子に前記第２誤差を供給するように構成される
ことを特徴とする再生装置。
【請求項７】
請求項５において、
前記フェーズ・ロックド・ループは前記第１誤差に応答して前記ロック動作を実行するものであり、前記ロック動作が実行された後、前記フェーズ・ロックド・ループが前記第２誤差に応答して前記ロック動作を実行するように構成される
ことを特徴とする再生装置。
【請求項８】
請求項５において、
前記ディスクがブルーレイディスクの拡張規格に準拠したディスクではなく通常のブルーレイディスクであるとの前記ディスクの管理領域の情報に応答して、前記第２補間回路の動作は停止状態に制御される
ことを特徴とする再生装置。
【請求項９】
請求項５において、
前記Ａ／Ｄ変換器と、前記波形等化回路と、前記最尤復号回路とは再生半導体集積回路の半導体チップに集積化される
ことを特徴とする再生装置。
【請求項１０】
請求項９において、
前記フェーズ・ロックド・ループの前記第１補間回路と前記位相誤差検出回路と前記ループフィルタと前記補間係数算出回路とは、前記再生半導体集積回路の前記半導体チップに集積化される
ことを特徴とする再生装置。
【請求項１１】
ピックアップと、Ａ／Ｄ変換器と、波形等化回路と、フェーズ・ロックド・ループと、最尤復号回路とを具備してなる再生装置の動作方法であって、
前記ピックアップは、情報記録媒体としてのディスクからＲＦ信号を読み出すものであり、
前記Ａ／Ｄ変換器は、前記ピックアップによって読み出される前記ＲＦ信号をデジタル再生信号に変換するものであり、
前記波形等化回路の入力端子に前記Ａ／Ｄ変換器から生成される前記デジタル再生信号が波形等化入力信号として供給されることにより、前記波形等化回路の出力端子から波形等化出力信号が生成され、
前記フェーズ・ロックド・ループは、第１補間回路と位相誤差検出回路とループフィルタと補間係数算出回路とを含み、
前記第１補間回路の入力端子には、前記波形等化回路の前記出力端子から生成される前記波形等化出力信号が供給され、
前記第１補間回路は、前記波形等化回路から生成される前記波形等化出力信号と前記補間係数算出回路から生成される補間係数とに応答して波形等化出力補間再生データとしてのデジタル補間再生信号を生成するものであり、前記デジタル補間再生信号はそのゼロクロスの前後の２個のデジタル補間再生信号を含み、
前記位相誤差検出回路の入力端子に前記第１補間回路の前記デジタル補間再生信号が供給されることにより、前記位相誤差検出回路が前記第１補間回路の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の絶対値の誤差を検出し、
前記ループフィルタは、前記位相誤差検出回路の出力のデジタル誤差成分の平均値を算出するものであり、
前記補間係数算出回路は、前記ループフィルタのデジタル出力信号に応答して、前記第１補間回路の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の前記絶対値が等しくなるような前記補間係数を算出するものであり、
前記第１補間回路から生成される前記波形等化出力補間再生データが前記最尤復号回路の入力端子に供給されることにより、前記最尤復号回路の出力端子から復号再生データが生成され、
前記再生装置は、第２補間回路と係数学習回路とを更に具備し、
前記再生装置の前記動作方法は、
前記第２補間回路の入力端子に、前記波形等化回路の前記波形等化入力信号を供給するステップと、
前記フェーズ・ロックド・ループの前記補間係数算出回路により生成される前記補間係数が前記第２補間回路にも供給されることによって、前記第２補間回路が前記波形等化入力信号と前記補間係数とに応答して波形等化入力補間再生データを生成するステップと、
前記第１補間回路から生成される前記波形等化出力補間再生データと前記第２補間回路から生成される前記波形等化入力補間再生データと前記最尤復号回路から生成される前記復号再生データとを、前記係数学習回路に供給するステップと、
前記係数学習回路が、前記波形等化出力補間再生データと前記波形等化入力補間再生データと前記復号再生データとに応答して、前記波形等化回路のタップ係数を算出するステップと
を含む
ことを特徴とする再生装置の動作方法。
【請求項１２】
請求項１１において、
前記最尤復号回路は、ＰＲＭＬ方式の読み出し信号処理を実行するビタビ復号器として構成される
ことを特徴とする再生装置の動作方法。
【請求項１３】
請求項１２において、
前記波形等化回路は、ＦＩＲフィルタによって構成され、
前記波形等化回路の前記ＦＩＲフィルタの前記タップ係数は、前記係数学習回路により算出される
ことを特徴とする再生装置の動作方法。
【請求項１４】
請求項１３において、
前記位相誤差検出回路の他の入力端子には、前記最尤復号回路から生成される前記復号再生データが供給される
ことを特徴とする再生装置の動作方法。
【請求項１５】
請求項１４において、
前記再生装置は、前記位相誤差検出回路の制御入力端子に接続された再生制御回路を更に具備し、
前記再生装置の前記動作方法は、
前記再生制御回路の制御出力信号に応答して前記位相誤差検出回路が前記第１補間回路の前記デジタル補間再生信号を選択して、前記フェーズ・ロックド・ループが前記第１補間回路の前記デジタル補間再生信号の前記ゼロクロスの誤差情報である第１誤差に応答してロック動作を実行するステップと、
前記再生制御回路の他の制御出力信号に応答して前記位相誤差検出回路が前記最尤復号回路から生成される前記復号再生データを選択することにより、前記位相誤差検出回路が前記復号再生データに従って理想補間波形信号を生成するステップと、
前記再生制御回路の前記他の制御出力信号に応答して前記位相誤差検出回路が前記理想補間波形信号と前記第１補間回路の前記デジタル補間再生信号との差分を第２誤差として生成して、前記フェーズ・ロックド・ループが前記位相誤差検出回路から生成される前記第２誤差に応答してロック動作を実行するステップと
を更に含む
ことを特徴とする再生装置の動作方法。
【請求項１６】
請求項１５において、
前記位相誤差検出回路は、第１誤差検出回路と理想波形生成回路と第２誤差検出回路と選択回路とを含むものであり、
前記第１誤差検出回路は、前記第１補間回路の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の前記絶対値の前記誤差を検出することにより、前記第１誤差を生成するものであり、
前記理想波形生成回路は、前記最尤復号回路から生成される前記復号再生データと前記波形等化回路の目標の波形等化特性とに基づき、前記理想補間波形信号を生成するものであり、
前記第２誤差検出回路は、前記理想波形生成回路から生成される前記理想補間波形信号と前記第１補間回路の前記デジタル補間再生信号との前記差分を前記第２誤差として生成するものであり、
前記選択回路の第１入力端子と第２入力端子と制御入力端子にはそれぞれ前記第１誤差検出回路から生成される前記第１誤差と前記第２誤差検出回路から生成される前記第２誤差と前記再生制御回路の前記制御出力信号および前記他の制御出力信号が供給され、
前記選択回路の出力端子は、前記ループフィルタの入力端子に接続され、
前記再生制御回路の前記制御出力信号に応答して、前記選択回路が前記第１誤差を選択して前記ループフィルタの前記入力端子に前記第１誤差を供給し、
前記再生制御回路の前記他の制御出力信号に応答して、前記選択回路が前記第２誤差を選択して前記ループフィルタの前記入力端子に前記第２誤差を供給する
ことを特徴とする再生装置の動作方法。
【請求項１７】
請求項１５において、
前記再生装置の前記動作方法は、前記フェーズ・ロックド・ループが前記第１誤差に応答して前記ロック動作を実行するステップと、前記ロック動作が実行された後、前記フェーズ・ロックド・ループが前記第２誤差に応答して前記ロック動作を実行するステップとを更に含む
ことを特徴とする再生装置の動作方法。
【請求項１８】
請求項１５において、
前記ディスクがブルーレイディスクの拡張規格に準拠したディスクではなく通常のブルーレイディスクであるとの前記ディスクの管理領域の情報に応答して、前記第２補間回路の動作は停止状態に制御される
ことを特徴とする再生装置の動作方法。
【請求項１９】
請求項１５において、
前記Ａ／Ｄ変換器と、前記波形等化回路と、前記最尤復号回路とは再生半導体集積回路の半導体チップに集積化される
ことを特徴とする再生装置の動作方法。
【請求項２０】
請求項１９において、
前記フェーズ・ロックド・ループの前記第１補間回路と前記位相誤差検出回路と前記ループフィルタと前記補間係数算出回路とは、前記再生半導体集積回路の前記半導体チップに集積化される
ことを特徴とする再生装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、再生装置およびその動作方法に関し、特に高密度記録のディスクから再生データを再生するための再生装置の波形等化器のタップ係数を決定する際のループ遅延を低減するのに有効な技術に関するものである。
【背景技術】
【０００２】
ＣＤ(Compact Disc)、ＤＶＤ(Digital Versatile Disc)、ＢＤ(Blue-ray Disc)等の光ディスクの記録再生装置では、光ピックアップから放射されるレーザ光を光ディスクの記録面に照射して、その反射光を光ピックアップによって検出して、アナログ再生信号(以下、ＲＦ信号と言う)が生成される。ＲＦ信号に各ディスクの仕様によって決定されたデジタル信号処理が実行され、光ディスクの記録再生データの生成が可能である。一方、ＢＤ等では高密度記録が実現されているので、ＢＤ等の光ディスクから読み出されるＲＦ信号が微弱となっている。
【０００３】
下記非特許文献１には、ＢＤＸＬと呼ばれるＢＤ(Blue-ray Disc)の拡張規格が記載されている。この拡張規格によると、従来のＢＤ(Blue-ray Disc)が１(ＳＬ：Single Layer)〜２層(ＤＬ：Dual Layer)の記録層であったのに対して、ＢＤＸＬでは３層(ＴＬ：Triple Layer)および４層(ＱＬ：Quadruple Layer)の記録構造によってデータを記録することが可能とされている。従来のＢＤが１層で２５キガバイトの容量と２層で５０キガバイトの容量とを持っていたのに対して、ＢＤＸＬの追記型(ライトワンス型)では３層タイプでは１００キガバイトと４層タイプで１２８キガバイトまでのデータが記録可能となっている。尚、ＢＤＸＬの拡張規格は、ＢＤＡ(Blue-ray Disc Association)によって規格化されたものである。
【０００４】
一方、ＢＤ等では高密度記録が実現され、ＲＦ信号が微弱となっている。このために、ＲＦ信号を正確に検出するには、ＲＦアナログ入力信号に含まれたクロックとデータとを再生するクロックデータリカバリー回路(Clock and Data Recovery Circuit)が必要となる。一般的なクロックデータリカバリー回路は、例えば、下記特許文献１の図１と関連する開示に記載されているように、Ａ／Ｄ変換器とデジタル位相比較器とデジタルループフィルタとＤ／Ａ変換器と電圧制御発振器(ＶＣＯ)とを含むフェーズ・ロックド・ループＰＬＬ：Phase Locked Loop)によって構成される。すなわち、光ピックアップによって検出されたＲＦ信号はＡ／Ｄ変換器の入力端子に供給され、Ａ／Ｄ変換器の出力端子からはデジタル信号が生成される。デジタル信号がデジタル位相比較器とデジタルループフィルタとＤ／Ａ変換器を介して電圧制御発振器(ＶＣＯ)の制御入力端子に伝達されることによって、電圧制御発振器(ＶＣＯ)の出力端子からＡ／Ｄ変換器のサンプリング制御端子に供給される正確なタイミングのクロック信号が生成されることが可能となる。従って、Ａ／Ｄ変換器の出力端子からは正確なデータ信号が生成され、このデータ信号は波形等化器を介してビタビ(Viterbi)復号器により復号されることが可能である。すなわち、電圧制御発振器(ＶＣＯ)の出力端子から生成されるクロック信号は、チャネルクロックとしてＡ／Ｄ変換器と波形等化器とビダビ復号器とに供給される。
【０００５】
しかしながら、このようなクロックデータリカバリー回路ではＡ／Ｄ変換器とデジタル位相比較器とデジタルループフィルタとＤ／Ａ変換器と電圧制御発振器(ＶＣＯ)とで、ＰＬＬ(Phase Locked Loop)回路を構成している。このＰＬＬ回路では、Ｄ／Ａ変換器と電圧制御発振器(ＶＣＯ)とは、アナログ回路となっている。一方、光ディスクの再生速度を高速化させるにはＰＬＬ特性の安定性の確保が必要となるが、アナログ回路の特性ばらつきがその阻害要因となっている。
【０００６】
またＰＬＬ回路のアナログ回路は、アナログ・デジタル混載ＬＳＩに内蔵されるが、ＬＳＩ製造プロセスの微細化(高集積化)の進歩に伴ってデジタル回路の集積密度向上は期待できるが、アナログ回路の集積密度向上は期待できない。
【０００７】
一方、光ディスクの記録密度の向上に伴って記録マークの間の干渉が強まっているので、再生情報信号と同期したチャネルデータの再生が困難となっている。この問題を解決するために下記特許文献１の図２と関連する開示に記載されているように、Ａ／Ｄ変換器のサンプリング端子に供給されるクロック信号として固定クロックを供給することが記載されている。Ａ／Ｄ変換器の出力端子には、波形等化器と位相補間器とビダビ復号器とが順番に接続され、位相補間器とビダビ復号器との間の接続ノードに補間ＰＬＬの入力端子が接続されて、補間ＰＬＬの出力端子から生成される位相誤差信号が位相補間器にフィードバックされる。従って、位相補間器は、Ａ／Ｄ変換器の出力のデジタル再生情報の位相補間を実行することによって、位相補間デジタル再生情報をビダビ復号器に供給する。また、固定クロックは、入力端子に基準クロックが供給される周波数シンセサイザの出力端子から生成される。このように構成された記録再生装置によれば、記録密度が高められた光ディスクからチャネルデータを再生することが可能となる。
【０００８】
しかしながら、下記特許文献１の図２と関連する開示に記載された方式では、位相補間器の入力側と出力側とに波形等化器とビダビ復号器とがそれぞれ接続されているので、波形等化出力信号とビタビ復号結果のチャネルデータの位相が異なり、波形等化器を構成するＦＩＲフィルタのタップ係数をＬＭＳアルゴリズム等の単純な手法で適応的に変化できないことも、下記特許文献１に記載されている。
【０００９】
この問題を解決するために下記特許文献１の図４と関連する開示に記載されているように、Ａ／Ｄ変換器の出力端子には位相補間器と適応型波形等化器とビダビ復号器とが順番に接続されているので、適応型波形等化器の波形等化出力信号とビタビ復号結果のチャネルデータとのタイミングを略一致させることが可能となる。また補間ＰＬＬの入力端子は位相補間器と適応型波形等化器との間の接続ノードに位相固定適応型波形等化器を介して接続されて、補間ＰＬＬの出力端子から生成される位相誤差信号が位相補間器にフィードバックされる。すなわち、補間ＰＬＬの入力にこの位相固定適応型波形等化器を使用するのは、下記の理由に起因するものである。
【００１０】
それは、下記特許文献１の図３と関連する開示とに記載されているように、補間ＰＬＬの入力に位相固定適応型波形等化器ではなく通常の適応型波形等化器を使用したとすると、下記の問題が発生するとしている。その問題は、ＬＭＳ回路から適応型波形等化器に供給されるフィードバック情報と補間ＰＬＬから位相補間器にフィードバックされる位相誤差信号が干渉して、位相補間器の位相補間動作が不安定となって、適応型波形等化器でのＦＩＲフィルタのタップ係数が収束せずに発散して波形等化処理が適切に実行されないことによってビタビ復号の復号性能が低下すると言うものである。
【００１１】
下記特許文献２の図９と関連する開示とには、Ａ／Ｄ変換器の出力端子に等化器と遅延器と補間器と最尤検出器(ビダビ復号器)とが順番に接続され、Ａ／Ｄ変換器と等化器との間の接続ノードにＰＬＬの入力端子が接続されることが記載されている。ＰＬＬから生成される第１クロックがＡ／Ｄ変換器と等化器と遅延器とに供給され、ＰＬＬから生成される第２クロックが補間器と最尤検出器とに供給される。等化器のタップ係数は係数コントローラから生成される複数の出力信号によって制御され、係数コントローラには最尤検出器(ビダビ復号器)の検出出力データと等化器の出力信号と等化器の入力信号とが供給される。係数コントローラは最尤検出器の検出出力データと等化器の出力信号とに基づいて等化誤差情報を生成して、等化器の入力信号との相関によってタップ係数を修正するとしている。係数コントローラには、ＰＬＬから生成される第２クロックが供給される。
【００１２】
すなわち、ＰＬＬからＡ／Ｄ変換器と等化器と遅延器に供給される第１クロックはチャネル周波数ｆｃｈのＮ／Ｍ倍(Ｎは２以上の整数、ＭはＮ／Ｍ＞０．５を満たす整数)の周波数の同期クロックとされ、ＰＬＬから補間器と最尤検出器(ビダビ復号器)と係数コントローラに供給される第２クロックの周波数はチャネル周波数ｆｃｈの１／Ｍ倍の周波数とされる。従って、周波数ｆｃｈ・Ｎ／Ｍに同期してＡ／Ｄ変換器と等化器と遅延器に供給される第１クロックと周波数ｆｃｈ・１／Ｍに同期して補間器と最尤検出器と係数コントローラに供給される第２クロックとの位相が一致するのは、Ｎサイクルに１回となる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−１５９１３８号  公報
【特許文献２】特開２００８−１８１５８３号  公報
【非特許文献】
【００１４】
【非特許文献１】Ｗｈｉｔｅ  Ｐａｐｅｒ  Ｂｌｕ−ｒａｙ  ＤｉｓｃＴＭ  Ｆｏｒｍａｔ，  １．Ｂ  Ｐｈｙｓｉｃａｌ  Ｆｏｒｍａｔ  Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ  ｆｏｒ  ＢＤ−Ｒ，  ５ｔｈ  Ｅｄｉｔｉｏｎ，  Ｏｃｔｏｂｅｒ，  ２０１０，ｈｔｔｐ：／／ｗｗｗ．ｂｌｕ−ｒａｙｄｉｓｃ．ｃｏｍ／Ａｓｓｅｔｓ／Ｄｏｗｎｌｏａｄａｂｌｅｆｉｌｅ／ＢＤ−Ｒ＿ｐｈｙｓｉｃａｌ＿ｓｐｅｃｉｆｉｃａｔｉｏｎｓ−１８３２６．ｐｄｆ＃ｓｅａｒｃｈ＝’ＢＤＸＬ＿ｉｍＳＬＥ’[平成２４年０１月１２日検索]
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明者等は本発明に先立ち、ＢＤＸＬと呼ばれるＢＤ(Blue-ray Disc)の拡張規格に準拠した光ディスクの記録再生が可能な記録再生装置に搭載される半導体集積回路の研究・開発に従事した。従って、ＢＤＸＬと呼ばれるＢＤの拡張規格によって、従来の規格と比較して記憶容量が増大される一方、光ディスクからの読み出し信号の符号間干渉(ＩＳＩ：Inter-Symbol-Interference)が強くなるものとなった。
【００１６】
その結果、ＢＤＸＬ拡張規格の採用によって、上記特許文献１に記載されているように、再生情報信号と同期したチャネルデータの再生が困難となっている。
【００１７】
従って、本発明に先立って本発明者等は、上記特許文献１の図４と関連する開示に記載されているように、Ａ／Ｄ変換器の出力端子に位相補間器と適応型波形等化器とビダビ復号器を順番に接続する方式を検討した。更にこの方式では、上記特許文献１の図４と関連する開示に記載されているように、補間ＰＬＬの入力端子は位相補間器と適応型波形等化器との間の接続ノードに位相固定適応型波形等化器を介して接続され、補間ＰＬＬの出力端子から生成される位相誤差信号が位相補間器にフィードバックされる。
【００１８】
この方式によれば、適応型波形等化器のタップ係数を決定するＬＭＳ回路に供給される適応型波形等化器の波形等化出力信号とビタビ復号結果のチャネルデータとのタイミングを略一致させることが可能となり、上記特許文献１の図３と関連する開示に記載された問題を解消することが可能となる。
【００１９】
更にこの方式によれば、位相補間器とビダビ復号器との間に接続された適応型波形等化器は、位相補間器と位相固定適応型波形等化器と補間ＰＬＬとによって構成されたＰＬＬ閉ループの外部に接続されている。従って、適応型波形等化器は、ＰＬＬ閉ループによる位相変動抑圧動作と無関係となるので、ビダビ復号器のための波形等化動作の能力を向上することが可能することが可能となる。
【００２０】
しかしながら、本発明に先立った本発明者等による検討によって、上記特許文献１の図４と関連する開示とに記載された方式においては、適応型波形等化器のタップ係数を決定する際のループ遅延が大きいと言う問題が明らかとされた。この大きなループ遅延によって、この方式を採用する光ディスクの記録再生のための記録再生装置は、実用可能な性能を実現することが困難なものとなる。尚、上述した方式でのループ遅延は、下記のように８個の信号遅延を含むものとなることが判明した。
【００２１】
すなわち、上記特許文献１の図４と関連する開示とに記載された方式に含まれる８個の信号遅延は、次のように説明される。第１個目は位相補間器の信号遅延で、第２個目は適応型波形等化器の信号遅延で、第３個目はビタビ復号器の信号遅延で、第４個目は補間ＰＬＬの信号遅延で、第５個目は位相補間器の２回目の信号遅延で、第６個目は適応型波形等化器の２回目の信号遅延で、第７個目はＬＭＳ回路の信号遅延で、第８個目は適応型波形等化器の３回目の信号遅延である。
【００２２】
更に、本発明に先立って本発明者等は、上記特許文献２の図９と関連する開示に記載されているように、Ａ／Ｄ変換器の出力端子に等化器と遅延器と補間器と最尤検出器(ビダビ復号器)を順番に接続して、Ａ／Ｄ変換器と等化器との間の接続ノードにＰＬＬの入力端子を接続する方式を検討した。更に、この方式では、ＰＬＬから生成される周波数ｆｃｈ・Ｎ／Ｍの第１クロックがＡ／Ｄ変換器と等化器と遅延器とに供給され、ＰＬＬから生成される周波数ｆｃｈ・１／Ｍの第２クロックが補間器と最尤検出器とに供給される。
【００２３】
しかしながら、本発明に先立って上記特許文献２の図９と関連する開示に従って本発明者等によって検討された方式おいては、以下のような問題が生じることが本発明に先立った本発明者等による検討によって明らかとされた。この問題は、係数コントローラには高いサンプリング周波数ｆｃｈ・Ｎ／Ｍを有する等化器の入力信号および出力信号と低いサンプリング周波数ｆｃｈ・１／Ｍを有する最尤検出器の出力信号とが、Ｎサイクルに１回のみタイミングが一致するので、係数コントローラにより制御される等化器のＦＩＲフィルタのタップ係数の設定精度が低いと言う問題が明らかとされた。
【００２４】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【００２５】
従って、本発明の目的とするところは、高密度記録のディスクから再生データを再生するための再生装置の波形等化器のタップ係数を決定する際のループ遅延を低減することにある。
【００２６】
また、本発明の他の目的とするところは、波形等化器のタップ係数の設定精度を改善することにある。
【００２７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２８】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００２９】
すなわち、本発明の代表的な実施の形態による再生装置は、Ａ／Ｄ変換器(１０４)と、波形等化回路(１０５)と、フェーズ・ロックド・ループ(ＰＬＬ)と、最尤復号回路(１０８)とを具備する。
【００３０】
前記Ａ／Ｄ変換器(１０４)は、情報記録媒体としてのディスク(１０１)からピックアップ(１０２)によって読み出されるＲＦ信号をデジタル再生信号に変換する。
【００３１】
前記波形等化回路(１０５)の入力端子に前記Ａ／Ｄ変換器(１０４)から生成される前記デジタル再生信号が波形等化入力信号として供給されることにより、前記波形等化回路(１０５)の出力端子から波形等化出力信号が生成される。
【００３２】
前記フェーズ・ロックド・ループ(ＰＬＬ)は、第１補間回路(１０６)と位相誤差検出回路(１０９)とループフィルタ(１１０)と補間係数算出回路(１１１)とを含む。
【００３３】
前記第１補間回路(１０６)の入力端子には、前記波形等化回路(１０５)の前記出力端子から生成される前記波形等化出力信号が供給される。
【００３４】
前記第１補間回路(１０６)は、前記波形等化回路(１０５)から生成される前記波形等化出力信号と前記補間係数算出回路(１１１)から生成される補間係数とに応答して波形等化出力補間再生データとしてのデジタル補間再生信号を生成するものであり、前記デジタル補間再生信号はそのゼロクロスの前後の２個のデジタル補間再生信号を含む。
【００３５】
前記位相誤差検出回路(１０９)の入力端子に前記第１補間回路(１０６)の前記デジタル補間再生信号が供給されることにより、前記位相誤差検出回路(１０９)は前記第１補間回路(１０６)の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の絶対値の誤差を検出する。
【００３６】
前記ループフィルタ(１１０)は、前記位相誤差検出回路(１０９)の出力のデジタル誤差成分の平均値を算出する。
【００３７】
前記補間係数算出回路(１１１)は、前記ループフィルタ(１１０)のデジタル出力信号に応答して、前記第１補間回路(１０６)の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の前記絶対値が等しくなるような前記補間係数を算出する。
【００３８】
前記第１補間回路(１０６)から生成される前記波形等化出力補間再生データが前記最尤復号回路(１０８)の入力端子に供給されることにより、前記最尤復号回路(１０８)の出力端子から復号再生データが生成される。
【００３９】
前記再生装置は、第２補間回路(１０７)と係数学習回路(１１２)とを更に具備する。
【００４０】
前記第２補間回路(１０７)の入力端子には、前記波形等化回路(１０５)の前記波形等化入力信号が供給される。
【００４１】
前記フェーズ・ロックド・ループ(ＰＬＬ)の前記補間係数算出回路(１１１)により生成される前記補間係数が前記第２補間回路(１０７)にも供給されることによって、前記第２補間回路(１０７)は前記波形等化入力信号と前記補間係数とに応答して波形等化入力補間再生データを生成する。
【００４２】
前記第１補間回路(１０６)から生成される前記波形等化出力補間再生データと前記第２補間回路(１０７)から生成される前記波形等化入力補間再生データと前記最尤復号回路(１０８)から生成される前記復号再生データとが、前記係数学習回路(１１２)に供給される。
【００４３】
前記係数学習回路(１１２)は、前記波形等化出力補間再生データと前記波形等化入力補間再生データと前記復号再生データとに応答して、前記波形等化回路(１０５)のタップ係数を算出することを特徴とする(図１参照)。
【発明の効果】
【００４４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００４５】
すなわち、本発明によれば、高密度記録のディスクから再生データを再生するための再生装置の波形等化器のタップ係数を決定する際のループ遅延を低減することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１による再生装置の構成を示す図である。
【図２】図１に示した本発明の実施の形態１による再生装置のフェーズ・ロックド・ループＰＬＬの位相誤差検出回路１０９の構成を示す図である。
【図３】図２に示した位相誤差検出回路１０９の第１誤差検出回路２０１によって検出される第１誤差を説明するための図１のフェーズ・ロックド・ループＰＬＬの第１補間回路１０６の波形を示す図である。
【図４】図２に示した位相誤差検出回路１０９の第２誤差検出回路２０３によって検出される第２誤差を説明するための図１のフェーズ・ロックド・ループＰＬＬの第１補間回路１０６のデジタル補間出力の理想補間波形信号と実際の補間再生データの波形とを示す図である。
【図５】図２に示した位相誤差検出回路１０９の選択回路２０４の選択切り替え動作を説明するフローチャートを示す図である。
【図６】図１に示した本発明の実施の形態１による再生装置に含まれた適応等化回路である波形等化回路１０５の構成を示す図である。
【図７】図１に示した本発明の実施の形態１による再生装置に含まれた係数学習回路１１２の構成を示す図である。
【図８】図７に示した係数学習回路１１２の等化誤差算出回路７０２に供給される第1補間回路１０６の出力のデジタル補間再生信号の波形と理想波形生成回路７０１から生成される理想波形信号の波形と、等化誤差算出回路７０２によって算出される等化誤差ｅ(ｎ)の波形とを示す図である。
【図９】本発明の実施の形態２による再生装置の他の構成を示す図である。
【図１０】図９に示した本発明の実施の形態２による再生装置に含まれた係数学習回路１１２の構成を示す図である。
【発明を実施するための形態】
【００４７】
１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００４８】
〔１〕本発明の代表的な実施の形態による再生装置は、Ａ／Ｄ変換器(１０４)と、波形等化回路(１０５)と、フェーズ・ロックド・ループ(ＰＬＬ)と、最尤復号回路(１０８)とを具備してなる。
【００４９】
前記Ａ／Ｄ変換器(１０４)は、情報記録媒体としてのディスク(１０１)からピックアップ(１０２)によって読み出されるＲＦ信号をデジタル再生信号に変換するものである。
【００５０】
前記波形等化回路(１０５)の入力端子に前記Ａ／Ｄ変換器(１０４)から生成される前記デジタル再生信号が波形等化入力信号として供給されることにより、前記波形等化回路(１０５)の出力端子から波形等化出力信号が生成されるものである。
【００５１】
前記フェーズ・ロックド・ループ(ＰＬＬ)は、第１補間回路(１０６)と位相誤差検出回路(１０９)とループフィルタ(１１０)と補間係数算出回路(１１１)とを含む。
【００５２】
前記第１補間回路(１０６)の入力端子には、前記波形等化回路(１０５)の前記出力端子から生成される前記波形等化出力信号が供給されるものである。
【００５３】
前記第１補間回路(１０６)は、前記波形等化回路(１０５)から生成される前記波形等化出力信号と前記補間係数算出回路(１１１)から生成される補間係数とに応答して波形等化出力補間再生データとしてのデジタル補間再生信号を生成するものであり、前記デジタル補間再生信号はそのゼロクロスの前後の２個のデジタル補間再生信号を含むものである。
【００５４】
前記位相誤差検出回路(１０９)の入力端子に前記第１補間回路(１０６)の前記デジタル補間再生信号が供給されることにより、前記位相誤差検出回路(１０９)は前記第１補間回路(１０６)の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の絶対値の誤差を検出するものである。
【００５５】
前記ループフィルタ(１１０)は、前記位相誤差検出回路(１０９)の出力のデジタル誤差成分の平均値を算出するものである。
【００５６】
前記補間係数算出回路(１１１)は、前記ループフィルタ(１１０)のデジタル出力信号に応答して、前記第１補間回路(１０６)の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の前記絶対値が等しくなるような前記補間係数を算出するものである。
【００５７】
前記第１補間回路(１０６)から生成される前記波形等化出力補間再生データが前記最尤復号回路(１０８)の入力端子に供給されることにより、前記最尤復号回路(１０８)の出力端子から復号再生データが生成されるものである。
【００５８】
前記再生装置は、第２補間回路(１０７)と係数学習回路(１１２)とを更に具備する。
【００５９】
前記第２補間回路(１０７)の入力端子には、前記波形等化回路(１０５)の前記波形等化入力信号が供給されるものである。
【００６０】
前記フェーズ・ロックド・ループ(ＰＬＬ)の前記補間係数算出回路(１１１)により生成される前記補間係数が前記第２補間回路(１０７)にも供給されることによって、前記第２補間回路(１０７)は前記波形等化入力信号と前記補間係数とに応答して波形等化入力補間再生データを生成するものである。
【００６１】
前記第１補間回路(１０６)から生成される前記波形等化出力補間再生データと前記第２補間回路(１０７)から生成される前記波形等化入力補間再生データと前記最尤復号回路(１０８)から生成される前記復号再生データとが、前記係数学習回路(１１２)に供給されるものである。
【００６２】
前記係数学習回路(１１２)は、前記波形等化出力補間再生データと前記波形等化入力補間再生データと前記復号再生データとに応答して、前記波形等化回路(１０５)のタップ係数を算出することを特徴とするものである(図１参照)。
【００６３】
前記実施の形態によれば、高密度記録のディスクから再生データを再生するための再生装置の波形等化器のタップ係数を決定する際のループ遅延を低減することができる。
【００６４】
好適な実施の形態では、前記最尤復号回路(１０８)は、ＰＲＭＬ方式の読み出し信号処理を実行するビタビ復号器として構成されてなることを特徴とするものである(図１参照)。
【００６５】
他の好適な実施の形態では、前記波形等化回路(１０５) は、ＦＩＲフィルタによって構成されてなるものである。
【００６６】
前記波形等化回路(１０５)の前記ＦＩＲフィルタの前記タップ係数は、前記係数学習回路(１１２)により算出されるものであることを特徴とするものである(図１参照)。
【００６７】
更に他の好適な実施の形態では、前記位相誤差検出回路(１０９)の他の入力端子には、前記最尤復号回路(１０８)から生成される前記復号再生データが供給されることを特徴とするものである(図１参照)。
【００６８】
より好適な実施の形態による再生装置は、前記位相誤差検出回路(１０９)の制御入力端子に接続された再生制御回路(１１３)を更に具備する。
【００６９】
前記再生制御回路(１１３)の制御出力信号に応答して前記位相誤差検出回路(１０９)は前記第１補間回路(１０６)の前記デジタル補間再生信号を選択して、前記フェーズ・ロックド・ループ(ＰＬＬ)は前記第１補間回路(１０６)の前記デジタル補間再生信号の前記ゼロクロスの誤差情報である第１誤差に応答してロック動作を実行するものである。
【００７０】
前記再生制御回路(１１３)の他の制御出力信号に応答して前記位相誤差検出回路(１０９)は前記最尤復号回路(１０８)から生成される前記復号再生データを選択することにより、前記位相誤差検出回路(１０９)は前記復号再生データに従って理想補間波形信号を生成するものである。
【００７１】
前記再生制御回路(１１３)の前記他の制御出力信号に応答して前記位相誤差検出回路(１０９)は前記理想補間波形信号と前記第１補間回路(１０６)の前記デジタル補間再生信号との差分を第２誤差として生成して、前記フェーズ・ロックド・ループ(ＰＬＬ)は前記位相誤差検出回路(１０９)から生成される前記第２誤差に応答してロック動作を実行することを特徴とするものである(図１参照)。
【００７２】
他のより好適な実施の形態では、前記位相誤差検出回路(１０９)は、第１誤差検出回路(２０１)と理想波形生成回路(２０２)と第２誤差検出回路(２０３)と選択回路(２０４)とを含むものである。
【００７３】
前記第１誤差検出回路(２０１)は、前記第１補間回路(１０６)の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の前記絶対値の前記誤差を検出することにより、前記第１誤差を生成するものである。
【００７４】
前記理想波形生成回路(２０２)は、前記最尤復号回路(１０８)から生成される前記復号再生データと前記波形等化回路(１０５)の目標の波形等化特性とに基づき、前記理想補間波形信号を生成するものである。
【００７５】
前記第２誤差検出回路(２０３)は、前記理想波形生成回路(２０２)から生成される前記理想補間波形信号と前記第１補間回路(１０６)の前記デジタル補間再生信号との前記差分を前記第２誤差として生成するものである。
【００７６】
前記選択回路(２０４)の第１入力端子と第２入力端子と制御入力端子にはそれぞれ前記第１誤差検出回路(２０１)から生成される前記第１誤差と前記第２誤差検出回路(２０３)から生成される前記第２誤差と前記再生制御回路(１１３)の前記制御出力信号および前記他の制御出力信号が供給されるものである。
【００７７】
前記選択回路(２０４)の出力端子は、前記ループフィルタ(１１０)の入力端子に接続されたものである。
【００７８】
前記再生制御回路(１１３)の前記制御出力信号に応答して、前記選択回路(２０４)は前記第１誤差を選択して前記ループフィルタ(１１０)の前記入力端子に前記第１誤差を供給するものである。
【００７９】
前記再生制御回路(１１３)の前記他の制御出力信号に応答して、前記選択回路(２０４)は前記第２誤差を選択して前記ループフィルタ(１１０)の前記入力端子に前記第２誤差を供給することを特徴とするものである(図２参照)。
【００８０】
更に他のより好適な実施の形態では、前記フェーズ・ロックド・ループは前記第１誤差に応答して前記ロック動作を実行するものであり、その後前記フェーズ・ロックド・ループは前記第２誤差に応答して前記ロック動作を実行することを特徴とするものである(図５参照)。
【００８１】
別のより好適な実施の形態では、前記ディスク(１０１)がブルーレイディスクの拡張規格に準拠したディスクではなく通常のブルーレイディスクであるとの前記ディスク(１０１)の管理領域の情報に応答して、前記第２補間回路(１０７)の動作は停止状態に制御されることを特徴とするものである(図９参照)。
【００８２】
具体的な実施の形態では、前記Ａ／Ｄ変換器(１０４)と、前記波形等化回路(１０５)と、前記最尤復号回路(１０８)とは再生半導体集積回路の半導体チップに集積化されたことを特徴とするものである(図１参照)。
【００８３】
最も具体的な実施の形態では、前記フェーズ・ロックド・ループ(ＰＬＬ)の前記第１補間回路(１０６)と前記位相誤差検出回路(１０９)と前記ループフィルタ(１１０)と前記補間係数算出回路(１１１)とは、前記再生半導体集積回路の前記半導体チップに集積化されたことを特徴とするものである(図１参照)。
【００８４】
〔２〕本発明の別の観点の代表的な実施の形態は、ピックアップ(１０２)と、Ａ／Ｄ変換器(１０４)と、波形等化回路(１０５)と、フェーズ・ロックド・ループ(ＰＬＬ)と、最尤復号回路(１０８)とを具備してなる再生装置の動作方法である。
【００８５】
前記ピックアップ(１０２)は、情報記録媒体としてのディスク(１０１)からＲＦ信号を読み出すものである。
【００８６】
前記Ａ／Ｄ変換器(１０４)は、前記ピックアップ(１０２)によって読み出される前記ＲＦ信号をデジタル再生信号に変換するものである。
【００８７】
前記波形等化回路(１０５)の入力端子に前記Ａ／Ｄ変換器(１０４)から生成される前記デジタル再生信号が波形等化入力信号として供給されることにより、前記波形等化回路(１０５)の出力端子から波形等化出力信号が生成されるものである。
【００８８】
前記フェーズ・ロックド・ループ(ＰＬＬ)は、第１補間回路(１０６)と位相誤差検出回路(１０９)とループフィルタ(１１０)と補間係数算出回路(１１１)とを含む。
【００８９】
前記第１補間回路(１０６)の入力端子には、前記波形等化回路(１０５)の前記出力端子から生成される前記波形等化出力信号が供給されるものである。
【００９０】
前記第１補間回路(１０６)は、前記波形等化回路(１０５)から生成される前記波形等化出力信号と前記補間係数算出回路(１１１)から生成される補間係数とに応答して波形等化出力補間再生データとしてのデジタル補間再生信号を生成するものであり、前記デジタル補間再生信号はそのゼロクロスの前後の２個のデジタル補間再生信号を含むものである。
【００９１】
前記位相誤差検出回路(１０９)の入力端子に前記第１補間回路(１０６)の前記デジタル補間再生信号が供給されることにより、前記位相誤差検出回路(１０９)は前記第１補間回路(１０６)の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の絶対値の誤差を検出するものである。
【００９２】
前記ループフィルタ(１１０)は、前記位相誤差検出回路(１０９)の出力のデジタル誤差成分の平均値を算出するものである。
【００９３】
前記補間係数算出回路(１１１)は、前記ループフィルタ(１１０)のデジタル出力信号に応答して、前記第１補間回路(１０６)の前記デジタル補間再生信号の前記ゼロクロスの前後の前記２個のデジタル補間再生信号の前記絶対値が等しくなるような前記補間係数を算出するものである。
【００９４】
前記第１補間回路(１０６)から生成される前記波形等化出力補間再生データが前記最尤復号回路(１０８)の入力端子に供給されることにより、前記最尤復号回路(１０８)の出力端子から復号再生データが生成されるものである。
【００９５】
前記再生装置は、第２補間回路(１０７)と係数学習回路(１１２)とを更に具備する。
【００９６】
前記第２補間回路(１０７)の入力端子には、前記波形等化回路(１０５)の前記波形等化入力信号が供給されるものである。
【００９７】
前記フェーズ・ロックド・ループ(ＰＬＬ)の前記補間係数算出回路(１１１)により生成される前記再生クロックが前記第２補間回路(１０７)にも供給されることによって、前記第２補間回路(１０７)は前記波形等化入力信号と前記再生クロックとに応答して波形等化入力補間再生データを生成するものである。
【００９８】
前記第１補間回路(１０６)から生成される前記波形等化出力補間再生データと前記第２補間回路(１０７)から生成される前記波形等化入力補間再生データと前記最尤復号回路(１０８)から生成される前記復号再生データとが、前記係数学習回路(１１２)に供給されるものである。
【００９９】
前記係数学習回路(１１２)は、前記波形等化出力補間再生データと前記波形等化入力補間再生データと前記復号再生データとに応答して、前記波形等化回路(１０５)のタップ係数を算出することを特徴とするものである(図１参照)。
【０１００】
前記実施の形態によれば、高密度記録のディスクから再生データを再生するための再生装置の波形等化器のタップ係数を決定する際のループ遅延を低減することができる。
【０１０１】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【０１０２】
［実施の形態１］
《再生装置の構成》
図１は、本発明の実施の形態１による再生装置の構成を示す図である。
【０１０３】
図１に示す本発明の実施の形態１による再生装置は、上述したＢＤＸＬ拡張規格に準拠する光ディスク１０１の再生動作を実行可能なものである。
【０１０４】
図１に示す本発明の実施の形態１による再生装置は、光ピックアップ１０２、スピンドルモータ１０３、Ａ／Ｄ変換器(ＡＤＣ)１０４、波形等化回路１０５、第１補間回路１０６、第２補間回路１０７、最尤復号回路１０８、位相誤差検出回路１０９、ループフィルタ１１０、補間係数算出回路１１１を含むものである。更に図１に示す本発明の実施の形態１によるこの再生装置は、係数学習回路１１２、再生制御回路１１３を含んでいる。
【０１０５】
光ピックアップ１０２は、光ディスク１０１の情報記録のためのレーザ光を照射するとともに光ディスク１０１の情報再生のためのレーザ光を照射するブルーレイ半導体レーザを含む。スピンドルモータ１０３は、光ディスク１０１の情報記録および情報再生のために光ディスク１０１を回転駆動する。
【０１０６】
Ａ／Ｄ変換器１０４は、固定周波数のサンプリング・クロック(図示せず)に応答して、光ディスク１０１から光ピックアップ１０２により読み出されたアナログ信号であるＲＦ信号を多値デジタル信号に変換する。尚、Ａ／Ｄ変換器１０４に供給されるサンプリング・クロックは、入力端子に基準クロックが供給される周波数シンセサイザ(図示せず)の出力端子から生成されることが可能である。
【０１０７】
Ａ／Ｄ変換器(ＡＤＣ)１０４の出力の多値デジタル信号が入力端子に供給される波形等化回路１０５は、ＦＩＲフィルタと呼ばれるデジタルフィルタで構成されることによって、ビタビ復号器によって構成される最尤復号回路１０８のために好適な波形等化を実行する。尚、ＦＩＲは、有限インパルス応答(Infinite Impulse Response)を意味している。更に波形等化回路１０５のＦＩＲフィルタのタップ係数は、後述する方法によって係数学習回路１１２の算出結果に従って設定されることによって、所望の波形等化特性に設定されるものである。また波形等化回路１０５の出力端子から生成される波形等化出力信号は、第１補間回路１０６の入力端子に供給される。それに対して、Ａ／Ｄ変換器(ＡＤＣ)１０４の出力の多値デジタル信号である波形等化回路１０５の入力信号が、第２補間回路１０７の入力端子に供給される。
【０１０８】
《フェーズ・ロックド・ループ》
第１補間回路１０６と位相誤差検出回路１０９とループフィルタ１１０と補間係数算出回路１１１とは、位相補償デジタル補間回路として機能するフェーズ・ロックド・ループＰＬＬを構成する。すなわち、このように構成されたフェーズ・ロックド・ループＰＬＬは、第１補間回路１０６のデジタル補間再生信号のゼロクロスの前後の２個のデジタル補間再生信号の絶対値が略等しくなるような補間タイミングを持ったデジタル補間再生信号を波形等化出力補間再生信号として生成するものである。尚、ここで言うゼロクロスとは、文字通りゼロレベルをクロスすることを意味するのではなくて、第１補間回路１０６のデジタル補間再生信号の中心値をクロスすることを意味するものである。
【０１０９】
従って、位相誤差検出回路１０９は、第１補間回路１０６のデジタル補間再生信号のゼロクロスの前後の２個のデジタル補間再生信号の絶対値の誤差を検出する。ループフィルタ１１０は、位相誤差検出回路１０９のデジタル誤差成分の平均値を算出する。補間係数算出回路１１１は、ループフィルタ１１０のデジタル出力信号に応答して、第１補間回路１０６のゼロクロスの前後の２個のデジタル補間再生信号の絶対値が等しくなるようなタイミングの再生クロックを生成するための補間係数を算出する。更に、補間係数算出回路１１１によって算出された補間係数は、第２補間回路１０７にも供給される。
【０１１０】
位相補償デジタル補間回路として機能するフェーズ・ロックド・ループＰＬＬに含まれた第１補間回路１０６の補間動作によって、波形等化出力補間再生データが生成される。すなわち、第１補間回路１０６は光ピックアップ１０２によって読み出されるアナログＲＦ信号のチャネル・クロックとＡ／Ｄ変換器１０４のサンプリングクロック(図示せず)との位相のずれを補間することによって、波形等化出力補間再生データを生成するものである。
【０１１１】
第１補間回路１０６から生成された補間再生データが最尤復号回路１０８の入力端子に供給されることによって、最尤復号回路１０８の出力端子からは２値化された復号再生データが生成されるものである。すなわち、最尤復号回路１０８はＰＲＭＬ方式の読み出し信号処理を実行するビタビ復号器として構成されているので、光ディスク１０１がＢＤＸＬ拡張規格に準拠する高記録密度のディスクであっても正確な復号再生データが生成されることが可能となる。
【０１１２】
フェーズ・ロックド・ループＰＬＬの位相誤差検出回路１０９の制御入力端子には、再生制御回路１１３の制御出力信号が供給される。
【０１１３】
すなわち、第１補間回路１０６と位相誤差検出回路１０９とループフィルタ１１０と補間係数算出回路１１１とによって構成されたフェーズ・ロックド・ループＰＬＬのロック動作の初期では、第１補間回路１０６のデジタル補間再生信号のゼロクロスの前後の２個のデジタル補間再生信号の絶対値の誤差情報を位相誤差検出回路１０９が選択するように再生制御回路１１３は位相誤差検出回路１０９を制御する。その結果、この状態では、フェーズ・ロックド・ループＰＬＬは、第１補間回路１０６のデジタル補間再生信号のゼロクロス誤差情報である第１誤差に応答してロック動作を実行して、第１補間回路１０６の補間動作によって補間再生データが生成される。
【０１１４】
上述したフェーズ・ロックド・ループＰＬＬのロック動作の後に、最尤復号回路１０８の出力端子から生成される２値化された復号再生データと第１補間回路１０６のデジタル補間再生信号とを位相誤差検出回路１０９が選択するように再生制御回路１１３は位相誤差検出回路１０９を制御する。この状態においては、位相誤差検出回路１０９は最尤復号回路１０８から供給される２値化復号再生データに応答して、理想補間波形信号を生成する。更に位相誤差検出回路１０９は、この理想補間波形信号と第１補間回路１０６の出力の補間再生データの差分とを第２誤差として生成する。その結果、フェーズ・ロックド・ループＰＬＬは、位相誤差検出回路１０９から生成される第２誤差に応答することによって高精度のロック動作を実行して、第１補間回路１０６の補間動作によって高精度の補間再生データが生成されることが可能となる。
【０１１５】
《波形等化回路のタップ係数》
上述したように波形等化回路１０５のＦＩＲフィルタのタップ係数は、係数学習回路１１２の算出結果に従って設定されることによって、所望の波形等化特性に設定される。そのために、係数学習回路１１２に、最尤復号回路１０８の２値化復号再生データの情報と波形等化器１０５の波形等化出力信号の情報と波形等化器１０５の波形等化入力信号の情報とが供給されるものである。この情報供給方式は、上記特許文献２の図９と関連する開示とに記載された係数コントローラへの最尤検出器の検出出力データと等化器の出力信号と等化器の入力信号の供給に対応したものである。しかし、上記特許文献２の図９と関連する開示とに記載された情報供給方式では、最尤検出器の検出出力データと等化器の出力信号と等化器の入力信号とは、係数コントローラに直接供給されたものであった。
【０１１６】
それに対して、図１に示す本発明の実施の形態１による再生装置では、最尤復号回路１０８の２値化復号再生データの情報は係数学習回路１１２に直接供給されるが、波形等化器１０５の波形等化出力信号の情報と波形等化器１０５の波形等化入力信号の情報とはそれぞれ第１補間回路１０６と第２補間回路１０７とを介して係数学習回路１１２に供給されるものである。すなわち、第１補間回路１０６と第２補間回路１０７とは、波形等化器１０５の波形等化出力信号の情報および波形等化器１０５の波形等化入力信号の情報のタイミングと最尤復号回路１０８の２値化復号再生データの情報のタイミングとを一致させる機能を有したものである。
【０１１７】
その結果、図１に示した本発明の実施の形態１による再生装置によれば、上述のように情報のタイミングの一致が得られるので、上記特許文献１の図３と関連する開示に記載されたＦＩＲフィルタのタップ係数が収束しない等の問題を解消することが可能となる。更に図１に示した本発明の実施の形態１による再生装置によれば、上述した３種類の情報のタイミングがフェーズ・ロックド・ループＰＬＬによる全ての位相補償補間タイミングで一致が得するので、上記特許文献２の図９と比較しても、波形等化器１０５のＦＩＲフィルタのタップ係数の設定精度を改善することが可能となる。
【０１１８】
また更に図１に示した本発明の実施の形態１による再生装置では、波形等化器１０５のＦＩＲフィルタのタップ係数を決定する際のループ遅延は、下記のようになる。
【０１１９】
すなわち、上述の波形等化器１０５のＦＩＲフィルタのタップ係数を決定する際のループ遅延は、次のように説明される。第１番目は波形等化器１０５の信号遅延で、第２番目は第１補間回路１０６の信号遅延で、第３番目はフェーズ・ロックド・ループＰＬＬの位相誤差検出回路１０９とループフィルタ１１０と補間係数算出回路１１１との信号遅延で、第４番目は第１補間回路１０６の２回目の信号遅延と第２補間回路１０７の信号遅延である。更に、第５番目は最尤復号回路１０８(ビタビ復号器)の信号遅延で、第６番目は係数学習回路１１２の信号遅延で、第７番目は波形等化器の２回目の信号遅延である。
【０１２０】
すなわち、図１に示した本発明の実施の形態１による再生装置に含まれた波形等化器１０５のＦＩＲフィルタのタップ係数を決定する際のループ遅延は、上述の７個の信号遅延を含むものである。その結果、図１に示した本発明の実施の形態１による再生装置によれば、上記特許文献１の図４と比較しても、波形等化器１０５のＦＩＲフィルタのタップ係数を決定する際のループ遅延を低減することが可能となる。
【０１２１】
尚、図１に示した本発明の実施の形態１による再生装置においては、Ａ／Ｄ変換器(ＡＤＣ)１０４、波形等化回路１０５、第１補間回路１０６、第２補間回路１０７、最尤復号回路１０８、位相誤差検出回路１０９、ループフィルタ１１０、補間係数算出回路１１１、係数学習回路１１２、再生制御回路１１３は、再生半導体集積回路の半導体チップに集積化されたものである。
【０１２２】
《ＰＬＬの位相誤差検出回路》
図２は、図１に示した本発明の実施の形態１による再生装置のフェーズ・ロックド・ループＰＬＬの位相誤差検出回路１０９の構成を示す図である。
【０１２３】
図２に示すように、位相誤差検出回路１０９は、第１誤差検出回路２０１と理想波形生成回路２０２と第２誤差検出回路２０３と選択回路２０４とを含んでいる。
【０１２４】
第１誤差検出回路２０１は、図１のフェーズ・ロックド・ループＰＬＬの第１補間回路１０６のデジタル補間再生信号のゼロクロスの前後の２個のデジタル補間再生信号の絶対値の誤差である第１誤差を検出する。
【０１２５】
図３は、図２に示した位相誤差検出回路１０９の第１誤差検出回路２０１によって検出される第１誤差を説明するための図１のフェーズ・ロックド・ループＰＬＬの第１補間回路１０６の波形を示す図である。
【０１２６】
すなわち、図２に示す位相誤差検出回路１０９の第１誤差検出回路２０１は、図３に示すように第１補間回路１０６のデジタル補間再生信号のゼロクロスでの乖離量ｗ［ｎ＋４］を第１誤差として出力する機能を有するものである。
【０１２７】
更に図２に示す位相誤差検出回路１０９の理想波形生成回路２０２は、図１に示した本発明の実施の形態１による再生装置の最尤復号回路１０８(ビダビ復号器)から生成される２値化復号再生データに応答して、理想補間波形信号を生成する。すなわち、この理想補間波形信号は、適応等化回路である波形等化回路１０５の目標である波形等化特性と最尤復号回路１０８から生成される２値化復号再生データから生成されることが可能である。波形等化回路１０５の目標としての波形等化特性は、上述したＢＤＸＬ拡張規格に準拠する再生にて一般的に使用されるＲＲ(１、２、２、２、１)等のような高次のパーシャルレスポンス(ＰＲ)である。従って、図２に示す位相誤差検出回路１０９の理想波形生成回路２０２が最尤復号回路１０８から生成される２値化復号再生データと波形等化回路１０５の目標の波形等化特性であるパーシャルレスポンスＲＲ(１、２、２、２、１)との畳み込みを実行することで、理想波形生成回路２０２から第１補間回路１０６のデジタル補間再生信号の理想補間波形信号を生成することが可能となる。
【０１２８】
従って、図２に示したように、位相誤差検出回路１０９の第２誤差検出回路２０３は、理想波形生成回路２０２から生成される第１補間回路１０６のデジタル補間出力の理想補間波形信号と第１補間回路１０６のデジタル補間出力の実際の補間再生データとの差分を第２誤差として生成するものである。このようにして、フェーズ・ロックド・ループＰＬＬは、位相誤差検出回路１０９から生成される第２誤差に応答することによって高精度のロック動作を実行して、第１補間回路１０６の補間動作によって高精度の補間再生データが生成される。
【０１２９】
図４は、図２に示した位相誤差検出回路１０９の第２誤差検出回路２０３によって検出される第２誤差を説明するための図１のフェーズ・ロックド・ループＰＬＬの第１補間回路１０６のデジタル補間出力の理想補間波形信号と実際の補間再生データの波形とを示す図である。
【０１３０】
図４に示した例では、時刻ｎ＋２から時刻ｔ＋６までの期間に、第１補間回路１０６のデジタル補間出力の実際の補間再生データが理想補間波形信号と相違したものとなっている。
【０１３１】
従って、図２に示した位相誤差検出回路１０９の第２誤差検出回路２０３は、下記(１)式または下記(２)式に従って第２誤差Error2を算出するものである。尚、下記(１)式と下記(２)式とで、ｔ［ｋ］は第１補間回路１０６のデジタル補間出力の理想補間波形信号のデジタル値であり、ｗ［ｋ］は第１補間回路１０６のデジタル補間出力の実際の補間再生データの値である。
【０１３２】
【数１】
2013206479.tif 000003
【０１３３】
【数２】
2013206479.tif 000004
【０１３４】
図２に示した位相誤差検出回路１０９の第１誤差検出回路２０１によって検出される第１誤差は、図１のフェーズ・ロックド・ループＰＬＬの第１補間回路１０６のデジタル補間再生信号のゼロクロスの近傍付近の１点での誤差のみを検出したものであった。
【０１３５】
一方、図２に示した位相誤差検出回路１０９の第２誤差検出回路２０３によって検出される第２誤差は、フェーズ・ロックド・ループＰＬＬの複数の位相補償補間タイミングにおいて第１補間回路１０６のデジタル補間出力の理想補間波形信号と第１補間回路１０６のデジタル補間出力の実際の補間再生データの差分を検出するものである。従って、このように情報量の大きな第２誤差にフェーズ・ロックド・ループＰＬＬが応答することによって高精度のロック動作を実行して、第１補間回路１０６の補間動作によって高精度の補間再生データが生成されることが可能となる。
【０１３６】
図２に示したように、第１誤差検出回路２０１によって検出される第１誤差と第２誤差検出回路２０３によって検出される第２誤差とは選択回路２０４の第１入力端子と第２入力端子とにそれぞれ供給され、選択回路２０４の制御入力端子は再生制御回路１１３の出力端子に接続されて、位相誤差検出回路１０９の選択回路２０４の出力端子はループフィルタ１１０の入力端子に接続されている。
【０１３７】
フェーズ・ロックド・ループＰＬＬのロック動作の初期では、再生制御回路１１３の出力信号に応答して、選択回路２０４は第１入力端子に供給される第１誤差検出回路２０１からの第１誤差を選択して出力端子のループフィルタ１１０の入力端子に供給する。その結果、この状態では、フェーズ・ロックド・ループＰＬＬは、第１補間回路１０６のデジタル補間再生信号のゼロクロスの誤差情報である第１誤差に応答してロック動作を実行して、第１補間回路１０６の補間動作によって補間再生データが生成される。
【０１３８】
その後に、再生制御回路１１３の出力信号に応答して、選択回路２０４は第２入力端子に供給される第２誤差検出回路２０３からの第２誤差を選択して出力端子のループフィルタ１１０の入力端子に供給するようになる。その結果、フェーズ・ロックド・ループＰＬＬは位相誤差検出回路１０９から生成される第２誤差に応答することによって高精度のロック動作を実行して、第１補間回路１０６の補間動作によって高精度の波形等化出力補間再生データが生成される。
【０１３９】
《選択回路の選択切り替え動作》
図５は、図２に示した位相誤差検出回路１０９の選択回路２０４の選択切り替え動作を説明するフローチャートを示す図である。
【０１４０】
図５のステップ５０１では、光ピックアップ１０２は情報記録媒体である光ディスク１０１の再生対象となる記録トラックに移動して、次のステップ５０２では選択回路２０４の出力信号として第１誤差検出回路２０１からの第１誤差が選択されるように再生制御回路１１３の出力信号によって選択回路２０４の選択動作を設定した後、次のステップ５０３で光ディスク１０１の再生動作を開始する。
【０１４１】
このステップ５０３で光ディスク１０１の再生動作では、第１補間回路１０６のデジタル補間再生信号と第２補間回路１０７のデジタル補間再生信号とが光ピックアップ１０２によって読み出されるアナログＲＦ信号のチャネル・クロックと略同期するものとなる。
【０１４２】
更に次のステップ５０４では、フェーズ・ロックド・ループＰＬＬのロック動作が完了したかと最尤復号回路１０８から２値化復号再生データが生成されるかとが再生制御回路１１３によって反復して判定される。このステップ５０４にてＰＬＬロック動作が完了して最尤復号回路１０８から２値化復号再生データが生成されたと再生制御回路１１３によって判定されると、次のステップ５０５では、選択回路２０４の出力信号として第２誤差検出回路２０３からの第２誤差が選択されるように再生制御回路１１３の出力信号によって選択回路２０４の選択動作を変更した後、次のステップ５０６で光ディスク１０１の再生動作を継続する。
【０１４３】
上述した図５に示した位相誤差検出回路１０９の選択回路２０４の選択切り替え動作のフローチャートによれば、最尤復号回路１０８の最尤復号結果が不安定である再生動作の開始直後においては最尤復号結果を使用した位相誤差検出を実行しないので、フェーズ・ロックド・ループＰＬＬのロック動作は安定化されるものとなる。その後、最尤復号回路１０８の最尤復号結果を使用した位相誤差検出を実行することで、フェーズ・ロックド・ループＰＬＬの高精度のロック動作を実行することが可能となる。
【０１４４】
尚、選択回路２０４の選択切り替え動作は、情報記録媒体である光ディスク１０１の種類、再生速度(１倍速、２倍速、４倍速…等)、再生ディスク領域の種類(管理領域、ユーザ領域等)に従って第１誤差か第２誤差かを決定するようにすることも可能である。
【０１４５】
《波形等化回路の構成》
図６は、図１に示した本発明の実施の形態１による再生装置に含まれた適応等化回路である波形等化回路１０５の構成を示す図である。
【０１４６】
図６に示すように適応等化回路として構成された波形等化回路１０５は、複数の遅延回路６０１、６０２と、複数のデジタル乗算回路６０３、６０４、６０５と、加算回路６０６とによって構成されている。
【０１４７】
遅延回路６０１の入力端子とデジタル乗算回路６０３の入力端子にはＡ／Ｄ変換器(ＡＤＣ)１０４の出力の多値デジタル信号が供給され、デジタル乗算回路６０３は多値デジタル信号とタップ係数Ｃ０との乗算を実行する。遅延回路６０１の出力の遅延多値デジタル信号は遅延回路６０２の入力端子とデジタル乗算回路６０４の入力端子とに供給され、デジタル乗算回路６０４は遅延回路６０１からの遅延多値デジタル信号とタップ係数Ｃ１との乗算を実行する。遅延回路６０２の出力の遅延多値デジタル信号はデジタル乗算回路６０５の入力端子に供給されて、デジタル乗算回路６０５は遅延回路６０２からの遅延多値デジタル信号とタップ係数ＣＮとの乗算を実行する。
【０１４８】
複数のデジタル乗算回路６０３、６０４、６０５から生成される複数の乗算出力信号は加算回路６０６の複数の入力端子に供給されることによって、加算回路６０６は複数の乗算出力信号の加算を実行する。その結果、波形等化回路１０５の加算回路６０６から生成される積和演算結果は、フェーズ・ロックド・ループＰＬＬの第１補間回路１０６の入力端子に供給される。
【０１４９】
複数のデジタル乗算回路６０３、６０４、６０５のタップ係数Ｃ０、Ｃ１…ＣＮは係数学習回路１１２の算出結果に従って設定されることによって、波形等化回路１０５は所望の波形等化特性に設定される。
【０１５０】
《係数学習回路》
次に、係数学習回路１１２における複数のデジタル乗算回路６０３、６０４、６０５のタップ係数Ｃ０、Ｃ１、ＣＮの算出アルゴリズムについて、説明する。この算出アルゴリズムは、ＬＭＳ(平均自乗誤差：Least Mean Square)アルゴリズムとなっている。
【０１５１】
すなわち、係数学習回路１１２におけるＬＭＳアルゴリズムは、平均自乗誤差を最小化するアルゴリズムであり、下記(３)式に従ってタップ係数を学習する。
【０１５２】
【数３】
2013206479.tif 000005
【０１５３】
ここで、Ｃｉ(ｎ)は時刻ｎでのｉ番目のタップ係数で、ｅ(ｎ)は時刻ｎでの波形等化回路１０５の波形等化出力信号とその理想波形との差分である等化誤差で、ｘ(ｎ−ｉ)は時刻nでｉ番目の乗算回路の入力信号で、μは係数補正量の大きさを決定するステップサイズパラメータである。
【０１５４】
従って、上記(３)式によれば、時刻ｎの次の時刻(ｎ＋１)でのｉ番目のタップ係数Ｃｉ(ｎ＋１)は、時刻ｎでの等化誤差ｅ(ｎ)と入力信号ｘ(ｎ−ｉ)とステップサイズパラメータμとの乗算結果に、時刻nでのｉ番目のタップ係数Ｃｉ(ｎ)を加算することによって算出可能となるものである。
【０１５５】
図７は、図１に示した本発明の実施の形態１による再生装置に含まれた係数学習回路１１２の構成を示す図である。
【０１５６】
図７に示すように係数学習回路１１２は、理想波形生成回路７０１と等化誤差算出回路７０２と遅延調整回路７０３と複数の遅延回路７０４、７０５とタップ係数Ｃ０演算回路７０６とタップ係数Ｃ１演算回路７０７とタップ係数ＣＮ演算回路７０８と選択回路７０９とを含んでいる。
【０１５７】
最初に、理想波形生成回路７０１は、図２に示した位相誤差検出回路１０９の理想波形生成回路２０２と同様に、最尤復号回路１０８から生成される２値化復号再生データに応答して、理想波形信号を生成する。すなわち、この理想波形信号は、適応等化回路である波形等化回路１０５の目標である波形等化特性と最尤復号回路１０８から生成される２値化復号再生データから生成されることが可能である。波形等化回路１０５の目標としての波形等化特性は、上述したＢＤＸＬ拡張規格に準拠する再生にて一般的に使用されるＲＲ(１、２、２、２、１)等のような高次のパーシャルレスポンス(ＰＲ)である。従って、理想波形生成回路７０１が最尤復号回路１０８から生成される２値化復号再生データと波形等化回路１０５の目標波形等化特性であるパーシャルレスポンスＲＲ(１、２、２、２、１)との畳み込みを実行することで、理想波形信号を生成することが可能となる。
【０１５８】
次に等化誤差算出回路７０２は、波形等化回路１０５の波形等化出力信号に応答した第1補間回路１０６の出力のデジタル補間再生信号と理想波形生成回路７０１から生成される理想波形信号との差分である等化誤差ｅ(ｎ)を算出する。
【０１５９】
図８は、図７に示した係数学習回路１１２の等化誤差算出回路７０２に供給される第1補間回路１０６の出力のデジタル補間再生信号の波形と理想波形生成回路７０１から生成される理想波形信号の波形と、等化誤差算出回路７０２によって算出される等化誤差ｅ(ｎ)の波形とを示す図である。
【０１６０】
図８では、第1補間回路１０６の出力のデジタル補間再生信号は実線で示され、理想波形生成回路７０１から生成される理想波形信号は破線で示され、等化誤差算出回路７０２によって算出される等化誤差ｅ(ｎ)は一点鎖線で示されている。
【０１６１】
次に上記(３)式の演算は、タップ係数Ｃ０演算回路７０６とタップ係数Ｃ１演算回路７０７とタップ係数ＣＮ演算回路７０８とで実行される。例えば１番目のタップ係数Ｃ０に着目すると、図６の波形等化回路１０５の１番目のデジタル乗算回路６０３の入力信号ｘ(ｎ−ｉ)に対応する信号は、波形等化器１０５の波形等化入力信号に応答した第２補間回路１０７の出力のデジタル補間再生信号を遅延調整回路７０３にて遅延した遅延出力信号である。遅延調整回路７０３から出力される遅延出力信号と等化誤差算出回路７０２から出力される等化誤差ｅ(ｎ)をタップ係数Ｃ０演算回路７０６によって乗算することによって、その乗算結果に基づいて１番目のタップ係数Ｃ０が算出される。
【０１６２】
次に２番目のタップ係数Ｃ１に着目すると、図６の波形等化回路１０５の２番目のデジタル乗算回路６０４の入力信号ｘ(ｎ−ｉ)に対応する信号は、波形等化器１０５の波形等化入力信号に応答した第２補間回路１０７の出力のデジタル補間再生信号を遅延調整回路７０３と遅延回路７０４とで遅延した遅延出力信号である。従って、遅延回路７０４から出力される遅延出力信号と等化誤差算出回路７０２から出力される等化誤差ｅ(ｎ)をタップ係数Ｃ１演算回路７０７によって乗算することによって、その乗算結果に基づいて２番目のタップ係数Ｃ１が算出される。
【０１６３】
更にＮ＋１番目のタップ係数ＣＮに着目すると、図６の波形等化回路１０５の３番目のデジタル乗算回路６０５の入力信号ｘ(ｎ−ｉ)に対応する信号は、波形等化器１０５の波形等化入力信号に応答した第２補間回路１０７の出力のデジタル補間再生信号を遅延調整回路７０３と遅延回路７０４と遅延回路７０５で遅延した遅延出力信号である。従って、遅延回路７０５から出力される遅延出力信号と等化誤差算出回路７０２から出力される等化誤差ｅ(ｎ)をタップ係数ＣＮ演算回路７０８によって乗算することによって、その乗算結果に基づいてＮ＋１番目のタップ係数ＣＮが算出される。
【０１６４】
［実施の形態２］
《再生装置の構成》
図９は、本発明の実施の形態２による再生装置の他の構成を示す図である。
【０１６５】
すなわち、図９は、光ディスク１０１が上述したＢＤＸＬ拡張規格に準拠したディスクではなくて通常のブルーレイディスク(ＢＤ：Blue-ray Disc)の場合には、図１に示した本発明の実施の形態１による再生装置が構成と動作とが変更される様子を示す図である。
【０１６６】
すなわち、光ディスク１０１の管理領域の光ディスク１０１の種別情報を読み出すことによって、光ディスク１０１が通常のブルーレイディスクであるか上述したＢＤＸＬ拡張規格に準拠したディスクであるかが判別されることが可能である。
【０１６７】
その結果、光ディスク１０１が通常のブルーレイディスクである場合には、光ディスク１０１の管理領域の種別情報に応答して図１に示した本発明の実施の形態１による再生装置の構成は、図９に示した本発明の実施の形態２による再生装置の構成に変更される。従って、図９に示した本発明の実施の形態２による再生装置においては、図１に示した本発明の実施の形態１による再生装置に含まれていた第２補間回路１０７は、不使用とされる。
【０１６８】
すなわち、図９に示した本発明の実施の形態２による再生装置において第２補間回路１０７が省略されているのは、下記の理由である。
【０１６９】
それは、通常のブルーレイディスク(ＢＤ)の場合の記録密度はＢＤＸＬ拡張規格の場合の記録密度が低いものであるので、上記(３)式に従ったタップ係数の算出は下記(４)式のように簡略化されることが可能である。すなわち、下記(４)式に従ったタップ係数の簡略化算出方式では、等化誤差ｅ(ｎ)の符号ｓｉｇｎ［ｅ(ｎ)］と入力信号ｘ(ｎ−ｉ)の符号ｓｉｇｎ［ｘ(ｎ−ｉ)］とが使用される。
【０１７０】
【数４】
2013206479.tif 000006
【０１７１】
上記(４)式に従ったタップ係数の簡略化算出方式で、入力信号ｘ(ｎ−ｉ)は波形等化回路１０５の波形等化入力信号である。しかし、入力信号ｘ(ｎ−ｉ)の符号ｓｉｇｎ［ｘ(ｎ−ｉ)］の値が必要であるならば、波形等化回路１０５の波形等化入力信号ｘ(ｎ−ｉ)の符号ｓｉｇｎ［ｘ(ｎ−ｉ)］の値は波形等化出力信号ｙ(ｎ−ｉ)の符号ｓｉｇｎ［ｙ(ｎ−ｉ)］の値と略等しいものである。波形等化回路１０５がタップ数Ｎ＋１(Ｎは、正の偶数)のＦＩＲフィルタによって構成されている場合の遅延調整分＋Ｎ／２を考慮すると、上記(４)式に従ったタップ係数の簡略化算出方式は、下記(５)式に従ったタップ係数の簡略化算出方式に変形することが可能となる。
【０１７２】
【数５】
2013206479.tif 000007
【０１７３】
その結果、図９に示す本発明の実施の形態２による再生装置は上記(５)式に従ったタップ係数の簡略化算出方式を採用するので、波形等化器１０５の波形等化入力信号に応答した第２補間回路１０７の出力のデジタル補間再生信号を係数学習回路１１２に供給する必要が無くなるものである。
【０１７４】
従って、図９に示した本発明の実施の形態２による再生装置では、図１に示した本発明の実施の形態１による再生装置に含まれていた第２補間回路１０７の動作は停止状態に制御され、第２補間回路１０７の消費電力が削減することも可能となる。
【０１７５】
《係数学習回路》
図１０は、図９に示した本発明の実施の形態２による再生装置に含まれた係数学習回路１１２の構成を示す図である。
【０１７６】
図１０に示した本発明の実施の形態２による係数学習回路１１２が図７に示した本発明の実施の形態１による係数学習回路１１２と相違するのは、下記の点である。
【０１７７】
すなわち、図７に示した係数学習回路１１２の遅延調整回路７０３とタップ係数Ｃ０演算回路７０６とタップ係数Ｃ１演算回路７０７とタップ係数ＣＮ演算回路７０８とは、図１０に示す係数学習回路１１２では遅延調整回路１００１とタップ係数Ｃ０演算回路１００２とタップ係数Ｃ１演算回路１００３とタップ係数ＣＮ演算回路１００４とにそれぞれ置換されている。
【０１７８】
更に、図１０に示す係数学習回路１１２の遅延調整回路１００１の入力端子には、波形等化回路１０５の波形等化出力信号に応答した第1補間回路１０６の出力のデジタル補間再生信号が供給されている。
【０１７９】
次に上記(５)式の演算は、タップ係数Ｃ０演算回路１００２とタップ係数Ｃ１演算回路１００３とタップ係数ＣＮ演算回路１００４とで実行される。
【０１８０】
例えば１番目のタップ係数Ｃ０に着目すると、遅延調整回路１００１から出力される遅延出力信号と等化誤差算出回路７０２から出力される等化誤差ｅ(ｎ)とをタップ係数Ｃ０演算回路１００２によって乗算することによって、その乗算結果に基づいて１番目のタップ係数Ｃ０が算出される。
【０１８１】
次に、２番目のタップ係数Ｃ１に着目すると、遅延調整回路１００１と遅延回路７０４とから出力される遅延出力信号と等化誤差算出回路７０２から出力される等化誤差ｅ(ｎ)とをタップ係数Ｃ１演算回路１００３によって乗算することによって、その乗算結果に基づいて２番目のタップ係数Ｃ１が算出される。
【０１８２】
更にＮ＋１番目のタップ係数ＣＮに着目すると、遅延調整回路１００１と遅延回路７０４と遅延回路７０５とから出力される遅延出力信号と等化誤差算出回路７０２から出力される等化誤差ｅ(ｎ)とをタップ係数ＣＮ演算回路７０８によって乗算することによって、その乗算結果に基づいてＮ＋１番目のタップ係数ＣＮが算出される。
【０１８３】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１８４】
例えば、本発明は再生装置に着脱可能なリムーバブル型ディスクであるＣＤ、ＤＶＤ、ＢＤ等の光ディスクにのみ限定されるものではなく、再生装置に固定された着脱不可能なハードディスク等の固定ディスクの再生装置に適用することも可能である。
【符号の説明】
【０１８５】
１０２…光ピックアップ
１０３…スピンドルモータ
１０４…Ａ／Ｄ変換器(ＡＤＣ)
１０５波形等化回路
１０６…第１補間回路
１０７…第２補間回路
１０８…最尤復号回路
１０９…位相誤差検出回路
１１０…ループフィルタ
１１１…補間係数算出回路
１１２…係数学習回路
１１３…再生制御回路
【図１】
2013206479.tif 000008
【図２】
2013206479.tif 000009
【図３】
2013206479.tif 000010
【図４】
2013206479.tif 000011
【図５】
2013206479.tif 000012
【図６】
2013206479.tif 000013
【図７】
2013206479.tif 000014
【図８】
2013206479.tif 000015
【図９】
2013206479.tif 000016
【図１０】
2013206479.tif 000017