(57)【要約】【課題】ボンディングリードと同一の配線層に形成される電解メッキ用の配線をできるだけ多く引き回し、配線基板にできるだけ多くのピンを配置できる配線レイアウトを提供する。【解決手段】配線基板２０Ａの下面には半田ボール接続用のバンプランドが行列状に配置される。配線基板２０Ａの上面にはワイヤが接続されるボンディングリード２４が配置される。ボンディングリード２４は、配線基板２０Ａに形成された貫通孔２２を介してバンプランドと電気的に接続される。また、配線基板２０Ａの上面にはバンプランドの表面およびボンディングリード２４の表面にメッキ層を形成するための給電線２６が配置される。ここで、バンプランドの列数が１３以上の多ピンで、かつ隣り合う２個の貫通孔２２の間に通すことのできる給電線２６の本数が最多でも２本となる場合には、ボンディングリード２４は１列目貫通孔群と２列目貫通孔群との間に配置される。【選択図】図４
2013045997.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）平面形状が四角形からなる上面と、前記上面に形成され、かつ前記上面の第１基板辺に沿って配置された複数のボンディングリードと、前記上面に形成され、かつ前記複数のボンディングリードとそれぞれ繋がり、かつ前記複数のボンディングリードから前記第１基板辺までそれぞれ到達する複数の第１配線と、前記上面とは反対側に位置し、かつ平面形状が四角形からなる下面と、前記上面または前記下面のうちの一方から他方に到達する複数の貫通孔と、前記複数の貫通孔のそれぞれの内部に形成され、かつ前記上面に形成された複数の第２配線を介して前記複数のボンディングリードとそれぞれ繋がる複数のスルーホール配線と、前記下面に配置され、かつ前記複数のスルーホール配線を介して前記複数のボンディングリードとそれぞれ電気的に接続された複数のバンプランドと、前記複数のボンディングリードおよび前記複数のバンプランドのそれぞれに形成されたメッキ層と、を有する配線基板を準備する工程；
（ｂ）前記工程（ａ）の後、平面形状が四角形からなる表面、前記表面の第１チップ辺に沿って配置された複数のボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを、前記裏面が前記配線基板の前記上面と対向するように、接着材を介して前記配線基板の前記上面上に搭載する工程；
（ｃ）前記工程（ｂ）の後、前記複数のボンディングパッドと前記複数のボンディングリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程；
（ｄ）前記工程（ｃ）の後、前記配線基板の前記上面、前記半導体チップ、および前記複数のワイヤを樹脂で封止する工程；
ここで、
前記配線基板の前記複数の貫通孔は、平面視において、前記配線基板の前記上面の前記第１基板辺から前記上面の中央部に向かって、複数列に亘って配置されており、
前記複数のボンディングリードよりも前記配線基板の前記上面の前記第１基板辺側に配置された前記複数の貫通孔の列数は、前記複数のボンディングリードよりも前記配線基板の前記上面の前記中央部側に配置された前記複数の貫通孔の列数よりも少なく、
前記複数のボンディングリードは、平面視において、前記複数の貫通孔のうちの前記第１基板辺から第１列目に配置された１列目貫通孔群と、前記複数の貫通孔のうちの前記第１基板辺から第２列目に配置された２列目貫通孔群との間に配置されている。
【請求項２】
前記配線基板に形成された前記複数の貫通孔のうち、互いに隣り合う２個の貫通孔の間を通る前記第１配線の最多本数、および前記互いに隣り合う２個の貫通孔の間を通る前記第２配線の最多本数は、それぞれ２本であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記配線基板の前記下面に配置された前記複数のバンプランドは、平面視において、前記配線基板の前記下面の第１基板辺から前記第１基板辺と対向する第２基板辺に向かって、複数列に亘って配置されており、前記複数のバンプランドの列数は、１３列以上であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
平面視において、前記配線基板の前記上面に搭載される前記半導体チップと、前記配線基板の前記上面に配置された前記複数のボンディングリードとの間隔は、前記複数のボンディングリードと、前記配線基板の前記第１基板辺との間隔よりも大きいことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記配線基板の前記上面に配置された前記複数のボンディングリードは、平面視において、前記配線基板の前記下面に配置された前記複数のバンプランドのうち、前記第１基板辺から第１列目に配置された１列目バンプランド群と、前記複数のバンプランドのうち、前記第１基板辺から第２列目に配置された２列目バンプランド群との間に配置されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記配線基板の前記下面に配置された前記複数のバンプランドのそれぞれは、平面視において、前記配線基板に形成された前記複数の貫通孔のそれぞれとずれた位置に配置されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記配線基板の前記下面に配置された前記複数のバンプランドのピッチは、０．５ｍｍであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
前記工程（ａ）で準備する前記配線基板の前記第１基板辺には、前記複数の第１配線とそれぞれ繋がる第３配線が配置されており、
前記第３配線は、前記工程（ｄ）の後、前記配線基板から除去されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項９】
前記工程（ｄ）の後、前記配線基板の前記下面に配置された前記複数のバンプランドのそれぞれの表面に、前記半導体装置の外部接続端子を構成する半田材を接続する工程をさらに含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記複数のボンディングリードおよび前記複数のバンプランドのそれぞれに形成された前記メッキ層は、ニッケル膜と、前記ニッケル膜上に積層された金膜とからなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１１】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）平面形状が四角形からなる上面と、前記上面に形成され、かつ前記上面の第１基板辺に沿って配置された複数のボンディングリードと、前記上面とは反対側に位置し、かつ平面形状が四角形からなる下面と、前記上面または前記下面のうちの一方から他方に到達する複数の貫通孔と、前記複数の貫通孔のそれぞれの内部に形成され、かつ前記上面に形成された複数の配線を介して前記複数のボンディングリードとそれぞれ繋がる複数のスルーホール配線と、前記下面に配置され、かつ前記複数のスルーホール配線を介して前記複数のボンディングリードとそれぞれ電気的に接続された複数のバンプランドと、前記複数のボンディングリードおよび前記複数のバンプランドのそれぞれに形成されたメッキ層と、を有する配線基板を準備する工程；
（ｂ）前記工程（ａ）の後、平面形状が四角形からなる表面、前記表面の第１チップ辺に沿って配置された複数のボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを、前記裏面が前記配線基板の前記上面と対向するように、接着材を介して前記配線基板の前記上面上に搭載する工程；
（ｃ）前記工程（ｂ）の後、前記複数のボンディングパッドと前記複数のボンディングリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程；
（ｄ）前記工程（ｃ）の後、前記配線基板の前記上面、前記半導体チップ、および前記複数のワイヤを樹脂で封止する工程；
ここで、
前記配線基板の前記複数の貫通孔は、平面視において、前記配線基板の前記上面の前記第１基板辺から前記上面の中央部に向かって、複数列に亘って配置されており、
前記複数のボンディングリードは、平面視において、前記複数の貫通孔のうちの前記第１基板辺から第３列目に配置された３列目貫通孔群と、前記複数の貫通孔のうちの前記第１基板辺から第４列目に配置された４列目貫通孔群との間に配置され、
前記配線基板の前記上面の前記第１基板辺と、前記複数の貫通孔のうちの前記第１基板辺から第１列目に配置された１列目貫通孔群との間には、配線が配置されていないことを特徴とする半導体装置の製造方法。
【請求項１２】
前記配線基板に形成された前記複数の貫通孔のうち、互いに隣り合う２個の貫通孔の間を通る前記配線の最多本数は、２本であることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記配線基板の前記下面に配置された前記複数のバンプランドは、平面視において、前記配線基板の前記下面の第１基板辺から前記第１基板辺と対向する第２基板辺に向かって、複数列に亘って配置されており、前記複数のバンプランドの列数は、１３列以上であることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１４】
前記配線基板の前記上面に配置された前記複数のボンディングリードは、平面視において、前記配線基板の前記下面に配置された前記複数のバンプランドのうち、前記第１基板辺から第３列目に配置された３列目バンプランド群と、前記複数のバンプランドのうち、前記第１基板辺から第４列目に配置された４列目バンプランド群との間に配置されていることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１５】
前記配線基板の前記下面に配置された前記複数のバンプランドのそれぞれは、平面視において、前記配線基板に形成された前記複数の貫通孔のそれぞれとずれた位置に配置されていることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１６】
前記複数のボンディングリードおよび前記複数のバンプランドのそれぞれに形成された前記メッキ層は、ニッケル膜と、前記ニッケル膜上に積層されたパラジウム膜と、前記パラジウム膜上に積層された金膜とからなることを特徴とする請求項１１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、配線基板の上面にワイヤボンディング方式で半導体チップを搭載する面実装型半導体装置の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
ＢＧＡ(Ball Grid Array)に代表される面実装型半導体装置は、配線基板（パッケージ基板とも呼ばれる）の上面に搭載した半導体チップを樹脂で封止したパッケージ構造を有している。
【０００３】
特許文献１（特開２００７−２６６４９２号公報）には、ＢＧＡ用配線基板の構造の一例が記載されている。
【０００４】
この特許文献１に記載された配線基板の上面には、半導体チップ接続用のボンディングリード（電極パッド）が２列以上に配置されており、配線基板の下面には、ビアを介して上記ボンディングリードに電気的に接続された実装端子が配置されている。また、上記ボンディングリード列の列間には、各列のボンディングリードに電気的に接続されると共に、配線基板の周縁部に達するメッキ引き出し線に電気的に接続されるメッキ用パターンが配置されている。
【０００５】
上記配線基板の製造工程では、メッキ引き出し線、ボンディングリードおよびビアを介した外部からの給電によって実装端子にメッキが施され、その後、メッキ用パターンが配線基板から除去される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２６６４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本願発明者は、ＢＧＡに代表される面実装型半導体装置の多ピン化、小型化、および低コスト化を推進できる配線基板構造について検討した。
【０００８】
その結果、これらの要求を満たすためには、前記特許文献１（特に、図２０）に記載されているように、配線基板とこの配線基板上に搭載した半導体チップとの電気的な接続をワイヤボンディング方式で行うことが有効であると考えた。また、配線基板のボンディングリード（電極パッド、ワイヤが接続される部分）の表面に電解メッキ法でメッキ層を形成するための配線（以下、給電線という）を、各ボンディングリードから配線基板の周縁部（端部）まで同一の配線層（同層）にて個別に引き回す（引き出す）ことが有効であると考えた。
【０００９】
ここで、ボンディングリードと配線基板の周縁部との間に、他のボンディングリードに繋がる貫通孔（貫通ビア、スルーホール）が形成されている場合、メッキ用の給電線をボンディングリードと同一の配線層で引き回すためには、例えば、これらの貫通孔の間を通って給電線を配線基板の周縁部まで引き回さなければならない。
【００１０】
しかし、ＢＧＡの多ピン化および小型化が進むにつれて、隣り合う貫通孔の間隔は、より狭くなる傾向にある。そのため、例えばボンディングリードを配線基板の中央部寄り（周縁部から遠い位置）に配置した場合には、各ボンディングリードから貫通孔（配線基板の周縁部とボンディングリードとの間に配置された貫通孔）の間を通って配線基板の周縁部まで引き回す給電線の本数が増えてしまい、この結果、全ての給電線をボンディングリードと同一の配線層で引き回すことが困難となる。他方、ボンディングリードをできるだけ配線基板の周縁部寄りに配置した場合には、ボンディングリードの内側（配線基板の中央部側）に配置される貫通孔の数が増えるため、ボンディングリードとその内側の貫通孔とを繋ぐ配線の引き回しが困難となる。
【００１１】
本発明の目的は、半導体装置の製造に用いる配線基板の上面において、ボンディングリードと同一の配線層に形成される電解メッキ用の配線（給電線、引き出し配線）をできるだけ多く引き回す（換言すると、できるだけ多くのピンを配置する）ことが可能な配線レイアウトを提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本願発明の一態様である半導体装置の製造方法は、
（ａ）複数のボンディングリードと、複数の貫通孔と、を有する配線基板を準備する工程と、
（ｂ）前記工程（ａ）の後、複数のボンディングパッドを有する半導体チップを前記配線基板に搭載する工程と、
（ｃ）前記工程（ｂ）の後、前記複数のボンディングパッドと前記複数のボンディングリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程と、
を含み、
前記配線基板の前記複数の貫通孔は、平面視において、前記配線基板の上面の第１基板辺から前記上面の中央部に向かって、複数列に亘って配置されており、
前記複数のボンディングリードよりも前記配線基板の前記上面の前記第１基板辺側に配置された前記複数の貫通孔の列数は、前記複数のボンディングリードよりも前記配線基板の前記上面の前記中央部側に配置された前記複数の貫通孔の列数よりも少なく、
前記複数のボンディングリードは、平面視において、前記複数の貫通孔のうちの前記第１基板辺から第１列目に配置された１列目貫通孔群と、前記複数の貫通孔のうちの前記第１基板辺から第２列目に配置された２列目貫通孔群との間に配置されているものである。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００１６】
上記した本願発明の一態様によれば、配線基板に配置可能なピン（外部接続端子）の数を最大限増やすことができるので、この配線基板を用いて製造される半導体装置の多ピン化、小型化、および低コスト化を推進することができる。
【図面の簡単な説明】
【００１７】
【図１】スタッガードビア方式を採用した２層配線基板の一部を示す平面図である。
【図２】配線基板のピンピッチ＝０．５ｍｍ、隣り合う２個の貫通孔の間に配置可能な給電線の最多本数＝２本とした配線基板に配置可能なピン数と給電線の本数との関係を纏めた表である。
【図３】図２の表をグラフ化した図である。
【図４】実施の形態１の配線レイアウトに基づいて作製した配線基板の上面側平面図である。
【図５】実施の形態１の配線レイアウトに基づいて作製した配線基板の下面側平面図である。
【図６】図４および図５のＡ−Ａ’線断面図である。
【図７】比較例である配線基板を示す平面図である。
【図８】ＢＧＡの製造に用いる大型配線基板の上面側平面図である。
【図９】ＢＧＡの製造に用いる大型配線基板の下面側平面図である。
【図１０】ＢＧＡの製造に用いる大型配線基板の短辺方向に沿った断面図である。
【図１１】本発明によるＢＧＡの製造方法を示す平面図である。
【図１２】本発明によるＢＧＡの製造方法を示す断面図である。
【図１３】図１１に続くＢＧＡの製造方法を示す平面図である。
【図１４】図１２に続く本発明によるＢＧＡの製造方法を示す断面図である。
【図１５】図１３に続くＢＧＡの製造方法を示す平面図である。
【図１６】図１４に続く本発明によるＢＧＡの製造方法を示す断面図である。
【図１７】図１６に続く本発明によるＢＧＡの製造方法を示す断面図である。
【図１８】図１７に続く本発明によるＢＧＡの製造方法を示す断面図である。
【図１９】実施の形態２の配線レイアウトに基づいて作製した配線基板の上面側平面図である。
【図２０】実施の形態２の配線レイアウトに基づいて作製した配線基板の下面側平面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。
【００１９】
（実施の形態１）
本願発明者は、ＢＧＡの多ピン化、小型化、および低コスト化を推進するために、ＢＧＡの製造に用いる配線基板の外形寸法を大きくすることなく、できるだけ多くのピン（外部接続端子）を高密度に配置する方法について検討した。
【００２０】
通常、ＢＧＡ用の配線基板を設計する場合は、搭載すべき半導体チップの端子（電極パッド）の数やチップサイズに合わせて配線設計を行っており、配線基板の適用範囲を意識したピン数の設定やサイズの設定を行っていなかった。そのため、顧客から要求されるＢＧＡの外形寸法とチップ仕様とが合致しなくなる場合があり、配線基板の外形寸法が当初の設計よりも大きくなったり、外形寸法の増加を避けるために高価な配線基板を使わざるを得なくなったりするケースが発生していた。
【００２１】
そこで、本願発明者は、搭載すべき半導体チップの端子数やチップサイズを前提とした基板設計方法ではなく、配線基板の最大効率化の観点に立って、ＢＧＡの多ピン化、小型化、および低コスト化について検討した。
【００２２】
ここでは、ＢＧＡの低コスト化の観点から、配線基板は、ビルドアップ層を有する高価な多層配線基板ではなく、安価な汎用２層配線基板の使用を前提とする。汎用２層配線基板とは、例えばガラス繊維や炭素繊維などに樹脂を含浸させたコア層（絶縁基材）の両面に銅箔を貼り付け、この銅箔をエッチングして配線層を形成するサブトラクティブ方式の配線基板を意味する。
【００２３】
このような汎用２層配線基板の場合、その上面（表面、チップ搭載面、樹脂封止面）の配線層と下面（裏面、実装面）の配線層（ＢＧＡの外部接続端子である半田ボールが接続されるバンプランド）は、配線基板の上下面の一方から他方に貫通する貫通孔（貫通ビア、スルーホール）内の導電層（スルーホール配線）を介して電気的に接続される。
【００２４】
上記スルーホール配線とバンプランド（電極パッド）との接続方式には、バンプランドの位置を貫通孔とずらして配置するスタッガードビア方式と、バンプランドを貫通孔の直下に配置するパッドオンビア方式とがある。
【００２５】
これらの方式のうち、パッドオンビア方式は、バンプランドと貫通孔とを繋ぐ配線の引き回しが不要となるので、スタッガードビア方式に比べて高密度な配線レイアウトが可能となる。その反面、パッドオンビア方式は、貫通孔内をスルーホール配線で完全に埋め込む必要があるので、メッキ工程に長時間を要し、スタッガードビア方式に比べて配線基板の製造コストが増加する。従って、ここでは、より安価なスタッガードビア方式の２層配線基板を使用する場合について検討する。
【００２６】
また、ここでは、上記２層配線基板に半導体チップを搭載する方式として、高価なバンプ電極を使用するフリップチップ方式ではなく、配線基板の上面にボンディングリード（電極パッド）を形成し、半導体チップの表面（主面）のボンディングパッド（電極パッド）とボンディングリードをワイヤで接続する方式を採用する。
【００２７】
まず、スタッガードビア方式の採用に伴う配線レイアウトの制約について説明する。図１は、スタッガードビア方式を採用した２層配線基板の一部（コーナー部）を示す平面図であり、図中の符号１０は配線基板、１１は貫通孔、１２はバンプランド、１３はボンディングリード、１４は給電線を示している。
【００２８】
図１に示すように、貫通孔１１およびバンプランド１２は、配線基板１０の辺（基板辺）と平行な方向に沿って行列状に配置される。また、バンプランド１２のそれぞれは、平面視において、対応する貫通孔１１とずれた位置に配置される。配線基板１０の行方向に沿って配置される貫通孔１１のピッチと列方向に沿って配置される貫通孔１１のピッチは、互いに等しい。同様に、配線基板１０の行方向に沿って配置されるバンプランド１２のピッチと列方向に沿って配置されるバンプランド１２のピッチは、互いに等しい。
【００２９】
以下では、配線基板１０の周縁部に最も近い位置に配置される行方向および列方向の貫通孔１１を１列目貫通孔群と呼び、この１列目貫通孔群の内側（配線基板１０の中央部側）に配置される行方向および列方向の貫通孔１１を、外側（周縁部側）から順に２列目貫通孔群、３列目貫通孔群、…と呼ぶことにする。同様に、配線基板１０の周縁部に最も近い位置に配置される行方向および列方向のバンプランド１２を１列目バンプランド群と呼び、この１列目バンプランド群の内側に配置される行方向および列方向のバンプランド１２を、外側から順に２列目バンプランド群、３列目バンプランド群、…と呼ぶことにする。
【００３０】
上記のようなスタッガードビア方式を採用した配線基板１０の上面に複数のボンディングリード１３を形成する場合、ボンディングリード１３は、上記した複数列の貫通孔群のうち、いずれか一列の貫通孔群を取り除いた領域に配置される。すなわち、ボンディングリード１３は、ある任意の列の貫通孔群とそれよりも２列内側の貫通孔群との間に配置される。
【００３１】
その結果、配線基板１０に最大限配置できる貫通孔１１の数は、配線基板１０に最大限配置できるバンプランド１２の数よりも少なくなる。すなわち、有効なバンプランド１２の数（貫通孔１１に接続可能なバンプランド１２の数）は、ボンディングリード１３を形成しない場合に比べて減少する。
【００３２】
ここで、バンプランド１２が配線基板１０の下面においてＮ行、Ｎ列に配置されるとすると、配線基板１０に最大限配置できるバンプランド１２の数は、Ｎ×Ｎ個となる。この場合、配線基板１０の周縁部に最も近い位置に配置される貫通孔１１（１列目貫通孔群）の数は、一つの基板辺あたり（Ｎ＋１）個となるので、配線基板１０に最大限配置できる貫通孔１１の数は、（Ｎ＋１）×（Ｎ＋１）個となる。
【００３３】
すなわち、配線基板１０に最大限配置できる貫通孔１１の数は、配線基板１０に最大限配置できるバンプランド１２の数よりも（２Ｎ＋１）個だけ多くなる。これは、スタッガードビア方式を採用した配線基板１０の場合、バンプランド１２が貫通孔１１とずれた位置に配置されるので、配線基板１０に貫通孔１１を最大限配置し、かつ、配線基板１０の下面に貫通孔１１と同数のバンプランド１２を配置しようとすると、図１に示すように、配線基板１０の周縁部に最も近い位置に配置されるバンプランド１２（１列目バンプランド群）の一部が配線基板１０の外側に配置されてしまうためである。
【００３４】
次に、配線基板１０の上面にボンディングリード１３を形成するために、Ｍ列目貫通孔群に属する貫通孔１１を取り除くとすると、取り除かれる貫通孔１１の数は、[（Ｎ＋１）−２×（Ｍ−１）−１]×４＝４（Ｎ−２Ｍ＋２）となる。従って、この場合、配線基板１０に最大限配置できる貫通孔１１の数は、（（Ｎ＋１）×（Ｎ＋１））−４（Ｎ−２Ｍ＋２）＋２Ｎ＋１＝Ｎ２−２Ｎ＋８Ｍ−７となる。
【００３５】
次に、電解メッキ用給電線の引き回しに伴う配線レイアウトの制約について説明する。
【００３６】
上記配線基板１０の上面に形成されるボンディングリード１３には、金（Ａｕ）からなるワイヤ（以下、Ａｕワイヤという）の一端が接続される。そのため、ボンディングリード１３の表面には、Ａｕワイヤとの接着力を向上させるために金（Ａｕ）メッキが施される。また、配線基板１０の下面に形成されるバンプランド１２には、錫（Ｓｎ）あるいは錫（Ｓｎ）合金からなる半田ボールが接続される。そのため、バンプランド１２の表面には、半田ボールの濡れ性の向上、および半田材料（Ｓｎ）とバンプランド材料（Ｃｕ）との相互拡散の抑制を目的として金（Ａｕ）メッキが施される。
【００３７】
ボンディングリード１３およびバンプランド１２の表面に金（Ａｕ）メッキを施す方法には、電解メッキ法と無電解メッキ法とがあるが、ここでは、より広く使用されている電解メッキ法を使用する場合について検討する。
【００３８】
電解メッキ法を用いてボンディングリード１３およびバンプランド１２の表面に金（Ａｕ）メッキを施す場合は、配線基板１０の周縁部の外側に、各基板辺に沿って給電線（以下、主給電線と呼ぶ）を配置する。そして、貫通孔１１のそれぞれとこの主給電線とを給電線（第１配線、引き出し配線）１４で電気的に接続し、外部電源から主給電線および給電線１４を通じて各貫通孔１１およびこれと電気的に接続されるボンディングリード１３およびバンプランド１２に電流を流し、それらの表面に金（Ａｕ）メッキ層を形成する。なお、配線基板１０の周縁部の外側に配置される主給電線は、ＢＧＡの製造工程の途中で除去され、完成したＢＧＡの配線基板には残らないので、図１には示していない。
【００３９】
このように、電解メッキ法を用いてボンディングリード１３およびバンプランド１２の表面に金（Ａｕ）メッキを施す場合は、配線基板１０の周縁部の外側に配置される主給電線と各貫通孔１１とを電気的に接続する給電線１４を引き回す必要がある。
【００４０】
スタッガードビア方式を採用した配線基板１０の場合、配線基板１０の下面には、貫通孔１１が存在するだけでなく、貫通孔１１とずれた位置にバンプランド１２が配置される。そのため、配線基板１０の下面には給電線１４を引き回す領域が殆ど存在しないことから、給電線１４は、原則として配線基板１０の上面、すなわちボンディングリード１３と同一の配線層に形成しなければならない。
【００４１】
配線基板１０の上面に給電線１４を配置する場合、配線基板１０の内側（中央部側）の貫通孔群に属する貫通孔１１に接続される給電線１４は、より外側（周縁部側）の貫通孔群に属する貫通孔１１の間を通って主給電線に接続される。
【００４２】
そのため、貫通孔１１の間を通って主給電線に接続される給電線１４の本数は、配線基板１０の最も外側（周縁部側）の１列目貫通孔群に属する貫通孔１１の間を通る給電線１４が最多となり、配線基板１０の中央部に近い列の貫通孔群ほど、貫通孔１１の間を通る給電線１４が少なくなる。
【００４３】
貫通孔１１の間を通る給電線１４の本数は、貫通孔１１の間に配置可能な給電線１４の本数によって制約される。すなわち、配線基板に配置されるピンの数が少ない場合は、貫通孔同士のピッチを十分に広くすることができるので、互いに隣り合う２個の貫通孔の間に多数の給電線を通すことができる。しかし、配線基板に配置されるピンの数が増加すると、それに伴って貫通孔のピッチが狭くなるので、隣り合う２個の貫通孔の間に多数の給電線を通すことが困難となる。
【００４４】
例えば、ピンピッチが０．５ｍｍ規格の２層配線基板の場合、貫通孔の径は一般に０．２５ｍｍであり、サブトラクティブ工法の一般ルールで給電線のライン・アンド・スペース（Ｌ／Ｓ）を５０μｍ／５０μｍとすると、隣り合う２個の貫通孔の間に通すことのできる給電線の本数は、最多でも２本となる。
【００４５】
ここで、図１に示した配線基板１０のＭ列目貫通孔群に属する貫通孔１１を取り除き、そこにボンディングリード１３を配置する場合を考えると、ボンディングリード１３の外側（周縁部側）に位置する（Ｍ−１）列目貫通孔群に属する貫通孔１１の数は、（Ｎ＋１）−２×（Ｍ−２）−１＝Ｎ−２Ｍ＋４（Ｍ≧２、但し、配線基板１０のコーナー部で重複する貫通孔１１の数を除く）となる。
【００４６】
従って、（Ｍ−１）列目貫通孔群に属する貫通孔１１の間に配置可能な給電線の本数は、一つの基板辺あたり最大でＮ−２Ｍ＋４＋（Ｎ−２Ｍ＋４）×２＝３（Ｎ−２Ｍ＋４）となる。
【００４７】
上述した考察に基づき、配線基板のピンピッチ＝０．５ｍｍ、隣り合う２個の貫通孔の間に配置可能な給電線の最多本数＝２本とした場合、この配線基板に配置可能なピン数と給電線の本数との関係を図２に纏めた。また、この図２をグラフ化したものを図３に示す。
【００４８】
図３のグラフの横軸は、バンプランド（ピン）の列数を示しており、例えば列数が１０の場合は、配線基板の下面に１０列×１０行のバンプランドを配置することを意味している。
【００４９】
図３に示すように、バンプランドの列数が１２以下の場合、この配線基板に配置可能なピン数は、１列目貫通孔群に属する貫通孔の間を通る給電線の本数よりも少ない。従って、バンプランドの列数が１２以下の場合は、ボンディングリードを何列目の貫通孔群に配置しようと、すべての給電線を貫通孔の間に通すことができる。
【００５０】
これに対し、バンプランドの列数が１３以上の場合は、配線基板に配置可能なピン数が１列目貫通孔群に属する貫通孔の間を通る給電線の本数よりも多くなる。すなわち、バンプランドの列数が１３以上の場合、配線基板の上面に配置可能な給電線の本数は、１列目貫通孔群に属する貫通孔の間を通る給電線の本数によって決まる。言い換えると、バンプランドの列数が１３以上の場合、配線基板に配置可能なピン数の最大値は、１列目貫通孔群に属する貫通孔の間に配置可能な給電線の総本数に等しい。
【００５１】
以上の検討結果から、バンプランドの列数が１３以上の多ピンで、かつ隣り合う２個の貫通孔の間に通すことのできる給電線の本数が最多でも２本となる狭ピッチの配線基板においては、１列目貫通孔群の内側（配線基板の中央部側）の２列目貫通孔群を取り除き、１列目貫通孔群と３列目貫通孔群との間にボンディングリードを配置したとき、配線基板に最も多くのピンを配置できることが明らかとなった。
【００５２】
図４は、上記の検討結果に基づいて作製した配線基板の上面側平面図、図５は、この配線基板の下面側平面図、図６は、図４および図５のＡ−Ａ’線断面図である。
【００５３】
配線基板２０は、ガラス繊維にエポキシ樹脂を含浸させたコア層２１と、コア層２１の上下両面側に形成された配線層とを有する２層配線基板であり、その平面形状は四角形（正方形）である。配線基板２０の両面の配線層は、コア層２１の両面に貼り付けた銅箔をエッチングするサブトラクティブ方式によって形成されている。
【００５４】
配線基板２０Ａには、コア層２１を貫通してその上下面の一方から他方に達する複数の貫通孔２２が形成されている。これらの貫通孔２２は、配線基板２０Ａの各基板辺に沿って行列状に配置されており、配線基板２０Ａの周縁部に最も近い位置に配置された１列目貫通孔群の場合、行方向および列方向に沿った貫通孔２２の数は、それぞれ１８個である。また、隣り合う貫通孔１１のピッチは、行方向、列方向共に０．５ｍｍである。
【００５５】
上記複数の貫通孔２２のそれぞれの内部には、配線基板２０Ａの上面の配線層と下面の配線層とを電気的に接続するためのスルーホール配線２３（図６）が形成されている。スルーホール配線２３は、無電解メッキ法および電解メッキ法によって形成された銅（Ｃｕ）膜からなる。なお、スルーホール配線２３は、無電解メッキ法のみによって形成してもよいが、製造時間、さらには形成される配線の品質を考慮した場合は、電解メッキ法を併用することが好ましい。
【００５６】
配線基板２０Ａの上面において、１列目貫通孔群とそれよりも内側（配線基板２０Ａの中央部側）の２列目貫通孔群との間には、複数のボンディングリード２４が形成されている。これらのボンディングリード２４は、配線基板２０Ａの４つの基板辺のそれぞれに沿って一列に配置されている。
【００５７】
上記複数のボンディングリード２４のそれぞれと、貫通孔２２のそれぞれの内部に形成されたスルーホール配線２３は、配線基板２０Ａの上面に形成された表面配線（第２配線）２５を介して電気的に接続されている。
【００５８】
配線基板２０Ａの上面には、上記複数のボンディングリード２４のそれぞれと電気的に接続され、かつボンディングリード２４のそれぞれから配線基板２０Ａの基板辺まで達する複数の給電線（第１配線）２６が形成されている。
【００５９】
上記複数の給電線２６のそれぞれは、複数の貫通孔２２のそれぞれの内部に形成されたスルーホール配線２３と電気的に接続されている。１列目貫通孔群に属する貫通孔２２内のスルーホール配線２３は、給電線２６に直接接続されており、ボンディングリード２４よりも内側の貫通孔群に属する貫通孔２２内のスルーホール配線２３は、表面配線２５とボンディングリード２４とを介して給電線２６に接続されている。
【００６０】
上記複数の給電線２６のうち、ボンディングリード２４の内側（配線基板２０Ａの中央部側）に配置された貫通孔２２内のスルーホール配線２３に接続された給電線２６は、１列目貫通孔群に属する貫通孔２２の間を通って配線基板２０Ａの基板辺まで達している。１列目貫通孔群に属する貫通孔２２の間には、これらの給電線２６が２本ずつ配置されている。
【００６１】
配線基板２０Ａの下面には、複数のバンプランド２７が形成されている。これらのバンプランド２７の表面には、ＢＧＡの製造工程の途中で半田ボールが接続される。半田ボールは、ＢＧＡの外部接続端子を構成する電極であり、ＢＧＡは、この半田ボールを介して各種電子機器のマザーボード（実装基板）に実装される。
【００６２】
上記複数のバンプランド２７は、配線基板２０Ａの各基板辺に沿って行列状に配置されており、配線基板２０Ａの周縁部に最も近い位置に配置された１列目バンプランド群の場合、行方向および列方向に沿った貫通孔２２の数は、それぞれ１７個である。また、隣り合うバンプランド２７のピッチは、行方向、列方向共に０．５ｍｍである。
【００６３】
上記複数のバンプランド２７のそれぞれは、貫通孔２２とずれた位置に配置されており、配線基板２０Ａの下面に形成された裏面配線２８を介して貫通孔２２内のスルーホール配線２３と電気的に接続されている。
【００６４】
図６に示すように、配線基板２０Ａの上面は、ボンディングリード２４の表面とその近傍の領域とを除き、絶縁材料からなるソルダレジスト２９によって被覆されている。同様に、配線基板２０Ａの下面は、バンプランド２７の表面を除き、ソルダレジスト（絶縁膜）２９によって被覆されている。配線基板２０Ａの上面に露出したボンディングリード２４の表面、および配線基板２０Ａの下面に露出したバンプランド２７の表面には、前述の給電線２６を利用した電解メッキ法によって、ニッケル（Ｎｉ）と金（Ａｕ）の２層膜からなるメッキ層３０が形成されている。なお、平面図（図４および図５）には、ソルダレジスト２９の図示が省略されている。
【００６５】
比較のために、バンプランド２７の列数は上記配線基板２０Ａと同じ１７個であるが、２列目貫通孔群の内側（２列目貫通孔群と３列目貫通孔群との間）にボンディングリード２４を配置した例を図７に示す。この場合は、ボンディングリード２４よりも外側に位置する２列目貫通孔群に属する貫通孔２２の間に給電線２６だけでなく、表面配線２５（ボンディングリード２４よりも内側に配置された貫通孔２２内のスルーホール配線２３に接続される表面配線２５）を配置しなければならないので、図４〜図６に示す配線基板２０Ａに比べて、配置可能な給電線２６および表面配線２５の本数が減少する。従って、その分、ボンディングリード２４よりも内側に配置される貫通孔２２の数が減少するため、配線基板に最大限配置可能なピン数も減少することが分かる。
【００６６】
次に、上記配線基板２０Ａを用いたＢＧＡの製造方法について説明する。ここでは、ＢＧＡの製造工程の簡略化（すなわち低コスト化）および小型化のために、図８〜図１０に示すような大型配線基板（マップ基板）１００を使用する。図８は、大型配線基板１００の上面を示す平面図、図９は、大型配線基板１００の下面を示す平面図、図１０は、大型配線基板１００の短辺方向に沿った断面図である。
【００６７】
大型配線基板１００は、上記配線基板２０を複数個繋ぎ合わせた構造になっており、ＢＧＡの組み立てが完了した後、大型配線基板１００をダイシングしてＢＧＡを個片化することにより、１枚の大型配線基板１００から複数個のＢＧＡが取得される。
【００６８】
以下では、大型配線基板１００のダイシング領域によって囲まれた複数の領域（図８および図９の二点鎖線で示す四角形の領域）のそれぞれをデバイス領域１０１と称する。図８および図９に示すように、大型配線基板１００は、２つのデバイス領域１０１を有しているので、この大型配線基板１００から２個のＢＧＡを取得することができる。なお、実際の大型配線基板は、行方向および列方向にそれぞれ多数のデバイス領域１０１を配置したマトリクス構成になっているが、ここでは、図面を見易くするために、２つのデバイス領域１０１を有する大型配線基板１００を使って説明する。
【００６９】
ＢＧＡの製造に用いる配線基板として、特にその外形寸法が大きい場合には、複数のデバイス領域１０１を有する大型配線基板１００ではなく、一つのデバイス領域１０１を有する個片タイプ（オンパックタイプ）の配線基板を使用することもできる。しかし、この場合は、後述する半導体チップの樹脂封止工程において、配線基板の周縁部全体（４つの基板辺）をモールド金型でクランプしなければならない。そのため、デバイス領域１０１の周縁部と１列目貫通孔群との間に金型のクランプ領域を設けた分、デバイス領域１０１の外形寸法が大きくなってしまう。従って、本実施の形態１のように、ボンディングリード２４を配線基板２０Ａの周縁部に配置する場合、ＢＧＡの小型化の観点からは、多数のデバイス領域１０１を行列状に配置した大型配線基板を使用することが望ましい。
【００７０】
図８に示すように、大型配線基板１００の上面の各デバイス領域１０１内には、前述した配線層（ボンディングリード２４、表面配線２５、給電線２６）が形成されている。また、各デバイス領域１０１の外側には、各デバイス領域１０１内の給電線２６に電気的に接続された主給電線（第３配線）３１が行列状に形成されている。
【００７１】
図９に示すように、大型配線基板１００の下面の各デバイス領域１０１内には、前述した配線層（バンプランド２７、裏面配線２８）が形成されている。これらの配線層は、大型配線基板１００の上面の各デバイス領域１０１内に行列状に形成された貫通孔２２内のスルーホール配線２３を介して大型配線基板１００の上面の配線層に電気的に接続されている。また、大型配線基板１００の上面は、ボンディングリード２４の表面とその近傍の領域とを除き、ソルダレジスト２９によって被覆されており、大型配線基板１００の下面は、バンプランド２７の表面を除き、ソルダレジスト２９によって被覆されている。
【００７２】
上記大型配線基板１００を使ってＢＧＡを組み立てるには、まず、図１１および図１２に示すように、大型配線基板１００の上面に接着剤３２を介して半導体チップ３３を搭載する。平面形状が四角形の単結晶シリコンからなる半導体チップ３３は、その表面（主面）に、かつ、この表面の辺に沿って複数のボンディングパッド（電極パッド）３４が形成されており、この表面と反対側の裏面を大型配線基板１０の上面と対向させた状態でデバイス領域１０１の中央部に搭載される。
【００７３】
ここで、本実施の形態１で使用する半導体チップ３３は、デバイス領域１０１の外形寸法に対して比較的小さいサイズのものである。そのため、図１１に示すように、平面視において、半導体チップ３３の周縁部（端部）とボンディングリード２４との間隔（Ｌ１）が、ボンディングリード２４とデバイス領域１０１の周縁部（端部）との間隔（Ｌ２）よりも大きくなる（Ｌ１＞Ｌ２）ように、大型配線基板１００に搭載される。
【００７４】
このとき、次の工程でボンディングリード２４と半導体チップ３３とを接続するワイヤの長さを短くすることを考慮した場合は、ボンディングリード２４を半導体チップ３３の近傍に配置することが考えられる。しかし、このようにすると、ボンディングリード２４を１列目貫通孔群と２列目貫通孔群との間に配置することができなくなり、ＢＧＡの多ピン化、小型化、および低コスト化を推進することが困難となる。そのため、本実施の形態１では、比較的小さいサイズアの半導体チップ３３を使用する場合であっても、あえて１列目貫通孔群と２列目貫通孔群との間にボンディングリード２４を配置している。
【００７５】
他方、上記の間隔（Ｌ１）が間隔（Ｌ２）よりも小さくなる（Ｌ１＜Ｌ２）ような大きいサイズの半導体チップを使用する場合は、ＢＧＡの多ピン化、小型化、および低コスト化だけでなく、さらに、次の工程でボンディングリード２４と半導体チップとを接続するワイヤの長さを短くできる利点もある。
【００７６】
しかし、例えば２列目貫通孔群よりもデバイス領域１０１の周縁部側に半導体チップ３３の周縁部が位置するような外形寸法の大きい半導体チップを使用した場合は、ボンディングリード２４を１列目貫通孔群の内側に配置することができず、１列目貫通孔群の外側に配置しなければならないので、配線基板に配置できるピンの数が減少してしまう。
【００７７】
次に、図１３および図１４に示すように、大型配線基板１００の上面に形成されたボンディングリード２４と、半導体チップ３３の表面のボンディングパッド３４とを金（Ａｕ）ワイヤ３５によって電気的に接続する。金（Ａｕ）ワイヤ３５のボンディングは、例えば熱と超音波とを併用するボールボンディング法を用いて行う。なお、図面を見易くするため、図１３には、金（Ａｕ）ワイヤ３５の一部のみが図示されている。
【００７８】
次に、単一のキャビティを備えた一括モールドタイプの金型（図示せず）を使用し、図１５および図１６に示すように、大型配線基板２０の上面に搭載された２個の半導体チップ３３を単一の樹脂封止体３６によって一括封止する。
【００７９】
半導体チップ３３の樹脂封止方法として、複数のキャビティを備えた個片モールドタイプを金型を使用し、複数の半導体チップ３３を個別に封止する方法もある。しかし、この場合は、隣り合うデバイス領域１０１の間に金型をクランプする領域が必要となるため、ボンディングリード２４をデバイス領域１０１に近接して配置することが困難となる。すなわち、この場合は、金型のクランプ領域を設ける分、デバイス領域１０１の面積が増加する。従って、ＢＧＡの小型化を考慮した場合は、２個の半導体チップ３３を単一の樹脂封止体３６で一括封止することが望ましい。
【００８０】
次に、図１７に示すように、大型配線基板１００の下面に形成されたバンプランド２７の表面に半田ボール３７を接続する。半田ボール３７は、例えば錫（Ｓｎ）単体、または錫にビスマス（Ｂｉ）、亜鉛（Ｚｎ）、銀（Ａｇ）、銅（Ｃｕ）のうち、いずれか一種以上の元素を少量添加したＳｎ合金などで構成される。
【００８１】
バンプランド３７の表面に半田ボール３７を接続するには、例えばボール状に成形した半田材をバンプランド３７の表面に搭載した後、大型配線基板１００を加熱して半田材をリフローさせる。
【００８２】
次に、上記大型配線基板１００を各デバイス領域１０１の外縁に沿ってダイシングすることにより、図１８に示すように、ＢＧＡ４０を個片化する。このとき、大型配線基板１００のデバイス領域１０１の外側に形成されていた主給電線３１も同時に切断されるので、個片化されたＢＧＡ４０には主給電線３１が残らない。
【００８３】
その後、個片化されたＢＧＡ４０の外観観検査および電気特性検査を行い、良品のＢＧＡ４０を選別することにより、ＢＧＡ４０の製造工程が完了する。
【００８４】
このように、本実施の形態で説明した配線レイアウトを適用することにより、配線基板に最も多くのピンを配置することができるので、この配線基板を用いて製造されるＢＧＡの多ピン化、小型化、および低コスト化を推進することができる。
【００８５】
（実施の形態２）
本実施の形態２では、無電解メッキ法を用いてボンディングリード１３およびバンプランド１２の表面にメッキ層を形成する場合について説明する。無電解メッキ法で形成するメッキ層は、電解メッキ法で形成するメッキ層と同じくニッケル（Ｎｉ）と金（Ａｕ）の２層膜で構成してもよいが、ニッケル膜と金膜との間にパラジウム（Ｐｄ）膜を挟んだ３層膜で構成することにより、品質の安定したメッキ層を形成することができる。
【００８６】
無電解メッキ法の場合、前記実施の形態１で説明した電解メッキ法との違いは、ボンディングリード２４から配線基板の基板辺（周縁部）まで達する給電線２６の引き回しが不要になることである。従って、電解メッキ法を用いる場合に比べて配線レイアウトの自由度が向上し、同一設計ルールの配線基板により多くのピンを配置することが可能となる。
【００８７】
給電線２６の引き回しが不要になると、配線基板の上面の配線層は、ボンディングリード２４、およびボンディングリード２４と貫通孔２２内のスルーホール配線２３とを接続する表面配線２５のみとなる。
【００８８】
一端が必ず配線基板の基板辺まで達する給電線２６と異なり、表面配線２５は、ボンディングリード２４の内側からも外側からも引き出すことができる。従って、配線基板により多くのピンを配置するためには、ボンディングリード２４の内側に向かって引き出される表面配線２５と、外側に向かって引き出される表面配線２５とができるだけ効率よく配置される位置にボンディングリード２４を配置すればよい。
【００８９】
電解メッキ法でＡｕメッキを施す前記実施の形態１と同様、配線基板に配置可能なピンの数は、バンプランド２７の列数によって変わってくる。バンプランド２７の列数が増加するに伴い、ピンの数は、行方向および列方向に二次元的に増加するが、ボンディングリード２４から引き出される表面配線２５の通路となる貫通孔２２の数は、一次元的（行方向または列方向）にしか増加しない。
【００９０】
そのため、バンプランド２７の列数が少ない場合は、ほとんどのピンに表面配線２５を接続できるが、バンプランド２７の列数が増えてくると、表面配線２５が引き回せないピンが増えてくる。
【００９１】
このように、無電解メッキ法を用いる場合は、配線基板に配置可能なピンの数は、ボンディングリード２４の内側の貫通孔２２に向かって引き出される表面配線２５の本数と、ボンディングリード２４の外側の貫通孔２２に向かって引き出される表面配線２５の本数とによって決まることになる。
【００９２】
以上のことから、無電解メッキ法を用いる場合は、ボンディングリード２４の外側に配置される貫通孔２２の数が、ボンディングリード２４の内側に配置される貫通孔２２の数よりも僅かに多くなるような位置にボンディングリード２４を配置することにより、配線基板に配置可能なピン数を最大限に増やすことができる。
【００９３】
図１９は、上記の検討結果に基づいて作製した配線基板の上面側平面図、図２０は、この配線基板の下面側平面図である。
【００９４】
配線基板２０Ｂは、給電線２６を配置しないことを除き、前記実施の形態１の配線基板２０Ａと同一の設計ルールで製造されている。すなわち、バンプランド２７の列数は１７、隣り合う貫通孔１１のピッチは行方向、列方向共に０．５ｍｍ、隣り合う２個の貫通孔の間に配置可能な表面配線２５の最多本数は、２本である。
【００９５】
この場合、ボンディングリード２４を３列目貫通孔群と４列目貫通孔群との間に配置すると、ボンディングリード２４の外側に配置される貫通孔２２の数は、一つの基板辺あたり４５個となる。また、ボンディングリード２４の外側の３列目貫通孔群に属する貫通孔２２の間を通過する表面配線２５の本数は、３列目貫通孔群に属する貫通孔２２に接続される表面配線２５の本数を含めると、貫通孔１ピッチあたり３本であることから、一つの基板辺あたり３９本となる。
【００９６】
これに対し、ボンディングリード２４を３列目貫通孔群よりも外側に配置した場合は、ボンディングリード２４から外側に向かって引き出される表面配線２５の一部が配置できなくなる。また、ボンディングリード２４を４列目貫通孔群よりも内側に配置した場合は、ボンディングリード２４から内側に向かって引き出される表面配線２５の一部が配置できなくなる。
【００９７】
従って、ボンディングリード２４を３列目貫通孔群と４列目貫通孔群との間に配置することにより、配線基板２０Ｂに配置可能なピンの数を最大限に増やすことができる。
【００９８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９９】
前記実施の形態では、配線基板のバンプランドに接続する外部接続端子として半田ボールを使用するＢＧＡについて説明したが、バンプランドに接続する外部接続端子として、平坦な半田材を使用するＬＧＡ(Land Grid Array)などに適用することもできる。
【０１００】
なお、実施の形態１の図４〜図６に示した配線基板２０の下面の中央部付近に、ダミーのバンプランド（あるいはＧＮＤ配線に接続されるバンプランド）を配置し、このダミーのバンプランドに半田ボールあるいは平坦な半田材を接続することにより、ＢＧＡの放熱性を向上させることができる。
【０１０１】
前記実施の形態では、貫通孔内の導電層（スルーホール配線）を介して上面の配線層と下面の配線層とを電気的に接続する２層配線基板を使用したが、配線層の数は２層に限定されるものではない。すなわち、配線基板の上下面の一方から他方に貫通する貫通孔内の導電層を介して複数の配線層同士を電気的に接続する構造の配線基板であれば、４層あるいはそれ以上の配線層を有する配線基板であっても、実施の形態で説明した配線レイアウトを適用することができる。
【０１０２】
前記実施の形態では、バンプランドの位置を貫通孔とずらして配置するスタッガードビア方式の配線基板を使用したが、バンプランドを貫通孔の直下に配置するパッドオンビア方式の配線基板を使用することもできる。この場合は、配線基板の下面において、隣り合うバンプランドの間により多くの裏面配線を配置することができ、また、給電線の一部を配線基板の下面に配置することもできる。
【０１０３】
従って、スタッガードビア方式の配線基板を使用する場合に比べて配線レイアウトの自由度が向上し、同一設計ルールの配線基板により多くのピンを配置することが可能となるが、実施の形態で説明した配線レイアウトは、パッドオンビア方式の配線基板を使用する場合にも適用することができる。
【０１０４】
すなわち、パッドオンビア方式の配線基板を使用する場合であっても、電解メッキ法を用いてボンディングリードおよびバンプランドの表面にメッキ層を形成する場合は、実施の形態１で説明した配線レイアウトを適用し、無電解メッキ法を用いてメッキ層を形成する場合は、実施の形態２で説明した配線レイアウトを適用すればよい。これにより、パッドオンビア方式の配線基板に最も多くのピンを配置することが可能となる。
【産業上の利用可能性】
【０１０５】
本発明は、ＢＧＡ（ボールグリッドアレイ）などの面実装型半導体装置の製造に適用することができる。
【符号の説明】
【０１０６】
１０  配線基板
１１  貫通孔
１２  バンプランド
１３  ボンディングリード
１４  給電線
２０Ａ、２０Ｂ  配線基板
２１  コア層
２２  貫通孔
２３  スルーホール配線
２４  ボンディングリード
２５  表面配線
２６  給電線
２７  バンプランド
２８  裏面配線
２９  ソルダレジスト
３０  メッキ層
３１  主給電線
３２  接着剤
３３  半導体チップ
３４  ボンディングパッド
３５  Ａｕワイヤ
３６  樹脂封止体
３７  半田ボール
４０  ＢＧＡ
１００  大型配線基板
１０１  デバイス領域
【図１】
2013045997.tif 000003
【図３】
2013045997.tif 000004
【図４】
2013045997.tif 000005
【図５】
2013045997.tif 000006
【図６】
2013045997.tif 000007
【図７】
2013045997.tif 000008
【図８】
2013045997.tif 000009
【図９】
2013045997.tif 000010
【図１０】
2013045997.tif 000011
【図１１】
2013045997.tif 000012
【図１２】
2013045997.tif 000013
【図１３】
2013045997.tif 000014
【図１４】
2013045997.tif 000015
【図１５】
2013045997.tif 000016
【図１６】
2013045997.tif 000017
【図１７】
2013045997.tif 000018
【図１８】
2013045997.tif 000019
【図１９】
2013045997.tif 000020
【図２０】
2013045997.tif 000021
【図２】
2013045997.tif 000022