(57)【要約】【課題】低抵抗化と薄型化が可能で、少ないソルダーペーストの使用量であっても安定生産が可能な巻線型電子部品を提供する。【解決手段】複数の巻線材１４を巻き回す巻芯部の端部にフランジ１７を備える巻線型電子部品１０において、フランジ１７の底面に、複数の巻線材１４の巻線終端部１６同士を離間させた状態で敷設する仕切凸部３０（３０ａ、３０ｂ）を設けた。これにより、複数の巻線終端部を並行に敷設して半田付けを行って電極端子１８を成形する場合に、巻線終端部１６の表面をソルダーペースト２０で覆うことができる。そして、巻線終端部１６の絶縁皮膜の剥離不足や、部品実装時における接合不良の発生を減少させることができる。また、少ないソルダーペーストで、複数の巻線終端部１６を半田付けすることができる。【選択図】図３
2013168525.tif 000002
【特許請求の範囲】
【請求項１】
複数の巻線材を巻き回す巻芯部と、前記巻芯部の端部にフランジとを備え、
前記フランジの底面に、前記複数の巻線材の巻線終端部同士を離間させた状態で敷設する仕切凸部を設けたことを特徴とする巻線型電子部品。
【請求項２】
前記フランジの底面に、前記複数の巻線終端部及び仕切凸部を収容する溝を形成したことを特徴とする請求項１に記載の巻線型電子部品。
【請求項３】
前記仕切凸部は、並行する前記複数の巻線終端部間に半田が充填されるだけの幅と高さとを有することを特徴とする請求項１又は２に記載の巻線型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極端子をコアの底面に形成した巻線型電子部品の構造に関する。
【背景技術】
【０００２】
従来、種々の電子機器や電源回路において、インダクタンスを有するチョークコイル等の巻線型電子部品が用いられている。近年の電子機器の小型化及び薄型化に伴い、特に高さの寸法公差が狭い低背型の巻線型電子部品が求められるようになっている。
【０００３】
巻線型電子部品の小型化及び低背化を実現するための巻線型インダクタの一例が、特許文献１及び特許文献２に示されている。特許文献１及び特許文献２に開示されている巻線型電子部品は、巻線終端部を押圧により平坦化してから電極端子に接続するように構成されている。
【０００４】
また、実装基盤に巻線型電子部品を実装する際の実装精度の向上と、実装前における電極端子淵部の平面形状をシャープにして電極端子形成を確実に行うことを目的とした巻線型電子部品の一例が、特許文献３に示されている。特許文献３に開示されている巻線型電子部品には、巻線終端部を半田付けするコアのフランジ底端部に、凹部及び切欠部とからなる電極端子が形成されている。
【０００５】
また、巻線材の終端部を電極端子に半田付けする際の半田量を減少させることによって、表面実装用の巻線型電子部品における２つの電極端子同士の短絡を防止するとともに、実装基盤に実装する際の傾斜を減少させることを目的とした巻線型電子部品の一例が、特許文献４に示されている。特許文献４に開示されている巻線型電子部品には、巻線終端部を半田付けするコアのフランジ底面における両淵部に、間隔を確保して立設させた第１脚部と第２脚部とが形成されている。さらに、フランジ底面における第１脚部の立設裾部に、一方の巻線終端部を半田付けする凹溝（第１天井面）が形成され、フランジ底面における第２脚部の立設裾部に、他方の巻線終端部を半田付けする凹溝（第２天井面）が形成されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１０９２１１号公報
【特許文献２】特開２００７−１６５５３９号公報
【特許文献３】特開２０１０−１７１０５４号公報
【特許文献４】特開２０１１−１３８９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年、面実装用の巻線型電子部品においても、小型の形状を維持しながら巻線材の低抵抗化による高性能化が急務となってきている。その高性能化の一手段として、巻線材の本数を２本にして二重に巻き回すことで、所定の巻線密度を維持しながら低抵抗化を進める方法がある。
【０００８】
図１０〜図１２に、面実装用インダクタにおいて多層巻線を行って、巻線材の抵抗を減少させた巻線型電子部品の構成例を示す。図１０は、巻線型電子部品９１０の平面図であり、図１１は、図１０に示す巻線型電子部品９１０の正面図である。図１２は、図１０に示す巻線型電子部品９１０の下面図である。一般に面実装用インダクタの寸法は、図１０に示す巻線型電子部品９１０の幅Ｗ及び長さＬが２〜８ｍｍ程度、図１１に示す高さＴは１〜４．５ｍｍ程度の小型の実装部品である。
【０００９】
図１０〜図１２に示す巻線型電子部品９１０は、フェライト等の素材を用いて巻芯部を形成したコア９１２と、コア９１２の巻芯部に巻き回した巻線材９１４と、巻線材９１４の終端部を巻芯部から引き出してコア９１２のフランジ９１７を跨いで折り返し、フランジ９１７の底面に沿うようにフォーミングして形成した巻線終端部９１６とを備えている。図１２に示すように、巻線型電子部品９１０の底面には、面実装用インダクタにおける巻線材９１４の電極端子９１８を２箇所形成してある。
【００１０】
図１０〜図１２に示す例では、面実装用インダクタのコア９１２に二重の巻線材９１４を巻き回すことによって、低抵抗化を図っている。そのため、各電極端子９１８には、コア９１２に巻き回した二重の巻線材９１４における巻線終端部９１６を、２本ずつ半田付けして形成してある。
【００１１】
電極端子９１８を形成する際には、先ずフランジ９１７に巻線終端部９１６を絡げた後に、巻線終端部９１６における絶縁皮膜除去と線材固定とを併せて行うために、ソルダーペーストを塗布してからアイロンによる接合を行う。しかし、２本の巻線終端部９１６を既存の接合条件で接合すると、２本の巻線終端部９１６同士が並列に接触した状態で接合を行うことになるために、ソルダーペーストが巻線終端部９１６の周囲に回り込むことができない部分が生じてしまい、接合不良やボイドの発生率が高くなる。また、巻線終端部９１６の線材が直接見えてしまうなどの不具合の発生率が高くなる。
【００１２】
図１３〜図１６は、電極端子９１８を形成する前に塗布するソルダーペースト９２０及びその溶融後における半田９２２の断面形状を示す図であり、図１２に示すＢ−Ｂ’矢視断面図である。このうち図１３は、巻線終端部９１６の接合不良やボイドの発生を抑えるために、ソルダーペースト９２０を多めに塗布した直後の、巻線終端部９１６付近の状態を示す断面図である。図１４は、図１３に示す状態からアイロンによる接合を行って電極端子９１８を形成した後の半田９２２の状態を示す断面図である。
【００１３】
図１３及び図１４に示すように、ソルダーペースト９２０を多めに塗布することによって、ソルダーペースト９２０の溶融時において、巻線終端部９１６の表面に十分にソルダーペースト９２０が存在する状態を作り出すことができる。したがって、アイロンによる接合を行った後において、巻線終端部９１６が外部に露出することなく、電極端子９１８を成形することができ、半田９２２との接合不良を減少させることができる。
【００１４】
しかし、図１３に示すように、電極端子９１８を形成する際にソルダーペースト９２０を多めに塗布すると、図１４に示すように、フランジ９１７の底面から半田９２２の頂部までの電極端子高さＨｅが高く形成され、盛り上がった状態となる。電極端子高さＨｅが高くなると、そのぶん巻線型電子部品９１０の製品高さが高くなってしまうという不具合を生ずる。面実装用の部品においては、製品高さが低いことは大変重要な要素である。
【００１５】
そこで、製品高さを低くするために、電極端子９１８を形成する際に塗布するソルダーペースト９２０の量を少なめに塗布した直後における、巻線終端部９１６付近の状態を図１５の断面図に示す。また、図１６は、図１５に示す状態からアイロンによる接合を行って電極端子９１８を形成した後の、半田９２２の状態を示す断面図である。
【００１６】
図１５に示すように、製品高さを低くするために、電極端子９１８を形成する際に塗布するソルダーペースト９２０の量を減少させてアイロンによる接合を行うと、図１６に示すように、フランジ９１７の底面から半田９２２の頂部までの電極端子高さＨｎは、低く形成されるので好都合である。しかし、巻線終端部９１６の表面が半田９２２で覆われない領域が発生し、巻線終端部９１６の絶縁皮膜の剥離不足を生じる可能性が高くなる。
【００１７】
また、ソルダーペースト９２０の量が少ないことにより、２本の巻線終端部９１６同士の間にソルダーペースト９２０が回り込み難くなったり、溶融したソルダーペースト９２０と巻線終端部９１６との間の濡れ性が悪くなって、部品実装時において接合不良が発生するという不具合を生ずる。
【００１８】
上述のような多層巻線を行うことに伴って生ずる電極端子９１８の不具合は、上述の特許文献１及び特許文献２に記載されているような、巻線終端部を押圧して、平坦化してから電極端子に接続する構造を用いた巻線型電子部品でも同様に発生することとなり、解決することはできない。
【００１９】
また、上述の特許文献３に記載されているような、コアのフランジ底端部に、凹部及び切欠部とからなる電極端子を形成した巻線型電子部品でも、多層巻線を行うことに伴って発生する電極端子９１８の不具合を解決することはできない。
【００２０】
また、上述の特許文献４に記載されているような、フランジ底面における第１脚部及び第２脚部の立設裾部に、それぞれの巻線終端部を半田付けする凹溝を形成した巻線型電子部品でも、多層巻線を行うことに伴って発生する電極端子９１８の不具合は解決することはできない。
【００２１】
本発明は、上記不具合に鑑みてなされたものであり、低抵抗化と薄型化が可能で、少ないソルダーペーストの使用量であっても、安定生産が可能な巻線型電子部品を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明に係る巻線型電子部品は、（１）複数の巻線材を巻き回す巻芯部と、前記巻芯部の端部にフランジとを備え、前記フランジの底面に、前記複数の巻線材の巻線終端部同士を離間させた状態で敷設する仕切凸部を設けたことを特徴とする。（以下、本発明の第１の技術手段と称する。） 
【００２３】
また、上記巻線型電子部品の主要な形態の一つは、（２）前記第１の技術手段に加えてさらに、前記フランジの底面に、前記複数の巻線終端部及び仕切凸部を収容する溝を形成したものである。（以下、本発明の第２の技術手段と称する。） 
【００２４】
また、上記巻線型電子部品の主要な形態の一つは、（３）前記第１又は第２の技術手段に加えてさらに、前記仕切凸部は、並行する前記複数の巻線終端部間にソルダーペーストが充填されるだけの幅と高さとを有するものである。（以下、本発明の第３の技術手段と称する。）
【発明の効果】
【００２５】
上記第１の技術手段による作用及び効果は次の通りである。すなわち、巻線型電子部品におけるフランジの底面に、複数の並行する巻線終端部同士を離間させておく仕切凸部を設けたことにより、複数の巻線終端部を並行に敷設して半田付けする場合であっても、巻線終端部の表面をソルダーペーストで覆われ易くすることができる。よって、アイロンによる接合を行った際に、巻線終端部の絶縁皮膜の剥離不足や、部品実装時における接合不良の発生を減少させることができる。また、少ないソルダーペーストで、複数の巻線終端部を半田付けすることが可能となるので、巻線型電子部品の製品高さを低くすることができる。
【００２６】
上記第２の技術手段による作用及び効果は次の通りである。すなわち、巻線型電子部品におけるフランジの底面に、複数の巻線終端部及び仕切凸部を収容する溝を形成したことにより、複数の巻線終端部の一部をフランジの底面に埋め込んだ状態で敷設することができる。したがって、巻線型電子部品の製品高さを低くすることができる。
【００２７】
上記第３の技術手段による作用及び効果は次の通りである。すなわち、複数の並行する巻線終端部同士を離間させておく仕切凸部を、並行する複数の巻線終端部間にソルダーペーストが充填されるだけの幅と高さとを有する形状に設定することにより、アイロンによる接合を行った際における巻線終端部の絶縁皮膜の剥離不足や、部品実装時における接合不良の発生を減少させることができる。また、少ないソルダーペーストで、複数の巻線終端部を半田付けすることが可能となるので、巻線型電子部品の製品高さを低くすることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の巻線型電子部品の平面図である。
【図２】図１に示す巻線型電子部品の正面図である。
【図３】図１に示す巻線型電子部品の下面図である。
【図４】ソルダーペーストを少なめに塗布した直後の、巻線終端部付近の状態を示す、図３のＡ−Ａ’矢視断面図である。
【図５】図４に示す状態からアイロンによる接合を行って電極端子を形成した後の、半田の状態と、仕切凸部との関係とを示す、図３のＡ−Ａ’矢視断面図である。
【図６】本発明に係る巻線型電子部品における仕切凸部の、他の断面形状の実施形態を説明する図であり、仕切凸部を低くて幅広な断面形状に構成した実施形態を説明する図である。
【図７】本発明に係る巻線型電子部品における仕切凸部の、他の断面形状の実施形態を説明する図であり、巻線終端部の線径よりも大きな曲率の溝をそれぞれの巻線終端部用に形成するとともに、各巻線終端部の間に仕切凸部を形成した実施形態を説明する図である。
【図８】本発明に係る巻線型電子部品の仕切凸部を、フランジの底面の端から端まで一本の凸条として形成した実施形態を示すフランジの下面図である。
【図９】本発明に係る巻線型電子部品の仕切凸部を、フランジの底面の淵部から所定の長さだけ凸条に形成した実施形態を示すフランジの下面図である。
【図１０】背景技術による巻線型電子部品の平面図である。
【図１１】図１０に示す巻線型電子部品の正面図である。
【図１２】図１０に示す巻線型電子部品の下面図である。
【図１３】ソルダーペーストを多めに塗布した直後の、巻線終端部付近の状態を示す、図１２のＢ−Ｂ’矢視断面図である。
【図１４】図１３に示す状態からアイロンによる接合を行って電極端子を形成した後の、半田の状態を示す、図１２のＢ−Ｂ’矢視断面図である。
【図１５】ソルダーペーストを少なめに塗布した直後における、巻線終端部付近の状態を示す、図１２のＢ−Ｂ’矢視断面図である。
【図１６】図１５に示す状態からアイロンによる接合を行って電極端子を形成した後の、半田の状態を示す、図１２のＢ−Ｂ’矢視断面図である。
【発明を実施するための形態】
【００２９】
本発明の巻線型電子部品の実施形態について、図１〜図５を参照して説明する。図１は、本実施形態の巻線型電子部品１０の平面図である。図２は、図１に示す巻線型電子部品１０の正面図である。図３は、図１に示す巻線型電子部品１０の下面図である。
【００３０】
例えば巻線型電子部品１０の製品例は面実装用インダクタであり、その寸法は、図１に示す巻線型電子部品１０の幅Ｗ及び長さＬが２〜８ｍｍ程度、図２に示す高さＴは１〜４．５ｍｍ程度の実装部品である。
【００３１】
図１〜図３に示す巻線型電子部品１０は、フェライト等の透磁率が高い素材を用いて巻芯部を形成したコア１２と、コア１２の巻芯部に巻き回した巻線材１４と、巻線材１４の終端部を巻芯部から引き出してコア１２のフランジ１７を跨いで折り返し、フランジ１７の底面に沿うようにフォーミングして形成した巻線終端部１６とを備えている。図３に示すように、巻線型電子部品１０の底面には、面実装用インダクタにおける巻線材１４の電極端子１８を２箇所形成してある。
【００３２】
図１〜図３に示す例では、面実装用インダクタのコア１２に二重の巻線材１４を巻き回すことによって、低抵抗化を図っている。したがって各電極端子１８には、コア１２に巻き回した二重の巻線材１４における巻線終端部１６を２本ずつ、それぞれを離間させた状態で半田付けして形成してある。
【００３３】
電極端子１８を形成する際には、先ずフランジ１７に巻線終端部１６を絡げた後に、巻線終端部１６における絶縁皮膜除去と線材固定とを併せて行うために、ソルダーペーストを塗布してからアイロンによる接合を行う。しかし、２本の巻線終端部１６を既存の接合条件で接合すると、ソルダーペーストが巻線終端部１６の全周にわたって回り込むことができない部分が生じて、接合不良やボイドの発生率が高くなってしまう。そこで、本実施形態では図３に示すように、フランジ１７の底面に、複数の巻線材１４の巻線終端部１６同士を離間させた状態で敷設する仕切凸部３０を設けている。図２及び図３に示す状態では、より製品高さを低くするために、フランジ１７の底面に、複数の巻線終端部１６及び仕切凸部３０を収容する溝を形成し、その中に巻線終端部１６を敷設している。
【００３４】
複数の巻線材１４の巻線終端部１６同士を、離間させた状態で敷設する仕切凸部３０の断面形状とその機能について、図４及び図５を用いて説明する。図４及び図５は、電極端子１８を形成する前に塗布するソルダーペースト２０、及びその溶融後における半田２２の断面形状を示す図であり、図３に示すＡ−Ａ’矢視断面図である。
【００３５】
このうち図４は、ソルダーペースト２０を少なめに塗布した直後の、巻線終端部１６付近の状態を示す断面図である。図５は、図４に示す状態からアイロンによる接合を行って、電極端子１８を形成した後の半田２２の状態と仕切凸部３０との関係とを示す断面図である。
【００３６】
図５に示すように、ソルダーペースト２０を少なめに塗布することによって、フランジ１７の底面から半田２２の頂部までの電極端子高さＨｎを、低く形成することができる。また、図４及び図５に示すように、巻線終端部１６を仕切凸部３０と当接させることによって、巻線終端部１６同士を離間させておくことができる。これにより、ソルダーペースト２０の溶融時において、巻線終端部１６の周囲にソルダーペースト２０が行き渡りやすくなるので、接合不良やボイドの発生率を低減することができる。また、巻線終端部１６の線材が直接見えてしまう不具合を減少させることができる。
【００３７】
次に、本発明に係る巻線型電子部品の仕切凸部における断面形状の、他の実施形態について、図６、図７を参照して説明する。図６は、図４及び図５に示した仕切凸部３０よりも低くて幅広な断面形状の仕切凸部３０ａを、フランジ１７底面の溝の内部に形成し、巻線終端部１６同士を離間させた状態で溝の内部に敷設して、電極端子を形成する実施形態を示す図である。
【００３８】
図７は、巻線終端部１６の線径よりも大きな曲率の溝をそれぞれの巻線終端部１６用に形成するとともに、巻線終端部１６の間に仕切凸部３０ｂを形成し、巻線終端部１６同士を離間させた状態で溝に敷設して、電極端子を形成する実施形態を示す断面図である。なお、図６及び図７は、図３に示すＡ−Ａ’矢視断面図に相当する図である。
【００３９】
図６及び図７に示す断面形状を有する仕切凸部３０ａ、３０ｂを、フランジ１７の底面に形成することによっても、複数の巻線材１４の巻線終端部１６同士を離間させた状態で敷設して、ソルダーペースト１９を巻線終端部１６の周囲に行き渡らせ易くすることができる。これにより、巻線終端部１６の接合不良やボイドの発生率を減少させることができる。
【００４０】
次に、本発明に係る巻線型電子部品の仕切凸部に関する平面形状の実施形態について、図８、図９を参照して説明する。図８及び図９は、巻線型電子部品１０のコア１２におけるフランジ１７の下面図である。図８に示す実施形態は、仕切凸部３０（３０ａ、３０ｂ）を、フランジ１７の底面の端から端まで一本の凸条として形成した実施形態を示す図である。また、図９に示す実施形態は、仕切凸部３０（３０ａ、３０ｂ）を、フランジ１７の底面の淵部から所定の長さだけ凸条に形成した実施形態を示す図である。
【００４１】
図８及び図９に示すように、複数の巻線材１４の巻線終端部１６同士を離間させた状態で敷設する仕切凸部３０（３０ａ、３０ｂ）を、一本の凸条として形成しても良いし、複数の凸条に分けて形成してもよい。また、仕切凸部３０（３０ａ、３０ｂ）を凸条として形成せずに、突起や突起列として形成しても、本発明の目的を達成することが可能である。
【産業上の利用可能性】
【００４２】
上記の実施例では、巻線型電子部品の製品例として面実装用インダクタを例に説明したが、本発明は当該実施例に限定されるものではなく、巻線を有する他の電子部品に適用することが可能である。
【符号の説明】
【００４３】
１０、９１０  巻線型電子部品
１２、９１２  コア
１４、９１４  巻線材
１６、９１６  巻線終端部
１７、９１７  フランジ
１８、９１８  電極端子
２０、９２０  ソルダーペースト
２２、９２２  半田
３０、３０ａ、３０ｂ  仕切凸部
Ｈｎ、Ｈｅ  電極端子高さ
Ｔ  高さ
【図１】
2013168525.tif 000003
【図２】
2013168525.tif 000004
【図３】
2013168525.tif 000005
【図４】
2013168525.tif 000006
【図５】
2013168525.tif 000007
【図６】
2013168525.tif 000008
【図７】
2013168525.tif 000009
【図８】
2013168525.tif 000010
【図９】
2013168525.tif 000011
【図１０】
2013168525.tif 000012
【図１１】
2013168525.tif 000013
【図１２】
2013168525.tif 000014
【図１３】
2013168525.tif 000015
【図１４】
2013168525.tif 000016
【図１５】
2013168525.tif 000017
【図１６】
2013168525.tif 000018