(57)【要約】      （修正有）【課題】検査時においてプローブのパッドへのコンタクト性能を向上させつつ、インナーリードボンディング時において隣接するパッドとインナーリードとが接触するリスクを低減した半導体装置の製造方法を提供する。【解決手段】半導体チップ２上に複数のパッド３が配置された半導体装置１の製造方法において、各パッド３の一部３ａを半導体チップ２からスクライブ領域Ｘ１に、はみ出して配置し、ダイシング工程ではみ出した各パッド３の部分を削除し、各パッド３の隣接方向の幅を減少させる。【選択図】図１
2013175509.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ上に複数のパッドが配置された半導体装置の製造方法であって、
前記各パッドの一部が前記半導体チップからスクライブ領域に、はみ出して配置する工程と、
ダイシング工程で前記はみ出した各パッドの部分を削除し、前記各パッドの隣接方向の幅を減少させる工程と、
を含む、ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記各パッドは、略台形状に形成されている、ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法であって、
隣接する前記略台形状の各パッドを相互に逆方向となるように配置する、ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法であって、
前記台形状の各パッドの長辺側部分のみをスクライブ領域にはみ出して配置する、ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至４のうちいずれか１項記載の半導体装置の製造方法であって、
前記配置されたパッドの幅広部分にプローブを当接させ検査を行う工程を更に含む、ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至５のうちいずれか１項記載の半導体装置の製造方法であって、
前記パッドのスクライブ領域にはみ出して配置した部分をダイシング工程で削除する工程をさらに含む、ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１乃至６のうちいずれか１項記載の半導体装置の製造方法であって、
インナーリードをバンプに接続することでインナーリードボンディングを行う工程を更に含む、を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、信頼性／歩留まり向上等に資する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、例えば、テレビやパソコン用ディスプレーなどに使用される液晶表示装置の大画面化及び高精細化が一段と進んでおり、そこで使用されるソースドライバの出力端子数も１２００を超え、増加しつつある。同時に、ソースドライバの製造プロセスの微細化やチップサイズの縮小化が進み、特に、出力端子の間隔が２５μｍを下回る製品も存在し、狭小化が進みつつある。
【０００３】
液晶表示装置のソースドライバ（ソース線駆動装置）の組み立て製造工程は概略以下の通りである。まず、半導体ウエハ上に格子状にＩＣチップを形成する。次に、ＩＣチップの端子（パッド；ＰＡＤ）に、ＬＳＩテスタの端子に接続した探針（プローブ；ｐｌｏｂｅ）を接触（プロービング）してウエハテストを行う。その次に、ＰＡＤ上に突起端子（バンプ）を形成する。この後、バンプにプローブを接触してウエハテストを行う場合もあり、この場合はＰＡＤへのウエハテストを省略する場合もある。その次に、半導体ウエハからＩＣチップを個片に切断分離（ダイシング）する。その次に、ウエハテストで良品と判定されたＩＣチップのみをパッケージテープに搭載する。その際に、パッケージテープ上の端子（インナーリード）とＩＣチップのバンプとを接続（インナーリードボンディング）する。
特に、出力端子間隔の狭ピッチ化に伴い、ウエハテストと、インナーリード接続(ＩＬＢ；Ｉｎｎｅｒ  Ｌｅａｄ  Ｂｏｎｄｉｎｇ)工程において、一層の信頼性／歩留まり向上が要望されている。また、厳しい価格競争下、チップサイズの縮小や、原材料の使用量削減および有効再利用などへの対応も重要になってきている。
【０００４】
上述したように、チップサイズの縮小等に伴いパッドピッチの狭小化が進むと、例えば、複数のプローブを基板に固定したプローブカードとパッドとのコンタクトの際に、針当て位置ズレの許容範囲が狭い為、不所望なコンタクト不良が多発し、それがテスト工程における歩留まり低下の原因となっている。
【０００５】
そこで、パッド形状を長方形から台形に変更し、パッド配置及びプローブカードの針立てを千鳥配置とすることにより針当位置ズレ許容範囲を広げた半導体装置が知られている（特許文献１参照）。また、ウエハ検査用パッドをスクライブ領域に配した半導体ウエハが知られている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−３４７３３３号公報
【特許文献２】特開平１１−３４５８４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１及び２においては、ダイシングの前後でインナーリードと近接パッドとの間の距離が小さいままであるため、インナーリードボンディング時において、隣接するパッドとインナーリードとが接触してショートするリスクが生じる。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明の一態様は、半導体チップ上に複数のパッドが配置された半導体装置の製造方法であって、前記各パッドの一部が前記半導体チップからスクライブ領域に、はみ出して配置する工程と、ダイシング工程で前記はみ出した各パッドの部分を削除し、前記各パッドの隣接方向の幅を減少させる工程と、を含む、ことを特徴とする半導体装置の製造方法である。
【０００９】
この一態様によれば、プロービング時においては、パッドの幅広部分にプローブを当接させるため、そのプローブの当接が容易となり、コンタクト性能を向上させることができる。さらに、ダイシングにおいては、スクライブ領域にはみ出したパッドの部分を削除する。この為、ダイシング後のインナーリードボンディング時において、隣接するパッドとインナーリードとが接触してショートするリスクを低減することができる。
【発明の効果】
【００１０】
本発明によれば、ウエハテスト時にプローブのパッドへのコンタクト性能を向上させつつ、インナーリードボンディング時において隣接するパッドとインナーリードとが接触するリスクを低減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を説明するための上面図である。
【図２】半導体チップ領域からスクライブ領域にはみ出したパッドの部分を削除した状態を示す図である。
【図３】図２に示すパッドとインナーリードとを部分的に拡大した拡大図であり、インナーリードの許容ズレ量の変化量δを示す図である。
【図４】半導体チップのサイズ縮小幅γを説明するための図である。
【図５】本発明の実施の形態２に係る半導体装置の製造方法を説明するための上面図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態１に係る半導体装置の製造方法を説明するための半導体ウエハの上面図である。なお、この図では代表して２つの半導体チップ２を記載しているが、実際には半導体ウエハ１の全面に、格子状に多くの半導体チップ２が形成されている。本実施の形態１に係る半導体ウエハ１において、半導体チップ２上に半導体チップ２の端辺に沿って複数のパッド３が夫々配置されている。各パッド３の形状は、略台形状に形成されている。また、半導体チップ１つおきにパッド３の上底部分（短辺側部分）と下底部分（長辺部分）とが交互に、半導体チップ２の外側となるように配置されている。すなわち、隣接する台形状のパッド３は、相互に反対方向となるように配置されている。
【００１３】
また、各パッド３の一部３ａは、半導体チップ２からスクライブ領域Ｘ１にはみ出すように、すなわち、スクライブ線上にはみ出すように配置されている。なお、機能テストのためのプローブカードの針立て位置は、それぞれのパッド３の下底部分近くに接触するように、千鳥状となっている。これにより、針当位置のズレ許容範囲を効果的に広げることができる。
【００１４】
本実施の形態１に係る半導体装置１の製造方法において、まず、半導体チップ２上に、その端辺に沿って、複数のパッド３をその一部３ａがスクライブ領域Ｘ１にはみ出して配置する。次に、半導体検査時（プロービング時）において、台形状パッド３の幅広部分に千鳥状でプロービングを行う。これにより、プローブの当接範囲が拡大しプロービング領域Ｘ２（図１）を拡大することができる。その後、半導体チップ２の素子面に蒸着法、めっき法、又は印刷法などによりバンプ（突起電極）を形成し、ダイシングを行い、インナーリードボンディング等の組立てを行う。なお、バンプはＰＡＤ全面に形成しても良いし、ＰＡＤでウエハテストを行わない場合は、ＰＡＤ上のチップ内側だけにバンプを形成するようにしても良い。
【００１５】
上記ダイシング工程時において、図２に示すように、スクライブ領域Ｘ１にはみ出したパッド３の部分（点線部分）３ａを、特に幅の広い下底部分を削除することで、各パッド３上に形成したバンプの隣接方向の幅を減少させる。この為、ダイシング工程後のインナーリードボンディング（例えば、インナーリード４をバンプに接続）の際に、隣接するパッド３上のバンプとインナーリード４とがショートするリスクを低減することができる。
【００１６】
このように、プロービング時においては、パッド３の幅広部分Ｘ２にプローブを当接させるため、そのプローブの当接が容易となり、コンタクト性能を向上させることができる。さらに、ダイシングにおいては、スクライブ領域Ｘ１にはみ出したパッド３の部分を削除する。この為、ダイシング後のインナーリードボンディング時において、隣接するパッド３とインナーリード４とが接触するリスクを低減することができる。
【００１７】
図３は、図２に示す本発明のパッド（バンプ）とインナーリードとを部分的に拡大した拡大図であり、インナーリードの許容ズレ量のダイシング前からダイシング後への変化量δを示す図である。
【００１８】
図３において、パッドピッチｐ、インナーリード幅ｃ、ダイシング前のパッド最大幅ａ０、パッド最小幅ｂ０、ダイシング後のパッド最大幅ａ１、パッド最小幅ｂ１とすると、ダイシング前後におけるインナーリード４の許容ズレ量の変化量δは、下記式を用いて算出することができる。
【００１９】
（１）ダイシング後におけるインナーリード４の許容ズレ量ｄ１
ｄ１＝ｐ−ａ１／２−ｃ／２
（２）ダイシング前におけるインナーリード４の許容ズレ量ｄ０
ｄ０＝ｐ−ａ０／２−ｃ／２
（３）ダイシング前後におけるインナーリード４の許容ズレ量の変化量δ
δ＝ｄ１−ｄ０
＝（ａ０−ａ１）／２
【００２０】
ダイシング前後におけるインナーリード４の許容ズレ量の変化量δは、正の値となり（δ＝（ａ０−ａ１）／２＞０）、改善する。これは、ダイシング前のパッド最大幅ａ０よりも、ダイシング後のパッド最大幅ａ１の方が小さいからである（ａ０＞ａ１）。
【００２１】
また、隣接するパッド（導体）間隔も、ダイシング前の間隔ｅ０からダイシング後の間隔ｅ１へと変化し、より有利な方向に変化する。さらに、パッド全体に金（Ａｕ）等の貴金属でバンプを形成した場合は、パッド３ａ上のバンプ部分の貴金属を回収してリサイクル活用などを行うことにより、ドライバＩＣの材料面から製造コスト削減が期待できる。
【００２２】
さらに、パッド３ａをスクライブ領域Ｘ１へのはみ出し配置し、ウエハテスト後、そのはみ出した部分をダイシングし削除することにより、半導体チップ２上に残るパッドサイズを必要最小限に抑える事ができる。このため、半導体チップ２のサイズ自体を縮小化することもできる。
【００２３】
例えば、従来技術と比較した本実施例の半導体チップ２のサイズ縮小幅γを、下記式を用いて求めることができる（図４）。なお、図４において、ウエハテストでのプロービングに必要なパッド幅をｗｐとし、従来例のパッドの半導体チップ内への入り込み幅をｆ０とし、本実施の形態１におけるパッドはみ出し幅をｆ１とし、半導体チップ２の外端辺から半導体チップ内部側のパッド端までの従来の寸法をｗ０、本実施の形態の寸法をｗ１と、する。なお、従来例及び本実施の形態１の両方の場合において、半導体チップ内部領域側のパッド端より内側のレイアウトは同一とする。
【００２４】
ｗ０＝ｗｐ＋ｆ０
ｗ１＝ｗｐ−ｆ１
γ＝ｗ０−ｗ１
＝ｆ０+ｆ１
【００２５】
以上、本実施の形態１に係る半導体装置１によれば、半導体検査時において、パッド３の幅広部分Ｘ２にプローブを当接させるため、そのプローブの当接が容易となり、コンタクト性能を向上させることができる。また、ダイシングにおいては、スクライブ領域Ｘ１にはみ出したパッド３ａの部分を削除する為、パッド（導体）３上に形成したバンプ間隔が増加し、上記インナーリード４の許容ズレ量の変化量δが改善する。これにより、インナーリードボンディング時において、隣接するパッド３上のバンプとインナーリード４とが接触するリスクを低減することができる。さらに、上述の如く、パッド３をスクライブ領域Ｘ１へのはみ出し配置し、プロービング後、そのはみ出した部分３ａをダイシングし削除することにより、半導体チップ２上に残るパッドサイズを必要最小限に抑える事ができる。これにより、半導体チップ２のサイズ自体を縮小化することもできる。
【００２６】
実施の形態２．
図５は、本発明の実施の形態２に係る半導体装置の製造方法を説明するための上面図である。
【００２７】
本実施の形態２においては、半導体チップ２上に半導体チップ２の端辺に沿って、台形状のパッド２３の下底側部分（長辺側部分）２３ａのみを、半導体チップ２からスクライブ領域Ｘ１にはみ出した状態で配置する点を特徴とする。なお、はみ出して配置されるパッド２３に隣接して配置されるパッド２４の上辺側部分は予め削除され配置されている。上記実施の形態１においては、上述の如く、台形状のパッド３の上底側部分及び下底側部分を、半導体チップ２からスクライブ領域Ｘ１にはみ出した状態で配置している（図２）。
【００２８】
本実施の形態２に係る半導体装置の製造方法において、まず、半導体チップ２上に、その端辺に沿って、複数のパッド２３、２４を配置する。次に、半導体検査時において、台形状パッド２３、２４の幅広部分に千鳥状でプロービングを行う。その後、半導体チップ２の素子面に蒸着法、めっき法、又は印刷法などによりバンプ（突起電極）を形成し、ダイシングを行い、インナーリードボンディング等の組立てを行う。
【００２９】
以上、本実施の形態２に係る半導体装置の製造方法において、ダイシングの際に削除されるパッド上に形成したバンプ（導体）間隔を広くできるので、ダイシングに起因したバンプ削除時における、バンプの切りクズによる短絡の虞をより低減できる。
【００３０】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【００３１】
また、上記実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００３２】
（付記１）
半導体チップ上に複数のパッドが配置された半導体装置の製造方法であって、
前記各パッドの一部が前記半導体チップからスクライブ領域に、はみ出して配置する工程と、
ダイシング工程で前記はみ出した各パッドの部分を削除し、前記各パッドの隣接方向の幅を減少させる工程と、
を含む、ことを特徴とする半導体装置の製造方法。
（付記２）
（付記１）記載の半導体装置の製造方法であって、
前記各パッドは、略台形状に形成されている、ことを特徴とする半導体装置の製造方法。
（付記３）
（付記２）記載の半導体装置の製造方法であって、
隣接する前記略台形状の各パッドを相互に逆方向となるように配置する、ことを特徴とする半導体装置の製造方法。
（付記４）
（付記３）記載の半導体装置の製造方法であって、
前記台形状の各パッドの長辺側部分のみをスクライブ領域にはみ出して配置する、ことを特徴とする半導体装置の製造方法。
（付記５）
（付記１）乃至（付記４）のうちいずれか記載の半導体装置の製造方法であって、
前記配置されたパッドの幅広部分にプローブを当接させ検査を行う工程を更に含む、ことを特徴とする半導体装置の製造方法。
（付記６）
（付記１乃至（付記５）のうちいずれか記載の半導体装置の製造方法であって、
前記パッドのスクライブ領域にはみ出して配置した部分をダイシング工程で削除する工程をさらに含む、ことを特徴とする半導体装置の製造方法。
（付記７）
（付記１）乃至（付記６）のうちいずれか記載の半導体装置の製造方法であって、
インナーリードをバンプに接続することでインナーリードボンディングを行う工程を更に含む、を特徴とする半導体装置の製造方法。
【符号の説明】
【００３３】
１    半導体装置
２    半導体チップ
３    パッド
４    インナーリード
【図１】
2013175509.tif 000003
【図２】
2013175509.tif 000004
【図３】
2013175509.tif 000005
【図４】
2013175509.tif 000006
【図５】
2013175509.tif 000007