(57)【要約】【課題】情報の書き込み特性及び読み出し特性の安定化を図る記憶装置及びその製造方法を提供する。【解決手段】実施形態に係る記憶装置は、第１磁性体層と、第２磁性体層と、トンネルバリア層と、絶縁層と、を含む積層構造体を備える。第１磁性体層は、磁化の方向が固定である。第２磁性体層は、磁化の方向が可変である。トンネルバリア層は、前記第１磁性体層と前記第２磁性体層との間に設けられる。絶縁層は、前記第１磁性体層と前記第２磁性体層との間に設けられ前記トンネルバリア層の側面を覆う。【選択図】図１
2013179220.tif 000002
【特許請求の範囲】
【請求項１】
磁化の方向が固定の第１磁性体層と、
磁化の方向が可変の第２磁性体層と、
前記第１磁性体層と前記第２磁性体層との間に設けられたトンネルバリア層と、
前記第１磁性体層と前記第２磁性体層との間に設けられ前記トンネルバリア層の側面を覆う絶縁層と、
を含む積層構造体を備え、
前記トンネルバリア層の厚さは、前記絶縁層の厚さ以下であり、
前記第１磁性体層と前記第２磁性体層とを結ぶ方向にみて、前記絶縁層の外形の大きさは、前記第１磁性体層の外形の大きさ及び前記第２磁性体層の外形の大きさと等しい記憶装置。
【請求項２】
磁化の方向が固定の第１磁性体層と、
磁化の方向が可変の第２磁性体層と、
前記第１磁性体層と前記第２磁性体層との間に設けられたトンネルバリア層と、
前記第１磁性体層と前記第２磁性体層との間に設けられ前記トンネルバリア層の側面を覆う絶縁層と、
を含む積層構造体を備えた記憶装置。
【請求項３】
前記トンネルバリア層の厚さは、前記絶縁層の厚さ以下である請求項２記載の記憶装置。
【請求項４】
前記第１磁性体層と前記第２磁性体層とを結ぶ方向にみて、前記絶縁層の外形の大きさは、前記第１磁性体層の外形の大きさ及び前記第２磁性体層の外形の大きさと等しい請求項２または３に記載の記憶装置。
【請求項５】
第１磁性体層になる第１磁性体層材料の上に絶縁層を形成する工程と、
前記絶縁層に開口を形成し、前記開口内にトンネルバリア層を形成する工程と、
前記絶縁層及び前記トンネルバリア層の上に、第２磁性体層になる第２磁性体層材料を形成する工程と、
前記開口よりも外側の前記第２磁性体層材料、前記絶縁層及び前記第１磁性体層材料を除去し積層構造体を形成する工程と、
を備えた記憶装置の製造方法。
【請求項６】
前記トンネルバリア層を形成する工程は、前記絶縁層上及び前記開口内にトンネルバリア層材料を形成した後、前記トンネルバリア層材料をガスクラスタイオンビームでエッチングして前記絶縁層上の前記トンネルバリア層材料を除去することを含む請求項５記載の記憶装置の製造方法。
【請求項７】
前記トンネルバリア層を形成する工程は、前記ガスクラスタイオンビームによるエッチングで前記開口内の前記トンネルバリア層材料の厚さを均一化することを含む請求項６記載の記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
強磁性体を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）は、不揮発性、高速動作、大容量、低消費電力を備えた不揮発性の記憶装置である。ＭＲＡＭは、トンネル磁気抵抗（ＴＭＲ:Tunneling Magnetoresistive）効果を利用するＭＴＪ（Magnetic Tunnel Junction）素子を記憶素子として備え、このＭＴＪ素子の磁化状態により情報を記憶する。
【０００３】
ＭＴＪ素子は、磁化の方向が固定された固定層と、磁化の方向が可変の自由層と、固定層と自由層との間に設けられたトンネルバリア層と、の積層構造体を備える。このような記憶装置においては、情報の書き込み特性及び読み出し特性の安定化を図ることが望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２５３４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、情報の書き込み特性及び読み出し特性の安定化を図る記憶装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
実施形態に係る記憶装置は、第１磁性体層と、第２磁性体層と、トンネルバリア層と、絶縁層と、を含む積層構造体を備える。
第１磁性体層は、磁化の方向が固定である。
第２磁性体層は、磁化の方向が可変である。
トンネルバリア層は、前記第１磁性体層と前記第２磁性体層との間に設けられる。
絶縁層は、前記第１磁性体層と前記第２磁性体層との間に設けられ前記トンネルバリア層の側面を覆う。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る記憶装置の構成を例示する模式的断面図である。
【図２】クロスポイント構造を例示する模式的斜視図である。
【図３】参考例に係る記憶装置の構成を例示する模式的断面図である。
【図４】（ａ）及び（ｂ）は、参考例に係る記憶装置の製造方法を例示する模式的断面図である。
【図５】本実施形態に係る記憶装置の製造方法を例示するフローチャートである。
【図６】（ａ）〜（ｃ）は、本実施形態に係る記憶装置の製造方法の具体例を示す模式的断面図である。
【図７】（ａ）〜（ｃ）は、本実施形態に係る記憶装置の製造方法の具体例を示す模式的断面図である。
【図８】（ａ）〜（ｃ）は、本実施形態に係る記憶装置の製造方法の具体例を示す模式的断面図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る記憶装置の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る記憶装置１１０は、積層構造体１００を備える。積層構造体１００は、第１磁性体層１０と、第２磁性体層２０と、トンネルバリア層３０と、絶縁層４０と、を含む。
積層構造体１００は、ＭＴＪ素子を構成する。すなわち、実施形態に係る記憶装置１１０は、積層構造体１００によって構成されるＭＴＪ素子の磁化状態により情報を記憶する例えば不揮発性メモリである。
【００１０】
第１磁性体層１０は、磁化（スピン）の方向が固定されている固定層である。
第１磁性体層１０には、例えば、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、マンガン（Ｍｎ）、ルテニウム（Ｒｕ）のうち１つ以上の元素を含む強磁性体が用いられる。
【００１１】
第２磁性体層２０は、磁化の方向が可変（反転可能）な自由層である。
第２磁性体層２０には、例えば、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）のうち１つ以上の元素を含む強磁性体が用いられる。第２磁性体層２０には、飽和磁化または結晶磁気異方性などを調整する目的で、ホウ素（Ｂ）、Ｃ（炭素）及びＳｉなどの元素が添加されていてもよい。
【００１２】
第１磁性体層１０及び第２磁性体層２０の磁化の方向は、それぞれの層の面内に垂直でも、平行でもよい。すなわち、積層構造体１００によるＭＴＪ素子は、垂直磁化膜を用いて構成してもよいし、面内磁化膜を用いて構成してもよい。
【００１３】
トンネルバリア層３０は、第１磁性体層１０と第２磁性体層２０との間に設けられる。
トンネルバリア層３０には、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（Ａｌ２Ｏ３）などの金属酸化物が用いられる。
【００１４】
ここで、第１磁性体層１０と第２磁性体層２０とを結ぶ方向を上下方向とする。トンネルバリア層３０は、第２磁性体層２０の側の上面３０ａ、第１磁性体層１０の側の下面３０ｂ及び上面３０ａと下面３０ｂとの間の側面３０ｃを有する。
【００１５】
例えば、第１磁性体層１０はトンネルバリア層３０の下面３０ｂと接触し、第２磁性体層はトンネルバリア層３０の上面３０ａと接触する。なお、下面３０ｂと第１磁性体層１０との間及び上面３０ａと第２磁性体層２０との間に他の層が介在していてもよい。
【００１６】
絶縁層４０は、第１磁性体層１０と第２磁性体層２０との間に設けられ、トンネルバリア層３０の側面３０ｃを覆う。すなわち、絶縁層４０は、第１磁性体層１０と第２磁性体層２０との間においてトンネルバリア層３０の側面３０ｃの外側を囲むように設けられる。
絶縁層４０には、例えば、窒化シリコンが用いられる。
【００１７】
本実施形態に係る記憶装置１１０において、トンネルバリア層３０の厚さｔ１は、絶縁層４０の厚さｔ２以下である。これにより、トンネルバリア層３０の側面３０ｃは絶縁層４０によって確実に覆われる。
【００１８】
また、トンネルバリア層３０の上面３０ａは平坦化されている。これにより、記憶装置１１０の特性が安定化する。
【００１９】
本実施形態に係る記憶装置１１０において、上下方向にみて、絶縁層４０の外形の大きさは、第１磁性体層１０の外形の大きさ及び第２磁性体層２０の外形の大きさと等しい。すなわち、積層構造体１００は柱状（例えば、円筒形状）に設けられている。このため、トンネルバリア層３０の上下方向に見た断面積は、第１の磁性体層１０、第２の磁性体層２０または絶縁層４０の断面積より小さいものとなる。
【００２０】
積層構造体１００の下側には下部電極５０が設けられ、上側には上部電極６０が設けられている。なお、下部電極５０及び上部電極６０は積層構造体１００に含まれていてもよい。
下部電極５０及び上部電極６０には、例えば、Ｐｔ、Ｉｒまたはルテニウム（Ｒｕ）を含む導電体が用いられる。
【００２１】
積層構造体１００は、シリコン等の半導体を含む基板１０１の上に層間絶縁膜１０２を介して形成される。
【００２２】
このような記憶装置１１０においては、トンネルバリア層３０の側面３０ｃの外側を絶縁層４０で囲んでいるため、トンネルバリア層３０の側面３０ｃが絶縁層４０で保護される。すなわち、トンネルバリア層３０の側面３０ｃが露出していない。これにより、積層構造体１００の外形をエッチング等によって形成する際、トンネルバリア層３０の側面３０ｃが絶縁層４０によって保護され、側面３０ｃにエッチング等の処理の影響を与えずにすむ。
【００２３】
また、積層構造体１００の外形をエッチングによって形成する場合、トンネルバリア層３０はエッチング対象にならない。すなわち、トンネルバリア層３０に対するエッチング条件を考慮せずに積層構造体１００を形成することができる。これにより、複数の積層構造体１００を形成する場合、複数の積層構造体１００によるＭＴＪ素子の特性の均一性が向上する。
したがって、積層構造体１００によって構成されるＭＴＪ素子の情報の書き込み特性及び読み出し特性が安定化する。
【００２４】
本実施形態において、積層構造体１００によって構成されるＭＴＪ素子は、例えば、スピン注入型の磁気抵抗素子である。したがって、積層構造体１００（ＭＴＪ素子）にデータを書き込む場合、または積層構造体１００（ＭＴＪ素子）からデータを読み出す場合、積層構造体１００（ＭＴＪ素子）には、膜面（または、積層面）に垂直な方向に、双方向に電流が通電される。
【００２５】
ＭＴＪ素子へのデータの書き込みは、以下のように行われる。
すなわち、固定層である第１磁性体層１０から自由層である第２磁性体層２０に向けて電子を供給した場合、第１磁性体層１０の磁化方向と同じ方向にスピン偏極された電子と、第１磁性体層１０により反射されることで第１磁性体層１０の磁化方向と反対方向にスピン偏極された電子とが第２磁性体層２０に注入される。この場合、第２磁性体層２０の磁化方向は、第１磁性体層１０の磁化方向と同じ方向に揃えられる。これにより、第１磁性体層１０の磁化方向と第２磁性体層２０の磁化方向とが平行配列になる。この平行配列のときはＭＴＪ素子の抵抗値は最も小さくなる。この場合を例えばデータ“０”と規定する。
【００２６】
一方、自由層である第２磁性体層２０から固定層である第１磁性体層１０に向けて電子を供給した場合、第１磁性体層１０の磁化方向と同じ方向にスピン偏極された電子と、第１磁性体層１０により反射されることで第１磁性体層１０の磁化方向と反対方向にスピン偏極された電子とが第２磁性体層２０に注入される。この場合、第２磁性体層２０の磁化方向は、第１磁性体層１０の磁化方向と反対方向に揃えられる。これにより、第１磁性体層１０の磁化方向と第２磁性体層２０の磁化方向とが反平行配列になる。この反平行配列のときはＭＴＪ素子の抵抗値は最も大きくなる。この場合を例えばデータ“１”と規定する。
【００２７】
次に、ＭＴＪ素子からのデータの読み出しは、以下のように行われる。
ＭＴＪ素子に読み出し電流を供給する。この読み出し電流は、第２磁性体層２０の磁化方向が反転しない値（書き込み電流よりも小さい値）に設定される。この時のＭＴＪ素子の抵抗値の変化（Ｍ／Ｒ比）を検出することにより、データ“０”または“１”を読み出す。
【００２８】
本実施形態に係る記憶装置１１０のメモリセルには、例えばクロスポイント構造が適用される。
図２は、クロスポイント構造を例示する模式的斜視図である。
同図に表したように、本実施形態に係る記憶装置１１０においては、シリコン等の基板１０１が設けられており、基板１０１の上層部分及び上面上には、記憶装置１１０の駆動回路（図示せず）が形成されている。基板１０１上には、駆動回路を埋め込むように、例えばシリコン酸化物からなる層間絶縁膜１０２が設けられており、層間絶縁膜１０２上にはクロスポイント構造のメモリセル部１０３が設けられている。メモリセル部１０３には、同一層となる複数のワード線ＷＬ（第１電極）と、同一層となる複数のビット線ＢＬ（第２電極）と、これらのクロスポイントに設けられた複数の積層構造体１００と、を備えた構成になる。
【００２９】
メモリセル部１０３においては、基板１０１の上面に平行な一方向（以下、「ワード線方向」という）に延びる複数本のワード線ＷＬを有するワード線配線層１０４と、基板１０１の上面に平行な方向であって、ワード線方向に対して非平行、例えば直交する方向（以下、「ビット線方向」という）に延びる複数本のビット線ＢＬを有するビット線配線層１０５と、が絶縁層（図示せず）を介して積層されている。
【００３０】
例えば、ワード線ＷＬは下部電極５０と導通し、ビット線ＢＬは上部電極６０と導通する。
【００３１】
ワード線ＷＬ及びビット線ＢＬは、例えば、タングステン（Ｗ）により形成されている。また、ワード線ＷＬ同士、ビット線ＢＬ同士、ワード線ＷＬとビット線ＢＬとは、相互に接していない。
【００３２】
そして、各ワード線ＷＬと各ビット線ＢＬとの重なる位置には、上下方向に積層された積層構造体１００が設けられている。積層構造体１００は、ワード線ＷＬとビット線ＢＬとの間に柱状に形成されている。１つの積層構造体１００により、１つのメモリセルが構成されている。ワード線ＷＬとビット線ＢＬとの重なる位置毎にメモリセルが配置されることで、記憶装置１１０はクロスポイント構造になる。
【００３３】
なお、本実施形態において、積層構造体１００は、ワード線ＷＬとビット線ＢＬとの重なる位置の近傍に設けられている場合もある。
例えば、基板１０１に、各メモリセルに積層構造体１００を選択するためのトランジスタ（図示せず）が形成されている場合には、このトランジスタのゲートと例えばワード線ＷＬとが接続され、ソースまたはドレインと積層構造体１００の下部電極５０とが接続される。この場合、各ワード線ＷＬと各ビット線ＢＬとの重なる位置から僅かにずれた位置に積層構造体１００が形成される場合もある。
いずれの場合においても、各積層構造体１００は、各ワード線ＷＬと各ビット線ＢＬとがそれぞれ重なる位置に対応して（１対１）で設けられている。
【００３４】
ここで、参考例に係る記憶装置について説明する。
図３は、参考例に係る記憶装置の構成を例示する模式的断面図である。
図４（ａ）〜（ｂ）は、参考例に係る記憶装置の製造方法を例示する模式的断面図である。
【００３５】
図３に表したように、参考例に係る記憶装置１９０は、積層構造体１００Ａを備える。積層構造体１００Ａは、第１磁性体層１０と、第２磁性体層２０と、トンネルバリア層３０と、を含む。積層構造体１００Ａの下側には下部電極５０が設けられ、上側には上部電極６０が設けられる。積層構造体１００Ａは、基板１０１の上に層間絶縁膜１０２を介して形成される。
【００３６】
この記憶装置１９０を製造するには、先ず、図４（ａ）に表したように、基板１０１上の層間絶縁膜１０２を介して下部電極材料５０Ｍ、第１磁性体層材料１０Ｍ、トンネルバリア層材料３０Ｍ、第２磁性体層材料２０Ｍ及び上部電極材料６０Ｍを、例えばスパッタリング法により積層する。次に、上部電極材料６０Ｍの上にマスクパターンＰ１を形成する。マスクパターンＰ１は、積層構造体１００Ａの形状にパターニングされる。
【００３７】
次に、図４（ｂ）に表したように、マスクパターンＰ１を介して積層膜のエッチングを行う。積層膜は、例えばイオンビームによってエッチングされる。このエッチングによってマスクパターンＰ１が設けられていない部分の上部電極材料６０Ｍ、第２磁性体層材料２０Ｍ、トンネルバリア層材料３０Ｍ、第１磁性体層材料１０Ｍ及び下部電極材料５０Ｍが除去される。一方、マスクパターンＰ１が設けられた部分はエッチングされずに残り、この部分が積層構造体１００Ａになる。
【００３８】
ここで、集積度の高い記憶装置を製造するためには、微細なＭＴＪ素子をパターニングする必要がある。例えば直径１００ナノメートル（ｎｍ）以下の微細なＭＴＪ素子をプラズマエッチングで加工する方法として、Ａｒなどの不活性ガスをイオンビーム化してスパッタエッチングする方法（イオンビームエッチング（ＩＢＥ））、塩素などのハロゲンガス、一酸化炭素やアンモニア、エタノールなどのガスをプラズマ化して反応性イオンエッチングをする方法、が知られている。
【００３９】
上記のような記憶装置１９０の製造方法では、積層構造体１００Ａの外形をエッチングによって形成する際、トンネルバリア層３０の側面３０ｃが露出した状態でエッチングが行われる。したがって、トンネルバリア層３０の側面３０ｃ及び側面３０ｃから内側の一部の領域に、エッチングによる影響が発生しやすい。
【００４０】
例えば、トンネルバリア層材料３０Ｍとして大きなＭＲ比（磁気抵抗比）を実現可能な酸化マグネシウムを用いた場合、ＡｒによるＩＢＥで加工するとエッチングイールドが高いため、トンネルバリア層３０の側面３０ｃからエッチングが進行し、空洞状（アンダーカット形状）になる。また、塩素などのハロゲンガスでプラズマエッチングした場合、エッチング後にトンネルバリア層３０の側面３０ｃに付着または残留した塩素が大気中の水分と塩酸を形成し、酸化マグネシウムを腐食させる。これにより、ＭＲ比が低下するなどのダメージを与えることがある。
【００４１】
本実施形態に係る記憶装置１１０では、トンネルバリア層３０の側面３０ｃが絶縁層４０で覆われているため、積層構造体１００を形成する際にトンネルバリア層３０の側面３０ｃにエッチングによる影響が発生しない。
【００４２】
（第２の実施形態）
次に、本実施形態に係る記憶装置の製造方法について説明する。
図５は、本実施形態に係る記憶装置の製造方法を例示するフローチャートである。
すなわち、図５に表したように、この製造方法は、絶縁層を形成するステップＳ１０１と、トンネルバリア層を形成するステップＳ１０２と、第２磁性体層材料を形成するステップＳ１０３と、積層構造体を形成するステップＳ１０４と、を備える。
【００４３】
図６（ａ）〜図８（ｃ）は、本実施形態に係る記憶装置の製造方法の具体例を示す模式的断面図である。
先ず、図６（ａ）に表したように、シリコン等の基板１０１の上に形成された層間絶縁膜１０２の上に、下部電極材料５０Ｍ及び第１磁性体層材料１０Ｍをこの順にスパッタリング法により成膜する。
【００４４】
次に、図６（ｂ）に表したように、第１磁性体層材料１０Ｍの上に絶縁層４０を例えばＣＶＤ法により形成する。絶縁層４０には、例えば窒化シリコンが用いられる。絶縁層４０の厚さはｔ２である。続いて、絶縁層４０の上にマスクパターンＰ２を形成し、フォトリソグラフィ法により開口Ｐ２ｈを設ける。開口Ｐ２ｈの大きさはｈ１である。
【００４５】
次に、図６（ｃ）に表したように、マスクパターンＰ２を介して絶縁層４０のエッチングを行う。窒化シリコンによる絶縁層４０は、例えばプラズマエッチングされる。プラズマエッチングを行うには、図示しないプラズマ処理容器に基板１０１を載置し、ＣＨＦ３を流量１５０ＳＣＣＭ、酸素を流量５０ＳＣＣＭで導入する。そして、プラズマ処理容器内の圧力を２．５パスカル（Ｐａ）で保持し、基板１０１を載置している電極に１５００ワット（Ｗ）のＲＦ（高周波）電力を印加する。これにより、プラズマを励起して約１分間のエッチングを行う。
このエッチングによって、絶縁層４０にはマスクパターンＰ２の開口Ｐ２ｈの大きさｈ１と同じ大きさの開口４０ｈが設けられる。
【００４６】
絶縁層４０のエッチングを行った後は、酸素を導入しながらマイクロ波でプラズマ励起するアッシング法により、マスクパターンＰ２を除去する。マスクパターン除去後、エッチングにより劣化した第１磁性体層材料１０Ｍの表面のラフネスなどを改善するため、４００℃、３０分間、真空中でアニールを行う。
【００４７】
次に、図７（ａ）に表したように、絶縁層４０の上面及び開口４０ｈ内にトンネルバリア層材料３０Ｍを、例えばスパッタリング法により成膜する。トンネルバリア層材料３０Ｍには、例えば、酸化マグネシウムが用いられる。トンネルバリア層材料３０Ｍは、開口４０ｈ内に埋め込まれるとともに、絶縁層４０の上面にも形成される。
【００４８】
次に、図７（ｂ）に表したように、トンネルバリア層材料３０Ｍの平坦化を行う。トンネルバリア層材料３０Ｍを平坦化することで、絶縁層４０の開口４０ｈ内にトンネルバリア層３０が形成される。トンネルバリア層３０の厚さｔ１のは、絶縁層４０の厚さｔ２以下になる。
【００４９】
ここで、トンネルバリア層材料３０Ｍの平坦化には、例えばガスクラスタイオンビームによるエッチングが適用される。
ガスクラスタイオンビームによるエッチングとは、例えば、Ａｒ等のガスを真空中に噴出することでクラスタを作成し、このクラスタ状のガスをエッチング対象物にぶつけて表面の平坦化を行う処理である。
【００５０】
ガスクラスタ構成ガスには、例えばＡｒガスが用いられる。
ガスクラスタイオンの分子サイズは３００から１００００、加速エネルギーは５ｋｅＶから３５ｋｅＶの範囲が望ましい。
ガスクラスタ構成ガスとしてはＡｒ以外にＣｌ２、ＨＣｌ、ＣＯなどを用いてもよい。これらのガスを用いると絶縁層４０（窒化シリコン）に対して選択的にトンネルバリア層材料３０Ｍ（酸化マグネシウム）をエッチングすることができる。また、Ａｒ以外にヘリウム、クリプトン、キセノンなどの不活性ガス、または、酸素、窒素など酸化性、窒化性を含むガスを利用してもよい。
【００５１】
ガスクラスタイオンビームによるエッチングにより、絶縁層４０の上面のトンネルバリア層材料３０Ｍは除去され、開口４０ｈ内にトンネルバリア層材料３０Ｍを残すことができる。これは、ガスクラスタイオンによるラテラルスパッタリングによる平坦化効果によるものと考えられる。
ガスクラスタイオンビームによるエッチングでトンネルバリア層３０の表面（上面３０ａ）は高精度に平坦化される。これにより、記憶装置１１０の特性が安定化する。
【００５２】
トンネルバリア層材料３０Ｍの平坦化を行った後は、トンネルバリア層３０の表面での酸素欠陥などを改善するため、酸素雰囲気内で３５０℃、３０分のアニールを行う。
【００５３】
次に、図７（ｃ）に表したように、絶縁層４０及びトンネルバリア層３０の上に、自由層となる第２磁性体層材料２０Ｍ及び上部電極材料６０Ｍを例えばスパッタリング法により成膜する。
【００５４】
次に、図８（ａ）に表したように、上部電極材料６０Ｍの上にマスクパターンＰ３を形成する。マスクパターンＰ３には、例えば酸化シリコンが用いられる。マスクパターンＰ３は、図示しないレジストパターンをフォトリソグラフィ法により形成した後、プラズマエッチング法によってパターニングされる。マスクパターンＰ３の形成範囲は、上下方向（積層方向）にみて、トンネルバリア層３０の形成範囲を含む。すなわち、マスクパターンＰ３の大きさＳ３は、上下方向（積層方向）にみて、絶縁層４０の開口４０ｈの大きさｈ１よりも大きい。
【００５５】
次に、図８（ｂ）に表したように、マスクパターンＰ３を介して上部電極材料６０Ｍ、第２磁性体層材料２０Ｍ、絶縁層４０、第１磁性体層材料１０Ｍ及び下部電極材料５０Ｍを、例えばイオンビームエッチング法によりパターニングする。これにより、マスクパターンＰ３の大きさＳ３に対応した上部電極６０、第２磁性体層２０、絶縁層４０、第１磁性体層１０及び下部電極５０が形成される。このエッチングによって積層構造体１００が形成される。
【００５６】
ここで、エッチングを行う際、マスクパターンＰ３の大きさＳ３が絶縁層４０の開口４０ｈの大きさｈ１（図８（ａ）参照）よりも大きいため、トンネルバリア層３０の側面３０ｃが絶縁層４０によって保護される状態になる。すなわち、上下方向におけるトンネルバリア層３０の位置においては、トンネルバリア層３０の側面３０ｃよりも外側に設けられた絶縁層４０がエッチングされ、トンネルバリア層３０はエッチング対象にならない。
したがって、トンネルバリア層３０の側面３０ｃは絶縁層４０によって保護され、エッチングによる影響を受けずに済む。
【００５７】
また、トンネルバリア層３０はエッチング対象にならないため、トンネルバリア層３０に対するエッチング条件を考慮せずに積層構造体１００を形成することができる。これにより、例えば複数の積層構造体１００を形成する場合、複数の積層構造体１００によるＭＴＪＪ素子の特性の均一性が向上する。
したがって、積層構造体１００によって構成されるＭＴＪ素子の情報の書き込み特性及び読み出し特性が安定化する。
【００５８】
次に、マスクパターンＰ３を除去する。これにより、図８（ｃ）に表したように、本実施形態に係る記憶装置１１０が完成する。このように製造された記憶装置１１０では、第１磁性体層１０と第２磁性体層２０との間においてトンネルバリア層３０の側面３０ｃが絶縁層４０によって覆われる構造になる。
この製造方法によれば、積層構造体１００を形成する際のエッチングによってトンネルバリア層３０の側面３０ｃがエッチングによるダメージを受けない。また、側面３０ｃが絶縁層４０に覆われているため、エッチングの際の側面３０ｃのアンダーカットも生じない。したがって、良好なＭＲ比の記憶装置１１０を製造することができるようになる。
【００５９】
以上説明したように、実施形態に係る記憶装置及びその製造方法によれば、情報の書き込み特性及び読み出し特性の安定化を図ることができる。
【００６０】
なお、第１磁性体層１０は磁化の方向が固定である固定層として、第２磁性体層２０は磁化の方向が可変である自由層として機能するように説明したが、第１磁性体層１０は、磁化の方向が可変である自由層として機能し、第２磁性体層２０は磁化の方向が固定である固定層として機能してもよい。
【００６１】
また、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【００６２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６３】
１０…第１磁性体層、２０…第２磁性体層、３０…トンネルバリア層、３０ｃ…側面、４０…絶縁層、４０ｈ…開口、５０…下部電極、６０…上部電極、１００…積層構造体、１０１…基板、１０２…層間絶縁膜、１０３…メモリセル部、１０４…ワード線配線層、１０５…ビット線配線層、１１０，１９０…記憶装置、ＢＬ…ビット線、ＷＬ…ワード線
【図１】
2013179220.tif 000003
【図２】
2013179220.tif 000004
【図３】
2013179220.tif 000005
【図４】
2013179220.tif 000006
【図５】
2013179220.tif 000007
【図６】
2013179220.tif 000008
【図７】
2013179220.tif 000009
【図８】
2013179220.tif 000010