(57)【要約】【課題】電気機器において、負荷の動作状態によって負荷の消費電流が変動することに起因する電源ノイズの発生を軽減する。【解決手段】電気機器であるテレビジョン受信装置１は、電源回路２と、ＤＤＲメモリ４と、ＳｏＣ３と、模擬負荷回路１１とを備える。電源回路２は、レギュレータ２２を有し、レギュレータ２２は、電源電圧Ｖ１から電源電圧Ｖ２を生成し、その生成した電源電圧Ｖ２を電源ライン３２に出力する。ＤＤＲメモリ４は、電源ライン３２に接続されており、レギュレータ２２から電源ライン３２に出力された電源電圧Ｖ２が供給され、その供給された電源電圧Ｖ２によって動作する。ＤＤＲメモリ４は、動作状態（ＤＤＲメモリ４のステータス）によって消費電流が異なる。ＳｏＣ３は、ＤＤＲメモリ４の動作状態に基いて、レギュレータ２２から電源ライン３２に出力される電流の変動を抑制するように、模擬負荷回路１１の消費電流を制御する。【選択図】図１
2013233064.tif 000002
【特許請求の範囲】
【請求項１】
所定の電力を供給するための電源回路部と、
前記電源回路部に接続される第１の負荷部と、
前記第１の負荷部の処理パラメータに基いて前記電源回路部の出力の変動を抑制する制御を行う制御部と、
を備えた電機機器。
【請求項２】
電圧帰還制御により前記電源回路部の出力電圧を調整する電圧調整部と、
前記第１の負荷部と並列に接続され、前記電圧調整部に入力される前記出力電圧の電圧帰還率を制御可能な電圧帰還回路部と、をさらに備え、
前記制御部は、前記電圧帰還率を制御することにより、前記出力電圧の変動を抑制することを特徴とする請求項１に記載の電気機器。
【請求項３】
前記制御部は、前記第１の負荷部の処理パラメータが該負荷の増加を示す場合に、前記電圧帰還回路部の前記電圧帰還率を減少させることを特徴とする請求項２に記載の電気機器。
【請求項４】
前記制御部は、前記第１の負荷部の処理パラメータが該負荷の減少を示す場合に、前記電圧帰還回路部の前記電圧帰還率を増大させることを特徴とする請求項２又は請求項３に記載の電気機器。
【請求項５】
前記電圧帰還回路は、抵抗による分圧回路と、前記抵抗に並列に接続されるスイッチ回路と、によって構成されることを特徴とする請求項２乃至請求項４のいずれか一項に記載の電気機器。
【請求項６】
前記第１の負荷部と並列に接続され、消費電流を制御可能な第２の負荷部をさらに備え、
前記制御部は、前記消費電流を制御することにより、前記電源回路部の出力電流の変動を抑制することを特徴とする請求項１に記載の電気機器。
【請求項７】
前記制御部は、前記第１の負荷部の処理パラメータが該負荷の増加を示す場合に、前記第２の負荷部の消費電流を減少させることを特徴とする請求項６に記載の電気機器。
【請求項８】
前記制御部は、前記第１の負荷部の処理パラメータが該負荷の減少を示す場合に、前記第２の負荷部の消費電流を増大させることを特徴とする請求項６又は請求項７に記載の電気機器。
【請求項９】
前記第２の負荷部は、スイッチ回路と、前記スイッチ回路に接続される抵抗と、によって構成されることを特徴とする請求項６乃至請求項８のいずれか一項に記載の電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路により電源電圧を生成して、その電源電圧によって負荷を動作させる電気機器に関するものである。
【背景技術】
【０００２】
従来から、電気機器の一種であるテレビジョン受信装置は、画像信号処理回路によって、ディスプレイに画像を表示するための画像信号を処理するようになっている。また、テレビジョン受信装置は、ディスプレイに表示する画像を加工するために、記憶回路に対して画像信号の書き込み、読出しを行うようになっている。このようなテレビジョン受信装置は、電源回路により電源電圧を生成して、その電源電圧によって画像信号処理回路や記憶回路を動作させるようになっている。このようなテレビジョン受信装置としては、図３に示す構成のものが知られている。
【０００３】
図３に示すテレビジョン受信装置６０は、電源回路６１により電源電圧を生成して、その電源電圧によって、ＳｏＣ６２、ＤＤＲメモリ６３、チューナ６４、液晶パネル６６、リモコン受信部６７を動作させるようになっている。ＳｏＣ６２は、種々の回路を１つのチップに集積化したものであり、ＤＤＲメモリ６３の動作（ＤＤＲメモリ６３に対する信号の書き込み、読出し等）を制御する記憶制御回路や、画像信号を処理する画像信号処理回路、音声信号を処理する音声信号処理回路を含んでいる。また、ＳｏＣ６２は、チューナ６４の動作や、テレビジョン受信装置６０の全体的な動作等を制御するシステム制御回路等も含んでいる。
【０００４】
電源回路６１は、ＡＣ−ＤＣコンバータ７０と、レギュレータ７１と、レギュレータ７２と、レギュレータ７３と、ＤＣ−ＤＣコンバータ７４とを有している。ＡＣ−ＤＣコンバータ７０は、ＡＣコンセント６１ａが商用ＡＣ電源９０に接続されることにより、商用ＡＣ電源９０からの交流電圧がＡＣコンセント６１ａを介して供給され、その供給された交流電圧から直流の電源電圧Ｖ０（例えば１２．０ｖ）を生成し、その生成した電源電圧Ｖ０を電源ライン８０に出力する。
【０００５】
ＡＣ−ＤＣコンバータ７０から電源ライン８０に出力された電源電圧Ｖ０は、電源ライン８０ａを介してレギュレータ７１に供給され、レギュレータ７１は、その供給された電源電圧Ｖ０から直流の電源電圧Ｖ１（例えば３．３ｖ）を生成し、その生成した電源電圧Ｖ１を電源ライン８１に出力する。
【０００６】
レギュレータ７１から電源ライン８１に出力された電源電圧Ｖ１は、電源ライン８１ａを介してレギュレータ７２に供給され、レギュレータ７２は、その供給された電源電圧Ｖ１から直流の電源電圧Ｖ２（例えば１．８ｖ）を生成し、その生成した電源電圧Ｖ２を電源ライン８２に出力する。レギュレータ７２から電源ライン８２に出力された電源電圧Ｖ２は、ＤＤＲメモリ６３に供給され、ＤＤＲメモリ６３は、その供給された電源電圧Ｖ２によって動作する。
【０００７】
また、レギュレータ７１から電源ライン８１に出力された電源電圧Ｖ１は、電源ライン８１ｂを介してレギュレータ７３にも供給され、レギュレータ７３は、その供給された電源電圧Ｖ１から直流の電源電圧Ｖ３（例えば１．２ｖ）を生成し、その生成した電源電圧Ｖ３を電源ライン８３に出力する。レギュレータ７３から電源ライン８３に出力された電源電圧Ｖ３は、ＳｏＣ６２に供給され、ＳｏＣ６２の記憶制御回路は、その供給された電源電圧Ｖ３によって動作する。
【０００８】
また、レギュレータ７１から電源ライン８１に出力された電源電圧Ｖ１は、電源ライン８１ｃを介してＳｏＣ６２にも供給され、ＳｏＣ６２の画像信号処理回路、音声信号処理回路、システム制御回路は、その供給された電源電圧Ｖ１によって動作する。
【０００９】
また、レギュレータ７１から電源ライン８１に出力された電源電圧Ｖ１は、電源ライン８１ｄ、８１ｆを介してチューナ６４、リモコン受信部６７にも供給され、チューナ６４、リモコン受信部６７は、その供給された電源電圧Ｖ１によって動作する。
【００１０】
また、ＡＣ−ＤＣコンバータ７０から電源ライン８０に出力された電源電圧Ｖ０は、電源ライン８０ｂを介してＤＣ−ＤＣコンバータ７４にも供給され、ＤＣ−ＤＣコンバータ７４は、その供給された電源電圧Ｖ０から直流の電源電圧Ｖ４（例えば５．０ｖ）を生成し、その生成した電源電圧Ｖ４を電源ライン８４に出力する。ＤＣ−ＤＣコンバータ７４から電源ライン８４に出力された電源電圧Ｖ４は、液晶パネル６６に供給され、液晶パネル６６は、その供給された電源電圧Ｖ４によって動作する。
【００１１】
一方、負荷の消費電流や入力電圧の変動に関わらず、常に一定の直流電圧を負荷へ印加する直流安定化電源装置において、重負荷時の負荷変動率を小さくし、出力電圧の低下を抑制するようにしたものが知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１１−２４７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、上述した従来の電源回路６０において、ＤＤＲメモリ６３は、動作状態（ＤＤＲメモリ６３のステータス（信号の書込み処理、信号の読出し処理、無処理、リフレッシュ処理等の処理を行っている状態））によって、消費電流が異なる。このため、ＤＤＲメモリ６３の動作状態によって、ＤＤＲメモリ６３の消費電流が変動し、レギュレータ７２から（電源回路６１から）電源ライン８２に出力される電流が変動する。そして、このレギュレータ７２から電源ライン８２に出力される電流の変動が原因となって、電源ライン８２や他の電源ラインに電源ノイズが発生する。つまり、ＤＤＲメモリ６３の動作状態によってＤＤＲメモリ６３の消費電流が変動することに起因して、電源ノイズが発生する。
【００１４】
この電源ノイズは、ＤＤＲメモリ６３以外の負荷（電源ライン８２に接続される別の負荷、すなわち電源電圧Ｖ２が供給される別の負荷や、他の電源ラインに接続される別の負荷、すなわち電源電圧Ｖ１、Ｖ３、Ｖ４が供給される別の負荷）に悪影響を与えてしまう。例えば、電源ライン８１ｃに発生した（電源ライン８１に発生した）電源ノイズは、ＳｏＣ６２の画像処理回路に悪影響を与えてしまう。つまり、電源ライン８１ｃに発生した電源ノイズは、ＳｏＣ６２の画像処理回路における画像信号の処理に悪影響を与えてしまい、その画像信号による画像（液晶パネル６６に表示される画像）に、画像歪や輝度ムラが発生する。なお、上述した特許文献１に開示の内容を適用したとしても、上記の問題を解決することはできない。
【００１５】
本発明は、上記課題を解決するためになされたものであり、負荷の動作状態によって負荷の消費電流が変動することに起因する電源ノイズの発生を軽減することができる電気機器を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために請求項１の発明は、所定の電力を供給するための電源回路部と、電源回路部に接続される第１の負荷部と、第１の負荷部の処理パラメータに基いて電源回路部の出力の変動を抑制する制御を行う制御部と、を備えた電気機器である。
【００１７】
請求項２の発明は、請求項１に記載の電気機器において、電圧帰還制御により電源回路部の出力電圧を調整する電圧調整部と、第１の負荷部と並列に接続され、電圧調整部に入力される出力電圧の電圧帰還率を制御可能な電圧帰還回路部と、をさらに備え、制御部は、電圧帰還率を制御することにより、出力電圧の変動を抑制するものである。
【００１８】
請求項３の発明は、請求項２に記載の電気機器において、制御部は、第１の負荷部の処理パラメータが該負荷の増加を示す場合に、電圧帰還回路部の電圧帰還率を減少させるものである。
【００１９】
請求項４の発明は、請求項２又は請求項３に記載の電気機器において、制御部は、第１の負荷部の処理パラメータが該負荷の減少を示す場合に、電圧帰還回路部の電圧帰還率を増大させるものである。
【００２０】
請求項５の発明は、請求項２乃至請求項４のいずれか一項に記載の電気機器において、電圧帰還回路は、抵抗による分圧回路と、抵抗に並列に接続されるスイッチ回路と、によって構成されるものである。
【００２１】
請求項６の発明は、請求項１に記載の電気機器において、第１の負荷部と並列に接続され、消費電流を制御可能な第２の負荷部をさらに備え、制御部は、消費電流を制御することにより、電源回路部の出力電流の変動を抑制するものである。
【００２２】
請求項７の発明は、請求項６に記載の電気機器において、制御部は、第１の負荷部の処理パラメータが該負荷の増加を示す場合に、第２の負荷部の消費電流を減少させるものである。
【００２３】
請求項８の発明は、請求項６又は請求項７に記載の電気機器において、制御部は、第１の負荷部の処理パラメータが該負荷の減少を示す場合に、第２の負荷部の消費電流を増大させるものである。
【００２４】
請求項９の発明は、請求項６乃至請求項８のいずれか一項に記載の電気機器において、第２の負荷部は、スイッチ回路と、スイッチ回路に接続される抵抗と、によって構成されるものである。
【発明の効果】
【００２５】
請求項１乃至請求項９の発明によれば、制御部によって、第１の負荷部の処理パラメータに基いて電源回路部の出力の変動が抑制される。これにより、負荷の動作状態によって負荷の消費電流が変動することに起因する電源ノイズの発生を軽減することができる。その結果、他の負荷（電源回路部の出力が供給される別の負荷）への電源ノイズによる悪影響を小さくすることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施形態に係るテレビジョン受信装置の概略構成を示す電気的ブロック構成図。
【図２】本発明の第２の実施形態に係るテレビジョン受信装置の概略構成を示す電気的ブロック構成図。
【図３】従来のテレビジョン受信装置の構成を示す電気的ブロック構成図。
【発明を実施するための形態】
【００２７】
以下、本発明を具体化した実施形態による電気機器について図面を参照して説明する。
＜第１の実施形態＞
まず、第１の実施形態による電気機器について説明する。図１は、第１の実施形態による電気機器であるテレビジョン受信装置の構成を示す。テレビジョン受信装置１は、電源電圧を生成して、その生成した電源電圧によって負荷を動作させる電気機器であって、テレビジョン放送局から放送されるテレビジョン信号を受信して、テレビジョン信号による画像を表示すると共に、テレビジョン信号による音声を出力する装置である。
【００２８】
テレビジョン受信装置１は、電源回路（電源回路部）２と、ＳｏＣ３と、ＤＤＲメモリ（第１の負荷部）４と、チューナ５と、液晶パネル（液晶表示部）７と、スピーカ８と、リモコン９と、リモコン受信部１０と、模擬負荷回路（第２の負荷部）１１とを備えている。
【００２９】
電源回路２は、テレビジョン受信装置１を動作させるための電力（電源電圧）を生成する回路であり、テレビジョン受信装置１の各部に電力を供給するための回路である。電源回路２は、ＡＣ−ＤＣコンバータ２０と、レギュレータ２１と、レギュレータ２２と、レギュレータ２３と、ＤＣ−ＤＣコンバータ２４とを有している。
【００３０】
ＡＣ−ＤＣコンバータ２０は、ＡＣコンセント２ａに接続されており、ＡＣコンセント２ａが商用ＡＣ電源９０に接続されることにより、商用ＡＣ電源９０からの交流電圧がＡＣコンセント２ａを介して供給される。そして、ＡＣ−ＤＣコンバータ２０は、その供給された交流電圧から直流の電源電圧Ｖ０（例えば１２．０ｖ）を生成し、その生成した電源電圧Ｖ０を電源ライン３０に出力する。
【００３１】
レギュレータ２１は、電源ライン３０から分岐する電源ライン３０ａに接続されており、ＡＣ−ＤＣコンバータ２０から電源ライン３０に出力された電源電圧Ｖ０が電源ライン３０ａを介して供給される。そして、レギュレータ２１は、その供給された電源電圧Ｖ０から直流の電源電圧Ｖ１（例えば３．３ｖ）を生成し、その生成した電源電圧Ｖ１を電源ライン３１に出力する。
【００３２】
レギュレータ２２は、電源ライン３１から分岐する電源ライン３１ａに接続されており、レギュレータ２１から電源ライン３１に出力された電源電圧Ｖ１が電源ライン３１ａを介して供給される。そして、レギュレータ２２は、その供給された電源電圧Ｖ１から直流の電源電圧Ｖ２（例えば１．８ｖ）を生成し、その生成した電源電圧Ｖ２を電源ライン３２に出力する。
【００３３】
レギュレータ２３は、電源ライン３１から分岐する電源ライン３１ｂに接続されており、レギュレータ２１から電源ライン３１に出力された電源電圧Ｖ１が電源ライン３１ｂを介して供給される。そして、レギュレータ２３は、その供給された電源電圧Ｖ１から直流の電源電圧Ｖ３（例えば１．２ｖ）を生成し、その生成した電源電圧Ｖ３を電源ライン３３に出力する。
【００３４】
ＤＣ−ＤＣコンバータ２４は、電源ライン３０から分岐する電源ライン３０ｂに接続されており、ＡＣ−ＤＣコンバータ２０から電源ライン３０に出力された電源電圧Ｖ０が電源ライン３０ｂを介して供給される。そして、ＤＣ−ＤＣコンバータ２４は、その供給された電源電圧Ｖ０から直流の電源電圧Ｖ４（例えば５．０ｖ）を生成し、その生成した電源電圧Ｖ４を電源ライン３４に出力する。
【００３５】
ＳｏＣ３は、種々の回路を１つのチップに集積化したものであり、ＤＤＲメモリ４の動作（ＤＤＲメモリ４に対する信号の書き込み、読出し等）を制御する記憶制御回路３ａや、画像信号を処理する画像信号処理回路（画像信号処理回路部）３ｂ、音声信号を処理する音声信号処理回路３ｃを含んでいる。また、ＳｏＣ３は、チューナ５の動作や、テレビジョン受信装置１の全体的な動作等を制御するシステム制御回路（制御部）３ｄ等も含んでいる。
【００３６】
ＳｏＣ３は、電源ライン３３に接続されており、レギュレータ２３から電源ライン３３に出力された電源電圧Ｖ３が供給される。また、ＳｏＣ３は、電源ライン３１から分岐する電源ライン３１ｃにも接続されており、レギュレータ２１から電源ライン３１に出力された電源電圧Ｖ１が電源ライン３１ｃを介して供給される。ＳｏＣ３の記憶制御回路３ａは、電源ライン３３から供給された電源電圧Ｖ３によって動作し、ＳｏＣ３の画像信号処理回路３ｂ、音声信号処理回路３ｃ、システム制御回路３ｄは、電源ライン３１ｃから供給された電源電圧Ｖ１によって動作する。
【００３７】
ＤＤＲメモリ４は、信号の書込み、読出しが行われる記憶回路である。ＤＤＲメモリ４は、電源ライン３２に（電源回路２に）接続されており、レギュレータ２２から電源ライン３２に出力された電源電圧Ｖ２が供給され、その供給された電源電圧Ｖ２によって動作する。ＤＤＲメモリ４は、ＳｏＣ３の記憶制御回路３ａによる制御のもと、信号の書込み、読出しが行われる。ＤＤＲメモリ４は、動作状態（ＤＤＲメモリ４のステータス（信号の書込み処理、信号の読出し処理、無処理、リフレッシュ処理等の処理を行っている状態））によって消費電流が異なる負荷である。ＤＤＲメモリ４の消費電流は、信号の書込み処理、信号の読出し処理、リフレッシュ処理を行っているときには、大きく、無処理のときには、小さい。
【００３８】
チューナ５は、テレビジョン放送局から放送されるテレビジョン信号を受信するものである。チューナ５は、電源ライン３１から分岐する電源ライン３１ｄに接続されており、レギュレータ２１から電源ライン３１に出力された電源電圧Ｖ１が電源ライン３１ｄを介して供給され、その供給された電源電圧Ｖ１によって動作する。チューナ５は、ＳｏＣ３のシステム制御回路３ｄによる制御のもと、テレビジョン放送局から放送されるテレビジョン信号を受信して、受信したテレビジョン信号による画像信号及び音声信号を生成し、受信したテレビジョン信号による画像信号及び音声信号をＳｏＣ３に出力する。
【００３９】
液晶パネル７は、画像を表示するディスプレイである。液晶パネル７は、電源ライン３４に接続されており、ＤＣ−ＤＣコンバータ２４から電源ライン３４に出力された電源電圧Ｖ４が供給され、その供給された電源電圧Ｖ４によって動作する。液晶パネル７は、ＳｏＣ３から与えられる画像信号による画像を表示する。スピーカ８は、音声を出力するものであり、ＳｏＣ３から与えられる音声信号による音声を出力する。
【００４０】
リモコン９は、ユーザがテレビジョン受信装置１の動作を指示するために操作するものである。リモコン９は、リモコン９に内蔵の電池の電力により動作する。リモコン９は、ユーザに操作されることにより、その操作内容（ユーザによるリモコン１３の操作内容）に対応する操作信号を送信する。
【００４１】
リモコン受信部１０は、リモコン９から送信される操作信号を受信するものである。リモコン受信部１０は、電源ライン３１から分岐する電源ライン３１ｆに接続されており、レギュレータ２１から電源ライン３１に出力された電源電圧Ｖ１が電源ライン３１ｆを介して供給され、その供給された電源電圧Ｖ１によって動作する。リモコン受信部１０は、リモコン９から送信される操作信号を受信して、受信した操作信号に対応する（ユーザによるリモコン９の操作内容に対応する）リモコン受信信号をＳｏＣ３に出力する。
【００４２】
模擬負荷回路１１は、レギュレータ２２から（電源回路２から）電源ライン３２に出力される電流を制御するための回路である。模擬負荷回路１１は、電源ライン３２に接続され、ＤＤＲメモリ４と並列に接続されており、レギュレータ２２から電源ライン３２に出力された電源電圧Ｖ２が供給され、その供給された電源電圧Ｖ２によって電流を消費する。模擬負荷回路１１は、消費電流を制御可能に構成されており、ＳｏＣ３のシステム制御回路３ｄによる制御のもと、消費電流が制御される。
【００４３】
模擬負荷回路１１は、トランジスタ（スイッチ回路）４１と、トランジスタ４１に接続される抵抗４３と、によって構成されている。トランジスタ４１は、ＮＰＮ型の接合形トランジスタである。抵抗４３は、一端側がトランジスタ４１のエミッタに接続されており、他端側がグランドに接続されている。すなわち、トランジスタ４１は、コレクタが電源ライン３２に接続されており、エミッタが抵抗４３を介してグランドに接続されており、ベースがＳｏＣ３に接続されている。
【００４４】
トランジスタ４１のベースに印加される電圧が高くなると、模擬負荷回路１１の消費電流が大きくなり、トランジスタ４１のベースに印加される電圧が低くなると、模擬負荷回路１１の消費電流が小さくなる。トランジスタ４１のベースに印加される電圧は、ＳｏＣ３のシステム制御回路３ｄによる制御のもと、調整される。すなわち、模擬負荷回路１１は、ＳｏＣ３のシステム制御回路３ｄによる制御のもと、トランジスタ４１のベースに印加される電圧が調整されることにより、消費電流が制御される。
【００４５】
ＳｏＣ３の画像信号処理回路３ｂは、液晶パネル７に画像を表示するための画像信号（チューナ５から出力される画像信号）を処理する。画像信号処理回路３ｂにより処理した画像信号は、液晶パネル７に与えられる。これにより、画像信号処理回路３ａにより処理した画像信号による画像が液晶パネル７に表示される。ＳｏＣ３の音声信号処理回路３ｃは、スピーカ８に音声を出力するための音声信号（チューナ５から出力される音声信号）を処理する。これにより、音声信号処理回路３ｃにより処理した音声信号による音声がスピーカ８から出力される。
【００４６】
ＳｏＣ３の記憶制御回路３ａは、ＤＤＲメモリ４に対して信号の書込み、読出し、リフレッシュ等の制御を行う。ＳｏＣ３の記憶制御回路３ａは、液晶パネル７に表示する画像を加工するために、ＤＤＲメモリ４に対して画像信号の書込み、読出しの制御を行う。従って、ＤＤＲメモリ４には、ＳｏＣ３による制御のもと、液晶パネル７に表示する画像を加工するために、画像信号の書込み、読出しが行われる。
【００４７】
ＳｏＣ３の記憶制御回路３ａは、ＤＤＲメモリ４に対して信号の書込み、読出し、リフレッシュ等の制御を行うことに応じて、ＤＤＲステータス情報（ＤＤＲメモリ４のステータス（動作状態）を示す制御情報）を保持する。すなわち、ＳｏＣ３の記憶制御回路３ａは、ＤＤＲメモリ４に対して信号の書込みの制御を行っているときには、ＤＤＲメモリ４が信号の書込み処理中であることを示すＤＤＲステータス情報を保持する。また、ＳｏＣ３の記憶制御回路３ａは、ＤＤＲメモリ４に対して信号の読出しの制御を行っているときには、ＤＤＲメモリ４が信号の読出し処理中であることを示すＤＤＲステータス情報を保持し、ＤＤＲメモリ４に対してリフレッシュの制御を行っているときには、ＤＤＲメモリ４がリフレッシュ処理中であることを示すＤＤＲステータス情報を保持する。また、ＳｏＣ３の記憶制御回路３ａは、ＤＤＲメモリ４に対して何も制御を行っていないときには、ＤＤＲメモリ４が無処理（信号の書込み処理、信号の読出し処理、リフレッシュ処理のいずれも行われていない状態）であることを示すＤＤＲステータス情報を保持する。
【００４８】
ＳｏＣ３のシステム制御回路３ｄは、リモコン受信部１０から出力されるリモコン受信信号に基いて、チューナ５によるテレビジョン信号の受信や、液晶パネル７による画像の表示、スピーカ８による音声の出力等、テレビジョン受信装置１の各種動作を制御する。
【００４９】
また、ＳｏＣ３のシステム制御回路３ｄは、ＳｏＣ３の記憶制御回路３ａによるＤＤＲメモリ４の動作の制御状況を監視しており、ＳｏＣ３の記憶制御回路３ａによるＤＤＲメモリ４の動作の制御状況に基いて、ＤＤＲメモリ４の動作状態を検出する。すなわち、ＳｏＣ３のシステム制御回路３ｄは、ＳｏＣ３の記憶制御回路３ａが保持するＤＤＲステータス情報を監視しており、ＳｏＣ３の記憶制御回路３ａが保持するＤＤＲステータス情報に基いて、ＤＤＲメモリ４の動作状態を検出する。ＳｏＣ３のシステム制御回路３ｄは、ＳｏＣ３の記憶制御回路３ａが保持するＤＤＲステータス情報に基いて、ＤＤＲメモリ４の動作状態として、信号の書込み処理の状態、信号の読出し処理の状態、リフレッシュ処理の状態、無処理の状態のうちのいずれの状態であるかを検出する。
【００５０】
ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータに基いて電源回路２の出力の変動を抑制する制御を行う。ＤＤＲメモリ４の処理パラメータとは、ＤＤＲステータス情報のことである。すなわち、ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）に基いて検出したＤＤＲメモリ４の動作状態に基いて、模擬負荷回路１１の消費電流を制御することにより、レギュレータ２２から電源ライン３２に出力される電流（電源回路２の出力電流）の変動を抑制する。
【００５１】
すなわち、ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）に基いて検出したＤＤＲメモリ４の動作状態に基いて、レギュレータ２２から電源ライン３２に出力される電流の変動を抑制するように、模擬負荷回路１１の消費電流を制御する。ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）がＤＤＲメモリ４の消費電流（負荷）の増加を示す場合に、模擬負荷回路１１の消費電流を減少させ、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）がＤＤＲメモリ４の消費電流（負荷）の減少を示す場合に、模擬負荷回路１１の消費電流を増大させる。つまり、ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）に基いて検出したＤＤＲメモリ４の動作状態に基いて、ＤＤＲメモリ４の消費電流（負荷）が増加するときに、模擬負荷回路１１の消費電流を小さくし、ＤＤＲメモリ４の消費電流（負荷）が減少するときに、模擬負荷回路１１の消費電流を大きくする。
【００５２】
すなわち、ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）に基いて検出したＤＤＲメモリ４の動作状態が、無処理の状態から信号の書込み処理、信号の読出し処理、リフレッシュ処理の状態に変化したときに（変化したタイミングで）、模擬負荷回路１１のトランジスタ４１に印加する電圧を低くして、模擬負荷回路１１の消費電流を小さくする。これにより、ＤＤＲメモリ４の消費電流が増加するタイミングで、模擬負荷回路１１の消費電流が小さくなる。その結果、レギュレータ２２から電源ライン３２に出力される電流（ＤＤＲメモリ４の消費電流と模擬負荷回路１１の消費電流を合計した合計電流）の変動が抑えられる。
【００５３】
また、ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）に基いて検出したＤＤＲメモリ４の動作状態が、信号の書込み処理、信号の読出し処理、リフレッシュ処理の状態から無処理の状態に変化したときに（変化したタイミングで）、模擬負荷回路１１のトランジスタ４１に印加する電圧を高くして、模擬負荷回路１１の消費電流を大きくする。これにより、ＤＤＲメモリ４の消費電流が減少するタイミングで、模擬負荷回路１１の消費電流が大きくなる。その結果、レギュレータ２２から電源ライン３２に出力される電流の変動が抑えられる。
【００５４】
ＳｏＣ３のシステム制御回路３ｄは、このようにして、ＤＤＲメモリ４の動作状態が変化したときに、レギュレータ２２から電源ライン３２に出力される電流（電源回路２の出力）の変動を抑制する制御を行う。
【００５５】
本実施形態のテレビジョン受信装置１によれば、ＤＤＲメモリ４の動作状態が変化して、ＤＤＲメモリ４の消費電流が変動しても、ＳｏＣ３のシステム制御回路３ｄが模擬負荷回路１１の消費電流を制御することによって、レギュレータ２２から（電源回路２から）電源ライン３２に出力される電流（電源回路２の出力）の変動が抑えられる。これにより、ＤＤＲメモリ４の動作状態によってＤＤＲメモリ４の消費電流が変動することに起因する電源ノイズの発生を軽減することができる。
【００５６】
その結果、ＤＤＲメモリ４以外の負荷（電源電圧Ｖ２が供給される別の負荷、すなわち電源ライン３２に接続される別の負荷や、電源電圧Ｖ１、Ｖ３、Ｖ４が供給される別の負荷、すなわち電源ライン３２以外の電源ラインに接続される別の負荷）への電源ノイズによる悪影響を小さくすることができる。例えば、電源電圧Ｖ１が供給される（電源ライン３１ｃに接続される）ＳｏＣ３の画像信号処理回路３ｂへの電源ノイズによる悪影響を小さくすることができる。つまり、ＳｏＣ３の画像処理回路３ｂにおける画像信号の処理への電源ノイズの悪影響を小さくすることができ、その画像信号による画像（液晶パネル７に表示される画像）の画像歪や輝度ムラを抑制することができる。
【００５７】
＜第２の実施形態＞
次に、第２の実施形態による電気機器について説明する。図２は、第２の実施形態による電気機器であるテレビジョン受信装置の構成を示す。本実施形態のテレビジョン受信装置１は、電源回路２が上記第１の実施形態と異なっている。また、本実施形態のテレビジョン受信装置１は、上記第１の実施形態における模擬負荷回路１１に代えて、帰還回路（電圧帰還回路部）１２を備えている。また、本実施形態のテレビジョン受信装置１は、ＳｏＣ３のシステム制御回路（制御部）３ｄによる制御が上記第１の実施形態と異なっている。
【００５８】
電源回路２は、上記第１の実施形態におけるレギュレータ２２に代えて、ＤＣ−ＤＣコンバータ２５（電圧調整部）を有している。
【００５９】
ＤＣ−ＤＣコンバータ２５は、電源ライン３１から分岐する電源ライン３１ａに接続されており、レギュレータ２１から電源ライン３１に出力された電源電圧Ｖ１が電源ライン３１ａを介して供給される。そして、ＤＣ−ＤＣコンバータ２５は、その供給された電源電圧Ｖ１から直流の電源電圧Ｖ２（例えば１．８ｖ）を生成し、その生成した電源電圧Ｖ２を電源ライン３２に出力する。
【００６０】
また、ＤＣ−ＤＣコンバータ２５は、帰還ライン３９に接続されており、帰還ライン３９から入力される電圧に基いて、電源ライン３２に出力する（ＤＣ−ＤＣコンバータ２５により生成する）電源電圧Ｖ２を調整する（電圧帰還制御により電源回路２の出力電圧を調整する）。すなわち、ＤＣ−ＤＣコンバータ２５は、帰還ライン３９から入力される電圧が高くなると、電源ライン３２に出力する電源電圧Ｖ２を低くし、帰還ライン３９から入力される電圧が低くなると、電源ライン３２に出力する電源電圧Ｖ２を高くする。
【００６１】
帰還回路１２は、ＤＣ−ＤＣコンバータ２５から（電源回路２から）電源ライン３２に出力される電圧を制御するための回路である。帰還回路１２は、電源ライン３２に接続され、ＤＤＲメモリ４と並列に接続されており、ＤＣ−ＤＣコンバータ２５から電源ライン３２に出力された電源電圧Ｖ２を帰還ライン３９を介してＤＣ−ＤＣコンバータ２５に帰還する。帰還回路１２は、電圧帰還率（ＤＣ−ＤＣコンバータ２５から電源ライン３２に出力された電源電圧Ｖ２のＤＣ−ＤＣコンバータ２５への電圧帰還率（ＤＣ−ＤＣコンバータ２５に入力される電源回路２の出力電圧の電圧帰還率））を制御可能に構成されており、ＳｏＣ３のシステム制御回路３ｄによる制御のもと、電圧帰還率が制御される。
【００６２】
帰還回路１２は、抵抗５１、５２、５３による分圧回路と、抵抗５１に並列に接続されるスイッチ（スイッチ回路）５４と、によって構成されている。抵抗５１は、一端側が電源ライン３２に接続されており、他端側が抵抗５２の一端側に接続されている。抵抗５２は、一端側が抵抗５１の他端側に接続されており、他端側が抵抗５３の一端側に接続されている。抵抗５３は、一端側が抵抗５２の他端側に接続されており、他端側がグランドに接続されている。すなわち、抵抗５１、５２、５３は、電源ライン３２とグランドとの間に直列に接続されている。スイッチ５４は、一端側が電源ライン３２に接続されており、他端側が抵抗５１と抵抗５２との間に接続されている。すなわち、スイッチ５４は、抵抗５１と並列に接続されている。また、フィードバックライン３９が抵抗５２と抵抗５３との間に接続されている。
【００６３】
スイッチ５４が開くと（非導通状態になると）、帰還回路１２の帰還率が小さくなり、スイッチ５４が閉じると（導通状態になると）、帰還回路１２の帰還率が大きくなる。スイッチ５４の開閉（非導通状態と導通状態の切換え）は、ＳｏＣ３のシステム制御回路３ｄによる制御のもと、行われる。すなわち、帰還回路１２は、ＳｏＣ３のシステム制御回路３ｄによる制御のもと、スイッチ５４の開閉が行われることにより、電圧帰還率が制御される。
【００６４】
ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータに基いて電源回路２の出力の変動を抑制する制御を行う。ＤＤＲメモリ４の処理パラメータとは、ＤＤＲステータス情報のことである。すなわち、ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）に基いて検出したＤＤＲメモリ４の動作状態に基いて、帰還回路１２の電圧帰還率を制御することにより、ＤＣ−ＤＣコンバータ２５から電源ライン３２に出力される電源電圧Ｖ２（電源回路２の出力電圧）の変動を抑制する。すなわち、ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）に基いて検出したＤＤＲメモリ４の動作状態に基いて、ＤＣ−ＤＣコンバータ２５から電源ライン３２に出力される電源電圧Ｖ２の変動を抑制するように、帰還回路１２の電圧帰還率を制御する。ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）がＤＤＲメモリ４の消費電流（負荷）の増加を示す場合に、帰還回路１２の電圧帰還率を減少させ、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）がＤＤＲメモリ４の消費電流（負荷）の減少を示す場合に、帰還回路１２の電圧帰還率を増大させる。つまり、ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）に基いて検出したＤＤＲメモリ４の動作状態に基いて、ＤＤＲメモリ４の消費電流（負荷）が増加するときに、帰還回路１２の電圧帰還率を小さくし、ＤＤＲメモリ４の消費電流（負荷）が減少するときに、帰還回路１２の電圧帰還率を大きくする。
【００６５】
すなわち、ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）に基いて検出したＤＤＲメモリ４の動作状態が、無処理の状態から信号の書込み処理、信号の読出し処理、リフレッシュ処理の状態に変化したときに（変化したタイミングで）、帰還回路１２のスイッチ５４を開いて、帰還回路１２の電圧帰還率を小さくする。これにより、ＤＤＲメモリ４の消費電流が増加するタイミング（従って、ＤＣ−ＤＣコンバータ２５から電源ライン３２に出力される電源電圧Ｖ２が低下するタイミング）で、ＤＣ−ＤＣコンバータ２５に帰還する（帰還ライン３９からＤＣ−ＤＣコンバータ２５に入力される）電圧が低くなって、ＤＣ−ＤＣコンバータ２５から電源ライン３２に出力される電源電圧Ｖ２が高くなる。その結果、ＤＣ−ＤＣコンバータ２５から電源ライン３２に出力される電源電圧Ｖ２の変動が抑えられる。
【００６６】
また、ＳｏＣ３のシステム制御回路３ｄは、ＤＤＲメモリ４の処理パラメータ（ＤＤＲステータス情報）に基いて検出したＤＤＲメモリ４の動作状態が、信号の書込み処理、信号の読出し処理、リフレッシュ処理の状態から無処理の状態に変化したときに（変化したタイミングで）、帰還回路１２のスイッチ５４を閉じて、帰還回路１２の電圧帰還率を大きくする。これにより、ＤＤＲメモリ４の消費電流が減少するタイミング（従って、ＤＣ−ＤＣコンバータ２５から電源ライン３２に出力される電源電圧Ｖ２が上昇するタイミング）で、ＤＣ−ＤＣコンバータ２５に帰還する電圧が高くなって、ＤＣ−ＤＣコンバータ２５から電源ライン３２に出力される電源電圧Ｖ２が低くなる。その結果、ＤＣ−ＤＣコンバータ２５から電源ライン３２に出力される電源電圧Ｖ２の変動が抑えられる。
【００６７】
ＳｏＣ３のシステム制御回路３ｄは、このようにして、ＤＤＲメモリ４の動作状態が変化したときに、ＤＣ−ＤＣコンバータ２５から電源ライン３２に出力される電源電圧Ｖ２（電源回路２の出力）の変動を抑制する制御を行う。本実施形態における他の構成、他の動作については、上記第１の実施形態と同様である。
【００６８】
本実施形態のテレビジョン受信装置１によれば、ＤＤＲメモリ４の動作状態が変化して、ＤＤＲメモリ４の消費電流が変動しても、ＳｏＣ３のシステム制御回路３ｄが帰還回路１２の電圧帰還率を制御することによって、ＤＣ−ＤＣコンバータ２５から（電源回路２から）電源ライン３２に出力される電源電圧Ｖ２（電源回路２の出力）の変動が抑えられる。これにより、ＤＤＲメモリ４の動作状態によってＤＤＲメモリ４の消費電流が変動することに起因する電源ノイズの発生を軽減することができ、ＤＤＲメモリ４以外の負荷への電源ノイズによる悪影響を小さくすることができる。
【００６９】
なお、本発明は、上記各実施形態の構成に限られず、種々の変形が可能である。例えば、上記第１の実施形態において、模擬負荷回路１１は、消費電流を制御可能に構成されていれば、他の構成であってもよい。また、上記第２の実施形態において、帰還回路１２は、電圧帰還率を制御可能に構成されていれば、他の構成であってもよい。また、上記第１の実施形態において、ＤＤＲメモリ４が電源電圧Ｖ１と同じ電圧によって動作するものである場合には、ＤＤＲメモリ４は、電源ライン３１ａに接続され、レギュレータ２２は不要である。この場合、ＤＤＲメモリ４は、レギュレータ２１から電源ライン３１に出力された電源電圧Ｖ１が電源ライン３１ａを介して供給され、その供給された電源電圧Ｖ１によって動作する。また、模擬負荷回路等のスイッチ回路を多段構成にしてもよい。これにより、より細かな負荷電流の調整が可能となって、電圧変動を抑制することができる。また、無処理状態において、ＤＤＲのダミープログラムを実行することにより、消費電流の変動を抑えるようにしてもよい。また、本発明は、テレビジョン受信装置に限られず、ＤＶＤレコーダやパーソナルコンピュータなどの電気機器にも適用可能である。
【符号の説明】
【００７０】
１    テレビジョン受信装置（電気機器）
２    電源回路（電源回路部）
２ａ    ＡＣコンセント
３    ＳｏＣ
３ａ    記憶制御回路
３ｂ    画像信号処理回路（画像信号処理回路部）
３ｃ    音声信号処理回路
３ｄ    システム制御回路（制御部）
４    ＤＤＲメモリ（第１の負荷部）
５    チューナ
７    液晶パネル（液晶表示部）
８    スピーカ
９    リモコン
１０    リモコン受信部
１１    模擬負荷回路（第２の負荷部）
１２    帰還回路（電圧帰還回路部）
２０    ＡＣ−ＤＣコンバータ
２１    レギュレータ
２２    レギュレータ
２３    レギュレータ
２４    ＤＣ−ＤＣコンバータ
２５    ＤＣ−ＤＣコンバータ（電圧調整部）
３０    電源ライン
３０ａ、３０ｂ    電源ライン
３１    電源ライン
３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｆ    電源ライン
３２    電源ライン
３３    電源ライン
３４    電源ライン
３９    帰還ライン
４１    トランジスタ（スイッチ回路）
４３    抵抗
５１、５２、５３    抵抗（分圧回路）
５４    スイッチ（スイッチ回路）
９０    商用ＡＣ電源
【図１】
2013233064.tif 000003
【図２】
2013233064.tif 000004
【図３】
2013233064.tif 000005