(57)【要約】【課題】設計を複雑にすることなく線形性を有する増幅率を得ることができ、かつ、増幅率に応じてオペアンプの出力電流能力が大きくなることを抑制することができる増幅回路を提供する。【解決手段】デコーダ２０から入力されたデジタル信号Ｄ１〜Ｄｎに応じて出力電流が変化する電流ＤＡＣ１０と、所定の入力信号が入力される入力端子６０と電流ＤＡＣ１０との間に備えられる調整用抵抗３０と、帰還抵抗としてのフィードバック抵抗５０を備えたオペアンプ４０と、を備える。調整用抵抗３０は、一端が入力端子６０と接続されると共に他端がフィードバック抵抗５０と接続される電流分岐用抵抗３０ａと、一端が入力端子６０と接続されると共に他端が電流ＤＡＣ１０と接続される電流制限用抵抗３０ｂとを有する構成とする。そして、フィードバック抵抗５０の抵抗値と、当該フィードバック抵抗５０に流れる電流によって増幅率を決定する。【選択図】図１
2013135261.tif 000002
【特許請求の範囲】
【請求項１】
デコーダ（２０）から入力されたデジタル信号（Ｄ１〜Ｄｎ）に応じて出力電流が変化する電流ＤＡＣ（１０）と、
所定の入力信号が入力される入力端子（６０）と前記電流ＤＡＣ（１０）との間に備えられる調整用抵抗（３０）と、
帰還抵抗としてのフィードバック抵抗（５０）を備えたオペアンプ（４０）と、を備え、
前記調整用抵抗（３０）は、一端が前記入力端子（６０）と接続されると共に他端が前記フィードバック抵抗（５０）と接続される電流分岐用抵抗（３０ａ）と、一端が前記入力端子（６０）と接続されると共に他端が前記電流ＤＡＣ（１０）と接続される電流制限用抵抗（３０ｂ）と、を有し、
前記フィードバック抵抗（５０）の抵抗値と、当該フィードバック抵抗（５０）に流れる電流によって増幅率が決定されることを特徴とする増幅回路。
【請求項２】
前記電流ＤＡＣ（１０）は、Ｒ−２Ｒラダー型抵抗網を有するものであることを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記電流ＤＡＣ（１０）を構成する抵抗（１０ａ〜１０ｎ＋１、１２ａ〜１２ｎ−１）は、前記デジタル信号（Ｄ１〜Ｄｎ）に応じて制御されるスイッチ（ＳＷ１〜ＳＷｎ）を介して前記オペアンプ（４０）または基準電位（１１）に接続されることを特徴とする請求項１または２に記載の増幅回路。
【請求項４】
前記基準電位（１１）はグランド電位とされていることを特徴とする請求項１ないし３のいずれか１つに記載の増幅回路。
【請求項５】
前記調整用抵抗（３０）は、前記抵抗（１０ａ〜１０ｎ＋１、１２ａ〜１２ｎ−１）および／または前記スイッチ（ＳＷ１〜ＳＷｎ）によって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されていることを特徴とする請求項３に記載の増幅回路。
【請求項６】
前記フィードバック抵抗（５０）は、前記抵抗（１０ａ〜１０ｎ＋１、１２ａ〜１２ｎ−１）および／または前記スイッチ（ＳＷ１〜ＳＷｎ）によって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されていることを特徴とする請求項３に記載の増幅回路。
【請求項７】
前記オペアンプ（４０）の入力端子と出力端子との間には、前記フィードバック抵抗（５０）と直列接続された温特補正用スイッチ（７０）が備えられ、
前記温特補正用スイッチ（７０）は、オンされているとき、前記抵抗（１０ａ〜１０ｎ＋１、１２ａ〜１２ｎ−１）および／または前記スイッチ（ＳＷ１〜ＳＷｎ）によって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されていることを特徴とする請求項３に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力されたデジタル信号に基づいて出力電流が変化する電流ＤＡＣを備えてなる増幅回路に関するものである。
【背景技術】
【０００２】
従来より、例えば、特許文献１には、オペアンプと、複数の抵抗が直列接続されてなるゲイン切換用抵抗群と、ゲイン切換用抵抗群の各抵抗の中間点とオペアンプの入力端子との間に各々接続される複数のアナログスイッチと、全てのアナログスイッチのうちいずれか１つを選択的にオンする選択手段と、を備えてなる増幅回路が提案されている。
【０００３】
これによれば、選択手段によって全てのアナログスイッチのうちいずれか１つが選択的にオンされると、ゲイン切替用抵抗群が入力抵抗側の抵抗と期間抵抗側の抵抗とに分けられる。このため、入力抵抗としての抵抗値と帰還抵抗としての抵抗値とが決定され、決定された抵抗値に応じて入力信号が増幅される。
【０００４】
また、このような増幅回路では、ゲイン切替用抵抗群を構成する複数の抵抗に対して適宜重み付けをして抵抗値を微調整することにより、線形性（直線性）を有する増幅率を得ることができる。
【０００５】
しかしながら、ゲイン切替用抵抗群を構成する複数の抵抗に対して適宜抵抗値を微調整することは設計が複雑になるという問題がある。また、上記増幅回路では、例えば、ゲイン切替用抵抗群の抵抗を１つ増やすと全ての抵抗の抵抗値を調整し直さなければならないという問題がある。
【０００６】
このため、オペアンプと、オペアンプの出力端子と入力端子との間に帰還接続されたフィードバック抵抗と、入力されるデジタル信号に応じて出力電流が変化する電流ＤＡＣとを備えて増幅回路を構成することが知られている。
【０００７】
これによれば、電流ＤＡＣによってフィードバック抵抗に流れる電流の電流量が調整され、容易に直線性を有する増幅率を得ることができる。また、電流ＤＡＣを構成する抵抗（ビット）を増やしたとしても他の全ての抵抗値を変更する必要もなく、設計が複雑になることもない。
【０００８】
しかしながら、電流ＤＡＣを用いて増幅回路を構成した場合には、増幅率が０〜ｎ倍となる。この場合、増幅率を０倍および０倍付近にして利用するようなことは稀なことであり、電流ＤＡＣのうち０倍および０倍付近を構成する抵抗（小さいデジタル信号）が無駄になってしまうという問題がある。
【０００９】
このため、例えば、入力端子と電流ＤＡＣとの間に電流分岐用抵抗を備え、フィードバック抵抗に強制的に電流を流し込むことで増幅率の最小値を０倍より大きな値にすることが知られている（例えば、特許文献２参照）。これによれば、電流分岐用抵抗の抵抗値を調整することによって増幅率の最小値を適宜設定することができ、無駄を無くすことができると共に増幅率を高精度に調整することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−２９８３７７号公報
【特許文献２】特開平０７−１７６９６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記電流分岐用抵抗を備えた増幅回路では、ある所定倍の増幅率を得ようとした場合に、電流分岐用抵抗を限りなく小さくしなければならないことがあり、オペアンプの出力電流能力を大きなものにしなければ対応できないことがあるという問題がある。すなわち、増幅率に応じてオペアンプの出力電流能力を考慮しなければならないという問題がある。
【００１２】
本発明は上記点に鑑みて、設計を複雑にすることなく線形性を有する増幅率を得ることができ、かつ、オペアンプの出力電流能力が大きくなることを抑制することができる増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、請求項１に記載の発明では、デコーダ（２０）から入力されたデジタル信号（Ｄ１〜Ｄｎ）に応じて出力電流が変化する電流ＤＡＣ（１０）と、所定の入力信号が入力される入力端子（６０）と電流ＤＡＣ（１０）との間に備えられる調整用抵抗（３０）と、帰還抵抗としてのフィードバック抵抗（５０）を備えたオペアンプ（４０）と、を備え、調整用抵抗（３０）は、一端が入力端子（６０）と接続されると共に他端がフィードバック抵抗（５０）と接続される電流分岐用抵抗（３０ａ）と、一端が入力端子（６０）と接続されると共に他端が電流ＤＡＣ（１０）と接続される電流制限用抵抗（３０ｂ）と、を有し、フィードバック抵抗（５０）の抵抗値と、当該フィードバック抵抗（５０）に流れる電流によって増幅率が決定されることを特徴としている。
【００１４】
これによれば、入力端子（６０）とフィードバック抵抗（５０）との間に電流分岐用抵抗（３０ａ）が備えられているため、フィードバック抵抗（５０）に強制的に電流を流し込むことができる。このため、増幅率の最小値を容易に０倍より大きな値にすることができ、また増幅率を高精度に制御することができる。
【００１５】
また、入力端子（６０）と電流ＤＡＣ（１０）との間に電流制限用抵抗（３０ｂ）が備えられているため、電流ＤＡＣ（１０）に流れる電流を制限する（絞る）ことができる。つまり、どんな増幅率を得ようとした場合においても、電流分岐用抵抗（３０ａ）を限りなく小さくすることなく、当該増幅率を得ることができる。すなわち、増幅率に応じてオペアンプ（４０）の出力電流能力を大きくしなくてもよく、つまり、低消費電流化を図ることができ、設計の自由度を向上させることができる。
【００１６】
例えば、請求項２に記載の発明のように、電流ＤＡＣ（１０）としてＲ−２Ｒラダー型抵抗網を有するものを用いることができる。
【００１７】
そして、請求項３に記載の発明のように、電流ＤＡＣ（１０）を構成する抵抗（１０ａ〜１０ｎ＋１、１２ａ〜１２ｎ−１）は、デジタル信号（Ｄ１〜Ｄｎ）に応じて制御されるスイッチ（ＳＷ１〜ＳＷｎ）を介してオペアンプ（４０）または基準電位（１１）に接続されるものとすることができる。
【００１８】
この場合、基準電位（１１）をグランド電位とすることができる。これによれば、基準電位（１１）がぐらつく（変位する）ことを抑制することができる。
【００１９】
また、請求項５に記載の発明のように、調整用抵抗（３０）は、電流ＤＡＣ（１０）を構成する抵抗（１０ａ〜１０ｎ＋１、１２ａ〜１２ｎ−１）および／またはスイッチ（ＳＷ１〜ＳＷｎ）によって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されているものとすることができる。
【００２０】
さらに、請求項６に記載の発明のように、フィードバック抵抗（５０）は、電流ＤＡＣ（１０）を構成する抵抗（１０ａ〜１０ｎ＋１、１２ａ〜１２ｎ−１）および／またはスイッチ（ＳＷ１〜ＳＷｎ）によって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されているものとすることができる。
【００２１】
そして、請求項７に記載の発明のように、オペアンプ（４０）の入力端子と出力端子との間にフィードバック抵抗（５０）と直列接続された温特補正用スイッチ（７０）を備え、この温特補正用スイッチ（７０）は、オンされているとき、電流ＤＡＣ（１０）を構成する抵抗（１０ａ〜１０ｎ＋１、１２ａ〜１２ｎ−１）および／またはスイッチ（ＳＷ１〜ＳＷｎ）によって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されているものとすることができる。
【００２２】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態における増幅回路のブロック図である。
【図２】図１に示す増幅回路において、デコーダから入力される入力データ（デジタル信号）を０〜２５５まで単調増加させたときの増幅率を示す図である。
【図３】調整用抵抗を備えない従来の増幅回路において、デコーダから入力される入力データ（デジタル信号）を０〜２５５まで単調増加させたときの増幅率を示す図である。
【図４】本発明の他の実施形態における増幅回路のブロック図である。
【発明を実施するための形態】
【００２４】
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１は、本実施形態における増幅回路のブロック図である。図１に示されるように、本実施形態における増幅回路は、電流ＤＡＣ１０、デコーダ２０、調整用抵抗３０、オペアンプ４０、フィードバック抵抗５０を有する構成とされている。
【００２５】
電流ＤＡＣ１０は、デコーダ２０から入力されるデジタル信号Ｄ１〜Ｄｎに応じて出力電流が変化するものであり、一般的なＲ−２Ｒラダー型抵抗網を有するものを用いて構成されている。そして、デコーダ２０からデジタル信号Ｄ１〜Ｄｎが入力されることによって接続が切り換えられるトランジスタ等で構成されるスイッチＳＷ１〜ＳＷｎと、各スイッチＳＷ１〜ＳＷｎに一端が接続された抵抗１０ａ〜１０ｎを有している。
【００２６】
各スイッチＳＷ１〜ＳＷｎは、デコーダ２０から入力されるデジタル信号Ｄ１〜Ｄｎが１の場合にオペアンプ４０側に接続され、デコーダ２０から入力されるデジタル信号Ｄ１〜Ｄｎが０の場合に基準電位１１に接続されるようになっている。なお、基準電位１１はＶｄｄ／２とされている。
【００２７】
また、最上位ビットのデジタル信号Ｄ１が入力されるスイッチＳＷ１と接続された抵抗１０ａの他端と、次のビット（２番目のビット）のデジタル信号Ｄ２が入力されるスイッチＳＷ２と接続された抵抗１０ｂの他端との間には、抵抗１２ａが接続されている。同様に、２番目のビットのデジタル信号Ｄ２が入力されるスイッチＳＷ２と接続された抵抗１０ｂの他端と最下位ビットのデジタル信号Ｄｎが入力されるスイッチＳＷｎと接続された抵抗１０ｎの他端との間には、それぞれ抵抗１２ｂ〜１２ｎ−１が接続されている。また、最下位ビットのデジタル信号Ｄｎが入力されるスイッチＳＷｎに接続された抵抗１０ｎの他端は、抵抗１０ｎ＋１を介して基準電位１１と接続されている。
【００２８】
なお、抵抗１０ａ〜１０ｎ＋１、抵抗１２ａ〜１２ｎ−１はそれぞれポリ抵抗や薄膜抵抗、拡散抵抗等の単位抵抗を用いて構成されている。そして、抵抗１０ａ〜１０ｎ＋１の抵抗値は２Ｒとされ、抵抗１２ａ〜１２ｎ−１の抵抗値はＲとされている。つまり、抵抗１０ａ〜１０ｎ＋１は、２つの単位抵抗が直列接続されて構成されている。
【００２９】
デコーダ２０は、外部から入力される入力信号に応じたデジタル信号Ｄ１〜Ｄｎを生成し、当該デジタル信号Ｄ１〜Ｄｎを各スイッチＳＷ１〜ＳＷｎに出力してスイッチＳＷ１〜ＳＷｎの接続を制御する。
【００３０】
調整用抵抗３０は、入力端子６０と電流ＤＡＣ１０との間に備えられている。そして、一端が入力端子６０と接続されると共に他端がフィードバック抵抗５０と接続される電流分岐用抵抗３０ａと、一端が入力端子６０と接続されると共に他端が電流ＤＡＣ１０と接続される電流制限用抵抗３０ｂとを有している。電流分岐用抵抗３０ａは、増幅率の最小値を０倍より大きくするためにフィードバック抵抗５０に強制的に電流を流し込むための抵抗である。電流制限用抵抗３０ｂは、電流ＤＡＣ１０に流れる電流を制限する（絞る）ものである。
【００３１】
本実施形態では、電流分岐用抵抗３０ａおよび電流制限用抵抗３０ｂは、抵抗１０ａ〜１０ｎ＋１、抵抗１２ａ〜１２ｎ−１と同様に、ポリ抵抗や薄膜抵抗、拡散抵抗等の単位抵抗を用いて構成されている。そして、電流分岐用抵抗３０ａは抵抗値がＲとされ、電流制限用抵抗３０ｂの抵抗値が２Ｒとされている。
【００３２】
オペアンプ４０は、反転入力端子が出力端子にフィードバック抵抗５０を介して接続されている。また、この反転入力端子は、電流分岐用抵抗３０ａを介して入力端子６０に接続されていると共にスイッチＳＷ１〜ＳＷｎを介して抵抗１０ａ〜１０ｎに接続されるようになっている。非反転入力端子は、基準電位４１としてＶｄｄ／２が入力されるようになっている。
【００３３】
なお、フィードバック抵抗５０も抵抗１０ａ〜１０ｎ＋１、抵抗１２ａ〜１２ｎ−１と同様に、ポリ抵抗や薄膜抵抗、拡散抵抗等の単位抵抗を用いて構成されている。
【００３４】
以上が本実施形態における増幅回路の構成である。次に、上記増幅回路の作動について説明する。なお、電流ＤＡＣ１０は、デコーダ２０から適宜所定のデジタル信号Ｄ１〜Ｄｎが入力されるものとする。
【００３５】
入力端子６０に入力信号ＶＩＮが入力されると、電流は、電流分岐用抵抗３０ａと、電流制限用抵抗３０ｂおよび電流ＤＡＣ１０との抵抗値の比率に応じて分流される。なお、電流ＤＡＣ１０の抵抗値は、デコーダ２０から各ＳＷ１〜ＳＷｎに入力されるデジタル信号Ｄ１〜Ｄｎに応じて変化する。
【００３６】
そして、分流された電流の一方がフィードバック抵抗５０に流れると共に他方が基準電位１１に流れ、フィードバック抵抗５０に流れる電流（分流）と、当該フィードバック抵抗５０との積によって増幅率が決定される。
【００３７】
図２は、デコーダ２０から入力される入力データ（デジタル信号）を０〜２５５まで単調増加させたときの増幅率を示す図である。なお、図２では、フィードバック抵抗５０の抵抗値を３．５Ｒとし、８ビットの電流ＤＡＣ１０を用いている。
【００３８】
図２に示されるように、本実施形態の増幅回路では、増幅率が１．５〜３．５倍となる。  つまり、増幅率の最小値を０より大きな値にすることができる。これに対し、調整用抵抗３０を備えない増幅回路の増幅率は図３に示すようになる。すなわち、図３に示されるように、調整用抵抗３０を備えない増幅回路では、増幅率が０〜３．５倍となる。このため、本実施形態の方が１ＬＳＢ当たりの増幅率を小さくすることができ、無駄を無くすことができると共に増幅率を高精度に制御することができる。
【００３９】
なお、上記増幅回路では、電流分岐用抵抗３０ａの値によって入力データが０であるときの増幅率を変化させることができ、電流分岐用抵抗３０ａの値を小さくするほど入力データが０であるときの増幅率を大きくすることができる。
【００４０】
以上説明したように、本実施形態の増幅回路では、入力端子６０とフィードバック抵抗５０との間に電流分岐用抵抗３０ａを備えている。このため、上記図２および図３に示されるように、フィードバック抵抗５０に強制的に電流を流し込むことができ、増幅率の最小値を容易に０倍より大きな値にすることができる。したがって、増幅率を高精度に制御することができる。
【００４１】
また、入力端子６０と電流ＤＡＣ１０との間に電流制限用抵抗３０ｂを備えている。このため、電流ＤＡＣ１０に流れる電流を制限する（絞る）ことができる。つまり、どんな所定倍の増幅率を得ようとした場合においても、電流分岐用抵抗３０ａを限りなく小さくすることなく、当該増幅率を得ることができる。すなわち、増幅率に応じてオペアンプ４０の出力電流能力を大きくしなくてもよく、つまり低消費電流化を図ることができ、設計の自由度を向上させることができる。
【００４２】
（他の実施形態）
上記第１実施形態において、精度に余裕がある用いられ方をするような場合には、電流分岐用抵抗３０ａを電流ＤＡＣ１０を構成する各抵抗１０ａ〜１０ｎ＋１、１２ａ〜１２ｎ−１と別の材料で構成してもよい。
【００４３】
また、上記第１実施形態において、電流分岐用抵抗３０ａおよび電流制限用抵抗３０ｂを電流ＤＡＣ１０を構成する各抵抗１０ａ〜１０ｎ、１２ａ〜１２ｎ−１と異なる温度特性を有する材料にて構成してもよい。この場合、電流分岐用抵抗３０ａおよび電流制限用抵抗３０ｂを構成する材料を適宜調整し、電流ＤＡＣ１０を構成する抵抗１０ａ〜１０ｎ、１２ａ〜１２ｎ−１および／またはスイッチＳＷ１〜ＳＷｎによって生じる温度特性をキャンセルすることができるようにすることが好ましい。
【００４４】
同様に、フィードバック抵抗５０を構成する材料を適宜調整し、電流ＤＡＣ１０を構成する抵抗１０ａ〜１０ｎ、１２ａ〜１２ｎ−１および／またはスイッチＳＷ１〜ＳＷｎによって生じる温度特性をキャンセルすることができるようにしてもよい。
【００４５】
さらに、上記第１実施形態において、温特補正用スイッチを備えるようにしてもよい。図４は、他の実施形態における増幅回路のブロック図である。
【００４６】
図４に示されるように、オペアンプ４０の反転入力端子と出力端子との間に、フィードバック抵抗５０と直列接続され、オンされているとき、電流ＤＡＣ１０を構成する各抵抗１０ａ〜１０ｎ＋１、１２ａ〜１２ｎ−１および／またはスイッチＳＷ１〜ＳＷｎによって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成された温特補正用スイッチ７０を備えてもよい。
【００４７】
なお、図４では、オペアンプ４０の反転入力端子とフィードバック抵抗５０との間に温特補正用スイッチ７０が備えられているが、オペアンプ４０の出力端子とフィードバック抵抗５０との間に温特補正用スイッチ７０が備えられていてもよい。また、この温特補正用スイッチ７０も電流ＤＡＣ１０を構成する各スイッチＳＷ１〜ＳＷｎと同様にトランジスタ等で構成することができる。
【００４８】
さらに、上記第１実施形態において、基準電位１１をグランド電位とし、基準電位１１が変位する（ぐらつく）ことを抑制するようにしてもよい。
【符号の説明】
【００４９】
１０    電流ＤＡＣ
２０    デコーダ
３０    調整用抵抗
３０ａ  電流分岐用抵抗
３０ｂ  電流制限用抵抗
４０    オペアンプ
５０    フィードバック抵抗
６０    入力端子
【図１】
2013135261.tif 000003
【図２】
2013135261.tif 000004
【図３】
2013135261.tif 000005
【図４】
2013135261.tif 000006