(57)【要約】【課題】抵抗や、抵抗変化にともなうオフセット電圧ばらつきといった半導体素子の特性ばらつきを小さくすること。【解決手段】本発明が提供する半導体素子は、基板４と、基板４上に形成された半導体層１と、半導体層１上に形成された保護膜３を備える。半導体層１は、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ、または、ＩｎａＡｌｂＧａ（１−ａ−ｂ）ＡｓｘＳｂ（１−ｘ）（０≦ａ＋ｂ≦１、０≦ｘ≦１）からなる。保護膜３には、膜応力が、面方向の引っ張り応力として作用している。【選択図】図１
2013168640.tif 000002
【特許請求の範囲】
【請求項１】
基板、
該基板上に形成された半導体層であって、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ、または、ＩｎａＡｌｂＧａ（１−ａ−ｂ）ＡｓｘＳｂ（１−ｘ）（０≦ａ＋ｂ≦１、０≦ｘ≦１）からなる半導体層、及び、
該半導体層上に形成された保護膜であって、膜応力が、面方向の引っ張り応力として作用している保護膜
を備えたことを特徴とする半導体素子。
【請求項２】
前記半導体層のシート抵抗が６００〜２０００Ω／□であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記膜応力の大きさが３０ＭＰａ以上、４５０ＭＰａ以下であることを特徴とする請求項１または２に記載の半導体素子。
【請求項４】
前記保護膜の膜厚が１００ｎｍ以上、４００ｎｍ以下であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体素子。
【請求項５】
前記半導体層に不純物がドープされており、該不純物は、Ｓｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｃの少なくとも１つを含むことを特徴とする請求項１乃至４のいずれか一項に記載の半導体素子。
【請求項６】
前記半導体層がＧａＡｓからなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体素子。
【請求項７】
前記保護膜が窒化シリコンからなることを特徴とする請求項１乃至６のいずれか一項に記載の半導体素子。
【請求項８】
前記保護膜が窒化シリコンからなり、シリコンに対する窒素の組成比が０．７以上、１．１以下であることを特徴とする請求項１乃至７のいずれか一項に記載の半導体素子。
【請求項９】
前記保護膜が窒化シリコンからなり、２〜２．３の屈折率を有することを特徴とする請求項１乃至８のいずれか一項に記載の半導体素子。
【請求項１０】
前記保護膜の断面形状が、所定の曲率半径を持った凹形状であることを特徴とする請求項１乃至９のいずれか一項に記載の半導体素子。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の半導体素子を含んで構成される磁気センサーであって、
前記半導体層により構成される感磁部を備え、該感磁部の形状がメサ形状であることを特徴とする磁気センサー。
【請求項１２】
半導体素子の製造方法であって、
基板上に半導体層を形成するステップ、及び、該半導体層上に、高周波プラズマＣＶＤ法により保護膜を形成するステップを有し、
該保護膜を形成するステップにおいて、１３．５６ＭＨｚ以上、２．４５ＧＨｚ以下の高周波を使用し、原料ガスにおける、ＮＨ3に対するＳｉＨ4の比率が１〜２．５であることを特徴とする半導体素子の製造方法。
【請求項１３】
前記半導体層を、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ、または、ＩｎａＡｌｂＧａ（１−ａ−ｂ）ＡｓｘＳｂ（１−ｘ）（０≦ａ＋ｂ≦１、０≦ｘ≦１）から形成することを特徴とする請求項１２に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法並びに磁気センサーに関し、より詳細には、半導体素子上にプラズマ形成の保護膜を有する半導体素子及びその製造方法、並びに、該半導体素子を有する磁気センサーに関する。
【背景技術】
【０００２】
シリコンバイポーラＩＣとＧａＡｓホール素子を１チップに集積化した半導体装置ではＧａＡｓホール素子部の電気的絶縁をとるために、プラズマＳｉＮ膜を用いており、そのプラズマＳｉＮ膜の成膜後にＧａＡｓ素子とシリコントランジスタをアルミ配線にて結線している。
【０００３】
プラズマＳｉＮ膜成膜後のアルミシンターの際に、プラズマＳｉＮ膜に引張応力が発生し、ＧａＡｓホール素子の金属極端にクラックが発生する問題があった。これに対し、プラズマＳｉＮ膜の膜応力を引張応力ではなく、圧縮応力とすることで、膜応力に起因する不具合を回避する構造が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−０２９２２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のように圧縮応力のプラズマＳｉＮ膜を使用した構成では、膜応力によりキャリアが変化し、半導体素子の特性ばらつきが大きくなるという問題があった。例えば半導体素子によるＯＮ、ＯＦＦの検出など、半導体素子の特性ばらつきが影響しない場合にはわずかな特性変動がセンサー性能に与える影響は小さい。一方、例えば電流センサー用途など、アナログ的な使用方法においては、わずかな特性変動もセンサーの出力ばらつきに影響する。このため、特性変動のばらつきを小さくすることが半導体素子に要求されてきている。例えば、抵抗ばらつきは７％以内、オフセット電圧ばらつきは６Ｖ印加で３．０ｍＶ以内、オフセット電圧の温度による変動のバラツキは６Ｖ印加で１．０ｍＶ以内が期待されている。
【０００６】
本発明はこのような問題に鑑みてなされたもので、抵抗や、抵抗変化にともなうオフセット電圧ばらつきといった特性ばらつきを小さくでき、更には、オフセット電圧の温度特性ばらつきが小さい半導体素子及びその製造方法、並びに、該半導体素子を有する磁気センサーを提供することを目的とする。
【課題を解決するための手段】
【０００７】
出願人が上記目的を達成するために鋭意検討した結果、案出した本発明に係る半導体素子は、基板、該基板上に形成された半導体層であって、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ、または、ＩｎａＡｌｂＧａ（１−ａ−ｂ）ＡｓｘＳｂ（１−ｘ）（０≦ａ＋ｂ≦１、０≦ｘ≦１）からなる半導体層、及び、該半導体層上に形成された保護膜であって、膜応力が、面方向(基板面に平行な方向)の引っ張り応力として作用している保護膜、を備えたことを特徴とする。
【０００８】
本発明の別の態様は、上記半導体素子を含んで構成される磁気センサーであって、前記半導体層により構成される感磁部を備え、該感磁部の断面形状がメサ形状であり、該感磁部の平面形状が十字形状であることを特徴とする。
【０００９】
本発明の更に別の態様は、半導体素子の製造方法であって、基板上に半導体層を形成するステップ、及び、該半導体層上に、高周波プラズマＣＶＤ法により保護膜を形成するステップを有し、該保護膜を形成するステップにおいて、１３．５６ＭＨｚ以上、２．４５ＧＨｚ以下の高周波を使用し、原料ガスにおけるＮＨ3に対するＳｉＨ4の比率が１〜２．５であることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、引っ張り応力の保護膜を半導体素子に形成することにより、膜応力によるキャリアの変動を抑制し、抵抗やオフセット電圧ばらつきといった半導体素子の特性ばらつきを小さくし、更には、各温度間のキャリア変化を小さくすることで、オフセット電圧の温度特性ばらつきが小さい半導体素子及び磁気センサーを提供すること、並びに、上記半導体素子を製造することのできる製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る半導体素子を示す平面図及び断面図である。
【発明を実施するための形態】
【００１２】
図１は本発明に関わる半導体素子を示し、図１（Ａ）は平面図、図１（Ｂ）は図１（Ａ）におけるＢ−Ｂ’線での断面矢視図である。
【００１３】
半導体素子は、基板４上に形成された半導体層１上に、外部端子と接続するための電極２と、膜応力が引っ張り応力として作用する保護膜３を備える。本発明は、構成元素やドープの種類、半導体素子のシート抵抗の値に限定されないが、半導体素子の感磁部を構成する半導体層１としては、例えばＩｎＳｂ、ＩｎＡｓ、Ｓｉ、やＧａＡｓのバルク、または、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ、やＩｎａＡｌｂＧａ（１−ａ−ｂ）ＡｓｘＳｂ（１−ｘ）（０≦ａ＋ｂ≦１、０≦ｘ≦１）の薄膜等が好ましく、Ｓｉや、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、またはＣなどの不純物を半導体層１にドープしても良い。より好ましいのは、生産効率の面からＧａＡｓ半導体層にＳｉを打ち込み、加熱による活性化を行った半導体素子である。また、電流感度が高くなることから、より好ましいのはシート抵抗が６００〜２０００Ω／□の感磁部を用いた半導体素子である。半導体素子として、例えばＧａＡｓ基板上に形成された、磁気センサーであるホール素子等の磁電変換素子が考えられる。
【００１４】
図１に示した形状を得るためには種々の手法が考えられるが、半導体素子として磁電変換素子を考えた場合の製造方法の一例を説明する。
【００１５】
まず、基板４上に化合物半導体からなる半導体層１を形成する。そして、化合物半導体に感磁部のパターンを例えば十文字形状に露光・現像した後に、化合物半導体を塩酸・過酸化水素系やリン酸・過酸化水素系のエッチング液で所望の形状にメサエッチングして、磁電変換素子を形成する。該形状は、パターニングによって平面形状を例えば図１（Ａ）に示したように十字形状とすることができ、メサエッチングによって断面形状をメサ形状とすることができる。感磁部のパターンの形成方法は、ドライ方式であっても良く、他のエッチング液を用いてもよい。
【００１６】
その後、半導体層１上に、膜応力が引っ張り応力である窒化シリコン膜からなる保護膜３を、高周波プラズマＣＶＤ法により感磁部上に形成する。ここで、引っ張り応力とは基板４を面方向(基板面に平行な方向)に引っ張る方向に作用する力を云う。すなわち、基板４上に保護膜３を形成した場合、保護膜３の上面中央がへこんだ、凹の状態となる。この凹形状を実現するためのプロセス条件については後述する。
【００１７】
保護膜３に作用する膜応力が圧縮応力であれば、応力によって半導体層１の表面に欠陥を生じ、キャリアトラップされて抵抗が変化してしまう。本発明に係る半導体素子では、保護膜３に作用する膜応力を引っ張り応力とすることで、半導体層１におけるキャリアの変化をより小さく抑制することができ、キャリアばらつきによる抵抗ばらつき、及び抵抗ばらつきに起因したオフセット電圧ばらつきを小さくすることができる。更には、欠陥起因のキャリアの変化は温度に依存するため、膜応力が圧縮応力の際には半導体表面の欠陥起因でオフセット電圧の温度特性ばらつきが大きくなっていたが、膜応力を引っ張り応力とすることで、キャリアの温度による変化を抑制でき、この結果、オフセット電圧の温度特性ばらつきを小さくすることができる。保護膜３の種類は窒化シリコンが好ましいが、本発明を実施するためには保護膜３に作用する膜応力が引っ張り応力であれば良く、保護膜３の種類は限定されない。また、保護膜３の膜厚は、薄いと例えば透水性が悪化する傾向となり、厚いと保護膜３が剥離しやすい傾向となるため、１００ｎｍ以上、４００ｎｍ以下が好ましいが、本発明は保護膜３の膜厚に限定されない。また、本発明は膜応力の大きさには限定されないが、引っ張り応力が強いと剥離等を生じる可能性があり、引っ張り応力が小さいと欠陥抑制効果が低くなることから、膜応力の範囲は、３０ＭＰａ以上、４５０ＭＰａ以下が好ましい。より好ましい保護膜３の膜応力は、３０ＭＰａ以上、３００ＭＰａ以下である。結晶にかかる応力とラマンシフトの関係を利用して比較的小さなエリアの応力を測定する手法として、顕微ラマン分光法が知られている。この手法は、顕微ラマン装置を使用し、ラマンスペクトルにおいて観測されるＧａＡｓ基板のＬＯフォノンの（ストークスシフト）ラマンピークの位置を測定することで行う。例えば、測定条件として、入射角０°波長５３２nm光励起、後方散乱配置、入射偏光の電気ベクトルはＧａＡｓ[１１０]方向、散乱光は偏光子無し、とすることができる。モールド樹脂で封止された４端子の磁電変換素子を保護膜上までモールド樹脂を溶かしてパッケージ開封し、ホール素子感磁部をこの測定条件で測定したＧａＡｓ基板のＬＯフォノンのストークスシフトラマンピークの位置は、２９３．６８ｃｍ-1から２９３．８６ｃｍ-1が好ましく、より好ましくは２９３．６８ｃｍ-1から２９３．８４ｃｍ-1である。
【００１８】
ここで、基板４上に半導体層１を形成し、半導体層１上にたとえば窒化シリコン膜からなる保護膜３を形成したときに、基板４側を下、保護膜３側を上にすると、上面が凹の状態となる。本発明は凹形状の曲率半径には限定されないが、好ましくは曲率半径８７０〜６０ｍ、より好ましくは、曲率半径８７０〜９０ｍである。引っ張り応力が作用してこのような凹形状を呈するように保護膜３を形成するための条件は、高周波プラズマＣＶＤ法において、１３．５６ＭＨｚ以上、２．４５ＧＨｚ以下の高周波を用いること、及び、原料ガスに用いるＮＨ3に対するＳｉＨ4の流量比率を１〜２．５とすることである。より好ましくは、１３．５６ＭＨｚの高周波を用いること、及び、原料ガスに用いるＮＨ3に対するＳｉＨ4の流量比率を１．５から２．５とすることである。本発明は保護膜３の屈折率には限定されないが、好ましくは屈折率が２〜２．３であり、より好ましくは、２．０５〜２．２５である。これは、屈折率が大きいと膜の組成が本来の窒化シリコン膜からずれる方向となり、屈折率が小さいと保護膜３の応力が圧縮応力側となるためである。
【００１９】
感磁部パターンの形成方法は、オフセット電圧ばらつきの観点から感磁部以外を除去する方法がより好ましいが、例えば酸化シリコンや酸化シリコンなどの、引っ張り応力の保護膜３を先に形成し、感磁部パターンの形状にシリコンなどの不純物をインプラントし、加熱により活性化する方法でも良い。
【００２０】
保護膜形成工程に続く工程では、保護膜３の電極を形成する部分の窒化シリコン膜を、電極を形成する部分よりも狭い範囲で反応性イオンエッチング装置を用いて除去した後、電極２を形成する。最後に、磁電変換素子の感磁部面上に、軟樹脂層（図示せず）を形成する。得られた磁電変換素子の基板１底面を、Ｃｕなどのリードフレーム６上に、Ａｇペーストなどの接着剤を用いて接着する。リードフレーム６と感磁部上に形成した電極部との接合は、Ａｕなどの金属線７またはバンプを介して行う。本発明は、リードフレーム６や接着剤の種類、リードフレーム６との接合方法に限定されない。最後に、モールド樹脂５で半導体チップを封止することで、リードフレーム６の端子電極を４個有する磁電変換素子すなわち磁気センサーが作製される。
【００２１】
なお、４端子の磁電変換素子で説明を行ったが、本発明においては、端子数を規定するものではなく、パッケージの種類を限定するものでもない。また窒化シリコン膜除去の方法は、反応性イオンエッチングではなく他のドライエッチングやウエットエッチング方式であっても良い。また、電極の形成は、保護膜の前に電極を形成し、その後保護膜を形成して金属線と接合する部分の保護膜を除去する方法でもよく、さらに、続いて開口した電極上に新たに金属線と接続するための電極を形成する方法であっても良い。
【００２２】
以下、実施例及び比較例を挙げて本発明をより具体的に説明するが、以下の実施例は本発明の説明のための幾つかの例にすぎず、本発明が以下の実施例に限定されるものではないことに留意されたい。
【００２３】
［実施例１］
厚さ０．６３ｍｍの半絶縁性ＧａＡｓ単結晶基板に、加速電圧２５０ｋｅＶでＳｉイオン注入を行って導電層となる部分を形成した。このときのドーズ量は３．５Ｅ１２ｉｏｎ／ｃｍ2であった。注入したイオンの活性化のためのアニールを行った。このときのシート抵抗は１６００Ω／□であった。
【００２４】
次に、レジストパターンを形成した後に、リン酸・過酸化水素系のエッチング液で所望の形状にメサエッチングした。続いて、電極形成のためのレジストパターンを形成した後、電極金属として基板側からＡｕＧｅ２００ｎｍ、Ｎｉ５０ｎｍ、Ａｕ３００ｎｍを順次蒸着し、その後リフトオフを行った。続いて、アニール処理による合金化を行い、導電層部分とオーミック接合をとった。保護膜としてウエハ全面に窒化シリコン薄膜をプラズマＣＶＤ法（使用原料ガス：ＮＨ3，ＳｉＨ4）で３００ｎｍ厚に形成した。１３．５６ＭＨｚの高周波を用い、ＮＨ３に対するＳｉＨ４の比率を２．２とした。このときの窒化シリコンの膜応力は２２０ＭＰａとなり、引っ張り応力となった。また、このときの屈折率は、２．２となった。また、このときのシリコンに対する窒素の組成比が１．０であった。その後、再度フォトレジストを塗布した後に、電極を形成する部分の窒化シリコンを反応性イオンエッチングで除去した。続いてフォトレジストを塗布して、電極を形成するための露光・現像を行い、真空蒸着法で電極を蒸着し、リフトオフ法で電極構造を形成した。次に、モールド樹脂による圧力や面内応力を緩和するために、磁電変換素子の感磁部面上に、ゴム系樹脂を形成した。このようにして、半導体薄膜を感磁部とする磁電変換素子を多数作製した。続いて、裏面研削によってＧａＡｓ基板を所定の厚さに研磨した後、ダイシングにより個別の磁電変換素子に切離した。Ｃｕ製リードフレーム上に接着剤で接着した後に、モールド樹脂で封止し、４端子の磁電変換素子を作成した。この時の抵抗は平均が２６００Ωであり、そのばらつきは２σで４．７％と小さかった。また入力端子に６Ｖ印加した際のオフセット電圧のバラツキは２σで２．１ｍＶと小さかった。温度特性を測定したところ、６Ｖ印加した場合の２５℃から−５０℃におけるオフセット電圧の変動量は２σで０．６ｍＶと非常に小さな値が得られた。
【００２５】
［実施例２］
ドーズ量を２Ｅ１２ｉｏｎ／ｃｍ2とした以外は、実施例１と同一のプロセス及び同一のプロセス条件で磁電変換素子を作成した。活性化アニール後のシート抵抗は１２００Ω／□であった。作成した４端子の磁電変換素子の抵抗は平均が２０５０Ωであり、そのばらつきは２σで５．８％と小さかった。また入力端子に６Ｖ印加した際のオフセット電圧のバラツキは２σで２．０ｍＶと小さかった。温度特性を測定したところ、２５℃から−５０℃において６Ｖ印加した場合のオフセット電圧の変動は２σで０．２ｍＶと非常に小さな値が得られた。
【００２６】
［実施例３］
ドーズ量を１．３５Ｅ１２ｉｏｎ／ｃｍ2とした以外は、実施例１と同一のプロセス及び同一のプロセス条件で磁電変換素子を作成した。活性化アニール後のシート抵抗は７５０Ωとなった。作成した４端子の磁電変換素子の抵抗は１２００Ωであり、そのばらつきは２σで４．２％と小さかった。また入力端子に６Ｖ印加した際のオフセット電圧のバラツキは２σで１．８ｍＶと小さかった。温度特性を測定したところ、２５℃から−５０℃において６Ｖ印加した場合のオフセット電圧の変動は２σで０．６ｍＶと非常に小さな値が得られた。
【００２７】
［実施例４］
ドーズ量を１．１５Ｅ１２ｉｏｎ／ｃｍ2とした以外は、実施例１と同一のプロセス及び同一のプロセス条件で磁電変換素子を作成した。活性化アニール後のシート抵抗は４００Ωとなった。作成した４端子の磁電変換素子の抵抗は６２０Ωであり、そのばらつきは２σで１．９％と小さかった。また入力端子に６Ｖ印加した際のオフセット電圧のバラツキは２σで１．７ｍＶと小さかった。温度特性を測定したところ、２５℃から−５０℃において６Ｖ印加した場合のオフセット電圧の変動は２σで０．２ｍＶと非常に小さな値が得られた。
【００２８】
［実施例５］
実施例１で得られたモールド樹脂で封止された４端子の磁電変換素子を、保護膜上までモールド樹脂を溶かしてパッケージ開封し、顕微ラマン装置で測定したところ、ＧａＡｓ基板のＬＯフォノンのストークスシフトラマンピークの位置は２９３．７５ｃｍ−１という値となった。このときの測定条件は、入射角０°、波長５３２ｎｍとし、光励起、後方散乱配置、入射偏光の電気ベクトルはＧａＡｓ［１１０］方向、散乱光は偏光子無しとした。このピーク位置から、膜応力は１９０ＭＰａと求められた。膜応力は、膜応力が既知のＧａＡｓ基板上に形成したＳｉＮ膜のラマン散乱ピーク位置から求めた。
【００２９】
［実施例６］
実施例２で得られたモールド樹脂で封止された４端子の磁電変換素子を、保護膜上までモールド樹脂を溶かしてパッケージ開封し、実施例５と同様の方法で顕微ラマン装置で測定したところ、ＧａＡｓ基板のＬＯフォノンのストークスシフトラマンピークの位置は２９３．７５ｃｍ-1、膜応力は１９０ＭＰａと求められた。
【００３０】
［実施例７］
実施例３で得られたモールド樹脂で封止された４端子の磁電変換素子を、保護膜上までモールド樹脂を溶かしてパッケージ開封し、実施例５と同様の方法で顕微ラマン装置で測定したところ、ＧａＡｓ基板のＬＯフォノンのストークスシフトラマンピークの位置は２９３．７５ｃｍ-1、膜応力は１９０ＭＰａと求められた。
【００３１】
［実施例８］
実施例４で得られたモールド樹脂で封止された４端子の磁電変換素子を、保護膜上までモールド樹脂を溶かしてパッケージ開封し、実施例５と同様の方法で顕微ラマン装置で測定したところ、ＧａＡｓ基板のＬＯフォノンのストークスシフトラマンピークの位置は２９３．７４ｃｍ-1、膜応力は１６６ＭＰａと求められた。
【００３２】
［比較例１］
プラズマＣＶＤ法により、４００ｋＨｚを用い、原料ガスにおけるＮＨ3に対するＳｉＨ4の流量比率を０．８の条件で、膜応力を圧縮応力とした窒化シリコンを形成したこと以外は、実施例１と同様の条件で磁電変換素子を作成した。このときの窒化シリコンの膜応力は、−７５０ＭＰａであった。このときの屈折率は、１．９となった。また、このときのシリコンに対する窒素の組成比が１．５であった。作成した４端子の磁電変換素子の抵抗は２８００Ωであり、そのばらつきは２σで１０％と大きかった。また入力端子に６Ｖ印加した際のオフセット電圧のバラツキは２σで３．６ｍＶと大きかった。温度特性を測定したところ、２５℃から−５０℃において６Ｖ印加した場合のオフセット電圧の変動は２σで２．２ｍＶと大きな値であった。
【００３３】
［比較例２］
比較例１で得られたモールド樹脂に封止された４端子の磁電変換素子を保護膜上までモールド樹脂を溶かしてパッケージ開封し、顕微ラマン装置で測定したところ、ＧａＡｓ基板のＬＯフォノンのストークスシフトラマンピークの位置は２９３．３６ｃｍ-1、膜応力は−７６０ＭＰａであった。
【符号の説明】
【００３４】
１  半導体層
２  電極
３  保護膜
４  基板
５  パッケージ
６  リードフレーム
７  金属線
【図１】
2013168640.tif 000003