(57)【要約】【課題】基板上の離隔した複数箇所に単結晶半導体層を形成することができる半導体装置の製造方法を提供する。【解決手段】実施形態によれば、まず、複数の単結晶Ｓｉ層５２ａ〜５２ｈが離隔して形成された原版基体５０を準備し、基体１１上にアモルファスＳｉ層１２を形成する。ついで、原版基体５０または基体１１の少なくとも一方にＣｅＯ2膜６１，６２を形成する。その後、原版基体５０の単結晶Ｓｉ層５２ａ〜５２ｈと基体１１のアモルファスＳｉ層１２とをＣｅＯ2膜６１，６２を介して接触させて加熱し、ＣｅＯ2膜６２とアモルファスＳｉ層１２とを単結晶Ｓｉ層５２ａ〜５２ｈの結晶構造と結晶方位と整合して結晶化させ、単結晶Ｓｉ層１２ａ〜１２ｈを形成する。そして、単結晶Ｓｉ層５２ａ〜５２ｈと単結晶Ｓｉ層１２ａ〜１２ｈを残存させつつＣｅＯ2膜６１，６２を除去し、原版基体５０と基体１１とを分離する。【選択図】図２−３
2013161932.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１単結晶半導体層が離隔して形成された絶縁性の第１基体を準備する第１基体準備工程と、
絶縁性の第２基体上に前記第１単結晶半導体層と同じ材料からなるアモルファス半導体層を形成するアモルファス半導体層形成工程と、
前記第１基体または前記第２基体の少なくとも一方に、前記第１単結晶半導体層および前記アモルファス半導体層と選択的に除去可能で、下地の結晶構造を引き継いで結晶化する材料からなる媒体膜を形成する媒体膜形成工程と、
前記第１基体の第１単結晶半導体層と前記第２基体の前記アモルファス半導体層とを前記媒体膜を介して接触させる接触工程と、
前記第１単結晶半導体層と前記アモルファス半導体層とが前記媒体膜を介して接触した状態で加熱し、前記媒体膜と前記アモルファス半導体層とを前記第１単結晶半導体層の結晶構造と結晶方位と整合して結晶化させ、前記第１単結晶半導体層の形成領域に対応する領域に第２単結晶半導体層を形成する結晶化工程と、
前記第１単結晶半導体層および前記第２単結晶半導体層を残存させつつ前記媒体膜を除去し、前記第１基体と前記第２基体とを分離する媒体膜除去工程と、
前記第２基体の前記アモルファス半導体層を除去するアモルファス半導体層除去工程と、
を含み、
前記第１単結晶半導体層と前記アモルファス半導体層は、Ｓｉからなり、
前記媒体膜は、ＣｅＯ2からなり、
前記媒体膜除去工程では、硫酸と過酸化水素水の混合液または硝酸溶液に、接触状態にある前記第１基体と前記第２基体を浸潤させて、前記媒体膜を除去し、
前記アモルファス半導体層除去工程では、フッ酸、硝酸および酢酸の混合液に、前記第２基体を浸潤させて、前記アモルファス半導体層を除去することを特徴とすることを特徴とする半導体装置の製造方法。
【請求項２】
複数の第１単結晶半導体層が離隔して形成された絶縁性の第１基体を準備する第１基体準備工程と、
絶縁性の第２基体上に前記第１単結晶半導体層と同じ材料からなる第１アモルファス半導体層を形成する第１アモルファス半導体層形成工程と、
前記第１基体または前記第２基体の少なくとも一方に、前記第１単結晶半導体層および前記第１アモルファス半導体層と選択的に除去可能で、下地の結晶構造を引き継いで結晶化する材料からなる第１媒体膜を形成する第１媒体膜形成工程と、
前記第１基体の第１単結晶半導体層と前記第２基体の前記第１アモルファス半導体層とを前記第１媒体膜を介して接触させる接触工程と、
前記第１単結晶半導体層と前記第１アモルファス半導体層とが前記第１媒体膜を介して接触した状態で加熱し、前記第１媒体膜と前記第１アモルファス半導体層とを前記第１単結晶半導体層の結晶構造と結晶方位と整合して結晶化させ、前記第１単結晶半導体層の形成領域に対応する領域に第２単結晶半導体層を形成する結晶化工程と、
前記第１単結晶半導体層および前記第２単結晶半導体層を残存させつつ前記第１媒体膜を除去し、前記第１基体と前記第２基体とを分離する第１媒体膜除去工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記第１媒体膜除去工程の後に、前記第２基体の前記第１アモルファス半導体層を除去する第１アモルファス半導体層除去工程をさらに含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１媒体膜除去工程の後、前記第１基体を再利用し、新たな前記第２基体に対して前記第１基体準備工程から前記第１媒体膜除去工程までの処理を繰り返し行うことを特徴とする請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記第１単結晶半導体層と前記第１アモルファス半導体層は、Ｓｉからなり、
前記第１媒体膜は、ＣｅＯ2からなることを特徴とする請求項２から４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記第１単結晶半導体層と前記第１アモルファス半導体層は、Ｓｉからなり、
前記第１媒体膜は、ＢａＴｉＯ3，ＳｒＴｉＯ3，ＺｒＯ2，Ｙ2Ｏ3，ＳｒＯ，ＢａＯ，ＳｒＲｕＯ3，Ｂｉ2Ｓｒ2ＣｕＯ，ＳｒＢｉ2Ｔａ2Ｏ9，ＭｇＯ，ＧｅとＳｉの混晶からなる群から選択される１つの材料であることを特徴とする請求項２から４のいずれか１つに半導体装置の製造方法。
【請求項７】
前記複数の第１単結晶半導体層は、表面方向の結晶方位が異なる単結晶半導体層を複数有することを特徴とする請求項２から６のいずれか１つに記載の半導体装置の製造方法。
【請求項８】
前記第２基体には、前記第２基体の厚さ方向に貫通する複数の貫通孔が設けられていることを特徴とする請求項２から７のいずれか１つに記載の半導体装置の製造方法。
【請求項９】
前記第１アモルファス半導体層除去工程の後に、前記第２単結晶半導体層を覆うとともに、上面が平坦化された層間絶縁膜を前記第２基体上に形成する工程と、
前記第１単結晶半導体層とは異なる材料から構成される複数の第３単結晶半導体層が離隔して形成された絶縁性の第３基体を準備する工程と、
前記層間絶縁膜が形成された前記第２基体上に前記第３単結晶半導体層と同じ材料からなる第２アモルファス半導体層を形成する工程と、
前記第２基体または前記第３基体の少なくとも一方に、前記第３単結晶半導体層および前記第２アモルファス半導体層と選択的に除去可能で、下地の結晶構造を引き継いで結晶化する材料からなる第２媒体膜を形成する工程と、
前記第３基体の第３単結晶半導体層と前記第２基体の前記第２アモルファス半導体層とを前記第２媒体膜を介して接触させる工程と、
前記第３単結晶半導体層と前記第２アモルファス半導体層とが前記第２媒体膜を介して接触した状態で加熱し、前記第２媒体膜と前記第２アモルファス半導体層とを前記第３単結晶半導体層の結晶構造と結晶方位と整合して結晶化させ、前記第３単結晶半導体層の形成領域に対応する領域に第４単結晶半導体層を形成する工程と、
前記第３単結晶半導体層および前記第４単結晶半導体層を残存させつつ前記第２媒体膜を除去し、前記第３基体と前記第２基体とを分離する工程と、
前記第２基体の前記第２アモルファス半導体層を除去する工程と、
をさらに含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項１０】
前記第１単結晶半導体層とは異なる材料から構成される複数の第３単結晶半導体層が離隔して、前記第１単結晶半導体層の形成位置とは異なる位置に形成された絶縁性の第３基体を準備する工程と、
前記第２単結晶半導体層が形成された前記第２基体上に前記第３単結晶半導体層と同じ材料からなる第２アモルファス半導体層を形成する工程と、
前記第２基体または前記第３基体の少なくとも一方に、前記第３単結晶半導体層および前記第２アモルファス半導体層と選択的に除去可能で、下地の結晶構造を引き継いで結晶化する材料からなる第２媒体膜を形成する工程と、
前記第３基体の第３単結晶半導体層と前記第２基体の前記第２アモルファス半導体層とを前記第２媒体膜を介して接触させる工程と、
前記第３単結晶半導体層と前記第２アモルファス半導体層とが前記第２媒体膜を介して接触した状態で加熱し、前記第２媒体膜と前記第２アモルファス半導体層とを前記第３単結晶半導体層の結晶構造と結晶方位と整合して結晶化させ、前記第３単結晶半導体層の形成領域に対応する領域に第４単結晶半導体層を形成する工程と、
前記第３単結晶半導体層および前記第４単結晶半導体層を残存させつつ前記第２媒体膜を除去し、前記第３基体と前記第２基体とを分離する工程と、
前記第２基体の前記第２アモルファス半導体層を除去する工程と、
をさらに含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項１１】
複数の第１単結晶半導体層が離隔して形成された絶縁性の第１基体を準備する第１基体準備工程と、
絶縁性の第２基体上に前記第１単結晶半導体層と同じ材料からなる非晶質半導体層を形成する非晶質半導体層形成工程と、
前記非晶質半導体層を所定の形状にパターニングするパターニング工程と、
前記第１基体または前記第２基体の少なくとも一方に、前記第１単結晶半導体層および前記非晶質半導体層と選択的に除去可能で、下地の結晶構造を引き継いで結晶化する材料からなる媒体膜を形成する媒体膜形成工程と、
前記第１基体の第１単結晶半導体層と前記第２基体の前記非晶質半導体層とを前記媒体膜を介して接触させる接触工程と、
前記第１単結晶半導体層と前記非晶質半導体層とが前記媒体膜を介して接触した状態で加熱し、前記媒体膜と前記パターニングされた前記非晶質半導体層とを結晶化させて第２単結晶半導体層を形成する結晶化工程と、
前記第１単結晶半導体層および前記第２単結晶半導体層を残存させつつ前記媒体膜を除去し、前記第１基体と前記第２基体とを分離する第１媒体膜除去工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、アモルファスの第１半導体層上に所定の結晶方位を有するＣｅＯ2膜を堆積し、さらにその上にアモルファスの第２半導体層を形成した後、固相成長させてＣｅＯ2膜の結晶方位を第１半導体層と第２半導体層に受け継がせて、所定の結晶方位に配向した単結晶または多結晶の第１半導体層と第２半導体層を形成する技術が知られている。そして、このような技術を用いて、ＳＯＩ（Silicon-On-Insulator）基板に電界効果型トランジスタが形成されている。
【０００３】
しかしながら、従来技術では、ＣｅＯ2膜はアモルファスの第１半導体層上に形成されるので、第１半導体層の面内の離隔した複数の位置に単結晶の半導体層を形成するには、固相成長させた後にリソグラフィ技術とエッチング技術とを用いて処理を行わなければならないという問題点があった。また、従来技術では、ＣｅＯ2膜はアモルファスの第１半導体層上に形成されるのでその結晶方位は、第１半導体層の面内の位置に依らず一定である。そのため、たとえば１つの基板内に異なる結晶方位を有する複数の単結晶の半導体層を形成することはできないという問題点があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１６８６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一つの実施形態は、基板上の離隔した複数箇所に単結晶半導体層を形成することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一つの実施形態によれば、まず、第１基体準備工程で、複数の第１単結晶半導体層が離隔して形成された絶縁性の第１基体を準備する。ついで、第１アモルファス半導体層形成工程で、絶縁性の第２基体上に前記第１単結晶半導体層と同じ材料からなる第１アモルファス半導体層を形成する。その後、第１媒体膜形成工程で、前記第１基体または前記第２基体の少なくとも一方に、前記第１単結晶半導体層および前記第１アモルファス半導体層と選択的に除去可能で、下地の結晶構造を引き継いで結晶化する材料からなる第１媒体膜を形成する。ついで、接触工程で、前記第１基体の第１単結晶半導体層と前記第２基体の前記第１アモルファス半導体層とを前記第１媒体膜を介して接触させる。その後、結晶化工程で、前記第１単結晶半導体層と前記第１アモルファス半導体層とが前記第１媒体膜を介して接触した状態で加熱し、前記第１媒体膜と前記第１アモルファス半導体層とを前記第１単結晶半導体層の結晶構造と結晶方位と整合して結晶化させ、前記第１単結晶半導体層の形成領域に対応する領域に第２単結晶半導体層を形成する。そして、第１媒体膜除去工程で、前記第１単結晶半導体層および前記第２単結晶半導体層を残存させつつ前記第１媒体膜を除去し、前記第１基体と前記第２基体とを分離する。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態による半導体装置の構成の一例を模式的に示す斜視図である。
【図２−１】図２−１は、第１の実施形態による半導体装置の製造方法の手順の一例を模式的に示す斜視図である（その１）。
【図２−２】図２−２は、第１の実施形態による半導体装置の製造方法の手順の一例を模式的に示す斜視図である（その２）。
【図２−３】図２−３は、第１の実施形態による半導体装置の製造方法の手順の一例を模式的に示す斜視図である（その３）。
【図２−４】図２−４は、第１の実施形態による半導体装置の製造方法の手順の一例を模式的に示す斜視図である（その４）。
【図２−５】図２−５は、第１の実施形態による半導体装置の製造方法の手順の一例を模式的に示す斜視図である（その５）。
【図３】図３は、原版基体の構造の他の例を模式的に示す斜視図である。
【図４−１】図４−１は、第２の実施形態による半導体装置の製造方法の手順の一例を模式的に示す図である（その１）。
【図４−２】図４−２は、第２の実施形態による半導体装置の製造方法の手順の一例を模式的に示す図である（その２）。
【図５】図５は、第３の実施形態による半導体装置の製造システムの構成を模式的に示す図である。
【図６】図６は、第４の実施形態による半導体装置の製造方法の手順の一例を模式的に示す断面図である。
【図７】図７は、第５の実施形態による半導体装置の製造方法の手順の一例を模式的に示す斜視図である。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる半導体装置の斜視図や断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。
【０００９】
（第１の実施形態）
図１は、第１の実施形態による半導体装置の構成の一例を模式的に示す斜視図である。この半導体装置は、絶縁材料からなる基体１１上に、複数の単結晶半導体層がメサ型に形成されている。すなわち、各単結晶半導体層は基体１１上に離隔して配置され、隣接する単結晶半導体層間が電気的に分離される構造となっている。ここでは、単結晶半導体層として、直方体状の単結晶Ｓｉ層１２ａ〜１２ｈが用いられている。各単結晶Ｓｉ層１２ａ〜１２ｈには、電界効果型トランジスタなどの素子が形成されている。また、単結晶Ｓｉ層１２ａ〜１２ｈの上面は必ずしも同一の結晶面を有している必要はなく、各単結晶Ｓｉ層１２ａ〜１２ｈに形成される電界効果型トランジスタなどの素子特性に適した結晶面を有するように設定することができる。図１の例では、基体１１上の各領域Ｒ１〜Ｒ３に、それぞれ異なる結晶方位の単結晶Ｓｉ層１２ａ〜１２ｈが形成されている。
【００１０】
領域Ｒ１には、上面が｛１００｝面であり、長手方向を法線とする面が｛１１０｝面である直方体状の単結晶Ｓｉ層１２ａ〜１２ｃが所定の間隔で基体１１上に配置されている。また、領域Ｒ２には、上面が｛１１１｝面であり、長手方向を法線とする面が｛１０１｝である直方体状の単結晶Ｓｉ層１２ｄ，１２ｅが所定の間隔で基体１１上に配置されており、領域Ｒ３には、上面が｛１１０｝面であり、長手方向を法線とする面が｛１１０｝である直方体状の単結晶Ｓｉ層１２ｆ〜１２ｈが所定の間隔で配置されている。
【００１１】
基体１１としては、ガラス基板やセラミックス基板などの無機材料からなる絶縁性基板や、ポリイミドなどの有機材料からなる絶縁性基板などを用いることができる。また、単結晶半導体層としては、Ｓｉではなく、Ｇｅ，ＧａＡｓ，ＧａＮなどの他の半導体材料を用いてもよい。
【００１２】
つぎに、このような構成の半導体装置の製造方法について説明する。図２−１〜図２−５は、第１の実施形態による半導体装置の製造方法の手順の一例を模式的に示す斜視図である。まず、図２−１（ａ）に示されるように、原版基体（Master  Substrate）５０を用意する。このような原版基体５０は、たとえばシリコン酸化物などの絶縁材料からなる基体５１上に、単結晶半導体層である複数の単結晶Ｓｉ層５２ａ〜５２ｈがそれぞれ離隔して配置されている。各単結晶Ｓｉ層５２ａ〜５２ｈの上面（水平面）は必ずしも同一の結晶面を有している必要はない。この例では、基体５１上に３つの領域Ｒ１１〜Ｒ１３が設けられており、領域Ｒ１１には、上面は｛１００｝面であり、長手方向を法線とする面は｛１１０｝面である直方体状の単結晶Ｓｉ層５２ａ〜５２ｃが所定の間隔で配置され、領域Ｒ１２には、上面は｛１１１｝面であり、長手方向を法線とする面は｛１０１｝である直方体状の単結晶Ｓｉ層５２ｄ，５２ｅが所定の間隔で配置され、領域Ｒ１３には、上面は｛１１０｝面であり、長手方向を法線とする面は｛１１０｝である直方体状の単結晶Ｓｉ層５２ｆ〜５２ｈが所定の間隔で配置されている。なお、これらの単結晶Ｓｉ層５２ａ〜５２ｈの配置は、図１に示される配置とは鏡面対称となるように配置される。
【００１３】
原版基体５０のサイズとしては、たとえば１ｃｍ×１ｃｍとすることができ、単結晶Ｓｉ層５２ａ〜５２ｈのサイズとしては、形成する素子の数や配置方法によって異なるがたとえば数μｍ〜サブμｍ×数ｍｍとすることができる。ただし、これは一例であり、任意のサイズとすることができる。また、図１では、原版基体５０の形状は正方形状であるが、長方形などの任意のサイズの任意の形状とすることができる。
【００１４】
このような、原版基体５０は、たとえば以下に示す公知の方法によって形成することができる。まず、ＳＯＩ基板上の単結晶Ｓｉ層を、フォトリソグラフィ技術やＲＩＥ（Reactive  Ion  Etching）法などのエッチング技術などを用いて、所望の形状、たとえば図２−１（ａ）の領域Ｒ１１に示されるような形状に加工する。所望の形状に加工された単結晶Ｓｉ層５２ａ〜５２ｃの下部酸化膜をＨＦ溶液などによって、等方的に侵食させる。その後、加工された単結晶Ｓｉ層５２ａ〜５２ｃを、たとえばＰＤＭＳ（Polydimethylsiloxane）のような可撓性と密着性に優れた物質に吸着させ、単結晶Ｓｉ層５２ａ〜５２ｃのみをＳＯＩ基板から分離する。続いて、単結晶Ｓｉ層５２ａ〜５２ｃを吸着したＰＤＭＳを、基体５１に単結晶Ｓｉ層５２ａ〜５２ｃと基体５１とが密着するように接触させる。なお、ＨＣｌ／Ｈ2Ｏ2混合溶液中などで処理することによって、単結晶Ｓｉ層５２ａ〜５２ｃの下部に薄い酸化膜を形成しておくことが望ましい。このとき、接触した単結晶Ｓｉ層５２ａ〜５２ｃと基体５１とは、親水性表面に存在するＯＨ基による水素結合によって接合される。この後、ＰＤＭＳのみを剥離することで、基体５１上に単結晶Ｓｉ層５２ａ〜５２ｃが形成される。単一の結晶方位の単結晶Ｓｉ層５２ａ〜５２ｃのみを有する原版基体５０を形成する場合には、以上で処理が終了するが、異なる結晶方位の複数の単結晶Ｓｉ層５２ａ〜５２ｈを有する原版基体５０を得るには、異なる結晶方位のＳＯＩ基板を用いて、上記した処理を他の領域Ｒ１２，Ｒ１３についても繰り返し実行すればよい。以上によって、原版基体５０が完成する。なお、この原版基体５０は、図１に示される基体１１を形成する際の原版となるものであり、繰り返し使用されるものである。
【００１５】
ついで、図２−１（ｂ）に示されるように、図１の半導体装置の形成対象となる、シリコン酸化物などの絶縁材料からなる基体１１上に、アモルファス半導体層であるアモルファスＳｉ層１２を形成する。アモルファスＳｉ層１２は、たとえばＣＶＤ（Chemical  Vapor  Deposition）法によって、ＳｉＨ4ガスを原料とし、圧力を０．２Ｔｏｒｒとし、温度を４００℃とする条件で形成される。
【００１６】
その後、図２−１（ｃ）と図２−２（ａ）に示されるように、原版基体５０の単結晶Ｓｉ層５２ａ〜５２ｈの上面と、基体１１に形成されたアモルファスＳｉ層１２上の全面とに、結晶情報を仲介する媒体膜（以下、結晶情報仲介媒体膜という）であるＣｅＯ2膜６１，６２を形成する。ＣｅＯ2膜６１は少なくとも単結晶Ｓｉ層５２ａ〜５２ｈの上面に形成されていればよいが、ここでは、原版基体５０の単結晶Ｓｉ層５２ａ〜５２ｈが形成されている側の全面にＣｅＯ2膜６１を形成する。
【００１７】
結晶情報仲介媒体膜は、原版基体５０上の単結晶Ｓｉ層５２ａ〜５２ｈや基体１１上のアモルファスＳｉ層１２の酸化を防止（自然酸化膜生成を抑制）するとともに、下地の単結晶Ｓｉ層５２ａ〜５２ｈと格子整合して成長することができる材料によって構成される。単結晶半導体層としてＳｉを用いる場合には、Ｓｉ（立方晶で格子定数は５．４３０Å）と格子定数の近いＣｅＯ2（２酸化セリウム、立方晶で格子定数は５．４１１Å。Ｓｉとの格子定数の差は０．３５％）膜６１，６２が結晶情報仲介媒体膜として用いられている。
【００１８】
ＣｅＯ2膜６１，６２は、たとえばスパッタ法、ＭＢＥ（Molecular  Beam  Epitaxy）法、ＭＯＣＶＤ（Metal-Organic  CVD）法などの方法で１０ｎｍの厚さで形成することができる。ＣｅＯ2膜６１，６２は、単結晶Ｓｉ層５２ａ〜５２ｈと接触した場合には、たとえ低温でも、下地の単結晶Ｓｉ層５２ａ〜５２ｈの結晶構造および結晶方位と整合した結晶構造および結晶方位を有するように成長する。そのため、図２−１（ｃ）に示されるように、原版基体５０上の全面にＣｅＯ2膜６１を形成すると、単結晶Ｓｉ層５２ａ〜５２ｃ上には、上面は｛１００｝面となり、長手方向を法線とする面は｛１１０｝面となるように単結晶ＣｅＯ2膜６１ａが形成され、単結晶Ｓｉ層５２ｄ，５２ｅ上には、上面は｛１１１｝面となり、長手方向を法線とする面は｛１０１｝となるように単結晶ＣｅＯ2膜６１ｂが形成され、単結晶Ｓｉ層５２ｆ〜５２ｈ上には、上面は｛１１０｝面となり、長手方向を法線とする面は｛１１０｝となる単結晶ＣｅＯ2膜６１ｃが形成される。
【００１９】
また、図２−２（ａ）に示されるように、基体１１に形成されたアモルファスＳｉ層１２の表面に形成されるＣｅＯ2膜６２は、下地のアモルファスＳｉ層１２の構造を引き継いで、結晶化することなく非晶質（アモルファス）となる。
【００２０】
なお、ＣｅＯ2は、それ自体が安定した酸化物であり、たとえ酸素を含む雰囲気（たとえば大気）中にさらされても、変質することはない。すなわち、原版基体５０の単結晶Ｓｉ層５２ａ〜５２ｈの表面と、基体１１のアモルファスＳｉ層１２の表面とを、酸化から防ぐ耐酸化性の被膜としても機能する。また、ＣｅＯ2膜６１，６２の堆積に先立って、原版基体５０上の単結晶Ｓｉ層５２ａ〜５２ｈの表面、および基体１１に形成されたアモルファスＳｉ層１２の表面を、ＨＦ溶液などで処理し、自然酸化膜を除去しておくことが望ましい。さらに、ＣｅＯ2膜６１，６２の堆積前に、Ｃｅ膜を薄く堆積してもよい。Ｃｅ膜を堆積することで、自然酸化膜の生成を抑止することができる。また、ここでは、原版基体５０と基体１１の両方にＣｅＯ2膜６１，６２を形成しているが、いずれか一方にのみＣｅＯ2膜６１，６２を形成するようにしてもよい。
【００２１】
ついで、図２−２（ｂ）に示されるように、原版基体５０上の単結晶Ｓｉ層５２ａ〜５２ｈの表面と、基体１１上のアモルファスＳｉ層１２の表面と、が相対するように配置し、図２−３（ａ）に示されるように、これらをＣｅＯ2膜６１，６２を介して物理的に両者を接触させる。
【００２２】
その後、図２−３（ｂ）に示されるように、原版基体５０と基体１１との接触を保った状態で、原版基体５０を、電流加熱やレーザ照射、マイクロ波加熱などの方法によって、アモルファスＳｉ層１２が結晶化しない温度で所定の時間加熱する。たとえば、６００℃の温度で３０分間加熱することができる。
【００２３】
このとき、図２−４（ａ）に示されるように、基体１１のアモルファスＳｉ層１２上に形成されたアモルファスのＣｅＯ2膜６２は、原版基体５０の単結晶Ｓｉ層５２ａ〜５２ｈの表面に形成された、これらと整合した結晶構造と結晶方位を有する単結晶ＣｅＯ2膜６１ａ〜６１ｃとの接触部分において、この部分から伝播する熱エネルギによって、各々の単結晶ＣｅＯ2膜６１ａ〜６１ｃの構造を参照しながら、これらと整合した結晶構造と結晶方位を有する単結晶ＣｅＯ2膜６２ａ〜６２ｃに変化していく。
【００２４】
さらに、単結晶ＣｅＯ2膜６２ａ〜６２ｃの下部に存在するアモルファスＳｉ層１２も、その上部の単結晶ＣｅＯ2膜６２ａ〜６２ｃの構造を参照しながら、これらと整合した結晶構造と結晶方位を有する単結晶Ｓｉ層１２ａ〜１２ｈに変化していく。一方、単結晶ＣｅＯ2膜６１ａ〜６１ｃに接触していないＣｅＯ2膜６２は、結晶化することなく、アモルファスに留まり、その下部のアモルファスＳｉ層１２もアモルファスに留まることになる。
【００２５】
なお、原版基体５０と基体１１とを接触させて熱処理する工程は、窒素雰囲気中や減圧された希ガス中で行うことができるが、ＣｅＯ2は耐酸化性を有するので、大気雰囲気中で行うことも可能である。
【００２６】
ついで、図２−４（ｂ）に示されるように、単結晶ＣｅＯ2膜６１ａ〜６１ｃ，６２ａ〜６２ｃを介して物理的接触状態にある原版基体５０と基体１１とを、結晶情報仲介媒体膜除去液に浸潤する。この場合には、結晶情報仲介媒体膜除去液として、たとえば硫酸と過酸化水素水の混合液や硝酸溶液を用いることができる。これによって、ＣｅＯ2膜６１，６２（単結晶ＣｅＯ2膜６１ａ〜６１ｃ，６２ａ〜６２ｃを含む）は、結晶情報仲介媒体膜除去液に速やかに溶解し、単結晶ＣｅＯ2膜６１ａ〜６１ｃ，６２ａ〜６２ｃを介して整合した一連の結晶構造となった原版基体５０の単結晶Ｓｉ層５２ａ〜５２ｈと、基体１１のアモルファスＳｉ層１２内に形成された単結晶Ｓｉ層１２ａ〜１２ｈと、が分離される。その結果、基体１１上に形成されたアモルファスＳｉ層１２とこの内部に形成された単結晶Ｓｉ層１２ａ〜１２ｈが露出する。また、原版基体５０も当初の状態に戻り、再利用可能となる。
【００２７】
このように、ＣｅＯ2は、硫酸と過酸化水素水の混合液や硝酸溶液を用いることで、Ｓｉと選択的に容易に除去可能であるという著しい特性がある。もし、原版基体５０の単結晶Ｓｉ層５２ａ〜５２ｈと基体１１のアモルファスＳｉ層１２とを直接に接触させて、アモルファスＳｉ層１２の結晶化を図った場合、原版基体５０の単結晶Ｓｉ層５２ａ〜５２ｈと、それに接触した領域に形成される基体１１の単結晶Ｓｉ層１２ａ〜１２ｈは完全に一体の単結晶Ｓｉとなってしまい、これらを容易に分離すべき手立てがなくなってしまう。一方、本実施形態のように、半導体材料と選択的に容易に除去可能である結晶情報仲介媒体膜を介して、単結晶Ｓｉ層１２ａ〜１２ｈからアモルファスＳｉ層１２へ結晶情報を伝播させることによって、原版基体５０と基体１１との間の簡便な分離が可能となる。
【００２８】
原版基体５０と分離された基体１１は、図２−５（ａ）に示されるように、アモルファスＳｉ層１２中に単結晶Ｓｉ層１２ａ〜１２ｈが埋め込まれたように形成されている状態である。この状態で、つぎの工程に進んでもよいが、ここで熱処理を行って、単結晶Ｓｉ層１２ａ〜１２ｈの周囲のアモルファスＳｉ層１２を結晶化させて、単結晶Ｓｉ層１２ａ〜１２ｈの領域をさらに広げるようにしてもよい。
【００２９】
その後、図２−５（ｂ）に示されるように、アモルファスＳｉ層１２と、この内に形成された単結晶Ｓｉ層１２ａ〜１２ｈと、が露出した基体１１をフッ酸、硝酸および酢酸の混合液に浸漬する。アモルファスのＳｉは、単結晶のＳｉに比べ、フッ酸、硝酸および酢酸の混合液に、５倍以上の速さで溶解するので、浸漬時間を調節することで、単結晶Ｓｉ層１２ａ〜１２ｈのみを残存させつつ、アモルファスＳｉ層１２を選択的に除去することができる。この結果、基体１１上に、原版基体５０上の単結晶Ｓｉ層５２ａ〜５２ｈと鏡像関係にある単結晶Ｓｉ層１２ａ〜１２ｈが、その結晶構造と結晶方位を保存した形で再現される。
【００３０】
その後、基体１１上の各単結晶Ｓｉ層１２ａ〜１２ｈ上に、電界効果型トランジスタなどの素子を形成する。たとえば、ｎ型電界効果型トランジスタの場合には、Ｓｉ（１００)面上に形成し、ｐ型電界効果型トランジスタの場合には、Ｓｉ（１１０）面上に形成することによって、高速高機能な素子を得ることができる。以上によって、所望の機能を有する半導体装置を得ることができる。
【００３１】
なお、上記した例では、原版基体５０の基体５１として、シリコン酸化物を用いる場合を例示したが、これに限られず、シリコン窒化物やその他の材料からなる基体５１を用いることができる。また、原版基体５０が複数の面方位の単結晶半導体層を有さず、単一の面方位の単結晶半導体層で構成される場合には、半導体基板をリソグラフィ技術とエッチング技術とを用いてパターニングしたものをそのまま原版基体５０として利用することもできる。
【００３２】
さらに、図２−４（ｂ）の基体１１と原版基体５０の分離の際に、結晶情報仲介媒体膜除去液が容易にＣｅＯ2膜６１，６２に浸潤する構造を基体５１に設けるようにしてもよい。図３は、原版基体の構造の他の例を模式的に示す斜視図である。この図では、基体５１に厚さ方向に貫通する貫通孔５５を設ける場合が示されている。このように貫通孔５５を設けることで、図２−４（ｂ）でＣｅＯ2膜６１，６２を除去する際に、結晶情報仲介媒体膜除去液が貫通孔５５を介してもう一方の基体１１の表面に接触し、ＣｅＯ2膜６１，６２を容易に除去することができる。貫通孔５５の径としては、基体５１上に単結晶Ｓｉ層５２ａ〜５２ｈを形成する際に支障が生じない大きさであればよく、たとえば１００ｎｍ程度に設定することができる。
【００３３】
また、上記した例では、アモルファスＳｉ層１２は、基体１１上に一面に堆積される場合を示したが、図２−３（ａ）の原版基体５０との接触に先立って、所定の構造を持つように加工してもよい。たとえば、図２−４（ｂ）でのアモルファスＳｉ層１２の除去を容易とするように、薬液の浸潤を促進するような溝構造を、単結晶Ｓｉ層１２ａ〜１２ｈが形成されないアモルファスＳｉ層１２の領域に予め形成してもよい。
【００３４】
さらに、図２−３（ｂ）で原版基体５０と基体１１とを接触させる前に、結晶化させたい領域のアモルファスＳｉ層１２を残し、他の領域のアモルファスＳｉ層１２を予め除去するようにしてもよい。この場合には、図２−４（ｂ）でのアモルファスＳｉ層１２を除去する工程は不要となる。
【００３５】
さらにまた、結晶情報仲介媒体膜としては、Ｓｉと整合した結晶構造をとり（エピタキシャル成長し）、Ｓｉと選択的に除去可能である物質であることが望ましい。このような物質としては、上記した例であげたＣｅＯ2以外に、ＢａＴｉＯ3，ＳｒＴｉＯ3，ＺｒＯ2，Ｙ2Ｏ3，ＳｒＯ，ＢａＯ，ＳｒＲｕＯ3，Ｂｉ2Ｓｒ2ＣｕＯ，ＳｒＢｉ2Ｔａ2Ｏ9，ＭｇＯ，ＧｅとＳｉの混晶などを用いることができる。これらは、単結晶Ｓｉ層上にエピタキシャル成長すると同時に硫酸やフッ酸などで容易に、Ｓｉと選択的に除去可能である。
【００３６】
また、上記した説明では、単結晶Ｓｉ層５２ａ〜５２ｈの結晶方位を結晶情報仲介媒体膜を介してアモルファスＳｉ層１２に転写する場合を例示したが、他の半導体材料を用いても同様に単結晶半導体層からアモルファス半導体層へと結晶情報を伝播させることができる。たとえば、単結晶半導体層としてＧｅまたはＧａＡｓを用いる場合には、結晶情報仲介媒体膜として、ＭｇＯを利用することができる。また、ＭｇＯは、フッ酸、アンモニアなどでＧｅまたはＧａＡｓと容易に選択的に除去可能である。さらに、このほかにも単結晶半導体層としてＧａＡｓを用いる場合には、結晶情報仲介媒体膜としてＧａ2Ｏ3膜を用いることができ、単結晶半導体層としてＧａＮを用いる場合には、結晶情報仲介媒体膜としてＺｎＯ膜を用いることができる。
【００３７】
以上のように第１の実施形態では、離隔して配置した複数の単結晶半導体層を有する原版基体５０上と、アモルファス半導体層を形成した基体１１上との少なくともいずれか一方に、結晶情報仲介媒体膜を形成し、両者を結晶情報仲介媒体膜を介して接触させて、熱処理を行い、原版基体５０の単結晶半導体層の結晶情報を結晶情報仲介媒体膜を介して基体１１のアモルファス半導体層に転写させ、結晶情報仲介媒体膜を除去した。これによって、フォトリソグラフィのような高価な工程を利用せず、母体となる原版基体５０に離隔して配置された単結晶半導体層を、自己整合的にアモルファス半導体層を堆積した基体１１上に安価に移植再生される。その結果、原版基体５０の単結晶半導体層と鏡像関係にある単結晶半導体層が、原版基体と合同の任意の形状の基体１１に、その結晶構造と結晶方位の制御された形で再現することができる。
【００３８】
また、結晶情報仲介媒体膜と単結晶半導体層とを選択的に分離可能であるので、原版基体５０を再利用することができるという効果も有する。そして、上記の工程を繰り返すことによって、非晶質の半導体層を堆積した基体１１を供給するだけで、高価なＳＯＩ半導体基板を必要とせず、ＳＯＩ基板と同等な、結晶方位の制御された単結晶半導体層を具備した基体１１を大量に安価に製造することができる。
【００３９】
さらに、結晶情報仲介媒体としてＣｅＯ2などの酸化物を用いることで、原版基体５０の単結晶半導体層や基体１１上のアモルファス半導体層に対して耐酸化膜として機能するので、原版基体５０と基体１１との接触を大気中で行うことができる。その結果、クリーンルームなどの設備が不要となり、半導体装置の製造コストをさらに下げることが可能になる。
【００４０】
また、原版基体５０の作製に当たり、異なる結晶方位の単結晶半導体層を設けておくことで、複合方位単結晶領域を備えた基体１１を形成することも可能である。これによって、高価な大口径のＳＯＩ半導体基板を不要とし、高速高機能な半導体装置を、素子特性に最も適合した複数の結晶面（たとえばｎ型電界効果型トランジスタの場合にはＳｉ（１００）面、ｐ型電界効果型トランジスタの場合にはＳｉ（１１０）面 ）上に、廉価に製造することができるという効果を有する。
【００４１】
（第２の実施形態）
第１の実施形態では、原版基体に形成された単結晶半導体層と鏡像関係にある単結晶半導体層を別の基体上に形成する場合について説明したが、第２の実施形態では、原版基体の単結晶半導体層の結晶性を別の基体上の半導体層上に移植することができる半導体装置の製造方法について説明する。
【００４２】
図４−１〜図４−２は、第２の実施形態による半導体装置の製造方法の手順の一例を模式的に示す図である。まず、図４−１（ａ）に示されるように、結晶成長の参照（種：Seed）となる単結晶Ｓｉ層５３を有する原版基体５０Ａを形成する。この原版基体５０Ａは第１の実施形態と同様の方法で形成することができる。また、ここでは、たとえば基体５１上にＸ方向に延在する形状を有し、上面が｛１１０｝であり、Ｘ方向を法線とする面が｛１１０｝である単結晶Ｓｉ層５３が、Ｙ方向に所定の間隔をおいて形成されているものとする。
【００４３】
ついで、図４−１（ｂ）に示されるように、原版基体５０Ａとは別の基体１１上にアモルファスＳｉ層を形成し、さらにリソグラフィ技術とエッチング技術とを用いて、所定の形状にパターニングする。ここでは、原版基体５０Ａと重ね合わせたときに、単結晶Ｓｉ層５３の一部と接触するように、Ｙ方向に延在する直方体状のアモルファスＳｉ層１２がＸ方向とＹ方向に所定の間隔で配置される。
【００４４】
その後、図４−１（ｃ）に示されるように、原版基体５０Ａと基体１１の上面に結晶情報仲介媒体膜であるＣｅＯ2膜６１，６２を形成し、原版基体５０Ａの単結晶Ｓｉ層５３と、基体１１のアモルファスＳｉ層１２とが向かい合うようにして、ＣｅＯ2膜６１，６２を介して両者を接触させる。このとき、第１の実施形態で説明したように、単結晶Ｓｉ層５３上に形成されるＣｅＯ2膜６１は下地の結晶構造を引き継いで単結晶ＣｅＯ2膜となり、アモルファスＳｉ層１２上に形成されるＣｅＯ2膜６２は、アモルファスＣｅＯ2膜となる。また、基体１１のアモルファスＳｉ層１２は、原版基体５０Ａの単結晶Ｓｉ層５３とＣｅＯ2膜６１，６２を介して一部のみが接触する状態となる。なお、ここでは、原版基体５０Ａと基体１１の両方にＣｅＯ2膜６１，６２形成しているが、いずれか一方にのみＣｅＯ2膜を形成するようにしてもよい。
【００４５】
ついで、図４−２（ａ）に示されるように、両者を接触させた状態で熱処理を行う。これによって、単結晶Ｓｉ層５３と接触したアモルファスＳｉ層１２の部分では、単結晶Ｓｉ層５３の結晶情報がＣｅＯ2膜６１，６２を介してアモルファスＳｉ層１２へと転写され、単結晶Ｓｉ層１２ｉが形成される。そして、さらに熱処理を行うことによって、その部分を核としてアモルファスＳｉ層１２全体に結晶化が進行する。
【００４６】
その結果、図４−２（ｂ）に示されるように、基体１１上の各アモルファスＳｉ層１２は、上面が｛１１０｝であり、Ｘ方向を法線とする面が｛１１０｝である単結晶Ｓｉ層１２ｉとなる。その後、図４−２（ｃ）に示されるように、第１の実施形態で説明したように、ＣｅＯ2膜６１，６２を除去することによって原版基体５０Ａと基体１１とを分離する。これによって、原版基体５０Ａの単結晶Ｓｉ層５３とは異なる形状の単結晶Ｓｉ層１２ｉが基体１１に形成された半導体装置を得ることができる。
【００４７】
また、このような方法は太陽電池の製造に適用することができる。たとえば、原版基体の一箇所に太陽電池として機能する単結晶Ｓｉ層などの単結晶半導体層を配置し、電極などを配置した基体上の全面に単結晶半導体層と同じ材料によって構成されるアモルファス半導体層を形成し、結晶情報仲介媒体膜を介して単結晶半導体層とアモルファス半導体層とを接触させ、熱処理を行う。この熱処理の際に、最初に結晶情報仲介媒体膜を介して単結晶半導体層と接触した領域が、結晶情報仲介媒体膜を種として結晶化し、さらに周囲のアモルファス半導体層もこの結晶化した部分を種として結晶化する。このようにして、基体上に形成されたアモルファス半導体層全体が単結晶半導体層となる。そして、基体上の単結晶半導体層にたとえば拡散層や電極などを形成することによって、太陽電池を製造することができる。
【００４８】
第２の実施形態では、基体１１に形成されたアモルファス半導体層に、結晶情報仲介媒体膜を介して、原版基体５０Ａの単結晶半導体層の一部が接触するように貼り合わせて熱処理を行い、接触した部分のアモルファス半導体層をまず結晶化させ、そこからアモルファス半導体層全体が単結晶化するようにした。これによって、基体１１上の単結晶半導体層を形成する際に、同じ大きさの単結晶半導体層を必要としないので、原版基体５０Ａの加工工程を簡略化することができるという効果を有する。
【００４９】
（第３の実施形態）
第３の実施形態では、第１と第２の実施形態で説明した方法を用いて大量に原版基体の単結晶半導体層の結晶情報が転写された単結晶半導体層を有する半導体装置の製造方法について説明する。
【００５０】
図５は、第３の実施形態による半導体装置の製造システムの構成を模式的に示す図である。この製造システム１００は、原版基体５０を搬送する原版基体搬送ライン１１０と、単結晶半導体層の形成対象である基体１１を搬送する基体搬送ライン１２０と、を備える。原版基体搬送ライン１１０は、原版基体５０を搬送する支持体１１１がループを構成し、３つの回転体１１２〜１１４によって所定の方向に原版基体５０を移動させる構成となっている。一方の基体搬送ライン１２０は、基体１１が搬入される領域から、単結晶半導体層が形成された基体１１が搬出される領域までの間が、基体１１を搬送する支持体１２１によって結ばれる構成となっている。なお、支持体１２１は図示しない駆動機構によって所定の方向に移動される。
【００５１】
原版基体搬送ライン１１０の支持体１１１には、複数の原版基体５０が所定の間隔で支持され、所定の方向に移動される。そして、ＣｅＯ2膜塗布部１３１でＣｅＯ2膜６１が原版基板５０の上面に塗布される。一方、基体搬送ライン１２０の支持体１２１に支持された基体１１は、まずアモルファスＳｉ層形成部１３２に搬送され、基体１１上面にアモルファスＳｉ層１２が形成される。その後、ＣｅＯ2膜塗布部１３３に搬送され、アモルファスＳｉ層１２上にＣｅＯ2膜６２が塗布される。
【００５２】
ついで、基体搬送ライン１２０の基体１１のＣｅＯ2膜６２が塗布された面と、原版基体搬送ライン１１０の原版基体５０のＣｅＯ2膜６１が塗布された面とが対向し、両者が接触するように、２つのラインの支持体１１１，１２１が合流する。その後、原版基体５０と基体１１とが接触した状態で加熱部１３４に搬送され、第１の実施形態で説明したように、原版基体５０の単結晶Ｓｉ層上に形成された単結晶ＣｅＯ2膜の結晶情報が基体１１上のＣｅＯ2膜６２へと転写され、その結晶情報がさらに基体１１上のアモルファスＳｉ層１２へと転写され、アモルファスＳｉ層１２内に単結晶Ｓｉ層１２ｊが形成される。
【００５３】
ついで、接触した状態の原版基体５０と基体１１は、ＣｅＯ2膜除去部１３５へと搬送され、基体１１と原版基体５０とが硫酸と過酸化水素水の混合液に浸漬され、ＣｅＯ2膜６１，６２が溶解除去される。なお、このＣｅＯ2膜除去部１３５でＣｅＯ2が溶解した硫酸と過酸化水素水の混合液はＣｅＯ2再生部１３６へと送られる。ＣｅＯ2再生部１３６では、ＣｅＯ2が溶解した硫酸と過酸化水素水の混合液に蓚酸などを付加して蓚酸セリウムとし、これを濾別し、焼成することで、再びＣｅＯ2とし、ＣｅＯ2膜塗布部１３１，１３３で再利用するようにしている。
【００５４】
ＣｅＯ2膜６１，６２が除去された基体１１と原版基体５０は、もう接合されておらず容易に分離可能であるので、ＣｅＯ2膜除去部１３５を通過した後、原版基体搬送ライン１１０の支持体１１１は、基体搬送ライン１２０の支持体１２１から分離する経路を進み、再びＣｅＯ2膜塗布部１３１へと原版基体５０を搬送する。一方の基体搬送ライン１２０では、アモルファスＳｉ層除去部１３７へと基体１１を搬送する。このアモルファスＳｉ層除去部１３７では、フッ酸、硝酸および酢酸の混合液に基体１１を浸潤させ、残存したアモルファスＳｉ層１２を選択的に除去し、基体１１上に単結晶Ｓｉ層１２ｊを残存させる。そして、単結晶Ｓｉ層１２ｊが残存した基体１１は、図示しない基体搬出部で支持体１２１から搬出され、つぎの工程へと移され、基体１１の各単結晶Ｓｉ層１２ｊ上に素子を形成して、半導体装置が得られることになる。
【００５５】
なお、上記した説明では、製造システム１００は、単結晶Ｓｉ層を有する基体１１を製造する場合について説明しているが、他の半導体材料からなる単結晶半導体層を有する基体１１を製造する場合も、製造システム１００は同様の構成とすることができる。
【００５６】
第３の実施形態では、任意の形状の基体１１に単結晶半導体層を、その結晶構造と結晶方位が制御された形で簡便に形成できるので、単結晶半導体層を備えた小面積の単位基体を多数並列させて、たとえば凸版印刷技術のように製造するようにした。これによって、高価なＳＯＩ半導体基板を使用せずに、結晶方位が制御された単結晶半導体層を離隔して配置した基体１１を連続して大量に形成することができるという効果を有する。
【００５７】
（第４の実施形態）
第１の実施形態では、基体上に複数の離隔した単結晶半導体層を有する半導体装置を形成する場合を示したが、第４の実施形態では、第１の実施形態での半導体装置の製造方法を応用して複数の単結晶半導体層が積層した構造の半導体装置を形成する場合について説明する。
【００５８】
図６は、第４の実施形態による半導体装置の製造方法の手順の一例を模式的に示す断面図である。まず、図６（ａ）に示されるように、第１の実施形態で説明した方法によって、絶縁性の基体１１上にアモルファスＳｉ層を形成し、ＣｅＯ2膜を介して原版基体に形成された単結晶Ｓｉ層と鏡像関係にある単結晶Ｓｉ層を形成する。そして、単結晶Ｓｉ層上に電界効果型トランジスタなどの素子を形成し、第１半導体層１３を形成する。
【００５９】
ついで、図６（ｂ）に示されるように、第１半導体層１３を形成した基体１１上にシリコン酸化膜などの層間絶縁膜１４を形成し、上面をＣＭＰ（Chemical  Mechanical  Polishing）法などの方法によって平坦化する。
【００６０】
その後、図６（ｃ）に示されるように、第１の実施形態で説明したのと同様の方法によって、層間絶縁膜１４上にアモルファスＧａＮ層を形成し、ＧａＮに対する結晶情報仲介媒体膜となるＺｎＯ膜を介して原版基体に形成された単結晶ＧａＮ層と鏡像関係にある単結晶ＧａＮ層を形成する。そして、単結晶ＧａＮ層上に電界効果型トランジスタなどの素子を形成し、第２半導体層１５を形成する。ついで、図６（ｄ）に示されるように、第２半導体層１５を形成した基体１１上にシリコン酸化膜などの層間絶縁膜１６を形成し、上面をＣＭＰ法などの方法によって平坦化する。
【００６１】
その後、図６（ｅ）に示されるように、第１の実施形態で説明したのと同様の方法によって、層間絶縁膜１６上にアモルファスＧａＡｓ層を形成し、ＧａＡｓに対する結晶情報仲介媒体膜となるＭｇＯ膜を介して原版基体に形成された単結晶ＧａＡｓ層と鏡像関係にある単結晶ＧａＡｓ層を形成する。そして、単結晶ＧａＡｓ層上に電界効果型トランジスタなどの素子を形成し、第３半導体層１７を形成する。そして、図６（ｆ）に示されるように、第３半導体層１７を形成した基体１１上にシリコン酸化膜などの層間絶縁膜１８を形成し、上面をＣＭＰ法などの方法によって平坦化する。
【００６２】
以上によって、複数の単結晶半導体層が積層した構造の半導体装置が得られる。なお、ここでは３層の半導体層１３，１５，１７を積層させる場合を例に示したが、積層数はこれに限定されるものではない。
【００６３】
第１の実施形態では、１種類の単結晶半導体層に素子を形成する場合を示したが、第４の実施形態では、単結晶半導体層の材料が異なる素子を含む半導体装置も、層間絶縁膜を介して積層させることで製造することができるという効果を有する。これによって、記憶機能 （メモリ）、演算機能（ロジック）、検知感覚機能（センサ）、表示機能（ディスプレイ）および通信機能などの大きく異なる機能を持つ電子回路を、一体化して有する複合電子機器を製造することができる。
【００６４】
（第５の実施形態）
第４の実施形態では、異なる材料からなる複数の単結晶半導体層を層間絶縁膜を介して積層させて半導体装置を製造する場合を説明したが、第５の実施形態では、同一の基体の主面内に異なる材料からなる複数の単結晶半導体層を形成する場合について説明する。
【００６５】
図７は、第５の実施形態による半導体装置の製造方法の手順の一例を模式的に示す斜視図である。まず、図７（ａ）に示されるように、第１の実施形態で説明した方法によって、絶縁性の基体１１上にアモルファスＳｉ層を形成し、ＣｅＯ2膜を介して原版基体に形成された単結晶Ｓｉ層と鏡像関係にある単結晶Ｓｉ層２１を形成する。そして、ＣｅＯ2膜を除去し、さらにアモルファスＳｉ層を選択的に除去する。これによって、たとえば、基体１１の領域Ｒ２１に単結晶Ｓｉ層２１が形成される。なお、図示していないが、原版基体には、領域Ｒ２１に対応する領域にのみ単結晶Ｓｉ層が形成され、その他の領域には単結晶Ｓｉ層は形成されていない。
【００６６】
ついで、図７（ｂ）に示されるように、第１の実施形態で説明したのと同様の方法によって、基体１１の領域Ｒ２２上に単結晶ＧａＮ層２２を形成する。具体的には、まず、単結晶Ｓｉ層２１が形成された基体１１上にアモルファスＧａＮ層を形成する。ついで、複数の単結晶ＧａＮ層を有する原版基体上とアモルファスＧａＮ層を形成した基体１１上に、ＧａＮに対する結晶情報仲介媒体膜となるＺｎＯ膜を形成し、両者をＺｎＯ膜を介して接触させる。熱処理を行って、原版基体の単結晶ＧａＮ層の結晶情報をＺｎＯ膜を介してアモルファスＧａＮ層に転写させることで、アモルファスＧａＮ層中に単結晶ＧａＮ層２２が形成される。そして、ＺｎＯ膜を除去し、さらにアモルファスＧａＮ層を選択的に除去する。なお、図示していないが、原版基体には、領域Ｒ２２に対応する領域にのみ単結晶ＧａＮ層が形成され、その他の領域には単結晶ＧａＮ層は形成されていない。
【００６７】
その後、図７（ｃ）に示されるように、第１の実施形態で説明したのと同様の方法によって、基体１１の領域Ｒ２３上に単結晶ＧａＡｓ層２３を形成する。具体的には、まず、単結晶Ｓｉ層２１と単結晶ＧａＮ層２２が形成された基体１１上にアモルファスＧａＡｓ層を形成する。ついで、複数の単結晶ＧａＡｓ層を有する原版基体上とアモルファスＧａＡｓ層を形成した基体１１上に、ＧａＡｓに対する結晶情報仲介媒体膜となるＭｇＯ膜を形成し、両者をＭｇＯ膜を介して接触させる。熱処理を行って、原版基体の単結晶ＧａＡｓ層の結晶情報をＭｇＯ膜を介してアモルファスＧａＡｓ層に転写させることで、アモルファスＧａＡｓ層中に単結晶ＧａＡｓ層２３が形成される。そして、ＭｇＯ膜を除去し、さらにアモルファスＧａＡｓ層を選択的に除去する。なお、図示していないが、原版基体には、領域Ｒ２３に対応する領域にのみ単結晶ＧａＡｓ層が形成され、その他の領域には単結晶ＧａＡｓ層は形成されていない。その後は、各単結晶半導体層上に電界効果型トランジスタなどの素子形成が行われる。
【００６８】
以上の工程によって、１枚の基体１１の上面内に複数の半導体材料からなる単結晶半導体層が離隔して配置された半導体装置が得られる。なお、ここでは３種類の半導体材料からなる単結晶半導体層を１枚の基体１１の主面に形成する場合を例に示したが、１枚の基体１１に形成する半導体材料の種類について、これに限定されるものではない。
【００６９】
第５の実施形態では、単結晶半導体層の材料が異なる素子も、１枚の基体１１上に混在して形成することができるという効果を有する。たとえば、高速高機能な半導体装置を、素子特性に最も適合した半導体材料（たとえばｎ型電界効果型トランジスタの場合にはＳｉ、ｐ型電界効果型トランジスタの場合にはＧｅ）上に、廉価に製造することが可能となる。これによって、記憶機能 （メモリ）、演算機能（ロジック）、検知感覚機能（センサ）、表示機能（ディスプレイ）および通信機能などの大きく異なる機能を持つ電子回路を、同一の基体１１の一の主面上に有する複合電子機器を製造することができる。
【００７０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７１】
１１…基体、１２…アモルファスＳｉ層、１２ａ〜１２ｊ，２１，５２ａ〜５２ｈ，５３…単結晶Ｓｉ層、１３…第１半導体層、１４，１６，１８…層間絶縁膜、１５…第２半導体層、１７…第３半導体層、２２…単結晶ＧａＮ層、２３…単結晶ＧａＡｓ層、５０，５０Ａ…原版基体、５１…基体、５５…貫通孔、６１，６２…ＣｅＯ2膜、６１ａ〜６１ｃ，６２ａ〜６２ｃ…単結晶ＣｅＯ2膜、１００…半導体装置の製造システム、１１０…原版基体搬送ライン、１１１，１２１…支持体、１２０…基体搬送ライン、１３１，１３３…ＣｅＯ2膜塗布部、１３２…アモルファスＳｉ層形成部、１３４…加熱部、１３５…ＣｅＯ2膜除去部、１３６…ＣｅＯ2再生部、１３７…アモルファスＳｉ層除去部。
【図１】
2013161932.tif 000003
【図２−１】
2013161932.tif 000004
【図２−２】
2013161932.tif 000005
【図２−３】
2013161932.tif 000006
【図２−４】
2013161932.tif 000007
【図２−５】
2013161932.tif 000008
【図３】
2013161932.tif 000009
【図４−１】
2013161932.tif 000010
【図４−２】
2013161932.tif 000011
【図５】
2013161932.tif 000012
【図６】
2013161932.tif 000013
【図７】
2013161932.tif 000014