(57)【要約】【課題】表示品質を向上させることが可能な電気光学装置、及び電子機器を提供する。【解決手段】第１基材１０ａ上に設けられたＬＤＤ領域３０ｓ１，３０ｄ１を有する半導体層３０ａと、半導体層３０ａを覆うように設けられたゲート絶縁膜１１ｇと、ゲート絶縁膜１１ｇ上のうち一部の領域に設けられたゲート電極３０ｇと、ゲート電極３０ｇを覆うように設けられた絶縁膜からなるサイドウォール酸化膜４０ａ，４０ｂと、少なくとも画素電極側ＬＤＤ領域３０ｄ１と平面的に重なるように設けられた遮光膜１７と、半導体層３０ａと電気的に接続された画素電極と、を備え、ゲート絶縁膜１１ｇにおける遮光膜１７と画素電極側ＬＤＤ領域３０ｄ１との間の一部のゲート絶縁膜１１ｇは、ゲート電極３０ｇと半導体層３０ａとの間のゲート絶縁膜１１ｇの膜厚と比較して、同等、又は薄く形成されている。【選択図】図５
2013182144.tif 000002
【特許請求の範囲】
【請求項１】
画素電極と、前記画素電極に電気信号を供給するトランジスタと、を備えた電気光学装置であって、
前記トランジスタは、
半導体層と、
前記半導体層を覆うように設けられた第１絶縁膜と、
前記第１絶縁膜上に設けられ前記半導体層のチャネル領域と平面視で重なるゲート電極と、
前記ゲート電極を覆うように設けられた第２絶縁膜と、
前記第１絶縁膜及び前記第２絶縁膜上に設けられ前記半導体層のＬＤＤ領域と平面視で重なる遮光膜と、を備え、
前記第１絶縁膜は、前記チャネル領域上の膜厚が、前記ＬＤＤ領域上の膜厚と比較して、同等、又は薄く形成されていることを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置であって、
前記第２絶縁膜は、前記ゲート電極の側壁を覆うサイドウォール部を備え、
前記サイドウォール部の前記側壁上の膜厚は、前記ＬＤＤ領域の長さより小さいことを特徴とする電気光学装置。
【請求項３】
請求項１又は請求項２に記載の電気光学装置であって、
前記半導体層と電気的に接続された画素電極を備え、
前記半導体層は、前記画素電極と電気的に接続される画素電極側ソースドレイン領域と、チャネル領域と、前記画素電極側ソースドレイン領域と前記チャネル領域との間に配置された画素電極側ＬＤＤ領域とを有し、
前記遮光膜は、少なくとも前記画素電極側ＬＤＤ領域を覆うように設けられていることを特徴とする電気光学装置。
【請求項４】
請求項３に記載の電気光学装置であって、
前記遮光膜は、前記画素電極側ソースドレイン領域と電気的に接続されていることを特徴とする電気光学装置。
【請求項５】
請求項３に記載の電気光学装置であって、
前記遮光膜は、前記画素電極側ソースドレイン領域と電気的に接続されていないことを特徴とする電気光学装置。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやライトバルブなどにおいて用いられている。
【０００３】
特に、液晶装置をライトバルブに用いる場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブに設けられた薄膜トランジスター（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作が生じないよう、液晶装置に入射光を遮る遮光膜が設けられている。
【０００４】
例えば、特許文献１には、容量線を用いてＬＤＤ（Lightly Doped Drain）構造を有する薄膜トランジスターを遮光し、薄膜トランジスターに入射する入射光を極力低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−４７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、薄膜トランジスターと容量線（遮光膜）とが層間絶縁膜を介して配置されているため、層間絶縁膜の厚みに相当する隙間から薄膜トランジスターに光が入射する（斜めから光が入射する）恐れがあった。つまり、遮光効果が十分ではなかった。これにより、リーク電流が増大したり誤動作が生じたりするという課題があった。
【課題を解決するための手段】
【０００７】
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００８】
［適用例１］本適用例に係る電気光学装置は、画素電極と、前記画素電極に電気信号を供給するトランジスタと、を備えた電気光学装置であって、前記トランジスタは、半導体層と、前記半導体層を覆うように設けられた第１絶縁膜と、前記第１絶縁膜上に設けられ前記半導体層のチャネル領域と平面視で重なるゲート電極と、前記ゲート電極を覆うように設けられた第２絶縁膜と、前記第１絶縁膜及び前記第２絶縁膜上に設けられ前記半導体層のＬＤＤ領域と平面視で重なる遮光膜と、を備え、前記第１絶縁膜は、前記チャネル領域上の膜厚が、前記ＬＤＤ領域上の膜厚と比較して、同等、又は薄く形成されていることを特徴とする。
【０００９】
本適用例によれば、ＬＤＤ領域と平面視で重なる領域の第１絶縁膜（ゲート絶縁膜）の膜厚が、他の領域の第１絶縁膜の膜厚と比較して同等、又はそれより薄いので、半導体層と遮光膜との距離を従来と比較して小さくすることが可能となる。よって、遮光膜と半導体層との間に入射する光の量を少なくすることができ、半導体層に光が入射することを抑えることができる。これにより、リーク電流が増大したり誤動作したりすることを防ぐことができる。
【００１０】
［適用例２］上記適用例に係る電気光学装置において、前記第２絶縁膜は、前記ゲート電極の側壁を覆うサイドウォール部を備え、前記サイドウォール部の前記側壁上の膜厚は、前記ＬＤＤ領域の長さより小さいことが好ましい。
【００１１】
本適用例によれば、本適用例によれば、ＬＤＤ領域の長さよりサイドウォールの厚みが薄いので、サイドウォールが設けられていても、遮光膜によってＬＤＤ領域の一部を遮光することが可能となる。よって、ＬＤＤ領域に光が照射することを抑えることができ、リーク電流が増大したり誤動作したりすることを防ぐことができる。加えて、ゲート電極を覆うようにサイドウォールが設けられているので、ゲート電極と遮光膜との間で、カップリング容量が増加することによるプッシュダウン現象が生じることを抑えることができる。
【００１２】
［適用例３］上記適用例に係る電気光学装置において、前記半導体層と電気的に接続された画素電極を備え、前記半導体層は、前記画素電極と電気的に接続される画素電極側ソースドレイン領域と、チャネル領域と、前記画素電極側ソースドレイン領域と前記チャネル領域との間に配置された画素電極側ＬＤＤ領域とを有し、前記遮光膜は、少なくとも前記画素電極側ＬＤＤ領域を覆うように設けられていることが好ましい。
【００１３】
本適用例によれば、少なくとも画素電極側ＬＤＤ領域を覆うように遮光膜が設けられているので、リーク電流が増大したり誤動作することを防ぐことができる。
【００１４】
［適用例４］上記適用例に係る電気光学装置において、前記遮光膜は、前記画素電極側ソースドレイン領域と電気的に接続されていることが好ましい。
【００１５】
本適用例によれば、画素電極側ソースドレイン領域と遮光膜とが電気的に接続されているので、遮光膜を介して画素電極と電気的に接続させることが可能となり、比較的容易に、かつシンプルな構造で形成することができる。
【００１６】
［適用例５］上記適用例に係る電気光学装置において、前記遮光膜は、前記画素電極側ソースドレイン領域と電気的に接続されていないことが好ましい。
【００１７】
本適用例によれば、画素電極側ソースドレイン領域と遮光膜とが電気的に接続されていないので、上記に記載の画素電極側ソースドレインと電気的に接続されている場合と比較して、構造が複雑になるものの、従来と比較してリーク電流が増大したり誤動作することを防ぐことができる。
【００１８】
［適用例６］本適用例に係る電子機器は、上記に記載の電気光学装置を備えることを特徴とする。
【００１９】
本適用例によれば、上記に記載の電気光学装置を備えているので、高性能な動作が得られる電子機器を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】液晶装置の構成を示す模式平面図。
【図２】図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】液晶装置の構造を示す模式断面図。
【図５】（ａ）は液晶装置を構成するＴＦＴの構造を示す模式平面図であり、（ｂ）は（ａ）に示す液晶装置のＡ−Ａ’線に沿う模式断面図。
【図６】ＴＦＴの一部の製造方法を工程順に示す模式断面図。
【図７】ＴＦＴの一部の製造方法を工程順に示す模式断面図。
【図８】液晶装置を備えた電子機器としての投射型表示装置の構成を示す概略図。
【図９】（ａ）は変形例の液晶装置を構成するＴＦＴの構造を示す模式平面図であり、（ｂ）は（ａ）に示す液晶装置のＢ−Ｂ’線に沿う模式断面図。
【発明を実施するための形態】
【００２１】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２２】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２３】
本実施形態では、薄膜トランジスターを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２４】
＜電気光学装置としての液晶装置＞
まず、本実施形態の液晶装置について図１〜図３を参照して説明する。図１は、液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。
【００２５】
図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する基板としての第１基材１０ａ、および対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
【００２６】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材１４を介して接合されている。その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００２７】
シール材１４の内側には、複数の画素Ｐが配列した画素領域Ｅが設けられている。画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１及び図２では図示省略したが、画素領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。
【００２８】
素子基板１０の１辺部に沿ったシール材１４と該１辺部との間に、データ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４と画素領域Ｅとの間に、検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４と画素領域Ｅとの間に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部に沿ったシール材１４と検査回路２５との間には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。
【００２９】
対向基板２０側における額縁状に配置されたシール材１４の内側には、同じく額縁状に遮光部１８（見切り部）が設けられている。遮光部１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光部１８の内側が複数の画素Ｐを有する画素領域Ｅとなっている。なお、図１では図示省略したが、画素領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。
【００３０】
データ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子６１に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。なお、検査回路２５の配置はこれに限定されず、データ線駆動回路２２に沿ったシール材１４と画素領域Ｅとの間に設けてもよい。
【００３１】
図２に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた透光性の画素電極２７およびスイッチング素子である薄膜トランジスター（ＴＦＴ：Thin Film Transistor、以降、「ＴＦＴ３０」と呼称する）と、信号配線と、これらを覆う第１配向膜２８とが形成されている。
【００３２】
また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。具体的な構造についての説明は後述する。本発明における素子基板１０は、少なくとも画素電極２７、ＴＦＴ３０、信号配線、第１配向膜２８を含むものである。
【００３３】
対向基板２０の液晶層１５側の表面には、遮光部１８と、これを覆うように成膜された平坦化層３３と、平坦化層３３を覆うように設けられた共通電極３１と、共通電極３１を覆う第２配向膜３２とが設けられている。本発明における対向基板２０は、少なくとも遮光部１８、共通電極３１、第２配向膜３２を含むものである。
【００３４】
遮光部１８は、図１に示すように画素領域Ｅを取り囲むと共に、平面的に走査線駆動回路２４、検査回路２５と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。
【００３５】
平坦化層３３は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光部１８を覆うように設けられている。このような平坦化層３３の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００３６】
共通電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層３３を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００３７】
画素電極２７を覆う第１配向膜２８および共通電極３１を覆う第２配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。本実施形態では、第１配向膜２８および第２配向膜３２として上記無機配向膜が採用されている。
【００３８】
このような液晶装置１００は、例えば透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。本実施形態ではノーマリーブラックモードが採用されている。
【００３９】
図３に示すように、液晶装置１００は、少なくとも画素領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００４０】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００４１】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域（ソース領域）に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域（ドレイン領域）に電気的に接続されている。
【００４２】
データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを各画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００４３】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００４４】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された共通電極３１との間で一定期間保持される。
【００４５】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と共通電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。容量素子１６は、２つの容量電極の間に誘電体層を有するものである。
【００４６】
図４は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図４を参照しながら説明する。なお、図４は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
【００４７】
図４に示すように、液晶装置１００は、一対の基板の一方である素子基板１０と、これに対向配置される一対の基板の他方である対向基板２０とを備えている。素子基板１０を構成する第１基材１０ａ、及び対向基板２０を構成する第２基材２０ａは、上記したように、例えば、石英基板等によって構成されている。
【００４８】
第１基材１０ａ上には、チタン（Ｔｉ）やクロム（Ｃｒ）等からなる下側遮光膜３ｃが形成されている。下側遮光膜３ｃは、平面的に格子状にパターニングされており、各画素の開口領域を規定している。なお、下側遮光膜３ｃは、走査線３ａの一部として機能するようにしてもよい。第１基材１０ａ及び下側遮光膜３ｃ上には、シリコン酸化膜等からなる下地絶縁層１１ａが形成されている。
【００４９】
下地絶縁層１１ａ上には、ＴＦＴ３０及び走査線３ａ等が形成されている。ＴＦＴ３０は、例えば、ＬＤＤ（Lightly Doped Drain）構造、及び第２絶縁膜を構成するサイドウォール（サイドウォール部、側壁絶縁膜）構造を有している。具体的には、ＴＦＴ３０は、ポリシリコン等からなる半導体層３０ａと、半導体層３０ａを覆うように設けられた第１絶縁膜としてのゲート絶縁膜１１ｇと、ゲート絶縁膜１１ｇ上に設けられたポリシリコン膜等からなる走査線３０ｇとを有する。上記したように、走査線３０ｇは、ゲート電極としても機能する。
【００５０】
半導体層３０ａは、例えば、リン（Ｐ）イオン等のＮ型の不純物イオンが注入されることにより、Ｎ型のＴＦＴ３０として形成されている。具体的には、半導体層３０ａは、チャネル領域３０ｃと、データ線側ＬＤＤ領域３０ｓ１と、データ線側ソースドレイン領域３０ｓと、画素電極側ＬＤＤ領域３０ｄ１と、画素電極側ソースドレイン領域３０ｄとを備えている。
【００５１】
チャネル領域３０ｃには、ボロン（Ｂ）イオン等のＰ型の不純物イオンがドープされている。その他の領域（３０ｓ１，３０ｓ，３０ｄ１，３０ｄ）には、リン（Ｐ）イオン等のＮ型の不純物イオンがドープされている。このように、ＴＦＴ３０は、Ｎ型のＴＦＴとして形成されている。
【００５２】
ゲート電極３０ｇ、下地絶縁層１１ａ、及び走査線３ａ上には、シリコン酸化膜等からなる第１層間絶縁層１１ｂが形成されている。第１層間絶縁層１１ｂ上には、蓄積容量７０が設けられている。具体的には、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ及び画素電極２７に電気的に接続された画素電位側容量電極としての中継層７１と、固定電位側容量電極としての容量線３ｂの一部とが、誘電体膜７２を介して対向配置されることにより、蓄積容量７０が形成されている。
【００５３】
容量線３ｂは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Ａｌ（アルミニウム）膜から形成することも可能である。
【００５４】
中継層７１は、例えば、導電性のポリシリコン膜からなり蓄積容量７０の画素電位側容量電極として機能する。ただし、中継層７１は、容量線３ｂと同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。中継層７１は、画素電位側容量電極としての機能のほか、コンタクトホールＣＮＴ５１及びＣＮＴ５２を介して、画素電極２７とＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ（ドレイン領域）とを中継接続する機能を有する。
【００５５】
蓄積容量７０上には、第２層間絶縁層１１ｃを介してデータ線６ａが形成されている。データ線６ａは、第１層間絶縁層１１ｂ及び第２層間絶縁層１１ｃに開孔されたコンタクトホールＣＮＴ５３を介して、半導体層３０ａのデータ線側ソースドレイン領域３０ｓ（ソース領域）に電気的に接続されている。
【００５６】
データ線６ａ上には、第３層間絶縁層１１ｄを介して画素電極２７が形成されている。画素電極２７は、第２層間絶縁層１１ｃ及び第３層間絶縁層１１ｄに開孔されたコンタクトホールＣＮＴ５２を介して中継層７１に接続されることにより、半導体層３０ａの画素電極側ソースドレイン領域３０ｄ（ドレイン領域）に電気的に接続されている。なお、画素電極２７は、例えば、ＩＴＯ（Indium Tin Oxide）膜等の透明導電性膜から形成されている。
【００５７】
画素電極２７及び第３層間絶縁層１１ｄ上には、ラビング処理等の所定の配向処理が施された第１配向膜２８が設けられている。第１配向膜２８は、例えば、ポリイミド膜等の透明な有機膜からなる。第１配向膜２８上には、シール材１４（図２参照）により囲まれた空間に液晶等の電気光学物質が封入された液晶層１５が設けられている。
【００５８】
一方、第２基材２０ａ上には、その全面に渡って共通電極３１が設けられている。共通電極３１上（図４では下側）には、ラビング処理等の所定の配向処理が施された第２配向膜３２が設けられている。共通電極３１は、上述の画素電極２７と同様に、例えばＩＴＯ膜等の透明導電性膜からなる。第２配向膜３２も、上述の第１配向膜２８と同様に、例えば、ポリイミド膜等の透明な有機膜からなる。
【００５９】
液晶層１５は、画素電極２７からの電界が印加されていない状態で第１配向膜２８及び第２配向膜３２によって所定の配向状態をとる。シール材１４は、素子基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。
【００６０】
図５（ａ）は、液晶装置を構成するＴＦＴの構造を示す模式平面図である。図５（ｂ）は、図５（ａ）に示す液晶装置のＡ−Ａ’線に沿う模式断面図である。図６及び図７は、ＴＦＴの一部の製造方法を工程順に示す模式断面図である。以下、ＴＦＴの構造及び製造方法を、図５〜図７を参照しながら説明する。
【００６１】
図５に示すように、ＴＦＴ３０は、トップゲート構造となっており、半導体層３０ａ、ゲート電極３０ｇを有して構成されている。半導体層３０ａは、チャネル長を有するチャネル領域３０ｃ、データ線側ＬＤＤ領域３０ｓ１、画素電極側ＬＤＤ領域３０ｄ１、データ線側ソースドレイン領域３０ｓ、画素電極側ソースドレイン領域３０ｄを有している。
【００６２】
具体的には、第１基材１０ａ側から下地絶縁層１１ａを介して半導体層３０ａが設けられており、半導体層３０ａを覆うようにゲート絶縁膜１１ｇが設けられている。そして、ゲート絶縁膜１１ｇ上にゲート電極３０ｇが設けられている。ゲート電極３０ｇの側壁には、サイドウォール酸化膜４０ａ，４０ｂが設けられている。
【００６３】
ゲート絶縁膜１１ｇは、少なくとも画素電極側ＬＤＤ領域３０ｄ１と平面的に重なる領域の一部の膜厚が、その他の領域の膜厚と比較して同等、又は薄くなるように形成されている。以下、サイドウォール酸化膜４０ａ，４０ｂの製造方法と共にゲート絶縁膜１１ｇの形成方法について、図６を参照しながら説明する。
【００６４】
図６（ａ）に示す工程では、半導体層３０ａ１上に、ゲート電極３０ｇとなるゲート電極層３０ｇ１と絶縁層４０ｃ１とを成膜する。具体的には、第１基材１０ａ上にポリシリコン等からなる半導体層３０ａ１を成膜する。次に、半導体層３０ａ１の表面に熱酸化を施し、半導体層３０ａ１の表面にゲート絶縁膜１１ｇ１を形成する。ゲート絶縁膜１１ｇ１の厚みは、例えば、７０ｎｍである。その後、例えば、ＣＶＤ法により、ゲート絶縁膜１１ｇ１上にポリシリコンなどからなるゲート電極層３０ｇ１及び絶縁層４０ｃ１を成膜する。
【００６５】
図６（ｂ）に示す工程では、フォトリソグラフィ技術及びエッチング技術を用いて、絶縁層４０ｃ１及びゲート電極層３０ｇ１をパターニングする。これにより、ゲート絶縁膜１１ｇ１上に、ゲート電極３０ｇ及び絶縁膜４０ｃが形成される。
【００６６】
次に、ゲート電極３０ｇ及び絶縁膜４０ｃなどの膜（レジスト膜を含む）をマスクとして、リン（Ｐ）などの不純物を半導体層３０ａ１にイオン注入する。これにより、ゲート電極３０ｇの両側に、低濃度の不純物が導入されたデータ線側ＬＤＤ領域３０ｓ１と、画素電極側ＬＤＤ領域３０ｄ１とが形成される。更に、その両側に、データ線側ソースドレイン領域３０ｓと、画素電極側ソースドレイン領域３０ｄとが形成される。
【００６７】
図７（ａ）に示す工程では、半導体層３０ａ及びゲート電極３０ｇなどを覆うように、絶縁層４０ｚを成膜する。具体的には、例えば、ＣＶＤ法を用いて絶縁層４０ｚを成膜する。
【００６８】
図７（ｂ）に示す工程では、ＲＩＥ（Reactive Ion Etching）などの異方性エッチング（ドライエッチング）を施し、絶縁層４０ｚをエッチバック処理することによりゲート電極３０ｇの側壁にサイドウォール酸化膜４０ａ，４０ｂを形成する。
【００６９】
図７（ｃ）に示す工程では、更に異方性エッチングを施し、ゲート絶縁膜１１ｇ１の膜厚を薄くする。具体的には、異方性エッチングを施すことにより、ゲート電極３０ｇ及びサイドウォール酸化膜４０ａ，４０ｂと平面的に重ならない領域のゲート絶縁膜１１ｇが薄くなる。
【００７０】
このように形成することにより、少なくとも画素電極側ＬＤＤ領域３０ｄ１と平面的に重なる領域のゲート絶縁膜１１ｇの厚みが、その他の領域のゲート絶縁膜１１ｇ１の膜厚と比較して同等、又は薄くなるように形成することができる。よって、図５（ｂ）に示すように、遮光膜１７と半導体層３０ａとの間に入射する光の量を少なくすることができ、半導体層３０ａに光が入射することを抑えることができる。
【００７１】
図５（ｂ）に示すように、少なくとも画素電極側ＬＤＤ領域３０ｄ１と平面的に重なる領域のゲート絶縁膜１１ｇ上に遮光膜１７が設けられている。具体的には、ゲート電極３０ｇ、サイドウォール酸化膜４０ａ、ゲート絶縁膜１１ｇの一部の領域上に、遮光膜１７が設けられている。
【００７２】
なお、画素電極側ＬＤＤ領域３０ｄ１の長さＬより、サイドウォール酸化膜４０ａの厚みＷを薄く設定することにより、画素電極側ＬＤＤ領域３０ｄ１の一部の領域と遮光膜１７との距離を近づけることができる。画素電極側ＬＤＤ領域３０ｄ１の長さＬは、例えば、１μｍである。サイドウォール酸化膜４０ａの厚みＷは、例えば、０．５μｍである。
【００７３】
このように、画素電極側ＬＤＤ領域３０ｄ１の長さＬよりサイドウォール酸化膜４０ａの厚みＷが薄いので、サイドウォール酸化膜４０ａが設けられていても、遮光膜１７によって画素電極側ＬＤＤ領域３０ｄ１の一部を遮光することが可能となる。よって、画素電極側ＬＤＤ領域３０ｄ１に光が照射することを抑えることができ、リーク電流が増大したり誤動作したりすることを防ぐことができる。加えて、ゲート電極３０ｇを覆うようにサイドウォール酸化膜４０ａが設けられているので、ゲート電極３０ｇと遮光膜１７との間でプッシュダウン現象が生じることを抑えることができる。
【００７４】
遮光膜１７は、コンタクトホールＣＮＴ５４を介して、画素電極側ソースドレイン領域３０ｄと電気的に接続されている。また、データ線側ソースドレイン領域３０ｓは、層間絶縁層１１ｂ，１１ｃに設けられたコンタクトホールＣＮＴ５３を介して、データ線６ａと電気的に接続されている。なお、半導体層３０ａは、データ線６ａの延在方向に沿うように設けられている。
【００７５】
遮光膜１７は、上記したように、少なくとも画素電極側ＬＤＤ領域３０ｄ１と平面的に重なるように設けられており、更に、遮光膜１７は、画素電極側ソースドレイン領域３０ｄ、ゲート電極３０ｇの一部と平面的に重なるように設けられている。遮光膜１７は、図５（ａ）に示すように、平面的にデータ線６ａと重ならない領域まで延在する延設部１７ａを有する。遮光膜１７は、延設部１７ａと接続されたコンタクトホールＣＮＴ５１を介して画素電極２７と電気的に接続されている。
【００７６】
遮光膜１７の材料としては、光を反射、あるいは吸収する機能を有する膜であり、例えば、窒化チタン（ＴｉＮ）、タングステンシリサイド（ＷＳｉ）、アモルファスタングステンシリサイド、アルミニウムなどが挙げられる。
【００７７】
このように設けられた遮光膜１７により、それよりも上層から入射する光を遮光することが可能となっている。遮光膜１７は、平面的に画素電極側ＬＤＤ領域３０ｄ１と重なるように配置されるため、入射光が画素電極側ＬＤＤ領域３０ｄ１を照射することを防ぐことが可能となり、ＴＦＴ３０におけるリーク電流が増大したり、誤動作したりすることを抑えることができる。
【００７８】
また、本実施形態では、画素電極側ＬＤＤ領域３０ｄ１に対して、ピンポイントで遮光性を高めることができる。よって、各画素Ｐの開口領域が小さくなることを抑えることができる。これにより、各画素Ｐを微細化しても、開口率が極端に小さくなることを防ぐことができる。
【００７９】
＜電子機器＞
次に、本実施形態の電子機器としての投射型表示装置について、図８を参照して説明する。図８は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
【００８０】
図８に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【００８１】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【００８２】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【００８３】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【００８４】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
【００８５】
このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【００８６】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【００８７】
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、スイッチング素子の動作性能が向上された液晶装置１００を用いているので、高い信頼性が実現されている。
【００８８】
以上詳述したように、本実施形態の液晶装置１００及び電子機器によれば、以下に示す効果が得られる。
【００８９】
（１）本実施形態の液晶装置１００によれば、画素電極側ＬＤＤ領域３０ｄ１と平面的に重なる領域のゲート絶縁膜１１ｇが、他の領域のゲート絶縁膜１１ｇ１の膜厚と比較して同等、又はそれより薄いので、半導体層３０ａと遮光膜１７との距離を従来と比較して小さくすることが可能となる。また、少なくとも画素電極側ＬＤＤ領域３０ｄ１を覆うように遮光膜１７が設けられているので、遮光膜１７と半導体層３０ａとの間に入射する光の量を少なくすることができ、半導体層３０ａ（３０ｄ１）に光が入射することを抑えることができる。つまり、遮光性を向上させることができる。これにより、リーク電流が増大したり誤動作することを防ぐことができる。加えて、ゲート電極３０ｇに隣接してサイドウォール酸化膜４０ａ，４０ｂが設けられているので、ゲート電極３０ｇと遮光膜１７との間でプッシュダウン現象が生じることを抑えることができる。
【００９０】
（２）本実施形態の液晶装置１００によれば、画素電極側ＬＤＤ領域３０ｄ１の長さＬよりサイドウォール酸化膜４０ａ，４０ｂの厚みＷが薄いので、サイドウォール酸化膜４０ａ，４０ｂが設けられていても、遮光膜１７によって画素電極側ＬＤＤ領域３０ｄ１の一部を遮光することが可能となる。よって、画素電極側ＬＤＤ領域３０ｄ１に光が照射することを抑えることができ、リーク電流が増大したり誤動作したりすることを防ぐことができる。
【００９１】
（３）本実施形態の液晶装置１００によれば、画素電極側ソースドレイン領域３０ｄと遮光膜１７とが電気的に接続されているので、遮光膜１７の延設部１７ａを介して画素電極２７と電気的に接続させることが可能となり、比較的容易に、かつシンプルな構造で形成することができる。
【００９２】
（４）本実施形態の電子機器によれば、上記に記載の液晶装置１００を備えているので、高性能な動作が得られる電子機器を提供することができる。
【００９３】
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【００９４】
（変形例１）
上記したように、遮光膜１７は、画素電極側ソースドレイン領域３０ｄと電気的に接続されていることに限定されず、例えば、電気的に接続されていない、つまり、フローティングの状態で設けられていてもよい。具体的には、図９を参照しながら説明する。
【００９５】
図９（ａ）は、変形例の液晶装置を構成するＴＦＴの構造を示す模式平面図である。図９（ｂ）は、図９（ａ）に示す液晶装置のＢ−Ｂ’線に沿う模式断面図である。図９に示すＴＦＴ１３０は、概ね上記実施形態と同様に形成されており、トップゲート構造になっている。異なる点として、変形例の遮光膜１１７は、画素電極側ソースドレイン領域３０ｄに電気的に接続されていない。
【００９６】
また、遮光膜１１７が画素電極側ソースドレイン領域３０ｄと電気的に接続されていないので、上記したような延設部１７ａ（図５（ａ）参照）を介して画素電極２７と画素電極側ソースドレイン領域３０ｄと電気的に接続することができない。よって、以下の様にして接続させる。
【００９７】
具体的には、走査線３ｃに沿うように半導体層３０ａが設けられている。また、データ線６ａの一部と平面的に重なるようにゲート電極３０ｇが設けられている。このゲート電極３０ｇの両端は、コンタクトホールＣＮＴ５５、ＣＮＴ５６を介してゲート電極３０ｇの下方に配置された走査線３ｃと電気的に接続されている。
【００９８】
このようにすることにより、画素電極側ソースドレイン領域３０ｄの上方にデータ線６ａなどの配線を無くすことが可能となり、画素電極側ソースドレイン領域３０ｄと画素電極２７とをコンタクトホールＣＮＴ５７を介して電気的に接続させることができる。
【００９９】
なお、上記実施形態と同様に、半導体層３０ａ上のゲート絶縁膜１１ｇ上には、少なくとも画素電極側ＬＤＤ領域３０ｄ１と平面的に重なる領域に遮光膜１１７が設けられている。これにより、入射光が画素電極側ＬＤＤ領域３０ｄ１を照射することを防ぐことが可能となり、ＴＦＴ１３０におけるリーク電流が増大したり、誤動作したりすることを抑えることができる。加えて、プッシュダウン現象の発生を抑えることができる。
【０１００】
（変形例２）
上記したように、薄膜トランジスターとしてＴＦＴ３０（１３０）に用いることに限定されず、例えば、その他のＴＦＴに用いるようにしてもよい。また、このＴＦＴ３０を透過型の液晶装置１００に適用することに限定されず、反射型や半透過型の液晶装置に適用するようにしてもよい。
【０１０１】
（変形例３）
上記したＴＦＴ３０は、液晶装置１００以外にも、例えば、有機ＥＬ装置、電子ペーパーなどの電気光学装置に適用するようにしてもよい。
【０１０２】
（変形例４）
上記したように、液晶装置１００を投射型表示装置１０００に用いることに限定されず、例えば、スマートフォン、携帯電話機、ヘッドマウントディスプレイ、ＥＶＦ（Electrical View Finder）、小型プロジェクター、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
【符号の説明】
【０１０３】
３ａ…走査線、３ｂ…容量線、３ｃ…走査線、６ａ…データ線、１０…素子基板、１０ａ…基板としての第１基材、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層、１１ｃ…第２層間絶縁層、１１ｄ…第３層間絶縁層、１１ｇ…第１絶縁膜としてのゲート絶縁膜、１４…シール材、１５…液晶層、１６…容量素子、１７，１１７…遮光膜、１７ａ…延設部、１８…遮光部、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８…第１配向膜、２９…配線、３０，１３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｄ１…画素電極側ＬＤＤ領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３０ｓ１…データ線側ＬＤＤ領域、３１…共通電極、３２…第２配向膜、３３…平坦化層、４０ａ，４０ｂ…第２絶縁膜を構成するサイドウォールとしてのサイドウォール酸化膜（サイドウォール部）、４０ｃ…絶縁膜、ＣＮＴ５１，５２，５３，５４，５５，５６，５７…コンタクトホール、６１…外部接続用端子、７０…蓄積容量、７１…中継層、７２…誘電体膜、１００…液晶装置、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。
【図１】
2013182144.tif 000003
【図２】
2013182144.tif 000004
【図３】
2013182144.tif 000005
【図４】
2013182144.tif 000006
【図５】
2013182144.tif 000007
【図６】
2013182144.tif 000008
【図７】
2013182144.tif 000009
【図８】
2013182144.tif 000010
【図９】
2013182144.tif 000011