(57)【要約】【課題】相変化メモリの書き換え電流および書き換え電圧を低減する。【解決手段】相変化膜を記憶素子として用いた相変化メモリにおいて、相変化膜２ａ、２ｂとして、温度低下に対して結晶化領域の抵抗変化が減少する温度領域を持つ材料を用い、かつ相変化膜２ａ、２ｂの間に、相変化膜２ａ、２ｂよりも大きい熱伝導率と、相変化膜２ａ、２ｂよりも小さい抵抗率を有する中間金属膜１を挿入する。そして、書き換え時に発生する相変化膜２ａ、２ｂ内の熱を中間金属膜１を通じて放熱することにより、相変化膜２ａ、２ｂ内の熱分布を均一にすると共に、中間金属膜１近傍の相変化膜２ａ、２ｂを局所冷却し、高抵抗状態にすることにより、書き換え電流の過剰な増加を抑制する。【選択図】図１
2013045892.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一対の電極と、前記一対の電極の間に形成された相変化膜とを有し、
パルス電気信号の印加によって前記相変化膜に生じる抵抗変化を利用して情報の記録および消去を行う相変化型不揮発性メモリを備えた不揮発性半導体記憶装置であって、
前記相変化膜は、その抵抗率が温度の上昇によって減少する温度領域を有し、
前記相変化膜の間には、前記相変化膜を２つの領域に分離する中間膜が挿入され、
前記中間膜の熱伝導率は、前記相変化膜の熱伝導率よりも大きく、
前記中間膜の抵抗率は、前記相変化膜の抵抗率よりも小さいことを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記中間膜は、金属からなることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項３】
前記中間膜は、カーボンナノチューブからなることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項４】
前記中間膜は、グラフェンからなることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項５】
前記相変化膜は、前記中間膜の融点よりも低い温度で相転移する材料からなることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項６】
前記中間膜の膜厚をｄとし、前記相変化膜と前記中間膜との合計の膜厚をＤ、前記中間膜の抵抗をＲｍ、前記中間膜が挿入されているときの前記相変化膜の抵抗をＲｇ、前記中間膜が挿入されていないときの前記相変化膜の抵抗をＲｏとしたとき、
【数２】
2013045892.tif 000004
の関係が成り立つことを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項７】
前記相変化膜に前記パルス電気信号を印加する手段がＭＯＳトランジスタまたはダイオードであることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項８】
前記中間膜によって分離された２つの領域における前記相変化膜の膜厚は、互いに等しいことを特徴とする請求項１記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置に関し、特に、相変化型不揮発性メモリの書き換え電流の低減に適用して有効な技術に関するものである。
【背景技術】
【０００２】
現存する各種半導体メモリの利点を集約した次世代半導体メモリとして研究・開発がなされている相変化型不揮発性メモリ(ＰＣＲＡＭ： Phase-Change Random Access memory)は、ＯＵＭ(Ovonic Unified Memory)とも呼ばれており、例えば特許文献１、特許文献２などに記載がある。
【０００３】
相変化型不揮発性メモリ（以下、相変化メモリと略称する）は、メモリセルの記憶保持部に相変化材料（カルコゲナイド）を用い、この相変化材料の結晶相と非晶相との間に生じる電気伝導度の差異によって情報を識別保持させるメモリである。その特徴としては、（１）相変化材料を比較的微細化しても記憶保持性能が劣化しない、（２）２つの相を桁違いに異なる電気伝導度とすることもでき、中間的なレベル、すなわち多値化も可能である、（３）高速スイッチングに有利な相変化材料の選定もできる、等が挙げられており、不揮発性、高ビット密度、高速アクセスといった理想的メモリとしての可能性を備えている。
【０００４】
開示されている技術によれば、相変化メモリは、相変化膜を一対の金属電極（下部電極、上部電極）で挟んだ微小な記憶素子にＭＯＳトランジスタを接続したものを基本メモリセル（１ビット）とし、情報の記録および消去は、記憶素子にパルス電流を流し、発生するジュール熱による自己加熱を利用して行う。
【０００５】
記録時には、相変化膜が比較的低温で結晶化速度が速い温度領域まで加熱するようなパルス電流（セットパルス）を与え、相変化膜を結晶化させる。消去時には、相変化膜が高温の後に急冷するようなパルス電流（リセットパルス）を与え、相変化膜を非晶質化させる。相変化膜が結晶相のときは電気伝導度が高く、非晶質相のときは比較的電気伝導度が低い。再生時は、相変化膜に低い電圧を印加し、流れる電流を電圧変換して情報を読み取る。
【０００６】
相変化メモリのメモリセル構造の一例を図１９に示す。相変化メモリのメモリセルは、単結晶シリコンからなる半導体基板１００上に形成されたメモリセル選択用のＭＯＳトランジスタと、このＭＯＳトランジスタに直列に接続された記憶素子とで構成される。ＭＯＳトランジスタは、ゲート絶縁膜１０３、ゲート電極１０４およびｎ＋拡散層（ソース、ドレイン）１０８などで構成され、記憶素子は、カルコゲナイドからなる相変化膜１１９を上下の金属電極（下部電極１１７および上部電極１２１）で挟み込んだ構造になっている。
【０００７】
一方、相変化トランジスタとしては、相変化膜を結晶化したり、非晶質化したりすることにより、メモリ作用を示すことが報告されている（非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表平１１−５１４１５０号公報
【特許文献２】特表２００１−５０２８４８号公報
【非特許文献】
【０００９】
【非特許文献１】S.Hosaka, K.Miyauchi, T.Tamura, Y.Yinand, H.Sone，“Proposal of memory transistor using a phase change and nano-size effects for high density memory array”, PCOS 2003, Shizuoka，Japan, pp.52-55(2003).
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明が対象としている相変化メモリは、パルス電流を印加して相変化膜を結晶化／非晶質化させることにより情報を記録するメモリである。
【００１１】
相変化メモリの隣り合うメモリセル同士は、絶縁膜によって素子分離されており、メモリセルにパルス電流を印加すると、電流パスとなる相変化膜にジュール熱が発生する。その際、素子分離用の絶縁膜には電流が流れず、熱源とならないことから、１つのメモリセルの相変化膜全体を結晶化して情報の書き換え（セット）を行うと、相変化膜の中心部と周辺部（絶縁膜との隣接部）との間に温度差が生じ、相変化膜の中心部分が過剰に加熱されてしまうことになる。
【００１２】
一般的に、相変化膜の電気伝導度は、温度依存性を持っている。そして、電気伝導度の温度依存性が正である場合、書き換えのために印加するパルスは、通常、電圧一定パルスであるために、温度が上昇するとより多くの電流が流れ、過剰なジュール熱の発生によって、温度がさらに上昇することになる。
【００１３】
相変化膜の書き換え電流は、上下の金属電極間において相変化膜全体に流れる電流の積分値であり、相変化膜の任意の位置に書き換えに必要な最低限の電流が流れれば十分である。ところが、前述の通り、相変化膜には、温度上昇によって書き換えに必要な電流以上の過剰な電流が流れてしまうため、書き換え電流および書き換え電力を低減することができないという問題がある。
【００１４】
そこで、電圧一定パルスではなく、電流一定パルスで書き換えを行えば、前述した過剰な電流を防止できる可能性がある。しかしながら、ジュール加熱による相変化膜の温度は、一般的に数ｎｓで飽和するため、電流の制御は、サブｎｓオーダーで行う必要がある。
【００１５】
ところが、一般的に電流パルスの立ち上がりには数十ｎｓ程度を要するため、前述した相変化膜の温度上昇による電気伝導度の変化に起因する電流増加に対して電流補償が追従できず、電流一定パルスによる書き換え方式でも電力の低減は困難である。従って、書き換え電流を低減するためには、従来に無い新たな手段が必要となる。
【００１６】
本発明の目的は、相変化メモリの書き換え電流および書き換え電圧を低減することのできる技術を提供することにある。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１９】
本発明の好ましい一態様である不揮発性半導体記憶装置は、少なくとも一対の電極と、前記一対の電極の間に形成された相変化膜とを有し、パルス電気信号の印加によって前記相変化膜に生じる抵抗変化を利用して情報の記録および消去を行う相変化型不揮発性メモリを備えた不揮発性半導体記憶装置であって、
前記相変化膜は、その抵抗率が温度の上昇によって減少する温度領域を有し、
前記相変化膜の間には、前記相変化膜を２つの領域に分離する中間膜が挿入され、
前記中間膜の熱伝導率は、前記相変化膜の熱伝導率よりも大きく、
前記中間膜の抵抗率は、前記相変化膜の抵抗率よりも小さいものである。
【発明の効果】
【００２０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００２１】
書き換え時に発生する相変化膜内の熱を中間膜を通じて放熱することにより、相変化膜の抵抗が減少するので、情報書き換え時の電流増加を防止して書き換え電流を低減することができる。
【００２２】
また、相変化膜の温度分布を中心部と周辺部で平均化することができるので、相変化膜全体を均一に結晶化することができ、書き換え時の電力を低減することができる。
【図面の簡単な説明】
【００２３】
【図１】（ａ）、（ｂ）、（ｄ）は、本発明の実施の形態である相変化メモリの熱計算に用いる記憶素子の座標系を示す図であり、（ｃ）は、この記憶素子の等価回路図である。
【図２】本発明の実施の形態である相変化メモリの記憶素子を示す概略断面図である。
【図３】（ａ）、（ｂ）、（ｃ）は、本発明の実施の形態である相変化メモリの書き換え電圧、書き換え電流、書き換え電力の中間金属膜熱伝導率依存性を示すグラフである。
【図４】（ａ）、（ｂ）、（ｃ）は、本発明の実施の形態である相変化メモリの書き換え電圧、書き換え電流、書き換え電力の中間金属膜膜厚依存性を示すグラフである。
【図５】本発明の実施の形態である相変化メモリの記憶素子の別例を示す概略断面図である。
【図６】本発明の実施の形態である相変化メモリの製造方法を示す断面図である。
【図７】図６に続く相変化メモリの製造方法を示す断面図である。
【図８】図７に続く相変化メモリの製造方法を示す断面図である。
【図９】図８に続く相変化メモリの製造方法を示す断面図である。
【図１０】図９に続く相変化メモリの製造方法を示す断面図である。
【図１１】図１０に続く相変化メモリの製造方法を示す断面図である。
【図１２】図１１に続く相変化メモリの製造方法を示す断面図である。
【図１３】図１２に続く相変化メモリの製造方法を示す断面図である。
【図１４】図１３に続く相変化メモリの製造方法を示す断面図である。
【図１５】図１４に続く相変化メモリの製造方法を示す断面図である。
【図１６】図１５に続く相変化メモリの製造方法を示す断面図である。
【図１７】図１６に続く相変化メモリの製造方法を示す断面図である。
【図１８】図１７に続く相変化メモリの製造方法を示す断面図である。
【図１９】従来の相変化メモリのメモリセル構造の一例を示す断面図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。
【００２５】
本実施の形態では、相変化膜の電気伝導度の温度依存性が正の依存性を示す相変化メモリにおいて、メモリセルにパルス電流を印加して情報の書き換え（セット）を行う際、相変化膜の中間に挿入した中間金属膜を利用した局所冷却による書き換え電流および書き換え電力の低減を図った例について説明する。
【００２６】
まず、モデルを用いた数値計算により、本実施の形態における書き換え電流・電力低減効果について説明する。ここでは、図１に示した円筒座標系によるｒｚ面での二次元熱計算を行い、書き換えに必要な電圧、電流および電力を見積もった。なお、同図（ａ）に示す座標系のｚ軸と、同図（ｂ）に示す座標系のｚ軸とは同一のものである。また、図２に示すように、記憶素子は、中心軸に対して円対称の形をしており、記憶保持部である相変化膜２ａ、２ｂの周辺は、絶縁膜（酸化シリコン膜）３で覆われている。さらに、第１の相変化膜２ａは下部電極４ａに電気的に接続され、第２の相変化膜２ｂは上部電極４ｂに電気的に接続されている。
【００２７】
図１（ｂ）に示すように、一対の金属電極（下部電極４ａ、上部電極４ｂ）で挟まれた２層の相変化膜２ａ、２ｂの真ん中に相変化膜２ａ、２ｂよりも熱伝導率が高い金属材料からなる中間金属膜１（膜厚＝ｄナノメータ(ｎｍ)）を挿入し、この中間金属膜１の電気伝導率(σmetal)を１０６／１．２（Ｓ／ｍ）と仮定した。また、パラメータの温度依存性は、相変化膜２ａ、２ｂの電気伝導率のみとし、書き換えに必要な電力値・電流値の見積もり方法は、相変化膜２ａ、２ｂと素子分離用絶縁膜（酸化シリコン膜）との境界面における温度の最高値が相変化材料の融点を超える値とした。なお、一般的な相変化材料であるＧｅ２Ｓｂ２Ｔｅ５の面心立方(Face Centered Cubic)構造の電気伝導度は、温度の増加に対して増加することが知られている（例えば、B.Leeら, J.Appl, Phys，97，093509(2005))。
【００２８】
図３は、上記モデルを用いて計算した書き換え電圧（同図（ａ））、書き換え電流（同図（ｂ））、書き換え電力（同図（ｃ））の中間金属膜膜厚依存性を示すグラフである。
【００２９】
計算の結果、中間金属膜１の膜厚（ｄ）が厚くなると、書き換え電流および書き換え電力が低減することが分かった。これは、中間金属膜１によって不均一に加熱された相変化膜２ａ、２ｂの中間金属膜１による局所的な冷却効果、および円筒型の記憶素子の中心部と周辺部での温度の均一化による効果であると考えられる。
【００３０】
相変化膜２ａ、２ｂの書き換え電流は、上下の金属電極（下部電極４ａ、上部電極４ｂ）間において相変化膜２ａ、２ｂ全体に流れる電流の積分値である。相変化膜２ａ、２ｂの間に中間金属膜１を挿入しない場合には、パルス電圧の印加によって相変化膜２ａ、２ｂに電流が流れた際、隣り合うメモリセルを分離する絶縁膜（酸化シリコン膜）には電流が流れず、熱源とならないため、相変化膜２ａ、２ｂの中心部付近と周辺部との間に温度差が生じる。よって、相変化膜２ａ、２ｂの全体を結晶化して情報を書き換えると、相変化膜２ａ、２ｂの中心部を過剰に加熱してしまうことになる。ここで用いている相変化膜２ａ、２ｂは、温度の上昇によって電気伝導度が上昇する（正の依存性）ため、より多くの電流が流れ、書き換え電力が上昇することになる。
【００３１】
これに対し、相変化膜２ａ、２ｂの間に中間金属膜１を挿入した場合には、中間金属膜１を介して相変化膜２ａ、２ｂの中心部から周辺部へと熱が拡散する。これにより、相変化膜２ａ、２ｂの中心部と周辺部の温度差を少なくすることができるので、相変化膜２ａ、２ｂの中心部に過剰な電流が流れるのを防ぎ、書き換え電流・電力を低減させることができる。さらに、中間金属膜１の存在によって、中間金属膜１の近傍の相変化膜２ａ、２ｂが冷却され、電気伝導度が減少する（すなわち高抵抗状態になる）ため、相変化膜２ａ、２ｂの全抵抗が減少する。これにより、書き換え電流・電力が低減されることになる。
【００３２】
なお、ここでは相変化膜２ａ、２ｂの間に金属材料からなる中間膜（中間金属膜１）を挿入したが、相変化膜２ａ、２ｂよりも小さな抵抗率を持つ材料であれば、金属材料以外のものを使用することもできる。他方、中間膜に相変化材料よりも大きい抵抗率を持つ材料を用いた場合は、中間膜からの発熱が大きくなり、相変化膜２ａ、２ｂの冷却効果が十分に得られなくなる。
【００３３】
図４は、熱計算により見積もった書き換え電圧（同図（ａ））、書き換え電力（同図（ｂ））、書き換え電流（同図（ｃ））の中間金属膜膜厚依存性を示すグラフである。
【００３４】
中間金属膜１の膜厚ｄが厚くなるに伴い、書き換え電力および書き換え電流は、いったん減少した後に増加することが分かる。これは、中間金属膜１による相変化膜２ａ、２ｂの冷却効果が大き過ぎると、相変化膜２ａ、２ｂ全体の温度が下がり、より多くの電力・電流が必要となるためである。
【００３５】
次に、中間金属膜１の膜厚と相変化膜２ａ、２ｂの膜厚との関係を導く。図１（ｂ）に示すように、相変化膜２ａ、２ｂの間に挿入した中間金属膜１の膜厚をｄ、相変化膜２ａ、２ｂと中間金属膜１との合計の膜厚をＤとし、半径をｒ０とする。
【００３６】
ここで、相変化膜２ａ、２ｂの熱伝導率をκｇ、中間金属膜１の熱伝導率をκｍとすると、本実施の形態では、中間金属膜１として相変化膜２ａ、２ｂよりも熱伝導率の小さい材料を選んでいることから、それぞれの熱伝導率の関係は、下記の式（１）で表される。
【００３７】
κｇ＜κｍ                  （１）
また、図１（ｃ）に示すメモリセルの等価回路において、第１の相変化膜２ａの膜厚と第２の相変化膜２ｂの膜厚が等しい場合を考える。
【００３８】
ここで、相変化膜２ａ、２ｂの位置（ｒ，φ，ｚ）における微小体積当たりの抵抗をρｇ（ｒ，φ，ｚ）とすると、図１（ｄ）に示すｒ−φ面（符号５で示す面）に平行な厚さｄｚを有する相変化膜２ｂの位置ｚにおける抵抗Ｒｇと、中間金属膜１の抵抗Ｒｍとの関係は、相変化膜２ａ、２ｂの抵抗率ρｇが中間金属膜１の抵抗率ρｍよりも大きい（ρｇ＞ρｍ）ことから、Ｒｍ＞Ｒｇとなる。
【００３９】
また、相変化膜２ａ、２ｂの間に中間金属膜１を挿入しない場合の相変化膜２ｂの抵抗をＲ０とすると、Ｒｏ＜Ｒｇの関係が成り立つ。これは、中間金属膜１を挿入することにより、相変化膜２ａ、２ｂの温度が中間金属膜１の冷却効果によって低下し、相変化膜２ａ、２ｂの電気伝導率が低下する（すなわち抵抗が上昇する）ためである。
【００４０】
中間金属膜１を挿入する前の相変化膜２ａ、２ｂの抵抗はＲｏＤ、中間金属膜１を挿入した後の相変化膜２ａ、２ｂ、中間金属膜１の合成抵抗は、Ｒｇ（Ｄ−ｄ）＋Ｒｍｄと表される。
【００４１】
そして、相変化膜２ａ、２ｂの抵抗（ＲｏＤ）と合成抵抗（Ｒｇ（Ｄ−ｄ）＋Ｒｍｄ）がＲｏＤ＜Ｒｇ（Ｄ−ｄ）＋Ｒｍｄの関係を満たす場合において、中間金属膜１の挿入による相変化膜２ａ、２ｂの抵抗上昇に起因する書き換え電流・電力の低減効果が得られる。
【００４２】
以上を整理すると、
【００４３】
【数１】
2013045892.tif 000003
【００４４】
の関係が成り立つ。つまり、中間金属膜１の膜厚ｄは、少なくとも条件（２）を満たすことが必要である。
【００４５】
なお、ここでは、第１の相変化膜２ａの膜厚と第２の相変化膜２ｂの膜厚が等しい場合について説明したが、両者の膜厚が等しくない場合でも、中間金属膜１の挿入による書き換え電流・電力低減の効果が得られる。ただし、両者の熱容量が同じであれば、第１の相変化膜２ａと第２の相変化膜２ｂの温度分布が中間金属膜１に対して位置対称の関係となるため、温度低減による書き換え電流・電力抑制効果はより顕著となる。よって、中間金属膜１は、相変化膜２ａ、２ｂの中間位置に挿入することが望ましい。
【００４６】
また、ここでは、２層の相変化膜２ａ、２ｂの中間に低熱伝導率の中間金属膜１を挟む例を挙げたが、図５に示すように、相変化膜２を複数層に分け、各相変化膜２の間に低熱伝導率の中間金属膜１を挟んだ構造を採用しても差し支えない。この場合でも、中間金属膜１とそれに隣接する２層の相変化膜２、２との関係が、前述した条件（２）を満たすようにすることで大きな書き換え電流・電力低減効果が得られる。
【００４７】
次に、図６〜図１８を用いて、本実施の形態による相変化メモリの製造方法を工程順に説明する。
【００４８】
まず、図６に示すように、面方位（１００）の単結晶シリコンからなるｐ型の半導体基板（以下、基板という）１００を用意する。基板１００としては、単結晶シリコン基板の他、例えばＳＯＩ(Silicon On Insulator)基板、単結晶Ｇｅ基板、ＧＯＩ(Ge On Insulator)基板、結晶に歪み応力を加えた歪みシリコン基板などを用いても差し支えない。
【００４９】
次に、窒化シリコン膜（図示せず）をマスクに用いたドライエッチングで基板１００に溝を形成した後、この溝内に酸化シリコン膜１０１を埋め込む。続いて、化学的機械的研磨(ＣＭＰ：Chemical Mechanical Polishing)法で基板１００の表面を平坦化し、素子分離溝１０２を形成することにより、トランジスタが形成される活性領域を画定する。
【００５０】
次に、基板濃度調整用不純物のイオン注入と引き延ばし熱処理、およびしきい値電圧調整用不純物のイオン注入と活性化熱処理を行う。続いて、基板１００の表面を希釈フッ酸水溶液によって洗浄した後、熱酸化処理を行うことにより、基板１００の表面に膜厚３ｎｍ程度の酸化シリコン膜からなるゲート絶縁膜１０３を形成する。ゲート絶縁膜１０３としては、酸化シリコン膜以外の絶縁膜、例えば酸化シリコン膜の表面付近を窒化処理した酸窒化シリコン膜（ＳｉＯＮ膜）や、種々の金属を酸化処理または窒化処理して形成したｈｉｇｈ−ｋ膜、あるいはこれらの積層膜などを用いても差し支えない。
【００５１】
次に、図７に示すように、ゲート絶縁膜１０３の上部にＣＶＤ法で多結晶シリコン膜１０４ａと、酸化シリコン膜からなるキャップ絶縁膜１０５とを順次堆積する。多結晶シリコン膜１０４ａには、その導電型をｎ型にするために、成膜中にリン（Ｐ）またはヒ素（Ａｓ）を導入する。多結晶シリコン膜１０４ａは、ゲート電極材料となるものであるが、他のゲート電極材料として、例えばシリサイド膜や金属膜などを用いても差し支えない。
【００５２】
次に、図８に示すように、フォトレジスト膜をマスクに用いたドライエッチングでキャップ絶縁膜１０５と多結晶シリコン膜１０４ａとをパターニングしてゲート電極１０４を形成した後、ゲート電極１０４の両側の基板１００にｎ型不純物（リンまたはヒ素）をイオン注入してｎ−型拡散層１０６を形成する。
【００５３】
次に、図９に示すように、基板１００上にＣＶＤ法で窒化シリコン膜を堆積した後、この窒化シリコン膜を異方性エッチングしてゲート電極１０４の側壁にサイドウォールスペーサ１０７を形成する。続いて、基板１００にヒ素をイオン注入した後、活性化熱処理を行うことにより、ソース、ドレインを構成するｎ＋拡散層１０８を形成する。ここまでの工程により、ｎチャネル型のメモリセル選択用ＭＩＳトランジスタが完成する。
【００５４】
なお、メモリセル選択用ＭＩＳトランジスタのゲート電極１０４は、ダミーゲートプロセスによって形成することもできる。ダミーゲートプロセスでは、まず、ゲート絶縁膜１０３上に堆積したダミーゲート用の導電膜（多結晶シリコン膜など）を加工してダミーゲート電極を形成し、続いてソースおよびドレインを形成した後、ゲート絶縁膜およびダミーゲート電極を除去する。次に、ゲート絶縁膜を再度形成し、続いてその上部にゲート用の導電膜（金属膜など）を堆積した後、この導電膜を加工してゲート電極１０４を形成する。ダミーゲートプロセスを用いた場合は、結晶化温度の低いｈｉｇｈ−ｋ材料を用いてゲート絶縁膜１０３を形成することもできる。
【００５５】
次に、図１０に示すように、基板１００上にＣＶＤ法で酸化シリコン膜からなる層間絶縁膜１１０を堆積し、続いてその表面を化学的機械研磨法で平坦化した後、ｎ＋拡散層１０８（ソース、ドレイン）の上部の層間絶縁膜１１０にコンタクトホール１１１を形成し、コンタクトホール１１１の内部にプラグ１１２を形成する。プラグ１１２は、次の工程で層間絶縁膜１１０上に形成する記録層と下層のメモリセル選択用ＭＩＳトランジスタとを電気的に接続する役割をするもので、例えば窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜との積層膜で構成する。
【００５６】
次に、図１１に示すように、層間絶縁膜１１０の上部に、第１層目の配線１１３を形成する。配線１１３は、コンタクトホール１１１の内部のプラグ１１２を介してメモリセル選択用ＭＩＳトランジスタのｎ＋拡散層１０８と電気的に接続される。配線１１３を形成するには、例えば層間絶縁膜１１０の上部にスパッタリング法でタングステン膜を堆積した後、フォトレジスト膜をマスクにしたドライエッチングでこのタングステン膜をパターニングする。
【００５７】
次に、図１２に示すように、基板１００上にＣＶＤ法で酸化シリコン膜からなる層間絶縁膜１１４を堆積し、続いてその表面を化学的機械研磨法で平坦化した後、前記コンタクトホール１１１およびプラグ１１２を形成した方法と同様の方法により、配線１１３の上部の層間絶縁膜１１４にスルーホール１１５を形成し、スルーホール１１５の内部にプラグ１１６を形成する。
【００５８】
次に、層間絶縁膜１１４の上部にスパッタリング法でＴａ膜（図示せず）を形成した後、基板１００を熱処理チャンバ（図示せず）に移してＴａ膜をラジカル酸化する。これにより、図１３に示すように、層間絶縁膜１１４の上部に酸化タンタル（Ｔａ２Ｏ５）膜からなる界面層１１８が形成される。界面層１１８は、層間絶縁膜１１４と、次の工程でその上部に形成する相変化材料（ＧｅＳｂＴｅ膜１１９ａ）との剥離を防止する接着層としての役割と、情報の書き換え時にジュール熱が記憶素子からプラグ１１６に逃げるのを抑制する熱抵抗層としての役割を兼ねている。
【００５９】
次に、図１４に示すように、界面層１１８の上部にスパッタリング法で非晶質のＧｅＳｂＴｅ膜１１９ａ、タングステン膜１２０ａ、非晶質のＧｅＳｂＴｅ膜１１９ｂ、およびタングステン膜１２１ａを順次堆積する。
【００６０】
次に、基板１００を熱処理チャンバ（図示せず）に移し、２００〜４００℃程度の窒素雰囲気中で基板１００を熱処理することにより、非晶質のＧｅＳｂＴｅ膜１１９ａ、１１９ｂを結晶化する。なお、タングステン膜１２１ａを堆積する工程に先立って基板１００を熱処理すると、ＧｅＳｂＴｅ膜１１９ａを構成する原子の昇華が顕著になり、膜の組成比が変動したり、膜厚が薄くなったりする。従って、この熱処理は、ＧｅＳｂＴｅ膜１１９ｂの表面をタングステン膜１２１ａで覆った状態で行うことが望ましい。
【００６１】
次に、図１５に示すように、タングステン膜１２１ａの上部にＣＶＤ法で酸化シリコン膜を堆積した後、フォトレジスト膜をマスクにしたドライエッチングでこの酸化シリコン膜をパターニングすることにより、記憶素子形成領域のタングステン膜１２１ａの上部に酸化シリコン膜からなるハードマスク１２２を形成する。
【００６２】
次に、図１６に示すように、ハードマスク１２２をマスクにしたドライエッチングでタングステン膜１２１ａをパターニングすることにより、タングステン膜１２１ａからなる上部電極１２１を形成する。
【００６３】
次に、ハードマスク１２２を除去した後、図１７に示すように、上部電極１２１をマスクにしたドライエッチングでＧｅＳｂＴｅ膜１１９ｂ、タングステン膜１２０ａ、ＧｅＳｂＴｅ膜１１９ａを順次パターニングし、続いてＧｅＳｂＴｅ膜１１９ａの下層の界面層１１８をパターニングする。ここまでの工程により、スルーホール１１５内のプラグ１１６を下部電極とし、その上部にＧｅＳｂＴｅ膜１１９ａ、タングステン膜１２０ａからなる中間金属膜１２０、ＧｅＳｂＴｅ膜１１９ｂ、タングステン膜１２１ａからなる上部電極１２１が順次積層された記憶素子が形成される。
【００６４】
次に、図１８に示すように、上部電極１２１の上部にＣＶＤ法で酸化シリコン膜からなる層間絶縁膜１２３を堆積し、続いてその表面を化学的機械研磨法で平坦化した後、前記スルーホール１１５およびプラグ１１６を形成した方法と同様の方法により、上部電極１２１の上部の層間絶縁膜１２３にスルーホール１２４を形成し、スルーホール１２４の内部にプラグ１２５を形成する。
【００６５】
その後、前記第１層目の配線１１３を形成した方法と同様の方法により、層間絶縁膜１２３の上に第２層目の配線１２６を形成する。配線１２６は、スルーホール１２４の内部のプラグ１２５を介して上部電極１２１と電気的に接続される。
【００６６】
上述した製造方法により、５０ｎｍの膜厚を有する第１の相変化膜１１９ａ、５０ｎｍの膜厚を有する第２の相変化膜１１９ｂ、５ｎｍの膜厚を有する中間金属膜１２０を有する直径１００ｎｍの記憶素子を作製したところ、中間金属膜１２０を有しない構造の記憶素子と比較して３０％の書き換え電流・電力低減効果が得られた。
【００６７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６８】
例えば、前記実施の形態では、記憶素子を構成する相変化材料としてＧｅＳｂＴｅ膜を用いたが、相転移温度以下の温度領域において、温度の上昇により抵抗率が減少する領域を持つ材料であり、かつ前述の温度範囲にて書き換えを行う相変化材料であれば、どのような材料でもよい。
【００６９】
また、前記実施の形態では、相変化膜の間に挿入する中間金属膜としてタングステン膜を用いた例を示したが、熱伝導率が相変化材料よりも大きい金属であれば、タングステン以外の金属を用いて差し支えない。また、中間金属膜に代えてカーボンナノチューブ、グラフェンといった、高い電気伝導率および熱伝導率を持つ材料を成膜して用いると、薄膜であっても、より大きな電流・電力効果が得られる。
【００７０】
上記カーボンナノチューブやグラフェンは、磁性を持つ金属触媒を介してＣＶＤ法により成膜することができる。また、別の基板に成膜したカーボンナノチューブやグラフェンを転写法で第１のＧｅＳｂＴｅ膜上に成膜した後、スパッタリング法で第２のＧｅＳｂＴｅ膜を成膜することにより、前記構造の記憶素子を作成することも可能である。
【００７１】
ただし、第１のＧｅＳｂＴｅ膜の結晶化温度よりも著しく高い温度でカーボンナノチューブやグラフェンを成膜した場合には、前述したように、ＧｅＳｂＴｅ膜の特性に影響を及ぼす可能性があるので注意が必要である。従って、カーボンナノチューブまたはグラフェンの成膜温度において安定な膜として存在できる相変化材料を用いることにより、上記問題を回避することができる。また、低温条件で基板上にグラフェン層を成膜する方法として、別の基板への膜成長後、所望の基板へ転写する方法がある（例えば特開２０１１−６２６５号公報）。
【００７２】
相変化膜の間に挿入する中間膜材料としてグラフェンを用いる場合には、単層グラフェンでも電流・電力低減効果が得られるが、膜厚がある程度厚いほうが低減効果がより顕著であるため、多層グラフェンを用いることで、より大きな効果が得られると考えられる。
【００７３】
また、耐熱性樹脂にカーボンナノチューブを分散させて塗布し、中間膜の熱伝導率と電気伝導率を所望の値に制御することにより、電流・電力低減効果を高めることができる。ただし、この場合においても、相変化膜の膜厚と中間膜の膜厚の関係が前述した条件（２）を満たすことが必要である。
【００７４】
また、前記実施の形態では、相変化膜へのパルス電圧、パルス電流の印加手段として、ＭＯＳトランジスタを用いた例を示したが、その他の半導体素子、例えばダイオードなどを用いても差し支えない。
【００７５】
また、相変化膜の間に挿入する中間金属膜の位置は、当該中間金属膜が金属電極に接していなければどこでもよい。中間金属膜が上下どちらかの電極に接してしまうと、相変化膜中の温度分布が中間金属膜挿入前のものと変わらなくなってしまうため、電流・電力低減効果が失われるためである。また、中間金属膜によって分離された２層の相変化膜の熱容量が中間金属膜の両側で同じであれば、書き換え時の相変化膜の温度分布が中間金属膜の両側で等しくなり、中間金属膜による冷却効果がより顕著になるためである。
【００７６】
なお、本発明が対象としている相変化メモリには、情報の書き換え時、書き換え動作を行ったメモリセルに隣接するメモリセルが熱の伝搬によって同時に加熱され、隣接メモリセルの情報が書き換わってしまう、いわゆる熱ディスターブという問題がある。
【００７７】
すなわち、メモリ素子は、一般的に、メモリセル単体で動作させるのではなく、アレイ状に配置した多数のメモリセルを一括して書き換え（セット、リセット）する、いわゆるページ書き換えによって情報を記録する。ところが、各メモリセルの温度が情報の記録に必要な温度を著しく超えた温度まで上昇してしまうと、発生した熱が隣接メモリセルまで拡散し、熱ディスターブが起こる頻度が増加する可能性があるために、過剰な温度上昇を防ぐ手段が必要となる。しかしながら、相変化膜の間に中間金属膜を挿入する本発明構造の場合は、記憶素子の過剰な加熱を抑制することが可能となるため、熱ディスターブの発生頻度を低減することが可能となる。
【産業上の利用可能性】
【００７８】
本発明は、相変化メモリの書き換え電流および書き換え電圧の低減に利用することができる。
【符号の説明】
【００７９】
１  中間金属膜
２、２ａ、２ｂ  相変化膜
３  絶縁膜（酸化シリコン膜）
４ａ  下部電極
４ｂ  上部電極
５  ｒ−φ面
１００  半導体基板
１０１  酸化シリコン膜
１０２  素子分離溝
１０３  ゲート絶縁膜
１０４  ゲート電極
１０４ａ  多結晶シリコン膜
１０５  キャップ絶縁膜
１０６  ｎ−型拡散層
１０７  サイドウォールスペーサ
１０８  ｎ＋拡散層（ソース、ドレイン）
１１０  層間絶縁膜
１１１  コンタクトホール
１１２  プラグ
１１３  配線
１１４  層間絶縁膜
１１５  スルーホール
１１６  プラグ
１１７  下部電極
１１８  界面層
１１９  相変化膜
１１９ａ、１１９ｂ  ＧｅＳｂＴｅ膜
１２０  中間金属膜
１２０ａ  タングステン膜
１２１  上部電極
１２１ａ  タングステン膜
１２２  ハードマスク
１２３  層間絶縁膜
１２４  スルーホール
１２５  プラグ
１２６  配線
【図１】
2013045892.tif 000005
【図２】
2013045892.tif 000006
【図３】
2013045892.tif 000007
【図４】
2013045892.tif 000008
【図５】
2013045892.tif 000009
【図６】
2013045892.tif 000010
【図７】
2013045892.tif 000011
【図８】
2013045892.tif 000012
【図９】
2013045892.tif 000013
【図１０】
2013045892.tif 000014
【図１１】
2013045892.tif 000015
【図１２】
2013045892.tif 000016
【図１３】
2013045892.tif 000017
【図１４】
2013045892.tif 000018
【図１５】
2013045892.tif 000019
【図１６】
2013045892.tif 000020
【図１７】
2013045892.tif 000021
【図１８】
2013045892.tif 000022
【図１９】
2013045892.tif 000023