(57)【要約】【課題】エミッタ層とベース層との界面の酸化膜をコントロールすることにより、エミッタ層とベース層の界面の酸化膜の影響をコントロールしてエミッタ抵抗の低抵抗化と安定化を図ること。【解決手段】コレクタ層１上にベース層２を形成する工程と、ベース層２上に層間絶縁膜３とポリシリコン層４とを形成したのちに、ポリシリコン層４をドライエッチングで開口４ａを形成する工程と、ポリシリコン層4をハードマスクとして層間絶縁膜３をエッチングし、エミッタ開口部３ａを形成する工程と、エミッタ開口部３ａとベース層２との界面に酸化膜６を形成する工程とを有し、エミッタ開口部３ａを形成する工程と酸化膜６を形成する工程とを同一チャンバー１０内で行う。【選択図】図１
2013168562.tif 000002
【特許請求の範囲】
【請求項１】
ポリシリコンエミッタを形成するために酸化膜を除去してポリシリコン膜を形成する半導体装置の製造方法において、
コレクタ層上にベース層を形成する工程と、
前記ベース層上に層間絶縁膜とポリシリコン層とを形成したのちに、該ポリシリコン層をドライエッチングで開口を形成する工程と、
前記ポリシリコン層をハードマスクとして前記層間絶縁膜をエッチングし、エミッタ開口部を形成する工程と、
前記エミッタ開口部と前記ベース層との界面に酸化膜を形成する工程とを有し、
前記エミッタ開口部を形成する工程と前記酸化膜を形成する工程とを同一チャンバー内で行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より詳細には、エミッタ層とベース層の界面の酸化膜の影響をコントロールしてエミッタ抵抗の低抵抗化と安定化を図るようにした半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法として、例えば、ポリシリコンエミッタバイポーラトランジスタの製造方法が知られている。この種のポリシリコンエミッタバイポーラトランジスタの製造方法におけるポリシリコン（多結晶Ｓｉ）エミッタは、高能力及び高速バイポーラトランジスタばかりではなく、Ｂｉ−ＣＭＯＳ（バイポーラ−ＣＭＯＳ）素子にも広く用いられる。
【０００３】
ポリシリコンエミッタ構造を有するバイポーラトランジスタを製造する場合、先ず単結晶シリコン基板と電極に用いられるポリシリコン膜とが接続されるように単結晶シリコン基板上に形成されている酸化膜を除去し、次いで、ポリシリコン膜を蒸着等の気相析着法により形成する。
しかしながら、ポリシリコンエミッタを製造するために酸化膜を除去してポリシリコン膜を形成する場合、酸化膜の除去による問題点及びポリシリコン膜の形成による問題点が生ずる。
【０００４】
先ず、単結晶シリコン基板に存在する酸化膜を除去することにより生ずる問題点について説明する。つまり、酸化膜を除去するために、酸化膜を反応イオンエッチング法にて食刻すると、酸化膜の直下にある単結晶シリコン基板の表面（通常ベースエリアとなるべき部位）が損なわれエミッタ抵抗値が増加し、動作速度及びトランスコンダクタンスが低下するという問題点があった。
【０００５】
そこでこれらの問題点を解消するために、例えば、特許文献１には、低いエミッタ抵抗をもつポリシリコンエミッタバイポーラトランジスタの製造方法が提案されており、ポリシリコンエミッタ形成の際、発生する高い抵抗値を減少させる方法が開示されている。
つまり、特許文献１に記載のものは、シリコン基板上にＮ＋埋没層とＮ型エピタキシャル層とを形成する工程と、エピタキシャル層上にＮ型不純物をイオン注入してバイポーラトランジスタが形成されるコレクタエリアとなるＮ型ウェルを形成する工程と、酸化によりフィールド酸化膜を形成する工程と、コレクタエリア内にＮ＋拡散層を形成する工程と、Ｐ型不純物をイオン注入してベースエリア形成用のイオン注入エリアを形成する工程と、酸化膜を形成する工程と、酸化膜を食刻して接触窓を形成する工程と、ランプアップ法を用いてポリシリコン膜を被着した後、パターニングしてポリシリコンパターンを形成する工程と、基板全面にかけてエミッタエリアを形成するためのイオン注入工程と、イオン注入された不純物を同時に拡散させてベースエリア及びエミッタエリアを形成する工程と、酸化膜とＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜とを形成する工程と、ＢＰＳＧ膜と酸化膜とを写真食刻にて順次食刻して金属接触口を形成する工程と、金属膜を被着しパターニングして金属電極パターンを形成する工程とを有する製造方法が開示されている。
【０００６】
このようなポリシリコンエミッタバイポーラトランジスタの製造方法によると、エミッタ形成のために単結晶シリコン基板上の酸化膜をエッチングするとき基板に生ずる損傷を回復してエミッタ抵抗値を低く抑えることができ、単結晶シリコン膜を形成するとき酸化膜の再成長を抑制してエミッタ抵抗値を低く抑えると共に、工程時間を短縮して量産性を向上できるという効果を奏する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０６−２９３０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した特許文献１に記載の構成では、ベースエリア形成時に形成した酸化膜を食刻した後に、ポリシリコンを形成するまでに外気にふれることとなるため、ベース層の表面に酸化膜が再度成長することとなる。このため、自然酸化膜の影響をコントロールできず、意図せぬエミッタ抵抗の増加や、バラつきの増加が発生するという問題が生じる。
【０００９】
そこで、本発明は、ベース層の表面の自然酸化膜の除去からエミッタのためのポリシリコンを同一装置内で行うことで、ベース層の表面を酸素濃度が制御された環境に置き、自然酸化膜の影響を無くし、エミッタ層とベース層との界面の酸化膜をコントロールすることにより、エミッタ層とベース層との界面の酸化膜の影響をコントロールし、エミッタ抵抗の低抵抗化と安定化を実現したものである。
【００１０】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、エミッタ層とベース層との界面の酸化膜をコントロールすることにより、エミッタ層とベース層の界面の酸化膜の影響をコントロールしてエミッタ抵抗の低抵抗化と安定化を図るようにした半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、ポリシリコンエミッタを形成するために酸化膜を除去してポリシリコン膜を形成する半導体装置の製造方法において、コレクタ層上にベース層を形成する工程と、前記ベース層上に層間絶縁膜とポリシリコン層とを形成したのちに、該ポリシリコン層をドライエッチングで開口を形成する工程と、前記ポリシリコン層をハードマスクとして前記層間絶縁膜をエッチングし、エミッタ開口部を形成する工程と、前記エミッタ開口部と前記ベース層との界面に酸化膜を形成する工程とを有し、前記エミッタ開口部を形成する工程から前記酸化膜を形成する工程までを同一チャンバー内で行うことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、エミッタポリシリコンの形成をベース層の表面の自然酸化膜をフラッシュアニールで除去した後に、外気にさらすことなく同装置内で行うことにより、ＥＢ（エミッタ・ベース）界面の安定化を図り、低抵抗なエミッタ抵抗を安定して実現することができる。また、エミッタ抵抗の安定化を図り、均一に低抵抗なエミッタ抵抗を形成できる。さらに、複数の工程を同時に処理できるため生産性が向上できる。
【図面の簡単な説明】
【００１３】
【図１】（ａ）乃至（ｉ）は、本発明に係る半導体装置の製造方法の実施例を説明するための工程図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明の実施例について説明する。  
図１（ａ）乃至（ｉ）は、本発明に係る半導体装置の製造方法の実施例を説明するための工程図で、ＳｉＧｅを形成する工程を示す図である。
本発明に係る半導体装置の製造方法は、ポリシリコンエミッタを形成するために酸化膜を除去してポリシリコン膜を形成する半導体装置の製造方法である。コレクタ層１上にベース層２を形成する工程（図示せず）と、ベース層２上に層間絶縁膜３とポリシリコン層４とを形成したのちに、このポリシリコン層４をドライエッチングで開口４ａを形成する工程（ａ）と、ポリシリコン層４をハードマスクとして層間絶縁膜３をエッチングし、エミッタ開口部３ａを形成する工程（ｂ）と、エミッタ開口部３ａとベース層２との界面に酸化膜６を形成する工程（ｅ）とを有し、エミッタ開口部３ａを形成する工程（ｂ）から酸化膜６を形成する工程（ｅ）までを同一チャンバー１０内で行うものである。
【００１５】
更に具体的に説明すると、まず、厚さ１００ｎｍ程度のコレクタ層（Ｓｉ−ＥＰＩ）１上にベース層２をエピタキシャル成長させる（ベース層の形成；図示せず）。この厚さ４０〜８０ｎｍのベース層２は、ドーパントを含む状態でエピタキシャル成長される。その後、ＴＥＯＳ膜（ＨＬＤ；層間絶縁膜）３とポリＳｉ層（ポリシリコン層）４を形成した後に、ポリＳｉ層４をドライエッチングで開口４ａを形成する（工程（ａ））。次に、エミッタ開口部３ａとなる部分を、ポリＳｉ層４をハードマスクにしてＨＬＤ３をエッチングする（工程（ｂ））。
【００１６】
次の工程（ｃ）から工程（ｆ）まではエミッタにポリ層を堆積する工程であるが、これらの工程は同一チャンバー１０内で実施する。まず、チャンバー１０内に工程（ｂ）の成型物を挿入する。その時、エミッタ開口部３ａには、工程（ｂ）から工程（ｃ）への移行の間に、ベース層２上に自然酸化膜５が形成されている（工程（ｃ））。ベース層２上に形成された自然酸化膜５を９００〜１１００℃のフラッシュアニールで除去する（工程（ｄ））。次に、Ｏ２濃度が数ｐｐｍオーダーに管理されたチャンバー内において４００〜５００℃でアニールし（次の堆積（デポ）で界面のエピタキシャル成長化を抑制する）、ベース層２上に薄い酸化膜（−１０Å）６を形成する（工程（ｅ））。次に、薄い酸化膜６上のエミッタ開口部４ａにポリ層７を堆積する（工程（ｆ））。このようにして、同一チャンバー１０内で実施すると、酸化膜の形成要素である酸化源と温度をコントロールできる。このことにより、自然酸化膜５というコントロールできない要素を除き、安定した界面を形成することができる。
【００１７】
つまり、これらの同一チャンバー１０内の工程において、従来と異なり、エミッタ層とベース層との界面となるベース層の表面の部分の自然酸化膜除去と薄い酸化膜の形成とポリデポの一連の工程を同一チャンバー内で処理する。同一チャンバー内で実施することで、酸素濃度・圧力（外気圧）・温度といった物理量が一定になります。そのような物理量が一定になれば、酸化膜の成長要因である、酸化源と温度をコントロールできるため、安定した界面を形成することができる。
【００１８】
次に、エミッタにポリ層７を堆積した後に、エミッタポリシリコンにドーパントを注入する（工程（ｇ））。次に、外部ベース抵抗を低抵抗化するためのドーパントを注入する（工程（ｈ））（その際、外部ベースへのドーパントがエミッタポリシリコンに注入されないよう、エミッタポリシリコン上をフォトレジスト層でカバーする。）。
次に、高温アニールによりエミッタポリシリコンからベース層２へドーパントを拡散させ、拡散エミッタ層９を形成し、エミッタ層とベース層２との接合を行う。このようにして、ＳｉＧｅが形成される。なお、図中におけるベース層は、ＳｉＧｅになっているが、このＳｉＧｅに限定されるものではない。
【００１９】
このように、本発明に係る半導体装置の製造方法は、エミッタ開口部を形成後、エミッタポリを形成する工程にエピタキシャル成長装置を用いることで、その開口部に露出されているベース層の表面の自然酸化膜を一度除去し、その後、同チャンバー内でＮ２アニールを実施し、その後、同チャンバー内でエミッタ電極となるポリ層を形成する。ベース層の表面の処理からエミッタ電極のポリ層の形成までの一連の処理を同一チャンバー内で行うことを特徴とするものである。
【符号の説明】
【００２０】
１  コレクタ層
２  ベース層
３  ＴＥＯＳ膜（層間絶縁膜）
３ａ  エミッタ開口部
４  ポリＳｉ層
４ａ  開口
５  自然酸化膜
６  薄い酸化膜
７  ポリ層
８  フォトレジスト層
９  拡散エミッタ層
１０  チャンバー
【図１】
2013168562.tif 000003