(57)【要約】      （修正有）【課題】検出されたトラック間干渉に応じてヘッド位置制御を行うディスクベースの記憶装置を提供する。【解決手段】ディスクベースの記憶装置は、記憶ディスク１００と、記憶ディスクからデータを読み出し、記憶ディスクにデータを書き込むように構成された読み出し／書き込みヘッド１３０と、読み出し／書き込みヘッドの位置決めを制御するように構成された制御回路網とを備えている。制御回路網は、読み出し／書き込みヘッドによって記憶ディスクの少なくとも所定のトラックから読み出された信号を、その信号中の記憶ディスクの少なくとも１つの他のトラックからの干渉を検出するために処理するように構成されたトラック間干渉検出器３２０を備えている。制御回路網は、検出された干渉に応じて読み出し／書き込みヘッド位置決めを調節するように構成された、トラック間干渉ベースのヘッド位置コントローラ３１５をさらに備えている。【選択図】図３
2013161515.tif 000002
【特許請求の範囲】
【請求項１】
記憶ディスクからデータを読み出し、前記記憶ディスクにデータを書き込むように構成された読み出し／書き込みヘッドに結合するように適合された制御回路網を備える装置であって、
前記制御回路網は、前記読み出し／書き込みヘッドから受けるデータ及び前記読み出し／書き込みヘッドに供給されるデータを処理し、前記記憶ディスクに対する前記読み出し／書き込みヘッドの位置決めを制御するように構成され、
前記制御回路網は、
前記読み出し／書き込みヘッドによって前記記憶ディスクの少なくとも所定のトラックから読み出された信号を、その信号中の前記記憶ディスクの少なくとも１つの他のトラックからの干渉を検出するために処理するように構成されたトラック間干渉検出器と、
前記検出された干渉に応じて前記読み出し／書き込みヘッドの前記位置決めを調節するように構成された、トラック間干渉ベースのヘッド位置コントローラとを備える、装置。
【請求項２】
前記トラック間干渉ベースのヘッド位置コントローラは、前記検出された干渉を特徴付ける情報に少なくとも部分的に基づいて前記読み出し／書き込みヘッドの前記位置決めを調節するように構成されており、前記情報は、１つ以上のトラック間干渉測定指標を含んでいる、請求項１に記載の装置。
【請求項３】
前記制御回路網は、前記記憶ディスクの表面上のタイミング・パターンを検出することによって生成されるサーボ・タイミング情報に少なくとも部分的に基づいて前記読み出し／書き込みヘッドの前記位置決めを調節するように構成されたサーボ・コントローラを備え、前記タイミング・パターンは、その表面上に形成された複数のサーボ・マークを含んでいる、請求項１に記載の装置。
【請求項４】
前記サーボ・コントローラは、前記サーボ・タイミング情報と、前記検出された干渉を特徴付ける情報の両方を利用して、前記読み出し／書き込みヘッドの前記位置決めを制御するように構成されている、請求項３に記載の装置。
【請求項５】
前記サーボ・コントローラは、
サーボ・プロセッサと、
前記読み出し／書き込みヘッド及び前記記憶ディスクを備えるヘッド・ディスク組立部品に結合するように適合された調整モータ制御モジュールとをさらに備え、
前記調整モータ制御モジュールは、前記サーボ・プロセッサ及び前記ヘッド位置コントローラからそれぞれの制御信号を受ける、請求項３に記載の装置。
【請求項６】
前記ヘッド位置コントローラからの制御信号は、前記検出された干渉を特徴付ける情報を利用してルックアップ・テーブルをアドレスすることによって少なくとも部分的に生成される、請求項５に記載の装置。
【請求項７】
前記ヘッド位置コントローラからの制御信号は、前記調整モータ制御モジュールによって前記読み出し／書き込みヘッドに適用される、所望のオフセット調整のオフセット信号指標を含んでいる、請求項５に記載の装置。
【請求項８】
前記サーボ・コントローラは、
前記サーボ・プロセッサに結合されたタイミング制御回路網と、
前記タイミング制御回路網の出力に応じて、前記ヘッド位置コントローラからの前記制御信号を前記調整モータ制御モジュールの入力部に選択的に適用するように構成された切換回路網とをさらに備える、請求項５に記載の装置。
【請求項９】
読み出し／書き込みヘッドによって記憶ディスクの少なくとも所定のトラックから読み出された信号を、その信号中の前記記憶ディスクの少なくとも１つの他のトラックからのトラック間干渉を検出するために処理するステップと、
前記検出された干渉に応じて前記読み出し／書き込みヘッドの位置を調節するステップとを含む、方法。
【請求項１０】
少なくとも１つの記憶ディスクと、
前記記憶ディスクからデータを読み出し、前記記憶ディスクにデータを書き込むように構成された読み出し／書き込みヘッドと、
前記読み出し／書き込みヘッドに結合され、前記読み出し／書き込みヘッドから受けるデータ及び前記読み出し／書き込みヘッドに供給されるデータを処理し、前記記憶ディスクに対する前記読み出し／書き込みヘッドの位置決めを制御するように構成された制御回路網とを備える記憶装置であって、
前記制御回路網は、
前記読み出し／書き込みヘッドによって前記記憶ディスクの少なくとも所定のトラックから読み出された信号を、その信号中の前記記憶ディスクの少なくとも１つの他のトラックからの干渉を検出するために処理するように構成されたトラック間干渉検出器と、
前記検出された干渉に応じて前記読み出し／書き込みヘッドの前記位置決めを調節するように構成された、トラック間干渉ベースのヘッド位置コントローラとを備える、記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出されたトラック間干渉に応じてヘッド位置制御を行うディスクベースの記憶装置に関する。
【背景技術】
【０００２】
ハード・ディスク・ドライブ（ＨＤＤ）のようなディスクベースの記憶装置は、広い種類の異なったタイプのデータ処理システムで不揮発性データ記憶を提供するために使用されている。代表的なＨＤＤは、プラッタ（ｐｌａｔｔｅｒ）と呼ばれる１つ以上の平らな円形の記憶ディスクを保持するスピンドル（ｓｐｉｎｄｌｅ）を備えている。各記憶ディスクは、磁性材料の１つ以上の薄い層でコーティングされたアルミニウム又はガラスのような非磁性材料から作られた基板を備えている。動作の際、データは、ディスクが高速回転するときに位置決めアームによってディスク表面を横切って正確に移動される読み出し／書き込みヘッドによって、記憶ディスクのトラックから読み出され、これらのトラックに書き込まれる。
【０００３】
従来のＨＤＤは、代表的に、読み出し／書き込みヘッド位置制御システムを用いており、このシステムでは、一般に「サーボ（ｓｅｒｖｏ）」マークと呼ばれる位置誤差検出領域が一定の間隔で記憶ディスク上に書き込まれる。これらのサーボ・マークは、サーボ・ライタ（ｗｒｉｔｅｒ）を使用してドライブ製造時に一度だけ書き込まれる。例として、ウェッジ（ｗｅｄｇｅ）・サーボ配置では、サーボ・マークは、ディスクの周囲に分散した指定された放射状のウェッジの形態である。サーボ・ウェッジ間のデータ・ウェッジは、複数のデータ・セクタ（ｓｅｃｔｏｒ）を含み、トラック容量の大部分を消費する。サーボ・アルゴリズムは、ヘッド位置を検出するためにサーボ・ウェッジからのサーボ・マークを使用する。位置フィードバックは、データ・ウェッジの間利用できないので、サーボ・アルゴリズムは、代表的には、検出されたサーボ・マーク間のヘッド位置を補間しなければならない。サーボ・マークの他の配置も可能である。例えば、サーボ・マークは、サーボ・ウェッジに編成するのではなく、ディスク全体に均等に分散してもよい。
【０００４】
ＨＤＤの動作中、ドライブ・ハードウェアは、読み出し／書き込みヘッド位置誤差の見積りを計算するためにサーボ・マークを読み取り、次にこの見積りは、読み出し／書き込みヘッドの半径方向の位置を維持するために、ファームウェア制御ループで使用される。サーボ・マーク専用のディスク空間は、ユーザ・データを記憶するために利用できないため、ディスク上に書き込まれるサーボ・マークの数は、読み出し／書き込みヘッド位置制御ループの帯域幅と、ドライブの容量との間のトレードオフを規定する。
【０００５】
ＨＤＤの記憶容量は増加し続けており、数テラバイト（ＴＢ）のデータを記憶できるＨＤＤが現在利用できる。しかしながら、記憶容量の増加は、しばしば、トラック間干渉（Inter-Track Interference: ＩＴＩ。以下単に「ＩＴＩ」と称する。）及び読み出し／書き込みヘッド位置が重要な性能を制限する問題となるような、各記憶ディスク上により多くのトラックを収めるためのトラック寸法の縮小を必要とする。また、読み出し／書き込みヘッドの拡大縮小は制限されるので、結局、あるトラックに書き込むために使用される磁場は、隣接するトラックに影響を与え、そのためトラック密度を制限するであろう。
【０００６】
ＨＤＤ記憶容量をさらに増加させる試みでは、多数の記録技術が開発されている。例えば、シングルド（ｓｈｉｎｇｌｅｄ）磁気記録（ＳＭＲ）として知られる記録技術は、記憶ディスク上に以前に書き込まれた隣接するトラック上に所定のトラックを「瓦重ね（ｓｈｉｎｇｌｉｎｇ）」することによって、ＨＤＤの記憶容量を増加させることを試みている。ビット・パターン化媒体（ＢＰＭ）と呼ばれる別の記録技術では、磁気島の高密度トラックが記憶ディスクの表面上に予め形成され、データのビットがこれらの島のそれぞれに書き込まれる。それにもかかわらず、ＩＴＩ及び読み出し／書き込みヘッド位置は、これらの及び他のＨＤＤ記録技術によっても重要な性能を制限する問題のままである。
【０００７】
ＨＤＤの性能に対するＩＴＩの悪影響は、読み出し時のＩＴＩ打ち消し技術の適用によって、場合によっては対処することができる。このような打ち消し技術は、例えば、記憶ディスクから読み出されたデータにＩＴＩ低減後処理を行うことが必要であることがある。このタイプの技術では、ＩＴＩに起因する読み出し信号ノイズを検出し、通常のデータ回復処理が適用される前に読み出し信号からそのノイズを打ち消すために、隣接するトラックに記憶された干渉データパターンについての情報が使用される。しかしながら、低減後処理は、代表的には、干渉データを記憶ディスクから読み出し、メモリに記憶することを必要とし、これは、アクセス時間のような他の性能尺度にも悪影響を及ぼすと同時に、ＨＤＤのコストと複雑さを増すことがある。
【０００８】
隣接ビットの極性を考慮する方法での書き込み信号の補償前処理によって、ＩＴＩを低減することもできる。このタイプの書き込み補償技術は、本願の譲受人に譲渡され、参照により本明細書に組み込まれる、「Ｄｉｓｋ−Ｂａｓｅｄ  Ｓｔｏｒａｇｅ  Ｄｅｖｉｃｅ  ｈａｖｉｎｇ  Ｗｒｉｔｅ  Ｓｉｇｎａｌ  Ｃｏｍｐｅｎｓａｔｉｏｎ  ｆｏｒ  Ｍａｇｎｅｔｉｚａｔｉｏｎ  Ｐｏｌａｒｉｔｙ  ｏｆ  Ａｄｊａｃｅｎｔ  Ｂｉｔｓ」と表題が付けられた２０１１年９月３０日に出願された米国特許出願第１３／２５０，４１９号に開示されている。
【発明の概要】
【課題を解決するための手段】
【０００９】
本発明の例示的な実施形態は、検出されたＩＴＩに少なくとも部分的に基づいてヘッド位置を制御することによって向上した動作性能を示すＨＤＤ又は他のタイプのディスクベースの記憶装置を提供する。例えば、このような実施形態によるＨＤＤは、ＩＴＩ打ち消し処理の一部として、或いはその他の方法でＩＴＩを検出し、検出されたＩＴＩに関する情報を、検出されたＩＴＩに応じてヘッド位置を調節するヘッド位置コントローラに提供することができる。
【００１０】
１つ以上の実施形態でのＩＴＩベースのヘッド位置制御は、従来のサーボベースのヘッド位置制御と併せて、又はその代わりに利用することができる。サーボ・フィードバックは、一般に、サーボ・マークが記憶ディスク上で一定の間隔で処理される場合にのみ利用可能であるのに対し、ヘッド位置制御のためのＩＴＩの使用は、ＩＴＩフィードバックがほとんど常に利用可能であるという点で、特に有利であることがある。
【００１１】
一実施形態では、ＨＤＤ又は他のディスクベースの記憶装置は、記憶ディスクと、前記記憶ディスクからデータを読み出し、前記記憶ディスクにデータを書き込むように構成された読み出し／書き込みヘッドと、前記読み出し／書き込みヘッドに結合され、前記読み出し／書き込みヘッドから受けるデータ及び前記読み出し／書き込みヘッドに供給されるデータを処理し、前記記憶ディスクに対する前記読み出し／書き込みヘッドの位置決めを制御するように構成された制御回路網とを備えている。この実施形態の前記制御回路網は、前記読み出し／書き込みヘッドによって前記記憶ディスクの少なくとも所定のトラックから読み出された信号を、その信号中の前記記憶ディスクの少なくとも１つの他のトラックからのＩＴＩを検出するために処理するように構成されたＩＴＩ検出器を備えている。前記制御回路網は、検出されたＩＴＩに応じて前記読み出し／書き込みヘッドの位置決めを調節するように構成されたＩＴＩベースのヘッド位置コントローラをさらに備えている。
【００１２】
前記ＩＴＩベースのヘッド位置コントローラは、前記記憶ディスクの表面上のサーボ・マークのタイミング・パターンを検出することによってサーボ・タイミング情報を生成するサーボ・コントローラの一部であってもよく、そうでなければ、このようなサーボ・コントローラと共に動作するように構成されていてもよい。例えば、前記サーボ・コントローラは、前記ヘッド位置コントローラを組み込んでもよく、前記サーボ・タイミング情報と検出されたＩＴＩを特徴付ける情報の両方を利用して、前記読み出し／書き込みヘッドの位置決めを制御するように構成されていてもよい。しかしながら、上述したように、ＩＴＩベースのヘッド位置制御は、サーボ制御の使用を必要としない。
【発明の効果】
【００１３】
本発明の実施形態の１つ以上は、ディスクベースの記憶装置の大幅な改善を提供する。例えば、検出されたＩＴＩに少なくとも部分的に基づいてヘッド位置を調節することによって、ヘッド位置を、ＩＴＩの存在下でのデータ回復のために最適化することができる。これは、従来のサーボ制御を使用してもしなくても、ヘッド位置精度を改善させることができ、それによって、低コストでよりよい性能が提供される。さらに、このような配置は、トラック・ピッチを減少させ、それによって、増加した記憶容量が所定の記憶ディスクに与えられる。
【図面の簡単な説明】
【００１４】
【図１】本発明の例示的な実施形態によるディスクベースの記憶装置の斜視図である。
【図２】図１の記憶装置内の記憶ディスクの平面図である。
【図３】ディスク・コントローラ及び読み出しチャネル回路網を備える好例のシステム・オン・チップを含む、図１の記憶装置の一部のブロック図である。
【図４】図１の記憶装置の一部の別の図を示している。
【図５Ａ】本発明の実施形態における読み出し／書き込みヘッド・オフセットの関数としてのＩＴＩの変化を例示している。
【図５Ｂ】本発明の実施形態における読み出し／書き込みヘッド・オフセットの関数としてのＩＴＩの変化を例示している。
【図６】図１の記憶装置の、データ処理システム内のホスト処理装置との相互接続を例示している。
【図７】複数の図１に示すタイプのディスクベースの記憶装置を組み込んだ仮想記憶システムを示している。
【発明を実施するための形態】
【００１５】
本発明の実施形態が、本明細書には、好例のディスクベースの記憶装置と、制御回路網と、関連するＩＴＩベースのヘッド位置制御技術と共に例示される。しかしながら、本発明のこれらの及び他の実施形態は、より一般的には、正確且つ効率的なヘッド位置制御の点で改善された性能が望まれるどのようなディスクベースの記憶装置にも適用可能であることを理解すべきである。追加の実施形態は、例示的な実施形態と共に特に示され記載されたもの以外の構成要素を使用して実施することができる。
【００１６】
図１は、本発明の例示的な実施形態によるディスクベースの記憶装置１００を示している。この実施形態の記憶装置１００は、より具体的には、記憶ディスク１１０を含むハードディスクドライブ（ＨＤＤ）を備えている。記憶ディスク１１０は、データを磁化状態の形態で記憶することができる１つ以上の磁気材料がコーティングされている記憶表面を有している。記憶ディスク１１０は、スピンドル１２０に接続されている。スピンドル１２０は、記憶ディスク１１０を高速で回転させるために、図には明示されていないスピンドル・モータによって駆動される。
【００１７】
データは、位置決めアーム１４０に取り付けられた読み出し／書き込みヘッド１３０によって、記憶ディスク１１０から読み出され、記憶ディスク１１０に書き込まれる。記憶ディスク１１０の磁気表面上の読み出し／書き込みヘッドの位置は、電磁アクチュエータ１５０によって制御される。本実施形態の電磁アクチュエータ１５０と、その関連するドライバ回路網とは、より一般的には本明細書では記憶装置１００の「制御回路網」と呼ばれるものの一部を構成するとみなすことができる。この実施形態のこのような制御回路網は、組立部品の反対側に配置され、したがって図１の斜視図では見ることができない追加の電子部品をさらに含むものとする。本明細書で使用される用語「制御回路網」は、したがって、ドライブ・エレクトロニクスと、信号処理エレクトロニクスと、関連する処理及びメモリ回路網とを、例として且つ限定されることなく含むように広く解釈されることを目的としており、記憶装置内の記憶ディスクの記憶表面に対する読み出し／書き込みヘッドの位置決めを制御するために利用される他の要素をさらに含むことができる。コネクタ１６０は、記憶装置１００をホストコンピュータ又は他の関連する処理装置に接続するために使用される。
【００１８】
図１は、単一の記憶ディスク１１０、読み出し／書き込みヘッド１３０及び位置決めアーム１４０の各々の１つの例のみを有する本発明の実施形態を示しているが、これは、単に説明的な例としてのものであり、本発明の代わりの実施形態は、１つ以上のこれら又は他のドライブ部品の複数の例を備えることができることを認識すべきである。例えば、あるこのような代わりの実施形態は、すべて同じ速度で回転するように同じスピンドルに取り付けられた複数の記憶ディスクと、複数の読み出し／書き込みヘッド及び１つ以上のアクチュエータに結合された複数の関連する位置決めアームとを備えることができる。所定の読み出し／書き込みヘッドは、この用語が本明細書では広く利用されているように、別個の読み出しヘッド及び書き込みヘッドの組み合わせの形態で実現されてもよい。より具体的には、本明細書で使用される用語「読み出し／書き込み」は、読み出し／書き込みヘッドが、読み出しヘッドのみ、書き込みヘッドのみ、読み出し及び書き込みの両方に使用される単一のヘッド、又は、別個の読み出しヘッド及び書き込みヘッドの組み合わせを備えることができるように、読み出し及び／又は書き込みとして広く解釈されることを目的としている。
【００１９】
また、図１に例示されている記憶装置１００は、記憶装置のような従来の実施で一般に見られるタイプの１つ以上の要素を含む他の要素を、特別に図示されている要素に加えて、又はそれらの代わりに含むことができる。当業者にはよく理解されるこれら及び他の従来の要素は、本明細書では詳細には説明しない。図１に示す要素の特定の配置は、単に説明的な例として示されていることも理解すべきである。開示される技術は、より一般的には、記憶装置内に改善されたヘッド位置制御を与えることが望ましいどのような記憶装置用途にも、制限なしに適用可能である。当業者は、したがって、多種多様な他の記憶装置構成を、本発明の実施形態を実施する際に使用できることを認めるであろう。
【００２０】
図２は、記憶ディスク１１０の記憶表面をより詳細に示している。例示されているように、記憶ディスク１１０の記憶表面は、複数の同心円状のトラック２１０を備えている。各トラックは、以降の検索のためのデータのブロックを記憶することができる複数のセクタ２２０に小分割されている。記憶ディスクの外側エッジに向かって配置されたトラックは、記憶ディスクの中心に向かって配置されたトラックと比べて、より大きな円周を有する。トラックはいくつかの環状ゾーン２３０にグループ化され、ゾーンのうちの所定のゾーン内のトラックは同じ数のセクタを有する。外側ゾーン内のこれらのトラックは、内側ゾーンに配置されたトラックより多くのセクタを有する。この例では、記憶ディスク１１０は、最も外側のゾーン２３０−０及び最も内側のゾーン２３０−Ｍを含むＭ＋１のゾーンを備えているとする。
【００２１】
記憶ディスク１１０の外側ゾーンは、内側ゾーンより高いデータ転送レートを提供する。これは、部分的には、本実施形態の記憶ディスクは、動作速度で回転させるために一旦加速されると、読み出し／書き込みヘッドの位置決めにかかわらず、一定の角又は放射速度で回転するが、内側ゾーンのトラックは外側ゾーンのトラックより小さい円周を有することによる。したがって、読み出し／書き込みヘッドが外側ゾーンのトラックの１つの上に位置する場合、読み出し／書き込みヘッドが内側ゾーンのトラックの１つの上に位置する場合より、記憶ディスクの所定の３６０度回転に対して、ディスク表面に沿ってより長い直線距離をカバーする。このような配置は、記憶ディスクの各３６０度回転に同じ時間が掛かるため、角速度一定（Constant Angular Velocity: ＣＡＶ）を有すると呼ばれるが、ＣＡＶ動作は本発明の実施形態の必要条件ではないことを理解すべきである。
【００２２】
データ・ビット密度は、一般に、記憶ディスク１１０の記憶表面全体で一定であり、これは結果として、外側ゾーンでのより高いデータ転送レートを生じる。各外側ゾーンは、内側ゾーンより多くのデータを記憶するため、読み出し／書き込みヘッドは、外側ゾーン内のデータにアクセスするとき、所定のデータ量を読み出すために頻繁に移動する必要はない。したがって、内側ゾーン内のトラックに、又は内側ゾーン内のトラックからより、外側ゾーン内のトラックに、又は外側ゾーン内のトラックからのほうが、より高いレートでデータを転送することができる。
【００２３】
したがって、記憶ディスクの最も外側の環状ゾーン２３０−０は、記憶ディスクの最も内側の環状ゾーン２３０−Ｍより高い平均データ転送レートを有する。平均データ転送レートは、所定の実施形態の最も外側の環状ゾーンと最も内側の環状ゾーンとの間で、２倍を超えて異なることがある。
【００２４】
単に例示としての一例の実施形態として、最も内側の環状ゾーンが、約１．０ギガビット毎秒（Ｇｂ／ｓ）のデータ転送レートを有する一方で、最も外側の環状ゾーンは、約２．３Ｇｂ／ｓのデータ転送レートを有することができる。このような実施では、ＨＤＤは、より具体的には、５００ＧＢの合計記憶容量と、７２００ＲＰＭのスピンドル速度とを有し、データ転送レートは、上記のように最も外側のゾーンの約２．３Ｇｂ／ｓから最も内側のゾーンの約１．０Ｇｂ／ｓまでの範囲にわたる。
【００２５】
記憶ディスク１１０は、また、その記憶表面上に形成されたタイミング・パターンを含むものとする。このようなタイミング・パターンは、サーボ・アドレス・マーク（ＳＡＭ）、又は、従来の方法で特定のセクタ内に形成された他のタイプのサーボ・マークを１組以上備えることができる。ＳＡＭは、したがって、本明細書ではより具体的にサーボ・マークと呼ばれるものの一例とみなすことができる。したがって、「タイミング・パターン」は、この用語が本明細書で使用されるとき、複数のサーボ・マークの配置をも含むことを目的としている。
【００２６】
記憶装置１００は、内蔵読み出しチャネル・クロックと記憶ディスク１１０の表面上のサーボ・タイミング・パターンとの間の周波数差及び位相差を減少させるために、ディスク・ロックド・クロック（ｄｉｓｋ  ｌｏｃｋｅｄ  ｃｌｏｃｋ）（ＤＬＣ）技術を実施することができる。これは、データ・セクタをより少ない周波数変化で書き込むことを可能にし、結果として、読み出しチャネルのクロック再生ループは、データ・セクタを読み出すとき、大きい周波数変化として処理する必要がない。代表的なＤＬＣ技術は、例えば、記憶ディスクの表面上のタイミング・パターンを提供するサーボ・マークの位置及び位相を測定することを含むことができる。ＨＤＤ又は他のディスクベースの記憶装置におけるサーボ・マークの測定に関する追加の詳細は、本願の譲受人に譲渡され、参照により本明細書に組み込まれる、「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｍｅａｓｕｒｉｎｇ  Ｓｅｒｖｏ  Ａｄｄｒｅｓｓ  Ｍａｒｋ  Ｄｉｓｔａｎｃｅ  ｉｎ  ａ  Ｒｅａｄ  Ｃｈａｎｎｅｌ  Ｕｓｉｎｇ  Ｓｅｌｅｃｔｉｖｅ  Ｆｉｎｅ  Ｐｈａｓｅ  Ｅｓｔｉｍａｔｅ」と表題が付けられた米国特許第８，０４９，９８２号に見ることができる。
【００２７】
上述した実施形態で言及されている特定のデータ転送レート及び他の特徴は、単に例示の目的で提示されており、どのように制限するものとしても解釈されるべきではない。多種多様な他のデータ転送レート及び記憶ディスク構成を、他の実施形態で使用することができる。
【００２８】
本発明の実施形態が図３乃至５に関連して以下に説明され、これらの実施形態では、図１の記憶装置１００は、ＩＴＩベースのヘッド位置制御に関する処理を実施するように構成される。これらの実施形態では、ＩＴＩベースのヘッド位置制御が、別の通常のサーボベースのヘッド位置制御と共に利用されているが、他の実施形態は、サーボベースのヘッド位置制御の使用なしで、ＩＴＩベースのヘッド位置制御を実施することができる。
【００２９】
図３は、図１の記憶装置１００の一部をより詳細に示している。この図では、記憶装置１００は、プロセッサ３００と、メモリ３０２と、システム・オン・チップ（ＳＯＣ）３０４とを備えており、これらはバス３０６によって通信する。記憶装置は、ＳＯＣ３０４と読み出し／書き込みヘッド１３０との間のインタフェースを提供するドライバ回路網３０５をさらに備えている。ドライバ回路網３０５は、例えば、プリアンプ及び他の関連するインタフェース回路網を備えることができる。メモリ３０２は、ＳＯＣ３０４と、記憶装置１００の他の部品とに関連した外部メモリであるが、それにもかかわらずこの記憶装置に内蔵されている。読み出し／書き込みヘッド１３０及び記憶ディスク１００は、ヘッド・ディスク組立部品（ＨＤＡ）３０８を構成するものとして、図３ではまとめて示されている。
【００３０】
本実施形態のＳＯＣ３０４は、読み出しチャネル回路網３１０及びディスク・コントローラ３１２を含んでおり、記憶ディスク１１０からデータを読み出し、記憶ディスク１１０にデータを書き込む際の読み出し／書き込みヘッド１３０の動作を指示する。読み出しチャネル回路網３１０及びディスク・コントローラ３１２は、バス３０６の一部を表すものとみなすことができる１つ以上のインタフェース接続部３１４によって互いに通信する。
【００３１】
バス３０６は、例えば、１つ以上の相互接続ファブリック（ｆａｂｒｉｃ）を備えることができる。このようなファブリックは、本実施形態では、例えば、参照により本明細書に組み込まれる、ｔｈｅ  Ａｄｖａｎｃｅｄ  Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ  Ｂｕｓ  Ａｒｃｈｉｔｅｃｔｕｒｅ（ＡＭＢＡ）ＡＸＩ  ｖ２．０  Ｓｐｅｃｉｆｉｃａｔｉｏｎにより詳細に記載されているアドバンスド・エクステンシブル・インタフェース（Ａｄｖａｎｃｅｄ  ｅＸｔｅｎｓｉｂｌｅ  Ｉｎｔｅｒｆａｃｅ）（ＡＸＩ）ファブリックとして実装することができる。バスは、ＳＯＣ３０４とドライバ回路網３０５との間のような、他のシステム部品間の通信をサポートするために使用することもできる。ＡＸＩ相互接続は必須ではなく、多種多様な他のタイプのバス構成を本発明の実施形態で使用することができることを理解すべきである。
【００３２】
ディスク・コントローラ３１２は、読み出しチャネル回路網３１０内に実装されたＩＴＩ検出器３２０からの検出されたＩＴＩに応答するヘッド位置コントローラ３１５を備えている。ヘッド位置コントローラ３１５は、サーボ回路網３２２によって提供されるサーボ・タイミング情報にも応答する。ＩＴＩ検出器３２０は、一般に、読み出し／書き込みヘッド１３０によって記憶ディスク１１０の少なくとも所定のトラックから読み出された信号を、その信号中の記憶ディスクの少なくとも１つの他のトラックからの干渉を検出するために処理するように構成されている。本実施形態では、ＩＴＩ検出器３２０によって処理される信号は、データ回復モジュール３２４によって提供されるが、他の実施形態では、他のタイプの信号を、これらの信号中のＩＴＩを検出するためにＩＴＩ検出器によって利用することができる。
【００３３】
用語「トラック間干渉」は、広く解釈されることを目的としており、所定のトラックから読み出された信号中に１つ以上の他のトラックによって形成される干渉をも含むことができるというこの点について、注意すべきである。所定のトラックから読み出された信号中に干渉を形成する１つ以上の他のトラックは、１つ以上の非隣接トラックと同様に、又はその代わりに、１つ以上の隣接トラックを含むことがある。したがって、「トラック間干渉」は、この用語が本明細書で使用されるとき、１つ以上の非隣接トラックからの干渉と同様に、隣接トラック干渉も含むことを目的としている。
【００３４】
本実施形態のヘッド位置コントローラ３１５は、ＩＴＩ検出器３２０によって検出された干渉に応じて読み出し／書き込みヘッド１３０の半径方向の位置を調節するように構成されている。例えば、ヘッド位置コントローラ３１５は、ＩＴＩ検出器３２０によって生成された１つ以上のＩＴＩ測定指標（メトリック）を含む情報のような、検出された干渉を特徴付ける情報に少なくとも部分的に基づいて、読み出し／書き込みヘッドの位置決めを調節するように構成することができる。この実施形態では、ヘッド位置コントローラ３１５は、また、記憶ディスクの表面上のタイミング・パターンを検出するサーボ回路網３２２によって生成されるサーボ・タイミング情報に基づいて、読み出し／書き込みヘッド１３０の半径方向の位置を調節する。ここで、タイミング・パターンは、その表面上に形成された複数のサーボ・マークを備えている。ヘッド位置コントローラ３１５は、したがって、サーボ・タイミング情報と、検出されたＩＴＩを特徴付ける情報の両方を利用して読み出し／書き込みヘッド１３０の位置決めを制御するように構成された、別の通常のサーボ・コントローラを備えるとみなすことができる。
【００３５】
他の実施形態は、ＩＴＩベースのヘッド位置制御のみを実施することができる。用語「ＩＴＩベースのヘッド位置コントローラ」は、したがって、関連するサーボベースのヘッド位置制御を有する又は有さない配置を含む、検出されたＩＴＩが記憶装置内で読み出し／書き込みヘッドの位置を制御するために利用されるどのような配置をも含むことを目的としている。
【００３６】
例として、サーボベースのヘッド位置制御は、サーボベースのヘッド位置測定値を、検出されたＩＴＩ測定指標と相関させることによって、所定の実施形態のＩＴＩベースのヘッド位置制御と相互作用させることができる。相関パラメータは、記憶ディスク全体で一定であってもよく、記憶ディスクの異なったゾーンに関して変化してもよい。
【００３７】
ヘッド位置コントローラ３１５とＩＴＩ検出器３２０は、それぞれディスク・コントローラ３１２と読み出しチャネル回路網３１０の中に実装されているように図３では例示的に示されているが、他の実施形態では、要素３１５と要素３２０は、他の方法で配置することができる。例えば、ＩＴＩ検出器３２０は、ディスク・コントローラ３１２内に少なくとも部分的に実装することができ、又は、ヘッド位置コントローラ３１５は、読み出しチャネル回路網３１０内に少なくとも部分的に実装することができる。
【００３８】
プロセッサ３００と、メモリ３０２と、ＳＯＣ３０４と、ドライバ回路網３０５とは、本明細書で利用される用語「制御回路網」の１つの可能な例をまとめて含むものとみなすことができる。制御回路網の多数の代わりの配置が、他の実施形態で使用することができ、このような配置は、部品３００、３０２、３０４及び３０５の一部のみ、又は、１つ以上のこれらの部品の一部のみを含むことができる。例えば、ＳＯＣ３０４それ自身は、「制御回路網」の一例とみなすことができる。上述したように、図３に示す実施形態の記憶装置１００の制御回路網は、一般に、読み出し／書き込みヘッド１３０から受けるデータと、読み出し／書き込みヘッド１３０に供給されるデータとを処理し、記憶ディスク１１０に対する読み出し／書き込みヘッド１３０の位置決めを制御するように構成されている。
【００３９】
図３の記憶装置１００におけるＳＯＣ３０４の特定の動作は、外部メモリ３０２に記憶されたコードを実行するプロセッサ３００によって指示することができることに注意すべきである。例えば、プロセッサ３００は、ＳＯＣ３０４によって行われるＩＴＩベースのヘッド位置制御プロセスの少なくとも一部を行うためのメモリ３０２に記憶されたコードを実行するように構成することができる。したがって、記憶装置１００のＩＴＩ検出及びヘッド位置制御機能の少なくとも一部は、少なくとも部分的にはソフトウェア・コードの形態で実装することができる。
【００４０】
外部メモリ３０２は、ランダム・アクセス・メモリ（ＲＡＭ）又は読み出し専用メモリ（ＲＯＭ）のような電子メモリをどのような組み合わせでも備えることができる。本実施形態では、制限することなしに、外部メモリ３０２がダブル・データ・レート（ＤＤＲ）シンクロナス（Ｓｙｎｃｈｒｏｎｏｕｓ）・ダイナミック（Ｄｙｎａｍｉｃ）ＲＡＭ（ＳＤＲＡＭ）の少なくとも一部として実装されるとする。メモリ３０２は、本明細書ではより一般的に「コンピュータ読み出し可能な記憶媒体」と呼ばれているものの一例である。このような媒体は、書き込み可能であってもよい。
【００４１】
本実施形態のＳＯＣ３０４は、単一の集積回路上に実装されていると仮定されているが、この集積回路は、プロセッサ３００、メモリ３０２、ドライバ回路網３０５、及びバス３０６の部分をさらに含んでもよい。代わりに、プロセッサ３００、メモリ３０２、ドライバ回路網３０５、及びバス３０６の部分は、ＨＤＤで使用されるように設計され、本明細書で開示されるようなＩＴＩベースのヘッド位置制御機能を提供するように適切に変更された別の通常の集積回路のような１つ以上の追加の集積回路の形態で、少なくとも部分的に実装することができる。
【００４２】
本発明の実施形態を組み込むように変更することができるＳＯＣ集積回路の一例は、本願の譲受人に譲渡され、参照により本明細書に組み込まれる、「Ｄａｔａ  Ｓｔｏｒａｇｅ  Ｄｒｉｖｅ  ｗｉｔｈ  Ｒｅｄｕｃｅｄ  Ｐｏｗｅｒ  Ｃｏｎｓｕｍｐｔｉｏｎ」と表題が付けられた米国特許第７，８７２，８２５号に開示されている。
【００４３】
プロセッサ、メモリ、又は所定の実施形態の他の記憶装置部品を実装するために使用することができる他のタイプの集積回路は、例えば、マイクロプロセッサ、ディジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）（ＦＰＧＡ）、又は他の集積回路装置を含む。
【００４４】
集積回路実装を含む実施形態では、複数の集積回路ダイを、ウエハの表面上に繰り返しパターンで形成することができる。各々のこのようなダイは、本明細書に記載されるような装置を含むことができ、他の構造又は回路を含むことができる。ダイは、ウエハから切断又はダイシングされ（ｄｉｃｅｄ）、次に集積回路としてパッケージされる。当業者は、ウエハをどのようにダイシングし、パッケージされた集積回路を製造するためにダイをどのようにパッケージするかを知っているであろう。このように製造された集積回路は、本発明の実施形態と考えられる。
【００４５】
本実施形態では記憶装置１００の一部として示されているが、プロセッサ３００とメモリ３０２の一方又は両方は、記憶装置がインストールされたホストコンピュータ又はサーバのような関連する処理装置内に少なくとも部分的に実装することができる。したがって、図３の実施形態の要素３００及び３０２は、記憶装置１００から分離しているとみなすこともでき、又は、記憶装置及びその関連する処理装置の両方とは別個の処理又はメモリ回路網部品を各々含む複合要素を表すとみなすこともできる。上述したように、プロセッサ３００及びメモリ３０２の少なくとも一部は、本明細書で広く定義されている用語である「制御回路網」を備えるとみなすことができる。
【００４６】
図４は、記憶装置１００内のＩＴＩ検出器３２０及び関連するヘッド位置コントローラ３１５の１つの可能な実装のより詳細な図を示している。この実施形態では、サーボ・コントローラ４００は、ＩＴＩベースのヘッド位置コントローラ４０２を使用してＩＴＩベースのヘッド位置制御を実施する。ＩＴＩベースのヘッド位置コントローラは、読み出しチャネル回路網３１０内のＩＴＩ検出器３２０からＩＴＩ測定指標（ｍｅｔｒｉｃ）４０４を受ける。サーボ・コントローラ４００は、サーボ・プロセッサ４１０を使用するサーボベースのヘッド位置制御も実施する。本実施形態のサーボ・コントローラ４００は、ヘッド位置コントローラ３１５とサーボ回路網３２２の組み合わせとみなすことができる。
【００４７】
サーボ・コントローラ４００は、また、タイミング制御モジュール４１２と、ルックアップ・テーブル（ｌｏｏｋｕｐ  ｔａｂｌｅ）４１４と、調整モータ制御モジュール４１５と、インタフェース・バス４１７と、スイッチ４１８とを含んでいる。タイミング制御モジュール４１２及びスイッチ４１８は、それぞれ本明細書ではより一般的にタイミング制御回路網及び切換回路網と呼ばれるものの例である。図４には明確に例示されていないが、ヘッド・ディスク組立部品３０８は、調整モータ制御モジュール４１５の出力に応じて、記憶ディスク１１０の表面に対する読み出し／書き込みヘッド１３０の半径方向の位置を変える調整モータを備えるものとする。本実施形態では、調整モータ制御モジュール４１５は、より具体的には、信号結合器を備えるボイス・コイル・モータ（Ｖｏｉｃｅ  Ｃｏｉｌ  Ｍｏｔｏｒ：ＶＣＭ）制御モジュールの形態で実装されるが、他の実施形態では、サーボ・コントローラ４００のこの部品を実装するために、多種多様な他の回路網配置を使用することができる。
【００４８】
インタフェース・バス４１７は、ＡＭＢＡハイ・パフォーマンス・バス（Ｈｉｇｈ−ｐｅｒｆｏｒｍａｎｃｅ  Ｂｕｓ：ＡＨＢ）を備えるように例示的に示されており、バス３０６の一部であってもよい。また、他の実施形態では、他のタイプのバス構成を使用することができる。
【００４９】
調整モータ制御モジュール４１５は、サーボ・プロセッサ４１０及びＩＴＩベースのヘッド位置コントローラ４０２からの個々の制御信号を受ける。ＩＴＩベースのヘッド位置コントローラ４０２からの制御信号は、１つ以上の読み出しチャネルＩＴＩ測定指標４０４のような、検出された干渉を特徴付ける情報を利用してルックアップ・テーブル４１４をアドレス（ａｄｄｒｅｓｓ）することによって、少なくとも部分的に生成される。この制御信号は、より具体的には、調整モータ制御モジュール４１５によって読み出し／書き込みヘッド１３０に適用される所望のオフセット調整のオフセット信号指標を含んでいる。スイッチ４１８は、ＩＴＩベースのヘッド位置コントローラ４０２からの制御信号を、タイミング制御モジュール４１２の出力に応じて、オフセット信号線４２０を介して、調整モータ制御モジュール４１５の入力部に選択的に適用する。タイミング制御モジュール４１２及びＩＴＩベースのヘッド位置コントローラ４０２の動作は、インタフェース・バス４１７を介して伝送される１つ以上の信号を使用して、サーボ・プロセッサ４１０によって指示される。このような指示をコントローラ４０２及びタイミング制御モジュール４１２に与える際に、サーボ・プロセッサ４１０は、ヘッド・ディスク組立部品３０８からフィードバック経路４２２を経てプロセッサ４１０で受けた位置誤差信号（ＰＥＳ）フィードバックを利用する。
【００５０】
サーボ・プロセッサ４１０は、記憶ディスクの表面上のサーボ・マークを検出することによって生成されるサーボ・タイミング情報に基づいて読み出し／書き込みヘッド１３０の位置を制御するサーボ・アルゴリズムを実施する。モジュール４１５の出力におけるＶＣＭ制御信号は、各サーボ・マークが処理された後に更新することができ、ＩＴＩベースのヘッド位置コントローラ４０２によって決定される電流オフセットを反映するためにも更新される。このオフセットは、本実施形態では、検出されたサーボ・マーク間でほぼ連続的に、読み出し／書き込みヘッドの半径方向の位置を微調整するために利用される。この実施形態でのＩＴＩベースのヘッド位置制御は、したがって、サーボベースのヘッド位置制御を補う。ＩＴＩフィードバックは、データが記憶ディスクから読み出されるとき、ほぼ常に利用可能であるという点で、特に有用である。これは、一般に、サーボ・マークが記憶ディスク上で一定間隔で処理される場合にのみ利用可能なサーボ・フィードバックとは対照的である。
【００５１】
図４の実施形態では、検出器３２０は、ほぼ連続的にデータ信号からＩＴＩを抽出するように構成されていてもよい。ＩＴＩ検出は、別の通常のＩＴＩ打ち消しプロセスと併せて行ってもよいが、ＩＴＩ打ち消しは、この実施形態では必須ではない。ＩＴＩは、浮上量（すなわち、データがディスクから読み出される、又はディスクに書き込まれるとき、ヘッドの磁気表面と記憶ディスクの磁気表面との間で維持される距離）及び環境要因（environment factors）のような、ヘッド位置変化の指標ではない要因（ｆａｃｔｏｒｓ）を制御するために、検出器３２０の信号レベルに正規化することができる。ＩＴＩ測定指標４０４は、正規化されたＩＴＩ、又は、ＩＴＩの複合エネルギーのような他の関連する尺度を含んでもよい。これらの測定指標は、図に示されているようにサーボ・コントローラ４００に提供される。ＩＴＩ測定指標のこの伝送は、制御ループの特定の実装に応じて、ＩＴＩが記憶ディスクから読み出されたデータ信号中に検出されたとき、ほぼ連続的に生じるかもしれず、或いは、例えば、指定されたＩＴＩしきい値を超えたとき、又は、サーボ・コントローラ４００によって要求されたとき、周期的に生じることがある。サーボ・コントローラは、一般に、ヘッドをデータ回復に最適な位置に維持するためにヘッド位置を調節するように構成されている。
【００５２】
図５Ａ及び５Ｂに関連して説明するように、データ回復に最適な位置は、読み出されているトラックの中心であるとは限らないことを理解すべきである。これらの図は、本発明の実施形態での、トラック中心に対する読み出し／書き込みヘッドのオフセットの関数としての、ＩＴＩの変化を例示している。この例のＩＴＩは、特定のタイプの測定指標、すなわち、複合エネルギー（Ｅ）によって表され、オフセットは、トラック・ピッチの割合として表される。各図は、公称原トラック・ピッチに対する異なった量のトラック・ピッチの変化（ＶＴＰ）に対応している。
【００５３】
図５Ａでは、トラック・ピッチは原（オリジナル）トラック・ピッチに対して１０％減少しており、その結果、減少したトラック・ピッチは原トラック・ピッチの９０％である。この図から、この場合、ＩＴＩが顕著になる前、ヘッド位置は約＋１５％又は−２０％中心から離れていることがわかる。また、現在のトラックＮの中心に対する負のオフセットが増加すると、隣接トラックＮ−１からのＩＴＩの量が増加し、トラックＮの中心に対する正のオフセットが増加すると、隣接トラックＮ＋１からのＩＴＩの量が増加することは明らかである。この例の最適なヘッド位置は、トラック中心に対する小さい負のオフセットであるように思われる。このようなオフセットは、上述したように、サーボ・プロセッサ４１０及びその関連するタイミング制御モジュール４１２の制御の下で、ＩＴＩベースのヘッド位置コントローラ４０２及びオフセット線４２０を経て、サーボ・コントローラ４００によって導入することができる。この例のサーボ・コントローラは、一般に、ディスクから読み出されたデータ信号中のＩＴＩの複合エネルギーを最小化する負のオフセット位置にヘッドを維持しようとする。
【００５４】
このようなオフセットの必要性は、トラック・ピッチが原トラック・ピッチに対して３０％減少し、その結果、減少したトラック・ピッチが原トラック・ピッチの７０％になっている図５Ｂの例では、さらに明らかである。この場合、ヘッドのその最適な位置からの比較的小さいずれによっても、相当な量のＩＴＩが結果として生じる。図５Ａの例でのように、最適な位置はトラック中心に対応していない。さらに、この場合のサーボ・コントローラ４００は、ディスクから読み出されたデータ信号中のＩＴＩの複合エネルギーを最小化する負のオフセット位置にヘッドを維持しようとする。
【００５５】
ＩＴＩ複合エネルギーを使用してヘッド位置を推定することは、書き込みプロセスがかなりのＩＴＩを導入する場合、特に有効であることがあるが、それはこのような場合、ＩＴＩは、実際には、制御ループ性能を低下させるよりも、むしろ追加の位置推定情報を生成するからである。さらに、図４の実施形態でのようなＩＴＩベースのヘッド位置制御の使用は、ヘッド位置推定が、サーボベースのヘッド位置制御の場合のサーボ・マークにおけるのみではなく、データがディスクから読み出されるとき、ほぼ連続的に提供されることを可能にする。結果として、ＩＴＩベースのヘッド位置制御は、ディスク容量を犠牲にすることなく、非常により高い帯域幅の制御ループを提供する。
【００５６】
上述したように、ＩＴＩ測定指標４０４は、別の通常のＩＴＩ打ち消しプロセスから得ることができる。このようなプロセスは、片側又は両側ＩＴＩ打ち消しを含むことができる。片側ＩＴＩ打ち消しは、単一の隣接トラックからのＩＴＩを検出し、打ち消す。この場合、サーボ・コントローラ４００は、ヘッドが、ＩＴＩが抽出されていない反対側の隣接トラックに向かってドリフトしないことを保証するために、関連する隣接トラックの近くに位置するヘッドを維持するように構成することができる。両側（double-sided）ＩＴＩ打ち消しは、両方の隣接トラックからのＩＴＩを検出し、打ち消す。この場合、サーボ・コントローラ４００は、２つの隣接トラックから導入される合計のＩＴＩが最小化されるように、２つの隣接トラックの間にヘッドを位置決めするように構成することができる。
【００５７】
特に片側（single-sided）ＩＴＩ打ち消しの場合、サーボベースのヘッド位置制御を可動域リミッタとして使用し、ヘッドが一方の隣接トラックから遠くに動き過ぎ、その結果、反対側の隣接トラックを侵害することから、ＩＴＩベースのヘッド位置制御を防ぐことができることに注意すべきである。
【００５８】
所定の実施形態では、ＩＴＩ複合エネルギーのようなＩＴＩ測定指標は、各データ・セクタ内の各データ・ブロックに関して、それがディスクから読み出されたすぐ後に得ることができる。ブロック長は、ＩＴＩ推定精度と制御ループ帯域幅との間のトレードオフを決定する。サーボ・コントローラ４００は、現在のデータ・ブロックに関するこのＩＴＩ複合エネルギーを、予め決められた範囲と比較し、ヘッド位置オフセットを予め決められた量だけ調節するように構成することができる。これらの動作は、少なくとも部分的にルックアップ・テーブル４１４を利用して実施することができる。ＩＴＩ測定指標は、検出されたサーボ・マークに作用するサーボ・アルゴリズムによっても利用することができることに注意すべきである。
【００５９】
上述したように、すべてのデータ・ブロックに関するようにほぼ連続的にＩＴＩ測定指標を得る必要はなく、他の実施形態では、このような測定指標は、例えば、ＩＴＩ複合エネルギーが規定された範囲外になったときにのみ、周期的にサーボ・コントローラ４００によって取得し、処理することができる。
【００６０】
図３及び４に示す特定の回路網配置は、単に例として提示されており、本発明の他の実施形態は、他のタイプ及び配置の、追加の又は代わりの部品を利用することができることを認識すべきである。これらの他の実施形態の記憶装置の制御回路網は、ソフトウェアを実行するために利用される専用ハードウェア並びにプロセッサ又はメモリ資源を備えることができる。
【００６１】
上述したように、記憶装置１００の構成は、本発明の他の実施形態では変化してもよい。例えば、本発明の別の実施形態の記憶装置は、１つ以上の記憶ディスクに加えてフラッシュ・メモリを含むハイブリッドＨＤＤを備えてもよい。
【００６２】
特定の記憶ディスク構成及び記録機構は、本発明の他の実施形態では変化してもよいことも理解すべきである。例えば、シングルド（shingled）磁気記録（ＳＭＲ）及びビット・パターン化媒体（ＢＰＭ）のような記録技術は、本発明の１つ上の実施形態で使用することができる。
【００６３】
図６は、コンピュータ、サーバ、通信装置等であってもよいホスト処理装置６０２に結合されたディスクベースの記憶装置１００を備える処理システム６００を例示している。この図では別個の要素として示されているが、記憶装置１００は、ホスト処理装置に組み込むことができる。記憶装置１００に指示される読み出しコマンド及び書き込みコマンドのような命令は、図３に関連して上述したものと同様のプロセッサ及びメモリ素子を備えることができる処理装置６０２から来てもよい。
【００６４】
複数のディスクベースの記憶装置１００を、図７に例示されているような仮想記憶システム７００に組み込むことができる。ストレージ（ｓｔｏｒａｇｅ）仮想化システムとも呼ばれる仮想記憶システム７００は、ＲＡＩＤシステム７０４に結合された仮想記憶コントローラ７０２を例示的に備えており、ここでＲＡＩＤはリダンダント・アレイ・オブ・インデペンデント・ディスクス（Ｒｅｄｕｎｄａｎｔ  Ａｒｒａｙ  ｏｆ  Ｉｎｄｅｐｅｎｄｅｎｔ  Ｄｉｓｋｓ）を示す。ＲＡＩＤシステムは、より具体的には、１００−１，１００−２，．．．１００−Ｋと示されるＫ個の別個の記憶装置を備えており、それらの１つ以上は、本明細書で開示されているＩＴＩベースのヘッド位置制御機能を含むように構成されているとする。ＨＤＤ又は本明細書で開示されているタイプの他のディスクベースの記憶装置を備えるこれら及び他の仮想記憶システムは、本発明の実施形態と考えられる。図６のホスト処理装置６０２は、仮想記憶システムの要素であってもよく、仮想記憶コントローラ７０２を組み込んでもよい。
【００６５】
再び、上述した本発明の実施形態は、単に例示的なものであることを目的としていることを強調すべきである。例えば、他の実施形態は、異なるタイプ及び配置の、記憶ディスク、読み出し／書き込みヘッド、制御回路網、及び、説明した機能を実施するための他の記憶装置要素を使用することができる。また、ヘッド位置制御が検出されたＩＴＩに基づいて提供される特定の方法は、他の実施形態では変化してもよい。以下の請求項の範囲内にあるこれら及び多数の他の代わりの実施形態は、当業者には明らかであろう。
【図１】
2013161515.tif 000003
【図２】
2013161515.tif 000004
【図３】
2013161515.tif 000005
【図４】
2013161515.tif 000006
【図５Ａ】
2013161515.tif 000007
【図５Ｂ】
2013161515.tif 000008
【図６】
2013161515.tif 000009
【図７】
2013161515.tif 000010