(57)【要約】【課題】画素の微細化によりＰＤを大容量化した場合であっても、効率的にＰＤに蓄積された信号電荷を掃き出すこと。【解決手段】シャッター動作における第１のタイミングで転送ゲートをオンすると共にリセット部をオンして、光電変換素子から信号電荷を掃き出す。次に、第１のタイミングに続く第２のタイミングで転送ゲートをオンすると共にリセット部をオフして、フローティングディフュージョン部を昇圧する。そして、転送ゲートがオンした状態で出力信号線に出力される電気信号を周辺回路部に設けられた信号処理回路で取込み、この取り込んだ信号から画素信号を生成する。【選択図】図３
2013168713.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された複数の画素よりなる撮像画素部と、前記撮像画素部を制御する周辺回路部と、を設けて構成され、
前記撮像画素部の各画素が、
受光量に応じた信号電荷を生成する光電変換素子と、
前記光電変換素子によって生成された信号電荷をフローティングディフュージョン部に転送する転送部と、
選択部によって選択された画素行に含まれる前記フローティングディフュージョン部の電圧に応じた電気信号を出力信号線に出力する増幅部と、
前記フローティングディフュージョン部の電圧をリセットするリセット部とを有する固体撮像装置の駆動方法において、
前記選択部をオフしたまま前記光電変換素子に対して前記信号電荷の蓄積を開始するためのシャッター動作における、第１のタイミングで前記転送部をオンすると共に前記リセット部をオンして、前記光電変換素子から前記信号電荷を掃き出すことと、
前記第１のタイミングに続く第２のタイミングで前記転送部をオンすると共に前記リセット部をオフして、前記フローティングディフュージョン部を昇圧することと、
前記転送部がオンした状態で前記出力信号線に出力される電気信号を前記周辺回路部で取込み、この取り込んだ信号から画素信号を生成することを含む
固体撮像装置の駆動方法。
【請求項２】
連続する複数のシャッター行を用いて前記光電変換素子から前記信号電荷を掃き出す場合に、少なくとも最終行の転送部をオンするタイミングを、前記最終行以外のシャッター行とは異ならせる
請求項１記載の固体撮像装置の駆動方法。
【請求項３】
さらに、前記第１のタイミングで前記最終行以外のシャッター行については、前記転送部をオンすると共に前記リセット部をオンして、前記最終行のシャッター行については前記転送部をオフすると共に前記リセット部をオンすることと、
前記第２のタイミングで前記最終行以外のシャッター行については、前記転送部をオフすると共に前記リセット部をオフして、前記最終行のシャッター行については前記転送部をオンすると共に前記リセット部をオフして、各シャッター行から前記光電変換素子から前記信号電荷を掃き出すことを含む
請求項２記載の固体撮像装置の駆動方法。
【請求項４】
さらに、前記第１のタイミングで前記複数のシャッター行については、前記転送部をオンすると共に前記リセット部をオンすることと、
前記第２のタイミングで前記最終行以外のシャッター行については、前記転送部をオフすると共に前記リセット部をオフして、前記最終行のシャッター行については前記転送部をオンすると共に前記リセット部をオフすることと、
前記第２のタイミングに続くタイミングで前記転送部を少なくとも１回オンすると共に前記リセット部をオフして、各シャッター行の前記光電変換素子から前記信号電荷を掃き出すことを含む
請求項３記載の固体撮像装置の駆動方法。
【請求項５】
さらに、前記第１のタイミングで全ての前記シャッター行については、前記転送部をオンすると共に前記リセット部をオンすることと、
前記第２のタイミングで全ての前記シャッター行については、前記転送部をオンすると共に前記リセット部をオンすることを含む
請求項３記載の固体撮像装置の駆動方法。
【請求項６】
前記第１及び第２のタイミングの間隔を１μ秒以上離す
請求項３記載の固体撮像装置の駆動方法。
【請求項７】
半導体基板に形成された複数の画素よりなる撮像画素部と、前記撮像画素部を制御する周辺回路部と、を設けて構成され、
前記撮像画素部の各画素が、
受光量に応じた信号電荷を生成する光電変換素子と、
前記光電変換素子によって生成された信号電荷をフローティングディフュージョン部に転送する転送部と、
選択部によって選択された画素行に含まれる前記フローティングディフュージョン部の電圧に応じた電気信号を出力信号線に出力する増幅部と、
前記フローティングディフュージョン部の電圧をリセットするリセット部とを有する固体撮像装置と、
前記選択部をオフしたまま前記光電変換素子に対して前記信号電荷の蓄積を開始するためのシャッター動作における、第１のタイミングで前記転送部をオンすると共に前記リセット部をオンして、前記光電変換素子から前記信号電荷を掃き出させ、
前記第１のタイミングに続く第２のタイミングで前記転送部をオンすると共に前記リセット部をオフして、前記フローティングディフュージョン部を昇圧させる駆動回路と、を備え、
前記固体撮像装置は、前記転送部がオンした状態で前記出力信号線に出力される電気信号を前記周辺回路部で取込み、この取り込んだ信号から画素信号を生成する
カメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、大容量化された光電変換素子に蓄積される信号電荷を効率よく掃き出す固体撮像装置の駆動方法及びカメラシステムに関する。
【背景技術】
【０００２】
従来、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーは、画素信号のノイズを除去するＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路を動作するためにリセットトランジスタを用いる。そして、読み出し行（又は列、画素）と異なる任意の位置に配置された光電変換素子（例えば、フォトダイオード）に蓄積された信号電荷を掃き出すシャッター動作を行う。以下の説明では、ＣＭＯＳイメージセンサーをＣＩＳ（ＣＭＯＳ Image Sensor）と略記し、フォトダイオードを、ＰＤ（Photo Diode）と略記する。
【０００３】
また、特許文献１には、一般的なＣＩＳの構成及び動作例が開示されている。ここで、従来のＣＩＳ１００の構成及び動作例を説明する。
【０００４】
図１０は、従来のＣＩＳ１００の構成例を示す回路図である。
ＣＩＳ１００は、画素部１０１とＣＤＳ部１０２を備える。
画素部１０１は、光電変換素子であるＰＤ、ＰＤの読出し回路を構成する４種類のＭＯＳトランジスタ（転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４）を備える。ここで、転送トランジスタが有するゲートは、転送ゲートのように呼び、他のトランジスタのゲートについても同様に呼ぶ。また、画素部１０１は、浮遊拡散領域であるフローティングディフュージョン部（以下、ＦＤ（Floating Diffusion）部）を備える。
【０００５】
ＰＤは、受光量に応じた信号電荷を生成し、転送トランジスタＴｒ１は、転送パルスに基づいてＰＤの信号電荷をＦＤ部に転送する。
リセットトランジスタＴｒ２は、リセットゲートをオンするゲート駆動パルスに基づいてＦＤ部の電圧を定期的に電源電圧Ｖｄｄにリセットする。このＶｄｄの電圧値は、例えば１．８Ｖ又は２．７Ｖであり、画素が大きくなると５Ｖが用いられることもある。
増幅トランジスタＴｒ３は、そのゲートに接続されるＦＤ部の電圧変動に応じた出力信号を出力する。
選択トランジスタＴｒ４は、画素行を選択する選択パルスに基づいて増幅トランジスタＴｒ３の出力信号を垂直信号線に出力する。
【０００６】
垂直信号線は、画素列毎に設けられており、一方の端部は撮像領域外で定電流源として用いられるロードトランジスタＴｒ５に接続される。また、垂直信号線の他方の端部は、撮像領域外で画素列毎に設けられた信号処理回路に接続される。この信号処理回路は、ＣＤＳ部１０２を含み、撮像領域の次段に設けられて画素信号に各種の信号処理を行って撮像信号を出力する。
【０００７】
ＣＤＳ部１０２は、ＳＨＲ、ＳＨＳをゲート信号として用いるトランジスタＴｒ６、Ｔｒ７、静電容量がＣｓ，Ｃｒであるコンデンサ、出力信号のレベルの差分値を求める差動アンプ、差動アンプと水平信号線の間に設けられるトランジスタＴｒ８を備える。このＣＤＳ部１０２は、時系列に入力された２つの信号の差に比例する信号を出力する回路である。
【０００８】
ここで、ＣＩＳ１００の動作例を説明する。
まず、ＣＩＳ１００は、任意の行（シャッター行、列、又は画素）に対して信号電荷の蓄積を開始するシャッター動作を行う。シャッター行となった画素部１０１は、リセットゲートと転送ゲートを同時にオンし、ＰＤに蓄積される信号電荷を全て電源ドレインに掃き出す。信号電荷が掃き出され、空になったＰＤは、転送ゲートが再びオフにされると信号電荷の蓄積を開始する。
【０００９】
その後、一定時間が経過し、信号電荷の蓄積を終了したい任意の行に対して読み出し動作を行う。この読み出し動作が行われる行（読み出し行、列、又は画素）ではＣＤＳ部１０２への接続を行う信号線を選択するために選択トランジスタの選択ゲートがオンされる。その後、リセットゲートを順次オンした時の信号出力と、転送ゲートをオンした時の信号出力を、ＣＤＳ部１０２のＳＨＳゲートをオン、ＳＨＲゲートをオンすることで読み出す。このとき、ＰＤの信号電荷がＦＤ部に蓄積された時点でのタイミング信号ＳＨＳによってトランジスタＴｒ６をオンすると、コンデンサＣｓが出力信号をホールドする。一方、ＦＤ部がリセットされた時点でのタイミング信号ＳＨＲによってトランジスタＴｒ７をオンすると、コンデンサＣｒが画素部１０１の出力信号をホールドする。
【００１０】
その後、ＣＤＳ部１０２は、リセットゲートをオンした時の信号出力をノイズレベルとし、転送ゲートをオンした時の信号出力を、ノイズレベルが重畳されたものとして扱う。そして、これら２つのコンデンサＣｓ、Ｃｒにホールドした出力信号のレベルを差動アンプで比較して両者の差分をとり、トランジスタＴｒ８を介して水平信号線に差分値を出力する。このとき、リセットゲートをオンした時の信号出力と、転送ゲートをオンした時の信号出力との差分から求めたノイズレベルを除いて、ノイズのない高品位の画像を得ている。
【００１１】
また、シャッター動作に関する従来の技術としては、特許文献２に示すような、信号電荷の蓄積期間を可変させたり、画素領域の任意の部分を読み出したりする構造が知られていた。さらに、特許文献３には従来のＣＩＳの構成の概略について開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特許第４０４８４１５号公報
【特許文献１】特開２００１−４５３８３号公報
【特許文献３】特開２００６−３１０９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
近年、多画素化により、ＣＩＳが備える画素の微細化をすすめ、解像度を上げつつ、低消費電力を実現するための改良が行われるようになってきた。しかし、微細化された画素に含まれるＰＤの面積は小さくなるため、ＰＤが蓄積する信号電荷の電荷量は従来のものと比べて少なくなる。そして、ＰＤに蓄積される電荷量が少なくなると、ＣＩＳが出力する画像のダイナミックレンジが減少する等の現象が発生し、ＣＩＳの特性が悪化する要因となってしまう。このため、画素を微細化してもＰＤが蓄積する電荷量を増やすためには、信号電荷が空の状態におけるＰＤのポテンシャルを深く設定することが考えられる。
【００１４】
図１１は、画素部１０１の断面表示例とポテンシャルの例を示す。図１１Ａは、画素部１０１のＰＤ、転送ゲート、ＦＤ部、リセットゲート、電源Ｖｄｄを断面表示した例を示す。図１１Ｂは、画素部１０１のポテンシャルの例を示す。
【００１５】
図１１Ｂに示すようにＰＤのポテンシャルを深くして蓄積する信号電荷の大容量化を行うと、信号電荷が空の状態であるＰＤと、ＦＤ部のポテンシャル差Ｐ１が小さくなる。また、画素部１０１の転送ゲートをオンした時における、転送ゲートとＦＤ部のポテンシャル差Ｐ２も小さい。ここで、シャッター行となる画素部１０１の転送ゲートとリセットゲートを同時にオンにしていればＦＤ部の電位は、Ｖｄｄに近い値（以下の説明では、便宜上「Ｖｄｄ」とする）に固定される。ここで、信号電荷の蓄積期間前にＰＤに蓄積される大量の信号電荷がＦＤ部へ転送されてもＦＤ部のポテンシャルに変動はない。
【００１６】
しかし、更に画素が微細化されると、信号電荷が空の状態におけるＰＤのポテンシャルが深くなり、ＰＤとＶｄｄのポテンシャルが近づき、ＰＤから転送しきれなかった信号電荷がＰＤにわずかに残ると考えられる。また、転送ゲートをオンからオフにする際、ＦＤ部にある信号電荷が転送ゲートを経てＰＤへ逆流する現象が起こり、ＰＤから信号電荷を完全に掃き出すことができなくなる。
【００１７】
信号電荷がＰＤへ逆流する現象が発生した状態でＣＩＳが出力する映像信号をモニター等に出力すると、表示される映像には残像が生じることがある。また、ＰＤに逆流した信号電荷の電荷量がばらつくことにより信号出力時にオフセットが生じて映像に点欠陥が生じることもある。これらの不具合への対策として、電源Ｖｄｄ又はＦＤ部のリセット電源を昇圧して電源のポテンシャルを深くすることが考えられる。しかし、電源を昇圧するためには、トランジスタの酸化膜の耐圧性能を上げたり、ＣＩＳに組み込む配線を増やしたりする必要があり、製造時の工程数が増加し、微細化の弊害となる。
【００１８】
本開示はこのような状況に鑑みて成されたものであり、画素の微細化によりＰＤを大容量化した場合であっても、効率的にＰＤに蓄積された信号電荷を掃き出すことを目的とする。
【課題を解決するための手段】
【００１９】
本開示は、半導体基板に形成された複数の画素よりなる撮像画素部と、撮像画素部を制御する周辺回路部と、を設けて構成され、撮像画素部の各画素が、受光量に応じた信号電荷を生成する光電変換素子と、光電変換素子によって生成された信号電荷をフローティングディフュージョン部に転送する転送ゲートと、選択部によって選択された画素行に含まれるフローティングディフュージョン部の電圧に応じた電気信号を出力信号線に出力する増幅部と、フローティングディフュージョン部の電圧をリセットするリセット部とを有する固体撮像装置の駆動方法において、選択部をオフしたままシャッター動作における第１のタイミングで転送ゲートをオンすると共にリセット部をオンして、光電変換素子から信号電荷を掃き出し、第１のタイミングに続く第２のタイミングで転送ゲートをオンすると共にリセット部をオフして、フローティングディフュージョン部を昇圧し、転送ゲートがオンした状態で出力信号線に出力される電気信号を周辺回路部に設けられた信号処理回路で取込み、この取り込んだ信号から画素信号を生成するものである。
【発明の効果】
【００２０】
本開示によれば、転送ゲート及びＦＤ部の間に生じる結合容量により、電源電圧を高電圧化せずにＦＤ部を昇圧できる。このため、光電変換素子のポテンシャルを深くした場合に、光電変換素子に蓄積される信号電荷をＦＤ部に効率的に掃き出すことができ、光電変換素子を大容量化することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本開示の第１の実施の形態例における固体撮像装置の全体構成例を示す概略平面図である。
【図２】本開示の第１の実施の形態例における撮像画素部のシャッター行及び読出し行並びに蓄積期間の例を示す説明図である。
【図３】本開示の第１の実施の形態例における撮像画素部の駆動パターンの模式図である。
【図４】本開示の第１の実施の形態例における画素部の断面表示例とポテンシャルの例を示す説明図である。
【図５】本開示の第２の実施の形態例における撮像画素部のシャッター行と読み出し行の例を示す説明図である。
【図６】本開示の第２の実施の形態例における撮像画素部の駆動パターンの模式図である。
【図７】本開示の第２の実施の形態の第１の変形例における撮像画素部の駆動パターンの模式図である。
【図８】本開示の第２の実施の形態の第２の変形例における撮像画素部の駆動パターンの模式図である。
【図９】本開示の第１及び第２の実施の形態例におけるビデオカメラの内部構成例を示すブロック図である。
【図１０】従来のＣＩＳの構成例を示す回路図である。
【図１１】従来の画素部の断面表示例とポテンシャルの例を示す説明図である。
【発明を実施するための形態】
【００２２】
以下、本開示を実施するための形態（以下、実施の形態例とする。）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態例（ＰＤからの信号電荷の掃き出し制御：２回の掃き出し動作を行う例）
２−１．第２の実施の形態例（ＰＤからの信号電荷の掃き出し制御：３回の掃き出し動作を行う例）
２−２．第２の実施の形態の第１の変形例（第３のシャッター行を３回以上オンする例）
２−３．第２の実施の形態の第２の変形例（全てのシャッター行で２回の掃き出し動作を行う例）
３．応用例（固体撮像装置をビデオカメラに応用した例）
４．変形例
【００２３】
＜１．第１の実施の形態例＞
［２回の掃き出し動作を行う例］
以下、本開示の第１の実施の形態例について、図１〜図４を参照して説明する。本実施の形態例では、ＭＯＳセンサ型の固体撮像装置１０に適用した例について説明する。
【００２４】
図１は、固体撮像装置１０の全体構成例を示す概略平面図である。
固体撮像装置１０は、不図示の半導体基板に形成された複数の画素よりなる撮像画素部２と、撮像画素部２を制御する周辺回路部を設けてある。周辺回路部には、定電流部１、ＣＤＳ部３、Ｖ選択部４、タイミングジェネレータ５、水平信号線６、Ｈ選択部７及び出力部８を含んでいる。
【００２５】
定電流部１は、撮像画素部２に対し、画素列毎に定電流を供給する。
撮像画素部２は、上述した図１０に示すＣＩＳ１００によって構成され、多数の画素部１０１が２次元マトリクス状に配列される。そして、ＣＩＳ１００は、撮像画素部２の各画素が、受光量に応じた信号電荷を生成するＰＤと、ＰＤによって生成された信号電荷をＦＤ部に転送する転送トランジスタＴｒ１（転送部）を備える。また、選択トランジスタＴｒ４（選択部）によって選択された画素行に含まれるＦＤ部の電圧に応じた電気信号を出力信号線に出力する増幅トランジスタＴｒ３（増幅部）と、ＦＤ部の電圧をリセットするリセットトランジスタＴｒ２（リセット部）とを有する。なお、以下の説明では、図１０に示す符号を適宜用いて説明する。
【００２６】
また、撮像画素部２の各画素は、Ｖ選択部４によって垂直方向に水平ライン（画素行）単位で順次選択される。そして、タイミングジェネレータ５から受け取る各種のパルス信号によって各画素のＭＯＳトランジスタが制御されることにより、各画素信号が垂直信号線を通して画素列毎にＣＤＳ部３に読み出される。なお、タイミングジェネレータ５は、撮像画素部２の各画素以外の各部にも各種のタイミング信号を供給している。
【００２７】
ＣＤＳ部３は、撮像画素部２の画素列毎に、上述した図１０に示すＣＤＳ部１０２を設けたものであり、撮像画素部２の各画素列から読み出された画素信号に対し、ＣＤＳ処理を行い、水平信号線６を介して出力部８に画素信号を出力する。このとき、周辺回路部は、ＰＤが生成する信号電荷を転送ゲートによってＦＤ部に転送した際の信号レベルと、リセット部によってＦＤ部がリセットされた際の信号レベルとを、それぞれ転送ゲートがオンした状態で取り込む。そして、その差分値に応じた画素信号を出力する。
【００２８】
Ｈ選択部７は、ＣＤＳ部３が出力する画素信号を水平方向に選択して、これを水平信号線６に出力する。出力部８には、ＣＤＳ部１０２から入力する画素信号に対し、自動利得変換（ＡＧＣ：Automatic Gain Control）、アナログ／デジタル（Ａ／Ｄ）変換、増幅等の処理を行って映像信号を出力するための各回路を設けてある。
【００２９】
出力部８は、水平信号線６から送られてきた画素信号を半導体基板の外部端子に出力する。なお、このような構成自体は、基本的に従来と同様のものであり、本開示は、以下に説明する駆動方法に特徴を有する。
【００３０】
図２は、撮像画素部２のシャッター行及び読出し行並びに蓄積期間の例を示す説明図である。
撮像画素部２には、シャッター行と読み出し行がそれぞれ一行ずつ設定される。シャッター行ではＰＤの信号電荷がリセットされ、読出し行ではＰＤから信号電荷が掃き出されることとなる。シャッター行と読出し行は、一定の間隔を空けたまま図中のスキャン方向に移動する。そして、ある行について、シャッター行が設定された後、読み出し行が設定されるまでの期間がＰＤに蓄積される信号電荷の蓄積期間となる。
【００３１】
第２の実施の形態例に係る撮像画素部２のシャッター行における撮像画素部２では、選択トランジスタＴｒ４をオフしたまま以下の動作を行う。すなわち、ＰＤに対して信号電荷の蓄積を開始するためのシャッター動作における、第１のタイミングで転送ゲートをオンすると共にリセットトランジスタＴｒ２をオンして、ＰＤから信号電荷を掃き出す。次に、第１のタイミングに続く第２のタイミングで転送ゲートをオンすると共にリセットトランジスタＴｒ２をオフして、ＦＤ部を昇圧する。そして、転送ゲートがオンした状態で出力信号線に出力される電気信号を周辺回路部で取込み、この取り込んだ信号から画素信号を生成する。以下に撮像画素部２の詳細な動作例を説明する。
【００３２】
ここで、図３と図４を参照して、第１及び第２のタイミングにおけるＰＤ周辺のポテンシャルについて説明する。
図３は、第１の実施の形態例に係る撮像画素部２の駆動パターンの模式図を示す。図３Ａ〜図３Ｃは、シャッター行における駆動パターンの例を示し、図３Ｄ〜図３Ｆは、読出し行における駆動パターンの例を示し、図３Ｇと図３Ｈは、ＣＤＳ部３における駆動パターンの例を示す。
図４は、第１の実施の形態例に係る画素部１０１の断面表示例とポテンシャルの例を示す。図４Ａは、画素部１０１のＰＤ、転送ゲート、ＦＤ部、リセットゲート、電源Ｖｄｄを断面表示した例を示す。図４Ｂは、第１のタイミングにおける画素部１０１のポテンシャルの例を示し、図４Ｃは、第１のタイミングにおける画素部１０１のポテンシャルの例を示す。
【００３３】
図３において、タイミング０では、シャッター行及び読出し行の画素部１０１と、ＣＤＳ部１０２は共にオフされている。なお、シャッター行では選択トランジスタＴｒ４がオフされ続ける。
【００３４】
次に、タイミング１で読出し行の選択トランジスタＴｒ４がオンされると、読出し行の画素１０１の増幅トランジスタＴｒ３が垂直信号線に接続される。すると、ロードトランジスタＴｒ５によって決められる定電流が、Ｖｄｄ（電源電圧端子）から増幅トランジスタＴｒ３→垂直信号線→ロードトランジスタＴｒ５という経路で流れる。増幅トランジスタＴｒ３とロードトランジスタＴｒ５はソースフォロアを組むので、増幅トランジスタＴｒ３のゲート電圧、すなわちＦＤ部の電圧に対応した電圧が、垂直信号線に現れる。これは読出し行の選択トランジスタＴｒ４をオンしている間、継続する。
【００３５】
次に、タイミング２でリセットトランジスタＴｒ２に送られるゲート駆動パルスによってリセットゲートをオンし、シャッター行及び読出し行のＦＤ部をリセットする。このタイミング２を、「第１のタイミング」と呼ぶ。第１のタイミングにおけるポテンシャルは、図４Ｂに示すように変化する。このとき、シャッター行における転送トランジスタＴｒ１がオンされると共に、リセットトランジスタＴｒ２と、読出し行におけるリセットトランジスタＴｒ２がオンされる。
【００３６】
つまり、第１のタイミングにおいて、シャッター行では転送ゲートとリセットゲートが同時にオンされる（図３Ａ，図３Ｂ）。これによりシャッター動作の開始前に溜まっていたＰＤの信号電荷がＦＤ部を介して電源Ｖｄｄに掃き出される。
【００３７】
ここで、図４Ｂに示すように、第１のタイミングでは、ＦＤ部のポテンシャルはリセットゲートを介して電源Ｖｄｄに固定される。このため、仮にシャッター動作の前にＰＤに大量の信号電荷が溜まっていたとしても、ＦＤ部のポテンシャルがＰＤからの信号電荷で浅くなりポテンシャル差を十分に確保することができる。しかし、ＰＤの信号電荷が空の状態に近づき、ＰＤのポテンシャルが深くなると、ＰＤとＦＤ部の間のポテンシャル差が小さくなる。
【００３８】
そこで、タイミング２の直後のタイミング３において、シャッター行における転送トランジスタＴｒ１を再びオンする。このタイミング３を、「第２のタイミング」と呼ぶ。第２のタイミングにおいて、転送トランジスタＴｒ１の転送ゲートをオンすると共にリセットトランジスタＴｒ２のリセットゲートをオフとして、ＰＤから信号電荷を掃き出す。このときＦＤ部は絶縁される構造となり、電位が固定されていないフローティングな状態にある。そして、図４Ｃに示すように、転送ゲート及びＦＤ部間の結合容量により、ＦＤ部はＶｄｄより深いポテンシャルに設定される。
【００３９】
さらに、第２のタイミングでは、ＦＤ部の電位に対応した電圧（リセットレベル）が垂直信号線に現れている。このため、タイミング４においてＳＨＳパルスを入力することにより、ＣＤＳ部１０２のコンデンサＣｓの電圧を保持する。
【００４０】
次に、タイミング５では、読出し行におけるＰＤの信号電荷をＦＤ部に転送する。このとき、ＦＤ部の電位は、信号電荷の分だけマイナス側にシフトしている。そして、ＦＤ部の電位に対応した電圧（信号レベル）が垂直信号線に現れているので、ＳＨＲパルスを入力することにより、ＣＤＳ部１０２のコンデンサＣｒの電圧を保持する。
【００４１】
ＣＤＳ部１０２の差動アンプは、各コンデンサＣｓ、Ｃｒに保持された信号レベルとリセットレベルの差に比例する電圧を出力する。その後、タイミング７において読出し行の選択トランジスタＴｒ４をオフして増幅トランジスタＴｒ３を垂直信号線から切り離す。この後、Ｈ選択部７からのトランジスタＴｒ８の制御により、ＣＤＳ部１０２の差動アンプの出力を水平信号線６に読み出す。
【００４２】
既に、図４Ｂに示したように第１のタイミングにおける動作でＰＤに溜まっていた信号電荷の大半は読み出され、ＰＤはほとんど空になっている。しかし、転送ゲート及びＦＤ部間の結合容量を利用することによりＰＤのポテンシャルを深くすることによって、第２のタイミングでは、ＰＤにわずかに溜まっていた信号電荷が読み出される。これにより電源電圧の高電圧化を伴うことなくＰＤとＦＤ部のポテンシャル差は確保される。また、ＰＤに信号電荷が残らないようにしたり、転送ゲートがオフになる際に信号電荷がＰＤに逆流することを防いだりすることができる。
【００４３】
また、第１のタイミングにおける信号電荷の転送（転送ゲートをオン、リセットゲートをオン）と、第２のタイミングにおける信号電荷の転送（転送ゲートをオン、リセットゲートをオフ）の間隔を１μ秒以上離すと転送のばらつきを効果的に減少できる。この１μ秒とする間隔は経験値であるが、転送ゲートの界面順位を安定化させるために必要な長さであることが実験で確かめられている。
【００４４】
このように第１及び第２のタイミングの間隔を空けるのは、以下の理由による。すなわち、第１のタイミングにおける信号電荷の転送時には、ＰＤとＦＤ部の間のポテンシャル差が十分に確保できず、結合容量によってＦＤ部の電圧を押し上げる効果が得られない場合がある。このとき、転送ゲートの下に入り込んだ信号電荷が界面準位でトラップされ、放出されることによるばらつきの影響を抑えるために、第２のタイミングを設定してＰＤとＦＤ部の間の十分なポテンシャル差を確保するようにしている。
【００４５】
以上説明した第１の実施の形態例に係る撮像画素部２によれば、容量結合を使わずにＶｄｄを固定して信号電荷を掃き出す場合と、ＦＤ部の変動によりＰＤから転送しきれない信号電荷については容量結合を使って掃き出す場合の２段階の掃き出し処理を行う。ここで、シャッター動作を行う前にＰＤに大量の信号電荷がある場合にはＦＤ部の電位が変動するため、第１のタイミングで事前に大量の信号電荷を掃き出した後に、第２のタイミングでシャッターを駆動する。このとき、ＦＤ部をフローティングな状態で維持し、転送ゲートとＦＤ部の間における容量結合を利用してＦＤ部の電位を押し上げるようにシャッターを駆動している。このため、ＰＤとＦＤ部の間には十分なポテンシャル差が生じ、ＰＤに蓄積されるわずかな信号電荷であってもＦＤ部に掃き出される。
【００４６】
また、微細化された画素部１０１であっても、ＰＤが十分にポテンシャルを確保できため、ＰＤが大量に信号電荷を蓄積できるように大容量化することが可能となる。シャッター動作時にＦＤ部からＰＤへ信号電荷を汲み上げたり、ＰＤに蓄積される信号電荷をＦＤ部に転送できなかったりする不良を改善することができる。
【００４７】
また、微細化に伴うＰＤの大容量化に対して、転送ゲートとＦＤ部の結合容量を使いＦＤ部の昇圧を行うことで、電源電圧を高めることなくＦＤ部のポテンシャルを昇圧することが可能となる。
【００４８】
＜２−１．第２の実施の形態例＞
［３回の掃き出し動作を行う例］
次に、本開示の第２の実施の形態について、図５と図６を参照して説明する。本実施の形態では、隣り合う複数行のシャッター行において転送ゲートをオンするタイミングを制御してＰＤから信号電荷を掃き出す例について説明する。以下の説明において、既に第１の実施の形態で説明した図１に対応する部分には同一符号を付し、詳細な説明を省略する。
【００４９】
第２の実施の形態例に係る撮像画素部２は、連続する複数のシャッター行を用いてＰＤから信号電荷を掃き出す場合に、少なくとも最終行の転送ゲートをオンするタイミングを、最終行以外のシャッター行とは異ならせるものである。このとき、第１のタイミングで最終行以外のシャッター行については、転送ゲートをオンすると共にリセットトランジスタＴｒ２をオンして、最終行のシャッター行については転送ゲートをオフすると共にリセットトランジスタＴｒ２をオンする。そして、第２のタイミングで最終行以外のシャッター行については、転送ゲートをオフすると共にリセットトランジスタＴｒ２をオフして、最終行のシャッター行については転送ゲートをオンすると共にリセットトランジスタＴｒ２をオフして、各シャッター行からＰＤから信号電荷を掃き出すものである。このときの撮像画素部２の詳細な動作例を図５と図６を参照して説明する。
【００５０】
図５は、撮像画素部２のシャッター行と読み出し行の例を示す説明図である。
撮像画素部２は、連続する第１〜第３のシャッター行と、蓄積期間となる行と、読み出し行を設定してある。第３のシャッター行と読出し行は、一定の間隔を空けたままスキャン方向に移動する。そして、第３のシャッター行後、読み出し行が入るまでの期間が信号電荷の蓄積期間となる。
【００５１】
図６は、第２の実施の形態例に係る撮像画素部２の駆動パターンの模式図を示す。図６Ａ〜図６Ｃは、第１のシャッター行における駆動パターンの例を示し、図６Ｄ〜図６Ｆは、第２のシャッター行における駆動パターンの例を示し、図６Ｇ〜図６Ｉは、第３のシャッター行における駆動パターンの例を示す。そして、図６Ｊ〜図６Ｌは、読出し行における駆動パターンの例を示し、図６Ｍ及び図６Ｎは、ＣＤＳ部１０２における駆動パターンの例を示す。
【００５２】
図５に示すように、撮像画素部２には、一例として連続する３行のシャッター行が設定される。ここで、特許第４２４３８７０号公報に記載されるように、撮像画素部２内における隣接する２以上の列を１つのグループとして信号電荷の蓄積前にグループ単位で不要な信号電荷の掃き出しを行い、さらにグループ単位で信号電荷を読出すものがある。この固体撮像装置は、先のグループの読み出しタイミング前に、次のグループ内の少なくとも先のグループに隣接する１行若しくは１列に属する画素に対してプレシャッタパルスを印加して画素に蓄積された不要電荷の掃き出しを行なっている。
【００５３】
ただし、シャッター動作の開始時にＰＤに大量の信号電荷が蓄積されると、ＰＤの信号電荷が転送されるにつれてＦＤ部のポテンシャルが変動し、ＰＤとＦＤ部のポテンシャル差を十分に確保できない場合がある。このため、第２の実施の形態例に係る撮像画素部２は、以下の動作を行う。
【００５４】
すなわち、タイミング２に示す第１のタイミングにおいて、最初のシャッター行である第１のシャッター行から最終シャッター行の一行だけ手前である第２のシャッター行の転送ゲートをオンし、リセットゲートをオンした状態でＰＤの信号電荷を掃き出す。このとき、最終シャッター行である第３のシャッター行はリセットゲートだけをオンした状態を維持してＰＤに蓄積される大量の信号電荷を掃き出す。
【００５５】
その後、シャッター動作によってＰＤからＦＤ部へ信号電荷を掃き出す際に、リセットゲートをオフし、転送ゲートをオンする期間を設定する。このため、タイミング３に示す第２のタイミングにおいて、最終的に信号電荷の蓄積を開始する最後のシャッター行の転送ゲートをオンし、リセットゲートをオフした状態でＰＤから信号電荷を掃き出す。このようにして、上述した第１の実施の形態例と同様にＰＤからほぼ全ての信号電荷を掃き出すことができる。このとき、シャッター行のＦＤ部をフローティングな状態にし、転送ゲートとＦＤ部間の結合容量によりＦＤ部をＶｄｄより深いポテンシャルに押し上げることが可能となる。
【００５６】
以上説明した第２の実施の形態例における撮像画素部２によれば、連続する第１〜第３のシャッター行を設定する。そして、第１のタイミングでは、最初のシャッター行から最終シャッター行の一行だけ手前である第２のシャッター行の転送ゲートをオンし、リセットゲートをオンした状態でＰＤの信号電荷を掃き出す。その後、第２のタイミングでは、第３のシャッター行における転送ゲートをオンし、他のシャッター行の転送ゲート、リセットゲートをオフする。このように、複数行のシャッター行の転送ゲートのオン又はオフを制御することにより、ＰＤに蓄積される信号電荷をＦＤ部に確実に掃き出すことができる。そして、電源電圧の高電圧化をしないでシャッター動作時におけるＰＤとＦＤ部のポテンシャル差を確保することができる。
【００５７】
＜２−２．第２の実施の形態の第１の変形例＞
［第３のシャッター行を３回以上オンする例］
なお、上述した第２の実施の形態例における撮像画素部２では、第２のタイミングにおいて第３のシャッター行の転送ゲートをオンしたが、第２のタイミングに続く第３のタイミングにおいて第３のシャッター行の転送ゲートをオンしてもよい。
【００５８】
このため、第２の実施の形態の第１の変形例に係る撮像画素部２は、第１のタイミングで複数のシャッター行については、転送ゲートをオンすると共にリセットトランジスタＴｒ２をオンする。次に、第２のタイミングで最終行以外のシャッター行については、転送ゲートをオフすると共にリセットトランジスタＴｒ２をオフして、最終行のシャッター行については転送ゲートをオンすると共にリセットトランジスタＴｒ２をオフする。そして、第２のタイミングに続くタイミングで転送ゲートを少なくとも１回オンすると共にリセットトランジスタＴｒ２をオフして、各シャッター行のＰＤから信号電荷を掃き出すものである。このときの撮像画素部２の詳細な駆動パターンについて図７を参照して説明する。
【００５９】
図７は、撮像画素部２の駆動パターンの模式図を示す。
図７に示す撮像画素部２の駆動パターンは、上述した図６に示す駆動パターンとほぼ同様であるが、最終行として用いる第３のシャッター行における転送ゲートをオンするタイミングが異なる。ここで、第３のシャッター行における転送ゲートは、第１及び第２のタイミングに加え、新たに設定した第３のタイミングにおいてオンされる。第２及び第３のタイミングの時、他のシャッター行における転送トランジスタＴｒ１、リセットトランジスタＴｒ２、及び選択トランジスタＴｒ４はいずれもオフされる。このように、第３のシャッター行では、連続して３回転送ゲートをオンすることによって、ＰＤに蓄積される信号電荷を確実に掃き出すことが可能となる。
【００６０】
＜２−３．第２の実施の形態の第２の変形例＞
［全てのシャッター行で２回の掃き出し動作を行う例］
また、上述した第２の実施の形態例における撮像画素部２では、第２のタイミングにおいて第３のシャッター行の転送ゲートだけをオンしたが、第１〜第３のシャッター行の転送ゲートを第１及び第２のタイミングで続けてオンしてもよい。
【００６１】
このため、第２の実施の形態の第２の変形例に係る撮像画素部２は、第１のタイミングで全てのシャッター行については、転送ゲートをオンすると共にリセットトランジスタＴｒ２をオンする。次に、第２のタイミングにおいても、全てのシャッター行については、転送ゲートをオンすると共にリセットトランジスタＴｒ２をオフして、各シャッター行のＰＤから信号電荷を掃き出すものである。このときの撮像画素部２の詳細な駆動パターンについて図８を参照して説明する。
【００６２】
図８は、撮像画素部２の駆動パターンの模式図を示す。
図８に示す撮像画素部２の駆動パターンは、上述した図６に示す駆動パターンとほぼ同様であるが、第１のタイミングに続いて、第２のタイミングにおいても全てのシャッター行（第１〜第３のシャッター行）における転送ゲートをオンする点が異なる。このとき、第１〜第３のシャッター行では、容量結合を使わずにＶｄｄを固定して信号電荷を掃き出す場合と、ＦＤ部の変動によりＰＤから転送しきれない信号電荷については容量結合を使って掃き出す場合の２段階の掃き出し処理を行っている。このため、ＰＤとＦＤ部の間には十分なポテンシャル差が生じ、ＰＤに蓄積されるわずかな信号電荷であってもＦＤ部に掃き出される。このため、第１及び第２のタイミングにおいて、第１〜第３のシャッター行では、連続して２回転送ゲートをオンすることによって、ＰＤに蓄積される信号電荷を確実に掃き出すことが可能となる。
【００６３】
＜３．応用例＞
［固体撮像装置をビデオカメラに応用した例］
上記各種実施形態例及び各種変形例のＣｕ−Ｃｕ接合手法が適用された固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話機、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。この応用例では、電子機器の一構成例として、カメラシステムを例に挙げ説明する。
【００６４】
図９は、応用例に係るカメラ１１の概略構成を示す。なお、図９に示すカメラ１１は、静止画像又は動画を撮影することのできるビデオカメラの構成例としてある。
【００６５】
カメラ１１は、固体撮像装置１０と、固体撮像装置１０の受光センサ部に入射光を導く光学レンズを備えた光学系１２と、固体撮像装置１０及び光学系１２の間に設けられたシャッター装置１３と、固体撮像装置１０を駆動する駆動回路１５とを備える。さらに、カメラ１１は、固体撮像装置１０の出力信号を処理する信号処理回路１４を備える。
【００６６】
固体撮像装置１０は、Ｃｕ−Ｃｕ接合手法を用いて作製される。その他の各部の構成及び機能は次の通りである。
【００６７】
光学系１２は、被写体からの像光（入射光）を固体撮像装置１０の撮像面（不図示）上に結像させる。これにより、固体撮像装置１０内に、一定期間、信号電荷が蓄積される。なお、光学系１２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッター装置１３は、入射光の固体撮像装置１０への光照射期間及び遮光期間を制御する。
【００６８】
駆動回路１５は、固体撮像装置１０及びシャッター装置１３に駆動信号を供給する。そして、駆動回路１５は、供給した駆動信号により、固体撮像装置１０の信号処理回路１４への信号出力動作、及び、シャッター装置１３のシャッター動作を制御する。すなわち、この例では、駆動回路１５から供給される駆動信号（タイミング信号）により、固体撮像装置１０から信号処理回路１４への信号転送動作を行う。シャッター動作時に駆動回路１５は、上述した第１及び第２の実施の形態例、並びに第２の実施の形態の第１の変形例に係る固体撮像装置１０に対して転送ゲートとリセットゲートのオン又はオフを制御する処理を行っている。
【００６９】
信号処理回路１４は、固体撮像装置１０から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶され、又は、モニタ（不図示）に出力される。
【００７０】
＜４．変形例＞
なお、上述した第２の実施の形態の第１及び第２の変形例では、第１〜第３のシャッター行の連続する３行のシャッター動作を制御するようにした。しかし、２行又は３行より多くの連続するシャッター行によってシャッター動作を制御してもよい。また、連続する２回又は３回のタイミングを設定するだけでなく、４回以上のタイミングを設定することも可能である。このことは第１の実施の形態例におけるタイミングの設定においても同様である。また、上述した固定撮像装置の駆動方法は、ＣＣＤイメージャについても適用してもよいし、ＣＭＯＳセンサの回路構成をＣＣＤイメージャの回路構成に適用してもよい。
【００７１】
また、上述した実施の形態例では、画素部１０１のトランジスタをＮＭＯＳとしたが、これをＰＭＯＳとして電圧の極性を入れ替えても同様である。また、光電変換素子はフォトダイオードでなくともよく、例えばフォトゲート等であっても良い。
【００７２】
また、上述した実施の形態例では、垂直信号線に画素から電圧が出力される構成としたが、出力信号線は水平方向の配線であってもよく、また、出力信号は電流信号であっても良い。また、画素構造としては、上述のように４つのトランジスタで構成する方式のものに限らない。
また、次段の信号処理回路として、ＣＤＳ回路を例としたが、例えばＣＤＳの効果をもつＡ／Ｄ変換器等であっても良い。また、単にリセットレベルと信号レベルを保持するだけの回路として、ＣＤＳについては、さらに後段に配置するような構成を採用することも可能である。
【００７３】
このように、本開示は上述した実施の形態例に限られるものではなく、特許請求の範囲に記載した本開示の要旨を逸脱しない限りその他種々の応用例、変形例を取り得ることは勿論である。
【００７４】
なお、本開示は以下のような構成も取ることができる。
（１）半導体基板に形成された複数の画素よりなる撮像画素部と、前記撮像画素部を制御する周辺回路部と、を設け、
前記撮像画素部の各画素が、受光量に応じた信号電荷を生成する光電変換素子と、
前記光電変換素子によって生成された信号電荷をフローティングディフュージョン部に転送する転送部と、
選択部によって選択された画素行に含まれる前記フローティングディフュージョン部の電圧に応じた電気信号を出力信号線に出力する増幅部と、
前記フローティングディフュージョン部の電圧をリセットするリセット部とを有する固体撮像装置の駆動方法において、
前記選択部をオフしたまま前記光電変換素子に対して前記信号電荷の蓄積を開始するためのシャッター動作における、第１のタイミングで前記転送部をオンすると共に前記リセット部をオンして、前記光電変換素子から前記信号電荷を掃き出すことと、
前記第１のタイミングに続く第２のタイミングで前記転送部をオンすると共に前記リセット部をオフして、前記フローティングディフュージョン部を昇圧することと、
前記転送部がオンした状態で前記出力信号線に出力される電気信号を前記周辺回路部で取込み、この取り込んだ信号から画素信号を生成することを含む
固体撮像装置の駆動方法。
（２）連続する複数のシャッター行を用いて前記光電変換素子から前記信号電荷を掃き出す場合に、最終行の転送部をオンするタイミングを、前記最終行以外のシャッター行とは異ならせる
前記（１）記載の固体撮像装置の駆動方法。
（３）さらに、前記第１のタイミングで前記最終行以外のシャッター行については、前記転送部をオンすると共に前記リセット部をオンして、前記最終行のシャッター行については前記転送部をオフすると共に前記リセット部をオンすることと、
前記第２のタイミングで前記最終行以外のシャッター行については、前記転送部をオフすると共に前記リセット部をオフして、前記最終行のシャッター行については前記転送部をオンすると共に前記リセット部をオフして、各シャッター行から前記光電変換素子から前記信号電荷を掃き出すことを含む
前記（１）又は（２）記載の固体撮像装置の駆動方法。
（４）さらに、前記第１のタイミングで前記複数のシャッター行については、前記転送部をオンすると共に前記リセット部をオンすることと、
前記第２のタイミングで前記最終行以外のシャッター行については、前記転送部をオフすると共に前記リセット部をオフして、前記最終行のシャッター行については前記転送部をオンすると共に前記リセット部をオフすることと、
前記第２のタイミングに続くタイミングで前記転送部を少なくとも１回オンすると共に前記リセット部をオフして、各シャッター行の前記光電変換素子から前記信号電荷を掃き出すことを含む
前記（１）〜（３）のいずれかに記載の固体撮像装置の駆動方法。
（５）さらに、前記第１のタイミングで全ての前記シャッター行については、前記転送部をオンすると共に前記リセット部をオンすることと、
前記第２のタイミングで全ての前記シャッター行については、前記転送部をオンすると共に前記リセット部をオンすることを含む
前記（１）〜（３）のいずれかに記載の固体撮像装置の駆動方法。
（６）前記第１及び第２のタイミングの間隔を１μ秒以上離す
前記（１）〜（５）のいずれかに記載の固体撮像装置の駆動方法。
（７）半導体基板に形成された複数の画素よりなる撮像画素部と、前記撮像画素部を制御する周辺回路部と、を設けて構成され、
前記撮像画素部の各画素が、
受光量に応じた信号電荷を生成する光電変換素子と、
前記光電変換素子によって生成された信号電荷をフローティングディフュージョン部に転送する転送部と、
選択部によって選択された画素行に含まれる前記フローティングディフュージョン部の電圧に応じた電気信号を出力信号線に出力する増幅部と、
前記フローティングディフュージョン部の電圧をリセットするリセット部とを有する固体撮像装置と、
前記選択部をオフしたまま前記光電変換素子に対して前記信号電荷の蓄積を開始するためのシャッター動作における、第１のタイミングで前記転送部をオンすると共に前記リセット部をオンして、前記光電変換素子から前記信号電荷を掃き出させ、
前記第１のタイミングに続く第２のタイミングで前記転送部をオンすると共に前記リセット部をオフして、前記フローティングディフュージョン部を昇圧させる駆動回路と、を備え、
前記固体撮像装置は、前記転送部がオンした状態で前記出力信号線に出力される電気信号を前記周辺回路部で取込み、この取り込んだ信号から画素信号を生成する
カメラシステム。
【符号の説明】
【００７５】
１…定電流部、２…撮像画素部、３…ＣＤＳ部、４…Ｖ選択部、５…タイミングジェネレータ、６…水平信号線、７…Ｈ選択部、８…出力部、１０…固体撮像装置、１１…カメラ、１２…光学系、１３…シャッター装置、１４…信号処理回路、１５…駆動回路、１００…ＣＩＳ、１０１…画素部、１０２…ＣＤＳ部、Ｔｒ１〜Ｔｒ８…トランジスタ
【図１】
2013168713.tif 000003
【図２】
2013168713.tif 000004
【図３】
2013168713.tif 000005
【図４】
2013168713.tif 000006
【図５】
2013168713.tif 000007
【図６】
2013168713.tif 000008
【図７】
2013168713.tif 000009
【図８】
2013168713.tif 000010
【図９】
2013168713.tif 000011
【図１０】
2013168713.tif 000012
【図１１】
2013168713.tif 000013