(57)【要約】【課題】リセット解除信号が入力されてから動作可能となるまでの時間を短縮することができる情報処理装置、マイクロコントローラ、情報処理システム及び情報処理方法を提供する。【解決手段】情報処理装置１００は、動作設定用端子１０１、電源端子１０２、リセット端子１０３、第１の設定値に基づいて動作する第１の回路１１０及び第２の設定値に基づいて動作する第２の回路１２０を有する。第１の回路１１０は、電源端子１０２に対する電源の入力に応じて、動作設定用端子１０１から第１の設定値を取得する。第２の回路１２０は、電源の入力後、リセット端子１０３に対するリセット解除信号の入力に応じて、動作設定用端子１０１から第２の設定値を取得する。【選択図】図１
2013182565.tif 000002
【特許請求の範囲】
【請求項１】
電源を入力する電源端子と、
リセット解除信号を入力するリセット端子と、
第１の設定値及び第２の設定値を入力する動作設定用端子と、
前記第１の設定値に基づいて動作する第１の回路と、
前記第２の設定値に基づいて動作する第２の回路とを有し、
前記第１の回路は、前記電源端子に対する前記電源の入力に応じて、前記動作設定用端子から前記第１の設定値を取得し、
前記第２の回路は、前記電源の入力後、前記リセット端子に対する前記リセット解除信号の入力に応じて、前記動作設定用端子から前記第２の設定値を取得する
情報処理装置。
【請求項２】
前記第１の設定値は、前記リセット解除信号の入力前に開始可能な処理に関する設定値である
請求項１記載の情報処理装置。
【請求項３】
前記第１の設定値は、前記情報処理装置の動作速度の設定値であり、
前記第２の設定値は、前記情報処理装置の動作モードの設定値であり、
前記第１の回路は、前記第１の設定値に基づいて前記情報処理装置の動作速度を決定する動作速度設定回路であり、
前記第２の回路は、前記第２の設定値に基づいて前記情報処理装置の動作モードを決定する動作モード設定回路である
請求項１乃至２いずれか１項記載の情報処理装置。
【請求項４】
ストップ信号を入力するストップ端子と、
前記ストップ端子に対する前記ストップ信号の入力に応じて、クロック信号の発生を開始する発振回路と、
前記クロック信号のクロック数をカウントし、前記クロック数が所定の閾値に達した場合に通知信号を出力するカウント動作回路とをさらに有し、
前記第１の回路は、前記電源端子に対する前記電源の入力及び前記カウント動作回路による前記通知信号の出力に応じて、前記動作設定用端子から前記第１の設定値を取得して動作を開始する
請求項１乃至３いずれか１項記載の情報処理装置。
【請求項５】
前記カウント動作回路は、前記クロック数が所定の閾値に達する毎に前記通知信号を出力し、
前記第１の回路は、前記カウント動作回路による前記通知信号が出力される毎に、前記動作設定用端子から前記第１の設定値を取得する
請求項１乃至４いずれか１項記載の情報処理装置。
【請求項６】
プロセッサと、
電源を入力する電源端子と、
リセット解除信号を入力するリセット端子と、
第１の設定値及び第２の設定値を入力する動作設定用端子と、
前記電源端子に対する前記電源の入力に応じて、前記動作設定用端子から前記第１の設定値を取得し、前記第１の設定値に基づく第１の動作情報を前記プロセッサに出力する第１の回路と、
前記電源の入力後、前記リセット端子に対する前記リセット解除信号の入力に応じて、前記動作設定用端子から前記第２の設定値を取得し、前記第２の設定値に基づく第２の動作情報を前記プロセッサに出力する第２の回路とを有し、
前記プロセッサは、前記第１の動作情報及び前記第２の動作情報の入力に応じて、前記第１の動作情報及び前記第２の動作情報に基づく動作を開始する
マイクロコントローラ。
【請求項７】
制御装置と、
第１の情報処理装置と、
少なくとも１つの第２の情報処理装置とを有し、
前記制御装置は、前記第１の情報処理装置及び前記第２の情報処理装置に対し、それぞれ処理を開始すべきタイミングを示すリセット解除信号を供給し、
前記第１の情報処理装置は、
電源を入力する電源端子と、
リセット解除信号を入力するリセット端子と、
第１の設定値及び第２の設定値を入力する動作設定用端子と、
前記第１の設定値に基づいて動作する第１の回路と、
前記第２の設定値に基づいて動作する第２の回路とを有し、
前記第１の回路は、前記電源端子に対する前記電源の入力に応じて、前記動作設定用端子から前記第１の設定値を取得し、
前記第２の回路は、前記電源の入力後、前記リセット端子に対する前記リセット解除信号の入力に応じて、前記動作設定用端子から前記第２の設定値を取得する
情報処理システム。
【請求項８】
第１の回路が、電源端子に対する電源の入力に応じて、動作設定用端子から前記第１の設定値を取得するステップと、
第２の回路が、前記電源の入力後、リセット端子に対するリセット解除信号の入力に応じて、前記動作設定用端子から第２の設定値を取得するステップとを有する
情報処理方法。
【請求項９】
制御装置が、第１の情報処理装置及び少なくとも１つの第２の情報処理装置に対し、処理を開始すべきタイミングを示すリセット解除信号を供給するステップと、
前記第１の情報処理装置の第１の回路が、電源端子に対する電源の入力に応じて、動作設定用端子から前記第１の設定値を取得するステップと、
前記第１の情報処理装置の第２の回路が、前記電源の入力後、リセット端子に対する前記リセット解除信号の入力に応じて、前記動作設定用端子から第２の設定値を取得するステップとを有する
情報処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、マイクロコントローラ、情報処理システム及び情報処理方法に関し、特にリセット制御技術に関する。
【背景技術】
【０００２】
従来より、リセット解除信号に応じて、動作設定端子から動作設定情報を取り込み、当該動作設定情報に基づいた動作を行う情報処理装置が提案されている。
【０００３】
特許文献１には、動作モード設定端子から、上記動作設定情報としての動作モード設定信号を取り込み、動作モードの切り替えを行うことが可能な半導体集積回路が開示されている。この集積回路では、外部から入力されるリセット解除信号がトリガとなってＣＰＵが動作を開始し、その後に動作モードの切り替え処理が実行される。そのため、設定した動作モードでＣＰＵが動作を開始するまでに、一定の時間が必要であった。
【０００４】
図８に、特許文献１にかかる集積回路の構成を示す。また、図９に、当該集積回路の動作のタイミングチャートを示す。外部リセット端子１８に対し、リセット解除信号が入力されると（ｔ０）、ＣＰＵ１１が、不揮発性メモリ１３からメモリコントローラ１２を介してカウンタ値を読み出し、レジスタ１４ａ乃至１４ｃに格納する（ｔ１）。動作モード設定端子１５に対し、パルス信号が入力されると（ｔ２）、マルチプレクサ１７ａ乃至１７ｃが、パルスカウンタ１６とレジスタ１４ａ乃至１４ｃとの値を比較し、合致した値ＨをＣＰＵ１１に出力する（ｔ３）。ＣＰＵ１１は、値Ｈに対応する動作モードで動作を開始する。
【０００５】
このように、特許文献１にかかる集積回路は、外部リセット解除信号をトリガとして、動作モード設定信号としてのパルス信号を取り込み、ＣＰＵの動作モードの決定を行うため、ＣＰＵが動作を開始するまでに一定の時間を要する。
【０００６】
特許文献２は、上述のような、リセット解除からＣＰＵの動作開始までの所要時間を短縮するための構成を開示している。特許文献２にかかるマイクロコンピュータは、リセット解除時にリセットの種類、すなわちコールドスタート又はウォームスタートのいずれであるかを識別する。ウォームスタートである場合、マイクロコンピュータは、フラッシュＲＯＭ上に既に展開されているチューンデータ（上記動作設定情報に相当）を初期化しないことにより、制御パラメータの読み出し処理を省略する。
【０００７】
特許文献３は、集積回路チップの外部から、デフォルト・データ（上記動作設定情報に相当）をパワーオン時にロードすることが記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０７６１７３号公報
【特許文献２】特開２０１０−０３９８１２号公報
【特許文献３】特開２００１−１１０７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献２にかかるマイクロコンピュータは、コールドスタート時にはやはりリセット解除信号をトリガとしてフラッシュＲＯＭを初期化し、チューンデータの読み出しを行うため、ＣＰＵの起動時間は短縮されないという問題点があった。
【００１０】
また、特許文献３は、パワーオン時にデフォルト・データをロードするという課題を解決するための具体的構成や、当該構成により得られる効果について、何ら開示も示唆もしていない。
【００１１】
これらの特許文献に記載の装置は、いずれも、リセット解除信号等の所定のトリガが与えられたとき、動作設定情報を一括して読み込む。ところで、この動作設定情報は、多くの場合、複数の情報から構成され、且つこれらの情報は依存関係にある。
【００１２】
例えば、動作設定情報に第１の設定値と第２の設定値とが含まれるとする。装置、例えばマイクロコントローラは、トリガが与えられたとき、これらの動作設定情報を一括して読み込む。その後、まず装置内の第１の回路、例えばＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）が、第１の設定値、例えば逓倍率及びロックアップ時間の設定値に基づいて、ロックアップカウント等の動作を開始する。ついで、第２の回路、例えばＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｓｅｓｓｉｎｇ  Ｕｎｉｔ）が、第２の設定、例えば動作モードの設定値と、上記ＰＬＬによって規定される周波数とに基づいて、動作を開始する。こうして、マイクロコントローラは動作可能な状態となる。
【００１３】
このように、従来の装置、例えばマイクロコントローラは、複数の情報からなる動作設定情報を一括して読み込んだ後、これらの複数の情報に基づく設定動作を順次実行する。そのため、動作設定情報の読み込みのトリガが与えられてから、マイクロコントローラが動作可能となるまでに、一定の時間を要していた。
【００１４】
また、従来の装置、例えばマイクロコントローラは、所定のトリガが与えられてから、動作設定情報の読み込みを行う。しかしながら、このトリガの入力は、何らかの理由で遅れる場合がある。例えば、マイクロコントローラがシステムの一部として組み込まれている場合、システムの制御部は、システムの他の構成要素とマイクロコントローラとの同期を図るため、マイクロコントローラの動作開始トリガとしてのリセット解除信号の出力時期を遅らせる可能性がある。このとき、システム及びマイクロコントローラに電源が投入されてから、マイクロコントローラにリセット解除信号が入力されるまでの時間は、リセット解除信号の遅れの分だけ遅延する。
【００１５】
一方で、マイクロコントローラの起動時間を短縮したいというニーズは常に存在する。そのため、トリガとしてのリセット解除信号が与えられてから、マイクロコントローラが動作可能となるまでの時間を、より短縮することが求められる。また、外部からのリセット解除信号の入力が遅れたとしても、電源投入からマイクロコントローラが動作可能となるまでの所要時間への影響を最小限とすることが望まれる。
【課題を解決するための手段】
【００１６】
本発明に係る情報処理装置は、電源を入力する電源端子と、リセット解除信号を入力するリセット端子と、第１の設定値及び第２の設定値を入力する動作設定用端子と、前記第１の設定値に基づいて動作する第１の回路と、前記第２の設定値に基づいて動作する第２の回路とを有し、前記第１の回路は、前記電源端子に対する前記電源の入力に応じて、前記動作設定用端子から前記第１の設定値を取得し、前記第２の回路は、前記電源の入力後、前記リセット端子に対する前記リセット解除信号の入力に応じて、前記動作設定用端子から前記第２の設定値を取得するものである。
【００１７】
本発明に係る情報処理装置においては、第１の回路については、リセット解除信号の入力を待たず、電源投入をトリガとして動作し、第２の回路については、リセット解除信号の入力をトリガとして動作するよう構成することにより、リセット解除信号が入力されてからマイクロコントローラが動作可能となるまでの時間を短縮することができる。
【００１８】
本発明に係るマイクロコントローラは、プロセッサと、電源を入力する電源端子と、リセット解除信号を入力するリセット端子と、第１の設定値及び第２の設定値を入力する動作設定用端子と、前記電源端子に対する前記電源の入力に応じて、前記動作設定用端子から前記第１の設定値を取得し、前記第１の設定値に基づく第１の動作情報を前記プロセッサに出力する第１の回路と、前記電源の入力後、前記リセット端子に対する前記リセット解除信号の入力に応じて、前記動作設定用端子から前記第２の設定値を取得し、前記第２の設定値に基づく第２の動作情報を前記プロセッサに出力する第２の回路とを有し、前記プロセッサは、前記第１の動作情報及び前記第２の動作情報の入力に応じて、前記第１の動作情報及び前記第２の動作情報に基づく動作を開始するものである。
【００１９】
本発明に係るマイクロコントローラにおいては、第１の回路については、リセット解除信号の入力を待たず、電源投入をトリガとして動作し、第２の回路については、リセット解除信号の入力をトリガとして動作するよう構成することにより、リセット解除信号が入力されてからマイクロコントローラが動作可能となるまでの時間を短縮することができる。
【００２０】
本発明に係る情報処理システムは、制御装置と、第１の情報処理装置と、少なくとも１つの第２の情報処理装置とを有し、前記制御装置は、前記第１の情報処理装置及び前記第２の情報処理装置に対し、それぞれ処理を開始すべきタイミングを示すリセット解除信号を供給し、前記第１の情報処理装置は、電源を入力する電源端子と、リセット解除信号を入力するリセット端子と、第１の設定値及び第２の設定値を入力する動作設定用端子と、前記第１の設定値に基づいて動作する第１の回路と、前記第２の設定値に基づいて動作する第２の回路とを有し、前記第１の回路は、前記電源端子に対する前記電源の入力に応じて、前記動作設定用端子から前記第１の設定値を取得し、前記第２の回路は、前記電源の入力後、前記リセット端子に対する前記リセット解除信号の入力に応じて、前記動作設定用端子から前記第２の設定値を取得するものである。
【００２１】
本発明に係る情報処理システムにおいては、第１の回路については、リセット解除信号の入力を待たず、電源投入をトリガとして動作し、第２の回路については、リセット解除信号の入力をトリガとして動作するよう構成することにより、リセット解除信号が入力されてからマイクロコントローラが動作可能となるまでの時間を短縮することができる。
【００２２】
本発明に係る情報処理方法は、第１の回路が、電源端子に対する電源の入力に応じて、動作設定用端子から前記第１の設定値を取得するステップと、第２の回路が、前記電源の入力後、リセット端子に対するリセット解除信号の入力に応じて、前記動作設定用端子から第２の設定値を取得するステップとを有するものである。
【００２３】
また、本発明に係る他の情報処理方法は、制御装置が、第１の情報処理装置及び少なくとも１つの第２の情報処理装置に対し、処理を開始すべきタイミングを示すリセット解除信号を供給するステップと、前記第１の情報処理装置の第１の回路が、電源端子に対する電源の入力に応じて、動作設定用端子から前記第１の設定値を取得するステップと、前記第１の情報処理装置の第２の回路が、前記電源の入力後、リセット端子に対する前記リセット解除信号の入力に応じて、前記動作設定用端子から第２の設定値を取得するステップとを有するものである。
【００２４】
本発明に係るこれらの情報処理方法においては、第１の回路については、リセット解除信号の入力を待たず、電源投入をトリガとして動作し、第２の回路については、リセット解除信号の入力をトリガとして動作するよう構成することにより、リセット解除信号が入力されてからマイクロコントローラが動作可能となるまでの時間を短縮することができる。
【発明の効果】
【００２５】
本発明により、リセット解除信号が入力されてから動作可能となるまでの時間を短縮することができる情報処理装置、マイクロコントローラ、情報処理システム及び情報処理方法を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】実施の形態１にかかる情報処理装置１００の構成を示す図である。
【図２】実施の形態１にかかるマイクロコントローラ２００の構成を示す図である。
【図３】実施の形態１にかかるマイクロコントローラ２００の処理を示す図である。
【図４】実施の形態２にかかる情報処理システム３００の構成を示す図である。
【図５】実施の形態３にかかるマイクロコントローラ４００の構成を示す図である。
【図６】実施の形態３にかかるマイクロコントローラ４００の処理を示す図である。
【図７】実施の形態４にかかるマイクロコントローラ５００の構成を示す図である。
【図８】従来のマイクロコントローラの構成を示す図である。
【図９】従来のマイクロコントローラの処理を示す図である。
【発明を実施するための形態】
【００２７】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００２８】
＜実施の形態１＞
まず、図１を用いて、本発明の実施の形態１にかかる情報処理装置１００の構成について説明する。
【００２９】
情報処理装置１００は、動作設定用端子１０１、電源端子１０２、リセット端子１０３、第１の回路１１０、及び第２の回路１２０を含む。
【００３０】
動作設定用端子１０１、電源端子１０２、リセット端子１０３はいずれも外部入力端子である。動作設定端子１０１は、情報処理装置１００の動作を設定するための動作設定情報を外部から入力するための端子である。本実施の形態では、動作設定情報には第１の設定値及び第２の設定値が含まれるものとする。ここで、第１の設定値は、後述の電源端子１０２に対して電源が入力されるのと略同時に、動作設定用端子１０１に入力される。第２の設定値は、後述のリセット端子１０３にリセット解除信号が入力されるのと略同時に、動作設定用端子１０１に入力される。電源端子１０２は、電源を外部から入力するための端子である。リセット端子１０３は、情報処理装置１００のリセット状態を解除するためのリセット解除信号を外部から入力するための端子である。
【００３１】
第１の回路１１０及び第２の回路１２０はいずれも情報処理装置１００の動作を設定するための回路である。第１の回路１１０は、電源端子１０２に対する電源の入力を検知して、動作設定端子１０１に入力される第１の設定値を読み込む。さらに、第１の回路１１０は、取得した第１の設定値に基づき、情報処理装置１００の動作を設定するための第１の設定処理を行う。また、第２の回路１２０は、リセット端子１０３に対するリセット解除信号の入力を検知して、動作設定端子１０１に入力される第２の設定値を読み込む。さらに、第２の回路１２０は、取得した第２の設定値に基づき、情報処理装置１００の動作を設定するための第２の設定処理を行う。
【００３２】
図２に、情報処理装置１００の具体例としてのマイクロコントローラ２００を示す。
【００３３】
マイクロコントローラ２００は、動作設定用端子１０１、電源端子１０２、リセット端子１０３を含む。また、マイクロコントローラ２００は、第１の回路１１０としての電源ＯＮ検出回路１１１、回路動作速度取込回路１１２、回路動作速度設定回路１１３、及びクロック設定回路１１４を含む。また、マイクロコントローラ２００は、第２の回路１２０としての動作モード設定回路１２１を含む。さらに、マイクロコントローラ２００は、ＣＰＵ２３０及びメモリ２４０を含む。
【００３４】
動作設定用端子１０１、電源端子１０２及びリセット端子１０３の役割はいずれも情報処理装置１００と同様である。すなわち、これらの端子はそれぞれ動作設定情報、電源及びリセット解除信号の外部入力端子として機能する。
【００３５】
電源ＯＮ検出回路１１１は、電源端子１０２に対する電源の入力を検知して、回路動作速度取込回路１１２に電源ＯＮ検出信号を出力する回路である。電源ＯＮ検出回路１１１は、例えば電源端子１０２に対する入力電圧が所定の閾値を超えた場合に、電源ＯＮ検出信号を出力する。
【００３６】
回路動作速度取込回路１１２は、電源ＯＮ検出回路１１１から電源ＯＮ検出信号の入力がある場合に、動作設定端子１０１から動作設定情報、より具体的には第１の設定値を取り込み、回路動作速度設定回路１１３に出力する回路である。
【００３７】
回路動作速度設定回路１１３は、回路動作速度取込回路１１２が取り込んだ第１の設定値を保持し、クロック設定回路１１４に出力する回路である。
【００３８】
クロック設定回路１１４は、ＣＰＵ２３０のクロック周波数を設定する回路であり、典型的にはＰＬＬである。回路動作速度設定回路１１３から出力される第１の設定値には、逓倍率及びロックアップ時間が含まれる。クロック設定回路１１４は、この逓倍率に基づいてＣＰＵ２３０に供給するクロックパルスの逓倍率を決定する。また、クロック設定回路１１４は、このロックアップ時間に基づいてロックアップカウント動作を実行する。
【００３９】
動作モード設定回路１２１は、リセット端子１０３に対するリセット解除信号の入力がある場合に、動作設定端子１０１から動作設定情報、より具体的には第２の設定値を取り込み、保持し、ＣＰＵ２３０に出力する回路である。
【００４０】
ＣＰＵ２３０は、マイクロコントローラ２００における情報処理を制御する制御装置である。ＣＰＵ２３０は、クロック設定回路１１４から供給されるクロックパルスに基づく周波数で動作する。また、ＣＰＵ２３０は、動作モード設定回路１２１が出力する第２の設定値に基づいて動作モードを決定し、当該動作モードによって動作する。
【００４１】
メモリ２４０は、ＣＰＵ２３０が情報処理を行う際に必要なプログラム及びデータを格納する記憶装置であり、例えば、ＲＯＭ、ＲＡＭ及びキャッシュメモリである。
【００４２】
図３のタイミングチャートを用いて、マイクロコントローラ２００の動作機序について説明する。
【００４３】
Ｓ１０１：電源端子１０２に電源が入力される（１）。このとき、電源ＯＮ検出回路１１１は、上記電源電圧が所定の閾値以上になると、電源ＯＮ検出信号を出力する（２）。なお、このとき、電源は、少なくとも回路動作速度取込回路１１２、回路動作速度設定回路１１３、クロック設定回路１１４に対しても供給される。これにより、これらの回路１１２乃至１１４は、リセット解除信号の入力前であっても所定の動作を行うことができる。
【００４４】
クロック設定回路１１４としてのＰＬＬは、電源が供給されると直ちに発振子の動作を開始する（３）。発振子は、動作開始後、発振安定期間の経過により安定した周波数で動作するようになる。
【００４５】
回路動作速度取込回路１１２は、電源ＯＮ検出回路１１１から電源ＯＮ検出信号の入力があると、動作設定端子１０１に入力されている第１の設定値の取り込みを行う（６、７）。また、回路動作速度設定回路１１３が、第１の設定値をＰＬＬ１１４に出力する（７）。
【００４６】
Ｓ１０２：発振安定期間が終了すると、ＰＬＬ１１４は、回路動作速度設定回路１１３が出力する第１の設定値、すなわち逓倍率及びロックアップ時間に基づいて、ロックアップカウント動作を開始する（４）。ＰＬＬ１１４は、ロックアップ期間を経てロックアップカウント動作を完了し、ＣＰＵ２３０に対するクロックパルスの供給を開始する。
【００４７】
Ｓ１０３：リセット端子１０３にリセット解除信号が入力される（５）。このとき、動作モード設定回路１２１が動作を開始し、動作設定端子１０１に入力されている第２の設定値の取り込みを行う（６、７）。動作モード設定回路１２１は、第２の設定値すなわち動作モードをＣＰＵ２３０に出力する。
【００４８】
Ｓ１０４：ＣＰＵ２３０が動作を開始する（８）。ここで、ＣＰＵ２３０は、ＰＬＬ１１４から供給されるクロックパルスに基づく周波数と、動作モード設定回路１２１から出力される第２の設定値に基づく動作モードとにより動作する。
【００４９】
このように、マイクロコントローラ２００は、リセット解除信号の入力前に第１の設定値を、リセット解除信号の入力後に第２の設定値を取り込み、設定動作を行う。
【００５０】
従来の一般的なマイクロコントローラは、リセット解除信号が入力されるまでの間はすべての動作を停止し、リセット解除信号の入力をトリガとして動作を開始する。すなわち、リセット解除信号は、マイクロコントローラ全体の動作を開始させるトリガ信号としての意味合いを持っていた。
【００５１】
しかしながら、本願発明者は、マイクロコントローラには、リセット解除信号の影響を受けずに動作し得る回路、すなわちリセット解除信号の入力を待たずとも実行し得る処理を行う回路が含まれること、及び動作設定情報の一部はこのリセット解除信号の影響を受けない回路において利用される情報であることを発見した。
【００５２】
そこで、本実施の形態においては、第１の回路１１０（回路動作速度取込回路１１２、回路動作速度設定回路１１３、クロック設定回路１１４）については、リセット解除信号の入力を待たず、電源投入をトリガとして動作し、第２の回路１２０（動作モード設定回路１２１）については、リセット解除信号の入力をトリガとして動作するよう構成した。これにより、リセット解除信号が入力されてからマイクロコントローラが動作可能となるまでの時間を短縮することができる。
【００５３】
＜実施の形態２＞
つぎに、図４を用いて、本発明の実施の形態２にかかる情報処理システム３００の構成について説明する。
【００５４】
情報処理システム３００は、実施の形態１にかかるマイクロコントローラ２００を構成要素として含む。また、情報処理システム３００は、リセット制御ＩＣ３１０、及びセンサＩＣ３２１乃至３２３を含む。
【００５５】
リセット制御ＩＣ３１０は、情報処理システム３００の動作を制御するＩＣであり、マイクロコントローラ２００及びセンサＩＣ３２１乃至３２３に対し、所定のタイミングでリセット解除信号を出力することにより、これらの起動タイミングを制御する。
【００５６】
センサＩＣ３２１乃至３２３は、例えば自動車内外の様々な情報を取得するセンサを制御するためのＩＣである。センサＩＣ３２１乃至３２３は、マイクロコントローラ２００との協働により、所定の処理を実行する。センサＩＣ３２１乃至３２３は、リセット制御ＩＣ３１０が出力するリセット解除信号をトリガとして、動作を開始する。
【００５７】
つづいて、本発明の実施の形態２にかかる情報処理システム３００の動作機序について説明する。
【００５８】
情報処理システム３００に電源が投入される。電源は、リセット制御ＩＣ３１０、マイクロコントローラ２００及びセンサＩＣ３２１乃至３２３に供給される。マイクロコントローラ２００は、電源の投入を検知すると、実施の形態１においてＳ１０１乃至Ｓ１０２として示した動作機序に従い、第１の回路１１０（回路動作速度取込回路１１２、回路動作速度設定回路１１３、クロック設定回路１１４）による第１の設定値の取り込み動作を行う。
【００５９】
リセット制御ＩＣ３１０は、センサＩＣ３２１乃至３２３に対し、リセット解除信号を出力する。センサＩＣ３２１乃至３２３は、リセット解除信号をトリガとして、所定の初期動作を開始する。センサＩＣ３２１乃至３２３は、初期動作を完了すると、その旨をリセット制御ＩＣ３１０に通知する。ここで、初期動作に要する時間は、状況により変動し得る。
【００６０】
リセット制御ＩＣ３１０は、センサＩＣ３２１乃至３２３における初期動作の完了を検知すると、マイクロコントローラ２００に対し、リセット解除信号を出力する。マイクロコントローラ２００は、リセット解除信号の入力を検知すると、実施の形態１においてＳ１０３乃至Ｓ１０４として示した動作機序に従い、第２の回路１２０（動作モード設定回路１２１）による第２の設定値の取り込み動作を行う。
【００６１】
このように、マイクロコントローラ２００は、リセット制御ＩＣ３１０によりリセット解除信号が出力される前に第１の設定値を、リセット解除信号が出力された後に第２の設定値を取り込み、設定動作を行う。
【００６２】
マイクロコントローラ２００は、電源投入とリセット解除信号の入力とが略同時であるような環境においては、電源投入から動作可能となるまでの時間は、従来の一般的なマイクロコントローラと大きな差が生じにくい。
【００６３】
一方、情報処理システム３００においては、電源が投入されてからマイクロコントローラ２００に対しリセット解除信号が与えられるまでの時間は、状況により変動し得る。従来の一般的なマイクロコントローラは、リセット解除信号が入力されてからすべての動作を開始する。そのため、リセット解除信号が遅延すると、マイクロコントローラが動作可能となるのは、そのリセット解除信号の入力から動作設定処理に要する時間を経た後となる。一方、本実施の形態におけるマイクロコントローラ２００は、電源投入をトリガとして、第１の動作設定処理を先行して実行する。その後、リセット解除信号をトリガとして、残る第２の動作設定処理を実行する。そのため、リセット解除信号が遅延しても、マイクロコントローラ２００が動作可能となるのは、そのリセット解除信号の入力から第２の動作設定処理に要する時間だけ経た後となる。
【００６４】
すなわち、本実施の形態においては、第１の回路１１０（回路動作速度取込回路１１２、回路動作速度設定回路１１３、クロック設定回路１１４）については、リセット制御ＩＣ３１０からのリセット解除信号の入力を待たず、電源投入をトリガとして動作し、第２の回路１２０（動作モード設定回路１２１）については、リセット制御ＩＣ３１０からのリセット解除信号の入力をトリガとして動作する。これにより、リセット制御ＩＣ３１０からのリセット解除信号の入力が遅れた場合であっても、電源投入からマイクロコントローラが動作可能となるまでの時間への影響を抑制することができる。
【００６５】
＜実施の形態３＞
つぎに、図５を用いて、本発明の実施の形態３にかかるマイクロコントローラ４００の構成について説明する。
【００６６】
実施の形態３にかかるマイクロコントローラ４００は、ストップ端子４０４、発振回路４１４、カウント動作回路４１５を備える点に特徴を有する。その他の構成要素、すなわち動作設定用端子１０１、電源端子１０２、リセット端子１０３、電源ＯＮ検出回路１１１、回路動作速度取込回路１１２、回路動作速度設定回路１１３、クロック設定回路１１４、動作モード設定回路１２１、ＣＰＵ２３０及びメモリ２４０は、実施の形態１におけるものと同様である。
【００６７】
ストップ端子４０４は、発振回路４１４を動作させるためのストップ信号を入力するための端子である。
【００６８】
発振回路４１４は、ストップ信号の入力に応じて動作するクロック発生回路である。発振回路４１４が発生するクロック信号は、マイクロコントローラ４００の内部でのみ使用される。
【００６９】
カウント動作回路４１５は、発振回路４１４が発生するクロック信号を入力し、そのクロック数をカウントする回路である。また、カウント動作回路４１５は、クロック数が所定の閾値に達すると、回路動作速度取込回路１１２に対してカウンタオーバーフローを通知する。
【００７０】
図６のタイミングチャートを用いて、マイクロコントローラ４００の動作機序について説明する。
【００７１】
Ｓ３０１：電源端子１０２に電源が入力される（１）。このとき、電源ＯＮ検出回路１１１は、上記電源電圧が所定の閾値以上になると、回路動作速度取込回路１１２及びカウント動作回路４１５に対し、電源ＯＮ検出信号を出力する（２）。なお、このとき、電源は、少なくとも回路動作速度取込回路１１２、回路動作速度設定回路１１３、クロック設定回路１１４、発振回路４１４、カウント動作回路４１５に対しても供給される。これにより、これらの回路１１２乃至１１４、４１４及び４１５は、リセット解除信号の入力前であっても所定の動作を行うことができる。
【００７２】
クロック設定回路１１４としてのＰＬＬは、電源が供給されると直ちに発振子の動作を開始する（３）。発振子は、動作開始後、発振安定期間の経過により安定した周波数で動作するようになる。
【００７３】
カウント動作回路４１５は、発振回路４１４が発生するクロック数のカウントを開始する（７）。但し、この時点ではまだ発振回路４１４はクロック信号を発生していない。
【００７４】
Ｓ３０２：ストップ端子４０４にストップ信号が入力される（５）。ストップ信号の入力をトリガとして、発振回路４１４がクロック信号の発生を開始する（６）。カウント動作回路４１５は、発振回路４１４が発生したクロック数をカウントする（７）。
【００７５】
Ｓ３０３：カウント動作回路４１５は、カウントしたクロック数が所定の閾値に達すると、カウンタオーバーフローを出力する（８）。回路動作速度取込回路１１２は、電源ＯＮ検出信号の入力と、カウンタオーバーフローの通知とを条件として、動作設定端子１０１に入力されている第１の設定値の取り込みを開始する。その後、回路動作速度設定回路１１３が、第１の設定値をＰＬＬ１１４に出力する（１０、１１）。
【００７６】
Ｓ３０４：発振安定期間が終了すると、ＰＬＬ１１４は、回路動作速度設定回路１１３が出力する第１の設定値、すなわち逓倍率及びロックアップ時間に基づいて、ロックアップカウント動作を開始する（４）。ＰＬＬ１１４は、ロックアップ期間を経てロックアップカウント動作を完了し、ＣＰＵ２３０に対するクロックパルスの供給を開始する。
【００７７】
Ｓ３０５：リセット端子１０３にリセット解除信号が入力される（９）。このとき、動作モード設定回路１２１が動作を開始し、動作設定端子１０１に入力されている第２の設定値の取り込みを行う（１０、１２）。動作モード設定回路１２１は、第２の設定値すなわち動作モードをＣＰＵ２３０に出力する。
【００７８】
Ｓ３０６：ＣＰＵ２３０が動作を開始する（１３）。ここで、ＣＰＵ２３０は、ＰＬＬ１１４から供給されるクロックパルスに基づく周波数と、動作モード設定回路１２１から出力される第２の設定値に基づく動作モードとにより動作する。
【００７９】
なお、マイクロコントローラ４００は、必ずしも電源ＯＮ検出回路１１１を備えていなくても良い。この場合、カウント動作回路４１５は、ストップ端子４０４に対するストップ信号の入力をトリガとしてクロック数のカウント動作を開始する。また、回路動作速度取込回路１１２は、カウント動作回路４１５からのカウントオーバーフローの通知を条件として、動作設定端子１０１からの第１の設定値の取り込みを行う。
【００８０】
また、上述の実施の形態におけるマイクロコントローラ４００は、ストップ端子４０４に対するストップ信号の入力をトリガとして発振回路４１４が動作を開始したが、発振回路４１４と電源ＯＮ検出回路１１１と接続することにより、電源の投入をトリガとして発振回路４１４が動作を開始するよう構成しても良い。この場合、ストップ端子４０４は必ずしも設ける必要はない。
【００８１】
本実施の形態においては、ストップ端子４０４に対するストップ信号の入力をトリガとして発振回路４１４が動作し、カウント動作回路４１５が発振回路４１４のクロック信号を所定数検出することをトリガとして、第１の回路１１０（回路動作速度取込回路１１２、回路動作速度設定回路１１３、クロック設定回路１１４）が動作する。これにより、電源が投入後、第１の設定値を取り込むタイミングを、任意に設定することができる。このことは、例えば電源の安定までの一定の時間を要する場合等に有利である。
【００８２】
また、本実施の形態の変形例によれば、電源ＯＮ検出回路１１１を備えていなくとも、ストップ端子４０４に対するストップ信号の入力をトリガとして、第１の設定値の取り込みを開始することができる。これにより、電源ＯＮ検出回路１１１を備えていないマイクロコントローラであっても、リセット解除信号の入力を待たずに、第１の設定値の取り込みを行うことができる。
【００８３】
＜実施の形態４＞
つぎに、図７を用いて、本発明の実施の形態４にかかるマイクロコントローラ５００の構成について説明する。
【００８４】
実施の形態４にかかるマイクロコントローラ５００は、複数の回路動作速度設定回路１１３ａ乃至１１３ｃ、複数のクロック設定回路１１４ａ乃至１１４ｃを備える点、並びにカウント動作回路４１５及び回路動作速度取込回路１１２の動作に特徴を有する。その他の構成要素、すなわち動作設定用端子１０１、電源端子１０２、リセット端子１０３、電源ＯＮ検出回路１１１、動作モード設定回路１２１、ＣＰＵ２３０及びメモリ２４０、ストップ端子４０４、発振回路４１４は、実施の形態３におけるものと同様である。
【００８５】
本実施の形態におけるカウント動作回路４１５は、カウンタオーバーフローを複数回にわたり発生することができる。すなわち、カウント動作回路４１５は、発振回路４１４のクロック数が所定の閾値に達した場合、カウンタオーバーフローを出力する。その後、カウント動作回路４１５は、引き続きクロック数のカウントを開始し、カウントしたクロック数が再び所定の閾値に達したならば、カウンタオーバーフローを出力する。カウント動作回路４１５は、かかる処理を少なくとも回路動作速度設定回路１１３ａ乃至１１３ｃの数だけ繰り返す。
【００８６】
本実施の形態における回路動作速度取込回路１１２は、カウント動作回路４１５からカウンタオーバーフローを通知されるたびに、回路動作速度設定回路１１３ａ乃至１１３ｃのそれぞれに対し、所定の順序で、第１の設定値を出力する制御を行う。
【００８７】
回路動作速度設定回路１１３ａ乃至１１３ｃは、それぞれが実施例３における回路動作速度設定回路１１３と同等の構成を有しており、それぞれが同一の回路動作速度取込回路１１２に接続されている。なお、図７では、回路動作速度設定回路１１３ａ乃至１１３ｃを複数の回路として示しているが、これらは複数の第１の設定値を保持可能な１つの回路として構成しても良い。
【００８８】
クロック設定回路１１４ａ乃至１１４ｃは、それぞれが実施例３におけるクロック設定回路１１４と同等の構成を有しており、それぞれが同一の回路動作速度取込回路１１２に接続されている。
【００８９】
つづいて、本発明の実施の形態４にかかるマイクロコントローラ５００の動作機序について説明する。なお、説明の簡略化のため、主に実施の形態３との相違点のみについて説明する。
【００９０】
まず、発振回路４１４が、ストップ信号の入力をトリガとして、クロック信号を発生する。
【００９１】
カウント動作回路４１５は、発振回路４１４が発生したクロック数をカウントし、カウンタオーバーフローを複数回にわたり発生させる。
【００９２】
回路動作速度取込回路１１２は、電源ＯＮ検出回路１１１からの電源ＯＮ検出信号の入力と、カウント動作回路４１５からのカウンタオーバーフローの通知とを条件として、動作設定端子１０１に入力されている第１の設定値を取り込む。回路動作速度取込回路１１２は、カウント動作回路４１５からカウンタオーバーフローを通知されるたびに、第１の設定値の取り込みを行い、回路動作速度設定回路１１３ａ乃至１１３ｃのそれぞれに対し、所定の順序で、取り込んだ第１の設定値を出力する。ここで、第１の設定値は、取り込みの度に異なるものであり得る。そのため、回路動作速度設定回路１１３ａ乃至１１３ｃのそれぞれに対し、異なる第１の設定値を出力することが可能である。
【００９３】
回路動作速度設定回路１１３ａ乃至１１３ｃは、回路動作速度取込回路１１２から第１の設定値が入力されると、それぞれ接続されているクロック設定回路１１４ａ乃至１１４ｃに、その第１の設定値を通知する。このとき、通知される第１の設定値がそれぞれ異なるものであれば、クロック設定回路１１４ａ乃至１１４ｃはそれぞれ異なる動作を行う。
【００９４】
本実施の形態においては、カウント動作回路４１５が、カウンタオーバーフローを複数回にわたり発生させることで、１つの動作設定用端子１０１から複数の第１の設定値を取り込むことが可能である。
【００９５】
＜その他の実施の形態＞
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【００９６】
例えば、実施の形態４において、カウント動作回路４１５が、カウンタオーバーフローを複数回にわたり発生させることで、回路動作速度取込回路１１２が１つの動作設定用端子１０１から複数回にわたり第１の設定値を取り込み、それらを複数の回路動作速度設定回路１１３ａ乃至１１３ｃに供給する例を示した。
【００９７】
ここで、回路動作速度取込回路１１２を、複数の回路動作速度設定回路１１３ａ乃至１１３ｃに接続する代わりに、実施の形態１のように１つの複数の回路動作速度設定回路１１３に接続するよう構成しても良い。
【００９８】
この場合、回路動作速度取込回路１１２は、動作設定用端子１０１に供給されている１つの第１の設定値を複数回にわたって取り込み、それらの取り込まれた第１の設定値のうち多数値を正しい第１の設定値として決定し、回路動作速度設定回路１１３に出力するよう構成することができる。これにより、たとえ動作設定用端子１０１にノイズが混入したとしても、意図しない動作設定がなされることを防止することができる。
【００９９】
また、同様の場合において、回路動作速度取込回路１１２は、動作設定用端子１０１に供給される複数の異なる第１の設定値を取り込み、これらの第１の設定値の組み合わせが所定の条件を満たす場合、又はこれらの第１の設定値が所定の時間内に入力された場合にのみ、所定の設定値、例えば非公開の動作モード等への遷移を意味する設定値を出力するよう構成することができる。これにより、上述の非公開の動作モード等への遷移が意図せずに発生することを抑制することができる。
【０１００】
さらに、取り込んだ第１の設定値や第２の設定値を所定のレジスタに格納し、ＣＰＵ２３０又は外部から読み取り可能とすることにより、現在の動作モード等をアプリケーション等により確認できるよう構成しても良い。
【０１０１】
また、上述の実施の形態では、ハードウェアの構成として説明したが、これに限定されるものではなく、任意の処理を、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）にコンピュータプログラムを実行させることにより実現することも可能である。この場合、コンピュータプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ  ｓｔｏｒａｇｅ  ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【符号の説明】
【０１０２】
１００  情報処理装置
１０１  動作設定用端子
１０２  電源端子
１０３  リセット端子
１１０  第１の回路
１２０  第２の回路
２００  マイクロコントローラ
１１１  電源ＯＮ検出回路
１１２  回路動作速度取込回路
１１３  回路動作速度設定回路
１１４  クロック設定回路
２３０  ＣＰＵ
２４０  メモリ
３００  情報処理システム
３１０  リセット制御ＩＣ
３２１  センサＩＣ
３２２  センサＩＣ
３２３  センサＩＣ
４００  マイクロコントローラ
４０４  ストップ端子
４１４  発振回路
４１５  カウント動作回路
５００  マイクロコントローラ
【図１】
2013182565.tif 000003
【図２】
2013182565.tif 000004
【図３】
2013182565.tif 000005
【図４】
2013182565.tif 000006
【図５】
2013182565.tif 000007
【図６】
2013182565.tif 000008
【図７】
2013182565.tif 000009
【図８】
2013182565.tif 000010
【図９】
2013182565.tif 000011