(57)【要約】【課題】半導体基板のウェルとソース・ドレインとの間のリーク電流を低減して所望の輝度が得られる有機ＥＬ装置および電子機器を提供すること。【解決手段】本適用例の有機ＥＬ装置は、半導体基板と、半導体基板に形成された駆動用のトランジスター１４０と、トランジスター１４０のドレイン領域１４０ｄに接続された電源線１１６と、トランジスター１４０のソース領域１４０ｓに接続された有機ＥＬ素子とを備え、トランジスター１４０のソース領域１４０ｓの幅ＳＷおよびドレイン領域１４０ｄの幅ＤＷは、トランジスター１４０のチャネル幅ＣＷよりも小さい。これにより、半導体基板のウェルとソース領域１４０ｓおよびドレイン領域１４０ｄの接触面積が小さくなりリーク電流が低減される。【選択図】図４
2013168341.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された駆動用トランジスターと、
前記駆動用トランジスターのソースおよびドレインのうち一方に接続された電源線と、
前記駆動用トランジスターの前記ソースおよび前記ドレインのうち他方に接続された有機ＥＬ素子とを備え、
前記駆動用トランジスターの前記ソースおよび前記ドレインの少なくとも一方の幅は、前記駆動用トランジスターのチャネル幅よりも小さいことを特徴とする有機ＥＬ装置。
【請求項２】
前記駆動用トランジスターの前記ソースおよび前記ドレインのうち前記有機ＥＬ素子に接続される方の幅が前記チャネル幅よりも小さいことを特徴とする請求項１に記載の有機ＥＬ装置。
【請求項３】
前記駆動用トランジスターの前記ソースおよび前記ドレインの幅が前記チャネル幅よりも小さいことを特徴とする請求項１に記載の有機ＥＬ装置。
【請求項４】
第１トランジスターを有し、
前記駆動用トランジスターおよび前記第１トランジスターの双方のチャネルが連続して形成されており、
前記双方のチャネルを中継する導電部の幅が前記駆動用トランジスターの前記チャネル幅よりも小さいことを特徴とする請求項１乃至３のいずれか一項に記載の有機ＥＬ装置。
【請求項５】
前記導電部は屈曲しており、屈曲部分における前記導電部の幅が、前記駆動用トランジスターの前記チャネル幅よりも小さいことを特徴とする請求項４に記載の有機ＥＬ装置。
【請求項６】
前記駆動用トランジスター以外に他のトランジスターを有し、
前記他のトランジスターのゲート長よりも、前記駆動用トランジスターのゲート長のほうが大きいことを特徴とする請求項１乃至５のいずれか一項に記載の有機ＥＬ装置。
【請求項７】
前記駆動用トランジスター以外に他のトランジスターを有し、
前記他のトランジスターのチャネル面積よりも、前記駆動用トランジスターのチャネル面積のほうが大きいことを特徴とする請求項１乃至５のいずれか一項に記載の有機ＥＬ装置。
【請求項８】
請求項１乃至７のいずれか一項に記載の有機ＥＬ装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electro  Luminescence）装置およびこれを備えた電子機器に関する。
【背景技術】
【０００２】
有機ＥＬ装置として、半導体基板に形成された駆動回路上に有機ＥＬ素子が設けられたアクティブ駆動型の有機ＥＬディスプレイ装置が知られている（特許文献１）。上記駆動回路は、半導体基板に形成されたＣＭＯＳＬＳＩを用いて構成されている。
このような有機ＥＬディスプレイ装置によれば、画素の高精細化が可能であるとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２８８４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
有機ＥＬ素子における発光の輝度は、これを流れる電流量によって決まる。有機ＥＬ素子に電流を流す駆動用トランジスターを半導体基板（半導体ウェハ）を用いて形成すると、駆動用トランジスターのソースやドレインと基板領域（Well；ウェル）との間にリーク電流が生ずる。有機ＥＬ素子に流れる電流量に対して該リーク電流の割合が小さいときには、該リーク電流による輝度の変化が目立たないが、例えば有機ＥＬ素子が高精細になると所望の輝度を得るための電流量が小さくなり、該リーク電流の影響を受け易くなる。つまり該リーク電流の影響で所望の輝度が得られないおそれがある。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００６】
［適用例１］本適用例に係る有機ＥＬ装置は、半導体基板と、前記半導体基板に形成された駆動用トランジスターと、前記駆動用トランジスターのソースおよびドレインのうち一方に接続された電源線と、前記駆動用トランジスターの前記ソースおよび前記ドレインのうち他方に接続された有機ＥＬ素子とを備え、前記駆動用トランジスターの前記ソースおよび前記ドレインの少なくとも一方の幅は、前記駆動用トランジスターのチャネル幅よりも小さいことを特徴とする。
【０００７】
駆動用トランジスターのソースやドレインと半導体基板のウェルとの間のリーク電流の大きさは、ソースやドレインとウェルとの接触面積に比例する。
本適用例の構成によれば、駆動用トランジスターのソースおよびドレインの幅をチャネルの幅以上の幅で形成する場合に比べて、ソースおよびドレインの少なくとも一方と半導体基板のウェルとの間で生ずるリーク電流を低減することができる。
また、駆動用トランジスターに接続される有機ＥＬ素子が小型になったとしてもリーク電流の影響を受け難くして、所望の輝度が得られる有機ＥＬ装置を提供できる。
【０００８】
［適用例２］上記適用例に係る有機ＥＬ装置において、前記駆動用トランジスターの前記ソースおよび前記ドレインのうち前記有機ＥＬ素子に接続される方の幅が前記チャネル幅よりも小さいとしてもよい。
この構成によれば、ソースおよびドレインのうち有機ＥＬ素子に接続される方の幅がチャネル幅より小さいのでリーク電流の影響を効果的に抑制できる。
【０００９】
［適用例３］上記適用例に係る有機ＥＬ装置において、前記駆動用トランジスターの前記ソースおよび前記ドレインの幅が前記チャネル幅よりも小さいことが好ましい。
この構成によれば、ソースおよびドレインの双方の幅がチャネル幅よりも小さいので、リーク電流の影響をより効果的に抑制できる。
【００１０】
［適用例４］上記適用例に係る有機ＥＬ装置において、第１トランジスターを有し、前記駆動用トランジスターおよび前記第１トランジスターの双方のチャネルが連続して形成されており、前記双方のチャネルを中継する導電部の幅が前記駆動用トランジスターの前記チャネル幅よりも小さいことが好ましい。
この構成によれば、駆動用トランジスターだけでなく第１トランジスターとの間においてもリーク電流の影響を受け難くすることができる。
【００１１】
［適用例５］上記適用例に係る有機ＥＬ装置において、前記導電部は屈曲しており、屈曲部分における前記導電部の幅が、前記駆動用トランジスターの前記チャネル幅よりも小さいことが好ましい。
この構成によれば、駆動用トランジスターのチャネルと第１トランジスターのチャネルを中継する導電部を屈曲させることに伴ってリーク電流が増加することを抑制することができる。
【００１２】
［適用例６］上記適用例に係る有機ＥＬ装置において、前記駆動用トランジスター以外に他のトランジスターを有し、前記他のトランジスターのゲート長よりも、前記駆動用トランジスターのゲート長のほうが大きいことが好ましい。
この構成によれば、駆動用トランジスターのゲート長を他のトランジスターに比べて大きくすることで、駆動用トランジスターの特性のばらつきを抑えることができる。つまり、リーク電流の影響が受け難く、且つ安定した動作が実現された有機ＥＬ装置を提供できる。
【００１３】
［適用例７］上記適用例に係る有機ＥＬ装置において、前記駆動用トランジスター以外に他のトランジスターを有し、前記他のトランジスターのチャネル面積よりも、前記駆動用トランジスターのチャネル面積のほうが大きいことが好ましい。
この構成によれば、他のトランジスターに比べてチャネル面積を大きくすることによっても、駆動用トランジスターの特性ばらつきを低減できる。
【００１４】
［適用例８］本適用例に係る電子機器は、上記適用例に係る有機ＥＬ装置を備えたことを特徴とする。
この構成によれば、所望の輝度が得られる有機ＥＬ装置を備え、見栄えがよい表示が可能な電子機器を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態の有機ＥＬ装置の構成を示す概略斜視図。
【図２】第１実施形態の有機ＥＬ装置の電気的な構成を示すブロック図。
【図３】第１実施形態の有機ＥＬ装置の画素の等価回路図。
【図４】（ａ）および（ｂ）は画素回路におけるトランジスターなどの配置を示す概略平面図。
【図５】図４（ｂ）のＡ−Ａ’線で切った駆動用トランジスターの構造を示す概略断面図。
【図６】第２実施形態の有機ＥＬ装置における画素回路の構成を示す等価回路図。
【図７】（ａ）および（ｂ）は第２実施形態の画素回路の配置を示す概略平面図。
【図８】図７（ｂ）のＢ−Ｂ’線で切った画素回路の構造を示す概略断面図。
【図９】電子機器としてのヘッドマウントディスプレイを示す斜視図。
【図１０】（ａ）〜（ｃ）は変形例のアクティブ領域の形状を示す概略平面図。
【発明を実施するための形態】
【００１６】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００１７】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００１８】
（第１実施形態）
＜有機ＥＬ装置＞
本実施形態の有機ＥＬ装置について、図１〜図５を参照して説明する。図１は有機ＥＬ装置の構成を示す概略斜視図、図２は有機ＥＬ装置の電気的な構成を示すブロック図、図３は有機ＥＬ装置の画素の等価回路図、図４（ａ）および（ｂ）は画素回路におけるトランジスターなどの配置を示す概略平面図、図５は図４（ｂ）のＡ−Ａ’線で切った駆動用トランジスターの構造を示す概略断面図である。
【００１９】
図１に示すように、本実施形態の有機ＥＬ装置１００は、有機ＥＬパネル１０と、中継基板としてのフレキシブル回路基板（以降、ＦＰＣと呼ぶ）７４と、ケース７２とを備えている。
有機ＥＬパネル１０は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のいずれかの発光が得られるサブ画素ＳＧが複数配列した画素領域Ｅを有している。同色の発光が得られるサブ画素ＳＧが第１の方向に配列し、第１の方向と交差する方向に異なる色の発光が得られるサブ画素ＳＧが繰り返し配置されている。各サブ画素ＳＧには発光素子として有機ＥＬ素子が設けられている。このようなサブ画素ＳＧの配置はストライプ方式と呼ばれているが、これに限定されるものではない。Ｒ，Ｇ，Ｂに対応する３つのサブ画素ＳＧを１つの表示単位画素として、表示がなされるものである。
【００２０】
このような有機ＥＬパネル１０は、サブ画素ＳＧにＲ，Ｇ，Ｂの各色に対応したカラーフィルター（ＣＦ）と、白色発光する有機ＥＬ素子とを組み合わせたトップエミッション型を採用することができる。
【００２１】
ＦＰＣ７４は、長手方向の一方の端部に配列した複数の外部接続用端子７６を有している。また、長手方向の他方の端部に有機ＥＬパネル１０と電気的に接続するための実装用端子（図示省略）を備えている。外部接続用端子７６と実装用端子と繋ぐ配線７５が長手方向に配列して設けられている。
【００２２】
ＦＰＣ７４が接続された有機ＥＬパネル１０は、画素領域Ｅを望むことができる四角形の開口部７２ａを有する枠体状のケース７２内に収容されている。また、有機ＥＬパネル１０はＦＰＣ７４がケース７２からはみ出した状態でケース７２内に収容されている。ケース７２は、例えば金属などの熱伝導性材料や熱伝導性材料を含む組成物からなり、四隅にはケース７２を筐体などに取り付け可能な取り付け孔７２ｂが設けられている。これにより有機ＥＬパネル１０を駆動することによって生ずる発熱をケース７２やケース７２を取り付けた筐体から放熱可能となっている。
【００２３】
図２に示すように、有機ＥＬ装置１００は、走査線駆動回路２１０、電源線駆動回路２２０およびデータ線駆動回路２３０を含んだ有機ＥＬパネル１０を有する構成となっている。
画素領域Ｅには、ｍ行の走査線１１２が図において横（Ｘ）方向に沿って設けられ、ｎ列のデータ線１１４が、縦（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。
Ｘ方向とＹ方向とに配列したサブ画素ＳＧごとに画素回路１１０が設けられている。画素回路１１０は、ｍ行の走査線１１２とｎ列のデータ線１１４との交差部に対応して、それぞれ設けられている。なお、ｍ、ｎは、いずれも自然数である。
【００２４】
画素領域Ｅには、１行ごとに個別の電源線１１６および給電線１１７が設けられている。なお、図２では省略されているが、共通電極が各画素回路１１０にわたって設けられて、素子電源の低位側の電位Ｖctが供給される。
また、走査線１１２や画素回路１１０など行を便宜的に区別するために、図２において上から順に１、２、３、…、（ｍ−１）、ｍ行目と呼ぶ場合がある。同様にデータ線１１４および画素回路１１０の列を便宜的に区別するために、図２において左から順に１、２、３、…、（ｎ−１）、ｎ列目と呼ぶ場合がある。
【００２５】
有機ＥＬ装置１００では、画素回路１１０がマトリックス状に配列する画素領域Ｅの周辺に制御回路２００、走査線駆動回路２１０、電源線駆動回路２２０およびデータ線駆動回路２３０が設けられている。
制御回路２００は、走査線駆動回路２１０、電源線駆動回路２２０およびデータ線駆動回路２３０の動作を制御するほか、各画素回路１１０で表現すべきサブ画素ＳＧの階調（輝度）を指定する階調データをデータ線駆動回路２３０に供給する。
【００２６】
走査線駆動回路２１０は、１、２、３、…、（ｍ−１）、ｍ行目の走査線１１２にそれぞれ走査信号Ｇw（１）、Ｇw（２）、Ｇw（３）、…、Ｇw（ｍ−１）、Ｇw（ｍ）を供給して、各フレームにおいて１〜ｍ行目を順次走査するものである。なお、フレームとは、１カット（コマ）分の画像を有機ＥＬ装置１００に表示させるのに要する期間をいい、垂直走査周波数が６０Ｈｚであれば、その１周期分の１６．６７ミリ秒の期間をいう。
【００２７】
電源線駆動回路２２０は、１、２、３、…、（ｍ−１）、ｍ行目の電源線１１６にそれぞれ信号Ｖel（１）、Ｖel（２）、Ｖel（３）、…、Ｖel（ｍ−１）、Ｖel（ｍ）を供給するとともに、これらの信号の電位を、走査線駆動回路２１０による走査に同期して低位側の電位Ｖel_Lと高位側の電位Ｖel_Hとで切り替える。また、電源線駆動回路２２０は、１、２、３、…、（ｍ−１）、ｍ行目の給電線１１７に、それぞれランプ信号Ｖrmp（１）、Ｖrmp（２）、Ｖrmp（３）、…、Ｖrmp（ｍ−１）、Ｖrmp（ｍ）を、走査線駆動回路２１０による走査に同期して供給する。
なお、画素回路１１０の駆動方法によっては、給電線１１７に少なくとも一定の期間、固定電位を供給する形態にも適用可能である。
【００２８】
データ線駆動回路２３０は、走査線駆動回路２１０によって走査された行に位置する画素回路１１０に対し、初期化電位、または、当該画素回路１１０の階調データに応じた電位のデータ信号を、データ線１１４を介して供給するものである。便宜的に、１、２、３、…、（ｎ−１）、ｎ列目のデータ線１１４の各々に供給されたデータ信号を、それぞれＶd（１）、Ｖd（２）、Ｖd（３）、…、Ｖd（ｎ−１）、Ｖd（ｎ）と表記している。
【００２９】
図３を参照して、画素回路１１０の等価回路について説明する。なお、図３には、ｉ行目及び当該ｉ行目に隣り合う（ｉ＋１）行目の走査線１１２と、ｊ列目及び当該ｊ列目に隣り合う（ｊ＋１）列目のデータ線１１４との交差に対応する２×２の計４画素分の画素回路１１０が示されている。ここで、ｉ、（ｉ＋１）は、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。同様に、ｊ、（ｊ＋１）は、画素回路１１０が配列する列を一般的に示す場合の記号であって、１以上ｎ以下の整数である。
【００３０】
図３に示されるように、各画素回路１１０は、Ｎチャネル型のトランジスター１３０，１４０と、容量素子１３５，１３７と、有機ＥＬ素子１５０とを有する。ここで、各画素回路１１０については電気的にみれば互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明する。
ｉ行ｊ列の画素回路１１０においてトランジスター１３０，１４０は、シリコン基板などの半導体基板に形成されたトランジスターである。トランジスター１３０は、スイッチングトランジスターとして機能するものである。トランジスター１４０は、本発明の駆動用トランジスターとして機能するものである。トランジスター１３０のゲートはｉ行目の走査線１１２に電気的に接続される一方、ソース又はドレインの一方はｊ列目のデータ線１１４に電気的に接続され、そのソース又はドレインの他方は容量素子１３５の一端と、トランジスター１４０のゲートとにそれぞれ接続されている。容量素子１３５の他端は、トランジスター１４０のソース、容量素子１３７の一端および有機ＥＬ素子１５０の陽極１５０ａにそれぞれ電気的に接続されている。容量素子１３５は、トランジスター１４０のゲートおよびソース間の電圧を保持する第１容量として機能する。
一方、トランジスター１４０のドレインは、ｉ行目の電源線１１６に接続されている。また、容量素子１３７の他端は、ｉ行目の給電線１１７に接続されている。容量素子１３７は、トランジスター１４０のソースと給電線１１７との間に電気的に介挿された第２容量として機能する。
【００３１】
便宜的に、ｉ行ｊ列の画素回路１１０において、トランジスター１３０のドレインを大文字のＤと表記し、トランジスター１４０のゲート（トランジスター１３０のソースおよび容量素子１３５の一端）を小文字のｇと表記している。
また、トランジスター１４０のドレイン（電源線１１６に接続）を小文字のｄと表記し、トランジスター１４０のソース（容量素子１３７の一端および有機ＥＬ素子１５０の陽極１５０ａに接続）を小文字のｓと表記している。
【００３２】
有機ＥＬ素子１５０の陰極は、電位Ｖctに保たれた共通電極１１８に接続されている。共通電極１１８は、画素領域Ｅに配置された複数の画素回路１１０に亘って共通接続されている。
なお、前述したようにトランジスター１３０，１４０は、半導体基板に形成されており、基板領域（Well；ウェル）にも電位Ｖctが与えられている。つまり、有機ＥＬ素子１５０の陰極とウェルとは同じ電位Ｖctとなっている。
【００３３】
図３において、Ｇw（ｉ）、Ｇw（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示している。Ｖel（ｉ）、Ｖel（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の電源線１１６に供給される信号を示し、Ｖrmp（ｉ）、Ｖrmp（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の給電線１１７に供給されるランプ信号を示している。また、Ｖd（ｊ）、Ｖd（ｊ＋１）は、それぞれｊ、（ｊ＋１）列目のデータ線１１４に供給されるデータ信号を示している。
走査信号によってトランジスター１３０が選択される（ＯＮ状態になる）と、画像信号に基づくデータ信号がトランジスター１３０を経由してトランジスター１４０のゲートに供給される。トランジスター１４０は、ゲートの電位により、ドレインとソース間の導通状態が制御されている。これによりゲートとソースとの間に設けられた容量素子１３５に保持された電位に応じて電源線１１６からトランジスター１４０を経由して有機ＥＬ素子１５０に電流が流れる。つまり選択されたサブ画素ＳＧの有機ＥＬ素子１５０に画像信号に応じた電流が流れる。
有機ＥＬ素子１５０は、互いに対向する陽極１５０ａと陰極（共通電極１１８）とで有機ＥＬ材料からなる発光層を挟持した構造のＯＬＥＤ（Organic  Light  Emitting  Diode）であり、陽極１５０ａから陰極（共通電極１１８）に向かって流れる電流に応じた輝度にて発光する。なお、上記構造であるために、有機ＥＬ素子１５０の陽極１５０ａと陰極（共通電極１１８）との間には容量成分１５２が発生する。
【００３４】
なお、本実施形態では、各トランジスター１３０，１４０を流れる電流の向き、言い換えればキャリアとしての電子が流れる向き（電流の向きと反対）に応じて、各トランジスター１３０，１４０に電子が流入する側をソースと呼び、ゲート電位に応じて電子の流れが制御されて放出される側をドレインと呼ぶ。
上記において、トランジスター１４０のドレインは、ｉ行目の電源線１１６に接続されており、トランジスター１４０のソースは、有機ＥＬ素子１５０の陽極１５０ａに電気的に接続されているとしたが、これは、有機ＥＬ素子１５０を発光させるために流れる電流の向きに合わせてソース又はドレインと説明した。しかしながら、トランジスター１４０のチャネル型、電位関係に応じてトランジスター１４０のソースとドレインは、入れ替わってもよい。いずれにしても、トランジスター１４０のドレイン及びソースの一方は、ｉ行目の電源線１１６に接続され、トランジスター１４０のドレイン及びソースの他方は、有機ＥＬ素子１５０の陽極１５０ａに接続されていればよい。
【００３５】
次に、画素回路１１０における各構成の具体的な配置について、図４（ａ）および（ｂ）を参照して説明する。
図４（ａ）に示すように、走査線１１２はＸ方向に延在し、データ線１１４はＹ方向に延在している。電源線１１６と給電線１１７とは並列してＸ方向に延在している。互いに交差する走査線１１２とデータ線１１４、および電源線１１６や給電線１１７によって区切られた領域（以降、サブ画素領域と呼ぶ）にトランジスター１３０，１４０、容量素子１３５，１３７が配置されている。図４において有機ＥＬ素子１５０は図示されていないが、トランジスター１３０，１４０、容量素子１３５，１３７が配置されたサブ画素領域に対して重畳されて設けられている。
【００３６】
トランジスター１３０のアクティブ領域１３０ａは、長手方向が走査線１１２に沿うように走査線１１２の近傍に配置されている。走査線１１２はアクティブ領域１３０ａに向かってＹ方向に突出した突出部１１２ａを有し、アクティブ領域１３０ａに重なる突出部１１２ａの部分がトランジスター１３０のゲート電極として機能している。当該ゲート電極に対応するアクティブ領域１３０ａの部分がチャネル領域である。アクティブ領域１３０ａはチャネル領域と、チャネル領域を挟むソース領域１３０ｓとドレイン領域１３０ｄとを有している。データ線１１４とドレイン領域１３０ｄとの間に２つの中継電極４１，６１が設けられ、それぞれの中継電極４１，６１の端部に設けられたコンタクトホール３１、コンタクトホール５１、コンタクトホール５３によって、ドレイン領域１３０ｄとデータ線１１４とが接続されている。
【００３７】
トランジスター１４０のアクティブ領域１４０ａは、長手方向がデータ線１１４に沿ったＹ方向に延在するようにサブ画素領域の中央付近に配置されている。アクティブ領域１４０ａと重なってゲート電極２１が配置されている。ゲート電極２１は、Ｙ方向に延在する本体部２１ａと、本体部２１ａの端部からデータ線１１４側に向かって突出した２つの突出部２１ｂ，２１ｃとを有している。突出部２１ｃよりも幅が大きい突出部２１ｂがアクティブ領域１４０ａと重なっている。突出部２１ｂと重なったアクティブ領域１４０ａの部分がチャネル領域１４０ｃである。アクティブ領域１４０ａは、チャネル領域１４０ｃと、チャネル領域１４０ｃを挟むソース領域１４０ｓとドレイン領域１４０ｄとを有している。電源線１１６はドレイン領域１４０ｄに向かってＹ方向に突出した突出部１１６ａを有している。ドレイン領域１４０ｄと突出部１１６ａとが重なった部分にコンタクトホール３５が設けられ、コンタクトホール３５と突出部１１６ａとを介してドレイン領域１４０ｄと電源線１１６とが接続されている。
【００３８】
ゲート電極２１とトランジスター１３０のソース領域１３０ｓとの間に延在する中継電極４２が設けられ、中継電極４２の端部に設けられたコンタクトホール３２とコンタクトホール３３とにより、ソース領域１３０ｓとゲート電極２１とが接続されている。
ゲート電極２１の一方の突出部２１ｃは容量素子１３５の一方の容量電極として機能するものである。そして、突出部２１ｃとソース領域１４０ｓとに重なるように平面視で略四角形の他方の容量電極４３がサブ画素領域のほぼ中央に配置されている。容量電極４３の角部にコンタクトホール３４が設けられ、容量電極４３とソース領域１４０ｓとが接続されている。
容量電極４３は他の角部から給電線１１７に向かってＹ方向に突出する突出部４３ａを有している。給電線１１７もまた突出部４３ａに向かってＹ方向に突出する突出部１１７ａを有している。突出部４３ａと突出部１１７ａとが重なり合った部分が容量素子１３７の一対の容量電極として機能している。
【００３９】
容量素子１３７とトランジスター１４０との間に、Ｙ方向に延在する２つの中継電極６２，６３が設けられている。中継電極６２の一方の端部は容量電極４３と重なるように設けられ、重なった部分に設けられたコンタクトホール５２を介して中継電極６２と容量電極４３とが接続されている。中継電極６３の一方の端部は中継電極６２の他方の端部と重なるように設けられ、重なった部分に設けられたコンタクトホール５４を介して中継電極６２と中継電極６３とが接続されている。中継電極６３の他方の端部にはコンタクトホール９２が設けられ、コンタクトホール９２を介して中継電極６３と図示省略した有機ＥＬ素子１５０の陽極１５０ａとが接続されている。つまり、有機ＥＬ素子１５０の陽極１５０ａは容量素子１３５および容量素子１３７の他方の容量電極とトランジスター１４０のソースとに接続されている。
【００４０】
図４（ｂ）に示すように、駆動用トランジスターとしてのトランジスター１４０において、ソース領域１４０ｓの幅ＳＷとドレイン領域１４０ｄの幅ＤＷはチャネル領域１４０ｃの幅ＣＷ（以降、チャネル幅ＣＷと呼ぶ）よりも小さい。チャネル領域１４０ｃの長さＧＬ（以降、ゲート長ＧＬと呼ぶ）は、トランジスター１３０のゲート長よりも大きい。言い換えれば、トランジスター１４０のゲート面積（チャネル面積）はトランジスター１３０のゲート面積（チャネル面積）よりも大きい。
【００４１】
図５に示すように、Ｎチャネル型のトランジスター１４０を始めとする画素回路１１０の各構成は、半導体基板１１に作り込まれる。半導体基板１１は例えばシリコン基板であって、その表層にＰ型の不純物が注入されて不純物拡散層（Ｗｅｌｌ）１２（以降、ウェル１２と呼ぶ）が形成されている。ウェル１２の表面を酸化シリコンなどの絶縁膜で覆い、これをチャネル領域１４０ｃに対応させてパターニングすることによりゲート絶縁膜１３が形成される。また、ゲート絶縁膜１３を覆う導電膜を成膜し、これをパターニングすることによりゲート電極２１が形成される。ゲート電極２１を形成した後に、ソース領域１４０ｓとドレイン領域１４０ｄとに対応する領域にＮ型の不純物が注入される。これにより、Ｐ型のチャネル領域１４０ｃと、チャネル領域１４０ｃを挟むＮ型のソース領域１４０ｓおよびドレイン領域１４０ｄを有するアクティブ領域１４０ａができあがり、Ｎチャネル型のトランジスター１４０が構成される。同じくＮチャネル型のトランジスター１３０も同様な方法を用いて形成される。
トランジスター１４０を覆って酸化シリコンなどからなる層間絶縁膜１４が形成される。層間絶縁膜１４には、ソース領域１４０ｓに貫通するコンタクトホール３４と、ドレイン領域１４０ｄに貫通するコンタクトホール３５とが形成される。さらに、これらのコンタクトホール３４，３５を埋めると共に、層間絶縁膜１４の表面を覆う導電膜が成膜され、これをパターニングしてソース領域１４０ｓに接続される容量電極４３や、ドレイン領域１４０ｄに接続される突出部１１６ａを含む電源線１１６が形成される。
【００４２】
このようなＮチャネル型のトランジスター１４０において、ドレイン領域１４０ｄとソース領域１４０ｓとの間に流れる駆動電流Ｉｄは、ゲート電極２１に与えられる電位によって制御される。駆動電流Ｉｄは、電源線１１６からトランジスター１４０を経由して容量電極４３すなわち有機ＥＬ素子１５０に流れるものである。その一方で、ウェル１２には一定の電位が与えられるので、Ｐ型のウェル１２とＮ型のドレイン領域１４０ｄやソース領域１４０ｓとの間にリーク電流ＩＬが流れる。リーク電流ＩＬは駆動電流Ｉｄに比べて一般的には小さいものの、サブ画素ＳＧの大きさすなわち有機ＥＬ素子１５０の大きさが小さく高精細になると所定の輝度を得るための駆動電流Ｉｄの大きさも小さくなり、リーク電流ＩＬを無視できなくなる。リーク電流ＩＬが相対的に大きくなると有機ＥＬ素子１５０を実質流れる電流量が低下して所定の輝度が得られなくなるおそれがある。所定の輝度とは一定の電流量を流したときの輝度であり、例えば定格電流時の輝度を言う。
【００４３】
それゆえに、本実施形態では、図４（ｂ）に示したように、ソース領域１４０ｓの幅ＳＷとドレイン領域１４０ｄの幅ＤＷをそれぞれチャネル幅ＣＷよりも小さくした。
【００４４】
本実施形態によれば、ソース領域１４０ｓの幅ＳＷおよびドレイン領域１４０ｄの幅ＤＷがチャネル幅ＣＷと同じである場合に比べて、ウェル１２とソース領域１４０ｓおよびドレイン領域１４０ｄが接する面積を小さくできる。リーク電流ＩＬの大きさは、ウェル１２とソース領域１４０ｓおよびドレイン領域１４０ｄのそれぞれが接する面積に比例するので、本実施形態によりリーク電流ＩＬを低減できる。
【００４５】
また、本実施形態によれば、トランジスター１４０のゲート長ＧＬおよびチャネル幅ＣＷは、トランジスター１３０よりも大きい。つまり、トランジスター１４０のチャネル領域１４０ｃの面積が大きくなっているので、トランジスター１４０のチャネル領域１４０ｃの面積に起因する特性ばらつきを抑えることができる。
【００４６】
総括すると、本実施形態では、トランジスター１４０の特性ばらつきを抑えるために、チャネル領域１４０ｃの面積を大きくする一方で、ソース領域１４０ｓおよびドレイン領域１４０ｄの幅をチャネル幅ＣＷよりも小さくしている。ソース領域１４０ｓおよびドレイン領域１４０ｄの幅をチャネル幅ＣＷと同じとすると、リーク電流ＩＬの影響を受け易くなるため、ソース領域１４０ｓおよびドレイン領域１４０ｄの幅をチャネル幅ＣＷよりも小さくして、ウェル１２との接触面積を小さくし、リーク電流ＩＬの影響を受け難くした。これにより、リーク電流ＩＬを低減し、有機ＥＬ素子１５０において所望の輝度が安定して得られる有機ＥＬ装置１００を提供できる。所望の輝度とは有機ＥＬ素子１５０に流れる電流量に応じた輝度を言う。
【００４７】
（第２実施形態）
次に、第２実施形態の有機ＥＬ装置について、図６〜図８を参照して説明する。図６は第２実施形態の有機ＥＬ装置における画素回路の構成を示す等価回路図、図７（ａ）および（ｂ）は第２実施形態の画素回路の配置を示す概略平面図、図８は図７（ｂ）のＢ−Ｂ’線で切った画素回路の構造を示す概略断面図である。
第２実施形態における有機ＥＬ装置は、第１実施形態に対して画素回路１１０の構成を異ならせたものである。具体的には、第１実施形態がＮチャネル型の２つのトランジスター１３０，１４０を用いて構成されているのに対して、第２実施形態はＰチャネル型の５つのトランジスターを用いて構成されている。第１実施形態と同じ構成には同じ符号を付して詳細の説明は省略する。また、画素領域Ｅに設けられた各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行目、ｊ列の画素回路１１０を例にとって説明する。
【００４８】
図６に示すように、本実施形態の画素回路１１０は、Ｐチャネル型のトランジスター２２１〜２２５と、有機ＥＬ素子１５０と、容量素子１３２とを含む。この画素回路１１０には、走査信号Ｇwr（ｉ）、制御信号Ｇel（ｉ）、Ｇcmp（ｉ）、Ｇorst（ｉ）が供給される。ここで、走査信号Ｇwr（ｉ）、制御信号Ｇel（ｉ）、Ｇcmp（ｉ）、Ｇorst（ｉ）は、それぞれｉ行目に対応して走査線駆動回路２１０によって供給されるものである。このため、走査信号Ｇwr（ｉ）、制御信号Ｇel（ｉ）、Ｇcmp（ｉ）、Ｇorst（ｉ）は、ｉ行目であれば、着目しているｊ列以外の他の列の画素回路１１０にも共通に供給される。
【００４９】
トランジスター２２２は、ゲートがｉ行目の走査線１１２に接続され、ドレインまたはソースの一方がｊ列目のデータ線１１４に接続され、他方がトランジスター２２１におけるゲート（ｇ）と、容量素子１３２の一端と、トランジスター２２３のソースまたはドレインの一方とにそれぞれ接続されている。すなわち、トランジスター２２２は、トランジスター２２１のゲート（ｇ）とデータ線１１４との間に電気的に接続され、トランジスター２２１のゲート（ｇ）と、データ線１１４との間の電気的な接続を制御する、書込トランジスターとして機能する。ここで、トランジスター２２１のゲートについては、他のノードと区別するためにｇと表記する。
トランジスター２２１は、ソースが電源線１１６に接続され、ドレインがトランジスター２２３のソースまたはドレインの他方と、トランジスター２２４のソースとにそれぞれ接続されている。ここで、電源線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。このトランジスター２２１は、ゲートおよびソース間の電圧に応じた電流を流す本発明の駆動用トランジスターとして機能する。
トランジスター２２３のゲートには制御信号Ｇcmp（ｉ）が供給される。トランジスター２２３は、トランジスター２２１のドレインおよびゲート（ｇ）間の電気的な接続を制御する、閾値補償トランジスターとして機能する。
トランジスター２２４のゲートには制御信号Ｇel（ｉ）が供給され、ドレインがトランジスター２２５のソースと有機ＥＬ素子１５０の陽極１５０ａとにそれぞれ接続されている。すなわち、トランジスター２２４は、トランジスター２２１のドレインと、陽極１５０ａとの間の電気的な接続を制御する発光制御用トランジスターとして機能する。
トランジスター２２５のゲートにはｉ行目に対応した制御信号Ｇorst（ｉ）が供給され、ドレインはｊ列目の給電線１１７に接続されて電位Ｖorstに保たれている。このトランジスター２２５は、給電線１１７と、陽極１５０ａとの間の電気的な接続を制御する初期化トランジスターとして機能する。
【００５０】
容量素子１３２の他端は、電源線１１６に接続される。このため、容量素子１３２は、トランジスター２２１のゲート・ソース間の電圧を保持する第１保持容量として機能する。
【００５１】
本実施形態においてトランジスター２２１〜２２５は半導体基板に形成されるので、トランジスター２２１〜２２５の基板電位については電位Ｖelとしている。
【００５２】
第１実施形態と同様に、本実施形態の有機ＥＬ素子１５０の陽極１５０ａは、画素回路１１０ごとに個別に設けられる画素電極である。これに対して、有機ＥＬ素子１５０の陰極は、画素回路１１０のすべてに亘って共通接続されている共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。
【００５３】
図７（ａ）および（ｂ）に示すように、半導体基板において、まず、トランジスター２２１〜２２４のアクティブ領域２２１ａ〜２２４ａが連続して形成される。トランジスター２２５のアクティブ領域２２５ａは他のトランジスター２２１〜２２４に対して分離して形成される。
アクティブ領域２２２ａおよびアクティブ領域２２３ａならびにアクティブ領域２２４ａは、データ線１１４に沿ってＹ方向に延在するように形成されている。アクティブ領域２２１ａは、アクティブ領域２２３ａとアクティブ領域２２４ａとの間に接続され、その後Ｙ方向に延在するように折れ曲がった状態で形成されている。
【００５４】
アクティブ領域２２１ａのソース領域２２１ｓと重なるように略四角形の下容量電極１３２ａが設けられる。また、アクティブ領域２２１ａのＹ方向に延在する部分と重なるようにゲート電極２２１ｇが形成される。ゲート電極２２１ｇは、下容量電極１３２ａと重なる上容量電極１３２ｂと繋がって形成される。ゲート電極２２１ｇおよび上容量電極１３２ｂを形成する工程では、同時に他のアクティブ領域２２２ａ〜アクティブ領域２２５ａと重なる位置に、それぞれ対応するゲート電極２２２ｇ，２２３ｇ，２２４ｇ，２２５ｇが島状（正方形に近い四角形）に独立して形成される。アクティブ領域とゲート電極とが重なった部分がチャネル領域となる。
【００５５】
走査線１１２は、ゲート電極２２２ｇと上容量電極１３２ｂの上を通過してＸ方向に延在するように形成される。走査線１１２とゲート電極２２２ｇとが重なる位置にコンタクトホール９５ａが形成され、走査線１１２とゲート電極２２２ｇとが接続される。
電源線１１６は、上容量電極１３２ｂをＹ方向において迂回しつつ、走査線１１２と並んでＸ方向に延在するように形成される。
ゲート電極２２４ｇとゲート電極２２５ｇの上を通過してＸ方向に延在するように、並行する２本の信号線１４１，１４２が形成される。加えて、ゲート電極２２１ｇとゲート電極２２３ｇの上を通過してＸ方向に延在する信号線１４３が形成される。
【００５６】
信号線１４１とゲート電極２２４ｇとが重なる位置にコンタクトホール９８が形成され、信号線１４１とゲート電極２２４ｇとが接続される。信号線１４１には画素回路１１０に対応した制御信号Ｇel（ｉ）が供給される（図６参照）。
信号線１４２とゲート電極２２５ｇとが重なる位置にコンタクトホール９９が形成され、信号線１４２とゲート電極２２５ｇとが接続される。信号線１４２には画素回路１１０に対応した制御信号Ｇorst（ｉ）が供給される（図６参照）。
信号線１４３とゲート電極２２３ｇとが重なる位置にコンタクトホール９５ｂが形成され、信号線１４３とゲート電極２２３ｇとが接続される。信号線１４３には画素回路１１０に対応した制御信号Ｇcmp（ｉ）が供給される（図６参照）。
Ｘ方向に隣り合うサブ画素ＳＧを挟んでＹ方向に延在するデータ線１１４と給電線１１７とが形成される。
【００５７】
アクティブ領域２２２ａのソース領域２２２ｓとデータ線１１４との間に中継電極８１が形成され、中継電極８１の端部に形成されたコンタクトホール９１ａ，９１ｂによって、ソース領域２２２ｓとデータ線１１４とが接続されている。
ゲート電極２２１ｇと上容量電極１３２ｂとの接続部分と、アクティブ領域２２２ａとアクティブ領域２２３ａの中継部分との間に中継電極８２が形成されている。中継電極８２の端部に形成されたコンタクトホール９２ａ，９２ｂによって、該中継部分とゲート電極２２１ｇ（上容量電極１３２ｂ）が接続されている。該中継部分は、アクティブ領域２２２ａのドレイン領域２２２ｄとアクティブ領域２２３ａのソース領域２２３ｓとを兼ねるものである。
アクティブ領域２２１ａのソース領域２２１ｓからＸ方向に延在する中継電極８３と、中継電極８３の端部と重なりＹ方向に電源線１１６上まで延在する中継電極８４とが形成される。
中継電極８３，８４のそれぞれの端部にコンタクトホール９３ａ，９３ｂ，９３ｃが形成され、ソース領域２２１ｓと電源線１１６とが電気的に接続される。
下容量電極１３２ａと電源線１１６とが重なり合った部分にコンタクトホール９４が形成され、下容量電極１３２ａと電源線１１６とが接続される。これにより、下容量電極１３２ａと上容量電極１３２ｂとで構成される容量素子１３２がトランジスター２２１のゲート電極２２１ｇと電源線１１６との間に形成される。
アクティブ領域２２４ａのドレイン領域２２４ｄからＹ方向に延在する中継部分８５ａと、ドレイン領域２２４ｄからアクティブ領域２２５ａのドレイン領域２２５ｄに向かってＸ方向に延在する中継部分８５ｂとを有するＬ字状の中継電極８５が形成される。中継電極８５の端部と角部とにそれぞれコンタクトホール９６ａ，９６ｂ，９６ｃが形成され、ドレイン領域２２４ｄとドレイン領域２２５ｄとが電気的に接続される。コンタクトホール９６ａには図示省略された有機ＥＬ素子１５０の陽極１５０ａが接続される。
アクティブ領域２２５ａのソース領域２２５ｓと給電線１１７との間にＸ方向に延在する中継電極８６が形成される。中継電極８６の端部に形成されたコンタクトホール９７ａ，９７ｂにより、ソース領域２２５ｓと給電線１１７とが電気的に接続される。
【００５８】
図７（ｂ）に示すように、駆動用トランジスターとしてのトランジスター２２１のソース領域２２１ｓの幅ＳＷはチャネル領域２２１ｃの幅ＣＷ（以降、チャネル幅ＣＷと呼ぶ）よりも小さい。また、アクティブ領域２２１ａに対してＸ方向に折れ曲がった導電部としてのドレイン領域２２１ｄと、トランジスター２２４の導電部としてのソース領域２２４ｓと、トランジスター２２３の導電部としてのドレイン領域２２３ｄとは連続して形成されている。折れ曲がったドレイン領域２２１ｄのＹ方向の幅ＤＷ１はチャネル幅ＣＷよりも小さい。また、トランジスター２２１およびトランジスター２２３ならびにトランジスター２２４を中継する折れ曲がった導電部の屈曲部分に相当するドレイン領域２２３ｄのＸ方向の幅ＤＷ２は、駆動用のトランジスター２２１のチャネル領域２２１ｃのチャネル幅ＣＷよりも小さい。
さらに、アクティブ領域２２１ａとゲート電極２２１ｇとが重なるチャネル領域２２１ｃのゲート長ＧＬは他のトランジスター２２２，２２３，２２４，２２５のゲート長よりも大きい。各アクティブ領域２２１ａ，２２２ａ，２２３ａ，２２４ａ，２２５ａの幅は、この場合ほぼ同じであるから、駆動用トランジスター２２１のチャネル領域２２１ｃの面積が他のトランジスター２２２，２２３，２２４，２２５に比べて大きい。
【００５９】
本実施形態では、アクティブ領域２２１ａとアクティブ領域２２３ａおよびアクティブ領域２２４ａが連続して形成されている。つまり、駆動トランジスター２２１に対して、トランジスター２２３とトランジスター２２４のうち少なくとも一方が本発明の第１トランジスターに相当するものである。
なお、本実施形態では、各トランジスター２２１，２２２，２２３，２２４，２２５に電子が流入する側をドレインと呼び、ゲート電位に応じて電子の流れが制御されて放出される側をソースと呼ぶ。
【００６０】
図８に示すように、駆動用のトランジスター２２１と発光制御用のトランジスター２２４は、半導体基板１１に形成される。
第１実施形態で述べたように半導体基板１１は例えばシリコン基板であって、本実施形態では、その表層にＮ型の不純物が注入されて不純物拡散層（Ｗｅｌｌ）１２Ｎ（以降、ウェル１２Ｎと呼ぶ）が形成されている。ウェル１２Ｎの表面を酸化シリコンなどの絶縁膜で覆い、これをチャネル領域２２１ｃに対応させてパターニングすることによりゲート絶縁膜１３が形成される。また、ゲート絶縁膜１３を覆う導電膜を成膜し、これをパターニングすることによりゲート電極２２１ｇが形成される。ゲート電極２２１ｇを形成した後に、ソース領域２２１ｓとドレイン領域２２１ｄとに対応する領域にＰ型の不純物が注入される。これにより、Ｎ型のチャネル領域２２１ｃと、チャネル領域２２１ｃを挟むＰ型のソース領域２２１ｓおよびドレイン領域２２１ｄを有するアクティブ領域２２１ａができあがり、Ｐチャネル型のトランジスター２２１が構成される。同じくＰチャネル型のトランジスター２２４も同様な方法を用いて形成される。半導体基板１１において、チャネル領域２２１ｃとチャネル領域２２４ｃとはウェル１２Ｎを共有しているので連続している。他のトランジスター２２２，２２３も同様な方法で形成される。
トランジスター２２１，２２４を覆って酸化シリコンなどからなる層間絶縁膜１４が形成される。層間絶縁膜１４には、ソース領域２２１ｓに貫通するコンタクトホール９３ａと、ドレイン領域２２４ｄに貫通するコンタクトホール９６ｂと、コンタクトホール９６ａとが形成される。さらに、これらのコンタクトホール９３ａ，９６ａ，９６ｂを埋めると共に、層間絶縁膜１４の表面を覆う導電膜が成膜され、これをパターニングしてソース領域２２１ｓに接続される中継電極８３（下容量電極１３２ａ）や、ドレイン領域２２４ｄに接続される中継電極８５の中継部分８５ａが形成される。
【００６１】
第２実施形態によれば、駆動用トランジスターとしてのトランジスター２２１のソース領域２２１ｓの幅ＳＷは、トランジスター２２１のチャネル幅ＣＷより小さい。同じくトランジスター２２１と第１トランジスターとしてのトランジスター２２４とを電気的に繋ぐ導電部の屈曲部分の幅（ドレイン領域２２１ｄのＹ方向の幅ＤＷ１やドレイン領域２２３ｄのＸ方向の幅ＤＷ２）もチャネル幅ＣＷより小さい。したがって、幅ＳＷ、幅ＤＷ１、幅ＤＷ２をそれぞれチャネル幅ＣＷと同じとする場合に比べて、ソース領域２２１ｓおよび導電部（ドレイン領域２２１ｄ，２２３ｄ、ソース領域２２４ｓ）とウェル１２Ｎとの接触面積を小さくしてリーク電流ＩＬを低減することができる。
【００６２】
駆動用のトランジスター２２１のゲート長ＧＬは他のトランジスター２２２，２２３，２２４，２２５のゲート長よりも大きい、すなわち、チャネル領域２２１ｃの面積が他のトランジスター２２２，２２３，２２４，２２５よりも大きい。したがって、他のトランジスター２２２，２２３，２２４，２２５に比べてトランジスター２２１の特性ばらつきを抑えることができる。
【００６３】
さらに、トランジスター２２１とトランジスター２２３およびトランジスター２２４はチャネルが半導体基板１１のウェル１２Ｎを介して連続している。トランジスター２２１とトランジスター２２３およびトランジスター２２４は上記導電部で中継されているので、トランジスター２２１とトランジスター２２３およびトランジスター２２４を電気的に接続させる中継電極が不要である。加えて、トランジスター２２１とトランジスター２２３およびトランジスター２２４を中継する上記導電部は屈曲して形成されている。したがって、画素回路１１０の構成を簡略化して小型化できる。
【００６４】
（第３実施形態）
次に、本実施形態の電子機器について、図９を参照して説明する。図９は電子機器としてのヘッドマウントディスプレイを示す斜視図である。
図９に示すように、電子機器の一例としてのヘッドマウントディスプレイ５００は、眼鏡のような形状をしており、頭部に装着することができる。ヘッドマウントディスプレイ５００は、本体部５０１と、本体部５０１の両端部から延びる柄としての一対の支持部５０２とを備えている。本体部５０１には左眼と右眼とにそれぞれ画像を表示して視認させる上記実施形態の有機ＥＬ装置１００が搭載されている。
【００６５】
このようなヘッドマウントディスプレイ５００によれば、小型で高精細なサブ画素ＳＧを有する有機ＥＬ装置１００が搭載されているので、優れた表示品質の映像を両眼で認識することができる。左眼用と右眼用にそれぞれ有機ＥＬ装置１００が設けられているのでサイドバイサイド方式の３Ｄ（立体）映像も楽しむことができる。
【００６６】
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う有機ＥＬ装置および該有機ＥＬ装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【００６７】
（変形例１）第１実施形態におけるトランジスター１４０のアクティブ領域１４０ａの形状は、これに限定されない。図１０（ａ）〜（ｃ）は変形例のアクティブ領域の形状を示す概略平面図である。例えば、チャネル領域１４０ｃの幅に対して幅が小さくなったソース領域１４０ｓおよびドレイン領域１４０ｄの平面的な配置は、チャネル領域１４０ｃの長手方向における中心線に対して線対称に配置されている必要はなく、図１０（ａ）に示すように該中心線に対して片側に寄って配置されたり、図１０（ｂ）に示すように該中心線に対して互いに異なる側に寄って配置されていてもよい。画素回路１１０の他の構成との位置関係によって適宜配置を決めることができる。
また、ソース領域１４０ｓとドレイン領域１４０ｄのうちの一方の幅をチャネル領域１４０ｃの幅よりも小さくすればよい。特に、図４（ａ）に示すようにドレイン領域１４０ｄは電源線１１６に接続される。電源線１１６に与えられる電位は、給電線１１７に与えられる電位よりも高い。ウェル１２に与えられる固定電位も給電線１１７に与えられる電位よりも高く設定されるので、電源線１１６に接続されたドレイン領域１４０ｄからウェル１２に漏れるリーク電流ＩＬの大きさは、ソース領域１４０ｓからウェル１２に漏れるリーク電流ＩＬよりも小さくなる。
したがって、図１０（ｃ）に示すように、電源線１１６に接続されないソース領域１４０ｓの幅をチャネル幅よりも小さくすることが効果的である。なお、第２実施形態の駆動用のＰチャネル型のトランジスター２２１では、ソース領域２２１ｓを電源線１１６に接続しているので、この場合には、ドレイン領域２２１ｄの幅ＤＷ１をチャネル幅ＣＷより小さくすることが効果的である。
【００６８】
（変形例２）本発明を適用可能な有機ＥＬパネル１０は、トップエミッション型に限定されない。例えば、サブ画素ＳＧにおいて異なる発光色（Ｒ，Ｇ，Ｂ）をそれぞれ発光可能なボトムエミッション型の有機ＥＬパネルにも適用することができる。
【００６９】
（変形例３）上記実施形態の有機ＥＬ装置１００を適用可能な電子機器は、ヘッドマウントディスプレイ５００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）、ＰＤＡやＰＯＳなどの携帯型情報端末、デジタルスチルカメラ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステムなどの表示部として好適に用いることができる。
【符号の説明】
【００７０】
１１…半導体基板、１００…有機ＥＬ装置、１３０，２２２，２２３，２２４，２２５…他のトランジスター、１４０，２２１…駆動用トランジスターとしてのトランジスター、１４０ｃ，２２１ｃ…チャネル領域、１４０ｄ，２２１ｄ…ドレイン領域、１４０ｓ，２２１ｓ…ソース領域、１５０…有機ＥＬ素子、２２３，２２４…第１トランジスターとしてのトランジスター、５００…電子機器としてのヘッドマウントディスプレイ、ＣＷ…チャネル幅。
【図１】
2013168341.tif 000003
【図２】
2013168341.tif 000004
【図３】
2013168341.tif 000005
【図４】
2013168341.tif 000006
【図５】
2013168341.tif 000007
【図６】
2013168341.tif 000008
【図７】
2013168341.tif 000009
【図８】
2013168341.tif 000010
【図９】
2013168341.tif 000011
【図１０】
2013168341.tif 000012