(57)【要約】【課題】検出対象のクロックの周波数が低い場合でも大きな容量や抵抗を用いずに構成することが可能な、電圧振幅検出回路を提供すること。【解決手段】入力信号の電圧振幅を所定の電圧と比較し、比較結果を出力する比較部と、前記比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する比較結果保持部と、前記比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する比較結果評価部と、を備える、電圧振幅検出回路が提供される。【選択図】図１
2013135281.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の電圧振幅を第１の所定の電圧と比較し、比較結果を出力する第１の比較部と、
前記第１の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第１の比較結果保持部と、
前記第１の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第１の比較結果評価部と、
を備える、電圧振幅検出回路。
【請求項２】
前記第１の比較部の出力を所定時間遅延させて前記第１の比較結果保持部及び前記第１の比較結果評価部に出力する遅延部を更に備える、請求項１に記載の電圧振幅検出回路。
【請求項３】
前記入力信号を所定時間遅延させて前記第１の比較結果保持部及び前記第１の比較結果評価部に出力する遅延部を更に備える、請求項１に記載の電圧振幅検出回路。
【請求項４】
前記第１の比較部の出力を前記第１の比較結果保持部に出力するとともに前記第１の比較部の出力を分周させて前記第１の比較結果保持部及び前記第１の比較結果評価部に出力する第１の分周部を更に備える、請求項１に記載の電圧振幅検出回路。
【請求項５】
入力信号の電圧振幅を前記第１の所定の電圧より高い第２の所定の電圧と比較し、比較結果を出力する第２の比較部と、
前記第２の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第２の比較結果保持部と、
前記第２の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第２の比較結果評価部と、
をさらに備え、
前記第１の分周部は、前記第１の比較部の出力を分周させて前記第１の比較結果保持部、前記第１の比較結果評価部及び前記第２の比較結果保持部に出力する、請求項４に記載の電圧振幅検出回路。
【請求項６】
前記第１の分周部の出力信号を、クロックの立下りエッジで駆動されて取り込む第１のフリップフロップと、
前記第１のフリップフロップの出力を取り込む第２のフリップフロップと、
前記第１のフリップフロップ及び前記第２のフリップフロップの出力信号を評価する第１の出力評価部と、
をさらに備える、請求項４に記載の電圧振幅検出回路。
【請求項７】
前記第１の出力評価部は、前記第１のフリップフロップ及び前記第２のフリップフロップの出力信号の排他的論理和を取ることで評価する、請求項６に記載の電圧振幅検出回路。
【請求項８】
前記第１の出力評価部の出力の雑音を除去する第１の雑音除去部をさらに備える、請求項６に記載の電圧振幅検出回路。
【請求項９】
入力信号の電圧振幅を前記第１の所定の電圧より高い第２の所定の電圧と比較し、比較結果を出力する第２の比較部と、
前記第２の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第２の比較結果保持部と、
前記第２の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第２の比較結果評価部と、
前記第２の比較部の出力信号を、クロックの立下りエッジで駆動されて取り込む第３のフリップフロップと、
前記第３のフリップフロップの出力を取り込む第４のフリップフロップと、
前記第３のフリップフロップ及び前記第４のフリップフロップの出力信号を評価する第２の出力評価部と、
をさらに備える、請求項６に記載の電圧振幅検出回路。
【請求項１０】
前記第２の出力評価部は、前記第３のフリップフロップ及び前記第４のフリップフロップの出力信号の排他的論理和を取ることで評価する、請求項９に記載の電圧振幅検出回路。
【請求項１１】
前記第２の出力評価部の出力の雑音を除去する第２の雑音除去部をさらに備える、請求項９に記載の電圧振幅検出回路。
【請求項１２】
請求項１に記載の電圧振幅検出回路を備える、情報記憶装置。
【請求項１３】
請求項１に記載の電圧振幅検出回路を備える、通信装置。
【請求項１４】
入力信号の電圧振幅を所定の電圧と比較し、比較結果を出力する比較ステップと、
前記比較ステップで出力される比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する比較結果保持ステップと、
前記比較結果保持ステップで出力された比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する比較結果評価ステップと、
を備える、電圧振幅検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電圧振幅検出回路、情報記憶装置、通信装置および電圧振幅検出方法に関する。
【背景技術】
【０００２】
電子機器には数多くのクロックが用いられている。電子機器の故障検出やシステム制御上の目的から、そのクロックの電圧振幅を検出する必要が生じる。例えば、特許文献１には、クロックの電圧振幅を検出するためのクロック電圧振幅検出回路についての技術が開示されている。また、従来のクロック電圧振幅検出回路ではピークホールド回路が用いられており、このピークホールド回路については、例えば特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３１０７０５２号公報
【特許文献２】特開２００２−１３５０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来のクロック電圧振幅検出回路は、ピークホールド回路に抵抗やキャパシタ等の受動素子が用いられており、検出対象のクロックの周波数が低い場合（例えば、１００ｋＨｚ〜４００ｋＨｚ程度の場合）にはこのピークホールド回路の時定数を大きくする必要がある。そして、受動素子が用いられたピークホールド回路において時定数を大きくするには抵抗値や容量値を大きくする必要が生じ、集積回路への実装を考えると面積の増大が許容できない程度になってしまうという問題があった。
【０００５】
そこで、本開示は、上記問題に鑑みてなされたものであり、本開示の目的とするところは、ピークホールド回路を省略し、検出対象のクロックの周波数が低い場合でも大きな容量や抵抗を用いずに構成することが可能な、新規かつ改良された電圧振幅検出回路、情報記憶装置、通信装置および電圧振幅検出方法を提供することにある。
【課題を解決するための手段】
【０００６】
本開示によれば、入力信号の電圧振幅を第１の所定の電圧と比較し、比較結果を出力する第１の比較部と、前記第１の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第１の比較結果保持部と、前記第１の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第１の比較結果評価部と、を備える、電圧振幅検出回路が提供される。
【０００７】
また本開示によれば、上記電圧振幅検出回路を備える、情報記憶装置が提供される。
【０００８】
本開示によれば、上記電圧振幅検出回路を備える、通信装置が提供される。
【０００９】
また本開示によれば、入力信号の電圧振幅を所定の電圧と比較し、比較結果を出力する比較ステップと、前記比較ステップで出力される比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する比較結果保持ステップと、前記比較結果保持ステップで出力された比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する比較結果評価ステップと、を備える、電圧振幅検出方法が提供される。
【発明の効果】
【００１０】
以上説明したように本開示によれば、ピークホールド回路を省略し、検出対象のクロックの周波数が低い場合でも大きな容量や抵抗を用いずに構成することが可能な、新規かつ改良された電圧振幅検出回路、情報記憶装置、通信装置および電圧振幅検出方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】従来の電圧振幅検出回路１０００の構成を示す説明図である。
【図２】従来の電圧振幅検出回路１０００で用いられるピークホールド回路１００１の回路構成例を示す説明図である。
【図３】本開示の第１の実施形態にかかる電圧振幅検出回路１００の機能構成を示す説明図である。
【図４】図３に示した本開示の第１の実施形態にかかる電圧振幅検出回路１００の具体的な回路構成例を示す説明図である。
【図５】図４に示した電圧振幅検出回路１００に供給される信号のタイミングチャートを示す説明図である。
【図６】図４に示した電圧振幅検出回路１００に供給される信号のタイミングチャートを示す説明図である。
【図７】本開示の第２の実施形態にかかる電圧振幅検出回路２００の具体的な回路構成例を示す説明図である。
【図８】図７に示した電圧振幅検出回路２００に供給される信号のタイミングチャートを示す説明図である。
【図９】図７に示した電圧振幅検出回路２００に供給される信号のタイミングチャートを示す説明図である。
【図１０】本開示の第２の実施形態の変形例にかかる電圧振幅検出回路２００’の具体的な回路構成例を示す説明図である。
【図１１】図１０に示した電圧振幅検出回路２００’に供給される信号のタイミングチャートを示す説明図である。
【図１２】図１０に示した電圧振幅検出回路２００’の遅延回路２１４’の構成例を示す説明図である。
【図１３】本開示の第３の実施形態にかかる電圧振幅検出回路３００の具体的な回路構成例を示す説明図である。
【図１４】図１３に示した電圧振幅検出回路３００に供給される信号のタイミングチャートを示す説明図である。
【図１５】図１３に示した電圧振幅検出回路３００に供給される信号のタイミングチャートを示す説明図である。
【図１６】本開示の第４の実施形態にかかる電圧振幅検出回路４００の具体的な回路構成例を示す説明図である。
【図１７】図１６に示した電圧振幅検出回路４００に供給される信号のタイミングチャートを示す説明図である。
【図１８】図１６に示した電圧振幅検出回路４００に供給される信号のタイミングチャートを示す説明図である。
【図１９】本開示の第５の実施形態にかかる電圧振幅検出回路５００の構成を示す説明図である。
【図２０】図１９に示した電圧振幅検出回路５００に供給される信号のタイミングチャートを示す説明図である。
【図２１】本開示の第６の実施形態にかかる電圧振幅検出回路６００の具体的な回路構成例を示す説明図である。
【図２２】図２１に示した電圧振幅検出回路６００に供給される信号のタイミングチャートを示す説明図である。
【図２３】各実施形態にかかる電圧振幅検出回路を備える記憶装置７００の機能構成を示す説明図である。
【図２４】各実施形態にかかる電圧振幅検出回路を備える通信装置８００の機能構成を示す説明図である。
【発明を実施するための形態】
【００１２】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１３】
なお、説明は以下の順序で行うものとする。
＜１．従来の電圧振幅検出回路の構成＞
＜２．第１の実施形態＞
［電圧振幅検出回路の機能構成例］
［電圧振幅検出回路の回路構成例］
［電圧振幅検出回路の動作］
＜３．第２の実施形態＞
［電圧振幅検出回路の回路構成例］
［電圧振幅検出回路の動作］
［変形例］
＜４．第３の実施形態＞
［電圧振幅検出回路の回路構成例］
［電圧振幅検出回路の動作］
＜５．第４の実施形態＞
［電圧振幅検出回路の回路構成例］
［電圧振幅検出回路の動作］
＜６．第５の実施形態＞
［電圧振幅検出回路の回路構成例］
［電圧振幅検出回路の動作］
＜７．第６の実施形態＞
［電圧振幅検出回路の回路構成例］
［電圧振幅検出回路の動作］
＜８．電圧振幅検出回路の適用例＞
＜９．まとめ＞
【００１４】
＜１．従来の電圧振幅検出回路の構成＞
まず、本開示の好適な実施の形態について詳細に説明する前に、従来の電圧振幅検出回路の構成およびその問題点について説明する。
【００１５】
図１は、従来の電圧振幅検出回路１０００の構成を示す説明図であり、上述の特許文献１で示されている回路構成を示したものである。図１に示したように、従来の電圧振幅検出回路１０００は、ピークホールド回路１００１と、電圧検出回路１００２と、ラッチ回路１００３と、を含んで構成される。
【００１６】
ピークホールド回路１００１は、入力信号ＣＬＫＩＮのピーク値を保持する。電圧検出回路１００２は、ピークホールド回路１００１の出力電圧ＶＰＥＡＫと、所定の基準電圧ＶＲＥＦとを比較して出力信号ＣＯＭＰＯＵＴを出力する。ラッチ回路１００３は、電圧検出回路１００２が出力する出力信号ＣＯＭＰＯＵＴを保持し、検出出力ＤＥＴＯＵＴとして出力する。
【００１７】
従来の電圧振幅検出回路１０００は、図１に示したような構成を有することで、入力信号ＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを超えているかどうか検出し、検出結果を出力することができる。
【００１８】
図２は、従来の電圧振幅検出回路１０００で用いられるピークホールド回路１００１の回路構成例を示す説明図であり、上述の特許文献２で示されている回路構成を示したものである。図２に示したように、従来の電圧振幅検出回路１０００で用いられるピークホールド回路１００１は、入力抵抗１１０１と、帰還抵抗１１０７と、第１のオペアンプ１１０２と、ダイオード１１０３と、抵抗１１０４と、容量１１０５と、第２のオペアンプ１１０６と、を含んで構成される。
【００１９】
図２に示したピークホールド回路１００１の動作を簡単に説明する。過去のピーク出力電圧ＶＯＵＴを超える入力信号ＶＩＮが入力Ｉｎｐｕｔから到達すると、ダイオード１１０３を介して、容量１１０５が充電される。容量１１０５が充電されることで出力Ｏｕｔｐｕｔからの出力電圧ＶＯＵＴが上昇する。入力信号が入力Ｉｎｐｕｔに来なければ、抵抗１１０４を介して容量１１０５に蓄えられていた電荷は放電され、出力Ｏｕｔｐｕｔからの出力電圧ＶＯＵＴは低下する。ピークホールド回路１００１は、このように動作することで入力信号のピーク値を保持することができる。
【００２０】
ピークホールド回路１００１に含まれる抵抗１１０４と容量１１０５とで形成される時定数は、検出の対象となる信号の性質によって適切に設定する必要がある。検出対象となるクロックの周波数が低い場合には、抵抗１１０４と容量１１０５とで形成される時定数は大きくする必要があり、そのための抵抗値や容量値を大きくする必要がある。
【００２１】
しかし、抵抗値や容量値の上昇は、電圧振幅検出回路を集積回路へ実装することを考えた場合に、回路面積の増大が許容できない程度にまで達してしまう。従って、このような電圧振幅検出回路を集積回路へ実装することを考えると、受動素子を用いるピークホールド回路のような回路を用いないようにすることが望ましい。
【００２２】
そこで、以下で説明する本開示の実施の形態では、検出対象となるクロックの周波数が低い場合であっても、受動素子を用いるピークホールド回路のような回路を用いずに、入力クロックの電圧振幅を適切に検出することができる技術について説明する。
【００２３】
＜２．第１の実施形態＞
［電圧振幅検出回路の機能構成例］
図３は、本開示の第１の実施形態にかかる電圧振幅検出回路１００の機能構成を示す説明図である。以下、図３を用いて本開示の第１の実施形態にかかる電圧振幅検出回路１００の機能構成について説明する。
【００２４】
図３に示したように、本開示の第１の実施形態にかかる電圧振幅検出回路１００は、比較部１０１と、比較結果保持部１０２と、比較結果評価部１０３と、を含んで構成される。
【００２５】
比較部１０１は、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較する。比較部１０１は、入力クロックＣＬＫＩＮの電圧振幅と所定の基準電圧ＶＲＥＦとの比較結果を比較結果保持部１０２に出力する。具体的には、比較部１０１は、入力クロックＣＬＫＩＮの電圧振幅と所定の基準電圧ＶＲＥＦとを比較して、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っている期間にＨｉｇｈレベルとなる所定の信号ＣＯＭＰＯＵＴを出力する。
【００２６】
比較結果保持部１０２は、比較部１０１から送られる信号ＣＯＭＰＯＵＴを、クロック信号ＣＬＫＦＦの立ち上がりエッジで取り込み、所定の信号ＦＦＯＵＴとして比較結果評価部１０３へ出力する。比較結果保持部１０２は、クロック信号ＣＬＫＦＦの立ち上がりエッジで信号ＣＯＭＰＯＵＴを取り込むことで、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っていればＨｉｇｈレベルの、上回っていなければＬｏｗレベルとなる信号ＦＦＯＵＴを出力する。
【００２７】
比較結果評価部１０３は、比較結果保持部１０２が出力する信号ＦＦＯＵＴを取り込み、信号ＦＦＯＵＴの内容をクロック信号ＣＬＫＦＦに基づいて評価して、評価結果を信号ＤＥＴＯＵＴとして出力する。比較結果評価部１０３は、信号ＦＦＯＵＴの内容をクロック信号ＣＬＫＦＦに基づいて評価することで、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っているかどうかをより正確に判定することができる。
【００２８】
以上、図３を用いて本開示の第１の実施形態にかかる電圧振幅検出回路１００の機能構成について説明した。次に、図３に示した本開示の第１の実施形態にかかる電圧振幅検出回路１００の具体的な回路構成例について説明する。
【００２９】
［電圧振幅検出回路の回路構成例］
図４は、図３に示した本開示の第１の実施形態にかかる電圧振幅検出回路１００の具体的な回路構成例を示す説明図である。以下、図４を用いて、本開示の第１の実施形態にかかる電圧振幅検出回路１００の具体的な回路構成例について説明する。
【００３０】
図４に示したように、本開示の第１の実施形態にかかる電圧振幅検出回路１００は、コンパレータ１１１と、フリップフロップ１１２と、カウンタ１１３と、を含んで構成される。
【００３１】
コンパレータ１１１は、図３の比較部１０１を構成し、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較する。コンパレータ１１１は、入力クロックＣＬＫＩＮの電圧振幅と所定の基準電圧ＶＲＥＦとを比較して、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っている期間にＨｉｇｈレベルとなる所定の信号ＣＯＭＰＯＵＴを出力する。
【００３２】
フリップフロップ１１２は、図３の比較結果保持部１０２を構成し、コンパレータ１１１から送られる信号ＣＯＭＰＯＵＴを、クロック信号ＣＬＫＦＦの立ち上がりエッジで取り込む。フリップフロップ１１２は、取り込んだ信号ＣＯＭＰＯＵＴを所定の信号ＦＦＯＵＴとして出力する。フリップフロップ１１２を駆動するクロック信号ＣＦＫＦＦは、入力クロックＣＬＫＩＮと等しい周波数であり、およそ９０°の位相差となるように位相が調整されている。従って、フリップフロップ１１２は、入力クロックＣＬＫＩＮが所定の振幅に達していると、コンパレータ１１１の出力信号ＣＯＭＰＯＵＴのＨｉｇｈレベルの期間を取り込み、常にＨｉｇｈレベルの信号ＦＦＯＵＴを出力する。フリップフロップ１１２は、クロック信号ＣＬＫＦＦの立ち上がりエッジで信号ＣＯＭＰＯＵＴを取り込むことで、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っていればＨｉｇｈレベル、上回っていなければＬｏｗレベルとなる信号ＦＦＯＵＴを出力する。
【００３３】
カウンタ１１３は、図３の比較結果評価部１０３を構成し、フリップフロップ１１２が出力する信号ＦＦＯＵＴを取り込み、信号ＦＦＯＵＴの内容をクロック信号ＣＬＫＦＦに基づいて評価する。具体的には、クロック信号ＣＬＫＦＦの供給を受けて動作するカウンタ１１３は、信号ＦＦＯＵＴがＨｉｇｈレベルとなったことを受けてカウント動作を開始し、所定の回数をカウントした後に、信号ＦＦＯＵＴの評価内容を信号ＤＥＴＯＵＴとして出力する。カウンタ１１３は、信号ＦＦＯＵＴの内容をクロック信号ＣＬＫＦＦに基づいて評価することで、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っているかどうかをより正確に判定することができる。
【００３４】
以上、図４を用いて本開示の第１の実施形態にかかる電圧振幅検出回路１００の具体的な回路構成例について説明した。次に、本開示の第１の実施形態にかかる電圧振幅検出回路１００の動作について説明する。
【００３５】
［電圧振幅検出回路の動作］
図５は、図４に示した電圧振幅検出回路１００に供給される信号のタイミングチャートを示す説明図である。以下、図５を用いて、本開示の第１の実施形態にかかる電圧振幅検出回路１００の動作について説明する。
【００３６】
電圧振幅検出回路１００に入力クロックＣＬＫＩＮが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧ＶＲＥＦを下回っていれば、コンパレータ１１１は、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較して、基準電圧ＶＲＥＦの方が上回っているので、Ｌｏｗレベルの信号ＣＯＭＰＯＵＴを出力する。
【００３７】
フリップフロップ１１２は、クロックＣＬＫＦＦの立ち上がりエッジで、コンパレータ１１１が出力する信号ＣＯＭＰＯＵＴの内容を信号ＦＦＯＵＴとして出力する。Ｌｏｗレベルの信号ＣＯＭＰＯＵＴの供給を受けると、フリップフロップ１１２は、Ｌｏｗレベルの信号ＦＦＯＵＴを出力する。
【００３８】
カウンタ１１３は、初期値ｎを有し、クロックＣＬＫＦＦの供給を受けて動作し、クロックＣＬＫＦＦの立ち上がりエッジのタイミングで、信号ＦＦＯＵＴがＨｉｇｈレベルであればカウント値をカウントダウンし、信号ＦＦＯＵＴがＬｏｗレベルであればカウント値を初期値にリセットする。電圧振幅検出回路１００に入力クロックＣＬＫＩＮが供給されていなければ、信号ＦＦＯＵＴはＬｏｗレベルであるので、カウンタ１１３のカウント値は初期値ｎのままである。
【００３９】
電圧振幅検出回路１００に、基準電圧ＶＲＥＦを上回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてくると、コンパレータ１１１は、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較して、入力クロックＣＬＫＩＮの方が上回っているので、Ｈｉｇｈレベルの信号ＣＯＭＰＯＵＴを出力する。
【００４０】
フリップフロップ１１２は、Ｈｉｇｈレベルの信号ＣＯＭＰＯＵＴの供給を受けると、ＣＬＫＦＦの立ち上がりエッジのタイミングで信号ＣＯＭＰＯＵＴを取り込んで、Ｈｉｇｈレベルの信号ＦＦＯＵＴを出力する。
【００４１】
カウンタ１１３は、Ｈｉｇｈレベルの信号ＦＦＯＵＴの供給を受けると、クロックＣＬＫＦＦの立ち上がりエッジのタイミングでカウント値をカウントダウンする。そして、カウンタ１１３のカウント値が０になると、カウンタ１１３は信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力する。信号ＤＥＴＯＵＴがＨｉｇｈレベルになったことで、基準電圧ＶＲＥＦを上回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてきたことが分かる。なお、カウンタ１１３はアップカウンタであってもよい。カウンタ１１３がアップカウンタである場合は、カウンタ１１３は、カウント値が所定の値に達した時点で信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力するようにしてもよい。
【００４２】
このように入力クロックＣＬＫＩＮが安定して電圧振幅検出回路１００に供給されてくれば、クロックの電圧振幅は常に基準電圧ＶＲＥＦを上回る。しかし、クロック生成直後は、安定したクロックが電圧振幅検出回路１００に供給されてこない場合も考えられる。図６は、図４に示した電圧振幅検出回路１００に供給される信号のタイミングチャートを示す説明図であり、入力クロックＣＬＫＩＮの電圧振幅が安定しない様子を示したものである。
【００４３】
図６のように、入力クロックＣＬＫＩＮが電圧振幅検出回路１００に供給される当初において、その電圧振幅が基準電圧ＶＲＥＦを上回っていなければ、カウンタ１１３のカウント値は減少しない。その後、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを上回るようになると、カウンタ１１３のカウント値はｎから減少し始める。
【００４４】
しかし、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを下回ると、コンパレータ１１１は信号ＣＯＭＰＯＵＴの出力をＬｏｗレベルにする。そして、クロックＣＬＫＦＦの立ち上がりエッジにおいて信号ＣＯＭＰＯＵＴがＬｏｗレベルであると、フリップフロップ１１２は信号ＦＦＯＵＴをＬｏｗレベルにして出力する。Ｌｏｗレベルの信号ＦＦＯＵＴの供給を受けたカウンタ１１３は、クロックＣＬＫＦの立ち上がりエッジにおいてカウント値をｎにリセットする。
【００４５】
その後再び、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを上回るようになると、カウンタ１１３のカウント値はｎから減少し始め、カウンタ１１３のカウント値が０になると、カウンタ１１３は信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力する。
【００４６】
電圧振幅検出回路１００が、入力クロックＣＬＫＩＮの供給を受けて上述したように動作することで、検出対象のクロックの周波数が低い場合（例えば、１００ｋＨｚ〜４００ｋＨｚ程度の場合）であっても、受動素子を用いたピークホールド回路を使わずに、クロックの発生を正確に検出することができる。受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。
【００４７】
＜３．第２の実施形態＞
［電圧振幅検出回路の回路構成例］
上述した本開示の第１の実施形態では、フリップフロップ１１２およびカウンタ１１３に所定のクロックＣＬＫＦＦを供給していた。このフリップフロップやカウンタに供給するクロックをコンパレータが出力する信号から作れば、回路規模をより抑えることができる。
【００４８】
図７は、本開示の第２の実施形態にかかる電圧振幅検出回路２００の具体的な回路構成例を示す説明図である。以下、図７を用いて本開示の第２の実施形態にかかる電圧振幅検出回路２００の具体的な回路構成例について説明する。
【００４９】
図７に示したように、本開示の第２の実施形態にかかる電圧振幅検出回路２００は、コンパレータ２１１と、フリップフロップ２１２と、カウンタ２１３と、遅延回路２１４と、を含んで構成される。
【００５０】
コンパレータ２１１は、図４で示したコンパレータ１１１と同様に、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較する。コンパレータ１１１は、入力クロックＣＬＫＩＮの電圧振幅と所定の基準電圧ＶＲＥＦとを比較して、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っている期間にＨｉｇｈレベルとなる所定の信号ＣＯＭＰＯＵＴを出力する。
【００５１】
フリップフロップ２１２は、図４で示したフリップフロップ１１２と同様に、コンパレータ２１１から送られる信号ＣＯＭＰＯＵＴを、クロック信号ＣＬＫＦＦの立ち上がりエッジで取り込む。フリップフロップ２１２は、クロック信号ＣＬＫＦＦの立ち上がりエッジで信号ＣＯＭＰＯＵＴを取り込むことで、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っていればＨｉｇｈレベル、上回っていなければＬｏｗレベルとなる信号ＦＦＯＵＴを出力する。本実施形態では、クロック信号ＣＬＫＦＦはコンパレータ２１１から送られる信号ＣＯＭＰＯＵＴから作られる。
【００５２】
カウンタ２１３は、図４で示したカウンタ１１３と同様に、フリップフロップ２１２が出力する信号ＦＦＯＵＴを取り込み、信号ＦＦＯＵＴの内容をクロック信号ＣＬＫＦＦに基づいて評価する。具体的には、クロック信号ＣＬＫＦＦの供給を受けて動作するカウンタ２１３は、信号ＦＦＯＵＴがＨｉｇｈレベルとなったことを受けてカウント動作を開始し、所定の回数をカウントした後に、信号ＦＦＯＵＴの評価内容を信号ＤＥＴＯＵＴとして出力する。カウンタ２１３は、信号ＦＦＯＵＴの内容をクロック信号ＣＬＫＦＦに基づいて評価することで、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っているかどうかをより正確に判定することができる。本実施形態では、クロック信号ＣＬＫＦＦはコンパレータ２１１から送られる信号ＣＯＭＰＯＵＴから作られる。
【００５３】
遅延回路２１４は、コンパレータ２１１の出力に対して所定時間遅延させて信号ＦＦＯＵＴとして出力する。本実施形態では、遅延回路２１４は、出力の信号ＦＦＯＵＴが、コンパレータ２１１が出力する信号ＣＯＭＰＯＵＴとおよそ９０°の位相差となるようにコンパレータ２１１の出力を遅延させて信号ＣＬＫＦＦとして出力する。
【００５４】
以上、図７を用いて本開示の第２の実施形態にかかる電圧振幅検出回路２００の具体的な回路構成例について説明した。次に、本開示の第２の実施形態にかかる電圧振幅検出回路２００の動作について説明する。
【００５５】
［電圧振幅検出回路の動作］
図８は、図７に示した電圧振幅検出回路２００に供給される信号のタイミングチャートを示す説明図である。以下、図８を用いて、本開示の第２の実施形態にかかる電圧振幅検出回路２００の動作について説明する。
【００５６】
電圧振幅検出回路２００に入力クロックＣＬＫＩＮが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧ＶＲＥＦを下回っていれば、コンパレータ２１１は、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較して、基準電圧ＶＲＥＦの方が上回っているので、Ｌｏｗレベルの信号ＣＯＭＰＯＵＴを出力する。信号ＣＯＭＰＯＵＴがＬｏｗレベルなので、遅延回路２１４が出力する信号ＣＬＫＦＦもＬｏｗレベルとなる。
【００５７】
フリップフロップ２１２は、信号ＣＬＫＦＦがＬｏｗレベルのままであるので、コンパレータ１１１が出力する信号ＣＯＭＰＯＵＴの内容は出力せず、Ｌｏｗレベルの信号ＦＦＯＵＴを出力する。カウンタ２１３は、初期値ｎを有し、クロックＣＬＫＦＦの供給を受けて動作し、クロックＣＬＫＦＦの立ち上がりエッジのタイミングで、信号ＦＦＯＵＴがＨｉｇｈレベルであればカウント値をカウントダウンし、信号ＦＦＯＵＴがＬｏｗレベルであればカウント値を初期値にリセットする。しかし、電圧振幅検出回路２００に入力クロックＣＬＫＩＮが供給されていなければ、信号ＣＬＫＦＦがＬｏｗレベルのままであるので、カウンタ２１３は動作せず、カウント値は初期値ｎのままである。
【００５８】
電圧振幅検出回路２００に、基準電圧ＶＲＥＦを上回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてくると、コンパレータ２１１は、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較して、入力クロックＣＬＫＩＮの方が上回っているので、上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴを出力する。上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴは遅延回路２１４に供給されると、信号ＣＬＫＦＦは信号ＣＯＭＰＯＵＴからおよそ９０°の位相差を有する信号となる。
【００５９】
フリップフロップ２１２は、Ｈｉｇｈレベルの信号ＣＯＭＰＯＵＴの供給を受けると、信号ＣＬＫＦＦの立ち上がりエッジのタイミングで信号ＣＯＭＰＯＵＴを取り込んで、Ｈｉｇｈレベルの信号ＦＦＯＵＴを出力する。
【００６０】
カウンタ２１３は、Ｈｉｇｈレベルの信号ＦＦＯＵＴの供給を受けると、信号ＣＬＫＦＦの立ち上がりエッジのタイミングでカウント値をカウントダウンする。そして、カウンタ２１３のカウント値が０になると、カウンタ２１３は信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力する。信号ＤＥＴＯＵＴがＨｉｇｈレベルになったことで、基準電圧ＶＲＥＦを上回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてきたことが分かる。なお、カウンタ２１３はアップカウンタであってもよい。カウンタ２１３がアップカウンタである場合は、カウンタ２１３は、カウント値が所定の値に達した時点で信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力するようにしてもよい。
【００６１】
このように入力クロックＣＬＫＩＮが安定して電圧振幅検出回路２００に供給されてくれば、クロックの電圧振幅は常に基準電圧ＶＲＥＦを上回る。しかし、クロック生成直後は、安定したクロックが電圧振幅検出回路２００に供給されてこない場合も考えられる。図９は、図７に示した電圧振幅検出回路２００に供給される信号のタイミングチャートを示す説明図であり、入力クロックＣＬＫＩＮの電圧振幅が安定しない様子を示したものである。
【００６２】
図９のように、入力クロックＣＬＫＩＮが電圧振幅検出回路２００に供給される当初において、その電圧振幅が基準電圧ＶＲＥＦを上回っていなければ、カウンタ２１３のカウント値は減少しない。その後、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを上回るようになると、カウンタ２１３のカウント値はｎから減少し始める。
【００６３】
しかし、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを下回ると、コンパレータ２１１は信号ＣＯＭＰＯＵＴの出力をＬｏｗレベルにする。信号ＣＯＭＰＯＵＴの出力をＬｏｗレベルになると、信号ＣＯＭＰＯＵＴから生成される信号ＣＬＫＦＦもＬｏｗレベルになる。信号ＣＬＫＦＦがＬｏｗレベルになるので、カウンタ２１３はカウント値が維持されたまま（図９ではカウント値がｎ−３のまま）となる。
【００６４】
その後再び、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを上回るようになると、カウンタ２１３のカウント値はｎ−３から減少し始め、カウンタ２１３のカウント値が０になると、カウンタ２１３は信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力する。以上から、カウンタ２１３のカウント値は、入力クロックＣＬＫＩＮの安定を待つのに十分な長さに設定しても良い。
【００６５】
電圧振幅検出回路２００が、入力クロックＣＬＫＩＮの供給を受けて上述したように動作することで、第１の実施形態にかかる電圧振幅検出回路１００と同様に、検出対象のクロックの周波数が低い場合であっても、受動素子を用いたピークホールド回路を使わずに、クロックの発生を正確に検出することができる。受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。そして、本開示の第２の実施形態にかかる電圧振幅検出回路２００は、フリップフロップ２１２およびカウンタ２１３に供給する信号ＣＬＫＦＦを、コンパレータ２１１の出力ＣＯＭＰＯＵＴから生成することで、専用のクロックを用意する必要がなくなり、第１の実施形態にかかる電圧振幅検出回路１００に比べて更なる小型化を図ることが可能となる。
【００６６】
なお本実施形態では、入力クロックＣＬＫＩＮと信号ＣＬＫＦＦとの位相差がおよそ９０°となるような例を示したが、本開示はかかる例に限定されない。入力信号波形における、電圧振幅の判定に必要な箇所を確実に取り込むことができ、かつ、フリップフロップのメタスタビリティを回避できるような位相関係を担保できる位相差であればよい。
【００６７】
［変形例］
上述した電圧振幅検出回路２００は、コンパレータ２１１が出力する信号ＣＯＭＰＯＵＴを遅延回路２１４で所定時間遅延させてフリップフロップ２１２およびカウンタ２１３を動作させるクロックを生成していたが、入力クロックＣＬＫＩＮを所定時間遅延させてフリップフロップ２１２およびカウンタ２１３を動作させるクロックを生成してもよい。図１０は、本開示の第２の実施形態の変形例にかかる電圧振幅検出回路２００’の具体的な回路構成例を示す説明図である。
【００６８】
図１０に示した電圧振幅検出回路２００’は、図７に示した電圧振幅検出回路２００と比べると、遅延回路２１４’へ入力される信号が入力クロックＣＬＫＩＮであり、信号ＣＬＫＦＦを入力クロックＣＬＫＩＮから生成している点が異なっている。また、遅延回路２１４は、フリップフロップ２１２およびカウンタ２１３を動作させるクロックとするために、入力クロックＣＬＫＩＮを所定量増幅させる。これらの点以外は図７に示した電圧振幅検出回路２００の機能と同等である。
【００６９】
図１１は、図１０に示した電圧振幅検出回路２００’に供給される信号のタイミングチャートを示す説明図であり、入力クロックＣＬＫＩＮの電圧振幅が安定しない様子を示したものである。
【００７０】
図１１のように、入力クロックＣＬＫＩＮが電圧振幅検出回路２００’に供給される当初において、その電圧振幅が基準電圧ＶＲＥＦを上回っていなければ、カウンタ２１３のカウント値は減少しない。その後、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを上回るようになると、カウンタ２１３のカウント値はｎから減少し始める。
【００７１】
しかし、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを下回ると、コンパレータ２１１は信号ＣＯＭＰＯＵＴの出力をＬｏｗレベルにする。入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを下回っていても、入力クロックＣＬＫＩＮは供給されているので信号ＣＬＫＦＦも生成され続ける。そして、信号ＣＬＫＦＦの立ち上がりエッジにおいて信号ＣＯＭＰＯＵＴがＬｏｗレベルであると、フリップフロップ２１２は信号ＦＦＯＵＴをＬｏｗレベルにして出力する。Ｌｏｗレベルの信号ＦＦＯＵＴの供給を受けたカウンタ２１３は、クロックＣＬＫＦの立ち上がりエッジにおいてカウント値をｎにリセットする。
【００７２】
その後再び、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを上回るようになると、カウンタ２１３のカウント値はｎから減少し始め、カウンタ２１３のカウント値が０になると、カウンタ２１３は信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力する。
【００７３】
このように、入力クロックＣＬＫＩＮを所定時間遅延させてフリップフロップ２１２およびカウンタ２１３を動作させるクロックを生成した場合でも、入力クロックＣＬＫＩＮの電圧振幅を適切に検出することができる。
【００７４】
図１２は、図１０に示した電圧振幅検出回路２００’の遅延回路２１４’の構成例を示す説明図である。図１２に示したように、遅延回路２１４’は、例えばキャパシタ２２１と、インバータ２２２、２２４、２２５と、抵抗帰還回路２２３と、を含んで構成される。
【００７５】
キャパシタ２２１は、入力信号ＢＵＦＩＮのＤＣ成分をカットする。インバータ２２２は、抵抗帰還回路２２３と並列に接続されており、キャパシタ２２１でＤＣ成分がカットされた入力信号を所定量増幅する。抵抗帰還回路２２３は、インバータ２２２の閾値電圧と等しいバイアス電圧を入力信号に与える効果を有する。縦続接続されているインバータ２２４、２２５は、インバータ２２２の出力信号を増幅および遅延させる。インバータの数は、必要とする増幅量や遅延時間等に応じて適切に設定してもよい。
【００７６】
＜４．第３の実施形態＞
［電圧振幅検出回路の回路構成例］
上述した本開示の第２の実施形態では、フリップフロップ２１２およびカウンタ２１３に供給する信号ＣＬＫＦＦを、コンパレータ２１１の出力ＣＯＭＰＯＵＴから生成することで更なる小型化を図っていた。しかし、遅延回路によってコンパレータ２１１の出力を遅延させる方法では、動作環境によってはフリップフロップに入力される信号とクロックとの位相差を精度良く保つことが出来ない場合もある。そこで本開示の第２の実施形態では、コンパレータの出力を分周器で分岐させることで、リップフロップに入力される信号とクロックとの位相差を精度良く保つことを目的とした電圧振幅検出回路について説明する。
【００７７】
図１３は、本開示の第３の実施形態にかかる電圧振幅検出回路３００の具体的な回路構成例を示す説明図である。以下、図１３を用いて本開示の第３の実施形態にかかる電圧振幅検出回路３００の具体的な回路構成例について説明する。
【００７８】
図１３に示したように、本開示の第３の実施形態にかかる電圧振幅検出回路３００は、コンパレータ３１１と、フリップフロップ３１２と、カウンタ３１３と、分周器３１４と、を含んで構成される。
【００７９】
コンパレータ３１１は、図４で示したコンパレータ１１１と同様に、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較する。コンパレータ１１１は、入力クロックＣＬＫＩＮの電圧振幅と所定の基準電圧ＶＲＥＦとを比較して、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っている期間にＨｉｇｈレベルとなる所定の信号ＣＯＭＰＯＵＴを出力する。本実施形態では、コンパレータ３１１が出力する信号ＣＯＭＰＯＵＴは分周器３１４に送られる。
【００８０】
分周器３１４は、コンパレータ３１１が出力する信号ＣＯＭＰＯＵＴから、位相差が９０°の関係にある信号ＤＩＶＯＵＴおよびＣＬＫＦＦを生成する。信号ＤＩＶＯＵＴはフリップフロップ３１２に、信号ＣＬＫＦＦはフリップフロップ３１２およびカウンタ３１３に出力される。
【００８１】
フリップフロップ３１２は、分周器３１４から送られる信号ＤＩＶＯＵＴを、クロック信号ＣＬＫＦＦの立ち上がりエッジで取り込む。フリップフロップ３１２は、クロック信号ＣＬＫＦＦの立ち上がりエッジで信号ＤＩＶＯＵＴを取り込むことで、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っていればＨｉｇｈレベル、上回っていなければＬｏｗレベルとなる信号ＦＦＯＵＴを出力する。本実施形態では、クロック信号ＣＬＫＦＦは分周器３１４で生成される。
【００８２】
カウンタ３１３は、図４で示したカウンタ１１３と同様に、フリップフロップ３１２が出力する信号ＦＦＯＵＴを取り込み、信号ＦＦＯＵＴの内容をクロック信号ＣＬＫＦＦに基づいて評価する。具体的には、クロック信号ＣＬＫＦＦの供給を受けて動作するカウンタ３１３は、信号ＦＦＯＵＴがＨｉｇｈレベルとなったことを受けてカウント動作を開始し、所定の回数をカウントした後に、信号ＦＦＯＵＴの評価内容を信号ＤＥＴＯＵＴとして出力する。カウンタ３１３は、信号ＦＦＯＵＴの内容をクロック信号ＣＬＫＦＦに基づいて評価することで、入力クロックＣＬＫＩＮの電圧振幅が所定の基準電圧ＶＲＥＦを上回っているかどうかをより正確に判定することができる。本実施形態では、クロック信号ＣＬＫＦＦは分周器３１４で生成される。
【００８３】
以上、図１３を用いて本開示の第３の実施形態にかかる電圧振幅検出回路３００の具体的な回路構成例について説明した。次に、本開示の第３の実施形態にかかる電圧振幅検出回路３００の動作について説明する。
【００８４】
［電圧振幅検出回路の動作］
図１４は、図１３に示した電圧振幅検出回路３００に供給される信号のタイミングチャートを示す説明図である。以下、図１４を用いて、本開示の第３の実施形態にかかる電圧振幅検出回路３００の動作について説明する。
【００８５】
電圧振幅検出回路３００に入力クロックＣＬＫＩＮが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧ＶＲＥＦを下回っていれば、コンパレータ３１１は、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較して、基準電圧ＶＲＥＦの方が上回っているので、Ｌｏｗレベルの信号ＣＯＭＰＯＵＴを出力する。信号ＣＯＭＰＯＵＴがＬｏｗレベルなので、分周器３１４が出力する信号ＤＩＶＯＵＴおよびＣＬＫＦＦもＬｏｗレベルとなる。
【００８６】
フリップフロップ３１２は、信号ＣＬＫＦＦがＬｏｗレベルのままであるので、分周器３１４が出力する信号ＤＩＶＯＵＴの内容は出力せず、Ｌｏｗレベルの信号ＦＦＯＵＴを出力する。カウンタ３１３は、初期値ｎを有し、クロックＣＬＫＦＦの供給を受けて動作し、クロックＣＬＫＦＦの立ち上がりエッジのタイミングで、信号ＦＦＯＵＴがＨｉｇｈレベルであればカウント値をカウントダウンし、信号ＦＦＯＵＴがＬｏｗレベルであればカウント値を初期値にリセットする。しかし、電圧振幅検出回路３００に入力クロックＣＬＫＩＮが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧ＶＲＥＦを下回っていれば、信号ＣＬＫＦＦがＬｏｗレベルのままであるので、カウンタ３１３は動作せず、カウント値は初期値ｎのままである。
【００８７】
電圧振幅検出回路３００に、基準電圧ＶＲＥＦを上回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてくると、コンパレータ３１１は、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較して、入力クロックＣＬＫＩＮの方が上回っているので、上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴを出力する。上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴが、分周器３１４に供給されると、信号ＣＯＭＰＯＵＴと同位相の信号ＤＩＶＯＵＴと、信号ＤＩＶＯＵＴから９０°遅れる位相関係にある信号ＣＬＫＦＦが分周器３１４で生成される。
【００８８】
フリップフロップ３１２は、Ｈｉｇｈレベルの信号ＤＩＶＯＵＴの供給を受けると、信号ＣＬＫＦＦの立ち上がりエッジのタイミングで信号ＤＩＶＯＵＴを取り込んで、Ｈｉｇｈレベルの信号ＦＦＯＵＴを出力する。
【００８９】
カウンタ３１３は、Ｈｉｇｈレベルの信号ＦＦＯＵＴの供給を受けると、信号ＣＬＫＦＦの立ち上がりエッジのタイミングでカウント値をカウントダウンする。そして、カウンタ３１３のカウント値が０になると、カウンタ３１３は信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力する。信号ＤＥＴＯＵＴがＨｉｇｈレベルになったことで、基準電圧ＶＲＥＦを上回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてきたことが分かる。なお、カウンタ３１３はアップカウンタであってもよい。カウンタ３１３がアップカウンタである場合は、カウンタ３１３は、カウント値が所定の値に達した時点で信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力するようにしてもよい。
【００９０】
電圧振幅検出回路３００が、入力クロックＣＬＫＩＮの供給を受けて上述したように動作することで、第１の実施形態にかかる電圧振幅検出回路１００や第２の実施形態にかかる電圧振幅検出回路２００と同様に、検出対象のクロックの周波数が低い場合であっても、受動素子を用いたピークホールド回路を使わずに、クロックの発生を正確に検出することができる。
【００９１】
このように入力クロックＣＬＫＩＮが安定して電圧振幅検出回路３００に供給されてくれば、クロックの電圧振幅は常に基準電圧ＶＲＥＦを上回る。しかし、クロック生成直後は、安定したクロックが電圧振幅検出回路３００に供給されてこない場合も考えられる。図１５は、図１３に示した電圧振幅検出回路３００に供給される信号のタイミングチャートを示す説明図であり、入力クロックＣＬＫＩＮの電圧振幅が安定しない様子を示したものである。
【００９２】
図１５のように、入力クロックＣＬＫＩＮが電圧振幅検出回路３００に供給される当初において、その電圧振幅が基準電圧ＶＲＥＦを上回っていなければ、カウンタ３１３のカウント値は減少しない。その後、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを上回るようになると、カウンタ３１３のカウント値はｎから減少し始める。
【００９３】
しかし、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを下回ると、コンパレータ３１１は信号ＣＯＭＰＯＵＴの出力をＬｏｗレベルにする。信号ＣＯＭＰＯＵＴの出力をＬｏｗレベルになると、信号ＣＯＭＰＯＵＴから生成される信号ＣＬＫＦＦもＬｏｗレベルになる。信号ＣＬＫＦＦがＬｏｗレベルになるので、カウンタ３１３はカウント値が維持されたまま（図１５ではカウント値がｎ−１のまま）となる。
【００９４】
その後再び、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦを上回るようになると、カウンタ３１３のカウント値はｎ−１から減少し始め、カウンタ３１３のカウント値が０になると、カウンタ３１３は信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力する。以上から、カウンタ３１３のカウント値は、入力クロックＣＬＫＩＮの安定を待つのに十分な長さに設定しても良い。
【００９５】
電圧振幅検出回路３００は、受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。そして、本開示の第３の実施形態にかかる電圧振幅検出回路３００は、フリップフロップ３１２およびカウンタ３１３に供給する信号ＣＬＫＦＦを、コンパレータ３１１の出力ＣＯＭＰＯＵＴから分周器３１４を用いて生成することで、専用のクロックを用意する必要がなくなり、第１の実施形態にかかる電圧振幅検出回路１００に比べて更なる小型化を図ることが可能となる。また本開示の第３の実施形態にかかる電圧振幅検出回路３００は、本開示の第２の実施形態にかかる電圧振幅検出回路２００に比べて、フリップフロップ３１２に入力されるデータとクロックとの位相関係を精度よく９０°に保つことが出来るため、より確実な検出動作を可能とする。
【００９６】
＜５．第４の実施形態＞
［電圧振幅検出回路の回路構成例］
ここまでの説明では、各実施形態にかかる電圧振幅検出回路は、入力されるクロックの電圧振幅が、１つの基準電圧を上回っているか否かについての検出を行なっていた。以下で説明する本開示の第４の実施形態では、入力されるクロックの電圧振幅を比較するための電圧検出系を２つ設け、入力されるクロックの電圧振幅と比較する基準電圧を２つ設定する電圧振幅検出回路について説明する。
【００９７】
図１６は、本開示の第４の実施形態にかかる電圧振幅検出回路４００の具体的な回路構成例を示す説明図である。以下、図１６を用いて本開示の第４の実施形態にかかる電圧振幅検出回路４００の具体的な回路構成例について説明する。
【００９８】
図１６に示したように、本開示の第４の実施形態にかかる電圧振幅検出回路４００は、電圧検出部４０１ａ、４０１ｂを含んで構成される。電圧検出部４０１ａは、コンパレータ４１１ａと、フリップフロップ４１２ａと、カウンタ４１３ａと、分周器４１４ａと、を含んで構成される。電圧検出部４０１ｂは、コンパレータ４１１ｂと、フリップフロップ４１２ｂと、カウンタ４１３ｂと、分周器４１４ｂと、を含んで構成される。
【００９９】
電圧検出部４０１ａ、４０１ｂは、入力クロックＣＬＫＩＮの電圧振幅が、それぞれ、基準電圧ＶＲＥＦ１、ＶＲＥＦ２を上回っているかどうかを検出する。なお、ここではＶＲＥＦ１＜ＶＲＥＦ２であるものとする。
【０１００】
電圧検出部４０１ａを構成するコンパレータ４１１ａ、フリップフロップ４１２ａ、カウンタ４１３ａ、分周器４１４ａの機能は、上述の第３の実施形態におけるコンパレータ３１１、フリップフロップ３１２、カウンタ３１３、分周器３１４の機能と同様であるので詳細な説明は省略する。同様に、電圧検出部４０１ｂを構成するコンパレータ４１１ｂ、フリップフロップ４１２ｂ、カウンタ４１３ｂ、分周器４１４ｂの機能も、上述の第３の実施形態におけるコンパレータ３１１、フリップフロップ３１２、カウンタ３１３、分周器３１４の機能とほぼ同様であるので詳細な説明は省略する。なお、フリップフロップ４１２ｂ、カウンタ４１３ｂは、電圧検出部４０１ａの分周器４１４ａが生成するクロックＣＬＫＦＦの供給を受けて動作する。
【０１０１】
以上、図１６を用いて本開示の第４の実施形態にかかる電圧振幅検出回路４００の具体的な回路構成例について説明した。次に、本開示の第４の実施形態にかかる電圧振幅検出回路４００の動作について説明する。
【０１０２】
［電圧振幅検出回路の動作］
図１７は、図１６に示した電圧振幅検出回路４００に供給される信号のタイミングチャートを示す説明図である。以下、図１７を用いて、本開示の第４の実施形態にかかる電圧振幅検出回路４００の動作について説明する。
【０１０３】
電圧振幅検出回路４００に入力クロックＣＬＫＩＮが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧ＶＲＥＦ１、ＶＲＥＦ２を下回っていれば、コンパレータ４１１ａ、４１１ｂは、入力クロックＣＬＫＩＮの電圧振幅と、それぞれ所定の基準電圧ＶＲＥＦ１、ＶＲＥＦ２とを比較して、基準電圧ＶＲＥＦ１、ＶＲＥＦ２の方が上回っているので、Ｌｏｗレベルの信号ＣＯＭＰＯＵＴ１、ＣＯＭＰＯＵＴ２を出力する。信号ＣＯＭＰＯＵＴ１、ＣＯＭＰＯＵＴ２がＬｏｗレベルなので、分周器４１４ａ、４１４ｂが出力する信号ＤＩＶＯＵＴ１、ＤＩＶＯＵＴ２およびＣＬＫＦＦもＬｏｗレベルとなる。
【０１０４】
フリップフロップ４１２ａ、４１２ｂは、信号ＣＬＫＦＦがＬｏｗレベルのままであるので、分周器４１４ａ、４１４ｂが出力する信号ＤＩＶＯＵＴの内容は出力せず、Ｌｏｗレベルの信号ＦＦＯＵＴ１、ＦＦＯＵＴ２を出力する。カウンタ４１３ａ、４１３ｂは、初期値ｎを有し、クロックＣＬＫＦＦの供給を受けて動作し、クロックＣＬＫＦＦの立ち上がりエッジのタイミングで、信号ＦＦＯＵＴ１、ＦＦＯＵＴ２がＨｉｇｈレベルであればカウント値をカウントダウンし、信号ＦＦＯＵＴ１、ＦＦＯＵＴ２がＬｏｗレベルであればカウント値を初期値にリセットする。しかし、電圧振幅検出回路４００に入力クロックＣＬＫＩＮが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧ＶＲＥＦ１、ＶＲＥＦ２を下回っていれば、信号ＣＬＫＦＦがＬｏｗレベルのままであるので、カウンタ４１３ａ、４１３ｂは動作せず、カウント値は初期値ｎのままである。
【０１０５】
電圧振幅検出回路４００に、基準電圧ＶＲＥＦ２を上回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてくると、コンパレータ４１１ａ、４１１ｂは、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦ１、ＶＲＥＦ２とを比較して、入力クロックＣＬＫＩＮの方が上回っているので、上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴ１、ＣＯＭＰＯＵＴ２を出力する。上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴ１、ＣＯＭＰＯＵＴ２は、分周器４１４ａ、４１４ｂに供給されると、信号ＣＯＭＰＯＵＴ１と同位相の信号ＤＩＶＯＵＴ１と、信号ＤＩＶＯＵＴ１から９０°遅れる位相関係にある信号ＣＬＫＦＦが分周器４１４ａで、信号ＣＯＭＰＯＵＴ２と同位相の信号ＤＩＶＯＵＴ２が分周器４１４ｂで、それぞれ生成される。
【０１０６】
フリップフロップ４１２ａ、４１２ｂは、Ｈｉｇｈレベルの信号ＤＩＶＯＵＴ１、ＤＩＶＯＵＴ２の供給を受けると、信号ＣＬＫＦＦの立ち上がりエッジのタイミングで信号ＤＩＶＯＵＴ１、ＤＩＶＯＵＴ２を取り込んで、Ｈｉｇｈレベルの信号ＦＦＯＵＴ１、ＦＦＯＵＴ２を出力する。
【０１０７】
カウンタ４１３ａ、４１３ｂは、Ｈｉｇｈレベルの信号ＦＦＯＵＴ１、ＦＦＯＵＴ２の供給を受けると、信号ＣＬＫＦＦの立ち上がりエッジのタイミングでカウント値をカウントダウンする。そして、カウンタ４１３ａ、４１３ｂのカウント値が０になると、カウンタ４１３ａ、４１３ｂは信号ＤＥＴＯＵＴ１、ＤＥＴＯＵＴ２をＨｉｇｈレベルにして出力する。信号ＤＥＴＯＵＴ１、ＤＥＴＯＵＴ２がＨｉｇｈレベルになったことで、基準電圧ＶＲＥＦ１、ＶＲＥＦ２を上回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてきたことが分かる。なお、カウンタ４１３ａ、４１３ｂはアップカウンタであってもよい。カウンタ４１３ａ、４１３ｂがアップカウンタである場合は、カウンタ４１３ａ、４１３ｂは、カウント値が所定の値に達した時点で信号ＤＥＴＯＵＴ１、ＤＥＴＯＵＴ２をＨｉｇｈレベルにして出力するようにしてもよい。
【０１０８】
図１８は、図１６に示した電圧振幅検出回路４００に供給される信号のタイミングチャートを示す説明図である。以下、図１８を用いて、本開示の第４の実施形態にかかる電圧振幅検出回路４００の動作について説明する。
【０１０９】
電圧振幅検出回路４００に、基準電圧ＶＲＥＦ１を上回っているが基準電圧ＶＲＥＦ２を下回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてくると、コンパレータ４１１ａは、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦ１とを比較して、入力クロックＣＬＫＩＮの方が上回っているので、上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴ１を出力する。一方、コンパレータ４１１ｂは、入力クロックＣＬＫＩＮの電圧振幅と、それぞれ所定の基準電圧ＶＲＥＦ２とを比較して、基準電圧ＶＲＥＦ２の方が上回っているので、Ｌｏｗレベルの信号ＣＯＭＰＯＵＴ２を出力する。
【０１１０】
入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦ１を上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴ１は、分周器４１４ａに供給されると、信号ＣＯＭＰＯＵＴ１と同位相の信号ＤＩＶＯＵＴ１と、信号ＤＩＶＯＵＴ１から９０°遅れる位相関係にある信号ＣＬＫＦＦが分周器４１４ａで生成される。一方、Ｌｏｗレベルの信号ＣＯＭＰＯＵＴ２と同位相の、Ｌｏｗレベルの信号ＤＩＶＯＵＴ２が分周器４１４ｂで生成される。
【０１１１】
フリップフロップ４１２ａは、Ｈｉｇｈレベルの信号ＤＩＶＯＵＴ１の供給を受けると、信号ＣＬＫＦＦの立ち上がりエッジのタイミングで信号ＤＩＶＯＵＴ１を取り込んで、Ｈｉｇｈレベルの信号ＦＦＯＵＴ１を出力する。一方、フリップフロップ４１２ｂは、Ｌｏｗレベルの信号ＤＩＶＯＵＴ２の供給を受けると、信号ＣＬＫＦＦの立ち上がりエッジのタイミングで信号ＤＩＶＯＵＴ２を取り込んで、Ｌｏｗレベルの信号ＦＦＯＵＴ２を出力する。
【０１１２】
カウンタ４１３ａは、Ｈｉｇｈレベルの信号ＦＦＯＵＴ１の供給を受けると、信号ＣＬＫＦＦの立ち上がりエッジのタイミングでカウント値をカウントダウンする。そして、カウンタ４１３ａのカウント値が０になると、カウンタ４１３ａは信号ＤＥＴＯＵＴ１をＨｉｇｈレベルにして出力する。一方、カウンタ４１３ｂは、Ｌｏｗレベルの信号ＦＦＯＵＴ１の供給を受けるので、カウント値は初期値ｎのままである。信号ＤＥＴＯＵＴ１のみがＨｉｇｈレベルになったことで、基準電圧ＶＲＥＦ１を上回るが、基準電圧ＶＲＥＦ２を下回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてきたことが分かる。なお、カウンタ４１３ａ、４１３ｂはアップカウンタであってもよい。カウンタ４１３ａ、４１３ｂがアップカウンタである場合は、カウンタ４１３ａ、４１３ｂは、カウント値が所定の値に達した時点で信号ＤＥＴＯＵＴ１、ＤＥＴＯＵＴ２をＨｉｇｈレベルにして出力するようにしてもよい。
【０１１３】
電圧振幅検出回路４００が、入力クロックＣＬＫＩＮの供給を受けて上述したように動作することで、第１の実施形態にかかる電圧振幅検出回路１００、第２の実施形態にかかる電圧振幅検出回路２００、第３の実施形態にかかる電圧振幅検出回路３００と同様に、検出対象のクロックの周波数が低い場合であっても、受動素子を用いたピークホールド回路を使わずに、クロックの発生を正確に検出することができる。
【０１１４】
電圧振幅検出回路４００は、受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。そして、本開示の第４の実施形態にかかる電圧振幅検出回路４００は、フリップフロップ４１２ａ、４１２ｂおよびカウンタ４１３ａ、４１３ｂに供給する信号ＣＬＫＦＦを、コンパレータ４１１ａの出力ＣＯＭＰＯＵＴ１から分周器４１４ａを用いて生成することで、専用のクロックを用意する必要がなくなり、第１の実施形態にかかる電圧振幅検出回路１００に比べて更なる小型化を図ることが可能となる。
【０１１５】
また、電圧振幅検出回路４００は、入力されるクロックの電圧振幅を比較するための電圧検出系を２つ設け、入力されるクロックの電圧振幅と比較する基準電圧を２つ設定することで、より詳細に入力クロックの電圧振幅を検出することができる。
【０１１６】
本実施形態にかかる電圧振幅検出回路４００は、例えばＳＤＩＯ３．０に適用することができる。ＳＤＩＯ３．０には、動作モードに応じて、信号レベルを３．３Ｖと１．８Ｖのいずれかで切り替える仕様がある。ＳＤＩＯ３．０を採用するカードデバイスには、クロックの振幅を検出する機能を持つことが求められている。このクロック振幅の検出が行われる周波数は、１００ｋＨｚ〜４００ｋＨｚと低く定められているため、従来例に示したようなアナログのピークホールド回路を用いた実現方法では、非常に大きな面積をピークホールド回路が占める構成とならざるを得ない。
【０１１７】
本実施形態において、第１の基準電圧ＶＲＥＦ１を１．８Ｖよりも低く設定し、第２の基準電圧ＶＲＥＦ２を１．８Ｖから３．３Ｖの間に設定することで、クロックが存在しない状態と、クロック振幅が１．８Ｖから３．３Ｖの間に存在する状態と、クロック振幅が３．３Ｖの状態の、３つの状態を判別することが可能となる。
【０１１８】
＜６．第５の実施形態＞
［電圧振幅検出回路の回路構成例］
以下で説明する本開示の第５の実施形態では、上述した実施形態で用いていた遅延回路を用いずに入力クロックの電圧振幅を検出する構成について説明する。図１９は、本開示の第５の実施形態にかかる電圧振幅検出回路５００の構成を示す説明図である。以下、図１９を用いて、本開示の第５の実施形態にかかる電圧振幅検出回路５００の構成について説明する。
【０１１９】
図１９に示したように、本開示の第５の実施形態にかかる電圧振幅検出回路５００は、コンパレータ５１１と、フリップフロップ５１２、５１５、５１６と、カウンタ５１３と、分周器５１４と、排他的論理和５１７と、クロックバッファ５１８と、インバータ５１９と、を含んで構成される。
【０１２０】
コンパレータ５１１、カウンタ５１３、および分周器５１４の機能は、上述の第３の実施形態におけるコンパレータ３１１、フリップフロップ３１２、カウンタ３１３、分周器３１４の機能と同様であるので詳細な説明は省略する。フリップフロップ５１５は、インバータ５１９が出力する反転クロック信号ＣＬＫＢで駆動され、分周器５１４の出力ＤＩＶＯＵＴを取り込み、出力信号ＦＦ１をフリップフロップ５１６および排他的論理和５１７へ供給する。フリップフロップ５１６は、インバータ５１９が出力する反転クロック信号ＣＬＫＢで駆動され、フリップフロップ５１５の出力信号ＦＦ１を取り込み、出力信号ＦＦ２を排他的論理和５１７へ供給する。排他的論理和５１７は、フリップフロップ５１５の出力信号ＦＦ１と、フリップフロップ５１６の出力信号ＦＦ２との排他的論理和を取り、出力信号ＸＯＲをフリップフロップ５１２へ供給する。フリップフロップ５１２は、クロックバッファ５１８の出力信号ＣＬＫＢＵＦで駆動され、排他的論理和５１７の出力信号ＸＯＲを取り込み、出力信号ＸＯＲ＿ＦＦをカウンタ５１３へ供給する。
【０１２１】
クロックバッファ５１８は、入力クロック信号ＣＬＫＩＮを所定量増幅し、出力信号ＣＬＫＢＵＦを出力する。インバータ５１９は、クロックバッファ５１８の出力信号ＣＬＫＢＵＦを反転させて、出力信号ＣＬＫＢを出力する。
【０１２２】
以上、図１９を用いて本開示の第５の実施形態にかかる電圧振幅検出回路５００の具体的な回路構成例について説明した。次に、本開示の第５の実施形態にかかる電圧振幅検出回路５００の動作について説明する。
【０１２３】
［電圧振幅検出回路の動作］
図２０は、図１９に示した電圧振幅検出回路５００に供給される信号のタイミングチャートを示す説明図である。以下、図２０を用いて、本開示の第５の実施形態にかかる電圧振幅検出回路５００の動作について説明する。
【０１２４】
電圧振幅検出回路５００に入力クロックＣＬＫＩＮが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧ＶＲＥＦを下回っていれば、コンパレータ５１１は、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較して、基準電圧ＶＲＥＦの方が上回っているので、Ｌｏｗレベルの信号ＣＯＭＰＯＵＴを出力する。信号ＣＯＭＰＯＵＴがＬｏｗレベルなので、分周器５１４が出力する信号ＤＩＶＯＵＴ、フリップフロップ５１５が出力する出力信号ＦＦ１、フリップフロップ５１６が出力する出力信号ＦＦ２、排他的論理和５１７が出力する出力信号ＸＯＲ、フリップフロップ５１２が出力する出力信号ＸＯＲ＿ＦＦもＬｏｗレベルとなる。
【０１２５】
カウンタ５１３は、初期値ｎを有し、クロックＣＬＫＢＵＦの供給を受けて動作し、クロックＣＬＫＢＵＦの立ち上がりエッジのタイミングで、信号ＸＯＲ＿ＦＦがＨｉｇｈレベルであればカウント値をカウントダウンし、信号ＸＯＲ＿ＦＦがＬｏｗレベルであればカウント値を初期値にリセットする。しかし、電圧振幅検出回路５００に入力クロックＣＬＫＩＮが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧ＶＲＥＦを下回っていれば、信号ＸＯＲ＿ＦＦがＬｏｗレベルのままであるので、カウンタ５１３は動作せず、カウント値は初期値ｎのままである。
【０１２６】
なお、クロックバッファ５１８が出力する出力信号ＣＬＫＢＵＦと、インバータ５１９が出力する出力信号ＣＬＫＢは、入力クロックＣＬＫＩＮが供給されるとそのクロックに同期して、またそのクロックと半周期遅れて、ＨｉｇｈとＬｏｗとが変化する。
【０１２７】
電圧振幅検出回路５００に、基準電圧ＶＲＥＦを上回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてくると、コンパレータ５１１は、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦとを比較して、入力クロックＣＬＫＩＮの方が上回っているので、上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴを出力する。上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴが、分周器５１４に供給されると、信号ＣＯＭＰＯＵＴと同位相の信号ＤＩＶＯＵＴが分周器５１４で生成される。
【０１２８】
フリップフロップ５１５、５１６は、反転クロックＣＬＫＢで駆動されているため、分周器が出力する出力信号ＤＩＶＯＵＴの出力が安定した瞬間を取り込むことができる。入力信号ＣＬＫＩＮが所定の振幅に達している場合、分周器５１４は安定して動作するため、分周器５１４の出力信号ＤＩＶＯＵＴは、入力信号ＣＬＫＩＮの周期でＨｉｇｈレベルとＬｏｗレベルをトグルする。従って、出力信号ＤＩＶＯＵＴが入力信号ＣＬＫＩＮの周期でＨｉｇｈレベルとＬｏｗレベルをトグルするとき、フリップフロップ５１５の出力信号ＦＦ１とフリップフロップ５１６の出力信号ＦＦ２との極性は反転しており、排他的論理和５１７はＨｉｇｈレベルを出力する。
【０１２９】
一方、入力信号ＣＬＫＩＮが所定の振幅を下回ると、コンパレータ５１１からＨｉｇｈレベルの出力信号ＣＯＭＰＯＵＴが出力されず、分周器５１４の動作は停止する。この場合、フリップフロップ５１５の出力信号ＦＦ１とフリップフロップ５１６の出力信号ＦＦ２との極性が一致し、排他的論理和５１７はＬｏｗレベルを出力する。排他的論理和５１７がＬｏｗレベルを出力すると、フリップフロップ５１２もＬｏｗレベルの出力信号ＸＯＲ＿ＦＦを出力し、カウンタ５１３のカウント値がリセットされる。
【０１３０】
排他的論理和５１７は、入力信号の変化時にグリッチを出力する。信号ＣＬＫＢＵＦで駆動されるフリップフロップ５１２で排他的論理和５１７の出力信号ＸＯＲを取り込むことで、このグリッチは除去される。フリップフロップ５１２の出力信号ＸＯＲ＿ＦＦがＨｉｇｈに設定されることにより、カウンタ５１３はリセットが解除され、カウント動作を再開する。すなわち、入力信号ＣＬＫＩＮが安定して入力されれば、カウンタ５１３は所定回数をカウントした後、検出結果ＤＥＴＯＵＴを出力する。なお、カウンタ５１３はアップカウンタであってもよい。カウンタ５１３がアップカウンタである場合は、カウンタ５１３は、カウント値が所定の値に達した時点で信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力するようにしてもよい。
【０１３１】
本開示の第５の実施形態にかかる電圧振幅検出回路５００は、受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。そして、本開示の第５の実施形態にかかる電圧振幅検出回路５００は、上記の実施形態において用いた遅延回路を用いずに、入力信号のクロック周期に関連して位相関係を決定し、また入力信号の電圧振幅が安定しない場合には、直ちにカウンタをリセットすることが出来る。
【０１３２】
＜７．第６の実施形態＞
［電圧振幅検出回路の回路構成例］
本開示の第５の実施形態にかかる電圧振幅検出回路５００は、入力されるクロックの電圧振幅が、１つの基準電圧を上回っているか否かについての検出を行なっていた。以下で説明する本開示の第６の実施形態では、上述した本開示の第４の実施形態と同様に、入力されるクロックの電圧振幅を比較するための電圧検出系を２つ設け、入力されるクロックの電圧振幅と比較する基準電圧を２つ設定する電圧振幅検出回路について説明する。
【０１３３】
図２１は、本開示の第６の実施形態にかかる電圧振幅検出回路６００の具体的な回路構成例を示す説明図である。以下、図２１を用いて本開示の第６の実施形態にかかる電圧振幅検出回路６００の具体的な回路構成例について説明する。
【０１３４】
図２１に示したように、本開示の第６の実施形態にかかる電圧振幅検出回路６００は、電圧検出部６０１ａ、６０１ｂを含んで構成される。電圧検出部６０１ａは、コンパレータ６１１ａと、フリップフロップ６１２ａ、６１５ａ、６１６ａと、カウンタ６１３ａと、分周器６１４ａと、排他的論理和６１７ａと、クロックバッファ６１８ａと、インバータ６１９ａと、を含んで構成される。電圧検出部６０１ｂは、コンパレータ６１１ｂと、フリップフロップ６１２ｂ、６１５ｂ、６１６ｂと、カウンタ６１３ｂと、分周器６１４ｂと、排他的論理和６１７ｂと、を含んで構成される。
【０１３５】
電圧検出部６０１ａ、６０１ｂは、入力クロックＣＬＫＩＮの電圧振幅が、それぞれ、基準電圧ＶＲＥＦ１、ＶＲＥＦ２を上回っているかどうかを検出する。なお、ここではＶＲＥＦ１＜ＶＲＥＦ２であるものとする。
【０１３６】
電圧検出部６０１ａを構成するコンパレータ６１１ａ、フリップフロップ６１２ａ、６１５ａ、６１６ａ、カウンタ６１３ａ、分周器６１４ａ、排他的論理和６１７ａ、クロックバッファ６１８ａ、およびインバータ６１９ａの機能は、上述の第５の実施形態におけるコンパレータ５１１、フリップフロップ５１２、５１５、５１６、カウンタ５１３、分周器５１４、排他的論理和５１７、クロックバッファ５１８、およびインバータ５１９の機能と同様であるので詳細な説明は省略する。同様に、電圧検出部６０１ｂを構成するコンパレータ６１１ｂ、フリップフロップ６１２ｂ、６１５ｂ、６１６ｂと、カウンタ６１３ｂと、分周器６１４ｂと、排他的論理和６１７ｂの機能も、上述の第５の実施形態におけるコンパレータ５１１、フリップフロップ５１２、５１５、５１６、カウンタ５１３、分周器５１４、排他的論理和５１７の機能とほぼ同様であるので詳細な説明は省略する。なお、フリップフロップ６１２ｂおよびカウンタ６１３ｂは、電圧検出部４０１ａのクロックバッファ６１８ａが生成する信号ＣＬＫＢＵＦの供給を受けて動作する。また、フリップフロップ６１５ｂ、６１６ｂは、電圧検出部４０１ａのインバータ６１９ａが生成する信号ＣＬＫＢの供給を受けて動作する。
【０１３７】
以上、図２１を用いて本開示の第６の実施形態にかかる電圧振幅検出回路６００の具体的な回路構成例について説明した。次に、本開示の第６の実施形態にかかる電圧振幅検出回路６００の動作について説明する。
【０１３８】
［電圧振幅検出回路の動作］
図２２は、図２１に示した電圧振幅検出回路６００に供給される信号のタイミングチャートを示す説明図である。以下、図２２を用いて、本開示の第６の実施形態にかかる電圧振幅検出回路６００の動作について説明する。
【０１３９】
電圧振幅検出回路６００に入力クロックＣＬＫＩＮが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧ＶＲＥＦ１、ＶＲＥＦ２を下回っていれば、コンパレータ６１１ａは、入力クロックＣＬＫＩＮの電圧振幅と、それぞれ所定の基準電圧ＶＲＥＦ１、ＶＲＥＦ２とを比較して、基準電圧ＶＲＥＦ１、ＶＲＥＦ２の方が上回っているので、Ｌｏｗレベルの信号ＣＯＭＰＯＵＴ１、ＣＯＭＰＯＵＴ２を出力する。信号ＣＯＭＰＯＵＴ１、ＣＯＭＰＯＵＴ２がＬｏｗレベルなので、分周器６１４ａ、６１４ｂが出力する信号ＤＩＶＯＵＴ１、ＤＩＶＯＵＴ２もＬｏｗレベルとなる。さらに、フリップフロップ６１５ａが出力する出力信号ＦＦ１、フリップフロップ６１６ａが出力する出力信号ＦＦ２、排他的論理和６１７ａが出力する出力信号ＸＯＲ１、フリップフロップ６１２ａが出力する出力信号ＸＯＲ＿ＦＦ１もＬｏｗレベルとなる。さらに、フリップフロップ６１５ｂが出力する出力信号ＦＦ３、フリップフロップ６１６ｂが出力する出力信号ＦＦ４、排他的論理和６１７ｂが出力する出力信号ＸＯＲ２、フリップフロップ６１２ｂが出力する出力信号ＸＯＲ＿ＦＦ２もＬｏｗレベルとなる。
【０１４０】
カウンタ６１３ａ、６１３ｂは、初期値ｎを有し、それぞれクロックＣＬＫＢＵＦの供給を受けて動作し、クロックＣＬＫＢＵＦの立ち上がりエッジのタイミングで、信号ＸＯＲ＿ＦＦ１、ＸＯＲ＿ＦＦ２がＨｉｇｈレベルであればカウント値をカウントダウンし、信号ＸＯＲ＿ＦＦ１、ＸＯＲ＿ＦＦ２がＬｏｗレベルであればカウント値を初期値にリセットする。しかし、電圧振幅検出回路６００に入力クロックＣＬＫＩＮが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧ＶＲＥＦ１、ＶＲＥＦ２を下回っていれば、信号ＸＯＲ＿ＦＦ１、ＸＯＲ＿ＦＦ２がＬｏｗレベルのままであるので、カウンタ６１３ａ、６１３ｂは動作せず、カウント値は初期値ｎのままである。
【０１４１】
なお、クロックバッファ６１８ａが出力する出力信号ＣＬＫＢＵＦと、インバータ６１９ａが出力する出力信号ＣＬＫＢは、入力クロックＣＬＫＩＮが供給されるとそのクロックに同期して、またそのクロックと半周期遅れて、ＨｉｇｈとＬｏｗとが変化する。
【０１４２】
電圧振幅検出回路６００に、基準電圧ＶＲＥＦ１を上回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてくると、コンパレータ６１１ａは、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦ１とを比較して、入力クロックＣＬＫＩＮの方が上回っているので、上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴ１を出力する。上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴ１が、分周器６１４ａに供給されると、信号ＣＯＭＰＯＵＴ１と同位相の信号ＤＩＶＯＵＴ１が分周器６１４ａで生成される。なお、入力クロックＣＬＫＩＮの電圧振幅が基準電圧ＶＲＥＦ２を上回っていなければ、コンパレータ６１１ｂが出力する信号ＣＯＭＰＯＵＴ２はＬｏｗレベルのままである。
【０１４３】
その後、電圧振幅検出回路６００に、基準電圧ＶＲＥＦ２を上回る電圧振幅を有する入力クロックＣＬＫＩＮが供給されてくると、コンパレータ６１１ｂは、入力クロックＣＬＫＩＮの電圧振幅と、所定の基準電圧ＶＲＥＦ２とを比較して、入力クロックＣＬＫＩＮの方が上回っているので、上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴ２を出力する。上回っている期間はＨｉｇｈレベルとなる信号ＣＯＭＰＯＵＴ２が、分周器６１４ｂに供給されると、信号ＣＯＭＰＯＵＴ２と同位相の信号ＤＩＶＯＵＴ２が分周器６１４ｂで生成される。
【０１４４】
フリップフロップ６１５ａ、６１６ａは、反転クロックＣＬＫＢで駆動されているため、分周器が出力する出力信号ＤＩＶＯＵＴ１の出力が安定した瞬間を取り込むことができる。入力信号ＣＬＫＩＮが所定の振幅に達している場合、分周器６１４ａは安定して動作するため、分周器６１４ａの出力信号ＤＩＶＯＵＴ１は、入力信号ＣＬＫＩＮの周期でＨｉｇｈレベルとＬｏｗレベルをトグルする。従って、出力信号ＤＩＶＯＵＴ１が入力信号ＣＬＫＩＮの周期でＨｉｇｈレベルとＬｏｗレベルをトグルするとき、フリップフロップ６１５ａの出力信号ＦＦ１とフリップフロップ６１６ａの出力信号ＦＦ２との極性は反転しており、排他的論理和６１７ａはＨｉｇｈレベルを出力する。同様に、出力信号ＤＩＶＯＵＴ２が入力信号ＣＬＫＩＮの周期でＨｉｇｈレベルとＬｏｗレベルをトグルするとき、フリップフロップ６１５ｂの出力信号ＦＦ３とフリップフロップ６１６ｂの出力信号ＦＦ４との極性は反転しており、排他的論理和６１７ｂはＨｉｇｈレベルを出力する。
【０１４５】
一方、入力信号ＣＬＫＩＮが所定の振幅を下回ると、コンパレータ６１１ａ、６１１ｂからＨｉｇｈレベルの出力信号ＣＯＭＰＯＵＴ１、ＣＯＭＰＯＵＴ２が出力されず、分周器６１４ａ、６１４ｂの動作は停止する。この場合、フリップフロップ６１５ａの出力信号ＦＦ１とフリップフロップ６１６ａの出力信号ＦＦ２との極性が一致し、排他的論理和６１７ａはＬｏｗレベルを出力する。またフリップフロップ６１５ｂの出力信号ＦＦ３とフリップフロップ６１６ｂの出力信号ＦＦ４との極性が一致し、排他的論理和６１７ｂはＬｏｗレベルを出力する。排他的論理和６１７ａがＬｏｗレベルを出力すると、フリップフロップ６１２ａもＬｏｗレベルの出力信号ＸＯＲ＿ＦＦ１を出力し、カウンタ６１３ａのカウント値がリセットされる。同様に、排他的論理和６１７ｂがＬｏｗレベルを出力すると、フリップフロップ６１２ｂもＬｏｗレベルの出力信号ＸＯＲ＿ＦＦ２を出力し、カウンタ６１３ｂのカウント値がリセットされる。
【０１４６】
排他的論理和６１７ａ、６１７ｂは、入力信号の変化時にグリッチを出力する。信号ＣＬＫＢＵＦで駆動されるフリップフロップ６１２ａ、６１２ｂで排他的論理和６１７ａ、６１７ｂの出力信号ＸＯＲ１、ＸＯＲ２を取り込むことで、このグリッチは除去される。フリップフロップ６１２ａの出力信号ＸＯＲ＿ＦＦ１がＨｉｇｈに設定されることにより、カウンタ６１３ａはリセットが解除され、カウント動作を再開する。同様に、フリップフロップ６１２ｂの出力信号ＸＯＲ＿ＦＦ２がＨｉｇｈに設定されることにより、カウンタ６１３ｂはリセットが解除され、カウント動作を再開する。すなわち、入力信号ＣＬＫＩＮが安定して入力されれば、カウンタ６１３ａ、６１３ｂは所定回数をカウントした後、検出結果ＤＥＴＯＵＴ１、ＤＥＴＯＵＴ２を出力する。なお、カウンタ６１３ａ、６１３ｂはアップカウンタであってもよい。カウンタ６１３ａ、６１３ｂがアップカウンタである場合は、カウンタ６１３ａ、６１３ｂは、カウント値が所定の値に達した時点で信号ＤＥＴＯＵＴをＨｉｇｈレベルにして出力するようにしてもよい。
【０１４７】
本開示の第６の実施形態にかかる電圧振幅検出回路６００は、受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。そして、本開示の第６の実施形態にかかる電圧振幅検出回路６００は、上記の実施形態において用いた遅延回路を用いずに、入力信号のクロック周期に関連して位相関係を決定し、また入力信号の電圧振幅が安定しない場合には、直ちにカウンタをリセットすることが出来る。
【０１４８】
また、本開示の第６の実施形態にかかる電圧振幅検出回路６００は、入力されるクロックの電圧振幅を比較するための電圧検出系を２つ設け、入力されるクロックの電圧振幅と比較する基準電圧を２つ設定することで、より詳細に入力クロックの電圧振幅を検出することができる。
【０１４９】
＜８．電圧振幅検出回路の適用例＞
次に、上述の各実施形態にかかる電圧振幅検出回路の適用例について説明する。図２３は、上述の各実施形態にかかる電圧振幅検出回路を備える記憶装置７００の機能構成を示す説明図である。
【０１５０】
上述の各実施形態にかかる電圧振幅検出回路を備える記憶装置７００は、上述の各実施形態のいずれかにかかる電圧振幅検出回路に相当する電圧振幅検出回路７１０と、記憶装置７００を制御する制御部７２０と、データを記憶するメモリ７３０と、クロックを生成する発振器７４０と、を備える。電圧振幅検出回路７１０は、発振器７４０の出力するクロックの振幅を検出し、検出結果を制御部７２０に伝える。制御部７２０は、この検出結果に基づき、メモリ７３０の制御を行う。
【０１５１】
なお、ここでは、記憶装置７００が発振器７４０を備える構成を例として挙げたが、外部の発振器から記憶装置７００にクロックを供給する構成をとってもよい。
【０１５２】
図２４は、上述の各実施形態にかかる電圧振幅検出回路を備える通信装置８００の機能構成を示す説明図である。
【０１５３】
上述の各実施形態にかかる電圧振幅検出回路を備える通信装置８００は、上述の各実施形態のいずれかにかかる電圧振幅検出回路に相当する電圧振幅検出回路８１０と、通信装置８００を制御する制御部８２０と、外部と所定の通信方式で通信する通信部８３０と、クロックを生成する振器８４０と、を備える。電圧振幅検出回路８１０は、発振器８４０の出力するクロックの振幅を検出し、検出結果を制御部８２０に伝える。制御部８２０は、この検出結果に基づき、通信手段８３０の制御を行う。通信部８３０は、外部との通信を行う。通信部８３０の通信方式は、有線、無線など、特に限定されるものではない。
【０１５４】
なお、ここでは、通信装置８００が発振器８４０を備える構成を例として挙げたが、外部の発振器から通信装置８００にクロックを供給する構成をとってもよい。
【０１５５】
このように、記憶装置７００や通信装置８００に、上述の各実施形態のいずれかにかかる電圧振幅検出回路を備えることで、クロックの電圧振幅を検出し、検出結果に基づいて記憶装置７００や通信装置８００の動作が制御可能になる。
【０１５６】
＜９．まとめ＞
以上説明したように本開示の各実施形態によれば、受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる電圧振幅検出回路を提供することができる。また、本開示の各実施形態にかかる電圧振幅検出回路によれば、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。
【０１５７】
また、本開示のある実施形態にかかる電圧振幅検出回路によれば、フリップフロップおよびカウンタに供給する信号を、コンパレータの出力から生成することで、専用のクロックを用意する必要がなくなり、小型化を図ることができる。
【０１５８】
また、本開示のある実施形態にかかる電圧振幅検出回路によれば、入力されるクロックの電圧振幅を比較するための電圧検出系を２つ設け、入力されるクロックの電圧振幅と比較する基準電圧を２つ設定することで、より詳細に入力クロックの電圧振幅を検出することができる。また、本開示のある実施形態にかかる電圧振幅検出回路によれば、入力信号のクロック周期に関連して位相関係を決定し、また入力信号の電圧振幅が安定しない場合には、直ちにカウンタをリセットすることが出来る。
【０１５９】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１６０】
なお、本技術は以下のような構成も取ることができる。
（１）
入力信号の電圧振幅を第１の所定の電圧と比較し、比較結果を出力する第１の比較部と、
前記第１の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第１の比較結果保持部と、
前記第１の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第１の比較結果評価部と、
を備える、電圧振幅検出回路。
（２）
前記第１の比較部の出力を所定時間遅延させて前記第１の比較結果保持部及び前記第１の比較結果評価部に出力する遅延部を更に備える、前記（１）に記載の電圧振幅検出回路。
（３）
前記入力信号を所定時間遅延させて前記第１の比較結果保持部及び前記第１の比較結果評価部に出力する遅延部を更に備える、前記（１）または（２）に記載の電圧振幅検出回路。
（４）
前記第１の比較部の出力を前記第１の比較結果保持部に出力するとともに前記第１の比較部の出力を分周させて前記第１の比較結果保持部及び前記第１の比較結果評価部に出力する第１の分周部を更に備える、前記（１）から（３）のいずれかに記載の電圧振幅検出回路。
（５）
入力信号の電圧振幅を前記第１の所定の電圧より高い第２の所定の電圧と比較し、比較結果を出力する第２の比較部と、
前記第２の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第２の比較結果保持部と、
前記第２の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第２の比較結果評価部と、
をさらに備え、
前記第１の分周部は、前記第１の比較部の出力を分周させて前記第１の比較結果保持部、前記第１の比較結果評価部及び前記第２の比較結果保持部に出力する、前記（４）に記載の電圧振幅検出回路。
（６）
前記第１の分周部の出力信号を、クロックの立下りエッジで駆動されて取り込む第１のフリップフロップと、
前記第１のフリップフロップの出力を取り込む第２のフリップフロップと、
前記第１のフリップフロップ及び前記第２のフリップフロップの出力信号を評価する第１の出力評価部と、
をさらに備える、前記（４）または（５）に記載の電圧振幅検出回路。
（７）
前記第１の出力評価部は、前記第１のフリップフロップ及び前記第２のフリップフロップの出力信号の排他的論理和を取ることで評価する、前記（６）に記載の電圧振幅検出回路。
（８）
前記第１の出力評価部の出力の雑音を除去する第１の雑音除去部をさらに備える、前記（６）または（７）に記載の電圧振幅検出回路。
（９）
入力信号の電圧振幅を前記第１の所定の電圧より高い第２の所定の電圧と比較し、比較結果を出力する第２の比較部と、
前記第２の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第２の比較結果保持部と、
前記第２の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第２の比較結果評価部と、
前記第２の比較部の出力信号を、クロックの立下りエッジで駆動されて取り込む第３のフリップフロップと、
前記第３のフリップフロップの出力を取り込む第４のフリップフロップと、
前記第３のフリップフロップ及び前記第４のフリップフロップの出力信号を評価する第２の出力評価部と、
をさらに備える、前記（６）から（８）のいずれかに記載の電圧振幅検出回路。
（１０）
前記第２の出力評価部は、前記第３のフリップフロップ及び前記第４のフリップフロップの出力信号の排他的論理和を取ることで評価する、前記（６）から（９）のいずれかに記載の電圧振幅検出回路。
（１１）
前記第２の出力評価部の出力の雑音を除去する第２の雑音除去部をさらに備える、前記（６）から（１０）のいずれかに記載の電圧振幅検出回路。
（１２）
前記（１）から（１１）のいずれかに記載の電圧振幅検出回路を備える、情報記憶装置。
（１３）
前記（１）から（１１）のいずれかに記載の電圧振幅検出回路を備える、通信装置。
（１４）
入力信号の電圧振幅を所定の電圧と比較し、比較結果を出力する比較ステップと、
前記比較ステップで出力される比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する比較結果保持ステップと、
前記比較結果保持ステップで出力された比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する比較結果評価ステップと、
を備える、電圧振幅検出方法。
【符号の説明】
【０１６１】
１００    ：電圧振幅検出回路
１０１    ：比較部
１０２    ：比較結果保持部
１０３    ：比較結果評価部
１１１    ：コンパレータ
１１２    ：フリップフロップ
１１３    ：カウンタ
２００    ：電圧振幅検出回路
２１１    ：コンパレータ
２１２    ：フリップフロップ
２１３    ：カウンタ
２１４    ：遅延回路
２２１    ：キャパシタ
２２２    ：インバータ
２２３    ：抵抗帰還回路
２２４    ：インバータ
３００    ：電圧振幅検出回路
３１１    ：コンパレータ
３１２    ：フリップフロップ
３１３    ：カウンタ
３１４    ：分周器
４００    ：電圧振幅検出回路
４０１ａ、４０１ｂ    ：電圧検出部
４１１ａ、４１１ｂ    ：コンパレータ
４１２ａ、４１２ｂ    ：フリップフロップ
４１３ａ、４１３ｂ    ：カウンタ
４１４ａ、４１４ｂ    ：分周器
５００    ：電圧振幅検出回路
５１１    ：コンパレータ
５１２    ：フリップフロップ
５１３    ：カウンタ
５１４    ：分周器
５１５    ：フリップフロップ
５１６    ：フリップフロップ
５１７    ：排他的論理和
５１８    ：クロックバッファ
５１９    ：インバータ
６００    ：電圧振幅検出回路
６０１ａ、６０１ｂ    ：電圧検出部
６１１ａ、６１１ｂ    ：コンパレータ
６１２ａ、６１２ｂ    ：フリップフロップ
６１３ａ、６１３ｂ    ：カウンタ
６１４ａ、６１４ｂ    ：分周器
６１５ａ、６１５ｂ、６１６ａ、６１６ｂ    ：フリップフロップ
６１７ａ、６１７ｂ    ：排他的論理和
６１８ａ  ：クロックバッファ
６１９ａ  ：インバータ
７００    ：記憶装置
８００    ：通信装置
【図１】
2013135281.tif 000003
【図２】
2013135281.tif 000004
【図３】
2013135281.tif 000005
【図４】
2013135281.tif 000006
【図５】
2013135281.tif 000007
【図６】
2013135281.tif 000008
【図７】
2013135281.tif 000009
【図８】
2013135281.tif 000010
【図９】
2013135281.tif 000011
【図１０】
2013135281.tif 000012
【図１１】
2013135281.tif 000013
【図１２】
2013135281.tif 000014
【図１３】
2013135281.tif 000015
【図１４】
2013135281.tif 000016
【図１５】
2013135281.tif 000017
【図１６】
2013135281.tif 000018
【図１７】
2013135281.tif 000019
【図１８】
2013135281.tif 000020
【図１９】
2013135281.tif 000021
【図２０】
2013135281.tif 000022
【図２１】
2013135281.tif 000023
【図２２】
2013135281.tif 000024
【図２３】
2013135281.tif 000025
【図２４】
2013135281.tif 000026