(57)【要約】【課題】半導体素子接続用端子を低コスト且つ高品質に製造することを可能とし、結果として半導体素子の実装の信頼性を向上させることが可能な多層配線基板の製造方法を提供する。【解決手段】最外層上に第一金属層１３が形成され、第一金属層１３が半導体素子の接合面となる多層配線基板６０を仮基板から分離した後、最外層の第一金属層１３上に感光性樹脂層５１を形成し、この感光性樹脂層５１をパターニングして開口部５２を形成する。次に、この開口部５２に導電性ボール５３を実装し、熱処理により導電性ボール５３を溶融することで第二金属層５４を形成する。そして、感光性樹脂層５１を除去する。最後に、第２金属層５３の直下に位置する箇所の第一金属層１３を除いて、他の第一金属層１３を除去する。これにより、半導体素子接続用端子５５を有した多層配線基板３３を得る。従来の製造方法で行われていた複数の工程が不要となる。【選択図】図４
2013206995.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と配線層とが交互に複数積層された多層配線基板の製造方法であって、
最外層となる前記配線層の外側の面に第一金属層を形成する工程と、
前記第一金属層上に感光性樹脂層を形成する工程と、
前記感光性樹脂層をパターニングして、前記最外層の配線層の配線パターンの直上の位置に前記第一金属層を底面とする開口部を形成する工程と、
前記開口部内に導電性ボールを配置する工程と、
前記導電性ボールを熱処理により溶融して第二金属層を形成する工程と、
前記第二金属層を形成した後で前記感光性樹脂層を除去する工程と、
前記感光性樹脂を除去した後で、前記第二金属層をマスクに用いて前記第一金属層をエッチングして除去することにより、前記第一金属層と前記第二金属層とからなる端子部を形成する工程と、を含むことを特徴とする多層配線基板の製造方法。
【請求項２】
前記第一金属層の厚さは、１μｍ以上、５０μｍ以下であることを特徴とする請求項１に記載の多層配線基板の製造方法。
【請求項３】
前記第二金属層の厚さは、１μｍ以上、５０μｍ以下であることを特徴とする請求項１又は請求項２に記載の多層配線基板の製造方法。
【請求項４】
前記第一金属層と前記第二金属層の厚さの総和は、２μｍ以上、５０μｍ以下であることを特徴とする請求項１から請求項３の何れか一項に記載の多層配線基板の製造方法。
【請求項５】
前記第一金属層は、銅箔からなることを特徴とする請求項１から請求項４の何れか一項に記載の多層配線基板の製造方法。
【請求項６】
前記第２金属層は錫、或いは錫合金からなることを特徴とする請求項１から請求項５に記載の多層配線基板の製造方法。
【請求項７】
前記錫合金は、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛の何れか一からなることを特徴とする請求項６に記載の多層配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに使用される多層配線基板の製造方法に関し、さらに詳しくは、半導体素子の電極と接合するための半導体素子接続用端子の製造技術に関する。
【背景技術】
【０００２】
従来、半導体素子が実装される多層配線基板の製造方法のひとつとして、仮基板上に、分離できる状態で所要の配線層と絶縁層を交互に積層形成した後、その多層配線層を仮基板から分離することで多層配線基板を得る方法がある。このような先行技術として特許文献１が知られている。
特許文献１に示す多層配線基板の製造方法について、図６〜図８を参照して説明する。多層配線基板の製造に際しては、図６（ａ）に示すように、半硬化状態プリプレグ７１の表裏両面の配線形成領域に下地層７２を積層配置し、さらに下地層７２より大きさが一回り大きな金属箔７３を重ね合わせた後、これらを加熱・加圧する。これにより、図６（ｂ）に示す仮基板９０を製造する。
【０００３】
次いで、図６（ｃ）及び図７（ａ）に示すように、金属箔７３上に配線基板の構成に必要な所要の貴金属めっき層７４、第一配線層７５、絶縁層７６、ビアホール７７、配線層７８を形成する。以下同様にして絶縁層７６、ビアホール７７、配線層７８からなる配線層を図７（ｂ）に示すように多段に積層する。そして、ソルダーレジスト層７９を形成することにより仮基板を有した多層配線基板９１を形成する。
【０００４】
次に、図７（ｃ）に示すように、プリプレグ７１と金属箔７３が接着している外周領域よりも内側の箇所を破線で示す位置から仮基板９１を切断することにより、仮基板９１から最外層に金属箔７３が密着している多層配線基板９２を分離する（図８（ａ））。次いで、図８（ｂ）に示すように最外層の金属箔７３を全面エッチングし、最後に図８（ｃ）に示すように貴金属めっき層７４に半田バンプ８１を形成する。半田バンプ８１は、半導体素子の電極と接合するための半導体素子接続用端子である。これにより、多層配線基板９３が完成する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−３２９１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記した特許文献１では、図８（ａ）及び（ｂ）に示したように、金属箔７３を有した多層配線基板９２を分離した後、最外層の金属箔７３を全面エッチングする必要がある。そのため、エッチング液に耐性を持つ貴金属めっき層７４を金属箔７３と第一配線層７５との界面に形成しておく必要がある。このことは、工程の増加によるコストアップにつながる。加えて、貴金属めっき層７４の影響により第一配線層７５と半田バンプ８１との間の接続強度が低下する可能性がある。
【０００７】
また、このような可能性を低減するために、金属箔７３と第一配線層７５との界面に貴金属めっき層７４を形成せずに金属箔７３を全面エッチングを行う方法も考えられる。しかしながら、この方法では、金属箔７３と共に、第一配線層７５も同時にエッチングされてしまう可能性がある。そのため、エッチングばらつきにより絶縁層７６の最外面から第一配線層７５の最外面までの高さのばらつきが大きくなる可能性がある。また、上記のばらつきが大きくなると、その後の工程で形成される半田バンプ８１の高さにばらつきが生じ、半導体素子と多層配線基板との間の実装信頼性が低下する可能性がある。
そこで、本発明は、上記のような課題を解決するために創作されたものであり、半導体素子接続用端子を低コスト且つ高品質に製造することを可能とし、結果として半導体素子の実装の信頼性を向上させることが可能な多層配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本発明に係る多層配線基板の製造方法は、絶縁層と配線層とが交互に複数積層された多層配線基板の製造方法であって、最外層となる前記配線層の外側の面に第一金属層を形成する工程と、前記第一金属層上に感光性樹脂層を形成する工程と、前記感光性樹脂層をパターニングして、前記最外層の配線層の配線パターンの直上の位置に前記第一金属層を底面とする開口部を形成する工程と、前記開口部内に導電性ボールを配置する工程と、前記導電性ボールを熱処理により溶融して第二金属層を形成する工程と、前記第二金属層を形成した後で前記感光性樹脂層を除去する工程と、前記感光性樹脂を除去した後で、前記第二金属層をマスクに用いて前記第一金属層をエッチングして除去することにより、前記第一金属層と前記第二金属層とからなる端子部を形成する工程と、を含むことを特徴とする。
【０００９】
また、上記の多層配線基板の製造方法において、前記第一金属層の厚さは、１μｍ以上、５０μｍ以下であることを特徴としてもよい。
また、上記の多層配線基板の製造方法において、前記第二金属層の厚さは、１μｍ以上、５０μｍ以下であることを特徴としてもよい。
また、上記の多層配線基板の製造方法において、前記第一金属層と前記第二金属層の厚さの総和は、２μｍ以上、５０μｍ以下であることを特徴としてもよい。
【００１０】
また、上記の多層配線基板の製造方法において、前記第一金属層は、銅箔からなることを特徴としてもよい。
また、上記の多層配線基板の製造方法において、前記第２金属層は錫、或いは錫合金からなることを特徴としてもよい。
また、上記の多層配線基板の製造方法において、前記錫合金は、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛の何れか一からなることを特徴としてもよい。
【発明の効果】
【００１１】
本発明によれば、従来の製造方法で行われていた第一金属層の全面エッチング工程、及び、第一金属層の全面エッチングから配線層を保護するための貴金属めっき工程が不要となる。このため、工程を削減することができ、結果として、多層配線基板の製造コストを低減することが可能となる。
また、本発明によれば、第一金属層と第二金属層とで半導体素子接続用端子を構成することができる。第一金属層と第二金属層との間や、第一金属層と配線層との間に貴金属めっき層を配置する必要がない。このため、半導体素子接続用端子と配線層との間の接続強度を高めることができ、結果として半導体素子と多層配線基板間の実装信頼性を向上させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る多層配線基板の製造方法を工程順に示す図。
【図２】本発明の実施形態に係る多層配線基板の製造方法を工程順に示す図。
【図３】本発明の実施形態に係る多層配線基板の製造方法を工程順に示す図。
【図４】本発明の実施形態に係る多層配線基板の製造方法を工程順に示す図。
【図５】本発明の実施形態に係る多層配線基板の製造方法を工程順に示す図。
【図６】従来例に係る多層配線基板の製造方法を工程順に示す図。
【図７】従来例に係る多層配線基板の製造方法を工程順に示す図。
【図８】従来例に係る多層配線基板の製造方法を工程順に示す図。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図１〜図５を参照して詳細に説明する。
（実施形態）
図１〜図５は、本発明の実施形態に係る多層配線基板の製造方法を工程順に示す断面図である。この実施形態では、図１（ａ）に示すように、まず、ガラスクロス、ガラス不織布などに熱硬化性樹脂などの樹脂を含浸させることにより形成されるプリプレグ１１を用意する。その際、プリプレグ１１は半硬化状態のものを使用する。このプリプレグの厚みとしては、４００〜１０００μｍの範囲が望ましい。次に、プリプレグ１１の両面側に、厚さが５〜１００μｍの金属箔１２と、厚さが５〜３５μｍの第一金属層１３とをそれぞれ用意する。
【００１４】
この場合、金属箔１２の大きさはプリプレグ１１と同等の大きさであるが、第一金属層１３の大きさはプリプレグ１１、金属箔１２よりも一回り小さい大きさとする。また第一金属層１３と金属箔１２は、同一種類の金属であることが望ましい。その中でも第一金属層１３は、後述するように半導体素子接続用端子として機能するため、電気伝導性に優れる銅箔であることが望ましい。
【００１５】
次に、プリプレグ１１の両面側からそれぞれ上から順に第一金属層１３、金属箔１２を積層する。すなわち第一金属層１３は金属箔１２上で重なると共に、その外周部はプリプレグ１１と接した状態で積層される。図１（ａ）に示す状態にて両面から真空雰囲気中にて１５０〜２５０℃の温度でプレスを行う。その結果、プリプレグ１１中の熱硬化性樹脂が硬化することにより、プリプレグ１１と金属箔１２の全面、プリプレグ１１と第一金属層１３の外周部がそれぞれ接着される。すなわち図１（ｂ）に示すような仮基板３０が形成されることとなる。
【００１６】
次に、図示省略するが、仮基板３０の両面にめっき用レジストを形成する。このメッキ用レジストは、後述する第一配線層１５の配線パターンに対応する所要部に、第一配線層形成用の開口部を有する。このめっき用レジストには、液状またはドライフィルムタイプのレジストが使用される。その後、図１（ｃ）に示すように、第一金属層１３をめっきの給電層として、電解めっきにより第一配線層１５を形成する。その場合、第一配線層１５の材料としては電解銅めっきが望ましい。第一配線層の厚みとしては、１０〜２０μｍが望ましい。
【００１７】
次いで、図２（ａ）に示すように、仮基板３０の両面に第一配線層１５を被覆する絶縁層１６を形成する。絶縁層１６の材料としては、エポキシ系樹脂、ポリイミド系樹脂などが使用される。絶縁層１６の形成方法としては、仮基板３０の両面に樹脂フィルムをそれぞれラミネートした後に、樹脂フィルムをプレスしながら８０〜１３０℃の温度で仮硬化、その後１６０〜２００℃のオーブンにて本硬化することにより絶縁層１６を得る。絶縁層の厚みとしては、１０〜５０μｍが望ましい。
【００１８】
次いで、同じく図２（ａ）に示すように、仮基板３０上の第一配線層１５を狙って、レーザー加工等により絶縁層１６に開口部としてのビアホール１７を形成する。前記レーザーの種類としては、ＣＯ２レーザー、ＹＡＧレーザーが一般的である。またビアホール１７の径としては３０〜１００μｍが望ましい。これにより、ビアホール１７の底面に第一配線層１５を露出させる。その後、例えば、セミアディティブ法等により、ビアホール１７の底面及び壁面を含む領域を覆う金属層として、ビア及び配線パターンからなる配線層１８を形成する。
【００１９】
同様にして図２（ｂ）に示すように、絶縁層１６の積層、ビアホール１７の形成、配線層１８の形成の各工程を所要の多層配線基板を形成するのに必要な回数だけ繰り返し行う。そして、最外層（即ち、最上層）の絶縁層１６及び配線層１８を覆う、誘電体層としてのソルダーレジスト層１９を形成し、これをパターニングする。ソルダーレジスト層１９の厚みとしては、１０〜３０μｍが望ましい。パターニングの方法としては、例えば、外部接続用パッド２０に対応する位置に開口を有するマスク（図示せず）を利用して露光し、現像することにより、露光されていない部分のソルダーレジストを除去する。これにより、最外層の配線層１８の一部を成している外部接続用パッド２０が露出するように、開口部１９ａを形成する。このようにして、仮基板を有した多層配線基板３１を形成する。
【００２０】
次いで、図３（ａ）に示すように、多層配線基板３１の金属箔１２の周縁に対応する部分を破線に沿って切断する。これにより、金属箔１２と第一金属層１３とが単に接触する多層配線形成領域が得られ、金属箔１２と第一金属層１３とを容易に分離することができる。これによって、仮基板３０の両面側から、図３（ｂ）に示すように第一金属層１３とその上に形成された多層配線層とを有した多層配線基板３２がそれぞれ得られる。
その後に、図４（ａ）に示すように、仮基板３０の第一金属層１３上に感光性樹脂層５１を形成する。その際使用するレジストはめっき耐性を有するレジストであり、液状、またはドライフィルムタイプのレジストが使用される。上記ドライフィルムレジストの厚みとしては、１０〜５０μｍが望ましい。
【００２１】
次に、図４（ｂ）に示すように、感光性樹脂層５１をパターニングして開口部５２を形成する。ここでは、感光性樹脂層５１の、第一配線層１５（配線層１８）の配線パターンに対応する位置に、開口部５２を形成する。このパターニングの方法としては、前述と同様、例えば、開口部５２に対応する位置に開口を有するマスク（図示せず）を利用して露光、現像することにより、露光された部分の感光性樹脂層５１を除去する。これにより、第一金属層１３が露出するように、開口部５２を形成する。この開口部５２の開口径としては、５０〜１５０μｍが望ましい。
【００２２】
次に、図４（ｃ）に示すように、開口部５２に導電性ボール搭載機により導電性ボール５３を実装する。その後リフロー等の熱処理により導電性ボール５３を溶融させ、第二金属層５４を形成する。この場合、導電性ボール５３の材料としては、錫、或いは錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛等の錫合金が挙げられる。また、導電性ボール５３のボール径としては、４０〜１００μｍが望ましい。その後、図５（ａ）に示すように、感光性樹脂層５１を除去する。
【００２３】
最後に、第二金属層５４の直下に位置する箇所の第一金属層１３を除いて、他の箇所の第一金属層１３を除去する。第一金属層１３を選択的に除去する方法としては、第二金属層５４をエッチングマスクとして、アルカリエッチャント液などを用いて第一金属層１３をウェットエッチングする方法が挙げられる。その結果、図５（ｂ）に示すように、第一金属層１３と第二金属層５４からなる半導体素子接続用端子５５が形成される。以上の工程を経て、半導体素子接続用端子５５を有した多層配線基板３３が完成する。
【００２４】
なお、本発明の実施形態において、第一金属層１３の厚さは１〜５０μｍであることが好ましい。その理由は、第一金属層１３の厚さが１μｍ以下であると金属箔メーカーからの材料調達が非常に困難となり、且つ仮基板の製造の際に金属箔のハンドリングが非常に困難となるからである。また第一金属層１３の厚さが５０μｍを超えると第二金属層５４を加えた厚さの総和は５０μｍを超えることとなる。その結果、多層配線基板上に半導体素子を実装した際に、半導体素子と多層配線基板とのギャップが大きくなり、そのためアンダーフィルボイドが発生しやすくなり、結果として半導体素子の実装の信頼性が低下することとなるからである。
【００２５】
また、本発明の実施形態において、第二金属層５４の厚さは１〜５０μｍであることが好ましい。その理由は、第二金属層５４の厚さが１μｍ以下であると半導体素子の電極と第二金属層５４との濡れ性が低下し、半導体素子の電極との接続が不安定となる。その結果、半導体素子の実装の信頼性が低下することとなるからである。また第二金属層５４の厚さが５０μｍを超えると第一金属層を加えた厚さの総和は５０μｍを超えることとなる。その結果、多層配線基板上に半導体素子を実装した際に、半導体素子と多層配線基板とのギャップが大きくなり、そのためアンダーフィルボイドが発生しやすくなり、結果として半導体素子の実装の信頼性が低下することとなるからである。
【００２６】
また、本発明の実施形態において、第一金属層１３と第二金属層５４の厚さの総和は２〜５０μｍであるが好ましい。その理由は、第一金属層１３と第二金属層５４の厚さの総和が２μｍ以下であると、金属箔メーカーからの材料調達が非常に困難となり、且つ仮基板の製造の際に金属箔のハンドリングが非常に困難となるからである。加えて、半導体素子の電極と第二金属層５４との濡れ性が低下し、半導体素子の電極との接続が不安定となり、結果として半導体素子の実装の信頼性が低下することとなるからである。また第一金属層１３と第二金属層５４の厚さの総和が５０μｍ超えると、多層配線基板上に半導体素子を実装した際に、半導体素子と多層配線基板とのギャップが大きくなり、そのためアンダーフィルボイドが発生しやすくなり、結果として半導体素子の実装の信頼性が低下することとなるからである。
【００２７】
（実施形態の効果）
本発明の実施形態によれば、従来の製造方法で行われていた第一金属層の全面エッチング工程や、第一金属層の全面エッチングから配線層を保護するための貴金属めっき工程が不要となる。このため、工程を削減することができ、結果として、多層配線基板の製造コストを低減することが可能となる。
【００２８】
また、本発明の実施形態によれば、図５（ｂ）に示したように、第一金属層１３と第二金属層５４とで半導体素子接続用端子５５を構成することができる。第一金属層１３と第二金属層５４との間や、第一金属層１３と第一配線層１５との間に貴金属めっき層を配置する必要がない。このため、半導体素子接続用端子５５と第一配線層１５との間の接続強度を高めることができ、結果として半導体素子と多層配線基板間の実装信頼性を大きく向上させることが可能となる。
【００２９】
また、本発明の実施形態によれば、図４（ｃ）において、体積のばらつきの小さい導電性ボール５３を用いることにより、より厚さばらつきの少ない第二金属層５４を形成することが可能である。これにより、より高さばらつきの小さい半導体素子接続用端子５５を形成することが可能となり、最終的に、半導体素子と多層配線基板間の接続信頼性を大きく向上させることが可能となる。
【産業上の利用可能性】
【００３０】
本発明の多層配線基板は、半導体素子と多層配線基板間の接続信頼性を向上させる。このような特徴を有する多層配線基板は、例えば、ＭＰＵ、チップセット、メモリー等を含む半導体パッケージとして広く適用することができる。
【符号の説明】
【００３１】
１１  プリプレグ
１２  金属箔
１３  第一金属層
１４  貴金属めっき層
１５  第一配線層
１６  絶縁層
１７  ビアホール
１８  配線層
１９  ソルダーレジスト層
２０  外部接続用パッド
３０  仮基板
３１  （仮基板を有する）多層配線基板
３２  （仮基板から分離した後の第一金属層を有する）多層配線基板
３３  （半導体素子接続用端子を有する）多層配線基板
５１  感光性樹脂層
５２  開口部
５３  導電性ボール
５４  第二金属層
５５  半導体素子接続用端子（端子部）
【図１】
2013206995.tif 000003
【図２】
2013206995.tif 000004
【図３】
2013206995.tif 000005
【図４】
2013206995.tif 000006
【図５】
2013206995.tif 000007
【図６】
2013206995.tif 000008
【図７】
2013206995.tif 000009
【図８】
2013206995.tif 000010