(57)【要約】【課題】電界の集中を抑え、安定した耐圧が得られる高耐圧の半導体装置およびその製造方法を提供する。【解決手段】半導体基板１１上の半導体エピタキシャル層１２の厚み方向一方側の表面近傍部に第２導電型半導体領域１３を形成する。第２導電型半導体領域１３よりも半導体エピタキシャル層１２の外周端側に、複数の接合終端（ＦＬＲ）領域１５を形成する。複数のＦＬＲ領域１５は、互いに離間して環状に形成され、第２導電型を有する。各ＦＬＲ領域１５の径方向の内方側および外方側に、各ＦＬＲ領域１５に接して、第２導電型の電界緩和領域１６を形成する。このとき、電界緩和領域１６における第２導電型の不純物の濃度を、ＦＬＲ領域１５における第２導電型の不純物の濃度の１／１０以下とする。【選択図】図１
2013168549.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型を有する半導体基板と、
前記半導体基板の厚み方向一方側の表面上に設けられ、第１の導電型を有する半導体エピタキシャル層と、
前記半導体エピタキシャル層の厚み方向一方側の表面近傍部の一部分に形成され、第２の導電型を有する第２導電型の半導体領域と、
前記半導体エピタキシャル層の厚み方向一方側の表面近傍部のうち、前記第２導電型の半導体領域よりも前記半導体エピタキシャル層の外周端側の部分に、互いに離間して環状に形成され、第２の導電型を有する複数の接合終端領域と、
各前記接合終端領域の径方向の内方側および外方側に、前記接合終端領域に接して形成され、第２導電型を有する電界緩和領域と、
前記第２導電型の半導体領域上および前記接合終端領域上に設けられる保護膜とを備え、
前記電界緩和領域における前記第２導電型の不純物の濃度は、前記接合終端領域における前記第２導電型の不純物の濃度の１／１０以下であることを特徴とする半導体装置。
【請求項２】
前記電界緩和領域は、前記半導体基板の厚み方向に垂直な横方向における寸法が、０．１μｍ以上であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電界緩和領域は、前記半導体エピタキシャル層の内部で、前記半導体基板の厚み方向における前記接合終端領域の端部である底部に接して形成され、
前記電界緩和領域の前記底部に接する部分の前記半導体基板の厚み方向に沿う深さ方向における寸法が、０．１μｍ以上であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記複数の接合終端領域は、前記半導体エピタキシャル層の表面からの深さが同一の位置では同一の不純物濃度を有し、深さ方向において前記不純物濃度が最大になる位置が、前記半導体エピタキシャル層の表面から０．１μｍ以上離間した位置に存在することを特徴とする請求項１に記載の半導体装置。
【請求項５】
各前記接合終端領域よりも前記半導体エピタキシャル層の表面側に、第１導電型を有する第１導電型の半導体領域を備えることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記半導体基板、前記半導体エピタキシャル層、前記半導体領域、前記接合終端領域および前記電界緩和領域が炭化珪素で構成されることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
第１の導電型を有する半導体基板の厚み方向一方側の表面上に、第１の導電型を有する半導体エピタキシャル層を形成するエピタキシャル層形成工程と、
前記半導体エピタキシャル層の厚み方向一方側の表面近傍部の一部分に、第２の導電型を有する第２導電型の半導体領域を形成する半導体領域形成工程と、
前記半導体エピタキシャル層の厚み方向一方側の表面上に、前記第２導電型の半導体領域よりも前記半導体エピタキシャル層の外周端側に、互いに離間して複数の環状の開口部が形成されるイオン注入マスクを形成した後、形成した前記イオン注入マスクを介して第２の導電型の不純物をイオン注入することによって、複数の接合終端領域を形成する第１注入工程と、
前記イオン注入マスクをトリミングすることによって各前記開口部の幅を予め定める拡大幅の分広げた後、前記イオン注入マスクを介して第２導電型の不純物をイオン注入することによって、電界緩和領域を形成する第２注入工程とを備えることを特徴とする半導体装置の製造方法。
【請求項８】
前記第２注入工程におけるイオン注入の面密度は、前記第１注入工程におけるイオン注入の面密度の１／１０以下であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記拡大幅は、０．１μｍ以上であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１０】
第２注入工程におけるイオン注入の加速エネルギーは、前記第１注入工程におけるイオン注入の加速エネルギーよりも大きいことを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、より詳細には、フィールドリミッティングリング（Field Limiting Ring；略称：ＦＬＲ）領域を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体基板を用いた半導体装置としては、ショットキーダイオード、ｐｎダイオードおよび金属−酸化膜−半導体電界効果型トランジスタ（Metal Oxide Semiconductor Field Effect Transistor；略称：ＭＯＳＦＥＴ）などのパワー半導体装置が存在する。これらのパワー半導体装置では、ｐｎ接合部に電界が集中することを防止するために、様々な終端構造が導入されている。終端構造の一つに、フィールドリミッティングリング（Field Limiting Ring；略称：ＦＬＲ）構造がある（たとえば、非特許文献１参照）。
【０００３】
ＦＬＲ構造は、主たる接合を形成する半導体領域（以下「主接合領域」という）を取り囲むように、複数の環状領域（以下「ＦＬＲ領域」という）を形成したものである。ＦＬＲ構造として、電圧阻止時のデバイス終端部の電界分布を均等化することによって、比較的低い電圧で局所的に電界強度が高くなることによる降伏を防いでいる。この技術によって、主接合領域が、少なくともキロボルト（ｋＶ）オーダの耐圧を得ることができる。
【０００４】
また、ＦＬＲ領域の端部での電界強度を低減するために、ＦＬＲ構造の全体または一部を包含するように、ＦＬＲ領域よりも低い不純物濃度を有する領域を形成することが提案されている（たとえば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３７０８０５７号公報
【特許文献２】特表２０１１−５１４６７４号公報
【非特許文献】
【０００６】
【非特許文献１】Ｂ．Ｊａｙａｎｔ  Ｂａｌｉｇａ著、「ＰＯＷＥＲ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＤＥＶＩＣＥＳ」、（米国）、第１版、Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ、２００８年１２月３０日、ｐ．１２０−１３２
【発明の概要】
【発明が解決しようとする課題】
【０００７】
終端構造としてＦＬＲ構造を有する高耐圧の半導体装置では、ｐｎ接合に比較的高い逆方向電圧を印加したときに、ＦＬＲ領域の端部に局所的に電界強度の高い領域が発生する。基板表面に達する電界強度が高いと、基板外部で沿面放電が発生し、半導体装置の耐圧が著しく低下するという問題がある。
【０００８】
ＦＬＲ領域の端部での電界強度を低減するＦＬＲ構造として、前述の特許文献１および特許文献２に開示されるＦＬＲ構造がある。特許文献１に開示されるＦＬＲ構造は、ＦＬＲ領域よりも低い不純物濃度を有する領域で複数のＦＬＲ領域全体を包含する構造である。特許文献２に開示されるＦＬＲ構造は、ＦＬＲ領域よりも低い不純物濃度を有する領域でＦＬＲ領域の側部および底部を包含する構造である。
【０００９】
しかし、特許文献１および特許文献２に開示されるＦＬＲ構造では、一部のＦＬＲ領域において、横方向端部で不純物濃度が急峻に変化しており、当該箇所に局所的に電界強度が高い領域が発生する。したがって、基板表面またはデバイスの表面に到達する電界強度を十分に低減することができないという問題がある。
【００１０】
本発明の目的は、電界の集中を抑え、安定した耐圧が得られる高耐圧の半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、第１の導電型を有する半導体基板と、前記半導体基板の厚み方向一方側の表面上に設けられ、第１の導電型を有する半導体エピタキシャル層と、前記半導体エピタキシャル層の厚み方向一方側の表面近傍部の一部分に形成され、第２の導電型を有する第２導電型の半導体領域と、前記半導体エピタキシャル層の厚み方向一方側の表面近傍部のうち、前記第２導電型の半導体領域よりも前記半導体エピタキシャル層の外周端側の部分に、互いに離間して環状に形成され、第２の導電型を有する複数の接合終端領域と、各前記接合終端領域の径方向の内方側および外方側に、前記接合終端領域に接して形成され、第２導電型を有する電界緩和領域と、前記第２導電型の半導体領域上および前記接合終端領域上に設けられる保護膜とを備え、前記電界緩和領域における前記第２導電型の不純物の濃度は、前記接合終端領域における前記第２導電型の不純物の濃度の１／１０以下であることを特徴とする。
【００１２】
本発明の半導体装置の製造方法は、第１の導電型を有する半導体基板の厚み方向一方側の表面上に、第１の導電型を有する半導体エピタキシャル層を形成するエピタキシャル層形成工程と、前記半導体エピタキシャル層の厚み方向一方側の表面近傍部の一部分に、第２の導電型を有する第２導電型の半導体領域を形成する半導体領域形成工程と、前記半導体エピタキシャル層の厚み方向一方側の表面上に、前記第２導電型の半導体領域よりも前記半導体エピタキシャル層の外周端側に、互いに離間して複数の環状の開口部が形成されるイオン注入マスクを形成した後、形成した前記イオン注入マスクを介して第２の導電型の不純物をイオン注入することによって、複数の接合終端領域を形成する第１注入工程と、前記イオン注入マスクをトリミングすることによって各前記開口部の径を予め定める拡大幅の分広げた後、前記イオン注入マスクを介して第２導電型の不純物をイオン注入することによって、電界緩和領域を形成する第２注入工程とを備えることを特徴とする。
【発明の効果】
【００１３】
本発明の半導体装置によれば、半導体基板上の半導体エピタキシャル層の厚み方向一方側の表面近傍部のうち、第２導電型の半導体領域よりも半導体エピタキシャル層の外周端側の部分には、互いに離間して環状に形成され、第２の導電型を有する複数の接合終端領域が備えられる。各接合終端領域の径方向の内方側および外方側には、前記接合終端領域に接して形成され、第２導電型を有する電界緩和領域が備えられる。電界緩和領域における第２導電型の不純物の濃度は、接合終端領域における第２導電型の不純物の濃度の１／１０以下であるので、接合終端領域の横方向の端部における不純物濃度分布の傾斜が緩やかになり、電界の集中度合いが緩和される。これによって、逆方向電圧を印加した場合の半導体装置内部の電界強度、および半導体基板表面に到達する電界強度を低減することができるので、半導体基板の外部での沿面放電を抑制し、半導体装置の耐圧の低下を防ぐことができる。したがって、電界の集中を抑え、安定した耐圧が得られる高耐圧の半導体装置を実現することができる。
【００１４】
本発明の半導体装置の製造方法によれば、エピタキシャル層形成工程で、半導体基板の厚み方向一方側の表面上に半導体エピタキシャル層が形成される。半導体領域形成工程で、半導体エピタキシャル層の厚み方向一方側の表面近傍部の一部分に、第２導電型の半導体領域が形成される。第１注入工程で、半導体エピタキシャル層の厚み方向一方側の表面上に形成されたイオン注入マスクを介してイオン注入されることによって、複数の接合終端領域が形成される。第２注入工程では、イオン注入マスクがトリミングされて、開口部の径が拡大幅の分広げられた後、イオン注入マスクを介してイオン注入されることによって、電界緩和領域が形成される。これによって、接合終端領域の形成に用いられるイオン注入マスク以外に、新たなイオン注入マスクを用いることなく、自己整合的なプロセスで簡便かつ高精度に、前述のように各接合終端領域の径方向の内方側および外方側に電界緩和領域を備える半導体装置を製造することができる。たとえば第２注入工程におけるイオン注入の面密度を、第１注入工程におけるイオン注入の面密度の１／１０以下とすることによって、前述のように電界緩和領域における第２導電型の不純物の濃度が、接合終端領域における第２導電型の不純物の濃度の１／１０以下である半導体装置を製造することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施の形態である半導体装置１の構成を示す断面図である。
【図２】第２導電型半導体領域１３の形成が終了した段階の状態を示す断面図である。
【図３】オーミックコンタクト領域１４の形成が終了した段階の状態を示す断面図である。
【図４】ＦＬＲ領域１５の形成が終了した段階の状態を示す断面図である。
【図５】注入マスク２２の形成が終了した段階の状態を示す断面図である。
【図６】電界緩和領域１６の形成が終了した段階の状態を示す断面図である。
【図７】保護膜１７の形成が終了した段階の状態を示す断面図である。
【図８】開口部１８の形成が終了した段階の状態を示す断面図である。
【図９】アノード電極１９の形成が終了した段階の状態を示す断面図である。
【図１０】カソード電極２０の形成が終了した段階の状態を示す断面図である。
【図１１】２種類の終端構造における基板表面に達する電界強度と、第２導電型半導体領域１３からの距離との関係を示すグラフである。
【図１２】２種類の終端構造に印加する逆方向電圧と、デバイス内部の電界強度の最大値との関係を示すグラフである。
【図１３】ＦＬＲ領域端部の断面的な電界強度分布のシミュレーション結果を示す図である。
【図１４】ＦＬＲ領域端部の断面的な電界強度分布のシミュレーション結果を示す図である。
【図１５】本発明の第２の実施の形態である半導体装置２の構成を示す断面図である。
【図１６】本発明の第３の実施の形態である半導体装置３の構成を示す断面図である。
【発明を実施するための形態】
【００１６】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態である半導体装置１の構成を示す断面図である。本実施の形態の半導体装置１は、ｐｎダイオードである。半導体装置１は、図１に示すように、半導体基板１１、半導体エピタキシャル層１２、第２導電型半導体領域１３、オーミックコンタクト領域１４、ＦＬＲ（Field Limiting Ring）領域１５、電界緩和領域１６、保護膜１７、アノード電極１９およびカソード電極２０を備えて構成される。第２導電型半導体領域１３は、第２導電型の半導体領域に相当する。ＦＬＲ領域１５は、接合終端領域に相当する。
【００１７】
半導体エピタキシャル層１２は、半導体基板１１の厚み方向一方側の表面上に設けられている。半導体基板１１および半導体エピタキシャル層１２は、第１の導電型を有している。
【００１８】
以下の説明では、半導体基板１１と、半導体基板１１上に設けられた半導体層、本実施の形態では半導体エピタキシャル層１２とを合わせて、「基板」という場合がある。この場合、基板は、半導体エピタキシャル層１２内に形成された各領域、すなわち第２導電型半導体領域１３、オーミックコンタクト領域１４、ＦＬＲ領域１５および電界緩和領域１６を含む。
【００１９】
図１では、基板の外周端（以下「最外エッジ」という場合がある）およびその付近のみを図示し、それよりも内側の部分については図示を省略している。図１において、紙面に向かって右側が基板の外周端側に対応しており、紙面に向かって左側が基板の外周端よりも内側に対応している。
【００２０】
ＦＬＲ領域１５は、半導体エピタキシャル層１２の厚み方向一方側の表面近傍部のうち、第２導電型半導体領域１３よりも半導体エピタキシャル層１２の外周端側の部分に形成されている。「表面近傍部」は、表面とその近傍の部分とを含む。半導体装置１は、複数のＦＬＲ領域１５を備える。本実施の形態では、半導体装置１は、３つのＦＬＲ領域１５を備える。
【００２１】
複数のＦＬＲ領域１５は、主たる接合を形成する主接合領域である第２導電型半導体領域１３を囲繞する。複数のＦＬＲ領域１５は、半導体装置１の最外エッジに向かって、半導体基板１１の厚み方向に垂直な方向（以下「横方向」という場合がある）に、予め定める間隔をあけて設けられる。図１では、横方向は、紙面に向かって左右方向である。
【００２２】
複数のＦＬＲ領域１５は、半導体装置１の最外エッジに向かうに従って、横方向における寸法である長さが小さくなるように設けられている。複数のＦＬＲ領域１５は、同一の注入面密度を有している。「注入面密度」とは、イオン注入時における不純物の面密度である。
【００２３】
第２導電型半導体領域１３は、半導体エピタキシャル層１２の厚み方向一方側の表面近傍部の一部分、具体的には、表面近傍部のうち、横方向においてＦＬＲ領域１５よりも基板の内側の領域に形成されている。第２導電型半導体領域１３は、横方向において最も基板の内側に設けられるＦＬＲ領域１５および電界緩和領域１６と間隔をあけて設けられる。第２導電型半導体領域１３は、半導体エピタキシャル層１２の厚み方向一方側の表面から、厚み方向中央部にわたって形成されている。第２導電型半導体領域１３は、第２の導電型を有している。
【００２４】
オーミックコンタクト領域１４は、第２導電型半導体領域１３の厚み方向一方側の表面近傍部の一部分、具体的には、第２導電型半導体領域１３の外周端よりも内側の部分に形成されている。オーミックコンタクト領域１４は、第２導電型半導体領域１３よりも浅く形成される。たとえば、オーミックコンタクト領域１４は、第２導電型半導体領域１３の厚み方向一方側の表面から、第２導電型半導体領域１３の深さの５分の２（２／５）程度の深さまで形成される。オーミックコンタクト領域１４は、第２の導電型を有している。オーミックコンタクト領域１４の不純物濃度は、第２導電型半導体領域１３の不純物濃度よりも高い。
【００２５】
複数のＦＬＲ領域１５のうち、横方向において最も基板の内側に設けられるＦＬＲ領域（以下「内部側ＦＬＲ領域」という場合がある）１５は、横方向において、第２導電型半導体領域１３と間隔をあけて設けられている。具体的には、内部側ＦＬＲ領域１５は、基板の厚み方向一方側から見て、第２導電型半導体領域１３と離隔し、かつ第２導電型半導体領域１３を囲繞するように設けられている。他のＦＬＲ領域１５は、基板の厚み方向一方側から見て、内部側ＦＬＲ領域１５と離隔し、かつ内部側ＦＬＲ領域１５を囲繞するように設けられている。
【００２６】
本実施の形態では、半導体基板１１は、厚み方向一方側から見た平面形状が矩形状である。第２導電型半導体領域１３は、半導体基板１１の外周端に沿って、厚み方向一方側から見た平面形状が環状、具体的には略矩形の環状に形成される。各ＦＬＲ領域１５は、厚み方向一方側から見た平面形状が環状、具体的には略矩形の環状に形成される。各ＦＬＲ領域１５は、第２の導電型を有している。
【００２７】
横方向において、各ＦＬＲ領域１５よりも内側および外側、すなわちＦＬＲ領域１５の径方向の内方側および外方側には、各ＦＬＲ領域１５に接して、電界緩和領域１６が形成されている。半導体装置１は、複数の電界緩和領域１６を備える。
【００２８】
各電界緩和領域１６は、ＦＬＲ領域１５よりも深く形成される。たとえば、各電界緩和領域１６は、ＦＬＲ領域１５の厚み方向一方側の表面である半導体エピタキシャル層１２の厚み方向一方側の表面から、半導体エピタキシャル層１２の厚さの２分の１（１／２）程度の深さまで形成される。各電界緩和領域１６は、第１の導電型を有する。
【００２９】
保護膜１７は、半導体エピタキシャル層１２の厚み方向一方側の表面上に設けられている。保護膜１７は、少なくとも、第２導電型半導体領域１３上およびＦＬＲ領域１５上に設けられる。保護膜１７は、オーミックコンタクト領域１４が形成されている領域に対応する位置に開口部１８を有する。開口部１８には、基板の厚み方向一方に開放される開口が形成される。
【００３０】
アノード電極１９は、保護膜１７の開口部１８の開口内に設けられている。アノード電極１９は、保護膜１７の開口部１８の開口内において、オーミックコンタクト領域１４に接している。アノード電極１９は、オーミックコンタクト領域１４を介して、第２導電型半導体領域１３と電気的に接続している。
【００３１】
カソード電極２０は、半導体基板１１の厚み方向他方側の表面上に設けられている。カソード電極２０は、図１に示すように、アノード電極１９と対向して設けられている。
【００３２】
本実施の形態では、第１の導電型をｎ型とし、第２の導電型をｐ型とする。したがって半導体基板１１および半導体エピタキシャル層１２は、ｎ型の導電性を有し、第２導電型半導体領域１３、オーミックコンタクト領域１４、ＦＬＲ領域１５および電界緩和領域１６は、ｐ型の導電性を有する。
【００３３】
次に、本発明の第１の実施の形態である半導体装置１の製造方法について説明する。図２〜図１０は、本発明の第１の実施の形態である半導体装置１の製造方法を説明するための図である。図２〜図１０では、図１と同様に、基板の外周端およびその付近のみを図示し、それよりも内側の部分については図示を省略する。
【００３４】
図２は、第２導電型半導体領域１３の形成が終了した段階の状態を示す断面図である。まず、エピタキシャル層形成工程において、第１の導電型を有する半導体基板１１の厚み方向一方側の表面上に、所定のドーパントを用いたエピタキシャル成長処理を施す。これによって、図２に示すように、半導体基板１１の厚み方向一方側の表面上に、第１の導電型を有する半導体エピタキシャル層１２を形成する。本実施の形態では、所定のドーパントとして、第１の導電型の不純物、具体的にはｎ型不純物を用いる。ｎ型不純物としては、たとえば窒素（Ｎ）、リン（Ｐ）などを用いる。
【００３５】
次に、半導体領域形成工程において、半導体エピタキシャル層１２の厚み方向一方側の表面近傍部のうち、第２導電型半導体領域１３を形成する領域として予め定められる領域（以下「半導体領域形成予定領域」という場合がある）に、所定のドーパントのイオンを注入する処理（以下「イオン注入処理」という場合がある）を施す。本実施の形態では、半導体領域形成予定領域において、半導体エピタキシャル層１２の厚み方向一方側の表面から、半導体エピタキシャル層１２の厚み方向中央部付近にわたってイオンが注入されるように、イオン注入処理を施す。これによって、図２に示すように、半導体エピタキシャル層１２の厚み方向一方側の表面近傍部の一部分、具体的には前述の半導体領域形成予定領域に、第２の導電型を有する第２導電型半導体領域１３を形成する。
【００３６】
半導体領域形成工程におけるイオン注入処理は、単一の注入エネルギーで行ってもよいし、注入エネルギーを段階的に変化させながら、たとえば高いエネルギーから低いエネルギーへ段階的に変化させながら行ってもよい。ここで、「注入エネルギー」とは、イオン注入の加速エネルギーをいう。半導体領域形成工程におけるイオン注入処理で用いる所定のドーパントとしては、本実施の形態では、第２の導電型の不純物、具体的にはｐ型不純物を用いる。ｐ型不純物としては、たとえばアルミニウム（Ａｌ）、ボロン（Ｂ）を用いる。
【００３７】
図３は、オーミックコンタクト領域１４の形成が終了した段階の状態を示す断面図である。第２導電型半導体領域１３を形成した後は、オーミック領域形成工程において、半導体エピタキシャル層１２の第２導電型半導体領域１３が形成されている領域のうち、オーミックコンタクト領域１４を形成する領域として予め定められる領域に、イオン注入処理を施す。これによって、図３に示すように、第２導電型半導体領域１３内に、第２導電型半導体領域１３よりも不純物濃度が高く、第２の導電型を有するオーミックコンタクト領域１４を形成する。
【００３８】
オーミック領域形成工程におけるイオン注入処理は、単一の注入エネルギーで行ってもよいし、注入エネルギーを段階的に変化させながら、たとえば高いエネルギーから低いエネルギーへ段階的に変化させながら行ってもよい。オーミック領域形成工程におけるイオン注入処理で用いる所定のドーパントとしては、本実施の形態では、第２の導電型の不純物、具体的にはｐ型不純物を用いる。ｐ型不純物としては、たとえばアルミニウム（Ａｌ）、ボロン（Ｂ）を用いる。
【００３９】
図４は、ＦＬＲ領域１５の形成が終了した段階の状態を示す断面図である。オーミックコンタクト領域１４を形成した後は、第１注入工程において、半導体エピタキシャル層１２の厚み方向一方側の表面近傍部の予め定める領域に、イオン注入マスク（以下、単に「注入マスク」という場合がある）２１を介してイオン注入処理を施す。これによって、図４に示すように、第２導電型半導体領域１３を囲繞するように複数のＦＬＲ領域１５を形成する。注入マスク２１としては、たとえば写真製版用のフォトレジストまたは酸化膜を用いる。
【００４０】
第１注入工程は、具体的には以下のように行う。まず、マスク形成段階において、半導体エピタキシャル層１２の厚み方向一方側の表面上に、注入マスク２１を形成する。注入マスク２１には、第２導電型半導体領域１３よりも半導体エピタキシャル層１２の外周端側に、複数の開口部を互いに離間させて形成する。本実施の形態では、３つの開口部を形成する。各開口部の横方向における寸法である幅は、半導体装置１の最外エッジに近い開口部ほど小さくなるように選ばれる。各開口部は、第２導電型半導体領域１３を囲繞するように環状に形成される。
【００４１】
次いで、注入段階において、マスク形成段階で形成した注入マスク２１を介して所定のドーパントをイオン注入するイオン注入処理を行う。所定のドーパントとしては、本実施の形態では、第２の導電型の不純物、具体的にはｐ型不純物を用いる。ｐ型不純物としては、たとえばアルミニウム（Ａｌ）、ボロン（Ｂ）を用いる。以上のようにして第１注入工程が行われ、複数のＦＬＲ領域１５が形成される。
【００４２】
複数のＦＬＲ領域１５は、最外エッジに向かって横方向に離間して形成される。つまり、ＦＬＲ領域１５間には、第２導電型半導体エピタキシャル層１２が存在する。ここで、各ＦＬＲ領域１５は、同一の注入面密度を有する。
【００４３】
以上のＦＬＲ領域１５を形成する第１注入工程におけるイオン注入処理は、単一の注入エネルギーで行ってもよいし、注入エネルギーを段階的に変化させながら、たとえば高いエネルギーから低いエネルギーへ段階的に変化させながら行ってもよい。
【００４４】
イオン注入処理では、注入エネルギーが大きいほど、より深くまでイオンが注入される。したがって、単一の注入エネルギーでイオン注入処理を行う場合には、注入エネルギーが大きいほど、半導体エピタキシャル層１２の厚み方向一方側の表面から深い位置に不純物濃度ピークを有する不純物濃度分布が実現される。
【００４５】
図５は、注入マスク２２の形成が終了した段階の状態を示す断面図である。ＦＬＲ領域１５を形成した後は、注入マスク２１をトリミングする。すなわち、注入マスク２１の余分な部分を除去する。トリミングは、たとえば酸素プラズマを用いたアッシング処理によって行われる。トリミングによって、注入マスク２１を構成する各部の横方向における寸法（以下「幅」という）を、予め定める縮小幅の分、縮小した注入マスク２２を形成する。注入マスク２１の各部の幅を、予め定める縮小幅の分、縮小することは、注入マスク２１の開口部の幅を、予め定める拡大幅の分、広げることに相当する。注入マスク２１の各部の縮小幅（以下「マスク縮小幅」という場合がある）は、注入マスク２１の開口部の拡大幅に相当する。
【００４６】
トリミング後の注入マスク２２の各部同士の間隔は、トリミング前の注入マスク２１の各部同士の間隔よりも大きくなる。換言すれば、トリミング後の注入マスク２２の開口部同士の間隔は、トリミング前の注入マスク２１の開口部同士の間隔よりも小さくなる。注入マスク２１の各部の縮小幅、換言すれば注入マスク２１の開口部の拡大幅は、後の工程で形成される電界緩和領域１６の側部の幅となるので、０．１μｍ以上とすることが望ましい。
【００４７】
図６は、電界緩和領域１６の形成が終了した段階の状態を示す断面図である。注入マスク２２を形成した後は、半導体エピタキシャル層１２の厚み方向一方側の表面近傍部のうち、注入マスク２２が形成されていない領域にイオン注入処理を施す。これによって、図６に示すように、各ＦＬＲ領域１５を包含するように複数の電界緩和領域１６が形成される。
【００４８】
電界緩和領域１６を形成する本工程におけるイオン注入処理は、単一の注入エネルギーで行ってもよいし、注入エネルギーを段階的に変化させながら、たとえば高いエネルギーから低いエネルギーへ段階的に変化させながら行ってもよい。
【００４９】
イオン注入処理では、注入エネルギーが大きいほど、より深くまでイオンが注入される。したがって、本実施の形態では、ＦＬＲ領域１５を形成するためのイオン注入エネルギーよりも大きなエネルギーでイオン注入処理を行う。すなわち、電界緩和領域１６を形成するためのイオン注入エネルギーである第２注入工程におけるイオン注入の加速エネルギーは、ＦＬＲ領域１５を形成するためのイオン注入エネルギーである第１注入工程におけるイオン注入の加速エネルギーよりも大きい。このようにすることによって、ＦＬＲ領域１５の底部に接するように、電界緩和領域１６を形成することができる。
【００５０】
電界緩和領域１６のＦＬＲ領域１５の側部に接する部分の横方向における寸法（以下「側部の幅」という）は、０．１μｍ以上とすることが望ましい。電界緩和領域１６のＦＬＲ領域１５の底部に接する部分の半導体基板１１の厚み方向に沿う方向である深さ方向における寸法（以下「深さ」という場合がある）は、０．１μｍ以上とすることが望ましい。
【００５１】
前述の各イオン注入処理の後は、活性化アニール処理を施す。これによって、前述の各工程においてイオン注入された各不純物を、電気的に活性化させることができる。また、活性化アニール処理によって、併せてイオン注入領域の結晶性を回復させることが可能である。
【００５２】
図７は、保護膜１７の形成が終了した段階の状態を示す断面図である。電界緩和領域１６を形成した後は、図７に示すように、半導体エピタキシャル層１２の厚み方向一方側の表面上に、保護膜１７を形成する。保護膜１７は、ＳｉＯ２またはポリイミドなどの絶縁材料から成る絶縁膜によって実現される。
【００５３】
図８は、開口部１８の形成が終了した段階の状態を示す断面図である。保護膜１７を形成した後は、図８に示すように、保護膜１７に開口部１８を形成する。開口部１８は、図８に示すように、開口部１８の底部からオーミックコンタクト領域１４が露出するように形成される。
【００５４】
図９は、アノード電極１９の形成が終了した段階の状態を示す断面図である。開口部１８を形成した後は、開口部１８の底部から露出しているオーミックコンタクト領域１４と電気的に接続するように、図９に示すようにアノード電極１９を形成する。
【００５５】
図１０は、カソード電極２０の形成が終了した段階の状態を示す断面図である。アノード電極１９を形成した後は、半導体基板１１の厚み方向他方側の表面上に、図１０に示すようにカソード電極２０を形成する。
【００５６】
以上の工程を経ることによって、前述の図１に示す本発明の第１の実施の形態である半導体装置１を得る。本実施の形態では、電界緩和領域１６が各ＦＬＲ領域１５の側部および底部に接する構造の半導体装置１を得ることができる。
【００５７】
このような構成の半導体装置１は、前述のようにｐｎ接合に比較的高い逆方向電圧を印加したときに、基板表面あるいはデバイス表面に到達する電界強度を低減することができるとともに、デバイス内部の電界強度も低減することができる。したがって、本実施の形態の半導体装置の製造方法によれば、信頼性を向上することができ、安定した耐圧が得られる高耐圧の半導体装置１を提供することができる。
【００５８】
このような本実施の形態の半導体装置１の効果は、以下に示すシミュレーション結果によって確認されている。シミュレーションについて、以下に詳細に説明する。本願発明者が検討した以下のシミュレーションでは、半導体装置１として、耐圧３３００Ｖの半導体装置、具体的にはｐｎダイオードを製造する場合を想定して、各要素を以下の値に設定している。
【００５９】
第２導電型半導体領域１３およびＦＬＲ領域１５の注入面密度を５×１０１４ｃｍ−２とし、第２導電型半導体領域１３およびＦＬＲ領域１５の注入エネルギーを５００ｋｅＶとする。また、電界緩和領域１６の注入面密度を１×１０１３ｃｍ−２とし、電界緩和領域１６の注入エネルギーを７００ｋｅＶとする。ＦＬＲ領域１５よりも電界緩和領域１６の方が、形成するための注入エネルギーが大きいので、電界緩和領域１６は、ＦＬＲ領域１５の少なくとも底部に接して形成される。
【００６０】
また本シミュレーションでは、終端構造は、２０個のＦＬＲ領域１５で形成されるＦＬＲ構造であるとする。ここで、比較のために、２種類の終端構造、具体的には２種類のＦＬＲ構造を形成したとする。
【００６１】
１種類目のＦＬＲ構造は、電界緩和領域１６を形成するためのマスク縮小幅が０μｍであり、電界緩和領域１６がＦＬＲ領域１５の底部のみに接するように形成されたものである。すなわち、１種類目のＦＬＲ構造は、ＦＬＲ領域１５を形成するための注入マスクを縮小せずに用いて電界緩和領域１６を形成したものである。
【００６２】
２種類目のＦＬＲ構造は、電界緩和領域１６を形成するためのマスク縮小幅が０．１μｍであり、電界緩和領域１６がＦＬＲ領域１５の側部と底部とに接するように形成されたものである。したがって、横方向の第２導電型の不純物濃度に関して、２種類目のＦＬＲ構造は、１種類目のＦＬＲ構造に比べて、濃度分布の傾斜がより緩やかになっている。
【００６３】
以下の説明では、１種類目のＦＬＲ構造を「比較ＦＬＲ構造Ａ」といい、２種類目のＦＬＲ構造を「本件ＦＬＲ構造Ｂ」という場合がある。また、これらを合わせて、「ＦＬＲ構造Ａ，Ｂ」という場合がある。これら２種類のＦＬＲ構造Ａ，Ｂにおいて、半導体エピタキシャル層１２の厚み方向一方側の表面を、「基板表面Ｓ０」という場合がある。これら２種類のＦＬＲ構造Ａ，Ｂが形成された半導体装置１であるｐｎダイオードに、３３００Ｖの逆方向電圧を印加したとする。
【００６４】
図１１は、２種類の終端構造における基板表面に達する電界強度と、第２導電型半導体領域１３からの距離との関係を示すグラフである。図１１において、横軸は、第２導電型半導体領域１３からの距離［μｍ］を示し、縦軸は電界強度［ＭＶ／ｃｍ］を示す。図１１の横軸の方向は、基板の横方向、すなわち図１の紙面に向かって左右方向に相当する。図１１では、２種類のＦＬＲ構造Ａ，Ｂについて、基板表面Ｓ０に達する電界を、第２導電型半導体領域１３からの距離の関数として示している。
【００６５】
基板表面Ｓ０に達する電界強度の最大値は、１種類目のＦＬＲ構造である比較ＦＬＲ構造Ａのように、電界緩和領域１６を形成するためのマスク縮小幅を０μｍとして形成した場合は、２．７ＭＶ／ｃｍとなる。これに対し、２種類目のＦＬＲ構造である本件ＦＬＲ構造Ｂのように、電界緩和領域１６を形成するためのマスク縮小幅を０．１μｍとして形成して、横方向の第２導電型の不純物濃度に関して、１種類目のＦＬＲ構造Ａに比べて濃度分布の傾斜がより緩やかになっている場合は、基板表面Ｓ０に達する電界強度の最大値は、１．６ＭＶ／ｃｍとなることが判った。
【００６６】
上記の結果から、以下のことがわかる。本実施の形態では、ＦＬＲ領域１５の不純物濃度の１０分の１（１／１０）以下の不純物濃度を有する電界緩和領域１６を、横方向においてＦＬＲ領域１５よりも内側および外側に、ＦＬＲ領域１５に接して形成する。この場合に、トリミングにおけるマスク縮小幅を０．１μｍ以上として、ＦＬＲ領域１５の側方に電界緩和領域１６を０．１μｍ以上設けることによって、イオンが散乱してできる程度の横方向の濃度分布の傾斜に比べて、緩やかな濃度分布の傾斜が実現される。
【００６７】
これによって、ｐｎ接合に高い逆方向電圧を印加した場合、電界の集中度合いが緩和され、基板表面に到達する電界強度が低減される。したがって、基板外部での沿面放電が抑制され、半導体装置の耐圧の低下を防ぐことができるので、電界の集中を抑え、安定した耐圧が得られる高耐圧の半導体装置を実現することができる。
【００６８】
図１２は、２種類の終端構造に印加する逆方向電圧と、デバイス内部の電界強度の最大値との関係を示すグラフである。図１２において、横軸は、逆方向電圧［Ｖ］を示し、縦軸は電界強度の最大値［ＭＶ／ｃｍ］を示す。
【００６９】
図１２では、注入面密度を５×１０１４ｃｍ−２とし、注入エネルギーを５００ｋｅＶとしてＦＬＲ領域１５を形成した後、縮小幅を０．１μｍとして注入マスクのトリミングを行い、注入面密度を１×１０１３ｃｍ−２とし、注入エネルギーを７００ｋｅＶとして、電界緩和領域１６を形成する場合（Ｄ）および電界緩和領域１６を形成しない場合（Ｃ）のそれぞれの構造について、デバイス内部の電界強度の最大値と、逆方向電圧との関係を示している。以下の説明では、電界緩和領域１６を形成する場合のＦＬＲ構造を「ＦＬＲ構造Ｄ」といい、電界緩和領域１６を形成しない場合のＦＬＲ構造を「ＦＬＲ構造Ｃ」という場合がある。また、これらを合わせて、「ＦＬＲ構造Ｃ，Ｄ」という場合がある。
【００７０】
図１３および図１４は、ＦＬＲ領域端部の断面的な電界強度分布のシミュレーション結果を示す図である。図１３および図１４において、横軸は、第２導電型半導体領域１３からの距離Ｘ［μｍ］を示し、縦軸は、基板表面Ｓ０からの距離Ｙ［μｍ］を示す。図１３および図１４の横軸の方向は、基板の横方向、すなわち図１の紙面に向かって左右方向に相当する。図１３および図１４では、前述の２種類のＦＬＲ構造Ｃ，Ｄについて、電界強度分布を示している。図１３は、ＦＬＲ構造Ｃのシミュレーション結果を示し、図１４は、ＦＬＲ構造Ｄのシミュレーション結果を示している。
【００７１】
図１３に示すシミュレーション結果から、電界緩和領域１６を形成しない場合（Ｃ）は、３３００Ｖの逆方向電圧を印加したときのデバイス内部の電界強度の最大値Ｐ１は、３．８ＭＶ／ｃｍとなることが判った。
【００７２】
また図１４に示すシミュレーション結果から、電界緩和領域を形成する場合（Ｄ）は、３３００Ｖの逆方向電圧を印加したときのデバイス内部の電界強度の最大値Ｐ２は、３．０ＭＶ／ｃｍとなることが判った。このことから、電界緩和領域１６を形成することによって、デバイス内部の電界強度も低減し、信頼性を向上することができることが判る。
【００７３】
本実施の形態では、以上に述べた構成のＦＬＲ領域１５および電界緩和領域１６を備える半導体装置１を製造するに際して、ＦＬＲ領域１５および電界緩和領域１６を形成するために、半導体エピタキシャル層１２に対してイオン注入処理を施している。ＦＬＲ領域１５の形成のためのイオン注入処理に際して、注入面密度が、１×１０１３ｃｍ−２〜１×１０１５ｃｍ−２となるように、イオン注入処理を施すことが望ましい。注入面密度は、不純物領域の厚さにわたる不純物濃度の積分に等しい。不純物濃度が一定の場合には、注入面密度は、不純物濃度と不純物領域の厚さとの積に等しい。
【００７４】
ここで、ＦＬＲ領域１５の深さ、すなわち厚み方向における寸法である厚さは、０．２μｍ〜２．０μｍ程度である。また、ＦＬＲ領域１５は、２個から１００個程度で構成されており、一様な注入幅／間隔配置、非一様な注入幅／間隔配置、および／または一様な注入幅／間隔と非一様な注入幅／間隔の組合せで配置されている。また、当該電界緩和領域１６の形成のためのイオン注入処理に際して、注入面密度が、１×１０１２ｃｍ−２〜５×１０１３ｃｍ−２となるように、イオン注入処理を施すことが望ましい。
【００７５】
ここで、電界緩和領域１６の深さ、すなわち厚さは、０．４μｍ〜３．０μｍ程度である。また、電界緩和領域１６を形成するための注入マスク縮小幅は、０．１μｍ以上であることが望ましい。また、電界緩和領域１６は、ＦＬＲ領域１５の側部および底部に接することが望ましい。ＦＬＲ領域１５の側部に接する部分である電界緩和領域１６の側部の幅は、０．１μｍ以上とすることが望ましい。ＦＬＲ領域１５の底部に接する部分の電界緩和領域１６の深さ、すなわち深さ方向における寸法は、０．１μｍ以上とすることが望ましい。これによって、本発明の効果が充分に発揮される。
【００７６】
＜第２の実施の形態＞
図１５は、本発明の第２の実施の形態である半導体装置２の構成を示す断面図である。本実施の形態の半導体装置２は、前述の第１の実施の形態の半導体装置１と構成が類似しているので、半導体装置１と異なる部分について説明し、半導体装置１に対応する部分については同一の参照符を付して、共通する説明を省略する。本実施の形態においても、前述の第１の実施の形態と同様に、第１の導電型をｎ型とし、第２の導電型をｐ型とする。
【００７７】
本実施の形態の半導体装置２は、前述の第１の実施の形態の半導体装置１と同様に、ｐｎダイオードである。本実施の形態の半導体装置２は、前述の第１の実施の形態の半導体装置１と同様に、半導体基板１１、半導体エピタキシャル層１２、第２導電型半導体領域１３、オーミックコンタクト領域１４、ＦＬＲ領域２５、電界緩和領域２６、保護膜１７、アノード電極１９およびカソード電極２０を備えて構成される。
【００７８】
前述の第１の実施の形態の半導体装置１では、前述の図１に示すように、複数のＦＬＲ領域１５および電界緩和領域１６が、基板表面まで形成されている。これに対して、本実施の形態の半導体装置２では、図１５に示すように、複数のＦＬＲ領域２５および電界緩和領域２６が、基板表面から離隔して形成されている。つまり、基板表面と、ＦＬＲ領域２５および電界緩和領域２６との間には、第１導電型の半導体エピタキシャル層１２が介在している。換言すれば、ＦＬＲ領域２５および電界緩和領域２６よりも半導体エピタキシャル層１２の表面側には、第１導電型の半導体エピタキシャル層１２が存在している。第１導電型の半導体エピタキシャル層１２は、第１導電型の半導体領域に相当する。
【００７９】
本実施の形態の半導体装置２は、ＦＬＲ領域２５および電界緩和領域２６をイオン注入処理で形成するときに、ＦＬＲ領域２５上および電界緩和領域２６上に半導体エピタキシャル層１２が残存するように、イオン注入エネルギーを調節することによって製造される。
【００８０】
基板表面から、ＦＬＲ領域２５および電界緩和領域２６までの距離は、０．１μｍ以上とすることが望ましい。これによって、ＦＬＲ領域２５および電界緩和領域２６を、深さ方向において不純物濃度が最大になる位置が、半導体エピタキシャル層１２の表面から０．１μｍ以上離間した位置に存在するようにすることができる。このとき、複数のＦＬＲ領域２５は、半導体エピタキシャル層１２の表面からの深さが同一の位置では同一の不純物濃度を有するように形成される。
【００８１】
本実施の形態の半導体装置２においても、前述の第１の実施の形態で説明した効果と同様の効果を得ることができる。つまり、ｐｎ接合に比較的高い逆方向電圧を印加した場合でも、基板表面に到達する電界強度が低減するとともに、デバイス内部の電界強度も低減することができる。したがって、安定した耐圧が得られる高耐圧の半導体装置を提供することができる。
【００８２】
＜第３の実施の形態＞
図１６は、本発明の第３の実施の形態である半導体装置３の構成を示す断面図である。本実施の形態の半導体装置３は、前述の第２の実施の形態の半導体装置２と構成が類似しているので、半導体装置２と異なる部分について説明し、半導体装置２に対応する部分については同一の参照符を付して、共通する説明を省略する。本実施の形態においても、前述の第１の実施の形態と同様に、第１の導電型をｎ型とし、第２の導電型をｐ型とする。
【００８３】
本実施の形態の半導体装置３は、前述の第２の実施の形態の半導体装置２と同様に、ｐｎダイオードである。本実施の形態の半導体装置３は、前述の第２の実施の形態の半導体装置２と同様に、半導体基板１１、半導体エピタキシャル層１２、第２導電型半導体領域１３、オーミックコンタクト領域１４、ＦＬＲ領域３５、電界緩和領域３６、保護膜１７、アノード電極１９およびカソード電極２０を備えて構成される。
【００８４】
前述の第２の実施の形態の半導体装置２では、前述の図１５に示すように、複数のＦＬＲ領域２５上に、第１導電型の半導体エピタキシャル層１２が介在している。これに対して、本実施の形態の半導体装置３では、図１６に示すように、複数のＦＬＲ領域３５の上部に接するように電界緩和領域３６が形成されており、基板表面と電界緩和領域３６との間には、第１導電型の半導体エピタキシャル層１２が介在している。
【００８５】
本実施の形態の半導体装置３は、ＦＬＲ領域３５および電界緩和領域３６をイオン注入処理で形成するときに、ＦＬＲ領域３５上および電界緩和領域３６上に半導体エピタキシャル層１２が残存するように、さらに電界緩和領域３６がＦＬＲ領域３５の上部に接するように、イオン注入エネルギーを調節することによって製造される。
【００８６】
本実施の形態の半導体装置３においても、前述の第１の実施の形態で説明した効果と同様の効果を得ることができる。つまり、ｐｎ接合に比較的高い逆方向電圧を印加した場合でも、基板表面に到達する電界強度が低減するとともに、デバイス内部の電界強度も低減することができる。したがって、安定した耐圧が得られる高耐圧の半導体装置を提供することができる。
【００８７】
以上に述べた第１〜第３の実施の形態では、半導体装置がｐｎダイオードである場合について説明したが、終端構造として、ＦＬＲ領域および電界緩和領域を有する、ショットキーダイオード、ＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor；略称：ＩＧＢＴ）などにおいても、前述の各実施の形態の構造、すなわちＦＬＲ領域の横方向端部から所定の幅をもって、ＦＬＲ領域よりも低い不純物濃度を有する電界緩和領域を形成した構造を適用することができる。
【００８８】
また、半導体として、たとえばＳｉＣ（炭化珪素、シリコンカーバイド）など、不純物の熱拡散が生じにくい材料に対して、本発明のような精密な不純物濃度制御の効果が特に大きい。すなわち、第１〜第３の実施の形態のように、半導体で構成される部分である半導体基板１１、半導体エピタキシャル層１２、第２導電型半導体領域１３、オーミックコンタクト領域１４、ＦＬＲ領域１５および電界緩和領域１６が炭化珪素で構成される場合に、特に効果が大きい。
【００８９】
以上に述べた第１〜第３の実施の形態では、第１の導電型をｎ型とし、第２の導電型をｐ型としているが、第１の導電型をｐ型とし、第２の導電型をｎ型としてもよい。この場合、半導体基板１１、半導体エピタキシャル層１２および電界緩和領域１６，２６，３６は、ｐ型の導電性を有し、第２導電型半導体領域１３、オーミックコンタクト領域１４およびＦＬＲ領域１５，２５，３５は、ｎ型の導電性を有する。
【００９０】
本発明は、その発明の範囲内において、実施の形態の構成要素を適宜、変形または省略することが可能である。
【符号の説明】
【００９１】
１，２，３  半導体装置、１１  半導体基板、１２  半導体エピタキシャル層、１３  第２導電型半導体領域、１４  オーミックコンタクト領域、１５，２５，３５  ＦＬＲ領域、１６，２６，３６  電界緩和領域、１７  保護膜、１８  開口部、１９  アノード電極、２０  カソード電極。
【図１】
2013168549.tif 000003
【図２】
2013168549.tif 000004
【図３】
2013168549.tif 000005
【図４】
2013168549.tif 000006
【図５】
2013168549.tif 000007
【図６】
2013168549.tif 000008
【図７】
2013168549.tif 000009
【図８】
2013168549.tif 000010
【図９】
2013168549.tif 000011
【図１０】
2013168549.tif 000012
【図１１】
2013168549.tif 000013
【図１２】
2013168549.tif 000014
【図１５】
2013168549.tif 000015
【図１６】
2013168549.tif 000016
【図１３】
2013168549.tif 000017
【図１４】
2013168549.tif 000018