(57)【要約】【課題】ラジオ帯域へ干渉することなく、低コストで、バックライトの調光周波数の干渉による画面ビートノイズを防止する液晶表示装置およびその駆動方法を提供する。【解決手段】ＴＦＴにより各画素が駆動されることで映像を表示する液晶表示部１７０と、バックライト調光信号に基づいて液晶表示部１７０に光を供給するバックライトユニット１６０と、各画素のＴＦＴのゲート電圧を供給するゲート制御部１５０と、ゲート制御部１５０の出力周期を制御するゲートクロック信号を生成する第１信号制御部１１０と、バックライト調光信号に基づいて液晶表示部１７０の共通電極に供給する共通電圧を生成する第２信号制御部１２０とを備える。【選択図】図１
2013182231.tif 000002
【特許請求の範囲】
【請求項１】
ＴＦＴにより各画素が駆動されることで映像を表示する液晶表示部と、バックライト調光信号に基づいて前記液晶表示部に光を供給するバックライトユニットと、前記各画素のＴＦＴのゲート電圧を供給するゲート制御部と、前記ゲート制御部の出力周期を制御するゲートクロック信号を生成する第１信号制御部と、前記バックライト調光信号に基づいて前記液晶表示部の共通電極に供給する共通電圧を生成する第２信号制御部とを備えることを特徴とする液晶表示装置。
【請求項２】
前記第２信号制御部は、電圧レベルを調整できる２つの信号を生成する電圧調整部と、前記バックライト調光信号に基づいて前記電圧調整部からの２つの信号のいずれかを選択して駆動信号を生成する電圧選択部と、前記駆動信号を電流増幅して前記共通電圧を生成する電流増幅部を備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第２信号制御部は、前記バックライト調光信号に同期してバックライト調光信号と逆位相かつ同周波数の共通電圧を出力することを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
ＴＦＴにより各画素を駆動することで映像を表示する液晶表示装置の駆動方法であって、前記液晶表示装置の液晶表示部に供給される光を調光するためのバックライト調光信号に基づいて、前記液晶表示部の共通電極の共通電圧を生成して供給することを特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示モジュール等の液晶表示装置およびその駆動方法に関し、特に高輝度のバックライトを用いた際の干渉ノイズを低減できる液晶表示装置およびその駆動方法に関するものである。
【背景技術】
【０００２】
液晶ディスプレイにおいてバックライトの輝度を調光する場合に、バックライトドライバーの調光周波数（ＰＷＭパルスの周波数）と液晶ディスプレイに入力されている駆動信号のフレーム周波数との干渉による画面ビートノイズが発生することがある。画面ビートノイズとは、画面全体に波状や横線状の縞模様が入るノイズを指す。
【０００３】
近年、液晶ディスプレイ付きの車載機器が増えてきており、その多くがＮＴＳＣ方式、ＰＡＬ方式などの複数方式の入力に対応している。各方式では液晶ディスプレイの駆動信号の周波数が異なるため、ある方式での駆動信号の周波数とインバータの調光周波数とが干渉して、画面にビートが発生するという問題がある。
【０００４】
この画面ビートノイズの原因はいくつか存在するが、その中の１つとしてＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）の光特性があげられる。ＴＦＴとは液晶ディスプレイの各画素に配置されたスイッチング（駆動）素子のことであるが、一般的にこれに用いられるａ−Ｓｉ（Ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ）は、光に反応する性質を持つ。ａ−Ｓｉ  ＴＦＴは、光が照射されると導体性質を帯び、光が照射されないと不導体性質を帯びる。この性質のため、ａ−Ｓｉ  ＴＦＴへ光が照射されると画素内の寄生容量が増加し、輝度変化がおきる。バックライトのＯＮ／ＯＦＦにより一画面内で輝度が変化すると画面ビートノイズが現れる。
【０００５】
バックライトユニットの光が一定に照射される場合には液晶パネル全面に光が行き渡るため、一画面内での輝度変化はなく画面ビートノイズの問題はない。しかし、輝度を調整するために、バックライトを周期的にオン／オフするＰＷＭ（Ｐｕｌｓｅ−Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式でバックライトの輝度を調節する場合、前述の問題が発生する。
【０００６】
駆動信号のフレーム周波数とＰＷＭ調光周波数が同期していなければフレーム毎に規則的な帯の移動が観測され、画面上を流れる画面ビートとなり、逆に駆動信号のフレーム周波数とＰＷＭ調光周波数が逓倍関係にあり同期している場合は画面内の固定位置に現れる画面ビートとなる。
【０００７】
このＴＦＴの光特性起因の画面ビートノイズに関してはＴＦＴ製造過程での対策方法もあるが、製造工程数が増えてしまい生産能力低下・コストアップにつながってしまう。そこで液晶ディスプレイ駆動回路にて対策が様々検討されている。
【０００８】
欧州向けの液晶テレビ等においては画面ビートノイズの発生を抑えるために、入力駆動信号のフレーム周波数に応じて、バックライトドライバーの調光周波数をもっとも画面ビートノイズが現れにくい、最適な調光周波数になるように切り替える対策を行っている。画面ビートノイズを抑えるためにバックライトドライバーの調光周波数を制御する技術が開示されている文献として、例えば特許文献１および２が挙げられる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−１５２３３７号公報
【特許文献２】特開２００７−１７１６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の調光周波数可変対策や調光周波数を映像同期信号に同期させる方法においては、高調波成分がラジオ等の周波数帯へ妨害ノイズとして発生してしまう問題があり、特に車載機器のようにラジオ機能を持つ機器においては問題となる。
【００１１】
本発明は、従来の問題を解決するためになされたもので、ＴＦＴの製造方法変更といった液晶ディスプレイのコストアップを避け、ラジオ等の他の周波数帯へ影響のない周波数を維持しつつ画面ビートノイズを防止することのできる液晶表示装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために本発明の第一の局面は液晶表示装置に向けられている。本発明の液晶表示装置は、ＴＦＴにより各画素が駆動されることで映像を表示する液晶表示部と、バックライト調光信号に基づいて液晶表示部に光を供給するバックライトユニットと、各画素のＴＦＴのゲート電圧を供給するゲート制御部と、ゲート制御部の出力周期を制御するゲートクロック信号を生成する第１信号制御部と、バックライト調光信号に基づいて液晶表示部の共通電極に供給する共通電圧を生成する第２信号制御部とを備えている。
【００１３】
また、第２信号制御部は、電圧レベルを調整できる２つの信号を生成する電圧調整部と、バックライト調光信号に基づいて電圧調整部からの２つの信号のいずれかを選択して駆動信号を生成する電圧選択部と、駆動信号を電流増幅して共通電圧を生成する電流増幅部を備える。
【００１４】
ここで、第２信号制御部は、バックライト調光信号に同期してバックライト調光信号と逆位相かつ同周波数の共通電圧を出力する。
【００１５】
また、本発明の第二の局面は、ＴＦＴにより各画素を駆動することで映像を表示する液晶表示装置の駆動方法に向けられている。本発明の液晶表示装置の駆動方法は、液晶表示装置の液晶表示部に供給される光を調光するためのバックライト調光信号に基づいて、液晶表示部の共通電極の共通電圧を生成して供給する。
【発明の効果】
【００１６】
本発明の液晶表示装置およびその駆動方法によれば、バックライトのＯＮ／ＯＦＦによる一画面内での輝度差分をなくすことで、ラジオ等の他の周波数帯へ影響のない周波数を維持しつつ画面ビートノイズを防止することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態における液晶表示装置のブロック図
【図２】図１に示す液晶表示装置の一画素の概略構成図
【図３】図２に示す一画素の概略構成の等価回路図
【図４】図２に示すＴＦＴ２１０の断面図
【図５】画素電極電圧の変化を説明する図
【図６】図１に示す第２信号制御部１２０の詳細ブロック図
【図７】図６の第２信号制御部１２０の回路の一例を示す図
【図８】図１に示す第２信号制御部１２０の入力信号と出力信号の関係を示すタイミングチャート
【図９】第２信号制御部１２０の出力信号による補正効果を説明する図
【発明を実施するための形態】
【００１８】
以下、本発明の一実施の形態における液晶表示装置について図面を参照しながら説明する。図１は本発明の一実施の形態における液晶表示装置のブロック図である。図２は、図１に示す液晶表示装置の一画素の概略構成図である。図１に示すように、本実施の形態における液晶表示装置は、第１信号制御部１１０、第２信号制御部１２０、バックライト制御部１３０、ソース制御部１４０、ゲート制御部１５０、バックライトユニット１６０、表示部１７０及び階調電圧生成部１８０を含む。
【００１９】
図１を参照すると、第１信号制御部１１０は、入力映像信号（Ｒ、Ｇ、Ｂ）と第１信号制御部１１０への入力制御信号を出力する描画マイコン（図示せず）などと接続され、この入力制御信号を用いてソース制御部１４０とゲート制御部１５０の駆動用の信号を生成する。入力制御信号の例としては、水平同期信号（ＨＳＹＮＣ）、垂直同期信号（ＶＳＹＮＣ）、クロック信号（ＣＬＫ）、データイネーブル信号（ＤＥ）などがある。第１信号制御部１１０には、例えばタイミングコントローラーが用いられる。
【００２０】
第２信号制御部１２０はバックライト調光信号（以下、ＢＬＰＷＭと呼ぶ）を受け、表示部１７０の共通電極に共通電圧（Ｖｃｏｍ）を供給する。ここで、ＢＬＰＷＭはバックライトを調光するための信号であり、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式で所定のデューティ比を有する周期的にオン／オフされた信号である。
【００２１】
バックライト制御部１３０は、周期的にオン／オフされた電源や電流をバックライトユニット１６０に供給する。バックライト制御部１３０には、例えばＬＥＤドライバー回路やインバータ回路が用いられる。
【００２２】
表示部１７０は等価回路上で、複数の信号線（Ｓ１〜Ｓｍ、Ｇ１〜Ｇｎ）とこれらに接続されて、マトリックス形状に配列された複数の画素（Ｐｉｘ）を含む。図２を参照すると、表示部１７０の各画素（Ｐｉｘ）は、互いに対向する画素電極２４０および共通電極２２０とその間に入っている液晶層とを含む。
【００２３】
信号線Ｓ１〜Ｓｍ、Ｇ１〜Ｇｎは、それぞれ、ソース電圧を伝達するソース線（Ｓ１〜Ｓｍ）とゲート信号（「走査信号」ともいう）を伝達するゲート線（Ｇ１〜Ｇｎ）を指す。ソース線（Ｓ１〜Ｓｍ）は列方向に延長され、互いに平行であり、ゲート線（Ｇ１〜Ｇｎ）は行方向に延長され、互いに平行である。
【００２４】
各画素（Ｐｉｘ）は、信号線（Ｓ１〜Ｓｍ、Ｇ１〜Ｇｎ）に接続したスイッチング素子（ＴＦＴ）２１０と、これに接続した液晶キャパシタ（Ｃｌｃ）２３０と、ストレージキャパシタ（Ｃｓｔ）２５０を含む。スイッチング素子（ＴＦＴ）２１０の制御端子はゲート線と接続し、入力端子はソース線、出力端子は液晶キャパシタ（Ｃｌｃ）２３０およびストレージキャパシタ（Ｃｓｔ）２５０と接続している。
【００２５】
液晶キャパシタ（Ｃｌｃ）２３０は、画素電極２４０と共通電極２２０と接続する。画素電極２４０は、スイッチング素子（ＴＦＴ）２１０と接続しソース線からソース電圧を受け、共通電極２２０は共通電圧（Ｖｃｏｍ）の印加を受ける。図２とは異なり、共通電極２２０が液晶キャパシタ（Ｃｌｃ）２３０から見て画素電極２４０と同じ側に配置される場合もある。また、二つの電極２２０、２４０は平板ではなく棒線状に形成される場合もある。
【００２６】
ストレージキャパシタ（Ｃｓｔ）２５０は、液晶キャパシタ（Ｃｌｃ）２３０の補助的な役割をし、画素電圧の保持を補助する機能をもつ。
【００２７】
カラー表示には、空間分割方式と時分割方式がある。空間分割方式では各画素（Ｐｉｘ）が基本色を持ち、基本色の組み合わせでカラーを表現する。例えば、赤色、緑色、青色の光の三原色を基本色とし画素を縦や横のストライプに配置し空間的な和で色を表現する。基本色の空間的な配置は、例えば、各画素（Ｐｉｘ）に対応する共通電極２２０の上または下の領域に基本色のカラーフィルタ（図示せず）の配置により実現する。カラーフィルタは画素電極２４０の上または下に配置してもよい。時分割方式では画素（Ｐｉｘ）が時間によって交互に基本色を表示し時間的な和で所望する色を表示するようにする。
【００２８】
表示部１７０には画素電極２４０側、共通電極２２０側の片方もしくは両方にそれぞれ偏光子（図示せず）が配置されてもよい。
【００２９】
階調電圧生成部１８０では、画素（Ｐｉｘ）の透過率に関連する階調電圧（以下、Ｖｒｅｆという）を生成する。生成されたＶｒｅｆはソース制御部１４０へ供給される。階調電圧は、共通電圧（Ｖｃｏｍ）に対して正極性のもの、負極性のものを含んでもよい。
【００３０】
ソース制御部１４０は、表示部１７０のソース線（Ｓ１〜Ｓｍ）と接続しており、階調電圧生成部１８０からの階調電圧を選択し、これをソース電圧としてソース線（Ｓ１〜Ｓｍ）に印加する。しかし、階調電圧生成部１８０が階調電圧を全てではなく、いくつかの基準階調電圧だけを提供する場合もあり、その場合、ソース制御部１４０は基準階調電圧を分割して所望するソース電圧を生成する。
【００３１】
ゲート制御部１５０は、表示部１７０のゲート線（Ｇ１〜Ｇｎ）と接続し、ゲートオン電圧（ＶＧＨ）とゲートオフ電圧（ＶＧＬ）のいずれかのゲート信号をゲート線（Ｇ１〜Ｇｎ）に印加する。
【００３２】
バックライトユニット１６０は、バックライト制御部１３０からバックライト信号（ＢＬＣＯＮＴ）の供給を受け、表示部１７０に光を供給する。バックライトユニット１６０は複数の光素子（図示せず）を含んでもよく、光素子はＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や、ＣＣＦＬ（Ｃｏｌｄ  Ｃａｔｈｏｄｅ  Ｆｌｕｏｒｅｓｃｅｎｔ  Ｌａｍｐ）であってもよい。
【００３３】
第１信号制御部１１０は、ソース制御部１４０、ゲート制御部１５０を制御する。第２信号制御部１２０は、表示部１７０の共通電極２２０へＶｃｏｍ信号を供給し、画素電極２４０への印加電圧と共に液晶の透過率を決定する。バックライト制御部１３０はバックライトユニット１６０を制御する。
【００３４】
これら、第１信号制御部１１０、第２信号制御部１２０、バックライト制御部１３０、ソース制御部１４０、ゲート制御部１５０、階調電圧生成部１８０の実装方法はいくつかある。例えば、それぞれが少なくとも一つの集積回路チップの形態で表示部１７０の上に直接装着されるＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）や、表示部１７０に取り付けられるフレキシブル印刷回路フィルム（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）（図示せず）の上に実装されるＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）がある。
【００３５】
また、別途の回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）（図示せず）の上に実装されてもよい。これとは異なり、これらの第１信号制御部１１０、第２信号制御部１２０、バックライト制御部１３０、ソース制御部１４０、ゲート制御部１５０、階調電圧生成部１８０は、信号線（Ｇ１〜Ｇｎ、Ｓ１〜Ｓｍ）およびスイッチング素子（ＴＦＴ）２１０などと共に表示部１７０に集積されてもよい。
【００３６】
以上のように構成された液晶表示装置について、以下にその動作を説明する。
第１信号制御部１１０は、外部の描画マイコンやグラフィックコントローラ（図示せず）から入力映像信号（Ｒ、Ｇ、Ｂ）およびその表示を制御する入力制御信号を受ける。入力映像信号（Ｒ、Ｇ、Ｂ）は、各画素（Ｐｉｘ）の階調（輝度レベル）情報を含んでおり、階調数はデジタルのビット数で表現される。例えば１０ビットの入力映像信号であれば２の１０乗（＝１０２４）の階調を持ち、８ビットの入力映像信号であれば２の８乗（＝２５６）、６ビットの入力映像信号であれば２の６乗（＝６４）個の階調を有している。本実施形態における入力映像信号（Ｒ、Ｇ、Ｂ）および入力制御信号は、低電圧差動信号伝送方式（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌ：以下、ＬＶＤＳという）で供給されてもよい。
【００３７】
また、第１信号制御部１１０は、入力映像信号（Ｒ、Ｇ、Ｂ）と入力制御信号とに基づいて、入力映像信号（Ｒ、Ｇ、Ｂ）を表示部１７０の動作条件に合うように適切に処理し、映像信号（Ｒ、Ｇ、Ｂ）、ソース制御信号（Ｌｏｇｉｃ１）およびゲート制御信号（Ｌｏｇｉｃ２）を生成する。その後、第１信号制御部１１０は、ソース制御信号（Ｌｏｇｉｃ１）と処理した映像信号（Ｒ、Ｇ、Ｂ）をソース制御部１４０に、ゲート制御信号（Ｌｏｇｉｃ２）をゲート制御部１５０に伝送する。
【００３８】
ソース制御信号（Ｌｏｇｉｃ１）は、映像信号（Ｒ、Ｇ、Ｂ）の取り込みタイミングを知らせるクロック（ＳＳＣ）と、ソース制御部１４０への１ライン分の映像信号（Ｒ、Ｇ、Ｂ）の入力開始タイミングを知らせる水平同期開始信号（ＳＳＰ）と、ソース線（Ｓ１〜Ｓｍ）にアナログソース電圧の出力タイミングを知らせるロード信号（ＬＯＡＤ）とを含む。ソース制御信号（Ｌｏｇｉｃ１）は、共通電圧（Ｖｃｏｍ）に対するアナログソース電圧の極性を反転させる反転信号（ＰＯＬ）や、ソース制御部１４０が映像信号（Ｒ、Ｇ、Ｂ）を取り込む際に極性を反転させる信号（ＲＥＶ）を含んでもよい。
【００３９】
ゲート制御信号（Ｌｏｇｉｃ２）は、走査開始を指示する走査開始信号（ＧＳＰ）とゲートオン電圧（ＶＧＨ）の出力周期を制御するＧＳＣを含む。またゲート制御信号（Ｌｏｇｉｃ２）は、ゲート制御部１５０の全出力電圧をゲートオン電圧（ＶＧＨ）とする信号（ＸＯＮ）や全出力電圧をゲートオフ電圧（ＶＧＬ）とするイネーブル信号（ＧＯＥ）をさらに含んでもよい。
【００４０】
ソース制御部１４０は映像信号（Ｒ、Ｇ、Ｂ）を受信し、受信した映像信号（Ｒ、Ｇ、Ｂ）に対応する階調電圧（Ｖｒｅｆ）を選択して、対応するアナログソース電圧を生成した後、これをロード信号（ＬＯＡＤ）によるタイミングで該当するソース線（Ｓ１〜Ｓｍ）に印加する。
【００４１】
ゲート制御部１５０は、第１信号制御部１１０からのゲート制御信号（Ｌｏｇｉｃ２）に応じて、ゲートオン電圧（ＶＧＨ）をゲート線（Ｇ１〜Ｇｎ）に印加し、このゲート線（Ｇ１〜Ｇｎ）に接続されたスイッチング素子（ＴＦＴ）２１０をオンさせる。表示部１７０ではソース線（Ｓ１〜Ｓｍ）に印加されたアナログソース電圧が、オンしたスイッチング素子（ＴＦＴ）を通じて該当画素（Ｐｉｘ）に印加される。
【００４２】
画素（Ｐｉｘ）に印加されたアナログソース電圧と共通電圧（Ｖｃｏｍ）との差異は液晶キャパシタ（Ｃｌｃ）の画素電圧として表れる。この画素電圧の大きさでバックライトユニット１６０からの光の透過量が決まる。具体的には次の通りとなる。液晶層の液晶分子は画素電圧の大きさによって配向が変化する。
【００４３】
バックライトユニット１６０で発光した光は偏光子を通過して直線偏光となった後、この液晶層を通過する。直線偏光の向きは通過する液晶分子の配列状態に応じて変化する。直線偏光の向きが変化した光は再度、偏光子を通り、これによって光の透過率の変化として表れる。以上の動作により、画素（Ｐｉｘ）はデジタル映像信号（Ｒ、Ｇ，Ｂ）の階調が示す輝度を表示する。なお、偏光子と液晶層を通過した光がカラーフィルタを通ることで色の表示ができる。
【００４４】
前述の過程を１水平周期（１Ｈとも呼ばれる。水平同期信号（ＨＳＹＮＣ）およびデータイネーブル信号（ＤＥ）の一周期と同じ周期）を１単位として、最初のゲート線Ｇ１からゲート線Ｇｎまで１ラインずつ順にゲートオン電圧（ＶＧＨ）を印加して、全ての画素（Ｐｉｘ）にソース電圧を印加し、１フレームの映像を表示する。
【００４５】
１フレームが終わると、次のフレームが始まり、各画素（Ｐｉｘ）に印加されるソース電圧の極性が直前のフレームでの極性と反対になるようにソース制御部１４０の出力状態が制御される（フレーム反転）。例えばこの反転動作はソース制御部１４０に印加される反転信号（ＰＯＬ）などにより制御される。また、１フレームの内においても反転信号（ＰＯＬ）の特性に応じて、ソース線を通じて印加されるアナログソース電圧の極性が周期的に変化（ライン反転またはドット反転）したり、隣り合う１画素に印加されるアナログソース電圧の極性が互いに異なってもよい（列反転またはドット反転）。
【００４６】
図３は、図２に示す一画素の概略構成の等価回路図である。図４は図２のスイッチング素子（ＴＦＴ）２１０の断面図である。図５は画素電極２４０の電圧の変化を説明する図である。
【００４７】
図３を参照すると、各画素には前述したスイッチング素子（ＴＦＴ）２１０、液晶キャパシタ（Ｃｌｃ）２３０、ストレージキャパシタ（Ｃｓｔ）２５０の他、寄生キャパシタ（Ｃｇｄ）３１０が存在する。
【００４８】
図４によると寄生キャパシタ（Ｃｇｄ）３１０はスイッチング素子（ＴＦＴ）２１０に光が当たっているか否かで値が変化する。これはスイッチング素子（ＴＦＴ）２１０に使用されているａ−Ｓｉ４１０及びａ−Ｓｉ（ｎ＋）４２０の影響によるものである。ａ−Ｓｉ４１０及びａ−Ｓｉ（ｎ＋）４２０は光が照射されると導体性質を帯び、光が照射されないと不導体性質を有するようになる。この性質のため、光の照射の有無によりストレージキャパシタ（Ｃｇｄ）３１０の値が変化する。
【００４９】
図５によると前述したゲート線Ｇｉ上の各画素（Ｐｉｘ）にスイッチング素子（ＴＦＴ）２１０を通してアナログソース電圧が印加された後、電圧保持のためスイッチング素子（ＴＦＴ）２１０のゲート電圧がゲートオン電圧（ＶＧＨ）からゲートオフ電圧（ＶＧＬ）に変化する。このとき、寄生キャパシタ（Ｃｇｄ）３１０の影響により画素電圧がΔＶ分低下する。
【００５０】
ΔＶは次の式で表される。
【００５１】
ΔＶ=ΔＶｇ×｛Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓｔ）｝
但し、ΔＶｇ：ゲート電圧変化量（ＶＧＨ−ＶＧＬ）
Ｃｇｄ：ゲート・ドレイン間の寄生キャパシタ
Ｃｓｔ：ストレージキャパシタ
Ｃｌｃ：液晶キャパシタ
また、バックライトＯＦＦ時の寄生キャパシタをＣｇｄ＿ｏｆｆ、バックライトオン時の寄生キャパシタをＣｇｄ＿ｏｎとすると、Ｃｇｄ＿ｏｎ＞Ｃｇｄ＿ｏｆｆの関係となる。したがって、バックライトオン時のΔＶ＿ｏｎとバックライトオフ時のΔＶ＿ｏｆｆとの関係はΔＶ＿ｏｎ＞ΔＶ＿ｏｆｆとなる。
【００５２】
図６は図１に示す第２信号制御部１２０の詳細ブロック図で、図７はその回路図である。図８は図１に示す第２信号制御部１２０の入力信号と出力信号のタイミングチャートである。なお、図８中の横破線は各信号のＧＮＤレベルを示している。
【００５３】
図６において、第２信号制御部１２０はＤＡコンバーター（ＤＡＣ）等の直流電圧を調整でき、２出力の信号を出力できるＶｃｏｍ  ＤＣ電圧調整部１２１と、Ｖｃｏｍ  ＤＣ電圧調整部１２１からの２つの電圧を受けＢＬＰＷＭにより２つの信号から１つを選択するＶｃｏｍ  ＤＣ電圧選択部１２２と、電流増幅部１２３を含む。
【００５４】
Ｖｃｏｍ  ＤＣ電圧調整部１２１は任意に調整できる信号を２出力できる機能を持ち、Ｖｃｏｍ  ＤＣ電圧選択部１２２へ２つの信号Ｖｃｏｍ＿ＤＣ＿ＨとＶｃｏｍ＿ＤＣ＿Ｌを供給する。Ｖｃｏｍ＿ＤＣ＿ＨはＶｃｏｍ＿ＤＣ＿Ｌより電圧レベルが高いものとする。Ｖｃｏｍ  ＤＣ電圧選択部１２２はＶｃｏｍ  ＤＣ電圧調整部１２１からの信号をＢＬＰＷＭの極性により切り替えられる構成とする。ＢＬＰＷＭがＨｉ（バックライトがＯＮ）の時はＶｃｏｍ＿ＤＣ＿Ｌを選択し、ＢＬＰＷＭがＬｏ（バックライトがＯＦＦ）の時はＶｃｏｍ＿ＤＣ＿Ｈを選択する。Ｖｃｏｍ  ＤＣ電圧調整部１２１にて選択され出力される矩形波信号をＶｃｏｍ＿ＤＣ（駆動信号）とする。最終段の電流増幅部１２３は例えばオペアンプやプッシュプル回路等を含む。
【００５５】
Ｖｃｏｍ  ＤＣ電圧調整部１２１では２つの信号を出力できるものとするが、その２信号はフリッカ調整が十分できる電圧設定範囲をもつ。電流増幅部１２３ではＶｃｏｍ＿ＤＣ（駆動信号）を受け、共通電圧（Ｖｃｏｍ）を制御して輝度補正が機能する十分な大きな電流容量をもって、共通電極へ補正のための共通電圧（Ｖｃｏｍ）を出力する。
【００５６】
図８に示すように、第２信号制御部１２０はＢＬＰＷＭに同期してＢＬＰＷＭと逆位相かつ同周波数の共通電圧（Ｖｃｏｍ）を出力する。Ｖｃｏｍ信号の補正によりバックライトＯＮ時とＯＦＦ時の画素電圧差分分を、Ｖｃｏｍ信号をシフトすることにより、液晶にかかる電圧である「画素電圧−Ｖｃｏｍ電圧」を一定にして輝度差を補正できる。
【００５７】
図９はＶｃｏｍ信号を第２信号制御部１２０により補正した場合の補正効果を示した図である。バックライトＯＦＦ時とＯＮ時により画素電圧のシフト量ΔＶが異なる。第２信号制御部１２０によりＶｃｏｍ電圧をバックライトＯＦＦ／ＯＮに合わせて調整することにより、画素電圧−Ｖｃｏｍ電圧を一定に保ち、輝度変化を補正し均一にすることができる。
【００５８】
なお、ＴＦＴの特性ばらつきによりΔＶ（ΔＶ＿ｏｎ、ΔＶ＿ｏｆｆ含む）はばらつく。そのばらつきに対して、Ｖｃｏｍ  ＤＣ電圧調整部１２１の出力電圧はリニアに電圧レベルを調整できる構成とする。
【００５９】
図７は、図６の第２信号制御部１２０の回路の一例を示す図である。図６のＶｃｏｍ  ＤＣ電圧調整部１２１に該当する箇所を２ＣＨ出力のＤＡＣ（ＤＡコンバーター）７１０、Ｖｃｏｍ  ＤＣ電圧選択部１２２に該当する箇所をアナログスイッチ（Ａ−ＳＷ）７２０、電流増幅部１２３に該当する箇所をボルテージフォロワ回路（オペアンプ）７３０とする。
【００６０】
本構成とすると、ＤＡＣ７１０において２つ電圧（Ｖｃｏｍ＿ＤＣ＿Ｈ、Ｖｃｏｍ＿ＤＣ＿Ｌ）が生成される。また、アナログスイッチ７２０においてＢＬＰＷＭがＨｉ（ハイ）の時にＶｃｏｍ＿ＤＣ＿Ｌを、Ｌｏ（ロー）の時にＶｃｏｍ＿ＤＣ＿Ｈを出力する構成をとることでＶｃｏｍ＿ＤＣが得られる。ＤＡＣ７１０からの電圧（Ｖｃｏｍ＿ＤＣ＿Ｈ、Ｖｃｏｍ＿ＤＣ＿Ｌ）は電圧レベル可変とする。最終段のボルテージフォロワ回路７３０にて電流増幅を行いＶｃｏｍ信号として出力する。
【００６１】
なお、ボルテージフォロワ回路７３０の−入力端子に振幅を決定する矩形波を入力することで、ライン反転駆動にも対応可能である。
【００６２】
以上のように、本実施の形態によれば、第２信号制御部１２０によるＶｃｏｍ信号供給回路を備えることにより、バックライトオン／オフによるΔＶの差分を補正することができるため、バックライトオン時とオフ時の輝度変化を補正し均一にすることができる。これにより画面ビートノイズを防止することができる。
【００６３】
本発明の液晶表示装置によれば、映像方式によらずバックライト調光周波数を一定にできるため、調光周波数をラジオ帯と干渉しない周波数に固定することができるため、さらにラジオノイズの低減という効果が得られる。
【００６４】
また、液晶セルのスイッチング素子（ＴＦＴ）の構造を変えることなく駆動回路による画面ビートノイズ対策を行うことにより、液晶セルの生産工程数やマスク開発費の増加を防ぐことができるため、低コストで良品質な液晶表示装置としてを得ることができる。
【産業上の利用可能性】
【００６５】
本発明の液晶表示装置およびその駆動方法は、バックライトのＯＮ／ＯＦＦによる一画面内での輝度差分をなくすことで、ラジオ等の他の周波数帯へ影響のない周波数を維持しつつ画面ビートノイズを防止できるという効果を有し、テレビ、ディスプレイ付き車載機器、モニター、携帯電話などに有用である。
【符号の説明】
【００６６】
１１０    第１信号制御部
１２０    第２信号制御部
１２１    Ｖｃｏｍ  ＤＣ電圧調整部
１２２    Ｖｃｏｍ  ＤＣ電圧選択部
１２３    電流増幅部
１３０    バックライト制御部
１４０    ソース制御部
１５０    ゲート制御部
１６０    バックライトユニット
１７０    表示部
１８０    階調電圧生成部
２１０    スイッチング素子（ＴＦＴ）
２２０    共通電極
２３０    液晶キャパシタ（Ｃｌｃ）
２４０    画素電極
２５０    ストレージキャパシタ（Ｃｓｔ）
３１０    寄生キャパシタ（Ｃｇｄ）
４１０    ａ−Ｓｉ
４２０    ａ−Ｓｉ（ｎ＋）
４３０    ドレイン電極
４４０    Ｇａｔｅ
７１０    ＤＡＣ（ＤＡコンバーター）
７２０    アナログスイッチ（Ａ−ＳＷ）
７３０    ボルテージフォロワ回路
【図１】
2013182231.tif 000003
【図２】
2013182231.tif 000004
【図３】
2013182231.tif 000005
【図４】
2013182231.tif 000006
【図５】
2013182231.tif 000007
【図６】
2013182231.tif 000008
【図７】
2013182231.tif 000009
【図８】
2013182231.tif 000010
【図９】
2013182231.tif 000011