(57)【要約】【課題】静電気保護素子の繰り返し放電可能回数を増加させ、素子の耐久性を向上させる。【解決手段】静電気保護素子１は、絶縁性表面２ａを有する基体２と、絶縁性表面２ａ上において相互に離間して対向配置された一対の放電電極３ａ，３ｂと、少なくとも一対の放電電極３ａ，３ｂ間に設けられた機能層４と、一対の放電電極３ａ，３ｂと電気的に接続された一対の端子電極５ａ，５ｂとを備えている。一対の端子電極５ａ，５ｂは、めっきにより形成された厚膜電極であり、端子電極５ａ，５ｂと重なる領域における放電電極３ａ，３ｂの幅Ｗ２は、一対の放電電極３ａ，３ｂが相互に近接する先端部の幅Ｗ１よりも広い。【選択図】図２
2013182755.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性表面を有する基体と、
前記絶縁性表面上において相互に離間して対向配置された一対の放電電極と、
少なくとも前記一対の放電電極間に設けられた機能層と、
前記一対の放電電極上にそれぞれ設けられ且つ当該放電電極と電気的に接続された一対の端子電極とを備え、
前記一対の端子電極は、めっきにより形成された厚膜電極であり、
前記端子電極と重なる領域における前記放電電極の幅は、前記一対の放電電極が相互に近接する先端部の幅よりも広いことを特徴とする静電気保護素子。
【請求項２】
前記一対の端子電極間に設けられ、前記機能層を覆う保護層をさらに備え、
前記一対の端子電極の各々は、前記保護層の外表面に露出する電極面を有する、請求項１に記載の静電気保護素子。
【請求項３】
前記一対の放電電極の各々の前記先端部の端面は、前記絶縁性表面に向かって下りのテーパー面であることを特徴とする請求項１又は２に記載の静電気保護素子。
【請求項４】
前記一対の放電電極の前記幅は段階的に変化する、請求項１乃至３のいずれか一項に記載の静電気保護素子。
【請求項５】
前記一対の端子電極の各々は多層構造を有し、当該端子電極の上層部間の距離は下層部間の距離よりも広い、請求項１乃至４のいずれか一項に記載の静電気保護素子。
【請求項６】
前記一対の放電電極は、前記基体に向かって該放電電極間のギャップ幅が狭くなる多段構造を有する、請求項１乃至５のいずれか一項に記載の静電気保護素子。
【請求項７】
前記一対の放電電極は多層構造であり、
前記一対の放電電極の下層の電極幅は等幅であり、
前記一対の放電電極の上層の電極幅は等幅であって、前記下層の電極幅よりも広い、請求項６に記載の静電気保護素子。
【請求項８】
前記一対の放電電極は多層構造であり、
前記一対の放電電極の下層の電極幅は段階的に変化し、
前記一対の放電電極の上層の電極幅は等幅であって、前記下層の電極幅よりも広い、請求項６に記載の静電気保護素子。
【請求項９】
前記一対の放電電極は多層構造であり、
前記一対の放電電極の下層の電極幅は段階的に変化し、
前記一対の放電電極の上層の電極幅は前記下層の電極幅とともに段階的に変化し、かつ、各段の幅は前記下層の対応する段の幅よりも広い、請求項６に記載の静電気保護素子。
【請求項１０】
前記一対の放電電極の少なくとも前記先端部のコーナー部がラウンド状である、請求項１乃至９のいずれか一項に記載の静電気保護素子。
【請求項１１】
前記保護層の外表面であって、少なくとも前記ギャップと平面視にて重なる領域に設けられた、樹脂材料からなる保護膜をさらに備える、請求項１乃至１０のいずれか一項に記載の静電気保護素子。
【請求項１２】
前記機能層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットである、請求項１乃至１１のいずれか一項に記載の静電気保護素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気保護素子に関し、特に、静電気保護素子の電極構造に関するものである。
【背景技術】
【０００２】
近年、高速な信号伝送インターフェースとしてＵＳＢやＨＤＭＩなどの規格が広く普及し、パーソナルコンピュータやデジタルハイビジョンテレビなど数多くのデジタル機器に用いられている。これらのインターフェースは、古くから一般的であったシングルエンド伝送方式とは異なり、一対の信号ラインを用いて差動信号（ディファレンシャルモード信号）を伝送する差動信号方式が採用されている。
【０００３】
差動伝送方式は、シングルエンド伝送方式と比べて信号ラインから発生する放射電磁界が少ないだけでなく、外来ノイズの影響を受けにくいという優れた特徴を有している。このため、信号の小振幅化が容易であり、小振幅化による立ち上がり時間及び立ち下がり時間の短縮によって、シングルエンド伝送方式よりも高速な信号伝送を行うことが可能となる。
【０００４】
一方、これらの高速デジタルインターフェースでは、高転送レートの微小信号を取り扱うため、静電気に対して非常に敏感なＩＣが使用され、静電気が大きな問題となる。特に、ＩＣの微細化に伴う低容量化により、ＥＳＤ（Electro-Static Discharge）耐性はますます低下する方向にあるため、帯電した人体との接触やケーブルの挿抜などで発生する静電気パルスからＩＣを保護することが重要な技術課題となっている。さらに、ＵＳＢ３．０やＨＤＭＩ１．４などの最新の規格では、携帯電話での使用を想定した超小型コネクタが規定されており、今後はこれらのインターフェースを搭載した小型機器の静電気対策が求められている。
【０００５】
静電気によるＩＣの破壊を防止するため、信号ラインとグランドとの間に静電気対策部品としてのバリスタを挿入する方法が知られている。しかし、バリスタを使用すると信号波形が鈍り、信号品質が劣化することから、より低容量の静電気対策部品が求められている。
【０００６】
特許文献１では、基体の絶縁性表面上において相互に離間して対向配置された一対の電極と、電極間に配置された機能層とを備えた静電気保護素子が提案されている。機能層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであり、過電圧が印加された際に機能層を介して放電電極間で初期放電が確保される。さらに、この静電気保護素子は、一対の電極間のギャップが基体に向かって狭くなる多段構造を有しているので、基体側（下段）の電極間での放電が促進されるとともに、その上段の電極により放電の際に発生する熱が高効率で拡散される。そのため、放電による電極の破損を抑制することができ、素子の耐久性、つまり繰り返し放電可能回数を高めることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１４７２２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の静電気保護素子はその繰り返し放電可能回数の増加、耐久性のさらなる向上が求められている。また、非常に小型で製造も容易な静電気保護素子が求められている。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明による静電気保護素子は、絶縁性表面を有する基体と、前記絶縁性表面上において相互に離間して対向配置された一対の放電電極と、少なくとも前記一対の放電電極間に設けられた機能層と、前記一対の放電電極上にそれぞれ設けられ且つ当該放電電極と電気的に接続された一対の端子電極とを備え、前記一対の端子電極は、めっきにより形成された厚膜電極であり、前記端子電極と重なる領域における前記放電電極の幅は、前記一対の放電電極が相互に近接する先端部の幅よりも広いことを特徴とする。
【００１０】
本発明によれば、放電電極上にボリュームの大きい端子電極が設けられると共に、放電電極と端子電極との接触面積が広く確保されているので、放熱性を高めることができ、これにより放電電極の耐久性を向上させることができる。また、端子電極と接続される領域の幅だけが広く設定され、放電電極の先端部の幅は相対的に狭いので、放電電極の先端部がチップの側面（外周面）に近づくことで静電破壊が素子の外部に影響することを防止することができる。
【００１１】
本発明による静電気保護素子は、前記一対の端子電極間に設けられ、前記機能層を覆う保護層をさらに備え、前記一対の端子電極の各々は、前記保護層の外表面に露出する電極面を有することが好ましい。この構成によれば、静電破壊によって生じた熱を素子の実装面側へ速やかに放熱させることができる。
【００１２】
本発明において、前記一対の放電電極の各々の前記先端部の端面は、前記絶縁性表面に向かって下りのテーパー面であることが好ましい。
【００１３】
本発明において、前記一対の放電電極の前記幅は段階的に変化することが好ましい。この場合、一対の放電電極の前記幅は２段階に変化してもよく、３段階に変化してもよい。なお、一対の放電電極の幅は直線的に変化してもよい。
【００１４】
本発明において、前記一対の端子電極の各々は多層構造を有し、当該端子電極の上層部間の距離は下層部間の距離よりも広いことが好ましい。この構成によれば、素子の表面に露出する一対の端子電極間の距離をある程度引き離しながら、端子電極全体の十分なボリュームを確保して放電電極の放熱性を向上させ、これにより繰り返し放電可能回数を向上させることができる。
【００１５】
本発明において、前記一対の放電電極は、前記基体に向かって該放電電極間のギャップ幅が狭くなる多段構造を有することが好ましい。静電気吸収は放電電極の破壊を伴うため、放電を繰り返すといずれ放電電極が使えなくなり、静電気吸収機能が失われる。しかし、本発明によれば、ギャップを介して対面する一対の放電電極の端面を多段構造としているので、下段側の放電電極（主電極層）における静電気吸収性能の低下を、上段側の放電電極（補助電極層）によって補強することができる。したがって、繰り返しの使用による耐久性を高めることができる。
【００１６】
本発明において、前記一対の放電電極は多層構造であり、前記一対の放電電極の下層の電極幅は等幅であり、前記一対の放電電極の上層の電極幅は等幅であって、前記下層の電極幅よりも広いことが好ましい。
【００１７】
本発明において、前記一対の放電電極は多層構造であり、前記一対の放電電極の下層の電極幅は段階的に変化し、前記一対の放電電極の上層の電極幅は等幅であって、前記下層の電極幅よりも広いこともまた好ましい。
【００１８】
本発明において、前記一対の放電電極は多層構造であり、前記一対の放電電極の下層の電極幅は段階的に変化し、前記一対の放電電極の上層の電極幅は前記下層の電極幅とともに段階的に変化し、かつ、各段の幅は前記下層の対応する段の幅よりも広いこともまた好ましい。
【００１９】
本発明においては、前記一対の放電電極の少なくとも前記先端部のコーナー部がラウンド状であることが好ましい。この構成によれば、電界集中によって特定の箇所で静電気吸収が繰り返されることを防止することができ、素子の寿命を長くすることができる。
【００２０】
本発明による静電気保護素子は、前記保護層の外表面であって、少なくとも前記ギャップと平面視にて重なる領域に設けられた、樹脂材料からなる保護膜をさらに備えることが好ましい。この構成によれば、耐候性を高めることができ、保護層では保護しきれない水分や機械的ダメージから機能層を確実に保護することができる。
【００２１】
本発明において、前記機能層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであることが好ましい。
【００２２】
本発明において、前記絶縁性無機材料は、Ａｌ２Ｏ３、ＴｉＯ２、ＳｉＯ２、ＺｎＯ、Ｉｎ２Ｏ３、ＮｉＯ、ＣｏＯ、ＳｎＯ２、Ｖ２Ｏ５、ＣｕＯ、ＭｇＯ、ＺｒＯ２、ＡｌＮ、ＢＮ及びＳｉＣよりなる群から選択される少なくとも１種であることが好ましい。また、前記導電性無機材料は、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ及びＰｔよりなる群から選択される少なくとも１種の金属又はこれらの金属化合物であることが好ましい。
【００２３】
本発明の他の側面による静電気保護素子は、絶縁性表面を有する基体と、前記絶縁性表面上において相互に離間して対向配置された一対の放電電極と、少なくとも前記一対の放電電極間に設けられた機能層と、前記一対の放電電極上にそれぞれ設けられ且つ当該放電電極と電気的に接続された一対の端子電極とを備え、前記一対の端子電極は、めっきにより形成された厚膜電極であり、前記一対の端子電極間のギャップ幅は、前記一対の放電電極間のギャップ幅よりも広く、前記端子電極は多段構造を有し、上段の端子電極間の距離は下段の端子電極間の距離よりも広いことを特徴とすることを特徴とする。
【００２４】
本発明のさらに他の側面による静電気保護素子は、絶縁性表面を有する基体と、前記絶縁性表面上において相互に離間して対向配置された一対の放電電極と、少なくとも前記一対の放電電極間に設けられた機能層と、前記一対の放電電極上にそれぞれ設けられ且つ当該放電電極と電気的に接続された一対の端子電極とを備え、前記一対の端子電極は、めっきにより形成された厚膜電極であり、前記一対の放電電極が相互に近接する先端部のコーナー部の平面形状がラウンド状であることを特徴とすることを特徴とする。
【００２５】
本発明のさらに他の側面による静電気保護素子は、絶縁性表面を有する基体と、前記絶縁性表面上において相互に離間して対向配置された一対の放電電極と、少なくとも前記一対の放電電極間に設けられた機能層と、前記一対の放電電極上にそれぞれ設けられ且つ当該放電電極と電気的に接続された一対の端子電極とを備え、前記一対の端子電極は、めっきにより形成された厚膜電極であり、前記一対の放電電極が相互に近接する先端部の端面は、前記絶縁性表面に向かって下りのテーパー面となっていることを特徴とすることを特徴とする。
【００２６】
本発明のさらに他の側面による静電気保護素子は、絶縁性表面を有する基体と、前記絶縁性表面上において相互に離間して対向配置された一対の放電電極と、少なくとも前記一対の放電電極間に設けられた機能層と、前記一対の放電電極上にそれぞれ設けられ且つ当該放電電極と電気的に接続された一対の端子電極と、前記保護層の外表面であって少なくとも前記ギャップと平面視にて重なる領域に設けられた樹脂材料からなる保護膜とを備え、前記一対の端子電極は、めっきにより形成された厚膜電極であることを特徴とする。
【発明の効果】
【００２７】
本発明によれば、静電気保護素子の繰り返し放電可能回数を増加させることができ、素子の耐久性を向上させることができる。また、本発明によれば、非常に小型で高性能な静電気保護素子を実現することができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の第１の実施の形態による静電気保護素子の構成を示す略側面図である。
【図２】図２は、図１に示す静電気保護素子の略平面図である。
【図３】図３は、機能層４の構造を示す略平面図である。
【図４】図４は、静電気保護素子の製造方法について説明するためのフローチャートである。
【図５】図５は、本発明の第２の実施形態による静電気保護素子の構成を示す略側面図である。
【図６】図６は、図５に示した静電気保護素子の略平面図である。
【図７】図７は、本発明の第３の実施形態による静電気保護素子の構成を示す略側面図である。
【図８】図８は、図７に示した静電気保護素子の略平面図である。
【図９】図９（ａ）〜（ｃ）は、図８に示した多段構造の放電電極のバリエーションを示す略平面図である。
【図１０】図１０は、図８に示した多段構造の放電電極の他のバリエーションを示す略平面図である。
【図１１】図１１は、端子電極３ａ，３ｂの平面形状の変形例を示す略平面図である。
【発明を実施するための形態】
【００２９】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００３０】
図１は、本発明の第１の実施の形態による静電気保護素子の構成を示す略側面図である。また、図２は、図１に示す静電気保護素子の略平面図である。
【００３１】
図１及び図２に示すように、この静電気保護素子１は、基体２と、基体２上に配設された一対の放電電極３ａ，３ｂと、一対の放電電極３ａ，３ｂの間に配設された機能層４と、一対の放電電極３ａ，３ｂとそれぞれ電気的に接続された一対の端子電極５ａ，５ｂと、機能層４の上方およびその周辺領域を覆う保護層６と、機能層４の上方であって保護層６の上面に形成された保護膜７とを備える。この静電気保護素子１において、機能層４は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に、放電電極３ａ，３ｂ間で初期放電が確保されるように設計されている。
【００３２】
基体２は、絶縁性表面２ａを有する。ここで、絶縁性表面２ａを有する基体２とは、絶縁性材料からなる基板の他、基板上の一部に又は全面に絶縁膜が製膜されたものを含む概念である。なお、基体２は、少なくとも放電電極３ａ，３ｂ及び機能層４を支持可能なものであれば、その寸法形状は特に制限されないが、例えば０．３×０．６×０．２（ｍｍ）とすることができる。このような小型の素子は、最新のインターフェースに対応した非常に小型な機器に好ましく使用することができる。
【００３３】
基体２の具体例としては、例えば、ＮｉＺｎフェライトやアルミナ、シリカ、マグネシア、窒化アルミ等の誘電率が５０以下、好ましくは２０以下の低誘電率材料を用いたセラミック基板や単結晶基板等が挙げられる。また、各種公知の基板の表面に絶縁膜を形成したものを用いてもよい。絶縁膜としては、ＮｉＺｎフェライトやアルミナ、シリカ、マグネシア、窒化アルミ等の誘電率が５０以下、好ましくは２０以下の低誘電率材料を用いることができる。絶縁膜は、基体２の絶縁性表面を提供するだけでなく、基体２の表面の凹凸を吸収し、放電電極３ａ，３ｂの下地面の平坦性を確保する役割を果たす。なお、絶縁膜の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の手法を適用できる。また、基板及び絶縁膜の膜厚は、適宜設定可能である。
【００３４】
基体２の絶縁性表面２ａには、一対の放電電極３ａ，３ｂが相互に離間して配設されている。本実施形態では、一対の放電電極３ａ，３ｂは単層の薄膜電極であり、基体２の平面略中央位置に所定幅のギャップを介して対向配置されている。
【００３５】
放電電極３ａ，３ｂを構成する素材としては、例えば、Ｎｉ、Ｃｒ、Ａｌ、Ｐｄ、Ｔｉ、Ｃｕ、Ａｇ、Ａｕ及びＰｔなどから選ばれた少なくとも一種類の金属、或いはこれらの合金等が挙げられるが、これらに特に限定されない。
【００３６】
放電電極３ａ，３ｂの厚みは、後述する機能層４の形成を損なわない観点から、０．１〜２μｍの範囲内で設定することが好ましく、放電電極３ａ，３ｂ間のギャップ幅ΔＧの等倍以下にすることが特に好ましい。放電電極３ａ，３ｂが厚すぎると機能層４の平坦性や連続性が悪くなり、静電気吸収性能が低下するからである。
【００３７】
図２に示すように、放電電極３ａ，３ｂの各々の平面形状は凸パターンであり、その先端部どうしがギャップを介して互いに向き合った構成を有している。放電電極３ａ，３ｂは、相互に近接する一対の先端部の幅Ｗ１は比較的狭いが、中央部から後端部にかけての幅Ｗ２は、先端部の幅Ｗ１よりも広い。ここで「先端部」とは、相手側の放電電極に近いほうの部分を意味し、「後端部」とは、相手側の放電電極から遠いほうの部分を意味する。
【００３８】
このような形状により、端子電極５ａ，５ｂと重なる領域（端子電極形成領域）における放電電極３ａ，３ｂの幅Ｗ２は、放電電極３ａ，３ｂが相互に近接する先端部の幅Ｗ１よりも広くなる。換言すると、ギャップを介して互い向き合う平行な辺の長さは比較的短く、これとは反対側に位置する辺の長さは比較的長い。基体２の幅Ｗ０に対し、先端部の幅Ｗ１は０．５Ｗ０〜０．６Ｗ０であることが好ましく、後端部の幅Ｗ２は０．７Ｗ０〜０．９Ｗ０であることが好ましい。さらに、放電電極３ａ（または３ｂ）の先端から端子電極５ａ（または５ｂ）までの距離（あるいは、幅Ｗ１を有する放電電極３ａ，３ｂの先端部の長さ）ΔＬは２０〜２５０μｍであることが好ましい。
【００３９】
このように、放電電極３ａ，３ｂを凸パターンにし、対向面よりもその後ろ側の幅を広くした場合には、放電電極３ａ，３ｂの後ろ側にそれぞれ設けられる端子電極５ａ，５ｂとの接触面積を広くすることができるので、放電電極３ａ，３ｂの放熱性を高めることができる。また、放電電極３ａ，３ｂは、端子電極５ａ，５ｂと接続される領域の幅だけが広く、相互に対向する先端部の幅Ｗ１は相対的に狭いので、放電電極３ａ，３ｂの先端部が素子の側面（外周面）に近づきすぎ、静電破壊が素子の外部に影響することを防止することができる。
【００４０】
放電電極３ａ，３ｂ間のギャップ幅ΔＧは、好ましくは０．５〜１０μｍ、より好ましくは０．５〜８μｍの範囲内で設定される。この範囲内であれば、低電圧初期放電を確保できるとともに、ギャップ形成時の加工容易性を保ちつつ放電電極間の短絡を抑制することができる。ここで「ギャップ幅ΔＧ」とは、放電電極３ａ，３ｂ間の最短距離を意味する。ただし、先端部の対向する辺は互いに平行であるため、ギャップ幅ΔＧは先端部の幅方向の全体にわたって実質的に一定である。
【００４１】
本実施形態において、一対の放電電極３ａ，３ｂの先端部のコーナー部Ｒ１の平面形状はラウンド状である。コーナー部Ｒ１の曲率半径は２〜１０μｍであることが好ましい。この形状によれば、電界集中によって放電電極３ａ，３ｂの先端部のコーナー部で静電気吸収が繰り返されることを防止することができ、素子の寿命を長くすることができる。なお、本発明では先端部以外のコーナー部をラウンドさせてもかまわない。
【００４２】
本実施形態において、放電電極３ａ，３ｂの先端部の端面の断面形状はテーパー状である。詳細は後述するが、放電電極３ａ，３ｂの先端部の端面を下地面（絶縁性表面２ａ）に対して下りのテーパー面とした場合には、機能層４に含まれる導電性無機材料の島状パターンが放電電極の端面による段差の影響を受けないので、きれいに分散した島状パターンを形成することができ、静電気吸収効果を高めることができる。
【００４３】
機能層４は、一対の放電電極３ａ，３ｂ間に配設されている。本実施形態では、上述した基体２の絶縁性表面２ａ上及び放電電極３ａ，３ｂ上に、機能層４が積層された構成となっている。この機能層４の平面形状、寸法及びその配置は、過電圧が印加された際に自身を介して放電電極３ａ，３ｂ間で初期放電が確保されるように設計されている限り、特に限定されない。機能層４の詳細については後述する。
【００４４】
一対の端子電極５ａ，５ｂは、放電電極３ａ，３ｂの表面にそれぞれめっきにより形成された厚膜電極（バンプ電極）である。端子電極５ａ，５ｂの厚さは、特に限定されないが、１０〜４５μｍの範囲内で設定することが好ましい。端子電極５ａ，５ｂの平面形状は図２において破線で示すように矩形である。
【００４５】
一対の端子電極５ａ，５ｂの各々は、保護層６を貫通してその外表面に露出する電極面を有する。そのため、静電気保護素子１は、図１における上面を下向きにして表面実装されるものである。
【００４６】
例えば、端子電極５ａ，５ｂがチップの底面、側面及び上面にかけて連続的に形成されたコの字状の薄膜電極である場合、接続不良やコンタクト抵抗の増加の問題がある。しかし、本実施形態のように端子電極のボリュームが大きくしかもＬＧＡ（Land Grid Array）の場合にはこのような問題がなく、電気の流れの連続性を良くすることができる。静電気吸収時のエネルギーは熱に変換されるが、この熱を吸収する電極部材を実装端子として使用することで、放電電極３ａ，３ｂの破壊の原因となる熱を実装面側に早く逃すことができる。
【００４７】
保護層６は一対の端子電極５ａ，５ｂ間のギャップを埋めるように設けられており、機能層４を覆っている。保護層６の材料は、特に限定されるものではないが、アルミナ等の無機絶縁材料であることが好ましく、機能層４の無機絶縁材料と同一の材料であることが特に好ましい。
【００４８】
保護層６の外表面には樹脂材料からなる保護膜７が設けられている。この保護膜７は、機能層４と平面視にて重なる領域に設けられている。この構成によれば、素子の耐候性をさらに高めることができ、保護層６では保護しきれない水分や機械的ダメージから機能層を確実に保護することができる。
【００４９】
端子電極５ａ，５ｂの表面にはめっき膜８ａ，８ｂがそれぞれ形成されている。めっき膜８ａ，８ｂは、例えば、Ｎｉ及びＡｕを順に成膜してなる２層のめっき膜である。このめっき膜８ａ，８ｂにより、端子電極５ａ，５ｂの半田の濡れ性を高めることができ、電気的および機械的接続の信頼性を高めることができる。また、端子電極面を保護層６の表面、さらには保護膜７の表面よりも高くすることができる。
【００５０】
図３は、機能層４の構造を示す略平面図である。
【００５１】
図３に示すように、機能層４は、絶縁性無機材料４ａのマトリックス中に島状の導電性無機材料４ｂの集合体が不連続に点在した海島構造のコンポジットから構成されている。本実施形態では、機能層４は、逐次スパッタリングを行うことにより形成されている。より具体的には、下地絶縁膜の表面及び／又は放電電極３ａ，３ｂ上に、導電性無機材料４ｂをスパッタリングして部分的に（不完全に）成膜した後、引き続き絶縁性無機材料４ａをスパッタリングすることにより、謂わば、島状に点在した導電性無機材料４ｂの層とこれを覆う絶縁性無機材料４ａの層との積層構造のコンポジットが形成されている。
【００５２】
マトリックスを構成する絶縁性無機材料４ａの具体例としては、例えば、金属酸化物、金属窒化物等が挙げられるが、これらに特に限定されない。絶縁性やコスト面を考慮すると、Ａｌ２Ｏ３、ＴｉＯ２、ＳｉＯ２、ＺｎＯ、Ｉｎ２Ｏ３、ＮｉＯ、ＣｏＯ、ＳｎＯ２、Ｖ２Ｏ５、ＣｕＯ、ＭｇＯ、ＺｒＯ２、ＡｌＮ、ＢＮ及びＳｉＣが好ましい。これらは、１種を単独で用いても、２種以上を併用してもよい。これらの中でも、絶縁性マトリックスに高度の絶縁性を付与する観点からは、Ａｌ２Ｏ３やＳｉＯ２等を用いることがより好ましい。一方、絶縁性マトリックスに半導体性を付与する観点からは、ＴｉＯ２やＺｎＯを用いることがより好ましい。絶縁性マトリックスに半導体性を付与することで、より低い電圧より放電を開始する静電気保護素子を得ることができる。絶縁性マトリックスに半導体性を付与する方法は、特に限定されないが、例えば、これらＴｉＯ２やＺｎＯを単独で用いたり、これらを他の絶縁性無機材料４ａと併用すればよい。特に、ＴｉＯ２は、アルゴン雰囲気中でスパッタリングする際に酸素が欠損し易く、電気伝導度が高くなる傾向にあるので、絶縁性マトリックスに半導体性を付与するにはＴｉＯ２を用いることが特に好ましい。
【００５３】
導電性無機材料４ｂの具体例としては、例えば、金属、合金、金属酸化物、金属窒化物、金属炭化物、金属ホウ化物等が挙げられるが、これらに特に限定されない。導電性を考慮すると、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ及びＰｔ、或いは、これらの合金が好ましい。
【００５４】
絶縁性無機材料４ａ及び導電性無機材料４ｂの好ましい組み合わせとしては、特に限定されないが、例えば、ＡｕとＡｌ２Ｏ３の組み合わせ、ＣｕとＳｉＯ２の組み合わせ、及び、ＡｕとＳｉＯ２の組み合わせが挙げられる。これらの材料で構成された静電気保護素子は、電気的特性に優れるだけでなく、島状の導電性無機材料４ｂの集合体が不連続に点在した海島構造のコンポジットを高精度且つ容易に形成することができ、加工性やコスト面でも極めて有利である。
【００５５】
機能層４の総厚みは、特に限定されるものではなく、適宜設定することができるが、より一層の薄膜化を達成し、この静電気保護素子１を用いた電子機器のより一層の小型化及び高性能化を実現する観点から、１０ｎｍ〜１０μｍであることが好ましく、１５ｎｍ〜１μｍであることがより好ましく、１５〜５００ｎｍであることがより好ましい。しかも、無機材料からなる厚みが１０ｎｍ〜１μｍの極めて薄いコンポジットは、スパッタリング法や蒸着法等の公知の薄膜形成方法を適用して形成することができるので、これにより、静電気保護素子１の生産性及び経済性が高められる。本実施形態の如く、謂わば、不連続に点在した島状の導電性無機材料４ｂの層と絶縁性無機材料４ａのマトリックスの層とを形成する場合、導電性無機材料４ｂの層の厚みは、１〜１０ｎｍであることが好ましく、絶縁性無機材料４ａの層の厚みは、１０ｎｍ〜１０μｍであることが好ましく、より好ましくは１０ｎｍ〜１μｍであり、さらに好ましくは１０〜５００ｎｍである。
【００５６】
機能層４の形成方法は、上述したスパッタリング法に限定されるものではない。基体２の絶縁性表面２ａ上及び／又は放電電極３ａ，３ｂ上に、公知の薄膜形成方法を適用して、上述した絶縁性無機材料４ａ及び導電性無機材料４ｂを付与することにより、機能層４を形成することができる。すなわち、この静電気保護素子１は、上記従来の印刷法により形成する有機−無機複合膜とは異なり、スパッタリング法や蒸着法等による層形成が適用可能な絶縁性無機材料４ａと導電性無機材料４ｂとのコンポジットを機能層４として採用した点に、格別の優位性を有する。なお、本実施形態の静電気保護素子１は、放電電極３ａ，３ｂ間に電圧を印加することにより機能層４中へ放電電極３ａ，３ｂの一部が飛散した結果、機能層４が、放電電極３ａ，３ｂを構成する素材を含む構成であってもよい。
【００５７】
本実施形態の静電気保護素子１においては、絶縁性無機材料４ａのマトリックス中に不連続に点在した島状の導電性無機材料４ｂを含む機能層４が、低電圧放電タイプの静電気保護材料として機能する。具体的には、一対の放電電極３ａ，３ｂ間に静電気による電圧が印加されたとき、絶縁性無機材料４ａのマトリックス中に不連続に点在した島状の導電性無機材料４ｂによって構成される任意の経路、つまり放電電極３ａ，３ｂ間においてエネルギー集中が大きい地点間で放電が発生し、静電気の放電エネルギーは吸収される。高電圧放電を行った場合、放電後の電極や機能層の一部が破壊されることもあるが、不連続に点在した島状の導電性無機材料４ｂによって多数の電流経路が形成されているため、複数回の静電気吸収が可能である。
【００５８】
しかも、本実施形態においては、低電圧放電タイプの静電気保護材料として機能する機能層４として、少なくとも絶縁性無機材料４ａと導電性無機材料４ｂとから構成されるコンポジットが採用されている。そのため、この静電気保護素子１は、上記従来の有機−無機複合膜のものに比して、静電容量が小さく、放電開始電圧が低く、且つ、耐熱性及び耐候性に格別優れたものとなる。その上さらに、スパッタリング法により機能層４が形成されているので、生産性及び経済性に優れたものとなる。
【００５９】
とりわけ、本実施形態の静電気保護素子１は、端子電極５ａ，５ｂを有し、放電電極３ａ，３ｂ間での放電が促進されるとともに、端子電極５ａ，５ｂが有する大きな熱容量によって放電時に発生した熱の拡散が容易となり、繰り返し使用時の耐久性が高められたものとなる。
【００６０】
なお、上記の第１実施形態の静電気保護素子１においては、絶縁性無機材料４ａのマトリックス中に導電性無機材料４ｂが不連続に分散したコンポジットを機能層４として採用しているが、機能層４として、シリコーン樹脂やエポキシ樹脂等の絶縁性の高い樹脂中に、一例としてＡｇ、Ｃｕ、Ｎｉ、Ａｌ、Ｆｅのような金属粒子或いは導電性を有する金属化合物の粒子を分散させたコンポジットを採用することもできる。
【００６１】
図４は、静電気保護素子の製造方法について説明するためのフローチャートである。
【００６２】
本実施形態による静電気保護素子１の製造方法は、放電電極３ａ，３ｂをいわゆる薄膜工法で形成し、端子電極５ａ，５ｂをいわゆる厚膜工法で形成することを特徴としている。ここで、薄膜工法とは、スパッタリング等によって厚さ０．１〜１０μｍ程度の非常に薄い導体パターンを形成する工法であり、厚膜工法とは、電解めっき等によって厚さ２〜１００μｍ程度の比較的厚い導体パターンを形成する工法である。
【００６３】
図４に示すように、静電気保護素子１の製造では、まず基体２を用意し（ステップＳ１１）、その絶縁性表面２ａ上に一対の放電電極３ａ，３ｂを形成する（ステップＳ１２）。基体２は、例えば、非磁性のＮｉＺｎフェライトの表面にＡｌ２Ｏ３等の絶縁膜を成膜したものである。絶縁膜の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の手法を適用できる。また、絶縁膜の厚さは適宜設定可能である。
【００６４】
放電電極３ａ，３ｂは、下地面の全面にＣｕ等の電極材料をスパッタリングにより形成し、これをパターニングすることにより形成することができる。一対の放電電極３ａ，３ｂ間のギャップ幅ΔＧは０．５〜１０μｍ程度と非常に微細であることから、高精度なパターニングが要求され、下地面の平坦性も要求される。ここで、放電電極３ａ，３ｂは平坦性の高い基体２の絶縁性表面２ａ上に形成されることから、微細なギャップ幅を高精度に制御することができる。
【００６５】
次に、放電電極３ａ，３ｂ間の狭いギャップ領域及びその周囲に、Ａｕ等の導電性無機材料をスパッタリングして部分的に（不完全に）成膜した後、引き続きＡｌ２Ｏ３などの絶縁性無機材料をスパッタリングすることにより、謂わば、島状に点在した導電性無機材料の層とこれを覆う絶縁性無機材料の層との積層構造のコンポジットを形成する。さらに、フォトリソグラフィによりコンポジットを選択的に除去し、ギャップ領域及びその周囲に残す。以上により、機能層４が完成する（ステップＳ１３）。
【００６６】
次に、放電電極３ａ，３ｂの表面に端子電極５ａ，５ｂをめっきにより形成する（ステップＳ１４）。端子電極５ａ，５ｂは、下地面の全面にＣｕ等の下地導電膜を無電解めっきまたはスパッタリングにより形成し、次いで肉厚なめっき電極を電解めっきにより形成し、さらに不要な下地導電膜をエッチングで除去することにより形成することができる。また、放電電極３ａ，３ｂをそのままめっきの下地膜として使用してもよい。ここで、機能層４の導電性無機材料４ｂは絶縁性無機材料４ａで覆われて保護されているため、端子電極５ａ，５ｂを形成する際のエッチングの影響を受けることはない。
【００６７】
次に、放電電極３ａ，３ｂ、機能層４、及び端子電極５ａ，５ｂが形成された基体２上に保護層６を形成する（ステップＳ１５）。保護層６は、Ａｌ２Ｏ３等の絶縁材料を成膜した後、その上面をＣＭＰにより平坦化することにより形成することができる。続いて、保護層６の表面に表れた端子電極５ａ，５ｂの露出面にＮｉ及びＡｕを順に成膜してなるめっき膜８ａ，８ｂを形成する（ステップＳ１６）。
【００６８】
次に、保護層６の表面にポリイミドなどの樹脂からなる保護膜７を形成する（ステップＳ１７）。この保護膜７により、保護層６が傷ついたり水分の影響を受けたりすることを防止することができる。以上により、本実施形態による静電気保護素子１が完成する。
【００６９】
以上説明したように、本実施形態による静電気保護素子１は、放電電極３ａ，３ｂ上にボリュームの大きい端子電極５ａ，５ｂが設けられると共に、放電電極３ａ，３ｂと端子電極５ａ，５ｂとの接続面積が広く確保されているので、放電電極３ａ，３ｂの熱容量を大きくすることができ、これにより放電電極３ａ，３ｂの耐久性を向上させることができる。また、放電電極３ａ，３ｂの先端部の幅Ｗ１は、放電電極３ａ，３ｂと端子電極５ａ，５ｂとが重なる端子電極形成領域における放電電極の幅Ｗ２よりも狭いので、放電電極３ａ，３ｂの先端部を素子の側面（外周面）から遠ざけることができ、静電破壊が素子の外部に影響することを防止することができる。
【００７０】
図５は、本発明の第２の実施形態による静電気保護素子の構成を示す略側面図である。また、図６は、図５に示す静電気保護素子の略平面図である。
【００７１】
第２の実施形態による静電気保護素子１０の特徴は、端子電極５ａ，５ｂが２段構造となっている点にある。第１の実施形態では端子電極５ａ，５ｂが単層構造であったが、第２の実施形態では多層（２層）構造となっており、平面サイズは端子電極の下層部５ａｌ，５ｂｌのほうが大きく、上層部５ａｕ，５ｂｕは比較的小さい。これにより、素子の表面に露出する一対の端子電極間の距離Ｌ０ａをある程度引き離すことができる。その他の構成は第１の実施形態と実質的に同一であるため、同一の構成要素に同一の符号を付して詳細な説明を省略する。
【００７２】
特に限定されるものではないが、端子電極の下層部５ａｌ，５ｂｌの厚みは３〜１５μｍであることが好ましく、上層部５ａｕ，５ｂｕの厚みは８〜３０μｍであることが好ましく、上層部５ａｕ，５ｂｕの厚みは、下層部５ａｌ，５ｂｌの厚みよりも厚くてもよく、薄くてもよい。また、下層部５ａｌ，５ｂｌ間の距離Ｌ０ｂは１０〜４０μｍ程度であることが好ましく、上層部５ａｕ，５ｂｕ間の距離Ｌ０ａは１５０〜２５０μｍ程度であることが好ましい。端子電極の下層部５ａｌ，５ｂｌ及び上層部５ａｕ，５ｂｕは共にＣｕの電解めっきによって形成される。
【００７３】
端子電極の上層部５ａｕ，５ｂｕの外周面のうち、互いに向かい合う面を除いた３つの側面は、下層部５ａｌ，５ｂｌよりも外側に出っ張っていることが好ましい。そのため、端子電極の上層部５ａｕ，５ｂｕの幅は、下層部５ａｌ，５ｂｌの幅よりも広いことが好ましい。この構成によれば、上層部５ａｕ，５ｂｕが下層部５ａｌ，５ｂｌの上面を確実に覆う構成となるので、放熱性を高めることができる。
【００７４】
本実施形態において、端子電極の下層部５ａｌ，５ｂｌは、後述する第３の実施形態と同様、放電電極３ａ，３ｂの補助電極層としても機能する。静電気吸収は放電電極の破壊を伴うため、放電を繰り返すといずれ放電電極が使えなくなり、静電気吸収機能が失われる。しかし、端子電極の下層部５ａｌ，５ｂｌがあることにより、ギャップを介して対面する一対の放電電極３ａ，３ｂの端面を実質的に多段構造とすることができ、これにより静電気吸収性能の低下を食い止めることができる。したがって、繰り返しの使用による耐久性を高めることができる。
【００７５】
放電電極３ａ（または３ｂ）の先端から端子電極５ａ（または５ｂ）までの距離（あるいは、幅Ｗ１を有する放電電極３ａ，３ｂの先端部の長さ）△Ｌは、放電電極３ａ，３ｂ間の放電を促進して端子電極５ａ，５ｂの放電破損を抑制するとともに端子電極５ａ，５ｂによる熱の拡散効率を高める観点から、１〜３０μｍが好ましく、５〜２０がさらに好ましく、１０〜２０μｍが特に好ましい。なお、上述した下層部５ａｌ，５ｂｌ間の距離Ｌ０ｂは、△Ｌ×２＋△Ｇとして定義される。
【００７６】
以上説明したように、本実施形態によれば、２層構造の端子電極の上層部５ａｕ，５ｂｕ間の距離Ｌ０ａが下層部５ａｌ，５ｂｌ間の距離Ｌ０ｂよりも広いので、素子の表面に露出する一対の端子電極間の距離をある程度引き離しながら、端子電極全体の十分なボリュームを確保して放電電極３ａ，３ｂの放熱性を向上させ、これにより繰り返し放電可能回数を向上させることができる。
【００７７】
図７は、本発明の第３の実施形態による静電気保護素子１１の構成を示す略側面図である。また、図８は、図７に示す静電気保護素子の略平面図である。
【００７８】
第３の実施形態による静電気保護素子１１の特徴は、ギャップを介して対向する一対の放電電極が、基体２に向かって該電極間のギャップが狭くなる多段構造を有する点にある。静電気吸収は放電電極の破壊を伴うため、放電を繰り返すといずれ放電電極が使えなくなり、静電気吸収機能が失われる。しかし、本実施形態においては、ギャップを介して対面する一対の放電電極３ａ，３ｂの端面を多段構造としているので、静電気吸収性能の低下を食い止めることができる。したがって、繰り返しの使用による耐久性を高めることができる。
【００７９】
放電電極３ａ，３ｂは、下層３ａｌ，３ｂｌと上層３ａｕ，３ｂｕとの積層構造体であり、上層３ａｕ，３ｂｕのギャップ側端面が下層３ａｌ，３ｂｌのギャップ側端面よりもギャップ方向へ延出するように積層されることにより、放電電極３ａ，３ｂ間のギャップが基体２に向かって狭くなる多段構造が形成されている。放電電極の下層３ａｌ，３ｂｌは静電気吸収機能を提供する主電極層であり、放電電極の上層３ａｌ，３ｂｌは主電極層の静電気吸収性能の低下を抑制する補助電極層である。
【００８０】
放電電極３ａ，３ｂの多段構造は、放電電極３ａ，３ｂ間のギャップが基体２に向かって狭くなるように構成されていれば、特に限定されない。基体２に向かって放電電極３ａ，３ｂ間のギャップが狭くなる態様は、放電電極３ａ，３ｂの形成が容易なので、生産性及び経済性が高められる。なお、本実施形態では下層３ａｌ，３ｂｌ及び上層３ａｕ，３ｂｕによる２段構造の放電電極３ａ，３ｂが採用されているが、例えば、２段以上の多段（例えば、３段や４段）構造としてもよく、多段構造がテーパー状に形成されていてもよい。
【００８１】
放電電極３ａ，３ｂの厚みは、特に限定されず、目的に応じて適宜設定することができるが、０．１〜２μｍの範囲内で設定することが好ましい。下層３ａｌ，３ｂｌの厚み△Ｔｌは、後述する機能層４の形成を損なわない観点から、放電電極３ａ，３ｂ間のギャップ距離△Ｇの等倍以下であって、０．１〜２μｍにすることが好ましい。また、上層３ａｕ，３ｂｕの厚み△Ｔｕは、熱伝導の効率を高める観点から、下層３ａｌ，３ｂｌの厚み△Ｔｌの倍以上にすることが好ましい。なお、上層３ａｕ，３ｂｕから延出する下層３ａｌ，３ｂｌの延出寸法（段差の奥行き：踏みづら寸法ともいう。）△Ｌは、下層３ａｌ，３ｂｌ間の放電を促進して上層３ａｕ，３ｂｕの放電破損を抑制するとともに上層３ａｕ，３ｂｕによる熱の拡散効率を高める観点から、１〜３０μｍが好ましく、５〜２０μｍがさらに好ましく、１０〜２０μｍが特に好ましい。放電電極の上層３ａｕ，３ｂｕはＣｕのスパッタリングによって形成することが好ましい。また、放電電極の下層３ａｌ，３ｂｌの形成は、Ｃｕのスパッタリングにより形成してもよく、Ｃｕの電解めっきにより形成してもよい。
【００８２】
放電電極の下層３ａｌ，３ｂｌの破壊は静電気吸収を繰り返すことで徐々に進行し、電極間距離（ギャップ幅ΔＧ）は拡大するが、上層３ａｕ，３ｂｕの端面の位置でいったん止まる。上層３ａｕ，３ｂｕがあることによって電極全体に厚みが出るので、破壊されにくくなり、電極間距離が一定に保たれるようになる。ここで、放電電極の下層３ａｌ，３ｂｌの厚さを最初から厚くしておけば上記問題を回避できるように思われるが、最初から厚くしておくと、機能層４の導電性無機材料４ｂを形成する際、電極の一方から他方に亘って島状パターンを自然に形成できないことから、下地面の平坦性をある程度確保するため、薄い電極を重ねて用いて大きな段差ができないようにしている。
【００８３】
本実施形態において、放電電極の下層３ａｌ，３ｂｌの先端部の端面の断面形状はテーパー状である。放電電極３ａ，３ｂの先端部の端面を下地面（絶縁性表面２ａ）に対して下りのテーパー面とした場合には、機能層４に含まれる導電性無機材料の島状パターンが下層３ａｌ，３ｂｌの端面による段差の影響を受けないので、自然に分散した島状パターンを形成することができ、静電気吸収効果を高めることができる。
【００８４】
以下、図９（ａ）〜（ｃ）の平面図を参照しながら、多段構造の放電電極３ａ，３ｂの平面形状のバリエーションについて説明する。なお、一対の放電電極３ａ，３ｂは同一形状であるため、図９には、片方の放電電極３ａ側のみを示すものとする。
【００８５】
図９（ａ）に示す第１のバリエーションは、下層３ａｌ、上層３ａｕともに矩形パターンであるが、上下層が重なることによる平面的な合成パターンが凸パターンとなっている点にある。そのため、下層３ａｌの幅Ｗ１は等幅であり、上層３ａｕの幅Ｗ４は等幅であって、下層の幅Ｗ１よりも広い。さらに、端子電極５ａの幅Ｗ５は、上層の幅Ｗ４以上（Ｗ５≧Ｗ３）である。すなわち、Ｗ５≧Ｗ４＞Ｗ１である。
【００８６】
図９（ｂ）に示す第２のバリエーションは、下層３ａｌだけが凸パターンであり、上層３ａｕは矩形パターンからなる点にある。下層３ａｌの幅は段階的に変化し、後端部の幅Ｗ２は先端部の幅Ｗ１よりも広い。上層３ａｕの放電電極の幅Ｗ４は等幅であって、上層の後端部の幅Ｗ２よりも広い。さらに、端子電極５ａの幅Ｗ５は、上層３ａｕの幅Ｗ４以上（Ｗ４≧Ｗ３）である。すなわち、Ｗ５≧Ｗ４≧Ｗ２＞Ｗ１である。
【００８７】
図９（ｃ）に示す第３のバリエーションは、下層３ａｌ、上層３ａｕともに凸パターンである点にある。下層３ａｌの放電電極の幅は段階的に変化し、後端部の幅Ｗ２は先端部の幅Ｗ１よりも広い。上層３ａｕの放電電極の幅もまた段階的に変化し、後端部の幅Ｗ４は先端部の幅Ｗ３よりも広く、さらに各段の幅Ｗ４，Ｗ３はそれぞれ上層３ａｕの対応する段の幅Ｗ２，Ｗ１以上である。さらに、端子電極５ａの幅Ｗ５は、上層３ａｕの幅Ｗ４以上（Ｗ５≧Ｗ４）である。すなわち、Ｗ５≧Ｗ４≧Ｗ２であり、Ｗ３≧Ｗ１である。
【００８８】
このように、各電極層の平面形状によらず、多層構造の放電電極の合成的な平面形状は、先端部の幅が狭く、後端部の幅が広いので、第１の実施形態と同様、静電気保護素子の繰り返し使用可能回数を高めることができる。
【００８９】
図１０は、図８に示した多段構造の放電電極のさらに他のバリエーションを示す略平面図である。
【００９０】
図１０に示すように、放電電極の下層３ａｌ，３ｂｌは、先端部から後端部に向かってその幅が３段階に変化しており、また上層３ａｕ，３ｂｕもまた、下層３ａｌ，３ｂｌの形状に合わせて、その幅が３段階に変化している。
【００９１】
特に限定されないが、放電電極の下層３ａｌ，３ｂｌの最も幅が狭い先端部分の長さＬ１及びその次に幅の狭い部分の長さＬ２は共に４０μｍ程度とすることができる。また、上層３ａｕ，３ｂｕ間のギャップ幅は下層３ａｌ，３ｂｌよりも広くする必要があることから、放電電極の上層３ａｕ，３ｂｕの最も幅が狭い先端部分の長さＬ３は３０μｍ程度とすることが好ましく、２段目の先端部分の長さＬ４は４０μｍ程度とすることが好ましい。
【００９２】
放電電極の下層３ａｌ，３ｂｌと同様、放電電極の上層３ａｕ，３ｂｕの先端部のコーナー部の形状はラウンド状である。ここで、上層３ａｕ，３ｂｕのコーナー部Ｒ２の曲率半径は、下層３ａｌ，３ｂｌのコーナー部Ｒ１の曲率半径よりも大きいことが好ましい。この構成によれば、上層３ａｕ，３ｂｕのコーナー部において、電界集中によって下層３ａｌ，３ｂｌ間よりも優先して静電気吸収が繰り返されることを防止することができる。
【００９３】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００９４】
例えば、上記実施形態においては、一対の放電電極間のギャップがストレートに対向しているが、必ずしもストレートである必要はなく、うねっていてもよく、櫛歯状でもよい。ただし、パターニング精度によってばらつきが出ることを考慮すれば、ストレートが好ましい。なお、向かい合う長さはできるだけ長いほうがよい。
【００９５】
また、上記実施形態においては、放電電極３ａ，３ｂの幅は段状に変化しているが、図１１に示すようにテーパー状に変化してもよい。ただしこの場合、テーパー状のほうが放電電極の対向面積が実質的に大きくなり、これにより静電容量が大きくなるので、放電電極３ａ，３ｂの幅は階段状に変化したほうが有利である。
【００９６】
また、上記実施形態において、静電気保護素子は、静電気保護機能のみを有する単体のチップ部品であるが、コイル等の他の素子と一体化された複合部品として提供されてもよい。
【符号の説明】
【００９７】
１，１０〜１２    静電気保護素子
２    基体
２ａ    基体の絶縁性表面
３ａ，３ｂ    放電電極
３ａｌ，３ｂｌ    放電電極の下層
３ａｕ，３ｂｕ    放電電極の上層
４    機能層
４ａ    絶縁性無機材料
４ｂ    導電性無機材料
５ａ，５ｂ    端子電極
５ａｌ，５ｂｌ    端子電極の下層部
５ａｕ，５ｂｕ    端子電極の上層部
６    保護層
７    保護膜
８ａ，８ｂ    めっき膜
【図１】
2013182755.tif 000003
【図２】
2013182755.tif 000004
【図３】
2013182755.tif 000005
【図４】
2013182755.tif 000006
【図５】
2013182755.tif 000007
【図６】
2013182755.tif 000008
【図７】
2013182755.tif 000009
【図８】
2013182755.tif 000010
【図９】
2013182755.tif 000011
【図１０】
2013182755.tif 000012
【図１１】
2013182755.tif 000013