(57)【要約】【課題】シリアル信号の同期信号が一定周期で入力されない場合でも、壊れた同期信号を正しく補完することができるシリアルデータ転送装置を提供する。【解決手段】同期信号とデータとを含むシリアル信号Ｓ１を受け取り、同期信号の正常値又は異常値を検出したことを表す検出信号を出力する検出回路１１と、シリアル信号Ｓ１をパラレル信号Ｐ１に変換し、検出信号に基づいてパラレル信号Ｐ１からデータを表すパラレルデータＰＤを識別して出力するシリアルパラレル変換回路１２とを具備する。検出回路１１は、正常同期信号を検出すると、検出信号としての正常検出信号ＳＴＡＲＴ・ＥＮＤを出力する同期信号検出回路２０と、異常同期信号を検出すると、異常同期信号が正常同期信号の場合に正常検出信号ＳＴＡＲＴ・ＥＮＤとして出力されるのと同じタイミングで、検出信号としての補完検出信号ＤＴＳＹＮＣを出力する補完回路３０とを備える。【選択図】図１
2013168908.tif 000002
【特許請求の範囲】
【請求項１】
同期信号とデータとを含むシリアル信号を受け取り、前記同期信号の正常値又は前記同期信号の異常値を検出したことを表す検出信号を出力する検出回路と、
前記シリアル信号をパラレル信号に変換し、前記検出信号に基づいて前記パラレル信号から前記データを表すパラレルデータを識別して、前記パラレルデータを出力するシリアルパラレル変換回路と
を具備し、
前記検出回路は、
前記同期信号の正常値である正常同期信号を検出すると、前記検出信号としての正常検出信号を出力する同期信号検出回路と、
前記同期信号の異常値である異常同期信号を検出すると、前記異常同期信号が前記正常同期信号の場合に前記正常検出信号として出力されるのと同じタイミングで、前記検出信号としての補完検出信号を出力する補完回路と
を備える
シリアルデータ転送装置。
【請求項２】
請求項１に記載のシリアルデータ転送装置であって、
前記補完回路は、
第１のシリアル信号の正常検出信号と、その直後の第２のシリアル信号の正常検出信号とに基づいて、前記第１のシリアル信号と前記第２のシリアル信号との間のブランク期間を算出し、前記ブランク期間に基づいて前記第２のシリアル信号の直後の第３のシリアル信号の同期信号を補完するための補完期間を生成する監視回路と、
前記補完期間の中で前記異常同期信号を検出したとき、前記補完検出信号を生成する補完信号生成回路と
を備える
シリアルデータ転送装置。
【請求項３】
請求項２に記載のシリアルデータ転送装置であって、
前記監視回路は、
前記ブランク期間を算出すると共に、前記第２のシリアル信号の正常検出信号を検出してからのカウント値を出力するチャネルビットカウンタと、
前記ブランク期間に基づいて、前記補完期間とする開始時間と終了時間とを設定するウィンドウ生成回路と、
前記カウント値が前記開始時間になってから前記終了時間になるまでを前記補完期間として出力する検出タイミング生成回路と
を備える
シリアルデータ転送装置。
【請求項４】
請求項３に記載のシリアルデータ転送装置であって、
前記補完信号生成回路は、
前記シリアルパラレル変換回路から受け取る前記パラレル信号と、前記異常同期信号として予測される複数のミスパタンとを比較して、前記パラレル信号が前記異常同期信号であると判定した場合、ミス検出信号を出力するミス検出回路と、
前記補完期間を受け取り、前記補完期間の中で前記ミス検出信号を受け取る場合、前記補完検出信号を生成する判定回路と
を備える
シリアルデータ転送装置。
【請求項５】
同期信号とデータとを含むシリアル信号を受け取り、前記同期信号の正常値又は前記同期信号の異常値を検出したことを表す検出信号を出力するステップと、
前記シリアル信号をパラレル信号に変換するステップと、
前記検出信号に基づいて前記パラレル信号から前記データを表すパラレルデータを識別して、前記パラレルデータを出力するステップと
を具備し、
前記検出信号を出力するステップは、
前記同期信号の正常値である正常同期信号を検出すると、前記検出信号としての正常検出信号を出力するステップと、
前記同期信号の異常値である異常同期信号を検出すると、前記異常同期信号が前記正常同期信号の場合に前記正常検出信号として出力されるのと同じタイミングで、前記検出信号としての補完検出信号を出力するステップと
を備える
シリアルデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシリアルデータの転送装置に関し、例えばＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサの画像データをメモリに転送する転送装置に関する。
【背景技術】
【０００２】
デジタルスチルカメラには、撮像素子として画素数の多いＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサを搭載したものがある。このようなデジタルスチルカメラが静止画の連写処理や動画処理を行うとき、搭載されたＣＣＤイメージセンサは撮影した画像データを撮像後の一定時間内で記録装置または表示装置へ送信しなくてはならない。このとき、ＣＣＤイメージセンサは撮影した画像データをシリアルで送信するのだが、画素数の増加により送信するデータ量は大変多い。そこで、送信の高速化・効率化を図る方法として、例えば、シリアルの送信レーン数を多くしたり、送信の周波数を高くしたりする方法がある。周波数を高くする方法としては、ＣＣＤイメージセンサの内部を複数のブロックに分けて、それぞれのブロックに同じ周波数であるが非同期のクロックを配ることで、クロック遅延を改善し高速化と回路の小規模化とを実現することができる。しかし、周波数を高くした場合、画像データを正常に受信できない問題が発生しやすくなる。特に、画像データの有効期間を判断するための同期信号を正常に受信できない場合には、１ライン分のデータが受信できなくなる。
【０００３】
同期信号を正確に受信するための技術として、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｋ）やＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ)などに記録されている情報を再生するときに使用する同期信号の検出保護方法が特許文献１に開示されている。特許文献１の検出保護方法は、同期信号が所定の回数連続して検出されなかった場合、その後に検出された同期信号を正規の同期信号と推定しておく。その後、同期信号が所定期間の経過後に再び検出された場合、その同期信号を抽出するとともに、推定した同期信号を正規の同期信号と確定する。このような検出保護方法によれば、再同期の信頼性が確保され、再同期までの時間も短縮できるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２６０１３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の検出保護方法は、一定の周期で入力される同期信号の周期を利用して、同期信号を補完している。しかし、ＣＣＤイメージセンサが出力するシリアル信号（同期信号と画像データとを含む）は、タイミングが一定の周期ではない。従って、ＣＣＤイメージセンサからシリアル信号を受け取りメモリへ転送するシリアルデータ転送装置が、単純に一定周期で同期信号を補完してしまうと、正しく画像データを識別することができなくなる。例えば、シリアルデータ転送装置が一定の周期に基づいてシリアル信号の同期信号を補完した後に、そのシリアル信号の正しい同期信号が遅れて入力されると、正しく画像データを識別することができない。
【課題を解決するための手段】
【０００６】
一実施の形態によるシリアルデータ転送装置は、同期信号とデータとを含むシリアル信号を受け取り、同期信号の正常値又は同期信号の異常値を検出したことを表す検出信号を出力する検出回路と、シリアル信号をパラレル信号に変換し、検出信号に基づいてパラレル信号からデータを表すパラレルデータを識別して、パラレルデータを出力するシリアルパラレル変換回路とを具備する。検出回路は、同期信号の正常値である正常同期信号を検出すると、検出信号としての正常検出信号を出力する同期信号検出回路と、同期信号の異常値である異常同期信号を検出すると、異常同期信号が正常同期信号の場合に正常検出信号として出力されるのと同じタイミングで、検出信号としての補完検出信号を出力する補完回路とを備える。
【０００７】
一実施の形態によるシリアルデータ転送方法は、同期信号とデータとを含むシリアル信号を受け取り、同期信号の正常値又は同期信号の異常値を検出したことを表す検出信号を出力するステップと、シリアル信号をパラレル信号に変換するステップと、検出信号に基づいてパラレル信号からデータを表すパラレルデータを識別して、パラレルデータを出力するステップとを具備する。検出信号を出力するステップは、同期信号の正常値である正常同期信号を検出すると、検出信号としての正常検出信号を出力するステップと、同期信号の異常値である異常同期信号を検出すると、異常同期信号が正常同期信号の場合に正常検出信号として出力されるのと同じタイミングで、検出信号としての補完検出信号を出力するステップとを備える。
【発明の効果】
【０００８】
一実施の形態によるシリアルデータ転送装置は、シリアル信号の同期信号が一定周期で入力されない場合でも、壊れた同期信号を正しく補完することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明のシリアルデータ転送装置１の構成を示したブロック図である。
【図２】図２は、補完信号生成回路５０の回路図である。
【図３Ａ】図３Ａは、シリアルデータ転送装置１の実施の形態による処理動作を示したタイミングチャートである。
【図３Ｂ】図３Ｂは、シリアルデータ転送装置１の実施の形態による処理動作を示したタイミングチャートである。
【図４】図４は、シリアルデータ転送装置１の実施の形態による処理動作を示したタイミングチャートである。
【図５】図５は、一定の周期で同期信号を補完した場合を示すタイミングチャートである。
【図６】図６は、ＦＩＦＯポインタ制御回路１４の動作を示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して本発明の実施の形態によるシリアルデータ転送装置、シリアルデータ転送方法を説明する。
【００１１】
図１は、本発明のシリアルデータ転送装置１の構成を示したブロック図である。シリアルデータ転送装置１は、ＣＣＤイメージセンサ（図示略）などから複数のシリアル信号Ｓ１〜Ｓｎを受け取り、メモリ２へ転送する。複数のシリアル信号Ｓ１〜Ｓｎの各々は、スタートを表す同期信号と、画像データなどの有効なデータと、エンドを表す同期信号とを含む。シリアルデータ転送装置１は、複数の受信回路１０−１〜１０−ｎを具備する。複数の受信回路１０−１〜１０−ｎの各々は同様の構成であるため、受信回路１０−１（以降、受信回路１０と称する）を用いてその詳細を説明する。
【００１２】
受信回路１０は、ＣＣＤイメージセンサからシリアル信号Ｓ１を受け取り、シリアル信号Ｓ１に含まれる有効なデータを有効データＶ１としてメモリ２に出力する。受信回路１０は、検出回路１１と、シリアルパラレル変換回路１２と、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）メモリ１３と、ＦＩＦＯポインタ制御回路１４とを具備する。
【００１３】
検出回路１１は、同期信号（スタート、エンド）と有効なデータとを含むシリアル信号Ｓ１を受け取る。シリアル信号Ｓ１には、同期信号（スタート、エンド）として異常な値の同期信号が含まれることもある。検出回路１１は、同期信号（スタート、エンド）の正常値又は同期信号（スタート、エンド）の異常値を検出したことを表す検出信号をシリアルパラレル変換回路１２に出力する。詳細は後述するが、検出回路１１は、スタートの同期信号を検出したことを表すスタート検出信号ＳＴＡＲＴと、エンドの同期信号を検出したことを表すエンド検出信号ＥＮＤと、スタート又はエンドの同期信号の異常を検出したことを表す補完検出信号ＤＴＳＹＮＣとを前述の検出信号として出力する。
【００１４】
シリアルパラレル変換回路１２は、シリアル信号Ｓ１をパラレル信号Ｐ１に変換する。シリアルパラレル変換回路１２は、パラレル信号Ｐ１を検出回路１１に出力する。また、シリアルパラレル変換回路１２は、検出回路１１から受け取る検出信号に基づいて、パラレル信号Ｐ１のなかで画像データなどの有効なデータを表すパラレルデータＰＤを識別して、パラレルデータＰＤをＦＩＦＯメモリ１３に出力する。特に、シリアルパラレル変換回路１２は、検出回路１１がスタート又はエンドの同期信号を検出できないとき、即ち、同期信号の異常値を検出したときには、補完検出信号ＤＴＳＹＮＣに基づいてパラレルデータＰＤを識別することができる。
【００１５】
ＦＩＦＯメモリ１３は、シリアルパラレル変換回路１２から受け取るパラレルデータＰＤを、ＦＩＦＯポインタ制御回路１４が書き込み指定した場所に格納する。また、ＦＩＦＯメモリ１３は、パラレルデータＰＤを出力する命令を受け取ると、ＦＩＦＯポインタ制御回路１４が読み出し指定した場所に格納しているパラレルデータＰＤを、有効データＶ１としてメモリ２に出力する。ＦＩＦＯポインタ制御回路１４は、ＦＩＦＯメモリ１３のポインタを制御する。
【００１６】
検出回路１１の詳細を説明する。検出回路１１は、同期信号検出回路２０と、補完回路３０とを備える。
【００１７】
同期信号検出回路２０は、シリアル信号Ｓ１から同期信号（スタート、エンド）の正常値である正常同期信号を検出すると、検出信号としての正常検出信号を出力する。正常検出信号は、スタート検出信号ＳＴＡＲＴと、エンド検出信号ＥＮＤである。詳細には、同期信号検出回路２０は、シリアル信号Ｓ１からスタートを表す同期信号を検出すると、スタート検出信号ＳＴＡＲＴをシリアルパラレル変換回路１２と補完回路３０とに出力する。また、同期信号検出回路２０は、エンドを表す同期信号を検出すると、エンド検出信号ＥＮＤをシリアルパラレル変換回路１２と補完回路３０とに出力する。
【００１８】
補完回路３０は、シリアル信号Ｓ１に含まれる同期信号に、同期信号の異常値である異常同期信号を検出すると、検出信号としての補完検出信号ＤＴＳＹＮＣをシリアルパラレル変換回路１２に出力する。特に、補完回路３０は、異常同期信号が正常同期信号の場合に、正常検出信号（スタート検出信号ＳＴＡＲＴ、エンド検出信号ＥＮＤ）として同期信号検出回路２０から出力されるのと同じタイミングで、補完検出信号ＤＴＳＹＮＣを出力する。
【００１９】
補完回路３０は、監視回路４０と、補完信号生成回路５０とを備える。
監視回路４０は、ｋ番目のシリアル信号Ｓ１の正常検出信号（スタート検出信号ＳＴＡＲＴ、エンド検出信号ＥＮＤ）と、その直後のｋ＋１番目のシリアル信号Ｓ１の正常検出信号（スタート検出信号ＳＴＡＲＴ、エンド検出信号ＥＮＤ）とに基づいて、ｋ番目のシリアル信号Ｓ１とｋ＋１番目のシリアル信号Ｓ１との間のブランク期間を算出する。監視回路４０は算出したブランク期間に基づいて、ｋ＋２番目のシリアル信号Ｓ１の同期信号（スタート、エンド）に異常値が含まれたときに、異常な同期信号（スタート、エンド）の補完を実行するための補完期間を生成する。
【００２０】
監視回路４０は、チャネルビットカウンタ４１と、レジスタ４２と、ウィンドウ生成回路４３と、検出タイミング生成回路４４とを備える。
チャネルビットカウンタ４１は、ブランク期間を算出すると共に、シリアル信号Ｓ１の正常検出信号を検出してからのカウント値を出力する。例えば、チャネルビットカウンタ４１は、ｋ番目のシリアル信号Ｓ１の正常検出信号であるエンド検出信号ＥＮＤと、その直後のｋ＋１番目のシリアル信号Ｓ１の正常検出信号であるスタート検出信号ＳＴＡＲＴとに基づいて、ｋ番目のシリアル信号Ｓ１とｋ＋１番目のシリアル信号Ｓ１との間のブランク期間を算出する。詳細には、チャネルビットカウンタ４１は、ｋ番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤを受け取るとカウントを開始して、ｋ＋１番目のスタート検出信号ＳＴＡＲＴを受け取るまでの間隔を計測する。そして、チャネルビットカウンタ４１は、計測した間隔とスタートの同期信号の間隔とに基づいてブランク期間を算出する。ブランク期間は、シリアル信号Ｓ１が含まれない間を示し、具体例はタイミングチャートを用いて後述する。チャネルビットカウンタ４１は、算出したブランク期間をレジスタ４２に出力する。また、チャネルビットカウンタ４１は、ｋ＋１番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤを検出してからのカウント値を検出タイミング生成回路４４に出力する。尚、チャネルビットカウンタ４１がブランク期間を算出する方法としては、正常検出信号（スタート検出信号ＳＴＡＲＴ、エンド検出信号ＥＮＤ）の周期に基づいて、ブランク期間を算出してもよい。
【００２１】
レジスタ４２は、チャネルビットカウンタ４１からブランク期間を受け取り保持する。レジスタ４２は、同期信号検出回路２０からエンド検出信号ＥＮＤを受け取ると、保持したブランク期間をウィンドウ生成回路４３に出力する。
【００２２】
ウィンドウ生成回路４３は、ブランク期間に基づいて、補完期間とする開始時間と終了時間とを設定する。例えばレジスタ４２に６時刻がブランク期間として格納されている場合、ウィンドウ生成回路４３はブランク期間の６時刻に対して、８時刻を開始時刻として、１８時刻を終了時間として設定する。
【００２３】
検出タイミング生成回路４４は、チャネルビットカウンタ４１からカウント値を受け取り、ウィンドウ生成回路４３から補完期間とする開始時間と終了時間とを受け取る。検出タイミング生成回路４４は、ｋ＋１番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤを受け取ってからのカウント値が、開始時間になってから終了時間になるまでを補完期間として出力する。前述の例では、チャネルビットカウンタ４１のカウント値が１０時刻から１８である期間、検出タイミング生成回路４４は、補完期間としてアクティブな検出タイミング信号Ｄ＿ＴＩＭＥを補完信号生成回路５０に出力する。
【００２４】
補完信号生成回路５０は、補完期間の中で異常同期信号を検出したとき、補完検出信号ＤＴＳＹＮＣを生成する。言い換えると、補完信号生成回路５０は、アクティブな検出タイミング信号Ｄ＿ＴＩＭＥを受け取っているときに異常同期信号を検出すると、アクティブな補完検出信号ＤＴＳＹＮＣを出力する。
【００２５】
図２は、補完信号生成回路５０の回路図である。図２を参照すると、補完信号生成回路５０は、ミス検出回路５１と、判定回路５２とを備える。
【００２６】
ミス検出回路５１は、シリアルパラレル変換回路１２から受け取るパラレル信号Ｐ１と、異常同期信号として予測される複数のミスパタンとを比較して、パラレル信号Ｐ１が異常同期信号であると判定した場合、ミス検出信号１００を判定回路５２に出力する。
【００２７】
ミス検出回路５１は、ミスパタン生成部６０と、比較部７０と、判定部８０とを備える。
ミスパタン生成部６０は、シリアル信号Ｓ１の同期信号（スタート、エンド）が異常ビットを含む場合に取りうる全てのミスパタンを生成する。詳細には、ミス検出回路５１は、正常な同期信号（スタート、エンド）の値を使って、１ビットまたは複数ビット誤ったときの同期信号のミスパタンを生成する。ミスパタン生成部６０は、全てのミスパタンを比較部７０に出力する。
【００２８】
比較部７０は、複数の比較部７１−１〜７１−ｎを備える。複数の比較部７１−１〜７１−ｎの各々は、異なるミスパタンを受け取る。複数の比較部７１−１〜７１−ｎの各々は、ミスパタン生成部６０から受けとるミスパタンが異なるが、それ以外は同様の構成であるため比較部７１−１を例に説明する。比較部７１−１は、ミスパタンとパラレル信号Ｐ１とを比較する。比較部７１−１は、ミスパタンとパラレル信号Ｐ１とが等しい場合、即ち、同期信号（スタート、エンド）の異常を検出した場合、異常同期信号を検出したことを示す比較結果を判定部８０に出力する。
【００２９】
判定部８０は、複数の比較部７１−１〜７１−ｎから比較結果を受け取り、異常同期信号を検出したことを示す比較結果が含まれる場合、異常同期信号の検出を表すミス検出信号１００を出力する。詳細には、判定部８０は、複数の比較部７１−１〜７１−ｎの各々から比較結果を受け取り、その論理和をミス検出信号１００として判定回路５２に出力する。
【００３０】
判定回路５２は、監視回路４０から補完期間を受け取り、補完期間の中でミス検出信号１００を受け取る場合、補完検出信号ＤＴＳＹＮＣを生成する。詳細には、判定回路５２は、監視回路４０の検出タイミング生成回路４４からアクティブな検出タイミング信号Ｄ＿ＴＩＭＥを受け取っているときに、ミス検出回路５１から異常同期信号を検出したことを表すミス検出信号１００を受け取ると、アクティブな補完検出信号ＤＴＳＹＮＣを出力する。
【００３１】
図３Ａ及び図３Ｂは、シリアルデータ転送装置１の実施の形態による処理動作を示したタイミングチャートである。尚、図３Ａ及び図３Ｂは、正常な値の同期信号のみを含むシリアル信号Ｓ１のタイミングチャートである。ここでの前提としては、受信回路１０が１番目のシリアル信号Ｓ１を受け取った後であって、２番目のシリアル信号Ｓ１と３番目のシリアル信号Ｓ１とを受け取る場合を示している。２番目のシリアル信号Ｓ１が図３Ａに示されており、３番目のシリアル信号Ｓ１が図３Ｂに示されている。尚、シリアル信号Ｓ１は、スタートの同期信号を８ビット、画像データなどの有効なデータを１６ビット、エンドの同期信号を８ビットとして説明する。
【００３２】
Ｔ１０：
同期信号検出回路２０は、２番目のシリアル信号Ｓ１からスタートの同期信号の正常値である正常同期信号Ｄ１〜Ｄ８を検出し、検出信号としてスタート検出信号ＳＴＡＲＴをシリアルパラレル変換回路１２と補完回路３０（監視回路４０）とに出力する。シリアルパラレル変換回路１２は、スタート検出信号ＳＴＡＲＴを同期信号検出回路２０から受け取り、シリアル信号Ｓ１の有効なデータの開始位置を識別する。
【００３３】
監視回路４０では、チャネルビットカウンタ４１が１番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤに基づいてカウントを開始している。チャネルビットカウンタ４１は、２番目のスタート検出信号ＳＴＡＲＴを受け取るまでの間隔を計測する。ここでの計測値は、１４時刻とする。チャネルビットカウンタ４１は、計測した間隔（１４時刻）とスタートの同期信号の間隔（８時刻）とに基づいてブランク期間（６時刻）を算出する。チャネルビットカウンタ４１は、算出したブランク期間（６時刻）をレジスタ４２に出力する。
【００３４】
レジスタ４２は、チャネルビットカウンタ４１からブランク期間（６時刻）を受け取り保持する。
【００３５】
Ｔ１８：
シリアルパラレル変換回路１２は、検出回路１１からＴ１０で受け取ったスタート検出信号ＳＴＡＲＴに基づいて、パラレル信号Ｐ１から有効なデータＤ９〜Ｄ１６を表すパラレルデータＰＤを識別して、パラレルデータＰＤをＦＩＦＯメモリ１３に出力する。
【００３６】
ＦＩＦＯメモリ１３は、シリアルパラレル変換回路１２から受け取るパラレルデータＰＤを、ＦＩＦＯポインタ制御回路１４が書き込み指定した場所に格納する。尚、ＦＩＦＯメモリ１３は、任意のタイミングで、格納しているパラレルデータＰＤを有効データＶ１としてメモリ２に出力する。
【００３７】
Ｔ２６：
シリアルパラレル変換回路１２は、検出回路１１からＴ１０で受け取ったスタート検出信号ＳＴＡＲＴに基づいて、パラレル信号Ｐ１から有効なデータＤ１７〜Ｄ２４を表すパラレルデータＰＤを識別して、パラレルデータＰＤをＦＩＦＯメモリ１３に出力する。
【００３８】
Ｔ３４：
同期信号検出回路２０は、２番目のシリアル信号Ｓ１からエンドの同期信号の正常値である正常同期信号Ｄ２５〜Ｄ３２を検出し、検出信号としてエンド検出信号ＥＮＤをシリアルパラレル変換回路１２と補完回路３０（監視回路４０）とに出力する。シリアルパラレル変換回路１２は、エンド検出信号ＥＮＤを同期信号検出回路２０から受け取り、シリアル信号Ｓ１の有効なデータの終了位置を識別して、パラレルデータＰＤの出力を停止する。
【００３９】
監視回路４０では、レジスタ４２が２番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤに基づいて、保持しているブランク期間（６時刻）をウィンドウ生成回路４３に出力する。ウィンドウ生成回路４３は、レジスタ４２のブランク期間（６時刻）に基づいて、補完期間とする開始時間と終了時間とを設定する。ここでは、ウィンドウ生成回路４３はブランク期間の６時刻に対して、８時刻を開始時刻として、１８時刻を終了時間として設定する。
【００４０】
チャネルビットカウンタ４１は、２番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤに基づいて新たにカウントを開始する。チャネルビットカウンタ４１は、２番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤを検出してからのカウント値を検出タイミング生成回路４４に出力する。
【００４１】
Ｔ４２：
検出タイミング生成回路４４は、ウィンドウ生成回路４３から補完期間とする開始時間（８時刻）と終了時間（１８時刻）とを受け取っている。検出タイミング生成回路４４は、２番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤを受け取ってからのカウント値が、開始時間（８時刻）になるとアクティブな検出タイミング信号Ｄ＿ＴＩＭＥを補完信号生成回路５０に出力する。つまり、補完期間が開始する。
【００４２】
Ｔ４８：
同期信号検出回路２０は、３番目のシリアル信号Ｓ１からスタートの同期信号の正常値である正常同期信号Ｄ１〜Ｄ８を検出し、検出信号としてスタート検出信号ＳＴＡＲＴをシリアルパラレル変換回路１２と補完回路３０（監視回路４０）とに出力する。シリアルパラレル変換回路１２は、スタート検出信号ＳＴＡＲＴを同期信号検出回路２０から受け取り、シリアル信号Ｓ１の有効なデータの開始位置を識別する。
【００４３】
監視回路４０では、チャネルビットカウンタ４１が２番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤから、３番目のシリアル信号Ｓ１のスタート検出信号ＳＴＡＲＴを受け取るまでの間隔を計測する。チャネルビットカウンタ４１は、計測した間隔とスタートの同期信号の間隔とに基づいてブランク期間を算出する。ブランク期間は、Ｔ３４〜Ｔ３９である。チャネルビットカウンタ４１は、算出したブランク期間（６時刻）をレジスタ４２に出力する。レジスタ４２は、チャネルビットカウンタ４１からブランク期間を受け取り、更新する。
【００４４】
Ｔ５２：
監視回路４０では、チャネルビットカウンタ４１が２番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤを検出してからのカウント値を検出タイミング生成回路４４に出力している。検出タイミング生成回路４４は、２番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤを受け取ってからのカウント値が、ウィンドウ生成回路４３から受け取る終了時間（１８時刻）になるとアクティブな検出タイミング信号Ｄ＿ＴＩＭＥの出力を止める。つまり、補完期間が終了する。
【００４５】
Ｔ５６：
シリアルパラレル変換回路１２は、検出回路１１からＴ４８で受け取ったスタート検出信号ＳＴＡＲＴに基づいて、パラレル信号Ｐ１から有効なデータＤ９〜Ｄ１６を表すパラレルデータＰＤを識別して、パラレルデータＰＤをＦＩＦＯメモリ１３に出力する。以降の３番目のシリアル信号Ｓ１も２番目のシリアル信号Ｓ１と同様に処理される。
【００４６】
図４は、図３Ａ及び図３Ｂ同様に、シリアルデータ転送装置１の実施の形態による処理動作を示したタイミングチャートである。尚、図４は、異常な値の同期信号を含むシリアル信号Ｓ１のタイミングチャートである。ここでの前提としては、受信回路１０が正常な値の同期信号を含む１番目のシリアル信号Ｓ１と２番目のシリアル信号Ｓ１とを受け取った後であって、異常な値の同期信号を含む３番目のシリアル信号Ｓ１を受け取る場合を示している。尚、Ｔ１からＴ３６までは、図３Ａと同様であるため説明を省略し、３番目のシリアル信号Ｓ１が図４に示されている。
【００４７】
Ｔ４２：
検出タイミング生成回路４４は、ウィンドウ生成回路４３から補完期間とする開始時間（８時刻）と終了時間（１８時刻）とを受け取っている。検出タイミング生成回路４４は、２番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤを受け取ってからのカウント値が、開始時間（８時刻）になるとアクティブな検出タイミング信号Ｄ＿ＴＩＭＥを補完信号生成回路５０に出力する。つまり、補完期間が開始する。
【００４８】
Ｔ４５：
同期信号検出回路２０は、３番目のシリアル信号Ｓ１からスタートの同期信号の正常値を検出できず、検出信号としてスタート検出信号ＳＴＡＲＴを出力しない。一方、シリアルパラレル変換回路１２は、３番目のシリアル信号Ｓ１のスタートの同期信号をパラレル信号Ｐ１に変換している。シリアルパラレル変換回路１２は、パラレル信号Ｐ１を検出回路１１（補完信号生成回路５０）に出力する。
【００４９】
補完信号生成回路５０では、ミス検出回路５１がシリアルパラレル変換回路１２から受け取るパラレル信号Ｐ１と、異常同期信号として予測される複数のミスパタンとを比較して、パラレル信号Ｐ１が異常同期信号であると判定する。そして、ミス検出回路５１はミス検出信号１００を判定回路５２に出力する。
【００５０】
判定回路５２は、監視回路４０の検出タイミング生成回路４４からアクティブな検出タイミング信号Ｄ＿ＴＩＭＥを受け取っているときに、ミス検出回路５１から異常同期信号を検出したことを表すミス検出信号１００を受け取るため、アクティブな補完検出信号ＤＴＳＹＮＣを出力する。
【００５１】
シリアルパラレル変換回路１２は、検出信号としての補完検出信号ＤＴＳＹＮＣを補完信号生成回路５０から受け取り、３番目のシリアル信号Ｓ１の有効なデータの開始位置を識別する。即ち、シリアルパラレル変換回路１２は、検出回路１１がスタートの同期信号を検出できないとき、即ち、同期信号の異常値を検出したときには、補完検出信号ＤＴＳＹＮＣに基づいてパラレルデータＰＤの開始位置を識別することができる。
【００５２】
Ｔ５２：
監視回路４０では、チャネルビットカウンタ４１が、２番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤを検出してからのカウント値を検出タイミング生成回路４４に出力している。検出タイミング生成回路４４は、２番目のシリアル信号Ｓ１のエンド検出信号ＥＮＤを受け取ってからのカウント値が、ウィンドウ生成回路４３から受け取る終了時間（１８時刻）になるとアクティブな検出タイミング信号Ｄ＿ＴＩＭＥの出力を止める。つまり、補完期間が終了する。
【００５３】
Ｔ５３：
シリアルパラレル変換回路１２は、検出回路１１からＴ４５で受け取った補完検出信号ＤＴＳＹＮＣに基づいて、パラレル信号Ｐ１から有効なデータＤ９〜Ｄ１６を表すパラレルデータＰＤを識別して、パラレルデータＰＤをＦＩＦＯメモリ１３に出力する。以降の３番目のシリアル信号Ｓ１も２番目のシリアル信号Ｓ１と同様に処理される。
【００５４】
尚、レジスタ４２は更新されるまでブランク期間（６時刻）を保持する。４番目以降のシリアル信号Ｓ１についても、監視回路４０は１番目と２番目のシリアル信号Ｓ１のブランク期間使い、検出回路１１は同期信号の異常を検出することができる。このようにして、受信回路１０は画像データのライン毎にブランク期間が異なっていても、同期信号の異常を検出し補正することができる。
【００５５】
シリアルデータ転送装置１の効果を説明するために、図４の状況において一定の周期で同期信号を補完した場合を説明する。一定周期は、エンド検出信号ＥＮＤからスタート検出信号ＳＴＡＲＴの間隔とし１４時刻とする。図５は、一定の周期で同期信号を補完した場合を示すタイミングチャートである。図５を参照すると、Ｔ４５において３番目のシリアル信号Ｓ１からスタートの同期信号の正常値を検出できないとき、図３Ａと同様にＴ４８において一定の周期の補完を行っている。この場合、有効なデータはＴ４５から入力されているが、Ｄ９〜Ｄ１１の３ビットのデータを取りこぼすことになる。
【００５６】
以上のように、シリアルデータ転送装置１は、シリアル信号Ｓ１の同期信号が一定周期で入力されない場合でも、壊れた同期信号を正しく補完することができる。特に、シリアルデータ転送装置１は、補完期間において同期信号の異常値を検出した場合にのみ補完するため、シリアル信号Ｓ１に含まれるデータをより正確に検出できる効果を奏している。尚、本実施の形態ではスタートの同期信号の補完について詳細に説明したが、同様の方法でエンドの同期信号も補完することができる。詳細には、ウィンドウ生成回路４３がブランク期間に基づいて、エンドの同期信号を補完するための補完期間とする開始時間と終了時間とを設定する。そして、検出タイミング生成回路４４が、エンドの同期信号のための開始時間と終了時間とに基づいて、カウント値が開始時間になってから終了時間になるまでを補完期間として出力する。尚、エンドの同期信号の異常の検出については、前述したスタートの同期信号と同様に行うことで実行できる。
【００５７】
図６は、ＦＩＦＯポインタ制御回路１４の動作を示すフローチャートである。図６を参照して、ＦＩＦＯポインタ制御回路１４の動作手順について説明をする。
【００５８】
ＦＩＦＯポインタ制御回路１４は、スタートの同期信号が検出済か確認する（ステップＳ０１）。検出が済んでいない場合は、無効な画像データの期間なので無効データ範囲の処理へ進む。
【００５９】
ＦＩＦＯポインタ制御回路１４は、検出済の場合、エンドの同期信号が検出済か確認する（ステップＳ０２）。ＦＩＦＯポインタ制御回路１４は、エンドの同期信号が検出済みの場合、無効データ範囲の処理へ進み、エンドの同期信号が検出済でない場合、有効データ範囲処理へ進む。
【００６０】
ＦＩＦＯポインタ制御回路１４は、エンドの同期信号を検出したか確認する（ステップＳ０３）。エンド同期コードを検出してないなら終了へ進む。ＦＩＦＯポインタ制御回路１４は、エンドの同期信号を検出したらＦＩＦＯリード禁止にして終了へ進む（ステップＳ０４）。
【００６１】
ＦＩＦＯポインタ制御回路１４は、有効データ範囲処理としてライトポインタを更新する（ステップＳ０５）。ＦＩＦＯポインタ制御回路１４は、リード許可状態か確認する（ステップＳ０６）。ＦＩＦＯポインタ制御回路１４は、ＦＩＦＯリードのスレッシュレベルを超えたか確認する（ステップＳ０７）。ＦＩＦＯリードのスレッシュレベルを超えていない場合は終了へ進む。ＦＩＦＯリードのスレッシュレベルを超えた場合は、ＦＩＦＯリード許可する（ステップＳ０８）。ＦＩＦＯポインタ制御回路１４は、リードポインタの更新をして終了へ進む（ステップＳ０９）。
【符号の説明】
【００６２】
１        ：シリアルデータ転送装置
２        ：メモリ
１０      ：受信回路
１１      ：検出回路
１２      ：シリアルパラレル変換回路
１３      ：ＦＩＦＯメモリ
１４      ：ＦＩＦＯポインタ制御回路
２０      ：同期信号検出回路
３０      ：補完回路
４０      ：監視回路
４１      ：チャネルビットカウンタ
４２      ：レジスタ
４３      ：ウィンドウ生成回路
４４      ：検出タイミング生成回路
５０      ：補完信号生成回路
５１      ：ミス検出回路
５２      ：判定回路
６０      ：ミスパタン生成部
７０      ：比較部
８０      ：判定部
１００    ：ミス検出信号
ＤＴＳＹＮＣ：補完検出信号
Ｄ＿ＴＩＭＥ：検出タイミング信号
ＥＮＤ    ：エンド検出信号
Ｐ１      ：パラレル信号
ＰＤ      ：パラレルデータ
Ｓ１      ：シリアル信号
ＳＴＡＲＴ：スタート検出信号
Ｖ１      ：有効データ
【図１】
2013168908.tif 000003
【図２】
2013168908.tif 000004
【図３Ａ】
2013168908.tif 000005
【図３Ｂ】
2013168908.tif 000006
【図４】
2013168908.tif 000007
【図５】
2013168908.tif 000008
【図６】
2013168908.tif 000009