(57)【要約】【課題】半導体素子の電極と半導体素子接続パッドとを半田バンプを介して電気的に正常に接続することが可能であるとともに搭載部の周囲に接地用や電源用の導体として必要な機能を有する導体パターンを有する配線基板を提供すること。【解決手段】配線導体２は、搭載部１０Ａの外側に隣接する位置に、搭載部１０Ａにおける占有面積比率との差が３０％以内である第１の領域１０Ｂを有するとともに、この第１の領域１０Ｂの外側に隣接する位置に、第１の領域１０Ｂにおける占有面積比率よりも大きな占有面積比率を有する第２の領域１０Ｃを有する。【選択図】図２
2013175518.tif 000002
【特許請求の範囲】
【請求項１】
上面中央部に半導体素子が搭載される搭載部を有する絶縁基板と、該絶縁基板の上面に形成されており、前記搭載部に格子状の配列で形成された複数の半導体素子接続パッドおよび前記搭載部の周囲から前記絶縁基板の外周部にかけて延在する導体パターンを有する配線導体と、前記絶縁基板上および前記配線導体上に形成されており、前記半導体素子接続パッドを個別に露出させる複数の開口部を有するとともに前記導体パターンを被覆するソルダーレジスト層とを具備して成る配線基板であって、前記配線導体は、前記搭載部の外側に隣接する位置に、前記搭載部における占有面積比率との差が３０％以内である第１の領域を有するとともに、該第１の領域の外側に隣接する位置に、第１の領域における占有面積比率よりも大きな占有面積比率を有する第２の領域を有することを特徴とする配線基板。
【請求項２】
前記配線導体は、前記第２の領域における占有面積比率よりも小さな占有面積比率を有する第３の領域を、前記第２の領域の外側に隣接して有することを特徴とする請求項１に記載の配線基板。
【請求項３】
前記第１の領域は、前記搭載部と前記第２の領域との間の幅が前記搭載部の角部近傍に対応する位置で広くなっていることを特徴とする請求項１記載の配線基板。
【請求項４】
前記配線導体は、前記搭載部の外周部における占有面積比率が前記搭載部の中央部における占有面積比率よりも小さいことを特徴とする請求項１記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載するための配線基板に関するものである。
【背景技術】
【０００２】
図８に示すように、半導体集積回路素子等の半導体素子Ｓを搭載するために用いられる従来の配線基板２０は、エポキシ樹脂等の熱硬化性樹脂を含む電気絶縁材料から成る絶縁板１１ａや絶縁層１１ｂを複数積層して形成した絶縁基板１１と、この絶縁基板１１の内部および上下面に配設された銅箔や銅めっき層等の金属から成る配線導体１２と、絶縁基板１１の上下面およびその上に被着された配線導体１２上に被着されたエポキシ樹脂等の熱硬化性樹脂を含む電気絶縁材料から成るソルダーレジスト層１３とを備えている。
【０００３】
このような配線基板２０の上面中央部には半導体素子Ｓを搭載するための搭載部２０Ａが設けられている。そして、この搭載部２０Ａには半導体素子Ｓの電極Ｔを接続するための多数の半導体素子接続パッド１４が格子状の並びに配列されている。これらの半導体素子接続パッド１４は、絶縁基板１１の上面に被着させた配線導体１２の一部をソルダーレジスト層１３に設けた開口部１３ａから露出させることにより形成されている。さらに、ソルダーレジスト層１３の開口部１３ａから露出した半導体素子接続パッド１４上には半導体素子Ｓの電極Ｔと半導体素子接続パッド１４とを接続するための半田バンプＢが形成される。
【０００４】
そして、このような配線基板２０においては、半導体素子Ｓをその各電極Ｔがそれぞれ対応する半田バンプＢに当接するようにして搭載部２０Ａ上に載置するとともに、これらを例えば電気炉等の加熱装置で約２６０℃程度に加熱して半田バンプＢを溶融させて半田バンプＢと半導体素子Ｓの電極Ｔとを接合させることによって、半導体素子Ｓが配線基板２０上に実装される。
【０００５】
図９は、図８に示す配線基板２０における上面図である。図９において、破線は、上面側の最表層の配線導体１２を示している。実線は、その上に設けられたソルダーレジスト層１３を示している。
【０００６】
最上層の配線導体１２は、搭載部Ａにおいて、半導体素子接続パッド１４を形成するための多数の導体パターン１２ａを有しているとともに、搭載部２０Ａの周囲から絶縁基板１１の外周部にかけて延在するベタ状の導体パターン１２ｂを有している。導体パターン１２ｂは、主として接地用や電源用の導体として機能する。なお、導体パターン１２ｂには、配線基板２０を製造する際に発生するガスを外部に逃がすための多数の開口部Ｐが形成されている。
【０００７】
上面側のソルダーレジスト層１３は、搭載部２０Ａ内の導体パターン１２ａの中央部を半導体素子接続パッド１４として個別に開口部１３ａ内に露出させているとともに搭載部２０Ａよりも外側の導体パターン１２ｂを被覆している。
【０００８】
なお、このようなソルダーレジスト層１３は、例えば以下のようにして形成される。まず、最上層の配線導体１２が形成された絶縁基板１１上に、ソルダーレジスト層１３用の感光性のドライフィルムレジストを真空中で貼着する。次に、ドライフィルムレジストを加熱しながらプレス機により上下から加圧する。加熱は、ドライフィルムレジストがある程度の流動性を呈する温度に加熱する。加圧は、流動性を与えられたドライフィルムレジストが配線導体１２同士の間に十分に入り込むとともにドライフィルムレジストの上面が平坦となる圧力とする。次に、ドライフィルムレジストに露光および現像工程を施して開口部１３ａを形成した後、熱硬化させることによりソルダーレジスト層１３が形成される。
【０００９】
さらに、各半導体素子接続パッド１４に半田バンプＢを形成するには、以下の方法が採用される。まず、図１０（ａ）に示すように、ソルダーレジスト層１３が形成された配線基板２０を準備するとともに、ソルダーレジスト層１３の開口部から露出する半導体素子接続パッド１４上に図示しないフラックスを塗布する。次に、図１０（ｂ）に示すように、フラックスが塗布された半導体素子接続パッド１４上に半田ボールＢ１を載置する。次に半田ボールＢ１が載置された配線基板２０を半田ボールＢ１の溶融温度以上の温度に加熱して半田ボールＢ１を溶融させることにより半導体素子接続パッド１４に半田バンプＢを溶着する。最後に配線基板２０を室温まで冷却した後、フラックスの残渣を洗浄除去する方法が採用される。なお、半田ボールＢ１の大きさは、半導体素子接続パッド１４上に十分な高さの半田バンプＢを形成するためにソルダーレジスト層１３の開口部１３ａから露出する半導体素子接続パッド１４の直径よりも１０μｍ程度大きな直径を有するものを用いる。
【００１０】
ところが、上面側のソルダーレジスト層１３用のドライフィルムレジストを加熱しながら上下から加圧する際、ドライフィルムレジストは、ある程度の流動性を呈するものの、自由に流動するわけではない。したがって、ドライフィルムレジストを上下から加圧してその上面を平坦化したとしても、現実には、絶縁基板１１上における配線導体１２の占有面積比率の差によって配線導体１２上からのソルダーレジスト層１３の厚みにバラツキが発生する。具体的には、絶縁基板１１上における配線導体１２の占有面積比率が大きい領域では配線導体１２上からのソルダーレジスト層１３の厚みは厚くなり、逆に占有面積比率が小さい領域では配線導体１２上からのソルダーレジスト層１３の厚みは薄くなる。
【００１１】
そしてこの配線基板２０のように、搭載部２０Ａの周囲から絶縁基板１１の外周部にかけてベタ状の導体パターン１２ｂが形成されている場合、通常、搭載部２０Ａにおける配線導体１２の占有面積比率は４０％程度であり、その外側の領域における配線導体１２の占有面積比率は８０〜９０％程度である。したがって、搭載部２０Ａにおける配線導体１２の占有面積比率よりもその外側の領域における占有面積比率が、例えば４０〜５０％程度大きくなる。このように、搭載部２０Ａにおける配線導体１２の占有面積比率よりもその外側における配線導体１２の占有面積比率が大きいと、図１０（ａ）に示すように、搭載部２０Ａにおける配線導体１２上からのソルダーレジスト層１３の厚みは薄くなり、搭載部２０Ａよりも外側における配線導体１２上からのソルダーレジスト層１３の厚みは厚くなる。さらに、搭載部２０Ａの外周部では、その外側からドライフィルムレジストの一部が流動してくるので、搭載部２０Ａの中央部よりも配線導体１２上からのソルダーレジスト層１３の厚みが厚くなる。その結果、搭載部２０Ａの中央部と外周部とで、配線導体１２上からのソルダーレジスト層１３の厚みに５μｍを超える差ができてしまうことがある。
【００１２】
ところが、配線導体１２上からのソルダーレジスト層１３の厚みが搭載部２０Ａの外周部において、搭載部２０Ａの中央部よりも５μｍを超えて厚い場合、図１０（ｂ）に示すように、ソルダーレジスト層１３の開口部１３ａ内に露出する半導体素子接続パッド１４上に半田ボールＢ１を載置する際、搭載部２０Ａの外周部において、半田ボールＢ１が開口部１３ａの底まで落ち込まずに半導体素子接続パッド１４に接触しないことが起きる。このように半田ボールＢ１が半導体素子接続パッド１４に接触しないままで半田ボールＢ１を溶融させても、半田ボールＢ１は半導体素子接続パッド１４に溶着することはなく、その結果、その半導体素子接続パッド１４には半田バンプＢが形成されない。したがって、半導体素子Ｓの電極Ｔと半導体素子接続パッド１４とを半田バンプＢを介して電気的に正常に接続することができなくなってしまう。
【００１３】
そこで、搭載部２０Ａにおける配線導体１２の占有面積比率と、搭載部２０Ａよりも外側の領域における配線導体１２の占有面積比率との差が小さくなるように、導体パターン１２ａと１２ｂとを設計することが考えられる。計算上では、搭載部２０Ａにおける配線導体１２の占有面積比率と、搭載部２０Ａよりも外側の領域における配線導体１２の占有面積比率との差が例えば３０％以内であると、配線導体１２の上からのソルダーレジスト層１３の厚みの差を搭載部２０Ａとその外側とで５μｍ以下に抑えることができる。したがって、搭載部２０Ａの外周部にその外側からソルダーレジスト用のドライフィルムレジストの一部が流動してきたとしても、搭載部２０Ａにおける配線導体１２上からのソルダーレジスト層１３の厚みの差を５μｍ以内とすることが可能である。
【００１４】
しかしながら、搭載部２０Ａにおける各半導体素子接続パッド１４を形成する導体パターン１２ａは、それぞれが電気的に独立しており、各々の間に２０〜５０μｍ程度の絶縁間隔を設ける必要がある。そのため、搭載部２０Ａにおいては、配線導体２の占有面積比率をせいぜい６０％程度までにしか高められない。他方、搭載部２０Ａよりも外側の領域に配置された導体パターン１２ｂは、その中に形成された開口部Ｐの数を増やすことにより、占有面積比率を６０％程度に下げることは可能であるものの、開口部Ｐの数を増やし過ぎると、導体パターン１２ｂと下層の配線導体１２との接続が制限されて接地用や電源用の導体として必要な機能が大きく阻害されてしまう。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００３−２７３２７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その課題は、搭載部における配線導体上からのソルダーレジスト層の厚みのバラツキが小さく、それにより全ての半導体素子接続パッド上に半田ボールを溶融させた半田バンプを良好に形成することができ、その結果、半導体素子の電極と半導体素子接続パッドとを半田バンプを介して電気的に正常に接続することが可能であるとともに搭載部の周囲に接地用や電源用の導体として必要な機能を有する導体パターンを有する配線基板を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の配線基板は、上面中央部に半導体素子が搭載される搭載部を有する絶縁基板と、該絶縁基板の上面に形成されており、前記搭載部に格子状の配列で形成された複数の半導体素子接続パッドおよび前記搭載部の周囲から前記絶縁基板の外周部にかけて延在する導体パターンを有する配線導体と、前記絶縁基板上および前記配線導体上に形成されており、前記半導体素子接続パッドを個別に露出させる複数の開口部を有するとともに前記導体パターンを被覆するソルダーレジスト層とを具備して成る配線基板であって、前記配線導体は、前記搭載部の外側に隣接する位置に、前記搭載部における占有面積比率との差が３０％以内である第１の領域を有するとともに、該第１の領域の外側に隣接する位置に、第１の領域における占有面積比率よりも大きな占有面積比率を有する第２の領域を有することを特徴とするものである。
【発明の効果】
【００１８】
本発明の配線基板によれば、配線導体は、搭載部の外側に隣接する位置に、搭載部における占有面積比率との差が３０％以下である第１の領域を有することから、配線導体上におけるソルダーレジスト層の厚みの差を、搭載部と第１の領域とで小さいものとすることができる。その結果、搭載部においても、配線導体上におけるソルダーレジスト層の厚みの差がその中央部と外周部とで小さいものとなる。したがって、全ての半導体素子接続パッド上に半田ボールを溶融させた半田バンプを良好に形成することができ、その結果、半導体素子の電極と半導体素子接続パッドとを半田バンプを介して電気的に正常に接続することが可能な配線基板を提供することができる。また、第１の領域における占有面積比率よりも大きな占有面積比率を有する第２の領域を第１の領域の外側に隣接して設けることから、この第２の領域において接地用や電源用の導体として必要な機能を確保することができる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の配線基板の実施形態の一例を示す断面模式図である。
【図２】図２は、図１に示す配線基板の上面模式図である。
【図３】図３（ａ）〜（ｄ）は、図１に示す配線基板の製造方法を説明するための断面模式図である。
【図４】図４（ａ）〜（ｃ）は、図１に示す配線基板の製造方法を説明するための断面模式図である。
【図５】図５は、本発明の配線基板の実施形態の別の例を示す上面模式図である。
【図６】図６は、本発明の配線基板の実施形態の更に別の例を示す上面模式図である。
【図７】図７は、本発明の配線基板の実施形態の更に別の例を示す上面模式図である。
【図８】図８は、従来の配線基板を示す断面模式図である。
【図９】図９は、図８に示す配線基板の上面模式図である。
【図１０】図１０（ａ），（ｂ）は、従来の配線基板の問題点を説明するための断面図である。
【発明を実施するための形態】
【００２０】
次に、本発明の配線基板の実施形態の一例を図１〜図４を基にして詳細に説明する。図１は本発明の配線基板１０の実施形態の一例を示す断面模式図であり、図２は図１に示す配線基板１０の上面図である。これらの図中、１は絶縁基板、２は配線導体、３はソルダーレジスト層、４は半導体素子接続パッドである。
【００２１】
本例の配線基板１０は、コアとなる絶縁板１ａの上下面に絶縁層１ｂを２層ずつ積層して成る絶縁基板１と、絶縁板１ａの上下面および各絶縁層１ｂ上に一部がこれらの絶縁板１ａおよび絶縁層１ｂを貫通するようにして被着された配線導体２と、最表層の絶縁層１ｂおよび配線導体２の上に被着されたソルダーレジスト層３とを有している。
【００２２】
配線基板１０の上面中央部には半導体素子Ｓが搭載される搭載部１０Ａが形成されており、この搭載部１０Ａにはそれぞれ半導体素子Ｓの電極Ｔが電気的に接続される半導体素子接続パッド４が配線導体２の一部により形成されている。また、配線基板１０の下面には外部電気回路基板に電気的に接続される外部接続パッド６が配線導体２の一部により形成されている。さらに、半導体素子接続パッド４には半田バンプＢが溶着されており、半導体素子Ｓをその各電極Ｔがそれぞれ対応する半田バンプＢに当接するようにして配線基板１０の搭載部１０Ａに載置するとともに、これらを例えば電気炉等の加熱装置で約２６０℃程度に加熱して半田バンプＢを溶融させて、半田バンプＢと半導体素子Ｓの電極Ｔとを接合させることによって、半導体素子Ｓが配線基板１０上に実装される。
【００２３】
絶縁基板１を構成する絶縁板１ａは、本例の配線基板１０におけるコア部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。この絶縁板１ａは、例えば厚みが０．３〜１．５ｍｍ程度であり、その上面から下面にかけて直径が０．１〜１ｍｍ程度の複数のスルーホール１ｃを有している。そして、その上下面および各スルーホール１ｃの内面には配線導体２の一部が被着されており、上下面の配線導体２同士がスルーホール１ｃを介して電気的に接続されている。
【００２４】
このような絶縁板１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁板１ａ上下面の配線導体２は、絶縁板１ａ用の絶縁シートの上下全面に厚みが３〜５０μｍ程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール１ｃ内面の配線導体２は、絶縁板１ａにスルーホール１ｃを設けた後に、このスルーホール１ｃ内面に無電解めっき法および電解めっき法により厚みが３〜５０μｍ程度の銅めっき膜を析出させることにより形成される。
【００２５】
さらに、絶縁板１ａは、そのスルーホール１ｃの内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂１ｄが充填されている。孔埋め樹脂１ｄは、スルーホール１ｃを塞ぐことによりスルーホール１ｃの直上および直下に配線導体２および各絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール１ｃ内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この孔埋め樹脂１ｄを含む絶縁板１ａの上下面に絶縁層１ｂがそれぞれ２層ずつ積層されている。
【００２６】
絶縁板１ａの上下面に積層された各絶縁層１ｂは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが２０〜６０μｍ程度であり、各層の上面から下面にかけて直径が３０〜１００μｍ程度の複数のビアホール１ｅを有している。これらの各絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体２と下層の配線導体２とをビアホール１ｅを介して電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層１ｂは、厚みが２０〜６０μｍ程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁板１ａの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール１ｅを穿孔し、さらにその上に同様にして次の絶縁層１ｂを順次積み重ねることによって形成される。なお、各絶縁層１ｂの表面およびビアホール１ｅ内に被着された配線導体２は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面およびビアホール１ｅ内に５〜５０μｍ程度の厚みの銅めっき膜を周知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
【００２７】
半導体素子接続パッド４は、上面側の最表層の配線導体２の一部をソルダーレジスト層３に設けた開口部３ａ内に露出させることにより形成されている。開口部３ａから露出する半導体素子接続パッド４は、直径が５０〜１５０μｍ程度の円形であり、搭載部１０Ａにピッチが１００〜２５０μｍ程度の格子状の並びに多数配列形成されている。このような半導体素子接続パッド４は、半導体素子Ｓの電極Ｔを配線導体２に電気的に接続するための端子部として機能する。
【００２８】
また、絶縁基板１の下面に形成された外部接続パッド６は、下面側の最表層の配線導体２の一部をソルダーレジスト層３に設けた開口部３ｂ内に露出させることにより形成されている。開口部３ｂから露出する外部接続パッド６は、直径が３００〜５００μｍ程度の円形であり、絶縁基板１下面の略全領域にピッチが６００〜１０００μｍ程度の格子状の並びに多数配列形成されている。外部接続パッド６は、配線導体２を外部電気回路基板に電気的に接続するための端子部として機能し、最下層の絶縁層１ｂ上に形成された配線導体２の一部を、ソルダーレジスト層３に設けた直径が３００〜５００μｍの円形の開口部３ｂ内に露出させることにより形成されている。
【００２９】
ソルダーレジスト層３は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性の樹脂から成り、その厚みが１０〜３０μｍ程度であり、上述したように半導体素子接続パッド４を露出させる開口部３ａや外部接続パッド６を露出させる開口部３ｂを有している。それにより最表層における配線導体２を保護するとともに、開口部３ａや３ｂを介して半導体素子接続パッド４や外部接続パッド６と半導体素子Ｓや外部電気回路基板との接続を可能としている。
【００３０】
図２は、本例の配線基板１０における上面図である。図２において、破線は、上面側の最表層の配線導体２を示しており、実線はその上に設けられたソルダーレジスト層３を示している。
【００３１】
上面側の最表層の配線導体２は、搭載部１０Ａにおいて、半導体素子接続パッド４を形成するための多数の導体パターン２ａを有している。導体パターン２ａは、直径が６０〜２００μｍ程度の円形パターンであり、その上面中央部が半導体素子接続パッド４としてソルダーレジスト層３の開口部３ａから露出している。さらに、上面側の最表層の配線導体２は、搭載部１０Ａの周囲から絶縁基板１の外周部にかけて延在する接地用または電源用の導体パターン２ｂを有している。この導体パターン２ｂは、多数の開口部Ｐを有しており、ソルダーレジスト層３により完全に覆われている。
【００３２】
さらに、導体パターン２ｂが形成された搭載部１０Ａの周囲から絶縁基板１の外周部にかけての領域は、搭載部１０Ａの外側に隣接する第１の領域１０Ｂと、この第１の領域１０Ｂの外側に隣接する第２の領域１０Ｃとを有している。
【００３３】
第１の領域１０Ｂは、この第１の領域１０Ｂにおける導体パターン２ｂの占有面積比率と搭載部１０Ａにおける導体パターン２ａの占有面積比率との差が３０％以下となっている。また、第２の領域１０Ｃは、この第２の領域１０Ｃにおける導体パターン２ｂの占有面積比率が第１の領域１０Ｂにおける導体パターン２ｂの占有面積比率よりも大きくなっている。この例では、導体パターン２ｂにおける単位面積当たりの開口部Ｐの数や開口部Ｐの大きさを第１の領域１０Ｂと第２の領域１０Ｃとで異なるものとすることにより、第１の領域１０Ｂおよび第２の領域１０Ｃにおける導体パターン２ｂの占有面積比率を調整している。具体的には、導体パターン２ｂにおける単位面積当たりの開口部Ｐの数を第１の領域１０Ｂで多くしているとともに開口部Ｐの大きさを第１の領域で大きくしている。また、搭載部１０Ａにおける導体パターン２ａの直径をできる限り大きくすることにより、搭載部１０Ａにおける配線導体２の占有面積比率と第１の領域１０Ｂにおける配線導体２の占有面積比率との差が３０％以下となるようにしている。
【００３４】
ここで、ソルダーレジスト層３を形成する方法を説明する。まず、図３（ａ）に示すように、最表層の配線導体２が形成された絶縁基板１を準備する。次に、図３（ｂ）に示すように、最表層の配線導体２が形成された絶縁基板１の上下面にソルダーレジスト３用のドライフィルムレジスト３Ｐを積層する。積層には真空積層装置を用いる。次に、図３（ｃ）に示すように、絶縁基板１に貼着されたドライフィルムレジスト３Ｐを加熱しながら、図示しないプレス機により上下から加圧する。これにより、ドライフィルムレジスト３Ｐがある程度の流動性を得て配線導体２同士の間に十分に入り込むとともにドライフィルムレジスト３Ｐの表面が平坦となる。次に、図３（ｄ）に示すように、ドライフィルムレジスト３Ｐに露光および現像工程を施して開口部３ａおよび３ｂを形成した後、ドライフィルムレジスト３Ｐを熱硬化させることによりソルダーレジスト層３が形成される。
【００３５】
このとき、上面側の最表層の配線導体２は、図２に示したように、搭載部１０Ａの外側に隣接する位置に、搭載部１０Ａにおける占有面積比率との差が３０％以下である第１の領域１０Ｂを有することから、ドライフィルムレジスト３Ｐを加圧した後の配線導体２上におけるソルダーレジスト層３の厚みの差を、搭載部１０Ａと第１の領域１０Ｂとで５μｍ以下の小さいものとすることができる。したがって、ドライフィルムレジスト３Ｐを加圧する際に、第１の領域１０Ｂ上のドライフィルムレジスト３Ｐの一部が搭載部１０Ａに流動したとしても、あるいは逆に搭載部１０Ａ上のドライフィルムレジスト３Ｐの一部が第１の領域１０Ｂに流動したとしても、搭載部１０Ａにおけるドライフィルムレジスト３Ｐの加圧後の厚みのバラツキは５μｍ以下の小さなものとすることができる。さらに、ドライフィルムレジスト３Ｐを加圧する際に第２の領域１０Ｃからドライフィルムレジスト３Ｐの一部がその内側の領域に流動したとしても、その流動の殆どは、第２の領域１０Ｃの内側に隣接する第１の領域１０Ｂで止まり、搭載部１０Ａにおけるドライフィルムレジストの加圧後の厚みに大きな影響を及ぼすことはない。したがって、搭載部１０Ａにおける配線導体２上のソルダーレジスト層３の厚みを略均一なものとすることができる。
【００３６】
次に、半導体素子接続パッド４上に半田バンプＢを形成する方法を説明する。まず、図４（ａ）に示すように、上述のようにしてソルダーレジスト層３が形成された配線基板１０の半導体素子接続パッド４上に図示しないフラックスを塗布する。フラックスの塗布は、例えば周知のスクリーン印刷法を採用することにより行なう。次に、図４（ｂ）に示すように、フラックスが塗布された半導体素子接続パッド４上に半田ボールＢ１を載置する。半田ボールＢ１の載置は、例えば、半導体素子接続パッド４の配列に対応する位置に半田ボールＢ１より若干大きな直径の開口部を有するメタルマスクを用いて、半田ボールＢ１を半導体素子接続パッド４上に落とし込む方法が採用される。このとき、上述したように、搭載部１０Ａにおける配線導体２上のソルダーレジスト層３の厚みは略均一なものとなっていることから、全ての半田ボールＢ１を半導体素子接続パッド４上に良好に落とし込むことができる。次に、半田ボールＢ１が載置された配線基板１０を半田ボールＢ１の溶融温度以上の温度に加熱して半田ボールＢ１を溶融させることにより、図４（ｃ）に示すように、半導体素子接続パッド４に半田バンプＢを溶着する。このとき、半田バンプＢを形成するための全ての半田ボールＢ１が半導体素子接続パッド４に良好に接触した状態で溶融されることから、全ての半導体素子接続パッド４に半田バンプＢが良好に形成される。したがって、半導体素子Ｓの電極Ｔと半導体素子接続パッド４とを半田バンプＢを介して電気的に正常に接続することが可能な配線基板１０を提供することができる。
【００３７】
また、第１の領域１０Ｂにおける占有面積比率よりも大きな占有面積比率を有する第２の領域１０Ｃを第１の領域１０Ｂの外側に隣接して設けることから、この第２の領域１０Ｃにおいて接地用や電源用の導体として必要な機能を確保することができる。具体的には、この第２の領域１０Ｃにおいて、配線パターン２ｂと下層の配線導体２と接続するためのビアホール１ｅを多数設けることにより、それらの多数のビアホール１ｅを介して導体パターン２ｂに接地用や電源用の導体として必要な電流を供給することができる。
【００３８】
なお、本発明は、上述した実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば、図５に示すように、配線導体２の占有面積比率が、第２の領域１０Ｃよりも小さな第３の領域１０Ｄを、第２の領域１０Ｃの外側に隣接して形成してもよい。この場合、ソルダーレジスト層３用のドライフィルムレジスト３Ｐを加圧する際に、ドライフィルムレジスト３Ｐの一部が第２の領域１０Ｃから流動したとしても、その流動は、第２の領域１０Ｃの内側に隣接する第１の領域１０Ｂと第２の領域１０Ｃの外側に隣接する第３の領域１０Ｄとに分かれる。したがって、この流動による搭載部１０Ａにおけるドライフィルムレジスト３Ｐの加圧後の厚みへの影響を更に小さいものとすることができる。
【００３９】
また、図６に示すように、第１の領域１０Ｂの幅を、搭載部１０Ａの角部近傍で広くなるように形成してもよい。この場合、ソルダーレジスト層３用のドライフィルムレジスト３Ｐを加圧する際に、第２の領域１０Ｃからのドライフィルム３Ｐの流動による影響を最も受けやすい搭載部１０Ａの角部におけるドライフィルムレジスト３Ｐの加圧後の厚みへの影響を更に小さいものとすることができる。
【００４０】
さらに、図７に示すように、搭載部１０Ａにおける配線導体２の占有面積比率を搭載部１０Ａの外周部で小さいものとしてもよい。具体的には、搭載部１０Ａの外周部に配置された導体パターン２ａの直径を搭載部１０Ａの中央部に配置された導体パターン２ａの直径よりも小さなものとする。この場合、ソルダーレジスト層３用のドライフィルムレジスト３Ｐを加圧する際に、第１の領域１０Ｂや第２の領域１０Ｃから搭載部１０Ａへのドライフィルム３Ｐの流動があったとしても、搭載部１０Ａの外周部では配線導体２の占有面積比率が小さい分、配線導体２上のドライフィルムレジスト３Ｐの厚みが元々薄くなるため、流動してきた分と相殺されて搭載部１０Ａにおける配線導体２上のソルダーレジスト層３の厚み均一なものとすることが可能である。
【符号の説明】
【００４１】
１      絶縁基板
２      配線導体
２ｂ    導体パターン
３      ソルダーレジスト層
３ａ    ソルダーレジスト層の開口部
４      半導体素子接続パッド
１０      配線基板
１０Ａ    搭載部
１０Ｂ    第１の領域
１０Ｃ    第２の領域
Ｓ      半導体素子
【図１】
2013175518.tif 000003
【図２】
2013175518.tif 000004
【図３】
2013175518.tif 000005
【図４】
2013175518.tif 000006
【図５】
2013175518.tif 000007
【図６】
2013175518.tif 000008
【図７】
2013175518.tif 000009
【図８】
2013175518.tif 000010
【図９】
2013175518.tif 000011
【図１０】
2013175518.tif 000012