(57)【要約】【課題】  光反射率を低下させず、窒化物半導体層と光反射電極層との密着性を改善する。【解決手段】  半導体発光素子は、第１導電型の第１半導体層と、該第１半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２半導体層とを含む半導体積層と、前記第２半導体層の一部上に断続的に形成される第１透明導電膜と、前記第２半導体層の前記第１透明導電膜が形成されなかった部分に断続的に形成される第１反射電極膜とを含む第１透明反射電極層と、前記第１透明反射電極層の一部上に、前記第１透明導電膜と一部が重なるように、断続的に形成される第２透明導電膜と、前記第１透明反射電極層の前記第２透明導電膜が形成されなかった部分に、前記第１反射電極膜と一部が重なるように、断続的に形成される第２反射電極膜とを含む第２透明反射電極層と、前記第１半導体層に接して形成される配線電極とを有する。【選択図】  図１
2013161883.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、該第１半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２半導体層とを含む半導体積層と、
前記第２半導体層の一部上に断続的に形成される第１透明導電膜と、前記第２半導体層の前記第１透明導電膜が形成されなかった部分に断続的に形成される第１反射電極膜とを含む第１透明反射電極層と、
前記第１透明反射電極層の一部上に、前記第１透明導電膜と一部が重なるように、断続的に形成される第２透明導電膜と、前記第１透明反射電極層の前記第２透明導電膜が形成されなかった部分に、前記第１反射電極膜と一部が重なるように、断続的に形成される第２反射電極膜とを含む第２透明反射電極層と、
前記第１半導体層に接して形成される配線電極と
を有する半導体発光素子。
【請求項２】
前記第１透明導電膜の被覆率が、前記第１反射電極膜よりも大きく、
前記第２透明導電膜の被覆率が、前記第２反射電極膜よりも小さい請求項１記載の半導体発光素子。
【請求項３】
前記第１透明導電膜、前記第１反射電極膜、前記第２透明導電膜及び前記第２反射電極膜の密度が半導体積層面内において変化する請求項１又は２記載の半導体発光素子。
【請求項４】
（ａ）成長基板を準備する工程と、
（ｂ）前記成長基板上に、第１導電型の第１半導体層と、該第１半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２半導体層とを含む半導体積層を成長する工程と、
（ｃ）前記第２半導体層の一部上に断続的に第１透明導電膜を形成するとともに、前記第２半導体層の前記第１透明導電膜が形成されなかった部分に断続的に第１反射電極膜を形成することにより第１透明反射電極層を形成する工程と、
（ｄ）前記第１透明反射電極層の一部上に、前記第１透明導電膜と一部が重なるように、第２透明導電膜を断続的に形成するとともに、前記第１透明反射電極層の前記第２透明導電膜が形成されなかった部分に、前記第１反射電極膜と一部が重なるように、第２反射電極膜を断続的に形成することにより第２透明反射電極層を形成する工程と、
（ｅ）前記成長基板を前記半導体積層から剥離する工程と、
（ｆ）前記第１半導体積層に接して、配線電極を形成する工程と
を含む半導体発光素子の製造方法。
【請求項５】
前記工程（ｅ）は、レーザリフトオフ法により前記成長基板を前記半導体積層から剥離し、
前記工程（ｃ）は、前記工程（ｅ）におけるレーザリフトオフの開始側から終了側にかけて、前記第１透明導電膜の被覆率が大きくなるように、前記第１透明導電膜を形成する請求項４記載の半導体発光素子の製造方法。
【請求項６】
前記工程（ｃ）及び前記工程（ｄ）は、前記第１透明導電膜と前記第２透明導電膜の重複部が、前記工程（ｅ）におけるレーザリフトオフの開始側から終了側にかけて粗になるように、それぞれ前記第１透明導電膜及び前記第２透明導電膜を形成する請求項５記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子及び半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
ＧａＮ等の窒化物半導体発光ダイオードは、紫外光ないし青色光を発光でき、蛍光体を利用することにより白色光を発光できる。高出力の白色光を発生できるＬＥＤは照明用としても用いられる。
【０００３】
窒化物半導体の成長基板として一般的にサファイアが用いられているが、サファイア基板が絶縁性である為、ｎ側及びｐ側電極を同一面側（成長層側）に形成する必要があり、電極パッドによる光吸収や、直列抵抗増加による駆動電圧上昇を発生させている。更に、サファイア基板は、熱伝導率が低く放熱性に劣り、大電流投入するデバイスには不向きである。
【０００４】
そこで、近年は、レーザーリフトオフ（ＬＬＯ）や研磨でサファイア成長基板を除去し、露出した窒化物半導体層（ｎ型半導体層）上にｎ側電極を形成する事により、ｎ側電極とｐ側電極とを対向位置に配置するデバイス構造の開発が行われている。
【０００５】
このような半導体発光素子は、少なくともｎ型半導体層と、発光のための活性層と、ｐ型半導体層とを含む半導体積層とを含む。ｐ型半導体層側には、発光領域全域にわたってｐ側電極が形成され、ｎ型半導体層表面の一部には、ｎ側電極が形成されている。また、光はｎ型半導体層側より取り出される。活性層で発光した光は、一部は直接ｎ型半導体層より放出されるが、一部は、ｐ型半導体層に設置したｐ側電極に反射された後、ｎ型半導体層より取り出される。
【０００６】
ｐ側電極にて効率良く光を反射する為に、ｐ側電極の反射率を向上させる層構造が知られており、特に、ｐ側電極に透明電極を介して金属電極を用いた構造が用いられている。この様な構造を有する半導体発光素子は、透明電極と金属電極界面又は、ｐ型半導体層と透明電極界面にて剥離が生じやすく、特にＬＬＯ工程にて剥離不良が発生し易い。
【０００７】
図２２は、ＬＬＯ工程において従来の半導体発光素子に剥離が生じる様子を表す模式図である。半導体ウエハー上に複数の半導体発光素子領域２００が形成されている。レーザーには、例えば、波長が２４８ｎｍの１ｍｍ角のＫｒＦエキシマレーザーを用いる。第１列目は下から上方向に順次レーザーが照射され、第２列目は、上から下方向に順次レーザーが照射され、第３列目以降はこれが繰り返される。図中左側（ＬＬＯ開始側）から右側（ＬＬＯ終了側）にかけて、半導体発光素子領域２００にレーザーが照射されて、サファイア基板が除去される。
【０００８】
図に示すように、透明電極層のｐ型半導体層との界面における剥離は、各半導体発光素子領域２００の左側（ＬＬＯ開始側）で主に生じる。つまり、各半導体発光素子領域２００において、ウエハー２０１面内のＬＬＯ開始側（ＧａＮ分解済み領域側）に剥離が集中し、ＬＬＯ終了側（ＧａＮ未分解領域側）には、剥離が生じていない。
【０００９】
ＬＬＯ時に発生する剥離不良は、レーザー照射によるＧａＮ分解により発生したガス圧力で発生する衝撃によるものと考えられ、この衝撃はＧａＮとサファイア基板の剥離している側より放出され、剥離側での振動が激しくなり、この衝撃により界面剥離が発生すると考えられる。つまり、ＬＬＯ開始側（ＧａＮ分解済み領域側）に隣接する列の半導体発光素子領域２００へのレーザー照射によるガスにより剥離が生じていると考えられる。
【００１０】
上述したような透明電極と金属電極との剥離を抑制する方法として、透明電極と金属電極との密着性を向上させることが考えられる。透明電極と金属電極との密着性を向上させる方法としては、例えば、ｐ型半導体層上に、極薄い電極接合層を介して、透明電極を形成することが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−２００１８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従来の透明電極層の密着改善方法では、ｐ型半導体層上に透明電極層を形成し、ｐ型半導体層と透明電極層間に電極接合層を形成し、密着力を大幅に改善している。透明電極としてＩＴＯを用いた場合、電極接合層は、エピタキシャル成長又は熱処理により電極接合層中にＩｎを拡散させて、ＩＴＯ電極との密着力を向上させる。
【００１３】
しかし、熱処理による場合、密着力向上がＩｎの拡散状況に依存してしまい個体差が生じやすい。また、エピタキシャル成長を用いた場合、工程が煩雑になる。
【００１４】
また、一般的に、ｐ型半導体層とｐ側電極との界面に於ける密着力の改善方法としては、Ｃｒ、Ｔｉ、Ｎｉ等の接着材料を当該界面に積層して、界面からの剥離を抑制することが知られているが、活性層で発生した光を効率良くｎ型半導体層側へ反射させる機能を低下させ、発光効率低下につながる。
【００１５】
本発明の目的は、光反射率を低下させず、窒化物半導体層と光反射電極層との密着性を改善することである。
【課題を解決するための手段】
【００１６】
本発明の一観点によれば、半導体発光素子は、第１導電型の第１半導体層と、該第１半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２半導体層とを含む半導体積層と、前記第２半導体層の一部上に断続的に形成される第１透明導電膜と、前記第２半導体層の前記第１透明導電膜が形成されなかった部分に断続的に形成される第１反射電極膜とを含む第１透明反射電極層と、前記第１透明反射電極層の一部上に、前記第１透明導電膜と一部が重なるように、断続的に形成される第２透明導電膜と、前記第１透明反射電極層の前記第２透明導電膜が形成されなかった部分に、前記第１反射電極膜と一部が重なるように、断続的に形成される第２反射電極膜とを含む第２透明反射電極層と、前記第１半導体層に接して形成される配線電極とを有する。
【００１７】
また、本発明の他の観点によれば、半導体素子の製造方法は、（ａ）成長基板を準備する工程と、（ｂ）前記成長基板上に、第１導電型の第１半導体層と、該第１半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２半導体層とを含む半導体積層を成長する工程と、（ｃ）前記第２半導体層の一部上に断続的に第１透明導電膜を形成するとともに、前記第２半導体層の前記第１透明導電膜が形成されなかった部分に断続的に第１反射電極膜を形成することにより第１透明反射電極層を形成する工程と、（ｄ）前記第１透明反射電極層の一部上に、前記第１透明導電膜と一部が重なるように、第２透明導電膜を断続的に形成するとともに、前記第１透明反射電極層の前記第２透明導電膜が形成されなかった部分に、前記第１反射電極膜と一部が重なるように、第２反射電極膜を断続的に形成することにより第２透明反射電極層を形成する工程と、（ｅ）前記成長基板を前記半導体積層から剥離する工程と、（ｆ）前記第１半導体積層に接して、配線電極を形成する工程とを含む。
【発明の効果】
【００１８】
本発明によれば、光反射率を低下させず、窒化物半導体層と光反射電極層との密着性を改善することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の素子構造を表す概略断面図及び電極パターンを示す平面図である。
【図２】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図３】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図４】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図５】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図６】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図７】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図８】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図９】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１０】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１１】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１２】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１３】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１４】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１５】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１６】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１７】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１８】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図１９】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図２０】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図２１】本発明の実施例の変形例による窒化物半導体発光素子（ＬＥＤ素子）１０１の電極パターンを示す平面図である。
【図２２】ＬＬＯ工程において従来の半導体発光素子に剥離が生じる様子を表す模式図である。
【発明を実施するための形態】
【００２０】
図１（Ａ）は、本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の素子構造を表す概略断面図である。なお、図中、各構成部材のサイズは、実際の比率とは異なっている。
【００２１】
窒化物半導体発光素子（ＬＥＤ素子）１０１は、縦型給電光半導体装置であり、例えば、第１半導体層（ｎ型半導体層）２１、活性層２２、第２半導体層（ｐ型半導体層）２３で構成されるＧａＮ系半導体層（発光部）２と、第１透明電極層３１と第１反射電極層３２とからなる第１反射・透明電極層３、第２透明電極層４１と第２反射電極層４２とからなる第２反射・透明電極層４、共晶材を含む共晶層７と接合層６との共晶合金層、該共晶合金層を介して第２反射・透明電極層４と結合するシリコン（Ｓｉ）支持基板１０、支持基板１０の裏面全面に形成される裏面電極９、ＧａＮ系半導体層（発光部）２表面の一部上に形成されるｎ側電極８を含んで構成される。なお、ｎ型半導体層２１側より光を放射する。
【００２２】
ＧａＮ系半導体層２の各層はＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）で表される窒化物半導体から成り、必要に応じてｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＭｇなどが添加されている。なお、半導体層２の構成は上記の３種類に限らず、発光効率向上させるために電流拡散、クラッド層、コンタクト層などを任意に挿入することも可能であり、活性層２２を多層膜（多重量子井戸構造）で構成することもできる。
【００２３】
図１（Ｂ）は、本発明の実施例による第１反射・透明電極層３のパターンを表す概略平面図である。
【００２４】
第１反射・透明電極層３は、例えば、インジウム錫酸化物（ＩＴＯ）からなる膜厚５〜２０ｎｍの第１透明電極層３１と、Ａｇからなる膜厚５〜２０ｎｍの第１反射電極層３２とが、交互に配置されている。本実施例では、図１（Ｂ）に示すように、各々ストライプ状の第１透明電極層３１と第１反射電極層３２とが交互に配列され、第１透明電極層３１の基板面内の占有面積（被覆率）が、基板面内のＬＬＯ開始側で小さくなり、ＬＬＯ終了側（図２２参照）で大きくなるように、第１透明電極層３１と第１反射電極層３２の電極幅が設定されている。なお、第１透明電極層３１の被覆率は、ＬＬＯ開始側からＬＬＯ終了側にかけて連続的に大きくなるようにしてもよいし、段階的に大きくなるようにしても良い。。
【００２５】
なお、第１透明電極層３１のシート抵抗は、例えば、１００Ω／□〜２００Ω／□であり、第１透明電極層３１とｐ型半導体層２３との接触抵抗は２×１０−４Ωｃｍ２〜７×１０−３Ωｃｍ２である。
【００２６】
また、第１反射・透明電極層３では、第１透明電極層３１の半導体接触面積（被覆率）が、第１反射電極層３２よりも大きくなるように設定されている。これは、第１透明電極層３１の半導体層２に対する密着力が、第１反射電極層３２よりも高いためである。
【００２７】
図１（Ｃ）は、本発明の実施例による第２反射・透明電極層４のパターンを表す概略平面図である。
【００２８】
第２反射・透明電極層４は、例えば、インジウム錫酸化物（ＩＴＯ）からなる膜厚７０〜１５０ｎｍの第２透明電極層４１と、Ａｇからなる膜厚７０〜１５０ｎｍの第２反射電極層４２とが、交互に配置されている。第２反射・透明電極層４は、第１反射・透明電極層３と電気的に接合されている。
【００２９】
本実施例では、図１（Ｃ）に示すように、各々ストライプ状の第２透明電極層４１と第２反射電極層４２とが交互に配列され、第２反射電極層４２の基板面内の占有面積（被覆率）が、基板面内のＬＬＯ開始側で小さくなり、ＬＬＯ終了側（図２２参照）で大きくなるように、第２透明電極層４１と第２反射電極層４２の電極幅が設定されている。
【００３０】
第２反射・透明電極層４では、第２透明電極層４１の占有面積（被覆率）が、第２反射電極層４２よりも小さくなるように設定されている。これは、本実施例においては、光は、第２反射電極層４２にて主体的に反射されるので、その面積を大きくとる必要があるためである。なお、第２反射電極層４２の反射率は９４％以上である。
【００３１】
図１（Ｄ）は、本発明の実施例による第１透明電極層３１と第２透明電極層４１との重複部ＯＬ１と、第１反射電極層３２と第２反射電極層４２との重複部ＯＬ２のパターンを表す概略平面図である。図中、右上がりのハッチングで第１反射電極層３２を表し、左上がりのハッチングで第２反射電極層４２を表しており、両ハッチングが重なる部分が重複部ＯＬ２である。また、白抜きの部分は第１透明電極層３１と第２透明電極層４１との重複部ＯＬ１を表している。
【００３２】
第２透明電極層４１と第２反射電極層４２の設置位置は、それぞれ第１透明電極層３１と第１反射電極層３２の設置位置と異なるように設定されており、第１透明電極層３１の一部が第２透明電極層４１と第２反射電極層４２の一部と重なり、且つ、第１反射電極層３２の一部が第２透明電極層４１と第２反射電極層４２の一部と重なる構造を有する。また、第１透明電極層３１と第２透明電極層４１との重複部ＯＬ１は、ＬＬＯ開始側からＬＬＯ終了側（図２２参照）にかけて連続的又は段階的に粗になるように設計される。
【００３３】
したがって、図１（Ｄ）に示すように、第１透明電極層３１と第２透明電極層４１との重複部ＯＬ１と、第１反射電極層３２と第２反射電極層４２との重複部ＯＬ２において、同一材料からなる電極が上下の層にて接触することが可能となる。上下の層間で同一材料部の相性は良い為、第１反射・透明電極層３と第２反射・透明電極層４との密着性が向上する。
【００３４】
なお、第１透明電極層３１と第２透明電極層４１との重複部ＯＬ１と、第１反射電極層３２と第２反射電極層４２との重複部ＯＬ２の幅は、少なくともそれぞれ５μｍ以上であることが好ましい。
【００３５】
以下、図２〜図２０を参照して、本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明する。
【００３６】
まず、図２に示す半導体膜形成工程を行う。ＭＯＣＶＤを用いてＣ面サファイア成長基板１に、バッファ層２０と、第１半導体層（ｎ型半導体層）２１、活性層２２、第２半導体層（ｐ型半導体層）２３で構成される半導体層２とを積層し、光半導体エピウエハを得る。
【００３７】
各層はＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）で表される窒化物半導体から成り、必要に応じてｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＭｇなどを添加する。
【００３８】
次に、図２に示す半導体膜形成工程で得た半導体エピウエハをＭＯＣＶＤ反応炉から取り出し、素子化工程を行う。はじめにｐ型半導体層２３の活性化を行う。ｐ型半導体層２３は、成長過程に於いて膜中に水素が混入し、Ｍｇ−Ｈ結合となっている。この様な状態では、ドーパントとしての機能を果たす事が出来ず、ｐ型半導体層２３は高抵抗化している。その為、ｐ型半導体層２３の水素を膜中より追い出す活性化工程が必要となる。具体的には、熱処理炉を用いて真空又は不活性ガス雰囲気中にて４００℃以上の熱処理を行う。
【００３９】
次に、図３〜図６に示す第１反射・透明電極層形成工程を行う。まず、図３に示すように、ｐ型半導体層２３表面に、第１透明電極層３１となるインジウム錫酸化物（ＩＴＯ）膜３１を形成する。ＩＴＯ膜３１は、ＲＦスパッタ法により、厚さ約２０ｎｍになる様に積層する。この時、基板温度は１５０℃〜３００℃に加熱されている。ＩＴＯは、成膜中の基板温度が１５０℃以上から結晶化が促進される為、好ましくは２００℃〜２５０℃である。
【００４０】
次に図４に示すように、フォトリソグラフィエッチング法により、ＩＴＯ膜３１を所望の形状にウエットエッチングし、ｐ型半導体層２３の一部に第１透明電極層３１を形成する。本実施例では、例えば、図１（Ｂ）に示すようなストライプ形状になるようにフォトレジストパターンＰＲ１を形成する。その後、フォトレジストパターンＰＲ１を除去する。フォトレジストパターン除去後、酸素を含む雰囲気中４００℃〜８００℃、好ましくは、５００℃〜７００℃で、１分間加熱する。
【００４１】
次に、図５に示すように、第１透明電極層３１間に露出したｐ型半導体層２３上に、銀（Ａｇ）からなる第１反射電極層３２をリフトオフ工程にて形成する。
【００４２】
はじめに、所望の形状（例えば、ストライプ状）に形成された第１透明電極層３１間（フォトリソグラフィエッチング法によりＩＴＯ膜３１が除去されて半導体層２が露出している領域）にＡｇ膜が形成出来る様、複数の所望形状（例えば、ストライプ状）のフォトレジストパターンＰＲ２を形成する。
【００４３】
次にＲＦスパッタ法により厚さ約２０ｎｍになる様に、第１反射電極層３２となるＡｇ膜３２を積層する。この時、基板温度は常温にて行う。その後、リフトオフ処理により、不要なＡｇ膜３２を除去して、第１透明電極層３１間に第１反射電極層３２が形成される。
【００４４】
以上により、図６に示すように、断続的に形成される第１透明電極層３１と、該第１透明電極層３１の間隙に形成される第１反射電極層３２とからなる第１反射・透明電極層３が形成される。
【００４５】
なお、第１反射・透明電極層３における第１透明電極層３１の面積占有率（被覆率）が７２〜９０％になる様に電極間隙を調整する。ＩＴＯの占有率が極端に減少すると駆動電圧の上昇や発光分布の拡大を発生させる為、好ましくない。なお、ＩＴＯの接触抵抗が２×１０−３Ωｃｍ２である場合、ＩＴＯの占有面積（被覆率）を上記範囲にて制御すると、ＩＴＯの占有面積が１００％である場合と比較して、電圧上昇は１００ｍＶ以下である。
【００４６】
次に、図７〜図９に示す第２反射・透明電極層形成工程を行う。
【００４７】
まず、図７に示すように、Ａｇからなる第２反射電極層４２をリフトオフ工程にて、所望形状（例えば、ストライプ状）に形成する。はじめに、所望形状（例えば、ストライプ状）のフォトレジストパターンＰＲ３を形成する。フォトレジストパターンＰＲ３は、第２反射電極層４２が、第１透明電極層３１及び第１反射電極層３２の両者に少なくとも５μｍ以上重なる様になるように形成する。
【００４８】
その後、ＲＦスパッタ法により厚さ約１００〜１５０ｎｍになる様に第２反射電極層４２となるＡｇ層４２を積層する。続いて、リフトオフ処理により、不要なＡｇ層４２を除去し、Ａｇから成る第２反射電極層４２を形成する。第２反射電極層４２は第１透明電極層３１及び第１反射電極層３２と電気的に接続されている。
【００４９】
次に、図８に示すように、ＩＴＯから成る第２透明電極層４１をリフトオフ工程にて、第２反射電極層４２間（図７に示すリフトオフ工程にてＡｇ層４２が除去された領域）に形成する。はじめに、所望形状（例えば、ストライプ状）のフォトレジストパターンＰＲ４を形成する。フォトレジストパターンＰＲ４は、第２透明電極層４１が、第１透明電極層３１及び第１反射電極層３２の両者に少なくとも５μｍ以上重なる様に形成する。
【００５０】
ＩＴＯは、ＲＦスパッタ法により、厚さ約１００〜１５０ｎｍになる様に積層する。この時、基板温度は常温にて行う。その後、リフトオフ処理により、不要なＩＴＯ膜４１を除去して、第２透明電極層４１を形成する。第２透明電極層４１は、第１透明電極層３１及び第１反射電極層３２と電気的に接続されている。
【００５１】
以上により、図９に示すように、断続的に形成される第２反射電極層４２と、該第２反射電極層４２の間隙に形成される第１透明電極層４１とからなる第２反射・透明電極層４が形成される。
【００５２】
なお、本実施例では第１及び第２反射電極層３２、４２としてＡｇを用いたが、反射電極層に用いる材料は高反射特性を有する材料であれば、Ａｇの他にＡｇを含む合金材料又はＡｌ、Ｒｈ、Ｐｔ等の単膜又は複合材料を用いる事が出来る。
【００５３】
次に、図１０に示すように、第２反射・透明電極層４上の接合領域全域に、接合層６をリフトオフ工程を用いて形成する。所望の領域に接合層６が形成される様、フォトレジストパターンＰＲ５を形成した後、２×１０−４Ｐａ以下の真空環境下にて、電子ビーム真空蒸着法により接合層６となる多層膜を形成する。この多層膜は、例えば、Ｔｉ／Ｐｔ／Ａｕを連続して真空蒸着して形成する。それぞれの膜厚は、１００／１００／２００ｎｍとする。その後、図１１に示すように、フォトレジストパターンＰＲ５を除去し、所望形状の接合層６を形成する。
【００５４】
次に、図１２に示すように、成長基板１を所望の半導体発光素子サイズにフォトレジストパターンＰＲ６を用いて区画し、素子分離を行う。素子分離には、例えば、反応性イオンエッチング法（ＲＩＥ）を用いる。ＲＩＥ条件としては、アンテナ出力６５０Ｗ、バイアス出力３５０Ｗ、Ｃｌ２ガス流量３０ｓｃｃｍにてプロセス圧力１Ｐａになる様に調整し、半導体層２をエッチングする。その後、図１３に示すように、フォトレジストパターンＰＲ６を除去する。これにより、エピウエハー（成長基板１）は、各半導体発光素子毎に区画分離される。
【００５５】
本実施例の半導体発光素子１０１は、縦型給電光半導体装置であるため、成長基板１を剥離する必要がある。そのため、成長層が自立し、且つ縦方向に電流を注入できる導電性支持基板１０が必要である。
【００５６】
導電性支持基板１０としてはＳｉ、ＳｉＣを用いることが出来る。支持基板１０の一方の面には、共晶（接合）層７が形成されている。共晶層７としては、ＡｕＳｎ層が形成されており、ＡｕＳｎ層の厚さは１〜２μｍが好ましい。ＡｕとＳｎの割合はＳｎを２０ｗｔ％とする。なお、共晶層７は、ＡｕＳｎに限るものではない。
【００５７】
上述した共晶層７を形成した支持基板１０を準備し、図１４に示すように、成長基板１側の接合層６と支持基板１０側の共晶層７とを重ねあわせ、ウエハーボンダー装置を用いて加熱加圧し、接合界面をＡｕＳｎ共晶化して接合する。本実施例では、例えば、３５０ｋｇの加圧、３２０℃の加熱にて、５分間接合を行う（熱圧着）。
【００５８】
その後、成長基板サファイア剥離工程を行う。この工程では、半導体層２が成長していない側の成長基板１裏面より、例えば、エキシマレーザー光の様なＧａＮが分解するエネルギーを有する高出力パルスレーザー光を照射して成長基板１を半導体層２より分離するＬＬＯ（レーザーリフトオフ）法を用いる。レーザーには波長が２４８ｎｍのＫｒＦエキシマレーザーを用いる。照射領域は、１１５０×１１５０μｍとし、照射エネルギーは８００〜９００ｍＪ／ｃｍ２とする。
【００５９】
図１５に示すように、成長基板１の裏面よりエキシマレーザーを照射して、バッファ層２０を分解させ、成長基板１とＧａＮ系半導体層２とを分離し、図１６に示す状態とする。レーザーリフトオフにより発生したＧａを熱水などで除去し、その後塩酸で表面処理する。これにより、ｎ型半導体層２１（図１）が露出する。表面処理には窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、ＫＯＨ、ＮａＯＨなどの酸やアルカリなどの薬剤を用いることができる。また、表面処理はＡｒプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。
【００６０】
さらに、ｎ型半導体層２１の表面をＲＩＥ等のドライエッチング装置を用いたＣｌ、Ａｒ処理又は、ＣＭＰ研磨装置を用いて平滑化を行いレーザー痕やレーザーダメージ層を除去する。光取り出し効率を向上させる為に露出したｎ型半導体層２１表面には、凹凸加工を施す（光取り出し構造を形成する）事が好ましい。
【００６１】
次に、リフトオフ法によりｎ側電極８を形成する。まず図１７に示すように、フォトリソグラフィ法により、ｎ側電極８を形成しない領域にフォトレジストパターンＰＲ７を形成し、電子ビーム真空蒸着法により、厚さ約１ｎｍのＴｉ、厚さ約１０００ｎｍのＡｌを順次成膜する。その後、図１８に示すように、フォトレジストパターンＰＲ７を除去する事により、ｎ側電極８を所望のパターンに形成する。
【００６２】
次に、図１９に示すように、支持基板１０を研削研磨処理により、薄片化する。例えば、この工程により支持基板１０を約２５０μｍまで薄片化する。その後、薄片化した支持基板１０裏面に裏面電極９を形成する。裏面電極９は、例えば、電子ビーム真空蒸着法を用いて、Ｔｉ／Ｐｔ／Ａｕを順次成膜することにより形成する。なお、それぞれの膜厚は、例えば、約５０／１５０／２００ｎｍとする。
【００６３】
次に、図２０に示すように、支持基板１０をレーザースクライブ又は、ダイシングにより分割する。以上により、窒化物半導体発光素子１０１が完成する。なお、青色ＧａＮの発光素子を白色化するには発光素子を封止充填する樹脂に黄色の蛍光体を入れる。
【００６４】
本発明者らは、上述の実施例による半導体発光素子１０１の図９に示す状態と同等の構成を有するもの（半導体層２上に第１反射・透明電極層３、第２反射・透明電極層４が形成されたもの）を実際に作製し、第１反射・透明電極層３、第２反射・透明電極層４及び半導体層２の密着性を測定するため、テープ剥離による剥離実験を行った。この実験では、第１反射電極層３２と第２反射電極層４２のぞれぞれの幅を２０μｍ、それらの重複部ＯＬ２の幅を１０μｍとした。
【００６５】
その際、比較例として、第１反射・透明電極層３の代わりにＩＴＯ層のみで構成される透明電極層を、第２反射・透明電極層４の代わりにＡｇ層のみで構成される反射電極層を形成したものを用意して、同様の剥離実験を行った。この実験では、実際の半導体発光素子１０１のサイズとは異なり、５００μｍ角の素子を２インチウエハーに作製した。
【００６６】
比較例によるものでは、ＩＴＯ層とＡｇ層の界面において４分の１程度の隔離が生じたが、実施例による構造を有するものでは剥離は生じなかった。このことから、実施例による構造を採用することにより、第１反射・透明電極層３、第２反射・透明電極層４及び半導体層２の密着性が向上したことが推察される。
【００６７】
以上本発明の実施例によれば、半導体層２と接する第１反射・透明電極層３では、第１透明電極層３１の半導体接触面積（被覆率）を第１反射電極層３２よりも大きくなるように設定して半導体層２に対する密着性を向上させるとともに、第１反射・透明電極層３上に形成する第２反射・透明電極層４では、同一材料からなる第２透明電極層４１が第１透明電極層３１と、同一材料からなる第２反射電極層４２と第１反射電極層３２とが、それぞれ一部で重なるように形成されるので、第１反射・透明電極層３と第２反射・透明電極層４との密着性も向上させることが可能となる。さらに、第２反射電極層４２の占有面積（被覆率）を第２透明電極層４１よりも大きくなるように設定して、高い光反射率を得ることができる。
【００６８】
これにより、Ｔｉ，Ｎｉ等の異種材料による接着層を介さず、半導体層と金属層との上下界面での密着性を向上する事が出来る。更に、Ｔｉ，Ｎｉ等の接着層を用いない事により、光反射層での光反射率の低下を抑制出来、活性層で発生した光を効率良く第１半導体層へ反射する事が可能である。また、異種材料挿入による電極接合層を用いていない為、電圧上昇が発生しない。
【００６９】
なお、本実施例は、チップサイズが大きくなるに従って、レーザーリフトオフ（ＬＬＯ）工程により発生したガスが多くなる場合に有効である。特に５００μｍ角サイズ以上の半導体発光素子１０１の製造において有効であると考えられる。
【００７０】
なお、第１透明電極層３１と第２透明電極層４１との重複部ＯＬ１と、第１反射電極層３２と第２反射電極層４２との重複部ＯＬ２のパターンは、図１（Ｄ）に示したような、ＬＬＯ開始側に偏らせる（ＬＬＯ開始側を密にする）ものに限らず、例えば、本実施例の変形例として、図２１（Ａ）〜（Ｊ）に示すような、様々なパターンが考えられる。なお、図中網掛け模様を施した部分が、重複部ＯＬ（ＯＬ１又はＯＬ２）を表す。なお、重複部ＯＬ１とＯＬ２は平面視上交互に配置されることが好ましいが、交互配置は必須条件ではない。
【００７１】
図２１（Ａ）に示す例では、ストライプ上の重複部ＯＬがウエハー（基板）面内に均一に形成されている。図２１（Ｂ）に示す例では、円形の重複部ＯＬがｎ側電極８を中心として同心円状に、且つ、中心から周辺部に向かうに従い段階的に幅が広くなるように形成されている。図２１（Ｃ）に示す例では、図２１（Ｂ）に示す例の円形の重複部ＯＬに代えて矩形の重複部ＯＬを用いている。この場合にも、中心から周辺部に向かうに従い段階的に幅が広くなるように形成される。
【００７２】
図２１（Ｄ）〜（Ｈ）に示す例では、いずれも重複部ＯＬをウエハー（基板）のコーナー部（隅）に設けている。図２１（Ｄ）に示す例では、４隅にストライプ上の重複部ＯＬを配置しており、図２１（Ｅ）に示す例では２隅にストライプ上の重複部ＯＬを配置している。図２１（Ｆ）に示す例では、４隅に格子状の重複部ＯＬを配置している。また、図２１（Ｇ）に示す例では、４隅に図２１（Ｃ）に示したような矩形の重複部ＯＬが段階的にその幅を変化させながら配置されている。図２１（Ｈ）の例は、図２１（Ｇ）の例における重複部ＯＬの形状を矩形から三角形に変更したものである。
【００７３】
なお、格子状の重複部ＯＬ、矩形の段階的重複部ＯＬ、もしくは三角形の段階的重複部ＯＬ、を図２１（Ｅ）に示す例のように、２隅にのみ設けるようにしても良い。また、２隅にのみ重複部ＯＬを設ける場合、その位置は図２１（Ｅ）に示した位置に限らず、どの位置に作成してもよい。また、任意の３隅に重複部ＯＬを配置しても良い。
【００７４】
図２１（Ｉ）に示す例では、重複部ＯＬをウエハー（基板）面内全面に配置している。また、図２１（Ｊ）に示す例では、ウエハー（基板）面内の上下を空けて、中心から左右の辺に向けて、略コの字型、略逆コの字型の重複部ＯＬが段階的にその幅を変化させながら配置されている。
【００７５】
以上に示したように、重複部ＯＬの形状及び配置位置等は様々に変化させることが可能である。ＬＬＯ工程等の条件等に合わせて最適な形状及び位置の重複部ＯＬを適宜選択することが可能である。
【００７６】
以上、実施例、及び変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【符号の説明】
【００７７】
１…サファイア成長基板、２…ＧａＮ系半導体層（発光部）、３…第１反射・透明電極層、４…第２反射・透明電極層、６…接合層、７…共晶層、１０…シリコン（Ｓｉ）支持基板、８…ｎ側電極、９…裏面電極、２０…バッファ層、２１…第１半導体層（ｎ型半導体層）、２２…活性層、２３…第２半導体層（ｐ型半導体層）、３１…第１透明電極層、３２…第１反射電極層、４１…第２透明電極層、４２…第２反射電極層、１０１…窒化物半導体発光素子（ＬＥＤ素子）
【図１】
2013161883.tif 000003
【図２】
2013161883.tif 000004
【図３】
2013161883.tif 000005
【図４】
2013161883.tif 000006
【図５】
2013161883.tif 000007
【図６】
2013161883.tif 000008
【図７】
2013161883.tif 000009
【図８】
2013161883.tif 000010
【図９】
2013161883.tif 000011
【図１０】
2013161883.tif 000012
【図１１】
2013161883.tif 000013
【図１２】
2013161883.tif 000014
【図１３】
2013161883.tif 000015
【図１４】
2013161883.tif 000016
【図１５】
2013161883.tif 000017
【図１６】
2013161883.tif 000018
【図１７】
2013161883.tif 000019
【図１８】
2013161883.tif 000020
【図１９】
2013161883.tif 000021
【図２０】
2013161883.tif 000022
【図２１】
2013161883.tif 000023
【図２２】
2013161883.tif 000024