(57)【要約】【課題】初期ブレイクダウン電圧を低くし、かつ初期ブレイクダウン電圧のばらつきを抑えることができる抵抗変化型の不揮発性記憶素子及びその製造方法を提供する。【解決手段】本発明の不揮発性記憶素子の製造方法は、基板上に下部電極１０５”を形成する工程と、下部電極１０５”上に遷移金属酸化物から構成される第１の抵抗変化層１０６ａ’を形成する工程と、第１の抵抗変化層１０６ａ’を被覆して絶縁層１１２’を形成し、絶縁層１１２’に貫通孔１３０を形成する工程と、貫通孔１３０内で露出する第１の抵抗変化層１０６ａ’を選択的に酸化して酸化膜を形成し、酸化膜から構成される第２の抵抗変化層１０６ｂを形成する工程と、第２の抵抗変化層１０６ｂ上に上部電極１０７’を形成する工程とを含む。【選択図】図１
2013161933.tif 000002
【特許請求の範囲】
【請求項１】
基板上に下部電極を形成する工程と、
前記下部電極上に遷移金属酸化物から構成される第１の抵抗変化層を形成する工程と、
前記第１の抵抗変化層を被覆して絶縁層を形成し、前記絶縁層の一部を除去して前記第１の抵抗変化層を露出させる絶縁層除去部を形成する工程と、
前記露出した前記第１の抵抗変化層を選択的に酸化して酸化膜を形成し、前記酸化膜から構成される第２の抵抗変化層を形成する工程と、
前記第２の抵抗変化層上に上部電極を形成する工程とを含む
不揮発性記憶素子の製造方法。
【請求項２】
前記絶縁層除去部を形成する工程では、さらに、前記絶縁層を除去して前記第１の抵抗変化層の表面に前記第１の抵抗変化層の表面より低い部分を形成する
請求項１に記載の不揮発性記憶素子の製造方法。
【請求項３】
前記絶縁層除去部を形成する工程と、前記第２の抵抗変化層を形成する工程とは、同時に行われる
請求項１又は２に記載の不揮発性記憶素子の製造方法。
【請求項４】
前記絶縁層除去部を形成する工程では、前記絶縁層上にパターニングされたフォトレジストを形成し、前記フォトレジストをマスクとして前記絶縁層除去部を形成し、
前記第２の抵抗変化層を形成する工程では、前記フォトレジストをマスクとして前記第１の抵抗変化層の酸化を行う
請求項１〜３のいずれか１項に記載の不揮発性記憶素子の製造方法。
【請求項５】
前記第２の抵抗変化層を形成する工程では、前記絶縁層と異なる酸素含有率の第２の抵抗変化層を形成する
請求項１〜４のいずれか１項に記載の不揮発性記憶素子の製造方法。
【請求項６】
前記第１の抵抗変化層及び第２の抵抗変化層は、タンタル、ハフニウムまたはジルコニウムの遷移金属酸化物で構成される
請求項１〜５のいずれか１項に記載の不揮発性記憶素子の製造方法。
【請求項７】
基板と、
前記基板上に形成された下部電極と、
前記下部電極上に形成された遷移金属酸化物から構成される第１の抵抗変化層と、
前記第１の抵抗変化層を被覆して前記第１の抵抗変化層上に形成され、その一部に前記第１の抵抗変化層の表面を露出する絶縁層除去部を有する絶縁層と、
前記絶縁層除去部内で露出する前記第１の抵抗変化層の表面を選択的に酸化して形成された酸化膜から構成される第２の抵抗変化層と、
前記第２の抵抗変化層上に形成された上部電極とを備える
不揮発性記憶素子。
【請求項８】
前記第１の抵抗変化層は、前記絶縁層を除去して前記第１の抵抗変化層の表面に前記第１の抵抗変化層の表面より低い部分を有する
請求項７に記載の不揮発性記憶素子。
【請求項９】
前記第２の抵抗変化層は、前記絶縁層と異なる酸素含有率を有する
請求項７又は８に記載の不揮発性記憶素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶素子及びその製造方法に関し、特に電圧パルスの印加により、抵抗値が変化する抵抗変化型の不揮発性記憶素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴い、携帯型情報機器及び情報家電などの電子機器が、より一層高機能化している。そのため、記憶装置（メモリ）の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、及び長寿命化の要求が高まっている。
【０００３】
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。他方、抵抗変化層を記憶部として用いる抵抗変化型の記憶装置（抵抗変化型メモリ）の場合、記憶素子を抵抗変化素子から成る単純な構造で構成することができるため、記憶装置のさらなる微細化、高速化、及び低消費電力化が期待される。
【０００４】
抵抗変化材料を記憶部の材料として用いる場合、例えば、電気的パルスの入力などによって、その抵抗値を高抵抗から低抵抗へ、または低抵抗から高抵抗へと変化させることになる。この場合、低抵抗及び高抵抗の二値を明確に区別し、且つ低抵抗と高抵抗との間を高速に安定して変化させ、これら二値が不揮発的に保持されることが必要になる。このようなメモリ特性の安定化及び記憶素子の微細化を目的として、従来から、抵抗変化型の不揮発性記憶装置について種々の提案がなされている（例えば、特許文献１）。
【０００５】
このような抵抗変化型の不揮発性記憶装置の一例として、特許文献２及び３では、酸素含有率の異なる遷移金属酸化物層を積層して抵抗変化層に用いた半導体記憶素子が提案されている。特許文献２においては、酸素含有率の高い抵抗変化層と接触する電極界面に酸化・還元反応を選択的に発生させ、抵抗変化を安定化することが開示されている。
【０００６】
特許文献２及び３の抵抗変化素子（不揮発性記憶素子）は、下部電極と抵抗変化層と上部電極とを有して構成され、この抵抗変化素子が二次元状もしくは三次元上に配置されて、メモリセルアレイが構成されている。各々の抵抗変化素子において、抵抗変化層は第１の抵抗変化層と第２の抵抗変化層の積層構造からなり、かつ第１の抵抗変化層及び第２の抵抗変化層は同種の遷移金属酸化物から構成される。第２の抵抗変化層を形成する遷移金属酸化物の酸素含有率は、第１の抵抗変化層を形成する遷移金属酸化物の酸素含有率より高い。このような構造とすることで、抵抗変化素子に電圧を印加した場合には、酸素含有率が高く、より高い抵抗値を示す第２の抵抗変化層にほとんどの電圧が印加されることになる。また、上部電極と第２の抵抗変化層との界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、上部電極と第２の抵抗変化層との界面で、選択的に酸化・還元の反応が起こり、安定に抵抗変化を実現することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２００８／１２６３６５号
【特許文献２】国際公開第２００８／１４９４８４号
【特許文献３】国際公開第２０１１／０３０５５９号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述したような従来の不揮発性記憶素子においては、以下のような問題がある。
【０００９】
まず、抵抗変化層として酸素不足型のタンタル酸化物などの遷移金属酸化物を用いた場合、抵抗変化層を酸素含有率の高い層（高濃度層）と酸素含有率の低い層（低濃度層）の積層構造で構成することにより、安定した動作が得られる。ここで、「酸素不足型の遷移金属酸化物」とは、化学量論的組成（ストイキオメトリ）を有する遷移金属酸化物より酸素含有量が少ない遷移金属酸化物を指す。上述のタンタル酸化物の場合は、その組成をＴａＯｘで表すと、化学量論的組成（ストイキオメトリ）を有するタンタル酸化物はＴａＯ２．５（つまりＴａ２Ｏ５）となるので、酸素不足型のタンタル酸化物のｘの値は０＜ｘ＜２．５となる。ｘの範囲は金属が有する価数の値により異なる。一般的に化学量論的組成（ストイキオメトリ）を有する金属酸化物は絶縁性を示し、酸素不足型の金属酸化物は半導体的な特性を示すことがある。Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子数の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４［ａｔｍ％］となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４［ａｔｍ％］より小さいことになる。
【００１０】
抵抗変化層がこのような高酸素濃度層（高抵抗層）と低酸素濃度層（低抵抗層）の積層構造で構成される場合、最初に電気信号を印加する時の初期抵抗値は通常の抵抗変化時の高抵抗状態の抵抗値よりも高く、そのままでは、電気信号を与えても抵抗変化しない。抵抗変化特性を得るためには、初期状態の抵抗変化層に高電圧の電気的パルスを印加して、電気的なパスを高抵抗層内に形成する（高抵抗層をブレイクダウンさせる）必要がある。このような処理は初期ブレイクダウンと呼ばれている。この初期状態で印加する電気的パルスの電圧（初期ブレイクダウン電圧）は、メモリとして抵抗変化層を低抵抗状態から高抵抗状態へ、あるいは高抵抗状態から低抵抗状態へ変化させるために必要な電気的パルス電圧に比べて高い。従って、このような高電圧を発生させるための特別な回路が必要であるという問題がある。
【００１１】
上記課題を解決するために、本件出願人は、抵抗変化層に段差形状を形成することにより発生する屈曲部を利用して、初期ブレイクダウン電圧の低電圧化を行う技術を特許文献３で提案している。しかしながら、この技術では、初期ブレイクダウン電圧のばらつきが増大してしまう。
【００１２】
本発明は、上記の課題を解決するもので、初期ブレイクダウン電圧を低くし、かつ初期ブレイクダウン電圧のばらつきを抑えることが可能な抵抗変化型の不揮発性記憶素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の一態様に係る不揮発性記憶素子の製造方法は、基板上に下部電極を形成する工程と、前記下部電極上に遷移金属酸化物から構成される第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層を被覆して絶縁層を形成し、前記絶縁層の一部を除去して前記第１の抵抗変化層を露出させる絶縁層除去部を形成する工程と、前記露出した前記第１の抵抗変化層を選択的に酸化して酸化膜を形成し、前記酸化膜から構成される第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に上部電極を形成する工程とを含むことを特徴とする。
【００１４】
本態様によれば、第２の抵抗変化層が絶縁層の貫通孔で露出する第１の抵抗変化層を酸化して形成され、第１の抵抗変化層の表面の小さな領域に形成される。従って、第２の抵抗変化層の面積を小さくし、第２の抵抗変化層に電界を集中させることができるので、低い電圧でもブレイク現象を生じることができる。また、貫通孔に露出した第１の抵抗変化層に安定的に酸化膜としての薄膜部分を形成することができるため、初期ブレイクダウン電圧のばらつきも増加しない。その結果、初期ブレイクダウン電圧を低くし、かつ初期ブレイクダウン電圧のばらつきを抑えることが可能な抵抗変化型の不揮発性記憶素子の製造方法を実現することができる。
【発明の効果】
【００１５】
本発明の不揮発性記憶素子の製造方法は、初期ブレイクダウン電圧を低減し、かつそのばらつきを低減することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態における不揮発性記憶素子の要部の製造方法を示す断面図である。
【図２】図２（ａ）は本発明の第１の実施の形態における不揮発性記憶素子の構成例を示す断面図である。図２（ｂ）は同不揮発性記憶素子の第１の抵抗変化層及び第２の抵抗変化層の平面図である。
【図３】本発明の第１の実施の形態における不揮発性記憶素子の初期ブレイクダウン電圧とそのばらつきを図２１に示す形態及び抵抗変化層に段差を有しない形態のものと比較したグラフである。
【図４】本発明の第１の実施の形態におけるエッチング装置でのＩＣＰ（Inductively Coupled Plasma）パワーとそれにより形成する酸化膜の膜厚との関係を示すグラフである。
【図５】本発明の第１の実施の形態における初期抵抗のばらつきを図２１に示す形態の初期抵抗のばらつきと比較したグラフである。
【図６】本発明の第１の実施の形態に係る不揮発性記憶素子において情報を書き込む場合の動作例を示す図である。
【図７】本発明の第１の実施の形態に係る不揮発性記憶素子において情報を読み出す場合の動作例を示す図である。
【図８】本発明の第２の実施の形態における不揮発性記憶素子の要部の製造方法を示す断面図である。
【図９】本発明の第３の実施の形態における不揮発性記憶素子の要部の製造方法を示す断面図である。
【図１０】図１０（ａ）は本発明の第３の実施の形態における不揮発性記憶素子の構成例を示す断面図である。図１０（ｂ）は同不揮発性記憶素子の第１の抵抗変化層及び第２の抵抗変化層の平面図である。
【図１１】本発明の第４の実施の形態における不揮発性記憶素子の要部の製造方法を示す断面図である。
【図１２】本発明の第５の実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。
【図１３】本発明の第５の実施の形態に係る不揮発性記憶装置におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
【図１４】本発明の第５の実施の形態に係る不揮発性記憶装置のメモリセルの構成の概略を示す断面図である。
【図１５】本発明の第５の実施の形態に係る不揮発性記憶装置のメモリセルアレイを多層化した構造におけるメモリセルアレイの構成を示す斜視図である。
【図１６】本発明の第６の実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。
【図１７】本発明の第６の実施の形態に係る不揮発性記憶装置におけるＣ部の構成（２ビット分の構成）を示す断面図である。
【図１８】比較例に係る不揮発性記憶素子の要部の製造方法を示す断面図である。
【図１９】比較例に係る不揮発性記憶素子の要部の製造方法を示す断面図である。
【図２０】図２０（ａ）は比較例に係る不揮発性記憶素子の構成例を示す断面図である。図２０（ｂ）は同不揮発性記憶素子の第１の抵抗変化層及び第２の抵抗変化層の平面図である。
【図２１】比較例に係る不揮発性記憶素子の初期ブレイクダウン電圧とそのばらつきを抵抗変化層に段差を有しない形態のものと比較したグラフである。
【図２２Ａ】本発明の実施の形態における不揮発性記憶素子の変形例の第１の抵抗変化層及び第２の抵抗変化層の平面図である。
【図２２Ｂ】本発明の実施の形態における不揮発性記憶素子の変形例の第１の抵抗変化層及び第２の抵抗変化層の平面図である。
【図２２Ｃ】本発明の実施の形態における不揮発性記憶素子の変形例の第１の抵抗変化層及び第２の抵抗変化層の平面図である。
【図２２Ｄ】本発明の実施の形態における不揮発性記憶素子の変形例の第１の抵抗変化層及び第２の抵抗変化層の平面図である。
【発明を実施するための形態】
【００１７】
本発明の一態様に係る不揮発性記憶素子の製造方法は、基板上に下部電極を形成する工程と、前記下部電極上に遷移金属酸化物から構成される第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層を被覆して絶縁層を形成し、前記絶縁層の一部を除去して前記第１の抵抗変化層を露出させる絶縁層除去部を形成する工程と、前記露出した前記第１の抵抗変化層を選択的に酸化して酸化膜を形成し、前記酸化膜から構成される第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に上部電極を形成する工程とを含むことを特徴とする。
【００１８】
本態様によれば、第２の抵抗変化層が絶縁層の絶縁層除去部で露出する第１の抵抗変化層を酸化して形成され、第１の抵抗変化層の表面の小さな領域に形成される。従って、第２の抵抗変化層の面積を小さくし、第２の抵抗変化層に電界を集中させることができるので、低い電圧でもブレイク現象を生じることができる。また、絶縁層除去部の形成時に露出した第１の抵抗変化層に安定的に酸化膜を形成することができるため、初期ブレイクダウン電圧のばらつきも増加しない。また、絶縁層除去部を形成していない領域は絶縁層が残存しているので、リーク電流を大幅に低減することができ、より確実にセルに電圧を印加することができ、更なる低電圧化も可能である。以上により初期ブレイクダウン電圧の低電圧化とそのばらつきの抑制を両立することができる。このように初期ブレイクダウン電圧を低電圧化でき、初期ブレイクダウン電圧のビット単位でのばらつきを改善できることは、メモリの微細化、大容量化に極めて大きく貢献できるものである。
【００１９】
ここで、前記絶縁層除去部を形成する工程では、さらに、前記絶縁層を除去して前記第１の抵抗変化層の表面に前記第１の抵抗変化層の表面より低い部分を形成してもよい。
【００２０】
また、前記絶縁層除去部を形成する工程と、前記第２の抵抗変化層を形成する工程とは、同時に行われてもよい。
【００２１】
本態様によれば、第１の抵抗変化層の酸化と絶縁層除去部の形成とを同時に行えるので、製造工程の簡略化を実現できる。
【００２２】
また、前記絶縁層除去部を形成する工程では、前記絶縁層上にパターニングされたフォトレジストを形成し、前記フォトレジストをマスクとして前記絶縁層除去部を形成し、前記第２の抵抗変化層を形成する工程では、前記フォトレジストをマスクとして前記第１の抵抗変化層の酸化を行ってもよい。
【００２３】
本態様によれば、第１の抵抗変化層の酸化と絶縁層除去部の形成とで別々のマスクを容易する必要がないので、製造工程の簡略化を実現できる。
【００２４】
また、前記第２の抵抗変化層を形成する工程では、前記絶縁層と異なる酸素含有率の第２の抵抗変化層を形成してもよい。
【００２５】
また、前記第１の抵抗変化層及び第２の抵抗変化層は、タンタル、ハフニウムまたはジルコニウムの遷移金属酸化物で構成されてもよい。
【００２６】
本発明の一態様に係る不揮発性記憶素子は、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成された遷移金属酸化物から構成される第１の抵抗変化層と、前記第１の抵抗変化層を被覆して前記第１の抵抗変化層上に形成され、その一部に前記第１の抵抗変化層の表面を露出する絶縁層除去部を有する絶縁層と、前記絶縁層除去部内で露出する前記第１の抵抗変化層の表面を選択的に酸化して形成された酸化膜から構成される第２の抵抗変化層と、前記第２の抵抗変化層上に形成された上部電極とを備えることを特徴とする。
【００２７】
本態様によれば、初期ブレイクダウン電圧の低電圧化とそのばらつきの抑制を両立することができる。
【００２８】
ここで、前記第１の抵抗変化層は、前記絶縁層を除去して前記第１の抵抗変化層の表面に前記第１の抵抗変化層の表面より低い部分を有してもよい。
【００２９】
また、前記第２の抵抗変化層は、前記絶縁層と異なる酸素含有率を有してもよい。
【００３０】
以下、本発明の実施の形態を、図面を参照して詳しく説明する。なお、全ての図を通じて実質的に同一または相当する要素には同一の符号を付しその説明は省略する場合がある。また、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
【００３１】
先ず、実施形態で用いる用語について説明する。
【００３２】
「酸素含有率」とは、遷移金属酸化物を構成する総原子数に対する含有酸素原子数の比率で示される。
【００３３】
また、「酸素不足型の遷移金属酸化物」とは、化学量論的な組成を有する遷移金属酸化物と比較して、酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない遷移金属酸化物をいう。
【００３４】
より具体的には、遷移金属がタンタル（Ｔａ）の場合、遷移金属酸化物の化学量論的な酸化物の組成はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子数の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４［ａｔｍ％］となる。したがって、酸素不足型のタンタル酸化物の酸素含有率は、０より大きく、７１．４［ａｔｍ％］より小さいことになる。
【００３５】
まず、本発明の詳細を説明する前に、本発明者の実験によって得た、初期ブレイクダウン電圧がばらついた結果を説明する。
【００３６】
図１８及び図１９は、上述した抵抗変化層の屈曲部を利用して初期ブレイクダウン電圧の低電圧化を行う比較例に係る不揮発性記憶素子５０の要部の製造方法を示す断面図である。また、図２０は不揮発性記憶素子５０の構成例を示す図である。なお、図２０（ａ）は不揮発性記憶素子５０の断面図であり、図２０（ｂ）は不揮発性記憶素子５０の第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂ１を上方から見た平面図である。これらの図を用いて、比較例に係る不揮発性記憶素子５０の要部の製造方法について説明する。
【００３７】
まず、図１８（ａ）に示すように、第１の配線１０１を形成する工程において、トランジスタや下層配線などが形成されている基板（半導体基板）１００上に、例えばアルミで構成される導電層（膜厚：４００〜６００ｎｍ）を形成し、これをパターニングすることで第１の配線１０１を形成する。
【００３８】
次に、図１８（ｂ）に示すように、第１の層間絶縁層１０２を形成する工程において、第１の配線１０１を被覆して基板１００上に絶縁層を形成した後に絶縁層の表面を平坦化することで第１の層間絶縁層１０２（膜厚：５００〜１０００ｎｍ）を形成する。第１の層間絶縁層１０２については、プラズマＴＥＯＳ膜、並びに配線間の寄生容量の低減のためにフッ素含有酸化物（例えば、ＦＳＧ）及びｌｏｗ−ｋ材料等が用いられる。
【００３９】
次に、図１８（ｃ）に示すように、第１のコンタクトホール１０３を形成する工程において、所望のマスクを用いて第１の層間絶縁層１０２をパターニングして、第１の層間絶縁層１０２を貫通して第１の配線１０１に達する第１のコンタクトホール１０３（直径：５０〜３００ｎｍ）を形成する。ここで、第１の配線１０１の幅が第１のコンタクトホール１０３より小さい場合には、マスク合わせずれの影響により第１の配線１０１と第１のコンタクトプラグ１０４との接触する面積が変わり、例えばセル電流が変動する。これを防止する観点から、第１の配線１０１の幅は第１のコンタクトホール１０３の径より大きくなるようにしている。
【００４０】
次に、第１のコンタクトプラグ１０４を形成する工程において、例えばまず下層として密着層、及び拡散バリアとして機能するＴｉＮ／Ｔｉ層（膜厚：５〜３０ｎｍ）をスパッタ法で、そしてその上層として主成分となるタングステン（Ｗ、膜厚：２００〜４００ｎｍ）をＣＶＤ法で成膜する。この結果、図１８（ｄ）に示すように、第１のコンタクトホール１０３は第１のコンタクトプラグ１０４となる積層構造の導電層１０４’で充填される。ただし、第１のコンタクトホール１０３上の導電層１０４’の上面には、下地の形状が反映され凹み（深さ：５〜１００ｎｍ）が生じる。
【００４１】
次に、図１８（ｅ）に示すように、第１のコンタクトプラグ１０４を形成する工程において、例えば化学的機械研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、第１の層間絶縁層１０２上の不要な導電層１０４’を除去して、第１のコンタクトホール１０３の内部に第１のコンタクトプラグ１０４を形成する。このとき、第１のコンタクトプラグ１０４の上面と第１の層間絶縁層１０２の上面は連続的ではなく、その不連続部にリセス（深さ：５〜５０ｎｍ）が発生している。これは、第１の層間絶縁層１０２と第１のコンタクトプラグ１０４を構成する材料が、各々絶縁体と導電体として必ず異なるので、ＣＭＰ法の研磨レートが異なるからである。これは異種材料を用いた場合に必ず発生する不可避の現象である。
【００４２】
次に、図１８（ｆ）に示すように、下部電極（導電層）１０５’を形成する工程において、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に、後に下部電極１０５となる例えばタンタル窒化物で構成される下部電極１０５’（膜厚：５０〜２００ｎｍ）をスパッタ法で形成する。下部電極１０５’が第１のコンタクトホール１０３内部の第１のコンタクトプラグ１０４の上方に発生したリセスの部分にも入り込んで形成される。また、先と同様に、第１のコンタクトプラグ１０４上の下部電極１０５’の上面には、下地の形状が反映され凹みが生じる。
【００４３】
次に、図１８（ｇ）に示すように、下部電極（導電層）１０５”を形成する工程において、例えばＣＭＰ法を用いてウエハ全面を平坦化研磨し、パターニング後に下部電極１０５となる下部電極１０５”（膜厚：２０〜１００ｎｍ）を形成する。この工程のポイントは、図１８（ｆ）で発生した上述の凹みが消失するまで、下部電極１０５’を平坦化研磨することであり、また下部電極１０５”を全面に残すことである。このような製造方法により、この下部電極１０５”の表面は、第１のコンタクトプラグ１０４上に発生した段差が転写されておらず、下部電極１０５”は表面全面にわたって、極めて高い平坦度を有し、第１のコンタクトプラグ１０４の上方と第１の層間絶縁層１０２の上方で連続面を維持できる。これは、第１のコンタクトプラグ１０４を形成した場合と異なり、下部電極１０５”の研磨を途中で止めるために、研磨対象が常に同種の材料となり、ＣＭＰ法の研磨レートが異なることが原理的に回避できるからである。
【００４４】
次に、図１８（ｈ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、下部電極１０５”上に、第１の遷移金属酸化物で構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴン（Ａｒ）と酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、例えば５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
【００４５】
次に、図１８（ｉ）に示すように、第２の抵抗変化層１０６ｂ１’を形成する工程において、第１の抵抗変化層１０６ａ’上に、酸素含有率が第１の遷移金属酸化物（第１の抵抗変化層１０６ａ’）の酸素含有率より高い第２の遷移金属酸化物から構成される第２の抵抗変化層１０６ｂ１’を形成する。ここでは、第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で形成した。その酸素含有率は、例えば６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。ここでは、反応性スパッタを用いて第１の抵抗変化層１０６ａ’及び第２の抵抗変化層１０６ｂ１’を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して第１の抵抗変化層１０６ａ’及び第２の抵抗変化層１０６ｂ１’を形成してもよい。
【００４６】
次に、図１８（ｊ）に示すように、第１の抵抗変化層１０６ａ’と第２の抵抗変化層１０６ｂ１’の積層構造に段差１０６ａｙを形成する工程において、所望のマスクを用いて、後の抵抗変化素子の形成時（第２の抵抗変化層１０６ｂ２の形成時）に必ず１つのリング状の段差１０６ａｙが含まれるように、リング状の段差１０６ａｙ（高さ：２〜３０ｎｍ）を形成する。この場合には、リング状の段差１０６ａｙにおいては、第２の抵抗変化層１０６ｂ１’が確実に除去されるようにする、つまり、第２の抵抗変化層１０６ｂ１’に第１の抵抗変化層１０６ａ’まで達する貫通孔が形成され、第１の抵抗変化層１０６ａ’の一部が除去されるようにする。また、この際には、第１の抵抗変化層１０６ａ’中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。また、フッ酸（ＨＦ）等を含有するエッチング液などによるウェットエッチをすることも好ましい。この場合、エッチング液に含まれるフッ素（Ｆ）は抵抗変化層中には入りこまず、抵抗変化層を劣化させることはない。
【００４７】
次に、図１８（ｋ）に示すように、第２の抵抗変化層１０６ｂ２’を形成する工程において、第２の抵抗変化層１０６ｂ１’のリング状の段差１０６ａｙ及び第１の抵抗変化層１０６ａ’上に、酸素含有率が第１の遷移金属酸化物の酸素含有率より高い第２の遷移金属酸化物から構成される第２の抵抗変化層１０６ｂ２’を形成する。第２の抵抗変化層（第２の下部抵抗変化層）１０６ｂ１’及び第２の抵抗変化層（第２の上部抵抗変化層）１０６ｂ２’により、パターニング後に第２の抵抗変化層１０６ｂとなる第２の抵抗変化層１０６ｂ’が形成される。成膜方法は第２の抵抗変化層１０６ｂ１’と同様である。リング状の段差１０６ａｙ上には、第２の抵抗変化層１０６ｂ２’の屈曲部１０６ｃｘが形成される。これにより、パターニングにより形成される第２の抵抗変化層１０６ｂは、リング状の段差１０６ａｙで囲まれる領域とそれ以外の領域とで膜厚差を有する。その膜厚差は、リング状の段差１０６ａｙで囲まれる領域以外の領域に残存している第２の抵抗変化層１０６ｂ１’の膜厚分に相当する。
【００４８】
次に、図１８（ｌ）に示すように、上部電極（導電層）１０７’を形成する工程において、第２の抵抗変化層１０６ｂ２’上に、パターニング後に上部電極１０７となる例えば貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される上部電極１０７’を形成する。
【００４９】
次に、図１９（ａ）に示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、図１８（ｋ）に示される下部電極１０５”、第１の抵抗変化層１０６ａ’、第２の抵抗変化層１０６ｂ１’、第２の抵抗変化層１０６ｂ２’及び上部電極１０７’をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。なお、標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるので、この材料を上部電極１０７に用いた場合、上部電極１０７をハードマスクにして抵抗変化素子を形成することもできる。また、本工程では、同じマスクを用いて、一括して複数層のパターニングを行ったが、各層ごとに別々にパターニングを行ってもかまわない。
【００５０】
最後に、図１９（ｂ）に示すように、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚：５００〜１０００ｎｍ）を形成し、例えば図１８（ｂ）、図１８（ｃ）と同様の製造方法で、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、図２０に示す構造の不揮発性記憶素子５０が完成する。
【００５１】
以上の製造方法とすることにより、第２の抵抗変化層１０６ｂに屈曲部１０６ｃｘを安定に形成することができ、その屈曲部１０６ｃｘを起点に、低い電圧でもブレイク現象を生じることができる。また、リング状の段差１０６ａｙ以外の領域には、第２の抵抗変化層１０６ｂ１が残存しているので、第２の抵抗変化層１０６ｂの膜厚を大きくし、リーク電流を大幅に低減することができ、より確実にセルに電圧を印加することができ、更なる初期ブレイクダウン電圧の低電圧化も可能である。よって、初期ブレイクダウン電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
【００５２】
しかしながら、上記の製造方法では、メモリの大容量化のときに課題が生じる。図２１に、図１８及び図１９の製造方法で形成された図２０の抵抗変化素子（段差部ありの形態）の初期ブレイクダウン電圧及びそのばらつきと、抵抗変化層に段差が形成されていない抵抗変化素子（段差部無しの形態）の初期ブレイクダウン電圧及びそのばらつきとを比較して示している。
【００５３】
図２１に示すように、段差部（つまり第２の抵抗変化層１０６ｂ２の断面の屈曲部１０６ｃｘ）を形成することにより初期ブレイクダウン電圧は低電圧化することができるが、初期ブレイクダウン電圧のばらつきは増大してしまう。抵抗変化素子は大容量化すればするほど、このばらつきの影響が大きくなってしまう。なお、図２１に示す結果は、第１の抵抗変化層１０６ａの膜厚が約５０ｎｍで、直径０．５μｍのパターンのものである。以下の説明において、特に断りがない場合、第１の抵抗変化層１０６ａのサイズはこれと同じである。
【００５４】
本発明は、この課題を解決するものであり、絶縁層に貫通孔を形成し、この貫通孔内で露出する第１の抵抗変化層の表面に酸化膜を形成することで第２の抵抗変化層を形成する。これにより、第２の抵抗変化層は第１の抵抗変化層の表面の小さな領域に形成されるので、第２の抵抗変化層の面積を小さくし、第２の抵抗変化層に電界を集中させることができ、初期ブレイクダウン電圧を小さくすることができる。また、第２の抵抗変化層を安定に形成し、初期ブレイクダウン電圧のばらつきの増大を抑えることができる。
【００５５】
（第１の実施の形態）
［不揮発性記憶素子の製造方法］
図１は、本発明の第１の実施の形態における不揮発性記憶素子１０の要部の製造方法を示す断面図である。また、図２は、本発明の第１の実施の形態における不揮発性記憶素子１０の構成例を示す図である。なお、図２（ａ）は不揮発性記憶素子１０の断面図であり、図２（ｂ）は不揮発性記憶素子１０の第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂ２を上方から見た平面図である。これらを用いて、本実施の形態の不揮発性記憶素子１０の要部の製造方法について説明する。なお、図１（ａ）以前の工程は、図１８（ａ）〜（ｇ）と同様であるので、その説明を省略する。
【００５６】
図１の不揮発性記憶素子１０の製造方法は、基板上に下部電極１０５”を形成する工程（図１（ａ））と、下部電極１０５”上に遷移金属酸化物から構成される第１の抵抗変化層１０６ａ’を形成する工程と、第１の抵抗変化層１０６ａ’を被覆して絶縁層１１２’を形成し、絶縁層１１２’の一部を除去して第１の抵抗変化層１０６ａ’を露出させる絶縁層除去部としての貫通孔１３０を形成する工程（図１（ｂ）〜（ｃ））と、露出する（貫通孔１３０内で露出する）第１の抵抗変化層１０６ａ’を選択的に酸化して酸化膜を形成し、酸化膜から構成される第２の抵抗変化層１０６ｂを形成する工程（図１（ｄ））と、第２の抵抗変化層１０６ｂ上に上部電極１０７’を形成する工程（図１（ｅ））とを含む。
【００５７】
ここで、貫通孔１３０を形成する工程では、絶縁層１１２’上にパターニングされたフォトレジストとしてのレジストマスク１２０を形成し、レジストマスク１２０をマスクとして貫通孔１３０を形成し、第２の抵抗変化層１０６ｂを形成する工程では、レジストマスク１２０をマスクとして第１の抵抗変化層１０６ａ’の酸化を行ってもよい。
【００５８】
また、第２の抵抗変化層１０６ｂを形成する工程では、絶縁層１１２’と異なる酸素含有率の第２の抵抗変化層１０６ｂを形成してもよい。
【００５９】
また、第１の抵抗変化層１０６ａ’及び第２の抵抗変化層１０６ｂは、タンタル、ハフニウムまたはジルコニウムの遷移金属酸化物で構成されてもよい。
【００６０】
図２の不揮発性記憶素子１０は、基板１００と、基板１００上に形成された下部電極１０５と、下部電極１０５上に形成された遷移金属酸化物から構成される第１の抵抗変化層１０６ａと、第１の抵抗変化層１０６ａを被覆して第１の抵抗変化層１０６ａ上に形成され、その一部に第１の抵抗変化層１０６ａの表面を露出する絶縁層除去部としての貫通孔１３０を有する絶縁層１１２と、貫通孔１３０内で露出する第１の抵抗変化層１０６ａの表面を選択的に酸化して形成された酸化膜から構成される第２の抵抗変化層１０６ｂと、第２の抵抗変化層１０６ｂ上に形成された上部電極とを備える。
【００６１】
ここで、第２の抵抗変化層１０６ｂは、絶縁層１１２と異なる酸素含有率を有してもよい。
【００６２】
以下、本実施の形態の不揮発性記憶素子１０の製造方法について詳細に説明する。
【００６３】
まず、図１（ａ）に示すように、第１の抵抗変化層（低酸素濃度層・低抵抗層）１０６ａ’を形成する工程において、下部電極１０５”上に、第１の遷移金属酸化物から構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
【００６４】
次に、図１（ｂ）に示すように、絶縁層１１２’を形成する工程において、第１の抵抗変化層１０６ａ’上に、酸素含有率が第１の遷移金属酸化物（第１の抵抗変化層１０６ａ’）より高い第２の遷移金属酸化物で構成される絶縁層１１２’を形成する。ここでは、第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で絶縁層１１２’を形成した。例えば、その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。ここでは、反応性スパッタを用いて第１の抵抗変化層１０６ａ’及び絶縁層１１２’を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して第１の抵抗変化層１０６ａ’及び絶縁層１１２’を形成してもよい。
【００６５】
次に、図１（ｃ）に示すように、絶縁層１１２’に貫通孔１３０（絶縁層除去部）を形成する工程において、パターニングされた所望のレジストマスク１２０を用いて、上方から見て絶縁層１１２に必ず１つの貫通孔１３０（ここでは、四角形状だが、実際に形成されるパターンは円形に近くなる）が含まれるように、貫通孔１３０（高さ：２〜３０ｎｍ）を形成する。この場合、貫通孔１３０においては、第１の抵抗変化層１０６ａ’の表面が露出するまで確実に絶縁層１１２’が除去されるようにする、つまり、絶縁層１１２’に第１の抵抗変化層１０６ａ’まで達する貫通孔１３０が形成され、第１の抵抗変化層１０６ａ’が除去されないようにする。また、この際には、第１の抵抗変化層１０６ａ’中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。なお、貫通孔１３０は、絶縁層１１２’の第１主面と貫通孔１３０に露出する第１の抵抗変化層１０６ａ’の第２主面とをつなぐ側面から構成される。この側面は例えば第１主面及び第２主面のいずれか一つ又は全部に対して略９０°をなすように形成される。
【００６６】
次に、図１（ｄ）に示すように、図１（ｃ）の貫通孔１３０を形成するエッチング後に、つまり絶縁層１１２’に貫通孔１３０が形成された後に、連続して酸化処理を行い、第１の抵抗変化層１０６ａ’に酸素含有率が第１の抵抗変化層１０６ａ’より高い第２の抵抗変化層１０６ｂ（高酸素濃度層・高抵抗層）を選択的に形成する。このとき、酸化処理により、貫通孔１３０に露出する第１の抵抗変化層１０６ａ’の表面が酸化されて第１の抵抗変化層１０６ａ’より酸素含有率の高い酸化膜が形成され、酸化膜が第２の抵抗変化層１０６ｂとなる。また、酸化方法は例えば図１（ｃ）の貫通孔１３０の形成時に用いたエッチング装置で塩素ガスに酸素と窒素とを混合してプラズマ処理を行う方法である。これにより、貫通孔１３０に連続する膜厚３〜５ｎｍの薄い酸化膜（第２の抵抗変化層１０６ｂ）を制御よく形成することができる。貫通孔１３０の内側には、第１の抵抗変化層１０６ａの表面が酸化されて構成された薄い酸化膜（第２の抵抗変化層１０６ｂ）が形成される。
【００６７】
ここで、第２の抵抗変化層１０６ｂの第１の抵抗変化層１０６ａ’と接する面には、角部（コーナー部）１０６ａｘが形成されている。角部１０６ａｘは、第２の抵抗変化層１０６ｂの第１の抵抗変化層１０６ａ’と接する面のうち、貫通孔１３０の底面に平行な面と貫通孔１３０の側面に平行な面とが交差する箇所に形成されている。角部１０６ａｘには電界が集中し易いため、角部１０６ａｘは初期ブレイクの起点になり易い。
【００６８】
また、第２の抵抗変化層１０６ｂは、第１の抵抗変化層１０６ａ’の表面の一部を酸化して形成されるため、第１の抵抗変化層１０６ａ’及び第２の抵抗変化層１０６ｂの上面は連続しており、同一平面内にある。
【００６９】
また、第２の抵抗変化層１０６ｂの膜厚は絶縁層１１２’の膜厚より薄くなっている。さらに、第２の抵抗変化層１０６ｂの酸素含有率は絶縁層１１２’の酸素含有率より低くなっている。従って、第２の抵抗変化層１０６ｂの抵抗値は絶縁層１１２’の抵抗値より低くなっている。
【００７０】
次に、図１（ｅ）に示すように、上部電極１０７’を形成する工程において、第２の抵抗変化層１０６ｂ及び絶縁層１１２’上に、パターニング後に上部電極１０７となる例えば貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される上部電極１０７’を形成する。上部電極１０７’は、第２の抵抗変化層１０６ｂ及び絶縁層１１２’の両方に接するように形成される。
【００７１】
次に、図１９（ａ）で示した工程と同様に、抵抗変化素子を形成する工程において、所望のマスクを用いて、下部電極１０５”、第１の抵抗変化層１０６ａ’、絶縁層１１２’及び上部電極１０７’をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。このとき、第２の抵抗変化層１０６ｂの角部１０６ａｘがパターニングにより消失しないように、第１の抵抗変化層１０６ａ’における第２の抵抗変化層１０６ｂの側面と接する部分が除去されないようにパターニングが行われる。つまり、第２の抵抗変化層１０６ｂの側面が露出せず、第１の抵抗変化層１０６ａ’で被覆された状態で維持されるようにパターニングが行われる。
【００７２】
最後に、図１９（ｂ）で示した工程と同様に、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚：５００〜１０００ｎｍ）を形成し、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、図２に示す構造の不揮発性記憶素子１０が完成する。
【００７３】
以上のように本実施の形態の製造方法によれば、第２の抵抗変化層１０６ｂが絶縁層１１２’の貫通孔１３０で露出する第１の抵抗変化層１０６ａ’を酸化して形成され、第１の抵抗変化層１０６ａ’の表面の小さな領域に形成される。従って、第２の抵抗変化層１０６ｂの面積を小さくし、第２の抵抗変化層に電界を集中させることができるので、初期ブレイクダウン電圧を低くすることができる。また、第２の抵抗変化層１０６ｂを安定に制御性よく形成することができる。従って、この製造方法により形成された抵抗変化素子では、安定してブレイク現象を生じさせることができる。
【００７４】
また、第１の抵抗変化層１０６ａ’上において、貫通孔１３０以外の領域には、絶縁層１１２’が残存しているので、リーク電流を大幅に低減することができる。また、第２の抵抗変化層１０６ｂと絶縁層１１２’との膜厚差をより大きく設計すれば、より確実に第２の抵抗変化層１０６ｂに電界を集中させることができ、更なる低電圧化も可能である。
【００７５】
よって、初期ブレイクダウン電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
【００７６】
［初期ブレイクダウン電圧のばらつき低減効果］
図３は、本発明の第１の実施の形態に係る不揮発性記憶素子１０（段差部ありの形態）の初期ブレイクダウン電圧及びそのばらつきと、図２０に示す形態（段差部ありの形態）の不揮発性記憶素子５０及び段差の無い形態（段差部無しの形態）の不揮発性記憶素子の初期ブレイクダウン電圧及びそのばらつきとを比較したグラフである。
【００７７】
図３から、本発明の第１の実施の形態は、図２０に示す形態と同等の初期ブレイクダウン電圧を達成しつつ、さらにそのばらつきを半減させていることが分かる。このように、図２０に示す形態の課題であった初期ブレイクダウン電圧のばらつきを、第１の抵抗変化層の貫通孔内の部分に選択的な酸化を行って第２の抵抗変化層を形成する本実施の形態に係る製造方法により、大幅に低減することができる。
【００７８】
［薄膜酸化処理の制御性］
図１（ｄ）に示す貫通孔１３０内の３〜５ｎｍの薄い酸化膜（第２の抵抗変化層１０６ｂ）は、前述したように、図１（ｃ）で貫通孔１３０を形成する際に使うエッチング装置内で塩素ガスに酸素と窒素とを混合した状態でプラズマを生成させ、そのプラズマと第１の抵抗変化層１０６ａとの反応により形成される。図４はそのプラズマを生成する際のＩＣＰ（Inductively Coupled Plasma）パワーと酸化膜の膜厚との関係を示している。なお、図４の測定における処理温度は１００℃、処理時間は１０秒、ウエハに印加するバイアスパワーは２５０Ｗである。
【００７９】
図４から、ＩＣＰパワーを増加させると酸化膜（第２の抵抗変化層１０６ｂ）の膜厚が増加し、約３．０〜５．２ｎｍまで膜厚の制御性を持って酸化膜を形成することができる。
【００８０】
また、形成した酸化膜のばらつきの影響に関して図２０に示す形態と比較するために、抵抗変化素子の初期抵抗値のばらつきについて、本実施の形態に係る不揮発性記憶素子１０と図２０に示す形態の不揮発性記憶素子５０とを比較したものを図５に示す。なお、図５の測定において、素子サイズは直径２μｍで、抵抗変化層の膜厚等、他の構造に関しては前述と同様である。
【００８１】
初期抵抗値のばらつきは標準偏差で比較しているが、図２０に示す形態でのばらつきが１２．４％に対して、本実施の形態は８．７％と大幅にばらつきが低減されていることが分かる。これは本実施の形態の製造方法では酸化膜（第２の抵抗変化層１０６ｂ）が安定して形成されていることを示している。
【００８２】
［不揮発性記憶素子の動作例］
次に、本実施の形態の不揮発性記憶素子１０のメモリとしての動作例、すなわち情報の書き込み／読み出しをする場合の動作例を、図面を参照して説明する。
【００８３】
図６は、本発明の第１の実施の形態に係る不揮発性記憶素子１０において情報を書き込む場合の動作例を示す図である。
【００８４】
図６に示されるように、下部電極１０５と上部電極１０７との間に、振幅が所定の閾値電圧以上でパルス幅が１００ｎｓで極性が異なる２種類の電気的パルスを交互に印加すると、抵抗変化層１０６の抵抗値が可逆的に変化する。すなわち、負電圧パルス（電圧Ｅ１、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層１０６の抵抗値が、高抵抗値Ｒｂから低抵抗値Ｒａへ減少する。他方、正電圧パルス（電圧Ｅ２、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層１０６の抵抗値が、低抵抗値Ｒａから高抵抗値Ｒｂへ増加する。電圧Ｅ１は、例えば−１．５Ｖであり、電圧Ｅ２は例えば＋２．４Ｖである。
【００８５】
図６に示す例では、高抵抗値Ｒｂを情報「０」に、低抵抗値Ｒａを情報「１」にそれぞれ割り当てている。そのため、抵抗変化層１０６の抵抗値が高抵抗値Ｒｂになるように正電圧パルスを電極間に印加することによって情報「０」が書き込まれることになり、また、抵抗変化層１０６の抵抗値が低抵抗値Ｒａになるように負電圧パルスを電極間に印加することによって情報「１」が書き込まれることになる。
【００８６】
図７は、本発明の第１の実施の形態に係る不揮発性記憶素子１０において情報を読み出す場合の動作例を示す図である。
【００８７】
図７に示されるように、情報の読み出しを行う場合、抵抗変化層１０６の抵抗値を変化させるときに印加する電気的パルスよりも十分振幅の小さく抵抗変化を起こさないような読み出し用電圧Ｅ３（｜Ｅ３｜＜｜Ｅ１｜、｜Ｅ３｜＜｜Ｅ２｜、例えば０．５Ｖ）を電極間に印加する。その結果、抵抗変化層１０６の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、書き込まれている情報の読み出しが可能となる。
【００８８】
図７に示す例では、出力電流値Ｉａが抵抗値Ｒａに、出力電流値Ｉｂが抵抗値Ｒｂにそれぞれ対応しているので、出力電流値Ｉａが検出された場合は情報「１」が、出力電流値Ｉｂが検出された場合は情報「０」がそれぞれ読み出されることになる。
【００８９】
以上のように、下部電極１０５と上部電極１０７とに挟まれた領域において、抵抗変化層１０６が記憶部として機能することにより、不揮発性記憶素子１０がメモリとして動作することになる。
【００９０】
（第２の実施の形態）
図２で示した不揮発性記憶素子１０は以下の製造方法でも形成可能である。
【００９１】
［不揮発性記憶素子の製造方法］
図８は、本発明の第２の実施の形態における不揮発性記憶素子１０の要部の製造方法を示す断面図である。これを用いて、本実施の形態の不揮発性記憶素子１０の要部の製造方法について説明する。なお、図８（ａ）以前の工程は、図１８（ａ）〜（ｇ）と同様であるので、その説明を省略する。
【００９２】
本実施の形態の不揮発性記憶素子１０の製造方法は、図８（ｃ）に示すように、貫通孔（絶縁層除去部）１３０を形成する工程と第２の抵抗変化層１０６ｂを形成する工程とを同時に行う点で、第１の実施の形態の不揮発性記憶素子１０の製造方法と異なる。このとき、貫通孔１３０の形成と第２の抵抗変化層１０６ｂの形成とを同時に行うとは、例えば同じ装置内で貫通孔１３０の形成と第２の抵抗変化層１０６ｂの形成とを装置外に搬出することなく連続して行うことを意味する。
【００９３】
以下、本実施の形態の不揮発性記憶素子１０の製造方法について詳細に説明する。なお、以下では、第１の実施の形態と異なる点を中心に説明する。
【００９４】
まず、図８（ａ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、下部電極１０５”上に、第１の遷移金属酸化物から構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
【００９５】
次に、図８（ｂ）に示すように、絶縁層１１２’を形成する工程において、第１の抵抗変化層１０６ａ’上に、酸素含有率が第１の遷移金属酸化物（第１の抵抗変化層１０６ａ’）より高い第２の遷移金属酸化物で構成される絶縁層１１２’を形成する。ここでは、第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で絶縁層１１２’を形成した。例えばその酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。ここでは、反応性スパッタを用いて第１の抵抗変化層１０６ａ’及び絶縁層１１２’を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して第１の抵抗変化層１０６ａ’及び絶縁層１１２’を形成してもよい。
【００９６】
次に、図８（ｃ）に示すように、絶縁層１１２’に貫通孔１３０を形成する工程において、パターニングされた所望のレジストマスク１２０を用いて、上方から見て絶縁層１１２に必ず１つの貫通孔１３０が含まれるように、貫通孔１３０（高さ：２〜３０ｎｍ）を形成する。この場合には、絶縁層１１２’に第１の抵抗変化層１０６ａ’まで達する貫通孔１３０が形成され、第１の抵抗変化層１０６ａ’が除去されないようにする。また、貫通孔１３０の形成と同時に貫通孔１３０内で露出した第１の抵抗変化層１０６ａ’の酸化処理も行われ、第１の抵抗変化層１０６ａ’に酸素含有率が第１の抵抗変化層１０６ａ’より高い第２の抵抗変化層１０６ｂが選択的に形成されるようにする。酸化処理により、貫通孔１３０に露出する第１の抵抗変化層１０６ａ’の表面が酸化されて第１の抵抗変化層１０６ａ’より酸素含有率の高い酸化膜が形成され、酸化膜が第２の抵抗変化層１０６ｂとなる。貫通孔１３０の形成方法及び酸化膜の形成方法は、酸素を含む雰囲気下でエッチング（例えば、ドライエッチング）を行う方法であり、例えば塩素ガスに酸素と窒素とを混合してプラズマ処理を行う方法である。これにより、側面が貫通孔１３０に連続する膜厚３〜５ｎｍの薄い酸化膜（第２の抵抗変化層１０６ｂ）を制御よく形成することができる。貫通孔１３０の内側には、第１の抵抗変化層１０６ａの表面が酸化されて構成された薄い酸化膜（第２の抵抗変化層１０６ｂ）が形成される。なお、貫通孔１３０を形成する際には、第１の抵抗変化層１０６ａ’中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。
【００９７】
ここで、第２の抵抗変化層１０６ｂの第１の抵抗変化層１０６ａ’と接する面には、角部（コーナー部）１０６ａｘが形成されている。
【００９８】
また、第２の抵抗変化層１０６ｂは、第１の抵抗変化層１０６ａ’の表面の一部を酸化して形成されるため、第１の抵抗変化層１０６ａ’及び第２の抵抗変化層１０６ｂの上面は連続しており、同一平面内にある。
【００９９】
また、第２の抵抗変化層１０６ｂの膜厚は絶縁層１１２’の膜厚より薄くなっている。さらに、第２の抵抗変化層１０６ｂの酸素含有率は絶縁層１１２’の酸素含有率より低くなっている。従って、第２の抵抗変化層１０６ｂの抵抗値は絶縁層１１２’の抵抗値より低くなっている。
【０１００】
次に、図８（ｄ）に示すように、上部電極１０７’を形成する工程において、第２の抵抗変化層１０６ｂ及び絶縁層１１２’上に、パターニング後に上部電極１０７となる例えば貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される上部電極１０７’を形成する。上部電極１０７’は、第２の抵抗変化層１０６ｂ及び絶縁層１１２’の両方に接するように形成される。
【０１０１】
次に、図１９（ａ）で示した工程と同様に、抵抗変化素子を形成する工程において、所望のマスクを用いて、下部電極１０５”、第１の抵抗変化層１０６ａ’、絶縁層１１２’及び上部電極１０７’をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。このとき、第２の抵抗変化層１０６ｂの角部１０６ａｘがパターニングにより消失しないように、第１の抵抗変化層１０６ａ’における第２の抵抗変化層１０６ｂの側面と接する部分が除去されないようにパターニングが行われる。
【０１０２】
最後に、図１９（ｂ）で示した工程と同様に、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚：５００〜１０００ｎｍ）を形成し、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、図２に示す構造の不揮発性記憶素子１０が完成する。
【０１０３】
以上のように本実施の形態の製造方法によれば、第１の実施の形態と同様の理由により、初期ブレイクダウン電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
【０１０４】
（第３の実施の形態）
［不揮発性記憶素子の製造方法］
図９は、本発明の第３の実施の形態における不揮発性記憶素子２０の要部の製造方法を示す断面図である。また、図１０は本発明の第３の実施の形態における不揮発性記憶素子２０の構成例を示す図である。なお、図１０（ａ）は不揮発性記憶素子２０の断面図であり、図１０（ｂ）は不揮発性記憶素子２０の第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂを上方から見た平面図である。これらを用いて、本実施の形態の不揮発性記憶素子２０の要部の製造方法について説明する。なお、図９（ａ）以前の工程は、図１８（ａ）〜（ｇ）と同様であるので、その説明を省略する。
【０１０５】
本実施の形態の不揮発性記憶素子２０の製造方法は、図９（ｃ）に示すように、貫通孔（絶縁層除去部）１３０を形成する工程で、さらに絶縁層１１２’を除去して第１の抵抗変化層１０６ａ’の表面に第１の抵抗変化層１０６ａ’の表面より低い部分（凹部）を形成する点で、第１の実施の形態の不揮発性記憶素子１０の製造方法と異なる。
【０１０６】
本実施の形態の不揮発性記憶素子２０は、図１０（ａ）に示すように、第１の抵抗変化層１０６ａは、絶縁層１１２を除去して第１の抵抗変化層１０６ａの表面に第１の抵抗変化層１０６ａの表面より低い部分を有する点で、第１の実施の形態の不揮発性記憶素子１０と異なる。
【０１０７】
以下、本実施の形態の不揮発性記憶素子２０の製造方法について詳細に説明する。なお、以下では、第１の実施の形態と異なる点を中心に説明する。
【０１０８】
まず、図９（ａ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、下部電極１０５”上に、第１の遷移金属酸化物から構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。例えばその酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
【０１０９】
次に、図９（ｂ）に示すように、絶縁層１１２’を形成する工程において、第１の抵抗変化層１０６ａ’上に、酸素含有率が第１の遷移金属酸化物（第１の抵抗変化層１０６ａ’）より高い第２の遷移金属酸化物で構成される絶縁層１１２’を形成する。ここでは、第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で絶縁層１１２’を形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。ここでは、反応性スパッタを用いて第１の抵抗変化層１０６ａ’及び絶縁層１１２’を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して抵抗変化層及び絶縁層１１２’を形成してもよい。
【０１１０】
次に、図９（ｃ）に示すように、絶縁層１１２’に貫通孔１３０を形成する工程において、パターニングされた所望のレジストマスク１２０を用いて、上方から見て絶縁層１１２に必ず１つの貫通孔１３０が含まれるように、貫通孔１３０（高さ：１〜３０ｎｍ）を形成する。この際には、絶縁層１１２’を貫通して、下地の第１の抵抗変化層１０６ａ’もエッチング（除去）されるように貫通孔１３０を形成する。また、第１の抵抗変化層１０６ａ’中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。
【０１１１】
次に、図９（ｄ）に示すように、図９（ｃ）の貫通孔１３０を形成するエッチング後に、つまり絶縁層１１２’に貫通孔１３０が形成された後に、連続して酸化処理を行い、第１の抵抗変化層１０６ａ’に酸素含有率が第１の抵抗変化層１０６ａ’より高い第２の抵抗変化層１０６ｂを選択的に形成する。このとき、酸化処理により、貫通孔１３０に露出する第１の抵抗変化層１０６ａ’の表面が酸化されて第１の抵抗変化層１０６ａ’より酸素含有率の高い酸化膜が形成され、酸化膜が第２の抵抗変化層１０６ｂとなる。酸化方法は例えば図９（ｃ）の貫通孔１３０の形成時に用いたエッチング装置で塩素ガスに酸素と窒素とを混合してプラズマ処理を行う方法である。これにより、膜厚３〜５ｎｍの薄い酸化膜（第２の抵抗変化層１０６ｂ）が形成される。
【０１１２】
ここで、第２の抵抗変化層１０６ｂの第１の抵抗変化層１０６ａ’と接する面には、角部１０６ｂｘが形成されている。この角部１０６ｂｘは、第２の抵抗変化層１０６ｂの第１の抵抗変化層１０６ａ’と接する面のうち、貫通孔１３０の底面に平行な面と貫通孔１３０の側面に平行な面とが交差する箇所に形成されている。第２の抵抗変化層１０６ｂの角部１０６ｂｘは貫通孔１３０の角部の形状を反映して貫通孔１３０の角部と略同一形状で形成されている。
【０１１３】
また、第２の抵抗変化層１０６ｂは、第１の抵抗変化層１０６ａ’の表面の一部を酸化して形成されるため、第１の抵抗変化層１０６ａ’及び第２の抵抗変化層１０６ｂの上面は連続している。
【０１１４】
また、第２の抵抗変化層１０６ｂの膜厚は絶縁層１１２’の膜厚より薄くなっている。さらに、第２の抵抗変化層１０６ｂの酸素含有率は絶縁層１１２’の酸素含有率より低くなっている。従って、第２の抵抗変化層１０６ｂの抵抗値は絶縁層１１２’の抵抗値より低くなっている。
【０１１５】
次に、図９（ｅ）に示すように、上部電極１０７’を形成する工程において、第２の抵抗変化層１０６ｂ及び絶縁層１１２’上に、パターニング後に上部電極１０７となる例えば貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される上部電極１０７’を形成する。上部電極１０７’は、第２の抵抗変化層１０６ｂ及び絶縁層１１２’の両方に接するように形成される。
【０１１６】
次に、図１９（ａ）で示した工程と同様に、抵抗変化素子を形成する工程において、所望のマスクを用いて、下部電極１０５”、第１の抵抗変化層１０６ａ’、絶縁層１１２’及び上部電極１０７をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。このとき、第２の抵抗変化層１０６ｂの角部１０６ｂｘがパターニングにより消失しないように、第１の抵抗変化層１０６ａ’における第２の抵抗変化層１０６ｂの側面と接する部分が除去されないようにパターニングが行われる。つまり、第２の抵抗変化層１０６ｂの側面が露出せず、第１の抵抗変化層１０６ａ’で被覆された状態で維持されるようにパターニングが行われる。
【０１１７】
最後に、図１９（ｂ）で示した工程と同様に、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚：５００〜１０００ｎｍ）を形成し、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、図１０に示す構造の不揮発性記憶素子２０が完成する。
【０１１８】
以上のように本実施の形態の製造方法によれば、第１の実施の形態と同様の理由により、初期ブレイクダウン電圧の低電圧化とそのばらつきの抑制を両立することができる。
【０１１９】
（第４の実施の形態）
図１０で示した不揮発性記憶素子２０は以下の製造方法でも形成可能である。
【０１２０】
［不揮発性記憶素子の製造方法］
図１１は、本発明の第４の実施の形態における不揮発性記憶素子２０の要部の製造方法を示す断面図である。これを用いて、本実施の形態の不揮発性記憶素子２０の要部の製造方法について説明する。なお、図１１（ａ）以前の工程は、図１８（ａ）〜（ｇ）と同様であるので、その説明を省略する。
【０１２１】
本実施の形態の不揮発性記憶素子２０の製造方法は、図１１（ｃ）に示すように、貫通孔（絶縁層除去部）１３０を形成する工程と第２の抵抗変化層１０６ｂを形成する工程とを同時に行う点で、第３の実施の形態の不揮発性記憶素子２０の製造方法と異なる。このとき、貫通孔１３０の形成と第２の抵抗変化層１０６ｂの形成とを同時に行うとは、例えば同じ装置内で貫通孔１３０の形成と第２の抵抗変化層１０６ｂの形成とを装置外に搬出することなく連続して行うことを意味する。
【０１２２】
以下、本実施の形態の不揮発性記憶素子２０の製造方法について詳細に説明する。なお、以下では、第３の実施の形態と異なる点を中心に説明する。
【０１２３】
まず、図１１（ａ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、下部電極１０５”上に、第１の遷移金属酸化物から構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。例えばその酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
【０１２４】
次に、図１１（ｂ）に示すように、絶縁層１１２’を形成する工程において、第１の抵抗変化層１０６ａ’上に、酸素含有率が第１の遷移金属酸化物（第１の抵抗変化層１０６ａ’）より高い第２の遷移金属酸化物で構成される絶縁層１１２’を形成する。ここでは、第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で絶縁層１１２’を形成した。例えばその酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。なお、反応性スパッタを用いて第１の抵抗変化層１０６ａ’及び絶縁層１１２’を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して第１の抵抗変化層１０６ａ’及び絶縁層１１２’を形成してもよい。
【０１２５】
次に、図１１（ｃ）に示すように、絶縁層１１２’に貫通孔１３０を形成する工程において、パターニングされた所望のレジストマスク１２０を用いて、上方から見て絶縁層１１２に必ず１つの貫通孔１３０が含まれるように、貫通孔１３０（高さ：１〜３０ｎｍ）を形成する。この際には、絶縁層１１２を貫通して、下地の第１の抵抗変化層１０６ａもエッチング（除去）されるように貫通孔１３０を形成する。また、貫通孔１３０の形成と同時に貫通孔１３０内で露出した第１の抵抗変化層１０６ａ’の酸化処理も行われるようにする。酸化処理により、貫通孔１３０に露出する第１の抵抗変化層１０６ａ’の表面が酸化されて第１の抵抗変化層１０６ａ’より酸素含有率の高い酸化膜が形成され、酸化膜が第２の抵抗変化層１０６ｂとなる。これにより、貫通孔１３０内の第１の抵抗変化層１０６ａ’に、酸素含有率が第１の抵抗変化層１０６ａ’より高い第２の抵抗変化層１０６ｂが選択的に形成される。貫通孔１３０の形成方法及び酸化膜の形成方法は、酸素を含む雰囲気下でエッチング（例えば、ドライエッチング）を行う方法であり、例えば塩素ガスに酸素と窒素とを混合してプラズマ処理を行う方法である。これにより、膜厚３〜５ｎｍの薄い酸化膜（第２の抵抗変化層１０６ｂ２）が形成される。
【０１２６】
ここで、第２の抵抗変化層１０６ｂの第１の抵抗変化層１０６ａ’と接する面には、角部１０６ｂｘが形成されている。
【０１２７】
また、第２の抵抗変化層１０６ｂは、第１の抵抗変化層１０６ａ’の表面の一部を酸化して形成されるため、第１の抵抗変化層１０６ａ’及び第２の抵抗変化層１０６ｂの上面は連続している。
【０１２８】
また、第２の抵抗変化層１０６ｂの膜厚は絶縁層１１２’の膜厚より薄くなっている。さらに、第２の抵抗変化層１０６ｂの酸素含有率は絶縁層１１２’の酸素含有率より低くなっている。従って、第２の抵抗変化層１０６ｂの抵抗値は絶縁層１１２’の抵抗値より低くなっている。
【０１２９】
次に、図１１（ｄ）に示すように、上部電極１０７’を形成する工程において、第２の抵抗変化層１０６ｂ及び絶縁層１１２’上に、パターニング後に上部電極１０７となる例えば貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される上部電極１０７’を形成する。上部電極１０７’は、第２の抵抗変化層１０６ｂ及び絶縁層１１２’の両方に接するように形成される。
【０１３０】
次に、図１９（ａ）で示した工程と同様に、抵抗変化素子を形成する工程において、所望のマスクを用いて、下部電極１０５”、第１の抵抗変化層１０６ａ’、絶縁層１１２’及び上部電極１０７’をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの２層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。このとき、第２の抵抗変化層１０６ｂの角部１０６ｂｘがパターニングにより消失しないように、第１の抵抗変化層１０６ａ’における第２の抵抗変化層１０６ｂの側面と接する部分が除去されないようにパターニングが行われる。
【０１３１】
最後に、図１９（ｂ）で示した工程と同様に、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚：５００〜１０００ｎｍ）を形成し、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、図１０に示す構造の不揮発性記憶素子２０が完成する。
【０１３２】
以上のように本実施の形態の製造方法によれば、第１の実施の形態と同様の理由により、初期ブレイクダウン電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
【０１３３】
（第５の実施の形態）
［不揮発性記憶装置の構成］
図１２は、本発明の第１〜第４の実施の形態に係る不揮発性記憶素子１０又は２０が適用された不揮発性記憶装置の構成を示すブロック図である。また、図１３は、図１２に示される不揮発性記憶装置におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
【０１３４】
図１２に示すように、本実施の形態の不揮発性記憶装置２００は、半導体基板と、半導体基板上に、メモリ本体部２０１を備えており、このメモリ本体部２０１は、メモリセルアレイ２０２と、行選択回路／ドライバ２０３と、列選択回路／ドライバ２０４と、情報の書き込みを行うための書き込み回路２０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７とを具備している。
【０１３５】
また、不揮発性記憶装置２００は、外部から入力されるアドレス信号を受け取るアドレス入力回路２０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２０９とをさらに備えている。
【０１３６】
メモリセルアレイ２０２は、図１２及び図１３に示すように、半導体基板の上に互いに平行に形成された複数のワード線（第１の配線）ＷＬ０，ＷＬ１，ＷＬ２，…と、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行且つ複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数のビット線（第２の配線）ＢＬ０，ＢＬ１，ＢＬ２，…とを備えている。
【０１３７】
また、メモリセルアレイ２０２には、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…との立体交差点に対応してマトリクス状に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３，…（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）が設けられている。
【０１３８】
ここで、メモリセルＭ１１１，Ｍ１１２，…は、それぞれ第１〜第４の実施の形態に係る不揮発性記憶素子１０又は２０と、これに直列に接続された電流制御素子で構成され、それぞれの不揮発性記憶素子は、積層構造の酸素不足型の遷移金属酸化物で構成される抵抗変化層を有している。
【０１３９】
なお、図１３におけるメモリセルＭ１１１，Ｍ１１２，…は、図１４において符号２１０で示されている。
【０１４０】
［不揮発性記憶素子の構成］
図１４は、図１２に示される不揮発性記憶装置２００のメモリセル２１０の構成の概略を示す断面図である。なお、図１４では、図１３のＢ部における構成が示されている。
【０１４１】
図１４に示すように、本実施の形態の不揮発性記憶装置２００において、メモリセル２１０は、銅配線である下部配線２１２（図１３におけるワード線ＷＬ１に相当する）及び上部配線２１１（図１３におけるビット線ＢＬ１に相当する）の間に介在しており、下部電極２１７と、電流制御層２１６と、内部電極２１５と、抵抗変化層２１４と、上部電極２１３とが順に積層されて構成されている。
【０１４２】
ここで、内部電極２１５、抵抗変化層２１４、及び上部電極２１３は、第１〜４の実施の形態に係る不揮発性記憶素子１０における下部電極１０５、抵抗変化層１０６、及び上部電極１０７にそれぞれ相当する。したがって、図１４の構成も、第１〜４の実施の形態における構成と同様にして形成される。
【０１４３】
電流制御層２１６は、ＴａＮで構成される内部電極２１５を介して、抵抗変化層２１４と直列接続されており、電流制御層２１６と抵抗変化層２１４とは電気的に接続されている。この下部電極２１７、電流制御層２１６、内部電極２１５で構成される電流制御素子は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ；金属−絶縁体−金属）ダイオード又はＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ；金属−半導体−金属）ダイオードに代表される素子であり、電圧に対して非線形な電流特性を示すものである。ＭＳＭダイオードの方がより多くの電流を流すことができる。電流制御層２１６としては、アモルファスＳｉ等を用いることができる。また、この電流制御素子は、電圧に対して双方向性の電流特性を有しており、所定の閾値電圧Ｖｆ以上の振幅の電圧（一方の電極を基準にして例えば＋１Ｖ以上または−１Ｖ以下）を電流制御素子に印加することで電流制御素子の抵抗値が下がり導通するように構成されている。
【０１４４】
なお、タンタル及びその酸化物は、半導体プロセスに一般的に用いられている材料であり、非常に親和性が高いといえる。そのため、この材料を用いた半導体層は、既存の半導体製造プロセスに容易に組み入れることが可能である。
【０１４５】
［多層化構造の不揮発性記憶装置の構成例］
図１２及び図１３に示した本実施の形態の不揮発性記憶装置２００におけるメモリセルアレイを、３次元に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することができる。
【０１４６】
図１５は、図１２及び図１３に示される不揮発性記憶装置２００のメモリセルアレイを多層化した構造におけるメモリセルアレイの構成を示す斜視図である。
【０１４７】
図１５の不揮発性記憶装置は、図示しない半導体基板の上に互いに平行に形成された複数の下部配線（第１の配線）２１２と、これらの複数の下部配線２１２の上方にその半導体基板の主面に平行な面内において互いに平行且つ複数の下部配線２１２に立体交差するように形成された複数の上部配線（第２の配線）２１１と、これらの複数の下部配線２１２と複数の上部配線２１１との立体交差点に対応してマトリクス状に設けられた複数のメモリセル２１０とを備えるメモリセルアレイが、複数積層されてなる多層化メモリセルアレイを備えている。
【０１４８】
なお、図１５に示す例では、配線層が５層であり、その立体交差点に配される不揮発性記憶素子が４層の構成となっているが、必要に応じてこれらの層数を増減してもよいことは勿論である。
【０１４９】
図１５のように構成された多層化メモリセルアレイを不揮発性記憶装置に設けることによって、超大容量不揮発性メモリを実現することが可能となる。
【０１５０】
なお、第１の実施の形態において説明したように、本発明における抵抗変化層は低温で形成することが可能である。したがって、本実施の形態で示すような配線形成工程での配線の積層化を必要とする場合であっても、配線形成工程が下層に形成されたトランジスタ及びシリサイドなどの配線材料に悪影響を与えることがないため、多層化メモリセルアレイを容易に実現することができる。すなわち、本発明のタンタル酸化物を含む抵抗変化層を用いることによって、多層化構造の不揮発性記憶装置を容易に実現することが可能となる。
【０１５１】
（第６の実施の形態）
本発明の第１〜第４の実施の形態における不揮発性記憶素子１０又は２０の適用例として、１トランジスタ−１不揮発性記憶素子（１Ｔ１Ｒ構成）の構造を有する不揮発性記憶装置が挙げられる。
【０１５２】
［不揮発性記憶装置の構成］
図１６は、本発明の第１〜第４の実施の形態に係る不揮発性記憶素子１０又は２０が適用された不揮発性記憶装置の構成を示すブロック図である。また、図１７は、図１６に示される不揮発性記憶装置におけるＣ部の構成（２ビット分の構成）を示す断面図である。
【０１５３】
図１６に示すように、本実施の形態における不揮発性記憶装置３００は、半導体基板と、半導体基板上にメモリ本体部３０１を備えており、このメモリ本体部３０１は、メモリセルアレイ３０２と、行選択回路／ドライバ３０３と、列選択回路３０４と、情報の書き込みを行うための書き込み回路３０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ３０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路３０７とを具備している。
【０１５４】
また、不揮発性記憶装置３００は、セルプレート電源（ＶＣＰ電源）３０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路３０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部３０１の動作を制御する制御回路３１０とをさらに備えている。
【０１５５】
メモリセルアレイ３０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線（第１の配線）ＷＬ０，ＷＬ１，ＷＬ２，…及びビット線（第２の配線）ＢＬ０，ＢＬ１，ＢＬ２，…と、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…及びビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してそれぞれ設けられた複数のトランジスタＴ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３１，Ｔ３２，Ｔ３３，…（以下、「トランジスタＴ１１，Ｔ１２，…」と表す）と、トランジスタＴ１１，Ｔ１２，…と１対１で対応して設けられた複数のメモリセルＭ２１１，Ｍ２１２，Ｍ２１３，Ｍ２２１，Ｍ２２２，Ｍ２２３，Ｍ２３１，Ｍ２３２，Ｍ２３３，…（以下、「メモリセルＭ２１１，Ｍ２１２，…」と表す）とを備えている。
【０１５６】
また、メモリセルアレイ３０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２，…に平行して配列されている複数のプレート線（第３の配線）ＰＬ０，ＰＬ１，ＰＬ２，…を備えている。
【０１５７】
図１７に示すように、ワード線ＷＬ０，ＷＬ１の上方にビット線ＢＬ０が配され、そのワード線ＷＬ０，ＷＬ１とビット線ＢＬ０との間に、プレート線ＰＬ０，ＰＬ１が配されている。
【０１５８】
ここで、メモリセルＭ２１１，Ｍ２１２，…は、それぞれが第１〜第４の実施の形態に係る不揮発性記憶素子１０又は２０に相当し、それぞれの不揮発性記憶素子は、積層構造の酸素不足型の遷移金属酸化物で構成される抵抗変化層を有している。より具体的には、図１７における不揮発性記憶素子３１３が、図１６におけるメモリセルＭ２１１，Ｍ２１２，…に相当し、この不揮発性記憶素子３１３は、上部電極３１４、積層構造の酸素不足型の遷移金属酸化物で構成される抵抗変化層３１５、及び下部電極３１６から構成されている。
【０１５９】
なお、図１７における符号３１７はプラグ層を、符号３１８は金属配線層を、符号３１９はソース領域またはドレイン領域をそれぞれ示している。
【０１６０】
図１６に示すように、トランジスタＴ１１，Ｔ１２，Ｔ１３，…のドレインはビット線ＢＬ０に、トランジスタＴ２１，Ｔ２２，Ｔ２３，…のドレインはビット線ＢＬ１に、トランジスタＴ３１，Ｔ３２，Ｔ３３，…のドレインはビット線ＢＬ２に、それぞれ接続されている。
【０１６１】
また、トランジスタＴ１１，Ｔ２１，Ｔ３１，…のゲートはワード線ＷＬ０に、トランジスタＴ１２，Ｔ２２，Ｔ３２，…のゲートはワード線ＷＬ１に、トランジスタＴ１３，Ｔ２３，Ｔ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。
【０１６２】
さらに、トランジスタＴ１１，Ｔ１２，…のソースはそれぞれ、メモリセルＭ２１１，Ｍ２１２，…と接続されている。
【０１６３】
また、メモリセルＭ２１１，Ｍ２２１，Ｍ２３１，…はプレート線ＰＬ０に、メモリセルＭ２１２，Ｍ２２２，Ｍ２３２，…はプレート線ＰＬ１に、メモリセルＭ２１３，Ｍ２２３，Ｍ２３３，…はプレート線ＰＬ２に、それぞれ接続されている。
【０１６４】
アドレス入力回路３０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ３０３へ出力するとともに、列アドレス信号を列選択回路３０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１，Ｍ２１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
【０１６５】
制御回路３１０は、情報の書き込みサイクルにおいては、データ入出力回路３０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路３０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路３１０は、読み出し用電圧の印加を指示する読み出し信号を列選択回路３０４へ出力する。
【０１６６】
行選択回路／ドライバ３０３は、アドレス入力回路３０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。行選択回路／ドライバ３０３は、メモリセルアレイ３０２が具備するメモリセルＭ２１１，Ｍ２１２，…から少なくとも一つのメモリセルを選択する。
【０１６７】
また、列選択回路３０４は、アドレス入力回路３０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。列選択回路３０４は、行選択回路／ドライバ３０３で選択されたメモリセルに電圧を印加することでデータを書き込む。列選択回路３０４は、行選択回路／ドライバ３０３で選択されたメモリセルの抵抗値を検出することでデータを読み出す。
【０１６８】
書き込み回路３０５は、制御回路３１０から出力された書き込み信号を受け取った場合、列選択回路３０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
【０１６９】
センスアンプ３０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路３０７を介して、外部回路へ出力される。
【０１７０】
なお、１トランジスタ−１不揮発性記憶素子の構造を有する本実施の形態の場合、第５の実施の形態におけるクロスポイント型の不揮発性記憶素子の構成と比べて記憶容量は小さくなる。しかしながら、ダイオードのような電流制御素子が不要であるため、ＣＭＯＳプロセスに容易に組み合わせることができ、また、動作の制御も容易であるという利点がある。
【０１７１】
また、第５の実施の形態の場合と同様に、本発明における抵抗変化層は低温で形成することが可能であることから、本実施の形態で示すような配線形成工程での配線の積層化を必要とする場合であっても、配線形成工程が下層に形成されたトランジスタ及びシリサイドなどの配線材料に悪影響を与えることがないという利点がある。
【０１７２】
さらに、第５の実施の形態の場合と同様に、タンタル及びその酸化物の形成は、既存の半導体製造プロセスに容易に組み入れることが可能であるため、本適用例における不揮発性記憶装置を容易に製造することができる。
【０１７３】
以上、本発明の不揮発性記憶素子及びその製造方法について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【０１７４】
例えば、上記した実施の形態において、抵抗変化層１０６を構成する遷移金属酸化物層はタンタル酸化物の積層構造を有する例で説明したが、これに代えて、例えば、ハフニウム（Ｈｆ）酸化物の積層構造やジルコニウム（Ｚｒ）酸化物の積層構造などを有してもよい。
【０１７５】
ハフニウム酸化物の積層構造を採用する場合は、積層構造のうちの第１のハフニウム酸化物層をＨｆＯｘとし、第２のハフニウム酸化物層をＨｆＯｙとすると、０＜ｘ＜２、で、ｘ＜ｙであり、第２のハフニウム酸化物層の膜厚は３ｎｍ以上、４ｎｍ以下であることが好ましい。
【０１７６】
また、ジルコニウム酸化物の積層構造を採用する場合は、積層構造のうちの第１のジルコニウム酸化物層をＺｒＯｘとし、第２のジルコニウム酸化物層をＺｒＯｙとすると、０＜ｘ＜２、で、ｘ＜ｙであり、第２のジルコニウム酸化物層の膜厚は１ｎｍ以上、５ｎｍ以下であることが好ましい。
【０１７７】
また、ハフニウム酸化物の積層構造を採用する場合は、Ｈｆターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極１０５の上に第１のハフニウム酸化物層を形成する。第２のハフニウム酸化物層は、この第１のハフニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第１のハフニウム酸化物層の表面を暴露することにより形成できる。第１のハフニウム酸化物層の酸素含有率は、上述したタンタル酸化物層の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。この場合、第１のハフニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第１のハフニウム酸化物層の組成をＨｆＯｘ、第２のハフニウム酸化物層の組成をＨｆＯｙと表した場合、０．９≦ｘ≦１．６、１．８＜ｙ＜２．０とし、第２のハフニウム酸化物層の膜厚は３ｎｍ以上４ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
【０１７８】
また、ジルコニウム酸化物の積層構造を採用する場合は、Ｚｒターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極１０５の上に第１のジルコニウム酸化物層を形成する。第２のジルコニウム酸化物層は、この第１のジルコニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第１のジルコニウム酸化物層の表面を暴露することにより形成できる。第１のジルコニウム酸化物層の酸素含有率は、上述したタンタル酸化物層の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。この場合、第２のジルコニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第１のジルコニウム酸化物層の組成をＺｒＯｘ、第２のジルコニウム酸化物層の組成をＺｒＯｙと表した場合、０．９≦ｘ≦１．４、１．９＜ｙ＜２．０とし、第２のジルコニウム酸化物層の膜厚は１ｎｍ以上５ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
【０１７９】
なお、上述した実施の形態においては、抵抗変化層１０６を構成する遷移金属酸化物として、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物を示して説明した。しかし、下部電極１０５と上部電極１０７との間に挟まれる遷移金属酸化物層は、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層を含んでいればよく、これ以外に例えば微量の他元素を含んでいても構わない。抵抗値の微調整等で、抵抗変化層１０６にタンタル、ハフニウム、ジルコニウム等の主元素以外の他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。例えば、抵抗変化層１０６に窒素を添加すれば、抵抗変化層１０６の抵抗値が上がり、抵抗変化の反応性を改善できる。
【０１８０】
また、スパッタリングにて抵抗変化層１０６を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗変化層１０６に混入することがあるが、このような微量の元素が抵抗変化層１０６に混入した場合も本発明の範囲に含まれることは当然である。
【０１８１】
また、上記した実施の形態においては、絶縁層１１２、第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂを上方から見たときに、四角形状の貫通孔１３０および四角形状の第２の抵抗変化層１０６ｂが形成されるとした。しかし、この貫通孔１３０および第２の抵抗変化層１０６ｂは、円形状や図２２Ａに示す長方形状でもよい。また、貫通孔は、絶縁層１１２、第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂを上方から見たときに、面内を貫通していることは必ずしも必要ではなく、例えば、図２２Ｂの直線状（第１の抵抗変化層１０６ａを横切る溝状）、図２２Ｃの曲線状（第１の抵抗変化層１０６ａを横切る溝状）、さらには、図２２Ｄの切り欠き状（第１の抵抗変化層１０６ａの端部を切り欠いて形成されたような形状）の形状にて、第２の抵抗変化層１０６ｂを形成してもよい。
【０１８２】
また、上記した実施の形態において、絶縁層１１２は遷移金属酸化物で構成されるとしたが、少なくとも第２の抵抗変化層１０６ｂを構成する材料と同等かそれ以上に高い絶縁性を有する材料であれば遷移金属酸化物に限られない。例えば、絶縁層１１２は第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂとは異なる材料、具体的に窒化物及び酸化物から構成されてもよい。また、絶縁層１１２は、酸素バリア性を有する材料、例えば窒化膜等から構成される方が好ましい。第２の抵抗変化層１０６ｂ形成時に、絶縁層１１２で覆われた領域の酸化を抑制できるためである。絶縁層１１２が酸素バリア性を有する材料から構成される場合には、抵抗変化層１０６の経年変化を抑えることができる。
【産業上の利用可能性】
【０１８３】
本発明は、抵抗変化型の不揮発性記憶素子及びその製造方法を提供するものであり、安定動作し、信頼性の高い不揮発性メモリを実現することができるので、不揮発性メモリを用いる種々の電子機器に有用である。
【符号の説明】
【０１８４】
１０、２０、５０、３１３    不揮発性記憶素子
１００    基板
１０１    第１の配線
１０２    第１の層間絶縁層
１０３    第１のコンタクトホール
１０４    第１のコンタクトプラグ
１０４’    導電層
１０５、１０５’、１０５”、２１７、３１６    下部電極
１０６、２１４、３１５    抵抗変化層
１０６ａ、１０６ａ’    第１の抵抗変化層
１０６ａｘ、１０６ｂｘ    角部
１０６ｃｘ    屈曲部
１０６ａｙ    段差
１０６ｂ、１０６ｂ１、１０６ｂ２、１０６ｂ’、１０６ｂ１’、１０６ｂ２’    第２の抵抗変化層
１０７、１０７’、２１３、３１４    上部電極
１０８    第２の層間絶縁層
１０９    第２のコンタクトホール
１１０    第２のコンタクトプラグ
１１１    第２の配線
１１２、１１２’    絶縁層
１２０    レジストマスク
１３０    貫通孔
２００、３００    不揮発性記憶装置
２０１、３０１    メモリ本体部
２０２、３０２    メモリセルアレイ
２０３、３０３    行選択回路／ドライバ
２０４    列選択回路／ドライバ
２０５、３０５    書き込み回路
２０６、３０６    センスアンプ
２０７、３０７    データ入出力回路
２０８、３０９    アドレス入力回路
２０９、３１０    制御回路
２１０    メモリセル
２１１    上部配線
２１２    下部配線
２１５    内部電極
２１６    電流制御層
３０４    列選択回路
３０８    セルプレート電源
３１７    プラグ層
３１８    金属配線層
３１９    ソース領域（ドレイン領域）
ＢＬ０，ＢＬ１，ＢＬ２，…    ビット線
Ｍ１１１，Ｍ１１２，…    メモリセル
Ｔ１１，Ｔ１２，…    トランジスタ
ＷＬ０，ＷＬ１，ＷＬ２，…    ワード線
ＰＬ０，ＰＬ１，ＰＬ２，…    プレート線
【図１】
2013161933.tif 000003
【図２】
2013161933.tif 000004
【図３】
2013161933.tif 000005
【図４】
2013161933.tif 000006
【図５】
2013161933.tif 000007
【図６】
2013161933.tif 000008
【図７】
2013161933.tif 000009
【図８】
2013161933.tif 000010
【図９】
2013161933.tif 000011
【図１０】
2013161933.tif 000012
【図１１】
2013161933.tif 000013
【図１２】
2013161933.tif 000014
【図１３】
2013161933.tif 000015
【図１４】
2013161933.tif 000016
【図１５】
2013161933.tif 000017
【図１６】
2013161933.tif 000018
【図１７】
2013161933.tif 000019
【図１８】
2013161933.tif 000020
【図１９】
2013161933.tif 000021
【図２０】
2013161933.tif 000022
【図２１】
2013161933.tif 000023
【図２２Ａ】
2013161933.tif 000024
【図２２Ｂ】
2013161933.tif 000025
【図２２Ｃ】
2013161933.tif 000026
【図２２Ｄ】
2013161933.tif 000027