(57)【要約】【課題】コストの増大を招くことなく、スイッチングデバイスのターンオン、ターンオフ時のリンギングを抑制した半導体装置を提供する。【解決手段】端子Ｐ’とトランジスタＴ１のコレクタとの間には、端子Ｐ’にカソードが接続され、コレクタにアノードが接続されたダイオードＤが設けられている。また、端子Ｐと端子Ｎとの間には、端子Ｐ側から抵抗ＲおよびコンデンサＣが、この順に直列に接続されており、コンデンサＣと平滑コンデンサＣ０とはＰＮ線間に並列に接続された構成となっている。なお、端子Ｐ’は、抵抗ＲとコンデンサＣとの間に接続されている。【選択図】図２
2013045882.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧を与える第１の電源端子と第２の電圧を与える第２の電源端子との間に直列に介挿され、相補的に動作する第１および第２のスイッチングデバイスと、
前記第１のスイッチングデバイスの前記第１の電圧が与えられる側の主電極に一方の主電極が接続され、他方の主電極が、前記第１の電源端子に近接して設けられた端子に接続されたダイオードと、を備え、
前記第１および第２のスイッチングデバイスおよび前記ダイオードが、平面視矩形のパッケージに樹脂封止され、
前記第１および第２の電源端子と前記端子が前記パッケージの一側面から突出するように配設され、
前記パッケージの外部において、前記第１の電源端子と前記第２の電源端子との間に、前記第１の電源端子側から抵抗およびコンデンサを、この順に直列に接続し、前記抵抗と前記コンデンサとの間に前記端子を電気的に接続することで、前記ダイオード、前記抵抗および前記コンデンサによってスナバ回路が形成されることを特徴とする、半導体装置。
【請求項２】
前記第１の電圧は、前記第２の電圧よりも高く、前記第１の電源端子は高電圧側の端子である、請求項１記載の半導体装置。
【請求項３】
前記第１の電圧は、前記第２の電圧よりも低く、前記第１の電源端子は低電圧側の端子である、請求項１記載の半導体装置。
【請求項４】
前記第１および第２のスイッチングデバイスは、前記パッケージ内において、それぞれ第１および第２の金属フレーム上に搭載され、それぞれ前記第１および第２の金属フレームの主面に接する面が第１の主電極、反対側が第２の主電極であって、
前記ダイオードは、前記第１のスイッチングデバイスの前記第２の主電極上に搭載され、前記第２の主電極に接する面が前記一方の主電極である、請求項１記載の半導体装置。
【請求項５】
前記第１および第２のスイッチングデバイスは、炭化珪素半導体でドリフト層が形成される炭化珪素ＭＯＳトランジスタで構成される、請求項１記載の半導体装置。
【請求項６】
第１の電圧を与える第１の電源端子と第２の電圧を与える第２の電源端子との間に、前記第１の電源端子側から第１のダイオードおよびスイッチングデバイスが、この順に直列に接続された直列接続体と、
前記スイッチングデバイスの前記第２の電圧が与えられる側の主電極に一方の主電極が接続され、他方の主電極が、前記第２の電源端子に近接して設けられた端子に接続された第２のダイオードと、を備え、
前記スイッチングデバイス、前記第１および第２のダイオードが、平面視矩形のパッケージに樹脂封止され、
前記第１および第２の電源端子と前記端子が前記パッケージの一側面から突出するように配設され、
前記パッケージの外部において、前記第１の電源端子と前記第２の電源端子との間に、前記第２の電源端子側から抵抗およびコンデンサを、この順に直列に接続し、前記抵抗と前記コンデンサとの間に前記端子を電気的に接続することで、前記ダイオード、前記抵抗および前記コンデンサによってスナバ回路が形成されることを特徴とする、半導体装置。
【請求項７】
前記スイッチングデバイスは、炭化珪素半導体でドリフト層が形成される炭化珪素ＭＯＳトランジスタで構成される、請求項６記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、電力用途のインバータ回路等を内蔵したパワーモジュールに関する。
【背景技術】
【０００２】
アンペア単位の大電流が流れる電力用途のインバータ回路においては、スイッチングデバイスのオン、オフ動作が速くなると、配線のインダクタンス成分によりリンギングが発生し、スイッチングノイズが増大することとなる。
【０００３】
従来は、このような場合に発生するサージ電圧を低減するため、特許文献１に示されるようにスナバ回路と呼称される抵抗、コンデンサおよびダイオードで構成されるノイズフィルタ回路を電源線間に外付けで接続する構成を採用していた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−１２２７０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
リンギングの発生を抑え、スイッチングノイズを抑制するためには、スイッチングデバイスのオン、オフ動作を遅くするか、上述のように、外付けでノイズフィルタ回路を実装することが考えられるが、前者の方法ではスイッチング損失の増大につながり、後者の方法では、部品の増加や、ノイズフィルタ回路の実装エリアを追加することによるコストの増大という問題があった。
【０００６】
本発明は上記のような問題点を解消するためになされたのもので、コストの増大を招くことなく、スイッチングデバイスのターンオン、ターンオフ時のリンギングを抑制した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置の態様は、第１の電圧を与える第１の電源端子と第２の電圧を与える第２の電源端子との間に直列に介挿され、相補的に動作する第１および第２のスイッチングデバイスと、前記第１のスイッチングデバイスの前記第１の電圧が与えられる側の主電極に一方の主電極が接続され、他方の主電極が、前記第１の電源端子に近接して設けられた端子に接続されたダイオードとを備え、前記第１および第２のスイッチングデバイスおよび前記ダイオードが、平面視矩形のパッケージに樹脂封止され、前記第１および第２の電源端子と前記端子が前記パッケージの一側面から突出するように配設され、前記パッケージの外部において、前記第１の電源端子と前記第２の電源端子との間に、前記第１の電源端子側から抵抗およびコンデンサを、この順に直列に接続し、前記抵抗と前記コンデンサとの間に前記端子を電気的に接続することで、前記ダイオード、前記抵抗および前記コンデンサによってスナバ回路が形成される。
【発明の効果】
【０００８】
本発明に係る半導体装置の態様によれば、第１のスイッチングデバイスの第１の電圧が与えられる側の主電極と第１の電源端子との間の内部配線に存在するインダクタンスに起因するリンギングを、ダイオードを介して除去することができるので、スイッチングノイズを低減することができる。また、スナバ回路のうちダイオードは内蔵されているので、スナバ回路を外付けする場合でも、部品点数を少なくでき、また、実装エリアの追加面積が少なくて済むので、コストの増大を抑制できる。
【図面の簡単な説明】
【０００９】
【図１】電力用途のインバータ回路を内蔵した一般的なパワーモジュールの部分構成を示す図である。
【図２】本発明に係る実施の形態１のパワーモジュールの内部構成を示す回路図である。
【図３】本発明に係る実施の形態１のパワーモジュール内でのスイッチングデバイス等の配置を示す平面図である。
【図４】本発明に係る実施の形態２のパワーモジュールの内部構成を示す回路図である。
【図５】本発明に係る実施の形態２のパワーモジュール内でのスイッチングデバイス等の配置を示す平面図である。
【図６】本発明に係る実施の形態３のパワーモジュール内でのスイッチングデバイス等の配置を示す平面図である。
【図７】本発明に係る実施の形態４のパワーモジュールの内部構成を示す回路図である。
【図８】本発明に係る実施の形態４のパワーモジュール内でのスイッチングデバイス等の配置を示す平面図である。
【図９】本発明に係る実施の形態５のパワーモジュールの内部構成を示す回路図である。
【図１０】本発明に係る実施の形態５のパワーモジュール内でのスイッチングデバイス等の配置を示す平面図である。
【図１１】本発明に係る実施の形態６のパワーモジュールの内部構成を示す回路図である。
【図１２】本発明に係る実施の形態６のパワーモジュール内でのスイッチングデバイス等の配置を示す平面図である。
【発明を実施するための形態】
【００１０】
＜はじめに＞
図１は、電力用途のインバータ回路を内蔵したパワーモジュール９０の部分構成を示す図である。
【００１１】
図１に示すパワーモジュール９０は、１相分のインバータ回路を例示しており、電源電圧が与えられる電源線Ｐと、基準電位に接続される電源線Ｎ間に直列に接続されたＩＧＢＴ（insulated gate bipolar transistor：以後、単にトランジスタと呼称する場合もあり）Ｔ１およびＴ２と、トランジスタＴ１およびＴ２にそれぞれに逆並列接続されたフリーホイールダイオードＤ１およびＤ２とを備えている。なお、トランジスタＴ１およびＴ２の接続ノードはＵ相の出力端子（符号Ｕで示す）として示している。また、ＰＮ線間には外付けのコンデンサＣ０が接続されているが、これは図示されない整流回路によって整流されてＰＮ線間に供給される電流を平滑化するためのものである。
【００１２】
このような構成において、トランジスタＴ１のコレクタと電源線Ｐが接続される端子（符号Ｐで示す）との間の内部配線にはインダクタンス成分Ｌが存在する。なお、トランジスタＴ２のエミッタと電源線Ｎが接続される端子（符号Ｎで示す）との間の内部配線にもインダクタンス成分が存在するが、便宜的に図１では省略している。
【００１３】
この内部配線に存在するインダクタンス成分Ｌにより、トランジスタＴ１のオン、オフ動作時にリンギングが発生する。
【００１４】
＜実施の形態１＞
以下、図２および図３を用いて本発明に係る実施の形態１のパワーモジュール１００の構成について説明する。
【００１５】
なお、以下の全ての実施の形態においては、パワーモジュールとして、パッケージの対向する２つの側面に、それぞれ１列に端子列が設けられたＤＩＰ（Dual-In-line Package）構造のパワーモジュールを前提として説明する。
【００１６】
図２はパワーモジュール１００の内部構成を示す回路図である。図２に示すパワーモジュール１００は、１相分のインバータ回路を例示しており、電源電圧が与えられる電源線Ｐと、基準電位に接続される電源線Ｎ間に直列に接続されたＩＧＢＴトランジスタＴ１およびＴ２と、トランジスタＴ１およびＴ２にそれぞれに逆並列接続されたフリーホイールダイオードＤ１およびＤ２とを備えている。なお、トランジスタＴ１およびＴ２の接続ノードはＵ相の出力端子（符号Ｕで示す）として示している。また、ＰＮ線間には外付けのコンデンサＣ０が接続されているが、これは図示されない整流回路によって整流されてＰＮ線間に供給される電圧を平滑化するためのものである。
【００１７】
トランジスタＴ１およびＴ２のゲートには、それぞれ制御回路ＣＳ１およびＣＳ２から、制御信号が与えられる構成となっている。なお、制御回路ＣＳ１およびＣＳ２には、それぞれ複数の制御端子ＣＴを介して外部から制御信号等が与えられる構成となっている。
【００１８】
図２に示すようにパワーモジュール１００は、スイッチングデバイスの制御回路ＣＳ１およびＣＳ２を有しているので、ＩＰＭ（Intelligent Power Module）と呼称される。
【００１９】
なお、図２に示した構成は簡略化されたものであり、トランジスタＴ１およびＴ２の過電流を検出して、それぞれ制御回路ＣＳ１およびＣＳ２にフィードバックする構成等を含む場合もあるが、それらについては発明との関連が薄いので、図示等は省略している。
【００２０】
パワーモジュール１００においては、電源線Ｐが接続される端子（符号Ｐで示す）、電源線Ｎが接続される端子（符号Ｎで示す）および出力端子Ｕの他に端子Ｐ’を有している。この端子Ｐ’とトランジスタＴ１のコレクタとの間には、端子Ｐ’にカソードが接続され、コレクタにアノードが接続されたダイオードＤが設けられている。
【００２１】
また、端子Ｐと端子Ｎとの間には、端子Ｐ側から抵抗ＲおよびコンデンサＣが、この順に直列に接続されており、コンデンサＣと平滑コンデンサＣ０とはＰＮ線間に並列に接続された構成となっている。なお、端子Ｐ’は、抵抗ＲとコンデンサＣとの間に接続されている。
【００２２】
パワーモジュール１００に内蔵されたダイオードＤと、抵抗ＲおよびコンデンサＣとでＲＣＤスナバ回路ＳＮが構成され、トランジスタＴ１のコレクタと端子Ｐとの間の内部配線に存在するインダクタンスに起因するリンギングを、ダイオードＤを介して除去することができるので、スイッチングノイズを低減することができる。
【００２３】
また、スナバ回路のうちダイオードはモジュールに内蔵されているので、スナバ回路を外付けする場合でも、部品点数を少なくでき、また、実装エリアの追加面積が少なくて済むので、コストの増大を抑制できる。
【００２４】
また、抵抗ＲやコンデンサＣをモジュール外に外付けとすることで、Ｒ、Ｃの定数を変更することが可能となる。このため、モジュールの使用条件（使用環境）によってノイズの周波数が異なるような場合にも、ノイズの周波数に合わせてＲＣＤスナバ回路が効果的に働くようにＲ、Ｃの定数を設定することが可能である。
【００２５】
図３は、パワーモジュール１００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
【００２６】
図３において、金属フレームＦ１およびＦ２上に、それぞれトランジスタＴ１およびＴ２が搭載され、金属フレームＦ３上にダイオードＤが搭載されている。トランジスタＴ１およびＴ２のそれぞれは、コレクタが裏面に設けられ表面にエミッタとゲートが設けられた構成を有し、裏面のコレクタが金属フレームＦ１およびＦ２の主面に接するように搭載されている。
【００２７】
ダイオードＤは、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードが金属フレームＦ３の主面に接するように搭載されている。
【００２８】
また、金属フレームＦ１およびＦ２の主面には、それぞれフリーホイールダイオードＤ１およびＤ２も搭載されている。フリーホイールダイオードＤ１およびＤ２は、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードがそれぞれ金属フレームＦ１およびＦ２の主面に接している。
【００２９】
そして、トランジスタＴ１のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ１のアノードに電気的に接続され、フリーホイールダイオードＤ１のアノードはワイヤ配線ＷＲを介して金属フレームＦ２のリードに電気的に接続され、当該リードが出力端子Ｕとなる。
【００３０】
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１に電気的に接続され、ダイオードＤが搭載された金属フレームＦ３のリードが端子Ｐ’となる。また、トランジスタＴ１およびフリーホイールダイオードＤ１が搭載された金属フレームＦ１のリードが端子Ｐとなる。
【００３１】
また、トランジスタＴ２のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ２のアノードに電気的に接続され、フリーホイールダイオードＤ２のアノードはワイヤ配線ＷＲを介して金属フレームＦ４に電気的に接続され、金属フレームＦ４のリードが端子Ｎとなる。
【００３２】
金属フレームＦ１およびＦ２とは反対側の樹脂パッケージの側面から延在する金属フレーム群には金属フレームＦ１１およびＦ１２が設けられ、金属フレームＦ１１およびＦ１２上にはそれぞれ、制御回路ＣＳ１およびＣＳ２が搭載されている。
【００３３】
制御回路ＣＳ１およびＣＳ２は、それぞれワイヤ配線ＷＲを介してトランジスタＴ１およびＴ２のゲートに制御信号を与える構成となっている。
【００３４】
また、制御回路ＣＳ１およびＣＳ２は、それぞれ複数のリードとの間がワイヤ配線ＷＲによって電気的に接続され、これらのリードが制御端子ＣＴとなる。
【００３５】
端子Ｐ、ＮおよびＰ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図２に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール１００に直接に接続されるのではなく、パワーモジュール１００を搭載する回路基板上に実装される。
【００３６】
＜実施の形態２＞
以下、図４および図５を用いて本発明に係る実施の形態２のパワーモジュール２００の構成について説明する。
【００３７】
図４はパワーモジュール２００の内部構成を示す回路図である。なお、図２に示したパワーモジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００３８】
パワーモジュール２００においては、電源線Ｐが接続される端子Ｐ、電源線Ｎが接続される端子Ｎおよび出力端子Ｕの他に端子Ｎ’を有している。この端子Ｎ’とトランジスタＴ２のエミッタとの間には、端子Ｎ’にアノードが接続され、エミッタにカソードが接続されたダイオードＤが設けられている。
【００３９】
また、端子Ｎと端子Ｐとの間には、端子Ｎ側から抵抗ＲおよびコンデンサＣが、この順に直列に接続されており、コンデンサＣと平滑コンデンサＣ０とはＰＮ線間に並列に接続された構成となっている。なお、端子Ｎ’は、抵抗ＲとコンデンサＣとの間に接続されている。
【００４０】
パワーモジュール２００に内蔵されたダイオードＤと、抵抗ＲおよびコンデンサＣとでＲＣＤスナバ回路ＳＮが構成され、トランジスタＴ２のエミッタと端子Ｎとの間の内部配線に存在するインダクタンス成分に起因するリンギングを、ダイオードＤを介して除去することができるので、スイッチングノイズを低減することができる。
【００４１】
また、抵抗ＲやコンデンサＣをモジュール外に外付けとすることで、Ｒ、Ｃの定数を変更することが可能となる。このため、モジュールの使用条件（使用環境）によってノイズの周波数が異なるような場合にも、ノイズの周波数に合わせてＲＣＤスナバ回路が効果的に働くようにＲ、Ｃの定数を設定することが可能である。
【００４２】
図５は、パワーモジュール２００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
【００４３】
図５において、金属フレームＦ１およびＦ２上に、それぞれトランジスタＴ１およびＴ２が搭載され、金属フレームＦ３１上にダイオードＤが搭載されている。トランジスタＴ１およびＴ２のそれぞれは、裏面のコレクタが金属フレームＦ１およびＦ２の主面に接するように搭載されている。
【００４４】
ダイオードＤは、裏面のカソードが金属フレームＦ３１の主面に接するように搭載されている。
【００４５】
また、金属フレームＦ１およびＦ２の主面には、それぞれフリーホイールダイオードＤ１およびＤ２も搭載されている。フリーホイールダイオードＤ１およびＤ２は、裏面のカソードがそれぞれ金属フレームＦ１およびＦ２の主面に接している。
【００４６】
そして、トランジスタＴ１のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ１のアノードに電気的に接続され、フリーホイールダイオードＤ１のアノードはワイヤ配線ＷＲを介して金属フレームＦ２のリードに電気的に接続され、当該リードが出力端子Ｕとなる。
【００４７】
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ５に電気的に接続され、金属フレームＦ５のリードが端子Ｎ’となる。また、トランジスタＴ１およびフリーホイールダイオードＤ１が搭載された金属フレームＦ１のリードが端子Ｐとなる。
【００４８】
また、トランジスタＴ２のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ２のアノードに電気的に接続され、フリーホイールダイオードＤ２のアノードはワイヤ配線ＷＲを介して金属フレームＦ４に電気的に接続され、金属フレームＦ４のリードが端子Ｎとなる。
【００４９】
金属フレームＦ１およびＦ２とは反対側の樹脂パッケージの側面から延在する金属フレーム群には金属フレームＦ１１およびＦ１２が設けられ、金属フレームＦ１１およびＦ１２上にはそれぞれ、制御回路ＣＳ１およびＣＳ２が搭載されている。
【００５０】
制御回路ＣＳ１およびＣＳ２は、それぞれワイヤ配線ＷＲを介してトランジスタＴ１およびＴ２のゲートに制御信号を与える構成となっている。
【００５１】
また、制御回路ＣＳ１およびＣＳ２は、それぞれ複数のリードとの間がワイヤ配線ＷＲによって電気的に接続され、これらのリードが制御端子ＣＴとなる。
【００５２】
端子Ｐ、ＮおよびＮ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図４に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール２００に直接に接続されるのではなく、パワーモジュール２００を搭載する回路基板上に実装される。
【００５３】
＜実施の形態３＞
次に、図６を用いて本発明に係る実施の形態３のパワーモジュール３００の構成について説明する。なお、パワーモジュール３００の回路構成は、図４を用いて説明したパワーモジュール２００と同じである。
【００５４】
図６は、パワーモジュール３００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
【００５５】
図６において、金属フレームＦ１およびＦ２上に、それぞれトランジスタＴ１およびＴ２が搭載されている。トランジスタＴ１およびＴ２のそれぞれは、裏面のコレクタが金属フレームＦ１およびＦ２の主面に接するように搭載されている。
【００５６】
また、トランジスタＴ２のエミッタ上には、ダイオードＤが搭載されている。ダイオードＤは、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードがトランジスタＴ２のエミッタに接するように搭載されている。
【００５７】
また、金属フレームＦ１およびＦ２の主面には、それぞれフリーホイールダイオードＤ１およびＤ２も搭載されている。フリーホイールダイオードＤ１およびＤ２は、裏面のカソードがそれぞれ金属フレームＦ１およびＦ２の主面に接している。
【００５８】
そして、トランジスタＴ１のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ１のアノードに電気的に接続され、フリーホイールダイオードＤ１のアノードはワイヤ配線ＷＲを介して金属フレームＦ２のリードに電気的に接続され、当該リードが出力端子Ｕとなる。
【００５９】
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ５に電気的に接続され、金属フレームＦ５のリードが端子Ｎ’となる。また、トランジスタＴ１およびフリーホイールダイオードＤ１が搭載された金属フレームＦ１のリードが端子Ｐとなる。
【００６０】
また、トランジスタＴ２のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ２のアノードに電気的に接続され、フリーホイールダイオードＤ２のアノードはワイヤ配線ＷＲを介して金属フレームＦ４に電気的に接続され、金属フレームＦ４のリードが端子Ｎとなる。
【００６１】
端子Ｐ、ＮおよびＮ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図４に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール３００に直接に接続されるのではなく、パワーモジュール３００を搭載する回路基板上に実装される。
【００６２】
以上説明したように、パワーモジュール３００では、ダイオードＤをトランジスタＴ２のエミッタ上に搭載し、裏面のカソードがトランジスタＴ２のエミッタに接するように構成しているので、ダイオードＤを搭載する専用フレームが不要となり、フレーム構成が簡略化されてモジュールの寸法を小さくできる。
【００６３】
なお、実施の形態３では、トランジスタＴ２のエミッタと端子Ｎとの間の内部配線のインダクタンス成分に起因するリンギングを除去する構成について説明したが、トランジスタＴ２のコレクタと端子Ｐとの間の内部配線のインダクタンス成分に起因するリンギングを除去する構成に対しても同様に適用可能である。
【００６４】
＜実施の形態４＞
以下、図７および図８を用いて本発明に係る実施の形態４のパワーモジュール４００の構成について説明する。
【００６５】
以上説明した実施の形態１〜３においては、スイッチングデバイスとしてＩＧＢＴを用いる構成を示し、当該ＩＧＢＴはシリコン（Ｓｉ）基板に形成されたＳｉデバイスであった。しかし、スイッチングデバイスは、Ｓｉデバイスに限定されるものではない。
【００６６】
図７はパワーモジュール４００の内部構成を示す回路図である。図７に示すパワーモジュール４００は、１相分のインバータ回路を例示しており、電源電圧が与えられる電源線Ｐと、基準電位に接続される電源線Ｎ間に直列に接続されたＭＯＳ（metal oxide semiconductor）トランジスタＴ１１およびＴ１２を備えている。なお、トランジスタＴ１１およびＴ１２の接続ノードはＵ相の出力端子（符号Ｕで示す）として示している。その他、図４に示したパワーモジュール２００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００６７】
トランジスタＴ１１およびＴ１２のゲートには、それぞれ制御回路ＣＳ１およびＣＳ２から、制御信号が与えられる構成となっている。なお、制御回路ＣＳ１およびＣＳ２には、それぞれ複数の制御端子ＣＴを介して外部から制御信号等が与えられる構成となっている。
【００６８】
ここで、トランジスタＴ１１およびＴ１２は、ＳｉＣ（炭化珪素）半導体でドリフト層が形成されるＳｉＣ−ＭＯＳトランジスタである。
【００６９】
ＳｉＣデバイスは、Ｓｉデバイスよりも破壊電界強度が高いため、ドリフト層の不純物濃度を高くすることができる。例えば、ドリフト層の不純物濃度を１０倍にすることで、出力を１０倍にすることができる。
【００７０】
また、ユニポーラデバイスであるＭＯＳトランジスタを用いることで、スイッチング時のホールに起因する損失（テール電流による損失）が発生しないという利点がある。
【００７１】
図８は、パワーモジュール４００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
【００７２】
図８において、金属フレームＦ１およびＦ２上に、それぞれトランジスタＴ１１およびＴ１２が搭載されている。トランジスタＴ１１およびＴ１２のそれぞれは、ドレインが裏面に設けられ表面にソースとゲートが設けられた構成を有し、裏面のドレインが金属フレームＦ１およびＦ２の主面に接するように搭載されている。
【００７３】
また、トランジスタＴ１２のソース上には、ダイオードＤが搭載されている。ダイオードＤは、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードがトランジスタＴ１２のソースに接するように搭載されている。
【００７４】
そして、トランジスタＴ１１のソースは、ワイヤ配線ＷＲを介して金属フレームＦ２のリードに電気的に接続され、当該リードが出力端子Ｕとなる。
【００７５】
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ５に電気的に接続され、金属フレームＦ５のリードが端子Ｎ’となる。また、トランジスタＴ１１が搭載された金属フレームＦ１のリードが端子Ｐとなる。
【００７６】
また、トランジスタＴ１２のソースは、ワイヤ配線ＷＲを介して金属フレームＦ４に電気的に接続され、金属フレームＦ４のリードが端子Ｎとなる。
【００７７】
端子Ｐ、ＮおよびＮ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図７に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール４００に直接に接続されるのではなく、パワーモジュール４００を搭載する回路基板上に実装される。
【００７８】
＜実施の形態５＞
以下、図９および図１０を用いて本発明に係る実施の形態５のパワーモジュール５００の構成について説明する。
【００７９】
図９はパワーモジュール５００の内部構成を示す回路図である。図９に示すパワーモジュール５００は、ＰＦＣ（power factor correction）回路のアクティブコンバーター回路の出力制御部分を例示しており、電源電圧が与えられる電源線Ｐと、基準電位に接続される電源線Ｎ１間にダイオードＤ１１およびＩＧＢＴトランジスタＴ１０が直列に接続され、トランジスタＴ１０のコレクタとダイオードＤ１１のアノードとの接続ノードは出力端子（符号ＲＴで示す）として示している。また、トランジスタＴ１０のコレクタにはダイオードＤ１２のカソードが接続され、ダイオードＤ１２のアノードは、端子Ｎ２に接続されている。端子Ｎ２は基準電位に接続される端子であり、ダイオードＤ１２は低電位側のフリーホイールダイオードとして機能する。なお、ダイオードＤ１１は高電位側のフリーホイールダイオードとして機能する。
【００８０】
また、ＰＮ線間には外付けのコンデンサＣ０が接続されているが、これは図示されない整流回路によって整流されてＰＮ線間に供給される電圧を平滑化するためのものである。
【００８１】
トランジスタＴ１０のゲートには、制御回路ＣＳから制御信号が与えられる構成となっている。なお、制御回路ＣＳには、それぞれ複数の制御端子ＣＴを介して外部から制御信号等が与えられる構成となっている。
【００８２】
なお、図９に示した構成はＰＦＣ回路の一部だけを示しているが、他の構成については発明との関連が薄いので、図示等は省略している。
【００８３】
パワーモジュール５００においては、電源線Ｐが接続される端子Ｐ、電源線Ｎ１が接続される端子Ｎ１および出力端子ＲＴ、接地端子Ｎ２の他に端子Ｎ’を有している。この端子Ｎ’とトランジスタＴ１０のエミッタとの間には、端子Ｎ’にアノードが接続され、エミッタにカソードが接続されたダイオードＤが設けられている。
【００８４】
また、端子Ｎ１と端子Ｐとの間には、端子Ｎ側から抵抗ＲおよびコンデンサＣが、この順に直列に接続されている。コンデンサＣと平滑コンデンサＣ０とはＰＮ線間に並列に接続された構成となっている。なお、端子Ｎ’は、抵抗ＲとコンデンサＣとの間に接続されている。
【００８５】
パワーモジュール５００に内蔵されたダイオードＤと、抵抗ＲおよびコンデンサＣとでＲＣＤスナバ回路ＳＮが構成され、トランジスタＴ１０のエミッタと端子Ｎ１との間の内部配線に存在するインダクタンス成分に起因するリンギングを、ダイオードＤを介して除去することができるので、スイッチングノイズを低減することができる。
【００８６】
一般にインバータよりもＰＦＣのアクティブコンバーターの方が高周波で動作するため、ＰＦＣの方が高速スイッチングが必要となるので、リンギングも大きくなる。ＲＣＤスナバ回路はＰＦＣのリンギング低減にも有効である。
【００８７】
また、抵抗ＲやコンデンサＣをモジュール外に外付けとすることで、Ｒ、Ｃの定数を変更することが可能となる。このため、モジュールの使用条件（使用環境）によってノイズの周波数が異なるような場合にも、ノイズの周波数に合わせてＲＣＤスナバ回路が効果的に働くようにＲ、Ｃの定数を設定することが可能である。
【００８８】
図１０は、パワーモジュール５００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
【００８９】
図１０において、金属フレームＦ１０上に、トランジスタＴ１０およびダイオードＤ１２が搭載されている。トランジスタＴ１０は、コレクタが裏面に設けられ表面にエミッタとゲートが設けられた構成を有し、裏面のコレクタが金属フレームＦ１０の主面に接するように搭載されている。また、ダイオードＤ１２は、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードが金属フレームＦ１０の主面に接するように搭載されている。
【００９０】
そして、ダイオードＤ１２のアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１２に電気的に接続され、金属フレームＦ１２のリードが端子Ｎ２となる。
【００９１】
また、金属フレームＦ１１上に、ダイオードＤ１１が搭載され、ダイオードＤ１１は、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードが金属フレームＦ１１の主面に接するように搭載されている。そして、金属フレームＦ１１のリードが端子Ｐとなる。
【００９２】
また、トランジスタＴ１０のエミッタ上には、ダイオードＤが搭載されている。ダイオードＤは、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードがトランジスタＴ１０のエミッタに接するように搭載されている。
【００９３】
そして、トランジスタＴ１０のエミッタは、ワイヤ配線ＷＲを介して金属フレームＦ１３に電気的に接続され、金属フレームＦ１３のリードが端子Ｎ１となる。
【００９４】
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１４に電気的に接続され、金属フレームＦ１４のリードが端子Ｎ’となる。
【００９５】
また、ダイオードＤ１１のアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１０のリードに電気的に接続され、当該リードが出力端子ＲＴとなる。
【００９６】
金属フレームＦ１０とは反対側の樹脂パッケージの側面から延在する金属フレーム群には金属フレームＦ２０が設けられ、金属フレームＦ２０上には、制御回路ＣＳが搭載されている。
【００９７】
制御回路ＣＳは、ワイヤ配線ＷＲを介してトランジスタＴ１０のゲートに制御信号を与える構成となっている。
【００９８】
また、制御回路ＣＳは、複数のリードとの間がワイヤ配線ＷＲによって電気的に接続され、これらのリードが制御端子ＣＴとなる。
【００９９】
端子Ｐ、Ｎ１およびＮ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図９に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール５００に直接に接続されるのではなく、パワーモジュール５００を搭載する回路基板上に実装される。
【０１００】
＜実施の形態６＞
以下、図１１および図１２を用いて本発明に係る実施の形態６のパワーモジュール６００の構成について説明する。
【０１０１】
以上説明した実施の形態５においては、スイッチングデバイスとしてＩＧＢＴを用いる構成を示し、当該ＩＧＢＴはＳｉ基板に形成されたＳｉデバイスであった。しかし、スイッチングデバイスは、Ｓｉデバイスに限定されるものではない。
【０１０２】
図１１はパワーモジュール６００の内部構成を示す回路図である。なお、図１１においては、図９に示したパワーモジュール５００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１０３】
図１１において、電源電圧が与えられる電源線Ｐと、基準電位に接続される電源線Ｎ１間にダイオードＤ１１およびＭＯＳトランジスタＴ２０が直列に接続され、トランジスタＴ２０のソースとダイオードＤ１１のアノードとの接続ノードは出力端子（符号ＲＴで示す）として示している。また、トランジスタＴ２０のソースにはダイオードＤ１２のカソードが接続され、ダイオードＤ１２のアノードは、端子Ｎ２に接続されている。端子Ｎ２は基準電位に接続される端子であり、ダイオードＤ１２は低電位側のフリーホイールダイオードとして機能する。なお、ダイオードＤ１１は高電位側のフリーホイールダイオードとして機能する。
【０１０４】
トランジスタＴ２０のゲートには、制御回路ＣＳから制御信号が与えられる構成となっている。なお、制御回路ＣＳには、それぞれ複数の制御端子ＣＴを介して外部から制御信号等が与えられる構成となっている。
【０１０５】
パワーモジュール６００に内蔵されたダイオードＤと、抵抗ＲおよびコンデンサＣとでＲＣＤスナバ回路ＳＮが構成され、トランジスタＴ２０のエミッタと端子Ｎ１との間の内部配線に存在するインダクタンス成分に起因するリンギングを、ダイオードＤを介して除去することができるので、スイッチングノイズを低減することができる。
【０１０６】
ここで、トランジスタＴ２０は、ＳｉＣ基板に形成されたＳｉＣ−ＭＯＳトランジスタである。
【０１０７】
ＳｉＣデバイスは、Ｓｉデバイスよりも破壊電界強度が高いため、ドリフト層の不純物濃度を高くすることができる。例えば、ドリフト層の不純物濃度を１０倍にすることで、出力を１０倍にすることができる。
【０１０８】
また、ユニポーラデバイスであるＭＯＳトランジスタを用いることで、スイッチング時のホールに起因する損失（テール電流による損失）が発生しないという利点がある。
【０１０９】
図１２は、パワーモジュール６００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
【０１１０】
図１２において、金属フレームＦ１０上に、トランジスタＴ２０およびダイオードＤ１２が搭載されている。トランジスタＴ２０は、ドレインが裏面に設けられ表面にソースとゲートが設けられた構成を有し、裏面のドレインが金属フレームＦ１０の主面に接するように搭載されている。また、ダイオードＤ１２は、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードが金属フレームＦ１０の主面に接するように搭載されている。
【０１１１】
そして、ダイオードＤ１２のアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１２に電気的に接続され、金属フレームＦ１２のリードが端子Ｎ２となる。
【０１１２】
また、金属フレームＦ１１上に、ダイオードＤ１１が搭載され、ダイオードＤ１１は、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードが金属フレームＦ１１の主面に接するように搭載されている。そして、金属フレームＦ１１のリードが端子Ｐとなる。
【０１１３】
また、トランジスタＴ１０のソース上には、ダイオードＤが搭載されている。ダイオードＤは、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードがトランジスタＴ１０のソースに接するように搭載されている。
【０１１４】
そして、トランジスタＴ１０のソースは、ワイヤ配線ＷＲを介して金属フレームＦ１３に電気的に接続され、金属フレームＦ１３のリードが端子Ｎ１となる。
【０１１５】
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１４に電気的に接続され、金属フレームＦ１４のリードが端子Ｎ’となる。
【０１１６】
また、ダイオードＤ１１のアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１０のリードに電気的に接続され、当該リードが出力端子ＲＴとなる。
【０１１７】
金属フレームＦ１０とは反対側の樹脂パッケージの側面から延在する金属フレーム群には金属フレームＦ２０が設けられ、金属フレームＦ２０上には、制御回路ＣＳが搭載されている。
【０１１８】
制御回路ＣＳは、ワイヤ配線ＷＲを介してトランジスタＴ１０のゲートに制御信号を与える構成となっている。
【０１１９】
また、制御回路ＣＳは、複数のリードとの間がワイヤ配線ＷＲによって電気的に接続され、これらのリードが制御端子ＣＴとなる。
【０１２０】
端子Ｐ、Ｎ１およびＮ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図９に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール６００に直接に接続されるのではなく、パワーモジュール６００を搭載する回路基板上に実装される。
【符号の説明】
【０１２１】
ＳＮ  スナバ回路。
【図１】
2013045882.tif 000003
【図２】
2013045882.tif 000004
【図３】
2013045882.tif 000005
【図４】
2013045882.tif 000006
【図５】
2013045882.tif 000007
【図６】
2013045882.tif 000008
【図７】
2013045882.tif 000009
【図８】
2013045882.tif 000010
【図９】
2013045882.tif 000011
【図１０】
2013045882.tif 000012
【図１１】
2013045882.tif 000013
【図１２】
2013045882.tif 000014