(57)【要約】【課題】短絡時に、入力電圧が高くても出力トランジスタの電力を小さくして発熱を抑え、出力トランジスタの破壊を防ぐことができる電源回路を提供すること。【解決手段】出力トランジスタＭ１を有し、入力電圧ＶINを降圧して出力電圧ＶOUTを出力する電圧生成部と、出力トランジスタＭ１に流れる出力電流ＩOUTを監視して出力電流ＩOUTが上限値ＩMAXに達したときに、出力電流ＩOUTが上限値ＩMAXを超えないように制限する出力電流制限部と、入力電圧ＶINが大きくなったときに上限値ＩMAXを小さくし、入力電圧ＶINが小さくなったときに上限値ＩMAXを大きくする上限値設定部とを備える。【選択図】図２
2013206142.tif 000002
【特許請求の範囲】
【請求項１】
出力トランジスタを有し、入力電圧を降圧して出力電圧を出力する電圧生成部と、
前記出力トランジスタに流れる出力電流を監視して前記出力電流が上限値に達したときに、前記出力電流が前記上限値を超えないように制限する出力電流制限部と、
前記入力電圧が大きくなったときに前記上限値を小さくし、前記入力電圧が小さくなったときに前記上限値を大きくする上限値設定部と、
を備えたことを特徴とする電源回路。
【請求項２】
前記上限値設定部は、
前記入力電圧が所定の電圧よりも大きいときに前記上限値を第１の上限値に設定し、前記入力電圧が前記所定の電圧よりも小さいときに前記上限値を前記第１の上限値よりも大きな第２の上限値に設定することを特徴とする請求項１に記載の電源回路。
【請求項３】
前記上限値設定部は、
前記入力電圧に連動してリニアに前記上限値を設定することを特徴とする請求項１に記載の電源回路。
【請求項４】
前記上限値設定部は、
前記入力電圧を分圧する抵抗分割回路と、
前記抵抗分割回路により分圧した分圧電圧と基準電圧とを比較して前記入力電圧が過電圧かどうかを判定する増幅器と、
前記増幅器の出力に応じて前記出力電流を調節するスイッチとを備えていることを特徴とする請求項１乃至３のいずれか１項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関し、より詳細には、出力トランジスタおよび差動増幅器を備える降圧型の電源回路に関する。
【背景技術】
【０００２】
電子機器や電気製品等が動作するための電力を供給するものには、バッテリーやコンセント等の電源がある。電源の電圧は、エネルギーの残量、周囲の温度、駆動する電子機器等の負荷の重さに応じて変動するため、電子機器等を電源によって直接駆動すると、電源の電圧変動が電子機器のＳＮＲなどの特性に影響を与えることになる。
【０００３】
そこで、電源の電圧変動による影響を回避して、電子機器等に安定した電圧を供給することが望まれる。この電源から供給される変動する電圧を、電子機器等に適した形態の電圧に変換および制御し、安定した電圧を電子機器等に供給する回路として、電源回路が知られている。
【０００４】
図１に、従来の電源回路１の回路図を示す。電源回路１は、入力電圧ＶINを出力電圧ＶOUTに変換する出力トランジスタＭ１と、出力トランジスタＭ１のゲート電圧を制御する差動増幅器Ａｍｐ１とを備える。出力トランジスタＭ１は入力端子３と出力端子５との間に接続されている。出力トランジスタＭ１とグラウンド端子ＧＮＤとの間には、抵抗Ｒ１および抵抗Ｒ２が直列接続されている。差動増幅器Ａｍｐ１は、正入力端子が抵抗Ｒ１および抵抗Ｒ２の間の接続点７に接続され、負入力端子が基準電圧ＶREF１に接続されて、出力端子が出力トランジスタＭ１のゲート端子Ｇ１に接続されている。ここで、出力トランジスタＭ１で変換された出力電圧ＶOUTは、抵抗Ｒ１、Ｒ２で構成される抵抗分割回路によって電圧Ｖ１に分圧される。差動増幅器Ａｍｐ１は、電圧Ｖ１と基準電圧ＶREF１との差を増幅して出力トランジスタＭ１のゲート電圧を制御する。
【０００５】
また、電源回路１は、短絡保護用のトランジスタＭ２と、差動増幅器Ａｍｐ１の出力電圧を制御する差動増幅器Ａｍｐ２とを備える。トランジスタＭ２は、入力端子３とグラウンド端子ＧＮＤとの間に、出力トランジスタＭ１並びに抵抗Ｒ１および抵抗Ｒ２と並列接続されている。トランジスタＭ２とグラウンド端子ＧＮＤとの間には、抵抗Ｒ３が直列接続されている。トランジスタＭ２のゲート端子Ｇ２は、差動増幅器Ａｍｐ１の出力端子に接続されている。差動増幅器Ａｍｐ２は、正入力端子が基準電圧ＶREF２に接続され、負入力端子が出力トランジスタＭ２と抵抗Ｒ３との間の接続点９に接続されて、出力端子が差動増幅器Ａｍｐ１に接続されている。
【０００６】
電源回路１は、降圧型の電源回路（ＬＤＯ：Low Drop Out）を構成している。電源回路１は、差動増幅器Ａｍｐ１の仮想短絡を利用して、入力電圧ＶINの変動に依らず、出力電圧ＶOUT＝ＶREF１×（Ｒ１＋Ｒ２）／Ｒ２によって、定電圧にしている。
【０００７】
また、電源回路１は、埃などがついて出力端子５とグラウンド端子ＧＮＤが短絡したとき、出力トランジスタＭ１に過電流が流れることを防ぐために、トランジスタＭ２により、出力トランジスタＭ１に流れる出力電流ＩOUTを制限する機能を備えている。
【０００８】
まず、出力トランジスタＭ１の数１００分の１オーダーのサイズのトランジスタＭ２に、出力電流ＩOUTに比例した電流を流す。トランジスタＭ２は、トランジスタＭ２に流れる電流を抵抗Ｒ３に流して、その電流に応じた電圧Ｖ２を生成する。差動増幅器Ａｍｐ２は、生成された電圧Ｖ２と基準電圧ＶREF２との差を差動増幅器Ａｍｐ１に出力する。ここで、基準電圧ＶREF２は出力電流ＩOUTの上限値ＩMAXに対応した電圧である。
【０００９】
電圧Ｖ２が基準電圧ＶREF２を超えると、差動増幅器Ａｍｐ１は、出力トランジスタＭ１、トランジスタＭ２のそれぞれのゲートソース間電圧ＶGSを小さな値に設定して、出力電流ＩOUTが上限値ＩMAXを超えないようにする。これにより、出力端子５とグラウンド端子ＧＮＤが短絡したときに、出力トランジスタＭ１に過電流が流れることを防ぐことができる。このような、電源回路１は、例えば特許文献１に記載されている。特許文献１に記載の電源回路は、電源回路１の基準電圧ＶREF２を抵抗Ｒ１および抵抗Ｒ２で構成される抵抗分割回路の分圧電圧で代用したものである。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−２５１１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、電源回路１には、短絡時の出力トランジスタＭ１の電力がＶIN×ＩMAXで求まることから、入力電圧ＶINに比例して大きくなるという問題がある。また、短絡時に、入力電圧ＶINが高くなると出力トランジスタＭ１の電力が大きくなって発熱するため、出力トランジスタＭ１が破壊される場合があるという問題がある。
【００１２】
本発明は、上記した点に鑑みて行われたものであり、短絡時に、入力電圧が高くても出力トランジスタの電力を小さくして発熱を抑え、出力トランジスタの破壊を防ぐことができる電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、このような目的を達成するために、請求項１に記載の発明は、出力トランジスタを有し、入力電圧を降圧して出力電圧を出力する電圧生成部と、出力トランジスタに流れる出力電流を監視して出力電流が上限値に達したときに、出力電流が上限値を超えないように制限する出力電流制限部と、入力電圧が大きくなったときに上限値を小さくし、入力電圧が小さくなったときに上限値を大きくする上限値設定部とを備えたことを特徴とする。
【００１４】
この構成によれば、上限値設定部によって出力電流を調節できるので、入力電圧が過電圧であるときの出力トランジスタの電力を小さな値に留めることができる。したがって、短絡時に入力電圧が高くても、出力電流の上限値を減少させることができる。これにより、出力トランジスタの電力を小さくして発熱を抑えられるため、出力トランジスタの破壊を防ぐことができる。
【００１５】
請求項２に記載の発明は、請求項１に記載の電源回路であって、上限値設定部は、入力電圧が所定の電圧よりも大きいときに上限値を第１の上限値に設定し、入力電圧が所定の電圧よりも小さいときに上限値を第１の上限値よりも大きな第２の上限値に設定することを特徴とする。これにより、上記発明と同様の効果を得ることができる。
【００１６】
請求項３に記載の発明は、請求項１に記載の電源回路であって、上限値設定部は、入力電圧に連動してリニアに上限値を設定することを特徴とする。これにより、上記発明と同様の効果を得ることができる。
【００１７】
請求項４に記載の発明は、請求項１乃至３のいずれか１項に記載の電源回路であって、上限値設定部は、入力電圧を分圧する抵抗分割回路と、抵抗分割回路により分圧した分圧電圧と基準電圧とを比較して入力電圧が過電圧かどうかを判定する増幅器と、増幅器の出力に応じて出力電流を調節するスイッチとを備えていることを特徴とする。
【００１８】
この構成によれば、増幅器およびスイッチによって出力電流を調節できるので、入力電圧が過電圧であるときの出力トランジスタの電力を小さな値に留めることができる。したがって、短絡時に入力電圧が高くても、出力電流の上限値を減少させることができる。これにより、出力トランジスタの電力を小さくして発熱を抑えられるため、出力トランジスタの破壊を防ぐことができる。
【発明の効果】
【００１９】
以上説明したように、本発明の電源回路によれば、短絡時に、入力電圧が高くても、出力電流の上限値を減少させることで、出力トランジスタの電力を小さくして発熱を抑えられるため、出力トランジスタの破壊を防ぐことができる。
【図面の簡単な説明】
【００２０】
【図１】従来の電源回路の回路図である。
【図２】本発明の実施形態１の電源回路の回路図である。
【図３】本発明の実施形態２の電源回路の回路図である。
【図４】本発明の実施形態３の電源回路の回路図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本発明の電源回路は、バッテリーやコンセント等の電源から携帯電話等の電子機器に電力を供給するとき、電子機器に適した形態の電力に変換し、電力を制御する電源回路として用いることができる。
【００２２】
（実施形態１）
図２は、本発明の実施形態１の電源回路２０の回路図である。電源回路２０は、入力電圧ＶINを出力電圧ＶOUTに変換する出力トランジスタＭ１と、出力トランジスタＭ１のゲート電圧を制御する差動増幅器Ａｍｐ１とを備える。出力トランジスタＭ１は入力端子３と出力端子５との間に接続されている。出力トランジスタＭ１とグラウンド端子ＧＮＤとの間には、抵抗Ｒ１および抵抗Ｒ２が直列接続されている。差動増幅器Ａｍｐ１は、正入力端子が抵抗Ｒ１および抵抗Ｒ２の間の接続点７に接続され、負入力端子が基準電圧ＶREF１に接続されて、出力端子が出力トランジスタＭ１のゲート端子Ｇ１に接続されている。ここで、出力トランジスタＭ１で変換された出力電圧ＶOUTは、抵抗Ｒ１、Ｒ２で構成される抵抗分割回路によって電圧Ｖ１に分圧される。差動増幅器Ａｍｐ１は、電圧Ｖ１と基準電圧ＶREF１との差を増幅して出力トランジスタＭ１のゲート電圧ＶINを制御する。
【００２３】
また、電源回路２０は、短絡保護用のトランジスタＭ２と、差動増幅器Ａｍｐ１の出力電圧を制御する差動増幅器Ａｍｐ２とを備える。トランジスタＭ２は、入力端子３とグラウンド端子ＧＮＤとの間に、出力トランジスタＭ１並びに抵抗Ｒ１および抵抗Ｒ２と並列接続されている。トランジスタＭ２とグラウンド端子ＧＮＤとの間には、抵抗Ｒ３が直列接続されている。トランジスタＭ２のゲート端子Ｇ２は、差動増幅器Ａｍｐ１の出力端子に接続されている。差動増幅器Ａｍｐ２は、正入力端子が基準電圧ＶREF２に接続され、負入力端子がトランジスタＭ２と抵抗Ｒ３との間の接続点９に接続されて、出力端子が差動増幅器Ａｍｐ１に接続されている。ここで、トランジスタＭ２は、出力電流ＩOUTに比例したトランジスタＭ２の電流を抵抗Ｒ３に流して、その電流に応じた電圧Ｖ２を生成する。
【００２４】
さらに、電源回路２０は、抵抗Ｒ５および抵抗Ｒ６で入力電圧ＶINを分圧する抵抗分割回路２１と、入力電圧ＶINが過電圧かどうかを判定するコンパレータＣＭＰと、コンパレータＣＭＰの出力に応じて抵抗値を変えるためのスイッチＭ３とを備えている。抵抗Ｒ５および抵抗Ｒ６は入力端子３とグラウンド端子ＧＮＤとの間に直列接続されている。抵抗Ｒ３とグラウンド端子ＧＮＤとの間には、抵抗Ｒ４が直列接続されている。抵抗Ｒ３および抵抗Ｒ４の間の接続点２３とグラウンド端子ＧＮＤとの間には、スイッチＭ３が抵抗Ｒ４と並列接続されている。コンパレータＣＭＰは、正入力端子が抵抗Ｒ５および抵抗Ｒ６の間の接続点２５に接続され、負入力端子が基準電圧ＶREF３に接続されて、出力端子がスイッチＭ３のゲート端子Ｇ３にインバータ２７を介して接続されている。
【００２５】
コンパレータＣＭＰは、抵抗分割回路２１により入力電圧ＶINを分圧した分圧電圧Ｖ３と、入力電圧ＶINが過電圧であることを示す基準電圧ＶREF３とを比較して入力電圧ＶINが過電圧かどうかを判定する。スイッチＭ３は、コンパレータＣＭＰの出力に応じて、トランジスタＭ２の電流を電圧変換するための抵抗３および抵抗４の接続関係を切り替えて抵抗値を調節することができる。
【００２６】
本実施形態１では、スイッチＭ３により、トランジスタＭ２の電流の経路を抵抗Ｒ３のみ、または抵抗Ｒ３と抵抗Ｒ４の直列抵抗に切り替える。スイッチＭ３はＮチャネルＭＯＳトランジスタであり、コンパレータＣＭＰとスイッチＭ３のゲート端子Ｇ３との間にはインバータ２７が接続されている。ただし、コンパレータＣＭＰの正入力端子と負入力端子とを入れ替えれば、インバータ２７は不要である。
【００２７】
次に、図２を用いて、入力電圧ＶINが過電圧でないときと、入力電圧ＶINが過電圧であるときとに分けて、以下に電源回路２０の動作を説明する。
【００２８】
（入力電圧が過電圧でないとき）
まず、抵抗Ｒ５および抵抗Ｒ６により入力電圧ＶINを分圧した電圧Ｖ３を生成する。生成された電圧Ｖ３と過電圧に対応する基準電圧ＶREF３とをコンパレータＣＭＰで比較する。
【００２９】
入力電圧ＶINが過電圧でなく電圧Ｖ３が基準電圧ＶREF３よりも小さいとき、コンパレータＣＭＰはローを出力し、インバータ２７により反転されてハイになるため、スイッチＭ３はオンする。スイッチＭ３がオンしているとき、抵抗Ｒ３に流れる電流は、接続点２３を通ってスイッチＭ３に流れる。これにより、トランジスタＭ２の電流が大きな電流となり、電圧Ｖ２が大きくなって基準電圧ＶREF２を超えるため、出力電流ＩOUTは大きな上限値ＩMAX１となる。トランジスタＭ２の電流は、出力電流ＩOUTに比例するため、その比例定数をｋ（ｋは出力トランジスタＭ１およびトランジスタＭ２のサイズの比で決まる定数）とすると、電圧Ｖ２＝ｋ×Ｒ３×ＩOUTとなる。
【００３０】
ここで、出力端子５がグラウンド端子ＧＮＤに短絡すると、出力電流ＩOUTは大きくなり上限値ＩMAX１に達する。そして、基準電圧ＶREF２＝ｋ×Ｒ３×ＩMAX１より、上限値ＩMAX１＝ＶREF２／（ｋ×Ｒ３）であるため、短絡時に入力電圧ＶINが過電圧でないときの出力トランジスタＭ１の電力は、ＶIN×ＩMAX１＝ＶIN×ＶREF２／（ｋ×Ｒ３）となる。
【００３１】
（入力電圧が過電圧であるとき）
まず、抵抗Ｒ５および抵抗Ｒ６により入力電圧ＶINを分圧した電圧Ｖ３を生成する。生成された電圧Ｖ３と過電圧に対応する基準電圧ＶREF３とをコンパレータＣＭＰで比較する。
【００３２】
入力電圧ＶINが過電圧であり電圧Ｖ３が基準電圧ＶREF３よりも大きいとき、コンパレータＣＭＰはハイを出力し、インバータ２７により反転されてローになるため、スイッチＭ３はオフする。スイッチＭ３がオフしているとき、抵抗Ｒ３および抵抗Ｒ４の直列抵抗に電流が流れ、トランジスタＭ２の電流が小さな電流で電圧Ｖ２が大きくなって基準電圧ＶREF２を超えるため、出力電流ＩOUTは、上限値ＩMAX１より小さな上限値ＩMAX２となる。トランジスタＭ２の電流は、出力電流ＩOUTに比例するため、その比例定数をｋ（ｋは出力トランジスタＭ１およびトランジスタＭ２のサイズの比で決まる定数）とすると、電圧Ｖ２＝ｋ×（Ｒ３＋Ｒ４）×ＩOUTとなる。
【００３３】
ここで、出力端子５がグラウンド端子ＧＮＤに短絡すると、出力電流ＩOUTは大きくなり上限値ＩMAX２に達する。そして、基準電圧ＶREF２＝ｋ×（Ｒ３＋Ｒ４）×ＩMAX２より、上限値は、ＩMAX２＝ＶREF２／（ｋ×（Ｒ３＋Ｒ４））である。このため、短絡時に入力電圧ＶINが過電圧であるときの出力トランジスタＭ１の電力は、ＶIN×ＩMAX２＝ＶIN×ＶREF２／（ｋ×（Ｒ３＋Ｒ４））となる。この式が意味することは、入力電圧ＶINが大きくても出力電流ＩOUTの上限値がＩMAX１よりも小さなＩMAX２であるため、出力トランジスタＭ１の電力を小さな値に留めることができるということである。
【００３４】
以上のように、電源回路２０は、上述した構成および動作により、コンパレータＣＭＰおよびスイッチＭ３によって出力電流ＩOUTを調節できるので、入力電圧ＶINが過電圧であるときの出力トランジスタＭ１の電力を小さな値に留めることができる。したがって、本実施形態１の電源回路２０は、短絡時に入力電圧ＶINが高くても、出力電流ＩOUTの上限値ＩMAXを減少させることができる。これにより、出力トランジスタＭ１の電力を小さくして発熱を抑えられるため、出力トランジスタＭ１の破壊を防ぐことができる。
【００３５】
（実施形態２）
図３は、本発明の実施形態２の電源回路３０の回路図である。実施形態１の電源回路２０との相違点は、スイッチＭ３を基準電圧ＶREF２とグラウンドとの間に接続し、抵抗４を接続しない点である。さらに、差動増幅器Ａｍｐ２の正入力端子とグラウンドとの間に、基準電圧ＶREF４とスイッチＭ４とを直列接続している点も相違点である。電源回路３０は、スイッチＭ３およびスイッチＭ４により差動増幅器Ａｍｐ２の正入力端子に与える過電流を示す基準電圧ＶREF２およびＶREF４を切り替え可能にしている。ここで、基準電圧ＶREF４は基準電圧ＶREF２よりも低い電圧である。
【００３６】
次に、図３を用いて、入力電圧ＶINが過電圧でないときと、入力電圧ＶINが過電圧であるときとに分けて、以下に電源回路３０の動作を説明する。
【００３７】
（入力電圧が過電圧でないとき）
まず、抵抗Ｒ５および抵抗Ｒ６により入力電圧ＶINを分圧した電圧Ｖ３を生成する。生成された電圧Ｖ３と過電圧に対応する基準電圧ＶREF３とをコンパレータＣＭＰで比較する。
【００３８】
入力電圧ＶINが過電圧でなく電圧Ｖ３が基準電圧ＶREF３よりも小さいとき、コンパレータＣＭＰはローを出力し、インバータ２７により反転されてハイになるため、スイッチＭ３はオンして、スイッチＭ４はオフする。スイッチＭ３がオンすることで、差動増幅器Ａｍｐ２の正入力端子には、基準電圧ＶREF２が与えられる。スイッチＭ４がオフすることで、基準電圧ＶREF４はグラウンドから切り離されて、差動増幅器Ａｍｐ２の正入力端子に与えられなくなる。トランジスタＭ２より抵抗Ｒ３には電流が流れ、トランジスタＭ２の電流に応じた電圧Ｖ２が生成される。トランジスタＭ２の電流が大きくなり、電圧Ｖ２が大きくなって基準電圧ＶREF４よりも高い基準電圧ＶREF２を超えると、出力電流ＩOUTは大きな上限値ＩMAX１に制限される。
【００３９】
トランジスタＭ２の電流は、出力電流ＩOUTに比例するため、その比例定数をｋ（ｋは出力トランジスタＭ１およびトランジスタＭ２のサイズの比で決まる定数）とすると、電圧Ｖ２＝ｋ×Ｒ３×ＩOUTとなる。ここで、出力端子５がグラウンド端子ＧＮＤに短絡すると、出力電流ＩOUTは大きくなり上限値に達する。
【００４０】
そして、基準電圧ＶREF２＝ｋ×Ｒ３×ＩMAX１より、上限値ＩMAX１＝ＶREF２／（ｋ×Ｒ３）であるため、短絡時に入力電圧ＶINが過電圧でないときの出力トランジスタＭ１の電力は、ＶIN×ＩMAX１＝ＶIN×ＶREF２／（ｋ×Ｒ３）となる。
【００４１】
（入力電圧が過電圧であるとき）
まず、抵抗Ｒ５および抵抗Ｒ６により入力電圧ＶINを分圧した電圧Ｖ３を生成する。生成された電圧Ｖ３と過電圧に対応する基準電圧ＶREF３とをコンパレータＣＭＰにより比較する。
【００４２】
入力電圧ＶINが過電圧であり電圧Ｖ３が基準電圧ＶREF３よりも大きいとき、コンパレータＣＭＰはハイを出力し、インバータ２７により反転されてローになるため、スイッチＭ３はオフして、スイッチＭ４はオンする。スイッチＭ４がオンすることで、差動増幅器Ａｍｐ２の正入力端子には、基準電圧ＶREF４が与えられる。スイッチＭ３がオフすることで、基準電圧ＶREF２はグラウンドから切り離されて、差動増幅器Ａｍｐ２の正入力端子に与えられなくなる。トランジスタＭ２より抵抗Ｒ３には電流が流れ、トランジスタＭ２の電流に応じた電圧Ｖ２が生成される。トランジスタＭ２の電流が大きくなり、電圧Ｖ２が大きくなって基準電圧ＶREF２よりも低い基準電圧ＶREF４を超えると、出力電流ＩOUTは小さな上限値ＩMAX２に制限される。
【００４３】
トランジスタＭ２の電流は、出力電流ＩOUTに比例するため、その比例定数をｋ（ｋは出力トランジスタＭ１およびトランジスタＭ２のサイズの比で決まる定数）とすると、電圧Ｖ２＝ｋ×Ｒ３×ＩOUTとなる。ここで、出力端子５がグラウンド端子ＧＮＤに短絡すると、出力電流ＩOUTは大きくなり上限値に達する。
【００４４】
そして、基準電圧ＶREF４＝ｋ×Ｒ３×ＩMAX２より、上限値ＩMAX２＝ＶREF４／（ｋ×Ｒ３）であるため、短絡時に入力電圧ＶINが過電圧であるときの出力トランジスタＭ１の電力は、ＶIN×ＩMAX２＝ＶIN×ＶREF４／（ｋ×Ｒ３）となる。この式が意味することは、入力電圧ＶINが大きくても出力電流ＩOUTの上限値がＩMAX１よりも小さなＩMAX２であるため、出力トランジスタＭ１の電力を小さな値に留めることができるということである。
【００４５】
以上のように、電源回路３０は、上述した構成および動作により、コンパレータＣＭＰ並びにスイッチＭ３およびＭ４によって出力電流ＩOUTを調節できるので、入力電圧ＶINが過電圧であるときの出力トランジスタＭ１の電力を小さな値に留めることができる。したがって、本実施形態２の電源回路３０は、短絡時に入力電圧ＶINが高くても、出力電流ＩOUTの上限値を減少させることで、出力トランジスタＭ１の電力を小さくして発熱を抑えられるため、出力トランジスタＭ１の破壊を防ぐことができる。
【００４６】
（実施形態３）
図４は、本発明の実施形態３の電源回路４０の回路図である。実施形態１の電源回路２０との相違点は、スイッチＭ３および抵抗Ｒ４を接続しないで、コンパレータＣＭＰを電圧Ｖ３と基準電圧ＶREF３との差分を増幅する差動増幅器Ａｍｐ３にした点である。さらに、基準電圧ＶREF２を差動増幅器Ａｍｐ３の出力に応じて基準電圧の値が変わる電圧制御電圧源４１にした点も相違点である。
【００４７】
つまり、電源回路４０は、入力電圧ＶINの大きさに応じて、基準電圧ＶREF５の値を変えて、出力電流ＩOUTの上限値をリニアに変更するものである。基準電圧ＶREF５は、差動増幅器Ａｍｐ３の出力が大きくなるほど小さくなり、差動増幅器Ａｍｐ３の出力が小さくなるほど大きくなる。
【００４８】
次に、図４を用いて、入力電圧ＶINが過電圧でないときと、入力電圧ＶINが過電圧であるときとに分けて、以下に電源回路４０の動作を説明する。
【００４９】
（入力電圧が過電圧でないとき）
まず、抵抗Ｒ５および抵抗Ｒ６により入力電圧ＶINを分圧した電圧Ｖ３を生成する。生成された電圧Ｖ３と過電圧に対応する基準電圧ＶREF３との差分を差動増幅器Ａｍｐ３により増幅する。
【００５０】
入力電圧ＶINが過電圧でない入力電圧ＶIN１であるとき、電圧Ｖ３＝Ｒ５×（Ｒ５＋Ｒ６）×ＶIN１となる。差動増幅器Ａｍｐ３の出力は比例定数ｋ１を用いて、ｋ１×（Ｖ３−ＶREF３）となり、入力電圧ＶINに応じてリニアに設定できる。また、基準電圧ＶREF５はこの電圧Ｖ３に比例するため、基準電圧ＶREF５＝ｋ１×ｋ２×（Ｖ３−ＶREF３）となる。ただし、ｋ２は負の数である。さらに、整理すると、基準電圧ＶREF５＝ｋ１×ｋ２×（Ｒ５×（Ｒ５＋Ｒ６）×ＶIN１ −ＶREF３）となる。
【００５１】
トランジスタＭ２より抵抗Ｒ３には電流が流れ、トランジスタＭ２の電流に応じた電圧Ｖ２が生成される。トランジスタＭ２の電流が大きくなり、電圧Ｖ２が大きくなって基準電圧ＶREF５を超えると、出力電流ＩOUTは大きな上限値ＩMAX１に制限される。
【００５２】
トランジスタＭ２の電流は、出力電流ＩOUTに比例するため、その比例定数をｋ３（ｋ３は出力トランジスタＭ１およびトランジスタＭ２のサイズの比で決まる定数）とすると、Ｖ２＝ｋ３×Ｒ３×Ｉｏｕｔとなる。ここで、出力端子５がグラウンド端子ＧＮＤに短絡すると、出力電流ＩOUTは大きくなり上限値ＩMAX１に達する。
【００５３】
そして、基準電圧ＶREF５＝ｋ３×Ｒ３×ＩMAX１より、上限値ＩMAX１＝ＶREF５／（ｋ３×Ｒ３）である。このため、短絡時に入力電圧ＶINが過電圧でないときの出力トランジスタＭ１の電力はＶIN１×ＩMAX１＝ＶIN１×ＶREF５／（ｋ３×Ｒ３）＝ＶIN１×ｋ１×ｋ２×（Ｒ５×（Ｒ５＋Ｒ６）×ＶIN１−ＶREF３）／（ｋ３×Ｒ３）となる。
【００５４】
（入力電圧が過電圧であるとき）
まず、抵抗Ｒ５および抵抗Ｒ６により入力電圧ＶINを分圧した電圧Ｖ３を生成する。生成された電圧Ｖ３と過電圧に対応する基準電圧ＶREF３との差分を差動増幅器Ａｍｐ３により増幅する。
【００５５】
入力電圧ＶINが過電圧である入力電圧ＶIN２であるとき、電圧Ｖ３＝Ｒ５×（Ｒ５＋Ｒ６）×ＶIN２となる。差動増幅器Ａｍｐ３の出力は比例定数ｋ１を用いて、ｋ１×（Ｖ３−ＶREF３）となる。また、基準電圧ＶREF５はこの電圧に比例するため、基準電圧ＶREF５＝ｋ１×ｋ２×（Ｖ３−ＶREF３）となる。ただし、ｋ２は負の数である。さらに、整理すると、基準電圧ＶREF５＝ｋ１×ｋ２×（Ｒ５×（Ｒ５＋Ｒ６）×ＶIN２−ＶREF３）となり、入力電圧ＶINに応じてリニアに設定できる。
【００５６】
トランジスタＭ２より抵抗Ｒ３には電流が流れ、トランジスタＭ２の電流に応じた電圧Ｖ２が生成される。トランジスタＭ２の電流が大きくなり、Ｖ２が大きくなって基準電圧ＶREF５を超えると、出力電流ＩOUTは小さな上限値ＩMAX２に制限される。
【００５７】
トランジスタＭ２の電流は、出力電流ＩOUTに比例するため、その比例定数をｋ３（ｋ３は出力トランジスタＭ１およびトランジスタＭ２のサイズの比で決まる定数）とすると、電圧Ｖ２＝ｋ３×Ｒ３×ＩOUTとなる。ここで、出力端子５がグラウンド端子ＧＮＤに短絡すると、出力電流ＩOUTは大きくなり上限値ＩMAX２に達する。
【００５８】
そして、基準電圧ＶREF５＝ｋ３×Ｒ３×ＩMAX２より、上限値ＩMAX２＝ＶREF５／（ｋ３×Ｒ３）である。このため、短絡時に入力電圧ＶINが過電圧であるときの出力トランジスタＭ１の電力はＶIN２×ＩMAX２＝ＶIN２×ＶREF５／（ｋ３×Ｒ３）＝ＶIN２×ｋ１×ｋ２×（Ｒ５×（Ｒ５＋Ｒ６）×ＶIN２−ＶREF３）／（ｋ３×Ｒ３）となる。
【００５９】
つまり、入力電圧ＶINが大きくなって入力電圧ＶIN２になっても負の係数ｋ２によりトランジスタＭ１の電力を抑えることができる。
【００６０】
以上のように、電源回路４０は、上述した構成および動作により、差動増幅器Ａｍｐ３および電圧制御電圧源４１によって出力電流ＩOUTを調節できるので、入力電圧ＶINが過電圧であるときの出力トランジスタＭ１の電力を対策がないときと比べて小さくすることができる。したがって、本実施形態３の電源回路４０は、短絡時に入力電圧ＶINが高くても、出力電流ＩOUTの上限値ＩMAXを減少させることができる。これにより、出力トランジスタＭ１の電力を小さくして発熱を抑えられるため、出力トランジスタＭ１の破壊を防ぐことができる。
【符号の説明】
【００６１】
１、２０、３０、４０  電源回路
３    入力端子  
５    出力端子
７、９、２３、２５  接続点  
２１  抵抗分割回路
２７  インバータ
４１  電源制御電圧源
Ｍ１、Ｍ２  トランジスタ
Ｍ３、Ｍ４  スイッチ
ＶIN、ＶIN１、ＶIN２  入力電圧
ＶOUT  出力電圧
Ｖ１〜Ｖ４  電圧  
ＶREF１〜ＶREF５  基準電圧
ＩOUT  出力電流
ＩMAX１、ＩMAX２  電流の上限値
Ｒ１〜Ｒ４  抵抗  
Ａｍｐ１〜Ａｍｐ３  差動増幅器
ＣＭＰ  コンパレータ  
Ｇ１〜Ｇ４  ゲート端子
ＧＮＤ  グラウンド端子
【図１】
2013206142.tif 000003
【図２】
2013206142.tif 000004
【図３】
2013206142.tif 000005
【図４】
2013206142.tif 000006