(57)【要約】【課題】チップインダクタ内蔵配線基板において、チップインダクタの漏れ磁束に起因したノイズとしての高周波電流の配線層への影響を低減し、配線基板に実装された他の回路部品や電子部品に対する電位変動や電源供給の変動及びノイズの重畳を抑制して、これら回路部品及び電子部品の動作を良好に保持する。【解決方法】相対向して順次に配設される第１の配線層、第２の配線層及び第３の配線層と、第１の配線層及び第２の配線層間に配設されてなる第１の絶縁層、並びに第２の配線層及び第３の配線層間に配設されてなる第２の絶縁層と、第１の絶縁層内に配設されるとともに、第２の配線層に実装されてなるチップインダクタと、第１の配線層及び第３の配線層の、チップインダクタと相対向する少なくとも一方の領域において配設された電磁波ノイズ吸収層と、を具えるようにして、チップインダクタ内蔵配線基板を構成する。【選択図】図３
2013045849.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層を介して３層以上の多層に配設された配線層と、
前記配線層の内部の配線層に実装されたチップインダクタと、
前記チップインダクタと相対向する配線層の前記チップインダクタと対向する領域に配設された電磁波ノイズ吸収層と、
を具えることを特徴とする、チップインダクタ内蔵配線基板。
【請求項２】
前記電磁波ノイズ吸収層は、前記チップインダクタを構成する磁性体層中の導線を含む面と平行となるように配設されたことを特徴とする、請求項１に記載のチップインダクタ内蔵配線基板。
【請求項３】
前記電磁波ノイズ吸収層は、前記チップインダクタ内部のコイルを構成する内部導体で画定される内部空間と対向するように配設されたことを特徴とする、請求項１又は２に記載のチップインダクタ内蔵配線基板。
【請求項４】
前記電磁波ノイズ吸収層は、樹脂中に磁性体粒子が分散して形成されたことを特徴とする、請求項１〜３のいずれか一に記載のチップインダクタ内蔵配線基板。
【請求項５】
前記磁性体粒子は、フェライト、カーボニル鉄、モリブデンパーマロイ及びセンダストからなる群より選ばれる少なくとも一種からなることを特徴とする、請求項４に記載のチップインダクタ内蔵配線基板。
【請求項６】
前記樹脂は、エポキシ樹脂及びポリイミドの少なくとも一方であることを特徴とする、請求項４又は５に記載のチップインダクタ内蔵配線基板。
【請求項７】
前記電磁波ノイズ吸収層と前記電磁波ノイズ吸収層が配設された配線層との間に導電層を具えることを特徴とする、請求項１〜６のいずれか一に記載のチップインダクタ内蔵配線基板。
【請求項８】
前記導電層は導電性ペーストからなることを特徴とする、請求項７に記載のチップインダクタ内蔵配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップインダクタ内蔵配線基板に関する。
【背景技術】
【０００２】
近年、チップインダクタは電圧変換回路の高周波ノイズ対策部品として多用されている。従来、チップインダクタは、電気絶縁性の複数の磁性層とコイル形成用の複数の内部導体とを、内部導体の端部を厚さ方向に互いに接続させつつ交互に印刷またはラミネートすることによって直方体形に積層し、焼成一体化した後、焼結体周囲の端面に導電ペーストを塗布・焼き付けて端面電極を形成することにより製造している。
【０００３】
このようにして得たチップインダクタは、磁性体層中に埋設されたコイルを構成する内部導体と、磁性体層の、内部導体を含む面と交差する位置において配設され、内部導体の一端及び他端が電気的に接続された一対の電極とを有する。このチップインダクタは、小型で大きなインダクタンスを有し、かつ直方体形をなしているため自動実装できる面実装チップ部品として重宝されている（特許文献１）。
【０００４】
一方、近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度化、高機能化が一層求められている。かかる観点より、チップインダクタを内蔵した配線基板においても、高密度化、高機能化への対応が要求されている。
【０００５】
しかしながら、配線基板を高密度化すると内蔵したチップインダクタと配線層との距離が近接するため、例えば、グランド層、電源層あるいは信号層として機能する配線層に、チップインダクタからの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまい、配線基板に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができず、さらには信号にノイズが重畳されてしまうため回路部品等が良好に機能しなくなってしまうという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−５５０４５号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、チップインダクタ内蔵配線基板において、チップインダクタの漏れ磁束に起因したノイズとしての高周波電流の配線層への影響を低減し、配線基板に実装された他の回路部品や電子部品に対する電位変動や電源供給の変動及びノイズの重畳を抑制して、これら回路部品及び電子部品の動作を良好に保持することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成すべく、本発明は、
絶縁層を介して３層以上の多層に配設された配線層と、
前記配線層の内部の配線層に実装されたチップインダクタと、
前記チップインダクタと相対向する配線層の前記チップインダクタと対向する領域に配設された電磁波ノイズ吸収層と、
を具えることを特徴とする、チップインダクタ内蔵配線基板に関する。
【０００９】
磁性体層中に埋設されたコイルを構成する内部導体と、磁性体層の、内部導体を含む面と交差する位置において配設され、内部導体の一端及び他端が電気的に接続された一対の電極とを有する従来構成のチップインダクタにおいては、チップインダクタのコイルに電流を流し、当該チップインダクタを駆動させた場合、コイルに電流が流れることによってコイルの中心、すなわちコイルを構成する内部導体を含む面と垂直な方向に磁場が形成されるようになる。チップインダクタを構成する磁性体層の厚さが小さいような場合は、上記磁場が磁性体層、すなわちチップインダクタから外部に漏洩し、いわゆる漏れ磁束を形成するようになる。
【００１０】
本発明においては、上述のような構成のチップインダクタを配線基板に内蔵した場合においても、当該チップインダクタを実装する配線層と異なる、チップインダクタと相対向する配線層上に、チップインダクタと対向するようにして電磁波ノイズ吸収層を配設するようにしている。したがって、上述のように、チップインダクタから外部に漏れ磁束が生じた場合においても、当該漏れ磁束は電磁波ノイズ吸収層において吸収され熱エネルギーに変換されるようになる。
【００１１】
したがって、内蔵したチップインダクタから漏れ磁束が生じた場合においても、当該漏れ磁束に起因して生じる高周波電流が、グランド層、電源層あるいは信号層として機能する配線層にノイズとして重畳されてしまい、配線基板上あるいは配線基板内に実装された他の回路部品等、例えば半導体デバイスの電位が変動し、あるいは安定した電源供給を行うことができず、さらには信号にノイズが重畳されてしまうため回路部品等が良好に機能しなくなってしまうという問題を回避することができる。
【００１２】
本発明の一例においては、前記電磁波ノイズ吸収層と前記電磁波ノイズ吸収層が配設された配線層との間に導電層を形成することができる。この場合、導電層は上述のようにして生成した漏れ磁束に対するシールド層として機能するので上記漏れ磁束を遮蔽し、上述のように漏れ磁束に起因した高周波電流が配線層にノイズとして重畳されるのをより効果的に抑制することができる。
【００１３】
なお、本発明における“電磁波ノイズ吸収層”は、上述したように、磁場を吸収して熱エネルギーに変換することにより、漏れ磁束に起因した高周波電流の発生を抑制し、当該高周波電流の配線層への重畳を抑制するものであり、“導電層”は、単に磁場を遮蔽（内方に反射）することにより、当該磁場に起因した高周波電流の配線層への重畳を防止するものである。
【発明の効果】
【００１４】
以上、本発明によれば、チップインダクタ内蔵配線基板において、チップインダクタの漏れ磁束に起因したノイズとしての高周波電流の配線層への影響を低減し、配線基板に実装された他の回路部品や電子部品に対する電位変動や電源供給の変動及びノイズの重畳を抑制して、これら回路部品及び電子部品の動作を良好に保持することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態で使用するチップインダクタの概略構成を示す断面図である。
【図２】図１に示すチップインダクタの上平面図である。
【図３】第１の実施形態のチップインダクタ内蔵配線基板の概略構成を示す断面図である。
【図４】図１及び図２に示すチップインダクタ１０の変形例を示す図である。
【図５】第２の実施形態のチップインダクタ内蔵配線基板の概略構成を示す断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明のその他の特徴及び利点について、発明を実施するための形態に基づいて説明する。
【００１７】
図１は、本実施形態のチップインダクタの概略構成を示す断面図であり、図２は、図１に示すチップインダクタの上平面図である。また、図３は、本実施形態のチップインダクタ内蔵配線基板の概略構成を示す断面図である。
【００１８】
図１及び図２に示すように、本実施形態のチップインダクタ１０は、非導電性の磁性体層１１と、この磁性体層１１中に埋設されたコイル１２とを含んでいる。コイル１２は、垂直方向に延在する導体軸１２５に対して４つのＬ字型の内部導体１２１，１２２，１２３、及び１２４が上から順次に積層された構成を呈している。なお、隣接する内部導体間には、磁性体層１１の一部が介在し、これら内部導体間を互いに電気的に絶縁している。
【００１９】
なお、内部導体１２１、１２２，１２３及び１２４は、Ｌ字型として構成する代わりに、導体軸１２５を基点とする円形状あるいは矩形状の巻回構造をとることもできる。
【００２０】
また、磁性体層１１の、内部導体１２１を含む面Ｓ１，内部導体１２２を含む面Ｓ２，内部導体１２３を含む面Ｓ３及び内部導体１２４を含む面Ｓ４が交差する位置、すなわち、磁性体層１１の側面には一対の電極１３，１３が配設され、これら電極１３，１３に対して最上層に位置する内部導体１２１の端部及び最下層に位置する内部導体１２４の端部が電気的に接続されて、導体軸１２５を介して内部導体１２１，１２２，１２３及び１２４に通電できるように構成されている。したがって、コイル１２が通電されて、チップインダクタ１０がその機能を奏することができるように構成されている。
【００２１】
磁性体層１１は、例えば大気中で安定なフェライトやマグネタイトなどから構成することができる。コイル１２、すなわち内部導体１２１，１２２，１２３及び１２４は、電気良導体である金、銀、銅、アルミニウムなどから構成することができる。電極１３も電気良導体である金、銀、銅、アルミニウムなどから構成することができる。
【００２２】
なお、図１及び図２に示すチップインダクタ１０は、従来と同様に、電気絶縁性の複数の磁性層とコイル１２の複数の内部導体１２１，１２２，１２３及び１２４とを、これら内部導体の端部が導体軸１２５において互いに接続するように交互に印刷またはラミネートによって積層し、焼成一体化して磁性体層１１とした後、この磁性体層１１の側面に導電ペーストを塗布・焼き付けて電極１３，１３を形成することにより製造することができる。
【００２３】
本実施形態のチップインダクタ内蔵配線基板２０は、第１の配線層２１、第２の配線層２２及び第３の配線層２３を有し、これらの間にそれぞれ第１の絶縁層３１及び第２の絶縁層３２が配設されている。また、第１の絶縁層３１中には、第２の配線層２２と電気的に接続するようにしてチップインダクタ１０が埋設されている。チップインダクタ１０は、はんだ１０Ａによって第２の配線層２２と電気的及び機械的に接続されている。
【００２４】
また、第１の配線層２１及び第２の配線層２２間には、第１の絶縁層３１の一部で電気的に絶縁されるようにして、第４の配線層２４及び第５の配線層２５が設けられている。さらに、第１の配線層２１の外方（上方）には、第３の絶縁層３２を介して第６の配線層２６が配設されている。
【００２５】
なお、第３の配線層２３及び第６の配線層２６は、レジスト層５１及び５２を介して部分的に外部に露出するように構成されている。
【００２６】
第１の配線層２１及び第５の配線層２５は第１の層間接続体４１によって電気的に接続されており、第２の配線層２２及び第３の配線層２３は第２の層間接続体４２によって電気的に接続されており、第２の配線層２２及び第４の配線層２４は第３の層間接続体４３によって電気的に接続されている。また、第４の配線層２４及び第５の配線層２５は第４の層間接続体４４によって電気的に接続されており、第１の配線層２１及び第６の配線層２６は第５の層間接続体４５によって電気的に接続されている。したがって、本実施形態の配線基板２０は、いわゆる多層配線基板を構成する。
【００２７】
本実施形態において、第１の配線層２１から第６の配線層２６は、必要に応じて所定のパターニングが施されることによる配線パターンとして構成されてもよいし、ベタのパターンとして構成されていてもよい。
【００２８】
また、本実施形態では、第１の配線層２１及び第３の配線層２３の、チップインダクタ１０と対向する領域において電磁波ノイズ吸収層６１，６１が形成されている。したがって、内蔵したチップインダクタ１０から漏れ磁束が生じた場合においても、当該漏れ磁束は電磁波ノイズ吸収層６１，６１によって吸収され、熱エネルギーに変換されるようになる。
【００２９】
この結果、チップインダクタ１０からの漏れ磁束に起因した高周波電流がノイズとして第１の配線層２１及び第３の配線層２３に重畳されてしまうのを防止することができる。このため、第１の配線層２１及び第３の配線層２３が、例えばグランド層、電源層あるいは信号層として機能する場合において、これら配線層に上記高周波電流がノイズとして重畳されてしまうのを抑制することができる。したがって、配線基板上あるいは配線基板内に実装された他の回路部品等、例えば半導体デバイスの電位が変動し、あるいは安定した電源供給を行うことができず、さらには信号にノイズが重畳されてしまうため回路部品等が良好に機能しなくなってしまうという問題を回避することができる。
【００３０】
なお、本実施形態では、チップインダクタ１０と対向する２つの配線層である第１の配線層２１及び第３の配線層２３の双方に電磁波ノイズ吸収層６１，６１を設けるようにしたが、必要に応じていずれか一方のみに設けてもよい。
【００３１】
電磁波ノイズ吸収層６１，６１は、上述のような機能を奏すれば如何なる材料から構成してもよいが、その機能をより効果的に発揮するためには、樹脂中に磁性体粒子が分散して形成されたものであることが好ましい。この場合、上記磁性体粒子は、フェライト、カーボニル鉄、モリブデンパーマロイ及びセンダストからなる群より選ばれる少なくとも一種であることが好ましい。
【００３２】
また、電磁波ノイズ吸収層６１，６１を構成する樹脂は、チップインダクタ１０などの発熱によって軟化しないようないわゆる熱硬化性樹脂であることが好ましいが、このような熱硬化性樹脂の中でもエポキシ樹脂及びポリイミドの少なくとも一方であることが好ましい。これは、チップインダクタを実装する配線基板の絶縁層が主としてエポキシ樹脂やポリイミドから構成されるため、別途、電磁波ノイズ吸収層６１を構成する樹脂を準備する必要がなくなり、チップインダクタ内蔵配線基板２０の製造コストを低減することができるためである。
【００３３】
なお、上述した材料の他に、シリコーン樹脂、ポリアミド樹脂、フェノール樹脂及びＰＥＴ樹脂なども挙げることができるが、電磁波ノイズ吸収層６１としての機能をより効果的に奏するには、上述したような樹脂中に磁性体粒子が分散して形成されたものであることが好ましい。
【００３４】
電磁波ノイズ吸収層６１，６１は、チップインダクタ１０内部のコイル１２を構成する内部導体１２１，１２２，１２３，１２４を含む面Ｓ１，Ｓ２，Ｓ３，Ｓ４と平行になるように形成することが好ましい。漏れ磁束の原因となる磁場は、チップインダクタ１０内のコイル１２の中心、すなわちコイル１２を構成する内部導体１２１，１２２，１２３，１２４を含む面Ｓ１，Ｓ２，Ｓ３，Ｓ４に垂直に発生するので、当該面と平行に電磁波ノイズ吸収層６１，６１を配設することによって、漏れ磁束を電磁波ノイズ吸収層６１，６１でより効果的に閉じ込めることができる。
【００３５】
一般に、内部導体１２１，１２２，１２３，１２４を含む面Ｓ１，Ｓ２，Ｓ３，Ｓ４は、チップインダクタ１０の上面及び下面と平行であり、配線基板２０の第１の配線層２１から第６の配線層２６も互いに平行であるので、上記条件は、チップインダクタ１０を第２の配線層２２上において、均一かつ正確に実装し、電磁波ノイズ吸収層６１，６１を第１の配線層２１及び第３の配線層２３上で一様に形成することにより自ずから満たされるものである。
【００３６】
また、電磁波ノイズ吸収層６１，６１は、チップインダクタ１０内部のコイル１２を構成する内部導体１２１，１２２，１２３，１２４で画定される内部空間Ｓ（図２参照）と対向するようにして配設することが好ましい。漏れ磁束の原因となる磁場は、チップインダクタ１０内のコイル１２の中心、すなわちコイル１２を構成する内部導体１２１，１２２，１２３，１２４で画定される内部空間Ｓで発生するので、この内部空間Ｓと対向するようにして電磁波ノイズ吸収層６１，６１を配設することにより、漏れ磁束をより効果的に閉じ込めることができる。
【００３７】
図４は、図１及び図２に示すチップインダクタ１０の変形例である。図１及び図２に示すチップインダクタ１０では、４つのＬ字型の内部導体１２１，１２２，１２３及び１２４を順次に積層させてコイル１２を形成したが、図４に示すように、単一層のメアンダ状パターンのコイル１２’としたチップインダクタ１０’を用いても図３に示すようなチップインダクタ内蔵配線基板２０を作製することができる。
【００３８】
この場合も、チップインダクタ１０’と対向する第１の配線層２１及び第３の配線層２３上において、好ましくはチップインダクタ１０’内部のコイル１２’を含む面と平行になるように形成し、さらに好ましくは、チップインダクタ１０’内部のコイル１２’で画定される内部空間Ｓ’（図４参照）と対向するようにして配設する。
【００３９】
これによって、チップインダクタ１０’からの漏れ磁束に起因した高周波電流がノイズとして第１の配線層２１及び第３の配線層２３に重畳されてしまうのを防止することができる。このため、第１の配線層２１及び第３の配線層２３が、例えばグランド層、電源層あるいは信号層として機能する場合において、これら配線層に上記高周波電流がノイズとして重畳されてしまうのを抑制することができる。したがって、配線基板に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができず、さらには信号にノイズが重畳されてしまうため回路部品等が良好に機能しなくなってしまうという問題を回避することができる。
【００４０】
（第２の実施形態）
図５は、本実施形態のチップインダクタ内蔵配線基板の概略構成を示す断面図である。なお、図１〜図４に示す構成要素と類似あるいは同一の構成要素に関しては、同一の符号を用いている。
【００４１】
図５に示すように、本実施形態のチップインダクタ内蔵配線基板７０は、図３に示すチップインダクタ内蔵配線基板２０の、第１の配線層２１と電磁波ノイズ吸収層６１との間に導電層７１が配設されており、第３の配線層２３と電磁波ノイズ吸収層６１との間に導電層７１が配設されている。なお、これら導電層７１，７１は、第１の配線層２１及び第３の配線層２３の該当領域に導電性ペーストを塗布・焼付けすることによって形成する。
【００４２】
したがって、第１の配線層２１及び第３の配線層２３の、チップインダクタ１０と対向する領域において電磁波ノイズ吸収層６１，６１が形成されていることによって、内蔵したチップインダクタ１０から漏れ磁束が生じた場合においても、当該漏れ磁束は電磁波ノイズ吸収層６１，６１によって吸収され、熱エネルギーに変換されるようになる。また、導電層７１，７１は生成した漏れ磁束に対するシールド層として機能する。
【００４３】
この結果、チップインダクタ１０からの漏れ磁束に起因した高周波電流がノイズとして第１の配線層２１及び第３の配線層２３に重畳されてしまうのをより効果的に防止することができる。このため、第１の配線層２１及び第３の配線層２３が、例えばグランド層、電源層あるいは信号層として機能する場合において、これら配線層に上記高周波電流がノイズとして重畳されてしまうのを抑制することができる。したがって、配線基板に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができず、さらには信号にノイズが重畳されてしまうため回路部品等が良好に機能しなくなってしまうという問題を回避することができる。
【００４４】
また、導電層７１，７１は、銀、銅、タングステン及びモリブデンなどの金属から構成することができる。したがって、上述した導電性ペーストは、このような金属からなる粒子をバインダー中に分散させることによって形成することができる。
【００４５】
なお、本実施形態においても、図１及び図２に示すチップインダクタ１０の代わりに、図４に示すチップインダクタ１０’を用いることもできる。
【００４６】
その他の構成及び特徴については、第１の実施形態と同様であるので、説明を省略する。
【００４７】
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
【００４８】
例えば、上記実施形態では、配線基板２０を配線層の数が６個の多層配線基板として構成しているが、配線層の数は必要に応じて任意の数とすることができる。
【符号の説明】
【００４９】
１０，１０’  チップインダクタ
１１  磁性体層
１２，１２’  コイル
１２１，１２２，１２３，１２４  内部導体
１２５  導体軸  
１３  電極
２０、７０  配線基板
２１  第１の配線層
２２  第２の配線層
２３  第３の配線層
２４  第４の配線層
２５  第５の配線層
２６  第６の配線層
３１  第１の絶縁層
３２  第２の絶縁層
３３  第３の絶縁層
４１  第１の層間接続体
４２  第２の層間接続体
４３  第３の層間接続体
４４  第４の層間接続体
４５  第５の層間接続体
５１，５２  レジスト層
６１  電磁波ノイズ吸収層
７１  導電層
【図１】
2013045849.tif 000003
【図２】
2013045849.tif 000004
【図３】
2013045849.tif 000005
【図４】
2013045849.tif 000006
【図５】
2013045849.tif 000007