(57)【要約】【課題】  基板と半導体素子との間に介在する半田層内に形成されるボイドに起因する半導体素子の製品性能の低下や接合強度の低下を防止できる基板を提供すること。【解決手段】  半導体チップ２が基板１の固定面１１に半田を介して固定される。この固定面１１に複数の凹部としての複数の溝１１ａが形成される。固定面１１に塗布された半田を加熱溶融するときに半田内にボイドが発生する。発生したボイドの凝集が、固定面１１に形成されている溝１１ａとその溝１１ａに隣接する溝１１ａとの間に形成される凸部１１ｂにより妨げられるため、ボイドの巨大化が抑えられる。このため一つあたりのボイドの体積が小さくされる。また、溝１１ａにボイドが入り込むため、ボイドの発生位置が溝１１ａの形成位置に限定される。このようにしてボイドの位置および大きさを制御することで、半導体チップ２の製品性能の低下や接合強度の低下が防止される。【選択図】  図４
2013135153.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を接合するための基板と、半田により前記基板に接合された半導体素子とを有する半導体装置であって、
前記基板は、半田を介して前記半導体素子を固定する固定面を有し、前記固定面に複数の凹部が形成されている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記半導体素子は、半田を介して前記固定面に対面する第１の面および前記第１の面と反対側の第２の面とを有し、
前記第２の面に電気配線を接合するための配線接合部位が形成され、
前記配線接合部位が、前記固定面に形成された凹部とその凹部に隣接する凹部との間の凸部から前記固定面に垂直な方向に位置するように、前記半導体素子が前記基板に固定されている、半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記複数の凹部は、互いに平行な複数の溝である、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を接合するための基板とこの基板に半田で接合された半導体素子とを有する半導体装置に関する。
【背景技術】
【０００２】
基板とこの基板に半田で接合された半導体素子とを有する半導体装置において、基板と半導体素子との間に介在する半田層内にボイドが存在すると、基板と半導体素子との接合強度の低下や、半導体素子の冷却能力の低下等の不具合を招く。よって、半田層内にボイドが発生しないことが好ましい。
【０００３】
特許文献１は、半田層内のボイドを低減することができるダイボンダを開示する。特許文献１に記載のダイボンダは、リードフレーム上に半田を供給する供給部と、リードフレーム上で溶融半田を攪拌する攪拌棒とを備える。また、攪拌棒の先端面に凹部が形成されている。攪拌棒による溶融半田の攪拌時に溶融半田が攪拌棒の先端面に形成された凹部の形状にならうことにより溶融半田の膜厚が均一化される。そのため、溶融半田上に半導体素子を搭載するときに、溶融半田と半導体素子との間に挟み込まれる空気量を少なくすることができ、挟み込まれた空気により形成されるボイドの量を低減することができる。
【０００４】
特許文献２は、基板に塗布された半田ペースト上に半導体チップを載せ、常圧環境下で半田を加熱溶融し、一旦温度を下げた後に減圧し、その後常圧に戻すことによって、強制的に半田内に存在するボイドを除去する方法を開示する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２８３７０５号公報
【特許文献２】特開２００９−１５２２３７号公報
【発明の概要】
【０００６】
（発明が解決しようとする課題）
特許文献１および２によれば、半田層内のボイドを低減させることはできるものの、完全にボイドを除去することはできない。そのため半田層内に少なからずボイドは発生する。そして、発生したボイドに対し、その位置や大きさを制御することができない。
【０００７】
基板と半導体素子との間に介在する半田層内に発生したボイドの位置や大きさによって、その半田層を介して基板に接合される半導体素子の製品性能や接合強度に及ぼす影響が異なる。例えば、半導体素子と基板との間に介在する半田層の中央部分にボイドが発生している場合、そのボイドの存在により半導体素子を冷却する際における冷却能力が低下し、ひいては半導体素子の製品性能が悪化する。また、半田層内に大きなボイドが存在する場合、半導体素子と基板との接合強度の低下を招く。
【０００８】
本発明は、半導体素子を接合するための基板と、半田により基板に接合された半導体素子とを有する半導体装置であって、基板と半導体素子との間に介在する半田層内に形成されるボイドにより引き起こされる不具合を防止することができる半導体装置を提供することを目的とする。
【０００９】
（課題を解決するための手段）
本発明は、半導体素子を接合するための基板と、半田により前記基板に接合された半導体素子とを有する半導体装置であって、前記基板は、半田を介して前記半導体素子を固定する固定面を有し、前記固定面に複数の凹部が形成されている、半導体装置を提供する。
【００１０】
本発明によれば、半導体素子が基板の固定面に半田を介して固定される。この固定面に複数の凹部が形成される。固定面に半田を塗布し、塗布した半田を加熱溶融すると、半田内にボイドが形成される。この場合において、固定面に形成されている凹部とその凹部に隣接する凹部との間に形成される凸部が、半田内に形成される複数のボイドの凝集を阻害することにより、ボイドの巨大化を防止する。このため、半田内のボイドが凹部を跨いで凝集（合体）することができず、各凹部に分散して入り込む。よって、一つあたりのボイドの体積および長さ（径）が凹部の大きさ未満にされる。また、凹部内でボイドが凝集するため、ボイドの発生位置を凹部の形成位置に限定することができる。このように、本発明によれば、ボイドの位置および大きさを制御することができる。ボイドの位置および大きさを制御することによって、半田を介して基板に接合される半導体素子の冷却能力や接合強度の低下を防止することができる。具体的には、ボイドが分散されて一つ当たりのボイドの大きさが凹部内に入り込む程度に小さくされることにより、大きなボイドの存在により引き起こされる半導体素子と基板との接合強度の低下が防止される。また、ボイドが分散されるとともにその形成位置が凹部の形成位置に限定されるので、大きなボイドが半田層の中央部分に形成されることが防止される。このため大きなボイドが半田層の中央付近に形成されることによって引き起こされる半導体素子の冷却能力の低下が防止され、その結果、半導体素子の製品性能の低下も防止される。
【００１１】
前記半導体素子は、半田を介して前記固定面に対面する第１の面および前記第１の面と反対側の第２の面とを有し、前記第２の面に電気配線を接合するための配線接合部位が形成されているのがよい。そして、前記配線接合部位が、前記固定面に形成された凹部とその凹部に隣接する凹部との間の凸部から前記固定面に垂直な方向に位置するように、つまり凸部から前記固定面に垂直に延びる垂線上に位置するように、前記半導体素子が前記基板に固定されているとよい。
【００１２】
これによれば、半導体素子の第２面に形成されている配線接合部位が、基板の固定面に形成される凹部とその凹部に隣接する凹部との間の凸部から固定面に垂直な方向に位置する。換言すれば、配線接合部位は、基板の固定面に形成される凹部から固定面に垂直な方向に位置しない。つまり、半導体素子の配線接合部位が基板の凹部の直下に位置しない。基板と半導体素子との間に介在する半田層内のボイドは凹部に入り込んでいるため、凸部の直上に位置する半田層内にボイドは形成されない。つまり、配線接合部位の直下の部分における半田層内にボイドが形成されない。このため、例えば配線接合部位に電気配線を超音波振動を利用したワイヤーボンディングにより接合する場合において、超音波振動がボイドに吸収されてうまく接合できないといった不具合の発生を防止することができる。
【００１３】
前記複数の凹部は、固定面上の半田内に発生したボイドが凝集して巨大化することを阻止できる程度に分散していればよい。また、前記凹部の大きさは、ボイドの大きさを、基板に接合される半導体素子の冷却性能や接合強度の低下を招くことがない程度に小さくできるような大きさであるとよい。また、ワイヤーボンディングにより基板上の半導体素子の配線接合部位に電気配線を接合するときに接合力が半導体素子に作用するが、基板と半導体素子との間の半田層内にボイドが存在すると、上記接合力で半導体素子が撓むことにより半導体素子が割れるおそれがある。このようなことを考慮した場合、半導体素子が割れない程度にボイドの大きさが調整できるように、凹部の大きさが設定されているとよい。
【００１４】
また、前記凸部は、凹部とその凹部に隣接する凹部とを仕切っている部分を意味する。例えば凹部とその凹部に隣接する凹部が端部で連結されている場合、連結されている凸状の部分が凸部を構成する。また、所定距離を隔てて凹部とその凹部に隣接する凹部が形成されている場合、両凹部間に位置する固定面に相当する部分が凸部である。凸部は、凹部とそれに隣接する凹部とを仕切っている部分であれば、固定面から突出していても良いししていなくてもよい。
【００１５】
この場合において、前記複数の凹部は互いに平行な複数の溝であるのがよい。これによれば、凹部を溝状に形成することにより、半導体素子を基板の固定面に半田で固定するときに、加熱溶融した半田内に含有されたフラックスが溝の形成方向に沿って流出する。すなわちフラックスの流出方向が制御される。このためフラックスが半導体素子の配線接合部位に飛び散ることが防止され、フラックスの飛散により引き起こされる半導体素子と電気配線との接合不良が防止される。また、フラックスの流出方向を制御することによって、基板の固定面上の領域であって他の半導体素子を実装する領域にフラックスが流れないようにすることもできる。このため他の実装部品の実装領域を確保することができる。
【００１６】
複数の凹部が互いに平行な複数の溝である場合、溝とその溝に隣接する溝との間の凸部が障壁となって半田内のボイドの凝集およびそれによるボイドの巨大化が妨げられることにより、ボイドの大きさが溝の幅未満の大きさにされる。この場合において、溝の幅は、ボイドの大きさが、基板に接合される半導体素子の冷却性能や接合強度の低下を招くことがない程度に小さくできるような大きさであるとよい。あるいは、ワイヤーボンディングによる半導体素子への電気配線の接合時に半導体素子が割れない程度にボイドの大きさを調整できるように、溝の幅が設定されているとよい。特に、溝の幅が０．１〜３．２ｍｍ程度であるとよい。
【００１７】
前記基板は、それに固定される半導体素子から発生する熱を効率良く除去できるように、熱伝導性の良好な金属基板であるのがよい。例えば、銅（あるいは銅合金）、アルミニウム（あるいはアルミニウム合金）等で基板を構成してもよい。場合によってはニッケルメッキ、金メッキ等を施しても良い。金属基板は絶縁被膜されているとよい。
【００１８】
前記凹部の径、あるいは前記溝の幅は、前記凹部の深さ、あるいは前記溝の深さよりも長い方がよい。これによれば、基板の固定面にクリーム半田等をスクリーン印刷等により塗布する際に、塗り残し箇所を低減することができる。
【００１９】
また、前記基板の固定面上における複数の凹部の形成領域あるいは溝形成領域は、半導体素子が基板の固定面に固定される領域（固定領域）よりも大きい方が良い。特に、凹部の形成領域あるいは溝形成領域は、固定領域の２倍以上であるのがよい。固定面上における凹部の形成領域あるいは溝形成領域が大きければ大きいほど、固定面の表面積が大きくなる。このため伝熱面積が増加し、固定面上に固定された半導体素子の冷却性能を向上することができる。
【００２０】
前記基板は、金属鋼板を圧延することによって成形されるとよい。この場合、圧延するためのロール駒の表面の一部に突起または溝を形成しておくことで、圧延による金属基板の成形と同時にその固定面に凹部あるいは溝を形成することができる。
【図面の簡単な説明】
【００２１】
【図１】本実施形態に係る基板を示す図である。
【図２】基板の固定面に形成された溝の拡大断面図である。
【図３】基板に固定される半導体チップの概略断面図である。
【図４】半導体チップが基板に固定されるまでの工程を示す概略図である。
【図５】図４に示す工程を経て作製された半導体装置の斜視図である。
【図６】半導体装置の平面図である。
【図７】フラットな基板に半導体チップを固定する工程を示す概略図である。
【図８】半田層内におけるボイドの発生状況を示す図である。
【図９】基板に形成される溝または凹部の他の例を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態について説明する。図１は、本実施形態に係る基板１を示す図である。図１（ａ）は基板１の斜視図、図１（ｂ）は平面図、図１（ｃ）は側面図である。基板１は半導体チップ（半導体素子）を接合するためのものであり、半田によって半導体チップが基板１に接合される。基板１は、例えば銅または銅合金からなる金属製である。基板１にはニッケルメッキが施されている。図１に示すように基板１は直方体形状を呈する。基板１は、半田を介して半導体チップを固定するための固定面１１とその反対側の裏面１２を有する。なお、平面視（図１（ｂ））において基板１の長手方向に直交する方向を基板１の幅方向と定義する。また、図１（ａ）および図１（ｃ）に示すように、長手方向および幅方向に直交する方向を基板１の厚さ方向と定義する。
【００２３】
基板１の固定面１１は、複数の溝１１ａが連続的に形成された溝形成領域Ｘと、溝が形成されていない平坦領域Ｙを有する。本実施形態においては溝形成領域Ｘに８本の溝１１ａが形成される。各溝１１ａは、基板１の一方の側面１３から他方の側面１４にかけて、基板１の幅方向に沿ってそれぞれ平行に形成される。また、溝形成領域Ｘの長手方向における長さＲは、半導体チップの長さ（基板１の長手方向における半導体チップの長さ）よりも長くなるように、適宜変更され得る。また、本実施形態において各溝１１ａは等間隔で平行に配列されているが、不等ピッチ間隔で配列されていてもよい。
【００２４】
図２は、基板１の固定面１１の溝形成領域Ｘに形成された溝１１ａの拡大断面図である。図２において、溝１１ａの幅（基板１の長手方向における長さ）がＰにより表わされ、溝１１ａの深さ（基板１の厚さ方向における長さ）がＴにより表わされる。溝１１ａは、基板１の厚さ方向に対して同一の角度で反対方向に傾斜した２つの傾斜面によって断面形状がＶ字型となるように形成されている。なお、Ｖ字型の断面形状を形成する２つの傾斜面の傾斜角度は異なっていても良い。
【００２５】
また、溝１１ａの幅Ｐに対する深さＴの比（Ｔ／Ｐ)は、本実施形態では１以下である。つまり、幅Ｐは深さＴと同じか深さＴよりも長い。また、各溝１１ａは、その側端（基板１の長手方向における端部）にて隣接する溝１１ａの側端に連結する。このため複数の溝１１ａが横並びに連続的に形成され、溝１１ａの幅Ｐが溝１１ａのピッチに一致する。また、図２に示すように溝形成領域の断面形状は、凹状の部分と凸状の部分とが連続して繰り返されたのこぎり状（山谷状）を呈する。したがって、隣り合う溝１１ａ，１１ａの間の部分に凸部１１ｂが形成される。凸部１１ｂは図に示すように上方に向けて先細りに形成される。本実施形態では８本の溝１１ａが横並びに形成されているので、溝形成領域Ｘの７箇所で溝の側端同士がそれぞれ連結される。よって、基板１の固定面１１の溝形成領域Ｘには７本の凸部１１ｂが形成される。なお、各溝１１ａは、隣接する溝１１ａと所定の距離を隔てて形成されていてもよい。このような複数の溝１１ａが形成されている基板１の固定面１１の溝形成領域Ｘに、半導体チップが固定される。
【００２６】
図３は、基板１の固定面１１の溝形成領域Ｘに固定される半導体チップ（半導体素子）２の概略断面図である。半導体チップ２は表面２１および裏面２２を有する。裏面２２側が半田を介して基板１の固定面１１側に接合される。したがって、半導体チップ２が基板１に固定されたときに、半導体チップ２の裏面２２が半田を介して基板１の固定面１１に対面する。また、半導体チップ２の裏面２２とは反対側の表面２１は、裏面２２とは反対方向に向いている。この表面２１に複数の配線接合部位２１ａが形成される。配線接合部位２１ａには電気配線が接続される。本実施形態において、配線接合部位２１ａは表面２１の７箇所に等間隔に形成される。隣接する配線接合部位２１ａ間の距離は、基板１の固定面１１の溝形成領域Ｘに形成されている溝１１ａの幅Ｐに等しい。各配線接合部位２１ａには、超音波振動を利用したワイヤーボンディングにより電気配線が接続される。半導体チップ２は、例えばＦＥＴ、ＩＧＢＴ、ペルチェ素子等により構成することができる。半導体チップ２の裏面２２が本発明の第１の面に相当し、半導体チップ２の表面２１が本発明の第２の面に相当する。
【００２７】
図４は、半導体チップ２が基板１に固定されるまでの工程を順に示す概略図である。図４（ａ）は半導体チップ２を基板１に固定する前の状態を示し、図４（ｂ）は半導体チップ２を基板１に固定する工程の初期状態を示し、図４（ｃ）は半導体チップ２を基板１に固定する工程の終期状態を示し、図４（ｄ）は半導体チップ２を基板１に固定する工程が完了した状態を示す。
【００２８】
半導体チップ２を基板１に固定するにあたり、図４（ａ）に示すように、まず半導体チップ２をコレットチャック３に保持する。コレットチャック３は、半導体チップ２を保持するための保持面３１を有する。この保持面３１に開口するように複数の連通路３２がコレットチャック３の内部に形成される。各連通路３２内の空間は、コレットチャック３の図において上端に連結された吸引装置３３に連通する。コレットチャック３に半導体チップ２を保持させるために、まず保持面３１に半導体チップ２をセットする。この場合において、保持面３１に半導体チップ２の表面２１が対面するように、半導体チップ２が保持面３１にセットされる。その後、吸引装置３３を作動させる。すると、連通路３２内の空気が吸引装置３３に吸引されて、連通路３２内が減圧される。連通路３２内の減圧に伴って連通路３２の開口面である保持面３１にセットされた半導体チップ２が負圧力を受けて、半導体チップ２が保持面３１に吸引される。このようにして半導体チップ２がコレットチャック３に保持される。
【００２９】
また、基板１がプレートヒータ４の上面４１に載置される。プレートヒータ４が作動することによってプレートヒータ４の上面４１に載置される基板１が加熱される。プレートヒータ４の上面４１から下面４２にかけて複数の貫通孔４３が貫通形成される。各貫通孔４３内の空間は図示しない吸引装置に連通する。基板１をプレートヒータ４の上面４１の所定位置に載置した後に、図示しない吸引装置を作動させると、貫通孔４３内が減圧される。このため貫通孔４３の開口面である上面４１に載置された基板１が負圧力を受けて、基板１がプレートヒータ４の上面４１に吸引される。このようにして基板１がプレートヒータ４の上面４１の所定位置に位置決めされる。なお、基板１は、その裏面１２がプレートヒータ４の上面４１に対面するように、プレートヒータ４の上面４１に載置される。
【００３０】
基板１をプレートヒータ４の上面４１の所定位置に位置決めした後に、クリーム半田５’を基板１の固定面１１の溝形成領域に塗布する。クリーム半田５’は、溝形成領域の一部、具体的には半導体チップ２の裏面２２の面積に相当する領域に塗布される。この場合において、スクリーン印刷によってクリーム半田５’を溝形成領域に塗布してもよいし、あるいは作業者がはけ等によりクリーム半田５’を塗布してもよい。塗布されたクリーム半田５’が図４（ａ）に示される。
【００３１】
クリーム半田５’を塗布した後に、図４（ｂ）に示すようにコレットチャック３に保持された半導体チップ２をクリーム半田５’上に載せる。このとき、半導体チップ２の表面２１に形成されたそれぞれの配線接合部位２１ａが、基板１の固定面１１に形成されている、隣り合う溝１１ａ，１１ａ間に形成されるそれぞれの凸部１１ｂの直上に位置するように、つまり、それぞれの配線接合部位２１ａの中心が、それぞれの凸部１１ｂの頂点から基板１の固定面１１に垂直な方向（図４（ｂ）の矢印Ａ方向）に延びる垂線上に位置するように、半導体チップ２がクリーム半田５’上に載せられる。したがって、図４（ｂ）の点線で示すそれぞれの凸部１１ｂから延びる基板１の固定面１１に垂直な垂線上に、半導体チップ２の表面２１に形成されたそれぞれの配線接合部位２１ａが配置される。なお、上述のように配線接合部位２１ａは半導体チップ２の表面２１の７箇所に形成されており、一方、凸部１１ｂは基板１の固定面１１の７箇所に形成されている。また、隣接する配線接合部位２１ａ間の長さは溝１１ａの幅Ｐに等しい。また、各溝１１ａは横並びに連続して形成されているので、溝１１ａの幅Ｐは隣接する凸部１１ｂ間の距離に等しい。したがって、隣接する配線接合部位２１ａ間の長さは凸部１１ｂの間隔に等しい。よって、全ての配線接合部位２１ａが、凸部１１ｂから基板１の固定面１１に垂直な方向に延びた垂線上に位置される。なお、複数の配線接合部位２１ａは必ずしも等間隔に形成される必要はない。この場合、半導体チップ２に形成されている全ての配線接合部位２１ａが、基板１の固定面１１に形成される凸部１１ｂから固定面１１に垂直な方向に延びる垂線上に位置するように、複数の溝１１ａが不等間隔で形成されていればよい。また、複数の溝１１ａが所定の距離を隔てて互いに平行に形成されている場合、隣接する溝１１ａと溝１１ａとのピッチを、隣接する配線接合部位２１ａ間の長さに一致させておけばよい。
【００３２】
上述のようにして半導体チップ２をクリーム半田５’上に載置した場合、半導体チップ２の裏面２２がクリーム半田５’に接触する。その状態でプレートヒータ４を作動させると、プレートヒータ４の上面４１に載置された基板１を介して伝達された熱によりクリーム半田５’が加熱溶融する。加熱溶融が進むと、クリーム半田５’内にボイドが発生する。発生したボイドは凝集して巨大化しようとする。この場合において、固定面１１に形成された溝１１ａとその溝に隣接する溝１１ａとの間の凸部１１ｂが障壁となって、クリーム半田５’内に発生した複数のボイドが溝１１ａを跨いで凝集して巨大化することが妨げられる。このため、各ボイドは溝１１ａ内に分散して入り込むとともに、ボイドの径が溝１１ａの幅未満に制限される。この状態を図４（ｃ）に示す。図４（ｃ）に示すように、固定面１１の溝１１ａ内に入り込むように、複数の径の小さなボイド７が形成されている。なお、ボイド７は、クリーム半田５’内に含まれる微量の水分やエアーによって形成されると考えられる。
【００３３】
所定時間経過後、プレートヒータ４の作動を停止するとともに、コレットチャック３の吸引装置３３の作動を停止する。そして、コレットチャック３を引き上げる。プレートヒータ４の作動停止によりクリーム半田５’の加熱が停止される。このためクリーム半田５’が冷却固化されて、半導体チップ２が半田を介して基板１に固定される。この状態を図４（ｄ）に示す。以上の工程を経て、基板１上に半導体チップ２が固定（接合）される。
【００３４】
図４（ｄ）に示すように、半導体チップ２の固定が完了した状態では、クリーム半田５’が固化することで形成された半田層５内に複数のボイド７が形成されている。これらのボイド７は、それぞれ基板１の固定面１１に形成された溝１１ａ内に入り込んでいる。したがって、それぞれのボイドの径は溝１１ａの幅Ｐよりも小さい。すなわち、本実施形態によれば、隣り合う溝１１ａ，１１ａ間に形成される凸部１１ｂでボイドの凝集による巨大化を妨げることで、つまり凸部１１ｂがボイドを分断することで、ボイドの径が調整される。
【００３５】
また、ボイドが溝１１ａ内に入り込んでいるので、ボイドの形成部位が溝１１ａ内に限定される。このため基板１の固定面１１の溝形成領域のうち、溝１１ａ以外の領域、すなわち隣接する溝１１ａ，１１ａ間の凸部１１ｂの形成領域の直上に位置する半田内にボイドが形成されない。このように、本実施形態によれば、ボイドを溝１１ａ内に入り込ませることで、ボイドの形成位置が調整される。
【００３６】
図５は、図４に示す工程を経て作製された半導体装置１００の斜視図であり、図６は半導体装置１００の平面図である。この半導体装置１００は、図１に示す基板１と、半田により基板１に接合された半導体チップ２とを有する。半導体チップ２が基板１の固定面１１の溝形成領域Ｘに固定される。図５および図６に示すように、基板１と半導体チップ２との間に半田層５が介在している。半田層５からは、半導体チップ２の接合時に溶融半田中のフラックスが溝１１ａの形成方向に沿って外方に流出している。換言すれば、フラックスの流れ方向が溝１１ａの形成方向に限定される。このように本実施形態によれば、基板１の固定面１１のうち半田が塗布される領域に溝１１ａを形成することにより、半田溶融時におけるフラックスの流動方向が制御される。したがって、例えば平坦領域Ｙに別の半導体素子Ｔを搭載する場合や、あるいは平坦領域Ｙにワイヤー等の電気配線を接合する場合において、半導体チップ２の接合に用いた半田のフラックスが平坦領域Ｙに流れ込むことが防止される。また、このようにフラックスの流動方向を制御することで、半導体チップ２の接合中に溶融半田中のフラックスが半導体チップ２の表面２１に形成された配線接合部位２１ａに飛散することが防止される。このため配線接合部位２１ａでの電気配線の接合不良が防止される。
【００３７】
図７は、固定面に溝等の凹部が形成されていないフラットな基板に半導体チップを固定する工程を示す概略図である。これによれば、まず図７（ａ）に示すように、半導体チップＡをコレットチャックＢで保持する。また、プレートヒータＣ上に、フラットな固定面Ｄ１を有する基板Ｄを載置する。そして、基板Ｄの固定面Ｄ１の所定領域にクリーム半田Ｅを塗布する。その後、図７（ｂ）に示すように、コレットチャックＢで保持した半導体チップＡをクリーム半田Ｅ上に載せ、プレートヒータＣを作動させてクリーム半田Ｅを加熱溶融させる。加熱溶融が進むと、クリーム半田Ｅ内にボイドが発生する。この場合において、固定面１１がフラットに形成されているので、発生した複数のボイドの凝集を妨げるような障壁が存在しない。そのため複数のボイドが凝集してボイドが巨大化し、クリーム半田Ｅ内に大きなボイドＦが形成される。その後、プレートヒータＣの作動を停止させてクリーム半田Ｅを冷却固化した後に、図７（ｃ）に示すようにコレットチャックＢから半導体チップＡを開放し、コレットチャックＢを引き上げる。
【００３８】
図７に示した例によれば、基板Ｄの固定面Ｄ１がフラット状に形成されているので、半導体チップＡを基板Ｄに固定する際に、クリーム半田Ｅ内で発生したボイドが凝集し、径の大きな大径ボイドＦが形成される。また、ボイドの形成位置も制御できない。つまり、図７に示した例では、半田層Ｇ内のボイドの位置及び大きさは制御できないことがわかる。
【００３９】
（実験例）
本実施形態の効果を確認するため、幅１．６ｍｍ、０．８ｍｍ、０．４ｍｍの溝がそれぞれ固定面に形成された基板の溝形成領域に半導体チップを半田接合した半導体装置のサンプル品、および、溝が形成されていないフラットな基板の所定領域に半導体チップを半田接合したサンプル品を作製し、各サンプル品における半田層内のボイドの発生状態を観察した。なお、基板に半田接合される半導体チップの表面には、図３に示すように７箇所に配線接合部位が形成されている。そこで、サンプル品を作製した後に、各サンプル品の半導体チップの配線接合部位に電気配線をワイヤーボンディングで接合し、接合不良数を各サンプルごとに調べた。さらに、各サンプル作製時における基板の温度を測定した。この場合において、半田接合時における基板の加熱条件は同一とした。表１に実験結果を示す。表１において、サンプルＮｏ．１は溝が形成されていないフラットな基板に半導体チップを半田接合することにより作製した半導体装置のサンプル品を表す。サンプルＮｏ．２は、半導体チップの固定面に幅１．６ｍｍの８本の溝がそれぞれ平行に且つ横並びに連続的に形成された基板の溝形成領域に半導体チップを半田接合することにより作製した半導体装置のサンプル品を表す。サンプルＮｏ．３は、半導体チップの固定面に幅０．８ｍｍの１６本の溝がそれぞれ平行に且つ横並びに連続的に形成された基板の溝形成領域に半導体チップを半田接合することにより作製した半導体装置のサンプル品を表す。サンプルＮｏ．４は、半導体チップの固定面に幅０．４ｍｍの３２本の溝がそれぞれ平行に且つ横並びに連続的に形成された基板の溝形成領域に半導体チップを半田接合することにより作製した半導体装置のサンプル品を表す。なお、サンプルＮｏ．２，３，４において、基板に形成される溝の幅Ｐと溝の深さＴとの比（Ｔ／Ｐ）は、いずれも１よりも小さい。さらに、サンプルＮｏ．２，３，４において、半導体チップは、その表面の７箇所に形成されている配線接合部位が、基板の固定面に形成されている溝と溝との間の凸部から固定面に垂直な方向に延びる垂線上に位置するように、基板に固定されている。
【表１】
2013135153.tif 000003
【００４０】
表１において、最大ボイド幅とは、半田層内に発生したボイドの長さのうち、基板に形成された溝の幅方向（基板の長手方向）に沿った長さの最大値である。最大ボイド面積とは、発生したボイドを基板の平面方向から見た場合におけるボイドの占有面積の最大値である。
【００４１】
また、発生したボイドを可視化するために、各サンプル品を作製した後に、基板と半導体チップとの間に介在する半田層を基板の平面方向からＸ線撮影した。図８は、Ｘ線撮影により得た写真を基に作成した半田層内におけるボイドの発生状況を示す図である。図８（ａ）は、サンプルＮｏ．１における半田層内のボイドの発生状況を示す図、図８（ｂ）はサンプルＮｏ．２における半田層内のボイドの発生状況を示す図、図８（ｃ）はサンプルＮｏ．３における半田層内のボイドの発生状況を示す図、図８（ｄ）はサンプルＮｏ．４における半田層内のボイドの発生状況を示す図である。尚、図８において点線で囲まれた領域は、基板の溝形成領域のうち主に溝内の領域を表す。点線内の領域とその領域に隣接する点線内の領域との間の領域（点線外領域）は、基板の溝形成領域のうち隣接する溝間に形成される凸部付近の領域を表す。また、斜線で示された領域が、半田層を介して基板に取り付けられる半導体チップの表面に形成された配線接合部位の直下に位置する領域を示す。斜線で示す領域は点線外領域の一部に一致する。
【００４２】
表１からわかるように、基板に溝（凹部）が形成されている場合（サンプルＮｏ．２，３，４に示す場合）は、基板に溝（凹部）が形成されていない場合（サンプルＮｏ．１に示す場合）と比較して、最大ボイド幅および最大ボイド面積が小さい。また、溝の幅が小さくなるほど、最大ボイド幅が小さい。これらのことから、基板の固定面のうち半田層が形成される領域に複数の溝を形成することにより、半田層内のボイドの大きさが制御できることがわかる。
【００４３】
また、図８（ｂ）、（ｃ）、（ｄ）に示すように、半田層内に形成されるボイドは点線内の領域、すなわち基板の固定面に形成される溝内の領域に位置していることがわかる。このことから、半田層内に形成されるボイドの位置が、基板の固定面に形成される溝内に制限されることがわかる。つまり、ボイドの形成位置が制御できることがわかる。
【００４４】
また、基板に溝（凹部）が形成されている場合（サンプルＮｏ．２，３，４に示す場合）は、表１に示すように半導体素子の配線接合部位に接合される電気配線の接合不良数が０である。これは、以下の理由による。すなわち、図８（ｂ）、（ｃ）、（ｄ）に示すように、基板に溝（凹部）が形成されている場合、半田層内のボイドが、斜線で示す半導体素子の配線接合部位の直下の領域、言い換えれば、基板の固定面の溝形成領域のうち隣接する溝間の凸部の直上の領域、に形成されていない。このため半導体チップの配線接合部位に電気配線を超音波振動を利用したワイヤーボンディングにより接合する際に、接合部位の直下の半田内にボイドが形成されていないため、超音波振動がボイドに吸収されない。それ故、接合不良が発生し難くなるのである。一方、図８（ａ）に示すように、基板に溝（凹部）が形成されていない場合、半田内のボイドが斜線で示す半導体素子の配線接合部位の直下の領域に形成される。このため半導体チップの配線接合部位に電気配線を接合する際に、超音波振動がボイドに吸収されて超音波振動が弱められる。その結果、基板に溝（凹部）が形成されていない場合（サンプルＮｏ．１に示す場合）は、表１に示すように接合不良を生じる。このことから、本実施形態に示すように、基板の固定面に形成された溝と溝との間の凸部から基板の固定面と垂直な方向にのびる垂線上に配線接合部位が位置するように半導体チップを基板に固定することにより、ワイヤーボンディングによる半導体素子と電気配線との接合不良を防止することができる。
【００４５】
さらに、表１からわかるように、基板に溝（凹部）が形成されている場合（サンプルＮｏ．２，３，４に示す場合）は、基板に溝（凹部）が形成されていない場合（サンプルＮｏ．１に示す場合）と比較して、基板の温度が高い。これは、基板に溝を形成することによって基板の表面積が増大することに起因する。このことから、本実施形態に示すように基板の固定面に溝（凹部）を形成することにより、基板から半田への熱伝達量を増大させることができる。これにより半導体チップの接合時に半田が効率的に溶融して接合強度を向上させることができる。また、半導体チップから発せられる熱を効果的に外部に放散することもできる。その結果、半導体チップの冷却性能を向上させることができる。
【００４６】
以上のように、本実施形態の基板１は、半田により半導体チップ２が接合される基板であって、半田を介して半導体チップ２が固定される固定面１１を備え、固定面１１の溝形成領域Ｘに複数の凹部としての複数の溝１１ａが互いに平行に形成されている。また、本実施形態の半導体装置１００は、半導体チップ２を接合するための基板１と、半田により基板１に接合された半導体チップ２とを有する半導体装置であって、基板１は、半田を介して半導体チップを固定する固定面１１を有し、固定面１１の溝形成領域Ｘに複数の凹部としての複数の溝１１ａが互いに平行に形成されている。
【００４７】
本実施形態によれば、半導体チップ２が基板１の固定面１１に半田を介して固定される。この固定面１１に複数の凹部としての複数の溝１１ａが互いに平行に形成される。したがって、固定面１１に形成されている溝１１ａとその溝１１ａに隣接する溝１１ａとの間に形成される凸部１１ｂが、固定面１１に塗布した半田を加熱溶融するときに形成される半田内の複数のボイドの凝集を阻害して、ボイドの巨大化を妨げる。このため半田内に発生したボイドが分散され、分散された各ボイドは各溝１１ａ内に入り込む。よって、一つあたりのボイドの体積や長さが小さくされる。また、溝１１ａにボイドが入り込むため、ボイドの発生位置が溝（凹部）の形成位置に限定される。このようにしてボイドの位置および大きさが制御される。特に、本実施形態によれば、ボイドを小さくすることができるので、大きなボイドが半田層内に存在することにより引き起こされる半導体チップ２と基板１との接合強度の低下を防止できる。また、ボイドを小さくし、且つボイドの形成位置を制御することにより、例えばボイドが半導体チップ２の中央の直下に形成されることによって引き起こされる半導体チップ２の冷却能力の低下が防止される。よって、基板１に固定された半導体チップ２の製品性能の低下も防止できる。
【００４８】
また、半導体チップ２は、半田を介して固定面１１に対面する裏面２２および裏面２２と反対側の表面２１とを有し、表面２１に電気配線を接合するための配線接合部位２１ａが形成されている。そして、配線接合部位２１ａが、固定面１１に形成された溝１１ａとその溝１１ａに隣接する溝１１ａとの間の凸部１１ｂから固定面１１に垂直な方向に位置するように、つまり凸部１１ｂから固定面１１に垂直に延びる垂線上に位置するように、半導体チップ２が基板１に固定される。このように半導体チップ２を基板１に対して固定することにより、配線接合部位２１ａの直下の部分における半田層内にボイドが形成されないようにすることができる。このため、例えば配線接合部位２１ａに電気配線を超音波振動を利用したワイヤーボンディングにより接合する場合において、接合部位の直下にボイドが存在しないことにより、超音波振動がボイドに吸収されてうまく接合できないといった不具合の発生を防止することができる。
【００４９】
また、半導体チップ２を基板１の固定面１１に半田で固定するときに、半田内に含有されたフラックスが基板１の溝１１ａの形成方向に沿って流出する。このようにフラックスの流出方向を制御することにより、フラックスが半導体チップ２の配線接合部位２１ａに飛散することが防止され、フラックスの飛散に起因する半導体チップ２と電気配線との接合不良が防止される。また、フラックスの流動方向を制御することによって、基板１の固定面１１上の領域であって他の半導体素子を実装する領域にフラックスが流れないようにすることもできる。このため他の実装部品の実装領域を確保することができる。
【００５０】
また、基板１の固定面１１に形成された溝１１ａの幅Ｐは、溝１１ａの深さＴよりも長い。このため、基板１の固定面１１の溝形成領域にクリーム半田等をスクリーン印刷等により塗布する際に、塗り残し箇所を低減することができる。また、図２からわかるように、溝１１ａが横並びに連続的に形成されているので、溝形成領域の断面形状がのこぎり状（山谷状）である。このため基板１の冷熱付与時に熱応力が緩和され、その結果、冷熱サイクル信頼性が向上し、製品の長寿命化を図ることができる。また、図１からわかるように、基板１の固定面１１は、複数の溝１１ａが連続的に形成された溝形成領域Ｘと、溝が形成されていない平坦領域Ｙとを有する。このように固定面１１の一部の領域に溝１１ａを形成し、固定面１１に平坦部分を残すことにより、平坦部分にワイヤー等の配線部品を直接接合することができる。
【００５１】
また、図５からわかるように、基板１の固定面１１上における溝形成領域Ｘは、半導体チップ２が基板１の固定面１１に固定される固定領域よりも大きい。本実施形態においては、溝形成領域Ｘが半導体チップ２の固定領域の約２倍である。このように、固定面１１上における溝形成領域が大きいので、固定面の表面積が大きくなり、伝熱効率が向上する。よって、固定面１１上に固定された半導体チップ２の冷却能力（放熱能力）を向上することができる。
【００５２】
また、本実施形態において、基板１は金属鋼板を圧延することによって成形される。この場合において、表面の一部に溝が形成されたロール駒を用いて金属鋼板を圧延することにより、基板１の成形と同時にその固定面１１に溝１１ａを形成することができる。そのため安価に基板および半導体装置を製造することができる。
【００５３】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるべきものではない。例えば、上記実施形態においては、断面Ｖ字状の溝１１ａが基板１の固定面１１に形成されている例について説明したが、溝の形状は、これに限定されない。例えば、図９（ａ）〜（ｄ）に示すような断面形状を有する溝１１ａが固定面１１に形成されていてもよい。また、上記実施形態においては、基板１の固定面１１に複数の溝１１ａが形成されている例について説明したが、固定面１１には、その上の半田層内のボイドを入り込ませることができる凹部が形成されていれば、その形状は溝状でなくてもよい。例えば図９（ｅ）に示すように、複数の穴部１１ｃが基板１の固定面１１に形成されていてもよい。基板１の固定面１１に図９（ｅ）のような穴部１１ｃが形成されている場合、その上に塗布される半田内のボイドが隣接する穴部１１ｃ間の部分に形成される凸状の部分が障壁となってボイドの凝集が防止される。凝集が防止されたボイドは分散し、複数のボイドが複数の穴部１１ｃに入り込む。このようにしてボイドの大きさおよび形成位置を調整できる。このように、本発明は、その趣旨を逸脱しない限りにおいて、変形可能である。
【符号の説明】
【００５４】
１…基板、１１…固定面、１１ａ…溝（凹部）、１１ｂ…凸部、１１ｃ…穴部、２…半導体チップ（半導体素子）、２１…表面（第２の面）、２１ａ…配線接合部位、２２…裏面（第１の面）、３…コレットチャック、４…プレートヒータ、５…半田層、７…ボイド、１００…半導体装置
【図１】
2013135153.tif 000004
【図２】
2013135153.tif 000005
【図３】
2013135153.tif 000006
【図４】
2013135153.tif 000007
【図５】
2013135153.tif 000008
【図６】
2013135153.tif 000009
【図７】
2013135153.tif 000010
【図８】
2013135153.tif 000011
【図９】
2013135153.tif 000012