(57)【要約】【課題】  記憶筐体（１０２）内に搭載されたスレッド（１０４）の側面から記憶デバイス（１０６）への、改良されたアクセスのための装置およびシステムを提供すること。【解決手段】  実施形態は、スレッドが筐体から前方に引き出されるときに、スレッドの各側面上の記憶デバイス（１０６）へのアクセスを提供する、記憶筐体内のスレッドのための装置およびシステムを提供する。筐体内の記憶デバイスの一部へのアクセスを可能にするために、複数のスレッドが１つの筐体内に封入されてよく、それにより、筐体がラックの頂部付近に搭載される場合に、ラックが不安定になる問題が低減される。【選択図】  図１
2013045440.tif 000002
【特許請求の範囲】
【請求項１】
記憶システム（１００）であって、
記憶装置を受けるように適合された記憶筐体（１０２）を備え、前記記憶筐体が、前面開口を有する前記筐体の内部空間を画定する、ほぼ平らな上面、底面、右側面および左側面を有するほぼ長方形の箱を含み、前記筐体が、前記前面開口を通してスレッドを受けるスロットをさらに含み、前記記憶システムはさらに、
前記前面開口を通して前記筐体の前記スロットに滑入するように適合されたスレッド（１０４）を備え、前記スレッドが、
ほぼ平らなバックプレーン・プリント回路アセンブリ（ＰＣＡ）（２００）を含み、前記バックプレーンＰＣＡが第２の側面と同じ平面上の第１の側面を有し、前記第１および前記第２の側面が前記バックプレーンＰＣＡの前縁とほぼ直交し、前記バックプレーンＰＣＡの前記前縁が前記筐体の前記右側面および前記左側面とほぼ平行に向くときに、前記バックプレーンＰＣＡが、前記筐体の前記前面開口を通して前記スロットに滑入されるように適合され、前記スレッドがさらに、
前記第１の側面と結合された第１の複数のコネクタ（４００）を含み、前記第１の複数のコネクタの各コネクタが、記憶デバイス（１０６）のオス・コネクタを受けて、前記ＰＣＡバックプレーンを前記記憶デバイスに通信可能に結合するように適合され、前記スレッドがさらに、
前記バックプレーンＰＣＡの後縁と結合された後コネクタ（２０８）を含み、前記後コネクタが前記第１の複数のコネクタと通信可能に結合され、前記後コネクタが、前記第１の複数のコネクタのそれぞれを、前記筐体内および前記スレッドの外の回路と通信可能に結合するように適合されており、
記憶デバイスが、前記スレッドが前記筐体の前記前面開口から前方に引き出されて外に延在するときに、前記第１の複数の電子コネクタのうちの任意のコネクタと、結合および／または分離されてよい、記憶システム（１００）。
【請求項２】
記憶デバイスが、電力が前記記憶デバイスおよび前記バックプレーンＰＣＡに供給されながら、結合および／または分離されてよい、請求項１に記載の記憶システム。
【請求項３】
前記スレッドが、
前記バックプレーンＰＣＡの前記第１の側面と結合された箱（２０２．１）をさらに含み、前記箱が、複数の記憶デバイスのそれぞれを受けかつ位置決めして、前記第１の複数のコネクタのうちの対応するコネクタと結合するように適合された複数の案内部を有する、請求項１に記載の記憶システム。
【請求項４】
前記スレッドが、
第２の側面と結合された第２の複数のコネクタをさらに含み、前記第２の複数のコネクタの各コネクタが、記憶デバイスのオス・コネクタを受けて前記ＰＣＡバックプレーンを前記記憶デバイスと通信可能に結合するように適合され、
前記後コネクタが、前記第２の複数のコネクタと通信可能に結合され、前記後コネクタが、前記第２の複数のコネクタのそれぞれを、前記筐体内および前記スレッドの外の回路と通信可能に結合するように適合される、請求項１に記載の記憶システム。
【請求項５】
前記第２の複数のコネクタの各コネクタが、前記第１の複数のコネクタのうちの対応するコネクタに対してスタガードに、前記バックプレーンＰＣＡ上に配置される、請求項４に記載の記憶システム。
【請求項６】
前記第２の複数のコネクタの各コネクタが、前記第１の複数のコネクタのうちの対応するコネクタに対して反転された前記バックプレーンＰＣＡ上に配置され、それにより、前記第２の複数のコネクタのうちの１つのコネクタと結合された記憶デバイスが、前記第１の複数のコネクタの前記対応するコネクタに結合された記憶デバイスに対して物理的に反転される、請求項４に記載の記憶システム。
【請求項７】
前記スレッドが、
前記バックプレーンＰＣＡの後縁と結合された第２の後コネクタをさらに備え、前記第２の後コネクタが、前記第１の複数のコネクタと通信可能に結合され、前記第２の後コネクタが、前記第１の複数のコネクタのそれぞれの、前記装置の外の回路との冗長な、通信可能な結合をもたらすように適合された、請求項１に記載の記憶システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、記憶システムに関し、より詳細には、側面アクセス可能なスレッド配列の中のホット・スワップ可能な記憶デバイスのための装着および筐体（ｅｎｃｌｏｓｕｒｅ）の方法および装置に関する。
【背景技術】
【０００２】
記憶システム、特により大容量の記憶システムは、多くの場合、ラック／キャビネットに入る筐体を使用し、各筐体は、複数の記憶デバイス（例えば、回転磁気ディスク・ドライブまたは回転光ディスク・ドライブならびにソリッド−ステート・ドライブ）のために、電源、冷却および種々の他の共用資源を供給する。大容量記憶システムでは、１つの背の高いラックおよび潜在的にはいくつかのそのようなラックの中に、いくつかのそのような筐体が存在する可能性がある。
【０００３】
高信頼記憶システム（例えば、ＲＡＩＤ記憶システム）では、記憶デバイスは、「ホット・スワップ」されうること、すなわち、電源が供給された状態で挿入されかつ取り出されうることが、１つの重要な態様である。そのようなシステムでは、単一の故障した記憶デバイスが、記憶システムのシステム障害を招くことはなく、単に、故障したデバイスが機能するデバイスと交換され、故障したデバイスのデータが交換デバイス上に復元されるまで、システムの性能をいくぶん低下させるにすぎない。それゆえ、故障したデバイスおよび交換デバイスは、「ホット・スワップ」され、それにより、記憶システムは、故障が修正される間、実質的に正常動作を継続する。筐体内に収容された記憶デバイスのホット・スワップを実施するために、筐体がラックから引き出され（例えば、滑動レール（ｓｌｉｄｉｎｇ  ｒａｉｌ）上を前方に引き出され）てよく、ユーザが筐体を開いて故障した記憶デバイスを交換する（すべては、筐体および筐体内の記憶デバイスに電源を入れた状態で実施される）ことが可能になる。故障した記憶デバイスを機能するデバイスとホット・スワップした後、やはりすべて、筐体の中の記憶デバイスが電源を供給されながら、また、記憶デバイスが動作を継続しながら、筐体が閉じられ、ラックに滑入して戻される。
【０００４】
多くの大容量記憶システムでは、ラックに搭載された筐体は、有効床スペース内に所望のレベルの記憶密度をもたらすために、かなりの高さに達する可能性がある。いくつかの筐体は、筐体の前面−記憶システムの管理者ユーザに面する前面部−からすべての記憶デバイスへのアクセスを提供する。しかし、そのような筐体は、筐体の前面部に沿って配置される筐体内の記憶デバイスだけが、ホット・スワップのために管理者へのアクセスが可能であるので、非常に限定された記憶密度を提供する。
【０００５】
より大容量の記憶システムにおける記憶の密度を増加させるために、大半の現在の筐体は、筐体構造の上面から、より多数の記憶デバイスへのアクセスを提供する。そのようなより高密度の筐体では、管理者ユーザは、そのラックから筐体を引き出して筐体の上面にアクセスすることによって、記憶デバイスの「ホット・スワップ」を達成する。故障した記憶デバイスを交換するため（または、他の管理的修理を実施するため）に、筐体が搭載されているラックから筐体が引き出され、筐体の上部カバーが取り外されるかまたは開かれ、筐体の開かれた上面にアクセスすることによって、故障した記憶デバイスが交換デバイスとホット・スワップされる。
【０００６】
筐体を搭載するために使用されるいくつかのラックは、かなり背が高い可能性がある。筐体の上面にアクセスすること（すなわち、故障した記憶デバイスをホット・スワップすること）は、管理者ユーザにとって、所詮はやっかいなものである。いくつかの極端な場合には、故障したデバイスを交換するために（または、他の修理を実施するために）筐体の開かれた上面から筐体内に到達するために、はしご、踏み台または他の補助器具が必要となる可能性がある。あるいは、システム設計者は、単に、管理者ユーザに対するそのような問題を避けるために、すべての高密度記憶筐体がラック／キャビネット内に、より低く配置されることを要求する可能性があり、それにより、所与の床スペースを占有する記憶の密度が制限される。さらに、ラックの頂部付近に搭載された筐体が、ラックから前方に引き出され（はしごまたは踏み台の有無を問わずに管理者がアクセス可能になるように、外に延在する）とき、かなりの重量が頂部付近のラックから前方に延在することによって、ラックが不安定になる可能性がある。この問題を軽減するために、ラック内により高く搭載された筐体が制約されて記憶デバイスの密度を低下させるか、あるいは、頂部付近に搭載されたより大きい重量を支持するために、カウンタ・ウェイトまたは延長脚を有するラックが、設計される可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
それゆえ、管理者ユーザが筐体内の記憶デバイスに（例えば、ホット・スワップまたは他の管理的機能のために）アクセスするために、容易に使用できるようにしながら、同時に、１筐体内に高密度を提供することが、現在進行中の課題である。
【課題を解決するための手段】
【０００８】
本発明は、スレッドが筐体から前方に引き出されるときに、スレッドの各側面の記憶デバイスへのアクセスを提供する、記憶筐体内のスレッドのための装置およびシステムを提供することによって上記その他の問題を解決し、それにより、有用な現況技術を前進させる。筐体内の記憶デバイスの一部へのアクセスを可能にするために、複数のスレッドが１つの筐体内に封入されてよく、それにより、筐体がラックの頂部付近に搭載される場合に、ラックが不安定になる問題が低減される。
【０００９】
本明細書の一態様では、記憶システムの筐体内の記憶デバイスのための装置が提供される。別の態様では、そのような筐体および装置を有する記憶システムが提供される。筐体は、装置が筐体に挿入され、筐体から取り出されるのを可能にする前面開口を有する。装置は、ほぼ平らなバックプレーン（ｂａｃｋｐｌａｎｅ）・プリント回路アセンブリ（ＰＣＡ）を備える。バックプレーンＰＣＡは、第２の側面と同じ平面にある第１の側面を有し、第１および第２の側面は、バックプレーンＰＣＡの前縁に対してほぼ直交する。バックプレーンＰＣＡは、その前縁がほぼ垂直の向きにあるときに、筐体の前面開口に滑入されるように適合される。装置は、第１の側面と結合される第１の複数のコネクタをさらに備え、第１の複数のコネクタの各コネクタは、記憶デバイスのオス・コネクタ（ｍａｔｅｄ  ｃｏｎｎｅｃｔｏｒ）を受けて、ＰＣＡバックプレーンを記憶デバイスに通信可能に結合するように適合される。装置は、バックプレーンＰＣＡの後縁と結合される後コネクタ（ｒｅａｒ  ｃｏｎｎｅｃｔｏｒ）をさらに備え、後コネクタは、第１の複数のコネクタと通信可能に結合され、また、後コネクタは、第１の複数のコネクタのそれぞれを、装置の外の回路と通信可能に結合するように適合される。記憶デバイスは、装置が筐体の前面開口から前方に引き出されて外に延在するときに、第１の複数の電子コネクタのうちの任意のコネクタと、結合および／または分離されてよい。本明細書の他の態様では、記憶デバイスがバックプレーンＰＣＡの両側面上のコネクタと結合されるのを可能にするために、装置の両側面が、後コネクタと結合された複数のコネクタを有してよい。
【図面の簡単な説明】
【００１０】
【図１】本明細書の特徴および態様による、各筐体内に１つまたは複数のスレッドを有する複数の筐体を有する例示的一記憶システムのブロック図である。
【図２】筐体から取り外された図１の例示的スレッドの斜視図を示すブロック図である。
【図３】筐体から取り外された図１の例示的スレッドの斜視図を示すブロック図である。
【図４】図１〜図３のスレッドのバックプレーン・プリント回路アセンブリの部分の例示的一実施形態のブロック図である。
【図５】バックプレーン・プリント回路アセンブリの両面におけるコネクタの物理的重なりを低減するようにコネクタが配置された、図１〜図４のバックプレーン・プリント回路アセンブリの例示的実施形態を描写するブロック図である。
【図６】バックプレーン・プリント回路アセンブリの両面におけるコネクタの物理的重なりを低減するようにコネクタが配置された、図１〜図４のバックプレーン・プリント回路アセンブリの例示的実施形態を描写するブロック図である。
【発明を実施するための形態】
【００１１】
図１は、複数の筐体１０２を備える例示的記憶システム１００（例えば、記憶筐体およびシステムの他の構成要素を搭載するように適合された「ラック」）のブロック図である。各筐体１０２は、適切な記憶制御器および／またはホスト・システムとの通信のために、個々のスレッド１０４を介して通信可能に結合された複数の記憶デバイス１０６を収容するように適合される。各記憶デバイス１０６は、例えば、回転磁気ディスク・ドライブ、回転光ディスク・ドライブ、ソリッド・ステート・ドライブ、他を含む、任意の適切な大容量記憶デバイスであってよい。各記憶デバイスは、例えば、ＳＡＳ（Ｓｅｒｉａｌ  Ａｔｔａｃｈｅｄ  ＳＣＳＩ）、ＳＡＴＡ（Ｓｅｒｉａｌ  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｔｔａｃｈｍｅｎｔ）、パラレルＳＣＳＩまたはＡＴＡなどを含む、いくつかのよく知られている市販の通信媒体およびプロトコルのうちの任意のものを使用して、通信可能に結合されてよい。各筐体１０２は、１つまたは複数のスレッドを備える。各スレッド１０４は、複数の記憶デバイス１０６を受けるように適合される。
【００１２】
各筐体１０２の各スレッド１０４は、その個々の筐体の前面開口から引き出され、それにより、スレッドの右側面および／または左側面（その前面からシステム１００を見て）からスレッドと結合された記憶デバイス１０６のそれぞれへのアクセスを提供するように適合される。対照的に、従来の筐体設計は、筐体の前面開口においてアクセスされるほんの限られた数の記憶デバイスへのアクセスか、または筐体の上面開口を通して、より多数の記憶デバイスへのアクセスのいずれかを提供した。そのような上面が開口した筐体は、筐体が記憶システム・ラック内に高く配置されると、アクセスが困難になる。したがって、従来の筐体設計と比べて、より高密度の記憶デバイス１０６が、筐体１０２内で結合されてよく、筐体が記憶システムに搭載される高さに関係なく、スレッドが筐体の前面開口から前方に引き出されると、すべての記憶デバイス１０６がスレッド１０４の左側面および右側面から容易にアクセス可能である。
【００１３】
各筐体１０２が、前面開口を覆うために（例えば、美観のためおよび／または冷却空気流を制御するために）前面カバーを備えてよいことは、当業者には理解されよう。そのような前面カバーは、筐体１０２内に封入されたスレッド１０４へのアクセスを可能にするために脱着可能であってよく、または蝶番留めされてよい。図１に示されるように、任意のそのようなカバーは、本議論を平易にまた簡潔にするために、取り除かれている。
【００１４】
任意の数のそのような筐体１０２が記憶システム１００内に搭載されてよく、各筐体が、任意の数の記憶デバイス１０６を受けるようにそれぞれ適合された任意の数のスレッド１０４を備えてよいことは、当業者には容易に理解されよう。
【００１５】
図２は、１個のスレッド１０４の付加的な例示的詳細を提供するブロック図である。図２は、その筐体１０２から取り外されたスレッド１０４の上面斜視図を示すブロック図である。スレッド１０４は、複数の記憶デバイス１０６を受けるように適合されたバックプレーン・プリント回路アセンブリ（ＰＣＡ）２００を備える。バックプレーンＰＣＡ  ２００は、複数の記憶デバイス１０６のそれぞれを、１つまたは複数の後コネクタ２０８と通信可能に結合し、後コネクタは、同じく、記憶デバイスを記憶システムの他の構成要素（例えば、記憶制御器および／またはホスト・システム）と結合する。後コネクタ２０８は、複数の記憶デバイス１０６からシステムの制御構成要素（例えば、システム１００および／またはホスト・システムの他の構成要素）まで、電子信号を単に延長する単純な受動構成要素であってよい。いくつかの例示的実施形態では、後コネクタ２０８は、複数の記憶デバイス１０６からの電気信号を、別の通信媒体およびプロトコルに変換する、能動構成要素を備えてよい。例えば、記憶デバイス１０６がＳＡＴＡ記憶デバイスであってよく、後コネクタ２０８が、ＳＡＳ通信媒体およびプロトコルを介して送信するために、信号を変換してよい。あるいは、例えば、信号がファイバ・チャネル（Ｆｉｂｒｅ  Ｃｈａｎｎｅｌ）（ＦＣ）媒体およびプロトコルに変換されるように、ＳＡＳの記憶デバイス１０６が、後コネクタ２０８を通して結合されてよい。後コネクタ２０８による多数の他の可能性のある変換は、当業者には容易に明らかとなろう。バックプレーンＰＣＡ  ２００は、バックプレーンＰＣＡ  ２００の前縁にほぼ直交する第１の側面と第２の側面とを有する、ほぼ平らな構成要素である。第１の側面は、複数のコネクタ（図示せず）を備え、各コネクタは、対応する記憶デバイス１０６からオス・コネクタを受けるように適合される。いくつかの実施形態では、箱（ｃａｇｅ）２０２．１が、記憶デバイス１０６の挿入および取り出しのための案内および支持を提供する。したがって、箱２０２．１は、各記憶デバイス１０６を、バックプレーンＰＣＡ  ２００の第１の側面上の対応するコネクタと接続される適切な位置に封閉する。
【００１６】
箱２０２．１は、バックプレーンＰＣＡ  ２００の右側面（第１の側面）と結合して、第１の側面上のコネクタに挿入され接続される記憶デバイス１０６を案内し、配置し、かつ封閉するように適合される。箱２０２．１は、任意の適切な手段によってバックプレーンＰＣＡ  ２００に、（脱着可能に、または他の方式で）取り付けられてよい。いくつかの実施形態では、スレッド１０４は、バックプレーンＰＣＡ  ２００の第２の側面に取り付けられた第２の箱２０２．２を備える。また、バックプレーンＰＣＡ  ２００の第２の側面は、複数のコネクタ（図示せず）を備え、各コネクタは、対応する記憶デバイス１０６からオス・コネクタを受けるように適合される。箱２０２．２は（箱２０２．１と同様に）、バックプレーンＰＣＡ  ２００の第２の側面上のコネクタと接続される記憶デバイス１０６を、案内し、配置し、かつ封閉する。箱２０２．２は（箱２０２．１と同様に）、任意の適切な手段によってバックプレーンＰＣＡ  ２００に、（脱着可能に、または他の方式で）取り付けられてよい。
【００１７】
箱２０２．１の穴（ｈｏｌｅ）２０４．１および箱２０２．２の穴２０４．２は、箱に挿入されて対応するコネクタと結合されるときに、箱を通して、および記憶デバイス１０６の回りを空気が流れるのを可能にする。適切なファン（図示せず）または他の手段が、穴２０４．１および２０４．２を通る任意の必要な空気流を供給するために、スレッドおよび／または筐体と併せて使用されてよい。
【００１８】
スレッドが収容される筐体の前面開口から、スレッド１０４が前方に引き出されるのを可能にするために、スライド部材（ｓｌｉｄｅ  ｍｅｍｂｅｒ）２０６が、スレッド１０４に、（脱着可能に、または他の方式で）取り付けられる。例示的一実施形態では、スライド部材２０６が、バックプレーンＰＣＡ  ２００のいずれかの側面上の箱２０２．１および２０２．２に、（脱着可能に、または他の方式で）取り付けられてよい。他の例示的実施形態（図示せず）では、単一のスライド部材２０６が、バックプレーンＰＣＡ  ２００に直接、（脱着可能に、または他の方式で）取り付けられてよい。スライド部材は、スレッド１０４に関連し、かつ記憶システムの対応する部材（すなわち、スライド部材２０６および取り付けられたスレッド１０４が、その筐体の前面開口から前方に引き出されるのを可能にする筐体またはラックの中の要素）に関連する、任意の適切なスライド構造であってよい。
【００１９】
スレッド１０４の１つまたは複数の後コネクタ２０８が、バックプレーンＰＣＡ  ２００（ならびに、その取り付けられた複数のコネクタおよび接続された記憶デバイス）を、記憶制御器および／またはホスト・システムに結合するように働く。リボン・ケーブル（ｒｉｂｂｏｎ  ｃａｂｌｅ）、ケーブル・チェーン（ｃａｂｌｅ  ｃｈａｉｎ）、無線結合（ｗｉｒｅｌｅｓｓ  ｃｏｕｐｌｉｎｇ）、または信号媒体（ｓｉｇｎａｌｉｎｇ  ｍｅｄｉｕｍ）の延びを可能にする他の通信可能な結合手段が、後コネクタ２０８を記憶制御器および／またはホスト・システムと結合するために使用されてよく、それにより、スレッド１０４が、（記憶デバイス１０６へのアクセスを可能にするために）その筐体内で引き出されるときに、すべての信号接続は、活性のままでありうる。したがって、記憶デバイス１０６は、スレッド１０４が引き出されるときに、かつ電源が供給されている間に、バックプレーンＰＣＡ  ２００の第１または第２のいずれかの側面から、ユーザによってアクセスされうる（例えば、記憶デバイス１０６のホット・スワップが、従来の筐体設計に比べて、より容易に達成されうる）。
【００２０】
図３は、筐体１０２から取り外されたスレッド１０４の下面斜視図を示すブロック図である。図２と比べると、図３は、バックプレーンＰＣＡ  ２００に取り付けられた記憶デバイス１０６の、外部記憶制御器および／またはホスト・システムとの冗長的結合を可能にする、一対の後コネクタ２０８を示す。さらに、付加的な穴２０４．１および２０４．２が、それぞれ箱２０２．１および２０２．２の後側面に存在してよく、箱を通る記憶デバイス回りの空気流を、さらに強化する。
【００２１】
図４は、箱および記憶デバイスが取り外されたバックプレーンＰＣＡ  ２００の第１の側面の例示的な付加的詳細を提供する図である。複数のコネクタ４００が第１の側面上に配列され、各コネクタが、記憶デバイスの対応するコネクタと接続するように適合される。各コネクタ４００は、例えば、ＳＡＳコネクタ、ＳＡＴＡコネクタおよびＦＣコネクタを含む、所望の通信媒体またはプロトコルに適する任意の適切なコネクタであってよい。信号配線（ｓｉｇｎａｌ  ｔｒａｃｅ）４０２が、各コネクタ４００を後コネクタ２０８のそれぞれと結合するために、バックプレーンＰＣＡ  ２００上に適切に配列される。図４に示されるように、いくつかの例示的実施形態は、配線４０２を介してコネクタ４００のそれぞれと結合された、複数の（すなわち、冗長な）後コネクタ２０８を設けられてよい。そのような冗長な結合は、高信頼記憶用途において好ましい。図４に示されるような配線４０２は、各コネクタと、１つまたは複数の後コネクタのいずれかとの間の結合を示唆するにすぎないことが理解されよう。バックプレーンＰＣＡ  ２００上のそのような信号配線の実際の設計および経路設定は、よく知られている設計上の選択の問題である。例えば、多くのＰＣＡ設計が、いくつかの層のうちの任意の層に沿って配線が経路設定されうるような多層基板のボードを提供する。さらに、上述のように、バックプレーンＰＣＡ  ２００の第１および第２の両側面が複数のコネクタ４００を備える場合、適切な信号配線４０２が、同様に、バックプレーンＰＣＡ  ２００の第２の側面上のコネクタのそれぞれを、１つまたは複数の後コネクタのそれぞれと結合する。
【００２２】
図５および図６は、バックプレーンＰＣＡ  ２００上のコネクタ４００の位置決めおよび配置に対する２つの例示的実施形態を示す図である。バックプレーンＰＣＡ  ２００の第１および第２の両側面が、記憶デバイス１０６と結合するための複数のコネクタ４００を有する場合、コネクタ４００は、ＰＣＡの両側上のコネクタの物理的重なりを避けるかまたは低減するように、バックプレーンＰＣＡ  ２００上に配置されてよい。そのような重なりは、バックプレーンＰＣＡ  ２００の製造における望ましくない課題を提起する可能性がある。図５の例示的一実施形態では、バックプレーンＰＣＡ  ２００が、その前縁から見られ、バックプレーンＰＣＡ  ２００の対向する両面上に垂直方向にスタガード（ｓｔａｇｇｅｒｅｄ）に配置された複数のコネクタ４００を示す。図５の例示的実施形態では、第２の側面（図示の左側面）の上のコネクタ４００（したがって、記憶デバイス１０６）が、第１の側面（図示の右側面）の上のコネクタ４００（したがって、記憶デバイス１０６）より、わずかに高く配置されてよい。バックプレーンＰＣＡ  ２００の各側面上の複数のコネクタ４００のこの配列が、複数のコネクタ４００の物理的重なりの問題を軽減する。図６は、第２の例示的一実施形態を示し、バックプレーンＰＣＡ  ２００の各側面上複数のコネクタ４００が、図５のパターンと比べて異なるパターンで、スタガードに配置される。図６の構成では、バックプレーンＰＣＡ  ２００の第２の側面上の複数のコネクタ４００は、図５のパターンと異なるパターンで、バックプレーンＰＣＡ  ２００の第１の側面上の複数のコネクタに対してスタガードに配置される。図５の構成とは違って、第２の側面（図示の左側面）上のコネクタ４００（それゆえ、記憶デバイス１０６）は、第１の側面（図示の右側面）上のコネクタ４００と結合されたコネクタ４００（それゆえ、記憶デバイス１０６）の向きに関して、上下をひっくり返される（すなわち、反転される）。この構成では、図５の構成と比べて、記憶デバイスが、バックプレーンＰＣＡ  ２００の両側面上に、釣り合いのとれた高さで配置される。この釣り合いは、容易な製造のためにおよび／またはスレッド１０４の高さ寸法低減のために、有利でありうる。バックプレーンＰＣＡ  ２００の各側面上の複数のコネクタ４００の他の構成は、設計上の選択の問題として、特定の用途に対して有利である可能性がある。
【００２３】
本発明が、図面および上の説明で図示され、説明されてきたが、そのような図面および説明は、本質的に例示的なものであり、限定的ではないとみなされるべきである。本発明の一実施形態およびその副次的な変形形態が示され、説明されてきた。本発明の趣旨の範囲に入るすべての変形形態および改変形態に対する保護が望まれる。本発明の範囲に入る、上で説明された実施形態の変形形態は、当業者には理解されよう。その結果、本発明は、上で説明された具体的な例および図面に限定されるものではなく、以下の特許請求の範囲およびそれらの等価物によってのみ限定されるものである。
【図１】
2013045440.tif 000003
【図２】
2013045440.tif 000004
【図３】
2013045440.tif 000005
【図４】
2013045440.tif 000006
【図５】
2013045440.tif 000007
【図６】
2013045440.tif 000008