(57)【要約】【課題】レーザートリミングにより溶断された導電性ヒューズが、めっき工程でめっき電極により再接合されること、及びヒューズ溶断部にめっき液等が入り込むことを防止する。【解決手段】多層配線構造からなり、トリミング素子形成領域７０にレーザートリミングにより導電性ヒューズ１０が溶断されてできたヒューズ溶断溝１０ａを有する半導体基板１に対して、トリミング素子形成領域７０を被覆する第２の保護層１１を形成してから、最上層金属配線からなる外部引き出しパッド電極７にめっき電極１２を形成する。その後にめっき電極１２上に開口を有し第２の保護層１１上を含む半導体基板１上を被覆する第３の保護層１３を形成する。【選択図】  図３
2013168491.tif 000002
【特許請求の範囲】
【請求項１】
回路特性調整用の導電性ヒューズからなるトリミング素子形成領域を有する半導体装置の製造方法であって、
半導体基板の表面にポリシリコン配線及び複数の金属配線を、複数の絶縁膜を介して多層配線構造に形成する工程と、前記トリミング素子形成領域の前記多層配線構造の一部に１または複数の導電性ヒューズを形成する工程と、前記多層配線の最上層の金属配線で構成される外部引き出しパッド電極の表面の一部と前記トリミング素子形成領域の一部に開口部を有する第１の保護層を形成する工程と、前記トリミング素子形成領域の前記第１の保護層の開口部から前記導電性ヒューズを溶断するレーザートリミング工程と、が処理された前記半導体基板を準備して、
前記レーザートリミング工程が終了した前記トリミング素子形成領域上を被覆する第２の保護層を形成する工程と、
前記第２の保護層が形成された後、前記半導体基板の前記第１の保護層の開口部に露出する前記外部引き出しパッド電極の表面に無電解めっき法によりめっき電極を形成する工程と、
前記半導体基板上に前記めっき電極の一部を露出するソルダーレジストからなる第３の保護層を形成する工程と、を有することを特徴とする半導体装置の製造方法。  
【請求項２】
前記第２の保護層が前記トリミング素子形成領域上のみを被覆することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の保護層の膜厚が前記第３の保護層の膜厚より薄いことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記導電性ヒューズが前記ポリシリコン配線または前記金属配線で形成されることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法。    
【請求項５】
前記第２の保護層がソルダーレジスト、シリコン酸化膜またはシリコン窒化膜であることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法。  
【請求項６】
前記第３の保護層から露出する前記めっき電極にバンプ電極を形成することを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部引き出し電極として無電解メッキ電極を有する半導体装置の製造方法に関し、特に導電性ヒューズからなるトリミング素子を有する半導体装置の製造方法に係るものである。
【背景技術】
【０００２】
半導体基板５１には、デバイス素子と同時に素子部の回路特性等を調整する等のため、トリミング素子として導電性ヒューズ５５が形成される場合がある。図５（Ａ）に導電性ヒューズ５５からなる一般的なトリミング素子の拡大した平面図、図５（Ｂ）に図５（Ａ）のＣ−Ｃ線での断面図を示す。図中の符号の一部については図６にて後述する。
【０００３】
導電性ヒューズ５５を溶断してトリミングする方法としては、高電流を流して導電性ヒューズ５５を溶断する電流溶断トリミング法と、導電性ヒューズ５５にレーザー光を照射して溶断するレーザートリミング法がある。いずれの方法においても、図５（Ｂ）に示すように、半導体基板５１の最表面を被覆するパッシベーション用のシリコンナイトライド（ＳｉＮ）膜５９は、トリミング素子である導電性ヒューズ５５上からエッチング除去される。
【０００４】
レーザートリミング法の場合、導電性ヒューズ５５上をパッシベーション用のＳｉＮ膜５９が被覆していると照射レーザー光がＳｉＮ膜５９で吸収され、導電性ヒューズ５５に到達するレーザー光が減衰しトリミング効率が低下するからである。また、電流溶断型トリミング法では、溶断した導電性ヒューズ５５の残渣の逃げ場が塞がれ溶断された導電性ヒューズを再接続してしまう事等の不具合が生じる恐れがあるからである。
【０００５】
この場合、パッシベーション用のＳｉＮ膜５９がエッチング除去されたトリミング素子形成領域７０に侵入した水分等が、図５（Ｂ）に示す矢印６２のように該層間絶縁膜５６、５４を経由してＭＯＳ型トランジスタ等のデバイス素子形成領域７１に侵入しデバイス素子の特性を変動させてしまい信頼性上問題となる場合がある。占有面積の小さなトリミング素子形成領域７０は大きな面積のデバイス形成領域７１に取り囲まれた構成になる。
【０００６】
トリミング素子形成領域７０の中で、トリミングにより導電性ヒューズ５５が溶断された領域７０では、導電性ヒューズ５５や層間絶縁膜５６、５４等が局所的に破壊された状態になり、水分等の侵入が特に顕著になる。水分等が破壊箇所の層間絶縁膜５６、５４の側壁から侵入したり、破壊箇所の先端部がより半導体基板５１に近い層間絶縁膜５４の中まで延在するからである。
【０００７】
係る事態に対処するための方策が以下の特許文献１に開示される。図６（Ａ）は開示された内容を示すトリミング素子形成領域７０の周辺部まで含めた拡大した平面図である。即ち、そのセンター部を溶断し易くするため細いヒューズ溶断部５５ａにした導電性ヒューズ５５を含むトリミング素子形成領域７０を、金属層からなるガードリング５８で取り囲むことにより、図６（Ｂ）に示すように、トリミング素子形成領域７０に侵入してきた矢印６２で示す水分等がデバイス形成領域７１に入り込むのを防止している。導電性ヒューズ５５はガードリング５８に形成された開口６０を通ってガードリング５８の外側を取り囲むデバイス形成領域７１に引き出される。
【０００８】
図６（Ｂ）は図６（Ａ）のＣ−Ｃ線での断面図である。図６（Ａ）で記載を省略したパッシベーション用のＳｉＮ膜５９も表示している。Ｐ型半導体基板５１上にＮ型エピタキシャル層５２が形成され、Ｐ＋型分離層５３によりトリミング素子形成領域７０のエピタキシャル層５２とデバイス素子形成領域７１のエピタキシャル層５２ａに分離される。
【０００９】
エピタキシャル層５２等を含むＰ型半導体基板５１上にはフィールド酸化膜５４が形成される。また、フィールド酸化膜５４に形成されたコンタクトホールを介して、第１層金属配線５８ａがＰ＋型分離層５３と接続される。更に、フィールド酸化膜５４上にはポリシリコンからなる導電性ヒューズ５５が形成され、図６（Ｂ）にはそのヒューズ溶断部５５ａが示される。導電性ヒューズ５５上は層間絶縁膜５６で被覆される。
【００１０】
層間絶縁膜５６にはスルーホールが形成され、該スルーホールを介して第１層金属配線５８ａと接続する第２層金属配線５８ｂが形成される。第１層金属配線５８ａと第２層金属配線５８ｂは一体となりガードリング５８を構成する。層間絶縁膜５６上等には開口を有するパッシベーション絶縁膜５７が形成され、更にパッシベーション絶縁膜５７を被覆し導電性ヒューズ５５上に開口を持つパッシベーションＳｉＮ膜５９が形成される。
【００１１】
この結果、図６（Ｂ）に示されるように、パッシベーション用ＳｉＮ膜５９がエッチング除去されたヒューズ溶断部５５ａ上の層間絶縁膜５６上から矢印６２で示すようにトリミング素子形成領域７０に浸入してきた水分等を、Ｐ＋型分離層５３と接続する金属層からなるガードリング５８でブロックし、該水分等がガードリング５８の外側に配置されたデバイス素子形成領域７１内に入り込む事を防止している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平５−６３０９１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
特許文献1ではヒューズ溶断部５５ａを含むトリミング素子はその大半の部分がガードリング５８により取り囲まれているため、該トリミング素子上のパッシベーション用ＳｉＮ膜５９がエッチング除去された開口から図６（Ｂ）に示す矢印６２のように水分等が浸入したとしても、該ガードリング５８が水分等のデバイス形成領域７１への浸入を防止している。
【００１４】
しかし、図６（Ａ）に示すようにガードリング５８の一部に開口６０が形成され、該開口６０を通って導電性ヒューズ５５がガードリング５８の外側のデバイス素子形成領域７１に引き出される。この場合、導電性ヒューズ５５とガードリング５８とが引き出し部で短絡しないように、導電性ヒューズ５５の両側面とガードリング５８との間に狭いガードリング間隔６０ａが形成される。
【００１５】
このガードリング間隔６０ａは狭いながらも、パッシベーション用ＳｉＮ膜５９がエッチング除去されたトリミング素子形成領域７０上の開口から浸入した水分等が、ガードリング５８の外側に配置されたデバイス素子形成領域７１へ入り込む通路となる。同図では導電性ヒューズ５５は１本しか形成されていないが、導電性ヒューズ５５が数本形成される場合もあり、その場合はデバイス形成領域への水分の浸入経路は更に広くなり信頼性上問題となる。
【００１６】
従って、パッシベーションＳｉＮ膜５９がエッチング除去されたトリミング素子形成領域７０上の開口から、水分等がデバイス形成領域７１に入り込まないような半導体装置の実現が必要になる。特に、トリミングによりヒューズ溶断部５５ａの溶断を行った後で、多層配線の最上層配線となる外部引き出し電極上に無電界めっき電極を形成する場合、溶断されたヒューズ溶断部５５ａがめっき電極で再接合されてしまうとか、めっき液等が複雑に破壊されたトリミング素子形成領域７０に入り込み信頼性上の問題を引き起こす恐れを防止することが重要になる。
【課題を解決するための手段】
【００１７】
本発明の半導体装置の製造方法は、回路特性調整用の導電性ヒューズからなるトリミング素子形成領域を有する半導体装置の製造方法であって、半導体基板の表面にポリシリコン配線及び複数の金属配線を、複数の絶縁膜を介して多層配線構造に形成する工程と、前記トリミング素子形成領域の前記多層配線構造の一部に１または複数の導電性ヒューズを形成する工程と、前記多層配線の最上層の金属配線で構成される外部引き出しパッド電極の表面の一部と前記トリミング素子形成領域の一部に開口部を有する第１の保護層を形成する工程と、前記トリミング素子形成領域の前記第１の保護層の開口部から前記導電性ヒューズを溶断するレーザートリミング工程と、が処理された前記半導体基板を準備して、前記レーザートリミング工程が終了した前記トリミング素子形成領域上を被覆する第２の保護層を形成する工程と、前記第２の保護層が形成された後、前記半導体基板の前記第１の保護層の開口部に露出する前記外部引き出しパッド電極の表面に無電解めっき法によりめっき電極を形成する工程と、前記半導体基板上に前記めっき電極の一部を露出するソルダーレジストからなる第３の保護層を形成する工程と、を有することを特徴とする。
【００１８】
また、本発明の半導体装置の製造方法は、前記第２の保護層が前記トリミング素子形成領域上のみを被覆することを特徴とする。
【００１９】
また、本発明の半導体装置の製造方法は、前記第２の保護層の膜厚が前記第３の保護層の膜厚より薄いことを特徴とする。
【００２０】
また、本発明の半導体装置の製造方法は、前記導電性ヒューズが前記ポリシリコン配線または前記金属配線で形成されることを特徴とする。
【００２１】
また、本発明の半導体装置の製造方法は、前記第２の保護層がソルダーレジスト、シリコン酸化膜またはシリコン窒化膜であることを特徴とする。
【００２２】
また、本発明の半導体装置の製造方法は、前記第３の保護層から露出する前記めっき電極にバンプ電極を形成することを特徴とする。
【発明の効果】
【００２３】
本発明の半導体装置の製造方法によれば、トリミングにより溶断されたヒューズ溶断部が無電解めっきによるめっき電極で短絡されることが無く、またトリミング領域にめっき液等が入り込むことがないので該半導体装置の歩留及び信頼性の向上が図れる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態における半導体集装置の外部引き出し電極及びその近傍を拡大して示す平面図、断面図である。
【図２】本発明の実施形態における半導体集装置のトリミング素子形成領域及びその近傍並びにトリミング部を拡大して示す平面図、断面図である。
【図３】本発明の実施形態における半導体の製造方法を示す要部断面図である。
【図４】本発明の実施形態における半導体の製造方法を示す要部断面図である。
【図５】従来の半導体装置のトリミング素子形成領域及びその近傍並びに水分等の侵入経路を拡大して示す平面図、断面図である。
【図６】特許文献１に開示された半導体装置のトリミング素子形成領域及びその近傍並びに水分等の侵入経路を拡大して示す平面図、断面図である。
【発明を実施するための形態】
【００２５】
本実施形態の半導体装置の製造方法は、レーザートリミング工程まで処理する前工程と、それ以降の工程を担当する後工程とで構成される。図１、図２はレーザートリミング工程まで終了した半導体基板の平面図及び断面図を示す。図１（Ａ）は外部引き出し電極近傍領域７３を拡大して示す平面図であり、図１（Ｂ）はそのＡ−Ａ線での断面図である。図２（Ａ）はトリミング素子形成領域７０を拡大して示す平面図、図２（Ｂ）はそのＢ−Ｂ線での断面図である。各断面図においては、発明の要旨が把握できれば良いので半導体基板１上の多層配線構造等のみを示し、半導体基板１内の各種拡散層等の構成は省略する。
【００２６】
半導体基板１の製造工程への投入からレーザートリミング工程終了までの前工程について、図１（Ｂ）に基づいて以下に簡単に説明する。半導体基板１にはＭＯＳ型トランジスタ、バイポーラ型トランジスタを含む各種デバイス素子の中から半導体装置に必要なデバイス素子等が形成される。そのために、半導体基板１に所定のイオン注入法や熱拡散法により局所的にＰ型半導体層、Ｎ型半導体層、ＰＮ分離層が形成される。また、必要に応じ、エピタキシャル層、ゲート絶縁膜、ゲート電極、素子分離絶縁膜等が所定の方法で形成される。
【００２７】
次に、半導体基板１上に絶縁膜２が所定の熱酸化法、ＣＶＤ法等により形成され、該絶縁膜２に所定のフォトエッチングによりコンタクトホールを開口する。その後、該コンタクトホール内を充填し、絶縁膜２上を被覆するアルミニューム（Ａｌ）等をスパッタ法等により堆積した後、所定のフォトエッチングにより第１層金属配線３を形成する。コンタクトホール内はＣＶＤ法等により形成されるタングステン（Ｗ）等により埋設しても良い。
【００２８】
次に、第１層金属配線３上の所定の箇所にスルーホールを有する第１の層間絶縁膜４を所定の工程を経て形成する。その後、該スルーホール内を埋め込み第１の層間絶縁膜４上を延在する第２層金属配線５を所定の方法で形成する。更に第２層金属配線５上を被覆する第２の層間絶縁膜６を形成してから、該第２の層間絶縁膜６上に第３層金属配線で構成するパッド電極端部７ａを有する外部引き出しパッド電極７を所定の方法で形成する。
【００２９】
多層配線構造は必要に応じ、さらに積層されるが、この場合、外部引き出しパッド電極７は最上層金属配線で構成される。外部引き出しパッド電極７は第２の層間絶縁膜６等に形成されたスルーホールを介して第２層金属配線５等に接続される。前述同様、スルーホールはタングステン（Ｗ）等により埋設しても良い。
【００３０】
その後、パッシベーション膜となる第１の保護層８がＣＶＤ法等で形成される。本実施形態では第１の保護層８は下層のパッシベーションシリコン酸化膜８ｂと上層のパッシベーションシリコン窒化膜（ＳｉＮ）８ａの２層構造になる。次に、第１の保護層８に所定のフォトエッチング処理を行うことにより、外部引き出しパッド電極７の一部が露出する開口端８ｃとなる開口部８ｄを形成する。
【００３１】
次に、トリミング素子形成領域７０の製造方法について、図２（Ａ）、図２（Ｂ）に基づいて説明する。原則的には、トリミング素子形成領域７０で、同一符号で示される構成は図１（Ｂ）等で示した外部引き出し電極近傍領域７３の形成のときに同時に形成される。導電性ヒューズ１０は、図１（Ｂ）に示される第１層金属配線３または第２層金属配線５で形成される場合がある。
【００３２】
この場合、出来るだけ上層にある金属配線で導電性ヒューズ１０を構成するのが望ましい。表面に近い位置に形成された導電性ヒューズ１０の方がレーザー光で溶断しやすくレーザー装置の負担を軽減できるからである。図１（Ｂ）の場合でいえば、第２層金属配線５で導電性ヒューズ１０を形成するのが好ましい。
【００３３】
本実施形態では、トリミング素子形成領域７０に形成する導電性ヒューズ１０はポリシリコン、ポリシリコンシリサイド等で形成している。この場合、導電性ヒューズ１０は絶縁膜２と半導体基板１の間に所定の方法で形成されたＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）である素子分離絶縁膜９上に形成される。導電性ヒューズ１０は必要に応じ、１本または複数本形成される。
【００３４】
図２（Ａ）では、導電性ヒューズ１０は３本の場合を示している。導電性ヒューズ１０は、両端が太く、中心部が溶断しやすいように細く形成される。３本の導電性ヒューズ１０同士は第１層金属配線３等で直列に接続される。各導電性ヒューズ１０の端部同士は第１層金属配線３等が接続され、トリミング調整対象の回路に接続される。
【００３５】
トリミング素子形成領域７０の第１の保護膜８は、図１（Ｂ）等と同時に所定の方法で開口され、開口端８ｅとなる開口部８ｆが形成される。図２（Ａ）に示すトリミング素子形成領域７０の第１の保護層８の開口部８ｆの開口面積は、図１（Ａ）に示す外部引き出しパッド電極７上の第１の保護膜の開口部８ｄの開口面積の１％より小さい僅かな領域である。
【００３６】
図１（Ｂ）、図２（Ｂ）に示すように、第１の保護膜８にそれぞれ開口部８ｄ、８ｆを形成した後、回路特性等が測定され、回路特性調整のためトリミングが必要と判断された場合、所定の導電性ヒューズ１０を溶断するため、トリミング素子形成領域７０の第１の保護層８の開口部８ｆから導電性ヒューズ１０に向けてレーザー光が照射される。
【００３７】
レーザー光は、シリコン酸化膜等からなる層間絶縁膜６等に吸収される量は少なく、大半はポリシリコン等からなる導電性ヒューズ１０で吸収される。その結果、レーザー光が照射された部分の導電性ヒューズ１０の温度が上がり、最終的には導電性ヒューズ１０が溶断されヒューズ溶断溝１０ａが形成される。      
【００３８】
そのときの内部熱応力によりヒューズ溶断溝１０ａ上の層間絶縁膜４、６、絶縁膜２にクラックが発生し、またヒューズ溶断溝１０ａ下の素子分離絶縁膜９の一部にもクラックが発生する。クラックは、図２（Ｂ）に示すように、ヒューズ溶断溝１０ａ上の層間絶縁膜４等が吹き飛ぶような大きなものからミクロなクラックまで種々の形態となり発生する。次に、テスターにより各半導体チップの良否判定がなされることにより前工程が終了し、トリミングされた半導体チップを含む複数の半導体チップが形成された半導体基板１は後工程に引き渡される。
【００３９】
図３に前工程を終了し、複数の半導体チップが形成された半導体基板１について、外部引き出し電極近傍領域７３とトリミング素子形成領域７０の拡大した断面図を、比較のため並列に且つ分離して異なる倍率で示す。前述したように、トリミング素子形成領域７０上の第１の保護層８の開口部８ｆの開口面積は、外部引き出し電極７上の第１の保護層８の開口部８ｄの開口面積に対して１％未満と小さい。そのため、同一倍率で一体として示した場合、トリミング素子形成領域７０の構成が把握しがたくなるからである。
【００４０】
後工程では、先ず、第２の保護層１１を構成する感光性ポリイミド等からなるソルダーレジストを、前工程が終了した半導体基板１上の全面にスピンコートその他の所定の方法で塗布する。ソルダーレジストは導電性ヒューズ１０のヒューズ溶断溝１０ａ内にも侵入し、該ヒューズ溶断溝１０ａ内を埋設する。
【００４１】
ヒューズ溶断溝１０ａは、前述したように、層間絶縁膜１０等に形成された複雑に入り組んだ微細な細孔で構成されている。係る細孔からなるヒューズ溶断溝１０ａ内を第２の保護層１１で埋設するためには、細孔内にソルダーレジストを十分に侵入させる必要がある。
【００４２】
従って、第２の保護層１１の材料となるソルダーレジストは、後述の第２の保護層１１上を被覆する第３の保護層１３より粘度の低いものが好ましい。また、ヒューズ溶断溝１０ａは半導体基板１により接近した領域まで延在するので、第２の保護層１１は第３の保護層１３より不純物濃度の低い高純度のものが好ましい。
【００４３】
次に、トリミング素子形成領域７０の第１の保護層８の開口部８ｆを被覆する第２の保護層１１を、前記ソルダーレジストに所定のマスクにより露光し、現像処理を行うことにより形成する。第２の保護層１１の端部は第１の保護層８の端部８ｅより外側まで延在させる。延在させる幅は、マスクずれにより開口部８ｆが第２の保護層１１から露出しない範囲で狭い方が良い。延在する幅が広すぎるとソルダーレジストで構成される第３の保護層１３に塗布ムラが生じるからである。
【００４４】
係る観点から言えば、第２の保護層１１は第１の保護層８の開口部８ｆ内が埋設される程度に薄く形成した方が好ましい。そのためには、第２の保護層１１を形成するためのマスクパターンを露光光に対して所定の透過率を有する材料で形成する方法がある。係るマスクでマスクパターン部のソルダーレジストをハーフ露光することにより、現像後、透過率に応じた所望の膜厚の第２の保護層１１を形成することができる。
【００４５】
また、第２の保護層１１は、外部引き出し電極形成領域７３の第１の保護層８の開口部８ｄに露出する外部引き出しパッド電極７上を除く全面に形成しても良い。この場合は、第２の保護層１１上を被覆する第３の保護層１３の膜厚をその分薄くすることができ、ソルダーレジストの使用量を節減できる。
【００４６】
第２の保護層１１はソルダーレジスト以外の材料で形成しても良い。例えば、ＣＶＤ法によりシリコン酸化膜等を半導体基板１上に堆積し、所定のフォトエッチング工程を経ることにより形成できる。この場合、水分等の侵入阻止力の点でシリコン窒化膜で形成するのが好ましい。ＳＯＧを半導体基板１上にスピンコート等により塗布し、トリミング素子形成領域７０のヒューズ溶断溝１０ａを埋め込んでも良い。
【００４７】
次に、図４に示すように、外部引き出し電極形成領域７３の第１の保護層８の開口部８ｄに露出する外部引き出しパッド電極７上にめっき電極１２を形成する。めっき電極１２は、第２の保護層１１が形成された半導体基板１を脱脂洗浄等してから、外部引き出しパッド電極７上に所定の膜厚のニッケル（Ｎｉ）めっき層１２ｂ、ニッケルめっき層１２ｂ上への所定の膜厚の金（Ａｕ）めっき層１２ａを所定の無電解めっき法で形成する。
【００４８】
次に、同図に示すように、第２の絶縁膜１１上を含む半導体基板１上の全面に第３の保護層１３の材料となる感光性ポリイミド等からなるソルダーレジストをスピンコート等の所定の方法で塗布する。次に、所定のフォトリソグラフィ工程を経ることによりめっき電極１２上に開口を有する第３の保護層１３を形成する。第３の保護層１３は、半導体装置の封止効果をあげるため１０μｍ程度の厚い膜厚で形成される。
【００４９】
次に、第３の保護層１３の開口に露出するめっき電極１２上にハンダメッキやハンダのスクリーン印刷等を行い熱処理することにより外部バンプ電極１４を形成する。外部バンプ電極１４は金（Ａｕ）バンプ等の他の材料でも良い。最後に半導体基板１をスクライブラインでダイシングすることにより個別化された半導体装置が完成する。
【００５０】
本実施形態によれば、レーザー光により導電性ヒューズ１０が溶断されたとき形成されるヒューズ溶断溝１０ａがレーザートリミング工程終了後に第２の保護層１１で埋設される。そのため、その後に行われるめっき電極１２を形成する工程でヒューズ溶断溝１０ａがめっき液にさらされることが無い。従って、溶断された導電性ヒューズ１０がニッケルめっきされて再接合されることが無く、また、ヒューズ溶断溝１０ａにめっき液等が残存することもないので、歩留上、信頼性上の問題が改善される。
【００５１】
前述のように、半導体装置の表面全体を封止保護する役目を有する第３の保護層１３は厚い膜厚を必要とする。しかし、面積の小さいヒューズ溶断溝１０ａを中心とする領域を埋設することが主目的である第２の保護膜１１は、第３の保護層１３より薄く形成することができる。ソルダーレジストの膜厚が薄ければ厚い場合に比べて全体の流動性が高くなり、該ソルダーレジストが幅の狭い小さな窪み部に流れ込みやすくなる。
【００５２】
従って、薄い膜厚の第２の保護層１１を構成するソルダーレジストは、膜厚の厚い第３の保護層１３を構成するソルダーレジストより流動性が高く、細孔からなるヒューズ溶断溝１０ａの奥深くまで侵入できる。また、第２の保護層１１の面積が小さいほど、流動性が高くなりソルダーレジストは細孔内に侵入しやすい。従って、第２の保護層１１は図３に示すようにトリミング素子形成領域７０を被覆する程度の小さな面積が好ましい。
【００５３】
なお、レーザートリミング工程を前工程で行わず、後工程でめっき工程が終了してから行っても良い。係る工程順序の変更によりヒューズ溶断溝１０ａ内の溶断された導電性ヒューズ１０がめっき金属により再接合等されることを防止することが可能である。この場合でも、保護層を前述同様に、膜厚の薄い第２の保護層１１でヒューズ溶断溝１０ａを埋設し、その後、全体を膜厚の厚い第３の保護層１３で被覆するのが好ましい。前述の如く、細孔内が第２の保護層１１で十分に埋設できるからである。
【符号の説明】
【００５４】
１  半導体基板    ２  絶縁膜    ３  第１層金属配線    ４  第１の層間絶縁膜
５  第２層金属配線    ６  第２の層間絶縁膜    ７  外部引き出しパッド電極
７ａ  パッド電極端部    ８  第１の保護層    ８ａ  パッシベーションシリコン窒化膜
８ｂ  パッシベーションシリコン酸化膜    ８ｃ，８ｅ  開口端部    
８ｄ，８ｆ  開口部    ９  素子分離絶縁膜    １０  導電性ヒューズ    
１０ａ  ヒューズ溶断部    １１  第２の保護層    １２  めっき電極
１２ａ  金めっき層    １２ｂ  ニッケルめっき層    １３  第３の保護層
１４  外部バンプ電極    ７０  トリミング素子形成領域    
７３  外部引き出し電極形成領域    ５１  Ｐ型半導体基板    
５２，５２ａ  Ｎ型エピタキシャル層    ５３  Ｐ＋型分離層    
５４  フィールド酸化膜    ５５  導電性ヒューズ    ５５ａ  ヒューズ溶断部
５６  層間絶縁膜    ５７  パッシベーション絶縁膜    
５８，５８ａ，５８ｂ  ガードリング    ５９  パッシベーションシリコン窒化膜
６０  ガードリング開口    ６０ａ  ガードリングとの間隔    ６２  水分等侵入経路
【図１】
2013168491.tif 000003
【図２】
2013168491.tif 000004
【図３】
2013168491.tif 000005
【図４】
2013168491.tif 000006
【図５】
2013168491.tif 000007
【図６】
2013168491.tif 000008