(57)【要約】【課題】小型の電子機器を提供する。【解決手段】この電子機器では、ＢＧＡパッケージ９の裏面の１辺に隣接するようにして信号端子Ｔ１（信号電極Ｅ１）を配置し、信号端子Ｔ１のＸ方向に隣接して信号端子Ｔ２（信号電極Ｅ２）を配置し、信号端子Ｔ１のＹ方向に隣接して電源端子Ｔ３（電源電極Ｅ３）を配置し、水晶発振子４などを囲むようにして電源配線Ｌ４，Ｌ５を配置する。これにより、隣接する２つの端子Ｔ（電極Ｅ）間に１本の配線Ｌを通過させる配線ルールで発振回路を実現できた。【選択図】図３
2013168767.tif 000002
【特許請求の範囲】
【請求項１】
水晶発振子、抵抗素子、第１のコンデンサ、第２のコンデンサ、および半導体装置を含む発振回路を搭載したプリント配線基板を備え、
前記半導体装置は、インバータを搭載した半導体チップと、前記半導体チップを搭載したパッケージとを備え、
前記パッケージの裏面には、前記裏面の１辺と平行な第１の方向に第１のピッチで配列されるとともに、前記第１の方向と直交する第２の方向に第２のピッチで配列された複数の電極が設けられ、
前記複数の電極は、
それぞれ前記インバータの出力ノードおよび入力ノードに接続された第１および第２の信号電極と、
それぞれ前記インバータの第１および第２の電源ノードに接続された第１および第２の電源電極とを含み、
前記第１の信号電極は、前記パッケージの前記裏面の前記１辺に隣接して配置され、
前記第１および第２の信号電極は、前記第２の方向に互いに隣接して配置され、
前記第１の信号電極および前記第１の電源電極は、前記第１の方向に互いに隣接して配置されている、電子機器。
【請求項２】
さらに、第３のコンデンサを備え、
前記第１および第２の電源電極は、前記第２の方向に互いに隣接して配置され、
前記抵抗素子の第１および第２の電極と、前記第１のコンデンサの第１の電極と、前記水晶発振子の第１および第２の電極と、前記第２のコンデンサの第１の電極とは、前記第１の信号電極から見て前記第２の方向に配列され、
前記第３のコンデンサの第１および第２の電極は、前記第１の電源電極から見て前記第２の方向に配列され、
前記プリント配線基板は、
前記第１の信号電極と前記抵抗素子の第１の電極とを接続する第１の信号配線と、
前記抵抗素子の第２の電極と前記第１のコンデンサの第１の電極と前記水晶発振子の第１の電極とを接続する第２の信号配線と、
前記第１の信号電極と前記第１の電源電極との間を通過し、前記第２の信号電極と前記水晶発振子の第２の電極と前記第２のコンデンサの第１の電極とを接続する第３の信号配線と、
前記第１の電源電極と前記第３のコンデンサの第１の電極とを接続する第１の電源配線と、
前記第１および第２の信号電極とそれらに隣接する他の電極群との間を通過し、前記第２の電源電極と前記第１〜第３のコンデンサの第２の電極とを接続する第２の電源配線とを備え、
前記第１および第２の電源配線は、前記水晶発振子と、前記抵抗素子と、前記第１および第２のコンデンサと、前記第１〜第３の信号配線と、前記第１および第２の信号電極とを囲むように配置されている、請求項１に記載の電子機器。
【請求項３】
前記第１の電源配線は外部から電源電圧を受け、
前記第２の電源配線は外部から接地電圧を受ける、請求項２に記載の電子機器。
【請求項４】
前記第１の電源配線は外部から接地電圧を受け、
前記第２の電源配線は外部から電源電圧を受ける、請求項２に記載の電子機器。
【請求項５】
前記抵抗素子の第１および第２の電極と、前記第１のコンデンサの第１の電極と、前記水晶発振子の第１および第２の電極と、前記第２のコンデンサの第１の電極とは、前記第１の信号電極から見て前記第２の方向に配列され、
前記プリント配線基板は、
前記第１の信号電極と前記抵抗素子の第１の電極とを接続する第１の信号配線と、
前記抵抗素子の第２の電極と前記第１のコンデンサの第１の電極と前記水晶発振子の第１の電極とを接続する第２の信号配線と、
前記第１の信号電極と前記第１の電源電極との間を通過し、前記第２の信号電極と前記水晶発振子の第２の電極と前記第２のコンデンサの第１の電極とを接続する第３の信号配線と、
前記第１の電源電極と前記第１および第２のコンデンサの第２の電極とを接続する第１の電源配線と、
前記第１および第２の信号電極とそれらに隣接する他の電極群との間を通過し、前記第１の電源電極と前記第２のコンデンサの第２の電極を接続する第２の電源配線とを備え、
前記第１および第２の電源配線は、前記水晶発振子と、前記抵抗素子と、前記第１および第２のコンデンサと、前記第１〜第３の信号配線と、前記第１および第２の信号電極とを囲むように配置されている、請求項１に記載の電子機器。
【請求項６】
前記第１および第２の電源配線は外部から接地電圧を受ける、請求項５に記載の電子機器。
【請求項７】
前記第１および第２の電源配線は外部から電源電圧を受ける、請求項５に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器に関し、たとえば発振回路を搭載したプリント配線基板を備えた電子機器に好適に利用できるものである。
【背景技術】
【０００２】
従来より、水晶発振子、抵抗素子、２つのコンデンサ、および半導体装置（インバータ）を含む発振回路を搭載したプリント配線基板を備えた電子機器がある（たとえば、特許文献１，２参照）。
【０００３】
また、ＩＣチップの上に水晶発振子を搭載し、それらをパッケージに収容したものもある（たとえば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１６２６４３号公報
【特許文献２】特開昭６１−２１６５２３号公報
【特許文献３】特開２０１０−３４０９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１，２の電子機器において、半導体装置としてＢＧＡ（Ball Grid Arreay)パッケージを含むものを使用した場合、ＢＧＡパッケージの裏面の電極（半田ボール）間にプリント配線基板表面の配線を通過させる必要がある。従来は、隣接する２つの電極間に２本の配線を通過させていた。しかし、近年、ＢＧＡパッケージの小型化が進められ、電極間の隙間が小さくなってきたので、隣接する２つの電極間に２本の配線を通すことは困難になってきた。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態では、第１の信号電極はパッケージの裏面の１辺に隣接して配置され、第１および第２の信号電極はその１辺と直交する方向に互いに隣接して配置され、第１の信号電極および第１の電源電極はその１辺と平行な方向に互いに隣接して配置される。
【発明の効果】
【０００８】
前記一実施の形態によれば、第１の信号電極および第１の電源電極をパッケージの外周に沿って配置し、第２の信号電極を第１の信号電極の内側に配置した。これにより、隣接する２つの電極間に１本の配線を通過させる配線ルールを採用することが可能になった。
【図面の簡単な説明】
【０００９】
【図１】本願の実施の形態１による電子機器の要部を示す回路ブロック図である。
【図２】図１に示した半導体装置の構成を示す図である。
【図３】図１に示したプリント配線基板の表面のレイアウトを示す図である。
【図４】実施の形態１の比較例を示す回路ブロック図である。
【図５】図４に示したプリント配線基板の表面のレイアウトを示す図である。
【図６】本願の実施の形態２による電子機器の要部を示す回路ブロック図である。
【図７】図６に示したプリント配線基板の表面のレイアウトを示す図である。
【発明を実施するための形態】
【００１０】
デジタル民生機器は多機能ではあるが、価格が下落し続けている。そのため、デジタル民生機器の構成部材については、多機能を保ったまま低コスト化を進める必要がある。構成部材のキーデバイスであるＬＳＩ(Large Scale Integration)としては、多機能を実現するため、一般にＢＧＡパッケージ構造のＬＳＩが使用される。また、ＬＳＩの低コスト化を図るため、ＢＧＡパッケージの電極のピッチの狭小化とＢＧＡパッケージの外形の小型化が進められている。一方、ＬＳＩを実装するプリント配線基板については、低コスト化を図るためにデザインルールを微細化せずに配線層数の低減化が進められている。
【００１１】
したがって、プリント配線基板のデザインルールが変わらずにＢＧＡパッケージの電極のピッチが小さくなるので、ＢＧＡパッケージの隣接する２つの電極間にプリント配線基板の２本の配線を通過させることができなくなるという課題が発生する。
【００１２】
また、小面積のＢＧＡパッケージの近傍に多数の配線が密集するので、クロストークが起こり易くなり、信号の波形品質を確保することが困難になるという課題も発生する。
【００１３】
また、ＤＤＲ(Double date rate)、ＬＶＤＳ(low Voltage differential signaling)、ＨＤＭＩ(High Definition Multimedia Interface）等の高速インターフェースを備えたデジタル民生機器用ＬＳＩのクロック源としては水晶発振子が一般的である。クロック信号の波形品質は高速インターフェースのクロックジッタ特性に影響するので、クロック信号の波形品質を確保することが可能なレイアウト設計が必要である。
【００１４】
そこで、ＢＧＡパッケージの電極間に１本の配線を通過させる配線ルールで、クロック信号の波形品質を高く維持しながら、水晶発振子などをプリント配線基板に効率的にレイアウトする方法を考案した。
【００１５】
［実施の形態１］
図１は、本願の実施の形態１による電子機器の要部を示す回路ブロック図である。図１において、この電子機器は、プリント配線基板１を備える。プリント配線基板１の表面には、コンデンサ２，３、水晶発振子４、抵抗素子５、および半導体装置（ＬＳＩ）６が搭載されている。
【００１６】
半導体装置６は、図２に示すように、インバータ７などを搭載した半導体チップ８と、その半導体チップ８を搭載したＢＧＡパッケージ９とを含む。ＢＧＡパッケージ９の裏面には、複数の電極（半田ボール）Ｅが格子状に配列されている。各電極Ｅは、ＢＧＡパッケージ９の配線などを介して半導体チップ８の所定のパッドに接続されている。
【００１７】
図１に戻って、ＢＧＡパッケージ９の複数の電極Ｅの一部は、インバータ７用の信号電極Ｅ１，Ｅ２および電源電極Ｅ３，Ｅ４として使用されている。信号電極Ｅ１はインバータ７の出力ノードに接続され、信号電極Ｅ２はインバータ７の入力ノードに接続される。電源電極Ｅ４はインバータ７の電源ノード７ａに接続され、電源電極Ｅ３はインバータ７の電源ノード７ｂに接続される。インバータ７は、電源ノード７ａ，７ｂ間に与えられる電源電圧によって駆動され、入力ノードに与えられた信号の反転信号を出力する。
【００１８】
また、プリント配線基板１の表面には、信号端子Ｔ１，Ｔ２および電源端子Ｔ３〜Ｔ６が形成されている。端子Ｔ１〜Ｔ４の表面には、それぞれ電極Ｅ１〜Ｅ４が半田付けされる。電源端子Ｔ５は外部から電源電圧ＶＣＣを受け、電源端子Ｔ６は外部から接地電圧ＶＳＳを受ける。
【００１９】
また、プリント配線基板１の表面には、信号配線Ｌ１〜Ｌ３および電源配線Ｌ４〜Ｌ６が形成されている。信号配線Ｌ１は、信号端子Ｔ１と抵抗素子５の第１の電極との間に接続されている。信号配線Ｌ２は、抵抗素子５の第２の電極とコンデンサ３の第１の電極と水晶発振子４の第１の電極とを接続している。信号配線Ｌ３は、信号端子Ｔ２と水晶発振子４の第２の電極とコンデンサ２の第１の電極とを接続している。
【００２０】
電源配線Ｌ４は、電源端子Ｔ３とコンデンサ２，３の第２の電極とを接続している。電源配線Ｌ４の一部は、信号配線Ｌ３に隣接して配置されている。電源配線Ｌ５は、電源端子Ｔ３，Ｔ６とコンデンサ３の第２の電極とを接続している。電源配線Ｌ６は、電源端子Ｔ４，Ｔ５間に接続されている。電源配線Ｌ４，Ｌ５は、コンデンサ２，３、水晶発振子４、抵抗素子５、信号配線Ｌ１〜Ｌ３、および信号端子Ｔ１，Ｔ２を囲むように配置されている。
【００２１】
電源配線Ｌ４，Ｌ５は、発振回路のリターン電流経路（コプレナグランド）を構成する。また、電源配線Ｌ４，Ｌ５は、発振回路で生成されたクロック信号ＣＬＫと、プリント配線基板１上の他の回路の信号とのクロストークを防止するガードグランドを構成する。
【００２２】
コンデンサ２，３、水晶発振子４、抵抗素子５、およびインバータ７は発振回路を構成し、インバータ７は所定周波数のクロック信号ＣＬＫを出力する。クロック信号ＣＬＫは、半導体装置６内の他の回路に供給される。半導体装置６は、クロック信号ＣＬＫに同期して動作する。
【００２３】
図３は、プリント配線基板１の表面のレイアウトを示す図である。図３において、プリント配線基板１の表面のうちの半導体装置６すなわちＢＧＡパッケージ９が搭載される領域には、複数の端子Ｔが行列状に配置されている。複数の端子Ｔは、それぞれＢＧＡパッケージ９の裏面の複数の電極Ｅに対応して、図中のＸ方向（基板１の長辺方向）に所定のピッチＰｘで配列されるとともに、図中のＹ方向（基板１の短辺方向）に所定のピッチＰｙで配列されている。また、４つの端子Ｔの中央には、貫通ビアＶも配置されている。
【００２４】
換言すると、ＢＧＡパッケージ９の裏面には、複数の電極Ｅが行列状に配置されている。複数の電極Ｅは、それぞれプリント配線基板１の表面の複数の端子Ｔに対応して、図中のＸ方向（ＢＧＡパッケージ９の１辺に垂直な方向）に所定のピッチＰｘで配列されるとともに、図中のＹ方向（ＢＧＡパッケージ９の１辺に平行な方向）に所定のピッチＰｙで配列されている。
【００２５】
信号端子Ｔ１は、ＢＧＡパッケージ９の１辺に隣接するように配置されている。信号端子Ｔ１，Ｔ２は、Ｘ方向に互いに隣接して配置されている。信号端子Ｔ１と電源端子Ｔ３は、Ｙ方向に互いに隣接して配置されている。
【００２６】
換言すると、信号電極Ｅ１は、信号端子Ｔ１に対応して、ＢＧＡパッケージ９の１辺に隣接するように配置されている。信号電極Ｅ１，Ｅ２は、それぞれ信号端子Ｔ１，Ｔ２に対応して、Ｘ方向に互いに隣接して配置されている。信号電極Ｅ１と電源電極Ｅ３は、それぞれ信号端子Ｔ１と電源端子Ｔ３に対応して、Ｙ方向に互いに隣接して配置されている。
【００２７】
また、プリント配線基板１の表面には、複数の配線Ｌが形成されている。各端子Ｔは、対応の配線Ｌの一方端に接続されている。各配線Ｌの他方端は、基板１の表面の外付け部品などに接続されるか、貫通ビアＶを介して基板１の裏面の配線（図示せず）に接続されている。
【００２８】
抵抗素子５の第１および第２の電極と、コンデンサ３の第１の電極と、水晶発振子４の第１および第２の電極４ａ，４ｂと、コンデンサ２の第１の電極とは、信号端子Ｔ１（すなわち信号電極Ｅ１）から見てＸ方向に配列されている。
【００２９】
信号配線Ｌ１は、Ｘ方向に延在し、信号端子Ｔ１と抵抗素子５の第１の電極との間に接続されている。信号配線Ｌ２は、Ｘ方向に延在し、抵抗素子５の第２の電極とコンデンサ３の第１の電極と水晶発振子４の第１の電極４ａとを接続している。信号配線Ｌ３は、信号端子Ｔ１と電源端子Ｔ３との間を通過し、信号端子Ｔ２と水晶発振子４の第２の電極４ｂとコンデンサ２の第１の電極とを接続している。信号配線Ｌ３は、信号配線Ｌ１，Ｌ２に隣接している。
【００３０】
電源配線Ｌ４は、電源端子Ｔ３とコンデンサ２，３の第２の電極との間に接続されている。電源配線Ｌ４の一部は、信号配線Ｌ３に隣接して配置されている。電源配線Ｌ５は、信号端子Ｔ１，Ｔ２とそれらに隣接する他の端子Ｔ群との間を通過し、電源端子Ｔ３とコンデンサ３の第２の電極との間に接続されている。電源配線Ｌ４，Ｌ５は、コンデンサ２，３、水晶発振子４、抵抗素子５、信号配線Ｌ１〜Ｌ３、および信号端子Ｔ１，Ｔ２を囲むように配置されている。
【００３１】
この実施の形態１では、信号端子Ｔ１，Ｔ２（信号電極Ｅ１，Ｅ２）がＸ方向に互いに隣接して配置され、信号端子Ｔ１（信号電極Ｅ１）と電源端子Ｔ３（電源電極Ｅ３）がＹ方向に互いに隣接して配置され、電源端子Ｔ３（電源電極Ｅ３）と電源配線Ｌ４，Ｌ５で環状のシールド部材を構成する。これにより、隣接する２つの端子Ｔ（電極Ｅ）間に１本の配線Ｌのみを通過させる配線ルールを採用することが可能となった。
【００３２】
このような配線ルールを採用したので、プリント配線基板１の配線幅および配線間隔を大きくすることができ、プリント配線基板１の低コスト化を図ることができる。また、ＢＧＡパッケージ９の電極Ｅのピッチを小さくすることができ、ＢＧＡパッケージ９の小型化、低コスト化を図ることができる。
【００３３】
ＢＧＡパッケージ９の水晶発振子４側の１辺を通過する配線Ｌのうち発振回路に関連する配線Ｌの数は、図３に示されている４本の配線Ｌ１，Ｌ３〜Ｌ５と、図３に示されていないが図１に示されている配線Ｌ６との合計５本となる。この配線数は、後述する比較例よりも１本少なくなる。ＢＧＡパッケージ９を小型化すると、ＢＧＡパッケージ９の外周が短くなるので、ＢＧＡパッケージ９から引き出せる配線Ｌの数が減ってしまう。しかし、本実施の形態１では、発振回路に関連する配線Ｌの本数を減らしたので、ＢＧＡパッケージ９の小型化を図ることができる。
【００３４】
なお、この実施の形態１では、電源端子Ｔ５，Ｔ６にそれぞれ電源電圧ＶＣＣおよび接地電圧ＶＳＳを印加したが、逆に、電源端子Ｔ５，Ｔ６にそれぞれ接地電圧ＶＳＳおよび電源電圧ＶＣＣを印加しても、発振回路は同様に動作し、同じ効果が得られる。
【００３５】
また、信号端子Ｔ１とＴ２（信号電極Ｅ１とＥ２）の位置を入れ換えてもよい。すなわち、信号端子Ｔ２（信号電極Ｅ２）をＢＧＡパッケージ９の１辺に隣接させて配置し、信号端子Ｔ２，Ｔ１（信号電極Ｅ２，Ｅ１）をＸ方向に互いに隣接させて配置し、信号配線Ｌ１，Ｌ２および抵抗素子５の位置と信号配線Ｌ３の位置とを入れ換えてもよい。この場合も、発振回路は同様に動作し、同じ効果が得られる。
【００３６】
［比較例］
図４は、実施の形態１の比較例となる電子機器の要部を示す回路ブロック図であって、図１と対比される図である。また、図５は、図４に示したプリント配線基板１１の表面のレイアウトを示す図であって、図３と対比される図である。
【００３７】
図４および図５を参照して、この比較例が実施の形態１と異なる点は、プリント配線基板１、半導体装置６、およびＢＧＡパッケージ９がそれぞれプリント配線基板１１、半導体装置１２、およびＢＧＡパッケージ１３で置換されている点である。
【００３８】
この電子機器では、信号端子Ｔ１，Ｔ２（信号電極Ｅ１，Ｅ２）はＸ方向に互いに隣接して配置されているが、電源端子Ｔ３（電源電極Ｅ３）は信号端子Ｔ１，Ｔ２（信号電極Ｅ１，Ｅ２）から離れた位置に配置されている。この結果、電源配線Ｌ４とＬ５が電源端子Ｔ３（電源電極Ｅ３）を介さずに直接接続されて環状のシールド部材を構成している。また、電源端子Ｔ３，Ｔ６間に電源配線Ｌ７が接続されている。
【００３９】
また、隣接する２つの端子Ｔ（電極Ｅ）間に２本の配線Ｌを通過させる配線ルールが採用されている。このため、信号配線Ｌ３と電源配線Ｌ４は、信号端子Ｔ１（信号電極Ｅ１）とその隣の端子Ｔ（電極Ｅ）との間を通っている。
【００４０】
この比較例では、電極Ｅ間に２本の配線Ｌを通す配線ルールを採用したので、半導体装置１２の低コスト化を図るために電極Ｅのピッチが狭いＢＧＡパッケージを採用するためには、プリント配線基板１１の配線幅および配線間隔を狭くする必要がある。そのようなプリント配線基板１１を製造するためには、高精度で高価な製造装置が必要となり、結果としてプリント配線基板１１がコスト高になる。
【００４１】
また、ＢＧＡパッケージ１３の水晶発振子４側の１辺を通過する配線Ｌのうち発振回路に関連する配線Ｌの数は、図５に示されている４本の配線Ｌ１，Ｌ３〜Ｌ５と、図５に示されていないが図４に示されている配線Ｌ６，Ｌ７との合計６本となる。この配線数は、実施の形態１よりも１本多くなる。ＢＧＡパッケージ１３を小型化すると、ＢＧＡパッケージ１３の外周が短くなるので、ＢＧＡパッケージ１３から引き出せる配線Ｌの数が減ってしまう。したがって、発振回路に関連する配線Ｌの本数が増えると、ＢＧＡパッケージ１３の小型化を図ることが困難になる。
【００４２】
［実施の形態２］
図６は、本願の実施の形態２による電子機器の要部を示す回路ブロック図であって、図１と対比される図である。また、図７は、図６に示したプリント配線基板２１の表面のレイアウトを示す図であって、図３と対比される図である。
【００４３】
図６および図７を参照して、この実施の形態２が実施の形態１と異なる点は、プリント配線基板１、半導体装置６、およびＢＧＡパッケージ９がそれぞれプリント配線基板２１、半導体装置２２、およびＢＧＡパッケージ２３で置換され、コンデンサ２４が追加されている点である。
【００４４】
この電子機器においては、電源端子Ｔ３，Ｔ４（電源電極Ｅ３，Ｅ４）が図中のＸ方向に互いに隣接して配置される。また、コンデンサ２４の第１および第２の電極は、電源端子Ｔ３（電源電極Ｅ３）から見てＸ方向に配置される。
【００４５】
電源端子Ｔ５，Ｔ６は、それぞれ外部から接地電圧ＶＳＳおよび電源電圧ＶＣＣを受ける。電源端子Ｔ３，Ｔ６およびコンデンサ２４の第１の電極は、電源配線Ｌ１１によって接続される。電源配線Ｌ１１は、信号配線Ｌ３に隣接して配置される。コンデンサ２，３，２４の第２の電極は、配線Ｌ１２によって接続される。コンデンサ３の第２の電極と電源端子Ｔ４は、配線Ｌ１３によって接続される。電源配線Ｌ１３は、信号端子Ｔ１，Ｔ２（信号電極Ｅ１，Ｅ２）と、それらと隣接する端子Ｔ（電極Ｅ）群との間を通過する。電源配線Ｌ１１〜Ｌ１３は、コンデンサ２，３、水晶発振子４、抵抗素子５、信号配線Ｌ１〜Ｌ３、および信号端子Ｔ１，Ｔ２を囲むように配置されている。
【００４６】
この実施の形態２では、信号端子Ｔ１，Ｔ２（信号電極Ｅ１，Ｅ２）がＸ方向に互いに隣接して配置され、信号端子Ｔ１（信号電極Ｅ１）と電源端子Ｔ３（電源電極Ｅ３）がＹ方向に互いに隣接して配置され、電源端子Ｔ３，Ｔ４（電源電極Ｅ３，Ｅ４）がＸ方向に互いに隣接して配置される。また、電源端子Ｔ３，Ｔ４（電源電極Ｅ３，Ｅ４）と電源配線Ｌ１１〜Ｌ１３で環状のシールド部材を構成する。これにより、隣接する２つの端子Ｔ（電極Ｅ）間に１本の配線Ｌのみを通過させる配線ルールで発振回路を実現することができた。
【００４７】
このような配線ルールで発振回路を実現したので、プリント配線基板２１の配線幅および配線間隔を大きくすることができ、プリント配線基板２１の低コスト化を図ることができる。また、ＢＧＡパッケージ２３の電極Ｅのピッチを小さくすることができ、ＢＧＡパッケージ２３の小型化、低コスト化を図ることができる。
【００４８】
ＢＧＡパッケージ２３の水晶発振子４側の１辺を通過する配線Ｌのうち発振回路に関連する配線Ｌの数は、図３に示されている配線Ｌ１，Ｌ３，Ｌ１１，Ｌ１３の合計４本となる。この配線数は、比較例よりも２本少ない。ＢＧＡパッケージ２３を小型化すると、ＢＧＡパッケージ２３の外周が短くなるので、ＢＧＡパッケージ２３から引き出せる配線Ｌの数が減ってしまう。しかし、本実施の形態２では、発振回路に関連する配線Ｌの本数を減らしたので、ＢＧＡパッケージ２３の小型化を図ることができる。
【００４９】
なお、この実施の形態２では、電源端子Ｔ５，Ｔ６にそれぞれ接地電圧ＶＳＳおよび電源電圧ＶＣＣを印加したが、逆に、電源端子Ｔ５，Ｔ６にそれぞれ電源電圧ＶＣＣおよび接地電圧ＶＳＳを印加しても発振回路は同様に動作し、同じ効果が得られる。
【００５０】
また、信号端子Ｔ１とＴ２（信号電極Ｅ１とＥ２）の位置を入れ換えてもよい。すなわち、信号端子Ｔ２（信号電極Ｅ２）をＢＧＡパッケージ９の１辺に隣接させて配置し、信号端子Ｔ２，Ｔ１（信号電極Ｅ２，Ｅ１）をＸ方向に互いに隣接させて配置し、信号配線Ｌ１，Ｌ２および抵抗素子５の位置と信号配線Ｌ３の位置とを入れ換えてもよい。この場合も、発振回路は同様に動作し、同じ効果が得られる。
【００５１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００５２】
１，１１，２１  プリント配線基板、２，３，２４  コンデンサ、４  水晶発振子、５  抵抗素子、６，１２，２２  半導体装置、７  インバータ、７ａ，７ｂ  電源ノード、８  半導体チップ、９，１３，２３  ＢＧＡパッケージ、Ｅ  電極、Ｅ１，Ｅ２  信号電極、Ｅ３，Ｅ４  電源電極、Ｌ  配線、Ｌ１〜Ｌ３  信号配線、Ｌ４〜Ｌ７，Ｌ１１〜Ｌ１３  電源配線、Ｔ  端子、Ｔ１，Ｔ２  信号端子、Ｔ３〜Ｔ６  電源端子、Ｖ  貫通ビア。
【図１】
2013168767.tif 000003
【図２】
2013168767.tif 000004
【図３】
2013168767.tif 000005
【図４】
2013168767.tif 000006
【図５】
2013168767.tif 000007
【図６】
2013168767.tif 000008
【図７】
2013168767.tif 000009