(57)【要約】【課題】半導体チップの外部から素子領域への金属汚染を低減する。【解決手段】半導体基板の厚さ方向に貫通する絶縁領域４と、該絶縁領域の周囲に半導体基板に導入された欠陥層３とを有し、絶縁領域４は、少なくとも欠陥層３が繋がる間隔で、例えば半導体チップの外周領域に配置され、欠陥層３が金属不純物をトラップするゲッタリング効果を示す。【選択図】図３
2013182985.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の厚さ方向に貫通する複数の絶縁領域と、
前記絶縁領域の周囲の前記半導体基板に導入された欠陥層とを有し、
前記絶縁領域は、少なくとも隣接する絶縁領域周囲の前記欠陥層が繋がる間隔で配置されることを特徴とする半導体装置。
【請求項２】
前記絶縁領域は、前記半導体基板に凹部を形成し、該凹部内に絶縁材料を埋め込んだ後、前記凹部形成面とは対向する面から、前記基板を研削して前記絶縁材料を露出させて形成され、前記凹部深さの１／２以下の間隔で配置される請求項１に記載の半導体装置。
【請求項３】
前記絶縁領域は、環状の絶縁領域である請求項１又は２に記載の半導体装置。
【請求項４】
前記環状の絶縁領域の内周域に、前記半導体基板を貫通する貫通電極を有する請求項３に記載の半導体装置。
【請求項５】
前記絶縁領域は、１チップの半導体装置の外周領域に配置される請求項１乃至４の何れか１項に記載の半導体装置。
【請求項６】
前記絶縁領域は、前記１チップの半導体装置の外周領域の対向する２辺に配置される請求項５に記載の半導体装置。
【請求項７】
前記絶縁領域は、前記１チップの半導体装置の外周領域の全周に配置される請求項５に記載の半導体装置。
【請求項８】
前記絶縁領域は、金属汚染から保護すべき半導体素子領域を囲むように配置される請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項９】
半導体基板の厚さ方向に形成された複数の絶縁領域と、
前記絶縁領域の周囲に前記半導体基板に導入された欠陥層とを有し、
前記絶縁領域は、少なくとも隣接する絶縁領域周囲の前記欠陥層が繋がる間隔で配置されており、前記欠陥層は、前記半導体基板の一主面から他の主面にかけて厚み方向に連続していることを特徴とする半導体装置。
【請求項１０】
半導体層に複数の凹部をドライエッチングにて形成する工程と、
前記凹部内に絶縁材料を埋め込む工程と、
を有し、
前記凹部は、前記凹部形成時に少なくとも隣接する凹部周囲の半導体層に導入された欠陥層が繋がるように配置され、最終的に前記欠陥層は前記半導体層からなる半導体基板の一主面から他の主面にかけて厚み方向に連続することを特徴とする半導体装置の製造方法。
【請求項１１】
前記凹部形成面とは異なる面から、前記半導体層を研削して前記半導体基板の厚さとすると共に、前記絶縁材料を露出させる工程をさらに有する請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記複数の凹部を、該凹部深さの１／２以下の間隔で形成する請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
前記凹部は環状に形成される請求項１０乃至１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記環状の凹部に絶縁材料を埋め込んで形成される絶縁領域の内周域に、前記半導体基板を貫通する貫通電極を形成する工程をさらに有する請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記凹部は、１チップの半導体装置の外周領域に形成される請求項１０乃至１４のいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記凹部は、前記１チップの半導体装置の外周領域の対向する２辺に前記欠陥層が繋がるように形成される請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記凹部は、前記１チップの半導体装置の外周領域の全周に前記欠陥層が繋がるように形成される請求項１５に記載の半導体装置の製造方法。
【請求項１８】
前記凹部は、金属汚染から保護すべき半導体素子領域を囲むように形成される請求項１０乃至１７のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。詳しくは、チップ内部への金属汚染を低減した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体チップを搭載した電子機器の小型化に対応するため、複数の半導体チップを、貫通電極を用いて積層した半導体装置の開発が行われている。
【０００３】
例えば、特許文献１には、シリコンなどの半導体基板を貫通するビア（Through Silicon (Substrate) Via：TSV）を含む貫通電極、および貫通電極の側面外周に設けられるとともにシリコン基板を貫通する第一絶縁リングを有する半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような貫通電極を作製する中間工程や、組み立て工程時などには、チップ周辺（切断面）から拡散してくる金属不純物が、半導体素子部に侵入して悪影響を及ぼすことがある。
【課題を解決するための手段】
【０００６】
貫通電極を囲む絶縁リングを形成するために、半導体基板に凹部をドライエッチングにて深く形成する必要があるが、その際、凹部周辺の半導体基板には欠陥層ができていることを本発明者は確認した。さらに検討したところ、この欠陥層は、金属不純物をトラップする領域として機能することを見出し、本発明に到達したものである。
【０００７】
すなわち、本発明の一実施形態によれば、
半導体基板の厚さ方向に貫通する複数の絶縁領域と、
前記絶縁領域の周囲の前記半導体基板に導入された欠陥層とを有し、
前記絶縁領域は、少なくとも隣接する絶縁領域周囲の前記欠陥層が繋がる間隔で配置されることを特徴とする半導体装置、
が提供される。
【０００８】
また、本発明の別の実施形態によれば、
半導体層に複数の凹部をドライエッチングにて形成する工程と、
前記凹部内に絶縁材料を埋め込む工程と、
を有し、
前記凹部は、前記凹部形成時に少なくとも隣接する凹部周囲の半導体層に導入された欠陥層が繋がるように配置され、最終的に前記欠陥層は前記半導体層からなる半導体基板の一主面から他の主面にかけて厚み方向に連続することを特徴とする半導体装置の製造方法、
が提供される。
【発明の効果】
【０００９】
本発明によれば、半導体基板に凹部形成時のドライエッチングにより、半導体基板に凹部周囲に欠陥層が形成されることを利用して、この欠陥層を繋げることで、この欠陥層にチップ外部からの金属不純物をトラップすることができる。
【図面の簡単な説明】
【００１０】
【図１】ＴＳＶトレンチ形成後の欠陥層の状態を示す模式的断面図である。
【図２】貫通電極作成後の模式的断面図である。
【図３】ＴＳＶ絶縁トレンチの配置例を説明する模式的平面図である。
【図４】本発明の変形例を示す模式的平面図である。
【図５】本発明の他の変形例を示す模式的平面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施形態を具体的に説明するが、本発明はこれらの実施形態のみに限定されるものではなく、本発明の範囲内において適宜変更可能なものである。
【００１２】
図１は、半導体基板（シリコン基板１）にＴＳＶトレンチ２をドライエッチングで形成した後の模式的断面図を示す。ＴＳＶトレンチ２をドライエッチングで形成すると、ＴＳＶトレンチ２の周囲のシリコン基板１には欠陥が多くできた領域（欠陥層３）が形成される。例えば、ＴＳＶトレンチ２の深さＨを４０μｍに形成すると、有効な欠陥が生じる範囲ＤＬはトレンチから１０μｍ程度の領域となる。すなわち、隣接するＴＳＶトレンチの配置間隔を２０μｍ以下にすることにより、欠陥層３が繋がった状態とすることができる。したがって、ＴＳＶトレンチ２を、ＴＳＶトレンチ２の深さＨの１／２以下となる間隔で複数形成することで、隣接するＴＳＶトレンチ間で欠陥層が繋がった構造を得ることができる。なお、この例では環状のＴＳＶトレンチ２を形成しているため、ＴＳＶトレンチ２の内周域に欠陥層３が形成されていない領域が存在するが、外周側で繋がっていればよい。
【００１３】
図２は、このように形成したＴＳＶトレンチ２内に絶縁膜を埋め込んで絶縁領域（ＴＳＶ絶縁トレンチ）４を形成した後、裏面から研削してＴＳＶ絶縁トレンチ４を露出させ、その後、貫通電極形成用のホールを環状のＴＳＶ絶縁トレンチ４の内周領域に形成し、導体を埋め込んで貫通電極５を形成した状態を示す。この段階でＴＳＶ絶縁トレンチ４の内周領域に欠陥層が形成されていない領域は貫通電極５に置き換わっている。図２に示すように、外部から拡散してきた金属不純物６は、欠陥層３に捉えられ、チップ内部への侵入を阻止することができる。
【００１４】
このように、ＴＳＶトレンチ２は、チップ外部からの金属不純物の侵入を阻止するために、チップ外周領域に設けることが好ましい。図３は、チップ外周領域にＴＳＶ絶縁トレンチ４を形成し、貫通電極５をそれぞれ形成した例を示す。図３（ａ）では外周域全周に欠陥層３が形成される様にＴＳＶ絶縁トレンチ４を配置した例を示している。また、図３（ｂ）では、チップの長辺側の対向する２辺にＴＳＶ絶縁トレンチ４を配置した例を、図３（ｃ）では、チップの短辺側の対向する２辺にＴＳＶ絶縁トレンチ４を配置した例をそれぞれ示す。これらの配置は、チップ内に形成される半導体素子の配置状況を勘案して適宜有効に金属汚染が防止できるように選択することができる。なお、これらの例は、模式的に説明する平面図を示したもので、ＴＳＶ絶縁トレンチ４の数や大きさは、実際の装置とは異なる。また、ＴＳＶ絶縁トレンチ４内周域に形成される貫通電極は、実際に半導体装置に必要な電流を流す貫通電極である必要はなく、ダミーの貫通電極を形成しても良い。また、ＴＳＶ絶縁トレンチ４のみでも良い。
【００１５】
図４は、半導体チップの中央部に貫通電極を有するＴＳＶ絶縁トレンチ４を形成し、チップの外周領域には貫通電極を設けずに、ＴＳＶ絶縁トレンチ４のみを配置した例を示す。このように、絶縁トレンチを形成することで欠陥層３が形成されることから、必要なゲッタリング効果を得ることができる。また、この例から理解されるように、ＴＳＶ絶縁トレンチ４の配置は、チップ外周領域のみに限定されず、金属不純物の拡散から保護したい領域（素子領域ＤＡ）の周囲に形成すればよい。
【００１６】
環状のＴＳＶ絶縁トレンチ４は、図３，図４に示すような円形である必要はなく、矩形や６角形などの多角形状に形成しても良い。また、環状構造は１重である必要はなく、２重以上の多重構造としても良い。その場合は最外周のＴＳＶ絶縁トレンチ間の間隔を、欠陥層が繋がるように配置すればよい。
【００１７】
図５は、さらに本発明の変形例を示すもので、チップの外周域に複数の直線状の溝を形成してＴＳＶ絶縁トレンチ４’を形成した例を示している。このように、貫通電極の形成に係わらず、外周領域或いは金属拡散を防止したい領域の周囲に欠陥層３を形成する様にしても良い。このようにＴＳＶ絶縁トレンチは、環状構造に限定されるものではない。工程数の増加を抑えるという観点からは、貫通電極の形成される半導体装置に適用することがより好ましい。
【００１８】
以上の例では、ＴＳＶ絶縁トレンチ４又は４’を半導体装置形成工程の比較的初期段階で実施するビアファースト方式による例を示しているが、これに限定されず、半導体基板の一主面側に必要な半導体素子等を形成した後、裏面研削して半導体基板の厚さを減じた後、裏面側からＴＳＶ絶縁トレンチ４又は４’を形成するビアラスト方式を採用しても良い。半導体装置の製造工程中の金属拡散を防止する観点からはビアファースト方式を採用することが好ましい。
【００１９】
なお、研削した裏面には、窒化シリコン膜などのバリア性の膜を形成することで、裏面からの金属不純物の侵入を阻止することができる。
【００２０】
その他の半導体素子や配線、外部接続端子等は従来公知の方法で形成でき、例えば、特許文献１に開示される方法を参照することができる。
【００２１】
以上の通り、本発明では、金属不純物の拡散から保護したい領域の周囲に欠陥層を形成するように、半導体基板に凹部をドライエッチングで形成して欠陥層を凹部周囲に導入し、その凹部に絶縁材料を埋め込んで絶縁領域を形成する工程を有し、欠陥層同士が繋がるように凹部を配置すればよい。また、欠陥層は、図１に示すように、凹部底にも導入されることから、最終的に欠陥層が半導体基板の一主面からの他の主面にかけて厚み方向に連続していれば良く、絶縁領域が半導体基板を貫通していない構成も可能である。
【符号の説明】
【００２２】
１  半導体基板
２  ＴＳＶトレンチ
３  欠陥層
４  ＴＳＶ絶縁トレンチ（絶縁領域）
５  貫通電極
６  金属不純物
【図１】
2013182985.tif 000003
【図２】
2013182985.tif 000004
【図３】
2013182985.tif 000005
【図４】
2013182985.tif 000006
【図５】
2013182985.tif 000007