(57)【要約】【課題】温度変化が生じても、得られる物理量の誤差を小さく抑えることができるセンサ回路の提供。【解決手段】センサと、上記センサから出力される信号の、所定の期間における電圧値または電流値を取得し、保持するサンプリング回路と、保持されている上記電圧値または電流値をアナログからデジタルに変換するアナログデジタル変換回路と、を有し、上記サンプリング回路は、上記電圧値または電流値を取得し、保持するためのスイッチを有し、上記スイッチは、チャネル形成領域に酸化物半導体を含むトランジスタを有する。【選択図】図１
2013168926.tif 000002
【特許請求の範囲】
【請求項１】
信号の、所定の期間における電圧値または電流値を取得し、保持するサンプリング回路と、保持されている前記電圧値または電流値をアナログからデジタルに変換するアナログデジタル変換回路と、を有し、
前記サンプリング回路は、前記電圧値または電流値を取得し、保持するためのスイッチを有し、
前記スイッチは、チャネル形成領域に酸化物半導体を含むトランジスタを有する回路。
【請求項２】
請求項１において、
前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含む回路。
【請求項３】
センサと、前記センサから出力される信号の、所定の期間における電圧値または電流値を取得し、保持するサンプリング回路と、保持されている前記電圧値または電流値をアナログからデジタルに変換するアナログデジタル変換回路と、を有し、
前記サンプリング回路は、前記電圧値または電流値を取得し、保持するためのスイッチを有し、
前記スイッチは、チャネル形成領域に酸化物半導体を含むトランジスタを有するセンサ回路。
【請求項４】
請求項３において、
前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含むセンサ回路。
【請求項５】
検出対象の物理量を情報として含むデジタルの第１信号を生成するセンサ回路と、出力装置と、前記第１信号を用いて前記出力装置の動作を制御する信号処理回路と、を有し、
前記センサ回路は、前記検出対象の物理量を情報として含むアナログの第２信号を生成するセンサと、前記第２信号の、所定の期間における電圧値または電流値を取得し、保持するサンプリング回路と、保持されている前記電圧値または電流値をアナログからデジタルに変換することで前記第１信号を生成するアナログデジタル変換回路と、を有し、
前記サンプリング回路は、前記電圧値または電流値を取得し、保持するためのスイッチを有し、
前記スイッチは、チャネル形成領域に酸化物半導体を含むトランジスタを有する半導体装置。
【請求項６】
請求項５において、
前記出力装置が液晶表示装置である半導体装置。
【請求項７】
請求項６において、
前記液晶表示装置は各画素に液晶素子を有し、
前記検出対象の物理量は、前記液晶素子が有する液晶層の温度である半導体装置。
【請求項８】
請求項７において、前記信号処理回路は、前記第１信号を用いて前記液晶素子に印加される電圧を調整することで、前記出力装置の動作を制御する半導体装置。
【請求項９】
請求項５乃至請求項８のいずれか１項において、
前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含む半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路とデジタル回路が混載したセンサ用の回路と、当該回路にセンサが付加されたセンサ回路と、当該センサ回路を用いた半導体装置に関する。
【背景技術】
【０００２】
センサは入力装置の一つであり、光、音、温度、磁気、圧力などの物理量を電気信号（センサ信号）に変換する機能を有する。センサ回路は、上記センサと、センサから出力されるセンサ信号を処理するための回路で構成されている。センサは、出力されるセンサ信号がアナログである場合が多いため、センサ信号をセンサ回路からマイクロコンピュータなどの信号処理回路に入力する前に、センサ信号をアナログからデジタルに変換する必要がある。よって、センサ回路を構成する回路は、アナログのセンサ信号を扱うアナログ回路と、デジタルのセンサ信号を扱うデジタル回路とに分類できる。
【０００３】
下記の特許文献１には、サンプリング回路からのサンプリングパルスを受けて、アナログ／デジタル変換回路がアナログ検出信号をデジタル信号に変換する、物理量計測装置について記載されている。また、下記の特許文献２には、半導体素子に流れる信号の電圧値をサンプルホールド回路が保持し、上記電圧値をＡＤ（アナログデジタル）変換回路がデジタル信号に変換する、温度検出装置について記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３２９５９２号公報
【特許文献２】特開２００１−１４７１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、センサ信号のアナログ値が時間の経過に従って連続的に変化する場合、サンプリング回路においてセンサ信号を所定の時間ごとにサンプリングし、サンプリングされた当該センサ信号をＡＤ（アナログデジタル）変換回路に送る必要がある。なお、ＡＤ変換回路では、センサ信号をアナログからデジタルに変換（ＡＤ変換）する際に、サンプリング回路においてサンプリングされたセンサ信号のアナログ値に変化が生じると、変換後のセンサ信号が有するデジタル値に誤差が生じやすい。そのため、サンプリングされたセンサ信号のアナログ値に変化が生じないよう、サンプリング回路において、当該センサ信号のアナログ値を確実に保持することが重要である。
【０００６】
しかし、サンプリング回路において、サンプリングしたセンサ信号のアナログ値を保持するためのスイッチには、通常、シリコンをチャネル形成領域に有するトランジスタが用いられている。シリコンをチャネル形成領域に有するトランジスタは、温度が高いほどオフ電流が大きくなる傾向を有するため、センサ回路の温度が上昇するに伴い、上記トランジスタのオフ電流によって、サンプリングされたセンサ信号のアナログ値に変動が生じやすい。その結果、ＡＤ変換後のセンサ信号のデジタル値に大きな誤差が生じ、正確な物理量の測定値が得られないという現象が生じやすい。上記現象は、サンプリング回路が１２０℃を超えると顕著に生じやすい。
【０００７】
上述したような技術的背景のもと、本発明は、回路に温度変化が生じても、得られる物理量の誤差を小さく抑えることができる回路の提供を、課題の一つとする。或いは、本発明は、センサ回路に温度変化が生じても、得られる物理量の誤差を小さく抑えることができるセンサ回路の提供を、課題の一つとする。或いは、本発明は、センサ回路に温度変化が生じても、得られる物理量の誤差を小さく抑え、当該物理量をその動作に反映させることができる半導体装置の提供を、課題の一つとする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る回路は、サンプリング回路において、センサ信号のサンプリングを制御するスイッチに、酸化物半導体をチャネル形成領域に有するトランジスタを用いる。酸化物半導体をチャネル形成領域に有するトランジスタは、シリコンやゲルマニウムなどの通常の半導体をチャネル形成領域に有するトランジスタに比べて、オフ電流が著しく小さく、なおかつ、オフ電流の温度特性が小さい。
【０００９】
よって、センサ用の回路の温度、より具体的にはセンサ用の回路が有するサンプリング回路の温度が変動しても、センサ信号のサンプリングを制御するスイッチを介してリークする電荷量を、著しく小さく抑えることができる。従って、サンプリングされたセンサ信号のアナログ値に変動が生じるのを防ぎ、ＡＤ変換後のセンサ信号のデジタル値に大きな誤差が生じるのを防ぐことができる。
【００１０】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく小さいという特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
【００１１】
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース端子とドレイン端子間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース端子とドレイン端子間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、シリコンを用いたトランジスタに比べてオフ電流が著しく小さい。
【００１２】
具体的に、本発明の一態様に係るセンサ回路は、センサと、上記センサから出力される信号の、所定の期間における電圧値または電流値を取得し、保持するサンプリング回路と、保持されている上記電圧値または電流値をアナログからデジタルに変換するアナログデジタル変換回路と、を有し、上記サンプリング回路は、上記電圧値または電流値を取得し、保持するためのスイッチを有し、上記スイッチは、チャネル形成領域に酸化物半導体を含むトランジスタを有する。
【００１３】
また、具体的に、本発明の一態様に係る半導体装置は、検出対象の物理量を情報として含むデジタルの第１信号を生成するセンサ回路と、出力装置と、上記第１信号を用いて上記出力装置の動作を制御する信号処理回路と、を有し、上記センサ回路は、上記検出対象の物理量を情報として含むアナログの第２信号を生成するセンサと、上記第２信号の、所定の期間における電圧値または電流値を取得し、保持するサンプリング回路と、保持されている上記電圧値または電流値をアナログからデジタルに変換することで上記第１信号を生成するアナログデジタル変換回路と、を有し、上記サンプリング回路は、上記電圧値または電流値を取得し、保持するためのスイッチを有し、上記スイッチは、チャネル形成領域に酸化物半導体を含むトランジスタを有する。
【発明の効果】
【００１４】
本発明の一態様により、センサ回路に温度変化が生じても、得られる物理量の誤差を小さく抑えることができるセンサ回路を提供することができる。或いは、本発明の一態様により、センサ回路に温度変化が生じても、得られる物理量の誤差を小さく抑え、当該物理量をその動作に反映させることができる半導体装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】センサ回路の構成と、トランジスタの構成を示す図。
【図２】ゲート電圧に対するドレイン電流の値を示す図。
【図３】トランジスタの構成を示す図。
【図４】ゲート電圧に対するドレイン電流の値を示す図。
【図５】ゲート電圧に対するドレイン電流の値を示す図。
【図６】サンプリング回路の構成を示す図。
【図７】センサ回路の構成を示す図。
【図８】センサ回路の構成を示す図。
【図９】センサ回路の構成を示す図。
【図１０】センサ回路の構成を示す図。
【図１１】半導体装置の構成を示す図。
【図１２】半導体装置の構成を示す図。
【図１３】トランジスタの構成を示す図。
【図１４】トランジスタの構成を示す図。
【図１５】トランジスタの構成を示す図。
【発明を実施するための形態】
【００１６】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１７】
なお、本発明の一態様に係るセンサ回路は、集積回路、ＲＦタグ、半導体表示装置など、あらゆる半導体装置に用いることができる。また、本発明は、センサ回路が用いられた上記半導体装置を、その範疇に含む。なお、集積回路には、マイクロプロセッサ、画像処理回路、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、及びマイクロコントローラと、これらのいずれか一つを含むＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）と、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐｌｅｘ  ＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）が、その範疇に含まれる。また、半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。
【００１８】
〈センサ回路の構成について〉
図１（Ａ）に、本発明の一態様に係るセンサ回路の構成を、ブロック図で一例として示す。なお、本明細書では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
【００１９】
図１（Ａ）に示すセンサ回路１００は、センサ１０１と、サンプリング回路１０２と、ＡＤＣ（アナログデジタル変換回路）１０３とを有する。センサ１０１は、検出対象の物理量、具体的には光、音、温度、磁気、圧力などの物理量から、上記物理量を情報として含む電気信号（センサ信号）を生成する機能を有する。
【００２０】
具体的に、センサ１０１として、温度センサ、磁気センサ、光センサ、マイクロフォン、歪みゲージ、圧力センサ、ガスセンサなどを用いることができる。温度センサは測温抵抗体、サーミスタ、熱電対、ＩＣ温度センサなどの接触式であっても良いし、熱型赤外線センサ、量子型赤外線センサなどの非接触式であっても良い。
【００２１】
また、センサ１０１には、定電流源や定電圧源などの電源を必要とするものと、上記電源を必要とせず、自ら電圧や電流を発生するものとがある。前者の場合、電源を含めてセンサ１０１とする。
【００２２】
センサ１０１から出力されるセンサ信号はアナログであり、検出対象の物理量の変化に合わせ、センサ信号の有する電圧値または電流値は、時間の経過に従い連続的に変化する。サンプリング回路１０２は、上記センサ信号が有するアナログの電圧値または電流値を、所定の期間において取得し、保持する機能、すなわちサンプリングを行う機能を有する。
【００２３】
具体的にサンプリング回路１０２は、スイッチ１０４を有している。そして、スイッチ１０４がオン（導通状態）のときに、上記センサ信号が有するアナログの電圧値または電流値を取得する。また、スイッチ１０４がオフ（非導通状態）のときに、取得した電圧値または電流値を保持する。そして、本発明の一態様では、チャネル形成領域に酸化物半導体を含むトランジスタ１０５を、スイッチ１０４に用いる。
【００２４】
なお、スイッチ１０４として、一のトランジスタ１０５を用いても良いし、複数のトランジスタ１０５を用いても良い。複数のトランジスタ１０５が一のスイッチ１０４として機能する場合、上記複数のトランジスタ１０５は並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。
【００２５】
本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソース端子またはドレイン端子の一方のみが、第２のトランジスタのソース端子またはドレイン端子の一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソース端子またはドレイン端子の一方が第２のトランジスタのソース端子またはドレイン端子の一方に接続され、第１のトランジスタのソース端子またはドレイン端子の他方が第２のトランジスタのソース端子またはドレイン端子の他方に接続されている状態を意味する。
【００２６】
なお、トランジスタのソース端子とは、活性層の一部であるソース領域、或いは活性層に接続されたソース電極を意味する。同様に、トランジスタのドレイン端子とは、活性層の一部であるドレイン領域、或いは活性層に接続されたドレイン電極を意味する。
【００２７】
また、トランジスタが有するソース端子とドレイン端子は、トランジスタのチャネル型及びソース端子とドレイン端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、ソース端子とドレイン端子のうち、低い電位が与えられる方がソース端子と呼ばれ、高い電位が与えられる方がドレイン端子と呼ばれる。また、ｐチャネル型トランジスタでは、ソース端子とドレイン端子のうち、低い電位が与えられる方がドレイン端子と呼ばれ、高い電位が与えられる方がソース端子と呼ばれる。本明細書では、便宜上、ソース端子とドレイン端子とが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソース端子とドレイン端子の呼び方が入れ替わる。
【００２８】
ＡＤＣ１０３は、サンプリングしたアナログの電圧値または電流値を、デジタルの電圧値または電流値に変換する。すなわち、ＡＤＣ１０３において、サンプリングされたセンサ信号が、アナログからデジタルに変換されることとなる。デジタルに変換されたセンサ信号には、サンプリングしたアナログのセンサ信号に対応する検出対象の物理量が、情報として含まれる。
【００２９】
そして、ＡＤＣ１０３において生成されたデジタルのセンサ信号は、センサ回路１００から、マイクロコンピュータなどの信号処理回路に送られる。
【００３０】
なお、サンプリング回路１０２は、スイッチ１０４に加えて、サンプリングしたアナログの電圧値または電流値を確実に保持するための容量素子を有していても良い。或いは、サンプリング回路１０２は、スイッチ１０４に加えて、ボルテージフォロワなどのインピーダンス変換器を有していても良い。
【００３１】
〈トランジスタ１０５の構成について〉
本発明の一態様では、スイッチ１０４が有するトランジスタ１０５のチャネル形成領域に、酸化物半導体を含む。上述したように、酸化物半導体をチャネル形成領域に含むことで、オフ電流が極めて小さいトランジスタ１０５を実現することができる。トランジスタ１０５の断面図の一例を、図１（Ｂ）に示す。
【００３２】
図１（Ｂ）において、トランジスタ１０５は、絶縁表面を有する基板１２０上に、活性層として機能する半導体膜１２１と、半導体膜１２１上のソース電極１２２及びドレイン電極１２３と、半導体膜１２１、ソース電極１２２及びドレイン電極１２３上のゲート絶縁膜１２４と、ソース電極１２２及びドレイン電極１２３の間において、半導体膜１２１と重なるようにゲート絶縁膜１２４上に位置するゲート電極１２５とを有している。
【００３３】
図１（Ｂ）に示すトランジスタ１０５では、半導体膜１２１のうち、ソース電極１２２及びドレイン電極１２３の間において、ゲート電極１２５と重なる領域がチャネル形成領域１２１ｃに相当する。また、半導体膜１２１のうちソース電極１２２と重なる領域がソース領域１２１ｓに相当し、半導体膜１２１のうちドレイン電極１２３と重なる領域がドレイン領域１２１ｄに相当する。
【００３４】
本発明の一態様では、半導体膜１２１のうち少なくともチャネル形成領域１２１ｃに酸化物半導体が含まれていれば良いが、半導体膜１２１全体に酸化物半導体が含まれていても良い。
【００３５】
なお、図１（Ｂ）では、トランジスタ１０５がシングルゲート構造である場合を例示しているが、トランジスタ１０５は、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を複数有する、マルチゲート構造であっても良い。
【００３６】
また、トランジスタ１０５は、ゲート電極を活性層の片側において少なくとも有していれば良いが、活性層を間に挟んで存在する一対のゲート電極を有していても良い。トランジスタ１０５が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはスイッチング（オンまたはオフ）を制御するための信号が与えられ、他方のゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみ接地電位などの固定の電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ１０５の閾値電圧を制御することができる。
【００３７】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン端子をソース端子とゲート電極よりも高い電位とした状態において、ソース端子の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース端子とドレイン端子の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン端子をソース端子とゲート電極よりも低い電位とした状態において、ソース端子の電位を基準としたときのゲート電極の電位が０以上であるときに、ソース端子とドレイン端子の間に流れる電流のことを意味する。
【００３８】
酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。
【００３９】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【００４０】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００４１】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
【００４２】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００４３】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
【００４４】
酸化物半導体膜は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
【００４５】
酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
【００４６】
酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。または、微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の結晶部を有する結晶−非晶質混相構造の酸化物半導体を有している。
【００４７】
酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。
【００４８】
なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。
【００４９】
なお、酸化物半導体膜は、例えば、単結晶を有してもよい。
【００５０】
酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。
【００５１】
ＣＡＡＣ−ＯＳ膜は、完全な非晶質ではない。ＣＡＡＣ−ＯＳ膜は、例えば結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体を有している。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界、結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００５２】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
【００５３】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００５４】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
【００５５】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【００５６】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【００５７】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【００５８】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【００５９】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【００６０】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【００６１】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
【００６２】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【００６３】
次いで、図１（Ｂ）に示したトランジスタ１０５において、基板１２０の温度を変化させたときの、ゲート電圧Ｖｇに対するドレイン電流Ｉｄの実測値について説明する。なお、ゲート電圧Ｖｇは、ソース電極１２２の電位を基準としたときのゲート電極１２５の電圧を意味する。
【００６４】
まず、測定に用いたトランジスタ１０５の具体的な構成について説明する。測定に用いたトランジスタ１０５は、キャリアの移動する方向におけるチャネル形成領域１２１ｃの長さ（チャネル長Ｌ）を３μｍ、キャリアの移動する方向に対して垂直な方向におけるチャネル形成領域１２１ｃの長さ（チャネル幅Ｗ）を５０μｍとした。半導体膜１２１には、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物半導体膜を用いた。ゲート絶縁膜１２４には、膜厚２００ｎｍの酸化窒化珪素膜を用いた。ゲート電極１２５には、膜厚１００ｎｍのタングステン膜を用いた。ソース電極１２２及びドレイン電極１２３には、膜厚１００ｎｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜を下から順に積層することで形成される導電膜を、それぞれ用いた。
【００６５】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
【００６６】
測定は、ドレイン電圧Ｖｄが１Ｖと、１０Ｖの場合について行った。なお、ドレイン電圧Ｖｄとは、ソース電極１２２の電位を基準としたときのドレイン電極１２３の電圧を意味する。また、基板温度が−３０℃、２５℃、１０５℃、１５０℃の場合について、測定を行った。
【００６７】
図２に、測定により得られた、上記トランジスタ１０５のゲート電圧Ｖｇ（Ｖ）に対するドレイン電流Ｉｄ（Ａ）の値を示す。図２に示すように、ドレイン電圧Ｖｄが１Ｖと、１０Ｖの場合の両方について、トランジスタ１０５のオフ電流は、温度が一番高い１５０℃の場合でも、測定の下限である１×１０−１３Ａよりも小さかった。
【００６８】
トランジスタ１０５の例でも分かるとおり、酸化物半導体をチャネル形成領域に含むトランジスタは、オフ電流の温度特性が著しく小さい。よって、酸化物半導体をチャネル形成領域に含むトランジスタを、図１（Ａ）に示したサンプリング回路１０２のスイッチ１０４に用いることで、サンプリング回路１０２の温度が変化しても、スイッチ１０４を介してリークする電荷量を、著しく小さく抑えることができる。従って、サンプリングされたセンサ信号のアナログ値に変動が生じるのを防ぎ、ＡＤ変換後のセンサ信号のデジタル値に大きな誤差が生じるのを防ぐことができる。
【００６９】
〈センサ回路の具体例について〉
次いで、図１（Ａ）に示した本発明の一態様に係るセンサ回路の、より具体的な構成の一例について説明する。
【００７０】
図７に、本発明の一態様に係るセンサ回路１００の構成を、ブロック図で一例として示す。図７に示すセンサ回路１００は、センサ１０１、サンプリング回路１０２、及びＡＤＣ１０３に加えて、インターフェイス回路１５０、制御回路１５１、演算回路１５２、及びＬＵＴ（ルックアップテーブル）１５３を、さらに有する。
【００７１】
インターフェイス回路１５０は、センサ１０１から出力されるセンサ信号に、ＡＤＣ１０３の規格に合わせて信号処理を施す機能を有する。例えば、インターフェイス回路１５０は、増幅回路、フィルタ回路、リニアライズ回路、補償回路などを有していても良い。
【００７２】
増幅回路は、ＡＤＣ１０３においてアナログデジタル変換可能なアナログ電圧の範囲（入力レンジ）に収まるように、センサ信号を増幅する機能を有する。フィルタ回路は、センサ信号に含まれるノイズを除去する機能を有する。リニアライズ回路は、センサ信号の有するアナログ値と、検出対象の物理量との関係が直線となるように、アナログ値に補正をかける機能を有する。補償回路は、センサ信号のアナログ値に、検出対象以外の物理量が反映されている場合に、アナログ値から上記物理量による成分を排除するように、センサ信号に演算処理を施す機能を有する。
【００７３】
また、制御回路１５１は、サンプリング回路１０２におけるセンサ信号のサンプリングのタイミングを制御する。具体的に、制御回路１５１は、スイッチ１０４のスイッチングを制御する信号を、生成する機能を有する。図７に示すセンサ回路１００の場合、制御回路１５１で生成された信号は、トランジスタ１０５のゲート電極に与えられる。
【００７４】
ＬＵＴ１５３には、センサ信号のデジタル値と、検出対象の物理量とが関連づけられた、データの集合体が保存されている。演算回路１５２は、ＬＵＴ１５３に保存されている上記データを参照し、ＡＤＣ１０３から出力されるセンサ信号のデジタル値を用い、センサ回路１００の後段に位置する回路または装置の規格に合わせて、検出対象の物理量を情報として含むセンサ信号を、演算処理により生成する機能を有する。
【００７５】
なお、本発明の一態様に係るセンサ回路１００は、演算回路１５２の演算処理に用いられるその他のデータを記憶するための記憶装置や、演算処理の過程で一時的にデータを記憶するための緩衝記憶装置などを、さらに有していても良い。
【００７６】
次いで、ダイオードの順電圧が温度に対してリニアに変化することを利用した、ＩＣ温度センサの一例について説明する。
【００７７】
図８に示すセンサ回路１００はＩＣ温度センサの一例に相当し、図７に示すセンサ回路１００と同様に、センサ１０１、サンプリング回路１０２、ＡＤＣ１０３、インターフェイス回路１５０、制御回路１５１、演算回路１５２、及びＬＵＴ１５３を有する。そして、センサ１０１は、ダイオード１６０と定電流源１６１とを有する。
【００７８】
センサ１０１において、ダイオード１６０と定電流源１６１は、接地電位などの基準となる電位が与えられるノードと、上記電位よりも高い電位ＶＤＤが与えられるノードとの間において、直列に接続されている。具体的に、ダイオード１６０のカソードは、基準となる電位が与えられるノードに接続されており、ダイオード１６０のアノードと電位ＶＤＤが与えられるノードの間に定電流源１６１が接続されている。
【００７９】
センサ１０１では、定電流源１６１からダイオード１６０に規定の順電流ＩＦを流したときの、ダイオード１６０のカソードとアノードの間の電圧を順電圧ＶＦとする。上記順電圧ＶＦは、ダイオード１６０の温度が高いほど小さくなる傾向にある。具体的に、シリコンを用いたダイオード１６０の場合、順電圧ＶＦは−２ｍＶ／℃程度で変化する。よって、順電圧ＶＦには、検出対象の物理量、具体的には温度が反映されていると言える。
【００８０】
そして、上記順電圧ＶＦの値がセンサ信号のアナログ値として、インターフェイス回路１５０を介してサンプリング回路１０２に与えられる。
【００８１】
なお、本発明の一態様に係るセンサ回路は、図８に示すような、ダイオードの順電流ＩＦを一定にしたときの順電圧ＶＦを測定する方法ではなく、ダイオードの順電圧ＶＦを一定にしたときの順電流ＩＦを測定する方法を用いていても良い。しかし、前者の方法の方が、ノイズの影響を避けて微弱なセンサ信号を正確に測定することが可能であるので、好ましい。
【００８２】
次いで、熱電対を用いた温度センサの一例について説明する。
【００８３】
図９に示すセンサ回路１００は熱電対を用いた温度センサの一例に相当し、図７に示すセンサ回路１００と同様に、センサ１０１、サンプリング回路１０２、ＡＤＣ１０３、インターフェイス回路１５０、制御回路１５１、演算回路１５２、及びＬＵＴ１５３を有する。そして、センサ１０１は、熱電対１６２を有する。
【００８４】
熱電対１６２は、２種の導体の接合部を含む測温部１６３と、２種の導体が分離している基準部１６４とを有する。測温部１６３と基準部１６４の間に温度差が存在すると、熱電対１６２では、基準部１６４において２種の導体（＋脚と−脚）間に熱起電力Ｅが発生する。熱起電力Ｅは、測温部１６３と基準部１６４の間の温度差が大きいほど、大きくなる。よって、上記熱起電力Ｅには、検出対象の物理量、具体的には温度が反映されていると言える。
【００８５】
そして、上記熱起電力Ｅの値がセンサ信号のアナログ値として、インターフェイス回路１５０を介してサンプリング回路１０２に与えられる。
【００８６】
次いで、ＭＲ（磁気抵抗）素子を用いた磁気センサの一例について説明する。
【００８７】
図１０に示すセンサ回路１００はＭＲ素子を用いた磁気センサの一例に相当し、図７に示すセンサ回路１００と同様に、センサ１０１、サンプリング回路１０２、ＡＤＣ１０３、インターフェイス回路１５０、制御回路１５１、演算回路１５２、及びＬＵＴ１５３を有する。そして、センサ１０１は、ＭＲ素子１７０と、ＭＲ素子１７１とを有する。
【００８８】
センサ１０１において、ＭＲ素子１７０とＭＲ素子１７１は、接地電位などの基準となる電位が与えられるノードと、上記電位よりも高い電位ＶＤＤが与えられるノードとの間において、直列に接続されている。ＭＲ素子１７０及びＭＲ素子１７１は、磁束密度が大きいほど、その内部抵抗が大きくなる。例えば、ある特定の磁束密度が得られる環境において、ＭＲ素子１７０の内部抵抗がＲ１、ＭＲ素子１７１の内部抵抗がＲ２であるとする。また、基準となる電位をＶｇｎｄ、ＭＲ素子１７０及びＭＲ素子１７１間のノードの電位をＶｓとすると、以下の式１が成り立つ。
【００８９】
（式１）
（Ｖｓ−Ｖｇｎｄ）＝（ＶＤＤ−Ｖｇｎｄ）×Ｒ１／（Ｒ１＋Ｒ２）
【００９０】
よって、電位Ｖｓの値は、ＭＲ素子１７０の抵抗Ｒ１及びＭＲ素子１７１の抵抗Ｒ２によって定まるため、電位Ｖｓには検出対象の物理量、具体的には磁束密度が反映されていると言える。
【００９１】
なお、図１０では、直列に接続された２つのＭＲ素子を用いて、磁気センサを形成する場合を例示しているが、単数のＭＲ素子を用いて磁気センサを形成しても良いし、３つ以上の複数のＭＲ素子を用いて磁気センサを形成しても良い。ただし、複数のＭＲ素子を用いる場合、式１から分かるように、分母（Ｒ１＋Ｒ２）に含まれる温度係数と分子（Ｒ１）に含まれる温度係数が打ち消し合う。よって、ＭＲ素子の温度係数が高く、ＭＲ素子の内部抵抗が温度の影響を大きく受ける場合であっても、電位Ｖｓに温度の影響が及ぶのを防ぐことができる。
【００９２】
〈サンプリング回路の構成例について〉
次いで、サンプリング回路１０２の構成例について説明する。
【００９３】
図６に、サンプリング回路１０２の回路図を、一例として示す。図６に示すサンプリング回路１０２は、スイッチ１０４の他に、インピーダンス変換器１４０、インピーダンス変換器１４１、容量素子１４２を有する。
【００９４】
インピーダンス変換器１４０及びインピーダンス変換器１４１は、出力インピーダンスよりも入力インピーダンスが十分高いので、センサ１０１から得られるセンサ信号の電圧値をサンプリング回路１０２内で変動させることなく、ＡＤＣ１０３に送ることができる。よって、センサ１０１から得られるセンサ信号の電圧値が小さい場合でも、検出対象の正確な物理量を得ることができる。
【００９５】
具体的に、インピーダンス変換器１４０は、その反転入力端子（−）と出力端子とが接続されたアンプ１４３を有する。また、インピーダンス変換器１４１は、その反転入力端子（−）と出力端子とが接続されたアンプ１４４を有する。そして、センサ１０１から出力されるセンサ信号の電位は、アンプ１４３の非反転入力端子（＋）に電位Ｖｉｎとして与えられる。また、アンプ１４３の出力端子と、アンプ１４４の非反転入力端子（＋）との間の接続は、スイッチ１０４により制御されている。そして、アンプ１４４の出力端子の電位Ｖｏｕｔは、ＡＤＣ１０３に与えられる。
【００９６】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
【００９７】
容量素子１４２は、インピーダンス変換器１４０及びスイッチ１０４を介して入力されたセンサ信号の電圧値を保持する機能を有する。具体的には、接地電位などの基準となる電位と、センサ信号の電位Ｖｉｎとの電位差が、センサ信号の電圧値として容量素子１４２において保持される。
【００９８】
なお、図６では、スイッチ１０４が一のトランジスタ１０５を有している場合を例示している。具体的に図６では、トランジスタ１０５のゲート電極に、電位Ｖｃが与えられる。電位Ｖｃに従って、トランジスタ１０５はスイッチングを行う。
【００９９】
例えば、電位Ｖｃに従ってトランジスタ１０５がオンになると、インピーダンス変換器１４０を介してサンプリング回路１０２に入力された電位Ｖｉｎは、容量素子１４２が有する電極の一つと、インピーダンス変換器１４１の非反転入力端子（＋）に与えられる。その結果、インピーダンス変換器１４１が有する出力端子の電位Ｖｏｕｔは、電位Ｖｉｎとほぼ等しくなる。また、容量素子１４２には、接地電位などの基準となる電位と、センサ信号の電位Ｖｉｎとの電位差が保持される。
【０１００】
次いで、電位Ｖｃに従ってトランジスタ１０５がオフになると、インピーダンス変換器１４０の出力端子と、インピーダンス変換器１４１の非反転入力端子（＋）とが電気的に切り離される。しかし、容量素子１４２には、トランジスタ１０５がオフになる直前の電位Ｖｉｎによって蓄積された電荷が保持されている。そして、本発明の一態様では、サンプリング回路１０２の温度に関わらずトランジスタ１０５のオフ電流が著しく小さいため、容量素子１４２に保持されている電荷は、トランジスタ１０５を介してリークしにくい。また、インピーダンス変換器１４１は、出力インピーダンスよりも入力インピーダンスが十分高いため、容量素子１４２に保持されている電荷は、インピーダンス変換器１４１を介してリークしにくい。
【０１０１】
したがって、トランジスタ１０５がオフになった後も、インピーダンス変換器１４１の非反転入力端子（＋）に与えられる電位は、容量素子１４２によって、トランジスタ１０５がオフになる直前の電位Ｖｉｎに保持される。従って、本発明の一態様では、サンプリング回路１０２の温度が変動しても、サンプリングされたセンサ信号のアナログ値、具体的には電位Ｖｏｕｔの値、に変動が生じるのを防ぎ、ＡＤ変換後のセンサ信号のデジタル値に大きな誤差が生じるのを防ぐことができる。
【０１０２】
〈半導体装置の構成について〉
図１１に、本発明の一態様に係る半導体装置２００の構成を、ブロック図で一例として示す。図１１に示す半導体装置２００は、センサ回路１００と、信号処理回路２０１と、出力装置２０２とを有する。センサ回路１００は、図１（Ａ）と同様に、センサ１０１と、サンプリング回路１０２と、ＡＤＣ１０３とを有する。
【０１０３】
センサ回路１００から出力されたセンサ信号は、信号処理回路２０１に与えられる。信号処理回路２０１は、センサ信号を用いて、出力装置２０２の動作を制御するための信号を生成する。具体的に、上記信号は、上記センサ信号に含まれる物理量の情報を、出力装置２０２において出力するための信号、或いは、上記センサ信号に情報として含まれる物理量に従って、出力装置２０２の動作を変更するための信号、上記センサ信号に含まれる物理量の情報を、出力装置２０２において記憶させるための信号、などが挙げられる。
【０１０４】
出力装置２０２の具体例として、表示装置、プリンター、プロッター、音声出力装置、外部記憶装置などが挙げられる。例えば、温度の情報がセンサ信号に含まれている場合に、出力装置２０２として用いる表示装置に、上記温度の情報を表示させることができる。或いは、温度の情報がセンサ信号に含まれている場合に、出力装置２０２として用いる表示装置の輝度またはコントラストが上記温度に合わせて変化するのを防ぐために、上記温度の情報を用いて表示装置の輝度またはコントラストを調整することができる。或いは、出力装置２０２として外部記憶装置を用い、センサ信号に含まれる物理量の情報を当該外部記憶装置において記憶させることができる。
【０１０５】
図１２を用いて、本発明の一態様に係る半導体装置２００の一例について説明する。
【０１０６】
液晶表示装置では、液晶層に用いられる液晶材料の光学特性、具体的には印加電圧に対する透過率の特性が、温度によって変化する場合がある。図１２に示す半導体装置２００では、センサ１０１において検出対象である液晶層の温度を測定し、出力装置２０２である液晶表示装置において、液晶素子に印加する電圧を上記温度に合わせて調整することで、温度変化に起因するコントラストの変化を抑えることができる。
【０１０７】
具体的に、図１２に示す半導体装置２００は、図１１に示す半導体装置２００と同様に、センサ回路１００と、信号処理回路２０１と、出力装置２０２とを有する。そして、図１２では、出力装置２０２が、コントローラ２１０と、パネル２１１とを有する。また、パネル２１１は、各画素に液晶素子２１３を有する画素部２１２と、画素部２１２の動作を制御する駆動回路２１４及び駆動回路２１５を有する。液晶素子２１３は、画像信号により電位が制御される画素電極と、所定の基準電位が与えられる共通電極と、画素電極と共通電極により電圧が印加される液晶層とを有する。
【０１０８】
信号処理回路２０１には、センサ回路１００から、液晶素子２１３の温度の情報を含むセンサ信号が、入力される。信号処理回路２０１は、上記温度の情報を含むセンサ信号に従って、液晶素子２１３の透過率を調整するための信号を生成する。出力装置２０２では、液晶素子２１３の透過率を調整するための上記信号に従い、コントローラ２１０が、共通電極に与えられる基準電位を調整するなどして、液晶素子２１３に印加する電圧を調整する。
【０１０９】
また、コントローラ２１０は、画像信号２１６に信号処理を施し、駆動回路２１４または駆動回路２１５に上記画像信号を供給する機能や、駆動回路２１４及び駆動回路２１５の動作を制御するための駆動信号を生成し、駆動回路２１４及び駆動回路２１５に供給する機能を有する。
【０１１０】
〈トランジスタの比較例について〉
次いで、比較例として、シリコンを活性層に含むトランジスタについて、基板の温度を変化させたときの、ゲート電圧Ｖｇに対するドレイン電流Ｉｄの実測値について説明する。図３（Ａ）と図３（Ｂ）に、測定に用いたトランジスタの具体的な構成を示す。
【０１１１】
図３（Ａ）に示すトランジスタ３００は、絶縁表面を有する基板３０１上に、ゲート電極３０２と、ゲート電極３０２上のゲート絶縁膜３０３と、ゲート絶縁膜３０３上においてゲート電極３０２と重なる、活性層として機能する半導体膜３０４と、半導体膜３０４上のソース電極３０５及びドレイン電極３０６とを有する。また、半導体膜３０４には、微結晶半導体層３０７と、微結晶半導体層３０７上の非晶質半導体層３０８と、非晶質半導体層３０８上に位置し、ソース領域として機能する不純物半導体層３０９及びドレイン領域として機能する不純物半導体層３１０とが含まれる。不純物半導体層３０９は、非晶質半導体層３０８とソース電極３０５の間に位置し、不純物半導体層３１０は、非晶質半導体層３０８とドレイン電極３０６の間に位置する。
【０１１２】
なお、微結晶半導体層３０７は、微結晶シリコンを有する。微結晶シリコンとは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造のシリコンである。また、非晶質半導体層３０８は、窒素を含む非晶質シリコンを有する。不純物半導体層３０９及び不純物半導体層３１０は、リンが添加された非晶質シリコンを有する。
【０１１３】
また、図３（Ａ）に示すトランジスタ３００において、キャリアの移動する方向におけるチャネル形成領域の長さ（チャネル長Ｌ）を３．７μｍ、キャリアの移動する方向に対して垂直な方向におけるチャネル形成領域の長さ（チャネル幅Ｗ）を２２μｍとした。微結晶半導体層３０７の膜厚は３０ｎｍ、非晶質半導体層３０８の膜厚は１７５ｎｍ、不純物半導体層３０９及び不純物半導体層３１０の膜厚はそれぞれ５０ｎｍとした。ゲート絶縁膜３０３には、膜厚１１０ｎｍの窒化珪素膜上に膜厚１１０ｎｍの酸化窒化珪素膜を積層することで形成される絶縁膜を用いた。ゲート電極３０２には、膜厚５０ｎｍのチタン膜、膜厚３８０ｎｍのアルミニウム膜、膜厚１２０ｎｍのチタン膜を下から順に積層することで形成される導電膜を用いた。ソース電極３０５及びドレイン電極３０６には、膜厚５０ｎｍのチタン膜、膜厚２００ｎｍのアルミニウム膜、膜厚５０ｎｍのチタン膜を下から順に積層することで形成される導電膜を、それぞれ用いた。
【０１１４】
また、図３（Ｂ）に示すトランジスタ３３０は、絶縁表面を有する基板３３１上に、活性層として機能し、単結晶シリコンを含む半導体膜３３２と、半導体膜３３２上のゲート絶縁膜３３３と、ゲート絶縁膜３３３上において半導体膜３３２と重なるゲート電極３３４と、ソース電極３３６及びドレイン電極３３７とを有する。半導体膜３３２は、ゲート電極３３４と重なるチャネル形成領域３３２ｃと、チャネル形成領域３３２ｃを間に挟むソース領域３３２ｓ及びドレイン領域３３２ｄとを有する。また、トランジスタ３３０は、絶縁膜３３５に覆われており、ゲート絶縁膜３３３及び絶縁膜３３５に設けられた開口部を介して、ソース電極３３６がソース領域３３２ｓに、ドレイン電極３３７がドレイン領域３３２ｄに、それぞれ接している。
【０１１５】
また、図３（Ｂ）に示すトランジスタ３３０において、キャリアの移動する方向におけるチャネル形成領域３３２ｃの長さ（チャネル長Ｌ）を３μｍ、キャリアの移動する方向に対して垂直な方向におけるチャネル形成領域の長さ（チャネル幅Ｗ）を８μｍとした。半導体膜３３２の膜厚は、６０ｎｍとした。ゲート絶縁膜３３３には、膜厚１０ｎｍの酸化珪素膜上に膜厚１０ｎｍの酸化窒化珪素膜を積層することで形成される絶縁膜を用いた。ゲート電極３３４には、膜厚３０ｎｍの窒化タングステン膜上に膜厚３７０ｎｍのタングステン膜を積層することで形成される導電膜を用いた。ソース電極３３６及びドレイン電極３３７には、膜厚６０ｎｍのチタン膜、膜厚４０ｎｍの窒化チタン膜、膜厚３００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜を、下から順に積層することで形成される導電膜を、それぞれ用いた。
【０１１６】
そして、図３（Ａ）に示すトランジスタ３００は、ドレイン電圧Ｖｄが１Ｖと、１０Ｖの場合について測定を行った。図３（Ｂ）に示すトランジスタ３３０は、ドレイン電圧Ｖｄが０．１Ｖと、３Ｖの場合について測定を行った。そして、図３（Ａ）に示すトランジスタ３００と、図３（Ｂ）に示すトランジスタ３３０は、共に、基板温度が−２５℃、２５℃、１００℃、１５０℃の場合について、測定を行った。
【０１１７】
図４に、測定により得られた、図３（Ａ）に示すトランジスタ３００のゲート電圧Ｖｇ（Ｖ）に対するドレイン電流Ｉｄ（Ａ）の値を示す。また、図５に、測定により得られた、図３（Ｂ）に示すトランジスタ３３０のゲート電圧Ｖｇ（Ｖ）に対するドレイン電流Ｉｄ（Ａ）の値を示す。
【０１１８】
図４に示すように、ドレイン電圧Ｖｄが１Ｖと１０Ｖの場合の両方について、トランジスタ３００のオフ電流は、基板温度の上昇に伴い大きくなっていることが分かった。また、図５に示すように、ドレイン電圧Ｖｄが０．１Ｖと３Ｖの場合の両方について、トランジスタ３３０のオフ電流も、基板温度の上昇に伴い大きくなっていることが分かった。そして、一番高い１５０℃の場合で比較すると、トランジスタ１０５の場合は、図２に示すようにドレイン電流Ｉｄが測定の下限である１×１０−１３Ａよりも小さかったのに対し、トランジスタ３００とトランジスタ３３０の場合は、図４及び図５に示すようにドレイン電流Ｉｄが測定の下限である１×１０−１３Ａよりも大きかった。
【０１１９】
ドレイン電流Ｉｄの比較の結果から、酸化物半導体をチャネル形成領域に含むトランジスタは、シリコンをチャネル形成領域に含むトランジスタに比べて、オフ電流の温度特性が著しく小さいことが分かった。よって、本発明の一態様に係るセンサ回路は、シリコンをチャネル形成領域に含むトランジスタをスイッチ１０４に用いた場合に比べて、サンプリング回路１０２の温度が変化しても、スイッチ１０４を介してリークする電荷量を、著しく小さく抑えることができる。従って、サンプリングされたセンサ信号のアナログ値に変動が生じるのを防ぎ、ＡＤ変換後のセンサ信号のデジタル値に大きな誤差が生じるのを防ぐことができる。
【０１２０】
〈トランジスタの構成例について〉
次いで、図１（Ｂ）に示したトランジスタ１０５とは異なる構造を有する、酸化物半導体膜を用いたトランジスタについて説明する。
【０１２１】
図１３（Ａ）に示すトランジスタ６０１は、チャネルエッチ構造の、ボトムゲート型である。
【０１２２】
トランジスタ６０１は、絶縁表面上に形成されたゲート電極６０２と、ゲート電極６０２上のゲート絶縁膜６０３と、ゲート絶縁膜６０３上においてゲート電極６０２と重なっている、活性層として機能する酸化物半導体膜６０４と、酸化物半導体膜６０４上に形成された導電膜６０５、導電膜６０６とを有する。さらに、トランジスタ６０１は、酸化物半導体膜６０４、導電膜６０５及び導電膜６０６上に形成された絶縁膜６０７を、その構成要素に含めても良い。
【０１２３】
なお、図１３（Ａ）に示したトランジスタ６０１は、酸化物半導体膜６０４と重なる位置において絶縁膜６０７上に形成されたゲート電極を、更に有していても良い。
【０１２４】
図１３（Ｂ）に示すトランジスタ６１１は、チャネル保護構造の、ボトムゲート型である。
【０１２５】
トランジスタ６１１は、絶縁表面上に形成されたゲート電極６１２と、ゲート電極６１２上のゲート絶縁膜６１３と、ゲート絶縁膜６１３上においてゲート電極６１２と重なっている、活性層として機能する酸化物半導体膜６１４と、酸化物半導体膜６１４上に形成されたチャネル保護膜６１８と、酸化物半導体膜６１４上に形成された導電膜６１５、導電膜６１６とを有する。さらに、トランジスタ６１１は、チャネル保護膜６１８、導電膜６１５及び導電膜６１６上に形成された絶縁膜６１７を、その構成要素に含めても良い。
【０１２６】
なお、図１３（Ｂ）に示したトランジスタ６１１は、酸化物半導体膜６１４と重なる位置において絶縁膜６１７上に形成されたゲート電極を、更に有していても良い。
【０１２７】
チャネル保護膜６１８を設けることによって、酸化物半導体膜６１４のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタ６１１の信頼性を向上させることができる。
【０１２８】
図１３（Ｃ）に示すトランジスタ６２１は、ボトムコンタクト構造の、ボトムゲート型である。
【０１２９】
トランジスタ６２１は、絶縁表面上に形成されたゲート電極６２２と、ゲート電極６２２上のゲート絶縁膜６２３と、ゲート絶縁膜６２３上の導電膜６２５、導電膜６２６と、ゲート絶縁膜６２３上においてゲート電極６２２と重なっており、なおかつ導電膜６２５、導電膜６２６上に形成された、活性層として機能する酸化物半導体膜６２４とを有する。さらに、トランジスタ６２１は、導電膜６２５、導電膜６２６、及び酸化物半導体膜６２４上に形成された絶縁膜６２７を、その構成要素に含めても良い。
【０１３０】
なお、図１３（Ｃ）に示したトランジスタ６２１は、酸化物半導体膜６２４と重なる位置において絶縁膜６２７上に形成されたゲート電極を、更に有していても良い。
【０１３１】
図１３（Ｄ）に示すトランジスタ６４１は、ボトムコンタクト構造の、トップゲート型である。
【０１３２】
トランジスタ６４１は、絶縁表面上に形成された導電膜６４５、導電膜６４６と、導電膜６４５及び導電膜６４６上に形成された、活性層として機能する酸化物半導体膜６４４と、酸化物半導体膜６４４、導電膜６４５及び導電膜６４６上に形成されたゲート絶縁膜６４３と、ゲート絶縁膜６４３上において酸化物半導体膜６４４と重なっているゲート電極６４２とを有する。さらに、トランジスタ６４１は、ゲート電極６４２上に形成された絶縁膜６４７を、その構成要素に含めても良い。
【０１３３】
〈トランジスタの構成例について〉
次いで、図１（Ｂ）に示したトランジスタ１０５とは異なる構造を有する、酸化物半導体膜を用いたトランジスタについて説明する。
【０１３４】
図１５に示すトランジスタ５０１は、絶縁表面を有する基板５００上に、酸化物半導体を含む半導体膜５０２と、半導体膜５０２上のゲート絶縁膜５０３とを有する。なお、ゲート絶縁膜５０３は半導体膜５０２を完全に覆ってはいない。トランジスタ５０１は、半導体膜５０２上に、ソース電極またはドレイン電極として機能する導電膜５０４及び導電膜５０５を有しており、半導体膜５０２のうちゲート絶縁膜５０３に覆われていない領域において、半導体膜５０２と、導電膜５０４及び導電膜５０５とが、それぞれ接続されている。
【０１３５】
また、トランジスタ５０１は、ゲート絶縁膜５０３上において、半導体膜５０２と重なる位置に、ゲート電極５０６及びサイドウォール５０７を有する。サイドウォール５０７はゲート電極５０６の側部に設けられている。そして、導電膜５０４の一部、及び導電膜５０５の一部は、サイドウォール５０７上に重なっている。また、導電膜５０４及び導電膜５０５上には、絶縁膜５０９が形成されている。
【０１３６】
なお、導電膜５０４及び導電膜５０５は必ずしもサイドウォール５０７に接している必要はないが、サイドウォール５０７に接するように導電膜５０４及び導電膜５０５を形成することで、導電膜５０４及び導電膜５０５の位置が多少ずれて形成されたとしても、導電膜５０４及び導電膜５０５と半導体膜５０２との接する面積が、変動するのを防ぐことができる。よって、導電膜５０４及び導電膜５０５の位置がずれることによる、トランジスタ５０１のオン電流の変動を防ぐことができる。
【０１３７】
また、ゲート電極５０６上には絶縁膜５０８が設けられている。絶縁膜５０８は必ずしも設ける必要は無いが、絶縁膜５０８をゲート電極５０６の上部に設けることで、導電膜５０４及び導電膜５０５の位置がずれて、ゲート電極５０６の上部にかかるように形成されても、導電膜５０４及び導電膜５０５とゲート電極５０６が接触するのを防ぐことができる。
【０１３８】
〈積層されたトランジスタの構成例について〉
本発明の一態様に係る回路、センサ回路または半導体装置では、サンプリング回路が有するインピーダンス変換器や、ＡＤＣなどにおいて、シリコンやゲルマニウムなどの通常の半導体をチャネル形成領域に含むトランジスタを用いることができる。以下、シリコンをチャネル形成領域に含むトランジスタと、酸化物半導体をチャネル形成領域に含むトランジスタとが、一の基板に積層するように形成された、センサ回路または半導体装置の一態様について説明する。
【０１３９】
図１４に、基板４００上において積層するように形成された、トランジスタ４０１及びトランジスタ４０２の断面構造を示す。
【０１４０】
具体的に、トランジスタ４０１は、基板４００上に設けられた絶縁膜４０３上に、チャネル形成領域４０４と、チャネル形成領域４０４を間に挟み、ソース領域またはドレイン領域として機能する不純物領域４０５及び不純物領域４０６とを有する。チャネル形成領域４０４、不純物領域４０５及び不純物領域４０６は、活性層として機能する半導体膜に相当し、シリコンを含んでいる。また、トランジスタ４０１は、チャネル形成領域４０４、不純物領域４０５及び不純物領域４０６上のゲート絶縁膜４０７と、ゲート絶縁膜４０７上においてチャネル形成領域４０４と重なる位置に設けられたゲート電極４０８とを有する。
【０１４１】
また、図１４では、トランジスタ４０１上に、絶縁膜４０９及び絶縁膜４１０が積層するように形成されている。なお、図１４では、絶縁膜４０９及び絶縁膜４１０でトランジスタ４０１を覆っている場合を例示しているが、本発明の一態様では、絶縁膜４０９及び絶縁膜４１０の代わりに一の絶縁膜でトランジスタ４０１を覆っていても良いし、絶縁膜４０９及び絶縁膜４１０の代わりに３つ以上の積層された絶縁膜でトランジスタ４０１を覆っていても良い。
【０１４２】
また、図１４では、ゲート絶縁膜４０７、絶縁膜４０９及び絶縁膜４１０に開口部が設けられている。そして、絶縁膜４０９上に設けられた導電膜４１１、導電膜４１２、及び導電膜４１３が、上記開口部を介して、不純物領域４０５、ゲート電極４０８、及び不純物領域４０６に、それぞれ接続されている。
【０１４３】
なお、トランジスタ４０１は、ソース電極またはドレイン電極として機能する導電膜４１１及び導電膜４１３を、その構成要素に含んでいても良い。
【０１４４】
また、図１４では、導電膜４１１、導電膜４１２、及び導電膜４１３を覆うように、絶縁膜４１０上に絶縁膜４１４が設けられている。絶縁膜４１４には開口部が設けられており、絶縁膜４１４上に設けられた導電膜４１５が、上記開口部を介して導電膜４１１に接続されている。
【０１４５】
トランジスタ４０２は、絶縁膜４１４上に、活性層として機能し、酸化物半導体を含む半導体膜４１６と、ソース電極またはドレイン電極として機能し、半導体膜４１６上に位置する導電膜４１７及び導電膜４１８と、半導体膜４１６、導電膜４１７及び導電膜４１８上のゲート絶縁膜４１９と、導電膜４１７及び導電膜４１８の間において半導体膜４１６と重なるようにゲート絶縁膜４１９上に位置するゲート電極４２０と、を有する。
【０１４６】
また、図１４では、ゲート絶縁膜４１９上において導電膜４１７と重なる位置に、導電膜４２１が設けられている。ゲート絶縁膜４１９を間に挟んで導電膜４１７と導電膜４２１とが重なる領域が、容量素子として機能する。
【０１４７】
また、図１４では、トランジスタ４０２を覆うように絶縁膜４２２が設けられている。そして、絶縁膜４２２には開口部が設けられており、絶縁膜４２２上に設けられた導電膜４２３が、上記開口部を介して導電膜４１８に接続されている。
【０１４８】
なお、トランジスタ４０１において、チャネル形成領域４０４、不純物領域４０５及び不純物領域４０６を有する半導体膜は、単結晶、多結晶、微結晶、非晶質のシリコンを用いることができる。また、図１４では、薄膜の半導体膜を活性層として用いるトランジスタ４０１について例示しているが、トランジスタ４０１が、単結晶の半導体基板にチャネル形成領域を有する構造を、有していても良い。
【０１４９】
また、図１４では、トランジスタ４０２が図１（Ｂ）に示したトランジスタ１０５と同じ構造を有している場合を例示しているが、トランジスタ４０２が図１３に列挙したトランジスタ、または図１５に示すトランジスタのいずれかと、同じ構造を有していても良い。
【符号の説明】
【０１５０】
１００    センサ回路
１０１    センサ
１０２    サンプリング回路
１０３    ＡＤＣ
１０４    スイッチ
１０５    トランジスタ
１２０    基板
１２１    半導体膜
１２１ｃ    チャネル形成領域
１２１ｄ    ドレイン領域
１２１ｓ    ソース領域
１２２    ソース電極
１２３    ドレイン電極
１２４    ゲート絶縁膜
１２５    ゲート電極
１４０    インピーダンス変換器
１４１    インピーダンス変換器
１４２    容量素子
１４３    アンプ
１４４    アンプ
１５０    インターフェイス回路
１５１    制御回路
１５２    演算回路
１５３    ＬＵＴ
１６０    ダイオード
１６１    定電流源
１６２    熱電対
１６３    測温部
１６４    基準部
１７０    ＭＲ素子
１７１    ＭＲ素子
２００    半導体装置
２０１    信号処理回路
２０２    出力装置
２１０    コントローラ
２１１    パネル
２１２    画素部
２１３    液晶素子
２１４    駆動回路
２１５    駆動回路
２１６    画像信号
３００    トランジスタ
３０１    基板
３０２    ゲート電極
３０３    ゲート絶縁膜
３０４    半導体膜
３０５    ソース電極
３０６    ドレイン電極
３０７    微結晶半導体層
３０８    非晶質半導体層
３０９    不純物半導体層
３１０    不純物半導体層
３３０    トランジスタ
３３１    基板
３３２    半導体膜
３３２ｃ    チャネル形成領域
３３２ｄ    ドレイン領域
３３２ｓ    ソース領域
３３３    ゲート絶縁膜
３３４    ゲート電極
３３５    絶縁膜
３３６    ソース電極
３３７    ドレイン電極
４００    基板
４０１    トランジスタ
４０２    トランジスタ
４０３    絶縁膜
４０４    チャネル形成領域
４０５    不純物領域
４０６    不純物領域
４０７    ゲート絶縁膜
４０８    ゲート電極
４０９    絶縁膜
４１０    絶縁膜
４１１    導電膜
４１２    導電膜
４１３    導電膜
４１４    絶縁膜
４１５    導電膜
４１６    半導体膜
４１７    導電膜
４１８    導電膜
４１９    ゲート絶縁膜
４２０    ゲート電極
４２１    導電膜
４２２    絶縁膜
４２３    導電膜
５００    基板
５０１    トランジスタ
５０２    半導体膜
５０３    ゲート絶縁膜
５０４    導電膜
５０５    導電膜
５０６    ゲート電極
５０７    サイドウォール
５０８    絶縁膜
５０９    絶縁膜
６０１    トランジスタ
６０２    ゲート電極
６０３    ゲート絶縁膜
６０４    酸化物半導体膜
６０５    導電膜
６０６    導電膜
６０７    絶縁膜
６１１    トランジスタ
６１２    ゲート電極
６１３    ゲート絶縁膜
６１４    酸化物半導体膜
６１５    導電膜
６１６    導電膜
６１７    絶縁膜
６１８    チャネル保護膜
６２１    トランジスタ
６２２    ゲート電極
６２３    ゲート絶縁膜
６２４    酸化物半導体膜
６２５    導電膜
６２６    導電膜
６２７    絶縁膜
６４１    トランジスタ
６４２    ゲート電極
６４３    ゲート絶縁膜
６４４    酸化物半導体膜
６４５    導電膜
６４６    導電膜
６４７    絶縁膜
【図１】
2013168926.tif 000003
【図２】
2013168926.tif 000004
【図３】
2013168926.tif 000005
【図４】
2013168926.tif 000006
【図５】
2013168926.tif 000007
【図６】
2013168926.tif 000008
【図７】
2013168926.tif 000009
【図８】
2013168926.tif 000010
【図９】
2013168926.tif 000011
【図１０】
2013168926.tif 000012
【図１１】
2013168926.tif 000013
【図１２】
2013168926.tif 000014
【図１３】
2013168926.tif 000015
【図１４】
2013168926.tif 000016
【図１５】
2013168926.tif 000017