(57)【要約】【課題】短チャネル効果に強いトランジスタを提供する。【解決手段】ソースと半導体層との接合部及びドレインと半導体層との接合部において、ソース側領域の多数キャリアの密度ｎｓＳが数式（１）の関係を満たし、ドレイン側領域の多数キャリアの密度ｎｓＤが数式（２）の関係を満たす半導体を用いることにより、ＤＩＢＬ効果を抑制する。2013179278.tif 000116【選択図】図２
2013179278.tif 000002
【特許請求の範囲】
【請求項１】
半導体層に接して設けられたソース及びドレインと、ゲート絶縁層を介して前記半導体層上に設けられたゲートと、を有し、前記半導体層が前記ゲートと重畳する領域にチャネル領域が形成されるトランジスタであって、
前記チャネル領域は、ソース側領域、実効チャネル領域、及びドレイン側領域を含み、
前記ドレイン側領域の長さをＬＤ、
前記ドレイン側領域の電圧降下をＶＳＤＤ、
前記ドレイン側領域のエネルギー障壁と、前記ドレイン側領域の電圧降下と素電荷との積、との差をｅｖＤ、
前記ソースと前記ソース側領域との境界でのフェルミポテンシャルをφＦ０、
真性電子密度をｎｉ、
前記実効チャネル領域と前記ドレイン側領域との境界での表面電位をφｓＤ、
前記実効チャネル領域と前記ソース側領域との境界での表面電位をφｓＳ、
前記半導体層のバンドギャップをＥｇ、
半導体層の誘電率をε、
素電荷をｅ、
ボルツマン定数をｋ、
絶対温度をＴとしたとき、
前記ソース側領域の多数キャリアの密度ｎｓＳが、数式（１）の関係を満たし、
前記ドレイン側領域の多数キャリアの密度ｎｓＤが、数式（２）の関係を満たし、
かつ、前記ドレイン側領域の長さＬＤが、数式（３）で表されることを特徴とするトランジスタ。
【数１】
2013179278.tif 000112
【数２】
2013179278.tif 000113
【数３】
2013179278.tif 000114
【請求項２】
請求項１において、
前記チャネル領域の長さが、５ｎｍ以上５００ｎｍ以下であることを特徴とするトランジスタ。
【請求項３】
請求項１又は請求項２において、
電子移動度をμ、
ドレイン電圧をＶＳＤ、
前記実効チャネル領域の長さをＬ’としたとき、
表面定常電流密度Ｊｓが、数式（４）で表されることを特徴とするトランジスタ。
【数４】
2013179278.tif 000115
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記半導体層は酸化物半導体であることを特徴とするトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタに関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
半導体集積回路の高性能化には、その構成要素であるトランジスタの高性能化が必須である。これまで、シリコン材料等を利用したトランジスタの素子性能の向上は、微細化によって進められてきた。しかし、近年、微細化には物理的な限界が見え始めており、中でも短チャネル効果の抑制は、深刻な課題と考えられている。
【０００４】
トランジスタのゲート長を微細化することで生じる短チャネル効果がトランジスタに与える悪影響として、閾値電圧が低下する、サブスレッショルド係数が劣化する、ドレイン電圧がピンチオフ電圧以上の状態でもドレイン電流が飽和しない、ゲート電圧が０Ｖの状態でもドレイン電流（パンチスルー電流）が流れる、等が挙げられる。
【０００５】
サブスレッショルド係数とは、ドレイン電流が一桁増えるために必要なゲート電圧を示す。サブスレッショルド係数が小さい程、電流の立ち上がりが鋭く、スイッチング特性が良いため、同じ閾値電圧下ではパンチスルー電流が小さくなる。ＤＩＢＬ（Ｄｒａｉｎ  Ｉｎｄｕｃｅｄ  Ｂａｒｒｉｅｒ  Ｌｏｗｅｒｉｎｇ）効果が生じると、トランジスタのサブスレッショルド係数が劣化し、スイッチングの切れが悪くなる。
【０００６】
ＤＩＢＬ効果とは、ドレイン電圧の印加による影響で、ソースと半導体層との接合部におけるエネルギー障壁が減少するために、パンチスルー電流が流れ、サブスレッショルド特性が劣化する効果である。ドレイン側領域の空乏層幅が広がることでソース側領域の電圧降下が大きくなる。ＤＩＢＬ効果に弱い短チャネルトランジスタの場合、ドレイン側領域の空乏層幅の広がりに伴って、ソースと半導体層との接合部におけるエネルギー障壁が減少すると共に、実効チャネル長（実効チャネル領域の長さ）が短くなり、パンチスルー電流が増大する原因になる。ドレイン側領域の空乏層幅、ソース側領域の空乏層幅、実効チャネル長が、短チャネルトランジスタの素子性能に与える影響は大きい。
【０００７】
短チャネル効果を抑制するトランジスタの一例として、ゲートの底部とゲート酸化膜とが接触するＭＯＳトランジスタが考案されている（特許文献１）。該底部は、ソース側領域とドレイン側領域との間のチャネルの長さに沿って不均一な仕事関数を有する材料で構成されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００９−５１９５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
短チャネル効果を抑えながらトランジスタの微細化を進めていく方法として、スケーリング則がある。しかしながら、スケーリング則に沿ってトランジスタをスケーリングする際、電源電圧はそのままスケーリングできないため、短チャネルトランジスタのチャネル領域には、大きなドレイン電圧がかかることになる。ドレイン電圧に依存してドレイン側領域の空乏層幅が広がることは、トランジスタの素子性能の低下を招く。
【００１０】
例えば、シリコン半導体を用いたトランジスタは、ソースと半導体層との接合部、及びドレインと半導体層との接合部に、キャリアの無い層（空乏層）が形成される。これは、ソースの電子が半導体層へ、また、半導体層の正孔がソースへ流れ込むことにより、接合部付近において、電子と正孔が結合して消滅するためである。ドレインと半導体層との接合部に形成される空乏層幅ＬＤＳｉを式で表すと以下のようになる。なお、以下の式において、ＮＡは、半導体層（ｐ）のアクセプタ密度を表す。
【数１】
2013179278.tif 000003
【００１１】
シリコン半導体を用いたトランジスタにおいて、ＬＤＳｉは、（ｖＤ）１／２に比例している。ｅｖＤは、ドレイン（ｎ＋）と半導体層（ｐ）との接合部におけるエネルギー障壁とほぼ同じものである。従って、シリコン半導体を用いたトランジスタにおけるドレイン側領域の空乏層幅ＬＤＳｉは、ドレイン電圧ＶＳＤの依存性が大きいと考えられる。図７に示すように、シリコン半導体を用いたトランジスタはチャネル長が短くなると、ドレイン電圧の微小な変化に対して空乏層幅ＬＤＳｉが広がり易く、ＤＩＢＬ効果が生じ易い。
【００１２】
そこで、短チャネル効果に強いトランジスタを提供することを課題の一とする。
【００１３】
また、トランジスタの素子性能を向上させることを課題の一とする。
【課題を解決するための手段】
【００１４】
ソース又はドレインと半導体層との接合部において、多数キャリアの密度がある一定の密度範囲を満たすような半導体を用いることにより、ＤＩＢＬ効果を抑制する。
【００１５】
本明細書で開示する本発明の一態様は、半導体層に接して設けられたソース及びドレインと、ゲート絶縁層を介して半導体層上に設けられたゲートと、を有し、半導体層がゲートと重畳する領域にチャネル領域が形成されるトランジスタであって、チャネル領域は、ソース側領域、実効チャネル領域、及びドレイン側領域を含み、ドレイン側領域の長さをＬＤ、ドレイン側領域の電圧降下をＶＳＤＤ、ドレイン側領域のエネルギー障壁と、ドレイン側領域の電圧降下と素電荷との積、との差をｅｖＤ、ソースとソース側領域との境界でのフェルミポテンシャルをφＦ０、真性電子密度をｎｉ、実効チャネル領域とドレイン側領域との境界での表面電位をφｓＤ、実効チャネル領域とソース側領域との境界での表面電位をφｓＳ、半導体層のバンドギャップをＥｇ、半導体層の誘電率をε、素電荷をｅ、ボルツマン定数をｋ、絶対温度をＴとしたとき、ソース側領域の多数キャリアの密度ｎｓＳが、数式（１）の関係を満たし、ドレイン側領域の多数キャリアの密度ｎｓＤが、数式（２）の関係を満たし、かつ、ドレイン側領域の長さＬＤが、数式（３）で表されることを特徴とするトランジスタである。
【数２】
2013179278.tif 000004
【数３】
2013179278.tif 000005
【数４】
2013179278.tif 000006
【００１６】
上記において、チャネル領域の長さが、５ｎｍ以上５００ｎｍ以下であることが好ましい。
【００１７】
上記において、電子移動度をμ、ドレイン電圧をＶＳＤ、実効チャネル領域の長さをＬ’としたとき、トランジスタの表面定常電流密度Ｊｓが、数式（４）で表されることが好ましい。
【数５】
2013179278.tif 000007
【００１８】
上記において、半導体層は酸化物半導体であることが好ましい。
【００１９】
なお、本明細書において、半導体層は、ソース側領域、実効チャネル領域、ドレイン側領域の３つの領域に分けられるものとする。
【００２０】
また、本明細書において、実効チャネル長とは、実効チャネル領域の長さを指し、チャネル長とは、ドレイン側領域の長さと、ソース側領域の長さと、実効チャネル領域の長さとの和を指すものとする。
【００２１】
なお、本明細書において、ゲート電圧が閾値電圧以下の領域を、サブスレッショルド領域と定義するものとする。
【発明の効果】
【００２２】
短チャネルトランジスタであっても、実効チャネル長をより長くすることで、ＤＩＢＬ効果の影響をより低減させたトランジスタを提供できる。
【図面の簡単な説明】
【００２３】
【図１】擬２次元系トランジスタモデルを説明する図。
【図２】チャネル方向のエネルギーバンドを説明する図。
【図３】計算結果をグラフ化した図。
【図４】計算結果をグラフ化した図。
【図５】計算結果をグラフ化した図。
【図６】計算結果をグラフ化した図。
【図７】シリコントランジスタにおけるＤＩＢＬ効果を説明する図。
【図８】トランジスタの構造の一例を示した図。
【図９】トランジスタの構造の一例を示した図。
【発明を実施するための形態】
【００２４】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２５】
トランジスタにおけるソース又はドレインと半導体層との接合部において、多数キャリアの密度がある一定の密度範囲を満たすような半導体材料を用いることにより、ＤＩＢＬ効果を抑制させることができることについて、図１乃至図６を用いて説明する。
【００２６】
半導体層に酸化物半導体を用いた場合、ソース（ｎ＋）と半導体層（ｎ）との接合部は、（ｎ＋）−（ｎ）接合であり、ドレイン（ｎ＋）と半導体層（ｎ）との接合部は、同様に（ｎ＋）−（ｎ）接合となる。なお、以下の説明では、半導体層に酸化物半導体を用いた場合について説明するが、接合部付近において、多数キャリアが存在する半導体であれば、半導体層に用いられる半導体は、酸化物半導体に限定されない。
【００２７】
一例として、ドレインと半導体層との接合部に形成され多数キャリアが存在する、酸化物半導体のドレイン側領域の長さＬＤＯＳを、式で表すと以下のようになる。
【数６】
2013179278.tif 000008
【００２８】
以下では、半導体層に酸化物半導体を用いて擬２次元系にモデル化したトランジスタ４００について、上述した酸化物半導体のドレイン側領域の長さＬＤＯＳの導出方法を示す。また、トランジスタ４００の擬２次元系モデルに基づいて半導体層における電位φ及びフェルミポテンシャルφＦの空間分布の導出方法を示す。更に、求めた電位φ及びフェルミポテンシャルφＦを用いて、チャネル領域を流れる電流（パンチスルー電流）及びソース側領域の電圧降下の導出方法を示す。次に、導出したパンチスルー電流及びソース側領域の電圧降下から、短チャネルトランジスタのＤＩＢＬ効果による特性劣化について議論する。なお、トランジスタにおいて、ゲート電圧で制御できる領域（実効チャネル領域）の長さは、ドレイン電圧を印加した際のソース側領域の電圧降下、即ちＤＩＢＬ効果の度合により決定されるため、ソース側領域の電圧降下を検証する。
【００２９】
なお、ゲート電圧が閾値以下（サブスレッショルド領域）の場合、トランジスタがオフ状態であるため、ＤＩＢＬ効果が与える影響は、顕著になると考えることもできる。従って、ゲート電圧が閾値以下の場合のパンチスルー電流、ドレイン側領域の長さ等を調べることは、短チャネル効果に強いトランジスタであるか否かを判定する一つの基準になると考えることができるため、本明細書における擬２次元系のモデル計算では、ゲート電圧が閾値以下の場合に限定して議論する。
【００３０】
図１に、トランジスタ４００の擬２次元系モデルを示す。トランジスタ４００は、半導体層４０１に接して設けられたソース４０２及びドレイン４０３と、ゲート絶縁層４０４を介して半導体層４０１上に設けられたゲート４０５と、を有する。ソース４０２は、第１の端子１１と電気的に接続され、ゲート４０５は、第２の端子１２と電気的に接続され、ドレイン４０３は、第３の端子１３と電気的に接続されている。
【００３１】
ソース４０２及びドレイン４０３は、ｎ＋領域、半導体層４０１は、ｎ領域（ここでは酸化物半導体を用いている。）である。
【００３２】
第１の端子１１には、接地電位（ＧＮＤ）が印加され、第２の端子１２には、ゲート電圧（ＶＧ）が印加され、第３の端子１３には、ドレイン電圧（ＶＳＤ）が印加されている。
【００３３】
擬２次元系の（ｘ，ｙ）座標の原点は、ソース４０２と、半導体層４０１と、ゲート絶縁層４０４とが接する点に取る。なお、図１の紙面と垂直な方向をｚ軸方向とし、ｚ軸方向には、図１に示す擬２次元系モデルが一様に続くものとする。
【００３４】
なお、計算において、簡単のため、チャネル長Ｌは、ゲート４０５の長さと等しいとする。
【００３５】
また、ゲート４０５の仕事関数は、半導体層４０１の仕事関数と等しいとする。即ち、第３の端子１３（ドレイン電圧ＶＳＤ）に０Ｖ、及び第２の端子１２（ゲート電圧ＶＧ）に０Ｖが印加されるとき、半導体層は、フラットバンドとなる。
【００３６】
図１に示す擬２次元系モデルにおいて、上述のように、半導体層における電位φ及びフェルミポテンシャルφＦの空間分布を導くために、以下の３つの方程式を連立して解く。
【数７】
2013179278.tif 000009
【数８】
2013179278.tif 000010
【数９】
2013179278.tif 000011
【００３７】
次に、図２にエネルギーバンド図を示す。図２に示すように、半導体層を、（１）ソース側領域（０＜ｙ＜ＬＳ）、（２）実効チャネル領域（ＬＳ＜ｙ＜ＬＳ＋Ｌ’）、（３）ドレイン側領域（ＬＳ＋Ｌ’＜ｙ＜ＬＳ＋Ｌ’＋ＬＤ）、の３つの領域に分けて考える。
【００３８】
各パラメーターは、次のように定義される。半導体層における電位をφ（ｘ，ｙ）、半導体層におけるフェルミポテンシャルをφＦ（ｙ）、ソース側領域の長さをＬＳ、チャネル領域の長さをＬ、実効チャネル領域の長さをＬ’、ドレイン側領域の長さをＬＤ、半導体層の真性エネルギーレベルをＥｉ０、素電荷をｅ、半導体層の真性電子密度をｎｉ、ボルツマン定数をｋ、絶対温度をＴ、半導体層の誘電率をε、電子移動度をμ、電子拡散係数をＤ、酸化物半導体層のバンドギャップをＥｇとする。
【００３９】
本計算上では、半導体層の表面のみを考えているため、電位φ（ｘ，ｙ）におけるｘ座標は、０と置くことが可能である。
【００４０】
また、フェルミポテンシャルφＦ（ｙ）はｘ座標には依存しないとして計算する。
【００４１】
第３の端子１３（ＶＳＤ）＝０Ｖ、及び第２の端子１２（ＶＧ）＝０Ｖのとき、電位φ（ｘ，ｙ）は、座標（０，０）における真性エネルギーレベルＥｉ０と等しくなるため、以下のように定義する。
【数１０】
2013179278.tif 000012
【００４２】
また、第３の端子１３（ＶＳＤ）≠０Ｖ、及び第２の端子１２（ＶＧ）≠０Ｖのとき、電位φ（ｘ，ｙ）は、座標（０，０）における真性エネルギーレベルＥｉ０と、座標（ｘ，ｙ）における真性エネルギーレベルＥｉ（ｘ，ｙ）との差分と考えることができるため、以下のように定義する。
【数１１】
2013179278.tif 000013
【００４３】
また、ｙ＝０のときのフェルミポテンシャルφＦ（ｙ）は、以下のように定義する。
【数１２】
2013179278.tif 000014
【００４４】
また、ｙ＝０のときのｙ軸方向に変化するフェルミエネルギーＥＦ（ｙ）は、以下のように定義する。
【数１３】
2013179278.tif 000015
【００４５】
従って、フェルミポテンシャルφＦ（ｙ）は、真性エネルギーレベルＥｉ０と、ｙ軸方向に変化するフェルミエネルギーＥＦ（ｙ）との差分と考えることができるため、以下のように定義することができる。
【数１４】
2013179278.tif 000016
【００４６】
ここで、酸化物半導体は、ソースと半導体層との接合部、及びドレインと半導体層との接合部に多数キャリアが存在する。従って、フェルミエネルギーＥＦ０は、真性エネルギーレベルＥｉ０よりも高エネルギー側にあり、φＦ（０）は、次式の関係を満たす。
【数１５】
2013179278.tif 000017
【００４７】
また、酸化物半導体の接合部は、多数キャリアが存在するため、ポアソン方程式の座標（ｘ，ｙ）における全電荷密度ρ（ｘ，ｙ）は、電子密度ｎ（ｘ，ｙ）の負電荷と、ドナー密度ＮＤの正電荷を考慮すれば十分である。更に、ｎ＋領域と接しているソース側領域、及びｎ＋領域と接しているドレイン側領域においてドナー密度ＮＤの寄与は無視できるので、全電荷密度ρ（ｘ，ｙ）は、次式のように表すことができる。
【数１６】
2013179278.tif 000018
【００４８】
ポアソン方程式に、上式を代入すると、次式のように表すことができる。
【数１７】
2013179278.tif 000019
【００４９】
電子密度ｎ（ｘ，ｙ）は、電位φ（ｘ，ｙ）、フェルミポテンシャルφＦ（ｙ）を用いて、次式のように表せる。
【数１８】
2013179278.tif 000020
【００５０】
また、アインシュタインの関係式を以下に示す。
【数１９】
2013179278.tif 000021
【００５１】
電子密度ｎ（ｘ，ｙ）の式と、アインシュタインの関係式を用いると、先にも示した以下の電荷の輸送方程式の第２式から第３式へ式変形できる。
【数２０】
2013179278.tif 000022
【００５２】
フェルミポテンシャルφＦ（ｙ）がｙ軸方向にのみ依存するとしているため、ｙ軸方向の電流密度Ｊｙのみを考慮すると、電流連続の式は、以下のようになる。なお、右辺を０にしているのは、定常状態を考えているためである。
【数２１】
2013179278.tif 000023
【００５３】
半導体層を（１）ソース側領域、（２）実効チャネル領域、（３）ドレイン側領域の３つの領域で分けて考えているため、各領域での境界条件は以下のように表せる。
【００５４】
（１）ソース側領域：０＜ｙ＜ＬＳ
（２）実効チャネル領域：ＬＳ＜ｙ＜ＬＳ＋Ｌ’
（３）ドレイン側領域：ＬＳ＋Ｌ’＜ｙ＜ＬＳ＋Ｌ’＋ＬＤ（＝Ｌ）
【００５５】
ソース（ｎ＋）と半導体層（ｎ）との接合部、及びドレイン（ｎ＋）と半導体層（ｎ）との接合部は、多数キャリアが存在し、高電子密度になるため、以下の式を満たすとする。
【数２２】
2013179278.tif 000024
【００５６】
さらに、（１）ソース側領域及び（３）ドレイン側領域は、ゲート電圧ＶＧで電子密度を制御不可能な領域とするため、以下の式を満たすとする。
【数２３】
2013179278.tif 000025
【００５７】
なお、（２）実効チャネル領域は、ゲート電圧ＶＧで電子密度を制御可能な領域とする。
【００５８】
電位φ（ｘ，ｙ）に対する境界条件は、以下のようにする。
【数２４】
2013179278.tif 000026
【００５９】
本計算上では、実効チャネル領域の電位φ（０，ｙ）を、表面電位φｓと電圧降下の和で表していることに注意する。
【００６０】
ここで、ソース側領域における電圧降下をＶＳＤＳ、ドレイン側領域における電圧降下をＶＳＤＤ、実効チャネル領域における電圧降下をＶＳＤ’と置いている。従って、ドレイン電圧ＶＳＤに対して以下の式を満たす。
【数２５】
2013179278.tif 000027
【００６１】
ソース側領域の電圧降下ＶＳＤＳは、ＤＩＢＬ効果の程度を表す指標となる。
【００６２】
ソース（ｎ＋）と半導体層（ｎ）との接合部におけるエネルギー障壁ＥＢは以下の式で表される。
【数２６】
2013179278.tif 000028
【００６３】
この式は、ドレイン電圧ＶＳＤを第３の端子１３に印加したときに、ｅＶＳＤＳだけエネルギー障壁の高さが下がることを示している。すなわち、ＤＩＢＬ効果の影響が大きければ、ｅＶＳＤＳが大きくなる。よって、エネルギー障壁が大きく下がることになる。
【００６４】
酸化物半導体層は、接合部付近において、多数キャリアが存在する。従って、φｓ＞０のとき、ｘ＝０での該半導体層の表面が電子の蓄積状態になり、チャネル領域に電流が流れる。一方、φｓ＜０のとき、該半導体層の表面が電子の空乏状態になり電流は流れない。従って、本計算でＤＩＢＬ効果を検証しているサブスレッショルド領域はφｓ＝０も含め、φｓ≦０とする。
【００６５】
シリコン半導体層は、接合部付近において、空乏層が形成される。従って、ｐ型のシリコンの場合、フェルミエネルギーＥＦ０が、真性エネルギーレベルＥｉ０よりも低エネルギー側に存在する。従って、φＦ０＞０となる。更に、φｓ＞２φＦ０のとき、該半導体層の表面が強反転状態になり、チャネル領域に電流が流れる。一方、φｓ＜２φＦ０のとき、電流は流れない。従って、本計算でＤＩＢＬ効果を検証しているサブスレッショルド領域はφｓ＝２φＦ０も含め、φｓ≦２φＦ０である。
【００６６】
一方、フェルミポテンシャルφＦに対する境界条件は以下のようになる。
【数２７】
2013179278.tif 000029
【００６７】
チャネル長Ｌを一定としたとき、ソース側領域の長さＬＳとドレイン側領域の長さＬＤが長くなるほど、実効チャネル領域の長さＬ’（実効チャネル長とも記す）は短くなる。従って、ゲート電圧ＶＧで制御可能な領域である実効チャネル長Ｌ’（（２）実効チャネル領域の長さ）をより長くするためには、ソース側領域の長さＬＳとドレイン側領域の長さＬＤがより短くなれば良い。
【００６８】
半導体層の（１）ソース側領域及び（３）ドレイン側領域では、ソース及びドレインから来た電子が蓄積されているので、これらの領域で電位φ及びフェルミポテンシャルφＦを求めるために解くべきポアソン方程式は以下の通りである。
【数２８】
2013179278.tif 000030
【００６９】
まず、（１）ソース側領域について考え、（１）ソース側領域の長さＬＳを導出する。以下に導出方法を示す。
【００７０】
ドレイン電圧ＶＳＤ＝０Ｖ、即ちフェルミポテンシャルφＦ（０）＝φＦ０で一定のときに、ポアソン方程式を満たす解φは、境界条件ｙ＝ＬＳの基で、次式を解くことにより算出される。
【数２９】
2013179278.tif 000031
【００７１】
（１）ソース側領域：０＜ｙ＜ＬＳにおいて、ｅφ（０，ｙ）は次式のように表せる。
【数３０】
2013179278.tif 000032
【００７２】
また、ｅφＦ（ｙ）は次式のように表せる。
【数３１】
2013179278.tif 000033
【００７３】
ただし、ソース側領域の多数キャリアの密度ｎｓＳは、以下で表される。
【数３２】
2013179278.tif 000034
【００７４】
これを参考に、ドレイン電圧ＶＳＤ＞０Ｖで有限のときの電位φ及びフェルミポテンシャルφＦの関数形を次のように置く。
【数３３】
2013179278.tif 000035
【数３４】
2013179278.tif 000036
【００７５】
ここで、Ｃ１、Ｃ２、Ｃ３、Ｃ４、ｃＳは未定係数で、境界条件を満たすように定める。まず、ｙ＝ＬＳにおける境界条件より、以下のようにＣ１、Ｃ３が決まる。
【数３５】
2013179278.tif 000037
【数３６】
2013179278.tif 000038
【００７６】
次に、ｙ＝０の境界条件より、電位φにおいて、以下の式が成り立つ。
【数３７】
2013179278.tif 000039
【００７７】
したがって、Ｃ２はｃＳを用いて次のように表せる。
【数３８】
2013179278.tif 000040
【００７８】
同様に、ｙ＝０の境界条件より、フェルミポテンシャルφＦにおいて、以下の式が成り立つ。
【数３９】
2013179278.tif 000041
【００７９】
したがって、Ｃ４もｃＳを用いて次のように表せる。
【数４０】
2013179278.tif 000042
【００８０】
電位φとフェルミポテンシャルφＦはポアソン方程式を満たす必要があるから、上で置いた関数形をポアソン方程式に代入して、まだ定まっていないＣ２、Ｃ４、ｃＳの関係を導く。ポアソン方程式の左辺は次式のようになる。
【数４１】
2013179278.tif 000043
【００８１】
一方、ポアソン方程式の右辺は、次式のようになる。
【数４２】
2013179278.tif 000044
【００８２】
従ってこれらを解くと、次式のようになる。
【数４３】
2013179278.tif 000045
【００８３】
両辺の係数を比較することにより、Ｃ２−Ｃ４＝１となる。また、以下の式も成り立つ。
【数４４】
2013179278.tif 000046
【００８４】
ところで、Ｃ２−Ｃ４は、以下のように表せる。
【数４５】
2013179278.tif 000047
【００８５】
したがって、Ｃ２−Ｃ４＝１の関係を用いてＣ２−Ｃ４の分母の値が次のように定まる。
【数４６】
2013179278.tif 000048
【００８６】
したがって、以下のようにＣ２、Ｃ４及びｃＳが定まる。
【数４７】
2013179278.tif 000049
【数４８】
2013179278.tif 000050
【数４９】
2013179278.tif 000051
【００８７】
以上から、（１）ソース側領域：０＜ｙ＜ＬＳにおける電位φ及びフェルミポテンシャルφＦは次のように決定される。
【数５０】
2013179278.tif 000052
【数５１】
2013179278.tif 000053
【００８８】
実際、ＶＳＤ＝０Ｖのときに、ＶＳＤＤ＝０Ｖなので、ｅφ（０，ｙ）及びｅφＦ（ｙ）はそれぞれ次式のように表せる。
【数５２】
2013179278.tif 000054
【数５３】
2013179278.tif 000055
【００８９】
ところで、以下の式により、（１）ソース側領域の長さＬＳも次のように同時に決定される。
【数５４】
2013179278.tif 000056
【数５５】
2013179278.tif 000057
【００９０】
次に、（３）ドレイン側領域について考え、（３）ドレイン側領域の長さＬＤを導出する。以下に導出方法を示す。
【００９１】
ドレイン電圧ＶＳＤ＝０Ｖ、即ちフェルミポテンシャルφＦ（０）＝φＦ０で一定のときに、ポアソン方程式を満たす解φは、境界条件ｙ＝ＬＳ＋Ｌ’の基で、次式を解くことにより算出される。
【数５６】
2013179278.tif 000058
【００９２】
（３）ドレイン側領域：ＬＳ＋Ｌ’＜ｙ＜ＬＳ＋Ｌ’＋ＬＤにおいて、ｅφ（０，ｙ）は次式のように表せる。
【数５７】
2013179278.tif 000059
【００９３】
また、ｅφＦ（ｙ）は次式のように表せる。
【数５８】
2013179278.tif 000060
【００９４】
これを参考に、ドレイン電圧ＶＳＤ＞０Ｖで有限のときの電位φ及びフェルミポテンシャルφＦの関数形を次のように置く。
【数５９】
2013179278.tif 000061
【数６０】
2013179278.tif 000062
【００９５】
ここで、Ｃ１’、Ｃ２’、Ｃ３’、Ｃ４’、ｃＤは未定係数で、境界条件を満たすように定める。まず、ｙ＝ＬＳ＋Ｌ’における境界条件より、以下のようにＣ１’、Ｃ３’が決まる。
【数６１】
2013179278.tif 000063
【数６２】
2013179278.tif 000064
【００９６】
次に、ｙ＝Ｌの境界条件より、電位φにおいて、以下の式が成り立つ。
【数６３】
2013179278.tif 000065
【００９７】
したがって、Ｃ２’はｃＤを用いて次のように表せる。
【数６４】
2013179278.tif 000066
【００９８】
同様に、ｙ＝Ｌの境界条件より、フェルミポテンシャルφＦにおいて、以下の式が成り立つ。
【数６５】
2013179278.tif 000067
【００９９】
したがって、Ｃ４’もｃＤを用いて次のように表せる。
【数６６】
2013179278.tif 000068
【０１００】
電位φとフェルミポテンシャルφＦは、ポアソン方程式を満たす必要があるから、上で置いた関数形をポアソン方程式に代入して、まだ定まっていないＣ２’、Ｃ４’、ｃＤの関係を導く。ポアソン方程式の左辺は次のようになる。
【数６７】
2013179278.tif 000069
【０１０１】
一方、ポアソン方程式の右辺は、次式のようになる。
【数６８】
2013179278.tif 000070
【０１０２】
従ってこれらを解くと、次式のようになる。
【数６９】
2013179278.tif 000071
【０１０３】
両辺の係数を比較することにより、Ｃ２’−Ｃ４’＝１となる。また、以下の式も成り立つ。
【数７０】
2013179278.tif 000072
【０１０４】
ところで、Ｃ２’−Ｃ４’は、以下のように表せる。
【数７１】
2013179278.tif 000073
【０１０５】
したがって、Ｃ２’−Ｃ４’＝１の関係を用いてＣ２’−Ｃ４’の分母の値が次のように定まる。
【数７２】
2013179278.tif 000074
【０１０６】
したがって、以下のようにＣ２’、Ｃ４’及びｃＤが定まる。
【数７３】
2013179278.tif 000075
【数７４】
2013179278.tif 000076
【数７５】
2013179278.tif 000077
【０１０７】
以上から（３）ドレイン側領域：ＬＳ＋Ｌ’＜ｙ＜ＬＳ＋Ｌ’＋ＬＤにおける電位φ及びフェルミポテンシャルφＦは次のように決定される。
【数７６】
2013179278.tif 000078
【数７７】
2013179278.tif 000079
【０１０８】
実際、ＶＳＤ＝０Ｖのときに、ＶＳＤＤ＝０Ｖなので、ｅφ（０，ｙ）及びｅφＦ（ｙ）はそれぞれ次式のように表せる。
【数７８】
2013179278.tif 000080
【数７９】
2013179278.tif 000081
【０１０９】
ところで、以下の式により、（３）ドレイン側領域の長さＬＤも次のように同時に決定される。
【数８０】
2013179278.tif 000082
【数８１】
2013179278.tif 000083
【０１１０】
ここで、シリコン半導体を用いたトランジスタにおけるドレイン側領域の空乏層幅ＬＤＳｉと酸化物半導体を用いたトランジスタにおけるドレイン側領域の長さＬＤＯＳとを比較する。
【数８２】
2013179278.tif 000084
【数８３】
2013179278.tif 000085
【０１１１】
酸化物半導体の場合、ドレイン側領域の長さＬＤＯＳが（ｋＴ）１／２に比例しているのに対して、シリコン半導体の場合、ドレイン側領域の空乏層幅ＬＤＳｉが（ｅｖＤ）１／２に比例している。一般的に、室温ではｋＴ＜ｅｖＤが成り立つ。また、酸化物半導体のバンドギャップの方が、シリコン半導体のバンドギャップよりも大きいため、ｖＤ（Ｓｉ）＜ｖＤ（ＯＳ）が成り立つ。これらと、サブスレッショルド領域ではＶＳＤＤ〜ＶＳＤとなる事実と、を考慮すると、シリコン半導体のドレイン側領域の空乏層幅ＬＤＳｉの方が、ドレイン電圧ＶＳＤの変化により敏感であり、ドレイン電圧ＶＳＤ依存性が大きいことが解る。即ち、酸化物半導体の方がＤＩＢＬ効果を抑制できることが解る。
【０１１２】
次に、一般的な半導体層の表面定常電流密度Ｊｓと、半導体層のソース側領域における電圧降下ＶＳＤＳを導出することを考える。Ｊｓを導出することで、パンチスルー電流の大きさを、ＶＳＤＳを導出することで、ＤＩＢＬ効果の程度を推測することができるためである。
【０１１３】
導出したＪｓ、ＶＳＤＳを、酸化物半導体と、シリコン半導体に適応する。これらの値をグラフ化し、（ｎ＋）−（ｎ）接合を有する酸化物半導体と、（ｎ＋）−（ｐ）接合を有するシリコン半導体とで、どちらが短チャネル効果に強い半導体であるかを検証する。
【０１１４】
まず、求めた電位φとフェルミポテンシャルφＦを、電荷の輸送方程式に代入して、ソース側領域における電圧降下ＶＳＤＳと表面定常電流密度Ｊｓの関係、ドレイン側領域における電圧降下ＶＳＤＤと表面定常電流密度Ｊｓの関係を導く。
【０１１５】
ソース側領域における電圧降下ＶＳＤＳの導出方法を以下に示す。
【０１１６】
電荷の輸送方程式より、以下の式が成り立つ。
【数８４】
2013179278.tif 000086
【０１１７】
上記式の両辺をｙ＝［０，ＬＳ］の範囲で積分すると、以下に示すように、数８４の左辺からソース側領域での電圧降下ＶＳＤＳが現れる。
【数８５】
2013179278.tif 000087
【０１１８】
一方、数８４の右辺から以下のように計算される。
【数８６】
2013179278.tif 000088
【０１１９】
従って、ＶＳＤＳはＪｓを用いて次のように表される。なお、ｆＳは、１／２≦ｆＳ≦１程度の数因子である。
【数８７】
2013179278.tif 000089
【０１２０】
ドレイン側領域における電圧降下ＶＳＤＤの導出方法を以下に示す。
【０１２１】
数８４の両辺をｙ＝［ＬＳ＋Ｌ’，Ｌ］の範囲で積分すると、以下に示すように、数８４の左辺から（３）ドレイン側領域での電圧降下ＶＳＤＤが現れる。
【数８８】
2013179278.tif 000090
【０１２２】
一方、数８４の右辺から以下のように計算される。
【数８９】
2013179278.tif 000091
【０１２３】
従って、ＶＳＤＤはＪｓを用いて次のように表される。なお、ｆＤは、１／２≦ｆＤ≦１程度の数因子である。
【数９０】
2013179278.tif 000092
【０１２４】
次に、実効チャネル領域における電圧降下ＶＳＤ’と表面定常電流密度Ｊｓの関係を導く。
【０１２５】
表面定常電流密度Ｊｓの導出方法を以下に示す。
【０１２６】
今、ＤＩＢＬ効果が顕著に表れる領域として、サブスレッショルド領域（ゲート電圧ＶＧ≦閾値電圧Ｖｔｈ）について考察を行っているため、トランジスタがオフ状態でのパンチスルー電流を導出したい。サブスレッショルド領域（ＶＧ≦Ｖｔｈ）においては、ドレイン電圧ＶＳＤが有限であっても、実効チャネル領域の電位φ（０，ｙ）＝φｃｏｎｓｔ（一定）≡φＳ０と見なせる。従って、ｙ＝ＬＳ、ｙ＝ＬＳ＋Ｌ’においてもφ（０，ｙ）＝φＳ０である（φ（０，ＬＳ）＝φＳ０、φ（０，ＬＳ＋Ｌ’）＝φＳ０）ため、以下に示す関係がある。
【数９１】
2013179278.tif 000093
【０１２７】
また、電子密度において以下に示す関係もある。
【数９２】
2013179278.tif 000094
【０１２８】
実効チャネル領域での電圧降下ＶＳＤ’と表面定常電流密度Ｊｓの関係を導くため、電荷の輸送方程式をｙ＝［ＬＳ，ＬＳ＋Ｌ’］の範囲で両辺積分すると、以下のように計算できる。
【数９３】
2013179278.tif 000095
【０１２９】
これにより、以下の関係が導かれる。
【数９４】
2013179278.tif 000096
【０１３０】
上述した、ソース側領域における電圧降下ＶＳＤＳと表面定常電流密度Ｊｓの関係、ドレイン側領域における電圧降下ＶＳＤＤと表面定常電流密度Ｊｓの関係、実効チャネル領域での電圧降下ＶＳＤ’と表面定常電流密度Ｊｓの関係から、酸化物半導体の場合、ＶＳＤＳ、ＶＳＤＤ、Ｊｓはそれぞれ、次式のように表せる。
【数９５】
2013179278.tif 000097
・・・（Ａ）と置く。
【０１３１】
また、シリコン半導体の場合、Ｊｓは、次式のように表せる。
【数９６】
2013179278.tif 000098
・・・（Ａ）’と置く。
【０１３２】
式（Ａ）を利用して、酸化物半導体層の表面定常電流密度ＪｓＯＳを導出すると、以下の式になる。
【数９７】
2013179278.tif 000099
【０１３３】
同様に、式（Ａ）を利用して、酸化物半導体層のソース側領域における電圧降下ＶＳＤＳを導出すると、以下の式になる。
【数９８】
2013179278.tif 000100
【０１３４】
同様に、式（Ａ）を利用して、酸化物半導体層の実効チャネル領域における電圧降下ＶＳＤ’を導出すると、以下の式になる。
【数９９】
2013179278.tif 000101
【０１３５】
同様に、式（Ａ）を利用して、酸化物半導体層のドレイン側領域における電圧降下ＶＳＤＤを導出すると、以下の式になる。
【数１００】
2013179278.tif 000102
【０１３６】
但し、ここで、ｖＳＤ≡（ｅＶＳＤ）／ｋＴと置いた。また、導出の際、ｅＶＳＤ＞＞ｋＴを考慮して、（１／ｖＳＤ）２〜０の項を無視した。さらに、ｅＶＳＤ＞＞ｋＴより、ＶＳＤＤ〜ＶＳＤ、ＶＳＤＳ〜０Ｖ、ＶＳＤ’〜０Ｖと近似できる。
【０１３７】
従って、サブスレッショルド領域（ＶＧ≦Ｖｔｈ）では、ドレイン側領域でドレイン電圧ＶＳＤのほとんどが電圧降下することになる。従って、ＶＳＤＤをＶＳＤに置き換えると、結局、酸化物半導体層の表面定常電流密度ＪｓＯＳは、以下のように表せる。
【数１０１】
2013179278.tif 000103
【０１３８】
（ｎ＋）−（ｎ）接合を有する酸化物半導体において、表面定常電流密度ＪｓＯＳ及びソース側領域における電圧降下ＶＳＤＤは、それぞれ以下のようになった（図３乃至図６参照）。
【数１０２】
2013179278.tif 000104
【数１０３】
2013179278.tif 000105
【０１３９】
なお、図示する際、ｆＳ＝ｆＤ＝１／２、θＳ＝θＤ＝π／２と置いた。
【０１４０】
式（Ａ）’を利用して、シリコン半導体層の表面定常電流密度ＪｓＳｉを導出すると、以下の式になる。
【数１０４】
2013179278.tif 000106
【０１４１】
なお、ｆは０＜ｆ≦（π）１／２／２程度の数因子である。
【０１４２】
同様に、式（Ａ）’を利用して、シリコン半導体層のソース側領域における電圧降下ＶＳＤＳを導出すると、以下の式になる。
【数１０５】
2013179278.tif 000107
【０１４３】
同様に、式（Ａ）’を利用して、シリコン半導体層の実効チャネル領域における電圧降下ＶＳＤ’を導出すると、以下の式になる。
【数１０６】
2013179278.tif 000108
【０１４４】
同様に、式（Ａ）’を利用して、シリコン半導体層の（３）ドレイン側領域における電圧降下ＶＳＤＤを導出すると、以下の式になる。
【数１０７】
2013179278.tif 000109
【０１４５】
ｅＶＳＤＤ＞＞ｋＴでは、ＶＳＤＤ〜ＶＳＤ、ＶＳＤＳ〜０Ｖ、ＶＳＤ’〜０Ｖと近似でき、酸化物半導体層の場合と同様に、シリコン半導体の場合でもサブスレッショルド領域では、（３）ドレイン側領域でドレイン電圧ＶＳＤのほとんどが電圧降下することになる。
【０１４６】
（ｎ＋）−（ｐ）接合を有するシリコン半導体において、表面定常電流密度ＪｓＳｉ及びソース側領域における電圧降下ＶＳＤＤは、それぞれ以下のようになった（図３乃至図６参照）。
【数１０８】
2013179278.tif 000110
【数１０９】
2013179278.tif 000111
【０１４７】
なお、図示する際、ｆ＝１と置いた。
【０１４８】
次に、導出した表面定常電流密度Ｊｓ、ソース側領域における電圧降下ＶＳＤＳからＤＩＢＬ効果、及びＤＩＢＬ効果によるパンチスルー電流への影響を、酸化物半導体と、シリコン半導体とで比較し考察する。
【０１４９】
図３は、表面定常電流密度Ｊｓのドレイン電圧ＶＳＤ依存性を、図４は、ソース側領域における電圧降下ＶＳＤＳのドレイン電圧ＶＳＤ依存性を、図５は、表面定常電流密度Ｊｓのチャネル長Ｌ依存性を、図６は、ＤＩＢＬ効果のチャネル長Ｌ依存性を示している。
【０１５０】
図３、図４の各パラメーターは、チャネル長Ｌ＝１μｍ、キャリア密度ｎ０＝１．０×１０１６／ｃｍ３及びｎ０＝１．０×１０１７／ｃｍ３の２水準、酸化物半導体のバンドギャップＥｇ＝３．２ｅＶ、シリコン半導体のバンドギャップＥｇ＝１．１ｅＶとする。但し、誘電率ε＝１０ε０、絶対温度Ｔ＝３００Ｋ、真性電子密度ｎｉ＝１．０×１０１１／ｃｍ３は共通としている。また、Ｊｓを電子移動度μで規格化してある。
【０１５１】
ここで、酸化物半導体における表面定常電流密度ＪｓＯＳと、シリコン半導体における表面定常電流密度ＪｓＳｉとを比較し考察する。図３に示されるように、酸化物半導体の表面定常電流密度ＪｓＯＳは、シリコン半導体の表面定常電流密度ＪｓＳｉと比較して、ドレイン電圧ＶＳＤの依存性が小さいことが解る。特にドレイン電圧ＶＳＤを大きくした場合、その差は顕著に現れる。
【０１５２】
また、図４に示されるように、同じキャリア密度同士で比較すると、シリコン半導体は、酸化物半導体に比べて、ＤＩＢＬ効果による影響が大きいことが解る。更に、ドレイン電圧ＶＳＤを大きくした場合、シリコン半導体のＤＩＢＬ効果による影響はより大きくなる。従って、図３、図４から、ＤＩＢＬ効果によるトランジスタの特性劣化は、シリコン半導体のほうが強いことが示唆される。
【０１５３】
また、短チャネルに対する耐久性を調べるために、キャリア密度ｎ０＝１．０×１０１６／ｃｍ３、ドレイン電圧ＶＳＤ＝１Ｖにおける表面定常電流密度Ｊｓのチャネル長Ｌ依存性を図５に、ＤＩＢＬ効果のチャネル長Ｌ依存性を図６にそれぞれ示す。
【０１５４】
同じチャネル長において酸化物半導体は、シリコン半導体に比べて、表面定常電流密度Ｊｓ及びＤＩＢＬ効果が低減されていることが明らかに解る。また酸化物半導体は、シリコン半導体に比べて、より短チャネルまで表面定常電流密度ＪｓＯＳの値を持っていることが解る。
【０１５５】
シリコン半導体は、チャネル長Ｌが０．６μｍ程度より小さいと、実効チャネル領域の長さＬ’（＝Ｌ−ＬＳ−ＬＤ）がＬＤの増大でゼロ以下になり、実効的なチャネルが定義できなくなってしまう。即ち、チャネル長Ｌが０．６μｍ以下において、シリコン半導体の表面定常電流密度ＪｓＳｉは値を持たない。一方、酸化物半導体は、チャネル長Ｌが０．２μｍ程度まで、実効チャネル領域の長さＬ’が定義できている。従って、ＤＩＢＬ効果の影響がより低減された酸化物半導体は、シリコン半導体よりも短チャネル効果に強いことが示唆される。
【０１５６】
以上の考察から、（ｎ＋）−（ｎ）接合を有する酸化物半導体のほうが、（ｎ＋）−（ｐ）接合を有するシリコン半導体よりも、より短チャネル効果に強い半導体であると言える。なお、上記説明では、（ｎ＋）−（ｎ）接合を有する半導体として酸化物半導体を例に挙げて検証したが、ソースと半導体層との接合部、及びドレインと半導体層との接合部に多数キャリアを有する半導体であれば、上記考察は適応可能である。
【０１５７】
次に、上記の関係を満たすトランジスタの構造の一例について図８及び図９を用いて説明する。
【０１５８】
トランジスタは、トップゲート型構造であることが好ましいが、ボトムゲート型のトランジスタであっても同様である。
【０１５９】
図８（Ａ）及び（Ｂ）に示すトランジスタ５５０ａは、トップゲート型構造のトランジスタの一例である。図８（Ａ）は、トランジスタ５５０ａの平面図であり、図８（Ｂ）は、図８（Ａ）の一点鎖線Ａ−Ｂにおける断面図である。なお、図８（Ａ）では煩雑になることを避けるため、トランジスタ５５０ａの構成要素の一部を省略して図示している。
【０１６０】
チャネル長方向の断面図である図８（Ｂ）に示すように、トランジスタ５５０ａを含む半導体装置は、絶縁膜５３６が設けられた絶縁表面を有する基板５００上に、酸化物半導体膜５０３、ソース５０５ａ、ドレイン５０５ｂ、ゲート絶縁膜５０２、ゲート５０１、ゲート５０１上に設けられた絶縁膜５０７、層間絶縁膜５１５を有する。
【０１６１】
トランジスタ５５０ａにおいてチャネル長は短いことが好ましい。チャネル長は、５ｎｍ以上５００ｎｍ以下であることがより好ましい。
【０１６２】
図９に、他の構造のトランジスタ５５０ｂ、５５０ｃを示す。
【０１６３】
図９（Ａ）に示すトランジスタ５５０ｂは、ソース５０５ａ、ドレイン５０５ｂと接して、配線層５９５ａ、５９５ｂを設ける例である。ソース５０５ａ、ドレイン５０５ｂを層間絶縁膜５１５に埋め込むように形成し、研磨処理によって該表面を露出させる。露出されたソース５０５ａ、ドレイン５０５ｂ表面に接して配線層５９５ａ、５９５ｂを形成し、電気的に接続させる。ソース５０５ａが設けられる開口と、ドレイン５０５ｂが設けられる開口とは別工程で形成する。該開口を別々のレジストマスクによって別工程で行うことによって、フォトリソグラフィ工程の露光限界よりソース５０５ａとドレイン５０５ｂとの距離を近づけることができる。トランジスタ５５０ｂにおいては、配線層５９５ａ、５９５ｂは同工程のフォトリソグラフィ工程を用いて形成するため、配線層５９５ａと配線層５９５ｂとの距離は、ソース５０５ａとドレイン５０５ｂとの距離より長くなっている。
【０１６４】
図９（Ｂ）に示すトランジスタ５５０ｃは、ゲート５０１の側壁に側壁層５２３ａ、５２３ｂを設けており、さらに、ソース５０５ａとドレイン５０５ｂとが酸化物半導体膜５０３の側面で接して電気的に接続する例である。ソース５０５ａ及びドレイン５０５ｂと、酸化物半導体膜５０３との電気的なコンタクト領域をゲート５０１と近づけることができるため、トランジスタのオン特性向上に効果的である。
【０１６５】
トランジスタ５５０ｃにおけるソース５０５ａ、ドレイン５０５ｂ、酸化物半導体膜５０３の作製方法は、ソース５０５ａ、ドレイン５０５ｂを形成し、ソース５０５ａ、ドレイン５０５ｂ上に酸化物半導体膜を成膜し、ソース５０５ａ、ドレイン５０５ｂが露出するまで研磨して酸化物半導体膜５０３を形成する方法と、酸化物半導体膜５０３を形成し、酸化物半導体膜５０３上に導電膜を成膜し、酸化物半導体膜５０３が露出するまで研磨してソース５０５ａ、ドレイン５０５ｂを形成する方法などを用いることができる。
【０１６６】
側壁層５２３ａ、５２３ｂとしては、絶縁性材料、導電性材料を用いることができる。導電性材料を用いた場合、側壁層５２３ａ、５２３ｂはゲート５０１の一部として機能することが可能であるため、チャネル長方向においてゲート絶縁膜５０２を介してソース５０５ａ又はドレイン５０５ｂと重畳する領域を、ゲートが、ゲート絶縁膜を介してソース又はドレインと重畳する領域（Ｌｏｖ領域）とすることができる。ゲート５０１の側面に自己整合的に設けられた導電性を有する側壁層５２３ａ、５２３ｂの幅によってＬｏｖ領域の幅を制御することが可能である。よって、微細なＬｏｖ領域を精度よく加工することができる。
【０１６７】
酸化物半導体膜に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）を含む。特にＩｎと亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
【０１６８】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【０１６９】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１７０】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０１７１】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【０１７２】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０１７３】
しかし、インジウムを含む酸化物半導体は、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０１７４】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
【０１７５】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
【０１７６】
酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）又は非晶質などの状態をとる。酸化物半導体膜は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。
【０１７７】
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
【０１７８】
酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体（微結晶酸化物半導体とも記す）膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む酸化物半導体を有している。または、微結晶酸化物半導体膜は、例えば、非晶質相に１ｎｍ以上１０ｎｍ未満の結晶部を有する結晶−非晶質混相構造の酸化物半導体を有している。
【０１７９】
酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体（非晶質酸化物半導体とも記す）膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。
【０１８０】
なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。
【０１８１】
なお、酸化物半導体膜は、例えば、単結晶を有してもよい。
【０１８２】
酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。
【０１８３】
ＣＡＡＣ−ＯＳ膜は、完全な非晶質ではない。ＣＡＡＣ−ＯＳ膜は、結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜を有している。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界、結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【０１８４】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状又は六角形状に配列を有し、ｃ軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【０１８５】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【０１８６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状又は表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、又は成膜後に熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向となるように揃う。
【０１８７】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【０１８８】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【０１８９】
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましい。
【０１９０】
酸化物半導体膜の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【符号の説明】
【０１９１】
１１    端子
１２    端子
１３    端子
４００    トランジスタ
４０１    半導体層
４０２    ソース
４０３    ドレイン
４０４    ゲート絶縁層
４０５    ゲート
５００    基板
５０１    ゲート
５０２    ゲート絶縁膜
５０３    酸化物半導体膜
５０５ａ    ソース
５０５ｂ    ドレイン
５０７    絶縁膜
５１５    層間絶縁膜
５２３ａ    側壁層
５２３ｂ    側壁層
５３６    絶縁膜
５５０ａ    トランジスタ
５５０ｂ    トランジスタ
５５０ｃ    トランジスタ
５９５ａ    配線層
５９５ｂ    配線層
【図１】
2013179278.tif 000117
【図２】
2013179278.tif 000118
【図３】
2013179278.tif 000119
【図４】
2013179278.tif 000120
【図５】
2013179278.tif 000121
【図６】
2013179278.tif 000122
【図７】
2013179278.tif 000123
【図８】
2013179278.tif 000124
【図９】
2013179278.tif 000125