(57)【要約】【課題】特性を変更できる縦型トランジスタを含む半導体装置を提供する。【解決手段】半導体装置は、シリコン基板上に第１の方向に沿って連続的かつ交互に配列されたシリコンピラー及び絶縁体ピラーと、シリコンピラーの側面にそれぞれ形成されたゲート絶縁膜と、絶縁体ピラーの側面及びゲート絶縁膜の表面を含む一対の壁面にそれぞれ形成された一対のゲート電極と、シリコンピラーの上端部に形成された第１の拡散層と、シリコンピラーの下端部からシリコン基板にかけて形成された第２の拡散層と、シリコンピラー、絶縁体ピラー、ゲート絶縁膜、及び一対のゲート電極を埋め込むようにシリコン基板上に形成された層間絶縁膜と、シリコンピラーから離れた位置で層間絶縁膜を貫いて一対のゲート電極にそれぞれ達する一対の第１のコンタクトプラグと、を含む。【選択図】図１（ａ）
2013206944.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板の表面から突出するように形成され、前記シリコン基板の表面に平行な第１の方向に沿って連続的かつ交互に配列された少なくとも一つのシリコンピラー及び少なくとも一つの絶縁体ピラーと、
前記少なくとも一つのシリコンピラーの前記第１の方向に沿った側面にそれぞれ形成された複数のゲート絶縁膜と、
前記少なくとも一つの絶縁体ピラーの前記第１の方向に沿った側面及び前記ゲート絶縁膜の表面を含む一対の壁面にそれぞれ形成された一対のゲート電極と、
前記少なくとも一つのシリコンピラーの上端部に形成された少なくとも一つの第１の拡散層と、
前記少なくとも一つのシリコンピラーの下端部から前記シリコン基板にかけて形成された少なくとも一つの第２の拡散層と、
前記少なくとも一つのシリコンピラー、前記少なくとも一つの絶縁体ピラー、前記ゲート絶縁膜、及び前記一対のゲート電極を埋め込むように前記シリコン基板上に形成された層間絶縁膜と、
前記少なくとも一つのシリコンピラーのいずれからも離れた位置で前記層間絶縁膜を貫いて前記一対のゲート電極にそれぞれ達する一対の第１のコンタクトプラグと、
を含むことを特徴とする半導体装置。
【請求項２】
前記一対の第１のコンタクトプラグは、互いに異なる配線に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記一対の第１のコンタクトプラグは、前記少なくとも一つの絶縁体ピラーのうち、前記第１の方向に関して一方の端に位置する絶縁体ピラーに対応して設けられていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記少なくとも一つの絶縁体ピラーは、前記第１の方向に関して両端に位置する一対の絶縁体ピラーを含み、
前記一対の第１のコンタクトプラグは、前記両端に位置する一対の絶縁体ピラーにそれぞれ対応して設けられていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記一対のゲート電極は、前記一対の壁面をそれぞれ一辺とする矩形枠状に形成され、
前記一対の第１のコンタクトプラグは、前記一対の壁面から離れた位置に設けられていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項６】
前記層間絶縁膜を貫いて前記少なくとも一つの第１の拡散層及び前記少なくとも一つの第２の拡散層にそれぞれ達する少なくとも一つの第２のコンタクトプラグ及び少なくとも一つの第３のコンタクトプラグをさらに含むことを特徴とする請求項１乃至５のいずれか一つに記載の半導体装置。
【請求項７】
前記少なくとも一つのシリコンピラーの下端部から前記シリコン基板にかけて形成された少なくとも一つの第３の拡散層と、前記層間絶縁膜を貫き、前記少なくとも一つの第３の拡散層に達する少なくとも一つの第４のコンタクトプラグと、をさらに含み、
前記第２の拡散層は、前記シリコン基板の前記一対のゲート電極の一方が設けられた側へ拡がり、前記第３の拡散層は、前記シリコン基板の前記一対のゲート電極の他方が設けられた側へ拡がっている、
ことを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、縦型トランジスタを含む半導体装置に関する。
【背景技術】
【０００２】
縦型トランジスタは、プレーナ型トランジスタに比べて占有面積が小さいという特徴がある。
【０００３】
関連する半導体装置では、チャネル部となるシリコンピラーの側面の一部をゲート絶縁膜で覆うとともに、残りの部分を絶縁体ピラーで覆い、これらゲート絶縁膜と絶縁体ピラーを介してシリコンピラーの周囲を囲うゲート電極を形成して、縦型トランジスタを構成している（例えば、特許文献１参照）。
【０００４】
この構成によれば、ゲート絶縁膜の膜厚に比べ絶縁体ピラーの膜厚（幅）が厚いので、ゲートコンタクトプラグとシリコンピラーとの間のショートを防止することができる。
【０００５】
また、縦型トランジスタと同様にチャネル部がシリコン基板から突出したフィン部に形成されるフィン型トランジスタが知られている。フィン型トランジスタでは、フィン部の側面に形成した一対のゲート電極のうちの一方を閾値電圧の制御に利用できることが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−２３４８３号公報
【特許文献２】特開２０１１−９６９５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
プレーナ型トランジスタでは、シリコン基板の電位を変化させることによってチャネル部の電界状態を制御することができる。これにより、プレーナ型トランジスタでは、製造後であってもその動作電圧を調整することが可能である。
【０００８】
これに対して、縦型トランジスタでは、シリコン基板から突出したシリコンピラーにチャネル部が形成されるため、シリコン基板の電位を変化させてもチャネル部の電界を変化させることがほとんどできない。このため、関連する半導体装置には、それに含まれる縦型トランジスタの動作電圧を製造後に調整することができないという問題点がある。
【０００９】
また、フィン型トランジスタでは、平面視において、一対のソース／ドレイン領域がフィンの長手方向両端に配置され、ゲート電極はフィンの長手方向中央部を挟むように設けられている。このため、ゲート電極に接続されるべきプラグの形成位置を一対のソース／ドレイン領域から十分に遠ざけることができる。
【００１０】
これに対して、縦型トランジスタでは、平面視において、ゲート電極はソース／ドレイン領域にゲート酸化膜を介して接して配置される。このため、フィン型トランジスタに採用される接続構成をそのまま縦型トランジスタに採用すると、ゲート電極に接続されるべきプラグが、少なくとも一方のソース／ドレイン領域にも接続されてしまう。
【課題を解決するための手段】
【００１１】
本発明の第１の形態に係る半導体装置は、シリコン基板の表面から突出するように形成され、前記シリコン基板の表面に平行な第１の方向に沿って連続的かつ交互に配列された少なくとも一つのシリコンピラー及び少なくとも一つの絶縁体ピラーと、前記少なくとも一つのシリコンピラーの前記第１の方向に沿った側面にそれぞれ形成された複数のゲート絶縁膜と、前記少なくとも一つの絶縁体ピラーの前記第１の方向に沿った側面及び前記ゲート絶縁膜の表面を含む一対の壁面にそれぞれ形成された一対のゲート電極と、前記少なくとも一つのシリコンピラーの各々の上端部に形成された少なくとも一つの第１の拡散層と、前記少なくとも一つのシリコンピラーの各々の下端部から前記シリコン基板にかけて形成された少なくとも一つの第２の拡散層と、前記少なくとも一つのシリコンピラー、前記少なくとも一つの絶縁体ピラー、前記ゲート絶縁膜、及び前記一対のゲート電極を埋め込むように前記シリコン基板上に形成された層間絶縁膜と、前記少なくとも一つのシリコンピラーのいずれからも離れた位置で前記層間絶縁膜を貫いて前記一対のゲート電極にそれぞれ達する一対の第１のコンタクトプラグと、を含む。
【発明の効果】
【００１２】
本発明によれば、少なくとも一つのシリコンピラー及び少なくとも一つの絶縁体ピラーを一方向に連続的かつ交互に配置し、絶縁体ピラーの側面を含む一対の側壁に一対のゲート電極を形成し、これら一対のゲート電極にそれぞれ接続される一対の第１のコンタクトプラグを少なくとも一つのシリコンピラーのいずれからも離れた位置に形成するようにしたことで、第１のコンタクトプラグとシリコンピラーの短絡を生じることなく、製造後に特性を調整することが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１（ａ）】本発明の第１実施形態に係る半導体装置の平面図である。
【図１（ｂ）】図１（ａ）のＸ１−Ｘ１’線断面図である。
【図１（ｃ）】図１（ａ）のＸ２−Ｘ２’線断面図である。
【図１（ｄ）】図１（ａ）のＹ１−Ｙ１’線断面図である。
【図１（ｅ）】図１（ａ）の破線四角形で囲まれた領域を拡大した部分拡大平面図である。
【図２（ａ）】本発明の第２実施形態に係る半導体装置の平面図である。
【図２（ｄ）】図２（ａ）のＹ１−Ｙ１’線断面図である。
【図２（ｆ）】本発明の第２実施形態に係る半導体装置の変形例を示す平面図である。
【図３（ａ）】本発明の第３実施形態に係る半導体装置の平面図である。
【図３（ｂ）】図３（ａ）のＸ１−Ｘ１’線断面図である。
【図３（ｄ）】図３（ａ）のＹ１−Ｙ１’線断面図である。
【図４（ａ）】本発明の第１実施形態に係る半導体装置の製造方法を説明するための工程図面であって、一工程における半導体装置の平面図である。
【図４（ｂ）】図４（ａ）のＸ１−Ｘ１’線断面図である。
【図４（ｄ）】図４（ａ）のＹ１−Ｙ１’線断面図である。
【図５（ｂ）】本発明の第１実施形態に係る半導体装置の製造方法を説明するための工程図面であって、図４（ａ）〜（ｄ）に示す工程の後の一工程におけるＸ１−Ｘ１’線断面図に相当する断面図である。
【図６（ａ）】本発明の第１実施形態に係る半導体装置の製造方法を説明するための工程図面であって、図５（ｂ）に示す工程の後の一工程における半導体装置の平面図である。
【図６（ｂ）】図６（ａ）のＸ１−Ｘ１’線断面図である。
【図６（ｄ）】図６（ａ）のＹ１−Ｙ１’線断面図である。
【図７（ａ）】本発明の第１実施形態に係る半導体装置の製造方法を説明するための工程図面であって、図６（ａ）〜（ｄ）に示す工程の後の一工程における半導体装置の平面図である。
【図７（ｂ）】図７（ａ）のＸ１−Ｘ１’線断面図である。
【図７（ｄ）】図７（ａ）のＹ１−Ｙ１’線断面図である。
【図８（ｂ）】本発明の第１実施形態に係る半導体装置の製造方法を説明するための工程図面であって、図７（ａ）〜（ｄ）に示す工程の後の一工程におけるＸ１−Ｘ１’線断面図に相当する断面図である。
【図９（ａ）】本発明の第１実施形態に係る半導体装置の製造方法を説明するための工程図面であって、図８（ｂ）に示す工程の後の一工程における半導体装置の平面図である。
【図９（ｂ）】図９（ａ）のＸ１−Ｘ１’線断面図である。
【図９（ｃ）】図９（ａ）のＸ２−Ｘ２’線断面図である。
【図１０（ａ）】本発明の第３実施形態に係る半導体装置の製造方法を説明するための工程図面であって、一工程における半導体装置の平面図である。
【図１０（ｂ）】図１０（ａ）のＸ１−Ｘ１’線断面図である。
【図１０（ｄ）】図１０（ａ）のＹ１−Ｙ１’線断面図である。
【図１１（ａ）】本発明の第３実施形態に係る半導体装置の製造方法を説明するための工程図面であって、図１０（ａ）に示す工程の後の一工程における半導体装置の平面図である。
【図１１（ｂ）】図１１（ａ）のＸ１−Ｘ１’線断面図である。
【図１２（ａ）】本発明の第３実施形態に係る半導体装置の製造方法を説明するための工程図面であって、図１１（ａ）〜（ｂ）に示す工程の後の一工程における半導体装置の平面図である。
【図１２（ｂ）】図１２（ａ）のＸ１−Ｘ１’線断面図である。
【図１２（ｄ）】図１２（ａ）のＹ１−Ｙ１’線断面図である。
【発明を実施するための形態】
【００１４】
まず、本発明の概要について説明する。
【００１５】
本発明の半導体装置は、少なくとも一つの縦型トランジスタを含む。あるいは、半導体装置は、複数の縦型トランジスタを並列接続して単一のトランジスタとして動作させる様にしたものを含んでもよい。
【００１６】
縦型トランジスタは、チャネル部を構成するシリコンピラーを有する。シリコンピラーは、シリコン基板の表面から突出するように形成される。なお、ここでのシリコン基板の表面は、シリコンピラーを形成するためにシリコン基板をエッチングした後に、シリコンピラーの周囲に形成される面を指す。シリコン基板の表面は、エッチング前の元の表面（主面）に実質的に平行な面である。
【００１７】
シリコンピラーは、平面視において矩形に形成される。即ち、シリコンピラーは、シリコン基板の表面に垂直な４つの側面を有する。これら４つの側面のうちの互いに対向する一対の側面のうちの少なくとも一方に接するように絶縁体ピラーが形成される。望ましくは、互いに対向する一対の側面の両方にそれぞれ絶縁体ピラーが形成される。なお、シリコン基板の表面に平行な方向であって、シリコンピラーと絶縁体ピラーが並ぶ方向を、ここでは第１の方向と呼ぶ。
【００１８】
複数の縦型トランジスタを一つのトランジスタとして動作させる場合、これらトランジスタは、第１の方向に沿って所定の間隔に並べて形成される。このとき、シリコンピラーは、所定の間隔で第１の方向に並び、かつそれらの間には絶縁体ピラーがそれぞれ配置される。また、第１の方向の両端に位置するシリコンピラーの少なくとも一方の同方向と交差又は直交する側面にも絶縁体ピラーが形成される。換言すると、複数のシリコンピラーと複数の絶縁体ピラーが第１の方向に沿って交互かつ連側的に配列される。
【００１９】
複数のシリコンピラーと複数の絶縁体ピラーの並びのうち、両端に位置する絶縁体ピラーは、ゲート吊りピラーと呼ばれることがある。単一のシリコンピラーと１又は２の絶縁体ピラーが並ぶ場合も、その絶縁体ピラーは、ゲート吊りピラーと呼ばれることがある。
【００２０】
シリコンピラーの４つの側面のうち他方の一対の側面、即ち、第１の方向に沿った側面には、それぞれゲート絶縁膜が形成される。このゲート絶縁膜の各々の表面と、それに隣接し連続する絶縁体ピラーの側面とで形成される一対の壁面にそれぞれゲート電極が形成される。
【００２１】
各シリコンピラーの上端部には、ソース／ドレインの一方となる第１の拡散層が形成される。また、各シリコンピラーの下端部からその周辺のシリコン基板には、ソース／ドレインの他方となる第２の拡散層（及び第３の拡散層）が形成される。第２の拡散層（及び第３の拡散層）は、第１の方向と直交する方向に関して、シリコンピラーの一方（及び他方）に広がりを持つ。
【００２２】
シリコンピラー及び絶縁体ピラーは、ゲート絶縁膜やゲート電極とともに層間絶縁膜によって埋め込まれる。層間絶縁膜は、単一の膜でも積層された複数の膜でもよい。
【００２３】
一対のゲート電極をそれぞれ対応する配線に接続するための第１のコンタクトプラグが、層間絶縁膜を貫いて形成される。第１のコンタクトプラグは、シリコンピラーに接続されることがないように、ゲート吊りピラーの上に、ゲート吊りピラーの側面に形成されたゲート電極に接続されるよう形成される。第１のコンタクトプラグは、シリコンプラグの部分とメタルプラグの部分を含んでよい。
【００２４】
また、第１の拡散層と対応する配線とを接続する第２のコンタクトプラグが層間絶縁膜を貫いて形成される。さらに、第２の拡散層（及び第３の拡散層）と対応する配線とを接続する第３のコンタクトプラグ（及び第４のコンタクトプラグ）が層間絶縁膜を貫いて形成される。
【００２５】
本発明の半導体装置は、概略以上のように構成される。
【００２６】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。理解を容易にするため、各図にＸＹＺ座標系を設定した。Ｘ軸は、シリコン基板の主面に平行な面内の一方向、Ｙ軸はそれに直交する方向（第１の方向）、Ｚ軸は、シリコン基板の主面に垂直な方向を示す。また、各図に示す構成要素の縮尺や数等は、実際のものと異なることがある。
【００２７】
（第１実施形態）
図１（ａ）乃至図１（ｄ）は、第１実施形態に係る半導体装置の構造を示す模式図である。図１（ａ）は、第１実施形態に係る半導体装置の平面図であり、図１（ｂ）は、図１（ａ）のＸ１−Ｘ１’線断面図、図１（ｃ）は、図１（ａ）のＸ２−Ｘ２’線断面図、図１（ｄ）は、図１（ａ）のＹ１−Ｙ１’線断面図である。なお、図１（ａ）では、構成要素の配置状況を明確にするため、層間絶縁膜並びにコンタクトプラグ上に位置している配線を透過状態として、その輪郭だけを記載している。
【００２８】
図示の半導体装置は、１つの縦型トランジスタを含む。縦型トランジスタは、シリコン基板１に形成されたＳＴＩ（Shallow Trench Isolation；素子分離領域）２によって規定される活性領域Ａに形成される。
【００２９】
詳述すると、活性領域Ａには、１つのシリコンピラー５が設けられている。シリコンピラー５は、シリコン基板１の表面から突出した柱状の半導体（シリコン）層である。シリコンピラー５の平面形状は矩形で、その長辺をＹ方向へ延在させている。シリコンピラー５は、縦型トランジスタのチャネル部を構成するものである。シリコンピラー５は、シリコン基板１の表面側をエッチングして形成することができる。
【００３０】
シリコンピラー５の上端部と下端部には、それぞれ不純物拡散層を備えている。シリコンピラー５の上端部に形成されたピラー上部拡散層１６はソース／ドレインの一方であり、シリコンピラーの下端部からシリコン基板１まで拡がるように形成された（一対の）ピラー下部拡散層９はソース／ドレインの他方である。ピラー上部拡散層１６とピラー下部拡散層９との間に挟まれたシリコンピラー５の中央部が、チャネル部となる。
【００３１】
活性領域Ａのシリコン基板１の上面には、絶縁膜８が設けられている。絶縁膜８は、シリコンピラー５の周囲からＳＴＩ２にまで達している。これにより、ピラー下部拡散層９の上面は、絶縁膜８に覆われ、周囲をＳＴＩ２に囲まれる。なお、ＳＴＩ２は、ピラー下部拡散層９よりも深く設けられており、複数の活性領域Ａが配列形成され、各々に縦型トランジスタが形成された場合に、隣接する活性領域Ａのピラー下部拡散層９同士が導通しないようになっている。
【００３２】
Ｘ方向におけるシリコンピラー５の側面には、ゲート絶縁膜１０が配置されている。また、シリコンピラー５のＹ方向の端部には、平面視矩形状の２つのゲート吊りピラー６（６Ａ、６Ｂ）がシリコンピラー５に接触するように配置されている。
【００３３】
ゲート吊りピラー６は、ＳＴＩ２と重なるように配置され、その底面は、ＳＴＩ２と一体化している。ゲート吊りピラー６は、ＳＴＩ２の表面から突出した柱状の絶縁体層であり、シリコンピラー５よりも背が高い（Ｚ軸方向に長い）。ゲート吊りピラー６は、ＳＴＩ２を構成する際に、埋め込み絶縁膜の表面をエッチングして形成することができる。
【００３４】
ゲート吊りピラー６のＸ方向と交差又は直交する側面は、シリコンピラー５の側面（酸化されゲート絶縁膜１０となる面）と面一に形成される。そして、ゲート絶縁膜１０の表面とゲート吊りピラーのＸ方向と交差又は直交する側面には、ゲート電極１１が配置される。
【００３５】
ゲート絶縁膜１０は、シリコンピラー５のＸ方向と交差又は直交する側面を覆って絶縁膜８と接続されている。シリコンピラー５のチャネル部とピラー上部拡散層１６とピラー下部拡散層９は、ゲート絶縁膜１０と絶縁膜８によって、ゲート電極１１と電気的に絶縁されている。
【００３６】
以上のように、縦型トランジスタは、ピラー上部拡散層１６並びにピラー下部拡散層９を備えるシリコンピラー５とともに、ゲート絶縁膜１０とゲート電極１１で構成されている。
【００３７】
縦型トランジスタは、第１及び第２層間絶縁膜１２、２０によって覆われる。縦型トランジスタとの電気的接続を実現するため、シリコンピラー５の直上には、シリコンプラグ１９と２つのメタルコンタクトプラグ３０（３０Ａ、３０Ｂ）が配置されている。シリコンピラー５とシリコンプラグ１９とメタルコンタクトプラグ３０は、平面視において、同一領域内で互いに重なって配置されている。
【００３８】
シリコンプラグ１９は、シリコン中にヒ素等の不純物を注入（拡散）したものであり、ピラー上部拡散層１６と共に縦型トランジスタのソース／ドレインの一方を構成する。シリコンプラグ１９の側面には、サイドウォール膜１８が配置されており、サイドウォール膜１８によって、シリコンプラグ１９とゲート電極１１とが電気的に絶縁されている。
【００３９】
メタルコンタクトプラグ３０は、シリコンプラグ１９を介して縦型トランジスタを構成しているピラー上部拡散層１６と接続されている。
【００４０】
ゲート吊りピラー６の直上には、平面視において、２つのメタルコンタクトプラグ４１（４１Ａ、４１Ｂ）が、Ｘ方向において、ゲート吊りピラー６の外側へ若干はみ出して配置されている。メタルコンタクトプラグ４１は、ゲート吊りピラー６の側面からはみ出した部分で、ゲート電極１１と接続されている。ゲート吊りピラー６は、ゲート電極１１の高さを嵩上げしてゲート電極１１とゲート吊り配線４２との距離を小さくするための突起層として機能する。
【００４１】
図１（ａ）では、メタルコンタクトプラグ４１がゲート吊りピラー６に対してＸ方向にオフセットしているが、これに限るものではなく、シリコンピラー５（ピラー上部拡散層１６）に接触しない範囲の任意の位置で、ゲート電極１１の一部と重なっていれば良い。
【００４２】
ここで、図１（ｅ）を参照する。図１（ｅ）は、図１（ａ）の破線四角形で囲まれた領域を拡大した平面図である。
【００４３】
シリコンピラー５のＸ方向の幅Ｗを最小加工寸法となるＦ値（minimum Feature size）に等しいとした場合、Ｙ方向におけるシリコンピラー５の端部からメタルコンタクトプラグ４１Ａの外周部までの距離ｄ１がＦ／２から２Ｆまでの範囲となるようにメタルコンタクトプラグ４１Ａを配置することができる。同様に、シリコンピラー５の端部からメタルコンタクトプラグ４１Ｂの外周部までの距離ｄ２がＦ／２から２Ｆまでの範囲となるようにメタルコンタクトプラグ４１Ｂを配置することができる。距離ｄ１とｄ２は同じ値であってもよいが、同じにする必要は無い。むしろ異なる値とした場合には、コンタクトプラグ４１Ａと４１Ｂの最小間隔を拡大させることができるので、各々の形成時の位置ずれによる短絡の発生の可能性を低減させることができる。
【００４４】
再び図１（ａ）乃至図１（ｄ）を参照して、ゲート電極１１は、シリコンピラー５の一方の側面に設けられて、隣接しているゲート吊りピラー６の一方の側面まで延在している第１ゲート電極１１Ａと、シリコンピラー５の他方の側面に設けられて、隣接しているゲート吊りピラー６の他方の側面まで延在している第２ゲート電極１１Ｂで構成されている。従って、メタルコンタクトプラグ４１Ａから供給されたゲート電圧は、第１ゲート電極１１Ａのゲート吊りピラー６Ａ側からシリコンピラー５側へと供給される。同様に、メタルコンタクトプラグ４１Ｂから供給されたゲート電圧は、第２ゲート電極１１Ｂのゲート吊りピラー６Ａ側からシリコンピラー５側へと供給される。
【００４５】
なお、本実施形態では、メタルコンタクトプラグ４１Ａ及び４１Ｂをともにゲート吊りピラー６Ａ側に配置したが、メタルコンタクトプラグ４１Ａ及び４１Ｂの一方又は両方をゲート吊りピラー６Ｂ側に配置してもよい。その場合も同様にゲート電極１１へゲート電圧を供給することができる。また、本実施形態では、２つのゲート吊りピラー６（６Ａ、６Ｂ）をシリコンピラー５のＹ方向の端部と接するように配置したが、いずれか一方だけを配置するようにしてしてもよい。
【００４６】
ゲート電極１１と絶縁膜８は、第１層間絶縁膜１２で覆われている。第１層間絶縁膜１２の上面には、第２層間絶縁膜２０が設けられている。
【００４７】
これら第１層間絶縁膜１２及び第２層間絶縁膜２０を貫き、さらに、絶縁膜８を貫いて、ピラー下部拡散層９に達する複数のメタルコンタクトプラグ３２が設けられている。
【００４８】
第２層間絶縁膜の上面には、メタル配線３３、３４及び２つのゲート吊り配線４２が設けられている。
【００４９】
ゲート吊り配線４２（４２Ａ、４２Ｂ）は、平面視で直線状に設けられており、メタル配線３３と交わらないように、Ｙ方向の一方へ延在して配置されている。ゲート吊り配線４２は、メタルコンタクトプラグ４１を介して、縦型トランジスタを構成している各々のゲート電極１１と接続されている。さらに詳細に述べると、ゲート吊り配線４２Ａは、第２層間絶縁膜２０及び第１層間絶縁膜１２を貫通するメタルコンタクトプラグ（導電プラグ）４１Ａによって、第１ゲート電極１１Ａの上端部と接続されている。同様に、ゲート吊り配線４２Ｂは、メタルコンタクトプラグ（導電プラグ）４１Ｂによって、第２ゲート電極１１Ｂの上端部と接続されている。このように、ゲート吊り配線４２は、メタルコンタクトプラグ４１と少なくとも部分的に重なる位置に配置されている。
【００５０】
メタル配線３３は、第２層間絶縁膜２０を貫通する２つのメタルコンタクトプラグ（導電プラグ）３０（３０Ａ、３０Ｂ）と、第１層間絶縁膜１２とゲート電極１１で取り囲まれたシリコンプラグ（導電プラグ）１９とを介して、シリコンピラー５のピラー上部拡散層１６と接続されている。このように、メタル配線３３は、メタルコンタクトプラグ３０と少なくとも部分的に重なる位置に配置されており、メタルコンタクトプラグ３０Ａと３０Ｂの配置に沿って直線状となるように、Ｙ方向へ延在して配置されている。なお、メタルコンタクトプラグ３０Ａと３０Ｂは、一方が不導通となった場合に、他方が導通を担う役割を果たしている。
【００５１】
メタル配線３４Ａは、第２層間絶縁膜２０と第１層間絶縁膜１２と絶縁膜８を貫通する２つのメタルコンタクトプラグ（導電プラグ）３２（３２Ａ１、３２Ａ２）を介して、ピラー下部拡散層９に接続されている。同様に、メタル配線３４Ｂは、第２層間絶縁膜２０と第１層間絶縁膜１２と絶縁膜８を貫通する２つのメタルコンタクトプラグ（導電プラグ）３２（３２Ｂ１、３２Ｂ２）を介して、ピラー下部拡散層９に接続されている。なお、メタルコンタクトプラグ３２Ａ１と３２Ａ２は、一方が不導通となった場合に他方が導通を担う役割を果たしており、メタルコンタクトプラグ３２Ｂ１と３２Ｂ２も同様である。このように、メタル配線３４は、メタルコンタクトプラグ３２と少なくとも部分的に重なる位置に配置されている。
【００５２】
上記のように、本実施形態の半導体装置では、縦型トランジスタを構成する１つのシリコンピラー５の向い合った側面に、電気的に独立した２つのゲート電極１１（第１ゲート電極１１Ａ、第２ゲート電極１１Ｂ）が設けられ、さらに各々のゲート電極１１には、メタルコンタクトプラグ４１を介して、電気的に独立した２つのゲート吊り配線４２（４２Ａ、４２Ｂ）が配置されている。
【００５３】
このような構成とすることで、第１ゲート電極１１Ａと第２ゲート電極１１Ｂに供給するゲート電圧を個別に制御することができるので、いずれかのゲート電極によって、縦型トランジスタの動作電圧を調整することができる。つまり、一方のゲート電極を本来のゲート電極とした場合、他方のゲート電極から供給されるゲート電圧で、チャネル部近傍のシリコンピラーにおける電位を変化させることで、製造後においても、縦型トランジスタの動作電圧の調整を容易に行うことができる。しかも、メタルコンタクトプラグ４１を、シリコンピラー５から十分に離れた位置に設けることができるので、これらの間の短絡を防止できる。
【００５４】
（第２実施形態）
第２実施形態に係る半導体装置として、複数の活性領域に夫々形成された縦型トランジスタが各々２つの独立したゲート電極を備えている半導体装置について図２（ａ）及び図２（ｄ）を参照して説明する。以下では、主として第１実施形態と異なる点について説明し、第１実施形態と共通する部分についてはその説明を省略する。
【００５５】
なお、図番に付したアルファベットは、全図に共通のルールに従って付したものであるため連続していない。図３（ａ）以降の図についても同様である。
【００５６】
図２（ａ）及び図２（ｄ）は、第２実施形態に係る半導体装置の構造を示す模式図である。図２（ａ）は、第２実施形態に係る半導体装置の平面図であり、図２（ｄ）は、図２（ａ）のＹ１−Ｙ１’線断面図である。なお、図２（ａ）のＸ１−Ｘ１’線断面図は、図１（ｂ）と同じであり、図２（ａ）のＸ２−Ｘ２’線断面図は、図１（ｃ）と同じなので、ここでは割愛している。また、図２（ａ）では、図１（ａ）と同様に、構成要素の配置状況を明確にするため、層間絶縁膜並びにコンタクトプラグ上に位置している配線を透過状態として、その輪郭だけを記載している。
【００５７】
本実施形態にかかる半導体装置は、Ｙ方向に所定の間隔で規定された同一サイズの３つの活性領域Ａ（Ａ１、Ａ２、Ａ３）を有している。各活性領域Ａは、ＳＴＩ２に囲まれている。
【００５８】
３つの活性領域Ａ（Ａ１、Ａ２、Ａ３）には、夫々１つずつ合計３個のシリコンピラー５（５Ａ、５Ｂ、５Ｃ）が設けられている。各々のシリコンピラー５の平面形状は、矩形となっている。また、シリコンピラー５Ａと５Ｃにおいて、シリコンピラー５Ｂと対峙していないＹ方向と交差又は直交する側面には、平面視矩形状の２つのゲート吊りピラー６（６Ａ、６Ｂ）が配置されている。また、シリコンピラー５Ａと５Ｂの間、シリコンピラー５Ｂと５Ｃの間には、それぞれ、絶縁体ピラーが設けられている。
【００５９】
３つのシリコンピラー５の上端部には、それぞれピラー上部拡散層１６（１６Ａ、１６Ｂ、１６Ｃ）が形成されている。また、これら３つのシリコンピラー５の下端部周辺には、それぞれ２個ずつ計６個のピラー下部拡散層９（９Ａ１、９Ａ２、９Ａ３、９Ｂ１、９Ｂ２、９Ｂ３）が配置されている。
【００６０】
また、シリコンピラー５（５Ａ、５Ｂ、５Ｃ）の直上には、それぞれシリコンプラグ１９（１９Ａ、１９Ｂ、１９Ｃ）とメタルコンタクトプラグ３０（３０Ａ、３０Ｂ、３０Ｃ）が配置されている。
【００６１】
さらに、メタル配線３３が、メタルコンタクトプラグ３０Ａ乃至３０Ｃの配置に沿って直線状となるように、Ｙ方向へ延在して配置されている。
【００６２】
シリコンピラー５（５Ａ、５Ｂ、５Ｃ）のＸ方向と交差又は直交する側面には、それぞれゲート絶縁膜１０が形成されている。これら絶縁膜１０の表面とゲート吊りピラー６のＸ方向と交差又は直交する側面及び絶縁体ピラーのＸ方向と交差又は直交する側面とを含む一対の壁面には、そのほぼ全面にそれぞれゲート電極１１が設けられている。具体的には、ゲート電極１１は、第１ゲート電極１１Ａと第２ゲート電極１１Ｂとを含む。
【００６３】
第１ゲート電極１１Ａは、３つのシリコンピラー５のＸ方向と交差または直交する側面の一方に設けられて、２つのゲート吊りピラー６のＸ方向と交差又は直交する側面の一方まで延在している。また、第２ゲート電極１１Ｂは、３つのシリコンピラー５のＸ方向と交差又は直交する側面の他方に設けられて、２つのゲート吊りピラー６のＸ方向と交差又は直交する側面の他方まで延在している。
【００６４】
２つのゲート吊りピラー６の一方の直上には、第１実施形態と同様に、２つのメタルコンタクトプラグ４１（４１Ａ、４１Ｂ）が、Ｘ方向に関して、ゲート吊りピラー６の外側へ若干はみ出して配置されている。そして、メタルコンタクトプラグ４１は、ゲート吊りピラー６の側面からはみ出した部分で、ゲート電極１１と接続されている。
【００６５】
メタルコンタクトプラグ４１Ａから第１ゲート電極１１Ａに供給されたゲート電圧は、第１ゲート電極１１Ａのゲート吊りピラー６Ａ側からシリコンピラー５Ａ乃至５Ｃ側へと供給される。また、メタルコンタクトプラグ４１Ｂから第２ゲート電極１１Ｂに供給されたゲート電圧は、第２ゲート電極１１Ｂのゲート吊りピラー６Ａ側からシリコンピラー５Ａ乃至５Ｃ側へと供給される。
【００６６】
なお、２つのメタルコンタクトプラグ４１の一方または両方をゲート吊りピラー６Ｂ側に配置してもよい。また、ここでは、２つのゲート吊りピラー６（６Ａ、６Ｂ）をシリコンピラー５のＹ方向の端部と接するように配置したが、２つのゲート吊りピラー６のいずれか一方だけを配置するようにしてもよい。
【００６７】
図２（ｆ）は、第２実施の形態に係る半導体装置の変形例を示す平面図である。２つのゲート吊りピラー６（６Ａ、６Ｂ）のうち、一方のゲート吊りピラー６Ａの上方には、メタルコンタクトプラグ４１Ａとゲート吊り配線４２Ａを配置しており、他方のゲート吊りピラー６Ｂの上方には、メタルコンタクトプラグ４１Ｂとゲート吊り配線４２Ｂを配置している。このような配置では、ゲート電極１１Ａに接続されるメタルコンタクトプラグ４１Ａ並びにゲート吊り配線４２Ａと、ゲート電極１１Ｂに接続されるメタルコンタクトプラグ４１Ｂ並びにゲート吊り配線４２Ｂとの間を十分に離すことができる。これにより、メタルコンタクトプラグ４１Ａと４１Ｂ、又はゲート吊り配線４２Ａと４２Ｂが互いに接触してゲート電極１１Ａと１１Ｂが短絡するのを防止できる。なお図２（ｆ）に示したメタルコンタクトプラグ４１Ａ，４１Ｂ及びゲート吊り配線４２Ａ，４２Ｂの配置は、第１実施形態にも同様に適用することができる。
【００６８】
図２（ａ）及び図２（ｄ）を再び参照すると、メタル配線３３は、メタルコンタクトプラグ（導電プラグ）３０Ａと、シリコンプラグ（導電プラグ）１９Ａを介して、シリコンピラー５Ａにおけるピラー上部拡散層１６Ａと接続されている。メタル配線３３は、また、メタルコンタクトプラグ（導電プラグ）３０Ｂとシリコンプラグ（導電プラグ）１９Ｂとを介して、シリコンピラー５Ｂにおけるピラー上部拡散層１６Ｂと接続されている。メタル配線３３は、さらに、メタルコンタクトプラグ（導電プラグ）３０Ｃとシリコンプラグ（導電プラグ）１９Ｃとを介して、シリコンピラー５Ｃにおけるピラー上部拡散層１６Ｃと接続されている。このように、メタル配線３３は、３つのシリコンピラー５にそれぞれ形成された３つのピラー上部拡散層１６を並列に接続している。なお、メタル配線３３は、３つの縦型トランジスタが並列接続されるように配置されているが、半導体装置の用途に応じて、複数の縦型トランジスタが直列接続されるように配置されてもよい。
【００６９】
第２層間絶縁膜２０の上面には、また、２つのメタル配線３４（３４Ａ、３４Ｂ）が配置されている。メタル配線３４Ａは、第２層間絶縁膜２０と第１層間絶縁膜１２と絶縁膜８を貫通するメタルコンタクトプラグ（導電プラグ）３２Ａ１を介して、活性領域Ａ１のピラー下部拡散層９Ａ１に接続されている。メタル配線３４Ａは、また、メタルコンタクトプラグ（導電プラグ）３２Ａ２を介して、活性領域Ａ２のピラー下部拡散層９Ａ２に接続されている。さらに、メタル配線３４Ｂは、メタルコンタクトプラグ（導電プラグ）３２Ａ３を介して、活性領域Ａ３のピラー下部拡散層９Ａ３にも接続されている。メタル配線３４Ｂは、第２層間絶縁膜２０と第１層間絶縁膜１２と絶縁膜８を貫通するメタルコンタクトプラグ（導電プラグ）３２Ｂ１を介して、活性領域Ａ１のピラー下部拡散層９Ｂ１に接続されている。メタル配線３４Ｂは、また、メタルコンタクトプラグ（導電プラグ）３２Ｂ２を介して、活性領域Ａ２のピラー下部拡散層９Ｂ２に接続されている。さらに、メタル配線３４Ｂは、メタルコンタクトプラグ（導電プラグ）３２Ｂ３を介して、活性領域Ａ３のピラー下部拡散層９Ｂ３にも接続されている。
【００７０】
このように、メタル配線３４は、３つのシリコンピラーをそれぞれ含む３つの縦型トランジスタのピラー下部拡散層９を並列に接続している。なお、メタル配線３４は、３つの縦型トランジスタが並列接続されるように配置されているが、半導体装置の用途に応じて、複数の縦型トランジスタが直列接続されるように配置されてもよい。
【００７１】
上記のように、本実施形態の半導体装置では、複数の縦型トランジスタを構成する複数のシリコンピラー５の向い合った側面に、電気的に独立した２つのゲート電極１１（第１ゲート電極１１Ａ、第２ゲート電極１１Ｂ）を備え、さらに各々のゲート電極１１には、メタルコンタクトプラグ４１を介して、電気的に独立した２つのゲート吊り配線４２（４２Ａ、４２Ｂ）が配置されている。
【００７２】
このような構成とすることで、第１ゲート電極１１Ａと第２ゲート電極１１Ｂに供給するゲート電圧を個別に制御することができるので、いずれかのゲート電極によって、縦型トランジスタの動作電圧を調整することができる。つまり、一方のゲート電極を本来のゲート電極とした場合、他方のゲート電極から供給されるゲート電圧で、チャネル部近傍のシリコンピラーにおける電位を変化させることで、製造後においても、縦型トランジスタの動作電圧の調整を容易に行うことができる。また、第１実施形態とは異なり、複数の縦型トランジスタを隣接して配置しているので、半導体装置の用途によって、容易に並列接続あるいは直列接続とすることができる。
【００７３】
（第３実施形態）
第３実施形態に係る半導体装置として、２つの独立したゲート電極をシリコンピラーから離れたＳＴＩまで延在させた縦型トランジスタの構成について、図３（ａ）、図３（ｂ）及び図３（ｄ）を参照して説明する。以下では、主として第１実施形態と異なる点について説明し、第１実施形態と共通する部分についてはその説明を省略する。
【００７４】
図３（ａ）、図３（ｂ）及び図３（ｄ）は、第３実施形態に係る半導体装置の構造を示す模式図である。図３（ａ）は、第３実施形態に係る半導体装置の平面図であり、図３（ｂ）は、図３（ａ）のＸ１−Ｘ１’線断面図、図３（ｄ）は、図３（ａ）のＹ１−Ｙ１’線断面図である。また、図３（ａ）では、構成要素の配置状況を明確にするため、層間絶縁膜並びにコンタクトプラグ上に位置している配線を透過状態として、その輪郭だけを記載している。
【００７５】
シリコンピラー５の直上には、シリコンプラグ１９と３つのメタルコンタクトプラグ３０（３０Ａ、３０Ｂ、３０Ｃ）が配置されている。メタル配線３３は、メタルコンタクトプラグ３０Ａ乃至３０Ｃの配置に沿って直線状となるように、Ｙ方向へ延在して配置されている。
【００７６】
シリコンピラー５のＹ方向の端部と接するとともに、平面視で活性領域Ａのさらに外側を取り囲むように、ゲート吊りピラー６が配置されている。活性領域Ａとゲート吊りピラー６との間には、シリコンピラー５と接している部分を除いて、ＳＴＩ２が存在している。
【００７７】
シリコンピラー５のＸ方向の側面とそれに連続するゲート吊りピラー６の側面には、ほぼその全面にゲート電極１１が設けられている。ゲート電極１１は、第１及び第２のゲート電極１１Ａ及び１１Ｂを含む。第１のゲート電極１１Ａは、平面視において矩形を呈し、活性領域Ａのうち、シリコンピラー５に関してＸ方向の一方の側に位置する領域を取り囲んでいる。また、第２のゲート電極１１Ｂは、平面視において矩形を呈し、活性領域Ａのうち、シリコンピラー５に関してＸ方向の他方の側に位置する領域を取り囲んでいる。
【００７８】
ゲート吊りピラー６は、活性領域Ａを間においてシリコンピラー５のＸ方向の側面にそれぞれ対峙する対峙部分を有している。これら対峙部分の上方には、６つのメタルコンタクトプラグ４１（４１Ａ１、４１Ａ２、４１Ａ３、４１Ｂ１、４１Ｂ２、４１Ｂ３）が、ゲート吊りピラー６と重なる位置に配置されている。なお、６つのメタルコンタクトプラグ４１の全てが、Ｘ方向あるいはＹ方向に関して、ＳＴＩ２の領域にはみ出した構成となっている。これにより、メタルコンタクトプラグ４１の各々は、第１のゲート電極１１Ａ又は第２のゲート電極１１Ｂのいずれかに接続される。
【００７９】
メタルコンタクトプラグ４１Ａ１から第１ゲート電極１１Ａに供給されたゲート電圧は、ゲート吊りピラー６側からシリコンピラー５側へ供給される。また、メタルコンタクトプラグ４１Ｂ１から第２ゲート電極１１Ｂに供給されたゲート電圧も、ゲート吊りピラー６側からシリコンピラー５側へ供給される。同様に、メタルコンタクトプラグ４１Ａ２と４１Ａ３から第１のゲート電極１１Ａに供給されたゲート電圧も、ゲート吊りピラー６側からシリコンピラー５側へと供給される。また、メタルコンタクトプラグ４１Ｂ２と４１Ｂ３から第２のゲート電極１１Ｂに供給されたゲート電圧も、ゲート吊りピラー６側からシリコンピラー５側へ供給される。
【００８０】
メタルコンタクトプラグ４１の各々の直上には、平面視で直線状の２つのゲート吊り配線４２（４２Ａ、４２Ｂ）のいずれかが配置されている。これらゲート吊り配線４２は、メタル配線３３と交わらないように、Ｙ方向へ延在されている。さらに詳細に述べると、ゲート吊り配線４２Ａは、第２層間絶縁膜２０及び第１層間絶縁膜１２を貫通する３つのメタルコンタクトプラグ（導電プラグ）４１（４１Ａ１、４１Ａ２、４１Ａ３）によって、第１ゲート電極１１Ａの上端部と接続されている。同様に、ゲート吊り配線４２Ｂは、３つのメタルコンタクトプラグ（導電プラグ）４１（４１Ｂ１、４１Ｂ２、４１Ｂ３）によって、第２ゲート電極１１Ｂの上端部と接続されている。なお、メタルコンタクトプラグ４１Ａ１乃至４１Ａ３は、３つのいずれかが不導通となった場合に、少なくとも１つが導通を担う役割を果たしており、メタルコンタクトプラグ４１Ｂ１乃至４１Ｂ３も同様である。
【００８１】
メタル配線３３は、３つのメタルコンタクトプラグ（導電プラグ）３０（３０Ａ、３０Ｂ、３０Ｃ）とシリコンプラグ（導電プラグ）１９とを介して、シリコンピラー５のピラー上部拡散層１６と接続されている。なお、メタルコンタクトプラグ３０Ａ乃至３０Ｃは、３つのいずれかが不導通となった場合に、少なくとも１つが導通を担う役割を果たしている。
【００８２】
メタル配線３４Ａは、３つのメタルコンタクトプラグ（導電プラグ）３２（３２Ａ１、３２Ａ２、３２Ａ３）を介して、ピラー下部拡散層９に接続されている。同様に、メタル配線３４Ｂは、３つのメタルコンタクトプラグ（導電プラグ）３２（３２Ｂ１、３２Ｂ２、３２Ｂ３）を介して、ピラー下部拡散層９に接続されている。なお、メタルコンタクトプラグ３２Ａ１乃至３２Ａ３は、３つのいずれかが不導通となった場合に少なくとも１つが導通を担う役割を果たしており、メタルコンタクトプラグ３２Ｂ１乃至３２Ｂ３も同様である。
【００８３】
上記のように、本実施形態の半導体装置では、縦型トランジスタを構成する１つのシリコンピラー５の向い合った側面に、電気的に独立した２つのゲート電極１１（第１ゲート電極１１Ａ、第２ゲート電極１１Ｂ）を備えており、さらに各々のゲート電極１１には、メタルコンタクトプラグ４１を介して、電気的に独立した２つのゲート吊り配線４２（４２Ａ、４２Ｂ）が配置されている。
【００８４】
このような構成とすることで、第１ゲート電極１１Ａと第２ゲート電極１１Ｂに供給するゲート電圧を個別に制御することができるので、いずれかのゲート電極によって、縦型トランジスタの動作電圧を調整することができる。つまり、一方のゲート電極を本来のゲート電極とした場合、他方のゲート電極から供給されるゲート電圧で、チャネル部近傍のシリコンピラーにおける電位を変化させることで、製造後においても、縦型トランジスタの動作電圧の調整を容易に行うことができる。また第１及び第２実施形態とは異なり、メタルコンタクトプラグ４１をシリコンピラー５から十分離して配置しているので、メタルコンタクトプラグ４１とメタル配線３３とのショートを防止することができる。さらに、メタルコンタクトプラグ４１を活性領域Ａから十分離して配置しているので、メタルコンタクトプラグ４１と活性領域Ａにおけるピラー下部拡散層９とのショートを防止することができる。
【００８５】
次に、第１実施形態に係る半導体装置の製造方法について、詳細に説明する。
【００８６】
図４（ａ）乃至図９（ｃ）は、第１実施形態に係る半導体装置の製造方法を説明するための工程図面である。これらの図において、図番に（ａ）を伴う図は各製造工程における半導体装置の平面図であり、図番に（ｂ）を伴う図は（ａ）図のＸ１−Ｘ１’線断面図、図番に（ｃ）を伴う図は（ａ）図のＸ２−Ｘ２’線断面図、図番に（ｄ）を伴う図は（ａ）図のＹ１−Ｙ１’線断面図である。ただし、必ずしも各工程図に（ａ）〜（ｄ）の全ての図が存在するわけではない。例えば、図５（ｂ）に対応する図５（ａ）は存在しない。図５（ｂ）は、図５（ａ）が存在すると仮定した場合のＸ１−Ｘ１’線断面図である。図８（ｂ）についても同様である。
【００８７】
なお、（ａ）を付した平面図では、構成要素の配置状況を明確にするため、最上層の配線並びに層間絶縁膜が透過状態で描かれている。
【００８８】
以下の説明では、各製造工程について、主として（ｂ）の断面図を参照して行い、適宜（ａ）、（ｃ）及び（ｄ）の図面を追加参照する。
【００８９】
まず、図４（ａ）、（ｂ）及び（ｄ）を参照する。フォトリソグラフィ法およびドライエッチング法を用いて、シリコン基板１にＳＴＩ２用の溝（図示せず）を形成する。次に、溝の内壁を含むシリコン基板１の全面に薄いシリコン酸化膜（図示せず）を熱酸化法によって形成する。続いて、溝の内部を埋め込むように、シリコン基板１の全面にシリコン窒化膜をＣＶＤ（Chemical Vapor Deposition）法によって堆積させる。その後、シリコン基板１の上面における不要なシリコン窒化膜をＣＭＰ（Chemical Mechanical Polishing）法により除去して、シリコン窒化膜を溝の内部だけに残す。こうして、素子分離の役割を果たすＳＴＩ２が形成される。
【００９０】
次にＣＶＤ法によって、シリコン基板１上にシリコン酸化膜である絶縁膜３を１０ｎｍ厚となるように形成する。さらにシリコン窒化膜であるマスク膜４を１２０ｎｍ厚となるように形成する。次に、フォトリソグラフィ法およびドライエッチング法を用いて、絶縁膜３とマスク膜４をパターニングする。本実施形態では、パターニング後の絶縁膜３とマスク膜４の形状をＸ方向の幅が５０ｎｍの矩形とする。パターニングされたマスク膜４の中央部（マスク膜４Ａ）は、シリコン基板１の表面を覆い、その両端部（マスク膜４Ｂ）は、ＳＴＩ２の表面を覆う。また、マスク膜４の開口部７には、シリコン基板１とＳＴＩ２が露出する。
【００９１】
次に、マスク膜４をマスクとして、露出させたシリコン基板１とＳＴＩ２を深さが１５０ｎｍとなるようにドライエッチングする。これにより、マスク膜４Ａの下方に単位トランジスタのチャネルとなるシリコンピラー５を形成するとともに、マスク膜４Ｂの下方にゲート電極を上層配線に接続するための２つのゲート吊りピラー６（６Ａ、６Ｂ）を形成する。なお、ゲート吊りピラー６Ａは、シリコンピラー５のＹ方向で向い合っている２つの側面部の一方と接するように配置され、ゲート吊りピラー６Ｂは、２つの側面部の他方と接するように配置される。
【００９２】
次に、図５（ｂ）を参照する。シリコンピラー５の側面とシリコン基板１の上面に、熱酸化法によって、５ｎｍ厚となる熱酸化膜（図示せず）を形成する。次に、ＣＶＤ法によりシリコン窒化膜を２０ｎｍ厚となるように成膜してから、全面エッチバックを行って、シリコンピラー５並びにゲート吊りピラー６の側面からマスク膜４の側面にかけて、サイドウォール膜（図示せず）を形成する。このとき、シリコン基板１の上面には、熱酸化膜が露出する。次に、熱酸化法によってシリコン基板１の上面を酸化して、３０ｎｍ厚の熱酸化膜である絶縁膜８を形成する。このとき、シリコンピラー５の側面と上面は、いずれもシリコン窒化膜であるサイドウォール膜とマスク膜４で覆われているため、絶縁膜８と同様な熱酸化膜は形成されない。
【００９３】
次に、イオン注入法によって、絶縁膜８の下方にピラー下部拡散層９を形成する。注入する不純物は、例えばＮ型トランジスタの場合はヒ素を用いることができる。このとき、シリコンピラー５の上面には、ピラー下部拡散層９の上面における３０ｎｍ厚の絶縁膜８よりも十分に厚いマスク膜４が形成されており、シリコンピラー５の上部には不純物が注入されないので、ピラー下部拡散層９と同様な拡散層は形成されない。次に、ウェットエッチング法によって、シリコンピラー５並びにゲート吊りピラー６の側面からマスク膜４の側面へ形成したサイドウォール膜と、シリコンピラー５の側面に形成した熱酸化膜を除去する。次に、熱酸化法によって、シリコンピラー５の側面に３ｎｍ厚のシリコン酸化膜であるゲート絶縁膜１０を形成する。
【００９４】
次に、図６（ａ）、（ｂ）及び（ｄ）を参照する。シリコン基板１の全面にゲート電極となる２０ｎｍ厚のポリシリコン膜（多結晶シリコン膜）をＣＶＤ法により成膜する。そしてから、形成したポリシリコン膜の全面エッチバックを行って、シリコンピラー５並びにゲート吊りピラー６の側面からマスク膜４の側面までを覆うゲート電極１１を形成する。このとき、シリコンピラー５とゲート吊りピラー６の側面部は、連続した平面となっているので、ゲート電極１１はこれらの側面部に連続して形成される。
【００９５】
次に、図７（ａ）、（ｂ）及び（ｄ）を参照する。フォトリソグラフィ法とドライエッチング法によって、ゲート吊りピラー６のＹ方向の側面におけるゲート電極１１を除去する。この除去処理によって、ゲート電極１１は、シリコンピラー５とゲート吊りピラー６の一方の側面におけるゲート電極１１Ａと、他方の側面におけるゲート電極１１Ｂに分割されて、夫々が電気的に独立する。なお、除去するゲート電極１１の底面は、シリコン窒化膜であるＳＴＩ２に接している。シリコン窒化膜は、ポリシリコン膜であるゲート電極１１との選択比を高くすることができる。よって、このような配置とすることで、十分なオーバーエッチングによってゲート電極１１を完全に除去して、ゲート電極１１Ａと１１Ｂのショートを防止することができる。
【００９６】
次に、図８（ｂ）を参照する。シリコンピラー５とゲート吊りピラー６を埋め込むように、ＣＶＤ法によって、シリコン酸化膜である第１層間絶縁膜１２を形成する。次に、ＣＭＰ法によって、第１層間絶縁膜１２をマスク膜４が露出するまで平坦化を行う。続いて、ＣＶＤ法によって、シリコン酸化膜であるマスク膜１３を５０ｎｍ厚となるように成膜する。
【００９７】
次に、フォトリソグラフィ法とドライエッチング法を用いて、マスク膜１３の一部を除去する。具体的には、マスク膜１３のシリコンピラー５に対応する部分及びその周辺部を除去する。マスク膜１３に形成された開口部１４には、シリコンピラー５の上方におけるマスク膜４が露出する。次に、露出したマスク膜４をウェットエッチング法によって選択的に除去し、さらに絶縁膜３を除去することで、シリコンピラー５の上方に開口部１５を形成する。開口部１５の底面には、シリコンピラー５の上面が露出し、側面にはゲート電極１１Ａと１１Ｂの一部が露出する。
【００９８】
次に、熱酸化法によって、開口部１５の内壁へシリコン酸化膜である絶縁膜（図示せず）を形成する。このとき、露出していたシリコンピラー５の上面は、絶縁膜で覆われる。次に、開口部１５からシリコンピラー５の上部に不純物（Ｎ型トランジスタとするのであれば、燐やヒ素など）をイオン注入し、ピラー上部拡散層１６を形成する。また、ＣＶＤ法によるシリコン窒化膜を１０ｎｍ厚として成膜してから、エッチバックを行うことにより、開口部１５の内壁にサイドウォール膜１８形成する。このサイドウォール膜１８の形成時に、シリコンピラー５の上面を覆っていた絶縁膜も除去して、シリコンピラー５の上面を露出させる。
【００９９】
次に、図９（ａ）、（ｂ）及び（ｃ）を参照する。選択エピタキシャル成長法を用いて、シリコンピラー５の上面側の開口部１５を塞ぐように、シリコンプラグ１９を成長させる。その後、Ｎ型トランジスタとする場合には、ヒ素などをイオン注入して、シリコンプラグ１９内をｎ型の導電体として、シリコンピラー５の上部に形成したピラー上部拡散層１６と電気的に接触させる。
【０１００】
次に、ＣＶＤ法によって、開口部１４を埋め込むようにシリコン酸化膜である第２層間絶縁膜２０を形成する。このとき、シリコン酸化膜であるマスク膜１３は、第２層間絶縁膜２０と一体化する。
【０１０１】
次に、フォトリソグラフィ法およびドライエッチング法を用いて、コンタクト孔２７、２８及び２９を形成する。４つのコンタクト孔２７（２７Ａ１、２７Ａ２、２７Ｂ１、２７Ｂ２）は、第２層間絶縁膜２０を貫通して、第１層間絶縁膜１２に到達する。これらのコンタクト孔２７は、平面視において、ゲート吊りピラー６の端部からはみ出した位置に形成されるので、その底部には、少なくともゲート吊りピラー６の側面に形成したゲート電極１１の一部が露出する。また、第２層間絶縁膜２０を貫通している２つのコンタクト孔２８（２８Ａ、２８Ｂ）の底部には、シリコンプラグ１９の少なくとも一部が露出する。第２層間絶縁膜２０から絶縁膜８まで貫通した４つのコンタクト孔２９（２９Ａ１、２９Ａ２、２９Ｂ１、２９Ｂ２）の底部には、ピラー下部拡散層９の一部が露出する。これらのコンタクト孔２７乃至２９は同時に形成してもよいし、別々に形成してもよい。
【０１０２】
次に、ＣＶＤ法によって、第２層間絶縁膜２０を覆うようにタングステン（Ｗ）と窒化チタン（ＴｉＮ）とチタン（Ｔｉ）で構成された金属膜を成膜して、コンタクト孔２７乃至２９の内部を埋め込む。次にＣＭＰ法によって、第２層間絶縁膜２０の上面における金属膜を除去して、シリコンプラグ１９と接続しているメタルコンタクトプラグ３０と、ゲート電極１１と接続しているメタルコンタクトプラグ４１と、ピラー下部拡散層９と接続しているメタルコンタクトプラグ３２を形成する。
【０１０３】
この後、スパッタ法によりタングステン（Ｗ）と窒化タングステン（ＷＮ）で構成されたメタル配線膜を形成する。そして、フォトリソグラフィ法およびドライエッチング法を用いてメタル配線膜をパターニングし、図１（ａ）〜（ｄ）に示すメタル配線３３と、２つのメタル配線３４（３４Ａ、３４Ｂ）と、２つのゲート吊り配線４２（４２Ａ、４２Ｂ）を形成する。このときゲート吊り配線４２Ａは、メタルコンタクトプラグ４１Ａと接続されるように、ゲート吊り配線４２Ｂは、メタルコンタクトプラグ４１Ｂと接続されるように形成される。また、メタル配線３３は、２つのメタルコンタクトプラグ３０（３０Ａ、３０Ｂ）と接続されるように形成される。さらにメタル配線３４Ａは、２つのメタルコンタクトプラグ３２Ａ（３２Ａ１、３２Ａ２）と接続されるように、メタル配線３４Ｂは２つのメタルコンタクトプラグ３２Ｂ（３２Ｂ１、３２Ｂ２）と接続されるようにそれぞれ形成される。
【０１０４】
以上のようにして、第１実施形態に係る半導体装置が製造される。なお、第２実施の形態に係る半導体装置も、上述と同様の方法により製造することができる。即ち、活性領域Ａ、シリコンピラー５及びメタルコンタクトプラグ３０，３２等の数や配置に応じて、エッチング時のマスクパターン等を変更することで、上述した方法により、第２実施の形態に係る半導体装置を製造することができる。
【０１０５】
次に、第３実施形態に係る半導体装置の製造方法について、詳細に説明する。
【０１０６】
図１０（ａ）〜図１２（ｄ）は、第３実施形態による半導体装置の製造方法を説明するための工程図面である。なお、各図番に付した（ａ）、（ｂ）及び（ｄ）は、図１（ａ）〜（ｄ）と同様のルールに基づくものである。
【０１０７】
まず、図４（ａ）、（ｂ）及び（ｄ）を参照して説明した製法と同様にして、シリコン基板１にＳＴＩ２を形成してから、シリコン基板１とＳＴＩ２の上面に、絶縁膜３とマスク膜４を形成する。
【０１０８】
次に、図１０（ａ）、（ｂ）及び（ｄ）を参照する。フォトリソグラフィ法およびドライエッチング法を用いて、絶縁膜３とマスク膜４をパターニングする。本実施形態では、絶縁膜３とマスク膜４に２つの開口部７（７Ａ、７Ｂ）を形成し、各開口部が矩形となるように絶縁膜３とマスク膜４を残留させる。残留させたマスク膜４のうち、開口部７Ａと７Ｂに挟まれた部分の中央部（４Ｃ）は、シリコン基板１の表面を覆い、その他の部分（４Ｄ）は、ＳＴＩ２の表面を覆う。また、２つの開口部７の底面には、夫々シリコン基板１とＳＴＩ２が露出している。
【０１０９】
次に、マスク膜４をマスクとして、露出させたシリコン基板１とＳＴＩ２を深さが１５０ｎｍとなるようにドライエッチングして、単位トランジスタのチャネルとなるシリコンピラー５と、ゲート電極を上層配線に接続するための１つのゲート吊りピラー６を形成する。シリコンピラー５は、マスク膜４Ｃの下方に位置し、ゲート吊りピラー６は、マスク膜４Ｄの下方に位置する。また平面視において、Ｙ方向に延在しているシリコンピラー５の両側面が、ゲート吊りピラー６の側面とそれぞれ接続して、２つの凹部１７（１７Ａ、１７Ｂ）を構成する。
【０１１０】
次に、図５（ｂ）を参照して説明した製法と同様にして、シリコン基板１に絶縁膜８とピラー下部拡散層９を形成して、さらに、シリコンピラー５の側面にゲート絶縁膜１０を形成する。
【０１１１】
次に、図１１（ａ）及び（ｂ）を参照する。シリコン基板１の全面にゲート電極となる２０ｎｍ厚のポリシリコン膜（多結晶シリコン膜）をＣＶＤ法により成膜してから、全面エッチバックを行う。これによりシリコンピラー５並びにゲート吊りピラー６の側面からマスク膜４の側面にかけて、ゲート電極１１を形成する。このとき、凹部１７を構成しているシリコンピラー５とゲート吊りピラー６の側面は、連続した平面となっているので、ゲート電極１１はこれらの側面部に連続して形成される。ここで、ゲート電極１１は、凹部１７Ａ及び凹部１７ｂにそれぞれ形成される。つまり、ゲート電極１１は、凹部１７Ａに形成されたゲート電極１１Ａと、凹部１７Ｂに形成されたゲート電極１１Ｂで構成される。これにより、シリコンピラー５のＸ方向の側面部は、電気的に独立した２つのゲート電極１１Ａと１１Ｂで覆われる。
【０１１２】
次に、図８（ｂ）を参照して説明した製法と同様にして、シリコンピラー５とゲート吊りピラー６を埋め込むように第１層間絶縁膜１２を成膜する。また、シリコンピラー５の上方で第１の層間絶縁膜に開口部１５を形成し、開口部１５内の第１層間絶縁膜１２にサイドウォール膜１８を形成する。さらに、開口部１５を通じてシリコンピラー５の上部にピラー上部拡散層１６を形成する。
【０１１３】
次に、図９（ａ）、（ｂ）及び（ｃ）を参照して説明した製法と同様にして、開口部１５を塞ぐようにシリコンプラグ１９を成長させてから、第２層間絶縁膜２０を形成する。
【０１１４】
次に、図１２（ａ）、（ｂ）及び（ｄ）を参照する。フォトリソグラフィ法およびドライエッチング法を用いて、６つのコンタクト孔２７（２７Ａ１、２７Ａ２、２７Ａ３、２７Ｂ１、２７Ｂ２、２７Ｂ３）と、３つのコンタクト孔２８（２８Ａ、２８Ｂ、２８Ｃ）と、６つのコンタクト孔２９（２９Ａ１、２９Ａ２、２９Ａ３、２９Ｂ１、２９Ｂ２、２９Ｂ３）を形成する。なおコンタクト孔２７は、Ｘ方向でシリコンピラー５と対峙しているゲート吊りピラー６の上方に位置するよう形成する。コンタクト孔２７乃至２９の形成領域並びに底部の露出状態は、図９（ａ）、（ｂ）及び（ｃ）を参照して説明した通りである。
【０１１５】
次に、図９（ａ）、（ｂ）及び（ｃ）を参照して説明した製法と同様にして、コンタクト孔２７乃至２９の内部に金属膜を埋め込んで、メタルコンタクトプラグ３０とメタルコンタクトプラグ４１とメタルコンタクトプラグ３２を形成する。
【０１１６】
次に、第１実施形態に係る半導体装置の製造方法で説明したのと同様の手法で、メタル配線３３とメタル配線３４とゲート吊り配線４２を形成する。各々のコンタクトプラグと配線の接続場所は、図３（ａ）、（ｂ）及び（ｄ）を参照して説明した通りである。
【０１１７】
以上、本発明についていくつかの実施の形態に即して説明したが、本発明は上記実施の形態に限定されること無く種々の変更、変形が可能である。特に、上述した各膜の材料、成膜方法、膜厚、エッチング方法等は、単なる例示に過ぎず、公知の材料、方法等から適宜選択し、組み合わせることが可能である。また、上記実施の形態では、１又は複数の縦型トランジスタからなる半導体装置を例示したが、本発明は、一部に縦型トランジスタを含む半導体装置、例えばＤＲＡＭ等にも適用可能である。
【符号の説明】
【０１１８】
１    シリコン基板
２    ＳＴＩ
３    絶縁膜
４，４Ｃ，４Ｄ    マスク膜
５，５Ａ，５Ｂ，５Ｃ    シリコンピラー
６，６Ａ，６Ｂ    ゲート吊りピラー
７，７Ａ，７Ｂ    開口部
８    絶縁膜
９，９Ａ１，９Ａ２，９Ａ３，９Ｂ１，９Ｂ２，９Ｂ３    ピラー下部拡散層
１０    ゲート絶縁膜
１１    ゲート電極
１１Ａ    第１ゲート電極
１１Ｂ    第２ゲート電極
１２    第１層間絶縁膜
１３    マスク膜
１４    開口部
１５    開口部
１６，１６Ａ，１６Ｂ，１６Ｃ    ピラー上部拡散層
１７，１７Ａ，１７Ｂ    凹部
１８    サイドウォール膜
１９，１９Ａ，１９Ｂ，１９Ｃ    シリコンプラグ
２０    第２層間絶縁膜
２７，２７Ａ１，２７Ａ２，２７Ａ３，２７Ｂ１，２７Ｂ２，２７Ｂ３    コンタクト孔
２８，２８Ａ，２８Ｂ，２８Ｃ    コンタクト孔
２９，２９Ａ１，２９Ａ２，２９Ａ３，２９Ｂ１，２９Ｂ２，２９Ｂ３    コンタクト孔
３０，３０Ａ，３０Ｂ，３０Ｃ    メタルコンタクトプラグ
３２，３２Ａ１，３２Ａ２，３２Ａ３，３２Ｂ１，３２Ｂ２，３２Ｂ３    メタルコンタクトプラグ
３３，３４，３４Ａ，３４Ｂ    メタル配線
４１，４１Ａ，４１Ｂ，４１Ａ１，４１Ａ２，４１Ａ３，４１Ｂ１，４１Ｂ２，４１Ｂ３    メタルコンタクトプラグ
４２，４２Ａ，４２Ｂ    ゲート吊り配線
Ａ，Ａ１，Ａ２，Ａ３    活性領域
【図１（ａ）】
2013206944.tif 000003
【図１（ｂ）】
2013206944.tif 000004
【図１（ｃ）】
2013206944.tif 000005
【図１（ｄ）】
2013206944.tif 000006
【図１（ｅ）】
2013206944.tif 000007
【図２（ａ）】
2013206944.tif 000008
【図２（ｄ）】
2013206944.tif 000009
【図２（ｆ）】
2013206944.tif 000010
【図３（ａ）】
2013206944.tif 000011
【図３（ｂ）】
2013206944.tif 000012
【図３（ｄ）】
2013206944.tif 000013
【図４（ａ）】
2013206944.tif 000014
【図４（ｂ）】
2013206944.tif 000015
【図４（ｄ）】
2013206944.tif 000016
【図５（ｂ）】
2013206944.tif 000017
【図６（ａ）】
2013206944.tif 000018
【図６（ｂ）】
2013206944.tif 000019
【図６（ｄ）】
2013206944.tif 000020
【図７（ａ）】
2013206944.tif 000021
【図７（ｂ）】
2013206944.tif 000022
【図７（ｄ）】
2013206944.tif 000023
【図８（ｂ）】
2013206944.tif 000024
【図９（ａ）】
2013206944.tif 000025
【図９（ｂ）】
2013206944.tif 000026
【図９（ｃ）】
2013206944.tif 000027
【図１０（ａ）】
2013206944.tif 000028
【図１０（ｂ）】
2013206944.tif 000029
【図１０（ｄ）】
2013206944.tif 000030
【図１１（ａ）】
2013206944.tif 000031
【図１１（ｂ）】
2013206944.tif 000032
【図１２（ａ）】
2013206944.tif 000033
【図１２（ｂ）】
2013206944.tif 000034
【図１２（ｄ）】
2013206944.tif 000035