(57)【要約】【課題】ノイズ源となる端子からノイズに有感な端子へのノイズ成分の伝搬を抑制して、両端子間のノイズの信号線路を分離すること。【解決手段】ノイズに有感な第１端子（１０１）とノイズ源となる第２端子（１０２）との間に少なくとも第１半導体スイッチ（１０３）及び第２半導体スイッチ（１０４）が従属接続された回路において、第１端子（１０１）と、第１半導体スイッチ（１０３）及び第２半導体スイッチ（１０４）のスイッチ接続点（１０５）との間に、第１半導体スイッチ（１０３）から第１端子（１０１）へのノイズ成分の伝播を抑制する第１のノイズ抑制手段（１１０）を設けた。【選択図】図１
2013168722.tif 000002
【特許請求の範囲】
【請求項１】
第１端子と第２端子との間に従属接続された第１半導体スイッチ及び第２半導体スイッチを有する半導体スイッチ回路において、
前記第１端子と、前記第１半導体スイッチ及び第２半導体スイッチのスイッチ接続点との間に、前記第１半導体スイッチから前記第１端子へのノイズ成分の伝播を抑制する第１のノイズ抑制手段を設けたことを特徴とする半導体スイッチ回路。
【請求項２】
前記第１端子と、第１半導体スイッチ及び第２半導体スイッチのスイッチ接続点との間に、前記第２半導体スイッチ又は前記第２端子から前記スイッチ接続点へのノイズ成分の伝播を抑制する第２のノイズ抑制手段をさらに設けたことを特徴とする請求項１記載の半導体スイッチ回路。
【請求項３】
前記第１のノイズ抑制手段は、前記第１半導体スイッチのバルクの電位を変更する電位変更手段として構成されたことを特徴とする請求項１又は２記載の半導体スイッチ回路。
【請求項４】
前記電位変更手段は、前記第１半導体スイッチのバルクの電位を、グランドの電位から分離することを特徴とする請求項３記載の半導体スイッチ回路。
【請求項５】
前記電位変更手段は、前記第１半導体スイッチのバルクの電位を、前記第２半導体スイッチのバルクの電位とは異なる電位に設定することを特徴とする請求項３記載の半導体スイッチ回路。
【請求項６】
前記電位変更手段は、前記第１半導体スイッチのバルクの電位を、当該半導体スイッチ回路内自身で生成した電位に設定することを特徴とする請求項３記載の半導体スイッチ回路。
【請求項７】
前記電位変更手段は、前記第１半導体スイッチのバルクを、前記スイッチ接続点に接続することを特徴とする請求項３記載の半導体スイッチ回路。
【請求項８】
前記第２のノイズ抑制手段は、前記第１端子の電位を前記第１半導体スイッチ及び第２半導体スイッチのスイッチ接続点に伝えるバッファにより構成されたことを特徴とする請求項２記載の半導体スイッチ回路。
【請求項９】
前記バッファは、ソースフォロアにより構成されたことを特徴とする請求項８記載の半導体スイッチ回路。
【請求項１０】
前記第２半導体スイッチのバルクを、電源またはグランドに接続したことを特徴とする請求項１ないし９のいずれかに記載の半導体スイッチ回路。
【請求項１１】
前記第１半導体スイッチ及び前記第２半導体スイッチは、半導体アナログスイッチであることを特徴とする請求項１ないし１０のいずれかに記載の半導体スイッチ回路。
【請求項１２】
前記半導体アナログスイッチは、ＭＯＳトランジスタからなることを特徴とする請求項１１記載の半導体スイッチ回路。
【請求項１３】
前記第１端子は、高インピーダンスノードであることを特徴とする請求項１ないし１２のいずれかに記載の半導体スイッチ回路。
【請求項１４】
前記第１端子は、ノイズに有感な入力端子であることを特徴とする請求項１ないし１３のいずれかに記載の半導体スイッチ回路。
【請求項１５】
前記第２端子は、ノイズ源となり得る出力端子であることを特徴とする請求項１ないし１４のいずれかに記載の半導体スイッチ回路。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明は、半導体スイッチ回路に関し、特にノイズに有感な端子とノイズ源となり得る端子との間の信号線路を分離することが可能な半導体アナログスイッチに関する。
【技術分野】
【０００２】
図５は、第１の従来例としての半導体スイッチ回路の構成例を示す。
【０００３】
図５の半導体スイッチ回路において、ノードＡとノードＢとの間の信号線路を分離する場合、ノードＡとノードＢが干渉しないように、半導体スイッチＳ１１及び半導体スイッチＳ２１を用いて分離し、かつ、半導体スイッチＳ３１を用いてノードＣをグランド（ＧＮＤ）へ接地させることによって実現している。ここで、ノードＡはノイズ成分に有感なノードであり、ノードＢはノイズ源となり得るノードであるとする。このような回路において、半導体スイッチＳ３１の効果としては、ノードＣを接地することで、ノードＣとノードＢ、または、ノードＣと別のノイズ源とされるノードとの間の寄生容量によって、ノードＢまたは別のノイズ源とされるノードからのノイズ成分がノードＣへ伝搬し、さらにその伝搬したノイズ成分がノードＣとノードＡとの間の寄生容量によってノードＡへ伝搬することを防ぐことができる。
【０００４】
図６は、第２の従来例としての半導体スイッチ回路の構成例を示す。
【０００５】
図６の半導体スイッチ回路において、ノードＡとノードＣとの間には、半導体スイッチＳ１２に対して直流増幅器１が並列接続されている。この場合、ノードＡの電位を利得が約＋１の状態に設定された直流増幅器１を介してノードＣに供給することによって、半導体スイッチＳ１２の両端には電位差が生じないため、スイッチＳ１２にリークは発生せず、ノードＡの電位は保持されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３９８６５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述した第１の従来例および第２の従来例にみられる従来回路（例えば、半導体スイッチを、半導体デバイス試験装置を構成するマトリックス回路として構成したような回路）の問題点として、ＧＮＤは低インピーダンスにて接地されていることが前提であるが、実回路では、低インピーダンスでの接地が困難な場合があり、十分な低インピーダンスでＧＮＤが接地できなかった場合、ＧＮＤはノイズ成分を持ち、ＧＮＤ経由でノイズ成分が伝搬する可能性がある。
【０００８】
具体的には、図５に示した従来例の問題点として、仮にノードＡが高インピーダンスの状態で、ある電位を保持していた場合、ノードＣはＧＮＤへ接地しているため、半導体スイッチＳ１１の両端に電位差が生じており、そのためリークが発生し、ノードＡの電位は徐々に下がり、本来保持したかった電位からずれてしまうという欠点がある。
【０００９】
さらに、図５のノードＡがノイズ成分に有感なノード（又は、高インピーダンスノード）の場合、半導体スイッチＳ１１、半導体スイッチＳ２１のバルクはＧＮＤへ接地しているため、ノイズ源となり得るノードＢから寄生容量を介して半導体スイッチＳ２１のバルク（ＧＮＤ）にノイズ成分が伝搬し、さらにそのノイズ成分は、半導体スイッチＳ３１によってＧＮＤへ接地されているノードＣ、及び、半導体スイッチＳ１１のバルク（ＧＮＤ）から寄生容量によってノードＡに伝搬してしまう。
【００１０】
また、図６に示した第２の従来例の場合、ノードＡがノイズ成分に有感なノード（高インピーダンスノード）の場合、半導体スイッチＳ１２、半導体スイッチＳ２２のバルクはそれぞれＧＮＤへ接地されているため、ノイズ源となり得るノードＢから寄生容量を介して半導体スイッチＳ２２のバルク（ＧＮＤ）にノイズ成分が伝搬し、さらに、そのノイズ成分は、半導体スイッチＳ１２のバルク（ＧＮＤ）から寄生容量によってノードＡに伝搬してしまう。
【００１１】
そこで、本発明の目的は、ノイズ源となる端子からノイズに有感な端子へのノイズ成分の伝搬を抑制して、両端子間のノイズの信号線路を分離することが可能な半導体スイッチ回路を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、第１端子と第２端子との間に従属接続された第１半導体スイッチ及び第２半導体スイッチを有する半導体スイッチ回路において、第１端子と、第１半導体スイッチ及び第２半導体スイッチのスイッチ接続点との間に、第１半導体スイッチから第１端子へのノイズ成分の伝播を抑制する第１のノイズ抑制手段を設けたことを特徴とする。
【００１３】
第１端子と、第１半導体スイッチ及び第２半導体スイッチのスイッチ接続点との間に、第２半導体スイッチ又は第２端子からスイッチ接続点へのノイズ成分の伝播を抑制する第２のノイズ抑制手段をさらに設けたことを特徴とする。
【００１４】
第１のノイズ抑制手段は、第１半導体スイッチのバルクの電位を変更する電位変更手段として構成されたことを特徴とする。
【００１５】
電位変更手段は、第１半導体スイッチのバルクの電位を、グランドの電位から分離することを特徴とする。
【００１６】
電位変更手段は、第１半導体スイッチのバルクの電位を、第２半導体スイッチのバルクの電位とは異なる電位に設定することを特徴とする。
【００１７】
電位変更手段は、第１半導体スイッチのバルクの電位を、当該半導体スイッチ回路内自身で生成した電位に設定することを特徴とする。
【００１８】
電位変更手段は、第１半導体スイッチのバルクを、スイッチ接続点に接続することを特徴とする。
【００１９】
第２のノイズ抑制手段は、第１端子の電位を第１半導体スイッチ及び第２半導体スイッチのスイッチ接続点に伝えるバッファにより構成されたことを特徴とする。
【００２０】
バッファは、ソースフォロアにより構成されたことを特徴とする。
【００２１】
第２半導体スイッチのバルクを、電源またはグランドに接続したことを特徴とする。
【００２２】
第１半導体スイッチ及び第２半導体スイッチは、半導体アナログスイッチであることを特徴とする。
【００２３】
半導体アナログスイッチは、ＭＯＳトランジスタからなることを特徴とする。
【００２４】
第１端子は、高インピーダンスノードであることを特徴とする。
【００２５】
第１端子は、ノイズに有感な入力端子であることを特徴とする。
【００２６】
第２端子は、ノイズ源となり得る出力端子であることを特徴とする。
【発明の効果】
【００２７】
本発明によれば、ノイズに有感な第１端子とノイズ源となる第２端子との間に少なくとも第１半導体スイッチ及び第２半導体スイッチが従属接続された回路において、第１端子と、第１半導体スイッチ及び第２半導体スイッチのスイッチ接続点との間に、第１半導体スイッチから第１端子へのノイズ成分の伝播を抑制する第１のノイズ抑制手段を設けたので、第１半導体スイッチのバルクをＧＮＤ（又はＶＤＤ）から分離することができ、ノイズ成分の伝搬を抑制することができ、また、このように半導体スイッチのバルクをＧＮＤから分離することで、ＧＮＤ（又はＶＤＤ）経由でのノイズ成分の伝搬を抑制することができ、これにより、第１端子と第２端子との間のノイズの信号線路を分離することができる。
【００２８】
本発明によれば、第１端子と、第１半導体スイッチ及び第２半導体スイッチのスイッチ接続点との間に、第２半導体スイッチ又は第２端子からスイッチ接続点へのノイズ成分の伝播を抑制する第２のノイズ抑制手段を設けたので、スイッチ接続点は第１端子の電位に押えられているため、第２端子からスイッチ接続点へのノイズ成分の伝搬を抑制することができ、これにより、第１端子と第２端子との間のノイズの信号線路を分離することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施の形態である、半導体スイッチ回路の構成例を示す回路図である。
【図２】本発明の第１の実施の形態である、バッファとしてのソースフォロアの構成例を示す回路図である。
【図３】本発明の第２の実施の形態である、半導体スイッチ回路の構成例を示す回路図である。
【図４】本発明の第２の実施の形態である、バッファとしてのソースフォロアの構成例を示す回路図である。
【図５】第１の従来例である、半導体スイッチ回路の構成例を示す回路図である。
【図６】第２の従来例である、半導体スイッチ回路の構成例を示す回路図である。
【発明を実施するための形態】
【００３０】
〔第１の例〕
本発明の第１の実施の形態を、図１に基づいて説明する。
【００３１】
図１は、本発明に係る半導体スイッチ回路としての半導体アナログスイッチ回路１００の構成例を示す。
【００３２】
半導体アナログスイッチ回路１００は、第１端子としてのノードＡ（１０１）と、ノードＡに接続された第１半導体スイッチとしての半導体アナログスイッチＳ１３（１０３）と、半導体アナログスイッチＳ１３に従属接続された第２半導体スイッチとしての半導体アナログスイッチＳ２３（１０４）と、半導体アナログスイッチＳ２３に接続された第２端子としてのノードＢ（１０２）とを備えている。
【００３３】
ノードＡは、ノイズに有感な入力端子又は高インピーダンスノードとして構成される。
【００３４】
ノードＢは、ノイズ源となり得る出力端子として構成され。例えば、デジタル信号のノードとノードＢとの間の寄生容量によってノイズ成分がノードＢに伝搬することによってノードＢがノイズ源となり得る。  
【００３５】
半導体アナログスイッチＳ１３及び半導体アナログスイッチＳ２３は、本例ではＮＭＯＳのトランジスタ素子として構成されるが、これに限定されるものではない。なお、半導体アナログスイッチの数は、２個に限定されるものではなく、１個又は従属接続された複数個として構成してもよい。
【００３６】
（第１のノイズ抑制手段）
本発明では、このような回路構成において、ノードＡと、半導体アナログスイッチＳ１３及び半導体アナログスイッチＳ２３のスイッチ接続点１０５としてのノードＣとの間に、半導体アナログスイッチＳ１３からノードＡへのノイズ成分の伝播を抑制する第１のノイズ抑制手段１１０を設けたことを特徴とする。
【００３７】
第１のノイズ抑制手段１１０は、半導体アナログスイッチＳ１３のバルクの電位を変更する電位変更手段として構成してもよい。
【００３８】
本例では、電位変更手段として、半導体アナログスイッチＳ１３のバルクを、ノードＣに接続する。
【００３９】
電位変更手段の他の手法として、半導体アナログスイッチＳ１３のバルクの電位を、グランドの電位から分離するようにしてもよい。
【００４０】
電位変更手段の他の手法として、半導体アナログスイッチＳ１３のバルクの電位を、半導体アナログスイッチＳ２３のバルクの電位とは異なる電位に設定してもよい。
【００４１】
電位変更手段の他の手法として、半導体アナログスイッチＳ１３のバルクの電位を、当該半導体スイッチ回路１００内自身で生成した電位に設定してもよい。
【００４２】
（第２のノイズ抑制手段）
また、本発明では、ノードＡと、半導体アナログスイッチＳ１３及び半導体アナログスイッチＳ２３のスイッチ接続点１０５としてのノードＣとの間に、半導体アナログスイッチＳ２３又はノードＢからノードＣへのノイズ成分の伝播を抑制する第２のノイズ抑制手段１２０を設けたことを特徴とする。
【００４３】
第２のノイズ抑制手段１２０は、ノードＡの電位をスイッチ接続点１０５であるノードＣに伝えるバッファにより構成される。
【００４４】
このように構成された半導体アナログスイッチ回路１００において、第１のノイズ抑制手段１１０および第２のノイズ抑制手段１２０の利点について説明する。
【００４５】
第１のノイズ抑制手段１１０として、ノードＡとノードＣとの間の半導体アナログスイッチＳ１３のバルクをノードＣに接続することによって、ノードＡはＧＮＤから分離され、半導体アナログスイッチＳ１３のバルクからのノイズ成分の伝搬経路を遮断できる。
【００４６】
ノードＣは半導体アナログスイッチＳ２３の寄生容量を介してノードＢ及びＧＮＤに接続されているが、第２のノイズ抑制手段１２０として、回路の内部に搭載されたバッファによってノードＣはノードＡの電位に押えられているため、ノードＢからノードＣへのノイズ成分の伝搬を抑制することができる。
【００４７】
以上述べたように、第１のノイズ抑制手段１１０と第２のノイズ抑制手段１２０とを設けたことにより、ノイズ源となる端子からノイズに有感な端子へのノイズ成分の伝搬を抑制して、ノードＡとノードＢとの間のノイズの信号線路を分離することができる。
【００４８】
バッファとしては、ソースフォロアにより構成してもよい。図２はソースフォロアの構成例を示す。入力段のＮＭＯＳのバルクをＧＮＤではなく、出力に接続するとより良い。ソースフォロアとして設計すれば、回路構成が簡易になり、回路面積を削減することができる。
【００４９】
〔第２の例〕
本発明の第２の実施の形態を、図３に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【００５０】
図３は、本発明に係る半導体スイッチ回路としての半導体アナログスイッチ回路２００の構成例を示す。
【００５１】
本例では、半導体スイッチとしての半導体アナログスイッチＳ１４（２０３）及び半導体アナログスイッチＳ２４（２０４）を、ＰＭＯＳのトランジスタ素子により構成した場合の例である。
【００５２】
半導体アナログスイッチＳ１４は、ノードＡとノードＣの間に接続される。半導体アナログスイッチＳ２４は、ノードＣとノードＢの間に接続される。
【００５３】
ノードＡとノードＣとの間に、半導体アナログスイッチＳ１４からノードＡへのノイズ成分の伝播を抑制する第１のノイズ抑制手段１１０として、半導体アナログスイッチＳ１４のバルクをノードＣに接続する。
【００５４】
ノードＡとノードＣの間には、第２のノイズ抑制手段１２０として、ノードＡの電位をノードＣへ伝えるバッファ１２０が接続されている。
【００５５】
このように構成された半導体アナログスイッチ回路２００において、第１のノイズ抑制手段１１０として、ノードＡとノードＣとの間の半導体アナログスイッチＳ１４のバルクをノードＣに接続することによって、ノードＡはＶＤＤから分離され、半導体アナログスイッチＳ１４のバルクからのノイズ成分の伝搬経路を遮断できる。
【００５６】
ノードＣは半導体アナログスイッチＳ２４の寄生容量を介してノードＢ及びＶＤＤに接続されているが、第２のノイズ抑制手段１２０として、回路内部に搭載されたバッファ１２０によってノードＣはノードＡの電位に押えられているため、ノードＢからノードＣへのノイズ成分の伝搬を抑制することができる。
【００５７】
バッファとしては、ソースフォロアにより構成してもよい。図４はソースフォロアの構成例を示す。入力段のＰＭＯＳのバルクをＶＤＤではなく、出力に接続するとより良い。ソースフォロアとして設計すれば、回路構成が簡易になり、回路面積を削減することができる。
【００５８】
以上述べたように、第１のノイズ抑制手段１１０と第２のノイズ抑制手段１２０とを設けたことにより、ノイズ源となる端子からノイズに有感な端子へのノイズ成分の伝搬を抑制して、ノードＡとノードＢとの間のノイズの信号線路を分離することができる。
【符号の説明】
【００５９】
１００  半導体アナログスイッチ回路
１０１  第１端子（ノードＡ）
１０２  第２端子（ノードＢ）
１０３  第１半導体スイッチ（半導体アナログスイッチＳ１３）
１０４  第２半導体スイッチ（半導体アナログスイッチＳ２３）
１０５  スイッチ接続点（ノードＣ）
１１０  第１のノイズ抑制手段（電位変更手段）
１２０  第２のノイズ抑制手段
２００  半導体アナログスイッチ回路
２０３  第１半導体スイッチ（半導体アナログスイッチＳ１４）
２０４  第２半導体スイッチ（半導体アナログスイッチＳ２４）
【図１】
2013168722.tif 000003
【図２】
2013168722.tif 000004
【図３】
2013168722.tif 000005
【図４】
2013168722.tif 000006
【図５】
2013168722.tif 000007
【図６】
2013168722.tif 000008