(57)【要約】【課題】表示品位の良好な液晶表示装置を提供する。【解決手段】第１色画素に配置された第１スイッチング素子と、第２色画素に配置された第２スイッチング素子と、第３色画素に配置された第３スイッチング素子と、前記第１スイッチング素子、前記第２スイッチング素子、及び、前記第３スイッチング素子に対向する遮光層と、第１色画素に配置されるとともに前記第１スイッチング素子と対向する位置で前記遮光層に積層された第１カラーフィルタと、第３色画素に配置されるとともに前記第２スイッチング素子及び前記第３スイッチング素子と対向する位置で前記遮光層に積層された第３カラーフィルタと、第２色画素に配置されるとともに前記第１スイッチング素子と対向する位置で前記第１カラーフィルタに重なり且つ前記第２スイッチング素子及び前記第３スイッチング素子と対向する位置で前記第３カラーフィルタに重なる第２カラーフィルタと、を備えた液晶表示装置。【選択図】      図３
2013020215.tif 000002
【特許請求の範囲】
【請求項１】
第１色画素に配置された第１スイッチング素子と、第２色画素に配置された第２スイッチング素子と、第３色画素に配置された第３スイッチング素子と、を備えた第１基板と、
前記第１スイッチング素子、前記第２スイッチング素子、及び、前記第３スイッチング素子に対向する遮光層と、第１色画素に配置されるとともに前記第１スイッチング素子と対向する位置で前記遮光層に積層された第１カラーフィルタと、第３色画素に配置されるとともに前記第２スイッチング素子及び前記第３スイッチング素子と対向する位置で前記遮光層に積層された第３カラーフィルタと、第２色画素に配置されるとともに前記第１スイッチング素子と対向する位置で前記第１カラーフィルタに重なり且つ前記第２スイッチング素子及び前記第３スイッチング素子と対向する位置で前記第３カラーフィルタに重なる第２カラーフィルタと、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記第１スイッチング素子、前記第２スイッチング素子、及び、前記第３スイッチング素子は、同一直線上に位置し、
前記第２カラーフィルタは、前記第１スイッチング素子、前記第２スイッチング素子、及び、前記第３スイッチング素子のそれぞれと対向する帯状に形成されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１スイッチング素子、前記第２スイッチング素子、及び、前記第３スイッチング素子は、ボトムゲート型の薄膜トランジスタであることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
さらに、前記第２基板は、前記第１基板との間にセルギャップを形成する柱状スペーサを備えたことを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記柱状スペーサは、第１色画素、第２色画素、及び、第３色画素のうち、最も透過率が低い色を表示する色画素に配置されたことを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記柱状スペーサは、前記第２カラーフィルタと前記第３カラーフィルタとが重なる領域のうち、前記第２スイッチング素子と前記第３スイッチング素子との間に対向する位置に配置されたことを特徴とする請求項４または５に記載の液晶表示装置。
【請求項７】
前記遮光層は、金属材料によって形成されたことを特徴とする請求項１乃至６のいずれか１項に記載の液晶表示装置。
【請求項８】
第１スイッチング素子と、前記第１スイッチング素子と電気的に接続された第１画素電極と、第２スイッチング素子と、前記第２スイッチング素子と電気的に接続された第２画素電極と、第３スイッチング素子と、前記第３スイッチング素子と電気的に接続された第３画素電極と、を備えた第１基板と、
ａ）前記第１スイッチング素子、前記第２スイッチング素子、及び、前記第３スイッチング素子に対向して配置されるとともに前記第１画素電極に対向する第１開口部、前記第２画素電極に対向する第２開口部、及び、前記第３画素電極に対向する第３開口部を有する遮光層と、ｂ）前記第１開口部に配置されるとともに前記第１スイッチング素子と対向する位置で前記遮光層に積層された第１カラーフィルタと、ｃ）前記第３開口部に配置されるとともに前記第２スイッチング素子及び前記第３スイッチング素子と対向する位置で前記遮光層に積層された第３カラーフィルタと、ｄ）前記第２開口部に配置されるとともに前記第１スイッチング素子と対向する位置で前記第１カラーフィルタに重なり且つ前記第２スイッチング素子及び前記第３スイッチング素子と対向する位置で前記第３カラーフィルタに重なる第２カラーフィルタと、ｅ）前記第１画素電極、前記第２画素電極、及び、前記第３画素電極と対向する共通電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項９】
前記第２カラーフィルタは、前記第１スイッチング素子、前記第２スイッチング素子、及び、前記第３スイッチング素子と対向する位置において、前記第１カラーフィルタ及び前記第３カラーフィルタと前記共通電極との間に配置されたことを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記第２カラーフィルタは、前記第１スイッチング素子、前記第２スイッチング素子、及び、前記第３スイッチング素子と対向する位置において、前記遮光層と前記第１カラーフィルタ及び前記第３カラーフィルタとの間に配置されたことを特徴とする請求項８に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
【０００３】
このような液晶表示装置において、対向基板がクロム（Ｃｒ）などの金属材料からなる遮光層を備えた構成では、バックライトからの光が遮光層で反射され、アレイ基板の薄膜トランジスタ（ＴＦＴ）に入射することがある。薄膜トランジスタがボトムゲート型の場合、遮光層からの反射光が半導体層に入射することにより、薄膜トランジスタの光リーク電流が問題になるおそれがある。
【０００４】
近年では、バックライトが高輝度化される傾向にあり、光リーク電流に起因した表示上の不具合（フリッカーやクロストークなど）の改善が要望されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−９０７４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態によれば、
第１色画素に配置された第１スイッチング素子と、第２色画素に配置された第２スイッチング素子と、第３色画素に配置された第３スイッチング素子と、を備えた第１基板と、前記第１スイッチング素子、前記第２スイッチング素子、及び、前記第３スイッチング素子に対向する遮光層と、第１色画素に配置されるとともに前記第１スイッチング素子と対向する位置で前記遮光層に積層された第１カラーフィルタと、第３色画素に配置されるとともに前記第２スイッチング素子及び前記第３スイッチング素子と対向する位置で前記遮光層に積層された第３カラーフィルタと、第２色画素に配置されるとともに前記第１スイッチング素子と対向する位置で前記第１カラーフィルタに重なり且つ前記第２スイッチング素子及び前記第３スイッチング素子と対向する位置で前記第３カラーフィルタに重なる第２カラーフィルタと、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【０００８】
本実施形態によれば、
第１スイッチング素子と、前記第１スイッチング素子と電気的に接続された第１画素電極と、第２スイッチング素子と、前記第２スイッチング素子と電気的に接続された第２画素電極と、第３スイッチング素子と、前記第３スイッチング素子と電気的に接続された第３画素電極と、を備えた第１基板と、ａ）前記第１スイッチング素子、前記第２スイッチング素子、及び、前記第３スイッチング素子に対向して配置されるとともに前記第１画素電極に対向する第１開口部、前記第２画素電極に対向する第２開口部、及び、前記第３画素電極に対向する第３開口部を有する遮光層と、ｂ）前記第１開口部に配置されるとともに前記第１スイッチング素子と対向する位置で前記遮光層に積層された第１カラーフィルタと、ｃ）前記第３開口部に配置されるとともに前記第２スイッチング素子及び前記第３スイッチング素子と対向する位置で前記遮光層に積層された第３カラーフィルタと、ｄ）前記第２開口部に配置されるとともに前記第１スイッチング素子と対向する位置で前記第１カラーフィルタに重なり且つ前記第２スイッチング素子及び前記第３スイッチング素子と対向する位置で前記第３カラーフィルタに重なる第２カラーフィルタと、ｅ）前記第１画素電極、前記第２画素電極、及び、前記第３画素電極と対向する共通電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板の構成を概略的に示す平面図である。
【図３】図３は、図２に示したアレイ基板と組み合わせ可能な対向基板の構成を概略的に示す平面図である。
【図４】図４は、図３に示したＡ−Ａ線で切断したときの液晶表示パネルの断面構造を概略的に示す断面図である。
【図５】図５は、他の構成の対向基板を適用した液晶表示パネルの断面構造を概略的に示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１２】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、略矩形平板状であり、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。これらのアレイ基板ＡＲと対向基板ＣＴとは、シール材ＳＥによって貼り合わせられている。
【００１３】
このような液晶表示パネルＬＰＮは、シール材ＳＥによって囲まれた内側に、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、例えば四角形状（特に長方形状）に形成され、ｍ×ｎ個のマトリクス状に配置された複数の色画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。なお、色画素ＰＸとしては、赤色を表示する赤色画素、緑色を表示する緑色画素、青色を表示する青色画素などが含まれる。
【００１４】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）、複数の補助容量線Ｃ（Ｃ１〜Ｃｎ）、複数のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出ししている。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１５】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１６】
アクティブエリアＡＣＴの各色画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。スイッチング素子ＳＷ及び画素電極ＰＥは、アレイ基板ＡＲに備えられている。共通電極ＣＥは、アレイ基板ＡＲに備えられていても良いし、対向基板ＣＴに備えられていても良い。保持容量Ｃｓは、例えば、補助容量線Ｃと画素電極ＰＥと同電位の電極などとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１７】
スイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このスイッチング素子ＳＷは、例えば、ボトムゲート型の薄膜トランジスタ（ＴＦＴ）によって構成されている。このようなスイッチング素子ＳＷの半導体層は、例えば、アモルファスシリコンによって形成されている。
【００１８】
スイッチング素子ＳＷのゲート電極ＷＧは、ゲート配線Ｇに電気的に接続されている（あるいは、ゲート電極ＷＧはゲート配線Ｇと一体的に形成されている）。スイッチング素子ＳＷのソース電極ＷＳは、ソース配線Ｓに電気的に接続されている（あるいは、ソース電極ＷＳはソース配線Ｓと一体に形成されている）。スイッチング素子ＳＷのドレイン電極ＷＤは、画素電極ＰＥに電気的に接続されている。
【００１９】
画素電極ＰＥは、各色画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、複数の色画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。
【００２０】
アレイ基板ＡＲは、共通電極ＣＥに電圧（例えば、コモン電位）を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００２１】
図２は、図１に示したアレイ基板ＡＲの構成を概略的に示す平面図である。
【００２２】
図中のアクティブエリアＡＣＴでは、ゲート配線Ｇが第１方向Ｘに沿って延出し、ソース配線Ｓ１乃至Ｓ３がそれぞれ第２方向Ｙに沿って延出している。また、このアクティブエリアＡＣＴでは、第１方向Ｘに沿って図中の左側から右側に向かって、第１色画素ＰＸ１、第２色画素ＰＸ２、第３色画素ＰＸ３が順に並び、単位画素ＵＰを構成している。このような単位画素ＵＰは、第１方向Ｘに沿って繰り返し配置されている。つまり、図中の第１色画素ＰＸ１の左側には隣接する他の単位画素ＵＰの第３色画素ＰＸ３が位置し、また、第３色画素ＰＸ３の右側には隣接する他の単位画素ＵＰの第１色画素ＰＸ１が位置している。
【００２３】
これらの第１色画素ＰＸ１、第２色画素ＰＸ２、及び、第３色画素ＰＸ３は、それぞれ異なる色を表示する色画素である。例えば、第１色画素ＰＸ１は赤色を表示する赤色画素であり、第２色画素ＰＸ２は緑色を表示する緑色画素であり、第３色画素ＰＸ３は青色を表示する青色画素であるが、この例に限られるものではない。
【００２４】
第１色画素ＰＸ１には、ゲート配線Ｇ及びソース配線Ｓ１に電気的に接続された第１スイッチング素子ＳＷ１、及び、第１スイッチング素子ＳＷ１に電気的に接続された第１画素電極ＰＥ１が配置されている。
【００２５】
第２色画素ＰＸ２には、ゲート配線Ｇ及びソース配線Ｓ２に電気的に接続された第２スイッチング素子ＳＷ２、及び、第２スイッチング素子ＳＷ２に電気的に接続された第２画素電極ＰＥ２が配置されている。
【００２６】
第３色画素ＰＸ３には、ゲート配線Ｇ及びソース配線Ｓ３に電気的に接続された第３スイッチング素子ＳＷ３、及び、第３スイッチング素子ＳＷ３に電気的に接続された第３画素電極ＰＥ３が配置されている。
【００２７】
ソース配線Ｓ１は、第１画素電極ＰＥ１と第２画素電極ＰＥ２との間に位置している。ソース配線Ｓ２は、第２画素電極ＰＥ２と第３画素電極ＰＥ３との間に位置している。
【００２８】
第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、及び、第３スイッチング素子ＳＷ３は、同一直線上に位置し、図示した例では、第１方向Ｘに沿ってこの順に並んでいる。但し、第１スイッチング素子ＳＷ１は、ソース配線Ｓ１に近接する側に位置している。また、第２スイッチング素子ＳＷ２は、ソース配線Ｓ１とソース配線Ｓ２との間に位置しているが、ソース配線Ｓ１よりもソース配線Ｓ２に近接する側に位置している。また、第３スイッチング素子ＳＷ３は、ソース配線Ｓ２とソース配線Ｓ３との間に位置しているが、ソース配線Ｓ２よりもソース配線Ｓ３に近接する側に位置している。
【００２９】
ここで、第１スイッチング素子ＳＷ１について、より詳細に説明する。第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３については、接続されているソース配線が異なるだけで、実質的に第１スイッチング素子ＳＷ１と同一構造であり、説明を省略する。
【００３０】
すなわち、第１スイッチング素子ＳＷ１において、ゲート電極ＷＧは、ゲート配線Ｇの一部である。半導体層ＳＣは、ゲート配線Ｇの上方に位置している。ソース電極ＷＳは、ソース配線Ｓ１から延出しており、半導体層ＳＣにコンタクトしている。ドレイン電極ＷＤは、半導体層ＳＣにコンタクトし、第１画素電極ＰＥ１に向かって延出している。第１画素電極ＰＥ１は、コンタクトホールＣＨを介してドレイン電極ＷＤと電気的に接続されている。
【００３１】
図３は、図２に示したアレイ基板ＡＲと組み合わせ可能な対向基板ＣＴの構成を概略的に示す平面図である。なお、各色画素のスイッチング素子ＳＷや画素電極ＰＥなどのアレイ基板側の構成については破線で示している。
【００３２】
対向基板ＣＴは、遮光層ＢＭ、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、第３カラーフィルタＣＦ３、共通電極ＣＥなどを備えている。
【００３３】
遮光層ＢＭは、格子状に形成されている。より具体的には、遮光層ＢＭは、第１方向Ｘに沿って延出し、第１方向Ｘに沿って並んだ第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、及び、第３スイッチング素子ＳＷ３に対向して配置されている。つまり、第１方向Ｘに沿って延出した遮光層ＢＭは、ゲート配線Ｇの直上に位置している。また、この遮光層ＢＭは、第２方向Ｙに沿って延出し、ソース配線Ｓ１、ソース配線Ｓ２、及び、ソース配線Ｓ３の直上に位置している。
【００３４】
このような遮光層ＢＭは、第１画素電極ＰＥ１に対向する第１開口部ＡＰ１、第２画素電極ＰＥ２に対向する第２開口部ＡＰ２、及び、第３画素電極ＰＥ３に対向する第３開口部ＡＰ３を有している。これらの第１開口部ＡＰ１、第２開口部ＡＰ２、及び、第３開口部ＡＰ３は、例えば、第１方向Ｘに沿った長さよりも第２方向Ｙに沿った長さが長い長方形状に形成されている。
【００３５】
第１カラーフィルタＣＦ１は、第１色画素ＰＸ１に配置されるとともに、第１スイッチング素子ＳＷ１と対向する位置で遮光層ＢＭに積層されている。つまり、第１カラーフィルタＣＦ１は、第１開口部ＡＰ１に配置され、第１画素電極ＰＥ１の上方に位置している。このような第１カラーフィルタＣＦ１は、第２方向Ｙに沿って延びた帯状に形成されている。第１色画素ＰＸ１が赤色画素である場合、第１カラーフィルタＣＦ１は、赤色に着色された樹脂材料によって形成された赤色カラーフィルタである。
【００３６】
第３カラーフィルタＣＦ３は、第３色画素ＰＸ３に配置されるとともに、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３と対向する位置で遮光層ＢＭに積層されている。つまり、第３カラーフィルタＣＦ３は、第３開口部ＡＰ３に配置され、第３画素電極ＰＥ３の上方に位置している。このような第３カラーフィルタＣＦ３は、概ね第２方向Ｙに沿って延びた帯状に形成されているが、一部は第３色画素ＰＸ３に近接するスイッチング素子、つまり、第２スイッチング素子ＳＷ２と対向するように第２色画素ＰＸ２の側に突出している。第３色画素ＰＸ３が青色画素である場合、第３カラーフィルタＣＦ３は、青色に着色された樹脂材料によって形成された青色カラーフィルタである。
【００３７】
第２カラーフィルタＣＦ２は、第２色画素ＰＸ２に配置されるとともに、第１スイッチング素子ＳＷ１と対向する位置で第１カラーフィルタＣＦ１と重なり、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３と対向する位置で第３カラーフィルタＣＦ３と重なる。つまり、第２カラーフィルタＣＦ２は、第２開口部ＡＰ２に配置され、第２画素電極ＰＥ２の上方に位置している。このような第２カラーフィルタＣＦ２は、概ね第２方向Ｙに沿って延びた帯状に形成されているが、一部は第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３と対向するように第１色画素ＰＸ１及び第３色画素ＰＸ３の側にそれぞれに突出している。図示した例では、第２カラーフィルタＣＦ２は、第１方向Ｘに沿って延びた帯状に形成され、第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、及び、第３スイッチング素子ＳＷ３のそれぞれと対向する。第２色画素ＰＸ２が緑色画素である場合、第２カラーフィルタＣＦ２は、緑色に着色された樹脂材料によって形成された緑色カラーフィルタである。
【００３８】
隣り合う第１カラーフィルタＣＦ１及び第２カラーフィルタＣＦ２のエッジは、互いに離間し、それぞれソース配線Ｓ１の直上に位置している。また、隣り合う第２カラーフィルタＣＦ２及び第３カラーフィルタＣＦ３のエッジは、互いに離間し、それぞれソース配線Ｓ２の直上に位置している。
【００３９】
このように、対向基板ＣＴにおいて、第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、及び、第３スイッチング素子ＳＷ３のそれぞれと対向する位置では、遮光層ＢＭのみならず、２種類のカラーフィルタが積層されている。
【００４０】
共通電極ＣＥは、対向基板ＣＴの略全面に亘って形成され、第１画素電極ＰＥ１、第２画素電極ＰＥ２、第３画素電極ＰＥ３とそれぞれ対向している。
【００４１】
柱状スペーサＳＰは、最も透過率が低い色を表示する色画素に配置され、図示した例では、青色を表示する第３色画素ＰＸ３に配置されている。より具体的には、柱状スペーサＳＰは、第２カラーフィルタＣＦ２と第３カラーフィルタＣＦ３とが重なる領域のうち、第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３との間に対向する位置に配置されている。つまり、第２スイッチング素子ＳＷ２、ソース配線Ｓ２、柱状スペーサＳＰ、及び、第３スイッチング素子ＳＷ３は、第１方向Ｘに沿ってこの順に並んでいる。
【００４２】
図４は、図３に示したＡ−Ａ線で切断したときの液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。
【００４３】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００４４】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、ゲート配線Ｇ、ソース配線Ｓ１、ソース配線Ｓ２、第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、第３スイッチング素子ＳＷ３、第１画素電極ＰＥ１、第２画素電極、第３画素電極、第１配向膜ＡＬ１などを備えている。
【００４５】
ゲート配線Ｇは、第１絶縁基板１０の対向基板ＣＴに対向する内面１０Ａに配置され、第１絶縁膜１１によって覆われている。このゲート配線Ｇは、第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、及び、第３スイッチング素子ＳＷ３のそれぞれのゲート電極ＷＧを含んでいる。
【００４６】
第１スイッチング素子ＳＷ１に着目すると、半導体層ＳＣは、第１絶縁膜１１の上に形成され、ゲート配線Ｇの一部であるゲート電極ＷＧの直上に位置している。ソース電極ＷＳは、ソース配線Ｓ１の一部であり、半導体層ＳＣにコンタクトしている。ドレイン電極ＷＤは、搬送体層ＳＣにコンタクトしている。第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３の構造については説明を省略する。このような第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、及び、第３スイッチング素子ＳＷ３は、第２絶縁膜１２によって覆われている。
【００４７】
ソース配線Ｓ１、ソース配線Ｓ２、及び、ソース配線Ｓ３は、それぞれ第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。
【００４８】
第１画素電極ＰＥ１は、第２絶縁膜１２の上に形成されている。この第１画素電極ＰＥ１は、第２絶縁膜１２に形成されたコンタクトホールＣＨを介して第１スイッチング素子ＳＷ１のドレイン電極ＷＤと電気的に接続されている。第２画素電極ＰＥ２及び第３画素電極ＰＥ３は、図示を省略しているが、それぞれ第２スイッチング素子ＳＷ２のドレイン電極及び第３スイッチング素子ＳＷ３のドレイン電極と電気的に接続されている。
【００４９】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、第１画素電極ＰＥ１などを覆っており、第２絶縁膜１２の上にも配置されている。
【００５０】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、遮光層ＢＭ、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、第３カラーフィルタＣＦ３、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００５１】
遮光層ＢＭは、ソース配線Ｓ１、ソース配線Ｓ２、ソース配線Ｓ３、ゲート配線Ｇ、第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、第３スイッチング素子ＳＷ３などの配線部に対向するように配置されている。この遮光層ＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。このような遮光層ＢＭは、例えば、クロム（Ｃｒ）などの金属材料によって形成されている。
【００５２】
第１カラーフィルタＣＦ１は、第１スイッチング素子ＳＷ１の直上において遮光層ＢＭのアレイ基板ＡＲと対向する側に積層されている。また、この第１カラーフィルタＣＦ１は、第１画素電極ＰＥ１の直上において第２絶縁基板２０の内面２０Ａに配置されている。
【００５３】
図示した断面において、第３カラーフィルタＣＦ３は、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３の直上において遮光層ＢＭのアレイ基板ＡＲと対向する側に積層されている。この第３カラーフィルタＣＦ３は、第１カラーフィルタＣＦ１から離間している。
【００５４】
また、図示した断面において、第２カラーフィルタＣＦ２は、第１スイッチング素子ＳＷ１の直上において、第１カラーフィルタＣＦ１のアレイ基板ＡＲと対向する側に積層されている。また、この第２カラーフィルタＣＦ２は、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３の直上において第３カラーフィルタＣＦ３のアレイ基板ＡＲと対向する側に積層されている。さらに、この第２カラーフィルタＣＦ２は、第１カラーフィルタＣＦ１と第３カラーフィルタＣＦ３との間から露出した遮光層ＢＭに積層されている。このような第２カラーフィルタＣＦ２は、第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ、及び、第３スイッチング素子ＳＷ３の直上の位置を繋ぐように連続的に形成されている。
【００５５】
共通電極ＣＥは、第２カラーフィルタＣＦ２のアレイ基板ＡＲと対向する側に形成されている。この共通電極ＣＥは、図示した第１画素電極ＰＥ１は勿論のこと、第２画素電極及び第３画素電極と対向している。第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥなどを覆っている。
【００５６】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサＳＰが配置され、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で貼り合わせられている。
【００５７】
図示した例では、柱状スペーサＳＰは、対向基板ＣＴに備えられ、共通電極ＣＥのアレイ基板ＡＲと対向する側に形成され、第２配向膜ＡＬ２によって覆われている。このような柱状スペーサＳＰは、第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３との間の位置でアレイ基板ＡＲを支持し、セルギャップを形成している。
【００５８】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。
【００５９】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１などを含む第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。
【００６０】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２偏光板ＰＬ２などを含む第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。
【００６１】
上記の構成の対向基板ＣＴは、例えば、以下のようにして製造される。
【００６２】
すなわち、第２絶縁基板２０を用意し、内面２０Ａに遮光層ＢＭを形成した後に、第１カラーフィルタＣＦ１及び第３カラーフィルタＣＦ３を形成し、その後、第２カラーフィルタＣＦ２を形成し、共通電極ＣＥを形成した後に柱状スペーサＳＰを形成し、第２配向膜ＡＬ２を形成する。これにより、第２カラーフィルタＣＦ２は、第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、及び、第３スイッチング素子ＳＷ３と対向する位置において、第１カラーフィルタＣＦ１及び第３カラーフィルタＣＦ３と共通電極ＣＥとの間に配置される。
【００６３】
本実施形態によれば、スイッチング素子ＳＷと対向する位置で遮光層ＢＭのアレイ基板ＡＲと対向する側に少なくとも２種類のカラーフィルタＣＦが積層されている。このため、バックライト光の遮光層ＢＭでの反射を抑制することが可能となり、遮光層ＢＭからスイッチング素子ＳＷに向かう反射光を低減することが可能となる。このため、スイッチング素子ＳＷがボトムゲート型の薄膜トランジスタで構成された場合であっても、光リーク電流を低減することが可能となる。したがって、光リーク電流に起因した表示上の不具合（フリッカーやクロストークなど）を改善することが可能となり、表示品位の良好な液晶表示装置を提供することが可能となる。
【００６４】
また、遮光層ＢＭが金属材料によって形成されている場合、樹脂材料によって形成した場合と比較して、薄い膜厚で高い光学濃度を得ることが可能であり、遮光層ＢＭの段差を低減することが可能となる。一方で、金属材料によって形成された遮光層ＢＭは、樹脂材料によって形成された遮光層よりも反射率が高くなる場合がある。このため、遮光層ＢＭでのバックライト光の反射対策として、上記の複数種類のカラーフィルタＣＦを積層する構成は極めて有効である。
【００６５】
また、本実施形態によれば、アレイ基板ＡＲと対向基板ＣＴとの間にセルギャップを形成するための柱状スペーサＳＰは、２種類のカラーフィルタが積層されている領域のうち、同一直線上に並んだ２つのスイッチング素子の間に対向する位置に配置されている。このため、柱状スペーサＳＰは、ほとんど段差のない平坦な面上に配置することが可能となる。したがって、柱状スペーサＳＰのトップ（アレイ基板ＡＲを支持する面）の位置を揃えることが可能となり、均一なセルギャップを形成することが可能となる。これにより、セルギャップの不均一に起因した表示の不具合を改善することが可能となる。
【００６６】
なお、柱状スペーサＳＰは、アレイ基板ＡＲの第２絶縁膜１２の上に形成しても良く、この場合、例えば第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３との間に位置し、第２カラーフィルタＣＦ２と第３カラーフィルタＣＦ３とが重なる領域の直下で対向基板ＣＴを支持する。このような場合であっても、柱状スペーサＳＰによって支持される対向基板ＣＴ側の面が平坦化されているため、均一なセルギャップを形成することが可能となる。
【００６７】
また、本実施形態によれば、柱状スペーサＳＰは、最も透過率が低い色を表示する色画素（例えば、青色を表示する色画素）に配置されている。このため、配向膜に配向処理を施した際に、柱状スペーサＳＰの影響を受けて配向処理の不具合が生じたとしても、表示の際に視認されにくく、表示品位の低下を抑制することが可能となる。
【００６８】
次に、本実施形態の他の構成例について説明する。なお、上記の例で説明した構成と同一の構成については、同一の参照符号を付して詳細な説明を省略する。
【００６９】
図５は、他の構成の対向基板ＣＴを適用した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。
【００７０】
ここに示した構成は、図４に示した構成と比較して、第２カラーフィルタＣＦ２が、第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、及び、第３スイッチング素子ＳＷ３と対向する位置において、遮光層ＢＭと第１カラーフィルタＣＦ１及び第３カラーフィルタＣＦ３との間に配置された点で相違している。
【００７１】
上記の構成の対向基板ＣＴは、例えば、以下のようにして製造される。
【００７２】
すなわち、第２絶縁基板２０を用意し、内面２０Ａに遮光層ＢＭを形成した後に、第２カラーフィルタＣＦ２を形成し、その後、第１カラーフィルタＣＦ１及び第３カラーフィルタＣＦ３を形成し、共通電極ＣＥを形成した後に柱状スペーサＳＰを形成し、第２配向膜ＡＬ２を形成する。
【００７３】
このような対向基板ＣＴを適用した場合であっても、図４に示した対向基板ＣＴを適用した場合と同様の効果が得られる。
【００７４】
以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することができる。
【００７５】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００７６】
１…液晶表示装置
ＬＰＮ…液晶表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極  ＣＥ…共通電極
ＳＷ１…第１スイッチング素子  ＳＷ２…第２スイッチング素子  ＳＷ３…第３スイッチング素子
ＣＦ１…第１カラーフィルタ  ＣＦ２…第２カラーフィルタ  ＣＦ３…第３カラーフィルタ
ＳＰ…柱状スペーサ
【図１】
2013020215.tif 000003
【図２】
2013020215.tif 000004
【図３】
2013020215.tif 000005
【図４】
2013020215.tif 000006
【図５】
2013020215.tif 000007