(57)【要約】【課題】良好な結晶性を確保しながらリーク電流を抑制することができる化合物半導体装置及びその製造方法を提供する。【解決手段】化合物半導体装置の製造方法の一態様では、初期層１２を形成する際に、III族元素の原料ガスの流量に対するV族元素の原料ガスの流量の流量比を第１の値にして第１の化合物半導体膜１２ａを形成し、流量比を第１の値とは異なる第２の値にして第２の化合物半導体膜１２ｂを第１の化合物半導体膜１２ａの上方に形成する。また、バッファ層１３と電子走行層１５との間にＦｅがドーピングされたＦｅドープ領域１４を形成する。【選択図】図１
2013206976.tif 000002
【特許請求の範囲】
【請求項１】
基板上方に初期層を形成する工程と、
前記初期層上方にバッファ層を形成する工程と、
前記バッファ層上方に電子走行層及び電子供給層を形成する工程と、
前記電子供給層上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記初期層を形成する工程は、
III族元素の原料ガスの流量に対するV族元素の原料ガスの流量の流量比を第１の値にして第１の化合物半導体膜を形成する工程と、
前記流量比を前記第１の値とは異なる第２の値にして第２の化合物半導体膜を前記第１の化合物半導体膜の上方に形成する工程と、
を有し、
前記バッファ層と前記電子走行層との間にＦｅがドーピングされたＦｅドープ領域を形成する工程を有することを特徴とする化合物半導体装置の製造方法。
【請求項２】
前記第１の化合物半導体膜及び前記第２の化合物半導体膜はＡｌＮ膜であることを特徴とする請求項１に記載の化合物半導体装置の製造方法。
【請求項３】
前記第２の値を前記第１の値より低くすることを特徴とする請求項１又は２に記載の化合物半導体装置の製造方法。
【請求項４】
前記第１の値を１００以上１０００以下とし、
前記第２の値を１０以下とすることを特徴とする請求項３に記載の化合物半導体装置の製造方法。
【請求項５】
前記Ｆｅドープ領域にドーピングされるＦｅの濃度を１×１０16ｃｍ-3〜１×１０18ｃｍ-3とすることを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項６】
前記第２の化合物半導体膜を前記第１の化合物半導体膜より厚く形成することを特徴とする請求項１乃至５のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項７】
基板と、
前記基板上方に形成された初期層と、
前記基板上方に形成されたバッファ層と、
前記バッファ層上方に形成された電子走行層及び電子供給層と、
前記電子供給層上方に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記初期層は、
第１の化合物半導体膜と、
前記第１の化合物半導体膜の上方に形成され、転位密度が前記第１の化合物半導体膜よりも低い第２の化合物半導体膜と、
を有し、
前記バッファ層と前記電子走行層との間にＦｅがドーピングされたＦｅドープ領域が形成されていることを特徴とする化合物半導体装置。
【請求項８】
前記第１の化合物半導体膜及び前記第２の化合物半導体膜はＡｌＮ膜であることを特徴とする請求項７に記載の化合物半導体装置。
【請求項９】
請求項７又は８に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項１０】
請求項７又は８に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、基板上方にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が挙げられる。
【０００３】
ＧａＮは優れた電気的特性を有している。例えば、飽和電子速度が高く、バンドギャップが広いため、ＧａＮは高い耐圧特性を持つ。また、ＧａＮの結晶構造はウルツ鉱型であり、ＧａＮはｃ軸に平行な＜０００１＞方向に極性を持つ。更に、上記のようなＧａＮ層及びＡｌＧａＮ層のヘテロ構造では、ＡｌＧａＮ層に両者の格子歪に基づくピエゾ分極が誘起されるため、界面に高濃度の２次元電子ガス（２ＤＥＧ：two-dimensional electron gas）が生じる。これらの理由から、ＧａＮは高周波デバイス材料及び電力用デバイス材料として注目を集めている。
【０００４】
但し、結晶性が良好なＧａＮ基板を製造することは極めて困難である。このため、従来、主として、Ｓｉ基板、サファイア基板及びＳｉＣ基板上方に、ＧａＮ層及びＡｌＧａＮ層等をヘテロエピタキシャル成長によって形成している。特にＳｉ基板は、大口径で高品質のものを低コストにて入手しやすい。このため、Ｓｉ基板上方にＧａＮ層及びＡｌＧａＮ層を成長させた構造についての研究が盛んに行われている。
【０００５】
しかしながら、Ｓｉ基板を用いた従来のＧａＮ系ＨＥＭＴでは、リーク電流の抑制が困難である。電子走行層の下部にＦｅをドーピングすることにより、リーク電流を抑制することについて検討が行われているが、Ｆｅのドーピングを行うと、電子走行層の結晶性が低下して他の特性に影響が及んでしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−２３６４２号公報
【特許文献２】特開２０１０−２２５７１０号公報
【特許文献３】特開２０１１−１８７６５４号公報
【特許文献４】特開２０１１−２２８４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、良好な結晶性を確保しながらリーク電流を抑制することができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
化合物半導体装置の製造方法の一態様では、基板上方に初期層を形成し、前記初期層上方にバッファ層を形成し、前記バッファ層上方に電子走行層及び電子供給層を形成し、前記電子供給層上方にゲート電極、ソース電極及びドレイン電極を形成する。前記初期層を形成する際に、III族元素の原料ガスの流量に対するV族元素の原料ガスの流量の流量比を第１の値にして第１の化合物半導体膜を形成し、前記流量比を前記第１の値とは異なる第２の値にして第２の化合物半導体膜を前記第１の化合物半導体膜の上方に形成する。また、前記バッファ層と前記電子走行層との間にＦｅがドーピングされたＦｅドープ領域を形成する。
【０００９】
化合物半導体装置の一態様には、基板と、前記基板上方に形成された初期層と、前記基板上方に形成されたバッファ層と、前記バッファ層上方に形成された電子走行層及び電子供給層と、前記電子供給層上方に形成されたゲート電極、ソース電極及びドレイン電極と、が設けられている。前記初期層には、第１の化合物半導体膜と、前記第１の化合物半導体膜の上方に形成され、転位密度が前記第１の化合物半導体膜よりも低い第２の化合物半導体膜と、が設けられている。また、前記バッファ層と前記電子走行層との間にＦｅがドーピングされたＦｅドープ領域が形成されている。
【発明の効果】
【００１０】
上記の化合物半導体装置等によれば、適切な初期層を形成しているため、Ｆｅドープ領域が設けられても、電子走行層の結晶性を良好なものとすることができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図２Ａ】第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図２Ｂ】図２Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図３】第２の実施形態の変形例を示す断面図である。
【図４】Ｆｅ濃度のＳＩＭＳ分析の結果を示すグラフである。
【図５】非対称反射Ｘ線ロッキングカーブ回折法による分析結果を示すグラフである。
【図６】発光強度の測定結果を示すグラフである。
【図７】第３の実施形態に係るディスクリートパッケージを示す図である。
【図８】第４の実施形態に係るＰＦＣ回路を示す結線図である。
【図９】第５の実施形態に係る電源装置を示す結線図である。
【図１０】第６の実施形態に係る高周波増幅器を示す結線図である。
【発明を実施するための形態】
【００１２】
本発明者らは、Ｆｅのドーピングを行った場合でも良好な電子走行層の結晶性を得るべく鋭意検討を行った結果、初期層を適切な条件で形成するにより、結晶成長時の基板の反りを制御することが重要であることを見出した。
【００１３】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１４】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の製造方法を工程順に示す断面図である。
【００１５】
第１の実施形態では、先ず、図１（ａ）に示すように、基板１１上に初期層１２を形成する。基板１１としては、例えばＳｉ基板、ＳｉＣ基板、サファイア基板、ＧａＮ基板等を用いることができる。但し、コストの面からＳｉ基板が好ましい。初期層１２としては、例えば階段状にV/III比を変調したＡｌＮ層を形成する。初期層１２は、例えば、III族元素の原料ガス（トリメチルアルミニウム（ＴＭＡ）ガス）及びV族元素の原料ガス（アンモニア（ＮＨ3）ガス）の混合ガスを用いた有機金属気相成長（ＭＯＶＰＥ：metal organic vapor phase epitaxy）法等の結晶成長法により形成することができる。そして、ＴＭＡガスの流量及びＮＨ3ガスの流量を調整しながら、高V/III比層１２ａを形成し、その上に低V/III比層１２ｂを形成する。低V/III比層１２ｂを形成する際には、高V/III比層１２ａを形成する際よりも、ＴＭＡガスの流量に対するＮＨ3ガスの流量の比（V/III比）を下げる。このような流量の調整を行うことにより、核が生成しやすい条件下で高V/III比層１２ａが形成され、転位が少なく、表面が平坦になりやすい条件下で低V/III比層１２ｂが形成される。
【００１６】
初期層１２の形成後、図１（ｂ）に示すように、初期層１２上にバッファ層１３を形成し、その上にＦｅドープ層１４を形成する。バッファ層１３としては、例えばＡｌxＧａ1-xＮ（０≦ｘ≦１）層を形成し、Ｆｅドープ層１４としては、例えばＦｅがドーピングされたＡｌyＧａ1-yＮ（０≦ｙ≦１）層を形成する。Ｆｅドープ層１４のＡｌ組成（ｙの値）は、バッファ層１３のＡｌ組成（ｘの値）以下であることが好ましい。バッファ層１３及びＦｅドープ層１４は、例えば、III族元素の原料ガス（ＴＭＡガス及びトリメチルガリウム（ＴＭＧ）ガス）並びにV族元素の原料ガス（ＮＨ3ガス）の混合ガスを用いたＭＯＶＰＥ法等の結晶成長法により形成することができる。Ｆｅの原料としては、例えばＣｐ2Ｆｅ（シクロペンタジエニル鉄、フェロセン）を用いることができる。本実施形態では、Ｆｅドープ層１４は、Ｆｅドープ領域の一例である。
【００１７】
次いで、図１（ｃ）に示すように、Ｆｅドープ層１４上に電子走行層（チャネル層）１５を形成し、その上に電子供給層１６を形成する。電子走行層１５としては、例えばＧａＮ層を形成し、電子供給層１６としては、例えばＡｌzＧａ1-zＮ（０＜ｚ＜１）層を形成する。電子走行層１５及び電子供給層１６は、例えば、III族元素の原料ガス（ＴＭＡガス及びＴＭＧガス）並びにV族元素の原料ガス（ＮＨ3ガス）の混合ガスを用いたＭＯＶＰＥ法等の結晶成長法により形成することができる。
【００１８】
その後、図１（ｄ）に示すように、電子供給層１６上にソース電極１７ｓ、ゲート電極１７ｇ及びドレイン電極１７ｄを、ゲート電極１７ｇがソース電極１７ｓ及びドレイン電極１７ｄの間に位置するように形成する。
【００１９】
このようにして第１の実施形態に係るＧａＮ系ＨＥＭＴを製造することができる。
【００２０】
第１の実施形態では、Ｆｅドープ層１４がバッファ層１３と電子走行層１５との間に設けられているため、この領域が高抵抗の領域となる。従って、リーク電流を抑制することができ、高い耐圧を得ることができる。また、初期層１２を適切な条件で形成しているため、その後にＦｅドープ層１４を形成しても、電子走行層１５の結晶性を良好なものとすることができる。初期層１２が適切なものとなっていない場合には、電子走行層１５等の形成の際に加熱によって基板１１に反りが生じ、この反りに応じて結晶の成長面の温度にばらつきが生じ得る。温度にばらつきが生じると、良好な結晶性を得ることが困難になりやすい。これに対し、本実施形態では、初期層１２を適切な条件で形成しているため、基板１１の反りが制御され、良好な結晶性を得ることができるのである。そして、良好な結晶性が得られるため、リーク電流を抑制しながら、良好な特性（例えば、より高い電子の移動度、より低減された電流コラプス等）を得ることができる。
【００２１】
（第２の実施形態）
次に、第２の実施形態について説明する。図２Ａ乃至図２Ｂは、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の製造方法を工程順に示す断面図である。
【００２２】
第２の実施形態では、先ず、図２Ａ（ａ）に示すように、基板１１上に階段状にV/III比を変調した初期層１２を形成する。初期層１２の形成の際には、第１の実施形態と同様に、ＴＭＡガスの流量及びＮＨ3ガスの流量を調整しながら、高V/III比層１２ａを形成し、その上に低V/III比層１２ｂを形成する。低V/III比層１２ｂを形成する際には、高V/III比層１２ａを形成する際よりも、V/IIIを下げる。例えば、高V/III比層１２ａを形成する際のV/III比を１００以上１０００以下とし、低V/III比層１２ｂを形成する際のV/III比を１０以下とする。高V/III比層１２ａの厚さは、例えば数ｎｍ〜数１０ｎｍとし、低V/III比層１２ｂの厚さは、例えば数１０ｎｍ〜数１００ｎｍとする。このような条件下で初期層１２を形成すると、高V/III比層１２ａの転位密度は１×１０10ｃｍ-3程度となり、その表面の平均粗さＲａは１．５ｎｍ（基準長さ：１ｎｍ）程度となり、低V/III比層１２ｂの転位密度は１×１０8ｃｍ-3程度となり、その表面の平均粗さＲａは０．１ｎｍ（基準長さ：１ｎｍ）程度となる。つまり、低V/III比層１２ｂにおいて、高V/III比層１２ａよりも低い転位密度、平坦な表面が得られる。
【００２３】
初期層１２の形成後、図２Ａ（ｂ）に示すように、初期層１２上にバッファ層１３、電子走行層１５、電子供給層１６及びキャップ層２１を形成する。
【００２４】
バッファ層１３の形成の際には、ＴＭＡガスの流量及びＴＭＧガスの流量を調整しながら、高Ａｌ層１３ａを形成し、その上に中Ａｌ層１３ｂを形成し、その上に低Ａｌ層１３ｃを形成する。例えば、高Ａｌ層１３ａとしてＡｌ0.8Ｇａ0.2Ｎを形成し、中Ａｌ層１３ｂとしてＡｌ0.5Ｇａ0.5Ｎを形成し、低Ａｌ層１３ｃとしてＡｌ0.2Ｇａ0.8Ｎを形成する。このように、バッファ層１３には、例えば、初期層１２から離間するほどＡｌ組成が低くなる３層のＡｌＧａＮ層を用いる。ただし、ＡｌＧａＮ層の層数は３に限定されず、２でもよく、４以上でもよい。また、初期層１２から離間するほどＡｌ組成が低くなっている必要はなく、例えば超格子構造を採用していてもよい。つまり、各膜の厚さが数ｎｍのＧａＮ膜及びＡｌＮ膜が周期的に積層された構造を採用してもよい。バッファ層１３の総厚さは５００ｎｍ〜１０００ｎｍ程度とすることが好ましい。転位の伝搬を低減するとともに、反り及びクラックの発生を抑制するためである。
【００２５】
電子走行層１５の形成の際には、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いてＧａＮ層を形成する。転位の伝搬に伴う結晶性の低下を抑制するために、電子走行層１５の厚さは５００ｎｍ〜１０００ｎｍ程度とすることが好ましい。電子走行層１５の形成条件は特に限定されないが、成長圧力は６０ｋＰａ以上の高圧とすることが好ましく、混合ガスのV/III比は１００００以上とすることが好ましい。より良好な結晶性を得るためである。
【００２６】
本実施形態では、低Ａｌ層１３ｃの形成の途中から電子走行層１５の形成の途中にかけて、混合ガスにＣｐ2Ｆｅを添加してＦｅドープ領域１４ａを低Ａｌ層１３ｃ及び電子走行層１５に形成する。Ｆｅドープ領域１４ａの厚さは、例えば１００ｎｍ〜３００ｎｍ程度とする。また、Ｆｅのドーピング濃度は、十分な高抵抗化及び２ＤＥＧが存在するチャネル近傍への拡散の抑制の観点から、１×１０16ｃｍ-3〜１×１０18ｃｍ-3、例えば５×１０17ｃｍ-3程度とすることが好ましい。本実施形態では、Ｆｅドープ領域１４ａをＦｅドープ領域の一例、バッファ層１３のＦｅのドーピングの開始までに形成された領域をバッファ層の一例、電子走行層１５のＦｅのドーピングの終了後に形成された領域を電子走行層の一例とみなすことができる。
【００２７】
電子供給層１６の形成の際には、ＴＭＡガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いてＡｌＧａＮ層を形成する。例えば、ノンドープのｉ−ＡｌＧａＮ層を形成し、その上にｎ型のｎ−ＡｌＧａＮ層を形成する。ｉ−ＡｌＧａＮ層の厚さは１ｎｍ〜３０ｎｍ程度（例えば５ｎｍ）とし、ｎ−ＡｌＧａＮ層の厚さは３ｎｍ〜３０ｎｍ程度（例えば１５ｎｍ）程度とする。ｉ−ＡｌＧａＮ層及びｎ−ＡｌＧａＮ層のＡｌ組成は０．３以下とすることが好ましい。格子不整合に伴う結晶性の低下を回避するためである。ｎ−ＡｌＧａＮ層には、Ｓｉを１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングする。
【００２８】
キャップ層２１の形成の際には、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いてＧａＮ層を形成する。例えば、ｎ型のｎ−ＧａＮ層を形成する。キャップ層２１の厚さは２ｎｍ〜２０ｎｍ程度（例えば１０ｎｍ）とする。ｎ−ＧａＮ層には、Ｓｉが１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングする。
【００２９】
このようにして、初期層１２、バッファ層１３、電子走行層１５、電子供給層１６及びキャップ層２１を含む化合物半導体積層構造１０が得られる。また、化合物半導体積層構造１０においては、Ｆｅドープ領域１４ａがバッファ層１３の低Ａｌ層１３ｃの一部から電子走行層１５の一部にかけて形成されている。
【００３０】
キャップ層２１の形成後、図２Ａ（ｃ）に示すように、化合物半導体積層構造１０に、素子領域を画定する素子分離領域２２を形成する。素子分離領域２２の形成では、例えば、素子分離領域２２を形成する予定の領域を露出するフォトレジストのパターンを化合物半導体積層構造１０上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。
【００３１】
その後、図２Ｂ（ｄ）に示すように、素子領域内において、キャップ層２１上にソース電極１７ｓ及びドレイン電極１７ｄを形成する。ソース電極１７ｓ及びドレイン電極１７ｄは、例えばリフトオフ法により形成することができる。すなわち、ソース電極１７ｓを形成する予定の領域及びドレイン電極１７ｄを形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが１００ｎｍ程度のＴｉ膜を形成した後に、厚さが３００ｎｍ程度のＡｌ膜を形成する。次いで、例えば、Ｎ2ガス雰囲気中にて４００℃〜１０００℃（例えば６００℃）で熱処理（例えば急速加熱処理（ＲＴＡ：rapid thermal annealing）を行い、オーミック接触を得る。ソース電極１７ｓ及びドレイン電極１７ｄの形成後には、キャップ層２１上に、ソース電極１７ｓ及びドレイン電極１７ｄを覆う絶縁膜２３を形成する。絶縁膜２３は、例えば原子層堆積（ＡＬＤ：atomic layer deposition）法、プラズマ化学気相成長（ＣＶＤ：chemical vapor deposition）法又はスパッタ法により形成することが好ましい。
【００３２】
その後、図２Ｂ（ｅ）に示すように、絶縁膜２３のゲート電極を形成する予定の領域に開口部２４を形成する。開口部２４は、例えばドライエッチング、ウェットエッチング又はイオンミリングにより形成することができる。続いて、開口部２４内にゲート電極１７ｇを形成する。ゲート電極１７ｇは、例えばリフトオフ法により形成することができる。すなわち、ゲート電極１７ｇを形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが５０ｎｍ程度のＮｉ膜を形成した後に、厚さが３００ｎｍ程度のＡｕ膜を形成する。次いで、絶縁膜２３上に、ゲート電極１７ｇを覆う絶縁膜２５を形成する。絶縁膜２５は、絶縁膜２３と同様に、例えばＡＬＤ法、プラズマＣＶＤ法又はスパッタ法により形成することが好ましい。その後、絶縁膜２５及び２３に、外部端子等の接続のための開口部を形成する。
【００３３】
このようにして、第２の実施形態に係るＧａＮ系ＨＥＭＴを製造することができる。
【００３４】
第２の実施形態によっても第１の実施形態と同様の効果を得ることができる。また、成長圧力が６０ｋＰａ以上、混合ガスのV/III比が１００００以上の条件で電子走行層１５を形成することにより、更に良好な結晶性を得ることができる。
【００３５】
なお、初期層１２に含まれる化合物半導体膜の数は特に限定されない。例えば、図３に示すように、高V/III比層１２ａの形成後、かつ低V/III比層１２ｂの形成前に中V/III比層１２ｃを形成して、３つの化合物半導体膜を初期層１２に含まれるようにしてもよい。この場合、例えば、中V/III比層１２ｃの形成時のV/III比は、高V/III比層１２ａの形成時よりも低く、かつ低V/III比層１２ｂの形成時よりも高いもの、例えば２０〜８０程度とする。
【００３６】
また、Ｆｅドープ層１４及びＦｅドープ領域１４ａにおけるＦｅのドーピング量は特に限定されないが、上述のように、１×１０16ｃｍ-3〜１×１０18ｃｍ-3とすることが好ましい。図４に、化合物半導体積層構造の試料中のＦｅの分布を示す。この試料の作製に当たっては、ＡｌＧａＮ層上に厚さが０．３μｍのＦｅドープＧａＮ層を形成し、その上に厚さが０．６μｍのＧａＮ層を形成した。Ｆｅドープ層には、５×１０17ｃｍ-3、１×１０18ｃｍ-3でＦｅのドーピングを行った。そして、ＧａＮ層の形成後に、２次イオン質量分析法（ＳＩＭＳ：secondary ion mass spectrometry）によりＦｅ濃度の深さ方向プロファイルを測定した。２次元電子ガスはＧａＮ層の表面近傍に発生し、２次元電子ガスへの影響を考慮すると、この領域においてＦｅ濃度が１×１０16ｃｍ-3以下となっていることが好ましい。図４に示すように、Ｆｅのドーピング量が１×１０18ｃｍ-3以下であれば、Ｆｅ濃度が概ね１×１０16ｃｍ-3以下となっており、２次元電子ガスへの影響の観点で好ましいといえる。その一方で、Ｆｅのドーピング量が１×１０16ｃｍ-3未満であると、抵抗を十分に高いものとすることができずにリーク電流の低減が十分とならないことがある。
【００３７】
本願発明者らが実際に第２の実施形態に沿ってＧａＮ系ＨＥＭＴを作製し、電子走行層の結晶性を調査したところ、図５及び図６に示す結果が得られた。図５は、非対称反射Ｘ線ロッキングカーブ回折法（ＸＲＣ：x-ray rocking curve）による分析結果を示し、図６は、室温での発光強度の測定結果を示している。非対称反射ＸＲＣの結果からは、半値幅（ＦＷＨＭ）が１２００ａｒｃｓｅｃ以下であれば、刃状転位の密度が低く良好であるということができ、発光強度の測定結果からは、欠陥発光の強度に対するバンド端発光の強度の比が１以下であれば、点欠陥の密度が低く良好であるということができる。例えば、半値幅が１２００ａｒｃｓｅｃ以下であれば、刃状転位の密度は７．７×１０9ｃｍ-2以下程度である。そして、図５及び図６に示すように、第２の実施形態に沿って作製したＧａＮ系ＨＥＭＴでは、半値幅が８６０ａｒｃｓｅｃ程度であり、欠陥発光の強度に対するバンド端発光の強度の比が０．５程度であった。つまり、これらの結果から、良好な結晶性の電子走行層が得られたといえる。
【００３８】
（第３の実施形態）
第３の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置のディスクリートパッケージに関する。図７は、第３の実施形態に係るディスクリートパッケージを示す図である。
【００３９】
第３の実施形態では、図７に示すように、第１、第２の実施形態のいずれかの化合物半導体装置のＨＥＭＴチップ２１０の裏面がはんだ等のダイアタッチ剤２３４を用いてランド（ダイパッド）２３３に固定されている。また、ドレイン電極１７ｄが接続されたドレインパッド２２６ｄに、Ａｌワイヤ等のワイヤ２３５ｄが接続され、ワイヤ２３５ｄの他端が、ランド２３３と一体化しているドレインリード２３２ｄに接続されている。ソース電極１７ｓに接続されたソースパッド２２６ｓにＡｌワイヤ等のワイヤ２３５ｓが接続され、ワイヤ２３５ｓの他端がランド２３３から独立したソースリード２３２ｓに接続されている。ゲート電極１７ｇに接続されたゲートパッド２２６ｇにＡｌワイヤ等のワイヤ２３５ｇが接続され、ワイヤ２３５ｇの他端がランド２３３から独立したゲートリード２３２ｇに接続されている。そして、ゲートリード２３２ｇの一部、ドレインリード２３２ｄの一部及びソースリード２３２ｓの一部が突出するようにして、ランド２３３及びＨＥＭＴチップ２１０等がモールド樹脂２３１によりパッケージングされている。
【００４０】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ２１０をはんだ等のダイアタッチ剤２３４を用いてリードフレームのランド２３３に固定する。次いで、ワイヤ２３５ｇ、２３５ｄ及び２３５ｓを用いたボンディングにより、ゲートパッド２２６ｇをリードフレームのゲートリード２３２ｇに接続し、ドレインパッド２２６ｄをリードフレームのドレインリード２３２ｄに接続し、ソースパッド２２６ｓをリードフレームのソースリード２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００４１】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置を備えたＰＦＣ（Power Factor Correction）回路に関する。図８は、第４の実施形態に係るＰＦＣ回路を示す結線図である。
【００４２】
ＰＦＣ回路２５０には、スイッチ素子（トランジスタ）２５１、ダイオード２５２、チョークコイル２５３、コンデンサ２５４及び２５５、ダイオードブリッジ２５６、並びに交流電源（ＡＣ）２５７が設けられている。そして、スイッチ素子２５１のドレイン電極と、ダイオード２５２のアノード端子及びチョークコイル２５３の一端子とが接続されている。スイッチ素子２５１のソース電極と、コンデンサ２５４の一端子及びコンデンサ２５５の一端子とが接続されている。コンデンサ２５４の他端子とチョークコイル２５３の他端子とが接続されている。コンデンサ２５５の他端子とダイオード２５２のカソード端子とが接続されている。また、スイッチ素子２５１のゲート電極にはゲートドライバが接続されている。コンデンサ２５４の両端子間には、ダイオードブリッジ２５６を介してＡＣ２５７が接続される。コンデンサ２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子２５１に、第１、第２の実施形態のいずれかの化合物半導体装置が用いられている。
【００４３】
ＰＦＣ回路２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子２５１をダイオード２５２及びチョークコイル２５３等に接続する。
【００４４】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置を備えた電源装置に関する。図９は、第５の実施形態に係る電源装置を示す結線図である。
【００４５】
電源装置には、高圧の一次側回路２６１及び低圧の二次側回路２６２、並びに一次側回路２６１と二次側回路２６２との間に配設されるトランス２６３が設けられている。
【００４６】
一次側回路２６１には、第４の実施形態に係るＰＦＣ回路２５０、及びＰＦＣ回路２５０のコンデンサ２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路２６０が設けられている。フルブリッジインバータ回路２６０には、複数（ここでは４つ）のスイッチ素子２６４ａ、２６４ｂ、２６４ｃ及び２６４ｄが設けられている。
【００４７】
二次側回路２６２には、複数（ここでは３つ）のスイッチ素子２６５ａ、２６５ｂ及び２６５ｃが設けられている。
【００４８】
本実施形態では、一次側回路２６１を構成するＰＦＣ回路２５０のスイッチ素子２５１、並びにフルブリッジインバータ回路２６０のスイッチ素子２６４ａ、２６４ｂ、２６４ｃ及び２６４ｄに、第１、第２の実施形態のいずれかの化合物半導体装置が用いられている。一方、二次側回路２６２のスイッチ素子２６５ａ、２６５ｂ及び２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００４９】
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置を備えた高周波増幅器（高出力増幅器）に関する。図１０は、第６の実施形態に係る高周波増幅器を示す結線図である。
【００５０】
高周波増幅器には、ディジタル・プレディストーション回路２７１、ミキサー２７２ａ及び２７２ｂ、並びにパワーアンプ２７３が設けられている。
【００５１】
ディジタル・プレディストーション回路２７１は、入力信号の非線形歪みを補償する。ミキサー２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ２７３は、第１、第２の実施形態のいずれかの化合物半導体装置を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路２７１に送出できる。
【００５２】
なお、化合物半導体積層構造に用いられる化合物半導体層の組成は特に限定されず、例えば、ＧａＮ、ＡｌＮ及びＩｎＮ等を用いることができる。また、これらの混晶を用いることもできる。
【００５３】
また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。
【００５４】
また、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。但し、コストを考慮すると、Ｓｉ基板（例えば表面が（１１１）面のＳｉ基板）、ＳｉＣ基板又はサファイア基板を用いることが好ましい。各層の厚さ及び材料等も上述の実施形態のものに限定されない。
【００５５】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５６】
（付記１）
基板上方に初期層を形成する工程と、
前記初期層上方にバッファ層を形成する工程と、
前記バッファ層上方に電子走行層及び電子供給層を形成する工程と、
前記電子供給層上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記初期層を形成する工程は、
III族元素の原料ガスの流量に対するV族元素の原料ガスの流量の流量比を第１の値にして第１の化合物半導体膜を形成する工程と、
前記流量比を前記第１の値とは異なる第２の値にして第２の化合物半導体膜を前記第１の化合物半導体膜の上方に形成する工程と、
を有し、
前記バッファ層と前記電子走行層との間にＦｅがドーピングされたＦｅドープ領域を形成する工程を有することを特徴とする化合物半導体装置の製造方法。
【００５７】
（付記２）
前記第１の化合物半導体膜及び前記第２の化合物半導体膜はＡｌＮ膜であることを特徴とする付記１に記載の化合物半導体装置の製造方法。
【００５８】
（付記３）
前記第２の値を前記第１の値より低くすることを特徴とする付記１又は２に記載の化合物半導体装置の製造方法。
【００５９】
（付記４）
前記第１の値を１００以上１０００以下とし、
前記第２の値を１０以下とすることを特徴とする付記３に記載の化合物半導体装置の製造方法。
【００６０】
（付記５）
前記Ｆｅドープ領域にドーピングされるＦｅの濃度を１×１０16ｃｍ-3〜１×１０18ｃｍ-3とすることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置の製造方法。
【００６１】
（付記６）
前記第２の化合物半導体膜を前記第１の化合物半導体膜より厚く形成することを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置の製造方法。
【００６２】
（付記７）
前記電子走行層を形成する際の成長圧力を６０ｋＰａ以上とすることを特徴とする付記１乃至６のいずれか１項に記載の化合物半導体装置の製造方法。
【００６３】
（付記８）
前記電子走行層を形成する際の前記流量比を１００００以上とすることを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置の製造方法。
【００６４】
（付記９）
前記初期層、前記バッファ層、前記電子走行層及び前記電子供給層として窒化物半導体層を形成することを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置の製造方法。
【００６５】
（付記１０）
前記基板はシリコン基板であることを特徴とする付記１乃至９のいずれか１項に記載の化合物半導体装置の製造方法。
【００６６】
（付記１１）
基板と、
前記基板上方に形成された初期層と、
前記基板上方に形成されたバッファ層と、
前記バッファ層上方に形成された電子走行層及び電子供給層と、
前記電子供給層上方に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記初期層は、
第１の化合物半導体膜と、
前記第１の化合物半導体膜の上方に形成され、転位密度が前記第１の化合物半導体膜よりも低い第２の化合物半導体膜と、
を有し、
前記バッファ層と前記電子走行層との間にＦｅがドーピングされたＦｅドープ領域が形成されていることを特徴とする化合物半導体装置。
【００６７】
（付記１２）
前記第１の化合物半導体膜及び前記第２の化合物半導体膜はＡｌＮ膜であることを特徴とする付記１１に記載の化合物半導体装置。
【００６８】
（付記１３）
前記Ｆｅドープ領域にドーピングされたＦｅの濃度が１×１０16ｃｍ-3〜１×１０18ｃｍ-3であることを特徴とする付記１１又は１２に記載の化合物半導体装置。
【００６９】
（付記１４）
前記電子走行層の上面におけるＦｅの濃度が１×１０16ｃｍ-3以下であることを特徴とする付記１１乃至１３のいずれか１項に記載の化合物半導体装置。
【００７０】
（付記１５）
前記基板はシリコン基板であることを特徴とする付記１１乃至１４のいずれか１項に記載の化合物半導体装置。
【００７１】
（付記１６）
付記１１乃至１５のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００７２】
（付記１７）
付記１１乃至１５のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
【符号の説明】
【００７３】
１１：基板
１２：初期層
１２ａ：高V/III比層
１２ｂ：低V/III比層
１２ｃ：中V/III比層
１３：バッファ層
１４：Ｆｅドープ層
１５：電子走行層
１６：電子供給層
１７ｇ：ゲート電極
１７ｓ：ソース電極
１７ｄ：ドレイン電極
２４：Ｆｅドープ領域
【図１】
2013206976.tif 000003
【図２Ａ】
2013206976.tif 000004
【図２Ｂ】
2013206976.tif 000005
【図３】
2013206976.tif 000006
【図４】
2013206976.tif 000007
【図５】
2013206976.tif 000008
【図６】
2013206976.tif 000009
【図７】
2013206976.tif 000010
【図８】
2013206976.tif 000011
【図９】
2013206976.tif 000012
【図１０】
2013206976.tif 000013