(57)【要約】【課題】迅速にかつ高精度に均等化できる均等化装置を提供する。【解決手段】マイコン３が、電圧検出回路２１からの出力に基づいて各単位セルＣＬ１〜ＣＬｎのバラツキを求め、単位セルＣＬ１〜ＣＬｎの両端電圧のバラツキが規定値以上のときＦＥＴＱ１１〜Ｑ１ｎを制御して単位セルＣＬ１〜ＣＬｎのうち両端電圧が高いものを放電抵抗Ｒｄ１〜Ｒｄｎに接続して放電することにより均等化を行い、規定値より小さいときにＦＥＴ対５１〜５ｎを制御して各単位セルＣＬ１〜ＣＬｎに充電コンデンサＣ１〜Ｃｎ−１を順次接続することにより均等化を行う。【選択図】図２
2013220009.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列接続された複数の単位セルの両端電圧を均等化する均等化装置において、
前記単位セルの両端電圧を各々検出する電圧検出手段と、
放電抵抗と、
前記単位セルをそれぞれ前記放電抵抗に接続する複数の第１スイッチと、
前記第１スイッチを制御して前記単位セルのうち両端電圧が高いものを前記放電抵抗に接続して放電することにより均等化を行う第１均等化手段と、
充電コンデンサと、
前記各単位セルに前記充電コンデンサを順次接続する複数の第２スイッチと、
前記第２スイッチを制御して前記各単位セルに前記充電コンデンサを順次接続することにより均等化を行う第２均等化手段と、
前記単位セルの両端電圧のバラツキが規定値以上のとき前記第１均等化手段を選択して均等化を行わせ、前記規定値より小さいとき前記第２均等化手段を選択して均等化を行わせる均等化選択手段と、
を備えたことを特徴とする均等化装置。
【請求項２】
前記電圧検出手段により検出された各単位セルの両端電圧のバラツキに基づいて均等化を行う必要があるか否かを判定する均等化判定手段をさらに備え、
前記均等化選択手段は、前記均等化判定手段により均等化が必要であると判定する毎に均等化手段を選択して均等化を行わせ、
前記均等化判定手段は、前記均等化選択手段により選択された均等化手段による均等化が終了した後、再び前記電圧検出手段により前記単位セルの両端電圧を検出させて、当該検出した両端電圧のバラツキに基づいて再び前記判定を行う
ことを特徴とする請求項１に記載の均等化装置。
【請求項３】
前記均等化選択手段は、搭載されている車両のイグニッションがオン中又は前記単位セルが充放電中の場合、前記第２均等化手段を選択して均等化を行わせ、前記搭載されている車両のイグニッションがオフ中又は前記単位セルが充放電していない場合、前記単位セルの両端電圧のバラツキに基づいて前記第１均等化手段及び前記第２均等化手段の何れかを選択する
ことを特徴とする請求項１又は２に記載の均等化装置。
【請求項４】
前記第１均等化手段は、前記電圧検出手段により検出される前記単位セルの両端電圧が、複数の前記両端電圧によって定められる閾値以上のもの全てを前記放電抵抗に接続する
ことを特徴とする請求項１〜３何れか１項に記載の均等化装置。
【請求項５】
前記単位セルは、ｎ個（ｎ≧３）設けられ、
前記充電コンデンサは、ｍ個（２≦ｍ≦ｎ−１）設けられ、
前記第１スイッチは、各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルに順次接続されるように設けられ、
前記第２均等化手段は、前記各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルの下位から上位又は上位から下位に向かって順次繰返し接続されるように前記第１スイッチをオンオフし、
前記各充電コンデンサが接続される前記（ｎ−ｍ＋１）個の単位セルの最下位は互いに異なる単位セルである
ことを特徴とする請求項１〜４何れか１項に記載の均等化装置。
【請求項６】
前記第１スイッチ及び前記第２スイッチのオンオフ駆動を行う駆動回路が、前記単位セルとは別電源からの電源供給を受けて動作する
ことを特徴とする請求項１〜５何れか１項に記載の均等化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、均等化装置に係り、特に、互いに直列接続された複数の単位セルの両端電圧を均等化する均等化装置に関するものである。
【背景技術】
【０００２】
近年、エンジンと電動モータとを併用して走行するハイブリッド自動車（以下ＨＥＶ）が普及してきている。このＨＥＶは、上記エンジン始動用の１２Ｖ程度の低圧バッテリと、上記電動モータ駆動用の組電池としての高圧バッテリと、の２種類のバッテリを備えている。上述した高圧バッテリは、ニッケル−水素電池やリチウム電池といった二次電池を単位セルとして、この単位セルを複数直列接続して高電圧を得ている。
【０００３】
上述した高圧バッテリは充放電を繰り返すうちに各単位セルの両端電圧、即ち充電状態（ＳＯＣ）にばらつきが生じる。バッテリの充放電にあたっては、各単位セルの耐久性や安全確保の観点より、ＳＯＣ（又は両端電圧）の最も高い単位セルが設定上限ＳＯＣ（又は上限両端電圧値）に到達した時点で充電を禁止し、ＳＯＣ（又は両端電圧）の最も低い単位セルが設定下限ＳＯＣ（又は下限両端電圧値）に到達した時点で放電を禁止する必要がある。従って、各単位セルにＳＯＣのバラツキが生じると、実質上、バッテリの使用可能容量が減少することになる。このため、ＨＥＶにおいては、登坂時にガソリンに対してバッテリエネルギーを補充したり、降坂時にバッテリにエネルギーを回生したりする、いわゆるアシスト・回生が不十分となり、実車動力性能や燃費を低下させることになる。そこで、各単位セルを充電又は放電して各単位セルの両端電圧を均等化する均等化装置が提案されている（例えば特許文献１）。
【０００４】
特許文献１に記載されている均等化装置は、各単位セルの両端電圧をそれぞれ求めて、両端電圧の高い単位セルを抵抗によって放電することで、最も低い両端電圧に均等化していた。このような放電式の均等化装置では、単位セルの容量を放電してしまうため、単位セルの容量を無駄にしていた。また、均等化の実施判定は、検出した単位セルの両端電圧に基づいている。そのため、均等化の実力は、単位セルの両端電圧の検出精度に依存してしまい、均等化の高精度化が難しい、という問題があった。また、単位セルの両端電圧が安定している車両の停車中（イグニッションがオフのとき）のみでしか均等化を実施することができない、という問題があった。
【０００５】
そこで、１つのコンデンサを周期的に各単位セルの両端に順次接続することで、コンデンサを介して両端電圧の高い単位セルから両端電圧の低い単位セルに電荷を移動するチャージポンプ式の均等化装置も提案されている（特許文献２）。しかしながら、チャージポンプ式の均等化装置では、高精度な均等化を可能とするが、コンデンサによりチャージポンプできる電荷量に限界があるため均等化速度が遅く、単位セルのバラツキが大きいと均等化するのに多大な時間を要してしまう、という問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２６３７３３号公報
【特許文献２】特開平１０−２２５００５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、迅速にかつ高精度に均等化できる均等化装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するための請求項１記載の発明は、互いに直列接続された複数の単位セルの両端電圧を均等化する均等化装置において、前記単位セルの両端電圧を各々検出する電圧検出手段と、放電抵抗と、前記単位セルをそれぞれ前記放電抵抗に接続する複数の第１スイッチと、前記第１スイッチを制御して前記単位セルのうち両端電圧が高いものを前記放電抵抗に接続して放電することにより均等化を行う第１均等化手段と、充電コンデンサと、前記各単位セルに前記充電コンデンサを順次接続する複数の第２スイッチと、前記第２スイッチを制御して前記各単位セルに前記充電コンデンサを順次接続することにより均等化を行う第２均等化手段と、前記単位セルの両端電圧のバラツキが規定値以上のとき前記第１均等化手段を選択して均等化を行わせ、前記規定値より小さいとき前記第２均等化手段を選択して均等化を行わせる均等化選択手段と、を備えたことを特徴とする均等化装置に存する。
【０００９】
請求項２記載の発明は、前記電圧検出手段により検出された各単位セルの両端電圧のバラツキに基づいて均等化を行う必要があるか否かを判定する均等化判定手段をさらに備え、前記均等化選択手段は、前記均等化判定手段により均等化が必要であると判定する毎に均等化手段を選択して均等化を行わせ、前記均等化判定手段は、前記均等化選択手段により選択された均等化手段による均等化が終了した後、再び前記電圧検出手段により前記単位セルの両端電圧を検出させて、当該検出した両端電圧のバラツキに基づいて再び前記判定を行うことを特徴とする請求項１に記載の均等化装置に存する。
【００１０】
請求項３記載の発明は、前記均等化選択手段は、搭載されている車両のイグニッションがオン中又は前記単位セルが充放電中の場合、前記第２均等化手段を選択して均等化を行わせ、前記搭載されている車両のイグニッションがオフ中又は前記単位セルが充放電していない場合、前記単位セルの両端電圧のバラツキに基づいて前記第１均等化手段及び前記第２均等化手段の何れかを選択することを特徴とする請求項１又は２に記載の均等化装置に存する。
【００１１】
請求項４記載の発明は、前記第１均等化手段は、前記電圧検出手段により検出される前記単位セルの両端電圧が、複数の前記両端電圧によって定められる閾値以上のもの全てを前記放電抵抗に接続することを特徴とする請求項１〜３何れか１項に記載の均等化装置に存する。
【００１２】
請求項５記載の発明は、前記単位セルは、ｎ個（ｎ≧３）設けられ、前記充電コンデンサは、ｍ個（２≦ｍ≦ｎ−１）設けられ、前記第１スイッチは、各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルに順次接続されるように設けられ、前記第２均等化手段は、前記各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルの下位から上位又は上位から下位に向かって順次繰返し接続されるように前記第１スイッチをオンオフし、前記各充電コンデンサが接続される前記（ｎ−ｍ＋１）個の単位セルの最下位は互いに異なる単位セルであることを特徴とする請求項１〜４何れか１項に記載の均等化装置に存する。
【００１３】
請求項６記載の発明は、前記第１スイッチ及び前記第２スイッチのオンオフ駆動を行う駆動回路が、前記単位セルとは別電源からの電源供給を受けて動作することを特徴とする請求項１〜５何れか１項に記載の均等化装置に存する。
【発明の効果】
【００１４】
以上説明したように請求項１及び２記載の発明によれば、単位セルの両端電圧のバラツキが大きいときは放電抵抗を用いて迅速にバラツキを小さくした後、充電コンデンサを用いて高精度に均等化できるので、迅速かつ高精度に均等化することができる。
【００１５】
請求項３記載の発明によれば、単位セルの両端電圧が安定しないイグニッションオン中や単位セルの充放電中は充電コンデンサを用いて均等化でき、単位セルの両端電圧が安定しているイグニッションオフ中や単位セルが充放電していない間は単位セルの両端電圧に基づいて放電抵抗を用いた均等化と充電コンデンサを用いた均等化との何れか選ぶことができる。
【００１６】
請求項４記載の発明によれば、第１均等化手段は、電圧検出手段により検出される単位セルの両端電圧が、複数の両端電圧によって定められる閾値以上のもの全てを放電抵抗に接続するので、より一層、迅速にバラツキを小さくすることができる。
【００１７】
請求項５記載の発明によれば、第２均等化手段が、充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルの下位から上位又は上位から下位に向かって順次接続されるように切替スイッチ群をオンオフするので、複数の充電コンデンサを用いて電荷を移動させているため、迅速に均等化できる。さらに、電圧検出しなくても均等化できるので、車両が走行中や停止中（イグニッションスイッチがオンのとき）でも均等化を実施することができる。
【００１８】
請求項６記載の発明によれば、駆動回路を駆動するために単位セルからの電源の持ち出しがないため、単位セルの容量を無駄にすることなく均等化できる。さらに、単位セル間の両端電圧のバラツキの原因もなくすことができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の均等化装置の一実施形態を示すブロック図である。
【図２】図１に示す均等化装置を構成する均等化実施部の詳細を示す回路図である。
【図３】図１に示す均等化実施部を構成する任意の充電コンデンサの周辺回路図である。
【図４】図２に示す均等化実施部の動作を説明するための概略回路図である。
【図５】図２に示すレベルシフト回路の詳細を説明するための回路図である。
【図６】図１に示す均等化装置を構成するマイコンの均等化処理手順を示すフローチャートである。
【図７】ＦＥＴＱ２１及びＱ２２に対するオン信号のタイムチャートである。
【図８】他の実施形態における均等化実施部の詳細を示す回路図である。
【図９】他の実施形態における均等化実施部の動作を説明するための概略回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明の均等化装置について図１及び図２を参照して説明する。図１は、本発明の均等化装置の一実施形態を示すブロック図である。図２は、図１に示す均等化装置の詳細を示す回路図である。同図に示すように、均等化装置１は、高圧バッテリＢＨを構成する互いに直列に接続されたｎ（ｎ≧３）個の単位セルＣＬ１〜ＣＬｎの両端電圧を均等化する装置である。上記単位セルＣＬ１〜ＣＬｎは、本実施形態では１つの二次電池から構成されているが、複数の二次電池から構成されていてもよい。上記高圧バッテリＢＨは、例えば、エンジンと電動モータ（何れも図示せず）を走行駆動源として併用するハイブリッド電気自動車において前記電動モータの電源として用いられ、その両端には、上記電動モータが必要に応じて負荷として接続されると共に、オルタネータ等（図示せず）が必要に応じて充電器として接続される。
【００２１】
図１に示すように、均等化装置１は、ｎ（ｎ≧３）個の単位セルＣＬ１〜ＣＬｎの均等化を実施する均等化実施部２と、この均等化実施部２を制御する第１均等化手段、第２均等化手段、均等化選択手段、均等化判定手段としてのマイコン３と、を備えている。図２に示すように、均等化実施部２は、単位セルＣＬ１〜ＣＬｎの両端電圧を各々検出するための電圧検出手段としての電圧検出回路２１と、ｎ個の放電抵抗Ｒｄ１〜Ｒｄｎと、単位セルＣＬ１〜ＣＬｎをそれぞれ放電抵抗Ｒｄ１〜Ｒｄｎに接続するｎ個の第１スイッチとしての電界効果トランジスタ（ＦＥＴ）Ｑ１１〜Ｑ１ｎと、ｎ−１（＝ｍ）個の充電コンデンサＣ１〜Ｃｎ−１と、図３に示すように充電コンデンサＣｐ（ｐは１≦ｐ≦ｎ−１を満たす任意の整数）の両極が２（＝ｎ−ｍ＋１）個の隣接する単位セルＣＬｐ及びＣＬｐ＋１に順次接続されるように設けられたｎ（＝ｍ＋１）個のＦＥＴ対５１〜５ｎと、駆動回路としてのレベルシフト回路６１〜６ｎ、７１〜７ｎ、８１〜８ｎと、を備えている。上記各充電コンデンサＣ１〜Ｃｎ−１が接続される２個の単位セルＣＬ１〜ＣＬｎの最下位は互いに異なる単位セルＣＬ１〜ＣＬｎである。
【００２２】
上記電圧検出回路２１は、抵抗Ｒ１１〜Ｒ１ｎと、コンデンサＣｄ１〜Ｃｄｎと、分圧抵抗Ｒ３１〜Ｒ３ｎなどを備えている。上記コンデンサＣｄ１〜Ｃｄｎはそれぞれ、一端が抵抗Ｒ１１〜Ｒ１ｎを介して単位セルＣＬ１〜ＣＬｎのプラス側に接続され、他端がグランドＧＮＤ０に接続される。上記抵抗Ｒ１１〜Ｒ１ｎ及びコンデンサＣｄ１〜Ｃｄｎは、フィルタとして働く。電圧検出回路２１は、単位セルＣＬ１〜ＣＬｎの両端電圧を上記フィルタを介して分圧抵抗Ｒ３１〜Ｒ３ｎで分圧してマイコン３に対して入力する。
【００２３】
即ち、任意のコンデンサＣｄｐについて考えてみると、任意のコンデンサＣｄｐの両端電圧は、最下位の単位セルＣＬ１から任意のコンデンサＣｄｐが抵抗Ｒ１ｐを介してプラス側に接続されている単位セルＣＬｐまでの両端電圧を加算した値に等しくなる。図２では、このコンデンサＣｄ１〜Ｃｄｎの両端電圧が直接マイコン３に供給されているが、実際には抵抗などから構成される図示しない分圧回路を用いて分圧したコンデンサＣｄ１〜Ｃｄｎの両端電圧をマイコン３に供給する。そして、マイコン３は、供給されたコンデンサＣｄ１〜Ｃｄｎの両端電圧から演算により各単位セルＣＬ１〜ＣＬｎの両端電圧を求める。
【００２４】
上記ｎ個の放電抵抗Ｒｄ１〜Ｒｄｎは、各単位セルＣＬ１〜ＣＬｎの両端に接続されている。上記ＦＥＴＱ１１〜Ｑ１ｎは、各単位セルＣＬ１〜ＣＬｎの両端間に各放電抵抗Ｒｄ１〜Ｒｄｎと直列接続されている。従って、ＦＥＴＱ１１〜Ｑ１ｎがオンすると、単位セルＣＬ１〜ＣＬｎに放電抵抗Ｒｄ１〜Ｒｄｎが接続されて単位セルＣＬ１〜ＣＬｎが放電され、ＦＥＴＱ１１〜Ｑ１ｎがオフすると、単位セルＣＬ１〜ＣＬｎと放電抵抗Ｒｄ１〜Ｒｄｎの接続が切り離されて単位セルＣＬ１〜ＣＬｎの放電が停止される。
【００２５】
上記ｎ個のＦＥＴ対５１〜５ｎは各々、各単位セルＣＬ１〜ＣＬｎの両端に接続される。ＦＥＴ対５１〜５ｎは各々、互いに直列接続された２つのＦＥＴＱ２１及びＱ２２（請求項中の第２スイッチに相当）から構成される。これらＦＥＴＱ２１及びＱ２２のうちマイナス側のＦＥＴＱ２１はＮチャンネル、プラス側のＦＥＴＱ２２はＰチャンネルである。また、これらＦＥＴＱ２１及びＱ２２は、ドレイン同士が互いに接続されていて、ＦＥＴＱ２１のソースが抵抗Ｒ００１〜Ｒ００ｎを介して単位セルＣＬ１〜ＣＬｎのマイナス側に接続され、ＦＥＴＱ２２のソースが抵抗Ｒ００２〜Ｒ００ｎ＋１を介して単位セルＣＬ１〜ＣＬｎのプラス側に接続されている。
【００２６】
上記充電コンデンサＣ１は、隣り合う単位セルＣＬ１及びＣＬ２の一方である単位セルＣＬ１の両端に接続されたＦＥＴ対５１を構成するＦＥＴＱ２１及びＱ２２の接続点と、他方である単位セルＣＬ２の両端に接続されたＦＥＴ対５２を構成するＦＥＴＱ２１及びＱ２２の接続点と、の間に接続されている。他の任意の充電コンデンサＣｐも同様に、図３に示すように、隣り合う単位セルＣＬｐ及びＣＬｐ＋１の一方である単位セルＣＬｐの両端に接続されたＦＥＴ対５ｐを構成するＦＥＴＱ２１及びＱ２２の接続点と、他方である単位セルＣＬｐ＋１の両端に接続されたＦＥＴ対５ｐ＋１を構成するＦＥＴＱ２１及びＱ２２の接続点と、の間に接続されている。これら充電コンデンサＣ１〜Ｃｎ−１は、抵抗Ｒ０１１〜抵抗Ｒ０１ｎを介して上記接続点に接続されている。
【００２７】
以上の構成によれば、全てのＦＥＴ対５１〜５ｎのＦＥＴＱ２１がオンし、ＦＥＴＱ２２がオフすると、図４（Ａ）に示すように、任意の充電コンデンサＣｐは、互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１のうちマイナス側の単位セルＣＬｐに接続される。一方、全てのＦＥＴ対５１〜５ｎのＦＥＴＱ２１がオフし、ＦＥＴＱ２２がオンすると、図４（Ｂ）に示すように、充電コンデンサＣｐは、互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１のうちプラス側の単位セルＣＬｐ＋１に接続される。即ち、ＦＥＴＱ２１、ＦＥＴＱ２２のオンを交互にすることにより、充電コンデンサＣｐはそれぞれ互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１の一方と他方との間で交互に接続される。
【００２８】
上述したｎ個のＦＥＴ対５１〜５ｎのＦＥＴＱ２１は、そのゲート（制御端子）が後述するレベルシフト回路６１〜６ｎを介した後、互いに共通接続され、マイコン３に接続されている。また、上述したｎ個のＦＥＴ対５１〜５ｎのＦＥＴＱ２２は、そのゲートが後述するレベルシフト回路７１〜７ｎを介した後、互いに共通接続され、マイコン３に接続されている。上述したｎ個のＦＥＴＱ１１〜Ｑ１ｎは、そのゲートが後述するレベルシフト回路８１〜８ｎを介した後、それぞれマイコン３に接続されている。
【００２９】
上記レベルシフト回路６１〜６ｎは、各ＦＥＴ対５１〜５ｎに対応してｎ個設けられている。図２及び図５に示すように、上記レベルシフト回路６１〜６ｎはそれぞれ、ＮチャンネルのＦＥＴＱ３と、抵抗Ｒ２と、ＮＰＮ型のトランジスタＴｒ１と、抵抗Ｒ１０１〜Ｒｎ０１及び抵抗Ｒ１０２〜Ｒｎ０２と、ツェナーダイオードＤ２〜Ｄｎ（レベルシフト回路６１は有していない）と、から構成されている。
【００３０】
任意のレベルシフト回路６ｐ（ｐは２≦ｐ≦ｎを満たす任意の整数）について代表して説明すると、上記ＦＥＴＱ３は、ドレインが抵抗Ｒ２を介して単位セルＣＬ１〜ＣＬｎとは別電源Ｖｐ（図５参照）のプラス側に接続され、ソースが対応する単位セルＣＬｐのマイナス電位であるグランドＧＮＤｐ−１に接続され、ゲートが抵抗Ｒｐ０１を介して最下位の単位セルＣＬ１のグランドＧＮＤ０及び後述するトランジスタＴｒ１のエミッタに接続されている。上記別電源Ｖｐは、単位セルＣＬ１〜ＣＬｎや電源８とは別電源であり、各レベルシフト回路６１〜６ｎ毎にｎ個設けられている。そして、上記抵抗Ｒ２とＦＥＴＱ３との接続点が、ＦＥＴ対５ｐを構成するＦＥＴＱ２１のゲートに接続されている。
【００３１】
上記トランジスタＴｒ１は、そのエミッタが最下位の単位セルＣＬ１のグランドＧＮＤ０に接続され、コレクタがツェナーダイオードＤｐ及び抵抗Ｒｐ０２を介して電源Ｖｃｃ０に接続される。なお、レベルシフト回路６１においては、トランジスタＴｒ１のコレクタは、ツェナーダイオードＤｐを介さず抵抗Ｒｐ０２のみを介して電源Ｖｃｃ０に接続される。また、トランジスタＴｒ１は、そのベースがマイコン３に接続されている。上記電源Ｖｃｃ０は、単位セルＣＬ１〜ＣＬｎや電源８とは別電源であり、各レベルシフト回路６１〜６ｎに共通接続される。また、上記ＦＥＴＱ３及び抵抗Ｒｐ０１の接続点と、ツェナーダイオードＤｐ及び抵抗Ｒｐ０２の接続点と、が互いに接続されている。レベルシフト回路６１においては、上記ＦＥＴＱ３及び抵抗Ｒ１０１の接続点と、トランジスタＴｒ１及び抵抗Ｒ１０２の接続点と、が互いに接続されている。
【００３２】
次に、上記レベルシフト回路６１〜６ｎの動作について説明する。まず、レベルシフト回路６１について考えてみる。トランジスタＴｒ１のベースにマイコン３からＬレベル（例えば０Ｖ）の信号が供給されると、トランジスタＴｒ１がオフする。トランジスタＴｒ１がオフすると、電源Ｖｃｃ０を抵抗Ｒ１０２及び抵抗Ｒ１０１で分圧した分圧電圧がＦＥＴＱ３のゲートに供給される。上記抵抗Ｒ１０２及び抵抗Ｒ１０１はその分圧電圧がＦＥＴＱ３のソース（＝ＧＮＤ０）よりも高くなるように設定されているため、ＦＥＴＱ３がオンする。ＦＥＴＱ３がオンすると、ＦＥＴＱ２１のゲートにグランドＧＮＤ０が供給されるためＦＥＴＱ２１のゲート及びソース間に電位差がなくなり、ＦＥＴＱ２１がオフする。
【００３３】
一方、トランジスタＴｒ１のベースにマイコン３からＨレベル（例えば５Ｖ）の信号が供給されると、トランジスタＴｒ１がオンする。トランジスタＴｒ１がオンすると、レベルシフト回路６１では、グランドＧＮＤ０がＦＥＴＱ３のゲートに供給され、ＦＥＴＱ３のゲート及びソース間に電位差がなくなり、ＦＥＴＱ３がオフする。ＦＥＴＱ３がオフすると、ＦＥＴＱ２１のゲートに別電源Ｖ１のプラス電位Ｖｃｃ１が供給され、ＦＥＴＱ２１のゲートがソースよりも高くなり、ＦＥＴＱ２１がオンする。
【００３４】
次に、任意のレベルシフト回路６ｐ（２≦ｐ≦ｎ）について考えてみる。トランジスタＴｒ１のベースにマイコン３からＬレベルの信号が供給されると、トランジスタＴｒ１がオフする。トランジスタＴｒ１がオフすると、電源Ｖｃｃ０を抵抗Ｒｐ０２及び抵抗Ｒｐ０１で分圧した分圧電圧がＦＥＴＱ３のゲートに供給される。上記抵抗Ｒｐ０２及び抵抗Ｒｐ０１はその分圧電圧がＦＥＴＱ３のソース（＝ＧＮＤｐ−１）よりも高くなるように設定されているため、ＦＥＴＱ３がオンする。ＦＥＴＱ３がオンすると、ＦＥＴＱ２１のゲートにＧＮＤｐ−１が供給されるためＦＥＴＱ２１のゲート及びソース間に電位差がなくなり、ＦＥＴＱ２１がオフする。
【００３５】
一方、トランジスタＴｒ１のベースにマイコン３からＨレベルの信号が供給されると、トランジスタＴｒ１がオンする。トランジスタＴｒ１がオンすると、ＦＥＴＱ３のゲートは、ツェナーダイオードＤｐのツェナー電圧に下がる。ツェナーダイオードＤｐは、そのツェナー電圧がＦＥＴＱ３のソースよりも少し低い電圧になるように選定されているため、ＦＥＴＱ３のゲート及びソース間に電位差がなくなり、ＦＥＴＱ３がオフする。ＦＥＴＱ３がオフすると、ＦＥＴＱ２１のゲートに別電源Ｖ１のプラス電位Ｖｃｃ１が供給され、ＦＥＴＱ２１のゲートがソースよりも高くなり、ＦＥＴＱ２１がオンする。
【００３６】
なお、図２に示す例では、抵抗Ｒｐ０２とトランジスタＴｒ１との間にツェナーダイオードＤｐを設けていたが、本発明はこれに限ったものではなく、例えばツェナーダイオードＤｐの代わりに抵抗を用いても良い。
【００３７】
上記レベルシフト回路７１〜７ｎは、各ＦＥＴ対５１〜５ｎに対応してｎ個設けられている。図２及び図５に示すように、上記レベルシフト回路７１〜７ｎはそれぞれ、レベルシフト回路６１〜６ｎと同様に、ＮチャンネルのＦＥＴＱ３と、抵抗Ｒ２と、ＮＰＮトランジスタＴｒ１と、抵抗Ｒ１０１〜Ｒｎ０１及び抵抗Ｒ１０２〜Ｒｎ０２と、ツェナーダイオードＤ２〜Ｄｎ（レベルシフト回路７１は有していない）と、から構成されている。レベルシフト回路７１〜７ｎは、上記レベルシフト回路６１〜６ｎと同じ構成であるため、ここでは詳細な説明を省略する。
【００３８】
次に、レベルシフト回路７１〜７ｎの動作について説明する。まず、任意のレベルシフト回路７ｐについて考えてみる。トランジスタＴｒ１のベースにマイコン３からＬレベルの信号が供給されると、レベルシフト回路６１〜６ｎと同様に、ＦＥＴＱ３がオンする。ＦＥＴＱ３がオンすると、ＦＥＴＱ２２のゲートに単位セルＣＬｐのマイナスＧＮＤｐ−１が供給されるため、ＦＥＴＱ２２がオンする。一方、トランジスタＴｒ１のベースにマイコン３からＨレベルの信号が供給されると、レベルシフト回路６１〜６ｎと同様に、ＦＥＴＱ３がオフする。ＦＥＴＱ３がオフすると、ＦＥＴＱ２２のゲートに別電源Ｖｐのプラス電位Ｖｃｃ１が供給されるため、ＦＥＴＱ２２がオフする。
【００３９】
上記レベルシフト回路８１〜８ｎは、各ＦＥＴＱ１１〜Ｑ１５ｎに対応してｎ個設けられている。図２及び図５に示すように、上記レベルシフト回路８１〜８ｎもそれぞれ、レベルシフト回路６１〜６ｎと同様に、ＮチャンネルのＦＥＴＱ３と、抵抗Ｒ２と、ＮＰＮトランジスタＴｒ１と、抵抗Ｒ１０１〜Ｒｎ０１及び抵抗Ｒ１０２〜Ｒｎ０２と、ツェナーダイオードＤ２〜Ｄｎ（レベルシフト回路７１は有していない）と、から構成されている。レベルシフト回路７１〜７ｎは、上記レベルシフト回路６１〜６ｎと同じ構成であるため、ここでは詳細な説明を省略する。レベルシフト回路８１〜８ｎの動作もレベルシフト回路６１〜６ｎと同様であり、トランジスタＴｒ１のベースにマイコン３からＬレベルの信号が供給されると、ＦＥＴＱ１ｐがオンし、Ｈレベルの信号が供給されると、ＦＥＴＱ１ｐがオフする。
【００４０】
上記マイコン３は、周知のマイクロコンピュータから構成され、高圧バッテリＢＨとは別の電源８から電源供給を受けて動作する。このマイコン３のグランドＧＮＤ０は、高圧バッテリＢＨのグランドＧＮＤ０に接続されている。
【００４１】
次に、上述した構成の均等化装置１の動作について図６を参照して説明する。マイコン３は、自ら均等化が必要と判断した場合や、イグニッションスイッチのオン又はオフなどのトリガに応じて図示しない上位から均等化命令が出力されると均等化動作を開始する。まず、マイコン３は、電圧検出回路２１から供給されるコンデンサＣｄ１〜Ｃｄｎの両端電圧を取り込んで各単位セルＣＬ１〜ＣＬｎのバラツキを検出する（ステップＳ１）。上述したように、電圧検出回路２１からは、フィルタ（抵抗Ｒ１１〜Ｒ１ｎ及びコンデンサＣｄ１〜Ｃｄｎから成る）を介して分圧した単位セルＣＬ１〜ＣＬｎの両端電圧がマイコン３に入力される。ステップＳ１においてマイコン３は、この電圧検出回路２１から入力された電圧から演算により単位セルＣＬ１〜ＣＬｎの両端電圧を算出し、バラツキを求める。ここで、バラツキとしては、例えば単位セルＣＬ１〜ＣＬｎの両端電圧の最大値と最小値との差や単位セルＣＬ１〜ＣＬｎの両端電圧の標準偏差などが考えられる。
【００４２】
次に、マイコン３は、均等化判定手段として働き、求めたバラツキに基づいて均等化を行う必要があるか否かを判定する（ステップＳ２）。マイコン３は、バラツキが均等化判定閾値未満であり均等化を行う必要がないと判定すると（ステップＳ２でＮｏ）、直ちに均等化処理を終了する。これに対して、マイコン３は、バラツキが均等化判定閾値以上であり均等化を行う必要があると判定すると（ステップＳ２でＹｅｓ）、次に均等化選択手段として働き、求めたバラツキが均等化方法判定閾値（規定値）より小さいか否かを判定する（ステップＳ３）。
【００４３】
マイコン３は、バラツキが均等化方法判定値より小さいときは（ステップＳ３でＹｅｓ）、ステップＳ４に進みチャージポンプ式の均等化を実行させる（ステップＳ４）。このステップＳ４において、マイコン３は、第２均等化手段として働き、レベルシフト回路６１〜６ｎ及び７１〜７ｎのトランジスタＴｒ１に例えばＨレベル５Ｖ、Ｌレベル０Ｖのパルス信号を出力する。このパルス信号が、各レベルシフト回路６１〜６ｎ及び７１〜７ｎでレベルシフトされてオン信号としてＦＥＴＱ２１及びＱ２２のゲートに交互に供給され、ＦＥＴＱ２１及びＱ２２が交互にオンする。ＦＥＴＱ２１及びＱ２２が交互にオンされると、図４（Ａ）及び（Ｂ）に示すようにコンデンサＣＬｐが互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１の一方と他方との間で交互に接続されて、単位セルＣＬ１〜ＣＬｎが均等化される。
【００４４】
このとき、図７に示すように、ＦＥＴＱ２１及びＱ２２が同時にオンしないように、ＦＥＴＱ２１をオンするオン信号とＦＥＴＱ２２をオンするオン信号とにデッドタイムｄｔを設けるとよい。
【００４５】
一方、マイコン３は、バラツキが均等化方法判定閾値以上のときは（ステップＳ３でＮｏ）、ステップＳ５に進み放電抵抗方式の均等化を実行させる（ステップＳ５）。このステップＳ５において、マイコン３は、第１均等化手段として働き、複数の両端電圧によって定められる閾値を設定し（例えば単位セルＣＬ１〜ＣＬｎ平均値を閾値として設定する）、この閾値以上の両端電圧となる単位セルＣＬ１〜ＣＬｎに対応するレベルシフト回路８１〜８ｎのトランジスタＴｒ１に対してＬレベルの信号を出力する。この信号が、レベルシフト回路８１〜８ｎでレベルシフトされＦＥＴＱ１１〜Ｑ１ｎのゲートに供給され、ＦＥＴＱ１１〜Ｑ１ｎがオンする。これにより、両端電圧が閾値以上の全ての単位セルＣＬ１〜ＣＬｎが放電抵抗Ｒｄ１〜Ｒｄｎにより放電される。両端電圧が閾値未満の単位セルＣＬ１〜ＣＬｎは放電されない。
【００４６】
その後、マイコン３は、上記ステップＳ４やＳ５の均等化を実行してから予め定めた均等化規定時間経過すると、レベルシフト回路６１〜６ｎ及び８１〜８ｎのトランジスタＴｒ１にＨレベルの信号、レベルシフト回路７１〜７ｎのトランジスタＴｒ１にＬレベルの信号を出力して、ＦＥＴＱ１１〜Ｑ１ｎ及びＦＥＴ対５１〜５ｎのＦＥＴＱ２１、Ｑ２２をオフして均等化を停止させた後（ステップＳ５）、ステップＳ１に進み再び電圧検出回路２１により単位セルＣＬ１〜ＣＬｎの両端電圧を検出させて、検出した両端電圧のバラツキに基づいて再び均等化を行う必要があるか否かを判定する。
【００４７】
上述した実施形態によれば、マイコン３が、単位セルＣＬ１〜ＣＬｎの両端電圧のバラツキが均等化方法判定閾値以上のとき放電抵抗式を選択して均等化を行わせ、均等化方法判定閾値よりも小さいときチャージポンプ式を選択して均等化を行わせるので、単位セルＣＬ１〜ＣＬｎの両端電圧のバラツキが大きいときは放電抵抗Ｒｄ１〜Ｒｄｎを用いて迅速にバラツキを小さくした後、充電コンデンサＣ１〜Ｃｐを用いて高精度に均等化できるので、迅速かつ高精度に均等化することができる。
【００４８】
また、上述した実施形態によれば、放電抵抗式の均等化においてマイコン３は、電圧検出回路２１により検出される単位セルＣＬ１〜ＣＬｎの両端電圧が、複数の両端電圧によって定められる閾値以上のもの全てを放電抵抗Ｒｄ１〜Ｒｄｎに接続するので、より一層、迅速にバラツキを小さくすることができる。
【００４９】
また、上述した実施形態によれば、チャージポンプ式の均等化においてマイコン３は、充電コンデンサＣ１〜Ｃｎ−１の両極が２個の隣接する単位セルＣＬ１〜ＣＬｎの下位から上位又は上位から下位に向かって順次接続されるようにＦＥＴ対５１〜５ｎをオンオフするので、複数の充電コンデンサＣ１〜Ｃｎ−１を用いて電荷を移動させているため、迅速に均等化できる。さらに、電圧検出しなくても均等化できるので、車両が走行中や停止中（イグニッションスイッチがオンのとき）でも均等化を実施することができる。
【００５０】
また、上述した実施形態によれば、ＦＥＴ対５１〜５ｎ及びＦＥＴＱ１１〜Ｑ１ｎのオンオフ駆動を行うレベルシフト回路６１〜６ｎ、７１〜７ｎ及び８１〜８ｎが、単位セルＣＬ１〜ＣＬｎとは別電源である別電源Ｖ１〜Ｖｎ及び電源Ｖｃｃ０からの電源供給を受けて動作するので、レベルシフト回路６１〜６ｎ、７１〜７ｎ及び８１〜８ｎを駆動するために単位セルＣＬ１〜ＣＬｎからの電源の持ち出しがないため、単位セルＣＬ１〜ＣＬｎの容量を無駄にすることなく均等化できる。さらに、単位セルＣＬ１〜ＣＬｎ間の両端電圧のバラツキの原因もなくすことができる。
【００５１】
なお、上述した実施形態によれば、マイコン３に直接、電圧検出回路２１からの出力が供給されると共に、マイコン３で直接、レベルシフト回路６１〜６ｎ、７１〜７ｎ及び８１〜８ｎのトランジスタＴｒ１に信号を供給していたが本発明はこれに限ったものではない。例えば、マイコン３を単位セルＣＬ１〜ＣＬｎから絶縁したい場合は、図８に示すように、マイコン３と絶縁素子５を介して通信できる監視ＩＣ４を設け、監視ＩＣ４内に電圧検出回路２１からの出力を入力したり、単位セルＣＬ１〜ＣＬｎの両端電圧を出力する回路や、レベルシフト回路６１〜６ｎ、７１〜７ｎ及び８１〜８ｎを内蔵するようにしてもよい。この場合、コンデンサＣｄ１〜Ｃｄｎの両端電圧を直接、監視ＩＣ４に供給することができる。また、上述したようにレベルシフト回路６１〜６ｎ、７１〜７ｎ、８１〜８ｎを監視ＩＣ４内に埋め込むことで、容易に抵抗放電式均等化やチャージポンプ式均等化を実施することが可能である。
【００５２】
また、上述した実施形態によれば、第１スイッチ及び第２スイッチとしてＦＥＴＱ２１、ＦＥＴＱ２２及びＦＥＴＱ１１〜Ｑ１ｎを用いていたが、本発明はこれに限ったものではない。第１スイッチ及び第２スイッチとしては、例えばフォトスイッチなどが考えられ、フォトスイッチを用いた場合はレベルシフト回路６１〜６ｎ、７１〜７ｎ及び８１〜８ｎは必要ない。
【００５３】
また、上述した実施形態によれば、マイコン３と各ＦＥＴ対５１〜５ｎのＦＥＴＱ２１及びＱ２２との間は二本の信号線で接続されていたが、本発明はこれに限ったものではない。さらに、ＦＥＴＱ２１のゲートとＦＥＴＱ２２のゲートとを共通接続して、一本の信号線で接続するようにしてもよい。
【００５４】
また、上述した実施形態によれば、ＦＥＴＱ２１及びＦＥＴＱ２２は、同時にオンオフを切り替えていたが、本発明はこれに限ったものではない。同時にＦＥＴＱ２１及びＱ２２のオンオフを切り替えると、単位セルＣＬ１〜ＣＬｎがショートしてうまく動作しない場合があるため、ＦＥＴＱ２１のオンからオフの切り替えに少し遅延して、ＦＥＴＱ２２をオフからオンに切り替えるようにし、ＦＥＴＱ２２のオンからオフの切り替えに少し遅延して、ＦＥＴＱ２１をオフからオンに切り替えるようにしてもよい。遅延を設けるには、制御ソフト上で遅延させる方法と、ハード設計で遅延させる方法と、がある。制御ソフト上で遅延させる方法は、マイコン３から出力する信号を遅延させる。ハード設計で遅延させる方法は、マイコン３から引き出される信号ラインにコンデンサを設置することが考えられる。例えば、図２のＦＥＴＱ２１、Ｑ２２のうち遅延させたい方のゲート手前にコンデンサを接続するなどが考えられる。
【００５５】
また、上述した実施形態によれば、レベルシフト回路６１〜６ｎ、７１〜７ｎ及び８１〜８ｎが各々、単位セルＣＬ１〜ＣＬｎとは別のｎ個の別電源Ｖ１〜Ｖｎ、電源Ｖｃｃ０からの電源供給を受けて動作していたが、本発明はこれに限ったものではない。単位セルＣＬ１〜ＣＬｎからの電源供給を受けて動作するようにしてもよい。
【００５６】
また、上述した実施形態によれば、ｎ−１個の充電コンデンサＣ１〜Ｃｎ−１を用いて均等化を行っていたが、本発明はこれに限ったものではない。充電コンデンサを１つだけ設けて、これを全ての単位セルＣＬ１〜ＣＬｎに順次接続するようにしてもよい。また、充電コンデンサの数ｍとしては、２≦ｍ≦ｎ−１であってもよい。例えば、ｎ−２個の充電コンデンサＣ１〜Ｃｎ−２で均等化した場合について図９を参照して説明する。
【００５７】
このとき、図９（Ａ）〜（Ｃ）に示すように、任意の充電コンデンサＣｐの両極が３個の隣接する単位セルＣＬｐ、ＣＬｐ＋１、ＣＬｐ＋２に順次接続されるように図示しない切替スイッチ部を設ける。そして、マイコン３は、充電コンデンサＣｐの両極が３個の隣接する単位セルＣＬｐ、ＣＬｐ＋１、ＣＬｐ＋２の下位から上位又は上位から下位に向かって順次接続されるように図示しない切替スイッチ部をオンオフする。同様に、例えばｍ個の充電コンデンサＣ１〜Ｃｍで均等化する場合は、任意の充電コンデンサＣｐの両端が（ｎ−ｍ＋１）個の隣接する単位セルＣＬｐ〜ＣＬｐ＋（ｎ−ｍ＋１）の下位から上位又は上位から下位に向かって順次接続されるように図示しない切替スイッチ部を設け、マイコン３により充電コンデンサｐの両極が（ｎ−ｍ＋１）個の隣接する単位セルＣＬｐ〜ＣＬｐ＋（ｎ−ｍ＋１）の下位から上位又は上位から下位に向かって順次接続されるように切替スイッチ部をオンオフする。このとき、各充電コンデンサＣ１〜Ｃｍが接続される（ｎ−ｍ＋１）個の単位セルの最下位は互いに異なる単位セルである。
【００５８】
また、上述した実施形態では、イグニッションオフ中に単位セルＣＬ１〜ＣＬｎの両端電圧のバラツキが均等化判定閾値未満である場合に均等化を行わず、均等化判定閾値以上である場合に均等化を行っていたが、本発明はこれに限ったものではない。例えば、単位セルＣＬ１〜ＣＬｎの両端電圧が安定しない車両が走行中（イグニッションオン中）や単位セルＣＬ１〜ＣＬｎが充放電中の場合、単位セルＣＬ１〜ＣＬｎの両端電圧を検出せず常にチャージポンプ式均等化を動作させ、イグニッションオフ中や単位セルＣＬ１〜ＣＬｎが充放電していない場合、単位セルＣＬ１〜ＣＬｎが安定した状態で単位セルＣＬ１〜ＣＬｎの両端電圧を検出し、バラツキが均等化方法判定値よりも大きい場合は単位セルＣＬ１〜ＣＬｎを放電させることも考えられる。
【００５９】
また、上述した図２や図７に示す実施形態では、電圧検出回路２１を構成するコンデンサＣｄ１〜ＣｄｎをグランドＧＮＤ０との間に設けていたが、単位セルＣＬ１〜ＣＬｎとの間に設けてもよい。
【００６０】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００６１】
１  均等化装置
３  マイコン（第１均等化手段、第２均等化手段、均等化選択手段、均等化判定手段）
２１  電圧検出回路（電圧検出手段）
６１〜６ｎ  レベルシフト回路（駆動回路）
７１〜７ｎ  レベルシフト回路（駆動回路）
８１〜８ｎ  レベルシフト回路（駆動回路）
Ｃ１〜Ｃｎ−１  充電コンデンサ
ＣＬ１〜ＣＬｎ  単位セル
Ｑ１１〜Ｑ１ｎ  ＦＥＴ（第１スイッチ）
Ｑ２１  ＦＥＴ（第２スイッチ）
Ｑ２２  ＦＥＴ（第２スイッチ）
Ｒｄ１〜Ｒｄｎ  放電抵抗
Ｖｃｃ０  電源（別電源）
Ｖｐ  別電源
【図１】
2013220009.tif 000003
【図２】
2013220009.tif 000004
【図３】
2013220009.tif 000005
【図４】
2013220009.tif 000006
【図５】
2013220009.tif 000007
【図６】
2013220009.tif 000008
【図７】
2013220009.tif 000009
【図８】
2013220009.tif 000010
【図９】
2013220009.tif 000011