(57)【要約】【課題】ホットキャリアの生成を抑制するとともに、飽和電流の減少を抑制した半導体装置を提供する。【解決手段】半導体基板ＳＵＢのうちソース領域ＳＲおよびドレイン領域ＤＲの間には、第１導電型の第１低濃度拡散領域ＬＤ１が設けられている。第１低濃度拡散領域ＬＤ１は、ソース領域ＳＲおよびドレイン領域ＤＲのそれぞれに接して、互いに離間して配置されている。第１導電型と反対の第２導電型の第２低濃度拡散領域ＬＤ２は、少なくともソース領域ＳＲまたはドレイン領域ＤＲと第１低濃度拡散領域ＬＤ１によって囲まれている。平面視で第１低濃度拡散領域ＬＤ１に挟まれた領域（ウェル領域Ｗ）には、第１低濃度拡散領域ＬＤ１に比べて高濃度の第２導電型の不純物拡散領域は形成されていない。【選択図】図１
2013206894.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に平面視で互いに離間して設けられた、第１導電型のソース領域およびドレイン領域と、
前記半導体基板のうち前記ソース領域および前記ドレイン領域の間に設けられ、前記ソース領域および前記ドレイン領域のそれぞれに接して互いに離間して配置され、前記ソース領域および前記ドレイン領域よりも低濃度で形成された第１導電型の第１低濃度拡散領域と、
少なくとも前記ソース領域または前記ドレイン領域と前記第１低濃度拡散領域とによって囲まれており、前記ソース領域および前記ドレイン領域よりも低濃度で形成された、第１導電型と反対の第２導電型の第２低濃度拡散領域と、
を備え、
平面視で前記第１低濃度拡散領域に挟まれた領域には、前記第１低濃度拡散領域に比べて高濃度の第２導電型の不純物拡散領域は形成されていない半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２低濃度拡散領域の不純物濃度のピーク値は、前記第１低濃度拡散領域の不純物濃度のピーク値よりも高い半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記半導体基板のうち前記第２低濃度拡散領域よりも表層側で且つ平面視で前記第１低濃度拡散領域と重なるように設けられ、第１導電型の第３低濃度拡散領域をさらに備え、
前記第３低濃度拡散領域は、前記第１低濃度拡散領域と異なる不純物を含み、 
当該不純物の拡散係数は、前記第１低濃度拡散領域に含まれる不純物よりも小さい半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第１低濃度拡散領域は前記半導体基板の表層まで形成され、
前記第２低濃度拡散領域の不純物濃度のピーク値は、前記半導体基板の表層うち第１導電型の不純物濃度のピーク値よりも高く、
前記第２低濃度拡散領域の不純物濃度の極大点は、前記半導体基板の表層よりも深い領域に位置する半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記半導体基板上のうち平面視で前記チャネル領域と重なる位置に設けられたゲート絶縁層と、
前記ゲート絶縁層上に設けられたゲート電極と、
をさらに備え、
前記ゲート電極は金属を含む半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記ゲート絶縁層の誘電率は、ＳｉＯ２より大きい半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
少なくとも前記第１低濃度拡散領域および前記第２低濃度拡散領域を含むＩ／Ｏトランジスタを備える半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記Ｉ／Ｏトランジスタと異なる領域に、前記第１低濃度拡散領域および前記第２低濃度拡散領域を含まない領域が設けられている半導体装置。
【請求項９】
半導体基板のうち平面視で互いに離間した位置に、第１導電型の不純物を導入して第１低濃度拡散領域を形成する第１低濃度拡散領域形成工程と、
前記第１低濃度拡散領域内に、第１導電型と反対の第２導電型の不純物を導入して第２低濃度拡散領域を形成する第２低濃度拡散領域形成工程と、
前記半導体基板のうち前記第１低濃度拡散領域の間の距離よりも離れた位置に互いに離間して、前記第１低濃度拡散領域および前記第２低濃度拡散領域よりも高濃度の第１導電型の不純物を導入して、ソース領域およびドレイン領域を形成するソース／ドレイン領域形成工程と、
を備え、
平面視で前記第１低濃度拡散領域に挟まれた領域に、前記第１低濃度拡散領域に比べて高濃度の第２導電型の不純物拡散領域を形成しない半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記第２低濃度拡散領域形成工程において、
前記第２低濃度拡散領域の不純物濃度のピーク値は、前記第１低濃度拡散領域の不純物濃度のピーク値よりも高い半導体装置の製造方法。
【請求項１１】
請求項９に記載の半導体装置の製造方法において、
前記第１低濃度拡散領域形成工程において、
前記第１低濃度拡散領域を前記半導体基板の表層まで形成し、
前記第２低濃度拡散領域形成工程において、
前記半導体基板の表面よりも深い領域にピークが形成されるように前記第２低濃度拡散領域を形成して、
前記第２低濃度拡散領域の不純物濃度のピーク値を、前記半導体基板の表層うち第１導電型の不純物濃度のピーク値よりも高くする半導体装置の製造方法。
【請求項１２】
請求項９に記載の半導体装置の製造方法において、
前記半導体基板のうち前記第２低濃度拡散領域よりも表層側で且つ平面視で前記第１低濃度拡散領域と重なる位置に、前記第１低濃度拡散領域と異なる第１導電型の不純物を導入して第３低濃度拡散領域を形成する工程をさらに備える半導体装置の製造方法。
【請求項１３】
請求項９に記載の半導体装置の製造方法において、
前記第２低濃度拡散領域形成工程において、
前記第１低濃度拡散領域形成工程よりも前記半導体基板の法線方向に近い角度で、第２導電型の前記不純物を導入する半導体装置の製造方法。
【請求項１４】
請求項９に記載の半導体装置の製造方法において、
前記第２低濃度拡散領域形成工程において、
前記半導体基板の法線方向から、第２導電型の前記不純物を導入する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、トランジスタの微細化が進んでいる。このため、トランジスタ内の電界集中によって生じるホットキャリアに対する耐圧が重要な課題の一つとして挙げられている。たとえば、ソース領域およびドレイン領域の間の領域に逆導電型のポケット領域（ハロー領域ともいう）を形成することにより、ホットキャリア特性が改善したとされる例が開示されている。
【０００３】
特許文献１（特開２００４−２２１３８３号公報）には、従来技術として、以下のような半導体装置の製造方法が記載されている。半導体基板にＡｓを高エネルギーで注入して、ＬＤＤ領域を形成する。次いで、半導体基板にＢ（ボロン）を注入して、ポケット領域を形成する。このとき、先のＬＤＤ領域を形成する工程において、注入によるＡｓの広がりは小さい。このため、ポケット領域を形成するためのＢが表面に現れることによって、ＬＤＤ領域の表面側の領域にｐ型層が形成される。次いで、半導体基板にソース／ドレイン領域を形成する。このようにして形成された半導体装置のうち、ＬＤＤ領域の表面には、上記したｐ型層が残存する。このため、飽和電流が減少するとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２２１３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、特許文献１に記載の構造では飽和電流の減少を招く可能性がある。したがって、ホットキャリアの生成を抑制することと、所望の飽和電流を得ることとを両立することは困難であった。その他の課題と新規な特徴は、本発明書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、第１導電型のソース領域およびドレイン領域は、半導体基板に平面視で互いに離間して設けられている。半導体基板のうちソース領域およびドレイン領域の間には、第１導電型の第１低濃度拡散領域が設けられている。第１低濃度拡散領域は、ソース領域およびドレイン領域のそれぞれに接して、互いに離間して配置されている。また、第１低濃度拡散領域は、ソース領域およびドレイン領域よりも低濃度で形成されている。第１導電型と反対の第２導電型の第２低濃度拡散領域は、少なくともソース領域またはドレイン領域と第１低濃度拡散領域によって囲まれている。また、第２低濃度拡散領域は、ソース領域およびドレイン領域よりも低濃度で形成されている。平面視で第１低濃度拡散領域に挟まれた領域には、第１低濃度拡散領域に比べて高濃度の第２導電型の不純物拡散領域は形成されていない。
【０００７】
一実施の形態によれば、まず、半導体基板のうち平面視で互いに離間した位置に、第１導電型の不純物を導入して第１低濃度拡散領域を形成する（第１低濃度拡散領域形成工程）。次いで、第１低濃度拡散領域内に、第１導電型と反対の第２導電型の不純物を導入して第２低濃度拡散領域を形成する（第２低濃度拡散領域形成工程）。次いで、半導体基板のうち第１低濃度拡散領域の間の距離よりも離れた位置に互いに離間して、第１低濃度拡散領域および第２低濃度拡散領域よりも高濃度の第１導電型の不純物を導入して、ソース領域およびドレイン領域を形成する（ソース／ドレイン領域形成工程）。ここで、平面視で第１低濃度拡散領域に挟まれた領域に、第１低濃度拡散領域に比べて高濃度の第２導電型の不純物拡散領域を形成しない。
【発明の効果】
【０００８】
前記一実施の形態によれば、ホットキャリアに対する耐圧を向上させるとともに、飽和電流の減少を抑制した半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２】第１の実施形態に係る半導体装置の不純物濃度を説明するための図である。
【図３】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図５】第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図６】第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図７】比較例１および比較例２の半導体装置の構成を示す断面図である。
【図８】比較例１および比較例２の半導体装置の不純物濃度を説明するための図である。
【図９】第１の実施形態の効果を説明するための図である。
【図１０】第１の実施形態の効果を説明するための図である。
【図１１】第１の実施形態の効果を説明するための図である。
【図１２】第１の実施形態および第２の実施形態の効果を説明するための図である。
【図１３】第２の実施形態に係る半導体装置の構成を示す断面図である。
【図１４】第２の実施形態に係る半導体装置の不純物濃度を説明するための図である。
【図１５】第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図１６】第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図１７】第２の実施形態の効果を説明するための図である。
【図１８】第２の実施形態の効果を説明するための図である。
【図１９】第２の実施形態の効果を説明するための図である。
【図２０】第３の実施形態に係る半導体装置の構成を示す図である。
【図２１】第４の実施形態に係る半導体装置の構成を示す断面図である。
【図２２】第５の実施形態に係る半導体装置の構成を示す平面図である。
【図２３】第６の実施形態に係る半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１１】
（第１の実施形態）
図１〜図３を用い、第１の実施形態に係る半導体装置ＳＤについて説明する。この半導体装置ＳＤは、以下の構成を備えている。第１導電型のソース領域ＳＲおよびドレイン領域ＤＲは、半導体基板ＳＵＢに平面視で互いに離間して設けられている。半導体基板ＳＵＢのうちソース領域ＳＲおよびドレイン領域ＤＲの間には、第１導電型の第１低濃度拡散領域ＬＤ１が設けられている。第１低濃度拡散領域ＬＤ１は、ソース領域ＳＲおよびドレイン領域ＤＲのそれぞれに接して、互いに離間して配置されている。また、第１低濃度拡散領域ＬＤ１は、ソース領域ＳＲおよびドレイン領域ＤＲよりも低濃度で形成されている。第１導電型と反対の第２導電型の第２低濃度拡散領域ＬＤ２は、少なくともソース領域ＳＲまたはドレイン領域ＤＲと第１低濃度拡散領域ＬＤ１によって囲まれている。また、第２低濃度拡散領域ＬＤ２は、ソース領域ＳＲおよびドレイン領域ＤＲよりも低濃度で形成されている。平面視で第１低濃度拡散領域ＬＤ１に挟まれた領域（ウェル領域Ｗ）には、第１低濃度拡散領域ＬＤ１に比べて高濃度の第２導電型の不純物拡散領域は形成されていない。以下、詳細を説明する。
【００１２】
以下において、「第１導電型」はｎ型であり、「第２導電型」はｐ型である場合を説明する。第１の実施形態は、この場合に限定されるものではなく、「第１導電型」はｐ型であり、「第２導電型」はｎ型であってもよい。
【００１３】
図１は、第１の実施形態に係る半導体装置ＳＤの構成を示す断面図である。図１において、半導体基板ＳＵＢは、たとえばＳｉ基板である。半導体基板ＳＵＢには、開口部（符号不図示）を有する素子分離領域ＤＩＲが設けられている。たとえば、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法により、ＳｉＯ２からなる素子分離領域ＤＩＲが形成されている。または、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法により、素子分離領域ＤＩＲが形成されていてもよい。
【００１４】
素子分離領域ＤＩＲの開口部には、ソース領域ＳＲ、ドレイン領域ＤＲ、第１低濃度拡散領域ＬＤ１、第２低濃度拡散領域ＬＤ２等を備えるトランジスタが形成されている。第１の実施形態では、ソース領域ＳＲおよびドレイン領域ＤＲが対称に配置されているため、ソース領域ＳＲおよびドレイン領域ＤＲの配置は、図に示した配置だけでなく、反対の配置であってもよい。
【００１５】
半導体基板ＳＵＢのうち平面視で互いに離間する位置に、ｎ型のソース領域ＳＲおよびドレイン領域ＤＲが設けられている。当該ソース領域ＳＲおよびドレイン領域ＤＲには、ｎ型の不純物が注入されている。当該領域におけるｎ型の不純物は、たとえば、Ｐ、ＡｓまたはＳｂである。
【００１６】
半導体基板ＳＵＢのうちソース領域ＳＲおよびドレイン領域ＤＲの間には、ｎ型の第１低濃度拡散領域ＬＤ１が設けられている。第１低濃度拡散領域ＬＤ１は、ソース領域ＳＲおよびドレイン領域ＤＲのそれぞれに接して、互いに離間して配置されている。半導体基板ＳＵＢの表面付近のうち、第１低濃度拡散領域ＬＤ１で挟まれた領域は、いわゆる「チャネル領域」（符号不図示）である。
【００１７】
また、第１低濃度拡散領域ＬＤ１には、ｎ型の不純物が導入されている。第１低濃度拡散領域ＬＤ１は、ソース領域ＳＲおよびドレイン領域ＤＲよりも低濃度で形成されている。当該第１低濃度拡散領域ＬＤ１におけるｎ型の不純物は、たとえば、Ｐ、ＡｓまたはＳｂである。第１低濃度拡散領域ＬＤ１における不純物は、たとえばソース領域ＳＲおよびドレイン領域ＤＲと同一である。なお、第１低濃度拡散領域ＬＤ１における不純物は、ソース領域ＳＲおよびドレイン領域ＤＲと異なる材料であってもよい。
【００１８】
ｐ型の第２低濃度拡散領域ＬＤ２は、少なくともソース領域ＳＲまたはドレイン領域ＤＲと第１低濃度拡散領域ＬＤ１によって囲まれている。ここでいう「囲まれている」とは、当該領域の一部または全部が囲まれていることを含む。第２低濃度拡散領域ＬＤ２は、平面視で第１低濃度拡散領域ＬＤ１と重なる位置に設けられている。
【００１９】
ソース領域ＳＲ側の第２低濃度拡散領域ＬＤ２は、ソース領域ＳＲおよび第１低濃度拡散領域ＬＤ１に接している。一方、ドレイン領域ＤＲ側の第２低濃度拡散領域ＬＤ２は、ドレイン領域ＤＲおよび第１低濃度拡散領域ＬＤ１に接している。第２低濃度拡散領域ＬＤ２は、後述するウェル領域Ｗに接していない。第１の実施形態では、第２低濃度拡散領域ＬＤ２は、半導体基板ＳＵＢの表面に接している。
【００２０】
また、第２低濃度拡散領域ＬＤ２には、ｐ型の不純物が導入されている。第２低濃度拡散領域ＬＤ２は、ソース領域ＳＲおよびドレイン領域ＤＲよりも低濃度で形成されている。当該第２低濃度拡散領域ＬＤ２におけるｐ型の不純物は、たとえば、Ｂ、ＢＦ２またはＩｎである。
【００２１】
ここで、平面視で第１低濃度拡散領域ＬＤ１に挟まれたウェル領域Ｗには、半導体基板ＳＵＢよりも高濃度のｐ型の不純物が導入されている。具体的には、ウェル領域Ｗのｐ型不純物濃度は、１×１０１３ｃｍ−３未満である。
【００２２】
当該ウェル領域Ｗには、第１低濃度拡散領域ＬＤ１に比べて高濃度のｐ型の不純物拡散領域は形成されていない。「平面視で第１低濃度拡散領域ＬＤ１に挟まれたウェル領域Ｗ」とは、半導体基板ＳＵＢのうち第１低濃度拡散領域ＬＤ１よりも深い領域を含み、且つ、対向する第１低濃度拡散領域ＬＤ１に挟まれた領域のことをいう。なお、平面視で第１低濃度拡散領域ＬＤ１に挟まれたウェル領域Ｗは、チャネル領域を含む。
【００２３】
言い換えれば、ウェル領域Ｗには、ソース領域ＳＲおよびドレイン領域ＤＲと反対の導電型のハロー領域（またはポケット領域）が形成されていない。第１低濃度拡散領域ＬＤ１よりも深い領域にハロー領域が形成されている場合、少なくとも平面視で第１低濃度拡散領域ＬＤ１に挟まれたウェル領域Ｗには、第１低濃度拡散領域ＬＤ１に比べて高濃度のｐ型の不純物が拡散した領域が形成される。これに対して、第１の実施形態では、ハロー領域は形成されていない。これにより、特許文献１で記載されているような飽和電流（後述するＩｏｎ）の低下を抑制することができる。
【００２４】
チャネル領域上には、ゲート絶縁層ＧＩが設けられている。第１の実施形態では、ゲート絶縁層ＧＩは、たとえば、ＳｉＯ２（熱酸化膜）、ＳｉＯｘ、またはＳｉＯＮである。ゲート絶縁層ＧＩ上には、ゲート電極ＧＥが設けられている。ゲート電極ＧＥは、たとえば、ポリシリコンである。
【００２５】
第２低濃度拡散領域ＬＤ２を備えるトランジスタに形成されたゲート電極ＧＥのうち、ソース領域ＳＲからドレイン領域ＤＲへ向かう方向の最短の距離（いわゆる最短の「ゲート長」）は、たとえば１０００ｎｍ以下である。第１の実施形態では、ゲート長によらず、電界を緩和することができるため、特に有効である。
【００２６】
ゲート絶縁層ＧＩおよびゲート電極ＧＥの側壁には、オフセットスペーサＯＳおよびサイドウォールＳＷが設けられている。ここでは、たとえば、二層のサイドウォールＳＷが設けられている。たとえば、ゲート電極ＧＥ側から、サイドウォールＳＷ１およびサイドウォールＳＷ２が設けられている。なお、サイドウォールＳＷは、一層であってもよい。以上の構成により、半導体素子であるトランジスタ（ＭＩＳＦＥＴ）が形成されている。
【００２７】
次に、図２を用い、それぞれの不純物拡散領域における不純物濃度等について説明する。図２は、第１の実施形態に係る半導体装置ＳＤの不純物濃度を説明するための図である。図２（ａ）は、図１のＡ−Ａ'線断面方向の不純物濃度を示している。図の横軸のうち左側がＡ側であり、右側がＡ'側である。また、図２（ｂ）は、図１のＢ−Ｂ'線断面方向の不純物濃度を示している。図の横軸のうち左側がＢ側であり、右側がＢ'側である。ここでは、ドレイン領域ＤＲ側のみを示しているが、ソース領域ＳＲ側も同様の構成である。なお、図２（ａ）および図２（ｂ）等の不純物濃度プロファイルは、たとえば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって測定することができる。
【００２８】
図２（ａ）のように、ドレイン領域ＤＲには、ｎ型不純物として、たとえばＰが注入されている。ドレイン領域ＤＲにおけるｎ型の不純物濃度は、第１低濃度拡散領域ＬＤ１および第２低濃度拡散領域ＬＤ２よりも高い。
【００２９】
上述のように、第２低濃度拡散領域ＬＤ２は、ドレイン領域ＤＲよりも低濃度で形成されている。また、第１低濃度拡散領域ＬＤ１は、第２低濃度拡散領域ＬＤ２よりも低濃度で形成されている。
【００３０】
第２低濃度拡散領域ＬＤ２は、ｐ型不純物として、たとえば、ＢＦ２が注入されている。第２低濃度拡散領域ＬＤ２は、平面視でサイドウォールＳＷと重なる位置に形成されている。第２低濃度拡散領域ＬＤ２は、平面視でゲート電極ＧＥと重なる領域に拡散していてもよい。ただし、チャネル領域には、第２低濃度拡散領域ＬＤ２に含まれるｐ型不純物が拡散していないことが好ましい。
【００３１】
第２低濃度拡散領域ＬＤ２よりもチャネル領域側には、第１低濃度拡散領域ＬＤ１が形成されている。第１低濃度拡散領域ＬＤ１は、ｎ型不純物として、たとえば、ドレイン領域ＤＲと同一の材料が注入されている。第１低濃度拡散領域ＬＤ１は、第２低濃度拡散領域ＬＤ２よりも低濃度で形成されている。
【００３２】
図２（ａ）において、第２低濃度拡散領域ＬＤ２のうちＡ−Ａ'線方向の幅は、第２低濃度拡散領域ＬＤ２の不純物濃度が第１低濃度拡散領域ＬＤ１以上でドレイン領域ＤＲ以下である範囲で定義される。当該第２低濃度拡散領域ＬＤ２の幅は、たとえば、サイドウォールＳＷの幅よりも短い。これにより、飽和電流を低下させることなく、電界集中を抑制することができる。
【００３３】
図２（ｂ）のように、第２低濃度拡散領域ＬＤ２の不純物濃度のピーク値は、第１低濃度拡散領域ＬＤ１の不純物濃度のピーク値よりも高い。このように、たとえば、第２低濃度拡散領域ＬＤ２は、第１低濃度拡散領域ＬＤ１よりも高濃度に不純物をイオン注入することにより形成されている。ここでは、たとえば、第２低濃度拡散領域ＬＤ２は、半導体基板ＳＵＢの表層側にピークを有するように形成されている。一方で、ｐ型の第２低濃度拡散領域ＬＤ２において、ｎ型の不純物は、ｐ型の不純物によって打ち消されている。（すなわち、ｐ型の不純物によって、ｎ型の不純物は補償されている。）これにより、第２低濃度拡散領域ＬＤ２付近において、空乏層を広げることができる。すなわち、当該部分において、電界集中を抑制することができる。
【００３４】
また、上述のように、第１低濃度拡散領域ＬＤ１よりも深い領域（上述した平面視で第１低濃度拡散領域ＬＤ１に挟まれたウェル領域Ｗ）には、第１低濃度拡散領域ＬＤ１に比べて高濃度のｐ型の不純物が注入されていない。具体的には、平面視で第１低濃度拡散領域ＬＤ１に挟まれたウェル領域Ｗの不純物濃度は、たとえば第２低濃度拡散領域ＬＤ２の不純物濃度のピーク値よりも一桁以上小さい。このように対向する第１低濃度拡散領域ＬＤ１の間に逆導電型の不純物領域が形成されていないことにより、飽和電流（Ｉｏｎ）の減少を抑制することができる。
【００３５】
次に、図３を用い、第１の実施形態に係る半導体装置ＳＤの全体像について説明する。図３は、第１の実施形態に係る半導体装置ＳＤの構成を示す断面図である。図３において、半導体基板ＳＵＢに形成された不純物拡散領域の一部を省略している。
【００３６】
図３のように、半導体基板ＳＵＢの表層付近には、ソース領域ＳＲ、ドレイン領域ＤＲおよび第１低濃度拡散領域ＬＤ１等を含むトランジスタが形成されている。
【００３７】
半導体基板ＳＵＢ上には、層間絶縁層ＩＬ１が設けられている。層間絶縁層ＩＬ１のうち平面視でソース領域ＳＲおよびドレイン領域ＤＲと重なる位置にビアＶＡ１が設けられている。図示されていない領域において、ゲート電極ＧＥにもビアＶＡ１が設けられている。ビアＶＡ１の底面および側面には、バリアメタル層（不図示）が設けられていてもよい。最下層のビアＶＡ１は、たとえば、Ｗにより形成されている。また、バリアメタル層は、たとえば、Ｔｉ、Ｔａ、Ｗ、Ｒｕ、またはこれらの窒化物により形成されている。
【００３８】
ビアＶＡ１が設けられた層間絶縁層ＩＬ１上には、さらに層間絶縁層ＩＬ１が設けられている。当該層間絶縁層ＩＬ１には、複数の配線ＩＣ１が設けられている。配線ＩＣ１は、たとえば、Ｃｕにより形成されている。配線ＩＣ１は、たとえば、ビアＶＡ１を介して、トランジスタに接続している。配線ＩＣ１の底面および側面には、バリアメタル層（不図示）が設けられていてもよい。当該バリアメタル層は、ビアＶＡ１に形成されたバリアメタル層と同様の材料により形成されている。
【００３９】
さらに上層には、複数の層間絶縁層ＩＬ１が積層されている。層間絶縁層ＩＬ１には、ビアＶＡ１および配線ＩＣ１がデュアルダマシン法により形成されていてもよい。
【００４０】
ここで、層間絶縁層ＩＬ１は、比誘電率の低いＬｏｗ−ｋ膜により形成されている。これにより、半導体装置ＳＤの配線間容量を下げることができる。具体的には、層間絶縁層ＩＬ１は、たとえば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯＣＨ、ＳｉＣＯＨまたはＳｉＯＦなどの膜である。さらに、層間絶縁層ＩＬ１は、たとえば、ＨＳＱ（Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜、ＭＳＱ（Ｍｅｔｈｙｌ  Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜、その他の有機ポリマーであってもよい。
【００４１】
層間絶縁層ＩＬ１上（層間の界面）には、拡散防止層（不図示）が設けられていてもよい。拡散防止層は、たとえば、ＳｉＮ膜、ＳｉＣＮ膜またはＳｉＣ膜である。
【００４２】
層間絶縁層ＩＬ１を含む配線層の上には、層間絶縁層ＩＬ２が設けられている。層間絶縁層ＩＬ２は、層間絶縁層ＩＬ１と異なる材料により形成されていてもよい。層間絶縁層ＩＬ２は、たとえば、ＳｉＯ２である。層間絶縁層ＩＬ２には、配線ＩＣ２が設けられている。配線ＩＣ２は、たとえば、Ａｌを含んでいる。配線ＩＣ２の上面および底面には、バリアメタル層が設けられていてもよい。
【００４３】
層間絶縁層ＩＬ２のうち配線ＩＣ２の上面と接するように、ビア（符号不図示）が形成されている。当該ビアは上層の配線ＩＣ２と一体として形成されている。
【００４４】
最上層の層間絶縁層ＩＬ２上には、電極パッドＥＰが設けられている。電極パッドＥＰは、たとえば、Ａｌを含んでいる。層間絶縁層ＩＬ２上、および電極パッドＥＰの外周を覆うように、保護層ＣＰＬが設けられている。保護層ＣＰＬは、たとえば、ＳｉＮである。
【００４５】
たとえば、電極パッドＥＰ上には、ボンディングワイヤ（不図示）が接続されている。半導体基板ＳＵＢは、たとえば、配線基板（不図示）上に搭載されている。電極パッドＥＰは、ボンディングワイヤを介して、配線基板に接続している。
【００４６】
電極パッドＥＰは、たとえば、半導体基板ＳＵＢ付近に設けられたトランジスタと重ならない位置に設けられている。これにより、電極パッドＥＰにボンディングワイヤを接続する際に、トランジスタがダメージを受けることを抑制することができる。
【００４７】
その他、半導体基板ＳＵＢおよびボンディングワイヤを覆うように、封止樹脂（不図示）により封止されていてもよい。
【００４８】
次に、図３〜図６を用い、第１の実施形態に係る半導体装置の製造方法について説明する。図３〜図６は、第１の実施形態に係る半導体装置ＳＤの製造方法を説明するための断面図である。第１の実施形態に係る半導体装置ＳＤの製造方法は、以下の工程を備えている。半導体基板ＳＵＢのうち平面視で互いに離間した位置に、第１導電型の不純物を導入して第１低濃度拡散領域ＬＤ１を形成する（第１低濃度拡散領域形成工程）。次いで、第１低濃度拡散領域ＬＤ１内に、第１導電型と反対の第２導電型の不純物を導入して第２低濃度拡散領域ＬＤ２を形成する（第２低濃度拡散領域形成工程）。次いで、半導体基板ＳＵＢのうち第１低濃度拡散領域ＬＤ１の間の距離よりも離れた位置に互いに離間して、第１低濃度拡散領域ＬＤ１および第２低濃度拡散領域ＬＤ２よりも高濃度の第１導電型の不純物を導入して、ソース領域ＳＲおよびドレイン領域ＤＲを形成する（ソース／ドレイン領域形成工程）。ここで、平面視で第１低濃度拡散領域ＬＤ１に挟まれた領域に、第１低濃度拡散領域ＬＤ１に比べてに比べて高濃度の第２導電型の不純物拡散領域を形成しない。以下、詳細を説明する。
【００４９】
まず、図４（ａ）のように、ＬＯＣＯＳ法またはＳＴＩ法により、半導体基板ＳＵＢに、開口部（符号不図示）を有する素子分離領域ＤＩＲを形成する。なお、素子分離領域ＤＩＲを形成する前または後に、ウェル領域Ｗを形成してもよい。
【００５０】
次いで、図４（ｂ）のように、当該素子分離領域ＤＩＲの開口部に、ゲート絶縁層ＧＩおよびゲート電極ＧＥを形成する。
【００５１】
次いで、たとえばＣＶＤ（Ｃｈｅｍｉｃａ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート電極ＧＥおよび半導体基板ＳＵＢ等を覆うように、ＳｉＯ２膜を成膜する。ＳｉＯ２膜を、たとえば３ｎｍ以上２０ｎｍ以下の膜厚で形成する。次いで、当該ＳｉＯ２膜をエッチバックする。これにより、ゲート電極ＧＥの側壁にオフセットスペーサＯＳを形成する。
【００５２】
次いで、図５（ａ）のように、当該ゲート絶縁層ＧＩ、ゲート電極ＧＥおよびオフセットスペーサＯＳをマスクとして、半導体基板ＳＵＢにｎ型の不純物をイオン注入する（第１低濃度拡散領域形成工程）。
【００５３】
第１低濃度拡散領域形成工程において、たとえば、以下のような条件によりイオン注入を行う。たとえば、ｎ型不純物はＰであり、加速電圧は１０ｋｅＶ以上１００ｋｅＶ以下であり、ドーズ量は１．０×１０１２／ｃｍ２以上１．０×１０１４／ｃｍ２以下であり、また注入角度は、半導体基板ＳＵＢの法線方向に対して３０°以上８０°以下である。このとき、回転しながらイオン注入を行ってもよい。
【００５４】
このようにして、半導体基板ＳＵＢのうち平面視で互いに離間した位置に、ｎ型の不純物を導入して第１低濃度拡散領域ＬＤ１を形成する（以上、第１低濃度拡散領域形成工程）。
【００５５】
次いで、図５（ｂ）のように、当該ゲート絶縁層ＧＩおよびゲート電極ＧＥをマスクとして、第１低濃度拡散領域形成工程とは異なるｐ型の不純物をイオン注入する（第２低濃度拡散領域形成工程）。
【００５６】
第２低濃度拡散領域形成工程において、たとえば、以下のような条件によりイオン注入を行う。
【００５７】
第２低濃度拡散領域形成工程におけるｐ型不純物のドーズ量は、第１低濃度拡散領域形成工程におけるｎ型不純物のドーズ量よりも多い。このようなイオン注入は、「カウンター注入」と呼ばれている。たとえば上記した条件でイオン注入を行うことにより、第２低濃度拡散領域形成工程において、第２低濃度拡散領域ＬＤ２の不純物濃度のピーク値は、第１低濃度拡散領域ＬＤ１の不純物濃度のピーク値よりも高い。これにより、第２低濃度拡散領域ＬＤ２付近において、空乏層を広げることによって、電界集中を抑制することができる。
【００５８】
具体的な条件は、たとえば、ｐ型不純物はＢＦ２であり、加速電圧は１０ｋｅＶ以上１００ｋｅＶ以下であり、ドーズ量は１．０×１０１２／ｃｍ２以上１．０×１０１４／ｃｍ２以下である。
【００５９】
また、第２低濃度拡散領域形成工程において、第１低濃度拡散領域形成工程よりも半導体基板ＳＵＢの法線方向に近い角度で、ｐ型の不純物を導入する。具体的には、たとえば、注入角度は、半導体基板ＳＵＢの法線方向に対して０°である。すなわち、半導体基板ＳＵＢの法線方向から、ｐ型の不純物を導入する。これにより、第２低濃度拡散領域ＬＤ２を第１低濃度拡散領域ＬＤ１内に形成することができる。また、注入角度が０°であることにより、熱拡散による侵入を除いて、チャネル領域にｐ型の拡散領域が形成されてないようにすることができる。したがって、第２低濃度拡散領域ＬＤ２を形成することを起因として、飽和電流（Ｉｏｎ）が低下することを抑制することができる。
【００６０】
このようにして第１低濃度拡散領域ＬＤ１内に、ｐ型の不純物を導入して第２低濃度拡散領域ＬＤ２を形成する（以上、第２低濃度拡散領域形成工程）。
【００６１】
次いで、半導体基板ＳＵＢをアニール処理する。これにより、第１低濃度拡散領域ＬＤ１および第２低濃度拡散領域ＬＤ２における不純物を活性化させる。アニール処理は、たとえば、フラッシュランプまたはレーザーにより行う。アニール温度は、たとえば９００℃以上１１００℃以下である。また、第２低濃度拡散領域ＬＤ２の不純物の拡散係数が第１低濃度拡散領域ＬＤ１の不純物よりも大きい場合、第２低濃度拡散領域ＬＤ２が第１低濃度拡散領域ＬＤ１より外側に拡散することが無いように、アニール時間を設定する。なお、第１低濃度拡散領域形成工程の後、および第２低濃度拡散領域形成工程の後に、個別にアニール処理を行ってもよい。
【００６２】
次いで、図６（ａ）のように、ゲート絶縁層ＧＩ、ゲート電極ＧＥおよびオフセットスペーサＯＳの側壁にサイドウォールＳＷを形成する。たとえば、以下のようにして、サイドウォールＳＷを複数層形成する。
【００６３】
次いで、たとえばＣＶＤ法により、半導体基板ＳＵＢ上、ゲート絶縁層ＧＩ、ゲート電極ＧＥおよびオフセットスペーサＯＳを覆うように、たとえば、ＳｉＮ膜およびＳｉＯ２膜を積層する。このとき、ＳｉＮ膜およびＳｉＯ２膜の総厚は、たとえば２０ｎｍ以上１００ｎｍ以下である。次いで、当該ＳｉＮ膜およびＳｉＯ２膜をエッチバックする。これにより、ゲート絶縁層ＧＩ、ゲート電極ＧＥおよびオフセットスペーサＯＳの側壁に、サイドウォールＳＷ１およびサイドウォールＳＷ２を形成する。
【００６４】
次いで、図６（ｂ）のように、ゲート絶縁層ＧＩ、ゲート電極ＧＥおよびサイドウォールＳＷをマスクとして、ｎ型の不純物をイオン注入する（ソース／ドレイン領域形成工程）。
【００６５】
ソース／ドレイン領域形成工程において、たとえば、以下のような条件によりイオン注入を行う。
【００６６】
ソース／ドレイン領域形成工程において、第１低濃度拡散領域ＬＤ１および第２低濃度拡散領域ＬＤ２よりも高濃度のｎ型の不純物を注入する。たとえば、ｎ型不純物はＰまたはＡｓであり、加速電圧は１０ｋｅＶ以上１００ｋｅＶ以下であり、ドーズ量は１．０×１０１２／ｃｍ２以上１．０×１０１４／ｃｍ２以下であり、また注入角度は、半導体基板ＳＵＢの法線方向に対して３０°以上８０°以下である。なお、当該工程ではイオン注入の際に回転させる必要はない。
【００６７】
以上により、半導体基板ＳＵＢのうち第１低濃度拡散領域ＬＤ１の間の距離よりも離れた位置に互いに離間して、第１低濃度拡散領域ＬＤ１および第２低濃度拡散領域ＬＤ２よりも高濃度のｎ型の不純物を導入して、ソース領域ＳＲおよびドレイン領域ＤＲを形成する（以上、ソース／ドレイン領域形成工程）。
【００６８】
次いで、再度、半導体基板ＳＵＢをアニール処理する。これにより、ソース領域ＳＲおよびドレイン領域ＤＲにおける不純物を活性化させる。アニール処理は、たとえば、フラッシュランプまたはレーザーにより行う。アニール温度は、たとえば９００℃以上１１００℃以下である。なお、第１低濃度拡散領域ＬＤ１および第２低濃度拡散領域ＬＤ２の不純物のためのアニール処理を当該ソース領域ＳＲおよびドレイン領域ＤＲの不純物のためのアニール処理と同時に行ってもよい。以上により、半導体基板ＳＵＢ付近にトランジスタを形成する。
【００６９】
次いで、図３に戻り、半導体基板ＳＵＢよりも上層に位置する多層配線層を形成する工程を説明する。図３のように、たとえばＣＶＤにより、半導体基板ＳＵＢ、素子分離領域ＤＩＲ、サイドウォールＳＷおよびゲート電極ＧＥ上に、層間絶縁層ＩＬ１を形成する。
【００７０】
次いで、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法により、層間絶縁層ＩＬ１のうち層間絶縁層ＩＬ１のうち平面視でソース領域ＳＲおよびドレイン領域ＤＲと重なる位置に、ビアホール（符号不図示）を形成する。また、図示されていない領域において、平面視でゲート電極ＧＥと重なる位置にも、ビアホール（不図示）を形成する。
【００７１】
次いで、当該ビアホールにバリアメタル層（不図示）を形成する。次いで、たとえばＣＶＤにより、ビアホール内に金属膜を形成する。金属膜は、たとえばＷである。次いで、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により金属膜を研磨する。これにより、層間絶縁層ＩＬ１にビアＶＡ１を形成する。
【００７２】
次いで、たとえばＣＶＤ法により、層間絶縁層ＩＬ１上に、さらに層間絶縁層ＩＬ１を形成する。層間絶縁層ＩＬ１を塗布法により形成してもよい。
【００７３】
次いで、ＲＩＥ法により、層間絶縁層ＩＬ１に複数の配線溝（符号不図示）を形成する。次いで、当該配線溝に、バリアメタル層（不図示）を形成する。たとえば、配線溝を平面視で下層のビアＶＡ１と重なるように形成する。次いで、たとえば、めっき法により、配線溝に金属膜を形成する。金属は、たとえばＣｕである。次いで、ＣＭＰにより金属膜を研磨して、配線溝に金属を埋め込む。これにより、層間絶縁層ＩＬ１に複数の配線ＩＣ１を形成する。
【００７４】
次いで、デュアルダマシン法により、さらに上層にビアＶＡ１および配線ＩＣ１を備える層間絶縁層ＩＬ１を形成する。当該工程は、いわゆるビアファースト法でもトレンチファースト法であってもよい。また、シングルダマシン法により、ビアＶＡ１または配線ＩＣ１を形成してもよい。
【００７５】
次いで、層間絶縁層ＩＬ１を含む配線層の上に、たとえばスパッタ法により、配線ＩＣ２を形成する。配線ＩＣ２は、Ａｌを含む。配線ＩＣ２および層間絶縁層ＩＬ１上に、層間絶縁層ＩＬ２を形成する。次いで、ＲＩＥにより、層間絶縁層ＩＬ２にビアホール（符号不図示）を形成する。
【００７６】
次いで、層間絶縁層ＩＬ２上およびビアホール内に配線ＩＣ２を形成する。これにより、当該配線ＩＣ２を下層に位置する配線ＩＣ２と接続する。さらに、複数層の層間絶縁層ＩＬ２を形成してもよい。
【００７７】
最上層の層間絶縁層ＩＬ２上に、たとえばスパッタ法により、電極パッドＥＰを形成する。次いで、層間絶縁層ＩＬ２上、および電極パッドＥＰの外周を覆うように、保護層ＣＰＬを形成する。
【００７８】
次いで、半導体基板ＳＵＢを分割して、半導体チップ（不図示）を形成する。次いで、半導体チップ（不図示）を配線基板（不図示）上に搭載する。次いで、電極パッドＥＰを、ボンディングワイヤ（不図示）を介して配線基板（不図示）に接続する。以上により、半導体装置ＳＤを製造することができる。
【００７９】
次に、図７〜図１２を用い、比較例と対比しながら、第１の実施形態の効果について説明する。
【００８０】
まず、比較例１および比較例２の構成について説明する。図７は、比較例１および比較例２の半導体装置の構成を示す断面図である。図７（ａ）は、比較例１の半導体装置の構成を示している。図７（ｂ）は、比較例２の半導体装置の構成を示している。また、図８は、比較例１および比較例２の半導体装置の不純物濃度を説明するための図である。図８（ａ）は、図７（ａ）における比較例１のＡ−Ａ'線断面方向の不純物濃度を示している。図８（ｂ）は、図７（ａ）における比較例１のＢ−Ｂ'線断面方向の不純物濃度を示している。図８（ｃ）は、図７（ｂ）における比較例２のＡ−Ａ'線断面方向の不純物濃度を示している。図８（ｄ）は、図７（ｂ）における比較例２のＢ−Ｂ'線断面方向の不純物濃度を示している。
【００８１】
比較例１の構成について説明する。図７（ａ）のように、比較例１は、第２低濃度拡散領域ＬＤ２が設けられていない点を除いて、第１の実施形態と同様である。ソース領域ＳＲおよびドレイン領域ＤＲには、たとえばＰが注入されている。また、第１低濃度拡散領域ＬＤ１にも、たとえばＰが注入されている。
【００８２】
図８（ａ）のように、比較例１におけるＡ−Ａ'線断面方向の不純物濃度は、第２低濃度拡散領域ＬＤ２のｐ型不純物が形成されていない点を除いて、第１の実施形態と同様である。また、図８（ｂ）のように、比較例１におけるＢ−Ｂ'線断面方向の不純物濃度についてもＡ−Ａ'線断面方向の不純物濃度と同様である。
【００８３】
次に、比較例２の構成について説明する。比較例２は、上述した特許文献１（特開２００４−２２１３８３号公報）に記載の構成（当該文献の図６に記載の構成）と同様である。
【００８４】
図７（ｂ）のように、比較例２は、以下の点を除いて、第１の実施形態と同様である。半導体基板ＳＵＢにＡｓを注入することにより、ｎ型の第１低濃度拡散領域ＬＤ１領域が形成されている。第１低濃度拡散領域ＬＤ１よりも下の位置に、当該第１低濃度拡散領域ＬＤ１に接して、ｐ型のポケット領域ＬＤＸが形成されている。このポケット領域ＬＤＸは、半導体基板ＳＵＢにＢ（ボロン）を注入することにより形成されている。ポケット領域ＬＤＸのイオン注入条件は、たとえば、加速電圧が３０ｋｅＶ、ドーズ量が１．０×１０１４／ｃｍ２、また注入角度が半導体基板ＳＵＢの法線方向に対して５５°である。比較例２における他の構成は、比較例１と同様である。
【００８５】
ここで、Ａｓの拡散係数は小さいため、第１低濃度拡散領域ＬＤ１におけるＡｓの空間的な広がりは小さい。このため、ポケット領域ＬＤＸを形成するためのＢが表面に現れることによって、第１低濃度拡散領域ＬＤ１の表面側の領域にｐ型の第２低濃度拡散領域ＬＤ２が形成されている。この点について、詳細を以下で述べる。
【００８６】
図８（ｃ）のように、上述したように第１低濃度拡散領域ＬＤ１におけるＡｓの平面方向の広がりも小さい。一方、ポケット領域ＬＤＸのために注入されたＢは、Ａｓよりも広く拡散している。そのため、ドレイン領域ＤＲと接する位置で不純物濃度の大小関係が逆転することによって、第２低濃度拡散領域ＬＤ２が、半導体基板ＳＵＢの表面から浅いところに第１低濃度拡散領域ＬＤ１を挟んで、形成されている。また、チャネル領域（平面視で第１低濃度拡散領域ＬＤ１に挟まれたウェル領域Ｗのうち表面側の領域）まで、ポケット領域ＬＤＸのｐ型不純物であるＢが拡散している。たとえば当該チャネル領域のうちｐ型不純物濃度はバックグラウンドよりも高い値として検出される。
【００８７】
また、図８（ｄ）のように、比較例２の第１低濃度拡散領域ＬＤ１は、半導体基板ＳＵＢの表面よりも深い位置にピークを有している。半導体基板ＳＵＢの表面側の領域において、Ｂの濃度は、Ａｓの濃度よりも高い。このため、第１低濃度拡散領域ＬＤ１の表面側の領域に、第２低濃度拡散領域ＬＤ２が形成されている。また、第１低濃度拡散領域ＬＤ１よりも深い位置に、ポケット領域ＬＤＸが形成されている。
【００８８】
次に、図９〜図１２を用い、上記した比較例１および比較例２と対比して、第１の実施形態の効果について説明する。図９〜図１１は、第１の実施形態の効果を説明するための図である。図１２は、第１の実施形態および第２の実施形態の効果を説明するための図である。図１２は、第２の実施形態についてもプロットしており、第２の実施形態の内容は詳細を後述する
【００８９】
図９は、比較例１および第１の実施形態について、不純物濃度差の絶対値の分布を示している。ここでいう「不純物濃度差の絶対値」とは、ｐ型不純物濃度（アクセプタ濃度ＮＡ）とｎ型不純物濃度（ドナー濃度ＮＤ）との差の絶対値のことである。
【００９０】
図９（ａ）は、比較例１における不純物濃度差の絶対値の断面プロファイルを、図９（ｂ）は、第１の実施形態の不純物濃度差の絶対値の断面プロファイルを示している。図９（ａ）および図９（ｂ）における太実線は、双方の図においてＰＮ界面を示している。
【００９１】
図９（ａ）のように、比較例１では、ｎ型不純物の拡散領域中にｐ型不純物の拡散領域は存在しないため、等高線が緩やかに分布している。
【００９２】
図９（ｂ）のように、第１の実施形態では、半導体基板ＳＵＢのうちゲート電極ＧＥの端部付近では、太実線が半導体基板ＳＵＢの表面側から屈曲している。これは、第１低濃度拡散領域ＬＤ１の中に第２低濃度拡散領域ＬＤ２が形成されているためである。
【００９３】
図９（ｃ）は、所定の深さにおける第１の実施形態の不純物濃度差の絶対値（ＮＡ―ＮＤの絶対値）を示している。なお、図９（ｃ）における縦方向の一点鎖線は、図９（ｂ）における一点鎖線と同じ位置である。図９（ｃ）のように、第１の実施形態では、一点鎖線よりも右側の領域に、第２低濃度拡散領域ＬＤ２が形成されている。
【００９４】
図１０は、比較例１および第１の実施形態について、電界強度の分布を示している。図１０（ａ）は、比較例１における電界強度の分布を、図１０（ｂ）は、第１の実施形態の電界強度の分布を示している。図１０（ａ）および図１０（ｂ）における太実線は、上述の図９における太実線と同一である。
【００９５】
図１０（ａ）のように、比較例１では、ゲート電極ＧＥとドレイン領域ＤＲとの間の領域において、電界強度の等高線が密になっている。すなわち、当該領域において、電界強度が大きくなっている。
【００９６】
しかし、図１０（ｂ）のように、第１の実施形態ではゲート電極ＧＥとドレイン領域ＤＲとの間の領域において、第２低濃度拡散領域ＬＤ２の存在によって、電界強度の等高線の間隔が若干広くなっている。これは、ドレイン領域ＤＲと逆導電型の第２低濃度拡散領域ＬＤ２との間に、バンド障壁を形成したことにより、電界強度が小さくなったことを示唆している。
【００９７】
図１０（ｃ）は、所定の深さにおける第１の実施形態の電界強度を示している。なお、図１０（ｃ）における縦方向の一点鎖線は、図１０（ｂ）における一点鎖線と同じ位置である。図１０（ｃ）において、上述のようにバンド障壁が形成されていることによって、第１の実施形態のうち第１低濃度拡散領域ＬＤ１の電界強度は、比較例のうち第１低濃度拡散領域ＬＤ１の電界強度よりも小さい。これにより、当該領域付近において、ホットキャリアの生成を抑制することができる。
【００９８】
次に、模式的な図１１を用いて、上記図１０における第１の実施形態の電界緩和のメカニズムについて説明する。図１１（ａ）は比較例を、図１１（ｂ）は第１の実施形態を示している。
【００９９】
図１１（ａ）のように、比較例１では、ｎ型の第１低濃度拡散領域ＬＤ１およびドレイン領域ＤＲの境界に沿って、空乏層が広がっている。このうち、ドレイン領域ＤＲ側の表層付近では、空乏層端がゲート電極ＧＥの端部に接近している。このため、当該ドレイン領域ＤＲ側の表層付近は、高電界領域となる。したがって、この領域にキャリアが流れ込むと、キャリアは高電界によって加速されることによって、ホットキャリアとなる。このようなホットキャリアは、インパクトイオン化を引き起こす可能性がある。
【０１００】
これに対して、図１１（ｂ）のように、第１の実施形態では、ｎ型のドレイン領域ＤＲと第１低濃度拡散領域ＬＤ１によって囲まれるように、逆導電型（ｐ型）の第２低濃度拡散領域ＬＤ２が設けられている。言い換えれば、当該領域において、新たなＰＮジャンクションが形成されている。これにより、第２低濃度拡散領域ＬＤ２の周辺には、空乏層が広がっている。第１の実施形態において、半導体基板ＳＵＢの表層に接する空乏層端は、比較例１よりもゲート電極ＧＥの端部から離れている。したがって、第２低濃度拡散領域ＬＤ２付近において、電界が緩和される。その結果、ホットキャリアが生成されにくくなることによって、インパクトイオン化の生成率を下げることができる。
【０１０１】
次に、図１２を用い、基板電流の最大値（Ｉｓｕｂｍａｘ）および飽和電流（Ｉｏｎ）を比較する。図１２では、所定の電圧のときの基板電流の最大値（Ｉｓｕｂｍａｘ）および飽和電流（Ｉｏｎ）を示している。ここでいう「基板電流の最大値（Ｉｓｕｂｍａｘ）」とは、上記したインパクトイオン化によって半導体基板ＳＵＢ側に流れる電流の最大値のことである。すなわち、「基板電流の最大値（Ｉｓｕｂｍａｘ）」は、インパクトイオン化の指標とすることができる。
【０１０２】
ここで、図１２において、それぞれの実施形態におけるＩｓｕｂｍａｘおよびＩｏｎは、それぞれの不純物拡散領域におけるイオン注入条件によって変化する。図１２は、それぞれの実施形態における典型例をプロットしたものである。
【０１０３】
図１２のように、ｐ型の第２低濃度拡散領域ＬＤ２を備える第１の実施形態では、逆導電型の拡散領域が設けられていない比較例１に比べて、基板電流の最大値（Ｉｓｕｂｍａｘ）がおよそ半分まで抑制されている。上記したように、第１の実施形態では、第２低濃度拡散領域ＬＤ２付近において、電界が緩和され、インパクトイオン化の生成率が低下したからである。
【０１０４】
一方で、第１の実施形態では、比較例１に比べて、飽和電流（Ｉｏｎ）が減少している。しかし、第１の実施形態では、逆導電型のポケット領域ＬＤＸが形成されている比較例２に比較して、飽和電流（Ｉｏｎ）の減少量は小さい。第１の実施形態における飽和電流（Ｉｏｎ）は、比較例２に比べて約５％大きい。この理由は、以下のようなメカニズムによるものである。
【０１０５】
ここで、第１の実施形態において、平面視で第１低濃度拡散領域ＬＤ１に挟まれたウェル領域Ｗには、第１低濃度拡散領域ＬＤ１に比べて高濃度の逆導電型の不純物拡散領域が形成されていない。第１の実施形態では、比較例２に比べてチャネル領域に存在する逆導電型の不純物の濃度が低い。そのため、第１の実施形態では、その分だけ飽和電流（Ion）の減少を抑制することができる。
【０１０６】
以上のように、第１の実施形態によれば、ホットキャリアの生成を抑制するとともに、飽和電流の減少を抑制した半導体装置ＳＤを提供することができる。
【０１０７】
（第２の実施形態）
図１３は、第２の実施形態に係る半導体装置ＳＤの構成を示す断面図である。第２の実施形態は、第１導電型（ｎ型）の第３低濃度拡散領域ＬＤ３をさらに備える点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
【０１０８】
図１３のように、ｎ型の第３低濃度拡散領域ＬＤ３は、半導体基板ＳＵＢのうち第２低濃度拡散領域ＬＤ２よりも表層側に設けられている。また、第３低濃度拡散領域ＬＤ３は、平面視で第１低濃度拡散領域ＬＤ１と重なるように設けられている。
【０１０９】
ここでは、たとえば、第３低濃度拡散領域ＬＤ３は、第１低濃度拡散領域ＬＤ１と異なる不純物を含んでいる。また、第２の実施形態では、第３低濃度拡散領域ＬＤ３の不純物のうち半導体基板ＳＵＢ中における拡散係数は、第１低濃度拡散領域ＬＤ１の不純物よりも小さいことが望ましい。これにより、第３低濃度拡散領域ＬＤ３を安定的に第２低濃度拡散領域ＬＤ２よりも表層側に形成することができる。具体的には、第３低濃度拡散領域ＬＤ３には、たとえば、Ａｓが注入されている。
【０１１０】
次に、図１４を用い、第２の実施形態のうち、それぞれの不純物拡散領域における不純物濃度等について説明する。図１４は、第２の実施形態に係る半導体装置ＳＤの不純物濃度を説明するための図である。図１４（ａ）は、図１３のＡ−Ａ'線断面方向の不純物濃度を示している。また、図１４（ｂ）は、図１３のＢ−Ｂ'線断面方向の不純物濃度を示している。
【０１１１】
図１４（ａ）のように、第２の実施形態のうち、Ａ−Ａ'線断面方向の不純物プロファイルは、第１の実施形態と同様である。
【０１１２】
図１４（ｂ）のように、Ａｓを含む第３低濃度拡散領域ＬＤ３は、半導体基板ＳＵＢのうち第２低濃度拡散領域ＬＤ２よりも表層側に設けられている。たとえば、第３低濃度拡散領域ＬＤ３の不純物濃度のピーク値は、第２低濃度拡散領域ＬＤ２の不純物濃度のピーク値よりも高い。これにより、第３低濃度拡散領域ＬＤ３内において、ｎ型の不純物がｐ型の不純物を打ち消している。
【０１１３】
次に、図１５および図１６を用い、第２の実施形態に係る半導体装置の製造方法について説明する。図１５および図１６は、第２の実施形態に係る半導体装置ＳＤの製造方法を説明するための断面図である。第２の実施形態に係る半導体装置ＳＤの製造方法は、以下の点を除いて、第１の実施形態と同様である。
【０１１４】
ここでは、第１の実施形態と同様にして、半導体基板ＳＵＢ上には、ゲート絶縁層ＧＩ、ゲート電極ＧＥおよびオフセットスペーサＯＳが形成されている。
【０１１５】
次いで、図１５（ａ）のように、当該ゲート絶縁層ＧＩ、ゲート電極ＧＥおよびオフセットスペーサＯＳをマスクとして、半導体基板ＳＵＢにｎ型の不純物をイオン注入する（第１低濃度拡散領域形成工程）。第１低濃度拡散領域形成工程において、たとえば、ｎ型不純物はＰであり、加速電圧は１０ｋｅＶ以上１００ｋｅＶ以下であり、ドーズ量は１．０×１０１２／ｃｍ２以上１．０×１０１４／ｃｍ２以下であり、また注入角度は、半導体基板ＳＵＢの法線方向に対して３０°以上８０°以下である。
【０１１６】
次いで、図１５（ｂ）のように、第１低濃度拡散領域ＬＤ１内に、ｐ型の不純物を導入して第２低濃度拡散領域ＬＤ２を形成する（第２低濃度拡散領域形成工程）。第２低濃度拡散領域形成工程において、たとえば、ｐ型不純物はＢＦ２であり、加速電圧は１０ｋｅＶ以上１００ｋｅＶ以下であり、ドーズ量は１．０×１０１２／ｃｍ２以上１．０×１０１４／ｃｍ２以下である。
【０１１７】
次いで、図１６のように、半導体基板ＳＵＢのうち第２低濃度拡散領域ＬＤ２よりも表層側で且つ平面視で第１低濃度拡散領域ＬＤ１と重なる位置に、第１低濃度拡散領域ＬＤ１と異なるｎ型の不純物を導入して第３低濃度拡散領域ＬＤ３を形成する（第３低濃度拡散領域形成工程）。第３低濃度拡散領域形成工程において、たとえば、ｎ型不純物はＡｓであり、加速電圧は３０ＫｅＶ以下であり、ドーズ量は、１．０×１０１１／ｃｍ２以上１．０×１０１４／ｃｍ２以下である。
【０１１８】
次いで、半導体基板ＳＵＢをアニール処理する。これにより、第１低濃度拡散領域ＬＤ１、第２低濃度拡散領域ＬＤ２および第３低濃度拡散領域ＬＤ３における不純物を活性化させる。なお、それぞれの拡散領域を形成した後に、個別にアニール処理を行ってもよい。以降の工程は、第１の実施形態と同様である。
【０１１９】
次に、図１７〜図１９および図１２を用い、比較例１および比較例２と対比しながら、第２の実施形態の効果について説明する。図１７〜図１９は、第１の実施形態の効果を説明するための図である。以下の説明で用いる「比較例１」および「比較例２」は、第１の実施形態の効果についての説明で用いたものと同様である。
【０１２０】
図１７は、比較例１および第２の実施形態について、不純物濃度差の絶対値の分布を示している。図１７（ａ）は、比較例１における不純物濃度差の絶対値の断面プロファイルを示しており、図９（ａ）と同一である。図１７（ｂ）は、第１の実施形態の不純物濃度差の絶対値の断面プロファイルを示している。図１７（ａ）および図１７（ｂ）における太実線は、双方の図においてＰＮ界面を示している。
【０１２１】
図１７（ｂ）のように、第２の実施形態では、半導体基板ＳＵＢのうちゲート電極ＧＥの端部付近において、太実線で囲まれた領域が形成されている。第１の実施形態では半導体基板ＳＵＢの表面まで太実線が繋がっていたが、第２の実施形態では、表面よりも深い領域に太実線で囲まれた領域が形成されている。太実線で囲まれた領域は、上記した第２低濃度拡散領域ＬＤ２である。一方、当該太実線で囲まれた領域よりも表層側の領域は、第３低濃度拡散領域ＬＤ３に相当する。
【０１２２】
図１７（ｃ）は、所定の深さにおける第２の実施形態の不純物濃度差の絶対値を示している。図１７（ｃ）のように、第２の実施形態では、第１の実施形態と同様にして、一点鎖線よりも右側の領域に、第２低濃度拡散領域ＬＤ２が形成されている。
【０１２３】
図１８は、比較例１および第２の実施形態について、電界強度の分布を示している。図１８（ａ）は、比較例１における電界強度の分布を示しており、図１０（ａ）と同一である。図１８（ｂ）は、第２の実施形態の電界強度の分布を示している。図１８（ａ）および図１８（ｂ）における太実線は、上述の図１７における太実線と同一である。
【０１２４】
しかし、図１８（ｂ）のように、第２の実施形態においても、ゲート電極ＧＥとドレイン領域ＤＲとの間の領域において、第２低濃度拡散領域ＬＤ２の存在によって、電界強度の等高線の間隔が若干広くなっている。第１の実施形態と同様に、これは、ドレイン領域ＤＲと逆導電型の第２低濃度拡散領域ＬＤ２との間に、バンド障壁を形成したことにより、電界強度が小さくなったことを示唆している。
【０１２５】
図１８（ｃ）は、所定の深さにおける第２の実施形態の電界強度を示している。なお、図１８（ｃ）における縦方向の一点鎖線は、図１８（ｂ）における一点鎖線と同じ位置である。図１８（ｃ）において、上述のようにバンド障壁が形成されていることによって、第２の実施形態も第１の実施形態と同様に電界強度が小さくなり、当該領域付近において、ホットキャリアの生成を抑制することができる。
【０１２６】
次に、再度、図１２を用い、基板電流の最大値（Ｉｓｕｂｍａｘ）および飽和電流（Ｉｏｎ）を比較する。図１２のように、第２の実施形態では、第１の実施形態と同様にして、逆導電型の拡散領域が設けられていない比較例１に比べて、Ｉｓｕｂｍａｘがおよそ７０％まで抑制されている。
【０１２７】
さらに、第２の実施形態では、飽和電流（Ｉｏｎ）が第１の実施形態よりも大きい。第２の実施形態によれば、ｎ型の第３低濃度拡散領域ＬＤ３が、ｐ型の第２低濃度拡散領域ＬＤ２よりも表層側に設けられている。これにより、ｐ型の第２低濃度拡散領域ＬＤ２によるホットキャリア抑止効果を備えるとともに、チャネル領域付近の抵抗が低減することにより、飽和電流（Ｉｏｎ）を向上させることができる。
【０１２８】
図１９は、第１の実施形態および第２の実施形態における基板電流の最大値（Ｉｓｕｂｍａｘ）およびオフ電流（Ｉｏｆｆ）を示している。図１９のように、第２の実施形態のオフ電流（Ｉｏｆｆ）は、第１の実施形態よりも二桁程度小さい。第２の実施形態では、半導体基板ＳＵＢのチャネル濃度が低減されることにより、ＧＩＤＬ（Ｇａｔｅ  Ｉｎｄｕｃｅｄ  Ｄｒａｉｎ  Ｌｅａｋａｇｅ）起因のオフリーク成分が抑制される。なお、「ＧＩＤＬ」とは、ゲートードレイン間の基板方向へのオフリーク成分のことである。
【０１２９】
以上のように、第２の実施形態によれば、第１の実施形態と同様に、ホットキャリアに対する耐圧を向上させるとともに、飽和電流の減少を抑制することができる。なお、第２の実施形態では、第３低濃度拡散領域ＬＤ３の不純物濃度を調整することにより、所望の基板電流の最大値（Ｉｓｕｂｍａｘ）および飽和電流（Ｉｏｎ）となるように制御することができる。
【０１３０】
さらに第２の実施形態によれば、ＧＩＤＬ（Ｇａｔｅ  Ｉｎｄｕｃｅｄ  Ｄｒａｉｎ  Ｌｅａｋａｇｅ）起因のオフリーク成分が抑制されることにより、オフ電流（Ｉｏｆｆ）を低減することができる。
【０１３１】
（第３の実施形態）
図２０は、第３の実施形態に係る半導体装置ＳＤの構成を示す図である。第３の実施形態は、第３低濃度拡散領域ＬＤ３に相当する領域に第１低濃度拡散領域ＬＤ１と同一の不純物を含んでいる点を除いて、第２の実施形態と同様である。以下、詳細を説明する。
【０１３２】
図２０（ａ）は、第３の実施形態に係る半導体装置ＳＤの断面図である。図２０（ａ）のように、第１低濃度拡散領域ＬＤ１は半導体基板ＳＵＢの表層まで形成されている。半導体基板ＳＵＢの表層付近の領域は、第１低濃度拡散領域ＬＤ１と同一の不純物を含んでいる。当該半導体基板ＳＵＢの表層付近の領域は、第２の実施形態における「第３低濃度拡散領域ＬＤ３」に相当する領域である。このため、図中では、半導体基板ＳＵＢの表層付近の領域を（ＬＤ３）と表記している。
【０１３３】
図２０（ｂ）は、図２０（ａ）のＢ−Ｂ'線断面方向の不純物濃度を示している。図２０（ｂ）のように、第３の実施形態では、第２低濃度拡散領域ＬＤ２の不純物濃度のピーク値は、半導体基板ＳＵＢの表層のうちｎ型の不純物濃度のピーク値よりも高い。また、第２低濃度拡散領域ＬＤ２の不純物濃度の極大点は、半導体基板ＳＵＢの表層よりも深い領域に位置している。なお、半導体基板ＳＵＢの表層付近においては、ｎ型不純物濃度はｐ型不純物濃度よりも高い。
【０１３４】
第３の実施形態に係る半導体装置ＳＤの製造方法は、第２低濃度拡散領域形成工程が異なる点を除いて、第２の実施形態と同様である。
【０１３５】
第１低濃度拡散領域形成工程において、第１低濃度拡散領域ＬＤ１を半導体基板ＳＵＢの表層まで形成する。
【０１３６】
第２低濃度拡散領域形成工程において、半導体基板ＳＵＢの表面よりも深い領域にピークが形成されるようにｐ型の第２低濃度拡散領域ＬＤ２を形成する。このとき、ｎ型の第１低濃度拡散領域ＬＤ１は、半導体基板ＳＵＢの表面側から深さ方向に第２低濃度拡散領域ＬＤ２よりも広い範囲で形成されている。これにより、第２低濃度拡散領域ＬＤ２の不純物濃度のピーク値を、半導体基板ＳＵＢの表層うちｎ型の不純物濃度のピーク値よりも高くする。
【０１３７】
第３の実施形態によれば、第２の実施形態と同様の効果を得ることができる。さらに、第３の実施形態によれば、実質的に第２の実施形態における第３低濃度拡散領域形成工程を含まない。したがって、第３の実施形態では、第２の実施形態よりも製造工程を短くすることができる。
【０１３８】
（第４の実施形態）
図２１は、第４の実施形態に係る半導体装置ＳＤの構成を示す断面図である。第４の実施形態は、ゲート電極ＧＥがメタルゲート電極ＧＥＭを含んでいる点を除いて、第１の実施形態から第３の実施形態と同様である。以下、詳細を説明する。
【０１３９】
図２１（ａ）は、ゲート電極ＧＥ付近の構造を除いて、第１の実施形態と同様である。図２１（ｂ）は、ゲート電極ＧＥ付近の構造を除いて、第２の実施形態と同様である。
【０１４０】
図２１（ａ）および図２１（ｂ）のように、半導体基板ＳＵＢ上には、三層構造のゲート絶縁層ＧＩが設けられている。ゲート電極ＧＥは金属を含んでいる。たとえば、半導体基板ＳＵＢの表面側から順に、ゲート酸化膜ＧＩ１、メタルキャップ層ＧＩ２、およびｈｉｇｈ−ｋ絶縁層ＧＩ３が設けられている。ゲート酸化膜ＧＩ１は、たとえば、シリコンの熱酸化膜である。
【０１４１】
メタルキャップ層ＧＩ２は、ｈｉｇｈ−ｋ絶縁層ＧＩ３と接するように成膜されることで、製造工程においてｈｉｇｈ−ｋ絶縁層ＧＩ３側にドーピングまたは熱拡散する。これにより、ゲート酸化膜ＧＩ１およびｈｉｇｈ−ｋ絶縁層ＧＩ３の間にダイポールを形成する。したがって、後述するメタルゲート電極ＧＥＭの仕事関数を所望の仕事関数に調整することができる。具体的には、メタルキャップ層ＧＩ２は、たとえば、ＬａＯｘ、Ｙ２Ｏ３、ＳｒＯｘ、ＭｇＯ、Ｓｃ、Ｅｒ、またはＳｃおよびＥｒの合金などである。なお、メタルキャップ層ＧＩ２は無くてもよい。
【０１４２】
ｈｉｇｈ−ｋ絶縁層ＧＩ３の比誘電率は、たとえば、ＳｉＯ２よりも高い。ｈｉｇｈ−ｋ絶縁層ＧＩ３は、たとえば、Ｈｆを含んでいる。具体的には、ｈｉｇｈ−ｋ絶縁層ＧＩ３は、たとえば、ＨｆＳｉＯＮ、ＨｆＳｉＯ２、ＨｆＯ２、またはＨｆＺｒＯ２である。
【０１４３】
ｈｉｇｈ−ｋ絶縁層ＧＩ３上には、メタルゲート電極ＧＥＭが設けられている。メタルゲート電極ＧＥＭは、たとえば、Ｔｉ、Ｔａ、Ｍｏ、これらの合金、これらの金属の窒化物、またはこれらの金属とシリコンとの窒化物である。
【０１４４】
また、メタルゲート電極ＧＥＭ上には、ポリシリコンＧＥＰが形成されていてもよい。
【０１４５】
第４の実施形態に係る半導体装置ＳＤの製造方法は、ゲート絶縁層ＧＩおよびゲート電極ＧＥを形成する工程が異なる点を除いて、第１の実施形態と同様である。ゲート絶縁層ＧＩおよびゲート電極ＧＥを形成する工程において、上記した積層構造を形成すればよい。
【０１４６】
第４の実施形態によれば、第１から第３の実施形態と同様の効果を得ることができる。第４の実施形態のように、メタルゲート電極ＧＥＭおよびｈｉｇｈ−ｋ絶縁層ＧＩ３が設けられていてもよい。これにより、ハーフピッチが４０ｎｍ以下の微細化した半導体装置ＳＤを提供することができる。
【０１４７】
（第５の実施形態）
図２２は、第５の実施形態に係る半導体装置ＳＤの構成を示す平面図である。第５の実施形態は、少なくとも第１低濃度拡散領域ＬＤ１および第２低濃度拡散領域ＬＤ２を含むＩ／Ｏトランジスタを備える点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
【０１４８】
図２２のように、Ｉ／Ｏトランジスタおよびコアトランジスタを備えている。ＩＯトランジスタ領域は、平面視でコアトランジスタ領域と異なる領域に設けられている。コアトランジスタは、たとえば、ロジック回路を形成している。Ｉ／Ｏトランジスタは、外部電源とコアトランジスタとの間で、電圧を制御する機能を有している。Ｉ／Ｏトランジスタに印加される電圧は、たとえば、１．５Ｖ以上２０Ｖ以下である。
【０１４９】
Ｉ／Ｏトランジスタは、たとえば、少なくとも第１低濃度拡散領域ＬＤ１および第２低濃度拡散領域ＬＤ２を含んでいる。すなわち、Ｉ／Ｏトランジスタは、たとえば第１の実施形態と同様の構造を有している。これにより、コアトランジスタよりも高電圧が印加されるＩ／Ｏトランジスタにおいて、ホットキャリア特性を向上させることができる。なお、Ｉ／Ｏトランジスタは、第３低濃度拡散領域ＬＤ３を含んでいてもよい。
【０１５０】
また、Ｉ／Ｏトランジスタと異なる領域に、少なくとも第２低濃度拡散領域ＬＤ２を含まない領域が設けられていてもよい。たとえば、ここでは、コアトランジスタには、第２低濃度拡散領域ＬＤ２が設けられていない。このようにトランジスタの機能または印加電圧に応じて、選択的に第２低濃度拡散領域ＬＤ２を形成してもよい。
【０１５１】
第５の実施形態によれば、第１から第３の実施形態と同様の効果を得ることができる。第５の実施形態のように、少なくともＩ／Ｏトランジスタが第１の実施形態と同様の構造を有している。これにより、半導体装置ＳＤのうちで最も高い電圧が印加されるトランジスタのホットキャリア特性を向上させることができる。
【０１５２】
（第６の実施形態）
図２３は、第６の実施形態に係る半導体装置ＳＤの構成を示す断面図である。第６の実施形態は、非対称トランジスタである点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
【０１５３】
図２３のように、第６の実施形態におけるトランジスタは、たとえば、ＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ  Ｄｉｆｆｕｓｅｄ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。ゲート電極ＧＥの片側の端部は、素子分離領域ＤＩＲ上に設けられている。
【０１５４】
ソース領域ＳＲおよびドレイン領域ＤＲは、ゲート電極ＧＥを挟んで非対称に設けられている。ドレイン領域ＤＲ側には、第２低濃度拡散領域ＬＤ２が無くてもよい。
【０１５５】
第６の実施形態によれば、非対称トランジスタ構造であっても、第１から第３の実施形態と同様の効果を得ることができる。
【０１５６】
以上の実施形態において、「第１導電型」はｎ型であり、「第２導電型」はｐ型であり、トランジスタがｎチャネル型のＦＥＴである場合を説明した。以上の実施形態は、この場合に限定されるものではなく、「第１導電型」はｐ型であり、「第２導電型」はｎ型であり、トランジスタがｐチャネル型のＦＥＴであってもよい。この場合、ウェル領域Ｗはｎ型である。このようなｐチャネル型のＦＥＴであっても、第１の実施形態と同様の効果を得ることができる。その他、半導体装置ＳＤがｎチャネル型のＦＥＴとｐチャネル型のＦＥＴとの双方を含む場合、それぞれのＦＥＴに上記実施形態の構造を適用してもよい。
【０１５７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１５８】
ＳＤ  半導体装置
ＳＵＢ  半導体基板
ＤＩＲ  素子分離領域
ＳＲ  ソース領域
ＤＲ  ドレイン領域
ＬＤ１  第１低濃度拡散領域
ＬＤ２  第２低濃度拡散領域
ＬＤ３  第３低濃度拡散領域
ＬＤＸ  ポケット領域
Ｗ  ウェル領域
ＧＩ  ゲート絶縁層
ＧＩ１  ゲート酸化膜
ＧＩ２  メタルキャップ層
ＧＩ３  ｈｉｇｈ−ｋ絶縁層
ＧＥ  ゲート電極
ＧＥＭ  メタルゲート電極
ＧＥＰ  ポリシリコン
ＯＳ  オフセットスペーサ
ＳＷ  サイドウォール
ＳＷ１  サイドウォール
ＳＷ２  サイドウォール
ＩＬ１  層間絶縁層
ＶＡ１  ビア
ＩＣ１  配線
ＩＬ２  層間絶縁層
ＶＡ２  ビア
ＩＣ２  配線
ＥＰ  電極パッド
ＣＰＬ  保護層
【図１】
2013206894.tif 000003
【図２】
2013206894.tif 000004
【図３】
2013206894.tif 000005
【図４】
2013206894.tif 000006
【図５】
2013206894.tif 000007
【図６】
2013206894.tif 000008
【図７】
2013206894.tif 000009
【図８】
2013206894.tif 000010
【図９】
2013206894.tif 000011
【図１０】
2013206894.tif 000012
【図１１】
2013206894.tif 000013
【図１２】
2013206894.tif 000014
【図１３】
2013206894.tif 000015
【図１４】
2013206894.tif 000016
【図１５】
2013206894.tif 000017
【図１６】
2013206894.tif 000018
【図１７】
2013206894.tif 000019
【図１８】
2013206894.tif 000020
【図１９】
2013206894.tif 000021
【図２０】
2013206894.tif 000022
【図２１】
2013206894.tif 000023
【図２２】
2013206894.tif 000024
【図２３】
2013206894.tif 000025