(57)【要約】【課題】回路構成を簡素化して安価に製造できるようにするとともに、ＩＣ化が容易なゼロクロス検出回路を提供できるようにする。【解決手段】第１の交流ラインと第２の交流ラインとの間の交流電圧が各周期において、０または０に近い値となる極性反転タイミングを検出するゼロクロス検出回路であって、前記第２の交流ラインを基準電位とする直流電源と、前記第１の交流ラインと第２の交流ラインとの間に結合した第１の抵抗と、前記第１の抵抗に流れる電流を検出し、検出した電流の極性に関わらず、前記直流電源に接続された第４の抵抗に検出した電流と同じ電流を一定の極性で流す電流検出回路とを備え、前記第４の抵抗と電流検出回路の接続点より出力を取り出す。【選択図】図１
2013178167.tif 000002
【特許請求の範囲】
【請求項１】
第１の交流ラインと第２の交流ラインとの間の交流電圧が各周期において、０または０に近い値となる極性反転タイミングを検出するゼロクロス検出回路であって、
前記第２の交流ラインを基準電位とする直流電源と、
前記第１の交流ラインと第２の交流ラインとの間に結合した第１の抵抗と、
前記第１の抵抗に流れる電流を検出し、検出した電流の極性に関わらず、前記直流電源に接続された第４の抵抗に検出した電流と同じ電流を一定の極性で流す電流検出回路とを備え、
前記第４の抵抗と電流検出回路の接続点より出力を取り出すことを特徴とするゼロクロス検出回路。
【請求項２】
第１の交流ラインと第２の交流ラインとの間の交流電圧が各周期において、０または０に近い値となる極性反転タイミングを検出するゼロクロス検出回路であって、
前記第２の交流ラインを基準電位とする直流電源と、
前記第１の交流ラインと前記第２の交流ラインとの間に結合した第１の抵抗と、
前記第１の交流ラインの電位が前記第２の交流ラインに対し正の場合は、第１の交流ラインから第１の抵抗に流れる電流を検出し、
前記直流電源に接続された第４の抵抗に検出した電流と同じ電流を流す第１の電流検出回路と、
第１の交流ラインの電位が第２の交流ラインに対し負の場合は、第１の抵抗から第１の交流ラインに流れる電流を検出し、前記直流電源に接続された第４の抵抗に検出した電流と同じ電流を流す第２の電流検出回路２０とを備え、
前記第４の抵抗と前記第１の電流検出回路の出力と前記第２の電流検出回路２０の出力との共通接続点より出力を取り出すことを特徴とするゼロクロス検出回路。
【請求項３】
第１の交流ラインと第２の交流ラインとの間の交流電圧が各周期において、０または０に近い値となる極性反転タイミングを検出するゼロクロス検出回路であって、
第２の交流ラインを基準電位とする直流正電源と、ＮＰＮトランジスタで構成されたカレントミラー回路と、第３のベース接地ＮＰＮトランジスタとを備え、
前記カレントミラー回路の電流入力端子は第１の抵抗を介して第１の交流ラインへ接続され、カレントミラー回路の電流出力端子は第４の抵抗を介して直流正電源の出力へ接続され、カレントミラー回路の共通電位端子は第２の交流ラインへ接続され、
第３のベース接地ＮＰＮトランジスタのエミッタは、第１の抵抗とカレントミラー回路の電流入力端子の接続点へ接続され、第３のベース接地ＮＰＮトランジスタのベースは第２の交流ラインへ接続され、第３のベース接地ＮＰＮトランジスタのコレクタは第３のダイオードのカソードに接続され、第３のダイオードのアノードは第４の抵抗とカレントミラー回路の電流出力端子の接続点へ接続され、
第４の抵抗と、カレントミラー回路の電流出力端子と第３のダイオードのアノードとの共通接続点より出力を取り出すことを特徴とするゼロクロス検出回路。
【請求項４】
第１の交流ラインと第２の交流ラインとの間の交流電圧が各周期において、０または０に近い値となる極性反転タイミングを検出するゼロクロス検出回路であって、
第２の交流ラインを基準電位とする直流負電源と、ＰＮＰトランジスタで構成されたカレントミラー回路と、第４のベース接地ＰＮＰトランジスタとを備え、
前記カレントミラー回路の電流入力端子は第１の抵抗を介して第１の交流ラインへ接続され、カレントミラー回路の電流出力端子は第４の抵抗を介して直流負電源の出力端子へ接続され、カレントミラー回路の共通電位端子は第２の交流ラインへ接続され、
第４のベース接地ＰＮＰトランジスタのエミッタは、第１の抵抗とカレントミラー回路の電流入力端子の接続点へ接続され、第４のベース接地ＰＮＰトランジスタのベースは第２の交流ラインへ接続され、
第４のベース接地ＰＮＰトランジスタのコレクタは、第３のダイオードのアノードに接続され、
第３のダイオードのカソードは、カレントミラー回路の電流出力端子と、第４の抵抗との接続点へ接続され、第３のダイオードのカソードと、カレントミラー回路の電流出力端子と、第４の抵抗の共通接続点より出力を取り出すことを特徴とするゼロクロス検出回路。
【請求項５】
前記カレントミラー回路は、前記電流入力端子に接続されている第１のトランジスタと、前記電流出力端子に接続されている第２のトランジスタとを有し、
前記第１のトランジスタのエミッタと前記共通電位端子との間に第２の抵抗と第１のダイオードの並列回路が接続され、
前記第２のトランジスタのエミッタと前記共通電位端子との間に第３の抵抗が接続され、
前記第３のベース接地トランジスタのエミッタと、第１の抵抗と、カレントミラー回路の電流入力端子の接続点の間に第５の抵抗と第２のダイオードの並列回路が接続され、
第２の抵抗と第３の抵抗と第５の抵抗は同じ抵抗値に設定されていることを特徴とする請求項３または４に記載のゼロクロス検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はゼロクロス検出回路に関し、特に、交流電圧が各周期において０または０に近い値となるタイミング（極性反転タイミング）を検出するために用いて好適な技術に関する。
【背景技術】
【０００２】
入力される交流電圧の極性が判定する瞬間を検出するゼロクロス検出回路が負荷に供給する電力を調整する回路の制御に用いられている。
従来のゼロクロス検出回路としては、特許文献１が知られている。特許文献１の図１、図２に記載されているゼロクロス検出回路のように逆方向に２個並列接続したフォトカプラに交流電圧を印加して、入力の交流電圧が低い時はフォトカプラの一次側のＬＥＤが点灯しないことを利用している。
【０００３】
また、特許文献２の図４、図６、特許文献３の図３に記載されているゼロクロス検出回路のように、交流電圧を整流後の電圧でフォトカプラを駆動して、入力の交流電圧が低い時はフォトカプラの一次側のＬＥＤが点灯しないことを利用している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第２７９７３７５号公報（特開平２−２２３２１８号公報）
【特許文献２】特開２００９−８９５５１号公報
【特許文献３】特開平５−２６８７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１にて提案されているゼロクロス検出回路の場合は、コストの高いフォトカプラを２個使用しているので、コストダウンするのが困難である問題点があった。
また、特許文献２、３にて提案されているゼロクロス検出回路もコストの高いフォトカプラを使用している。また、ゼロクロス検出回路専用に整流回路を使うために、更にコストＵＰする問題点があった。さらに、これらの特許文献１、２、３にて提案されているゼロクロス検出回路はＩＣ化に向かない問題点もあった。
本発明は前述の問題点に鑑み、回路構成を簡素化して安価に製造できるようにするとともに、ＩＣ化が容易なゼロクロス検出回路を提供できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明のゼロクロス検出回路は、第１の交流ラインと第２の交流ラインとの間の交流電圧が各周期において、０または０に近い値となる極性反転タイミングを検出するゼロクロス検出回路であって、前記第２の交流ラインを基準電位とする直流電源と、前記第１の交流ラインと第２の交流ラインとの間に結合した第１の抵抗と、前記第１の抵抗に流れる電流を検出し、検出した電流の極性に関わらず、前記直流電源に接続された第４の抵抗に検出した電流と同じ電流を一定の極性で流す電流検出回路とを備え、前記第４の抵抗と電流検出回路の接続点より出力を取り出すことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、整流回路やフォトカプラを使わないでゼロクロス検出回路を構成することが可能となり、ゼロクロス検出回路のコストを低減することができる。
また、本発明の他の特徴によれば、ゼロクロス信号を受ける回路の都合に合わせて、ゼロクロス信号の時間巾を容易に設定することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明のゼロクロス検出回路の動作原理を示すブロック図である。
【図２】第２の実施形態のゼロクロス検出回路の動作原理を示すブロック図である。
【図３】本発明の実施形態を示し、ゼロクロス検出回路の基本構成を示す回路図である。
【図４】実施形態のゼロクロス検出回路の実施形態の構成例を示す回路図である。
【図５】実施形態のゼロクロス検出回路の動作波形を示す図である。
【図６】図４のゼロクロス検出回路において、直流電源Ｅを、ＡＣ電源から整流回路で電源回路を構成する様にした例を示す図である。
【図７】図３に示したゼロクロス検出回路を構成するトランジスタをＮＰＮ型からＰＮＰ型に変更した例を示す回路図である。
【図８】図４に示したゼロクロス検出回路を構成するトランジスタをＮＰＮ型からＰＮＰ型に変更した例を示す回路図である。
【発明を実施するための形態】
【０００９】
（本発明の実施形態）
以下、図面を参照しながら本発明のゼロクロス検出回路の実施形態を説明する。
（第１の実施形態）
図１に、本発明のゼロクロス検出回路の動作原理を示すブロック図を示す。
図１に示すように、本実施形態のゼロクロス検出回路は、第１の交流ラインＬと第２の交流ラインＮとの間の交流電圧が各周期において、０または０に近い値となる極性反転タイミングを検出する第１の電流検出回路１０を備えている。
【００１０】
第１の電流検出回路１０は、共通電位端子Ｇｒと、電流入力端子ＣＩＮと、電流出力端子ＣＯＵＴとを有している。共通電位端子Ｇｒは、第２の交流ラインＮを基準電位とする直流電源Ｅと接続されている。また、電流入力端子ＣＩＮは、第１の抵抗Ｒ１を介して第１の交流ラインＬと接続され、電流出力端子ＣＯＵＴは第４の抵抗Ｒ４を介して直流電源Ｅに接続されている。
【００１１】
このように構成された本実施形態のゼロクロス検出回路は、第１の抵抗Ｒ１に流れる電流を第１の電流検出回路１０が検出し、検出した電流の極性に関わらず、前記直流電源Ｅに接続された第４の抵抗Ｒ４に検出した電流と同じ電流を一定の極性で流し、電流出力端子ＣＯＵＴからゼロクロス信号出力端子ＯＵＴに取り出すことができる。
【００１２】
これにより、本実施形態のゼロクロス検出回路は、電源電圧に影響されない安定した交流ゼロクロス信号を、簡素化した回路構成であり、かつＩＣ化が容易な回路により得ることができる。
【００１３】
（第２の実施形態）
次に、図２を参照しながら本発明のゼロクロス検出回路の第２の実施形態を説明する。
図２に示すように、本実施形態のゼロクロス検出回路は、前述した図１のゼロクロス検出回路の構成に加えて第２の電流検出回路２０を備えている。
【００１４】
第２の電流検出回路２０は、前記第１の電流検出回路１０と同様の構成であり、共通電位端子Ｇｒと、電流入力端子ＣＩＮと、電流出力端子ＣＯＵＴとを有している。共通電位端子Ｇｒは、第２の交流ラインＮを基準電位とする直流電源Ｅと接続されている。また、電流入力端子ＣＩＮは、第１の抵抗Ｒ１を介して第１の交流ラインＬと接続され、電流出力端子ＣＯＵＴは第４の抵抗Ｒ４を介して直流電源Ｅに接続されている。
【００１５】
このように構成された本実施形態のゼロクロス検出回路においては、前記第１の交流ラインＬと前記第２の交流ラインＮとの間に結合した第１の抵抗Ｒ１と、前記第１の交流ラインＬの電位が前記第２の交流ラインＮに対し正の場合は、第１の交流ラインＬから第１の抵抗Ｒ１に流れる電流を第１の電流検出回路１０が検出する。そして、前記直流電源Ｅに接続された第４の抵抗Ｒ４に検出した電流と同じ電流を流す。
【００１６】
第１の交流ラインＬの電位が第２の交流ラインＮに対し負の場合は、第１の抵抗Ｒ１から第１の交流ラインＬに流れる電流を第２の電流検出回路２０が検出し、前記直流電源Ｅに接続された第４の抵抗Ｒ４に検出した電流と同じ電流を流す。そして、前記第４の抵抗Ｒ４と前記第１の電流検出回路１０の電流出力端子ＣＯＵＴと前記第２の電流検出回路２０の電流出力端子ＣＯＵＴとの共通接続点３０ゼロクロス信号出力端子ＯＵＴに取り出すことができる。
【００１７】
（第３の実施形態）
図３に、本実施形態のゼロクロス検出回路の具体例を示す。本実施形態においては、電流検出回路としてカレントミラー回路１０とベース接地トランジスタＱ３を用いている。
第１のＡＣラインＬから第１の抵抗Ｒ１を介して、カレントミラー回路１０の電流入力端子ＣＩＮとベース接地トランジスタＱ３のエミッタに接続されている。
第２のＡＣラインＮは、カレントミラー回路１０の共通電位端子Ｇｒと、ベース接地トランジスタＱ３のベースと直流電源Ｅの基準電位側に接続されている。ベース接地トランジスタＱ３のコレクタは第３のダイオードＤ３のカソードに接続されている。
【００１８】
前記カレントミラー回路１０の電流出力端子ＣＯＵＴは、ゲートＧの入力端子と、前記第３のダイオードＤ３のアノードに接続されると共に、第４の抵抗Ｒ４を介して前記直流電源Ｅの出力端子に接続されている。
【００１９】
次に、動作を説明する。
本実施形態のゼロクロス検出回路は、前述したような構成になっているので、第１のＡＣラインＬの電圧が、第２のＡＣラインＮより正の場合は、第１のＡＣラインＬから第１の抵抗Ｒ１を介してカレントミラー回路１０に電流が流れ込むので、カレントミラー回路１０の出力は等しい大きさの電流を引き込もうとする。
【００２０】
この際に、第３のトランジスタＱ３のベース・エミッタ間は逆方向にバイアスされるので、電流は流れない。そして、カレントミラー回路１０の電流出力端子の電流が小さい間は第４の抵抗Ｒ４での電圧降下が小さいため、ゲートＧの入力はＨｉなので、出力もＨｉとなる。
第１のＡＣラインＬの電圧が、第２のＡＣラインＮよりさらに高くなって第４の抵抗Ｒ４に流れる電流が増えて、ゲートＧの入力が直流電源Ｅの電圧の半分以下に下がる条件で、ゲートＧが動作してＬｏとなる。
【００２１】
この場合の条件を式で示すと、
（（Ｖ−Ｖｃ）/Ｒ１）×Ｒ４＝０．５×ＶＥ    ・・・（１式）
（１式）において、Ｖ：ＡＣラインの電圧、Ｖｃ：カレントミラー回路１０の入力電圧、Ｒ１：第１の抵抗Ｒ１の抵抗値、Ｒ４：第４の抵抗Ｒ１の抵抗値、ＶＥ：直流電源Ｅの電圧、である。
【００２２】
例えば、Ｒ１＝Ｒ４＝２２０ＫΩ、ＶＥ＝５Ｖ、Ｖｃ＝０．７Ｖとすると、「Ｖ＝３．２Ｖ」となる。すなわち、第１のＡＣラインＬの電圧が、第２のＡＣラインＮより３．２Ｖ以内の正方向の条件で、ゼロクロス状態にあることを検出できている。
【００２３】
また、ＡＣラインＬの電圧が、第２のＡＣラインＮより負の場合は、第３のトランジスタＱ３のエミッタから第１の抵抗Ｒ１を介して第１のＡＣラインＬに電流が流れるので、第３のトランジスタＱ３のコレクタに同じ電流が、第３のダイオードＤ３、第４の抵抗Ｒ４を介して直流電源Ｅから供給される。
カレントミラー回路１０の入力は逆バイアスされているため電流は流れない。
【００２４】
第３のダイオードＤ３のアノードはカレントミラー回路１０の出力端子と共通接続されており、この電圧が直流電源Ｅの半分になる条件で、ゲートＧが動作して反転する。
【００２５】
これを式で示すと、（（Ｖ−ＶＦ）/Ｒ１）×Ｒ４＝０．５×ＶＥ    ・・・（２式）
（２式）において、Ｖ：ＡＣラインの電圧、ＶＦ：第３のトランジスタＱ３のベース・エミッタ間の順方向電圧、Ｒ１：第1の抵抗Ｒ１の抵抗値、Ｒ４：第４の抵抗Ｒ４の抵抗値、ＶＥ：直流電源Ｅの電圧、である。
【００２６】
例えば、Ｒ１＝Ｒ４＝２２０ＫΩ、Ｅ＝５Ｖ、ＶＦ＝０．７Ｖとすると、Ｖ＝３．２Ｖとなる。すなわち、ゲートＧの電圧が、第２のＡＣラインＮより３．２Ｖ以内で負方向の条件で、ゼロクロス状態にあることを検出出来ている。すなわち、ＡＣラインの電圧が±３．２Ｖ以内であるときに、ゼロクロス信号を検出できている。
第３のダイオードＤ３はゲートＧの入力電圧が第２のＡＣラインＮの電位より低くなるのを防止するためのものである。
【００２７】
（第４の実施形態）
図４は、本発明のゼロクロス検出回路の実施形態の構成例を示す回路図である。
【００２８】
図４に於いて、第１のＡＣラインＬ、第２のＡＣラインＮからＡＣ１００Ｖー５０Ｈｚ（あるいは６０Ｈz）の電圧が印加されている。
第１のＡＣラインＬから第１の抵抗Ｒ１を介して、第１のトランジスタＱ１のコレクタとベースと、第２のトランジスタＱ２のベースと第５の抵抗Ｒ５と、第２のダイオードＤ２のカソード側に接続されている。
【００２９】
第１のトランジスタＱ１のエミッタは、第２の抵抗Ｒ２の一端と第１のダイオードＤ１のアノードに接続され、第２の抵抗Ｒ２の他端と第１のダイオードＤ１のカソードは、第２のＡＣラインＮに接続されている。
【００３０】
第２のトランジスタＱ２のエミッタは、第３の抵抗Ｒ３を介して第２のＡＣラインＮに接続されている。
第２のダイオードＤ２のアノードと第５の抵抗Ｒ５の他端は、第３のトランジスタＱ３のエミッタに接続されている。
第３のトランジスタＱ３のベースは、第２のＡＣラインＮに接続されている。
【００３１】
直流電源Ｅの出力端子は、第４の抵抗Ｒ４の一端に接続されている。直流電源Ｅの基準電位は、第２のＡＣラインＮに接続されている。
第４の抵抗Ｒ４の他端は、第２のトランジスタＱ２のコレクタ、第３のダイオードＤ３のアノード、ゲートＧの入力端子に接続されている。
【００３２】
第３のダイオードＤ３のカソードは、第３のトランジスタＱ３のコレクタに接続されている。そして、ゲートＧの出力がゼロクロス検出回路の出力端子ＯＵＴに接続されている。
【００３３】
本実施形態のゼロクロス検出回路は、図３に示したカレントミラー回路１０の入力電流と出力電流の整合比を改善する為に第２、第３の抵抗Ｒ２、Ｒ３を追加している例である。
【００３４】
本実施形態は、入力のＡＣラインの電圧が大きくなってカレントミラー回路１０の電流入力側に電流が大きくなる条件でカレントミラー回路１０の出力側の電位が持ち上がるのを防止すると共に、ベース接地トランジスタＱ３のベース・エミッタ間に印加される逆バイアス電圧を制限するための第１のダイオードＤ１を追加し、入力のＡＣラインの電圧が正極性と負極性でゼロクロス検出特性を揃えるために第２、第３の抵抗Ｒ２、Ｒ３と同じ抵抗値の第５の抵抗Ｒ５をベース接地トランジスタＱ３のエミッタに追加している。
さらに、入力のＡＣラインの電圧が負極性の大きな電圧になったときに、カレントミラー回路１０の入力に印加される逆バイアス電圧を制限するための第２のダイオードＤ２を第５の抵抗Ｒ５に並列に追加した例である。
【００３５】
（ゼロクロス点の説明）
前述のように構成された図４のゼロクロス検出回路においては、第１のＡＣラインＬ、第２のＡＣラインＮ間の電位差が小さい場合、すなわち、ゼロクロス点の付近では、第１〜第３のトランジスタＱ１〜Ｑ３に電流が流れない。このため、第４の抵抗Ｒ４で電圧降下が発生せず、ゲートＧの入力はＨｉとなり、出力端子ＯＵＴはＨｉとなる。
【００３６】
（第１のＡＣラインＬが少し正側の場合）
図４で、第１のＡＣラインＬ側の電位が第２のＡＣラインＮより少し正側に振れると、第１のＡＣラインＬ側から第１の抵抗Ｒ１、第１のトランジスタＱ１、第２の抵抗Ｒ２を介して、第２のＡＣラインＮ側に電流が流れる。このため、第２のトランジスタＱ２にもほぼ同じ電流が流れるため、第４の抵抗Ｒ４で電圧降下が発生する。この場合、第３のトランジスタＱ３のベース・エミッタ間は、弱く逆バイアスされるので、第３のトランジスタＱ３には電流が流れない。
【００３７】
第１のＡＣラインＬ側の電位が第２のＡＣラインＮより少し正側に振れて、図４の定数の例では約４Ｖに達すると、第４の抵抗Ｒ４での電圧降下が大きくなって、ゲートＧの入力はＬｏとなり、出力端子ＯＵＴはＬｏとなる。すなわち、ゼロクロス点ではなくなったことを検出している。
【００３８】
（第１のＡＣラインＬが大きく正側の場合）
図４で、第１のＡＣラインＬ側の電位が第２のＡＣラインＮよりさらに大きく正側に振れた場合は、第１のＡＣラインＬ側から第１の抵抗Ｒ１、第１のトランジスタＱ１、第２の抵抗Ｒ２を介して第２のＡＣラインＮ側に流れる電流が大きくなる。このため、第２のトランジスタＱ２の電流も大きくなるが、ほぼ直流電源Ｅの電圧と、第４の抵抗Ｒ４で電流制限された電流までである。
【００３９】
第２の抵抗Ｒ２での電圧降下が第１のダイオーＤ１の順方向電圧に達すると、第１のダイオードＤ１に電流が流れるので、第１のトランジスタＱ１のコレクタ電位は第１のダイオードＤ１の順方向電圧と第１のトランジスタＱ１のベース・エミッ間電圧でクランプされる。これにより、第２のトランジスタＱ２のコレクタの電圧が高くなってしまうことはないので、出力端子ＯＵＴはＬｏのままとなる。又、第３のトランジスタＱ３のベース・エミッタ間の逆バイアス電圧が過大な電圧にならないので、第３のトランジスタＱ３が劣化することはない。図４のゼロクロス検出回路において、定数の例を示すと、Ｒ１＝２２０ＫΩ、Ｒ２＝１０ＫΩ、Ｒ３＝１０ＫΩ、Ｒ４＝２２０ＫΩ、Ｒ５＝１０ＫΩである。
【００４０】
（第１のＡＣラインＬが少し負側の場合）
図４のゼロクロス検出回路で、第１のＡＣラインＬ側の電位が第２のＡＣラインＮより少し負側に振れると、直流電源Ｅから、第４の抵抗Ｒ４、第３のダイオードＤ３、第３のトランジスタＱ３、第５の抵抗Ｒ５を介して第１のＡＣラインＬ側に電流が流れる。第１、第２のトランジスタＱ１、Ｑ２はベース・エミッタが弱く逆バイアスされるので第１、第２のトランジスタＱ１、Ｑ２には電流が流れない。
第１のＡＣラインＬ側の電位が第２のＡＣラインＮよりさらに負側に振れて、図４の定数の例では、約−４Ｖに達すると、第４の抵抗Ｒ４での電圧降下が大きくなって、ゲートＧの入力はＬｏとなり、出力端子ＯＵＴはＬｏとなる。すなわち、ゼロクロス点ではなくなったことを検出する。
【００４１】
（第１のＡＣラインＬが大きく負側の場合）
図４で、第１のＡＣラインＬ側の電位が第２のＡＣラインＮよりさらに負側に振れると、直流電源Ｅから、第４の抵抗Ｒ４、第３のダイオードＤ３、第３のトランジスタＱ３、第５の抵抗Ｒ５を介して第１のＡＣラインＬ側に流れる電流が大きくなる。このため、第３のトランジスタＱ３の電流も大きくなるが、ほぼ直流電源Ｅの電圧と、第４の抵抗Ｒ４で電流制限された電流までである。それ以上は、第３のトランジスタＱ３が飽和して、第３のトランジスタＱ３のベース、すなわち、第２のＡＣラインＮ側から電流が供給される。
【００４２】
第３のダイオードＤ３は、第３のトランジスタＱ３が飽和してコレクタ電位が同トランジスタＱ３のベースより下がってしまうため、ゲートＧの入力が低電位になり過ぎることを防止するためのものである。
【００４３】
第５の抵抗Ｒ５での電圧降下が、第２のダイオーＤ２の順方向電圧に達すると、第２のダイオードＤ２に電流が流れるので、第１のトランジスタＱ１のコレクタ電位は、第２のダイオードＤ２の順方向電圧と第３のトランジスタＱ３のベース・エミッ間電圧でクランプされる。このため、第１、第２のトランジスタＱ１、Ｑ２のベース・エミッタ間の逆バイアス電圧は過大な電圧にならないので、第１、第２のトランジスタＱ１、Ｑ２が劣化することはない。出力端子ＯＵＴはＬｏのままとなっている。
【００４４】
以上、説明した様に、図４のゼロクロス検出回路では、ＡＣラインの電圧が±４Ｖ以下の時にだけ出力がＨｉとなるので、ゼロクロス検出回路として動作していることが分かる。
【００４５】
図５に動作波形を示す。
実効値１００Ｖー５０ＨｚのＡＣ電圧の場合、周期２０ｍＳＥＣに対し、ゼロクロスを検出する信号の期間は、約１００μＳＥＣとなっている。
この時間巾を拡げるには、第１の抵抗Ｒ１を大きくし、第４の抵抗Ｒ４を小さくして、Ｖｃｃを高くすればよい。逆にすれば、時間巾を狭くできる。
【００４６】
図６は、図４の例に対し、直流電源Ｅの代わりに、ＡＣ電源から整流回路で電源回路を構成する様にした例である。
第１のＡＣラインＬ側から、電流制限素子として第１の容量Ｃ１と第６の抵抗Ｒ６の直列回路を介して、第４、第５のダイオードＤ４、Ｄ５により整流して得た第２のＡＣラインＮ側との間の直流出力を、第６のチェナーダイオードで電圧をクランプし、第２の容量Ｃ２で平滑している。
【００４７】
図３、図４に示したゼロクロス検出回路を構成するトランジスタをＮＰＮ型からＰＮＰ型に変更した回路図を図７、図８に示す。
図７、図８のゼロクロス検出回路の構成、動作は図３、図４に示したゼロクロス検出回路と同様であるので、回路説明及び動作説明を省略する。
【００４８】
前述した実施形態においては、電流検出回路の具体例としてカレントミラー回路を用いた例を示したが、カレントミラー回路の他に公知の電流検出回路を用いることができる。
【符号の説明】
【００４９】
１０      カレントミラー回路
ＣＩＮ    電流入力端子
ＣＯＵＴ  電流出力端子
Ｇｒ      共通電位端子
Ｅ        直流電源
Ｒ１〜Ｒ７  抵抗
Ｑ１〜Ｑ３  トランジスタ
Ｄ１〜Ｄ７  ダイオード
Ｃ１、Ｃ２  コンデンサ
Ｌ          第１のＡＣ電源ライン
Ｎ          第２のＡＣ電源ライン
Ｇ          ゲート
【図１】
2013178167.tif 000003
【図２】
2013178167.tif 000004
【図３】
2013178167.tif 000005
【図４】
2013178167.tif 000006
【図５】
2013178167.tif 000007
【図６】
2013178167.tif 000008
【図７】
2013178167.tif 000009
【図８】
2013178167.tif 000010