(57)【要約】【課題】速度比に大きな自由度をもつリサンプル処理技術を提供する。【解決手段】サンプリングレートＦinで入力されるデータ列Ｄinに対して、速度比ｍ／ｎのリサンプル処理を行うために、データ列Ｄinの最新のＰ個のデータとＰ個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するＦＩＲ型のデジタルフィルタ２１と、デジタルフィルタ２１に対するデータ入力間隔をｍ等分する各タイミングのデータ補間に必要な（ｍ×Ｐ）個のフィルタ係数を各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段２５と、デジタルフィルタ２１にｎ個のデータが入力される期間にｎ個おきでｍ個のタイミングについての補間データが時系列に出力されるように、フィルタ係数記憶手段２５からＰ個一組のフィルタ係数を順次選択してＦin・ｍ／ｎのリサンプル速度でデジタルフィルタ２５に与えるフィルタ係数切替手段２６とを備えている。【選択図】図１
2013135401.tif 000002
【特許請求の範囲】
【請求項１】
所定のサンプリングレートＦinで入力されるデータ列に対して、速度比ｍ／ｎ（ただしｍ、ｎは共に整数）のリサンプル処理を行うリサンプル処理装置であって、
前記入力されるデータ列の最新のＰ個のデータとＰ個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するＦＩＲ型のデジタルフィルタ（２１、２１Ａ、２１Ｂ）と、
前記デジタルフィルタに対するデータの入力間隔をｍ等分する各タイミングのデータ補間に必要な（ｍ×Ｐ）個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段（２５）と、
前記デジタルフィルタにｎ個のデータが入力される期間に、ｎ個おきでｍ個のタイミングについての補間データが時系列に出力されるように、前記フィルタ係数記憶手段から前記Ｐ個一組のフィルタ係数を順次選択してＦin・ｍ／ｎのリサンプル速度で前記デジタルフィルタに与えるフィルタ係数切替手段（２６）とを備えたことを特徴とするリサンプル処理装置。
【請求項２】
変調に用いる第１のデータ列を第１のサンプリングレートで出力する第１のデータ列出力手段（３１）と、
変調に用いる第２のデータ列を第１のサンプリングレートと異なる第２のサンプリングレートで出力する第２のデータ列出力手段（３２）と、
前記第１のデータ列と第２のデータ列のサンプリングレートを合わせるために、少なくとも一方のデータ列に対して、速度比ｍ／ｎ（ただしｍ、ｎは共に整数）のリサンプル処理を行うリサンプル処理部（４０、４０Ａ、４０Ｂ）とを有し、
前記リサンプル処理によってサンプリングレートが合わされたデータ列の加算を行い、該加算されたデータ列によりデジタル変調された信号を発生するデジタル変調信号発生装置であって、
前記リサンプル処理部が、
サンプリングレートＦinで入力されるデータ列の最新のＰ個のデータとＰ個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するＦＩＲ型のデジタルフィルタ（２１、２１Ａ、２１Ｂ）と、
前記デジタルフィルタに対するデータの入力間隔をｍ等分する各タイミングのデータ補間に必要な（ｍ×Ｐ）個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段（２５）と、
前記デジタルフィルタにｎ個のデータが入力される期間に、ｎ個おきでｍ個のタイミングについての補間データが時系列に出力されるように、前記フィルタ係数記憶手段から前記Ｐ個一組のフィルタ係数を順次選択してＦin・ｍ／ｎのリサンプル速度で前記デジタルフィルタに与えるフィルタ係数切替手段（２６）とを備えていることを特徴とするデジタル変調信号発生装置。
【請求項３】
所定のサンプリングレートＦinで入力されるデータ列に対して、速度比ｍ／ｎ（ただしｍ、ｎは共に整数）のリサンプル処理を行うリサンプル処理方法であって、
前記入力されるデータ列の最新のＰ個のデータとＰ個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するＦＩＲ型のデジタルフィルタを用い、データの入力間隔をｍ等分する各タイミングのデータ補間を前記デジタルフィルタで行うために必要な（ｍ×Ｐ）個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しておき、
前記デジタルフィルタにｎ個のデータが入力される期間に、ｎ個おきでｍ個のタイミングについての補間データが時系列に出力されるように、前記記憶していた前記Ｐ個一組のフィルタ係数を順次選択してＦin・ｍ／ｎのリサンプル速度で前記デジタルフィルタに与えることで、速度比ｍ／ｎのリサンプル処理を行うことを特徴とするリサンプル処理方法
。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル変調信号発生装置等において、サンプリングレートが異なるデータ列を合成して、その合成したデータ列でデジタル変調した信号を発生する際に、少なくとも一方のデータ列を、他のサンプリングレートでサンプリング（リサンプル）した場合のデータ列に変換するリサンプル処理におけるレート変換の自由度を拡大するための技術に関する。
【背景技術】
【０００２】
デジタル変調信号を発生する装置は、基本的にＩ、Ｑ２相のベースバンドのデータ列を生成し、これらをＤ／Ａ変換器によりそれぞれアナログ信号に変換して直交変調器に入力することで、所望周波数帯でＩ、Ｑの２値に応じて位相・振幅が変化するデジタル変調信号を生成している。
【０００３】
このようなデジタル変調信号を発生する装置は、デジタル変調方式を用いた各種の通信機器の評価に用いられるが、受信評価では、希望波だけでなく、妨害波を加えた場合の特性も重要になっている。
【０００４】
特に、最近では、異なるシンボルレートの希望波と妨害波を組合わせた評価の需要が高まっている。
【０００５】
異なるレートの希望波と妨害波を含む信号を生成する方法としては、２台のデジタル変調信号発生装置を用意し、一方の装置で生成した希望波と他方の装置で発生した妨害波とを合波して評価対象に入力する方式が考えられるが、システムの構成が大規模となってしまい、コスト高となる。
【０００６】
このため、より簡易的な方式として、ベースバンド帯で異なるサンプリングレートのデータ列を合成し、その合成したデータ列でデジタル変調した信号を生成して評価対象に入力することが考えられる。
【０００７】
このようにレートが異なる２つの信号列を合成するためには、両者のレート合わせ処理が必要となり、その処理の最も簡易な方法としては、両者のレートをその最小公倍数の共通レートに変換して加算処理する方法がある（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−２９８６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、多種のサンプリングレートのデータ列を扱う信号発生装置の場合、合成しようとするデータ列のサンプリングレートの種類が多いのに対し、ハードウエア的に制限される周波数帯に入り、且つ最小公倍数のレートに変換できる組合せは限定されてしまい、広範な通信システムの機器の測定に使用できる汎用性に欠けるという問題があった。
【００１０】
特に、加算合成しようとするデータ列のサンプリングレートが近い場合、その最小公倍数が元のレートに比べて非常に大きくなってしまう。例えば、二つのサンプリングレートＦ１、Ｆ２の比が１０１対９９の場合、各レートを９９倍、１０１倍に変換しなければならず、それぞれに対して極めて高速なレート変換処理が要求され、元のサンプリングレートが高速であれば、そのレート変換は極めて困難となる。
【００１１】
本発明は、この問題を解決するためになされたもので、速度比に大きな自由度をもつリサンプル処理技術を提供し、それを用いることで多種のサンプリングレートのデータ列の組合せ試験ができる汎用性の高いデジタル変調信号発生装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明の請求項１のリサンプル処理装置は、
所定のサンプリングレートＦinで入力されるデータ列に対して、速度比ｍ／ｎ（ただしｍ、ｎは共に整数）のリサンプル処理を行うリサンプル処理装置であって、
前記入力されるデータ列の最新のＰ個のデータとＰ個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するＦＩＲ型のデジタルフィルタ（２１、２１Ａ、２１Ｂ）と、
前記デジタルフィルタに対するデータの入力間隔をｍ等分する各タイミングのデータ補間に必要な（ｍ×Ｐ）個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段（２５）と、
前記デジタルフィルタにｎ個のデータが入力される期間に、ｎ個おきでｍ個のタイミングについての補間データが時系列に出力されるように、前記フィルタ係数記憶手段から前記Ｐ個一組のフィルタ係数を順次選択してＦin・ｍ／ｎのリサンプル速度で前記デジタルフィルタに与えるフィルタ係数切替手段（２６）とを備えている。
【００１３】
また、本発明の請求項２のデジタル変調信号発生装置は、
変調に用いる第１のデータ列を第１のサンプリングレートで出力する第１のデータ列出力手段（３１）と、
変調に用いる第２のデータ列を第１のサンプリングレートと異なる第２のサンプリングレートで出力する第２のデータ列出力手段（３２）と、
前記第１のデータ列と第２のデータ列のサンプリングレートを合わせるために、少なくとも一方のデータ列に対して、速度比ｍ／ｎ（ただしｍ、ｎは共に整数）のリサンプル処理を行うリサンプル処理部（４０、４０Ａ、４０Ｂ）とを有し、
前記リサンプル処理によってサンプリングレートが合わされたデータ列の加算を行い、該加算されたデータ列によりデジタル変調された信号を発生するデジタル変調信号発生装置であって、
前記リサンプル処理部を、
サンプリングレートＦinで入力されるデータ列の最新のＰ個のデータとＰ個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するＦＩＲ型のデジタルフィルタ（２１、２１Ａ、２１Ｂ）と、
前記デジタルフィルタに対するデータの入力間隔をｍ等分する各タイミングのデータ補間に必要な（ｍ×Ｐ）個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段（２５）と、
前記デジタルフィルタにｎ個のデータが入力される期間に、ｎ個おきでｍ個のタイミングについての補間データが時系列に出力されるように、前記フィルタ係数記憶手段から前記Ｐ個一組のフィルタ係数を順次選択してＦin・ｍ／ｎのリサンプル速度で前記デジタルフィルタに与えるフィルタ係数切替手段（２６）とにより構成している。
【００１４】
また、本発明の請求項３のリサンプル処理方法は、
所定のサンプリングレートＦinで入力されるデータ列に対して、速度比ｍ／ｎ（ただしｍ、ｎは共に整数）のリサンプル処理を行うリサンプル処理方法であって、
前記入力されるデータ列の最新のＰ個のデータとＰ個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するＦＩＲ型のデジタルフィルタを用い、データの入力間隔をｍ等分する各タイミングのデータ補間を前記デジタルフィルタで行うために必要な（ｍ×Ｐ）個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しておき、
前記デジタルフィルタにｎ個のデータが入力される期間に、ｎ個おきでｍ個のタイミングについての補間データが時系列に出力されるように、前記記憶していた前記Ｐ個一組のフィルタ係数を順次選択してＦin・ｍ／ｎのリサンプル速度で前記デジタルフィルタに与えることで、速度比ｍ／ｎのリサンプル処理を行うことを特徴とする。
【発明の効果】
【００１５】
このように、本発明では、デジタルフィルタに対するデータの入力間隔をｍ等分する各タイミングのデータ補間に必要な（ｍ×Ｐ）個のフィルタ係数を補間の候補である各タイミング毎にまとめて予め記憶しておき、デジタルフィルタにｎ個のデータが入力される期間に、ｎ個おきでｍ個のタイミングについての補間データが時系列に出力されるように、フィルタ係数記憶手段からＰ個一組のフィルタ係数を順次選択してＦin・ｍ／ｎのリサンプル速度でデジタルフィルタに与えるようにしている。
【００１６】
このため、所定のサンプリングレートのデータ列を、二つの整数の比（ｍ／ｎ）で表すことができる広い範囲の速度比でリサンプル処理が行え、これを用いることで、多種のサンプリングレートのデータ列の組合せ加算が可能な汎用性の高いデジタル変調信号発性装置を実現できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態のリサンプル処理装置の構成図
【図２】実施形態のｍ／ｎ＝４のリサンプル処理の動作説明図
【図３】フィルタ係数の格納例と読み出し順を示す図
【図４】実施形態のｍ／ｎ＝４のリサンプル処理のタイミング図
【図５】実施形態のｍ／ｎ＝４／３のリサンプル処理の動作説明図
【図６】実施形態のｍ／ｎ＝４／３のリサンプル処理の動作説明図
【図７】実施形態のｍ／ｎ＝４／３のリサンプル処理の動作説明図
【図８】実施形態のｍ／ｎ＝４／３のリサンプル処理のタイミング図
【図９】Ｉ、Ｑ２相型のリサンプル処理装置の構成図
【図１０】本発明のデジタル変調信号発生装置の実施形態を示す図
【図１１】本発明のデジタル変調信号発生装置の別の実施形態を示す図
【図１２】ｍ／ｎ＝４／５（サンプリングレートを下げる場合）の動作説明図
【発明を実施するための形態】
【００１８】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用したリサンプル処理装置２０の構成を示している。
【００１９】
このリサンプル処理装置２０は、所定のサンプリングレートＦinで入力されるデータ列にＤinに対して、指定された速度比ｍ／ｎ（ただしｍ、ｎは共に整数で、ここではｍ＞ｎとする）のリサンプル処理を行うものであり、デジタルフィルタ２１、フィルタ係数記憶手段２５、フィルタ係数切替手段２６およびフィルタ係数書込手段２７を有している。
【００２０】
デジタルフィルタ２１は、入力データを記憶しつつ順次後段にシフトする複数Ｐ段の縦列に接続されたレジスタ２２１〜２２Ｐと、各レジスタ２２１〜２２Ｐの出力Ｒ１〜ＲＰと、Ｐ個一組のフィルタ係数ｈ（ｉ，１）〜ｈ（ｉ，Ｐ）との積を求める複数Ｐの乗算器２３１〜２３Ｐと、乗算器２３１〜２３Ｐの出力の総和を求める加算器２４とで構成されたタップ数ＰのＦＩＲ型デジタルフィルタである。
【００２１】
このデジタルフィルタ２１は、入力データ間を補間するデータを演算によって求めるためのものであり、インパルス応答Ｆ（Ｘ）＝（sinＸ）／Ｘから得られる係数とデータとの総和が関数波形の中間点（基準点）におけるデータ値を近似するという性質を利用したものである。なお、上記インパルス応答の式に代えて、窓関数Ｗ（Ｘ）を用いた、Ｆ（Ｘ）＝［（sinＸ）／Ｘ］・Ｗ（Ｘ）の式を用いてもよい。
【００２２】
このデータ補間を行うために、フィルタ係数記憶手段２５には、デジタルフィルタ２１に対するデータの入力間隔Ｔｓ＝１／Ｆinをｍ等分する各タイミングのデータ補間に必要な（ｍ×Ｐ）個のフィルタ係数を各タイミング毎にまとめて予め記憶している。
【００２３】
また、フィルタ係数切替手段２６は、デジタルフィルタ２１にｎ個のデータが入力される期間に、ｎ個おきでｍ個のタイミングについての補間データが時系列に出力されるように、フィルタ係数記憶手段２５からＰ個一組のフィルタ係数を順次選択してＦin・ｍ／ｎの速度（リサンプル速度）でデジタルフィルタ２１に与える。
【００２４】
フィルタ係数書込手段２７は、入力データのサンプリングレートＦin、指定された速度比ｍ／ｎに基づいてリサンプル処理に必要なフィルタ係数を算出してフィルタ係数記憶手段２５に記憶させる。
【００２５】
次に、このリサンプル処理装置２０の動作について説明する。
始めに、各部の動作を理解しやすいように、Ｐ＝８、ｍ＝４、ｎ＝１（速度比４）の場合を説明する。
【００２６】
デジタルフィルタ２１に８つの入力データＤin(1)〜Ｄin(8)が入力されたタイミングを基準タイミングｔ＝０とする。このとき、各レジスタ２２１〜２２８の出力Ｒ１〜Ｒ８は、図２の（ａ）のように、Ｒ１＝Ｄin(1)、Ｒ２＝Ｄin(2)、……、Ｒ８＝Ｄin(8)となる。
【００２７】
これらの８つの連続する入力データに対して、リサンプル処理の初期タイミングを、タップ数の中間位置に近いレジスタ（この場合レジスタ２２４とするがレジスタ２２５でもよい）の出力値Ｒ４＝Ｄin(4)とすると、リサンプルで欲しい値は出力値Ｒ４(＝Ｄin(4))そのものであり、これは既知である。
【００２８】
したがって、この場合には、図２の（ｂ）示すように、出力値Ｒ４に乗算するフィルタ係数ｈ（１，４）のみが１で、他のフィルタ係数ｈ（１，１）〜ｈ（１，３）、ｈ（１，５）〜ｈ（１，８）が０の一組のフィルタ係数を乗算すればよく、リサンプル処理による初期出力値Ｄout(1)は、
Ｄout(1)＝ｊ＝１Σ８ｈ（１，ｊ）・Ｒｊ＝１×Ｒｊ
となる（記号ｊ＝１Σ８はｊ＝１〜８までの総和を表す）。
【００２９】
なお、ここでは精度を重視して入力データそのものを出力するフィルタ係数の組を用いたが、後述の補間データ算出に用いるインパルス応答に対応した係数を用いてもよい。
【００３０】
図２の（ａ）において、リサンプルの速度比はｍ／ｎ＝４であるから、入力データＤin(4)、Ｄin(5)の間Ｔｓを４（＝ｍ）分割する各タイミングＱ１〜Ｑ３のうち、Ｑ１のタイミングの補間データを求める必要がある。
【００３１】
そのために、図２の（ｃ）のように、波形中心が初期タイミングからΔＴ＝Ｔｓ／ｍだけシフトしたインパルス応答Ｆ（Ｘ−ΔＴ）を用い、そのシフトした関数Ｆ（Ｘ−ΔＴ）における各レジスタに記憶された８つのデータの各サンプリングタイミング（Ｔｓ間隔）の値を、二組目のフィルタ係数ｈ（２，１）〜ｈ（２，８）としてデジタルフィルタ２１に設定すれば、リサンプルによるタイミングＱ１の出力値Ｄout(2)、
Ｄout(2)＝ｊ＝１Σ８ｈ（２，ｊ）・Ｒｊ
が得られる。
【００３２】
同様に、図２の（ｄ）のように、さらにΔＴシフトしたインパルス応答Ｆ（Ｘ−２ΔＴ）における各レジスタに記憶された８つのデータの各サンプリングタイミング（Ｔｓ間隔）の値を、三組目のフィルタ係数ｈ（３，１）〜ｈ（３，８）としてデジタルフィルタ２１に設定すれば、リサンプルによるタイミングＱ２の出力値Ｄout(3)、
Ｄout(3)＝ｊ＝１Σ８ｈ（３，ｊ）・Ｒｊ
が得られる。
【００３３】
また、図２の（ｅ）のように、さらにΔＴシフトしたインパルス応答Ｆ（Ｘ−３ΔＴ）における各レジスタに記憶された８つのデータの各サンプリングタイミング（Ｔｓ間隔）の値を、四組目のフィルタ係数ｈ（４，１）〜ｈ（４，８）としてデジタルフィルタ２１に設定すれば、リサンプルによるタイミングＱ３の出力値Ｄout(4)、
Ｄout(4)＝ｊ＝１Σ８ｈ（４，ｊ）・Ｒｊ
が得られる。
【００３４】
これによって、入力データＤin(4)を含み、次のデータＤin(5)までの間を補間する４つのリサンプルデータＤout(1)〜Ｄout(4)が得られる。そして、上記処理を、入力データが更新されるまでの間にＴｓ／ｍの間隔で行い、新たなデータＤin(9)が入力されて更新された段階で、その最新のデータＤin(2)〜Ｄin(9)に対して上記同様の処理を行い、これを継続的に行うことで、データＤinに対する速度比ｍ／ｎ＝４のリサンプル処理を行うことができる。
【００３５】
この例でリサンプル処理に必要な４組のフィルタ係数ｈ（１，１）〜ｈ（１，８）、ｈ（２，１）〜ｈ（２，８）、ｈ（３，１）〜ｈ（３，８）、ｈ（４，１）〜ｈ（４，８）は、図３のように、ＲＡＭ等のメモリで構成されるフィルタ係数記憶手段２５にアドレス順に記憶しておき、これをＴｓ／４の時間が経過する毎に順番に且つ循環的に読み出してデジタルフィルタ２１に設定すればよい。
【００３６】
図４は、上記一連の動作をまとめたものであり、図４の（ａ）のように入力データＤinが１つ（＝ｎ）更新される間Ｔｓに、同図（ｂ）のように、二つのデータ間を補間するために必要な４組（＝ｍ）のフィルタ係数がＴｓ／４＝ΔＴの間隔で時系列に順番に且つ循環的に変更されることで、それと同期して同図（ｃ）のように、入力の４倍のサンプリングレートをもつリサンプルデータＤoutが出力されることになる。
【００３７】
なお、前記したように、第１組目のフィルタ係数ｈ（１，１）〜ｈ（１，８）としても、インパルス応答Ｆ（Ｘ）において、各レジスタに記憶された８つのデータの各サンプリングタイミング（Ｔｓ間隔）の値を組として求め、これをデジタルフィルタ２１に設定してもよい。
【００３８】
上記例は、ｍ＝４、ｎ＝１の例で、入力データ間をｍに分割する各ポイントについて、入力データが１つ入力される毎に、各ポイント１個ごとにｍ個の補間データを時系列に求めて出力しており、単純な速度比４のレート変換処理であったが、次に、ｍ＝４、ｎ＝３の動作について説明する。
【００３９】
図５の（ａ）に示すように、８つのデータＤin(1)〜Ｄin(8)がデジタルフィルタ２１の各レジスタに記憶された状態で、図５の（ｂ）のように、一組目のフィルタ係数ｈ（１，１）〜ｈ（１，８）が選択されて、初期のリサンプルデータＤout(1)＝Ｒ１＝Ｄin(4)が出力される。
【００４０】
この場合、前記同様にｍ＝４であるから、処理の初期タイミングに用いる一組目のフィルタ係数および二つの入力データ間をｍ等分するタイミングＱ１〜Ｑ３についてのデータ補間に必要な３組のフィルタ係数は前記例の場合と等しいが、次のリサンプル間隔は、３（＝ｎ）個おき、つまり３ΔＴ遅れたタイミングであるから、図５の（ｃ）のように、初期タイミングから３ΔＴ遅れたタイミングＱ３を波形中心とするインパルス応答Ｆ（Ｘ−３ΔＴ）において、各レジスタに記憶された８つのデータの各サンプリングタイミング（Ｔｓ間隔）の値を組とする前記例で四組目のフィルタ係数ｈ（４，１）〜ｈ（４，８）を選択することで、このタイミングＱ３に対応した２番目のリサンプルデータＤout(2)が出力される。
【００４１】
次のリサンプルデータは、さらに３ΔＴ遅れたタイミング、即ち、図５の（ａ）でレジスタデータＲ５、Ｒ６の間をｍ分割する各タイミングＱ１′〜Ｑ３′のうちのＱ２′のタイミングであるが、そのリサンプルを行う前に、リサンプル処理の初期タイミングから入力データのサンプリング周期Ｔｓが経過して、図６の（ａ）のように、各レジスタ２２１〜２２８の出力値Ｒ１〜Ｒ８は、それぞれデータＤin(2)〜Ｄin(9)に更新されている。
【００４２】
したがって、この入力データ更新タイミングから次のリサンプル対象タイミングＱ２に達したｔ＝Ｔｓ＋２ΔＴのタイミングに、図６の（ｂ）のように、三組目のフィルタ係数ｈ（３，１）〜ｈ（３，８）を選択することで、このレジスタ２２４、２２５のデータＤin(5)、Ｄin(6)間をｍ等分する３つのタイミングＱ１〜Ｑ３のうち、タイミングＱ２に対応した３番目のリサンプルデータＤout(3)が出力されることになる。
【００４３】
さらに次のリサンプルは、図６の状態からさらに３ΔＴ遅れたタイミング、即ち、図６の（ａ）でレジスタデータＲ５、Ｒ６の間をｍ分割する各タイミングＱ１′〜Ｑ３′のうちのＱ１′のタイミングであるが、そのリサンプルを行う前に、リサンプル処理の初期タイミングから入力データのサンプリング周期Ｔｓの２倍の時間（２・Ｔｓ）が経過して、図７の（ａ）のように、各レジスタ２２１〜２２８の出力値Ｒ１〜Ｒ８は、それぞれデータＤin(3)〜Ｄin(10)に更新されている。
【００４４】
したがって、この入力データ更新タイミングから次のリサンプル対象タイミングＱ１に達したｔ＝２Ｔｓ＋ΔＴのタイミングに、図７の（ｂ）のように、二組目のフィルタ係数ｈ（２，１）〜ｈ（２，８）を選択することで、このレジスタ２２４、２２５のデータＤin(6)、Ｄin(7)間をｍ等分する３つのタイミングＱ１〜Ｑ３のうち、タイミングＱ１に対応した４番目のリサンプルデータＤout(4)が出力されることになる。
【００４５】
そして、次のリサンプルは、図７の状態からさらに３ΔＴ遅れたタイミング、即ち、図７の（ａ）でレジスタデータＲ５の出力タイミングであり、そのリサンプルを行う際には、リサンプル処理の初期タイミングからちょうど３・Ｔｓが経過して、各レジスタ２２１〜２２８の出力値Ｒ１〜Ｒ８は、それぞれデータＤin(4)〜Ｄin(11)に更新される。
【００４６】
この状態はレジスタのデータが更新されている以外は、図５の初期状態と等価であり、リサンプル処理の初期状態に戻ったことになるから、この入力データ更新タイミングに合わせて、前記図５の（ｂ）と同様に、一組目のフィルタ係数ｈ（１，１）〜ｈ（１，８）を選択することで、このレジスタ２２４、２２５のデータＤin(7)に等しい５番目のリサンプルデータＤout(5)が出力されることになる。
【００４７】
つまり、このリサンプル処理では、入力データのサンプリング周期Ｔｓの３／４（＝ｎ／ｍ）倍の周期で、フィルタ係数を、
ｈ（１，ｊ）→ｈ（４，ｊ）→ｈ（３，ｊ）→ｈ（２，ｊ）
の順で循環的に読み出して切り替えるようにすることで、入力データＤinに対する速度比４／３（＝ｍ／ｎ）のリサンプル処理を継続的に行っている。
【００４８】
図８は、上記例の入力データ、フィルタ係数切替、リサンプルデータの関係を示すタイミングチャートであり、同図（ａ）のサンプリング周期Ｔｓの入力データＤinが３（＝ｎ）回更新される間に、同図（ｂ）のように３Ｔｓ・／４（＝Ｔｓ・ｎ／ｍ）の間隔で４組のフィルタ係数が前記順番で変更されて、その変更されたフィルタ係数によって算出されたリサンプルデータが同図（ｃ）のように出力されることになる。なお、周期を速度に換算すれば、フィルタ係数の切替速度およびリサンプル速度は、Ｆin・ｍ／ｎとなる。
【００４９】
以上、Ｐ＝８、ｍ＝４、ｎ＝３の簡単な例を説明したが、デジタルフィルタ２１のタップ数Ｐは、インパルス応答をシフトすることで生じる非対称性による補間誤差を少なくするために十分な数であれば任意である。
【００５０】
例えば、データ長１６ビットでタップ数Ｐ＝２８の場合で、シンボルレート３．８４ＭＨｚのＷ−ＣＤＭＡ用変調データと、シンボルレート２７０．８３３ｋＨｚを１２倍オーバサンプリングした３．２５ＭＨｚのＧＳＭ（登録商標）用変調データを加算合成する際に、ＧＳＭ（登録商標）用変調データに対し、速度比ｍ／ｎ＝３８４／３２５のリサンプル処理を行って合波したところ、ＧＳＭ（登録商標）については位相誤差０．２２deg 、Ｗ−ＣＤＭＡについては変調誤差比（ＥＶＭ）０．５１パーセントと測定され、リサンプル処理の有無で殆ど変化がないことを確認している。
【００５１】
また、リサンプル処理の速度比ｍ／ｎを決める整数ｍ、ｎの範囲は任意であるが、ｍ、ｎの上限を１０２４程度に設定しておけば、現在使用されている多くのデジタル変調のシンボルレートの組み合わせに対応可能である。
【００５２】
上記各例では、一系列の入力データに対するリサンプル処理を説明したが、デジタル変調用のＩ、Ｑ２相のデータ列に用いる場合には、図９のリサンプル処理装置２０′のように、所定のサンプリングレート（シンボルレート）で同期して入力される２相データＩin、Ｑinを、前記デジタルフィルタ２１と同一構成の二つのデジタルフィルタ２１Ａ、２１Ｂに入力するとともに、その積和演算に用いる共通のフィルタ係数をフィルタ係数切替手段２５によって前記同様に切替えれば、速度比ｍ／ｎでリサンプルされた２相データＩout、Ｑoutを得ることができる。
【００５３】
図１０は、図９に示したＩ、Ｑ２相型のリサンプル処理装置２０′をリサンプル処理部４０として有するデジタル変調信号発生装置３０の構成を示している。
【００５４】
このデジタル変調信号発生装置３０は、変調に用いるＩ、Ｑ２相の組からなる第１のデータ列Ｄ１を第１のサンプリングレートＦin1で出力する第１のデータ列出力手段３１と、同様にＩ、Ｑ２相の組からなる変調に用いる第２のデータ列Ｄ２を第１のサンプリングレートＦin1と異なる第２のサンプリングレートＦin2で出力する第２のデータ列出力手段３２とを有している。
【００５５】
ここで、第１のサンプリングレートＦin1より第２のサンプリングレートＦin2が低い（Ｆin1＞Ｆin2）とし、サンプリングレートが低い方の第２のデータ列Ｄ２を前記したＩ、Ｑ２相型のリサンプル処理装置２０′と同構造のリサンプル処理部４０に入力するとともに、速度比ｍ／ｎ＝Ｆin1／Ｆin2を、装置の種々のパラメータを設定するための設定部４１によって指定する。
【００５６】
これにより、リサンプル処理部４０からは、データ列Ｄ２のＩ、Ｑの元の波形を、それぞれＦin2・（ｍ／ｎ）の速度、即ち、第１のデータ列Ｄ１のサンプリングレートＦin1と等しいレートでリサンプリングして得られるＩ、Ｑ２相の組からなるデータ列Ｄ２′が出力される。
【００５７】
このリサンプル処理で得られたデータ列Ｄ２′は、第１のデータ列Ｄ１とともに同一レート（Ｆin1）でゲイン調整部４２に入力され、加算によるビットオーバーフローを防ぐとともに両者の振幅比α／βが設定部４１から指定された振幅比となるように制限処理され、加算部４３に同一レート（Ｆin1）で入力されて加算される。
【００５８】
この加算結果のＩ、Ｑ２相の組からなるデータ列Ｄsumは、第１のサンプリングレートＦin1で２チャンネル型のＤ／Ａ変換器４４に入力されて、Ｉ、Ｑ２相の組からなるアナログ信号Ａsumに変換されて直交変調器４５に入力される。
【００５９】
直交変調器４６は、アナログ信号ＡsumのＩ成分と所定のローカル信号との積と、Ｑ成分とローカル信号を９０度移相した移相ローカル信号との積とを合波して、互いに直交するＩ、Ｑ成分によって決まる振幅・位相で変調された高周波のデジタル変調信号ＲＦsumを出力する。デジタル変調信号ＲＦsumの周波数は、設定部４１によって設定される。
【００６０】
このデジタル変調信号ＲＦsumは、第１のデータ列Ｄ１と第２のデータ列Ｄ２の加算結果に対応した変調が掛けられており、両データ列に対するゲインを種々変えることで、このデジタル変調信号ＲＦsumを受信する機器の２波受信動作を検証することができる。
【００６１】
上記デジタル変調信号発生装置３０は、加算しようとする二つのデータ列の一方に対するリサンプル処理を行って他方のサンプリングレートに一致させていたが、図１１に示すデジタル変調信号発生装置３０′のように、加算しようとする二つのデータ列にそれぞれリサンプル処理ができるように、同一構成の二組のリサンプル処理部４０Ａ、４０Ｂを設けておけば、Ｄ／Ａ変換器４５以降で扱うハードウエア上の周波数領域の制限に対してさらに大きな自由度をもたせることができる。
【００６２】
例えば、Ｄ／Ａ変換器４５以降の処理で許容される周波数領域がＦａ±ΔＦの場合で、前記した第１のサンプリングレートＦin1がこの周波数領域に入らない場合には、両データＤ１、Ｄ２に対して、レート変換が必要となる。
【００６３】
この場合、整数ｍ、ｍ′、ｎ、ｎ′について以下の条件を満たすことが必要となる。
Ｆａ−ΔＦ≦Ｆin1・（ｍ／ｎ）＝Ｆin2・（ｍ′／ｎ′）≦Ｆａ＋ΔＦ
【００６４】
上記条件を満たす整数ｍ、ｍ′、ｎ、ｎ′が見つかれば、データ列Ｄ１に対してはリサンプル処理部４０Ａにおいて速度比ｍ／ｎのリサンプル処理を行い、データ列Ｄ２に対してはリサンプル処理部４０Ｂにおいて速度比ｍ′／ｎ′のリサンプル処理を行うことで、両データのサンプリングレートを、許容される周波数領域内で一致させることができ、ハードウエア上の制限があっても、種々のサンプリングレートのデータ列の合波が可能となり、極めて高い汎用性を与えることができる。
【００６５】
なお、上記説明では、サンプリングレートを高く（ｍ＞ｎ）する場合について説明したが、ｍ＜ｎ（レートを下げる）のリサンプル処理も同様に可能であり、この場合でも、元のデータ間をｍ等分の各タイミングの補間データを得るためのフィルタ係数を求めておき、ｎ個のデータ列が入力される毎に、各タイミングのｎ個おきにｍ個の補間データが時系列に出力されるようにフィルタ係数の切替を行えばよい。
【００６６】
例えば、図１構成のリサンプル処理装置２０でｍ＝４、ｎ＝５の場合の初期処理は、前記図５の（ａ）、（ｂ）に示したように、二つのデータ間を４等分する各タイミングＱ１〜Ｑ３についての補間データを求めておいて、初期リサンプル値Ｄout(1)＝Ｄin(4)を、第１番目のフィルタ係数ｈ（１，１）〜ｈ（１，８）を用いて出力させる。
【００６７】
そして、次のリサンプル値は５ΔＴ（＝ｎ・ΔＴ）遅れたタイミングＱ１′であるから、図１２の（ａ）のように次の入力データ更新がされた後のΔＴ経過タイミングＱ１（ｔ＝Ｔｓ＋ΔＴ）に、同図（ｂ）のようにフィルタ係数を第２番目のフィルタ係数ｈ（２，１）〜ｈ（２，８）に切り替えることで、第２番目のリサンプル値Ｄout(2)を出力させる。以下同様に、入力データが５回更新される間に、５つおきに４つの補間データが時系列に出力されるようにフィルタ係数を切り替えることで、速度比４／５のリサンプル処理が行え、これを上記デジタル変調信号発生装置３０、３０′に用いることで、さらにデータ列の組合せの自由度が増すことになる。
【符号の説明】
【００６８】
２０、２０′……リサンプル処理装置、２１、２１Ａ、２１Ｂ……デジタルフィルタ、２２……レジスタ、２３……乗算器、２４……加算器、２５……フィルタ係数記憶手段、２６……フィルタ係数切替手段、２７……フィルタ係数書込手段、３０、３０′……デジタル変調信号発生装置、３１……第１のデータ列出力手段、３２……第２のデータ列出力手段、４０、４０Ａ、４０Ｂ……リサンプル処理部、４１……設定部、４２……ゲイン調整部、４３……加算部、４４……Ｄ／Ａ変換器、４５……直交変調器
【図１】
2013135401.tif 000003
【図２】
2013135401.tif 000004
【図３】
2013135401.tif 000005
【図４】
2013135401.tif 000006
【図５】
2013135401.tif 000007
【図６】
2013135401.tif 000008
【図７】
2013135401.tif 000009
【図８】
2013135401.tif 000010
【図９】
2013135401.tif 000011
【図１０】
2013135401.tif 000012
【図１１】
2013135401.tif 000013
【図１２】
2013135401.tif 000014