(57)【要約】【課題】高い解像度および画質を有する大型の固体撮像装置を製造するために有利な技術を提供する。【解決手段】複数のフォトリソグラフィー工程を経て固体撮像装置を製造する製造方法において、前記複数のフォトリソグラフィー工程は、複数のフォトマスクを使って基板を露光する分割露光工程を含む少なくとも１つの第１リソグラフィー工程と、１つのフォトマスクを使って前記基板を露光する非分割露光工程を含む少なくとも１つの第２リソグラフィー工程とを含み、前記少なくとも１つの第１リソグラフィー工程は、前記基板に活性領域１１０を定義するためのレジストパターンを形成する工程と、電荷蓄積領域１１２を定義するためのレジストパターンを形成するリソグラフィー工程とを含む。【選択図】図３
2013182943.tif 000002
【特許請求の範囲】
【請求項１】
複数のフォトリソグラフィー工程を経て固体撮像装置を製造する製造方法であって、
前記複数のフォトリソグラフィー工程は、複数のフォトマスクを使って基板を露光する分割露光工程を含む少なくとも１つの第１リソグラフィー工程と、１つのフォトマスクを使って前記基板を露光する非分割露光工程を含む少なくとも１つの第２リソグラフィー工程とを含み、
前記少なくとも１つの第１リソグラフィー工程は、前記基板に活性領域を定義するためのレジストパターンを形成する工程と、電荷蓄積領域を定義するためのレジストパターンを形成するリソグラフィー工程とを含む、
ことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記少なくとも１つの第１リソグラフィー工程は、前記電荷蓄積領域の上に配置された半導体領域を定義するためのレジストパターンを形成するリソグラフィー工程を含み、
前記半導体領域の導電型は、前記電荷蓄積領域の導電型とは異なる、
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記少なくとも１つの第１リソグラフィー工程は、隣り合う前記電荷蓄積領域の間に配置されたポテンシャルバリア領域を定義するためのレジストパターンを形成するリソグラフィー工程を含み、前記ポテンシャルバリア領域の導電型は、前記電荷蓄積領域の導電型とは異なる、
ことを特徴とする請求項１又は２に記載の固体撮像装置の製造方法。
【請求項４】
前記少なくとも１つの第１リソグラフィー工程は、素子分離領域の周囲に配置されるチャネルストップ領域を定義するためのレジストパターンを形成するリソグラフィー工程を含む、
ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置の製造方法。
【請求項５】
前記固体撮像装置は、画素アレイ部および周辺回路部を含み、前記画素アレイ部を構成する素子は、共通のウエル領域の中に形成され、前記周辺回路部は、前記ウエル領域の外側に形成され、
前記少なくとも１つの第２リソグラフィー工程は、前記基板に前記ウエル領域を定義するためのレジストパターンを形成するリソグラフィー工程を含む、
ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置の製造方法。
【請求項６】
前記少なくとも１つの第２リソグラフィー工程は、遮光パターンを定義するためのレジストパターンを形成するリソグラフィー工程を含む、
ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
１つの層のパターンを形成するために複数のフォトマスク（レチクル）を使って複数の分割領域を別個に露光する方法がある。このような方法を分割露光と呼ぶことにする。また、１つの層のパターンを形成するために１つのフォトマスクを使って１つの領域を露光する方法がある。このような方法を非分割露光と呼ぶことにする。なお、「層」の概念には、ポリシリコン配線層およびメタル配線層などのように半導体基板の上に配置される配線層のほか、基板に対するイオン注入によって形成されうる不純物領域の二次元的配列で構成されるような半導体基板中の層も含まれるものとする。
【０００３】
特許文献１には、ステッパのフィールドサイズ以上の大きさを有する光電変換装置を分割露光によって形成する方法が開示されている。特許文献２には、半導体装置の動作に実質的な影響を与える層およびその下の層に関しては非分割露光を通して形成し、半導体装置の動作に実質的な影響を与える層よりも上の層に関しては分割露光を通して形成することが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−６８４９号公報
【特許文献２】特開２００４-１１１８６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、広い領域を露光可能な露光装置は、狭い領域を露光可能な露光装置よりも解像度が低く、アライメント精度も低い。固体撮像装置の撮像領域が大型化した場合に、それを非分割露光によって形成しようとすると、解像度およびアライメント精度が低い露光装置を使用する必要がある。しかしながら、その場合に、その露光装置の解像度によって画素数が制限されたり、画質が制限されたりしうる。そこで、分割露光を適用して固体撮像装置を製造せざるを得なくなるが、あらゆる層を分割露光で形成しようとすると、フォトマスクのコスト、リソグラフィー工程のコスト、露光装置のコストなどが大きくなる。
【０００６】
なお、特許文献２に開示された方法は、高い解像度およびアライメント精度が要求される層およびその下の層を非分割露光で形成しようとする思想に基づくものであり、この方法では、高い解像度および画質を有する大型の固体撮像装置を製造することは難しい。
【０００７】
本発明は、高い解像度および画質を有する大型の固体撮像装置を製造するために有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１つの側面は、複数のフォトリソグラフィー工程を経て固体撮像装置を製造する製造方法に係り、前記複数のフォトリソグラフィー工程は、複数のフォトマスクを使って基板を露光する分割露光工程を含む少なくとも１つの第１リソグラフィー工程と、１つのフォトマスクを使って前記基板を露光する非分割露光工程を含む少なくとも１つの第２リソグラフィー工程とを含み、前記少なくとも１つの第１リソグラフィー工程は、前記基板に活性領域を定義するためのレジストパターンを形成する工程と、電荷蓄積領域を定義するためのレジストパターンを形成するリソグラフィー工程とを含む。
【発明の効果】
【０００９】
本発明によれば、高い解像度および画質を有する大型の固体撮像装置を製造するために有利な技術が提供される。
【図面の簡単な説明】
【００１０】
【図１】本発明の製造方法によって製造されうる固体撮像装置を例示する図。
【図２】図１に例示された固体撮像装置の画素アレイ部の部分的な構成を示す図。
【図３】固体撮像装置の製造方法を例示的に示す図。
【図４】活性領域と電荷蓄積領域の形成において分割露光工程を含むリソグラフィー工程を適用することの優位性を説明する図。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
【００１２】
図１には、本発明の製造方法によって製造されうる固体撮像装置１が例示されている。固体撮像装置１は、例えば、ＭＯＳ型イメージセンサまたはＣＣＤイメージセンサとして構成されうる。固体撮像装置１は、複数行および複数列を構成するように複数の画素が配列された画素アレイ部１０と、画素アレイ部１０を駆動および／または制御する周辺回路部２０とを有する。周辺回路部２０は、例えば、行選択回路（例えば行走査回路）、列選択回路（例えば列走査回路）、信号読出回路および制御回路などを含みうる。画素アレイ部１０を構成する素子（例えば、光電変換部、トランジスタ）は、共通のウエル領域５０に配置され、周辺回路部２０を構成する素子（例えば、トランジスタ）は、ウエル領域５０の外側に配置されうる。
【００１３】
本発明の実施形態における製造方法は、複数のフォトリソグラフィー工程を経て固体撮像装置１を製造するものである。該複数のフォトリソグラフィー工程は、少なくとも１つの第１リソグラフィー工程と、少なくとも１つの第２リソグラフィー工程とを含む。ここで、各第１リソグラフィー工程は、複数のフォトマスクを使って基板を露光（分割露光）する分割露光工程を含む。各第２リソグラフィー工程は、１つのフォトマスクを使って基板を露光（非分割露光）する非分割露光工程を含む。固体撮像装置１を製造するための基板（例えば半導体基板）は、典型的には複数のチップ領域を含み、各チップ領域に１つの固体撮像装置１が形成され、その後に該基板がダイシングされうる。
【００１４】
分割露光工程では、各チップ領域は、分割線ＳＬで複数の領域、例えば、第１領域Ｒ１０および第２領域Ｒ２０に分割して露光される。より具体的には、分割露光工程では、第１領域Ｒ１０が第１フォトマスクを使用して露光され、第２領域Ｒ２０が第２フォトマスクを使用して露光される。ここで、第１フォトマスクおよび第２フォトマスクは、互いに異なる部材に形成されてもよいし、１つの部材の互いに異なる領域に形成されてもよい。
【００１５】
図２（ａ）は、図１に例示された固体撮像装置１の画素アレイ部１０の分割線ＳＬ付近における構成を模式的に示す平面図である。図２（ｂ）は、図２（ａ）のＡ−Ａ’線にそった断面の構成を模式的に示す断面図である。なお、図２（ａ）、（ｂ）において、カラーフィルタ、マイクロレンズなどが省略されている。固体撮像装置１の画素アレイ部１０は、活性領域１１０と、素子分離領域１１１とを含みうる。素子分離領域１１１は、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）またはＬＯＣＯＳ(Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ)でありうる。活性領域１１０には、光電変換部ＰＤおよび複数のトランジスタＴＲが配置されている。本実施形態では、素子分離領域１１１には、ＳＴＩ１１７が形成されている。
【００１６】
ウエル領域５０は、半導体領域６０の上に形成されうる。ウエル領域５０の導電型（例えばＰ型）は、例えば、半導体領域６０の導電型と同じであり、不純物濃度は半導体領域６０の不純物濃度よりも低く設定されうる。光電変換部ＰＤは、ウエル領域５０に形成された電荷蓄積領域１１２を含みうる。電荷蓄積領域１１２の導電型（例えばＮ型）は、ウエル領域５０の導電型（例えばＰ型）と異なる。光電変換部ＰＤは、電荷蓄積領域１１２の上に配置された半導体領域（表面保護領域）１１６を含みうる。半導体領域１１６の導電型（例えばＰ型）は、電荷蓄積領域１１２の導電型（例えばＮ型）と異なる。
【００１７】
複数のトランジスタＴＲの１つは、例えば、光電変換部ＰＤに蓄積された電荷をフローティングディフュージョンＦＤに転送する転送トランジスタでありうる。ここで、フローティングディフュージョンＦＤの導電型（例えばＮ型）は、電荷蓄積領域１１２の導電型と同じである。複数のトランジスタＴＲの他の１つは、フローティングディフュージョンＦＤの電位に応じた信号を垂直信号線（不図示）に出力する増幅トランジスタでありうる。複数のトランジスタＴＲの更に他の１つは、フローティングディフュージョンＦＤの電位をリセットするリセットトランジスタでありうる。トランジスタＴＲのゲート電極は、例えば、ポリシリコンパターン１１３で構成されうる。活性領域１１０およびポリシリコンパターン１１３には、コンタクトホール１１４に充填されたプラグが接続されうる。当該プラグには、メタル配線パターン（第１配線層パターン）１１５が接続されうる。図２（ａ）、（ｂ）では、省略されているが、第１配線層パターンとしてのメタル配線パターン１１５の上には、第２配線層パターンが配置されうる。また、第２配線層パターンには、第３配線層パターンが配置されてもよい。固体撮像装置１は、典型的には、遮光パターン１２０を有しうる。
【００１８】
分割露光工程を含む少なくとも１つの第１リソグラフィー工程は、例えば、基板Ｓに活性領域１１０を定義するためのレジストパターンを形成するリソグラフィー工程を含みうる。活性領域１１０は、それを定義するためのレジストパターンの開口部（基板Ｓの露出部）に素子分離領域１１１を形成することによって定義されうる。
【００１９】
前記少なくとも１つの第１リソグラフィー工程は、基板Ｓに電荷蓄積領域１１２を定義するためのレジストパターンを形成するリソグラフィー工程を含みうる。光電変換部ＰＤが電荷蓄積領域１１２および半導体領域１１６を含む場合、前記少なくとも１つの第１リソグラフィー工程は、更に、基板Ｓに半導体領域１１６を定義するためのレジストパターンを形成するリソグラフィー工程を含みうる。
【００２０】
前記少なくとも１つの第１リソグラフィー工程は、更に、隣り合う電荷蓄積領域１１２の間に配置されたポテンシャルバリア領域１１９を定義するためのレジストパターンを形成するリソグラフィー工程を含みうる。ここで、ポテンシャルバリア領域１１９の導電型（例えばＰ型）は、電荷蓄積領域１１２の導電型とは異なる。前記少なくとも１つの第１リソグラフィー工程は、更に、素子分離領域１１１の周囲（下面を含む）に配置されるチャネルストップ領域１１８を定義するためのレジストパターンを形成するリソグラフィー工程を含みうる。ここで、チャネルストップ領域１１８の導電型は、電荷蓄積領域１１２の導電型とは異なる。
【００２１】
非分割露光工程を含む少なくとも１つの第２リソグラフィー工程は、例えば、基板Ｓにウエル領域５０（図１参照）を定義するためのレジストパターンを形成するリソグラフィー工程を含みうる。前記少なくとも１つの第２リソグラフィー工程は、更に、遮光パターン１２０を定義するためのレジストパターンを形成するリソグラフィー工程を含みうる。
【００２２】
設計および製造の観点で許容される場合、前記少なくとも１つの第２リソグラフィー工程は、ゲート電極を含むポリシリコンパターン１１３を定義するためのレジストパターンを形成するリソグラフィー工程を含んでもよい。設計および製造の観点で許容される場合、前記少なくとも１つの第２リソグラフィー工程は、メタル配線パターン１１５または他の不図示のメタル配線パターンを形成するリソグラフィー工程を含んでもよい。
【００２３】
以下、図１〜図３を参照しながら固体撮像装置１の製造方法を例示的に説明する。まず、基板Ｓとしてシリコン基板を準備し、非分割露光工程を含む第２リソグラフィー工程によって、基板Ｓの上に、ウエル領域５０を定義する第１レジストパターンを形成する。そして、第１レジストパターンをイオン注入マスクとして基板Ｓにイオンを注入することによってウエル領域５０を形成する（図１、図２（ｂ）参照）。ここで、ウエル領域５０の形成後に、ポテンシャルバリア領域１１９を形成することができる。ポテンシャルバリア領域１１９を定義するためのレジストパターンは、分割露光工程を含む第１リソグラフィー工程によって形成されることが好ましい。
【００２４】
次いで、分割露光工程を含む第１リソグラフィー工程によって、基板Ｓの上に、活性領域１１０を定義するための第２レジストパターンを形成する。第２レジストパターンは、素子分離領域１１１を形成すべき領域を露出させる開口を有する。第２レジストパターンをエッチングマスクとして基板Ｓをエッチングしてトレンチを形成する。次いで、該トレンチにイオンを注入することによってチャネルストップ領域１１８を形成し、その後、該トレンチに絶縁膜を形成することによってＳＴＩで構成された素子分離領域１１１を形成する（図２（ａ）、図２（ｂ）、図３（ａ）参照）。ここで、チャネルストップ領域１１８を形成するためのマスクとして、第２レジストパターンとは異なるレジストパターンを形成してもよい。この場合、分割露光工程を含む第１リソグラフィー工程によって当該マスクを形成することが好ましい。このような工程に代えて、ＬＯＣＯＳ法によって素子分離領域１１１を形成してもよい。ここで、ポテンシャルバリア領域１１９を形成してもよい。
【００２５】
次いで、分割露光工程を含む第１リソグラフィー工程によって、基板Ｓの上に、電荷蓄積領域１１２を定義するための第３レジストパターンを形成する。そして、第３レジストパターンをマスクとして基板Ｓにイオンを注入することによって電荷蓄積領域１１２を形成する（図２（ａ）、図２（ｂ）、図３（ａ）参照）。ここで、この実施形態では、活性領域１１０を定義するための第２レジストパターンおよび電荷蓄積領域１１２を定義するための第３レジストパターンは、分割露光工程を含む第１リソグラフィー工程で形成される。これにより、活性領域１１０（または素子分離領域１１１）と電荷蓄積領域１１２とを正確に位置合わせすることができ、画素アレイ部１０を構成する複数の画素の全体にわたって感度やノイズ（例えば暗電流ノイズ）を均一化することができる。活性領域１１０（または素子分離領域１１１）と電荷蓄積領域１１２とのアライメント誤差が大きくなると、電荷蓄積領域１１２とそれに接する領域とのＰＮ接合容量が低下し、感度が低下しうる。また、活性領域１１０（または素子分離領域１１１）と電荷蓄積領域１１２とのアライメント誤差が大きくなると、電荷蓄積領域１１２と素子分離領域１１１が接触しうる。この場合、暗電流ノイズが増加したり、暗電流ノイズの領域間ばらつきが大きくなったりしうる。
【００２６】
次いで、基板Ｓの上にポリシリコン膜を形成する。そして、分割露光工程を含む第１リソグラフィー工程、又は、非分割露光工程を含む第２リソグラフィー工程によって、ゲート電極を含むポリシリコンパターン１１３を定義するための第４レジストパターンを形成する。次いで、第４レジストパターンをエッチングマスクとしてポリシリコン膜をエッチングすることによってポリシリコンパターン１１３を形成する（図２（ａ）、図２（ｂ）、図３（ｂ）参照）。ここで、半導体領域１１６を形成する場合には、そのための第５レジストパターンを形成し、第５レジストパターンをイオン注入マスクとして基板Ｓにイオンを注入することによって半導体領域１１６を形成することができる。第５レジストパターンは、分割露光工程を含む第１リソグラフィー工程で形成されることが好ましいが、非分割露光工程を含む第２リソグラフィー工程で形成されてもよい。
【００２７】
次いで、ポリシリコンパターン１１３が形成された基板Ｓの上に層間絶縁膜（不図示）を形成する。そして、第６レジストパターンを形成し、第６レジストパターンをエッチングマスクとして層間絶縁膜（不図示）をエッチングすることによってコンタクトホール１１４を形成する（図２（ａ）、図２（ｂ）、図３（ｃ）。ここで、第６レジストパターンは、分割露光工程を含む第１リソグラフィー工程で形成されることが好ましいが、非分割露光工程を含む第２リソグラフィー工程で形成されてもよい。コンタクトホール１１４は、導電体（例えば、メタル）によって埋め込まれる。
【００２８】
次いで、層間絶縁膜（不図示）が形成された基板Ｓの上にメタル膜（例えばＡｌ−Ｃｕ膜）を形成する。そして、第７レジストパターンを形成し、第７レジストパターンをエッチングマスクとしてメタル膜をエッチングすることによってメタル配線パターン１１５を形成する（図２（ａ）、図２（ｂ）、図３（ｄ）。ここで、第７レジストパターンは、分割露光工程を含む第１リソグラフィー工程で形成されることが好ましいが、非分割露光工程を含む第２リソグラフィー工程で形成されてもよい。以下、メタル配線パターン１１５の上の配線構造、遮光パターン１２０、カラーフィルタおよびマイクロレンズなどが形成されうる。
【００２９】
以下、図４を参照しながら、活性領域１１０と電荷蓄積領域１１２の形成において分割露光工程を含む第１リソグラフィー工程を適用することの優位性について説明する。図４（ａ）の例では、活性領域１１０および電荷蓄積領域１１２が分割露光工程を含む第１リソグラフィー工程を適用して形成されている。第１領域Ｒ１０の活性領域１１０と第２領域Ｒ２０の活性領域１１０との間には、アライメント誤差Ｅ１があり、図４（ａ）ではそれが強調して示されている。しかしながら、第１領域Ｒ１０の電荷蓄積領域１１２は、第１領域Ｒ１０の活性領域１１０に対してアライメントされ、第２領域Ｒ２０の電荷蓄積領域１１２は、第２領域Ｒ２０の活性領域１１０に対してアライメントされている。よって、第１領域Ｒ１０においても、第２領域Ｒ２０においても、活性領域１１０と電荷蓄積領域１１２との間のアライメント精度は、分割露光工程を実施する露光装置の精度に依存した高い精度となる。
【００３０】
図４（ｂ）には比較例が示されている。図４（ｂ）の比較例では、活性領域１１０が分割露光工程を含む第１リソグラフィー工程を適用して形成され、電荷蓄積領域１１２が非分割露光工程を含む第２リソグラフィー工程を適用して形成されている。第１領域Ｒ１０の活性領域１１０と第２領域Ｒ２０の活性領域１１０との間には、アライメント誤差Ｅ２がある。非分割露光工程を含む第２リソグラフィー工程では、第１領域Ｒ１０に対するアライメントと第２領域Ｒ２０に対するアライメントとを個別に実施することができない。よって、活性領域１１０と電荷蓄積領域１１２の間のアライメント精度が第１領域Ｒ１０および第２領域Ｒ２０の双方において低くなりうる。このように、活性領域１１０、すなわち素子分離領域１１１と、電荷蓄積領域１１２との距離が第１領域Ｒ１０と第２領域Ｒ２０とで異なると、素子分離領域１１１の結晶欠陥に起因するノイズが信号に混入する量が異なってしまう。すると、第１領域Ｒ１０と第２領域Ｒ２０とで画像に差が生じ、境界に筋が出来てしまう。
【００３１】
一方、ウエル領域５０は、その境界が画素アレイ部１０と周辺回路部２０との境界付近に存在するので、アライメント精度に対する要求が低く、非分割露光工程を含む第２リソグラフィー工程を適用することができる。これはコストの低減に寄与する。遮光パターン１２０についても、アライメント精度に対する要求が低いので、非分割露光工程を含む第２リソグラフィー工程を適用することができ、これはコストの低減に寄与する。
【００３２】
更に、電荷蓄積領域１１２とそれとＰＮ接合を形成する領域とのアライメント誤差が大きくなると、電荷蓄積領域１１２とそれに接する領域とのＰＮ接合容量が第１領域Ｒ１０と第２領域Ｒ２０とで変わってしまい、領域間の画質が変わってしまう。しかし、本実施形態においては、電荷蓄積領域１１２とそれとＰＮ接合を形成する領域とは、分割露光工程を含む第１リソグラフィー工程で形成される。よって、より高品質の画像を得ることが可能となる。ここで、電荷蓄積領域１１２とＰＮ接合を形成する領域とは、例えば、半導体領域１１６、チャネルストップ領域１１８、ポテンシャルバリア領域１１９などが挙げられる。
【００３３】
本発明のように、活性領域１１０と電荷蓄積領域１１２とを第１リソグラフィーにて形成することで、画質を向上することが可能となる。また、電荷蓄積領域１１２とＰＮ接合を形成する領域を第１リソグラフィーにて形成することで、感度あるいはノイズの均一化が可能となり、画質が向上する。
【図１】
2013182943.tif 000003
【図２】
2013182943.tif 000004
【図３】
2013182943.tif 000005
【図４】
2013182943.tif 000006