(57)【要約】【課題】過電流状態を防止しつつ、スイッチング電源の出力電圧の立ち上がりを高速にする。【解決手段】実施の形態に係る電源制御装置は、ディジタル制御方式のスイッチング電源から出力される出力電圧ｖｏｕｔの目標値が設定された際に、出力電圧ｖｏｕｔを電圧電流変換して、出力電流ｉｍｏｎを出力する電圧電流変換部２５と、出力電流ｉｍｏｎの値に応じて変化させた、出力電圧ｖｏｕｔの基準電圧ｔａｒｇｅｔを出力する基準電圧発生部２２と、出力電圧ｖｏｕｔと基準電圧ｔａｒｇｅｔとの差分に応じて、出力電圧ｖｏｕｔと基準電圧ｔａｒｇｅｔとの差が小さくなるようにスイッチング電源のパルス信号ｐｗｍを生成する制御信号生成部とを備える。【選択図】図１
2013233019.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル制御方式のスイッチング電源から出力される出力電圧の目標値が設定された際に、前記出力電圧を電圧電流変換して、出力電流を出力する電圧電流変換部と、
前記出力電流の値に応じて変化させた、前記出力電圧の基準電圧を出力する基準電圧発生部と、
前記出力電圧と前記基準電圧との差分に応じて、前記出力電圧と前記基準電圧との差が小さくなるように前記スイッチング電源の制御信号を生成する制御信号生成部と、
を備える電源制御装置。
【請求項２】
前記基準電圧発生部は、
前記出力電流を、任意に設定された電流値と比較する比較器と、
前記比較器の比較結果に基づいて、前記基準電圧の増減幅を変化させる調整器と、
を有する請求項１に記載の電源制御装置。
【請求項３】
前記出力電圧及び前記出力電流を排他的に選択する選択部と、
前記選択部により選択された前記出力電圧又は前記出力電流のＡ／Ｄ変換を行い、変換結果を出力するＡ／Ｄコンバータと、
をさらに備え、
前記制御信号生成部は、前記Ａ／Ｄコンバータからの前記出力電圧の変換結果と前記基準電圧との差分に応じて、前記スイッチング電源の制御信号を生成し、
前記基準電圧発生部は、前記Ａ／Ｄコンバータからの前記出力電流の変換結果に応じて前記基準電圧の増減幅を変化させる請求項１に記載の電源制御装置。
【請求項４】
前記選択部は、前記Ａ／Ｄコンバータからの出力に応じて、次に選択される前記出力電圧又は出力電流を任意の時間で変化させる請求項３に記載の電源制御装置。
【請求項５】
前記出力電圧のＡ／Ｄ変換を行い、電圧変換結果を出力する第１Ａ／Ｄコンバータと、
前記出力電流のＡ／Ｄ変換を行い、電流変換結果を出力する第２Ａ／Ｄコンバータと、
をさらに備え、
前記制御信号生成部は、前記第１Ａ／Ｄコンバータからの前記電圧変換結果と前記基準電圧との差分に応じて、前記スイッチング電源の制御信号を生成し、
前記基準電圧発生部は、前記第２Ａ／Ｄコンバータからの前記電流変換結果に応じて前記基準電圧の増減幅を変化させる請求項１に記載の電源制御装置。
【請求項６】
前記出力電流を、任意に設定された電流値と比較するアナログ比較器をさらに備え、
前記基準電圧発生部は、前記アナログ比較器の比較結果に基づいて、前記基準電圧の増減幅を変化させる調整器を備える請求項１に記載の電源制御装置。
【請求項７】
ディジタル制御方式のスイッチング電源から出力される出力電圧の目標値が設定された際に、前記出力電圧を電圧電流変換して出力電流を出力し、
前記出力電流の値に応じて変化させた、前記出力電圧の基準電圧を出力し、
前記出力電圧と前記基準電圧との差分に応じて、前記出力電圧と前記基準電圧との差が小さくなるように前記スイッチング電源の制御信号を生成する、
電源制御方法。
【請求項８】
前記出力電流を、任意に設定された電流値と比較し、
比較結果に基づいて、前記基準電圧の増減幅を変化させる、
請求項７に記載の電源制御方法。
【請求項９】
ディジタル制御方式のスイッチング電源から出力される出力電圧の目標値が設定された際に、前記出力電圧を電圧電流変換して出力電流を出力し、
前記出力電流の値に応じて変化させた、前記出力電圧の基準電圧を出力し、
前記出力電圧と前記基準電圧との差分に応じて、前記出力電圧と前記基準電圧との差が小さくなるように前記スイッチング電源の制御信号を生成する、
処理をコンピュータに実行させるためのプログラム。
【請求項１０】
前記出力電流を、任意に設定された電流値と比較し、
比較結果に基づいて、前記基準電圧の増減幅を変化させる、
処理をコンピュータに実行させるための請求項９に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル制御方式のスイッチング電源制御装置、電源制御方法及びプログラムに関する。
【背景技術】
【０００２】
近年、環境に配慮したエコロジー（Ecology）に関する製品が多岐にわたり開発されている。その代表的な製品として太陽光発電システムがあり、これを制御するマイクロコンピュータも開発されている。太陽光発電システムでは、複数枚の太陽電池パネルに対する電圧変換を行う必要があるために、複数チャネルの制御が容易に実現できるディジタル制御方式の電源制御を行うマイクロコンピュータが実用化されはじめている。
【０００３】
発電後の電圧変換を行うためのＤＣ−ＤＣコンバータなどのスイッチング電源制御装置では、電源投入時に出力コンデンサの充電電流によりスイッチング素子が破損したり、出力電圧の立ち上がり波形がオーバーシュートしたりするなどの不具合が生じる場合がある。これを防止するために、アナログ制御方式のＤＣ−ＤＣコンバータでは、出力コンデンサ容量を調整して出力電圧の立ち上がり波形を緩やかにしていた。
【０００４】
これと同様に、ディジタル制御方式のＤＣ−ＤＣコンバータには、制御回路からのスイッチング素子の駆動信号のデューティを制御して、出力電圧の立ち上がり波形を緩やかにするソフトスタート回路を備えたものがある。また、スイッチング電源制御装置では、電源投入時に出力コンデンサの充電電流の急速な立ち上がりを防止するとともに、出力電圧の立ち上がりを高速することが要求されている。
【０００５】
特許文献１には、オーバーシュート及びアンダーシュートを抑えつつ、スイッチング電源の出力電圧を目標値に迅速に立ち上げる電源制御装置が記載されている。特許文献１に記載の電源制御装置では、リファレンス値を算出し、このリファレンス値と出力電圧との差が小さくなるように、リファレンス値と出力電圧との差分に応じた時比率を算出している。
【０００６】
そして、この時比率を有するスイッチングパルスを生成し、このスイッチングパルスに応答してスイッチング電源の入力電圧をスイッチングしている。出力電圧の目標値が変更されたとき、リファレンス値は、変更後の目標値まで、複数の傾きで複数回にわたり単調に線形変化し、これに応じて出力電圧も折れ線状に単調変化する。リファレンス値の傾きは、予め設定された傾きデータによって決定される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２９７９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
電源投入時に負荷へ供給電流が流れる場合や出力コンデンサへ充電電流が流れる場合に、負荷の抵抗値が非線形である等、負荷抵抗の特性によって、負荷の電源回路からの供給電流が過電流状態となる場合がある。この場合、電圧降下が発生し最悪のケースでは供給している電源がシャットダウンする場合がある。特許文献１では、負荷の電源回路の供給電流が過電流状態になった場合でも、設定された傾きデータ通りに出力電圧を制御するため、過電流状態を防止することができない。
【０００９】
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態に係る電源制御装置は、ディジタル制御方式のスイッチング電源から出力される出力電圧の目標値が設定された際に、出力電圧を電圧電流変換して、出力電流を出力する。そして、この出力電流の値に応じて変化させた、出力電圧の基準電圧を出力し、出力電圧と基準電圧との差分に応じて、出力電圧と基準電圧との差が小さくなるようにスイッチング電源の制御信号を生成する。
【発明の効果】
【００１１】
実施の形態によれば、過電流状態を防止しつつ、スイッチング電源の出力電圧の立ち上がりを高速にすることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係る電源制御装置の構成を示す図である。
【図２】実施の形態１に係る電源制御装置の基準電圧発生部の構成を示す図である。
【図３】実施の形態１に係る電源制御装置の動作を示すタイミングチャートである。
【図４】実施の形態２に係る電源制御装置の構成を示す図である。
【図５】実施の形態３に係る電源制御装置の構成を示す図である。
【図６】実施の形態３に係る電源制御装置の基準電圧発生部の構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、繰り返しの説明は省略する。また、以下では、複数の実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１４】
本実施の形態は、ディジタル制御方式のスイッチング電源制御装置に関し、特にスイッチング電源制御装置の電源投入時におけるソフトスタート技術に関する。このスイッチング電源から出力される出力電圧を電圧電流変換した出力電流の値に応じて、出力電流の基準電圧を決定することにより、過電流状態を防止することができる。
【００１５】
実施の形態１．
実施の形態１に係る電源制御装置について、図１を参照して説明する。図１は、実施の形態１に係る電源制御装置１０の構成を示す図である。図１に示すように、電源制御装置１０は、入力端子１１、トランジスタ１２、平準化回路１３、出力端子１４、Ａ／Ｄコンバータ１５、ディジタルコントローラ２１、電圧電流変換部２５、セレクタ２６を備えている。ディジタルコントローラ２１は、基準電圧発生部２２、演算器２３、出力制御部２４を有する。
【００１６】
入力端子１１には入力電圧が印加される。トランジスタ１２は、入力端子１１から入力される入力電圧をスイッチングする。トランジスタ１２は、入力端子１１より印加された入力電圧を入力とし、平準化回路１３にトランジスタ１２のソースドレイン間電圧を出力する。
【００１７】
平準化回路１３は、トランジスタ１２の出力を平準化する。図１に示す例では、平準化回路１３は、ダイオード１３１と、コイル１３２と、キャパシタ１３３を有する。ダイオード１３１のアノードはグランドに接続され、カソードはトランジスタ１２の出力とコイル１３２の一端との間に接続される。また、コイル１３２の他端と出力端子１４との間にはキャパシタ１３３の一端が接続され、キャパシタ１３３の他端はグランドに接続される。
【００１８】
平準化回路１３は、トランジスタ１２のソースドレイン間電圧を入力とし、出力端子１４と電圧電流変換部２５にトランジスタ１２のソースドレイン間電圧の平準化電圧を出力電圧ｖｏｕｔとしてそれぞれ出力する。
【００１９】
電圧電流変換部２５には、平準化回路１３から出力電圧ｖｏｕｔが入力される。電圧電流変換部２５は、出力電圧ｖｏｕｔを出力電流ｉｍｏｎに変換し、出力電圧ｖｏｕｔと出力電流ｉｍｏｎをセレクタ２６にそれぞれ出力する。
【００２０】
セレクタ２６としては、マルチプレクサ（ＭＵＸ）が用いられる。セレクタ２６には、ｉｍｏｎ、出力電圧ｖｏｕｔが入力される。セレクタ２６は、出力電流ｉｍｏｎと出力電圧ｖｏｕｔのいずれか一方を、交互に、排他的に選択する。選択された出力電流ｉｍｏｎ、出力電圧ｖｏｕｔは、Ａ／Ｄコンバータ１５に出力される。
【００２１】
Ａ／Ｄコンバータ１５は、交互に入力される出力電流ｉｍｏｎ、出力電圧ｖｏｕｔを時分割で交互にサンプリングする。Ａ／Ｄコンバータ１５は、セレクタ２６により選択された出力電流ｉｍｏｎ、出力電圧ｖｏｕｔをＡ／Ｄ変換し、変換した変換結果をＡ／Ｄコンバータ出力ａｄｏとして、ディジタルコントローラ２１の基準電圧発生部２２、演算器２３に夫々出力する。また、Ａ／Ｄコンバータ１５は、出力電流ｉｍｏｎと出力電圧ｖｏｕｔのいずれを選択するかを示す選択信号ｉｏｒｖを、セレクタ２６、基準電圧発生部２２に夫々出力する。
【００２２】
ディジタルコントローラ２１は、Ａ／Ｄコンバータ出力ａｄｏが、基準電圧ｔａｒｇｅｔに一致するように制御する。上述のようにディジタルコントローラ２１は、基準電圧発生部２２、演算器２３、出力制御部２４を備えている。基準電圧発生部２２には、Ａ／Ｄコンバータ出力ａｄｏと選択信号ｉｏｒｖとが入力され、基準電圧ｔａｒｇｅｔを出力する。基準電圧発生部２２の構成については、後に詳述する。
【００２３】
演算器２３には、Ａ／Ｄコンバータ出力ａｄｏ、基準電圧ｔａｒｇｅｔ、選択信号ｉｏｒｖが入力される。出力電圧ｖｏｕｔをサンプリングしたＡ／Ｄコンバータ出力ａｄｏを基準電圧ｔａｒｇｅｔに一致させるように制御演算を行う。演算器２３は、Ａ／Ｄコンバータ出力ａｄｏと基準電圧発生部２２の差分に対応した制御信号である演算器出力ｏｐｏを出力制御部２４に出力する。演算器２３は、出力電圧ｖｏｕｔと基準電圧ｔａｒｇｅｔとの差分に応じて、出力電圧ｖｏｕｔと基準電圧ｔａｒｇｅｔとの差が小さくする演算器出力ｏｐｏを出力する。
【００２４】
出力制御部２４には、演算器出力ｏｐｏを入力として、演算器出力ｏｐｏに応じたデューティ比のパルス信号ｐｗｍをトランジスタ１２のゲートに出力する。すなわち、本実施の形態では、演算器２３、出力制御部２４が、スイッチング電源の制御信号を生成する制御信号生成部に相当する。
【００２５】
ここで、図２を参照して、基準電圧発生部２２について詳細に説明する。図２は、基準電圧発生部２２の構成を示す図である。図２に示すように、基準電圧発生部２２は、電流上限設定レジスタ２２１、電流下限設定レジスタ２２２、比較器２２３、カウント幅設定レジスタ２２４、目標電圧設定レジスタ２２５、調整器２２６、カウンタ２２７を備える。
【００２６】
電流上限設定レジスタ２２１には、電流上限設定値が設定されている。電流下限設定レジスタ２２２には、電流下限設定値が設定されている。電流上限設定値は、出力電流ｉｍｏｎが増加し、過電流状態にならないように任意に設定される。電流下限設定値は、出力電圧の立ち上がりを早くするために任意に設定される。
【００２７】
なお、ここでは、電流上限設定値と電流下限設定値の２つの設定値と、出力電流ｉｍｏｎをサンプリングしたＡ／Ｄコンバータ出力ａｄｏとを比較する例について説明したが、これに限定されるものではない。例えば、１つの設定値のみを設定してもよく、２より多い設定値を設定することも可能である。
【００２８】
比較器２２３には、電流上限設定値、電流下限設定値、Ａ／Ｄコンバータ出力ａｄｏ、選択信号ｉｏｒｖが入力される。比較器２２３は、出力電流ｉｍｏｎをサンプリングしたＡ／Ｄコンバータ出力ａｄｏと、電流上限設定値及び電流下限設定値とを比較し、比較結果を比較器出力ｃｐｏとして出力する。比較器出力ｃｐｏは、選択信号ｉｏｒｖに応じて調整器２２６に出力される。
【００２９】
カウント幅設定レジスタ２２４には、カウント幅設定値が設定されている。カウント幅設定値は、初期に設定された基準電圧ｔａｒｇｅｔの増減幅を示す値である。目標電圧設定レジスタ２２５には、出力電圧ｖｏｕｔの最終的な目標値が設定されている。電源制御装置１０は、最終的に出力電圧ｖｏｕｔが目標電圧設定レジスタ２２５に設定された目標値になるように制御する。
【００３０】
調整器２２６には、カウント幅設定値、比較器出力ｃｐｏが入力される。比較器出力ｃｐｏは、カウント幅設定値に付加するオフセットの値である。調整器２２６は、カウント幅設定値に比較器出力ｃｐｏを付加して、調整器出力ａｄｊとしてカウンタ２２７に出力する。すなわち、調整器出力ａｄｊのカウント幅は、比較器出力ｃｐｏに応じて増加又は減少する。
【００３１】
カウンタ２２７には、目標電圧設定レジスタ２２５からの目標値及び調整器出力ａｄｊが入力される。カウンタ２２７は、基準電圧ｔａｒｇｅｔが目標値と等しくなるまで、調整器出力ａｄｊに応じた増減幅で増加又は減少する基準電圧ｔａｒｇｅｔを出力する。すなわち、基準電圧ｔａｒｇｅｔの増減幅は、調整器２２６の比較結果に応じて変化する。
【００３２】
ここで、図３を参照して、実施の形態１に係る電源制御装置１０の動作について説明する。図３は、電源制御装置１０の動作を示すタイミングチャートである。図３において、上段に各信号のタイミングチャートを示し、中段に出力電圧ｖｏｕｔの変化を示すグラフを示し、下段に出力電流ｉｍｏｎの変化を示すグラフを示す。
【００３３】
図３に示す例では、セレクタ２６は、選択信号ｉｏｒｖがハイレベルのときに出力電圧ｖｏｕｔを選択し、ローレベルのときに出力電流ｉｍｏｎを選択するものとする。まず、出力電流ｉｍｏｎの電流上限設定値を電流上限設定レジスタ２２１に、電流下限設定値を電流下限設定レジスタ２２２にそれぞれ設定する。ここでは、電流上限設定レジスタ２２１の電流上限設定値を１０ｍＡ、電流下限設定レジスタ２２２の電流下限設定値を１ｍＡとする。
【００３４】
また、出力電圧ｖｏｕｔの目標値を目標電圧設定レジスタ２２５に、出力電圧ｖｏｕｔの勾配を決定する初期のカウント幅設定値をカウント幅設定レジスタ２２４に設定する。ここでは、目標電圧設定レジスタ２２５の目標値を０×２０（１６進数）、カウント幅設定レジスタ２２４のカウント幅設定値を０×４（１６進数）とする。
【００３５】
そして、電源制御装置１０に電源が投入され、目標値が設定されると、出力電圧ｖｏｕｔの出力を開始する。図３に示す例では、まず、電圧電流変換部２５で出力電圧ｖｏｕｔを電圧電流変換した出力電流ｉｍｏｎが、セレクタ２６により選択される。そして、出力電流ｉｍｏｎがＡ／Ｄ変換されたＡ／Ｄコンバータ出力ａｄｏが出力される。また、出力電流ｉｍｏｎの入力に応じて、Ａ／Ｄコンバータ１５では、タイミングＴ０においてハイレベルとなる選択信号ｉｏｒｖが出力される。
【００３６】
タイミングＴ０の選択信号ｉｏｒｖの立ち上がりに応じて、セレクタ２６では出力電圧ｖｏｕｔが選択される。そして、選択信号ｉｏｒｖがハイレベルの間（ＴＷ０）、出力電圧ｖｏｕｔがＡ／Ｄ変換されたＡ／Ｄコンバータ出力ａｄｏが出力される。ＴＷ０は、Ａ／Ｄコンバータ１５の動作周期である。また、出力電圧ｖｏｕｔの入力に応じて、Ａ／Ｄコンバータ１５では、タイミングＴ０からＴＷ０経過後のタイミングＴ１においてローレベルとなる選択信号ｉｏｒｖが出力される。
【００３７】
タイミングＴ１の選択信号ｉｏｒｖの立ち下がりに応じて、セレクタ２６では出力電流ｉｍｏｎが選択される。そして、選択信号ｉｏｒｖがローレベルの間、出力電流ｉｍｏｎがＡ／Ｄ変換されたＡ／Ｄコンバータ出力ａｄｏが出力される。また、出力電流ｉｍｏｎの入力に応じて、Ａ／Ｄコンバータ１５では、タイミングＴ２においてハイレベルとなる選択信号ｉｏｒｖが出力される。その後、同様に、Ａ／Ｄコンバータ１５は、周期ＴＷ０で、出力電圧ｖｏｕｔと出力電流ｉｍｏｎを交互にサンプリングする。すなわち、セレクタ２６は、Ａ／Ｄコンバータ１５からの選択信号ｉｏｒｖに応じて、次に選択される出力電圧ｖｏｕｔ又は出力電流ｉｍｏｎを任意の時間で変化させる。
【００３８】
そして、出力電流ｉｍｏｎのＡ／Ｄコンバータ出力ａｄｏに従い、出力電流ｉｍｏｎが電流上限設定値以下であれば急峻な勾配で基準電圧ｔａｒｇｅｔを出力し、出力電流ｉｍｏｎが電流上限設定値に達すると基準電圧ｔａｒｇｅｔの勾配を緩やかに出力することで、出力電圧ｖｏｕｔの立ち上がり勾配を制御するように動作する。
【００３９】
基準電圧ｔａｒｇｅｔは、初期値０×０（１６進数）から立ち上げられる。出力電流ｉｍｏｎが電流上限設定値以下である場合（ＴＷ２）、基準電圧ｔａｒｇｅｔは、カウント幅設定レジスタ２２４に設定された初期のカウント幅設定値のまま０×４（１６進数）ずつ増加する。そして、出力電圧ｖｏｕｔのＡ／Ｄコンバータ出力ａｄｏが基準電圧ｔａｒｇｅｔに一致するように演算器２３で補償演算が行われる。
【００４０】
タイミングＴ０からＴＷ１経過後のタイミングＴ２では、選択信号ｉｏｒｖがハイレベルとなり、出力電圧ｖｏｕｔがＡ／Ｄコンバータ１５によりサンプリングされる。このときもまた、出力電流ｉｍｏｎが電流上限設定値以下であるため、基準電圧ｔａｒｇｅｔは、カウント幅設定レジスタ２２４に設定したカウント幅設定値０ｘ４（１６進数）ずつ増加する。
【００４１】
タイミングＴ０からタイミングＴ２までの期間ＴＷ１が電源制御装置１０のスイッチング周期となって動作することになる。図３の中段に示すように、このときの出力電圧ｖｏｕｔの傾きをＳ０とする。
【００４２】
タイミングＴ３において、出力電流ｉｍｏｎが電流上限設定値以上となると、出力電圧ｖｏｕｔの立ち上がり勾配を緩やかにする制御を行う。調整器２２６は、比較器出力ｃｐｏに応じて、カウンタ２２７におけるカウント幅の増分をカウント幅設定レジスタ２２４のカウント幅設定値から小さくする調整器出力ａｄｊを出力する。図３に示す例では、比較器出力ｃｐｏは、カウント幅の増分をカウント幅設定値から０×３（１６進数）だけ小さくし、０ｘ１（１６進数）にする。
【００４３】
Ｔ３に続くサンプリングタイミングである、タイミングＴ４において、出力電圧ｖｏｕｔがサンプリングされ、出力電圧ｖｏｕｔを基準電圧ｔａｒｇｅｔに近づける演算処理がなされる。基準電圧ｔａｒｇｅｔはタイミングＴ３で設定した値（０ｘ１（１６進数））ずつ増加するため、出力電圧ｖｏｕｔの立ち上がり勾配を緩やかにすることができる。従って、図３の中段に示すように、出力電圧ｖｏｕｔの傾きは、Ｓ０よりも小さいＳ１となる。
【００４４】
タイミングＴ５において、出力電流ｉｍｏｎが電流下限設定値以下となると、出力電圧ｖｏｕｔの立ち上がり勾配を急峻にする制御を行う。調整器２２６は、比較器出力ｃｐｏに応じて、カウンタ２２７におけるカウント幅の増分をカウント幅設定レジスタ２２４のカウント幅設定値から大きくする調整器出力ａｄｊを出力する。図３に示す例では、比較器出力ｃｐｏは、カウント幅の増分をカウント幅設定値から０×４（１６進数）だけ大きくし、０×８（１６進数）にする。
【００４５】
Ｔ５に続くサンプリングタイミングであるタイミングＴ６において、出力電圧ｖｏｕｔがサンプリングされ、出力電圧ｖｏｕｔを基準電圧ｔａｒｇｅｔに近づける演算処理がなされる。基準電圧ｔａｒｇｅｔはタイミングＴ５で設定した値（０ｘ８（１６進数））ずつ増加するため、出力電圧ｖｏｕｔの立ち上がり勾配を急峻にすることができる。従って、図３の中段に示すように、出力電圧ｖｏｕｔの傾きは、Ｓ０よりも大きいＳ１となる。
【００４６】
そして、タイミングＴ７において、出力電圧ｖｏｕｔが目標電圧設定レジスタ２２５に設定した目標値に達すると、基準電圧ｔａｒｇｅｔの増加は停止される。その後、基準電圧発生部２２からは、目標電圧設定レジスタ２２５に設定された目標値が基準電圧ｔａｒｇｅｔとして固定出力される。これにより、出力電圧ｖｏｕｔの立ち上げ処理が完了し、定常出力状態となる。
【００４７】
さらに、出力電流ｉｍｏｎによる出力電圧ｖｏｕｔの立ち上がり勾配の制御を詳細に説明する。Ａ／Ｄコンバータ１５は、出力電流ｉｍｏｎと出力電圧ｖｏｕｔを時分割で交互にサンプリングを時分割で行っている。
【００４８】
このため、Ａ／Ｄコンバータ１５は、タイミングＴ３では出力電流ｉｍｏｎをサンプリングした結果をＡ／Ｄコンバータ出力ａｄｏとして出力し、次のサンプリングタイミングのタイミングＴ４では出力電圧ｖｏｕｔをサンプリングした結果をＡ／Ｄコンバータ出力ａｄｏとして出力する動作をする。
【００４９】
比較器２２３は、出力電流ｉｍｏｎをサンプリングした結果が、電流上限設定レジスタ２２１に設定した電流上限設定値以上になったことを判定する。そして、過電流状態を防止するように出力電圧ｖｏｕｔの立ち上がり勾配を緩やかにするために、比較器２２３は、カウンタ２２７の増分をカウント幅設定レジスタ２２４の設定値から０ｘ３（１６進数）だけ小さくし、増分を０×１（１６進数）にする比較器出力ｃｐｏを出力する。
【００５０】
その後、出力電圧ｖｏｕｔをサンプリングするタイミングＴ４で、基準電圧ｔａｒｇｅｔが０×４（１６進数）ずつ増加するカウンタ幅の増分から、基準電圧ｔａｒｇｅｔが０×１（１６進数）ずつ増加するカウンタ幅の増分に変更する。これにより、出力電圧ｖｏｕｔの立ち上がり勾配をＳ０よりも緩やかなＳ１にして、出力電流ｉｍｏｎの増加を防止することができる。
【００５１】
その後、出力電流ｉｍｏｎが電流下限設定レジスタ２２２に設定した電流下限設定値以下になるまで（タイミングＴ３からＴ５のＴＷ３の期間）、出力電圧ｖｏｕｔの勾配がＳ１のままとなるように基準電圧ｔａｒｇｅｔのカウンタ幅の増分が保持される。
【００５２】
また、Ａ／Ｄコンバータ１５は、期間ＴＷ３が経過した後のタイミングＴ５では出力電流ｉｍｏｎをサンプリングした結果をＡ／Ｄコンバータ出力ａｄｏとして出力し、次のサンプリングタイミングのタイミングＴ６では出力電圧ｖｏｕｔをサンプリングした結果をＡ／Ｄコンバータ出力ａｄｏとして出力する動作をする。
【００５３】
比較器２２３は、出力電流ｉｍｏｎをサンプリングした結果が、電流下限設定レジスタ２２２に設定した電流下限設定値以下になったことを判定する。そして、出力電圧ｖｏｕｔを高速に立ち上げるように立ち上がり勾配を急峻するために、比較器２２３は、カウンタ２２７の増分をカウント幅設定レジスタ２２４の設定値から０×４（１６進数）だけ大きくし、増分を０×８（１６進数）にする比較器出力ｃｐｏを出力する。
【００５４】
その後、出力電圧ｖｏｕｔをサンプリングするタイミングＴ６で、基準電圧ｔａｒｇｅｔが０×４（１６進数）ずつ増加するカウンタ幅の増分から、基準電圧ｔａｒｇｅｔが０×８（１６進数）ずつ増加するカウンタ幅の増分に変更する。これにより、出力電圧ｖｏｕｔの立ち上がり勾配をＳ１から、これにより急峻なＳ２にして、出力電圧ｖｏｕｔの立ち上がりを高速にすることができる。
【００５５】
その後、出力電圧ｖｏｕｔが目標電圧設定レジスタ２２５に設定した目標値になるまで（タイミングＴ５からＴ７のＴＷ４の期間）、出力電圧ｖｏｕｔの勾配がＳ２のままとなるように基準電圧ｔａｒｇｅｔのカウンタ幅の増分が保持される。
【００５６】
このように、実施の形態１では、出力電流ｉｍｏｎが電流上限設定値以上になった場合には、基準電圧ｔａｒｇｅｔの勾配を緩やかに遷移させる。これにより、出力電圧ｖｏｕｔの立ち上がり勾配を緩やかにでき、出力電流ｉｍｏｎの急峻な立ち上がりを抑制できる。
【００５７】
また、出力電流ｉｍｏｎが電流下限設定値以下になった場合には、基準電圧ｔａｒｇｅｔの勾配を急峻に遷移させることで、出力電圧ｖｏｕｔの急峻な立ち上がりを実現することができる。さらに、Ａ／Ｄコンバータ１５を出力電流ｉｍｏｎと出力電圧ｖｏｕｔのサンプリングに兼用することで回路面積の増大を抑制して、実現することができる。
【００５８】
なお、実施の形態１では、各構成要素をディジタル回路で実現する例について説明したが、これに限定されない。各構成要素と同等の機能を有するアナログ回路で実現することも可能である。
【００５９】
実施の形態２．
実施の形態２に係る電源制御装置１０Ａについて、図４を参照して説明する。図４は、実施の形態２に係る電源制御装置１０Ａの構成を示す図である。図４において、図１と同一の構成要素には同一の符号を付し、説明を省略する。
【００６０】
実施の形態１では、一つのＡ／Ｄコンバータ１５を出力電流ｉｍｏｎと出力電圧ｖｏｕｔのサンプリングに兼用したが、実施の形態２では、出力電圧ｖｏｕｔをサンプリングするＡ／Ｄコンバータ３０、出力電流ｉｍｏｎをサンプリングするＡ／Ｄコンバータ３１がそれぞれ別個に設けられている。
【００６１】
図４に示すように、Ａ／Ｄコンバータ３０には、出力電圧ｖｏｕｔが入力される。Ａ／Ｄコンバータ３０は、出力電圧ｖｏｕｔのＡ／Ｄ変換を行い、電圧変換結果をＡ／Ｄコンバータ出力ａｄｏとして基準電圧発生部２２、演算器２３にそれぞれ出力する。
【００６２】
Ａ／Ｄコンバータ３１には、出力電流ｉｍｏｎが入力される。Ａ／Ｄコンバータ３１は、出力電流ｉｍｏｎのＡ／Ｄ変換を行い、電流変換結果を基準電圧発生部２２に出力する。なお、ディジタルコントローラ２１における動作については、実施の形態１と同様であるため、説明を省略する。
【００６３】
実施の形態２では、出力電圧ｖｏｕｔと出力電流ｉｍｏｎをサンプリングするＡ／Ｄコンバータがそれぞれ設けられており、Ａ／Ｄコンバータ内での時分割処理が不要となるため、高速に動作が可能となる。また、出力電圧ｖｏｕｔと出力電流ｉｍｏｎの信号が互いに干渉することがなく、より確実に過電流状態を防止することができるとともに、高速に出力電圧ｖｏｕｔを立ち上げることが可能となる。
【００６４】
実施の形態３．
実施の形態３に係る電源制御装置１０Ｂについて、図５、６を参照して説明する。図５は、実施の形態２に係る電源制御装置１０Ｂの構成を示す図である。図６は、図５において用いられる基準電圧発生部２２Ｂの構成を示す図である。図５、６において、図１、２と同一の構成要素には同一の符号を付し、説明を省略する。
【００６５】
実施の形態３では、実施の形態２のＡ／Ｄコンバータ３１の代わりに、アナログのコンパレータ４０が設けられている。また、基準電圧発生部２２Ｂの構成が、図２に示す基準電圧発生部２２とは異なる。
【００６６】
コンパレータ４０には、出力電流ｉｍｏｎが入力される。コンパレータ４０には、任意の電流設定値が設定されている。コンパレータ４０は、アナログ信号である出力電流ｉｍｏｎと電流設定値とを比較し、二値の比較結果であるコンパレータ出力ｃｐｏｂを基準電圧発生部２２Ｂに出力する。
【００６７】
図６に示すように、基準電圧発生部２２Ｂは、目標電圧設定レジスタ２２５、カウント幅設定レジスタ２２４、調整器２２６、カウンタ２２７を備えており、電流上限設定レジスタ２２１、電流下限設定レジスタ２２２、比較器２２３は設けられていない。実施の形態３では、コンパレータ４０が電流上限設定レジスタ２２１、電流下限設定レジスタ２２２、比較器２２３の役割を果たす。
【００６８】
実施の形態３では、実施の形態１における効果に加えて、以下のような効果を奏する。実施の形態３では、電流上限設定レジスタ２２１、電流下限設定レジスタ２２２、比較器２２３をアナログのコンパレータ４０としているため、回路規模を小さくし、コストを削減することが可能となる。また、消費電力を低減させることも可能である。
【００６９】
上述の実施の形態では、ハードウェアの構成として説明したが、これに限定されるものではない。任意の処理を、ＣＰＵ（Central Processing Unit）にコンピュータプログラムを実行させることにより実現することも可能である。また、ＦＰＧＡ（Field Programmable Gate Array）又はＣＰＬＤ（Complex Programmable Logic Device）により実現することも可能である。
【００７０】
プログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（random access memory））を含む。
【００７１】
また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００７２】
以上、本発明について実施の形態をもとに説明したが、上記の実施の形態は例示であり、本発明の主旨から逸脱しない限り、さまざまな変更、増減を加えてもよい。これらの変更、増減が加えられた変形例も本発明の範囲にある事は当業者に理解されるところである。
【符号の説明】
【００７３】
１０  電源制御装置
１０Ａ、１０Ｂ  電源制御装置
１１  入力端子
１２  トランジスタ
１３  平準化回路
１４  出力端子
１５  Ａ／Ｄコンバータ
２１  ディジタルコントローラ
２２  基準電圧発生部
２２Ｂ  基準電圧発生部
２３  演算器
２４  出力制御部
２５  電圧電流変換部
２６  セレクタ
３０  Ａ／Ｄコンバータ
３１  Ａ／Ｄコンバータ
４０  コンパレータ
１３１  ダイオード
１３２  コイル
１３３  キャパシタ
２２１  電流上限設定レジスタ
２２２  電流下限設定レジスタ
２２３  比較器
２２４  カウント幅設定レジスタ
２２５  目標電圧設定レジスタ
２２６  調整器
２２７  カウンタ
ｉｍｏｎ  出力電流
ｖｏｕｔ  出力電圧
ａｄｏ  Ａ／Ｄコンバータ出力
ｉｏｒｖ  選択信号
ｔａｒｇｅｔ  基準電圧
ｏｐｏ  演算器出力
ｐｗｍ  パルス信号
ｃｐｏ  比較器出力
ａｄｊ  調整器出力
ｃｐｏｂ  コンパレータ出力
【図１】
2013233019.tif 000003
【図２】
2013233019.tif 000004
【図３】
2013233019.tif 000005
【図４】
2013233019.tif 000006
【図５】
2013233019.tif 000007
【図６】
2013233019.tif 000008