(57)【要約】【課題】  セルフアラインされたゲートスペーサ、ゲートメタル材料及びゲート化合物を有するエンハンスメントモードＧａＮデバイス、及びその製造方法が提供される。【解決手段】  ゲートスペーサ、ゲートメタル材料及びゲート化合物が、単一のフォトマスクを用いてパターニング及びエッチングされ、それにより製造コストが低減される。ゲートスペーサとゲート化合物との界面は、誘電体膜とゲート化合物との界面より低いリークを有し、それによりゲートリークが低減される。さらに、オーミックコンタクトメタル層が、ドレインコンタクト側のドープトＩＩＩ−Ｖ族化合物のコーナー部における電界を緩和するフィールドプレートとして使用され、より低いゲートリーク電流と向上されたゲート信頼性とがもたらされる。【選択図】  図２
2013175726.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上のバッファ材料と、
前記バッファ材料上のバリア材料と、
前記バリア材料上のゲートＩＩＩ−Ｖ族化合物と、
前記ゲートＩＩＩ−Ｖ族化合物上のゲートメタルと、
少なくとも前記ゲートメタルの側壁に形成されたスペーサ材料と、
を有するエンハンスメントモードＧａＮトランジスタ。
【請求項２】
前記ゲートＩＩＩ−Ｖ族化合物及び前記ゲートメタルは、セルフアラインされるように単一のフォトマスクプロセスで形成される、請求項１に記載のトランジスタ。
【請求項３】
前記バッファ材料はＧａＮを有する、請求項１に記載のトランジスタ。
【請求項４】
前記バリア材料はＡｌＧａＮを有する、請求項１に記載のトランジスタ。
【請求項５】
前記スペーサ材料は、前記ゲートメタル及び前記ゲートＩＩＩ−Ｖ族化合物の側壁に形成されている、請求項１に記載のトランジスタ。
【請求項６】
前記ゲートメタル上の誘電体材料を更に有する請求項１に記載のトランジスタ。
【請求項７】
前記スペーサ材料は前記誘電体材料の側壁にも形成されている、請求項６に記載のトランジスタ。
【請求項８】
前記スペーサ材料は、前記ゲートメタル、前記ゲートＩＩＩ−Ｖ族化合物及び前記誘電体材料の側壁に形成されている、請求項６に記載のトランジスタ。
【請求項９】
前記スペーサ材料は酸化シリコン（ＳｉＯ２）を有する、請求項１に記載のトランジスタ。
【請求項１０】
前記スペーサ材料は、プラズマ化学気相成長（ＰＥＣＶＤ）による窒化シリコン（Ｓｉ３Ｎ４）を有する、請求項１に記載のトランジスタ。
【請求項１１】
前記ゲートメタルは、Ｔａ、ＴａＮ、ＴｉＮ、Ｐｄ、Ｗ、又はＷＳｉなどの、１つ以上の高融点金属、金属化合物又は合金を含む、請求項１に記載のトランジスタ。
【請求項１２】
エンハンスメントモードＧａＮトランジスタを製造する方法であって、
基板上にバッファ材料を形成し、
前記バッファ材料上にＡｌＧａＮバリアを形成し、
前記ＡｌＧａＮバリア上にＩＩＩ−Ｖ族化合物を形成し、
前記ＩＩＩ−Ｖ族化合物上にゲートメタルを有するスタックを形成し、
少なくとも前記ゲートメタルスタックの側壁にスペーサ材料を形成し、
前記ゲートメタル及び前記スペーサ材料をマスクとして用いて、前記ＩＩＩ−Ｖ族化合物をエッチングし、
誘電体層を堆積し、
ドレインコンタクト領域及びソースコンタクト領域を開口するよう、前記誘電体層をエッチングし、且つ
前記開口したドレインコンタクト領域及びソースコンタクト領域内に、オーミックドレインコンタクト及びオーミックソースコンタクトを形成する、
ことを有する方法。
【請求項１３】
前記スペーサ材料は、前記ゲートメタルスタック及び前記ＩＩＩ−Ｖ族化合物の側壁に形成される、請求項１２に記載の方法。
【請求項１４】
各ゲートメタルスタック上に誘電体材料を形成することを更に有する請求項１２に記載の方法。
【請求項１５】
前記スペーサ材料は前記誘電体材料の側壁にも形成される、請求項１４に記載の方法。
【請求項１６】
前記スペーサ材料は、前記ゲートメタルスタック、前記ＩＩＩ−Ｖ族化合物及び前記誘電体材料の側壁に形成される、請求項１４に記載の方法。
【請求項１７】
前記スペーサ材料は酸化シリコン（ＳｉＯ２）を有する、請求項１２に記載の方法。
【請求項１８】
前記スペーサ材料は、プラズマ化学気相成長（ＰＥＣＶＤ）による窒化シリコン（Ｓｉ３Ｎ４）を有する、請求項１２に記載の方法。
【請求項１９】
前記ゲートメタルは、Ｔａ、ＴａＮ、ＴｉＮ、Ｐｄ、Ｗ、又はＷＳｉなどの、１つ以上の高融点金属、金属化合物又は合金を含む、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エンハンスメントモード窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）デバイスの分野に関する。特に、本発明は、ゲートスペーサを備えたエンハンスメント型のＨＥＭＴデバイスを提供する方法及び装置に関する。
【背景技術】
【０００２】
窒化ガリウム（ガリウムナイトライド；ＧａＮ）半導体デバイスは、大電流を担持し且つ高電圧に対応することができることにより、パワー半導体デバイスにとってますます望ましいものとなっている。これらのデバイスの開発は、概して、大電力／高周波用途に狙いを定めてきた。このような用途のために製造されるデバイスは、高電子移動度を示す一般的なデバイス構造に基づいており、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、又は変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）のように様々に呼ばれている。
【０００３】
ＧａＮ  ＨＥＭＴデバイスは、少なくとも２つの窒化物層を備えた窒化物半導体を含んでいる。半導体上あるいはバッファ層上に形成された異なる複数の材料により、これらの層は異なるバンドギャップを有するようにされる。隣接する窒化物層内の異なる材料はまた、分極を生じさせ、これが、２つの層のジャンクション（接合）付近の、具体的には、狭い方のバンドギャップを有する層内の、導電性の２次元電子ガス（２ＤＥＧ）領域に寄与する。
【０００４】
分極を生じさせる窒化物層は典型的に、電荷がデバイス中を流れることを可能にする２ＤＥＧを含むＧａＮの層に隣接してＡｌＧａＮのバリア層を含む。このバリア層は、ドープされることもあるし、ドープされないこともある。ゼロゲートバイアスでゲート下に２ＤＥＧ領域が延在するため、大抵の窒化物デバイスはノーマリーオンデバイスすなわちデプレッションモードデバイスである。ゲートの下でゼロの印加ゲートバイアスで２ＤＥＧ領域が空乏化すなわち除去される場合には、デバイスはエンハンスメントモードデバイスとなることができる。エンハンスメントモードデバイスは、ノーマリーオフであり、それにより安全性が付加されるため、また、単純な低コストの駆動回路で制御することが容易であるため、望ましいものである。エンハンスメントモードデバイスは、電流を導通するために、ゲートに正バイアスが印加されることを必要とする。
【０００５】
従来のエンハンスメントモードＧａＮトランジスタにおいては、ゲートの金属（メタル）及びｐ型ＧａＮ材料若しくはｐ型ＡｌＧａＮ材料が、別々のフォトマスクを用いて画成される。例えば、図１（従来技術）は、ゲートメタル及びゲートｐＧａＮが２つの異なるフォトマスクを用いて処理されたことを示している。図１は従来のエンハンスメントモードＧａＮトランジスタデバイス１００を示しており、該デバイス１００は、サファイア又はシリコンの何れかとし得る基板１０１と、複数の遷移層１０２と、アンドープのＧａＮ材料１０３と、アンドープのＡｌＧａＮ１０４と、ソースオーミックコンタクトメタル１０９と、ドレインオーミックコンタクトメタル１１０と、ｐ型ＡｌＧａＮ材料又はｐ型ＧａＮ材料１０５と、高濃度ドープされたｐ型ＧａＮ材料１０６と、ゲートメタル１１１とを含んでいる。
【０００６】
図１に示すように、ゲートメタル、ｐ型ＧａＮ材料又はｐ型ＡｌＧａＮ材料は、２つの別々のフォトマスクによって画成されている。第１のマスクは、ハードマスクをパターニングし且つｐ型ＧａＮを選択的に成長させることによって、あるいはｐ型ＧａＮのパターニング及びエッチングを行うことによって、の何れかでｐ型ＧａＮ又はｐ型ＡｌＧａＮを形成するために使用される。第２のマスクは、ゲートメタルのパターニング及びリフトオフを行うことによって、あるいはゲートメタルのパターニング及びエッチングを行うことによって、の何れかでゲートメタルを形成するために使用される。これら２つのマスクプロセスは、フォト／エッチの最小ＣＤより幅広のゲート長をもたらす。これは、高いゲート電荷、より広いセルピッチ、及びより高いＲｄｓｏｎ（“オン抵抗”）を生じさせる。従来の製造方法はまた、製造コストを増加させる。別の１つの欠点は、最も高い電界が、ドレインオーミックコンタクトメタルの方の、ｐ型ＧａＮ材料又はｐ型ＡｌＧａＮ材料のゲートコーナー部に位置することである。この高電界は、大きなゲートリーク電流と高いゲート信頼性リスクとをもたらす。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来技術の上述の欠点を回避するセルフアライン（自己整合）ゲートを備えたエンハンスメントモードＧａＮトランジスタ構造を提供することが望まれる。また、ｐ型ＧａＮ又はＡｌＧａＮのゲートコーナーにおける高電界を緩和する機能を提供することが望まれる。
【課題を解決するための手段】
【０００８】
ここに開示する実施形態は、セルフアラインされたゲートスペーサ、ゲートメタル材料及びゲート化合物を有するエンハンスメントモードＧａＮトランジスタ、及びその製造方法に関する。これらの材料が、単一のフォトマスクを用いてパターニング及びエッチングされ、それにより製造コストが低減される。ゲートスペーサとゲート化合物との界面は、誘電体膜とゲート化合物との界面より低いリークを有し、それによりゲートリークが低減される。さらに、オーミックコンタクトメタル層が、ドレインコンタクト側のドープトＩＩＩ−Ｖ族化合物のコーナー部における電界を緩和するフィールドプレートとして使用され、より低いゲートリーク電流と向上されたゲート信頼性とがもたらされる。
【図面の簡単な説明】
【０００９】
【図１】従来のエンハンスメントモードＧａＮトランジスタを例示する断面図である。
【図２】ここに記載する本発明の第１実施形態に従って形成される、ゲートスペーサを備えたエンハンスメントモードＧａＮ  ＨＥＭＴデバイスを例示する図である。
【図３Ａ】本発明の第１実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図３Ｂ】本発明の第１実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図３Ｃ】本発明の第１実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図３Ｄ】本発明の第１実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図３Ｅ】本発明の第１実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図３Ｆ】本発明の第１実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図３Ｇ】本発明の第１実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図３Ｈ】本発明の第１実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図４】本発明の第２実施形態に従って形成される、ゲートスペーサを備えたエンハンスメントモードＧａＮ  ＨＥＭＴデバイスを例示する図である。
【図５Ａ】本発明の第２実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図５Ｂ】本発明の第２実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図５Ｃ】本発明の第２実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図５Ｄ】本発明の第２実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図５Ｅ】本発明の第２実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図５Ｆ】本発明の第２実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図５Ｇ】本発明の第２実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図６】ここに記載する本発明の第３実施形態に従って形成される、ゲートスペーサを備えたエンハンスメントモードＧａＮ  ＨＥＭＴデバイスを例示する図である。
【図７Ａ】本発明の第３実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図７Ｂ】本発明の第３実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図７Ｃ】本発明の第３実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図７Ｄ】本発明の第３実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図７Ｅ】本発明の第３実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図７Ｆ】本発明の第３実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図７Ｇ】本発明の第３実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図７Ｈ】本発明の第３実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図８】ここに記載する本発明の第４実施形態に従って形成される、ゲートスペーサを備えたエンハンスメントモードＧａＮ  ＨＥＭＴデバイスを例示する図である。
【図９Ａ】本発明の第４実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図９Ｂ】本発明の第４実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図９Ｃ】本発明の第４実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図９Ｄ】本発明の第４実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図９Ｅ】本発明の第４実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図９Ｆ】本発明の第４実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【図９Ｇ】本発明の第４実施形態に従ったエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成法を模式的に示す図である。
【発明を実施するための形態】
【００１０】
以下の詳細な説明においては、特定の実施形態を参照する。これらの実施形態は、当業者がこれらの実施形態を実施することができるよう、十分に詳細に説明される。理解されるように、その他の実施形態も用いられることができ、また、様々な構造的、論理的及び電気的な変更が為され得る。
【００１１】
本発明は、ゲートスペーサ、ゲートメタル材料及びゲート化合物が自己整合されるエンハンスメントモードＧａＮ  ＨＥＭＴデバイス、及びそのようなデバイスを製造する方法に関する。これらの材料が単一のフォトマスクを用いてパターニング及びエッチングされ、それにより製造コストが低減される。また、ゲートスペーサ２１とゲート化合物との界面は、誘電体膜とゲート化合物との界面より低いリークを有し、それによりゲートリークが低減される。さらに、オーミックコンタクトメタル層が、ドレインコンタクト側のドープトＩＩＩ−Ｖ族化合物のコーナー部における電界を緩和するフィールドプレートとして使用され、より低いゲートリーク電流と向上されたゲート信頼性とがもたらされる。ソース電位にあるフィールドプレートが、ゲートをドレインバイアスから遮蔽（シールド）する。ゲートドレイン電荷（Ｑｇｄ）が減少する。
【００１２】
図２及び３Ａ−３Ｈを参照して、ゲートスペーサと自己整合（セルフアライン）ゲートとを有するエンハンスメントモードＧａＮ  ＨＥＭＴデバイスの形成に関して第１実施形態を説明する。図面全体を通して、一貫して、同様の部分には似通った参照符号を使用する。図２は、図３Ａ−３Ｈに関して後述する方法によって形成される、自己整合されたゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５を有するエンハンスメントモードＧａＮ  ＨＥＭＴデバイス２００を示している。デバイス２００は、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、ＩＩＩ−Ｖ族ゲート化合物１５、ゲートメタル１７、誘電体材料１８、ドレインオーミックコンタクト１９、ソースオーミックコンタクト２０、及び誘電体スペーサ２１を含んでいる。ソースメタル２０はまた、ドレインコンタクトに向かってゲートの上方を延在するフィールドプレートとしても作用する。
【００１３】
図３Ａは、ＧａＮ  ＨＥＭＴデバイス２００ａのＥＰＩ（エピ）構造を示しており、該ＥＰＩ構造は、下から上に、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、及びＩＩＩ−Ｖ族ゲート化合物材料１５を含んでいる。アンドープのＧａＮバッファ材料１３は好ましくは、約０．５μｍから約５μｍの厚さを有する。アンドープのＡｌＧａＮバリア材料１４は好ましくは、約５０Åから約３００Åの厚さを有する。アンドープのＡｌＧａＮバリア材料１４は、ＡｌＧａＮ材料の金属含有物のうちの約１２％から２８％だけＡｌを含む。ＩＩＩ−Ｖ族ゲート化合物１５は、約５００Åから約２０００Åの厚さを有し得る。また、ＩＩＩ−Ｖ族ゲート化合物１５は、約１０１８原子／ｃｍ３から約１０２０原子／ｃｍ３の間のｐ型ドーピング濃度を有し得る。
【００１４】
図３Ｂに示すように、図３Ａに示したＥＰＩ構造上にゲートメタル１７が堆積される。ゲートメタル１７は、代替的に、ＥＰＩ成長の最後に成長されてもよい。ゲートメタル１７は、例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）といった、高融点金属又はその化合物からなり得る。
【００１５】
その後、単一のフォトマスクを用いて、ゲートメタル１７がパターニング及びエッチングされ、図３Ｃに示すスタック構造が得られる。ゲートメタル１７は、例えばプラズマエッチングといった既知の技術によってエッチングされ、その後、フォトレジストの剥離が行われる。
【００１６】
続いて図３Ｄを参照するに、図３Ｃの構造上に、例えば酸化シリコン（ＳｉＯ２）又はプラズマ化学気相成長（ＰＥＣＶＤ）による窒化シリコン（Ｓｉ３Ｎ４）などの誘電体材料２１が堆積される。誘電体材料２１の堆積後、エッチバックプロセスによる誘電体材料２１のパターニング及びエッチングが行われ、ゲートメタル１７の側壁にスペーサ２１が得られる（図３Ｅに示す）。
【００１７】
続いて図３Ｆを参照するに、ゲートメタル１７及びスペーサ２１をハードマスクとして用いてＩＩＩ−Ｖ族ゲート化合物１５のエッチングが実行される。そして、図３Ｆの構造上に、例えばＳｉ３Ｎ４などの誘電体材料１８が堆積される。誘電体材料１８の堆積後、コンタクト用フォトマスクを用いて誘電体材料１８がエッチングされ、次いでフォトレジストの剥離が行われて、図３Ｇに示す構造が形成される。
【００１８】
図３Ｇの構造上に、オーミックコンタクトメタルが堆積される。オーミックコンタクトメタルは、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びキャップメタルのスタック（積層体）からなり得る。オーミックメタルの堆積後、メタル用マスクを用いてオーミックコンタクトメタルがパターニング及びエッチングされて、図３Ｈに示すようなドレインオーミックコンタクト１９及びソースオーミックコンタクト２０が得られる。ＡｌＧａＮ／ＧａＮ  ２ＤＥＧへのオーミックコンタクトを形成するために、高速熱アニール（ＲＴＡ）が実行される。ソースオーミックコンタクトメタル２０は、ゲートの上方にも設けられ、フィールドプレートとして機能する。これは、ドレインオーミックコンタクト１９に近い側のＩＩＩ−Ｖ族ゲート化合物１５のコーナー部における電界を低減する。
【００１９】
上述の方法によれば、ゲートメタル１７がパターニング及びエッチングされる。その後、ゲートメタル１７の側壁に誘電体スペーサ２１が形成される。そして、ゲートメタル１７及びスペーサ２１をハードマスクとして用いてＩＩＩ−Ｖ族ゲート化合物がエッチングされる。ゲートメタル１７、スペーサ２１及びゲート化合物１５は、単一のフォトマスクの後に形成され、故に、自動的にセルフアラインされる。オーミックコンタクトメタル１９及び２０は、Ｔｉ、Ａｌ及びキャップメタルのスタックからなる。ソースメタル２０は、ゲート上方に及び、フィールドプレートとして作用する。これは、ドレイン側のゲートコーナーにおける電界を低減する。ソースオーミックコンタクトメタル２０が、ドレインオーミックコンタクト１９側のＩＩＩ−Ｖ族ゲートのコーナー部における電界を緩和するフィールドプレートとして使用されるので、より低いゲートリーク電流と向上されたゲート信頼性とが達成される。さらに、ソース電位にあるフィールドプレートがゲートをドレインバイアスから遮蔽するので、ゲート−ドレイン電荷（Ｑｇｄ）が低減される。
【００２０】
次に、図４及び５Ａ−５Ｇを参照して、本発明の第２実施形態を説明する。図４は、図５Ａ−５Ｇに示す方法によって形成されるゲートスペーサ２１を有するエンハンスメントモードＧａＮ  ＨＥＭＴデバイス３００を示している。得られるデバイス３００は、自己整合されたゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５を有することになる。図４のデバイス３００は、それが含むスペーサ２１がゲートメタル１７の側壁のみでなくＩＩＩ−Ｖ族ゲート化合物１５の側壁にも形成されている点で、図２のデバイス２００と異なる。
【００２１】
図５Ａは、ＥＰＩ構造３００ａを示しており、該ＥＰＩ構造は、下から上に、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、及びＩＩＩ−Ｖ族ゲート化合物材料１５を含んでいる。これら様々な材料の寸法及び組成は、第１実施形態のそれらと同様である。
【００２２】
図５Ｂに示すように、第１実施形態においてのように、図５Ａに示したＥＰＩ構造上にゲートメタル１７が堆積あるいは成長される。
【００２３】
その後、単一のフォトマスクを用いて、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５のパターニング及びエッチングが行われ、図５Ｃに示す状態及び構造が得られる（フォトレジストの剥離が行われた後）。
【００２４】
図５Ｄを参照するに、先と同様に、図５Ｃの構造上に例えば酸化シリコン（ＳｉＯ２）などの誘電体材料２１が堆積される。誘電体材料２１の堆積後、エッチバックプロセスが実行されて、誘電体材料２１のパターニング及びエッチングが行われ、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５の側壁にスペーサ２１が得られる（図５Ｅに示す）。
【００２５】
そして、図５Ｅの構造上に例えばＳｉ３Ｎ４などの誘電体材料１８が堆積される。誘電体材料１８の堆積後、コンタクト用フォトマスクを用いて誘電体材料１８がエッチングされ、次いでフォトレジストの剥離が行われて、図５Ｆに示す構造が形成される。
【００２６】
図５Ｆの構造上に、オーミックコンタクトメタルが堆積される。オーミックコンタクトメタルは、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びキャップメタルのスタックからなり得る。オーミックメタルの堆積後、メタル用マスクを用いてオーミックコンタクトメタルがパターニング及びエッチングされて、図５Ｇに示すようなドレインオーミックコンタクト１９及びソースオーミックコンタクト２０が得られる。ＡｌＧａＮ／ＧａＮ  ２ＤＥＧへのオーミックコンタクトを形成するために、高速熱アニール（ＲＴＡ）が実行される。ソースオーミックコンタクトメタル２０は、ゲートの上方にも設けられ、フィールドプレートとして機能する。これは、ドレインオーミックコンタクト１９に近い側のＩＩＩ−Ｖ族ゲート化合物１５のコーナー部における電界を低減する。
【００２７】
上述の方法によれば、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５が、単一のフォトマスクを用いてパターニング及びエッチングされ、故に、セルフアラインされ、第１実施形態と同じ利点を有する。
【００２８】
次に、図６及び７Ａ−７Ｈを参照して、本発明の第３実施形態を説明する。図６は、図７Ａ−７Ｈに関して説明する方法によって形成される、自己整合されたゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５を有するエンハンスメントモードＧａＮ  ＨＥＭＴデバイス４００を示している。デバイス４００は、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、ＩＩＩ−Ｖ族ゲート化合物１５、ゲートメタル１７、誘電体材料１８、ドレインオーミックコンタクト１９、ソースオーミックコンタクト２０、誘電体スペーサ２１、及び誘電体膜２２を含んでいる。ソースメタル２０はまた、ドレインコンタクトに向かってゲートの上方を延在するフィールドプレートとしても作用する。
【００２９】
図７Ａは、ＧａＮ  ＨＥＭＴデバイス４００ａのＥＰＩ構造を示しており、該ＥＰＩ構造は、下から上に、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、及びＩＩＩ−Ｖ族ゲート化合物材料１５を含んでいる。アンドープのＧａＮバッファ材料１３は好ましくは、約０．５μｍから約５μｍの厚さを有する。アンドープのＡｌＧａＮバリア材料１４は好ましくは、約５０Åから約３００Åの厚さを有する。アンドープのＡｌＧａＮバリア材料１４は、ＡｌＧａＮ材料の金属含有物のうちの約１２％から２８％だけＡｌを含む。ＩＩＩ−Ｖ族ゲート化合物１５は、約５００Åから約２０００Åの厚さを有し得る。また、ＩＩＩ−Ｖ族ゲート化合物１５は、約１０１８原子／ｃｍ３から約１０２０原子／ｃｍ３の間のｐ型ドーピング濃度を有し得る。
【００３０】
図７Ｂに示すように、図７Ａに示したＥＰＩ構造上にゲートメタル１７が堆積される。ゲートメタル１７は、代替的に、ＥＰＩ成長の最後に成長されてもよい。ゲートメタル１７は、例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）といった、高融点金属又はその化合物からなり得る。ゲートメタル１７上に、何らかの既知のプロセスにより、例えば酸化シリコン（ＳｉＯ２）などの誘電体膜２２が堆積あるいは形成される。
【００３１】
その後、単一のフォトマスクを用いて、ゲートメタル１７及び誘電体膜２２がパターニング及びエッチングされ、図７Ｃに示すスタック構造が得られる。ゲートメタル１７及び誘電体膜２２は、例えばプラズマエッチングといった既知の技術によってエッチングされ、その後、フォトレジストの剥離が行われる。
【００３２】
続いて図７Ｄを参照するに、図７Ｃの構造上に、例えば酸化シリコン（ＳｉＯ２）又はプラズマ化学気相成長（ＰＥＣＶＤ）による窒化シリコン（Ｓｉ３Ｎ４）などの誘電体材料２１が堆積される。誘電体材料２１の堆積後、エッチバックプロセスによる誘電体材料２１のパターニング及びエッチングが行われ、ゲートメタル１７及び誘電体膜２２の側壁にスペーサ２１が得られる（図７Ｅに示す）。
【００３３】
続いて図７Ｆを参照するに、ゲートメタル１７上の誘電体膜２２とスペーサ２１とをハードマスクとして用いてＩＩＩ−Ｖ族ゲート化合物１５のエッチングが実行される。そして、図７Ｆの構造上に、例えばＳｉ３Ｎ４などの誘電体材料１８が堆積される。誘電体材料１８の堆積後、コンタクト用フォトマスクを用いて誘電体材料１８がエッチングされ、次いでフォトレジストの剥離が行われて、図７Ｇに示す構造が形成される。
【００３４】
図７Ｇの構造上に、オーミックコンタクトメタルが堆積される。オーミックコンタクトメタルは、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びキャップメタルのスタックからなり得る。オーミックメタルの堆積後、メタル用マスクを用いてオーミックコンタクトメタルがパターニング及びエッチングされて、図７Ｈに示すようなドレインオーミックコンタクト１９及びソースオーミックコンタクト２０が得られる。ＡｌＧａＮ／ＧａＮ  ２ＤＥＧへのオーミックコンタクトを形成するために、高速熱アニール（ＲＴＡ）が実行される。ソースオーミックコンタクトメタル２０は、ゲートの上方にも設けられ、フィールドプレートとして機能する。これは、ドレインオーミックコンタクト１９に近い側のＩＩＩ−Ｖ族ゲート化合物１５のコーナー部における電界を低減する。
【００３５】
次に、図８及び９Ａ−９Ｇを参照して、本発明の第４実施形態を説明する。図８は、図９Ａ−９Ｇに示す方法によって形成されるゲートスペーサ２１を有するエンハンスメントモードＧａＮ  ＨＥＭＴデバイス５００を示している。得られるデバイス５００は、自己整合されたゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５を有することになる。デバイス５００は、それが含むスペーサ２１がゲートメタル１７及び誘電体膜２２の側壁のみでなくＩＩＩ−Ｖ族ゲート化合物１５の側壁にも形成されている点で、図６のデバイス４００と異なる。
【００３６】
図９Ａは、ＥＰＩ構造５００ａを示しており、該ＥＰＩ構造は、下から上に、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、及びＩＩＩ−Ｖ族ゲート化合物材料１５を含んでいる。これら様々な材料の寸法及び組成は、上述の第３実施形態のそれらと同様である。
【００３７】
図９Ｂに示すように、第３実施形態においてのように、図９Ａに示したＥＰＩ構造上にゲートメタル１７が堆積あるいは成長され、その後、ゲートメタル１７上に誘電体膜２２（例えばＳｉＯ２）が形成される。
【００３８】
その後、単一のフォトマスクを用いて、誘電体膜２２、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５のパターニング及びエッチングが行われ、図９Ｃに示す状態及び構造が得られる（フォトレジストの剥離が行われた後）。
【００３９】
図９Ｄを参照するに、第３実施形態と同様に、図９Ｃの構造上に例えば酸化シリコン（ＳｉＯ２）又はプラズマ化学気相成長（ＰＥＣＶＤ）による窒化シリコン（Ｓｉ３Ｎ４）などの誘電体材料２１が堆積される。誘電体材料２１の堆積後、エッチバックプロセスが実行されて、誘電体材料２１のパターニング及びエッチングが行われ、誘電体膜２２、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５の側壁にスペーサ２１が得られる（図９Ｅに示す）。
【００４０】
そして、図９Ｅの構造上に例えばＳｉ３Ｎ４などの誘電体材料１８が堆積される。誘電体材料１８の堆積後、コンタクト用フォトマスクを用いて誘電体材料１８がエッチングされ、次いでフォトレジストの剥離が行われて、図９Ｆに示す構造が形成される。
【００４１】
図９Ｆの構造上に、オーミックコンタクトメタルが堆積される。オーミックコンタクトメタルは、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びキャップメタルのスタックからなり得る。オーミックメタルの堆積後、メタル用マスクを用いてオーミックコンタクトメタルがパターニング及びエッチングされて、図９Ｇに示すようなドレインオーミックコンタクト１９及びソースオーミックコンタクト２０が得られる。ＡｌＧａＮ／ＧａＮ  ２ＤＥＧへのオーミックコンタクトを形成するために、高速熱アニール（ＲＴＡ）が実行される。ソースオーミックコンタクトメタル２０は、ゲートの上方にも設けられ、フィールドプレートとして機能する。これは、ドレインオーミックコンタクト１９に近い側のＩＩＩ−Ｖ族ゲート化合物１５のコーナー部における電界を低減する。
【００４２】
上述の方法によれば、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５が、単一のフォトマスクを用いてパターニング及びエッチングされ、故に、セルフアラインされ、第１乃至第３の実施形態と同じ利点を有する。
【００４３】
以上の説明及び図面は単に、ここに記載された特徴及び利点を達成する特定の実施形態の例示と見なされるべきものである。具体的なプロセス条件には変更及び代用が為され得る。従って、本発明の実施形態は、以上の説明及び図面によって限定されるものとして見なされるものではない。
【図１】
2013175726.tif 000003
【図２】
2013175726.tif 000004
【図３Ａ】
2013175726.tif 000005
【図３Ｂ】
2013175726.tif 000006
【図３Ｃ】
2013175726.tif 000007
【図３Ｄ】
2013175726.tif 000008
【図３Ｅ】
2013175726.tif 000009
【図３Ｆ】
2013175726.tif 000010
【図３Ｇ】
2013175726.tif 000011
【図３Ｈ】
2013175726.tif 000012
【図４】
2013175726.tif 000013
【図５Ａ】
2013175726.tif 000014
【図５Ｂ】
2013175726.tif 000015
【図５Ｃ】
2013175726.tif 000016
【図５Ｄ】
2013175726.tif 000017
【図５Ｅ】
2013175726.tif 000018
【図５Ｆ】
2013175726.tif 000019
【図５Ｇ】
2013175726.tif 000020
【図６】
2013175726.tif 000021
【図７Ａ】
2013175726.tif 000022
【図７Ｂ】
2013175726.tif 000023
【図７Ｃ】
2013175726.tif 000024
【図７Ｄ】
2013175726.tif 000025
【図７Ｅ】
2013175726.tif 000026
【図７Ｆ】
2013175726.tif 000027
【図７Ｇ】
2013175726.tif 000028
【図７Ｈ】
2013175726.tif 000029
【図８】
2013175726.tif 000030
【図９Ａ】
2013175726.tif 000031
【図９Ｂ】
2013175726.tif 000032
【図９Ｃ】
2013175726.tif 000033
【図９Ｄ】
2013175726.tif 000034
【図９Ｅ】
2013175726.tif 000035
【図９Ｆ】
2013175726.tif 000036
【図９Ｇ】
2013175726.tif 000037
【外国語明細書】
2013175726000001.pdf