(57)【要約】【課題】ＭＯＳトランジスタのサイズを変えることなく、ノイズの低減が図られた半導体装置とその製造方法を提供することを目的とする。また、そのＭＯＳトランジスタを備えることにより、ノイズの低減が図られた固体撮像装置とその製造方法を提供することを目的とする。【解決手段】埋め込みチャネル型のＭＯＳトランジスタにおいて、素子分離部２４側に接する領域に、斜め方向からのイオン注入により形成した第１の不純物拡散領域１４ａと、ゲート電極２６下の領域全面に形成した第２の不純物拡散領域１４ｂとによりチャネル領域１４を構成する。第１の不純物拡散領域１４ａの形成により、チャネル領域１４の素子分離部２４側で発生する不純物濃度の低下分を補填でき、実効ゲート幅の拡大が可能となる。【選択図】図４
2013045879.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面側に形成された素子形成領域と、
前記基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、
前記素子形成領域に形成され、入射した光の光量に応じた信号電荷を生成する光電変換素子と、
前記素子分離部によって前記光電変換素子と分離された領域に形成された埋め込みチャネル型ＭＯＳトランジスタであって、
前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第１の不純物拡散領域と、前記第１の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第２の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型ＭＯＳトランジスタと、
を備える固体撮像装置。
【請求項２】
前記埋め込みチャネル型ＭＯＳトランジスタは、増幅トランジスタを構成する
請求項１に記載の固体撮像装置。
【請求項３】
前記第１の不純物拡散領域と前記第２の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている
請求項２に記載の固体撮像装置。
【請求項４】
基板の表面から所望の深さにトレンチ部を形成する工程と、
埋め込みチャネル型ＭＯＳトランジスタのチャネル領域側に位置するトレンチ部の側壁部に、所定の不純物を斜めからイオン注入することによりチャネル領域を構成する第１の不純物拡散領域を形成する工程と、
前記トレンチ部に絶縁材料からなる埋め込み膜を形成する工程と、
前記チャネル領域となる領域全面に、前記第１の不純物拡散領域と同導電型の不純物をイオン注入することにより、前記チャネル領域を構成する第２の不純物拡散領域を形成する工程と、
前記チャネル領域上に位置する基板上部に絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極を挟む基板領域に、前記チャネル領域を構成する第１及び第２の不純物拡散領域と同導電型の不純物をイオン注入することにより、ソース領域、及びドレイン領域を形成する工程と、
前記ゲート電極を形成する前又は後に、前記第１の不純物拡散領域と同導電型の不純物をイオン注入することにより、入射した光の光量に応じた信号電荷を生成する光電変換部を形成する工程と、
を備える固体撮像装置の製造方法。
【請求項５】
前記埋め込みチャネル型ＭＯＳトランジスタは、増幅トランジスタを構成する
請求項４に記載の固体撮像装置の製造方法。
【請求項６】
前記第１の不純物拡散領域と前記第２の不純物拡散領域は、前記基板のほぼ同じ深さに形成する
請求項５に記載の固体撮像装置の製造方法。
【請求項７】
基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、
基板の表面側に形成された素子形成領域と、
前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第１の不純物拡散領域と、前記第１の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第２の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型ＭＯＳトランジスタと、
を備える半導体装置。
【請求項８】
前記第１の不純物拡散領域と前記第２の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている
請求項７に記載の半導体装置。
【請求項９】
基板の表面から所望の深さにトレンチ部を形成する工程と、
埋め込みチャネル型ＭＯＳトランジスタのチャネル領域側に位置するトレンチ部の側壁部に、所定の不純物を斜めからイオン注入することによりチャネル領域を構成する第１の不純物拡散領域を形成する工程と、
前記トレンチ部に絶縁材料からなる埋め込み膜を形成する工程と、
前記チャネル領域となる領域全面に、前記第１の不純物拡散領域と同導電型の不純物をイオン注入することにより、前記チャネル領域を構成する第２の不純物拡散領域を形成する工程と、
前記チャネル領域上に位置する基板上部に絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極を挟む基板領域に、前記チャネル領域を構成する第１及び第２の不純物拡散領域と同導電型の不純物をイオン注入することにより、ソース領域、及びドレイン領域を形成する工程と、
を備える
半導体装置の製造方法。
【請求項１０】
前記第１の不純物拡散領域と前記第２の不純物拡散領域は、前記基板のほぼ同じ深さに形成する
請求項９に記載の半導体装置の製造方法。
【請求項１１】
光学レンズと、
基板の表面側に形成された素子形成領域と、前記基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、前記素子形成領域に形成され、入射した光の光量に応じた信号電荷を生成する光電変換素子と、前記素子分離部によって前記光電変換素子と分離された領域に形成された埋め込みチャネル型ＭＯＳトランジスタであって、前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第１の不純物拡散領域と、前記第１の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第２の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型ＭＯＳトランジスタと、を備える固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。
【請求項１２】
前記埋め込みチャネル型ＭＯＳトランジスタは、増幅トランジスタを構成する
請求項１１に記載の電子機器。
【請求項１３】
前記第１の不純物拡散領域と前記第２の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている
請求項１２に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、埋め込みチャネル型のＭＯＳトランジスタを備える半導体装置とその製造方法に関し、また、固体撮像装置とその製造方法に関する。さらに、その固体撮像装置を用いた電子機器に関する。
【背景技術】
【０００２】
従来、半導体装置や固体撮像装置に形成される一般的なＭＯＳトランジスタでは、ゲート電極下の領域がソース・ドレイン領域とは反対導電型の不純物領域で形成された表面チャネル型とされている。表面チャネル型のＭＯＳトランジスタでは、ゲート電極への電圧の印加により半導体基板表面に反転層からなるチャネルが形成され、ソース・ドレイン間に電流が流れる。
【０００３】
ところで、半導体基板とゲート絶縁膜との界面近傍には、半導体基板表面の原子未結合による多数のキャリアトラップが存在する。このため、チャネル領域が半導体基板の表面側に形成される表面チャネル型のＭＯＳトランジスタでは、半導体基板とゲート絶縁膜との界面近傍に存在するキャリアトラップに起因して、移動度やノイズ特性が劣化することが知られている。
【０００４】
これに対し、近年、ゲート電極下の領域をソース・ドレイン領域と同導電型の不純物領域で形成することで、チャネル領域を半導体基板の表面から離れた位置に形成するようにした埋め込みチャネル型のＭＯＳトランジスタが提案されている。特許文献１には、埋め込みチャネル型ＭＯＳトランジスタをＣＭＯＳ型固体撮像装置の増幅トランジスタに適用することにより、増幅トランジスタにおけるノイズの低減を図る技術が記載されている。
【０００５】
一方、固体撮像装置では増幅トランジスタで発生する周波数に比例した１／ｆノイズが画質に大きな影響を及ぼすことが知られている。ここで、ノイズ電圧の２乗平均は下記の［数１］で与えられる（非特許文献１参照）。
【０００６】
【数１】
2013045879.tif 000003
【０００７】
ｎＴｅはチャネルの単位面積あたりの有効トラップ密度、ｄｏｘはゲート絶縁膜の膜厚、εｏｘはゲート絶縁膜の誘電率、Ｗｅｆｆは実効ゲート幅、Ｌｅｆｆは実効ゲート長、ｑは電子の電荷量、ｆは周波数を示している。［数１］から、ゲート長を長くし、ゲート幅を大きくすることにより、ノイズを低減できることがわかる。したがって、従来、ＣＭＯＳ型の固体撮像装置では、増幅トランジスタのゲート長を長くし、ゲート幅を大きくすることで、ノイズの低減を図るという対策が講じられてきた。
【０００８】
また、ＣＭＯＳ型の固体撮像装置では、ノイズだけではなく暗電流を抑制することも重要となってくる。そこで、今日のＣＭＯＳ型の固体撮像装置では、フォトダイオードで光電変換した電荷が画素を構成する画素トランジスタに漏れ出さないように、素子分離としてＳＴＩ(Shallow Trench Isolation)が使われている。このＳＴＩ素子分離を導入することにより、ＣＭＯＳ型の固体撮像装置では、画素サイズの小型化、及び暗電流の抑制が図られている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−１２０６７９号公報
【非特許文献】
【００１０】
【非特許文献１】ＣＱ出版社「ＣＣＤ／ＣＭＯＳイメージ・センサの基礎と応用」
【発明の概要】
【発明が解決しようとする課題】
【００１１】
近年、ＣＭＯＳ型の固体撮像装置では、高画質の映像を得るため多画素化が進み、さらにコスト削減の要求により小型化が進んでいる。また、画素の小型化が進んでも、一定の飽和電荷量（Ｑｓ）は確保しなければならないという要請があり、フォトダイオードにさく面積を縮小化できない。それ故に、増幅トランジスタやリセットトランジスタ、選択トランジスタ等が形成されるアクティブ領域の縮小化がますます求められてきている。したがって、ゲート幅やゲート長を増大することでノイズの低減を図ることが困難となってきている。
【００１２】
上述の点に鑑みて、本開示は、ＭＯＳトランジスタのサイズを変えることなく、ノイズの低減が図られた半導体装置を提供することを目的とする。また、そのＭＯＳトランジスタを備えることにより、ノイズの低減が図られた固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本開示の半導体装置は、素子分離部と、その素子分離部に隣接する埋め込みチャネル型ＭＯＳトランジスタを備える。素子分離部は、基板の表面から所望の深さに形成されたトレンチ部と、トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、基板に形成された各素子を分離する。埋め込みチャネル型ＭＯＳトランジスタは、基板の表面側の素子形成領域に形成され、ソース領域、ドレイン領域、チャネル領域、ゲート電極とで構成される。ソース領域、及びドレイン領域は、素子形成領域に形成され、素子形成領域とは反対導電型の不純物領域で構成される。また、チャネル領域は、第１の不純物拡散領域と第２の不純物拡散領域とで構成されている。第１の不純物拡散領域は、ソース領域とドレイン領域との間の領域の素子分離部に接する側に形成され、ソース領域及びドレイン領域と同導電型の不純物領域で構成されている。第２の不純物拡散領域は、ソース領域とドレイン領域との間の領域全面に形成され、ソース領域及びドレイン領域と同導電型の不純物領域から構成されている。ゲート電極は、チャネル領域上に位置する基板上部に、ゲート絶縁膜を介して形成されている。
【００１４】
本開示の固体撮像装置は、素子形成領域に形成され、入射した光の光量に応じた信号電荷を生成する光電変換素子と、素子分離部によって光電変換素子と分離された領域に形成された埋め込みチャネル型ＭＯＳトランジスタを備える。この埋め込みチャネル型ＭＯＳトランジスタは、上述の構成を採る。
【００１５】
本開示の半導体装置、及び固体撮像装置では、第１の不純物拡散領域が形成されるので、チャネル領域の素子分離部側における不純物の偏析、パイルアップ、拡散などに起因する不純物濃度の低下を抑えることができる。また、第１の不純物拡散領域の形成により、チャネル領域の電流密度を、素子分離部側と中心部とで一定となるように調整することができる。
【００１６】
本開示の半導体装置の製造方法は、基板の表面から所望の深さにトレンチ部を形成する工程を有する。また、埋め込みチャネル型ＭＯＳトランジスタのチャネル領域側に位置するトレンチ部の側壁部に、所定の不純物を斜めからイオン注入することによりチャネル領域を構成する第１の不純物拡散領域を形成する工程を有する。また、トレンチ部に絶縁材料からなる埋め込み膜を形成する工程を有する。また、チャネル領域となる領域全面に、第１の不純物拡散領域と同導電型の不純物をイオン注入することにより、チャネル領域を構成する第２の不純物拡散領域を形成する工程を有する。また、チャネル領域上に位置する基板上部に絶縁膜を介してゲート電極を形成する工程を有する。また、ゲート電極を挟む基板領域に、チャネル領域を構成する第１及び第２の不純物拡散領域と同導電型の不純物をイオン注入することにより、ソース領域、及びドレイン領域を形成する工程を有する。
【００１７】
本開示の固体撮像装置の製造方法は、上述の半導体装置の製造方法において、ゲート電極を形成する前又は後に、第１の不純物拡散領域と同導電型の不純物をイオン注入することにより、入射した光の光量に応じた信号電荷を生成する光電変換部を形成する工程を有する。
【００１８】
本開示の半導体装置及び固体撮像装置の製造方法では、不純物の偏析、パイルアップ、拡散などが起こりやすいチャネル領域の素子分離部側に、斜めからのイオン注入により、第１の不純物拡散領域を形成する。これにより、不純物濃度が低下しやすい領域に、不純物を補填することができ、実効的なゲート幅の減少を防ぐことができる。
【００１９】
本開示の電子機器は、光学レンズと、上述の固体撮像装置であって、光学レンズに集光された光が入射される固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路とを備える。
【発明の効果】
【００２０】
本開示によれば、埋め込みチャネル型のＭＯＳトランジスタを備える半導体装置、及び固体撮像装置において、ゲート電極の大きさを変えることなくチャネル領域を実質的に拡大することができる。これにより、ノイズの低減が図られる。
【図面の簡単な説明】
【００２１】
【図１】本開示の第１の実施形態に係るＣＭＯＳ型の固体撮像装置の全体を示す概略構成図である。
【図２】本開示の第１の実施形態に係る固体撮像装置を構成する画素の等価回路図である。
【図３】本開示の第１の実施形態に係る単位画素の平面レイアウト図である。
【図４】図４Ａは、図３のＡ−Ａ線上に沿う断面構成図である。図４Ｂは、図３のＢ−Ｂ線上に沿う断面構成図である。図４Ｃは、図４Ａに示した増幅トランジスタＴｒ３のＣ−Ｃ線上に沿うバンド図である。
【図５】図５Ａは、比較例に係る表面チャネル型ＭＯＳトランジスタの一方向の断面を示す構成図である。図５Ｂは、比較例に係る表面チャネル型ＭＯＳトランジスタの他方向の断面を示す構成図である。図５Ｃは、図５Ａに示したＭＯＳトランジスタＴｒａのＤ−Ｄ線上に沿う断面構成図である。
【図６】図６Ａは、比較例に係る埋め込みチャネル型のＭＯＳトランジスタＴｒｂの平面構成を示し図である。図６Ｂは、図６ＡのＥ−Ｅ線上に沿う断面構成図である。図６Ｃは、ＭＯＳトランジスタＴｒｂのチャネル領域におけるｎキャリア濃度の分布図である。
【図７】Ａ〜Ｃ  本開示の第１の実施形態に係る固体撮像装置の製造方法を示す工程図（その１）である。
【図８】Ｄ〜Ｆ  本開示の第１の実施形態に係る固体撮像装置の製造方法を示す工程図（その２）である。
【図９】Ｇ〜Ｉ  本開示の第１の実施形態に係る固体撮像装置の製造方法を示す工程図（その３）である。
【図１０】Ｊ，Ｋ  本開示の第１の実施形態に係る固体撮像装置の製造方法を示す工程図（その４）である。
【図１１】図１１Ａは、本開示の第１の実施形態に係る増幅トランジスタＴｒ３の平面方向の電流密度分布を示す図である。図１１Ｂは、図１１ＡのＦ−Ｆ’線上に沿う断面方向のチャネル濃度を示す図である。図１１Ｃは、図１１ＡのＦ−Ｆ’線上に沿う断面方向の電流密度分布を示す図である。
【図１２】図１２Ａは、比較例に係る従来の埋め込みチャネル型のＭＯＳトランジスタＴｒｂの平面方向の電流密度分布を示す図である。図１２Ｂは、図１２ＡのＧ−Ｇ’線上に沿う断面方向のチャネル濃度を示す図である。図１２は、図１２ＡのＧ−Ｇ’線上に沿う断面方向の電流密度分布を示す図である。
【図１３】本開示の第２の実施形態に係る電子機器の概略構成図である。
【発明を実施するための形態】
【００２２】
以下に、本開示の実施形態に係る固体撮像装置とその製造方法、及びその固体撮像装置を備えた電子機器の一例を、図を参照しながら説明する。本開示の実施形態は以下の順で説明する。なお、本開示は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置
１−１  全体構成
１−２  要部の構成
１−３  製造方法
２．第２の実施形態：電子機器
【００２３】
〈１．第１の実施形態：固体撮像装置〉
［１−１  全体構成］
図１は、本開示の第１の実施形態に係るＣＭＯＳ型の固体撮像装置の全体を示す概略構成図である。
本実施形態例の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２から構成される画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００２４】
画素２は、フォトダイオードからなる光電変換部と、複数の画素トランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。本実施形態例では、選択トランジスタを含む４つの画素トランジスタを有する例とする。
【００２５】
画素領域３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素領域３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
【００２６】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００２７】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。
【００２８】
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に設けられている。
【００２９】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００３０】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
【００３１】
［１−２  要部の構成］
図２は、本実施形態例の固体撮像装置１を構成する画素の等価回路図である。本実施形態例の固体撮像装置１における単位画素２は、光電変換素子であるフォトダイオードＰＤと、転送トランジスタＴｒ１と、リセットトランジスタＴｒ２と、増幅トランジスタＴｒ３と、及び選択トランジスタＴｒ４とで構成されている。これら画素トランジスタＴｒ１〜Ｔｒ４は、本例ではｎチャネルＭＯＳトランジスタを用いている。また、後述するが、増幅トランジスタＴｒ３は埋め込みチャネル型のＭＯＳトランジスタとされている。
【００３２】
転送トランジスタＴｒ１は、そのソースがフォトダイオードＰＤのカソード側に接続され、ドレインがフローティングディフュージョン部ＦＤに接続されている。また、転送トランジスタＴｒ１のソース・ドレイン間のゲート電極２０には転送パルスφＴＲＧを供給する転送配線が接続されている。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（本実施形態例では電子）は、転送トランジスタＴｒ１のゲート電極２０に転送パルスφＴＲＧが印加されることによって、フローティングディフュージョン部ＦＤに転送される。
【００３３】
リセットトランジスタＴｒ２は、そのドレインが電源電圧ＶＤＤに接続され、ソースがフローティングディフュージョン部ＦＤに接続されている。また、リセットトランジスタＴｒ２のソース・ドレイン間のゲート電極２１にはリセットパルスφＲＳＴを供給するリセット配線が接続されている。受光部ＰＤからフローティングディフュージョン部ＦＤへの信号電荷の転送に先立って、リセットトランジスタＴｒ２のゲート電極２１にリセットパルスφＲＳＴを印加する。これにより、フローティングディフュージョン部ＦＤの電位が電源電圧ＶＤＤによりＶＤＤレベルにリセットされる。
【００３４】
増幅トランジスタＴｒ３は、そのドレインが電源電圧Ｖｄｄに接続され、そのソースが選択トランジスタＴｒ４のドレインに接続されている。そして、増幅トランジスタＴｒ３のソース・ドレイン間のゲート電極２３には、フローティングディフュージョン部ＦＤに接続されている。この増幅トランジスタＴｒ３は、電源電圧ＶＤＤを負荷とするフォースフォロア回路を構成しており、フローティングディフュージョン部ＦＤの電位変化に応じた画素信号が出力される。
【００３５】
選択トランジスタＴｒ４は、そのドレインが増幅トランジスタＴｒ３のソースに接続され、そのソースが垂直信号線９に接続されている。また、選択トランジスタＴｒ４のソース・ドレイン間のゲート電極２３には、選択パルスφＳＥＬを供給する選択配線が接続されている。画素毎に選択パルスφＳＥＬがゲート電極２３に供給されることにより増幅トランジスタＴｒ３で増幅された画素信号が垂直信号線９に出力される。
【００３６】
以上の構成を有する固体撮像装置１では、転送パルスφＴＲＧをゲート電極２０に供給することによって受光部ＰＤに蓄積された信号電荷が、転送トランジスタＴｒ１によりフローティングディフュージョン部ＦＤに読み出される。信号電荷が読み出されることによりフローティングディフュージョン部ＦＤの電位が変位し、その電位変化がゲート電極２２に伝達される。そして、ゲート電極２２に供給された電位が増幅トランジスタＴｒ３により増幅され、画素信号として選択トランジスタＴｒ４により選択的に垂直信号線９に出力される。
【００３７】
また、ゲート電極２２にリセットパルスφＲＳＴを供給することによって、フローティングディフュージョン部ＦＤに読み出された信号電荷はリセットトランジスタＴｒ２により電源電圧ＶＤＤ付近の電位と同電位になるようにリセットされる。そして、垂直信号線９に出力された画素信号は、その後、図１に示したカラム信号処理回路５、水平信号線１０、出力回路７を介して出力される。
【００３８】
図３は、本実施形態例の単位画素の平面レイアウト図である。図３では、転送トランジスタＴｒ１の図示を省略している。図３に示すように、各画素２は、単位画素領域の中央部にフォトダイオードＰＤが形成されており、そのフォトダイオードＰＤが形成された領域の一方の側に、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４が水平方向に連続して配置されている。
【００３９】
そして、各画素トランジスタＴｒ２〜Ｔｒ４のソース・ドレイン領域２５、及びゲート電極２１〜２３下の領域を含む半導体基板に形成されたアクティブ領域（活性領域）は、後述のＳＴＩ（Shallow Trench Isolation）からなる素子分離部２４により電気的に分離されている。
また、本実施形態例の固体撮像装置１では、各画素トランジスタＴｒ１〜Ｔｒ４が、埋め込みチャネル型ＭＯＳトランジスタで構成されるものとする。
【００４０】
次に、本実施形態例の画素２を構成する増幅トランジスタＴｒ３の構成について説明する。図４Ａに、図３のＡ−Ａ線上に沿う断面構成を示し、図４Ｂに、図３のＢ−Ｂ線上に沿う断面構成を示す。
【００４１】
図４Ａ及び図４Ｂに示すように、本実施形態例では、第１導電型、例えばｎ型の半導体基板１２の表面側に、素子形成領域となる第２導電型、例えばｐ型のウェル領域１３が形成されている。そして、素子形成領域となるウェル領域１３に、増幅トランジスタＴｒ３を含む画素トランジスタ（図示せず）やフォトダイオードＰＤが形成されている。
【００４２】
増幅トランジスタＴｒ３は、表面側に形成されたソース領域２５ａ、及びドレイン領域２５ｂと、ソース領域２５ａとドレイン領域２５ｂとの間の半導体基板１２上部に形成されたゲート電極２２とを備える。ソース領域２５ａ、ドレイン領域２５ｂは、半導体基板１２の表面側に形成されたウェル領域１３内に形成され、ｎ型の不純物領域で構成されている。
【００４３】
ゲート電極２２は、半導体基板１２上部に、例えばシリコン酸化膜からなるゲート絶縁膜２６を介して形成されており、例えば、ポリシリコンにより形成されている。そして、ゲート電極２２下の半導体基板１２表面側には、ｎ型の不純物領域からなるチャネル領域１４が形成されている。このチャネル領域１４を構成するｎ型不純物領域（ｎ）の不純物濃度は、ソース領域２５ａ、及びドレイン領域２５ｂを構成するｎ型不純物領域（ｎ＋）よりも低濃度とされている。
【００４４】
図４Ｂに示すように、チャネル領域１４を含むアクティブ領域は、半導体基板１２に形成されたトレンチ部２７と、そのトレンチ部２７に埋め込まれた埋め込み膜２８とで構成された、いわゆるＳＴＩからなる素子分離部２４によって電気的に分離されている。トレンチ部２７は、半導体基板１２の表面から所望の深さに形成されている。また、埋め込み膜２８は、例えばシリコン酸化膜からなる絶縁材料で構成される。
【００４５】
ここで、増幅トランジスタＴｒ３のゲート幅Ｗは、図４Ｂに示すように、一方の素子分離部２４から他方の素子分離部２４までの距離とされる。また、ゲート長Ｌは、図４Ａに示すように、ゲート電極２２下のソース領域２５ａ側端部からドレイン領域２５ｂ側端部までの距離となる。
【００４６】
また、本実施形態例では、ゲート電極２２下のチャネル領域１４は、素子分離部２４に接する領域に形成される第１の不純物拡散領域１４ａと、ゲート電極２２直下に形成される第２の不純物拡散領域１４ｂとで構成されている。後述するが、この第１の不純物拡散領域１４ａは、斜めのイオン注入により形成されるものである。
【００４７】
本実施形態例の増幅トランジスタＴｒ３では、チャネル領域１４がソース領域２５ａ及びドレイン領域２５ｂと同導電型（半導体基板１２のウェル領域１３とは反対導電型）のｎ型不純物領域で形成された、いわゆる埋め込みチャネル型のＭＯＳトランジスタとされる。図４Ｃに、図４Ａ示した増幅トランジスタＴｒ３のＣ−Ｃ線上に沿うバンド図を示す。
【００４８】
また、比較例として、図５Ａ及び図５Ｂに、一般的な表面チャネル型のＭＯＳトランジスタＴｒａの断面構成を示し、図５Ｃに、図５Ｂの表面チャネル型のＭＯＳトランジスタＴｒａのＤ−Ｄ線上に沿うバンド図を示す。図５Ａ及び図５Ｂに示したＭＯＳトランジスタＴｒａは、チャネル領域３０のみが、図４Ａ及び図４Ｂに示した増幅トランジスタＴｒ３と異なり、その他の構成は、図４Ａ及び図４Ｂと同じであるので同一符号を付し、重複説明を省略する。図５Ａ及び図５Ｂに示すＭＯＳトランジスタＴｒａは、ゲート電極２２下のチャネル領域３０が、ウェル領域１３と同導電型であるｐ型の不純物拡散領域で構成されている。
【００４９】
図５Ａ、及び図５Ｂに示すような一般的な表面チャネル型のＭＯＳトランジスタＴｒａでは、ゲート電極２２に所望の電圧を供給した場合、図５Ｃに示すように、ゲート絶縁膜２６と半導体基板１２との界面近傍のポテンシャルが変化され、電子が流れるようになる。すなわち、表面チャネル型のＭＯＳトランジスタでは、チャネル領域３０内の電荷は、ゲート絶縁膜２６と半導体基板１２との界面に集中する。
しかしながら、ゲート絶縁膜２６と半導体基板１２との界面近傍には、キャリアトラップが多く形成されているため、図５Ｃに示すように半導体基板１２の表面を電荷が流れる場合には、移動度やノイズ特性が劣化してしまうという問題がある。
【００５０】
一方、本実施形態例の増幅トランジスタＴｒ３では、ゲート電極２２下のチャネル領域１４は、半導体基板１２に形成されたｐ型のウェル領域１３とは反対導電型のｎ型不純物領域で形成される。このため、図４Ｃに示すように、ゲート電極２２に所望の電圧を供給した場合、ポテンシャルが最小となる位置が、半導体基板１２表面から少し離れた位置となる。この結果、電荷は、ゲート絶縁膜２６と半導体基板１２の界面から少し離れた位置を流れるようになり、ゲート絶縁膜２６と半導体基板１２の界面に形成されたキャリアトラップの影響を受けにくくなる。したがって、移動度の向上や、ノイズの低減が図られる。
【００５１】
また、本実施形態例の増幅トランジスタＴｒ３では、ゲート電極２２下のチャネル領域１４のうち、素子分離部２４に接する部分に形成された第１の不純物拡散領域１４ａにより、ゲート幅Ｗを実質的に拡大できる効果を有する。この効果について、以下に詳述する。
【００５２】
図６Ａに比較例として、従来の埋め込みチャネル型のＭＯＳトランジスタＴｒｂの平面構成を示し、図６Ｂに図６ＡのＥ−Ｅ線上に沿う断面構成を示す。また、図６Ｃに、そのＭＯＳトランジスタＴｒｂのチャネル領域３１におけるｎキャリア濃度の分布図を示す。図６Ａに示すＭＯＳトランジスタＴｒｂは、本実施形態例の増幅トランジスタＴｒ３と、チャネル領域３１を形成する不純物拡散領域の構成のみが異なるものである。したがって、図６Ａ及び図６Ｂにおいて、図４Ａ及び図４Ｂに対応する部分には同一符号を付し重複説明を省略する。
【００５３】
図６Ｂに示すように、比較例に示す従来のＭＯＳトランジスタＴｒｂでは、チャネル領域３１を構成する不純物拡散領域は、素子分離部２４を形成した後、例えば半導体基板１２に対して垂直方向からのイオン注入によって形成される。そして、チャネル領域３１の形成段階では、ゲート電極２２下の領域に濃度が一様となるようにｎ型不純物拡散領域が形成される。
【００５４】
しかしながら、ゲート電極２２下に注入された不純物は、半導体基板１２と素子分離部２４との境界にパイルアップ、又は偏析する特性や、製造工程における加熱処理などの影響により、図６Ｂの矢印ａに示すように、素子分離部２４に拡散する特性を有している。このため、チャネル領域３１では、チャネル領域３１の形成段階でゲート電極２２下の領域に濃度が一様となるように不純物拡散領域が形成されていたとしても、図６Ｃに示すように、素子分離部２４側の不純物濃度が薄くなってしまう。この結果、チャネル領域３１と素子分離部２４との界面近傍では不活性領域が形成されてしまい、その不活性領域では電荷が流れないという現象が生じる。したがって、従来の埋め込みチャネル型のＭＯＳトランジスタＴｒｂでは、実際のアクティブ領域が狭まり、実効ゲート幅Ｗｅｆｆはゲート電極２２の幅に対応するゲート幅Ｗに比較して狭くなる。
【００５５】
このように、比較例における埋め込みチャネル型のＭＯＳトランジスタＴｒｂでは、素子分離部２４への不純物の拡散に起因して形成される不活性領域により、想定ゲート幅Ｗに対して、実効ゲート幅Ｗｅｆｆが低下する。このようなゲート幅の低下は、［数１］からも明らかなように、移動度やノイズ特性の劣化を引き起こす。そして、想定ゲート幅Ｗが短いほど実質的なゲート幅Ｗｅｆｆへの変動の影響が想定ゲート幅Ｗ全体に対して相対的に大きくなるため、ノイズの与えるインパクトは大きくなる。このため、画素が微細化するにつれてこの不活性領域の影響は大きくなる。
【００５６】
一方、本実施形態例の増幅トランジスタＴｒ３では、ゲート電極２２下のチャネル領域１４において、素子分離部２４に接する面には、斜めのイオン注入により第１の不純物拡散領域１４ａが形成される。この結果、製造工程中において、チャネル領域１４を構成する不純物が素子分離部２４側にパイルアップ、又は偏析することや、素子分離部２４側に拡散することによって低下するキャリア濃度分の不純物が、第１の不純物拡散領域１４ａで補填される。これにより、本実施形態例では、埋め込み型のＭＯＳトランジスタからなる増幅トランジスタＴｒ３において、実効ゲート幅Ｗｅｆｆをゲート電極２２の幅に対応する理想的なゲート幅Ｗに保つことができる。
【００５７】
［１−３  製造方法］
次に、本実施形態例の固体撮像装置１の製造方法について説明する。図７Ａ〜図１０Ｋは、増幅トランジスタＴｒ３が形成される領域の製造工程図である。
【００５８】
まず、図７Ａに示すように、例えば、ｎ型の半導体基板１２を準備し、半導体基板１２上部に２〜２０ｎｍのシリコン酸化膜３２を形成する。その後、シリコン酸化膜３２上部に５０〜１００ｎｍのシリコン窒化膜３３を形成し、そのシリコン窒化膜３３上部に低温シリコン酸化膜、例えば、ＴＥＯＳ膜３４を５０〜２００ｎｍの厚みに形成する。
【００５９】
次に、ＴＥＯＳ膜３４上部全面にレジスト層を形成した後、フォトリソグラフィー技術を用いて露光・現像することにより、図７Ｂに示すように、素子分離部２４を形成する領域が開口したレジストマスク３５をパターン形成する。
【００６０】
次に、図７Ｃに示すように、レジストマスク３５をマスクとして、ＴＥＯＳ膜３４及びシリコン窒化膜３３をエッチングする。その後、開口されたシリコン窒化膜３３及びＴＥＯＳ膜３４をマスクとしてシリコン酸化膜３２及び半導体基板１２をエッチングする。そして、半導体基板１２の表面側から所望の深さ、例えば５０〜３００ｎｍの深さまでエッチング除去することにより、トレンチ部２７を形成する。
【００６１】
次に、図８Ｄに示すように、半導体基板１２に形成されたトレンチ部２７の底部及び側壁部を例えば熱酸化により酸化し、膜厚２〜２０ｎｍの酸化膜３６を形成する。
次に、図８Ｅに示すように、増幅トランジスタＴｒ３のチャネル領域１４が形成される側に位置するトレンチ部２７の側壁が露出するようにレジストマスク３７を形成する。
【００６２】
そして、図８Ｆに示すように、レジストマスク３７を介して、ｎ型の不純物、例えば、Ｐ（リン）又は／及びＡｓ（ヒ素）を、注入エネルギー５〜数十［ＫｅＶ］、ドーズ量１×１０１１〜１×１０１３［ｃｍ−２］で斜めにイオン注入する。これにより、トレンチ部２７の開口された側壁部に第１の不純物拡散領域１４ａを形成する。この第１の不純物拡散領域１４ａは、１回のイオン注入によって形成してもよく、複数回のイオン注入によって形成してもよい。また、この第１の不純物拡散領域１４ａは、後の工程で形成される第２の不純物拡散領域１４ｂと同等の深さに形成されればよく、例えば、半導体基板１２の表面から、５〜１００ｎｍの深さまで形成されればよい。そして、この段階で、トレンチ部２７と埋め込み膜２８からなる素子分離部２４が形成される。
【００６３】
次に、図９Ｇに示すように、ＣＶＤ（Chemical Vapor Deposition）法を用いて、トレンチ部２７内を埋め込むようにシリコン酸化膜からなる埋め込み膜２８を形成する。なお、図９Ｇからは、図８Ｄで形成された酸化膜３６の図示を省略する。
次に、図９Ｈに示すように、ＣＭＰ（Chemical Mechanical Polishing）法によりＴＥＯＳ膜３４上面から研磨し、シリコン窒化膜３３を露出させると共に、埋め込み膜２８が所望の高さとなるまで研磨する。
【００６４】
次に、図９Ｉに示すように、シリコン窒化膜３３を除去し、例えば画素が形成される領域において、半導体基板１２の表面側にｐ型の不純物、例えばＢ（ボロン）をイオン注入することにより、ｐ型のウェル領域１３を形成する。ウェル領域１３は、フォトダイオードＰＤや画素トランジスタＴｒ１〜Ｔｒ４が形成される領域よりも深さ方向に深い位置に形成する。
【００６５】
次に、図１０Ｊに示すように、増幅トランジスタＴｒ３のチャネル領域１４を開口するレジストマスク３８を形成する。このとき、レジストマスク３８の開口の素子分離部２４側の端部は、素子分離部２４上部に位置するように形成されればよい。そして、そのレジストマスク３８を介してｎ型の不純物、例えばＰ（リン）又は／及びＡｓ（ヒ素）を、注入エネルギー数十［ＫｅＶ］、ドーズ量１×１０１１〜１×１０１３［ｃｍ−２］でイオン注入する。これにより、半導体基板１２の表面から５〜１００ｎｍの深さに第２の不純物拡散領域１４ｂを形成する。ここでは、チャネル領域１４の素子分離部２４側の第２の不純物拡散領域１４ｂは、素子分離部２４をマスクとしたセルフアラインにより形成される。
そして、第１の不純物拡散領域１４ａと第２の不純物拡散領域１４ｂとにより、ｐ型のウェル領域１３とは反対導電型のチャネル領域１４が形成される。
【００６６】
本実施形態例では、チャネル領域１４の素子分離部２４側では、第１の不純物拡散領域１４ａが形成された後、第２の不純物拡散領域１４ｂが形成されるため、不純物濃度をチャネル領域１４の中心部分よりも高く形成することができる。したがって、チャネル領域１４の素子分離部２４側では、不純物が偏析、パイルアップ、又は拡散した場合でもその不純物濃度が、チャネル領域１４中心部の不純物濃度と同等かそれよりも高い値となるように第１の不純物拡散領域１４ａが形成することができる。
【００６７】
また、第１の不純物拡散領域１４ａを構成するｎ型の不純物と、第２の不純物拡散領域１４ｂを形成するｎ型の不純物は同一であってもよく、また、異なる２種類の不純物で構成してもよい。
【００６８】
次に、第２の不純物拡散領域１４ｂを形成するためのレジストマスク３８を除去した後、図１０Ｋに示すように、フォトダイオードＰＤを形成する領域を開口するレジストマスク３９を形成する。そして、このレジストマスク３９を介してｎ型の不純物を所望の深さにイオン注入することにより、フォトダイオードＰＤの電荷蓄積層１５となるｎ型半導体領域を形成する。その後、レジストマスク３９を介して半導体基板１２の最表面に、ｐ型の不純物を高濃度にイオン注入することにより、暗電流抑制領域１６となるｐ型半導体領域を形成する。そして、これにより、フォトダイオードＰＤが形成される。
【００６９】
次に、シリコン酸化膜３２を除去し、ゲート絶縁膜２６となる新たなシリコン酸化膜を半導体基板１２表面に形成する。その後、チャネル領域１４上部に、ポリシリコンからなるゲート電極２２をパターン形成し、画素トランジスタＴｒ１〜Ｔｒ４を構成するソース・ドレイン領域を形成する。そして、これにより、図４Ａ及び図４Ｂに示す本実施形態例の固体撮像装置１が形成される。
【００７０】
本実施形態例の固体撮像装置１では、トレンチ部２７の形成後、斜めのイオン注入によりトレンチ部２７の側壁に第１の不純物拡散領域１４ａを形成する。この第１の不純物拡散領域１４ａは、ＳＴＩからなる素子分離部２４周辺でｎ型の不純物が偏析、パイルアップ、又は拡散によって不純物濃度が低下する分を見込んで形成される。これにより、本実施形態例では、従来の埋め込みチャネル型のＭＯＳトランジスタにおいて素子分離部２４周辺で不活性となっていた領域が、活性領域となるため、実効的なチャネル幅Ｗが大きくなる。
このように、本実施形態例の増幅トランジスタＴｒ３では、ゲート電極２２の形状を変えることなく、従来の埋め込みチャネル型のＭＯＳトランジスタに比較してチャネル幅Ｗを大きくすることができる。
【００７１】
図１１Ａに、本実施形態例の埋め込みチャネル型のＭＯＳトランジスタを採用した増幅トランジスタＴｒ３の平面方向の電流密度分布を示す。また、図１１Ｂに、図１１ＡのＦ−Ｆ’線上に沿う断面方向のチャネル濃度を示し、図１１Ｃに、図１１ＡのＦ−Ｆ’線上に沿う断面方向の電流密度分布を示す。
また、図１２Ａに、比較例に係る従来の埋め込みチャネル型のＭＯＳトランジスタＴｒｂ（図６Ａ）の平面方向の電流密度分布図を示す。また、図１２Ｂに、図１２ＡのＧ−Ｇ’線上に沿う断面方向のチャネル濃度を示し、図１２Ｃに、図１２ＡのＧ−Ｇ’線上に沿う断面方向の電流密度分布を示す。
【００７２】
図１２Ｂに示すように、比較例における埋め込みチャネル型ＭＯＳトランジスタでは、素子分離部２４周辺で不純物が偏析、又はパイルアップにより、不純物濃度が低くなり、チャネル領域３１の素子分離部２４側が不活性化する。これにより、図１２Ａ及び図１２Ｃに示すように、電流密度は、高い部分が中心部分に集中する山型の分布になる。このような場合には、半導体基板１２表面の原子未結合によってできたトラップからのポテンシャルを感じる電子数が多く、ノイズが大きくなる。
【００７３】
一方、本実施形態例の埋め込みチャネル型ＭＯＳトランジスタを採用した増幅トランジスタＴｒ３では、図１１Ｂに示すように、第１の不純物拡散領域１４ａが形成された分、チャネル領域１４の素子分離部２４側において不純物濃度が高く形成される。これに伴い、電流密度がチャネル幅方向でほぼ一定の値となっている。これにより、チャネル領域１４を走行する電荷は一様に流れるため、半導体基板１２の表面の位置にあるトラップからのポテンシャルを感じる電子数は減り、ノイズが低減される。
【００７４】
ところで、本実施形態例では、チャネル領域１４の素子分離部２４側の不純物濃度が、チャネル領域１４の中心部分の不純物濃度よりも高いか、又は同程度となるように形成する例としたが、必ずしもこのような構成を採らなくともよい。上述の［数１］より、ノイズ低減はチャネル幅Ｗを大きくすることで実現できることがわかる。しかしながら、チャネル領域１４内を電流が均一に流れるとキャリアのトラップ感度が落ち、ノイズ特性が良くなるため、チャネル領域１４に均一に電流を流すことが更に重要となってくる。このため、チャネル領域１４の不純物濃度を均一化すればよいものではない。チャネル領域１４の素子分離部２４側に打ち込む不純物量は、埋め込みチャネル型ＭＯＳトランジスタができあがった段階において、チャネル領域１４内の電流密度分布が均一となるように調整することが重要である。
【００７５】
以上のように、本実施形態例では、画素２を構成する増幅トランジスタＴｒ３を埋め込みチャネル型のＭＯＳトランジスタとし、チャネル領域１４を第１の不純物拡散領域１４ａと第２の不純物拡散領域１４ｂとで構成する。そして、不純物濃度が低下しやすい領域に不純物を補填することができるため、ゲート電極２２の大きさを変えることなくチャネル領域１４を実質的に拡大することができ、ノイズの低減を図ることができる。
【００７６】
本実施形態例では、増幅トランジスタＴｒ３として、ｎチャネル型のＭＯＳトランジスタを例に説明したが、ｐチャネル型のＭＯＳトランジスタを構成する例としてもよい。ｐチャネル型のＭＯＳトランジスタとする場合には、上述の説明において、第１導電型をｐ型、第２導電型をｎ型として構成すればよい。さらに、本実施形態例では、ｎ型の半導体基板に、ｐ型の素子形成領域であるｐ−ウェル領域を形成し、そのｐ−ウェル領域にＭＯＳトランジスタなどの各素子を形成する例としたが、これに限られるものではない。例えば、ｐ型の半導体基板を用い、ｎチャネル型のＭＯＳトランジスタを構成してもよく種々の変更が可能である。
【００７７】
さらに、本実施形態例では、埋め込みチャネル型のＭＯＳトランジスタを増幅トランジスタＴｒ３に採用する構成としたが、その他の画素トランジスタ、例えば、リセットトランジスタＴｒ２、選択トランジスタＴｒ４に採用する例としてもよい。また、本実施形態例では、画素を、選択トランジスタＴｒ４を含む４つの画素トランジスタで構成する例としたが、選択トランジスタＴｒ４を除く３つの画素トランジスタで構成することもできる。
【００７８】
選択トランジスタＴｒ４を含む４つの画素トランジスタで画素を構成する場合には、選択トランジスタＴｒ４がスイッチの役割を果たすため、増幅トランジスタＴｒ３は、ノーマリーオン（デプレッション）型ＦＥＴとしてもよく、ノーマリーオフ型としてもよい。また、本実施形態例では、転送トランジスタＴｒ２、リセットトランジスタＴｒ２、選択トランジスタＴｒ４についても埋め込みチャネル型のＭＯＳトランジスタで構成する例とした。しかしながら、増幅トランジスタＴｒ３のみを埋め込みチャネル型のＭＯＳトランジスタで構成し、それ以外の画素トランジスタについては、図５に示すような表面チャネル型の画素トランジスタで構成してもよい。
【００７９】
本開示は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【００８０】
さらに、本開示は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００８１】
また、本開示は、固体撮像装置への適用に限られるものではなく、埋め込みチャネル型ＭＯＳトランジスタを備える半導体装置や、その他、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００８２】
〈２．第２の実施形態：電子機器〉
次に、本開示の第２の実施形態に係る電子機器について説明する。図１３は、本開示の第２の実施形態に係る電子機器２００の概略構成図である。
【００８３】
本実施形態に係る電子機器２００は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。本実施形態例の電子機器２００はカメラを構成するものであり、固体撮像装置１として上述した本開示の第１の実施形態における固体撮像装置１を用いた場合の実施形態を示す。
【００８４】
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【００８５】
本実施形態例の電子機器２００では、固体撮像装置１において画素領域におけるノイズの低減が図られるため、画質の向上が図られる。
【００８６】
固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
【００８７】
本開示は以下の構成をとることもできる。
（１）
基板の表面側に形成された素子形成領域と、
前記基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、
前記素子形成領域に形成され、入射した光の光量に応じた信号電荷を生成する光電変換素子と、
前記素子分離部によって前記光電変換素子と分離された領域に形成された埋め込みチャネル型ＭＯＳトランジスタであって、
前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第１の不純物拡散領域と、前記第１の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第２の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型ＭＯＳトランジスタと、
を備える固体撮像装置。
【００８８】
（２）
前記埋め込みチャネル型ＭＯＳトランジスタは、増幅トランジスタを構成する
（１）に記載の固体撮像装置。
【００８９】
（３）
前記第１の不純物拡散領域と前記第２の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている
（１）又は（２）に記載の固体撮像装置。
【００９０】
（４）
基板の表面から所望の深さにトレンチ部を形成する工程と、
埋め込みチャネル型ＭＯＳトランジスタのチャネル領域側に位置するトレンチ部の側壁部に、所定の不純物を斜めからイオン注入することによりチャネル領域を構成する第１の不純物拡散領域を形成する工程と、
前記トレンチ部に絶縁材料からなる埋め込み膜を形成する工程と、
前記チャネル領域となる領域全面に、前記第１の不純物拡散領域と同導電型の不純物をイオン注入することにより、前記チャネル領域を構成する第２の不純物拡散領域を形成する工程と、
前記チャネル領域上に位置する基板上部に絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極を挟む基板領域に、前記チャネル領域を構成する第１及び第２の不純物拡散領域と同導電型の不純物をイオン注入することにより、ソース領域、及びドレイン領域を形成する工程と、
前記ゲート電極を形成する前又は後に、前記第１の不純物拡散領域と同導電型の不純物をイオン注入することにより、入射した光の光量に応じた信号電荷を生成する光電変換部を形成する工程と、
を備える固体撮像装置の製造方法。
【００９１】
（５）
前記埋め込みチャネル型ＭＯＳトランジスタは、増幅トランジスタを構成する
（４）に記載の固体撮像装置の製造方法。
【００９２】
（６）
前記第１の不純物拡散領域と前記第２の不純物拡散領域は、前記基板のほぼ同じ深さに形成する
（４）又は（５）に記載の固体撮像装置の製造方法。
【００９３】
（７）
基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、
基板の表面側に形成された素子形成領域と、
前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第１の不純物拡散領域と、前記第１の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第２の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型ＭＯＳトランジスタと、
を備える半導体装置。
【００９４】
（８）
前記第１の不純物拡散領域と前記第２の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている
（７）に記載の半導体装置。
【００９５】
（９）
基板の表面から所望の深さにトレンチ部を形成する工程と、
埋め込みチャネル型ＭＯＳトランジスタのチャネル領域側に位置するトレンチ部の側壁部に、所定の不純物を斜めからイオン注入することによりチャネル領域を構成する第１の不純物拡散領域を形成する工程と、
前記トレンチ部に絶縁材料からなる埋め込み膜を形成する工程と、
前記チャネル領域となる領域全面に、前記第１の不純物拡散領域と同導電型の不純物をイオン注入することにより、前記チャネル領域を構成する第２の不純物拡散領域を形成する工程と、
前記チャネル領域上に位置する基板上部に絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極を挟む基板領域に、前記チャネル領域を構成する第１及び第２の不純物拡散領域と同導電型の不純物をイオン注入することにより、ソース領域、及びドレイン領域を形成する工程と、
を備える
半導体装置の製造方法。
【００９６】
（１０）
前記第１の不純物拡散領域と前記第２の不純物拡散領域は、前記基板のほぼ同じ深さに形成する
（９）に記載の半導体装置の製造方法。
【００９７】
（１１）
光学レンズと、
基板の表面側に形成された素子形成領域と、前記基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、前記素子形成領域に形成され、入射した光の光量に応じた信号電荷を生成する光電変換素子と、前記素子分離部によって前記光電変換素子と分離された領域に形成された埋め込みチャネル型ＭＯＳトランジスタであって、前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第１の不純物拡散領域と、前記第１の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第２の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型ＭＯＳトランジスタと、を備える固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。
【００９８】
（１２）
前記埋め込みチャネル型ＭＯＳトランジスタは、増幅トランジスタを構成する
（１１）に記載の電子機器。
【００９９】
（１３）
前記第１の不純物拡散領域と前記第２の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている
（１１）又は（１２）に記載の電子機器。
【符号の説明】
【０１００】
１・・・固体撮像装置、２・・・画素、３・・・画素領域、４・・・垂直駆動回路、５・・・カラム信号処理回路、６・・・水平駆動回路、７・・・出力回路、８・・・制御回路、９・・・垂直信号線、１０・・・水平信号線、１１・・・基板、１２・・・半導体基板、１３・・・ウェル領域、１４・・・チャネル領域、１４ａ・・・第１の不純物拡散領域、１４ｂ・・・第２の不純物拡散領域、１５・・・電荷蓄積層、１６・・・暗電流抑制領域、２０，２１，２２，２３・・・ゲート電極、２４・・・素子分離部、２５・・・ソース・ドレイン領域、２５ａ・・・ソース領域、２５ｂ・・・ドレイン領域、２６・・・ゲート絶縁膜、２７・・・トレンチ部、２８・・・埋め込み膜、３０，３１・・・チャネル領域、３２・・・シリコン酸化膜、３３・・・シリコン窒化膜、３４・・・ＴＥＯＳ膜、３５，３７，３８，３９・・・レジストマスク、４３・・・シリコン酸化膜、２００・・・電子機器、２１０・・・光学レンズ、２１１・・・シャッタ装置、２１２・・・駆動回路、２１３・・・信号処理回路、Ｔｒ１・・・転送トランジスタ、Ｔｒ２・・・リセットトランジスタ、Ｔｒ３・・・増幅トランジスタ、Ｔｒ４・・・選択トランジスタ
【図１】
2013045879.tif 000004
【図４】
2013045879.tif 000005
【図５】
2013045879.tif 000006
【図７】
2013045879.tif 000007
【図８】
2013045879.tif 000008
【図９】
2013045879.tif 000009
【図１０】
2013045879.tif 000010
【図１３】
2013045879.tif 000011
【図２】
2013045879.tif 000012
【図３】
2013045879.tif 000013
【図６】
2013045879.tif 000014
【図１１】
2013045879.tif 000015
【図１２】
2013045879.tif 000016