(57)【要約】      （修正有）【課題】炭化ケイ素（０００−１）面にウェット雰囲気で酸化されたゲート絶縁膜の上に、ポリシリコンを不活性ガスを使用した減圧ＣＶＤ法で成膜しても、界面準位密度の増加を抑制し、ＭＯＳ界面特性の劣化を防止して、炭化ケイ素半導体装置の品質を高める。【解決手段】炭化ケイ素半導体の（０００−１）面から０°ないし８°傾いた面からなる半導体領域上に接するようにゲート絶縁膜を形成し、減圧ＣＶＤ法を用いて、ゲート絶縁膜上に接するようにポリシリコンのゲート導電膜を成膜する際、不活性ガスを供給しながら安定化させる目標炉内温度を４５０℃以上５５０℃以下にするとともに、原料ガスを注入しながらポリシリコンのゲート導電膜の生成を行う工程、さらには、このゲート導電膜の生成終了後、原料ガスを不活性ガスに置換する工程を含め、炉内温度を一貫してこの目標炉内温度に維持した。【選択図】図１
2013045789.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域上に接するようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に接するように、ポリシリコンのゲート導電膜を減圧ＣＶＤ法を用いて炉内で成膜する工程とを有する半導体装置の製造方法において、
前記半導体領域は、炭化ケイ素半導体の（０００−１）面から０°ないし８°傾いた面からなる領域であり、
前記ゲート絶縁膜の形成工程の少なくとも一部に、水分を含むガス中での熱酸化工程を含み、
前記ゲート導電膜の成膜工程において、不活性ガスを供給しながら安定化させる目標炉内温度を４５０℃以上５５０℃以下にするとともに、原料ガスを注入しながら前記ポリシリコンのゲート導電膜の生成を行う工程、さらには、前記ポリシリコンのゲート導電膜の生成終了後、前記原料ガスを前記不活性ガスに置換する工程を含め、炉内温度を一貫して前記目標炉内温度に維持したことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項２】
前記減圧ＣＶＤ法によるシリコンゲート導電膜形成において、原料ガスにシラン（ＳｉＨ4）あるいはジシラン（ＳｉＨ8）が含まれていることを特徴とする請求項１に記載の炭化ケイ素半導体装置の製造方法。
【請求項３】
前記ゲート絶縁膜を成膜する工程が、水分を含まない乾燥酸素中で熱酸化を行った後、水分を含むガス中での熱酸化を組み合わせた工程であることを特徴とする請求項１または２に記載の炭化ケイ素半導体装置の製造方法。
【請求項４】
前記ゲート絶縁膜を成膜する工程が、絶縁膜を堆積させた後、水分を含むガス中での熱酸化を組み合わせた工程であることを特徴とする請求項１または２に記載の炭化ケイ素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化ケイ素基板を使用した半導体装置の製造方法に関わり、特にゲート絶縁膜の上に減圧ＣＶＤ法で導電膜を成膜する工程に特徴を有する、炭化ケイ素半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化ケイ素基板を用いた半導体デバイスの研究開発が進められている。炭化ケイ素はシリコンと同様に熱酸化で絶縁膜を形成可能であるが、結晶面や酸化方法によってＭＯＳ界面のチャネル移動度が異なるという特性がある。
炭化ケイ素基板の（０００−１）面はウェット雰囲気で酸化すると（０００１）面に比べ高いチャネル移動度を示すとされている。なお、チャネル移動度を代替的に評価する指標として界面準位密度があり、一般的には、界面準位密度が小さい方がチャネル移動度は大きくなる傾向が知られている。
【０００３】
このような炭化ケイ素基板を用いた半導体デバイスの製造方法に関し、下記特許文献１には、界面準位密度を低下させるために、炭化ケイ素（０００−１）面をウェット雰囲気で酸化することにより高いチャネル移動度を得る方法が示されており、具体的には、ゲート酸化後に水素あるいは水蒸気雰囲気中でアニールを行っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４３７４４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
炭化ケイ素基板の（０００−１）面をウェット雰囲気で酸化して得られたＭＯＳ界面の界面準位密度は、後工程の不活性ガス雰囲気での熱処理、例えばメタルのオーミックコンタクトを形成するための不活性ガス中のアニールで大きくなり、ＭＯＳ界面特性が劣化することが知られている。
すなわち、ウェット雰囲気の酸化で界面準位密度が低減されるのは、水素あるいは水酸基が界面準位を終端するためであるといわれているが、不活性ガス中のアニールにより、終端している水素あるいは水酸基が脱離することにより界面準位密度が大きくなり、ＭＯＳ界面特性が劣化するものと推測されている。
【０００６】
この熱アニールによるＭＯＳ界面特性劣化は、炭化ケイ素（０００１）面上に作製したＭＯＳデバイスでは発生しないため、炭化ケイ素（０００−１）面上と（０００１）面上のＭＯＳデバイスではデバイスプロセスに異なった工夫が必要となる。
【０００７】
ところで、ゲート絶縁膜の上に形成される導電膜(ゲート電極)としては、アルミニウムなどの金属、ポリシリコンあるいはポリシリコンと金属との溶融材料などが用いられるが、ポリシリコンを用いる場合、減圧ＣＶＤ法を用いてゲート絶縁膜上に形成される。減圧ＣＶＤ法では、反応炉内を真空ポンプで減圧して原料ガス（反応ガス）としてシランガス（ＳｉＨ4）を流し、膜厚の均一性を図っている。その際、所望の成膜速度が得られるよう、最適温度とされる６００℃前後の成膜温度で形成していた。
【０００８】
同一の条件で（０００−１）面をウェット雰囲気で酸化して得られたＭＯＳ界面に対し、ゲート電極を減圧ＣＶＤ法で堆積したポリシリコンとした場合の界面準位密度が、ゲート電極を常温で蒸着したアルミニウムとした場合の界面準位密度よりも大きくなる問題がある。
これは、実際の減圧ＣＶＤ炉でのポリシリコン成膜では、ＳｉＨ4を流してポリシリコンを成膜する前に、温度を安定化するため、不活性ガスを流して所定時間保持したり、成膜後にＳｉＨ4を不活性ガスで置換するプロセスが含まれることが原因と考えられる。つまり、実質、不活性ガス中での高温の熱処理が含まれることになり、これが、終端している水素あるいは水酸基を脱離させ、界面準位密度を増加させる要因となっていると考えられる。
【０００９】
そこで、本発明の目的は、炭化ケイ素（０００−１）面にウェット雰囲気で酸化されたゲート絶縁膜の上に、ポリシリコンを不活性ガスを使用した減圧ＣＶＤで成膜しても、界面準位密度の増加を抑制し、成膜効率を維持しながらＭＯＳ界面特性の劣化を防止する炭化ケイ素半導体装置の製造プロセスを提供することにある。
【課題を解決するための手段】
【００１０】
上記の課題を解決するため、本発明においては、次のような半導体装置の製造方法を採用した。すなわち、
（１）半導体領域上に接するようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に接するように、ポリシリコンのゲート導電膜を減圧ＣＶＤ法を用いて炉内で成膜する工程とを有する半導体装置の製造方法において、前記半導体領域は、炭化ケイ素半導体の（０００−１）面から０°ないし８°傾いた面からなる領域であり、前記ゲート絶縁膜の形成工程の少なくとも一部に、水分を含むガス中での熱酸化工程を含み、前記ゲート導電膜の成膜工程において、不活性ガスを供給しながら安定化させる目標炉内温度を４５０℃以上５５０℃以下にするとともに、原料ガスを注入しながら前記ポリシリコンのゲート導電膜の生成を行う工程、さらには、前記ポリシリコンのゲート導電膜の生成終了後、前記原料ガスを前記不活性ガスに置換する工程を含め、炉内温度を一貫して前記目標炉内温度に維持した。
【００１１】
（２）前記減圧ＣＶＤ法によるシリコンゲート導電膜形成において、原料ガスにシラン（ＳｉＨ4）あるいはジシラン（ＳｉＨ8）が含まれるようにした。
【００１２】
（３）前記ゲート絶縁膜を成膜する工程を、水分を含まない乾燥酸素中で熱酸化を行った後、水分を含むガス中での熱酸化を組み合わせた工程とした。
【００１３】
（４）前記ゲート絶縁膜を成膜する工程を、絶縁膜を堆積させた後、水分を含むガス中での熱酸化を組み合わせた工程とした。
【発明の効果】
【００１４】
本発明により、水分を含むガス中での熱酸化工程により、炭化ケイ素半導体の（０００−１）面上に形成したゲート絶縁膜の上に、減圧ＣＶＤ法を用いてシリコンゲート電極を成膜するときに、目標炉内温度を４５０℃以上５５０℃以下にするとともに、原料ガスを注入しながらポリシリコンのゲート導電膜の生成を行う工程、さらには、ポリシリコンのゲート導電膜の生成終了後、原料ガスを不活性ガスに置換する工程を含め、炉内温度を一貫してこの目標炉内温度に維持することにより、ポリシリコンのゲート導電膜を生成するための全工程において、不活性ガス中での高温アニールに伴うＭＯＳ界面準位密度の増加を確実に抑制し、相応の成膜効率を確保ながら、高いチャネル移動度を達成することができる。
【図面の簡単な説明】
【００１５】
【図１】ＭＯＳキャパシタの構成を示す図。
【図２】図１に示された炭化ケイ素（０００−１）面上に作製したＭＯＳキャパシタにおいて、シリコンゲート電極の成膜を５７０℃で行った場合と５３０℃で行った場合それぞれについてＣ−Ｖ測定を行い、得られた界面準位密度の分布を示す図。
【発明を実施するための形態】
【００１６】
以下、図面を参照しつつ本発明の実施例について説明する。
【実施例】
【００１７】
図１は炭化ケイ素半導体装置の一例として、ＭＯＳキャパシタの構成を示す図であり、その製造プロセスを以下に示す。
［ステップ１］
結晶構造が４Ｈ−ＳｉＣの（０００−１）基板１(０〜８°オフ基板)にドナー密度１Ｅ１６ｃｍ3程度のｎ型エピタキシャル膜２を、５〜１０μｍ成長させ、洗浄した後、水分と酸素を含むガス中で１０００℃のウェット酸化を３０分行い、厚さ約５０ｎｍの絶縁膜３を形成した。
【００１８】
［ステップ２］
次に、ゲート電極４としてポリシリコン膜の形成を行う。
ポリシリコンの成膜は以下のような工程で行った。まず、後述する所定の目標炉内温度に保たれた減圧ＣＶＤ炉に、ゲート絶縁膜３が形成された炭化ケイ素基板を導入した後、炉内温度をこの目標炉内温度に安定させるために、不活性ガスとしてＮ2を１０８０ｓｃｃｍ（基準温度０℃に換算した場合に毎分１０８０ｃｃ）流しながら３０分保持した。
【００１９】
次に、この目標炉内温度を維持したまま、キャリアガスとして、Ｎ2を２２０ｓｃｃｍ流しながら、ポリシリコン成膜のためにＳｉＨ4を１０００ｓｃｃｍ、ドーピングガスとしてＰＨ3を８０ｓｃｃｍ導入し、リンドープされたポリシリコンを５００ｎｍの膜厚になるまで成膜した。なお、製膜時の圧力は５０Ｐａに保った。成膜後はＳｉＨ4とＰＨ3の供給を止め、目標炉内温度を保持したまま炉内にＮ2を８００ｓｃｃｍ流して置換した後、取り出した。
本実施例では反応ガスとして、シラン（ＳｉＨ4）を使用したが、ジシラン（ＳｉＨ8）を使用してもよい。また不活性ガスとしてＮ2を用いているが、ＡｒやＨｅでも良い。
【００２０】
［ステップ３］
ゲート電極４を形成後、電気測定用のアルミニウムパッド５を抵抗加熱蒸着で３１０ｎｍ形成し、フォトリソグラフィとエッチングでパターニングした後、アルミニウム裏面電極６を抵抗加熱蒸着により７００ｎｍ形成した。
【００２１】
ポリシリコンゲート電極の成膜温度がＭＯＳ界面特性に与える影響を調べた結果を以下に示す。ポリシリコンゲート電極の成膜をさまざまな温度条件で行い、５３０℃と５７０℃の２条件の結果を図２に示す。ポリシリコンの成膜速度は成膜温度に依存するため、５００ｎｍの膜厚を得るためには、５３０℃の場合は４７０分、５７０℃の場合は１５５分の成膜時間が必要であった。
完成したＭＯＳキャパシタをＣ−Ｖ測定し、界面準位密度を算出したところ、図２に示すようにポリシリコンを５３０℃で成膜した場合の方が、５７０℃で成膜した場合に比べて界面準位密度が低くなった。
これは、ポリシリコン成膜温度を低くすることにより、ポリシリコン形成工程での熱処理によるＭＯＳ界面劣化が抑えられたためであると考えられる。界面準位密度とＭＯＳＦＥＴのチャネル移動度は相関関係があることがわかっているので、本発明を用いることにより、高いチャネル移動度を持った炭化ケイ素（０００−１）面上のＭＯＳＦＥＴを作製することができる。
【００２２】
なお、ＳｉＨ4の熱分解は４００℃程度から始まるため、ポリシリコンの成膜には少なくとも４００℃以上の温度が必要であるが、成膜温度が低くなればなるほど、成膜速度は遅くなるため、実用的なプロセスに適用するためには、４５０℃以上の成膜温度が必要となる。
一方、実験の結果、ＭＯＳ界面の劣化を有効に抑制し、高いチャネル移動度を実現するためには、５５０℃以下とすることが有効であることが判明した。
したがって、不活性ガスとしてＮ2を供給しながら目標炉内温度を４５０℃以上５５０℃以下に安定させた上で、シランガス及びドーピングガスとしてのＰＨ3を注入しながらポリシリコンのゲート導電膜の生成を行う際、さらには、ポリシリコンのゲート導電膜の生成終了後、シラン（ＳｉＨ4）をＮ2に置換する工程を含め、炉内温度を常時４５０℃以上５５０℃に維持することが、高いチャネル移動度と成膜速度の観点から、最適なものであることがわかる。すなわち、成膜速度と、得ようとする界面準位密度（図２）との設計上の目標値に基づいて、ポリシリコンの成膜温度を４５０℃以上５５０℃以下の範囲から最適温度を選定すればよい。
なお、本実施例では成膜されたシリコンをポリシリコン（多結晶シリコン）と便宜上呼んでいるが、５３０℃前後の成長温度ではシリコンの結晶化は進んでおらず、アモルファス（非晶質）シリコン成分が多く含まれている。ただし、アモルファスが多く含まれていても、ゲート電極特性には影響を及ぼさない。
【００２３】
この例では、ウェット酸化によりゲート絶縁膜を形成しているが、本発明はゲート絶縁膜形成工程の一部に水分を含むガスを用いた場合にも適用できる。例えば、乾燥酸素による熱酸化の後に水分を含むガス中で再酸化してゲート絶縁膜を形成する工程や、ＣＶＤ法によって酸化膜あるいは窒化膜を堆積させた後に水分を含むガス中で再酸化させる工程、あるいは水分を含むガス中で熱酸化した後にＣＶＤ法によって酸化膜あるいは窒化膜を堆積させる工程によってゲート絶縁膜を形成した場合にも本発明を適用できる。
【００２４】
本実施例ではゲート電極のポリシリコンは成膜と同時にドーピングされているが、ドーピングされていない状態で成膜し、後に熱拡散あるいはイオン注入によりドーピングを行ってもよい。また、ポリシリコンの成膜後に金属を積層し、熱アニールによってシリサイドメタルを形成してもよい。
【産業上の利用可能性】
【００２５】
以上説明したように、本発明によれば、水分を含むガス中での熱酸化工程により、炭化ケイ素半導体の（０００−１）面上に形成したゲート絶縁膜の上に、減圧ＣＶＤ法を用いてゲート導電膜を成膜する工程において、不活性ガスを供給しながら安定化させる目標炉内温度を４５０℃以上５５０℃以下にするとともに、原料ガスを注入しながらポリシリコンのゲート導電膜の生成を行う工程、さらには、ポリシリコンのゲート導電膜の生成終了後、原料ガスを不活性ガスに置換する工程を含め、炉内温度を一貫してこの目標炉内温度に維持することにより、不活性ガスを使用しながらも、ある程度の成膜効率を維持しつつ、ゲート導電膜生成時の界面準位密度を確実に低減することができるので、安全かつ低コストで品質の高い半導体装置の製造を可能にするプロセスとして広く採用されることが期待できる。
【符号の説明】
【００２６】
１  ｎ型４Ｈ−ＳｉＣ（０００−１）基板
２  ｎ型エピタキシャル膜
３  絶縁膜
４  ゲート電極
５  アルミニウムパッド
６  アルミニウム裏面電極
【図１】
2013045789.tif 000003
【図２】
2013045789.tif 000004