(57)【要約】【課題】装置伸すペース効率を向上できる半導体装置を提供することを目的とする。を提供する。【解決手段】電極（６０）と、電極（６０）の表面に実装される第１のスイッチング素子（３１ａ）、第２のスイッチング素子（３１ｂ）及び複数のダイオード素子（３２ａ、３２ｂ）と、第１のスイッチング素子（３１ａ）及び前記第２のスイッチング素子（３１ｂ）にそれぞれ接続される第１の信号取出部（５１ａ）及び第２の信号取出部（５１ａ）と、を備え、第１のスイッチング素子（３１ａ）と第２のスイッチング素子（３１ｂ）との間に、複数のダイオード素子（３２ａ、３２ｂ）が配置される。【選択図】図２
2013175663.tif 000002
【特許請求の範囲】
【請求項１】
電極と、
前記電極の表面に実装される第１のスイッチング素子、第２のスイッチング素子及び複数のダイオード素子と、
前記第１のスイッチング素子及び前記第２のスイッチング素子にそれぞれ接続される第１の信号取出部及び第２の信号取出部と、
を備え、
前記第１のスイッチング素子と前記第２のスイッチング素子との間に、複数の前記ダイオード素子が配置されることを特徴とする半導体装置。
【請求項２】
前記電極は、第１の電極と、前記第１の電極に対向して、前記第１の電極から離間して配置される第２の電極と、を有し、
前記第１のスイッチング素子及び前記第２のスイッチング素子は、前記第１の信号取出部及び前記第２の信号取出部に接続する第１の接続部及び第２の接続部を備え、
前記第１スイッチング素子、前記第２のスイッチング素子及び複数の前記ダイオード素子は、前記第１の電極と前記第２の電極との間に挟持して実装され、
前記第２の電極は、外周から切り欠かれた切欠部を有し、
前記切欠部に、前記第１の信号取出部、前記第２の信号取出部、前記第１の接続部及び前記第２の接続部が配置されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１のスイッチング素子と前記第１の信号取出部との組と、前記第２のスイッチング素子と前記第２の信号取出部との組は、互いに逆方向に配置されることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１のスイッチング素子、前記第２のスイッチング素子及び複数の前記ダイオード素子は、前記第１の電極及び前記第２の電極にはんだにより接合され、
前記切欠部は、その側面がはんだの濡れ性を有することを特徴とする請求項２に記載の半導体装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載する半導体装置に関する。
【背景技術】
【０００２】
電動機等のインバータ制御に用いられる半導体装置は、電力が印加される基板上にスイッチング素子やダイオード素子等が複数搭載されて構成されている。
【０００３】
このような半導体装置として、一対の基板が配置され、一方の基板では一方側にスイッチング素子が配置され、他方の基板では一方側にダイオード素子が配置される半導体モジュールが開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２９４０６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような半導体装置において、スイッチング素子やダイオード素子のスペース効率を向上して、出力密度を上げたいという要求がある。
【０００６】
しかしながら、スイッチング素子には、信号を送受信するワイヤボンディングが接続される一方、ダイオード素子は基板に直接接続されるため、配置に制限が生じる。このため、基板上にデッドスペースが発生してしまい、小型化に制限があるという問題があった。
【０００７】
本発明はこのような問題点に鑑みてなされたものであり、半導体素子を搭載する半導体装置において、半導体素子のスペース効率を高めることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施態様によると、基板と、基板表面に実装される第１のスイッチング素子及び第２のスイッチング素子及び複数のダイオード素子と、第１のスイッチング素子及び第２のスイッチング素子にそれぞれ接続される第１の信号取出部及び第２の信号取出部と、を備える。第１のスイッチング素子と第２のスイッチング素子との間には、複数のダイオード素子が配置される。
【発明の効果】
【０００９】
本発明によると、基板に実装される第１のスイッチング素子と第２のスイッチング素子との間に、複数のダイオード素子が配置される。このような配置により、例えばワイヤボンディング等によって接続される第１及び第２のスイッチング素子と第１及び第２の信号取出部との間の位置関係を複数のダイオード素子が邪魔することがなくなる。従って、基板表面のデッドスペースが削減され、半導体装置のスペース効率を高めることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態の半導体モジュールを含む駆動システムの説明図である。
【図２】本発明の第１の実施形態の半導体装置の要部の説明図である。
【図３】本発明の第１の実施形態の半導体装置の要部の説明図であり、図２におけるＡ−Ａ断面図を示す。
【図４】本発明の第１の実施形態の変形例の半導体装置の要部の説明図である。
【図５】本発明の第２の実施形態の半導体装置の要部の説明図である。
【図６】本発明の第２の実施形態の半導体装置の要部の説明図であり、図５におけるＢ−Ｂ断面図を示す。
【図７】本発明の第２の実施形態の半導体装置の組立て方法を示す説明図である。
【図８】本発明の第２の実施形態の変形例の半導体装置の要部の説明図である。
【図９】本発明の第２の実施形態の変形例の半導体装置の要部の説明図であり、図５におけるＢ−Ｂ断面図を示す。
【発明を実施するための形態】
【００１１】
以下に、本発明の実施形態について図面を参照して説明する。
【００１２】
図１は、本発明の第１の実施形態の半導体装置５０を含む駆動システム１の説明図である。
【００１３】
駆動システム１は、制御装置１０、バッテリ２０、駆動用モータＭ及び半導体装置５０によって構成され、制御装置１０の制御によって駆動用モータＭを制御する。
【００１４】
制御装置１０は、半導体装置５０を制御して、駆動用モータＭの出力を制御する。
【００１５】
バッテリ２０は駆動用モータＭに電力を供給するとともに、駆動用モータＭの回生電力を蓄電する。バッテリ２０は、例えば、鉛電池、ニッケル水素電池又はリチウムイオン電池等の二次電池が複数直列又は並列に接続されたバッテリモジュールとして構成されている。
【００１６】
半導体装置５０は、複数の半導体素子によって構成される。具体的には、半導体装置５０は、スイッチング素子３１及びダイオード素子３２を備える。スイッチング素子３１は、例えばＩＧＢＴ等の半導体素子によって構成される。ダイオード素子３２は、例えばファーストリカバリダイオード（ＦＲＤ）等の半導体素子によって構成される。ダイオード素子３２は、スイッチング素子３１に逆電流が加わることを防止してスイッチング素子３１を保護する。
【００１７】
制御装置１０は、例えば駆動用モータＭの出力を上昇させるときは、半導体装置５０の各スイッチング素子３１にゲート電流を印可する。これにより、半導体モジュール１００が、バッテリ２０からの高電流を駆動用モータに供給する。
【００１８】
制御装置１０は、このゲート電流をデューティ比等によって制御することで、駆動用モータＭの出力を制御する。また、駆動用モータＭの回生時には、半導体装置５０を介して電力をバッテリ２０へと回生する。
【００１９】
次に、本発明の第１の実施形態の半導体装置５０の構造を説明する。
【００２０】
図２は、本発明の第１の実施形態の半導体装置５０の要部の説明図である。
【００２１】
図２に示す半導体装置５０は、ケース５１に電極（第１の電極）６０を備え、電極６０上に一組のスイッチング素子３１ａ、３１ｂと一組のダイオード素子３２ａ、３２ｂとを備える構成を示す。
【００２２】
ケース５１には、電極６０が備えられる。電極６０は、導電性の金属により構成され、電流が導通するバスバーとして機能する。
【００２３】
電極６０の表面には、一組のスイッチング素子３１ａ、３１ｂと一組のダイオード素子３２ａ、３２ｂとが備えられる。これらは、後述するようにはんだ付けによって電極６０に実装される。
【００２４】
ケース５１には、複数の信号ピン５２が備えられる。信号ピン５２は、ケース５１に形成される一組の信号取出部５１ａ、５１ｂに整列して配置される。
【００２５】
信号取出部５１ａ、５１ｂは、ケース５１の内周側に電極６０の面方向に張り出して形成される。信号取出部５１ａ、５１ｂには信号ピン５２が整列され、信号ピン５２の端部が露出して固定されている。この端部には後述するようにワイヤボンディング４０が接続される。
【００２６】
信号取出部５１ａの近傍にはスイッチング素子３１ａが配置され、信号取出部５１ｂの近傍にはスイッチング素子３１ｂが配置されている。信号取出部５１ａとスイッチング素子３１ａの組と、信号取出部５１ｂとスイッチング素子３１ｂとの組との間に、一組のダイオード素子３２ａ、３２ｂが実装されている。
【００２７】
スイッチング素子３１ａ、３１ｂには、それぞれ、その上面側に複数の信号取出用パッド３５が備えられる。この信号取出用パッド３５は、それぞれワイヤボンディング４０によって、隣接する信号取出部５１ａ、５１ｂの信号ピン５２の端部と接続される。
【００２８】
ワイヤボンディング４０は、例えば超音波による摩擦圧接合によって、信号取出用パッド３５と、信号ピン５２の端部とにそれぞれ接合される。
【００２９】
電極６０は、その一端にケース５１の外部に張り出して形成される信号接続部６１が形成されている。
【００３０】
図３は、本発明の第１の実施形態の半導体装置５０の要部の説明図であり、図２におけるＡ−Ａ断面図を示す。なお、図３ではスイッチング素子３１ａを例に説明するが、スイッチング素子３１ｂにおいても同様である。
【００３１】
スイッチング素子３１ａは、電極６０の表面にはんだ層７０を介して取付けられ、リフロー等の加熱工程によりはんだ付けされて固定される。
【００３２】
電極６０の周囲はケース５１によって挟持される。ケース５１の一部は信号ピン５２を保持する信号取出部５１ａが形成されている。信号ピン５２は、ケース５１の周囲において上方に立設される。信号ピン５２は、信号取出部５１ａにおいて電極６０の面と同じ方向に延設されている。
【００３３】
スイッチング素子３１ａの表面には信号取出用パッド３５が設けられている。信号取出用パッド３５と信号ピン５２の端部とは、ワイヤボンディング４０によって接続されている。このような構成により、信号ピン５２を介して、スイッチング素子３１ａに信号を送受信することができる。
【００３４】
以上のように構成された本発明の第１の実施形態の半導体装置５０は、次のような効果を有する。
【００３５】
従来、半導体装置において、電極上に複数のスイッチング素子とダイオード素子を実装する場合、スイッチング素子には、信号を送受信するワイヤボンディングが信号ピンとの間に接続される必要がある。しかしながら、ワイヤボンディングの配置に制限があり、電極上にデッドスペースが発生してしまうという問題があった。
【００３６】
これに対して本発明の第１の実施形態では、ワイヤボンディング４０により接続される信号取出部５１ａとスイッチング素子３１ａの組と、信号取出部５１ｂとスイッチング素子３１ｂとの組との間に、一組のダイオード素子３２ａ、３２ｂを配置した。
【００３７】
このような構成によって、複数のスイッチング素子３１ａ、３１ｂと、複数のスイッチング素子３１ａ、３１ｂとワイヤボンディング４０で接続される複数の信号取出部５１ａ、５１ｂと、複数のダイオード素子３２ａ、３２ｂとが、ケース５１の周囲に対して略同じ間隔で近接して配列することができる。
【００３８】
従って、本発明の第１の実施形態では、従来の構成と比較して、半導体装置５０の面積のスペース効率を高めることができる。
【００３９】
また、このような構成によって、半導体装置５０において発熱量の大きいスイッチング素子３１ａと３１ｂとを離間して配置することができるので、スイッチング素子３１ａと３１ｂとで熱干渉を防止することができ、半導体装置５０の効率を向上することができる。
【００４０】
図４は、本発明の第１の実施形態の変形例の半導体装置５０の要部の説明図である。
【００４１】
前述の図２では、ケース５１の一方側に一組の信号取出部５１ａ、５１ｂが備えられる構成を示した。これに対して図４に示す例では、信号取出部５１ａ、５１ｂが、ケース５１において点対称に、互いに対向するように配置される。これに対応して、スイッチング素子３１ａ、３１ｂが、ケース５１において点対称に、互いに対向するように配置される。
【００４２】
このような構成においても、信号取出部５１ａとスイッチング素子３１ａとの組と、信号取出部５１ｂとスイッチング素子３１ｂとの組との間に、一組のダイオード素子３２ａ、３２ｂを配置する。これにより、前述のように、半導体装置５０の面積のスペース効率を高めることができるとともに、スイッチング素子３１ａと３１ｂとで熱干渉を防止することができ、半導体装置５０の効率を向上することができる。
【００４３】
次に、本発明の第２の実施形態について説明する。
【００４４】
図５は、本発明の第２の実施形態の半導体装置５０の要部の説明図である。図５（Ａ）は半導体装置５０の上面図を示し、図５（Ｂ）は、電極６２を透視した半導体装置５０の説明図である。
【００４５】
なお、第２の実施形態は、前述の図１に示す基本構成と共通である。また、第１の実施形態と同一の構成には同一の符号を付して、その説明は省略する。
【００４６】
前述の第１の実施形態では、電極６０の上面に、スイッチング素子３１ａ、３１ｂとダイオード素子３２ａ、３２ｂとを実装する例を示した。これに対して、第２の実施形態では、さらに電極（第２の電極）６２を備えた。
【００４７】
電極６２は、電極６０と同様に導電性の金属により構成され、電流が導通するバスバーとして機能する。また、電極６２は、その一端にケース５１の外部に張り出して形成される信号接続部６３が形成されている。
【００４８】
電極６２は、電極６０と対向して配置され、電極６０から離間してケース５１に固定される。電極６２は、電極６０と同様に、スイッチング素子３１ａ、３１ｂとダイオード素子３２ａ、３２ｂとが、それぞれはんだ付けによって実装される。
【００４９】
このような構成により、スイッチング素子３１ａ、３１ｂとダイオード素子３２ａ、３２ｂとが、電極６０と電極６２との間で挟持され、それぞれの電極６０、６２に電気的に接続される。
【００５０】
電極６２には、ワイヤボンディング４０によって接続される信号取出部５１ａとスイッチング素子３１ａとの間の部分を矩形に切り欠かれた切欠部６５が形成されている。同様に、ワイヤボンディング４０によって接続される信号取出部５１ｂとスイッチング素子３１ｂと間の部分を矩形に切り欠いた切欠部６６が形成されている。
【００５１】
この切欠部６５、６６によって、スイッチング素子３１ａ、３１ｂのそれぞれの信号取出用パッド３５、ワイヤボンディング４０及び信号取出部５１ａ、５１ｂそれぞれの信号ピン５２が、ケース５１の上面側から露出した構造となっている。
【００５２】
図６は、本発明の第２の実施形態の半導体装置５０の要部の説明図であり、図５におけるＢ−Ｂ断面図を示す。
【００５３】
スイッチング素子３１ａは、電極６０の表面にはんだ層７０を介してはんだ付けされて固定される。同様に、スイッチング素子３１ａは、電極６２の裏面にはんだ層７１を介してはんだ付けされて固定される。
【００５４】
このような構成により、スイッチング素子３１ａは、電極６０と電極６２との間ではんだ層７０、７１を介して挟持され、それぞれの電極６０、６２に電気的に接続される。
【００５５】
図７は、本発明の第２の実施形態の半導体装置５０の組立て方法を示す説明図である。なお、図７ではスイッチング素子３１ａを例に説明するが、スイッチング素子３１ｂにおいても同様である。
【００５６】
図７（Ａ）に示すように、はんだ付けに先立って、電極６０とスイッチング素子３１ａとの間には、はんだ層７０が配置されている。また、スイッチング素子３１ａと電極６２との間には、はんだ層７１が配置されている。なお、はんだ層７０、７１は、例えばはんだペーストや板状はんだを用いることができる。
【００５７】
このように配置した半導体装置５０を、例えばリフロー炉を用いてはんだ層７０、７１の融点以上に加熱することにより、はんだ層７０、７１を溶解させて、はんだ付けを行い、スイッチング素子３１ａ、３１ｂ、ダイオード素子３２ａ、３２ｂを、それぞれ、電極６０、６２に接続する。このはんだの溶解時に、スイッチング素子３１ａと、電極６０、６２がそれぞれ押圧されて、はんだ層７０、７１の厚みが、当初の厚みよりも小さくなる。
【００５８】
はんだ層７０、７１の厚みが減少することにより余剰のはんだが発生する。余剰のはんだは、スイッチング素子３１ａ、３１ｂやダイオード素子３２ａ、３２ｂの周囲へと流れる。このとき、例えば、スイッチング素子３１ａと電極６０との間は、スイッチング素子３１ａの周囲をはんだ層７０の余剰のはんだが取り囲む。
【００５９】
ここで、従来、スイッチング素子３１ａと電極６２との間で余剰のはんだが発生すると、信号取出用パッド３５やスイッチング素子３１ａの側面を流れ落ちて電極６０側に導通する慮があった。従来、これを防止するために、電極６２側に余剰のはんだを逃がすための溝等の加工が必要であった。
【００６０】
これに対して本発明の第２の実施形態では、電極６２の切欠部６５の側面６５ａが、はんだの濡れ性を有するように構成した。
【００６１】
このような構成により、図７（Ｂ）に示すように、スイッチング素子３１ａと電極６２との間で発生するはんだ層７１の余剰のはんだが、切欠部６５の側面６５ａに濡れ上がり、余剰はんだを吸収できる。従って、スイッチング素子３１ａや電極６０側に余剰のはんだが流れ出ることによる不具合やこれを防止するための加工を行う必要がなくなる。
【００６２】
なお、スイッチング素子３１ａと、電極６０、６２とをはんだ付けにより固定した後、ワイヤボンディング４０によって、信号取出部５１ａの信号ピン５２の端部とスイッチング素子３１ａの信号取出用パッド３５とを接続する。
【００６３】
以上のように構成された本発明の第２の実施形態の半導体装置５０は、前述の第１の実施形態と同様の効果を有する。
【００６４】
またさらに、本発明の第２の実施形態では、スイッチング素子３１ａ、３１ｂとダイオード素子３２ａ、３２ｂとが、電極６０と電極６２との間で挟持される構成である。このような構成において、ケース５１の上側に配置される電極６２に、ワイヤボンディング４０によって接続される部位が切り欠かれた切欠部６５、６６が形成されている。
【００６５】
このようにワイヤボンディング４０が行われる箇所に電極６２が存在しないことにより、基板と基板によりワイヤボンディング部分を挟持する従来の構成と比較して、半導体装置５０の厚みを小さくすることができる。
【００６６】
具体的には、従来、電極と電極との間にワイヤボンディングにより接続されるスイッチング素子を実装する場合は、ワイヤボンディングが電極に接触しないように距離を取る必要があった。そのため、ワイヤボンディングの高さ方向よりも、電極と電極の間隔を大きく採る必要があり、電極と電極との間隔が大きくなり、厚みが増していた（図６に点線で示す）。
【００６７】
これに対して、本発明の第２の実施形態では、ワイヤボンディング４０の高さ方向にかかわらず、電極６０と電極６２との間隔を、スイッチング素子３１ａ、３１ｂとはんだ層７０、７１との高さに押させ得ることができる。そのため、従来の構成と比較して、半導体装置５０の面積のスペース効率を高めることができる。
【００６８】
また、この切欠部６５、６６によって、ワイヤボンディング４０及び信号取出部５１ａ、５１ｂそれぞれの信号ピン５２が、ケース５１の上面側から露出した構造となっている。このような構成によって、スイッチング素子３１ａ、３１ｂとダイオード素子３２ａ、３２ｂとが、電極６０と電極６２との間で挟持されて固定された後に、ワイヤボンディング４０を、信号取出用パッド３５と信号ピン５２の端部とを接合することができる。
【００６９】
また、切欠部６５、６６のそれぞれの側面６５ａ、６６ａは、その表面がはんだの濡れ性を有するので、電極６２とスイッチング素子３１ａとをはんだ付けするときの余剰のはんだが、側面６５ａ、６６ａに濡れ上がり、他の箇所に流出することがない。これにより、余剰のはんだを逃がすための溝等の加工が必要なく、半導体装置５０の製造コストを削減することができる。
【００７０】
また、切欠部６５、６６によって、ワイヤボンディング４０及び信号取出部５１ａ、５１ｂそれぞれの信号ピン５２が、ケース５１の上面側から露出しているので、はんだ付け加工後に、はんだの色やフィレット形状等の外観検査が容易に行える。また、ワイヤボンディング４０の加工後の外観検査も容易に行える。これにより、製造時の不良を防止することができて、半導体装置５０の製造コストを削減することができる。
【００７１】
なお、本発明の第２の実施形態においても、前述の第１の実施形態の変形例（図４）のように構成することができる。
【００７２】
図８は、本発明の第２の実施形態の変形例の半導体装置５０の要部の説明図である。
【００７３】
前述の図４と同様に、信号取出部５１ａ、５１ｂが、ケース５１において点対称に、互いに対向するように配置される。これに対応して、スイッチング素子３１ａ、３１ｂが、ケース５１において点対称に、互いに対向するように配置される。
【００７４】
このような構成においても、信号取出部５１ａとスイッチング素子３１ａとの組と、信号取出部５１ｂとスイッチング素子３１ｂとの組との間に、一組のダイオード素子３２ａ、３２ｂを配置する。これにより、前述のように、半導体装置５０の面積のスペース効率を高めることができるとともに、スイッチング素子３１ａと３１ｂとで熱干渉を防止することができ、半導体装置５０の効率を向上することができる。
【００７５】
またさらに、ワイヤボンディング４０の加工後に、ケース５１の内部を樹脂等によって封止することもできる。
【００７６】
図９は、本発明の第２の実施形態の変形例の半導体装置５０の要部の説明図であり、図５におけるＢ−Ｂ断面図を示す。
【００７７】
前述のように、電極６０と電極６２とでスイッチング素子３１ａ、３１ｂと、ダイオード素子３２ａ、３２ｂとを挟持してはんだ付けにより固定した後、信号取出部５１ａ、５１ｂとスイッチング素子３１ａ、３１ｂとを、ワイヤボンディング４０によって接続する。さらにこの後に、電極６０と電極６２との間の空間、特にワイヤボンディング４０により接続されている部分を、ゲルやエポキシ等の樹脂８０によって封止してもよい。
【００７８】
このように、信号ピン５２の端部、ワイヤボンディング４０及び信号取出用パッド３５を樹脂８０によって封止することにより、これらを電気的に絶縁するとともにワイヤボンディング４０を機械的に固定できるので、半導体装置５０の信頼性や耐久性を向上することができる。
【００７９】
なお、以上説明した本発明の第１及び第２の実施形態では、スイッチング素子３１及びダイオード素子３２を備える半導体装置５０について説明したが、この構成に限られるものではない。電流が導通する金属導通部を有する基板に搭載される半導体素子を有する半導体装置において、前述の実施形態を同様に適用することができる。
【００８０】
また、本発明の第１及び第２の実施形態では、一組のスイッチング素子３１ａ、３１ｂと、一組のダイオード素子３２ａ、３２ｂが実装される例を示したが、これに限られない。ケース５１内にさらに多くのスイッチング素子３１とダイオード素子３２とを備えた構成してもよい。この場合にも、二つのスイッチング素子３１と信号取出部５１との組の間に複数のダイオード素子３２が挟まれで電極６０上に配置すれば、どのような構成であってもよい。
【符号の説明】
【００８１】
１    駆動システム
１０    制御装置
２０    バッテリ
３１ａ、３１ｂ    スイッチング素子
３２ａ、３２ｂ    ダイオード素子
３５    信号取出用パッド
４０    ワイヤボンディング
５０    半導体装置
５１    ケース
５１ａ、５１ｂ    信号取出部
５２    信号ピン
６０    基板
６１    信号接続部
６２    基板
６３    信号接続部
６５    切欠部
６５ａ    側面
６６    切欠部
７０    はんだ層
７１    はんだ層
８０    樹脂
【図１】
2013175663.tif 000003
【図２】
2013175663.tif 000004
【図３】
2013175663.tif 000005
【図４】
2013175663.tif 000006
【図５】
2013175663.tif 000007
【図６】
2013175663.tif 000008
【図７】
2013175663.tif 000009
【図８】
2013175663.tif 000010
【図９】
2013175663.tif 000011