(57)【要約】【課題】透明ディスプレイなどに適用可能で、従来よりも、初期特性および信頼性が高い薄膜トランジスタを提供する。【解決手段】薄膜トランジスタ１０は、基板１にゲート電極２、ゲート絶縁膜３、酸化物半導体膜４、ソース電極５Ｓおよびドレイン電極５Ｄ、ならびに保護膜６がこの順で積層されたボトムゲート型の構成を有している。酸化物半導体膜４は、ゲート電極２およびその近傍を含む領域に島状に設けられ、ソース電極５Ｓとドレイン電極５Ｄとの間にチャネル領域を有するように設けられている。また、ドレイン電極５Ｄは、酸化物半導体膜４の外側のゲート絶縁膜３上に延在することで配線５Ｌを形成している。この配線５Ｌの面上には、低抵抗配線８が設けられ、配線５Ｌと電気的に接続されている。酸化物半導体膜４上方の保護膜６の面上には、酸化物半導体膜４を覆うようにして遮光膜８が設けられている。【選択図】図１
2013206919.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
上記ゲート電極を覆うようにして設けられたゲート絶縁膜と、
上記ゲート絶縁膜上に設けられた酸化物半導体膜と、
上記酸化物半導体膜上に設けられた透明導電性酸化物からなるソース電極およびドレイン電極と、
上記ソース電極上および上記ドレイン電極上に設けられた金属酸化物からなる保護膜と、
上記保護膜上に設けられた遮光膜とを有し、
上記酸化物半導体膜と上記遮光膜との間の距離が２ｎｍ以上４００ｎｍ以下である薄膜トランジスタ。
【請求項２】
上記酸化物半導体膜上に設けられたチャネル保護膜をさらに有する請求項１に記載の薄膜トランジスタ。
【請求項３】
上記金属酸化物は、酸化アルミニウムまたは酸化チタンである請求項２に記載の薄膜トランジスタ。
【請求項４】
上記ソース電極および／または上記ドレイン電極は、上記酸化物半導体膜の外側の上記ゲート絶縁膜に延在しており、この延在している部分の上記ソース電極および／または上記ドレイン電極と電気的に接続された低抵抗配線を有する請求項３に記載の薄膜トランジスタ。
【請求項５】
上記延在している部分の上記ソース電極および／または上記ドレイン電極を画素電極とする請求項４に記載の薄膜トランジスタ。
【請求項６】
上記低抵抗配線は、上記ゲート絶縁膜の面上に設けられた上記ソース電極上および／または上記ドレイン電極上に設けられている請求項５に記載の薄膜トランジスタ。
【請求項７】
上記遮光膜は、上記チャネル領域上の上記保護膜上に、上記低抵抗配線と離間して設けられている請求項６に記載の薄膜トランジスタ。
【請求項８】
上記遮光膜は、上記低抵抗配線とは電気的に隔離されている請求項７に記載の薄膜トランジスタ。
【請求項９】
上記ソース電極および／または上記ドレイン電極の厚さが１ｎｍ以上２００ｎｍ以下である請求項８に記載の薄膜トランジスタ。
【請求項１０】
上記保護膜の厚さが１ｎｍ以上２００ｎｍ以下である請求項９に記載の薄膜トランジスタ。
【請求項１１】
上記低抵抗配線および遮光膜のうちの少なくとも一方の厚さが３００ｎｍ以上２μｍ以下である請求項１０に記載の薄膜トランジスタ。
【請求項１２】
基板にゲート電極を形成する工程と、
上記ゲート電極を覆うようにしてゲート絶縁膜を形成する工程と、
上記ゲート絶縁膜上に酸化物半導体膜を形成する工程と、
上記酸化物半導体膜上にチャネル保護膜を形成する工程と、
上記酸化物半導体膜の上に透明導電性酸化物からなるソース電極およびドレイン電極とをそれぞれ形成する工程と、
上記ソース電極および上記ドレイン電極の上に、金属酸化物からなる保護膜を形成し、
上記保護膜上に遮光膜を形成する工程とを有し、
上記酸化物半導体膜と上記遮光膜との間の距離が２ｎｍ以上４００ｎｍ以下となるように形成する薄膜トランジスタの製造方法。
【請求項１３】
上記酸化物半導体膜上にチャネル保護膜をさらに形成する工程を有する請求項１２に記載の薄膜トランジスタの製造方法。
【請求項１４】
上記保護膜の少なくとも一部を除去して、延在している部分の上記ソース電極および／またはドレイン電極を露出させて電極露出部を形成する工程と、
上記保護膜上および上記電極露出部上に導電性材料を製膜し、成形して上記電極露出部上に低抵抗配線と、上記チャネル領域上に低抵抗配線と離間して遮光膜とを形成する工程とを有する請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
上記保護膜を形成する場合に、酸素ラジカルを添加して形成する請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
上記金属酸化物は、酸化アルミニウムまたは酸化チタンである請求項１５に記載の薄膜トランジスタの製造方法。
【請求項１７】
上記遮光膜を、上記低抵抗配線と電気的に隔離するようにして形成する請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
上記ソース電極および／または上記ドレイン電極を１ｎｍ以上２００ｎｍ以下の厚さで形成する請求項１７に記載の薄膜トランジスタの製造方法。
【請求項１９】
上記保護膜を１ｎｍ以上２００ｎｍ以下の厚さで形成する請求項１８に記載の薄膜トランジスタの９製造方法
【請求項２０】
基板に薄膜トランジスタと画素とを備え、
上記薄膜トランジスタは、
ゲート電極と、
上記ゲート電極を覆うようにして設けられたゲート絶縁膜と、
上記ゲート絶縁膜上に設けられた酸化物半導体膜と、
上記酸化物半導体膜上に設けられた透明導電性酸化物からなるソース電極およびドレイン電極と、
上記ソース電極上および上記ドレイン電極上に設けられた金属酸化物からなる保護膜と、保護膜上に遮光膜とを有し、
上記酸化物半導体膜と上記遮光膜との間の距離が２ｎｍ以上４００ｎｍ以下である表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、酸化物半導体を用いた薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびその製造方法、ならびにこの薄膜トランジスタを用いた表示装置に関する。
【背景技術】
【０００２】
酸化亜鉛または酸素とインジウムとを含む酸化物などの酸化物半導体は、半導体素子の活性層として優れた性質を示し、近年、ＴＦＴ、発光デバイス、透明導電膜などの電子デバイスへの応用を目指して研究開発が活発化している。
【０００３】
酸化物半導体ＴＦＴの信頼性の向上を目的としては、アルミニウム、モリブデン、ＩＴＯなどからなるソース電極およびドレイン電極の上にＡｌ2Ｏ3などから構成される保護膜を形成することが提案されている（例えば非特許文献１、特許文献１および特許文献２参照。）。
【０００４】
また、酸化物半導体の特徴としては、チャネル自体が酸化物であるために、半導体膜と酸化物透明電極とのコンタクトが可能であることが言える。このことによって、完全に透明なディスプレイの実現が期待できる。透明ディスプレイは、ＴＦＴのみならず平坦化膜、電極なども透明化することで高い透過率を実現している。一方で、バックライトとしてＥＬ素子などから放射された光は、上述したように各層が透明であるのでＴＦＴに直接入射する。特に、入射する光の波長が紫外線領域の場合においては、酸化物半導体素子の動作を不安定化させる。このことから、信頼性の高い透明ディスプレイを実現するためには、上述したＴＦＴへの入射光を遮断する必要がある。遮光膜としては、例えば、ソース電極およびドレイン電極上に平坦化膜を形成し、その上に電極を形成し遮光膜とすることが提案されている（例えば非特許文献２参照。）。
【０００５】
また、透明導電膜をアクティブマトリックス表示装置の配線として用いる場合、配線抵抗の低減を目的として、上記配線の主要部分をＡｌなどからなる低抵抗配線を引き回すことが提案されている（例えば特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１８７５０６号公報
【特許文献２】特開２０１２−４３７１号公報
【特許文献３】特開２０１０−９８２８０号公報
【非特許文献】
【０００７】
【非特許文献１】Toshiaki Arai et al. SID 10 Digest, (2010)
【非特許文献２】C.S.Chuang et al. SID 08 Digest,(2008)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、このような、従来における透明ディスプレイなどに適用可能な薄膜トランジスタの初期特性および信頼性は高いものとは言えなかった。
【０００９】
そこで、本開示が解決しようとする課題は、透明ディスプレイなどに適用可能で、従来よりも、初期特性および信頼性が高い薄膜トランジスタを提供することである。
【００１０】
また、本開示が解決しようとする他の課題は、透明ディスプレイなどに適用可能で、従来よりも、初期特性および信頼性が高い薄膜トランジスタを得ることができる薄膜トランジスタの製造方法を提供することである。
【００１１】
また、本開示が解決しようとするさらに他の課題は、上記のような優れた薄膜トランジスタを用いた高性能な表示装置を提供することである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本開示は、
ゲート電極と、
上記ゲート電極を覆うようにして設けられたゲート絶縁膜と、
上記ゲート絶縁膜上に設けられた酸化物半導体膜と、
上記酸化物半導体膜上に設けられた透明導電性酸化物からなるソース電極およびドレイン電極と、
上記ソース電極上および上記ドレイン電極上に設けられた金属酸化物からなる保護膜と、
上記保護膜上に設けられた遮光膜とを有し、
上記酸化物半導体膜と上記遮光膜との間の距離が２ｎｍ以上４００ｎｍ以下である薄膜トランジスタである。
【００１３】
また、本開示は、
基板にゲート電極を形成する工程と、
上記ゲート電極を覆うようにしてゲート絶縁膜を形成する工程と、
上記ゲート絶縁膜上に酸化物半導体膜を形成する工程と、
上記酸化物半導体膜上にチャネル保護膜を形成する工程と、
上記酸化物半導体膜の上に透明導電性酸化物からなるソース電極およびドレイン電極とをそれぞれ形成する工程と、
上記ソース電極および上記ドレイン電極の上に、金属酸化物からなる保護膜を形成し、
上記保護膜上に遮光膜を形成する工程とを有し、
上記酸化物半導体膜と上記遮光膜との間の距離が２ｎｍ以上４００ｎｍ以下となるように形成する薄膜トランジスタの製造方法である。
【００１４】
また、本開示は、
基板に薄膜トランジスタと画素とを備え、
上記薄膜トランジスタは、
ゲート電極と、
上記ゲート電極を覆うようにして設けられたゲート絶縁膜と、
上記ゲート絶縁膜上に設けられた酸化物半導体膜と、
上記酸化物半導体膜上に設けられた透明導電性酸化物からなるソース電極およびドレイン電極と、
上記ソース電極上および上記ドレイン電極上に設けられた金属酸化物からなる保護膜と、保護膜上に遮光膜とを有し、
上記酸化物半導体膜と上記遮光膜との間の距離が２ｎｍ以上４００ｎｍ以下である表示装置である。
【００１５】
ソース電極およびドレイン電極を構成する透明導電性酸化物は、導電性を有する透明な酸化物であれば基本的には限定されないが、導電性の高いものが好ましく、さらに光透過度の高いものがより好ましい。透明導電性酸化物としては、典型的には透明導電性酸化物半導体が挙げられる。透明導電性酸化物半導体としては、ｎ型半導体であれば、具体的には、例えば、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化ガリウム（Ｇａ2Ｏ3）、酸化テルル（ＴｅＯ2）、酸化ゲルマニウム（ＧｅＯ2）、酸化カドミウム（ＣｄＯ）、酸化タングステン（ＷＯ3）、酸化モリブデン（ＭｏＯ3）などを基材とするものが挙げられる。Ｇａ2Ｏ3については、最も安定な構造を有するβ−Ｇａ2Ｏ3であることが好ましい。ここで、ＺｎＯを基材とするものとしては、例えば、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＦＺＯなどが挙げられる。また、Ｉｎ2Ｏ3を基材とするものとしては、例えば、ＩＴＯ、ＦＴＯなどが挙げられる。また、ＳｉＯ2を基材とするものとしては、ＡＴＯ、ＦＴＯなどが挙げられる。また、ｐ型半導体であれば、具体的には、例えば、ＣｕＡｌＯ2、ＬａＣｕＯＳ、ＬａＣｕＯＳｅ、ＳｒＣｕ2Ｏ2，ＮｉＯなどを基材とするものが挙げられるが、透明導電性酸化物は、上記に挙げたものに限定されるものではない。
【００１６】
ソース電極およびドレイン電極の厚さは、基本的には限定されないが、できるだけ薄いことが好ましい。ソース電極およびドレイン電極の厚さとしては、具体的には、例えば、１ｎｍ以上２００ｎｍ以下であることが好ましく、１００ｎｍ以上２００ｎｍ以下であることがより好ましく、１５０ｎｍ以上２００ｎｍ以下であることが最も好ましいが、これらのことに限定されるものではない。また、ソース電極の厚さとドレイン電極の厚さとは、同じであってもよいし、異なっていてもよいが、同じであることが好ましい。
【００１７】
保護膜を構成する金属酸化物は、基本的には限定されないが、電気絶縁性の高い物質であることが好ましく、さらに安定な物質であることが好ましい。金属酸化物としては、金属酸窒化物も含まれる。金属酸化物としては、具体的には、例えば、酸化アルミニウム（Ａｌ2Ｏ3）、酸化チタン（ＴｉＯ2）、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化ガリウム（Ｇａ2Ｏ3）、酸化テルル（ＴｅＯ2）、酸化ゲルマニウム（ＧｅＯ2）、酸化カドミウム（ＣｄＯ）、酸化タングステン（ＷＯ3）、酸化モリブデン（ＭｏＯ3）などが挙げられる。ＴｉＯ2については、最も安定な構造であるルチル型であることが好ましい。Ｇａ2Ｏ3については、最も安定な構造であるβ−Ｇａ2Ｏ3であることが好ましい。また、金属酸窒化物としては、具体的には、例えば、酸化窒化アルミニウム、酸化窒化チタンなどが挙げられるが、金属酸化物は、これらのものに限定されるものではない。
【００１８】
保護膜の厚さは、基本的には限定されないが、できるだけ薄い方が好ましい。保護膜の厚さとしては、具体的には、例えば、１ｎｍ以上２００ｎｍ以下であることが好ましく、１００ｎｍ以上２００ｎｍ以下であることがより好ましく、１５０ｎｍ以上２００ｎｍ以下であることが最も好ましいが、このことに限定されるものではない。
【発明の効果】
【００１９】
本技術によれば、ソース電極上およびドレイン電極上に金属酸化物からなる保護膜を設けたので、透明ディスプレイなどに適用可能で、従来よりも、初期特性および信頼性が高い薄膜トランジスタを得ることができる。また、上記のような優れた薄膜トランジスタを用いた高性能な表示装置を得ることができる。
【図面の簡単な説明】
【００２０】
【図１】本開示の第１の実施の形態に係る薄膜トランジスタを示す断面図である。
【図２】本開示の第１の実施の形態に係る薄膜トランジスタの製造方法を工程順に表す断面図である。
【図３】本開示の第１の実施の形態に係る薄膜トランジスタの製造方法を工程順に表す断面図である。
【図４】本開示の第１の実施の形態に係る薄膜トランジスタの製造方法を工程順に表す断面図である。
【図５】本開示の第１の実施の形態に係る薄膜トランジスタの製造方法を工程順に表す断面図である。
【図６】本開示の第２の実施の形態に係る薄膜トランジスタを示す断面図である。
【図７】本開示の第２の実施の形態に係る薄膜トランジスタの製造方法を工程順に表す断面図である。
【図８】本開示の第２の実施の形態に係る薄膜トランジスタの製造方法を工程順に表す断面図である。
【図９】本開示の第２の実施の形態に係る薄膜トランジスタの製造方法を工程順に表す断面図である。
【図１０】本開示の実施例２に係る薄膜トランジスタのＶg−Ｉd特性を示した略線図である。
【図１１】本開示の比較例１に係る薄膜トランジスタのＶg−Ｉd特性を示した略線図である。
【図１２】第３の実施の形態による表示装置の回路構成を表す平面図である。
【図１３】第３の実施の形態による表示装置の回路構成における画素駆動回路の一例を示す等価回路図である。
【図１４】第３の実施の形態による表示装置を適用したテレビを示す斜視図である。
【図１５】第３の実施の形態による表示装置を適用したデジタルカメラを示す斜視図である。
【図１６】第３の実施の形態による表示装置を適用したノート型パーソナルコンピュータを示す斜視図である。
【図１７】第３の実施の形態による表示装置を適用したビデオカメラを示す斜視図である。
【図１８】第３の実施の形態による表示装置を適用した携帯電話機を示す斜視図である。
【図１９】第３の実施の形態による表示装置を適用したデジタル一眼レフカメラを示す斜視図である。
【図２０】第３の実施の形態による表示装置を適用したヘッドマウントディスプレイを示す斜視図である。
【発明を実施するための形態】
【００２１】
上記課題を解決するために、本開示者は鋭意研究を行った。そこで、透明導電性酸化物膜からなる配線上に低抵抗配線を引き回した酸化物半導体ＴＦＴの初期特性および信頼性が、従来の酸化物半導体ＴＦＴと比較して、ともに悪化する問題点に着目し、この問題点に繋がる複数の要因を見出した。以下その概要を述べる。
【００２２】
まず、第１の要因として、透明導電性酸化物膜と低抵抗配線とが直接接触することによって、ソース電極およびドレイン電極の導電性が不安定となることが挙げられる。酸化物半導体ＴＦＴの配線である透明導電性酸化物膜にＡｌなどからなる低抵抗配線を引き回す場合においては、低抵抗配線と透明導電性酸化物膜とを積層とするのが一般的である。このとき、透明導電性酸化物膜と低抵抗配線とは直接接触している。特に、低抵抗配線が金属からなる場合においては、透明導電性酸化物膜と低抵抗配線とが直接接触していると、透明導電性酸化物膜中の酸素が低抵抗配線中に拡散する。その結果、透明導電性酸化物膜中の酸素濃度が減少して導電特性の不安定化を引き起こす。加えて、ソース電極およびドレイン電極と酸化物半導体とのコンタクト領域においても、酸素の授受が行われることによっても導電特性の不安定化を引き起こす。このように、ソース電極およびドレイン電極の導電性の不安定化が進むことにより、酸化物半導体ＴＦＴの初期特性および信頼性が悪化すると考えられる。
【００２３】
また、第２の要因として、この酸化物半導体ＴＦＴの製造における透明導電性酸化物膜に低抵抗配線を引き回す工程が、酸化物半導体ＴＦＴ本体にダメージを与えることが挙げられる。透明導電性酸化物膜上に低抵抗配線が積層して設けられているので、この各層においては異なるパターニングが必要となる。そうすると、製造におけるパターニングの工程が増加する。パターニングの工程において行われるプラズマなどによるエッチングは、ＴＦＴ本体に対して物理的、化学的なダメージを与える。そのため、パターニングの工程が増加することにより、ＴＦＴのエッチングストッパ膜などには物理的、化学的なダメージが増加する。このように、製造時におけるＴＦＴ本体に対するダメージの増加することによっても、ＴＦＴの初期特性および信頼性が悪化すると考えられる。
【００２４】
さらに、本開示者は、従来の薄膜トランジスタにおける遮光膜における問題点ついても注目した。酸化物半導体ＴＦＴは、一般に、酸化物半導体に光が入射することによる劣化を防止するために、光を遮断する遮光膜が設けられている。遮光膜は一般に平坦化膜上のアノード電極などを用いていたので、遮光膜とチャネル領域との間には一定の距離が生じる。平坦化膜は、ソース電極、ドレイン電極などが厚い場合や、ソース電極上またはドレイン電極上に低抵抗配線を配している場合であると、その段差を埋めるために非常に厚くなる。そうすると、遮光膜とチャネル領域との間の距離は非常に大きくなり、アノード端からの漏れ光がチャネル領域に入射して酸化物半導体の特性劣化が生じる。このことによって、酸化物半導体ＴＦＴの初期特性および信頼性が悪化すると考えられる。
【００２５】
これらの要因に起因する問題点を解決するために、本開示者はさらに研究を進めた。そこで、本開示者は、透明導電性酸化物膜上に金属酸化物からなる薄膜である保護膜を設け、保護膜上に遮光膜を設けると上記の問題を解決できることを見出し本技術に案出した。
【００２６】
以下、発明を実施するための形態（以下「実施の形態」とする）について説明する。なお、説明は以下の順序で行う。
１．  第１の実施の形態（薄膜トランジスタおよびその製造方法）
２．  第２の実施の形態（薄膜トランジスタおよびその製造方法）
３．  第３の実施の形態（表示装置）
【００２７】
＜１．第１の実施の形態＞
［薄膜トランジスタ］
図１は、第１の実施の形態に係る薄膜トランジスタを示す断面図である。図１に示すように、この薄膜トランジスタ１０においては、基板１にゲート電極２、ゲート絶縁膜３、酸化物半導体膜４、ソース電極５Ｓおよびドレイン電極５Ｄ、ならびに保護膜６がこの順で積層されたボトムゲート型の構成を有している。酸化物半導体膜４は、ゲート電極２およびその近傍を含む領域に島状に設けられ、ソース電極５Ｓとドレイン電極５Ｄとの間にチャネル領域を有するように設けられている。また、ドレイン電極５Ｄは、酸化物半導体膜４の外側のゲート絶縁膜３上に延在することで配線５Ｌを形成している。この配線５Ｌの面上には、低抵抗配線７が設けられ、電気的に接続されている。配線５Ｌは、ソース電極５Ｓが延在したものであってもよく、配線５Ｌの面上には同様にして低抵抗配線７が設けられる。また、配線５Ｌは画素電極として用いることができる。また、ソース電極５Ｓおよびドレイン電極５Ｄの両方が延在することで、薄膜トランジスタ１０の両側に配線５Ｌを形成してもよいが、薄膜トランジスタ１０の一方の側のみに配線５Ｌを形成することが好ましい。また、薄膜トランジスタ１０の両側に配線５Ｌを形成する場合においては、低抵抗配線７を片側のみに設けてもよいし、両側に設けてもよいが、片側のみに設けることが好ましい。また、酸化物半導体膜４上方、すなわちチャネル層上方の保護膜６の面上には、酸化物半導体膜４を覆うようにして遮光膜８が設けられている。低抵抗配線７と遮光膜８とは互いに離間して設けられており、低抵抗配線７と遮光膜８とは互いに電気的に独立して設けられている。すなわち、低抵抗配線７と遮光膜８とは電気的に隔離されている。
【００２８】
基板１を構成する材料としては、電気絶縁性を有する材料であれば、基本的には限定されないが、透明であることが好ましい。基板１を構成する材料は、具体的には、例えば、透明無機材料や透明樹脂材料などが挙げられる。ガラス材料であれば、例えば、石英ガラス、ホウケイ酸ガラス、リン酸ガラス、ソーダガラスなどが挙げられる。透明樹脂材料であれば、例えば、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタラート（ＰＥＮ）、ポリブチレンテレフタラート（ＰＢＴ）、アセチルセルロース、テトラアセチルセルロース、ポリフェニレンスルフィド、ポリカーボネート（ＰＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリフッ化ビニリデン、ブロム化フェノキシ、アミド類、ポリエーテルイミドなどのポリイミド類、ポリスチレン類、ポリアリレート類、ポリエステルスルホンなどのポリスルホン類、ポリオレフィン類などが挙げられる。また、基板１は、上記に挙げた材料からなる群より選ばれた１種類の材料のみから構成されていてもよいし、２種類以上の材料から構成されていてもよい。２種類以上の材料から構成されている基板１の具体的な例としては、積層体が挙げられるが、これに限定されるものではない。
【００２９】
基板１の形状は、基本的には限定されないが、平面形状であることが好ましい。基板１の形状は、具体的には、例えば、平板状、曲板状、フィルム状などが挙げられる。
【００３０】
ゲート電極２を構成する材料としては、導電性を有する材料であれば、基本的には限定されないが、導電性が高く安価な材料であることが好ましい。ゲート電極２を構成する材料としては、具体的には、例えば、白金（Ｐｔ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）およびニッケル（Ｎｉ）からなる群より選ばれる少なくとも一種類を含む金属単体または合金もしくは多結晶シリコンなどが挙げられる。
【００３１】
ゲート電極２の形状は、基本的には限定されないが、垂直断面が台形形状であることが好ましく、等脚台形であることがより好ましい。ゲート電極２の垂直断面が台形または等脚台形である場合にあっては、なだらかな側辺を有する台形であることが好ましい。そうすると、この台形の側辺と底辺とで挟まれる角度は、例えば、１０°以上８０°以下であることが好ましく、２０°以上６０°以下であることがより好ましく、３０°以上５０°以下であることが最も好ましい。
【００３２】
また、ゲート電極２は、単一層であっても、複数の層を積層したものであってもよいが、単一層であることが好ましい。複数の層を積層する場合においては、同一の材料を積層してもよいし、複数の材料を組み合わせて積層してもよく、ゲート電極２を構成する材料として上記に挙げた材料から適宜選ばれる。
【００３３】
ゲート絶縁膜３を構成する材料としては、電気絶縁性を有する材料であれば、基本的には限定されないが、電気絶縁性の高い材料であることが好ましい。ゲート絶縁膜３を構成する材料としては、具体的には、例えば、シリコン酸化物、シリコン窒化物、酸化アルミニウム、窒化アルミニウムなどが挙げられる。ゲート絶縁膜３は、上記に挙げた材料からなる群から選ばれる１種類から構成された膜でもよいし、２種類以上から構成された膜でもよい。
【００３４】
ゲート絶縁膜３は、ゲート電極２と酸化物半導体膜４とが電気的に絶縁していれば、基本的にはどのように設けられていてもよいが、例えば、ゲート電極２を覆うようにしてゲート絶縁膜３が積層して設けられていることが好ましい。また、ゲート絶縁膜３は、単一膜であっても、複数の膜を積層したものであってもよいが、単一膜であることが好ましい。複数の膜を積層する場合においては、同一の材料を積層してもよいし、複数の材料を組み合わせて積層してもよく、ゲート絶縁膜３を構成する材料として上記に挙げた材料から適宜選ばれる。
【００３５】
ゲート絶縁膜３の膜厚は、基本的には限定されないが、できるだけ薄いことが好ましい。ゲート絶縁膜３の具体的な膜厚としては、例えば、５０ｎｍ以上１μｍ以下であることが好ましく、１００ｎｍ以上６００ｎｍ以下であることがより好ましく、２００ｎｍ以上４００ｎｍ以下であることが最も好ましい。また、ゲート絶縁膜３の膜厚は均一であることが好ましい。
【００３６】
酸化物半導体膜４を構成する材料は、酸化物半導体であれば基本的には限定されない。ここで、酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）などの元素と、酸素とを含む化合物である。酸化物半導体は、例えば、非晶質酸化物半導体、結晶性酸化物半導体などが挙げられる。非晶質酸化物半導体であれば、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）などが挙げられる。また、結晶性酸化物半導体であれば、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ（登録商標））、酸化インジウムガリウム（ＩＧＯ）などが挙げられる。
【００３７】
酸化物半導体膜４は、薄膜トランジスタ１０の活性層としての機能を有するように設けられていれば基本的にはどのように設けられていてもよいが、ゲート電極２の上方のゲート絶縁膜３の面上に積層して設けられていることが好ましい。また、酸化物半導体膜４は、非晶質膜および結晶化膜の積層構造を有していることが好ましい。ソース電極５Ｓおよびドレイン電極５Ｄは上記結晶化膜に接して設けられている。具体的には、酸化物半導体膜４は、ゲート電極２側から非晶質膜、結晶化膜の順で積層した積層構造を有している。これにより、薄膜トランジスタ１０の均一で良好な電気特性を得ることができる。
【００３８】
酸化物半導体膜４の膜厚は、基本的には限定されないが、酸化物半導体膜４を形成後のアニールによる酸素供給を考慮して決定することが好ましい。この膜厚としては、例えば、５ｎｍ以上１００ｎｍ以下であることが好ましく、２０ｎｍ以上８０ｎｍ以下であることがより好ましく、４０ｎｍ以上６０ｎｍ以下であることが最も好ましいが、このことに限定されるものではない。
【００３９】
ソース電極５Ｓおよびドレイン電極５Ｄを構成する材料は、透明導電性酸化物であれば基本的には限定されないが、例えば、導電性が高く安価であるものが好ましい。ソース電極５Ｓおよびドレイン電極５Ｄは、透明導電性酸化物として上記に挙げた材料からなる群より選ばれた１種類の材料から構成されていてもよいし、２種類以上の材料を組み合わせて構成されていてもよい。また、ソース電極５Ｓとドレイン電極５Ｄとは、同じ種類の材料で構成されていてもよいし、異なった材料で構成されていてもよい。ソース電極５Ｓおよびドレイン電極５Ｄを構成する材料を、透明導電性酸化物とする理由は、第１に、薄膜トランジスタ１０の電気特性を安定させることができることが挙げられる。すなわち、酸化物半導体膜４は、酸素を引き抜きやすい金属と接触すると酸素が脱離し結晶欠陥が形成されることで、薄膜トランジスタ１０の電気特性が不安定となる問題がある。そこで、酸化物半導体膜４と接触するソース電極５Ｓおよびドレイン電極５Ｄを、酸素を含む透明導電性酸化物からなる膜とする。そうすると、酸化物半導体膜４からの酸素脱離を抑制することができ、薄膜トランジスタ１０の電気特性が安定する。また、第２に、ソース電極５Ｓおよび／またはドレイン電極５Ｄを酸化物半導体膜４の外側のゲート絶縁膜３に延在するような形状とすることで配線５Ｌとし、配線５Ｌを画素電極とすることで、実質的に透明な薄膜トランジスタとすることができるからである。
【００４０】
ソース電極５Ｓおよびドレイン電極５Ｄの形状は、基本的には限定されないが、例えば、膜状であることが好ましい。ソース電極５Ｓおよびドレイン電極５Ｄを構成する膜は、単一膜であっても、複数の膜を積層したものであってもよいが、単一膜であることが好ましい。複数の膜を積層する場合においては、同一の材料を積層してもよいし、複数の材料を組み合わせて積層してもよく、透明導電性酸化物として上記に挙げた材料から適宜選ばれる。
【００４１】
また、ソース電極５Ｓおよびドレイン電極５Ｄの膜厚は、基本的には限定されないが、例えば、ソース電極５Ｓおよびドレイン電極５Ｄの厚さとして上記に挙げた厚さを適宜選択することができる。
【００４２】
保護膜６を構成する材料は、金属酸化物であれば基本的には限定されるものではなく、例えば、保護膜を構成する金属酸化物として上記に挙げた材料から適宜選択することができる。保護膜６は、特に、酸化アルミニウムまたは酸化チタンからなることが好ましいが、これらのことに限定されるものではない。
【００４３】
また、保護膜６は、パッシベーション膜としての機能を有するものであれば、基本的にはどのようなものであってもよく、単一膜であっても、複数の膜を積層したものであってもよいが、単一膜であることが好ましい。複数の膜を積層する場合においては、同一の材料を積層してもよいし、複数の材料を組み合わせて積層してもよく、金属酸化物として上記に挙げた材料から適宜選ばれる。
【００４４】
保護膜６の膜厚は、基本的には限定されないが、例えば、保護膜の厚さとして上記に挙げた厚さを適宜選択することができる。保護膜６は、ソース電極５Ｓおよびドレイン電極５Ｄの膜厚が小さいために、膜厚が小さくても十分な被覆性を有することができる。それは、ソース電極５Ｓおよびドレイン電極５Ｄによる段差が小さいため、素子面に沿って保護膜６を形成しても段差部における被覆性の低下が小さいことが挙げられる。
【００４５】
低抵抗配線７を構成する材料は、導電性を有する材料であれば、基本的には限定されないが、例えば、ソース電極５Ｓおよびドレイン電極５Ｄの少なくとも一方よりも低抵抗配線７の導電性が高くなるような材料で構成されることが好ましい。低抵抗配線７を構成する材料としては、例えば、金属単体、金属化合物、合金などが挙げられる。金属単体としては、例えば、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、タングステン（Ｗ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、カリウム（Ｋ）、リチウム（Ｌｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、スズ（Ｓｎ）、クロム（Ｃｒ）、鉛（Ｐｂ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）およびランタン（Ｌａ）などが挙げられる。金属化合物としては、例えば、金属酸化物、金属炭化物、金属窒化物、金属シアン化物などが挙げられ、具体的には、例えば、金属単体として上記に挙げたものからなる群から選ばれる金属の金属化合物などが挙げられる。合金としては、例えば、２元以上の合金が挙げられる。２元以上の合金としては、例えば、金属単体として上記に挙げたものからなる群から選ばれる少なくとも２種類の金属からなる合金などが挙げられる。
【００４６】
低抵抗配線７は、ソース電極５Ｓおよびドレイン電極５Ｄの少なくとも一方に電気的に接続されるように設けられていれば、基本的は限定されないが、例えば、ソース電極５Ｓおよびドレイン電極５Ｄの少なくとも一方に積層して設けられることが好ましい。また、チャネル領域の上方以外の領域に設けられることが好ましく、上記領域以外のチャネル領域になるべく近い領域に設けられることがより好ましい。そうすると、低抵抗配線７が設けられる領域は、例えば、酸化物半導体膜４の配線５Ｌが形成されている側の端辺から１００ｎｍ以上１００μｍ以下の距離で酸化物半導体膜４の上記端辺と平行に延在する領域であることが好ましく、７５０ｎｍ以上１００μｍ以下の上記領域であることがより好ましく、１０００ｎｍ以上５０μｍ以下の上記領域であることが最も好ましいが、このことに限定されるものではない。
【００４７】
低抵抗配線７の形状は、基本的には限定されないが、例えば、膜状であることが好ましい。低抵抗配線７を構成する膜は、単一膜であっても、複数の膜を積層したものであってもよいが、単一膜であることが好ましい。複数の膜を積層する場合においては、同一の材料を積層してもよいし、複数の材料を組み合わせて積層してもよく、例えば、低抵抗配線７の材料として上記に挙げたものから適宜選ばれる。低抵抗配線７を積層膜とする場合には、３層以上積層したものが好ましいが、このことには限定されない。
【００４８】
低抵抗配線７の膜厚は、導電性を確保する観点からは厚いことが好ましく、素子全体を薄く構成する観点からは薄いことが好ましい。このことから、低抵抗配線７の膜厚は、最適な範囲が存在する。そうすると、低抵抗配線７の膜厚は、例えば、３００ｎｍ以上２μｍ以下であることが好ましく、６００ｎｍ以上１．５μｍ以下であることがより好ましく、８００ｎｍ以上１．２μｍ以下であることが最も好ましいが、これらのことに限定されるものではない。
【００４９】
遮光膜８を構成する材料は、遮光性を有する材料であれば、基本的には限定されないが、導電性を有する材料であることが好ましい。遮光膜８を構成する材料としては、例えば、低抵抗配線７の材料として上記に挙げた材料を適宜選択することができる。
【００５０】
遮光膜８は、酸化物半導体膜４の上方の保護膜６の面上に、酸化物半導体膜４に入射する光を遮断するようにして設けられていれば、基本的には限定されないが、遮光膜８は、例えば、酸化物半導体膜４を覆うようにして、保護膜６上に設けられていることが好ましい。また、遮光膜８は、例えば、低抵抗配線７と電気的に隔離して設けられていることが好ましい。また、低抵抗配線７と同層に設けられていることが好ましく、具体的には、例えば、遮光膜８の端部上面と、低抵抗配線７の上面とが同一平面状にあることが挙げられる。
【００５１】
遮光膜８は、単一膜であっても、複数の膜を積層したものであってもよいが、積層膜であることが好ましい。複数の膜を積層する場合においては、同一の材料を積層してもよいし、複数の材料を組み合わせて積層してもよく、例えば、低抵抗配線７の材料として上記に挙げたものから適宜選ばれる。遮光膜８を積層膜とする場合には、３層以上積層したものが好ましいが、これらのことに限定されるものではない。
【００５２】
遮光膜８の膜厚は、遮光性を確保する観点からは厚いことが好ましく、素子全体を薄く構成する観点からは薄いことが好ましい。このことから、遮光膜８の膜厚は、最適な範囲が存在する。そうすると、遮光膜８の膜厚は、例えば、３００ｎｍ以上２μｍ以下であることが好ましく、６００ｎｍ以上１．５μｍ以下であることがより好ましく、８００ｎｍ以上１．２μｍ以下であることが最も好ましいが、これらのことに限定されるものではない。
【００５３】
このように、酸化物半導体膜４の上方の保護膜６の面上に、酸化物半導体膜４を覆うようにして遮光膜８を設けたので、従来の薄膜トランジスタと比較して、酸化物半導体膜４への遮光性が大幅に上昇する。その理由としては、従来の薄膜トランジスタにおける画素電極によって遮光する場合よりも、遮光物が酸化物半導体膜４に近いところに形成されていることが挙げられる。また、酸化物半導体膜４の形状に沿って遮光膜８が設けられていることが挙げられる。
【００５４】
酸化物半導体膜４の表面と遮光膜８との距離について一例を挙げると、従来の薄膜トランジスタにおける酸化物半導体膜の表面とが画素電極との距離に対する、本実施の形態の上記距離は１／１０となる。このように、遮光膜８が従来よりもチャネル領域に大幅に近い場所に形成されることで、酸化物半導体膜４に対する遮光性が大幅に向上すると考えられる。
【００５５】
この第１の実施の形態の薄膜トランジスタによれば、以下のような種々の作用効果を得ることができる。すなわち、酸化物半導体膜４に接する層を全て酸化物で構成したので、酸化物半導体膜４からソース電極５Ｓおよびドレイン電極５Ｄへの酸素脱離を有効に抑制することができる。さらに、ソース電極５Ｓおよびドレイン電極５Ｄから保護膜６への酸素の脱離も有効に抑制することができる。加えて、ソース電極５Ｓおよびドレイン電極５Ｄの少なくとも一方に電気的に接続された低抵抗配線７を設けたので、ソース電極５Ｓおよびドレイン電極５Ｄの膜厚を薄くしても、低抵抗配線７によって導電性を確保することができる。また、低抵抗配線７を、ソース電極５Ｓおよびドレイン電極５Ｄのコンタクト部分とは離れて設けたので、低抵抗配線７による酸化物半導体膜中の酸素脱離を小さくすることができ、薄膜トランジスタの劣化を抑制することができる。また、ソース電極５Ｓおよびドレイン電極５Ｄの膜厚が薄くなることで、段差が小さくなり保護膜６を薄く形成しても被覆性を高くすることができる。加えて、酸化物半導体膜４の上方の保護膜６上に、酸化物半導体膜４を覆うようにして遮光膜８を設け、保護膜６を素子面に沿って薄く形成したので、従来の平坦化膜上に形成された画素電極と比較して酸化物半導体膜４表面と遮光膜との距離が小さくなる。このことにより、酸化物半導体膜への遮光性が大幅に上昇する。また、低抵抗配線７と遮光膜８とは電気的に隔離されているので、電気が流れることによって保護膜６、酸化物半導体膜４などへ悪影響を及ぼすことがない。加えて、ソース電極５Ｓおよび／またはドレイン電極５Ｄを酸化物半導体膜４の外側のゲート絶縁膜３に延在するような形状とすることで配線５Ｌとし、配線５Ｌを画素電極としたので、実質的に透明な薄膜トランジスタを得ることができる。
［薄膜トランジスタの製造方法］
【００５６】
この薄膜トランジスタは、例えば、次のようにして製造することができる。
【００５７】
図２〜図５は、薄膜トランジスタ１０の製造工程を示す断面図である。
まず、基板１上の前面に、ゲート電極２の材料となる金属膜を形成する。金属膜の形成方法は、例えば、ゲート電極２の材料として上記に挙げたものを用いて、蒸着法、スパッタリング法などで形成する方法が挙げられるが、これらの方法に限定されるものではない。
【００５８】
次に、図２Ａに示すように、基板１上に形成した金属膜をパターニングすることにより、ゲート電極２を形成する。パターニングには、例えば、フォトリソグラフィ法などを用いるが、この方法に限定されるものではない。
【００５９】
次に、図２Ｂに示すように、ゲート電極２の表面にゲート絶縁膜３を形成する。ゲート絶縁膜３の形成方法としては、基本的には限定されないが、例えば、ゲート絶縁膜３の材料として上記に挙げたものを用いて、プラズマＣＶＤ法、スパッタリング法などにより形成することが挙げられる。プラズマＣＶＤ法としては、例えば、原料ガスとしてシラン、アンモニア、窒素などのガスを用いてシリコン窒化膜を形成する方法、原料ガスとしてシラン、一酸化二窒素などのガスを用いてシリコン酸化膜を形成する方法などが挙げられ、これらの膜を積層して形成してもよい。また、スパッタリング法としては、例えば、反応性プラズマスパッタリングが好ましい。反応性プラズマスパッタリングとしては、具体的には、例えば、スパッタリングターゲットとしてシリコンを用い、放電雰囲気中に酸素、水蒸気、窒素などを用いてスパッタリングすることで、シリコン酸化膜、シリコン窒化膜を形成する方法が挙げられる。また、スパッタリングターゲットをアルミニウムとして、同様にしてスパッタリングすることで酸化アルミニウム膜、窒化アルミニウム膜を形成する方法などであってもよい。また、上記に挙げた膜よりなる群から選ばれた少なくとも２つ以上を積層させて形成してもよいが、これらのことに限定されるものではない。
【００６０】
次に、図２Ｃに示すように、ゲート絶縁膜３上に酸化物半導体膜４を形成する。酸化物半導体膜４の形成方法は、基本的には限定されないが、例えば、酸化物半導体膜４の材料として上記に挙げたものを用いて、スパッタリング法、ＣＶＤ法、蒸着法などで形成する。
【００６１】
酸化物半導体膜４を、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）により構成する場合には、例えば、酸化インジウムガリウム亜鉛のセラミックをターゲットとしたＤＣスパッタリング法を用い、アルゴン（Ａｒ）と酸素の混合ガスによるプラズマ放電にてゲート絶縁膜３上に酸化物半導体膜４を形成することができる。なお、プラズマ放電の前に真空容器内の真空度が１×１０-4Ｐａ以下になるまで排気した後、アルゴンと酸素の混合ガスを導入する。
【００６２】
また、酸化物半導体膜４を、例えば、ＺｎＯで構成する場合には、例えば、ＺｎＯのセラミックをターゲットとしたＲＦスパッタリング法、または亜鉛の金属ターゲットを用いてアルゴン（Ａｒ）と酸素を含むガス雰囲気中でＤＣ電源を用いたスパッタリング法により、酸化物半導体膜４を形成することができる。このとき、チャネルとなる酸化物半導体膜４中のキャリア濃度は、酸化物形成の際のアルゴンと酸素の流量比を変化させることで制御することができる。
【００６３】
次に、図３Ａに示すように、酸化物半導体膜４を所望の形状にパターニングする。酸化物半導体膜４の形状は、基本的には限定されないが、例えば、ゲート電極２およびその近傍を含む領域に島状にパターニングして形成する。
【００６４】
酸化物半導体膜４のパターニング方法は、基本的には限定されないが、例えば、フォトリソグラフィ工程を経た後にエッチングすることでパターニングして形成する方法などが挙げられる。また、エッチング方法については、酸化物半導体膜４を構成する酸化物半導体は、酸、アルカリなどに容易に溶けることから、ウエットエッチングであることが好ましいが、これに限定されるものではなく、ドライエッチングであってもよい。
【００６５】
また、酸化物半導体膜４が、例えば、ＺｎＯ、Ｉｎ、Ｇａ、Ｚｒ、Ｓｎなどからなり、Ｉｎ、Ｓｎの比率が他の構成元素よりも大きい結晶性の材料からなる場合には、酸化物半導体膜４の製膜後に表面に結晶化アニール処理を施すことが好ましい。この処理によって、エッチング溶媒に対する耐性を向上させることができる。
【００６６】
次に、図３Ｂに示すように、酸化物半導体膜４上およびゲート絶縁膜３上に透明導電性酸化物膜５を形成する。透明導電性酸化物膜５の膜厚は、基本的には限定されないが、素子面における段差を少なくするために、できるだけ薄いことが好ましい。透明導電性酸化物膜５の膜厚は、例えば、ソース電極５Ｓおよびドレイン電極５Ｄの膜厚として上記に挙げたものを適宜選択することができる。また、透明導電性酸化物膜５は、単層で形成しても、複数の層で形成してもよいが、透明導電性酸化物膜５を出来るだけ薄くするという観点からは単層で形成することが好ましい。また、透明導電性酸化物膜５の形成方法は、基本的には限定されないが、例えば、ソース電極５Ｓおよびドレイン電極５Ｄの材料として上記に挙げたものを用いて、スパッタリング法などによって形成することができる。
【００６７】
次に、図３Ｃに示すように、ソース電極５Ｓおよびドレイン電極５Ｄを形成する。透明導電性酸化物膜５をパターニングすることでソース電極５Ｓとドレイン電極５Ｄとを互いに離間して形成する。また、ドレイン電極５Ｄを、酸化物半導体膜４の外側のゲート絶縁膜３に延在するようにして形成する。この延在部が配線５Ｌとなる。配線５Ｌはソース電極５Ｓを、酸化物半導体膜４の外側のゲート絶縁膜３に延在するようにして形成してもよい。また、配線５Ｌはソース電極５Ｓ側のみに設けても、ドレイン電極５Ｄ側のみに設けてもよく、また、両側に設けてもよい。また、ソース電極５Ｓとドレイン電極５Ｄとを互いに離間させる方法は、基本的には限定されないが、例えば、チャネル領域の直上に開口を設けるようにパターニングする。このとき、酸化物半導体膜４の表面が結晶化アニール処理されていることが好ましい。酸化物半導体膜４が結晶化膜４となることでパターニングによる酸化物半導体膜４の損傷を抑制することができる。また、ソース電極５Ｓおよびドレイン電極５Ｄをパターニングする方法は、基本的には限定されないが、例えば、ウエットエッチング、ドライエッチングなどが挙げられる。また、ソース電極５Ｓ、ドレイン電極５Ｄおよび配線５Ｌは、酸化物半導体膜４上にそれぞれ独立に透明導電性酸化物膜５を製膜することで形成することも出来る。この場合においては、パターニングの工程が必要なくなるので、パターニング時における酸化物半導体膜４の劣化が起きない。
【００６８】
次に、図４Ａに示すように、素子のソース電極５Ｓおよびドレイン電極５Ｄが形成された側の面の全面に、保護膜６を形成する。保護膜６は、プロセス中などにおいて大気中の水素が酸化物半導体膜４を還元したり、熱処理などによって酸化物半導体膜４や透明導電性酸化物膜５で構成されたソース電極５Ｓ、ドレイン電極５Ｄ、配線５Ｌなどからの酸素が脱離したりすることを防ぐものである。一般的に保護膜６の密度は、酸素や水素の透過を防ぐ目的から、高いことが好ましい。その密度は、具体的には、例えば、２．５ｇ／ｃｍ3以上４．０ｇ／ｃｍ3以下であることが好ましく、また、３．０ｇ／ｃｍ3以上４．０ｇ／ｃｍ3以下であることがより好ましいが、これに限定されるものではない。
【００６９】
保護膜６の形成方法は、基本的には限定されないが、例えば、保護膜６の材料として上記に挙げたものを用いて、プラズマＣＶＤまたはスパッタリングなどによって製膜し形成する方法が挙げられる。保護膜６をスパッタリング法により形成する場合においては、例えば、保護膜６の材料として上記に挙げたものを主成分としたターゲットを用いて酸素を含むアルゴンガス雰囲気、酸素を含む窒素ガス雰囲気などで製膜する。ターゲットは、保護膜６の材料として上記に挙げたものの酸化物を主成分としたものであってもよいし、上記酸化物に不純物を添加したものを主成分としたものであってもよい。また、保護膜６の形成時には酸素ラジカルを添加して形成することが好ましいが、上記に挙げたことに限定されるものではない。
【００７０】
この工程においては、保護膜６の膜厚が小さくても素子表面を十分に被覆することが出来る。これは、従来よりも、ソース電極５Ｓおよびドレイン電極５Ｄとゲート絶縁膜３との段差が小さいからである。段差が小さくなった理由としては、ソース電極５Ｓおよびドレイン電極５Ｄの膜厚が従来と比較して薄く形成されていることが考えられる。具体的には、従来においては、ソース電極５Ｓおよびドレイン電極５Ｄの膜厚は、例えば、０．３μｍ以上２μｍ以下と厚く形成されているのに対し、ソース電極５Ｓおよびドレイン電極５Ｄの膜厚は、１ｎｍ以上２００ｎｍ以下と薄く形成されている。
【００７１】
次に、図４Ｂに示すように、配線５Ｌ上の保護膜６に、低抵抗配線７を配線５Ｌに接触させるコンタクトホール９を形成し、配線５Ｌを露出する。コンタクトホール９を形成する位置は、基本的には限定されないが、コンタクトホール９を設ける工程および後工程である低抵抗膜１１のパターニング工程によって酸化物半導体膜４に損傷を与えない位置であれば、酸化物半導体膜４に出来るだけ近い方がよい。酸化物半導体膜４に損傷を与えない位置としては、具体的には、例えば、酸化物半導体膜４とソース電極５Ｓおよびドレイン電極５Ｄとのコンタクト領域から離れた位置が挙げられる。また、低抵抗配線７が酸化物半導体膜４に出来るだけ近い方がよい理由は、配線抵抗を出来るだけ低くする必要があるからである。そうすると、コンタクトホール９を設ける位置は一定の領域内に存在することが好ましい。この領域は、例えば、酸化物半導体膜４の配線５Ｌが形成されている側の端辺から垂直に１００ｎｍ以上１００μｍ以下の距離で酸化物半導体膜４の上記端辺と平行に延在する領域であることが好ましく、７５０ｎｍ以上１００μｍ以下の上記領域であることがより好ましく、１０００ｎｍ以上５０μｍ以下の上記領域であることが最も好ましいが、このことに限定されるものではない。
【００７２】
次に、図４Ｃに示すように、保護膜６上およびコンタクトホール９における配線５Ｌ上に低抵抗膜１１を形成する。低抵抗膜１１は、コンタクトホール９を塞ぐようにして設けられていれば基本的には限定されないが、酸化物半導体膜４の上方の保護膜６上に酸化物半導体膜４全体を覆うようにして設けることが好ましい。すなわち、酸化物半導体膜４が設けられた領域とコンタクトホール９の領域とを含む領域全体に、低抵抗膜１１を一様に設けることが好ましい。
【００７３】
低抵抗膜１１の形成方法は、基本的に限定されないが、例えば、低抵抗配線７の材料として上記に挙げたものを用いて、蒸着法、スパッタリング法などの方法で形成することができるが、スパッタリング法を用いて形成することが好ましい。また、低抵抗膜１１は、単層膜で構成してもよいし積層膜で構成してもよいが、積層膜で構成する場合には、スパッタリング法などの方法を用いて、順次積層することができる。また、低抵抗膜１１の膜厚は、基本的には限定されないが、例えば、低抵抗配線７の膜厚として上記に挙げた膜厚を適宜選択することができる。
【００７４】
次に、図５に示すように、酸化物半導体膜４とコンタクトホール９との間の領域の上方に設けられ低抵抗膜１１をパターニングして開口部１２を設け、低抵抗配線７と遮光膜８とを離間させて形成する。低抵抗膜１１のパターニングは、遮光膜８を酸化物半導体膜４の上方を覆う形態で形成し、低抵抗配線７を配線５Ｌと電気的に接続するように形成すれば基本的には限定されないが、低抵抗配線７と遮光膜８とが電気的に独立するように形成することが好ましい。また、コンタクトホール９の全面が低抵抗配線７と接触するようにして形成することが好ましい。
【００７５】
低抵抗膜１１のパターニング方法は、基本的には限定されないが、例えば、ガスプラズマを用いたドライエッチング、反応性イオンエッチングなどが挙げられる。ドライエッチングに使用するガスプラズマとしては、例えば、塩素ガスなどが挙げられる。
【００７６】
この工程においては、パターニングにガスプラズマを用いたドライエッチングを用いる場合に、従来においては、ソース電極５Ｓ、ドレイン電極５Ｄなどに損傷を及ぼしていた。しかしながら、本実施の形態に係る薄膜トランジスタ１０においては、これらの上に保護膜６が形成されており、さらに、酸化物半導体膜４の上方以外の領域をパターニングするので、この損傷を防ぐことができる。
【００７７】
このように、保護膜６を形成した後に、保護膜６にコンタクトホール９を形成し、保護膜６上に低抵抗膜１１を形成した後にパターニングして低抵抗配線７と遮光膜８とを形成したので、遮光膜８を酸化物半導体膜４の近傍に設けることが可能となる。これにより、酸化物半導体膜４への遮光性が大幅に上昇する。
【００７８】
＜実施例１＞
基板１であるプラスチックフィルム基板の上にＣｕ膜を形成した。プラスチックフィルム基板は耐熱性の高いポリイミドフィルムを使用した。Ｃｕ膜はスパッタリング法によって形成した。次に、このＣｕ膜にフォトリソグラフィを施すことによって、パターニングしてＣｕ電極とし、これをゲート電極２とした。パターニングされたＣｕ膜であるＣｕ電極は、断面形状が等脚台形の柱形状で、下底がプラスチックフィルム基板と接しており、その高さは２００ｎｍであった。
【００７９】
次に、Ｃｕ膜上およびプラスチックフィルム基板上にＳｉＯ2膜を形成した。ＳｉＯ2膜はスパッタリング法によって形成した。ＳｉＯ2膜はＣｕ膜を覆うようにしてプラスチックフィルム基板の全面に形成し、これをゲート絶縁膜３とした。形成されたＳｉＯ2膜の膜厚は３００ｎｍであった。
【００８０】
次に、ＳｉＯ2膜上の全面にＩＧＺＯ膜を形成した。ＩＧＺＯ膜は、ＩＧＺＯのセラミックをターゲットとしたＤＣスパッタリング法によって形成した。ＤＣスパッタリング法は以下の工程を行う。まず、容器内に、ＩＧＺＯのセラミックのターゲットと製膜する素子基板とを一定間隔を置いて配置する。次に、容器内の真空度が１×１０-4Ｐａ以下になるまで排気する。次に、アルゴンと酸素の混合ガスを容器内に導入する。次に、ＩＧＺＯのセラミックをターゲットとしアルゴンと酸素の混合ガスによるプラズマ放電によって、素子基板上のＳｉＯ2膜上にＩＧＺＯ膜を製膜する。この工程によって形成されたＩＧＺＯ膜の膜厚は５０ｎｍであった。
【００８１】
次に、ＩＧＺＯ膜をフォトリソグラフィした後に、ウエットエッチングすることによって、ＩＧＺＯ膜をＣｕ電極およびその近傍を含む領域に島状に設けるようにし形成して、これを酸化物半導体膜４とした。次に、形成したＩＧＺＯ膜表面に３００℃で結晶化アニール処理を施し、膜全体が結晶化された酸化物半導体膜４を得た。
【００８２】
次に、ＩＧＺＯ膜上にＩＴＯ膜を形成した。ＩＴＯ膜は、ＩＧＺＯ膜上およびＩＧＺＯ膜の外側のＳｉＯ2膜上に延在して形成した。
【００８３】
次に、このＩＴＯ膜をウエットエッチング法によりパターニングして、ソース電極５Ｓおよびドレイン電極５Ｄを形成した。パターニングは、ＩＧＺＯ膜の頂端面上のＩＴＯ膜をエッチングにより離間した。さらに、ＩＧＺＯ膜の外側のＳｉＯ2膜上に延在しているＩＴＯ膜の一方をエッチングにより除去した。こうして、ＩＧＺＯ膜上に離間して形成された２つのＩＴＯ膜が形成された。これらのＩＴＯ膜は、一方のＩＧＺＯ膜上のみに形成されたＩＴＯ膜をソース電極５Ｓとし、もう一方のＩＴＯ膜をドレイン電極５Ｄとし、ＩＧＺＯ膜の外側のＳｉＯ2膜上に延在して形成した部分のＩＴＯ膜はＩＴＯ配線とした。形成されたソース電極５Ｓ、ドレイン電極５Ｄ、ＩＴＯ配線の膜厚は共に１００ｎｍであった。
【００８４】
次に、ＩＴＯ膜が形成された側の素子面の全面にＡｌ2Ｏ3膜を形成した。
【００８５】
次に、ＩＴＯ配線上に形成されたＡｌ2Ｏ3膜にコンタクトホールを形成しＩＴＯ配線を露出させた。コンタクトホールはＩＧＺＯ膜の端辺から垂直方向に１５μｍ離れた位置から幅１０μｍで上記端辺と平行に延在する領域に形成した。コンタクトホールは、ウエットエッチングによって形成した。
【００８６】
次に、コンタクトホールとＩＧＺＯ膜の上方とを一様に覆うようにして、Ａｌ2Ｏ3膜上に金属膜を設けた。金属膜は、Ｔｉ膜、Ａｌ膜、Ｔｉ膜の順番で３層に積層して形成した。金属膜はスパッタリング法によって順次層を積層して形成した。金属膜全体の膜厚は６００ｎｍであって、各層の膜厚は、Ｔｉ膜、Ａｌ膜、Ｔｉ膜の順番で５０ｎｍ、５００ｎｍ、５０ｎｍであった。
【００８７】
次に、形成した金属膜をパターニングして、遮光膜と低抵抗配線とに電気的に分離した。遮光膜は、ＩＧＺＯ膜を外部からの入射光またはパネルからの光から遮光可能なように形成した。一方、低抵抗配線は、コンタクトホールの全面を塞ぐ形態で形成した。金属膜のパターニングには塩素を用いたドライエッチングを用いた。こうして、目的とする薄膜トランジスタが製造された。
【００８８】
この第１の実施の形態の薄膜トランジスタの製造方法によれば、透明導電性酸化物膜５よりなるソース電極５Ｓおよびドレイン電極５Ｄの膜厚を薄く形成したので、ゲート絶縁膜３との段差を小さくすることができる。これによって、素子面全面に保護膜６を形成する場合に、保護膜６の膜厚が小さくても有効に素子を被覆し保護することができる。
また、保護膜６を形成した後にコンタクトホールを設けて低抵抗配線７を形成したので、従来における低抵抗配線７を形成した後に保護膜６を形成したものと比較して、保護膜６を薄く形成できるとともに配線５Ｌの導電性を向上させることができる。また、コンタクトホールを、ソース電極５Ｓおよびドレイン電極５Ｄとチャネルとのコンタクト領域とは離れた位置に形成したので、酸化物半導体膜４に影響を及ぼすことなくコンタクトホールを形成することができる。
また、保護膜６上に低抵抗膜１１を形成した後に低抵抗配線７と遮光膜８とを形成したので、ドライエッチングなどによってパターニングして低抵抗配線７と遮光膜８とを形成する場合に、酸化物半導体膜４を保護膜６が有効に保護する。これにより、酸化物半導体膜４への影響及ぼすことなくエッチングによる低抵抗配線７と遮光膜８のパターニングが可能となる。また、遮光膜８の下には保護膜６が設けられているので、低抵抗配線７と遮光膜８とを離間する際にプラズマ、レーザなどを用いても、酸化物半導体膜４には影響を与えない。
【００８９】
＜２．第２の実施の形態＞
［薄膜トランジスタ］
次に、第２の実施の形態について説明する。この第２の実施の形態においては、第１の実施の形態に係る薄膜トランジスタ１０の酸化物半導体膜４上に、さらにチャネル保護膜を設けたものである。
【００９０】
図６は、第２の実施の形態に係る薄膜トランジスタを示す断面図である。図６に示すように、酸化物半導体膜４とソース電極５Ｓおよびドレイン電極５Ｄとの間にはチャネル保護膜１３が設けられている。ソース電極５Ｓとドレイン電極５Ｄとは、チャネル領域を形成するようにしてチャネル保護膜１３上および酸化物半導体膜４上に設けられている。
【００９１】
チャネル保護膜１３を構成する材料は、電気絶縁性を有する材料であれば基本的には限定されないが、例えば、反応性の低い安定した材料であることが好ましい。チャネル保護膜１３を構成する材料としては、例えば、シリコン酸化物、シリコン窒化物、酸化アルミニウム、酸化チタニウムなどが挙げられる。
【００９２】
チャネル保護膜１３は、チャネル領域を保護する形態で設けられていれば、基本的にはどのような形態で設けられてもよいが、例えば、チャネル保護膜１３はできるだけ薄いことが好ましい。また、チャネル保護膜１３は、単一膜であっても、複数の膜を積層したものであってもよいが、単一膜であることが好ましい。複数の膜を積層する場合においては、同一の材料を積層してもよいし、複数の材料を組み合わせて積層してもよく、チャネル保護膜１３を構成する材料として上記に挙げた材料から適宜選ばれる。
【００９３】
チャネル保護膜１３の膜厚は、具体的には、例えば、５ｎｍ以上２００ｎｍ以下であることが好ましく、１０ｎｍ以上１００ｎｍ以下であることがより好ましく、２０ｎｍ以上８０ｎｍ以下であることが最も好ましいが。このことに限定されるものではない。
【００９４】
チャネル保護膜１３の形状は、基本的には限定されないが、例えば、側面が傾斜している形状を有することが好ましく、上面に向かって先細形状を有する柱体であることがより好ましい。チャネル保護膜１３の具体的な形状としては、例えば、断面を台形とする柱体、断面を等脚台形とする柱体が挙げられる。チャネル保護膜１３は側面の傾斜角は、具体的には、例えば、２０°以上８０°以下であることが好ましく、３０°以上６０°以下であることがより好ましく、４０°以上５０°以下であることが最も好ましい。その他のことは、第１の実施の形態に係る薄膜トランジスタと同様である。
【００９５】
この第２の実施の形態の薄膜トランジスタによれば、第１の実施の形態の薄膜トランジスタと同様な利点を有するとともに、酸化物半導体膜４とソース電極５Ｓおよびドレイン電極５Ｄとの間にはチャネル保護膜１３をさらに設けたので、チャネル保護膜１３がチャネル領域を保護する。また、ソース電極５Ｓとドレイン電極５Ｄとの間隔部におけるチャネル保護膜１３上に保護膜６を設けたので、特に保護膜６が酸化物である場合には、薄膜トランジスタの劣化を抑制することができる。これは、チャネル保護膜１３上に直接遮光膜８を設ける場合と比較して、チャネル保護膜１３および酸化物半導体膜４からの酸素脱離を抑制することができるからである。
【００９６】
［薄膜トランジスタの製造方法］
【００９７】
この薄膜トランジスタは、例えば、次のようにして製造することができる。
【００９８】
図７〜図９は、薄膜トランジスタ１０の製造工程を示す断面図である。
まず、基板１上の前面に、ゲート電極２の材料となる金属膜を形成する。金属膜の形成方法は、例えば、ゲート電極２の材料として上記に挙げたものを用いて、蒸着法、スパッタリング法などで形成する方法が挙げられるが、これらの方法に限定されるものではない。
【００９９】
次に、図７Ａに示すように、基板１上にゲート電極２を形成した後に、ゲート電極２の表面にゲート絶縁膜３を形成する。その後に、ゲート絶縁膜３上に酸化物半導体膜４を形成する。これらの工程は、第１の実施の形態と同様にして行う。
【０１００】
次に、図７Ｂに示すように、酸化物半導体膜４上にチャネル保護膜１３を形成する。チャネル保護膜１３の形成方法は、基本的には限定されないが、例えば、チャネル保護膜１３として上記に挙げた材料を用いて、蒸着法、スパッタリング法、ＣＶＤ法などを用いて形成される。
【０１０１】
次に、チャネル保護膜１３を所望の形状にパターニングする。チャネル保護膜１３の形状は、基本的には限定されないが、例えば、チャネル保護膜１３の形状として上記に挙げた形状を適宜選択することができる。
【０１０２】
また、チャネル保護膜１３のパターニング方法は、基本的には限定されないが、例えば、フォトリソグラフィ工程を経た後にエッチングすることでパターニングして形成する方法などが挙げられる。
【０１０３】
次に、図７Ｃに示すように、チャネル保護膜１３上およびゲート絶縁膜３上に透明導電性酸化物膜５を形成する。
【０１０４】
次に、図８Ａに示すように、透明導電性酸化物膜５をパターニングして、ソース電極５Ｓ、ドレイン電極５Ｄおよび配線５Ｌを形成する。ソース電極５Ｓおよびドレイン電極５Ｄを形成する。透明導電性酸化物膜５をパターニングすることでソース電極５Ｓとドレイン電極５Ｄとを互いに離間して形成する。また、ドレイン電極５Ｄを、酸化物半導体膜４の外側のゲート絶縁膜３に延在するようにして形成する。この延在部が配線５Ｌとなる。配線５Ｌはソース電極５Ｓを、酸化物半導体膜４の外側のゲート絶縁膜３に延在するようにして形成してもよい。また、配線５Ｌはソース電極５Ｓ側のみに設けても、ドレイン電極５Ｄ側のみに設けてもよく、また、両側に設けてもよい。また、ソース電極５Ｓとドレイン電極５Ｄとを互いに離間させる方法は、基本的には限定されないが、例えば、チャネル領域の直上に開口を設けるようにパターニングする。このとき、チャネル保護膜１３はエッチングストッパとなり、パターニングによる酸化物半導体膜４の損傷を防ぐことができる。
次に、図８Ｂに示すように、素子のソース電極５Ｓおよびドレイン電極５Ｄが形成された側の面の全面に、保護膜６を形成する。保護膜６は、プロセス中などにおいて大気中の水素が酸化物半導体膜４を還元したり、熱処理などによって酸化物半導体膜４や透明導電性酸化物膜５で構成されたソース電極５Ｓ、ドレイン電極５Ｄ、配線５Ｌなどからの酸素が脱離したりすることを防ぐものである。一般的に保護膜６の密度は、酸素や水素の透過を防ぐ目的から、高いことが好ましい。その密度は、具体的には、例えば、２．５ｇ／ｃｍ3以上４．０ｇ／ｃｍ3以下であることが好ましく、また、３．０ｇ／ｃｍ3以上４．０ｇ／ｃｍ3以下であることがより好ましいが、これに限定されるものではない。
【０１０５】
保護膜６の形成方法は、基本的には限定されないが、例えば、保護膜６の材料として上記に挙げたものを用いて、プラズマＣＶＤまたはスパッタリングなどによって製膜し形成する方法が挙げられる。保護膜６をスパッタリング法により形成する場合においては、例えば、保護膜６の材料として上記に挙げたものを主成分としたターゲットを用いて酸素を含むアルゴンガス雰囲気、酸素を含む窒素ガス雰囲気などで製膜する。ターゲットは、保護膜６の材料として上記に挙げたものの酸化物を主成分としたものであってもよいし、上記酸化物に不純物を添加したものを主成分としたものであってもよいが、上記に挙げたものに限定されるものではない。
【０１０６】
この工程においては、保護膜６の膜厚が小さくても素子表面を十分に被覆することが出来る。これは、従来よりも、ソース電極５Ｓおよびドレイン電極５Ｄとゲート絶縁膜３との段差が小さいからである。段差が小さくなった理由としては、ソース電極５Ｓおよびドレイン電極５Ｄの膜厚が従来と比較して薄く形成されていることが考えられる。具体的には、従来においては、ソース電極５Ｓおよびドレイン電極５Ｄの膜厚は、例えば、０．３μｍ以上２μｍ以下と厚く形成されているのに対し、ソース電極５Ｓおよびドレイン電極５Ｄの膜厚は、１ｎｍ以上２００ｎｍ以下と薄く形成されている。
【０１０７】
次に、図８Ｃに示すように、配線５Ｌ上の保護膜６に、低抵抗配線７を配線５Ｌに接触させるコンタクトホール９を形成し、配線５Ｌを露出する。コンタクトホール９を形成する位置は、基本的には限定されないが、コンタクトホール９を設ける工程および後工程である低抵抗膜１１のパターニング工程によって酸化物半導体膜４に損傷を与えない位置であれば、酸化物半導体膜４に出来るだけ近い方がよい。酸化物半導体膜４に損傷を与えない位置としては、具体的には、例えば、酸化物半導体膜４とソース電極５Ｓおよびドレイン電極５Ｄとのコンタクト領域から離れた位置が挙げられる。また、低抵抗配線７が酸化物半導体膜４に出来るだけ近い方がよい理由は、配線抵抗を出来るだけ低くする必要があるからである。そうすると、コンタクトホール９を設ける位置は一定の領域内に存在することが好ましい。この領域は、例えば、酸化物半導体膜４の配線５Ｌが形成されている側の端辺から、垂直に１００ｎｍ以上１００μｍ以下の距離で酸化物半導体膜４の上記端辺と平行に延在する領域であることが好ましく、７５０ｎｍ以上１００μｍ以下の上記領域であることがより好ましく、１０００ｎｍ以上５０μｍ以下の上記領域であることが最も好ましいが、このことに限定されるものではない。
【０１０８】
次に、図９Ａに示すように、保護膜６上およびコンタクトホール９における配線５Ｌ上に低抵抗膜１１を形成する。低抵抗膜１１は、コンタクトホール９を塞ぐようにして設けられていれば基本的には限定されないが、酸化物半導体膜４の上方の保護膜６上に酸化物半導体膜４全体を覆うようにして設けることが好ましい。すなわち、酸化物半導体膜４が設けられた領域とコンタクトホール９の領域とを含む領域全体に、低抵抗膜１１を一様に設けることが好ましい。
【０１０９】
低抵抗膜１１の形成方法は、基本的に限定されないが、例えば、低抵抗配線７の材料として上記に挙げたものを用いて、蒸着法、スパッタリング法などの方法で形成することができるが、スパッタリング法を用いて形成することが好ましい。また、低抵抗膜１１は、単層膜で構成してもよいし積層膜で構成してもよいが、積層膜で構成する場合には、スパッタリング法などの方法を用いて、順次積層することができる。また、低抵抗膜１１の膜厚は、基本的には限定されないが、例えば、低抵抗配線７の膜厚として上記に挙げた膜厚を適宜選択することができる。
【０１１０】
次に、図９Ｂに示すように、酸化物半導体膜４とコンタクトホール９との間の領域の上方に設けられ低抵抗膜１１をパターニングして開口部１２を設け、低抵抗配線７と遮光膜８とを離間させて形成する。低抵抗膜１１のパターニングは、遮光膜８を酸化物半導体膜４の上方を覆う形態で形成し、低抵抗配線７を配線５Ｌと電気的に接続するように形成すれば基本的には限定されないが、低抵抗配線７と遮光膜８とが電気的に独立するように形成することが好ましい。また、コンタクトホール９の全面が低抵抗配線７と接触するようにして形成することが好ましい。
【０１１１】
低抵抗膜１１のパターニング方法は、基本的には限定されないが、例えば、ガスプラズマを用いたドライエッチング、反応性イオンエッチングなどが挙げられる。ドライエッチングに使用するガスプラズマとしては、例えば、塩素ガスなどが挙げられる。その他のことは第１の実施の形態による薄膜トランジスタの製造方法と同様である。
【０１１２】
＜実施例２＞
実施例１と同様にして、プラスチックフィルム基板上にＣｕ電極と、ＳｉＯ2膜と、ＩＧＺＯ膜とを積層して形成した。
【０１１３】
次に、ＩＧＺＯ膜上の全面にＳｉＯ2膜を形成した。次に、ＩＧＺＯ膜上に形成したＳｉＯ2膜をフォトリソグラフィした後に、ウエットエッチングすることによって、ＩＧＺＯ膜の頂端面のみを覆うようにして島状に形成しチャネル保護膜１３とした。形成したチャネル保護膜１３の形状は、垂直断面形状が等脚台形であって、その膜厚は５０ｎｍであった。
【０１１４】
次に、ＩＧＺＯ膜をフォトリソグラフィした後に、ウエットエッチングすることによって、ＩＧＺＯ膜をＣｕ電極およびその近傍を含む領域に島状に設けるようにし形成して、これを酸化物半導体膜４とした。
【０１１５】
次に、チャネル保護膜１３上およびＩＧＺＯ膜上にＩＴＯ膜を形成した。ＩＴＯ膜は、チャネル保護膜１３上、ＩＧＺＯ膜上およびＩＧＺＯ膜の外側のＳｉＯ2膜上に延在して形成した。
【０１１６】
次に、このＩＴＯ膜をウエットエッチングによりパターニングして、ソース電極５Ｓおよびドレイン電極５Ｄを形成した。パターニングは、チャネル保護膜１３の頂端面上のＩＴＯ膜をエッチングにより分離し、さらに、ＩＧＺＯ膜の外側のＳｉＯ2膜上に延在しているＩＴＯ膜の一方をエッチングにより除去した。こうして、電気的に独立した２つのＩＴＯ膜が形成された。これらのＩＴＯ膜は、一方のＩＧＺＯ膜上のみに形成されたＩＴＯ膜をソース電極５Ｓとし、もう一方のＩＴＯ膜をドレイン電極５Ｄとし、ＩＧＺＯ膜の外側のＳｉＯ2膜上に延在して形成した部分のＩＴＯ膜はＩＴＯ配線とした。形成されたソース電極５Ｓ、ドレイン電極５Ｄ、ＩＴＯ配線の膜厚は共に１００ｎｍであった。その他のことは実施例１と同様にして目的とする薄膜トランジスタが製造された。
【０１１７】
＜比較例１＞
実施例１と同様にして、プラスチックフィルム基板上にＣｕ電極と、ＳｉＯ2膜と、ＩＧＺＯ膜とをそれぞれ形成した。このとき、ＩＧＺＯ膜の結晶化アニール処理は行わなかった。
【０１１８】
次に、ＩＧＺＯ膜上にＩＴＯ膜を形成した。ＩＴＯ膜はＩＧＺＯ膜上に形成した。
【０１１９】
次に、このＩＴＯ膜をウエットエッチングによりパターニングして、ソース電極およびドレイン電極を形成した。パターニングは、ＩＧＺＯ膜の頂端面上のＩＴＯ膜をエッチングにより離間させた。こうして、ＩＧＺＯ膜上に互いに離間して形成された２つのＩＴＯ膜が形成された。これらのＩＴＯ膜は、一方のＩＧＺＯ膜上のみに形成されたＩＴＯ膜をソース電極とし、もう一方のＩＴＯ膜をドレイン電極とした。形成されたソース電極、ドレイン電極の膜厚は共に１００ｎｍであった。
【０１２０】
次に、ＩＴＯ膜が形成された側の素子面の全面に、素子の凹凸を埋める形態でエポキシ系樹脂膜を形成し平坦化膜とした。形成されたエポキシ系樹脂膜の最も厚い部分における厚さは６００ｎｍであった。
【０１２１】
次に、ＩＴＯ配線上に形成されたエポキシ系樹脂膜にコンタクトホールを形成しドレイン電極を露出させた。コンタクトホールはＩＧＺＯ膜の上方の位置に、ＩＧＺＯ膜が延びる方向に延在して形成した。コンタクトホールは、ドライエッチングによって形成した。また、コンタクトホールを形成した位置は、ＩＧＺＯ膜のＩＴＯ配線が形成されている側の端辺から、垂直に１５μｍの位置から幅１０μｍでＩＧＺＯ膜の上記端辺と平行に延在する領域に形成した。
【０１２２】
次に、ＩＧＺＯ膜の上方を一様に覆うようにして、エポキシ系樹脂膜上全体にコンタクトホールを完全に埋めるようにして金属膜を設け、これを画素電極とした。金属膜はスパッタリング法によって形成した。金属膜全体の膜厚は９００ｎｍであった。こうして、目的とする薄膜トランジスタが製造された。
【０１２３】
図１０は、実施例２の薄膜トランジスタのＶg−Ｉd特性を示した図である。また、図１１は、比較例１の薄膜トランジスタのＶg−Ｉd特性を示した図である。ドレイン電圧Ｖdは共に１０Ｖとした。
【０１２４】
図１０および図１１に示すように、実施例２のＶg−Ｉd特性と比較例１のＶg−Ｉd特性とを比較すると、比較例１に対して、実施例２が急峻なサブスレッショルド特性を有している。すなわち、比較例１に対して実施例２の方が、サブスレッショルド係数が小さく、相互コンダクタンスが高いことが言える。また、ドレイン電流ＩdのＯＮ−ＯＦＦ比は、実施例２が９桁であるのに対し、比較例１が６桁であり、実施例２の方が大きくなることが明らかとなった。この結果より、比較例１に対して、実施例２が大幅に良好な伝達特性を示すことが明らかとなり、実施例２の性能が、従来の構成の薄膜トランジスタである比較例１に対して大幅に向上していることが示された。
【０１２５】
この理由は、比較例１がＩＧＺＯ膜とドレイン電極とのコンタクト領域に低抵抗配線を設けたのに対し、実施例２は、ＩＧＺＯ膜とドレイン電極とのコンタクト領域とは離れたＩＴＯ配線上に低抵抗配線を設けたためであると考えられる。
【０１２６】
ＩＴＯ膜と金属である低抵抗配線とが接触すると、上述したようにＩＴＯ膜中の酸素が低抵抗配線に拡散することで導電特性の不安定化を引き起こす。
【０１２７】
このとき、比較例１においては、低抵抗配線が設けられているドレイン電極の下にＩＧＺＯ膜が設けられているので、酸素脱離で不安定化したドレイン電極が下地のＩＧＺＯ膜から酸素をさらに引き抜く。そのため、ＩＧＺＯ膜の特性が変化し、導電特性のさらなる不安定化を引き起こし、これらが比較例１の伝達特性に現れたと考えられる。
【０１２８】
一方で、実施例２においては、低抵抗配線が設けられているＩＴＯ配線が酸化物であるＳｉＯ2からなるゲート電極と、同じく酸化物であるＡｌ2Ｏ3膜とに挟まれている形態で設けられている。さらに、低抵抗配線と遮光膜とは離間して設けられているため、低抵抗配線はＩＧＺＯ膜とドレイン電極とのコンタクト領域から離れた場所に設けられている。そのため、上述したＩＴＯ配線からの酸素脱離が生じても、ＩＧＺＯ膜よりも低抵抗配線側に設けられている酸化物であるＡｌ2Ｏ3膜などから酸素が供給される。その結果、ＩＧＺＯ膜に与える影響は小さくなると考えられる。
【０１２９】
また、Ａｌ2Ｏ3膜上に低抵抗膜を設け、低抵抗膜を離間することで低抵抗配線と遮光膜とを形成したので、離間の際にプラズマ、レーザなどを用いても、ＩＧＺＯ膜に与える影響を小さくすることができる。
【０１３０】
さらに、実施例２における遮光膜は酸化物半導体膜から上方に２００ｎｍの所に設けられているのに対し、比較例１における画素電極は酸化物半導体膜から上方に６００ｎｍの所に設けられている。このことにより、酸化物半導体膜への遮光性が比較例１に対して実施例２が高くなる。その結果、比較例１に対して実施例２の受光による特性劣化が少なくなる。これらのことにより、実施例２は比較例１よりも良好な伝達特性を示したと考えられる。これらの効果は、チャネル保護膜１３を設けないこと以外は同様な構成の実施例１の薄膜トランジスタにも同様なことが言える。
【０１３１】
この第２の実施の形態の薄膜トランジスタの製造方法によれば、第１の実施の形態に係る薄膜トランジスタの酸化物半導体膜上に、さらにチャネル保護膜１３を設けたので、第１の実施の形態の薄膜トランジスタと同様な利点を有するとともに、透明導電性酸化物膜をウエットエッチング法などでパターニングする際に、チャネル保護膜１３が酸化物半導体膜を有効に保護するので、酸化物半導体膜の劣化を少なくすることができる。
＜３．第３の実施の形態＞
［表示装置］
【０１３２】
第３の実施の形態による表示装置は、本開示による薄膜トランジスタ（典型的には第１および大２の実施の形態による薄膜トランジスタ）を基板上に配列形成して成るアクティブマトリックス方式の表示装置である。図１２にこの表示装置９０の回路の全体構成を示す。
【０１３３】
図１２に示すように、この表示装置９０は、例えば液晶ディスプレイや有機ＥＬディスプレイなどであり、駆動パネル９１上に、マトリクス状に配設された複数の画素１００Ｒ，１００Ｇ，１００Ｂと、これらの画素１００Ｒ，１００Ｇ，１００Ｂを駆動するための各種駆動回路とが形成されたものである。画素１０Ｒ，１０Ｇ，１０Ｂはそれぞれ、赤色（Ｒ：Red ），緑色（Ｇ：Green ）および青色（Ｂ：Blue）の色光を発する液晶表示素子や有機ＥＬ素子などである。これら３つの画素１００Ｒ，１００Ｇ，１００Ｂを一つのピクセルとして、複数のピクセルにより表示領域１１０が構成されている。駆動パネル９１上には、駆動回路として、例えば映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０と、画素駆動回路１５０とが配設されている。この駆動パネル９１には、図示しない封止パネルが貼
り合わせられ、この封止パネルにより画素１００Ｒ，１００Ｇ，１００Ｂおよび上記駆動回路が封止されている。
【０１３４】
図１３は、画素駆動回路の等価回路図である。図１３に示すように、この画素駆動回路１５０は、上記薄膜トランジスタ１０であるトランジスタＴｒ１，Ｔｒ２が配設されたアクティブ型の駆動回路である。トランジスタＴｒ１，Ｔｒ２の間にはキャパシタＣｓが設けられ、第１の電源ライン（Ｖcc）および第２の電源ライン（ＧＮＤ）の間において、画素１００Ｒ（または画素１００Ｇ，１００Ｂ）がトランジスタＴｒ１に直列に接続されている。このような画素駆動回路１５０では、列方向に信号線１２０Ａが複数配置され、行方向に走査線１３０Ａが複数配置されている。各信号線１２０Ａは、信号線駆動回路１２０に接続され、この信号線駆動回路１２０から信号線１２０Ａを介してトランジスタＴｒ２のソース電極に画像信号が供給されるようになっている。各走査線１３０Ａは走査線駆動回路１３０に接続され、この走査線駆動回路１３０から走査線１３０Ａを介してトランジスタＴｒ２のゲート電極に走査信号が順次供給されるようになっている。このような表示装置９０は、例えば次に例示した電子機器に搭載することができる。
【０１３５】
以上説明した表示装置は、例えば、図８〜図１２に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機などの携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号もしくは電子機器内で生成した映像信号を画像もしくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。さらに、有機電界発光素子４４は低電圧駆動が可能であり、正面への光取り出し効率を増強するものであるため、特に図１３に示すデジタル一眼レフカメラにおける電子式ビューファインダーや図１４に示すヘッドマウントディスプレイなど、低電圧駆動が必要とされ、ディスプレイに対する視聴角度が限定されているような応用にに対して非常に有効であり特に適している。以下に、この表示装置が適用される電子機器のいくつかの例について説明する。
【０１３６】
図１４は、この表示装置が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３などから構成される映像表示画面部１０１を含み、その映像表示画面部１０１としてこの表示装置を用いることにより作製される。
【０１３７】
図１５は、この表示装置が適用されるデジタルカメラを示す斜視図であり、Ａは表側から見た斜視図、Ｂは裏側から見た斜視図である。このデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４などを含み、その表示部１１２としてこの表示装置を用いることにより作製される。
【０１３８】
図１６は、この表示装置が適用されるノート型パーソナルコンピュータを示す斜視図である。このノート型パーソナルコンピュータは、本体１２１に、文字などを入力するとき操作されるキーボード１２２、画像を表示する表示部１２３などを含み、その表示部１２３としてこの表示装置を用いることにより作製される。
【０１３９】
図１７は、この表示装置が適用されるビデオカメラを示す斜視図である。このビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４などを含み、その表示部１３４としてこの表示装置を用いることにより作製される。
【０１４０】
図１８は、この表示装置が適用される携帯端末装置、例えば携帯電話機を示し、Ａは開いた状態での正面図、Ｂはその側面図、Ｃは閉じた状態での正面図、Ｄは左側面図、図Ｅは右側面図、Ｆは上面図、Ｇは下面図である。この携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７などを含み、そのディスプレイ１４４やサブディスプレイ１４５としてこの表示装置を用いることにより作製される。
【０１４１】
図１９は、この表示装置が適用されるデジタル一眼レフカメラを示し、Ａは正面図、Ｂは背面図である。このデジタル一眼レフカメラは、カメラ本体部１５１、撮影レンズユニット１５２、グリップ部１５３、モニタ１５４、電子式ビューファインダー１５５などを含み、その電子式ビューファインダー１５５としてこの表示装置を用いることにより作製される。
【０１４２】
図２０は、この表示装置が適用されるヘッドマウントディスプレイを示す斜視図である。このヘッドマウントディスプレイは、表示部１６１、耳掛け部１６２などを含み、その表示部１６１としてこの表示装置を用いることにより作製される。
【０１４３】
以上、実施の形態および実施例について具体的に説明したが、本開示は、上述の実施の形態および実施例に限定されるものではなく、本開示の技術思想に基づく各種の変形が可能である。
例えば、上述の実施の形態および実施例において挙げた数値、構造、構成、形状、材料などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構造、構成、形状、材料などを用いてもよい。
【０１４４】
なお、本技術は以下のような構成も取ることができる。
（１）ゲート電極と、上記ゲート電極を覆うようにして設けられたゲート絶縁膜と、上記ゲート絶縁膜上に設けられた酸化物半導体膜と、上記酸化物半導体膜上に設けられた透明導電性酸化物からなるソース電極およびドレイン電極と、上記ソース電極上および上記ドレイン電極上に設けられた金属酸化物からなる保護膜と、上記保護膜上に設けられた遮光膜とを有し、上記酸化物半導体膜と上記遮光膜との間の距離が２ｎｍ以上４００ｎｍ以下である薄膜トランジスタ。
（２）上記酸化物半導体膜上に設けられたチャネル保護膜をさらに有する上記（１）に記載の薄膜トランジスタ。
（３）上記金属酸化物は、酸化アルミニウムまたは酸化チタンである上記（１）または上記（２）に記載の薄膜トランジスタ。
（４）上記ソース電極および／または上記ドレイン電極は、上記酸化物半導体膜の外側の上記ゲート絶縁膜に延在しており、この延在している部分の上記ソース電極および／または上記ドレイン電極と電気的に接続された低抵抗配線を有する上記（１）〜（３）のいずれかに記載の薄膜トランジスタ。
（５）上記延在している部分の上記ソース電極および／または上記ドレイン電極を画素電極とする上記（１）〜（４）のいずれかに記載の薄膜トランジスタ。
（６）上記低抵抗配線は、上記ゲート絶縁膜の面上に設けられた上記ソース電極上および／または上記ドレイン電極上に設けられている上記（１）〜（５）のいずれかに記載の薄膜トランジスタ。
（７）上記遮光膜は、上記チャネル領域上の上記保護膜上に、上記低抵抗配線とは離間して設けられている上記（１）〜（６）のいずれかに記載の薄膜トランジスタ。
（８）上記遮光膜は、上記低抵抗配線とは電気的に隔離されている上記（１）〜（７）のいずれかに記載の薄膜トランジスタ。
（９）上記ソース電極および／または上記ドレイン電極の厚さが１ｎｍ以上２００ｎｍ以下である上記（１）〜（８）のいずれかに記載の薄膜トランジスタ。
（１０）上記保護膜の厚さが１ｎｍ以上２００ｎｍ以下である上記（１）〜（９）のいずれかに記載の薄膜トランジスタ。
（１１）上記低抵抗配線および遮光膜のうちの少なくとも一方の厚さが３００ｎｍ以上２μｍ以下である上記（１）〜（１０）のいずれかに記載の薄膜トランジスタ。
（１２）基板にゲート電極を形成する工程と、上記ゲート電極を覆うようにしてゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上に酸化物半導体膜を形成する工程と、上記酸化物半導体膜上にチャネル保護膜を形成する工程と、上記酸化物半導体膜の上に透明導電性酸化物からなるソース電極およびドレイン電極とをそれぞれ形成する工程と、上記ソース電極および上記ドレイン電極の上に、金属酸化物からなる保護膜を形成する工程とを有し、上記保護膜を１ｎｍ以上２００ｎｍ以下の厚さで形成する薄膜トランジスタの製造方法。
（１３）上記酸化物半導体膜上にチャネル保護膜をさらに形成する工程を有する上記（１２）に記載の薄膜トランジスタの製造方法。
（１４）上記保護膜の少なくとも一部を除去して、延在している部分の上記ソース電極および／またはドレイン電極を露出させて電極露出部を形成する工程と、上記保護膜上および上記電極露出部上に導電性材料を製膜し、成形して上記電極露出部上に低抵抗配線と、上記チャネル領域上に低抵抗配線と離れて遮光膜とを形成する工程とを有する上記（１２）または上記（１３）に記載の薄膜トランジスタの製造方法。
（１５）上記保護膜を形成する場合に、酸素ラジカルを添加して形成する上記（１２）〜（１４）のいずれかに記載の薄膜トランジスタの製造方法。
（１６）上記金属酸化物は、酸化アルミニウムまたは酸化チタンである上記（１２）〜（１５）のいずれかに記載の薄膜トランジスタの製造方法。
（１７）上記遮光膜を、上記低抵抗配線と電気的に隔離するようにして形成する上記（１２）〜（１６）のいずれかに記載の薄膜トランジスタの製造方法。
（１８）上記ソース電極および／または上記ドレイン電極を１ｎｍ以上２００ｎｍ以下の厚さで形成する上記（１２）〜（１７）のいずれかに記載の薄膜トランジスタの製造方法。
（１９）上記保護膜を１ｎｍ以上２００ｎｍ以下の厚さで形成する上記（１２）〜（１８）のいずれかに記載の薄膜トランジスタの製造方法。
（２０）基板に薄膜トランジスタと画素とを備え、上記薄膜トランジスタは、ゲート電極と、上記ゲート電極を覆うようにして設けられたゲート絶縁膜と、上記ゲート絶縁膜上に設けられた酸化物半導体膜と、上記酸化物半導体膜上に設けられた透明導電性酸化物からなるソース電極およびドレイン電極と、上記ソース電極上および上記ドレイン電極上に設けられた金属酸化物からなる保護膜とを有し、上記保護膜の厚さが１ｎｍ以上２００ｎｍ以下である表示装置。
【符号の説明】
【０１４５】
１…基板、２…ゲート電極、３…ゲート絶縁膜、４…酸化物半導体膜、５Ｓ…ソース電極、５Ｄ…ドレイン電極、５Ｌ…配線、６…保護膜、７…低抵抗配線、８…遮光膜、９…コンタクトホール、１０…薄膜トランジスタ、１１…低抵抗膜、１２…開口部、１３…チャネル保護膜。
【図１】
2013206919.tif 000003
【図２】
2013206919.tif 000004
【図３】
2013206919.tif 000005
【図４】
2013206919.tif 000006
【図５】
2013206919.tif 000007
【図６】
2013206919.tif 000008
【図７】
2013206919.tif 000009
【図８】
2013206919.tif 000010
【図９】
2013206919.tif 000011
【図１０】
2013206919.tif 000012
【図１１】
2013206919.tif 000013
【図１２】
2013206919.tif 000014
【図１３】
2013206919.tif 000015
【図１４】
2013206919.tif 000016
【図１５】
2013206919.tif 000017
【図１６】
2013206919.tif 000018
【図１７】
2013206919.tif 000019
【図１８】
2013206919.tif 000020
【図１９】
2013206919.tif 000021
【図２０】
2013206919.tif 000022