(57)【要約】【課題】画素が保持する電荷量の偏りを抑えて画素の劣化を抑える。【解決手段】階調変更の書き込み動作が全画素で終了したときに画素に印加した電圧の値の累積値が予め定められた値となっていない場合、累積値が所定の値となるように画素に電圧を印加する。画素が白となっている状態で、累積値がマイナスの値となっている場合、当該画素に対して１フレーム毎に＋１Ｖの電圧を印加し、累積値が０になると＋１Ｖの電圧の印加を終了する。また、画素が黒となっている状態で、累積値が所定の値に達していない場合、当該画素に対して１フレーム毎に＋１Ｖの電圧を印加し、累積値が所定の値に達すると＋１Ｖの電圧の印加を終了する。【選択図】図１１
2013182116.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで電気光学材料を挟持し、前記複数の第１電極、前記電気光学材料及び前記第２電極とで複数の画素が構成された電気光学装置の制御装置であって、
前記画素を第１階調へ変化させる場合には第１電圧を当該画素へ複数回印加し、前記画素を第２階調へ変化させる場合には前記第１電圧とは極性が異なる第２電圧を当該画素へ複数回印加する書き込み部と、
前記第１電極の電位と前記第２電極の電位とが同電位の状態において前記電気光学材料が保持する電荷量が予め定められた電荷量に収束するように、前記第１電圧と同じ極性で絶対値が前記第１電圧より小さい第３電圧、又は前記第２電圧と同じ極性で絶対値が前記第２電圧より小さい第４電圧を前記画素に印加する調整部と
を備える電気光学装置の制御装置。
【請求項２】
前記調整部は、
前記画素へ前記第３電圧を複数回印加する場合には、前記第３電圧を予め定められた回数印加する度に前記第４電圧を印加し、
前記画素へ前記第４電圧を複数回印加する場合には、前記第４電圧を予め定められた回数印加する度に前記第３電圧を印加すること
を特徴とする請求項１に記載の電気光学装置の制御装置。
【請求項３】
前記調整部は、
前記画素へ前記第３電圧を複数回印加する場合には、前記第３電圧を予め定められた回数印加する度に当該画素の前記第１電極を前記第２電極と同電位にし、
前記画素へ前記第４電圧を複数回印加する場合には、前記第４電圧を予め定められた回数印加する度に当該画素の前記第１電極を前記第２電極と同電位にすること
を特徴とする請求項１に記載の電気光学装置の制御装置。
【請求項４】
前記調整部は、全画素について前記書き込み部による電圧の印加が終了した後に前記第３電圧又は前記第４電圧の印加を開始すること
を特徴とする請求項１乃至請求項３のいずれか一項に記載の電気光学装置の制御装置。
【請求項５】
前記書き込み部は、前記複数回印加が終了した後に当該複数回印加が終了した画素の前記第１電極を前記第２電極と同電位とし、
前記調整部は、前記書き込み部が前記第１電極を前記第２電極と同電位とした後に、前記第１電極が前記第２電極と同電位にされた画素に前記第３電圧又は前記第４電圧の印加を開始すること
を特徴とする請求項１乃至請求項４のいずれか一項に記載の電気光学装置の制御装置。
【請求項６】
温度を測定する温度センサーを有し、
前記温度センサーで測定された温度に応じて、前記第３電圧と前記第４電圧を変更すること
と特徴とする請求項１乃至請求項５のいずれか一項に記載の電気光学装置の制御装置。
【請求項７】
複数の第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで電気光学材料を挟持し、前記複数の第１電極、前記電気光学材料及び前記第２電極とで複数の画素が構成された電気光学装置の制御方法であって、
前記画素を第１階調へ変化させる場合には第１電圧を当該画素へ複数回印加し、前記画素を第２階調へ変化させる場合には前記第１電圧とは極性が異なる第２電圧を当該画素へ複数回印加するステップと、
前記第１電極の電位と前記第２電極の電位とが同電位の状態において前記電気光学材料が保持する電荷量が予め定められた電荷量に収束するように、前記第１電圧と同じ極性で絶対値が前記第１電圧より小さい第３電圧、又は前記第２電圧と同じ極性で絶対値が前記第２電圧より小さい第４電圧を前記画素に印加するステップと
を備える電気光学装置の制御方法。
【請求項８】
複数の第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで電気光学材料を挟持し、前記複数の第１電極、前記電気光学材料及び前記第２電極とで複数の画素が構成された電気光学装置であって、
前記画素を第１階調へ変化させる場合には第１電圧を当該画素へ複数回印加し、前記画素を第２階調へ変化させる場合には前記第１電圧とは極性が異なる第２電圧を当該画素へ複数回印加する書き込み部と、
前記第１電極の電位と前記第２電極の電位とが同電位の状態において前記電気光学材料が保持する電荷量が予め定められた電荷量に収束するように、前記第１電圧と同じ極性で絶対値が前記第１電圧より小さい第３電圧、又は前記第２電圧と同じ極性で絶対値が前記第２電圧より小さい第４電圧を前記画素に印加する調整部と
を備える電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
画像を表示する表示装置として、マイクロカプセルを用いた電気泳動方式の表示装置がある。この表示装置でアクティブマトリクス方式のものは、行方向へ伸びた複数の行電極と、列方向に伸びた複数の列電極との交点の各々にマイクロカプセルを駆動する駆動回路が設けられている。行電極と列電極に電圧を印加すると、駆動回路に設けられた電極と、この電極に対してマイクロカプセルを挟んで対向する電極との間に電位差が生じる。マイクロカプセルを挟んで対向する電極間に電位差が生じると、この電位差により生じた電界に応じてマイクロカプセル内の白粒子と黒粒子が移動する。各マイクロカプセル内の白粒子と黒粒子の分布が変わることにより光学的反射特性が変化し、画像が表示されることとなる。
【０００３】
ところで、電気泳動方式の表示装置においては、アクティブマトリクス方式で表示を変更する際に画像の書き換えが複数フレームに渡って行われるものがある。しかし、画像の書き換えを複数フレームに渡って行う際に全画面で書き換えを始めてしまうと、書き込みが終了するまでの間は新たに書き込みが行えないため、画像の追記や削除を行う際には一旦画像の書き込みが終了してから次の書き込みを開始することとなり、時間がかかって操作性の観点で問題がある。
そこで、このような問題を解決するために、部分領域の単位でパイプライン処理を行うことにより書き込みを行う方式が考案されている（特許文献１参照）。特許文献１に開示されている方式によれば、画面上の互いに重ならない２つの部分領域にタイミングをずらして画像を書き込む場合、先に書き込みを開始した部分領域の書き込みが完了していなくても、後から書き込みを開始する部分領域の書き込みを開始することができ、この方式を採用しない場合と比較して表示速度が向上する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２５１６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１に開示されている方式の場合、部分領域同士が一部で重なってしまうと、結局は後から書き込みを開始する部分領域については、先に書き込みを開始した部分領域の書き込みが終了するまで書き込みを待機しなければならず、表示が完了するまでに時間が掛かることとなる。
このため、書き込みが完了する前に次の書き込みを開始することにより、表示が完了するまでの時間を短くするという方法も考えられる。しかしながら、例えば画素の階調を黒にする書き込み動作の途中で白にする書き込み動作を開始すると、画素を黒にする電圧の印加回数と画素を白にする電圧の印加回数との間に偏りが生じる。そして、この偏りが累積して大きくなると、画素が保持する電荷量が多くなり、画素が早く劣化することとなる。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、画素が保持する電荷量の偏りを抑えて画素の劣化を抑えるようにすることである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る電気光学装置の制御装置は、複数の第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで電気光学材料を挟持し、前記複数の第１電極、前記電気光学材料及び前記第２電極とで複数の画素が構成された電気光学装置の制御装置であって、前記画素を第１階調へ変化させる場合には第１電圧を当該画素へ複数回印加し、前記画素を第２階調へ変化させる場合には前記第１電圧とは極性が異なる第２電圧を当該画素へ複数回印加する書き込み部と、前記第１電極の電位と前記第２電極の電位とが同電位の状態において前記電気光学材料が保持する電荷量が予め定められた電荷量に収束するように、前記第１電圧と同じ極性で絶対値が前記第１電圧より小さい第３電圧、又は前記第２電圧と同じ極性で絶対値が前記第２電圧より小さい第４電圧を前記画素に印加する調整部とを備える。
この構成によれば、画素の階調を変化させる電圧の印加によって電荷量の偏りが大きくなっても、電荷量が予め定められた電荷量に収束するように電圧が印加されるため、電荷量の偏りが抑えられ、画素の劣化を抑えることができる。
【０００８】
前記制御装置においては、前記調整部は、前記画素へ前記第３電圧を複数回印加する場合には、前記第３電圧を予め定められた回数印加する度に前記第４電圧を印加し、前記画素へ前記第４電圧を複数回印加する場合には、前記第４電圧を予め定められた回数印加する度に前記第３電圧を印加する構成としてもよい。
この構成によれば、前記第３電圧又は前記第４電圧を複数回印加すると、逆極性の電圧が印加されるため、前記第３電圧又は前記第４電圧の印加により階調が変化するのを抑えることができる。
【０００９】
前記制御装置においては、前記調整部は、前記画素へ前記第３電圧を複数回印加する場合には、前記第３電圧を予め定められた回数印加する度に当該画素の前記第１電極を前記第２電極と同電位にし、前記画素へ前記第４電圧を複数回印加する場合には、前記第４電圧を予め定められた回数印加する度に当該画素の前記第１電極を前記第２電極と同電位にする構成としてもよい。
この構成によれば、前記第３電圧又は前記第４電圧を複数回印加すると、画素の第１電極と第２電極が同電位にされ、画素に電界が掛からない状態にされるため、次に前記第３電圧又は前記第４電圧が印加される際には、当該構成を備えない場合と比較して画素の階調が変化しにくくなっており、前記第３電圧又は前記第４電圧の印加により階調が変化するのを抑えることができる。
【００１０】
前記制御装置においては、前記調整部は、全画素について前記書き込み部による電圧の印加が終了した後に前記第３電圧又は前記第４電圧の印加を開始する構成としてもよい。
この構成によれば、電荷量に偏りがある画素について調整部による電圧の印加が開始されるタイミングが大きくずれないため、画素間の電位差を小さくすることができる。
【００１１】
前記制御装置においては、前記書き込み部は、前記複数回印加が終了した後に当該複数回印加が終了した画素の前記第１電極を前記第２電極と同電位とし、前記調整部は、前記書き込み部が前記第１電極を前記第２電極と同電位とした後に、前記第１電極が前記第２電極と同電位にされた画素に前記第３電圧又は前記第４電圧の印加を開始する構成としてもよい。
この構成によれば、画素に電界が掛からない状態にされてから前記第３電圧又は前記第４電圧の印加が開始されるため、当該構成を備えない場合と比較して画素の階調が変化しにくくなっており、前記第３電圧又は前記第４電圧の印加により階調が変化するのを抑えることができる。
【００１２】
前記制御装置においては、温度を測定する温度センサーを有し、前記温度センサーで測定された温度に応じて、前記第３電圧と前記第４電圧を変更する構成としてもよい。
この構成によれば、測定された温度に応じて第３電圧と第４電圧の電圧が変更されるため、温度が変化しても、第３電圧又は第４電圧の印加によって画素の階調が変化するのを抑えることができる。
【００１３】
また、上記目的を達成するために本発明に係る電気光学装置の制御方法は、複数の第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで電気光学材料を挟持し、前記複数の第１電極、前記電気光学材料及び前記第２電極とで複数の画素が構成された電気光学装置の制御方法であって、前記画素を第１階調へ変化させる場合には第１電圧を当該画素へ複数回印加し、前記画素を第２階調へ変化させる場合には前記第１電圧とは極性が異なる第２電圧を当該画素へ複数回印加するステップと、前記第１電極の電位と前記第２電極の電位とが同電位の状態において前記電気光学材料が保持する電荷量が予め定められた電荷量に収束するように、前記第１電圧と同じ極性で絶対値が前記第１電圧より小さい第３電圧、又は前記第２電圧と同じ極性で絶対値が前記第２電圧より小さい第４電圧を前記画素に印加するステップとを備える。
この構成によれば、画素の階調を変化させる電圧の印加によって電荷量の偏りが大きくなっても、電荷量が予め定められた電荷量に収束するように電圧が印加されるため、電荷量の偏りが抑えられ、画素の劣化を抑えることができる。
【００１４】
また、上記目的を達成するために本発明に係る電気光学装置は、複数の第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで電気光学材料を挟持し、前記複数の第１電極、前記電気光学材料及び前記第２電極とで複数の画素が構成された電気光学装置であって、前記画素を第１階調へ変化させる場合には第１電圧を当該画素へ複数回印加し、前記画素を第２階調へ変化させる場合には前記第１電圧とは極性が異なる第２電圧を当該画素へ複数回印加する書き込み部と、前記第１電極の電位と前記第２電極の電位とが同電位の状態において前記電気光学材料が保持する電荷量が予め定められた電荷量に収束するように、前記第１電圧と同じ極性で絶対値が前記第１電圧より小さい第３電圧、又は前記第２電圧と同じ極性で絶対値が前記第２電圧より小さい第４電圧を前記画素に印加する調整部とを備える。
この構成によれば、画素の階調を変化させる電圧の印加によって電荷量の偏りが大きくなっても、電荷量が予め定められた電荷量に収束するように電圧が印加されるため、電荷量の偏りが抑えられ、画素の劣化を抑えることができる。
【００１５】
なお、本発明は、電気光学装置のみならず、当該電気光学装置を有する電子機器としても概念することが可能である。
【図面の簡単な説明】
【００１６】
【図１】第１実施形態の表示装置１０００と電気光学装置１のハードウェア構成を示した図。
【図２】表示領域１００の断面を示した図。
【図３】画素１１０の等価回路を示した図。
【図４】記憶領域の構成を説明するための図。
【図５】コントローラー５で実現する機能の構成を示したブロック図。
【図６】階調を変化させるのに要する最小の電圧印加回数を示した図。
【図７】コントローラー５が行う処理の流れを示したフローチャート。
【図８】コントローラー５が行う処理の流れを示したフローチャート。
【図９】コントローラー５が行う処理の流れを示したフローチャート。
【図１０】コントローラー５が行う処理の流れを示したフローチャート。
【図１１】第１実施形態の動作を説明するための図。
【図１２】第２実施形態に係るＲＡＭ４の構成を示した図。
【図１３】第２実施形態のコントローラー５が行う処理の流れを示したフローチャート。
【図１４】第２実施形態のコントローラー５が行う処理の流れを示したフローチャート。
【図１５】第２実施形態のコントローラー５が行う処理の流れを示したフローチャート。
【図１６】第２実施形態の動作を説明するための図。
【図１７】電子ブックリーダー２０００の外観図。
【図１８】変形例に係る電気光学装置１の構成を示した図。
【発明を実施するための形態】
【００１７】
［第１実施形態］
（第１実施形態の構成）
図１は、本発明の一実施形態に係る表示装置１０００のハードウェア構成を示したブロック図である。表示装置１０００は、画像を表示する装置であり、電気泳動方式の電気光学装置１、制御部２、ＶＲＡＭ（Video Random Access Memory）３及び記憶部の一例であるＲＡＭ４を備えている。また、電気光学装置１は、表示部１０とコントローラー５を備えている。
【００１８】
制御部２は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ等を備えたマイクロコンピュータであり、表示装置１０００の各部を制御する。また、制御部２は、ＶＲＡＭ３にアクセスし、表示領域１００に表示させる画像を示す画像データをＶＲＡＭ３に書き込む。
コントローラー５は、表示部１０の表示領域１００に画像を表示させるための各種信号を表示部１０の走査線駆動回路１３０とデータ線駆動回路１４０に供給するものである。コントローラー５は、電気光学装置１の制御装置に相当する。なお、制御部２とコントローラー５を合わせた部分を電気光学装置１の制御装置と定義することもできる。あるいは、制御部２、コントローラー５、ＶＲＡＭ３およびＲＡＭ４の全体を、電気光学装置１の制御装置と定義することもできる。
【００１９】
ＶＲＡＭ３は、制御部２により書き込まれた画像データを記憶するメモリーである。ＶＲＡＭ３は、後述するｍ行×ｎ列で配列された画素１１０毎に記憶領域（バッファー）を有している。画像データは、各画素１１０の階調を表す画素データを含んでおり、一の画素１１０の階調を表す画素データは、ＶＲＡＭ３において当該画素１１０に対応した一の記憶領域に記憶される。ＶＲＡＭ３に書き込まれた画素データは、コントローラー５により読み出される。
ＲＡＭ４は、表示領域１００に画像を表示させるために用いられる各種データを記憶する。ＲＡＭ４には、カウンター記憶領域Ｂ、階調値記憶領域Ｃ、バランス記憶領域Ｄ、及び予定画像記憶領域Ｅが設けられている。ＲＡＭ４に設けられている記憶領域の詳細については後述する。
【００２０】
表示領域１００では、複数の走査線１１２が図において行（Ｘ）方向に沿って設けられ、複数のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。そして、画素１１０が各走査線１１２と各データ線１１４との交差に対応して、それぞれ設けられている。便宜的に走査線１１２の行数を「ｍ」とし、データ線１１４の列数を「ｎ」としたとき、画素１１０は、縦ｍ行×横ｎ列でマトリクス状に配列して表示領域１００を構成することになる。
【００２１】
図２は、表示領域１００の断面を示した図である。表示領域１００は、図２に示したように大別して第１基板１０１、電気泳動層１０２および第２基板１０３によって構成されている。第１基板１０１は、絶縁性及び可撓性を有する基板１０１ａ上に回路の層が形成された基板である。基板１０１ａは、本実施形態においてはポリカーボネートで形成されている。なお、基板１０１ａとしては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板１０１ａは、可撓性を持たないガラスで形成されていてもよい。基板１０１ａの表面には、接着層１０１ｂが設けられ、接着層１０１ｂの表面には回路層１０１ｃが積層されている。
回路層１０１ｃは、行方向に配列された複数の走査線１１２と、列方向に配列された複数のデータ線１１４を有している。また、回路層１０１ｃは、走査線１１２とデータ線１１４との交差のそれぞれに対応して、画素電極１０１ｄを有している。
【００２２】
電気光学材料の一例である電気泳動層１０２は、バインダー１０２ｂと、バインダー１０２ｂによって固定された複数のマイクロカプセル１０２ａで構成されており、画素電極１０１ｄ上に形成されている。なお、マイクロカプセル１０２ａと画素電極１０１ｄとの間には、接着剤により形成された接着層を設けてもよい。
【００２３】
バインダー１０２ｂとしては、マイクロカプセル１０２ａとの親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル１０２ａ内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル１０２ａを構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。
【００２４】
分散媒としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。
【００２５】
電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子あるいはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１０２ａ内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。
【００２６】
第２基板１０３は、フィルム１０３ａと、フィルム１０３ａの下面に形成された透明な共通電極層１０３ｂ（第２電極）で構成されている。フィルム１０３ａは、電気泳動層１０２の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム１０３ａは、透明で絶縁性を有している。共通電極層１０３ｂは、例えば、酸化インジウム膜（ＩＴＯ膜）などの透明な導電膜で構成されている。
【００２７】
図３は、画素１１０の等価回路を示した図である。なお、本実施形態では、各走査線１１２を区別するために、図１に示した走査線１１２を上から順に１、２、３、・・・、（ｍ−１）、ｍ行目という呼び方をする場合がある。また同様に、各データ線１１４を区別するために、図１に示したデータ線１１４を左から順に１、２、３、・・・、（ｎ−１）、ｎ列目という呼び方をする場合がある。
図３においては、ｉ行目の走査線１１２とｊ列目のデータ線１１４との交差に対応した画素１１０の等価回路を示している。他のデータ線１１４と走査線１１２との交差に対応した画素１１０も構成は図に示した構成と同じであるため、ここでは、代表してｉ行目のデータ線１１４とｊ列目の走査線１１２との交差に対応した画素１１０の等価回路について説明し、他の画素１１０の等価回路については説明を省略する。
【００２８】
図３に示したように、各画素１１０は、ｎチャネル型の薄膜トランジスター（thin film transistor：以下単に「ＴＦＴ」と略称する）１１０ａと、表示素子１１０ｂと、補助容量１１０ｃとを有する。画素１１０において、ＴＦＴ１１０ａのゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は、表示素子１１０ｂの一端である画素電極１０１ｄと補助容量１１０ｃの一端とにそれぞれ接続されている。補助容量１１０ｃは、回路層１０１ｃに形成された一対の電極によって誘電体層を挟持した構成である。補助容量１１０ｃの他端の電極は、各画素にわたって共通の電圧にされている。画素電極１０１ｄは、共通電極層１０３ｂと対向し、画素電極１０１ｄと共通電極層１０３ｂとの間にはマイクロカプセル１０２ａを含む電気泳動層１０２が挟まれている。このため、表示素子１１０ｂは、等価回路でみたときに、画素電極１０１ｄと共通電極層１０３ｂとで、電気泳動層１０２を挟持した容量になる。そして、表示素子１１０ｂは、両電極間の電圧を保持（記憶）するとともに、この保持した電圧によって生じる電界方向にしたがって表示を行うことになる。なお、本実施形態においては、図示省略した外部回路によって、各画素１１０の補助容量１１０ｃの他端の電極と、共通電極層１０３ｂの電圧は、共通の電圧Ｖｃｏｍが印加される。
【００２９】
図１に戻り、走査線駆動回路１３０は、表示領域１００の各走査線１１２と接続されている。走査線駆動回路１３０は、コントローラー５による制御にしたがって、走査線１１２を１、２、・・・、ｍ行目という順番で選択し、選択した走査線１１２に対してハイ（Ｈｉｇｈ）レベルの信号を供給し、選択されていない他の走査線１１２に対しロー（Ｌｏｗ）レベルの信号を供給するものである。
データ線駆動回路１４０は、表示領域の各データ線１１４と接続されており、選択された走査線１１２に接続されている画素１１０の１行分の表示内容に応じて各列のデータ線１１４にデータ信号をそれぞれ供給するものである。
【００３０】
走査線駆動回路１３０が１行目の走査線１１２を選択してからｍ行目の走査線１１２の選択が終了するまでの期間（以下、「フレーム期間」又は単に「フレーム」と称する）において各走査線１１２は一回づつ選択され、各画素１１０には１フレームに一回づつデータ信号が供給される。
走査線１１２がハイレベルとなると、当該走査線１１２にゲートが接続されたＴＦＴ１１０ａがオン状態になり、画素電極１０１ｄがデータ線１１４に接続される。走査線１１２がハイレベルであるときにデータ線１１４にデータ信号を供給すると、当該データ信号は、オン状態になったＴＦＴ１１０ａを介して画素電極１０１ｄに印加される。走査線１１２がローレベルになると、ＴＦＴ１１０ａはオフ状態になるが、データ信号によって画素電極１０１ｄに印加された電圧は、補助容量１１０ｃに蓄積され、画素電極１０１ｄの電位及び共通電極層１０３ｂの電位との電位差（電圧）に応じて電気泳動粒子が移動する。
【００３１】
例えば、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧が＋１５Ｖ（第２電圧）である場合、負に帯電している白の電気泳動粒子が画素電極１０１ｄ側に移動し、正に帯電している黒の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は黒の表示となる。また、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧が−１５Ｖ（第１電圧）である場合、正に帯電している黒の電気泳動粒子が画素電極１０１ｄ側に移動し、負に帯電している白の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は白の表示となる。なお、画素電極１０１ｄの電圧は、上述した電圧に限定されるものではなく、共通電極層１０３ｂの電圧Ｖｃｏｍに対してプラスの電圧またはマイナスの電圧であれば、上述した＋１５Ｖや−１５Ｖ以外の電圧であってもよい。
【００３２】
本実施形態においては、各画素１１０の表示状態を第１階調である白（低階調）から第２階調である黒（高階調）又は黒から白へ変化させる際には、１フレームだけ画素１１０へデータ信号を供給して表示状態を変化させるのではなく、複数フレームに渡って画素１１０へデータ信号を供給する書き込み動作により表示状態を変化させる。これは、表示状態を白から黒へ変化させるに際し、１フレームだけ電気泳動粒子に電位差を与えても黒の電気泳動粒子が完全には表示側に移動しきらず、表示状態が完全な黒とはならないためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素１１０の表示状態を白から黒へ変化させる場合、画素１１０に黒を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給され、画素１１０の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給される。
【００３３】
また本実施形態においては、１フレーム内である画素１１０の画素電極１０１ｄを共通電極層１０３ｂに対して電位が高くなる正極とし、同じフレーム内で他の画素１１０の画素電極１０１ｄを共通電極層１０３ｂに対して電位が低くなる負極とすることができる。つまり、１フレーム内で共通電極層１０３ｂに対して正極と負極の両方の極を選択できる駆動（以下、両極駆動という）となっている。より詳しくは、１フレーム内において、階調を高階調側（第２階調側）に変更する画素１１０の画素電極１０１ｄは正極とし、階調を低階調側（第１階調側）に変更する画素１１０の画素電極１０１ｄは負極とする。なお、黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電している場合には、階調を高階調側（第２階調側）に変更する画素１１０の画素電極１０１ｄは負極とし、階調を低階調側（第１階調側）に変更する画素１１０の画素電極１０１ｄは正極とすればよい。
【００３４】
次にＲＡＭ４に設けられる各記憶領域について説明する。図４は、表示領域１００の画素１１０の一部と、これらの画素１１０に対応する各記憶領域を示した図である。各記憶領域は、ｍ行×ｎ列の画素１１０の各々に対応した記憶領域を備えている。
図４の（ａ）は、画素１１０の配列を示した図である。画素Ｐ（ｉ，ｊ）は、ｉ行ｊ列目にある一つの画素１１０を表している。添字のｉは、行列に配置された画素１１０の行番号を表し、添字のｊは、列番号を表している。
図４の（ｂ）は、ＶＲＡＭ３において、図４の（ａ）に示した画素の各々に対応したバッファーを示した図である。例えば、バッファーＡ（ｉ，ｊ）は、画素Ｐ（ｉ，ｊ）に対応した記憶領域である。バッファーＡ（ｉ，ｊ）には、画素Ｐ（ｉ，ｊ）の階調を示す画素データが格納される。なお、画素を黒にする場合には値が「０」である画素データが書き込まれ、画素を白にする場合には値が「５」である画素データが書き込まれる。
【００３５】
図４の（ｃ）は、カウンター記憶領域Ｂにおいて、図４の（ａ）に示した画素の各々に対応した記憶領域を示した図である。例えば、カウンター記憶領域Ｂ（ｉ，ｊ）は画素Ｐ（ｉ，ｊ）に対応した記憶領域である。カウンター記憶領域Ｂ（ｉ，ｊ）には、画素Ｐ（ｉ，ｊ）に対して電圧を複数回印加する時の残りの印加回数を示す値が格納される。
図４の（ｄ）は、階調値記憶領域Ｃにおいて、図４の（ａ）に示した画素の各々に対応した記憶領域を示した図である。例えば、階調値記憶領域Ｃ（ｉ，ｊ）は画素Ｐ（ｉ，ｊ）に対応した記憶領域である。階調値記憶領域Ｃ（ｉ，ｊ）には、電圧が印加されたことにより変化した画素Ｐ（ｉ，ｊ）の階調を示す値が格納される。
【００３６】
図４の（ｅ）は、バランス記憶領域Ｄにおいて、図４の（ａ）に示した画素の各々に対応した記憶領域を示した図である。例えば、バランス記憶領域Ｄ（ｉ，ｊ）は画素Ｐ（ｉ，ｊ）に対応した記憶領域である。バランス記憶領域Ｄ（ｉ，ｊ）には、画素Ｐ（ｉ，ｊ）に印加されたプラスの電圧値とマイナスの電圧値を累積した値が格納される。
なお、電圧の印加により電気泳動層１０２が保持する電荷量が変化するため、バランス記憶領域の値は、電荷量に対応したものということができる。
図４の（ｆ）は、予定画像記憶領域Ｅにおいて、図４の（ａ）に示した画素の各々に対応した記憶領域を示した図である。例えば、予定画像記憶領域Ｅ（ｉ，ｊ）は画素Ｐ（ｉ，ｊ）に対応した記憶領域である。予定画像記憶領域Ｅ（ｉ，ｊ）には、表示領域１００に表示させる予定の画像の各画素の画素データが格納される。
【００３７】
次にコントローラー５の構成について説明する。図５は、本実施形態のコントローラー５において実現する機能を示したブロック図である。コントローラー５においては、調整部５０１と、書き込み部５０２が実現する。なお、コントローラー５において実現するブロックは、ハードウェアにより実現されてもよく、コントローラー５にＣＰＵを設け、このＣＰＵでプログラムを実行することにより実現されるようにしてもよい。
書き込み部５０２は、画素の階調を白又は黒へ変化させる書き込み動作を行うブロックである。書き込み部５０２は、走査線駆動回路１３０とデータ線駆動回路１４０を制御し、画素を白から黒へ変化させる第２電圧又は画素を黒から白へ変化させる第１電圧を複数フレームに渡って画素へ印加することにより、画素の階調を白又は黒へ変化させる。
調整部５０１は、電気泳動層１０２が保持する電荷量が予め定められた電荷量に収束させるブロックである。調整部５０１は、走査線駆動回路１３０とデータ線駆動回路１４０を制御し、第１電圧と同じ極性で絶対値が第１電圧より小さい第３電圧、又は第２電圧と同じ極性で絶対値が第２電圧より小さい第４電圧を画素に印加する。
【００３８】
なお、本実施形態においては、白から黒へ表示の状態を変化させるのに要する最小の電圧印加回数（フレーム数）と、黒から白へ表示の状態を変化させるのに要する最小の電圧印加回数（フレーム数）とが異なる。図６は、階調を変化させるのに要する最小の電圧印加回数を示した図である。コントローラー５は、図６に示したテーブルを記憶している。本実施形態においては、画素１１０の階調は０〜５までの６段階で変化し、階調値が小さいほど高濃度とし、階調値が０の場合には黒、階調値が５の場合には白と定義している。
図６によると、本実施形態においては、階調値が０の状態（画素が黒の状態）から共通電極層１０３ｂの電圧Ｖｃｏｍに対して−１５Ｖの電圧を画素電極１０１ｄに５回印加すると、階調値が５の状態（画素が白の状態）になる。一方、階調値が５の状態（画素が白の状態）から共通電極層１０３ｂの電圧Ｖｃｏｍに対して＋１５Ｖの電圧を画素電極１０１ｄに３回印加すると、階調値が０の状態（画素が黒の状態）になる。
【００３９】
階調を変化させるのに必要な最小回数で電圧を印加すれば、画像の書き換えを早く行うことができる。しかしながら、画素を黒から白にする場合と、画素を白から黒にする場合とで電圧の印加回数が異なるため、画像の書き換えが繰り返し行われると、画素電極１０１ｄにプラスの電圧を印加した回数と、画素電極１０１ｄにマイナスの電圧を印加した回数で偏りが生じる。つまり、印加された電圧値を累積した値に偏りが生じ、電気泳動層１０２が保持する電荷量が多くなることにより画素が早く劣化してしまう虞がある。
そこで本実施形態においては、画素に対して印加されたプラスの電圧値とマイナスの電圧値を累積した結果が予め定められた値となるように制御することにより、画素電極１０１ｄと共通電極層１０３ｂとを同電位にしたときに電気泳動層１０２が保持する電荷量の偏りを抑え、画素の劣化を抑えるようにしている。以下、その動作について説明する。
【００４０】
（第１実施形態の動作例）
図７〜図１０は、コントローラー５が行う処理の流れを示したフローチャートであり、図７は、フレーム期間前にコントローラー５が行う処理の流れを示した図である。フレーム期間前においては、コントローラー５は、まず変数ｉと変数ｊを初期化して１にする（ステップＳＡ１，ＳＡ２）。次にコントローラー５は、バッファーＡ（ｉ，ｊ）の値と予定画像記憶領域Ｅ（ｉ，ｊ）の値が同じであるか判断する。ここで、コントローラー５は、バッファーＡ（ｉ，ｊ）の値と予定画像記憶領域Ｅ（ｉ，ｊ）の値が同じである場合（ステップＳＡ３でＹＥＳ）、処理の流れをステップＳＡ６へ移す。
【００４１】
コントローラー５は、バッファーＡ（ｉ，ｊ）の値と予定画像記憶領域Ｅ（ｉ，ｊ）の値が異なる場合（ステップＳＡ３でＮＯ）、画素の階調を現在の階調からバッファーＡ（ｉ，ｊ）の階調へ変更するのに必要な電圧の印加回数をカウンター記憶領域Ｂ（ｉ，ｊ）に格納する（ステップＳＡ４）。ここで、コントローラー５は、図６のテーブルを参照して印加回数を設定する。例えば、階調値記憶領域Ａ（ｉ，ｊ）の値が０（黒）であり、バッファーＡ（ｉ，ｊ）の値が５（白）である場合、図６のテーブルにおいて「変更前の階調値」の０の行と「変更後の階調値」の５の列との交差位置にある「５」がカウンター記憶領域Ｂ（ｉ，ｊ）に書き込まれる。
【００４２】
コントローラー５は、ステップＳＡ４が終了すると、予定画像記憶領域Ｅ（ｉ，ｊ）の値をバッファーＡ（ｉ，ｊ）の値で上書きする（ステップＳＡ５）。コントローラー５は、ステップＳＡ５の処理が終了すると、ステップＳＡ６で変数ｊの値がｎであるか判断する。コントローラー５は、変数ｊの値がｎではない場合、変数ｊをインクリメントし、処理の流れをステップＳＡ３へ移す。またコントローラー５は、変数ｊの値がｎである場合、ステップＳＡ７で変数ｉの値がｍであるか判断する。コントローラー５は、変数ｉの値がｍではない場合、変数ｉをインクリメントし、処理の流れをステップＳＡ２へ移す。また、コントローラー５は、変数ｉの値がｍである場合、図７の処理を終了する。
【００４３】
図８は、フレーム期間においてコントローラー５が行う処理の流れを示した図である。この処理においては、コントローラー５は、まず変数ｉと変数ｊを初期化して１にする（ステップＳＢ１，ＳＢ２）。次にコントローラー５は、バッファーＡ（ｉ，ｊ）の値が０であるか判断する。コントローラー５は、バッファーＡ（ｉ，ｊ）の値が０（黒）であると（ステップＳＢ３でＹＥＳ）、ステップＳＢ４で図９に示した処理を行い、バッファーＡ（ｉ，ｊ）の値が５（白）であると（ステップＳＢ３でＮＯ）、ステップＳＢ５で図１０に示した処理を行う。
【００４４】
コントローラー５は、図９の処理においては、まずカウンター記憶領域Ｂ（ｉ，ｊ）の値が０であるか判断する。コントローラー５は、カウンター記憶領域Ｂ（ｉ，ｊ）の値が０ではない場合（ステップＳＣ１でＮＯ）、カウンター記憶領域Ｂ（ｉ，ｊ）、階調値記憶領域Ｃ（ｉ，ｊ）及びバランス記憶領域Ｄ（ｉ，ｊ）の値を更新する（ステップＳＣ２）。具体的には、コントローラー５は、カウンター記憶領域Ｂ（ｉ，ｊ）については、値をデクリメントする。また、コントローラー５は、階調値記憶領域Ｃ（ｉ，ｊ）の値から２を引いた値を階調値記憶領域Ｃ（ｉ，ｊ）に格納する。なお、２を引いた結果がマイナスの値となる場合には、階調値記憶領域Ｃ（ｉ，ｊ）に０を格納する。ここで、２を引くのは、黒の電気泳動粒子は白の電気泳動粒子より移動しやすく、＋１５Ｖの電圧を１フレーム期間において印加すると階調値が２つ変化するためである。また、コントローラー５は、ステップＳＣ１でＮＯと判断すると画素Ｐ（ｉ，ｊ）に＋１５Ｖの電圧を印加することになるため、バランス記憶領域Ｄ（ｉ，ｊ）の値に１５を加算する。そして、コントローラー５（書き込み部５０２）は、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにするようにデータ線駆動回路１４０を制御する（ステップＳＣ３）。
【００４５】
また、コントローラー５は、ステップＳＣ１でＹＥＳと判断した場合、カウンター記憶領域Ｂに格納されている値が全て０であるか判断する。ここで、カウンター記憶領域Ｂに格納されている値が全て０である場合（ステップＳＣ４でＹＥＳ）、コントローラー５は、バランス記憶領域Ｄ（ｉ，ｊ）の値が７５未満であるか判断する。コントローラー５（調整部５０１）は、バランス記憶領域Ｄ（ｉ，ｊ）の値が７５未満である場合（ステップＳＣ５でＹＥＳ）、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１Ｖ（第４電圧）にする（ステップＳＣ６）。また、コントローラー５は、ステップＳＣ５でＹＥＳと判断すると画素Ｐ（ｉ，ｊ）に＋１Ｖの電圧を印加することになるため、バランス記憶領域Ｄ（ｉ，ｊ）の値に１を加算する（ステップＳＣ７）。なお、コントローラー５は、ステップＳＣ４でＮＯと判断した場合とステップＳＣ５でＮＯと判断した場合、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して０Ｖにする（ステップＳＣ８）。
【００４６】
次に図１０の処理について説明する。コントローラー５は、図１０の処理においては、まずカウンター記憶領域Ｂ（ｉ，ｊ）の値が０であるか判断する。コントローラー５は、カウンター記憶領域Ｂ（ｉ，ｊ）の値が０ではない場合（ステップＳＤ１でＮＯ）、カウンター記憶領域Ｂ（ｉ，ｊ）、階調値記憶領域Ｃ（ｉ，ｊ）及びバランス記憶領域の値を更新する（ステップＳＤ２）。具体的には、カウンター記憶領域Ｂ（１，１）の値をデクリメントし、階調値記憶領域Ｃ（ｉ，ｊ）の値をインクリメントする。また、コントローラー５（書き込み部５０２）は、ステップＳＤ１でＮＯと判断すると画素Ｐ（ｉ，ｊ）に−１５Ｖの電圧を印加することになるため、バランス記憶領域Ｄ（ｉ，ｊ）の値から１５を減算する。そして、コントローラー５は、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して−１５Ｖにする（ステップＳＤ３）。
【００４７】
また、コントローラー５は、ステップＳＤ１でＹＥＳと判断した場合、カウンター記憶領域Ｂに格納されている値が全て０であるか判断する。ここで、カウンター記憶領域Ｂに格納されている値が全て０である場合（ステップＳＤ４でＹＥＳ）、コントローラー５は、バランス記憶領域Ｄ（ｉ，ｊ）の値が０未満であるか判断する。コントローラー５（調整部５０１）は、バランス記憶領域Ｄ（ｉ，ｊ）の値が０未満である場合（ステップＳＤ５でＹＥＳ）、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１Ｖ（第４電圧）にする（ステップＳＤ６）。また、コントローラー５は、ステップＳＤ５でＹＥＳと判断すると画素Ｐ（ｉ，ｊ）に＋１Ｖの電圧を印加することになるため、バランス記憶領域Ｄ（ｉ，ｊ）の値に１を加算する（ステップＳＤ７）。なお、コントローラー５は、ステップＳＤ４でＮＯと判断した場合とステップＳＤ５でＮＯと判断した場合、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して０Ｖにする（ステップＳＤ８）。
【００４８】
図８に戻り、コントローラー５は、ステップＳＢ６で変数ｊの値がｎであるか判断する。コントローラー５は、変数ｊの値がｎではない場合、変数ｊをインクリメントし、処理の流れをステップＳＢ３へ移す。またコントローラー５は、変数ｊの値がｎである場合、ｉ行目の走査線を駆動する（ステップＳＢ７）。次にコントローラー５は、ステップＳＢ８で変数ｉの値がｍであるか判断する。コントローラー５は、変数ｉの値がｍではない場合、変数ｉをインクリメントし、処理の流れをステップＳＢ２へ移す。またコントローラー５は、変数ｉの値がｍである場合、図８の処理を終了する。
【００４９】
次に、コントローラー５の動作の一例を、図１１を用いて説明する。図１１は、時間の経過と共に変化する各記憶領域の内容を示した図であり、画素Ｐ（１，１）と画素Ｐ（１，２）に対応した各記憶領域の内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。また、図１１においては、１フレーム期間において画素電極１０１ｄに印加した電圧の値と、共通電極層１０３ｂに対する極性も示している。
【００５０】
まず、図１１の３フレーム目の開始前にバッファーＡ（１，１）の内容が０（黒）に書き換えられた場合、コントローラー５は、フレーム期間の開始前に図７の処理を行う。３フレーム目の開始前においては、バッファーＡ（１，１）の値が０であり、予定画像記憶領域Ｅ（１，１）の値が５であって、バッファーＡ（１，１）と予定画像記憶領域Ｅ（１，１）の値が異なるため（ステップＳＡ３でＮＯ）、コントローラー５は、カウンター記憶領域Ｂ（１，１）の値を設定する（ステップＳＡ４）。ここで、バッファーＡ（１，１）の値が０であり、階調値領域Ｅ（１，１）の値が５であるため、コントローラー５は、図６のテーブルから階調を０（黒）にするための電圧印加回数として３を取得し、カウンター記憶領域Ｂ（１，１）に格納する。また、コントローラー５は、予定画像記憶領域Ｅ（１，１）の値をバッファーＡ（１，１）の値で上書きして０にする（ステップＳＡ５）。
【００５１】
この後にフレーム期間となると、画素Ｐ（１，１）については、バッファーＡ（１，１）の値が０であるため、ステップＳＢ４の処理（図９の処理）が行われる。まず、コントローラー５は、カウンター記憶領域Ｂ（１，１）の値が０ではないため（ステップＳＣ１でＮＯ）、カウンター記憶領域Ｂ（１，１）の値をデクリメントして２にし、この時点での階調値記憶領域Ｃ（１，１）の値（５）から２を引いた値である３を階調値記憶領域Ｃ（１，１）に格納する。また、コントローラー５は、バランス記憶領域Ｄ（１，１）の値に１５を加算する（ステップＳＣ２）。次に、コントローラー５は、１列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにし（ステップＳＣ３）、処理の流れをステップＳＢ６へ移す。この後、１行目の走査線１１２が駆動されると（ステップＳＢ７）、画素Ｐ（１，１）の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００５２】
次に４フレーム目においても画素Ｐ（１，１）に対応してステップＳＢ４の処理が行われ、１行目の走査線１１２が駆動されると（ステップＳＢ７）、画素Ｐ（１，１）においては＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００５３】
次に５フレーム目の開始前にバッファーＡ（１，１）の内容が５（白）に書き換えられると、バッファーＡ（１，１）と予定画像記憶領域Ｅ（１，１）の値が異なるため（ステップＳＡ３でＮＯ）、コントローラー５は、カウンター記憶領域Ｂ（１，１）の値を設定する（ステップＳＡ４）。ここで、バッファーＡ（１，１）の値が５であり、階調値領域Ｅ（１，１）の値が１であるため、コントローラー５は、図６のテーブルから階調を５（白）にするための電圧印加回数として４を取得し、カウンター記憶領域Ｂ（１，１）に格納する。また、コントローラー５は、予定画像記憶領域Ｅ（１，１）の値をバッファーＡ（１，１）の値で上書きして５にする（ステップＳＡ５）。
【００５４】
この後にフレーム期間となると、画素Ｐ（１，１）については、バッファーＡ（１，１）の値が５であるため、ステップＳＢ５の処理（図１０の処理）が行われる。まず、コントローラー５は、カウンター記憶領域Ｂ（１，１）の値が０ではないため（ステップＳＤ１でＮＯ）、カウンター記憶領域Ｂ（１，１）の値をデクリメントし、階調値記憶領域Ｃ（１，１）の値をインクリメントする。また、コントローラー５は、バランス記憶領域Ｄ（１，１）から１５を減算する（ステップＳＤ２）。次にコントローラー５は、１列目のデータ線１１４を電圧Ｖｃｏｍに対して−１５Ｖにし（ステップＳＤ３）、処理の流れをステップＳＢ６へ移す。この後、１行目の走査線１１２が駆動されると（ステップＳＢ７）、画素Ｐ（１，１）の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００５５】
次の６フレーム目においても画素Ｐ（１，１）に対応してステップＳＢ５の処理が行われ、１行目の走査線１１２が駆動されると（ステップＳＢ７）、画素Ｐ（１，１）においては−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００５６】
次に７レーム目の開始前にバッファーＡ（１，１）の内容が０に書き換えられると、３フレーム目と同様の処理が行われる。なお、７フレーム目の開始前においては、階調値記憶領域Ｃ（１，１）の値が３であるため、コントローラー５は、図６のテーブルから階調を０（黒）にするための電圧印加回数として２を取得し、カウンター記憶領域Ｂ（１，１）に格納する。この後にフレーム期間となると、画素Ｐ（１，１）については、ステップＳＢ４の処理が行われ、１行目の走査線１１２が駆動されると（ステップＳＢ７）、画素Ｐ（１，１）においては＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。また、８フレーム目においても、画素Ｐ（１，１）については、ステップＳＢ４の処理が行われ、画素Ｐ（１，１）においては＋１５Ｖの電圧が印加されて黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００５７】
次に９レーム目の開始前にバッファーＡ（１，１）の内容が５に書き換えられると、５フレーム目と同様の処理が行われる。なお、９フレーム目の開始前においては、階調値記憶領域Ｃ（１，１）の値が０であるため、コントローラー５は、図６のテーブルから階調を５（白）にするための電圧印加回数として５を取得し、カウンター記憶領域Ｂ（１，１）に格納する。この後にフレーム期間となると、画素Ｐ（１，１）については、ステップＳＢ５の処理が行われ、１行目の走査線１１２が駆動されると（ステップＳＢ７）、画素Ｐ（１，１）においては−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００５８】
この後、１３フレーム目までバッファーＡ（１，１）の内容が書き換えられなかった場合、１０フレーム目〜１３フレーム目においては画素Ｐ（１，１）に対してステップＳＢ５の処理が行われ、−１５Ｖの電圧が４回印加されるため、バランス記憶領域Ｄ（１，１）の値は、８フレーム目の終了時点の３０から１５が５回減算されて−４５となる。つまり、この時点では、画素Ｐ（１，１）に対してマイナスの電圧がプラスの電圧より多く印加され、画素に印加した電圧値の累積結果がマイナスの値となり、電気泳動層１０２においては負の電荷量が多くなった状態となっている。
【００５９】
次に１４フレーム目の開始前において全画素のカウンター記憶領域の値が０になっている場合を想定する。まず、画素Ｐ（１，１）については、フレーム期間においては、ステップＳＢ５の処理が行われる。ここで、コントローラー５は、カウンター記憶領域Ｂ（１，１）の値が０であるため、ステップＳＤ１でＹＥＳと判断し、ステップＳＤ４でＹＥＳと判断する。次にコントローラー５は、ここでバランス記憶領域Ｄ（１，１）の値が図１１に示したように−４５であって０未満であるため、ステップＳＤ５でＹＥＳと判断し、１列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１Ｖにし（ステップＳＤ６）、バランス記憶領域Ｄ（１，１）の値に１を加算する（ステップＳＤ７）。
【００６０】
なお、画素Ｐ（１，２）については、ステップＳＢ４の処理が行われる。１４フレーム目においては、カウンター記憶領域Ｂ（１，２）の値が０、バランス記憶領域Ｄ（１，２）の値が７５であるため、コントローラー５は、ステップＳＣ１でＹＥＳ、ステップＳＣ４でＹＥＳ、ステップＳＣ５でＮＯと判断し、２列目のデータ線１１４を電圧Ｖｃｏｍに対して０Ｖにする。
【００６１】
この後、１行目の走査線１１２が駆動されると（ステップＳＢ７）、画素Ｐ（１，１）の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１Ｖの電圧が印加される。つまり、画素Ｐ（１，１）の電気泳動層１０２において負の電荷量が少なくなり、電荷量が偏った状態が抑えられる。なお、画素に印加される電圧は、画素の階調を変化させる際に印加する電圧（＋１５Ｖ又は−１５Ｖ）と比較して小さい電圧であるため、電気泳動粒子に作用する力が小さく、画素の階調に与える影響は小さなものとなる。この後、１６フレーム目までバッファーの内容が書き換えられない場合、１５フレーム目と１６フレーム目においては、１４フレーム目と同じ処理が行われる。
【００６２】
次に１７レーム目の開始前にバッファーＡ（１，２）の内容が０から５に書き換えられると、バッファーＡ（１，２）と予定画像記憶領域Ｅ（１，２）の値が異なるため（ステップＳＡ３でＮＯ）、コントローラー５は、カウンター記憶領域Ｂ（１，２）の値を設定する（ステップＳＡ４）。ここで、バッファーＡ（１，２）の値が５であり、階調値領域Ｅ（１，２）の値が０であるため、コントローラー５は、図６のテーブルから階調を５にするための電圧印加回数として５を取得し、カウンター記憶領域Ｂ（１，２）に格納する。また、コントローラー５は、予定画像記憶領域Ｅ（１，２）の値をバッファーＡ（１，２）の値で上書きして５にする（ステップＳＡ５）。この後にフレーム期間となると、画素Ｐ（１，２）については、ステップＳＢ５の処理が行われて各記憶領域の値が更新された後、−１５Ｖの電圧が印加されて白の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００６３】
次に２０フレーム目までバッファーＡ（１，２）の内容が書き換えられなかった場合、１８フレーム目〜２０フレーム目においては画素Ｐ（１，２）に対してステップＳＢ５の処理が行われ、１６フレーム目から２０フレーム目までで−１５Ｖの電圧が４回印加されるため、バランス記憶領域Ｄ（１，２）の値は、１５となる。
【００６４】
また、２１フレーム目でバッファーＡ（１，２）の値が０、２２フレームでバッファーＡ（１，２）の値が５にされると、画素Ｐ（１，２）に対しては、２１フレーム目で＋１５Ｖの電圧が印加された後、２２フレーム目で−１５Ｖの電圧が印加される。また、２４フレーム目でバッファーＡ（１，２）の値が０にされると、画素Ｐ（１，２）に対しては、２４フレーム目で＋１５Ｖの電圧が印加される。
【００６５】
次に、２６フレーム目の開始前に全画素のカウンター記憶領域の値が０になっていると、画素Ｐ（１，１）については、２６フレーム目でステップＳＢ５の処理が行われ、ステップＳＤ１、ステップＳＤ４、及びステップＳＤ５でＹＥＳと判断され、画素Ｐ（１，１）の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１Ｖの電圧が印加される。つまり、画素Ｐ（１，１）の電気泳動層１０２において負の電荷量が少なくなり、電荷量が偏った状態が抑えられる。
【００６６】
また、画素Ｐ（１，２）に対しては２６フレーム目でステップＳＢ４の処理が行われ、ステップＳＣ１、ステップＳＣ４、及びステップＳＣ５でＹＥＳと判断され、画素Ｐ（１，２）の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１Ｖの電圧が印加される。つまり、画素Ｐ（１，２）の電気泳動層１０２が正の電荷を保持し、印加した電圧の値の累積値（バランス記憶領域の値）が７５の状態に近づくこととなるため、プラスの電圧を印加して画素が黒になっているにも関わらず、正の電荷量が少ないという状態を防ぐことができる。
【００６７】
この後、バッファーの内容が書き換えられなかった場合、画素Ｐ（１，１）については、バランス記憶領域Ｄ（１，１）の値が０になるまで＋１Ｖの電圧が印加される。画素に印加された電圧の値の累積値が０となるため、画素の電気泳動層１０２において電荷量の偏りが抑えられた状態となる。また、画素Ｐ（１，２）については、バランス記憶領域Ｄ（１，２）の値が７５になるまで＋１Ｖの電圧が印加される。なお、画素が黒の状態で電圧の累積値を７５にするのは、画素が黒（階調値が０）で累積値が７５の状態から−１５Ｖを５回印加して画素を白（階調値を５）にした場合、印加した電圧の累積値が０となり、電気泳動層１０２において負の電荷量が多くならないためである。すなわち、画素が黒の状態で電圧の累積値を７５にすることで、次に画素が白に書き換えられる際、−１５Ｖの電圧が印加されて印加電圧の値の累積値（バランス記憶領域の値）が負に偏ること、すなわち電気泳動層１０２において負の電荷量が増えて電荷量が偏ることを予め防止することができる。
【００６８】
以上説明したように本実施形態においては、全画素において、画素に印加した電圧の値の累積値が予め定められた値となるように各画素に電圧を印加することにより、画素の電気泳動層１０２が保持する電荷量の偏りが抑えられ、画素の劣化を抑えることができる。
【００６９】
［第２実施形態］
次に、本発明の第２実施形態について説明する。本発明の第２実施形態は、コントローラー５が行う処理の流れが第１実施形態と異なる。以下、第１実施形態と同じ構成については説明を省略し、相違点について説明する。
【００７０】
図１２は、本実施形態に係るＲＡＭ４の構成を示した図である。図に示したように、本実施形態においては、第２カウンター記憶領域Ｆが設けられている。第２カウンター記憶領域Ｆには、後述する処理により０〜５の値が格納される。
【００７１】
図１３は、本実施形態に係るコントローラー５がフレーム期間において行う処理の流れを示したフローチャートである。図１３の処理は、第１実施形態に係る図８の処理と比較すると、ステップＳＢ９〜ステップＳＢ１１の処理を備えている点が異なる。
コントローラー５は、ステップＳＢ９において、第２カウンター記憶領域Ｆに格納されている値が０であるか判断し、値が０である場合には（ステップＳＢ９でＹＥＳ）、第２カウンター記憶領域Ｆに５を格納する（ステップＳＢ１０）。また、第２カウンター記憶領域Ｆに格納されている値が０ではない場合（ステップＳＢ９でＮＯ）、第２カウンター記憶領域Ｆに格納されている値をデクリメントする（ステップＳＢ１１）。
【００７２】
図１４は、図１３におけるステップＳＢ４の処理の流れを示したフローチャートである。図１４の処理は、第１実施形態に係る図９の処理と比較すると、ステップＳＣ９〜ステップＳＣ１１の処理を備えている点が異なる。コントローラー５は、ステップＳＣ５でＹＥＳと判断した場合、第２カウンター記憶領域Ｆの値が０でなければ（ステップＳＣ９でＮＯ）、ステップＳＣ６とステップＳＣ７の処理を行う。また、コントローラー５は、第２カウンター記憶領域Ｆの値が０である場合（ステップＳＣ９でＹＥＳ）、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して−１Ｖとし（ステップＳＣ１０）、バランス記憶領域Ｄ（ｉ，ｊ）の値から１を減算する（ステップＳＣ１１）。
【００７３】
図１５は、図１３におけるステップＳＢ５の処理の流れを示したフローチャートである。図１５の処理は、第１実施形態に係る図１０の処理と比較すると、ステップＳＤ９〜ステップＳＤ１１の処理を備えている点が異なる。コントローラー５は、ステップＳＤ５でＹＥＳと判断した場合、第２カウンター記憶領域Ｆの値が０でなければ（ステップＳＤ９でＮＯ）、ステップＳＤ６とステップＳＤ７の処理を行う。また、コントローラー５は、第２カウンター記憶領域Ｆの値が０である場合（ステップＳＤ９でＹＥＳ）、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して−１Ｖとし（ステップＳＤ１０）、バランス記憶領域Ｄ（ｉ，ｊ）の値から１を減算する（ステップＳＤ１１）。
【００７４】
次に、コントローラー５の動作の一例を、図１６を用いて説明する。図１６は、時間の経過と共に変化する各記憶領域の内容を示した図であり、第２カウンター記憶領域Ｆの内容と、画素Ｐ（１，１）と画素Ｐ（１，２）に対応した各記憶領域の内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。また、図１６においては、１フレーム期間において画素電極１０１ｄに印加した電圧の値と、共通電極層１０３ｂに対する極性も示している。また、図１６において１フレーム目から２５フレーム目までは図１１の動作が行われたものとしている。
【００７５】
２５フレーム目で全画素のカウンター記憶領域の値が０になり、この後にバッファーの内容が書き換えられなかった場合、コントローラー５は、画素の電気泳動層１０２が保持する電荷量の偏りを抑える処理を行う。
例えば、２６フレーム目においては、バッファーＡ（１，１）の値が５であるため、コントローラー５は、画素Ｐ（１，１）について、ステップＳＢ５の処理（図１５の処理）を行う。図１５の処理においては、コントローラー５は、ステップＳＤ１、ステップＳＤ４、及びステップＳＤ５でＹＥＳと判断する。次に、この時点では第２カウンター記憶領域Ｆの値が５であるため、ステップＳＤ９でＮＯと判断し、ステップＳＤ６とステップＳＤ７の処理を行う。
また、２６フレーム目においては、バッファーＡ（１，２）の値が０であるため、コントローラー５は、画素Ｐ（１，２）について、ステップＳＢ４の処理（図１４の処理）を行う。図１４の処理においては、コントローラー５は、ステップＳＣ１、ステップＳＣ４、及びステップＳＣ５でＹＥＳと判断する。次に、この時点では第２カウンター記憶領域Ｆの値が５であるため、ステップＳＣ９でＮＯと判断し、ステップＳＣ６とステップＳＣ７の処理を行う。
【００７６】
そして、１行目の走査線１１２が駆動されると、画素Ｐ（１，１）と画素Ｐ（１，２）には＋１Ｖの電圧が印加される。そしてコントローラー５は、２６フレーム目の終了の際にはステップＳＢ９で第２カウンター記憶領域Ｆの値が０であるか判断する。ここで、コントローラー５は、第２カウンター記憶領域Ｆの値が５であるため、ステップＳＢ９でＮＯと判断し、第２カウンター記憶領域Ｆの値をデクリメントして４とする。
【００７７】
この後の３０フレーム目までは、コントローラー５は、２６フレーム目と同じ処理を行う。次に、３１フレーム目においてバッファーＡ（１，１）の値が５であるため、コントローラー５は、画素Ｐ（１，１）についてステップＳＢ５の処理（図１５の処理）を行うが、３１フレーム目の処理が終了するまでは第２カウンター記憶領域Ｆの値が０となっている。このため、コントローラー５は、ステップＳＤ９でＹＥＳと判断し、１列目のデータ線１１４を電圧Ｖｃｏｍに対して−１Ｖにし（ステップＳＤ１０）、バランス記憶領域Ｄ（１，１）の値をデクリメントして−３８にする（ステップＳＤ１１）。
【００７８】
また、３１フレーム目においてバッファーＡ（１，２）の値が０であるため、コントローラー５は、画素Ｐ（１，２）についてステップＳＢ４の処理（図１４の処理）を行うが、３１フレーム目の処理が終了するまでは第２カウンター記憶領域Ｆの値が０となっている。このため、コントローラー５は、ステップＳＣ９でＹＥＳと判断し、２列目のデータ線１１４を電圧Ｖｃｏｍに対して−１Ｖにし（ステップＳＣ１０）、バランス記憶領域Ｄ（１，１）の値をデクリメントして３４にする（ステップＳＣ１１）。
【００７９】
この後に１行目の走査線１１２が駆動されると（ステップＳＢ７）、画素Ｐ（１，１）と画素Ｐ（１，２）の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１Ｖの電圧が印加される。
画素に＋１Ｖの電圧を印加した場合、電気泳動粒子に作用する力は小さく、画素の階調に与える影響は小さなものではあるが、繰り返し印加されると、黒の電気泳動粒子に力が繰り返し作用し、画素の階調が黒側へ変化する虞がある。しかしながら、本実施形態においては、予め定められたフレーム数が経過する毎に、−１Ｖの電圧が画素に印加される。これにより、白の電気泳動粒子に対して共通電極層１０３ｂ側に力が作用し、黒の電気泳動粒子には画素電極１０１ｄ側へ力が作用するため、黒の電気泳動粒子が共通電極層１０３ｂ側へ移動するのが抑えられ、画素の階調の変化を抑えることができる。
【００８０】
３２フレーム目以降においては、＋１Ｖの電圧を画素に対して５フレームに渡って印加した後、−１Ｖの電圧を１フレームの期間印加するという処理が繰り返される。そして、バッファーの値が５になっている画素については、バランス記憶領域の値が０になると画素の電気泳動層１０２が保持する電荷量の偏りを抑える処理が終了し、バッファーの値が０になっている画素については、バランス記憶領域の値が７５になると電荷量の偏りを抑える処理が終了する。
【００８１】
［電子機器］
次に、上述した実施形態に係る表示装置１０００を適用した電子機器の例について説明する。図１７は、上述した実施形態に係る表示装置１０００を用いた電子ブックリーダーの外観を示した図である。電子ブックリーダー２０００は、板状のフレーム２００１と、ボタン９Ａ〜９Ｆと、上述した実施形態に係る電気光学装置１、制御部２、ＶＲＡＭ３、及びＲＡＭ４を備えている。電子ブックリーダー２０００においては表示領域１００が露出している。電子ブックリーダー２０００においては、電子書籍の内容が表示領域１００に表示され、ボタン９Ａ〜９Ｆを操作することにより電子書籍のページがめくられる。なお、このほかにも、上述した実施形態に係る電気光学装置１が適用可能な電子機器としては、時計や、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。
【００８２】
［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。
【００８３】
上述した実施形態においては、電気光学装置として電気泳動層１０２を有するものを例に説明したが、これに限定する趣旨ではない。電気光学装置は、画素の表示状態を第１表示状態から第２表示状態へ変化させるための書き込みが、電圧を複数回印加する書き込み動作によって行われるものであればどのようなものであってもよく、例えば電気光学材料として電子粉流体を用いた電気光学装置であってもよい。
【００８４】
上述した実施形態においては、ステップＳＣ６とステップＳＤ６でｊ列目のデータ線が電圧Ｖｃｏｍに対して＋１Ｖとなるようにしているが、＋１Ｖに限定されるものではなく、＋０．５Ｖや＋１．５Ｖなど、他の電圧を印加してもよい。この場合、次のステップＳＢ７において電気泳動粒子が実質的に動かないような電圧を選択してもよい。このようにすれば、電荷量の偏りを抑える処理において画素の階調の変化が起こらないようにすることができる。なお、他の電圧を印加する場合、ステップＳＣ７やステップＳＤ７でバランス記憶領域Ｄ（ｉ，ｊ）に加算する値も、印加する電圧の値に対応したものとする。
また、第２実施形態のステップＳＣ１０やステップＳＤ１０で印加する電圧についても、−１Ｖに限定されるものではなく、−０．５Ｖや−１．５Ｖなど、他の電圧を印加してもよい。なお、ステップＳＣ１０やステップＳＤ１０で−１Ｖ以外の電圧を印加する場合、ステップＳＣ１１やステップＳＤ１１でバランス記憶領域Ｄ（ｉ，ｊ）から減算する値も、印加する電圧の値に対応したものとする。
【００８５】
上述した第２実施形態においては、ステップＳＣ９でＹＥＳと判断した場合にステップＳＣ８の処理を行い、ステップＳＤ９でＹＥＳと判断した場合にステップＳＤ８の処理を行うようにしてもよい。この構成によれば、画素の電気泳動層１０２の電荷量の偏りを抑える処理の実行中において、５フレームに渡って＋１Ｖの電圧を画素に印加した後、１フレームの間は画素電極１０１ｄと共通電極層１０３ｂとの電位差を０Ｖ（補助容量１１０ｃに蓄積する電圧を０Ｖ）にするという処理が繰り返されることとなる。
本変形例の構成を備えていない場合、画素に対して＋１Ｖの電圧が印加され続けることとなる。すると、この電圧によって電気泳動粒子に力が作用し続け、電気泳動粒子が移動しやすい状態となっているため、画素の階調が変化する虞がある。一方、本変形例のように、補助容量１１０ｃに蓄積する電圧を０Ｖとした場合、一旦、電気泳動粒子に力が作用しなくなるため、画素に対して＋１Ｖの電圧が印加され続ける構成と比較すると、電気泳動粒子が移動しにくくなっており、画素の階調の変化が抑えられる。
なお、本変形例においては、補助容量１１０ｃの電圧を＋１Ｖにする処理と０Ｖにする処理とが交互に行われるようにしてもよい。
【００８６】
上述した実施形態においては、全画素のカウンター記憶領域Ｂの値が０になると、画素の電気泳動層１０２が保持する電荷量の偏りを抑える処理が開始されるが、全画素のカウンター記憶領域Ｂの値が０になって予め定められた数のフレーム期間が経過すると、画素の電気泳動層１０２が保持する電荷量の偏りを抑える処理が開始されるようにしてもよい。
この構成においては、電荷量の偏りを抑える処理が開始されるまでは、ステップＳＣ８やステップＳＤ８の処理により補助容量１１０ｃの電圧が０Ｖにされるため、電気泳動粒子が移動しにくくなっており、画素の階調の変化が抑えられる。
【００８７】
上述した実施形態においては、黒の電気泳動粒子が正に帯電し、白の電気泳動粒子が負に帯電しているが、白の電気泳動粒子が正に帯電し、黒の電気泳動粒子が負に帯電している構成としてもよい。
また、上述した実施形態においては、印加する電圧の絶対値を同じにした場合、黒の電気泳動粒子が白の電気泳動粒子より移動しやすい構成となっているが、白の電気泳動粒子が黒の電気泳動粒子より移動しやすい構成であってもよい。
なお、これらの変形例の構成にあっては、印加する電圧の値や電圧の極性は、各変形例に応じて適宜設定される。また、電荷量の偏りを抑える処理において、画素に印加した電圧の値の累積値（バランス記憶領域Ｄの値）をどの値に収束させるかについても、各変形例に応じて適宜設定される。
【００８８】
上述した実施形態においては、全画素のカウンター記憶領域Ｂの値が０になると、画素の電気泳動層１０２が保持する電荷量の偏りを抑える処理が開始されるが、この構成に限定されるものではない。例えば、カウンター記憶領域Ｂの値が０になった画素から、画素の電気泳動層１０２が保持する電荷量の偏りを抑える処理を開始するようにしてもよい。
【００８９】
上述する実施形態においては、図１８に示したように、温度を測る温度センサー６を電気光学装置１に設け、表示領域１００の温度をコントローラー５において測定するようにしてもよい。そして、温度センサー６を備える構成にあっては、測定した温度に応じて画素電極１０１ｄに印加する電圧を変更してもよい。例えば、表示領域１００においては、温度が低くなるにつれて電気泳動粒子が移動しにくくなり、温度が高くなると電気泳動粒子が移動しやすくなる。このため、測定した温度が低くなるにつれて画素に印加する電圧値の絶対値を大きくし、測定した温度が高くなるにつれて画素に印加する電圧値の絶対値を小さくしてもよい。
【００９０】
上述した実施形態においては、画素に印加した電圧の値の累積値を０又は７５に収束させているが、収束させる際の値は、この値に限定されるものではなく、他の値であってもよい。
また、上述した実施形態においては、画素に対応した画素データの階調が白の場合には累積値を０に収束させ、画素に対応した画素データの階調が黒の場合には累積値を７５に収束させているが、画素データの階調がどの階調であっても累積値を０に収束させるようにしてもよい。この構成の場合、バランス記憶領域Dの値が０を超える値の場合、−１Ｖの電圧（第３電圧）を印加することになる。なお、収束する値を一つにした場合、０に収束させるのではなく、他の値に収束させるようにしてもよい。
【符号の説明】
【００９１】
１…電気光学装置、２…制御部、３…ＶＲＡＭ、４…ＲＡＭ、５…コントローラー、６…温度センサー、９Ａ〜９Ｆ…ボタン、１０…表示部、１００…表示領域、１０１…第１基板、１０１ａ…基板、１０１ｂ…接着層、１０１ｃ…回路層、１０１ｄ…画素電極、１０２…電気泳動層、１０２ａ…マイクロカプセル、１０２ｂ…バインダー、１０３…第２基板、１０３ａ…フィルム、１０３ｂ…共通電極層、１１０…画素、１１０ａ…ＴＦＴ、１１０ｂ…表示素子、１１０ｃ…補助容量、１１２…走査線、１１４…データ線、５０１…調整部部、５０２…書き込み部、２０００…電子ブックリーダー、２００１…フレーム、Ａ（ｉ，ｊ）…バッファー、Ｂ，Ｂ（ｉ，ｊ）…カウンター記憶領域、Ｃ，Ｃ（ｉ，ｊ）…階調値記憶領域、Ｄ，Ｄ（ｉ，ｊ）…バランス記憶領域、Ｅ，Ｅ（ｉ，ｊ）…予定画像記憶領域、Ｆ…第２カウンター記憶領域
【図１】
2013182116.tif 000003
【図２】
2013182116.tif 000004
【図３】
2013182116.tif 000005
【図４】
2013182116.tif 000006
【図５】
2013182116.tif 000007
【図６】
2013182116.tif 000008
【図７】
2013182116.tif 000009
【図８】
2013182116.tif 000010
【図９】
2013182116.tif 000011
【図１０】
2013182116.tif 000012
【図１１】
2013182116.tif 000013
【図１２】
2013182116.tif 000014
【図１３】
2013182116.tif 000015
【図１４】
2013182116.tif 000016
【図１５】
2013182116.tif 000017
【図１６】
2013182116.tif 000018
【図１７】
2013182116.tif 000019
【図１８】
2013182116.tif 000020