(57)【要約】      （修正有）【課題】半導体装置の不良解析技術において、解析成功率の向上や解析時間の短縮を図ることができる技術を提供する。【解決手段】ショートしていると推測される一方の特定配線を特定（Ｓ１０３）し、その相手と推測される隣接配線の抽出（Ｓ１０４）をおこない、両配線間において電圧状態（論理状態）が異なる異電圧時間帯の算出（Ｓ１０７）をし、その異電圧時間帯で発生する発光現象の頻度を調査することにより、上記一方の特定配線に対して、どの隣接する配線がショートしているのかを短時間で確実に推定する。【選択図】図１７
2013083537.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の不良解析方法であって、
（ａ）特定配線と隣接している複数の配線を抽出する工程と、
（ｂ）論理シミュレーションにより、前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形を取得する工程と、
（ｃ）前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形とを比較することにより、前記複数の配線のそれぞれの電圧と、前記特定配線の電圧とが異なっている異電圧時間帯を特定する工程と、
（ｄ）前記特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する工程と、
（ｅ）前記異電圧時間帯に属する前記異常現象データと、前記異電圧時間帯を除く時間帯に属する前記異常現象データとに基づき、前記複数の配線のそれぞれについて、前記特定配線と短絡している可能性の指標となる指標データを算出する工程と、
を備えることを特徴とする半導体装置の不良解析方法。
【請求項２】
請求項１に記載の半導体装置の不良解析方法であって、
前記（ｄ）工程は、前記特定配線と電気的に接続されている電界効果トランジスタのゲート電極直下で発生する発光現象に基づく発光データを時分割で取得し、
前記（ｅ）工程は、前記異電圧時間帯に属する前記発光データと、前記異電圧時間帯を除く時間帯に属する前記発光データとを計数することにより、前記指標データを算出することを特徴とする半導体装置の不良解析方法。
【請求項３】
請求項１に記載の半導体装置の不良解析方法であって、
前記（ｄ）工程は、前記特定配線と電気的に接続されている電界効果トランジスタのｐｎ接合部にレーザ光を照射した場合、前記ｐｎ接合部に印加されている電圧によって、反射した前記レーザ光の強度および位相が変化する現象に基づくデータであって、Ｈｉｇｈ電圧でもＬｏｗ電圧でもない中間電圧を示す反射光データを取得し、
前記（ｅ）工程は、複数の前記異電圧時間帯のうち、前記反射光データが現れている前記異電圧時間帯の頻度に基づいて、前記指標データを算出することを特徴とする半導体装置の不良解析方法。
【請求項４】
請求項１に記載の半導体装置の不良解析方法であって、
前記（ｅ）工程は、前記異電圧時間帯に属する前記異常現象データと、前記異電圧時間帯を除く時間帯に属する前記異常現象データとを、重み付けをつけて計数することを特徴とする半導体装置の不良解析方法。
【請求項５】
請求項１に記載の半導体装置の不良解析方法であって、
前記（ｅ）工程は、前記異電圧時間帯に属する前記異常現象データと、前記異電圧時間帯を除く時間帯に属する前記異常現象データとの差分を取ることにより、前記指標データを算出することを特徴とする半導体装置の不良解析方法。
【請求項６】
請求項１に記載の半導体装置の不良解析方法であって、さらに、
（ｆ）前記複数の配線のそれぞれについて算出した前記指標データを、前記複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも前記複数の配線特定データを出力する工程を備えることを特徴とする半導体装置の不良解析方法。
【請求項７】
請求項６に記載の半導体装置の不良解析方法であって、
前記（ｆ）工程は、算出した前記指標データに基づいて、前記複数の配線のそれぞれを特定する前記複数の配線特定データをソートすることを特徴とする半導体装置の不良解析方法。
【請求項８】
請求項７に記載の半導体装置の不良解析方法であって、
前記（ｆ）工程は、前記特定配線と短絡している可能性が高い配線から順に、前記複数の配線のそれぞれを特定する前記複数の配線特定データをソートすることを特徴とする半導体装置の不良解析方法。
【請求項９】
請求項６に記載の半導体装置の不良解析方法であって、
前記（ｆ）工程は、前記指標データを前記複数の配線特定データに対応づけて表示することを特徴とする半導体装置の不良解析方法。
【請求項１０】
請求項９に記載の半導体装置の不良解析方法であって、
前記指標データは、数値データである指標ポイントを含むことを特徴とする半導体装置の不良解析方法。
【請求項１１】
請求項９に記載の半導体装置の不良解析方法であって、
前記指標データは、数値データである指標ポイントと、前記指標データを図示化した指標グラフデータを含むことを特徴とする半導体装置の不良解析方法。
【請求項１２】
請求項１１に記載の半導体装置の不良解析方法であって、
前記指標グラフデータは、ヒストグラム形式をしていることを特徴とする半導体装置の不良解析方法。
【請求項１３】
請求項９に記載の半導体装置の不良解析方法であって、
前記（ｆ）工程は、前記指標データをリアルタイムで更新表示することを特徴とする半導体装置の不良解析方法。
【請求項１４】
請求項１３に記載の半導体装置の不良解析方法であって、
前記（ｆ）工程は、外部からの割り込みトリガによって、前記指標ポイントの更新表示を強制終了することを特徴とする半導体装置の不良解析方法。
【請求項１５】
請求項１に記載の半導体装置の不良解析方法であって、
前記特定配線を特定する工程を含み、
前記特定配線を特定する工程は、
（１）半導体装置に対して電気的特性検査を実施することにより、テスタフェイルログデータを取得し、取得した前記テスタフェイルログデータをソフトウェア解析することにより、ショート不良に絡む可能性のある複数の不良候補配線を抽出する工程と、
（２）ショート不良に基づく発光を検出する工程と、
（３）前記発光が検出された発光箇所と、抽出された前記複数の不良候補配線とを照合することにより、前記特定配線を特定する工程と、を有することを特徴とする半導体装置の不良解析方法。
【請求項１６】
請求項１に記載の半導体装置の不良解析方法であって、
前記指標データを用いてショート不良に関係すると特定された特定配線と短絡している配線を推定することを特徴とする半導体装置の不良解析方法。
【請求項１７】
不良解析装置であって、
（ａ）特定配線と隣接している複数の配線を抽出する配線抽出部と、
（ｂ）論理シミュレーションにより、前記特定配線の電圧波形と、前記配線抽出部で抽出された前記複数の配線のそれぞれの電圧波形を取得する波形取得部と、
（ｃ）前記波形取得部で取得された前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形とを比較する波形比較部と、
（ｄ）前記波形比較部の比較結果基づいて、前記複数の配線のそれぞれの電圧と、前記特定配線の電圧とが異なっている異電圧時間帯を特定する異電圧時間帯算出部と、
（ｅ）前記特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する異常現象データ取得部と、
（ｆ）前記異電圧時間帯に属する前記異常現象データと、前記異電圧時間帯を除く時間帯に属する前記異常現象データとに基づき、前記複数の配線のそれぞれについて、前記特定配線と短絡している可能性の指標となる指標データを算出する指標データ算出部と、
（ｇ）前記複数の配線のそれぞれについて算出した前記指標データを、前記複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも前記複数の配線特定データを出力するデータ出力部と、を備えることを特徴とする不良解析装置。
【請求項１８】
半導体装置の不良解析をコンピュータに実行させるための不良解析プログラムであって、
（ａ）特定配線と隣接している複数の配線を抽出する処理と、
（ｂ）論理シミュレーションにより、前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形を取得する処理と、
（ｃ）前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形とを比較することにより、前記特定配線の電圧と前記複数の配線のそれぞれの電圧が異なっている異電圧時間帯を特定する処理と、
（ｄ）前記特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する処理と、
（ｅ）前記異電圧時間帯に属する前記異常現象データと、前記異電圧時間帯を除く時間帯に属する前記異常現象データとに基づき、前記複数の配線のそれぞれについて、前記特定配線と短絡している可能性の指標となる指標データを算出する処理と、
（ｆ）前記複数の配線のそれぞれについて算出した前記指標データを、前記複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも前記複数の配線特定データを出力する処理と、をコンピュータに実行させるための不良解析プログラム。
【請求項１９】
半導体装置の不良解析をコンピュータに実行させるための不良解析プログラムであって、
（ａ）特定配線と隣接している複数の配線を抽出する処理と、
（ｂ）論理シミュレーションにより、前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形を取得する処理と、
（ｃ）前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形とを比較することにより、前記特定配線の電圧と前記複数の配線のそれぞれの電圧が異なっている異電圧時間帯を特定する処理と、
（ｄ）前記特定配線と電気的に接続されている電界効果トランジスタのゲート電極直下で発生する発光現象に基づく発光データを時分割で取得する処理と、
（ｅ）前記異電圧時間帯に属する前記発光データと、前記異電圧時間帯を除く時間帯に属する前記発光データとを計数することにより、前記複数の配線のそれぞれについて、前記特定配線と短絡している可能性の指標となる指標データを算出する処理と、
（ｆ）前記複数の配線のそれぞれについて算出した前記指標データを、前記複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも前記複数の配線特定データを出力する処理と、をコンピュータに実行させるための不良解析プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の不良解析技術および不良解析プログラムに関する。また、ショート不良に関係すると特定された特定配線と短絡している配線を推定する半導体装置の不良解析技術および不良解析プログラムに適用して有効な技術に関する。
【背景技術】
【０００２】
特開２０００−２７５３０６号公報（特許文献１）には、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路の動作静止状態で電源電流（ＩＤＤＱ）の異常を示す箇所が存在する半導体チップの故障箇所特定方法が記載されている。具体的に、この技術では、半導体チップの動作テストパターンに対する異常ＩＤＤＱの変化モードを定義し、さらに、定義した異常ＩＤＤＱの変化モードと、物理的異常との対応を示す第１の情報テーブルを予め作成するとしている。そして、発光解析により、動作テストパターン内の異常ＩＤＤＱパターンに対する発光の変化と、モデル化した物理的異常との関係を示す第２の情報テーブルを予め作成する。これにより、故障解析の際に、両方のテーブルと、実際の半導体チップから得られる異常ＩＤＤＱおよび発光の変化を比較することで、物理的異常が存在する箇所を特定することができるとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２７５３０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
開発したＬＳＩ（Large Scale Integration）が完成して機能を評価する段階、ＬＳＩの量産が始まって歩留まり向上を推進している段階、ＬＳＩにストレスをかけて不具合が生じないか評価している段階、出荷したＬＳＩを顧客が受入テストする段階、顧客がセットに組み込んでテストする段階、顧客セットを市場に出して稼動させている段階に代表される様々な段階でＬＳＩの故障が発生する。このようなＬＳＩの故障が発生した場合、その原因を確実に速く突き止め、設計・プロセス・テスト・顧客にフィードバックすることが、製品そのもの、さらには、半導体メーカとしての信頼性向上を獲得するために必要不可欠である。しかし、近年のＬＳＩは、大規模化・高機能化・高速化が進み、配線の多層化・微細化、新材料の採用、実装方式の変化などの数々の要因によって、ＬＳＩの不良解析の難度が上がっており、解析成功率の低下や解析時間の長期化が問題となっている。
【０００５】
本発明の目的は、半導体装置の不良解析技術において、解析成功率の向上や解析時間の短縮を図ることができる技術を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
（１）代表的な実施の形態における半導体装置の不良解析方法は、ショート不良に関係すると特定された特定配線と短絡している配線を推定する技術に関する。具体的には、特定配線と隣接している複数の配線を抽出した後、論理シミュレーションにより、特定配線の電圧波形と、複数の配線のそれぞれの電圧波形を取得する。その後、特定配線の電圧波形と、複数の配線のそれぞれの電圧波形とを比較することにより、異電圧時間帯を特定する。一方、特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する。そして、異電圧時間帯に属する異常現象データと、異電圧時間帯を除く時間帯に属する異常現象データとに基づき、複数の配線のそれぞれについて、特定配線と短絡している可能性の指標となる指標データを算出し、複数の配線のそれぞれについて算出した指標データを、複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも複数の配線特定データを出力するものである。
【０００９】
（２）また、代表的な実施の形態における不良解析装置は、ショート不良に関係すると特定された特定配線と短絡している配線を推定する技術に関する。具体的には、特定配線と隣接している複数の配線を抽出する配線抽出部と、論理シミュレーションにより、前記特定配線の電圧波形と、前記配線抽出部で抽出された前記複数の配線のそれぞれの電圧波形を取得する波形取得部と、を備える。さらに、波形取得部で取得された特定配線の電圧波形と、複数の配線のそれぞれの電圧波形とを比較する波形比較部と、波形比較部の比較結果基づいて、複数の配線のそれぞれの電圧と、特定配線の電圧とが異なっている異電圧時間帯を特定する異電圧時間帯算出部と、を備える。そして、特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する異常現象データ取得部と、異電圧時間帯に属する前記異常現象データと、異電圧時間帯を除く時間帯に属する前記異常現象データとに基づき、複数の配線のそれぞれについて、特定配線と短絡している可能性の指標となる指標データを算出する指標データ算出部と、を備える。また、複数の配線のそれぞれについて算出した指標データを、複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも複数の配線特定データを出力するデータ出力部と、を備える。
【００１０】
（３）さらに、代表的な実施の形態における不良解析プログラムは、ショート不良に関係すると特定された特定配線と短絡している配線を推定する半導体装置の不良解析をコンピュータに実行させるためのプログラムである。具体的に、この不良解析プログラムは、特定配線と隣接している複数の配線を抽出する処理と、論理シミュレーションにより、特定配線の電圧波形と、複数の配線のそれぞれの電圧波形を取得する処理とをコンピュータに実行させる。また、特定配線の電圧波形と、複数の配線のそれぞれの電圧波形とを比較することにより、異電圧時間帯を特定する処理と、特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する処理もコンピュータに実行させる。さらに、この不良解析プログラムは、異電圧時間帯に属する異常現象データと、異電圧時間帯を除く時間帯に属する異常現象データとに基づき、複数の配線のそれぞれについて、特定配線と短絡している可能性の指標となる指標データを算出する処理をコンピュータに実行させる。そして、この不良解析プログラムは、複数の配線のそれぞれについて算出した指標データを、複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも複数の配線特定データを出力する処理もコンピュータに実行させるものである。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
半導体装置の不良解析技術において、解析成功率の向上や解析時間の短縮を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】電子ビームテスティングについて説明する図である。
【図２】多層配線構造の一例を示す断面図である。
【図３】発光検出技術について説明する図である。
【図４】チャネル領域を流れる電子によって発光現象が生じるメカニズムを説明する図である。
【図５】ゲート電極に印加するゲート電圧と、発光強度との関係を示すグラフである。
【図６】集積回路の一部を構成するセル間の信号伝達経路の一例を示す図である。
【図７】複数のセル間を接続する配線を伝達する電圧波形の一例を示す図である。
【図８】集積回路の一部を構成するセル間の信号伝達経路の一例を示す図である。
【図９】複数のセル間を接続する配線を伝達する電圧波形の一例を示す図である。
【図１０】本発明の実施の形態１における技術的思想の概要を説明するための図である。
【図１１】解析対象配線（特定配線）と電源配線がショートしている場合において、解析対象配線の電圧波形、電源配線の電圧波形、および、時分割された発光データの関係を示す図である。
【図１２】解析対象配線（特定配線）とＧＮＤ配線がショートしている場合において、解析対象配線の電圧波形、ＧＮＤ配線の電圧波形、および、時分割された発光データの関係を示す図である。
【図１３】解析対象配線（特定配線）と配線（信号配線）がショートしている場合において、解析対象配線の電圧波形、配線の電圧波形、および、時分割された発光データの関係を示す図である。
【図１４】解析対象配線（特定配線）と他の配線（信号配線）がショートしている場合において、解析対象配線の電圧波形、他の配線の電圧波形、および、時分割された発光データの関係を示す図である。
【図１５】実施の形態１における不良解析システムのハードウェア構成の一例を示す図である。
【図１６】実施の形態１における不良解析制御部の機能ブロック図を示す図である。
【図１７】実施の形態１における不良解析方法を説明するフローチャートである。
【図１８】配線抽出部において、特定配線（解析対象配線）と短絡（ショート）している可能性が高い複数の相手候補配線を抽出する様子を示す図である。
【図１９】特定配線（解析対象配線）と、配線抽出部で抽出された複数の配線の電圧波形を取得する様子を示す図である。
【図２０】図１９に記載された電圧波形に基づいて、異電圧時間帯を算出した様子を示す図である。
【図２１】時分割で取得された発光データと、電源配線、ＧＮＤ配線、複数の配線のそれぞれについての異電圧時間帯とを示す図である。
【図２２】電源配線、ＧＮＤ配線、複数の配線のそれぞれについての指標データを示す表である。
【図２３】配線特定データと対応付けられた指標データの表示例を示す図である。
【図２４】配線特定データと対応付けられた指標データの表示例を示す図である。
【図２５】配線特定データと対応付けられた指標データの表示例を示す図である。
【図２６】ＥＢＡＣ解析技術のメカニズムを説明するための図である。
【図２７】従来技術における不良解析の流れを示すフローチャートである。
【図２８】実施の形態１における不良解析の流れを示すフローチャートである。
【図２９】ＬＶＰ解析のメカニズムを説明するための図である。
【図３０】実施の形態２における不良解析制御部の機能構成を示す機能ブロック図である。
【図３１】実施の形態２における不良解析方法の流れを示すフローチャートである。
【発明を実施するための形態】
【００１４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１５】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１６】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１７】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１９】
（実施の形態１）
＜発明の背景＞
従来、集積回路の半導体チップ内における信号伝達の状況を示す内部動作波形（動作タイミング波形）を観測する手法として、電子ビームテスティングと呼ばれる技術が使用されている。この電子ビームテスティングは、集積回路を構成する配線に電子ビームを照射し、照射した際に発生する２次電子の検出収量が配線に印加されている電位によって変化することを応用した解析手法であり、１３０ｎｍプロセス世代までは、現在も一般的な動作タイミング解析手法として活用されている。この電子ビームテスティングによれば、配線を伝達する内部動作波形を観測することができるので、内部動作波形の異常波形から配線のショート不良やオープン不良を推測することができる。
【００２０】
具体的に、この電子ビームテスティングについて説明する。図１は、電子ビームテスティングについて説明する図である。図１に示すように、例えば、半導体基板１Ｓには、集積回路の一部を構成する電界効果トランジスタが形成されている。この電界効果トランジスタは、半導体基板１Ｓ内に半導体領域であるソース領域ＳＲとドレイン領域ＤＲを有し、このソース領域ＳＲとドレイン領域ＤＲの間の領域がチャネル領域となる。そして、チャネル領域上には、ゲート絶縁膜ＧＯＸを介してゲート電極Ｇが形成されている。このように構成されている電界効果トランジスタには、配線が電気的に接続されている。例えば、ソース領域ＳＲには、ソース配線ＳＬが電気的に接続され、ドレイン領域ＤＲには、ドレイン配線ＤＬが電気的に接続されている。また、ゲート電極Ｇには、ゲート配線ＧＬが電気的に接続されている。これらのゲート配線ＧＬ、ドレイン配線ＤＬ、および、ソース配線ＳＬは、複数の配線層で構成され、配線層は層間絶縁膜ＩＬに形成される。なお、電界効果トランジスタがｎ型ＭＩＳＦＥＴ(Metal-Insulator-Semiconductor Field Effect Transistor)の場合、半導体基板１Ｓはｐ型のシリコン基板またはｐ型のウェル領域となり、ソース領域ＳＲおよびレイン領域ＤＲはｎ型の半導体領域となる。
【００２１】
ここで、例えば、ゲート電極Ｇに接続されているゲート配線ＧＬに印加される動作波形を観測することを考える。この場合、まず、図１に示すように、ＦＩＢ（Focused Ion Beam）加工によって、ゲート配線ＧＬに達する接続孔を形成し、その後、ＦＩＢＣＶＤ法（Focused Ion Beam Chemical Vapor Deposition）により、接続孔に金属膜を埋め込む。そして、金属膜を埋め込んだ接続孔上にパッドＦＰＤを形成する。これにより、ゲート配線ＧＬと電気的に接続されたパッドＦＰＤを層間絶縁膜の表面に形成することができる。
【００２２】
この状態で、電子ビーム照射・走査部ＥＢＵから電子ビームをパッドＦＰＤに照射する。このとき、集積回路を動作状態にしており、ゲート配線ＧＬには様々な動作電圧が印加されていることになる。つまり、ゲート配線ＧＬには、動作波形が伝達していることになる。ここで、電子ビームをパッドＦＰＤに照射する場合、パッドＦＰＤから２次電子が放出されるが、ゲート配線ＧＬに印加されている電圧によって周囲の電位が変化するため、２次電子の２次電子検出器ＳＥＤでの補足数が変化する。したがって、２次電子検出器ＳＥＤでの２次電子の補足数を解析することにより、解析対象となっているゲート配線ＧＬの電位が時間に対してどのように変化しているかを解析することができるのである。つまり、２次電子検出器ＳＥＤにおける２次電子の補足数を計測することにより、間接的に、ゲート配線ＧＬの動作波形を解析することができる。この結果、電子ビームテスティングによれば、解析対象となっているゲート配線ＧＬの動作波形に異常があるかを判断することができ、例えば、内部動作波形の異常波形が存在する場合には、この異常波形を解析することにより、ゲート配線ＧＬのショート不良やオープン不良を推測することができる。
【００２３】
ところが、１３０ｎｍプロセス世代から、配線層の多層化が進み、さらに、多層配線層の上層部に電源配線やＧＮＤ配線の幅広い配線を敷設する設計が採用されている。このことから、これまで実施してきた集束イオンビームによる加工で、解析対象配線から多層配線層の表面に引き上げる接続パッドの形成が困難な状況となっている。つまり、従来から使用されている電子ビームテスティングでは、解析対象配線と接続する接続パッドを多層配線層の表面に形成する必要があるが、配線の微細化および高密度化によって、解析対象配線と電気的に接続される接続パッドの形成が困難となってきている。つまり、配線の微細化および高密度化が進んでいる１３０ｎｍプロセス世代以降では、半導体チップの表面側から解析対象配線の動作波形を観測する電子ビームテスティングの使用が困難な状況になりつつある。
【００２４】
具体的に、図２は、多層配線構造の一例を示す断面図である。図２に示すように、半導体基板１Ｓ上に多層配線層ＭＬが形成されている。この場合、多層配線層ＭＬのうち下層に形成されている配線を解析対象配線とする場合、この下層に形成されている解析対象配線と接続する接続パッドを、他の配線と接続しないように多層配線層ＭＬの表面に引き出すことが困難であることがわかる。すなわち、図２に示すように、多層配線層ＭＬの層数の増加や配線の高密度化が進んでいることから、例えば、解析対象配線が比較的下層に形成されている場合には、この解析対象配線と電気的に接続する接続パッドの形成が困難になるのである。なお、図２は、層間絶縁膜ＩＬに形成された配線溝およびプラグ部に、例えば、金属膜を含む導電膜を埋め込むことにより、配線Ｌを形成する例を示している。
【００２５】
以上のことから、集積回路の微細化や高密度化に伴って、半導体チップの表面側から解析対象配線の動作波形を観測する電子ビームテスティングに代わるテスティング技術が必要とされている。
【００２６】
そこで、近年では、半導体チップの裏面、つまり、シリコン基板側から、集積回路の内部動作波形を観測する手法（裏面タイミング解析技術）の提案がいくつかなされている。例えば、裏面タイミング解析技術の最初の提案としてＰＩＣＡ（Pico-second Imaging for Circuit Analysis）が挙げられる。ＰＩＣＡは、動作させている集積回路を構成するトランジスタでの電位遷移時に電圧に依存した一定の確率で発生する発光を捉え、この発光を積算して動作タイミングを観察する手法である。つまり、ＰＩＣＡは、電位遷移時のタイミングでトランジスタから生じる発光を検出し、この発光から電位遷移時のタイミングを特定して内部動作波形を解析する手法である。そして、このＰＩＣＡの変形手法として、特定のトランジスタからの発光箇所をシャッタで選択して取り込むＴＲＥＭ（Time Resolved Emission Microscopy）と呼ばれる技術も提案されており、両者とも発光検出技術を適用した不良解析装置として実用化されている。また、トランジスタの活性領域と基板領域との境界に形成されるｐｎ接合にレーザ光を照射した際、このｐｎ接合で反射される反射レーザ光の強度や位相がｐｎ接合に印加されている電位によって変化する現象（Franz-Keldysh効果／自由キャリア吸収）を利用したＬＶＰ（Laser Voltage Probing）と呼ばれる解析手法がある。また、その変形技術として、周波数解析を利用したＬＶＩ（Laser Voltage Imaging）と呼ばれる解析手法も提案されており、両者とも不良解析装置として実用化されている。
【００２７】
今後、さらに困難となることが予想される不良解析のために、それぞれの解析手法の特徴を評価して、解析の守備範囲を拡大することが可能な手法を導入し、導入した手法を解析ツールとして活用展開する必要がある。本願発明では、特に、上述したＰＩＣＡ技術の応用範囲を検討するために実験を進めた結果、ＰＩＣＡ技術の応用展開として、今後の不良解析において実用化されると有効な手法となる技術的思想を見出した。
【００２８】
具体的に、ＰＩＣＡ技術は、発光検出技術を使用することにより、半導体チップの裏面から集積回路の内部動作波形を観測する手法であり、観測した内部動作波形（動作タイミング）の異常からショート不良やオープン不良を推測する不良解析技術である。この点に関し、本発明者は、ＰＩＣＡ技術で使用されている発光検出技術を、ショート不良に関係していると特定された特定配線と短絡している相手側の配線を推定する解析手法に応用することができることを見出したのである。つまり、本願発明は、ＰＩＣＡ技術で使用されている発光検出技術の応用範囲を広げる技術的思想であり、発光検出技術の不良解析技術への適用範囲を広げる点で、本願発明の技術的思想は有用性を有する。以下では、本願発明の技術的思想を説明する前に、まず、その前提となる発光検出技術について説明する。
【００２９】
＜発光検出技術＞
図３は、発光検出技術について説明する図である。図３に示すように、例えば、半導体基板１Ｓには、集積回路の一部を構成する電界効果トランジスタが形成されている。この電界効果トランジスタは、半導体基板１Ｓ内に半導体領域であるソース領域ＳＲとドレイン領域ＤＲを有し、このソース領域ＳＲとドレイン領域ＤＲの間の領域がチャネル領域となる。そして、チャネル領域上には、ゲート絶縁膜ＧＯＸを介してゲート電極Ｇが形成されている。このように構成されている電界効果トランジスタには、配線が電気的に接続されている。例えば、ソース領域ＳＲには、ソース配線ＳＬが電気的に接続され、ドレイン領域ＤＲには、ドレイン配線ＤＬが電気的に接続されている。また、ゲート電極Ｇには、ゲート配線ＧＬが電気的に接続されている。これらのゲート配線ＧＬ、ドレイン配線ＤＬ、および、ソース配線ＳＬは、複数の配線層で構成され、配線層は層間絶縁膜ＩＬに形成される。
【００３０】
ここで、電界効果トランジスタを動作させる場合、ソース領域ＳＲからドレイン領域ＤＲに向って電子が流れる。この電子がチャネル領域を流れることによって、発光現象が生じる。そして、この発光現象を光検出部ＬＤＵで検出する技術が発光検出技術である。
【００３１】
以下に、電子がチャネル領域を流れることによって発光現象が生じるメカニズムについて説明する。図４は、チャネル領域を流れる電子によって発光現象が生じるメカニズムを説明する図である。図４において、ゲート電極Ｇには、ゲート電圧ＶＧが印加されるように構成されている。また、ソース領域ＳＲは接地電位に固定され、かつ、ドレイン領域ＤＲには、ドレイン電圧ＶＤが印加されるように構成されている。例えば、ドレイン領域ＤＲに正電圧のドレイン電圧ＶＤを印加した状態で、ゲート電極Ｇに印加するゲート電圧ＶＧを大きくしていくと、ゲート電極Ｇ直下の半導体基板１Ｓの表面を電子が流れ始める。すなわち、ゲート電極Ｇに印加するゲート電圧ＶＧを徐々に上昇させていくと、ソース領域ＳＲからゲート電極Ｇの直下領域を通ってドレイン領域ＤＲに電子が流れる。つまり、電子は、ソース領域ＳＲとドレイン領域ＤＲの間に印加されている電位差によって加速されながらゲート電極Ｇの直下領域を通ってドレイン領域ＤＲへ流れることになる。このとき、加速された電子の一部は、ゲート電極Ｇの直下領域に存在するシリコン結晶に衝突するが、加速されている電子のエネルギーが高くなっている場合（ホットエレクトロン）には、電子がシリコン結晶に衝突することにより、インパクトイオン化が生じる。つまり、加速された電子がシリコン結晶に衝突することにより、シリコン結晶に存在する電子が弾き飛ばされて正孔・電子対が発生する。そして、発生した正孔・電子が再結合することにより発光現象が生じるのである。実際には、発生した正孔と電子は、互いに逆方向に進行するため、同時に発生した正孔と電子が再結合する確率は低いが、図４では、簡略化して、同時に発生した正孔と電子が再結合するように図示している。実際には、ある箇所でのインパクトイオン化によって発生した電子と、別の箇所でのインパクトイオン化によって発生した正孔が衝突することにより再結合が起こり、これによって発光現象が生じる。
【００３２】
ここで、重要な点は、上述した発光現象の発光強度が、ゲート電極Ｇに印加するゲート電圧ＶＧの大きさに依存している点である。この点について説明する。図５は、ゲート電極Ｇに印加するゲート電圧ＶＧと、発光強度との関係を示すグラフである。図５において、横軸はゲート電圧ＶＧ（Ｖ）を示しており、縦軸は発光強度（任意単位）を示している。図５に示すように、ゲート電圧ＶＧが０Ｖ近傍の場合、発光強度はほとんどゼロに等しく、その後、ゲート電圧ＶＧが大きくなるにしたがって、発光強度が増加する。そして、ゲート電圧ＶＧがドレイン電圧ＶＤの半分程度になったとき、発光強度が最も大きくなり、その後、ゲート電圧ＶＧが増加するにしたがって、発光強度が減少していることがわかる。
【００３３】
このような現象が生じる理由は、以下のように考えることができる。つまり、ゲート電極Ｇに印加されるゲート電圧ＶＧが０Ｖ近傍の場合、電界効果トランジスタはオフしている。このため、ゲート電極Ｇの直下領域にはチャネル領域が形成されず、ソース領域ＳＲとドレイン領域ＤＲの間に電位差があっても電流は流れない。このようにゲート電圧ＶＧが０Ｖ近傍の場合には、そもそも、ゲート電極Ｇの直下領域を電子がほとんど通過しないため、電子がシリコン結晶に衝突することで正孔・電子対が発生することもほとんどない。この結果、ゲート電圧ＶＧが０Ｖ近傍の場合には、発光現象が生じないと考えられる。
【００３４】
続いて、ゲート電圧ＶＧがドレイン電圧ＶＤの半分程度に上昇した場合を考える。このときのゲート電圧ＶＧは中間電圧と呼ばれる。ゲート電圧ＶＧが中間電圧近傍になっている場合、ゲート電極Ｇの直下領域には、完全な反転層からなるチャネル領域は形成されていないが、チャネル領域が形成される初期段階（不完全なチャネル領域が形成されている段階）にある。このため、ソース領域ＳＲとドレイン領域ＤＲの間を徐々に電流が流れ始めることになる。すなわち、ゲート電圧ＶＧが中間電圧の場合、ゲート電極Ｇの直下領域を電子が通過し始める。この結果、ゲート電極Ｇの直下領域を流れる電子は、ソース領域ＳＲとドレイン領域ＤＲの間に電位差によって加速されることになる。ここで、ゲート電圧ＶＧが中間電圧の場合、チャネル領域が形成される初期段階にあるため、完全な反転層が形成される場合と比較して抵抗が高くなっている状態にあると考えられる。抵抗が高いということは、電子がシリコン結晶に衝突する頻度が大きくなることを意味しており、これによって、加速された電子がシリコン結晶に衝突してインパクトイオン化が生じる可能性が高まるのである。この結果、ゲート電圧ＶＧが中間電圧の場合、インパクトイオン化による正孔・電子対が大量に発生し、これによって、正孔と電子の再結合の確率が上昇する。このことから、正孔と電子の再結合に起因した発光が増加するため、発光強度が増加するものと考えられる。
【００３５】
次に、ゲート電圧ＶＧがドレイン電圧ＶＤ程度に上昇した場合を考える。この場合、ゲート電極Ｇの直下領域には、完全な反転層からなるチャネル領域が形成される。このため、ソース領域ＳＲとドレイン領域ＤＲの間を電流が流れることになる。この結果、ゲート電極Ｇの直下領域を流れる電子は、ソース領域ＳＲとドレイン領域ＤＲの間に電位差によって加速されることになる。ところが、ゲート電圧ＶＧがドレイン電圧ＶＤ程度に上昇した場合、ゲート電極Ｇの直下領域には、完全な反転層からなるチャネル領域が形成されており、この完全な反転層からなるチャネル領域の抵抗は低くなっている。つまり、抵抗が低くなるということは、電子がシリコン結晶に衝突する頻度が小さくなることを意味しており、これによって、加速された電子がシリコン結晶に衝突してインパクトイオン化が生じる可能性が小さくなるのである。この結果、ゲート電圧ＶＧがドレイン電圧ＶＤ程度に上昇した場合、インパクトイオン化による正孔・電子対の発生が減少し、これによって、正孔と電子の再結合の確率が低下する。このことから、正孔と電子の再結合に起因した発光が減少するため、発光強度が小さくなるものと考えられる。
【００３６】
以上のことから、ゲート電極Ｇの直下領域で発生する発光現象は、ゲート電極Ｇに印加されているゲート電圧ＶＧが中間電圧になっている場合に生じやすくなる傾向があることがわかる。
【００３７】
続いて、上述した発光現象が集積回路の不良解析にどのように利用されているかについて説明する。図６は、集積回路の一部を構成するセル間の信号伝達経路の一例を示す図である。図６において、セルＣＬ１とセルＣＬ２が配線で接続されており、セルＣＬ２とセルＣＬ３が配線で接続されている。ここで、セルとは、複数のトランジスタを含む一定の機能を有する回路として定義される。また、ここでは、セルＣＬ１〜セルＣＬ３を構成されている回路は、例えば、ロジック回路（デジタル回路）から構成されていることを前提としている。このロジック回路では、セル間を接続する配線は、トランジスタのゲート電極と電気的に接続されるように構成されている。
【００３８】
まず、図６に示すように、セルＣＬ１とセルＣＬ２との間の配線を信号が伝達する場合に着目する。具体的には、セルＣＬ１からＨｉｇｈ信号（高電圧ＶＨ）とＬｏｗ信号（低電圧ＶＬ）が交互に変化する信号が出力されるとする。この場合、Ｈｉｇｈ信号（高電圧ＶＨ）とＬｏｗ信号（低電圧ＶＬ）が交互に変化する信号が、セルＣＬ１とセルＣＬ２の間の配線を伝達して、セルＣＬ２に入力される。
【００３９】
この場合、セルＣＬ１とセルＣＬ２の間の配線では、図７に示すような電圧波形が観測される。図７は、セルＣＬ１とセルＣＬ２の間を接続する配線を伝達する電圧波形の一例を示す図である。図７に示すように、セルＣＬ１とセルＣＬ２の間を接続する配線には、Ｌｏｗ信号（低電圧ＶＬ）とＨｉｇｈ信号（高電圧ＶＨ）が交互に変化する信号が印加される。このとき、例えば、Ｌｏｗ信号（低電圧ＶＬ）からＨｉｇｈ信号（高電圧ＶＨ）に遷移する現象や、Ｈｉｇｈ信号（高電圧ＶＨ）からＬｏｗ信号（低電圧ＶＬ）に遷移する現象が生じることになる。この遷移現象の過程においては、必ず、高電圧ＶＨと低電圧ＶＬの間の中間電圧ＶＭを通過する時間が存在することになる。この結果、セルＣＬ１とセルＣＬ２とを接続する配線に中間電圧ＶＭが印加されることになり、この中間電圧ＶＭが印加されている状態では、セルＣＬ１とセルＣＬ２とを接続する配線に接続されているトランジスタのゲート電極直下で発光現象が生じる可能性がある。実際に電源電圧に依存して、１０万回から１００万回に１回程度、発光現象が生じる。発光現象の発生確率が低いため、実際には、テスタでパターンをループさせて、一定時間の情報を加算することが行われている。このようにして、電圧の遷移現象の過程で発光現象が生じるため、この発光現象を観測することにより、間接的に電圧の遷移タイミングを特定することができる。すなわち、発光現象が生じた場合、そのタイミングで電圧の遷移が生じているということがわかるため、発光現象を検出して解析することにより、配線を伝達する信号の動作波形を獲得することができる。そして、この獲得した動作波形（動作タイミング）を解析することにより、動作波形の異常を検出することができる。このような技術がＰＩＣＡやＴＲＥＭとして知られている。
【００４０】
上述したように、トランジスタのゲート電極直下で発生する発光現象を利用して、配線を伝達する信号の動作波形を解析する不良解析技術は知られているが、さらに、本発明者は、発光現象を動作タイミングとは別の不良解析技術に利用する知見を見出している。以下に、この知見について説明する。
【００４１】
図８は、集積回路の一部を構成するセル間の信号伝達経路の一例を示す図である。図８において、セルＣＬ１とセルＣＬ３が配線で接続されており、セルＣＬ２とセルＣＬ４が配線で接続されている。図８では、説明を簡単にするため、注目している時間帯において、セルＣＬ１からは、固定されたＨｉｇｈ信号（高電圧ＶＨ）が出力され、セルＣＬ２からは、固定されたＬｏｗ信号（低電圧ＶＬ）が出力されるものとする。この状態で、セルＣＬ１とセルＣＬ３とを接続する配線と、セルＣＬ２とセルＣＬ４とを接続する配線との間にショート箇所ＳＴが存在すると仮定する。この場合、Ｈｉｇｈ信号（高電圧ＶＨ）とＬｏｗ信号（低電圧ＶＬ）が接触しているため、セルＣＬ１とセルＣＬ３とを接続する配線と、セルＣＬ２とセルＣＬ４とを接続する配線には、中間電圧ＶＭが印加されることになる。つまり、セルＣＬ３およびセルＣＬ４には、中間電圧ＶＭが入力されることになる。
【００４２】
この場合、例えば、セルＣＬ１とセルＣＬ３を接続する配線では、図９に示すような電圧波形が観測される。図９は、セルＣＬ１とセルＣＬ３の間を接続する配線を伝達する電圧波形の一例を示す図である。図９に示すように、セルＣＬ１とセルＣＬ３の間を接続する配線には、中間電圧ＶＭが印加されることになる。この結果、セルＣＬ１とセルＣＬ３とを接続する配線に接続されているトランジスタのゲート電極直下で発光現象が生じる可能性がある。特に、注目している時間帯において、セルＣＬ１からは、固定されたＨｉｇｈ信号（高電圧ＶＨ）が出力され、セルＣＬ２からは、固定されたＬｏｗ信号（低電圧ＶＬ）が出力されている。このため、この時間帯においては、セルＣＬ１とセルＣＬ３の間を接続する配線には、常に、中間電圧ＶＭが印加されることになり、発光現象の発生確率が高まることになる。つまり、図８に示すようなショート箇所ＳＴが存在する場合の発光現象では、図６に示すような電圧の遷移現象の過程で発生する発光現象と比較して強度の高い発光現象を検出することが可能となる。このように、例えば、配線間にショート箇所ＳＴが存在する場合、ショート不良となっている配線間に異電圧が印加されている状態では、ショート不良によって、それぞれの配線に中間電圧ＶＭが印加されることになり、これによって、発光現象が生じるのである。
【００４３】
これにより、本発明者は、例えば、ショート不良に関係すると特定された特定配線が存在し、この特定配線と短絡している可能性のある複数の配線が抽出されている場合、これらの複数の配線のうちのどの配線が特定配線と短絡している可能性が高いかを推測する不良解析技術に発光現象とそのタイミングとを利用できるのではないかという知見を見出し、この知見に基づいて、本実施の形態１における技術的思想を想到している。以下に、本実施の形態１における技術的思想について説明する。
【００４４】
＜実施の形態１における技術的思想の概要＞
本実施の形態１における技術的思想は、例えば、故障診断によって不良候補配線が抽出され、抽出された不良候補配線の中から、ショート不良に関係する配線（特定配線）が特定できている場合、その特定配線に短絡（ショート）している相手の配線を効率良く特定することを目的になされたものである。この目的を実現するために、本実施の形態１における技術的思想では、一定の長さを有するテストパターンを繰り返して掃引した状態で、発光検出を実施し、それぞれの時間で発生するフォトン（光子）をカウントとして積算する。また、その際に、論理シミュレーションで求めた特定配線の電圧波形と、それぞれの時間で発生するフォトンを照合することにより、特定配線と短絡（ショート）している相手の配線を推定する手法となっている。
【００４５】
具体的に、図面を参照しながら、本実施の形態１における技術的思想を説明する。図１０は、本実施の形態１における技術的思想の概要を説明するための図である。図１０において、上段に記載されている図は、ショート不良に関係すると特定された特定配線の配線パターン例を図示したものであり、この特定配線を解析対象配線ＡＳＬと呼ぶことにする。まず、図１０の上段左側に記載されている図は、解析対象配線ＡＳＬの端部に接続されているゲート電極で発光現象が生じている様子を示す図であり、図１０の上段右側に記載されている図は、解析対象配線ＡＳＬの端部に接続されているゲート電極で発光現象が生じていない様子を示す図である。実際に、テストパターンを掃引して解析対象配線ＡＳＬに印加すると、時間によって、解析対象配線ＡＳＬの端部に接続されているゲート電極直下で発光現象が生じたり、発光現象が生じなかったりする。
【００４６】
図１０の中段に記載されている図は、解析対象配線ＡＳＬに接続されているゲート電極直下での各時間における発光検出結果を示す発光データＥＬＤである。図１０の中段に記載されている図において、波形が形成されている時分割領域は、発光現象が生じていることを示しており、所定の発光強度を示す発光データＥＬＤが検出されている。一方、波形が形成されていない時分割領域は、発光現象が生じていないことを示しており、発光データＥＬＤが検出されていない。ここで、発光データＥＬＤは、検出される光強度を示すデータであるが、言い換えれば、一定の強度を有する光をフォトン（光子）と考えて量子化すれば、発光データＥＬＤは、フォトンの数としての意味を有することになる。例えば、発光データＥＬＤの大きさが１０ｍＶである場合、１つのフォトンと光強度を２ｍＶとすると、１０ｍＶの光強度を有する発光データＥＬＤは、５つのフォトンを有する発光データＥＬＤということができる。この発光データＥＬＤは、所定の時間毎に検出された光強度からなるデータであり、時分割されたデータということができる。
【００４７】
さらに、図１０の下段に記載されている図は、解析対象配線ＡＳＬに対して論理シミュレーションを実施することにより、正常な状態で観測されるべき電圧波形ＶＷを示している。この電圧波形ＶＷは、例えば、Ｌｏｗ信号（低電圧）とＨｉｇｈ信号（高電圧）の組み合わせ（パターン）から構成されている。
【００４８】
上述した状態において、図１０の中段に記載されている時分割された発光データＥＬＤと、論理シミュレーションを実施することにより得られた電圧波形ＶＷ（図１０の下段に記載されている図）とを照らし合わせて見た。この結果、図１０に示すように、解析対象配線ＡＳＬの電圧が低電位（Ｌｏｗ信号）の場合に主に発光現象が検出されているのに対し、解析対象配線ＡＳＬの電圧が高電圧（Ｈｉｇｈ信号）の場合には、ほとんど発光現象が検出されていないことがわかった。
【００４９】
ここで、この解析対象配線ＡＳＬを別の解析手法（例えば、ＥＢＡＣ（Electron Beam Absorbed Current）解析）で調査した結果、解析対象配線ＡＳＬのショート相手が電源配線であることが判明した。上述したＥＢＡＣ解析とは、半導体チップに照射した電子ビームが配線に吸収され、吸収された電子をプローブで検出し、電子ビームの走査に同期して２次元表示することにより、電流経路を可視化する解析手法である。このＥＢＡＣ解析では、ショート相手からも電流が流れ込むため、解析対象配線ＡＳＬを観察すると、ショート相手の配線も可視化されることから、ショート相手の配線を特定することができる。
【００５０】
このことから、図１０に示すように、解析対象配線ＡＳＬの電圧が低電位（Ｌｏｗ信号）の場合に主に発光現象が検出されているのに対し、解析対象配線ＡＳＬの電圧が高電圧（Ｈｉｇｈ信号）の場合には、ほとんど発光現象が検出されていないという現象が生じる理由は以下のように推測することができる。すなわち、解析対象配線ＡＳＬが電源配線とショートしている場合、解析対象配線ＡＳＬの電圧が高電圧（Ｈｉｇｈ信号）となるタイミングでは、解析対象配線ＡＳＬと電源配線とが同電位となるため、解析対象配線ＡＳＬの端部に接続されているゲート電極にも高電圧（Ｈｉｇｈ信号）が印加され、ゲート電極直下で発光現象はほとんど生じないものと考えられる。一方、解析対象配線ＡＳＬの電圧が低電圧（Ｌｏｗ信号）となるタイミングでは、解析対象配線ＡＳＬと電源配線とが異電圧となるが、ショートしているため、解析対象配線ＡＳＬの電圧は、高電圧（Ｈｉｇｈ信号）と低電圧（Ｌｏｗ信号）の中間である中間電圧になると考えられる。この結果、解析対象配線ＡＳＬの端部に接続されているゲート電極にも中間電圧が印加され、ゲート電極直下でホットキャリアが発生して発光現象が生じたものと考えられる。
【００５１】
したがって、本実施の形態１のように、解析対象配線ＡＳＬの電圧が低電位（Ｌｏｗ信号）の場合に主に発光現象が検出されているのに対し、解析対象配線ＡＳＬの電圧が高電圧（Ｈｉｇｈ信号）の場合には、ほとんど発光現象が検出されていないという現象が生じることを把握できれば、解析対象配線ＡＳＬが電源配線と短絡（ショート）していることを推測することができるのである。さらに、このメカニズムによれば、解析対象配線ＡＳＬのショート相手がＧＮＤ配線の場合には、ショート相手が電源配線の場合とは逆に、解析対象配線ＡＳＬの電圧が高電位（Ｈｉｇｈ信号）の場合に主に発光現象が検出されているのに対し、解析対象配線ＡＳＬの電圧が低電圧（Ｌｏｗ信号）の場合には、ほとんど発光現象が検出されていないことが推察され、実際に、実験でも確認されている。また、解析対象配線ＡＳＬのショート相手が他の信号配線の場合には、お互いの電圧関係が逆転しているタイミングで主に発光現象が生じるものと推察され、実際に、実験でも確認されている。
【００５２】
以上のことから、本実施の形態１における技術的思想は、ショート不良に関係する配線である解析対象配線ＡＳＬ（特定配線）が判明していることを前提として、この解析対象配線ＡＳＬの電圧変化を論理シミュレーションから求めた電圧波形と、集積回路を動作させた際に、解析対象配線ＡＳＬと電気的に接続されているゲート電極直下で発生する発光現象を時分割で検出した発光データとを対照することに特徴がある。この特徴により、本実施の形態１における技術的思想によれば、発光現象を利用することにより、解析対象配線ＡＳＬのショート相手を推定する解析手法を具現化できることがわかる。
【００５３】
発光現象と論理シミュレーションから求めた電圧波形との関係をまとめると、以下のようになる。図１１は、解析対象配線（特定配線）と電源配線がショートしている場合において、解析対象配線の電圧波形、電源配線の電圧波形、および、時分割された発光データの関係を示す図である。図１１において、上段に解析対象配線の電圧波形が記載され、中段に電源配線の電圧波形が記載されている。さらに、図１１の下段に時分割された発光データが記載されている。図１１に示すように、解析対象配線の電圧が低電位（Ｌｏｗ信号）の場合に主に発光現象が検出されているのに対し、解析対象配線の電圧が高電圧（Ｈｉｇｈ信号）の場合には、ほとんど発光現象が検出されていないという現象が生じていることがわかる。言い換えれば、このような現象が生じる場合には、解析対象配線が電源配線とショートしていると推察することができることになる。すなわち、解析対象配線（特定配線）は、電源配線とショートしているため低電圧ＶＬとなるべき時間帯に低電圧ＶＬにならず、中間電圧付近まで電圧が上昇しており、これによって、発光現象が検出されていると推察される。
【００５４】
次に、図１２は、解析対象配線（特定配線）とＧＮＤ配線がショートしている場合において、解析対象配線の電圧波形、ＧＮＤ配線の電圧波形、および、時分割された発光データの関係を示す図である。図１２において、上段に解析対象配線の電圧波形が記載され、中段にＧＮＤ配線の電圧波形が記載されている。さらに、図１２の下段に時分割された発光データが記載されている。図１２に示すように、解析対象配線の電圧が高電位（Ｈｉｇｈ信号）の場合に主に発光現象が検出されているのに対し、解析対象配線の電圧が低電圧（Ｌｏｗ信号）の場合には、ほとんど発光現象が検出されていないという現象が生じていることがわかる。言い換えれば、このような現象が生じる場合には、解析対象配線がＧＮＤ配線とショートしていると推察することができることになる。すなわち、解析対象配線（特定配線）は、ＧＮＤ配線とショートしているため、高電圧ＶＨとなるべき時間帯に高電圧ＶＨにならず中間電圧付近まで電圧が降下しており、これによって、発光現象が検出されていると推察される。
【００５５】
続いて、図１３は、解析対象配線（特定配線）と配線Ａ（信号配線）がショートしている場合において、解析対象配線の電圧波形、配線Ａの電圧波形、および、時分割された発光データの関係を示す図である。図１３において、上段に解析対象配線の電圧波形が記載され、中段に配線Ａの電圧波形が記載されている。さらに、図１３の下段に時分割された発光データが記載されている。図１３に示すように、解析対象配線の電圧が配線Ａの電圧と異電圧となる時間帯で主に発光現象が検出されているのに対し、解析対象配線の電圧が配線Ａの電圧と同電圧となる時間帯では、ほとんど発光現象が検出されていないという現象が生じていることがわかる。言い換えれば、このような現象が生じる場合には、解析対象配線が配線Ａとショートしていると推察することができることになる。
【００５６】
同様に、図１４は、解析対象配線（特定配線）と配線Ｂ（信号配線）がショートしている場合において、解析対象配線の電圧波形、配線Ｂの電圧波形、および、時分割された発光データの関係を示す図である。図１４において、上段に解析対象配線の電圧波形が記載され、中段に配線Ｂの電圧波形が記載されている。さらに、図１４の下段に時分割された発光データが記載されている。図１４に示すように、解析対象配線の電圧が配線Ｂの電圧と異電圧となる時間帯で主に発光現象が検出されているのに対し、解析対象配線の電圧が配線Ｂの電圧と同電圧となる時間帯では、ほとんど発光現象が検出されていないという現象が生じていることがわかる。言い換えれば、このような現象が生じる場合には、解析対象配線が配線Ｂとショートしていると推察することができることになる。
【００５７】
このように、解析対象配線とショート相手と推測される配線の電圧状態（論理状態）が異なる時間帯を把握し、その時間帯で発生する発光現象の頻度（確率）を調査することにより、解析対象配線に対して、どの配線がショートしているのかを推定できることがわかる。
【００５８】
＜実施の形態１における不良解析装置のハードウェア構成＞
以下では、上述した本実施の形態１における技術的思想を具現化した不良解析装置の構成について説明する。まず、始めに、本実施の形態１における不良解析装置のハードウェア構成について説明する。
【００５９】
図１５は、本実施の形態１における不良解析システムのハードウェア構成の一例を示す図である。なお、図１５に示す構成は、あくまでも不良解析システムのハードウェア構成の一例を示すものであり、不良解析システムのハードウェア構成は、図１５に記載されている構成に限らず、他の構成であってもよい。
【００６０】
図１５において、本実施の形態１における不良解析システムは、テスタＴＥＳＴと、発光検出装置ＥＬＡと、不良解析制御部ＢＡＳとを有している。
【００６１】
テスタＴＥＳＴは、不良品として認定された半導体装置の電気的特性検査を実施するように構成されている。具体的には、ソケットに不良品となっている半導体装置を挿入し、この状態で半導体装置へテストパターンを入力して、半導体装置からのテスタフェイルログデータを取得するように構成されている。そして、テスタＴＥＳＴは、不良解析制御部ＢＡＳと接続されており、半導体装置に対して電気的特性を実施することにより取得したテスタフェイルログデータを不良解析制御部ＢＡＳへ出力するように構成されている。このテスタフェイルログデータとは、正常な半導体装置から出力されるデータとは異なる異常データを言うものとする。
【００６２】
発光検出装置ＥＬＡは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体デバイスから発生する微弱な光を検出することができるように構成されており、例えば、微弱な光を高感度で検出することができるエミッション顕微鏡からなる発光検出部を含んでいる。さらに、発光検出装置ＥＬＡは、発光検出部で検出した微弱な光から電気信号である発光データを生成する光電変換部を有している。この発光検出装置ＥＬＡでは、例えば、半導体デバイスの内部で発生した微弱な光を発光検出部で検出し、発光検出部で検出した微弱な光を光電変換部で電気信号からなる発光データに変換するように構成されている。そして、発光検出装置ＥＬＡは、変換した発光データを不良解析制御部ＢＡＳへ出力するように構成されている。なお、発光検出装置ＥＬＡは、時分割しない状態での発光データの取得や、時分割した状態での発光データの取得のいずれも可能なように構成されている。
【００６３】
不良解析制御部ＢＡＳは、プログラムを実行するＣＰＵ（Central Processing Unit）１を備えている。このＣＰＵ１は、バス１３を介して、例えば、ＲＯＭ（Read Only Memory）２、ＲＡＭ（Random Access Memory）３、および、ハードディスク装置１２と電気的に接続されており、これらのハードウェアデバイスを制御するように構成されている。
【００６４】
また、ＣＰＵ１は、バス１３を介して入力装置や出力装置とも接続されている。入力装置の一例としては、キーボード５、マウス６、通信ボード７、および、スキャナ１１などを挙げることができる。一方、出力装置の一例としては、ディスプレイ４、通信ボード７、および、プリンタ１０などを挙げることができる。さらに、ＣＰＵ１は、例えば、リムーバルディスク装置８やＣＤ／ＤＶＤ−ＲＯＭ装置９と接続されていてもよい。
【００６５】
不良解析制御部ＢＡＳは、テスタＴＥＳＴや発光検出装置ＥＬＡと接続されているが、不良解析制御部ＢＡＳがテスタＴＥＳＴや発光検出装置ＥＬＡと直接接続されていてもよいし、ネットワークを介して接続されていてもよい。例えば、ネットワークを介して接続されている場合、不良解析制御部ＢＡＳの一部を構成する通信ボード７は、ＬＡＮ（ローカルエリアネットワーク）、ＷＡＮ（ワイドエリアネットワーク）やインターネットに接続されている。
【００６６】
ＲＡＭ３は、揮発性メモリの一例であり、ＲＯＭ２、リムーバルディスク装置８、ＣＤ／ＤＶＤ−ＲＯＭ装置９、ハードディスク装置１２の記録媒体は、不揮発性メモリの一例である。これらの揮発メモリや不揮発性メモリによって、不良解析制御部ＢＡＳの記憶装置が構成される。
【００６７】
ハードディスク装置１２には、例えば、オペレーティングシステム（ＯＳ）１２１、プログラム群１２２、および、ファイル群１２３が記憶されている。プログラム群１２２に含まれるプログラムは、ＣＰＵ１がオペレーティングシステム１２１を利用しながら実行する。また、ＲＡＭ３には、ＣＰＵ１に実行させるオペレーティングシステム１２１のプログラムやアプリケーションプログラムの少なくとも一部が一次的に格納されるとともに、ＣＰＵ１による処理に必要な各種データが格納される。
【００６８】
ＲＯＭ２には、ＢＩＯＳ（BASic Input Output System）プログラムが記憶され、ハードディスク装置１２には、ブートプログラムが記憶されている。不良解析制御部ＢＡＳの起動時には、ＲＯＭ２に記憶されているＢＩＯＳプログラムおよびハードディスク装置１２に記憶されているブートプログラムが実行され、ＢＩＯＳプログラムおよびブートプログラムにより、オペレーティングシステム１２１が起動される。
【００６９】
プログラム群１２２には、不良解析制御部ＢＡＳの機能を実現するプログラムが記憶されており、このプログラムは、ＣＰＵ１により読み出されて実行される。また、ファイル群１２３には、ＣＰＵ１による処理の結果を示す情報、データ、信号値、変数値やパラメータがファイルの各項目として記憶されている。
【００７０】
ファイルは、ハードディスク装置１２やメモリなどの記録媒体に記憶される。ハードディスク装置１２やメモリなどの記録媒体に記憶された情報、データ、信号値、変数値やパラメータは、ＣＰＵ１によりメインメモリやキャッシュメモリに読み出され、抽出・検索・参照・比較・演算・処理・編集・出力・印刷・表示に代表されるＣＰＵ１の動作に使用される。例えば、上述したＣＰＵ１の動作の間、情報、データ、信号値、変数値やパラメータは、メインメモリ、レジスタ、キャッシュメモリ、バッファメモリなどに一次的に記憶される。
【００７１】
不良解析制御部ＢＡＳの機能は、ＲＯＭ２に記憶されたファームウェアで実現されていてもよいし、あるいは、ソフトウェアのみ、素子・デバイス・基板・配線に代表されるハードウェアのみ、ソフトウェアとハードウェアとの組み合わせ、さらには、ファームウェアとの組み合わせで実現されていてもよい。ファームウェアとソフトウェアは、プログラムとして、ハードディスク装置１２、リムーバルディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭなどに代表される記録媒体に記憶される。プログラムは、ＣＰＵ１により読み出されて実行される。すなわち、プログラムは、コンピュータを不良解析制御部ＢＡＳとして機能させるものである。
【００７２】
このように、本実施の形態１における不良解析制御部ＢＡＳは、処理装置であるＣＰＵ１、記憶装置であるハードディスク装置１２やメモリ、入力装置であるキーボード、マウス、通信ボード、出力装置であるディスプレイ、プリンタ、通信ボードを備えるコンピュータであり、不良解析制御部ＢＡＳの各機能を、上述した処理装置、記憶装置、入力装置、および、出力装置を利用して実現するものである。
【００７３】
＜実施の形態１における不良解析装置の機能構成＞
続いて、本実施の形態１における不良解析制御部ＢＡＳの機能構成について説明する。図１６は、本実施の形態１における不良解析制御部ＢＡＳの機能ブロック図を示す図である。図１６において、本実施の形態１における不良解析制御部ＢＡＳは、故障診断部ＢＤＵ、発光検出部ＥＬＵ、配線特定部ＬＩＵ、配線抽出部ＬＡＵ、波形取得部ＤＡＵ、波形比較部ＤＣＵ、異電圧時間帯算出部ＤＶＵ、時分割発光データ取得部ＴＳＥＵ、指標データ算出部ＩＤＸＵ、指標データ出力部ＯＵＴＵとを有している。
【００７４】
故障診断部ＢＤＵは、まず、機能不良と判断された半導体装置の電気的特性検査を実施するテスタＴＥＳＴから出力されるテスタフェイルログデータを入力し、入力したテスタフェイルログデータに基づいてソフトウェア解析することにより、例えば、ショート不良に関係していると推測される不良候補配線を抽出するように構成されている。具体的には、テスタフェイルログデータを解析することにより、半導体装置に形成されている集積回路の中のどの論理回路が機能不良になっているか判断し、この機能不良となっている論理回路に接続する複数の配線を不良候補配線として抽出するように構成されている。
【００７５】
発光検出部ＥＬＵは、例えば、発光検出装置ＥＬＡで、検査対象となっている半導体チップに対して、異常電流の流れるテストパターンを印加した状態、あるいは、異常電流の流れるテストパターンを含むパターンを繰り返し掃引して印加した状態に設定し、集積回路を形成した半導体チップからの発光を検出すると、例えば、発光検出装置ＥＬＡから発光の位置情報を含むデータを取得するように構成されている。この発光の位置情報を含むデータは、時分割データではないデータとなっている。
【００７６】
配線特定部ＬＩＵは、故障診断部ＢＤＵにより、ショート不良に関係しているとして抽出された複数の不良候補配線のレイアウトパターンと、発光検出部ＥＬＵで取得した発光の位置情報とを対照して、複数の不良候補配線から、特に、ショート不良に関係している可能性が最も高い特定配線（解析対象配線）を特定するように構成されている。
【００７７】
配線抽出部ＬＡＵは、配線特定部ＬＩＵで特定した特定配線（解析対象配線）と短絡（ショート）している可能性が高い複数の配線を抽出するように構成されている。具体的に、配線抽出部ＬＡＵは、配線のレイアウトデータを使用することにより、特定配線（解析対象配線）と同層で隣接している複数の配線を抽出するように構成されている。
【００７８】
波形取得部ＤＡＵは、特定配線（解析対象配線）と、配線抽出部ＬＡＵで抽出された複数の配線の電圧波形を取得するように構成されている。具体的に、波形取得部ＤＡＵは、論理シミュレーションにより、特定配線（解析対象配線）に印加される電圧波形と、配線抽出部ＬＡＵで抽出された複数の配線のそれぞれの電圧波形を取得するようになっている。
【００７９】
波形比較部ＤＣＵは、波形取得部ＤＡＵで取得したそれぞれの電圧波形を比較するように構成されている。例えば、特定配線（解析対象配線）に印加される電圧波形と、配線抽出部ＬＡＵで抽出された複数の配線のそれぞれの電圧波形とを比較するように構成されている。
【００８０】
異電圧時間帯算出部ＤＶＵは、波形比較部ＤＣＵにおける電圧波形の比較結果に基づいて、異電圧時間帯を算出するように構成されている。具体的に、異電圧時間帯算出部ＤＶＵは、特定配線（解析対象配線）に印加される電圧波形と、配線抽出部ＬＡＵで抽出された複数の配線のそれぞれの電圧波形との比較に基づいて、異電圧時間帯を算出するように構成されている。ここで、異電圧時間帯は、例えば、特定配線（解析対象配線）に「Ｈｉｇｈ信号（高電圧）」が印加され、かつ、配線抽出部ＬＡＵで抽出された配線に「Ｌｏｗ信号（低電圧）」が印加されている時間帯、あるいは、特定配線（解析対象配線）に「Ｌｏｗ信号（低電圧）」が印加され、かつ、配線抽出部ＬＡＵで抽出された配線に「Ｈｉｇｈ信号（高電圧）」が印加されている時間帯として定義される。すなわち、異電圧時間帯とは、特定配線（解析対象配線）と、配線抽出部ＬＡＵで抽出された配線とに印加される電圧が異なる時間帯ということができる。
【００８１】
時分割発光データ取得部ＴＳＥＵは、発光検出部ＥＬＵで検出した発光に着目し、この発光箇所における発光データを時分割で取得するように構成されている。すなわち、時分割発光データ取得部ＴＳＥＵは、発光検出装置ＥＬＡから時分割の発光データを取得するようになっている。この発光データの取得には、例えば、ＰＩＣＡまたはＴＲＥＭと呼ばれるフォトンカウント方式での高感度の光検出が可能な光検出手段を用いることができる。
【００８２】
指標データ算出部ＩＤＸＵは、時分割発光データ取得部ＴＳＥＵにより時分割で取得した発光データと、異電圧時間帯算出部ＤＶＵで算出した異電圧時間帯とを入力し、異電圧時間帯での発光データの数（フォトン数）と、異電圧時間帯以外の発光データ（フォトン数）との差別化を図る指標となる指標データを算出するように構成されている。この指標データは、例えば、配線抽出部ＬＡＵで抽出された複数の配線のそれぞれに対応づけられて算出される。つまり、指標データは、上述した複数の配線のそれぞれを特定する配線特定データ（例えば、配線名、配線番号など）に対応づけられて算出される。
【００８３】
指標データ出力部ＯＵＴＵは、指標データ算出部ＩＤＸＵで算出された指標データを出力するように構成されている。例えば、指標データ算出部ＩＤＸＵでは、配線特定データに対応づけられて指標データが算出されており、この指標データを配線特定データと対応付けた状態で出力するように構成されている。
【００８４】
なお、上記の不良解析システムは全ての機能を不良解析制御部ＢＡＳに集約させた理想的なシステムであるが、必ずしも全てを集約していない分割されたシステムの連携でも同等の機能を実現することが可能である。例えば、フェイルログデータはテスタＴＥＳＴからファイル形式で出力され、そのフェイルログデータを、ネットワークを介して、別コンピュータに読み込み、そこで故障診断処理を実行してもよい。そこで実行した故障診断結果をさらにファイル形式で出力し、また、ネットワークを介して、不良解析制御部ＢＡＳがそのファイルを読み込む等、各種の運用方法が可能である。これは、人的・費用的なリソースに応じてシステム構築のレベルが異なるためで、いずれの方式においても、システムの運用効率に差はあるが、同等の機能を実現することができる。
【００８５】
＜実施の形態１における不良解析方法＞
本実施の形態１における不良解析制御部ＢＡＳは、上記のように構成されており、以下に、この不良解析制御部ＢＡＳを使用した不良解析方法について、図面を参照しながら説明する。図１７は、本実施の形態１における不良解析方法を説明するフローチャートである。
【００８６】
まず、本実施の形態１における不良解析制御部ＢＡＳは、故障診断を実施する（図１７のＳ１０１）。具体的に、故障診断部ＢＤＵは、機能不良と判断された半導体装置の電気的特性検査を実施するテスタＴＥＳＴから出力されるテスタフェイルログデータを入力し、入力したテスタフェイルログデータに基づいてソフトウェア解析する。これにより、例えば、ショート不良に関係していると推測される不良候補配線を抽出する。具体的には、テスタフェイルログデータを解析することにより、半導体装置に形成されている集積回路の中のどの論理回路が機能不良になっているか判断し、この機能不良となっている論理回路に接続する複数の配線を不良候補配線として抽出する。
【００８７】
続いて、発光検出部ＥＬＵは、例えば、発光検出装置ＥＬＡで、検査対象となっている半導体チップに対して、異常電流の流れるテストパターンを印加した状態、あるいは、異常電流の流れるテストパターンを含むパターンを繰り返し掃引して印加した状態に設定し、集積回路を形成した半導体チップからの発光を検出すると、例えば、発光検出装置ＥＬＡから発光の位置情報を含むデータを取得する（図１７のＳ１０２）。この発光の位置情報を含むデータは、時分割データではないデータとなっている。
【００８８】
次に、不良解析制御部ＢＡＳの配線特定部ＬＩＵは、故障診断部ＢＤＵにより、ショート不良に関係しているとして抽出された複数の不良候補配線のレイアウトパターンと、発光検出部ＥＬＵで取得した発光の位置情報とを対照して、複数の不良候補配線から、特に、ショート不良に関係している可能性が最も高い特定配線（解析対象配線）を特定する（図１７のＳ１０３）。ここまでの工程で、ショート不良に関係している可能性が最も高い特定配線（解析対象配線）を特定することができる。
【００８９】
なお、本実施の形態１における不良解析方法は、特定配線（解析対象配線）と短絡（ショート）している相手の配線を推定する点に特徴があるため、上述した特定配線（解析対象配線）を特定するまでの工程は、本実施の形態１における不良解析制御部ＢＡＳ以外の装置で実施してもよい。この場合、本実施の形態１における不良解析制御部ＢＡＳは、特定配線（解析対象配線）を特定する工程までを実施する装置と接続されており、この装置から、特定した特定配線（解析対象配線）に関する情報を入力するようになっている。
【００９０】
以下に説明する工程は、本実施の形態１における不良解析方法の特徴工程である。まず、不良解析制御部ＢＡＳの配線抽出部ＬＡＵは、配線特定部ＬＩＵで特定した特定配線（解析対象配線）と短絡（ショート）している可能性が高い複数の配線（隣接配線）を抽出する（図１７のＳ１０４）。具体的に、配線抽出部ＬＡＵは、配線のレイアウトデータを使用することにより、特定配線（解析対象配線）と同層で隣接している複数の配線を抽出する。
【００９１】
例えば、図１８は、配線抽出部ＬＡＵにおいて、特定配線（解析対象配線）と短絡（ショート）している可能性が高い複数の相手候補配線を抽出する様子を示す図である。図１８に示すように、特定配線（解析対象配線）と同層で隣接している１１本の配線が抽出されている。実際の解析では、例えば、電源配線、ＧＮＤ配線、それに、図１８に示すように特定配線（解析対象配線）に対して隣接している複数の配線をレイアウトビューアのデータに特殊な操作を加えることにより抽出することができる。実際に図１８では、電源配線とＧＮＤ配線の他に、１１本の配線が相手候補配線として抽出されている。
【００９２】
続いて、不良解析制御部ＢＡＳの波形取得部ＤＡＵは、特定配線（解析対象配線）と、配線抽出部ＬＡＵで抽出された複数の配線の電圧波形を取得する（図１７のＳ１０５）。具体的に、波形取得部ＤＡＵは、論理シミュレーションにより、特定配線（解析対象配線）に印加される電圧波形と、配線抽出部ＬＡＵで抽出された複数の配線（例えば、電源配線およびＧＮＤ配線と１１本の配線）のそれぞれの電圧波形を取得する。ただし、以下の説明では、説明を簡略化するために、配線抽出部ＬＡＵで抽出された複数の配線として、電源配線と、ＧＮＤ配線（接地配線、基準配線）と、配線Ａ〜配線Ｃの５つの配線を取り上げて説明することにする。
【００９３】
図１９は、特定配線（解析対象配線）と、配線抽出部ＬＡＵで抽出された複数の配線の電圧波形を取得する様子を示す図である。図１９では、特定配線と、電源配線と、ＧＮＤ配線（接地配線、基準配線）と、配線Ａ〜配線Ｃの電圧波形が図示されている。図１９に示すように、これらの配線の電圧波形は異なっていることがわかる。これらの電圧波形は、集積回路が正常に動作することを前提とした論理シミュレーションの結果として得られるデータである。
【００９４】
次に、不良解析制御部ＢＡＳの波形比較部ＤＣＵは、波形取得部ＤＡＵで取得したそれぞれの電圧波形を比較する。例えば、特定配線（解析対象配線）に印加される電圧波形と、配線抽出部ＬＡＵで抽出された複数の配線のそれぞれの電圧波形とを比較する（図１７のＳ１０６）。そして、不良解析制御部ＢＡＳの異電圧時間帯算出部ＤＶＵは、波形比較部ＤＣＵにおける電圧波形の比較結果に基づいて、異電圧時間帯を算出する（図１７のＳ１０７）。具体的に、異電圧時間帯算出部ＤＶＵは、特定配線（解析対象配線）に印加される電圧波形と、配線抽出部ＬＡＵで抽出された複数の配線のそれぞれの電圧波形との比較に基づいて、異電圧時間帯を算出する。
【００９５】
具体的に、図２０は、図１９に記載された電圧波形に基づいて、異電圧時間帯を算出した様子を示す図である。図２０において、ドットを付した領域が異電圧時間帯である。この異電圧時間帯は、例えば、特定配線（解析対象配線）に「Ｈｉｇｈ信号（高電圧）」が印加され、かつ、配線抽出部ＬＡＵで抽出された配線に「Ｌｏｗ信号（低電圧）」が印加されている時間帯、あるいは、特定配線（解析対象配線）に「Ｌｏｗ信号（低電圧）」が印加され、かつ、配線抽出部ＬＡＵで抽出された配線に「Ｈｉｇｈ信号（高電圧）」が印加されている時間帯である。図２０では、例えば、電源配線に３つの異電圧時間帯が存在し、ＧＮＤ配線に２つの異電圧時間帯が存在することがわかる。また、配線Ａと配線Ｂには、４つの異電圧時間帯が存在し、配線Ｃには、５つの異電圧時間帯が存在することがわかる。
【００９６】
続いて、不良解析制御部ＢＡＳの時分割発光データ取得部ＴＳＥＵは、発光検出部ＥＬＵで検出した発光に着目し、この発光箇所における発光データを時分割で取得する（図１７のＳ１０８）。すなわち、時分割発光データ取得部ＴＳＥＵは、発光検出装置ＥＬＡから時分割の発光データを取得する。例えば、図２１の上段は、時分割で取得された発光データを示す図である。図２１の上段において、発光データが検出される時間帯と、発光データが検出されない時間帯が存在することがわかる。なお、発光データが検出される時間帯でも発光データの波高値にばらつきがあることがわかる。これは、時間帯によって、発光現象の光強度が異なることに対応している。実際に、図２１の上段で示している発光データは、比較的短時間の間隔で取得している状況にあるため、１フォトンか２フォトンがそれぞれの時間帯に光検出器に入ってきている状態となっている。すなわち、図２１の上段で示している発光データは、波高値の低い発光データが１つのフォトンの光強度に対応し、波高値の高い発光データが２つのフォトンの光強度に対応している。
【００９７】
次に、不良解析制御部ＢＡＳの指標データ算出部ＩＤＸＵは、時分割発光データ取得部ＴＳＥＵにより時分割で取得した発光データと、異電圧時間帯算出部ＤＶＵで算出した異電圧時間帯とを入力し、異電圧時間帯での発光データ（フォトン数）と、異電圧時間帯以外の発光データ（フォトン数）との差別化を図る指標となる指標データを算出する（図１７のＳ１０９）。具体的に、図２１の下段は、電源配線、ＧＮＤ配線、配線Ａ〜配線Ｃのそれぞれについての異電圧時間帯が示されており、この異電圧時間帯と図２１の上段に示されている時分割で取得された発光データが対比できるようになっている。この状態で、指標データ算出部ＩＤＸＵは、例えば、異電圧時間帯での発光データ（フォトン数）と、異電圧時間帯以外の発光データ（フォトン数）との差別化を図る指標となる指標データを算出する。そして、指標データ算出部ＩＤＸＵは、算出した指標データを、例えば、ファイル形式にして、ハードディスク装置１２に記憶する。
【００９８】
なお、上記図１７に示したフローチャートは解析の流れの一例を示したもので、中には流れの順番が規定されている作業もあるが、順番を特に問わない作業もある。例えば、故障診断（図１７のＳ１０１）と発光検出（図１７のＳ１０２）はどちらを先に実行しても実質的な解析の流れには影響しない。また、波形取得（図１７のＳ１０５）から異電圧時間帯の算出（図１７のＳ１０７）の流れは一連であるが、その一連の流れと時分割発光データの取得（図１７のＳ１０８）の順番は問わない。このような順番を問わない作業については、その作業を実行する環境、例えば、装置の確保可能時間、データの準備できる時刻等の要因を考慮して、最適な順番を解析作業者が調整している。従って、図１７のフローチャートは固定したものではなく、その時点の解析環境に合わせて変化しているのが実態である。
【００９９】
具体的に、算出する指標データの一例について説明する。例えば、図２１において、異電圧時間帯で検出された１フォトン毎に、指標データとして１ポイント加算する一方、異電圧時間帯以外の時間帯で検出された１フォトン毎に、指標データとして１ポイント減算する計算方法によって、指標データを算出することができる。実際に、図２１に示すケースについて指標データを算出すると、結果は、図２２に示すようになる。図２２は、電源配線、ＧＮＤ配線、配線Ａ〜配線Ｃのそれぞれについての指標データを示す表である。図２２において、電源配線の場合、異電圧時間帯のフォトンカウント（発光データ）（Ｎｄ）は、「１６」であり、異電圧時間帯以外のフォトンカウント（発光データ）（Ｎｓ）は、「１１」となっている。この結果、「Ｎｄ−Ｎｓ」で算出される指標データは「５」となる。また、ＧＮＤ配線の場合、異電圧時間帯のフォトンカウント（発光データ）（Ｎｄ）は、「１１」であり、異電圧時間帯以外のフォトンカウント（発光データ）（Ｎｓ）は、「１６」となっている。この結果、「Ｎｄ−Ｎｓ」で算出される指標データは「−５」となる。さらに、配線Ａの場合、異電圧時間帯のフォトンカウント（発光データ）（Ｎｄ）は、「３」であり、異電圧時間帯以外のフォトンカウント（発光データ）（Ｎｓ）は、「２４」となっている。この結果、「Ｎｄ−Ｎｓ」で算出される指標データは「−２１」となる。また、配線Ｂの場合、異電圧時間帯のフォトンカウント（発光データ）（Ｎｄ）は、「２４」であり、異電圧時間帯以外のフォトンカウント（発光データ）（Ｎｓ）は、「３」となっている。この結果、「Ｎｄ−Ｎｓ」で算出される指標データは「２１」となる。配線Ｃの場合、異電圧時間帯のフォトンカウント（発光データ）（Ｎｄ）は、「２３」であり、異電圧時間帯以外のフォトンカウント（発光データ）（Ｎｓ）は、「４」となっている。この結果、「Ｎｄ−Ｎｓ」で算出される指標データは「１９」となる。
【０１００】
ここで、上述した計算方法の場合、指標データがプラス方向に大きくなるほど、異電圧時間帯でのフォトンカウント（発光データ）が大きいことを意味し、このとき、特定配線と短絡（ショート）している可能性の高い配線と推定することができる。したがって、本実施の形態１における不良解析方法を使用する場合、例えば、図２２を参照すると明らかなように、配線Ｂが最も短絡（ショート）している可能性が高い配線となり、次に、配線Ｃが短絡（ショート）している可能性が高い配線と推定することができる。本実施の形態１では、模式的な原理を説明しているため、総数が２７カウントのフォトンしか指標データの算出に使用していない。この場合、フォトン数が少ないことにより、配線Ｂの指標データと配線Ｃの指標データとの間に大きな差が出ないが、フォトンの総数が多くなれば、両者の差が大きくなり、どちらの配線がショート不良の相手配線であるかをより顕著に示すことが可能となる。実際の解析で、フォトンの総数を増加させるには、取得時間を長くすることや、電源電圧を上げることが有効である。ただし、電源電圧を上昇させる場合には、ショート不良状態を維持できていることに注意を払う必要がある。
【０１０１】
このように本実施の形態１では、例えば、指標データ算出部ＩＤＸＵにおいて、異電圧時間帯のフォトンカウント（発光データ）（Ｎｄ）と、異電圧時間帯以外のフォトンカウント（発光データ）（Ｎｓ）との差分に基づいて、指標データを算出しているが、例えば、異電圧時間帯のフォトンカウントと、異電圧時間帯以外のフォトンカウントとの比に基づいて、指標データを算出することもできる。また、異電圧時間帯のフォトンカウントと、異電圧時間帯以外のフォトンカウントの差分や比を算出する際、例えば、重み付けを行なって、配線毎の指標データに大きな差が出るような算出方法を採用してもよい。
【０１０２】
なお、図２２に示すように、指標データ算出部ＩＤＸＵは、それぞれの配線（電源配線、ＧＮＤ配線、配線Ａ〜配線Ｃ）についての指標データを、それぞれの配線を特定する配線特定データ（例えば、配線名）に対応づけている。このとき、図２２では、指標データの大きさに基づいた順番で記載されていないが、例えば、指標データ算出部ＩＤＸＵは、指標データの大きな順に配線の順番を入れ替えるようにソート処理を実施してもよい。この場合、指標データ算出部ＩＤＸＵでは、最も特定配線と短絡（ショート）している可能性が高い配線が上欄になるようなファイルを作成することができる。
【０１０３】
続いて、不良解析制御部ＢＡＳの指標データ出力部ＯＵＴＵは、指標データ算出部ＩＤＸＵで算出された指標データを出力する（図１７のＳ１１０）。例えば、指標データ算出部ＩＤＸＵでは、配線特定データに対応づけられて指標データが算出されており、この指標データを配線特定データと対応付けた状態で出力することができる。
【０１０４】
具体的には、上述した指標データは、パターンの掃引回数によって逐次計算して積算することが可能であり、その表示は、例えば、図２３に示すように、パターンを掃引していない最初はすべて０である。その後、例えば、パターンの掃引回数を１０００回にすると、図２２に対応した図２４の表示が得られる。その際、指標データ（数値データからなる指標ポイント）に対応するヒストグラム形式の指標データ（図形データからなる指標グラフデータ）を表示すれば、解析者は、直感的に配線Ｂと配線Ｃが、特定配線（配線Ｆ）と短絡（ショート）している可能性が高い配線と認識することができる。このとき、指標データの高い順番に配線特定データを並び替えることにより、さらなる視認性の向上を図ることができる。
【０１０５】
さらに、パターンの掃引回数が増加していけば、ショート相手以外の配線における異電圧時間帯での発光現象が減少していき、相手配線だけの指標データが著しく増加することにより、例えば、図２５に示すように、明らかに、特定配線と短絡（ショート）している可能性が高い配線が配線Ｂであるということが判断できるようになる。このような指標データの表示をリアルタイムで更新していくことも可能である。このとき、例えば、解析者が必要と考えるパターンの掃引回数に達した場合、外部からの割り込みトリガによって、指標データの更新表示を強制終了することも可能である。この場合、解析時間の短縮を図ることができる。
【０１０６】
なお、図２４〜図２５の表示では、特定配線と短絡（ショート）している可能性の低い配線をマイナス方向の指標グラフデータで表示しているが、マイナス方向の指標グラフデータを表示しない方が、視認性が良いと考えることもできるため、表示方法は、解析者が適当と考える方法に変更できるようになっていることが望ましい。
【０１０７】
さらに、指標データの計算は、異電圧時間帯に１フォトンが存在する場合にプラス１とし、異電圧時間帯以外の時間帯に１フォトンが存在する場合にマイナス１というような計算方法を実施しているが、マイナス１をカウントしない計算方法でも同等の結果を得ることは可能であり、実際のフォトンカウントに合わせて、適当な指標データの計算方法を選択できるようになっていてもよい。
【０１０８】
また、本実施の形態１において、指標データ算出部ＩＤＸＵは、配線を特定する配線特定データ（例えば、配線名や配線番号）に対応づけて指標データを算出しており、指標データ出力部ＯＵＴＵは、これに対応して、配線特定データと指標データの両方を表示する例について説明している。ただし、本実施の形態１の技術的思想は、これに限らず、例えば、配線特定データだけを表示するようにしてもよい。具体的には、上欄に表示する配線ほど、特定配線と短絡（ショート）している可能性が高い配線であるという取り決めをしておけば、必ずしも、指標データを表示しなくても、特定配線と短絡（ショート）している可能性の高い配線を認識することができる。
【０１０９】
また、本実施の形態１では、配線特定データに対応づけた指標データを、例えば、ディスプレイ４に表示することを想定しているが、これに限らず、例えば、配線特定データに対応づけた指標データを、プリンタ１０から出力することも可能であるし、あるいは、配線特定データに対応付けた指標データを構成要素に含むファイルを、例えば、通信ボード７によって、他のコンピュータへ出力するようにしてもよい。
【０１１０】
以上のようにして、本実施の形態１における不良解析方法を実現することができる。本実施の形態１における不良解析方法では、特定配線とショートしている相手配線を推定するまでの代表的な不良解析方法を記載している。ただし、当然、解析すべき不良は、不良によって様相が異なっており、いずれかの解析プロセスを飛ばしたり、発光解析だけでなく、ＯＢＩＲＣＨ（Optical Beam Induces Resistance Change）解析を併用して、特定配線（解析対象配線）を特定したり、数種類の故障診断を実施したりすることもできる。いずれにしても、その都度、最も確実性が高い一方、解析時間をできる限り低減できる手法を選択して不良解析を進めることが望ましい。
【０１１１】
なお、図１７に示すフローチャートでは、特定配線とショートしている可能性が高い相手配線を推定する工程までを記載しているが、さらに不良解析を進めれば、別の解析手法、例えば、ＥＢＡＣ解析のような解析手法で相手配線を物理的に特定し、さらに、特定配線（解析対象配線）と相手配線に針当てをしたＯＢＩＲＣＨ解析を実施するなどで不良の容要因となった欠陥の位置を特定する手順を踏む。そして、最終的には、ＳＥＭ（Scanning Electron Microscope）たＴＥＭ（Transmission Electron Microscope）などで欠陥を観察し、さらに、ＥＤＸ（Energy Dispersion X-ray Spectroscopy）やＳＩＭＳ（Secondary Ion Mass Spectroscopy）などで元素を特定する物理解析プロセスを進める。これにより、欠陥の正体を明らかにして、不良原因を取り除く対策に結びつけることができる。
【０１１２】
＜実施の形態１における効果＞
（１）本実施の形態１によれば、特定配線（解析対象配線）とショート相手と推定される配線の電圧状態（論理状態）が異なる時間帯（異電圧時間帯）を把握し、その異電圧時間帯で発生する発光現象の頻度（確率）を調査することにより、特定配線（解析対象配線）に対して、どの配線がショートしているのかを短時間で確実に推定することができる。この結果、本実施の形態１によれば、特定配線とショートしている相手配線を検出する解析プロセスを省くことも可能となり、不良解析時間の短縮を図ることができる。また、特定配線（解析対象配線）とショートしている相手配線が特定できれば、その後の不良解析工程では、相手配線の確認作業も兼ねることができることになり、不良解析の成功率の向上も図ることができる。
【０１１３】
（２）つまり、本実施の形態１によれば、特定配線（解析対象配線）とその隣接配線の論理シミュレーションの結果から求めた異電位時間帯と、検出されたフォトンのタイミングとを照合し、フォトン数を時間帯ごとに計数することにより、特定配線（解析対象配線）とショートしている可能性が最も高い配線を推定することが可能となる。この確実性が高いか否かは、不良の状況と照らし合わせて判断することが可能である。確実性が高いと判断される場合は、その後の不良解析工程で行われる相手配線と特定とショート箇所の特定とを確認するための解析プロセスを飛ばして、物理解析プロセスに進むことができるため、解析時間の短縮を図ることができる。また、ショートしている相手配線を確かめるＥＢＡＣ解析のような解析手法を実施する場合にも、特定配線とショートしている相手配線が推定できていれば、最初からＦＩＢ加工で特定配線（解析対象配線）と相手配線の両方にパッドを形成しておくことができるなどによって、解析時の作業効率の向上を図ることができる。さらに、本実施の形態１によれば、テストパターンを掃引して発光現象を検出しており、テストパターンごとに動作を停止して発光現象を検出する必要がなく、解析時間を短縮することができる。
【０１１４】
（３）以下では、さらに、本実施の形態１における技術的思想に優位性について、本発明者が検討した技術との対比しながら説明する。本実施の形態１における技術的思想が想到される前の従来技術においては、例えば、特定配線（解析対象配線）と短絡（ショート）している相手配線を特定する不良解析技術としてＥＢＡＣ解析が利用されている。
【０１１５】
まず、このＥＢＡＣ解析技術について図面を参照しながら説明する。図２６は、ＥＢＡＣ解析技術のメカニズムを説明するための図である。図２６において、例えば、半導体基板１Ｓには、集積回路の一部を構成する電界効果トランジスタが形成されている。この電界効果トランジスタは、半導体基板１Ｓ内に半導体領域であるソース領域ＳＲとドレイン領域ＤＲを有し、このソース領域ＳＲとドレイン領域ＤＲの間の領域がチャネル領域となる。そして、チャネル領域上には、ゲート絶縁膜ＧＯＸを介してゲート電極Ｇが形成されている。このように構成されている電界効果トランジスタには、配線が電気的に接続されている。例えば、ソース領域ＳＲには、ソース配線ＳＬが電気的に接続され、ドレイン領域ＤＲには、ドレイン配線ＤＬが電気的に接続されている。また、ゲート電極Ｇには、ゲート配線ＧＬが電気的に接続されている。これらのゲート配線ＧＬ、ドレイン配線ＤＬ、および、ソース配線ＳＬは、複数の配線層で構成され、配線層は層間絶縁膜ＩＬに形成される。
【０１１６】
ここで、図２６に示すゲート配線ＧＬが特定配線（解析対象配線）であるとする。この場合、ＥＢＡＣ解析では、このゲート配線ＧＬと電気的に接続されるパッドＦＰＤを、例えば、ＦＩＢ加工によって形成する。ＥＢＡＣ解析では、まず、電子ビーム照射・走査部ＥＢＵから集積回路に照射した電子が加速電圧に依存した深さまで侵入する。いまの場合、ゲート配線ＧＬに電子を照射するように加速電圧が調整されているものとする。そして、ゲート配線ＧＬに吸収された電子は、ゲート配線ＧＬを通り、パッドＦＰＤに接触しているプローブＰＲＢから引き出される。そして、プローブＰＲＢに引き出された電子からなる電流は、増幅器ＡＭＰで増幅された後、走査電子顕微鏡に入力されて２次元画像が形成される。これにより、ゲート配線ＧＬのイメージを観察することができる。ここで、ゲート配線ＧＬにオープン不良が発生している場合には、レイアウトデータとは異なり、ゲート配線ＧＬの途中で配線イメージが途切れることになる。一方、ゲート配線ＧＬにショート不良が発生している場合には、ゲート配線ＧＬとショートしている相手配線の配線イメージが観察される。このようなメカニズムによって、ＥＢＡＣ解析では、例えば、特定配線とショートしている相手配線を特定することができる。
【０１１７】
以下では、特定配線（解析対象配線）の特定から物理解析に至る従来技術における不良解析の流れについて説明する。図２７は、従来技術における不良解析の流れを示すフローチャートである。図２７に示すように、まず、ショート不良に関係のある特定配線（解析対象配線）が特定されると（Ｓ２０１）、続いて、第１ＦＩＢ加工によって、この特定配線と電気的に接続する第１パッドを形成する（Ｓ２０２）。その後、ＥＢＡＣ解析を実施することにより、特定配線（解析対象配線）とショートしている相手配線を特定する（Ｓ２０３）。このとき、特定配線（解析対象配線）と相手配線との間に近接する箇所が複数ある場合、どの箇所がショート箇所であるかを特定できない。このため、第２ＦＩＢ加工によって、相手配線と電気的に接続する第２パッドを形成する（Ｓ２０４）。そして、特定配線と電気的に接続する第１パッドと、相手配線と電気的に接続する第２パッドとの両方に針当てを実施してＯＢＩＲＣＨ解析を実施する（Ｓ２０５）。配線による電流経路に比較してショート箇所は抵抗が高いため、ＯＢＩＲＣＨ解析において、レーザを照射した際、ショート箇所は、電流経路の中でより強い反応を得ることができることから、ショート箇所を特定することができる。このようにして、特定配線（解析対象配線）とショートしている相手配線の特定と、ショート箇所を特定した後、物理解析を実施する（Ｓ２０６）。
【０１１８】
上述した従来技術における不良解析では、特定配線と電気的に接続する第１パッドを形成する第１ＦＩＢ加工工程と、相手配線と電気的に接続する第２パッドを形成する第２ＦＩＢ加工工程が別工程で存在する。このＦＩＢ加工工程は、形成するために時間を要することが多いため、第１ＦＩＢ加工工程と第２ＦＩＢ加工工程が別々に存在すると、不良解析時間が長くなってしまう。
【０１１９】
これに対し、特定配線（解析対象配線）の特定から物理解析に至る本実施の形態１における不良解析の流れについて説明する。図２８は、本実施の形態１における不良解析の流れを示すフローチャートである。図２８に示すように、まず、ショート不良に関係のある特定配線（解析対象配線）が特定されると（Ｓ３０１）、本願発明によるショート相手の特定が行われる（Ｓ３０２）。つまり、本実施の形態１では、ＥＢＡＣ解析の代わりに本願発明の技術的思想を適用するため、特定配線とショートしている相手配線を特定するために、ＦＩＢ加工工程を実施する必要がなくなる。その後、本願発明によって、相手配線が特定されると、ショート箇所を特定するために、同じＦＩＢ加工工程によって、特定配線と電気的に接続される第１パッドと、相手配線と電気的に接続される第２パッドの両方を形成する（Ｓ３０３）。この結果、本実施の形態１によれば、ＦＩＢ加工工程を削減することができるので、不良解析時間を短縮することができるのである。そして、特定配線と電気的に接続する第１パッドと、相手配線と電気的に接続する第２パッドとの両方に針当てを実施してＯＢＩＲＣＨ解析を実施する（Ｓ３０４）。このようにして、特定配線（解析対象配線）とショートしている相手配線の特定と、ショート箇所を特定した後、物理解析を実施する（Ｓ３０５）。以上のようにして、本実施の形態１における不良解析方法によれば、特定配線と電気的に接続される第１パッドと、相手配線と電気的に接続される第２パッドとを別々のＦＩＢ加工工程で形成する必要がなくなるため、不良解析時間の短縮を図ることができる。
【０１２０】
＜実施の形態１における不良解析プログラム＞
上述した不良解析制御部ＢＡＳで実施される不良解析方法は、不良解析処理をコンピュータに実行させる不良解析プログラムにより実現することができる。例えば、図１５に示すコンピュータからなる不良解析制御部ＢＡＳにおいて、ハードディスク装置１２に記憶されているプログラム群１２２の１つとして、本実施の形態１における不良解析プログラムを導入し、この不良解析プログラムを不良解析制御部ＢＡＳであるコンピュータに実行させることにより、本実施の形態１における不良解析方法が実現される。
【０１２１】
不良解析のための各処理をコンピュータに実行させるための不良解析プログラムは、コンピュータで読み取り可能な記録媒体に記録して頒布することができる。このような記録媒体には、例えば、ハードディスクやフレキシブルディスクなどの磁気記憶媒体、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭなどの光学記憶媒体、ＲＯＭやＥＥＰＲＯＭなどの不揮発性メモリに代表されるハードウェアデバイスなどが含まれる。
【０１２２】
（実施の形態２）
前記実施の形態１では、ショート不良に関係すると特定された特定配線と短絡している配線を推定する不良解析技術に発光解析を利用する例について説明したが、本実施の形態２では、上述した不良解析技術にＬＶＰ解析を利用する例について説明する。
【０１２３】
＜ＬＶＰ解析のメカニズム＞
まず、ＬＶＰ解析のメカニズムについて説明する。図２９は、ＬＶＰ解析のメカニズムを説明するための図である。図２９において、例えば、半導体基板１Ｓには、集積回路の一部を構成する電界効果トランジスタが形成されている。この電界効果トランジスタは、図１の電界効果トランジスタと同様に、半導体基板１Ｓ内に半導体領域であるソース領域ＳＲとドレイン領域ＤＲを有し、このソース領域ＳＲとドレイン領域ＤＲの間の領域がチャネル領域となる。そして、チャネル領域上には、ゲート絶縁膜ＧＯＸを介してゲート電極Ｇが形成されている。このように構成されている電界効果トランジスタには、配線が電気的に接続されている。例えば、ソース領域ＳＲには、ソース配線ＳＬが電気的に接続され、ドレイン領域ＤＲには、ドレイン配線ＤＬが電気的に接続されている。また、ゲート電極Ｇには、ゲート配線が電気的に接続されている。これらのゲート配線ＧＬ、ドレイン配線ＤＬ、および、ソース配線ＳＬは、複数の配線層で構成され、配線層は層間絶縁膜ＩＬに形成される。
【０１２４】
ここで、ＬＶＰ解析では、レーザ照射・走査部ＬＵから、ハーフミラーＨＭを介して、レーザ光を電界効果トランジスタのｐｎ接合部に照射する。例えば、電界効果トランジスタのｐｎ接合部は、電界効果トランジスタのソース領域ＳＲと半導体基板１Ｓとの境界領域を考えることができる。つまり、ｎチャネル型電界効果トランジスタの場合、ソース領域ＳＲやドレイン領域ＤＲはｎ型半導体領域から形成され、半導体基板１Ｓ（具体的には、ウェル）は、ｐ型半導体領域から形成されているので、ソース領域ＳＲやドレイン領域ＤＲと半導体基板１Ｓの境界領域には、ｐｎ接合が形成されていることになる。
【０１２５】
ＬＶＰ解析では、このｐｎ接合部にレーザ光を照射する。このとき、例えば、ソース領域ＳＲはソース配線と電気的に接続されており、集積回路を動作させている際、ソース領域ＳＲに印加される電圧は変化する。したがって、ソース領域ＳＲと半導体基板１Ｓの境界領域に形成されているｐｎ接合に印加される電圧が変化する。この場合、ｐｎ接合部で反射する反射レーザ光の強度や位相が変化する現象が生じる。つまり、ｐｎ接合に印加されている電圧に起因して、ｐｎ接合で反射する反射レーザ光の強度や位相が変化するのである。この現象は、Franz-Keldysh効果／自由キャリア吸収として知られている。そして、強度や位相が変化した反射レーザ光は、ハーフミラーＨＭで反射されて、レーザ光検出器ＬＤで、反射レーザ光の強度や位相の変化が検出される。このようにＬＶＰ解析は、ｐｎ接合部で反射した反射レーザ光の強度や位相を解析することにより、半導体基板１Ｓの裏面から、電界効果トランジスタへの動作電圧の印加状態を観察する技術である。
【０１２６】
上述したＬＶＰ解析は、反射レーザ光の強度や位相の変化を解析することにより、半導体チップの裏面から集積回路の内部動作波形を観測する手法であり、観測した内部動作波形（動作タイミング）の異常からショート不良やオープン不良を推測する不良解析技術である。この点に関し、本実施の形態２は、ＬＶＰ解析で使用されている反射レーザ光の強度や位相の変化を観察する技術を、ショート不良に関係していると特定された特定配線と短絡している相手側の配線（相手配線）を推定する解析手法に適用する。つまり、本実施の形態２における技術的思想は、ＬＶＰ解析の応用範囲を広げる技術的思想であり、ＬＶＰ解析の不良解析技術への適用範囲を広げる点で、本実施の形態２における技術的思想は有用性を有する。具体的には、特定配線（解析対象配線）とショート相手と推定される配線の電圧状態（論理状態）が異なる時間帯（異電圧時間帯）を把握し、その異電圧時間帯で発生する反射レーザ光の強度や位相の変化を調査することにより、特定配線（解析対象配線）に対して、どの配線がショートしているのかを短時間で確実に推定することができるのである。以下に、本実施の形態２における技術的思想を具現化した不良解析技術について説明する。
【０１２７】
＜本実施の形態２における不良解析制御部＞
図３０は、本実施の形態２における不良解析制御部ＢＡＳの機能構成を示す機能ブロック図である。なお、本実施の形態２における不良解析制御部ＢＡＳの機能構成は、前記実施の形態１における不良解析制御部ＢＡＳの機能構成とほぼ同様であるため、異なる点を中心に説明する。
【０１２８】
まず、図３０において、本実施の形態２における不良解析制御部ＢＡＳは、ＬＶＰ装置ＬＶＰＡと接続されている。このＬＶＰ装置ＬＶＰＡは、レーザ光を照射および走査するレーザ光照射・走査部を有しており、このレーザ光照射・走査部から射出されたレーザ光が、ＭＯＳＦＥＴなどの半導体デバイスのｐｎ接合部に照射されるように構成されている。そして、ＬＶＰ装置ＬＶＰＡは、ＭＯＳＦＥＴを含む集積回路を動作させる電圧パターンを印加することができるようになっており、集積回路を動作させた状態で、ＭＯＳＦＥＴのｐｎ接合部にレーザ光を照射するように構成されている。さらに、ＬＶＰ装置ＬＶＰＡは、ｐｎ接合部で反射した反射レーザ光を受光するレーザ光検出器を有している。このレーザ光検出器は、反射レーザ光の強度や位相の変化を検出できるように構成されており、反射レーザ光の強度や位相の変化を電気信号（例えば、電圧信号）である反射光データとして生成できるように構成されている。ここで、ＬＶＰ装置ＬＶＰＡでは、時分割で上述した反射光データを生成できるように構成されており、生成された反射光データを不良解析制御部ＢＡＳへ出力するように構成されている。ここで、本実施の形態２でいう反射光データとは、「Ｈｉｇｈ信号（高電圧）」や「Ｌｏｗ信号（低電圧）」が印加されている正常な電圧印加状態における反射レーザ光の強度や位相に対応したデータとは異なる値のデータを言い、例えば、「中間電圧」が印加されている異常な電圧印加状態における反射レーザ光の強度や位相に対応したデータが含まれる。すなわち、本実施の形態２でいう反射光データとは、特定配線と電気的に接続されている電界効果トランジスタのｐｎ接合部にレーザ光を照射した場合、ｐｎ接合部に印加されている電圧によって、反射したレーザ光の強度および位相が変化する現象に基づくデータであって、Ｈｉｇｈ電圧でもＬｏｗ電圧でもない中間電圧を示すデータのことである。
【０１２９】
次に、不良解析制御部ＢＡＳは、ＬＶＰ装置ＬＶＰＡから時分割で生成された反射光データを入力する時分割反射光データ取得部ＴＳＲＵを有している。そして、不良解析制御部ＢＡＳは、指標データ算出部ＩＤＸＵを有しており、この指標データ算出部ＩＤＸＵは、時分割反射光データ取得部ＴＳＲＵにより時分割で取得した反射光データと、異電圧時間帯算出部ＤＶＵで算出した異電圧時間帯とを入力し、異電圧時間帯での反射光データと、異電圧時間帯以外の反射光データとの差別化を図る指標となる指標データを算出するように構成されている。この指標データは、例えば、配線抽出部ＬＡＵで抽出された複数の配線のそれぞれに対応づけられて算出される。つまり、指標データは、上述した複数の配線のそれぞれを特定する配線特定データ（例えば、配線名、配線番号など）に対応づけられて算出されるようになっている。
【０１３０】
具体的に、指標データ算出部ＩＤＸＵで算出される指標データは、例えば、以下に示すようなものである。つまり、反射光データは、例えば、「中間電圧」が印加されている異常な電圧印加状態における反射レーザ光の強度や位相に対応したデータであり、この反射光データが異電圧時間帯で観測される頻度が高いほど、特定配線とショートしている相手配線である可能性が高くなる。したがって、指標データとして、異電圧時間帯で観測される反射光データの頻度を採用することにより、この指標データに基づいて、特定配線とショートしている可能性の高い相手配線を推定することが可能となる。このことから、本実施の形態２において、例えば、指標データ算出部ＩＤＸＵは、異電圧時間帯で観測される反射光データの頻度を算出するように構成されている。具体的に、例えば、図２０には、電源配線、ＧＮＤ配線、配線Ａ〜配線Ｃにおける異電圧時間帯が図示されている。このとき、例えば、電源配線に着目すると、３つの異なる異電圧時間帯が存在する。そして、これらの３つの異電圧時間帯のうち、すべての異電圧時間帯で反射光データが観測された場合は、特定配線とショートしている相手配線が電源配線である可能性が高くなる一方、３つの異電圧時間帯のうち、いずれの異電圧時間帯でも反射光データが観測されない場合には、特定配線とショートしている相手配線が電源配線である可能性は低くなると判断できる。このような異電圧時間帯で観測される反射光データの頻度を指標データとして数値化するように構成することにより、例えば、電源配線、ＧＮＤ配線、配線Ａ〜配線Ｃのいずれが、特定配線とショートしている相手配線である可能性が高いかを判断することができる。
【０１３１】
＜実施の形態２における不良解析方法＞
本実施の形態２における不良解析制御部ＢＡＳは、上記のように構成されており、以下に、この不良解析制御部ＢＡＳを使用した不良解析方法について説明する。図３１は、本実施の形態２における不良解析方法の流れを示すフローチャートである。
【０１３２】
まず、図３１に示すように、本実施の形態２における不良解析制御部ＢＡＳは、故障診断を実施する（Ｓ４０１）。続いて、発光検出部ＥＬＵは、例えば、発光検出装置ＥＬＡで、検査対象となっている半導体チップに対して、異常電流の流れるテストパターンを印加した状態、あるいは、異常電流の流れるテストパターンを含むパターンを繰り返し掃引して印加した状態に設定し、集積回路を形成した半導体チップからの発光を検出すると、例えば、発光検出装置ＥＬＡから発光の位置情報を含むデータを取得する（Ｓ４０２）。
【０１３３】
次に、不良解析制御部ＢＡＳの配線特定部ＬＩＵは、故障診断部ＢＤＵにより、ショート不良に関係しているとして抽出された複数の不良候補配線のレイアウトパターンと、発光検出部ＥＬＵで取得した発光の位置情報とを対照して、複数の不良候補配線から、特に、ショート不良に関係している可能性が最も高い特定配線（解析対象配線）を特定する（Ｓ４０３）。
【０１３４】
続いて、不良解析制御部ＢＡＳの配線抽出部ＬＡＵは、配線特定部ＬＩＵで特定した特定配線（解析対象配線）と短絡（ショート）している可能性が高い複数の配線（隣接配線）を抽出する（Ｓ４０４）。そして、不良解析制御部ＢＡＳの波形取得部ＤＡＵは、特定配線（解析対象配線）と、配線抽出部ＬＡＵで抽出された複数の配線の電圧波形を取得する（Ｓ４０５）。その後、不良解析制御部ＢＡＳの波形比較部ＤＣＵは、波形取得部ＤＡＵで取得したそれぞれの電圧波形を比較する。例えば、特定配線（解析対象配線）に印加される電圧波形と、配線抽出部ＬＡＵで抽出された複数の配線のそれぞれの電圧波形とを比較する（Ｓ４０６）。そして、不良解析制御部ＢＡＳの異電圧時間帯算出部ＤＶＵは、波形比較部ＤＣＵにおける電圧波形の比較結果に基づいて、異電圧時間帯を算出する（Ｓ４０７）。具体的に、異電圧時間帯算出部ＤＶＵは、特定配線（解析対象配線）に印加される電圧波形と、配線抽出部ＬＡＵで抽出された複数の配線のそれぞれの電圧波形との比較に基づいて、異電圧時間帯を算出する。
【０１３５】
次に、不良解析制御部ＢＡＳの時分割反射光データ取得部ＴＳＲＵは、反射光データを時分割で取得する（Ｓ４０８）。すなわち、時分割反射光データ取得部ＴＳＲＵは、ＬＶＰ装置ＬＶＰＡから時分割の反射光データを取得する。
【０１３６】
そして、不良解析制御部ＢＡＳの指標データ算出部ＩＤＸＵは、時分割反射光データ取得部ＴＳＲＵにより時分割で取得した反射光データと、異電圧時間帯算出部ＤＶＵで算出した異電圧時間帯とを入力し、異電圧時間帯での反射光データと、異電圧時間帯以外の反射光データとの差別化を図る指標となる指標データを算出する（Ｓ４０９）。例えば、指標データ算出部ＩＤＸＵは、異電圧時間帯で観測される反射光データの頻度を算出する。例えば、異電圧時間帯と、異電圧時間帯以外の時間帯で反射光データが観測される場合に、異電圧時間帯で観測される反射光データの頻度を数値化して指標データを算出する。
【０１３７】
続いて、不良解析制御部ＢＡＳの指標データ出力部ＯＵＴＵは、指標データ算出部ＩＤＸＵで算出された指標データを出力する（Ｓ４１０）。例えば、指標データ算出部ＩＤＸＵでは、配線を特定する配線特定データに対応づけられて指標データが算出されており、この指標データを配線特定データと対応付けた状態で出力することができる。
【０１３８】
以上のようにして、本実施の形態２によれば、特定配線（解析対象配線）とショート相手の相手配線の電圧状態（論理状態）が異なる時間帯（異電圧時間帯）を把握し、その異電圧時間帯で発生する反射光データの頻度を算出することにより、特定配線（解析対象配線）に対して、どの配線がショートしているのかを短時間で確実に推定することができる。
【０１３９】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１４０】
＜発光データと反射光データを含む上位概念化＞
前記実施の形態１では、特定配線（解析対象配線）とショート相手と推定される配線の電圧状態（論理状態）が異なる時間帯（異電圧時間帯）を把握し、その異電圧時間帯で発生する発光データを調査することにより、特定配線（解析対象配線）に対して、どの配線がショートしているのかを推定している。一方、前記実施の形態２では、特定配線（解析対象配線）とショート相手の配線の電圧状態（論理状態）が異なる時間帯（異電圧時間帯）を把握し、その異電圧時間帯で発生する反射光データを調査することにより、特定配線（解析対象配線）に対して、どの配線がショートしているのかを推定している。
【０１４１】
このことから、本願発明の技術的思想の本質は、異電圧時間帯で発生する発光データ、あるいは、反射光データを調査することにある。この点に関し、発光データおよび反射光データに共通することは、例えば、特定配線とショートしている相手配線が存在するという異常状態にあることを前提として、この異常状態に起因する異常現象に基づくデータであるということである。つまり、発光データは、特定配線とショートしている相手配線の電圧が中間電圧（異常状態）にあることに起因した発光現象に対応したデータであり、反射光データは、特定配線とショートしている相手配線の電圧が中間電圧（異常状態）にあることに起因した反射レーザ光の強度や位相の変化現象に対応したデータである。このことから、発光現象および反射レーザ光の強度や位相の変化現象は、正常な状態では観測されにくく、異常状態で顕著に観測される現象と考えることができる。すなわち、本願発明において、発光現象や反射レーザ光の強度や位相の変化現象を包含する概念は、正常状態（ショート不良がない状態）では発生しにくく、異常状態（ショート不良が存在する状態）では発生しやすい異常現象ということができる。したがって、発光現象に基づく発光データ、および、反射レーザ光の強度や位相の変化現象に基づく反射光データを包含する概念は、異常現象データということができる。このことから、本願発明の基本思想は、特定配線（解析対象配線）とショート相手と推定される配線の電圧状態（論理状態）が異なる時間帯（異電圧時間帯）を把握し、その異電圧時間帯で発生する異常現象データを調査することにより、特定配線（解析対象配線）に対して、どの配線がショートしているのかを推定する技術的思想であるということができる。
【０１４２】
なお、本願発明の主な適用対象は、例えば、マイコン、ＳＯＣ（System On Chip）などのロジック回路を含む集積回路であるが、本願発明の技術的思想は、これに限らず、例えば、内蔵メモリの周辺回路やメモリ内部の不良解析や、アナログ回路の不良解析にも幅広く適用できる可能性がある。
【産業上の利用可能性】
【０１４３】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【符号の説明】
【０１４４】
１  ＣＰＵ
１Ｓ  半導体基板
２  ＲＯＭ
３  ＲＡＭ
４  ディスプレイ
５  キーボード
６  マウス
７  通信ボード
８  リムーバルディスク装置
９  ＣＤ／ＤＶＤ−ＲＯＭ装置
１０  プリンタ
１１  スキャナ
１２  ハードディスク装置
１３  バス
１２１  オペレーティングシステム
１２２  プログラム群
１２３  ファイル群
ＡＭＰ  増幅器
ＡＳＬ  解析対象配線
ＢＡＳ  不良解析制御部
ＢＤＵ  故障診断部
ＣＬ１  セル
ＣＬ２  セル
ＣＬ３  セル
ＣＬ４  セル
ＤＡＵ  波形取得部
ＤＣＵ  波形比較部
ＤＲ  ドレイン領域
ＤＶＵ  異電圧時間帯算出部
ＥＢＵ  電子ビーム照射・走査部
ＥＬＡ  発光検出装置
ＥＬＤ  発光データ
ＥＬＵ  発光検出部
ＦＰＤ  パッド
Ｇ  ゲート電極
ＧＬ  ゲート配線
ＧＯＸ  ゲート絶縁膜
ＨＭ  ハーフミラー
ＩＤＸＵ  指標データ算出部
ＬＡＵ  配線抽出部
ＬＤ  レーザ光検出器
ＬＤＵ  光検出部
ＬＩＵ  配線特定部
ＬＵ  レーザ照射・走査部
ＬＶＰＡ  ＬＶＰ装置
ＭＬ  多層配線層
ＯＵＴＵ  指標データ出力部
ＰＲＢ  プローブ
ＳＥＤ  ２次電子検出器
ＳＲ  ソース領域
ＳＴ  ショート箇所
ＴＥＳＴ  テスタ
ＴＳＥＵ  時分割発光データ取得部
ＴＳＲＵ  時分割反射光データ取得部
ＶＤ  ドレイン電圧
ＶＧ  ゲート電圧
ＶＨ  高電圧
ＶＬ  低電圧
ＶＭ  中間電圧
ＶＷ  電圧波形
【図１】
2013083537.tif 000003
【図２】
2013083537.tif 000004
【図３】
2013083537.tif 000005
【図４】
2013083537.tif 000006
【図５】
2013083537.tif 000007
【図６】
2013083537.tif 000008
【図７】
2013083537.tif 000009
【図８】
2013083537.tif 000010
【図９】
2013083537.tif 000011
【図１０】
2013083537.tif 000012
【図１１】
2013083537.tif 000013
【図１２】
2013083537.tif 000014
【図１３】
2013083537.tif 000015
【図１４】
2013083537.tif 000016
【図１５】
2013083537.tif 000017
【図１６】
2013083537.tif 000018
【図１７】
2013083537.tif 000019
【図１８】
2013083537.tif 000020
【図１９】
2013083537.tif 000021
【図２０】
2013083537.tif 000022
【図２１】
2013083537.tif 000023
【図２２】
2013083537.tif 000024
【図２３】
2013083537.tif 000025
【図２４】
2013083537.tif 000026
【図２５】
2013083537.tif 000027
【図２６】
2013083537.tif 000028
【図２７】
2013083537.tif 000029
【図２８】
2013083537.tif 000030
【図２９】
2013083537.tif 000031
【図３０】
2013083537.tif 000032
【図３１】
2013083537.tif 000033