(57)【要約】【課題】安定性の高い素子分離領域を備えた半導体装置を容易に製造する。【解決手段】半導体装置の製造方法は、半導体基板の上に絶縁層を形成する絶縁層形成工程と、前記絶縁層の上にフォトレジストパターンを形成し、前記フォトレジストパターンを使って前記絶縁層に開口を形成する開口形成工程と、前記開口を通して不純物を前記半導体基板に対して注入することによって、前記半導体基板に、第１素子分離部を形成する第１素子分離部形成工程と、前記開口を通して不純物を前記半導体基板に対して注入することによって、前記半導体基板に、前記開口の外縁より外側に外縁を有する第２素子分離部を形成する第２素子分離部形成工程と、前記開口に絶縁性の部材を埋設した後に、前記絶縁層を除去することによって、前記第１素子分離部の上の前記第２素子分離部の外縁より内側に絶縁性の第３素子分離部を形成する第３素子分離部形成工程と、を含む。【選択図】図１
2013161891.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層の上にフォトレジストパターンを形成し、前記フォトレジストパターンを使って前記絶縁層に開口を形成する開口形成工程と、
前記開口を通して不純物を前記半導体基板に対して注入することによって、前記半導体基板に、第１素子分離部を形成する第１素子分離部形成工程と、
前記開口を通して不純物を前記半導体基板に対して注入することによって、前記半導体基板に、前記開口の外縁より外側に外縁を有する第２素子分離部を形成する第２素子分離部形成工程と、
前記開口に絶縁性の部材を埋設した後に、前記絶縁層を除去することによって、前記第１素子分離部の上の前記第２素子分離部の外縁より内側に絶縁性の第３素子分離部を形成する第３素子分離部形成工程と、を含む、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１素子分離部形成工程の後に、前記第２素子分離部形成工程を行う
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１素子分離部形成工程の不純物の注入は、前記フォトレジストパターンをマスクとして用い、
前記第１素子分離部形成工程と前記第２素子分離部形成工程との間に、前記フォトレジストパターンを除去する工程を有する
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１素子分離部形成工程における不純物の注入は、前記第２素子分離部形成工程における不純物の注入よりも高い注入強度である  ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１素子分離部の幅をＷ１、前記第２素子分離部の幅をＷ２、前記第３素子分離部の幅をＷ３、としたときに、Ｗ２＞Ｗ１、かつ、Ｗ２＞Ｗ３の関係が成立する、
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
半導体基板の内部に配された第１素子分離部と、
前記第１素子分離部の上に前記第１素子分離部に接するように配され、前記第１素子分離部の外縁より外側に外縁を有する第２素子分離部と、
前記第２素子分離部の上に前記第２素子分離部に接するように配され、前記第２素子分離部の外縁より内側に配された絶縁性の部材を含む第３素子分離部と、を備える、
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置では、ＬＯＣＯＳやＳＴＩのような素子分離が主に用いられうる。特許文献１には、半導体基板の上部に配された絶縁部材、及びその下部に配されたＴ字型のＰ型半導体領域を備えた素子分離構造が開示されている。これらの構造によると、絶縁物領域と半導体領域の界面における格子欠陥等により生ずるノイズ等の回路動作への影響を低減できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３４７３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の方法では、不純物注入用に形成する開口の寸法に誤差が生じ、更に、この開口に形成される絶縁膜の膜厚に誤差が生じ、これらの誤差が積み重なることにより、安定した製造の担保が難しい。
【０００５】
本発明の目的は、安定性の高い素子分離領域を備えた半導体装置を容易に製造することにある。
【課題を解決するための手段】
【０００６】
本発明の一つの側面は半導体装置の製造方法にかかり、前記半導体装置の製造方法は、半導体基板の上に絶縁層を形成する絶縁層形成工程と、前記絶縁層の上にフォトレジストパターンを形成し、前記フォトレジストパターンを使って前記絶縁層に開口を形成する開口形成工程と、前記開口を通して不純物を前記半導体基板に対して注入することによって、前記半導体基板に、第１素子分離部を形成する第１素子分離部形成工程と、前記開口を通して不純物を前記半導体基板に対して注入することによって、前記半導体基板に、前記開口の外縁より外側に外縁を有する第２素子分離部を形成する第２素子分離部形成工程と、前記開口に絶縁性の部材を埋設した後に、前記絶縁層を除去することによって、前記第１素子分離部の上の前記第２素子分離部の外縁より内側に絶縁性の第３素子分離部を形成する第３素子分離部形成工程とを含むことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、安定性の高い素子分離領域を備えた半導体装置を容易に製造することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態の半導体装置の製造方法を説明する図。
【図２】第２実施形態の半導体装置の製造方法を説明する図。
【発明を実施するための形態】
【０００９】
＜第１実施形態＞
図１を参照しながら、第１実施形態の半導体装置の製造方法を説明する。まず、図１（ａ）に例示されるように、半導体基板１（例えばｎ型Ｓｉ）の上に絶縁層２を形成している（絶縁層形成工程）。絶縁層２は、単層でも積層でもよい。また、絶縁層２は、例えば、酸化シリコン、窒化シリコンを含んでおり、例えば、不純物注入や熱酸化処理におけるマスクとして機能し、ＣＭＰ法による研磨工程におけるストッパーとして機能しうる。具体的には、絶縁層２は、酸化シリコンの層の上に窒化シリコンの層が設けられた積層構造である。
【００１０】
次に、図１（ｂ）に例示されるように、絶縁層２の上にフォトレジストパターン３を形成し、フォトレジストパターン３を使ってエッチングすることにより、絶縁層２に開口２０を形成している（開口形成工程）。このとき、開口２０を形成することにより、半導体基板１は露出されてもよいし、完全には露出されず、図１（ｂ）に例示されるように、絶縁層２の一部、酸化シリコンの層の一部が残ってもよい。なお、開口は、四方に側面を有さない閉ループ状であってもよい。そして、図１（ｃ）に例示されるように、第１素子分離部４を形成している（第１素子分離部形成工程）。第１素子分離部４は、開口２０を通して、半導体基板１に不純物を注入することによって形成されうる。この不純物の注入には、例えば、１×１０１２〜１×１０１４個／ｃｍ２程度のボロン（Ｂ）注入が用いられうる。また、この不純物の注入は、レジストパターン３をマスクとして用いて行われうる。
【００１１】
次に、フォトレジストパターン３の除去、及び熱酸化処理がなされ、開口２０に対応する半導体基板１の表面においてシリコン酸化膜５が形成されうる。ここで、熱酸化処理の代わりに、他の酸化処理を行ってもよい。その後、図１（ｄ）に例示されるように、開口２０を通して不純物を半導体基板１に対して注入し、半導体基板１に、開口２０の外縁より外側に外縁を有する第２素子分離部６を形成している（第２素子分離部形成工程）。この不純物の注入には、例えば、１×１０１２〜１×１０１４個／ｃｍ２程度のボロン（Ｂ）注入が用いられうる。このとき、この不純物の注入は、半導体基板１の基板面に対して、垂直方向、斜め方向、あるいは、垂直及び斜め方向に（例えば、０〜４５°の角度で）なされうる。これにより、第２素子分離部６は、その外縁が、後の工程で形成される第３素子分離部２１の外縁より外側に配されるように形成されうる。また、第２素子分離部６を形成する不純物の注入は、第１素子分離部４を形成する不純物の注入よりも低い注入強度で行われうる。なお、垂直方向に不純物を注入し、熱処理を行うことによっても第２素子分離部６を形成することが可能である。
【００１２】
最後に、開口２０に絶縁性の部材７を埋設した後に絶縁層２を除去し、第２素子分離部６の外縁より内側に絶縁性の第３素子分離部２１を形成している（第３素子分離部形成工程）。まず、絶縁性の部材７（例えば、酸化シリコン）を、例えば、ＣＶＤ法によって開口２０に埋設し、その後、ＣＭＰ法によって平坦化処理を行う。このとき、絶縁性の部材７の研磨速度が絶縁層２の研磨速度よりも速い研磨剤を用いることができる。これにより、図１（ｅ）に例示されるように、絶縁層２がストッパーとして作用し、開口２０に絶縁性の部材７が埋設され、それ以外（絶縁層２の上）の絶縁性の部材７は除去されうる。その後、図１（ｆ）に例示されるように、絶縁層２をエッチングにより除去し、第３素子分離部２１を形成している。その後、工程の詳細な説明は省略するが、例えば、光電変換部の電荷蓄積領域８、ＭＯＳトランジスタのソース／ドレイン領域９、ＭＯＳトランジスタのゲート（不図示）等が形成されうる。
【００１３】
図１（ｆ）に示すように、第１素子分離部４は第２素子分離部６の下に配され、第１素子分離部４の外縁は第２素子分離部６の外縁より内側に配されている。このように、より深い部分に素子分離領域を形成することにより、基板深部における電荷の混入を抑制することが可能となり、素子分離効果の向上が期待できる。第２素子分離部６は、チャネルストップとしても機能可能である。また、第２素子分離部６は、第３素子分離部２１の外縁より外側に配され、第３素子分離部２１の端部からのリーク電流が素子に混入することを低減することが可能である。ここで、第１素子分離部４の幅をＷ１、第２素子分離部６の幅をＷ２、第３素子分離部２１の幅をＷ３、としたときに、Ｗ２＞Ｗ１、かつ、Ｗ２＞Ｗ３の関係が成立するとよい。また、第１素子分離部４と第２素子分離部６とは、形成の際、一部が重なっていてもよい。それらの深さは、不純物濃度ピークの位置など、不純物濃度から判定することが可能である。
【００１４】
以上により、半導体基板１の上部に配された第２素子分離部６と、第２素子分離部６の下に配された第１素子分離部４と、第２素子分離部６の上に配され、絶縁性の部材を含む第３素子分離部２１と、を備えた半導体装置が得られる。第３素子分離部２１は、その外縁が第２素子分離部６の外縁より内側に配されている。第３素子分離部２１と半導体基板１との界面を、第２素子分離部６で覆うことにより、該界面における格子欠陥等により生ずるノイズ等の回路動作への影響を低減でき、安定性の高い素子分離領域を備えた半導体装置が容易に製造されうる。
【００１５】
また、本実施形態においては、第１素子分離部４を熱酸化処理の前に形成したが、熱酸化処理の後に形成してもよい。また、第１素子分離部４と第２素子分離部６との工程順が逆でもよい。この場合には、第２素子分離部６を形成した後に熱酸化処理を行うことで、後に形成される第３素子分離部２１の外縁より外側に配されるように形成することが可能である。その後、第１素子分離部４を半導体基板１の内部に形成することで、その不純物濃度ピークを急峻にすることが可能となり、より素子分離性能を向上させることが可能となる。
【００１６】
＜第２実施形態＞
図２を参照しながら、第２実施形態の半導体装置の製造方法を説明する。本実施形態では、第１実施形態とは異なる他の方法によって素子分離領域を形成する。以下では、第１実施形態と重複する内容については説明を省略する。まず、図２（ａ）に例示されるように、半導体基板１’（例えばｎ型Ｓｉ）を用意し、半導体基板１’の表面を酸化することにより、酸化シリコン膜１１が形成されうる。さらに、酸化シリコン膜１１の上に、多結晶シリコン膜１２が形成され、多結晶シリコン膜１２の上に窒化シリコン膜１３が形成されうる（絶縁層形成工程）。窒化シリコン膜１３は、例えば、不純物注入や熱酸化処理におけるマスクとして機能し、ＣＭＰ法による研磨工程におけるストッパーとして機能しうる。
【００１７】
次に、図２（ｂ）に例示されるように、窒化シリコン膜１３の上に、フォトレジストパターン３’を形成し、フォトレジストパターン３’を使ってエッチングを行う。これにより、多結晶シリコン膜１２及び窒化シリコン膜１３に開口２０’を形成する（開口形成工程）。このとき、開口２０’を形成することにより、酸化シリコン膜１１や半導体基板１が露出されてもよいし、完全には露出されず、図２（ｂ）に例示されるように、多結晶シリコン膜１２の一部が残ってもよい。そして、図２（ｃ）に例示されるように、第１素子分離部４’を形成している（第１素子分離部形成工程）。第１素子分離部４’は、開口２０’を通して、半導体基板１’に不純物を注入することによって形成されうる。この不純物の注入には、例えば、１×１０１２〜１×１０１４個／ｃｍ２程度のボロン（Ｂ）注入が用いられうる。また、この不純物の注入は、レジストパターン３’をマスクとして用いて行われうる。
【００１８】
次に、フォトレジストパターン３’の除去、及び熱酸化処理がなされ、開口２０’に対応する多結晶シリコン膜１２の表面において酸化膜１４が形成されうる。多結晶シリコン膜１２の厚みによっては、半導体基板１’の表面にも酸化膜が形成されうる。その後、図２（ｃ）に例示されるように、開口２０’を通して不純物を半導体基板１’に対して注入し、半導体基板１’に、開口２０’の外縁より外側に外縁を有する第２素子分離部６’を形成している（第２素子分離部形成工程）。この不純物の注入には、例えば、１×１０１２〜１×１０１４個／ｃｍ２程度のボロン（Ｂ）注入が用いられうる。このとき、この不純物の注入は、半導体基板１’の基板面に対して斜め方向になされうる。例えば、基板面の垂線から１５〜４５°の角度（注入角度）で、基板面において９０°ずつ回転させ４回の不純物の注入を行う。不純物の注入は該基板を回転させながら行ってもよい。これにより、第２素子分離部６’は、その外縁が、後の工程で形成される第３素子分離部２１’の外縁より外側に配されるように形成されうる。
【００１９】
最後に、開口２０’に絶縁性の部材１５を埋設した後に多結晶シリコン膜１２及び窒化シリコン膜１３を除去し、第２素子分離部６’の外縁より内側に絶縁性の第３素子分離部２１’を形成している（第３素子分離部形成工程）。絶縁性の部材１５（例えば、酸化シリコン）を、例えば、ＣＶＤ法によって開口２０’に埋設し、その後、ＣＭＰ法によって平坦化処理を行う。このとき、絶縁性の部材１５の研磨速度が窒化シリコン膜１３の研磨速度よりも速い研磨剤を用いることもできる。これにより、図２（ｄ）に例示されるように、窒化シリコン膜１３がストッパーとして作用し、開口２０’に絶縁性の部材１５が埋設され、それ以外（窒化シリコン膜１３の上）の絶縁性の部材１５は除去されうる。その後、図２（ｅ）に例示されるように、窒化シリコン膜１３が除去され、多結晶シリコン膜１２が除去され、第２素子分離部２１’が形成されうる。窒化シリコン膜１３は、例えば、熱リン酸によって選択的に除去されうる。多結晶シリコン膜１２は、例えば、アンモニア過水によって選択的に除去されうる。その後、工程の詳細な説明は省略するが、例えば、光電変換部の電荷蓄積領域８’、ＭＯＳトランジスタのソース／ドレイン領域９’、ＭＯＳトランジスタのゲート（不図示）等が形成されうる。
【００２０】
以上により、半導体基板の上部に配された第２素子分離部６’と、第２素子分離部６’の上に配され、第２素子分離部６’の外縁より内側に配された絶縁性の部材を含む第３素子分離部２１’と、を備えた半導体装置が形成されうる。第３素子分離部２１’と半導体基板１’との界面を、第２素子分離部６’で覆うことにより、該界面における格子欠陥等により生ずるノイズ等の回路動作への影響を低減でき、安定性の高い素子分離領域を備えた半導体装置が容易に製造されうる。
【００２１】
また、本実施形態においても第１実施形態と同様に、第１、第２素子分離部及び熱酸化処理との工程順は適宜変更可能である。また、その他の製造条件についても適宜、変更可能である。
【００２２】
以上の２つの実施形態を述べたが、本発明はこれらに限られるものではなく、目的、状態、用途、機能、およびその他の仕様の変更が適宜可能であり、他の実施形態によっても実施されうることは言うまでもない。
【図１】
2013161891.tif 000003
【図２】
2013161891.tif 000004