(57)【要約】【課題】スイッチング電源装置を高周波化するとともに小型化すること。【解決手段】Ｌ相とＮ相の間に印加された入力INとしての交流を４つの整流素子から成るブリッジ整流回路10によって全波整流して脈流化した出力をインダクタ11に印加する。インダクタ11は、電流センサ12、および、ダイオード14を介して出力コンデンサ30の一方の端子に接続される。出力コンデンサ30の他方の端子はグランドに接続される。第１のスイッチ素子21および第２のスイッチ素子22は、スイッチオンのタイミングが重複しないように制御回路18によってドライバ20を介して動作制御される。【選択図】図１
2013179804.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ素子に対して高周波化スイッチ素子を並列接続し、磁気部品と前記スイッチ素子と前記高周波化スイッチ素子とを有する電力変換回路と、
前記スイッチ素子及び前記高周波化スイッチ素子を互いに異なる位相で動作させる制御信号をドライブ回路に供給する制御回路を有し、
前記制御回路は、前記スイッチ素子及び前記高周波化スイッチ素子の並列数をNとしたとき、前記スイッチ素子及び前記高周波化スイッチ素子のスイッチング動作時間を３６０°／Nだけ位相をずらして動作制御する
ことを特徴とするスイッチング電源装置。
【請求項２】
前記電力変換回路は、昇圧回路であることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記電力変換回路は、降圧回路であることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項４】
前記電力変換回路は、プッシュプル回路であり、前記磁気部品は、前記プッシュプル回路に接続されるトランスであり、前記プッシュプル回路の前記スイッチ素子と並列に前記高周波化用スイッチ素子を接続し、前記プッシュプル回路の出力を前記トランスで出力することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項５】
前記電力変換回路は、ブリッジ回路であり、前記磁気部品は、前記ブリッジ回路に接続されるトランスであり、前記ブリッジ回路の前記スイッチ素子と並列に前記高周波化用スイッチ素子を接続し、前記ブリッジ回路の出力を前記トランスで出力することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項６】
前記制御回路は、前記磁気部品に流れる電流を検知して前記スイッチ素子及び前記高周波化スイッチ素子のオン／オフ動作を制御することを特徴とする請求項１ないし請求項５のいずれか一項に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
従来、スイッチング電源装置の高周波化を実現するための技術として、インターリーブ方式などの多相化による技術が知られている。
図８は、インターリーブＰＦＣ方式を採用した従来のスイッチング電源装置の構成を示すブロック図である。図８において、Ｌ相とＮ相の間に印加された入力INとしての交流を４つの整流素子から成るブリッジ整流回路100によって全波整流して脈流化し、脈流化した電流を２つに分岐し、分岐したそれぞれの部分にインダクタ110、電流センサ120、スイッチ素子130を接続し、またインダクタ210、電流センサ220、スイッチ素子230を接続し、制御回路150の指令をドライバ160に与えてスイッチ素子130,230をインターリーブ動作（交互動作）させる。そしてスイッチ素子130がオンしている期間にインダクタ110にエネルギーを蓄積し、スイッチ素子130がオフしている期間にインダクタ110に蓄積されたエネルギーをダイオード140を介して出力コンデンサ300に移すとともに、スイッチ素子230がオンしている期間にインダクタ210にエネルギーを蓄積し、スイッチ素子230がオフしている期間にインダクタ210に蓄積されたエネルギーをダイオード240を介して出力コンデンサ300に移し、それぞれ出力コンデンサ300から出力OUTを取り出すよう構成している。なおＰＦＣは、power factor correctionの略で、制御回路150はインダクタ110またはインダクタ210に流れる電流を検出しそれに基づいてスイッチ素子のオン／オフを制御しスイッチング周期におけるオン時間に基づいて定義される力率を改善しスイッチング電源装置の効率をアップするもので当該技術分野の技術者に公知のものである。
【０００３】
そして下記特許文献１には、商用電源の交流を整流する整流回路と、互いに並列に接続され整流回路の出力をそれぞれ昇圧チョッピングする複数の昇圧チョッパ回路と、複数の昇圧チョッパ回路の出力を平滑して負荷に供給するキャパシタと、複数の昇圧チョッパ回路の入力電圧と入力電流およびキャパシタの出力電圧に基づいて複数の昇圧チョッパ回路を互いに異なる位相で動作するように制御する制御部とを備える力率改善装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１３６０４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に記載される力率改善装置においては、複数の昇圧チョッパ回路を互いに異なる位相で動作して電流リップルを小さくするものの、相数に応じた複数の昇圧チョッパ回路を用いているため、部品点数が増すという問題がある。
【０００６】
また図８に示した従来のインターリーブＰＦＣ方式によれば、相数に比例したコイルの数量が必要となり、部品点数が増すという問題がある。また、電流センサ、ダイオードも相数に比例した数量が必要となり、部品点数が増すという問題がある。つまり、従来のインターリーブＰＦＣ方式では、部品点数増加による実装面積大、コストアップになってしまうという問題点があった。
【０００７】
そこで本発明のスイッチング電源装置は、高周波化するとともに小型化することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は、スイッチ素子に対して高周波化スイッチ素子を並列接続し、磁気部品と前記スイッチ素子と前記高周波化スイッチ素子とを有する電力変換回路と、前記スイッチ素子及び前記高周波化スイッチ素子を互いに異なる位相で動作させる制御信号をドライブ回路に供給する制御回路を有し、
前記制御回路は、前記スイッチ素子及び前記高周波化スイッチ素子の並列数をNとしたとき、前記スイッチ素子及び前記高周波化スイッチ素子のスイッチング動作時間を３６０°／Nだけ位相をずらして動作制御することを特徴とする。
【０００９】
上記において、前記電力変換回路は、昇圧回路であることを特徴とする。
また上記において、前記電力変換回路は、降圧回路であることを特徴とする。
また上記において、前記電力変換回路は、プッシュプル回路であり、前記磁気部品は、前記プッシュプル回路に接続されるトランスであり、前記プッシュプル回路の前記スイッチ素子と並列に前記高周波化用スイッチ素子を接続し、前記プッシュプル回路の出力を前記トランスで出力することを特徴とする。
【００１０】
また上記において、前記電力変換回路は、ブリッジ回路であり、前記磁気部品は、前記ブリッジ回路に接続されるトランスであり、前記ブリッジ回路の前記スイッチ素子と並列に前記高周波化用スイッチ素子を接続し、前記ブリッジ回路の出力を前記トランスで出力することを特徴とする。
【００１１】
また上記において、前記制御回路は、前記磁気部品に流れる電流を検知して前記スイッチ素子及び前記高周波化スイッチ素子のオン／オフ動作を制御することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、スイッチング電源装置を高周波化するとともに小型化することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係るスイッチング電源装置の構成を示す図である。
【図２】図１に示した本発明の第１の実施形態に係るスイッチング電源装置の動作を説明する図である。
【図３】図２に示した本発明の第１の実施形態に係るスイッチング電源装置の動作を説明するタイムチャートである。
【図４】本発明の第２の実施形態に係るスイッチング電源装置の構成を示す図である。
【図５】本発明の概念をプッシュプル回路に適用したその他の実施形態（その１）の構成例を示す図である。
【図６】本発明の概念を降圧チョッパ回路に適用したその他の実施形態（その２）の構成例を示す図である。
【図７】本発明の概念をＨブリッジ回路に適用したその他の実施形態（その３）の構成例を示す図である。
【図８】インターリーブＰＦＣ方式を採用した従来のスイッチング電源装置の構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、詳細に説明する。
［実施形態１］
図１は、本発明の第１の実施形態に係るスイッチング電源装置の構成を示す図である。図１において本発明の第１の実施形態に係るスイッチング電源装置では、Ｌ相とＮ相の間に印加された入力INとしての交流を４つの整流素子から成るブリッジ整流回路10によって全波整流して脈流化した出力をインダクタ11に印加する。インダクタ11は、電流センサ12、および、ダイオード14を介して出力コンデンサ30の一方の端子に接続される。電流センサ12とダイオード14間に一方の接続端子を有し、他方の接続端子がグランドに接続され、且つ出力コンデンサ30と並列に第１のスイッチ素子21および第２のスイッチ素子22が接続される。電流センサ12が検知した電流は制御回路18に与えられる。なお、インダクタ11、第１のスイッチ素子21、第２のスイッチ素子22、およびダイオード14でもって昇圧回路を構成する。出力コンデンサ30の他方の端子はグランドに接続される。そして出力コンデンサ30の両端から昇圧された出力OUTを得るようにするものである。
【００１５】
後述するようにスイッチオンのタイミングが重複しないように制御回路18が第１のスイッチ素子21および第２のスイッチ素子22をドライバ20を介して動作制御する。
このように本発明の第１の実施形態に係るスイッチング電源装置は、スイッチ素子を並列に複数実装し、その並列数（これをNとする）に応じて、スイッチング動作時間を３６０°／Nだけ位相をずらし高周波化して動作制御することで、インダクタのインダクタンスを低下させることができるため、従来設けていた磁気部品の数を増やさず且つ磁気部品の小型化を実現することができる。なお上記においてNは、N個のスイッチ素子を設けそのスイッチ素子を重ならずに位相をずらして動作制御する制御回路中のCPUの分解能によって決まってくる値である。
【００１６】
図２は、図１に示した本発明の第１の実施形態に係るスイッチング電源装置の動作を説明する図である。図３は図２に示した本発明の第１の実施形態に係るスイッチング電源装置の動作を説明するタイムチャートである。図２においては、図１に示した第１のスイッチ素子21を流れる電流をIQ1とし、第２のスイッチ素子22を流れる電流をIQ2とし、またインダクタ11に流れる電流をILとする。
【００１７】
図２の動作を図３に示すタイムチャートによって説明する。図３に示すようにインダクタ11を流れる電流ILは、スイッチ素子21がオンのときに所定の傾斜で増加し、スイッチ素子21がオフになると急激に減少する。またスイッチ素子21がオンになると、スイッチ素子21を流れる電流IQ1はインダクタ11を流れる電流ILに比例して増加し、スイッチ素子21がオフになるとスイッチ素子21を流れる電流IQ1はゼロになる。
【００１８】
次に、スイッチ素子22がオンのときにインダクタ11を流れる電流ILは所定の傾斜で増加し、スイッチ素子22がオフになると急激に減少する。またスイッチ素子22がオンになると、スイッチ素子22を流れる電流IQ2はインダクタ11を流れる電流ILに比例して増加し、スイッチ素子22がオフになるとスイッチ素子22を流れる電流IQ2はゼロになる。
【００１９】
ここにおいてインダクタ11の両端に掛かる電圧をVL、インダクタ11のインダクタンスをLとしたとき、いずれかのスイッチ素子のオン時間Tonであれば、インダクタを流れる電流ILの電流変化ΔILは、ΔIL = (VL / L) Tonになる。したがって、ΔIL及びVLがそれぞれ一定であれば、高周波化によりTonが短くなれば、Lもまた小さくてよいことになる。よって、Lのインダクタンスを低下させることが可能となる。
【００２０】
なお、スイッチ素子21がオンして所定時間後にオフし、次にスイッチ素子22をオンするまでの期間をｆcoilとし、このｆcoilの２周期を並列設置されたスイッチ素子21，22の動作周期ｆoscとして定義することとしている。
【００２１】
このように本発明は、位相をずらしながら並列設置されたスイッチ素子21，22をｆoscで動作させることでインダクタ11に所定の電流ILを流すようにしている。このため磁気部品であるインダクタの構成は従来のままでもそのインダクタンスを低下させることができるので、従来構成に比べてインダクタ（コイル）の小型化を実現することができる。さらに、インダクタ又はダイオード又は電流センサを増やさなくて良い。
［実施形態２］
図４は、本発明の第２の実施形態に係るスイッチング電源装置の構成を示す図である。図４において本発明の第２の実施形態に係るスイッチング電源装置では、Ｌ相とＮ相の間に印加された入力INとしての交流を、寄生ダイオードを有する４つのスイッチ素子Q11〜Q14から成るブリッジ整流回路25によって全波整流して脈流化した出力をインダクタ11に印加する。インダクタ11は、電流センサ12に接続されるとともに並列設置された寄生ダイオードを有するスイッチ素子41、42を介して出力コンデンサ30の一方の端子に接続される。電流センサ12と並列設置された寄生ダイオードを有するスイッチ素子41、42間に一方の接続端子を有し、他方の接続端子がグランドに接続され、且つ出力コンデンサ30と並列に第１のスイッチ素子21および第２のスイッチ素子22が接続される。電流センサ12が検知した電流は制御回路18に与えられる。なお、インダクタ11、第１のスイッチ素子21、第２のスイッチ素子22、および並列設置された寄生ダイオードを有するスイッチ素子41、42でもって昇圧回路を構成する。出力コンデンサ30の他方の端子はグランドに接続される。そして出力コンデンサ30の両端から昇圧された出力OUTを得るようにするものである。
【００２２】
上記においてスイッチ素子Q11〜Q14から成るブリッジ整流回路25は、入力される交流信号の半波でスイッチ素子Q11，Q14の寄生ダイオードを使用して整流するとともに交流信号の後の半波でスイッチ素子Q12，Q13の寄生ダイオードを使用して整流する。また制御回路18は、ドライバ36を介して並列設置された寄生ダイオードを有する第１のスイッチ素子41及び第２のスイッチ素子42を動作させ、図３に示す第１のスイッチ素子21のスイッチオフのタイミングと第２のスイッチ素子22のスイッチオフのタイミングで第１のスイッチ素子41および第２のスイッチ素子42の寄生ダイオードを使用して整流してインダクタ11に蓄積された電磁エネルギーを出力コンデンサ30に蓄積して、それを出力電圧として利用する。
【００２３】
直流を交流に変換する場合において、スイッチ素子41、42は制御回路18によって交互にON、OFFされる。このときスイッチ素子21、22はOFFとなるように制御回路18によって制御されている。また、スイッチ素子41、42に対応してスイッチ素子Q11、Q14のペアとスイッチ素子Q12、Q13のペアとをドライバ16およびドライバ17を介して制御回路18が制御することで交互にON、OFFして交流化している。このようにスイッチ素子41、42を交互にON、OFFしているため、交流を直流に変換する時と同じ周波数の電流がインダクタ11に流れる。
【００２４】
なお、本発明の第２の実施形態に係るスイッチング電源装置は、スイッチ素子41、42を設けているが、スイッチ素子41のみまたはスイッチ素子42のみでも良い。この場合、リプルを低減するため、周波数を倍にする必要がある。
［その他の実施形態］
図５は、本発明の概念をプッシュプル回路に適用したその他の実施形態（その１）の構成例を示す図である。本発明の基本概念は、上述したように、スイッチ素子を並列に設置し、その並列数（N）に応じて、スイッチングを３６０°／Nだけ位相をずらして制御する点にある。つまり、図５（ａ）に示すプッシュプル回路では、スイッチ素子Q51，Q52を並列設置するとともにスイッチ素子Q53，Q54を並列設置して構成する。それ以外の構成は従来のプッシュプル回路と変わりがないし、またその動作も、並列設置したスイッチ素子Q51，Q52および並列設置したスイッチ素子Q53，Q54を制御回路50によって交互に動作させる点を除き、基本的には同じである。
【００２５】
次にその動作を図５（ｂ）に示すタイムチャートに基づいて説明する。プッシュプル動作をさせるために制御回路50の指令をドライバ60に与えてスイッチ素子Q51を動作させ、ついで重ならないように位相をずらしてスイッチ素子Q53をドライバ65を介して動作させる。次に、制御回路50の指令をドライバ60に与えてスイッチ素子Q52を動作させ、ついで重ならないように位相をずらしてスイッチ素子Q54をドライバ65を介して動作させる。この動作を交互に且つ高速に繰り返す。こうすることで、トランス又は電流センサの数を増やさずにプッシュプル回路を高周波化することができる。また、トランスを小型化することができる。
【００２６】
図６は、本発明の概念を降圧チョッパ回路に適用したその他の実施形態（その２）の構成例を示す図である。本発明の基本概念は、上述したように、スイッチ素子を並列に設置し、その並列数（N）に応じて、スイッチングを３６０°／Nだけ位相をずらして制御する点にある。つまり、図６（ａ）に示す降圧チョッパ回路では、スイッチ素子Q61，Q62を並列設置して構成する。それ以外の構成は従来の降圧チョッパ回路と変わりがない。
【００２７】
次にその動作を図６（ｂ）に示すタイムチャートに基づいて説明する。降圧チョッパ動作をさせるために制御回路50の指令をドライバ70に与えてスイッチ素子Q61をオン動作させ、電磁的なエネルギーをインダクタに蓄積する。そしてQ61をオフさせることでインダクタに蓄積されたエネルギーを電解コンデンサに移す。次に、制御回路50の指令を位相をずらしてドライバ70に与えてスイッチ素子Q62を動作ささせ、電磁的なエネルギーをインダクタに蓄積する。そしてQ62をオフさせることでインダクタに蓄積されたエネルギーを電解コンデンサに移す。この動作を交互に且つ高速に繰り返す。こうすることで、インダクタ又はダイオード又は電流センサの数を増やさずに降圧チョッパ回路を高周波化することができる。また、インダクタを小型化することができる。
【００２８】
図７は、本発明の概念をＨブリッジ回路に適用したその他の実施形態（その３）の構成例を示す図である。本発明の基本概念は、上述したように、スイッチ素子を並列に設置し、その並列数（N）に応じて、スイッチングを３６０°／Nだけ位相をずらして制御する点にある。つまり、図７（ａ）に示すＨブリッジ回路では、一方の並列設置したスイッチ素子Q71，Q73を高電圧側(電源)に接続し、他方の並列設置したスイッチ素子Q71，Q73を低電圧側(グランド)に接続し、また一方の並列設置したスイッチ素子Q72，Q74を高電圧側(電源)に接続し、他方の並列設置したQ72，Q74を低電圧側(グランド)に接続する。これによりスイッチ素子Q71，Q73のペアおよびスイッチ素子Q72，Q74のペアを互いにブリッジ接続する。高電圧側(電源)に接続した並列設置したスイッチ素子Q71，Q73と低電圧側(グランド)に接続したスイッチ素子Q72，Q74を直列接続するとともに高電圧側(電源)に接続した並列設置したスイッチ素子Q72，Q74と低電圧側(グランド)に接続したスイッチ素子Q71，Q73を直列接続し、並列設置したスイッチ素子のそれぞれの直列接続点間にトランス一次側巻線を接続して構成する。そしてトランス二次巻線側にはブリッジ整流回路を設け、該ブリッジ整流回路の両端にインダクタと電解コンデンサの直列回路を接続し、電解コンデンサの両端から出力を取り出すように構成している。なおトランスの一次巻線、二次巻線への接続構成は従来のＨブリッジ回路と基本的に変わりがない。
【００２９】
次にその動作を図７（ｂ）に示すタイムチャートに基づいて説明する。Ｈブリッジ動作をさせるため、制御回路50の指令をドライバ90に与えて高電圧側及び低電圧側のスイッチ素子Q71を同時に動作させる。これにより、高電圧側からトランスの一次巻線を介して低電圧側に電流が流れることによりトランス二次側に起電力が誘起される。誘起された起電力をブリッジ整流回路を介してインダクタに蓄積し、該インダクタから電解コンデンサにエネルギーを移すことで出力端に出力を得る。
【００３０】
次に、制御回路50の指令をスイッチタイミングが重ならないように位相をずらしてドライバ80に与えて低電圧側及び高電圧側のスイッチ素子Q72を同時に動作させる。これにより、低電圧側からトランスの一次巻線を介して高電圧側に電流が流れることによりトランス二次側に起電力が誘起される。誘起された起電力をブリッジ整流回路を介してインダクタに蓄積し、該インダクタから電解コンデンサにエネルギーを移すことで出力端に出力を得る。
【００３１】
次いで制御回路50の指令をスイッチタイミングが重ならないように位相をずらしてドライバ90に与えて高電圧側及び低電圧側のスイッチ素子Q73を同時に動作させる。これにより、高電圧側からトランスの一次巻線を介して低電圧側に電流が流れることによりトランス二次側に起電力が誘起される。誘起された起電力をブリッジ整流回路を介してインダクタに蓄積し、該インダクタから電解コンデンサにエネルギーを移すことで出力端に出力を得る。
【００３２】
そして制御回路50の指令をスイッチタイミングが重ならないように位相をずらしてドライバ80に与えて低電圧側及び高電圧側のスイッチ素子Q74を同時に動作させる。これにより、低電圧側からトランスの一次巻線を介して高電圧側に電流が流れることによりトランス二次側に起電力が誘起される。誘起された起電力をブリッジ整流回路を介してインダクタに蓄積し、該インダクタから電解コンデンサにエネルギーを移すことで出力端に出力を得る。以上の動作をスイッチタイミングが重ならないように位相をずらして高電圧側及び低電圧側のスイッチ素子において交互に且つ高速に繰り返す。
【００３３】
こうすることで、トランス又は電流センサの数を増やさずにＨブリッジ回路を高周波化することができる。また、トランスを小型化することができる。
なお、上述した本発明の各実施形態に係るスイッチング電源装置において、ディジタル制御することで、スイッチング電源装置の経年劣化をしづらくし、かつ回路を小型化させることができる。
【産業上の利用可能性】
【００３４】
この発明によるスイッチング電源装置は、電気自動車、ハイブリッド自動車などに搭載されるバッテリを充電する充電器に好適に用いることが可能である。
【符号の説明】
【００３５】
１０  ブリッジ整流回路
１１  インダクタ（コイル）
１２  電流センサ
１４  ダイオード
１６、１７  ドライバ
１８  制御回路
２０  ドライバ
２１  スイッチ素子
２２  スイッチ素子
２５  ブリッジ整流回路
３０  出力コンデンサ
３６、３７  ドライバ
５０  制御回路
６０、６５  ドライバ
７０、８０、９０  ドライバ
【図１】
2013179804.tif 000003
【図２】
2013179804.tif 000004
【図３】
2013179804.tif 000005
【図４】
2013179804.tif 000006
【図５】
2013179804.tif 000007
【図６】
2013179804.tif 000008
【図７】
2013179804.tif 000009
【図８】
2013179804.tif 000010