(57)【要約】【課題】良好な断熱性を維持しつつ微細化を進めることが可能な記憶素子および記憶装置を提供する。【解決手段】第１電極，記憶層および第２電極をこの順に有し、前記記憶層の前記第２電極との対向面および前記記憶層の側壁のうち少なくとも一部に断熱層が設けられている記憶素子。複数の記憶素子を備え、前記複数の記憶素子の各々は、第１電極，記憶層および第２電極をこの順に有し、前記記憶層の前記第２電極との対向面および前記記憶層の側壁のうち少なくとも一部に断熱層が設けられている記憶装置。【選択図】図７
2013179203.tif 000002
【特許請求の範囲】
【請求項１】
第１電極，記憶層および第２電極をこの順に有し、前記記憶層の前記第２電極との対向面および前記記憶層の側壁のうち少なくとも一部に断熱層が設けられている
記憶素子。
【請求項２】
前記断熱層は、前記対向面に一様に設けられている
請求項１記載の記憶素子。
【請求項３】
前記断熱層は、金属窒化物および金属の窒化ケイ酸塩からなる群の少なくとも１種により構成されている
請求項２記載の記憶素子。
【請求項４】
前記断熱層は、前記対向面に設けられていると共に前記対向面の一部に開口を有する
請求項１記載の記憶素子。
【請求項５】
前記断熱層は、金属窒化物，金属の窒化ケイ酸塩，結晶性または多孔質ＳｉＯ2，および結晶性または多孔質Ａｌ2Ｏ3からなる群の少なくとも１種により構成されている
請求項４記載の記憶素子。
【請求項６】
前記断熱層は、前記記憶層の側壁を囲んでいる
請求項１記載の記憶素子。
【請求項７】
前記断熱層は、金属窒化物，金属の窒化ケイ酸塩，結晶性ＳｉＯ2，および結晶性Ａｌ2Ｏ3からなる群の少なくとも１種よりなる単層により構成されている
請求項６記載の記憶素子。
【請求項８】
前記断熱層は、前記記憶層に接する第１層と、前記第１層の外側の第２層との積層構成を有し、
前記第１層は、金属窒化物，金属の窒化ケイ酸塩，結晶性ＳｉＯ2，および結晶性Ａｌ2Ｏ3からなる群の少なくとも１種により構成され、
前記第２層は、多孔質ＳｉＯ2，および多孔質Ａｌ2Ｏ3からなる群の少なくとも１種により構成されている
請求項６記載の記憶素子。
【請求項９】
下部断熱層を備え、
前記下部断熱層は、前記記憶層の前記第１電極側の表面に設けられると共に前記第１電極の側壁を囲んでいる
請求項２記載の記憶素子。
【請求項１０】
前記下部断熱層は、前記記憶層および前記第１電極に接する第１層と、前記第１層の外側の第２層との積層構成を有し、
前記第１層は、金属窒化物，金属の窒化ケイ酸塩，結晶性ＳｉＯ2，および結晶性Ａｌ2Ｏ3からなる群の少なくとも１種により構成され、
前記第２層は、多孔質ＳｉＯ2，および多孔質Ａｌ2Ｏ3からなる群の少なくとも１種により構成されている
請求項９記載の記憶素子。
【請求項１１】
前記記憶層は、前記第１電極の側から、抵抗変化層と、固体電解質層とをこの順に含む
請求項１記載の記憶素子。
【請求項１２】
前記記憶層は、前記第１電極と前記抵抗変化層との間に酸化物層を含む
請求項１１記載の記憶素子。
【請求項１３】
前記固体電解質層の厚みは４０ｎｍ以下である
請求項１１または１２記載の記憶素子。
【請求項１４】
前記抵抗変化層は、硫黄（Ｓ），セレン（Ｓｅ）およびテルル（Ｔｅ）のうち少なくとも１種のカルコゲン元素を含むアモルファス半導体により構成されている
請求項１１記載の記憶素子。
【請求項１５】
複数の記憶素子を備え、
前記複数の記憶素子の各々は、第１電極，記憶層および第２電極をこの順に有し、前記記憶層の前記第２電極との対向面および前記記憶層の側壁のうち少なくとも一部に断熱層が設けられている
記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、記憶層の電気的特性の変化により情報を記憶可能な記憶素子、およびこの記憶素子を備えた記憶装置に関する。
【背景技術】
【０００２】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低電力化など、一層の高性能化が要請されている。特に不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。不揮発性メモリとしては、半導体フラッシュメモリ、ＦｅＲＡＭ（強誘電体メモリ）、およびＰＣＭ（相変化メモリ）などが実用化されており、更なる高性能化に向けての活発な研究開発が行われている。
【０００３】
ＲｅＲＡＭ（抵抗変化メモリ）は、電界誘起巨大抵抗変化を示すメモリの総称であり、主に、金属酸化物と電極の界面での抵抗変化と、金属酸化物中での電導経路抵抗変化との二種類の原理がある。非特許文献１によれば、後者を原理とする原子拡散メモリの性能向上は近年非常にめざましい。ＲｅＲＡＭには様々な動作原理が存在するが、本開示では固体電解質層を拡散原子源としたＲｅＲＡＭを原子拡散メモリと称する。
【０００４】
従来のＲｅＲＡＭは、第１電極（下部電極），記憶層および第２電極（上部電極）を順に積層した構成を有している。記憶層は、第１電極の側から、例えば、酸化物層，抵抗変化層（高抵抗層）および固体電解質層を順に有している。抵抗変化層としては、例えばガドリニウム酸化物（ＧｄＯ2）が用いられる。固体電解質層は、例えば、厚みが１００ｎｍ以上であり、ＺｒＣｕＡｌ基金属ガラスまたは金属アモルファスにより構成されている。抵抗変化層の一部が第１電極とコンタクトし、第１電極が選択ダイオードまたは選択トランジスタと接続されている。
【０００５】
この従来のＲｅＲＡＭでは、第１電極と第２電極との間に電界を印加し、固体電解質層に大量に含まれる原子（ＣｕまたはＡｌ）をイオンとして動かすことにより記憶層の電気的特性の変化を生じさせる。可動イオンが抵抗変化層および酸化物層に大量に含まれる状態の電気抵抗は低く、ＬＲＳ（低抵抗状態）と呼ばれる。一方、可動イオンが抵抗変化層および酸化物層に殆ど含まれない状態の電気抵抗は高く、ＨＲＳ（高抵抗状態）と呼ばれる。ＨＲＳからＬＲＳへの遷移はセット（ＳＥＴ）、ＬＲＳからＨＲＳへの遷移はリセット（ＲＥＳＥＴ）と呼ばれる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Wataru Otsuka、外８名，“A 4Mb Conductive-Bridge Resistive Memory with 2.3GB/s Read-Throughput and 216MB/s Program-Throughput”，ISSCC 2011(2011 IEEE International Solid-State Circuits Conference)/Session 11/Non-Volatile Memory Solutions/11.7，ＩＥＥＥ，２０１１年，ｐ．２１０
【非特許文献２】株式会社真壁技研、（独）科学技術振興機構、川崎亮（東北大学教授），“金属ガラス球の製造方法およびこの方法で製造された金属ガラス球、並びにその製造装置”、平成１８年度第３回特許ビジネス市ｉｎ東京、２００６年１月２３日（特にｐ．５の表「物性・機械的特性から観た材料の比較」）
【非特許文献３】産総研・分散型熱物性データベース、インターネット＜ＵＲＬ： H  YPERLINK "http://riodb.ibase.aist.go.jp/TPDB/AJAX/index.aspx" http://riodb.iba  se.aist.go.jp/TPDB/AJAX/index.aspx＞
【発明の概要】
【発明が解決しようとする課題】
【０００７】
固体電解質層に含まれる原子をイオンとして輸送するためには、固体電解質層を加熱する必要がある。この加熱は、抵抗変化層ないし酸化物層の自己発熱（ジュール発熱）で賄われる。固体電解質層に用いられる金属ガラスの熱伝導性は、例えば非特許文献２によれば０．０５５（Ｗ／ｃｍＫ）にすぎず、第２電極に使われる金属Ａｌや金属Ｃｕと較べて低い。従って、固体電解質層の膜厚を十分厚く（１００ｎｍ以上）していた従来の記憶素子では、固体電解質層それ自体が断熱材として作用し、良好な電流・電圧特性を発揮することができていた。
【０００８】
しかしながら、記憶素子の微細化に伴い、エッチング加工性を向上させる必要があり、そのために固体電解質層の膜厚をどんどん薄くしていかなければならなくなってきた。これにより、前述した固体電解質層それ自体の断熱効果が期待できなくなるのは自明である。そのため、昇温不足により原子拡散が促進されず、ＬＲＳとＨＲＳとの間の抵抗分離が十分にとれなくなるという問題が生じていた。
【０００９】
本開示はかかる問題点に鑑みてなされたもので、その目的は、良好な断熱性を維持しつつ微細化を進めることが可能な記憶素子および記憶装置を提供することにある。
【課題を解決するための手段】
【００１０】
本開示による記憶素子は、第１電極，記憶層および第２電極をこの順に有し、記憶層の第２電極との対向面および記憶層の側壁のうち少なくとも一部に断熱層が設けられているものである。
【００１１】
本開示の記憶素子では、第１電極と第２電極との間に電圧が印加されると、記憶層での自己発熱（ジュール発熱）と印加電界とによって、記憶層の電気的特性の変化が生じ、情報が記憶される。ここでは、記憶層の第２電極との対向面および記憶層の側壁のうち少なくとも一部に断熱層が設けられている。この断熱層により、記憶層からの熱拡散が抑制され、記憶層内部の温度が十分に昇温され、記憶層の電気的特性の変化が促進される。
【００１２】
本開示による記憶装置は、複数の記憶素子を備え、複数の記憶素子の各々は、上記本開示の記憶素子により構成されているものである。
【００１３】
この記憶装置では、複数の記憶素子の各々において、上述した記憶層の電気的特性の変化により情報の記憶が行われる。
【発明の効果】
【００１４】
本開示の記憶素子、または本開示の記憶装置によれば、記憶層の第２電極との対向面および記憶層の側壁のうち少なくとも一部に断熱層を設けるようにしたので、記憶層からの熱拡散を抑制し、良好な断熱性を維持すると共に、記憶層を薄膜化して加工性を向上させ、微細化を進めることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】従来の記憶素子の一例を表す断面図である。
【図２】図１に示した従来の記憶素子と選択トランジスタとを直列接続した場合の電気的特性を表す図である。
【図３】二次イオン質量分析法（ＳＩＭＳ）により銅（Ｃｕ）原子拡散係数を測定した結果を表す図である。
【図４】従来の記憶素子の他の例、およびこの従来の記憶素子の電気的特性を測定するための回路を表す図である。
【図５】図４に示した従来の記憶素子の電気的特性を調べた結果を表す図である。
【図６】図４に示した従来の記憶素子の温度分布の計算結果を表す図である。
【図７】本開示の第１の実施の形態に係る記憶素子の構成を表す断面図である。
【図８】図７に示した記憶素子の電流−電圧特性を調べた結果を表す図である。
【図９】図７に示した記憶素子の温度分布の計算結果を表す図である。
【図１０】本開示の第２の実施の形態に係る記憶素子の構成を表す断面図である。
【図１１】図１０に示した記憶素子の電流−電圧特性を調べた結果を表す図である。
【図１２】図１０に示した記憶素子の温度分布の計算結果を表す図である。
【図１３】本開示の第３の実施の形態に係る記憶素子の構成を表す断面図である。
【図１４】図１３に示した記憶素子の変形例を表す断面図である。
【図１５】図１３に示した記憶素子の他の変形例を表す断面図である。
【図１６】変形例１に係る記憶素子の構成を表す断面図である。
【図１７】図１６に示した記憶素子の変形例を表す断面図である。
【図１８】図１６に示した記憶素子の他の変形例を表す断面図である。
【図１９】記憶装置の構成の一例を表す回路図である。
【発明を実施するための形態】
【００１６】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．本開示の前提事項の説明（断熱層の必要性について）
２．第１の実施の形態（断熱層が、記憶層の第２電極との対向面に一様に設けられている例）
３．第２の実施の形態（断熱層が、記憶層の第２電極との対向面に設けられていると共に、対向面の一部に開口を有している例）
４．第３の実施の形態（断熱層が、記憶層の側壁を囲んでいる例）
５．変形例１（記憶層の底面および第１電極の側壁に、下部断熱層が設けられている例）
６．記憶装置の例
【００１７】
以下の各実施の形態は、断熱層の具体化された態様においては異なっているものの、いずれも記憶層から第２電極等の周囲の層への熱拡散に着目し、これを抑制しようとする点において共通である。よって、個々の具体的な実施の形態の説明に入る前に、これらに共通して本開示の前提をなす事項として、固体電解質層の厚みによる記憶素子の特性の違いについて、実験結果に基づいて説明する。
【００１８】
図１は、従来の記憶素子の一例の断面構成を表したものである。従来の記憶素子１００は、第１電極（下部電極）１１０，記憶層１２０および第２電極（上部電極）１３０を順に積層したＲｅＲＡＭ（原子拡散メモリ）である。記憶層１２０は、第１電極１１０の側から、例えば、酸化物層１２１，抵抗変化層（高抵抗層）１２２および固体電解質層１２３を順に有している。抵抗変化層１２２の一部が第１電極１１０とコンタクトし、第１電極１１０が選択トランジスタ１４０と接続されている。隣接する記憶素子１００どうしは、シリコン酸化膜（ＳｉＯ2）等よりなる層間絶縁膜１５１，１５２により互いに分離されている。
【００１９】
第１電極１１０は、例えば窒化チタン（ＴｉＮ）プラグにより構成されている。第１電極１１０は、各記憶素子１００に個別に設けられている。
【００２０】
酸化物層１２１は、第１電極１１０の上面に設けられ、例えばアルミニウム酸化膜（Ａｌ2Ｏ3）により構成されている。抵抗変化層１２２は、例えばガドリニウム酸化物（ＧｄＯ2）により構成されている。固体電解質層１２３は、例えば、厚みが１００ｎｍ以上であり、ＺｒＣｕＡｌ基金属ガラスまたは金属アモルファスにより構成されている。
【００２１】
第２電極１３０は、例えば金属Ａｌまたは金属Ｃｕにより構成されている。
【００２２】
選択トランジスタ１４０は、スイッチング用のＭＯＳＦＥＴであり、基板１４１の拡散層１４１Ａ内に、ソース領域１４２およびドレイン領域１４３を有している。ソース領域１４２およびドレイン領域１４３の間にゲート電極１４４が設けられている。
【００２３】
この記憶素子１００では、第１電極１１０と第２電極１３０との間に電界を印加し、固体電解質層１２３に大量に含まれる原子（ＣｕまたはＡｌ）をイオンとして動かすことにより記憶層１２０の電気的特性の変化を生じさせる。可動イオンが抵抗変化層１２２および酸化物層１２１に大量に含まれる状態の電気抵抗は低く、ＬＲＳ（低抵抗状態）と呼ばれる。一方、可動イオンが抵抗変化層１２２および酸化物層１２１に殆ど含まれない状態の電気抵抗は高く、ＨＲＳ（高抵抗状態）と呼ばれる。ＨＲＳからＬＲＳへの遷移はセット（ＳＥＴ）、ＬＲＳからＨＲＳへの遷移はリセット（ＲＥＳＥＴ）と呼ばれる。
【００２４】
固体電解質層１２３に含まれる原子をイオンとして輸送するためには、固体電解質層１２３を加熱する必要がある。この加熱は、抵抗変化層１２２ないし酸化物層１２１の自己発熱（ジュール発熱）で賄われる。固体電解質層１２３に用いられる金属ガラスは、一般に電子伝導性が良好であり、水素イオンやリチウムイオンといったイオン半径が小さい原子以外に対してはイオン伝導性に乏しい性質がある。金属ガラスの熱伝導性は、上述したように非特許文献２によれば０．０５５（Ｗ／ｃｍＫ）にすぎず、第２電極１３０に使われる金属Ａｌや金属Ｃｕと較べて低い。従って、固体電解質層１２３の膜厚が十分厚い場合（１００ｎｍ以上）には、固体電解質層１２３それ自体が断熱材として作用し、図２に示したように、良好な電流・電圧特性を発揮することができる。なお、図２は、記憶素子１００と選択トランジスタ１４０とを直列接続した場合の電気的特性を表したものである。
【００２５】
既に述べたように、固体電解質層１２３に用いられる金属ガラスは、電子伝導性が良好な反面、水素イオンやリチウムイオンといったイオン半径が小さい原子以外に対してはイオン伝導性に乏しい。例えば、二次イオン質量分析法（ＳＩＭＳ；Secondary Ion-microprobe Mass Spectrometry）によって測定されたＺｒＣｕＡｌＴｅ中でのＣｕ原子拡散係数は、図３に示すように非常に低い。組成によっては常温（３００Ｋ）における拡散係数は１０-17 ｃｍ2／ｓから１０-22 ｃｍ2／ｓと、更に低くなることもある。このことは、しかし、不揮発メモリの耐熱性という観点では決して悪いことではない。一般に不揮発メモリは８５℃の環境下でも１０年間データを保持することが期待される。高温の環境下に長時間置かれても原子拡散係数が比較的小さければデータが消失する可能性も小さくなる。
【００２６】
逆に保持特性の良好な原子拡散メモリは、ＳＥＴおよびＲＥＳＥＴが難しいとも言えるが、ＳＥＴおよびＲＥＳＥＴ過程で系が十分高温に達すれば可動原子数は確保可能である。固体電解質層１２３の膜厚が十分厚い場合（１００ｎｍ以上）には固体電解質層１２３それ自体が断熱材として作用するため、固体電解質層１２３から第２電極１３０への熱損失は殆ど問題にならない。
【００２７】
ところが、上述したように、記憶素子１００の微細化に伴い、エッチング加工性を向上させる必要があり、その目的のために固体電解質層１２３の膜厚をどんどん薄くしていかなければならない。前述した固体電解質層１２３それ自体の断熱効果がやがて期待できなくなるのは自明である。
【００２８】
この問題を検討するために、図４に示したように、膜厚１５ｎｍのＺｒＣｕＡｌＴｅを固体電解質層２２３に用いた記憶素子（原子拡散メモリ）２００を試作した。すなわち、まず、窒化チタン（ＴｉＮ）プラグよりなる第１電極２１０の上面に、化学気相成長法（ＣＶＤ；Chemical Vapor Deposition）により、アルミニウム酸化膜（Ａｌ2Ｏ3）よりなる酸化物層２２１を、２ｎｍ以下の厚みで形成した。次いで、酸化物層２２１の上に、同じくＣＶＤ法により、アルミニウムテルル（ＡｌＴｅ）よりなる抵抗変化層２２２を、４ｎｍの厚みで形成した。続いて、抵抗変化層２２２の上に、ＺｒＣｕＡｌＴｅ金属ガラスまたは金属アモルファスよりなる固体電解質層２２３と、金属Ａｌよりなる第２電極２３０とを順に形成した。なお、層間絶縁膜（図示せず）にはシリコン酸化膜（ＳｉＯ2）を用いた。
【００２９】
得られた記憶素子２００の電気的特性とＭＯＳＦＥＴの電気的特性を分離するために、同じく図４に示したようなＤＣ測定回路を用いた。定電圧パルス発生器として直流電源２４１、電流検出用差動アンプとして電流検出回路２４２、ＭＯＳＦＥＴに替わる電流制限抵抗として負荷抵抗２４３をそれぞれ用いた。負荷抵抗２４３の大きさは３７０ｋＯｈｍを標準とした。電圧掃引周期は４０ｍｓとした。
【００３０】
電流・電圧特性の測定結果を図５に示す。図５から、ＬＲＳとＨＲＳとの間の抵抗分離がとれていないことが分かる。少量の原子拡散は期待できるものの、固体電解質層２２３の膜厚が十分でなく、ＳＥＴおよびＲＥＳＥＴ過程において昇温が不足していると考えられる。解決策として原子拡散係数の大きな材料を固体電解質層２２３に使用するのも手であるが、高温下のデータ保持特性が低下する可能性がある。
【００３１】
温度分布を推定するために、第１電極２１０の接続プラグを外径１００ｎｍ、内径６０ｎｍのリングプラグと仮定した計算結果を図６に示す。図６（Ａ）は、温度刻み５０Ｋごとの等高線グラフ、図６（Ｂ）は、図６（Ａ）のＡ−Ａ′断面における膜厚方向温度分布である。抵抗変化層２２２および酸化物層２２１付近の温度は５５０Ｋと高いが、固体電解質層２２３と第２電極２３０との境界での温度はほぼ常温に等しい。図３に示したように、Ｃｕ原子拡散係数は非常に小さく、５５０Ｋにおいてもたかだか１０-12 ｃｍ2／ｓに過ぎない。これでは十分な数の可動原子が抵抗変化層２２２および酸化物層２２１に移動できないのは明らかである。
【００３２】
このように、原子拡散メモリの電流・電圧特性は、固体電解質層の厚みによって異なり、固体電解質層の厚みを１５ｎｍと薄くすると、固体電解質層から第２電極等への熱拡散により昇温不足となってイオン輸送が停滞し、抵抗分離が十分にとれなくなることが分かった。
【００３３】
すなわち、記憶層の第２電極との対向面に断熱層を設けることにより、固体電解質層から第２電極への熱拡散を抑制するようにすれば、良好な断熱性を維持しつつ微細化が可能な記憶素子の実現が期待できる（第１，第２の実施の形態）。また、記憶層の側壁に断熱層を設けるようにすれば、固体電解質層から横方向への熱拡散を抑えることが可能となり、やはり良好な断熱性を維持しつつ微細化が可能な記憶素子が得られると考えられる（第３の実施の形態）。
【００３４】
以下、この実験結果およびその分析に基づいて、具体的な実施の形態（第１ないし第４）について説明する。
【００３５】
（第１の実施の形態）
図７は、本開示の第１の実施の形態に係る記憶素子の断面構成を表したものである。この記憶素子１は、第１電極（下部電極）１０，記憶層２０および第２電極（上部電極）３０を順に積層したＲｅＲＡＭ（原子拡散メモリ）である。記憶層２０は、第１電極１０の側から、例えば、酸化物層２１，抵抗変化層（高抵抗層）２２および固体電解質層２３を順に有している。抵抗変化層２２の一部が第１電極１０とコンタクトし、第１電極１０が選択トランジスタ４０と接続されている。隣接する記憶素子１どうしは、シリコン酸化膜（ＳｉＯ2）等よりなる層間絶縁膜５１，５２により電気的に分離されている。
【００３６】
第１電極１０は、例えば窒化チタン（ＴｉＮ）プラグにより構成されている。第１電極１０は、各記憶素子１に個別に設けられている。
【００３７】
酸化物層２１は、第１電極１０の上面に設けられ、例えば、厚みが２ｎｍ以下であり、アルミニウム酸化膜（Ａｌ2Ｏ3）により構成されている。
【００３８】
抵抗変化層２２は、大量の拡散原子が流入しても構造破壊を起こさないような材料により構成されていることが望ましい。このためには抵抗変化層２２は柔軟な原子間結合をすることで知られるカルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）を含むアモルファス半導体であることが望ましい。また、抵抗変化層２２は、実質的に酸化物層２１と固体電解質層２３を密着させる働きを有し、ＳＥＴとＲＥＳＥＴとを繰り返すことにより系に加わる熱衝撃を和らげる機能を有することが望ましい。このためにも前述したカルコゲン元素の役割は非常に重要である。
【００３９】
具体的には、抵抗変化層２２は、例えば、厚みが４ｎｍであり、アルミニウムテルル（ＡｌＴｅ）により構成されている。
【００４０】
固体電解質層２３は、少なくとも１種類の可動イオンを蓄積しており、イオンが可動となるための動作温度が常温３００Ｋ以上であることが望ましい。固体電解質層２３が含有するイオン濃度は、少なくとも１０18 ａｔｏｍｓ／ｃｍ-3であることが望ましい。イオン濃度が十分高ければＬＲＳとＨＲＳとの間の濃度分布差が大きくなり、拡散原子の拡散係数が比較的小さくても単位時間当りの原子濃度変化は大きくなって高速でスイッチング可能となる。正イオンは、イオン半径が抵抗変化層２２と固体電解質層２３と酸化物層２１との格子間を通過できる程度に小さな単原子イオンが望ましい。１価の正イオンとしては、Ｈ+（Ｄ+とＴ+とを含むｈｙｄｒｏｎ），Ｌｉ+，Ｎａ+，Ｋ+，Ａｇ+，Ｃｕ+，Ｈｇ+，Ｔｉ+，Ｒｂ+，Ｃｓ+が望ましい。２価の正イオンとしては、Ｍｇ2+，Ｃａ2+，Ｓｒ2+，Ｂａ2+，Ｃｄ2+，Ｎｉ2+，Ｚｎ2+，Ｃｕ2+，Ｈｇ2+，Ｆｅ2+，Ｃｏ2+，Ｓｎ2+，Ｐｂ2+，Ｍｎ2+が望ましい。３価の正イオンとしては、Ａｌ3+，Ｆｅ3+，Ｃｒ3+が望ましい。４価の正イオンとしては、Ｓｎ4+が望ましい。固体電解質層２３に正の電圧を印可するとＳＥＴ、負の電圧を印可するとＲＥＳＥＴが行われる。逆極性の原子拡散メモリも可能である。その場合、固体電解質層２３は負イオンと組み合わせて利用できる。負イオンは、イオン半径が抵抗変化層２２と固体電解質層２３と酸化物層２１との格子間を通過できる程度に小さな単原子イオンが望ましい。１価の負イオンとしては、Ｈ-（ｈｙｄｒｉｄｅ），Ｆ-，Ｃｌ-，Ｂｒ-，Ｉ-が望ましい。２価の負イオンとしては、Ｏ2-，Ｓ2-が望ましい。
【００４１】
固体電解質層２３の厚みは４０ｎｍ以下であることが好ましい。エッチング加工性を高くすることが可能となり、微細化に有利となるからである。具体的には、固体電解質層２３は、例えば、厚みが１５ｎｍであり、ＺｒＣｕＡｌＴｅ金属ガラスまたは金属アモルファスにより構成されている。
【００４２】
第２電極３０は、例えば金属Ａｌまたは金属Ｃｕにより構成されている。
【００４３】
選択トランジスタ４０は、スイッチング用のＭＯＳＦＥＴであり、基板４１の拡散層４１Ａ内に、ソース領域４２およびドレイン領域４３を有している。ソース領域４２およびドレイン領域４３の間にゲート電極４４が設けられている。
【００４４】
また、この記憶素子１では、記憶層２０の第２電極３０との対向面２０Ａに断熱層６０が設けられている。これにより、この記憶素子１では、良好な断熱性を維持しつつ微細化を進めることが可能となっている。
【００４５】
すなわち、固体電解質層２３内部の温度を十分昇温させることができないのは、薄い膜厚の固体電解質層２３に熱伝導率の高い第２電極３０を直接コンタクトさせたためである。ここに熱的なバリアとなる断熱層６０を挿入することにより、固体電解質層２３から第２電極３０への熱拡散を抑制し、良好な断熱性を維持すると共に、固体電解質層２３を薄膜化して加工性を向上させ、微細化を進めることが可能となる。
【００４６】
断熱層６０は、対向面２０Ａに一様に設けられている。断熱層６０の材料候補としては熱伝導率の小さな材料が望ましいが、断熱層６０は固体電解質層２３に含まれる可動原子（ＣｕまたはＡｌ）に対しての拡散防止膜としての機能も有している。また、層間絶縁膜のような電気的絶縁性の高すぎる材料は望ましくない。そのため、断熱層６０は、遷移金属の窒化物および金属の窒化ケイ酸塩（シリケート）からなる群の少なくとも１種により構成されていることが好ましい。
【００４７】
代表的な遷移金属窒化物は、窒化タンタル（ＴａＮ），窒化チタン（ＴｉＮ），および窒化ニオブ（ＮｂＮ）であり、これらはＣＶＤ法またはＰＶＤ法（物理的蒸着法）により成膜される。金属の窒化シリケート膜としては、原子層蒸着法（ＡＬＤ法）を用いて成膜された金属シリケート膜、例えばハフニウムシリケート（ＨｆＳｉＯ2）に、窒素（Ｎ）を添加してハフニウム窒化シリケート（ＨｆＳｉＯＮ）としたものが挙げられる。金属の窒化シリケート膜に用いられる金属は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、プラセオジム（Ｐｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）、タンタル（Ｔａ）のいずれかである。
【００４８】
中でも、断熱層６０は、ＴａＮにより構成されていることが好ましい。ＣＶＤ法で成膜したＴｉＮ膜は円柱状の結晶構造をしていることが多いのに対し、ＴａＮ膜は不規則な粒界構造をとるために、ＴｉＮ膜より効率的にＣｕの拡散を防いでいると考えられている。具体的には、断熱層６０は、例えば、厚みが５ｎｍであり、ＴａＮにより構成されていることが好ましい。なお、ＴａＮ膜の熱伝導率はそれほど小さい訳ではなく、例えば、非特許文献３によれば０．０５５（Ｗ／ｃｍＫ）であり、固体電解質層２３と同等である。
【００４９】
この記憶素子１は、例えば、次のようにして製造することができる。
【００５０】
すなわち、まず、選択トランジスタ４０が設けられた基板４１上に、窒化チタン（ＴｉＮ）プラグよりなる第１電極１０を設けたものを用意する。なお、隣接する第１電極１０どうしは、シリコン酸化膜（ＳｉＯ2）よりなる層間絶縁膜５１で分離されている。第１電極１０の上面に、例えばＣＶＤ法またはＰＶＤ法により、アルミニウム酸化膜（Ａｌ2Ｏ3）よりなる酸化物層２１を、例えば２ｎｍ以下の厚みで形成する。
【００５１】
次いで、酸化物層２１および層間絶縁膜５１の上に、シリコン酸化膜（ＳｉＯ2）よりなる層間絶縁膜５２を形成する。続いて、この層間絶縁膜５２に、例えばエッチングにより溝を形成し、この溝内に酸化物層２１を露出させる。
【００５２】
続いて、層間絶縁膜５２上に、例えばＣＶＤ法またはＰＶＤ法により、厚みが４ｎｍのアルミニウムテルル（ＡｌＴｅ）よりなる抵抗変化層材料膜（図示せず）と、厚みが１５ｎｍのＺｒＣｕＡｌＴｅ金属ガラスまたは金属アモルファスよりなる固体電解質層材料膜（図示せず）とを順に形成する。
【００５３】
そののち、溝からはみ出した抵抗変化層材料膜および固体電解質層材料膜を、ＣＭＰ（化学機械研磨）により除去する。これにより、層間絶縁膜５２の溝内に抵抗変化層２２および固体電解質層２３を形成する。
【００５４】
そののち、固体電解質層２３および層間絶縁膜５２の上に、上述した材料よりなる断熱層６０および第２電極３０を順に形成し、例えばエッチングにより所定の形状に成形する。以上により、図７に示した記憶素子１が完成する。
【００５５】
この記憶素子１では、第１電極１０と第２電極３０との間に電圧が印加されると、抵抗変化層２２および酸化物層２１での自己発熱（ジュール発熱）と印加電界とによって、固体電解質層２３に大量に含まれる原子（ＣｕまたはＡｌ）が可動イオンとして動くようになる。可動イオンが抵抗変化層２２および酸化物層２１に大量に含まれる状態の電気抵抗は低く、ＬＲＳ（低抵抗状態）と呼ばれる。一方、可動イオンが抵抗変化層２２および酸化物層２１に殆ど含まれない状態の電気抵抗は高く、ＨＲＳ（高抵抗状態）と呼ばれる。ＨＲＳからＬＲＳへの遷移はセット（ＳＥＴ）、ＬＲＳからＨＲＳへの遷移はリセット（ＲＥＳＥＴ）と呼ばれる。
【００５６】
ここでは、記憶層２０の第２電極３０との対向面２０Ａに断熱層６０が設けられているので、この断熱層６０により、記憶層２０（具体的には、固体電解質層２３）から第２電極３０への熱拡散が抑制される。よって、記憶層２０（固体電解質層２３）内部の温度が十分に昇温され、固体電解質層２３から抵抗変化層２２および酸化物層２１へのイオンの輸送が促進される。これにより、抵抗変化層２２および酸化物層２１への拡散原子数が増加し、抵抗分離特性が向上する。
【００５７】
上述した製造方法と同様にして、図７に示した記憶素子１を実際に作製し、得られた記憶素子１の電気的特性を調べた。記憶素子１の電気的特性測定には図４に示したＤＣ測定回路を用いた。条件は図５の測定のときと同じである。電流・電圧特性の測定結果を図８に示す。
【００５８】
図８から、ＬＲＳとＨＲＳとの間の抵抗分離が大きく改善されていることが分かる。負荷抵抗２４３が３７０ｋＯｈｍと大きいために最大電流は１０ｕＡより小さくなる。この記憶素子１をＭＯＳＦＥＴと組み合わせた場合、１０ｕＡ以下のスイッチング電流でデータを記録することができることになる。
【００５９】
また、図８では、ＳＥＴ（ＨＲＳからＬＲＳへの遷移）過程において、電流が変化する際に階段状の変化が現われる。一段目の電流増加は抵抗変化層２２の電気的絶縁破壊（可逆）によるものであり、この時点では可動原子が抵抗変化層２２や酸化物層２１に移動していないと考えられる。この段階で電圧を下げると電流値は元々のＨＲＳと同じ電流値に戻る。二段目の電流増加は可動原子が固体電解質層２３から抵抗変化層２２や酸化物層２１へ移動することによるものであり、電圧を下げてもＬＲＳと同じ電流値を維持する。断熱層６０により固体電解質層２３内部の温度が十分に昇温された結果と考えられる。
【００６０】
温度分布を推定するために、第１電極１０の接続プラグを外径１００ｎｍ、内径６０ｎｍのリングプラグと仮定した計算結果を図９に示す。図９（Ａ）は温度刻み５０Ｋごとの等高線グラフ、図９（Ｂ）は，図９（Ａ）のＡ−Ａ′断面における膜厚方向温度分布である。抵抗変化層２２および酸化物層２１付近の温度が７００Ｋ近くまで高くなっており、固体電解質層２３と第２電極３０との境界での温度も５００Ｋを越えている。図３に示したように、Ｃｕ原子拡散係数は７００Ｋにおいて１０-10 ｃｍ2／ｓに達する。大量の可動原子が抵抗変化層２２および酸化物層２１に移動できていることが分かる。
【００６１】
このように本実施の形態では、記憶層２０の第２電極３０との対向面２０Ａに断熱層６０を設けるようにしたので、記憶層２０（具体的には、固体電解質層２３）からの熱拡散を抑制し、良好な断熱性を維持することが可能となる。よって、記憶層２０（具体的には、固体電解質層２３）の十分な昇温が可能となり、抵抗変化層２２および酸化物層２１への拡散原子数を増加させ、抵抗分離特性を向上させることが可能となる。これにより、記憶素子１の低消費電力化および信頼性向上を同時に達成することが可能となる。また、記憶層２０（具体的には、固体電解質層２３）を薄膜化して加工性を向上させ、記憶素子１の微細化を進めることが可能となる。更に、固体電解質２３の材料として原子拡散係数の小さな固体電解質を用いることができ、データ保持特性の向上が可能となる。
【００６２】
（第２の実施の形態）
図１０は、本開示の第２の実施の形態に係る記憶素子の断面構成を表したものである。この記憶素子２は、断熱層６０が、対向面２０Ａの一部に開口６０Ａを有していることを除いては、第１の実施の形態と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
【００６３】
第１電極１０，記憶層２０（酸化物層２１，抵抗変化層２２，固体電解質層２３），第２電極３０，選択トランジスタ４０および層間絶縁膜５１，５２は、第１の実施の形態と同様に構成されている。
【００６４】
断熱層６０は、記憶層２０の第２電極３０との対向面２０Ａに設けられていると共に、上述したように対向面２０Ａの一部に開口６０Ａを有しており、この開口６０Ａにおいて固体電解質層２３と第２電極３０とが部分的にコンタクトした構成をとっている。第１の実施の形態では、断熱層６０が固体電解質層２３と積層されているので、層間絶縁膜のような電気的絶縁性の高すぎる材料は使用できない。これに対して、本実施の形態では、固体電解質層２３と第２電極３０との電気的接続は、開口６０Ａ内のコンタクト部６０Ｂによって確保されるので、断熱層６０に対する要求が和らぐ。熱伝導率の小さい材料はたいてい電気伝導率も小さいからである。
【００６５】
本実施の形態では、断熱層６０の好ましい構成材料として、第１の実施の形態で挙げた金属窒化物および金属の窒化ケイ酸塩に加えて、結晶性ＳｉＯ2（シリカ）および結晶性Ａｌ2Ｏ3（アルミナ）が挙げられる。更に断熱効果を高めるためには、多孔質材料である多孔質ＳｉＯ2（ポーラスシリカ）および多孔質Ａｌ2Ｏ3（ポーラスアルミナ）がより望ましい。多孔質ＳｉＯ2（ポーラスシリカ）の熱伝導率は０．０００１（Ｗ／ｃｍＫ）以下となるとされる。
【００６６】
具体的には、断熱層６０は、例えば、厚みが５ｎｍであり、結晶性ＳｉＯ2により構成されている。開口６０Ａ（コンタクト部６０Ｂ）は、対向面２０Ａにおける第１電極１０との対向位置に設けられている。開口６０Ａ（コンタクト部６０Ｂ）の径は、例えば第１電極１０の径（リングプラグの場合には外径）と同じである。
【００６７】
この記憶素子２は、断熱層６０に開口６０Ａを設けたのちに第２電極３０を形成することを除いては、第１の実施の形態と同様にして製造することができる。
【００６８】
この記憶素子２の作用は、第１の実施の形態と同様である。
【００６９】
上述した製造方法と同様にして、図１０に示した記憶素子２を実際に作製し、得られた記憶素子２の電気的特性を調べた。記憶素子２の電気的特性測定には図４に示したＤＣ測定回路を用いた。条件は図５の測定のときと同じである。電流・電圧特性の測定結果を図１１に示す。
【００７０】
図１１から、ＬＲＳとＨＲＳとの間の抵抗分離が大きく改善されていると共に、ＳＥＴ（ＨＲＳからＬＲＳへの遷移）過程に対応する電流変化が一段になっていることが分かる。これは、抵抗変化層２２の電気的絶縁破壊（可逆）による変化と、可動原子が固体電解質層２３から抵抗変化層２２および酸化物層２１へ移動する変化とがほぼ同時に起こるためである。断熱層６０により固体電解質層２３内部の温度が瞬間的に十分な温度まで昇温された結果と考えられる。
【００７１】
温度分布を推定するために、第１電極１０の接続プラグを外径１００ｎｍ、内径６０ｎｍのリングプラグと仮定した計算結果を図１２に示す。図１２（Ａ）は温度刻み５０Ｋごとの等高線グラフ、図１２（Ｂ）はＡ−Ａ′断面における膜厚方向温度分布である。抵抗変化層２２および酸化物層２１付近の温度が８５０Ｋ近くまで高くなっており、固体電解質層２３と第２電極３０との境界での温度も６００Ｋを越えている。図３に示したように、Ｃｕ原子拡散係数は８５０Ｋにおいて１０-9 ｃｍ2／ｓに達する。大量の可動原子が抵抗変化層２２および酸化物層２１に移動できていることが分かる。ここまでの昇温が可能ならば、固体電解質層２３を図３よりもずっと小さなＣｕ原子拡散係数を持つ固体電解質により構成することも可能と考えられる。ただし、昇温が大きくなるほどに結晶性ＳｉＯ2または結晶性Ａｌ2Ｏ3自体の拡散防止膜としての機能が低下するおそれもでてくる。
【００７２】
このように本実施の形態では、断熱層６０を、記憶層２０の第２電極３０との対向面２０Ａに設けると共に、対向面２０Ａの一部に開口６０Ａを設けるようにしたので、第１の実施の形態の効果に加えて、固体電解質層２３の材料選択範囲を広げることが可能となる。
【００７３】
（第３の実施の形態）
図１３は、本開示の第３の実施の形態に係る記憶素子の断面構成を表したものである。この記憶素子３は、断熱層６０が、記憶層２０の側壁２０Ｂに設けられていることを除いては、第１の実施の形態と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
【００７４】
第１電極１０，記憶層２０（酸化物層２１，抵抗変化層２２，固体電解質層２３），第２電極３０，選択トランジスタ４０および層間絶縁膜５１，５２は、第１の実施の形態と同様に構成されている。
【００７５】
断熱層６０は、上述したように記憶層２０の側壁２０Ｂに設けられている。これにより、本実施の形態では、上述した第２の実施形態に較べて断熱効果を更に向上させることが可能となる。断熱層６０は、少なくとも固体電解質層２３の側壁を囲んでいることが好ましい。固体電解質層２３から横方向への熱拡散を抑えることが可能となるからである。更に、断熱層６０は、固体電解質層２３の側壁に加えて、抵抗変化層２２および酸化物層２１の側壁を囲んでいれば、より好ましい。抵抗変化層２２および酸化物層２１で発生したジュール熱の横方向への拡散を抑えることにより、より高い効果を得ることが可能となるからである。
【００７６】
断熱層６０が図１３に示したような単層構造の場合には、断熱層６０は、例えば、金属窒化物，金属の窒化ケイ酸塩，結晶性ＳｉＯ2，および結晶性Ａｌ2Ｏ3からなる群の少なくとも１種よりなる単層により構成されていることが好ましい。
【００７７】
また、断熱層６０は、例えば図１４に示したように、記憶層２０に接する第１層６１と、この第１層６１の外側の第２層６２との積層構成を有していることも好ましい。第１層６１は、金属窒化物，金属の窒化ケイ酸塩，結晶性ＳｉＯ2，および結晶性Ａｌ2Ｏ3からなる群の少なくとも１種により構成され、第２層６２は、多孔質ＳｉＯ2，および多孔質Ａｌ2Ｏ3からなる群の少なくとも１種により構成されている。多孔質ＳｉＯ2または多孔質Ａｌ2Ｏ3よりなる第２層６２は拡散防止膜としての機能が弱くなるが、第２層６２と記憶層２０との間に第１層６１を挟むことにより、断熱層６０の拡散防止膜としての機能を維持することが可能となる。
【００７８】
また、例えば図１５に示したように、第１層６１は、エアーギャップにより構成されていることも好ましい。このようにすることにより、熱伝導率を究極まで低くすると共に、これ以上ない拡散防止機能を実現することが可能となる。
【００７９】
この記憶素子３は、断熱層６０を、記憶層２０の側壁２０Ｂに設けることを除いては、第１の実施の形態と同様にして製造することができる。
【００８０】
この記憶素子３では、第１電極１０と第２電極３０との間に電圧が印加されると、第１の実施の形態と同様にして、抵抗変化層２２および酸化物層２１での自己発熱（ジュール発熱）と印加電界とによってイオンの移動が生じる。ここでは、記憶層２０の側壁に断熱層６０が設けられているので、この断熱層６０により、記憶層２０（具体的には、固体電解質層２３）から横方向への熱拡散が抑制される。よって、記憶層２０（固体電解質層２３）内部の温度が十分に昇温され、固体電解質層２３から抵抗変化層２２および酸化物層２１へのイオンの輸送が促進される。これにより、抵抗変化層２２および酸化物層２１への拡散原子数が増加し、抵抗分離特性が向上する。
【００８１】
このように本実施の形態では、記憶層２０の側壁２０Ｂに断熱層６０を設けるようにしたので、第１の実施の形態と同様に、記憶層２０（具体的には、固体電解質層２３）からの熱拡散を抑制し、良好な断熱性を維持することが可能となる。よって、記憶層２０（具体的には、固体電解質層２３）の十分な昇温が可能となり、抵抗変化層２２および酸化物層２１への拡散原子数を増加させ、抵抗分離特性を向上させることが可能となる。これにより、記憶素子１の低消費電力化および信頼性向上を同時に達成することが可能となる。また、記憶層２０（具体的には、固体電解質層２３）を薄膜化して加工性を向上させ、記憶素子１の微細化を進めることが可能となる。更に、固体電解質２３の材料として原子拡散係数の小さな固体電解質を用いることができ、データ保持特性の向上が可能となる。
【００８２】
（変形例１）
図１６は、変形例１に係る記憶素子の断面構成を表したものである。この記憶素子１Ａは、記憶層２０の底面２０Ｃおよび第１電極１０の側壁１０Ａに下部断熱層７０を設けることにより、第１の実施の形態の効果を更に高めるようにしたものである。このことを除いては、この記憶素子１Ａは、第１の実施の形態と同様の構成・作用および効果を有し、第１の実施の形態と同様にして製造することができる。
【００８３】
下部断熱層７０は、上述したように、記憶層２０（具体的には、抵抗変化層２２）の底面（すなわち第１電極１０側の表面）２０Ｃに設けられると共に、第１電極１０の側壁１０Ａを囲んでいる。下部断熱層７０は、記憶層２０または第１電極１０に接する第１層７１と、この第１層７１の外側の第２層７２との積層構成を有している。第１層７１は、金属窒化物，金属の窒化ケイ酸塩，結晶性ＳｉＯ2，および結晶性Ａｌ2Ｏ3からなる群の少なくとも１種により構成され、第２層７２は、多孔質ＳｉＯ2，および多孔質Ａｌ2Ｏ3からなる群の少なくとも１種により構成されている。多孔質ＳｉＯ2または多孔質Ａｌ2Ｏ3よりなる第２層７２は拡散防止膜としての機能が弱くなるが、第２層７２と記憶層２０または第１電極１０との間に第１層７１を挟むことにより、下部断熱層７０の拡散防止膜としての機能を維持することが可能となる。
【００８４】
なお、上記変形例１では、下部断熱層７０を第１の実施の形態の記憶素子１に適用した場合について説明したが、下部断熱層７０は、第２の実施の形態に係る記憶素子２、または、第３の実施の形態に係る記憶素子３に組み合わせることも可能である。例えば、図１７に示したように、断熱層６０に開口６０Ａを設けると共に、記憶層２０の底面２０Ｃおよび第１電極１０の側壁１０Ａに下部断熱層７０を設けることも可能である。また、例えば、図１８に示したように、記憶層６０を記憶層２０の側壁２０Ｂに設けると共に、記憶層２０の底面２０Ｃおよび第１電極１０の側壁１０Ａに下部断熱層７０を設けることも可能である。
【００８５】
（記憶装置）
上記記憶素子１（または２，３，１Ａ〜３Ａ）を多数、例えば列状やマトリクス状に配列することにより、記憶装置（メモリ）を構成することができる。このとき、各記憶素子１（または２，３，１Ａ〜３Ａ）に、必要に応じて、選択トランジスタ４０、或いはダイオードを接続してメモリセルを構成する。図１９に、記憶装置における具体的な回路図の簡略図を示す。選択素子（選択トランジスタ４０）としてはＭＯＳトランジスタを用い、２値の情報を記憶できる２×２の４ビットにおける記憶装置である。選択トランジスタ４０のゲートはワード線ＷＬに接続され、選択トランジスタ４０のソースは第１ビット線１ＢＬに接続され、選択トランジスタ４０のドレインは記憶素子１の第１電極１０に接続されている。記憶素子１の第２電極３０は第２ビット線２ＢＬに接続されている。更に、配線を介して、センスアンプ、アドレスデコーダ、書き込み・消去・読み出し回路等に接続すればよい。
【００８６】
以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々の変形が可能である。
【００８７】
例えば、上記実施の形態において説明した各層の材料、または成膜方法および成膜条件などは限定されるものではなく、他の材料としてもよく、または他の成膜方法としてもよい。
【００８８】
また、例えば、上記実施の形態では、記憶素子１〜３，１Ａ〜３Ａの構成を具体的に挙げて説明したが、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。
【００８９】
なお、本技術は以下のような構成を取ることも可能である。
（１）
第１電極，記憶層および第２電極をこの順に有し、前記記憶層の前記第２電極との対向面および前記記憶層の側壁のうち少なくとも一部に断熱層が設けられている
記憶素子。
（２）
前記断熱層は、前記対向面に一様に設けられている
前記（１）記載の記憶素子。
（３）
前記断熱層は、金属窒化物および金属の窒化ケイ酸塩からなる群の少なくとも１種により構成されている
前記（２）記載の記憶素子。
（４）
前記断熱層は、前記対向面に設けられていると共に前記対向面の一部に開口を有する
前記（１）記載の記憶素子。
（５）
前記断熱層は、金属窒化物，金属の窒化ケイ酸塩，結晶性または多孔質ＳｉＯ2，および結晶性または多孔質Ａｌ2Ｏ3からなる群の少なくとも１種により構成されている
前記（４）記載の記憶素子。
（６）
前記断熱層は、前記記憶層の側壁を囲んでいる
前記（１）記載の記憶素子。
（７）
前記断熱層は、金属窒化物，金属の窒化ケイ酸塩，結晶性ＳｉＯ2，および結晶性Ａｌ2Ｏ3からなる群の少なくとも１種よりなる単層により構成されている
前記（６）記載の記憶素子。
（８）
前記断熱層は、前記記憶層に接する第１層と、前記第１層の外側の第２層との積層構成を有し、
前記第１層は、金属窒化物，金属の窒化ケイ酸塩，結晶性ＳｉＯ2，および結晶性Ａｌ2Ｏ3からなる群の少なくとも１種により構成され、
前記第２層は、多孔質ＳｉＯ2，および多孔質Ａｌ2Ｏ3からなる群の少なくとも１種により構成されている
前記（６）記載の記憶素子。
（９）
下部断熱層を備え、
前記下部断熱層は、前記記憶層の前記第１電極側の表面に設けられると共に前記第１電極の側壁を囲んでいる
前記（２），（４），（６）のいずれか１項に記載の記憶素子。
（１０）
前記下部断熱層は、前記記憶層および前記第１電極に接する第１層と、前記第１層の外側の第２層との積層構成を有し、
前記第１層は、金属窒化物，金属の窒化ケイ酸塩，結晶性ＳｉＯ2，および結晶性Ａｌ2Ｏ3からなる群の少なくとも１種により構成され、
前記第２層は、多孔質ＳｉＯ2，および多孔質Ａｌ2Ｏ3からなる群の少なくとも１種により構成されている
前記（９）記載の記憶素子。
（１１）
前記記憶層は、前記第１電極の側から、抵抗変化層と、固体電解質層とをこの順に含む
前記（１）ないし（１０）のいずれか１項に記載の記憶素子。
（１２）
前記記憶層は、前記第１電極と前記抵抗変化層との間に酸化物層を含む
前記（１１）記載の記憶素子。
（１３）
前記固体電解質層の厚みは４０ｎｍ以下である
前記（１１）または（１２）記載の記憶素子。
（１４）
前記抵抗変化層は、硫黄（Ｓ），セレン（Ｓｅ）およびテルル（Ｔｅ）のうち少なくとも１種のカルコゲン元素を含むアモルファス半導体により構成されている
前記（１１）ないし（１３）のいずれか１項に記載の記憶素子。
（１５）
複数の記憶素子を備え、
前記複数の記憶素子の各々は、第１電極，記憶層および第２電極をこの順に有し、前記記憶層の前記第２電極との対向面および前記記憶層の側壁のうち少なくとも一部に断熱層が設けられている
記憶装置。
【符号の説明】
【００９０】
１〜３，１Ａ〜３Ａ…記憶素子、１０…第１電極、１０Ａ…側壁、２０，９０…記憶層、２１…酸化物層、２２…抵抗変化層、２３…固体電解質層、３０…第２電極、４０…選択トランジスタ、５１，５２…層間絶縁膜、６０…断熱層、６０Ａ…開口、６０Ｂ…コンタクト部、６１，７１…第１層、６２，７２…第２層、７０…下部断熱層。
【図１】
2013179203.tif 000003
【図２】
2013179203.tif 000004
【図３】
2013179203.tif 000005
【図４】
2013179203.tif 000006
【図５】
2013179203.tif 000007
【図６】
2013179203.tif 000008
【図７】
2013179203.tif 000009
【図８】
2013179203.tif 000010
【図９】
2013179203.tif 000011
【図１０】
2013179203.tif 000012
【図１１】
2013179203.tif 000013
【図１２】
2013179203.tif 000014
【図１３】
2013179203.tif 000015
【図１４】
2013179203.tif 000016
【図１５】
2013179203.tif 000017
【図１６】
2013179203.tif 000018
【図１７】
2013179203.tif 000019
【図１８】
2013179203.tif 000020
【図１９】
2013179203.tif 000021