(57)【要約】【課題】順方向電圧・電流特性（ＶＦ特性）と逆方向電圧・電流特性（ＩＲ特性）のトレードオフの問題を克服し、バリアメタルによらない、低い順方向電圧及び低いリーク電流ＩＲが得られる簡単な構造のショットキーバリアダイオードを簡易なプロセスで実現する。【解決手段】ガードリング４で囲まれた整流領域１６において、複数の島状のｎ層３が、ｎ−半導体層２の主表面から深さ方向に向けて形成され、互いにｎ−半導体層２のみを介して間隔をおいて配置されており、逆方向電圧を印加すると、複数の島状のｎ層３の側面に沿って、ｎ−半導体層の主表面から深さ方向に向けて空乏層が延伸し、さらに島状のｎ層３より深い領域に廻り込んで、ｎ−半導体層２において島状のｎ層３より深い領域に空乏層が形成される。【選択図】図１
2013175607.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、該第１導電型の半導体基板の主表面上に形成され、第１導電型の半導体基板より低濃度の第１導電型の半導体層と、第１導電型の半導体層の主表面上に形成されたバリアメタルと、バリアメタル上を覆うように形成されたアノード電極と、第１導電型の半導体層の主表面から第１導電型の半導体基板の方向である深さ方向に向けて形成された第２導電型の半導体層から成るガードリングと、第１導電型の半導体基板の主裏面に形成されたカソード電極と、を備えたショットキーバリアダイオードであって、
ガードリングで囲まれた領域において、第１導電型の半導体層の主表面から深さ方向に向けて形成され、互いに第１導電型の半導体層のみを介して間隔をおいて配置された複数の第１導電型の島状の層を備えており、該第１導電型の島状の層は、第１導電型の半導体層より高濃度であって第１導電型の半導体基板より低濃度であり、
逆方向電圧を印加すると、複数の第１導電型の島状の層のそれぞれ側面に沿って、第１導電型の半導体層の主表面から深さ方向に向けて空乏層が延伸し、さらに該島状の層より深い領域に廻り込んで、第１導電型の半導体層の該島状の層より深い領域に空乏層が形成される構成であることを特徴とするショットキーバリアダイオード。
【請求項２】
ｎ＋半導体基板と、該ｎ＋半導体基板の主表面上に形成され、ｎ−半導体層と、ｎ−半導体層の主表面上に形成されたバリアメタルと、バリアメタル上を覆うように形成されたアノード電極と、ｎ−半導体層の主表面から深さ方向形成されたｐ＋層から成るガードリングと、ｎ＋半導体基板の主裏面に形成されたカソード電極と、を備えたショットキーバリアダイオードであって、
ガードリングで囲まれた領域において、ｎ−半導体層の主表面から深さ方向に向けて形成され、互いにｎ−半導体層のみを介して間隔をおいて配置されたｎ層の複数の島状の層を備えており、該複数の島状の層は、ｎ−半導体層より高濃度であってｎ＋半導体基板より低濃度であり、
逆方向電圧を印加すると、複数のｎ層の島状の層の側面に沿って、ｎ−半導体層の主表面から深さ方向に向けて空乏層が延伸し、さらに該島状の層より深い領域に廻り込んで、ｎ−半導体層の該島状の層より深い領域に空乏層が形成される構成であることを特徴とするショットキーバリアダイオード。
【請求項３】
前記島状の層は、平面視で、ストライプ状又はドット状に形成されていることを特徴とする請求項１又は２に記載のショットキーバリアダイオード。
【請求項４】
前記半導体層の主表面及びガードリングの表面上であって、バリアメタルの周囲に酸化膜が形成されていることを特徴とする請求項１〜３のいずれかに記載のショットキーバリアダイオード。
【請求項５】
前記複数の島状の層の個数、平面寸法、深さ及び互いの配置間隔の全て又はいずれか１つ以上を変更することで、空乏層の厚さが変更可能な構成であることを特徴とする請求項１〜４のいずれかに記載のショットキーバリアダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオードに関する。
【背景技術】
【０００２】
一般的にダイオードは、バイポーラデバイスであるＰＮダイオードと、ユニポーラデバイスであるショットキーバリアダイオード（ＳＢＤ）に大別される。
【０００３】
ＰＮダイオードは伝導度変調を用いて導通損失が小さくすることをメリットとする一方、ショットキーバリアダイオードは高速動作が可能であることをメリットとする。
【０００４】
これらのダイオードの理想的な目標特性は、順方向電圧を印加すると抵抗値が０、逆方向電圧を印加すると抵抗値が無限大であることである。しかしながら、実際には、順方向、逆方向とも有限の抵抗値を示し、順方向では定格電流が流れる順方向電圧ＶＦを小さくすること、逆方向では電圧が定格電圧印加された場合のリーク電流ＩＲを小さくすることを目標としている。
【０００５】
ショットキーバリアダイオードにおいては、バリアメタルと半導体の界面で形成されたバリアハイトを、例えば、バリアメタルの種類や整流面積（ガードリングで囲まれる領域の面積）バリアメタルの面積を変えたりすることによって、順方向電圧ＶＦとリーク電流ＩＲを調整していた。
【０００６】
しかし、ＶＦとＩＲの両者の特性は、トレードオフの関係にあり、意図した順方向電圧・電流特性（ＶＦ特性）及び逆方向電圧・電流特性（ＩＲ特性）が制御しにくい。特に、ショットキーバリアダイオードの寸法（パッケジサイズ）に制限がある場合、チップサイズを変えて整流面積により、ＶＦ特性及びＩＲ特性を制御することには限界がある。
【０００７】
これらのトレードオフを打破するために、ＰＮ接合の特性を利用したショットキーバリアダイオードである接合障壁ショットキー（ＪＢＳ：Junction Barrier Schottky）が開発された。ＪＢＳは、ＰＮ接合の空乏層を利用した構造で主にリーク電流ＩＲを小さくするために有効であった。
【０００８】
ＪＢＳ（Junction Barrier Schottky）においては、ショットキーバリアダイオードのリーク電流ＩＲを改善することが目的であったが、特許文献１にはＪＢＳ構造を用いて順方向電圧ＶＦを改善した技術が開示されている。この特許文献１によるとＪＢＳの複数ｐ＋領域の間に高濃度のｎ＋を入れることによって、耐圧を保ちながらＶＦを下げる技術を開示している。
【０００９】
さらに、この特許文献１（実施例２参照）には、ＪＢＳのｐ＋層の代わりにトレンチ溝を作成し、トレンチの側壁と底にＭＯＳ構造を作成して、ＭＯＳ構造から延伸する空乏層にてトレンチで囲まれたメサ部分の電流経路をピンチオフする技術が開示されている。
【００１０】
また、トレンチ構造を用いて電流経路を遮断する技術として、特許文献２にショットキ接合を用いてピンチオフする技術が開示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−２９５０６２公報
【特許文献２】特開平８−２６４８１１公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ＪＢＳ構造は、順方向電圧と逆方向電流のトレードオフを改善するために開発されたショットキーバリアダイオードであるが、従来のＪＢＳ構造には以下の問題が内在している。
【００１３】
ｐ＋層やトレンチＭＯＳ構造部は、電流経路にならないため、実効の整流面積が小さくなり、順方向電圧ＶＦが高くなる要因になる。
【００１４】
また高濃度のｎ層とｐ＋層の接合界面とショットキメタルとの接触する箇所は電界が集中しやすく、その箇所で破壊されやすい。そのため、所望の耐圧が得られない要因になる。
【００１５】
またトレンチＭＯＳ構造は、特にトレンチ内とメサ部分に電位差ができにくい構造であるために、ピンチオフするまで空乏層が伸びないという問題点がある。また、２つの技術は共に、製造工程がフォトリソ工程が１つ程度、多くなることで煩雑になることが課題である。
【００１６】
本発明は、上記従来のショットキーバリアダイオードの問題を解決することを目的とするものであり、従来バリアメタルによって一義的に決まる順方向電圧・電流特性（ＶＦ特性）と逆方向電圧・電流特性（ＩＲ特性）のトレードオフの問題を克服し、バリアメタルによらない、低いＶＦ値の構成が簡単なショットキーバリアダイオードを簡易なプロセスで実現することを課題とする。
【課題を解決するための手段】
【００１７】
本発明は上記課題を解決するために、第１導電型の半導体基板と、該第１導電型の半導体基板の主表面上に形成され、第１導電型の半導体基板より低濃度の第１導電型の半導体層と、第１導電型の半導体層の主表面上に形成されたバリアメタルと、バリアメタル上を覆うように形成されたアノード電極と、第１導電型の半導体層の主表面から第１導電型の半導体基板の方向である深さ方向に向けて形成された第２導電型の半導体層から成るガードリングと、第１導電型の半導体基板の主裏面に形成されたカソード電極と、を備えたショットキーバリアダイオードであって、ガードリングで囲まれた領域において、第１導電型の半導体層の主表面から深さ方向に向けて形成され、互いに第１導電型の半導体層のみを介して間隔をおいて配置された複数の第１導電型の島状の層を備えており、該第１導電型の島状の層は、第１導電型の半導体層より高濃度であって第１導電型の半導体基板より低濃度であり、逆方向電圧を印加すると、複数の第１導電型の島状の層のそれぞれ側面に沿って、第１導電型の半導体層の主表面から深さ方向に向けて空乏層が延伸し、さらに該島状の層より深い領域に廻り込んで、第１導電型の半導体層の該島状の層より深い領域に空乏層が形成される構成であることを特徴とするショットキーバリアダイオードを提供する。
【００１８】
本発明は上記課題を解決するために、ｎ＋半導体基板と、該ｎ＋半導体基板の主表面上に形成され、ｎ−半導体層と、ｎ−半導体層の主表面上に形成されたバリアメタルと、バリアメタル上を覆うように形成されたアノード電極と、ｎ−半導体層の主表面から深さ方向形成されたｐ＋層から成るガードリングと、ｎ＋半導体基板の主裏面に形成されたカソード電極と、を備えたショットキーバリアダイオードであって、ガードリングで囲まれた領域において、ｎ−半導体層の主表面から深さ方向に向けて形成され、互いにｎ−半導体層のみを介して間隔をおいて配置されたｎ層の複数の島状の層を備えており、該複数の島状の層は、ｎ−半導体層より高濃度であってｎ＋半導体基板より低濃度であり、逆方向電圧を印加すると、複数のｎ層の島状の層の側面に沿って、ｎ−半導体層の主表面から深さ方向に向けて空乏層が延伸し、さらに該島状の層より深い領域に廻り込んで、ｎ−半導体層の該島状の層より深い領域に空乏層が形成される構成であることを特徴とするショットキーバリアダイオードを提供する。
【００１９】
前記島状の層は、平面視で、ストライプ状又はドット状に形成されている構成としてもよい。
【００２０】
前記半導体層の主表面及びガードリングの表面上であって、バリアメタルの周囲に酸化膜が形成されている構成としてもよい。
【００２１】
前記複数の島状の層の個数、平面寸法、深さ及び互いの配置間隔の全て又はいずれか１つ以上を変更することで、空乏層の厚さが変更可能な構成である。
【発明の効果】
【００２２】
本発明の構成によれば、次のような効果が生じる。
（１）従来のＪＢＳの構造と比較して電流経路を狭窄することがないために低い順方向電圧ＶＦを実現することができる。
【００２３】
（２）逆方向電圧を印加した際に、アクティブ領域の表面に選択的につくられた島状のｎ層より深い側で、島状のｎ層の両側のバリアメタルとｎ−半導体層とのショットキ接合部からｎ一半導体層を介してＵ字上に空乏層が伸び、空乏層がつながる（ピンチオフする）ために、リーク電流を抑える効果がある。
【００２４】
（３）また、アクティブ領域において、島状のｎ層を設けた構成では、ｎ−半導体層の全面にｎ層を設けた場合に生じる逆阻止電圧の低下、及び逆方向電流の増加が起こらない。従って、従来トレードオフとされていた順方向電圧・電流特性（ＶＦ特性）及び逆方向電圧・電流特性（ＩＲ特性）について、バリアメタルによらずに低いＶＦ値のダイオードを簡易なプロセスで製作可能な簡単な構成で、共に改善することができる。
【００２５】
（４）本発明では、複数の島状のｎ層は、ｎ−半導体層を介してのみ互いに間隔をおいて配置されているので、複数の島状のｎ層の間にｐ層を設けるような構成とすることがないので、構成が簡単となり、製造工程もすくなく簡単となる。  
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例のショットキーバリアダイオードを説明する図であり、（ａ）は縦断面図であり、（ｂ）は（ａ）のＢ−Ｂ断面図である。
【図２】実施例のショットキーバリアダイオードの作用を説明する図である。
【図３】実施例のショットキーバリアダイオードの作用を、整流領域における深さ方向の電界強度の変化とともに説明する図である。
【図４】本発明のショットキーバリアダイオードの原理、構成を説明する図であり、（ａ）は縦断面図であり、（ｂ）はその原理を説明する図である。
【図５】従来例を説明する図であり、（ａ）は縦断面図であり、（ｂ）は整流領域における深さ方向の電界強度の変化を示す図である。
【図６】別の従来例を説明する図であり、（ａ）は縦断面図であり、（ｂ）は整流領域における深さ方向の電界強度の変化を示す図である。
【発明を実施するための形態】
【００２７】
本発明のショットキーバリアダイオードを実施するための形態を実施例に基づき図面を参照して、以下説明する。
【００２８】
(原理及び基本的構成）
まず、本発明の原理を説明する。図５（ａ）は、従来例のショットキーバリアダイオード２６の構成を示し、ｎ＋半導体基板１の主表面上にｎ−半導体層２（低濃度ｎ型エピタキシャル層）が積層されており、その上にバリアメタル８を介してアノード電極６が形成されている。バリアメタル８の周囲には酸化膜５が形成されている。
【００２９】
そして、ｎ−半導体層２内にガードリング４が形成されており、このガードリング４内が整流動作をするアクティブ領域となる領域であって、以下「整流領域」という。ｎ＋半導体基板１の主裏面にカソード電極７が形成されている。
【００３０】
このような従来例のショットキーバリアダイオード２６では、逆方向電圧を加えた際に、バリアメタル８とｎ−半導体層２の境界（この境界領域にはシリサイド層が生じている）から矢印に示すようにｎ−半導体層内に向けて空乏層が発生し、この空乏層がｎ−半導体層２の深さ方向（ｎ＋半導体基板１へ向かう方向）に向けて延伸し、厚い空乏層２７となる。
【００３１】
この厚い空乏層２７のために、逆方向電圧を加えた際に、リーク電流ＩＲを抑制し、しかも図５（ｂ）において深さ方向の電界強度を模式的に示すように、空乏層２７における電界は高く維持されるので、耐圧が低下することはない。しかしながら、抵抗成分がｎ−半導体層２の抵抗で主に占められる為、順方向電流が流れにくくなり、順方向電圧ＶＦを高める必要が生じる。要するに、順方向電圧・電流特性（以下、「ＶＦ特性」という）が低下する。
【００３２】
そこで、このようなＶＦ特性を改善するために、図６（ａ）に示すように、別の従来例のショットキーバリアダイオード３１では、整流領域において、ｎ−半導体層２の主表面（バリアメタル８とｎ−半導体層２の境界）からその深さ方向に向けて、ｎ−半導体層２より高濃度のｎ層３２が形成されている。
【００３３】
この別の従来例のショットキーバリアダイオード３１において、逆方向電圧を印加すると、空乏層が延伸する割合が少なくなり、図５に示す空乏層より薄い空乏層３３が生じる。その結果、バリアメタル８とｎ−半導体層３２の境界に高電界が架かりトンネル電流が増加する為、順方向電流が流れやすくなり、順方向の電圧降下は低下し、ＶＦ特性は改善される。
【００３４】
しかし、その反面、図６（ｂ）に模式的に示すように、ｎ層３２に生じる電界は、深さ方向（ｎ＋半導体基板１へ向かう方向）にいくに従って急激に小さくなる。これは、空乏層３３に電界が集中し電界が強くなるが、空乏層３３が薄いと電界が急激に小さくなるからである。
【００３５】
空乏層３３の幅が狭くなると、小さな逆方向電圧を加えても、カソード電極７からの電界がショットキ接合部に作用してブレークダウン（絶縁破壊）する。
【００３６】
つまり、逆方向電圧を加えた際の耐圧（逆耐圧）は、電界についての、ｎ層３２からｎ−半導体層２にかけての深さ方向の積分値であり、ｎ層３２に生じる電界は、空乏層が薄い場合には深さ方向にいくに従って急激に小さくなるからその積分値が小さくなり、耐圧は低くなる。
【００３７】
このように、ショットキ接合部に面して濃度の高いｎ層３２を設けると、低い逆方向電圧でバリアメタル８とｎ−半導体層３２の境界が臨界電界に達し、絶縁破壊を生じる可能性がある。つまり、順方向電圧ＶＦを低下させＶＦ特性を改善しようとすることと、リーク電流ＩＲを小さくし、耐圧を高め逆方向電圧・電流特性（以下、「ＩＲ特性」という）を改善することとは、相反する（トレードオフ）こととなる。
【００３８】
そこで、本発明のショットキーバリアダイオードは、構成、作用等の詳細は実施例において詳記するが、図４（ａ）に示すように、ガードリング４で囲まれた整流領域（アクティブ領域）において、ｎ−半導体層２の主表面からその深さ方向（ｎ＋半導体基板に向かう方向）に向う複数の島状のｎ層３（濃度がｎ−半導体層より高い）を、バリアメタル８とｎ−半導体層２の境界に沿うように、間隔をおいて設け、しかも複数の島状のｎ層３の間にはｎ−半導体層２が介在しているだけであり、特許文献１のようにＰ層又はトレンチ構造は設けられていない簡単な構成とした。
【００３９】
このような本発明のショットキーバリアダイオードによると、逆方向電圧をかけると、図４（ｂ）に模式的に示すように、空乏層は島状のｎ層３の部分については延伸が抑えられ薄い空乏層２１が形成されるが、それとは別に空乏層が、矢印のように島状のｎ層３の側面に沿って、ｎ−半導体層２の深さ方向に延伸する。
【００４０】
この空乏層の延伸の度合いは、逆方向電圧の大きさに応じて異なるが、逆方向電圧を大きくすると深く延伸し、島状のｎ層の下方まで廻り込んで空乏層２３を生じることとなる。
【００４１】
島状のｎ層３におけるバリアメタル８との境界近傍については空乏層２１の延伸が薄く抑えられ、順方向電流が低下することがなく、順方向電圧ＶＦは高くならない。そして、空乏層２１は薄いので、電界は深さ方向において急激に低下する。この現象だけをみると、上記別の従来例のショットキーバリアダイオード３１の場合のように耐圧の低下の原因となる。
【００４２】
しかしながら、島状のｎ層３の下方に空乏層２３が生じるので、この空乏層２３によって、電界強度はさらには急激に低下することなく、空乏層の深さ方向の延伸状態に応じてゆっくり低下し、所定の電界強度を維持する。この空乏層２３における電界によって、カソード電極７の電界をブロックし、逆方向電圧をかけた際の耐圧の低下を防ぐことができ、しかもリーク電流ＩＲを低く抑えることができる。
【００４３】
よって、本来トレードオフの関係にあるＶＦ特性及びＩＲ特性の両者を改善することが可能となり、所要の耐圧も維持することが可能となる。
【００４４】
本発明のショットキーバリアダイオードの原理は、以上のとおりであるが、この原理に基づく本発明のショットキーバリアダイオードは、基本的な構成として、第１導電型の半導体基板と、該第１導電型の半導体基板より濃度の低く、第１導電型の半導体基板の主表面上に形成された第１導電型の半導体層と、第１導電型の半導体層の主表面上に形成されたバリアメタルと、バリアメタル上を覆うように形成されたアノード電極と、第１導電型の半導体層の主表面から半導体基板の方向である深さ方向に向けて形成された第２導電型の半導体層から成るガードリングと、第１導電型の半導体基板の主裏面に形成されたカソード電極と、を備えている。
【００４５】
そして、このような構成において、本発明のショットキーバリアダイオードは、ガードリングで囲まれた領域において、第１導電型の半導体層より高く第１導電型の半導体基板より低い濃度を有し、第１導電型の半導体層の主表面から深さ方向に向けて形成され、互いに第１導電型の半導体層のみを介して間隔をおいて配置された複数の第１導電型の島状の層を備えており、逆方向電圧を印加すると、複数の島状の層の側面に沿って、第１導電型の半導体層の主表面から深さ方向に向けて空乏層が延伸し、さらに第１導電型の島状の層より深い領域に廻り込んで、第１導電型の半導体層における島状の層より深い領域に空乏層が形成される構成を特徴とする。
【実施例】
【００４６】
本発明のショットキーバリアダイオードの実施例を以下説明する。この実施例のショットキーバリアダイオード１１では、第１導電型をｎ型とし、第２導電型をｐ型とする。また、この実施例では、ｎ型不純物層として、ｎ−、ｎ、ｎ＋、の記号を用いているが、ｎ型不純物濃度は、ｎ−＜ｎ＜ｎ＋の順に高いものとする。
【００４７】
図１は、本発明の実施例のショットキーバリアダイオード１１の構成を説明する図である。Ｓｉ（シリコン）から形成されたｎ＋半導体基板１の主表面１２上に１２μｍの厚さのｎ−半導体層２がエピタキシヤル成長で形成されている。ｎ−半導体層２の比抵抗を２．８Ω・ｃｍとする。
【００４８】
ｎ−半導体層２の主表面１３上に略リング状に電界を緩和させるための耐圧構造が配置されている。この実施例では、耐圧構造は、ガードリング４と酸化膜５（絶縁膜）が配置されている。
【００４９】
ガードリング４はｐ＋層で形成され、酸化膜５はＳｉＯ２（二酸化珪素）で形成されている。酸化膜５の開口内でありガードリング４（略リング状の耐圧構造）の内側は、整流領域１６（アクティブ領域）として機能する。
【００５０】
この整流領域１６のｎ−半導体層２内において、主表面１３から深さ方向（ｎ＋半導体基板１の方向）に向けて、複数のｎ層から成る島状のｎ層３（この実施例の説明では「島状のｎ層」という）が形成されている。島状のｎ層３のドーパントとして、Ａｓを用いて、ドーズ量を２×１０１５ｉｏｎｓ／ｃｍ２とする。
【００５１】
複数の島状のｎ層３は、平面視では、ｎ−半導体層２のみを介して互いに間隔をおいて島状（アイランド状）に形成されるが、具体的な平面形状は、例えば、ストライプ状（帯状）又はドット状（例．円、多角形等）に形成されている。
【００５２】
この実施例では島状のｎ層３は、図１（ｂ）に示すように、ストライプ状に形成されており、その幅ｗは０．１μｍ〜０．４μｍであり、深さｄは、０．２５μｍである。複数の島状のｎ層３の相互の間隔であるピッチｓは、２．０μｍである。
【００５３】
整流領域１６の全面を覆うように、ｎ−半導体層２の主表面１３上にバリアメタル８が形成されている。バリアメタル８は、その材料として、例えば、ＰｄＭｏが使用される。バリアメタル８及び酸化膜５の表面上にアノード電極６が形成されている。また、ｎ＋半導体基板１１の主裏面１７にカソード電極７が形成されている。
【００５４】
島状のｎ層３とバリアメタル８の接合部１８のバリアハイトは、ｎ−半導体層２とバリアメタル８の接合部１９のバリアハイトと比較すると変わらないが、トンネル現象の大小により電流の流れ易さが違ってくる。          
【００５５】
接合部１８では、ｎ−半導体層２よりドーピング濃度の高い島状のｎ層３を設けることで、空乏層２１の深さ方向への延伸が小さくなり、その深さ方向の幅が小さくなるのでトンネル電流がより多く流れ、オーミック接触が形成されることとなる。
【００５６】
また、島状のｎ層３はｎ−半導体層２よりドーピング濃度が高いために、電圧を印加した際に、接合部１８は接合部１９より接合界面に高い電界がかかり、トンネル電流が多くなる。接合部１９は、接合界面に高い電界がかからないため、トンネル電流は少ない。
【００５７】
これにより、ショットキー障壁ができても、コンタクト抵抗を低減することができる。本発明の構造は、このような接合部１８を設ける構成によって、トンネル電流が多く流れるため、順方向電圧は低くなり、低いＶＦ特性が得られる。
【００５８】
ところで、この実施例のショットキーバリアダイオードに逆方向電圧を印加していくと、図２（ａ）に示すように、島状のｎ層３の両側において、ｎ−半導体層の主表面１２（ｎ−半導体層とバリアメタルとの接合部）から、ｎ−半導体層１内に空乏層２２が生じ、島状のｎ層３の側面に沿って深さ方向に延伸する。
【００５９】
そして、さらに図２（ｂ）に示すように、空乏層２２は、島状のｎ層３の両側から島状のｎ層３の下方に向けて曲がるようにして回り込む。このような延伸乃至回り込みの程度は、逆方向電圧が大きくなると、大きくなる。
【００６０】
そして、約１Ｖで、島状のｎ層３の両側に沿って深さ方向に延伸してきた空乏層２２が、図２（ｂ）の鎖線で示すように、島状のｎ層３より深い側においてＵ字状につながる（ピンチオフする）。
【００６１】
その結果、図２（ｃ）に示すように、ｎ−半導体層２内の島状のｎ層３より深い位置に、深さ方向に幅の厚い空乏層２３が発生し、逆方向電圧を印加した際に、リーク電流ＩＲの流れを抑える効果が生じる。
【００６２】
本発明者は、前記した従来のトレードオフの問題を解決すべき研究開発を鋭意行っていた過程で、島状のｎ層３の両側において、接合部１９から空乏層２２がｎ−半導体層２内に延伸し、Ｕ字状につながるという知見を得た。本発明者は、この知見に着目し、これを活かして、リーク電流ＩＲを抑え、高耐圧を実現する構成とした。
【００６３】
この点について以下さらに図３において説明する。空乏層２２がＵ字状につながった時点で、整流領域１６には、接合部１８の界面から深さ方向（ｎ＋半導体基板１へ向かう方向）に向けて存在する上側の空乏層２１と、ｎ−半導体層内で島状のｎ層３の下方に存在する下側の空乏層２３という２つの空乏層が存在する。
【００６４】
単位電圧印加に対して、上側の空乏層２１の延伸（広がり）は小さく、深さ方向の幅は小さい（薄い）が、空乏層２２の延伸は大きくその結果生じた下側の空乏層２３の深さ方向の幅は大きく（厚く）なる。よって、空乏層の占める割合の殆どは、空乏層２３で占めることになる。全体の空乏層の厚みが大きくなる。
【００６５】
空乏層２１の深さ方向の幅は小さく薄いので、図３に示すように、電界は深さ方向に向けて急激に低下し、接合部１８にかかる電界が緩和される。また、空乏層２３の深さ方向の幅は大きく厚いので、空乏層における電界は徐々に低下し、この空乏層２３内の電界について、深さ方向の積分値（この積分値は耐圧に対応する）はある程度大きい。
【００６６】
そのために、逆方向電圧をかけた際に、カソード電極７により生じる電界が空乏層２３の電界でブロックされて、接合部１８に到達せず影響しないために、接合部１８にかかる電界が、全体として緩和され、耐圧が低下することはない。
【００６７】
これによって、本発明のショットキーバリアダイオードでは、逆方向電圧を印加した際に、本来生じやすいトンネル電流に起因する大電流は見られず、また、小さな電圧で絶縁破壊電圧に到達してしまうという現象も生じない。そのため、本発明のショットキーバリアダイオードでは、島状のｎ層３を設けないショットキーバリアダイオードと同じように、１２０Ｖ以上の高耐圧を実現することが可能になる。
【００６８】
従って、本発明によれば、特許文献１記載の発明のように、複数の島状のｎ層３の間にｐ層を設けるような構成とすることがなく、複数の島状のｎ層３は、ｎ−半導体層２を介してのみ互いに間隔をおいて配置されているという、きわめて単純な構成によって、順方向電圧をかけた際に低いＶＦ特性とするとともに、逆方向電圧をかけた際に、低いＩＲ特性を得ることができ、また耐圧を低下させることもない。
【００６９】
本発明のショットキーバリアダイオード１１の実施例は以上の説明のとおりであるが、整流領域１６に形成した複数の島状のｎ層３の個数、寸法（例．ストライプの横幅、縦幅、深さ等）、ピッチ（配置間隔）、ショットキ接合面全体に対する面積の割合等を変えることによって、空乏層の発生状態（空乏層の厚み、領域等）を変え、所定のＩＲ特性を備えたショットキーバリアダイオードを意図的に構成することも可能である。
【００７０】
以上、本発明のショットキーバリアダイオードを実施するための形態を実施例に基づいて説明したが、本発明はこのような実施例に限定されるものではなく、特許請求の範囲に記載された技術的事項の範囲内でいろいろな実施例があることは言うまでもない。
【産業上の利用可能性】
【００７１】
本発明のショットキーバリアダイオードは上記のような構成であるから、電力変換器の省エネ化、というメリットを有する。これをもって、省エネ社会、低炭素社会を実現することを期待できる。
【符号の説明】
【００７２】
１  ｎ＋半導体基板
２  ｎ−半導体層
３  島状のｎ層
４  ガードリングを構成するＰ層
５  酸化膜（ＳｉＯ２膜）
６  アノード電極メタル
７  カソードメタル
８  バリアメタル
１１  ショットキーバリアダイオード
１２  ｎ＋半導体基板の主表面
１３  ｎ−半導体層の主表面
１６  整流領域
１７  ｎ＋半導体基板の主裏面
１８  島状のｎ層とバリアメタルの接合部
１９  ｎ−半導体層とバリアメタルの接合部
２１  上側の空乏層
２２  島状のｎ層の側面に沿って延伸する空乏層
２３  下側の空乏層
２６  従来例のショットキーバリアダイオード
２７  空乏層
３１  別の従来例のショットキーバリアダイオード
３２  ｎ層
３３  空乏層
【図１】
2013175607.tif 000003
【図２】
2013175607.tif 000004
【図３】
2013175607.tif 000005
【図４】
2013175607.tif 000006
【図５】
2013175607.tif 000007
【図６】
2013175607.tif 000008