(57)【要約】【課題】電源異常時におけるデータの紛失を防止するソリッドステートドライブデータの保護回路を提供する。【解決手段】本発明に係るソリッドステートドライブデータの保護回路は、電源回路、第一及び第二抵抗、検出チップ、記憶チップ及び制御チップを備える。電源回路は、第一及び第二抵抗を介して接地され、且つ検出チップと記憶チップと制御チップとに接続され、検出チップの検出ピンは、第一抵抗と第二抵抗との間に接続され、検出チップの接地ピンは接地し、検出チップの出力ピンは、制御チップの入力ピンに接続され、制御チップの出力ピンは、記憶チップに接続され、検出チップは、電源回路の出力電圧を検出し、且つ検出した電圧値と所定の電圧値とを比較し、検出した電圧値が小さい場合、検出チップが制御信号を出力し、制御チップは、制御信号に基づいて記憶チップがデータを記憶するように制御する。【選択図】図１
2013254489.tif 000002
【特許請求の範囲】
【請求項１】
電源回路と、第一抵抗と、第二抵抗と、予め設定された電圧値を格納されている検出チップと、少なくとも１つの記憶チップと、制御チップと、を備えるソリッドステートドライブデータの保護回路において、
前記電源回路は、前記第一抵抗及び前記第二抵抗を介して順に接地され、且つ前記検出チップの電圧ピンと少なくとも１つの前記記憶チップと前記制御チップとに直接に接続され、前記検出チップの検出ピンは、前記第一抵抗と前記第二抵抗との間のノードに接続され、前記検出チップの接地ピンは接地し、前記検出チップの出力ピンは、前記制御チップの入力ピンに接続され、前記制御チップの出力ピンは、少なくとも１つの前記記憶チップに接続され、前記検出チップは、前記検出ピンによって前記電源回路の出力電圧を検出し、且つ検出した電圧値と前記予め設定された電圧値とを比較し、前記検出した電圧値が前記予め設定された電圧値より小さい場合、前記検出チップの出力ピンを介して制御信号を出力し、前記制御チップは、前記制御信号に基づいて少なくとも１つの前記記憶チップがデータを記憶するように制御することを特徴とするソリッドステートドライブデータの保護回路。
【請求項２】
前記ソリッドステートドライブデータの保護回路は、第三抵抗、第四抵抗及び第五抵抗をさらに備え、前記第三抵抗は、前記第一抵抗と前記検出チップの検出ピンとの間に接続され、前記第四抵抗は、前記検出チップの出力ピンと前記制御チップの入力ピンとの間に接続され、前記第五抵抗は、前記制御チップの入力ピンとグランドとの間に接続されることを特徴とする請求項１に記載のソリッドステートドライブデータの保護回路。
終了装置。
【請求項３】
前記第一抵抗の抵抗値は、３９ＫΩであり、前記第二抵抗の抵抗値は、４．７Ωであり、前記第三抵抗の抵抗値は、３．９Ωであることを特徴とする請求項１又は２に記載のソリッドステートドライブデータの保護回路。
【請求項４】
前記ソリッドステートドライブデータの保護回路は、第一コンデンサ、第二コンデンサ及び第三コンデンサをさらに備え、前記第一コンデンサは、前記検出チップの検出ピンとグランドとの間に接続され、前記第二コンデンサは、前記検出チップの電圧ピンとグランドとの間に接続され、前記第三コンデンサは、前記検出チップの入力／出力ピンとグランドとの間に接続されることを特徴とする請求項１から３のいずれか一項に記載のソリッドステートドライブデータの保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ保護回路に関し、特にソリッドステートドライブデータの保護回路に関するものである。
【背景技術】
【０００２】
通常、ソリッドステートドライブ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ，以下ＳＳＤと略称する）は、コンピュータに使用されてコンピュータの記憶容量を増加する。電源が正常にオフされた場合、マザーボードは、一時的にバッファー（ｂｕｆｆｅｒ）に保存されているデータを保存する命令をＳＳＤに送信する。しかしながら、電源が異常にオフされた場合（例えば、突然の停電等）、マザーボードのＳＳＤに対する命令の送信が間に合わないため、データが保存できずに、そのままデータが紛失してしまう問題が発生する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
以上の問題点に鑑みて、本発明は、電源異常時におけるデータの紛失を防止するソリッドステートドライブデータの保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００４】
前記課題を解決するために、本発明に係るソリッドステートドライブデータの保護回路は、電源回路と、第一抵抗と、第二抵抗と、予め設定された電圧値を格納されている検出チップと、少なくとも１つの記憶チップと、制御チップと、を備える。前記電源回路は、前記第一抵抗及び前記第二抵抗を介して順に接地され、且つ前記検出チップの電圧ピンと少なくとも１つの前記記憶チップと前記制御チップとに直接に接続され、前記検出チップの検出ピンは、前記第一抵抗と前記第二抵抗との間のノードに接続され、前記検出チップの接地ピンは接地し、前記検出チップの出力ピンは、前記制御チップの入力ピンに接続され、前記制御チップの出力ピンは、少なくとも１つの前記記憶チップに接続され、前記検出チップは、前記検出ピンによって前記電源回路の出力電圧を検出し、且つ検出した電圧値と前記予め設定された電圧値とを比較し、前記検出した電圧値が前記予め設定された電圧値より小さい場合、前記検出チップの出力ピンを介して制御信号を出力し、前記制御チップは、前記制御信号に基づいて少なくとも１つの前記記憶チップがデータを記憶するように制御する。
【発明の効果】
【０００５】
本発明に係るソリッドステートドライブデータの保護回路は、検出チップによって電源回路の出力電圧値を検出し、且つ該検出された電圧値を予め設定されている電圧値と比較して、電源異常が発生したかどうかを判断し、電源異常が発生した場合、検出チップは、制御信号を制御チップに出力し、該制御チップは、記憶チップがバッファーにおけるデータを記憶するように制御する。これにより、電源異常時におけるデータの紛失を防止する。
【図面の簡単な説明】
【０００６】
【図１】本発明に係るソリッドステートドライブデータの保護回路の回路図である。
【発明を実施するための形態】
【０００７】
以下、図面に基づいて、本発明に係るソリッドステートドライブデータの保護回路について詳細に説明する。
【０００８】
本発明に係るソリッドステートドライブデータの保護回路は、ソリッドステートドライブ（ＳＳＤ）に設けられる。
【０００９】
図１を参照すると、ソリッドステートドライブデータの保護回路１００は、電源回路１０と、抵抗Ｒ１−Ｒ５と、コンデンサＣ１−Ｃ３と、少なくとも１つの記憶チップ３０と、制御チップ２０と、予め設定された電圧値を格納されている検出チップＵ１と、を備える。
【００１０】
電源回路１０は、抵抗Ｒ１、Ｒ２、Ｒ３の順に、この抵抗Ｒ１−Ｒ３を介して接地し、且つ検出チップＵ１の電圧ピンＶＣＣと記憶チップ３０と制御チップ２０とに直接接続されて、コンピュータのマザーボードから受けた電圧（例えば、３．３Ｖ）を５Ｖの電圧に変換した後、該５Ｖの電圧を検出チップＵ１、記憶チップ３０及び制御チップ２０に供給する。検出チップＵ１の検出ピンＳＥＮＳＥは、抵抗Ｒ２と抵抗Ｒ３との間のノードに接続され、且つコンデンサＣ１を介して接地され、検出チップＵ１の接地ピンＧＮＤは接地される。コンデンサＣ２は、検出チップＵ１の電圧ピンＶＣＣとグランドとの間に接続され、コンデンサＣ３は、検出チップＵ１の入力／出力ピンＣＤＥＬとグランドとの間に接続される。検出チップＵ１の出力ピンＲＳＴＮは、抵抗Ｒ４を介して制御チップ２０の入力ピン（図示せず）に接続され、抵抗Ｒ５は、制御チップ２０の入力ピンとグランドとの間に接続される。制御チップ２０の出力ピンは、記憶チップ３０に接続される。本実施形態において、抵抗Ｒ１の抵抗値は３９ＫΩであり、抵抗Ｒ２の抵抗値は３．９ＫΩであり、抵抗Ｒ３の抵抗値は４．７ＫΩである。電源回路１０の出力電圧は５Ｖであり、抵抗Ｒ３に印加される電圧は０．５Ｖであるので、検出チップＵ１に予め設定されている電圧値は０．５Ｖである。検出チップＵ１の検出ピンＳＥＮＳＥの検出した電圧値が０．５Ｖより小さい場合、電源回路１０に出力異常が発生（即ち、ＳＳＤが異常にオフされた）したことを表し、検出チップＵ１の検出ピンＳＥＮＳＥが検出した電圧値が０．５以上である場合、電源回路１０の出力は正常（即ち、ＳＳＤは正常に動作している）であることを表す。
【００１１】
ソリッドステートドライブデータの保護回路１００を使用する場合、先ず、検出チップＵ１の検出ピンＳＥＮＳＥが検出した電圧値を、予め設定されている電圧値（例えば、０．５Ｖ）と比較して、検出した電圧値が０．５Ｖ以上である場合、ＳＳＤは正常に動作していることを表し、検出した電圧値が０．５Ｖより小さい場合、電源異常が発生して、電源回路１０に出力異常が発生したことを表す。この時、検出チップＵ１は、出力ピンＲＳＴＮを介して制御チップ２０に制御信号を出力し、該制御チップ２０は、受信した前記制御信号に基づいて、記憶チップ３０がバッファー（図示せず）内のデータを記憶するように制御する。これにより、データの紛失を防止する。
【００１２】
本発明に係るソリッドステートドライブデータの保護回路１００は、検出チップＵ１によって電源回路１０の出力電圧値を検出し、且つ該検出した電圧値を予め設定されている電圧値と比較して、電源異常が発生したかどうかを判断し、電源異常が発生した場合、検出チップＵ１は、制御信号を制御チップ２０に出力し、該制御チップ２０は、記憶チップ３０がバッファー内のデータを記憶するように制御する。これにより、電源異常時におけるデータの紛失を防止することができる。
【００１３】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は前記実施形態に限定されるものではなく、本発明の範囲内で種々の変形又は修正が可能であり、該変形又は修正もまた本発明の特許請求の範囲内に含まれるものであることは、言うまでもない。
【符号の説明】
【００１４】
１００    ソリッドステートドライブデータの保護回路
１０    電源回路
Ｒ１−Ｒ５    抵抗
Ｃ１−Ｃ３    コンデンサ
Ｕ１    検出チップ
２０    制御チップ
３０    記憶チップ
【図１】
2013254489.tif 000003