(57)【要約】【課題】プリント回路基板（ＰＣＢ）の電源面における高周波電磁雑音を測定する装置および方法を提供する。【解決手段】装置は、境界条件に対する結果の強い感受性を発生させる、湾曲縁部を有するプリント残響基板（ＰＲＢ）を備える。雑音をデバイス内へと伝達するため、被試験ＰＣＢはＰＲＢの穴に挿入され、電源面はＰＲＢの第１層および第２層に接続される。境界条件が異なる統計的に有意な数の測定値を得るため、同調器が提供される。測定はデバイスポートで実施される。【選択図】図１
2013160741.tif 000002
【特許請求の範囲】
【請求項１】
ＰＲＢ（プリント残響基板）と、
ＥＵＴ（被試験装置）を挿入するための前記ＰＲＢの穴と、
前記ＰＲＢの両面に形成された２つの導電層と、
前記ＰＲＢにおける電磁波を測定する前記ＰＲＢの高周波測定ポートとを備える、ＥＵＴの電磁雑音を測定する装置。
【請求項２】
電磁界の境界条件を変化させる同調器をさらに備える、請求項１に記載のＥＵＴの電磁雑音を測定する装置。
【請求項３】
前記ＰＲＢが複数の湾曲縁部を有する、請求項１または２に記載のＥＵＴの電磁雑音を測定する装置。
【請求項４】
前記ＥＵＴがＰＣＢ（プリント回路基板）であり、前記ＰＣＢが前記ＰＲＢに対して共面の方向で挿入される、請求項１から３のいずれか一項に記載のＥＵＴの電磁雑音を測定する装置。
【請求項５】
前記ＥＵＴのための前記穴の代わりに、前記ＰＲＢが同じプリント回路基板に前記ＥＵＴを含む、請求項１から３のいずれか一項に記載のＥＵＴの電磁雑音を測定する装置。
【請求項６】
前記２つの導電層が前記ＥＵＴに電気的に接続される、請求項１に記載のＥＵＴの電磁雑音を測定する装置。
【請求項７】
前記同調器が導電材料で形成された１つまたは複数の回転要素を有する、請求項２に記載のＥＵＴの電磁雑音を測定する装置。
【請求項８】
前記同調器が前記ＰＲＢに磁界を発生させる磁石を有する、請求項２に記載のＥＵＴの電磁雑音を測定する装置。
【請求項９】
前記ＰＲＢの導電層間のコンデンサを用いて電磁界境界条件を変化させる、請求項２に記載のＥＵＴの電磁雑音を測定する装置。
【請求項１０】
ＥＵＴ（被試験装置）をＰＲＢの穴に挿入するステップと、
前記ＥＵＴを起動させるステップと、
前記ＥＵＴによって発生した電磁波を前記ＰＲＢ内へと導くステップと、
前記ＰＲＢの高周波測定ポートを用いて電磁波を測定するステップとを含む、ＥＵＴの電磁雑音を測定する方法。
【請求項１１】
同調器を用いて前記ＰＲＢの電磁波の境界条件を変化させるステップをさらに含む、請求項１０に記載のＥＵＴの電磁雑音を測定する方法。
【請求項１２】
境界条件の前記変化によって波動カオス条件が実現される、請求項１１に記載のＥＵＴの電磁雑音を測定する方法。
【請求項１３】
前記ＰＲＢが複数の湾曲縁部を有する、請求項１０から１２のいずれか一項に記載のＥＵＴの電磁雑音を測定する方法。
【請求項１４】
前記ＥＵＴを起動させる前記ステップにおいて、前記ＰＲＢに形成された導電層を介して電力が供給される、請求項１０から１３のいずれか一項に記載のＥＵＴの電磁雑音を測定する方法。
【請求項１５】
前記ＥＵＴがＰＣＢ（プリント回路基板）であり、前記ＥＵＴを挿入する前記ステップにおいて、前記ＰＣＢが前記ＰＲＢに対して共面の方向で挿入される、請求項１０から１４のいずれか一項に記載のＥＵＴの電磁雑音を測定する方法。
【請求項１６】
前記同調器が導電材料で形成された回転要素を前記ＰＲＢに有する、請求項１１または１２に記載のＥＵＴの電磁雑音を測定する方法。
【請求項１７】
前記同調器が前記ＰＲＢに磁界を発生させる磁石を有する、請求項１１または１２に記載のＥＵＴの電磁雑音を測定する方法。
【請求項１８】
ＥＵＴをＰＲＢの穴に挿入するステップと、
前記ＥＵＴを起動させるステップと、
高周波ポートを通して、または前記ＰＲＢに搭載された供給源から、前記ＰＲＢに電磁界を注入するステップと、
前記ＰＲＢから前記ＥＵＴ内へと電磁波を導くステップと、
前記ＥＵＴの機能性を検証するステップとを含む、電磁界に対するＥＵＴの無影響性を試験する方法。
【請求項１９】
同調器を用いて前記ＰＲＢの電磁波の境界条件を変化させるステップをさらに含む、請求項１８に記載の電磁界に対するＥＵＴの無影響性を試験する方法。
【請求項２０】
前記ＰＲＢが複数の湾曲縁部を有する、請求項１８または１９に記載の電磁界に対するＥＵＴの無影響性を試験する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板（ＰＣＢ）の能動素子によって発生する電磁雑音の測定に関し、特に、大規模集積（ＬＳＩ）回路の同時スイッチングによって発生する電源雑音に関する。
【背景技術】
【０００２】
ＰＣＢの電源雑音は高周波電磁障害（ＥＭＩ）の原因であり、主にＬＳＩの同時スイッチングによって発生する。同時スイッチング雑音（ＳＳＮ）は電磁（ＥＭ）波として電源面の間を伝搬し、その大部分は基板縁部で反射されて戻り（例えば、図２）、基板レイアウトに依存する共振を作り出す。
【０００３】
標準的には、図２に概略的に示されるように、電源雑音を低減するのにバイパスコンデンサが使用される。図２のコンデンサは、通常はＰＣＢの上面に配置され、基板には埋め込まれないが、場合によっては埋め込まれることもある。ＬＳＩピン（もしくはトレース）における１つの電源・グランド面ポートの簡略化した等価回路が図３に示される。雑音の低減におけるバイパスコンデンサＣｂの有効性は、雑音源Ｉｇ、雑音源インピーダンスＺｇに依存するが、基板レイアウトに応じて決まる電源面入力インピーダンスＺｉｎにも依存する。
【０００４】
測定機器によって放出される電磁雑音を測定する標準的な測定機器は残響室である。この機器は長年にわたって知られてきた。原型の残響室を拡張する最近の特許の中には、例えば、特許文献ＵＳ２００３／０１８４４１７およびＵＳ２０１１／００４３２２２がある。測定方法は、非特許文献１（国際規格ＩＥＣ  ６１０００−４−２１）に記載されている。
【０００５】
非特許文献２は、ポート間のインピーダンス行列の統計値を調査するための、同調器および同軸ポートを備えた４分の１ボウタイ形状の平坦で空気を充填した導電性ボックスについて記載している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】ＵＳ２００３／０１８４４１７Ａ１
【特許文献２】ＵＳ２０１１／００４３２２２Ａ１
【非特許文献】
【０００７】
【非特許文献１】国際規格ＩＥＣ  ６１０００−４−２１、「Electromagnetic Compatibility (EMC) - Part 4-21: Testing and measurement techniques - Reverberation chamber test methods」２．０版、２０１１年
【非特許文献２】S. D. Hemmady: "A Wave-Chaotic Approach to Predicting and Measuring Electromagnetic Quantities in Complicated Enclosures", Ph.D. thesis, University of Maryland, 2006.
【非特許文献３】V. Galdi, I. M. Pinto, L. B. Felsen: "Wave propagation in ray-chaotic enclosures: paradigms, oddities and examples", IEEE Antennas and Propagation magazine, vol. 47, no. 1, pp. 62-81, Feb. 2005.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＥＭＩに適したバイパスコンデンサの構成を定量的に設計するため、雑音源、雑音源インピーダンス、および電源入力インピーダンスを評価しなければならない。シミュレーションに基づいた評価は非常に困難であり、実際的でない場合が多いため、求められる量は測定によって評価しなければならない。
【０００９】
測定は通常、電源面に入る前の１つのトレース（もしくはピン）位置（図４のＡ）で行われる。特に、電源インピーダンスの１つの既知の値のみを用いて測定することによって、原理的には、図５に示されるように、理想的な電流源を備えた雑音モデルのみを得ることができる。図６に示されるように、雑音源および雑音源インピーダンスの両方を含むモデルを得るためには、電源インピーダンスの少なくとも２つの既知の異なる値を用いて測定を行わなければならない。
【００１０】
この種の電源雑音測定に関連していくつかの問題がある。電源インピーダンスを変化させる方法が必要である。電源入力インピーダンスは既知でなければならないが、特に１ＧＨｚを上回る周波数では得ることが難しい。高周波（標準的に１ＧＨｚ超過）におけるピンおよびトレース位置での測定は困難である。例えばボールグリッドアレイ（ＢＧＡ）パッケージの直下にビアがある場合、ＬＳＩピンの一部は必ずしもアクセス可能とは限らない。
【００１１】
代替的な方策は、電源面に入った後の別の位置（図４のＢ）で電源雑音を測定するというものである。この種の測定に関連して特有の問題がある。雑音は電源・グランド面に既に入っているので、各々のピンの寄与を区別することは不可能である。基板共振があるため、測定ポートの適切な位置は明らかでない。結局は、異なるボード位置の多くのポートで測定を実施しなければならない。雑音源およびインピーダンス源を判断する手順は得られていない。
【課題を解決するための手段】
【００１２】
本発明の主題は、ＬＳＩ雑音源モデルを抽出するのに適した手法で、高周波電源雑音を測定することである。これを行うため、背景技術の項で言及した複数の課題を解決するいくつかの手法、即ち、電源入力インピーダンスを変化させる実際的な手法、入力インピーダンスに関する情報を得る方法、基板の高周波測定ポート、すべてのピンの効果を考察する手法、適切な測定位置を決定する手法、１つまたは少数のポートで測定を行う手法、雑音モデルを抽出する少なくとも１つの可能な手順を提供しなければならない。
【００１３】
本発明は、ＬＳＩ雑音源モデルを抽出するという課題に対する新たな方策と関連付けられ、これには、測定ごとの電源インピーダンスについての知見は不要であり、比較的多数回の測定にわたる電源インピーダンスの統計的分布についての知見のみが求められる。電源インピーダンスの統計的分布の概要例を図７に示す。
【００１４】
雑音モデルの新たな定義も本発明に開示される。従来技術のポートは、各ＬＳＩピンもしくはトレースにおける電圧および電流に関して定義され、対象のピン毎に１つのポートが使用される。本発明では、ＬＳＩ全体によって電源面に送られる電流および電力を表す等価ポートが導入される。等価ポートとは、図８の影付きの領域で概略的に示されるように、多数のビアを同時に包囲するＬＳＩの下方にある拡張空間領域を指す。雑音源モデルが図９に示され、この図では、等価電流源Ｉｇは電源面のピンすべてによって注入または誘導される電流を表し、雑音源インピーダンスＺｇは負荷インピーダンスに対するＩｇの依存度を表す。
【００１５】
本発明の重要な特徴は、本発明のプリント回路基板の電源面が一部の特定領域を除いて統計的に均一であることであり、これは、厳密に言えば、一連の実験の結果の統計的分布が基板のどの位置でも同じであることを意味する。例えば、１つの基板位置におけるある一連の測定での電源入力インピーダンスの統計的分布は、その位置と第２の位置とが両方とも基板縁部から半波長よりも長い距離にある場合、第２の位置における統計的分布と同じである。本発明のいくつかの実現例では、統計的均一性はもっと厳密性の低い意味で表されるべきであり、つまり、一連の実験の結果の統計的分布は、厳密に統計的に均一な成分と位置に依存する成分との組み合わせとして説明することができる。
【００１６】
統計的均一性を実現するため、一部の境界条件を多数回変化させることによって、電磁界分布も同様に変化させることができるような形で、ある特定周波数の周辺に多数のキャビティモードが存在しなければならない。
【００１７】
統計的均一性は、電源面内部で波動カオス条件が実現されると効率的に得られる。波動カオス条件とは、境界条件の小さな変化によって大きく異なる電磁界分布が発生することを意味する。
【００１８】
本発明は、電源インピーダンスの既知の統計的分布を作り出すとともに、ほぼすべての位置で測定を行うことを可能にする、既知の統計的に均一な環境を発生させるのに適したＰＣＢを提供することを目的とする。以下、このＰＣＢをプリント残響基板（ＰＲＢ）と呼ぶ。本発明はまた、境界条件を自動的に変化させるための１つまたは複数の同調器と、１つまたは複数の高周波測定ポートとを提供する。本発明は、被試験装置（ＥＵＴ）を挿入するための穴をＰＲＢに備える。
【００１９】
ＰＲＢは、理想的な波線が基板縁部で反射されたときに反復しない経路を発生させるような形状である、波動カオス条件を発生させるのに適した形状で実現される。ＰＲＢは、対象周波数における波長（現在の科学文献によれば、６つの波長で十分であると考えられる）に関して、低い誘電損および導電損と大きな寸法とを有していなければならない。低損失の要件は、電源インピーダンスの大きな変動に相当する高いＱ値を有するために必須である。
【００２０】
本発明はまた、電源雑音を測定する方法を含む。ＥＵＴは、ＥＵＴ周縁部全体に沿ってＰＲＢに接続され、雑音電力がＰＲＢに注入され、雑音が測定ポートで測定され、同調器が回転され、測定が繰り返される。
【００２１】
本発明はまた、ＰＲＢ、同調器、ポート、同調器を回転させるモータ、測定機器、ポートを測定機器に接続するケーブル、ならびに最終的にはＤＣブロック、減衰器、増幅器、またはフィルタなどの、測定を実施する他の構成要素を備える、測定システムを提供する。
【００２２】
本発明の他の実施形態では、ポートは存在せず、測定はＬＳＩピンまたはトレースで実施される。ＥＵＴのための穴は他の実施形態では存在せず、ＬＳＩはＰＲＢに直接搭載される。他の実施形態では、同調器はＰＲＢの外部にあって、電磁石を用いて境界条件を変化させる。他の実施形態では、電源インピーダンスを変化させるのに、同調器と併せてまたは同調器の代わりに可変コンデンサが使用される。
【００２３】
本発明によって、電源入力インピーダンスを自動的に変化させることができる。本発明は、例えば１ＧＨｚを上回る高周波での測定に特に適している。統計的均一性により、１つまたは少数のポートで測定すれば十分であり、ほぼすべての測定位置が可能である。平行な面内の２つの位置間のインピーダンス行列の統計的分布モデルが、科学文献において利用可能である。雑音源モデルに与えられる特有の意味により、対象のＬＳＩピンすべてを考慮することができ、ピン同士を区別する必要がなくなる。
【図面の簡単な説明】
【００２４】
【図１】本発明の簡略図である。
【図２】電源雑音放出メカニズムの簡略図である。
【図３】電源・グランド面に入る前のトレース上のバイパスコンデンサの位置における電源ポートの簡略化した等価回路を示す図である。
【図４】ＰＣＢ雑音の測定位置の簡略図である。
【図５】理想的な雑音源モデルおよび電源インピーダンスを示す図である。
【図６】雑音源インピーダンスおよび電源インピーダンスを含む雑音源モデルを示す図である。
【図７】周波数ｆｎにおける入力インピーダンスの大きさの統計的分布を示す簡略図である。
【図８】等価ＬＳＩ雑音ポートの簡略図である。
【図９】雑音源等価ポートを示す図である。
【図１０】ＥＵＴを含む本発明の簡略図である。
【図１１】ブラインドビアを用いてＥＵＴをＰＲＢに接続する方法を示す簡略図である。
【図１２】基板を除去することによってＥＵＴをＰＲＢに接続する方法を示す簡略図である。
【図１３】同軸コネクタを備えたポートの簡略図である。
【図１４】ビアを備えたポートの簡略図である。
【図１５】同調器の簡略平面図である。
【図１６】三角形の同調器の簡略平面図である。
【図１７】同調器、モータ、および軸体の簡略断面図である。
【図１８】磁石、モータ、および軸体を備えた同調器の簡略図である。
【図１９】ＤＣブロックおよび増幅器を備えた測定システムの簡略図である。
【図２０】プローブおよび減衰器を備えた測定システムの簡略図である。
【図２１】ＬＳＩ等価ポートと測定ポートとの間のインピーダンス行列を示す図である。
【発明を実施するための形態】
【００２５】
以下のすべての図面において、相対寸法および形状は、文中で明示的に言及される場合を除いて、実際の比率および形状を表すものではない。図面は、単に明瞭にするための概略的表現である。例えば、１つのＰＣＢの外縁部の数は、図面では４つの縁部のみが存在するとしても、必ずしも４つでなくてもよい。
【００２６】
好ましい実施形態は、図１に示されるＰＲＢ  １０１であり、その縁部１０２は、異なる半径を有するとともに中心がねじれ直線上にある円弧である。好ましい実施形態はまた、１つまたは複数の同調器１０３と、１つまたは複数のポート１０４と、被試験装置のための１つの穴１０５とを備える。
【００２７】
図１の形状は設計が特に単純であり、波動カオス条件を確保する。波動カオス条件を作り出す他の形状が周知である。例えば、いくつかの可能な形状が非特許文献３に記載されている。凹状の縁部を有し、特定の対称性を有さない形状は、十分に高い周波数および十分に低い損失に対する波動カオス条件を発生させるのに適している。他の実施形態は、図１に示されるものとは異なる形状であるが、波動カオス条件を作り出すのに適した基板を備える。さらに他の実施形態では、波動カオス条件を作り出す必要はないが、例えば十分に低損失で大型の基板を用いて、かつ大型の同調器又は個別部品など、境界条件を十分に修正する方法を用いて、統計的に均一な環境が作り出される。
【００２８】
また、一部の欠陥は求められる測定精度内にある可能性があり、他の欠陥は基板の較正段階で適切な計算によって調節することができるため、波動カオス条件は近似的に検証されればよいものと言うべきである。同様に、統計的均一性が厳密に実現されないとき、基板の統計モデルを較正段階で得ることができる。
【００２９】
好ましい実施形態では、面は基板の縁部１０２で接続されず、標準的なＰＣＢと同様に、縁部での反射は近似的な開放条件によるものである。別の実施形態では、面は、対象の周波数における波長よりもはるかに短い距離で互いに離隔した複数のコンデンサを用いて、縁部１０２全体に沿って高周波で接続される。このようにして、共振のＱ値が増加される。
【００３０】
さらに別の実施形態では、プリント回路基板は矩形形状または他の任意の形状を有し、ＰＲＢの一部分のみに波動カオス条件を発生させるため、密接したコンデンサによって電源・グランド面の縁部が湾曲した共振二次元構造を得る。
【００３１】
図１に示される好ましい実施形態で測定を実施するため、ＥＵＴを穴１０５に挿入しなければならない。
【００３２】
ＥＵＴを含む本発明の概略図を図１０に示す。ＥＵＴ  １００１は、雑音源として作用するＬＳＩ、ならびにＬＳＩを起動させるのに必要な最小限の部品、トレース、およびビアを含むプリント回路基板である。本発明は電源面に焦点を当てているので、例えばケーブルを用いて、測定結果に大きな影響を与えることなく、ＬＳＩまたは基板を起動させるためにＥＵＴの上層および下層にアクセスすることができる。
【００３３】
雑音は、同調器１０３の１つの固定位置に対して測定される。各測定の後、同調器の少なくとも１つを３６０°以外の角度で回転させ、求められる精度にも応じた回数分プロセスを繰り返す。あるいは、残響室と同様に、同調器（この場合はスターラー）も測定の間回転させ続けることができる。
【００３４】
異なる実施形態では、ＰＲＢおよびＥＵＴは同じ基板であり、換言すれば、ＬＳＩはＰＲＢ上に直接搭載される。
【００３５】
好ましい実施形態の穴１０５の１つの利点は、ＰＲＢを低損失材料で作ることができるとともに、ＥＵＴを、通常は著しい損失を含む元来の材料で作ることができる点である。別の利点は、基板を異なるＥＵＴに対して使用できる点である。
【００３６】
好ましい実施形態のＥＵＴとＰＲＢとの間の接続の概略図を図１１に示す。ＥＵＴの電源雑音をプリント残響基板に伝達するため、連続した導電性媒体および誘電性媒体を提供しなければならない。ＥＵＴおよびＰＲＢの厚さは必ずしも同じでなくてもよい。好ましい実施形態では、ＰＲＢはＥＵＴと同じ厚さであり、ＥＵＴの対象の電源・グランド面よりも大きい。
【００３７】
ＥＵＴおよびＰＲＢの層の数は必ずしも同じでなくてもよい。ＰＲＢは、１つの面を含む少なくとも２つの層を有さなければならない。好ましい実施形態のＰＲＢの層の数は２層（１１０１および１１０２）であるが、これは最小の許容可能な数であるためである。他の実施形態では、金属層の数は３以上であり得るが、そのうち２層は、好ましい実施形態の第１層１１０１および第２層１１０２と同じ機能を有する面を含むべきである。図１１のＥＵＴは４層を有するが、より少数または多数の層を有することもできる。
【００３８】
導電性を連続させるには、ＥＵＴの対象電源面１１０３および１１０４は、例えば、ＥＵＴの周縁部全体に沿ったパッド１１０７およびブラインドビア１１０８を用いて（図１１）、または基板の一部分を除去し、周縁部全体に沿って層をパターニングすることによって（図１２）、第１層１１０５および最終層１１０６からアクセス可能であるべきである。ＥＵＴの電源面とＰＲＢの第１層および第２層との間の接続部１１０９は、例えば導電性テープを用いて、またはクランプを用いて実現することができる。対象の２層にアクセスするため、３層以上の層を備えたＰＲＢの実施形態に同様の技術を使用することができる。
【００３９】
誘電性を連続させるには、ＰＲＢ基板１１１０の比誘電率の実数部は、ＥＵＴ基板１１１１の比誘電率の実数部に可能な限り近いものであるべきであり、このようにして２つの基板間の境界面での反射が低減される。原則として、ＥＵＴと同じ材料を使用することができるが、ＰＲＢの共振が存在することが測定の成功には重要であるため、低損失材料が好ましい。ＰＲＢ導体の損失も可能な限り小さくするべきである。実際には、ＰＲＢ基板とＥＵＴ基板との間の境界面に小さなギャップ１１１２が現れる可能性が高い。このギャップは、可能な限り小さくするべきであり、または、ＰＲＢおよびＥＵＴと同様の比誘電率を有する流動性の誘電性低損失材料で充填するべきである。
【００４０】
好ましい実施形態では、１つまたは複数のポート１０４が存在する。ポートは、必ずしも正確に図１に示される位置になくてもよい。ポートは、図１３の好ましい実施形態の第１層１１０１および第２層１１０２などのＰＲＢ面へのアクセスを提供しなければならない。この実施形態では、同軸コネクタ１３０２の中心導体１３０１は、はんだ１３０３を用いて第２層に接続することによって使用される。電源面の短絡を回避することによって同軸コネクタを第１層に接続するため、非導電性ねじ（例えば、ボルト１３０５で固定されたプラスチックねじ１３０４）が使用される。反射を低減するため、ねじの比誘電率は基板１１１０の比誘電率に近いものであるべきである。別の方法として、またはねじに加えて、コネクタを第１層にもはんだ付けすることができる。
【００４１】
図１４の実施形態では、貫通ビア１４０１を用いて第２層（１１０２）へのアクセスが提供される。この図では、１１０１はＰＲＢの第１層を表し、１１１０はＰＲＢ基板を表す。両方の層へのアクセスが提供される限り、他のタイプの高周波ポートが可能である。
【００４２】
ポートを有さない異なる実施形態では、測定は、例えば近距離場電流プローブ、１オーム法、または類似の方法を用いて、ＬＳＩピン（もしくはトレース）で実施される。ＬＳＩ雑音モデルを改善するため、ＰＲＢポートおよびＬＳＩピンでの測定を組み合わせることもできる。
【００４３】
好ましい実施形態の同調器は、導電性パドル１５０１および軸体用の中心の穴１５０２を含む回転式のＰＣＢである。パドルの数および形状は固定されない。可能な２つの実施形態を図１５および１６に示しているが、それらの図において、パドルの数は３つでなければならないものではなく、より多数または少数であることもできる。
【００４４】
同調器の上部および下部の導電パターンは、対象周波数すべてで電気的に接続されなければならない。接続が貫通ビアを用いてなされる場合、ビア同士の離隔は対象の最小波長よりもはるかに小さくなければならない。あるいは、パドルは、例えば、ＰＲＢに設けられたアパーチャに挿入される導電材料のブロックを用いて実現することができる。誘電体の誘電率の連続性が保存されるべきであり、かつ低損失材料が使用されるべきであるので、同調器基板１５０３に対してＰＲＢと同じ材料を使用することができる。
【００４５】
好ましい実施形態では、パドルは、ステッピングモータと非導電材料（例えば、プラスチック）で作られた軸体とを用いて回転される。軸体は、同調器のＰＣＢに直接設けられた穴１５０２に挿入される。
【００４６】
異なる実施形態では、軸体は、非導電性（例えば、プラスチック）ねじと同調器のＰＣＢに挿入されるボルトとを用いて同調器に取り付けられる。軸体から同調器へとトルクを伝達する他の実施形態が可能である。いずれの場合も、同調器カバーに作成しなければならない穴の寸法を低減するため、軸体の直径を可能な限り小さく維持することが重要である。
【００４７】
図１７は、ステッピングモータ１７０１およびモータ軸体１７０２と併せて、１つの同調器の断面図を概略的に示す。各同調器は、同調器とともに回転しない、導電性上部カバー（１７０３）および下部カバー（１７０４）の２つで覆われなければならない。電源面に電流を流し続けるため、カバーは、接続支持体１７０５、例えば導電性テープ、遮蔽ガスケット、またははんだ材料を用いて、ＰＣＢの第１層（１１０１）および第２層（１１０２）に接続しなければならない。ＥＵＴの電源・グランド面の短絡を回避するため、絶縁材料１７０６（例えば、はんだレジスト）の薄層でパドル１５０１を覆うことが好ましい。
【００４８】
カバーと同調器との間には、実際の配置におけるある程度の不正確性も考慮して、同調器とカバーとの間の摩擦を低減するため、一部の実施形態ではギャップ１７０７を必要とする場合がある。このギャップは、パドルによる電磁波の反射を低減し、したがって同調器の効率も低減するので、可能な限り小さく保つべきである。同調器基板１５０３とＰＲＢ基板１１１０との間のギャップ１７０８に関しては、ＥＵＴとＰＲＢとの間のギャップと同じ観察が有効である。
【００４９】
図１８の異なる実施形態では、同調器は基板の外部にあり、基板に対して垂直に向いた磁界を発生させる十分に強力な磁石（１８０１）または電磁石を備える。図中の磁石はＰＲＢの片面のみにあるが、より強力でより均一な磁界を供給するため、両面にあることもできる。磁石は、ステッピングモータ１７０１およびモータ軸体１７０２を用いて回転させたときに異なる磁界分布を発生させるため、円形のものとは異なる断面形状を有する必要がある。例えば、長方形もしくは三角形の断面、または他の凸面もしくは凹面形状が可能である。
【００５０】
メカニズムの原理は、導体内部のローレンツ力のアナログを使用して、ＰＲＢ内部の高周波電源雑音電流の移動する電子を偏向するというものである。磁界が十分な偏差をもたらすのに十分な強さである限り、異なる磁界構成は異なる偏向パターンに、またしたがって異なる基板共振に対応する。この実施形態の主な利点は、導電性の第１層１１０１および第２層１１０２ならびに誘電体基板１１１０の完全な連続性が同調器位置でもたらされる点である。
【００５１】
異なる実施形態では、同調器は回転されないが、電磁石に入る電流を制御する電気回路を用いて異なる磁界分布が作り出される。
【００５２】
別の実施形態では、境界条件を、したがって電源インピーダンスを変化させるため、ＰＲＢのいくつかの位置で電源・グランド面間に可変コンデンサが付加される。コンデンサは電気的に制御され、同調器と併せて、または同調器の代わりに使用することができる。
【００５３】
異なる実施形態では、コンデンサは固定値を有し、平均基板インピーダンスを修正するために使用されるが、一方で境界条件は同調器によって変化する。これらの容量の効果は、基板の較正およびＬＳＩ雑音モデルの準備において考慮されるべきである。
【００５４】
本発明の一実施形態は、１つの測定機器１９０１と、１つまたは複数のモータドライバ１９０２（モータコントローラとも呼ばれる）と、それらを制御する１つのコンピュータ１９０３と、同調器１０３を回転させる１つまたは複数のモータ１７０１および軸体１７０２と、ＰＲＢ  １９０４と、ＥＵＴ  １００１と、１つまたは複数のケーブルシステムとを備える、図１９の測定システムである。
【００５５】
ＰＲＢの第１層および第２層はＥＵＴの電源・グランド面に接続されるので、一部の機器では、例えばＤＣブロック構成要素１９０５を用いて、信号のＤＣ成分を除去するのが望ましいか、またはそれが必要な場合がある。測定機器に応じて、ケーブル１９０７と直列して増幅器１９０６を使用するのが便利な場合があり、一方で他の状況では、少なくとも１つのＰＲＢポートに１つの受動または能動プローブ２００２を備える、異なる実施形態を示す図２０の減衰器２００１を挿入するのが望ましい。本特許では、ケーブルシステムとは、測定機器をＰＲＢポートまたはプローブに接続するケーブル１９０７を指すが、１つのＤＣブロック構成要素と、１つまたは複数の増幅器と、１つまたは複数の減衰器と、１つまたは複数のフィルタ、あるいはそれらの任意の組み合わせも備えてもよい。
【００５６】
測定機器１９０１は、時間ドメインまたは周波数ドメインどちらかの測定機器、例えばスペクトルアナライザもしくはデジタルオシロスコープ、あるいは同様の機能を備えた任意の単一ポートまたは多重ポート機器であることができる。機器は、高インピーダンス入力ポート、即ち５０オームポート、または異なるインピーダンスの入力ポートを有することができる。高インピーダンスポートには、ＰＲＢポートに負荷をかけないという利点がある。
【００５７】
異なる実施形態では、測定機器１９０１は雑音発生器に置き換えられ、本発明は、電源雑音に対する１つまたは複数のＬＳＩの無影響性を試験するのに使用される。この場合、ポートは、雑音として作用する何らかの信号を注入するのに使用され、ＬＳＩの機能性に対する影響を観察または測定することができる。
【００５８】
ＬＳＩモデルを抽出する１つの可能な方法が以下に開示される。本開示の目的は、本発明を使用してＬＳＩ雑音モデルを抽出する１つの可能な手法を提供することである。
【００５９】
方法は、非特許文献２で展開された理論に基づいており、特に、図２１に示されるような、ＬＳＩ等価ポート２１０２とＰＲＢの測定ポート２１０３との間の２ポートネットワーク２１０１のインピーダンス行列Zを、仮想無限基板において同距離にあるポート間のインピーダンス行列Zrad（要素Ｚ１１ｒａｄ、Ｚ１２ｒａｄ、Ｚ２１ｒａｄ、Ｚ２２ｒａｄを有する）に関して、かつ特定の基板を特徴付けるランダム行列であるいわゆる「普遍的なインピーダンス行列」zに関して記述する、式１に基づいている。ＬＳＩ等価ポート２１０２については、本発明の概要の項で図９を用いて記載している。統計的に均一な条件が厳密でない意味で検証されたとき、式１は厳密に統計的に均一なポートのみに有効である。
【００６０】
（数１）
Z= jIm[Zrad] + (Re[Zrad])1/2z(Re[Zrad])1/2                    （式１）
【００６１】
方法は、シーケンス１および２という次の２つのステップシーケンスに分割される。
１．これは、ある特定のＰＲＢ設計を特徴付ける予備作業であり、特定のＥＵＴに対する測定毎に繰り返す必要はない。ＰＲＢのある種の較正と考えることができる。測定結果、シミュレーション結果、理論上の結果、またはそれらの組み合わせに基づいて行うことができる。基本ステップは次のように説明することができる。
Ａ）普遍的なキャビティインピーダンス行列zに基づいて、受動基板（ＥＵＴなし、穴なし）を特徴付ける。
Ｂ）仮想無限基板（Ｚ２２ｒａｄ、Ｚ２１ｒａｄ）について、測定ポートインピーダンス、およびＬＳＩ位置と測定ポート位置との間の伝達インピーダンスを決定する。
Ｃ）厳密でない意味で統計的に均一である場合、スターラーを有するかつ／または有さない有限ＰＲＢのインピーダンス行列の決定も求められることがある。
２．このシーケンスは、ＬＳＩモデルを抽出するため、特定のＥＵＴそれぞれに対して行わなければならない。基本ステップは次のように説明することができる。
Ａ）仮想無限基板（Ｚ１１ｒａｄ）の雑音源（Ｉｇ）、雑音源インピーダンス（Ｚｇ）、およびポートインピーダンスの開始値を選択する。
Ｂ）式１を使用して、かつ最終的に、厳密でない意味で統計的に均一である場合は有限ＰＲＢのインピーダンス行列も使用して、測定ポートにおける電圧の予期される確率密度関数を計算する。
Ｃ）確率密度関数を測定データの分布と比較する。精度が十分でない場合、雑音源、雑音源インピーダンス、およびポートインピーダンスの値を修正し、十分な精度が得られるまでステップ（Ｂ）および（Ｃ）を繰り返す。
【符号の説明】
【００６２】
１０１  ＰＲＢ（プリント残響基板）
１０２  縁部
１０３  同調器
１０４  ポート
１０５  被試験装置のための穴
１００１  ＥＵＴ（被試験装置）
１１０１  ＰＲＢ層１
１１０２  ＰＲＢ層２
１１０３  ＥＵＴ層２
１１０４  ＥＵＴ層３
１１０５  ＥＵＴ層１
１１０６  ＥＵＴ層４
１１０７  縁部パッド
１１０８  ブラインドビア
１１０９  接続部
１１１０  ＰＲＢ基板
１１１１  ＥＵＴ基板
１１１２  ギャップ
１３０１  中心導体
１３０２  同軸コネクタ
１３０３  はんだ
１３０４  プラスチックねじ
１３０５  ボルト
１４０１  ビア
１５０１  パドル
１５０２  軸体穴
１５０３  同調器基板
１７０１  ステッピングモータ
１７０２  軸体
１７０３  上部カバー
１７０４  下部カバー
１７０５  接続支持体
１７０６  絶縁層
１７０７  ギャップ１
１７０８  ギャップ２
１８０１  磁石
１９０１  測定機器
１９０２  モータドライバ
１９０３  コンピュータ
１９０４  ＰＲＢ
１９０５  ＤＣブロック
１９０６  増幅器
１９０７  ケーブル
２００１  減衰器
２００２  プローブ
２１０１  ２ポートネットワーク
２１０２  ＬＳＩ等価ポート
２１０３  ＬＳＩ測定ポート
【図１】
2013160741.tif 000003
【図２】
2013160741.tif 000004
【図３】
2013160741.tif 000005
【図４】
2013160741.tif 000006
【図５】
2013160741.tif 000007
【図６】
2013160741.tif 000008
【図７】
2013160741.tif 000009
【図８】
2013160741.tif 000010
【図９】
2013160741.tif 000011
【図１０】
2013160741.tif 000012
【図１１】
2013160741.tif 000013
【図１２】
2013160741.tif 000014
【図１３】
2013160741.tif 000015
【図１４】
2013160741.tif 000016
【図１５】
2013160741.tif 000017
【図１６】
2013160741.tif 000018
【図１７】
2013160741.tif 000019
【図１８】
2013160741.tif 000020
【図１９】
2013160741.tif 000021
【図２０】
2013160741.tif 000022
【図２１】
2013160741.tif 000023
【外国語明細書】
2013160741000001.pdf