(57)【要約】【課題】各スイッチ素子のオン、オフに伴う急激な電流変化を抑制することが可能な電力変換装置を提供する。【解決手段】一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように、各スイッチ素子の断接動作のタイミングを制御する。更に、スイッチ素子に駆動指令が供給されてから実際に断接動作するまでに要する遅れ時間を求め、この遅れ時間に基づいて、各スイッチ素子の断接動作が一致するように、遅れ時間を制御する。従って、急激な電流変化を抑制し、電圧の跳ね上がりを確実に低減することが可能となる。【選択図】      図１
2013055801.tif 000002
【特許請求の範囲】
【請求項１】
共通母線に接続された複数相のスイッチ素子と、
前記各スイッチ素子を制御する制御手段と、を有し、
前記制御手段は、
前記複数相のスイッチ素子のうち、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように断接制御するための、各スイッチ素子の駆動指令信号を生成する駆動指令生成手段と、
前記一のスイッチ素子が断接に要する時間と、前記他のスイッチ素子が断接に要する時間の時間差を求め、この時間差に基づいて、前記各スイッチ素子の断接タイミングが一致するように、前記各スイッチ素子に出力する駆動指令信号の出力タイミングを補正する遅れ補正手段と、を含むことを特徴とする電力変換装置。
【請求項２】
前記遅れ補正手段は、
前記一のスイッチ素子、及び前記他のスイッチ素子が接続される回路の状態と、前記断接に要する時間との対応を示す対応マップを有し、前記回路の状態に基づき、前記対応マップを参照して前記時間差を求めることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記回路の状態は、前記各スイッチ素子の断接動作時に流れる電流値、及び各スイッチ素子の周囲温度であり、
前記各スイッチ素子に流れる電流を測定する電流測定手段と、前記周囲温度を測定する温度測定手段を更に備え、
前記遅れ補正手段は、前記電流測定手段にて測定される電流、及び前記温度測定手段にて測定される周囲温度に基づき、前記対応マップを参照して前記時間差を求めることを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記遅れ補正手段は、
ある制御周期における前記一のスイッチ素子が断接に要する時間、及び前記他のスイッチ素子が断接に要する時間を測定し、これらの差分を前記時間差とすることを特徴とする請求項１に記載の電力変換装置。
【請求項５】
前記各スイッチ素子に生じる電圧を測定する電圧測定手段を更に備え、前記遅れ補正手段は、前記指令信号を駆動指令信号を送信してから電圧変動が生じるまでの時間を前記断接に要する時間として測定することを特徴とする請求項４に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を交流電力に変換する電力変換装置に係り、特に急激な電流変動を抑制してスイッチ素子に高いサージ電圧が加わることを防止する技術に関する。
【背景技術】
【０００２】
車両に搭載されるモータを駆動するための電力を供給する電力変換装置では、複数のスイッチ素子をオン、オフ制御するので、直流電源を接続する共通母線に急激な電流変化が発生し、寄生インダクタンス（Ｌ）による高いサージ電圧（Ｌ＊ｄｉ／ｄｔ）が発生してしまう。この電流変化を抑制するために、例えば、特許文献１（国際公開ＷＯ２００５／０８１３８９号公報）には、複数の相（例えば、Ｕ相、Ｖ相、Ｗ相）のスイッチ素子の駆動タイミングを変化させて、各スイッチ素子が同時にオンとなることを防止し、急激な電流変化を抑制することが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開ＷＯ２００５／０８１３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した特許文献１では、電流の向きが同一で、且つ同時にオンとなる場合の電流変化率（ｄｉ／ｄｔ）の増加を抑制することができるものの、スイッチ素子が単独でオン、或いはオフとなった際に生じる急激な電流変化を抑制することができないという欠点がある。
【０００５】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、各スイッチ素子のオン、オフに伴う急激な電流変化を抑制することが可能な電力変換装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、共通母線に接続された複数相のスイッチ素子と、前記各スイッチ素子を制御する制御手段と、を有し、前記制御手段は、前記複数相のスイッチ素子のうち、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように断接制御するための、各スイッチ素子の駆動指令信号を生成する駆動指令生成手段と、前記一のスイッチ素子が断接に要する時間と、前記他のスイッチ素子が断接に要する時間の時間差を求め、この時間差に基づいて、前記各スイッチ素子の断接タイミングが一致するように、前記各スイッチ素子に出力する駆動指令信号の出力タイミングを補正する遅れ補正手段と、を含むことを特徴とする。
【発明の効果】
【０００７】
本発明に係る電力変換装置では、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように、各スイッチ素子の駆動指令信号を出力し、更に、遅れ補正手段により各スイッチ素子に駆動指令信号を出力するタイミングを補正するので、各スイッチ素子に流れる電流を同期させることができ、共通母線の電流変化を確実に抑制することが可能となる。その結果、回路に生じる電圧の跳ね上がりを確実に防止することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明に係る電力変換装置の構成を示す回路図である。
【図２】本発明に係る電力変換装置を含むモータ制御装置の構成を示すブロック図である。
【図３】本発明に係る電力変換装置で生成される駆動パルス及び該駆動パルスをシフトしたパルスを示すタイミングチャートである。
【図４】本発明に係る電力変換装置で生成されるＵ相、Ｖ相、Ｗ相の各相電流の変化を示すタイミングチャートである。
【図５】通常の電力変換装置で、Ｖ相のスイッチ素子がオンからオフに転じる直前の電流を示す説明図である。
【図６】通常の電力変換装置で、Ｖ相のスイッチ素子がオンからオフに転じる直後の電流を示す説明図である。
【図７】通常の電力変換装置で、Ｖ相のスイッチ素子がオンからオフに転じたときに生じる電流変化を示す説明図である。
【図８】通常の電力変換装置で、Ｖ相のスイッチ素子がオンからオフに転じたときにコンデンサに流れる電流の変化を示す特性図である。
【図９】通常の電力変換装置で、Ｕ相のスイッチ素子がオンからオフに転じたときにコンデンサに流れる電流の向き及び大きさを示す特性図である。
【図１０】通常の電力変換装置で、Ｕ相のスイッチ素子がオフからオンに転じたときにコンデンサに流れる電流の向き及び大きさを示す特性図である。
【図１１】本発明に係る電力変換装置において、キャリア信号と電圧指令値との関係から駆動パルスを生成する際の説明図である。
【図１２】本発明に係る電力変換装置において、キャリア信号と電圧指令値に基づいて生成された駆動パルスをシフトする際の説明図である。
【図１３】駆動パルスをシフトした場合とシフトしない場合の、コンデンサに流れる電流の変化を示す説明図である。
【図１４】スイッチ素子に駆動指令を出力したときの、スイッチ素子に流れる電流、及びスイッチ素子に生じる電圧の変化を示す特性図である。
【図１５】本発明の第１実施形態に係る遅れ補正部の詳細な構成を示すブロック図である。
【図１６】Ｕ相上アームのスイッチ素子をオフとするタイミングと、Ｖ相下アームのスイッチ素子をオンとするタイミングを示す説明図である。
【図１７】スイッチ素子のターンオン時の、電流、周囲温度に対する遅れ時間の変化を示す特性図である。
【図１８】スイッチ素子のターンオフ時の、電流、周囲温度に対する遅れ時間の変化を示す特性図である。
【図１９】本発明の第２実施形態に係る遅れ補正部の詳細な構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面を参照して説明する。
【００１０】
［第１実施形態の説明］
図１は、本発明の実施形態に係る電力変換装置１００及び該電力変換装置１００より電力が供給されて駆動するモータ１３の構成を示す回路図である。なお、本実施形態では、電力変換装置１００は、直流を３相交流へ変換する例について示しているが、変換する交流は３相に限定されず４相以上の多相交流であっても良い。
【００１１】
図１に示すように、電力変換装置１００は、インバータ装置１１及びモータ制御装置（制御手段）１４を備えている。
【００１２】
インバータ装置１１は、直流電圧Ｅｄを供給する直流電源１２と、該直流電源１２に接続されるコンデンサＣ１を備え、更に、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いたスイッチ素子Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６と、各スイッチ素子Ｓ１〜Ｓ６に対して逆並列に接続されたダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６を備えている。そして、互いに直列接続されたスイッチ素子の対、即ちＳ１とＳ２，Ｓ３とＳ４，Ｓ５とＳ６は、それぞれインバータ装置１１の各相の上アームと下アームとを構成している。なお、スイッチ素子はＩＧＢＴに限定されるものではない。
【００１３】
スイッチ素子Ｓ１のエミッタとスイッチ素子Ｓ２のコレクタが接続され、この接続点が３相交流Ｕ相の出力点となり、モータ１３のＵ相に接続されている。同様に、スイッチ素子Ｓ３のエミッタとスイッチ素子Ｓ４のコレクタが接続され、この接続点が３相交流Ｖ相の出力点となり、モータ１３のＶ相に接続されている。同様に、スイッチ素子Ｓ５のエミッタとスイッチ素子Ｓ６のコレクタが接続され、この接続点が３相交流Ｗ相の出力点となり、モータ１３のＷ相が接続されている。
【００１４】
スイッチ素子Ｓ１，Ｓ３，Ｓ５の各コレクタは、共通母線を経由して直流電源１２の正極に接続され、スイッチ素子Ｓ２，Ｓ４，Ｓ６の各エミッタは、共通母線を経由して直流電源１２の負極に接続されている。スイッチ素子Ｓ１〜Ｓ６の各ゲートは、モータ制御装置１４が出力する制御信号により駆動される。
【００１５】
モータ制御装置１４は、電流センサ（図２の符号１９）が検出するモータ１３へ流れる各相の負荷電流Ｉｕ，Ｉｖ，Ｉｗと、回転数センサ（図２の符号１８）が検出するモータ１３の回転位置と、図示省略の上位装置から与えられるトルク指令値に基づいて、各スイッチ素子Ｓ１〜Ｓ６をＰＭＷ制御する制御信号を生成して、各スイッチ素子Ｓ１〜Ｓ６のゲートへ出力する。
【００１６】
特に限定されないが本実施形態では、モータ制御装置１４は、演算処理装置ＣＰＵと、プログラムＲＯＭと、作業用ＲＡＭと、入出力インタフェースとを備えたマイクロプロセッサで構成されている。そして、モータ制御装置１４の制御機能は、ＲＯＭに格納されたプログラムをＣＰＵが実行することにより実現されている。
【００１７】
次に、図１に示したインバータ装置１１を制御するモータ制御装置（制御手段）１４の詳細な構成を図２に示すブロック図を参照して説明する。図２に示すように、モータ制御装置１４は、例えば車両駆動用のモータ１３を制御するものであり、トルク制御部２１と、電流制御部２２と、駆動指令生成部（駆動指令生成手段）３１と、遅れ補正部（遅れ補正手段）２６と、を備えている。更に、駆動指令生成部３１は、電圧指令演算部２３と、パルス幅演算部２４、及びタイミング制御部２５を備えている。そして、インバータ装置１１に設けられる各スイッチ素子Ｓ１〜Ｓ６の駆動信号を後述する手法で生成してタイミング制御部２５より出力し、更にこの駆動信号の出力タイミングを遅れ補正部２６にて補正して、各スイッチ素子Ｓ１〜Ｓ６のゲートに出力することにより、インバータ装置１１を駆動する。また、モータ１３に流れる電流を検出する電流センサ１９を備えている。
【００１８】
トルク制御部２１は、外部より与えられるトルク指令値Ｔと、モータ１３の回転数を検出する回転数センサ１８で検出されるモータ回転数ωとに基づいて、モータ１３のｄ軸及びｑ軸電流指令値ｉｄ，ｉｑをそれぞれ演算する。
【００１９】
電流制御部２２は、ｄ軸及びｑ軸電流指令値ｉｄ，ｉｑと、ｄ軸及びｑ軸電流値Ｉｄ，Ｉｑとに基づいて、指令値と実値とを一致させるためのｄ軸及びｑ軸電圧指令値ｖｄ，ｖｑをそれぞれ演算する。ここで、ｄ軸及びｑ軸電流値Ｉｄ，Ｉｑは、モータ１３の各相（Ｕ相、Ｖ相、Ｗ相）の電流ｉｕ，ｉｖ，ｉｗを電流センサ１９にて検出した上で、電圧指令演算部２３にてｄ軸及びｑ軸電流値Ｉｄ，Ｉｑに変換することにより演算される。なお、モータ１３の各相の電流の和はゼロとなるため、少なくとも２相の電流ｉｕ，ｉｖを検出することにより、モータ１３の３相の電流ｉｕ，ｉｖ，ｉｗを取得することができる。
【００２０】
駆動指令生成部３１の電圧指令演算部２３は、ｄ軸及びｑ軸電圧指令値ｖｄ，ｖｑを３相の出力電圧指令値ｖｕ，ｖｖ，ｖｗに変換する。
【００２１】
パルス幅演算部２４は、電圧指令演算部２３より出力されたＵ相、Ｖ相、Ｗ相の各電圧指令値ｖｕ，ｖｖ，ｖｗに対応するインバータ装置１１の駆動パルスＤup，Ｄun，Ｄvp，Ｄvn，Ｄwp，Ｄwnを生成して、タイミング制御部２５に出力する。なお、電圧指令値に限らず、電流指令値を用いることも可能である。
【００２２】
タイミング制御部２５は、インバータ装置１１に設けられた各スイッチ素子Ｓ１〜Ｓ６をオン、オフするタイミングを、後述する手法により変更した駆動パルスＴup，Ｔun，Ｔvp，Ｔvn，Ｔwp，Ｔwnを生成し、遅れ補正部２６に出力する。なお、Ｔup，Ｔunは、Ｕ相の上段、下段のスイッチ素子Ｓ１，Ｓ２に供給する駆動パルスを示し、Ｔvp，Ｔvnは、Ｖ相の上段、下段のスイッチ素子Ｓ３，Ｓ４に供給する駆動パルスを示し、Ｔwp，Ｔwnは、Ｗ相の上段、下段のスイッチ素子Ｓ５，Ｓ６に供給する駆動パルスを示している。
【００２３】
遅れ補正部２６は、タイミング制御部２５より出力される各スイッチ素子に対する駆動パルスの出力タイミングと、実際に各スイッチ素子が接続或いは遮断するタイミングとの間の遅れ時間を算出し、この遅れ時間に基づいてタイミング制御部２５より出力される各駆動パルスの出力タイミングを補正する。
【００２４】
次に、図２に示したパルス幅演算部２４により、３相の電圧指令値ｖｕ，ｖｖ，ｖｗから各スイッチ素子Ｓ１〜Ｓ６に出力する駆動パルスＤup，Ｄun，Ｄvp，Ｄvn，Ｄwp，Ｄwnを生成する手順について、図３に示すタイミングチャートを参照して説明する。なお、図３では、説明を簡素化するために２相の電圧指令値ｖｕ，ｖｖから、上側アームの駆動パルスＤup（スイッチ素子Ｓ１に供給する駆動パルス），Ｄvp（スイッチ素子Ｓ３に供給する駆動パルス）を生成する場合についてのみ記載している。
【００２５】
パルス幅演算部２４では、図３（ａ）に示す三角波のキャリア信号ｓ１が供給されると、このキャリア信号ｓ１と各電圧指令値ｖｕ，ｖｖとを比較し、上側アームについては電圧指令値がキャリア信号ｓ１よりも大きい時間帯がオン、小さい時間帯がオフとなる駆動パルスとし、下側アームについては、電圧指令値がキャリア信号ｓ１よりも小さい時間帯がオン、大きい時間帯がオフとなる駆動パルスを生成する。更に、オフからオンに切り替わる時刻を遅らせることによりデッドタイムを設ける。このデッドタイムを設けることにより、上下アームの短絡を防止できる。
【００２６】
従って、Ｕ相の上側アームの電圧指令値ｖｕは、時刻ｔ１でキャリア信号ｓ１を上回るので、図３（ｂ）に示すように、駆動パルスＤupは、この時刻ｔ１よりもΔｔだけ遅れた時刻ｔ２にてオンとなり、時刻ｔ３で電圧指令値ｖｕがキャリア信号ｓ１を下回るので、駆動パルスＤupはこの時刻ｔ３でオフとなる。即ち、図３（ｂ）に示す如くの駆動パルスＤupが生成される。
【００２７】
同様に、Ｖ相の上側アームの電圧指令値ｖｖは、時刻ｔ４でキャリア信号ｓ１を上回るので、図３（ｃ）に示すように、駆動パルスＤvpは、この時刻ｔ４よりもΔｔだけ遅れた時刻ｔ５にてオンとなり、時刻ｔ６で電圧指令値ｖｖがキャリア信号ｓ１を下回るので、駆動パルスＤvpはこの時刻ｔ６でオフとなる。即ち、図３（ｃ）に示す如くの駆動パルスＤvpが生成される。なお、Ｗ相の電圧指令値ｖｗについても同様であり、図３では省略している。
【００２８】
次に、図２に示したタイミング制御部２５にて、各駆動パルスＤup，Ｄun，Ｄvp，Ｄvn，Ｄwp，Ｄwnの位相をシフトして、駆動パルスＴup，Ｔun，Ｔvp，Ｔvn，Ｔwp，Ｔwnを生成する第１の手順について説明する。なお、ここでは、Ｖ相の上側アーム（スイッチ素子Ｓ３）の駆動パルスＤvpのタイミングを変更して、駆動パルスＴvpを生成する例について説明する。即ち、図３（ｃ）に示した駆動パルスＤvpの位相をシフトして、図３（ｄ）に示す如くの駆動パルスＴvpを生成する。
【００２９】
この駆動パルスの変更手順について説明すると、まず時刻ｔ４で電圧指令値ｖｖがキャリア信号ｓ１を上回った際に、Δｔ経過後の時刻ｔ５にて駆動パルスＴvpをオンとせずに、電圧指令値ｖｖがキャリア信号ｓ１を下回るまでの時間、即ち、時刻ｔ５〜ｔ６間の時間（デューティ幅）を求め、このデューティ幅を記録する。そして、駆動パルスＤupがオフとなる時刻ｔ３にて、駆動パルスＴvpをオンとさせ、上記のデューティ幅だけオン状態を継続させた後オフとする。その結果、駆動パルスＴvpは、図３（ｄ）に示す駆動パルスに変更されることになる。ここで、駆動パルスＤupの立ち下がり時刻（オフとなるタイミング）と、駆動パルスＴvpの立ち上がり時刻（オンとなるタイミング）を一致させる理由は、双方の電流（向きが異なる電流）が互いに相殺されて、図１に示したコンデンサＣ１に流れる電流を低減することである。この詳細については後述する。
【００３０】
また、実際には駆動パルスＤupのオフ指令が出力されてから、実際にスイッチ素子Ｓ１がオフ（遮断）とされるまでに遅れ時間が生じる。同様に、駆動パルスＴvpのオン指令が出力されてから、実際にスイッチ素子Ｓ３がオン（接続）となるまでに遅れ時間が生じる。
【００３１】
以下、これを図１４に示す特性図を参照して説明する。図１４は、タイミング制御部２５より出力される駆動パルス（Ｓ２１）が停止した後の、スイッチ素子のコレクタ電流Ｉｃ（Ｓ２２）、エミッタ・ゲート間電圧Ｖge（Ｓ２３）、及びエミッタ・コレクタ間電圧Ｖce（Ｓ２４）の変化を示す特性図である。そして、図１４から理解されるように、駆動パルスが停止してから、電圧Ｖce間の電圧が上昇するまで（即ち、スイッチ素子が遮断するまで）に２［μsec］程度の時間を遅れ時間が生じていることが理解される。
【００３２】
また、通常はオン時の遅れ時間の方が、オフ時の遅れ時間よりも長い。従って、駆動パルスＤupのオフ指令（図３（ｂ）参照）と、駆動パルスＴvp（図３（ｄ）参照）のオン指令の出力タイミングを合わせた場合でも、実際にスイッチ素子Ｓ１がオフとされるタイミングとスイッチ素子Ｓ３がオンされるタイミングに時間差が生じ、コンデンサＣ１に流れる電流を効果的に低減することができない場合が生じる。そこで、本実施形態では、遅れ補正部２６にて後述する手法により、スイッチ素子の断接のタイミングが一致するように駆動パルスの出力タイミングを補正する。
【００３３】
次に、図２に示したタイミング制御部２５にて、各駆動パルスＤup，Ｄun，Ｄvp，Ｄvn，Ｄwp，Ｄwnの位相をシフトして、駆動パルスＴup，Ｔun，Ｔvp，Ｔvn，Ｔwp，Ｔwnを生成する第２の手順について説明する。ここでは、図３（ｃ）に示した駆動パルスＤvpを分割し、且つ位相をシフトして、図３（ｅ）の符号ｓ２，ｓ３に示す２つの駆動パルスに変更する。
【００３４】
この駆動パルスの変更手順について説明すると、まず時刻ｔ４で電圧指令値ｖｖがキャリア信号ｓ１を上回り、Δｔ後の時刻ｔ５にて駆動パルスＴvpをオンとし、その後、キャリア信号ｓ１が最下点に達する時刻ｔ８で駆動パルスＴvpをオフとする。その結果、図３（ｅ）の符号ｓ２に示す駆動パルスが生成される。また、電圧信号ｖｖがキャリア信号ｓ１を上回ってから該キャリア信号ｓ１を下回るまでの時間、即ち、図３（ｃ）に示す時刻ｔ５〜ｔ６間の時間（デューティ幅）を求め、このデューティ幅を記録する。そして、駆動パルスＤupがオフとなる時刻ｔ３にて、駆動パルスＴvpを再度オンとさせ、上記のデューティ幅から、時刻ｔ５〜ｔ８間の時間（駆動パルスｓ２）を減算した時間だけオン状態を継続させた後、駆動パルスＴvpをオフとする。なお、ｔ８〜ｔ６間の時間（デューティ幅）を記録し、そのデューティを用いて、時刻ｔ３からのオン時間を定めることも可能である。その結果、駆動パルスＴvpは、図３（ｅ）に示す２つの駆動パルスｓ２，ｓ３に変更されることになる。この場合、２つの駆動パルスｓ２，ｓ３の合計のパルス幅は、図３（ｃ）に示す時刻ｔ５〜ｔ６の駆動パルス幅と同一となっている。
【００３５】
第２の手順では、前述した第１の手順と対比して、キャリア信号ｓ１の境界（時刻ｔ８）を跨ぐ駆動パルスを発生させないので（図３（ｄ）に示すＴvpではｔ５〜ｔ６の駆動パルスが時刻ｔ８を跨いでいる）、キャリア信号との同期特性が悪化しないという利点がある。
【００３６】
なお、図３ではＵ相とＶ相で駆動パルスのタイミングを合わせる例について説明したが、他の２相間でも同様に、駆動パルスのタイミングを合わせることができる。また、３相で駆動パルスを合わせる場合については、２相間でのタイミング合わせと同様の思想を適用することができ、例えば、Ｕ相の駆動パルスの立ち下がりに、Ｖ相、及びＷ相の駆動パルスの立ち上がりを合わせれば良い。
【００３７】
次に、図３（ｄ）、（ｅ）に示したように一の駆動パルスの立ち上がりと、他の駆動パルスの立ち下がりを一致させる目的について説明する。
【００３８】
図４（ａ）〜（ｃ）は、それぞれＵ相、Ｖ相、Ｗ相の各相に設けられる各スイッチ素子Ｓ１〜Ｓ６のオン、オフ動作を示すタイミングチャートである。図中の白抜き部分は、上側のスイッチ素子Ｓ１，Ｓ３，Ｓ５がオンとなるタイミングを示し、斜線部分は、下側のスイッチ素子Ｓ２，Ｓ４，Ｓ６がオンとなるタイミングを示している。そして、各相の波形はそれぞれ１２０度位相がずれた正弦波形となっている。
【００３９】
そして、図４（ｂ）中の符号ｑ１に示すタイミング（Ｖ相上側のスイッチ素子Ｓ３がオフとなる直前のタイミング）には、図５に示すように各相に電流が流れる。即ち、Ｖ相上側のスイッチ素子Ｓ３には＋３５０Ａの電流Ｉ１が流れ、Ｕ相下側のスイッチ素子Ｓ２には＋２００Ａの電流Ｉ２が流れ、更にＷ相上側のダイオードＤ５には−１５０Ａの電流Ｉ３が流れている。なお、電流の向きは各スイッチ素子Ｓ１〜Ｓ６の順方向をプラスとし、逆方向をマイナスとしている。
【００４０】
その後、Ｖ相上側のスイッチ素子Ｓ３がオンからオフに転じると、フリーホイーリングモードとなり、図６に示すようにＶ相下側のダイオードＤ４がオンとなって、モータ１３側（図中右方向）への電流Ｉ１が流れ続ける。この時、Ｖ相上側のスイッチ素子Ｓ３がオンからオフに転じる瞬間の電流変化は、図７に示す如くとなる。
【００４１】
即ち、図７に示すように、Ｖ相上側のスイッチ素子Ｓ３がオンからオフに転じた際には、Ｖ相上側のスイッチ素子Ｓ３、Ｖ相下側のダイオードＤ４、コンデンサＣ１の各々において、同じ電流変化量（−３５０Ａ相当）が生じている。また、スイッチ素子Ｓ３がオンからオフに転じる瞬間において、Ｕ相の上下アームブリッジ、及びＷ相の上下アームブリッジについてはスイッチ動作の変化はなく（電流は変化せず）、Ｖ相のスイッチ動作に起因して急激な電流変化が図６中の矢印Ｙ１に示す回路ループに生じる。
【００４２】
図８は、スイッチ素子Ｓ３がオンからオフに転じる瞬間の、コンデンサＣ１に流れる電流の変化を示すタイミングチャートであり、時刻ｔ１０において＋２００Ａから−１５０Ａに変動している。その結果、この電流経路における寄生インダクタンスＬに起因する大きなサージ電圧（Ｌ×ｄi／ｄｔ）が発生してしまう。
【００４３】
本実施形態では、各相のスイッチ素子Ｓ１〜Ｓ６の駆動タイミングを変更して、コンデンサＣ１に流れ込む急激な電流変化を低減することにより、寄生インダクタンスＬに起因するサージ電圧を抑制する。つまり、図３で説明したように、ある相の駆動パルスの立ち上がりと、他の相の駆動パルスの立ち下がりを同期させることにより、コンデンサＣ１に流れる電流の急激な変化を低減させてサージ電圧を抑制する。
【００４４】
更に、前述したように、遅れ補正部２６により、駆動パルスの出力タイミングを補正することにより、スイッチ素子が実際にオンとなるタイミング、及びオフとなるタイミングが一致するように制御する。即ち、一のスイッチ素子の断接動作と、他のスイッチ素子の断接動作を同期させることにより、電流変化を抑制し、電圧の跳ね上がりの発生を抑制する。
【００４５】
次に、電流変化が逆向きとなるスイッチ素子の動作を同期させて、電流変化を打ち消す処理について説明する。
【００４６】
図９（ａ）、（ｂ）、図１０（ａ）、（ｂ）は、Ｕ相の各スイッチ素子Ｓ１，Ｓ２の動作例を示す説明図であり、いずれもインバータ装置１１に設けられるＵ相のスイッチ素子Ｓ１，Ｓ２の部分を抜き出した回路である。上アームと下アームの中点は、モータ１３のＵ相入力端子に接続されている。図中右方向への矢印は、モータ１３に向かって電流が流れることを意味し（プラス電流とする）、左方向への矢印は、モータ１３から電流が流れてくることを意味する（マイナス電流とする）。
【００４７】
図９（ａ）には、Ｕ相においてモータ１３にプラス電流が流れていて、上側のスイッチ素子Ｓ１がオンからオフに転じた瞬間の電流変化を示している。この時、ＤＣ高電位側（図１に示す直流電源１２のプラス側）からモータ１３側に電流が流れている状態から、スイッチ素子Ｓ１がオフとなって電流が遮断され、ＤＣ低電位側からのフリーホイーリングモードとなり、モータ１３側に電流が流れる。これは、この瞬間において、矢印Ｙ２に示す電流変化が起きたことと等価である。
【００４８】
また、図９（ｂ）には、Ｕ相においてモータ１３にマイナス電流が流れていて、下側のスイッチ素子Ｓ２がオンからオフに転じた瞬間の電流変化を示している。この場合も図９（ａ）と同様に、スイッチ素子Ｓ２がオンからオフに転じた際に、矢印Ｙ３に示す電流変化が起こる。即ち、図９（ａ）、（ｂ）の場合には、反時計回りの方向（矢印Ｙ２，Ｙ３）の電流変化が発生することが判る。これは、Ｕ相、Ｖ相、Ｗ相の各相で発生する。
【００４９】
一方、図１０（ａ）は、Ｕ相上側のスイッチ素子Ｓ１がオフで、下側のダイオードＤ２からモータ１３側に電流が流れている状態から、スイッチ素子Ｓ１がオンに転じる瞬間の電流変化を示しており、矢印Ｙ４の方向に電流変化が発生する。また、図１０（ｂ）は、Ｕ相下側のスイッチ素子Ｓ２がオフの状態から、スイッチ素子Ｓ２がオンに転じる瞬間の電流変化を示しており、矢印Ｙ５の方向に電流変化が発生する。即ち、図１０（ａ）、（ｂ）の場合には、時計回り方向（矢印Ｙ４，Ｙ５）の電流変化が発生することが判る。これは、Ｕ相、Ｖ相、Ｗ相の各相で発生する。
【００５０】
従って、図９（ａ）、（ｂ）のいずれかと、図１０（ａ）、（ｂ）のいずれかのタイミングを合わせることで、矢印Ｙ２〜Ｙ５に示す電流を打ち消すか、或いは低減できることが理解される。
【００５１】
以下、各スイッチ素子Ｓ１〜Ｓ６に出力する駆動パルスを生成する手順について説明する。まず、従来より採用されている通常動作について説明する。図１１は、所定のキャリア周波数（例えば、１［ＫＨｚ］）を有するキャリア信号と、Ｕ相、Ｖ相、Ｗ相の各相の電圧指令値により、各相のＰＷＭ制御用の駆動信号のパルス幅を決定する手順を示す説明図である。図１１では、本発明のタイミング変更処理を採用していない場合を示している。そして、この処理によりＵ相、Ｖ相、Ｗ相の上側のスイッチ素子Ｓ１，Ｓ３，Ｓ５に出力するパルス信号のパルス幅が決定する。なお、下側のスイッチ素子Ｓ２，Ｓ４，Ｓ６は、上側の各スイッチ素子Ｓ１，Ｓ３，Ｓ５と反対に動作する。例えば、Ｓ１がオンのときには、Ｓ２はオフ、Ｓ２がオンのときにはＳ１はオフである。
【００５２】
図１１に示すように、Ｕ相上側のスイッチ素子Ｓ１がオンとされている状態（時刻ｔ１１、電圧０Ｖ）から、このスイッチ素子Ｓ１がオフとなる状態（時刻ｔ１２、電圧３００Ｖ）に変化する場合に、図９（ａ）と同様の動作となり、この時間にＵ相の上下アームブリッジとコンデンサＣ１を含む回路ループにおいて、反時計回りの方向に１００Ａの電流が流れることになる。即ち、図１３（ａ）に示す状態から、図１３（ｂ）に示す状態に変化するので、コンデンサ電流Ｃapが１００Ａから０Ａに変化し、この回路ループに寄生するインダクタンスＬにより、サージ電圧が発生してしまう。
【００５３】
これに対して、本発明ではＶ相上側のスイッチ素子Ｓ３がオンからオフに切り替わるタイミングを変更する。即ち、本発明のタイミング変更処理を採用する場合には、図１２に示すように、Ｕ相上側のスイッチ素子Ｓ１がオンの状態（時刻ｔ１３）から、オフの状態（時刻ｔ１４）に変化する場合に、図９（ａ）と同様の動作となり、このタイミングに合わせて、Ｖ相下側のスイッチ素子Ｓ４をオン、Ｖ相上側のスイッチ素子Ｓ３をオフとするようにスイッチ素子Ｓ３，Ｓ４のタイミングをシフトする。図１２では、Ｖ相上側のスイッチ素子Ｓ３の電圧波形を示しており、Ｖ相下側のスイッチ素子Ｓ４の電圧波形を省略している。上述したように、スイッチ素子Ｓ４の電圧波形は、Ｓ３の電圧波形の反対となる。
【００５４】
従って、Ｖ相下側のスイッチ素子Ｓ４は、Ｖ相上側のスイッチ素子Ｓ３がオフとなった後にオンとなる。このとき、スイッチ素子Ｓ４はオフ（図１２のｔ１３）から、オン（図１２のｔ１４）に変化し、図１０（ｂ）と同様の動作となる。このとき、図１３（ｃ）に示す状態から図１３（ｂ）に示す状態に変化し、Ｖ相の上下アームブリッジとコンデンサＣ１を含む回路ループにおいては、時計回りの方向に６０Ａの電流変化が生じたことになる。
【００５５】
同時に、Ｕ相の上下アームブリッジとコンデンサＣ１を含む回路ループにおいては、反時計回りの方向に１００Ａの電流変化が生じることになるので、互いの電流変化の方向は逆向きとなり、反時計回り方向の１００Ａが時計回り方向の６０Ａに打ち消され、反時計回り方向に４０Ａだけの電流変化に抑制できる（コンデンサ電流Ｃapが４０Ａから０Ａに変化）。即ち、Ｕ相上側のスイッチ素子Ｓ１がオンからオフに切り替わる（Ｖ相下側のスイッチ素子Ｓ４もオフからオンに切り替わる）瞬間には、図１３（ｃ）に示す状態から図１３（ｂ）に示す状態に変化するので、電流変化は４０Ａとなり、タイミングの変更処理を行わない場合と対比して、電流変化を低減している。
【００５６】
ここで、前述したように、図１に示すタイミング制御部２５より出力する各駆動パルスＴup，Ｔvp，Ｔwp，Ｔun，Ｔvn，Ｔwnの出力タイミングを合わせるだけでは、駆動パルスが出力されてから実際にスイッチ素子がオン、オフするまでの時間差（即ち、スイッチ素子が断接に要する時間）により、オン、オフのタイミングにずれが生じてしまい、断接電流が同期しない場合が生じる。従って、上記した電流変化の抑制効果が得られない場合がある。本実施形態では、遅れ補正部２６により、実際にスイッチ素子がオン、或いはオフとなるタイミングが一致するように、駆動パルスの出力タイミングを補正する処理を行う。即ち、各スイッチ素子のオン時、及びオフ時の遅れ時間を考慮して、駆動パルスの出力タイミングを補正する。
【００５７】
即ち、図１に示すタイミング制御部２５より出力される駆動パルスは、例えば、図１３（ｃ）に示す状態から同図（ｂ）に示す状態に変化する際には、図１６（ａ）に示すように、Ｕ相上アームのスイッチ素子Ｓ１がオンとされている状態の時刻ｎ１にてオフ指令が出力されて該スイッチ素子Ｓ１がオフとなり、Ｕ相下アームのダイオードＤ２に電流が流れる。これと同時に、Ｖ相上アームのダイオードＤ３に電流が流れている状態の時刻ｎ１にてＶ相下アームのスイッチ素子Ｓ４のオン指令が出力されて、該スイッチ素子Ｓ４がオンとなる。この場合、スイッチ素子Ｓ１がオフとなる際の遅れ時間と、スイッチ素子Ｓ４がオンとなる際の遅れ時間が一致しない。
【００５８】
そこで、本実施形態では、図１６（ｂ）に示すように、スイッチ素子Ｓ４のオン指令を出力するタイミングを時間ｍ１だけ遅らせることにおり、実質的にスイッチ素子Ｓ１のオフとスイッチ素子Ｓ４のオンのタイミングを一致させる。
【００５９】
以下、遅れ補正部２６による処理動作を詳細に説明する。図１５は、本発明の第１実施形態に係る遅れ補正部２６、及びインバータ装置１１に設けられる一つのスイッチ回路４１、及びその駆動回路を示すブロック図である。スイッチ回路４１には、ＩＧＢＴ等のスイッチ素子Ｓａの周囲温度を測定する温度センサ（温度検出手段）４２と、相電流を検出する電流センサ（電流検出手段）４３が設けられている。そして、温度センサ４２で検出される温度信号、及び電流センサ４３で検出される電流信号は共に遅れ補正部２６に供給される。なお、電流センサ４３は、図１に示した電流センサ１９を用いることも可能である。
【００６０】
遅れ補正部２６には、図１７，図１８に示す如くの特性を示す遅れ量特性マップ（対応マップ）Ｍ１，Ｍ２が格納されている。図１７は、スイッチ素子Ｓａがターンオンする際（オフ状態からオン状態に切り替わる際）の遅れ時間を示す遅れ量特性マップであり、図１８は、スイッチ素子Ｓａがターンオフする際（オン状態からオフ状態に切り替わる際）の遅れ時間を示す遅れ量特性マップである。
【００６１】
図１７に示す遅れ量特性マップは、横軸に電流が設定され、縦軸に遅れ時間が設定されており、更に周囲温度（スイッチ素子が接続される回路の状態）毎の特性曲線が設定されている。曲線Ｓ１は、周囲温度が４０℃の場合を示し、曲線Ｓ２は、周囲温度が８０℃の場合を示し、曲線Ｓ３は周囲温度が１２５℃の場合を示してる。図示のように、電流が大きいほどターンオンの遅れ時間が長くなり、また、周囲温度が低いほどターンオンの遅れ時間が長くなることが判る。
【００６２】
他方、図１８に示す遅れ量特性マップは、横軸に電流が設定され、縦軸に遅れ時間が設定されており、更に周囲温度（スイッチ素子が接続される回路の状態）毎の特性曲線が設定されている。曲線Ｓ１１は、周囲温度が４０℃の場合を示し、曲線Ｓ１２は、周囲温度が８０℃の場合を示し、曲線Ｓ１３は、周囲温度が１２５℃の場合を示している。図示のように、電流が大きいほどターンオフの遅れ時間が短くなり、また、周囲温度が低いほどターンオフの遅れ時間が短くなることが判る。
【００６３】
更に、図１７に示すように、ターンオン時の遅れ時間は７００〜７５０［ｎsec］程度であるのに対し、図１８に示すように、ターンオフ時の遅れ時間は２２００〜２５００［ｎsec］程度であり、ターンオン時とターンオフ時で遅れ時間が著しく相違することが判る。
【００６４】
そして、本実施形態では、遅れ補正部２６は、周囲温度、及び相電流が供給された場合に、これに対応するターンオン時の遅れ時間とターンオフ時の遅れ時間を図１７，図１８に示した遅れ量特性マップを参照して取得し、これらの遅れ時間に基づいて、オン指令信号を出力するタイミングを調整する。
【００６５】
即ち、図１６の符号ｍ１に示した遅れ時間を求め、この遅れ時間分だけ遅らせてスイッチ素子をオンとする。具体的には、図１３（ｃ）の状態から同図（ｂ）の状態に切り替える際に、図１３（ｃ）に示すスイッチ素子Ｓ１をオフとした後、図１６の符号ｍ１に示す遅れ時間分だけ遅らせて、図１３（ｂ）に示すスイッチ素子Ｓ４をオンとする。その結果、スイッチ素子Ｓ１をオンとしたときに生じる電流と、スイッチ素子Ｓ４をオンとしたときの電流が同期するので、電圧の跳ね上がりを抑制することができる。その結果、この回路ループの寄生インダクタンスＬにより発生するサージ電圧を効果的に低減することが可能となる。
【００６６】
このようにして、第１実施形態に係る電力変換装置では、一のスイッチ素子の断接動作（例えば、図１３（ｃ）に示したＳ１のオフ動作）と他のスイッチ素子の断接動作（例えば、図１３（ｂ）に示したＳ４のオン動作）を同期させるので、相電流の変化を抑制することができる。また、各スイッチ素子の断接動作を同期させる際に、各スイッチ素子の遅れ時間を考慮して各スイッチ素子に出力するオン指令信号、及びオフ指令信号の出力タイミングを補正するので、各スイッチ素子の断接動作を確実に同期させることができ、電圧の跳ね上がりを防止することができる。また、遅れ時間を補正するために多くの構成要素を必要としないので、部品点数の増加に伴うコストアップを抑えることができる。
【００６７】
なお、上述した第１実施形態では、図１６に示したように、スイッチ素子Ｓ４のオンタイミングを、スイッチ素子Ｓ１のオフタイミングに合わせるように、スイッチ素子Ｓ４に対するオン指令信号の出力タイミングを補正する例について説明したが、これらは相対的に同期すれば良いので、スイッチ素子Ｓ１のオフタイミングに、スイッチ素子Ｓ４のオンタイミングを合わせるように、スイッチ素子Ｓ１に対するオフ指令信号の出力タイミングを補正しても良い。
【００６８】
また、遅れ補正部２６は、スイッチング素子のターンオン時の遅れ時間と、ターンオフ時の遅れ時間が遅れ量特性マップとして記憶されおり、この遅れ量特性マップを参照して、遅れ時間を補正するので、多くの演算負荷を必要とせずに、遅れ時間の補正が可能となる。
【００６９】
更に、スイッチ素子の周囲温度、及び相電流の大きさに基づいて、遅れ時間が設定されるので、回路状態に応じた高精度な遅れ時間の補正が可能となる。
【００７０】
［第２実施形態の説明］
次に、本発明の第２実施形態について説明する。図１９は、第２実施形態に係る電力変換装置について説明する。第２実施形態では、図１に示した遅れ補正部２６を図１９に示す遅れ補正部２６ａのように変更した点、及び、インバータ装置１１内に設けられるスイッチ回路４１に、電圧センサ（電圧検出手段）４５を設けた点で相違する。それ以外の構成は、前述した第１実施形態と同様であるので、構成説明を省略する。
【００７１】
図１９に示す遅れ補正部２６ａは、遅れ時間測定部２６１、及び遅れ時間記憶部２６２を備えている。遅れ時間測定部２６１は、任意の制御周期にて、スイッチ素子Ｓａの駆動指令を送信してから、該スイッチ素子Ｓａがオンとなるまでの時間（断接に要する時間）を測定する。この測定では、電圧センサ４５にてスイッチ素子Ｓａのベース、エミッタ間の電圧を測定し、この電圧変化によりスイッチ素子Ｓａがオフからオンに切り替わったことを判断し、切り替わった時点までの経過時間を測定する。
【００７２】
更に、任意の制御周期にて、スイッチ素子Ｓａに送信する駆動指令を停止してから、該スイッチ素子Ｓａがオフとなるまでの時間（断接に要する時間）を測定する。この測定についても同様に、電圧センサ４５で検出される電圧に基づいて、スイッチ素子Ｓａがオンからオフに切り替わったことを判断し、切り替わった時点までの経過時間を測定する。そして、オン動作時、及びオフ動作時の遅れ時間を遅れ時間記憶部２６２に記憶する。
【００７３】
そして、その後の制御周期においては、遅れ時間記憶部２６２に記憶されているオン時の遅れ時間、及びオフ時の遅れ時間に基づいて、各スイッチ素子のオン、オフのタイミング一致するように、オン指令、及びオフ指令の出力タイミングを制御する。具体的には、前述した第１実施形態と同様に、例えば、図１３（ｃ）の状態から同図（ｂ）の状態に切り替える場合に、スイッチ素子Ｓ１にオフ指令を出力するタイミングに対して、スイッチ素子Ｓ４をオンとするタイミングを遅らせることにより（即ち、図１６（ｂ）に示す符号ｍ１だけ遅らせることにより）、各スイッチ素子の断接動作を同期させることができる。
【００７４】
このようにして、第２実施形態に係る電力変換装置では、オン時の遅れ時間、及びオフ時の遅れ時間をそれぞれ測定し、これらの遅れ時間を用いて、各スイッチ素子に出力するオン指令信号、及びオフ指令信号の出力タイミングを補正するので、各スイッチ素子の断接動作を確実に同期させることができ、電圧の跳ね上がりを防止することができる。また、前述した第１実施形態と同様に、遅れ時間を補正するために多くの構成要素を必要としないので、部品点数の増加に伴うコストアップを抑えることができる。
【００７５】
以上、本発明の電力変換装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【００７６】
例えば、上述した実施形態では、ＰＷＭタイプのインバータ装置を用いて３相交流を生成する例について説明したが、ＰＷＭ以外のインバータ装置、或いは複数相のＤＣ／ＤＣコンバータを用いて３相交流を生成する場合についても適用することが可能である。
【産業上の利用可能性】
【００７７】
本発明は、スイッチ素子を駆動してモータに電力を供給する際に、急激な電流変化を抑制する上で極めて有用である。
【符号の説明】
【００７８】
１１  インバータ装置
１２  直流電源
１３  モータ
１４  モータ制御装置
１８  回転数センサ
１９  電流センサ
２１  トルク制御部
２２  電流制御部
２３  電圧指令演算部
２４  パルス幅演算部
２５  タイミング制御部
２６，２６ａ  遅れ補正部
３１  駆動指令生成部
４１  スイッチ回路
４２  温度センサ
４３  電流センサ
４５  電圧センサ
１００  電力変換装置
２６１  時間測定部
２６２  時間記憶部
【図１】
2013055801.tif 000003
【図２】
2013055801.tif 000004
【図３】
2013055801.tif 000005
【図４】
2013055801.tif 000006
【図５】
2013055801.tif 000007
【図６】
2013055801.tif 000008
【図７】
2013055801.tif 000009
【図８】
2013055801.tif 000010
【図９】
2013055801.tif 000011
【図１０】
2013055801.tif 000012
【図１１】
2013055801.tif 000013
【図１２】
2013055801.tif 000014
【図１３】
2013055801.tif 000015
【図１４】
2013055801.tif 000016
【図１５】
2013055801.tif 000017
【図１６】
2013055801.tif 000018
【図１７】
2013055801.tif 000019
【図１８】
2013055801.tif 000020
【図１９】
2013055801.tif 000021