(57)【要約】【課題】修復箇所の強度を高め、熱による基板の損傷を抑えることが可能な薄膜トランジスタアレイおよびその製造方法、並びに表示装置を提供する。【解決手段】可撓性基板よりなる基板と、前記基板に設けられた複数の絶縁膜と、前記基板と前記複数の絶縁膜との間、または前記複数の絶縁膜の二層間に設けられた主導電層と、前記複数の絶縁膜の前記主導電層とは異なる二層間に、前記主導電層と同じ材料により構成され、前記主導電層に接続された副導電層とを備えた薄膜トランジスタアレイ。【選択図】図４
2013254085.tif 000002
【特許請求の範囲】
【請求項１】
可撓性基板よりなる基板と、
前記基板に設けられた複数の絶縁膜と、
前記基板と前記複数の絶縁膜との間、または前記複数の絶縁膜の二層間に設けられた主導電層と、
前記複数の絶縁膜の前記主導電層とは異なる二層間に、前記主導電層と同じ材料により構成され、前記主導電層に接続された副導電層と
を備えた薄膜トランジスタアレイ。
【請求項２】
前記複数の絶縁膜のうち前記主導電層と前記副導電層との間に位置する層には、コンタクトホールが設けられており、
前記副導電層は、前記コンタクトホールの側面を被覆していると共に、前記コンタクトホールの底面において前記主導電層と前記副導電層との二重層を構成している
請求項１記載の薄膜トランジスタアレイ。
【請求項３】
前記主導電層は、断線部を有しており、
前記コンタクトホールは、前記主導電層の前記断線部の両側の部分に設けられ、
前記副導電層は、前記断線部をまたいで、前記主導電層の前記断線部の両側の部分を繋いでいる
請求項２記載の薄膜トランジスタアレイ。
【請求項４】
前記主導電層は、断線部を有しており、
前記コンタクトホールは、前記断線部を含む領域に設けられ、
前記副導電層は、前記開口内で前記断線部を埋め込んでいる
請求項２記載の薄膜トランジスタアレイ。
【請求項５】
前記副導電層は、前記主導電層の全体にわたって配置されている
請求項１記載の薄膜トランジスタアレイ。
【請求項６】
可撓性基板よりなる基板に、複数の絶縁膜を形成すると共に、前記基板と前記複数の絶縁膜との間、または前記複数の絶縁膜の二層間に、主導電層を形成する工程と、
前記複数の絶縁膜の前記主導電層とは異なる二層間に、前記主導電層と同じ材料および同じ方法により副導電層を形成し、前記副導電層を前記主導電層に接続する工程と
を含む薄膜トランジスタアレイの製造方法。
【請求項７】
前記複数の絶縁膜のうち前記主導電層と前記副導電層との間に位置する層に、コンタクトホールを設け、
前記副導電層を、前記コンタクトホールの側面を被覆させると共に、前記コンタクトホールの底面において前記主導電層と前記副導電層との二重層を構成させる
請求項６記載の薄膜トランジスタアレイの製造方法。
【請求項８】
前記主導電層の断線部を調べる工程を含み、
前記コンタクトホールを、前記主導電層の前記断線部の両側の部分に設け、
前記副導電層により、前記断線部をまたいで、前記主導電層の前記断線部の両側の部分を繋ぐ
請求項７記載の薄膜トランジスタアレイの製造方法。
【請求項９】
前記主導電層の断線部を調べる工程を含み、
前記コンタクトホールを、前記断線部を含む領域に設け、
前記補助導電層により、前記コンタクトホール内で前記断線部を埋め込む
請求項７記載の薄膜トランジスタアレイの製造方法。
【請求項１０】
前記副導電層を、前記主導電層の全体にわたって配置する
請求項６記載の薄膜トランジスタアレイの製造方法。
【請求項１１】
薄膜トランジスタアレイと、表示層とを有し、
前記薄膜トランジスタアレイは、
可撓性基板よりなる基板と、
前記基板に設けられた複数の絶縁膜と、
前記基板と前記複数の絶縁膜との間、または前記複数の絶縁膜の二層間に設けられた主導電層と、
前記複数の絶縁膜の前記主導電層とは異なる二層間に、前記主導電層と同じ材料により構成され、前記主導電層に接続された副導電層と
を備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、プラスチック等のフレキシブル性（可撓性）の高い基板を用いた場合に好適な薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）アレイおよびその製造方法、並びにこの薄膜トランジスタアレイを備えた表示装置に関する。
【背景技術】
【０００２】
表示装置に用いられるＴＦＴアレイでは、ガラス基板上に走査線および信号線がマトリクス状に配置され、これら走査線と信号線とによって区画される画素領域に、画素電極が配置されている。また、走査線と信号線との交差部には、スイッチング素子としてのＴＦＴが設けられている。
【０００３】
このようなＴＦＴアレイは、一連のフォトリソグラフィ工程、すなわち、成膜、フォトレジスト塗布、露光、現像、エッチング、およびフォトレジスト剥離の工程を複数回にわたって行うことにより形成される。そのため、例えば走査線および信号線では、膜剥がれや異物によるパターニング不良などが原因で断線が発生することがある。そのような断線は、場合によっては、点状欠陥または線状欠陥を引き起こし、製造歩留まりの低下の原因となるおそれがある。
【０００４】
従来、例えば特許文献１では、配線上にコンタクトホールを形成し、断線が発生した場合には、断線した部分を挟むコンタクトホール二つにわたって導電性ペーストを用いて導電膜を形成し、断線を修復する方法が提案されている。
【０００５】
また、例えば特許文献２では、基板上に格子状に設けられた走査線または補助容量線の少なくとも一部をバイパスできるバイパスパターンを備え、バイパスパターンと断線した配線とをレーザーメルトによって導通させることにより修復する方法が提案されている。
【０００６】
あるいは、例えば特許文献３では、配線の断線両端部上にコンタクトホールを形成し、光ＣＶＤ（Chemical Vapor Deposition；化学気相成長）（レーザＣＶＤ）により部分配線を形成して修復する方法が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−１９０８５８号公報
【特許文献２】特開２０１１−２２４１４号公報
【特許文献３】特開２００２−１８２２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１ないし３に記載された従来の修復方法は、いずれもガラスを支持基板として使用した場合には可能であった。しかしながら、特許文献２，３に記載された従来方法は、プラスチック等のフレキシブル性を持った材料を支持基板として使用した場合には、プラスチックが熱により損傷を受けるので、使用することができなかった。また、特許文献１，３に記載された従来方法では、フレキシブル性を持たせようとした場合に、導電性ペースト箇所またはレーザＣＶＤ箇所が、本来の構造部と比較して強度が低く、短絡、断線などの欠陥が増えるおそれがあった。
【０００９】
本開示の目的は、修復箇所の強度を高め、熱による基板の損傷を抑えることが可能な薄膜トランジスタアレイおよびその製造方法、並びにこの薄膜トランジスタアレイを備えた表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本開示による薄膜トランジスタアレイは、以下の（Ａ）〜（Ｄ）の構成要素を備えたものである。
（Ａ）可撓性基板よりなる基板
（Ｂ）基板に設けられた複数の絶縁膜
（Ｃ）基板と複数の絶縁膜との間、または複数の絶縁膜の二層間に設けられた主導電層
（Ｄ）複数の絶縁膜の主導電層とは異なる二層間に、主導電層と同じ材料により構成され、主導電層に接続された副導電層
【００１１】
本開示の薄膜トランジスタアレイでは、基板と複数の絶縁膜との間、または複数の絶縁膜の二層間に、主導電層が設けられている。複数の絶縁膜の主導電層とは異なる二層間には、副導電層が設けられ、この副導電層は主導電層に接続されている。よって、主導電層に断線部が生じて主導電層に正常に電圧が印加されない場合でも、副導電層がバイパス配線となって、断線部以降にも電圧が印加される。従って、この薄膜トランジスタアレイを用いて表示装置を構成した場合には、断線部に起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。
【００１２】
本開示による薄膜トランジスタの製造方法は、以下の（Ａ），（Ｂ）の工程を含むものである。
（Ａ）可撓性基板よりなる基板に、複数の絶縁膜を形成すると共に、基板と複数の絶縁膜との間、または複数の絶縁膜の二層間に、主導電層を形成する工程
（Ｂ）複数の絶縁膜の主導電層とは異なる二層間に、主導電層と同じ材料および同じ方法により副導電層を形成し、副導電層を前記主導電層に接続する工程
【００１３】
本開示による表示装置は、上記本開示による薄膜トランジスタアレイと、表示層とを備えたものである。
【００１４】
本開示の表示装置では、薄膜トランジスタアレイにより表示層が駆動され、表示動作がなされる。
【発明の効果】
【００１５】
本開示の薄膜トランジスタアレイ、または本開示の表示装置によれば、複数の絶縁膜の主導電層とは異なる二層間に、主導電層と同じ材料よりなる副導電層を設け、この副導電層を主導電層に接続するようにしている。よって、副導電層を主導電層と同じ材料により構成することにより、従来の導電性ペーストやレーザＣＶＤによる修復箇所に比べて、副導電層の強度を高め、折り曲げ変形に強くすることが可能となり、基板のフレキシブル性を十分に発揮させることが可能となる。また、副導電層を主導電層と同じ方法で形成することが可能となり、従来のようなレーザメルト工程やレーザＣＶＤ工程に伴う熱による基板の損傷を抑えることが可能となる。低温プロセスが必要とされるプラスチック等の可撓性基板よりなる基板に好適である。
【００１６】
本開示の薄膜トランジスタの製造方法によれば、複数の絶縁膜の主導電層とは異なる二層間に、主導電層と同じ材料および同じ方法により副導電層を形成し、副導電層を前記主導電層に接続するようにしている。よって、上記本開示の薄膜トランジスタアレイを容易に製造することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本開示の第１の実施の形態に係る表示装置の全体構成を表す断面図である。
【図２】図１に示した表示装置の平面図である。
【図３】図１に示した表示領域の構成を表す断面図である。
【図４】図３に示したＴＦＴアレイの四つの画素の構成を表す平面図である。
【図５】図４のＶ−Ｖ線における断面図である。
【図６】図４のＶＩ−ＶＩ線における断面図である。
【図７】図３に示した表示装置の製造方法を工程順に表す平面図である。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線における断面図である。
【図９】図７のＩＸ−ＩＸ線における断面図である。
【図１０】図７に続く工程を表す平面図である。
【図１１】図１０のＸＩ−ＸＩ線における断面図である。
【図１２】図１０のＸＩＩ−ＸＩＩ線における断面図である。
【図１３】図１０に続く工程を表す平面図である。
【図１４】図１３のＸＩＶ−ＸＩＶ線における断面図である。
【図１５】図１５のＸＶ−ＸＶ線における断面図である。
【図１６】図１５に示した副導電層を拡大して表す断面図である。
【図１７】レーザメルト法によって作製されたバイパスパターンと配線との接続部分を拡大して表す断面図である。
【図１８】変形例１に係る表示装置におけるＴＦＴアレイの九つの画素の構成を表す平面図である。
【図１９】本開示の第２の実施の形態に係る表示装置におけるＴＦＴアレイの四つの画素の構成を表す平面図である。
【図２０】図１９のＸＸ−ＸＸ線における断面図である。
【図２１】図１９のＸＸＩ−ＸＸＩ線における断面図である。
【図２２】図１９に示した表示装置の製造方法を工程順に表す平面図である。
【図２３】図２２のＸＸＩＩＩ−ＸＸＩＩＩ線における断面図である。
【図２４】図２２のＸＸＩＶ−ＸＸＩＶ線における断面図である。
【図２５】図２２に続く工程を表す平面図である。
【図２６】図２５のＸＸＶＩ−ＸＸＶＩ線における断面図である。
【図２７】図２５のＸＸＶＩＩ−ＸＸＶＩＩ線における断面図である。
【図２８】図２５に続く工程を表す平面図である。
【図２９】図２８のＸＸＩＸ−ＸＸＩＸ線における断面図である。
【図３０】図２８のＸＸＸ−ＸＸＸ線における断面図である。
【図３１】変形例２に係る表示装置におけるＴＦＴアレイの四つの画素の構成を表す平面図である。
【図３２】本開示の第３の実施の形態に係る表示装置におけるＴＦＴアレイの四つの画素の構成を表す平面図である。
【図３３】図３２のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線における断面図である。
【図３４】図３２のＸＸＸＩＶ−ＸＸＸＩＶ線における断面図である。
【図３５】図３２に示した表示装置の製造方法を工程順に表す平面図である。
【図３６】図３５のＸＸＸＶＩ−ＸＸＸＶＩ線における断面図である。
【図３７】図３５のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線における断面図である。
【図３８】図３５に続く工程を表す平面図である。
【図３９】図３８のＸＸＸＩＸ−ＸＸＸＩＸ線における断面図である。
【図４０】図３８のＸＸＸＸ−ＸＸＸＸ線における断面図である。
【図４１】図２８に続く工程を表す平面図である。
【図４２】図４１のＸＸＸＸＩＩ−ＸＸＸＸＩＩ線における断面図である。
【図４３】図４１のＸＸＸＸＩＩＩ−ＸＸＸＸＩＩＩ線における断面図である。
【図４４】変形例３に係る表示装置におけるＴＦＴアレイの四つの画素の構成を表す平面図である。
【図４５】変形例４に係る表示装置におけるＴＦＴアレイの四つの画素の構成を表す平面図である。
【図４６】図４５のＸＸＸＸＶＩ−ＸＸＸＸＶＩ線における断面図である。
【図４７】図４５のＸＸＸＸＶＩＩ−ＸＸＸＸＶＩＩ線における断面図である。
【図４８】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図４９】上記実施の形態の表示装置の適用例１の表側から見た外観を表す斜視図である。
【図５０】適用例１の裏側から見た外観を表す斜視図である。
【図５１】適用例２の表側から見た外観を表す斜視図である。
【図５２】適用例２の裏側から見た外観を表す斜視図である。
【図５３】適用例３の外観を表す斜視図である。
【図５４】適用例４の表側から見た外観を表す斜視図である。
【図５５】適用例４の裏側から見た外観を表す斜視図である。
【図５６】適用例５の外観を表す斜視図である。
【図５７】適用例６の外観を表す斜視図である。
【図５８】適用例７の閉じた状態の外観を表す正面図である。
【図５９】適用例７の開いた状態の外観を表す正面図である。
【発明を実施するための形態】
【００１８】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（副導電層を、走査線の断線部をまたいで、走査線の断線部の両側の部分にコンタクトホールを介して接続する例）
２．変形例１（副導電層を、予備配線として、走査線の全体にわたって配置する例）
３．第２の実施の形態（副導電層を、信号線の断線部をまたいで、信号線の断線部の両側の部分にコンタクトホールを介して接続する例）
４．変形例２（副導電層を、予備配線として、信号線の全体にわたって配置する例）
５．第３の実施の形態（信号線と副導電層との間に位置する絶縁膜に、信号線に合わせた平面形状の開口を設け、副導電層により開口を塞ぐ例）
６．変形例３（副導電層を、予備配線として、信号線の全体にわたって配置する例）
７．変形例４（走査線の断線部を修復する第１副導電層と、信号線の断線部を修復する第２副導電層とを設ける例）
８．適用例
【００１９】
（第１の実施の形態）
図１および図２は、本開示の第１の実施の形態に係る表示装置の概略構成を模式的に表したものであり、図２は平面構成（上面構成）を、図１は、図２におけるＩ−Ｉ線に沿った矢視断面構成を、それぞれ示している。この表示装置１は、基板１１、ＴＦＴアレイ１２、表示層１３および透明基板１４をこの順に積層したものである。具体的には、基板１１における表示領域１０Ａ上には、ＴＦＴアレイ１２、表示層１３および透明基板１４が積層される一方、基板１１における額縁領域（非表示領域）１０Ｂ上には、ＴＦＴアレイ１２、表示層１３および透明基板１４は積層されていない。
【００２０】
基板１１は、例えば、無機材料，金属薄膜，またはプラスチック材料よりなるフィルム状の可撓性基板（フレキシブル基板）により構成されている。無機材料としては、例えば、ガラス，石英，シリコン，ガリウム砒素が挙げられる。プラスチック材料としては、例えば、ポリイミド，ポリエチレンテレフタレート（ＰＥＴ），ポリエチレンナフタレート（ＰＥＮ），ポリメチルメタクリレート（ＰＭＭＡ），ポリカーボネート（ＰＣ），ポリエーテルスルホン（ＰＥＳ），ポリエチルエーテルケトン（ＰＥＥＫ），芳香族ポリエステル（液晶ポリマー）が挙げられる。
【００２１】
ＴＦＴアレイ１２は、薄膜（金属膜等の導電膜や、絶縁膜など）を含む複数のデバイスを含む層である。このデバイスとしては、画素を選択するためのスイッチング素子としてのＴＦＴの他、容量素子（保持容量素子など）、配線（走査線，信号線など）および電極（画素電極など）等が挙げられる。すなわち、ＴＦＴアレイ１２に含まれるデバイスは、ＴＦＴ、容量素子、配線および電極のうちの少なくとも１つである。ここで、上記したＴＦＴは、チャネル層として無機半導体層を用いた無機ＴＦＴあるいは、有機半導体層を用いた有機ＴＦＴのどちらにより構成されていてもよい。
【００２２】
表示層１３は、例えば画素電極と対向電極との間に電気泳動型表示体を有するものである。すなわち、表示装置１は、電気泳動現象を利用して画像（例えば文字情報等）を表示する電気泳動型ディスプレイ（いわゆる電子ペーパーディスプレイ）である。画素電極はＴＦＴアレイ１２に画素ごとに設けられている。対向電極は透明基板１４の一面に設けられている。
【００２３】
透明基板１４は、例えば、基板１１と同様の材料を用いて構成されている。なお、この透明基板１４上に、更に表示層１３への水分の浸入を防止する防湿膜および外光の表示面への映り込みを防止するための光学機能膜を設けるようにしてもよい。
【００２４】
なお、水分や有機ガスによるＴＦＴアレイ１２および表示層１３の劣化を防止するため、基板１１とＴＦＴアレイ１２との間にバリア層を設けてもよい。このようなバリア層は、例えばＡｌＯｘ Ｎ１−Ｘ （ただし、Ｘ＝０．０１〜０．２）または窒化シリコン（Ｓｉ３ Ｎ４ ）からなる。
【００２５】
図３は、図１に示した表示領域１０Ａの断面構成を表したものである。表示領域１０Ａには、上述したように、基板１１に、ＴＦＴアレイ１２，表示層１３，対向電極１５および透明基板１４がこの順に積層されている。対向電極１５は、透明基板１４の表示層１３に対向する面に、表示領域１０Ａの全体にわたって設けられた共通電極である。
【００２６】
ＴＦＴアレイ１２は、例えば、基板１１に、下部導電層２０，ゲート絶縁膜３１，上部導電層５０，保護絶縁膜３２，平坦化絶縁膜３３および最上部導電層７０をこの順に有している。ここで、ゲート絶縁膜３１，保護絶縁膜３２および平坦化絶縁膜３３は、本開示における「複数の絶縁膜」の一具体例に対応する。
【００２７】
下部導電層２０は、基板１１とゲート絶縁膜３１との間に設けられ、例えば、走査線２１と、容量素子ＣＳの下部電極２２とを含んでいる。走査線２１および下部電極２２は、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。走査線２１および下部電極２２は、例えば、モリブデン（Ｍｏ），クロム（Ｃｒ），タンタル（Ｔａ），チタン（Ｔｉ），アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム−ネオジム（Ａｌ−Ｎｄ）合金が挙げられる。
【００２８】
ゲート絶縁膜３１は、下部導電層２０と、半導体層４０および上部導電層５０との間に、表示領域１０Ａの全体にわたって設けられている。ゲート絶縁膜３０は、例えば、ＳｉＯ2，Ｓｉ3Ｎ4，ＳｉＮＯおよびＡｌ2Ｏ3等のうちの１種よりなる単層の無機絶縁膜である。
【００２９】
上部導電層５０は、ゲート絶縁膜３１と保護絶縁膜３２との間に設けられ、例えば、信号線５１（図３には図示せず、図４参照。）と、容量素子ＣＳの上部電極５２とを含んでいる。ただし、図３では、上部導電層５０のうち容量素子ＣＳの上部電極５２のみを表している。信号線５１および上部電極５２は、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。信号線５１および上部電極５２は、例えば、モリブデン（Ｍｏ），クロム（Ｃｒ），タンタル（Ｔａ），チタン（Ｔｉ），アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム−ネオジム合金が挙げられる。
【００３０】
保護絶縁膜３２は、上部導電層５０の保護膜（パッシベーション膜）としての機能を有するものである。保護絶縁膜３２は、例えば、ＳｉＯ2，Ｓｉ3Ｎ4，ＳｉＮＯおよびＡｌ2Ｏ3等のうちの１種よりなる単層の無機絶縁膜である。保護絶縁膜３２は、複数の無機絶縁膜の積層構造を有していてもよい。また、保護絶縁膜３２は、単層または複数層の有機絶縁膜、あるいは、無機絶縁膜と有機絶縁膜との積層構造により構成されていてもよい。
【００３１】
平坦化絶縁膜３３は、最上部導電層７０の画素電極７１を形成するために表面を平坦化するものである。平坦化絶縁膜３３は、例えば、樹脂材料などの有機絶縁膜、保護絶縁膜３２と同様の無機絶縁膜、またはそれらの組合せにより構成されている。
【００３２】
最上部導電層７０は、平坦化絶縁膜３３の上に設けられ、画素電極７１を含んでいる。最上部導電層７０は、例えば、モリブデン（Ｍｏ），クロム（Ｃｒ），タンタル（Ｔａ），チタン（Ｔｉ），Ｉｎ合金であるＩＴＯやＩＧＯ，ＩＧＺＯ等の透明電極、アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム−ネオジム合金が挙げられる。
【００３３】
図４は、図３に示したＴＦＴアレイ１２の下部導電層２０および上部導電層５０の平面構成を表したものである。図４では、下部導電層２０に左下がりの斜線を施すと共に、上部導電層５０に網掛けを施して表している。図５は、図４のＶ−Ｖ線における断面構成を表し、図６は、図５のＶＩ−ＶＩ線における断面構成を表している。なお、図４以降では、基板１１の主面に対して垂直な方向をｚ方向（積層方向）、基板１１の主面内における左右方向をｘ方向、基板１１の主面内における上下方向をｙ方向という。
【００３４】
下部導電層２０は、上述したように、走査線２１と、容量素子ＣＳの下部電極２２とを含んでいる。走査線２１は、基板１１上にｙ方向に延在し、ＴＦＴのゲート電極２１Ｇを含んでいる。
【００３５】
上部導電層５０は、上述したように、信号線５１と、容量素子ＣＳの上部電極５２とを含んでいる。信号線５１は、ゲート絶縁膜３０および半導体層４０上にｘ方向に延在し、ＴＦＴのソース電極５１Ｓを兼ねている。上部電極５２は、ＴＦＴのドレイン電極５２Ｄに接続されている。
【００３６】
走査線２１と信号線５１との交点には、島状の半導体層４０が設けられている。半導体層４０の構成材料は、シリコン、酸化物半導体または有機物半導体のいずれでもよい。
【００３７】
このように走査線２１と信号線５１とで囲まれた領域が一つの画素ＰＸＬを構成している。走査線２１は、ｙ方向に並ぶ複数の画素ＰＸＬに共通である。信号線５１は、ｘ方向に並ぶ複数の画素ＰＸＬに共通である。半導体層４０および容量素子ＣＳは、各画素ＰＸＬに個別に設けられている。
【００３８】
走査線２１には、図４に示したように、例えば右下の画素ＰＸＬに、断線部Ｂが生じている。この断線部Ｂは、副導電層６１により修復されている。なお、断線部Ｂは、図４に示したように完全に走査線２１を切断するものに限らず、例えば、走査線２１を切断するには至らないが走査線２１の電気抵抗を著しく上昇させる程度の狭幅部も含む。
【００３９】
副導電層６１は、図５および図６に示したように、保護絶縁膜３２と平坦化絶縁膜３３との間に、走査線２１と同じ材料により構成され、走査線２１に接続されている。これにより、この表示装置１では、修復箇所の強度を高め、熱による基板１１の損傷を抑えることが可能となっている。ここで、走査線２１は、本開示における「主導電層」の一具体例に対応する。
【００４０】
具体的には、図５および図６に示したように、走査線２１と副導電層６１との間に位置するゲート絶縁膜３１および保護絶縁膜３２に、二つのコンタクトホールＶ１１，Ｖ１２が設けられている。副導電層６１は、このコンタクトホールＶ１１，Ｖ１２を介して走査線２１に接続されている。
【００４１】
コンタクトホールＶ１１，Ｖ１２は、走査線２１の断線部Ｂの両側の部分２１Ａ，２１Ｂに設けられている。副導電層６１は、断線部Ｂをまたいで、走査線２１の断線部Ｂの両側の部分２１Ａ，２１Ｂを繋いでいる。
【００４２】
コンタクトホールＶ１１，Ｖ１２は、異なる画素ＰＸＬ内に設けられていてもよいし、同じ画素ＰＸＬ内に設けられていてもよい。図４では、例えば、コンタクトホールＶ１１は、断線部Ｂが生じている右下の画素ＰＸＬ内に設けられ、コンタクトホールＶ１２は、隣接する右上の画素ＰＸＬ内に設けられている。
【００４３】
副導電層６１は、図４に示したように、半導体層４０を迂回して配置されていることが望ましい。このようにすることにより、半導体層４０のチャネル領域に意図しない電界がかかるのを回避することが可能となる。
【００４４】
この表示装置１は、例えば、次のようにして製造することができる。
【００４５】
図７ないし図１５は、表示装置１の製造方法を工程順に表したものである。まず、図７ないし図９に示したように、例えばスパッタリング法により、基板１１上に導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行う。これにより、基板１１に、走査線２１，ゲート電極２１Ｇおよび容量素子ＣＳの下部電極２２を含む下部導電層２０を形成する。
【００４６】
ここで、走査線２１には、膜剥がれや異物によるパターニング不良に起因して、図７に示したように、断線部Ｂが生じるおそれがある。また、基板１１がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部Ｂが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が走査線２１の形成位置にあたってしまう可能性が高くなる。また、走査線２１は基板１１に最も近い位置に設けられるので、そのような基板１１の局所的な不良の影響も大きくなる。従って、光学検査または電気検査により、走査線２１の断線部Ｂの有無を調べ、断線部Ｂが生じていた場合にはその位置を特定する。
【００４７】
次いで、同じく図７ないし図９に示したように、例えばＰＥＣＶＤ（Plasma-Enhanced Chemical Vapor Deposition）法により、第１導電層２０上に、上述した無機絶縁膜よりなるゲート絶縁膜３１を形成する。
【００４８】
そののち、図１０ないし図１２に示したように、例えばＰＥＣＶＤ法により、走査線２１のゲート電極２１Ｇとなる部分の上に、半導体層４０を形成する。
【００４９】
続いて、同じく図１０ないし図１２に示したように、ゲート絶縁膜３１および半導体層４０の上に、例えば走査線２１と同様の成膜方法により、導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行う。これにより、信号線５１，ソース電極５１Ｓ，容量素子ＣＳの上部電極５２，ドレイン電極５２Ｄおよびパッチ部５３を含む上部導電層５０を形成する。ＴＦＴおよび容量素子ＣＳが形成される。
【００５０】
そののち、同じく図１０ないし図１２に示したように、上部導電層５０の上に、上述した材料よりなる保護絶縁膜３２を形成する。保護絶縁膜３２の形成方法としては、例えば、無機絶縁膜の場合はＰＥＣＶＤ法が挙げられる。また、有機絶縁膜の場合には、樹脂を塗布し、露光、現像および焼成することにより形成することが可能である。
【００５１】
保護絶縁膜３２を形成したのち、図１３ないし図１５に示したように、保護絶縁膜３２およびゲート絶縁膜３１にコンタクトホールＶ１１，Ｖ１２を設ける。コンタクトホールＶ１１，Ｖ１２は、それぞれ、走査線２１の断線部Ｂの両側の部分２１Ａ，２１Ｂに達するように設ける。
【００５２】
続いて、同じく図１３ないし図１５に示したように、保護絶縁膜３２の上に、例えば走査線２１と同様の成膜方法により、走査線２１と同じ材料よりなる導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行う。これにより、走査線２１と同じ材料よりなる副導電層６１が形成され、コンタクトホールＶ１１，Ｖ１２を介して走査線２１に接続される。副導電層６１は、断線部Ｂをまたいで、走査線２１の断線部Ｂの両側の部分２１Ａ，２１Ｂを繋ぎ、断線部Ｂが修復される。
【００５３】
ここでは、副導電層６１が走査線２１と同じ材料により形成されているので、修復箇所の強度が高くなり、短絡や断線などの欠陥を抑えることが可能となる。
【００５４】
すなわち、従来のように導電性ペーストやレーザーＣＶＤにより修復を行った場合には、導電性ペースト箇所やレーザーＣＶＤ箇所が本来の構造部と比較して強度が低く、短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、副導電層６１が本来の構造部である走査線２１と同じ材料、同じ成膜方法により形成されており、走査線２１と同等の強度を有している。よって、プラスチック等の可撓性の基板１１によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーＣＶＤ箇所とは異なり、短絡や断線の増加を抑えることが可能となる。
【００５５】
更に、従来のレーザメルトまたはレーザＣＶＤを用いた断線および短絡の修正は、基板１１がガラスにより構成されている場合は可能であるが、基板１１がプラスチックにより構成されている場合には、プラスチックがレーザの熱により損傷を受けるため使用することができなかった。特に有色のプラスチックの場合には影響が大きかった。
【００５６】
一方、本実施の形態では、レーザを用いずに断線部２１Ａを修復することが可能であり、熱による基板１１の損傷が抑えられる。特に、基板１１がプラスチックにより構成されている場合に好適である。
【００５７】
図１６は、コンタクトホールＶ１１内の副導電層６１を拡大して表したものである。なお、コンタクトホールＶ１２内の副導電層６１の場合も、図１６と同様である。副導電層６１は、上述したように、本来の構造部である走査線２１と同じ材料、同じ成膜方法により形成されている。そのため、副導電層６１は、コンタクトホールＶ１１の側面を被覆していると共に、コンタクトホールＶ１１の底面において走査線２１と副導電層６１との二重層を構成することによって走査線２１と副導電層６１とが接続されている。これにより、抵抗が低く確実な接続が可能であり、さらにフレキシブル性（可撓性）が高いという利点を得ることが可能となる。
【００５８】
これに対して、従来では、例えば図１７に示したように、バイパスパターン１６１と走査線１２１とをレーザメルト法で接続していた。この場合、レーザ照射によって保護絶縁膜１３２およびゲート絶縁膜１３１の一部が除去され、コンタクトホールＶ１１１（またはＶ１１２）が形成されると同時に、レーザ照射によって飛散したバイパスパターン１６１の材料がコンタクトホールＶ１１１の側面に付着する。また、コンタクトホールＶ１１１の底面の走査線１２１もレーザ照射によって飛散し、コンタクトホールＶ１１１の側面に付着する。これにより、コンタクトホールＶ１１１の側面で、走査線１２１とバイパスパターン１６１とが接続される。このような従来の方法では、レーザの強いエネルギーにより形成するため形状が安定せずフレキシブル性（可撓性）に欠けるという問題があった。なお、図１７では、図１６に対応する構成要素には１００番台の同一の符号を付している。
【００５９】
このようにして副導電層６１を形成したのち、図３ないし図６に示したように、副導電層６１および保護絶縁膜３２の上に、平坦化絶縁膜３３，および画素電極７１を含む最上部導電層７０を順に形成する。これにより、図３に示したＴＦＴアレイ１２が形成される。
【００６０】
最後に、図３に示したように、画素電極７１の上に表示層１３を形成し、この表示層１３の上に、対向電極１５を形成した透明基板１４を配置する。以上により、図１ないし図６に示した表示装置１が完成する。
【００６１】
この表示装置１では、表示層１３において、画素電極７１と対向電極１５との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。
【００６２】
ここでは、保護絶縁膜３２と平坦化絶縁膜３３との間に、走査線２１と同じ材料よりなる副導電層６１が設けられ、この副導電層６１が走査線２１に接続されることにより断線部Ｂが修復されている。よって、断線部Ｂが生じて走査線２１に正常に電圧が印加されない場合でも、副導電層６１がバイパス配線となって、断線部Ｂ以降にも電圧が印加される。従って、断線部Ｂに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。
【００６３】
このように本実施の形態では、保護絶縁膜３２と平坦化絶縁膜３３との間に、走査線２１と同じ材料よりなる副導電層６１を設け、この副導電層６１を走査線２１に接続することにより断線部Ｂを修復するようにしている。よって、従来の導電性ペーストやレーザＣＶＤによる修復箇所に比べて、副導電層６１の強度を高め、折り曲げ変形に強くすることが可能となる。従って、従来のように導電性ペースト箇所やレーザーＣＶＤ箇所において短絡、断線などの欠陥が増えることがなくなり、基板１１のフレキシブル性を十分に発揮させることが可能となる。
【００６４】
また、副導電層６１を走査線２１と同じ方法で、成膜、フォトリソグラフィによるパターニング、エッチング、剥離の一連のＴＦＴ製造工程により形成することが可能となる。よって、従来のようなレーザメルト工程やレーザＣＶＤ工程に伴う熱による基板１１の損傷を抑えることが可能となる。低温プロセスが必要とされるプラスチック等の可撓性基板よりなる基板１１に好適である。
【００６５】
更に、副導電層６１を、二層の絶縁膜（保護絶縁膜３２および平坦化絶縁膜３３）の間に設けるようにしたので、副導電層６１と信号線５１との間には保護絶縁膜３２が介在し、副導電層６１と信号線５１とが短絡してしまうおそれがなくなる。また、副導電層６１と画素電極７１との間には平坦化絶縁膜３３が介在し、副導電層６１と画素電極７１とが短絡してしまうおそれもなくなる。よって、配線どうしが交差する箇所でも断線部Ｂの修復が可能となり、副導電層６１の適用範囲が拡大される。例えば、上記実施の形態では、図１および図２に示した表示領域１０Ａ内の走査線２１の断線部Ｂを修復する場合について説明したが、副導電層６１は、走査線２１のみでなく、信号線５１、ドレイン配線、容量線、端子辺の引き出し配線、周辺配線、額縁領域１０Ｂ内の周辺回路（例えば内蔵型ゲートドライバやスキャナ回路）に生じた断線部の修復にも用いることが可能である。信号線５１の断線部の修復については第２の実施の形態以降で説明する。
【００６６】
（変形例１）
なお、上記実施の形態では、走査線２１に断線部Ｂが発生した場合、断線部Ｂの位置を特定し、その箇所に選択的に副導電層６１を設けて断線部Ｂを修復する場合について説明した。しかしながら、副導電層６１は、図１８に示したように、冗長設計あるいは予備配線として、ＴＦＴアレイ１２の走査線２１の全体にわたって配置することも可能である。すなわち、副導電層６１は、走査線２１に沿ってｙ方向に延在すると共に、各画素ＰＸＬに設けられたコンタクトホールＶ１３を介して走査線２１に接続されていることも可能である。
【００６７】
特にプラスチックよりなる基板１１を用いた場合には、プラスチック表面の傷や段差などの局所的な不良の影響により、断線部Ｂが多数発生するおそれがある。そのため、欠陥検査により断線部Ｂの位置を特定するよりも、副導電層６１の形成を予め製造工程に組み込むほうが、製造効率や歩留まりを更に向上させることが可能となる。とりわけ走査線２１は基板１１に最も近い位置に設けられ、基板１１表面の局所的な不良に起因する断線部Ｂが発生しやすいので、より高い効果が得られる。
【００６８】
（第２の実施の形態）
図１９は、本開示の第２の実施の形態に係る表示装置２における、ＴＦＴアレイ１２の下部導電層２０および上部導電層５０の平面構成を表したものである。図１９では、下部導電層２０に左下がりの斜線を施すと共に、上部導電層５０に網掛けを施して表している。図２０は、図１９のＸＸ−ＸＸ線における断面構成を表し、図２１は、図１９のＸＸＩ−ＸＸＩ線における断面構成を表したものである。本実施の形態は、上記第１の実施の形態で説明した副導電層を、信号線５１に生じた断線部Ｂの修復に適用したものである。このことを除いては、本実施の形態に係る表示装置２は上記第１の実施の形態と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
【００６９】
下部導電層２０，ゲート絶縁膜３１，半導体層４０，上部導電層５０，保護絶縁膜３２，平坦化絶縁膜３３および画素電極７１は、第１の実施の形態と同様に構成されている。なお、図１９では、簡単のため、走査線２１には断線部Ｂが生じていない場合を表している。
【００７０】
信号線５１には、図１９に示したように、例えば左上の画素ＰＸＬに、断線部Ｂが生じている。この断線部Ｂは、副導電層６２により修復されている。なお、断線部Ｂは、図１９に示したように完全に信号線５１を切断するものに限らず、例えば、信号線５１を切断するには至らないが信号線５１の電気抵抗を著しく上昇させる程度の狭幅部も含む。
【００７１】
副導電層６２は、図２０および図２１に示したように、保護絶縁膜３２と平坦化絶縁膜３３との間に、信号線５１と同じ材料により構成され、信号線５１に接続されている。これにより、この表示装置２では、修復箇所の強度を高め、熱による基板１１の損傷を抑えることが可能となっている。本実施の形態では、信号線５１が、本開示における「主導電層」の一具体例に対応する。
【００７２】
具体的には、図２０および図２１に示したように、信号線５１と副導電層６２との間に位置する保護絶縁膜３２に、二つのコンタクトホールＶ１４，Ｖ１５が設けられている。副導電層６２は、このコンタクトホールＶ１４，Ｖ１５を介して信号線５１に接続されている。
【００７３】
コンタクトホールＶ１４，Ｖ１５は、信号線５１の断線部Ｂの両側の部分５１Ａ，５１Ｂに設けられている。副導電層６２は、断線部Ｂをまたいで、信号線５１の断線部Ｂの両側の部分５１Ａ，５１Ｂを繋いでいる。
【００７４】
コンタクトホールＶ１４，Ｖ１５は、互いに異なる画素ＰＸＬ内に設けられていてもよいし、同じ画素ＰＸＬ内に設けられていてもよい。図１９では、例えば、コンタクトホールＶ１４は、断線部Ｂが生じている左上の画素ＰＸＬ内に設けられ、コンタクトホールＶ１５は、断線部Ｂが生じている左上の画素ＰＸＬに隣接する右上の画素ＰＸＬ内に設けられている。
【００７５】
副導電層６２は、例えば図１９に示したように、半導体層４０上に配置されていてもよく、あるいは、第１の実施の形態と同様に半導体層４０を迂回して配置されていてもよい。
【００７６】
この表示装置２は、例えば、次のようにして製造することができる。
【００７７】
図２２ないし図３０は、表示装置２の製造方法を工程順に表したものである。まず、図２２ないし図２４に示したように、例えばスパッタリング法により、基板１１上に導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行う。これにより、基板１１に、走査線２１，ゲート電極２１Ｇおよび容量素子ＣＳの下部電極２２を含む下部導電層２０を形成する。
【００７８】
次いで、同じく図２２ないし図２４に示したように、例えばＰＥＣＶＤ法により、第１導電層２０上に、上述した無機絶縁膜よりなるゲート絶縁膜３１を形成する。
【００７９】
そののち、図２５ないし図２７に示したように、例えばＰＥＣＶＤ法により、走査線２１のゲート電極２１Ｇとなる部分の上に、半導体層４０を形成する。
【００８０】
続いて、同じく図２５ないし図２７に示したように、ゲート絶縁膜３１および半導体層４０の上に、例えば走査線２１と同様の成膜方法により、導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行う。これにより、信号線５１，ソース電極５１Ｓ，容量素子ＣＳの上部電極５２，ドレイン電極５２Ｄおよびパッチ部５３を含む上部導電層５０を形成する。ＴＦＴおよび容量素子ＣＳが形成される。
【００８１】
ここで、信号線５１には、膜剥がれや異物によるパターニング不良に起因して、図２５に示したように、断線部Ｂが生じるおそれがある。また、基板１１がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部Ｂが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が信号線５１の形成位置にあたってしまう可能性が高くなる。従って、光学検査または電気検査により、信号線５１の断線部Ｂの有無を調べ、断線部Ｂが生じていた場合にはその位置を特定する。
【００８２】
そののち、同じく図２５ないし図２７に示したように、上部導電層５０の上に、上述した材料よりなる保護絶縁膜３２を形成する。保護絶縁膜３２の形成方法は、第１の実施の形態と同様である。
【００８３】
保護絶縁膜３２を形成したのち、図２８ないし図３０に示したように、保護絶縁膜３２にコンタクトホールＶ１４，Ｖ１５を設ける。コンタクトホールＶ１４，Ｖ１５は、それぞれ、信号線５１の断線部Ｂの両側の部分５１Ａ，５１Ｂに達するように設ける。
【００８４】
続いて、同じく図２８ないし図３０に示したように、保護絶縁膜３２の上に、例えば信号線５１と同様の成膜方法により、信号線５１と同じ材料よりなる導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行う。これにより、信号線５１と同じ材料よりなる副導電層６２が形成され、コンタクトホールＶ１４，Ｖ１５を介して信号線５１に接続される。副導電層６２は、断線部Ｂをまたいで、信号線５１の断線部Ｂの両側の部分５１Ａ，５１Ｂを繋ぎ、断線部Ｂが修復される。
【００８５】
ここでは、副導電層６２が信号線５１と同じ材料により形成されているので、修復箇所の強度が高くなり、短絡や断線などの欠陥を抑えることが可能となる。
【００８６】
すなわち、従来のように導電性ペーストやレーザーＣＶＤにより修復を行った場合には、導電性ペースト箇所やレーザーＣＶＤ箇所が本来の構造部と比較して強度が低く、短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、副導電層６２が本来の構造部である信号線５１と同じ材料、同じ成膜方法により形成されており、信号線５１と同等の強度を有している。よって、プラスチック等の可撓性の基板１１によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーＣＶＤ箇所とは異なり、短絡や断線の増加を抑えることが可能となる。
【００８７】
更に、従来のレーザメルトまたはレーザＣＶＤを用いた断線および短絡の修正は、基板１１がガラスにより構成されている場合は可能であるが、基板１１がプラスチックにより構成されている場合には、プラスチックがレーザの熱により損傷を受けるため使用することができなかった。特に有色のプラスチックの場合には影響が大きかった。
【００８８】
一方、本実施の形態では、レーザを用いずに断線部Ｂを修復することが可能であり、熱による基板１１の損傷が抑えられる。特に、基板１１がプラスチックにより構成されている場合に好適である。
【００８９】
加えて、副導電層６２は、上述したように、本来の構造部である信号線５１と同じ材料、同じ成膜方法により形成されている。そのため、副導電層６２は、第１の実施の形態において図１６を参照して説明したように、コンタクトホールＶ１３（またはＶ１４）の側面を被覆していると共に、コンタクトホールＶ１３の底面において信号線２１と副導電層６２との二重層を構成することによって信号線５１と副導電層６２とが接続されている。これにより、抵抗が低く確実な接続が可能であり、さらにフレキシブル性（可撓性）が高いという利点を得ることが可能となる。
【００９０】
このようにして副導電層６２を形成したのち、図１９ないし図２１に示したように、副導電層６２および保護絶縁膜３２の上に、平坦化絶縁膜３３，および画素電極７１を含む最上部導電層７０を順に形成する。これにより、図３に示したＴＦＴアレイ１２が形成される。
【００９１】
最後に、図３に示したように、画素電極７１の上に表示層１３を形成し、この表示層１３の上に、対向電極１５を形成した透明基板１４を配置する。以上により、図１ないし図３，図１９ないし図２１に示した表示装置２が完成する。
【００９２】
この表示装置２では、第１の実施の形態と同様に、表示層１３において、画素電極７１と対向電極１５との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。
【００９３】
ここでは、保護絶縁膜３２と平坦化絶縁膜３３との間に、信号線５１と同じ材料よりなる副導電層６２が設けられ、この副導電層６２が信号線５１に接続されることにより断線部Ｂが修復されている。よって、断線部Ｂが生じて信号線５１に正常に電圧が印加されない場合でも、副導電層６２がバイパス配線となって、断線部Ｂ以降にも電圧が印加される。従って、断線部Ｂに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。
【００９４】
このように本実施の形態では、保護絶縁膜３２と平坦化絶縁膜３３との間に、信号線５１と同じ材料よりなる副導電層６２を設け、この副導電層６２を信号線５１に接続することにより断線部Ｂを修復するようにしている。よって、従来の導電性ペーストやレーザＣＶＤによる修復箇所に比べて、副導電層６２の強度を高め、折り曲げ変形に強くすることが可能となる。従って、従来のように導電性ペースト箇所やレーザＣＶＤ箇所において短絡、断線などの欠陥が増えることがなくなり、基板１１のフレキシブル性を十分に発揮させることが可能となる。
【００９５】
また、副導電層６２を信号線５１と同じ方法で、成膜、フォトリソグラフィによるパターニング、エッチング、剥離の一連のＴＦＴ製造工程により形成することが可能となる。よって、従来のようなレーザメルト工程やレーザＣＶＤ工程に伴う熱による基板１１の損傷を抑えることが可能となる。低温プロセスが必要とされるプラスチック等の可撓性基板よりなる基板１１に好適である。
【００９６】
更に、副導電層６２を、二層の絶縁膜（保護絶縁膜３２および平坦化絶縁膜３３）の間に設けるようにしたので、副導電層６２と信号線５１との間には保護絶縁膜３２が介在し、副導電層６２と信号線５１とが短絡してしまうおそれがなくなる。また、副導電層６２と画素電極７１との間には平坦化絶縁膜３３が介在し、副導電層６２と画素電極７１とが短絡してしまうおそれもなくなる。よって、配線どうしが交差する箇所でも断線部Ｂの修復が可能となり、副導電層６２の適用範囲が拡大される。例えば、上記実施の形態では、図１および図２に示した表示領域１０Ａ内の信号線５１の断線部Ｂを修復する場合について説明したが、副導電層６２は、信号線５１のみでなく、ドレイン配線、容量線、端子辺の引き出し配線、周辺配線、額縁領域１０Ｂ内の周辺回路（例えば内蔵型ゲートドライバやスキャナ回路）に生じた断線部の修復にも用いることが可能である。
【００９７】
（変形例２）
なお、上記実施の形態では、信号線５１に断線部Ｂが発生した場合、断線部Ｂの位置を特定し、その箇所に選択的に副導電層６２を設けて断線部Ｂを修復する場合について説明した。しかしながら、副導電層６２は、図３１に示したように、冗長設計あるいは予備配線として、ＴＦＴアレイ１２の信号線５１の全体にわたって、配置することも可能である。すなわち、副導電層６２は、信号線５１に沿ってｘ方向に延在すると共に、各画素ＰＸＬに設けられたコンタクトホールＶ１６を介して信号線５１に接続されていることも可能である。
【００９８】
特にプラスチックよりなる基板１１を用いた場合には、プラスチック表面の傷や段差などの局所的な不良の影響により、断線部Ｂが多数発生するおそれがある。そのため、欠陥検査により断線部Ｂの位置を特定するよりも、副導電層６２の形成を予め製造工程に組み込むほうが、製造効率や歩留まりを更に向上させることが可能となる。
【００９９】
（第３の実施の形態）
図３２は、本開示の第２の実施の形態に係る表示装置３における、ＴＦＴアレイ１２の下部導電層２０および上部導電層５０の平面構成を表したものである。図３２では、下部導電層２０に左下がりの斜線を施すと共に、上部導電層５０に網掛けを施して表している。図３３は、図３２のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線における断面構成を表し、図３４は、図３２のＸＸＸＩＶ−ＸＸＸＩＶ線における断面構成を表したものである。本実施の形態は、上記第２の実施の形態とは異なる構成の副導電層によって、信号線５１の断線部Ｂを修復したものである。このことを除いては、本実施の形態の表示装置３は、上記第２の実施の形態と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
【０１００】
下部導電層２０，ゲート絶縁膜３１，半導体層４０，上部導電層５０，保護絶縁膜３２，平坦化絶縁膜３３および画素電極７１は、第１の実施の形態と同様に構成されている。なお、図３２では、簡単のため、走査線２１には断線部Ｂが生じていない場合を表している。
【０１０１】
信号線５１には、図３２に示したように、例えば左上の画素ＰＸＬに、断線部Ｂが生じている。この断線部Ｂは、副導電層６３により修復されている。なお、断線部Ｂは、図３２に示したように完全に信号線５１を切断するものに限らず、例えば、信号線５１を切断するには至らないが信号線５１の電気抵抗を著しく上昇させる程度の狭幅部も含む。
【０１０２】
副導電層６３は、図３３および図３４に示したように、保護絶縁膜３２と平坦化絶縁膜３３との間に、信号線５１と同じ材料により構成され、信号線５１に接続されている。これにより、この表示装置３では、修復箇所の強度を高め、熱による基板１１の損傷を抑えることが可能となっている。本実施の形態では、信号線５１が、本開示における「主導電層」の一具体例に対応する。
【０１０３】
具体的には、図３３および図３４に示したように、信号線５１と副導電層６２との間に位置する保護絶縁膜３２に、一つのコンタクトホールＶ１７が設けられている。副導電層６３は、このコンタクトホールＶ１７を介して信号線５１に接続されている。
【０１０４】
コンタクトホールＶ１７は、信号線５１の断線部Ｂを含む領域に設けられている。副導電層６３は、コンタクトホールＶ１７内で断線部Ｂを埋め込むことにより、信号線５１の断線部Ｂの両側の部分５１Ａ，５１Ｂを繋いでいる。
【０１０５】
コンタクトホールＶ１７は、例えば、信号線５１に沿った細長い矩形の平面形状を有している。コンタクトホールＶ１７は必ずしも信号線５１と同じ形状・寸法である必要はなく、製造工程でのマスク位置合わせの余裕などを考慮して、信号線５１に合わせた平面形状（形状は信号線５１と同じであり、幅や長さなどの寸法は信号線５１よりも小さい）とされている。
【０１０６】
副導電層６３は、コンタクトホールＶ１７内において信号線５１と副導電層６３との二重配線を形成することにより、信号線５１の断線部Ｂを修復・補修するバイパス配線としての機能を有するものである。副導電層６３は、例えば、コンタクトホールＶ１７と同様に、信号線５１に沿った細長い矩形であり、コンタクトホールＶ１７の全体を塞ぐことが可能な寸法を有している。
【０１０７】
この表示装置３は、例えば、次のようにして製造することができる。
【０１０８】
図３５ないし図４３は、表示装置３の製造方法を工程順に表したものである。なお、第２の実施の形態と製造工程が重複する部分については、図２２ないし図２４を参照して説明する。
【０１０９】
まず、第２の実施の形態と同様にして、図２２ないし図２４に示した工程により、基板１１に、走査線２１，ゲート電極２１Ｇおよび容量素子ＣＳの下部電極２２を含む下部導電層２０を形成する。
【０１１０】
次いで、第２の実施の形態と同様にして、同じく図２２ないし図２４に示した工程により、第１導電層２０上にゲート絶縁膜３１を形成する。
【０１１１】
そののち、図３５ないし図３７に示したように、例えばＰＥＣＶＤ法により、走査線２１のゲート電極２１Ｇとなる部分の上に、半導体層４０を形成する。
【０１１２】
続いて、同じく図３５ないし図３７に示したように、ゲート絶縁膜３１および半導体層４０の上に、例えば走査線２１と同様の成膜方法により、導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行う。これにより、信号線５１，ソース電極５１Ｓ，容量素子ＣＳの上部電極５２，ドレイン電極５２Ｄおよびパッチ部５３を含む上部導電層５０を形成する。ＴＦＴおよび容量素子ＣＳが形成される。
【０１１３】
ここで、信号線５１には、膜剥がれや異物によるパターニング不良に起因して、図３５に示したように、断線部Ｂが生じるおそれがある。また、基板１１がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部Ｂが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が信号線５１の形成位置にあたってしまう可能性が高くなる。従って、光学検査または電気検査により、信号線５１の断線部Ｂの有無を調べ、断線部Ｂが生じていた場合にはその位置を特定する。
【０１１４】
そののち、同じく図３５ないし図３７に示したように、上部導電層５０の上に、上述した材料よりなる保護絶縁膜３２を形成する。保護絶縁膜３２の形成方法は、第１の実施の形態と同様である。
【０１１５】
保護絶縁膜３２を形成したのち、図３８ないし図４０に示したように、保護絶縁膜３２に、信号線５１の断線部Ｂが生じている部分の上に、信号線５１に沿った細長い矩形の平面形状のコンタクトホールＶ１７を設ける。
【０１１６】
保護絶縁膜３２にコンタクトホールＶ１７を設けたのち、図４１ないし図４３に示したように、保護絶縁膜３２の上に、例えば信号線５１と同様の成膜方法により、信号線５１と同じ材料よりなる導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行う。これにより、信号線５１と同じ材料よりなる副導電層６３が形成される。副導電層６３は、コンタクトホールＶ１７内で断線部Ｂを埋め込み、信号線５１の断線部Ｂの両側の部分５１Ａ，５１Ｂが副導電層６３によって繋がれ、断線部Ｂが修復される。
【０１１７】
ここでは、副導電層６２が信号線５１と同じ材料により形成されているので、修復箇所の強度が高くなり、短絡や断線などの欠陥を抑えることが可能となる。
【０１１８】
すなわち、従来のように導電性ペーストやレーザーＣＶＤにより修復を行った場合には、導電性ペースト箇所やレーザーＣＶＤ箇所が本来の構造部と比較して強度が低く、短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、副導電層６２が本来の構造部である信号線５１と同じ材料、同じ成膜方法により形成されており、信号線５１と同等の強度を有している。よって、プラスチック等の可撓性の基板１１によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーＣＶＤ箇所とは異なり、短絡や断線の増加を抑えることが可能となる。
【０１１９】
更に、従来のレーザメルトまたはレーザＣＶＤを用いた断線および短絡の修正は、基板１１がガラスにより構成されている場合は可能であるが、基板１１がプラスチックにより構成されている場合には、プラスチックがレーザの熱により損傷を受けるため使用することができなかった。特に有色のプラスチックの場合には影響が大きかった。
【０１２０】
一方、本実施の形態では、レーザを用いずに断線部Ｂを修復することが可能であり、熱による基板１１の損傷が抑えられる。特に、基板１１がプラスチックにより構成されている場合に好適である。
【０１２１】
加えて、副導電層６３は、上述したように、本来の構造部である信号線５１と同じ材料、同じ成膜方法により形成されている。そのため、副導電層６２は、第１の実施の形態において図１６を参照して説明したように、コンタクトホールＶ１７の側面を被覆していると共に、コンタクトホールＶ１７の底面において信号線５１と副導電層６３との二重層を構成することによって信号線５１と副導電層６３とが接続されている。これにより、抵抗が低く確実な接続が可能であり、さらにフレキシブル性（可撓性）が高いという利点を得ることが可能となる。
【０１２２】
このようにして副導電層６３を形成したのち、図３２ないし図３４に示したように、副導電層６３および保護絶縁膜３２の上に、平坦化絶縁膜３３，および画素電極７１を含む最上部導電層７０を順に形成する。これにより、図３に示したＴＦＴアレイ１２が形成される。
【０１２３】
最後に、図３に示したように、画素電極７１の上に表示層１３を形成し、この表示層１３の上に、対向電極１５を形成した透明基板１４を配置する。以上により、図１ないし図３，図３２ないし図３４に示した表示装置３が完成する。
【０１２４】
この表示装置３では、第１の実施の形態と同様に、表示層１３において、画素電極７１と対向電極１５との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。
【０１２５】
ここでは、保護絶縁膜３２に、信号線５１に沿った細長い矩形の平面形状のコンタクトホールＶ１７が設けられている。このコンタクトホールＶ１７は、副導電層６３により塞がれており、コンタクトホールＶ１７内で副導電層６３と信号線５１とが接している。よって、コンタクトホールＶ１７内は信号線５１と副導電層６３との二重配線となり、信号線５１の断線部Ｂが副導電層６３により修復されている。よって、断線部Ｂが生じて信号線５１に正常に電圧が印加されない場合でも、副導電層６３がバイパス配線となって、断線部Ｂ以降にも電圧が印加される。従って、断線部Ｂに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。
【０１２６】
このように本実施の形態では、保護絶縁膜３２にコンタクトホールＶ１７を設け、このコンタクトホールＶ１７内で、信号線５１と同じ材料よりなる副導電層６３により断線部Ｂを埋め込むようにしている。よって、従来の導電性ペーストやレーザＣＶＤによる修復箇所に比べて、副導電層６３の強度を高め、折り曲げ変形に強くすることが可能となる。従って、従来のように導電性ペースト箇所やレーザーＣＶＤ箇所において短絡、断線などの欠陥が増えることがなくなり、基板１１のフレキシブル性を十分に発揮させることが可能となる。
【０１２７】
また、副導電層６３を信号線５１と同じ方法で、成膜、フォトリソグラフィによるパターニング、エッチング、剥離の一連のＴＦＴ製造工程により形成することが可能となる。よって、従来のようなレーザメルト工程やレーザＣＶＤ工程に伴う熱による基板１１の損傷を抑えることが可能となる。低温プロセスが必要とされるプラスチック等の可撓性基板よりなる基板１１に好適である。
【０１２８】
また、副導電層６３を、二層の絶縁膜（保護絶縁膜３２および平坦化絶縁膜３３）の間に設けるようにしたので、副導電層６３と信号線５１との間には保護絶縁膜３２が介在し、副導電層６３と信号線５１とが短絡してしまうおそれがなくなる。また、副導電層６３と画素電極７１との間には平坦化絶縁膜３３が介在し、副導電層６３と画素電極７１とが短絡してしまうおそれもなくなる。よって、配線どうしが交差する箇所でも断線部Ｂの修復が可能となり、副導電層６３の適用範囲が拡大される。例えば、上記実施の形態では、図１および図２に示した表示領域１０Ａ内の信号線５１の断線部Ｂを修復する場合について説明したが、副導電層６１は、信号線５１のみでなく、ドレイン配線、容量線、端子辺の引き出し配線、周辺配線、額縁領域１０Ｂ内の周辺回路（例えば内蔵型ゲートドライバやスキャナ回路）に生じた断線部の修復にも用いることが可能である。
【０１２９】
（変形例３）
なお、上記実施の形態では、信号線５１に断線部Ｂが発生した場合、断線部Ｂの位置を特定し、その箇所に選択的にコンタクトホールＶ１７および副導電層６３を設けて断線部Ｂを修復する場合について説明した。しかしながら、コンタクトホールＶ１７および副導電層６３は、図４４に示したように、冗長設計あるいは予備配線として、ＴＦＴアレイ１２の信号線５１の全体にわたって、配置することも可能である。すなわち、コンタクトホールＶ１７は、例えば、走査線２１と信号線５１との交差部を回避して、信号線５１が走査線２１と重ならず単独で設けられている領域に、各画素ＰＸＬに分かれて設けられている。副導電層６３は、例えば、図４４に示したように、コンタクトホールＶ１７のみに設けられていてもよいし、あるいは、図示しないが、信号線５１に沿ってｘ方向に延在していてもよい。
【０１３０】
特にプラスチックよりなる基板１１を用いた場合には、プラスチック表面の傷や段差などの局所的な不良の影響により、断線部Ｂが多数発生するおそれがある。そのため、欠陥検査により断線部Ｂの位置を特定するよりも、コンタクトホールＶ１７および副導電層６３の形成を予め製造工程に組み込むほうが、製造効率や歩留まりを更に向上させることが可能となる。
【０１３１】
（変形例４）
図４５は、本開示の変形例４に係る表示装置４における、ＴＦＴアレイ１２の下部導電層２０および上部導電層５０の平面構成を表したものである。図４５では、下部導電層２０に左下がりの斜線を施すと共に、上部導電層５０に網掛けを施して表している。図４６は、図４５のＸＸＸＸＶＩ−ＸＸＸＸＶＩ線における断面構成を表し、図４７は、図４５のＸＸＸＸＶＩＩ−ＸＸＸＸＶＩＩ線における断面構成を表したものである。本実施の形態は、第１および第２の実施の形態の組合せ、すなわち、走査線２１および信号線５１の両方に断線部Ｂが発生している場合の副導電層の構成に関するものである。このことを除いては、この表示装置４は、上記第１および第２の実施の形態と同様の構成、作用および効果を有し、上記第１および第２の実施の形態と同様にして製造することができる。よって、対応する構成要素には同一の符号を付して説明する。
【０１３２】
下部導電層２０，ゲート絶縁膜３１，半導体層４０，上部導電層５０，平坦化絶縁膜３３および画素電極７１は、第１の実施の形態と同様に構成されている。
【０１３３】
走査線２１には、図４５に示したように、例えば右下の画素ＰＸＬに、断線部Ｂが生じている。走査線２１の断線部Ｂは、第１の実施の形態と同様に、副導電層６１により修復されている。一方、信号線５１には、同じく図４５に示したように、例えば左上の画素ＰＸＬに、断線部Ｂが生じている。信号線５１の断線部Ｂは、第２の実施の形態と同様に、副導電層６２により修復されている。なお、断線部Ｂは、図４５に示したように完全に走査線２１または信号線５１を切断するものに限らず、例えば、走査線２１または信号線５１を切断するには至らないが走査線２１または信号線５１の電気抵抗を著しく上昇させる程度の狭幅部も含む。
【０１３４】
保護絶縁膜３２は、例えば、第１保護絶縁膜３２Ａと第２保護絶縁膜３２Ｂとの２層構造を有している。第１保護絶縁膜３２Ａおよび第２保護絶縁膜３２Ｂの構成材料は、第１の実施の形態で説明した保護絶縁膜３２の構成材料と同様である。
【０１３５】
副導電層６１は、第１保護絶縁膜３２Ａと第２保護絶縁膜３２Ｂとの間に設けられている。副導電層６２は、第２保護絶縁膜３２Ｂと平坦化絶縁膜３３との間に設けられている。副導電層６１と副導電層６２との間には、第２保護絶縁膜３２Ｂが介在しているので、副導電層６１と副導電層６２とが短絡してしまうおそれがなくなる。よって、副導電層６１，６２どうしが交差する箇所でも断線部Ｂの修復が可能となり、副導電層６１，６２の適用範囲が拡大される。
【０１３６】
（適用例）
続いて、図４８ないし図５９を参照して、上記実施の形態に係る表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話やスマートフォン等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【０１３７】
（モジュール）
上記実施の形態の表示装置は、例えば、図４８に示したようなモジュールとして、後述する適用例１〜７などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の額縁領域１０Ｂに、配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）８１が設けられていてもよい。
【０１３８】
（適用例１）
図４９および図５０はそれぞれ、上記実施の形態の表示装置が適用される電子ブック２１０の外観を表したものである。この電子ブック２１０は、例えば、表示部２１１および非表示部２１２を有しており、この表示部２１１が上記実施の形態の表示装置により構成されている。
【０１３９】
（適用例２）
図５１および図５２は、上記実施の形態の表示装置が適用されるスマートフォン２２０の外観を表したものである。このスマートフォン２２０は、例えば、表側に表示部２２１および操作部２２２を有し、裏側にカメラ２２３を有しており、この表示部２２１が上記実施の形態の表示装置により構成されている。
【０１４０】
（適用例３）
図５３は、上記実施の形態の表示装置が適用されるテレビジョン装置２３０の外観を表したものである。このテレビジョン装置２３０は、例えば、フロントパネル２３１およびフィルターガラス２３２を含む映像表示画面部２３３を有しており、この映像表示画面部２３３は、上記実施の形態の表示装置により構成されている。
【０１４１】
（適用例４）
図５４および図５５は、上記実施の形態の表示装置が適用されるデジタルカメラ２４０の外観を表したものである。このデジタルカメラ２４０は、例えば、フラッシュ用の発光部２４１、表示部２４２、メニュースイッチ２４３およびシャッターボタン２４４を有しており、この表示部２４２が上記実施の形態の表示装置により構成されている。
【０１４２】
（適用例５）
図５６は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータ２５０の外観を表したものである。このノート型パーソナルコンピュータ２５０は、例えば、本体２５１，文字等の入力操作のためのキーボード２５２および画像を表示する表示部２５３を有しており、この表示部２５３が上記実施の形態の表示装置により構成されている。
【０１４３】
（適用例６）
図５７は、上記実施の形態の表示装置が適用されるビデオカメラ２６０の外観を表したものである。このビデオカメラは、例えば、本体部２６１，この本体部２６１の前方側面に設けられた被写体撮影用のレンズ２６２，撮影時のスタート／ストップスイッチ２６３および表示部２６４を有している。そして、この表示部２６４が上記実施の形態の表示装置により構成されている。
【０１４４】
（適用例７）
図５８および図５９は、上記実施の形態の表示装置が適用される携帯電話機２７０の外観を表したものである。この携帯電話機２７０は、例えば、上側筐体２７１と下側筐体２７２とを連結部（ヒンジ部）２７３で連結したものであり、ディスプレイ２７４，サブディスプレイ２７５，ピクチャーライト２７６およびカメラ２７７を有している。ディスプレイ２７４またはサブディスプレイ２７５が、上記実施の形態の表示装置により構成されている。
【０１４５】
以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態では、ＴＦＴアレイ１２の走査線２１の断線部Ｂまたは信号線５１の断線部Ｂの修復を例として説明したが、本開示は、ＴＦＴを設けず単に配線を交差させる場合にも適用可能である。
【０１４６】
また、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【０１４７】
更に、上記実施の形態では、表示装置１およびＴＦＴアレイ１２の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。例えば、ソース電極５１Ｓおよびドレイン電極５２Ｄは、図６に示したように半導体層４０上に直接設けられていてもよいが、必要に応じて層間絶縁膜（図示せず）の接続孔（図示せず）を介して半導体層４０に接続されていてもよい。
【０１４８】
加えて、本開示は、表示層１３が電気泳動型表示体により構成されている場合について説明したが、表示層１３は、有機ＥＬ（Electroluminescence）、液晶、無機ＥＬ、またはエレクトロデポジション型もしくエレクトロクロミック型の表示体などの他の表示体により構成されていることも可能である。
【０１４９】
なお、本技術は以下のような構成を取ることも可能である。
（１）
可撓性基板よりなる基板と、
前記基板に設けられた複数の絶縁膜と、
前記基板と前記複数の絶縁膜との間、または前記複数の絶縁膜の二層間に設けられた主導電層と、
前記複数の絶縁膜の前記主導電層とは異なる二層間に、前記主導電層と同じ材料により構成され、前記主導電層に接続された副導電層と
を備えた薄膜トランジスタアレイ。
（２）
前記複数の絶縁膜のうち前記主導電層と前記副導電層との間に位置する層には、コンタクトホールが設けられており、
前記副導電層は、前記コンタクトホールの側面を被覆していると共に、前記コンタクトホールの底面において前記主導電層と前記副導電層との二重層を構成している
前記（１）記載の薄膜トランジスタアレイ。
（３）
前記主導電層は、断線部を有しており、
前記コンタクトホールは、前記主導電層の前記断線部の両側の部分に設けられ、
前記副導電層は、前記断線部をまたいで、前記主導電層の前記断線部の両側の部分を繋いでいる
前記（２）記載の薄膜トランジスタアレイ。
（４）
前記主導電層は、断線部を有しており、
前記コンタクトホールは、前記断線部を含む領域に設けられ、
前記副導電層は、前記開口内で前記断線部を埋め込んでいる
前記（２）記載の薄膜トランジスタアレイ。
（５）
前記副導電層は、前記主導電層の全体にわたって配置されている
前記（１）ないし（４）のいずれか１項に記載の薄膜トランジスタアレイ。
（６）
可撓性基板よりなる基板に、複数の絶縁膜を形成すると共に、前記基板と前記複数の絶縁膜との間、または前記複数の絶縁膜の二層間に、主導電層を形成する工程と、
前記複数の絶縁膜の前記主導電層とは異なる二層間に、前記主導電層と同じ材料および同じ方法により副導電層を形成し、前記副導電層を前記主導電層に接続する工程と
を含む薄膜トランジスタアレイの製造方法。
（７）
前記複数の絶縁膜のうち前記主導電層と前記副導電層との間に位置する層に、コンタクトホールを設け、
前記副導電層を、前記コンタクトホールの側面を被覆させると共に、前記コンタクトホールの底面において前記主導電層と前記副導電層との二重層を構成させる
前記（６）記載の薄膜トランジスタアレイの製造方法。
（８）
前記主導電層の断線部を調べる工程を含み、
前記コンタクトホールを、前記主導電層の前記断線部の両側の部分に設け、
前記副導電層により、前記断線部をまたいで、前記主導電層の前記断線部の両側の部分を繋ぐ
前記（７）記載の薄膜トランジスタアレイの製造方法。
（９）
前記主導電層の断線部を調べる工程を含み、
前記コンタクトホールを、前記断線部を含む領域に設け、
前記補助導電層により、前記コンタクトホール内で前記断線部を埋め込む
前記（７）記載の薄膜トランジスタアレイの製造方法。
（１０）
前記副導電層を、前記主導電層の全体にわたって配置する
前記（６）ないし（９）のいずれか１項に記載の薄膜トランジスタアレイの製造方法。
（１１）
薄膜トランジスタアレイと、表示層とを有し、
前記薄膜トランジスタアレイは、
可撓性基板よりなる基板と、
前記基板に設けられた複数の絶縁膜と、
前記基板と前記複数の絶縁膜との間、または前記複数の絶縁膜の二層間に設けられた主導電層と、
前記複数の絶縁膜の前記主導電層とは異なる二層間に、前記主導電層と同じ材料により構成され、前記主導電層に接続された副導電層と
を備えた表示装置。
【符号の説明】
【０１５０】
１〜４…表示装置、１１…基板、１２…ＴＦＴアレイ、１３…表示層、１４…透明基板、１５…対向電極、２０…下部導電層、２１…走査線、２１Ｇ…ゲート電極、２２…下部電極、３１…ゲート絶縁膜、３２…保護絶縁膜、３２Ａ…第１保護絶縁膜、３２Ｂ…第２保護絶縁膜、３３…平坦化絶縁膜、４０…半導体層、５０…上部導電層、５１…信号線、５１Ｓ…ソース電極、５２…上部電極、５２Ｄ…ドレイン電極、６１，６２，６３…副導電層、６４…開口、７０…最上部導電層、７１…画素電極、ＣＳ…容量素子。
【図１】
2013254085.tif 000003
【図２】
2013254085.tif 000004
【図３】
2013254085.tif 000005
【図４】
2013254085.tif 000006
【図５】
2013254085.tif 000007
【図６】
2013254085.tif 000008
【図７】
2013254085.tif 000009
【図８】
2013254085.tif 000010
【図９】
2013254085.tif 000011
【図１０】
2013254085.tif 000012
【図１１】
2013254085.tif 000013
【図１２】
2013254085.tif 000014
【図１３】
2013254085.tif 000015
【図１４】
2013254085.tif 000016
【図１５】
2013254085.tif 000017
【図１６】
2013254085.tif 000018
【図１７】
2013254085.tif 000019
【図１８】
2013254085.tif 000020
【図１９】
2013254085.tif 000021
【図２０】
2013254085.tif 000022
【図２１】
2013254085.tif 000023
【図２２】
2013254085.tif 000024
【図２３】
2013254085.tif 000025
【図２４】
2013254085.tif 000026
【図２５】
2013254085.tif 000027
【図２６】
2013254085.tif 000028
【図２７】
2013254085.tif 000029
【図２８】
2013254085.tif 000030
【図２９】
2013254085.tif 000031
【図３０】
2013254085.tif 000032
【図３１】
2013254085.tif 000033
【図３２】
2013254085.tif 000034
【図３３】
2013254085.tif 000035
【図３４】
2013254085.tif 000036
【図３５】
2013254085.tif 000037
【図３６】
2013254085.tif 000038
【図３７】
2013254085.tif 000039
【図３８】
2013254085.tif 000040
【図３９】
2013254085.tif 000041
【図４０】
2013254085.tif 000042
【図４１】
2013254085.tif 000043
【図４２】
2013254085.tif 000044
【図４３】
2013254085.tif 000045
【図４４】
2013254085.tif 000046
【図４５】
2013254085.tif 000047
【図４６】
2013254085.tif 000048
【図４７】
2013254085.tif 000049
【図４８】
2013254085.tif 000050
【図４９】
2013254085.tif 000051
【図５０】
2013254085.tif 000052
【図５１】
2013254085.tif 000053
【図５２】
2013254085.tif 000054
【図５３】
2013254085.tif 000055
【図５４】
2013254085.tif 000056
【図５５】
2013254085.tif 000057
【図５６】
2013254085.tif 000058
【図５７】
2013254085.tif 000059
【図５８】
2013254085.tif 000060
【図５９】
2013254085.tif 000061