(57)【要約】【課題】  ＥＳＤ保護用のＮ型のＭＯＳトランジスタの局所的なバイポーラ動作によって発生した熱を拡散し、ＥＳＤ保護用のＮ型のＭＯＳトランジスタ全体を均一に動作させることを目的とする。【解決手段】  ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域には、局所的なトランジスタ動作により発生した熱を効率よく伝導して放熱させるための深堀コンタクト領域が接続されている半導体装置とした。【選択図】  図１
2013153018.tif 000002
【特許請求の範囲】
【請求項１】
内部回路領域に少なくとも内部素子のＮ型ＭＯＳトランジスタを有し、外部接続端子と前記内部回路領域との間に、前記内部素子のＮ型ＭＯＳトランジスタやその他の内部素子をＥＳＤによる破壊から保護するためのＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域には、局所的なトランジスタ動作により発生した熱を効率よく伝導して放熱させるための深堀コンタクト領域が配置され、前記外部接続端子と前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタとを電気的接続するための配線と前記ドレイン領域とが、前記深堀コンタクト領域を介して接続されている半導体装置。
【請求項２】
前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域には、局所的なトランジスタ動作により発生した熱を効率よく伝導して放熱させるための深堀コンタクト領域が配置され、放熱領域が前記深堀コンタクト領域を介して前記ドレイン領域と接続されている、請求項１記載の半導体装置。
【請求項３】
前記放熱領域は、前記外部接続端子と前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタとを電気的接続する配線と同一材料からなる請求項２記載の半導体装置。
【請求項４】
前記放熱領域は、前記外部接続端子と前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタとを電気的接続する配線とは異なる領域で、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域と前記深堀コンタクト領域を介して接続されている請求項２記載の半導体装置。
【請求項５】
前記放熱領域と前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域とが前記深堀コンタクト領域を介して接続されている位置は、前記配線が前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域と電気的な接続をする領域よりもゲート電極に近い場所に配置されている請求項４記載の半導体装置。
【請求項６】
前記放熱領域は、複数層の金属層により形成されている請求項４記載の半導体装置。
【請求項７】
前記放熱領域は、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタの複数のドレイン領域と互いに接続している請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部接続端子と内部回路領域との間に前記内部回路領域に形成された内部素子をＥＳＤによる破壊から保護するために形成された、ＥＳＤ保護素子を有する半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳ型トランジスタを有する半導体装置では、外部接続用のＰＡＤからの静電気による内部回路の破壊を防止するためのＥＳＤ保護素子として、Ｎ型ＭＯＳトランジスタのゲート電位をグランド（Ｖｓｓ）に固定してオフ状態として設置する、いわゆるオフトランジスタが知られている。
【０００３】
内部回路素子のＥＳＤ破壊を防止するために、できる限り多くの割合の静電気パルスをオフトランジスタに引き込みつつ内部回路素子には伝播させない、あるいは早く大きな静電気パルスを遅く小さな信号に変化させてから伝えるようにすることが重要になる。
【０００４】
また、オフトランジスタは、他ロジック回路などの内部回路を構成するＭＯＳ型トランジスタと異なり、一時に引き込んだ多量の静電気による電流を流しきる必要があるため、数百ミクロンレベルの大きなトランジスタ幅（Ｗ幅）にて設定されることが多い。
このためオフトランジスタの占有面積は大きく、特に小さなＩＣチップではＩＣ全体のコストアップ原因となるという問題点を有していた。
【０００５】
また、オフトランジスタは複数のドレイン領域、ソース領域、ゲート電極を櫛形に組み合わせた形態を取ることが多いが、複数のトランジスタを組み合わせた構造をとることにより、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ全体で均一な動作をさせることは難しく、例えば外部接続端子からの距離が近い部分に電流集中が起こり、本来のＥＳＤ保護機能を十分に発揮できずに破壊してしまうことがあった。
【０００６】
この改善策として、オフトランジスタ全体で均一に電流を流すようにするために特にドレイン領域上のコンタクトホールとゲート電極との距離を大きくとることが有効である。
外部接続端子からの距離に応じて、外部接続端子からの距離が遠いほど小さくして、トランジスタの動作を速める工夫をした例も提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−４５８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、オフトランジスタの占有面積を小さくしようとしてＷ幅を小さくすると、十分な保護機能を果たせなくなってしまい。また改善例では、ドレイン領域における、コンタクトからゲート電極までの距離を調整することにより、局所的にトランジスタ動作速度を調整するものであるが、ドレイン領域の幅の縮小化に伴って所望のコンタクトからゲート電極までの距離を確保できない、また、局所的なトランジスタ動作が始まると電流が流れた領域が局所的に発熱し、高温になった領域ではバイポーラ動作に正の帰還がかかる状態となり、ますます局所的な動作が進行して保護素子が十分な保護機能を果たす前に破壊してしまうという問題点を有していた。
【課題を解決するための手段】
【０００９】
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
内部回路領域に少なくとも内部素子のＮ型ＭＯＳトランジスタを有し、外部接続端子と前記内部回路領域との間に、前記内部素子のＮ型ＭＯＳトランジスタやその他の内部素子をＥＳＤによる破壊から保護するためのＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域には、局所的なトランジスタ動作により発生した熱を効率よく伝導して放熱させるための深堀コンタクト領域が配置され、前記ドレイン領域と前記外部接続端子と前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタとを電気的接続する配線とは、前記深堀コンタクト領域を介して接続されている半導体装置とした。
【００１０】
また、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域には、局所的なトランジスタ動作により発生した熱を効率よく伝導して放熱させるための深堀コンタクト領域が配置され、放熱領域が前記深堀コンタクト領域を介して前記ドレイン領域と接続されている、半導体装置とした。
【発明の効果】
【００１１】
これらの手段によって、占有面積の増加を極力抑えながら、局所的なトランジスタ動作が始まって電流が流れた領域が局所的に発熱した際に、放熱領域により速やかに放熱されるため、高温によるバイポーラ動作への正の帰還を防止することが可能となり、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの局所的な電流集中を防止することができ、十分なＥＳＤ保護機能を持たせたＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の半導体装置のＥＳＤ保護用のＮ型ＭＯＳトランジスタの第１の実施例を示す模式的断面図である。
【図２】本発明の半導体装置のＥＳＤ保護用のＮ型ＭＯＳトランジスタの第２の実施例を示す模式的断面図である。
【図３】本発明の半導体装置のＥＳＤ保護用のＮ型ＭＯＳトランジスタの第３の実施例を示す模式的断面図である。
【発明を実施するための形態】
【００１３】
以下では発明を実施するための形態を実施例により図面を用いて説明する。
【実施例１】
【００１４】
図１は、本発明の半導体装置のＥＳＤ保護用のＮ型ＭＯＳトランジスタの第１の実施例を示す模式的断面図である。
第１導電型半導体基板としてのＰ型のシリコン基板１０１上には、一対のＮ型の高濃度不純物領域からなるソース領域２０１とドレイン領域２０２が形成されており、その他の素子との間にはシャロートレンチアイソレーションによるトレンチ分離領域３０１が形成されて絶縁分離されている。
【００１５】
ソース領域２０１とドレイン領域２０２の間のＰ型のシリコン基板１０１によるチャネル領域の上部にはシリコン酸化膜などからなるゲート絶縁膜４０１を介してポリシリコン膜などからなるゲート電極４０２が形成される。
ここで、ドレイン領域２０２には、深堀コンタクト領域２０３が設けられ、アルミニウムなどによる配線７０１が、深堀コンタクト領域２０３を介してドレイン領域２０２と接続されている。
これらの構造により本発明によるＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１が形成されている。
【００１６】
このような構造をとることによって、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１のドレイン領域２０２に外部端子から大きな静電気が印加されて、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の一部がバイポーラ動作に入った場合に、バイポーラ動作による電流によってドレイン領域２０２の一部が発熱するが、ドレイン領域２０２の配線７０１が通常のコンタクト領域と比べて、深い位置まで入り込んだ深堀コンタクト領域２０３を介してドレイン領域７０１と接続しているため、発生した熱を速やかに逃がすことができる。
【００１７】
そのため、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の局所的な温度の上昇を抑えることができ、温度の上昇によるバイポーラ動作への正の帰還作用を防止することが可能となるためＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の局所的な電流集中を防止することができ、十分なＥＳＤ保護機能を持たせたＥＳＤ保護素子を得ることができる
【実施例２】
【００１８】
図２は、本発明の半導体装置のＥＳＤ保護用のＮ型ＭＯＳトランジスタの第２の実施例を示す模式的断面図である。
第１導電型半導体基板としてのＰ型のシリコン基板１０１上には、一対のＮ型の高濃度不純物領域からなるソース領域２０１とドレイン領域２０２が形成されており、その他の素子との間にはシャロートレンチアイソレーションによるトレンチ分離領域３０１が形成されて絶縁分離されている。
【００１９】
ソース領域２０１とドレイン領域２０２の間のＰ型のシリコン基板１０１によるチャネル領域の上部にはシリコン酸化膜などからなるゲート絶縁膜４０１を介してポリシリコン膜などからなるゲート電極４０２が形成される。ここで、ドレイン領域２０２には、深堀コンタクト領域２０３が設けられ、アルミニウムなどによる配線７０１の他に配線７０１と同一材料によって形成された放熱領域８０１が深堀コンタクト領域２０３を介して接続されている。ドレイン領域２０２と放熱領域８０１は、ドレイン領域２０２と配線７０１が接続された位置に比べて、ゲート電極４０２に近い位置で互いに接続されている。
【００２０】
これらの構造により本発明によるＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１が形成されている。
このような構造をとることによって、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１のドレイン領域２０２に外部端子から大きな静電気が印加されて、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の一部がバイポーラ動作に入った場合に、バイポーラ動作による電流によってドレイン領域２０２の一部が発熱するが、ドレイン領域２０２の配線７０１との接続部よりもゲート電極に近い部分に放熱領域８０１が接続されているため、速やかに発生した熱を逃がすことができる。
【００２１】
そのため、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の局所的な温度の上昇を抑えることができ、温度の上昇によるバイポーラ動作への正の帰還作用を防止することが可能となるためＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の局所的な電流集中を防止することができ、十分なＥＳＤ保護機能を持たせたＥＳＤ保護素子を得ることができる。
図２に示した第１の実施例では、より製造工程が簡略にできる場合の例として放熱領域８０１が配線７０１と同一材料である場合を示したが、必ずしも同一材料である必要はない。
【００２２】
また、ドレイン領域２０２と放熱領域８０１は、ドレイン領域２０２と配線７０１が接続された領域に比べて、ゲート電極４０２に近い領域にて接続されている例を示したが、ドレイン領域２０２の面積をより小さくしたい要望が強い場合には、ドレイン領域２０２と放熱領域８０１の接続部と、ドレイン領域２０２と配線７０１が接続部を同一の箇所としても良い。
【実施例３】
【００２３】
図３は、本発明の半導体装置のＥＳＤ保護用のＮ型ＭＯＳトランジスタの第３の実施例を示す模式的断面図である。
図２に示した第２の実施例と異なる点は、配線７０１と異なる金属層からなる放熱領域８０１が配線７０１の上方に接続配置されている点である。
【００２４】
ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１のドレイン領域２０２に外部端子から大きな静電気が印加されて、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の一部がバイポーラ動作に入った場合に、バイポーラ動作による電流によってドレイン領域２０２の一部が発熱するが、発生した熱はドレイン領域２０２の配線７０１を介して放熱領域８０１へ拡散し速やかに逃がすことができる。
【００２５】
図３の例では簡単のため、配線７０１と異なる一つの金属層を放熱領域８０１として用いた例を示したが、２層以上の複数層の金属層を用いて放熱領域８０１を形成するとさらに放熱効果が向上し有効である。
【００２６】
なお、簡便のため実施例２および実施例３では一対のソース領域２０１とドレイン領域２０２を有する一つのＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１のみを図示して説明を行ったが、実際のＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１には複数のソース領域２０１とドレイン領域２０２が形成されており、放熱領域８０１は全てのドレイン領域２０２と互いに接続されている。
【００２７】
このような構造をとることにより、部分的なバイポーラ動作で発生した熱を速やかに拡散、放熱するとともに、全てのドレイン領域２０２の温度を略一定に保つことができるため、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１全体の均一な動作がより推進される。
【００２８】
実施例１〜実施例３では、素子分離にシャロートレンチ分離を用いたトレンチ分離領域３０１を用いた例を示したが、これに限るものではなく、ＬＯＣＯＳ分離その他の分離方法の場合にも、同様に適用可能である。また、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１は、コンベンショナル構造の場合を示したが、必要に応じてＤＤＤ構造やオフセットドレイン構造であっても構わない。
【００２９】
これらの手段によって、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の一部分で発生したバイポーラ電流による発熱を局所に留めることなく速やかに放熱することができるため、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の局所だけに電流が集中することを防止でき、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の全体で偏りなく均一に大きな電流を流すことができるようになり、外部から大量の電流やパルスが印加された場合にも、ＥＳＤ保護素子としての機能を十分に発揮することができる半導体装置を得ることができる。
【符号の説明】
【００３０】
１０１  Ｐ型のシリコン基板
２０１  ソース領域
２０２  ドレイン領域
２０３  深堀コンタクト領域
３０１  トレンチ分離領域
４０１  ゲート酸化膜
４０２  ゲート電極
６０１  ＥＳＤ保護用のＮ型のＭＯＳトランジスタ
７０１  配線
８０１  放熱領域
【図１】
2013153018.tif 000003
【図２】
2013153018.tif 000004
【図３】
2013153018.tif 000005