(57)【要約】【課題】  複数の縦型トランジスタを接続した構造でも、個々のピラーに設けられたトランジスタの特性を安定化させることが可能な半導体装置を提供する。【解決手段】本発明の半導体装置１００は、シリコン基板１から立ち上がるように設けられ、シリコン基板１の端部にピラー下部拡散層９を有する複数の縦型トランジスタ５０と、シリコン基板１から立ち上がるように設けられ、複数の縦型トランジスタ５０のピラー下部拡散層９に接続されるメタルコンタクトプラグ３１を有し、複数の縦型トランジスタ５０は、メタルコンタクトプラグ３１の周囲に均等配置され、メタルコンタクトプラグ３１を共有している。【選択図】      図１
2013153133.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板から立ち上がるように設けられ、前記半導体基板側の端部に拡散層を有する複数の縦型トランジスタと、
前記半導体基板から立ち上がるように設けられ、複数の前記縦型トランジスタの前記拡散層に接続される導電プラグと、
を有し、
複数の前記縦型トランジスタは、前記導電プラグの周囲に均等配置され、前記拡散層および前記導電プラグを共有している、半導体装置。
【請求項２】
前記縦型トランジスタは、
半導体基板から立ち上がるように設けられ、チャネル部を有する半導体ピラーと、
複数の前記半導体ピラーの側面に設けられたゲート絶縁層およびゲート電極と、
複数の前記半導体ピラーの上端に設けられ、ソースまたはドレインの一方となる上部拡散層と、
複数の前記半導体ピラーの下端に設けられ、ソースまたはドレインの他方となる下部拡散層と、
を有し、
前記導電プラグは、前記下部拡散層に接続される下部拡散層側コンタクトプラグであり、
複数の前記縦型トランジスタは、前記下部拡散層と前記下部拡散層側コンタクトプラグを共有するように設けられ、かつ各々の前記半導体ピラーが前記下部拡散層側コンタクトプラグの周囲に均等配置されている、請求項１記載の半導体装置。
【請求項３】
前記半導体ピラーは、前記下部拡散層側コンタクトプラグの周囲を囲むように均等配置されている、請求項２記載の半導体装置。
【請求項４】
複数の前記半導体ピラーは、平面視において、前記下部拡散層側コンタクトプラグとの距離が最も近いものと最も遠いものの差が２倍以内である、請求項２または３のいずれか一項に記載の半導体装置。
【請求項５】
前記半導体ピラーは、前記下部拡散層側コンタクトプラグの周囲を「凹」形状に囲むように均等配置されている、請求項２〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記下部拡散層側コンタクトプラグは複数設けられ、
前記半導体ピラーは、「凹」形状を複数組み合わせた配置形状を有し、
前記下部拡散層側コンタクトプラグは個々の前記「凹」形状に囲まれるように配置されている、請求項５に記載の半導体装置。
【請求項７】
前記半導体ピラーは、平面上の配置形状が「凹」形状を２つ組み合わせた配置形状であり、
前記下部拡散層側コンタクトプラグは、２つの前記「凹」形状のそれぞれに囲まれるように設けられている、請求項６に記載の半導体装置。
【請求項８】
前記複数の半導体ピラーの側面に設けられた前記ゲート電極は、各々の前記半導体ピラーの間において相互に接続され、前記複数の半導体ピラーに共有される１つのゲート電極を構成する請求項２に記載の半導体装置。
【請求項９】
前記半導体基板から立ち上がるように設けられ、複数の前記縦型トランジスタの前記ゲート電極に接続される給電用ゲート電極を側面に有するダミーピラーが配置される、請求項８に記載の半導体装置。
【請求項１０】
前記複数の半導体ピラーが配置される活性領域と、前記活性領域を囲む素子分離領域をさらに備え、前記活性領域と前記素子分離領域とに跨る位置にダミーピラーが配置され、前記ダミーピラーは、その側面に給電用ゲート電極を有し、前記ゲート電極と前記給電用ゲート電極とは前記ダミーピラーと前記ダミーピラーに最近接する前記半導体ピラーの間において接続されている請求項９に記載の半導体装置。
【請求項１１】
前記ダミーピラーは、前記活性領域に立設される第１ダミーピラーと、前記素子分離領域に立設される第２ダミーピラーと、からなり、前記第１ダミーピラーの一側面と前記第２ダミーピラーの一側面が接触する合体ピラーで構成される、請求項９に記載の半導体装置。
【請求項１２】
前記第１ダミーピラーの前記一側面の反対側に位置する他の一側面が、前記最近接の半導体ピラーの側面に対向している、請求項１０に記載の半導体装置
【請求項１３】
複数の前記上部拡散層は互いに接続され、複数の前記縦型トランジスタが並列接続されている、請求項２に記載の半導体装置。
【請求項１４】
前記半導体ピラーは、完全空乏化が可能な太さである、請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、トランジスタの微細化の技術として、縦型トランジスタが提案されている。
【０００３】
縦型トランジスタは、半導体基板の主面に対して垂直方向に延びる半導体ピラーをチャネルとして用いるトランジスタである。
【０００４】
具体的には、縦型トランジスタは、半導体基板から立ち上がるように半導体ピラー（基柱）が設けられており、半導体ピラーの周囲にはゲート絶縁膜を介してゲート電極が設けられている。半導体ピラーの下部の横側にはドレイン領域およびドレイン電極が設けられ、半導体ピラーの上部にはソース領域及びソース電極が設けられている（特許文献１）。
【０００５】
この縦型トランジスタはチャネルを基板平面に平行に配置した従来のトランジスタと比べて、平面上の占有面積が小さく、チャネル長（ゲート長）を長くしてもトランジスタの平面上の占有面積の増加がない。
【０００６】
そのため、トランジスタの平面上の占有面積を大きくしなくても短チャネル効果が抑制できる。またチャネルの完全空乏化が可能となり、良好なＳ値（Subthreshold swing value）および大きなドレイン電流が得られるという利点を有している。
【０００７】
また縦型トランジスタは、チャネル部の全周に亘ってゲート電極が形成されており（ゲート電極で覆われており）、ソース・ドレイン以外の外的要因に左右されることなく、チャネルの電位をゲート電極で効果的に制御可能である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−０８１３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ここで、縦型トランジスタを用いた半導体装置は、トランジスタの特性を維持しつつ、高い電流駆動能力を得るために、半導体ピラーを複数設けて、それら複数の半導体ピラーの上下部に設けた上部拡散層と下部拡散層を夫々並列に接続する場合がある。この際、半導体ピラーの上部拡散層に接続させる上部コンタクトプラグと半導体ピラー間における電気抵抗のばらつきは、上部拡散層が半導体ピラーの上端に設けられるという構造上、上部コンタクトプラグの接続位置が限定されるので、許容程度となっている。しかし、半導体ピラーの下部拡散層に接続させる下部コンタクトプラグと半導体ピラー間における電気抵抗のばらつきは、下部拡散層と下部コンタクトプラグの接続位置によって大きく変動するために、平面視において半導体ピラーと下部コンタクトプラグの最長間隔が最短間隔の２倍以上になると、複数の半導体ピラーに設けられた夫々のトランジスタ特性がばらつく問題があった。
【００１０】
そのため、複数の縦型トランジスタを接続した構造でも、個々の半導体ピラーに設けられたトランジスタの特性を安定化させることが可能な半導体装置が望まれていた。
【課題を解決するための手段】
【００１１】
本発明の第１の態様は、半導体基板から立ち上がるように設けられ、前記半導体基板側の端部に拡散層を有する複数の縦型トランジスタと、前記半導体基板から立ち上がるように設けられ、複数の前記縦型トランジスタの前記拡散層に接続される導電プラグと、を有し、複数の前記縦型トランジスタは、前記導電プラグの周囲に均等配置され、前記拡散層および前記導電プラグを共有している、半導体装置である。
【００１２】
本発明の第２の態様は、（ａ）半導体基板から立ち上がるように、複数の縦型トランジスタを形成し、複数の前記縦型トランジスタの前記半導体基板側の端部に、拡散層を、複数の縦型トランジスタが共有するように設け、（ｂ）前記半導体基板から複数の前記縦型トランジスタの前記拡散層に接続される導電プラグを立ち上がるように設ける、を有し、前記（ａ）は、複数の前記縦型トランジスタを、前記導電プラグを設ける部分の周囲に均等配置する、半導体装置の製造方法である。
【発明の効果】
【００１３】
本発明によれば、複数の縦型トランジスタを接続した構造でも、個々の半導体ピラーに設けられたトランジスタの特性を安定化させることが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る半導体装置１００の構造を示す模式図（平面図）であって、構成要素の配置状況を明確にするため、層間絶縁膜並びにコンタクトプラグ上に位置している配線を透過状態として、その輪郭だけを点線で記載している。
【図２】図１のＸ１-Ｘ１’断面図である。
【図３】図１のＹ１-Ｙ１’断面図である。
【図４】第２の実施形態に係る半導体装置１００ａの構造を示す模式図（平面図）である。
【図５】第３の実施形態に係る半導体装置１００ｂの構造を示す模式図（平面図）である。
【図６】第４の実施形態に係る半導体装置１００ｃの構造を示す模式図（平面図）である。
【図７】第５の実施形態に係る半導体装置１００ｄの構造を示す模式図（平面図）である。
【図８】第１の実施形態に係る半導体装置１００の製造方法を説明するための図（平面図）である。
【図９】図８のＸ１-Ｘ１’断面図である。
【図１０】第１の実施形態に係る半導体装置１００の製造方法を説明するための図（平面図）である。
【図１１】図１０のＸ１-Ｘ１’断面図である。
【図１２】図１０のＹ１-Ｙ１’断面図である。
【図１３】第１の実施形態に係る半導体装置１００の製造方法を説明するための図（平面図）である。
【図１４】図１３のＸ１-Ｘ１’断面図である。
【図１５】図１３のＹ１-Ｙ１’断面図である。
【図１６】第１の実施形態に係る半導体装置１００の製造方法を説明するための図（断面図）である。
【図１７】第１の実施形態に係る半導体装置１００の製造方法を説明するための図（断面図）である。
【図１８】第１の実施形態に係る半導体装置１００の製造方法を説明するための図（平面図）であって、構成要素の配置状況を明確にするため、最上層の下地となった構成要素を破線で記載している。
【図１９】図１８のＸ１-Ｘ１’断面図である。
【図２０】図１８のＹ１-Ｙ１’断面図である。
【発明を実施するための形態】
【００１５】
以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
【００１６】
まず、図１、図２、図３を参照して、本発明の第１の実施形態に係る半導体装置１００の概略構成を説明する。
【００１７】
まず、図１の平面図に示すように、第１の実施形態に係る半導体装置１００は、
シリコン単結晶等の半導体基板上において、素子分離領域となるＳＴＩ（Shallow Trench Isolation）２と、ＳＴＩ２で囲まれた半導体基板である活性領域１Ａ（破線領域）と、を備えている。活性領域１Ａ内には、半導体基板表面から突き出るように設けられた縦型トランジスタである第１の単位トランジスタ５０Ａ１、第２の単位トランジスタ５０Ａ２、第３の単位トランジスタ５０Ａ３、第４の単位トランジスタ５０Ａ４、および第５の単位トランジスタ５０Ａ５の５つのトランジスタが凹形状となるように配置されている。各単位トランジスタの周囲に位置する活性領域１Ａの表面部分には不純物拡散層が設けられ、各縦型トランジスタに共有される下部拡散層を構成している。凹形状の中央領域には、下部拡散層に接続され、各縦型トランジスタに共有されるメタルコンタクトプラグ３１が配置されている。各縦型トランジスタの上部にはメタルコンタクトプラグ３０が配置され、各々のメタルコンタクトプラグ３０の上面に接して配置される配線３３によって相互に接続される構成となっている。したがって、５つの縦型トランジスタの各々は、下部拡散層を共有すると共に、上層に配置される配線３３を共有する構成となっている。すなわち、半導体装置１００は、５つの縦型トランジスタが並列接続された一つの縦型トランジスタを構成している。活性領域１Ａの一部の側面をＳＴＩ２上に移設した拡大領域としてピラー溝形成領域Ａが配置される。後述するように、ピラー溝形成領域Ａ内の活性領域１ＡとＳＴＩ２の境界には、５つの縦型トランジスタのゲート電極にゲート電圧を給電するためのダミーピラー（ゲート吊りピラー）６が配置される。ダミーピラー６は、活性領域１Ａ側に配置されたシリコンピラーである第１ダミーピラー（ゲート吊りシリコンピラー）６ＡとＳＴＩ２側に配置された絶縁膜ピラーである第２ダミーピラー（ゲート吊り絶縁膜ピラー）６Ｂで構成される。第１ダミーピラー６Ａと２ダミーピラー６Ｂは一側面が接触して合体した複合ピラーを構成している。
【００１８】
図１を参照して、半導体装置１００の構成について、さらに詳細に説明する。
【００１９】
各単位トランジスタはメタルコンタクトプラグ３１の周囲に均等配置されている。なお、「均等配置」とは、第１の実施形態では、平面視において、メタルコンタクトプラグ３１からの最近接部分の距離が最も近い単位トランジスタと、最近接部分の距離が最も遠い単位トランジスタと、の距離の差が２倍以内になるような配置を指すものとする。各々の単位トランジスタのチャネルを構成する各々のシリコンピラー５Ａは、Ｘ方向（第１方向）の幅およびＸ方向に垂直なＹ方向（第２方向）の幅が同一の矩形となるように構成されている。ここでは幅を５０ｎｍとする。なお、各々のシリコンピラー５Ａの平面形状は、矩形に限らず、円形であっても良い。円形の場合は直径を５０ｎｍとする。
【００２０】
上記のように、各々のシリコンピラーは、単位トランジスタのチャネル部を構成する。すなわち、第１のシリコンピラー５Ａ１、第２のシリコンピラー５Ａ２、第３のシリコンピラー５Ａ３、第４のシリコンピラー５Ａ４、および第５のシリコンピラー５Ａ５の５つのシリコンピラーは、第１の単位トランジスタ５０Ａ１、第２の単位トランジスタ５０Ａ２、第３の単位トランジスタ５０Ａ３、第４の単位トランジスタ５０Ａ４、および第５の単位トランジスタ５０Ａ５の５つの単位トランジスタに各々対応している。
【００２１】
５つの単位トランジスタは、平面視で凹形状となるように配置されている。すなわち、第１の単位トランジスタ５０Ａ１と第２の単位トランジスタ５０Ａ２の２つの単位トランジスタがＸ方向の同一線上に中心が位置するように一定の間隔で配置される。ここでは、その間隔を３０ｎｍとしている。また、第２の単位トランジスタ５０Ａ２、第３の単位トランジスタ５０Ａ３、第４の単位トランジスタ５０Ａ４の３つの単位トランジスタがＹ方向の同一線上に中心が位置するように一定の間隔で配置される。ここでは、各々の単位トランジスタの間隔を３０ｎｍとしている。さらに、第４の単位トランジスタ５０Ａ４と第５の単位トランジスタ５０Ａ５の２つの単位トランジスタがＸ方向の同一線上に中心が位置するように一定の間隔で配置される。ここでは、その間隔を３０ｎｍとしている。第１の単位トランジスタ５０Ａ１および第２の単位トランジスタ５０Ａ２と、第５の単位トランジスタ５０Ａ５および第４の単位トランジスタ５０Ａ４とは、第３の単位トランジスタ５０Ａ３の中心を通ってＸ方向に延在する線分に対して線対称の位置に配置されている。これにより、５つの単位トランジスタの配置は凹形状となっている。
【００２２】
各々の単位トランジスタの直上には、シリコンプラグ１９、メタルコンタクトプラグ３０及びメタル配線３３が配置されている。各々の単位トランジスタと、シリコンプラグ１９及びメタルコンタクトプラグ３０は、平面視において、同一領域内で互いに重なって配置されている。メタル配線３３は、５つの単位トランジスタの配置に沿って凹形状となるようにＸＹ方向へ延在して配置されている。メタル配線３３は、メタルコンタクトプラグ３０を介して、各々のシリコンピラーの上部に形成され、各々の単位トランジスタを構成するピラー上部拡散層と接続されており、各々の単位トランジスタへの給電配線となっている。このように、５つの単位トランジスタは、メタル配線３３によって並列に接続されており、１つの並列トランジスタを構成している。
【００２３】
一方、第３のシリコンピラー５Ａ３とＸ方向に隣接するように、平面視矩形状のダミーピラー６が一定の間隔で、シリコン基板１並びにＳＴＩ２から立ち上がるように配置されている。ここでは、一定の間隔を３０ｎｍとしている。活性領域１ＡとＳＴＩ２に跨って配置されるダミーピラー６は、シリコン基板１からなる活性領域側に立ち上がっている第１ダミーピラー６Ａと、ＳＴＩ２側に立ち上がっている第２ダミーピラー６Ｂで構成されている。第１ダミーピラー６Ａにおける一方の側面は、第２ダミーピラー６Ｂにおける一方の側面と接触して一体となっている。また、第１ダミーピラー６Ａの他の一方の側面は、第１ダミーピラー６Ａに対して最近接の位置にある第３のシリコンピラー５Ａ３の一側面と対向している。第２ダミーピラー６Ｂの直上には、平面視矩形状のメタルコンタクトプラグ４１が配置されている。メタルコンタクトプラグ４１は、平面視において、第２ダミーピラー６Ｂと部分的に重なる位置に配置されているが、Ｘ方向において第２ダミーピラー６Ｂの外側に若干はみ出した構成となっている。なお、図１では、メタルコンタクトプラグ４１が第２ダミーピラー６Ｂに対してＸ方向にオフセットしているが、これに限るものではなく、各々のシリコンピラーに接触しない範囲の任意の位置でＹ方向にオフセットされても良い。
【００２４】
また、各々のシリコンピラーの側面にはゲート絶縁膜１０を介してゲート電極１１ａが設けられる。ゲート電極１１ａは、各々隣接するシリコンピラー間の隙間（空間）を埋設することによって相互に接続され、複数のシリコンピラーに共有される１つのゲート電極１１ａを構成している。一方、ダミーピラー６の側面には給電用ゲート電極１１ｂが設けられ、給電用ゲート電極１１ｂとゲート電極１１ａとは、ダミーピラー６に最近接するシリコンピラー（図１では５Ａ３）との間の隙間（空間）を埋設することによって接続されている。
【００２５】
上記のメタルコンタクトプラグ４１は、上記のはみ出した部分で第２ダミーピラー６Ｂの側面に設けられた給電用ゲート電極１１ｂと接続されている。ゲート電極１１ａおよび給電用ゲート電極１１ｂの平面視の厚さ（図２におけるＸ方向の厚さ）は２０ｎｍとしている。以下、ゲート電極１１ａと給電用ゲート電極１１ｂを総称してゲート電極１１と記載する。
【００２６】
ゲート電極１１の厚さを２０ｎｍとしているので、前述のように３０ｎｍとした各々のシリコンピラー同士の間隔、およびシリコンピラーとダミーピラー６の間隔は、いずれもゲート電極１１の厚みの２倍以下とされている。したがって、第１のシリコンピラー５Ａ１〜第５のシリコンピラー５Ａ５、およびダミーピラー６の側面に設けられた厚さ２０ｎｍのゲート電極１１は、各々のピラー間隔がゲート電極１１の膜厚の２倍以下とされた３０ｎｍの部分で互いに接触し、１つのゲート電極として機能する。これにより、ダミーピラー６の給電用ゲート電極１１ｂから供給されたゲート電圧は、第３のシリコンピラー５Ａ３のゲート電極１１ａを介して、第１のシリコンピラー５Ａ１と第２のシリコンピラー５Ａ２と第４のシリコンピラー５Ａ４と第５のシリコンピラー５Ａ５のゲート電極１１ａに供給される。
【００２７】
また、図１ではメタルコンタクトプラグ３１は、凹形状に配置された５つの単位トランジスタに囲まれるように設けられている。メタルコンタクトプラグ３１は、図１に示したように、第１の単位トランジスタ５０Ａ１および第５の単位トランジスタ５０Ａ５の中心を結ぶＹ方向の中心線と、第３の単位トランジスタ５０Ａ３の中心を通るＸ方向の中心線との交点に中心が位置する円形として形成される。第１の実施形態ではメタルコンタクトプラグ３１の直径を４０ｎｍとしている。前述のように、各々のシリコンピラーのＸ方向およびＹ方向の幅を５０ｎｍとし、各々のシリコンピラーの間隔を３０ｎｍとしている。従って、メタルコンタクトプラグ３１の外周と、第１のシリコンピラー５Ａ１、第３のシリコンピラー５Ａ３、および第５のシリコンピラー５Ａ５との各々の最近接間隔は３５ｎｍとなり、最短間隔となる。
【００２８】
一方、第２のシリコンピラー５Ａ２、および第４のシリコンピラー５Ａ４は、メタルコンタクトプラグ３１に対してＸ方向に４５度傾斜した方向に延在することとなる。従って、第２のシリコンピラー５Ａ２、および第４のシリコンピラー５Ａ４を構成する矩形の角部がメタルコンタクトプラグ３１の外周に対して最近接の状態となり、この場合、最近接間隔は５７ｎｍとなる。
【００２９】
第１の実施形態では、メタルコンタクトプラグ３１の中心に対して、Ｘ方向もしくはＹ方向に延在する同一中心線上に中心が位置するように設けられた第１のシリコンピラー５Ａ１、第３のシリコンピラー５Ａ３、第５のシリコンピラー５Ａ５と、メタルコンタクトプラグ３１の外周との間隔はいずれも３５ｎｍで最短間隔を構成する。一方、メタルコンタクトプラグ３１に対して、Ｘ方向の中心線から４５度傾斜した方向に延在する第２のシリコンピラー５Ａ２、第４のシリコンピラー５Ａ４とメタルコンタクトプラグ３１の外周との間隔はいずれも５７ｎｍで最長間隔を構成する。この場合、最長間隔（５７ｎｍ）は、最短間隔（３５ｎｍ）の２倍以下となっているので、複数のシリコンピラーを配置するためにメタルコンタクトプラグ３１と各々のシリコンピラーとの間隔が不均一となり、メタルコンタクトプラグ３１からシリコンピラーに至る下部拡散層の寄生抵抗が各々のシリコンピラーごとに変化してしまい、半導体装置全体として特性が不安定になる問題を回避することができる。各々のシリコンピラーを直径５０ｎｍの円形で形成した場合、最長間隔は６７ｎｍとなるが、この場合でも最短間隔（３５ｎｍ）の２倍以下となっているので、上記の問題を回避することができる。
【００３０】
メタルコンタクトプラグ３１の直上には、メタル配線３４が配置されている。メタル配線３４は、メタルコンタクトプラグ３１を介して、各々の単位トランジスタを構成するピラー下部拡散層９と接続されており、ピラー下部拡散層への給電配線となっている。
【００３１】
なお、図１６を用いる説明で後述するが、図１に示したパターン４０は、マスク膜１３（図示せず）のうち、シリコンプラグ１９を設けるために除去するマスク膜１３のエリアを表しており、パターン４０の内側が開口部１４（図示せず）となる。
【００３２】
次に、図２および図３の断面図を参照して、個々の単位トランジスタ５０Ａの構造の詳細について、さらに説明する。シリコン基板１上には、ＳＴＩ（Shallow Trench Isolation；素子分離領域）２が設けられている。ＳＴＩ２に囲まれたシリコン基板１である活性領域１Ａには、半導体の基柱（半導体ピラー）である、第１のシリコンピラー５Ａ１〜第５のシリコンピラー５Ａ５の５つのシリコンピラー５が立設されている。
【００３３】
各々のシリコンピラー５Ａは、対応する各々の単位トランジスタ５０Ａのチャネル部を構成する柱状の半導体である。従って、各々の単位トランジスタは縦型トランジスタである。５つのシリコンピラーは、ＳＴＩ２に区画された活性領域１Ａに全てが同一の高さとなるように配置されている。なお、各々のシリコンピラーの太さ（シリコン基板１の基板表面に平行な面で切った断面の大きさ）は、完全空乏化が可能な太さにしている。
【００３４】
各々の単位トランジスタは、シリコンピラー５の上端部と下端部に、それぞれ不純物拡散層を有している。シリコンピラーの上端部に位置したピラー上部拡散層１６はソース／ドレインの一方であり、シリコンピラーの下端部に位置したピラー下部拡散層９はソース／ドレインの他方である。ピラー上部拡散層１６とピラー下部拡散層９との間に挟まれたシリコンピラーの中央部は、チャネル部を構成している。
【００３５】
５つのシリコンピラーの内、Ｙ方向の中心となっている第３のシリコンピラー５Ａ３に対してＸ方向に隣接するように、ダミーピラー６が配置されている。シリコンピラー５Ａと第１ダミーピラー６Ａは、シリコン基板１の表面をエッチングして設けられており、第２ダミーピラー６Ｂは、ＳＴＩ２の表面をエッチングして設けられている。第１ダミーピラー６Ａは、シリコン基板１の表面から突出した柱状の半導体であり、第２ダミーピラー６Ｂは、ＳＴＩ２の表面から突出した柱状の絶縁体である。ダミーピラー６は、給電用ゲート電極１１ｂの高さを嵩上げして給電用ゲート電極１１ｂと上部のゲート吊り配線４２との距離を小さくするための突起層として機能する。隣接するシリコンピラー５の間隔、並びにダミーピラー６とシリコンピラー５との間隔は、ゲート電極１１の厚みの２倍以下としている。ここでは３０ｎｍとしている。なお、ゲート電極１１の平面視における厚さは２０ｎｍとしている。
【００３６】
シリコンピラー５と第１ダミーピラー６Ａの周囲に位置する活性領域１Ａ（シリコン基板１）の上面には、絶縁膜８が設けられている。絶縁膜８は、シリコンピラー５と第１ダミーピラー６Ａの周囲を覆って、ＳＴＩ２に達している。ピラー下部拡散層９は、絶縁膜８の下方で絶縁膜８と重なるように配置されており、絶縁膜８によってピラー下部拡散層９とゲート電極１１とが電気的に絶縁されている。ピラー下部拡散層９は、５つのシリコンピラー同士を電気的に接続しており、５つの単位トランジスタである第１の単位トランジスタ５０Ａ１〜第５の単位トランジスタ５０Ａ５に共通の下部拡散層を構成する。なお、ＳＴＩ２は、ピラー下部拡散層９よりも深く設けられており、ＳＴＩ２を挟んで隣接する活性領域同士でピラー下部拡散層９が導通しないようになっている。
【００３７】
シリコンピラー５と第１ダミーピラー６Ａの側面には、ゲート絶縁膜１０が配置されている。また、ゲート絶縁膜１０を介してシリコンピラー５と第１ダミーピラー６Ａの各々の側面に厚さ２０ｎｍのゲート電極１１ａおよび給電用ゲート電極１１ｂが配置されている（図２のＸ方向の厚さ）。なお第２ダミーピラー６Ｂの側面には、給電用ゲート電極１１ｂのみが配置されている。ゲート電極１１は、ここでは図示していないが、ＳＴＩ２の内壁面と、ＳＴＩ２の上面に積層された絶縁膜３とマスク膜４の内壁面の一部にも設けられている。ゲート絶縁膜１０は、シリコンピラー５の外周面を覆って絶縁膜８と接続されている。シリコンピラー５のチャネル部とピラー上部拡散層１６と絶縁膜８の下方に配置されたピラー下部拡散層９は、ゲート絶縁膜１０と絶縁膜８によって、ゲート電極１１と電気的に絶縁されている。
【００３８】
図２に示したように、例えば単位トランジスタ５０Ａ３は、下部拡散層９、上部拡散層１６、ゲート絶縁膜１０、ゲート電極１１ａで構成される。
【００３９】
ＳＴＩ２とダミーピラー６の上面には、絶縁膜３が配置されている。ＳＴＩ２とダミーピラー６の上面には、絶縁膜３を覆ってマスク膜４が設けられており、さらにゲート電極１１と絶縁膜８を覆って第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、ピラー溝形成領域Ａ内の凹部を埋設して設けられている。すなわち、ＳＴＩ２と絶縁膜３とマスク膜４の壁面に囲まれた領域に設けられている。マスク膜４と第１層間絶縁膜１２の上面には、第２層間絶縁膜２０が設けられている。第２層間絶縁膜２０を覆ってストッパー膜２１が設けられ、さらにストッパー膜２１を覆って第３層間絶縁膜２４が設けられている。
【００４０】
第３層間絶縁膜２４の上面には、ゲート吊り配線４２が配置されている。ゲート吊り配線４２は、第３層間絶縁膜２４、ストッパー膜２１、第２層間絶縁膜２０及び第１層間絶縁膜１２を貫通するメタルコンタクトプラグ４１によって給電用ゲート電極１１ｂと接続されている。
【００４１】
ダミーピラー６の上に配置されたマスク膜４は、ダミーピラー６と共に、給電用ゲート電極１１ｂの高さを嵩上げして、給電用ゲート電極１１ｂとゲート吊り配線４２との距離を小さくするための突起層として機能する。
【００４２】
第３層間絶縁膜２４の上面には、メタル配線３３、３４が配置されている。
【００４３】
メタル配線３３は、第１層間絶縁膜１２とゲート電極１１で取り囲まれたシリコンプラグ１９と、第３層間絶縁膜２４、ストッパー膜２１及び第２層間絶縁膜２０を貫通するメタルコンタクトプラグ３０とを介して、各々のシリコンピラーのピラー上部拡散層１６と接続されている。シリコンプラグ１９は、シリコン中にヒ素等の不純物を注入（拡散）したものであり、ピラー上部拡散層１６と共に単位トランジスタ５０のソース／ドレインの一方を構成している。シリコンプラグ１９の側面には、サイドウォール膜１８と絶縁膜１７が配置されており、サイドウォール膜１８と絶縁膜１７によって、シリコンプラグ１９とゲート電極１１ａとが電気的に絶縁されている。
【００４４】
メタル配線３４は、第３層間絶縁膜２４、ストッパー膜２１、第２層間絶縁膜２０、第１層間絶縁膜１２及び絶縁膜８を貫通するメタルコンタクトプラグ（導電プラグ）３１によって、ピラー下部拡散層９と接続されている。
【００４５】
このように、第１の実施形態に係る半導体装置１００は、１つの活性領域１Ａ内でピラー下部拡散層９を共有して立設され、第一の方向（Ｘ方向）の同一線上に中心が位置するように一定の間隔で配置された第１および第２の単位トランジスタ（５０Ａ１、５０Ａ２）と、第一の方向に垂直な第二の方向（Ｙ方向）の同一線上に中心が位置するように一定の間隔で配置された第２、第３、第４の単位トランジスタ（５０Ａ２、５０Ａ３、５０Ａ４）と、第一の方向の同一線上に中心が位置するように一定の間隔で配置された第４、第５の単位トランジスタ（５０Ａ４、５０Ａ５）と、ピラー下部拡散層に導通するメタルコンタクトプラグ３１を有し、メタルコンタクトプラグ３１は、第１の単位トランジスタ５０Ａ１および第５の単位トランジスタ５０Ａ５の中心を結ぶ第二の方向の中心線と、第３の単位トランジスタ５０Ａ３の中心を通る第一の方向の中心線との交点に中心が位置する円形として配置される構成となっている。
【００４６】
これにより、図１に示すように半導体装置１００において、メタルコンタクトプラグ３１の外周と第２のシリコンピラー５Ａ２との最近接間隔Ｗ１を、メタルコンタクトプラグ３１の外周と第３のシリコンピラー５Ａ３との最近接間隔Ｗ２の２倍以下の距離とすることができる（均等配置することができる）。この場合、Ｗ１は最長間隔となり、Ｗ２は最短間隔となる。すなわち、最長間隔を最短間隔の２倍以下の距離とすることができる。
【００４７】
従って、従来技術のように、複数のシリコンピラーを配置するためにメタルコンタクトプラグ３１と各々のシリコンピラーとの間隔が不均一となり、メタルコンタクトプラグ３１からシリコンピラーに至る下部拡散層９の寄生抵抗が各々のシリコンピラーごとに変化してしまい、半導体装置１００全体として特性が不安定になる問題を回避することができる。
【００４８】
次に、第２の実施形態に係る半導体装置１００ａについて、図４を参照して説明する。
【００４９】
第２の実施形態は、第１の実施形態において、凹形状の両側辺部分の先端に、さらに単位トランジスタを追加配置したものである。
【００５０】
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
【００５１】
図４に示すように、第２の実施形態に係る半導体装置１００ａは、第１の実施形態における凹形状の両側辺部分の先端にそれぞれ新たな単位トランジスタである第６の単位トランジスタ５０Ａ６および第７の単位トランジスタ５０Ａ７が配置された構成となっている。すなわち、第７の単位トランジスタ５０Ａ７、第１の単位トランジスタ５０Ａ１、第２の単位トランジスタ５０Ａ２の３つの単位トランジスタがＸ方向の同一線上に中心が位置するように一定の間隔で配置される。また、第２の単位トランジスタ５０Ａ２、第３の単位トランジスタ５０Ａ３、第４の単位トランジスタ５０Ａ４の３つの単位トランジスタがＹ方向の同一線上に中心が位置するように一定の間隔で配置される。さらに、第４の単位トランジスタ５０Ａ４、第５の単位トランジスタ５０Ａ５、第６の単位トランジスタ５０Ａ６の３つの単位トランジスタがＸ方向の同一線上に中心が位置するように一定の間隔で配置される。第７、第１および第２の単位トランジスタ（５０Ａ７、５０Ａ１、５０Ａ２）と、第６、第５、第４の単位トランジスタ（５０Ａ６、５０Ａ５、５０Ａ４）とは、第３の単位トランジスタ５０Ａ３の中心を通ってＸ方向に延在する線分に対して線対称の位置に配置されている。これにより、７つの単位トランジスタの配置は凹形状となっている。各々の単位トランジスタは縦型トランジスタで構成されている。また、７つの単位トランジスタは実施形態１と同様に、ピラー下部拡散層を共有すると共にメタル配線３３で並列に接続することにより１つの並列トランジスタを構成している。
【００５２】
第１の実施形態と同様に、凹形状に配置された７つのシリコンピラー５の内側で、第１のシリコンピラー５Ａ１と第５のシリコンピラー５Ａ５で挟まれた領域の中央部には、平面視で円形のメタルコンタクトプラグ３１が、７つのシリコンピラーに囲まれるように配置されている。
【００５３】
上記の構成により、平面視におけるメタルコンタクトプラグ３１と、第２のシリコンピラー５Ａ２、第４のシリコンピラー５Ａ４、第６のシリコンピラー５Ａ６、第７のシリコンピラー５Ａ７との最近接間隔で示される最長間隔は、最短間隔（第１のシリコンピラー５Ａ１、第３のシリコンピラー５Ａ３、第５のシリコンピラー５Ａ５との最近接間隔）の２倍以下にすることができる（均等配置することができる）。
【００５４】
従って、第２の実施形態に係る半導体装置１００ａは、縦型トランジスタで構成される並列トランジスタの特性の不安定性を回避しつつ、第１の実施形態に比べてより大きな電流に対応することができる。
【００５５】
次に、第３の実施形態に係る半導体装置１００ｂについて、図５を参照して説明する。
【００５６】
第３の実施形態は、第１の実施形態を基本構成としてＹ方向に複数組み合わせた形状となるように配置したものである。
【００５７】
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
【００５８】
図５に示すように、第３の実施形態に係る半導体装置１００ｂは、ＳＴＩ２に囲まれた活性領域１Ａを有し、活性領域１Ａには、平面視で矩形状の８つのシリコンピラー５（５Ａ１〜５Ａ５及び５Ａ８〜５Ａ１０）が設けられている。８つのシリコンピラー５は、平面視で複数の凹形状を組み合わせた形状、ここでは２つの凹形状を組み合わせた「ダブル凹形状」となるように配置されている。さらに詳細に述べると、８つのシリコンピラー５の一部（５Ａ２〜５Ａ４、５Ａ８、５Ａ９）はＹ方向へ点在するように等間隔で配置されており、さらに第２のシリコンピラー５Ａ２の左側となるように、第１のシリコンピラー５Ａ１がＸ方向へ点在して第２のシリコンピラー５Ａ２〜第４のシリコンピラー５Ａ４と同じ間隔となるように配置されている。また、第１のシリコンピラー５Ａ１と同様に、第４のシリコンピラー５Ａ４の左側となるように、第５のシリコンピラー５Ａ５が配置されており、さらに第９のシリコンピラー５Ａ９の左側となるように、第１０のシリコンピラー５Ａ１０が配置されている。
【００５９】
ダブル凹形状に配置された８つのシリコンピラー５の内側で、第１のシリコンピラー５Ａ１と第５のシリコンピラー５Ａ５並びに第５のシリコンピラー５Ａ５と第１０のシリコンピラー５Ａ１０で挟まれた夫々の領域の中央部には、平面視で円形状の２つのメタルコンタクトプラグ３１（３１Ａ、３１Ｂ）が、それぞれ凹形状に配置されたシリコンピラーに囲まれるように配置されている。このような配置にすることで、平面視におけるメタルコンタクトプラグ３１（３１Ａ、３１Ｂ）とシリコンピラー５との最長間隔（第２のシリコンピラー５Ａ２、第４のシリコンピラー５Ａ４、第９のシリコンピラー５Ａ９との最近接間隔）は、最短間隔（第１のシリコンピラー５Ａ１、第３のシリコンピラー５Ａ３、第５のシリコンピラー５Ａ５、第８のシリコンピラー５Ａ８、第１０のシリコンピラー５Ａ１０との最近接間隔）の２倍以下にすることができる（均等配置することができる）。
【００６０】
従って、第３の実施形態に係る半導体装置１００ｂによれば、縦型トランジスタで構成される並列トランジスタの特性の不安定性を回避しつつ、第１の実施形態に比べてより大きな電流に対応することができる。
【００６１】
次に、第４の実施形態に係る半導体装置１００ｃについて、図６を参照して説明する。
【００６２】
第４の実施形態は、第３の実施形態において、ダブル凹形状の、それぞれの両側辺部分の先端に、さらに単位トランジスタを追加配置したものである。
【００６３】
なお、第４の実施形態において、第３の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第３の実施形態と異なる部分について説明する。
【００６４】
図６に示すように、第４の実施形態に係る半導体装置１００ｃは、ＳＴＩ２に囲まれた活性領域１Ａを有し、活性領域１Ａには、平面視で矩形状の１１個のシリコンピラー５（５Ａ１〜５Ａ１１）が設けられている。１１個のシリコンピラー５は、平面視でダブル凹形状となるように配置されている。さらに詳細に述べると、１１個のシリコンピラー５の一部（５Ａ２〜５Ａ４、５Ａ８、５Ａ９）はＹ方向へ点在するように等間隔で配置されており、さらに、第１のシリコンピラー５Ａ１と第７のシリコンピラー５Ａ７が、第２のシリコンピラー５Ａ２に整列するようにＸ方向へ点在している。また、第１のシリコンピラー５Ａ１、第７のシリコンピラー５Ａ７と同様に、第５のシリコンピラー５Ａ５と第６のシリコンピラー５Ａ６が第４のシリコンピラー５Ａ４に整列して配置されている。さらに、第１０のシリコンピラー５Ａ１０と第１１のシリコンピラー５Ａ１１が第９のシリコンピラー５Ａ９に整列して配置されている。Ｘ方向に整列する各々のシリコンピラーの間隔は、Ｙ方向に整列する各々のシリコンピラーの間隔と同一となっている。
【００６５】
ダブル凹形状に配置された１１個のシリコンピラー５の内側で、第１のシリコンピラー５Ａ１と第５のシリコンピラー５Ａ５並びに第５のシリコンピラー５Ａ５と第１０のシリコンピラー５Ａ１０で挟まれた夫々の領域の中央部には、平面視で円形状の２つのメタルコンタクトプラグ３１（３１Ａ、３１Ｂ）が配置されている。このような配置にすることで、平面視におけるメタルコンタクトプラグ３１（３１Ａ、３１Ｂ）とシリコンピラー５との最長間隔（第２のシリコンピラー５Ａ２、第４のシリコンピラー５Ａ４、第６のシリコンピラー５Ａ６、第７のシリコンピラー５Ａ７、第９のシリコンピラー５Ａ９、第１１のシリコンピラー５Ａ１１との最近接間隔）は、最短間隔（第１のシリコンピラー５Ａ１、第３のシリコンピラー５Ａ３、第５のシリコンピラー５Ａ５、第８のシリコンピラー５Ａ８、第１０のシリコンピラー５Ａ１０との最近接間隔）の２倍以下にすることができる（均等配置することができる）。
【００６６】
従って、第４の実施形態に係る半導体装置１００ｃは、縦型トランジスタで構成される並列トランジスタの特性の不安定性を回避しつつ、第３の実施形態に比べてより大きな電流に対応することができる。
【００６７】
次に、第５の実施形態に係る半導体装置１００ｄについて、図７を参照して説明する。
【００６８】
第５の実施形態は、第１〜第４の実施形態とは異なり、シリコンピラーが一列に並んでいる構造において、シリコンピラーがメタルコンタクトプラグ３１の周囲に均等に配置されるように構成したものである。
【００６９】
なお、第５の実施形態において、第１〜第４の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
【００７０】
図７に示すように、第５の実施形態に係る半導体装置１００ｄは、Ｙ方向に点在した７つのシリコンピラー５と、均等間隔で３つ配置された、メタルコンタクトプラグ３１を有している。
【００７１】
より具体的に説明すると、１つの活性領域１Ａ内でＹ方向に配置された７つのシリコンピラーの内、中央に位置する第４のシリコンピラー５Ａ４に対して中心がＸ方向に延在するように配置されたメタルコンタクトプラグ３１Ｂの他、第２のシリコンピラー５Ａ２と第６のシリコンピラー５Ａ６に対して中心がＸ方向に延在する２つのメタルコンタクトプラグ３１Ａ、３１Ｃが配置されており、いずれのシリコンピラー５Ａであってもいずれかのメタルコンタクトプラグとの間隔を最短間隔の２倍以下となっている。この場合、３つのメタルコンタクトプラグ３１とＸ方向に対向する各々のシリコンピラーの間隔は最短間隔で配置される。
【００７２】
このように、シリコンピラーは必ずしも凹形状にメタルコンタクトプラグを囲んでいる必要はなく、シリコンピラーとメタルコンタクトプラグ３１の最短間隔と最長間隔の差が２倍以内となるように均等配置されていればよい。
【００７３】
次に、第１の実施形態に係る半導体装置１００の製造方法について、図８〜図２０を参照して詳細に説明する。
【００７４】
なお、第２〜第５の実施形態に係る半導体装置１００ａ〜１００ｄの製造方法は、第１の実施形態に係る半導体装置１００の製造方法と同様であるため、説明を省略する。
【００７５】
まず図８および図９に示すように、フォトリソグラフィ法およびドライエッチング法を用いて、シリコン基板１に溝２ａを形成する。溝２ａの深さは、例えば２５０ｎｍとする。次に、溝２ａの内部を埋め込むように、シリコン基板１の全面へシリコン窒化膜やシリコン酸化膜からなる絶縁膜２ｂをＣＶＤ（Chemical Vapor Deposition）法によって堆積させる。その後、シリコン基板１上に形成された不要な絶縁膜２ｂをＣＭＰ（Chemical Mechanical Polishing）法により除去して、絶縁膜２ｂを溝２ａの内部だけに残すことにより、素子分離領域となるＳＴＩ２を形成する。これにより、ＳＴＩ２で囲まれた活性領域１Ａが形成される。
【００７６】
次に図１０〜図１２に示すように、ＣＶＤ法によって、シリコン基板１上にシリコン酸化膜である絶縁膜３を２ｎｍ厚となるように形成してから、シリコン窒化膜であるマスク膜４を１２０ｎｍ厚となるように形成する。次に、フォトリソグラフィ法により、活性領域１Ａの一側面の位置をＳＴＩ２側に平行移動させたピラー溝形成領域Ａとなるパターンを有する図示しないホトレジストマスクを形成する。なお。ホトレジストマスクには、非晶質カーボン膜などのハードマスクを含むものとしても良い。この時、同時に凹形状に配置された５つのシリコンピラーの配置に相当するパターン、および活性領域１ＡとＳＴＩ２の境界に跨るダミーピラー６の配置に相当するパターンが形成される。各シリコンピラー（５Ａ１〜５Ａ５）に対応するパターンは、Ｘ方向およびＹ方向の幅が各々５０ｎｍとなる矩形で形成した。矩形に限らず、直径５０ｎｍの円形であっても良い。また、それぞれのシリコンピラー５の間隔をこの後形成するゲート電極の膜厚の２倍以下とする。具体的には、図１０において、Ｘ方向の同一線上に中心が位置するように設けられた第１のシリコンピラー５Ａ１と第２のシリコンピラー５Ａ２の間隔は３０ｎｍとなっている。同じくＸ方向の同一線上に中心が位置する第５のシリコンピラー５Ａ５と第４のシリコンピラー５Ａ４の間隔も３０ｎｍとなっている。また、Ｙ方向の同一線上に中心が位置するように設けられた第２のシリコンピラー５Ａ２、第３のシリコンピラー５Ａ３、第４のシリコンピラー５Ａ４の各々の間隔も３０ｎｍとなっている。
【００７７】
なお、凹形状の内部の中心は、後にメタルコンタクトプラグ３１が配置される位置３１’であり、換言すれば、各シリコンピラーは位置３１’の周囲に均等配置されるように形成される（図１０では、各シリコンピラーは位置３１’を囲むように凹形状に配置されている）。
【００７８】
同様に、ゲート電極の膜厚の２倍以下の間隔で、第３のシリコンピラー５Ａ３とＸ方向に隣接するように、ダミーピラー６を１つ配置する。ここでは、第３のシリコンピラー５Ａ３とダミーピラー６の間隔も３０ｎｍとしている。チャネル部を形成するシリコンピラー５Ａの太さ（シリコン基板１に平行な面で切った断面の大きさ）は、完全空乏化が可能な太さである。ゲート電極を吊り上げるダミーピラー６のＹ方向の幅は、シリコンピラー５ＡのＹ方向の幅と同じとするが、Ｘ方向の幅はシリコンピラー５Ａと同じサイズである必要はない。
【００７９】
次に、ホトレジストマスクを用いた異方性ドライエッチング法により、マスク膜４と絶縁膜３にパターンを転写する。これにより、パターニングした開口部（ピラー溝形成領域Ａ）内には、シリコン基板１の上面とＳＴＩ２の上面が露出している。その後、ホトレジストを含むハードマスクを除去する。
【００８０】
次に、マスク膜４をマスクとして、露出させたシリコン基板１とＳＴＩ２を深さが１５０ｎｍとなるように異方性ドライエッチングして掘り下げ、単位トランジスタのチャネルとなる５つのシリコンピラー５（５Ａ１〜５Ａ５）と給電用ゲート電極を上層配線に接続するための１つのダミーピラー６を形成する。各々のピラーは、掘り下げられたシリコン基板１の上面、およびＳＴＩ２の上面から上方に突き出るように形成される。これにより、各シリコンピラー（５Ａ１〜５Ａ５）は、Ｘ方向およびＹ方向の幅を５０ｎｍとする矩形で形成される。また、図１１に示すように、ダミーピラー６は、活性領域１Ａ側に立設する第１ダミーピラー６Ａの一側面とＳＴＩ２側に立設する第２ダミーピラー６Ｂの一側面とが接触して合体する複合ピラーとして形成される。
【００８１】
次に図１３〜図１５に示すように、シリコンピラー５とダミーピラー６の側面を熱酸化法で５ｎｍ厚となるように酸化し（図示せず）、ＣＶＤ法によるシリコン窒化膜を２０ｎｍ厚となるように成膜後、全面エッチバックを行って、シリコンピラー５とダミーピラー６とマスク膜４の側面にサイドウォール膜を形成する。次に、熱酸化法によって、活性領域１Ａが掘り下げられて各々のシリコンピラーの周囲に位置して上面が露出している部分に３０ｎｍ厚の絶縁膜８を形成する。このとき、シリコンピラー５とダミーピラー６の側面はシリコン窒化膜で覆われているので酸化されない。
【００８２】
次に、イオン注入法によって、絶縁膜８の下方にピラー下部拡散層９を形成する。ここで、ピラー下部拡散層９は、５つのシリコンピラー５（５Ａ１〜５Ａ５）で共有される。なお注入する不純物は、例えばＮ型トランジスタの場合はヒ素を用いることができる。次に、ドライエッチング法あるいはウェットエッチング法によって、シリコンピラー５とダミーピラー６の側面に形成したサイドウォール膜と熱酸化膜を除去する。
【００８３】
次に、熱酸化法によって、シリコンピラー５と第１ダミーピラー６Ａの側面に３ｎｍ厚のシリコン酸化膜であるゲート絶縁膜１０を形成する。次に、シリコン基板１の全面にゲート電極となる２０ｎｍ厚のポリシリコン膜（多結晶シリコン膜）をＣＶＤ法により成膜してから、全面エッチバックを行う。これにより、シリコンピラー５の側面にゲート電極１１ａを形成すると共に、ダミーピラー６の側面に給電用ゲート電極１１ｂを形成する。シリコンピラー５及びダミーピラー６の側面にゲート電極１１を形成した場合、ＳＴＩ２の側面にもゲート電極１１（図示せず）が形成される。図１４と図１５に示すように、シリコンピラー５同士の間隔 並びに シリコンピラー５とダミーピラー６の間隔は、前述のように、ゲート電極１１の膜厚の２倍以下（３０ｎｍ）としているので、各々のシリコンピラー５の間および第３のシリコンピラー５Ａ３とダミーピラー６の間はゲート電極１１ａおよび給電用ゲート電極１１ｂで完全に埋められる。従って、第１のシリコンピラー５Ａ１〜第５のシリコンピラー５Ａ５の側面におけるゲート電極１１ａは、一体化して接続されており、さらにダミーピラー６の側面における給電用ゲート電極１１ｂが、第３のシリコンピラー５Ａ３の側面におけるゲート電極１１ａへ接続されている。
【００８４】
次に図１６に示すように、シリコンピラー５とダミーピラー６を埋め込むように、ＣＶＤ法によって、シリコン酸化膜である第１層間絶縁膜１２を形成する。次に、ＣＭＰ法によって、第１層間絶縁膜１２をマスク膜４が露出するように平坦化し、続けてＣＶＤ法によって、シリコン酸化膜であるマスク膜１３を５０ｎｍ厚となるように成膜する。
【００８５】
次に、フォトリソグラフィ法とエッチング法を用いて、マスク膜１３の一部を除去する。除去するマスク膜１３のパターン４０は、図１に示したように、シリコンピラー５を配置した部分のみである。マスク膜１３を除去した開口部１４には、シリコンピラー５の上方におけるマスク膜４が露出する。次に、露出したマスク膜４をウェットエッチングによって選択的に除去し、さらに絶縁膜３を除去することで、シリコンピラー５の上方に開口部１５を形成する。開口部１５の底面には、シリコンピラー５の上面が露出しており、側面にはゲート電極１１の一部が露出している。
【００８６】
次に図１７に示すように、熱酸化法によって、開口部１５の内壁へシリコン酸化膜である絶縁膜１７を形成する。次に、開口部１５からシリコンピラー５の上部に不純物（Ｎ型トランジスタとするのであれば、燐やヒ素など）をイオン注入し、ピラー上部拡散層１６を形成する。また、ＣＶＤ法によるシリコン窒化膜を１０ｎｍ厚程度成膜してから、エッチバックを行うことにより、開口部１５の内壁へサイドウォール膜１８を形成する。このサイドウォール膜１８の形成時に、シリコンピラー５の上面に形成されていた絶縁膜１７も除去して、シリコンピラー５の上面を露出させる。このとき絶縁膜１７は、サイドウォール膜１８の下方と開口部１５におけるゲート電極１１の露出面に残留する。サイドウォール膜１８は、この後形成するシリコンプラグとゲート電極１１ａとの間の絶縁を確保する役割を果たす。
【００８７】
次に、選択エピタキシャル成長法を用いて、開口部１５を塞ぐようにシリコンピラー５の上面へシリコンプラグ１９を成長させる。その後、Ｎ型トランジスタとする場合には、ヒ素などをイオン注入して、シリコンプラグ１９内をｎ型の導電体として、シリコンピラー５の上部に形成したピラー上部拡散層１６と電気的に接触させる。
【００８８】
次に図１８〜図２０に示すように、ＣＶＤ法によって、開口部１４を埋め込むようにシリコン酸化膜である第２層間絶縁膜２０を形成する。次に、ＣＶＤ法によって、シリコン窒化膜であるストッパー膜２１を２０ｎｍ厚となるように成膜する。次に、ＣＶＤ法によって、シリコン酸化膜である第３層間絶縁膜２４を１５０ｎｍ厚となるように成膜する。
【００８９】
次に、フォトリソグラフィ法およびドライエッチング法を用いて、コンタクト孔２７〜２９を形成する。ここで、コンタクト孔２９は、図１８に示したように、第１のシリコンピラー５Ａ１および第５のシリコンピラー５Ａ５の中心を結ぶＹ方向の中心線と、第３のシリコンピラー５Ａ３の中心を通るＸ方向の中心線との交点に中心が位置する円形として形成される。ここではコンタクト孔２９の直径を４０ｎｍとしている。これにより、コンタクト孔２９の外周と、第１のシリコンピラー５Ａ１、第３のシリコンピラー５Ａ３、および第５のシリコンピラー５Ａ５との各々の最近接間隔は３５ｎｍとなり、最短間隔となる。コンタクト孔２７の形成では、ドライエッチングをストッパー膜２１で一旦止めることで、ゲート電極１１までの深さを制御しているが、ダミーピラー６の上面は、残留しているマスク膜４が保護するので、エッチングされない。コンタクト孔２７は、第２ダミーピラー６Ｂの中心からずらした位置に形成しているので、その底部には、第２ダミーピラー６Ｂの上方に形成したマスク膜４と、第２ダミーピラー６Ｂの側面に形成した給電用ゲート電極１１ｂの一部が露出している。またコンタクト孔２８の底部には、シリコンプラグ１９の少なくとも一部が露出しており、コンタクト孔２９の底部には、ピラー下部拡散層９の一部が露出している。これらのコンタクト孔２７〜２９は同時に形成しても良いが、別々に形成しても良い。
【００９０】
次に、ＣＶＤ法によって、第３層間絶縁膜２４を覆うようにタングステン（Ｗ）と窒化チタン（ＴｉＮ）とチタン（Ｔｉ）で構成された金属膜を成膜して、コンタクト孔２７〜２９の内部を埋め込む。次にＣＭＰ法によって、第３層間絶縁膜２４上の金属膜を除去して、シリコンプラグ１９に対するメタルコンタクトプラグ３０、ピラー下部拡散層９に対するメタルコンタクトプラグ３１、給電用ゲート電極１１ｂに対するメタルコンタクトプラグ４１を形成する。
【００９１】
前述のように、直径４０ｎｍのコンタクト孔２９内に形成されたメタルコンタクトプラグ３１の直径は４０ｎｍとなる。従って、図１８に示すように、メタルコンタクトプラグ３１の外周と、第１のシリコンピラー５Ａ１、第３のシリコンピラー５Ａ３、および第５のシリコンピラー５Ａ５との各々の最近接間隔は３５ｎｍとなり、最短間隔となる。一方、第２のシリコンピラー５Ａ２、および第４のシリコンピラー５Ａ４は、メタルコンタクトプラグ３１に対してＸ方向に４５度傾斜した方向に延在することとなる。従って、第２のシリコンピラー５Ａ２、および第４のシリコンピラー５Ａ４を構成する矩形の角部がメタルコンタクトプラグ３１の外周に対して最近接の状態となり、この場合、５７ｎｍとなる。ここでは、メタルコンタクトプラグ３１に対して、Ｘ方向もしくはＹ方向に延在する同一中心線上に中心が位置するように設けられた第１のシリコンピラー５Ａ１、第３のシリコンピラー５Ａ３、第５のシリコンピラー５Ａ５との間隔はいずれも３５ｎｍで最短間隔を構成する。一方、メタルコンタクトプラグ３１に対して、Ｘ方向の中心線から４５度傾斜した方向に延在する第２のシリコンピラー５Ａ２、第４のシリコンピラー５Ａ４との間隔はいずれも５７ｎｍで最長間隔を構成する。この場合、最長間隔（５７ｎｍ）は、最短間隔（３５ｎｍ）の２倍以下となっているので、図７に示した従来技術のように、複数のシリコンピラーを配置するためにメタルコンタクトプラグ３１と各々のシリコンピラーとの間隔が不均一となり、下部拡散層の寄生抵抗が各々のシリコンピラーごとに変化して、半導体装置全体として特性が不安定になる問題を回避することができる。各々のシリコンピラーを円形で形成した場合、最長間隔は６７ｎｍとなるが、この場合でも最短間隔（３５ｎｍ）の２倍以下となっているので、上記の問題を回避することができる。
【００９２】
次に図１に示したように、スパッタ法によるタングステン（Ｗ）と窒化タングステン（ＷＮ）で構成されたメタル配線３３、３４とゲート吊り配線４２を形成する。このとき、メタルコンタクトプラグ４１は、ゲート吊り配線４２と接続される。また、ピラー下部拡散層９に接続している１つのメタルコンタクトプラグ３１Ａは、メタル配線３４と接続している。さらに、５つのシリコンピラー５Ａに形成されたピラー上部拡散層１６に接続している５つのメタルコンタクトプラグ３０は、メタル配線３３に接続している。 
以上が製造方法の説明である。
【００９３】
以上説明した第１の実施形態〜第５の実施形態の半導体装置によれば、平面視において複数のシリコンピラー５をメタルコンタクトプラグ３１の周辺に均等配置している。この構成によれば、メタルコンタクトプラグ３１と個々のシリコンピラー５の最長間隔は、最短間隔の２倍以内となり、メタルコンタクトプラグ３１とシリコンピラー５の間の電気抵抗ばらつきを許容値以内にすることができる。さらに、縦型トランジスタの特性劣化を防いで、半導体装置の動作を安定させることができる。
【産業上の利用可能性】
【００９４】
以上、本発明を実施形態に基づいて説明したが、本発明は実施形態に限定されるものではない。当業者であれば本発明の範囲内において各種変形例および変更例に想到するのは当然のことであり、これらも本発明の範囲に属するものと了解される。
【符号の説明】
【００９５】
１      シリコン基板
１Ａ    活性領域
２      ＳＴＩ
３      絶縁膜
４      マスク膜
５      シリコンピラー
５Ａ１  第１のシリコンピラー
５Ａ２  第２のシリコンピラー
５Ａ３  第３のシリコンピラー
５Ａ４  第４のシリコンピラー
５Ａ５  第５のシリコンピラー
５Ａ６  第６のシリコンピラー
５Ａ７  第７のシリコンピラー
５Ａ８  第８のシリコンピラー
５Ａ９  第９のシリコンピラー
５Ａ１０  第１０のシリコンピラー
５Ａ１１  第１１のシリコンピラー
６      ダミーピラー
６Ａ    第１ダミーピラー    
６Ｂ    第２ダミーピラー
８      絶縁膜
９      ピラー下部拡散層
１０    ゲート絶縁膜
１１ａ    ゲート電極
１１ｂ    給電用ゲート電極
１２    第１層間絶縁膜
１３    マスク膜
１４    開口部
１５    開口部
１６    ピラー上部拡散層
１７    絶縁膜
１８    サイドウォール膜
１９    シリコンプラグ
２０    第２層間絶縁膜
２１    ストッパー膜
２４    第３層間絶縁膜
２７    コンタクト孔
２８    コンタクト孔
２９    コンタクト孔
３０    メタルコンタクトプラグ
３１    メタルコンタクトプラグ
３１Ａ  メタルコンタクトプラグ
３１’  位置
３３    メタル配線
３４    メタル配線
４０    パターン
４１    メタルコンタクトプラグ
４２    配線
５０    単位トランジスタ
５０Ａ  単位トランジスタ
５０Ａ１  第１の単位トランジスタ
５０Ａ２  第２の単位トランジスタ
５０Ａ３  第３の単位トランジスタ
５０Ａ４  第４の単位トランジスタ
５０Ａ５  第５の単位トランジスタ
５０Ａ６  第６の単位トランジスタ
５０Ａ７  第７の単位トランジスタ
１００  半導体装置
１００ａ  半導体装置
１００ｂ  半導体装置
１００ｃ  半導体装置
１００ｄ  半導体装置
【図１】
2013153133.tif 000003
【図２】
2013153133.tif 000004
【図３】
2013153133.tif 000005
【図４】
2013153133.tif 000006
【図５】
2013153133.tif 000007
【図６】
2013153133.tif 000008
【図７】
2013153133.tif 000009
【図８】
2013153133.tif 000010
【図９】
2013153133.tif 000011
【図１０】
2013153133.tif 000012
【図１１】
2013153133.tif 000013
【図１２】
2013153133.tif 000014
【図１３】
2013153133.tif 000015
【図１４】
2013153133.tif 000016
【図１５】
2013153133.tif 000017
【図１６】
2013153133.tif 000018
【図１７】
2013153133.tif 000019
【図１８】
2013153133.tif 000020
【図１９】
2013153133.tif 000021
【図２０】
2013153133.tif 000022