(57)【要約】【課題】  メモリコストを抑制しつつ、高温異常時であっても画面表示を継続することができる携帯通信端末を提供することを目的とする。【解決手段】  メインプロセッサ２０及び表示コントローラ２１を有する主制御チップ２上に、メインメモリ３０を有するメモリチップ３をスタック配置し、メインメモリ３０の一部を表示コントローラ２１用のフレームメモリとして使用する。このため、メモリコストを抑制しつつ、表示装置１０ａの高精細化と、それに伴う表示コントローラの動作の高速化を実現することができる。また、サブメモリ４１を有するモデムチップ４が、回路基板１５上において、主制御チップ２から離間して配置され、高温異常時には、サブメモリ４１をフレームメモリとして使用することにより、表示制御を継続する。【選択図】  図４
2013097224.tif 000002
【特許請求の範囲】
【請求項１】
メインプロセッサ及び表示コントローラを有し、回路基板上に配置された第１半導体集積回路と、
揮発性のメインメモリを有し、第１半導体集積回路上にスタック配置された第２半導体集積回路と、
書き換え可能なサブメモリを有し、上記回路基板上において第１半導体集積回路から離間して配置された第３半導体集積回路と、
第２半導体集積回路又はその近傍の温度を計測する温度センサと、
上記温度センサの計測結果に基づいて、動作モードを通常モードから高温異常モードへ切り替えるモード切替手段とを備え、
上記メインメモリは、通常モード時に上記メインプロセッサが生成する第１フレーム画像を保持し、
上記サブメモリは、高温異常モード時に第２フレーム画像を保持し、
上記表示コントローラは、上記通常モードでは、上記メインメモリをフレームメモリとして使用し、第１フレーム画像に基づいて表示制御を行う一方、上記高温異常モードでは、上記サブメモリをフレームメモリとして使用し、第２フレーム画像に基づいて表示制御を行うことを特徴とする携帯通信端末。
【請求項２】
第３半導体集積回路は、無線通信用のベースバンド信号の変復調処理を行うサブプロセッサを有し、
上記メインメモリは、上記通常モード時に上記サブプロセッサが実行する第１プログラムを記憶することを特徴とする請求項１に記載の携帯通信端末。
【請求項３】
上記モード切替手段は、一定時間継続して操作入力がない場合に、動作モードを上記通常モードから省電力モードへ切り替え、
第１半導体集積回路は、上記省電力モード時に動作を停止し、
上記サブメモリは、上記メインメモリよりも記憶容量が小さく、上記省電力モード時に上記サブプロセッサが実行する第２プログラムを保持し、上記高温異常モード時には、第２プログラムに上書きされた第２フレーム画像を保持することを特徴とする請求項２に記載の携帯通信端末。
【請求項４】
第２フレーム画像は、上記通常モード時に上記メインメモリによって保持され、省電力モードへの移行時に、上記メインメモリから上記サブメモリへ退避されることを特徴とする請求項１〜３のいずれかに記載の携帯通信端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯通信端末に係り、更に詳しくは、メモリコストを削減しつつ、高温時にも画像表示を継続することができる携帯通信端末の改良に関する。
【背景技術】
【０００２】
一般に、液晶表示装置（ＬＣＤ）を制御するＬＣＤコントローラは、フレーム画像を記憶するためのフレームメモリを備えている。このフレームメモリは、液晶表示装置の高精細化にともなって、大容量化及び高速化が求められ、携帯通信端末の製造コストを増大させる要因になっている。このため、ＬＣＤコントローラ内にフレームメモリを設けることなく、アプリケーションプロセッサ用の高速メモリの一部をフレームメモリとして利用する構成が知られている。
【０００３】
一方、２個以上の半導体パッケージを積み重ねて回路基板上に実装するＰｏＰ（Package on Package）実装や、２個以上の半導体ダイを積み重ねてパッケージ化するダイスタッキング技術が従来から知られている。このような技術を利用して、２個の半導体集積回路をスタック配置すれば、回路基板上の実装面積を抑制できるだけでなく、半導体集積回路間の配線長を短くし、当該半導体集積回路間の入出力動作を高速化することができる。例えば、プロセッサ上に高速メモリをスタック配置すれば、アプリケーションプログラムの実行速度を高速化することができる。
【０００４】
これらの技術を利用して、プロセッサ及びＬＣＤコントローラを含む半導体集集積回路上に高速メモリをスタック配置し、高速メモリの一部の記憶領域をＬＣＤコントローラのフレームメモリとして利用すれば、プロセッサ及びＬＣＤコントローラの動作をともに高速化しつつ、メモリコストを削減することができると考えられる。
【０００５】
しかしながら、この様な構成を採用した場合、プロセッサが高温になれば、プロセッサの直近に配置されている高速メモリも高温になり、高速メモリ内のデータが破壊されるおそれがある。この場合、高速メモリをフレームメモリとして使用しているＬＣＤコントローラは表示制御を行うことができなくなってしまうという問題があった。例えば、プロセッサが高温になり、クールダウン動作を開始すると、液晶表示装置の表示画面が真っ暗になり、温度異常によるクールダウン動作中であることをユーザに報知することができないという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−３４４０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情に鑑みてなされたものであり、メモリコストを抑制しつつ、高温時であっても画面表示を継続することができる携帯通信端末を提供することを目的とする。特に、表示装置の高精細化にともなうフレームメモリの大容量化及び高速化の要請に対応しつつ、メモリコストを抑制することを目的とする。
【課題を解決するための手段】
【０００８】
第１の本発明による携帯通信端末は、メインプロセッサ及び表示コントローラを有し、回路基板上に配置された第１半導体集積回路と、揮発性のメインメモリを有し、第１半導体集積回路上にスタック配置された第２半導体集積回路と、書き換え可能なサブメモリを有し、上記回路基板上において第１半導体集積回路から離間して配置された第３半導体集積回路と、第２半導体集積回路又はその近傍の温度を計測する温度センサと、上記温度センサの計測結果に基づいて、動作モードを通常モードから高温異常モードへ切り替えるモード切替手段とを備え、上記メインメモリが、通常モード時に上記メインプロセッサが生成する第１フレーム画像を保持し、上記サブメモリが、高温異常モード時に第２フレーム画像を保持し、上記表示コントローラが、上記通常モードでは、上記メインメモリをフレームメモリとして使用し、第１フレーム画像に基づいて表示制御を行う一方、上記高温異常モードでは、上記サブメモリをフレームメモリとして使用し、第２フレーム画像に基づいて表示制御を行うように構成される。
【０００９】
メインプロセッサ及び表示コントローラを有する第１半導体集積回路上に、第２半導体集積回路をスタック配置することにより、メインプロセッサ及び表示コントローラによるメインメモリへのアクセスを高速化することができる。このため、通常モードでは、メインプロセッサ用のメインメモリの一部を表示コントローラ用のフレームメモリとして使用することができ、メモリコストを抑制しつつ、表示装置の高精細化と、それに伴うフレームメモリの大容量化及び高速化を実現することができる。しかも、高温異常モードでは、サブメモリをフレームメモリとして使用することにより、メインプロセッサの発熱によりメインメモリが使用できなくなった場合でも、表示コントローラは表示制御を継続することができる。
【００１０】
第２の本発明による携帯通信端末は、上記構成に加えて、第３半導体集積回路が、無線通信用のベースバンド信号の変復調処理を行うサブプロセッサを有し、上記メインメモリが、上記通常モード時に上記サブプロセッサが実行する第１プログラムを記憶するように構成される。
【００１１】
変復調処理を行うサブプロセッサ用の第１プログラムをメインメモリが保持しているため、第１及び第３半導体集積回路間に高速インターフェースを設けることにより、メモリコストを更に抑制することができる。また、高温異常モード時には、上記高速インターフェースを利用して、表示コントローラがサブメモリから第２フレーム画像を読み出すことができる。このため、高温異常モードにおける画像表示のために、高速インターフェースを別途設ける必要がなく、製造コストを抑制することができる。
【００１２】
第３の本発明による携帯通信端末は、上記構成に加えて、上記モード切替手段が、一定時間継続して操作入力のない場合に、動作モードを上記通常モードから省電力モードへ切り替え、第１半導体集積回路が、上記省電力モード時に動作を停止し、上記サブメモリが、上記メインメモリよりも記憶容量が小さく、上記省電力モード時に上記サブプロセッサが実行する第２プログラムを保持し、上記高温異常モード時には、第２プログラムに上書きされた第２フレーム画像を保持するように構成される。
【００１３】
サブメモリが省電力モード時にサブプロセッサが実行する第２プログラムを保持することにより、省電力モード時に第１半導体集積回路が動作を停止しても、サブプロセッサは、第２プログラムに基づいて動作することができる。また、サブメモリが、高温異常モード時には、第２プログラムに上書きされた第２フレーム画像を保持することにより、メモリコストを更に抑制することができる。
【００１４】
第４の本発明による携帯通信端末は、上記構成に加えて、第２フレーム画像が、上記通常モード時に上記メインメモリによって保持され、省電力モードへの移行時に、上記メインメモリから上記サブメモリへ退避されるように構成される。
【発明の効果】
【００１５】
本発明によれば、メモリコストを抑制しつつ、高温時であっても画面表示を継続することができる携帯通信端末を提供することができる。特に、表示装置の高精細化にともなうフレームメモリの大容量化及び高速化の要請に対応しつつ、メモリコストを抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１による携帯通信端末の一例を示した外観図である。
【図２】図１の携帯電話機１００をＡ−Ａ切断線により切断した場合の様子を示した断面図である。
【図３】図２の回路基板１５の一部を拡大して示した拡大断面図である。
【図４】図１の携帯電話機１００内部の回路構成の一例を示した図である。
【図５】携帯電話機１００内におけるデータフローの一例を説明するための説明図であり、サブプロセッサ用のプログラムコードのフローが示されている。
【図６】通常モード時におけるフレーム画像のデータフローを示した説明図である。
【図７】高温異常が検出された場合におけるフレーム画像のデータフローを示した説明図である。
【図８】高温異常モード時におけるフレーム画像のデータフローを示した説明図である。
【図９】高温異常検出処理の一例を示したフローチャートである。
【図１０】サブプロセッサ４０の動作の一例を示したフローチャートである。
【図１１】表示コントローラ２１の動作の一例を示したフローチャートである。
【図１２】本発明の実施の形態２による携帯通信端末の要部について一例を示した図である。
【発明を実施するための形態】
【００１７】
実施の形態１．
図１は、本発明の実施の形態１による携帯通信端末の一例を示した外観図であり、携帯電話機１００の前面が示されている。また、図２は、図１の携帯電話機１００をＡ−Ａ切断線により切断した場合の様子を模式的に示した断面図である。
【００１８】
携帯電話機１００は、略矩形からなる薄型筐体からなり、その前面には、タッチパネル１０、レシーバ１１、マイクロホン１２及び操作キー１３が配置されている。また、上記薄型筐体内には、回路基板１５及び二次電池１６が内蔵されている。
【００１９】
タッチパネル１０は、表示装置及びタッチセンサからなり、表示装置を用いて画像表示を行う一方、表示装置の表示面に対するユーザ操作を検出する。例えば、液晶表示装置の表示面上に静電容量の変化を検出するための透明電極が形成されている。レシーバ１１及びマイクロホン１２は、通話用の入出力装置であり、タッチパネル１０を挟んで反対側に配置されている。また、操作キー１３は、ユーザが操作入力を行うためのハードキーである。回路基板１５は、多数の半導体装置が配置された基板であり、例えば、フレキシブル基板が用いられる。二次電池１６には、例えば、リチウムイオン電池が用いられる。
【００２０】
図３は、図２の回路基板１５の一部を拡大して示した拡大断面図であり、携帯電話機１００の要部が模式的に示されている。回路基板１５上には、主制御チップ２、メモリチップ３及びモデムチップ４が配置されている。
【００２１】
主制御チップ２は、第１半導体集積回路２ｃがパッケージ内に封止された半導体装置であり、上記パッケージの上面及び下面には多数の電極端子がそれぞれ形成されている。第１半導体集積回路２ｃは、同一の半導体ダイ上にメインプロセッサ２０及び表示コントローラ２１が形成されている。また、パッケージ下面の電極端子は、半田ボールを介して、回路基板１５上の電極端子に接続されている。
【００２２】
メモリチップ３は、半導体ダイ上に揮発性のメインメモリ３０が形成された第２半導体集積回路３ｃがパッケージ内に封止された半導体装置であり、主制御チップ２上に積み重ねるように配置されている。メモリチップ３のパッケージ下面には、主制御チップ２のパッケージ上面の電極端子と対向するように多数の電極端子が形成され、半田ボールを介して、これらの対向する電極端子が互いに接続される。この様にして、主制御チップ２上にメモリチップ３をＰｏＰ実装することにより、回路基板１５上における実装面積を削減するとともに、チップ間の配線長を短縮することができる。このため、メインプロセッサ２０及び表示コントローラ２１のいずれについても、メインメモリ３０へのアクセスを高速化することができる。
【００２３】
モデムチップ４は、第３半導体集積回路４ｃがパッケージ内に封止された半導体装置であり、回路基板１５上において主制御チップ２とは異なる位置に配置されている。第３半導体集積回路４ｃは、同一の半導体ダイ上にサブプロセッサ４０と、書き換え可能なサブメモリ４１とが形成されている。モデムチップ４のパッケージ下面の電極端子は、半田ボールを介して、回路基板１５上の電極端子に接続され、主制御チップ２及びモデムチップ４は、回路基板１５上の配線パターンを介して接続されている。
【００２４】
図４は、図１の携帯電話機１００内部の回路構成の一例を示した図である。この携帯電話機１００は、３つの動作モード、すなわち、通常モード、スタンバイモード及び高温異常モードを有する。
【００２５】
スタンバイモードは、主制御チップ２の動作を停止させることにより、通常モードに比べて消費電力を低減させる動作モードであり、一定時間継続して操作入力がなかった場合に、動作モードが通常モードからスタンバイモードへ切り替えられる。高温異常モードは、メモリチップ３を用いることなく表示制御を行う動作モードであり、メモリチップ３の温度が高温異常判定値を越えた場合に、動作モードが通常モードから高温異常モードへ切り替えられる。これらのモード切り替えは、メインプロセッサ２０が行ってもよいし、その他の回路が行ってもよい。
【００２６】
ＲＦチップ５０は、周波数変換を行う無線処理部であり、モデムチップ４から入力されるベースバンド信号をＲＦ信号に変換し、アンテナから送出させる。また、アンテナが受信したＲＦ信号をベースバンド信号へ周波数変換し、モデムチップ４へ出力する。
【００２７】
フラッシュメモリ５１は、アプリケーションプログラム３１やモデムプログラム３２などを保持する不揮発性メモリである。これらのプログラム３１，３２は、必要に応じて、フラッシュメモリ５１からメインメモリ３０へ転送される。
【００２８】
音声入出力部５２は、レシーバ１１及びマイクロホン１２を制御し、音声入出力を行っている。操作入力部５３は、タッチパネル１０を構成するタッチセンサ１０ｂや操作キー１３を監視し、ユーザ操作があれば、操作入力信号を主制御チップ２へ出力する。
【００２９】
主制御チップ２は、モデムチップ４、タッチパネル１０、音声入出力部５２、操作入力部５３などを制御する主制御装置であり、内部バス２ｂを介して互いに接続されたメインプロセッサ２０、表示コントローラ２１、メモリコントローラ２２、温度センサ２３及び通信部２４を備えている。
【００３０】
メインプロセッサ２０は、種々のアプリケーションプログラムを実行するプロセッサである。例えば、通話時には、音声入出力部５２を制御し、マイクロホン１２から入力された送話音信号をモデムチップ４へ出力するとともに、モデムチップ４から受信した受話音信号を音声入出力部５２へ出力する。また、データ通信時には、操作入力部５３からの操作入力信号に基づいて送信信号を生成する。さらに、操作入力部５３からの操作入力信号やモデムチップ４からの受信信号に基づいてフレーム画像を生成し、メインメモリ３０内のフレームメモリ領域に書き込む。ただし、高温異常モード時には、メインプロセッサ２０の動作速度を低下させて、メインプロセッサ２０からの発熱を抑制し、主制御チップ２をクールダウンさせる。
【００３１】
なお、ここでは、主制御チップ２が１個のメインプロセッサ２０を内蔵する場合について説明するが、主制御チップ２が２以上のメインプロセッサ２０を内蔵するマルチプロセッサ構成であってもよい。
【００３２】
表示コントローラ２１は、表示装置１０ａの表示制御を行っている。ここでは、表示装置１０ａが、タッチパネル１０を構成する液晶表示装置（ＬＣＤ）であり、表示コントローラ２１はＬＣＤコントローラであるものとする。主制御チップ２内にはフレームメモリを備えておらず、表示コントローラ２１は、メインメモリ３０の一部の記憶領域をフレームメモリとして使用する。つまり、表示コントローラ２１は、メモリチップ３内に保持されているフレーム画像に基づいて表示制御を行っている。
【００３３】
メモリコントローラ２２は、メモリチップ３に対するデータ入出力を制御する。メモリチップ３は主制御チップ２上にスタック配置されているため、これらのチップ間の配線長が短く、メモリコントローラ２２は高速でデータ入出力を行うことができる。メインプロセッサ２０及び表示コントローラ２１は、このメモリコントローラ２２を介して、メモリチップ３にアクセスする。
【００３４】
温度センサ２３は、メモリチップ３の温度を計測するための温度計測手段であり、例えば、熱電対を用いることができる。温度センサ２３の計測温度は、メインプロセッサ２０へ出力され、予め定められた高温異常判定値と比較される。この比較結果に基づいて、通常モードから高温異常モードへの切り替えが行われる。ここでは、温度センサ２３を主制御チップ２内に配置する場合について説明するが、主制御チップ２近傍の回路基板１５上に配置する構成であってもよい。さらに、メモリチップ３の温度を間接的に計測するのではなく、温度センサ２３をメモリチップ３内に配置し、メモリチップ３の温度を直接的に計測する構成であってもよい。
【００３５】
高温異常モードに切り替わると、メインプロセッサ２０がクールダウン動作を行うとともに、モデムチップ４内のサブメモリ４１が、表示コントローラ２１のフレームメモリとして使用される。メモリチップ３は、主制御チップ２にスタック配置されているため、メインプロセッサ２０が発熱し、主制御チップ２が高温になれば、メモリチップ３も高温になり、メインメモリ３０内のデータが破壊される。しかも、メインメモリ３０の限界温度は、メインプロセッサ２０や表示コントローラ２１よりも低く、温度が上昇した場合、主制御チップ２が正常に動作できなくなるよりも前に、メインメモリ３０内のデータの破壊が始まる。このため、通常モード時には、メインメモリ３０がフレームメモリとして用いられる一方、高温異常モード時には、モデムチップ４内のサブメモリ４１がフレームメモリとして用いられる。
【００３６】
メモリチップ３は、メインメモリ３０を内蔵している。メインメモリ３０は、データ入出力を高速に行うことができる書き換え可能なメモリであり、例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）が用いられる。メインメモリ３０内には、アプリケーションプログラム３１、モデムプログラム３２及びフレーム画像３３が格納されている。
【００３７】
アプリケーションプログラム３１は、メインプロセッサ２０が実行するプログラムである。モデムプログラム３２は、通常モード時にモデムチップ４内のサブプロセッサ４０が実行するプログラムである。フレーム画像３３は、メインプロセッサ２０によって生成された画像データである。
【００３８】
メインプロセッサ２０及び表示コントローラ２１は、内部バス２ｂ及びメモリコントローラ２２を介して、メモリチップ３にアクセスする。また、モデムチップ４内のサブプロセッサ４０は、主制御チップ２にアクセスし、主制御チップ２内の内部バス２ｂ及びメモリコントローラ２２を介して、メモリチップ３にアクセスする。
【００３９】
メインメモリ３０内には、フレーム画像３３を格納するための記憶領域が予め確保されており、この記憶領域が、表示コントローラ２１のフレームメモリとして使用される。つまり、メインプロセッサ２０用のメインメモリ３０の一部を表示コントローラ２１用のフレームメモリとして使用することにより、表示装置１０ａの高精細化にともなうフレームメモリの大容量化及び高速化の要請に対応しつつ、メモリコストを削減することができる。
【００４０】
モデムチップ４は、ベースバンド信号の変調及び復調を行う変復調装置であり、内部バス４ｂを介して互いに接続されたサブプロセッサ４０、サブメモリ４１及び通信部４２により構成される。
【００４１】
サブプロセッサ４０は、主制御チップ２から入力される送信信号を変調してＲＦチップ５０へ出力する。また、ＲＦチップ５０から入力される受信信号を復調して主制御チップ２へ出力する。このサブプロセッサ４０は、主制御チップ２を介して、メインメモリ３０内に保持されているモデムプログラム３２を読み出し実行しているため、メモリコストを削減することができる。
【００４２】
サブメモリ４１は、データ入出力を高速に行うことができる高速メモリであり、書き換え可能なメモリであれば、揮発性メモリであってもよいし、不揮発性メモリであってもよい。例えば、ＭＲＡＭ（Magnetoresistive Random Access Memory：磁気抵抗メモリ）やＲｅＲＡＭ（Resistance Random Access Memory：抵抗変化型メモリ）やＰＣＭ（Phase Change Memory：相変化メモリ）を用いることができる。このサブメモリ４１は、スタンバイモード時にはスタンバイ用プログラムを保持し、高温異常モード時にはフレーム画像３３'を保持している。
【００４３】
スタンバイ用プログラム３２'は、スタンバイモード時にサブプロセッサ４０が実行するプログラムである。サブプロセッサ４０は、スタンバイモード時であっても動作を継続する必要があるが、スタンバイモード時には主制御チップ２が停止するため、メインメモリ３０内のモデムプログラム３２を読み出すことができない。このため、モデムプログラム３２よりもコンパクトなスタンバイ用プログラム３２'をサブメモリ４１内に保持しておくことにより、スタンバイモード時であっても、サブプロセッサ４０は最小限の動作を行うことができる。
【００４４】
また、サブメモリ４１に保持されるフレーム画像３３'は、高温異常であることをユーザに報知するための画像データである。高温異常モード時には、メインメモリ３０内のデータが破壊されるおそれがあるため、サブメモリ４１にフレーム画像３３'を格納し、このフレーム画像３３'に基づいて、表示コントローラ２１が表示制御を行っている。フレーム画像３３'は、高温異常であることを報知することができればよく、データサイズの小さな画像データであってもよい。
【００４５】
この様にして、モデムチップ４がサブメモリ４１を備え、スタンバイ時にはスタンバイ用プログラム３２'を保持する一方、高温異常モード時には、異常報知のためのフレーム画像３３'を格納することにより、サブメモリ４１の記憶容量を抑制することできるので、メモリコストを削減することができる。特に、通常モードから高温異常モードへ切り替る際、スタンバイ用プログラム３２'の一部又は全部に対し、フレーム画像３３'を上書きする構成にすれば、サブメモリ４１の記憶容量を更に小さくし、メモリコストを更に削減することができる。
【００４６】
通信部４２は、主制御チップ２の通信部２４との間でデータ入出力を行う入出力インターフェースであり、例えば、Ｃ２Ｃ（Chip to Chip Link）が用いられる。Ｃ２Ｃは、往復で１００ｎｓ以下のレイテンシーを実現することができるチップ間の高速データ入出力方式である。主制御チップ２及びモデムチップ４間のデータ入出力を高速化すれば、サブプロセッサ４０が実行するモデムプログラム３２をメインメモリ３０に格納することが可能になる。また、主制御チップ２及びモデムチップ４間における通信データの転送速度も向上するため、数十Ｍｂｐｓ以上の高速無線通信にも対応することが可能になる。つまり、主制御チップ２及びモデムチップ４間のデータ入出力を高速化することにより、メモリコスト抑制しつつ、高速無線通信を実現することができる。
【００４７】
図５は、図４のブロック図におけるデータフローの一例を説明するための説明図であり、サブプロセッサ４０がプログラムコードをフェッチする場合のデータフローが示されている。
【００４８】
図中の（ａ）には、通常モード時におけるデータフローが示されている。モデムプログラム３２は、メモリチップ３内に保持されているため、サブプロセッサ４０は、主制御チップ２を介して、メモリチップ３内のプログラムコードをフェッチする。主制御チップ２は、メモリチップ３及びモデムチップ４のそれぞれに対し、データ入出力を高速に行うことができる。このため、モデムプログラム３２がメモリチップ３内に保持されていても、サブプロセッサ４０は高速に動作することができる。
【００４９】
図中の（ｂ）は、スタンバイモード時におけるデータフローが示されている。スタンバイ用プログラム３２'は、モデムチップ４のサブメモリ４１内に保持されているため、サブプロセッサ４０は、主制御チップ２を介することなく、プログラムコードをフェッチすることができる。なお、スタンバイモード時にサブプロセッサ４０が行っているのは着信検出などの基本的な動作のみであり、例えば、スタンバイモード中に着信があれば、動作モードがスタンバイモードから通常モードに切り替えられる。
【００５０】
図６〜図８は、図４のブロック図におけるデータフローの一例を説明するための説明図であり、フレーム画像のデータフローが示されている。
【００５１】
図６は、通常モード時におけるフレーム画像のデータフローを示した説明図である。メインプロセッサ２０は、アプリケーションプログラム３１を実行し、フレーム画像３３を生成する。生成されたフレーム画像３３は、内部バス２ｂ及びメモリコントローラ２２を介して、メモリチップ３内の所定の領域に書き込まれる。表示コントローラ２１は、このフレーム画像３３に基づいて、表示装置１０ａの表示制御を行う。すなわち、内部バス２ｂ及びメモリコントローラ２２を介して、メモリチップ３からフレーム画像３３を読み出し、表示装置１０ａへ表示制御信号を出力する。例えば、フレームレートが６０Ｈｚであれば、メインプロセッサ２０が、メモリチップ３内のフレーム画像３３を１／６０秒ごとに更新し、表示コントローラ２１は、当該フレーム画像３３に基づく表示制御を１／６０秒ごとに繰り返す。
【００５２】
図７は、高温異常が検出された場合におけるフレーム画像のデータフローを示した説明図である。温度センサ２３の計測温度が高温異常判定値を越えると、動作モードが、通常モードから高温異常モードへ切り替えられる。このモード切り替え前に、メインプロセッサ２０は、高温異常を報知するためのフレーム画像３３をサブメモリ４１に待避させる。サブメモリ４１へのフレーム画像の書き込みには、主制御チップ２内の内部バス２ｂ及び通信部２４と、モデムチップ４内の通信部４２及び内部バス４ｂとを介して行われる。
【００５３】
モデムチップ４は、主制御チップ２から離間して配置されており、主制御チップ２やメモリチップ３に比べて、メインプロセッサ２０による発熱の影響を受けにくい。このため、高温異常モードへ移行する際、高温異常モード時に使用するフレーム画像３３'をモデムチップ４内のサブメモリ４１に格納する。フレーム画像の待避は、メモリチップ３からサブメモリ４１へフレーム画像を転送することにより行ってもよいし、メインプロセッサ２０が新たなフレーム画像を生成し、サブメモリ４１に書き込んでもよい。
【００５４】
図８は、高温異常モード時におけるフレーム画像のデータフローを示した説明図である。高温異常モード時には、表示コントローラ２１が、サブメモリ４１内のフレーム画像３３'に基づいて表示装置１０ａを制御する。すなわち、内部バス２ｂ及び通信部２４と、モデムチップ４内の通信部４２及び内部バス４ｂとを介して、サブメモリ４１からフレーム画像３３'を読み出し、表示制御信号を生成し、表示装置１０ａへ出力する。例えば、フレームレートが６０Ｈｚであれば、表示コントローラ２１は、サブメモリ４１内のフレーム画像３３'に基づく表示制御を１／６０秒ごとに繰り返す。なお、高温異常用のフレーム画像３３'は、高温異常であることを報知するための画像データであり、簡単な静止画像であってもよい。
【００５５】
図９のステップＳ１０１〜１０５は、高温異常検出処理の一例を示したフローチャートであり、通常モード時のメインプロセッサ２０によって実行される。まず、温度センサ２３の計測温度を取得し、高温異常判定値と比較する（ステップＳ１０１，Ｓ１０２）。その結果、計測温度が高温異常判定値以下であれば、高温異常ではないと判断し、当該処理を終了する（ステップＳ１０３）。一方、計測温度が高温異常判定値を越えていれば、フレーム画像をモデムチップ４内のサブメモリ４１に待避させる（ステップＳ１０４）。このとき、サブメモリ４１に保持されているスタンバイ用プログラム３２'に上書きするように、フレーム画像３３'がサブメモリ４１に格納される。その後、動作モードを高温異常モードに切り替えて当該処理を終了する（ステップＳ１０５）。動作モードが高温異常モードに切り替えられた後、メインプロセッサ２０は、動作速度を低下させ、或いは、動作を停止する。
【００５６】
図１０のステップＳ２０１〜Ｓ２０５は、サブプロセッサ４０の動作の一例を示したフローチャートである。動作モードが高温異常モードである場合、サブプロセッサ４０は動作しない。このため、何も行わずに当該処理を終了する（ステップＳ２０１）。一方、動作モードがスタンバイモードであった場合、サブプロセッサ４０は、サブメモリ４１に格納されているスタンバイ用プログラム３２'を読み出す（ステップＳ２０２，Ｓ２０３）。一方、ステップＳ２０１及びＳ２０３において、動作モードが高温異常モードでもスタンバイモードでもない場合、つまり、通常モードであった場合には、メモリチップ３内のモデムプログラム３２を読み出す（ステップＳ２０４）。そして、ステップＳ２０３又はＳ２０４において読み出されたプログラムコードを実行する（ステップＳ２０５）。つまり、サブプロセッサ４０は、動作モードが高温異常モードであれば動作せず、スタンバイモードであればサブメモリ４１内のスタンバイ用プログラム３２'を実行し、通常モードであれば、メモリチップ内のモデムプログラム３２を実行する。
【００５７】
図１１のステップＳ３０１〜Ｓ３０５は、表示コントローラ２１の動作の一例を示したフローチャートであり、フレーム周期ごとに実行される。動作モードがスタンバイモードである場合、表示装置１０ａによる表示は行われないため、表示コントローラ２１は、何も行わずに当該処理を終了する（ステップＳ３０１）。一方、動作モードがスタンバイモードでない場合に、高温異常モード又は通常モードのいずれであるのかにより処理が異なる（ステップＳ３０２）。高温異常モードであれば、モデムチップ４内のサブメモリ４１が保持しているフレーム画像３３'を読み出す（ステップＳ３０３）。一方、通常モードであれば、メモリチップ３が保持しているフレーム画像３３を読み出す（ステップＳ３０４）。そして、ステップＳ３０３又はＳ３０４において読み出したフレーム画像に基づいて表示制御信号を生成し、表示装置１０ａへ出力する（ステップＳ３０５）。
【００５８】
本実施の形態による携帯電話機１００は、主制御チップ２上にメモリチップ３がスタック配置されている。つまり、メインプロセッサ２０及び表示コントローラ２１が形成された第１半導体集積回路２ｃ上に、揮発性のメインメモリ３０が形成された第２半導体集積回路３ｃがスタック配置されている。この様な構成を採用することにより、主制御チップ２及びメモリチップ３間の配線長を短くし、メインプロセッサ２０及び表示コントローラ２１によるメインメモリ３０へのアクセスを高速化することができる。従って、メインプロセッサ２０用のメインメモリ３０の一部を表示コントローラ２１用のフレームメモリとして使用し、メモリコストを抑制しつつ、表示装置１０ａの高精細化にともなうフレームメモリの大容量化及び高速化の要請に対応することができる。
【００５９】
また、回路基板１５上において、モデムチップ４が主制御チップ２から離間して配置されている。つまり、サブプロセッサ４０及びサブメモリ４１が形成された第３半導体集積回路４ｃが、メインプロセッサ２０及び表示コントローラ２１が形成された第１半導体集積回路２ｃから離間して配置されている。このため、メインプロセッサ２０の発熱によってメインメモリ３０が高温になり、メインメモリ３０内のデータが破壊される可能性がある高温異常モードにおいても、サブメモリ４１をフレームメモリとして使用することにより、表示コントローラ２１は表示制御を継続することができる。
【００６０】
特に、高速無線通信を行うための携帯電話機１００では、モデムチップ４及び主制御チップ２間のデータ入出力に高速インターフェースが用いられる。このため、このようなモデムチップ４内にサブメモリ４１を内蔵させることにより、高温異常モード時においても、表示コントローラ２１は、フレームメモリに高速アクセスすることができる。
【００６１】
また、本実施の形態による携帯電話機１００は、通常モード時にサブプロセッサ４０が実行するモデムプログラム３２をメインメモリ３０内に保持している。このため、さらにメモリコストを削減することができる。
【００６２】
また、本実施の形態による携帯電話機１００は、一定時間継続して操作入力がない場合、動作モードがスタンバイモードに切り替わり、主制御チップ２が動作を停止する省電力状態になる。このため、スタンバイモード時にサブプロセッサ４０が実行するスタンバイ用プログラムをサブメモリ４１内に保持している。一方、高温異常モードへの移行時にフレーム画像をサブメモリ４１に退避させる際、フレーム画像３３'がスタンバイ用プログラム３２'に上書きされる。このため、メモリコストを削減することができる。
【００６３】
実施の形態２．
実施の形態１では、ＰｏＰ実装技術を用いて、メインプロセッサ２０及び表示コントローラ２１を含む主制御チップ２上に、メインメモリ３０を含むメモリチップ３をスタック配置する場合の例について説明した。これに対し、実施の形態２では、ダイスタッキング技術を用いて、メインプロセッサ２０及び表示コントローラ２１を含む半導体集積回路２ｃ上に、メインメモリ３０を含む半導体集積回路３ｃをスタック配置する場合の例について説明する。
【００６４】
図１２は、本発明の実施の形態２による携帯通信端末の要部について一例を示した図であり、図３と同様にして、図２の回路基板１５の一部を拡大して示した拡大断面図である。図３と比較すれば、パッケージ封止前の第１半導体集積回路２ｃ上に、パッケージ封止前の第２半導体集積回路３ｃがスタック配置され、スタック配置された半導体集積回路２ｃ，３ｃが同一のパッケージ内に封止されている。このため、第１半導体集積回路２ｃ及び第２半導体集積回路３ｃは、パッケージ内において接続されている。
【００６５】
この様な構成を採用した場合であっても、実施の形態１の場合と同一の作用効果を得ることができる。つまり、第１半導体集積回路２ｃ及び第２半導体集積回路３ｃ間の配線長を短くし、メインプロセッサ２０及び表示コントローラ２１によるメインメモリ３０へのアクセスを高速化することができる。また、メインプロセッサ２０の発熱による高温異常モードにおいて、サブメモリ４１をフレームメモリとして使用することにより、表示コントローラ２１が表示制御を継続することができる。
【００６６】
なお、上記実施の形態では、アプリケーションプログラム３１を実行するメインプロセッサ２０が、フレーム画像３３を生成する場合について説明したが、本発明は、この様な場合のみに限定されない。例えば、第１半導体集積回路２ｃ内にグラフィックアクセラレータ（不図示）が形成され、当該グラフィックアクセラレータが、フレーム画像３３を生成するように構成することもできる。
【符号の説明】
【００６７】
１００  携帯電話機
１０    タッチパネル
１０ａ  表示装置
１０ｂ  タッチセンサ
１１    レシーバ
１２    マイクロホン
１３    操作キー
１５    回路基板
１６    二次電池
２      主制御チップ
２ｂ    内部バス
２ｃ    第１半導体集積回路
２０    メインプロセッサ
２１    表示コントローラ
２２    メモリコントローラ
２３    温度センサ
２４    通信部
３      メモリチップ
３ｃ    第２半導体集積回路
３０    メインメモリ
３１    アプリケーションプログラム
３２    モデムプログラム
３３，３３'  フレーム画像
４      モデムチップ
４ｂ    内部バス
４ｃ    第３半導体集積回路
４０    サブプロセッサ
４１    サブメモリ
４２    通信部
５０    ＲＦチップ
５１    フラッシュメモリ
５２    音声入出力部
５３    操作入力部
【図１】
2013097224.tif 000003
【図２】
2013097224.tif 000004
【図３】
2013097224.tif 000005
【図４】
2013097224.tif 000006
【図５】
2013097224.tif 000007
【図６】
2013097224.tif 000008
【図７】
2013097224.tif 000009
【図８】
2013097224.tif 000010
【図９】
2013097224.tif 000011
【図１０】
2013097224.tif 000012
【図１１】
2013097224.tif 000013
【図１２】
2013097224.tif 000014