(57)【要約】【課題】画素への印加電圧を補正した場合に、補正前とは別の場所にディスクリネーションが発生するのを抑える。【解決手段】境界検出部２２は、隣り合う画素の一方の画素の印加電圧と他方の画素の印加電圧との差が閾値以上となる境界を第１電圧データＤＶ１に基づいて検出する。補正部２５は、検出された境界に隣り合う一方の画素の印加電圧と他方の画素の印加電圧との差が小さくなるように、当該境界に隣り合うｍ個の画素の第１電圧データＤＶ１を補正する。この補正においては、一方の画素の印加電圧と他方の画素の印加電圧との差をΔＶとしたとき、第１電圧データＤＶ１で指定される印加電圧と、当該第１電圧データＤＶ１を補正した第２電圧データＤＶ２で指定される印加電圧の差をΔＶ／（ｍ＋１）未満とする。【選択図】図１
2013190630.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが液晶素子を有する複数の画素と、各画素の液晶素子に印加する印加電圧を指定する第１データを補正した第２データに基づいて前記画素を駆動する駆動回路と、を有する電気光学装置の表示を制御する画像処理回路であって、
隣り合う画素の一方の画素の前記印加電圧と他方の画素の前記印加電圧との差が閾値以上となる境界を前記第１データに基づいて検出する境界検出部と、
前記境界検出部により検出された境界に隣り合う一方の画素の前記印加電圧と他方の画素の前記印加電圧との差が小さくなるように、当該境界に隣り合うｍ個の画素の第１データを補正し、前記一方の画素の前記印加電圧と前記他方の画素の前記印加電圧との差をΔＶとしたとき、前記第１データで指定される印加電圧と、当該第１データを補正した前記第２データで指定される印加電圧の差をΔＶ／（ｍ＋１）未満とする補正部と
を有する画像処理回路。
【請求項２】
前記補正部は、前記境界が複数隣り合う第１画素がある場合、前記第１画素に前記境界を挟んで隣り合う画素の前記印加電圧のうち前記第１画素の前記印加電圧との差が最小の印加電圧と、前記第１画素の前記印加電圧との差を前記ΔＶとすること
を特徴とする請求項１に記載の画像処理回路。
【請求項３】
前記補正部は、前記境界に隣り合う前記一方の画素の第１データと前記他方の画素の第１データを補正し、前記ｍの値を２とすること
を特徴とする請求項１又は請求項２に記載の画像処理回路。
【請求項４】
前記補正部は、前記境界に隣り合う画素のうち一方の画素の前記第１データを補正し、前記ｍの値を１とすること
を特徴とする請求項１又は請求項２に記載の画像処理回路。
【請求項５】
それぞれが液晶素子を有する複数の画素と、各画素の液晶素子に印加する印加電圧を指定する第１データを補正した第２データに基づいて前記画素を駆動する駆動回路と、を有する電気光学装置と、
隣り合う画素の一方の画素の前記印加電圧と他方の画素の前記印加電圧との差が閾値以上となる境界を前記第１データに基づいて検出する境界検出部と、
前記境界検出部により検出された境界に隣り合う一方の画素の前記印加電圧と他方の画素の前記印加電圧との差が小さくなるように、当該境界に隣り合うｍ個の画素の第１データを補正し、前記一方の画素の前記印加電圧と前記他方の画素の前記印加電圧との差をΔＶとしたとき、前記第１データで指定される印加電圧と、当該第１データを補正した前記第２データで指定される印加電圧の差をΔＶ／（ｍ＋１）未満とする補正部と、
を有する電子機器。
【請求項６】
それぞれが液晶素子を有する複数の画素と、各画素の液晶素子に印加する印加電圧を指定する第１データを補正した第２データに基づいて前記画素を駆動する駆動回路と、を有する電気光学装置の表示を制御する方法であって、
隣り合う画素の一方の画素の前記印加電圧と他方の画素の前記印加電圧との差が閾値以上となる境界を前記第１データに基づいて検出する境界検出ステップと、
前記境界検出ステップにより検出された境界に隣り合う一方の画素の前記印加電圧と他方の画素の前記印加電圧との差が小さくなるように、当該境界に隣り合うｍ個の画素の第１データを補正し、前記一方の画素の前記印加電圧と前記他方の画素の前記印加電圧との差をΔＶとしたとき、前記第１データで指定される印加電圧と、当該第１データを補正した前記第２データで指定される印加電圧の差をΔＶ／（ｍ＋１）未満とする補正ステップと、
を有する画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスクリネーションの発生を抑える技術に関する。
【背景技術】
【０００２】
液晶パネルにおいては、隣り合う画素間の電位差に起因して、隣り合う画素電極の方向に向かう横電界が発生し、液晶分子が所期の配向方向とは異なる方向に配向する、所謂、ディスクリネーションが発生することがある。ディスクリネーションの発生は、液晶パネルの表示品位の低下の原因となるため、例えば特許文献１〜５に開示されているように、ディスクリネーションの発生を抑える発明がなされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２５４１７号公報
【特許文献２】特開２００９−１０４０５３号公報
【特許文献３】特開２００９−１０４０５５号公報
【特許文献４】特開２００９−２３７３６６号公報
【特許文献５】特開２００９−２３７５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、横電界が強くなる画素間の印加電圧の差を小さくするように、これらのうちの一方又は両方の画素の表示データを補正すれば、横電界が弱くなってディスクリネーションの発生を抑えられる。しかしながら、ある画素について、隣接する一方の画素との間で電位差が小さくなるように補正した場合、隣接する他方の画素との間で電位差が大きくなり、補正前とは別の場所にディスクリネーションが発生してしまう虞がある。
【０００５】
本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、画素への印加電圧を補正した場合に、補正前とは別の場所にディスクリネーションが発生するのを抑えることにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る画像処理回路にあっては、それぞれが液晶素子を有する複数の画素と、各画素の液晶素子に印加する印加電圧を指定する第１データを補正した第２データに基づいて前記画素を駆動する駆動回路と、を有する電気光学装置の表示を制御する画像処理回路であって、隣り合う画素の一方の画素の前記印加電圧と他方の画素の前記印加電圧との差が閾値以上となる境界を前記第１データに基づいて検出する境界検出部と、前記境界検出部により検出された境界に隣り合う一方の画素の前記印加電圧と他方の画素の前記印加電圧との差が小さくなるように、当該境界に隣り合うｍ個の画素の第１データを補正し、前記一方の画素の前記印加電圧と前記他方の画素の前記印加電圧との差をΔＶとしたとき、前記第１データで指定される印加電圧と、当該第１データを補正した前記第２データで指定される印加電圧の差をΔＶ／（ｍ＋１）未満とする補正部とを有する。
この構成によれば、印加電圧が補正された画素の印加電圧と、印加電圧が補正された画素に隣り合い境界を形成しない画素の印加電圧との差が、検出された境界に隣り合う一方の画素の補正後の印加電圧と他方の画素の補正後の印加電圧との差より小さくなるように補正されるため、補正前とは別の場所にディスクリネーションが発生するのを抑えることができる。
【０００７】
本発明において、前記補正部は、前記境界が複数隣り合う第１画素がある場合、前記第１画素に前記境界を挟んで隣り合う画素の前記印加電圧のうち前記第１画素の前記印加電圧との差が最小の印加電圧と、前記第１画素の前記印加電圧との差を前記ΔＶとする構成としてもよい。
この構成によれば、画素に複数の境界が隣り合う場合、境界を挟んで隣り合う画素の印加電圧の差のうち、最小の差がΔＶとされるため、境界に隣り合う画素の印加電圧の補正量が大きくなりすぎず、補正前とは別の場所にディスクリネーションが発生するのを抑えることができる。
【０００８】
本発明において、前記補正部は、前記境界に隣り合う前記一方の画素の第１データと前記他方の画素の第１データを補正し、前記ｍの値を２とする構成としてもよい。
この構成によれば、境界を挟んで隣り合う両方の画素の印加電圧が補正されるため、当該境界の部分にディスクリネーションが発生するのを抑えることができる。
【０００９】
本発明において、前記補正部は、前記境界に隣り合う画素のうち一方の画素の前記第１データを補正し、前記ｍの値を１とする構成としてもよい。
この構成によれば、境界を挟んで隣り合う両方の画素の印加電圧が補正され、他方の画素は補正されないため、補正される画素が少なくなり、表示される画像が補正により変化するのを抑えることができる。
【００１０】
なお、本発明は、画像処理回路のほか、画像処理方法、電気光学装置を含む電子機器としても概念することが可能である。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る電気光学装置の構成を示したブロック図。
【図２】第１実施形態に係る液晶パネルの構成を示した図。
【図３】第１実施形態に係る液晶パネルの等価回路を示した図。
【図４】ノーマリーブラックモードにおけるＶ−Ｔ特性を示した図。
【図５】ディスクリネーション発生領域を説明する図。
【図６】液晶分子の配向を示した図。
【図７】第１実施形態に係る補正処理を説明するための図。
【図８】第２実施形態に係る電気光学装置の構成を示したブロック図。
【図９】第２実施形態に係る補正処理を説明するための図。
【図１０】電子機器の一例を示した図。
【図１１】変形例を説明するための図。
【発明を実施するための形態】
【００１２】
［第１実施形態］
（実施形態の構成）
図１は、本発明の一実施形態に係る電気光学装置１の全体構成を示したブロック図である。図１に示すように、電気光学装置１の構成は、タイミング制御回路１０と、液晶パネル１００と、画像処理回路２０とに大別される。
タイミング制御回路１０は、図示せぬ外部装置から与えられる同期信号Ｓｙｎｃに同期して各種の制御信号を生成し、電気光学装置１の各部を制御する。
画像処理回路２０は、電気光学装置１の表示を制御する回路である。画像処理回路２０には、同期信号Ｓｙｎｃに同期して外部装置から入力表示データＤａ−ｉｎが入力される。入力表示データＤａ−ｉｎは、液晶パネル１００が有する複数画素（後述する、表示領域１０１）の各画素の階調値を指定するデジタルデータである。階調値は、画素の明るさを規定するパラメーターである。ここでは、入力表示データＤａ−ｉｎを８ビットとして、画素で表現すべき階調を、十進値で最も暗い「０」から最も明るい「２５５」までの「１」刻みで２５６階調を指定している。入力表示データＤａ−ｉｎは、同期信号Ｓｙｎｃに含まれる垂直走査信号、水平走査信号及びドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。画像処理回路２０は、入力表示データＤａ−ｉｎを処理して表示データＤａ−ｏｕｔを液晶パネル１００に出力する。
【００１３】
液晶パネル１００は、例えば、各画素をトランジスターなどのスイッチング素子により駆動するアクティブ・マトリクス型の表示装置（表示部）である。液晶パネル１００は、画像処理回路２０から供給される表示データＤａ−ｏｕｔに基づいて画像を表示する。なお、入力表示データＤａ−ｉｎは液晶パネル１００の各画素（後述する画素１１０）の階調値を指定するものであるが、階調値に応じて液晶素子の印加電圧が定まるので、入力表示データＤａ−ｉｎは液晶素子の印加電圧を指定するものといって差し支えない。
【００１４】
図２は、液晶パネル１００の構成を示す図である。図２に示すように、液晶パネル１００のうち画像が表示される表示領域１０１では、１、２、３、・・・、ｍ行の走査線１１２が、一方向（図中横方向）に延在するように設けられる。また、表示領域１０１では、１、２、３、・・・、ｎ列のデータ線１１４が、走査線１１２に直交する方向（図中縦方向）に延在するように設けられる。各データ線１１４と各走査線１１２とは互いに電気的に絶縁を保つように設けられる。そして、これらｍ行の走査線１１２とｎ列のデータ線１１４との交点のそれぞれに対応して、画素１１０がそれぞれ設けられる。したがって、この実施形態では、表示領域１０１において、画素１１０が縦ｍ行×横ｎ列でマトリクス状に配列される。
【００１５】
表示領域１０１の周辺には、走査線駆動回路１３０とデータ線駆動回路１４０とが配置される。
走査線駆動回路１３０は、タイミング制御回路１０から供給される選択信号Ｙｃｔｒによって指定される走査線１１２を選択する。走査線駆動回路１３０は、選択した走査線１１２に対する走査信号を選択電圧に相当するＨ（Ｈｉｇｈ）レベルとする一方、他の走査線１１２に対する走査信号を非選択電圧に相当するＬ（Ｌｏｗ）レベルとする。図２においては、１、２、３、・・・、ｍ行目の走査線１１２に供給される走査信号をそれぞれＧ１、Ｇ２、Ｇ３、・・・、Ｇｍと表記している。
データ線駆動回路１４０は、表示データＤａ−ｏｕｔに基づいて、いわゆる電圧変調方式で画素１１０を駆動するものである。具体的には、データ線駆動回路１４０は、タイミング制御回路１０から供給される選択信号Ｘｃｔｒに従って１〜ｎ列目のデータ線１１４に、それぞれ表示データＤａ−ｏｕｔに応じた大きさの電圧のデータ信号を供給する。
画素１１０は、画素電極とコモン電極とで液晶を挟持した液晶素子を有し、走査線１１２が選択されたときに、データ線１１４に供給されたデータ信号が画素電極に印加されるものである。
以上の構成を有する走査線駆動回路１３０及びデータ線駆動回路１４０の協働により、電気光学装置１における駆動回路が実現される。
【００１６】
図３は、液晶パネル１００の等価回路を示した図である。図３に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列された構成である。液晶パネル１００における等価回路では、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられている。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。なお、容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ（Thin Film Transistor）１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、階調に応じた大きさの電圧のデータ信号がデータ線１１４に供給されると、そのデータ信号は、オンとなったＴＦＴ１１６を介して画素電極１１８に供給される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフとなるが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性及び補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８及びコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０ごとに透過率が変化するので、画素１１０の各々が液晶素子１２０を有する。なお、本実施形態においては、液晶１０５をＶＡ（Vertical Alignment）方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとなっている。
【００１７】
図４は、ノーマリーブラックモードの液晶素子１２０における印加電圧と透過率との関係を表した曲線（以下、「Ｖ−Ｔ特性」という。）を表すグラフである。図４に示すグラフにおいて、横軸が液晶素子１２０の印加電圧の大きさに対応し、縦軸が液晶素子１２０の透過率（具体的には、相対透過率）の大きさに対応している。液晶素子１２０を表示データＤａ−ｏｕｔで指定された階調値に応じた透過率とさせるには、その階調値に応じた大きさの電圧が液晶素子１２０に印加されればよい。ノーマリーブラックモードでは、階調値が高い場合ほど、液晶素子１２０に印加されるべき電圧が大きくなる。
【００１８】
なお、液晶１０５の劣化を防止するため、液晶パネル１００においては液晶素子１２０を交流駆動することが原則であるが、液晶素子１２０を交流駆動する場合、ある階調を表現するように画素を駆動する際に、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との２種類が必要となる。
なお、実施形態の電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣｃｏｍと画素電極１１８との電位差である。液晶素子１２０に階調に応じた電圧を保持させる際、書込極性が正極性の場合には、コモン電極１０８の電圧ＬＣｃｏｍよりも画素電極１１８の電位が高くなり、書込極性が負極性の場合には、コモン電極１０８の電圧ＬＣｃｏｍよりも画素電極１１８の電位が低くなる。
【００１９】
ところで、液晶素子１２０に対する印加電圧の差が大きい画素が隣り合ったとき、この印加電圧の差に起因して横電界が強くなり、ディスクリネーションが発生することがある。これらの画素のうち、低電位（低階調側）の画素（第１画素）は、最小階調付近の黒状態又は黒状態に近い状態を示す場合もあれば、中間階調付近の比較的明るい状態を示す場合もある。一方、高電位（高階調側）の画素（第２画素）は、中間階調付近の明るさの状態を示す場合もあれば、最大階調付近の白状態又は白状態に近い状態を示す場合もある。このように、ディスクリネーションは隣り合う画素間の電位差に起因して発生するが、その発生領域周辺の明るさは様々である。
【００２０】
図５は、ディスクリネーション発生領域を説明する図である。図５の（ａ）に示したように、白状態の（又は白状態に近い）画素１１０ａに画素１１０ａより黒に近い画素１１０ｂが隣り合い、画素１１０ｂより黒に近い画素１１０ｃが画素１１０ｂに隣り合った場合、本来、各画素は均一の透過率となるべきである。しかしながら、画素１１０ａと画素１１０ｂとの境界付近及び画素１１０ｂと画素１１０ｃとの境界付近において、横電界に起因するディスクリネーションが発生すると、実際には、図５の（ｂ）に示すように画素１１０ａ〜画素１１０ｃは表示される。すなわち、画素１１０ａと画素１１０ｂとの間では、高電位側の画素１１０ａのうち、画素１１０ａと画素１１０ｂとの境界側の一部の領域が、ディスクリネーション発生領域となり、画素１１０ｂと画素１１０ｃとの間では、高電位側の画素１１０ｂのうち、画素１１０ｂと画素１１０ｃとの境界側の一部の領域が、ディスクリネーション発生領域となる。
【００２１】
ここで、画素１１０ａと画素１１０ｂとの間のディスクリネーションの発生を抑えるためには、画素１１０ａと画素１１０ｂとの階調差（電位差）を小さくする必要があり、また、画素１１０ｂと画素１１０ｃとの間のディスクリネーションの発生を抑えるためには、画素１１０ｂと画素１１０ｃとの階調差（電位差）を小さくする必要がある。そこで、本実施形態に係る電気光学装置１は、画素の両隣にディスクリネーションが発生し得る場合、一方の画素に対してだけでなく、両隣の画素との間で階調差（電位差）が小さくなるように、画素に印加する電圧を補正し、この補正を画像処理回路２０にて行う。
【００２２】
ここで、画像処理回路２０の構成について図１を参照して説明する。画像処理回路２０は、フレームメモリー２１、境界検出部２２、電圧差演算部２３、補正値演算部２４、補正部２５、第１変換部２６及び第２変換部２７を備える。
第１変換部２６は、入力表示データＤａ−ｉｎを取得する。第１変換部２６は、画素の階調を入力表示データＤａ−ｉｎが表す階調にするときに画素に印加する電圧を求める。第１変換部２６は、この求めた電圧を表す第１電圧データＤＶ１（第１データ）を出力する。具体的には、第１変換部２６は、階調値と、当該階調値にする際に画素に印加する電圧とを対応付けたテーブルを備えており、このテーブルを用いて入力表示データＤａ−ｉｎから電圧を求める。なお、このテーブルにおいて電圧は、後述する演算が容易になるように正規化された値となっている。
【００２３】
フレームメモリー２１は、表示領域１０１に対応して縦ｍ行×横ｎ列の画素配列に対応した記憶領域を有し、１コマ（１フレーム分）の第１電圧データＤＶ１を記憶する。各記憶領域は、それぞれに対応する画素１１０に印加する予定の電圧を指定する第１電圧データＤＶ１を記憶する。ここで、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいう。その期間は、例えば同期信号Ｓｙｎｃに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。なお、第１電圧データＤＶ１は、外部装置から供給されてフレームメモリー２１の記憶領域に書き込まれる。また、フレームメモリー２１に対する第１電圧データＤＶ１の書き込み、及びフレームメモリー２１からの第１電圧データＤＶ１の読み出しは、例えば、タイミング制御回路１０の制御の下で、液晶パネル１００における駆動タイミングに応じて図示せぬメモリーコントローラーにより行われる。
【００２４】
境界検出部２２は、フレームメモリー２１から読み出された複数の画素の第１電圧データＤＶ１を解析し、隣り合う各画素に印加される電圧の差が閾値以上となる（つまり、ディスクリネーションが発生し得る印加電圧差となる）境界を検出する。具体的には、境界検出部２２は、第１電圧データＤＶ１に基づいて、図２の左右方向で隣り合う２つの画素において、左側の画素に印加される電圧が右側の画素に印加される電圧より高く、この両画素で印加電圧の差が閾値以上となった場合に、両画素間を境界として検出する。また、図２の上下方向で隣り合う２つの画素において、上側の画素に印加される電圧が下側の画素に印加される電圧より低く、この両画素で印加電圧の差が閾値以上となった場合に、両画素間を境界として検出する。境界検出部２２は、境界を検出したときは、出力するフラグＱの値を「１」とし、それ以外のときは、出力するフラグＱの値を「０」とする。なお、印加電圧（階調差）の差に対する閾値については、例えば試験的に算出された値が画像処理回路２０に対して設定されており、本実施形態においては、高電位側の画素の電圧と低電位側の画素の電圧との差が２０以上の場合に、両画素間を境界として検出する。
【００２５】
なお、境界を検出する際に左側の画素に印加される電圧が右側の画素に印加される電圧より高い場合に画素間を境界として検出し、上側の画素に印加される電圧が下側の画素に印加される電圧より低い場合に画素間を境界として検出するのは以下の理由による。
【００２６】
図６の（ａ）は、液晶パネル１００において互いに縦方向および横方向に隣接する２×２の画素を示す図であり、図６の（ｂ）は、液晶パネル１００を、図６の（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。図６に示すように、液晶分子は、画素電極１１８とコモン電極１０８との電位差（液晶素子の印加電圧）がゼロである状態において、チルト角がθａ、チルト方位角がθｂで、初期配向しているものとする。なお、ディスクリネーションは、画素電極１１８間の電位差で発生する横電界により発生することから、画素電極１１８側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極１１８の側を基準にして以下のように規定する。
【００２７】
チルト角θａとは、図６（ｂ）に示すように、法線Ｓｖを基準にして、液晶分子の長軸Ｓａのうち、画素電極１１８側の一端を固定点としてコモン電極１０８側の他端が傾斜したときに、液晶分子の長軸Ｓａがなす角度とする。また、チルト方位角θｂとは、データ線１１４の配列方向であるＹ方向に沿った垂直面に対して、液晶分子の長軸Ｓａおよび法線Ｓｖを含む垂直面（ｐ−ｑ線を含む垂直面）がなす角度とする。なお、チルト方位角θｂについては、画素電極１１８の側からコモン電極１０８に向けて平面視したときに、画面上方向（Ｙ方向の反対方向）から、液晶分子の長軸の一端を始点として他端に向かう方向（図６の（ａ）では右上方向）までを、時計回りで規定した角度とする。
【００２８】
図６の（ａ）に示すようにチルト方位角θｂが４５度である場合に、図６の（ｃ）に示したように高電位（高階調）の画素Ｗｔの上側と右側に低電位（低階調）の画素ＢＫが位置した場合を想定する。
高電位側の画素においては、液晶分子のチルト角θａが大きくなり、液晶分子は画素電極１１８に対して寝た状態となる。しかし、高電位側の画素の画素電極１１８と低電位側の画素の画素電極１１８との電位差により高電位側の画素の画素電極と低電位側の画素の画素電極との間には横電界が発生する。すると、高電位側の液晶素子の液晶分子のうち低電位側の画素電極１１８に近いものは、横電界の影響によってチルト角θａがマイナスの角度となり、画素電極１１８に対して立った状態となる。つまり、液晶分子が所期の配向方向とは異なる方向に配向し、図６の（ｃ）に示したように高電位側の画素の右側と上側にディスクリネーションが発生する。
このため、境界検出部２２は、左側の画素に印加される電圧が右側の画素に印加される電圧より高い場合に画素間を境界として検出し、上側の画素に印加される電圧が下側の画素に印加される電圧より低い場合に画素間を境界として検出する。
【００２９】
電圧差演算部２３は、フレームメモリー２１から読み出された第１電圧データＤＶ１に基づいて、隣り合う２つの画素のうち一方の画素に印加される電圧と他方の画素に印加される電圧との電圧差ΔＶを算出する。ここでは、電圧差演算部２３は、高電位側の画素の電圧から、低電位側の画素の電圧を減じて電圧差ΔＶを算出する。電圧差ΔＶが大きいほど、一方の画素の液晶素子１２０への印加電圧と他方の画素の液晶素子１２０への印加電圧の差が大きいことになる。
【００３０】
補正値演算部２４は、第１補正係数α及び第２補正係数βを記憶するメモリーを有し、電圧差演算部２３により算出された電圧差ΔＶに補正係数を作用させて、補正値ΔＲＥ１と補正値ΔＲＥ２を算出する。なお、各補正係数は、０≦第１補正係数α≦０．５、０≦第２補正係数β≦０．５という値をとり、本実施形態においては、第１補正係数α＝０．２５、第２補正係数β＝０．２５である。補正値演算部２４は、電圧差演算部２３で算出された電圧差ΔＶに第１補正係数αを乗じて、補正値ΔＲＥ１を算出する。また、補正値演算部２４は、電圧差ΔＶに第２補正係数βを乗じて補正値ΔＲＥ２を算出する。
【００３１】
補正部２５は、注目画素の第１電圧データＤＶ１に補正処理を施し、第２電圧データＶ２を出力するものである。補正部２５は、境界検出部２２から出力されたフラグＱの値が「１」である場合、注目画素の１電圧データＤＶ１を補正する。
具体的には、補正部２５は、注目画素に印加される電圧が、隣り合う画素に印加される電圧に対して高電位となっている場合、注目画素の第１電圧データＤＶ１から補正値ΔＲＥ１を減算した結果を注目画素に印加する電圧とし、この電圧を表す第２電圧データＤＶ２を、第１電圧データＤＶ１を補正したデータとして出力する。また、補正部２５は、注目画素に印加される電圧が隣り合う画素に印加される電圧に対して低電位となっている場合、注目画素の第１電圧データＤＶ１に補正値ΔＲＥ２を加算した結果を注目画素に印加する電圧とし、この電圧を表す第２電圧データＤＶ２を、第１電圧データＤＶ１を補正したデータとして出力する。また、補正部２５は、注目画素に印加される電圧が、隣り合う画素に印加される電圧に対して高電位と低電位の両方になる場合、注目画素の第１電圧データＤＶ１から補正値ΔＲＥ１を減算し、補正値ΔＲＥ２を加算した結果を注目画素に印加する電圧とし、この電圧を表す第２電圧データＤＶ２（第２データ）を、第１電圧データＤＶ１を補正したデータとして出力する。
なお、補正部２５は、フラグＱの値が０である場合、注目画素の第１電圧データＤＶ１を補正せず、第２電圧データＤＶ２として出力する。
【００３２】
また、補正部２５は、第１電圧データＤＶ１に対して加算や減算を行う際、第１電圧データＤＶ１から第２電圧データＤＶ２への補正量を制限する機能を備えている。補正部２５は、第１電圧データＤＶ１を第２電圧データに補正する際の補正量の上限を算出し、補正量がこの上限を超える場合には、補正量を上限未満に制限にする。補正量の上限は、ΔＶ／（ｍ＋１）の式で算出される。ここで、ΔＶは、境界検出部２２で検出された境界部分に隣り合う一方の画素への印加電圧と他方の画素への印加電圧との電圧差である。なお、一つの画素（第１画素）に境界部分が複数あり、各境界部分で電圧差が異なる場合、各境界部分の電圧差のうち最小の電圧差をΔＶとする。ｍは、本実施形態のように、境界に隣り合う両方の画素について印加電圧を補正する場合にはｍ＝２に設定される。
【００３３】
第２変換部２７は、第２電圧データＤＶ２を取得する。第２変換部２７は、取得した第２電圧データＤＶ２が表す電圧を画素に印加した場合の画素の階調値を求める。第２変換部２７は、この求めた階調値を表す出力表示データＤａ−ｏｕｔを出力する。なお、第２変換部２７は、階調値と、当該階調値にする際に画素に印加する電圧とを対応付けたテーブルを備えており、このテーブルを用いて第２電圧データＤＶ２から出力表示データＤａ−ｏｕｔを求める。
【００３４】
（第１実施形態の動作例）
続いて、本実施形態の画像処理回路２０の動作例について説明する。図７は、補正処理の具体例を説明する図であり、図７の（ａ）は、表示領域１０１の一部の画素について、各画素に対応する第１電圧データＤＶ１が表す電圧を示したものである。また、図７の（ｂ）は、表示領域１０１の一部の画素について、各画素に対応する第２電圧データＤＶ２が表す電圧を示したものである。また、図７の（ｃ）は、補正部２５において、補正量を制限しなかった場合の第２電圧データＤＶ２が表す電圧を示したものである。なお、以下の説明においては、図７においてマトリクス状に配置された画素を説明する場合、Ａ列１行目の画素については画素Ａ１、Ｂ列２行目の画素について画素Ｂ２というように、列と行の記載を省略して説明する。
【００３５】
まず、マトリクス状に配置された画素のうちの画素Ａ１を注目画素として選択し、この注目画素と、注目画素の上下左右の画素の第１電圧データがＤＶ１がフレームメモリー２１から境界検出部２２と補正部２５へ供給される。なお、画素Ａ１を注目画素とした場合、図７に示したように画素Ａ１の上と左には画素がないため、画素Ａ１、画素Ｂ１及び画素Ａ２の第１電圧データがＤＶ１が境界検出部２２と補正部２５へ供給される。
境界検出部２２は、図７の（ａ）に示したように、画素Ａ１と画素Ｂ１とで第１電圧データＤＶ１の差が１００となっており、閾値の２０以上となっているため、この両画素間を境界として特定する（境界検出ステップ）。また、電圧差演算部２３は、画素Ａ１の第１電圧データＤＶ１と画素Ｂ１の第１電圧データＤＶ１から電圧差ΔＶとして１００を算出する。なお、画素Ａ１と画素Ａ２との間については、電圧差ΔＶが０となる。
【００３６】
補正値演算部２４は、注目画素のＡ１が境界に対して高電位側となるため、高電位側の画素の補正値である補正値ΔＲＥ１を算出する。ここで、画素Ａ１への印加電圧と画素Ｂ１への印加電圧の差が１００であるため、補正値ΔＲＥ１＝１００×α＝２５となる。なお、ここで境界部分に隣り合う各画素に印加される電圧の差は１００であるため、電圧差ΔＶ＝１００となり、第１電圧データＤＶ１から第２電圧データＤＶ２への補正量の上限は、１００／（２＋１）＝３３．３となる。補正値ΔＲＥ１は、この上限未満であるため、補正値ΔＲＥ１は制限されずに２５のままとなる。補正部２５は、補正値演算部２４で算出された補正値ΔＲＥ１を画素Ａ１の第１電圧データＤＶ１から減算して画素Ａ１に印加する電圧を２２５とし、この電圧を表す第２電圧データＤＶ２を出力する。
【００３７】
次に、画素Ａ２を注目画素とした場合、画素Ａ１、画素Ｂ１、画素Ｃ１及び画素Ｂ２の第１電圧データＤＶ１がフレームメモリー２１から境界検出部２２と補正部２５へ供給される。境界検出部２２は、上述したように画素Ａ１と画素Ｂ１とで第１電圧データＤＶ１の差が１００となっており、閾値の２０以上となっているため、この両画素間を境界として特定する。また、画素Ｂ１と画素Ｂ２についても、第１電圧データＤＶ１の差が１００となっており、閾値の２０以上となっているため、この両画素間を境界として特定する。
電圧差演算部２３は、画素Ａ１と画素Ｂ１の第１電圧データＤＶ１から電圧差ΔＶとして１００を算出する。また、電圧差演算部２３は、画素Ｂ１と画素Ｂ２の第１電圧データＤＶ１から電圧差ΔＶとして１００を算出する。
【００３８】
次に補正値演算部２４は、注目画素のＢ１が、画素Ａ１と画素Ｂ１との間の境界に対して低電位側となるため、この境界に対して低電位側の画素の補正値であるΔＲＥ２ａを算出する。ここで、画素Ａ１への印加電圧と画素Ｂ１への印加電圧の差が１００であるため、補正値ΔＲＥ２ａ＝１００×β＝２５となる。また、画素Ｂ１は、画素Ｂ１と画素Ｂ２との間の境界に対して低電位側となるため、この境界に対して低電位側の画素の補正値であるΔＲＥ２ｂを算出する。ここで、画素Ｂ１への印加電圧と画素Ｂ２への印加電圧の差が１００であるため、補正値ΔＲＥ２ｂ＝１００×β＝２５となる。
【００３９】
次に、画像処理回路２０においては、第１電圧データを補正する補正ステップとなる。具体的には、補正部２５は、注目画素が境界に対して低階調側の画素となる場合、算出した補正値ΔＲＥ２を注目画素の第１電圧データＤＶ１に加算する。ここで、注目画素に対して境界が複数あり、複数の境界に対して注目画素が低階調側となる場合、各境界に隣り合う画素間の電圧差から算出した各補正値を加算するため、補正値ΔＲＥ２ａと補正値ΔＲＥ２ｂを加算し、補正値の総和は５０となる。
次に補正部２５は、加算して得られた補正値の総和が補正量の上限を超えているか判断する。画素Ｂ１においては、境界部分の最小の電圧差は１００であるため、ΔＶ＝１００となり、補正量の上限は、１００／（２＋１）＝３３．３となる。算出した補正値の総和の５０は、算出した上限を超えているため、補正部２５は、補正値の総和を制限して補正値を上限未満の３３とする。補正部２５は、制限後の補正値の３３を画素Ｂ１の第１電圧データＤＶ１の１５０に加算し、画素Ｂ１に印加する電圧を、図７の（ｂ）に示したように１８３とする。なお、ここで補正部２５が補正量を制限しなかった場合には、図７の（ｃ）に示したように、画素Ｂ１に印加する電圧は、１５０に５０を加算して２００となる。
【００４０】
次に、画素Ｂ２を注目画素とした場合、画素Ｂ１、画素Ｂ２、画素Ｂ３、画素Ａ２及び画素Ｃ２の第１電圧データＤＶ１がフレームメモリー２１から境界検出部２２と補正部２５へ供給される。境界検出部２２は、図７の（ａ）に示したように、画素Ｂ１と画素Ｂ２とで第１電圧データＤＶ１の差が１００となっており、閾値の２０以上となっているため、この両画素間を境界として特定する（境界検出ステップ）。また、境界検出部２２は、画素Ｂ２と画素Ｃ２についても、第１電圧データＤＶ１の差が１００となっており、閾値の２０以上となっているため、この両画素間を境界として特定する。
電圧差演算部２３は、画素Ｂ１と画素Ｂ２の第１電圧データＤＶ１から電圧差ΔＶとして１００を算出する。また、電圧差演算部２３は、画素Ｂ２と画素Ｃ２の第１電圧データＤＶ１から電圧差ΔＶとして１００を算出する。
【００４１】
次に補正値演算部２４は、注目画素のＢ２が、画素Ｂ１と画素Ｂ２との間の境界に対して高電位側となるため、この境界に対して高電位側の画素の補正値であるΔＲＥ１ａを算出する。ここで、画素Ｂ１への印加電圧と画素Ｂ２への印加電圧の差が１００であるため、補正値ΔＲＥ１ａ＝１００×α＝２５となる。また、画素Ｂ２は、画素Ｂ２と画素Ｃ２との間の境界に対して高電位側となるため、この境界に対して高電位側の画素の補正値であるΔＲＥ１ｂを算出する。ここで、画素Ｂ２への印加電圧と画素Ｃ２への印加電圧の差が１００であるため、補正値ΔＲＥ１ｂ＝１００×α＝２５となる。
【００４２】
次に、第１電圧データＤＶ１を補正する補正ステップとなり、補正部２５は、注目画素が境界に対して高階調側の画素となる場合、算出した補正値ΔＲＥ１を注目画素の第１電圧データＤＶ１から減算する。ここで、注目画素に対して境界が複数あり、複数の境界に対して注目画素が高階調側となる場合、各境界に隣り合う画素間の電圧差から算出した各補正値を減算するため、補正値ΔＲＥ１ａと補正値ΔＲＥ１ｂを減算し、補正値の総和は５０となる。
次に補正部２５は、加算して得られた補正値の総和が補正量の上限を超えているか判断する。画素Ｂ２においては、境界部分の最小の電圧差は１００であるため、ΔＶ＝１００となり、補正量の上限は、１００／（２＋１）＝３３．３となる。算出した補正値の総和の５０は、算出した上限を超えているため、補正部２５は、補正値の総和を制限して補正値を上限未満の３３とする。補正部２５は、制限後の補正値の３３を画素Ｂ２の第１電圧データＤＶ１の２５０から減算し、画素Ｂ２に印加する電圧を、図７の（ｂ）に示したように２１７とする。なお、ここで補正部２５が補正量を制限しなかった場合には、図７の（ｃ）に示したように、画素Ｂ２に印加する電圧は、２５０から５０を減算して２００となる。
【００４３】
次に、画素Ｃ２を注目画素とした場合、画素Ｃ１、画素Ｃ２、画素Ｃ３、画素Ｂ２及び画素Ｄ２の第１電圧データＤＶ１がフレームメモリー２１から境界検出部２２と補正部２５へ供給される。境界検出部２２は、画素Ｂ２と画素Ｃ２とで第１電圧データＤＶ１の差が１００となっており、閾値の２０以上となっているため、この両画素間を境界として特定する（境界検出ステップ）。また、電圧差演算部２３は、画素Ｂ２と画素Ｃ２の第１電圧データＤＶ１から電圧差ΔＶとして１００を算出する。
【００４４】
次に補正値演算部２４は、注目画素のＣ２が、画素Ｂ２と画素Ｃ２との間の境界に対して低電位側となるため、この境界に対して低電位側の画素の補正値であるΔＲＥ２を算出する。ここで、画素Ｂ２への印加電圧と画素Ｃ２への印加電圧の差が１００であるため、補正値ΔＲＥ２＝１００×β＝２５となる。なお、ここで、境界部分の最小の電圧差は１００であるため、ΔＶ＝１００となり、補正量の上限は、１００／（２＋１）＝３３．３となる。補正値ΔＲＥ１は２５であり、この上限未満であるため、補正値ΔＲＥ１は制限されずに２５のままとなる。次に第１電圧データＤＶ１を補正する補正ステップとなり、補正部２５は、注目画素が境界に対して低階調側の画素となる場合、算出した補正値の２５を画素Ｃ２の第１電圧データＤＶ１に加算し、図７の（ｂ）に示したように画素Ｃ２に印加する電圧を１７５とし、この電圧を表す第２電圧データＤＶ２を出力する。
【００４５】
次に、補正量に上限を設けた場合と、補正量に上限を設けない場合とを、図７の（ｂ）と図７の（ｃ）を用いて比較する。
まず、補正量に上限を設けなかった場合、補正部２５で第１電圧データＤＶ１を補正すると、図７の（ｃ）に示したように、画素Ａ２に印加される電圧と画素Ｂ２に印加される電圧との間の電圧差が５０、画素Ｂ２に印加される電圧と画素Ｃ２に印加される電圧との間の電圧差が２５となっており、画素Ａ２と画素Ｂ２との間に境界が発生している。つまり、図７の（ａ）に示したように補正前においては、境界が存在しなかった画素Ａ２と画素Ｂ２との間に境界が発生し、ここでディスクリネーションが発生してしまう。また、画素Ｂ２と画素Ｃ２との間にあった境界が、画素Ａ２と画素Ｂ２との間に移動してしたことになり、図７の（ｃ）の電圧を画素に印加すると、入力表示データＤａ−ｉｎで表される画像とは異なる表示となり、正確な表示とはならないことになってしまう。
【００４６】
一方、本実施形態においては、補正後の各画素の電圧は、図７の（ｂ）に示したようになる。ここで、画素Ａ２に印加される電圧と画素Ｂ２に印加される電圧との間の電圧差は３３であり、画素Ｂ２に印加される電圧と画素Ｃ２に印加される電圧の電圧差は４２である。画素Ａ２と画素Ｂ２の間については、電圧差が大きくならないように補正部２５によって画素Ｂ２の電圧から減算する補正量に制限がかかるため、ディスクリネーションが発生する可能性が低くなる。また、補正後において画素Ａ２に印加される電圧と画素Ｂ２に印加される電圧との電圧差は３３であり、画素Ｂ２に印加される電圧と画素Ｃ２に印加される電圧との電圧差は４２となっている。つまり、画素Ｂ２に対して、電圧差が最も大きい境界の位置が補正前から変化していないため、図７の（ｂ）の電圧を画素に印加すると、入力表示データＤａ−ｉｎで表される画像に近い表示となり、補正前の画像から変化の少ない画像を表示することができる。
【００４７】
［第２実施形態］
次に、本発明の第２実施形態について説明する。本実施形態に係る電気光学装置１Ａは、印加する電圧を補正する際に境界に対して高電位側となる画素についてのみ印加電圧を補正する点が第１実施形態と異なり、この態様を実現するため、補正部２５ａと、補正値演算部２４ａを備える。なお、他の構成は第１実施形態と同じであるため、以下、第１実施形態との相違点について説明し、第１実施形態と同じ構成については同じ符号を付してその説明を省略する。
【００４８】
図８は、本実施形態に係る電気光学装置１Ａの全体構成を示したブロック図である。本実施形態に係る補正値演算部２４ａは、第１補正係数αを記憶し、第２補正係数βを記憶していない点で第１実施形態の補正値演算部２４と相違する。なお、本実施形態においては、第１補正係数α＝０．４に設定されている。
補正部２５ａは、境界に隣り合う画素のうち、高電位側となる画素に印加する電圧を補正し、低電位側となる画素については印加する電圧を補正しない点が第１実施形態の補正部２５と異なる。また、補正部２５ａは、補正値の上限値を、ΔＶ／（ｍ＋１）の式で算出するが、本実施形態のように、境界に隣り合う高電位側の画素について印加電圧を補正し、低電位側の画素については印加電圧を補正しない場合、つまり、境界に接する一方の画素について印加電圧を補正する場合にはｍ＝１に設定される。
【００４９】
（第２実施形態の動作例）
続いて、本実施形態の画像処理回路２０の動作例について説明する。図９は、補正処理の具体例を説明する図であり、図９の（ａ）は、表示領域１０１の一部の画素について、各画素に対応する第１電圧データＤＶ１が表す電圧を示したものである。また、図９の（ｂ）は、表示領域１０１の一部の画素について、各画素に対応する第２電圧データＤＶ２が表す電圧を示したものである。また、図９の（ｃ）は、補正部２５ａにおいて、補正量を制限しなかった場合の第２電圧データＤＶ２が表す電圧を示したものである。
【００５０】
まず、画素Ａ１を注目画素とした場合、画素Ａ１、画素Ｂ１及び画素Ａ２の第１電圧データＤＶ１がフレームメモリー２１から境界検出部２２と補正部２５へ供給される。境界検出部２２は、図９の（ａ）に示したように、画素Ａ１と画素Ｂ１とで第１電圧データＤＶ１の差が１００となっており、閾値の２０以上となっているため、この両画素間を境界として特定する（境界検出ステップ）。また、電圧差演算部２３は、画素Ａ１の第１電圧データＤＶ１と画素Ｂ１の第１電圧データＤＶ１から電圧差ΔＶとして１００を算出する。なお、画素Ａ１と画素Ａ２との間については、第１電圧データＤＶ１の差が０となる。
【００５１】
補正値演算部２４ａは、注目画素のＡ１が境界に対して高電位側となるため、高電位側の画素の補正値である補正値ΔＲＥ１を算出する。ここで、画素Ａ１への印加電圧と画素Ｂ１への印加電圧の差が１００であるため、補正値ΔＲＥ１＝１００×α＝４０となる。なお、ここで境界部分に隣り合う各画素に印加される電圧の差は１００であるため、電圧差ΔＶ＝１００となり、第１電圧データＤＶ１から第２電圧データＤＶ２への補正量の上限は、１００／（１＋１）＝５０となる。補正値ΔＲＥ１は、この上限未満であるため、補正値ΔＲＥ１は制限されずに４０のままとなる。次に、第１電圧データＤＶ１を補正する補正ステップとなり、補正部２５ａは、補正値演算部２４ａで算出された補正値ΔＲＥ１を画素Ａ１の第１電圧データＤＶ１から減算して画素Ａ１に印加する電圧を２１０とし、この電圧を表す第２電圧データＤＶ２を出力する。
【００５２】
次に、画素Ｂ２を注目画素とした場合、画素Ｂ１、画素Ａ２、画素Ｂ２、画素Ｃ２及び画素Ｂ３の第１電圧データＤＶ１がフレームメモリー２１から境界検出部２２と補正部２５ａへ供給される。境界を検出する境界検出ステップにおいて境界検出部２２は、画素Ｂ１と画素Ｂ２とで第１電圧データＤＶ１の差が１００となっており、閾値の２０以上となっているため、この両画素間を境界として特定する。また、境界検出部２２は、画素Ｂ２と画素Ｃ２についても、第１電圧データＤＶ１の差が１００となっており、閾値の２０以上となっているため、この両画素間を境界として特定する。
電圧差演算部２３は、画素Ｂ１と画素Ｂ２の第１電圧データＤＶ１から電圧差ΔＶとして１００を算出する。また、電圧差演算部２３は、画素Ｂ２と画素Ｃ２の第１電圧データＤＶ１から電圧差ΔＶとして１００を算出する。
【００５３】
次に補正値演算部２４ａは、注目画素のＢ２が、画素Ｂ１と画素Ｂ２との間の境界に対して高電位側となるため、この境界に対して高電位側の画素の補正値であるΔＲＥ１ａを算出する。ここで、画素Ｂ１への印加電圧と画素Ｂ２への印加電圧の差が１００であるため、補正値ΔＲＥ１ａ＝１００×α＝４０となる。また、画素Ｂ２は、画素Ｂ２と画素Ｃ２との間の境界に対して高電位側となるため、この境界に対して高電位側の画素の補正値であるΔＲＥ１ｂを算出する。ここで、画素Ｂ２への印加電圧と画素Ｃ２への印加電圧の差が１００であるため、補正値ΔＲＥ１ｂ＝１００×α＝４０となる。
【００５４】
次に第１電圧データＤＶ１を補正する補正ステップにおいて補正部２５ａは、注目画素が境界に対して高階調側の画素となる場合、算出した補正値ΔＲＥ１を注目画素の第１電圧データＤＶ１から減算する。ここで、注目画素に対して境界が複数あり、複数の境界に対して注目画素が高階調側となる場合、各境界に隣り合う画素間の電圧差から算出した各補正値を減算するため、補正値ΔＲＥ１ａと補正値ΔＲＥ１ｂを減算し、補正値の総和は８０となる。
次に補正部２５ａは、加算して得られた補正値の総和が補正量の上限を超えているか判断する。画素Ｂ２においては、境界部分の最小の電圧差は１００であるため、ΔＶ＝１００となり、補正量の上限は、１００／（１＋１）＝５０となる。算出した補正値の総和の８０は、算出した上限を超えているため、補正部２５ａは、補正値の総和を制限して補正値を上限未満の４９とする。補正部２５ａは、制限後の補正値の４９を画素Ｂ２の第１電圧データＤＶ１の２５０から減算し、画素Ｂ２に印加する電圧を、図９の（ｂ）に示したように２０１とする。なお、ここで補正部２５が補正量を制限しなかった場合には、図９の（ｃ）に示したように、画素Ｂ２に印加する電圧は、２５０から８０を減算して１７０となる。
【００５５】
次に、画素Ｂ３を注目画素とした場合、画素Ｂ２、画素Ａ３、画素Ｂ３、画素Ｃ３及び画素Ｂ４の第１電圧データＤＶ１がフレームメモリー２１から境界検出部２２と補正部２５ａへ供給される。境界検出部２２は、画素Ｂ３と画素Ｃ３とで第１電圧データＤＶ１の電圧差が１００となっており、閾値の２０以上となっているため、この両画素間を境界として特定する（境界検出ステップ）。また、電圧差演算部２３は、画素Ｂ３と画素Ｃ３の第１電圧データＤＶ１から電圧差ΔＶとして１００を算出する。
【００５６】
補正値演算部２４ａは、注目画素のＢ３が境界に対して高電位側となるため、高電位側の画素の補正値である補正値ΔＲＥ１を算出する。ここで、画素Ｂ３への印加電圧と画素Ｃ３への印加電圧の差が１００であるため、補正値ΔＲＥ１＝１００×α＝４０となる。なお、ここで境界部分に隣り合う各画素に印加される電圧の差は１００であるため、電圧差ΔＶ＝１００となり、第１電圧データＤＶ１から第２電圧データＤＶ２への補正量の上限は、１００／（１＋１）＝５０となる。補正値ΔＲＥ１は、この上限未満であるため、補正値ΔＲＥ１は制限されずに４０のままとなる。次に、第１電圧データＤＶ１を補正する補正ステップにおいて補正部２５ａは、補正値演算部２４ａで算出された補正値ΔＲＥ１を画素Ｂ３の第１電圧データＤＶ１から減算して画素Ｂ３に印加する電圧を２１０とし、この電圧を表す第２電圧データＤＶ２を出力する。
【００５７】
次に、本実施形態において補正量に上限を設けた場合と、補正量に上限を設けない場合とを、図９の（ｂ）と図９の（ｃ）を用いて比較する。
まず、補正量に上限を設けなかった場合、補正部２５ａで第１電圧データＤＶ１を補正すると、図９の（ｃ）に示したように、画素Ａ２に印加される電圧と画素Ｂ２に印加される電圧との間の電圧差が８０、画素Ｂ２に印加される電圧と画素Ｃ２に印加される電圧との間の電圧差が２０となっており、画素Ａ２と画素Ｂ２との間に境界が発生している。つまり、補正前においては、境界が存在しなかった画素Ａ２と画素Ｂ２との間に境界が発生しており、ここでディスクリネーションが発生してしまう。また、画素Ｂ２と画素Ｃ２との間にあった境界が、画素Ａ２と画素Ｂ２との間に移動したことになり、図９の（ｃ）の電圧を画素に印加すると、入力表示データＤａ−ｉｎで表される画像とは異なる表示となり、正確な表示とはならないことになってしまう。
【００５８】
一方、本実施形態においては、補正後の各画素の電圧値は、図９の（ｂ）に示したようになる。ここで、画素Ａ２に印加される電圧と画素Ｂ２に印加される電圧との間の電圧差は４９であり、画素Ｂ２に印加される電圧と画素Ｃ２に印加される電圧の電圧差は５１である。画素Ａ２と画素Ｂ２の間については、補正部２５ａによって画素Ｂ２の電圧から減算する補正値に制限がかかるため、ディスクリネーションが発生する可能性が低くなる。また、図９の（ｂ）に示したように、補正後において画素Ａ２と画素Ｂ２との電圧差は４９であり、画素Ｂ２と画素Ｃ２との電圧差は５１となっている。つまり、画素Ｂ２に対して、補正前に存在していた境界が補正後においても残るため、入力表示データＤａ−ｉｎで表される画像に近い表示となり、補正前の画像から変化の少ない画像を表示することができる。
【００５９】
［電子機器］
次に、上述した実施形態に係る電気光学装置１又は電気光学装置１Ａを用いた電子機器の例について説明する。図１０は、上述した電気光学装置１又は電気光学装置１Ａの液晶パネル１００をライトバルブとして用いた３板式プロジェクターの構成を示す平面図である。プロジェクター２１００の内部には、ハロゲンランプ等の白色光源を備えたランプユニット２１０２が設けられている。このプロジェクター２１００において、ランプユニット２１０２から射出された光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００６０】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における液晶パネル１００と同様であり、外部装置（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する表示データＤａ−ｏｕｔでそれぞれ駆動されるものである。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、レンズユニット２１１４によって正転拡大投影されるので、スクリーン２１２０には、カラー画像が表示されることとなる。
【００６１】
ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂにより形成される画像と、ライトバルブ１００Ｇにより形成される画像とは左右反転の関係にある。
【００６２】
なお、電子機器としては、プロジェクターの他にも、リアプロジェクション型のテレビジョンや、直視型、例えば携帯電話や、パーソナルコンピューター、ビデオカメラのモニター、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ（Point Of Sales）端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対しても、本発明に係る電気光学装置１又は電気光学装置１Ａを適用することができる。
【００６３】
［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態および以下の変形例は、各々を組み合わせてもよい。
【００６４】
上述した第２実施形態においては、境界に隣り合う画素のうち、高電位側となる画素に印加する電圧を補正し、低電位側となる画素については印加する電圧を補正しない構成となっているが、高電位側となる画素に印加する電圧を補正せず、低電位側となる画素については印加する電圧を補正する構成としてもよい。
【００６５】
上述した実施形態においては、液晶パネル１００はノーマリーブラックのパネルとなっているが、ノーマリーホワイトのパネルであってもよい。ノーマリーホワイトの表示パネルの場合、液晶素子１２０に印加する電圧の関係が、ノーマリーブラックのパネルの場合とは逆となり、階調値が低い場合ほど、液晶素子１２０に印加されるべき電圧が大きくなる。
【００６６】
上述した実施形態においては、図２に示したマトリクス状に配置された画素において、境界の左側の画素への印加電圧が境界の右側の画素への印加電圧より高い場合と、境界の下側の画素への印加電圧が境界の上側の画素への印加電圧より高い場合に印加電圧の補正を行なっているが、例えば、液晶分子の配向が図６と異なり、チルト角θａが−４５度の場合には、境界の右側の画素への印加電圧が境界の左側の画素への印加電圧より高い場合と、境界の上側の画素への印加電圧が境界の下側の画素への印加電圧より高い場合に印加電圧の補正を行うようにしてもよい。
【００６７】
上述した実施形態においては、注目画素に対して境界が複数ある場合、複数の境界の電圧差のうち最小の電圧差を補正量の上限を求める際のΔＶとしているが、補正量の上限を求める際のΔＶは、複数の境界の電圧差のうち最小の電圧差に限定されるものではない。例えば、複数の境界の電圧差の平均を補正量の上限を求める際のΔＶとしてもよい。
【００６８】
上述した実施形態においては、注目画素に対して複数の境界がある場合、各境界に隣り合う画素への印加電圧の差を比較し、最も小さい電圧差に第１補正係数α又は第２補正係数βを乗じて補正値ΔＲＥ１又は補正値ΔＲＥ２を算出してもよい。
例えば、第１電圧データＤＶ１が図１１に示した状態である場合、画素Ｂ１と画素Ｂ２との間の電圧差は、１００であり、画素Ｂ２と画素Ｃ２との間の電圧差は、８０である。この場合、画素Ｂ２と画素Ｃ２との間の電圧差の７０に第１補正係数αを乗じて得られた値を画素Ｂ２の第１電圧データＤＶ１から減算し、減算結果を第２電圧データＤＶ２として出力するようにしてもよい。
なお、上述した実施形態においては、画素Ｂ１と画素Ｂ２との間の電圧差に第１補正係数αを乗じて補正値ΔＲＥ１ａを算出し、画素Ｂ２と画素Ｃ２との間の電圧差に第１補正係数αを乗じて補正値ΔＲＥ１ｂを算出し、画素Ｂ２の第１電圧データＤＶ１から補正値ΔＲＥ１ａと補正値ΔＲＥ１ｂを減算した結果を第２電圧データＤＶ２としているが、本変形例の処理と上述した実施形態の処理とを設定により切り替えられるようにしてもよい。
【００６９】
上述した実施形態においては、画像処理回路２０は、第１変換部２６と第２変換部２７を備えているが、第１変換部２６と第２変換部２７を備えない構成としてもよい。この変形例においては、フレームメモリー２１は、入力表示データＤａ−ｉｎを記憶する。また、境界検出部２２は、フレームメモリー２１から読み出された複数の画素の入力表示データＤａ−ｉｎを解析し、隣り合う各画素の階調差が閾値以上となる（つまり、ディスクリネーションが発生し得る階調差となる）境界を検出する。また、電圧差演算部２３は、隣り合う２つの画素のうちの一方の画素の階調と他方の画素の階調との階調差ΔＮを算出する。補正値演算部２４，２４ａは、階調差ΔＮに第１補正係数αと第２補正係数βを乗じて補正値ΔＲＥ１と補正値ΔＲＥ２を算出する。補正部２５，２５ａは、注目画素の入力表示データＤａ−ｉｎに補正値ΔＲＥ１や補正値ΔＲＥ２を作用させ、出力表示データＤａ−ｏｕｔを求める。
【符号の説明】
【００７０】
１，１Ａ…電気光学装置、１０…タイミング制御回路、２０…画像処理回路、２１…フレームメモリー、２２…境界検出部、２３…電圧差演算部、２４，２４ａ…補正値演算部、２５，２５ａ…補正部、２６…第１変換部、２７…第２変換部、１００…液晶パネル、１０５…液晶、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１５…容量線、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶素子、１２５…補助容量、１３０…走査線駆動回路、１４０…データ線駆動回路、２１００…プロジェクター、２１０２…ランプユニット、２１０６…ミラー、２１０８…ダイクロイックミラー、２１１２…ダイクロイックプリズム、２１１４…レンズユニット、２１２０…スクリーン、２１２１…リレーレンズ系、２１２２…入射レンズ、２１２３…リレーレンズ、２１２４…出射レンズ
【図１】
2013190630.tif 000003
【図２】
2013190630.tif 000004
【図３】
2013190630.tif 000005
【図４】
2013190630.tif 000006
【図５】
2013190630.tif 000007
【図６】
2013190630.tif 000008
【図７】
2013190630.tif 000009
【図８】
2013190630.tif 000010
【図９】
2013190630.tif 000011
【図１０】
2013190630.tif 000012
【図１１】
2013190630.tif 000013