(57)【要約】【課題】複数の表示装置で１つの画像を分割して表示する際、半導体集積回路装置から複数の表示装置のそれぞれに表示データを供給するタイミングがばらつくことで、表示装置間で表示ズレが発生する。【解決手段】第一表示データが半導体集積回路装置の複数の表示制御駆動部のそれぞれのバッファメモリに格納されたことに従って、複数の表示制御駆動部のそれぞれから表示可能を示す第一信号がタイミングコントローラに入力されることで、タイミングコントローラから表示許可を示す第二信号が複数の表示制御駆動部のそれぞれに入力される。複数の表示制御駆動部のそれぞれは、第二信号に従って複数の表示装置間で１つの画像を分割して表示するための第一表示データを複数の表示制御駆動部間にて同期させて出力するための同期信号と第一表示データを、複数の表示装置のそれぞれに対して出力する。【選択図】図１
2013190458.tif 000002
【特許請求の範囲】
【請求項１】
タイミングコントローラと、複数の表示制御駆動部とを有する半導体集積回路装置であって、
前記複数の表示制御駆動部のそれぞれはバッファメモリを有し、
前記複数の表示制御駆動部のそれぞれは、前記複数の表示制御駆動部のそれぞれの前記バッファメモリに格納される第一表示データのための第一リクエスト信号を出力し、
前記第一リクエスト信号によって前記第一表示データが前記複数の表示制御駆動部のそれぞれの前記バッファメモリに格納されたことに従って、前記複数の表示制御駆動部のそれぞれから表示可能を示す第一信号が前記タイミングコントローラに入力されることで、前記タイミングコントローラから表示許可を示す第二信号が前記複数の表示制御駆動部のそれぞれに入力され、
前記複数の表示制御駆動部のそれぞれは、前記第二信号に従って複数の表示装置間で１つの画像を分割して表示するための前記第一表示データを前記複数の表示制御駆動部間にて同期させて出力するための同期信号と前記第一表示データとを、前記複数の表示装置のそれぞれに対して出力する半導体集積回路装置。
【請求項２】
ＣＰＵと、ランダムアクセスメモリとを更に有し、
前記複数の表示制御駆動部のそれぞれは、第一レジスタと、コントローラを有し、
前記ＣＰＵによって前記複数の表示制御駆動部のそれぞれの前記第一レジスタにフラグが立てられることで、前記第一リクエスト信号が前記コントローラから出力され、
前記第一リクエスト信号によって前記ランダムアクセスメモリからの前記第一表示データが前記複数の表示制御駆動部のそれぞれの前記バッファメモリに格納されたことに従って、前記コントローラから前記第一信号が前記タイミングコントローラに入力されることで、前記タイミングコントローラから前記第二信号が前記複数の表示制御駆動部のそれぞれに入力される請求項１に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関し、特に液晶表示装置や有機表示装置等の表示装置に用いて好適な半導体集積回路装置に関して有効な技術に関する。
【背景技術】
【０００２】
複数の表示装置のそれぞれに表示データを供給して駆動する表示制御駆動装置としての半導体集積回路装置が存在する。近年この半導体集積回路装置を用いて複数の表示装置を駆動制御し、複数の表示装置に１つの画像を分割して表示するような用いられ方が考えられている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
半導体集積回路装置を用いて複数の表示装置を駆動制御し、複数の表示装置で１つの画像を分割して表示する際に以下の問題が引き起こされる。半導体集積回路装置から複数の表示装置のそれぞれに表示データを供給するタイミングがばらつくことで、表示装置間で表示ズレが発生し、１枚の画像が裂けて見える等の不具合が発生する。
以上の事項を鑑みて、後述するような実施の形態を導き出した。
【課題を解決するための手段】
【０００４】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
半導体集積回路装置はタイミングコントローラと、複数の表示制御駆動部とを有する。複数の表示制御駆動部のそれぞれはバッファメモリを有する。複数の表示制御駆動部のそれぞれは、複数の表示制御駆動部のそれぞれのバッファメモリに格納される第一表示データのための第一リクエスト信号を出力する。第一リクエスト信号によって第一表示データが複数の表示制御駆動部のそれぞれのバッファメモリに格納されたことに従って、複数の表示制御駆動部のそれぞれから表示可能を示す第一信号がタイミングコントローラに入力されることで、タイミングコントローラから表示許可を示す第二信号が共通に複数の表示制御駆動部のそれぞれに入力される。複数の表示制御駆動部のそれぞれは、第二信号に従って複数の表示装置間で１つの画像を分割して表示するための第一表示データを複数の表示制御駆動部間にて同期させて出力するための同期信号と第一表示データとを、複数の表示装置のそれぞれに対して出力する。
本実施の形態の新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【発明の効果】
【０００５】
本実施の形態によれば、複数の表示制御駆動部のそれぞれが共通の第二信号に従って同期信号と第一表示データを複数の表示装置のそれぞれに対して出力することで、複数の表示装置のそれぞれに供給される第一表示データが同期が取れた状態となることから、表示装置間での表示ズレを防ぐことができる。
【図面の簡単な説明】
【０００６】
【図１】実施の形態１の半導体集積回路装置を含む表示システムを表す図面である。
【図２】実施の形態１の表示システムのタイミングチャートである。
【発明を実施するための形態】
【０００７】
以下、図面を参照しながら、本発明を示す実施の形態について詳細に説明する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【０００８】
さらに、以下の実施の形態において、その構成要素（動作、タイミングチャート、動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【０００９】
なお、実施の形態を説明するための全図において、同一の機能を有する部位や部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００１０】
（実施の形態１）
図１は実施の形態１の半導体集積回路装置を含む表示システムを表す図面である。
表示システムは半導体集積回路装置ＬＳＩと表示装置ＬＣＤＤ０と表示装置ＬＣＤＤ１とを有する。
【００１１】
表示装置ＬＣＤＤ０は表示データｓｉｇ＿ｄａｔａ０に従った画像を表示するＬＣＤパネルＬＣＤＰ０と、画像を表示するためにＬＣＤパネルＬＣＤＰ０をフレーム同期信号ｓｉｇ＿ｖｓｙｎｃ０及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ０に同期した表示データｓｉｇ＿ｄａｔａ０に従って駆動するＬＣＤドライバＬＣＤＤｒ０とを有する。表示装置ＬＣＤＤ１は表示データｓｉｇ＿ｄａｔａ１に従った画像を表示するＬＣＤパネルＬＣＤＰ１と、画像を表示するためにＬＣＤパネルＬＣＤＰ１をフレーム同期信号ｓｉｇ＿ｖｓｙｎｃ１及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ１に同期した表示データｓｉｇ＿ｄａｔａ１に従って駆動するＬＣＤドライバＬＣＤＤｒ１とを有する。
【００１２】
半導体集積回路装置ＬＳＩは、半導体集積回路装置ＬＳＩ全体を制御する中央演算装置ＣＰＵと、外部からのデータｄａｔａ０及びデータｄａｔａ１を格納するランダムアクセスメモリＲＡＭと、表示装置ＬＣＤＤ０を表示駆動制御するＬＣＤ制御部ＬＣＤＣ０と、表示装置ＬＣＤＤ１を表示駆動制御するＬＣＤ制御部ＬＣＤＣ１と、中央演算装置ＣＰＵ、ランダムアクセスメモリＲＡＭ、ＬＣＤ制御部ＬＣＤＣ０及びＬＣＤ制御部ＬＣＤＣ１の間にてやりとりされるデータ、アドレス及び制御信号が流されるバスＢｕｓと、表示データｓｉｇ＿ｄａｔａ０及び表示データｓｉｇ＿ｄａｔａ１の出力タイミングを合わせるためのタイミングコントローラＴＣを有する。
【００１３】
ＬＣＤ制御部ＬＣＤＣ０は、中央演算装置ＣＰＵからバスＢｕｓを介して表示開始を示すトリガー信号Ｔｒｇ０を貰うレジスタＲｅｇ０と、ランダムアクセスメモリＲＡＭに格納されたデータｄａｔａ０を受けて格納し、このデータｄａｔａ０をフレーム同期信号ｓｉｇ＿ｖｓｙｎｃ０および水平同期信号ｓｉｇ＿ｈｓｙｎｃ０に同期した表示データｓｉｇ＿ｄａｔａ０として出力するバッファメモリＢＭ０と、ＬＣＤ制御部ＬＣＤＣ０全体を制御するコントローラＣｔｒｌ０とを有する。
【００１４】
図示が一部省略されているが、ＬＣＤ制御部ＬＣＤＣ１にもＬＣＤ制御部ＬＣＤＣ０と基本的に同じ構成要素があり、同じ信号のやり取りが行われる。但し構成要素や信号の符号が０から１に変更される。一例としては、ＬＣＤ制御部ＬＣＤＣ０ではレジスタＲｅｇ０となり、ＬＣＤ制御部ＬＣＤＣ１ではレジスタＲｅｇ１となる。
【００１５】
次に図２を用いて、表示システムの動作を説明する。
中央演算装置ＣＰＵに複数の表示装置にて１つの画像を分割して表示するモードが設定されると、中央演算装置ＣＰＵからバスＢｕｓを介してトリガー信号Ｔｒｇ０がレジスタＲｅｇ０に格納される。コントローラＣｔｒｌ０はレジスタＲｅｇ０にトリガー信号Ｔｒｇ０に従ったフラグが立ったことにより、リクエスト信号ｒｅｑ０をバスＢｕｓを介して中央演算装置ＣＰＵに出力する。中央演算装置ＣＰＵはリクエスト信号ｒｅｑ０に従ってランダムアクセスメモリＲＡＭに格納されているデータｄａｔａ０をバッファメモリＢＭ０に転送する。バッファメモリＢＭ０に十分なデータｄａｔａ０が格納されたら、表示装置ＬＣＤＰ０の表示可能を示す信号ｓｉｇ＿ｒｅａｄｙ０がタイミングコントローラＴＣに出力される。同じく、中央演算装置ＣＰＵに複数の表示装置にて１つの画像を分割して表示するモードが設定されると、中央演算装置ＣＰＵからバスＢｕｓを介してトリガー信号Ｔｒｇ１がレジスタＲｅｇ１に格納される。コントローラＣｔｒｌ１はレジスタＲｅｇ１にトリガー信号Ｔｒｇ１に従ったフラグが立ったことにより、リクエスト信号ｒｅｑ１をバスＢｕｓを介して中央演算装置ＣＰＵに出力する。中央演算装置ＣＰＵはリクエスト信号ｒｅｑ１に従ってランダムアクセスメモリＲＡＭに格納されているデータｄａｔａ１をバッファメモリＢＭ１に転送する。バッファメモリＢＭ１に十分なデータｄａｔａ１が格納されたら、表示装置ＬＣＤＰ１の表示可能を示す信号ｓｉｇ＿ｒｅａｄｙ１がタイミングコントローラＴＣに出力される。
【００１６】
信号ｓｉｇ＿ｒｅａｄｙ０及び信号ｓｉｇ＿ｒｅａｄｙ１に従って、表示装置ＬＣＤＰ０及び表示装置ＬＣＤＰ１の表示許可を示す信号ｓｉｇ＿ｇｏを、タイミングコントローラＴＣはＬＣＤ制御部ＬＣＤＣ０及びＬＣＤ制御部ＬＣＤＣ１に共通に出力する。
【００１７】
コントローラＣｔｒｌ０が信号ｓｉｇ＿ｇｏに従って、フレーム同期信号ｓｉｇ＿ｖｓｙｎｃ０及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ０を生成することで、表示装置ＬＣＤＰ０及び表示装置ＬＣＤＰ１との間にて同時表示が開始される。バッファメモリＢＭ０はフレーム同期信号ｓｉｇ＿ｖｓｙｎｃ０及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ０に同期して格納されているデータｄａｔａ０を表示データｓｉｇ＿ｄａｔａ０として出力する。同じく、コントローラＣｔｒｌ１が信号ｓｉｇ＿ｇｏに従って、フレーム同期信号ｓｉｇ＿ｖｓｙｎｃ１及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ１を生成することで、表示装置ＬＣＤＰ０及び表示装置ＬＣＤＰ１との間にて同時表示が開始される。バッファメモリＢＭ１はフレーム同期信号ｓｉｇ＿ｖｓｙｎｃ１及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ１に同期して格納されているデータｄａｔａ１を表示データｓｉｇ＿ｄａｔａ１として出力する。
【００１８】
これらの動作により、表示装置ＬＣＤＰ０にフレーム同期信号ｓｉｇ＿ｖｓｙｎｃ０及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ０に同期した表示データｓｉｇ＿ｄａｔａ０が供給され、表示装置ＬＣＤＰ１にフレーム同期信号ｓｉｇ＿ｖｓｙｎｃ１及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ１に同期した表示データｓｉｇ＿ｄａｔａ１が供給される。その結果図１に示すような１つの画像Ｐｉｃが、２つの表示パネルＬＣＤパネルＬＣＤＰ０にＬＣＤパネルＬＣＤＰ１に分割されて表示される。
【００１９】
図２に示すように、信号ＥＳ０が出されるごとにバッファメモリＢＭ０に空きを埋めるために、リクエスト信号ｒｅｑ０がコントローラＣｔｒｌ０から出力される。同じく、信号ＥＳ１が出されるごとにバッファメモリＢＭ１に空きを埋めるために、リクエスト信号ｒｅｑ１がコントローラＣｔｒｌ１から出力される。
【００２０】
信号ｓｉｇ＿ｒｅａｄｙ０及び信号ｓｉｇ＿ｒｅａｄｙ１に従って、信号ｓｉｇ＿ｇｏが生成される。共通の信号ｓｉｇ＿ｇｏに従って、フレーム同期信号ｓｉｇ＿ｖｓｙｎｃ０及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ０が生成され、フレーム同期信号ｓｉｇ＿ｖｓｙｎｃ１及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ１が生成されるため、フレーム同期信号ｓｉｇ＿ｖｓｙｎｃ０、水平同期信号ｓｉｇ＿ｈｓｙｎｃ０、フレーム同期信号ｓｉｇ＿ｖｓｙｎｃ１及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ１との間にてタイミングが最適化されている。よって、フレーム同期信号ｓｉｇ＿ｖｓｙｎｃ０及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ０に同期した表示データｓｉｇ＿ｄａｔａ０と、フレーム同期信号ｓｉｇ＿ｖｓｙｎｃ１及び水平同期信号ｓｉｇ＿ｈｓｙｎｃ１に同期した表示データｓｉｇ＿ｄａｔａ１とが同期して出力されるために、表示装置ＬＣＤＰ０及び表示装置ＬＣＤＰ１間での１つの画像Ｐｉｃの表示ズレを防ぐことができる。
【００２１】
尚、表示パネルはＬＣＤパネルである必要は無く、他のパネル、有機パネルやプラズマディスプレイパネルでも良い。表示パネルにおいて、有機パネルやプラズマディスプレイパネルが用いられる場合は、ＬＣＤドライバではなく、有機パネルドライバ、プラズマディスプレイパネルドライバとなる。
【００２２】
又同期信号はフレーム同期信号及び水平同期信号の２つを用いたが、このうちの１つでもよく、各画素ごとの表示データに同期したドット同期信号を用いても良い。
【００２３】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【符号の説明】
【００２４】
ＬＳＩ  半導体集積回路装置
ＬＣＤＤ０  表示装置
ＬＣＤＤ１  表示装置
ＬＣＤＰ０  ＬＣＤパネル
ＬＣＤＤｒ０  ＬＣＤドライバ
ＬＣＤＰ１  ＬＣＤパネル
ＬＣＤＤｒ１  ＬＣＤドライバ
ＣＰＵ  中央演算装置
ＲＡＭ  ランダムアクセスメモリ
Ｂｕｓ  バス
ＴＣ  タイミングコントローラ
ＬＣＤＣ０  ＬＣＤ制御部
ＬＣＤＣ１  ＬＣＤ制御部
Ｒｅｇ０  レジスタ
ＢＭ０  バッファメモリ
Ｃｔｒｌ０  コントローラ
Ｒｅｇ１  レジスタ
ＢＭ１  バッファメモリ
Ｃｔｒｌ１  コントローラ
【図１】
2013190458.tif 000003
【図２】
2013190458.tif 000004