(57)【要約】【課題】感光画素の配置位置による電荷転送時間のばらつきを低減させることのできる固体撮像装置を提供する。【解決手段】実施形態の固体撮像装置は、入射光を信号電荷に変換する感光画素が半導体基板上に列状に配置された画素列１と、８個の感光画素ごとに１個設けられ、８個の感光画素から出力される信号電荷を出力信号に変換する電荷検出部２と、８個の感光画素と電荷検出部２との間に設けられた電荷転送部３とを備える。電荷転送部３は、感光画素ＰＤ１〜ＰＤ８から電荷検出部２へ信号電荷を転送する転送路Ｔ１１〜Ｔ１３およびＴ１〜Ｔ４と、転送路Ｔ１〜Ｔ４上に電荷転送方向に沿って所定間隔で配列された、第１、第２の転送電極３１１、３１２および３２１、３２２からなる複数の転送電極対３１、３２とを有する。第１の転送電極および第２の転送電極の下に形成される転送路Ｔ１〜Ｔ４の幅が、電荷転送方向に沿って次第に狭くなる。【選択図】  図１
2013153091.tif 000002
【特許請求の範囲】
【請求項１】
入射光を信号電荷に変換する感光画素が半導体基板上に列状に配置された画素列と、
２ｎ個の前記感光画素ごとに１個設けられ、前記感光画素から出力される前記信号電荷を出力信号に変換する電荷検出部と、
前記２ｎ個の感光画素と前記電荷検出部との間に設けられた電荷転送部と
を備え、
前記電荷転送部は、
前記２ｎ個の感光画素から前記電荷検出部へ前記信号電荷を転送する転送路と、前記転送路上に電荷転送方向に沿って所定間隔で配列された、それぞれが第１の転送電極および第２の転送電極からなる複数の転送電極対とを有し、
前記第１の転送電極の下に形成される前記転送路の幅および前記第２の転送電極の下に形成される前記転送路の幅が、電荷転送方向に沿って次第に狭くなる
ことを特徴とする固体撮像装置。
【請求項２】
前記２ｎ個の感光画素の配列の中心線上に前記電荷検出部が配置され、
前記第１の転送電極の下に形成される前記転送路の幅および前記第２の転送電極の下に形成される前記転送路の幅が、前記中心線に向かって次第に狭くなる
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記２ｎ個の感光画素の中心線上に前記電荷検出部が配置され、
前記第１の転送電極の下に形成される前記転送路の幅および前記第２の転送電極の下に形成される前記転送路の幅が、前記中心線に対して左右対称である
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記第１の転送電極へは、第１の駆動パルスが印加され、
前記第２の転送電極へは、前記第１の駆動パルスとは逆相の第２の駆動パルスが印加される
ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記電荷転送部が、
前記感光画素と前記複数の転送電極対との間に加算数制御電極を有し、
前記転送路で加算する前記信号電荷の数を１個から２ｎ個まで、２倍ずつｎ段階に切り替える
ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
スキャナや複写機などにおける画像の読み取りに用いられるリニアセンサには、ＣＣＤなどの固体撮像装置が用いられる。このリニアセンサは、入射光を信号電荷に変換する感光画素と、感光画素から出力された信号電荷を一時的に蓄積し、印加されるパルスにより順次転送する電荷転送部と、転送された電荷を出力信号に変換する電荷検出部とを備えている。
【０００３】
近年、画像読み取りに対する高解像度化の要求が進み、リニアセンサの解像度も、従来の１２００ｄｐｉから２４００ｄｐｉ、４８００ｄｐｉへと向上してきている。しかし、画素数が増加する分、画像の読み出しに時間がかかるようになる。
【０００４】
一方、スキャナのプレビューなど、低解像度でも高速の読み出しが望まれる場合もある。そこで、従来、リニアセンサの解像度を切り替られるようにし、低解像度モードでは、隣接する複数の画素を同時に読み出すようにすることが行われている。例えば、４画素同時に読み出せば、解像度は１／４に、８画素同時に読み出せば、解像度は１／８に低下する。
【０００５】
このとき、例えば、最大８画素同時の読み出しを行う場合は、電荷転送部の中に８画素分の電荷が入力される転送路を設け、８画素分の電荷を加算して電荷検出部へ転送することが行われる。この場合、８個の感光画素に対して１つの電荷検出部が設けられる。
【０００６】
上述の転送路は、８個の感光画素からの電荷を受け取るため、その入力端の幅は、８個の感光画素分の幅を有する。一方、出力端の幅は、出力端の中央に対向して配置される電荷検出部の幅の分だけであり、入力端の幅よりもずっと狭い。
【０００７】
このように、低解像度の場合、電荷転送部の転送路へ８個の感光画素から同時に信号電荷が入力される。
【０００８】
一方、通常解像度の場合、電荷転送部の転送路へ８個の感光画素から順次信号電荷が入力される。入力された信号電荷は、出力端へ向かって、転送路の中を移動する。このとき、入力端の中央部から離れた位置（サイド側）に接続された感光画素と中央部(センター側)に接続された感光画素とでは、出力端までの距離がかなり異なる。そのため、転送路内の信号電荷の移動時間も、転送路のサイド側に接続された感光画素とセンター側に接続された感光画素とではかなり異なる。
【０００９】
そのため、転送路のセンター側に接続された感光画素から入力された信号電荷の転送に比べて、転送路のサイド側に接続された感光画素から入力された信号電荷の転送には時間がかかる。
【００１０】
すなわち、従来のリニアセンサでは、電荷転送部における電荷転送時間に感光画素の配置位置によるばらつきがあり、その遅い方の時間で電荷転送速度が律側され、その出力信号に対する処理（例えばＡＤ変換など）の高速化が困難という問題があった。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００５−５０９５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明が解決しようとする課題は、感光画素の配置位置による電荷転送時間のばらつきを低減させることのできる固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１３】
実施形態の固体撮像装置は、入射光を信号電荷に変換する感光画素が半導体基板上に列状に配置された画素列と、２ｎ個の前記感光画素ごとに１個設けられ、前記感光画素から出力される前記信号電荷を出力信号に変換する電荷検出部と、前記２ｎ個の感光画素と前記電荷検出部との間に設けられた電荷転送部とを備える。前記電荷転送部は、前記２ｎ個の感光画素から前記電荷検出部へ前記信号電荷を転送する転送路と、前記転送路上に電荷転送方向に沿って所定間隔で配列された、それぞれが第１の転送電極および第２の転送電極からなる複数の転送電極対とを有する。前記第１の転送電極の下に形成される前記転送路の幅および前記第２の転送電極の下に形成される前記転送路の幅が、電荷転送方向に沿って次第に狭くなる。
【図面の簡単な説明】
【００１４】
【図１】実施形態の固体撮像装置の半導体基板上の構成の例を示す模式的平面図。
【図２】実施形態の固体撮像装置の部分的模式断面図および電位分布図。
【図３】比較例の固体撮像装置の電荷転送部内の電荷移動経路を模式的に示す図。
【図４】比較例の固体撮像装置の１画素単位での転送動作の例を示す波形図。
【図５】実施形態の固体撮像装置の電荷転送部内の電荷移動経路を模式的に示す図。
【図６】実施形態の固体撮像装置の１画素単位での転送動作の例を示す波形図。
【図７】実施形態の固体撮像装置の２画素加算動作の例を示す波形図。
【図８】実施形態の固体撮像装置の４画素加算動作の例を示す波形図。
【図９】実施形態の固体撮像装置の８画素加算動作の例を示す波形図。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１６】
（実施形態）
図１は、実施形態の固体撮像装置の半導体基板上の構成の例を示す模式的平面図である。本実施形態の固体撮像装置は、信号電荷を１画素ずつ転送するほか、複数の画素の信号電荷を加算して転送することができる。加算画素数は３段階に切り替えることができ、２画素ずつ加算、４画素ずつ加算および８画素ずつ加算して転送することができる。
【００１７】
本実施形態の固体撮像装置は、入射光を信号電荷に変換する感光画素が半導体基板上に列状に配置された画素列１と、８（＝２３）個の感光画素ごとに１個設けられ、感光画素から出力される信号電荷を出力信号ＯＳに変換する電荷検出部２と、上述の８個の感光画素と電荷検出部２との間に設けられた電荷転送部３と、を備える。
【００１８】
画素列１として、ここでは、ＰＤ１〜ＰＤ８の８個の感光画素を例示する。
【００１９】
電荷検出部２は、８個の感光画素ＰＤ１〜ＰＤ８の配列の中心線Ｃ１−Ｃ２上に配置される。電荷検出部２の幅は、感光画素ＰＤ１〜ＰＤ８の配列幅よりもかなり狭い。
【００２０】
電荷転送部３は、感光画素ＰＤ１〜ＰＤ８に蓄積された電荷の転送を制御する電極として、画素列１に近い方から、まず、蓄積ゲートＳＴ、バリアゲートＢＧ１およびＢＧ２、２組のシフトゲートＳＨ１〜ＳＨ４が配置される。
【００２１】
これらの電極の下には、それぞれ転送路が形成される。すなわち、蓄積ゲートＳＴの下に転送路Ｔ１１、バリアゲートＢＧ１およびＢＧ２の下に転送路Ｔ１２、２組のシフトゲートＳＨ１〜ＳＨ４の下に転送路Ｔ１３が形成される。
【００２２】
蓄積ゲートＳＴは、感光画素ＰＤ１〜ＰＤ８から転送路Ｔ１１への電荷の転送を制御し、バリアゲートＢＧ１およびＢＧ２は、転送路Ｔ１１から転送路Ｔ１２への電荷の転送を制御し、シフトゲートＳＨ１〜ＳＨ４は、転送路Ｔ１２から転送路Ｔ１３への電荷の転送を制御する。
【００２３】
本実施形態では、シフトゲートＳＨ１〜ＳＨ４の後段に、電荷転送方向に沿って所定間隔で配列された２組の転送電極対、すなわち、転送電極対３１および転送電極対３２が配置される。
【００２４】
転送電極対３１は、２組のシフトゲートＳＨ１〜ＳＨ４の後段にそれぞれ配置され、転送パルスＣＫ１が印加される転送電極３１１と、転送パルスＣＫ２が印加される転送電極３１２とを有する。ここで、転送パルスＣＫ２の位相は、転送パルスＣＫ１の位相とは逆相の関係にある。
【００２５】
転送電極対３２は、２つの転送電極３１２に対して１つ配置され、転送パルスＣＫ１が印加される転送電極３２１と、転送パルスＣＫ２が印加される転送電極３２２とを有する。
【００２６】
また、それぞれの転送電極の下に、転送路が形成される。すなわち、転送電極３１１の下に転送路Ｔ１、転送電極３２１の下に転送路Ｔ２、転送電極３２１の下に転送路Ｔ３、転送電極３２２の下に転送路Ｔ４が、形成される。
【００２７】
ここで、２つの転送電極３１１の下にそれぞれ形成される転送路Ｔ１の合計幅をＷ１、２つの転送電極３１２の下にそれぞれ形成される転送路Ｔ２の合計幅をＷ２、転送路Ｔ３の幅をＷ３、転送路Ｔ４の幅をＷ４とすると、本実施形態の固体撮像装置では、図１に示すように、Ｗ１＞Ｗ２＞Ｗ３＞Ｗ４とされている。すなわち、転送路の幅が次第に狭くなるよう、転送路Ｔ１、Ｔ２、Ｔ３、Ｔ４の幅が設定されている。
【００２８】
このとき、転送路の幅Ｗ１、Ｗ２、Ｗ３、Ｗ４は、画素列１の中心線Ｃ１−Ｃ２に向かって次第に狭くなるようにされ、また、中心線に対して左右対称となるよう、左右均等に狭くされる。
【００２９】
さらに、転送路Ｔ１、Ｔ２、Ｔ３は、図１に示すように、電荷の入り口から出口に向かって幅が狭まるような形状とされる。このような形状とすることにより、入力された電荷は、縦方向の幅が広いところに集まるようになる。
【００３０】
電荷転送部３の最終段には、アウトプットゲートＯＧが配置される。アウトプットゲートＯＧは、転送路Ｔ４から電荷検出部２への電荷の転送を制御する。
【００３１】
また、電荷検出部２の後段には、リセットゲートＲＳが配置される。リセットゲートＲＳは、電荷検出部２に蓄積された電荷のリセットドレイン４０への排出を制御する。
【００３２】
図２（ａ）に本実施形態の固体撮像装置の部分的模式断面図を示し、図２（ｂ）にその電位分布図を示す。
【００３３】
転送パルスＣＫ１およびＣＫ２を交互に印加することにより、転送路Ｔ１４から電荷検出部２まで、信号電荷が順次転送される。
【００３４】
上述したように、本実施形態の固体撮像装置では、シフトゲートＳＨ１〜ＳＨ４とアウトプットゲートＯＧの間に２組の転送電極対３１、３２が設けられ、その間の転送路Ｔ１、Ｔ２、Ｔ３、Ｔ４の幅が、中心線Ｃ１−Ｃ２に向かって次第に狭められている。
【００３５】
そこで、次に、この転送路を狭めることの効果について、図３〜図６を用いて説明する。
【００３６】
図３は、比較例として、転送電極対を有さない電荷転送部３００を備える固体撮像装置の模式的平面図を示したものである。
【００３７】
この比較例の場合、転送路Ｔ１４と電荷検出部２との間に、アウトプットゲートＯＧが配置される。
【００３８】
したがって、アウトプットゲートＯＧを通過する信号電荷の移動距離は、感光画素の配置位置によって大きく異なる。
【００３９】
図３に、画素列１のサイド側に位置する感光画素ＰＤ１の信号電荷の模式的な移動経路をＰ１０１、画素列１のセンター側に位置する感光画素ＰＤ４の信号電荷の模式的な移動経路をＰ１０４として示す。
【００４０】
このように、感光画素の配置位置による移動距離の差が大きいため、転送路Ｔ１４から電荷検出部２への信号電荷の転送に要する時間も、感光画素の配置位置によって大きく異なる。画素列１の両サイドに位置する感光画素ＰＤ１およびＰＤ８の転送時間が最も長くなる。
【００４１】
図４に、この比較例の、１画素単位の電荷転送の様子を波形図で示す。
【００４２】
この例の場合、蓄積ゲートＳＴが開くことにより、感光画素ＰＤ１〜ＰＤ８の信号電荷が転送路Ｔ１１へ転送される。次いで、バリアゲートＢＧ１が開くことにより、感光画素ＰＤ１〜ＰＤ４の信号電荷が転送路Ｔ１１から転送路Ｔ１２へ転送される。
【００４３】
その後、シフトゲートＳＨ１、ＳＨ２、ＳＨ３、ＳＨ４が順次開くことにより信号電荷が転送路Ｔ１２から転送路Ｔ１３へ転送される。この転送時にはアウトプットゲートＯＧが開いており、感光画素ＰＤ１〜ＰＤ４の信号電荷は、電荷検出部２へ順次転送され、電荷検出部２から出力信号ＯＳとして順次出力される。なお、それぞれの信号電荷転送の前にリセットゲートＲＳが開き、電荷検出部２の残存電荷がリセットドレイン４０へ排出されている。
【００４４】
また、この転送中に、バリアゲートＢＧ２が開き、感光画素ＰＤ５〜ＰＤ８の信号電荷が転送路Ｔ１１から転送路Ｔ１２へ転送される。
【００４５】
その後、シフトゲートＳＨ１、ＳＨ２、ＳＨ３、ＳＨ４が順次開き、アウトプットゲートＯＧを通って、感光画素ＰＤ５〜ＰＤ８の信号電荷が、電荷検出部２へ順次転送され、電荷検出部２から出力信号ＯＳとして順次出力される。
【００４６】
そこで、出力信号ＯＳの波形を見ると、画素列１のセンター側の感光画素ＰＤ４、ＰＤ５からの出力の変化に比べて、画素列１のサイド側の感光画素ＰＤ１、ＰＤ８からの出力の変化が遅いことがわかる。
【００４７】
そのため、この出力信号ＯＳを処理する後段の処理回路(非図示)では、この変化の遅い感光画素ＰＤ１、ＰＤ８からの出力に合わせて処理速度を設定する必要があり、処理速度の高速化が難しい。
【００４８】
これに対して、図５に、本実施例における感光画素ＰＤ１〜ＰＤ８の信号電荷の模式的な移動経路をＰ１〜Ｐ８として示す。
【００４９】
本実施形態の場合、転送路Ｔ１、Ｔ２、Ｔ３、Ｔ４の幅が中心線Ｃ１−Ｃ２に向かって次第に狭められているので、感光画素ＰＤ１の信号電荷の移動経路Ｐ１は、Ｃ１−Ｃ２に向かって次第に絞り込まれる。
【００５０】
そのため、本実施形態の場合、アウトプットゲートＯＧを通過する信号電荷の移動距離は、両端の感光画素ＰＤ１、ＰＤ８も、中央の感光画素ＰＤ４、ＰＤ５も、ほぼ等しくなる。すなわち、アウトプットゲートＯＧを通過する時間が、感光画素の配置位置によらず、ほぼ同じになる。
【００５１】
図６に、本実施例における１画素単位の電荷転送の様子を波形図で示す。
【００５２】
この場合も、蓄積ゲートＳＴが開くことにより、感光画素ＰＤ１〜ＰＤ８の信号電荷が転送路Ｔ１１へ転送される。次いで、バリアゲートＢＧ１が開くことにより、感光画素ＰＤ１〜ＰＤ４の信号電荷が転送路Ｔ１１から転送路Ｔ１２へ転送される。
【００５３】
その後、シフトゲートＳＨ１、ＳＨ２、ＳＨ３、ＳＨ４が順次開くことにより、感光画素ＰＤ１〜ＰＤ４の信号電荷が転送路Ｔ１２から転送路Ｔ１３へ順次転送される。
【００５４】
さらに、転送パルスＣＫ１、転送パルスＣＫ２が交互に印加されることにより、それぞれの信号電荷が、転送路Ｔ１、Ｔ２、Ｔ３を経由して、転送路Ｔ４へ転送される。
【００５５】
この信号電荷の転送時にはアウトプットゲートＯＧが開いていて、感光画素ＰＤ１〜ＰＤ４の信号電荷が、電荷検出部２へ順次転送され、電荷検出部２から出力信号ＯＳとして順次出力される。
【００５６】
また、この転送中に、バリアゲートＢＧ２が開き、感光画素ＰＤ５〜ＰＤ８の信号電荷が転送路Ｔ１１から転送路Ｔ１２へ転送される。
【００５７】
その後、シフトゲートＳＨ１、ＳＨ２、ＳＨ３、ＳＨ４が順次開くことにより、感光画素ＰＤ５〜ＰＤ８の信号電荷が転送路Ｔ１２から転送路Ｔ１３へ順次転送される。
【００５８】
さらに、転送パルスＣＫ１、転送パルスＣＫ２が交互に印加されることにより、それぞれの信号電荷が、転送路Ｔ１、Ｔ２、Ｔ３を経由して、転送路Ｔ４へ転送される。
【００５９】
この信号電荷の転送時にはアウトプットゲートＯＧが開いていて、感光画素ＰＤ５〜ＰＤ８の信号電荷が、電荷検出部２へ順次転送され、電荷検出部２から出力信号ＯＳとして順次出力される。
【００６０】
そこで、出力信号ＯＳの波形を見てみると、先に示した比較例と異なり、画素列１の両サイドの感光画素ＰＤ１、ＰＤ８からの出力の変化が、画素列１のセンター側の感光画素ＰＤ４、ＰＤ５からの出力の変化とほぼ同じであることがわかる。
【００６１】
このように、本実施形態では、電荷転送部３内の転送路の幅が中心線Ｃ１−Ｃ２に向かって次第に狭くなるよう絞り込まれているので、画素列１における感光画素の配置位置によらず、信号電荷がアウトプットゲートＯＧを通過する時間がほぼ同じになる。そのため、出力信号ＯＳを処理する後段の処理回路の処理速度を高速化することができる。
【００６２】
次に、本実施形態における複数画素加算動作の例を図７〜図９に示す。図７は２画素加算の場合の動作波形図、図８は４画素加算の場合の動作波形図、図９は８画素加算の場合の動作波形図である。
【００６３】
図７に示すように、２画素加算の場合は、バリアゲートＢＧ１あるいはバリアゲートＢＧ２による転送実行後、シフトゲートＳＨ１とＳＨ２、シフトゲートＳＨ３とＳＨ４が、それぞれ同時に開閉される。これにより、出力信号ＯＳには、感光画素ＰＤ１とＰＤ２の加算信号、感光画素ＰＤ３とＰＤ４の加算信号、感光画素ＰＤ５とＰＤ６の加算信号、感光画素ＰＤ７とＰＤ８の加算信号が、順次出力される。
【００６４】
図８に示すように、４画素加算の場合は、バリアゲートＢＧ１あるいはバリアゲートＢＧ２による転送実行後、シフトゲートＳＨ１、ＳＨ２、ＳＨ３、ＳＨ４が同時に開閉される。これにより、出力信号ＯＳには、感光画素ＰＤ１〜ＰＤ４の加算信号、感光画素ＰＤ５〜ＰＤ８の加算信号が、順次出力される。
【００６５】
図９に示すように、８画素加算の場合は、バリアゲートＢＧ１、ＢＧ２が同時に開閉され、また、シフトゲートＳＨ１、ＳＨ２、ＳＨ３、ＳＨ４が同時に開閉される。これにより、出力信号ＯＳには、感光画素ＰＤ１〜ＰＤ８の加算信号が出力される。
【００６６】
このような本実施形態によれば、電荷転送部３内の転送路の幅が中心線Ｃ１−Ｃ２に向かって次第に狭くなるよう絞り込まれているので、画素列１における感光画素の配置位置によらず、各感光画素から出力される信号電荷のアウトプットゲートＯＧの通過時間をほぼ同じにすることができる。これにより、出力信号ＯＳの出力タイミングが、感光画素の配置位置によらず一定となり、出力信号ＯＳに対する後段の処理の高速化を図ることができる。
【００６７】
また、転送路で加算する信号電荷の数を２個、４個、８個と、２倍ずつ３段階に切り替えることができる。
【００６８】
以上説明した実施形態の固体撮像装置によれば、感光画素の配置位置による電荷転送時間のばらつきを低減させることができる。
【００６９】
また、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７０】
１  画素列
２  電荷検出部
３  電荷転送部
３１、３２  転送電極対
３１１、３１２、３２１、３２２  転送電極
ＳＴ  蓄積ゲート
ＢＧ１、ＢＧ２  バリアゲート
ＳＨ１〜ＳＨ４  シフトゲート
ＯＧ  アウトプットゲート
ＲＳ  リセットゲート
４０  リセットドレイン
Ｔ１〜Ｔ４、Ｔ１１〜Ｔ１３  転送路
１００  半導体基板
【図１】
2013153091.tif 000003
【図２】
2013153091.tif 000004
【図３】
2013153091.tif 000005
【図４】
2013153091.tif 000006
【図５】
2013153091.tif 000007
【図６】
2013153091.tif 000008
【図７】
2013153091.tif 000009
【図８】
2013153091.tif 000010
【図９】
2013153091.tif 000011