(57)【要約】【課題】シャットダウンスイッチを持つ画像形成装置においてシャットダウンしたときに消費電力の低減を図る。【解決手段】ＡＣ−ＳＷ５の遮断動作により装置内部への電源供給を遮断するシャットダウン制御基板２と、下位に接続する制御基板に電源を供給／遮断するためのＳＷ１７，１８を有するマスター制御基板８と、マスター制御基板８の下位に、ＳＷ１７，１８を介して接続され、シャットダウン制御基板２からシャットダウン信号を受けた際に、シャットダウン時の所定の終了処理を行う複数のスレーブ制御基板９，１３と、シャットダウン制御基板２からシャットダウン信号を受けた際に、複数のスレーブ制御基板９，１３のうち、前記所定の終了処理が完了した状態になったスレーブ制御基板から順次電源を遮断するシャットダウン制御を行うシャットダウン制御部１４ａと、を備える。【選択図】図２
2013127704.tif 000002
【特許請求の範囲】
【請求項１】
主電源スイッチの遮断動作により装置内部への電源供給を遮断するシャットダウン制御基板と、
下位に接続する制御基板に電源を供給／遮断するための複数の直流電源スイッチを有する主制御基板と、
前記主制御基板の下位に前記直流電源スイッチを介して接続され、前記シャットダウン制御基板からシャットダウン信号を受けた際に、シャットダウン時の所定の終了処理を行う複数のスレーブ制御基板と、
前記シャットダウン制御基板からシャットダウン信号を受けた際に、前記複数のスレーブ制御基板のうち、前記終了処理が完了した状態になったスレーブ制御基板から順次電源を遮断するシャットダウン制御を行うシャットダウン制御手段と、
を備えることを特徴とする画像形成装置。
【請求項２】
前記シャットダウン制御手段は、シャットダウンを行う際に、予め定められた時間内にシャットダウン時の終了処理が完了しないスレーブ制御基板に対して強制的に当該スレーブ制御基板の電源を遮断することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記主制御基板の直流電源スイッチは、スイッチング素子であることを特徴とする請求項１に記載の画像形成装置。
【請求項４】
前記主制御基板の直流電源スイッチは、トランジスタであることを特徴とする請求項１に記載の画像形成装置。
【請求項５】
前記主制御基板の直流電源スイッチは、リレーであることを特徴とする請求項１に記載の画像形成装置。
【請求項６】
主電源スイッチの遮断動作により装置内部への電源供給を遮断するシャットダウン制御基板と、下位の制御基板に電源を供給／遮断するための複数の直流電源スイッチを有する主制御基板と、前記主制御基板の下位に前記直流電源スイッチを介して接続され、前記シャットダウン制御基板からシャットダウン信号を受けた際に、シャットダウン時の所定の終了処理を行う複数のスレーブ制御基板と、を備える画像形成装置で実行されるシャットダウン方法であって、
前記シャットダウン制御基板からシャットダウン信号を受けた際に、前記複数のスレーブ制御基板のうち、前記終了処理が完了した状態になったスレーブ制御基板から順次電源を遮断するシャットダウン制御を行うシャットダウン工程を含むことを特徴とするシャットダウン方法。
【請求項７】
主電源スイッチの遮断動作により装置内部への電源供給を遮断するシャットダウン制御基板と、下位の制御基板に電源を供給／遮断するための複数の直流電源スイッチを有する主制御基板と、前記主制御基板の下位に前記直流電源スイッチを介して接続され、前記シャットダウン制御基板からシャットダウン信号を受けた際に、シャットダウン時の所定の終了処理を行う複数のスレーブ制御基板と、を備えるコンピュータで実行されるプログラムであって、
前記コンピュータは、
前記シャットダウン制御基板からシャットダウン信号を受けた際に、前記複数のスレーブ制御基板のうち、前記終了処理が完了した状態になったスレーブ制御基板から順次電源を遮断するシャットダウン制御を行うシャットダウンステップを前記コンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置、シャットダウン方法およびプログラムに関する。
【背景技術】
【０００２】
従来、シャットダウンスイッチを持つ画像形成装置において、電源オフ（シャットダウン）したときに、ハードディスク（ＨＤ）内にデータが残っていると、データの消去が完了するまでシャットダウン処理ができず、その期間は各制御基板の全てに電源が投入されているため消費電力の低減ができない問題があった。これはシャットダウン時にデータの消去が完了する通知をマスター制御基板（親制御基板）が受けるまで全ての電源を切らないからである。そこで、シャットダウン時にはシステムのオフシーケンスの制御を切り替えて、各制御基板で電源が切れる状態になった基板から随時切っていくことで消費電力低減を図る。このように、複数の制御基板が通信してお互い終了処理の通知を受けると電源をオフする技術が知られている。
【０００３】
また、停止が指示された場合、複数の制御基板において所定の停止処理をする目的で、電源スイッチがオフされると複数の制御基板は停止処理に移行し、完了するとお互いに基板に終了通知を送信し、すべての終了通知を受けると電源ユニットに電力の供給停止の命令を行う技術が開示されている（たとえば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記に示される従来の技術にあっては、電源スイッチがオフされるシャットダウン時に複数の制御基板はそれぞれ停止処理に移行し、完了するとお互いの基板に終了通知を送信し、全ての終了通知を受けると、電源ユニットに電力の停止の命令をする装置では、お互いの終了処理が完了するまで電源が遮断されないことになる。このため終了処理に時間が掛かる制御基板が存在した場合、その間にすべての電力が供給され続け消費電力が低減できないという問題があった。また、特許文献１の技術にあっても、複数の制御基板が終了処理を確認しているものの、消費電力の低減ができないという問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、シャットダウンスイッチを持つ画像形成装置においてシャットダウンする際の消費電力の低減を図ることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、主電源スイッチの遮断動作により装置内部への電源供給を遮断するシャットダウン制御基板と、下位に接続する制御基板に電源を供給／遮断するための複数の直流電源スイッチを有する主制御基板と、前記主制御基板の下位に前記直流電源スイッチを介して接続され、前記シャットダウン制御基板からシャットダウン信号を受けた際に、シャットダウン時の所定の終了処理を行う複数のスレーブ制御基板と、前記シャットダウン制御基板からシャットダウン信号を受けた際に、前記複数のスレーブ制御基板のうち、前記終了処理が完了した状態になったスレーブ制御基板から順次電源を遮断するシャットダウン制御を行うシャットダウン制御手段と、を備えることを特徴とする。
【発明の効果】
【０００７】
本発明は、シャットダウン時にはシステムのオフシーケンスを切り替えて、各制御基板で電源が切れる状態になった制御基板から順次電源を遮断するので、シャットダウン時の消費電力を低減することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施の形態にかかる画像形成装置としての複合機の構成を示すブロック図である。
【図２】図２は、実施の形態にかかる電源系統および各制御基板の構成例を示すブロック図である。
【図３】図３は、実施の形態にかかるシャットダウン時のシーケンス処理例を示すフローチャートである。
【図４】図４は、実施の形態にかかる強制的電源遮断の動作例を示すフローチャートである。
【図５】図５は、従来の電源系統および各制御基板の構成例を示すブロック図である。
【図６】図６は、図５の構成におけるシャットダウン時のシーケンス処理例を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、この発明にかかる画像形成装置、シャットダウン方法およびプログラムの一実施の形態を詳細に説明する。
【００１０】
（実施の形態）
本発明は、シャットダウンスイッチを持つ画像形成装置において、シャットダウン時の電源オフシーケンスに際して、シャットダウン時にはシステムのオフシーケンスを切り替えて、各制御基板で電源が切れる状態になったら、複数の制御基板のうち、制御基板の電源が遮断可能な状態になった制御基板から随時電源をオフ（遮断）していくものである。以下、具体例をあげて説明する。
【００１１】
まず、複数の制御ボードが階層的に配置される画像形成装置の構成・動作例について説明する。図１は、実施の形態にかかる画像形成装置としての複合機の構成を示すブロック図である。この複合機は、装置の全体制御を行うコントローラ１００、コントローラ１００に接続された、画像形成装置の操作ボード１２５、画像データを記憶するＨＤＤ１２６、アナログ回線を使用して外部との通信を行う通信コントロール装置インターフェイスボード１３０、ＬＡＮインターフェイスボード１３５、汎用ＰＣＩバスに接続された、ＦＡＸのコントロールユニット（ＦＣＵ１４０）、ＩＥＥＥ１３９４ボード、無線ＬＡＮボード、ＵＳＢボード１５０等と、ＰＣＩバスでコントローラ１００に接続されたエンジン制御ボード１１１、エンジン制御ボード１１１に接続された、プリンタ１１０のＩ／Ｏを制御するＩ／Ｏ制御ボード１１２、および、コピー原稿（画像）を読込むスキャナボード（ＳＢＵ：Ｓｅｎｓｏｒ  Ｂｏａｒｄ  Ｕｎｉｔ）１２１、および画像データが表わす画像光を感光体ドラム上に投射する（光書込みする）ＬＤＢ（レーザダイオードボード）１１３等を備えている。
【００１２】
原稿を光学的に読み取るスキャナ１２０は、原稿に対する原稿照明光源の走査を行い、ＣＣＤに原稿像を結像する。原稿像すなわち原稿に対する光照射の反射光をＣＣＤで光電変換してＲ，Ｇ，Ｂ画像信号を生成する。ＣＣＤは、３ラインカラーＣＣＤであり、Ｒ，Ｇ，Ｂ画像信号を生成し、ＳＢＵ（センサボードユニット）１２１のアナログＡＳＩＣ(Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  ＩＣ)に入力する。ＳＢＵ１２１にはアナログＡＳＩＣおよび，ＣＣＤ、アナログＡＳＩＣの駆動タイミングを発生する回路を備えている。ＣＣＤの出力は、アナログＡＳＩＣ内部のサンプルホールド回路により、サンプルホールドされその後、Ａ／Ｄ変換され、Ｒ，Ｇ，Ｂの画像データに変換し、かつシェーディング補正し、そして出力Ｉ／Ｆ（インターフェイス）で画像データバスを介して画像データ処理器のＩＰＰに送出する。
【００１３】
ＩＰＰは画像処理手段であり、分離生成（画像が文字領域か写真領域かの判定：像域分離），地肌除去，スキャナガンマ変換，フィルタ，色補正，変倍，画像加工，プリンタガンマ変換および階調処理を行う。ＳＢＵ１２１からＩＰＰに転送された画像データは、ＩＰＰにて光学系およびデジタル信号への量子化に伴う信号劣化（スキャナ系の信号劣化）を補正され、フレームメモリに書き込まれる。
【００１４】
コントローラ１００には、ＣＰＵおよびコントローラボードの制御プログラムが格納されるＲＯＭ、ＣＰＵが使用する作業用メモリであるＲＡＭ，リチウム電池を内蔵し、ＲＡＭのバックアップと時計を内蔵したＮＶ−ＲＡＭおよび、コントローラボードのシステバス制御、フレームメモリ制御、ＦＩＦＯ等のＣＰＵ周辺を制御するＡＳＩＣおよびそのインターフェイス回路等が搭載されている。
【００１５】
コントローラ１００は、スキャナアプリケーション，ファクシミリアプリケーション，プリンタアプリケーションおよびコピーアプリケーション等の複数アプリケーションの機能を有し、システム全体の制御を行う。操作ボード１２５の入力を解読して本システムの設定とその状態内容を操作ボード１２５の表示部に表示する。ＰＣＩバスには多くのユニットが接続されており、画像データバス／制御コマンドバスで、画像データと制御コマンドが時分割で転送される。
【００１６】
通信コントロール装置インターフェイスボード１３０は、通信コントロール装置１３１と、コントローラ１００との通信インターフェイスボードである。コントローラ１００との通信は、全二重非同期シリアル通信で接続されている。通信コントロール装置１３１とは、ＲＳ−４８５インターフェイス規格により、マルチドロップ接続されている。遠隔の管理装置との通信は、この通信コントローラ装置インターフェイスボード１３０を経由して実施される。
【００１７】
ＬＡＮインターフェイスボード１３５は、社内ＬＡＮに接続された、社内ＬＡＮとコントローラ１００との通信インターフェイスボードであり、ＰＨＹチップを搭載している。ＬＡＮインターフェイスボード１３５とコントローラ１００とは、ＰＨＹチップＩ／ＦおよびＩ２ＣバスＩ／Ｆの標準的な通信インターフェイスで接続されている。外部機器との通信はこのＬＡＮインターフェイスボード１３５を経由して実施される。
【００１８】
ＨＤＤ１２６は、システムのアプリケーションプログラムならびにプリンタ１１０、作像プロセス機器の機器付勢情報を格納するアプリケーションデータベース、ならびに、読取り画像や書込み画像のイメージデータ、すなわち画像データ、ならびにドキュメントデータを蓄える画像データベースとして用いられる。
【００１９】
操作ボード１２５には、ＣＰＵおよびＲＯＭ，ＲＡＭ，ＬＣＤおよびキー入力を制御するＡＳＩＣ（ＬＣＤＣ）が搭載されている。ＲＯＭには操作ボード１２５の入力読込み、および表示出力を制御する、操作ボード１２５の制御プログラムが書き込まれている。ＲＡＭは、ＣＰＵで使用する作業用メモリである。コントローラ１００との通信により、パネルを操作して使用者がシステム設定の入力を行う入力と、使用者にシステムの設定内容、状態を表示する、表示および入力の制御を行っている。
【００２０】
コントローラ１００のワークメモリから出力されたブラック（Ｂｋ），イエロー（Ｙ），シアン（Ｃ），マゼンタ（Ｍ）の各色の書き込み信号は、ＬＤＢ（Ｌａｓｅｒ  Ｄｉｏｄｅ  ｃｏｎｔｒｏｌ  Ｂｏａｒｄ）１１３のＢｋ，Ｙ，Ｍ，ＣのＬＤ（Ｌａｓｅｒ  Ｄｉｏｄｅ）書き込み回路に入力される。ＬＤ書き込み回路でＬＤ電流制御（変調制御）が行われ、各ＬＤに出力される。
【００２１】
エンジン制御ボード１１１は、プロセスコントローラであって、画像形成の作像作成制御を主として行い、ＣＰＵおよび、画像処理を行うＩＰＰ、複写およびプリントアウトを制御するため必要なプログラムを内蔵したＲＯＭ、その制御に必要なＲＡＭ、およびＮＶ−ＲＡＭを搭載している。ＮＶ−ＲＡＭにはＳＲＡＭと、電源ＯＦＦを検知して、ＥＥＰＲＯＭにストアするメモリを搭載している。また、他の制御を行なうＣＰＵとの信号の送受信を行う、シリアルインターフェイスも備えているＩ／Ｏ  ＡＳＩＣは、エンジン制御ボード１１１が実装された、近くのＩ／Ｏ（カウンタ、ファン、ソレノイド、モータ等）を制御するＡＳＩＣである。Ｉ／Ｏ制御ボード１１２とエンジン制御ボード１１１とは同期シリアルインターフェイスで接続されている。
【００２２】
Ｉ／Ｏ制御ボード１１２は、サブＣＰＵを搭載しており、温度センサ，電位センサ，トナー量センサである感光体上濃度センサおよびトナー濃度センサである光センサならびにその他の各種センサの検出信号の読込み，アナログ制御，用紙センサの検出信号を参照するジャム検出，用紙搬送制御も含む画像形成装置のＩ／Ｏ制御を行っている。インターフェイス回路は、各種センサ，アクチュエータ（モータ、クラッチ、ソレノイド）とのインターフェイス回路である。前述の光センサは、各種センサに含まれている。
【００２３】
電源装置１は、画像形成装置を制御する電源を供給するユニットである。メインＳＷのオン（閉）により、商用電源が供給される。その商用電源から商用ＡＣ（交流）が供給され、整流、平滑化のように制御されたＡＣ制御出力を用いて、電源装置１は各制御基板に必要なＤＣ（直流）電圧を供給する。電源装置１により生成される定電圧を用いて各制御部のＣＰＵが動作している。
【００２４】
図２は、実施の形態にかかる電源系統および各制御基板の構成例を示すブロック図である。この図２では、前述した図１の構成における具体的なシャットダウン回路、各制御基板の接続構成例を示すものである。すなわち、この図２では、図１におけるコントローラ１００がマスター制御基板８に該当し、そのほかの各ボードがスレーブ制御基板に該当する。ただし、図２では、図１のすべてのボードについて示すものではなく、マスター制御基板とその下位のスレーブ（子）制御基板の要部構成例について示している。
【００２５】
図２において、符号１は電源装置、符号１ａは直流電源生成部、符号２はシャットダウン制御基板、符号３，４はＤＣコンバータ（ＤＤＣ）、符号５はＡＣ−ＳＷ、符号６はリレー駆動回路、符号７はリレー、符号８は親制御基板としてのマスター制御基板、符号９は子制御基板としてのスレーブ制御基板、符号１０はスレーブ制御基板、符号１１，１２はスレーブ制御基板１０の下位に接続されたスレーブ制御基板、符号１３はマスター制御基板８のＳＷ２５を介して接続されるスレーブ制御基板である。なお、図２において示すＳＷ１７，１８，２２，２６，２７は、直流電源の供給／遮断を行うための直流電源スイッチであり、ここでは単にＳＷと記述している。また、各制御基板は、マイクロコンピュータシステムを搭載している。
【００２６】
電源装置１は交流電源を直流電源に変換するＤＣコンバータ３，４を有する。シャットダウン制御基板２はリレー駆動回路６によってＯＮ／ＯＦＦ駆動されるリレー７を備える。マスター制御基板８はＣＰＵ１４，ＲＯＭ１５，ＲＡＭ１６，ＳＷ１７，１８を有する。スレーブ制御基板９はＣＰＵ１９，ＲＯＭ２０、ＲＡＭ２１、ＳＷ２２を有する。スレーブ制御基板１０はＣＰＵ２３，ＲＯＭ２４，ＲＡＭ２５，ＳＷ２６，ＳＷ２７を有する。スレーブ制御基板１１はスレーブ制御基板１０の下位に接続され、ＣＰＵ２８，ＲＯＭ２９，ＲＡＭ３０を有する。スレーブ制御基板１２はスレーブ制御基板１０の下位に接続され、ＣＰＵ３１，ＲＯＭ３２，ＲＡＭ３３を有する。スレーブ制御基板１３はマスター制御基板８に接続し、マスター制御基板８のＳＷ１７から電力供給を受け、ＣＰＵ３４，ＲＯＭ３５，ＲＡＭ３６を有する。
【００２７】
ＤＣコンバータ３からマスター制御基板８のＳＷ１７に電源ａが接続供給される。ＤＣコンバータ４からマスター制御基板８のＳＷ１８に電源ｂが接続供給される。マスター制御基板８のＳＷ１８を介してスレーブ制御基板９のＳＷ２２に電源ｂが接続供給され、さらに、そのスレーブ制御基板１１，１２に電源ｂが供給されるようになっている。マスター制御基板８のＣＰＵ１４は、スレーブ制御基板９のＳＷ２２、スレーブ制御基板１０のＳＷ２６，ＳＷ２７を制御する。
【００２８】
このように、シャットダウン時に終了処理が完了した制御基板から電源ＯＦＦできるように各制御基板にＳＷ１７，１８，２２，２６，２７を設ける。各制御基板のＳＷはマスター制御基板８のＣＰＵ１４によって制御する。
【００２９】
ＣＰＵ１４は、後述するシャットダウン制御部１４ａの機能を有する。ＳＷ１７，１８，２２，２６，２７として、たとえば、公知のＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；電解効果トランジスタ）、あるいはトランジスタ素子、リレーなど、といった汎用性のある素子やデバイスを用いる。
【００３０】
この図２に示すように、電源装置１は、ＡＣ（交流）電源をＤＣ（直流）電源に変換する。ＤＤＣ３，４は、平滑されたＡＣ電源からＤＣ（直流）電源を生成する。シャットダウン制御基板２は、画像形成装置をシャットダウンするときに、電源装置１を制御する制御基板であり、ＡＣ−ＳＷ５、リレー駆動回路６、リレー７を搭載している。画像形成装置内には複数の制御基板があり、制御基板にはＣＰＵが搭載されており、各制御基板は通信によって各制御基板の状態を通知することができる。
【００３１】
また、マスター制御基板８は、各スレーブ制御基板９，１０，１３を制御する。マスター制御基板８の下位には階層的に、スレーブ制御基板９、スレーブ制御基板１０が接続されている。また、スレーブ制御基板１３は、マスター制御基板８の下位に接続され、また、スレーブ制御基板１１、スレーブ制御基板１２はスレーブ制御基板１０の下位に接続されている。
【００３２】
また、シャットダウン制御基板２には、ＡＣ―ＳＷ５とリレー７が並列に搭載されており、ユーザーが画像形成装置をシャットダウンしたときに、ＡＣ―ＳＷ５の箇所でＡＣが遮断されるが、並列に搭載されているリレー７が接続を維持しＰＳＵ（電源装置１）にＡＣを供給しつづける。シャットダウン時にＡＣ―ＳＷ５が遮断された信号はマスター制御基板８上のＣＰＵ１４に入力される。ＣＰＵ１４は、シャットダウンシーケンスに移行するように制御する。
【００３３】
また、ＣＰＵ１４は、各スレーブ制御基板９，１０，１３に終了処理の通知を発行し、各スレーブ制御基板９，１０，１３の終了処理のシーケンスに移行する。終了処理が完了するとＣＰＵ１４は、ＰＳＵ（電源装置１）に搭載されているＤＤＣ３，４をオフし、シャットダウン制御基板２に搭載しているリレー駆動回路６をオフする。このため、リレー７が切れることによりＡＣ入力が遮断されシャットダウンが完了となる。
【００３４】
図３は、実施の形態にかかるシャットダウン時のシーケンス処理例を示すフローチャートである。このシーケンス処理は、マスター制御基板８のＣＰＵ１４（シャットダウン制御部１４ａ）によって実行される。この図３では一例としてスレーブ制御基板１３のシャットダウン時の終了処理が他のスレーブ制御基板より長い場合のシャットダウンシーケンスについて示している。なお、この実施の形態におけるシャットダウン時の終了処理とは、シャットダウン処理において各制御基板が電源遮断に起因する不具合を回避するために、たとえば、ＨＤＤ１２６のメモリ処理、外部機器とのデータのやり取り、データ処理中における終了処理など各制御基板が行う特有の処理であり、以下、単に終了処理あるいはシャットダウン時の終了処理と記述する。
【００３５】
図３において、まず、ユーザーがＡＣ−ＳＷ５（シャットダウンスイッチ）をオフすると、シャットダウン制御基板２からマスター制御基板８のＣＰＵ１４にシャットダウン信号が入力される（ステップＳ１）。続いて、シャットダウン制御部１４ａは、シャットダウンシーケンスに移行し（ステップＳ２）、マスター制御基板８のＣＰＵ１４は各スレーブ制御基板９，１０，１１，１２，１３からの終了処理が完了した旨の信号が届くのを待つ。
【００３６】
まず、シャットダウン制御部１４ａは、スレーブ制御基板１１の終了処理が完了したか否かを判断する（ステップＳ３）。ここでスレーブ制御基板１１の終了処理が完了したと判断した場合（ステップＳ３：Ｙｅｓ）、マスター制御基板８のシャットダウン制御部１４ａは、スレーブ制御基板１０のＳＷ２６をオフする（ステップＳ４）。
【００３７】
続いて、シャットダウン制御部１４ａは、スレーブ制御基板１２の終了処理が完了したか否かを判断する（ステップＳ７）。ここでスレーブ制御基板１２から終了通知が届くと（ステップＳ７：Ｙｅｓ）、マスター制御基板８のＣＰＵ１４はＳＷ２７をオフする（ステップＳ８）。
【００３８】
続いて、シャットダウン制御部１４ａは、スレーブ制御基板９，１０の終了処理が完了したか否かを判断する（ステップＳ５）。ここでマスター制御基板８は、スレーブ制御基板１１，１２の上位であるスレーブ制御基板１０から終了処理が完了した旨の信号が届くと（ステップＳ５：Ｙｅｓ）、マスター制御基板８のＳＷ１８をオフする（ステップＳ６）。このときスレーブ制御基板１３がまだ終了処理が完了していなくてもＳＷ１８をオフすることができるのでＳＷ１８が供給しているスレーブ制御基板９，１０，１１，１２への電源は供給されなくなるため、その分の消費電力を低減することができる。
【００３９】
続いて、シャットダウン制御部１４ａは、スレーブ制御基板１３の終了処理が完了したか否かを判断する（ステップＳ９）。ここでスレーブ制御基板１３の終了通知が届くと（ステップＳ９：Ｙｅｓ）、マスター制御基板８のＣＰＵ１４はＳＷ１７をオフする（ステップＳ１０）。続いて、マスター制御基板８のＣＰＵ１４は，すべてのスレーブ制御基板から終了処理が完了するのを確認すると（ステップＳ１１：Ｙｅｓ）、電源装置１に搭載しているＤＤＣ３，４のスイッチをオフする。この状態ではまだＡＣ（交流）が入力されているため、最後にリレー駆動回路６をオフし、リレー７をオフしてＡＣ電力の供給を遮断し（ステップＳ１２）、シャットダウン処理を完了する。
【００４０】
ところで、シャットダウン制御部１４ａは、上記図３のステップＳ３，Ｓ５，Ｓ７，Ｓ９の各スレーブ制御基板において終了処理が完了しない場合、設定した時間以内に終了処理が完了しない場合はタイムアウトとして処理し、強制的にＳＷをオフする制御を行う。図４は、実施の形態にかかる強制的電源遮断の動作例を示すフローチャートである。図４において、シャットダウン制御部１４ａは、前述の図３のシャットダウンシーケンスにおいて、各スレーブ制御基板において終了処理が完了しているか否かを判断する（ステップＳ１３）。ここで各スレーブ制御基板において終了処理が完了していないスレーブ制御基板がある場合（ステップＳ１３、Ｎｏ）、さらに上記終了処理が予め設定された時間内であるか否かを判断する（ステップＳ１４）。ここで上記終了処理が設定時間を経過した場合（ステップＳ１４、Ｙｅｓ）、強制的にＳＷをオフする（ステップＳ１５）。したがって、この制御を行うことにより、シャットダウンの終了処理中に不具合が発生した場合に、この終了処理が完了していない状態であっても電源を遮断するので、電力の消費を抑えることが可能となる。
【００４１】
つぎに、上述した実施の形態と比較するために、従来の画像形成装置の基板構成例およびその動作について説明する。図５は、従来の電源系統および各制御基板の構成例を示すブロック図である。図５において、符号５０はＣＰＵ５１を有するマスター制御基板、符号５２はマスター制御基板５０の下位に接続され、ＣＰＵ５３を有するスレーブ制御基板、符号５４はスレーブ制御基板５２の下位に接続され、ＣＰＵ５５を有するスレーブ制御基板、符号５６，５８はスレーブ制御基板５４の下位に接続され、ＣＰＵ５７，５９を有するスレーブ制御基板、符号６０はマスター制御基板５０の下位に接続され、ＣＰＵ６１を有するスレーブ制御基板である。なお、上記各制御基板はマイクロコンピュータシステムで構成されているが、ＣＰＵについてのみ図示し、他のＲＯＭ，ＲＡＭなどについては不図示とする。また、図５において他のブロックについては図２と同一符号を付し、ここでの重複説明を省略する。
【００４２】
図６は、図５の構成におけるシャットダウン時のシーケンス処理例を示すフローチャートである。まず、ユーザーがシャットダウンスイッチをオフし、マスター制御基板５０のＣＰＵ５１にシャットダウン信号が入力される（ステップＳ２１）。シャットダウンシーケンスに移行し、各スレーブ制御基板が終了処理シーケンスに移行する（ステップＳ２２）。マスター制御基板５０は各スレーブ制御基板の終了処理の完了が全て入力されるのを待って、全て終了を確認する（ステップＳ２３：Ｙｅｓ）と、ＣＰＵ５１は、ＤＤＣ３，４をオフし、シャットダウン制御基板２に搭載しているリレー駆動回路６をオフし、それによりリレー７がオフされることによりＡＣ（直流）入力が遮断され(ステップＳ２４)、シャットダウン処理を完了とする制御を行う。
【００４３】
このように図６に示すシャットダウンシーケンスを実施すると、スレーブ制御基板によって終了処理に時間が掛かる場合には、他の電源も遮断することができないため余分に電力を消費することになる。
【００４４】
ところで、本実施の形態で実行されるプログラムは、ＲＯＭ１５に予め組み込まれて提供するものとしているが、これに限定されるものではない。本実施の形態で実行されるプログラムを、インストール可能な形式または実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）等のコンピュータで読み取り可能な記録媒体に記録してコンピュータプログラムプロダクトとして提供してもよい。
【００４５】
また、本実施の形態で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施の形態で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。
【００４６】
本実施の形態で実行されるプログラムは、上述したシャットダウン制御部１４ａを含むモジュール構成となっており、実際のハードウェアとしてはＣＰＵ１４（プロセッサ）が上記記録媒体からプログラムを読み出して実行することにより上記各部がメモリ等の主記憶装置上にロードされ、シャットダウン制御部１４ａが主記憶装置上に生成されるようになっている。
【００４７】
また、上記実施の形態では、画像形成装置を、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する複合機に適用した例を挙げて説明したが、複写機、プリンタ、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。また、画像形成装置として電子写真方式の複合機を例にとったが、インクジェット記録方式など他の画像形成プロセスを用いた装置であってもよい。また、画像形成装置に限定されず、マスター制御基板に下位（子制御基板、孫制御基板）のスレーブ制御基板が階層的に複数接続され、シャットダウン機能を有する装置、システムにも適用可能である。
【００４８】
また、本発明は、当該発明を実施するための形態で述べた実施の形態に限定されるものではない。本発明の主旨をそこなわない範囲で変更することが可能である。
【符号の説明】
【００４９】
１  電源装置
１ａ  直流電源生成部、
２  シャットダウン制御基板
３，４  ＤＤＣ
５  ＡＣ−ＳＷ
６  リレー駆動回路
７  リレー
８  マスター制御基板
９〜１３  スレーブ制御基板
１４，１９，２３，２８，３１  ＣＰＵ
１４ａ  シャットダウン制御部
１７，１８，２２，２６，２７  ＳＷ
【先行技術文献】
【特許文献】
【００５０】
【特許文献１】特開２００４−２７２７４２号公報
【図１】
2013127704.tif 000003
【図２】
2013127704.tif 000004
【図３】
2013127704.tif 000005
【図４】
2013127704.tif 000006
【図５】
2013127704.tif 000007
【図６】
2013127704.tif 000008