(57)【要約】【課題】平面ベタで形成された画素電極の上に層間絶縁膜介してコモン電極を形成したＩＰＳ方式の液晶表示装置において、フォトリソグラフィ工程数を低減するとともに、コモン電極のスルーホール部分における断切れを防止する。【解決手段】ＴＦＴのソース部Ｓと接続するソース電極１０７の上に、第１の絶縁膜１０８が形成され、前記第１の絶縁膜１０８の上に有機絶縁膜１０９が形成され、前記有機絶縁膜１０９の上に画素電極１１２が形成され、前記画素電極１１２の上に第２の絶縁膜１１１が形成され、前記第２の絶縁膜１１１の上に櫛歯状のコモン電極１１０が形成された液晶表示装置であって、前記コモン電極１１０は、前記有機絶縁膜１０９と前記第１の絶縁膜１０８に形成されたスルーホール１３０を介して前記ソース電極１０７と接続し、前記第１の絶縁膜１０８は上層と下層の２層に分かれていることを特徴とする液晶表示装置。【選択図】図１
2013127562.tif 000002
【特許請求の範囲】
【請求項１】
ＴＦＴのソース部と接続するソース電極の上に、第１の絶縁膜が形成され、前記第１の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第２の絶縁膜が形成され、前記第２の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置であって、
前記コモン電極は、前記有機絶縁膜と前記第１の絶縁膜に形成されたスルーホールを介して前記ソース電極と接続し、
前記第１の絶縁膜は上層と下層の２層に分かれていることを特徴とする液晶表示装置。
【請求項２】
前記第１の絶縁膜の上層の厚さは２０ｎｍ〜４０ｎｍであることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１の絶縁膜の全体の厚さをｄ１とし、上層の厚さをｄ２とした場合、前記ｄ２/ｄ１は７％から１３％であることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第１の絶縁膜の下端におけるテーパ角度は７０度以下であることを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
ＴＦＴのソース部と接続するソース電極の上に、第１の絶縁膜が形成され、前記第１の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第２の絶縁膜が形成され、前記第２の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置の製造方法であって、
前記ソース電極の上に前記第１の絶縁膜を形成し、
前記第１の絶縁膜の上に前記有機絶縁膜を形成し、
前記有機絶縁膜にスルーホールを形成し、
前記有機絶縁膜をレジストとして前記第１の絶縁膜にエッチングによってスルーホールを形成し、
前記スルーホールを覆って前記画素電極を形成することを特徴とする液晶表示装置の製造方法。
【請求項６】
ＴＦＴのソース部と接続するソース電極の上に、第１の絶縁膜が形成され、前記第１の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第２の絶縁膜が形成され、前記第２の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置の製造方法であって、
前記ソース電極の上に前記第１の絶縁膜の下層をＣＶＤによって形成し、前記下層の上に前記第１の絶縁膜の上層を前記下層とは異なる条件のＣＶＤによって形成し、
前記第１の絶縁膜の上層の上に前記有機絶縁膜を形成し、
前記有機絶縁膜にスルーホールを形成し、
前記有機絶縁膜をレジストとして前記第１の絶縁膜にエッチングによってスルーホールを形成し、
前記スルーホールを覆って前記画素電極を形成することを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に視野角特性の優れた、かつ、透過率の大きい横電界方式の液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。
【０００４】
ＩＰＳ方式も種々存在するが、例えば、コモン電極を平面ベタで形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が、比較的、透過率を大きくすることが出来るので、現在主流となっている。このような方式の液晶表示装置を記載した先行技術文献として、トップゲート方式のＴＦＴを用いたものとして「特許文献１」が、ボトムゲート方式のＴＦＴを用いたものとして「特許文献２」が挙げられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−５９３１４号公報
【特許文献２】特開２０１１−１７８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図８は、「特許文献１」に記載されているトップゲートのＴＦＴを用いた場合であって、平面ベタのコモン電極１１０に対して第２層間絶縁膜１１１を介して櫛歯状の画素電極１１２を配置している方式である。以後、この方式を画素電極トップ方式と呼ぶ。ＴＦＴ等の詳細構造については、後で説明する。
【０００７】
図８の構成を実現するためのフォトリソグラフィプロセスは次のとおりである。すなわち、半導体層１０３のパターニング、ゲート電極１０５のパターニング、第１層間絶縁膜１０６のパターニング、ソース電極１０７（およびドレイン電極）のパターニング、有機パッシベーション膜１０９のパターニング、第２層間絶縁膜１１１と無機パッシベーション膜１０８のパターニング、画素電極１１２のパターニングである。絶縁膜のパターニングとは、スルーホールの形成を言う。第２層間絶縁膜１１１と無機パッシベーション膜１０８のパターニングには一括で行うので、フォトリソグラフィ工程は８工程である。
【０００８】
図９は、平面ベタで形成したコモン電極１１０の上に、図示しない第２層間絶縁膜１１１を介して櫛歯状の画素電極１１２を配置した状態を示す平面図である。櫛歯状の画素電極１１２の間にはスリット１１５が形成されており、図８に示すように、このスリット１１５を介して電気力線が画素電極１１２からコモン電極１１０に向かい、液晶分子３０１を制御する。
【０００９】
図８に示す画素電極トップ方式の問題点は、ＴＦＴのソース電極１０７と画素電極１１２を接続するためのスルーホール１３０の径が大きくなることである。すなわち、第２層間絶縁膜１１１にもスルーホール１３０を形成する必要があるからである。また、コモン電極１１０は、スルーホール１３０の径よりも大きくする必要があるので、画素領域における画像形成に使用できる領域に制約が生ずる。したがって、透過率を十分に大きくとることが出来ない。
【００１０】
これに対して、後で詳細に説明する画素電極１１２を平面ベタで形成し、第２層間絶縁膜１１１を介して櫛歯状のコモン電極１１０を形成する方式（以後、この方式をコモン電極トップ方式と呼ぶ）は透過率をより大きくすることが出来る。第１の理由は、ソース電極１０７と画素電極１１２を接続するためのスルーホール１３０は、第２層間絶縁膜１１１には形成する必要が無いので、その分、ソース電極１０７の径を小さくすることが出来ること。第２の理由は、画素電極１１２とコモン電極１１０とで形成される液晶分子３０１を制御する領域は、スルーホール１３０の径の端部まで、あるいは、スルーホール１３０の側壁にまで形成することができるということである。
【００１１】
このようにコモン電極トップは透過率を向上させることが出来る点で有利であるが、従来例においては、フォトリソグラフィプロセスが９工程必要であり、画素電極トップの場合に比べて１工程多いという問題があった。すなわち、画素電極トップの場合には図８に示すように、有機パッシベーション膜１０９にスルーホール１３０を形成した後、第２層間絶縁膜１１１と無機パッシベーション膜１０８をフォトリソグラフィ工程によってエッチングを行ってスルーホール１３０を形成するが、第２層間絶縁膜１１１と無機パッシベーション膜１０８は同じマスクを用いて同時にエッチングすることが出来る。この点、画素電極トップ方式は、従来方式におけるコモン電極トップ方式のフォトリソグラフィ工程の数よりも１工程少なくすることが出来る。
【００１２】
本発明の課題は、コモン電極トップのＩＰＳ方式において、フォトリソグラフィ工程を画素電極トップと同じ８工程に抑えることができる構造およびプロセスを実現することである。
【課題を解決するための手段】
【００１３】
本発明は上記課題を解決するものであり、具体的な手段は次のとおりである。
【００１４】
（１）ＴＦＴのソース部と接続するソース電極の上に、第１の絶縁膜が形成され、前記第１の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第２の絶縁膜が形成され、前記第２の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置であって、前記コモン電極は、前記有機絶縁膜と前記第１の絶縁膜に形成されたスルーホールを介して前記ソース電極と接続し、前記第１の絶縁膜は上層と下層の２層に分かれていることを特徴とする液晶表示装置。
【００１５】
（２）前記第１の絶縁膜の上層の厚さは２０ｎｍ〜４０ｎｍであることを特徴とする（１）に記載の液晶表示装置。
【００１６】
（３）前記第１の絶縁膜の全体の厚さをｄ１とし、上層の厚さをｄ２とした場合、前記ｄ２/ｄ１は７％から１３％であることを特徴とする（２）に記載の液晶表示装置。
【００１７】
（４）前記第１の絶縁膜の下端におけるテーパ角度は７０度以下であることを特徴とする（２）に記載の液晶表示装置。
【００１８】
（５）ＴＦＴのソース部と接続するソース電極の上に、第１の絶縁膜が形成され、前記第１の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第２の絶縁膜が形成され、前記第２の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置の製造方法であって、前記ソース電極の上に前記第１の絶縁膜を形成し、
前記第１の絶縁膜の上に前記有機絶縁膜を形成し、前記有機絶縁膜にスルーホールを形成し、前記有機絶縁膜をレジストとして前記第１の絶縁膜にエッチングによってスルーホールを形成し、前記スルーホールを覆って前記画素電極を形成することを特徴とする液晶表示装置の製造方法。
【００１９】
（６）ＴＦＴのソース部と接続するソース電極の上に、第１の絶縁膜が形成され、前記第１の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第２の絶縁膜が形成され、前記第２の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置の製造方法であって、前記ソース電極の上に前記第１の絶縁膜の下層をＣＶＤによって形成し、前記下層の上に前記第１の絶縁膜の上層を前記下層とは異なる条件のＣＶＤによって形成し、前記第１の絶縁膜の上層の上に前記有機絶縁膜を形成し、前記有機絶縁膜にスルーホールを形成し、
前記有機絶縁膜をレジストとして前記第１の絶縁膜にエッチングによってスルーホールを形成し、前記スルーホールを覆って前記画素電極を形成することを特徴とする液晶表示装置の製造方法。
【発明の効果】
【００２０】
本発明によれば、透過率の高い、コモン電極トップのＩＰＳ方式の液晶表示装置をフォトリソグラフィ工程数の増加を伴うことなく実現することが出来る。また、本発明によれば、スルーホール部における有機パッシベーション膜の庇が発生することを防止し、また、スルーホール部における無機パッシベーション膜の下端部におけるテーパ角を７０度以下に押さえることが出来るので、ＩＴＯで形成されたコモン電極がスルーホールにて断切れを起こすことを防止することが出来る。
【図面の簡単な説明】
【００２１】
【図１】本発明が適用されるコモン電極トップ構造の液晶表示装置の断面図である。
【図２】画素電極とコモン電極の関係を示す平面図である。
【図３】従来例でのコモン電極トップ構造における、スルーホール部の形成工程を示す断面図である。
【図４】本発明でのコモン電極トップ構造における、スルーホール部の形成工程を示す断面図である。
【図５】実施例１における問題点の例を示す断面図である。
【図６】実施例１における他の問題点の例を示す断面図である。
【図７】実施例２におけるスルーホール部の形成工程を示す断面図である。
【図８】画素電極トップ構成のＩＰＳ方式液晶表示装置を示す断面図である。
【図９】図８におけるコモン電極と画素電極の関係を示す平面図である。
【発明を実施するための形態】
【００２２】
以下に実施例を用いて本発明を詳細に説明する。
【実施例１】
【００２３】
図１は本発明が適用されるコモン電極トップ構造の画素領域の断面図である。図１におけるＴＦＴは、いわゆるトップゲートタイプのＴＦＴであり、使用される半導体としては、ＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｉ−Ｓｉ）が使用されている。一方、ａ−Ｓｉ半導体を使用した場合は、いわゆるボトムゲート方式のＴＦＴが多く用いられる。以後の説明では、トップゲート方式のＴＦＴを用いた場合を例にして説明するが、ボトムゲート方式のＴＦＴを用いた場合についても、本発明を適用することが出来る。
【００２４】
図１において、ガラス基板１００の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ２からなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。
【００２５】
第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は第２下地膜１０２に上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。
【００２６】
半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は走査信号線と同層で、同時に形成される。ゲート電極１０５は例えば、ＭｏＷ膜によって形成される。ゲート配線１０５の抵抗を小さくする必要があるときはＡｌ合金が使用される。
【００２７】
ゲート電極１０５はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をｐｏｌｙ−Ｓｉ層にドープしてｐｏｌｙ−Ｓｉ層にソースＳあるいはドレインＤを形成する。また、ゲート電極１０５のパターニングの際のフォトレジストを利用して、ｐｏｌｙ−Ｓｉ層のチャネル層と、ソースＳあるいはドレインＤとの間にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）層を形成する。
【００２８】
その後、ゲート電極１０５あるいはゲート配線を覆って層間絶縁膜１０６をＳｉＯ２によって形成する。第１層間絶縁膜１０６はゲート配線１０５とソース電極１０７を絶縁するためである。第１層間絶縁膜１０６およびゲート絶縁膜１０４には、半導体層１０３のソース部Ｓをソース電極１０７と接続するためのスルーホール１２０が形成される。第１層間絶縁膜１０６とゲート絶縁膜１０４にスルーホール１２０を形成するためのフォトリソグラフィは同時に行われる。
【００２９】
第１層間絶縁膜１０６の上にソース電極１０７が形成される。ソース電極１０７は、スルーホール１２０を介して画素電極１１２と接続する。図１においては、ソース電極１０７は広く形成され、ＴＦＴを覆う形となっている。一方、ＴＦＴのドレインＤは、図示しない部分においてドレイン電極と接続している。
【００３０】
ソース電極１０７、ドレイン電極および映像信号線は、同層で、同時に形成される。ソース電極１０７、ドレイン電極および映像信号線（以後ソース電極１０７で代表させる）は、抵抗を小さくするために、例えば、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、例えば、図示しないＭｏＷによるバリア層、およびキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。
【００３１】
ソース電極１０７を覆って無機パッシベーション膜（絶縁膜）１０８が被覆され、ＴＦＴ全体を保護する。無機パッシベーション膜１０８は第１下地膜１０１と同様にＣＶＤによって形成される。無機パッシベーション膜１０８を覆って有機パッシベーション膜１０９が形成される。有機パッシベーション膜１０９は感光性のアクリル樹脂で形成される。有機パッシベーション膜１０９は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０９は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は１〜４μｍであるが、多くの場合は２μｍ程度である。
【００３２】
画素電極１１０とソース電極１０７との導通を取るために、無機パッシベーション膜１０８および有機パッシベーション膜１０９にスルーホール１３０が形成される。有機パッシベーション膜１０９は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜１０９にスルーホール１３０を形成したあと、２３０℃程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜１０９が完成する。
【００３３】
有機パッシベーション膜１０９をレジストとしてエッチングすることにより無機パッシベーション膜１０８にスルーホールを形成する。こうして、ソース電極１０７と画素電極１１０を導通するためのスルーホール１３０が形成される。パターニングされた有機パッシベーション膜１０９をレジストとして無機パッシベーション膜１０８をエッチングするので、新たなマスクを使用する必要はなく、フォトリソグラフィ工程は１工程で済む。有機パッシベーション膜１０９は厚いので、スルーホール１３０の上側と下側では、孔の大きさが異なる。
【００３４】
このようにして形成された有機パッシベーション膜１０９の上面は平坦となっている。有機パッシベーション膜１０９の上にアモルファスＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）をスパッタリングによって被着し、フォトレジストによって、パターニングした後、蓚酸でエッチングし、画素電極１１２のパターニングを行う。画素電極１１２はスルーホールをも覆って形成される。画素電極１１２は透明電極であるＩＴＯによって形成され、厚さは例えば、５０〜７０μｍである。
【００３５】
その後、画素電極１１２を覆って、第２層間絶縁膜１１１をＣＶＤによって成膜する。このときのＣＶＤの温度条件は、２００℃程度であり、これは低温ＣＶＤと呼ばれる。低温ＣＶＤを用いるのは、すでに形成されている有機パッシベーション膜１０９の変質を防止するためである。
【００３６】
フォトリソグラフィ工程によって、層間絶縁膜１１１のパターニングを行うが、このパターニングは端子部分のパターニングであり、スルーホール領域におけるパターニングは不要である。
【００３７】
第２層間絶縁膜１１１の上にアモルファスＩＴＯをスパッタリングし、フォトリソグラフィ工程によって、櫛歯状のコモン電極１１０を形成する。コモン電極の膜厚は例えば、３０ｎｍ程度である。このように、コモン電極１１０を薄く形成するのは、コモン電極１１０の上に形成される配向膜１１３をラビングする場合に、ラビング影による配向不良を防止するためである。
【００３８】
図２は、櫛歯状のコモン電極１１０と平面ベタで形成された画素電極１１２の関係を示す平面図である。図２において、コモン電極１１０は、図示していない第２層間絶縁膜を挟んで画素電極１１２の上に配置されている。櫛歯状のコモン電極１１０の間のスリット１１５を通して、図１に示すように、コモン電極１１０上面から画素電極１１２に電気力線が伸び、この電気力線によって液晶分子を回転させる。
【００３９】
図１において、画素電極１１２もコモン電極１１０もスルーホール１３０領域に形成される。したがって、液晶分子３０１の配向を適正に行うことが出来れば、スルーホール１３０の上端部、あるいは、スルーホール１３０の内壁にも、光を透過する領域を形成することが出来る。したがって、画素電極トップの場合に比較して、画素領域を画像形成のために、より効率的に使用することが出来る。
【００４０】
図１において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、カラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。
【００４１】
カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜２０３の上には、液晶の初期配向を決めるための配向膜１１３が形成されている。なお、図２はＩＰＳであるから、コモン電極はＴＦＴ基板１００側に形成されており、対向基板２００側には形成されていない。
【００４２】
図１に示すように、ＩＰＳでは、対向基板２００の内側には導電膜が形成されていない。そうすると、対向基板２００の電位が不安定になる。また、外部からの電磁ノイズが液晶層３００に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板２００の外側に外部導電膜２１０が形成される。外部導電膜２１０は、透明導電膜であるＩＴＯをスパッタリングすることによって形成される。
【００４３】
図３は以上で説明したコモン電極トップ構造を形成するための、従来例におけるスルーホール１３０の形成プロセスを示す断面図である。図３Ａにおいて、第１層間絶縁膜１０６の上にソース電極１０７が形成され、その上に無機パッシベーション膜１０８が形成されている。第１層間絶縁膜１０６より下層の構成は省略されている。
【００４４】
図３Ｂは、スルーホール１３０を形成するためにフォトリソグラフィ工程において、レジスト１０を形成した状態を示す断面図である。図３Ｃは、レジスト１０を用いて無機パッシベーション膜１０８をドライエッチングした状態を示す断面図である。ドライエッチングは、６フッ化硫黄（ＳＦ６）と酸素（Ｏ２）の流量比を、例えば、１：１としたものが用いられる。無機パッシベーション膜１０８にスルーホール１３０を形成した後、感光性のアクリル樹脂等を塗布し、焼成、および、パターニングを行って有機パッシベーション膜１０９を形成する。
【００４５】
図３に示すように、従来は、スルーホール１３０を形成するために、２回のフォトリソグラフィ工程を必要としていた。このために、コモン電極トップ方式のＩＰＳは、全体で９回のフォトリソグラフィ工程が必要となっており、この点、画素電極トップのＩＰＳに比べてコスト高となっていた。
【００４６】
図４は、本発明によるスルーホール１３０の形成工程を示す断面図である。図４Ａにおいて、第１層間絶縁膜１０６の上にソース電極１０７が形成され、その上に無機パッシベーション膜１０９が形成されている。第１層間絶縁膜１０６より下層の構成は省略されている。
【００４７】
図４Ｂは無機パッシベーション膜１０８の上に感光性のアクリル樹脂等を塗布し、焼成、および、パターニングを行って有機パッシベーション膜１０９を形成した状態を示す断面図である。従来例と異なるところは、無機パッシベーション膜１０８をパターニングする前に有機パッシベーション膜を塗布し、パターニングすることである。
【００４８】
図４Ｃは、このようにして形成した有機パッシベーション膜１０９をレジストにして無機パッシベーション膜１０８にスルーホール１３０を形成した状態を示す断面図である。図４Ａ〜Ｃに示すように、本発明では、スルーホール１３０を形成するためのフォトリソグラフィ工程は、１工程で済む。したがって、コモン電極トップ方式のＩＰＳを形成するための、フォトリソグラフィ工程は、全体で８工程で済むので、画素電極トップに比較してフォトリソグラフィ工程が増加するという問題を除去することが出来る。
【００４９】
したがって、本発明によれば、製造コストの増加を伴うことなく、画素領域における透過率を向上させることが出来るコモン電極トップ構造のＩＰＳを実現することが出来る。
【実施例２】
【００５０】
実施例１では、パターニングした有機パッシベーション膜１０９をレジストにして無機パッシベーション膜１０８をドライエッチングした。この時、ドライエッチングの条件を正確に制御しないと、図５に示すように無機パッシベーション膜１０８が過剰にエッチングされ、有機パッシベーション膜１０９の庇が形成される場合がある。
【００５１】
図５Ａにおいて、第１層間絶縁膜１０６の上にソース電極１０７が形成され、その上に無機パッシベーション膜１０８が形成されている。図５Ｂは無機パッシベーション膜１０８の上に感光性のアクリル樹脂等を塗布し、焼成、および、パターニングを行って有機パッシベーション膜１０９を形成した状態を示す断面図である。
【００５２】
しかし、その後のドライエッチングの条件によっては、無機パッシベーション膜１０８のサイドエッチングが進行し、図５Ｃに示すような有機パッシベーション膜１０９の庇が形成される場合がある。このような断面構造において、画素電極１１２をスルーホール１３０内に形成すると、画素電極１１２が断線し、画素電極１１２への映像信号の供給が出来なくなる。このような断面形状を防止するには、ドライエッチングの条件を選定し、例えば、６フッ化硫黄（ＳＦ６）と酸素（Ｏ２）の流量比を１：０に近づける等の対策を行うことが出来るが、プロセスの裕度が低下することになる。
【００５３】
また、ドライエッチングの条件を制御して有機パッシベーション膜１０９の庇を無くすことが出来たとしても、図６に示すように、無機パッシベーション膜１０８の下端部のテーパ角度は、９０度近くになる場合があり、画素電極１１２の断切れを生じやすい。したがって、製造歩留まりの低下をきたす。
【００５４】
図７は第２の実施例におけるスルーホール１３０の形成プロセスを示す断面図である。図７Ａにおいて、第１層間絶縁膜１０６の上にソース電極１０７が形成され、その上に無機パッシベーション膜１０８が形成されている。無機パッシベーション膜１０８は上層１０８２と下層１０８１の２層になっている。上層１０８２も下層１０８１もＳｉＮであり、いずれもＣＶＤによって成膜されるが、上層１０８２は、下層１０８１よりもエッチングされやすい膜構造となっている。具体的には、上層１０８２は下層１０８１よりも密度が粗になっている。但し、上層１０８２は下層１０８１に続いてＣＶＤの条件を変えるだけで連続して形成することが出来る。ＣＶＤの条件はＲ/Ｆのパワー、ＣＶＤの材料の流量比、圧力、電極間距離等を制御することによって調整することが出来る。
【００５５】
図７Ｂは、無機パッシベーション膜１０８の上に有機パッシベーション膜１０９を形成し、パターニングを行った状態の断面図である。図７Ｃは、この状態で、有機パッシベーション膜１０９をレジストにして無機パッシベーション膜１０８をドライエッチングした後の状態を示す。本実施例では、無機パッシベーション膜１０８の上層１０８２が下層１０８１よりもエッチングレートが大きくなっているので、無機パッシベーション膜１０８の下端部のテーパ角θを７０度以下というように、画素電極が断切れを生じない程度の角度に調整することが可能である。
【００５６】
ここで、無機パッシベーション膜１０８全体の厚さｄ１を３００ｎｍとした場合、上層１０８２の厚さｄ２は２０〜４０ｎｍ程度である。（上層の厚さｄ２）/（全体の厚さｄ１）は７％〜１３％である。ただし、ｄ２の絶対値は重要であり、無機パッシベーション膜１０８の厚さｄ１が３００ｎｍよりも大きくなった場合でも、小さくなった場合でも、上層１０８２の厚さｄ２は２０〜４０ｎｍを維持することが望ましい。
【００５７】
以上のように、本実施例によれば、スルーホール１３０において、有機パッシベーション膜１０９の庇の発生を防止することができる。また、無機パッシベーション膜１０８の下端部のテーパ角度を７０度以下に制御することが可能になる。したがって、スルーホール１３０における画素電極１１２の断切れを防止することが出来、液晶表示装置の製造裕度を向上させることが出来、コモン電極トップのＩＰＳ方式液晶表示装置の製造歩留まりを向上させることが出来る。
【００５８】
以上の説明は、半導体にＬＴＰＳ等を使用した場合の、トップゲートのＴＦＴを用いたＩＰＳ方式液晶表示装置を例にとって説明したが、半導体にａ−Ｓｉを用いた、ボトムゲートのＴＦＴを用いたＩＰＳ方式液晶表示装置についても適用することが出来る。
【符号の説明】
【００５９】
１０…レジスト、  １００…ＴＦＴ基板、  １０１…第１下地膜、  １０２…第２下地膜、  １０３…半導体層、  １０４…ゲート絶縁膜、  １０５…ゲート電極、  １０６…第１層間絶縁膜、  １０７…ソース電極、  １０８…無機パッシベーション膜、  １０９…有機パッシベーション膜、  １１０…コモン電極、  １１１…第２層間絶縁膜、  １１２…画素電極、  １１３…配向膜、  １３０…スルーホール、  １５０…端子部、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ２１０…外部導電膜、  ３００…液晶層、  ３０１…液晶分子、  Ｓ…ソース部、  Ｄ…ドレイン部。
【図１】
2013127562.tif 000003
【図２】
2013127562.tif 000004
【図３】
2013127562.tif 000005
【図４】
2013127562.tif 000006
【図５】
2013127562.tif 000007
【図６】
2013127562.tif 000008
【図７】
2013127562.tif 000009
【図８】
2013127562.tif 000010
【図９】
2013127562.tif 000011