(57)【要約】【課題】表示装置における端子数を低減する。【解決手段】クロック信号に基づいて出力信号を出力するタイミング信号発生回路を備える構成とし、当該タイミング信号発生回路を駆動させるスタートパルス信号が入力される信号線と、画像信号が入力される信号線とを共通化する。さらに、当該信号線とタイミング信号発生回路との間に、当該タイミング信号発生回路へスタートパルスを出力し、且つ画像信号を出力しない遮断回路を設ける構成とすればよい。【選択図】図１
2013190783.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を備える表示部と、
前記表示部と電気的に接続する走査線駆動回路と、
前記表示部と電気的に接続する信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路のそれぞれにタイミング信号を出力する、タイミング信号発生回路と、
前記タイミング信号発生回路を駆動させるスタートパルス信号を含む画像信号が入力され、前記信号線駆動回路に電気的に接続する、第１の外部入力端子と、
クロック信号が入力され、前記タイミング信号発生回路に電気的に接続する、第２の外部入力端子と、
前記第１の外部入力端子と電気的に接続し、前記第１の外部入力端子に入力される信号から前記スタートパルス信号を抽出し、当該スタートパルス信号を前記タイミング信号発生回路に出力する遮断回路と、を備える、
表示装置。
【請求項２】
複数の画素を備える表示部と、
前記表示部と電気的に接続する走査線駆動回路と、
前記表示部と電気的に接続する信号線駆動回路と、
シリアル信号である第１の画像信号を、パラレル信号である第２の画像信号に変換し、前記信号線駆動回路に前記第２の画像信号を出力するシリアルパラレル変換回路と、
前記走査線駆動回路、前記信号線駆動回路、及び前記シリアルパラレル変換回路のそれぞれに、タイミング信号を出力するタイミング信号発生回路と、
前記タイミング信号発生回路を駆動させるスタートパルス信号を含む第１の画像信号が入力され、前記シリアルパラレル変換回路に電気的に接続する、第１の外部入力端子と、
クロック信号が入力され、前記タイミング信号発生回路に電気的に接続する、第２の外部入力端子と、
前記第１の外部入力端子と電気的に接続し、前記第１の外部入力端子に入力される信号から前記スタートパルス信号を抽出し、当該スタートパルス信号を前記タイミング信号発生回路に出力する遮断回路と、を備える、
表示装置。
【請求項３】
前記遮断回路は、第１のスイッチ及び第２のスイッチを備え、
前記第１のスイッチは、一方の端子が前記第１の外部入力端子と電気的に接続し、他方の端子が前記タイミング信号発生回路に電気的に接続し、
前記第２のスイッチは、一方の端子に接地電位が入力され、他方の端子が前記タイミング信号発生回路に電気的に接続し、
前記スタートパルス信号が入力されたときに、
前記第１のスイッチがオン状態からオフ状態に移行し、
前記第２のスイッチがオフ状態からオン状態に移行する、
請求項１又は請求項２に記載の、表示装置。
【請求項４】
高電源電位が入力される第３の外部入力端子と、
低電源電位が入力される第４の外部入力端子と、
接地電位が入力される第５の外部入力端子と、を備え、
前記画素は、第１の電極と第２の電極の間に発光性の有機化合物を含む層が挟持された発光素子を備え、
前記第１の電極には、前記第１の外部入力端子から入力される信号に応じて、前記高電源電位と前記低電源電位の間の電位が与えられ、
前記第２の電極には、前記高電源電位または前記低電源電位のいずれか一方が与えられる、
請求項１乃至請求項３のいずれか一に記載の、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
表示装置を駆動するためには、大量の画像信号に加えて、電源やクロック信号、及び表示装置内の駆動回路の動作を同期させるための種々の同期信号を必要とする。
【０００３】
例えば、特許文献１には、同期信号であるマスタークロック、水平同期信号、及び垂直同期信号が入力され、これら同期信号に基づいてＬＣＤ駆動回路に信号を供給する、タイミングジェネレータを備える液晶表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１７１４１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、表示装置と、当該表示装置を駆動する信号を供給する装置（例えば電子機器本体）との間には、上述した信号を供給する多数の配線を要する。その結果、当該配線の容積が表示装置の一部を占有し、電子機器本体の形状や、電子機器の内部に設ける表示装置の配置位置や配置方法などにおける、設計の自由度が制限されてしまう場合がある。
【０００６】
したがって、表示装置において、外部から信号が供給される端子数が少ないほど、表示装置と、当該表示装置に信号を供給する装置との間の配線数を低減でき、設計の自由度を高めることができる。
【０００７】
本発明は、このような技術背景のもとでなされたものである。したがって本発明の一態様は、表示装置における端子数を低減することを課題の一とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、タイミングジェネレータ（以降、タイミング信号発生回路と呼ぶ。）に信号を入力する信号線に着眼し、これを他の信号線と共通化することに想到した。
【０００９】
ここで、タイミング信号発生回路は、入力されるクロック信号に基づいて、表示装置が備える駆動回路（例えば、走査線駆動回路、信号線駆動回路等）の動作を同期させるタイミング信号を生成し、出力する機能を有する回路である。タイミング信号発生回路には、クロック信号に加え、当該タイミング信号発生回路の動作の開始を制御するためのスタートパルス信号を入力する必要がある。
【００１０】
本発明の一態様は、クロック信号に基づいてタイミング信号を出力するタイミング信号発生回路を備える構成とし、当該タイミング信号発生回路を駆動させるスタートパルス信号が入力される信号線と、画像信号が入力される信号線とを共通化する。さらに、当該信号線とタイミング信号発生回路との間に、当該タイミング信号発生回路へスタートパルスを出力し、且つ画像信号を出力しない遮断回路を設ける構成とすればよい。
【００１１】
このように、スタートパルス信号が入力される信号線と、画像信号が入力される信号線とを共通化することにより、従来必要であったスタートパルス信号を外部から入力するための外部入力端子を削減でき、端子数が低減された表示装置を実現できる。
【００１２】
すなわち、本発明の一態様の表示装置は、複数の画素を備える表示部と、表示部と電気的に接続する走査線駆動回路と、表示部と電気的に接続する信号線駆動回路と、走査線駆動回路及び信号線駆動回路のそれぞれにタイミング信号を出力するタイミング信号発生回路と、タイミング信号発生回路を駆動させるスタートパルス信号を含む画像信号が入力され、信号線駆動回路に電気的に接続する、第１の外部入力端子と、クロック信号が入力され、タイミング信号発生回路に電気的に接続する、第２の外部入力端子と、第１の外部入力端子と電気的に接続し、第１の外部入力端子に入力される信号からスタートパルス信号を抽出し、当該スタートパルス信号をタイミング信号発生回路に出力する遮断回路と、を備える。
【００１３】
また、本発明の他の一態様の表示装置は、複数の画素を備える表示部と、表示部と電気的に接続する走査線駆動回路と、表示部と電気的に接続する信号線駆動回路と、シリアル信号である第１の画像信号をパラレル信号である第２の画像信号に変換し、信号線駆動回路に第２の画像信号を出力するシリアルパラレル変換回路と、走査線駆動回路、信号線駆動回路、及びシリアルパラレル変換回路のそれぞれにタイミング信号を出力するタイミング信号発生回路と、及びタイミング信号発生回路を駆動させるスタートパルス信号を含む第１の画像信号が入力され、シリアルパラレル変換回路に電気的に接続する、第１の外部入力端子と、クロック信号が入力され、タイミング信号発生回路に電気的に接続する、第２の外部入力端子と、第１の外部入力端子と電気的に接続し、第１の外部入力端子に入力される信号からスタートパルス信号を抽出し、当該スタートパルス信号をタイミング信号発生回路に出力する遮断回路と、を備える。
【００１４】
このように、スタートパルス信号が入力される外部入力端子が削減された表示装置内に、シリアルパラレル変換回路を設け、画像信号としてシリアル信号を用いることにより、当該画像信号が入力される外部入力端子を１つに集約することができる。すなわち、画像信号が入力される当該外部入力端子には、スタートパルス信号及びシリアル信号である画像信号が入力される。このような構成とすることにより、極めて端子数が低減された表示装置を実現できる。
【００１５】
例えば、表示装置を駆動させるための電源電位として、３種類の電源電位（高電源電位、低電源電位、接地電位）を用いる場合では、表示装置に設けられる外部入力端子の数を５つにまで低減することができる。ここで５つの外部入力端子のそれぞれに入力される信号または電源電位は、高電源電位、低電源電位、接地電位、クロック信号、ならびに１つに集約されたスタートパルス信号及び画像信号の５種類である。
【００１６】
また、上記表示装置が備える遮断回路が、第１のスイッチ及び第２のスイッチを備え、第１のスイッチは、一方の端子が第１の外部入力端子と電気的に接続し、他方の端子がタイミング信号発生回路に電気的に接続し、第２のスイッチは、一方の端子に接地電位が入力され、他方の端子がタイミング信号発生回路に電気的に接続し、スタートパルス信号が入力されたときに、第１のスイッチがオン状態からオフ状態に移行し、第２のスイッチがオフ状態からオン状態に移行することが好ましい。
【００１７】
このような遮断回路は、入力されるスタートパルス信号をタイミング信号発生回路に出力可能で、且つ、スタートパルス信号が入力された以降は確実に接地電位をタイミング信号発生回路に常に出力し続けることができる。そのため、遮断回路に入力される画像信号に由来するノイズがタイミング信号発生回路に入力されることが抑制され、当該タイミング信号発生回路が誤動作することなく、確実に動作させることができる。
【００１８】
また、上記表示装置に加え、高電源電位が入力される第３の外部入力端子と、低電源電位が入力される第４の外部入力端子と、接地電位が入力される第５の外部入力端子と、を備え、画素は、第１の電極と第２の電極の間に発光性の有機化合物を含む層が挟持された発光素子を備え、第１の電極には、第１の外部入力端子から入力される信号に応じて、高電源電位と低電源電位の間の電位が与えられ、第２の電極には、高電源電位または低電源電位のいずれか一方が与えられることが好ましい。
【００１９】
このように、上述した端子数が低減された表示装置に、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を適用することにより、端子数が低減された自発光型の表示装置を実現できる。
【００２０】
特に自発光性の有機ＥＬ素子と組み合わせることにより、例えば液晶表示装置で必要であったバックライトを設ける必要がないため、当該バックライトを駆動させるための配線を別途設ける必要がない。このように自発光性の有機ＥＬ素子を適用することで、表示装置に接続される配線数を最低限に抑えられるため好ましい。
【００２１】
例えばこのような表示装置はその端子数が低減されているため、当該表示装置に接続するための配線の数を低減でき、携帯電話やタブレット端末などの携帯型電子機器の表示部に適用する際に設計の自由度を高めることができる。また、ヘッドマウントディスプレイのように、内部に配線が設けられる筐体（フレームなど）を細く軽くすることが望まれる電子機器に好適に適用することができる。
【００２２】
なお、本明細書中において、表示装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または画素が形成された基板にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【００２３】
また、本明細書中において半導体特性を利用することで機能しうる装置全般を半導体装置ともよぶ。したがって、半導体特性を利用した表示装置も、半導体装置の一態様である。そのほか、電気光学装置、半導体回路、及び電子機器も半導体装置の一態様である。
【発明の効果】
【００２４】
本発明によれば、端子数が低減された表示装置を提供できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様の表示装置の構成例及び動作に係るタイミングチャート。
【図２】本発明の一態様の表示装置における遮断回路の構成例。
【図３】本発明の一態様の表示装置におけるＰＯＲ回路の構成例。
【図４】本発明の一態様の表示装置における遮断回路の動作に係るタイミングチャート。
【図５】本発明の一態様の表示装置の構成例。
【図６】本発明の一態様の表示装置の構成例。
【図７】本発明の一態様の表示装置に係る信号の遅延を説明する図。
【図８】本発明の一態様の電子機器の構成例。
【発明を実施するための形態】
【００２６】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２７】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２８】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を含む。
【００２９】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００３０】
また、本明細書等において、トランジスタのソース、又はドレインのどちらか一方のことを「第１電極」と呼び、ソース、又はドレインの他方を「第２電極」とも呼ぶことがある。なお、ゲートについては「ゲート」又は「ゲート電極」とも呼ぶ。
【００３１】
なお、本明細書等において、ダイオードの２つの電極をそれぞれ「第１の電極」、「第２の電極」や、「第１電極」、「第２電極」、または「第１端子」、「第２端子」などと呼ぶことがある。ここで、第１電極から第２電極に向かって電流が流れる向きをダイオードの順方向、その逆を逆方向とする。また、これらの電極の一つを単純に「端子」や「一端」、「一方」などと呼ぶこともある。
【００３２】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
【００３３】
なお、本明細書等においてノードとは、回路を構成する素子の電気的な接続を可能とする素子（例えば、配線など）のことをいう。したがって、”Ａが接続されたノード”とは、Ａと電気的に接続され、且つＡと同電位と見なせる配線のことをいう。なお、配線の途中に電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が１個以上配置されていても、Ａと同電位と見なせれば同じノードであるとする。
【００３４】
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置の構成例について、図面を参照して説明する。
【００３５】
［表示装置の構成例］
図１（Ａ）に、本実施の形態で例示する表示装置の概略図を示す。
【００３６】
図１に示す表示装置は、表示部１１１、信号線駆動回路１１２、走査線駆動回路１１３、タイミング信号発生回路１０１、及び遮断回路１０３を備える。
【００３７】
また表示装置にはクロック信号ＣＬＫ、高電源電位ＶＤＤ、低電源電位ＶＳＳ、及び接地電位ＧＮＤが入力される。さらに表示装置には、複数の画像信号（ＤＡＴＡ［１］〜ＤＡＴＡ［ｎ］）が入力される。複数の画像信号のうちの少なくとも一つ（ここではＤＡＴＡ［１］とする）は、スタートパルス信号ＳＰと集約され、信号ＳＰ／ＤＡＴＡ［１］として表示装置に入力され、残りの画像信号（ＤＡＴＡ［２］〜ＤＡＴＡ［ｎ］（以下ではこれらを集約してＤＡＴＡ［２：ｎ］と表記する。））は、異なる複数の外部入力端子から入力される。
【００３８】
このように、複数の外部入力端子を介して複数の画像信号が入力される場合では、そのうちのいずれか１つの画像信号がスタートパルス信号を含む信号であればよい。
【００３９】
なお、後の実施の形態で例示するように、画像信号としてシリアル信号を用いる場合には、表示装置に入力される画像信号を１つに集約することができるため、スタートパルスＳＰと画像信号ＤＡＴＡが集約された１つの信号ＳＰ／ＤＡＴＡのみが表示装置に入力される。
【００４０】
複数の画像信号ＤＡＴＡ［２：ｎ］は、それぞれ信号線駆動回路１１２に入力される。また信号ＳＰ／ＤＡＴＡ［１］は２つに分岐され、遮断回路１０３及び信号線駆動回路１１２に入力される。クロック信号ＣＬＫは、タイミング信号発生回路１０１に入力される。また高電源電位ＶＤＤ、低電源電位ＶＳＳ、及び接地電位ＧＮＤは必要に応じて、各回路に供給される。
【００４１】
表示部１１１は、信号線駆動回路１１２から画像信号が入力される複数の信号線と、走査線駆動回路１１３から選択信号が入力される複数の走査線と、信号線のいずれか１つ及び走査線のいずれか１つと電気的に接続され、表示素子を有する画素を複数備える。
【００４２】
各々の画素が有する表示素子としては、例えば有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）素子などの発光素子や、液晶素子、電気泳動素子などを用いることができる。また、表示部１１１としては、パッシブマトリクス型の表示部としてもよいし、画素に少なくとも一つの選択トランジスタを備えるアクティブマトリクス型の表示部としてもよい。
【００４３】
信号線駆動回路１１２は、後に説明するタイミング信号発生回路１０１から入力されるタイミング信号に応じて、表示部１１１内の信号線に順次画像信号を出力する。また走査線駆動回路１１３は、タイミング信号に応じて表示部１１１内の走査線に順次選択信号を出力する。
【００４４】
タイミング信号発生回路１０１は、クロック信号ＣＬＫに基づいて、信号線駆動回路１１２及び走査線駆動回路１１３の駆動を同期させるタイミング信号を生成し、信号線駆動回路１１２及び走査線駆動回路１１３に当該タイミング信号を送信する。
【００４５】
タイミング信号発生回路１０１が生成するタイミング信号としては、信号線駆動回路１１２に出力するスタートパルス信号Ｓ＿ＳＰ及びクロック信号Ｓ＿ＣＬＫ、走査線駆動回路１１３に出力するスタートパルス信号Ｇ＿ＳＰ及びクロック信号Ｇ＿ＣＬＫなどがある。以降では、このようなタイミング信号発生回路１０１が出力する信号をまとめてタイミング信号と呼ぶこともある。
【００４６】
またタイミング信号発生回路１０１は、遮断回路１０３から入力されるスタートパルス信号ＳＰによって、その動作が開始される。
【００４７】
遮断回路１０３は、信号ＳＰ／ＤＡＴＡからスタートパルス信号ＳＰのみを抽出し、タイミング信号発生回路１０１に送信する。また信号ＳＰ／ＤＡＴＡに含まれる画像信号ＤＡＴＡがタイミング信号発生回路１０１に入力されないよう遮断する機能を有する。
【００４８】
ここで、図１（Ｂ）に、表示装置の各信号におけるタイミングチャートの一例を示す。
【００４９】
図１（Ｂ）において、時刻Ｔ１１はクロック信号ＣＬＫの発振が開始する時刻であり、時刻Ｔ１２は、画像信号ＤＡＴＡ［１：ｎ］の入力が開始される時刻である。
【００５０】
信号ＳＰ／ＤＡＴＡ［１］は、時刻Ｔ１１より前に立ち上がるパルス信号であるスタートパルス信号ＳＰと、時刻Ｔ１２で入力が開始される画像信号ＤＡＴＡ［１］と、を含む。
【００５１】
遮断回路１０３は、入力される信号ＳＰ／ＤＡＴＡ［１］から、スタートパルス信号ＳＰのみを抽出し、タイミング信号発生回路１０１に出力する。また、遮断回路１０３は、時刻Ｔ１２以降で入力される画像信号ＤＡＴＡ［１］がタイミング信号発生回路１０１に出力されないように遮断する。
【００５２】
タイミング信号発生回路１０１は、入力されたスタートパルス信号ＳＰにより駆動が開始され、スタンバイ状態に移行する。その後、時刻Ｔ１１でクロック信号ＣＬＫが入力されると、当該クロック信号ＣＬＫに基づいてタイミング信号を生成し、信号線駆動回路１１２及び走査線駆動回路１１３に出力する。
【００５３】
図１（Ｂ）には、タイミング信号発生回路１０１が出力するタイミング信号の一例として、信号線駆動回路１１２に出力するスタートパルス信号Ｓ＿ＳＰ及びクロック信号Ｓ＿ＣＬＫ、走査線駆動回路１１３に出力するスタートパルス信号Ｇ＿ＳＰ及びクロック信号Ｇ＿ＣＬＫを、模式的に示している。なお、図１（Ｂ）には明瞭化のため、クロック信号などの周期を実際よりも長く明示している。
【００５４】
このような構成とすることにより、タイミング信号発生回路１０１の駆動を開始させるスタートパルス信号ＳＰを入力する端子を、画像信号ＤＡＴＡを入力する端子と共通化することにより削減することができる。したがって端子数が低減された表示装置を実現できる。
【００５５】
［遮断回路の構成例］
以下では、遮断回路１０３の構成例について説明する。
【００５６】
図２（Ａ）に、本構成例で例示する遮断回路１０３の概略図を示す。
【００５７】
遮断回路１０３は、２つのスイッチ（スイッチ１２５及びスイッチ１２７）と、当該２つのスイッチのＯＮ／ＯＦＦ動作を制御するスイッチ制御回路１２１を備える。
【００５８】
スイッチ１２５は、一方の端子に信号ＳＰ／ＤＡＴＡ［１］が入力され、他方の端子がスイッチ制御回路１２１の入力部、及び遮断回路１０３の出力部に電気的に接続される。スイッチ１２７は、一方の端子に接地電位ＧＮＤが入力され、他方の端子が遮断回路１０３の出力部に電気的に接続される。スイッチ制御回路１２１は、制御信号φをスイッチ１２５に出力し、制御信号φと位相が反転した反転制御信号φＢをスイッチ１２７に出力する。
【００５９】
続いて、遮断回路１０３の動作について説明する。スタートパルス信号ＳＰが入力されるより前の時点では、スイッチ１２５がＯＮ状態に保持され、またスイッチ１２７がＯＦＦ状態に保持される。
【００６０】
スタートパルス信号ＳＰが遮断回路１０３に入力されると、当該スタートパルス信号ＳＰがスイッチ１２５を介して遮断回路１０３の出力部から出力される。
【００６１】
さらに、スイッチ制御回路１２１は、スイッチ１２５を介して入力されるスタートパルス信号ＳＰに応じて、出力する２つの制御信号の位相を反転する。したがって、スイッチ１２５はＯＮ状態からＯＦＦ状態に移行し、スイッチ１２７はＯＦＦ状態からＯＮ状態に移行する。そのためそれ以降では、遮断回路１０３の出力部には、スイッチ１２７を介して接地電位が常に出力される状態となる。
【００６２】
このような構成とすることにより、遮断回路１０３は、入力される信号ＳＰ／ＤＡＴＡ［１］からスタートパルス信号ＳＰのみを抽出して出力し、画像信号ＤＡＴＡ［１］を遮断することができる。
【００６３】
ここで、遮断回路１０３のより具体的な構成例について説明する。
【００６４】
図２（Ｂ）に示す遮断回路１０３は、図２（Ａ）に示した構成のうち、スイッチ１２５としてアナログスイッチ１３５を適用し、スイッチ１２７としてトランジスタ１３７を適用し、スイッチ制御回路１２１としてフリップフロップ回路１３３とＰＯＲ（Ｐｏｗｏｒ  Ｏｎ  Ｒｅｓｅｔ）回路１３１を適用した構成である。
【００６５】
本構成例では、フリップフロップ回路１３３として、ネガティブエッジトリガー型のＤ−ＦＦ（Ｄｅｌａｙ  Ｆｌｉｐ−Ｆｌｏｐ）を用いる。フリップフロップ回路１３３は、入力端子Ｄ、クロック入力端子ＣＬＫ、クリア入力端子ＣＬＲＢ、出力端子Ｑ、反転出力端子ＱＢを有する。
【００６６】
フリップフロップ回路１３３は、クリア入力端子ＣＬＲＢにハイレベル電位が入力されると動作する（アクティブ状態）。一方、ローレベル電位が入力されると出力がクリアされ（非アクティブ状態）、入力端子Ｄ及びクロック入力端子ＣＬＫに入力される信号に関わらず出力端子Ｑにローレベル電位が出力される。
【００６７】
ＰＯＲ回路１３１は、電源が投入されるとリセット信号を出力する回路である。
【００６８】
ＰＯＲ回路１３１は公知のＰＯＲ回路を用いればよい。例えばＲＣ回路を応用して図３に示すような簡単な構成を用いることができる。
【００６９】
図３に示すＰＯＲ回路１３１は、抵抗１４１と、容量１４２と、２つのインバータが直列に接続されたバッファ１４３を備える。抵抗１４１は、一方の端子に高電源電位ＶＤＤが入力され、他方の端子が容量１４２の一方の電極、及びバッファ１４３の入力部に電気的に接続される。容量１４２の他方の電極は、接地電位が入力される。バッファ１４３の出力部がＰＯＲ回路１３１の出力端子ＯＵＴに相当する。
【００７０】
以上がＰＯＲ回路１３１の構成例についての説明である。
【００７１】
図２（Ｂ）に示すアナログスイッチ１３５は、入力端子に信号ＳＰ／ＤＡＴＡ［１］が入力され、出力端子がトランジスタ１３７の第１電極、フリップフロップ回路１３３のクロック入力端子、及び遮断回路１０３の出力部に電気的に接続される。トランジスタ１３７の第２電極には、接地電位ＧＮＤが入力される。ＰＯＲ回路１３１は、入力端子に高電源電位ＶＤＤが入力され、出力端子がフリップフロップ回路１３３のクリア入力端子ＣＬＲＢと電気的に接続される。フリップフロップ回路１３３は、入力端子Ｄに高電源電位ＶＤＤが入力され、出力端子Ｑがアナログスイッチ１３５のＰＭＯＳ側のゲート、及びトランジスタ１３７のゲートに電気的に接続され、反転出力端子ＱＢがアナログスイッチ１３５のＮＭＯＳ側のゲートに電気的に接続される。
【００７２】
ここで、図２（Ｂ）、図３、及び図４を用いて、図２（Ｂ）に示す遮断回路１０３の動作について説明する。以下では、ＰＯＲ回路１３１として、図３に示す構成を適用した場合について説明する。
【００７３】
図４に、図２（Ｂ）に示した遮断回路１０３の動作にかかるタイミングチャートの一例を示す。図４には、高電源電位ＶＤＤ、図３に示したＰＯＲ回路１３１内のバッファ１４３の入力部に接続されるｎｏｄｅ（Ａ）、フリップフロップ回路１３３のクリア入力端子ＣＬＲＢ、信号ＳＰ／ＤＡＴＡ［１］、及び遮断回路１０３から出力されるスタートパルス信号ＳＰについて、それぞれの電位の時間推移を模式的に示している。
【００７４】
まず、電源が投入される時刻Ｔ２１より前には、全ての端子に接地電位が与えられているとする。したがって、フリップフロップ回路１３３のクリア入力端子ＣＬＲＢにも接地電位が入力されているため、フリップフロップ回路１３３は非アクティブ状態となっている。
【００７５】
時刻Ｔ２１で電源が投入されると、高電源電位ＶＤＤの電位は接地電位から上昇する。また、ｎｏｄｅ（Ａ）の電位は、ＰＯＲ回路１３１のＲＣ成分に起因する遅延を受けて高電源電位ＶＤＤの電位よりも緩やかに上昇し始める。
【００７６】
時刻Ｔ２１から時刻Ｔ２２の期間では、フリップフロップ回路１３３のクリア入力端子ＣＬＲＢにはローレベル電位が入力されているため、フリップフロップ回路１３３の出力端子Ｑからはローレベル電位が、反転出力端子ＱＢからはハイレベル電位が出力された状態となる。
【００７７】
時刻Ｔ２２において、ｎｏｄｅ（Ａ）の電位がバッファ１４３内の入力部側のインバータのしきい値電位よりも高くなると、ＰＯＲ回路１３１の出力電位が接地電位から高電源電位ＶＤＤに推移し、ハイレベル電位がフリップフロップ回路１３３のクリア入力端子ＣＬＲＢに入力される。したがって、フリップフロップ回路１３３は非アクティブ状態からアクティブ状態に推移する。
【００７８】
時刻Ｔ２２からスタートパルス信号ＳＰが入力される時刻Ｔ２３の間の期間において、フリップフロップ回路１３３の入力端子Ｄには高電源電位ＶＤＤが入力されているが、クロック入力端子ＣＬＫにはローレベル電位が入力されているため、フリップフロップ回路１３３からの出力は変化せず、出力端子Ｑからはローレベル電位が、反転出力端子ＱＢからはハイレベル電位が出力される。したがって、アナログスイッチ１３５はＯＮ状態となり、トランジスタ１３７はＯＦＦ状態となる。
【００７９】
続いて、時刻Ｔ２３で信号ＳＰ／ＤＡＴＡ［１］からスタートパルス信号が入力されると、アナログスイッチ１３５を介して遮断回路１０３からスタートパルス信号ＳＰが出力される。
【００８０】
その後、時刻Ｔ２４でフリップフロップ回路１３３のクロック入力端子ＣＬＫに入力される信号ＳＰ／ＤＡＴＡ［１］のスタートパルス信号がハイレベル電位からローレベル電位に推移すると、フリップフロップ回路１３３の出力が変化し、出力端子Ｑからはハイレベル電位が、反転出力端子ＱＢからはローレベル電位が出力される。したがって、アナログスイッチ１３５はＯＦＦ状態に推移し、トランジスタ１３７はＯＮ状態に推移する。
【００８１】
したがって、時刻Ｔ２４以降では、遮断回路１０３に入力される信号ＳＰ／ＤＡＴＡ［１］の電位によらず、当該遮断回路１０３からはローレベル電位が出力される。例えば時刻Ｔ２５以降に示すように画像信号が入力されたとしても、遮断回路１０３からの出力電位はローレベル電位に保持される。
【００８２】
このような構成の遮断回路は、信号ＳＰ／ＤＡＴＡからスタートパルス信号ＳＰのみを抽出し、タイミング信号発生回路１０１に送信し、且つ、信号ＳＰ／ＤＡＴＡに含まれる画像信号ＤＡＴＡがタイミング信号発生回路１０１に入力されないよう遮断することができる。
【００８３】
なお、遮断回路の構成はこれに限られず、少なくとも上記機能を実現できればよく、様々な構成をとることができる。
【００８４】
以上が遮断回路についての説明である。
【００８５】
このような構成の遮断回路を備えた表示装置とすることにより、タイミング信号発生回路１０１の駆動を開始させるスタートパルス信号ＳＰを入力する端子を、画像信号ＤＡＴＡを入力する端子と共通化することにより削減することができる。したがって端子数が低減された表示装置を実現できる。
【００８６】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【００８７】
（実施の形態２）
本実施の形態では、画像信号としてシリアル信号を用いることにより、さらに端子数が低減された表示装置の例について、図面を参照して説明する。なお、以下では、上記実施の形態と重複する部分については、説明を省略するか簡略化して説明する。
【００８８】
［表示装置の構成例］
図５（Ａ）は、本実施の形態で例示する表示装置の構成例の概略図である。
【００８９】
図５（Ａ）に示す表示装置は、上記実施の形態で例示した図１に示す表示装置に対して、複数の画像信号ＤＡＴＡ［２：ｎ］を入力する端子を設けていない点、及びシリアルパラレル変換回路１５１を有する点で相違している。
【００９０】
シリアルパラレル変換回路１５１は、入力されるシリアル信号である画像信号ＤＡＴＡを、パラレル信号である複数の画像信号ＤＡＴＡ［１：ｎ］に変換し、信号線駆動回路１１２に出力する。また、シリアルパラレル変換回路１５１は、タイミング信号発生回路１０１から入力されるスタートパルス信号Ｃ＿ＳＰ及びクロック信号Ｃ＿ＳＬＫに基づいて動作する。したがって、シリアルパラレル変換回路１５１は信号線駆動回路１１２や走査線駆動回路１１３と同期した駆動を行うことができる。
【００９１】
このように、シリアルパラレル変換回路１５１を備える表示装置とすることにより、画像信号を入力するための外部入力端子を１つに集約することができる。さらに、タイミング信号発生回路１０１に入力されるスタートパルス信号ＳＰと、シリアル信号である画像信号ＤＡＴＡを、１つの信号ＳＰ／ＤＡＴＡに集約することにより、さらに外部入力端子を削減することができる。
【００９２】
例えば、表示装置内の駆動に要する電源電位として、高電源電位ＶＤＤ、低電源電位ＶＳＳ、及び接地電位ＧＮＤの３つとした場合には、表示装置に設けられる外部入力端子の数を５つにまで低減することができる。このとき、表示装置に設けられる外部入力端子としては、クロック信号ＣＬＫ、信号ＳＰ／ＤＡＴＡ、高電源電位ＶＤＤ、低電源電位ＶＳＳ、及び接地電位ＧＮＤがそれぞれ入力される５つの外部入力端子となる。
【００９３】
図５（Ａ）では、シリアルパラレル変換回路１５１に入力されるクロック信号Ｃ＿ＣＬＫを、タイミング信号発生回路１０１で生成する構成としたが、シリアルパラレル変換回路１５１の駆動に用いるクロック信号を、タイミング信号発生回路１０１に用いるクロック信号と共通化してもよい。
【００９４】
図５（Ｂ）に示す構成では、クロック信号ＣＬＫが２つに分岐され、タイミング信号発生回路１０１及びシリアルパラレル変換回路１５１の両方に入力されている。このような構成とすることにより、タイミング信号発生回路１０１によって生成する信号の種類を削減でき、当該タイミング信号発生回路１０１の回路構成を簡略化できるため好ましい。
【００９５】
このように、表示装置に入力される画像信号としてシリアル信号を用い、且つ、タイミング信号発生回路に入力されるスタートパルス信号を、当該画像信号と共通化することにより、端子数が極めて低減された表示装置とすることができる。
【００９６】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【００９７】
（実施の形態３）
本実施の形態では、端子数が低減された表示装置の構成例について、図面を参照して説明する。ここでは、画素に発光素子を備える表示装置について説明する。なお以下では、上記実施の形態と重複する部分については、説明を省略するか簡略化して説明する。
【００９８】
図６（Ａ）に、本実施の形態で例示する表示装置２００の上面概略図を示す。また、図６（Ｂ）には、図６（Ａ）中の切断線Ａ−Ｂ−Ｃ、及び切断線Ｄ−Ｅ−Ｆで切断した際の断面概略図を示す。
【００９９】
表示装置２００は、マトリクス状に複数の画素が設けられた表示部１１１と、表示部１１１と電気的に接続された信号線駆動回路１１２、及び走査線駆動回路１１３と、信号線駆動回路１１２にパラレル信号を供給するシリアルパラレル変換回路１５１と、少なくとも信号線駆動回路１１２及び走査線駆動回路１１３にタイミング信号を供給するタイミング信号発生回路１０１と、タイミング信号発生回路１０１にスタートパルス信号を供給する遮断回路１０３とを備える。またシリアルパラレル変換回路１５１及び遮断回路１０３に、スタートパルス信号とシリアル信号である画像信号を含む信号を供給する第１の外部入力端子２０３ａと、少なくともタイミング信号発生回路１０１にクロック信号を供給する第２の外部入力端子２０３ｂと、表示装置２００に高電源電位ＶＤＤを供給する第３の外部入力端子２０３ｃと、表示装置２００に接地電位ＧＮＤを供給する第４の外部入力端子２０３ｄと、表示装置２００に低電源電位ＶＳＳを供給する第５の外部入力端子２０３ｅと、を有する。
【０１００】
ここで、第１の外部入力端子２０３ａ、第２の外部入力端子２０３ｂ、第３の外部入力端子２０３ｃ、第４の外部入力端子２０３ｄ、第５の外部入力端子２０３ｅを、まとめて外部入力端子群２０３と呼ぶこととする。外部入力端子群２０３は外部接続線３０９と電気的に接続されている。
【０１０１】
また、シリアルパラレル変換回路１５１は、表示部１１１が形成された第１の基板２０１に形成された結晶性シリコン膜を備えるトランジスタを含む。さらに、第１の外部入力端子２０３ａとシリアルパラレル変換回路１５１の間のＲＣ負荷をＲＣとしたとき、ＲＣが数式（１）を満たす。
【０１０２】
【数１】
2013190783.tif 000003
【０１０３】
ただし、数式（１）中、Ｈは走査線１行に含まれる副画素数（水平画素数ともいう）、Ｖは走査線の行数（垂直画素数ともいう）、ｆｐｓはフレームレート、ｍは階調数をそれぞれ示す。
【０１０４】
なお、説明の便宜のために、図６（Ａ）は、図６（Ｂ）に記載された構成の一部を省略した図となっている。具体的には、カラーフィルタ３３４が形成された第２の基板３０４と、シール材３０５が省略されている。
【０１０５】
図６（Ｂ）に表示装置２００の断面概略図を示す。表示部１１１には、一の画素の断面が記されている。一の画素はトランジスタ３１１、トランジスタ３１２及び発光素子３１８を備える。発光素子３１８は第１の電極３１３と、第２の電極３１７と、これらの間に発光性の有機化合物を含む層３１６と、を含む。
【０１０６】
第１の電極３１３又は第２の電極３１７のいずれか一方は、発光性の有機化合物を含む層３１６が発光する光を透過する。本実施の形態で例示する発光素子３１８は、第２の電極３１７が透光性を有し、第２の電極３１７側から光が取り出される。
【０１０７】
第１の電極３１３は、その端部が隔壁３１４で覆われ、トランジスタ３１２のソース電極又はドレイン電極の一方と電気的に接続されている。第２の電極３１７は表示部１１１の外側にまで延在し、共通接続部２０５ａ及び共通接続部２０５ｂを介して、共通配線と電気的に接続されている。なお、共通配線は第５の外部入力端子２０３ｅと電気的に接続されている。
【０１０８】
信号線駆動回路１１２はトランジスタ３２３とトランジスタ３２４を含む。
【０１０９】
表示部１１１の画素、信号線駆動回路１１２または走査線駆動回路１１３に含まれるトランジスタは、シリアルパラレル変換回路１５１、タイミング信号発生回路１０１、及び遮断回路１０３に含まれるトランジスタと同一の工程で一体形成できる。これにより、工程数が削減され、高画質な表示装置２００の作製が容易になる。
【０１１０】
また、表示部１１１の画素に含まれるトランジスタは、シリアルパラレル変換回路１５１、タイミング信号発生回路１０１、及び遮断回路１０３に含まれるトランジスタと異なる工程で形成しても良い。例えば、表示部１１１の画素に含まれるトランジスタを、アモルファス半導体膜を備えるトランジスタ、多結晶半導体膜を備えるトランジスタ、または酸化物半導体膜を備えるトランジスタとすることができる。
【０１１１】
アモルファス半導体としては、代表的には水素化アモルファスシリコンがあげられる。また、多結晶半導体としては、代表的にはポリシリコン（多結晶シリコン）があげられる。ポリシリコンには、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
【０１１２】
また、酸化物半導体を用いてもよく、酸化物半導体としては、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉを含ませてもよい。
【０１１３】
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成は問わない。
【０１１４】
酸化物半導体膜をチャネル形成領域に備えるトランジスタはオフ電流を極めて少なくできるため、当該トランジスタを用いて記憶素子を構成できる。具体的には、表示部１１１の各画素に、酸化物半導体膜を備えるトランジスタを選択トランジスタに用い、そのソース電極またはドレイン電極を、表示素子を駆動する駆動トランジスタのゲート電極に接続する構成を設ける。各画素の選択トランジスタのオフ電流は極めて少ないため、入力された画像信号が駆動トランジスタのゲート電極の電位として記憶される。これにより、表示部１１１はメモリ機能を備えることができる。その結果、例えば表示部１１１は１フレーム分の表示情報を保持することができる。
【０１１５】
表示装置２００は第２の基板３０４とシール材３０５を有する。表示部１１１に設けられた発光素子３１８は、第１の基板２０１と第２の基板３０４と表示部１１１を囲むシール材３０５とで囲まれた空間３０７に封止されている。
【０１１６】
本実施の形態で例示する第２の基板３０４には、カラーフィルタ３３４が、表示部１１１の画素に重なるように設けられている。画素に白色を呈する光を発する発光素子３１８を設け、赤色表示用画素に赤色を呈する光を透過するカラーフィルタを、緑色表示用画素に緑色を呈する光を透過するカラーフィルタを、青色表示用画素に青色の光を透過するカラーフィルタをそれぞれ設けて、フルカラー表示が可能な表示装置を提供できる。
【０１１７】
以下に、表示装置２００を構成する個々の要素について説明する。なお、本実施の形態で例示する表示装置２００はアクティブマトリクス型の表示装置であるが、これに限られず、パッシブマトリクス型の表示装置にも適用できる。
【０１１８】
＜表示部＞
表示部１１１は複数の副画素を備える複数の画素が設けられている。また表示部１１１はＨ個の副画素が設けられた走査線をＶ行備える。ここで、それぞれの画素には図示されていない３つの副画素（具体的には、赤色表示用画素Ｒ、緑色表示用画素Ｇ、青色表示用画素Ｂ）が設けられている。なお、上記に加えて白色表示用画素Ｗや、黄色表示用画素Ｙを設け、４つまたは５つの副画素が設けられた構成としてもよい。
【０１１９】
副画素は走査線と信号線とが交差する部分に設けられ、走査線から入力される選択信号と信号線から入力される画像信号に応じて動作する。なお、本実施の形態で例示する副画素は、それぞれｍ階調の表示をする。
【０１２０】
また、表示装置２００は、表示部１１１に画像をフレームレートｆｐｓで表示する。
【０１２１】
＜シリアルパラレル変換回路＞
表示装置２００は、移動度の高い結晶性シリコン膜をチャネル形成領域に備え、高速に動作するトランジスタを含むシリアルパラレル変換回路１５１を備える。これにより、高い周波数で入力されるシリアル信号であっても、パラレル信号に変換できる。その結果、端子数が削減され、且つ高画質な表示装置２００を実現できる。
【０１２２】
また、第１の基板２０１に形成された結晶性シリコン膜をチャネル形成領域に備えるトランジスタを用いる。これにより、ボンディングのための空間及び配線が不要になり、配線をさらに短縮できる。
【０１２３】
第１の基板２０１に形成された結晶性シリコン膜に換えて、様々な単結晶半導体を用いることができる。トランジスタのチャネル形成領域に単結晶半導体を用いると、シリアルパラレル変換回路１５１の動作を高速にできる。
【０１２４】
単結晶半導体としては、代表的には、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板、化合物半導体基板（ＳｉＣ基板、サファイア基板、ＧａＮ基板等）などの半導体基板を用いることができる。好適には、絶縁表面上に単結晶半導体層が設けられたＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いることができる。
【０１２５】
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体層を形成する方法等を用いることができる。
【０１２６】
本実施の形態では、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成する。次いで、単結晶半導体基板の一つの面上、または第１の基板２０１上のどちらか一方に絶縁層を形成する。次いで、脆弱化層が形成された単結晶半導体基板と第１の基板２０１を、絶縁層を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせて、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より半導体層として単結晶半導体層を第１の基板２０１上に形成する。なお、第１の基板２０１としては、ガラス基板を用いることができる。
【０１２７】
また、単結晶半導体基板に絶縁分離領域を形成し、絶縁分離された半導体領域を用いてシリアルパラレル変換回路に含まれるトランジスタを形成してもよい。
【０１２８】
また、シリアルパラレル変換回路１５１に含まれるトランジスタと同一の工程で、表示部１１１、信号線駆動回路１１２、走査線駆動回路１１３、タイミング信号発生回路１０１、及び遮断回路１０３に含まれるトランジスタを一体形成できる。これにより、工程数が削減され、高画質な表示装置２００の作製が容易となる。
【０１２９】
また、チャネル形成領域に単結晶半導体を備えるトランジスタは、発光素子３１８と共に、表示部１１１の画素に用いる構成に好適である。なぜなら、結晶粒界における結合の欠陥に起因する、トランジスタのしきい値電圧等の電気的特性のばらつきを軽減できるからである。これにより、表示装置２００は、各画素にしきい値電圧補償用の回路を配置しなくても正常に発光素子３１８を動作させることができる。したがって、一画素における回路要素を削減することが可能となるため、レイアウトの自由度が向上する。よって、発光装置の高精細化を図ることができる。例えば、マトリクス状に配置された複数の画素を一インチあたり３５０以上含む（水平解像度が３５０ｐｐｉ（ｐｉｘｅｌｓ  ｐｅｒ  ｉｎｃｈ）以上である）構成、さらに好ましくは４００以上含む（水平解像度が４００ｐｐｉ以上である）構成とすることができる。
【０１３０】
さらに、単結晶半導体をチャネル形成領域として用いたトランジスタは、高い電流駆動能力を維持したまま、微細化が可能である。当該微細なトランジスタを用いることで表示に寄与しない回路部の面積を縮小することができるため、表示部１１１においては表示面積が拡大し、且つ表示装置２００の狭額縁化が達成できる。
【０１３１】
また、信号線駆動回路１１２が表示部１１１の行に沿って設けられ、走査線駆動回路１１３が表示部１１１の列に沿って設けられ、シリアルパラレル変換回路１５１が信号線駆動回路１１２と走査線駆動回路１１３が近接する角部の、表示部１１１からみて走査線駆動回路１１３よりも外側（第１の基板２０１の外周に近い位置）に、設けられている。そして、シリアルパラレル変換回路１５１が信号線駆動回路１１２にパラレル信号を供給する信号線１５１ａが、表示部１１１の行に沿って、表示部１１１と信号線駆動回路１１２の間に設けられている。
【０１３２】
表示装置２００は、シリアルパラレル変換回路１５１が信号線駆動回路１１２に近接して設けられ、且つ、シリアルパラレル変換回路１５１が信号線駆動回路１１２にパラレル信号を供給する信号線１５１ａが、表示部１１１の行に沿って設けられている。これにより、シリアルパラレル変換回路１５１と信号線駆動回路１１２を接続する配線を、他の配置よりも短くでき、信号の遅延を生じにくくできる。その結果、高画質な表示装置を提供できる。
【０１３３】
＜ＲＣ負荷ＲＣ＞
本実施の形態で例示する表示装置２００の、第１の外部入力端子２０３ａとシリアルパラレル変換回路１５１の間のＲＣ負荷について説明する。
【０１３４】
シリアルパラレル変換回路１５１のセトリング時間ｔｓｅｔは、１つの副画素に転送するのに許容される時間ｔｓａｍｐよりも短い必要がある。
【０１３５】
第１の外部入力端子２０３ａとシリアルパラレル変換回路１５１の間のＲＣ負荷ＲＣがあると、第１の外部入力端子２０３ａに入力される信号の電圧Ｖｉｎは、シリアルパラレル変換回路１５１に遅延して入力される（図７参照）。シリアルパラレル変換回路１５１に遅延して入力される電圧Ｖｏｕｔは、下記の数式（２）で表される。
【０１３６】
【数２】
2013190783.tif 000004
【０１３７】
ここで、ｐ番目（ｐは１以上ｍ以下）の階調表示を行うときの、第１の外部入力端子２０３ａに入力される信号の電圧Ｖｉｎ（ｐ）と、当該信号が遅延してシリアルパラレル変換回路１５１に入力される電圧Ｖｏｕｔと、の差が、１／２階調分となる時間を、シリアルパラレル変換回路１５１のセトリング時間ｔｓｅｔとする（図７参照）。セトリング時間ｔｓｅｔは下記の数式（３）で表される。
【０１３８】
【数３】
2013190783.tif 000005
【０１３９】
一方、一つの副画素に、一つのアナログ信号を転送するのに許容されるｔｓａｍｐは、下記の数式（４）で表される。
【０１４０】
【数４】
2013190783.tif 000006
【０１４１】
ここで、セトリング時間ｔｓｅｔは、一つの副画素に転送するのに許容される時間ｔｓａｍｐよりも短い必要がある。また、セトリング時間ｔｓｅｔは、第１の外部入力端子２０３ａに入力される信号の電圧Ｖｉｎの値が大きいほど長く、ｍ番目の階調表示を行うときに最大となる。よって、表示装置２００において、第１の外部入力端子２０３ａとシリアルパラレル変換回路１５１の間のＲＣ負荷ＲＣは、以下の数式（１）を満たす。
【０１４２】
【数５】
2013190783.tif 000007
【０１４３】
ただし、数式（１）中、Ｈは走査線１行に含まれる副画素数（水平画素数ともいう）、Ｖは走査線の行数（垂直画素数ともいう）、ｆｐｓはフレームレート、ｍは階調数をそれぞれ示す。
【０１４４】
＜タイミング信号発生回路、遮断回路＞
タイミング信号発生回路１０１は、第１の基板２０１に形成された結晶性シリコン膜を備えるトランジスタを含み、第２の外部入力端子２０３ｂに入力されたクロック信号と、遮断回路１０３から入力されたスタートパルス信号に基づいて、信号線駆動回路１１２と、走査線駆動回路１１３と、シリアルパラレル変換回路１５１に、タイミング信号を出力する。
【０１４５】
表示装置２００は、移動度が高い結晶性シリコン膜をチャネル形成領域に備え、高速に動作するトランジスタを含むタイミング信号発生回路１０１を備え、第２の外部入力端子２０３ｂから供給されるクロック信号から、２以上のタイミング信号を生成できる。これにより、タイミング信号に係る外部入力端子を設けることなく、２以上のタイミング信号を用いて表示装置２００を駆動できる。その結果、端子数が削減され、且つ、高画質な表示装置２００を提供できる。
【０１４６】
遮断回路１０３は、第１の基板２０１に形成された結晶性シリコン膜を備えるトランジスタを含み、第１の外部入力端子２０３ａに入力された信号からスタートパルス信号のみを抽出し、タイミング信号発生回路１０１に出力する。
【０１４７】
遮断回路１０３は、スタートパルス信号とシリアル信号である画像信号を含む信号を供給する第１の外部入力端子２０３ａに近接する位置に、且つ、タイミング信号発生回路１０１に隣接して、且つ、表示部１１１からみてシリアルパラレル変換回路１５１よりも外側に設けられている。また、タイミング信号発生回路１０１は、クロック信号を供給する第２の外部入力端子２０３ｂに近接する位置に、且つ、シリアルパラレル変換回路１５１に隣接して、且つ、表示部１１１からみてシリアルパラレル変換回路１５１よりも外側に設けられている。これにより、第２の外部入力端子２０３ｂと遮断回路１０３を接続する配線、及び遮断回路１０３とタイミング信号発生回路１０１を接続する配線を、他の配置より短くでき、信号の遅延を生じがたくできる。その結果、端子数が削減され、且つ高画質な表示装置を提供できる。
【０１４８】
＜発光素子＞
表示装置２００が備える副画素には、発光素子３１８が設けられている。表示装置２００に適用可能な発光素子３１８は、第１の電極３１３と第２の電極３１７と、その間に発光性の有機化合物を含む層３１６を備える。第１の電極３１３と第２の電極３１７は、一方が陽極で他方が陰極である。発光素子３１８のしきい値電圧より高い電圧を第１の電極３１３と第２の電極３１７の間に印加すると、陽極から正孔が、陰極から電子が、発光性の有機化合物を含む層３１６に注入される。注入された正孔と電子は再結合し、発光性の有機化合物が発光する。
【０１４９】
正孔と電子が再結合する領域を一つ含む層または積層体を発光ユニットとすると、発光性の有機化合物を含む層は、発光ユニットを一つ以上含んでいればよく、二以上の発光ユニットを重ねて設けてもよい。例えば、２つの発光ユニットの一方を、他方の発光ユニットが発光する光の色と補色の関係にある色を呈するものとすることで、白色を呈する光を発する発光素子とすることができる。
【０１５０】
＜共通接続部＞
表示装置２００は、表示部１１１に複数の画素を有し、それぞれの画素には発光素子３１８が設けられている。
【０１５１】
第１の電極３１３は第１の基板２０１上に設けられており、トランジスタ３１２を介して電力が供給される。なお、表示部１１１に設けられた複数の画素は、いずれも同様の構成を備える。
【０１５２】
一方、第２の電極３１７は、表示部１１１の外側にまで延在して設けられ、共通接続部２０５ａ及び共通接続部２０５ｂを介して電力が供給される。ここで、共通接続部２０５ａ及び共通接続部２０５ｂを、表示部１１１を囲うように設ける構成とする。これにより、第２の電極３１７の抵抗成分に由来する電圧降下を表示部１１１全体で低減し、表示ムラを低減できる。その結果、端子数が削減され、且つ高画質な自発光性の表示装置を実現できる。なお、共通接続部２０５ａと共通接続部２０５ｂは、それぞれに重なる、図示されていない導電層を介して互いに電気的に接続している。
【０１５３】
特に、表示部１１１のシリアルパラレル変換回路１５１が設けられる側に、シリアルパラレル変換回路１５１よりも幅の広い共通接続部２０５ａを設ける構成とすると、共通接続部２０５ａと、第２の電極３１７が広い面積で接するため、これらの電気的接続が確実なものとなる。また、共通接続部２０５ａの配線の幅を広くすることにより、配線抵抗を低減できる。
【０１５４】
以上が本実施の形態で例示する表示装置２００についての説明である。
【０１５５】
このような構成とすることにより、表示装置に入力される画像信号としてシリアル信号を用い、且つ、タイミング信号発生回路に入力されるスタートパルス信号を、当該画像信号と共通化することにより、端子数が極めて低減された表示装置とすることができる。
【０１５６】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０１５７】
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置を適用した電子機器の一例について、図８を用いて説明する。
【０１５８】
表示装置を適用した電子機器として、例えばテレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニター、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯用ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０１５９】
図８（Ａ）は、携帯情報端末の一例を示している。携帯情報端末７２１０は、本体７２１１と表示装置７２１２がケーブル７２１３で接続されている。ケーブル７２１３は、本体７２１１から表示装置７２１２に画像データを含むシリアルデータを伝送するだけでなく、表示装置７２１２に行った操作を、本体７２１１に伝送する。また、落下による表示装置の破損を防止する機能も兼ねる。
【０１６０】
図８（Ｂ）は、デジタルカメラの一例を示している。デジタルカメラ７３１０は、本体７３１１と表示装置７３１２がケーブル７３１３で接続されている。ケーブル７３１３は、本体７３１１から表示装置７３１２に画像データを含むシリアルデータを伝送するだけでなく、表示装置７３１２に行った操作を、本体７３１１に伝送する。
【０１６１】
図８（Ｃ）は、ヘッドマウントディスプレイの一例を示している。ヘッドマウントディスプレイ７４１０は、本体７４１１と表示装置７４１２がケーブル７４１３で接続されている。ケーブル７４１３は、本体７４１１から筐体に納められた表示装置７４１２に画像データを含むシリアルデータを伝送する。また、筐体に設けたカメラで使用者の眼球やまぶたの動きを捉えて、その情報を本体７４１１に伝達することもできる。本体７４１１は眼球やまぶたの動きの情報からその視点の座標を算出し、使用者は視点をポインティングデバイスに用いることができる。
【０１６２】
本発明の一態様の表示装置は、端子数が削減されている。これにより、外部装置との接続ケーブルに設ける配線の数を低減できるだけでなく、ケーブルがしなやかに屈曲し、軽量なものとなる。その結果、本体をポケットや鞄に収納したまま、重量の軽い表示部のみを例えば手に持って、表示を確認することができる。また、表示部を用いて本体を操作することが可能になる。
【０１６３】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０１６４】
１０１      タイミング信号発生回路
１０３      遮断回路
１１１      表示部
１１２      信号線駆動回路
１１３      走査線駆動回路
１２１      スイッチ制御回路
１２５      スイッチ
１２７      スイッチ
１３１      ＰＯＲ回路
１３３      フリップフロップ回路
１３５      アナログスイッチ
１３７      トランジスタ
１４１      抵抗
１４２      容量
１４３      バッファ
１５１      シリアルパラレル変換回路
１５１ａ    信号線
２００      表示装置
２０１      第１の基板
２０３      外部入力端子群
２０３ａ    第１の外部入力端子
２０３ｂ    第２の外部入力端子
２０３ｃ    第３の外部入力端子
２０３ｄ    第４の外部入力端子
２０３ｅ    第５の外部入力端子
２０５ａ    共通接続部
２０５ｂ    共通接続部
３０４      第２の基板
３０５      シール材
３０７      空間
３０９      外部接続線
３１１      トランジスタ
３１２      トランジスタ
３１３      第１の電極
３１４      隔壁
３１６      発光性の有機化合物を含む層
３１７      第２の電極
３１８      発光素子
３２３      トランジスタ
３２４      トランジスタ
３３４      カラーフィルタ
７２１０    携帯情報端末
７２１１    本体
７２１２    表示装置
７２１３    ケーブル
７３１０    デジタルカメラ
７３１１    本体
７３１２    表示装置
７３１３    ケーブル
７４１０    ヘッドマウントディスプレイ
７４１１    本体
７４１２    表示装置
７４１３    ケーブル
【図１】
2013190783.tif 000008
【図２】
2013190783.tif 000009
【図３】
2013190783.tif 000010
【図４】
2013190783.tif 000011
【図５】
2013190783.tif 000012
【図６】
2013190783.tif 000013
【図７】
2013190783.tif 000014
【図８】
2013190783.tif 000015