(57)【要約】【課題】出力できる電圧範囲の拡大を図りながらも回路効率と力率改善を図ることができる交流直流変換回路を提供する。【解決手段】交流直流変換回路は、交流電源ＡＣに接続され当該交流電源ＡＣから供給される交流を整流する整流回路２と、整流回路２の出力側に接続され、動作方式が降圧方式と昇降圧方式とに切り替わる電圧変換回路３と、電圧変換回路３の動作方式の切り替えを行う切替回路４とを備える。そして、切替回路４は、電圧変換回路３の出力端間に接続された負荷５に印加すべき電圧が基準電圧Ｖｏｎ以下の場合、電圧変換回路３の動作方式を降圧方式に切り替え、負荷５に印加すべき電圧が基準電圧Ｖｏｎよりも大きい場合、電圧変換回路３の動作方式を降圧方式から昇降圧方式に切り替える。【選択図】図１
2013153558.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から供給される交流を整流する整流回路と、
前記整流回路の出力側に接続され、動作方式が降圧方式と昇降圧方式とに切り替わる電圧変換回路と、
前記電圧変換回路の動作方式の切り替えを行う切替回路とを備え、
前記切替回路は、前記電圧変換回路の出力端間に接続された負荷に印加すべき電圧が基準電圧以下の場合、前記電圧変換回路の動作方式を降圧方式に切り替え、前記負荷に印加すべき電圧が基準電圧よりも大きい場合、前記電圧変換回路の動作方式を降圧方式から昇降圧方式に切り替える
ことを特徴とする交流直流変換回路。
【請求項２】
前記電圧変換回路は、１つのインダクタと、当該インダクタの一端側に接続された１つのスイッチング素子とを備え、
前記切替回路は、前記整流回路から前記インダクタおよび前記スイッチング素子に至る電流経路を、前記降圧方式で動作するための第１経路と、前記昇降圧方式で動作するための第２経路とに切り替えることにより、前記動作方式を切り替える
ことを特徴とする請求項１記載の交流直流変換回路。
【請求項３】
前記電圧変換回路は、前記インダクタおよび前記スイッチング素子の他に、
一端側が前記インダクタの前記一端側とは反対側の他端側に接続されたコンデンサと、
アノードが前記整流回路の高電位側の出力端に接続され且つカソードが前記コンデンサの他端側に接続された第１ダイオードと、
アノードが前記インダクタの前記一端側に接続され且つカソードが前記コンデンサの前記他端側に接続された第２ダイオードと、
前記スイッチング素子を駆動する駆動回路とを備え、
前記コンデンサの両端間の電圧を出力し、
前記切替回路は、
前記第１ダイオードのアノードと前記コンデンサの他端側との間に介挿された切替回路用スイッチング素子を備え、
前記切替回路用スイッチング素子をオフ状態にすることにより、前記電圧変換回路について、前記スイッチング素子がオン状態のときに、前記整流回路の高電位側から前記コンデンサ、前記インダクタ、前記スイッチング素子を経由して前記整流回路の低電位側に至る前記第１経路を実現し、
前記切替回路用スイッチング素子をオン状態にすることにより、前記電圧変換回路について、前記スイッチング素子がオン状態のときに、前記整流回路の高電位側から前記インダクタ、前記スイッチング素子を経由して前記整流回路の低電位側に至る前記第２経路を実現する
ことを特徴とする請求項２記載の交流直流変換回路。
【請求項４】
前記駆動回路は、前記電圧変換回路の出力端間に接続された負荷に流れる電流または負荷電力が一定となるように、前記スイッチング素子のオンデューティを制御する
ことを特徴とする請求項３記載の交流直流変換回路。
【請求項５】
前記切替回路は、更に、前記第１ダイオードのアノードと前記コンデンサの他端側との間に直列に接続された２つの抵抗を備え、
前記切替回路用スイッチング素子は、サイリスタからなり、ゲートが前記２つの抵抗の接続点に接続され、
前記基準電圧は、前記切替回路用スイッチング素子のターンオン電圧に等しい
ことを特徴とする請求項３または請求項４記載の交流直流変換回路。
【請求項６】
交流電源から出力される交流を整流する整流回路と、
前記整流回路の出力端に接続され且つ降圧方式と昇降圧方式とに切り替わる電圧変換回路と、
前記電圧変換回路の動作方式の切り替えを行う切替回路とを備え、
前記切替回路は、前記整流回路の出力端間の電圧瞬時値が基準電圧よりも大きい場合、前記電圧変換回路を降圧方式で維持し、前記整流回路の出力端間の電圧瞬時値が基準電圧以下の場合、前記電圧変換回路を降圧方式から昇降圧方式に切り替える
ことを特徴とする交流直流変換回路。
【請求項７】
前記電圧変換回路は、１つのインダクタと、当該インダクタの一端側に接続された１つのスイッチング素子とを備え、
前記切替回路は、前記整流回路から前記インダクタおよび前記スイッチング素子に至る電流経路を、前記降圧方式で動作するための第１経路と、前記昇降圧方式で動作するための第２経路とに切り替えることにより、前記動作方式を切り替える
ことを特徴とする請求項６記載の交流直流変換回路。
【請求項８】
前記電圧変換回路は、前記インダクタおよび前記スイッチング素子の他に、
一端側が前記インダクタの前記一端側とは反対側の他端側に接続されたコンデンサと、
アノードが前記整流回路の高電位側の出力端に接続され且つカソードが前記コンデンサの他端側に接続された第１ダイオードと、
アノードが前記インダクタの前記一端側に接続され且つカソードが前記コンデンサの前記他端側に接続された第２ダイオードと、
前記スイッチング素子を駆動する駆動回路とを備え、
前記コンデンサの両端間の電圧を出力し、
前記切替回路は、
前記第１ダイオードのアノードと前記コンデンサの他端側との間に介挿された切替回路用スイッチング素子を備え、
前記切替回路用スイッチング素子をオフ状態にすることにより、前記電圧変換回路について、前記スイッチング素子がオン状態のときに、前記整流回路の高電位側から前記コンデンサ、前記インダクタ、前記スイッチング素子を経由して前記整流回路の低電位側に至る前記第１経路を実現し、
前記切替回路用スイッチング素子をオン状態にすることにより、前記電圧変換回路について、前記スイッチング素子がオン状態のときに、前記整流回路の高電位側から前記インダクタ、前記スイッチング素子を経由して前記整流回路の低電位側に至る前記第２経路を実現する
ことを特徴とする請求項７記載の交流直流変換回路。
【請求項９】
前記駆動回路は、前記電圧変換回路の出力端間に接続された負荷に流れる電流または負荷電力が一定となるように、前記スイッチング素子のオンデューティを制御する
ことを特徴とする請求項８記載の交流直流変換回路。
【請求項１０】
前記切替回路は、更に、前記整流回路の両端間に直列に接続された２つの抵抗と、
第３スイッチング素子からなり、エミッタが前記整流回路の低電位側の出力端に接続され且つベースが前記２つの抵抗の接続点に接続されたトランジスタとを備え、
前記切替回路用スイッチング素子は、第４スイッチング素子からなり、ゲートが前記トランジスタのコレクタに接続され、
前記基準電圧は、前記トランジスタのターンオン電圧に等しい
ことを特徴とする請求項８または請求項９記載の交流直流変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流直流変換回路に関し、 特に、力率改善技術に関する。
【背景技術】
【０００２】
近年、発光ダイオード（以下、ＬＥＤと称す）の発光効率が向上し一般照明用の光源として注目されてきている。このＬＥＤを駆動するための電源としては、直流電源が必要である。
また、この一般照明用の光源では、用途に応じて使用されるＬＥＤの個数が異なっている。そして、光源に使用されるＬＥＤの個数が異なると、それに伴い、光源に印加すべき電圧の大きさも異なってくる。例えば、室内照明用の光源であれば、数十個乃至数百個のＬＥＤが用いられ、一方、小型電球用の光源であれば数個のＬＥＤが用いられる。このように光源に使用されるＬＥＤの個数が異なれば、それに応じて、光源に印加すべき電圧の大きさも異なってくる。例えば、上記室内照明用の光源であれば、数百Ｖの電圧を印加する必要があるのに対し、小型電球用の光源であれば数Ｖの電圧を印加すれば十分である。
【０００３】
これに対して、従来から家庭用の交流電源から供給される交流を直流に変換して出力する交流直流変換回路が提案されている（特許文献１参照）。この交流直流変換回路は、整流回路と電圧変換回路とを組み合わせた回路であり、ＬＥＤを駆動するための直流電源として用いることができる。
また、前述のように、光源に印加すべき電圧の大きさの多様化に対応すべく、整流回路から電圧変換回路への入力電圧以下の電圧から当該入力電圧よりも大きい電圧まで出力できるようにするために、ＬＥＤ駆動用の交流直流変換回路では、電圧変換回路として昇降圧チョッパ回路が採用されることが多い。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１８９００４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、近年では、省エネルギ化の観点から、交流直流変換回路が出力できる電圧範囲を、整流回路から電圧変換回路への入力電圧以下の電圧から当該入力電圧よりも大きい電圧までに亘る広範囲としながらも、更なる力率改善が要請されつつある。
本発明は、上記事由に鑑みてなされたものであり、出力できる電圧範囲の拡大を図りながらも力率改善を図ることができる交流直流変換回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る交流直流変換回路は、交流電源に接続され当該交流電源から供給される交流を整流する整流回路と、整流回路の出力側に接続され、動作方式が降圧方式と昇降圧方式とに切り替わる電圧変換回路と、電圧変換回路の動作方式の切り替えを行う切替回路とを備え、切替回路は、電圧変換回路の出力端間に接続された負荷に印加すべき電圧が基準電圧以下の場合、電圧変換回路の動作方式を降圧方式に切り替え、負荷に印加すべき電圧が基準電圧よりも大きい場合、電圧変換回路の動作方式を降圧方式から昇降圧方式に切り替える。
【発明の効果】
【０００７】
本構成によれば、負荷に印加すべき電圧が基準電圧以下の場合、切替回路が電圧変換回路の動作方式を降圧方式に切り替わる。ここで、電圧変換回路は、昇降圧方式で動作している場合に比べて、降圧方式で動作している場合のほうが回路効率が高い。また、昇降圧方式の方が、降圧方式に比べて力率が高い。従って、電力変換回路の動作方式を昇降圧方式と降圧方式とで切り替えることにより、昇降圧方式のみで動作している場合に比べて交流直流変換回路の回路効率を高くすることができ、昇降圧方式のみや、降圧方式のみで動作している場合に比べて、回路効率と力率を両立した良い状態にすることができる。また、負荷に印加すべき電圧が基準電圧よりも大きい場合、切替回路が電圧変換回路の動作方式を降圧方式から昇降圧方式に切り替える。これにより、例えば、基準電圧を整流回路から電圧変換回路への入力電圧に設定すれば、整流回路から電圧変換回路への入力電圧よりも高い電圧を出力することができる。従って、交流直流変換回路から負荷に対して出力できる電圧範囲を、整流回路から電圧変換回路への入力電圧よりも低い電圧から当該入力電圧よりも高い電圧までに至る広範囲とすることができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１に係る交流直流変換回路の回路図である。
【図２】実施の形態１に係る交流直流変換回路を示す等価回路と当該等価回路内における電流の流れとを示す図である。
【図３】実施の形態１に係る交流直流変換回路について、整流回路から電圧変換回路への入力電圧と負荷に印加すべき電圧との関係を示す図である。
【図４】実施の形態１に係る交流直流変換回路について、整流回路から電圧変換回路への入力電圧の波形と負荷に印加される電圧波形と第２スイッチング素子のオンオフ動作とを示す図である。
【図５】実施の形態２に係る交流直流変換回路の回路図である。
【図６】実施の形態２に係る交流直流変換回路について、整流回路から電圧変換回路への入力電圧の波形と第２スイッチング素子のオンオフ動作との関係を示す図である。
【図７】変形例に係る交流直流変換回路の回路図である。
【図８】変形例に係る交流直流変換回路の回路図である。
【図９】変形例に係る交流直流変換回路の回路図である。
【図１０】変形例に係る制御回路の回路図である。
【図１１】変形例に係る交流直流変換回路について、整流回路から電圧変換回路への入力電圧の波形と負荷に印加される電圧波形と第２スイッチング素子のオンオフ動作との関係を示す図である。
【図１２】変形例に係る交流直流変換回路の回路図である。
【図１３】変形例に係る交流直流変換回路の回路図である。
【発明を実施するための形態】
【０００９】
＜実施の形態１＞
＜１＞構成
本実施の形態に係る交流直流変換回路の回路図を図１に示す。
交流直流変換回路は、交流電源ＡＣに接続された整流回路２と、整流回路２の出力端に接続された電圧変換回路３と、電圧変換回路３を駆動するための駆動回路Ｕ１と、電圧変換回路３の動作方式の切り替えを行う切替回路４とを備える。そして、電圧変換回路３の出力端には、複数のＬＥＤを直列に接続してなる直列回路からなる負荷５が接続されている。交流電源ＡＣは、例えば、電圧実効値１００Ｖの交流を出力するものである。交流電源ＡＣと整流回路２との間には、交流電源ＡＣから整流回路２に過電流が流れるのを防止するためのヒューズＦ１が介挿されている。
【００１０】
＜１−１＞整流回路
整流回路２は、４つのダイオードからなるダイオードブリッジＤＢと、ダイオードブリッジＤＢの出力端間に接続された平滑用やノイズ除去用のコンデンサＣ２とから構成される。なお、コンデンサＣ２は、例えば、高誘電率系セラミックスコンデンサや、フィルムコンデンサや電解コンデンサなどから構成される。
【００１１】
＜１−２＞電圧変換回路
電圧変換回路３は、動作方式を降圧方式と昇降圧方式とに切り替え可能な回路である。
電圧変換回路３は、第１ダイオードＤ４、コンデンサＣ３、インダクタＬ２、スイッチング素子Ｑ１、抵抗Ｒ４および第２ダイオードＤ２を備える。ここで、第１ダイオードＤ４、コンデンサＣ３、インダクタＬ２、スイッチング素子Ｑ１および抵抗Ｒ４は、整流回路２の出力端間に直列に接続されている。また、第２ダイオードＤ２は、コンデンサＣ３およびインダクタＬ２からなる直列回路に並列に接続されている。
【００１２】
第１ダイオードＤ４は、アノードが整流回路２の高電位側の出力端に接続されている。コンデンサＣ３は、一端側が第１ダイオードＤ４のカソードに接続されている。インダクタＬ２は、一端側がコンデンサＣ３の他端側に接続されている。第２ダイオードＤ２は、アノードがインダクタＬ２の他端側に接続され、カソードがコンデンサＣ３の一端側に接続されている。なお、コンデンサＣ３は、例えば、アルミ電解コンデンサやタンタル電解コンデンサから構成される。
【００１３】
第１スイッチング素子Ｑ１は、Ｎチャネル型のＭＯＳＦＥＴからなり、ドレインがインダクタＬ２の他端側に接続され、ソースが整流回路２の低電位側の出力端に抵抗Ｒ４を介して接続されている。この抵抗Ｒ４は、第１スイッチング素子Ｑ１に流れるドレイン電流を検出するためのものである。この電圧変換回路３は、コンデンサＣ３の両端間の電圧を出力する。
【００１４】
＜１−３＞駆動回路
駆動回路Ｕ１は、第１スイッチング素子Ｑ１をＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御により駆動させるための矩形波状の電圧波形を有する制御信号（以下、「ＰＷＭ信号」と称す）を出力する。
駆動回路Ｕ１は、電源端子ｔｅ０と、接地端子ＧＮＤと、出力端子ｔｅ１と、第１スイッチング素子Ｑ１に流れるドレイン電流を検出するための電流検出端子ｔｅ２とを備える。電源端子ｔｅ０は、電源線Ｖｃｃに接続されている。この電源線Ｖｃｃは、整流回路２の高電位側の出力端に抵抗を介して接続されている。接地端子ＧＮＤは、整流回路２の低電位側の出力端に接続されている。出力端子ｔｅ１は、抵抗Ｒ５を介して第１スイッチング素子Ｑ１のゲートに接続されている。電流検出端子ｔｅ２は、第１スイッチング素子Ｑ１のソースと抵抗Ｒ４との間に接続されている。また、駆動回路Ｕ１は、電源端子ｔｅ０からの電力供給を受けて一定の基準電圧を発生する基準電圧発生回路（図示せず）を内蔵している。
【００１５】
この駆動回路Ｕ１は、第１スイッチング素子Ｑ１のゲートにＰＷＭ信号を入力する。そして、電流検出端子ｔｅ２により検出した第１スイッチング素子Ｑ１に流れるドレイン電流が、一定となるようにＰＷＭ信号のパルス幅を調節する。ここにおいて、ＰＷＭ信号のパルス幅を変化させると、第１スイッチング素子Ｑ１のゲート電圧が第１スイッチング素子Ｑ１のターンオン電圧以上の電圧に維持される期間、即ち、第１スイッチング素子Ｑ１がオン状態で維持される期間の割合（以下、「オンデューティ」と称す。）が変化する。このようにして、駆動回路Ｕ１は、第１スイッチング素子Ｑ１を定電流制御により駆動させる。
【００１６】
＜１−４＞切替回路
切替回路４は、電圧変換回路３の一部を構成する第１ダイオードＤ４のアノードとコンデンサＣ３の他端側、即ち、コンデンサＣ３およびインダクタＬ２の接続点との間に介挿された第２スイッチング素子ＳＣＲを備える。この第２スイッチング素子ＳＣＲは、サイリスタから構成されている。そして、切替回路４は、第２スイッチング素子ＳＣＲをオフ状態にすることにより、電圧変換回路３を降圧方式で動作させ、第２スイッチング素子ＳＣＲをオン状態にすることにより、電圧変換回路３を昇降圧方式で動作させる。このように、本実施の形態に係る交流直流変換回路では、比較的大きい電流が流れる経路のスイッチングが要求される第２スイッチング素子ＳＣＲを１つのサイリスタにより実現することにより、複数のトランジスタを用いて構成した場合に比べて部品点数の削減による小型化および製造コストの低減を図ることができる。
【００１７】
また、切替回路４は、更に、第２スイッチング素子ＳＣＲの両端間に接続された２つの抵抗Ｒ１１，Ｒ１２からなり第２スイッチング素子ＳＣＲの両端間に印加される電圧を分圧する分圧回路と、抵抗Ｒ１１，Ｒ１２の接続点と第２スイッチング素子ＳＣＲのカソードとの間に接続されたコンデンサＣ４と、上記分圧回路に並列に接続されたコンデンサＣ５とを備える。ここで、コンデンサＣ４は、第２スイッチング素子ＳＣＲの両端間にサージ電圧を吸収するためのものである。また、コンデンサＣ５は、第２スイッチング素子ＳＣＲの両端間に加わる電圧の急峻な立下りを抑制するためである。これにより、第２スイッチング素子ＳＣＲへの電圧ストレスを軽減している。
【００１８】
ここで、２つの抵抗Ｒ１１，Ｒ１２の接続点は、第２スイッチング素子ＳＣＲのゲートに接続されており、第２スイッチング素子ＳＣＲの両端間に印加される電圧を上記分圧回路で分圧してなる電圧が、第２スイッチング素子ＳＣＲのゲートに印加される。そして、第２スイッチング素子ＳＣＲは、アノード・カソード間に印加される電圧がターンオン電圧以上になると、ターンオンする。つまり、第２スイッチング素子ＳＣＲは、第２スイッチング素子ＳＣＲの両端間に印加される電圧とターンオン電圧との大小関係に応じて自動的にオンオフする。また、第２スイッチング素子ＳＣＲのアノード・カソード間に印加される電圧は、第１ダイオードＤ４における電圧降下分に比べて十分に大きいので、負荷５に印加される電圧に略等しいとみなせる。従って、第２スイッチング素子ＳＣＲのターンオン電圧が、基準電圧に相当するとみなせる。従って、負荷５に印加される電圧が基準電圧に到達すると、第２スイッチング素子ＳＣＲがターンオンし、電圧変換回路３の動作方式が降圧方式から昇降圧方式に切り替わると言うことができる。
【００１９】
＜２＞電圧変換回路の動作方式と力率および回路効率との関係について
交流直流変換回路の力率を決定付けるのは、ダイオードブリッジＤＢの導通期間であり、この期間を長くするためには、第１ダイオードＤ４のアノード電位がカソード電位よりも高い期間を多く作り出す必要がある。
ところで、電圧変換回路３の出力電圧と、整流回路２から電圧変換回路３への入力電圧との間には、下記式（１）および式（２）の関係式が成立する。ここで、式（１）は、電圧変換回路３の動作方式が降圧方式の場合に成立するの関係式であり、式（２）は、電圧変換回路３の動作方式が昇降圧方式の場合に成立する関係式である。
【００２０】
【数１】
2013153558.tif 000003
【００２１】
【数２】
2013153558.tif 000004
【００２２】
ここで、Ｖｉｎは、整流回路２から電圧変換回路３への入力電圧、Ｖｏｕｔは、電圧変換回路３の出力電圧、α１、α２は、第１スイッチング素子Ｑ１のオンデューティである。
ところで、電圧変換回路３では、第１スイッチング素子Ｑ１がオン状態にあると、交流電源ＡＣから整流回路２を介して電圧変換回路３に電流が流れ、第１スイッチング素子Ｑ１がオフ状態にあると、交流電源ＡＣから整流回路２を介して電圧変換回路３に流れていた電流が遮断される。一方、交流直流変換回路の力率は、交流電源ＡＣから整流回路２を介して電圧変換回路３に電流が流れる期間が当該電流が遮断される期間に比べて長いほど高くなる。
【００２３】
電圧変換回路３の出力電圧が、整流回路２の出力電圧に比べて小さい場合には、昇降圧方式で動作させる場合に比べて降圧方式で動作させた場合のほうが、オンデューティを大きくすることができ、その分、力率を向上させることができる。しかしながら、降圧方式の場合、ダイオードブリッジＤＢの交流入力瞬時値が、（負荷５の電圧およびインダクタＬ２の電圧の和）よりも高い期間しか、ダイオードブリッジＤＢを導通できない。これに対して、昇降圧方式の場合、インダクタＬ２の電圧よりも交流入力瞬時値が高ければよいので、ダイオードブリッジＤＢの導通期間が長く、交流サイクルのほぼ全期間流すことが出来る。そのため、力率は昇降圧方式の方が高くなる。
一方、昇降圧方式では、前述のようにオンデューティが小さいので、第１スイッチング素子Ｑ１のドレイン電流ピーク値自体を高く設定するか周波数を高く設定しないと、降圧方式の場合と同じ負荷電力（電圧・電流）にならない。そのため、第１スイッチ素子Ｑ１やインダクタＬ２やダイオードブリッジＤＢでの損失が増加して回路効率が若干低下しやすい。反対に、降圧方式では、この電流ピーク値を低く設定できるので、回路効率を向上させやすい。
【００２４】
＜３＞動作
次に、本実施の形態に係る交流直流変換回路の動作について説明する。
＜３−１＞基本動作
本実施の形態に係る交流直流変換回路を示す等価回路と、当該等価回路内における電流の流れとを図２（ａ）および（ｂ）に示す。ここにおいて、切替回路４は、スイッチＳＷ１とダイオードＤとを直列に接続してなる等価回路で表している。以下、スイッチＳＷ１がオン状態にある場合（第１経路）とスイッチＳＷ１がオフ状態にある場合（第２経路）とにおける交流直流変換回路内の電流の流れについて説明する。
【００２５】
図２（ａ）において、スイッチＳＷ１は、オフ状態で維持されている。破線（ＯＮ）は、第１スイッチング素子Ｑ１がオン状態における電流の流れを示している。破線（ＯＮ）が示すように、電流は、整流回路２の高電位側の出力端から第１ダイオードＤ４、負荷５、インダクタＬ２、スイッチング素子Ｑ１、抵抗Ｒ４の順に経由して、整流回路２の低電位側の出力端に流れ込む。ここでは、整流回路２からコンデンサＣ３およびインダクタＬ２に電流が供給されることにより、コンデンサＣ３が充電されるとともに、インダクタＬ２にも磁気的エネルギが蓄積されている。それに伴い、交流電源ＡＣから整流回路２へも電流が供給され続けている。破線（ＯＦＦ）は、第１スイッチング素子Ｑ１がオフ状態における電流の流れを示している。破線（ＯＦＦ）が示すように、電流は、インダクタＬ２からダイオードＤ２、負荷５の順に経由して、インダクタＬ２に戻る。ここでは、インダクタＬ２に蓄積された磁気的なエネルギが、破線（ＯＦＦ）の電流の経路を介して放出される。一方、整流回路２から電圧変換回路３に対しては、電流が供給されない状態となっており、それに伴い、交流電源ＡＣから整流回路２への電流の供給も遮断された状態となる。
【００２６】
このように、スイッチＳＷ１がオフの場合、電圧変換回路２は、第１スイッチング素子Ｑ１がオンオフ動作を繰り返すことにより整流回路２の出力電圧を降圧する降圧チョッパ回路（降圧方式で動作する回路）として動作する。
図２（ｂ）において、スイッチＳＷ１は、オン状態で維持されている。破線（ＯＮ）は、第１スイッチング素子Ｑ１がオン状態における電流の流れを示している。破線（ＯＮ）が示すように、電流は、整流回路２の高電位側の出力端から切替回路４内のスイッチＳＷ１およびダイオードＤを通って、インダクタＬ２、スイッチング素子Ｑ１、抵抗Ｒ４の順に経由して、整流回路２の低電位側の出力端に流れ込む。この場合、交流電源ＡＣは、インダクタＬ２に磁気的エネルギを蓄えている。破線（ＯＦＦ）は、第１スイッチング素子Ｑ１がオフ状態における電流の流れを示している。破線（ＯＦＦ）が示すように、電流は、インダクタＬ２からダイオードＤ２、負荷５の順に経由して、インダクタＬ２に戻る。ここでは、インダクタＬ２に蓄積された磁気的なエネルギが、破線（ＯＦＦ）の電流の経路を介して放出される。一方、整流回路２から電圧変換回路３に対しては、電流が供給されない状態となっており、それに伴い、交流電源ＡＣから整流回路２への電流の供給も遮断された状態となる。
【００２７】
このように、スイッチＳＷ１がオンの場合、電圧変換回路２は、第１スイッチング素子Ｑ１がオンオフ動作を繰り返すことにより整流回路２の出力電圧を昇降圧する昇降圧チョッパ回路（昇降圧方式で動作する回路）として動作する。
以上のように、本実施の形態に係る電圧変換回路２は、降圧方式で動作する場合と昇降圧方式で動作する場合とで、インダクタＬ２および第１スイッチング素子Ｑ１を共用する。従って、電圧変換回路２に必要なインダクタ、スイッチング等の回路素子を低減することができるので、電圧変換回路２の小型化および電圧変換回路の製造に必要な部品点数の削減を図ることができる。
【００２８】
＜３−２＞切替回路の動作
本実施の形態に係る交流直流変換回路について、整流回路２から電圧変換回路３への入力電圧Ｖｉｎと負荷５に印加すべき電圧（即ち、電圧変換回路３が出力すべき電圧）ＶＬＥＤとの関係を図３（ａ）乃至（ｃ）に示す。
図３（ａ）乃至（ｃ）に示すように、整流回路２の出力電圧は、完全な直流電圧ではなく、直流成分ＶＣ２と脈流成分とからなる電圧波形を有している。この出力電圧の直流成分ＶＣ２は、コンデンサＣ２の静電容量に依存する。即ち、コンデンサＣ２の静電容量が大きければ、その分、ダイオードブリッジＤＢの出力電圧が平滑化され、直流成分ＶＣが大きくなる。
【００２９】
ところで、前述のように、駆動回路Ｕ１はスイッチング素子Ｑ１を定電流制御により動作させる。これにより、負荷５には、負荷５を構成するＬＥＤの個数に関わらず一定の電流が流れる。従って、負荷５を構成するＬＥＤの個数が増加すれば、その分、負荷５に印加すべき電圧は大きくなり、逆に、負荷５を構成するＬＥＤの個数が少なくなれば、その分、負荷５に印加すべき電圧は小さくなる。例えば、負荷５が比較的ＬＥＤの個数の多い直管型蛍光灯用途のＬＥＤモジュールの場合、負荷５に印加すべき電圧が大きくなるのに対し、負荷５が数個のＬＥＤからなる電球用途のＬＥＤモジュールの場合、負荷５に印加すべき電圧は小さくなる。つまり、交流直流変換回路に接続される負荷５の種類に応じて負荷５に印加すべき電圧は変化することになる。
【００３０】
切替回路４では、電圧変換回路３が出力すべき電圧ＶＬＥＤが基準電圧（第２スイッチング素子ＳＣＲのターンオン電圧、以下、「ターンオン電圧」と称す。）Ｖｏｎ以下の場合、第２スイッチング素子ＳＣＲがオフ状態で維持されることにより、電圧変換回路３が降圧方式で動作する。特に、本実施の形態では、このターンオン電圧Ｖｏｎの大きさが、直流成分ＶＣ２の大きさに等しくなるように設定されている。具体的には、ターンオン電圧Ｖｏｎの大きさが、直流成分ＶＣ２の大きさに等しくなるように、抵抗Ｒ１１，Ｒ１２および第２スイッチング素子ＳＣＲを構成するサイリスタが選択されている。
【００３１】
図３（ａ）に示すように、電圧変換回路３が出力すべき電圧ＶＬＥＤが、ターンオン電圧Ｖｏｎよりも小さい場合、第２スイッチン素子ＳＣＲがオフ状態で維持される。一方、図３（ｂ）および（ｃ）に示すように、電圧変換回路３が出力すべき電圧ＶＬＥＤが、ターンオン電圧Ｖｏｎよりも大きい場合、第２スイッチング素子ＳＣＲがオン状態で維持され、電圧変換回路３が昇降圧方式で動作する。
【００３２】
本実施の形態に係る交流直流変換回路について、整流回路２から電圧変換回路３への入力電圧Ｖｉｎの波形と負荷５に印加される電圧波形と第２スイッチング素子ＳＣＲのオンオフ動作との関係を図４（ａ）および（ｂ）に示す。ここで、曲線Ｓ１が入力電圧Ｖｉｎの波形であり、曲線Ｓ２が負荷５に印加される電圧波形である。
図４（ａ）に示すように、電圧変換回路３が出力すべき電圧ＶＬＥＤがターンオン電圧Ｖｏｎよりも低い場合、負荷５に印加される電圧（曲線Ｓ２参照）は、整流回路２の電圧出力開始時（時刻Ｔ０）からの整流回路２の出力電圧の立ち上がりとともに上昇する。そして、負荷５に印加される電圧は、電圧ＶＬＥＤに到達した後、電圧ＶＬＥＤで一定に維持され、ターンオン電圧Ｖｏｎに到達することはない。ここにおいて、前述したように、第２スイッチング素子ＳＣＲのアノード・カソード間に加わる電圧は、負荷５に印加される電圧に略等しい。従って、第２スイッチング素子ＳＣＲは、オフ状態で維持される。
【００３３】
一方、図４（ｂ）に示すように、電圧変換回路３が出力すべき電圧ＶＬＥＤがターンオン電圧Ｖｏｎよりも高い場合、負荷５に印加される電圧（曲線Ｓ２参照）は、整流回路２の電圧出力開始時（時刻Ｔ０）からの整流回路２の出力電圧の立ち上がりとともに上昇し、ターンオン電圧Ｖｏｎに到達する。そして、負荷５に印加される電圧が、ターンオン電圧Ｖｏｎに到達したとき（時刻Ｔ１）、第２スイッチング素子ＳＣＲがオン状態になる。その後、負荷５に印加される電圧（曲線Ｓ２参照）は、電圧ＶＬＥＤまで上昇した後、電圧ＶＬＥＤで一定に維持される。ここで、第２スイッチング素子ＳＣＲは、オン状態を維持している。
【００３４】
以上のように、切替回路４は、負荷５に印加される電圧（第２スイッチング素子ＳＣＲの両端間の電圧）を検出することにより、負荷５に印加すべき電圧ＶＬＥＤがターンオン電圧（基準電圧）Ｖｏｎよりも大きいか否かを判定し、第２スイッチング素子ＳＣＲのオンオフ切替を行う。
結局、本実施の形態に係る交流直流変換回路は、負荷５に印加すべき電圧ＶＬＥＤがターンオン電圧（基準電圧）Ｖｏｎ以下の場合、切替回路４が電圧変換回路３の動作方式を降圧方式で維持する。これにより、電圧変換回路３が昇降圧方式で動作している場合に比べて交流直流変換回路の力率を高くすることができるので、交流直流変換回路の回路効率改善を図ることができるとともに、ＬＥＤ負荷５を安定して点灯させることができる。
【００３５】
また、負荷５に印加すべき電圧ＶＬＥＤがターンオン電圧Ｖｏｎよりも大きい場合、切替回路４が電圧変換回路３の動作方式を降圧方式から昇降圧方式に切り替える。これにより、例えば、ターンオン電圧Ｖｏｎを整流回路２から電圧変換回路３への入力電圧Ｖｉｎに等しくなるように設定すると、整流回路２から電圧変換回路３への入力電圧Ｖｉｎよりも高い電圧を出力することができる。従って、交流直流変換回路から負荷５に対して出力できる電圧範囲を、整流回路２から電圧変換回路３への入力電圧Ｖｉｎよりも低い電圧から当該入力電圧Ｖｉｎよりも高い電圧までに至る広範囲とすることができるとともに、ＬＥＤ負荷を点灯できる。
【００３６】
また、従来は、電圧変換回路として回路効率のよい降圧チョッパ回路を優先的に採用するためには、交流直流変換回路を設計する段階で、予め交流直流変換回路の用途と当該用途に使用される場合に交流直流変換回路に要求される出力電圧を調査しておき、交流直流変換回路に要求される出力電圧が整流回路の出力電圧よりも小さいものを選別し、選別した交流直流変換回路について降圧チョッパ回路を採用することが考えられていた。ところが、この方法では、交流直流変換回路の用途等に応じて個別の仕様の交流直流変換回路の設計や製造を行う必要があり、設計負担や製造負担が増加する。
【００３７】
これに対して、本実施の形態に係る交流直流変換回路では、負荷５に印加すべき電圧ＶＬＥＤと整流回路２の出力電圧との大小関係に応じて電圧変換回路３の動作方式を降圧方式と昇降圧方式とに切り替えることができる。これにより、交流直流変換回路の設計段階における電圧変換回路の種類選択を不要とし、交流直流変換回路の設計負担の軽減を図ることができる。
【００３８】
＜実施の形態２＞
本実施の形態に係る交流直流変換回路は、実施の形態１と略同様の構成であり、切替回路２４の構成および動作が、実施の形態１とは相違する。なお、実施の形態１と同様の構成については、同一の符号を付して適宜説明を省略する。
本実施の形態に係る交流直流変換回路の回路図を図５に示す。
【００３９】
切替回路２４は、整流回路２から電圧変換回路３への入力電圧に基づいて電圧変換回路３の動作方式の切り替えを行う。具体的には、整流回路２から電圧変換回路３への入力電圧の瞬時値が基準電圧よりも大きい場合、切替回路２４は、電圧変換回路３を降圧方式で動作させる。一方、整流回路２から電圧変換回路３への入力電圧の瞬時値が基準電圧以下の場合、切替回路２４は、電圧変換回路３を降圧方式から昇降圧方式に切り替えて動作させる。
【００４０】
切替回路２４は、電圧変換回路３の一部を構成する第１ダイオードＤ４のアノードとコンデンサＣ３の他端側、即ち、コンデンサＣ３およびインダクタＬ２の接続点との間に介挿された第２スイッチング素子Ｑ２を備える。この第２スイッチング素子Ｑ２は、Ｎチャネル型ＭＯＳＦＥＴから構成されている。そして、切替回路２４は、第２スイッチング素子Ｑ２をオフ状態にすることにより、電圧変換回路３を降圧方式で動作させ、第２スイッチング素子Ｑ２をオン状態にすることにより、電圧変換回路３を昇降圧方式で動作させる。
【００４１】
また、切替回路２４は、更に、２つの抵抗Ｒａ，Ｒｂからなり、整流回路２から電圧変換回路３への入力電圧Ｖｉｎを分圧する第１分圧回路と、２つの抵抗Ｒ２１，Ｒ２２からなり、第２スイッチング素子Ｑ２の両端間に印加される電圧を分圧する第２分圧回路とを備える。また、切替回路２４は、カソードが第１分圧回路を構成する抵抗Ｒａ，Ｒｂの接続点に接続されたツェナーダイオードＺＤと、トランジスタＴｒ１とを備える。ここで、トランジスタＴｒ１は、コレクタが抵抗Ｒ２３を介して第２分圧回路を構成する抵抗Ｒ２１，Ｒ２２の接続点に接続され且つゲートが抵抗Ｒ２４を介してツェナーダイオードＺＤのアノードに接続されるとともに、エミッタが整流回路２の低電位側の出力端に接続されている。
【００４２】
この切替回路２４は、抵抗Ｒａ，Ｒｂの接続点に生じる電圧が、ツェナーダイオードＺＤの降伏電圧よりも大きい場合、第２スイッチング素子Ｑ２がオフ状態となり、当該電圧が降伏電圧以下の場合、第２スイッチング素子Ｑ２がオン状態となる。そして、抵抗Ｒ２１，Ｒ２２の接続点に生じる電圧がツェナーダイオードＺＤの降伏電圧に到達したときにおける入力電圧Ｖｉｎが、基準電圧に相当する。
【００４３】
この切替回路２４では、整流回路２の出力端間の電圧瞬時値Ｖｉｎが基準電圧以下の場合、第２スイッチング素子Ｑ２のゲート電圧がスレッシュホルド電圧以上となり、第２スイッチング素子Ｑ２がオン状態になる。一方、整流回路２の出力端間の電圧瞬時値Ｖｉｎが基準電圧よりも大きい場合、ツェナーダイオードＺＤが導通し、トランジスタＴｒ１がオン状態となることにより、第２スイッチング素子Ｑ２のゲートが抵抗Ｒ２３を介して整流回路２の低電位側の出力端に短絡する。これにより、第２スイッチング素子Ｑ２のゲート電圧は、スレッシュホルド電圧よりも低くなり、第２スイッチング素子Ｑ２は、オフ状態となる。
【００４４】
本実施の形態に係る交流直流変換回路について、整流回路２から電圧変換回路３への入力電圧Ｖｉｎの波形と第２スイッチング素子Ｑ２のオンオフ動作との関係を図６（ａ）および（ｂ）に示す。ここで、曲線Ｓ２１は、入力電圧Ｖｉｎの電圧波形であり、直流成分ＶＣ２と交流電源ＡＣから出力される交流の半周期と同じ周期で変動する脈流成分とを含む。また、基準電圧Ｖｏｎは、抵抗Ｒ２１，Ｒ２２の接続点に生じる電圧がツェナーダイオードＺＤの降伏電圧に到達したときにおける、整流回路２から電圧変換回路３への入力電圧Ｖｉｎに等しい。また、電圧Ｖｉｎｍａｘは、入力電圧Ｖｉｎの最大値である。
【００４５】
図６（ａ）に示すように、基準電圧Ｖｏｎが、入力電圧Ｖｉｎの直流成分ＶＣ２よりも小さい場合、第２スイッチング素子Ｑ２は、電圧Ｖｉｎが基準電圧Ｖｏｎよりも低い期間（図６（ａ）における時刻Ｔ０から時刻Ｔ２１の間）だけオン状態で維持される。そして、入力電圧Ｖｉｎが基準電圧Ｖｏｎに到達したときに第２スイッチング素子Ｑ２は、オフ状態になり、その後、オフ状態を維持する。
【００４６】
一方、図６（ｂ）に示すように、基準電圧Ｖｏｎが、入力電圧Ｖｉｎの最大値Ｖｉｎｍａｘよりも小さく直流成分ＶＣ２よりも大きい場合、入力電圧Ｖｉｎが基準電圧Ｖｏｎよりも低い期間（例えば、図６（ｂ）における時刻Ｔ０から時刻Ｔ３１の間、時刻Ｔ３２から時刻Ｔ３３の間、時刻Ｔ３４から時刻Ｔ３５の間）において、第２スイッチング素子Ｑ２は、オン状態で維持される。また、入力電圧Ｖｉｎが基準電圧Ｖｏｎよりも高い期間（例えば、図６（ｂ）における時刻Ｔ３１から時刻Ｔ３２の間、時刻Ｔ３３から時刻Ｔ３４の間、時刻Ｔ３５から時刻Ｔ３６の間）において、第２スイッチング素子Ｑ２は、オフ状態で維持される。つまり、第２スイッチング素子Ｑ２は、入力電圧Ｖｉｎの大きさに応じて、オン状態またはオフ状態に切り替わる。
【００４７】
つまり、切替回路２４は、入力電圧Ｖｉｎが基準電圧Ｖｏｎよりも低い場合、第２スイッチング素子Ｑ２をオン状態にすることにより、電圧変換回路３を昇降圧方式で動作させ、入力電圧Ｖｉｎが基準電圧Ｖｏｎよりも高い場合、第２スイッチング素子Ｑ２をオフ状態にすることにより、電圧変換回路３を降圧方式で動作させる。
従って、例えば、基準電圧Ｖｏｎを負荷５に印加すべき電圧ＶＬＥＤに等しく、且つ、入力電圧Ｖｉｎの最大値Ｖｉｎｍａｘよりも小さく直流成分ＶＣ２よりも大きい場合、切替回路２４は、電圧ＶＬＥＤと入力電圧Ｖｉｎとの大小関係に応じて電圧変換回路３の動作方式を力率の高い昇降圧方式と回路効率の高い降圧方式に切り替える。これにより、動作方式が昇降圧方式で固定された電圧変換回路を用いた交流直流変換回路に比べて、回路効率の向上を図ることができる。同時に、降圧方式で固定された電圧変換回路を用いた交流直流変換回路に比べて、力率の向上を図ることができる。すなわち、回路効率と力率の両立を図ることができる。
【００４８】
また、この場合、動作方式が降圧方式で固定された電圧変換回路を用いた交流直流変換回路では、入力電圧Ｖｉｎが基準電圧Ｖｏｎよりも小さくなる期間（例えば、図６（ｂ）における時刻Ｔ０から時刻Ｔ３１の間、時刻Ｔ３２から時刻Ｔ３３の間、時刻Ｔ３４から時刻Ｔ３５の間）において、コンデンサＣ３の静電容量をとても大きくしないと、負荷電流が全く流れなくなる。そうすると、脈流成分の変動周期、即ち、交流電源ＡＣから出力される交流の半周期毎に、電圧変換回路３から負荷５に電圧が印加されない期間が発生してしまう。これにより、負荷５を構成するＬＥＤが、交流電源ＡＣから出力される交流の半周期毎に点滅を繰り返してしまうことになる。また、負荷５に電圧が印加されない期間では、交流電源ＡＣから整流回路２へ流れる電流も遮断されるので、その分、交流直流変換回路の力率も低下してしまう。
【００４９】
これに対して、本実施の形態に係る交流直流変換回路では、入力電圧Ｖｉｎが基準電圧Ｖｏｎよりも高い期間だけ、切替回路２４が第２スイッチング素子Ｑ２をオフ状態で維持することにより電圧変換回路３を降圧方式で動作させ、入力電圧Ｖｉｎが基準電圧Ｖｏｎよりも小さくなる期間では、切替回路２４が第２スイッチング素子Ｑ２をオフ状態で維持することにより電圧変換回路３を昇降圧方式で動作させる。これにより、入力電圧Ｖｉｎが基準電圧Ｖｏｎよりも小さくなる期間においても、電圧変換回路３から負荷５に対して、負荷５に印加すべき電圧が安定して出力される。従って、負荷５を構成するＬＥＤの点灯状態を安定させることができるとともに、コンデンサＣ3の静電容量を小さく出来て小形・安価にできる。
【００５０】
なお、負荷５に印加すべき電圧ＶＬＥＤが同じであっても、使用する交流電源ＡＣの出力電圧が変わればそれに応じて交流直流変換回路の動作が変化する場合がある。例えば、出力電圧の瞬時値の最大値が１４０Ｖの交流電源ＡＣを使用した場合において、負荷５に印加すべき電圧ＶＬＥＤが１３０Ｖであるとすると、切替回路２４は、電圧ＶＬＥＤと入力電圧Ｖｉｎとの大小関係に応じて電圧変換回路３の動作方式を昇降圧方式と昇降圧方式よりも回路効率の高い降圧方式に切り替える（図６（ｂ）参照）。一方、負荷５に印加すべき電圧ＶＬＥＤは同じ１３０Ｖであっても、使用する交流電源ＡＣの出力電圧の瞬時値の最大値が２５０Ｖであれば、切替回路２４は、電圧変換回路３の動作方式を昇降圧方式よりも回路効率の高い降圧方式で固定することになる。そのため、交流電源ＡＣの出力電圧の高い場合でも、回路損失を少なく出来て温度上昇を少なく出来て安全である。さらに、雷サージが印加された場合でも、電圧が低下するまで降圧方式にすぐに固定されて、ランプに対するサージ耐圧も良くなる（図６（ａ）参照）。
【００５１】
結局、本実施の形態に係る交流直流変換回路は、切替回路２４が負荷５に印加すべき電圧ＶＬＥＤと入力電圧Ｖｉｎとの大小関係に応じて電圧変換回路３の動作方式を昇降圧方式と降圧方式に切り替えることにより、動作方式が昇降圧方式や降圧方式で固定された電圧変換回路を用いた交流直流変換回路に比べて、回路効率と力率の両立を図ることができる。
【００５２】
また、入力電圧Ｖｉｎに含まれる脈流成分が大きく、入力電圧Ｖｉｎが電圧ＶＬＥＤを含む範囲で変動しても、電圧ＶＬＥＤと入力電圧Ｖｉｎとの大小関係に応じて電圧変換回路３の動作方式を昇降圧方式と降圧方式とに切り替えることにより、負荷５を構成するＬＥＤの点灯状態を安定させることができる。従って、整流回路２に用いられる平滑用のコンデンサＣ２の静電容量が小さくてもよいので、コンデンサＣ２を小型化することができ、ひいては交流直流変換回路全体の小型化を図ることができる。
【００５３】
＜変形例＞
（１）実施の形態１では、切替回路４の第２スイッチング素子ＳＣＲとして、サイリスタを用いた例について説明したが、これに限定されるものではなく、他の種類のスイッチング素子を用いてもよい。
本変形例に係る交流直流変換回路の回路図を図７に示す。
【００５４】
図７に示すように、切替回路３４の第２スイッチング素子Ｑ３は、Ｎチャネル型ＭＯＳＦＥＴから構成されている。そして、切替回路３４は、第２スイッチング素子Ｑ３をオフ状態にすることにより、電圧変換回路３を降圧方式で動作させ、第２スイッチング素子Ｑ３をオン状態にすることにより、電圧変換回路３を昇降圧方式で動作させる。
また、切替回路３４は、更に、第２スイッチング素子Ｑ３の両端間に接続された２つの抵抗Ｒ３１，Ｒ３２からなり第２スイッチング素子Ｑ３の両端間に印加される電圧を分圧する分圧回路と、抵抗Ｒ３１，Ｒ３２の接続点と第２スイッチング素子Ｑ３のカソードとの間に接続されたコンデンサＣ３４と、上記分圧回路に並列に接続されたコンデンサＣ３５とを備える。ここで、コンデンサＣ３４は、第２スイッチング素子ＳＣＲの両端間にサージ電圧を吸収するためのものである。また、コンデンサＣ３５は、第２スイッチング素子ＳＣＲの両端間に加わる電圧の急峻な立下りを抑制するためである。これにより、第２スイッチング素子Ｑ３への電圧ストレスを軽減している。
【００５５】
本変形例によれば、例えば、負荷５に印加すべき電圧が経時的に変化する場合でも、切替回路３４が負荷５に印加すべき電圧の変化に応じて、電圧変換回路３の動作方式を降圧方式と昇降圧方式とに適宜切り替えることができる。従って、実施の形態１に係る交流直流変換回路に比べて力率改善および、回路効率改善と負荷状態安定性を図ることができる。
【００５６】
なお、第２スイッチング素子Ｑ３は、更に、トライアックとダイオードとからなる直列回路やＭＯＳＦＥＴとダイオードとからなる直列回路から構成してもよい。また、サイリスタやトライアックを用いる場合、ターンオン安定性を向上させるためゲートに直列にダイアックなどのトリガ素子を用いても良い。
（２）実施の形態１では、基準電圧Ｖｏｎが整流回路２の出力電圧に含まれる直流成分ＶＣ２に等しくなっている例について説明したが、これに限定されるものではなく、例えば、基準電圧Ｖｏｎを直流成分ＶＣ２より低くしてもよい。この場合、負荷５に印加すべき電圧が直流成分ＶＣ２よりも高い場合、電圧変換回路３の動作方式が確実に昇降圧方式に切り替わる。従って、負荷５に印加すべき電圧が直流成分ＶＣ２よりも高い場合において、負荷５に対して必要な電圧を確実に供給することができる。
【００５７】
（３）実施の形態１では、切替回路４の第２スイッチング素子ＳＣＲが、第２スイッチング素子ＳＣＲの両端間に印加される電圧とターンオン電圧との大小関係に応じて自動的にオンオフすることにより、電圧変換回路３の動作方式が降圧方式と昇降圧方式とに切り替わる例について説明したが、これに限定されるものではなく、ユーザの選択により電圧変換回路３の動作方式が切り替わるものであってもよい。
【００５８】
本変形例に係る交流直流変換回路の回路図を図８に示す。
図８に示すように、切替回路４４は、Ｎチャネル型ＭＯＳＦＥＴからなる第２スイッチング素子Ｑ４と、第２スイッチング素子Ｑ４のゲート電圧を制御することにより第２スイッチング素子Ｑ４を制御する制御回路Ｕ２とを備える。そして、交流直流変換回路には、ユーザが制御回路Ｕ２に対して負荷５に印加すべき電圧ＶＬＥＤを示す数値データを入力するためのキー入力装置４４１が接続されている。
【００５９】
ここで、制御回路Ｕ２は、プロセッサと、メモリと、プロセッサから入力される数値データに応じた電圧を出力するＤＡコンバータを有している。また、メモリには、基準電圧Ｖｏｎを示す数値データが記憶されており、ＤＡコンバータの出力端は、第２スイッチング素子Ｑ４のゲートに接続されている。そして、ユーザがキ−入力装置４４１から負荷５に印加すべき電圧ＶＬＥＤを示す数値データを入力すると、プロセッサは、メモリから基準電圧Ｖｏｎを示す数値データを読み込み、負荷５に印加すべき電圧ＶＬＥＤと基準電圧Ｖｏｎとの比較を行う。そして、負荷５に印加すべき電圧ＶＬＥＤが基準電圧Ｖｏｎよりも小さい場合、プロセッサは、電圧「０Ｖ」を示す数値データをＤＡコンバータに入力することにより、制御回路Ｕ２は、第２スイッチング素子Ｑ４のゲート電圧を「０Ｖ」に維持する。一方、負荷５に印加すべき電圧ＶＬＥＤが基準電圧Ｖｏｎ以上である場合、制御回路Ｕ２は、第２スイッチング素子Ｑ４のゲート電圧を第２スイッチング素子Ｑ４のスレッシュホルド電圧よりも大きい規定の電圧で維持する。
【００６０】
本変形例によれば、交流直流変換回路の一部を構成する電圧変換回路３の動作方式を、ユーザの意思により自由に選択することができるという利点がある。
（４）実施の形態１では、負荷５に印加される電圧が、基準電圧Ｖｏｎに到達すると直ぐに第２スイッチング素子ＳＣＲがオン状態になる例について説明したが、これに限定されるものではなく、負荷５に印加される電圧が基準電圧Ｖｏｎに到達した後、所定の時間だけ遅れて第２スイッチン素子ＳＣＲがオン状態になるものであってもよい。
【００６１】
本変形例に係る交流直流変換回路の回路図を図９に示す。
この交流直流変換回路では、切替回路５４が、負荷５に印加される電圧が基準電圧Ｖｏｎに到達してから所定の時間だけ経過した後に、第２スイッチング素子ＳＣＲをオン状態にする。
図９に示すように、切替回路５４は、実施の形態１と同様の、サイリスタからなる第２スイッチング素子ＳＣＲに加えて、第２スイッチング素子ＳＣＲのゲートに接続された第３スイッチング素子Ｑ５を備えている。この第３スイッチング素子Ｑ５は、Ｎチャネル型ＭＯＳＦＥＴから構成されている。なお、図９において、実施の形態１と同様の構成については、同一の符号を付して適宜説明を省略する。この切替回路５４は、第２スイッチング素子ＳＣＲをオフ状態にすることにより電圧変換回路３を降圧方式で動作させ、第２スイッチング素子ＳＣＲをオン状態にすることにより、電圧変換回路３を昇降圧方式で動作させる。そして、第２スイッチング素子ＳＣＲは、第３スイッチング素子Ｑ５がオン状態にならない限り、オン状態にはならない。
【００６２】
切替回路５４は、更に、差分回路５３と、定電圧源Ｅと、第３スイッチング素子Ｑ５のオンオフを制御する制御回路Ｕ３と、を備える。
差分回路５３は、プラス側の入力端子に第２スイッチング素子ＳＣＲのアノードが接続され、マイナス側の入力端子に第２スイッチング素子ＳＣＲのカソードが接続されている。そして、出力端子が、制御回路Ｕ３の入力端子ｔｅ３２に接続されている。この差分回路５３は、第２スイッチング素子ＳＣＲのアノード・カソード間に加わる電圧、即ち、負荷５に印加される電圧に略等しい電圧を出力するものである。
【００６３】
基準電圧源Ｅは、バンドギャップレギュレータからなる。そして、基準電圧源Ｅは、電源端子ｔｅ１０１が整流回路２の高電位側の出力端に接続され、接地端子ＧＮＤが整流回路２の低電位側の出力端に接続されるとともに、出力端子ｔｅ１０２が制御回路Ｕ３の入力端子ｔｅ３３に接続されている。この基準電圧源Ｅは、整流回路２からの出力電圧Ｖｉｎよりも小さい一定の電圧を出力する。
【００６４】
制御回路Ｕ３は、電源端子ｔｅ３０と、接地端子ＧＮＤと、出力端子ｔｅ３１と、２つの入力端子ｔｅ３２，ｔｅ３３とを有する。電源端子ｔｅ３０は、電源線Ｖｃｃに接続されている。この電源線Ｖｃｃは、整流回路２の高電位側の出力端に抵抗を介して接続されたものである。接地端子ＧＮＤは、整流回路２の低電位側の出力端に接続されている。
本変形例に係る制御回路Ｕ３の回路図を図１０に示す。
【００６５】
図１０に示すように、制御回路Ｕ３は、２つの抵抗Ｒ３１７，Ｒ３１８と、比較器３０１と、インバータ３１１，３１６，３１９と、ＭＯＳＦＥＴＱ３１３，Ｑ３１４と、定電流源３１２と、コンデンサ３１５とから構成される。２つの抵抗Ｒ３１７，Ｒ３１８は、入力端子ｔｅ３２と接地端子ＧＮＤとの間に直列に接続され分圧回路を構成している。比較器３０１は、プラス側入力端が２つの抵抗Ｒ３１７，Ｒ３１８の接続点に接続され且つマイナス側入力端子が入力端ｔｅ３３に接続されるとともに出力端がインバータ３１１に接続されている。定電流源３１２は、電源端子ｔｅ３０に接続されており、電源端子ｔｅ３０から電力供給を受けて一定の電流を出力する。ＭＯＳＦＥＴＱ３１３は、Ｐチャネル型ＭＯＳＦＥＴからなり、ソースが定電流源３１２の出力端に接続され且つゲートがインバータ３１１の出力端に接続されている。ＭＯＳＦＥＴＱ３１３は、Ｎチャネル型ＭＯＳＦＥＴからなり、ドレインがＭＯＳＦＥＴＱ３１３のドレインに接続され且つゲートがインバータ３１１の出力端に接続されるとともにソースが接地端子ＧＮＤに接続されている。コンデンサＣ３１５は、ＭＯＳＦＥＴＱ３１３，Ｑ３１４の接続点と接地端子ＧＮＤとの間に接続されている。インバータ３１６，３１９は、ＭＯＳＦＥＴＱ３１３，Ｑ３１４の接続点と出力端子ｔｅ３１との間に縦続されている。
【００６６】
次に、図１０に示す制御回路Ｕ３の動作について説明する。
交流直流変換回路の始動時において、整流回路２からの出力電圧Ｖｉｎが増加するとともに負荷５に印加される電圧が増加し、その結果、抵抗Ｒ３１７，Ｒ３１８からなる分圧回路の出力電圧が基準電圧源Ｅからの出力電圧よりも大きくなると、比較器３０１の出力電圧が「Ｈｉｇｈ」レベルになる。ここにおいて、「Ｈｉｇｈ」レベルとは、第３スイッチング素子Ｑ５のスレッシュホルド電圧よりも高い所定の電圧レベルを示し、「Ｌｏｗ」レベルとは、略電圧０Ｖを示すものとする。比較器３０１の出力電圧が「Ｈｉｇｈ」レベルになると、ＭＯＳＦＥＴＱ３１３がオン状態になる。そして、コンデンサＣ３１５に定電流源３１２から出力される電流が流入することにより、コンデンサＣ３１５が充電されていくと、コンデンサＣ３１５の両端間の電圧が上昇していく。そして、コンデンサＣ３１５の両端間の電圧が、インバータ３１６の動作閾値を超えると、インバータ３１６の出力は「Ｌｏｗ」レベルに切り替り、インバータ３１６の後段のインバータ３１９からの出力は「Ｈｉｇｈ」レベルに切り替わる。
【００６７】
ここで、インバータ３１６の閾値電圧をＶｔ、コンデンサＣ３１５の容量値をＣ、定電流源３１２からコンデンサＣ３１５に流れる電流の電流値をＩ、ＭＯＳＦＥＴＱ３１３がオン状態となってからインバータ３１９の出力が「Ｈｉｇｈ」レベルになるまでの時間（以下、「遅延時間」と称す。）をｔｏｎとすると、式（３）で表される関係式が成立する。
【００６８】
【数３】
2013153558.tif 000005
【００６９】
式（３）から判るように、本変形例に係る制御回路Ｕ３では、コンデンサＣ３１５の容量を調整することにより遅延時間ｔｏｎを自由に設定することができる。
本変形例に係る交流直流変換回路について、整流回路２から電圧変換回路３への入力電圧Ｖｉｎの電圧波形と負荷５に印加される電圧波形と第２スイッチング素子ＳＣＲのオンオフ動作との関係を図１１（ａ）および（ｂ）に示す。ここで、曲線Ｓ１が整流回路２から出力される電圧波形を示し、曲線Ｓ５２が負荷５に印加される電圧波形を示す。
【００７０】
図１１（ａ）に示すように、負荷５に印加される電圧が基準電圧Ｖｏｎよりも低い場合、負荷５に印加される電圧（曲線Ｓ５２参照）は、整流回路２の電圧出力開始時（時刻Ｔ０）からの出力電圧の立ち上がりとともに上昇し、基準電圧Ｖｏｎよりも大きい電圧までオーバーシュートしてから電圧ＶＬＥＤまで低下して安定する。この場合、本変形例に係る交流直流変換回路では、負荷５に印加される電圧が基準電圧Ｖｏｎに到達しても直ちに動作方式が降圧方式から昇降圧方式に切り替わることがない。具体的には、負荷５に印加される電圧が時刻Ｔ４１に基準電圧Ｖｏｎに到達した後、遅延時間ｔｏｎ経過後の時刻Ｔ４２までの間は、動作方式が降圧方式で維持される。従って、整流回路２の電圧出力開始直後に負荷５にサージ電圧が印加された場合における、交流直流変換回路の誤動作を防止することができる。
【００７１】
一方、遅延時間ｔｏｎを長くすると、負荷５に印加すべき電圧ＶＬＥＤが整流回路２からの出力電圧よりも大きい場合、負荷５に印加すべき電圧ＶＬＥＤが実際に負荷５に印加されるまでの遅延時間が大きくなってしまう。従って、図１１（ｂ）に示すように、遅延時間ｔｏｎの長さは、サージの影響を除くことができる最小長さである交流電源ＡＣからの交流出力の１／４周期程度にしておけばよい。
【００７２】
（５）実施の形態１では、切替回路４が、負荷５に印加される電圧（第２スイッチング素子ＳＣＲの両端間の電圧）を直接検出することにより、負荷５に印加すべき電圧ＶＬＥＤがターンオン電圧（基準電圧）Ｖｏｎよりも大きいか否かを判定し、第２スイッチング素子ＳＣＲのオンオフ切替を行う例について説明したが、これに限定されるものではなく、負荷５に印加される電圧（第２スイッチング素子ＳＣＲの両端間の電圧）を間接的に検出することにより、負荷５に印加すべき電圧ＶＬＥＤがターンオン電圧（基準電圧）Ｖｏｎよりも大きいか否かを判定するものであってもよい。
【００７３】
本変形例に係る交流直流変換回路の回路図を図１２に示す。
図１２に示すように、切替回路６４は、Ｎチャネル型ＭＯＳＦＥＴからなる第２スイッチング素子Ｑ６および第６スイッチング素子Ｑ６１と、ダイオードＤ６２とを備えている。第２スイッチング素子Ｑ６は、ドレインが整流回路２の高電位側の出力端に接続されソースがダイオードＤ６２のアノードに接続されるとともに、ゲートが第６スイッチング素子Ｑ６１のドレインに接続されている。また、第２スイッチング素子Ｑ６のドレインとゲートとの間には、抵抗Ｒ６３が介挿されている。ダイオードＤ６２は、カソードが負荷５とインダクタＬ２との間の接続点に接続されている。また、ダイオードＤ６２のカソードと整流回路２の低電位側の出力端との間には、２つの抵抗Ｒ６４，Ｒ６５が直列に接続されている。第６スイッチング素子Ｑ６１は、ソースが整流回路２の低電位側の出力端に接続されゲートが２つの抵抗Ｒ６４，Ｒ６５の間の接続点に接続されている。なお、図１２において、実施の形態１と同様の構成については、同一の符号を付して適宜説明を省略する。この切替回路６４は、負荷５とインダクタＬ２との接続点に生じる電圧を検出することにより、負荷５に印加すべき電圧ＶＬＥＤが基準電圧よりも大きいか否かを判定し、第２スイッチング素子Ｑ６のオンオフ切替を行う。
【００７４】
負荷５とインダクタＬ２との接続点に生じる電圧と、整流回路２からの出力電圧および負荷５に印加される電圧との間には、以下の式（４）の関係式が成立する。
【００７５】
【数４】
2013153558.tif 000006
【００７６】
ここで、Ｖｉｎは、整流回路２から電圧変換回路３への入力電圧、Ｖ１は、負荷５に印加される電圧、ＶＬは、負荷５とインダクタＬ２との接続点に生じる電圧である。この負荷５とインダクタＬ２との接続点に生じる電圧ＶＬは、２つの抵抗Ｒ６４，Ｒ６５により分圧されて第６スイッチング素子Ｑ６１のゲートに印加される。ここにおいて、本変形例における基準電圧は、入力電圧Ｖｉｎと、第６スイッチング素子Ｑ６１のゲート電圧がスレッシュホルド電圧に等しいときに負荷５とインダクタＬ２との接続点に生じる電圧との差分電圧に相当する。
【００７７】
式（６）から分かるように、負荷５に印加される電圧Ｖ１が小さくなると、その分、負荷５とインダクタＬ２との接続点に生じる電圧ＶＬは大きくなる。そして、第６スイッチング素子Ｑ６１のゲート電圧が第６スイッチング素子Ｑ６１のスレッシュホルド電圧よりも大きくなると、第６スイッチング素子Ｑ６１はオン状態となり、第２スイッチング素子Ｑ６のゲート電圧が第２スイッチング素子Ｑ６のスレッシュホルド電圧よりも小さくなる。すると、第２スイッチング素子Ｑ６は、オフ状態となり、電圧変換回路３の動作方式は降圧方式となる。
【００７８】
一方、負荷５に印加される電圧Ｖ１が大きくなると、その分、負荷５とインダクタＬ２との接続点に生じる電圧ＶＬは小さくなる。そして、第６スイッチング素子Ｑ６１のゲート電圧が第６スイッチング素子Ｑ６１のスレッシュホルド電圧よりも小さくなると、第６スイッチング素子Ｑ６１はオフ状態となり、第２スイッチング素子Ｑ６のゲート電圧が第２スイッチング素子Ｑ６のスレッシュホルド電圧よりも大きくなる。すると、第２スイッチング素子Ｑ６は、オン状態となり、電圧変換回路３の動作方式は昇降圧方式となる。
【００７９】
（６）実施の形態２では、切替回路２４が、整流回路２から電圧変換回路３への入力電圧Ｖｉｎを分圧する抵抗Ｒａ，Ｒｂの接続点に生じる電圧が、ツェナーダイオードＺＤの降伏電圧よりも大きい場合、第２スイッチング素子Ｑ２がオフ状態となり、当該電圧が降伏電圧以下の場合、第２スイッチング素子Ｑ２がオン状態となる例について説明したが、これに限定されるものではなく、ツェナーダイオードＺＤを使用しない構成であってもよい。
【００８０】
本変形例に係る交流直流変換回路の回路図を図１３に示す。
図１３に示すように、切替回路７４は、Ｎチャネル型ＭＯＳＦＥＴからなる第２スイッチング素子Ｑ７および第７スイッチング素子Ｑ７１と、ダイオードＤ７２とを備えている。第２スイッチング素子Ｑ７は、ドレインが整流回路２の高電位側の出力端に接続されソースがダイオードＤ７２のアノードに接続されるとともに、ゲートが第７スイッチング素子Ｑ７１のドレインに接続されている。また、第２スイッチング素子Ｑ７のドレインとゲートとの間には、抵抗Ｒ７３が介挿されている。ダイオードＤ７２は、カソードが負荷５とインダクタＬ２との間の接続点に接続されている。また、整流回路２の出力端間には、２つの抵抗Ｒ７４，Ｒ７５が直列に接続されている。第７スイッチング素子Ｑ７１は、ソースが整流回路２の低電位側の出力端に接続されゲートが２つの抵抗Ｒ７４，Ｒ７５の間の接続点に接続されている。これにより、２つの抵抗Ｒ７４，Ｒ７５の接続点に生じる電圧が、第７スイッチング素子Ｑ７１のゲートに印加される。なお、図１２において、実施の形態１と同様の構成については、同一の符号を付して適宜説明を省略する。この切替回路７４は、入力電圧Ｖｉｎを分圧する抵抗Ｒ７４，Ｒ７５の接続点に生じる電圧が、第７スイッチング素子Ｑ７１のスレッシュホルド電圧よりも大きい場合、第７スイッチング素子Ｑ７１がオン状態となるとともに第２スイッチング素子Ｑ２がオフ状態となり、当該電圧が第７スイッチング素子Ｑ７１のスレッシュホルド電圧以下の場合、第７スイッチング素子Ｑ７１がオフ状態となるとともに第２スイッチング素子Ｑ２がオン状態となる。
【００８１】
例えば、整流回路２から電圧変換回路３への入力電圧Ｖｉｎが大きくなると、その分、２つの抵抗Ｒ７４，Ｒ７５の接続点に生じる電圧は大きくなる。そして、第７スイッチング素子Ｑ７１のゲート電圧が第７スイッチング素子Ｑ７１のスレッシュホルド電圧よりも大きくなると、第７スイッチング素子Ｑ７１はオン状態となり、第２スイッチング素子Ｑ７のゲート電圧が第２スイッチング素子Ｑ７のスレッシュホルド電圧よりも小さくなる。すると、第２スイッチング素子Ｑ７は、オフ状態となり、電圧変換回路３の動作方式は降圧方式となる。
【００８２】
一方、入力電圧Ｖｉｎが小さくなると、その分、２つの抵抗Ｒ７４，Ｒ７５の接続点に生じる電圧は小さくなる。そして、第７スイッチング素子Ｑ７１のゲート電圧が第７スイッチング素子Ｑ７１のスレッシュホルド電圧よりも小さくなると、第７スイッチング素子Ｑ７１はオフ状態となり、第２スイッチング素子Ｑ７のゲート電圧が第２スイッチング素子Ｑ７のスレッシュホルド電圧よりも大きくなる。すると、第２スイッチング素子Ｑ７は、オン状態となり、電圧変換回路３の動作方式は昇降圧方式となる。
【００８３】
（７）なお、実施の形態１および２並びに変形例において、ＭＯＳＦＥＴが、ドレイン・ソース間逆ダイオードを持つもので記載したが、このダイオード機能が保証されないものでも同様である。
さらに、ＭＯＳＦＥＴの代わりに、バイポーラトランジスタを用いた場合でも同様に機能する。また、ダイオードＤＢの出力にインダクタを入れてノイズフィルタを構成してあっても、同様に動作する。
【００８４】
また、第１スイッチング素子Ｑ１としてＮチャネル型ＭＯＳＦＥＴを用いた例を記載したが、Ｐチャネル型ＭＯＳＦＥＴを用いた構成にして、負荷やダイオードＤ４などをダイオードブリッジＤＢの低圧側に設定しても同様に機能する。また、制御回路Ｕ1は、ＰＷＭ制御を用いたが、ＰＦＭ制御でも他の制御方式でも同様の効果を得られる。さらに、定電流ピーク値方式の制御構成にしたが、定電力構成の制御回路であっても、同様の効果を得ることが出来る。
【産業上の利用可能性】
【００８５】
本発明は、交流直流変換回路を備えた装置に広く利用することができる。
【符号の説明】
【００８６】
２      整流回路
３      電圧変換回路
４，２４，３４，４４，５４，６４，７４  切替回路
５      負荷
４１    入力装置
５３    差分回路
３０１  比較器
３１１，３１６，３１９  インバータ
３１２  定電流源
４４１  キー入力装置
ＡＣ    交流電源
Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ３４，Ｃ３５，Ｃ３１５  コンデンサ
Ｄ２，Ｄ４，Ｄ６２，Ｄ７２  ダイオード
ＤＢ    ダイオードブリッジ
Ｅ      基準電圧源
Ｆ１    ヒューズ
Ｌ２    インダクタ
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ５１，Ｑ６１，Ｑ７１  スイッチング素子
Ｑ３１３，Ｑ３１４  ＭＯＳＦＥＴ
Ｒ４，Ｒ５，Ｒ６，Ｒ１１，Ｒ２１，Ｒ２３，Ｒ２４，Ｒ３１，Ｒ５１，Ｒ５２，Ｒ６３，Ｒ６４，Ｒ７３，Ｒ７４，Ｒ３１７，Ｒ３１８  抵抗
ＳＷ１  スイッチ
Ｔｒ１  トランジスタ
Ｕ１    駆動回路
Ｕ２，Ｕ３  制御回路
【図１】
2013153558.tif 000007
【図２】
2013153558.tif 000008
【図３】
2013153558.tif 000009
【図４】
2013153558.tif 000010
【図５】
2013153558.tif 000011
【図６】
2013153558.tif 000012
【図７】
2013153558.tif 000013
【図８】
2013153558.tif 000014
【図９】
2013153558.tif 000015
【図１０】
2013153558.tif 000016
【図１１】
2013153558.tif 000017
【図１２】
2013153558.tif 000018
【図１３】
2013153558.tif 000019