(57)【要約】 【課題】  信頼性の高い液晶表示装置を提供する。【解決手段】  マトリクス状に配置された複数の画素電極ＰＥと、画素電極ＰＥが配列する行に沿って延びるゲート配線Ｇと、列に沿って延びるソース配線Ｓと、複数の画素電極ＰＥが配置された領域ＡＣＴの周囲の領域において画素電極ＰＥと同層に配置され、ゲート配線Ｇと同層に配置された第１導電体とソース配線Ｓと同層に配置された第２導電体とを電気的に接続する電極ＥＢと、電極ＥＢの端部に沿って設けられた突起２００と、を備えた第１基板ＡＲと、複数の画素電極ＰＥが配置された領域ＡＣＴおよび周囲の領域と対向した共通電極ＣＥを備え第１基板ＡＲと対向して配置された第２基板ＣＴと、第１基板ＡＲと第２基板ＣＴとの間に挟持された液晶層ＬＱと、を備えた液晶表示装置。【選択図】図８
2013097317.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素電極と、前記画素電極が配列する行に沿って延びるゲート配線と、列に沿って延びるソース配線と、前記複数の画素電極が配置された領域の周囲の領域において前記画素電極と同層に配置され、前記ゲート配線と同層に配置された第１導電体と前記ソース配線と同層に配置された第２導電体とを電気的に接続する電極と、前記電極の端部に沿って設けられた突起と、を備えた第１基板と、
前記複数の画素電極が配置された領域および前記周囲の領域と対向した共通電極を備え前記第１基板と対向して配置された第２基板と、
前記第１基板と前記第２基板との間に挟持された液晶層と、を備えた液晶表示装置。
【請求項２】
前記ゲート配線と前記ソース配線とが交差する位置に配置されたスイッチング素子を更に備え、
前記突起は、前記スイッチング素子の半導体層と同層に設けられた第１突起を含む請求項１記載の液晶表示装置。
【請求項３】
前記突起は、前記電極と同層に設けられた第２突起を含む請求項１記載の液晶表示装置。
【請求項４】
前記第１基板は、前記画素電極の上層に配置されたスペーサを更に備え、
前記電極は前記スペーサと同層に設けられている請求項１記載の液晶表示装置。
【請求項５】
前記突起は前記電極を囲むように配置されている請求項１乃至請求項４のいずれか１項記載の液晶表示装置。
【請求項６】
前記突起は、前記電極の下層から前記電極の端部より外側に延びた前記第１導電体の上層に設けられている請求項１乃至請求項５のいずれか１項記載の液晶表示装置。
【請求項７】
前記第１基板は、さらに、前記画素電極、前記電極、および前記突起を覆う第１配向膜を備え、
前記第２基板は、さらに、前記共通電極を覆う第２配向膜を備え、
前記第１配向膜では第１配向処理方向に前記液晶分子が初期配向し、前記第２配向膜では第２配向処理方向に前記液晶分子が初期配向し、前記第１配向処理方向と前記第２配向処理方向は互いに平行で且つ同じ向きである請求項１乃至請求項６のいずれか１項記載の液晶表示装置。
【請求項８】
前記第１基板と前記第２基板とは前記複数の画素電極が配置された領域を囲むように配置されたシール剤により固定され、
前記液晶層は、前記第１基板と、前記第２基板と、前記シール剤とにより囲まれた領域に充填され、
前記電極は、前記シール剤よりも内側に配置されている請求項１乃至請求項７のいずれか１項記載の液晶表示装置。
【請求項９】
前記共通電極は、前記複数の画素電極が配置された領域と対向する部分において、前記ソース配線と略平行に延びた電極が前記ゲート配線の延びる方向に間隔を置いて並んで配置されたストライプ状の主共通電極を含む請求項１乃至請求項８のいずれか１項記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（In-Plane Switching）モードやＦＦＳ（Fringe Field Switching）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と共通電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された共通電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１０４１３３号公報
【特許文献２】特開２００９−１９２８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
液晶表示装置を高温多湿の環境において長時間継続して使用した場合、アクティブエリアの周囲の領域における電極や配線の腐食が発生することがあった。アクティブエリアの周囲に配置された電極や配線が腐食すると、電極や配線を含む回路の機能が低下して信頼性が低下し、さらに駆動回路やアクティブエリアへ腐食が進むと、表示品位の低下につながる可能性があった。
【０００６】
本発明が解決しようとする課題は、信頼性の高い液晶表示装置を提供することである。
【課題を解決するための手段】
【０００７】
実施形態によれば、マトリクス状に配置された複数の画素電極と、前記画素電極が配列する行に沿って延びるゲート配線と、列に沿って延びるソース配線と、前記複数の画素電極が配置された領域の周囲の領域において前記画素電極と同層に配置され、前記ゲート配線と同層に配置された第１導電体と前記ソース配線と同層に配置された第２導電体とを電気的に接続する電極と、前記電極の端部に沿って設けられた突起と、を備えた第１基板と、前記複数の画素電極が配置された領域および前記周囲の領域と対向した共通電極を備え前記第１基板と対向して配置された第２基板と、前記第１基板と前記第２基板との間に挟持された液晶層と、を備えた液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図２に示した液晶表示パネルを線ＩＩＩ−ＩＩＩで切断したときの断面構造の一例を概略的に示す断面図である。
【図４】図４は、図１に示した液晶表示パネルのアクティブエリア周辺に配置された静電気防止回路の一構成例を概略的に示す図である。
【図５】図５は、図４に示した静電気防止回路のコンタクト電極が配置された位置で切断したときの液晶表示パネルの断面構造の比較例を概略的に示す図である。
【図６】図６は、図４に示した静電気防止回路のコンタクト電極が配置された位置で切断したときの液晶表示パネルの断面構造の比較例を概略的に示す図である。
【図７】図７は、実施形態の液晶表示装置においてコンタクト電極と共通電極との間に配置される絶縁体の一構成例を説明するための図である。
【図８】図８は、図７に示した静電気防止回路を線Ｂ−Ｂで切断したときの液晶表示パネルの断面構造の一構成例を概略的に示す図である。
【図９】図９は、図７に示した静電気防止回路を線Ｂ−Ｂで切断したときの液晶表示パネルの断面構造の他の構成例を概略的に示す図である。
【図１０】図１０は、図７に示した静電気防止回路を線Ｂ−Ｂで切断したときの液晶表示パネルの断面構造の他の構成例を概略的に示す図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１４】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１５】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１６】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、アモルファスシリコンによって形成されているが、ポリシリコンによって形成されていても良い。
【００１７】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウム、銀、モリブデン、アルミニウム、タングステン、チタンなどの他の金属材料及びその合金によって形成されても良い。
【００１８】
アレイ基板ＡＲは、アクティブエリアＡＣＴの周囲の領域において、ゲートドライバＧＤ及びソースドライバＳＤとアクティブエリアＡＣＴとの間の領域Ａに、後述する静電気防止回路１００が配置されている。静電気防止回路１００は、シール材ＳＢよりも内側に配置されている。
【００１９】
また、アレイ基板ＡＲは、アクティブエリアＡＣＴの周囲の領域において、アクティブエリアＡＣＴを囲むように配置されたコモン配線ＣＯＭを備えている。コモン配線ＣＯＭの両端は接続パッドに接続されている。コモン配線ＣＯＭには、接続パッドを介して外部から共通電圧が供給される。
【００２０】
共通電極ＣＥは、アクティブエリアＡＣＴにおいてアレイ基板ＡＲと対向するように略一様に延び、導電部材ＴＲを介して、アレイ基板ＡＲのコモン配線ＣＯＭと電気的に接続されている。
【００２１】
図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。なお、図２では、共通電極ＣＥおよび画素電極ＰＥ以外の構成は省略し、共通電極ＣＥと画素電極ＰＥとの位置関係の一例を示している。
【００２２】
図示した画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。共通電極ＣＥは第２方向Ｙに延びている。画素電極ＰＥは、隣接する共通電極ＣＥの間に配置されている。
【００２３】
画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及びコンタクト部ＰＣを備えている。主画素電極ＰＡは、コンタクト部ＰＣから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。コンタクト部ＰＣは、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。このコンタクト部ＰＣは、主画素電極ＰＡよりも幅広に形成されている。
【００２４】
共通電極ＣＥは、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡと略平行な第２方向Ｙに沿って直線的に延出した主共通電極ＣＡを備えている。あるいは、主共通電極ＣＡは、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡと略平行に延出していてもよい。このような主共通電極ＣＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００２５】
図示した例では、主共通電極ＣＡは第１方向Ｘに沿って２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。これらの主共通電極ＣＡは、アクティブエリアＡＣＴ内あるいはアクティブエリアＡＣＴ外において互いに電気的に接続されている。すなわち、共通電極ＣＥは、アクティブエリアＡＣＴにおいて第２方向Ｙに延びる主共通電極ＣＡが所定の間隔をおいて第１方向Ｘに並んで配置されたストライプ形状である。
【００２６】
画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、画素電極ＰＥと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。これらの画素電極ＰＥと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。
【００２７】
すなわち、隣接する主共通電極ＣＡの間には、１本の画素電極ＰＥが位置している。換言すると、隣接する主共通電極ＣＡは、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。あるいは、画素電極ＰＥは、主共通電極ＣＡの間に配置されている。これらの画素電極ＰＥと共通電極ＣＥとの第１方向Ｘに沿った間隔は略一定である。
【００２８】
図３は、図２に示した液晶表示パネルＬＰＮを線ＩＩＩ−ＩＩＩで切断したときの断面構造の一例を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。また、この例では主共通電極ＣＡは信号線Ｓと対向するように配置されている。
【００２９】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３０】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ソース配線Ｓは、第１層間絶縁膜１１の上に形成され、第２層間絶縁膜１２および平坦化膜１３によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１層間絶縁膜１１との間に配置されている。画素電極ＰＥは、平坦化膜１３の上に形成されている。この画素電極ＰＥは、隣接するソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。なお、平坦化膜１３はアクティブエリアＡＣＴに配置され、アクティブエリアＡＣＴの周囲の領域においては除去されている。
【００３１】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体およびアクティブエリアＡＣＴの外部に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２層間絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００３２】
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。
【００３３】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００３４】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線Ｇ、補助容量線Ｃ、スイッチング素子ＳＷなどの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００３５】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００３６】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００３７】
共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。本実施形態では、この共通電極ＣＥと画素電極ＰＥとの第３方向Ｚに沿った間隔は略一定である。第３方向Ｚとは、第１方向Ｘ及び第２方向Ｙに直交する方向、あるいは、液晶表示パネルＬＰＮの法線方向である。
【００３８】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００３９】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ（図示せず）により、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材ＳＢによって貼り合わせられている。
【００４０】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００４１】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。
【００４２】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。
【００４３】
次に、上記構成の液晶表示パネルＬＰＮの動作について、図２及び図３を参照しながら説明する。
【００４４】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向及び第２配向膜ＡＬ２の第２配向処理方向を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００４５】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００４６】
ここでは、第１配向処理方向及び第２配向処理方向は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００４７】
第１配向処理方向及び第２配向処理方向が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００４８】
第１配向処理方向及び第２配向処理方向が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００４９】
図２に示した例では、画素電極ＰＥと左側の主共通電極ＣＡとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと右側の主共通電極ＣＡとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。
【００５０】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００５１】
図４は、図１に示した静電気防止回路１００の構成の一例に対応した等価回路図である。すなわち、静電気防止回路１００は、薄膜トランジスタを含んでいる。図示した例では、静電気防止回路１００は、４つの薄膜トランジスタＴｒ１乃至Ｔｒ４を含んでいる。静電気防止回路１００の一端側において、薄膜トランジスタＴｒ１のゲート電極及びソース電極、及び、薄膜トランジスタＴｒ２のソース電極は互いに接続されている。薄膜トランジスタＴｒ１のドレイン電極は、薄膜トランジスタＴｒ２のゲート電極、薄膜トランジスタＴｒ３のゲート電極、及び、薄膜トランジスタＴｒ４のソース電極に接続されている。薄膜トランジスタＴｒ２のドレイン電極は、薄膜トランジスタＴｒ３のソース電極に接続されている。静電気防止回路１００の他端側において、薄膜トランジスタＴｒ３のドレイン電極、薄膜トランジスタＴｒ４のゲート電極及びドレイン電極は互いに接続されている。
【００５２】
上記静電気防止回路１００において、例えば薄膜トランジスタＴｒ１のゲート電極とソース電極とは画素電極ＰＥと同層に配置されたコンタクト電極により電気的に接続されている。すなわち、薄膜トランジスタＴｒ１のゲート電極はゲート配線Ｇと同層に配置され例えばＡｌＮｄにより形成されている。薄膜トランジスタＴｒ１のソース電極はソース配線と同層に配置され例えばＣｒにより形成されている。コンタクト電極は、薄膜トランジスタＴｒ１のゲート電極上に配置された層間絶縁膜１１、１２に設けられたコンタクトホールにおいてゲート電極と電気的に接続し、ソース電極上に配置された層間絶縁膜１２に設けられたコンタクトホールにおいてソース電極と電気的に接続している。コンタクト電極は画素電極ＰＥと同層に配置され、例えばＩＴＯ等の光透過性の導電材料により形成されている。
【００５３】
上記静電気防止回路１００は、コモン配線ＣＯＭと電気的に接続されている。コモン配線ＣＯＭは他の配線と比較して配線幅が広く容量が大きいためである。
【００５４】
図５に、静電気防止回路１００に設けられたコンタクト電極ＥＢが配置された位置における液晶表示パネルＬＰＮの断面の一構成例（比較例）を示す。コンタクト電極ＥＢは薄膜トランジスタのゲート電極（第１導電体）ＥＧとソース電極（第２導電体）とを電気的に接続し、画素電極ＰＥと同層に配置されている。コンタクト電極ＥＢには、薄膜トランジスタのゲート電極ＥＧからゲート電位が供給される。薄膜トランジスタのゲート電極ＥＧは、ゲート線Ｇと電気的に接続している（あるいは一体に形成されている）。
【００５５】
この比較例の液晶表示パネルＬＰＮを高温多湿（例えば温度が６５℃であって湿度が９３％）の環境において、１０００時間継続して動作させて評価試験を行ったところ、静電気防止回路１００において、腐食が観察される場合があった。さらに、この腐食は、ゲート電位が供給されるコンタクト電極ＥＢの近傍において顕著であった。
【００５６】
これは、ゲート電位が供給されるコンタクト電極ＥＢと、コンタクト電極ＥＢに対向する共通電極ＣＥとの電位差が大きくなり、電気的溶融現象が生じたためと考えられる。なお、本実施形態では、ゲート電位が供給されるコンタクト電極ＥＢと共通電極ＣＥとの電位差は例えば１１．５Ｖである。
【００５７】
電気的溶融現象とは、液晶比抵抗が低くなりアレイ基板ＡＲと対向基板ＣＴとの間で電流が流れる現象である。この電気的溶融現象により導電材料であるＩＴＯが溶融し、シール材ＳＢの外部から吸湿により液晶層ＬＱが汚染され、ＩＴＯが溶融した部分の下層に配置されたＡｌＮｄの電喰やブラックマトリクスＢＭの腐食へと広がったものと考えられる。
【００５８】
図６に、静電気防止回路１００に設けられたコンタクト電極ＥＡが配置された位置における液晶表示パネルＬＰＮの断面の一構成例（比較例）を示す。コンタクト電極ＥＡは薄膜トランジスタのゲート電極ＥＧとソース電極とを電気的に接続し、画素電極ＰＥと同層に配置されている。
【００５９】
さらに、コンタクト電極上に配置された配向膜ＡＬ１の厚さにより、コンタクト電極の腐食の度合いに差があった。図５に示すコンタクト電極ＥＢの下層にはゲート電極ＥＧがコンタクト電極ＥＢの端部を跨って延びている。
【００６０】
一方、コンタクト電極ＥＡの下層には、ゲート電極ＥＧがコンタクト電極ＥＡの端部まで延びておらず、ゲート電極ＥＧの端部はコンタクト電極ＥＡの端部よりも内側に位置している。
【００６１】
従って、コンタクト電極ＥＡの端部はゲート電極ＥＧの端部上に配置された層間絶縁膜１１、１２の傾斜に沿って配置され、コンタクト電極ＥＡの端部近傍にはコンタクト電極ＥＡの厚さに加えてゲート電極ＥＧの厚さ分の段差が生じる。そのため、コンタクト電極ＥＡの端部上には、層間絶縁膜１１、１２の傾斜部分において他の部分よりも厚く溜まった配向膜ＡＬ１が配置される。
【００６２】
これに対しコンタクト電極ＥＢの端部は、層間絶縁膜１１、１２の略平坦な部分の上に配置され、コンタクト電極ＥＢの端部にはコンタクト電極ＥＢの厚さ分の段差が生じるのみである。そのため、コンタクト電極ＥＢの端部上の配向膜ＡＬ１は、コンタクト電極ＥＡ上の配向膜ＡＬ１よりも薄くなる。さらに、コンタクト電極ＥＢの端部が逆テーパー状であると、配向膜ＡＬ１によるカバー状態が悪くなる。
【００６３】
本願発明者らは、コンタクト電極ＥＢの端部のように、上層に配置された配向膜ＡＬ１が薄い部分で腐食がさらに顕著であることを見出した。
【００６４】
そこで、本実施形態では、少なくともゲート電位が供給されるコンタクト電極ＥＢを囲むように配置された突起を設け、コンタクト電極ＥＢの端部上の配向膜ＡＬ１を厚くしている。
【００６５】
図７に、実施形態の液晶表示装置において、コンタクト電極ＥＢを囲むように配置された突起２００の一構成例を示す。  
図８に、実施形態の液晶表示装置において、図７に示す線Ｂ−Ｂにおける液晶表示パネルＬＰＮの断面の一構成例を示す。この例では、コンタクト部ＣＮＴにおいて、コンタクト電極ＥＢが薄膜トランジスタＴｒ１のゲート電極ＥＧと電気的に接続するとともに、ソース電極ＥＳと電気的に接続している。
【００６６】
突起２００は、スイッチング素子ＳＷの半導体層と同層において、コンタクト電極ＥＢを囲むように配置された第１突起２００Ａを備えている。第１突起２００Ａはコンタクト電極ＥＢの端部に沿って、端部の近傍に配置されている。第１突起２００Ａはコンタクト電極ＥＢの下層からコンタクト電極ＥＢの端部よりも外側へ延びたゲート電極上に配置されている。
【００６７】
第１突起２００Ａをコンタクト電極ＥＢの端部に沿って端部近傍に配置することにより、コンタクト電極ＥＢの端部近傍において下地が突出して突起２００が形成される。このような突起２００を設けると、コンタクト電極ＥＢの端部近傍において配向膜ＡＬ１が突起２００に乗り上げ、突起２００によりコンタクト電極ＥＢの端部近傍から他の部分へ流れることが抑制されてコンタクト電極ＥＢの端部上に溜まるため、コンタクト電極ＥＢの端部は十分厚い配向膜ＡＬ１により覆われることとなる。
【００６８】
このように、コンタクト電極ＥＢを囲む突起２００を設けることにより、コンタクト電極ＥＢの端部と共通電極ＣＥとの間に大きな電位差が生じたとしても電気的溶融現象が生じることが抑制される。その結果、本実施形態によれば、高温多湿のような過酷な環境において長時間使用した場合であっても回路の腐食等の劣化が生じることなく、信頼性の高い液晶表示装置を提供することが出来る。
【００６９】
また、本実施形態では突起２００はスイッチング素子ＳＷの半導体層と同層に配置されるため、スイッチング素子ＳＷの半導体層と同時に形成することができ、製造工程を増加させることなく上記効果を得ることが出来る。
【００７０】
図９に、実施形態の液晶表示装置において、図７に示す線Ｂ−Ｂにおける液晶表示パネルＬＰＮの断面の他の構成例を示す。なお、以下の説明において上述の実施形態と同様の構成については同一の符号を付して説明を省略する。
【００７１】
この例では、突起２００は、コンタクト電極ＥＢと同層において、コンタクト電極ＥＢを囲むように配置された第２突起２００Ｂを含む。第２突起２００Ｂはコンタクト電極ＥＢの端部に沿って、端部の近傍に配置されている。第２突起２００Ｂはコンタクト電極ＥＢの下層からコンタクト電極ＥＢの端部よりも外側へ延びたゲート電極上に配置されている。
【００７２】
第２突起２００Ｂをコンタクト電極ＥＢの端部近傍に配置することにより、コンタクト電極ＥＢの端部近傍に突起２００が形成される。ここのような突起２００を設けると、コンタクト電極ＥＢの端部近傍において配向膜ＡＬ１が突起２００に乗り上げ、突起２００によりコンタクト電極ＥＢの端部近傍から他の部分へ流れることが抑制されてコンタクト電極ＥＢの端部上に溜まるため、コンタクト電極ＥＢの端部は十分厚い配向膜ＡＬ１により覆われることとなる。
【００７３】
上記ように、コンタクト電極ＥＢを囲む突起２００を設けることにより、コンタクト電極ＥＢの端部と共通電極ＣＥとの間に大きな電位差が生じたとしても電気的溶融現象が生じることが抑制される。その結果、本実施形態によれば、高温多湿のような過酷な環境において長時間使用した場合であっても回路の腐食等の劣化が生じることなく、信頼性の高い液晶表示装置を提供することが出来る。
【００７４】
また、本実施形態では突起２００はコンタクト電極ＥＢと同層に配置されるため、コンタクト電極ＥＢと同時に形成することができ、製造工程を増加させることなく上記効果を得ることが出来る。
【００７５】
図１０に、実施形態の液晶表示装置において、図７に示す線Ｂ−Ｂにおける液晶表示パネルＬＰＮの断面の他の構成例を示す。なお、以下の説明において上述の実施形態と同様の構成については同一の符号を付して説明を省略する。
【００７６】
この例では、突起２００は、スペーサと同層において、コンタクト電極ＥＢを囲むように配置された第３突起２００Ｃを含む。第３突起２００Ｃはコンタクト電極ＥＢの端部に沿って、端部の近傍に配置されている。
【００７７】
第３突起２００Ｃをコンタクト電極ＥＢの端部近傍に配置することにより、コンタクト電極ＥＢの端部近傍に突起２００が形成される。このような突起２００を設けると、コンタクト電極ＥＢの端部近傍において配向膜ＡＬ１が突起２００に乗り上げ、突起２００によりコンタクト電極ＥＢの端部近傍から他の部分へ流れることが抑制されてコンタクト電極ＥＢの端部上に溜まるため、コンタクト電極ＥＢの端部は十分厚い配向膜ＡＬ１により覆われることとなる。
【００７８】
上記ように、コンタクト電極ＥＢを囲む突起２００を設けることにより、コンタクト電極ＥＢの端部と共通電極ＣＥとの間に大きな電位差が生じたとしても電気的溶融現象が生じることが抑制される。その結果、本実施形態によれば、高温多湿のような過酷な環境において長時間使用した場合であっても回路の腐食等の劣化が生じることなく、信頼性の高い液晶表示装置を提供することが出来る。
【００７９】
また、本実施形態では突起２００はスペーサと同層に配置されるため、スペーサと同時に形成することができ、製造工程を増加させることなく上記効果を得ることが出来る。
【００８０】
また、この例では、樹脂材料により形成されるスペーサと同時に形成すると突起２００の高さを調整することが容易となる。例えば、突起２００とコンタクト電極ＥＢの端部との距離や、コンタクト電極ＥＢの端部に生じる段差の高さ等に応じて露光量を調整することができるため、設計の自由度を増すことが可能となる。
【００８１】
また、突起２００をスペーサと同層に設ける場合にはその高さを調整可能であるので、突起２００をコンタクト電極ＥＢの下層から端部よりも外側へ延びたゲート電極上に配置する必要はない。例えばコンタクト電極ＥＢの端部とその下地となるゲート電極の端部とが略同じ位置にある場合には、突起Ａをコンタクト電極ＥＢの端部およびゲート電極の端部に沿って配置することにより、コンタクト電極ＥＢの端部を十分厚い配向膜ＡＬ１で覆おうことが出来る。
【００８２】
なお、上記実施形態では、静電気防止回路１００のコンタクト電極ＥＢを囲むように突起２００が配置されていたが、突起２００は少なくともコンタクト電極ＥＢの端部からその外側へ延びたゲート電極上に配置されればコンタクト電極ＥＢを囲む必要はない。例えば、コンタクト電極ＥＢの端部に沿って直線状に配置されてもよく、コンタクト電極ＥＢを囲むループの一部が欠落していてもよく、破線状に配置されていてもよい。コンタクト電極ＥＢを囲むように突起２００を配置すると、突起２００で囲まれた領域内に配向膜ＡＬ１を留めることが可能となり、コンタクト電極ＥＢの端部上の配向膜ＡＬ１が流れて薄くなることを抑制することが出来るため、より効果的である。
【００８３】
なお、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡがそれぞれソース配線Ｓの直上に配置されている場合には、主共通電極ＣＡがソース配線Ｓよりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【００８４】
また、主共通電極ＣＡをそれぞれソース配線Ｓの直上に配置することによって、画素電極ＰＥと主共通電極ＣＡとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。
【００８５】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【００８６】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。
【００８７】
本実施形態において、画素ＰＸの構造は、図２に示した例に限定されるものではない。  
共通電極ＣＥは、上記した主共通電極ＣＡの他に、第１方向Ｘに沿って延出した副共通電極（図示せず）を含んでいてもよい。これらの主共通電極ＣＡ及び副共通電極は、一体的あるいは連続的に形成されている。副共通電極は、ゲート配線Ｇの各々と対向している。したがってこの場合には、アクティブエリアＡＣＴにおける共通電極ＣＥのパタンは格子状となる。アクティブエリアＡＣＴにおける共通電極ＣＥのパタンを格子状とすると、共通電極ＣＥの電気抵抗をより小さくすることができる。
【００８８】
なお、本実施形態においては、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられ主共通電極ＣＡと対向する（あるいはソース配線Ｓと対向する）第２主共通電極を備えていても良い。この第２主共通電極は、主共通電極ＣＡと略平行に延出し、しかも、主共通電極ＣＡと同電位である。このような第２主共通電極を設けることにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。
【００８９】
また、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられゲート配線Ｇや補助容量線Ｃと対向する第２副共通電極を備えていても良い。この第２副共通電極は、主共通電極ＣＡと交差する方向に延出し、しかも、主共通電極ＣＡと同電位である。このような第２副共通電極を設けたことにより、ゲート配線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。このような第２主共通電極や第２副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。
【００９０】
以上説明したように、本実施形態によれば、信頼性の高い液晶表示装置を提供することが可能となる。
【００９１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００９２】
例えば、本実施形態は上述の液晶表示装置以外の表示モード、例えばＴＮモード、ＩＰＳモード、ＦＦＳモード、ＯＣＢモード等の液晶表示装置にも適用することが出来る。
【００９３】
また、上述の実施形態において突起２００は複数の層で形成されていてもよい。例えば、スイッチング素子ＳＷの半導体層の同層に配置された第１突起２００Ａと、コンタクト電極ＥＢと同層に配置された第２突起２００Ｂと、スペーサと同層に配置された第３突起２００Ｃとの少なくとも２つを第３方向Ｚにおいて重なるように設けて突起２００を形成してもよい。その場合であっても上述の実施形態と同様の効果を得ることが出来る。
【符号の説明】
【００９４】
ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板（第１基板）、ＣＴ…対向基板（第２基板）、ＬＱ…液晶層、ＡＣＴ…アクティブエリア、ＰＸ…画素、Ｇ…ゲート配線、Ｓ…ソース配線、ＰＥ…画素電極、ＣＥ…共通電極、ＣＡ…主共通電極、ＳＢ…シール材、ＬＭ…液晶分子、ＣＮＴ…コンタクト部、ＥＡ、ＥＢ…コンタクト電極、ＡＬ１…第１配向膜、ＡＬ２…第２配向膜、１０、２０…絶縁基板、１１、１２…層間絶縁膜、１３…平坦化膜、１００…静電気防止回路。２００…突起、２００Ａ…第１突起、２００Ｂ…第２突起、２００Ｃ…第３突起。
【図１】
2013097317.tif 000003
【図２】
2013097317.tif 000004
【図３】
2013097317.tif 000005
【図４】
2013097317.tif 000006
【図５】
2013097317.tif 000007
【図６】
2013097317.tif 000008
【図７】
2013097317.tif 000009
【図８】
2013097317.tif 000010
【図９】
2013097317.tif 000011
【図１０】
2013097317.tif 000012