(57)【要約】【課題】封止体からのアイランドの剥離に起因するワイヤの接合不良の発生を抑制する。【解決手段】半導体装置ＳＤ１００は、封止体ＥＲ１と、一方の面に素子固定領域（チップ固定領域ＣＦＲ２）を有しその反対面が封止体から露出している導電性の素子固定部（アイランドＣＦＰ３）を有する。更に、封止体の側面に露出する第１リードＬ４及び第２リードＬ５と、素子固定領域に固定され、且つ封止体内に配置されている半導体素子（半導体チップＳＣ７）を有する。更に、半導体素子の主面上に絶縁層（例えば第２接着剤ＡＭ１０）を介して固定された導電性の中継板ＲＰ１１を有する。更に、半導体素子の第１電極Ｅ８と第１リードＬ４とを接続する第１ワイヤＷ１２と、半導体素子の第２電極Ｅ９と中継板ＲＰ１１とを接続する第２ワイヤＷ１３と、第２リードＬ５と中継板ＲＰ１１とを接続する第３ワイヤＷ１４を有する。【選択図】図２
2013254891.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性樹脂からなる封止体と、
一方の面に素子固定領域を有し、前記一方の面に対する反対面が前記封止体の実装面より露出している導電性の素子固定部と、
前記封止体の側面より露出する第１リードおよび第２リードと、
前記素子固定領域に固定され、且つ、前記封止体内に配置されている半導体素子と、
前記半導体素子の主面上に形成された第１電極および第２電極と、
前記半導体素子の主面上に、絶縁層を介して固定された導電性の中継板と、
前記第１電極と前記第１リードとを電気的に相互に接続する導電性の第１ワイヤと、
前記第２電極と前記中継板とを電気的に相互に接続する導電性の第２ワイヤと、
前記中継板と前記第２リードとを電気的に相互に接続する導電性の第３ワイヤとを有する半導体装置。
【請求項２】
前記第１リードは、信号の入出力を行う入出力リードである請求項１に記載の半導体装置。
【請求項３】
前記第２リードは、サポートピンである請求項１に記載の半導体装置。
【請求項４】
前記素子固定部は平面視矩形状であり、前記サポートピンは、前記素子固定部の平面視における角部から外方へ延出している請求項３に記載の半導体装置。
【請求項５】
前記サポートピンと前記素子固定部とが一体形成されている請求項３に記載の半導体装置。
【請求項６】
前記第２リードは、信号の入出力を行う入出力リード以外のリードであって、且つ、サポートピンでもないリードである請求項１に記載の半導体装置。
【請求項７】
前記第２ワイヤは、前記第１ワイヤおよび前記第３ワイヤよりも短い請求項１に記載の半導体装置。
【請求項８】
前記中継板には、その表裏を貫通する貫通孔が形成され、
前記貫通孔内の前記半導体素子の主面上に第３電極が形成され、
当該半導体装置は、前記第３電極と前記中継板とを電気的に相互に接続する導電性の第４ワイヤを更に有する請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、リードフレームを有する半導体装置に関する。
【背景技術】
【０００２】
アイランドと、アイランドに搭載された半導体チップと、を有し、アイランドの裏面が封止体から露出している構造の半導体装置がある。この半導体装置においては、アイランドと外部との電気的接続を行うために、チップの電極とアイランドとをワイヤボンディングにより電気的に接続する場合がある（特許文献１、２参照）。
【０００３】
特許文献３には、ＢＧＡ構造の半導体装置が記載されている。この半導体装置は、チップ上の中心部領域に設けられたグランド用又は電源用の中央部電極パッドと、絶縁層を介してチップ上に設けられたグランド用又は電源用の導体プレートと、を有している。更にこの半導体装置においては、絶縁層および導体プレートに設けられる開口部を通してチップの中心部電極パッドと導体プレートとがワイヤボンディング接続され、導体プレートに設けられた引きだし部が配線基板の電源配線パッドに接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２５３７３２号公報
【特許文献２】特開２００２−１３４６７７号公報
【特許文献３】特開２００８−２４３９１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
アイランドが露出している構造の半導体装置は、封止体とアイランドとの密着性が悪く、封止体からのアイランドの剥離が発生しやすい。アイランドの剥離が発生した場合、アイランドとワイヤとの接合箇所が剥れてしまう可能性がある。アイランドとワイヤとの接合箇所が剥れた場合、半導体装置が所望の特性を満たすことができなくなってしまう。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、半導体装置は、半導体素子の主面に絶縁層を介して固定された導電性の中継板を有している。半導体素子の電極と中継板とがワイヤボンディングされ、且つ、中継板とリードとがワイヤボンディングされている。
【発明の効果】
【０００７】
前記一実施の形態によれば、アイランドの剥離に起因するワイヤの接合不良の発生を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体装置の模式図である。
【図２】図１（ｂ）のＢ−Ｂ線に沿った模式的な断面図である。
【図３】第２の実施形態に係る半導体装置の模式的な平面図である。
【図４】第２の実施形態に係る半導体装置を実装基板に実装した状態を示す模式的な断面図である。
【図５】第３の実施形態に係る半導体装置の模式的な平面図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００１０】
〔第１の実施形態〕
図１及び図２は第１の実施形態に係る半導体装置ＳＤ１００の模式図である。このうち図１（ａ）は図１（ｂ）Ａ−Ａ線に沿った断面図、図１（ｂ）は平面図、図２は図１（ｂ）のＢ−Ｂ線に沿った断面図である。なお、図１（ｂ）においては、封止体ＥＲ１を透視させて、封止体ＥＲ１内の構造を示している。
【００１１】
半導体装置ＳＤ１００は、封止体ＥＲ１と、素子固定部（アイランドＣＦＰ３）と、半導体素子（半導体チップＳＣ７）と、第１リードＬ４と、第２リードＬ５と、中継板ＲＰ１１と、第１ワイヤＷ１２と、第２ワイヤＷ１３と、第３ワイヤＷ１４と、を有する。封止体ＥＲ１は、絶縁性樹脂からなる封止樹脂である。アイランドＣＦＰ３は、その一方の面に素子固定領域（チップ固定領域ＣＦＲ２）を有している。アイランドＣＦＰ３の一方の面に対する反対面は、封止体ＥＲ１の実装面ＩＳ１７より露出している。第１リードＬ４及び第２リードＬ５は、それぞれ封止体ＥＲ１の側面ＳＳ１８より露出している。半導体チップＳＣ７は、チップ固定領域ＣＦＲ２に固定され、且つ、封止体ＥＲ１内に配置されている。半導体チップＳＣ７の主面ＭＳ１６には、第１電極Ｅ８及び第２電極Ｅ９が形成されている。中継板ＲＰ１１は、導電性のものである。中継板ＲＰ１１は、絶縁層（例えば第２接着剤ＡＭ１０）を介して、半導体素子の主面ＭＳ１６上に固定されている。第１ワイヤＷ１２、第２ワイヤＷ１３および第３ワイヤＷ１４は、それぞれ導電性のものである。第１ワイヤＷ１２は、第１電極Ｅ８と第１リードＬ４とを電気的に相互に接続している。第２ワイヤＷ１３は、第２電極Ｅ９と中継板ＲＰ１１とを電気的に相互に接続している。第３ワイヤＷ１４は、中継板ＲＰ１１と第２リードＬ５とを電気的に相互に接続している。以下、詳細に説明する。
【００１２】
封止体ＥＲ１及びアイランドＣＦＰ３は、例えば、それぞれ平面視における外形形状が矩形状に形成されている。例えば、平面視において、封止体ＥＲ１の各辺とアイランドＣＦＰ３の各辺とが互いに平行に配置されている。
【００１３】
アイランドＣＦＰ３は、平面視における封止体ＥＲ１の中央部に配置されている。アイランドＣＦＰ３の一方の面は、封止体ＥＲ１に覆われている。アイランドＣＦＰ３の一方の面に対する反対面は、封止体ＥＲ１の実装面ＩＳ１７より露出している。
【００１４】
第１リードＬ４とアイランドＣＦＰ３とは相互に別体に形成されている。第１リードＬ４は、その基端側部分が封止体ＥＲ１内に埋設され、残りの部分（先端側部分）が封止体ＥＲ１の側面ＳＳ１８より外方（つまり側方）に突出している。第１リードＬ４の基端側部分は、下面及び上面の双方が、封止体ＥＲ１により覆われている。半導体装置ＳＤ１００は、複数の第１リードＬ４を有している。封止体ＥＲ１の平面視における４つの辺の各々から、複数ずつの第１リードＬ４が突出している。第１リードＬ４は、例えば、信号の入出力を行う入出力リードである。第１リードＬ４は、例えば、その基端側部分が水平となり、先端側部分が傾斜するガルウイング形状に形成されている。なお、第１リードＬ４において、実装基板に対する接続端子となる最先端部は、例えば、水平となっている。
【００１５】
第２リードＬ５は、例えば、複数のサポートピンＳＰ１５のうちの１つ以上のサポートピンＳＰ１５である。サポートピンＳＰ１５は、アイランドＣＦＰ３と一体形成されている。サポートピンＳＰ１５は、封止体ＥＲ１内に埋設されている。ただし、サポートピンＳＰ１５の先端面は、封止体ＥＲ１の側面ＳＳ１８に露出している。サポートピンＳＰ１５は、下面及び上面の双方が、封止体ＥＲ１により覆われている。半導体装置ＳＤ１００は、例えば４つのサポートピンＳＰ１５を有している。サポートピンＳＰ１５の基端部は、例えば、平面視におけるアイランドＣＦＰ３の角部に接続されている。各サポートピンＳＰ１５は、アイランドＣＦＰ３の平面視における４つの角部からそれぞれ外方へ延出している。サポートピンＳＰ１５の先端面は、例えば、平面視における封止体ＥＲ１の角部において、封止体ＥＲ１の側面に露出している。サポートピンＳＰ１５は、例えば、その基端側部分が傾斜し、先端側部分が水平となるガルウイング形状に形成されている。
【００１６】
アイランドＣＦＰ３、第１リードＬ４及び第２リードＬ５は、互いに同一材料からなる。この材料としては、銅または銅合金などが挙げられる。
【００１７】
半導体チップＳＣ７は、素子形成領域と素子分離膜とが形成された半導体基板と、半導体基板上に形成されたＭＯＳトランジスタと、を有する。素子形成領域には、ゲート絶縁膜と、ゲート電極と、ソース及びドレインのエクステンション領域と、ソース及びドレインとなる不純物領域と、が形成され、ゲート電極の側壁にはサイドウォールが形成されている。これらにより、ＭＯＳトランジスタが構成されている。半導体チップＳＣ７は、更に、素子分離膜上及びＭＯＳトランジスタ上に形成された多層配線層を有する。最上層の配線層には、電極パッド（上記第１電極Ｅ８及び第２電極Ｅ９）が形成されている。多層配線層上には、保護絶縁膜（パッシベーション膜）が形成されている。保護絶縁膜には、電極パッド上に位置する開口が形成されている。本実施形態の場合、電極パッド（第１電極Ｅ８及び第２電極Ｅ９）は、半導体チップＳＣ７の主面ＭＳ１６の周縁部に沿って配列されている。
【００１８】
半導体チップＳＣ７は、アイランドＣＦＰ３の一方の面（図１（ａ）、図２の上面）に形成されたチップ固定領域ＣＦＲ２に対し、第１接着剤ＡＭ６を介して接着固定されている。第１接着剤ＡＭ６の材質は、導電性、非導電性を問わず、半導体装置ＳＤ１００が要求される特性を満たすことができるような材質を選定する。第１接着剤ＡＭ６としては、例えば、Ａｇペーストを用いることができる。半導体チップＳＣ７は、例えば、平面視における外形形状が矩形状に形成されている。例えば、平面視において、半導体チップＳＣ７の各辺とアイランドＣＦＰ３の各辺とが互いに平行に配置されている。
【００１９】
中継板ＲＰ１１は、少なくとも上面側（半導体チップＳＣ７とは反対側を向く面）が導電性の板状の部材である。中継板ＲＰ１１は、絶縁性の第２接着剤ＡＭ１０を介して、半導体チップＳＣ７の主面ＭＳ１６上に固定されている。このため、半導体チップＳＣ７の主面ＭＳ１６と中継板ＲＰ１１とは、互いに絶縁されている。第２接着剤ＡＭ１０としては、例えば、絶縁ペーストを用いることができる。中継板ＲＰ１１は、例えば、その平面形状が矩形状に形成されている。例えば、平面視において、中継板ＲＰ１１の各辺と半導体チップＳＣ７の各辺とが互いに平行に配置されている。また、中継板ＲＰ１１は、半導体チップＳＣ７の主面ＭＳ１６の中央部に配置されており、中継板ＲＰ１１の各辺と半導体チップＳＣ７の各辺とは互いに離間している。
【００２０】
中継板ＲＰ１１は、半導体チップＳＣ７の電極パッドを覆い隠さない程度の大きさに形成されている。例えば、中継板ＲＰ１１の一辺の長さは、半導体チップＳＣ７の一辺の長さよりも０．５ｍｍ〜１．０ｍｍ程度小さいことが挙げられる。中継板ＲＰ１１の厚さは、その材質により適宜設定することができる。中継板ＲＰ１１として金属箔により構成する場合、中継板ＲＰ１１の厚さは、例えば、０．０１ｍｍ以上〜０．０５ｍｍ以下程度とすることができる。また、中継板ＲＰ１１が金属片の場合、中継板ＲＰ１１の厚さは、例えば、０．０５ｍｍ以上〜０．２ｍｍ以下程度とすることができる。また、シリコン基板上に配線層を形成することにより中継板ＲＰ１１を構成する場合、中継板ＲＰ１１の厚さは、例えば、０．０５ｍｍ以上〜０．４ｍｍ以下程度とすることができる。また、プリプレグ材料に配線層を積層形成することにより中継板ＲＰ１１を構成する場合、中継板ＲＰ１１の厚さは、例えば、０．０５ｍｍ以上〜０．４ｍｍ以下程度とすることができる。
【００２１】
半導体装置ＳＤ１００は、例えば、複数の第１リードＬ４を有している。複数の第１リードＬ４と複数の第１電極Ｅ８とが１対１で対応しており、互いに対応する第１リードＬ４と第１電極Ｅ８とが、それぞれ第１ワイヤＷ１２を介して相互に電気的に接続されている。
【００２２】
半導体チップＳＣ７は、例えば、複数の第２電極Ｅ９を有している。各第２電極Ｅ９は、第２ワイヤＷ１３を介して、中継板ＲＰ１１における半導体チップＳＣ７側とは反対側の面（図１（ａ）の上面）に対して電気的に接続されている。なお、第２電極Ｅ９の数は１つでも良い。
【００２３】
第２リードＬ５は、半導体装置ＳＤ１００の４つのサポートピンＳＰ１５のうち、１つ又は複数のサポートピンＳＰ１５である。この１つ又は複数のサポートピンＳＰ１５は、中継板ＲＰ１１における半導体チップＳＣ７側とは反対側の面（図１（ａ）の上面）に対して、第３ワイヤＷ１４を介して電気的に接続されている。
【００２４】
以上により、半導体チップＳＣ７の第２電極Ｅ９は、第２ワイヤＷ１３、中継板ＲＰ１１、第３ワイヤＷ１４及びサポートピンＳＰ１５をこの順に経由して、アイランドＣＦＰ３に対して電気的に接続されている。
【００２５】
なお、第２ワイヤＷ１３は、第１ワイヤＷ１２よりも短く、且つ、第３ワイヤＷ１４よりも短い。
【００２６】
ここで、半導体チップＳＣ７を実装基板（図示略）に実装することにより、アイランドＣＦＰ３は、例えば、グランド電位に接続することができる。この場合、第２電極Ｅ９をグランド電位に接続することができる。または、アイランドＣＦＰ３は、電源に接続することができる。この場合、第２電極Ｅ９を電源に接続することができる。
これらの場合、第２電極Ｅ９を共通電位にし、半導体チップＳＣ７の電位が安定する効果が得られる。
なお、これらの例に限らず、アイランドＣＦＰ３にて信号の入出力を行うことも可能である。すなわち第２電極Ｅ９により信号を入出力することも可能である。
【００２７】
次に、本実施形態に係る半導体装置ＳＤ１００を製造する方法について説明する。
【００２８】
先ず、たとえば以下の手順により半導体チップＳＣ７を作製する。
先ず、半導体基板に素子分離膜を形成する。これにより、素子形成領域が分離される。素子分離膜は、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次に、半導体基板において素子形成領域に位置する部分に、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
【００２９】
次に、半導体基板において素子形成領域に位置する部分に、ソース及びドレインのエクステンション領域を形成する。次にゲート電極の側壁にサイドウォールを形成する。次に、半導体基板において素子形成領域に位置する部分に、ソース及びドレインとなる不純物領域を形成する。このようにして、半導体基板上にＭＯＳトランジスタが形成される。
【００３０】
次に、素子分離膜上及びＭＯＳトランジスタ上に、多層配線層を形成する。最上層の配線層には、電極パッドが形成される。次に、多層配線層上に、保護絶縁膜（パッシベーション膜）を形成する。保護絶縁膜には、電極パッド上に位置する開口が形成される。
【００３１】
その後、ウェハを個片化することにより、半導体チップＳＣ７が得られる。
【００３２】
一方、アイランドＣＦＰ３と、第１リードＬ４と、サポートピンＳＰ１５と、を有するリードフレームを準備する。
【００３３】
次に、アイランドＣＦＰ３のチップ固定領域ＣＦＲ２に対して、例えばＡｇペーストなどの接着剤を用いて半導体チップＳＣ７を接着固定する。
【００３４】
次に、半導体チップＳＣ７の主面ＭＳ１６に対して、絶縁性の接着剤（例えば、絶縁ペースト）を用いて中継板ＲＰ１１を接着固定する。
【００３５】
次に、半導体チップＳＣ７の主面ＭＳ１６における任意の電極パッドである第２電極Ｅ９と中継板ＲＰ１１とを第２ワイヤＷ１３を介してワイヤボンディングする。また、半導体チップＳＣ７の主面ＭＳ１６における他の任意の電極パッドである第１電極Ｅ８と第１リードＬ４とを第１ワイヤＷ１２を介してワイヤボンディングする。また、中継板ＲＰ１１と第２リードＬ５としてのサポートピンＳＰ１５とを第３ワイヤＷ１４を介してワイヤボンディングする。中継板ＲＰ１１とサポートピンＳＰ１５との接続は、所望の特性を得ることができるように１箇所あるいは２箇所以上で行う。
【００３６】
次に、封止体ＥＲ１によりアイランドＣＦＰ３を片面封止する。すなわち、アイランドＣＦＰ３の一方の面（図１（ａ）の上面）に絶縁性樹脂からなる封止体ＥＲ１を形成する。封止体ＥＲ１は、該封止体ＥＲ１内に半導体チップＳＣ７、中継板ＲＰ１１、第１ワイヤＷ１２、第２ワイヤＷ１３、第３ワイヤＷ１４及びサポートピンＳＰ１５が埋設され、且つ、封止体ＥＲ１内に第１リードＬ４の基端側部分が埋設されるように形成する。
【００３７】
次に、例えばプレス加工によってサポートピンＳＰ１５において封止体ＥＲ１から露出している部分を切断分離する。
【００３８】
以上により、半導体装置ＳＤ１００が得られる。
【００３９】
ここで、一般に、半導体装置を実装基板上に実装する際には、封止体が熱収縮することによって、アイランドに応力が作用する。この応力は、アイランドの周縁部ほど大きい。アイランドは、片面のみが封止体により封止され、その反対面が封止体から露出している。このため、半導体装置を実装基板上に実装する際の応力により、アイランドが封止体から剥離する可能性がある。
特許文献１、２のように、アイランドと半導体チップ上の電極とをワイヤを介して電気的に接続する構成の場合、アイランド上のワイヤ接続される箇所にはＡｇめっきなどの処理が施されている。このため、アイランド上のワイヤ接続される箇所と封止体との密着力が低いので、封止体からのアイランドの剥離を促進してしまう。
また、アイランドの周縁部においては、アイランドと封止体との界面から水分が浸入しやすいため、半導体装置を実装基板上に実装する際に封止体からのアイランドの剥離が発生しやすい。
封止体からのアイランドの剥離が成長し、ワイヤボンディング接合部まで拡大すると、その接合部を破壊してしまい、ワイヤとアイランドとの電気的な接続がなされず、所望の特性を実現することができなくなってしまう。
【００４０】
これに対し、本実施形態では、半導体チップＳＣ７上の電極パッドからアイランドＣＦＰ３へ直接的にワイヤボンディングを行うのではなく、半導体チップＳＣ７上に設けた中継板ＲＰ１１を介してアイランドＣＦＰ３に電気的に接続する。このため、アイランドＣＦＰ３にＡｇ膜をめっきにより形成する必要がないので、封止体ＥＲ１からのアイランドＣＦＰ３の剥離を抑制できる。しかも、アイランドＣＦＰ３上にワイヤボンディングを行う必要がないので、仮に封止体ＥＲ１からのアイランドＣＦＰ３の剥離が発生したとしても、アイランドＣＦＰ３と半導体チップＳＣ７上の電極パッドとの電気的な接続を維持することができる。
【００４１】
なお、サポートピンＳＰ１５及び第１リードＬ４は、それぞれ表側だけでなく裏側の面も封止体ＥＲ１に覆われている。このため、サポートピンＳＰ１５及び第１リードＬ４は、アイランドＣＦＰ３と比べて封止体ＥＲ１から剥離しにくい。このことからも、アイランドＣＦＰ３と半導体チップＳＣ７上の電極パッドとの電気的な接続を維持しやすい。
【００４２】
なお、第１の実施形態に係る半導体装置ＳＤ１００は、第１リードＬ４、サポートピンＳＰ１５及びアイランドＣＦＰ３の表裏の面に、Ｐｄの膜がめっきにより形成されたものであっても良い。
【００４３】
以上のような第１の実施形態によれば、半導体装置ＳＤ１００は、半導体チップＳＣ７の主面ＭＳ１６に固定された導電性の中継板ＲＰ１１を有している。更に、半導体チップＳＣ７の第２電極Ｅ９と中継板ＲＰ１１とがワイヤボンディングされ、且つ、中継板ＲＰ１１と第２リードＬ５としてのサポートピンＳＰ１５とが第３ワイヤＷ１４を介してワイヤボンディングされている。これにより、アイランドＣＦＰ３の剥離に起因する第３ワイヤＷ１４の接続不良が発生しない構成とすることができる。よって、第２電極Ｅ９とアイランドＣＦＰ３との電気的な接続を維持することができる。
【００４４】
また、第１リードＬ４は、信号の入出力を行う入出力リードである。換言すれば、第３ワイヤＷ１４を介して中継板ＲＰ１１と接続される第２リードＬ５としては、入出力リード以外のリードを用いることができる。より具体的には、サポートピンＳＰ１５を第２リードＬ５として活用することができる。サポートピンＳＰ１５は、アイランドＣＦＰ３と一体形成されているので、第３ワイヤＷ１４を介して中継板ＲＰ１１をサポートピンＳＰ１５に対して接続することにより、中継板ＲＰ１１をアイランドＣＦＰ３に対して接続することができる。
【００４５】
なお、特許文献３の技術は、リードフレームを用いている技術ではないため、そもそもアイランドの剥離の問題が無い。したがって、同文献の技術は、アイランドと樹脂との間の密着性向上を図るためのものではない。
【００４６】
〔第２の実施形態〕
図３は第２の実施形態に係る半導体装置ＳＤ２００の模式的な平面図である。図３においては、封止体ＥＲ１を透視させて、封止体ＥＲ１内の構造を示している。
本実施形態に係る半導体装置ＳＤ２００は、以下に説明する点でのみ、上記の第１の実施形態に係る半導体装置ＳＤ１００と相違し、その他の点では、半導体装置ＳＤ１００と同様に構成されている。
【００４７】
上記の第１の実施形態では、第２リードＬ５がサポートピンＳＰ１５である例を説明した。これに対し、本実施形態では、第２リードＬ５は、信号の入出力を行う入出力リード以外のリードであって、且つ、サポートピンＳＰ１５でもないリード（図３のリードＬ１８）である。リードＬ１８は、第３ワイヤＷ２２を介して中継板ＲＰ１１に対してワイヤボンディングされることによって、中継板ＲＰ１１に対して電気的に接続されている。
【００４８】
図４は半導体装置ＳＤ２００を実装基板ＭＢ２５０に実装した状態を示す模式的な断面図である。例えば図４に示すように、リードＬ１８は、実装基板ＭＢ２５０の配線ＩＣ２５１に対して接続される。配線ＩＣ２５１は、例えば、グランド電位となっている。このような実装構造とすることにより、半導体チップＳＣ７の電位を安定化することができる。すなわち、実装基板ＭＢ２５０におけるレイアウト上の制約などからアイランドＣＰＦ３を実装基板ＭＢ２５０のグランド電位に接続できないような場合に、半導体チップＳＣ７の電極Ｅ９を、中継板ＲＰ１１を介して、実装基板ＭＢ２５０のグランド電位に接続するといったことが可能となる。
【００４９】
以上のような第２の実施形態によれば、第１の実施形態と同様の効果が得られる。また、例えば、リードＬ１８を実装基板ＭＢ２５０側のグランド電位に接続することによって、半導体チップＳＣ７の電位を安定化することができる。
【００５０】
〔第３の実施形態〕
図５は第３の実施形態に係る半導体装置ＳＤ３００の模式的な平面図である。
本実施形態に係る半導体装置ＳＤ３００は、以下に説明する点でのみ、上記の第１の実施形態に係る半導体装置ＳＤ１００と相違し、その他の点では、半導体装置ＳＤ１００と同様に構成されている。
【００５１】
本実施形態の場合、中継板ＲＰ１１には、その表裏を貫通する貫通孔ＰＨ１９が形成されている。すなわち中継板ＲＰ１１は、平面視においてリング状の形状をなしている。半導体チップＳＣ７は、貫通孔ＰＨ１９内に位置する第３電極Ｅ２０を有している。すなわち、貫通孔ＰＨ１９内の半導体チップＳＣ７の主面ＭＳ１６上に第３電極Ｅ２０が形成されている。半導体チップＳＣ７は、例えば、複数の第３電極Ｅ２０を有している。半導体装置ＳＤ３００は、更に、各第３電極Ｅ２０と中継板ＲＰ１１とをそれぞれ電気的に相互に接続する導電性の第４ワイヤＷ２１を有している。
【００５２】
以上により、半導体チップＳＣ７の第３電極Ｅ２０は、第４ワイヤＷ２１、中継板ＲＰ１１、第３ワイヤＷ１４及びサポートピンＳＰ１５をこの順に経由して、アイランドＣＦＰ３に対して電気的に接続されている。
【００５３】
第３の実施形態によれば、第１の実施形態と同様の効果が得られる。更に、第３の実施形態によれば、半導体チップＳＣ７の主面ＭＳ１６の中央部に電極パッド（第３電極Ｅ２０）が配置されている場合に、この電極パッドを、第４ワイヤＷ２１、中継板ＲＰ１１、第３ワイヤＷ１４及びサポートピンＳＰ１５をこの順に介してアイランドＣＦＰ３に対して電気的に接続することができる。
【００５４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００５５】
ＥＲ１ 封止体
ＣＦＲ２ チップ固定領域
ＣＦＰ３ チップ固定部
Ｌ４ 第１リード
Ｌ５ 第２リード
ＡＭ６ 第１接着剤
ＳＣ７ 半導体チップ
Ｅ８ 第１電極
Ｅ９ 第２電極
ＡＭ１０ 第２接着剤
ＲＰ１１ 中継板
Ｗ１２ 第１ワイヤ
Ｗ１３ 第２ワイヤ
Ｗ１４ 第３ワイヤ
ＳＰ１５ サポートピン
ＭＳ１６ 主面
ＳＳ１８ 側面
ＩＣ２５１ 配線
ＩＳ１７ 実装面
Ｌ１８ リード
ＭＢ２５０ 実装基板
ＰＨ１９ 貫通孔
Ｅ２０ 第３電極
Ｗ２１ 第４ワイヤ
Ｗ２２ 第３ワイヤ
ＳＤ１００ 半導体装置
ＳＤ２００ 半導体装置
ＳＤ３００ 半導体装置
【図１】
2013254891.tif 000003
【図２】
2013254891.tif 000004
【図３】
2013254891.tif 000005
【図４】
2013254891.tif 000006
【図５】
2013254891.tif 000007