(57)【要約】【課題】ＥＳＤに起因した破壊を防止することが可能であり且つ高精度化を図ることが可能なセンサ装置を提供する。【解決手段】センサ装置は、検出対象の物理量に応じた出力電圧を発生するセンサ部１１および第１のＥＳＤ保護回路１２を有するセンサ素子１と、センサ部１１の出力電圧を信号処理する信号処理回路２１および第２のＥＳＤ保護回路２２を有するＩＣ素子２とを備えている。センサ装置は、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えている。【選択図】図１
2013124879.tif 000002
【特許請求の範囲】
【請求項１】
検出対象の物理量に応じたアナログの出力電圧を発生するセンサ部および第１のＥＳＤ保護回路を有するセンサ素子と、前記出力電圧を信号処理する信号処理回路および第２のＥＳＤ保護回路を有するＩＣ素子とを備えたセンサ装置であって、前記第１のＥＳＤ保護回路および前記第２のＥＳＤ保護回路に起因して前記センサ部に流れるリーク電流と前記センサ部のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段を備えることを特徴とするセンサ装置。
【請求項２】
前記第１のＥＳＤ保護回路は、前記センサ素子の高電位側の出力端と第１の電源電圧ラインとの間に前記出力端側をアノード側として接続された第１のダイオードと、前記センサ素子の前記出力端と第１のグラウンドラインとの間に前記出力端側をカソード側として接続された第２のダイオードとからなり、前記第２のＥＳＤ保護回路は、前記センサ素子の前記出力端に接続される前記ＩＣ素子の入力端と第２の電源電圧ラインとの間に前記入力端側をアノード側として接続された第３のダイオードと、前記入力端と第２のグラウンドラインとの間に前記入力端側をカソード側として接続された第４のダイオードとからなることを特徴とする請求項１記載のセンサ装置。
【請求項３】
前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第１のアナログスイッチと、前記出力端と前記第１のグラウンドラインとの間もしくは前記入力端と前記第２のグラウンドラインとの間に設けられた第２のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記ＩＣ素子に設けられ前記第１のアナログスイッチおよび前記第２のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオンされた状態での第１の入力電圧を前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第１演算部と、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフされた状態での第２の入力電圧から前記リーク電流値と前記インピーダンスとの積を減算した値を求める第２演算部とを備えることを特徴とする請求項２記載のセンサ装置。
【請求項４】
前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられたアナログスイッチと、前記出力端と前記第１のグラウンドラインとの間もしくは前記入力端と前記第２のグラウンドラインとの間に設けられたリーク電流検出用抵抗と、前記ＩＣ素子に設けられ前記アナログスイッチを制御する機能を有する制御部と、前記制御部により前記アナログスイッチがオフされた状態での第１の入力電圧を前記抵抗の抵抗値により除することでリーク電流値を求める第１演算部と、前記制御部により前記第１のアナログスイッチがオンされた状態での第２の入力電圧から前記リーク電流値と前記インピーダンスとの積を減算した値を求める第２演算部とを備えることを特徴とする請求項２記載のセンサ装置。
【請求項５】
前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第１のアナログスイッチと、前記出力端と前記第１のグラウンドラインとの間もしくは前記入力端と前記第２のグラウンドラインとの間に設けられた第２のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記第１の電源電圧ラインと前記出力端との間もしくは前記第２の電源電圧ラインと前記入力端との間に設けられた電流源と第３のアナログスイッチの直列回路と、前記ＩＣ素子に設けられ前記第１のアナログスイッチ、前記第２のアナログスイッチおよび前記第３のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオン且つ前記第３のアナログスイッチがオンされた状態での第１の入力電圧を前記電流源の電流値により除することで前記リーク電流検出用抵抗の抵抗値を求め、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフ且つ前記第３のアナログスイッチがオンされた状態での第２の入力電圧を前記電流源の電流値により除することで前記インピーダンスを求める予備演算部と、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオン且つ前記第３のアナログスイッチがオフされた状態での第３の入力電圧を前記予備演算部で求めた前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第１演算部と、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフ且つ前記第３のアナログスイッチがオフされた状態での第４の入力電圧から前記リーク電流値と前記予備演算部で求めた前記インピーダンスとの積を減算した値を求める第２演算部とを備えることを特徴とする請求項２記載のセンサ装置。
【請求項６】
前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第１のアナログスイッチと、前記出力端と前記第１のグラウンドラインとの間もしくは前記入力端と前記第２のグラウンドラインとの間に設けられた第２のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記第１の電源電圧ラインと前記出力端との間に設けられた可変電流源と第３のアナログスイッチの直列回路と、前記ＩＣ素子に設けられ前記第１のアナログスイッチ、前記第２のアナログスイッチ、前記第３のアナログスイッチおよび前記可変電流源を制御する機能を有する制御部と、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフ且つ前記第３のアナログスイッチがオンで、前記可変電流源が第１の電流値に制御された状態での第１の入力電圧と前記可変電流源が第２の電流値に制御された状態での第２の入力電圧との差分を、前記第１の電流値と前記第２の電流値との差分で除することで前記センサ部のインピーダンスを求め、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオン且つ前記第３のアナログスイッチがオンで、前記可変電流源が第３の電流値に制御された状態での第３の入力電圧を前記第３の電流値により除することで前記リーク電流検出用抵抗の抵抗値を求める予備演算部と、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオン且つ前記第３のアナログスイッチがオフされた状態での第４の入力電圧を前記予備演算部で求めた前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第１演算部と、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフ且つ前記第３のアナログスイッチがオフされた状態での第５の入力電圧から前記リーク電流値と前記予備演算部で求めた前記インピーダンスとの積を減算した値を求める第２演算部とを備えることを特徴とする請求項２記載のセンサ装置。
【請求項７】
前記センサ素子が、前記センサ部を複数備えたものであり、前記オフセットキャンセル手段は、前記センサ素子に設けられてなり前記センサ部と同構成のダミーセンサ部と、前記ダミーセンサ部と前記出力端との間に設けられた第１のアナログスイッチと、前記各センサ部それぞれと前記出力端との間に設けられた複数の第２のアナログスイッチと、前記ＩＣ素子に設けられ前記第１のアナログスイッチおよび前記各第２のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第１のアナログスイッチがオフ且つ１つの前記第２のアナログスイッチがオンされた状態での第１の入力電圧から、前記第１のアナログスイッチをオン且つ前記１つの前記第２のアナログスイッチがオンされた状態での第２の入力電圧を減算した値に２を乗じることで前記オフセット電圧を求める第１演算部と、前記第１の入力電圧から前記オフセット電圧を減算した値を求める第２演算部とを備えることを特徴とする請求項２記載のセンサ装置。
【請求項８】
前記センサ素子が、複数のセンサ部と、前記各センサ部それぞれと前記出力端との間に設けられた複数のアナログスイッチとを備えたものであり、前記オフセットキャンセル手段は、前記ＩＣ素子に設けられ前記各アナログスイッチを制御する機能を有する制御部と、前記制御部により１つの前記第１のアナログスイッチがオン且つ他の１つの前記第１のアナログスイッチがオフされた状態での第１の入力電圧と当該１つの前記第１のアナログスイッチがオン且つ当該他の１つの前記第１のアナログスイッチがオフされた状態での第２の入力電圧との差分に２を乗じることで前記オフセット電圧を求める第１演算部と、前記第２の入力電圧から前記オフセット電圧を減算した値を求める第２演算部とを備えることを特徴とする請求項２記載のセンサ装置。
【請求項９】
前記センサ素子が、複数のセンサ部と、前記各センサ部それぞれと前記出力端との間に設けられた複数のアナログスイッチとを備えたものであり、前記オフセットキャンセル手段は、前記ＩＣ素子に設けられ前記各アナログスイッチを制御する機能を有する制御部と、前記制御部によりランダムの選択された２つの前記アナログスイッチのうちの一方がオン且つ他方がオフされた状態での第１の入力電圧から、前記制御部によりランダムに選択された２つの前記アナログスイッチの両方がオンされた状態での第２の入力電圧を累算して累算回数で除した平均値を減算した値に２を乗じることで前記オフセット電圧を求める第１演算部と、前記第１の入力電圧から前記オフセット電圧を減算した値を求める第２演算部とを備えることを特徴とする請求項２記載のセンサ装置。
【請求項１０】
前記オフセットキャンセル手段は、前記センサ素子に設けられて前記センサ部と同構成を有し前記センサ部に逆並列に接続されたダミーセンサ部と、前記ダミーセンサ部と前記出力端との間に設けられたアナログスイッチと、前記ＩＣ素子に設けられ前記アナログスイッチを制御する機能を有する制御部と、前記制御部により前記アナログスイッチがオフされた状態での第１の入力電圧から、前記制御部により前記第１のアナログスイッチがオンされた状態での第２の入力電圧に２を乗じた値を減算した値を求める演算部とを備えることを特徴とする請求項２記載のセンサ装置。
【請求項１１】
前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第１のアナログスイッチと、前記出力端と前記第１のグラウンドラインとの間に設けられた第１のダミーセンサ部と第２のアナログスイッチと第２のダミーセンサ部との直列回路と、前記第２のアナログスイッチと前記第２のダミーセンサ部との直列回路に並列接続された第３のアナログスイッチと、前記ＩＣ素子に設けられ前記第１のアナログスイッチ、前記第２のアナログスイッチおよび前記第２のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオン且つ前記第３のアナログスイッチがオフされた状態での第１の入力電圧を２で除することでオフセット電圧を求める第１演算部と、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフ且つ前記第３のアナログスイッチがオフされた状態での第２の入力電圧から前記オフセット電圧を減算した値を求める第２演算部とを備え、前記第１のダミーセンサ部および前記第２のダミーセンサ部の各々は、前記センサ素子に設けられて前記センサ部と同構成を有し、前記第１のダミーセンサ部と前記第２のダミーセンサ部とは逆直列に接続されていることを特徴とする請求項２記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ装置に関するものである。
【背景技術】
【０００２】
従来から、赤外線センサと、赤外線センサの出力信号を信号処理するＩＣ素子と、赤外線センサおよびＩＣ素子が収納されたパッケージとを備えた赤外線センサモジュールが提案されている（例えば、特許文献１）。特許文献１に記載された赤外線センサは、マイクロマシニング技術を利用して形成された赤外線アレイセンサである。そして、この赤外線センサは、熱型赤外線検出部と画素選択用スイッチング素子であるＭＯＳトランジスタとを有する複数の画素部が、シリコン基板からなるベース基板の一表面側において２次元アレイ状に配列されている。また、特許文献１には、熱型赤外線検出部の感温部を、サーモパイル、抵抗ボロメータ、焦電体薄膜などにより構成できることが記載されている。なお、特許文献１には、赤外線センサに関して、赤外線アレイセンサに限らず、少なくとも１つの感温部を備えたものであればよい旨が記載されている。また、特許文献１には、ＩＣ素子として、ベアチップを用いている旨が記載されている。
【０００３】
また、ＩＣなどの半導体デバイスにおいては、静電気放電（ＥＳＤ：Electro-StaticDischarge）によるデバイスの破壊を防止するために、チップ上に、ＥＳＤ保護回路が設けられるのが一般的である（例えば、非特許文献１）。非特許文献１には、ＥＳＤ保護回路として、図１０に示すようにグラウンドラインと電源電圧ラインＶDDとの間に接続された、２つのダイオードＤ1，Ｄ2の直列回路が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１７４７６２号公報
【非特許文献】
【０００５】
【非特許文献１】「アナログＣＭＯＳ集積回路の設計  応用編」、丸善株式会社、平成１５年１０月１０日第４刷発行、ｐ．８０４−８０７
【発明の概要】
【発明が解決しようとする課題】
【０００６】
センサ素子と、センサ素子の出力電圧を信号処理するＩＣ素子とを備えたセンサ装置においては、センサ素子の出力電圧の振幅が小さく、センサ素子の出力インピーダンスが高いため、出力電圧を増幅して信号処理を行うことが多い。例えば、上述の赤外線センサモジュールでは、センサ素子である赤外線センサの出力電圧の振幅が小さく、赤外線センサの出力インピーダンスが高いため、ＩＣ素子に、赤外線センサの出力電圧を増幅する増幅回路、この増幅回路のアナログの出力電圧をアナログ−ディジタル変換するＡ／Ｄ変換回路などを設けることが考えられる。
【０００７】
ところで、本願発明者らは、上述の赤外線センサモジュールのようなセンサ装置において、赤外線センサおよびＩＣ素子それぞれのＥＳＤによる破壊を防止するために、赤外線センサおよびＩＣ素子のそれぞれに、ＥＳＤ保護回路を設けることを考えた。
【０００８】
しかしながら、センサ素子である赤外線センサとＩＣ素子とのそれぞれにＥＳＤ保護回路を設けたセンサ装置では、各ＥＳＤ保護回路に流れるリーク電流に起因したオフセット電圧が生じ、Ｓ／Ｎ比が低下してしまうことがあった。
【０００９】
本発明は上記事由に鑑みて為されたものであり、その目的は、ＥＳＤに起因した破壊を防止することが可能であり且つ高精度化を図ることが可能なセンサ装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のセンサ装置は、検出対象の物理量に応じたアナログの出力電圧を発生するセンサ部および第１のＥＳＤ保護回路を有するセンサ素子と、前記出力電圧を信号処理する信号処理回路および第２のＥＳＤ保護回路を有するＩＣ素子とを備えたセンサ装置であって、前記第１のＥＳＤ保護回路および前記第２のＥＳＤ保護回路に起因して前記センサ部に流れるリーク電流と前記センサ部のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段を備えることを特徴とする。
【００１１】
このセンサ装置において、前記第１のＥＳＤ保護回路は、前記センサ素子の高電位側の出力端と第１の電源電圧ラインとの間に前記出力端側をアノード側として接続された第１のダイオードと、前記センサ素子の前記出力端と第１のグラウンドラインとの間に前記出力端側をカソード側として接続された第２のダイオードとからなり、前記第２のＥＳＤ保護回路は、前記センサ素子の前記出力端に接続される前記ＩＣ素子の入力端と第２の電源電圧ラインとの間に前記入力端側をアノード側として接続された第３のダイオードと、前記入力端と第２のグラウンドラインとの間に前記入力端側をカソード側として接続された第４のダイオードとからなることが好ましい。
【００１２】
このセンサ装置において、前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第１のアナログスイッチと、前記出力端と前記第１のグラウンドラインとの間もしくは前記入力端と前記第２のグラウンドラインとの間に設けられた第２のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記ＩＣ素子に設けられ前記第１のアナログスイッチおよび前記第２のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオンされた状態での第１の入力電圧を前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第１演算部と、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフされた状態での第２の入力電圧から前記リーク電流値と前記インピーダンスとの積を減算した値を求める第２演算部とを備えることが好ましい。
【００１３】
このセンサ装置において、前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられたアナログスイッチと、前記出力端と前記第１のグラウンドラインとの間もしくは前記入力端と前記第２のグラウンドラインとの間に設けられたリーク電流検出用抵抗と、前記ＩＣ素子に設けられ前記アナログスイッチを制御する機能を有する制御部と、前記制御部により前記アナログスイッチがオフされた状態での第１の入力電圧を前記抵抗の抵抗値により除することでリーク電流値を求める第１演算部と、前記制御部により前記第１のアナログスイッチがオンされた状態での第２の入力電圧から前記リーク電流値と前記インピーダンスとの積を減算した値を求める第２演算部とを備えることが好ましい。
【００１４】
このセンサ装置において、前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第１のアナログスイッチと、前記出力端と前記第１のグラウンドラインとの間もしくは前記入力端と前記第２のグラウンドラインとの間に設けられた第２のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記第１の電源電圧ラインと前記出力端との間もしくは前記第２の電源電圧ラインと前記入力端との間に設けられた電流源と第３のアナログスイッチの直列回路と、前記ＩＣ素子に設けられ前記第１のアナログスイッチ、前記第２のアナログスイッチおよび前記第３のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオン且つ前記第３のアナログスイッチがオンされた状態での第１の入力電圧を前記電流源の電流値により除することで前記リーク電流検出用抵抗の抵抗値を求め、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフ且つ前記第３のアナログスイッチがオンされた状態での第２の入力電圧を前記電流源の電流値により除することで前記インピーダンスを求める予備演算部と、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオン且つ前記第３のアナログスイッチがオフされた状態での第３の入力電圧を前記予備演算部で求めた前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第１演算部と、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフ且つ前記第３のアナログスイッチがオフされた状態での第４の入力電圧から前記リーク電流値と前記予備演算部で求めた前記インピーダンスとの積を減算した値を求める第２演算部とを備えることが好ましい。
【００１５】
このセンサ装置において、前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第１のアナログスイッチと、前記出力端と前記第１のグラウンドラインとの間もしくは前記入力端と前記第２のグラウンドラインとの間に設けられた第２のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記第１の電源電圧ラインと前記出力端との間に設けられた可変電流源と第３のアナログスイッチの直列回路と、前記ＩＣ素子に設けられ前記第１のアナログスイッチ、前記第２のアナログスイッチ、前記第３のアナログスイッチおよび前記可変電流源を制御する機能を有する制御部と、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフ且つ前記第３のアナログスイッチがオンで、前記可変電流源が第１の電流値に制御された状態での第１の入力電圧と前記可変電流源が第２の電流値に制御された状態での第２の入力電圧との差分を、前記第１の電流値と前記第２の電流値との差分で除することで前記センサ部のインピーダンスを求め、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオン且つ前記第３のアナログスイッチがオンで、前記可変電流源が第３の電流値に制御された状態での第３の入力電圧を前記第３の電流値により除することで前記リーク電流検出用抵抗の抵抗値を求める予備演算部と、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオン且つ前記第３のアナログスイッチがオフされた状態での第４の入力電圧を前記予備演算部で求めた前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第１演算部と、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフ且つ前記第３のアナログスイッチがオフされた状態での第５の入力電圧から前記リーク電流値と前記予備演算部で求めた前記インピーダンスとの積を減算した値を求める第２演算部とを備えることが好ましい。
【００１６】
このセンサ装置において、前記センサ素子が、前記センサ部を複数備えたものであり、前記オフセットキャンセル手段は、前記センサ素子に設けられてなり前記センサ部と同構成のダミーセンサ部と、前記ダミーセンサ部と前記出力端との間に設けられた第１のアナログスイッチと、前記各センサ部それぞれと前記出力端との間に設けられた複数の第２のアナログスイッチと、前記ＩＣ素子に設けられ前記第１のアナログスイッチおよび前記各第２のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第１のアナログスイッチがオフ且つ１つの前記第２のアナログスイッチがオンされた状態での第１の入力電圧から、前記第１のアナログスイッチをオン且つ前記１つの前記第２のアナログスイッチがオンされた状態での第２の入力電圧を減算した値に２を乗じることで前記オフセット電圧を求める第１演算部と、前記第１の入力電圧から前記オフセット電圧を減算した値を求める第２演算部とを備えることが好ましい。
【００１７】
このセンサ装置において、前記センサ素子が、複数のセンサ部と、前記各センサ部それぞれと前記出力端との間に設けられた複数のアナログスイッチとを備えたものであり、前記オフセットキャンセル手段は、前記ＩＣ素子に設けられ前記各アナログスイッチを制御する機能を有する制御部と、前記制御部により１つの前記第１のアナログスイッチがオン且つ他の１つの前記第１のアナログスイッチがオフされた状態での第１の入力電圧と当該１つの前記第１のアナログスイッチがオン且つ当該他の１つの前記第１のアナログスイッチがオフされた状態での第２の入力電圧との差分に２を乗じることで前記オフセット電圧を求める第１演算部と、前記第２の入力電圧から前記オフセット電圧を減算した値を求める第２演算部とを備えることが好ましい。
【００１８】
このセンサ装置において、前記センサ素子が、複数のセンサ部と、前記各センサ部それぞれと前記出力端との間に設けられた複数のアナログスイッチとを備えたものであり、前記オフセットキャンセル手段は、前記ＩＣ素子に設けられ前記各アナログスイッチを制御する機能を有する制御部と、前記制御部によりランダムの選択された２つの前記アナログスイッチのうちの一方がオン且つ他方がオフされた状態での第１の入力電圧から、前記制御部によりランダムに選択された２つの前記アナログスイッチの両方がオンされた状態での第２の入力電圧を累算して累算回数で除した平均値を減算した値に２を乗じることで前記オフセット電圧を求める第１演算部と、前記第１の入力電圧から前記オフセット電圧を減算した値を求める第２演算部とを備えることが好ましい。
【００１９】
このセンサ装置において、前記オフセットキャンセル手段は、前記センサ素子に設けられて前記センサ部と同構成を有し前記センサ部に逆並列に接続されたダミーセンサ部と、前記ダミーセンサ部と前記出力端との間に設けられたアナログスイッチと、前記ＩＣ素子に設けられ前記アナログスイッチを制御する機能を有する制御部と、前記制御部により前記アナログスイッチがオフされた状態での第１の入力電圧から、前記制御部により前記第１のアナログスイッチがオンされた状態での第２の入力電圧に２を乗じた値を減算した値を求める演算部とを備えることが好ましい。
【００２０】
このセンサ装置において、前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第１のアナログスイッチと、前記出力端と前記第１のグラウンドラインとの間に設けられた第１のダミーセンサ部と第２のアナログスイッチと第２のダミーセンサ部との直列回路と、前記第２のアナログスイッチと前記第２のダミーセンサ部との直列回路に並列接続された第３のアナログスイッチと、前記ＩＣ素子に設けられ前記第１のアナログスイッチ、前記第２のアナログスイッチおよび前記第２のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第１のアナログスイッチがオフ且つ前記第２のアナログスイッチがオン且つ前記第３のアナログスイッチがオフされた状態での第１の入力電圧を２で除することでオフセット電圧を求める第１演算部と、前記制御部により前記第１のアナログスイッチがオン且つ前記第２のアナログスイッチがオフ且つ前記第３のアナログスイッチがオフされた状態での第２の入力電圧から前記オフセット電圧を減算した値を求める第２演算部とを備え、前記第１のダミーセンサ部および前記第２のダミーセンサ部の各々は、前記センサ素子に設けられて前記センサ部と同構成を有し、前記第１のダミーセンサ部と前記第２のダミーセンサ部とは逆直列に接続されていることが好ましい。
【発明の効果】
【００２１】
本発明のセンサ装置においては、ＥＳＤに起因した破壊を防止することが可能であり且つ高精度化を図ることが可能となる。
【図面の簡単な説明】
【００２２】
【図１】（ａ）は実施形態１のセンサ装置の概略回路図、（ｂ）は実施形態１のセンサ装置の概略等価回路図である。
【図２】（ａ）は実施形態２のセンサ装置の概略回路図、（ｂ）は実施形態２のセンサ装置の概略等価回路図である。
【図３】（ａ）は実施形態３のセンサ装置の概略回路図、（ｂ）は実施形態３のセンサ装置の概略等価回路図である。
【図４】（ａ）は実施形態４のセンサ装置の概略回路図、（ｂ）は実施形態４のセンサ装置の概略等価回路図である。
【図５】（ａ）は実施形態５のセンサ装置の概略回路図、（ｂ）は実施形態５のセンサ装置の概略等価回路図である。
【図６】（ａ）は実施形態６のセンサ装置の概略回路図、（ｂ）は実施形態６のセンサ装置の概略等価回路図である。
【図７】（ａ）は実施形態７のセンサ装置の概略回路図、（ｂ）は実施形態７のセンサ装置の概略等価回路図である。
【図８】（ａ）は実施形態８のセンサ装置の概略回路図、（ｂ）は実施形態８のセンサ装置の概略等価回路図である。
【図９】（ａ）は実施形態９のセンサ装置の概略回路図、（ｂ）は実施形態９のセンサ装置の概略等価回路図である。
【図１０】従来のＥＳＤ保護回路の説明図である。
【発明を実施するための形態】
【００２３】
（実施形態１）
以下では、本実施形態のセンサ装置について図１に基づいて説明する。
【００２４】
センサ装置は、検出対象の物理量に応じた出力電圧を発生するセンサ部１１および第１のＥＳＤ保護回路１２を有するセンサ素子１と、センサ部１１の出力電圧を信号処理する信号処理回路２１および第２のＥＳＤ保護回路２２を有するＩＣ素子２とを備えている。図１は、（ａ）がセンサ装置の概略回路図、（ｂ）がセンサ装置の等価回路図である。ここで、図１（ｂ）では、センサ部１１の等価回路を、センサ部１１の出力電圧の信号電圧に対応する電圧源Ｖｓとセンサ部１１のインピーダンスに対応する抵抗Ｒｓとの直列回路で表してある。要するに、電圧源Ｖｓの電圧は、センサ部１１の信号電圧であり、抵抗Ｒｓの抵抗値は、センサ部１１のインピーダンスである。
【００２５】
また、センサ装置は、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えている。
【００２６】
第１のＥＳＤ保護回路１２は、センサ素子１の高電位側の出力端と第１の電源電圧ラインＶDD1との間に出力端側をアノード側として接続された第１のダイオードＤ1と、センサ素子１の出力端と第１のグラウンドラインＶGND1との間に出力端側をカソード側として接続された第２のダイオードＤ2とからなる。したがって、第１のＥＳＤ保護回路１２は、２つのダイオードＤ1，Ｄ2の直列回路から構成される簡単な回路構成とすることができる。
【００２７】
第２のＥＳＤ保護回路２２は、センサ素子１の出力端に接続されるＩＣ素子２の入力端と第２の電源電圧ラインＶDD2との間に当該入力端側をアノード側として接続された第３のダイオードＤ3と、当該入力端と第２のグラウンドラインＶGND2との間に当該入力端側をカソード側として接続された第４のダイオードＤ4とからなる。したがって、第２のＥＳＤ保護回路２２は、２つのダイオードＤ3，Ｄ4の直列回路から構成される簡単な回路構成とすることができる。
【００２８】
図１（ｂ）では、ダイオードＤ1〜Ｄ4を電流源Ｉ1〜Ｉ4それぞれとして表してある。なお、第１の電源電圧ラインＶDD1の電位と、第２の電源電圧ラインＶDD2の電位とは同電位とする。また、第１のグラウンドラインＶGND1の電位と、第２のグラウンドラインＶGND2の電位とは同電位とする。また、本実施形態のセンサ装置は、センサ素子１とＩＣ素子２とが１つのパッケージ（図示せず）に収納されている。
【００２９】
センサ素子１としては、例えば、サーモパイルからなるセンサ部１１および第１のＥＳＤ保護回路１２が第１のシリコン基板の一表面側に形成された赤外線センサチップを用いることができる。センサ素子１のセンサ部１１は、サーモパイルに限らず、例えば、サーミスタでもよい。また、センサ素子１のセンサ部１１は、これらに限らず、電圧出力型の物理量センサ部や化学量センサ部であればよい。いずれにしても、センサ素子１は、センサ部１１がアナログの出力電圧を発生する。
【００３０】
ＩＣ素子２は、例えば、信号処理回路２１として、増幅回路２３、Ａ／Ｄ変換回路２４、ディジタル回路２５および制御部２６が第２のシリコン基板に形成されたＩＣチップを用いることができる。
【００３１】
増幅回路２３としては、例えば、チョッパアンプを用いることができるが、チョッパアンプ以外のアンプを用いることもできる。
【００３２】
Ａ／Ｄ変換回路２４としては、例えば、一重積分型Ａ／Ｄ変換器や二重積分型Ａ／Ｄ変換器などの積分型Ａ／Ｄ変換器を用いることができる。また、Ａ／Ｄ変換回路２４としては、追従比較型Ａ／Ｄ変換器や逐次比較型Ａ／Ｄ変換器などの比較型Ａ／Ｄ変換器を用いることもできる。
【００３３】
制御部２６は、増幅回路２３、Ａ／Ｄ変換回路２４、ディジタル回路２５などを制御する機能を有している。制御部２６は、適宜のプログラムを搭載したマイクロコンピュータなどにより構成してもよいし、タイミングコントロール回路や、それぞれ所望の機能を実現するように設計した複数の回路などの組み合せにより構成してもよい。
【００３４】
オフセットキャンセル手段３は、センサ部１１とセンサ素子１の高電位側の出力端との間に設けられた第１のアナログスイッチＳＷ１と、センサ素子１の高電位側の出力端と第１のグラウンドラインＶGND1との間に設けられた第２のアナログスイッチＳＷ２とリーク電流検出用抵抗Ｒｃの直列回路とを備えている。また、オフセットキャンセル手段３は、ＩＣ素子２に設けられ第１のアナログスイッチＳＷ１および第２のアナログスイッチＳＷ２を制御する機能を有する上述の制御部２６と、上述のディジタル回路２５とを備えている。第１のアナログスイッチＳＷ１および第２のアナログスイッチＳＷ２は、ｎチャネルＭＯＳトランジスタにより構成することが好ましく、これにより、ｐチャネルＭＯＳトランジスタにより構成する場合に比べて、オン抵抗を低減できるとともに、高速動作が可能となる。第２のアナログスイッチＳＷ２とリーク電流検出用抵抗Ｒｃの直列回路は、センサ素子１の高電位側の出力端と第１のグラウンドラインＶGND1との間ではなく、ＩＣ素子２の入力端（ここでは、増幅回路２３の入力端）と第２のグラウンドラインＶGND2との間に設けてもよい。
【００３５】
ディジタル回路２５は、制御部２６により第１のアナログスイッチＳＷ１がオフ且つ第２のアナログスイッチＳＷ２がオンされた状態での第１の入力電圧ＶC1をリーク電流検出用抵抗Ｒｃの抵抗値により除することでリーク電流値を求める第１演算部２５1と、制御部２６により第１のアナログスイッチＳＷ１がオン且つ第２のアナログスイッチＳＷ２がオフされた状態での第２の入力電圧ＶC2からリーク電流値とセンサ部１１のインピーダンス（ここでは、抵抗Ｒｓの抵抗値）との積を減算した値を求める第２演算部２５2とを備えている。ここで、ディジタル回路２５は、リーク電流検出用抵抗Ｒｃの抵抗値や抵抗Ｒｓの抵抗値などを予め記憶させたメモリ２５3を備えている。また、リーク電流検出用抵抗Ｒｃの抵抗値、抵抗Ｒｓの抵抗値は、必ずしもメモリ２５3に記憶させる必要はなく、第１演算部２５1、第２演算部２５2それぞれにおいて既知であればよい。ディジタル回路２５での演算に用いるリーク電流検出用抵抗Ｒｃ、抵抗Ｒｓそれぞれの抵抗値は、予め測定した実測値やＴＥＧ（test element group）での測定値からの推測値でもよいし、設計値でもよい。
【００３６】
ここで、リーク電流ＩLの電流値（リーク電流値）をＩL、リーク電流検出用抵抗Ｒｃの抵抗値をＲｃ、抵抗Ｒｓの抵抗値をＲｓとすれば、第１の入力電圧ＶC1、第２の入力電圧ＶC2は、下記の（１）式、（２）式でそれぞれ表される。
【００３７】
【数１】
2013124879.tif 000003
【００３８】
【数２】
2013124879.tif 000004
【００３９】
したがって、（１）式から分かるように、第１演算部２５1では、第１の入力電圧ＶC1をリーク電流検出用抵抗Ｒｃの抵抗値により除することでリーク電流値ＩLを求めることができる。
【００４０】
また、（１）式でリーク電流値ＩLが分かれば、第２演算部２５2では、第２の入力電圧ＶC2からリーク電流値ＩLとセンサ部１１のインピーダンス（ここでは、抵抗Ｒｓの抵抗値）との積を減算した値、つまり、センサ部１１の出力電圧から、リーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧（雑音電圧）をキャンセルした値を得ることができる。
【００４１】
以上説明した本実施形態のセンサ装置では、センサ素子１、ＩＣ素子２が、第１のＥＳＤ保護回路１２、第２のＥＳＤ保護回路２２をそれぞれ備えていることにより、ＥＳＤに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えているので、高精度化を図ることが可能となる。
【００４２】
また、本実施形態のセンサ装置では、オフセットキャンセル手段３が、上述の、第１のアナログスイッチＳＷ１と、第２のアナログスイッチＳＷ２とリーク電流検出用抵抗Ｒｃの直列回路と、制御部２６と、ディジタル回路２５とを備えていることにより、比較的簡単な構成で、リーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルすることが可能となり、Ｓ／Ｎ比の向上による高精度化を図ることが可能となる。
【００４３】
（実施形態２）
以下では、本実施形態のセンサ装置について図２に基づいて説明する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００４４】
本実施形態のセンサ装置は、実施形態１のセンサ装置における第２のアナログスイッチＳＷ２を備えていない点などが実施形態１のセンサ装置と相違する。
【００４５】
したがって、本実施形態のセンサ装置におけるオフセットキャンセル手段３は、センサ部１１と出力端との間に設けられたアナログスイッチＳＷ１と、センサ素子１の出力端と第１のグラウンドラインＶGND1との間に設けられたリーク電流検出用抵抗Ｒｃと、ＩＣ素子２に設けられアナログスイッチＳＷ１を制御する機能を有する制御部２６と、ディジタル回路２５とを備えている。リーク電流検出用抵抗Ｒｃは、センサ素子１の出力端と第１のグラウンドラインＶGND1との間ではなく、ＩＣ素子２の入力端と第２のグラウンドラインＶGND2との間に設けてもよい。
【００４６】
本実施形態のセンサ装置では、リーク電流検出用抵抗Ｒｃと抵抗Ｒｓとを並列接続した場合の合成抵抗を抵抗Ｒｓの抵抗値で近似できる程度に、リーク電流検出用抵抗Ｒｃの抵抗値を抵抗Ｒｓの抵抗値よりも十分に大きな値に設定することが好ましい。
【００４７】
ここで、リーク電流検出用抵抗Ｒｃと抵抗Ｒｓとを並列接続した場合の合成抵抗Ｒは、下記（３）式で表される。
【００４８】
【数３】
2013124879.tif 000005
【００４９】
そして、リーク電流検出用抵抗Ｒｃの抵抗値が、抵抗Ｒｓの抵抗値のｎ倍であるとすると、合成抵抗Ｒは、下記（４）式で表すことができる。
【００５０】
【数４】
2013124879.tif 000006
【００５１】
そして、数学的には、下記（５）式が成り立つ。
【００５２】
【数５】
2013124879.tif 000007
【００５３】
したがって、合成抵抗Ｒを抵抗Ｒｓの抵抗値で近似するには、ｎを十分大きくする必要がある、言い換えれば、リーク電流検出用抵抗Ｒｃの抵抗値を抵抗Ｒｓの抵抗値よりも十分大きくする必要がある。ここで、リーク電流検出用抵抗Ｒｃの抵抗値は、抵抗Ｒｓの抵抗値に比べて、より大きいほうが好ましいが、実際上は、リーク電流検出用抵抗Ｒｃを設けるチップ（センサ素子１あるいはＩＣ素子２）のサイズやレイアウト、不純物濃度などの関係で上限値が制限される。
【００５４】
ディジタル回路２５は、制御部２６によりアナログスイッチＳＷ１がオフされた状態での第１の入力電圧ＶC1をリーク電流検出用抵抗Ｒｃの抵抗値により除することでリーク電流値ＩLを求める第１演算部２５1と、制御部２６によりアナログスイッチＳＷ１がオンされた状態での第２の入力電圧ＶC2からリーク電流値ＩLとセンサ部１１のインピーダンス（ここでは、抵抗Ｒｓの抵抗値）との積を減算した値を求める第２演算部２５2とを備えている。制御部２６は、実施形態１と同様、増幅回路２３、Ａ／Ｄ変換回路２４、ディジタル回路２５などを制御する機能も有している。
【００５５】
ここで、第１の入力電圧ＶC1、第２の入力電圧ＶC2は、下記の（６）式、（７）式でそれぞれ表される。
【００５６】
【数６】
2013124879.tif 000008
【００５７】
【数７】
2013124879.tif 000009
【００５８】
したがって、（６）式から分かるように、第１演算部２５1では、第１の入力電圧ＶC1をリーク電流検出用抵抗Ｒｃの抵抗値により除することでリーク電流値ＩLを求めることができる。
【００５９】
また、（６）式でリーク電流値ＩLが分かれば、第２演算部２５2では、第２の入力電圧ＶC2からリーク電流値ＩLとセンサ部１１のインピーダンス（ここでは、抵抗Ｒｓの抵抗値）との積を減算した値、つまり、センサ部１１の出力電圧から、リーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルした値を得ることができる。
【００６０】
以上説明した本実施形態のセンサ装置では、実施形態１と同様、センサ素子１、ＩＣ素子２が、第１のＥＳＤ保護回路１２、第２のＥＳＤ保護回路２２をそれぞれ備えていることにより、ＥＳＤに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えているので、高精度化を図ることが可能となる。
【００６１】
また、本実施形態のセンサ装置では、オフセットキャンセル手段３が、上述の、アナログスイッチＳＷ１と、リーク電流検出用抵抗Ｒｃと、制御部２６と、ディジタル回路２５とを備えているので、比較的簡単な構成で、リーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルすることが可能となり、Ｓ／Ｎ比の向上による高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、実施形態１で説明した第２のアナログスイッチＳＷ２が不要となるので、実施形態に比べて、より簡単な構成で、オフセット電圧をキャンセルすることが可能となる。
【００６２】
（実施形態３）
以下では、本実施形態のセンサ装置について図３に基づいて説明する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００６３】
本実施形態のセンサ装置は、第１の電源電圧ラインＶDD1とセンサ素子１の高電位側の出力端との間に設けられた電流源ＩRと第３のアナログスイッチＳＷ３の直列回路を備えている点や、ディジタル回路２５の構成などが実施形態１のセンサ装置と相違する。
【００６４】
本実施形態のセンサ装置におけるオフセットキャンセル手段３は、センサ部１１とセンサ素子１の高電位側の出力端との間に設けられた第１のアナログスイッチＳＷ１と、センサ素子１の高電位側の出力端と第１のグラウンドラインＶGND1の間に設けられた第２のアナログスイッチＳＷ２とリーク電流検出用抵抗Ｒｃの直列回路とを備えている。
【００６５】
また、オフセットキャンセル手段３は、第１の電源電圧ラインＶDD1とセンサ素子１の高電位側の出力端との間に設けられた電流源ＩRと第３のアナログスイッチＳＷ３の直列回路を備えている。また、オフセットキャンセル手段３は、ＩＣ素子２に設けられ第１のアナログスイッチＳＷ１、第２のアナログスイッチＳＷ２および第３のアナログスイッチＳＷ３を制御する機能を有する制御部２６を備えている。制御部２６は、実施形態１と同様、増幅回路２３、Ａ／Ｄ変換回路２４、ディジタル回路２５などを制御する機能も有している。
【００６６】
電流源ＩRは、定電流源である。この電流源ＩRは、例えば、カレントミラー回路と、このカレントミラー回路へ基準電流を与える基準電流源とで構成することができるが、電流源ＩRの構成は特に限定するものではない。また、第３のアナログスイッチＳＷ３は、ｎチャネルＭＯＳトランジスタにより構成することが好ましく、これにより、ｐチャネルＭＯＳトランジスタにより構成する場合に比べて、オン抵抗を低減できるとともに、高速動作が可能となる。
【００６７】
第２のアナログスイッチＳＷ２とリーク電流検出用抵抗Ｒｃの直列回路は、センサ素子１の高電位側の出力端と第１のグラウンドラインＶGND1との間ではなく、ＩＣ素子２の入力端と第２のグラウンドラインとの間に設けてもよい。また、電流源ＩRと第３のアナログスイッチＳＷ３の直列回路は、第１の電源電圧ラインＶDD1とセンサ素子１の高電位側の出力端との間ではなく、第２の電源電圧ラインＶDD2とＩＣ素子２の入力端との間に設けてもよい。
【００６８】
本実施形態のセンサ装置では、リーク電流検出用抵抗Ｒｃの抵抗値および抵抗Ｒｓの抵抗値それぞれが未知の値であることを前提としている。これは、リーク電流検出用抵抗Ｒｃ、抵抗Ｒｓそれぞれの抵抗値が、製造ばらつきや、誤差、温度変動などによって設計値からずれてしまうことがあるからである。本実施形態のセンサ装置では、電流源ＩRの電流値をリーク電流値ＩLよりも十分に大きな値に設定することが好ましい。また、本実施形態のセンサ装置では、電流源ＩRの電流値と抵抗Ｒｓとの積よりも、信号電圧に対応する電圧源Ｖｓの電圧値が十分に小さくなるように、電流源ＩRの電流値を設定することが好ましい。
【００６９】
ここで、電流源ＩRの電流値をＩR、電流源ＩRの電流値が、リーク電流値ＩLのｎ倍であるとすると、第１のアナログスイッチＳＷ１がオフ且つ第２のアナログスイッチＳＷ２がオン且つ第３のアナログスイッチＳＷ３がオンされた状態でのディジタル回路２５の第１の入力電圧ＶC11は、下記（８）式で表すことができる。
【００７０】
【数８】
2013124879.tif 000010
【００７１】
そして、数学的には、下記（９）式が成り立つ。
【００７２】
【数９】
2013124879.tif 000011
【００７３】
したがって、ＶC11をＩR×Ｒｃで近似するには、ｎを十分大きくする必要がある、言い換えれば、電流源ＩRの電流値をリーク電流値ＩLよりも十分大きくする必要がある。
【００７４】
また、電流源ＩRの電流値と抵抗Ｒｓとの積が、電圧源Ｖｓの電圧値（信号電圧）のｍ倍であるとすると、第１のアナログスイッチＳＷ１がオン且つ第２のアナログスイッチＳＷ２がオフ且つ第３のアナログスイッチＳＷ３がオンされた状態での第２の入力電圧ＶC12は、下記（１０）式で表すことができる。
【００７５】
【数１０】
2013124879.tif 000012
【００７６】
そして、数学的には、下記（１１）式が成り立つ。
【００７７】
【数１１】
2013124879.tif 000013
【００７８】
したがって、ＶC12をＩR×Ｒｓで近似するには、ｍを十分大きくする必要がある、言い換えれば、電流源ＩRの電流値と抵抗Ｒｓとの積を、電圧源Ｖｓの電圧値よりも十分大きくする必要がある。
【００７９】
ディジタル回路２５は、制御部２６により第１のアナログスイッチＳＷ１がオフ且つ第２のアナログスイッチＳＷ２がオン且つ第３のアナログスイッチＳＷ３がオンされた状態での第１の入力電圧ＶC11を電流源ＩRの電流値により除することでリーク電流検出用抵抗Ｒｃの抵抗値を求め、制御部２６により第１のアナログスイッチＳＷ１がオン且つ第２のアナログスイッチＳＷ２がオフ且つ第３のアナログスイッチＳＷ３がオンされた状態での第２の入力電圧ＶC12を電流源ＩRの電流値により除することでセンサ部１１のインピーダンス（ここで、抵抗Ｒｓの抵抗値）を求める予備演算部２５0を備えている。
【００８０】
また、ディジタル回路２５は、制御部２６により第１のアナログスイッチＳＷ１がオフ且つ第２のアナログスイッチＳＷ２がオン且つ第３のアナログスイッチＳＷ３がオフされた状態での第３の入力電圧ＶC13を予備演算部２５0で求めたリーク電流検出用抵抗Ｒｃの抵抗値により除することでリーク電流値ＩLを求める第１演算部２５1を備えている。また、ディジタル回路２５は、制御部２６により第１のアナログスイッチＳＷ１がオン且つ第２のアナログスイッチＳＷ２がオフ且つ第３のアナログスイッチＳＷ３がオフされた状態での第４の入力電圧ＶC14からリーク電流値ＩLと予備演算部２５0で求めたインピーダンスとの積を減算した値を求める第２演算部２５2を備えている。
【００８１】
ここで、電流源ＩRの電流値をＩR、リーク電流検出用抵抗Ｒｃの抵抗値をＲｃ、抵抗Ｒｓの抵抗値をＲｓとすれば、第１の入力電圧ＶC11、第２の入力電圧ＶC12は、下記の（１２）式、（１３）式でそれぞれ表される。
【００８２】
【数１２】
2013124879.tif 000014
【００８３】
【数１３】
2013124879.tif 000015
【００８４】
したがって、（１２）式から分かるように、予備演算部２５0では、第１の入力電圧ＶC11を電流値ＩRにより除することでリーク電流検出用抵抗Ｒｃの抵抗値を求めることができる。また、（１３）式から分かるように、予備演算部２５0では、第２の入力電圧ＶC12を電流値ＩRにより除することで抵抗Ｒｓの抵抗値を求めることができる。
【００８５】
また、第３の入力電圧ＶC13、第４の入力電圧ＶC14は、下記の（１４）式、（１５）式でそれぞれ表される。
【００８６】
【数１４】
2013124879.tif 000016
【００８７】
【数１５】
2013124879.tif 000017
【００８８】
したがって、（１４）式から分かるように、第１演算部２５1では、第３の入力電圧ＶC13を抵抗Ｒｃの抵抗値により除することでリーク電流値ＩLを求めることができる。
【００８９】
また、（１４）式でリーク電流値ＩLが分かれば、第２演算部２５2では、第４の入力電圧ＶC14からリーク電流値ＩLとセンサ部１１のインピーダンス（ここでは、抵抗Ｒｓの抵抗値）との積を減算した値、つまり、センサ部１１の出力電圧から、リーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧（雑音電圧）をキャンセルした値を得ることができる。
【００９０】
以上説明した本実施形態のセンサ装置では、実施形態１と同様、センサ素子１、ＩＣ素子２が、第１のＥＳＤ保護回路１２、第２のＥＳＤ保護回路２２をそれぞれ備えていることにより、ＥＳＤに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えているので、高精度化を図ることが可能となる。
【００９１】
また、本実施形態のセンサ装置では、オフセットキャンセル手段３が、上述の、第１のアナログスイッチＳＷ１と、第２のアナログスイッチＳＷ２と抵抗Ｒｃの直列回路と、電流源ＩRと第３のアナログスイッチＳＷ３の直列回路と、制御部２６と、ディジタル回路２５とを備えているので、リーク電流検出用抵抗Ｒｃの抵抗値、センサ部１１のインピーダンス（ここでは、抵抗Ｒｓの抵抗値）が未知であっても、リーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルすることが可能となり、Ｓ／Ｎ比の向上による高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、第３のアナログスイッチＳＷ３をオンとする場合に、オン時間を短くすることにより、センサ素子１の自己発熱を抑制することが可能となり、予備演算部２５0にて求める、リーク電流検出用抵抗Ｒｃの抵抗値、センサ部１１のインピーダンスそれぞれの精度を向上させることが可能となる。
【００９２】
しかして、本実施形態のセンサ装置では、センサ部１１およびリーク電流検出用抵抗Ｒｃの製造ばらつきや温度変動などに起因した精度の変化を抑制することが可能となる。
【００９３】
（実施形態４）
以下では、本実施形態のセンサ装置について図４に基づいて説明する。なお、実施形態３と同様の構成要素には同一の符号を付して説明を省略する。
【００９４】
本実施形態のセンサ装置は、電流源ＩRが、可変電流源により構成してある点などが実施形態３のセンサ装置と相違する。なお、以下では、電流源ＩRを可変電流源ＩRとも称する。
【００９５】
本実施形態のセンサ装置におけるオフセットキャンセル手段３は、センサ部１１とセンサ素子１の高電位側の出力端との間に設けられた第１のアナログスイッチＳＷ１と、センサ素子１の高電位側の出力端と第１のグラウンドラインＶGND1の間に設けられた第２のアナログスイッチＳＷ２とリーク電流検出用抵抗Ｒｃの直列回路とを備えている。
【００９６】
また、オフセットキャンセル手段３は、第１の電源電圧ラインＶDD1とセンサ素子１の高電位側の出力端との間に設けられた可変電流源ＩRと第３のアナログスイッチＳＷ３の直列回路を備えている。
【００９７】
可変電流源ＩRは、ゲート同士が接続された２つのＭＯＳトランジスタＭ１，Ｍ２を有するカレントミラー回路と、このカレントミラー回路の一方のＭＯＳトランジスタＭ１に直列的に接続されカレントミラー回路へ基準電流を与える基準電流源Ｉ0とを備え、他方のＭＯＳトランジスタＭ２に、ＭＯＳトランジスタＭ３と第４のアナログスイッチＳＷ４の直列回路を並列的に接続してある。第４のアナログスイッチＳＷ４は、ＭＯＳトランジスタにより構成することができる。この第４のアナログスイッチＳＷ４は、制御部２６により制御される。したがって、可変電流源ＩRは、制御部２６によって第４のアナログスイッチＳＷ４を制御することによって、この可変電流源ＩRの電流値を変化させることができる。
【００９８】
また、オフセットキャンセル手段３は、ＩＣ素子２に設けられ第１のアナログスイッチＳＷ１、第２のアナログスイッチＳＷ２、第３のアナログスイッチＳＷ３および可変電流源ＩRを制御する機能を有する制御部２６を備えている。制御部２６は、実施形態１と同様、増幅回路２３、Ａ／Ｄ変換回路２４、ディジタル回路２５などを制御する機能も有している。
【００９９】
また、ディジタル回路２５は、センサ部１１のインピーダンス（ここでは、抵抗Ｒｓの抵抗値）および電流検出用抵抗Ｒｃの抵抗値を求める予備演算部２５0を備えている。予備演算部２５0は、制御部２６により第１のアナログスイッチＳＷ１がオン且つ第２のアナログスイッチＳＷ２がオフ且つ第３のアナログスイッチＳＷ３がオンで、可変電流源ＩRが第１の電流値Ｉ1に制御された状態での第１の入力電圧ＶC21と可変電流源ＩRが第２の電流値Ｉ2(Ｉ2≠Ｉ1)に制御された状態での第２の入力電圧ＶC22との差分を、第１の電流値Ｉ1と第２の電流値Ｉ2との差分で除することでセンサ部１１のインピーダンスを求める。また、予備演算部２５0は、制御部２６により第１のアナログスイッチＳＷ１がオフ且つ第２のアナログスイッチＳＷ２がオン且つ第３のアナログスイッチＳＷ３がオンで、可変電流源ＩRが第３の電流値Ｉ3(Ｉ3≠Ｉ2)に制御された状態での第３の入力電圧ＶC23を第３の電流値Ｉ3により除することで電流検出用抵抗Ｒｃの抵抗値を求める。
【０１００】
また、ディジタル回路２５は、制御部２６により第１のアナログスイッチＳＷ１がオフ且つ第２のアナログスイッチＳＷ２がオン且つ第３のアナログスイッチＳＷ３がオフされた状態での第４の入力電圧ＶC24を予備演算部２５0で求めたリーク電流検出用抵抗Ｒｃの抵抗値により除することでリーク電流値ＩLを求める第１演算部２５1を備えている。また、ディジタル回路２５は、制御部２６により第１のアナログスイッチＳＷ１がオン且つ第２のアナログスイッチＳＷ２がオフ且つ第３のアナログスイッチＳＷ３がオフされた状態での第５の入力電圧ＶC25からリーク電流値ＩLと予備演算部２５0で求めたインピーダンスとの積を減算した値を求める第２演算部とを備えている。
【０１０１】
ここで、上述の第１の入力電圧ＶC21は、下記（１６）式で表すことができる。
【０１０２】
【数１６】
2013124879.tif 000018
【０１０３】
また、上述の第２の入力電圧ＶC22は、下記（１７）式で表すことができる。
【０１０４】
【数１７】
2013124879.tif 000019
【０１０５】
（１６）式と（１７）式とから、第１の入力電圧ＶC21と第２の入力電圧ＶC22との差分は、下記（１８）式で表すことができる。
【０１０６】
【数１８】
2013124879.tif 000020
【０１０７】
また、上述の第３の入力電圧ＶC23は、下記（１９）式で表すことができる。
【０１０８】
【数１９】
2013124879.tif 000021
【０１０９】
したがって、（１８）式から分かるように、予備演算部２５0では、｜ＶC21−ＶC22｜を|Ｉ1−Ｉ2|により除することで抵抗Ｒｓの抵抗値を求めることができる。また、（１９）式から分かるように、予備演算部２５0では、第３の入力電圧ＶC23を第３の電流値Ｉ3により除することでリーク電流検出用抵抗Ｒｃの抵抗値を求めることができる。
【０１１０】
また、第４の入力電圧ＶC24、第５の入力電圧ＶC25は、下記の（２０）式、（２１）式でそれぞれ表される。
【０１１１】
【数２０】
2013124879.tif 000022
【０１１２】
【数２１】
2013124879.tif 000023
【０１１３】
したがって、（２０）式から分かるように、第１演算部２５1では、第４の入力電圧ＶC24をリーク電流検出用抵抗Ｒｃの抵抗値により除することでリーク電流値ＩLを求めることができる。
【０１１４】
また、（２０）式でリーク電流値ＩLが分かれば、（２１）式から分かるように、第２演算部２５2では、第５の入力電圧ＶC25からリーク電流値ＩLとセンサ部１１のインピーダンス（ここでは、抵抗Ｒｓの抵抗値）との積を減算した値、つまり、センサ部１１の出力電圧から、リーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧（雑音電圧）をキャンセルした値を得ることができる。
【０１１５】
以上説明した本実施形態のセンサ装置では、実施形態１と同様、センサ素子１、ＩＣ素子２が、第１のＥＳＤ保護回路１２、第２のＥＳＤ保護回路２２をそれぞれ備えていることにより、ＥＳＤに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えているので、高精度化を図ることが可能となる。
【０１１６】
また、本実施形態のセンサ装置では、オフセットキャンセル手段３が、上述の、第１のアナログスイッチＳＷ１と、第２のアナログスイッチＳＷ２とリーク電流検出用抵抗Ｒｃの直列回路と、電流源ＩRと第３のアナログスイッチＳＷ３の直列回路と、制御部２６と、ディジタル回路２５とを備えているので、リーク電流検出用抵抗Ｒｃの抵抗値、センサ部１１のインピーダンス（ここでは、抵抗Ｒｓの抵抗値）が未知の場合でも、リーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルすることが可能となり、Ｓ／Ｎ比の向上による高精度化を図ることが可能となる。
【０１１７】
また、本実施形態のセンサ装置では、センサ部１１およびリーク電流検出用抵抗Ｒｃの製造ばらつきや温度変動などに起因した精度の変化を抑制することが可能となる。
【０１１８】
（実施形態５）
以下では、本実施形態のセンサ装置について図５に基づいて説明する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【０１１９】
本実施形態のセンサ装置は、センサ素子１が、センサ部１１を複数備えている点などが相違する。
【０１２０】
本実施形態のセンサ装置におけるオフセットキャンセル手段３は、センサ素子１に設けられてなりセンサ部１１と同構成のダミーセンサ部１１Ｄと、ダミーセンサ部１１Ｄとセンサ素子１の高電位側の出力端との間に設けられた第１のアナログスイッチＳＷ１１とを備えている。ここで、ダミーセンサ部１１Ｄが、センサ部１１と同構成ということは、仕様が同じであることを意味し、ダミーセンサ部１１Ｄの特性がセンサ部１１の特性と略同じであることを意味する。したがって、センサ部１１の出力電圧の信号電圧に対応する電圧源Ｖｓ1の電圧をＶｓ、センサ部１１のインピーダンスに対応する抵抗Ｒｓ1の抵抗値をＲｓとすれば、ダミーセンサ部１１Ｄの出力電圧の信号電圧に対応する電圧源Ｖｓ2の電圧をＶｓ、ダミーセンサ部１１Ｄのインピーダンスに対応する抵抗Ｒｓ2の抵抗値をＲｓとみなすことができる。
【０１２１】
センサ素子１としては、例えば、特開２０１０−２３７１１７号公報に開示された赤外線アレイセンサのように、感温部および当該感温部の出力電圧を取り出すためのＭＯＳトランジスタを具備する複数の画素部が、半導体基板（シリコン基板）の一表面側において２次元アレイ状に配置されており、全ての感温部の出力を時系列的に読み出すことが可能なものを用いることができる。この場合、各感温部の各々が、センサ部１１を構成し、各ＭＯＳトランジスタの各々が第２のアナログスイッチＳＷ１２を構成する。また、感温部と同じ構成のダミーの感温部を設けることで、このダミーの感温部が、ダミーセンサ部１１Ｄを構成する。なお、この赤外線アレイセンサを温度センサとして用いる場合には、半導体基板の温度を一定に保つことで感温部におけるサーモパイルの冷接点の温度を一定温度に保つペルチェ素子を用いるか、あるいは、冷接点の温度を検出するサーミスタを設けることが好ましい。
【０１２２】
また、オフセットキャンセル手段３は、各センサ部１１それぞれとセンサ素子１の高電位側の出力端との間に設けられた複数の第２のアナログスイッチＳＷ１２と、ＩＣ素子２に設けられ第１のアナログスイッチＳＷ１１および各第２のアナログスイッチＳＷ１２を制御する機能を有する制御部２６とを備えている。
【０１２３】
また、ディジタル回路２５は、制御部２６により第１のアナログスイッチＳＷ１１がオフ且つ１つの第２のアナログスイッチＳＷ１２がオンされた状態での第１の入力電圧Ｖ31から、第１のアナログスイッチＳＷ１１をオン且つ上記１つの第２のアナログスイッチＳＷ１２がオンされた状態での第２の入力電圧Ｖ32を減算した値に２を乗じることでオフセット電圧を求める第１演算部２５31を備えている。また、ディジタル回路２５は、第１の入力電圧Ｖ31から第１演算部２５31にて求めたオフセット電圧を減算した値を求める第２演算部２５32とを備えている。
【０１２４】
上述の第１の入力電圧Ｖ31は、第２の入力電圧ＶC32は、下記の（２２）式、（２３）式でそれぞれ表される。
【０１２５】
【数２２】
2013124879.tif 000024
【０１２６】
【数２３】
2013124879.tif 000025
【０１２７】
したがって、第１演算部２５31では、下記の（２４）式で表されるオフセット電圧を求めることができる。
【０１２８】
【数２４】
2013124879.tif 000026
【０１２９】
そして、第２演算部２５32では、下記の（２５）式で、第１の入力電圧Ｖ31から第１演算部２５31にて求めたオフセット電圧を減算した値を求めることができる。
【０１３０】
【数２５】
2013124879.tif 000027
【０１３１】
以上説明した本実施形態のセンサ装置では、実施形態１と同様、センサ素子１、ＩＣ素子２が、第１のＥＳＤ保護回路１２、第２のＥＳＤ保護回路２２をそれぞれ備えていることにより、ＥＳＤに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えているので、高精度化を図ることが可能となる。
【０１３２】
また、本実施形態のセンサ装置では、製造時にダミーセンサ部１１Ｄをセンサ部１１と同時に形成することが可能であり、第１のスイッチング素子ＳＷ１１を各第２のスイッチング素子ＳＷ１２と同時に形成することが可能なので、実施形態１のようなリーク電流検出用抵抗Ｒｃを形成するためのプロセスを追加する必要がなく、製造プロセスの簡略化を図れるとともに、製造コストの低コスト化を図ることが可能となる。
【０１３３】
（実施形態６）
以下では、本実施形態のセンサ装置について図６に基づいて説明する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【０１３４】
本実施形態のセンサ装置は、センサ素子１が、複数のセンサ部１１と、各センサ部１１それぞれとセンサ素子１の高電位側の出力端との間に設けられた複数のアナログスイッチＳＷ１（説明の便宜上、複数のアナログスイッチＳＷ１をアナログスイッチＳＷ１1〜ＳＷ１nと称することもある）とを備えている点などが相違する。
【０１３５】
ここで、複数のセンサ部１１は、同構成である。要するに、複数センサ部１１は、仕様が同じであり、特性が略同じである。したがって、各センサ部１１それぞれの出力電圧の信号電圧に対応する電圧源Ｖｓ1のＶｓnの電圧をＶｓ、各センサ部１１それぞれのインピーダンスに対応する抵抗Ｒｓ1〜Ｒｓnの抵抗値をＲｓとみなすことができる。
【０１３６】
本実施形態のセンサ装置におけるオフセットキャンセル手段３は、ＩＣ素子２に設けられ各アナログスイッチＳＷ１を制御する機能を有する制御部２６を備えている。
【０１３７】
また、オフセットキャンセル手段３におけるディジタル回路２５は、第１演算部２５41と、第２演算部２５42とを備えている。第１演算部２５41は、制御部２６により１つの第１のアナログスイッチＳＷ１（例えば、第１のアナログスイッチＳＷ１1）がオン且つ他の１つの第１のアナログスイッチＳＷ１（例えば、第１のアナログスイッチＳＷ１2）がオフされた状態での第１の入力電圧Ｖ41と、当該１つの第１のアナログスイッチＳＷ１がオン且つ当該他の１つの第１のアナログスイッチＳＷ１がオフされた状態での第２の入力電圧Ｖ42との差分に２を乗じることでリーク電流ＩLに起因したオフセット電圧を求める。
【０１３８】
また、第２演算部２５42は、第２の入力電圧Ｖ42から第１演算部２５41にて求めたオフセット電圧を減算した値を求める。
【０１３９】
上述の第１の入力電圧Ｖ41は、第２の入力電圧ＶC42は、下記の（２６）式、（２７）式でそれぞれ表される。
【０１４０】
【数２６】
2013124879.tif 000028
【０１４１】
【数２７】
2013124879.tif 000029
【０１４２】
したがって、第１演算部２５41では、下記の（２８）式で表されるオフセット電圧を求めることができる。
【０１４３】
【数２８】
2013124879.tif 000030
【０１４４】
そして、第２演算部２５42では、下記の（２９）式で、第２の入力電圧Ｖ42から第１演算部２５41にて求めたオフセット電圧を減算した値を求めることができる。
【０１４５】
【数２９】
2013124879.tif 000031
【０１４６】
以上説明した本実施形態のセンサ装置では、実施形態１と同様、センサ素子１、ＩＣ素子２が、第１のＥＳＤ保護回路１２、第２のＥＳＤ保護回路２２をそれぞれ備えていることにより、ＥＳＤに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えているので、高精度化を図ることが可能となる。
【０１４７】
また、本実施形態のセンサ装置では、センサ素子１にオフセットキャンセル手段３のための特別の構成を付加する必要がなく、実施形態１のようなリーク電流検出用抵抗Ｒｃを形成するためのプロセスを追加する必要がないので、センサ素子１のコストアップを防止することができる。
【０１４８】
（実施形態７）
以下では、本実施形態のセンサ装置について図７に基づいて説明する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【０１４９】
本実施形態のセンサ装置は、センサ素子１が、複数のセンサ部１１と、各センサ部１１それぞれとセンサ素子１の高電位側の出力端との間に設けられた複数のアナログスイッチＳＷ１（説明の便宜上、複数のアナログスイッチＳＷ１をアナログスイッチＳＷ１1〜ＳＷ１nと称することもある）とを備えている点などが相違する。
【０１５０】
ここで、複数のセンサ部１１は、同構成である。要するに、複数センサ部１１は、仕様が同じであり、特性が略同じである。したがって、各センサ部１１それぞれの出力電圧の信号電圧に対応する電圧源Ｖｓ1のＶｓnの電圧をＶｓ、各センサ部１１それぞれのインピーダンスに対応する抵抗Ｒｓ1〜Ｒｓnの抵抗値をＲｓとみなすことができる。
【０１５１】
本実施形態のセンサ装置におけるオフセットキャンセル手段３は、ＩＣ素子２に設けられ各アナログスイッチＳＷ１を制御する機能を有する制御部２６を備えている。
【０１５２】
オフセット手段３におけるディジタル回路２５は、制御部２６によりランダムの選択された２つのアナログスイッチＳＷ１のうちの一方がオン且つ他方がオフされた状態での第１の入力電圧Ｖ51から、制御部２６によりランダムに選択された２つのアナログスイッチＳＷ１の両方がオンされた状態での第２の入力電圧Ｖ52を累算して累算回数で除した平均値を減算した値に２を乗じることでオフセット電圧を求める第１演算部２５51と、第１の入力電圧Ｖ51からオフセット電圧を減算した値を求める第２演算部２５52とを備えている。
【０１５３】
ここで、制御部２６は、複数（例えば、６４個）のアナログスイッチＳＷから任意の２つのアナログスイッチＳＷ１をランダムに選択するための擬似乱数発生回路２６ａと、上述の累算回数をカウントするカウンタ２６ｂとを備えている。また、第１演算部２５51は、第２の入力電圧Ｖ52を累算する累算回路２５511と、累算回路２５511の出力を制御部２６から与えられる累算回数で除する除算器２５512とを備えている。なお、累算回路２５511での累算値およびカウンタ２６ｂのカウント値は、第２演算部２５52での演算を行われる度にリセットされる。
【０１５４】
上述の第１の入力電圧Ｖ51は、第２の入力電圧ＶC52は、下記の（３０）式、（３１）式でそれぞれ表される。
【０１５５】
【数３０】
2013124879.tif 000032
【０１５６】
【数３１】
2013124879.tif 000033
【０１５７】
したがって、第１演算部２５31では、第２の入力電圧ＶC52の平均値をＶC52aveとすれば、下記の（３２）式で表されるオフセット電圧を求めることができる。
【０１５８】
【数３２】
2013124879.tif 000034
【０１５９】
また、第２演算部２５52では、下記の（３３）式により、信号電圧に相当するＶｓを求めることができる。
【０１６０】
【数３３】
2013124879.tif 000035
【０１６１】
以上説明した本実施形態のセンサ装置では、実施形態１と同様、センサ素子１、ＩＣ素子２が、第１のＥＳＤ保護回路１２、第２のＥＳＤ保護回路２２をそれぞれ備えていることにより、ＥＳＤに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えているので、高精度化を図ることが可能となる。
【０１６２】
また、本実施形態のセンサ装置では、センサ素子１にオフセットキャンセル手段３のための特別の構成を付加する必要がなく、実施形態１のようなリーク電流検出用抵抗Ｒｃを形成するためのプロセスを追加する必要がないので、センサ素子１のコストアップを防止することができる。
【０１６３】
また、本実施形態のセンサ装置では、第２の入力電圧ＶC52の平均値ＶC52aveを利用してオフセット電圧を求めるので、センサ部１１のインピーダンスのばらつきの影響を軽減することが可能となる。
【０１６４】
（実施形態８）
以下では、本実施形態のセンサ装置について図８に基づいて説明する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【０１６５】
本実施形態のセンサ装置におけるオフセットキャンセル手段３は、センサ素子１に設けられてセンサ部１１と同構成を有しセンサ部１１に逆並列に接続されたダミーセンサ部１１Ｄを備えている。ここで、ダミーセンサ部１１Ｄが、センサ部１１と同構成ということは、仕様が同じであることを意味し、ダミーセンサ部１１Ｄの特性がセンサ部１１の特性と略同じであることを意味する。したがって、センサ部１１の出力電圧の信号電圧に対応する電圧源Ｖｓ1の電圧をＶｓ、センサ部１１のインピーダンスに対応する抵抗Ｒｓ1の抵抗値をＲｓとすれば、ダミーセンサ部１１Ｄの出力電圧の信号電圧に対応する電圧源Ｖｓ2の電圧をＶｓ、ダミーセンサ部１１Ｄのインピーダンスに対応する抵抗Ｒｓ2の抵抗値をＲｓとみなすことができる。また、ダミーセンサ部１１Ｄおよびセンサ部１１は、極性を有するものであり、ダミーセンサ部１１Ｄの“−”側が、センサ部１１の“＋”側と接続され、ダミーセンサ部１１Ｄの“＋”側が、センサ部１１の“−”側と接続されることによって、逆並列に接続されている。このような逆並列に接続する構成は、例えば、センサ部１１およびダミーセンサ部１１Ｄがサーモパイルの場合、センサ部１１とダミーセンサ部１１Ｄとを接続する配線のレイアウトを適宜設計することで容易に実現できる。
【０１６６】
また、オフセットキャンセル手段３は、ダミーセンサ部１１Ｄとセンサ素子１の高電位側の出力端との間に設けられたアナログスイッチＳＷ１を備えている。また、オフセットキャンセル手段３は、ＩＣ素子２に設けられアナログスイッチＳＷ１を制御する機能を有する制御部２６を備えている。
【０１６７】
また、オフセットキャンセル手段３におけるディジタル回路２５は、制御部２６によりアナログスイッチＳＷ１がオフされた状態での第１の入力電圧Ｖ61から、制御部２６により第１のアナログスイッチＳＷ１がオンされた状態での第２の入力電圧Ｖ62に２を乗じた値を減算した値を求める演算部２５6を備えている。
【０１６８】
上述の第１の入力電圧Ｖ61は、第２の入力電圧ＶC62は、下記の（３４）式、（３５）式でそれぞれ表される。
【０１６９】
【数３４】
2013124879.tif 000036
【０１７０】
【数３５】
2013124879.tif 000037
【０１７１】
したがって、演算部２５6では、下記の（３６）式で表されるオフセット電圧を求めることができる。
【０１７２】
【数３６】
2013124879.tif 000038
【０１７３】
また、演算部２５6では、下記の（３７）式により、信号電圧に相当するＶｓを求めることができる。
【０１７４】
【数３７】
2013124879.tif 000039
【０１７５】
以上説明した本実施形態のセンサ装置では、実施形態１と同様、センサ素子１、ＩＣ素子２が、第１のＥＳＤ保護回路１２、第２のＥＳＤ保護回路２２をそれぞれ備えていることにより、ＥＳＤに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えているので、高精度化を図ることが可能となる。
【０１７６】
また、本実施形態のセンサ装置では、製造時にダミーセンサ部１１Ｄをセンサ部１１と同時に形成することが可能なので、実施形態１のようなリーク電流検出用抵抗Ｒｃを形成するためのプロセスを追加する必要がなく、製造プロセスの簡略化を図れるとともに、製造コストの低コスト化を図ることが可能となる。また、本実施形態のセンサ装置では、上述の（３６）式に示したように、第２の入力電圧ＶC62からオフセット電圧を容易に求めることができる。
【０１７７】
（実施形態９）
以下では、本実施形態のセンサ装置について図９に基づいて説明する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【０１７８】
本実施形態のセンサ装置におけるオフセットキャンセル手段３は、センサ部１１とセンサ素子１の高電位側の出力端との間に設けられた第１のアナログスイッチＳＷ３１と、センサ素子１の高電位側の出力端と第１のグラウンドラインＶGND1との間に設けられた第１のダミーセンサ部１１Ｄ1と第２のアナログスイッチＳＷ３２と第２のダミーセンサ部１１Ｄ2との直列回路とを備えている。また、オフセットキャンセル手段３は、第２のアナログスイッチＳＷ３２と第２のダミーセンサ部１１Ｄ2との直列回路に並列接続された第３のアナログスイッチＳＷ３３を備えている。各アナログスイッチＳＷ３１〜ＳＷ３３は、ｎチャネルＭＯＳトランジスタにより構成することが好ましく、これにより、ｐチャネルＭＯＳトランジスタにより構成する場合に比べて、オン抵抗を低減できるとともに、高速動作が可能となる。
【０１７９】
また、オフセットキャンセル手段３は、ＩＣ素子２に設けられ第１のアナログスイッチＳＷ３１、第２のアナログスイッチＳＷ３２および第３のアナログスイッチＳＷ１３を制御する機能を有する制御部２６を備えている。
【０１８０】
また、オフセットキャンセル手段３におけるディジタル回路２５は、制御部２６により第１のアナログスイッチＳＷ３１がオフ且つ第２のアナログスイッチＳＷ２がオン且つ第３のアナログスイッチＳＷ３３がオフされた状態での第１の入力電圧Ｖ71を２で除することでオフセット電圧を求める第１演算部２５71と、制御部２６により第１のアナログスイッチＳＷ３１がオン且つ第２のアナログスイッチＳＷ３２がオフ且つ第３のアナログスイッチＳＷ３３がオフされた状態での第２の入力電圧Ｖ71からオフセット電圧を減算した値を求める第２演算部２５72とを備えている。
【０１８１】
また、第１のダミーセンサ部１１Ｄ1および第２のダミーセンサ部１１Ｄ2の各々は、センサ素子１に設けられてセンサ部１１と同構成を有している。また、第１のダミーセンサ部１１Ｄ1と第２のダミーセンサ部１１Ｄ2とは、逆直列に接続されている。
【０１８２】
ここで、第１のダミーセンサ部１１Ｄ1および第２のダミーセンサ部１１Ｄ2が、センサ部１１と同構成ということは、仕様が同じであることを意味し、第１のダミーセンサ部１１Ｄ1および第２のダミーセンサ部１１Ｄ2の特性がセンサ部１１の特性と略同じであることを意味する。したがって、センサ部１１の出力電圧の信号電圧に対応する電圧源Ｖｓの電圧をＶｓ、センサ部１１のインピーダンスに対応する抵抗Ｒｓの抵抗値をＲｓとすれば、各ダミーセンサ部１１Ｄ1，１１Ｄ2の出力電圧の信号電圧に対応する電圧源Ｖｓ1，Ｖｓ2の電圧をＶｓ、各ダミーセンサ部１１Ｄ1，１１Ｄ2のインピーダンスに対応する抵抗Ｒｓ1，Ｒｓ2の抵抗値をＲｓとみなすことができる。また、各ダミーセンサ部１１Ｄ1，１１Ｄ2およびセンサ部１１は、極性を有するものであり、第１のダミーセンサ部１１Ｄ1の“＋”側が、センサ部１１の“＋”側と接続され、第１のダミーセンサ部１１Ｄ1の“−”側が、第２のアナログスイッチＳＷ３２を介して第２のダミーセンサ部１１Ｄ2の“−”側と接続され、第２のダミーセンサ部１１Ｄ2の“＋”側が、センサ部１１の“−”側と接続されている。このような接続関係は、例えば、センサ部１１および各ダミーセンサ部１１Ｄ1，１１Ｄ2がサーモパイルの場合、これらを接続する配線のレイアウトを適宜設計することで容易に実現できる。
【０１８３】
上述の第１の入力電圧Ｖ71は、第２の入力電圧ＶC72は、下記の（３８）式、（３９）式でそれぞれ表される。
【０１８４】
【数３８】
2013124879.tif 000040
【０１８５】
【数３９】
2013124879.tif 000041
【０１８６】
したがって、第１の演算部２５71では、下記の（４０）式で表されるオフセット電圧を求めることができる。
【０１８７】
【数４０】
2013124879.tif 000042
【０１８８】
本実施形態のセンサ装置におけるオフセットキャンセル手段３では、第１の入力電圧Ｖ71が、センサ部１１の２倍のインピーダンスとリーク電流とで決まるので、センサ部１１のインピーダンス（抵抗Ｒｓの抵抗値）が実施形態１よりも小さい場合でも、オフセット電圧を精度よく求めることが可能となる。
【０１８９】
また、第２の演算部２５72では、下記の（４１）式により、信号電圧に相当するＶｓを求めることができる。
【０１９０】
【数４１】
2013124879.tif 000043
【０１９１】
以上説明した本実施形態のセンサ装置では、実施形態１と同様、センサ素子１、ＩＣ素子２が、第１のＥＳＤ保護回路１２、第２のＥＳＤ保護回路２２をそれぞれ備えていることにより、ＥＳＤに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えているので、高精度化を図ることが可能となる。
【０１９２】
また、本実施形態のセンサ装置では、第１のダミーセンサ部１１Ｄ1をセンサ部１１として用いることもできる。この場合には、制御部２６により第１のアナログスイッチＳＷ３１がオフ且つ第２のアナログスイッチＳＷ２がオフ且つ第３のアナログスイッチＳＷ３３がオンされた状態での第３の入力電圧Ｖ73からオフセット電圧を減算すればよい。
【０１９３】
ここで、第３の入力電圧Ｖ73は、下記の（４２）式で表される。
【０１９４】
【数４２】
2013124879.tif 000044
【０１９５】
したがって、本実施形態のセンサ装置は、第１のダミーセンサ部１１Ｄ1をセンサ部１１として用いる場合でも、第１のＥＳＤ保護回路１２および第２のＥＳＤ保護回路２２に起因してセンサ部１１に流れるリーク電流ＩLとセンサ部１１のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段３を備えているので、高精度化を図ることが可能となる。
【符号の説明】
【０１９６】
１  センサ素子
２  ＩＣ素子
１１  センサ部
１１Ｄ  ダミーセンサ部
１１Ｄ1  第１のダミーセンサ部
１１Ｄ2  第２のダミーセンサ部
１２  第１のＥＳＤ保護回路
２１  信号処理回路
２２  第２のＥＳＤ保護回路
２３  増幅回路
２４  Ａ／Ｄ変換回路
２５  ディジタル回路
２５0  予備演算部
２５1  第１演算部
２５2  第２演算部
２５31  第１演算部
２５32  第２演算部
２５41  第１演算部
２５42  第２演算部
２５51  第１演算部
２５52  第２演算部
２５6  演算部
２６  制御部
Ｄ1  第１のダイオード
Ｄ2  第２のダイオード
Ｄ3  第３のダイオード
Ｄ4  第４のダイオード
Ｉ1  第１の電流源
Ｉ2  第２の電流源
Ｉ3  第３の電流源
Ｉ4  第４の電流源
ＩR  電流源（可変電流源）
ＩL  リーク電流
Ｒｃ  リーク電流検出用抵抗
Ｒｓ  抵抗
ＳＷ１  第１のアナログスイッチ（アナログスイッチ）
ＳＷ２  第２のアナログスイッチ
ＳＷ３  第３のアナログスイッチ
ＳＷ４  第４のアナログスイッチ
ＳＷ１１  第１のアナログスイッチ
ＳＷ１２  第２のアナログスイッチ
ＳＷ３１  第１のアナログスイッチ
ＳＷ３２  第２のアナログスイッチ
ＳＷ３３  第３のアナログスイッチ
ＶDD1  第１の電源電圧ライン
ＶDD2  第２の電源電圧ライン
ＶGND1  第１のグラウンドライン
ＶGND2  第２のグラウンドライン
ＶC1  第１の入力電圧
ＶC2  第２の入力電圧
ＶC11  第１の入力電圧
ＶC12  第２の入力電圧
ＶC13  第３の入力電圧
ＶC14  第４の入力電圧
ＶC21  第１の入力電圧
ＶC22  第２の入力電圧
ＶC23  第３の入力電圧
ＶC24  第４の入力電圧
ＶC25  第５の入力電圧
ＶC31  第１の入力電圧
ＶC32  第２の入力電圧
ＶC41  第１の入力電圧
ＶC42  第２の入力電圧
ＶC51  第１の入力電圧
ＶC52  第２の入力電圧
ＶC61  第１の入力電圧
ＶC62  第２の入力電圧
ＶC71  第１の入力電圧
ＶC72  第２の入力電圧
【図１】
2013124879.tif 000045
【図２】
2013124879.tif 000046
【図３】
2013124879.tif 000047
【図４】
2013124879.tif 000048
【図５】
2013124879.tif 000049
【図６】
2013124879.tif 000050
【図７】
2013124879.tif 000051
【図８】
2013124879.tif 000052
【図９】
2013124879.tif 000053
【図１０】
2013124879.tif 000054