(57)【要約】【課題】欠陥が生じていない部分にダメージを与えることなく、半導体素子の欠陥を修復する。【解決手段】本発明に係る半導体素子１０の修復方法においては、検出した欠陥部２５上に形成されたレジスト膜１８を除去するようにレジスト膜１８をパターニングし、当該レジスト膜１８をマスクにして半導体層をエッチングすることによって、欠陥部２５を取り除く。【選択図】図１
2013055164.tif 000002
【特許請求の範囲】
【請求項１】
半導体層に生じた欠陥部を修復する半導体素子の修復方法であって、
前記欠陥部を検出する検出工程と、
前記半導体層上にレジスト膜を形成する膜形成工程と、
検出した前記欠陥部上のレジスト膜が除去されるように、前記半導体層上のレジスト膜をパターニングするパターニング工程と、
前記パターニング工程によってパターニングされたレジスト膜をマスクにして半導体層をエッチングするエッチング工程と
を包含することを特徴とする半導体素子の修復方法。
【請求項２】
前記検出工程は、前記半導体素子に電圧を印加して破壊された箇所又は発光した箇所を前記欠陥部として検出することを特徴とする請求項１に記載に半導体素子の修復方法。
【請求項３】
前記パターニング工程は、前記レジスト膜にレーザ光を照射して、前記レジスト膜をパターニングすることを特徴とする請求項１又は２に記載の半導体素子の修復方法。
【請求項４】
前記半導体層を形成する半導体層形成工程をさらに包含し、
前記半導体層形成工程においては、基板上に形成された前記半導体層上に透明導電膜をさらに形成し、前記半導体層及び前記透明導電膜を、単一のレジスト膜をマスクにしてそれぞれエッチングすることを特徴とする請求項１〜３のいずれか１項に記載の半導体素子の修復方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の修復方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体素子に生じた欠陥を一括して絶縁性材料で埋める方法が記載されている。
【０００３】
また、特許文献２には、半導体素子に生じた欠陥に逆バイアスを印加して破壊する方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３３９５５０号公報（２００６年１２月１４日公開）
【特許文献２】特開平１１−２０４８１６号公報（１９９９年７月３０日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来、エレクトロニクス分野において、結晶系薄膜は、薄膜トランジスタの半導体層、結晶系太陽電池の発電層、化合物半導体発光素子等、広くデバイス全般に利用されている。
【０００６】
化合物半導体発光素子では、ｐｎジャンクション部に結晶系薄膜が利用されている。化合物半導体発光素子の１つである、窒化ガリウム(ＧａＮ)系化合物半導体発光素子は、直接遷移型の発光素子であるため発光効率が高いこと、窒化ガリウムを中心として窒化インジウムや窒化アルミニウムを加え、それらの比率を変えることなどで青紫色から赤色までの発光が得られること等から注目されている。
【０００７】
このようなＧａＮ系化合物半導体発光素子の一例を、図３、４、７及び８に示す。図３及び４において、半導体発光素子１００は、サファイア基板１０１上に、バッファ層１０２、ｎ−ＧａＮ層１０３、活性化層１０４、及びｐ−ＧａＮ層１０５が積層されている。さらにｐ−ＧａＮ層１０５の上層に、ｎ電極１０６及びｐ電極１０７が積層されている。
【０００８】
活性化層１０４には、バリア層によって挟まれた多数のウエル層からなる多重量子井戸（ＭＱＷ：Multi quantum well）構造が形成されている。また、図７及び８に示す半導体発光素子１１０においては、図３及び４に示す半導体発光素子１００の構成に加えて、さらに透明導電膜１２１がｐ−ＧａＮ層１０５とｐ電極１０７との間に積層されている。
【０００９】
上述したような化合物半導体発光素子は、有機金属気相成長法（ＭＯＣＶＤ法）等を用いたエピタキシャル成長法によって、サファイア基板上にｎ−ＧａＮ層、バッファ層及びｐ−ＧａＮ層を順次形成した後、通常のＣＶＤ法及びフォトリソグラフィ法を用いてパターニングすることによって電極及び透明導電膜を順次形成することで製造される。
【００１０】
このようなＧａＮ系化合物半導体発光素子をはじめ、各種デバイスを高品質に製造するためには、各層を高精度に形成する必要がある。しかしながら、実際には、製膜工程において層構造の中に欠陥が発生することにより、素子が短絡し、製品の歩留まりが上がらないという課題がある。このような欠陥は、半導体層の製膜不良(結晶成長不良)や、異物混入等が原因で発生するが、完全になくすことは困難であり、素子中に形成された欠陥を除去する方法が求められている。
【００１１】
特許文献１では、半導体素子に生じた欠陥を一括して絶縁性材料で埋めることによって、欠陥を除去している。しかしながら、ｎ層とｐ層とにまたがって生じる欠陥は、ｐ層が積層された時点ですでに生じているため、有効ではない。
【００１２】
一方、特許文献２では、半導体素子に生じた欠陥に逆バイアスを印加して破壊することによって、欠陥を検出している。このように検出した欠陥は、一般に、導電膜や絶縁膜(導電膜等)に対し、パルスレーザーを照射してパターニングすることによって除去される。具体的には、除去すべき欠陥部分に直接パルスレーザーを照射し、当該領域の導電膜等を除去するが、この場合、加工面において短絡が多く発生するため、修復率が低いという問題がある。
【００１３】
本発明は、上記問題点に鑑みてなされたものであり、その目的は、半導体素子において、欠陥が生じていない部分にダメージを与えることなく、半導体素子の欠陥を修復する方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明に係る半導体素子の修復方法は、上記課題を解決するために、半導体層に生じた欠陥部を修復する半導体素子の修復方法であって、前記欠陥部を検出する検出工程と、前記半導体層上にレジスト膜を形成する膜形成工程と、検出した前記欠陥部上のレジスト膜が除去されるように、前記半導体層上のレジスト膜をパターニングするパターニング工程と、前記パターニング工程によってパターニングされたレジスト膜をマスクにして半導体層をエッチングするエッチング工程とを包含することを特徴としている。
【００１５】
上記の構成によれば、欠陥部を検出した後、当該欠陥部上のレジスト膜を開口させる。そして、当該レジスト膜をマスクして半導体層をエッチングし、半導体層の欠陥部のみを除去するので、欠陥が生じていない部分にダメージを与えることなく、高い修復率で半導体素子の欠陥を修復することができる。さらに、欠陥部の修復処理に起因する新たな欠陥の発生を防ぐことができる。
【００１６】
また、本発明に係る半導体素子の修復方法において、前記検出工程は、前記半導体素子に電圧を印加して破壊された箇所又は発光した箇所を前記欠陥部として検出することが好ましい。これにより、半導体層に生じた欠陥部を検出することができるので、レジスト膜をマスクにしてエッチングにより当該欠陥部を除去し、高い修復率で半導体素子を修復することができる。
【００１７】
さらに、本発明に係る半導体素子の修復方法において、前記パターニング工程は、前記レジスト膜にレーザ光を照射して、前記レジスト膜をパターニングすることが好ましい。これにより、欠陥部の除去のためのマスクとなるレジスト膜を形成することができる。
【００１８】
また、本発明に係る半導体素子の修復方法は、前記半導体層を形成する半導体層形成工程をさらに包含し、前記半導体層形成工程においては、基板上に形成された半導体層上に透明導電膜をさらに形成し、前記半導体層及び前記透明導電膜を、単一のレジスト膜をマスクにしてそれぞれエッチングすることが好ましい。
【００１９】
これにより、半導体層及び透明導電膜のそれぞれのエッチングに対するレジスト膜を形成する必要がなく、一つのレジスト膜を形成すればよいので、レジスト膜形成工程を省略することが可能である。その結果、半導体素子をより短時間かつ低コストに製造することができる。
【発明の効果】
【００２０】
本発明に係る半導体素子の修復方法は、上記課題を解決するために、半導体層に生じた欠陥部を修復する半導体素子の修復方法であって、前記欠陥部を検出する検出工程と、前記半導体層上にレジスト膜を形成する膜形成工程と、検出した前記欠陥部上のレジスト膜が除去されるように、前記半導体層上のレジスト膜をパターニングするパターニング工程と、前記パターニング工程によってパターニングされたレジスト膜をマスクにして半導体層をエッチングするエッチング工程とを包含しているので、半導体素子において、欠陥が生じていない部分にダメージを与えることなく、高い修復率で半導体素子を修復することができる。
【図面の簡単な説明】
【００２１】
【図１】半導体素子の製造及び本発明に係る半導体素子の修復方法のフローを示す図である。
【図２】本発明に係る半導体素子の修復方法の各工程を示す模式図である。
【図３】半導体素子の一例を示す上面模式図である。
【図４】図３に示す半導体素子をＡ−Ａ’線で切断した時の断面模式図である。
【図５】図３に示す半導体素子の製造方法のフローを示す図である。
【図６】図３に示す半導体素子の製造方法の各工程を示す模式図である。
【図７】半導体素子の他の例を示す上面模式図である。
【図８】図７に示す半導体素子をＢ−Ｂ’線で切断した時の断面模式図である。
【図９】図７に示す半導体素子の製造方法のフローを示す図である。
【図１０】図７に示す半導体素子の製造方法の各工程を示す模式図である。
【発明を実施するための形態】
【００２２】
〔半導体素子の修復方法〕
本発明の一実施形態に係る半導体素子の修復方法について、図１を参照して以下に説明する。図１は、半導体素子の製造及び本発明に係る半導体素子の修復方法のフローを示す図である。図１において、ステップＳ１〜ステップＳ５の半導体素子の製造フローについては、後述する。ここでは、ステップＳ１〜ステップＳ５において製造された半導体素子の修復フロー（ステップＳ６〜ステップＳ１０）について説明する。
【００２３】
まず、ステップＳ６の電圧印加工程において、半導体素子に高電圧を印加する。次に、ステップＳ７の欠陥検出工程において、高電圧の印加により生じた短絡部を欠陥部として検出する。
【００２４】
そして、ステップＳ８のレジスト膜塗布工程において、半導体層上にレジスト膜を塗布する。ステップＳ８において塗布されたレジスト膜を、ステップＳ９のパターニング工程においてパターニングし、欠陥部上のレジスト膜を開口させる。さらに、ステップＳ１０において、パターニングされたレジスト膜をマスクにして、半導体層をエッチングし、欠陥部を除去する。
【００２５】
次に、図２を参照して、本発明に係る半導体素子１０の修復方法の各工程を説明する。図２は、本発明に係る半導体素子１０の修復方法の各工程を示す模式図である。図２中（ａ）に示すように、半導体素子１０においては、基板１１上に、バッファ層１２、ｎ−ＧａＮ層１３、活性化層１４、及びｐ−ＧａＮ層１５がこの順に積層されている。また、ｎ−ＧａＮ層１３上にｎ電極１６が設けられており、ｐ−ＧａＮ層１５上にｐ電極１７が設けられている。ここで、ｎ−ＧａＮ層１３及びｐ−ＧａＮ層１５、さらにこれらの層の間に位置する層を併せて半導体層と称する。
【００２６】
半導体素子に生じる欠陥は、半導体層を構成する各層の製膜不良等により生じ、このような欠陥が生じた半導体素子に電圧を印加すると、短絡して正常に作動しないため、不良品となってしまう。このような問題を解決するために、本発明においては、製造した半導体素子の欠陥を特定し、欠陥が生じていない半導体層部分にダメージを与えることなく、当該欠陥部分を取り除くことによって、半導体素子を修復する。
【００２７】
図２中（ａ）に示すように、半導体素子１０の半導体層には、欠陥部２５が生じている。当該欠陥部２５は、上述した図１のステップＳ６において、半導体素子１０に高電圧を印加して短絡した短絡部として検出されたものである。欠陥部２５を検出した後、図２中（ｂ）に示すように、半導体層上にレジスト膜１８材料を塗布する。
【００２８】
次に、図２中（ｃ）に示すように、欠陥部２５上のレジスト膜１８を除去するように、レジスト膜をパターニングする。レジスト膜のパターニングは、レーザ照射装置５からレーザ光４を、欠陥部２５上のレジスト膜１８に照射することによって行ってもよい。レーザ光４の照射によりレジスト膜１８は、図２中（ｄ）に示すように、欠陥部２５上のみが取り除かれて開口するようにパターニングされる。その後、従来公知の方法により、レジスト膜１８を現像する（図２中（ｅ））。
【００２９】
そして、レジスト膜１８をマスクにして半導体層をエッチングし、図２中（ｆ）に示すように、欠陥部２５を取り除く。これにより、半導体素子１０を修復することができる。
【００３０】
このように、本発明によれば、短絡していない部分の半導体層にダメージを与えることなく、高い修復率で半導体素子１０を修復することできる。また、本発明に係る半導体素子１０の修復方法によれば、修復処理により半導体素子１０に新たな電流リークを発生させることなく修復することができる。したがって、高い修復率で半導体素子を修復することができる。
【００３１】
（電圧印加工程）
電圧印加工程では、半導体素子１０に電圧を印加する。このとき、例えばｐｎジャンクションのｐ側とｎ側との電位差が５００Ｖとなるように、半導体素子１０に高電圧を印加する。ｐｎジャンクション間に欠陥があると、電圧の印加により当該欠陥部分に過剰に電流が流れ、ジャンクション破壊が生じ、短絡する。また、電圧の印加により、欠陥部分が局所的に発光する。
【００３２】
（検出工程）
欠陥検出工程では、電圧の印加により生じたジャンクション破壊の破壊痕を、欠陥部２５として検出する。ここで、半導体素子１０の欠陥部２５は、電圧の印加により生じるジャンクション破壊部分、すなわち破壊痕であり、ジャンクション破壊により当該部分において短絡するため、短絡部でもある。ジャンクション破壊部分は、従来公知の欠陥検出装置を用いて特定し、欠陥部２５として検出する。また、欠陥検出工程においては、電圧の印加により局所的に発光した箇所を特定することによって、当該箇所を欠陥部２５として検出してもよい。例えば、ジャンクション破壊の破壊痕のサイズは、Φ２〜１０μｍであるため、汎用の画像検出装置を用いて検出することが可能である。
【００３３】
（膜形成工程）
膜形成工程では、半導体層の上面にポジ型レジスト膜材料を塗布し、レジスト膜１８を形成する。レジスト膜材料としては、ｇ、ｈ又はｉ線で感光する汎用の材料が使用可能である。このようなレジスト膜材料を、一般的な塗布装置(スリットコーター、スピンコーター等)を用いて半導体層の上面に塗布して製膜した後、所定温度で仮硬化させる。レジスト膜の膜厚は、半導体層に求める加工深さをエッチングすることに対して必要となる膜厚とすれば良く、例えば硬化後で１μｍ〜５μｍとする。また、レジスト膜とその下の半導体層との密着性を確保するために、予め半導体層上にＨＭＤＳのような表面処理を行ってもよい。
【００３４】
（パターニング工程）
パターニング工程では、膜形成工程において形成したレジスト膜１８のパターニングを行う。まず、検出工程で検出した欠陥部２５上のレジスト膜１８に対して、レジスト膜１８が吸収する波長のレーザ照射し、当該領域のレジスト膜を加工除去することによって、レジスト膜１８にパターンを形成する。
【００３５】
なお、レーザの照射条件については、欠陥部２５上のレジスト膜１８が完全に除去されるような条件であればよい。レーザ照射強度及び照射回数を増大させる、レジスト膜１８が除去されやすくなる。したがって、レーザ照射強度及び照射回数を増大させる方向にレーザ照射条件を変更しても、品質に大きな影響はない。一方、レーザ照射強度及び照射回数を低減させる方向にレーザ照射条件を変更すると、レジスト膜１８の残渣が生じる可能性がある。
【００３６】
（エッチング工程）
エッチング工程では、パターニング工程においてパターニングしたレジスト膜をマスクにして半導体層をエッチングする。エッチング条件としては、エッチングする半導体層に合わせて、従来公知の条件を採用すればよい。例えば、ＧａＮ系化合物半導体層の場合には、塩素系ガスを用いたドライエッチングを採用することができる。
【００３７】
なお、エッチングの深さについては、ｐｎジャンクションで短絡した部分を除去すればよく、欠陥の深さ方向の位置に依存しない。したがって、エッチングの深さは、ｐｎジャンクションの厚みが最小であるが、これ以上エッチングしたとしても品質には影響を及ぼさない。
【００３８】
以上の工程により、本発明に係る半導体素子の修復方法による、半導体素子１０に生じた欠陥の修復が達成される。
【００３９】
（半導体層形成工程）
本発明に係る半導体素子の修復方法は、電圧印加工程の前に、半導体層形成工程を包含していてもよい。半導体層形成工程においては、図１に示すステップＳ１〜ステップＳ５の各工程よって、半導体層を形成する。まず、ステップＳ１の基板表面処理工程において、基板１１の表面を従来公知の方法によって処理する。例えば、基板１１上にバッファ層１２を形成する。次にバッファ層１２上に、ｎ−ＧａＮ層１３、活性化層１４及びｐ−ＧａＮ層１５を順に積層し、ＧａＮ層（半導体層）を形成する（ステップＳ２）。
【００４０】
次に、ステップＳ３の透明導電膜形成工程において、ｐ−ＧａＮ層１５上に透明導電膜を形成する。そして、ステップＳ４において、ＧａＮ層及び透明導電膜にパターンを形成する。ステップＳ４は、レジスト膜塗布工程（ステップＳ４１）、露光工程（ステップＳ４２）、現像工程（ステップＳ４３）、及びエッチング工程（ステップＳ４４）のサブステップを包含している。本実施形態においては、ＧａＮ層及び透明導電膜を、単一のレジスト膜をマスクとしてエッチングし、パターン形成する。すなわち、ＧａＮ層及び透明導電膜のパターン形成に、同一のレジスト膜を用いている。これにより、ＧａＮ層及び透明導電膜のそれぞれにレジスト膜を形成する必要がなく、製造工程を短縮できるので、より短時間かつ低コストで半導体素子を製造することができる。
【００４１】
最後に、パターンが形成された透明導電膜又はＧａＮ層上に電極パターンを形成し、ｎ電極１６及びｐ電極１７を設ける（ステップＳ５）ことによって、半導体層を含む半導体素子１０を製造することができる。
【００４２】
なお、本実施形態ではＧａＮ系化合物半導体素子の修復方法について説明したが、本発明の修復対象は化合物半導体素子に限定されず、薄膜トランジスタにおける半導体層として、結晶シリコン又は酸化物半導体等が修復可能である。また、本発明によれば、太陽電池における発電層の修復が可能であり、シリコン系太陽電池においては、多結晶シリコン層又は単結晶シリコン層が修復可能であり、化合物半導体系太陽電池においては、化合物半導体層を修復することができる。
【００４３】
（半導体発光素子１００）
図３〜６を参照して、化合物半導体発光素子及びその製造方法の一例を示す。図３は、半導体素子の一例を示す上面模式図であり、図４は、図３に示す半導体素子をＡ−Ａ’線で切断した時の断面模式図である。また、図５は、図３に示す半導体素子の製造方法のフローを示す図であり、図６は、図３に示す半導体素子の製造方法の各工程を示す模式図である。
【００４４】
図３及び４に示すＧａＮ系化合物半導体発光素子１００は、例えば図５に示すフロー又は図６に示す各製造工程にしたがって製造することができる。図３及び４に示すように、ＧａＮ系化合物半導体発光素子１００は、サファイア基板１０１、バッファ層１０２、ｎ−ＧａＮ層１０３、活性化層１０４、ｐ−ＧａＮ層１０５、ｎ電極１０６、及びｐ電極１０７を備えている。
【００４５】
図５に示すように、ＧａＮ系化合物半導体発光素子１００は、基板処理工程（ステップＳ５１）、ＧａＮ層形成工程（ステップＳ５２）、ＧａＮ層パターン形成工程（ステップＳ５３）、及び電極パターン形成工程（ステップＳ５４）により製造される。ステップＳ５３は、さらに、レジスト膜塗布工程（ステップＳ５３１）、露光工程（ステップＳ５３２）、現像工程（ステップＳ５３３）、及びエッチング工程（ステップＳ５３４）のサブステップをさらに含む。
【００４６】
ＧａＮ系化合物半導体発光素子１００の製造工程を、図６を参照してより詳細に説明する。まず、サファイア基板１０１上にバッファ層１０２を形成したのち、ＧａＮ層形成工程において、ＭＯＣＶＤ法によって、ｎ−ＧａＮ層１０３、活性化層１０４、及びｐ−ＧａＮ層１０５を順次形成し、図６中（ａ）に示す層構成を形成する。すなわち、まず、基板表面処理工程として、図６中（ａ）のような層構成を形成する。
【００４７】
次に、図６中（ｂ）に示すように、ｐ−ＧａＮ層１０５上にレジスト膜材料を塗布してレジスト膜１０８を形成し、従来公知のフォトリソグラフィにより、図６中（ｃ）に示すようにレジスト膜１０８を所望のパターンにパターニングする。そして、図６中（ｄ）に示すように、例えば塩素系ガスを用いたドライエッチングによって、レジスト膜１０８をマスクにしてＧａＮ層をエッチングする。続いて、レジスト膜１０８を剥離し、図６中（ｅ）に示すＧａＮ層パターンを形成する。
【００４８】
さらに続いて、電極パターンを形成する。電極パターン形成工程において、図６中（ｆ）に示すように、ＧａＮ層上にレジスト膜材料を塗布し、従来公知の方法によってレジスト膜１０９を形成する（図６中（ｇ））。次に、図６中（ｈ）に示すように、ＧａＮ層の上面に導電膜１２０を蒸着させた上でレジスト膜１０９を除去することによって、リフトオフによりｎ電極１０６及びｐ電極１０７を形成する（図６中（ｉ））。以上の工程を経て、ＧａＮ系化合物半導体発光素子１００を製造することができる。
【００４９】
（半導体発光素子１１０）
図７〜１０を参照して、化合物半導体発光素子及びその製造方法の他の例を示す。図７は半導体素子の他の例を示す上面模式図であり、図８は、図７に示す半導体素子をＢ−Ｂ’線で切断した時の断面模式図である。また、図９は、図７に示す半導体素子の製造方法のフローを示す図であり、図１０は、図７に示す半導体素子の製造方法の各工程を示す模式図である。
【００５０】
図７及び８に示すＧａＮ系化合物半導体発光素子１１０は、例えば図９に示すフロー又は図１０に示す各製造工程にしたがって製造することができる。図７及び８に示すように、ＧａＮ系化合物半導体発光素子１１０は、サファイア基板１０１、バッファ層１０２、ｎ−ＧａＮ層１０３、活性化層１０４、ｐ−ＧａＮ層１０５、ｎ電極１０６、及びｐ電極１０７を備え、ｐ−ＧａＮ層１０５とｐ電極１０７との間に透明導電膜１２１をさらに備えている。すなわち、ＧａＮ系化合物半導体発光素子１１０は、ＧａＮ層上に透明導電膜を設けた点でのみ、図３及び４に示すＧａＮ系化合物半導体発光素子１００と異なっている。
【００５１】
図９に示すように、ＧａＮ系化合物半導体発光素子１１０は、基板処理工程（ステップＳ９１）、ＧａＮ層形成工程（ステップＳ９２）、透明導電膜形成工程（ステップＳ９３）、透明導電膜及びＧａＮ層パターン形成工程（ステップＳ９４）、及び電極パターン形成工程（ステップＳ９５）により製造される。ステップＳ９４は、さらに、レジスト膜塗布工程（ステップＳ９４１）、露光工程（ステップＳ９４２）、現像工程（ステップＳ９４３）、及びエッチング工程（ステップＳ９４４）のサブステップをさらに含む。
【００５２】
ＧａＮ系化合物半導体発光素子１１０の製造工程を、図１０を参照してより詳細に説明する。まず、サファイア基板１０１上にバッファ層１０２を形成したのち、ＧａＮ層形成工程において、ＭＯＣＶＤ法によって、ｎ−ＧａＮ層１０３、活性化層１０４、ｐ−ＧａＮ層１０５を順次形成し、さらに透明導電膜１２１を形成することによって、図１０中（ａ）に示す層構成を形成する。すなわち、まず、基板表面処理工程として、図１０中（ａ）のような層構成を形成する。
【００５３】
次に、図１０中（ｂ）に示すように、透明導電膜１２１上にレジスト膜材料を塗布してレジスト膜１２２を形成し、従来公知のフォトリソグラフィにより、図１０中（ｃ）に示すようにレジスト膜１２２を所望のパターンにパターニングする。そして、図１０中（ｄ）に示すように、例えば塩素系ガスを用いたドライエッチングによって、レジスト膜１２２をマスクにして透明導電膜１２１をエッチングする。
【００５４】
さらに、図１０中（ｅ）に示すように、同一のレジスト膜１２２を用いて、ＧａＮ層をエッチングする。続いて、レジスト膜１２２を剥離し、図１０中（ｅ）に示す透明導電膜１２１及びＧａＮ層のパターンを形成する。その後、図６中（ｆ）〜（ｉ）と同様に電極を形成することによって、図１０（ｆ）に示すようにＧａＮ系化合物半導体発光素子１１０を製造することができる。
【００５５】
〔実施例〕
本発明に係る半導体素子の修復方法の一実施例を以下に示す。なお、当該実施例は本発明の一例を示すに過ぎず、本発明は当該実施例により限定されるものではない。
【００５６】
まず、図２中（ａ）に示すような半導体素子１０のｐ電極１７とn電極１６との間に、５００Ｖの電圧を印加する。ｐｎジャンクション間に欠陥があると、過剰に電流が流れて短絡し、ジャンクション破壊の破壊痕として欠陥部２５が生じる。次に、一般的な欠陥検出装置を用いて、半導体素子１０を確認し、欠陥部２５(サイズ：Φ２μｍ)を検出した。
【００５７】
次に、半導体素子１０の上面にレジスト膜１８を塗布し、仮硬化させることで、図２中（ｂ）に示すような層構成を形成した。このときのレジスト膜厚は２．５μｍであった。次に、図２中（ｃ）に示すように、一般的なレーザ照射装置を用いて、Φ２０μｍマスクを介して、検出した欠陥部２５の上面に、ＹＡＧ３倍波のパルスレーザーを照射した。照射条件を、照射強度４５０ｍＪ／ｃｍ２、照射回数１０回、１パルスあたりの照射時間５ｎｓｅｃとした。その結果、半導体素子１０が図２中（ｄ）に示すような状態となった。この状態において表面形状評価を行ったところ、レーザ照射によりレーザ照射部のレジスト膜１８は完全に除去されていた。
【００５８】
続いて、従来公知の方法によりレジスト膜１８の現像を行うことで、図２中（ｅ）に示すようなレジストパターンを形成した。この状態における表面形状評価により、レーザ照射領域に加工による表面凹凸はなく、良好な表面状態であることを確認した。
【００５９】
さらに続いて、レジスト膜１８をマスクにしてドライエッチングにより半導体層を０．８μｍパターニングし、レジスト膜１８を剥離することで、図２中（ｆ）に示すように、半導体素子１０から欠陥部２５が除去された。欠陥部２５が検出された１００個の不良半導体素子を修復した後、修復した半導体素子に対してＥＳＤ検査を実施したところ、９２個の半導体素子において、電流リークがなく良好な特性を示すことが確認された。
【産業上の利用可能性】
【００６０】
本発明は、ＬＥＤ等の半導体発光素子、薄膜トランジスタ、太陽電池等の結晶系薄膜を有するデバイス全般に広く適用できる。
【符号の説明】
【００６１】
１０    半導体素子
１１    基板
１２    バッファ層
１３    ｎ−ＧａＮ層
１４    活性化層
１５    ｐ−ＧａＮ層
１６    ｎ電極
１７    ｐ電極
１８    レジスト膜
２５    欠陥部
【図１】
2013055164.tif 000003
【図２】
2013055164.tif 000004
【図３】
2013055164.tif 000005
【図４】
2013055164.tif 000006
【図５】
2013055164.tif 000007
【図６】
2013055164.tif 000008
【図７】
2013055164.tif 000009
【図８】
2013055164.tif 000010
【図９】
2013055164.tif 000011
【図１０】
2013055164.tif 000012