(57)【要約】【課題】ヘッドピン駆動用のコイル２００に発生した逆起電圧に基づく電力の中で、電源に回生される電力の割合を高め、素子の発熱を減少させる。【解決手段】電圧検出回路１１は、コイル２００に発生する逆起電圧の大きさに応じて出力する信号のレベルを変化させ、制御信号生成回路１２は、逆起電圧が所定電圧以上になった場合にオン信号を出力し、所定電圧未満になった場合にオフ信号を出力し、ＦＥＴ１３０は、オン信号が入力された場合にコイル２００と平滑回路１４とを導通させ、オフ信号が入力された場合にコイル２００と平滑回路１４との導通を遮断し、平滑回路１４は、逆起電圧に基づく電流を平滑化して電源に還流し、トランジスター１３１は、コイル２００と平滑回路１４との導通を遮断したことによりＦＥＴ１３０の両端に生じた電位差を利用して、ＦＥＴ１３０の寄生容量に蓄積された電荷をディスチャージさせる。【選択図】図１
2013166359.tif 000002
【特許請求の範囲】
【請求項１】
ドッドインパクトプリンターに用いられる逆起電圧回生回路であって、
電圧検出回路と、
制御信号生成回路と、
第１のスイッチ回路と、
第２のスイッチ回路と、
平滑回路と
を備え、
前記電圧検出回路は、
ヘッドピン駆動回路のコイルに発生する逆起電圧の大きさに応じて、前記制御信号生成回路へ出力する信号のレベルを変化させ、
前記制御信号生成回路は、
前記逆起電圧が所定電圧以上になったことを示す出力信号が、前記電圧検出回路から入力された場合に、オン信号を前記第１のスイッチ回路へ出力し、
前記逆起電圧が前記所定電圧未満になったことを示す出力信号が、前記電圧検出回路から入力された場合に、オフ信号を前記第１のスイッチ回路へ出力し、
前記第１のスイッチ回路は、
前記オン信号が入力された場合に、前記コイルと前記平滑回路とを導通させ、
前記オフ信号が入力された場合に、前記コイルと前記平滑回路との導通を遮断し、
前記平滑回路は、
出力端子が、前記ヘッドピン駆動回路の電源の正電位側に接続され、前記コイルから前記第１のスイッチ回路を経由して供給される前記逆起電圧により発生する電流を平滑化して電源に還流し、
前記第２のスイッチ回路は、
前記第１のスイッチ回路が前記コイルと前記平滑回路との導通を遮断したことにより、当該第１のスイッチ回路の前記コイル側の端子と前記平滑回路側の端子との間に生じた電位差を利用して、当該第１のスイッチ回路の寄生容量に蓄積された電荷をディスチャージさせることを特徴とする逆起電圧回生回路。
【請求項２】
請求項１に記載の逆起電圧回生回路であって、
前記第１のスイッチ回路は、電界効果トランジスターであり、
前記第２のスイッチ回路は、
前記電界効果トランジスターが前記コイルと前記平滑回路との導通を遮断したことにより、当該電界効果トランジスターの前記コイル側の端子と前記平滑回路側の端子との間に生じた電位差を利用して、当該電界効果トランジスターのゲート端子とソース端子とを導通させることを特徴とする逆起電圧回生回路。
【請求項３】
請求項２に記載の逆起電圧回生回路であって、
前記第２のスイッチ回路は、バイポーラトランジスターであることを特徴とする逆起電圧回生回路。
【請求項４】
請求項３に記載の逆起電圧回生回路であって、
前記第１のスイッチ回路は、ｐチャネル電界効果トランジスターであり、
前記第２のスイッチ回路は、ｐｎｐ型のバイポーラトランジスターであり、
前記逆起電圧回生回路は、
一端が前記ｐチャネル電界効果トランジスターのソース端子に接続され、他端が前記ｐｎｐ型のバイポーラトランジスターのベース端子に接続された第１の抵抗と、
一端が前記ベース端子に接続された第２の抵抗と、
一端が前記第２の抵抗の他端に接続され、他端が前記ｐチャネル電界効果トランジスターのドレイン端子に接続されたコンデンサーと
をさらに備え、
前記ｐｎｐ型のバイポーラトランジスターのエミッター端子は、前記ｐチャネル電界効果トランジスターのソース端子に接続され、コレクター端子は、前記ｐチャネル電界効果トランジスターのゲート端子に接続されており、
前記ｐｎｐ型のバイポーラトランジスターは、
前記ｐチャネル電界効果トランジスターが前記コイルと前記平滑回路との導通を遮断したことにより前記ソース端子と前記ドレイン端子との間に生じた電位差によって、前記第１の抵抗の両端に生じた電圧が前記ｐｎｐ型のバイポーラトランジスターのエミッター端子とベース端子との間に印加されることにより当該ｐｎｐ型のバイポーラトランジスターが導通して、前記ｐチャネル電界効果トランジスターのゲート端子とソース端子とを導通させることを特徴とする逆起電圧回生回路。
【請求項５】
請求項１から４のいずれか一項に記載の逆起電圧回生回路を有することを特徴とするドットインパクトプリンター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、逆起電圧回生回路およびドットインパクトプリンターに関する。
【背景技術】
【０００２】
下記の特許文献１には、ドットインパクトプリンターのヘッドピン駆動回路において、ヘッドピンを駆動するコイルに発生した逆起電圧を、ヘッドピン駆動用電源の電圧まで降下させて当該電源に戻して再利用する技術が開示されている。
【０００３】
上記特許文献１において、ヘッドピンを駆動するコイルとヘッドピン駆動用電源との間に設けられている回生回路では、ｎチャネルＦＥＴ（Field Effect Transistor）のドレイン端子とゲート端子の間に２つのツェナーダイオードが直列に接続され、ゲート端子とソース端子の間に抵抗が接続されている。
【０００４】
そして、ヘッドピン駆動用のコイルに発生した逆起電圧が、電源電圧に２つのツェナーダイオードのツェナー電圧を加えた値に達した場合に、このｎチャネルＦＥＴはオンし、ヘッドピン駆動用のコイルに生じた誘導起電力を、ヘッド用駆動用の電源に戻すように動作する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−７６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記特許文献１の回生回路では、ｎチャネルＦＥＴは中間的な抵抗値を持ったまま安定し、ヘッドピン駆動用のコイルに発生した逆起電圧に基づく電力は、抵抗器として動作するｎチャネルＦＥＴによって熱として消費されることになる。つまり、ヘッドピン駆動用のコイルに発生した逆起電圧に基づく電力は、その一部がヘッド用駆動用の電源に戻されるものの、残りはｎチャネルＦＥＴにおいて熱として消費されることになる。
【０００７】
そのため、ヘッドピンが駆動するたびにｎチャネルＦＥＴが発熱し、発熱による熱暴走や発熱による他の部品へ影響を与える可能性がある。そのため、耐熱性能の高い部品を選定したり放熱設備を設ける必要があり、コストが高くなったり、装置が大型化する場合があった。
【０００８】
そこで、本発明は、ヘッドピン駆動用のコイルに発生した逆起電圧に基づく電力の中で、電源に回生される電力の割合を高めることができると共に、素子の発熱を減少させることを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するための一態様は、ドッドインパクトプリンターに用いられる逆起電圧回生回路であって、電圧検出回路と、制御信号生成回路と、第１のスイッチ回路と、第２のスイッチ回路と、平滑回路とを備え、前記電圧検出回路は、ヘッドピン駆動回路のコイルに発生する逆起電圧の大きさに応じて、前記制御信号生成回路へ出力する信号のレベルを変化させ、前記制御信号生成回路は、前記逆起電圧が所定電圧以上になったことを示す出力信号が、前記電圧検出回路から入力された場合に、オン信号を前記第１のスイッチ回路へ出力し、前記逆起電圧が前記所定電圧未満になったことを示す出力信号が、前記電圧検出回路から入力された場合に、オフ信号を前記第１のスイッチ回路へ出力し、前記第１のスイッチ回路は、前記オン信号が入力された場合に、前記コイルと前記平滑回路とを導通させ、前記オフ信号が入力された場合に、前記コイルと前記平滑回路との導通を遮断し、前記平滑回路は、出力端子が、前記ヘッドピン駆動回路の電源の正電位側に接続され、前記コイルから前記第１のスイッチ回路を経由して供給される前記逆起電圧により発生する電流を平滑化して電源に還流し、前記第２のスイッチ回路は、前記第１のスイッチ回路が前記コイルと前記平滑回路との導通を遮断したことにより、当該第１のスイッチ回路の前記コイル側の端子と前記平滑回路側の端子との間に生じた電位差を利用して、当該第１のスイッチ回路の寄生容量に蓄積された電荷をディスチャージさせる。
【００１０】
スイッチ回路が平滑回路への電流の供給を断続させることにより、発生する逆起電圧のピークを押さえることができ、スイッチ回路等での電力消費を低く抑えることができる。従って、より小さな定格のスイッチ素子（ＦＥＴ）が使用可能で、かつ放熱も抑えることができるため、放熱設備が不要となり（あるいは小さくでき）、よって基板面積の極小化および装置の小型化に貢献可能。また、電源効率の向上による電源の小型化も可能となる。
【００１１】
さらに、第１のスイッチ回路がオフになる際の当該第１のスイッチ回路と平滑回路との間の電圧の急激な降下を利用して第１のスイッチ回路の寄生容量に蓄積された電荷をディスチャージさせるため、第１のスイッチ回路が電流を遮断するのにかかる時間を短くでき、第１のスイッチ回路のスイッチング損失を小さく抑えることができる。
【００１２】
ここで、前記第１のスイッチ回路は、電界効果トランジスターであってもよく、前記第２のスイッチ回路は、前記電界効果トランジスターが前記コイルと前記平滑回路との導通を遮断したことにより、当該電界効果トランジスターの前記コイル側の端子と前記平滑回路側の端子との間に生じた電位差を利用して、当該電界効果トランジスターのゲート端子とソース端子とを導通させてもよい。
【００１３】
これにより、安価で容易に入手可能な電界効果トランジスターを用いて、スイッチング損失の少ない逆起電圧回生回路を構成することができる。
【００１４】
また、前記第２のスイッチ回路は、バイポーラトランジスターであってもよい。これにより、第１のスイッチ回路がオフになる際の当該第１のスイッチ回路と平滑回路との間の電圧の急激な降下に追従して第１のスイッチ回路の寄生容量に蓄積された電荷を迅速にディスチャージさせることができる。
【００１５】
ここで、前記第１のスイッチ回路は、ｐチャネル電界効果トランジスターであってもよく、前記第２のスイッチ回路は、ｐｎｐ型のバイポーラトランジスターであってもよく、前記逆起電圧回生回路は、一端が前記ｐチャネル電界効果トランジスターのソース端子に接続され、他端が前記ｐｎｐ型のバイポーラトランジスターのベース端子に接続された第１の抵抗と、一端が前記ベース端子に接続された第２の抵抗と、一端が前記第２の抵抗の他端に接続され、他端が前記ｐチャネル電界効果トランジスターのドレイン端子に接続されたコンデンサーとをさらに備え、前記ｐｎｐ型のバイポーラトランジスターのエミッター端子は、前記ｐチャネル電界効果トランジスターのソース端子に接続され、コレクター端子は、前記ｐチャネル電界効果トランジスターのゲート端子に接続されており、前記ｐｎｐ型のバイポーラトランジスターは、前記ｐチャネル電界効果トランジスターが前記コイルと前記平滑回路との導通を遮断したことにより前記ソース端子と前記ドレイン端子との間に生じた電位差によって、前記第１の抵抗の両端に生じた電圧が前記ｐｎｐ型のバイポーラトランジスターのエミッター端子とベース端子との間に印加されることにより当該ｐｎｐ型のバイポーラトランジスターが導通して、前記ｐチャネル電界効果トランジスターのゲート端子とソース端子とを導通させるようにしてもよい。
【００１６】
これにより、容易に入手可能な汎用部品で、第１のスイッチ回路がオフになる際の当該第１のスイッチ回路と平滑回路との間の電圧の急激な降下に追従して第２のスイッチ回路を高速にオンさせることができ、第１のスイッチ回路の寄生容量に蓄積された電荷を迅速にディスチャージさせることができる。
【００１７】
また、上記課題を解決するための他の態様は、上記に記載したいずれかの逆起電圧回生回路を有するドットインパクトプリンターであってもよい。これにより、ドットインパクトプリンターを小型化することができる。
【図面の簡単な説明】
【００１８】
【図１】本実施形態のドットインパクトプリンターに用いられるヘッドピン駆動装置の構成の一例を示す回路図である。
【図２】印字動作の一例を説明するための概念図である。
【図３】時間変化を説明する電圧または電流の発生箇所を説明するための説明図である。
【図４】各部の電圧または電流の時間変化の一例を説明するためのタイミングチャートである。
【図５】本実施形態の効果を説明するために対比するスイッチ回路１３の構成の一例を示す回路図である。
【図６】図５に示したｐチャネルＦＥＴ１３０のドレイン−ソース間の電圧Ｖds、ゲート−ソース間の電圧Ｖgs、およびドレイン電流Ｉdのシミュレーション結果の一例を示すタイミングチャートである。
【図７】本実施形態におけるｐチャネルＦＥＴ１３０のドレイン−ソース間の電圧Ｖds、ゲート−ソース間の電圧Ｖgs、およびドレイン電流Ｉdのシミュレーション結果の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２０】
図１は、本実施形態のドットインパクトプリンターに用いられるヘッドピン駆動装置の構成の一例を示す回路図である。本実施形態のドットインパクトプリンターは、図１に示すようなヘッドピン駆動装置を備える。ヘッドピン駆動装置は、ヘッドピン駆動回路２０および逆起電圧回生回路１０を有する。
【００２１】
ヘッドピン駆動回路２０は、複数のヘッドピン、複数のコイル２００、複数のスイッチ２０１、および複数のダイオード２０２を有する。本実施形態のヘッドピン駆動回路２０では、１つのヘッドピンに対して、コイル２００、スイッチ２０１、およびダイオード２０２が１つずつ設けられている。
【００２２】
スイッチ２０１は、例えばｎチャネルＦＥＴであり、ゲート端子がドットインパクトプリンター内のマイクロコンピューターに接続され、ドレイン端子が、対応して設けられているダイオード２０２のアノード端子に接続され、ソース端子がグランドに接続されている。
【００２３】
それぞれのコイル２００は、一端がヘッドピン駆動用の電源に接続され、他端が、対応して設けられているスイッチ２０１のドレイン端子に接続されている。
【００２４】
それぞれのダイオード２０２は、アノードが、対応して設けられているスイッチ２０１のドレイン端子に接続されており、カソードが逆起電圧回生回路１０に接続されている。それぞれのダイオード２０２は、シリコンダイオードでかまわないが、順方向での電圧降下が低いショットキーバリアーダイオードがより好ましい。
【００２５】
それぞれのスイッチ２０１は、マイクロコンピューターからゲート端子に入力された印字制御信号がＨｉｇｈになった場合にコイル２００に電流を流し、コイル２００に流れる電流により発生した磁力によってヘッドピンを紙等の記録媒体に打ち付ける。
【００２６】
そして、それぞれのスイッチ２０１が、ゲート端子に入力された印字制御信号がＬｏｗになることでコイル２００に流れていた電流を遮断すると、コイル２００に磁力が発生しなくなり、ヘッドピンが元の位置に戻る。このとき、電流の遮断によりコイル２００に逆起電圧が発生し、発生した逆起電圧は、ダイオード２０２を介して逆起電圧回生回路１０へ送られる。
【００２７】
図２は、印字動作の一例を説明するための概念図である。スイッチ２０１が、ドットインパクトプリンター内のマイクロコンピューターから出力された印字制御信号がＨｉｇｈになった場合にコイル２００に電流を流すと、コイル２００に流れる電流により磁力が発生する。
【００２８】
そして、図２（ａ）に示すように、発生した磁力によって金属製のレバー２０４が軸２０３を中心に回転して鉄心２０６に引き寄せられる。そして、レバー２０４に接続されているヘッドピン２０７が、インクリボン２０８を紙等の記録媒体２０９に打ち付けることにより、記録媒体２０９にドットの画像を形成する。
【００２９】
また、戻しバネ２０５は、レバー２０４を鉄心２０６から離れる方向に付勢しており、スイッチ２０１がマイクロコンピューターから出力された印字制御信号に応じてコイル２００に流していた電流を遮断すると、コイル２００に磁力が発生しなくなる。そのため、レバー２０４は、戻しバネ２０５の付勢力によって軸２０３を中心に回転して元の位置に戻る。これにより、ヘッドピン２０７もインクリボン２０８から離れて元の位置に戻る。
【００３０】
図１に戻って説明を続ける。逆起電圧回生回路１０は、電圧検出回路１１、制御信号生成回路１２、スイッチ回路１３、および平滑回路１４を備える。
【００３１】
電圧検出回路１１は、ヘッドピン駆動回路２０のコイル２００に発生する逆起電圧の大きさに応じて、制御信号生成回路１２へ出力する信号のレベルを変化させる。
【００３２】
制御信号生成回路１２は、ヘッドピン駆動回路２０のコイル２００に発生する逆起電圧が所定電圧以上になったことを示す出力信号が、電圧検出回路１１から入力された場合に、オン信号をスイッチ回路１３へ出力し、当該逆起電圧が当該所定電圧未満になったことを示す出力信号が、電圧検出回路１１から入力された場合に、オフ信号をスイッチ回路１３へ出力する。
【００３３】
スイッチ回路１３は、第１のスイッチと第２のスイッチとを有し、第１のスイッチは、制御信号生成回路１２からオン信号が入力された場合に、コイル２００と平滑回路１４とを導通させ、制御信号生成回路１２からオフ信号が入力された場合に、コイル２００と平滑回路１４との導通を遮断する。
【００３４】
また、第２のスイッチは、第１のスイッチがコイル２００と平滑回路１４との導通を遮断したことにより、当該第１のスイッチのコイル２００側の端子と平滑回路１４側の端子との間に生じた電位差を利用して、当該第１のスイッチの寄生容量に蓄積された電荷をディスチャージさせる。
【００３５】
平滑回路１４は、出力端子が、ダイオード１５を介してヘッドピン駆動回路２０の電源の正電位側に接続され、コイル２００からスイッチ回路１３内の第１のスイッチを経由して供給される逆起電圧により発生する電流を平滑化して電源に還流する。
【００３６】
電圧検出回路１１は、抵抗１１０およびツェナーダイオード１１１を有する。抵抗１１０の一端はヘッドピン駆動回路２０内のそれぞれのダイオード２０２のカソードに接続され、他端はツェナーダイオード１１１のカソードに接続されている。ツェナーダイオード１１１のアノードは、ヘッドピン駆動用の電源に接続されている。
【００３７】
ツェナーダイオード１１１は、ダイオード２０２を介して供給された、コイル２００に発生した逆起電圧が、ツェナーダイオード１１１のツェナー電圧を越えた場合に、抵抗１１０に電流を流す。これにより、抵抗１１０には、流れる電流に応じて、逆起電圧からの電圧降下が生じる。
【００３８】
そして、逆起電圧が大きくなるにつれて、抵抗１１０に流れる電流が増加し、抵抗１１０の電圧降下が大きくなる。逆起電圧が大きくなると、抵抗１１０に流れる電流が増加して、抵抗１１０の電圧降下がある時点でトランジスターをターンオンさせる電圧（例えば０．７Ｖ。以下、「ＶTh」と称する。）を越える。
【００３９】
制御信号生成回路１２は、ｐｎｐトランジスター１２０、抵抗１２１、抵抗１２２、抵抗１２３、抵抗１２４、およびｎｐｎトランジスター１２５を有する。
【００４０】
ｐｎｐトランジスター１２０は、ベース端子が抵抗１１０とツェナーダイオード１１１の間のノードに接続され、エミッター端子がそれぞれのダイオード２０２のカソードに接続され、コレクター端子が直列に接続されている抵抗１２１および抵抗１２２を介してヘッドピン駆動用の電源に接続されている。
【００４１】
ｎｐｎトランジスター１２５は、ベース端子が抵抗１２１と抵抗１２２の間のノードに接続され、エミッター端子がヘッドピン駆動用の電源に接続され、コレクター端子が直列に接続されている抵抗１２３および抵抗１２４を介してそれぞれのダイオード２０２のカソードに接続されている。
【００４２】
逆起電圧が大きくなり、電圧検出回路１１内の抵抗１１０の電圧降下がＶThを越えると、ベース電流が流れｐｎｐトランジスター１２０がオンし、抵抗１２１および抵抗１２２に電流が流れる。
【００４３】
これにより、抵抗１２２に電圧降下が生じ、その電圧降下がｎｐｎトランジスター１２５のＶThを越えてｎｐｎトランジスター１２５がオンする。そして、抵抗１２３および１２４に電流が流れ、抵抗１２３に電圧降下が生じる。
【００４４】
また、逆起電圧が大きい状態から下降を始め、電圧検出回路１１内の抵抗１１０の電圧降下がＶTh未満になると、ｐｎｐトランジスター１２０がオフし、抵抗１２１および抵抗１２２の電流が遮断される。
【００４５】
これにより、抵抗１２２に電圧降下が生じなくなり、ｎｐｎトランジスター１２５がオフする。そして、抵抗１２３および１２４の電流が遮断され、抵抗１２３の電圧降下が０になる。
【００４６】
ここで、抵抗１２２および抵抗１２３の抵抗値は、十分に高い値（例えば数十Ω以上）であるため、制御信号生成回路１２は電圧増幅器として動作し、逆起電圧の大きさに応じて抵抗１１０の両端に生じた電圧を増幅して抵抗１２３の両端に発生させる。
【００４７】
そのため、抵抗１１０に生じる電圧降下がＶTh以上であれば、抵抗１２３の電圧降下は、後述のｐチャネルＦＥＴ１３０を、飽和領域（オン抵抗がほぼ０Ωの状態）でオンさせるのに十分な電圧（例えば十数Ｖ以上）になる。
【００４８】
また、抵抗１１０に生じる電圧降下がＶTh未満であれば、抵抗１２３の電圧降下は、後述のｐチャネルＦＥＴ１３０を、遮断領域（ドレイン−ソース間に電流がほとんど流れない状態）でオフさせるのに十分な電圧（例えば０Ｖ）になる。
【００４９】
なお、電圧検出回路１１および制御信号生成回路１２は、ヘッドピン駆動用の電源の正電位側を基準電位として動作する。これにより、電圧検出回路１１および制御信号生成回路１２での電力消費を低く抑えることができる。また、耐圧が低い素子を用いて逆起電圧回生回路１０を構成することができるため、逆起電圧回生回路１０のコストを低く抑えることができる。
【００５０】
スイッチ回路１３は、ｐチャネルＦＥＴ１３０、ｐｎｐトランジスター１３１、抵抗１３２、抵抗１３３、およびコンデンサー１３４を有する。
【００５１】
ｐチャネルＦＥＴ１３０のゲート端子は抵抗１２３と抵抗１２４の間のノードに接続され、ソース端子はヘッドピン駆動回路２０内のそれぞれのダイオード２０２のカソードに接続され、ドレイン端子は平滑回路１４に接続されている。
【００５２】
抵抗１３２および抵抗１３３は直列に接続され、一端がｐチャネルＦＥＴ１３０のソース端子に接続され、他端がコンデンサー１３４の一端に接続されている。コンデンサー１３４の他端はｐチャネルＦＥＴ１３０のドレイン端子および平滑回路１４に接続されている。
【００５３】
ｐｎｐトランジスター１３１のエミッター端子はそれぞれのダイオード２０２のカソードに接続され、ベース端子は抵抗１３２と抵抗１３３の間のノードに接続され、コレクター端子はｐチャネルＦＥＴ１３０のゲート端子に接続されている。
【００５４】
ｐチャネルＦＥＴ１３０は、ｎｐｎトランジスター１２５がオンになり抵抗１２３に流れた電流によって抵抗１２３に発生した電圧降下がｐチャネルＦＥＴ１３０をターンオンさせる電圧ＶTh以上になった場合に、その電圧降下を示す信号をオン信号として受け取り、コイル２００と平滑回路１４とを導通させる。
【００５５】
ここで、制御信号生成回路１２は、十分大きな電圧（例えば十数Ｖ以上）をオン信号として出力するため、ｐチャネルＦＥＴ１３０は、飽和領域（オン抵抗がほぼ０Ωの状態）でコイル２００と平滑回路１４とを導通させることになる。
【００５６】
一方、ｎｐｎトランジスター１２５がオフになり抵抗１２３の電流が遮断されることによって抵抗１２３の電圧降下がＶTh未満になった場合に、その電圧降下を示す信号をオフ信号として受け取り、コイル２００と平滑回路１４との導通を遮断する。
【００５７】
ここで、制御信号生成回路１２は、十分小さな電圧（例えば０Ｖ）をオフ信号として出力するため、ｐチャネルＦＥＴ１３０は、遮断領域（ドレイン−ソース間に電流がほとんど流れない状態）でコイル２００と平滑回路１４との導通を遮断することになる。
【００５８】
このように、コイル２００と平滑回路１４とを導通させている間は、ｐチャネルＦＥＴ１３０の抵抗値は非常に低い状態になっており、コイル２００と平滑回路１４との導通を遮断している間は、ｐチャネルＦＥＴ１３０には電流がほとんど流れないため、ｐチャネルＦＥＴ１３０に流れる電流によってｐチャネルＦＥＴ１３０に発生する熱は非常に少なくなる。
【００５９】
そのため、ｐチャネルＦＥＴ１３０での放熱設備が不要となり（あるいは小さくでき）、逆起電圧回生回路１０全体の基板面積の極小化および装置全体の小型化に貢献可能となる。さらに、熱として消費していた分を電源に戻すことができるので、電源効率を向上させることができ、電源装置の小型化も可能となる。
【００６０】
また、ｐチャネルＦＥＴ１３０がコイル２００と平滑回路１４との導通を遮断すると、ｐチャネルＦＥＴ１３０のソース端子とドレイン端子と間に電位差が生じ、コイル２００に生じた逆起電圧に基づく電流が抵抗１３２、抵抗１３３、およびコンデンサー１３４を介して平滑回路１４へ流れる。
【００６１】
これにより、抵抗１３２に電圧降下が生じてｐｎｐトランジスター１３１がオンし、ｐｎｐトランジスター１３１はｐチャネルＦＥＴ１３０のソース端子とゲート端子とを導通させ、ｐチャネルＦＥＴ１３０のゲート−ソース間の寄生容量に蓄積された電荷をディスチャージさせる。
【００６２】
平滑回路１４は、ダイオード１４０、コイル１４１、およびコンデンサー１４２を有する。ダイオード１４０のアノードは接地され、カソードはｐチャネルＦＥＴ１３０のドレイン端子およびコンデンサー１３４の他端に接続されている。コイル１４１の一端はダイオード１４０のカソードに接続されており、他端はコンデンサー１４２の一端に接続されている。コンデンサー１４２の他端は接地されている。
【００６３】
平滑回路１４は、コイル２００からｐチャネルＦＥＴ１３０を経由して供給される逆起電圧により発生する電流を、入力としてダイオード１４０のカソード端子で受け取る。そして、平滑回路１４は、ダイオード１４０のカソード端子で受け取った電流を平滑化して、コイル１４１とコンデンサー１４２の間のノードから出力する。
【００６４】
平滑回路１４によって平滑化された電流は、ダイオード１５を介して電源に還流される。ダイオード１４０およびダイオード１５は、シリコンダイオードでかまわないが、順方向での電圧降下が低いショットキーバリアーダイオードがより好ましい。
【００６５】
次に、図１に示した逆起電圧回生回路１０の各部の電圧および電流の時間変化について説明する。
【００６６】
図３は、時間変化を説明する電圧または電流の発生箇所を説明するための説明図である。
【００６７】
Ｖecoは、コイル２００に発生した逆起電圧によって逆起電圧回生回路１０に印加される電圧であって、ヘッドピン駆動用の電源を基準として、ダイオード２０２のカソードに発生する電圧を示している。
【００６８】
ＶRは、抵抗１１０に発生する、逆起電圧からの電圧降下を示している。ＶZは、ツェナーダイオード１１１のツェナー電圧を示している。Ｖgsは、ｐチャネルＦＥＴ１３０のゲート端子を基準とした、ｐチャネルＦＥＴ１３０のソース端子の電圧を示している。
【００６９】
Ｉdは、ｐチャネルＦＥＴ１３０のドレイン端子に流れる電流を示している。Ｖdは、ダイオード１４０のカソードとグランド間に発生する電圧を示している。
【００７０】
図４は、各部の電圧または電流の時間変化を説明するためのタイミングチャートである。
【００７１】
まず、時点ｔ1において印字制御信号がＨｉｇｈからＬｏｗに変化すると、それぞれのスイッチ２０１がコイル２００に流していた電流を遮断し、コイル２００に逆起電圧が発生する。
【００７２】
時点ｔ1において発生した逆起電圧によって、基板および配線の容量成分や、電圧Ｖecoの急峻な立ち上がりを抑えるためにダイオード２０２のカソードとクランドの間に設けられたコンデンサーの容量に応じて、逆起電圧回生回路１０に印加される電圧Ｖecoが徐々に上昇する。
【００７３】
そして、時点ｔ2において、電圧Ｖecoがツェナーダイオード１１１のツェナー電圧ＶZに達すると、ツェナーダイオード１１１に電流が流れ、抵抗１１０に電圧降下ＶRが生じる。
【００７４】
さらに電圧Ｖecoが上昇すると、時点ｔ3において抵抗１１０の電圧降下ＶRがＶThに達する。ここで、時点ｔ3における電圧Ｖecoの値をＶ1とする。
【００７５】
抵抗１１０の電圧降下ＶRが所定値ＶTh1に達すると、ｐｎｐトランジスター１２０がオンになり、抵抗１２１および１２２に電流が流れ、抵抗１２２に電流に応じた電圧降下が生じる。
【００７６】
そして、時点ｔ3において抵抗１２２の電圧降下がＶThに達すると、ｎｐｎトランジスター１２５がオンになり、抵抗１２３および抵抗１２４に電流が流れる。そして、抵抗１２３の電圧降下が所定値（例えば数Ｖ）に達すると、時点ｔ4においてｐチャネルＦＥＴ１３０がオンになる。
【００７７】
なお、制御信号生成回路１２内のｐｎｐトランジスター１２０やｎｐｎトランジスター１２５等の遅延に起因して、抵抗１１０の電圧降下ＶRが所定値ＶThに達した時点ｔ3からΔｔだけ遅れて、時点ｔ4においてｐチャネルＦＥＴ１３０がオンになる。本実施形態では、制御信号生成回路１２内のトランジスターの段数が２段であるが、段数が増えるに従ってこの遅延Δｔは長くなる。
【００７８】
そして、時点ｔ4においてｐチャネルＦＥＴ１３０がオンになると、コイル２００に生じた逆起電圧に基づく電流Ｉdが、ｐチャネルＦＥＴ１３０を介して平滑回路１４に流れる。これにより、ダイオード１４０のカソードの電圧Ｖdには電圧Ｖecoが印加され、電圧Ｖecoが下降を開始する。
【００７９】
次に、時点ｔ5において抵抗１１０の電圧降下ＶRがＶThを下回ると、ｐｎｐトランジスター１２０がオフになる。これにより、抵抗１２１および抵抗１２２に流れていた電流が遮断され、抵抗１２２の電圧降下が０になり、ｎｐｎトランジスター１２５がオフになる。ｎｐｎトランジスター１２５がオフになると、抵抗１２３および抵抗１２４に流れ電流が遮断され、抵抗１２３の電圧降下が０になる。
【００８０】
そして、制御信号生成回路１２内のｐｎｐトランジスター１２０やｎｐｎトランジスター１２５等の遅延に起因して、時点ｔ5からΔｔだけ遅れた時点ｔ6において、ｐチャネルＦＥＴ１３０のゲート−ソース間の電圧Ｖgsが降下を開始する。なお、本実施形態では、時点ｔ3から時点ｔ4までの遅延と、時点ｔ5から時点ｔ6までの遅延とを同じ記号Δｔで示しているが、両者の遅延量が同一である必要はない。
【００８１】
そして、ｐチャネルＦＥＴ１３０のゲート−ソース間の電圧Ｖgsが降下することによりドレイン電流Ｉdが減少を開始すると、ダイオード１４０のカソードの電圧Ｖdが急速に低下する。これにより、ｐチャネルＦＥＴ１３０の両端に電位差が生じ、抵抗１３２、抵抗１３３、およびコンデンサー１３４を介して平滑回路１４に電流が流れる。
【００８２】
抵抗１３２の電圧降下がＶThに達すると、ｐｎｐトランジスター１３１がオンし、ｐチャネルＦＥＴ１３０のゲート端子とソース端子とを導通させる。これにより、ｐチャネルＦＥＴ１３０のゲート−ソース間の寄生容量に蓄積された電荷がｐｎｐトランジスター１３１を経由してディスチャージされる。
【００８３】
これにより、ｐチャネルＦＥＴ１３０のゲート−ソース間の電圧Ｖgsの降下がさらに加速され、ｐチャネルＦＥＴ１３０のドレイン電流Ｉdの減少がさらに加速され、ｐｎｐトランジスター１３１は、ｐチャネルＦＥＴ１３０をより迅速にオフさせることができる。
【００８４】
そして、時点ｔ6においてｐチャネルＦＥＴ１３０がオフになると、コイル２００に生じた逆起電圧によって、電圧Ｖecoが再び上昇を始める。なお、ｐチャネルＦＥＴ１３０がオフになると、ダイオード１４０とコイル１４１との間のノードの電位がマイナスになり、ダイオード１４０を介して電流が流れ、ダイオード１４０のカソードの電圧Ｖdは、グランド電位から、ダイオード１４０の順方向電圧分降下して、マイナス１Ｖ程度になる。
【００８５】
このように、本実施形態の逆起電圧回生回路１０は、コイル２００に生じた逆起電圧によって、逆起電圧回生回路１０に印加される電圧Ｖecoが徐々に上昇すると、Ｖ1以上になったことを電圧検出回路１１が検出し、制御信号生成回路１２がスイッチ回路１３をオンにする信号をスイッチ回路１３へ出力する。
【００８６】
そして、スイッチ回路１３がオンし、コイル２００に生じた逆起電圧に基づく電流がスイッチ回路１３を介して平滑回路１４へ流れて、電圧Ｖecoが徐々に下降する。そして、Ｖ1未満以上になったことを電圧検出回路１１が検出し、制御信号生成回路１２がスイッチ回路１３をオフにする信号をスイッチ回路１３へ出力する。そして、スイッチ回路１３がオフすることにより、電圧Ｖecoの下降が停止し、コイル２００に逆起電圧に基づくエネルギーが残存していれば、再び電圧Ｖecoが上昇を開始する。
【００８７】
そして、コイル２００に逆起電圧に基づくエネルギーがなくなるまで、すなわち、ｐチャネルＦＥＴ１３０をオフにしても、コイル２００に生じた逆起電圧によって電圧Ｖecoが、抵抗１１０にＶThの電圧降下を発生させる電圧Ｖ1に達しなくなるまで、電圧Ｖecoは上昇および下降を繰り返し、ｐチャネルＦＥＴ１３０はオンおよびオフを繰り返す。
【００８８】
そして、平滑回路１４は、ｐチャネルＦＥＴ１３０によって断続的に供給された電流を平滑化して、電流の逆流を防止するためのダイオード１５を介して、ヘッド駆動用の電源に還流する。
【００８９】
ここで、電圧Ｖecoが上昇および下降を繰り返す範囲の上限ＶUは、逆起電圧回生回路１０を構成する部品およびスイッチ（トランジスター）２０１の耐圧によって規定される。また、上昇および下降を繰り返す電圧Ｖecoの平均電圧は、どのような電圧の電源をどのような構成の平滑回路で作り出すかによって規定される。
【００９０】
例えば、ヘッドピン駆動用の電源として４２Ｖを使用し、図１に示すように平滑回路１４を構成した場合、例えば５０％程度のデューティー比で供給される電圧に基づく電流を平滑化するとすれば、オフ区間でほぼ０Ｖであれば、平滑回路での電流消費を考慮すると、オン区間で約１００Ｖ程度の電圧が必要になる。
【００９１】
実際には、図４に示すように、ｐチャネルＦＥＴ１３０がオンになっている時点ｔ4から時点ｔ6までの期間に、下降している電圧Ｖecoが平滑回路１４に供給されるため、ｐチャネルＦＥＴ１３０がオンになっている期間の平均電圧が約１００Ｖとなるように設計することが好ましい。
【００９２】
また、コイル２００に流した電流を遮断することによって印字を終了した場合、コイル２００に逆起電圧が発生するが、この逆起電圧に基づく電流を時間をかけてゆっくり逃がすとすれば、その過程でコイル２００に電流が流れ続けることになる。そのため、コイル２００に磁力が生じ、印字後のヘッドピンが元の位置に戻る動作を妨げることになり、ヘッドピンがインクリボンや紙等の記録媒体に引っかかる場合がある。
【００９３】
そのため、高速な印字を実現するためには、印字後はヘッドピンをすばやく元の位置に戻す必要がある。本実施形態では、ヘッドの移動スピードや紙送りのスピード等を考慮して、印字後、例えば数十μ秒以内に、コイル２００に発生した逆起電圧に基づく電流を逃がすように設計している。
【００９４】
コイル２００に生じた逆起電圧に基づく電流を早く逃がすには、電圧Ｖecoが上昇および下降を繰り返す範囲の下限ＶLを高くすることが好ましい。しかし、前述したように、部品の耐圧や、どのような電圧の電源をどのような構成の平滑回路で作り出すか等の制約のため、電圧Ｖecoの変動範囲の上限ＶUや電圧Ｖecoの平均電圧を変えることはできない。
【００９５】
設計された平均電圧を中心に、ｐチャネルＦＥＴ１３０を高速にスイッチングさせることで、電圧Ｖecoを狭い変動範囲で変動させることも考えられるが、ｐチャネルＦＥＴ１３０の動作周波数の上限が数ＭＨｚ程度であるため、ｐチャネルＦＥＴ１３０をそれ以上に高速にスイッチングさせることはできない。
【００９６】
よって、電圧Ｖecoが上昇および下降を繰り返す範囲の下限ＶLは、部品の耐圧、および、どのような電圧の電源をどのような構成の平滑回路で作り出すかという制限を守りつつ、下限ＶLを極力高く設定するために、ｐチャネルＦＥＴ１３０をスイッチングさせることができる周波数の上限によって規定される。
【００９７】
ここで、例えば図５に示すように、スイッチ回路１３内に、ｐｎｐトランジスター１３１、抵抗１３２、抵抗１３３、およびコンデンサー１３４を設けないとすれば、図５のｐチャネルＦＥＴ１３０のドレイン−ソース間の電圧Ｖds、ｐチャネルＦＥＴ１３０のゲート−ソース間の電圧Ｖgs、およびドレイン電流Ｉdは、例えば図６に示すような挙動を示すことになる。
【００９８】
図６は、図５に示したｐチャネルＦＥＴ１３０のドレイン−ソース間の電圧Ｖds、ゲート−ソース間の電圧Ｖgs、およびドレイン電流Ｉdのシミュレーション結果の一例を示すタイミングチャートである。
【００９９】
即ち、制御信号生成回路１２内の抵抗１２３の電圧降下が０になったとしても、ｐチャネルＦＥＴ１３０のゲート−ソース間の寄生容量に蓄積された電荷のディスチャージが終了するまでは、ｐチャネルＦＥＴ１３０のゲート−ソース間の電圧Ｖgsは、例えば図６に示すように徐々に降下し、それに伴ってｐチャネルＦＥＴ１３０のドレイン電流Ｉdは、例えば図６の点線で囲まれた領域３０に示すように徐々に減少する。
【０１００】
これは、１３０のゲート−ソース間の寄生容量に蓄積された電荷の放出経路に抵抗１２３等が存在するため、寄生容量および抵抗値で定まる時定数により、電荷のディスチャージが終了するまでにはある程度の時間がかかるためである。
【０１０１】
ゲート−ソース間の寄生容量に蓄積された電荷のディスチャージに伴うＶgsの下降によって、ｐチャネルＦＥＴ１３０のドレイン電流Ｉdが徐々に減少してｐチャネルＦＥＴ１３０がオフになる。しかし、その間は、ソース−ドレイン間の電位差が高い状態でソース−ドレイン間に電流Ｉdが流れることになり、その電位差と電流の積で表わされる電力はｐチャネルＦＥＴ１３０で熱として無駄に消費されることになる。
【０１０２】
そのため、ｐチャネルＦＥＴ１３０の発熱により、放熱設備を設けたり、耐熱性能の高い部品を選定したりする必要性が生じ、コストが高くなったり、装置が大型化する場合がある。また、熱として消費される電力を電源に還元できれば、小さな容量の電源を設けることも可能となる。
【０１０３】
そこで、本実施形態では、図１に示すように、ｐチャネルＦＥＴ１３０のドレイン電流Ｉdの減少によりｐチャネルＦＥＴ１３０のソース端子とドレイン端子との間に急峻に発生する電位差を利用して、ｐチャネルＦＥＴ１３０のゲート端子とソース端子とを導通させるためのｐｎｐトランジスター１３１を設けることで、ｐチャネルＦＥＴ１３０のゲート−ソース間の寄生容量に蓄積した電荷のディスチャージを加速させる。
【０１０４】
図７は、本実施形態におけるｐチャネルＦＥＴ１３０のドレイン−ソース間の電圧Ｖds、ゲート−ソース間の電圧Ｖgs、およびドレイン電流Ｉdのシミュレーション結果の一例を示すタイミングチャートである。
【０１０５】
図７に示したｐチャネルＦＥＴ１３０のゲート−ソース間の電圧Ｖgsのシミュレーション結果において点線で囲まれた領域３１を見ると、ドレイン電流Ｉdが減少を開始するまではゲート−ソース間の電圧Ｖgsの降下は緩やかであるが、ドレイン電流Ｉdが減少を開始するとゲート−ソース間の電圧Ｖgsの降下が急峻になっていることがわかる。
【０１０６】
これにより、図７に示したｐチャネルＦＥＴ１３０のドレイン電流Ｉdのシミュレーション結果において点線で囲まれた領域３２に示すように、ｐチャネルＦＥＴ１３０のドレイン電流が急速に減少し、ｐチャネルＦＥＴ１３０での熱として無駄に消費される電力を低く抑えることができる。
【０１０７】
以上、本発明の実施の形態について説明した。
【０１０８】
上記説明から明らかなように、本実施形態のドットインパクトプリンターによれば、ヘッドピン駆動用のコイル２００に発生した逆起電圧に基づく電力の中で、電源に回生される電力の割合を高めることができると共に、素子の発熱を減少させることができる。
【０１０９】
なお、上記説明においては、説明の煩雑化を避けるために、トランジスターがターンオンする電圧を「ＶTh」とし、ＶTh未満のときはトランジスターがターンオフするとして実施例の回路動作を説明した。
【０１１０】
なお、本発明は、上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態において、スイッチ回路１３は、ｐチャネルＦＥＴ１３０、ｐｎｐトランジスター１３１、抵抗１３２、抵抗１３３、およびコンデンサー１３４で構成されるが、本発明はこれに限られず、ｐチャネルＦＥＴ１３０を、チャージポンプ等と併用してｎチャネルＦＥＴで構成し、ｐｎｐトランジスター１３１をｎｐｎトランジスターで構成することも可能である。
【０１１１】
また、上記した実施形態では、ｐチャネルＦＥＴ１３０のゲート−ソース間の寄生容量に蓄積された電荷をディスチャージさせるスイッチング素子としてｐｎｐトランジスター１３１を用いたが、他のスイッチング素子を用いて構成することも可能である。
【０１１２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に多様な変更または改良を加えることが可能であることが当業者には明らかである。また、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【０１１３】
１０：逆起電圧回生回路、１１：電圧検出回路、１１０：抵抗、１１１：ツェナーダイオード、１２：制御信号生成回路、１２０：ｐｎｐトランジスター、１２１：抵抗、１２２：抵抗、１２３：抵抗、１２４：抵抗、１２５：ｎｐｎトランジスター、１３：スイッチ回路、１３０：ｐチャネルＦＥＴ、１３１：ｐｎｐトランジスター、１３２：抵抗、１３３：抵抗、１３４：コンデンサー、１３５：ｎチャネルＦＥＴ、１３６：ｐｎｐトランジスター、１３７：抵抗、１３８：コンデンサー、１３９：抵抗、１４：平滑回路、１４０：ダイオード、１４１：コイル、１４２：コンデンサー、１５：ダイオード、２０：ヘッドピン駆動回路、２００：コイル、２０１：スイッチ、２０２：ダイオード、２０３：軸、２０４：レバー、２０５：戻しバネ、２０６：鉄心、２０７：ヘッドピン、２０８：インクリボン、２０９：記録媒体、３０：領域、３１：領域、３２：領域
【図１】
2013166359.tif 000003
【図２】
2013166359.tif 000004
【図３】
2013166359.tif 000005
【図４】
2013166359.tif 000006
【図５】
2013166359.tif 000007
【図６】
2013166359.tif 000008
【図７】
2013166359.tif 000009