(57)【要約】【課題】誘電体膜の初期欠陥と真性破壊寿命の劣化の双方を抑制できる２層ポリシリコン容量素子を製造する。【解決手段】  リンイオンが注入された下部電極３ａと、下部電極３ａ上に形成される誘電体膜６ａと、この誘電体膜６ａ上に形成される、不純物が注入された上部電極７ａと、を含み、誘電体膜６ａは、下部電極３ａを形成するポリシリコン膜３の一部を酸化して形成された熱酸化膜５と、その表層部がエッチアウトされた後に再酸化によって形成された厚膜酸化膜６と、を含む。【選択図】図１
2013254788.tif 000002
【特許請求の範囲】
【請求項１】
不純物が注入された第１のポリシリコン膜と、前記第１のポリシリコン膜上に形成される誘電体膜と、当該誘電体膜上に形成される、不純物が注入された第２のポリシリコン膜から構成される半導体装置であって、
前記誘電体膜は、前記第１のポリシリコン膜の一部が酸化されて形成された熱酸化膜の表層部がエッチアウトされた熱酸化膜と、前記エッチアウトされた熱酸化膜を再酸化して形成される厚膜酸化膜とから構成されることを特徴とする半導体装置。
【請求項２】
前記熱酸化膜の表層部のエッチアウト量が１ｎｍ以上であることを特徴とする請求項１に記載の半導体装置。  
【請求項３】
基板上のフィールド酸化膜上に第一のポリシリコン膜を成膜する工程と、
前記第一のポリシリコン膜に不純物を注入する工程と、
前記第一のポリシリコン膜を酸化し、熱酸化膜を形成する工程と、
前記熱酸化膜の表層部をエッチングする工程と
前記エッチングされた熱酸化膜を再酸化して厚膜酸化膜を形成する工程と、
前記厚膜酸化膜上に第二のポリシリコン膜を成膜する工程と、
前記第二のポリシリコン膜に不純物を注入する工程と、
を有する半導体装置の製造方法。
【請求項４】
さらに、前記第２のポリシリコン膜、前記熱酸化膜及び前記厚膜酸化膜をパターニングして、上部電極及び誘電体膜を形成する上部電極形成工程と、
前記第１のポリシリコン膜をパターニングして、下部電極を形成する下部電極形成工程と、
を有することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記熱酸化膜の表層部のエッチアウト量が１ｎｍ以上であることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低抵抗化されたポリシリコンと誘電体としてのシリコン酸化膜を有する半導体容量素子に係る半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の容量素子の一つに、２層ポリシリコンでなる容量素子（以下、２層ポリシリコン容量素子と記す）がある。２層ポリシリコン容量素子は、上部電極と下部電極とによって誘電体となるシリコン酸化膜を挟んだ構成を有している。
２層ポリシリコン容量素子の上部電極、下部電極には、リン等の不純物のドーピングによって低抵抗化されたポリシリコン膜が用いられることが多い。上部電極と下部電極との間のシリコン酸化膜は、一般的に、下部電極となったポリシリコン膜の一部を酸化して形成される。
【０００３】
ただし、リン等の不純物を含むポリシリコン膜を直接熱酸化して形成されたシリコン酸化膜には、その内部に不純物が残留してしまい、２層ポリシリコン容量素子の耐圧の低下や初期欠陥の発生といった欠点がある。
上記の欠点は、不純物を含まない堆積シリコン酸化膜を用いることで抑制されるが、一般的に堆積シリコン酸化膜はシリコンの未結合手が熱シリコン酸化膜と比較して多く含まれ、リーク電流が大きく、耐圧や真性破壊寿命の劣化が免れないといった別の欠点を有する。
【０００４】
２層ポリシリコン容量素子の従来技術としては、例えば、特許文献１に記載された「半導体装置の絶縁膜製造方法」がある。特許文献１に記載された半導体容量装置では、誘電体として熱シリコン酸化膜と減圧ＣＶＤ（Chemical Vapor Deposition）法で堆積されたシリコン酸化膜の積層構造が用いられている。
しかしながら、特許文献１に記載の発明は、熱シリコン酸化膜と堆積シリコン酸化膜を組み合わせて誘電体を形成しているため、堆積シリコン酸化膜には不純物が含まれず、誘電体全体の不純物濃度を抑制しているものの、熱シリコン酸化膜には不純物が多く含まれるため、欠陥は十分に抑制できない。また、堆積シリコン酸化膜中にはシリコンの未結合手が熱シリコン酸化膜と比較して多く含まれ、リーク電流が大きく、耐圧や真性破壊寿命の劣化が免れないため、薄膜化による高容量化には制限がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平３−２８０４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記した点に鑑みてなされたものであって、熱シリコン酸化膜単層構造において、熱シリコン酸化膜が不純物を含まず、真性破壊寿命の劣化と初期欠陥の双方を抑制できる２層ポリシリコン容量素子として構成される半導体装置、半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の要旨は以下のとおりである。
（１）不純物が注入された第１のポリシリコン膜と、前記第１のポリシリコン膜上に形成される誘電体膜と、当該誘電体膜上に形成される、不純物が注入された第２のポリシリコン膜から構成される半導体装置であって、
前記誘電体膜は、前記第１のポリシリコン膜の一部が酸化されて形成された熱酸化膜の表層部がエッチアウトされた熱酸化膜と、前記エッチアウトされた熱酸化膜を再酸化して形成される厚膜酸化膜とから構成されることを特徴とする半導体装置。
（２）前記熱酸化膜の表層部のエッチアウト量が１ｎｍ以上であることを特徴とする上記（１）に記載の半導体装置。  
（３）基板上のフィールド酸化膜上に第一のポリシリコン膜を成膜する工程と、
前記第一のポリシリコン膜に不純物を注入する工程と、
前記第一のポリシリコン膜を酸化し、熱酸化膜を形成する工程と、
前記熱酸化膜の表層部をエッチングする工程と
前記エッチングされた熱酸化膜を再酸化して厚膜酸化膜を形成する工程と、
前記厚膜酸化膜上に第二のポリシリコン膜を成膜する工程と、
前記第二のポリシリコン膜に不純物を注入する工程と、
を有する半導体装置の製造方法。
（４）さらに、前記第２のポリシリコン膜、前記熱酸化膜及び前記厚膜酸化膜をパターニングして、上部電極及び誘電体膜を形成する上部電極形成工程と、
前記第１のポリシリコン膜をパターニングして、下部電極を形成する下部電極形成工程と、
を有することを特徴とする上記（３）に記載の半導体装置の製造方法。
（５）前記熱酸化膜の表層部のエッチアウト量が１ｎｍ以上であることを特徴とする上記（３）又は（４）に記載の半導体装置の製造方法。
【０００８】
以下に、本発明の半導体装置及びその製造方法を図面に基づいて説明する。
本発明の半導体装置は、不純物が注入された第１ポリシリコン膜でなる下部電極（例えば図１に示した下部電極３ａ）と、当該下部電極上に形成される誘電体膜（例えば図１に示した誘電体膜６ａ）と、当該誘電体膜上に形成される、不純物が注入された第２ポリシリコン膜でなる上部電極（例えば図１に示した上部電極７ａ）と、を含む半導体装置であって、前記誘電体膜６ａは、前記第１ポリシリコン膜の一部を酸化して形成された熱酸化膜と、その表層部がエッチアウトされ、再酸化された厚膜酸化膜と、を含むことを特徴とする。
【０００９】
本発明の半導体装置の製造方法は、絶縁層（例えば図２（ａ）に示したフィールド酸化膜２）上に第１ポリシリコン膜（例えば図２（ａ）に示したポリシリコン膜３’）を成膜する第１ポリシリコン膜成膜工程（例えば図２（ａ）に示した工程）と、前記第１ポリシリコン膜に不純物を注入し、前記第１ポリシリコン膜を低抵抗化する第１不純物注入工程（例えば図２（ａ）に示した工程）と、前記第１不純物注入工程によって低抵抗化された前記第１ポリシリコン膜３を酸化して熱酸化膜（例えば図２（ｃ）に示した熱酸化膜５）を形成する熱酸化工程（例えば図２（ｃ）に示した工程）と、前記熱酸化膜をフッ化水素水溶液によって表層部をウエットエッチするエッチ工程（例えば図２（ｄ）に示した工程）と、前記熱酸化膜を再酸化して厚膜酸化膜を形成する熱酸化工程（例えば図２（ｅ）に示した工程）と、前記厚膜酸化膜上に第２ポリシリコン膜（例えば図２（ｆ）に示したポリシリコン膜７’）を形成する工程（図示しない）と、前記第２ポリシリコン膜に不純物を注入し、前記第２ポリシリコン膜７’を低抵抗化する第２不純物注入工程（例えば図２（ｆ）に示した工程）と、低抵抗化された前記第２ポリシリコン膜７、前記熱酸化膜５、前記厚膜酸化膜６をパターニングして上部電極（例えば図３（ｇ）に示した上部電極７ａ）及び誘電体膜６ａを形成する上部電極形成工程（例えば図３（ｇ）に示した工程）と、前記第１ポリシリコン膜をパターニングして、下部電極（例えば図３（ｈ）に示した下部電極３ａ）を形成する下部電極形成工程（例えば図３（ｈ）に示した工程）と、を含むことを特徴とする。
【００１０】
また、本発明の半導体装置の製造方法は、上記した発明において、前記熱酸化工程においては、温度が１０３０〜１０５０℃の環境下で厚さが１０〜１５ｎｍの熱酸化膜が成膜されることが望ましい。特に、温度が１０３８℃の環境下で厚さが略１２ｎｍの熱酸化膜が成膜されることが望ましい。
また、本発明の半導体装置の製造方法は、上記した発明において、前記熱酸化膜が４５〜５５℃のアンモニア過水によって８００〜１０００秒間、２２〜２４℃のフッ化水素水溶液によって１０〜３０秒間洗浄され、１〜３ｎｍウエットエッチされることが望ましい。特に、前記熱酸化膜を５０℃のアンモニア過水によって９００秒間、２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液によって２０秒間洗浄され、２ｎｍウエットエッチされることが望ましい。
【００１１】
また、本発明の半導体装置の製造方法は、上記した発明において、前記再酸化工程においては、温度が１０３０〜１０５０℃の環境下で厚さが１５〜２５ｎｍの厚膜酸化膜が成膜されることが望ましい。特に、温度が１０３８℃の環境下で厚さが略２０ｎｍの熱酸化膜が成膜されることが望ましい。
【発明の効果】
【００１２】
本発明の発明者は、上記課題を解決するために鋭意研究を重ねた結果、  すなわち、第１の実施態様の発明によれば、ポリシリコン膜を成膜し、イオン注入法によりリンをポリシリコン膜に導入して低抵抗化した後、容量膜を熱酸化による熱酸化膜を成膜した後、リンを高濃度に含む酸化膜表層部をフッ化水素水溶液でウエットエッチし、さらに再酸化で膜厚を補うことで真性破壊寿命を損なうことなく初期欠陥のみを抑制できることを見出した。
【００１３】
また、第２の実施態様の発明の半導体装置の製造方法によれば、真性破壊寿命の劣化と初期欠陥の両方を抑制できる２層ポリシリコン容量素子として構成される半導体装置の製造方法を提供することができる。
また、請求項３の実施態様の発明の半導体装置の製造方法によれば、誘電体膜に最適な熱酸化膜の成膜条件を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態の半導体装置の構成を説明するための図である。
【図２】本発明の一実施形態の半導体装置の製造方法の工程を示す断面図である。
【図３】本発明の一実施形態の工程に続いて行われる半導体装置の製造方法の工程を示す断面図である。
【図４】本発明の効果を表すための、熱酸化膜ウエットエッチ量と初期欠陥密度を表すグラフである。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態を具体的に説明する。
（半導体装置）
図１は、本実施形態の半導体装置の構成を説明するための図である。図示した半導体装置は、不純物としてリンイオン（Ｐ+）が注入されたポリシリコン膜でなる下部電極３ａと、この下部電極３ａ上に形成される誘電体膜６ａと、誘電体膜６ａ上に形成される、不純物としてリンイオンが注入されたポリシリコン膜でなる上部電極７ａと、を含み、誘電体膜６ａは、ポリシリコン膜の一部を酸化して形成された熱酸化膜でなる熱酸化膜５と、熱酸化膜５を再酸化して形成される厚膜酸化膜６と、を含んでいる。
【００１６】
ここで本実施形態においては、熱酸化膜５の表層部がエッチングされている。表層部とは、例えば、熱酸化膜５の最表面から１ｎｍ以上、領域を指す。すなわち、熱酸化膜のウエットエッチ量を１ｎｍ未満にすると、初期欠陥密度を十分に抑制することができない。
本実施形態では、下部電極３ａをシリコン基板１に形成されたフィールド酸化膜２上に形成するものとする。
【００１７】
(半導体装置の製造方法)
図２の（ａ）〜（ｆ）、図３の（ｇ）〜（ｈ）は、本発明の半導体装置の製造方法を工程の順を追って説明するための断面図である。
図２（ａ）に示すように、本実施形態では、先ず、シリコン基板１に素子分離用のフィールド酸化膜２が形成される。そして、フィールド酸化膜２上に、ノンドープポリシリコン膜３’が成膜される。ノンドープポリシリコン膜３‘上には、不純物注入（ドーピング）用の保護酸化膜４が減圧ＣＶＤ法によって形成される。
【００１８】
次に、保護酸化膜４の上からリンイオンが不純物としてドーピングされる。リンイオンのドーピングにより、フィールド酸化膜２上のノンドープポリシリコン膜は高濃度のリンイオンを含むポリシリコン膜３となる。このポリシリコン膜３が、後に下部電極３ａとなる。
次に、本実施形態では、図２（ｂ）に示すように、保護酸化膜４が除去される。保護酸化膜４の除去は、フッ化水素水溶液、アンモニア過水、フッ化水素水溶液などの溶液により洗浄することによって行われる。処理溶液、処理温度及び処理時間を適宜組み合わせることによって、最適化することができる。
【００１９】
次に、図２（ｃ）に示すように、１０３０〜１０５０℃の酸素雰囲気中で７〜２５秒間熱処理を行い、ポリシリコン膜３上に熱酸化膜５が形成される。形成された熱酸化膜５は、図２（ｄ）に示すように、アンモニア過水、塩酸過水、フッ化水素水溶液等の溶液によって洗浄される。熱酸化膜の洗浄条件は処理溶液、処理温度及び処理時間を適宜組み合わせることによって、最適化することができる。
【００２０】
洗浄後、図２（ｅ）に示すように、熱酸化膜５を再酸化して厚膜酸化膜６が形成される。厚膜酸化膜６の形成は、１０３０〜１０５０℃の酸化雰囲気中で５〜１４０秒間の熱処理によって行われる。例えば、
次に、図２（ｅ）に示すように、厚膜酸化膜６上に図示しないノンドープポリシリコン膜７’が成膜される。成膜されたノンドープポリシリコン膜７’にもリンイオンがドーピングされる。ドーピングにより、ノンドープポリシリコン膜は高濃度のリンイオンを含むポリシリコン膜７になる。
【００２１】
次に、図３（ｇ）に示すように、熱酸化膜５、厚膜酸化膜６、ポリシリコン膜７をフォトリソグラフィー及びエッチングによってパターニングする。パターニングにより、上部電極７ａ、誘電体膜６aが形成される。続いて、本実施形態では、図３（ｈ）に示すように、ポリシリコン膜３をフォトリソグラフィー及びエッチングによってパターニングする。パターニングされたポリシリコン膜３は、下部電極３ａとなる。
以上の工程の後、図示しないソースドレインの形成領域に不純物がドーピングされる。このとき、上部電極７ａにドーピングされたリンイオンが活性化される。
【実施例】
【００２２】
次に、本発明の半導体装置の製造方法を実施例に基づいて説明する。
（実施例１）
図２（ａ）に示すように、本実施例では、先ず、シリコン基板１に素子分離用のフィールド酸化膜２が形成される。そして、フィールド酸化膜２上に、ノンドープポリシリコン膜３’が３６５ｎｍ成膜される。ノンドープポリシリコン膜上には、不純物注入（ドーピング）用の保護酸化膜４が減圧ＣＶＤ法によって形成される。保護酸化膜４の厚さは、１０ｎｍである。
【００２３】
次に、本実施例では、保護酸化膜４の上からリンイオンが不純物としてドーピングされる。リンイオンのドーピングにより、フィールド酸化膜２上のノンドープポリシリコン膜は高濃度のリンイオンを含むポリシリコン膜３となる。このポリシリコン膜３が、後に下部電極３ａとなる。なお、本実施形態では、例えば、リンイオンは２０ｋｅＶ、１．４×Ｅ１６の条件でドーピングされるものとする。
【００２４】
次に、本実施例では、図２（ｂ）に示すように、保護酸化膜４が除去される。保護酸化膜４の除去は、例えば、ＨＦ：Ｈ2Ｏ＝１：１９のフッ化水素水溶液による４０秒間の洗浄、８０℃のＮＨ3：Ｈ2Ｏ：Ｈ2Ｏ2＝１：１０：２のアンモニア過水による６００秒間の洗浄、２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液による５０秒間の洗浄を連続して行うことによって行われる。
【００２５】
次に、本実施例では、１０３８℃の酸素雰囲気中で１４秒間熱処理を行い、ポリシリコン膜３上に１２ｎｍの熱酸化膜５が形成される。形成された熱酸化膜５は、５０℃のＮＨ3：Ｈ2Ｏ：Ｈ2Ｏ2＝１：１０：２のアンモニア過水によって９００秒間、８０℃のＨＣＬ：Ｈ2Ｏ：Ｈ2Ｏ2＝１：５：１の塩酸過水によって６００秒間、２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液によって１４秒間洗浄される。ここで熱酸化膜５のウエットエッチ量は、ＬＣＲメーターをもちいて、容量値として測定すると、１．７ｎｍであった。
洗浄後、熱酸化膜５を再酸化して２０ｎｍの厚膜酸化膜６が形成される。１０３８℃の酸素雰囲気中で６４秒間の熱処理によって行われる。
【００２６】
次に、図３（ｇ）に示すように、本実施例では、厚膜酸化膜６上にノンドープポリシリコン膜７’が３６５ｎｍ成膜される。図３（ｆ）に示すように、成膜されたノンドープポリシリコン膜７’にも５０ｋｅＶ、７．０×Ｅ１５の条件下でリンイオンがドーピングされる。ドーピングにより、ノンドープポリシリコン膜は高濃度のリンイオンを含むポリシリコン膜７になる。
【００２７】
次に、図３（ｇ）に示すように、本実施例では、熱酸化膜５、厚膜酸化膜６、ポリシリコン膜７をフォトリソグラフィー及びエッチングによってパターニングする。パターニングにより、上部電極７ａ、誘電体膜６aが形成される。続いて、本実施例では、図３（ｈ）に示すように、ポリシリコン膜３をフォトリソグラフィー及びエッチングによってパターニングする。パターニングされたポリシリコン膜３は、下部電極３ａとなる。
以上の工程の後、図示しないソースドレインの形成領域に不純物がドーピングされる。このとき、上部電極７ａにドーピングされたリンイオンが活性化される。また、本実施例で製造した半導体装置の初期欠陥密度をプローバーを用いて評価すると、０．３０ｃｍ−２であった。
【００２８】
（実施例２）
熱酸化膜のエッチングの条件を（２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液によって２０秒間）のように変更した以外は、実施例１と同じ条件で、半導体装置を製造した。ここで熱酸化膜５のウエットエッチ量は、ＬＣＲメーターをもちいて測定すると、１．９ｎｍであった。また、本実施例で製造した半導体装置の初期欠陥密度をプローバーを用いて評価すると、０．１２ｃｍ−２であった。
【００２９】
（実施例３）
熱酸化膜のエッチングの条件を（２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液によって２６秒間）のように変更した以外は、実施例１と同じ条件で、半導体装置を製造した。ここで熱酸化膜５のウエットエッチ量は、ＬＣＲメーターをもちいて測定すると、２．３ｎｍであった。また、本実施例で製造した半導体装置の初期欠陥密度をプローバーを用いて評価すると、０．０６ｃｍ−２であった。
【００３０】
（実施例４）
熱酸化膜のエッチングの条件を（２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液によって３４秒間）のように変更した以外は、実施例１と同じ条件で、半導体装置を製造した。ここで熱酸化膜５のウエットエッチ量は、ＬＣＲメーターをもちいて測定すると、２．７ｎｍであった。また、本実施例で製造した半導体装置の初期欠陥密度をプローバーを用いて評価すると、０．０６ｃｍ−２であった。
【００３１】
（比較例）
実施例として、熱酸化膜のエッチングを行わず、他は、第一実施形態と同じ条件で半導体装置を製造した。
図４は、上述した実施形態１から４および比較例に基づいて製造した半導体装置の熱酸化ウエットエッチ量と、初期欠陥密度との関係を示したものである。本願発明のように熱酸化膜の表層部をエッチアウトすることで、表層部をエッチアウトしない場合に比べ、初期欠陥密度を低減することができる。例えば、のウエットエッチ量を１ｎｍ以上とすることで初期欠陥密度をシリコン基板上に形成されるゲート酸化膜並みの1．０ｃｍ−２以下とすることが出来る。
【００３２】
以上説明した本実施例の半導体装置、半導体装置の製造方法によれば、ポリシリコン膜に不純物を高濃度にドーピングしても誘電体膜全体の不純物濃度を抑えることができるので、初期欠陥を抑制できる。また、誘電体全体を熱酸化膜のみで構成することができるため、真性破壊寿命を損なうこともなく、薄膜化による高容量化も可能となる。
【産業上の利用可能性】
【００３３】
以上説明した本発明は、低抵抗化されたポリシリコンと誘電体としてのシリコン酸化膜を有する２層ポリシリコン容量素子、この２層ポリシリコン容量素子の製造方法として好適である。
【符号の説明】
【００３４】
１  シリコン基板
２  フィールド酸化膜
３’  ノンドープポリシリコン膜
３  ドープされたポリシリコン膜
３ａ  下部電極
４  保護酸化膜
５  熱酸化膜
５ａ  熱酸化膜
６  厚膜酸化膜
６ａ  誘電体膜
７’  ノンドープポリシリコン膜
７  ドープされたポリシリコン膜
７ａ  上部電極
【図１】
2013254788.tif 000003
【図２】
2013254788.tif 000004
【図３】
2013254788.tif 000005
【図４】
2013254788.tif 000006