(57)【要約】【課題】欠陥修復後に新たな短絡が発生するのを防止し得る半導体素子の修復方法を提供する。【解決手段】欠陥を検出する欠陥検出工程と、欠陥の上面に位置する透明導電膜８、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４及びびｎ型窒化ガリウム（ｎ−ＧａＮ）層３を上側から除去加工する除去加工工程とを含む。除去加工工程においては、透明導電膜８の残渣Ｒの垂下長さＬがｐ型窒化ガリウム（ｐ−ＧａＮ）層５と活性化層４との合計膜厚Ｈよりも短くなるように透明導電膜８が除去加工される。【選択図】図１
2013055300.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも第１型半導体層、活性化層、第２型半導体層及び導電膜がこの順に積層されてなる半導体素子における欠陥を修復する半導体素子の修復方法において、
上記欠陥を検出する欠陥検出工程と、
上記欠陥の上面に位置する導電膜、第２型半導体層、活性化層及び第１型半導体層を上側から除去加工する除去加工工程とを含むと共に、
上記除去加工工程においては、導電膜の残渣の垂下長さが上記第２型半導体層と活性化層との合計膜厚よりも短くなるように導電膜が除去加工されることを特徴とする半導体素子の修復方法。
【請求項２】
前記除去加工工程は、
前記半導体素子の最上面にレジスト膜を形成するレジスト成膜工程と、
前記レジスト膜における、欠陥の上面領域にレーザ光を照射し、該欠陥の上面領域のレジスト膜を除去するレジスト膜除去工程と、
上記レジスト膜をマスクとして前記導電膜を除去加工する導電膜除去加工工程と、
上記レジスト膜をマスクとして前記第２型半導体層、活性化層及び第１型半導体層を除去加工する半導体層除去加工工程とからなることを特徴とする請求項１記載の半導体素子の修復方法。
【請求項３】
前記導電膜除去加工工程では、前記導電膜の除去加工をウェットエッチングにより行うと共に、
前記半導体層除去加工工程では、前記第２型半導体層、活性化層及び第１型半導体層の除去加工をドライエッチングにより行うことを特徴とする請求項２記載の半導体素子の修復方法。
【請求項４】
前記導電膜除去加工工程において前記導電膜を除去加工するときの除去加工孔の径が、前記半導体層除去加工工程において第２型半導体層、活性化層及び第１型半導体層を除去加工するときの除去加工孔の径よりも大きいことを特徴とする請求項２又は３記載の半導体素子の修復方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に少なくとも第１型半導体層、活性化層、第２型半導体層及び透明導電膜がこの順に積層されてなる半導体素子における第１型半導体層又は第２型半導体層のいずれか一方又は両方に生じた欠陥を修復する半導体素子の修復方法に関する。
【背景技術】
【０００２】
従来、エレクトロニクス分野において、結晶系薄膜は、薄膜トランジスタの半導体層、結晶系太陽電池の発電層、及び化合物半導体発光素子等、広くデバイス全般に利用されている。
【０００３】
上記化合物半導体発光素子では、ｐｎ接合部に結晶系薄膜が利用されている。化合物半導体発光素子の１つである窒化ガリウム（ＧａＮ）系化合物半導体発光素子は、直接遷移型の発光素子であるため発光効率が高いこと、及び窒化ガリウム（ＧａＮ）を中心として窒化インジウム又は窒化アルミニウムを加え、かつそれらの比率を変えること等によって青紫色から赤色までの発光が得られること等から注目されている。
【０００４】
このような窒化ガリウム（ＧａＮ）系化合物半導体発光素子の一例を、図１１（ａ）（ｂ）に示す。すなわち、図１１（ａ）（ｂ）に示すように、窒化ガリウム（ＧａＮ）系化合物半導体発光素子１００は、サファイア基板１０１上に、バッファ層１０２、ｎ型窒化ガリウム（ｎ−ＧａＮ）層１０３、活性化層１０４、及びｐ型窒化ガリウム（ｐ−ＧａＮ）層１０５が積層されてなっている。また、ｎ型窒化ガリウム（ｎ−ＧａＮ）層１０３の上層には透明導電膜１０８を介してｎ型電極１０６が積層され、ｐ型窒化ガリウム（ｐ−ＧａＮ）層１０５の上層にはｐ型電極１０７が積層されている。
【０００５】
活性化層１０４には、バリア層によって挟まれた多数のウエル層からなる多重量子井戸（ＭＱＷ：Multi quantum well）構造が形成されている。
【０００６】
上述したような窒化ガリウム（ＧａＮ）系化合物半導体発光素子１００は、有機金属気相成長法（ＭＯＣＶＤ法）等を用いたエピタキシャル成長法によって、サファイア基板１０１上にバッファ層１０２、ｎ型窒化ガリウム（ｎ−ＧａＮ）層１０３、活性化層１０４、及びｐ型窒化ガリウム（ｐ−ＧａＮ）層１０５を順次形成した後、通常のＣＶＤ法及びフォトリソグラフィ法を用いてパターニングすることによってｎ型電極１０６及びｐ型電極１０７電極、並びに透明導電膜を順次形成することにより製造される。
【０００７】
このような窒化ガリウム（ＧａＮ）系化合物半導体発光素子１００をはじめとして、各種デバイスを高品質に製造するためには、各層を高精度に形成する必要がある。しかしながら、実際には、製膜工程において層構造の中に欠陥が発生することにより、素子が短絡し、製品の歩留まりが上がらないという課題がある。このような欠陥は、半導体層の製膜不良(結晶成長不良)又は異物混入等が原因で発生するが、完全になくすことは困難であり、半導体素子中に形成された欠陥を除去する方法が求められている。
【０００８】
半導体素子中に形成された欠陥を除去する方法として、半導体素子の欠陥を一括して処理する方法と、欠陥を検出した上で、その部分に処理を行う方法とが提案されている。
【０００９】
前者の方法として例えば特許文献１では、半導体素子に生じた欠陥である複数のピットを一括して絶縁性材料にて埋めることによって、欠陥を除去している。具体的には、図１２（ａ）に示すように、ｐ型窒化ガリウム層２０５に複数のピット２１０…等の欠陥が生じている場合には、図１２（ｂ）（ｃ）（ｄ）に示すように、ｐ型窒化ガリウム層２０５上に酸化シリコン等からなる絶縁体材料層２１２を形成し、不要部分である絶縁体材料層２１２の上部をエッチングにより除去し、ピット２１０内の絶縁体層２１３のみを残し、ｐ型窒化ガリウム層２０５の表面を平坦化する。この平坦化されたｐ型窒化ガリウム層２０５の上にｐ電極２０８を形成する。これにより、ピット２１０…等の欠陥が修復されるものとなっている。
【００１０】
また、前者の方法として例えば特許文献２では、半導体素子を形成した後に、逆バイアスを印加し、電極間の局所的な短絡欠陥部分で集中して流れる局所的な短絡電流のジュール熱によってそれらの短絡欠陥部分の材料を熱酸化又は飛散させることによって短絡欠陥部分を絶縁化することにより、欠陥を除去している。
【００１１】
これらの半導体素子の欠陥を一括して処理する方法では、半導体素子中の欠陥部を検出する必要がないため、欠陥を容易に除去することができる。
【００１２】
一方、後者の方法である、欠陥を検出した上でその部分に処理を行う方法としては、例えば特許文献３に開示されているように、該欠陥部分に導電膜や透明導電膜(導電膜等)上面からパルスレーザを照射し、導電膜等と半導体層とを一括してパターニングする方法が知られている。具体的には、例えば、半導体素子を製造した後に、欠陥画像検出装置等にて欠陥を検出する。欠陥が検出された場合には、図１３（ａ）に示すように、基板３０１に積層された半導体層３０２の表面にレジスト膜３０３を製膜する。次いで、図１３（ｂ）に示すように、レーザ照射装置３１０を半導体層３０２の欠陥３０２ａに向けた状態でパルスレーザ３１１を照射する。これにより、図１３（ｃ）に示すように、レジスト膜３０３には、欠陥３０２ａを被覆する部分が除去されたレジストパターンが形成される。その後、ウェットエッチング等により、半導体層３０２における欠陥３０２ａが存在する領域を除去し、例えば、その部分に絶縁膜等を形成することにより、欠陥を修復する。
【００１３】
このような、欠陥を検出した上でその部分に処理を行うべくパルスレーザ照射によりパターニングする方法は、半導体素子の短絡要因である欠陥を個々に直接的に除去する方法であり、短絡を有効に修復できる手段である。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００６−３３９５５０号公報（２００６年１２月１４日公開）
【特許文献２】特開平１１−２０４８１６号公報（１９９９年７月３０日公開）
【特許文献３】特開平７-２９７１００号公報（１９９５年１１月１０日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記従来の半導体素子の欠陥を一括して処理する半導体素子の修復方法では、ｎ型層とｐ型層とに跨って生じているピットに対しては、ｐ型層が積層された時点で既にｎ型層とｐ型層との両方で短絡が発生しているため、有効でないという問題点を有している。また、この方法は、基板上の全ての欠陥を確実に除去できる方法ではないため、歩留まり向上に対して必ずしも有効ではない。
【００１６】
一方、欠陥を検出した上でその部分に処理を行うべくパルスレーザ照射によりレジスト膜をパターニングする方法では、レーザ照射後の導電膜等の残渣と下層の半導体層との接触に起因した加工面の短絡が発生し、修復率が低くなるという問題点を有している。
【００１７】
詳細には、例えば、前記図１１（ａ）（ｂ）に示す窒化ガリウム（ＧａＮ）系化合物半導体発光素子１００に対して、透明導電膜１０８の上面からレーザを照射し、透明導電膜１０８と半導体層であるｐ型窒化ガリウム（ｐ−ＧａＮ）層１０５及びｎ型窒化ガリウム（ｎ−ＧａＮ）層１０３を一括してパターニング加工したとする。
【００１８】
この場合、図１４（ａ）に示すように、レーザ照射後に透明導電膜８の残渣Ｒが加工面の端部に残ってしまう。この状態は側面からみると、図１４（ｂ）に示すように、加工後、残渣Ｒは加工面に沿って（図１４（ｂ）における矢印Ｄの方向）加工穴内部に接触するため、結果的に、透明導電膜１０８がｎ型窒化ガリウム（ｎ−ＧａＮ）層１０３の半導体層と接触し、図１４（ｂ）において矢印Ｅにて示すような新たな短絡が発生してしまう。
【００１９】
このような課題は、上面に位置するある極性（例えばｐ型）の導電膜等と、逆極性の半導体層（例えばｎ型）との間に形成される層の膜厚が小さい場合に特に大きな問題となる。
【００２０】
本発明は、上記問題点に鑑みてなされたものであり、その目的は、欠陥修復後に新たな短絡が発生するのを防止し得る半導体素子の修復方法を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の半導体素子の修復方法は、上記課題を解決するために、基板上に少なくとも第１型半導体層、活性化層、第２型半導体層及び導電膜がこの順に積層されてなる半導体素子における欠陥を修復する半導体素子の修復方法において、上記欠陥を検出する欠陥検出工程と、上記欠陥の上面に位置する導電膜、第２型半導体層、活性化層及び第１型半導体層を上側から除去加工する除去加工工程とを含むと共に、上記除去加工工程においては、導電膜の残渣の垂下長さが上記第２型半導体層と活性化層との合計膜厚よりも短くなるように導電膜が除去加工されることを特徴としている。
【００２２】
上記の発明によれば、半導体素子の欠陥を修復する場合には、まず、欠陥検出工程にて欠陥を検出する。この検出は、例えば、欠陥画像検出装置等にて行う。次いで、除去加工工程において、欠陥の上面に位置する導電膜、第２型半導体層、活性化層及び第１型半導体層を上側から例えばレーザ照射して除去加工する。
【００２３】
ここで、このようにして半導体素子の修復する場合においては、導電膜をレーザ照射にて除去加工したときに、導電膜の残渣が発生する場合がある。この第２型半導体層に接合されている導電膜の残渣が、垂下して第１型半導体層に接触すると、第２型半導体層と第１型半導体層とが短絡するので、修復したことにはならない。
【００２４】
そこで、本発明では、除去加工工程においては、導電膜の残渣の垂下長さが上記第２型半導体層と活性化層との合計膜厚よりも短くなるように導電膜が除去加工される。これにより、導電膜の残渣が発生し、その残渣が垂下しても第１型半導体層に接触することはない。
【００２５】
したがって、欠陥修復後に新たな短絡が発生するのを防止し得る半導体素子の修復方法を提供することができる。
【００２６】
本発明の半導体素子の修復方法では、前記除去加工工程は、前記半導体素子の最上面にレジスト膜を形成するレジスト成膜工程と、前記レジスト膜における、欠陥の上面領域にレーザ光を照射し、該欠陥の上面領域のレジスト膜を除去するレジスト膜除去工程と、上記レジスト膜をマスクとして前記導電膜を除去加工する導電膜除去加工工程と、上記レジスト膜をマスクとして前記第２型半導体層、活性化層及び第１型半導体層を除去加工する半導体層除去加工工程とからなるとすることができる。
【００２７】
すなわち、本発明では、レジスト成膜工程において半導体素子の最上面にレジスト膜を形成し、その後、レジスト膜除去工程においてレジスト膜における、欠陥の上面領域にレーザ光を照射し、該欠陥の上面領域のレジスト膜を除去する。次いで、導電膜除去加工工程において、レジスト膜をマスクとして前記導電膜を除去加工した後、レジスト膜をマスクとして第２型半導体層、活性化層及び第１型半導体層を除去加工する。
【００２８】
このように、本発明では、レジスト膜をマスクとして導電膜、並びに第２型半導体層、活性化層及び第１型半導体層を除去加工する。このため、欠陥が生じていない部分にダメージを与えることがない。
【００２９】
この結果、高い修復率で半導体素子の欠陥を修復することができる。
【００３０】
本発明の半導体素子の修復方法では、前記導電膜除去加工工程では、前記導電膜の除去加工をウェットエッチングにより行うと共に、前記半導体層除去加工工程では、前記第２型半導体層、活性化層及び第１型半導体層の除去加工をドライエッチングにより行うことが可能である。
【００３１】
これにより、導電膜除去加工工程では、導電膜の除去加工をウェットエッチングにより行うので、導電膜の除去加工において、ウェットエッチング時間を長くすることによって、導電膜の除去加工領域を広くすることができる。
【００３２】
そして、導電膜の除去加工において広い除去加工領域を確保した状態で、半導体層除去加工工程において、第２型半導体層、活性化層及び第１型半導体層の除去加工を狭い範囲でドライエッチングにより行う。すなわち、ドライエッチングはガスにて行うので、深さ方向に除去加工するのに優れており、横方向にはあまり広がらない。
【００３３】
この結果、後述するように、導電膜除去加工工程において導電膜を除去加工するときの除去加工孔の径が、前記半導体層除去加工工程において第２型半導体層、活性化層及び第１型半導体層を除去加工するときの除去加工孔の径よりも大きくなる。
【００３４】
このため、本発明では、除去加工工程においては、導電膜の残渣の長さが第２型半導体層と活性化層との合計膜厚よりも短くなるように除去加工される。これにより、導電膜の残渣が発生しても、導電膜の残渣が第１型半導体層に接触することはない。
【００３５】
したがって、欠陥修復後に新たな短絡が発生するのを防止し得る半導体素子の修復方法を提供することができる。
【００３６】
本発明の半導体素子の修復方法では、前記導電膜除去加工工程において前記導電膜を除去加工するときの除去加工孔の径が、前記半導体層除去加工工程において第２型半導体層、活性化層及び第１型半導体層を除去加工するときの除去加工孔の径よりも大きいことが好ましい。
【００３７】
これにより、導電膜の除去加工孔の径が、第２型半導体層等の除去加工孔の径よりも大きいので、除去加工工程において導電膜の残渣が発生したとしても、導電膜の残渣は垂下しないか又は垂下しても垂下長さは小さい。したがって、導電膜の残渣が第１型半導体層に接触することはない。
【００３８】
したがって、欠陥修復後に新たな短絡が発生するのを防止し得る半導体素子の修復方法を提供することができる。
【発明の効果】
【００３９】
本発明の半導体素子の修復方法は、以上のように、欠陥を検出する欠陥検出工程と、上記欠陥の上面に位置する導電膜、第２型半導体層、活性化層及び第１型半導体層を上側から除去加工する除去加工工程とを含むと共に、上記除去加工工程においては、導電膜の残渣の垂下長さが上記第２型半導体層と活性化層との合計膜厚よりも短くなるように導電膜が除去加工される方法である。
【００４０】
それゆえ、欠陥修復後に新たな短絡が発生するのを防止し得る半導体素子の修復方法を提供するという効果を奏する。
【図面の簡単な説明】
【００４１】
【図１】（ａ）は本発明における半導体素子の修復方法の実施の一形態を示すものであって、半導体素子の修復方法を示す平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線断面図である。
【図２】（ａ）は上記半導体素子としての窒化ガリウム（ＧａＮ）系化合物半導体発光素子の構成を示す平面図であり、（ｂ）は、（ａ）のＹ−Ｙ’線断面図である。
【図３】上記窒化ガリウム（ＧａＮ）系化合物半導体発光素子の製造工程を示すフローチャートである。
【図４】上記窒化ガリウム（ＧａＮ）系化合物半導体発光素子の製造途中の各層構成を示す断面図である。
【図５】上記窒化ガリウム（ＧａＮ）系化合物半導体発光素子の基本的な修復方法を示すフローチャートである。
【図６】上記窒化ガリウム（ＧａＮ）系化合物半導体発光素子の製造後に欠陥を修復する場合の修復方法を示すフローチャートである。
【図７】上記窒化ガリウム（ＧａＮ）系化合物半導体発光素子の製造途中に欠陥を修復する場合の修復方法を示すフローチャートである。
【図８】（ａ）は上記半導体素子の修復方法の変形例を示す平面図であり、（ｂ）は（ａ）のＺ−Ｚ’線断面図である。
【図９】（ａ）〜（ｇ）は、本発明の実施例を示すものであって、上記窒化ガリウム（ＧａＮ）系化合物半導体発光素子の製造後に欠陥を修復する場合における修復途中の各層構成を示す断面図である。
【図１０】（ａ）〜（ｇ）は、本発明の他の実施例を示すものであって、上記窒化ガリウム（ＧａＮ）系化合物半導体発光素子の製造途中に欠陥を修復する場合における修復途中の各層構成を示す断面図である。
【図１１】（ａ）は従来の半導体素子としての窒化ガリウム（ＧａＮ）系化合物半導体発光素子の構成を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ’線断面図である。
【図１２】（ａ）〜（ｄ）は、従来の他の半導体素子の修復方法を示すものであって、半導体素子に生じた欠陥である複数のピットを一括して絶縁性材料にて埋めることによって、欠陥を除去する半導体素子の修復方法を示す断面図である。
【図１３】（ａ）（ｂ）（ｃ）は、従来のさらに他の半導体素子の修復方法を示すものであって、欠陥を検出した上で、欠陥を除去する半導体素子の修復方法を示す断面図である。
【図１４】（ａ）は図１１に示す従来の半導体素子に、図１３（ａ）（ｂ）（ｃ）に示す従来の半導体素子の修復方法を適用した場合の問題点を説明するための平面図であり、（ｂ）は（ａ）のＢ−Ｂ’線断面図である。
【発明を実施するための形態】
【００４２】
本発明の一実施形態について図１〜図１０に基づいて説明すれば、以下のとおりである。
【００４３】
（窒化ガリウム（ＧａＮ）系化合物半導体発光素子の構成）
最初に、本発明の半導体素子の修復方法が適用される本実施の形態の半導体素子としての窒化ガリウム（ＧａＮ）系化合物半導体発光素子の構成について、図２（ａ）（ｂ）に基づいて説明する。図２（ａ）は上記窒化ガリウム（ＧａＮ）系化合物半導体発光素子の構成を示す平面図であり、図２（ｂ）は、図２（ａ）の素子をＹ−Ｙ’線断面図である。
【００４４】
本実施の形態の半導体素子としての窒化ガリウム（ＧａＮ）系化合物半導体発光素子１０（以下、「ＧａＮ系発光素子１０」と略記する。）は、図２（ａ）（ｂ）に示すように、基板としてのサファイア基板１上に、バッファ層２、第１型半導体層としてのｎ型窒化ガリウム（ｎ−ＧａＮ）層３、活性化層４、及び第２型半導体層としてのｐ型窒化ガリウム（ｐ−ＧａＮ）層５が積層されてなっている。
【００４５】
また、ｎ型窒化ガリウム（ｎ−ＧａＮ）層３の上層には導電膜としての透明導電膜８を介してｎ型電極６が積層され、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５の上層にはｐ型電極７が積層されている。
【００４６】
活性化層４には、バリア層によって挟まれた多数のウエル層からなる多重量子井戸（ＭＱＷ：Multi quantum well）構造が形成されている。
【００４７】
尚、本実施の形態では、第１型半導体層としてのｎ型窒化ガリウム（ｎ−ＧａＮ）層３とし、第２型半導体層としてのｐ型窒化ガリウム（ｐ−ＧａＮ）層５としている。しかし、本発明においては、必ずしもこれに限らず、第２型半導体層としてのｎ型窒化ガリウム（ｎ−ＧａＮ）層３とし、第１型半導体層としてのｐ型窒化ガリウム（ｐ−ＧａＮ）層５とし、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４、ｎ型窒化ガリウム（ｎ−ＧａＮ）層３及び透明導電膜８がこの順に積層されているとすることも可能である。
【００４８】
上述したＧａＮ系発光素子１０は、有機金属気相成長法（ＭＯＣＶＤ法）等を用いたエピタキシャル成長法によって、サファイア基板１上にバッファ層２、ｎ型窒化ガリウム（ｎ−ＧａＮ）層３、活性化層４、及びｐ型窒化ガリウム（ｐ−ＧａＮ）層５を順次形成した後、通常のＣＶＤ法及びフォトリソグラフィ法を用いてパターニングすることによってｎ型電極６及びｐ型電極７、並びに透明導電膜８を順次形成することにより製造することが可能である。
【００４９】
（窒化ガリウム（ＧａＮ）系化合物半導体発光素子の製造方法）
上述したＧａＮ系発光素子１０は、有機金属気相成長法（ＭＯＣＶＤ法）等を用いたエピタキシャル成長法によって、サファイア基板１上にバッファ層２、ｎ型窒化ガリウム（ｎ−ＧａＮ）層３、活性化層４、及びｐ型窒化ガリウム（ｐ−ＧａＮ）層５を順次形成した後、通常のＣＶＤ法及びフォトリソグラフィ法を用いてパターニングすることによってｎ型電極６及びｐ型電極７、並びに透明導電膜８を順次形成することにより製造することが可能である。
【００５０】
上記構成のＧａＮ系発光素子１０についての製造方法について、より詳細に、図３及び図４（ａ）（ｂ）（ｃ）に基づいて説明する。図３はＧａＮ系発光素子１０の製造工程を示すフローチャートであり、図４（ａ）（ｂ）（ｃ）はＧａＮ系発光素子１０の製造途中の構成を示す断面図である。
【００５１】
上記ＧａＮ系発光素子１０を製造する場合には、図３に示すように、まず、基板表面処理工程（Ｓ１）として、サファイア基板１上にバッファ層２を形成した後、ＧａＮ層形成工程（Ｓ２）にてＭＯＣＶＤ法によりｎ型窒化ガリウム（ｎ−ＧａＮ）層３、活性化層４、及びｐ型窒化ガリウム（ｐ−ＧａＮ）層５を形成した後、ＴＣＯ工程（Ｓ３）として透明導電膜８を形成する。これにより、図４（ａ）に示す層構成を形成する。
【００５２】
次に、レジストパターン工程（Ｓ４）として、前記層構成の最上面にレジスト膜９を形成し、通常のフォト工程の方法にて、図４（ｂ）に示すように、ｎ電極取り出し位置にレジスト開口部９ａを有するレジストパターンを形成する。次に、エッチング工程（Ｓ５）として、上記レジストパターンに沿って、透明導電膜８、並びにｐ型窒化ガリウム（ｐ−ＧａＮ）層５及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３等の導体層を順次エッチングした後、図４（ｃ）に示すように、レジスト膜９を剥離する。その後、電極パターン形成工程（Ｓ６）を行うことによって、図２（ａ）（ｂ）に示すように、ＧａＮ系発光素子１０を得ることができる。
【００５３】
（半導体素子の欠陥の修復方法）
上記ＧａＮ系発光素子１０の製造中には、ｎ型窒化ガリウム（ｎ−ＧａＮ）層３又はｐ型窒化ガリウム（ｐ−ＧａＮ）層５に欠陥が発生することがある。そこで、上記半導体素子の修復方法の基本的な流れについて、図５に基づいて詳細に説明する。図５は半導体素子の修復方法の基本的な流れを示すフローチャートである。
【００５４】
本実施の形態の半導体素子の修復方法は、図５に示すように、欠陥を検出する工程（欠陥検出工程）（Ｓ１１）と、ＧａＮ系発光素子１０の最上面にレジスト膜を形成する工程（レジスト製膜工程）（Ｓ１２）と、レジスト膜の所定位置にレーザ光を照射し、該領域のレジスト膜を除去する工程（欠陥レジストパターン形成工程）（Ｓ１３）と、レジスト膜を用いて透明導電膜８、並びにｐ型窒化ガリウム（ｐ−ＧａＮ）層５及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３等の半導体層を各々エッチングする工程（欠陥エッチング工程）（Ｓ１４）とを含んでいる。
【００５５】
すなわち、ＧａＮ系発光素子１０等の半導体素子に欠陥が発生した場合、その欠陥は、例えば図示しない画像検出装置にて検出され、該欠陥を有する部分に処理を行うべく、レーザ照射によってマスクとなるレジストを加工した上で、図示しないレーザ照射装置にて、該欠陥を有する部分に向けてパルスレーザを照射して、選択的に処理すべくパターニングする。そして、透明導電膜８とｐ型窒化ガリウム（ｐ−ＧａＮ）層５及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３等の半導体層とを別のエッチング工程で順次除去する。これにより、欠陥が修復される。
【００５６】
ここで、本実施の形態では、半導体素子の修復方法として、半導体素子を形成した後に該欠陥を修復する場合と、半導体素子の製造中に該欠陥を修復する場合とのいずれにおいても適用が可能である。
【００５７】
以下に、半導体素子としてのＧａＮ系発光素子１０を形成した後に該ＧａＮ系発光素子１０を修復する場合と、ＧａＮ系発光素子１０の製造中に該ＧａＮ系発光素子１０を修復する方法について順に説明する。
【００５８】
（ＧａＮ系発光素子の形成後に該ＧａＮ系発光素子の欠陥を修復する方法）
最初に、ＧａＮ系発光素子１０を形成した後に、該ＧａＮ系発光素子１０の欠陥を修復する方法について図６に基づいて説明する。図６は、ＧａＮ系発光素子の形成後に該ＧａＮ系発光素子の欠陥を修復する方法を示すフローチャートである。
【００５９】
この場合には、図６に示すように、ＧａＮ系発光素子１０を形成した後に、半導体層に高電圧を印加して欠陥個所を特定した上で、当該領域の半導体をパターニングすることによって、半導体素子を修復する。
【００６０】
具体的には、ＧａＮ系発光素子１０におけるｎ型窒化ガリウム（ｎ−ＧａＮ）層３及びｐ型窒化ガリウム（ｐ−ＧａＮ）層５等の半導体層に高電圧を印加する工程（電圧印加工程）（Ｓ１０）と、電圧印加工程で発生した短絡個所を特定する工程（欠陥検出工程）（Ｓ１１）と、最上面にレジスト膜を形成する工程（レジスト製膜工程）（Ｓ１２）と、所定位置のレジストを除去し開口部を形成する工程（欠陥レジストパターン形成工程）（Ｓ１３）と、エッチングにより前記開口部に位置する下層を除去し、半導体層のパターンを形成する工程（欠陥エッチング工程）（Ｓ１４）とから構成され、この順に行うことによって、ＧａＮ系発光素子１０の欠陥を修復する。各工程の詳細については、以下の如くとなる。
【００６１】
＜電圧印加工程（Ｓ１０）＞
電圧印加工程では、ｐ−ｎ接合のｐ側とｎ側との電位差が５００Ｖとなるように電圧を印加する。ｐ−ｎ接合間に短絡が存在すると、過剰に電流が流れ、接合破壊が生じる。これにより、ｐ−ｎ接合の短絡個所を特定することが可能となる。
【００６２】
＜欠陥検出工程（Ｓ１１）＞
欠陥検出工程では、電圧印加工程で生じた接合破壊の位置を特定し、半導体のパターニング位置を決定する。接合破壊痕のサイズは、φ２〜１０μｍであるため、汎用の画像検出装置を用いて検出することが可能である。
【００６３】
＜レジスト製膜工程（Ｓ１２）＞
レジスト工程では、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５の上面にレジスト膜を形成する。ここで、レジスト材料はポジ型又はネガ型のいずれでもよい。本実施の形態の半導体素子の修復方法では、レジスト膜に必要な項目は、後工程のエッチング工程における薬液等に対する耐性であり、感光性は必ずしも必要ではない。このようなレジスト材料を、一般的なスリットコーター、スピンコーター等の塗布装置を用いて製膜した後、所定温度で硬化させることによってレジスト膜を形成する。
【００６４】
ここで、レジスト膜の膜厚は、半導体層に求める加工深さをエッチングすることに対して必要となる膜厚とすればよく、例えば硬化後で１μｍ〜５μｍとする。また、レジスト膜と下層との密着性を確保のために、予め下層にＨＭＤＳ（Hexamethyldisilazane：密着性向上剤）のような表面処理を行ってもよい。
【００６５】
＜欠陥レジストパターン形成工程（Ｓ１３）＞
欠陥レジストパターン形成工程は、前記レジスト製膜工程で形成したレジスト膜のパターニングを行うものであり、所定位置のレジスト膜に対してパルスレーザを照射し、該領域のレジスト膜を加工除去することによってレジスト膜パターンを形成する。
【００６６】
この工程においてレジスト残渣があると、次工程のエッチング工程でエッチング阻害要因となる。このため、レジストの最小加工深さをレジスト膜厚以上とし、加工後にレジスト残渣が残らないようにする。
【００６７】
また、使用するパルスレーザの波長は、照射時に被加工物に与える熱影響が小さくなるものがよく、ＹＡＧ（Yttrium Aluminum Garnet）３倍波（３５５ｎｍ）又はそれ以下の波長（例えばＹＡＧ４倍波（２６６ｎｍ）、エキシマレーザ等）のものがよい。さらに、前記パルスレーザ照射１回当たりの照射時間としては、汎用的なものでよく、例えば１００ｎｓｅｃ以下とすることができる。照射強度と照射回数とについては、加工深さを考慮して決定され、具体的には、例えば、膜厚数μｍレジスト膜であれば、照射強度２００ｍＪ／ｃｍ２ 〜２０００ｍＪ／ｃｍ２ 、及び照射回数１〜１００回とすればよい。ただし、処理時間を短縮することを考慮すると、より照射強度を大きくし、かつ、照射回数を少なくすることが好ましい。
【００６８】
＜欠陥エッチング工程（Ｓ１４）＞
本工程では、形成したレジストパターンに沿って透明導電膜８等の導電膜のエッチング、及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３及びｐ型窒化ガリウム（ｐ−ＧａＮ）層５等の半導体層のパターニングをこの順を行う。
【００６９】
ここで、透明導電膜８等の導電膜のエッチング方法としては、ドライエッチング、又はウェットエッチングのいずれでもよく、加工される層の性質に合わせて選択すればよい。例えば、透明導電膜（ＩＴＯ）８であれば、王水系のエッチング液を用いたウェットエッチングを行う。このとき、透明導電膜８等の導電膜等のエッチング残渣があると、次工程の半導体層のエッチング阻害要因となるため、エッチング残渣が残らないようにする。また、ＧａＮ系発光素子１０の修復後、確実に透明導電膜８等の導電膜等とｎ型窒化ガリウム（ｎ−ＧａＮ）層３及びｐ型窒化ガリウム（ｐ−ＧａＮ）層５等の半導体層とを接触させないことを考慮すると、ウェットエッチングを選択の上、透明導電膜８等の導電膜等のエッチングを過剰に行い、数μｍ程度（例えば１〜１０μｍ）、透明導電膜８等の導電膜をサイドエッチすることが好ましい。
【００７０】
また、ｎ型窒化ガリウム（ｎ−ＧａＮ）層３及びｐ型窒化ガリウム（ｐ−ＧａＮ）層５等のエッチング方法としては、ＧａＮ系発光素子１０の場合、例えば、塩素系ガスを用いたドライエッチングを適用することができる。
【００７１】
本実施の形態の半導体素子の修復方法は、上述の通り、リーク部分のｐ−ｎ接合を切断することによって達成されるものであるため、ｎ型窒化ガリウム（ｎ−ＧａＮ）層３及びｐ型窒化ガリウム（ｐ−ＧａＮ）層５等の半導体層のエッチング深さとしては、少なくとも、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５及び活性化層４の膜厚以上とする。
【００７２】
（ＧａＮ系発光素子の製造途中に該ＧａＮ系発光素子の欠陥を修復する方法）
続いて、ＧａＮ系発光素子１０の製造工程を利用して欠陥を修復する方法について、図７に基づいて説明する。図７は、ＧａＮ系発光素子１０の製造途中での欠陥を修復する方法を示すフローチャートである。
【００７３】
すなわち、ＧａＮ系発光素子１０の製造に際して、基板表面処理工程（Ｓ１）、ＧａＮ層形成工程（Ｓ２）、ＴＣＯ工程（Ｓ３）、レジストパターン工程（Ｓ４）、エッチング工程（Ｓ１４）、電極パターン形成工程（Ｓ６）を順次実施するときに、上記レジストパターン工程（Ｓ４）の直前に、欠陥検出工程（Ｓ１１）を導入し、かつ、レジストパターン工程（Ｓ４）の直後に、欠陥レジストパターン形成工程（Ｓ１３）を導入することができる。これによって、エッチング工程（Ｓ１４）において、レジストパターン工程（Ｓ４）及び欠陥レジストパターン形成工程（Ｓ１３）にて形成したレジスト開口部９ａに位置する透明導電膜８、並びにｐ型窒化ガリウム（ｐ−ＧａＮ）層５及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３等の半導体層をエッチングし、修復した素子を形成することができる。
【００７４】
ここで、欠陥検出工程（Ｓ１１）は、ＧａＮ系発光素子１０のパターニング位置を決定するために、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５又はｎ型窒化ガリウム（ｎ−ＧａＮ）層３等の半導体層の欠陥を検出する工程であり、欠陥を汎用の画像検出装置を用いて検出する。このときの欠陥の大きさとしては、例えばΦ０．５μｍ〜１０μｍである。
【００７５】
また、欠陥レジスパターン形成工程（Ｓ１３）は、ＧａＮ系発光素子１０の製造にて使用するレジスト膜９を利用し、欠陥検出工程（Ｓ１１）にて検出した欠陥の上面に位置するレジスト膜９を除去する工程であり、工程の詳細は、前記ＧａＮ系発光素子の形成後に該ＧａＮ系発光素子の欠陥を修復する方法にて説明したものと同様である。
【００７６】
前述したＧａＮ系発光素子１０の素子形成後に修復する方法では、別途レジスト膜形成等の工程が必要となるが、先に電流リークの確認をすることによって、リーク起因の欠陥を修復できるため、高い修復率にて素子を修復できることが特徴である。
【００７７】
また、製造工程の途中で欠陥を修復する方法の場合、次工程以降で使用するレジスト膜９を利用してＧａＮ系発光素子１０の修復ができるため、別途、レジスト膜を形成する必要がなく、効率よく素子の修復を達成できることが特徴である。
【００７８】
これらはいずれも有用な修復方法であり、欠陥の発生した領域に従って、いずれかの方法、又は併用することによって、ＧａＮ系発光素子１０を修復することができる。
【００７９】
（本実施の形態における半導体素子の欠陥の修復方法の特徴）
ところで、半導体素子の欠陥を修復する場合に、従来においては、前記図１４（ａ）（ｂ）に示したように、レーザ照射後の導電膜等の残渣と下層の半導体層との接触に起因した加工面の短絡が発生し、修復率が低くなるという問題点を有していた。
【００８０】
そこで、本実施の形態の半導体素子の修復方法では、欠陥を検出した例えばＧａＮ系発光素子１０に対して、除去加工工程においては、透明導電膜８の残渣の垂下長さがｐ型窒化ガリウム（ｐ−ＧａＮ）層５と活性化層４との合計膜厚よりも短くなるように透明導電膜８を除去加工することによってＧａＮ系発光素子１０を修復するものとなっている。
【００８１】
ここで、本実施の形態における修復の対象は、ｐｎ接合部に電流リークが発生しているＧａＮ系発光素子１０であり、電流リーク要因である欠陥が含まれる領域に位置するｐ型窒化ガリウム（ｐ−ＧａＮ）層５、及び活性化層４を除去することによって達成される。
【００８２】
尚、上記電流リークの要因である欠陥は、サファイア基板１の表面、ｎ型窒化ガリウム（ｎ−ＧａＮ）層３、活性化層４、又はｐ型窒化ガリウム（ｐ−ＧａＮ）層５に含まれるゴミ等、或いはそれに起因した結晶成長不良等である。しかしながら、電流リークは欠陥によるｐｎ接合部にて発生するため、必ずしも欠陥自体を除去する必要はなく、欠陥が含まれる領域に位置するｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４を除去し、当該領域でのｐ−ｎ接合を切断すれば電流リークをなくすことができる。
【００８３】
本実施の形態の半導体素子の修復方法の特徴点について、図１（ａ）（ｂ）に基づいて詳細に説明する。図１（ａ）は本実施の形態の半導体素子の修復方法にて修復した半導体素子の加工面近傍の様子を示す平面図であり、図１（ｂ）は図１（ａ）のＸ−Ｘ線断面図である。
【００８４】
本実施の形態の半導体素子の修復方法では、図１（ａ）（ｂ）に示すように、透明導電膜８の残渣Ｒの垂下長さＬがｐ型窒化ガリウム（ｐ−ＧａＮ）層５と活性化層４との合計膜厚Ｈよりも短くなるように透明導電膜８を除去加工する。
【００８５】
ここで、照射するレーザとしては、透明導電膜８及びｐ型窒化ガリウム（ｐ−ＧａＮ）層５及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３等の半導体層を加工除去できるものであれば一般的なものが使用可能であり、例えば、ＹＡＧ３倍波（３５５ｎｍ）又はそれ以下の波長（例えばＹＡＧ４倍波、エキシマレーザ等）を使用することができる。パルスレーザ照射１回当たりの照射時間としては、熱影響を考慮して、例えば１０ｎｓｅｃ以下とする。照射強度と照射回数については、加工深さを考慮して決定される。具体的には、例えば、エキシマレーザを使用する場合、半導体層を１μｍ加工することに対して照射強度５００ｍＪ／ｃｍ２ 〜２０００ｍＪ／ｃｍ２ 、照射回数５０〜１０００回とすればよい。
【００８６】
また、上記の半導体素子の修復方法は、上述した半導体素子の形成後でも、又は半導体素子の製造工程中のいずれの場合にも適用が可能である。
【００８７】
このように、本実施の形態の半導体素子の修復方法を適用すると、修復後、修復位置近傍は、図１（ａ）（ｂ）に示すように、透明導電膜８とｎ型窒化ガリウム（ｎ−ＧａＮ）層３とが離間されるため、透明導電膜８とｎ型窒化ガリウム（ｎ−ＧａＮ）層３との短絡を確実に防止できる。
【００８８】
ここで、上記を満たす修復方法としては、上記条件を満たせばよく、通常のフォトプロセスでも対応可能である。しかし、半導体素子毎に修復箇所が異なることを考慮すると、レーザ照射を利用する方法が好ましい。このような例としては、例えば、レジスト膜９を形成し、パルスレーザを用いて所定位置に開口部を形成の上、レジスト膜を用いたエッチング処理によって、透明導電膜８、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４を加工除去する方法、透明導電膜８、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５、及び活性化層４をレーザ照射により直接加工する方法、又はそれらを組み合わせる方法等が挙げられる。
【００８９】
例えば、図８（ａ）（ｂ）に示すように、透明導電膜除去加工工程において透明導電膜８を除去加工するときの除去加工孔の径Ｄ２が、半導体層除去加工工程においてｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３を除去加工するときの除去加工孔の径Ｄ２よりも大きいとすることが可能である。これにより、残渣Ｒが垂下することはない。
【００９０】
このように、本実施の形態のＧａＮ系発光素子１０の修復方法は、サファイア基板１上に少なくともｎ型窒化ガリウム（ｎ−ＧａＮ）層３、活性化層４、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５及び透明導電膜８がこの順に積層されてなるＧａＮ系発光素子１０における欠陥を修復する。修復に際しては、欠陥を検出する欠陥検出工程と、欠陥の上面に位置する透明導電膜８、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３を上側から除去加工する除去加工工程とを含む。上記の除去加工工程においては、透明導電膜８の残渣Ｒの垂下長さＬがｐ型窒化ガリウム（ｐ−ＧａＮ）層５と活性化層４との合計膜厚Ｈよりも短くなるように透明導電膜８が除去加工される。
【００９１】
上記の方法によれば、ＧａＮ系発光素子１０の欠陥を修復する場合には、まず、欠陥検出工程にて欠陥を検出する。この検出は、例えば、欠陥画像検出装置等にて行う。次いで、除去加工工程において、欠陥の上面に位置する透明導電膜８、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３を上側から例えばレーザ照射して除去加工する。
【００９２】
ここで、このようにしてＧａＮ系発光素子１０の欠陥を修復する場合においては、透明導電膜８をレーザ照射にて除去加工したときに、透明導電膜８の残渣Ｒが発生する場合がある。このｐ型窒化ガリウム（ｐ−ＧａＮ）層５に接合されている透明導電膜８の残渣Ｒが、垂下してｎ型窒化ガリウム（ｎ−ＧａＮ）層３に接触すると、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５とｎ型窒化ガリウム（ｎ−ＧａＮ）層３とが短絡するので、修復したことにはならない。
【００９３】
そこで、本実施の形態では、除去加工工程においては、透明導電膜８の残渣Ｒの垂下長さＬがｐ型窒化ガリウム（ｐ−ＧａＮ）層５と活性化層４との合計膜厚Ｈよりも短くなるように透明導電膜８が除去加工される。これにより、透明導電膜８の残渣Ｒが発生し、その残渣Ｒが垂下してもｎ型窒化ガリウム（ｎ−ＧａＮ）層３に接触することはない。
【００９４】
したがって、欠陥修復後に新たな短絡が発生するのを防止し得るＧａＮ系発光素子１０の修復方法を提供することができる。
【００９５】
また、本実施の形態のＧａＮ系発光素子１０の修復方法では、除去加工工程は、ＧａＮ系発光素子１０の最上面にレジスト膜９・２１を形成するレジスト成膜工程と、レジスト膜９・２１における、欠陥の上面領域にレーザ光を照射し、該欠陥の上面領域のレジスト膜９・２１を除去するレジスト膜除去工程と、レジスト膜９・２１をマスクとして透明導電膜８を除去加工する透明導電膜除去加工工程と、レジスト膜９・２１をマスクとしてｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３を除去加工する半導体層除去加工工程とからなるとすることができる。
【００９６】
すなわち、本実施の形態では、レジスト成膜工程においてＧａＮ系発光素子１０の最上面にレジスト膜９・２１を形成し、その後、レジスト膜除去工程においてレジスト膜９・２１における、欠陥の上面領域にレーザ光を照射し、該欠陥の上面領域のレジスト膜９・２１を除去する。次いで、透明導電膜除去加工工程において、レジスト膜９・２１をマスクとして透明導電膜を除去加工した後、レジスト膜９・２１をマスクとしてｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３を除去加工する。
【００９７】
このように、本実施の形態では、レジスト膜９・２１をマスクとして透明導電膜８、並びにｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３を除去加工する。このため、欠陥が生じていない部分にダメージを与えることがない。
【００９８】
この結果、高い修復率でＧａＮ系発光素子１０の欠陥を修復することができる。
【００９９】
また、本実施の形態のＧａＮ系発光素子１０の修復方法では、透明導電膜除去加工工程では、透明導電膜８の除去加工をウェットエッチングにより行うと共に、半導体層除去加工工程では、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３の除去加工をドライエッチングにより行う。
【０１００】
これにより、透明導電膜除去加工工程では、透明導電膜８の除去加工をウェットエッチングにより行うので、透明導電膜８の除去加工において、ウェットエッチング時間を長くすることによって、透明導電膜８の除去加工領域を広くすることができる。
【０１０１】
そして、透明導電膜８の除去加工において広い除去加工領域を確保した状態で、半導体層除去加工工程において、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３の除去加工を狭い範囲でドライエッチングにより行う。すなわち、ドライエッチングはガスにて行うので、深さ方向に除去加工するのに優れており、横方向にはあまり広がらない。
【０１０２】
この結果、透明導電膜除去加工工程において透明導電膜８を除去加工するときの除去加工孔の径Ｄ２が、半導体層除去加工工程においてｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３を除去加工するときの除去加工孔の径Ｄ１よりも大きくなる。
【０１０３】
このため、本実施の形態では、除去加工工程においては、透明導電膜８の残渣Ｒの長さＬがｐ型窒化ガリウム（ｐ−ＧａＮ）層５と活性化層４との合計膜厚Ｈよりも短くなるように除去加工される。これにより、透明導電膜８の残渣Ｒが発生しても、透明導電膜８の残渣Ｒがｎ型窒化ガリウム（ｎ−ＧａＮ）層３に接触することはない。
【０１０４】
したがって、欠陥修復後に新たな短絡が発生するのを防止し得るＧａＮ系発光素子１０の修復方法を提供することができる。
【０１０５】
また、本実施の形態のＧａＮ系発光素子１０の修復方法では、透明導電膜除去加工工程において透明導電膜８を除去加工するときの除去加工孔の径Ｄ２が、半導体層除去加工工程においてｐ型窒化ガリウム（ｐ−ＧａＮ）層５、活性化層４及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３を除去加工するときの除去加工孔の径Ｄ１よりも大きいことが好ましい。
【０１０６】
これにより、透明導電膜８の除去加工孔の径Ｄ２が、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５等の除去加工孔の径Ｄ１よりも大きいので、除去加工工程において透明導電膜８の残渣Ｒが発生したとしても、透明導電膜８の残渣Ｒは垂下しないか又は垂下しても垂下長さＬは小さい。したがって、透明導電膜８の残渣Ｒがｎ型窒化ガリウム（ｎ−ＧａＮ）層３に接触することはない。
【０１０７】
したがって、欠陥修復後に新たな短絡が発生するのを防止し得るＧａＮ系発光素子１０の修復方法を提供することができる。
【実施例】
【０１０８】
〔実施例１〕
ＧａＮ系発光素子の形成後に該ＧａＮ系発光素子の欠陥を修復する方法についての実施例について、図９（ａ）〜（ｇ）に基づいて説明する。図９（ａ）〜（ｇ）は、ＧａＮ系発光素子の形成後に該ＧａＮ系発光素子の欠陥を修復する方法を示す断面図である。
【０１０９】
まず、図９（ａ）に示すように、一般的な製法で形成した異物からなる欠陥Ｆ１及び成長不良からなる欠陥Ｆ２を有するＧａＮ系発光素子１０に対して、ｐ型電極７とｎ型電極６との間に５００Ｖの電圧を印加した。このとき、ｐｎ接合間に短絡があると、過剰に電流が流れ、図９（ｂ）に示すように、接合破壊の破壊痕からなる欠陥Ｆ３が生じる。そこで、図示しない欠陥検出装置を用いてＧａＮ系発光素子１０を確認し、該破壊痕からなる欠陥Ｆ３（サイズ：Φ２μｍ）を検出した。
【０１１０】
次に、図９（ｃ）に示すように、ＧａＮ系発光素子１０の上面にレジスト膜２１を形成した。このときのレジスト膜２１の膜厚は２．５μｍであった。
【０１１１】
次に、図９（ｃ）に示すように、レーザ照射装置３０を用いて、検出した欠陥Ｆ３の上面に図示しないΦ２０μｍのマスクを介してＹＡＧ３倍波のパルスレーザ３１を照射強度４５０ｍＪ／ｃｍ２ 、照射回数１０回、１パルス当たりの照射時間５ｎｓｅｃの条件にて照射することによって、レジスト膜２１を加工し、図９（ｄ）に示す層構成とした。この状態で、表面形状評価をしたところ、レーザ照射によりレーザ照射部のレジスト膜２１は完全に除去されていた。
【０１１２】
続いて、ウェットエッチングにより透明導電膜８をパターニングし、図９（ｅ）示す層構成を得た。パターニング後、所定位置に透明導電膜８の残渣は無く、またサイドエッチング量は３μｍであった。
【０１１３】
続いて、ドライエッチングによりｐ型窒化ガリウム（ｐ−ＧａＮ）層５及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３等の半導体層を深さ方向に０．８μｍエッチングしてパターニングすることによって、図９（ｆ）に示す層構成とした。そして、その後、レジスト膜２１を剥離することによって、図９（ｇ）に示す半導体層パターンを形成することによって、ＧａＮ系発光素子１０の破壊痕からなる欠陥Ｆ３を修復した。
【０１１４】
ここで、図９（ｇ）に示すように、修復したＧａＮ系発光素子１０には異物からなる欠陥Ｆ１及び成長不良からなる欠陥Ｆ２が依然含まれているが、欠陥上面のｐ−ｎ接合は切断されており、欠陥由来の電流リークが起こらないようになっている。尚、修復したＧａＮ系発光素子１０には電流リークがなく、良好な特性を示すことを確認することができた。
【０１１５】
〔実施例２〕
次に、ＧａＮ系発光素子の製造途中に該ＧａＮ系発光素子の欠陥を修復する方法についての実施例について、図１０（ａ）〜（ｇ）に基づいて説明する。図１０（ａ）〜（ｇ）は、ＧａＮ系発光素子の製造途中に該ＧａＮ系発光素子の欠陥を修復する方法を示す断面図である。
【０１１６】
まず、通常のＧａＮ系発光素子１０の製造方法に従い、バッファ層２を形成したサファイア基板１上にｎ型窒化ガリウム（ｎ−ＧａＮ）層３（５μｍ）、活性化層４（０．０３μｍ）、ｐ型窒化ガリウム（ｐ−ＧａＮ）層５（０．１μｍ）を積層した後、透明導電膜８（ＩＴＯ）をＣＶＤ法により０．１５μｍ形成し、図１０（ａ）に示す層構成を形成した。
【０１１７】
この状態で、図示しない欠陥検出装置を用いて欠陥を検出したところ、図１０（ａ）に示す異物等の欠陥Ｆ４（サイズ：Φ０．８５μｍ）を検出した。
【０１１８】
続いて、通常の化合物半導体発光素子の製造と同様に、透明導電膜８の上面にレジスト膜９を塗布した後、図１０（ｂ）に示すように、通常のフォト工程に従い、電極取り出し部の上面に位置する露光装置４０にてマスク４２を介して光４１を照射してレジスト膜９を感光させ、現像及び硬化させた。このときのレジスト膜９の膜厚は２．５μｍであった。
【０１１９】
次に、図１０（ｃ）に示すように、レーザ照射装置３０を用いて、検出した欠陥Ｆ２の上面に位置するレジスト膜９の上面に図示しないΦ２０μｍマスクを介してパルスレーザ３１を照射し、図１０（ｄ）に示す状態とした。ここで、照射条件としては、照射強度４５０ｍＪ／ｃｍ２ 、照射回数１０回、１パルス当たりの照射時間５ｎｓｅｃとした。この状態で表面形状評価をしたところ、レーザ照射によりレーザ照射部のレジスト膜９は完全に除去されていた。
【０１２０】
続いて、通常の化合物半導体発光素子の製造方法に従い、ウェットエッチングにより透明導電膜８をパターニングして図１０（ｅ）に示す層構成を得た。透明導電膜８のパターニング後においては、所定位置に透明導電膜８の残渣はなく、またサイドエッチング量は３μｍであった。
【０１２１】
その後、さらに、通常の化合物半導体発光素子の製造方法に従い、ドライエッチングによりｐ型窒化ガリウム（ｐ−ＧａＮ）層５及びｎ型窒化ガリウム（ｎ−ＧａＮ）層３等の半導体層を深さ方向において１．０μｍパターニングし、レジスト膜９を剥離することによって、図１０（ｆ）に示す半導体層パターンを形成した。
【０１２２】
最後に、ｐ型電極７及びｎ型電極６の電極パターンを形成することによって、図１０（ｇ）に示すように、欠陥Ｆ４が修復されたＧａＮ系発光素子１０を形成した。修復したＧａＮ系発光素子１０には、電流リークがなく、良好な特性を示すことを確認することができた。
【産業上の利用可能性】
【０１２３】
本発明は、ＬＥＤ等の半導体発光素子、薄膜トランジスタ、太陽電池等の結晶系薄膜を有するデバイス等の半導体素子の修復方法に広く適用することができる。
【符号の説明】
【０１２４】
１    サファイア基板（基板）
２    バッファ層
３    ｎ型窒化ガリウム（ｎ−ＧａＮ）層（第１型半導体層）
４    活性化層
５    ｐ型窒化ガリウム（ｐ−ＧａＮ）層（第２型半導体層）
６    ｎ型電極
７    ｐ型電極
８    透明導電膜（導電膜）
９    レジスト膜
１０    ＧａＮ系発光素子（半導体素子）
２１    レジスト膜
３０    レーザ照射装置
３１    パルスレーザ
４０    露光装置
４１    光
Ｄ１    第２型半導体層等を除去加工するときの除去加工孔の径
Ｄ２    導電膜を除去加工するときの除去加工孔の径
Ｆ１    欠陥
Ｆ２    欠陥
Ｆ３    欠陥
Ｆ４    欠陥
Ｈ    合計膜厚
Ｌ    垂下長さ
Ｒ    残渣
【図１】
2013055300.tif 000003
【図２】
2013055300.tif 000004
【図３】
2013055300.tif 000005
【図４】
2013055300.tif 000006
【図５】
2013055300.tif 000007
【図６】
2013055300.tif 000008
【図７】
2013055300.tif 000009
【図８】
2013055300.tif 000010
【図９】
2013055300.tif 000011
【図１０】
2013055300.tif 000012
【図１１】
2013055300.tif 000013
【図１２】
2013055300.tif 000014
【図１３】
2013055300.tif 000015
【図１４】
2013055300.tif 000016