(57)【要約】【課題】本発明はディミング制御装置、ＬＥＤ駆動装置及びディミング制御方法を提供する。【解決手段】本発明のディミング制御装置は、基準信号及び入力電圧からパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ信号生成部１０と、該ＰＷＭ信号生成部１０から出力されるＰＷＭ信号を内部クロック信号を用いて補償する信号補償部３０と、該補償信号と外部クロック信号とを同期化させて、ディミング制御のための同期化されたＰＷＭ制御信号を出力する同期化部５０とを含む。【選択図】図１
2013033720.tif 000002
【特許請求の範囲】
【請求項１】
基準信号及び入力電圧からパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ信号生成部と、
前記ＰＷＭ信号生成部から出力される前記ＰＷＭ信号を内部クロック信号を用いて補償する信号補償部と、
前記補償された信号と外部クロック信号とを同期化させて、ディミング制御のための同期化されたＰＷＭ制御信号を出力する同期化部
とを含むディミング制御装置。
【請求項２】
前記信号補償部は、前記内部クロック信号を用いて前記ＰＷＭ信号を補償した１次補償信号を生成し、予め決められた周期間、前記１次補償信号のデューティ比または立ち上がりパルス持続時間を平均して２次補償信号を生成する請求項１に記載のディミング制御装置。
【請求項３】
前記信号補償部は、前記ＰＷＭ信号の立ち上がりパルス間の前記内部クロック信号のクロック数をカウントし、カウントしたクロック数が予め決められた値以上の場合、前記立ち上がりパルスを有効なクロックパルスと判断し、カウントしたクロック数が予め決められた値未満の場合は、前記立ち上がりパルスを取り除いて前記１次補償信号を生成する請求項２に記載のディミング制御装置。
【請求項４】
前記ＰＷＭ信号生成部は、基準信号発生回路で生成された前記基準信号と入力電圧とを比較する比較器を用いてＰＷＭ信号を生成する請求項１に記載のディミング制御装置。
【請求項５】
前記基準信号は、三角波または鋸波電圧信号である請求項４に記載のディミング制御装置。
【請求項６】
ＬＥＤ駆動装置において、
請求項１乃至５のうちのいずれか一つのディミング制御装置と、
前記ディミング制御装置から出力された前記ＰＷＭ制御信号によってスイッチング動作し、該スイッチング動作に伴ってＬＥＤへ電源を供給する駆動スイッチ
とを含むＬＥＤ駆動装置。
【請求項７】
前記ＬＥＤ駆動装置は、バックライトユニットに用いられることを特徴とする請求項６に記載のＬＥＤ駆動装置。
【請求項８】
基準信号及び入力電圧からパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ信号生成ステップと、
内部クロック信号を用いて、前記生成されたＰＷＭ信号を補償する信号補償ステップと、
前記補償された信号と外部クロック信号とを同期化させて、ディミング制御のための同期化されたＰＷＭ制御信号を出力する同期化ステップ
とを含むディミング制御方法。
【請求項９】
前記信号補償ステップは、
前記内部クロック信号を用いて前記ＰＷＭ信号を補償した１次補償信号を生成するステップと、
予め決められた周期間前記１次補償信号のデューティ比または立ち上がりパルス持続時間を平均して２次補償信号を生成するステップ
とを含む請求項８に記載のディミング制御方法。
【請求項１０】
前記１次補償信号を生成するステップにて、
前記ＰＷＭ信号の立ち上がりパルス間の前記内部クロック信号のクロック数をカウントし、カウントしたクロック数が予め決められた値以上の場合、前記立ち上がりパルスを有効なクロックパルスと判断し、カウントしたクロック数が予め決められた値未満の場合は、前記立ち上がりパルスを取り除いて前記１次補償信号を生成する、請求項９に記載のディミング制御方法。
【請求項１１】
前記ＰＷＭ信号生成ステップにて、基準信号発生回路で生成された前記基準信号と入力電圧とを比較してＰＷＭ信号を生成する、請求項８に記載のディミング制御方法。
【請求項１２】
前記基準信号は、三角波または鋸波電圧信号で、
前記ＰＷＭ信号生成ステップにて、前記基準信号が前記入力電圧より大きい区間で立ち上がりパルスを生成させてＰＷＭ信号を生成する、請求項１１に記載のディミング制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディミング制御装置、ＬＥＤ駆動装置及びディミング制御方法に関し、詳しくは、ＰＬＬを使うことなく、外部クロックと同期化させるディミング制御装置、ＬＥＤ駆動装置及びディミング制御方法に関する。
【背景技術】
【０００２】
ＬＥＤでは、輝度を調節する方法としてＰＷＭ制御方式が一般に使われている。ＬＥＤを特定な周波数以上に点滅させると、人間の目には光が持続して点灯しているような状態で見え、点滅信号の一周期内のＯＮ区間の比率が高くなるほど、ＬＥＤ光の明るさは明るくなる。したがって、所望の輝度を有するように調節されたデューティ比付きＰＷＭ信号を生成してスイッチング手段に与える方法によって、ＬＥＤを制御して該ＬＥＤを点滅させている。ＬＥＤは、ＰＷＭ信号、すなわち、デューティ比を用いて輝度調節が可能なので、所望の輝度に当たるデューティ比を提供するためのＰＷＭ信号発生装置が別に必要である。
【０００３】
従来、一周期内にハイ区間が０％〜１００％のＰＷＭ信号を別に生成し、外部で駆動回路へ印加していた。最近では、これを簡素化するために、ＰＷＭ発生装置を駆動回路に組み込んだ、いわゆる内部（Ｉｎｔｅｒｎａｌ）ＰＷＭ方式を採用している。このような方式によれば、内部で基準波形を発生し、これを印加されたＤＣ電圧と比較してＰＷＭ信号を発生する。ここで、ＤＣ入力電圧の大きさによってデューティ比が決まる。
【０００４】
このような従来方式の場合、生成されたＰＷＭ信号が外部の映像信号と同期しないと、画面が下に流れるような現象、いわゆるウォーターフォール（ｗａｔｅｒｆａｌｌ）が現われることになる。これを防止するために、主にＰＬＬを使っている。しかし、このＰＬＬを使うと、初期状態（外部クロックとＰＷＭ信号とが同期しない場合）から正常状態（外部クロックとＰＷＭ信号とが同期する場合）に進む過渡状態が存在するようになる。このような過渡状態で、ＰＷＭ信号の周波数及びデューティーが変化するため、ＬＥＤ駆動時にＬＥＤがちらつくフリッカー（ｆｌｉｃｋｅｒ）現象が生ずるようになる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国特許第１０−０５８７０２２号公報
【特許文献２】韓国特許第１０−０８９２４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のようにＰＬＬを用いる場合、過渡状態が存在するようになり、該過渡状態の区間の間にフリッカー現象を防止するためには、ＬＥＤを駆動しないような付加の回路が要求された。
【０００７】
また、従来の方式によると、基準波形である三角波や入力電圧にノイズが発生すると、出力ＰＷＭ信号の誤りが発生するかまたはＰＷＭ信号の立ち上がりまたは／及び立ち下がりエッジがばらつくジッタが発生するなど、さまざまな問題がある。このような問題によってディユティ値が変化し続けるため、ＬＥＤの明るさにも影響を及ぼすようになる。
【０００８】
本発明は上記の問題点に鑑みて成されたものであって、その目的は、内部のＰＷＭ信号生成時に発生する問題、例えばクロックジッタ（ｊｉｔｔｅｒ）または／及びノイズ干渉による誤動作を防止すると共に、従来主に用いていたＰＬＬを使わず、外部クロックと同期を合わせることができる技術を提案する。
【課題を解決するための手段】
【０００９】
上記目的を解決するために、本発明の一実施形態によれば、基準信号及び入力電圧からパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ信号生成部と、該ＰＷＭ信号生成部から出力されるＰＷＭ信号を、内部クロック信号を用いて補償する信号補償部と、該補償信号と外部クロック信号とを同期化させ、ディミング制御のための同期化されたＰＷＭ制御信号を出力する同期化部と、を含むディミング制御装置が提供される。
【００１０】
本発明によれば、信号補償部は、内部クロック信号を用いてＰＷＭ信号を補償した１次補償信号を生成し、予め決められた周期間該１次補償信号のデューティ比または立ち上がりパルス持続時間を平均して２次補償信号を生成する。
【００１１】
また、一実施形態において、信号補償部は、ＰＷＭ信号の立ち上がりパルス間の内部クロック信号のクロック数をカウントし、カウントしたクロック数が予め決められた値以上の場合、該立ち上がりパルスを有効なクロックパルスと判断し、カウントしたクロック数が予め決められた値未満の場合は、該立ち上がりパルスを取り除いて１次補償信号を生成する。
【００１２】
本発明の実施形態によれば、ＰＷＭ信号生成部は、基準信号発生回路で生成された基準信号と入力電圧とを比較する比較器を用いてＰＷＭ信号を生成する。
【００１３】
一実施形態において、基準信号は、三角波または鋸波電圧信号である。
【００１４】
また、上記目的を解決するために、本発明の他の実施形態によれば、前述の実施形態中のいずれか一つのディミング制御装置と、該ディミング制御装置から出力されたＰＷＭ制御信号によってスイッチング動作し、該スイッチング動作に伴ってＬＥＤへ電源を供給する駆動スイッチと、を含むＬＥＤ駆動装置が提供される。
【００１５】
本発明の実施形態によれば、ＬＥＤ駆動装置は、バックライトユニットに使われることができる。
【００１６】
また、上記目的を解決するために、本発明のさらに他の実施形態によれば、基準信号及び入力電圧からパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ信号生成ステップと、内部クロック信号を用いて生成されたＰＷＭ信号を補償する信号補償ステップと、該補償信号と外部クロック信号とを同期化させて、ディミング制御のための同期化されたＰＷＭ制御信号を出力する同期化ステップと、を含むディミング制御方法が提供される。
【００１７】
本発明によれば、前記信号補償ステップは、内部クロック信号を用いてＰＷＭ信号を補償した１次補償信号を生成するステップと、予め決められた周期間該１次補償信号のデューティ比または立ち上がりパルス持続時間を平均して２次補償信号を生成するステップと、を含む。
【００１８】
また、一実施形態によれば、前記１次補償信号を生成するステップにて、ＰＷＭ信号の立ち上がりパルス間の内部クロック信号のクロック数をカウントして、カウントしたクロック数が予め決められた値以上の場合、該立ち上がりパルスを有効なクロックパルスと判断し、カウントしたクロック数が予め決められた値未満の場合は、該立ち上がりパルスを取り除いて１次補償信号を生成する。
【００１９】
また、本発明によれば、前記ＰＷＭ信号生成ステップにて、前記基準信号発生回路で生成された基準信号と入力電圧とを比較してＰＷＭ信号を生成する。
【００２０】
一実施形態において、前記基準信号は三角波または鋸波電圧信号であり、前記ＰＷＭ信号生成ステップにて、前記基準信号が前記入力電圧より大きい区間で立ち上がりパルスを生成させてＰＷＭ信号を生成する。
【発明の効果】
【００２１】
本発明によれば、内部のＰＷＭ信号生成時に発生される問題、例えばクロックジッタまたは／及びノイズ干渉による誤動作を防止すると共に、従来用いていたＰＬＬを使わず、外部クロックと同期を合わせることができる。
【００２２】
また、本発明によれば、生成されたＰＷＭ信号を補償することによって、ノイズによるＰＷＭ信号の歪みを減らすことができる。
【００２３】
また、ＰＬＬブロックがないので、内部ディミング回路の構成を簡素化すると共に、ＰＬＬの使用によって発生するフリッカー現象を解決することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態によるディミング制御装置を概略的に示すブロック図である。
【図２】本発明の他の実施形態によるＬＥＤ駆動装置を概略的に示す図面である。
【図３】内部ＰＷＭ信号生成時に発生する問題を例示的に示す図面である。
【図４】本発明の一実施形態によるＰＷＭ信号の補正及び同期化の例を概略的に示す図面である。
【図５】本発明のさらに他の実施形態によるディミング制御方法を概略的に示す流れ図である。
【図６】本発明のさらに他の実施形態によるディミング制御方法を概略的に示す流れ図である。
【発明を実施するための形態】
【００２５】
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００２６】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００２７】
まず、本発明の一実施形態によるディミング制御装置を図面を参照して詳記する。
【００２８】
図１は、本発明の一実施形態によるディミング制御装置を概略的に示すブロック図である。図３は、内部ＰＷＭ信号生成時に発生する問題を例示的に示す図面である。図４は、本発明の一実施形態によるＰＷＭ信号の補正及び同期化の例を概略的に示す図面である。
【００２９】
図１を参照して、本発明の一実施形態によるディミング制御装置について説明する。
【００３０】
この実施形態によるディミング制御装置は、ＰＷＭ信号生成部１０と、信号補償部３０と、同期化部５０とを含む。
【００３１】
ＰＷＭ信号生成部１０は、基準信号及び入力電圧からパルス幅変調（ＰＷＭ）信号を生成する。例えば、基準信号の中で入力電圧を超過する部分を立ち上がりパルスとし、該入力電圧に及ばない部分を立ち下がりパルスとして形成することによって、パルス幅変調（ＰＷＭ）信号を生成する。
【００３２】
図２を参照して、ディミング制御装置１００の他の実施形態について説明する。図２に示すように、ＰＷＭ信号生成部１０は、基準信号発生回路１１で生成された基準信号と入力電圧とを比較する比較器１３を備えてＰＷＭ信号を生成する。基準信号発生回路１１は、ＰＷＭ信号生成部１０内に設けられてもよい。例えば、比較器１３において基準信号と入力電圧とを比較し、基準信号の電圧が入力電圧のものより大きい区間で立ち上がりパルスを生成することによってＰＷＭ信号を生成する。ここで、基準信号には、三角波または鋸波が挙げられる。また、入力電圧にはＤＣ電圧が挙げられる。基準信号は三角波や鋸波以外にも、入力電圧と比較してパルス波を具現可能な波動であればよく、入力電圧は、ＤＣ電圧だけではなく、振幅が小さく周波数が基準信号に比べて非常に小さい交流波形の電圧であってもよい。すなわち、入力電圧は基準信号の波形を比較器などで比較してパルス波を生成し得る基準になるのであればよい。
【００３３】
ＰＷＭ信号生成部１０で生成されたＰＷＭ信号は、多くのエラーを含むことになる。例えば、図３の（ａ）に示すように、ノイズの影響によってパルス波の立ち上がりまたは／及び立ち下がり寄りで多数の高周波パルスが現われることがある。また、図３の（ｂ）に示すように、ジッタの影響によって生成されたＰＷＭ信号のパルス立ち上がりまたは／及び立ち下がり部分が進んだり遅れたりして、立ち上がりクロック区間が拡大したり減少したりすることがある。ＰＷＭ信号生成時に現われる、このような問題を克服する必要がある。
【００３４】
一実施形態において、基準信号は三角波電圧信号または鋸波電圧信号であってもよい。ここで、基準信号が入力電圧より大きい区間で立ち上がりパルスが形成されてＰＷＭ信号が生成される。一例として、図３では、基準信号が三角波であり、入力電圧は点線で示されたＤＣ電圧の場合を示している。
【００３５】
続いて、図１を参照して、信号補償部３０について説明する。この実施形態で、信号補償部３０は、ＰＷＭ信号生成部１０から出力されるＰＷＭ信号を内部クロック信号を用いて補償する。信号補償部３０での補償は、前述のＰＷＭ信号生成時に現われる問題を補償するためのものである。図示していないが、内部クロック信号は内部クロック信号生成部で生成される。内部クロック信号を用いるＰＷＭ信号の補償は、例えばノイズ、ジッタなどの干渉を補償するものである。本発明の実施形態において、信号補償部３０の信号補償方式はさまざまな方式で行われてもよい。例えば、一例として、ディジタル回路による補償方式が行われてもよい。
【００３６】
詳しくは、図４を参照して、さらに他の実施形態について説明する。信号補償部３０は、内部クロック信号を用いてＰＷＭ信号を補償した１次補償信号を生成し、予め決められた周期間該１次補償信号のデューティ比または立ち上がりパルス（ハイ区間）持続時間を平均して２次補償信号を生成する。１次的にＰＷＭ信号の歪みは、内部のクロックＩＮＴ＿ＣＬＫを使って取り除くことができる。内部クロック信号を用いてＰＷＭ信号を補償した１次補正信号は、例えば、ＰＷＭ信号に含まれたノイズを取り除いた補償信号であってもよい。図４には、ＰＷＭ信号生成部１０で生成されたＰＷＭ信号ＰＷＭ＿１が示されている。ＰＷＭ信号ＰＷＭ＿１は、ノイズの干渉などによってパルス立ち上がりまたは／及び立ち下がり付近で高周波パルスが現われており、このようなノイズの干渉による高周波パルスを取り除く必要がある。
【００３７】
ここで、図４に示された内部クロック信号ＩＮＴ＿ＣＬＫを用いて、ＰＷＭ信号ＰＷＭ＿１のパルス立ち上がりまたは／及び立ち下がり付近での高周波パルスを取り除くことができる。詳しくは、一実施形態において、信号補償部３０はＰＷＭ信号（図４のＰＷＭ＿１）の立ち上がりパルス間の内部クロック信号（図４のＩＮＴ＿ＣＬＫ）のクロック数をカウントし、予め決められた値以上の場合、該立ち上がりパルスを有効なクロックパルスと判断し、未満の場合は、立ち上がりパルスを取り除いて１次補償信号を生成する。ここで、内部クロック信号であるＩＮＴ＿ＣＬＫは、生成されたＰＷＭ信号または基準信号より非常に大きい周波数を用いてＰＷＭ信号の立ち上がりパルス（ハイ区間）間十分な内部クロック回数がカウントされるようにする。これによって、ＰＷＭ＿１のパルス立ち上がりまたは／及び立ち下がり付近での高周波パルスを取り除いて、ＰＷＭ＿１信号のうち、内部クロック信号ＩＮＴ＿ＣＬＫのカウント値が予め決められた値以上になる立ち上がりパルス区間を有効な立ち上がりパルス（ハイ区間）とすると、１次補償信号として図４のＰＷＭ＿２信号を得ることができる。ノイズの干渉などによる高周波パルスを取り除いても、ジッタなどの干渉によって立ち上がりパルスの区間が一定にならないことがある。
【００３８】
また、信号補償部３０は、予め決められた周期間該１次補償信号のデューティ比または立ち上がりパルス（ハイ区間）の持続時間を平均して２次補償信号を生成する。図４に示すように、進んだ４個のＰＷＭ＿２パルスの立ち上がりパルス持続時間を平均するかまたはデューティ比を平均して２次補償信号を生成する。ここで、デューティ比は、周期（Ｔ）時間に対する立ち上がりパルス持続時間によって示す。図４のＰＷＭ＿２信号のデューティ比または立ち上がりパルス持続時間を平均することによって、パルスの立ち上がりまたは／及び立ち下がり付近で、ジッタなどの干渉による問題を解決することができる。一例として、ジッタの干渉などによって周期が異なることがあるため、ＰＷＭ＿２信号の立ち上がりパルス持続時間を平均化して２次補償信号を生成する。１次補償信号であるＰＷＭ＿２信号のデューティ比または立ち上がりパルス持続時間を平均するための予め決められた周期数は、実施形態によって変わってもよく、例えば、略３〜５周期範囲内で決めてもよい。このような平均化に必要な周期時間は、略３００ｍｓ程度に過ぎないので、従来のようにＰＬＬを用いる場合、過渡状態のフリッカーを防止するための遅延時間が秒単位まで持続するのに比べてずっと短い。
【００３９】
本発明の一実施形態によって、図４に示すように、ＰＷＭ＿１のようにエラーが含まれた信号を信号補償部３０によって図４のＰＷＭ＿２のように作り、このＰＷＭ＿２の立ち上がりパルス持続時間またはデューティ比を数回周期で平均すると、ノイズによるＰＷＭ信号の歪みやジッタのような問題を解決することができる。
【００４０】
再び、図１を参照して同期化部５０を詳記する。同期化部５０は、信号補償部３０で補償された信号と外部クロック信号とを同期化させ、ディミング制御のための同期化されたＰＷＭ制御信号を出力する。該外部クロック信号の周波数によってＰＷＭ制御信号の周波数が決まる。また、該外部クロック信号の周波数は基準信号周波数と等しい。
【００４１】
図４に示すように、信号補償部３０で補償された信号、例えばデューティ比または立ち上がりパルス持続時間が平均化されたＰＷＭ＿２信号を外部クロック信号であるＶｓｙｎｃ信号に同期化させ、ＰＷＭ制御信号であるＰＷＭ＿ＩＮ信号を出力する。すると、従来のようなＰＬＬを使わないで、外部クロック信号との同期を取ることができる。ここで、予め決められた周期間平均を出したＰＷＭ＿２信号、例えば、立ち上がりパルス持続時間の値を外部クロック信号であるＶｓｙｎｃクロックの立ち上がりエッジに合わせて出力する。この時、デューティ比または立ち上がりパルス持続時間を平均化する間に、外部クロック信号Ｖｓｙｎｃが予め一定の周期分経過した後、外部クロック信号Ｖｓｙｎｃの立ち上がりエッジに合わせて平均化されたＰＷＭ＿２信号が同期化される。例えば、一例として、ＰＷＭ＿２信号のデューティ比または立ち上がりパルス持続時間を平均するための略３〜５周期間、外部クロック信号Ｖｓｙｎｃが経過した後、該外部クロック信号Ｖｓｙｎｃの立ち上がりエッジに合わせて平均化されたＰＷＭ＿２信号が同期化されるようにする。一例として、このようなＰＷＭ＿２信号の平均化遅延期間は略３００ｍｓ程度に過ぎないので、従来のようにＰＬＬを用いる場合、過渡状態のフリッカーを防止するための遅延時間が秒単位まで持続するのに比べてずっと短い。
【００４２】
従来のようにＰＬＬを使う場合、周波数の同期化が取られない初期状態から周波数の同期化が取られる期間、すなわち、ロッキングタイム（ｌｏｃｋｉｎｇ  ｔｉｍｅ）間過渡状態にあるようになる。この状態で、周波数及びデューティーが変化するようになり、例えばバックライトのＬＥＤの状態がちらつくフリッカー現象が現われるようになる。これに対して、この実施形態では、平均化されたＰＷＭ＿２信号と外部クロック信号Ｖｓｙｎｃとを同期化させるため、そのような現象を解決することができる。
【００４３】
次に、本発明の他の実施形態によるＬＥＤ駆動装置を図面を参照して説明する。図２は、本発明の他の一実施形態によるＬＥＤ駆動装置を概略的に示す図面である。
【００４４】
図２に示すように、この実施形態によるＬＥＤ駆動装置は、ディミング制御装置１００及び駆動スイッチ２００を含む。
【００４５】
本発明の実施形態の一つの構成であるディミング制御装置１００を説明するにあたって、図２に加えて、前述のディミング制御装置の各実施形態、図１、図３及び図４が参照される。前述のように、ディミング制御装置１００は、ＰＷＭ信号生成部１０と、信号補償部３０と、同期化部５０とを含む。このディミング制御装置１００に対する具体的な説明は、前述の各実施形態と重複するので略する。
【００４６】
次に、図２の駆動スイッチ２００について説明する。駆動スイッチ２００は、ディミング制御装置１００から出力されたＰＷＭ制御信号によってスイッチング動作し、該スイッチング動作に伴ってＬＥＤへ電源を供給する。一例として、駆動スイッチ２００は電界効果トランジスタ（ＦＥＴ）である。例えば、ＭＯＳＦＥＴを駆動スイッチとして用いてもよい。
【００４７】
本発明の他の実施形態によれば、ＬＥＤ駆動装置は、バックライトユニットに用いられてもよい。この実施形態によって、ＬＥＤバックライトユニットにおいてＬＥＤがちらつくフリッカー現象を解決することができる。
【００４８】
次に、本発明のさらに他の実施形態によるディミング制御方法を図面を参照して説明する。
【００４９】
図５は、本発明のさらに他の実施形態によるディミング制御方法を概略的に示す流れ図で、図６は、本発明のさらに他の実施形態によるディミング制御方法を概略的に示す流れ図である。
【００５０】
これらの実施形態を説明するにあたって、図５及び図６に加えて、前述のディミング制御装置の各実施形態、図１乃至図４が参照される。また、前述の各実施形態と重複する部分に対する説明を省略する。
【００５１】
図５及び図６に示すように、本発明の一実施形態によるディミング制御方法は、ＰＷＭ信号生成ステップ（Ｓ１００，Ｓ１１００）、信号補償ステップ（Ｓ２００，Ｓ１２００）及び同期化ステップ（Ｓ３００，Ｓ１３００）を含む。
【００５２】
まず、ＰＷＭ信号生成ステップ（Ｓ１００，Ｓ１１００）について説明する。基準信号及び入力電圧からパルス幅変調（ＰＷＭ）信号が生成される。
【００５３】
本発明の実施形態によれば、ＰＷＭ信号生成ステップ（Ｓ１００，Ｓ１１００）において、基準信号発生回路で生成された基準信号と入力電圧とを比較してＰＷＭ信号を生成する。例えば、基準信号の中で入力電圧を超過する部分を立ち上がりパルスとし、入力電圧に及ばない部分を立ち下がりパルスとして形成してパルス幅変調（ＰＷＭ）信号を生成する。ここで、基準信号には三角波、鋸波などが挙げられ、入力電圧にはＤＣ電圧が挙げられる。基準信号は、三角波や鋸波以外にも、入力電圧と比較してパルス波を作り出すことができる波動ならよく、入力電圧もＤＣ電圧だけではなく振幅が小さく周波数が基準信号に比べて非常に小さい交流波形の電圧でもよい。すなわち、入力電圧は、基準信号の波形を比較器によって比較してパルス波を生成可能な基準になるのであればよい。
【００５４】
一実施形態において、基準信号は三角波電圧信号または鋸波電圧信号であってもよい。ここで、基準信号が入力電圧より大きい区間で立ち上がりパルスを生成させてＰＷＭ信号を生成する。一例として、図３に示すように、基準信号は三角波で、入力電圧はＤＣ電圧である。三角波電圧信号の中でＤＣ電圧以上の区間で立ち上がりパルスを生成させてＰＷＭ信号を生成する。
【００５５】
次に、図５に示すように、信号補償ステップ（Ｓ２００）で内部クロック信号を用いて生成されたＰＷＭ信号を補償する。このＰＷＭ信号補償は、ＰＷＭ信号生成時に引き起こされる問題を補償するためのもので、例えばノイズ、ジッタなどの干渉の影響を補償するのである。
【００５６】
次に、図６を参照して、本発明の他の実施形態について説明する。信号補償ステップ（Ｓ１２００）は、１次補償信号を生成するステップ（Ｓ１２１０）及び２次補償信号を生成するステップ（Ｓ１２３０）を含む。
【００５７】
１次補償信号を生成するステップ（Ｓ１２１０）では、内部クロック信号を用いてＰＷＭ信号を補償した１次補償信号を生成する。内部クロック信号を用いてＰＷＭ信号を補償した１次補正信号は、例えば、ＰＷＭ信号に含まれたノイズを取り除いた補償信号であってもよい。例えば、図４に示された内部クロック信号ＩＮＴ＿ＣＬＫを用いて、ＰＷＭ信号ＰＷＭ＿１のパルス立ち上がりまたは／及び立ち下がり付近での高周波パルスを取り除く。
【００５８】
より詳しくは、一実施形態によれば、１次補償信号を生成するステップ（Ｓ１２１０）において、ＰＷＭ信号の立ち上がりパルス間の内部クロック信号のクロック数をカウントし、予め決められた値以上の場合、該立ち上がりパルスを有効なクロックパルスと判断し、未満の場合は、立ち上がりパルスを取り除いて１次補償信号を生成する。図４に示すように、内部クロック信号であるＩＮＴ＿ＣＬＫは、生成されたＰＷＭ信号または基準信号より非常に大きい周波数を用いて、ＰＷＭ信号の立ち上がりパルス間に十分な内部クロック回数がカウントされるようにする。これによって、ＰＷＭ＿１のパルス立ち上がりまたは／及び立ち下がり付近での高周波パルスを取り除いた１次補償信号として図４のＰＷＭ＿２信号を得ることができる。
【００５９】
また、図６に示すように、２次補償信号を生成するステップ（Ｓ１２３０）では、予め決められた周期間該１次補償信号のデューティ比または立ち上がりパルス（ハイ区間）持続時間を平均して２次補償信号を生成する。図４に示すように、進んだ４個のＰＷＭ＿２パルスの立ち上がりパルス持続時間を平均するかデューティ比を平均して２次補償信号を生成する。デューティ比は、周期（Ｔ）時間に対する立ち上がりパルス持続時間として示すことができる。一例として、ジッタの干渉などによって周期が異なることがあるので、ＰＷＭ＿２信号の立ち上がりパルス持続時間を平均化して２次補償信号を生成する。１次補償信号であるＰＷＭ＿２信号のデューティ比または立ち上がりパルス持続時間を平均するための予め決められた周期数は、実施形態によって変わり、例えば略３〜５周期範囲内で決まってもよい。
【００６０】
また、図５及び図６に示すように、同期化ステップ（Ｓ３００，Ｓ１３００）において、補償された信号と外部クロック信号とが同期化され、ディミング制御のための同期化されたＰＷＭ制御信号が出力される。該外部クロック信号の周波数によって、ＰＷＭ制御信号の周波数が決まる。
【００６１】
図４に示すように、補償された信号、例えばデューティ比または立ち上がりパルス（ハイ区間）持続時間が平均化されたＰＷＭ＿２信号を、外部クロック信号であるＶｓｙｎｃ信号に同期化させてＰＷＭ制御信号であるＰＷＭ＿ＩＮ信号を出力する。すると、従来のようにＰＬＬを使わなくても、外部クロック信号と同期を合わせることができる。ここで、決まった周期間平均を出したＰＷＭ＿２信号、例えば、立ち上がりパルス持続時間の値を外部クロック信号であるＶｓｙｎｃクロックの立ち上がりエッジに合わせて出力する。一例として、ＰＷＭ＿２信号のデューティ比または立ち上がりパルス持続時間を平均するための略３〜５周期間、外部クロック信号Ｖｓｙｎｃが経過した後、外部クロック信号Ｖｓｙｎｃの立ち上がりエッジに合わせて平均化されたＰＷＭ＿２信号が同期化されるようにする。
【００６２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６３】
１０  ＰＷＭ信号生成部
１１  基準信号発生回路
１３  比較器
３０  信号補償部
５０  同期化部
１００  ディミング制御装置
２００  スイッチ
【図１】
2013033720.tif 000003
【図２】
2013033720.tif 000004
【図３】
2013033720.tif 000005
【図４】
2013033720.tif 000006
【図５】
2013033720.tif 000007
【図６】
2013033720.tif 000008