(57)【要約】【課題】センサの消費電力を低減できる、センサ信号処理回路を提供すること。【解決手段】サンプリングタイミング信号Ｐ１を出力する制御回路３０と、サンプリングタイミング信号Ｐ１に従って、センサ１０から出力されるセンサ電圧値Ｖｓをサンプリングする積分器４１を有するＡＤコンバータ４０とを備える、センサ信号処理回路であって、制御回路３０は、サンプリングタイミング信号Ｐ１に基づいて、センサ電圧値Ｖｓがサンプリングされない期間に、センサ１０に供給される電力を小さく制限するスイッチＳＷ１を有する、センサ信号処理回路。【選択図】図２
2013127438.tif 000002
【特許請求の範囲】
【請求項１】
サンプリングタイミング信号を出力する制御部と、
前記サンプリングタイミング信号に従って、センサの出力信号をサンプリングする離散型回路とを備える、センサ信号処理回路であって、
前記制御部は、前記サンプリングタイミング信号に基づいて、前記センサに供給される電力を間欠的に制限する、センサ信号処理回路。
【請求項２】
前記制御部は、前記出力信号がサンプリングされない期間に、前記センサに供給される電力を制限する、請求項１に記載のセンサ信号処理回路。
【請求項３】
前記制御部は、前記出力信号がサンプリングされる期間に、前記センサに供給される電力を制限することを解除する、請求項２に記載のセンサ信号処理回路。
【請求項４】
前記制御部は、前記サンプリングタイミング信号を遅延させた信号に基づいて、前記センサに供給される電力を間欠的に制限する、請求項１から３のいずれか一項に記載のセンサ信号処理回路。
【請求項５】
前記センサは、抵抗ブリッジ回路を有し、
前記制御部は、前記抵抗ブリッジ回路に供給される電力を間欠的に制限する、請求項１から４のいずれか一項に記載のセンサ信号処理回路。
【請求項６】
前記離散型回路は、ＡＤコンバータである、請求項１から５のいずれか一項に記載のセンサ信号処理回路。
【請求項７】
前記離散型回路は、スイッチトキャパシタアンプである、請求項１から５のいずれか一項に記載のセンサ信号処理回路。
【請求項８】
請求項１から７のいずれか一項に記載のセンサ信号処理回路と、前記センサとを備える、センサ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプリングタイミング信号に従って、センサの出力信号をサンプリングする、センサ信号処理回路、及び該センサ信号処理回路を備えるセンサ信号処理装置に関する。
【背景技術】
【０００２】
図１は、従来のセンサ信号処理装置１００の構成図である。センサ信号処理装置１００は、抵抗ブリッジ型のセンサ１１０と、サンプリングタイミング信号Ｐ１１，Ｐ１２を生成する信号生成回路１３１と、サンプリングタイミング信号Ｐ１１，Ｐ１２に従って、センサ１１０の出力信号をサンプリングするΔΣ変調器１４４とを備えている。
【０００３】
サンプリングタイミング信号Ｐ１１は、ΔΣ変調器１４４内部のスイッチトキャパシタ１４１を構成するスイッチＳＷ１２ａ，１２ｂ，１４ａ，１４ｂのオン／オフを制御する信号であり、サンプリングタイミング信号Ｐ１２は、スイッチトキャパシタ１４１を構成するスイッチＳＷ１３ａ，１３ｂのオン／オフを制御する信号である。
【０００４】
また、センサ信号処理装置１００は、センサ１１０に通電するためのスイッチＳＷ１１のオン／オフを制御する信号を生成するセンサ用制御回路１６０を備えている。センサ用制御回路１６０は、ΔΣ変調器１４４がディスエーブルのときにスイッチＳＷ１１をオフにすることによって、センサ１１０に流れる電流を遮断し、ΔΣ変調器１４４がイネーブルのときにスイッチＳＷ１１をオンにすることによって、センサ１１０を通電させる。
【０００５】
なお、特許文献１には、ブリッジ回路に対して間欠的な電流を供給するセンサ回路が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−１３６３０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の従来のセンサ信号処理装置１００では、ΔΣ変調器１４４がセンサ１１０の出力信号をサンプリングしているか否かにかかわらず、ΔΣ変調器１４４がイネーブルのときにはスイッチＳＷ１１がオンすることにより電流がセンサ１１０に常に流れているため、センサの消費電力が大きかった。
【０００８】
そこで、本発明は、センサの消費電力を低減できる、センサ信号処理回路及びセンサ信号処理装置の提供を目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明は、
サンプリングタイミング信号を出力する制御部と、
前記サンプリングタイミング信号に従って、センサの出力信号をサンプリングする離散型回路とを備える、センサ信号処理回路であって、
前記制御部は、前記サンプリングタイミング信号に基づいて、前記センサに供給される電力を間欠的に制限する、センサ信号処理回路及びそれを備えるセンサ信号処理装置を提供するものである。
【発明の効果】
【００１０】
本発明によれば、センサの消費電力を低減できる。
【図面の簡単な説明】
【００１１】
【図１】従来のセンサ信号処理装置１００の構成図である。
【図２】本発明の第１の実施形態であるセンサ信号処理装置１の構成図である。
【図３】本発明の第２の実施形態であるセンサ信号処理装置２の構成図である。
【図４】本発明の第３の実施形態であるセンサ信号処理装置３の構成図である。
【図５】遅延回路３５の具体例である。
【図６】サンプリングタイミング信号Ｐ１，Ｐ１ｄ，Ｐ１ｄｄ，Ｐ２のタイムチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を図面に従って説明する。
【００１３】
図２は、本発明の第１の実施形態であるセンサ信号処理装置１の構成図である。センサ信号処理装置１は、センサ１０と、センサ信号処理回路２０とを備えたセンサシステムである。センサ１０は、所定の物理量を検出し、その検出値に応じた信号を出力する。センサ信号処理回路２０は、制御回路３０と、ＡＤコンバータ４０とを備えた半導体集積回路である。
【００１４】
制御回路３０は、信号生成回路３１と、スイッチＳＷ１とを備えた制御部である。信号生成回路３１は、サンプリングタイミング信号Ｐ１，Ｐ２を生成する信号生成部であり、スイッチＳＷ１は、サンプリングタイミング信号Ｐ１，Ｐ２のうちの一方のサンプリング信号Ｐ１に基づいて、センサ１０に供給される電力を間欠的に小さく制限する制限部である。
【００１５】
ＡＤコンバータ４０は、制御回路３０の信号生成回路３１から出力されるサンプリングタイミング信号Ｐ１，Ｐ２に従って、センサ１０の出力信号をサンプリングする離散型回路である。
【００１６】
センサ信号処理回路２０は、このような構成を有しているので、センサ１０に供給される電力を間欠的に制限することを、ＡＤコンバータ４０のサンプリング動作に同期させることができる。これにより、制御回路３０は、スイッチＳＷ１を制御することによって、センサ１０の出力信号がＡＤコンバータ４０によってサンプリングされない期間にセンサ１０に供給される電力を、センサ１０の出力信号がＡＤコンバータ４０によってサンプリングされる期間に比べて小さく制限することが可能となる。また、制御回路３０は、スイッチＳＷ１を制御することによって、センサ１０の出力信号がＡＤコンバータ４０によってサンプリングされる期間に、センサ１０に供給される電力を制限することを解除することが可能となる。
【００１７】
ここで、センサ１０の出力信号がＡＤコンバータ４０によってサンプリングされる期間にセンサ１０に必要な電力が供給されていれば、センサ１０の出力信号がＡＤコンバータ４０によってサンプリングされない期間にセンサ１０に供給される電力を制限してもよい。なぜならば、センサ１０の出力信号がＡＤコンバータ４０によってサンプリングされていなければ、センサ１０に供給される電力が制限されることによってセンサ１０の出力信号が変動してもかまわないからである。
【００１８】
このように、センサ信号処理回路２０によれば、センサ１０への電力供給が必要最低限の時間に抑えられる。また、ＡＤコンバータ４０がセンサ１０の出力信号についてサンプリングした結果に影響を与えることなく、センサ１０の消費電力を低減できる。
【００１９】
次に、図２の構成について更に詳細に説明する。
【００２０】
センサ１０は、４つの抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４から構成される抵抗ブリッジ回路を有する抵抗ブリッジ型センサである。抵抗ブリッジ回路は、センサ１０の出力信号として、アナログのセンサ電圧値Ｖｓを出力する。センサ電圧値Ｖｓは、抵抗Ｒ１と抵抗Ｒ２との接続点ａの電位Ｖｓａと、抵抗Ｒ３と抵抗Ｒ４との接続点ｂの電位Ｖｓｂとの電位差である。
【００２１】
センサ１０の高電位側電源端子１１は、ＶＤＤ電圧に接続され、センサ１０の低電位側電源端子１２は、スイッチＳＷ１を介して、ＶＤＤ電圧よりも低いＶＳＳ電圧に接続される。抵抗Ｒ１と抵抗Ｒ３との接続点ｃは、高電位側電源端子１１を介して、ＶＤＤ電圧に接続され、抵抗Ｒ２と抵抗Ｒ４との接続点ｄは、低電位側電源端子１２及びスイッチＳＷ１を介して、ＶＳＳ電圧に接続される。ＶＤＤ電圧は、所定の電源から供給される一定の電源電圧である。
【００２２】
センサ１０の具体例として、圧力センサ、温度センサ、電圧センサ、電流センサ、歪みセンサ、磁気センサ、流速センサなどの物理量を検出するセンサが挙げられる。また、スイッチＳＷ１の具体例として、ＭＯＳＦＥＴやバイポーラトランジスタなどのトランジスタを有するスイッチ回路が挙げられる。
【００２３】
制御回路３０の信号生成回路３１は、サンプリングタイミング信号Ｐ１がハイレベルのとき、サンプリングタイミング信号Ｐ２がローレベルになり、サンプリングタイミング信号Ｐ２がハイレベルのとき、サンプリングタイミング信号Ｐ１がローレベルになるように、サンプリングタイミング信号Ｐ１，Ｐ２を生成する。また、信号生成回路３１は、サンプリングタイミング信号Ｐ１，Ｐ２が両方ともローレベルになる期間を有するように、サンプリングタイミング信号Ｐ１，Ｐ２を生成する。
【００２４】
ＡＤコンバータ４０は、制御回路３０の信号生成回路３１から出力されるサンプリングタイミング信号Ｐ１，Ｐ２に従って、センサ電圧値ＶｓをサンプリングするΔΣ型のアナログ−デジタル変換回路である。ＡＤコンバータ４０は、例えば、ΔΣ変調器４４と、デジタルフィルタ４５とを備えている。
【００２５】
ΔΣ変調器４４は、センサ電圧値Ｖｓが入力される積分器４１と、積分器４１の出力信号を所定の基準電圧と比較するコンパレータ４３とを有している。ΔΣ変調器４４は、このような構成によって、センサ電圧値Ｖｓに応じて変化する１ビットのデジタルデータ列を出力する。デジタルフィルタ４５は、ΔΣ変調器４４から出力されるデジタルデータを信号処理するフィルタであって、例えばＣＩＣフィルタを有している。
【００２６】
積分器４１は、２つのキャパシタＣ１ａ，Ｃ１ｂと、６つのスイッチＳＳＷ２ａ，２ｂ，３ａ，３ｂ，４ａ，４ｂとを有している。キャパシタＣ１ａの一方の電極は、スイッチＳＷ４ａ及びオペアンプＡ１の非反転入力端子に接続され、もう一方の電極は、スイッチＳＷ２ａ，３ａに接続されている。キャパシタＣ１ｂの一方の電極は、スイッチＳＷ４ｂ及びオペアンプＡ１の反転入力端子に接続され、もう一方の電極は、スイッチＳＷ２ｂ，３ｂに接続されている。スイッチＳＷ２ａは、センサ１０の抵抗ブリッジ回路の接続点ａに接続され、スイッチＳＷ２ｂは、センサ１０の抵抗ブリッジ回路の接続点ｂに接続され、スイッチＳＷ３ａ，３ｂ，４ａ，４ｂは、基準電圧ＶＣＭに接続されている。
【００２７】
スイッチＳＷ２ａ，２ｂ，４ａ，４ｂは、サンプリングタイミング信号Ｐ１に従ってオン／オフし、サンプリングタイミング信号Ｐ１がハイレベルのときオンし、ローレベルのときオフする。スイッチＳＷ３ａ，３ｂは、サンプリングタイミング信号Ｐ２に従ってオン／オフし、サンプリングタイミング信号Ｐ２がハイレベルのときオンし、ローレベルのときオフする。
【００２８】
積分器４１は、差動型のオペアンプＡ１と、キャパシタＣ２ａ，Ｃ２ｂとを有している。キャパシタＣ２ａは、オペアンプＡ１の非反転入力端子と反転出力端子との間に挿入され、キャパシタＣ２ｂは、オペアンプＡ１の反転入力端子と非反転出力端子との間に挿入されている。
【００２９】
積分器４１は、サンプリングタイミング信号Ｐ１がハイレベル且つサンプリングタイミング信号Ｐ２がローレベルのとき、スイッチＳＷ２ａ，２ｂ，４ａ，４ｂがオンしスイッチＳＷ３ａ，３ｂがオフすることによって、センサ電圧値ＶｓをキャパシタＣ１ａ，Ｃ１ｂでサンプリングする。
【００３０】
また、積分器４１は、サンプリングタイミング信号Ｐ１がローレベル且つサンプリングタイミング信号Ｐ２がハイレベルのとき、スイッチＳＷ２ａ，２ｂ，４ａ，４ｂがオフしスイッチＳＷ３ａ，３ｂがオンすることによって、キャパシタＣ１ａ，Ｃ１ｂに保持されている電荷を、キャパシタＣ２ａ，Ｃ２ｂに転送する。
【００３１】
ここで、サンプリングタイミング信号Ｐ１がローレベルのとき、スイッチＳＷ２ａ，２ｂがオフするため、センサ１０の抵抗ブリッジ回路の接続点ａ，ｂと積分器４１のキャパシタＣ１ａ，Ｃ１ｂとの間の信号経路が遮断される。このため、センサ電圧値Ｖｓは、サンプリングタイミング信号Ｐ１が少なくともローレベルのとき、積分器４１によってサンプリングされることはない。
【００３２】
一方、制御回路３０のスイッチＳＷ１は、スイッチＳＷ２ａ，２ｂ，４ａ，４ｂと同様、サンプリングタイミング信号Ｐ１に従ってオン／オフし、サンプリングタイミング信号Ｐ１がハイレベルのときオンし、ローレベルのときオフする。スイッチＳＷ１がオンすることによって、センサ１０に電力が供給され、スイッチＳＷ１がオフすることによって、センサ１０に供給される電力が遮断される。
【００３３】
したがって、センサ電圧値Ｖｓが積分器４１によってサンプリングされる期間にセンサ１０に電力を供給でき、センサ電圧値Ｖｓが積分器４１によってサンプリングされない期間にセンサ１０に供給される電力を遮断できる。
【００３４】
図３は、本発明の第２の実施形態であるセンサ信号処理装置２の構成図である。上述の実施形態と同様の点については、その説明を省略する。図３のセンサ信号処理回路２１の制御回路３２は、図２のセンサ信号処理回路２０の制御回路３０と異なり、インバータ３３を備えている。制御回路３２は、スイッチＳＷ１及びインバータ３０を、サンプリングタイミング信号Ｐ１，Ｐ２のうちの一方のサンプリング信号Ｐ２に基づいて、センサ１０に供給される電力を間欠的に小さく制限する制限部として有している。
【００３５】
インバータ３３は、サンプリングタイミング信号Ｐ２を反転した信号（サンプリングタイミング信号Ｐ２ｂ）を生成し、サンプリングタイミング信号Ｐ２ｂをスイッチＳＷ１に供給する反転回路である。スイッチＳＷ１は、サンプリングタイミング信号Ｐ２ｂがハイレベルのときオンし、ローレベルのときオフする。
【００３６】
したがって、図３のような構成でも、センサ電圧値Ｖｓが積分器４１によってサンプリングされる期間にセンサ１０に電力を供給でき、センサ電圧値Ｖｓが積分器４１によってサンプリングされない期間にセンサ１０に供給される電力を遮断できる。
【００３７】
図４は、本発明の第３の実施形態であるセンサ信号処理装置３の構成図である。上述の実施形態と同様の点については、その説明を省略する。図４のセンサ信号処理回路２２の制御回路３４は、図２のセンサ信号処理回路２０の制御回路３０と異なり、遅延回路３５を備えている。制御回路３４は、スイッチＳＷ１及び遅延回路３５を、サンプリングタイミング信号Ｐ１，Ｐ２のうちの一方のサンプリング信号Ｐ１に基づいて、センサ１０に供給される電力を間欠的に小さく制限する制限部として有している。
【００３８】
遅延回路３５は、サンプリングタイミング信号Ｐ１を所定時間遅延させた信号（サンプリングタイミング信号Ｐ１ｄ）を生成し、サンプリングタイミング信号Ｐ１ｄを所定時間遅延させた信号（サンプリングタイミング信号Ｐ１ｄｄ）を生成する回路である。
【００３９】
図５は、遅延回路３５の具体例である。遅延回路３５は、サンプリングタイミング信号Ｐ１が入力される２列のＣＭＯＳインバータから構成される遅延部３６と、遅延部３６の出力信号が入力される２列のＣＭＯＳインバータから構成される遅延部３７とが直列に接続された回路を有している。このような直列回路によって、遅延部３６は、サンプリングタイミング信号Ｐ１を所定時間遅延させたサンプリングタイミング信号Ｐ１ｄを生成し、遅延部３７は、サンプリングタイミング信号Ｐ１ｄを所定時間遅延させたサンプリングタイミング信号Ｐ１ｄｄを生成できる。
【００４０】
図４に示されるように、遅延回路３５は、サンプリングタイミング信号Ｐ１ｄをＡＤコンバータ４０の積分器４１に供給し、サンプリングタイミング信号Ｐ１ｄｄをスイッチＳＷ１に供給する。
【００４１】
スイッチＳＷ４ａ，４ｂは、サンプリングタイミング信号Ｐ１に従ってオン／オフし、サンプリングタイミング信号Ｐ１がハイレベルのときオンし、ローレベルのときオフする。スイッチＳＷ２ａ，２ｂは、サンプリングタイミング信号Ｐ１ｄに従ってオン／オフし、サンプリングタイミング信号Ｐ１ｄがハイレベルのときオンし、ローレベルのときオフする。スイッチＳＷ３ａ，３ｂは、サンプリングタイミング信号Ｐ２に従ってオン／オフし、サンプリングタイミング信号Ｐ２がハイレベルのときオンし、ローレベルのときオフする。スイッチＳＷ１は、サンプリングタイミング信号Ｐ１ｄｄに従ってオン／オフし、サンプリングタイミング信号Ｐ１ｄｄがハイレベルのときオンし、ローレベルのときオフする。
【００４２】
図６は、サンプリングタイミング信号Ｐ１，Ｐ１ｄ，Ｐ１ｄｄ，Ｐ２のタイムチャートである。
【００４３】
積分器４１は、サンプリングタイミング信号Ｐ１，Ｐ１ｄ，Ｐ１ｄｄがハイレベル且つサンプリングタイミング信号Ｐ２がローレベルのとき、スイッチＳＷ２ａ，２ｂ，４ａ，４ｂがオンしスイッチＳＷ３ａ，３ｂがオフすることによって、センサ電圧値ＶｓをキャパシタＣ１ａ，Ｃ１ｂでサンプリングする（サンプリング期間）。
【００４４】
また、積分器４１は、サンプリングタイミング信号Ｐ１，Ｐ１ｄ，Ｐ１ｄｄがローレベル且つサンプリングタイミング信号Ｐ２がハイレベルのとき、スイッチＳＷ２ａ，２ｂ，４ａ，４ｂがオフしスイッチＳＷ３ａ，３ｂがオンすることによって、キャパシタＣ１ａ，Ｃ１ｂでサンプリングされたセンサ電圧値Ｖｓを、キャパシタＣ２ａ，Ｃ２ｂに転送する（積分期間）。なお、サンプリングタイミング信号Ｐ２の立ち上がりタイミングは、サンプリングタイミング信号Ｐ１ｄの立ち下がりタイミングｔ７，ｔ１５よりも遅ければよい。
【００４５】
したがって、制御回路３４は、サンプリングタイミング信号Ｐ１ｄｄがローレベルのときにスイッチＳＷ１をオフさせることができるので、センサ電圧値Ｖｓのサンプリング期間が終了する毎に、センサ１０に供給される電力を遮断できる。
【００４６】
また、制御回路３４は、サンプリングタイミング信号Ｐ１ｄの立ち下がりタイミングｔ７，ｔ１５でスイッチＳＷ２ａ，２ｂをオフさせた後に、サンプリングタイミング信号Ｐ１ｄｄの立ち下がりタイミングｔ８，ｔ１６でスイッチＳＷ１をオフさせている。これにより、センサ電圧値Ｖｓのサンプリング期間中にスイッチＳＷ１がオフされることによって、誤ったセンサ電圧値Ｖｓ（例えば、電源電圧ＶＤＤ）がサンプリングされることを防止できる。
【００４７】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、組み合わせ、改良、置換などを行うことができる。
【００４８】
例えば、センサ１０の抵抗ブリッジ回路に供給される電力を間欠的に小さく制限するにあたり、上述の実施例では、センサ１０の抵抗ブリッジ回路に流れる電流をスイッチＳＷ１によって小さく制限しているが、センサ１０の抵抗ブリッジ回路に印加される電圧（例えば、電源電圧ＶＤＤ）を小さく制限してもよい。
【００４９】
また、例えば、スイッチＳＷ１は、センサ信号処理回路２０の外部にあってもよく、センサ１０の内部にあってもよいし、センサ１０の外部にあってもよい。また、スイッチＳＷ１は、電源電圧ＶＤＤと接続点ｃとの間にあってもよい。
【００５０】
また、センサは、抵抗ブリッジ回路を有するものに限らず、所定の物理量を検出し、その検出値に応じたサンプリング可能な電圧信号を出力するセンサであればよい。例えば、センサ１０内の抵抗ブリッジ回路を、一つの抵抗体に置き換えてもよい。この抵抗体は、例えば、電流経路に直列に挿入される電流検出抵抗として使用される。また、センサの出力信号は、差動信号に限らず、シングルエンド信号でもよい。また、センサ１０は、センサ信号処理回路２０の内部にあってもよい。
【００５１】
また、センサの出力信号をサンプリングする離散型回路は、ＡＤコンバータに限らず、任意のセンサの出力信号をサンプリングする回路であればよい。例えば、図示のＡＤコンバータ４０の代わりに、スイッチとキャパシタとオペアンプから構成されるスイッチトキャパシタアンプでもよい。
【００５２】
また、スイッチトキャパシタや積分器の構成は図示の構成に限らず、サンプリングタイミング信号を生成する信号生成回路も任意の周知の回路を使用すればよい。
【符号の説明】
【００５３】
１，２，１００  センサ信号処理装置
１０，１１０  センサ
２０，２１，２２  センサ信号処理回路
３０，３２，３４  制御回路
３１，１３１  信号生成回路
３３  インバータ
３５  遅延回路
３６，３７  遅延部
４０  ＡＤコンバータ
４１  積分器
４３  コンパレータ
４４，１４４  ΔΣ変調器
４５  デジタルフィルタ
１６０  センサ用制御回路
【図１】
2013127438.tif 000003
【図２】
2013127438.tif 000004
【図３】
2013127438.tif 000005
【図４】
2013127438.tif 000006
【図５】
2013127438.tif 000007
【図６】
2013127438.tif 000008