(57)【要約】【課題】画質を向上させる。【解決手段】所定順序に従って電気信号を順次出力する複数の撮像素子を構成する各撮像素子のそれぞれは、カウント回路を具備する。このカウント回路は、電気信号が出力された画素の数をカウントするものである。そして、そのカウント回路は、そのカウントが所定値となった際に、所定順序に従って電気信号を順次出力する複数の撮像素子のうちの１つの撮像素子を、電気信号の出力対象とするための制御を行う。【選択図】図２
2013153368.tif 000002
【特許請求の範囲】
【請求項１】
電気信号を生成するための画素と、
前記電気信号が出力された前記画素の数をカウントして当該カウントが所定値となった際に、所定順序に従って前記電気信号を順次出力する複数の撮像素子のうちの１つの撮像素子を前記電気信号の出力対象とするための制御を行うカウント回路と
を具備する撮像素子。
【請求項２】
前記カウント回路は、前記電気信号の出力対象となる撮像素子を選択するための選択信号を受け付けた際に前記カウントを開始して当該カウントが前記所定値となった際に、前記複数の撮像素子を構成する第１撮像素子から当該撮像素子に前記電気信号の出力対象を切り替えるための出力切替信号を生成する請求項１記載の撮像素子。
【請求項３】
前記カウント回路は、前記電気信号の出力対象となる撮像素子を選択するための選択信号を受け付けた際に前記カウントを開始して当該カウントが前記所定値となった際に、前記所定順序により次の出力対象となる第２撮像素子を選択するための選択信号を前記第２撮像素子に出力する請求項１記載の撮像素子。
【請求項４】
前記所定値として、前記複数の撮像素子を構成する第１撮像素子から当該撮像素子に前記電気信号の出力対象を切り替えるための出力切替信号を生成する際に用いられる第１所定値と、前記所定順序により次の出力対象となる第２撮像素子を選択するための選択信号を前記第２撮像素子に出力する際に用いられる第２所定値と、当該撮像素子から前記第２撮像素子に前記電気信号の出力対象を切り替える際に用いられる第３所定値とが設定され、
前記カウント回路は、前記カウントの開始後に当該カウントが前記第１所定値となった際に前記出力切替信号を生成し、当該カウントが前記第２所定値となった際に前記選択信号を前記第２撮像素子に出力し、当該カウントが前記第３所定値となった際に当該撮像素子から前記第２撮像素子に前記電気信号の出力対象を切り替える
請求項１記載の撮像素子。
【請求項５】
前記カウント回路は、前記第１撮像素子から前記選択信号を受け付けた際に前記カウントを開始する請求項２記載の撮像素子。
【請求項６】
前記カウント回路は、当該撮像素子が前記所定順序により前記電気信号の最初の出力対象となる撮像素子である場合には、ＴＧ（Timing Generator）から前記選択信号を受け付けた際に前記カウントを開始する請求項２記載の撮像素子。
【請求項７】
前記画素は、ダミー画素および有効画素から構成され、
前記所定値は、前記ダミー画素の数に対応する値であり、
前記カウントの開始後に当該カウントが前記所定値となった際に前記有効画素からの前記電気信号を出力する
請求項１記載の撮像素子。
【請求項８】
外部からの指示に基づいて前記カウント回路における前記所定値を設定するシフトレジスタをさらに具備する請求項１記載の撮像素子。
【請求項９】
前記複数の撮像素子は、前記所定順序に従って一列に並べられて配置され、各撮像素子からの前記電気信号を出力する信号線が１つにまとめられている請求項１記載の撮像素子。
【請求項１０】
電気信号が出力された画素の数をカウントして当該カウントが所定値となった際に、所定順序に従って前記電気信号を順次出力する複数の撮像素子のうちの前記所定順序により次の出力対象となる第２撮像素子を前記電気信号の出力対象とするための制御を行うカウント回路を備える第１撮像素子と、
前記第１撮像素子により前記電気信号の出力対象を前記第２撮像素子とする制御が行われた際に前記カウントを開始して当該カウントが前記所定値となった際に、前記複数の撮像素子のうちの前記所定順序により次の出力対象となる第３撮像素子を前記電気信号の出力対象とするための制御を行うカウント回路を備える第２撮像素子と
を具備する撮像装置。
【請求項１１】
電気信号が出力された画素の数をカウントして当該カウントが所定値となった際に、所定順序に従って前記電気信号を順次出力する複数の撮像素子のうちの前記所定順序により次の出力対象となる第２撮像素子を前記電気信号の出力対象とするための制御を行うカウント回路を備える第１撮像素子と、前記第１撮像素子により前記電気信号の出力対象を前記第２撮像素子とする制御が行われた際に前記カウントを開始して当該カウントが前記所定値となった際に、前記複数の撮像素子のうちの前記所定順序により次の出力対象となる第３撮像素子を前記電気信号の出力対象とするための制御を行うカウント回路を備える第２撮像素子とを有する撮像部と、
前記第１撮像素子および前記第２撮像素子から出力された画像データについて出力制御または記録制御を行う制御部と
を具備する電子機器。
【請求項１２】
所定順序に従って電気信号を順次出力する複数の撮像素子を構成する第１撮像素子が、前記電気信号が出力された画素の数をカウントして当該カウントが所定値となった際に、前記複数の撮像素子のうちの前記所定順序により次の出力対象となる第２撮像素子を前記電気信号の出力対象とするための制御を行う第１制御手順と、
前記第２撮像素子が、前記第１撮像素子により前記電気信号の出力対象を前記第２撮像素子とする制御が行われた際に前記カウントを開始して当該カウントが前記所定値となった際に、前記複数の撮像素子のうちの前記所定順序により次の出力対象となる第３撮像素子を前記電気信号の出力対象とするための制御を行う第２制御手順と
を具備する撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像素子に関する。詳しくは、所定の規則に従って配置される撮像素子、これを備える撮像装置、電子機器、および、これらにおける撮像方法に関する。
【背景技術】
【０００２】
従来、被写体の情報を読み取り、この読み取られた情報を電気信号として出力する撮像装置が存在する。例えば、縮小型読み取り方式を採用する撮像装置と、密着型読み取り方式を採用する撮像装置とが存在する。
【０００３】
例えば、縮小型読み取り方式を採用する撮像装置は、レンズ系を介して縮小された被写体の情報を撮像素子により読み取るものである。これに対して、密着型読み取り方式を採用する撮像装置は、レンズ系を介さず、被写体の情報を１対１で読み取るものである。
【０００４】
例えば、密着型読み取り方式を採用する撮像装置として、一列に並べられた複数の撮像素子を択一的に順次選択し、この選択された撮像素子からの電気信号を単一配線から出力する撮像装置が存在する。例えば、３個以上の撮像素子を備え、ＴＧ（Timing Generator）からの制御信号に基づいて、各撮像素子が電気信号を順次出力する撮像装置が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２９４７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述の従来技術では、ＴＧからの制御信号に基づいて各撮像素子が電気信号を順次出力することにより、各撮像素子からの電気信号を単一配線から出力することができる。
【０００７】
このように、上述の従来技術では、撮像素子の外部に設けられているＴＧからの制御信号に基づいて、電気信号の出力対象となる撮像素子が順次切り替えられる。この場合には、撮像素子およびＴＧ間の配線抵抗および配線容量による信号遅延の影響が考えられるため、この影響を少なくし、画質を向上させることが重要である。
【０００８】
本技術はこのような状況に鑑みて生み出されたものであり、画質を向上させることを目的とする。
【課題を解決するための手段】
【０００９】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、電気信号を生成するための画素と、上記電気信号が出力された上記画素の数をカウントして当該カウントが所定値となった際に、所定順序に従って上記電気信号を順次出力する複数の撮像素子のうちの１つの撮像素子を上記電気信号の出力対象とするための制御を行うカウント回路とを具備する撮像素子およびその撮像方法である。これにより、カウントが所定値となった際に、所定順序に従って電気信号を順次出力する複数の撮像素子のうちの１つの撮像素子を、電気信号の出力対象とするための制御を行うという作用をもたらす。
【００１０】
また、この第１の側面において、上記カウント回路は、上記電気信号の出力対象となる撮像素子を選択するための選択信号を受け付けた際に上記カウントを開始して当該カウントが上記所定値となった際に、上記複数の撮像素子を構成する第１撮像素子から当該撮像素子に上記電気信号の出力対象を切り替えるための出力切替信号を生成するようにしてもよい。これにより、選択信号を受け付けた際にカウントを開始し、そのカウントが所定値となった際に、第１撮像素子から当該撮像素子に電気信号の出力対象を切り替えるための出力切替信号を生成するという作用をもたらす。
【００１１】
また、この第１の側面において、上記カウント回路は、上記電気信号の出力対象となる撮像素子を選択するための選択信号を受け付けた際に上記カウントを開始して当該カウントが上記所定値となった際に、上記所定順序により次の出力対象となる第２撮像素子を選択するための選択信号を上記第２撮像素子に出力するようにしてもよい。これにより、選択信号を受け付けた際にカウントを開始し、そのカウントが所定値となった際に、次の出力対象となる第２撮像素子を選択するための選択信号を第２撮像素子に出力するという作用をもたらす。
【００１２】
また、この第１の側面において、上記所定値として、上記複数の撮像素子を構成する第１撮像素子から当該撮像素子に上記電気信号の出力対象を切り替えるための出力切替信号を生成する際に用いられる第１所定値と、上記所定順序により次の出力対象となる第２撮像素子を選択するための選択信号を上記第２撮像素子に出力する際に用いられる第２所定値と、当該撮像素子から上記第２撮像素子に上記電気信号の出力対象を切り替える際に用いられる第３所定値とが設定され、上記カウント回路は、上記カウントの開始後に当該カウントが上記第１所定値となった際に上記出力切替信号を生成し、当該カウントが上記第２所定値となった際に上記選択信号を上記第２撮像素子に出力し、当該カウントが上記第３所定値となった際に当該撮像素子から上記第２撮像素子に上記電気信号の出力対象を切り替えるようにしてもよい。これにより、カウントの開始後にカウントが第１所定値となった際に出力切替信号を生成し、そのカウントが第２所定値となった際に選択信号を第２撮像素子に出力し、そのカウントが第３所定値となった際に当該撮像素子から第２撮像素子に電気信号の出力対象を切り替えるという作用をもたらす。
【００１３】
また、この第１の側面において、上記カウント回路は、上記第１撮像素子から上記選択信号を受け付けた際に上記カウントを開始するようにしてもよい。これにより、第１撮像素子から選択信号を受け付けた際にカウントを開始するという作用をもたらす。
【００１４】
また、この第１の側面において、上記カウント回路は、当該撮像素子が上記所定順序により上記電気信号の最初の出力対象となる撮像素子である場合には、ＴＧ（Timing Generator）から上記選択信号を受け付けた際に上記カウントを開始するようにしてもよい。これにより、撮像素子が、電気信号の最初の出力対象となる撮像素子である場合には、ＴＧから選択信号を受け付けた際にカウントを開始するという作用をもたらす。
【００１５】
また、この第１の側面において、上記画素は、ダミー画素および有効画素から構成され、上記所定値は、上記ダミー画素の数に対応する値であり、上記カウントの開始後に当該カウントが上記所定値となった際に上記有効画素からの上記電気信号を出力するようにしてもよい。これにより、カウントの開始後にそのカウントが所定値となった際に有効画素からの電気信号を出力するという作用をもたらす。
【００１６】
また、この第１の側面において、外部からの指示に基づいて上記カウント回路における上記所定値を設定するシフトレジスタをさらに具備するようにしてもよい。これにより、外部からの指示に基づいて、カウント回路における所定値を設定するという作用をもたらす。
【００１７】
また、この第１の側面において、上記複数の撮像素子を、上記所定順序に従って一列に並べられて配置させ、各撮像素子からの上記電気信号を出力する信号線を１つにまとめるようにしてもよい。これにより、所定順序に従って一列に並べられて配置されている複数の撮像素子からの電気信号を１つの信号線から出力するという作用をもたらす。
【００１８】
また、本技術の第２の側面は、電気信号が出力された画素の数をカウントして当該カウントが所定値となった際に、所定順序に従って上記電気信号を順次出力する複数の撮像素子のうちの上記所定順序により次の出力対象となる第２撮像素子を上記電気信号の出力対象とするための制御を行うカウント回路を備える第１撮像素子と、上記第１撮像素子により上記電気信号の出力対象を上記第２撮像素子とする制御が行われた際に上記カウントを開始して当該カウントが上記所定値となった際に、上記複数の撮像素子のうちの上記所定順序により次の出力対象となる第３撮像素子を上記電気信号の出力対象とするための制御を行うカウント回路を備える第２撮像素子とを具備する撮像装置およびその撮像方法である。これにより、第１撮像素子が、カウントが所定値となった際に、第２撮像素子を電気信号の出力対象とするための制御を行い、第２撮像素子が、カウントが所定値となった際に、第３撮像素子を電気信号の出力対象とするための制御を行うという作用をもたらす。
【００１９】
また、本技術の第３の側面は、電気信号が出力された画素の数をカウントして当該カウントが所定値となった際に、所定順序に従って上記電気信号を順次出力する複数の撮像素子のうちの上記所定順序により次の出力対象となる第２撮像素子を上記電気信号の出力対象とするための制御を行うカウント回路を備える第１撮像素子と、上記第１撮像素子により上記電気信号の出力対象を上記第２撮像素子とする制御が行われた際に上記カウントを開始して当該カウントが上記所定値となった際に、上記複数の撮像素子のうちの上記所定順序により次の出力対象となる第３撮像素子を上記電気信号の出力対象とするための制御を行うカウント回路を備える第２撮像素子とを有する撮像部と、上記第１撮像素子および上記第２撮像素子から出力された画像データについて出力制御または記録制御を行う制御部とを具備する電子機器およびその撮像方法である。これにより、第１撮像素子が、カウントが所定値となった際に、第２撮像素子を電気信号の出力対象とするための制御を行い、第２撮像素子が、カウントが所定値となった際に、第３撮像素子を電気信号の出力対象とするための制御を行い、第１撮像素子および第２撮像素子から出力された画像データについて出力制御または記録制御を行うという作用をもたらす。
【発明の効果】
【００２０】
本技術によれば、画質を向上させることができるという優れた効果を奏し得る。
【図面の簡単な説明】
【００２１】
【図１】本技術の第１の実施の形態における撮像装置１００の構成例を示すブロック図である。
【図２】本技術の第１の実施の形態における撮像装置１００の内部構成例を示す図である。
【図３】本技術の第１の実施の形態における撮像素子の内部構成例を示す図である。
【図４】本技術の第１の実施の形態における撮像素子のモード切替制御方法（選択制御）の一例を示す図である。
【図５】本技術の第１の実施の形態における撮像素子のモード切替制御方法（選択制御）の一例を示す図である。
【図６】本技術の基礎となる撮像装置７００の構成例を示す図である。
【図７】本技術の基礎となる撮像装置７００のタイミングチャートを示す図である。
【図８】本技術の基礎となる撮像装置７００を構成する各撮像素子から出力される電気信号の遷移例を示す図である。
【図９】本技術の基礎となる撮像装置７００を構成する各撮像素子から出力される電気信号の遷移例を示す図である。
【図１０】本技術の基礎となる撮像装置７００を構成する各撮像素子から電気信号が出力される場合におけるタイミング構成例を示す図である。
【図１１】本技術の第１の実施の形態における撮像装置１００を構成する各撮像素子から電気信号が出力される場合におけるタイミング構成例を示す図である。
【図１２】本技術の第１の実施の形態における撮像素子の動作の一例を示すフローチャートである。
【図１３】本技術の第１の実施の形態における撮像装置１００を構成する各撮像素子から出力される電気信号の遷移例を示す図である。
【発明を実施するための形態】
【００２２】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（カウント回路およびシフトレジスタを撮像素子に設ける例）
【００２３】
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の構成例を示すブロック図である。
【００２４】
撮像装置１００は、第１撮像素子（1st Chip）１１０と、第２撮像素子（2nd Chip）１２０と、第３撮像素子（3rd Chip）１３０と、第Ｎ撮像素子（N Chip）１４０とを備える。また、撮像装置１００は、ＴＧ（Timing Generator）１５０と、制御部１６０と、出力信号線１７０とを備える。ここで、撮像装置１００は、Ｎ（Ｎは、３以上）個の撮像素子（第１撮像素子１１０、第２撮像素子１２０、第３撮像素子１３０、…、第Ｎ撮像素子１４０）が所定順序に従って一列に並べられて構成され、各撮像素子からの出力配線が１つにまとめられている。なお、第Ｎ撮像素子（Ｎは、４以上）の一部については、図示を省略する。また、撮像装置１００は、各撮像素子からの出力信号を連続的に出力信号線１７０に出力することができる撮像装置である。例えば、撮像装置１００は、ＯＡ（Office Automation）機器等の読み取り装置として使用される密着型リニアセンサにより実現される。
【００２５】
ここで、密着型リニアセンサは、上述したように、被写体の情報を１対１で読み取るため、少なくとも被写体の幅以上の長さの撮像素子が必要となる。このような１本の細長状の撮像素子を形成するためには、その長さよりも大径のウェハが必要になる。しかしながら、このような大径のウェハを得ることは、非常に困難である。このため、図１に示すように構成されている密着型リニアセンサが提案されている。
【００２６】
なお、各撮像素子（第１撮像素子１１０、第２撮像素子１２０、…、第Ｎ撮像素子１４０）の構成については、図２、図３等を参照して詳細に説明する。なお、撮像素子としては、ＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）等を用いることができる。
【００２７】
ＴＧ１５０は、制御部１６０の制御に基づいて、各撮像素子（第１撮像素子１１０、第２撮像素子１２０、…、第Ｎ撮像素子１４０）を駆動させるための制御信号を生成し、各撮像素子を駆動させるものである。なお、これらの各制御信号については、図２を参照して詳細に説明する。
【００２８】
制御部１６０は、ＣＰＵ（Central Processing Unit）を備え、メモリ（図示せず）に格納されているプログラムに基づいて、撮像装置１００の各部を制御するものである。例えば、制御部１６０は、各撮像素子から出力されて画像処理部（図示せず）により各種画像処理が施された画像信号（画像データ）の出力制御（表示制御）または記録制御を行う。
【００２９】
［撮像装置の内部構成例］
図２は、本技術の第１の実施の形態における撮像装置１００の内部構成例を示す図である。
【００３０】
撮像装置１００は、図１に示すように、第１撮像素子１１０と、第２撮像素子１２０と、第Ｎ撮像素子１４０と、ＴＧ１５０とを備える。なお、これら以外の構成については、ここでの図示および説明を省略する。
【００３１】
なお、各撮像素子（第１撮像素子１１０、第２撮像素子１２０、…、第Ｎ撮像素子１４０）の各構成（センサ列、読出ゲート、水平転送レジスタ、シフトレジスタ、カウント回路等）は、略同一である。このため、以下では、各撮像素子のうちの１つの撮像素子について主に説明し、他の撮像素子についての説明の一部を省略する。
【００３２】
第１撮像素子１１０は、センサ列１１１と、読出ゲート１１２と、水平転送レジスタ１１３と、シフトレジスタ１１７と、カウント回路１１８とを備える。すなわち、各撮像素子は、シフトレジスタおよびカウント回路を備える。このように撮像素子内に設けられているシフトレジスタおよびカウント回路により、Ｎ個の撮像素子（第１撮像素子１１０、第２撮像素子１２０、…、第Ｎ撮像素子１４０）を択一的に順次選択するための制御が行われる。なお、センサ列１１１、読出ゲート１１２および水平転送レジスタ１１３については、図３を参照して詳細に説明する。また、シフトレジスタ１１７およびカウント回路１１８と、これらによる出力切替処理については、図４、図５、図１１等を参照して詳細に説明する。
【００３３】
ＴＧ１５０は、上述したように、各撮像素子（第１撮像素子１１０、第２撮像素子１２０、…、第Ｎ撮像素子１４０）を駆動させるための制御信号を生成し、各撮像素子を駆動させるものである。具体的には、ＴＧ１５０は、読み出し電圧（ＲＯＧ）と、モード切替信号（ＳＨＩＦＴ）と、水平転送レジスタ（最終段）信号（ＬＨ）と、リセットパルス信号（ＲＳ）と、水平転送レジスタ信号（Ｈ１）とを各撮像素子に入力して駆動させる。これらの各信号の信号線は、図１に示す信号線１５２に対応する。また、ＴＧ１５０は、選択信号（ＶＯＳＥＬ＿０１）を第１撮像素子１１０に入力して駆動させる。この選択信号（ＶＯＳＥＬ＿０１）の信号線は、図１に示す信号線１５１に対応する。
【００３４】
このように、選択信号（ＶＯＳＥＬ＿０１）は、第１撮像素子１１０を駆動させるための選択信号である。また、第１撮像素子１１０の次に選択対象となる第２撮像素子１２０を駆動させるための選択信号（ＶＯＳＥＬ＿０２）は、第１撮像素子１１０から出力される。この選択信号（ＶＯＳＥＬ＿０２）の信号線は、図１に示す信号線１５３に対応する。
【００３５】
同様に、第Ｍ撮像素子（０＜Ｍ＜Ｎ）の次に選択対象となる第Ｍ＋１撮像素子を駆動させるための選択信号（ＶＯＳＥＬ＿Ｍ＋１）は、第Ｍ撮像素子から出力される。この選択信号（ＶＯＳＥＬ＿Ｍ＋１）の信号線は、図１に示す信号線１５４乃至１５６に対応する。このように、選択状態となっている撮像素子から出力される選択信号（ＶＯＳＥＬ）により、次に選択対象となる撮像素子を連続的に駆動させるための制御が行われる。
【００３６】
モード切替信号（ＳＨＩＦＴ）は、高解像度モードから低解像度モードに切替えるため、シフトレジスタ１１７のビット数をずらすための制御を行うための切替信号である。
【００３７】
なお、水平転送レジスタ信号（Ｈ１）は、有効画素数と一致するクロックに相当する。ここで、水平転送レジスタ信号（Ｈ１）は各撮像素子に入力されるが、選択信号（ＶＯＳＥＬ）および出力切替信号（ＣＴ１）に基づいて、各撮像素子における水平転送レジスタ信号（Ｈ１）の立ち上がりタイミングおよび立ち下がりタイミングが制御される。すなわち、各撮像素子における水平転送レジスタ信号（Ｈ１）の有効無効が制御される。なお、選択信号（ＶＯＳＥＬ）は、直前に選択対象となっていた撮像素子（第１撮像素子１１０の場合にはＴＧ１５０）から出力される信号である。また、出力切替信号（ＣＴ１）は、選択信号（ＶＯＳＥＬ）により選択状態となった撮像素子により生成される信号である。すなわち、本技術の第１の実施の形態では、出力切替信号（ＣＴ１）は各撮像素子の内部で生成される。なお、出力切替信号（ＣＴ１）の生成タイミングについては、図１１、図１２を参照して詳細に説明する。
【００３８】
また、水平転送レジスタ（最終段）信号（ＬＨ）およびリセットパルス信号（ＲＳ）は、出力画素数と一致するクロックに相当する。
【００３９】
［撮像素子の構成例］
図３は、本技術の第１の実施の形態における撮像素子の内部構成例を示す図である。図３では、第１撮像素子１１０の内部構成例を示す。
【００４０】
第１撮像素子１１０は、センサ列１１１と、読出ゲート１１２と、水平転送レジスタ１１３と、水平転送レジスタ１１４と、電荷電圧変換部１１５と、出力回路部１１６とを備える。
【００４１】
センサ列１１１は、フォトダイオードからなる光電変換部（画素）が直線的に複数配列されているセンサ列である。
【００４２】
読出ゲート１１２は、センサ列１１１の一方側に配置される読出ゲートであり、センサ列１１１の各光電変換部により光電変換された信号電荷を読み出す。
【００４３】
水平転送レジスタ１１３は、読出ゲート１１２のセンサ列１１１とは反対側に配置される水平転送レジスタであり、読出ゲート１１２により読み出された信号電荷を出力回路部１１６側に転送する。
【００４４】
水平転送レジスタ１１４は、高解像度モードから低解像度モードに駆動モードを切り替えた際に水平転送レジスタ加算を行う最終段の水平転送レジスタである。
【００４５】
電荷電圧変換部１１５は、水平転送レジスタ１１３、１１４により水平転送された信号電荷を信号電圧に変換する電荷電圧変換部であり、変換後の信号電圧を出力回路部１１６に出力する。
【００４６】
出力回路部１１６は、電荷電圧変換部１１５により変換された信号電圧を増幅するものであり、増幅された信号電圧を出力信号線１７０に出力する。
【００４７】
ここで、第１撮像素子１１０における電気信号の流れについて説明する。第１撮像素子１１０において、入射された光量に応じてセンサ列１１１に信号電荷が蓄積される。このようにセンサ列１１１に蓄積された信号電荷が、読み出し電圧（図２に示すＲＯＧ）がＨレベルとなるタイミングで読出ゲート１１２に読み出される。続いて、選択信号（図２に示すＶＯＳＥＬ＿０１）がＨレベルとなるタイミングで水平転送レジスタ１１３により水平転送が行われ、電荷電圧変換部１１５により信号電圧に変換され、変換後の信号電圧が出力回路部１１６に出力される。そして、変換後の信号電圧が出力回路部１１６を介して出力信号線１７０に出力される。
【００４８】
［撮像素子のモード切替制御例］
図４および図５は、本技術の第１の実施の形態における撮像素子のモード切替制御方法（選択制御）の一例を示す図である。
【００４９】
図４および図５では、第１撮像素子１１０におけるシフトレジスタ１１７およびカウント回路１１８による撮像素子のモード切替の制御方法を示す。また、カウント回路１１８として、ダウンカウンタを用いる例を示す。なお、本技術の第１の実施の形態では、カウント回路１１８としてダウンカウンタを用いる例を示すが、アップカウンタを用いるようにしてもよい。
【００５０】
また、図４では、各撮像素子（第１撮像素子１１０、第２撮像素子１２０、…、第Ｎ撮像素子１４０）の画素構成について、有効画素数を４３２ピクセルとし、ダミー画素数を３６ピクセルとする例を示す。
【００５１】
シフトレジスタ１１７は、ＴＧ１５０からのモード切替信号（ＳＨＩＦＴ）に基づいて、カウント回路１１８に設定を与えるものである。また、シフトレジスタ１１７は、撮像素子１１０における駆動モードを、高解像度モードから低解像度モードに切り替えるために必要となる。
【００５２】
カウント回路１１８は、シフトレジスタ１１７による設定内容に基づいて、電気信号が出力された画素の数をカウントするカウント回路である。具体的には、カウント回路１１８は、ＴＧ１５０からの選択信号（ＶＯＳＥＬ＿０１）がＨレベルとなった際にカウントを開始する。この場合に、カウント回路１１８は、ＴＧ１５０からのリセットパルス信号（ＲＳ）に従ってカウントを行う。なお、第２撮像素子１２０のカウント回路１２８は、第１撮像素子１１０からの選択信号（ＶＯＳＥＬ＿０２）がＨレベルとなった際にカウントを開始する。この場合も同様に、カウント回路１２８は、ＴＧ１５０からのリセットパルス信号（ＲＳ）に従ってカウントを行う。また、第Ｎ撮像素子１４０のカウント回路１４８は、第（Ｎ−１）撮像素子からの選択信号（ＶＯＳＥＬ＿Ｎ）がＨレベルとなった際にカウントを開始する。この場合も同様に、カウント回路１４８は、ＴＧ１５０からのリセットパルス信号（ＲＳ）に従ってカウントを行う。
【００５３】
そして、第１撮像素子１１０に対する選択信号（ＶＯＳＥＬ＿Ｏ１）がＨレベルとなるタイミングで第１撮像素子１１０が撮像動作を開始する。同様に、第２撮像素子１２０乃至第Ｎ撮像素子１４０に対する選択信号（ＶＯＳＥＬ＿Ｏ２乃至ＶＯＳＥＬ＿Ｎ）がＨレベルとなるタイミングで、対応する各撮像素子が撮像動作を開始する。
【００５４】
ここで、有効画素数とダミー画素数の総和が４６８ピクセルであるため、シフトレジスタ１１７およびカウント回路１１８で使用するピット数は、９ビット（＝５１１数分）となる。このため、シフトレジスタ１１７には、有効画素数およびダミー画素数の総和の４６８ピクセル＝１１１０１０１００（２進数）が格納される。
【００５５】
ここで、高解像度モード（６００ｄｐｉ（dot per inch））から低解像度モード（３００ｄｐｉ）にモード切替を行う場合を想定する。この場合には、有効画素数およびダミー画素数の総和を１／２にする必要がある。すなわち、有効画素数およびダミー画素数の総和「４６８ピクセル」を１／２にすると、２３４ピクセルとなる。
【００５６】
このように、シフトレジスタ１１７を用いて、有効画素数およびダミー画素数の総和の２進数を１ビットだけ右側にずらすことにより、有効画素数およびダミー画素数の総和を１／２にすることができる。具体的には、有効画素数およびダミー画素数の総和「４６８ピクセル」の２進数「１１１０１０１００」を１ビットだけ右側にずらして、２進数「０１１１０１０１０」とする。これにより、有効画素数およびダミー画素数の総和を１／２「２３４ピクセル」とすることができる。また、さら１／２にする場合は、同様に右側に１ビットだけずらすことにより行うことができる。また、シフトレジスタ１１７のビット数をずらす制御は、ＴＧ１５０からのモード切替信号（ＳＨＩＦＴ）により行われる。
【００５７】
次に、必要な有効画素数およびダミー画素数が格納されたシフトレジスタ１１７の値をカウント回路１１８に格納する。そして、第１撮像素子１１０の選択信号（ＶＯＳＥＬ＿０１）により、駆動対象となるカウント回路１１８が選択される。ここで、第１撮像素子１１０の出力に同期するリセットパルス信号（ＲＳ）をカウンタのクロック（ＣＫ）とすると、その選択後に、カウント回路１１８によりリセットパルス信号（ＲＳ）の数だけカウントされる。
【００５８】
図５（ａ）には、カウント回路１１８におけるＮＡＮＤ回路の構成例を示す。
【００５９】
図５（ｂ）には、次の選択対象となる第２撮像素子１２０の選択信号（ＶＯＳＥＬ＿０２）をＬレベル（ロウレベル）からＨレベル（ハイレベル）に切り替える際における選択信号の遷移を示す。また、次の選択対象となる第２撮像素子１２０の出力切替信号（ＣＴ１＿０２）をＬレベルからＨレベルに切り替える際における選択信号の遷移についても同様である。
【００６０】
図５（ａ）に示すように、カウント回路１１８には、ビット構成に応じた複数のＮＡＮＤ回路が設けられている。例えば、９ビット構成の場合には、９個のＮＡＮＤ回路がカウント回路１１８に設けられる。
【００６１】
そして、リセットパルス信号（ＲＳ）の数に応じたカウンタの出力と、所望の値（例えば、２進数「０００００００００」）とを比較する。そして、カウンタの出力と、所望の値とが一致した場合には、図５（ｂ）の矢印２００に示すように、次の選択対象となる第２撮像素子１２０の選択信号（ＶＯＳＥＬ＿０２）をＬレベル（ロウレベル）からＨレベル（ハイレベル）に切り替える。
【００６２】
このように、次の選択対象となる第２撮像素子１２０の選択信号（ＶＯＳＥＬ＿０２）を切り替えることにより、撮像素子の選択制御を行うことができる。同様に、次の選択対象となる第２撮像素子１２０の出力切替信号（ＣＴ１＿０２）を切り替えることにより、撮像素子の出力切替制御を行うことができる。また、第Ｍ撮像素子が、次の選択対象となる第（Ｍ＋１）撮像素子の選択信号（ＶＯＳＥＬ＿Ｍ＋１）、出力切替信号（ＣＴ１＿Ｍ＋１）を切り替える場合についても同様に、撮像素子の選択制御、出力切替制御を行うことができる。
【００６３】
また、所望の値で任意的に出力の切り替えや水平転送レジスタの駆動開始設定等を行うことが可能である。なお、所望の値を２つとする場合には、ＮＡＮＤ回路を２つ設ける必要がある。また、所望の値を３以上とする場合には、その所望の値に応じた数（３以上）だけＮＡＮＤ回路を設ける必要がある。
【００６４】
［本技術の基礎となる撮像装置の基本構成例および基本動作例］
ここで、本技術の基礎となる撮像装置７００の基本構成および基本動作の一例について説明する。
【００６５】
［撮像装置の構成例］
図６は、本技術の基礎となる撮像装置７００の構成例を示す図である。
【００６６】
撮像装置７００は、第１撮像素子７１０と、第２撮像素子７２０と、第３撮像素子７３０と、第８撮像素子７４０と、ＴＧ７５０と、信号線７５１乃至７５６と、制御部７６０と、出力信号線７７０とを備える。
【００６７】
ここで、撮像装置７００は、８個の撮像素子（第１撮像素子７１０、第２撮像素子７２０、第３撮像素子７３０、…、第８撮像素子７４０）が一列に並べられて構成され、各撮像素子からの出力配線が１つにまとめられている撮像装置である。また、撮像装置７００は、各撮像素子からの出力信号を連続的に出力信号線７７０に出力することができる撮像装置である。撮像装置７００は、例えば、８つの撮像素子を有する密着型リニアセンサである。
【００６８】
なお、各撮像素子（第１撮像素子７１０、第２撮像素子７２０、第３撮像素子７３０、…、第８撮像素子７４０）の構成については、図２、図３等に示す撮像素子からシフトレジスタおよびカウント回路を省略した点が、撮像装置１００とは異なる。このように、撮像装置７００を構成する各撮像素子は、シフトレジスタおよびカウント回路を設けていない。このため、出力切替信号（ＣＴ１）は、ＴＧ７５０から供給される。また、直前に選択対象となっていた撮像素子からの選択信号（ＶＯＳＥＬ）と、ＴＧ７５０からの出力切替信号（ＣＴ１）とに基づいて、次の選択対象となる撮像素子に選択信号（ＶＯＳＥＬ）が出力される。なお、これらの点以外については、撮像装置１００と略同様であるため、各撮像素子（第１撮像素子７１０、第２撮像素子７２０、第３撮像素子７３０、…、第８撮像素子７４０）の構成についての詳細な説明を省略する。
【００６９】
ＴＧ７５０は、制御部７６０の制御に基づいて、各撮像素子（第１撮像素子７１０、第２撮像素子７２０、第３撮像素子７３０、…、第８撮像素子７４０）を駆動させるための制御信号を生成し、各撮像素子を駆動させるものである。
【００７０】
制御部７６０は、ＣＰＵを備え、メモリに格納されているプログラムに基づいて、撮像装置７００の各部を制御するものである。
【００７１】
［撮像装置の構成例］
図７は、本技術の基礎となる撮像装置７００のタイミングチャートを示す図である。
【００７２】
ここで、第１撮像素子７１０には、ＴＧ７５０から選択信号（ＶＯＳＥＬ＿０１）が供給される。また、各撮像素子（第２撮像素子７２０、第３撮像素子７３０、…、第８撮像素子７４０）には、直前に選択対象となっていた撮像素子から選択信号（ＶＯＳＥＬ＿Ｎ）が供給される。そして、供給された選択信号（ＶＯＳＥＬ＿Ｎ）と、ＴＧ７５０から供給された出力切替信号（ＣＴ１）とに基づいて、第Ｎ撮像素子（１≦Ｎ≦８）が電気信号を出力する。
【００７３】
具体的には、第１撮像素子７１０に対する選択信号を選択信号（ＶＯＳＥＬ＿Ｏ１）とする。この場合には、選択信号（ＶＯＳＥＬ＿Ｏ１）がＨレベル（Ｔ１）となり、出力切替信号（ＣＴ１）がＬレベルとなったタイミングで第１撮像素子７１０が電気信号を出力する。
【００７４】
同様に、第２撮像素子７２０乃至第８撮像素子７４０に対する選択信号を選択信号（ＶＯＳＥＬ＿Ｏ２乃至ＶＯＳＥＬ＿Ｏ８）とする。この場合には、供給された選択信号（ＶＯＳＥＬ＿Ｏ２乃至ＶＯＳＥＬ＿Ｏ８）がＨレベル（Ｔ２乃至Ｔ８）となり、出力切替信号（ＣＴ１）がＬレベルとなったタイミングで、対応する各撮像素子が電気信号を出力する。
【００７５】
ここで、第１撮像素子７１０における電気信号の流れについて説明する。第１撮像素子７１０において、入射された光量に応じてセンサ列（図３に示すセンサ列１１１に相当）に信号電荷が蓄積される。このようにセンサ列に蓄積された信号電荷が、読み出し電圧ＲＯＧがＨレベルとなるタイミングで読出ゲート（図３に示す読出ゲート１１２に相当）に読み出される。続いて、選択信号（ＶＯＳＥＬ＿０１）がＨレベルとなるタイミングで水平転送レジスタ（図３に示す水平転送レジスタ１１３に相当）により水平転送が行われ、電荷電圧変換部（図３に示す電荷電圧変換部１１５に相当）により信号電圧に変換される。続いて、変換後の信号電圧が出力回路部（図３に示す出力回路部１１６に相当）に出力される。そして、変換後の信号電圧が出力回路部を介して出力信号線７７０に出力される。また、他の撮像素子における電気信号の流れについても同様である。
【００７６】
このように、図７に示す切り替えタイミングにより、各撮像素子から電気信号が出力される。この電気信号の出力例を図８および図９に示す。
【００７７】
［電気信号の出力例］
図８および図９は、本技術の基礎となる撮像装置７００を構成する各撮像素子から出力される電気信号の遷移例を示す図である。
【００７８】
図８では、第１撮像素子７１０および第２撮像素子７２０の切り替えを行った際における電気信号の遷移例を示す。具体的には、第１撮像素子７１０から出力される電気信号の遷移を太線８０１で示し、第２撮像素子７２０から出力される電気信号の遷移を点線８０２で示す。また、第１撮像素子７１０における出力切替信号ＣＴ１の遷移を実線８０３で示す。ここで、出力切替信号ＣＴ１は、撮像素子のカウントを意味する信号であり、上述したように、水平転送レジスタ信号（Ｈ１）の立ち上がりタイミングおよび立ち下がりタイミングを制御するための信号である。
【００７９】
また、図８では、その切替時における第１撮像素子７１０および第２撮像素子７２０から出力される電気信号の遷移を点線の楕円８０４で囲んで示し、その切替時を矢印８０５で示す。また、仕様駆動周波数を変更した場合における電気信号の遷移例を図９に示す。
【００８０】
図９（ａ）には、仕様駆動周波数を低くした場合における電気信号の遷移例を示す。図９（ｂ）には、仕様駆動周波数を中程度とした場合における電気信号の遷移例を示す。図９（ｃ）には、仕様駆動周波数を高くした場合における電気信号の遷移例を示す。なお、図８および図９に示す各山は、１つの画素に対応する。
【００８１】
ここで、撮像素子の切り替えを行った際には、図９（ａ）乃至（ｃ）のように、撮像素子からの出力にカップリングノイズが発生する。例えば、撮像装置７００のサンプリング位置として、２つのポイント（サンプリング位置８１１乃至８１６）を使用する場合を想定する。この場合において、周波数が高い場合には、例えば、図９（ｃ）に示すように、サンプリング位置８１５、８１６にカップリングノイズが発生する。このカップリングノイズによる撮像装置７００の画質に与える影響を軽減することが重要である。
【００８２】
また、カップリングノイズが仕様駆動周波数によって位置が変わる理由として、次の２点が影響している。
（１）撮像装置のセットの配線方法
上述したように、本技術の基礎となる撮像装置７００では、撮像素子の外部に設けられているＴＧ７５０から供給される出力切替信号ＣＴ１を用いて各撮像素子の出力切替制御を行っている。ここで、撮像素子およびＴＧ７５０間には、配線抵抗および配線容量がある。このため、一定の遅延量が発生しているため、仕様駆動周波数が変わると、カップリングノイズの位置が変わる。
（２）撮像素子内の回路遅延
ＴＧ７５０から供給される出力切替信号ＣＴ１は、撮像素子の内部回路を経由して、出力切替制御に用いられるが、各回路の遅延量が一定であるため、仕様駆動周波数が変わると、カップリングノイズの位置が変わる。
【００８３】
特に仕様駆動周波数が高い条件において、サンプリング位置の範囲が狭くなるため、カップリングノイズの影響が強くなる。このため、撮像装置のセットの仕様駆動周波数によって撮像素子の出力切替タイミングの変更によるＴＧの修正や、撮像装置のセットの配線変更等により、設計開発の効率の低下および設計費用が上がることも想定される。
【００８４】
［タイミング構成例］
図１０は、本技術の基礎となる撮像装置７００を構成する各撮像素子から電気信号が出力される場合におけるタイミング構成例を示す図である。なお、図１０および図１１では、各信号を表す符号（ＶＯＳＥＬ＿Ｎ、ＣＴ１＿Ｎ等）の下に、各信号がどこで生成されたかを表す文字を付す。例えば、撮像素子の内部において生成される信号には、（内部）を付し、撮像素子の外部（例えば、ＴＧ）において生成される信号には、（外部）を付す。
【００８５】
８個の撮像素子において、ＴＧ７５０からの出力切替信号（ＣＴ１）がＨレベルとなり、選択信号（ＶＯＳＥＬ＿Ｎ）がＨレベルになると、第Ｎ撮像素子が選択され、この選択と同時にＨ１＿Ｎの駆動が開始される（Ｔａ）。なお、図１０および図１１では、Ｈ１の駆動期間（Ｈ１が有効となっている期間）を、内部に対角線を付した矩形で示す。
【００８６】
続いて、ＴＧ７５０からの出力切替信号（ＣＴ１）がＬレベルになるまでの間、ダミー画素「３６ピクセル」のＨ１が駆動し、第（Ｎ−１）撮像素子の電気信号が出力される（Ｔｂ）。そして、出力切替信号（ＣＴ１）がＬレベルになると、第Ｎ撮像素子の撮像素子の電気信号が出力される（Ｔｃ）。
【００８７】
続いて、出力切替信号（ＣＴ１）がＨレベルとなり、選択信号（ＶＯＳＥＬ＿Ｎ＋１）がＨレベルになると、第（Ｎ＋１）撮像素子が選択され、この選択と同時にＨ１＿Ｎ＋１の駆動が開始される（Ｔｄ）。続いて、ＴＧ７５０からの出力切替信号（ＣＴ１）がＬレベルになるまでの間、ダミー画素「３６ピクセル」のＨ１＿Ｎ＋１が駆動し、第Ｎ撮像素子の電気信号が出力される（Ｔｅ）。そして、出力切替信号（ＣＴ１）がＬレベルになると、第（Ｎ＋１）撮像素子の撮像素子の電気信号が出力される（Ｔｆ）
【００８８】
［タイミング構成例］
図１１は、本技術の第１の実施の形態における撮像装置１００を構成する各撮像素子から電気信号が出力される場合におけるタイミング構成例を示す図である。図１１に示す例では、カウント回路における所望の値として、「４３２」と「３６」と「０」を設定する例を示す。この場合には、ＮＡＮＤ回路を３つ設ける必要がある。また、図１１乃至図１３では、所定順序で連続する２つの撮像素子を、第Ｎ撮像素子および第（Ｎ＋１）撮像素子と称して説明する。
【００８９】
第（Ｎ−１）撮像素子（第１撮像素子１１０の場合にはＴＧ１５０）からの選択信号（ＶＯＳＥＬ＿Ｎ）がＨレベルになると、第Ｎ撮像素子が選択され、この選択と同時にＨ１＿Ｎの駆動が開始される（Ｔｇ）。このタイミングで第Ｎ撮像素子のカウント回路のカウントが開始され、ダミー画素３６ピクセルのＨ１＿Ｎが駆動する（Ｔｈ）。
【００９０】
続いて、第Ｎ撮像素子のカウント回路の出力が４３２（すなわち、３６回カウント）になると、第Ｎ撮像素子のカウント回路が出力切替信号（ＣＴ１＿Ｎ）をＨレベルとし、第Ｎ撮像素子の電気信号が出力される。このように、本技術の第１の実施の形態では、撮像素子の出力切替を行うための出力切替信号ＣＴ１を、カウント回路を用いて撮像素子の内部で生成する。また、これ以降、第Ｎ撮像素子の電気信号が出力される。
【００９１】
続いて、第Ｎ撮像素子のカウント回路の出力が３６（すなわち、４３２回カウント）になると、第Ｎ撮像素子のカウント回路が、第（Ｎ＋１）撮像素子への選択信号（ＶＯＳＥＬ＿Ｎ＋１）をＨレベルとする（Ｔｉ）。このように、選択信号（ＶＯＳＥＬ＿Ｎ＋１）をＨレベルとすると、第（Ｎ＋１）撮像素子が選択され、この選択と同時にＨ１＿Ｎ＋１の駆動が開始される（Ｔｉ）。このタイミングで第（Ｎ＋１）撮像素子のカウント回路のカウントが開始され、ダミー画素３６ピクセルのＨ１が駆動する（Ｔｊ）。
【００９２】
続いて、第Ｎ撮像素子のカウント回路の出力が０（すなわち、４６８回カウント）になると、第Ｎ撮像素子のカウント回路が出力切替信号（ＣＴ１＿Ｎ）をＬレベルとし、選択信号（ＶＯＳＥＬ＿Ｎ）をＬレベルとする（Ｔｋ）。また、Ｈ１＿Ｎの駆動が停止される（Ｔｋ）。このように、第Ｎ撮像素子は、カウント回路の出力が０（すなわち、４６８回カウント）になると、ＣＴ１＿ＮをＬレベルとし、選択信号（ＶＯＳＥＬ＿Ｎ）をＬレベルとする。
【００９３】
また、第（Ｎ＋１）撮像素子のカウント回路の出力が４３２（すなわち、３６回カウント）になると、第（Ｎ＋１）撮像素子のカウント回路が出力切替信号（ＣＴ１＿Ｎ＋１）をＨレベルとし、第（Ｎ＋１）撮像素子の電気信号が出力される。また、これ以降、第（Ｎ＋１）撮像素子の電気信号が出力される。
【００９４】
［撮像素子の動作例］
図１２は、本技術の第１の実施の形態における撮像素子の動作の一例を示すフローチャートである。
【００９５】
第（Ｎ−１）撮像素子（第１撮像素子１１０の場合にはＴＧ１５０）からの選択信号（ＶＯＳＥＬ＿Ｎ）がＨレベルになると（ステップＳ９０１）、第Ｎ撮像素子が選択され、この選択と同時にＨ１＿Ｎの駆動が開始される（ステップＳ９０２）。このタイミングで第Ｎ撮像素子のカウント回路のカウントが開始され、ダミー画素３６ピクセルのＨ１＿Ｎが駆動する（ステップＳ９０３）。
【００９６】
続いて、第Ｎ撮像素子のカウント回路の出力が４３２（すなわち、３６回カウント）になると（ステップＳ９０４）、第Ｎ撮像素子のカウント回路が出力切替信号（ＣＴ１＿Ｎ）をＨレベルとし、第Ｎ撮像素子の電気信号が出力される（ステップＳ９０５）。また、これ以降、第Ｎ撮像素子の電気信号が出力される。
【００９７】
続いて、第Ｎ撮像素子のカウント回路の出力が３６（すなわち、４３２回カウント）になると（ステップＳ９０６）、第Ｎ撮像素子のカウント回路が、第（Ｎ＋１）撮像素子への選択信号（ＶＯＳＥＬ＿Ｎ＋１）をＨレベルとする（ステップＳ９０７）。このように、選択信号（ＶＯＳＥＬ＿Ｎ＋１）をＨレベルとすると、第（Ｎ＋１）撮像素子が選択され、この選択と同時にＨ１＿Ｎ＋１の駆動が開始される。また、このタイミングで第（Ｎ＋１）撮像素子のカウント回路のカウントが開始され、ダミー画素３６ピクセルのＨ１が駆動する。
【００９８】
続いて、第Ｎ撮像素子のカウント回路の出力が０（すなわち、４６８回カウント）になると（ステップＳ９０８）、第Ｎ撮像素子のカウント回路が出力切替信号（ＣＴ１＿Ｎ）をＬレベルとする（ステップＳ９０９）。続いて、第Ｎ撮像素子のカウント回路が選択信号（ＶＯＳＥＬ＿Ｎ）をＬレベルとする（ステップＳ９１０）。また、第Ｎ撮像素子のＨ１＿Ｎの駆動が停止される（ステップＳ９１１）。なお、ステップＳ９０１乃至Ｓ９１１は、特許請求の範囲に記載の第１制御手順、第２制御手順の一例である。
【００９９】
このように、カウント回路は、電気信号を生成するための画素を備え、電気信号が出力された画素の数をカウントする。そして、カウント回路は、カウントが所定値となった際に、所定順序に従って電気信号を順次出力する複数の撮像素子のうちの１つの撮像素子（例えば、そのカウント回路を備える撮像素子、次の撮像素子）を電気信号の出力対象とするための制御を行う。
【０１００】
ここで、例えば、１つの撮像素子（本撮像素子）を基準とする場合に、所定順序により直前となる撮像素子を第１撮像素子とし、所定順序により次の出力対象となる撮像素子を第２撮像素子とする。また、カウント回路は、電気信号の出力対象となる撮像素子を選択するための選択信号（ＶＯＳＥＬ）を受け付けた際にカウントを開始する（ステップＳ９０１乃至Ｓ９０３）。この場合に、カウント回路は、第１撮像素子から選択信号を受け付けた際にカウントを開始する。ただし、本撮像素子が、所定順序により電気信号の最初の出力対象となる撮像素子である場合には、ＴＧから選択信号を受け付けた際にカウントを開始する。そして、カウント回路は、カウントが所定値（例えば、３６）となった際に、第１撮像素子から本撮像素子に電気信号の出力対象を切り替えるための出力切替信号（ＣＴ１）を生成する（ステップＳ９０４、Ｓ９０５）。
【０１０１】
また、カウント回路は、カウントが所定値（例えば、４３２）となった際に、第２撮像素子を選択するための選択信号を第２撮像素子に出力する（ステップＳ９０６、Ｓ９０７）。
【０１０２】
このように、所定値として、例えば、第１所定値（例えば、３６）と、第２所定値（例えば、４３２）と、第３所定値（例えば、４６８）とが設定される。ここで、第１所定値（例えば、３６）は、第１撮像素子から本撮像素子に電気信号の出力対象を切り替えるための出力切替信号（ＣＴ１）を生成する際に用いられる値である。また、第２所定値（例えば、４３２）は、第２撮像素子を選択するための選択信号（ＶＯＳＥＬ）を第２撮像素子に出力する際に用いられる値である。また、第３所定値（例えば、４６８）は、本撮像素子から第２撮像素子に電気信号の出力対象を切り替える際に用いられる値である。このように設定されている場合に、カウント回路は、カウントの開始後にカウントが第１所定値（例えば、３６）となった際に出力切替信号（ＣＴ１）を生成する（ステップＳ９０４、Ｓ９０５）。また、カウント回路は、カウントの開始後にカウントが第２所定値（例えば、４３２）となった際に選択信号（ＶＯＳＥＬ）を第２撮像素子に出力する（ステップＳ９０６、Ｓ９０７）。また、カウント回路は、カウントの開始後にカウントが第３所定値（例えば、４６８）となった際に本撮像素子から第２撮像素子に電気信号の出力対象を切り替える（ステップＳ９０８乃至Ｓ９１１）。すなわち、本撮像素子の出力切替信号（ＣＴ１）をＬレベルとし、本撮像素子の選択信号（ＶＯＳＥＬ）をＬレベルとし、本撮像素子のＨ１の駆動が停止される（ステップＳ９０９乃至Ｓ９１１）。
【０１０３】
また、各撮像素子は、カウントの開始後に、カウントがダミー画素の数に対応する値（所定値）となった際に有効画素からの電気信号を出力する。また、各撮像素子は、ＴＧからの指示に基づいてカウント回路における所定値を設定するシフトレジスタを具備する。
【０１０４】
［電気信号の出力例］
図１３は、本技術の第１の実施の形態における撮像装置１００を構成する各撮像素子から出力される電気信号の遷移例を示す図である。
【０１０５】
図１３では、第Ｎ撮像素子および第（Ｎ＋１）撮像素子の出力切替を行った際における電気信号の遷移例を示す。また、ＲＳ信号のフィードスルーを、点線の円４０１、４０２、矢印４０３で示す。
【０１０６】
図１３に示すように、撮像素子の出力と同期するＲＳ信号で撮像素子の出力切替タイミングを制御することができるため、撮像素子の出力切替時に発生するカップリングノイズをＲＳ信号のフィードスルー内で納めることができる。
【０１０７】
ここで、例えば、従来の密着型リニアセンサでは、駆動タイミングにより、撮像素子間の出力切替ポイントでカップリングノイズが発生し、撮像装置のサンプリングポイントの設定に影響を与えることがあった。例えば、撮像素子が使用される撮像装置が多岐に存在する場合、撮像装置のセットによって駆動周波数および配線による信号遅延量が異なったり、撮像素子の選択制御が様々であったりするため、理想の撮像素子の出力切替ポイントからずれてしまうことが考えられる。このため、ＴＧを調整する必要があった。特に、出力切替を制御する外部パルスが撮像素子内部の制御部へ入力されるまでに一定の遅延が発生してしまい、セット駆動における周波数変動時にサンプリングポイントにノイズが乗ってしまうおそれがある。
【０１０８】
そこで、本技術の第１の実施の形態では、そのような周波数影響を無くすために、出力切替制御を外部入力ではなく、撮像素子内部に搭載するカウント回路を用いて行う。このため、サンプリング位置に影響がでないポイントでの出力切替を実現することができる。すなわち、撮像素子の外部に設けられているＴＧからの出力切替信号ＣＴ１に基づく制御ではなく、撮像素子の内部で生成された出力切替信号ＣＴ１を用いて出力切替の制御を行うことができる。
【０１０９】
また、撮像素子の出力切替を行う出力切替信号ＣＴ１を、カウント回路を用いて撮像素子の内部で生成することができるため、撮像装置のセットによる撮像素子およびＴＧ間の配線抵抗および配線容量による信号遅延の影響を軽減することができる。このため、仕様駆動周波数によるカップリングノイズの変動が小さくなり、撮像装置のサンプリング位置が受ける影響が軽減されるため、品質の向上につながる。
【０１１０】
また、撮像素子の出力と同期するＲＳ信号で撮像素子の出力切替タイミングを制御することができるため、撮像素子の出力切替時に発生するカップリングノイズをＲＳ信号のフィードスルー内で納めることができる。このため、撮像装置のサンプリング位置に与える影響を軽減することができ、品質を向上させることができる。
【０１１１】
また、撮像素子の出力切替を行う出力切替信号ＣＴ１を、カウント回路を用いて撮像素子の内部で生成することができるため、仕様駆動周波数によるカップリングノイズの変動を軽減することができる。また、撮像装置のセットによって異なる仕様駆動周波数に対して、新たに撮像素子の出力切替タイミングを変える必要が無いため、ＴＧの修正や撮像装置のセットの配線変更の必要がない。このため、設計開発の効率が上がり、設計費用を削減することができる。
【０１１２】
なお、本技術の実施の形態では、複数の撮像素子を備える撮像装置１００を例にして説明したが、密着型リニアセンサ等の電子機器（例えば、撮像装置１００を備える電子機器）に本技術の実施の形態を適用することができる。例えば、各撮像素子から出力されて画像処理部（図示せず）により各種画像処理が施された画像信号（画像データ）について出力制御（例えば、表示制御、送信制御）または記録制御を行う電子機器に本技術の実施の形態を適用することができる。なお、各撮像素子は、特許請求の範囲に記載の撮像部の一例である。また、撮像装置１００は、特許請求の範囲に記載の電子機器の一例である。
【０１１３】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１１４】
なお、本技術は以下のような構成もとることができる。
（１）  電気信号を生成するための画素と、
前記電気信号が出力された前記画素の数をカウントして当該カウントが所定値となった際に、所定順序に従って前記電気信号を順次出力する複数の撮像素子のうちの１つの撮像素子を前記電気信号の出力対象とするための制御を行うカウント回路と
を具備する撮像素子。
（２）  前記カウント回路は、前記電気信号の出力対象となる撮像素子を選択するための選択信号を受け付けた際に前記カウントを開始して当該カウントが前記所定値となった際に、前記複数の撮像素子を構成する第１撮像素子から当該撮像素子に前記電気信号の出力対象を切り替えるための出力切替信号を生成する前記（１）に記載の撮像素子。
（３）  前記カウント回路は、前記電気信号の出力対象となる撮像素子を選択するための選択信号を受け付けた際に前記カウントを開始して当該カウントが前記所定値となった際に、前記所定順序により次の出力対象となる第２撮像素子を選択するための選択信号を前記第２撮像素子に出力する前記（１）に記載の撮像素子。
（４）  前記所定値として、前記複数の撮像素子を構成する第１撮像素子から当該撮像素子に前記電気信号の出力対象を切り替えるための出力切替信号を生成する際に用いられる第１所定値と、前記所定順序により次の出力対象となる第２撮像素子を選択するための選択信号を前記第２撮像素子に出力する際に用いられる第２所定値と、当該撮像素子から前記第２撮像素子に前記電気信号の出力対象を切り替える際に用いられる第３所定値とが設定され、
前記カウント回路は、前記カウントの開始後に当該カウントが前記第１所定値となった際に前記出力切替信号を生成し、当該カウントが前記第２所定値となった際に前記選択信号を前記第２撮像素子に出力し、当該カウントが前記第３所定値となった際に当該撮像素子から前記第２撮像素子に前記電気信号の出力対象を切り替える
前記（１）に記載の撮像素子。
（５）  前記カウント回路は、前記第１撮像素子から前記選択信号を受け付けた際に前記カウントを開始する前記（２）または（４）に記載の撮像素子。
（６）  前記カウント回路は、当該撮像素子が前記所定順序により前記電気信号の最初の出力対象となる撮像素子である場合には、ＴＧ（Timing Generator）から前記選択信号を受け付けた際に前記カウントを開始する前記（２）または（４）に記載の撮像素子。
（７）  前記画素は、ダミー画素および有効画素から構成され、
前記所定値は、前記ダミー画素の数に対応する値であり、
前記カウントの開始後に当該カウントが前記所定値となった際に前記有効画素からの前記電気信号を出力する
前記（１）から（６）のいずれかに記載の撮像素子。
（８）  外部からの指示に基づいて前記カウント回路における前記所定値を設定するシフトレジスタをさらに具備する前記（１）から（７）のいずれかに記載の撮像素子。
（９）  前記複数の撮像素子は、前記所定順序に従って一列に並べられて配置され、各撮像素子からの前記電気信号を出力する信号線が１つにまとめられている前記（１）から（８）のいずれかに記載の撮像素子。
（１０）  電気信号が出力された画素の数をカウントして当該カウントが所定値となった際に、所定順序に従って前記電気信号を順次出力する複数の撮像素子のうちの前記所定順序により次の出力対象となる第２撮像素子を前記電気信号の出力対象とするための制御を行うカウント回路を備える第１撮像素子と、
前記第１撮像素子により前記電気信号の出力対象を前記第２撮像素子とする制御が行われた際に前記カウントを開始して当該カウントが前記所定値となった際に、前記複数の撮像素子のうちの前記所定順序により次の出力対象となる第３撮像素子を前記電気信号の出力対象とするための制御を行うカウント回路を備える第２撮像素子と
を具備する撮像装置。
（１１）  電気信号が出力された画素の数をカウントして当該カウントが所定値となった際に、所定順序に従って前記電気信号を順次出力する複数の撮像素子のうちの前記所定順序により次の出力対象となる第２撮像素子を前記電気信号の出力対象とするための制御を行うカウント回路を備える第１撮像素子と、前記第１撮像素子により前記電気信号の出力対象を前記第２撮像素子とする制御が行われた際に前記カウントを開始して当該カウントが前記所定値となった際に、前記複数の撮像素子のうちの前記所定順序により次の出力対象となる第３撮像素子を前記電気信号の出力対象とするための制御を行うカウント回路を備える第２撮像素子とを有する撮像部と、
前記第１撮像素子および前記第２撮像素子から出力された画像データについて出力制御または記録制御を行う制御部と
を具備する電子機器。
（１２）  所定順序に従って電気信号を順次出力する複数の撮像素子を構成する第１撮像素子が、前記電気信号が出力された画素の数をカウントして当該カウントが所定値となった際に、前記複数の撮像素子のうちの前記所定順序により次の出力対象となる第２撮像素子を前記電気信号の出力対象とするための制御を行う第１制御手順と、
前記第２撮像素子が、前記第１撮像素子により前記電気信号の出力対象を前記第２撮像素子とする制御が行われた際に前記カウントを開始して当該カウントが前記所定値となった際に、前記複数の撮像素子のうちの前記所定順序により次の出力対象となる第３撮像素子を前記電気信号の出力対象とするための制御を行う第２制御手順と
を具備する撮像方法。
【符号の説明】
【０１１５】
１００  撮像装置
１１０  第１撮像素子
１１１  センサ列
１１２  読出ゲート
１１３  水平転送レジスタ
１１４  水平転送レジスタ
１１５  電荷電圧変換部
１１６  出力回路部
１１７、１２７、１４７  シフトレジスタ
１１８、１２８、１４８  カウント回路
１２０  第２撮像素子
１３０  第３撮像素子
１４０  第Ｎ撮像素子
１５１、１５２、１５３  信号線
１６０  制御部
１７０  出力信号線
【図１】
2013153368.tif 000003
【図２】
2013153368.tif 000004
【図３】
2013153368.tif 000005
【図４】
2013153368.tif 000006
【図５】
2013153368.tif 000007
【図６】
2013153368.tif 000008
【図７】
2013153368.tif 000009
【図８】
2013153368.tif 000010
【図９】
2013153368.tif 000011
【図１０】
2013153368.tif 000012
【図１１】
2013153368.tif 000013
【図１２】
2013153368.tif 000014
【図１３】
2013153368.tif 000015