(57)【要約】【課題】シェーディングやムラの少ない表示装置を提供する。【解決手段】表示装置は、（Ａ）走査回路１０１、（Ｂ）映像信号出力回路１０２、（Ｃ）電流供給部１００、（Ｄ）電流供給部１００に接続され、第１の方向に延びるＭ本の電流供給線ＣＳＬ、（Ｅ）走査回路１０に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、（Ｆ）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、（Ｇ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが、発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えた発光素子１を備えており、各走査線ＳＣＬと走査回路１０１との間に容量負荷部１０１Ａが設けられている。【選択図】  図１
2013044891.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）走査回路、
（Ｂ）映像信号出力回路、
（Ｃ）電流供給部、
（Ｄ）電流供給部に接続され、第１の方向に延びるＭ本の電流供給線、
（Ｅ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（Ｆ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（Ｇ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子、
を備えており、
各発光素子を構成する駆動回路は、電流供給線、走査線及びデータ線に接続されており、
各走査線と走査回路との間に容量負荷部が設けられている表示装置。
【請求項２】
更に、各データ線の終端部に第２の容量負荷部が設けられている請求項１に記載の表示装置。
【請求項３】
走査回路から容量負荷部及び走査線を経由して、第２の方向の中央部であって、第１の方向の中央部に位置する発光素子に入力する走査信号のパルス幅をＰＷ1-C、第２の方向の中央部であって、走査回路に隣接した発光素子に入力する走査信号のパルス幅をＰＷ1-Eとしたとき、
０．９５≦ＰＷ1-E／ＰＷ1-C＜１
である請求項１に記載の表示装置。
【請求項４】
容量負荷部はトランジスタから成り、
容量負荷部の容量は、該トランジスタのゲート容量から構成されている請求項１に記載の表示装置。
【請求項５】
容量負荷部は、２つの電極と、２つの電極に挟まれた誘電体層から成り、
一方の電極は走査線から構成されている請求項１に記載の表示装置。
【請求項６】
容量負荷部における容量は、
第２の方向の中央部であって、第１の方向の中央部に位置する発光素子の輝度と、第２の方向の中央部であって、走査回路に隣接した発光素子の輝度との間の輝度差、及び、輝度差の所望値、並びに、
１つの発光素子当たりの走査線の寄生容量、
に基づき決定される請求項１に記載の表示装置。
【請求項７】
容量負荷部における容量は、１つの発光素子当たりの走査線の寄生容量の５倍乃至２００倍である請求項１に記載の表示装置。
【請求項８】
駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
請求項１に記載の表示装置。
【請求項９】
（Ａ）走査回路、
（Ｂ）映像信号出力回路、
（Ｃ）電流供給部、
（Ｄ）電流供給部に接続され、第１の方向に延びるＭ本の電流供給線、
（Ｅ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（Ｆ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（Ｇ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子、
を備えており、
各発光素子を構成する駆動回路は、電流供給線、走査線及びデータ線に接続されており、
各データ線の終端部に容量負荷部が設けられている表示装置。
【請求項１０】
走査回路から走査線を経由して、データ線の終端部であって、走査回路に隣接して位置する発光素子に入力する走査信号のパルス幅をＰＷ2-E、データ線の中央部であって、走査回路に隣接して位置する発光素子に入力する走査信号のパルス幅をＰＷ2-Cとしたとき、
０．９５≦ＰＷ2-E／ＰＷ2-C＜１
である請求項９に記載の表示装置。
【請求項１１】
容量負荷部はトランジスタから成り、
容量負荷部の容量は、該トランジスタのゲート容量から構成されている請求項９に記載の表示装置。
【請求項１２】
容量負荷部は、２つの電極と、２つの電極に挟まれた誘電体層から成り、
一方の電極はデータ線から構成されている請求項９に記載の表示装置。
【請求項１３】
容量負荷部における容量は、
データ線の中央部であって、走査回路に隣接して位置する発光素子の輝度と、データ線の終端部であって、走査回路に隣接して位置する発光素子との間の輝度差、及び、輝度差の所望値、並びに、
終端部に位置する１つの発光素子における走査線とデータ線との間の寄生容量、
に基づき決定される請求項９に記載の表示装置。
【請求項１４】
容量負荷部における容量は、１つの発光素子当たりの走査線とデータ線との間の寄生容量の５倍乃至１０倍である請求項９に記載の表示装置。
【請求項１５】
駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
請求項９に記載の表示装置。
【請求項１６】
請求項１乃至請求項１５のいずれか１項に記載の表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置及び電子機器に関する。
【背景技術】
【０００２】
近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス素子（以下、単に、『有機ＥＬ素子』と略称する場合がある）を用いた有機エレクトロルミネッセンス表示装置（以下、単に、『有機ＥＬ表示装置』と略称する場合がある）が注目されている。有機ＥＬ表示装置は、自発光型であり、消費電力が低いという特性を有しており、また、高精細度の高速ビデオ信号に対しても十分な応答性を有するものと考えられており、実用化に向けての開発、商品化が鋭意進められている。
【０００３】
有機ＥＬ表示装置は、発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えた発光素子１を、複数、有する。例えば、２つのトランジスタと１つの容量部から構成された駆動回路を備えた発光素子１の等価回路図を図２８に示し、表示装置を構成する回路の概念図を図２９に示す（例えば、特開２００７−３１０３１１参照）。ここで、駆動回路は、
ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタＴDrv、
ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタＴSig、並びに、
容量部Ｃ1、
から構成されている。尚、符号ＣELは、発光部Ｃ1の寄生容量を示す。
【０００４】
ここで、駆動トランジスタＴDrvにおいて、
一方のソース／ドレイン領域は、電流供給線ＣＳＬに接続されており、
他方のソース／ドレイン領域は、発光部ＥＬＰに接続され、且つ、容量部Ｃ1の一端に接続されており、第２ノードＮＤ2を構成し、
ゲート電極は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ1の他端に接続されており、第１ノードＮＤ1を構成する。
【０００５】
一方、映像信号書込みトランジスタＴSigにおいて、
一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
ゲート電極は、走査線ＳＣＬに接続されている。
【０００６】
また、表示装置は、
（ａ）電流供給部１００、
（ｂ）走査回路１０１、
（ｃ）映像信号出力回路１０２、
（ｄ）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された発光素子１、
（ｅ）電流供給部１００に接続され、第１の方向に延びるＭ本の電流供給線ＣＳＬ、
（ｆ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、並びに、
（ｇ）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、
を備えている。尚、図２９においては、３×３個の発光素子１を図示しているが、これは、あくまでも例示に過ぎない。走査回路１０１は走査線ＳＣＬの両端に配されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−３１０３１１
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このような駆動回路の駆動方法については実施例において詳細に説明するが、第１の方向のどこに発光素子１が位置するかに依存して、走査回路１０１から送出され、走査線ＳＣＬを介して映像信号書込みトランジスタＴSigのゲート電極に到達する走査信号に、変化が生じる（図２６の（Ｂ）を参照）。この変化は、走査線ＳＣＬの配線容量や配線抵抗に起因している。そして、走査信号に変化が生じると、発光部における輝度に差異が生じる。具体的には、表示装置の中央部に位置する発光素子（図２６の（Ａ）及び（Ｂ）においては、『画素中央』で示す）にあっては、走査回路１０１に隣接して位置し、あるいは又、走査回路１０１の近傍に位置する発光素子（図２６の（Ａ）及び（Ｂ）においては、『画素端』で示す）よりも、走査線ＳＣＬの配線容量や配線抵抗がより大きいが故に、走査信号のパルス形状が変化し（即ち、発光素子間での走査信号のパルス幅の差が大きくなり）、後述する移動度補正の効果（効き具合）が変わるため、輝度が高くなる（図３０の（Ａ）の模式図を参照）。
【０００９】
また、第２の方向のどこに発光素子１が位置するかに依存しても、走査回路１０１から送出され、走査線ＳＣＬを介して映像信号書込みトランジスタＴSigのゲート電極に到達する走査信号に、変化が生じる。この変化は、走査線ＳＣＬとデータ線ＤＴＬとによって形成される寄生容量が、データ線ＤＴＬの終端部及びその近傍に位置する発光素子１と、それ以外の領域に位置する発光素子１とで異なることに起因している。データ線ＤＴＬの終端部及びその近傍に位置する発光素子、特に、走査回路に隣接して位置し、且つ、データ線ＤＴＬの終端部及びその近傍に位置する発光素子にあっては、それ以外の領域に位置する発光素子と比較して、走査線ＳＣＬとデータ線ＤＴＬとによって形成される寄生容量が小さいが故に、走査信号のパルス形状が変化し（即ち、発光素子間での走査信号のパルス幅の差が大きくなり）、後述する移動度補正の効果（効き具合）が変わるため、大きな輝度低下が生じる（図３０の（Ｂ）の模式図を参照）。
【００１０】
従って、本開示の第１の目的は、表示装置の中央部に位置する発光素子と走査回路に隣接して位置する発光素子との間における輝度差を少なくし得る構成、構造を有する表示装置、及び、係る表示装置を備えた電子機器を提供することにある。また、本開示の第２の目的は、データ線の終端部及びその近傍に位置する発光素子と、それ以外の領域に位置する発光素子との間における輝度差を少なくし得る構成、構造を有する表示装置、及び、係る表示装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【００１１】
上記の第１の目的を達成するための本開示の第１の態様に係る表示装置は、
（Ａ）走査回路、
（Ｂ）映像信号出力回路、
（Ｃ）電流供給部、
（Ｄ）電流供給部に接続され、第１の方向に延びるＭ本の電流供給線、
（Ｅ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（Ｆ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（Ｇ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子、
を備えており、
各発光素子を構成する駆動回路は、電流供給線、走査線及びデータ線に接続されており、
各走査線と走査回路との間に容量負荷部が設けられている。
【００１２】
上記の第２の目的を達成するための本開示の第２の態様に係る表示装置は、
（Ａ）走査回路、
（Ｂ）映像信号出力回路、
（Ｃ）電流供給部、
（Ｄ）電流供給部に接続され、第１の方向に延びるＭ本の電流供給線、
（Ｅ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（Ｆ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（Ｇ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子、
を備えており、
各発光素子を構成する駆動回路は、電流供給線、走査線及びデータ線に接続されており、
各データ線の終端部に容量負荷部が設けられている。
【００１３】
尚、本開示の第１の態様に係る表示装置における容量負荷部と本開示の第２の態様に係る表示装置における容量負荷部とを峻別するために、前者を、便宜上、『第１の容量負荷部』と呼び、後者を、便宜上、『第２の容量負荷部』と呼ぶ場合がある。
【００１４】
上記の第１の目的あるいは第２の目的を達成するための本開示の電子機器は、上記の本開示の第１の態様あるいは第２の態様に係る表示装置を備えている。
【発明の効果】
【００１５】
第１の方向のどこに発光素子が位置するかに依存して、走査回路から送出され、走査線を介して発光素子を構成する映像信号書込みトランジスタのゲート電極に到達する走査信号に、変化が生じる。然るに、本開示の第１の態様に係る表示装置あるいは電子機器に備えられた表示装置にあっては、各走査線と走査回路との間に第１の容量負荷部が設けられている。それ故、表示装置の中央部に位置する発光素子と走査回路に隣接して位置する発光素子とは、走査線の配線容量や配線抵抗がより近い値となるが故に、これらの発光素子間での走査信号のパルス幅の差が小さくなる。即ち、これらの発光素子間における走査信号のパルス形状の変化が小さい。その結果、表示装置の中央部に位置する発光素子と走査回路に隣接して位置する発光素子との間での輝度の差を小さくすることができる。また、第２の方向のどこに発光素子が位置するかに依存しても、走査回路から送出され、走査線を介して発光素子を構成する映像信号書込みトランジスタのゲート電極に到達する走査信号に、変化が生じる。然るに、本開示の第２の態様に係る表示装置あるいは電子機器に備えられた表示装置にあっては、各データ線の終端部に容量負荷部が設けられている。それ故、データ線の終端部及びその近傍に位置する発光素子と、それ以外の領域に位置する発光素子とは、走査線とデータ線とによって形成される寄生容量がより近い値となるが故に、これらの発光素子間での走査信号のパルス幅の差が小さくなる。即ち、これらの発光素子間における走査信号のパルス形状の変化が小さい。その結果、データ線の終端部及びその近傍に位置する発光素子と、それ以外の領域に位置する発光素子との間での輝度の差を小さくすることができる。そして、以上の結果として、シェーディングやムラの少ない、ユニフォーミティの優れた表示装置あるいは電子機器を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施例１の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図２】図２は、実施例１の２Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図３】図３の（Ａ）及び（Ｂ）は、それぞれ、実施例１の表示装置あるいは電子機器に備えられた表示装置における駆動回路を備えた発光素子の一部分の模式的な一部断面図、及び、容量負荷部の模式的な一部断面図である。
【図４】図４の（Ａ）及び（Ｂ）は、それぞれ、実施例１の表示装置あるいは電子機器に備えられた表示装置を構成する回路の変形例の概念図、及び、容量負荷部（第１の容量負荷部）の模式図である。
【図５】図５は、実施例２の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図６】図６は、実施例２の２Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図７】図７の（Ａ）及び（Ｂ）は、それぞれ、実施例２の表示装置あるいは電子機器に備えられた表示装置を構成する回路の変形例の概念図、及び、容量負荷部（第２の容量負荷部）の模式図である。
【図８】図８は、実施例３の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図９】図９は、実施例４の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図１０】図１０は、実施例４の５Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図１１】図１１は、実施例４の５Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１２】図１２の（Ａ）〜（Ｄ）は、実施例４の５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１３】図１３の（Ａ）〜（Ｅ）は、図１２の（Ｄ）に引き続き、実施例４の５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１４】図１４は、実施例５の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図１５】図１５は、実施例５の４Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図１６】図１６は、実施例５の４Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１７】図１７の（Ａ）〜（Ｄ）は、実施例５の４Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１８】図１８の（Ａ）〜（Ｄ）は、図１７の（Ｄ）に引き続き、実施例５の４Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１９】図１９は、実施例６の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図２０】図２０は、実施例６の３Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図２１】図２１は、実施例６の３Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図２２】図２２の（Ａ）〜（Ｄ）は、実施例６の３Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２３】図２３の（Ａ）〜（Ｅ）は、図２２の（Ｄ）に引き続き、実施例６の３Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２４】図２４は、実施例１及び実施例７の２Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図２５】図２５の（Ａ）〜（Ｆ）は、実施例１及び実施例７の２Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２６】図２６の（Ａ）及び（Ｂ）は、それぞれ、実施例１の表示装置及び従来の表示装置において、発光素子が位置するかに依存して、走査回路から送出され、走査線を介して映像信号書込みトランジスタのゲート電極に到達する走査信号の変化を示す図である。
【図２７】図２７の（Ａ）及び（Ｂ）は、それぞれ、従来の表示装置及び実施例１の表示装置において、水平方向の発光素子の位置に依存した発光素子の輝度を模式的に示すグラフである。
【図２８】図２８は、従来の２Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図２９】図２９は、従来の表示装置を構成する回路の概念図である。
【図３０】図３０の（Ａ）及び（Ｂ）は、それぞれ、従来の表示装置において輝度の均一性が失われた状態を模式的に示す図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の第１の態様及び第２の態様に係る表示装置及び電子機器、全般に関する説明
２．実施例１（本開示の第１の態様に係る表示装置及び電子機器）
３．実施例２（本開示の第２の態様に係る表示装置及び電子機器）
４．実施例３（実施例１の変形）
５．実施例４（実施例１〜実施例３の変形。５Ｔｒ／１Ｃ駆動回路）
６．実施例５（実施例１〜実施例３の変形。４Ｔｒ／１Ｃ駆動回路）
７．実施例６（実施例１〜実施例３の変形。３Ｔｒ／１Ｃ駆動回路）
８．実施例７（実施例１〜実施例３の変形。２Ｔｒ／１Ｃ駆動回路）、その他
【００１８】
［本開示の第１の態様及び第２の態様に係る表示装置及び電子機器、全般に関する説明］
本開示の第１の態様に係る表示装置あるいは電子機器に備えられた表示装置にあっては、更に、各データ線の終端部に第２の容量負荷部が設けられている形態とすることができる。尚、このような形態を，便宜上、『本開示の第１−Ａの態様に係る表示装置』と呼ぶ場合がある。このような本開示の第１−Ａの態様に係る表示装置を採用することで、上記の第１の目的に加えて、第２の目的を達成することができる。
【００１９】
上記の好ましい形態を含む本開示の第１の態様に係る表示装置あるいは電子機器に備えられた表示装置において、走査回路から容量負荷部（第１の容量負荷部）及び走査線を経由して、第２の方向の中央部であって、第１の方向の中央部に位置する発光素子に入力する走査信号のパルス幅をＰＷ1-C、第２の方向の中央部であって、走査回路に隣接した発光素子に入力する走査信号のパルス幅をＰＷ1-Eとしたとき、
０．９５≦ＰＷ1-E／ＰＷ1-C＜１
である構成とすることができる。尚、容量負荷部（第１の容量負荷部）を設けた駆動回路の時定数を、容量負荷部（第１の容量負荷部）を設けない駆動回路の時定数の１．０１倍乃至１．５倍とすることが好ましい。
【００２０】
上記の好ましい形態、構成を含む本開示の第１の態様に係る表示装置あるいは電子機器に備えられた表示装置において、容量負荷部（第１の容量負荷部）はトランジスタから成り、容量負荷部（第１の容量負荷部）の容量は、該トランジスタのゲート容量から構成されている形態とすることができる。あるいは又、容量負荷部（第１の容量負荷部）は、２つの電極と、２つの電極に挟まれた誘電体層から成り、一方の電極は走査線から構成されている形態とすることができる。
【００２１】
更には、以上に説明した各種の好ましい形態、構成を含む本開示の第１の態様に係る表示装置あるいは電子機器に備えられた表示装置において、容量負荷部（第１の容量負荷部）における容量は、
第２の方向の中央部であって、第１の方向の中央部に位置する発光素子の輝度と、第２の方向の中央部であって、走査回路に隣接した発光素子の輝度との間の輝度差、及び、輝度差の所望値、並びに、
１つの発光素子当たりの走査線の寄生容量、
に基づき決定される形態とすることができる。
【００２２】
更には、以上に説明した各種の好ましい形態、構成を含む本開示の第１の態様に係る表示装置あるいは電子機器に備えられた表示装置において、容量負荷部（第１の容量負荷部）における容量は、１つの発光素子当たりの走査線の寄生容量の５倍乃至２００倍である形態とすることができるが、これに限定するものではない。
【００２３】
本開示の第２の態様に係る表示装置あるいは電子機器に備えられた表示装置において、走査回路から走査線を経由して、データ線の終端部であって、走査回路に隣接して位置する発光素子に入力する走査信号のパルス幅をＰＷ2-E、データ線の中央部であって、走査回路に隣接して位置する発光素子に入力する走査信号のパルス幅をＰＷ2-Cとしたとき、
０．９５≦ＰＷ2-E／ＰＷ2-C＜１
である構成とすることができる。尚、容量負荷部（第２の容量負荷部）を設けた駆動回路の時定数を、容量負荷部（第２の容量負荷部）を設けない駆動回路の時定数の１．０１倍乃至１．５倍とすることが好ましい。
【００２４】
上記の好ましい構成を含む本開示の第２の態様に係る表示装置あるいは電子機器に備えられた表示装置において、容量負荷部（第２の容量負荷部）はトランジスタから成り、容量負荷部（第２の容量負荷部）の容量は、該トランジスタのゲート容量から構成されている形態とすることができるし、あるいは又、容量負荷部（第２の容量負荷部）は、２つの電極と、２つの電極に挟まれた誘電体層から成り、一方の電極はデータ線から構成されている形態とすることができる。
【００２５】
以上に説明した各種の好ましい形態、構成を含む本開示の第２の態様に係る表示装置あるいは電子機器に備えられた表示装置において、容量負荷部（第２の容量負荷部）における容量は、
データ線の中央部であって、走査回路に隣接して位置する発光素子の輝度と、データ線の終端部であって、走査回路に隣接して位置する発光素子との間の輝度差、及び、輝度差の所望値、並びに、
終端部に位置する１つの発光素子における走査線とデータ線との間の寄生容量、
に基づき決定される形態とすることができる。
【００２６】
更には、以上に説明した各種の好ましい形態、構成を含む本開示の第２の態様に係る表示装置あるいは電子機器に備えられた表示装置において、容量負荷部（第２の容量負荷部）における容量は、１つの発光素子当たりの走査線とデータ線との間の寄生容量の５倍乃至１０倍である形態とすることができるが、これに限定するものではない。
【００２７】
以上に説明した各種の好ましい形態、構成を含む本開示の第２の態様に係る表示装置あるいは電子機器に備えられた表示装置における容量負荷部（第２の容量負荷部）の規定を、本開示の第１−Ａの態様に係る表示装置における第２の容量負荷部に適用することができる。
【００２８】
更には、以上に説明した各種の好ましい形態、構成を含む本開示の第１の態様あるいは第２の態様に係る表示装置あるいは電子機器に備えられた表示装置において、
駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
形態とすることができる。
【００２９】
駆動回路は、例えば、２つのトランジスタ（駆動トランジスタ及び映像信号書込みトランジスタ）と１つの容量部から成る駆動回路（『２Ｔｒ／１Ｃ駆動回路』と呼ぶ）、３つのトランジスタ（駆動トランジスタ、映像信号書込みトランジスタ及び１つのトランジスタ）と１つの容量部から成る駆動回路（『３Ｔｒ／１Ｃ駆動回路』と呼ぶ）、４つのトランジスタ（駆動トランジスタ、映像信号書込みトランジスタ及び２つのトランジスタ）と１つの容量部から成る駆動回路（『４Ｔｒ／１Ｃ駆動回路』と呼ぶ）、あるいは又、５つのトランジスタ（駆動トランジスタ、映像信号書込みトランジスタ及び３つのトランジスタ）と１つの容量部から成る駆動回路（『５Ｔｒ／１Ｃ駆動回路』と呼ぶ）から構成することができる。また、発光部は、具体的には、有機エレクトロルミネッセンス発光部（有機ＥＬ発光部）から構成することができる。
【００３０】
第１の容量負荷部は、全ての走査線に対して配置することが望ましいが、場合によっては、一部の走査線、例えば、データ線の終端部及びその近傍に位置する走査線に対して配置してもよい。また、第２の容量負荷部は全てのデータ線に対して配置することが望ましいが、場合によっては、走査回路に最も近い位置に位置するデータ線から、合計５本乃至１０本のデータ線に対して第２の容量負荷部を配置してもよい。
【００３１】
本開示の表示装置あるいは電子機器に備えられた表示装置は、所謂モノクロ表示の構成であってもよいし、１つの画素が複数の副画素から構成されている構成、具体的には、１つの画素が、赤色発光副画素、緑色発光副画素及び青色発光副画素の３つの副画素から構成されている形態とすることもできる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００３２】
本開示の表示装置あるいは電子機器に備えられた表示装置において、電流供給部、映像信号出力回路、走査回路等の各種の回路、電流供給線、データ線、走査線等の各種の配線、発光部の構成、構造は、周知の構成、構造とすることができる。具体的には、例えば有機ＥＬ発光部から構成された発光部は、例えば、アノード電極、有機材料層（例えば、正孔輸送層、発光層及び電子輸送層が積層された構造を有する）並びにカソード電極等から構成することができる。駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ及び容量部は支持体に形成され、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。
【００３３】
ここで、支持体として、高歪点ガラス基板、ソーダガラス（Ｎａ2Ｏ・ＣａＯ・ＳｉＯ2）基板、硼珪酸ガラス（Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2）基板、フォルステライト（２ＭｇＯ・ＳｉＯ2）基板、鉛ガラス（Ｎａ2Ｏ・ＰｂＯ・ＳｉＯ2）基板、表面に絶縁膜が形成された各種ガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成されたシリコン基板、ポリメチルメタクリレート（ポリメタクリル酸メチル，ＰＭＭＡ）やポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート、ポリエチレンテレフタレート（ＰＥＴ）に例示される有機ポリマー（高分子材料から構成された可撓性を有するプラスチック・フィルムやプラスチック・シート、プラスチック基板といった高分子材料の形態を有する）を挙げることができる。
【実施例１】
【００３４】
実施例１は、本開示の第１の態様に係る表示装置及び電子機器、具体的には、有機ＥＬ表示装置、及び、有機ＥＬ表示装置を備えた電子機器に関する。以下、各実施例における表示装置あるいは電子機器に備えられた表示装置を総称して、単に、『実施例の表示装置』と呼ぶ。実施例１の表示装置を構成する回路の概念図を図１に示し、実施例１の表示装置における駆動回路を備えた発光素子の等価回路図（但し、駆動回路を、２つのトランジスタＴDrv，ＴSigと１つの容量部Ｃ1から成る駆動回路（２Ｔｒ／１Ｃ駆動回路）とした例）を図２に示す。また、実施例１の表示装置における駆動回路を備えた発光素子の一部分の模式的な一部断面図、及び、容量負荷部の模式的な一部断面図を図３の（Ａ）及び（Ｂ）に示す。
【００３５】
実施例１の表示装置は、
（Ａ）走査回路１０１、
（Ｂ）映像信号出力回路１０２、
（Ｃ）電流供給部１００、
（Ｄ）電流供給部１００に接続され、第１の方向に延びるＭ本の電流供給線ＣＳＬ、
（Ｅ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（Ｆ）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（Ｇ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが、発光部（具体的には、有機ＥＬ発光部）ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えた発光素子１、
を備えている。そして、各発光素子１を構成する駆動回路は、電流供給線ＣＳＬ、走査線ＳＣＬ及びデータ線ＤＴＬに接続されている。尚、図１においては、３×３個の発光素子１を図示しているが、これは、あくまでも例示に過ぎない。走査回路１０１は、走査線ＳＣＬの両端に配されているが、一端にのみ配してもよい。
【００３６】
そして、各走査線ＳＣＬと走査回路１０１との間に容量負荷部（第１の容量負荷部１０１Ａ）が設けられている。
【００３７】
実施例１あるいは後述する実施例２〜実施例７の表示装置は、Ｎ×Ｍ個の２次元マトリクス状に配列された画素から構成され、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素）から構成されている。
【００３８】
実施例１あるいは後述する実施例２〜実施例７の表示装置において、駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタＴDrv、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタＴSig、並びに、
（Ｃ）容量部Ｃ1、
から構成されている。尚、駆動トランジスタＴDrv及び映像信号書込みトランジスタＴSigは、具体的には、薄膜トランジスタ（ＴＦＴ）から成る。
【００３９】
ここで、駆動トランジスタＴDrvにおいて、
（Ａ−１）一方のソース／ドレイン領域は、電流供給線ＣＳＬに接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部ＥＬＰに接続され、且つ、容量部Ｃ1の一端に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ1の他端に接続されており、第１ノードＮＤ1を構成する。
【００４０】
一方、映像信号書込みトランジスタＴSigにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。
【００４１】
駆動トランジスタＴDrv及び映像信号書込みトランジスタＴSig、あるいは又、後述する発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2は、それぞれ、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。尚、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2をｐチャネル型のＴＦＴから形成してもよい。
【００４２】
図３の（Ａ）に発光素子１の一部分の模式的な一部断面図を示す。発光素子１の駆動回路を構成する各トランジスタ及び容量部Ｃ1は支持体１０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路を構成するトランジスタ及び容量部Ｃ1の上方に形成されている。また、駆動トランジスタＴDrvのソース領域は、発光部ＥＬＰに備えられたアノード電極５１に、コンタクトホールを介して接続されている。尚、図３の（Ａ）においては、駆動トランジスタＴDrvのみを図示する。駆動トランジスタＴDrv以外のトランジスタは隠れて見えない。
【００４３】
より具体的には、駆動トランジスタＴDrvは、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された絶縁層（誘電体層）、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部Ｃ1を構成する他方の電極３６は、支持体１０上に形成されている。駆動トランジスタＴDrvの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７（第２ノードＮＤ2に相当する）に接続されている。駆動トランジスタＴDrv及び容量部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、有機材料層５２（例えば、正孔輸送層、発光層及び電子輸送層から成る）、並びに、カソード電極５３から成る発光部ＥＬＰが設けられている。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２０が配置されている。発光層にて発光した光は、基板２０を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００４４】
あるいは又、云い換えれば、実施例１の表示装置は、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有し、
駆動回路は、少なくとも、
発光部ＥＬＰ、
容量部Ｃ1、
駆動信号（輝度信号）ＶSigを容量部Ｃ1に保持する映像信号書込みトランジスタＴSig、及び、
容量部Ｃ1に保持された駆動信号（輝度信号）ＶSigに基づき、発光部ＥＬＰを駆動する駆動トランジスタＴDrv、
から構成されている。
【００４５】
各走査線ＳＣＬと走査回路１０１との間に設けられた第１の容量負荷部１０１Ａは、模式的な一部断面図を図３の（Ｂ）に示すように、トランジスタ（より具体的には、ＴＦＴと同じ構造を有するトランジスタ）から成り、第１の容量負荷部１０１Ａの容量は、このトランジスタのゲート容量から構成されている。より具体的には、このトランジスタは、ゲート電極６１、ゲート絶縁層６２、半導体層６３、半導体層６３に設けられたソース／ドレイン領域６５、及び、ソース／ドレイン領域６５の間の半導体層６３の部分が該当するチャネル形成領域６４から構成されている。そして、ソース／ドレイン領域６５同士は、層間絶縁層４０に設けられたコンタクトホール及び短絡部６６によって、短絡されている。
【００４６】
実施例１において、第１の容量負荷部１０１Ａにおける容量は、
第２の方向の中央部であって、第１の方向の中央部に位置する発光素子１の輝度と、第２の方向の中央部であって、走査回路１０１に隣接した発光素子１の輝度との間の輝度差、及び、輝度差の所望値、並びに、
１つの発光素子当たりの走査線ＳＣＬの寄生容量、
に基づき決定される。
【００４７】
図２７の（Ａ）に示した例にあっては、第１の方向の中央部に位置する発光素子１の輝度と、第２の方向の中央部であって、走査回路１０１に隣接した発光素子１の輝度との間の輝度差は、約１０％である。この１０％の輝度差を５％以内の輝度差に抑えることを想定する。具体的には、第１の方向の中央部に位置する発光素子１の輝度は、例えば１８０ｃｄ／ｍ2であり、第２の方向の中央部であって、走査回路１０１に隣接した発光素子１の輝度は、例えば１６０ｃｄ／ｍ2である。即ち、輝度差は２０ｃｄ／ｍ2である。一方、輝度差の所望値、即ち、許容し得る輝度差は、例えば１７１ｃｄ／ｍ2である。ここで、Ｎ＝１２８０の表示装置において、１７１ｃｄ／ｍ2である発光素子は、第１５０番目の発光素子あるいは第（１２８０−１５０）番目の発光素子である。それ故、第１の容量負荷部１０１Ａにおける容量を、１つの発光素子当たりの走査線の寄生容量の１５０倍とすることで、第１の方向の中央部に位置する発光素子１の輝度と、第２の方向の中央部であって、走査回路１０１に隣接した発光素子１の輝度との間の輝度差を、所望値とすることができる（図２７の（Ｂ）参照）。云い換えれば、寄生容量に関しては、１５０個の仮想の発光素子を走査線ＳＣＬの一端に設け、１５０個の仮想の発光素子を走査線ＳＣＬの他端に設けたことと等価であり、また、輝度が所望の値に達していない発光素子を表示装置の外側に移動させたことと等価である。尚、図２７の（Ｂ）において、容量負荷部１０１Ａを設けた場合の表示装置における輝度分布を『実施後』で示し、容量負荷部１０１Ａを設けていない場合の表示装置における輝度分布を『実施前』で示す。
【００４８】
図２６の（Ｂ）に示した例にあっては、走査回路１０１に隣接した発光素子を構成する映像信号書込みトランジスタＴSigのゲート電極に入力された走査信号（『画素端・走査信号』と呼ぶ）は急峻なパルス波形を有する。一方、第１の方向の中央部に位置する発光素子を構成する映像信号書込みトランジスタＴSigのゲート電極に入力される走査信号（『画素中央・走査信号』と呼ぶ）のパルス波形は、画素端・走査信号のパルス波形よりも鈍っている。具体的には、画素中央・走査信号のパルス幅と画素端・走査信号のパルス幅の差は２．８９％である。尚、走査信号のパルス幅は、映像信号書込みトランジスタＴSigをｎチャネル型から構成した場合、データ線ＤＴＬにおける電位と映像信号書込みトランジスタＴSigの閾値電圧との和を超えた時点で導通するため、簡略化した例として、データ線ＤＴＬにおける電位と映像信号書込みトランジスタＴSigの閾値電圧との和を５．０ボルトとしたときのパルス幅で比較している。ここで、トランジェント（時定数）を約２倍に鈍化させた実施例１の場合、図２６の（Ａ）に示すように、画素中央・走査信号のパルス幅と画素端・走査信号のパルス幅の差は０．４３６％に抑えられており、シェーディングやムラの改善が見込まれる。第１の方向の中央部に位置する発光素子１の輝度と、第２の方向の中央部であって、走査回路１０１に隣接した発光素子１の輝度との間の輝度差が小さくなったときの発光素子の輝度分布を、図２７の（Ｂ）に模式的に示す。尚、画素中央・走査信号のパルス幅は、走査回路１０１から第１の容量負荷部１０１Ａ及び走査線ＳＣＬを経由して、第２の方向の中央部であって、第１の方向の中央部に位置する発光素子１に入力する走査信号のパルス幅，ＰＷ1-Cである。一方、画素端・走査信号のパルス幅は、第２の方向の中央部であって、走査回路１０１に隣接した発光素子１に入力する走査信号のパルス幅，ＰＷ1-Eである。ここで、
０．９５≦ＰＷ1-E／ＰＷ1-C＜１
を満足している。また、上述したとおり、第１の容量負荷部１０１Ａを設けた駆動回路の時定数を、第１の容量負荷部を設けない駆動回路の時定数の約２倍としている。
【００４９】
以上に説明した発光素子１の製造は、周知の方法に基づき行うことができるし、発光素子１の製造に用いる各種の材料も周知の材料とすることができる。
【００５０】
実施例１の駆動回路の動作の説明は、後述する実施例７において行う。
【００５１】
実施例１の表示装置にあっては、各走査線ＳＣＬと走査回路１０１との間に第１の容量負荷部１０１Ａが設けられている。それ故、第１の方向のどこに発光素子１が位置するかに依存して、走査回路１０１から送出され、走査線ＳＣＬを介して発光素子１を構成する映像信号書込みトランジスタＴSigのゲート電極に到達する走査信号に、変化が生じるものの、表示装置の中央部に位置する発光素子１と走査回路１０１に隣接して位置する発光素子１とは、走査線ＳＣＬの配線容量や配線抵抗がより近い値となる。それ故、走査信号のパルス幅の差が小さくなる。即ち、走査回路１０１に隣接して位置する発光素子１に入力される走査信号のパルス波形が鈍り、表示装置の中央部に位置する発光素子１に入力される走査信号のパルス波形に近づく。その結果、表示装置の中央部に位置する発光素子１と走査回路１０１に隣接して位置する発光素子１との間での輝度の差を小さくすることができる。そして、その結果として、シェーディングやムラの少ない、ユニフォーミティの優れた表示装置を提供することができる。
【００５２】
尚、実施例１の表示装置を構成する回路の変形例の概念図を図４の（Ａ）に示すように、第１の容量負荷部１０１Ｂは、２つの電極と、２つの電極に挟まれた誘電体層から成り、一方の電極は走査線ＳＣＬから構成されている形態としてもよい。図４の（Ｂ）に模式的な部分的平面図を示すように、第１の方向に延びる一方の電極に相当する走査線ＳＣＬと他方の電極１０１ｂとが誘電体層を介して重なる部分の面積を、増加させてもよい。他方の電極１０１ｂは、接地されていてもよいし、浮遊状態とされていてもよい。
【実施例２】
【００５３】
実施例２は、本開示の第２の態様に係る表示装置及び電子機器、具体的には、実施例１と同様に、有機ＥＬ表示装置、及び、有機ＥＬ表示装置を備えた電子機器に関する。実施例２の表示装置を構成する回路の概念図を図５に示す。尚、実施例２の表示装置における駆動回路を備えた発光素子の等価回路図（但し、駆動回路を、２つのトランジスタＴDrv，ＴSigと１つの容量部Ｃ1から成る駆動回路（２Ｔｒ／１Ｃ駆動回路）とした例）を図６に示す。
【００５４】
実施例２の表示装置も、
（Ａ）走査回路１０１、
（Ｂ）映像信号出力回路１０２、
（Ｃ）電流供給部１００、
（Ｄ）電流供給部１００に接続され、第１の方向に延びるＭ本の電流供給線ＣＳＬ、
（Ｅ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（Ｆ）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（Ｇ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが、発光部（具体的には、有機ＥＬ発光部）ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えた発光素子１、
を備えている。そして、各発光素子１を構成する駆動回路は、電流供給線ＣＳＬ、走査線ＳＣＬ及びデータ線ＤＴＬに接続されている。尚、図５においては、３×３個の発光素子１を図示しているが、これは、あくまでも例示に過ぎない。走査回路１０１は、走査線ＳＣＬの両端に配されているが、一端にのみ配されていてもよい。
【００５５】
そして、各データ線ＤＴＬの終端部に容量負荷部（第２の容量負荷部１０２Ａ）が設けられている。実施例２における第２の容量負荷部１０２Ａはトランジスタから成り、第２の容量負荷部１０２Ａの容量は、このトランジスタのゲート容量から構成されている。各データ線ＤＴＬの終端部に設けられた第２の容量負荷部１０２Ａの構成、構造は、図３の（Ｂ）に示し、実施例１において説明した第１の容量負荷部１０１Ａの構成、構造と、実質的に同様とすることができる。
【００５６】
実施例２にあっては、第２の容量負荷部１０２Ａにおける容量は、
データ線ＤＴＬの中央部であって、走査回路１０１に隣接して位置する発光素子１の輝度と、データ線ＤＴＬの終端部であって、走査回路１０１に隣接して位置する発光素子１との間の輝度差、及び、輝度差の所望値、並びに、
終端部に位置する１つの発光素子１における走査線ＳＣＬとデータ線ＤＴＬとの間の寄生容量、
に基づき決定される。
【００５７】
実施例２にあっては、第２の容量負荷部１０２Ａにおける容量を、１つの発光素子当たりの走査線ＳＣＬとデータ線ＤＴＬとの間の寄生容量の１０倍とした。あるいは又、実施例２の表示装置において、走査回路１０１から走査線ＳＣＬを経由して、データ線ＤＴＬの終端部であって、走査回路ＳＣＬに隣接して位置する発光素子１に入力する走査信号のパルス幅をＰＷ2-E、データ線ＤＴＬの中央部であって、走査回路１０１に隣接して位置する発光素子１に入力する走査信号のパルス幅をＰＷ2-Cとしたとき、
０．９５≦ＰＷ2-E／ＰＷ2-C＜１
を満足している。尚、第２の容量負荷部１０２Ａを設けた駆動回路の時定数を、第２の容量負荷部１０２Ａを設けない駆動回路の時定数の０．９９倍とした。
【００５８】
実施例２の表示装置にあっては、各データ線ＤＴＬの終端部に第２の容量負荷部１０２Ａが設けられている。それ故、第２の方向のどこに発光素子１が位置するかに依存して、走査回路１０１から送出され、走査線ＳＣＬを介して発光素子１を構成する映像信号書込みトランジスタＴSigのゲート電極に到達する走査信号に、変化が生じるものの、データ線ＤＴＬの終端部及びその近傍に位置する発光素子１と、それ以外の領域に位置する発光素子１との間で、走査線ＳＣＬとデータ線ＤＴＬとによって形成される寄生容量がより近い値となる。それ故、走査信号の差が小さくなる。即ち、データ線ＤＴＬの終端部及びその近傍に位置する発光素子１に入力される走査信号のパルス波形が鈍り、それ以外の領域に位置する発光素子１に入力される走査信号のパルス波形に近づく。その結果、データ線ＤＴＬの終端部及びその近傍に位置する発光素子１と、それ以外の領域に位置する発光素子１との間での輝度の差を小さくすることができ、シェーディングやムラの少ない、ユニフォーミティの優れた表示装置を提供することができる。
【００５９】
尚、実施例２の表示装置を構成する回路の変形例の概念図を図７の（Ａ）に示すように、第２の容量負荷部１０２Ｂは、２つの電極と、２つの電極に挟まれた誘電体層から成り、一方の電極はデータ線ＤＴＬから構成されている形態としてもよい。図７の（Ｂ）に模式的な部分的平面図を示すように、第２の方向に延びる一方の電極に相当するデータ線ＤＴＬと、他方の電極１０２ｂとが、誘電体層を介して重なる部分の面積を増加させてもよい。他方の電極１０２ｂは、接地されていてもよいし、浮遊状態とされていてもよい。
【実施例３】
【００６０】
実施例３は、実施例１の変形であり、本開示の第１−Ａの態様に係る表示装置、具体的には、実施例１において説明した第１の容量負荷部１０１Ａと、実施例２において説明した第２の容量負荷部１０２Ａとの組合せに関する。実施例３の表示装置を構成する回路の概念図を図８に示す。尚、実施例１において説明した第１の容量負荷部１０１Ｂと、実施例２において説明した第２の容量負荷部１０２Ａとを組み合わせてもよいし、実施例１において説明した第１の容量負荷部１０１Ａと、実施例２において説明した第２の容量負荷部１０２Ｂとを組み合わせてもよいし、実施例１において説明した第１の容量負荷部１０１Ｂと、実施例２において説明した第２の容量負荷部１０２Ｂとを組み合わせてもよい。
【００６１】
以上の点を除き、実施例３の表示装置、発光素子、駆動回路は、実施例１及び実施例２の表示装置、発光素子、駆動回路と同様の構成、構造とすることができるので，詳細な説明は省略する。
【実施例４】
【００６２】
実施例４あるいは後述する実施例５〜実施例７にあっては、本開示の駆動回路の動作を行う。ここで、実施例４あるいは後述する実施例５〜実施例７における駆動回路の駆動方法の概要は、例えば、以下のとおりである。即ち、駆動回路の駆動方法は、
（ａ）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖthを越え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧Ｖth-ELを越えないように、第１ノードＮＤ1に第１ノード初期化電圧を印加し、第２ノードＮＤ2に第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードＮＤ1の電位を保った状態で、駆動トランジスタＴDrvのドレイン領域の電位を前記工程（ａ）における第２ノードＮＤ2の電位よりも高くすることにより第２ノードＮＤ2の電位を上昇させ、以て、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差を駆動トランジスタＴDrvの閾値電圧Ｖthに近づける閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、データ線ＤＴＬから映像信号電圧を第１ノードＮＤ1に印加し、以て、駆動トランジスタＴDrvをオン状態とする書込み処理を行い、次いで、
（ｄ）走査線ＳＣＬからの信号により映像信号書込みトランジスタＴSigをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、その後、
（ｅ）電源供給部１００から駆動トランジスタＴDrvを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する、
工程から成る。
【００６３】
上述したとおり、前記工程（ｂ）において、第１ノードと第２ノードとの間の電位差を駆動トランジスタの閾値電圧に近づける閾値電圧キャンセル処理を行う。定性的には、閾値電圧キャンセル処理において、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差（換言すれば、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgs）が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は駆動トランジスタＴDrvの閾値電圧Ｖthに達し、駆動トランジスタＴDrvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthより大きく、駆動トランジスタＴDrvはオフ状態とはならない場合がある。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴDrvがオフ状態となることを要しない。
【００６４】
各画素を構成する発光素子は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列されたＮ個の画素（３×Ｎ個の副画素）のそれぞれを構成する発光素子が同時に駆動される。換言すれば、１つの行を構成する各発光素子にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書込む処理は、全ての画素について同時に映像信号を書込む処理（同時書込み処理）であってもよいし、各画素毎に順次映像信号を書込む処理（順次書込み処理）であってもよい。いずれの書込み処理とするかは、発光素子や駆動回路の構成に応じて適宜選択すればよい。
【００６５】
以下において、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する画素における１つの副画素を構成する発光素子に関する駆動、動作を説明するが、係る副画素あるいは発光素子を、以下、第（ｎ，ｍ）番目の副画素あるいは第（ｎ，ｍ）番目の発光素子と呼ぶ。そして、第ｍ行目に配列された各発光素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる必要がある。一方、発光素子や駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００６６】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各発光素子を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や発光素子、駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各発光素子を構成する発光部は、非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（発光素子）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００６７】
尚、以下の説明において、１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電流供給部や電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００６８】
実施例４の駆動回路は、具体的には、５つのトランジスタと１つの容量部Ｃ1から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）である。実施例４の表示装置を構成する回路の概念図を図９に示し、５Ｔｒ／１Ｃ駆動回路の等価回路図を図１０に示し、駆動のタイミングチャートを模式的に図１１に示し、各トランジスタのオン／オフ状態等を模式的に図１２の（Ａ）〜（Ｄ）及び図１３の（Ａ）〜（Ｅ）に示す。尚、図９、図１０、図１４、図１５、図１９、図２０においては、一方の走査回路１０１のみを図示し、また、これらの図面にあっては、第１の容量負荷部及び／又は第２の容量負荷部の図示を省略した。
【００６９】
ここで、５Ｔｒ／１Ｃ駆動回路は、実施例１〜実施例３において説明した第１の容量負荷部及び／又は第２の容量負荷部を含む映像信号書込みトランジスタＴSig及び駆動トランジスタＴDrv、並びに、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【００７０】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、電流供給部（電圧ＶCC）１００に接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域は、駆動トランジスタＴDrvの一方のソース／ドレイン領域に接続されている。また、発光制御トランジスタＴEL_Cのオン／オフ動作は、発光制御トランジスタＴEL_Cのゲート電極に接続された発光制御トランジスタ制御線ＣＬEL_Cによって制御される。
【００７１】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの一方のソース／ドレイン領域は、上述のとおり、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されている。即ち、駆動トランジスタＴDrvは、発光制御トランジスタＴEL_Cを介して、電流供給部１００に接続されている。一方、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、
（１）発光部ＥＬＰのアノード電極、
（２）第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域、及び、
（３）容量部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴDrvのゲート電極は、
（１）映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域、
（２）第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域、及び、
（３）容量部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。
【００７２】
ここで、駆動トランジスタＴDrvは、発光部ＥＬＰの発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。発光部ＥＬＰの発光状態においては、駆動トランジスタＴDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。実施例１にて説明したとおり、以下、駆動トランジスタＴDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００７３】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００７４】
このドレイン電流Ｉdsが発光部ＥＬＰを流れることで、発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００７５】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域は、実施例１にて説明したとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２から、データ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、ＶSig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタＴSigのオン／オフ動作は、映像信号書込みトランジスタＴSigのゲート電極に接続された走査線ＳＣＬにおける走査信号によって制御される。尚、この走査線ＳＣＬにおける走査信号のパルス波形は、実施例１〜実施例３において説明した第１の容量負荷部及び／又は第２の容量負荷部によって、鈍ったパルス波形となっている。以下の説明において、このような走査信号を、『鈍った走査信号』と呼ぶ場合がある。
【００７６】
［第１ノード初期化トランジスタＴND1］
第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域には、第１ノードＮＤ1の電位（即ち、駆動トランジスタＴDrvのゲート電極の電位）を初期化するための電圧ＶOfsが供給される。また、第１ノード初期化トランジスタＴND1のオン／オフ動作は、第１ノード初期化トランジスタＴND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。
【００７７】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域には、第２ノードＮＤ2の電位（即ち、駆動トランジスタＴDrvのソース領域の電位）を初期化するための電圧ＶSSが供給される。また、第２ノード初期化トランジスタＴND2のオン／オフ動作は、第２ノード初期化トランジスタＴND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺND2によって制御される。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。
【００７８】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００７９】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００８０】
ＶSig  ：発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）
・・・０ボルト〜１０ボルト
ＶCC   ：発光部ＥＬＰの発光を制御するための電流供給部の電圧
・・・２０ボルト
ＶOfs  ：駆動トランジスタＴDrvのゲート電極の電位（第１ノードＮＤ1の電位）を初期化するための電圧
・・・０ボルト
ＶSS   ：駆動トランジスタＴDrvのソース領域の電位（第２ノードＮＤ2の電位）を初期化するための電圧
・・・−１０ボルト
Ｖth   ：駆動トランジスタＴDrvの閾値電圧
・・・３ボルト
ＶCat  ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
【００８１】
以下、５Ｔｒ／１Ｃ駆動回路の動作説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、２Ｔｒ／１Ｃ駆動回路の説明においても同様である。
【００８２】
［期間−ＴＰ（５）-1］（図１１及び図１２の（Ａ）参照）
この［期間−ＴＰ（５）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の発光部ＥＬＰが発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する発光部ＥＬＰの輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2はオフ状態であり、発光制御トランジスタＴEL_C及び駆動トランジスタＴDrvはオン状態である。第（ｎ，ｍ）番目の発光部ＥＬＰの発光状態は、第（ｍ＋ｍ’）行目に配列された発光部ＥＬＰの水平走査期間の開始直前まで継続される。
【００８３】
図１１に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。
【００８４】
そして、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。即ち、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）1］、［期間−ＴＰ（５）3］〜［期間−ＴＰ（５）4］においては、発光制御トランジスタＴEL_Cはオフ状態であるので、発光部ＥＬＰは発光しない。尚、［期間−ＴＰ（５）2］においては、発光制御トランジスタＴEL_Cはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、発光部ＥＬＰが発光することはない。
【００８５】
以下、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）1］の始期や、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【００８６】
［期間−ＴＰ（５）0］
上述したように、この［期間−ＴＰ（５）0］において、第（ｎ，ｍ）番目の発光部ＥＬＰは、非発光状態にある。映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2はオフ状態である。また、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、発光制御トランジスタＴEL_Cがオフ状態となるが故に、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【００８７】
［期間−ＴＰ（５）1］（図１２の（Ｂ）及び（Ｃ）参照）
この［期間−ＴＰ（５）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。即ち、［期間−ＴＰ（５）1］の開始時、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、この［期間−ＴＰ（５）1］の完了以前において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。尚、第１ノード初期化トランジスタＴND1のオン状態及び第２ノード初期化トランジスタＴND2を同時にオン状態としてもよいし、第１ノード初期化トランジスタＴND1を先にオン状態としてもよいし、第２ノード初期化トランジスタＴND2を先にオン状態としてもよい。
【００８８】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【００８９】
［期間−ＴＰ（５）2］（図１２の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト＞ＶSS）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。尚、定性的には、閾値電圧キャンセル処理において、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差（換言すれば、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差）が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した場合には、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は駆動トランジスタＴDrvの閾値電圧Ｖthに達し、駆動トランジスタＴDrvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定した場合には、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthより大きく、駆動トランジスタＴDrvはオフ状態とはならない場合がある。即ち、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴDrvがオフ状態となることを要しない。
【００９０】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【００９１】
この［期間−ＴＰ（５）2］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。云い換えれば、発光部ＥＬＰの閾値電圧Ｖth-ELには依存しない。
【００９２】
［期間−ＴＰ（５）3］（図１３の（Ａ）参照）
その後、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【００９３】
［期間−ＴＰ（５）4］（図１３の（Ｂ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）。
【００９４】
次いで、［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）5］において書込み処理が行われ、［期間−ＴＰ（５）6］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（５）5］の始期と［期間−ＴＰ（５）6］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。
【００９５】
［期間−ＴＰ（５）5］（図１３の（Ｃ）参照）
その後、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigとし、次いで、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとすることによって（即ち、鈍った走査信号によって）、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。
【００９６】
ここで、容量部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの寄生容量ＣELの容量は値ｃELである。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴDrvのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として変化する。即ち、駆動トランジスタＴDrvのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値ｃELは、容量部Ｃ1の容量値ｃ1及び駆動トランジスタＴDrvの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。他の駆動回路においても同様である。図１１に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。駆動トランジスタＴDrvのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位をＶsとしたとき、Ｖgの値、Ｖsの値は以下のとおりとなる。それ故、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【００９７】
Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig−（ＶOfs−Ｖth）      （３）
【００９８】
即ち、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００９９】
［期間−ＴＰ（５）6］（図１３の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。
【０１００】
一般に、駆動トランジスタＴDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴDrvのゲート電極に同じ値の駆動信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【０１０１】
従って、具体的には、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、走査回路１０１の動作に基づき、走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。そして、以上の結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【０１０２】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ      （４）
【０１０３】
尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）6］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（５）6］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【０１０４】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat）    （２’）
【０１０５】
［期間−ＴＰ（５）7］（図１３の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。ところで、走査回路１０１の動作に基づき、走査線ＳＣＬがローレベルとなる結果、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極は浮遊状態となる。一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cのドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【０１０６】
ここで、上述したとおり、駆動トランジスタＴDrvのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（４）の値を保持する。
【０１０７】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）のように変形することができる。
【０１０８】
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2    （５）
【０１０９】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigの値から、駆動トランジスタＴDrvの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の発光部ＥＬＰの輝度は、係る電流Ｉdsに対応した値である。
【０１１０】
しかも、移動度μの大きな駆動トランジスタＴDrvほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴDrvにおいても、駆動信号（輝度信号）ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
【０１１１】
発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。
【０１１２】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【０１１３】
ここで、［期間−ＴＰ（５）7］（図１３の（Ｅ）参照）の書込み処理において、どこに発光素子１が位置するかに依存して、走査回路１０１から送出され、走査線ＳＣＬを介して発光素子１を構成する映像信号書込みトランジスタＴSigのゲート電極に到達する走査信号に、長短が生じる。従って、そのままでは、第１ノードＮＤ1の電位がＶSigへ向かって上昇するものの、第１ノードＮＤ1の電位がＶSigと対応しなくなる。その結果、表示装置における表示にシェーディングやムラが発生する。然るに、実施例の表示装置にあっては、第１の容量負荷部及び／又は第２の容量負荷部が設けられている。それ故、表示装置の中央部に位置する発光素子と走査回路に隣接して位置する発光素子との間で、映像信号書込みトランジスタＴSigのゲート電極に到達する走査信号のパルス幅の差が小さくなる。その結果、第１ノードＮＤ1の電位がＶSigと対応しなくなることが抑制され、表示装置の中央部に位置する発光素子と走査回路に隣接して位置する発光素子との間での輝度の差を小さくすることができ、表示装置における表示にシェーディングやムラの発生といった問題を解決することができる。以下に説明する実施例５〜実施例７においても同様である。
【実施例５】
【０１１４】
実施例５は、４Ｔｒ／１Ｃ駆動回路に関する。実施例５の駆動回路の概念図を図１４に示し、４Ｔｒ／１Ｃ駆動回路の等価回路図を図１５に示し、駆動のタイミングチャートを模式的に図１６に示し、各トランジスタのオン／オフ状態等を模式的に図１７の（Ａ）〜（Ｄ）及び図１８の（Ａ）〜（Ｄ）に示す。
【０１１５】
この４Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1が省略されている。即ち、この４Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第２ノード初期化トランジスタＴND2の４つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【０１１６】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１１７】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１１８】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の構成は、５Ｔｒ／１Ｃ駆動回路において説明した第２ノード初期化トランジスタＴND2の構成と同じであるので、詳細な説明は省略する。
【０１１９】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。
【０１２０】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１２１】
以下、４Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１２２】
［期間−ＴＰ（４）-1］（図１６及び図１７の（Ａ）参照）
この［期間−ＴＰ（４）-1］は、例えば、前の表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１２３】
図１６に示す［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］は、図１１に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。但し、４Ｔｒ／１Ｃ駆動回路の動作においては、図１１に示す［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）6］の他、［期間−ＴＰ（４）2］〜［期間−ＴＰ（４）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（４）2］の始期、及び、［期間−ＴＰ（４）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１２４】
以下、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（４）1］の始期や、［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）4］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【０１２５】
［期間−ＴＰ（４）0］
この［期間−ＴＰ（４）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１２６】
［期間−ＴＰ（４）1］（図１７の（Ｂ）参照）
この［期間−ＴＰ（４）1］は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）1］に相当する。この［期間−ＴＰ（４）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。［期間−ＴＰ（４）1］の開始時、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。尚、［期間−ＴＰ（４）1］における第１ノードＮＤ1の電位は、［期間−ＴＰ（４）-1］における第１ノードＮＤ1の電位（前フレームのＶSigの値に応じて定まる）により左右されるので、一定の値をとるものではない。
【０１２７】
［期間−ＴＰ（４）2］（図１７の（Ｃ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位をＶOfsとし、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶSS（例えば、−１０ボルト）を保持する。その後、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
【０１２８】
尚、［期間−ＴＰ（４）1］の開始と同時に、あるいは、［期間−ＴＰ（４）1］の途中で、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１２９】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１３０】
［期間−ＴＰ（４）3］（図１７の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１３１】
この［期間−ＴＰ（４）3］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１３２】
［期間−ＴＰ（４）4］（図１８の（Ａ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も、実質上、変化せず（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【０１３３】
次いで、［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）7］の各期間について説明する。これらの期間は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１３４】
［期間−ＴＰ（４）5］（図１８の（Ｂ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって（即ち、鈍った走査信号によって）、映像信号書込みトランジスタＴSigをオン状態とする。
【０１３５】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（３）で説明した値を得ることができる。
【０１３６】
即ち、４Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１３７】
［期間−ＴＰ（４）6］（図１８の（Ｃ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（４）6］の全時間ｔ0）は、表示装置の設計の際、設計値として予め決定しておけばよい。
【０１３８】
［期間−ＴＰ（４）7］（図１８の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１３９】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１４０】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【実施例６】
【０１４１】
実施例６は、３Ｔｒ／１Ｃ駆動回路に関する。実施例６の駆動回路の概念図を図１９に示し、３Ｔｒ／１Ｃ駆動回路の等価回路図を図２０に示し、駆動のタイミングチャートを模式的に図２１に示し、各トランジスタのオン／オフ状態等を模式的に図２２の（Ａ）〜（Ｄ）及び図２３の（Ａ）〜（Ｅ）に示す。
【０１４２】
この３Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2の２つのトランジスタが省略されている。即ち、この３Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、及び、駆動トランジスタＴDrvの３つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【０１４３】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１４４】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１４５】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-H及び電圧ＶOfs-Lも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs-H／ＶOfs-L以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。電圧ＶOfs-H及び電圧ＶOfs-Lの値として、限定するものではないが、例えば、
ＶOfs-H＝約３０ボルト
ＶOfs-L＝約０ボルト
を例示することができる。
【０１４６】
［ＣELとＣ1の値の関係］
後述するように、３Ｔｒ／１Ｃ駆動回路においては、データ線ＤＴＬを利用して第２ノードＮＤ2の電位を変化させる必要がある。上述した５Ｔｒ／１Ｃ駆動回路や４Ｔｒ／１Ｃの駆動回路においては、値ｃELは、値ｃ1及び値ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化を考慮せずに説明を行った（後述する２Ｔｒ／１Ｃ駆動回路においても同様である）。一方、３Ｔｒ／１Ｃ駆動回路においては、値ｃ1を、設計上、他の駆動回路よりも大きい値（例えば、値ｃ1を値ｃELの約１／４〜１／３程度）に設定する。従って、他の駆動回路よりも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化の程度は大きい。このため、３Ｔｒ／１Ｃの説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して説明を行う。尚、図２１に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して示した。
【０１４７】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１４８】
以下、３Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１４９】
［期間−ＴＰ（３）-1］（図２１及び図２２の（Ａ）参照）
この［期間−ＴＰ（３）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１５０】
図２１に示す［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］は、図１１に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。但し、３Ｔｒ／１Ｃ駆動回路の動作においては、図２１に示すように、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）6］の他、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（３）1］の始期、及び、［期間−ＴＰ（３）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１５１】
以下、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【０１５２】
［期間−ＴＰ（３）0］（図２２の（Ｂ）参照）
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１５３】
［期間−ＴＰ（３）1］（図２２の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（３）1］の開始時、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hとし、次いで、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs-Hとなる。上述したように、容量部Ｃ1の値ｃ1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位（第２ノードＮＤ2の電位）は上昇する。そして、発光部ＥＬＰの両端の電位差が閾値電圧Ｖth-ELを超えるので、電位発光部ＥＬＰは導通状態となるが、駆動トランジスタＴDrvのソース領域の電位は、再び、（Ｖth-EL＋ＶCat）まで、直ちに低下する。尚、この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴDrvのゲート電極は電圧ＶOfs-Hを保持する。
【０１５４】
［期間−ＴＰ（３）2］（図２２の（Ｄ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hから電圧ＶOfs-Lへと変更することによって、第１ノードＮＤ1の電位は、ＶOfs-Lとなる。そして、第１ノードＮＤ1の電位の低下に伴い、第２ノードＮＤ2の電位も低下する。即ち、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶOfs-L−ＶOfs-H）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する［期間−ＴＰ（３）3］における動作の前提として、［期間−ＴＰ（３）2］の終期において、第２ノードＮＤ2の電位がＶOfs-L−Ｖthよりも低いことが必要となる。ＶOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１５５】
［期間−ＴＰ（３）3］（図２３の（Ａ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs-L−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs-L−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１５６】
この［期間−ＴＰ（３）3］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs-L−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１５７】
［期間−ＴＰ（３）4］（図２３の（Ｂ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs-L−Ｖth＝−３ボルト）を保持する。
【０１５８】
次いで、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）7］の各期間について説明する。これらは、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１５９】
［期間−ＴＰ（３）5］（図２３の（Ｃ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって（即ち、鈍った走査信号によって）、映像信号書込みトランジスタＴSigをオン状態とする。
【０１６０】
［期間−ＴＰ（３）5］において、第１ノードＮＤ1の電位が、ＶOfs-LからＶSigへと上昇する。このため、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮すると、第２ノードＮＤ1の電位も、若干、上昇する。即ち、第２ノードＮＤ1の電位を、ＶOfs-L−Ｖth＋α・（ＶSig−ＶOfs-L）と表すことができる。但し、０＜α＜１であり、αの値は容量部Ｃ1、発光部ＥＬＰの寄生容量ＣELの値等により定まる。
【０１６１】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、以下の式（３’）で説明した値を得ることができる。
【０１６２】
Ｖgs≒ＶSig−（ＶOfs-L−Ｖth）−α・（ＶSig−ＶOfs-L）      （３’）
【０１６３】
即ち、３Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１６４】
［期間−ＴＰ（３）6］（図２３の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（３）6］の全時間ｔ0）は、表示装置の設計の際、設計値として予め決定しておけばよい。
【０１６５】
［期間−ＴＰ（３）7］（図２３の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１６６】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（３）-1］の終わりに相当する。
【０１６７】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【実施例７】
【０１６８】
実施例７は、２Ｔｒ／１Ｃ駆動回路に関する。実施例７における表示装置を構成する回路の概念図を図１に示し、２Ｔｒ／１Ｃ駆動回路の等価回路図を図２に示し、駆動のタイミングチャートを模式的に図２４に示し、各トランジスタのオン／オフ状態等を模式的に図２５の（Ａ）〜（Ｆ）に示す。
【０１６９】
この２Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、発光制御トランジスタＴEL_C、及び、第２ノード初期化トランジスタＴND2の３つのトランジスタが省略されている。即ち、この２Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、及び、駆動トランジスタＴDrvの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【０１７０】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。但し、駆動トランジスタＴDrvのドレイン領域は電流供給部１００に接続されている。尚、電流供給部１００からは、発光部ＥＬＰの発光を制御するための電圧ＶCC-H、及び、駆動トランジスタＴDrvのソース領域の電位を制御するための電圧ＶCC-Lが供給される。ここで、電圧ＶCC-H及びＶCC-Lの値として、
ＶCC-H＝  ２０ボルト
ＶCC-L＝−１０ボルト
を例示することができるが、これらの値に限定するものではない。
【０１７１】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。
【０１７２】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１７３】
以下、２Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１７４】
［期間−ＴＰ（２）-1］（図２４及び図２５の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１７５】
図２４に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］は、図１１に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。但し、２Ｔｒ／１Ｃ駆動回路の動作においては、図２４に示すように、［期間−ＴＰ（２）3］の他、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）2］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（２）1］の始期、及び、［期間−ＴＰ（２）3］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１７６】
以下、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）3］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【０１７７】
［期間−ＴＰ（２）0］（図２５の（Ｂ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の発光部ＥＬＰは、非発光状態にある。ここで、［期間−ＴＰ（２）-1］から［期間−ＴＰ（２）0］に移る時点で、電流供給部１００から供給される電圧を、ＶCC-Hから電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位はＶCC-Lまで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【０１７８】
［期間−ＴＰ（２）1］（図２５の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（２）1］の開始時、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶCC-L（例えば、−１０ボルト）を保持する。
【０１７９】
上記の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１８０】
［期間−ＴＰ（２）2］（図２５の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、電流供給部１００から供給される電圧を、ＶCC-Lから電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１８１】
この［期間−ＴＰ（２）2］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１８２】
［期間−ＴＰ（２）3］（図２５の（Ｅ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理、及び、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、走査線ＳＣＬをハイレベルとすることによって（即ち、鈍った走査信号によって）、映像信号書込みトランジスタＴSigをオン状態とすることで、駆動トランジスタＴDrvをオン状態とする。
【０１８３】
５Ｔｒ／１Ｃ駆動回路において説明したと異なり、駆動トランジスタＴDrvのドレイン領域には電流供給部１００から電位ＶCC-Hが印加されているので、駆動トランジスタＴDrvのソース領域の電位は上昇する。所定の時間（ｔ0）が経過した後、走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。尚、この［期間−ＴＰ（２）3］の全時間ｔ0は、第２ノードＮＤ2の電位が（ＶOfs−Ｖth＋ΔＶ）となるように、表示装置の設計の際、設計値として予め決定しておけばよい。
【０１８４】
この［期間−ＴＰ（２）3］にあっても、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは大きく、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは小さい。
【０１８５】
［期間−ＴＰ（２）4］（図２５の（Ｆ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１８６】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（２）-1］の終わりに相当する。
【０１８７】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【０１８８】
以上、本開示の表示装置及び電子機器を好ましい実施例に基づき説明したが、本開示の表示装置及び電子機器は、これらの実施例に限定するものではない。実施例において説明した表示装置や発光素子、駆動回路の構成、構造は例示であり、適宜、変更することができるし、駆動方法も例示であり、適宜、変更することができる。実施例においては、各種トランジスタをＴＦＴから構成したが、代替的にＭＯＳＦＥＴから構成することもできる。また、例えば、２Ｔｒ／１Ｃ駆動回路の動作における［期間−ＴＰ（２）3］を２つの期間、［期間−ＴＰ（２）3］及び［期間−ＴＰ（２）’3］に分割し、［期間−ＴＰ（２）3］において、前述したとおり、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、［期間−ＴＰ（２）’3］において、走査線ＳＣＬをハイレベルとすることによって（即ち、鈍った走査信号によって）、映像信号書込みトランジスタＴSigをオン状態とすることで、駆動トランジスタＴDrvをオン状態としてもよい。実施例においては、各種トランジスタをｎチャネル型として説明したが、場合によっては、ｐチャネル型のトランジスタから駆動回路の一部あるいは全てを構成してもよい。また、本開示の表示装置は、例えば、テレビジョン受像機やデジタルカメラを構成するモニター装置、ビデオカメラを構成するモニター装置、パーソナルコンピュータを構成するモニター装置、ＰＤＡ（携帯情報端末，Personal Digital Assistant）、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書における各種表示部、電子ビューファインダー（Electronic View Finder，ＥＶＦ）や頭部装着型ディスプレイ（Head Mounted Display，ＨＭＤ）に適用することができる。即ち、本開示の電子機器として、テレビジョン受像機やデジタルカメラ、ビデオカメラ、パーソナルコンピュータ、ＰＤＡ、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書、電子ビューファインダーや頭部装着型ディスプレイを挙げることができ、これらの電子機器に本開示の表示装置が備えられている。実施例においては、表示部を、専ら、有機エレクトロルミネッセンス発光部から構成されているとして説明したが、発光部は、その他、液晶発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等の自発光型の発光部から構成することもできる。
【０１８９】
尚、本開示は、以下のような構成を取ることもできる。
［１］《表示装置：第１の態様》
（Ａ）走査回路、
（Ｂ）映像信号出力回路、
（Ｃ）電流供給部、
（Ｄ）電流供給部に接続され、第１の方向に延びるＭ本の電流供給線、
（Ｅ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（Ｆ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（Ｇ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子、
を備えており、
各発光素子を構成する駆動回路は、電流供給線、走査線及びデータ線に接続されており、
各走査線と走査回路との間に容量負荷部が設けられている表示装置。
［２］更に、各データ線の終端部に第２の容量負荷部が設けられている［１］に記載の表示装置。
［３］走査回路から容量負荷部及び走査線を経由して、第２の方向の中央部であって、第１の方向の中央部に位置する発光素子に入力する走査信号のパルス幅をＰＷ1-C、第２の方向の中央部であって、走査回路に隣接した発光素子に入力する走査信号のパルス幅をＰＷ1-Eとしたとき、
０．９５≦ＰＷ1-E／ＰＷ1-C＜１
である［１］又は［２］に記載の表示装置。
［４］容量負荷部はトランジスタから成り、
容量負荷部の容量は、該トランジスタのゲート容量から構成されている［１］乃至［３］のいずれか１項に記載の表示装置。
［５］容量負荷部は、２つの電極と、２つの電極に挟まれた誘電体層から成り、
一方の電極は走査線から構成されている［１］乃至［３］のいずれか１項に記載の表示装置。
［６］容量負荷部における容量は、
第２の方向の中央部であって、第１の方向の中央部に位置する発光素子の輝度と、第２の方向の中央部であって、走査回路に隣接した発光素子の輝度との間の輝度差、及び、輝度差の所望値、並びに、
１つの発光素子当たりの走査線の寄生容量、
に基づき決定される［１］乃至［５］のいずれか１項に記載の表示装置。
［７］容量負荷部における容量は、１つの発光素子当たりの走査線の寄生容量の５倍乃至２００倍である［１］乃至［６］のいずれか１項に記載の表示装置。
［８］駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
［１］乃至［７］のいずれか１項に記載の表示装置。
［９］《表示装置：第２の態様》
（Ａ）走査回路、
（Ｂ）映像信号出力回路、
（Ｃ）電流供給部、
（Ｄ）電流供給部に接続され、第１の方向に延びるＭ本の電流供給線、
（Ｅ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（Ｆ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（Ｇ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子、
を備えており、
各発光素子を構成する駆動回路は、電流供給線、走査線及びデータ線に接続されており、
各データ線の終端部に容量負荷部が設けられている表示装置。
［１０］走査回路から走査線を経由して、データ線の終端部であって、走査回路に隣接して位置する発光素子に入力する走査信号のパルス幅をＰＷ2-E、データ線の中央部であって、走査回路に隣接して位置する発光素子に入力する走査信号のパルス幅をＰＷ2-Cとしたとき、
０．９５≦ＰＷ2-E／ＰＷ2-C＜１
である［９］に記載の表示装置。
［１１］容量負荷部はトランジスタから成り、
容量負荷部の容量は、該トランジスタのゲート容量から構成されている［９］又は［１０］に記載の表示装置。
［１２］容量負荷部は、２つの電極と、２つの電極に挟まれた誘電体層から成り、
一方の電極はデータ線から構成されている［９］又は［１０］に記載の表示装置。
［１３］容量負荷部における容量は、
データ線の中央部であって、走査回路に隣接して位置する発光素子の輝度と、データ線の終端部であって、走査回路に隣接して位置する発光素子との間の輝度差、及び、輝度差の所望値、並びに、
終端部に位置する１つの発光素子における走査線とデータ線との間の寄生容量、
に基づき決定される［９］乃至［１２］のいずれか１項に記載の表示装置。
［１４］容量負荷部における容量は、１つの発光素子当たりの走査線とデータ線との間の寄生容量の５倍乃至１０倍である［９］乃至［１３］のいずれか１項に記載の表示装置。
［１５］駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
［９］乃至［１３］のいずれか１項に記載の表示装置。
［１６］《電子機器》
［１］乃至［１５］のいずれか１項に記載の表示装置を備えた電子機器。
【符号の説明】
【０１９０】
ＴDrv・・・駆動トランジスタ、ＴSig・・・映像信号書込みトランジスタ、ＴEL_C・・・発光制御トランジスタ、ＴND1・・・第１ノード初期化トランジスタ、ＴND2・・・第２ノード初期化トランジスタ、Ｃ1・・・容量部（コンデンサ部、保持容量）、ＣEL・・・発光部の寄生容量、ＥＬＰ・・・発光部（有機エレクトロルミネッセンス発光部）、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＣＳＬ・・・電流供給線、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬEL_C・・・発光制御トランジスタ制御線、ＡＺND1・・・第１ノード初期化トランジスタ制御線、ＡＺND2・・・第２ノード初期化トランジスタ制御線、１・・・発光素子、１０・・・支持体、２０・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３５・・・ソース／ドレイン領域、３４・・・チャネル形成領域、３６・・・他方の電極、３７・・・一方の電極、３８，３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・有機材料層（正孔輸送層、発光層及び電子輸送層の積層構造）、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路、１０４・・・第１ノード初期化トランジスタ制御回路、１０５・・・第２ノード初期化トランジスタ制御回路
【図１】
2013044891.tif 000003
【図２】
2013044891.tif 000004
【図３】
2013044891.tif 000005
【図４】
2013044891.tif 000006
【図５】
2013044891.tif 000007
【図６】
2013044891.tif 000008
【図７】
2013044891.tif 000009
【図８】
2013044891.tif 000010
【図９】
2013044891.tif 000011
【図１０】
2013044891.tif 000012
【図１１】
2013044891.tif 000013
【図１２】
2013044891.tif 000014
【図１３】
2013044891.tif 000015
【図１４】
2013044891.tif 000016
【図１５】
2013044891.tif 000017
【図１６】
2013044891.tif 000018
【図１７】
2013044891.tif 000019
【図１８】
2013044891.tif 000020
【図１９】
2013044891.tif 000021
【図２０】
2013044891.tif 000022
【図２１】
2013044891.tif 000023
【図２２】
2013044891.tif 000024
【図２３】
2013044891.tif 000025
【図２４】
2013044891.tif 000026
【図２５】
2013044891.tif 000027
【図２８】
2013044891.tif 000028
【図２９】
2013044891.tif 000029
【図２６】
2013044891.tif 000030
【図２７】
2013044891.tif 000031
【図３０】
2013044891.tif 000032