(57)【要約】 【課題】ノイズを低減し安定した電圧を発生することが可能な電源安定化回路を提供する。【解決手段】少なくとも１つのバイアス電圧生成回路１３は、参照電圧と非安定電圧から生成されたバイアス電圧に応じた信号を比較し、バイアス電圧を生成する。少なくとも１つの電圧供給回路１４は、機能回路２２の近傍に配置され、配線２３により機能回路に接続され、バイアス電圧生成回路から供給されるバイアス電圧に基づき、非安定電圧を安定化して機能回路に供給する。【選択図】図１
2013055581.tif 000002
【特許請求の範囲】
【請求項１】
参照電圧と非安定電圧から生成されたバイアス電圧に応じた信号を比較し、前記バイアス電圧を生成する少なくとも１つのバイアス電圧生成回路と、
機能回路の近傍に配置され、配線により前記機能回路に接続され、前記バイアス電圧生成回路から供給される前記バイアス電圧に基づき、前記非安定電圧を安定化して前記機能回路に供給する少なくとも１つの電圧供給回路と、
を具備することを特徴とする電源安定化回路。
【請求項２】
前記少なくとも１つのバイアス電圧生成回路は、前記機能回路において消費される電流と前記電圧供給回路を構成する第１のトランジスタのサイズの比が同等となるような電流源と、第２のトランジスタにより構成されることを特徴とする請求項１記載の電源安定化回路。
【請求項３】
前記機能回路は、固体撮像装置の画素部であり、前記電圧供給回路は、前記画素部の周囲に前記配線により接続されることを特徴とする請求項２記載の電源安定化回路。
【請求項４】
前記画素部は、全面に対応して配置された電源配線を有し、前記少なくとも１つの電圧供給回路は、画素部の周囲に配置され、周囲から前記電源配線に安定化された電圧を供給することを特徴とする請求項３記載の電源安定化回路。
【請求項５】
前記機能回路は、固体撮像装置の画素部と、画素部の出力信号をデジタル信号に変換するアナログ／デジタル変換回路と、前記アナログ／デジタル変換回路の基準電圧を発生する基準電圧発生回路と、を具備し、前記少なくとも１つの電圧供給回路は、前記画素部、前記アナログ／デジタル変換回路、前記基準電圧発生回路の近傍に配置され、前記配線により前記画素部、前記アナログ／デジタル変換回路、前記基準電圧発生回路にそれぞれ接続されることを特徴とする請求項４記載の電源安定化回路。
【請求項６】
前記少なくとも１つのバイアス電圧生成回路は、第１のバイアス電圧と、前記第１のバイアス電圧と異なる第２のバイアス電圧を生成する第１、第２のバイアス電圧生成回路を含み、第１のバイアス電圧生成回路は、前記第１のバイアス電圧を前記画素部の近傍に配置された前記電圧供給回路に供給し、第２のバイアス電圧生成回路は、前記第２のバイアス電圧を前記アナログ／デジタル変換回路、前記基準電圧発生回路の近傍に配置された前記電圧供給回路に供給することを特徴とする請求項５記載の電源安定化回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、例えば固体撮像装置に適用される電源安定化回路に関する。
【背景技術】
【０００２】
一般に、２次元の画素配列を備えた固体撮像装置は、水平方向に配置された複数の画素から出力された信号を同時にサンプリングし、Ａ／Ｄ変換する。このため、固体撮像装置の電源電圧にノイズが含まれた場合、水平方向に強い相関を持ったノイズとして出力画像に現れる。この水平方向に強い相関を持つノイズは、空間的に無相関に現れるノイズと異なり、人間の視覚特性に大きな影響を与える。このため、このノイズの発生を抑えること及び出力画像にその影響が及ばないようにすることは、固体撮像装置の設計において極めて重要である。しかし、従来、電源ノイズを低減することが困難であった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２５３５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、ノイズを低減し安定した電圧を発生することが可能な電源安定化回路を提供しようとするものである。
【課題を解決するための手段】
【０００５】
本実施形態の電源安定化回路によれば、基準電圧に基づき生成された参照電圧と非安定電圧から生成されたバイアス電圧に応じた信号を比較し、前記バイアス電圧を生成する少なくとも１つのバイアス電圧生成回路と、機能回路の近傍に配置され、配線により前記機能回路に接続され、前記バイアス電圧生成回路から供給される前記バイアス電圧に基づき、前記非安定電圧を安定化して前記機能回路に供給する少なくとも１つの電圧供給回路と、を具備する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る電源安定化回路を示す回路構成図。
【図２】第２の実施形態に係る電源安定化回路を示す回路構成図。
【図３】第１、第２の実施形態が適用される固体撮像装置の一例を示す構成図。
【図４】第２の実施形態を固体撮像装置の一部に適用した一例を示す構成図。
【図５】図４の例を具体的に示す図。
【図６】第２の実施形態を固体撮像装置の一部に適用した別の例を示す構成図。
【発明を実施するための形態】
【０００７】
固体撮像装置に印加される電源電圧のノイズを抑制するため、一般的に電源安定化回路が用いられる。その際、固体撮像装置とは別に電源安定化機能を持つデバイスを用いる場合と、固体撮像装置自体に電源安定化回路を組込む場合が考えられる。
【０００８】
前者の場合、別デバイスが必要なこと、及びそれを実装するための基板領域を確保しなければならずコストが上昇する。
【０００９】
後者の場合、固体撮像装置の外部から供給される非安定電源を固体撮像装置に実装された電源安定化回路に供給して安定化し、この電源安定化回路から出力される電源を固体撮像装置の外部に接続されたコンデンサに供給して、さらに安定化した後、固体撮像装置の電源として供給する構成が一般的である。このため、コンデンサ、及びコンデンサを接続するための端子が必要となり、固体撮像装置やそれを搭載する撮像モジュールが大きくなり、コストが上昇する。
【００１０】
また、この場合、電源安定化回路から固体撮像装置までの配線長が長くなるため、安定化された電源が外乱ノイズの影響を受けやすいという問題もある。
【００１１】
このように、固体撮像装置に対して安定化された電源を供給することが困難であった。
【００１２】
以下、実施の形態について、図面を参照して説明する。
【００１３】
（第１の実施形態）
図１は、第１の実施形態に係る電源安定化回路１１を示している。
【００１４】
電源安定化回路１１は、例えば昇圧回路１２、バイアス電圧生成回路１３、電圧供給回路（以下、レギュレータと称す）１４により構成されている。
【００１５】
昇圧回路１２は、例えばチャージポンプ回路により構成され、半導体デバイス外から供給される非安定な電源電圧ＶＤＤを昇圧し、電圧ＶＤＤより高い電圧ＶＤＤＨを生成する。昇圧回路１２の出力端は、例えば平滑回路を構成するコンデンサ１５を介して接地されるともに、バイアス電圧生成回路１３に接続される。
【００１６】
バイアス電圧生成回路１３は、例えば演算増幅器１６、可変抵抗１７、ＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと称す）１８、抵抗１９、電流源２０により構成されている。
【００１７】
昇圧回路１２により生成された電圧ＶＤＤＨは、演算増幅器１６の電源として演算増幅器１６に供給される。演算増幅器１６の非反転入力端には、参照電圧Ｖｒｅｆが供給される。この参照電圧Ｖｒｅｆは、図示せぬバンド・ギャップ・リファレンス（Band-gap reference：ＢＧＲ）回路により生成された安定な固定電圧（基準電圧）が、可変抵抗１７により調整されて生成される。演算増幅器１６の非反転入力端には、抵抗１９と電流源２０との接続ノード電圧が負帰還電圧として供給される。
【００１８】
すなわち、演算増幅器１６の出力端から出力されるバイアス電圧Ｖｂは、ＮＭＯＳトランジスタ１８のゲートに供給される。このＮＭＯＳトランジスタのドレインには、外部から供給される非安定の電源電圧ＶＤＤが供給される。このＮＭＯＳトランジスタのソースには、抵抗１９を介して電流源２０が接続されている。この電流源２０は、カレントミラー回路を構成する２つのＮＭＯＳトランジスタ２０ａ、２０ｂにより構成されている。ＮＭＯＳトランジスタ２０ｂのドレイン及びゲートと、ＮＭＯＳトランジスタ２０ａのゲートには、ＢＧＲ回路により生成された電圧が供給され、ＮＭＯＳトランジスタ２０ｂに流れる電流がＮＭＯＳトランジスタ２０ａにミラーされる。この電流源２０と抵抗１９の接続ノードから出力されるバイアス電圧に応じた電圧が負帰還電圧として演算増幅器１６の反転入力端に供給される。演算増幅器１６は、参照電圧Ｖｒｅｆと負帰還電圧との電位差が最小となるように動作し、バイアス電圧Ｖｂを出力する。すなわち、バイアス電圧生成回路１３は、昇圧回路１２から供給される電圧に基づき、非安定な電源電圧ＶＤＤの揺らぎの影響を受けないバイアス電圧Ｖｂを生成する。
【００１９】
このバイアス電圧生成回路１３により生成されたバイアス電圧Ｖｂは、電圧供給回路１４を構成するＮＭＯＳトランジスタ２１のゲートに供給される。このＮＭＯＳトランジスタ２１のドレインには、非安定な電源電圧ＶＤＤが供給され、ソースは配線２３を介して機能回路２２に接続されている。
【００２０】
ＮＭＯＳトランジスタ２１のゲートには、バイアス電圧生成回路１３から非安定な電源電圧ＶＤＤの揺らぎの影響を受けないバイアス電圧Ｖｂが供給されている。このため、ＮＭＯＳトランジスタ２１のソースから安定化された電圧ＰＸＶＤＤが出力され、この電圧ＰＸＶＤＤが配線２３を介して機能回路２２、例えば固体撮像装置の画素部に供給される。
【００２１】
レギュレータ１４を構成するＮＭＯＳトランジスタ２１は、機能回路２２の近傍に配置される。このため、配線２３の配線長を短くすることができる。このため、配線２３に外部からノイズが混入することを回避することができ、機能回路２２に電源ノイズが混入することを防止でき、ノイズの影響を除去することが可能である。
【００２２】
尚、参照電圧Ｖｒｅｆは、可変抵抗１７を調整することにより変更可能である。
【００２３】
前述したように、負帰還電圧を生成する部分は、電流源２０と、抵抗１９と、ＮＭＯＳトランジスタ１８とにより構成されている。電流源２０とＮＭＯＳトランジスタ１８は、トランジスタの製造ばらつきによる影響を抑えるため、機能回路２２において消費される電流とレギュレータ１４を構成するＮＭＯＳトランジスタ２１のサイズの比が同等となるようなレプリカ回路を構成している。
【００２４】
また、抵抗１９は、負帰還電圧を低下させるための抵抗であり、負帰還電圧を低下させることで参照電圧Ｖｒｅｆを低めにできる効果を有している。すなわち、抵抗１９が無い場合、参照電圧Ｖｒｅｆは、機能回路２２に供給される安定化された電圧ＰＸＶＤＤと同等としなければならない。電圧ＰＸＶＤＤを非安定の電源電圧ＶＤＤより僅かに低く設定しようとする場合、例えばＶＤＤ＝２．８Ｖ、ＰＸＶＤＤ＝２．６Ｖに設定する場合、参照電圧Ｖｒｅｆは２．６Ｖとなり、特に可変抵抗１７に電流を供給するＢＧＲ回路側の電源電圧に対する余裕がなくなり、定電流が供給されなくなるおそれがある。また、同様に演算増幅器１６の電源電圧に対する余裕もなくなり、その演算増幅器１６が機能しなくなる。それを避けるため、抵抗１９を挿入して負帰還電圧を低下させ、参照電圧Ｖｒｅｆが非安定の電源電圧ＶＤＤより十分低くなるようにしている。
【００２５】
以上の構成により、演算増幅器１６の出力端からバイアス電圧Ｖｂが出力される。バイアス電圧Ｖｂは、可変抵抗１７を調整することにより、変更することができる。また、レギュレータ１４から出力される電圧ＰＸＶＤＤは、バイアス電圧Ｖｂを可変することにより、変更可能である。このため、電圧ＰＸＶＤＤを機能回路２２が必要とする電圧に応じて変更することが可能である。
【００２６】
なお、レギュレータ１４のＮＭＯＳトランジスタ２１は、負荷としての機能回路２２の消費電流に対して許容できる電圧降下の範囲内で、電流負荷に応じた適切なサイズで設計することができる。但し、前述の通り、機能回路２２の消費電流とレギュレータ１４内のＮＭＯＳトランジスタ２１のサイズの比が同じになるように、電流源２０の電流とＮＭＯＳトランジスタ１８のサイズの比が同じになるように設計する必要がある。
【００２７】
上記第１の実施形態によれば、レギュレータ１４を構成するＮＭＯＳトランジスタ２１のゲートにバイアス電圧生成回路１３から非安定な電源電圧ＶＤＤの揺らぎを相殺するバイアス電圧Ｖｂが供給されている。このため、ＮＭＯＳトランジスタ２１のソースから安定化された電圧ＰＸＶＤＤが配線２３を介して機能回路２２としての例えば固体撮像装置の画素部に供給される。
【００２８】
しかも、レギュレータ１４を構成するＮＭＯＳトランジスタ２１は、機能回路２２としての例えば固体撮像装置の画素部近傍に配置している。このため、配線２３の配線長を短縮してノイズの混入を防止でき、画素部に対するノイズの影響を低減することが可能である。
【００２９】
（第２の実施形態）
図２は、第２の実施形態に係る電源安定化回路１１を示している。第２の実施形態において、第１の実施形態と同一部分には、同一符号を付し、異なる部分についてのみ説明する。
【００３０】
第２の実施形態は、複数の機能回路２２−１〜２２−ｎに対して、レギュレータ１４−１〜１４−ｎが配置され、レギュレータ１４−１〜１４−ｎを構成するＮＭＯＳトランジスタ２１−１〜２１−ｎのソースと機能回路２２−１〜２２−ｎが配線２３−１〜２３−ｎによりそれぞれ接続されている。ＮＭＯＳトランジスタ２１−１〜２１−ｎの各ゲートには、バイアス電圧生成回路１１からバイアス電圧Ｖｂが供給されている。
【００３１】
このような構成によれば、半導体デバイス内に複数の機能回路２２−１〜２２−ｎが離れた位置に配置されている場合においても、レギュレータ１４−１〜１４−ｎを各機能回路２２−１〜２２−ｎの近傍に配置することが可能である。このため、配線２３−１〜２３−ｎの配線長を短くすることが可能であり、ノイズの混入を防止することができる。
【００３２】
また、各機能回路２２−１〜２２−ｎにおいて、消費電流が異なっていても、それぞれの電流と対応するレギュレータ１４−１〜１４−ｎ内のＮＭＯＳトランジスタ２１−１〜２１−ｎのサイズの比を、バイアス電圧生成回路１３の電流源２０の電流とＮＭＯＳトランジスタ１８のサイズの比と一致させることにより、安定化された電源電圧ＰＸＶＤＤ−１〜ＰＸＶＤＤ−ｎを同一電圧とすることができる。
【００３３】
図３は、上記第１、第２の実施形態が適用される固体撮像装置３０、例えばデジタルカメラやデジタルビデオカメラに適用される例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の固体撮像装置の一例を概略的に示している。
【００３４】
センサコア部３１は、画素部３２、例えばカラム並列型アナログ／デジタル変換回路（ＡＤＣ）３３、ラインメモリ３４などを有している。
【００３５】
画素部３２は、レンズ３５を介して入射された光を光電変換し、入射光量に応じた電荷を生成する。この画素部３２には、複数のセル（画素）が図示せぬ半導体基板上にマトリクス状に配置されている。１つのセルＰＣは、４つのトランジスタ（Ｔａ，Ｔｂ，Ｔｃ，Ｔｄ）とフォトダイオード（ＰＤ）により構成されている。各セルにはパルス信号ＡＤＲＥＳｎ，ＲＥＳＥＴｎ，ＲＥＡＤｎがそれぞれ供給されている。各セルＰＣのトランジスタＴｂは、垂直信号線ＶＬＩＮに接続されている。ソースフォロワ回路用の負荷トランジスタＴＬＭの電流通路の一端は垂直信号線ＶＬＩＮに接続され、他端は接地されている。
【００３６】
上記画素部３２で発生した信号電荷に対応するアナログ信号は、ＡＤＣ３３に供給され、デジタル信号に変換される。ＡＤＣ３３から出力されたデジタル信号は、ラインメモリ３４を介して順次転送される。ラインメモリ３４から読み出された例えば１０ビットのデジタル信号は、信号処理回路３６で処理される。
【００３７】
また、画素部３２に隣接して、パルスセレクタ回路（セレクタ）３７、信号読み出し用などの垂直レジスタ３８が配置されている。
【００３８】
タイミングジェネレータ（ＴＧ）３９は、制御部４０から供給される制御信号ＣＯＮＴやコマンドＣＭＤに応じてＲＥＳＥＴ／ＡＤＲＥＳ／ＲＥＡＤ、Ｓｎなどのパルス信号を生成する。
【００３９】
パルス信号ＲＥＳＥＴ／ＡＤＲＥＳ／ＲＥＡＤはセレクタ３７に供給され、パルス信号Ｓｎは垂直レジスタ３８に供給される。垂直レジスタ３８により画素部３２の垂直ラインが選択され、セレクタ３７を介してパルス信号ＲＥＳＥＴ／ＡＤＲＥＳ／ＲＥＡＤ（図１ではＲＥＳＥＴｎ，ＡＤＲＥＳｎ，ＲＥＡＤｎで代表的に示す）が画素部３２へ供給される。
【００４０】
セルＰＣにおいて、行選択トランジスタＴａ、増幅トランジスタＴｂの電流通路は、電源ＰＸＶＤＤと垂直信号線ＶＬＩＮ間に直列接続される。トランジスタＴａのゲートにはパルス信号（アドレスパルス）ＡＤＲＥＳｎが供給される。リセットトランジスタＴｃの電流通路は、電源ＰＸＶＤＤとトランジスタＴｂのゲート（検出部ＦＤ）との間に接続され、そのゲートにパルス信号（リセットパルス）ＲＥＳＥＴｎが供給される。また、読み出しトランジスタＴｄの電流通路の一端は、検出部ＦＤに接続され、そのゲートにパルス信号（読み出しパルス）ＲＥＡＤｎが供給される。トランジスタＴｄの電流通路の他端にフォトダイオードＰＤのカソードが接続され、このフォトダイオードＰＤのアノードは接地されている。さらに、画素部３２には、バイアス回路４１からバイアス電圧ＶＶＬが印加される。このバイアス電圧ＶＶＬは、負荷トランジスタＴＬＭのゲートに供給される。
【００４１】
基準電圧（ＶＲＥＦ）発生回路４２は、メインクロック信号ＭＣＫに応答して、ＡＤＣ３３用の基準波形を生成する。ＶＲＥＦ発生回路４２は、例えば１水平走査期間にＡＤ変換を実行するため、ランプ波ＶＲＥＦを発生してＡＤＣ３３に供給する。
【００４２】
図４は、図３に示す画素部３２に、第２の実施形態を適用した例を示しており、第２の実施形態と同一部分には同一符号を付している。
【００４３】
各レギュレータ１４−１〜１４−４は、機能回路としての画素部３２に接続されている。各レギュレータ１４−１〜１４−４から出力される電圧ＰＸＶＤＤは、図３に示す各セルＰＣの電源として供給される。各レギュレータ１４−１〜１４−４は、画素部３２の近傍に配置されており、レギュレータ１４−１〜１４−４と画素部３２とを接続する配線２３−１〜２３−４の配線長が短縮されている。
【００４４】
図４において、バイアス電圧生成回路１３、及びレギュレータ１４−１〜１４−４は、固体撮像装置３０と同一の半導体チップ５１内に形成され、昇圧回路１２とコンデンサ１５は、例えば半導体チップ５１の外部に接続されている。昇圧回路１２とコンデンサ１５は、半導体チップ５１に設けられた端子５２に接続され、端子５２にバイアス電圧生成回路１３が接続されている。
【００４５】
上記構成によれば、レギュレータ１４−１〜１４−４を画素部３２の近傍に配置し、レギュレータ１４−１〜１４−４と画素部３２とを接続する配線２３−１〜２３−４の配線長が短縮している。このため、レギュレータ１４−１〜１４−４により安定化された電圧ＰＸＶＤＤを短い配線２３−１〜２３−４を介して画素部３２に供給することができるため、ノイズの影響を除去することができ、良好な画像信号を得ることが可能である。
【００４６】
しかも、バイアス電圧生成回路を構成するレギュレータ１４−１〜１４−４やバイアス電圧生成回路１３を半導体チップ５１内に組み込むことにより、電源安定化のためのコンデンサや、そのための端子の数を削減することが可能である。このため、例えば固体撮像装置としての半導体チップ５１やそれを搭載する撮像モジュールのサイズを小型化でき、コストを抑えることができる。
【００４７】
図５は、図４の画素部３２とレギュレータ１４−１〜１４−４を構成するＮＭＯＳトランジスタ２１−１〜２１−４の関係を具体的に示している。画素部３２には、電圧ＰＸＶＤＤを供給するための電源配線６１が例えばメッシュ状に配置されている。このメッシュ状の電源配線６１は、画素部３２の全面に対応して配置されている。電源配線６１の構成は、表面照射型の固体撮像装置であれば光路への妨げを最小にしなければならないが、裏面照射型のそれであれば光路を気にしなくて良いので配置の自由度は高い。いずれにせよ、メッシュ状に限定されるものではなく、画素部３２の全面に対応して配置され、各セルＰＣに電源を供給できる形状であれば良い。
【００４８】
ＮＭＯＳトランジスタ２１−１〜２１−４のソースは、電源配線６１の例えば四隅に接続されている。しかし、四隅に限定されるものではなく、電源配線６１の周囲から電源電圧ＰＸＶＤＤを供給できる構成であればよい。
【００４９】
このように、電源配線６１の少なくとも四隅から電圧ＰＸＶＤＤを供給することにより、例えば電源配線６１の一方側からのみ、電源を供給した場合に比べて、電圧ＰＸＶＤＤを画素部３２の全域に均等に供給することが可能である。すなわち、電源配線６１の一方側からのみ、電源を供給した場合、供給部から離れた部分は、電源電圧が低下し、画素部３２から出力される信号が低下するため、出力画像の明るさが低下し、出力画像の明るさに不均一が生じるなどの影響が発生する。これに対して、画素部３２の少なくとも四隅から電源を供給した場合、画素部３２に対して均一なレベルの電圧を供給することが可能である。このため、出力画像の明るさを均一化することが可能である。
【００５０】
図６は、第２の実施形態の変形例を示すものであり、図３に示す画素部３２、ＡＤＣ３３、ＶＲＥＦ発生回路４２に第２の実施形態を適用した例を示している。
【００５１】
図６において、画素部３２に供給する電圧と、ＡＤＣ３３、ＶＲＥＦ発生回路４２に供給する電圧は相違している。このため、２つのバイアス電圧生成回路１３−１、１３−２を設け、バイアス電圧生成回路１３−１により、画素部３２の近傍に配置されたレギュレータ２１−１〜２１−ｎにバイアス電圧を供給し、バイアス電圧生成回路１３−２によりＡＤＣ３３、ＶＲＥＦ発生回路４２の近傍に配置されたレギュレータ２１−５〜２１−７にバイアス電圧を供給している。
【００５２】
レギュレータ２１−１〜２１−４は、配線２３−１〜２３−４によって画素部３２に接続され、レギュレータ２１−５、２１−６は、配線２３−５〜２３−６によってＡＤＣ３３を構成する比較器（ＣＭＰ）アレイ３３ａやＣＭＰバイアス３３ｂ、ＣＭＰドライバ３３ｃに接続されている。レギュレータ２１−５は、配線２３−７によってＶＲＥＦ発生回路４２に接続されている。
【００５３】
上記構成によれば、バイアス電圧生成回路１３−１は、画素部３２用のバイアス電圧Ｖｂを生成し、バイアス電圧生成回路１３−２は、ＡＤＣ３３やＶＲＥＦ発生回路４２用のバイアス電圧Ｖｂｃを生成する。このため、レギュレータ２１−１〜２１−４は、画素部３２に適正な電源電圧ＰＸＶＤＤを供給でき、レギュレータ２１−５、２１−６は、ＡＤＣ３３やＶＲＥＦ発生回路４２に適正な電源電圧ＲＣＶＤＤをそれぞれ供給できる。
【００５４】
しかも、これらレギュレータ２１−１〜２１−４、２１−５、２１−６は、画素部３２、ＡＤＣ３３やＶＲＥＦ発生回路４２の近傍に配置されるため、これらレギュレータ２１−１〜２１−４、２１−５、２１−６と、画素部３２、ＡＤＣ３３やＶＲＥＦ発生回路４２とを接続する配線２３−１〜２３−７の配線長を短縮することができる。このため、これら配線２３−１〜２３−７にノイズが混入することを防止できる。したがって、出力画像に水平方向に強い相関を有するノイズが生じることを防止でき、画質を向上することができる。
【００５５】
尚、上記第１、第２の実施形態は、機能回路として、固体撮像装置を構成する画素部や、ＡＤＣを例に挙げたが、これに限定されるものではなく、第１、第２の実施形態を固体撮像装置以外の機能回路に適用することも可能である。
【００５６】
その他、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００５７】
１１…電源安定化回路、１２…昇圧回路、１３、１３−１、１３−２…バイアス電圧生成回路、１４、１４−１〜１４−ｎ…電圧供給回路（レギュレータ）、２１、２１−１、２１−ｎ…ＮＭＯＳトランジスタ、２２…機能回路、２３、２３−１〜２３−７…配線、３０…固体撮像装置、３２…画素部、３３…カラム並列型アナログデジタル変換器（ＡＤＣ）、４２…ＶＲＥＦ発生回路。
【図１】
2013055581.tif 000003
【図２】
2013055581.tif 000004
【図３】
2013055581.tif 000005
【図４】
2013055581.tif 000006
【図５】
2013055581.tif 000007
【図６】
2013055581.tif 000008