(57)【要約】【課題】ハードウェアの占有面積を低減する。【解決手段】選択装置は、第１の装置の出力線のうち、少なくともクロック信号線及びチップセレクト信号線と接続されるインタフェースと、第１の装置のクロック信号に同期して動作する複数の第２の装置のそれぞれのチップセレクト信号線と接続される複数のインタフェースと、第１の装置のクロック周波数を計測する計測部と、計測部によって計測された第１の装置のクロック周波数に応じて、複数の第２の装置のいずれかに接続されるチップセレクト信号線を選択し、第１の装置からのチップセレクト信号を選択されたチップセレクト信号線に出力する選択部と、を備える。【選択図】図５
2013190961.tif 000002
【特許請求の範囲】
【請求項１】
第１の装置の出力線のうち、少なくともクロック信号線及びチップセレクト信号線と接続されるインタフェースと、
前記第１の装置のクロック信号に同期して動作する複数の第２の装置のそれぞれのチップセレクト信号線と接続される複数のインタフェースと、
前記第１の装置のクロック周波数を計測する計測部と、
前記計測部によって計測された前記第１の装置のクロック周波数に応じて、前記複数の第２の装置のいずれかに接続されるチップセレクト信号線を選択し、前記第１の装置からのチップセレクト信号を前記選択されたチップセレクト信号線に出力する選択部と、
を備える選択装置。
【請求項２】
前記第１の装置のクロック周波数より高い周波数で動作するクロックをさらに備え、
前記計測部は、前記第１の装置から出力されるクロック信号の１つのクロックサイクルに含まれる、前記クロックのクロック数を計測し、
前記選択部は、前記クロック数に応じて、前記複数の第２の装置のいずれかに接続されるチップセレクト信号線を選択する、
請求項１に記載の選択装置。
【請求項３】
第１の装置のクロック周波数を計測し、
計測された前記第１の装置のクロック周波数に応じて、前記第１の装置のクロック信号に同期して動作する複数の第２の装置のいずれかに接続されるチップセレクト信号線を選択し、前記第１の装置からのチップセレクト信号を前記選択されたチップセレクト信号線に出力する、
選択方法。
【請求項４】
第１の装置、
前記第１の装置のクロック信号に同期して動作する複数の第２の装置、および
前記第１の装置の出力線のうち、少なくともクロック信号線及びチップセレクト信号線と接続されるインタフェースと、
前記複数の第２の装置のそれぞれのチップセレクト信号線と接続される複数のインタフェースと、
前記第１の装置のクロック周波数を計測する計測部と、
前記計測部によって計測された前記第１の装置のクロック周波数に応じて、前記複数の第２の装置のいずれかに接続されるチップセレクト信号線を選択し、前記第１の装置からのチップセレクト信号を前記選択されたチップセレクト信号線に出力する選択部と、を備える選択装置、
を含む情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の装置から１つの装置を選択する選択装置及び選択方法に関する。
【背景技術】
【０００２】
同期式のシリアル通信の規格の一つに、例えば、ＳＰＩ（Serial Peripheral Interface）がある。ＳＰＩでは、１つのマスタデバイスに複数のスレーブデバイスを接続する構
成において、マスタデバイスは、各スレーブデバイスと通信を行うために、チップセレクト信号を送信して１つのスレーブデバイスを選択する。
【０００３】
図１は、ＳＰＩによる、１つのマスタデバイスと複数のスレーブデバイスとの接続の一例を示す図である。ＳＰＩマスタデバイスＰ５０は、複数のチップセレクト（ＣＳ）信号線を有する。ＳＰＩマスタデバイスＰ５０は、通信するＳＰＩスレーブデバイスが接続されているチップセレクト信号線をアクティブにして、クロック信号線（ＳＣＫ），データ信号線（ＳＤＩ，ＳＤＯ）を介してＳＰＩスレーブデバイスと通信を行う。ＳＰＩスレーブデバイスは、ＳＰＩマスタデバイスＰ５０からのクロックに同期して、ＳＰＩマスタデバイスＰ５０と通信を行う。以降、ＳＰＩマスタデバイスを、単に、マスタデバイスと称する。また、ＳＰＩスレーブデバイスを、単に、スレーブデバイスと称する。また、図１に示されるスレーブデバイスのうちの一つをスレーブデバイスＰ５１とする。
【０００４】
図２は、図１中のマスタデバイスＰ５０がスレーブデバイスＰ５１と通信を行う場合のタイムチャートの例である。図２では、横軸が時間（ｔ）であり、縦軸は、信号の種類別に信号のレベルをＨ（Ｈｉｇｈ）、Ｌ（Ｌｏｗ）で示されている。
【０００５】
マスタデバイスＰ５０は、スレーブデバイスＰ５１が接続される信号線ＣＳ１にチップセレクト信号をアサートするとともに、データ信号線ＳＤＯでデータを送信する。図２では、チップセレクト信号はＬレベルでアクティブとする。
【０００６】
スレーブデバイスＰ５１は、チップセレクト信号ＣＳ１がアサートされると、データ信号線ＳＤＩからマスタデバイスＰ５０からのデータを受信する。スレーブデバイスＰ５１は、チップセレクト信号ＣＳ１がアサートされると、クロック信号ＳＬＫに同期してデータ信号線ＳＤＯでデータを送信する。マスタデバイスＰ５０は、スレーブデバイスＰ５１からのデータをデータ信号線ＳＤＩから受信する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３０４０１１号公報
【特許文献２】特開２００５−１９６４８６号公報
【特許文献３】特開２００８−１８６１８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＳＰＩによる接続には、以下のような問題があった。図１に示されるようなマスタデバイスと複数のスレーブデバイスの接続においては、マスタデバイスは、スレーブデバイスの数に応じてチップセレクト信号線を用意する。また、スレーブデバイスはマスタデバイスから離れた位置に設置されることが多く、スレーブデバイスの数が増えると、マスタデバイスとスレーブデバイスとの間の信号線が増え、ハードウェアの占有面積が増加する、という問題がある。
【０００９】
また、例えば、スレーブデバイスの数が、マスタデバイスが保持するチップセレクト信号線の数よりも多い場合には、チップセレクト信号を出力するためのデバイスが別途用意される。この場合にも、上述のハードウェアの占有面積が増加する問題が生じる。
【００１０】
図３は、マスタデバイス６０が備えるチップセレクト信号線の数よりもスレーブデバイスの数が多い場合の接続例を示す図である。図３では、マスタデバイス６０が備えるチップセレクト信号線が３つであるのに対して、４つのスレーブデバイス６１−６４が存在する。そのため、スレーブデバイス６４に対してチップセレクト信号を出力する信号出力デバイス６６が、チップセレクト信号線とは異なる信号線によって、マスタデバイスに接続されている。スレーブデバイス６４のチップセレクト信号線は、信号出力デバイス６６に接続し、信号出力デバイス６６からチップセレクト信号を受信する。したがって、図３の構成では、チップセレクト信号線によるハードウェアの占有面積増加の問題が生じる。
【００１１】
図３に示される構成では、ハードウェアの占有面積増加に加えて、さらに以下の問題が生じる。図３に示される例では、マスタデバイス６０がスレーブデバイス６４と通信を行う場合には、スレーブデバイス６４へのチップセレクト信号は、信号出力デバイス６６を介する。そのため、チップセレクト信号の出力のための時間に加えて、信号出力デバイス６６を経由するため、オーバヘッドが生じ、スレーブデバイス６４へのアクセスのスピードに影響する。また、信号出力デバイス６６がソフトウェアによって制御される場合には、マスタデバイス６０から信号出力デバイス６６へのアクセスにも時間がかかり、さらにオーバヘッドが増加する。
【００１２】
１つの側面では、本発明は、ハードウェアの占有面積を低減する選択装置及び選択方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の態様の一つは、選択装置である。この選択装置は、
第１の装置の出力線のうち、少なくともクロック信号線及びチップセレクト信号線と接続されるインタフェースと、
前記第１の装置のクロック信号に同期して動作する複数の第２の装置のそれぞれのチップセレクト信号線と接続される複数のインタフェースと、
前記第１の装置のクロック周波数を計測する計測部と、
前記計測部によって計測された前記第１の装置のクロック周波数に応じて、前記複数の第２の装置のいずれかに接続されるチップセレクト信号線を選択し、前記第１の装置からのチップセレクト信号を前記選択されたチップセレクト信号線に出力する選択部と、
を備える。
【発明の効果】
【００１４】
開示の選択装置及び選択方法によれば、ハードウェアの占有面積を低減することができる。
【図面の簡単な説明】
【００１５】
【図１】ＳＰＩによる、１つのマスタデバイスと複数のスレーブデバイスとの接続の一例を示す図である。
【図２】図１中のマスタデバイスがスレーブデバイスと通信を行う場合のタイムチャートの例である。
【図３】マスタデバイスが備えるチップセレクト信号線の数よりもスレーブデバイスの数が多い場合の接続例を示す図である。
【図４】第１実施形態における情報処理システムの構成例を示す図である。
【図５】スレーブＣＳ制御部の構成例を示す図である。
【図６】スレーブＣＳ制御部のタイムチャートの一例である。
【図７】カウント値の範囲と選択するチップセレクト信号線の対応を示す図である。
【図８】チップセレクトの真理値表である。
【図９】マスタデバイスのソフトウェア処理のフローチャートの一例である。
【図１０】情報処理システムの具体例を示す図である。
【図１１】図１０における各チップセレクト信号線に割り当てられるカウント値の範囲の一例である。
【図１２】図１０におけるチップセレクトの真理値表の一例である。
【図１３】マスタデバイスがスレーブデバイスと通信を行う場合のタイムチャートの一例である。
【図１４】第２実施形態におけるスレーブＣＳ制御部の構成例を示す図である。
【図１５】エンコーダ回路のチップセレクト信号線に割り当てられるカウント値の範囲の一例である。
【図１６】チップセレクトの真理値表の一例である。
【発明を実施するための形態】
【００１６】
以下、図面に基づいて、本発明の実施の形態を説明する。以下の実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。
【００１７】
＜第１実施形態＞
第１実施形態では、１つのマスタデバイスと複数のスレーブデバイスとが接続される情報処理システムの構成において、第１の装置（マスタデバイス）のクロック周波数を測定する測定部と、第１の装置のクロック周波数に応じて複数の第２の装置（スレーブデバイス）の中から１つを選択する選択部とを設ける。
【００１８】
図４は、第１実施形態における情報処理システムの構成例を示す図である。情報処理システムは、マスタデバイス２と、マスタデバイス２のクロックに同期して動作する複数のスレーブデバイスと、スレーブＣＳ制御部１と、を含む。図４では、アドレス線，クロック線は、便宜的に、１本の制御線として示されている。マスタデバイス２は、例えば、コントローラ，ＣＰＵ（Central Processing Unit）などのプロセッサである。スレーブデ
バイスは、例えば、ＲＯＭ（Read Only Memory）などの補助記憶装置のコントローラ，ＳＷハブのコントローラ，各種センサチップ，可搬記録媒体駆動装置のインタフェースチップ，ネットワークインタフェース等である。
【００１９】
データ線，制御線（クロック，アドレス）は、マスタデバイス２，スレーブＣＳ制御部１，各スレーブデバイスで共通接続する。マスタデバイス２のＣＳ線は、スレーブＣＳ制御部１に接続する。また、スレーブＣＳ制御部１のＣＳ線は、それぞれ対応するスレーブデバイスに接続している。
【００２０】
スレーブＣＳ制御部１は、マスタデバイス２のクロック周波数を計測し、クロック周波数に応じて、ＣＳ信号を出力するスレーブデバイスを選択する。スレーブＣＳ制御部１は、基準クロック１２（後述）を備えており、マスタデバイス２のクロック周波数を、マスタデバイス２の１クロックサイクルに含まれる基準クロック１２のクロック数を計測することによって計測する。
【００２１】
図５は、スレーブＣＳ制御部１の構成例を示す図である。スレーブＣＳ制御部１は、計測制御回路１１，基準クロック１２，カウンタ回路１３，エンコーダ回路１４を含む。これらは、いずれも電気又は電子回路である。図５には、図示されていないが、スレーブ制御部１は、マスタデバイスから少なくともクロック信号線及びチップセレクト信号線が接
続されるインタフェースと、各スレーブデバイスへのチップセレクト信号線が接続されるインタフェースとを備える。
【００２２】
基準クロック１２は、マスタデバイス２のクロック周波数を計測するためのクロックである。そのため、基準クロック１２のクロック周波数は、マスタデバイスのクロック周波数よりも高い。
【００２３】
計測制御回路１１は、マスタデバイス２から出力されるクロック信号を入力とし、カウンタ回路１３に対してマスタデバイス２から出力されるクロック信号の計測開始および計測終了を制御する回路である。図５中の信号線Ｓは、クロック信号の計測開始（Start）
を指示する信号を出力するための信号線である。また、図５中の信号線Ｐは、クロック信号の計測終了（Pause）を指示する信号を出力するための信号線である。信号線Ｓ及び信
号線Ｐは、カウンタ回路１３に接続されている。ただし、クロック信号の継続開始を指示する信号と計測終了を指示する信号とが１本の信号線を用いて出力されてもよい。
【００２４】
カウンタ回路１３は、計測制御回路１１からのクロック信号の計測開始の指示及び計測終了の指示の信号を入力とし、マスタデバイス２から出力されるクロック信号の１クロックサイクルに含まれる基準クロック１２のクロック数を計測する。クロック数のカウント値は、エンコーダ回路１４に出力される。カウンタ回路１３は、「計測部」の一例である。
【００２５】
エンコーダ回路１４は、カウンタ回路１３によるクロック数の計測値と、マスタデバイス２のチップセレクト信号とを入力とする。エンコーダ回路１４は、クロック数のカウント値に応じてチップセレクト信号線を選択し、該チップセレクト信号線からマスタデバイス２のチップセレクト信号を出力する。エンコーダ回路１４は、「選択部」の一例である。
【００２６】
図６は、スレーブＣＳ制御部１のタイムチャートの一例である。計測制御回路１１は、マスタデバイス２のクロック信号の立ち上がりを検知して、計測開始を指示する信号Ｓを出力する。カウンタ回路１３は、計測開始を指示する信号Ｓが入力されると、基準クロック１２の計数を開始する。計測制御回路１１は、マスタデバイス２のクロック信号の次の立ち上がりを検知して、計測終了を指示する信号Ｐを出力する。カウンタ回路１３は、計測終了を指示する信号Ｐが入力されると、基準クロックの計測を終了する。これによって、マスタデバイス２の１クロックサイクルに含まれる基準クロック１２のクロック数を計測する。エンコーダ回路１４は、カウント値に応じてチップセレクト信号線、例えば、ＣＳ１を選択する。
【００２７】
図７は、カウント値の範囲と選択するチップセレクト信号線の対応を示す図である。図８は、エンコーダ回路１４のチップセレクトの真理値表である。エンコーダ回路１４は、この真理値表を、例えば、論理回路として保持しており、この真理値表に基づいて動作する。真理値表には、マスタデバイス２のクロック周波数に対応するカウンタ回路１３のカウント値を複数の範囲に分けて、各範囲に選択されるチップセレクト信号線が設定されている。例えば、図８の真理値表では、カウント値ＢからＡは、ＣＳ１を選択するように設定されている。なお、図４に示される情報処理システムにおいて、マスタデバイス２からのチップセレクト信号と，エンコーダ回路１４（スレーブＣＳ制御部１）のチップセレクト信号は、Ｌレベルでアクティブである。ただし、Ｌレベルでアクティブに限定されるわけではない。
【００２８】
図９は、マスタデバイス２のソフトウェア処理のフローチャートの一例である。図９に示されるフローチャートは、マスタデバイス２がスレーブデバイスと通信をする際に開始
される。
【００２９】
ＯＰ１では、マスタデバイス２は、通信相手のスレーブデバイスを選択する。ＯＰ２では、マスタデバイス２は、通信相手のスレーブデバイスの動作周波数に応じてクロック周波数を設定する。このとき、スレーブＣＳ制御部１は、マスタデバイス２のクロック周波数を計測し、クロック周波数に応じてチップセレクト信号線を選択する。
【００３０】
ＯＰ３では、マスタデバイス２は、チップセレクト信号をアサートする。マスタデバイス２によってアサートされたチップセレクト信号は、スレーブＣＳ制御部１において、選択されたチップセレクト信号線に伝送される。
【００３１】
ＯＰ４では、マスタデバイス２は、通信相手のスレーブデバイスとデータ信号線を介してデータの送受信を行う。ＯＰ５では、マスタデバイス２は、チップセレクト信号をネゲートする。
【００３２】
＜具体例＞
図１０は、情報処理システムの具体例を示す図である。図１０において、スレーブデバイス３１，３２，３３のそれぞれの動作周波数を１００ＫＨｚ，２００ＫＨｚ，５００ＫＨｚとする。また、スレーブＣＳ制御部１の基準クロック１２のクロック周波数は、５ＭＨｚとする。図１１は、この場合の各チップセレクト信号線に割り当てられるカウント値の範囲の一例である。図１２は、この場合にエンコーダ回路１４が保持するチップセレクトの真理値表の一例である。
【００３３】
図１３は、マスタデバイス２がスレーブデバイス３１と通信を行う場合のタイムチャートの一例である。マスタデバイス２は、クロックを開始してから数クロックサイクル後にチップセレクト信号をアサートしてデータ送信を開始する。このときのマスタデバイス２のクロック周波数は、スレーブデバイス３１と通信を行うので、１００ＫＨｚである。
【００３４】
スレーブＣＳ制御部１は、基準クロック１２（クロック周波数５ＭＨｚ）でマスタデバイス２のクロック周波数（１００ＫＨｚ）を計測する。マスタデバイス２からのクロック信号の１クロックサイクルには、基準クロック１２のクロックは５０個含まれるため、カウンタ回路１３の基準クロック１２のカウント値は５０となる。マスタデバイス２によってチップセレクト信号がアサートされると、エンコーダ回路１４は、図１２の真理値表に従って、チップセレクト信号ＣＳ１を選択し、チップセレクト信号線ＣＳ１にチップセレクト信号をアサートする。これによって、マスタデバイス２とスレーブデバイス３１とがデータ送受信可能となる。
【００３５】
以上は、スレーブデバイス３１を例に説明したが、マスタデバイス２が他のスレーブデバイスへデータを送信する場合も、それぞれ、スレーブデバイスに対応した周波数のクロックが用いられて同様の手法が実行される。
【００３６】
なお、スレーブデバイスがいずれも同一のハードウェアデバイスである場合にも、エンコーダ回路１４に、それぞれのスレーブデバイスの動作周波数を動作可能な範囲で異なる周波数に設定することによって（例えば、図１２，１３の真理値表）、スレーブＣＳ制御部１が適用可能である。
【００３７】
＜第１実施形態の作用効果＞
第１実施形態では、マスタデバイス２も各スレーブデバイスのいずれもチップセレクト信号線をスレーブＣＳ制御部１に接続する。スレーブＣＳ制御部１がマスタデバイス２のクロック周波数を計測して、クロック周波数に応じてチップセレクト信号線を選択する。
これによって、マスタデバイス２と各スレーブデバイスとの間のスレーブデバイスの数だけ存在するチップセレクト信号線を減らすことができる。マスタデバイス２とスレーブデバイスとは比較的離れた位置に設置されることが多いため、マスタデバイス２と各スレーブデバイスとの間の信号線が減ることによって、ハードウェアの占有面積を低減することができる。なお、スレーブＣＳ制御部１と各スレーブデバイスとは、マスタデバイス２と各スレーブデバイスとの距離に比べて、近い位置に設置されることが多い。そのため、スレーブ制御部１と各スレーブデバイスとの間のスレーブデバイスの数分のチップセレクト信号線によるハードウェアの占有面積も、マスタデバイス２と各スレーブデバイスとの同数のチップセレクト信号線によるハードウェアの占有面積に比べて小さくなる。
【００３８】
また、スレーブデバイスを増設する場合にも、追加するスレーブデバイスのＣＳ信号線はスレーブＣＳ制御部１に接続すればよいため、マスタデバイス２とスレーブデバイス間の信号線の増加を抑えることができる。
【００３９】
また、従来は、マスタデバイスのＣＳ信号線よりもスレーブデバイスの数が大きい場合には、図３のように、別途信号出力デバイス６６をマスタデバイス２に接続し、この信号出力デバイス６６にスレーブデバイスのＣＳ線を接続した。信号出力デバイス６６にＣＳ信号線が接続されているスレーブデバイスとの通信の場合には、ＣＳ信号が信号出力デバイス６６を介するため、マスタデバイス６０にＣＳ信号線が接続されるスレーブデバイスとの通信に比べて、チップセレクトのアサートに時間がかかる。信号出力デバイス６６を介するためにＣＳのアサートにかかる時間には、例えば、マスタデバイス６０から信号出力デバイス６６へのアクセスや、信号出力デバイス６６におけるチップセレクト信号の信号変換等がある。第１実施形態では、マスタデバイス２と各スレーブデバイスとの通信の場合には、ＣＳ信号線はスレーブＣＳ制御部１を介するものの、スレーブＣＳ制御部１における処理に要する時間は、例えば図３の信号出力デバイス６６に係る処理に要する時間よりも十分に短い。なぜなら、元来、マスタデバイスで行われているチップセレクトの処理が、スレーブＣＳ制御部１で行われているにすぎないからである。つまり、スレーブＣＳ制御部１を設けたことで、マスタデバイス２の処理が簡略化される。さらに、例えば、図６や図１３で示されるように、スレーブＣＳ制御部１における処理に要する時間は、マスタデバイス２のクロックの１クロックサイクルから数クロックサイクル程度である。信号出力デバイスに係る処理に要する時間は、これに比べて十分に大きい。したがって、第１実施形態によれば、マスタデバイスのＣＳ信号線よりもスレーブデバイスの数が大きい場合にも、いずれのスレーブデバイスとの通信においてもより少ない遅延で通信を行うことができる。
【００４０】
＜第２実施形態＞
第２実施形態では、チップセレクトの真理値表を、スレーブＣＳ制御部１のエンコーダ回路１４にハードウェアで固定に持たせずに、スレーブＣＳ制御部１に不揮発性メモリ（ＲＯＭ）を設けて、この不揮発性メモリに持たせる。これによって、マスタデバイス２から真理値表の変更を可能にする。なお、第２実施形態では、第１実施形態と重複する説明は省略される。
【００４１】
図１４は、第２実施形態におけるスレーブＣＳ制御部１Ｂの構成例を示す図である。スレーブＣＳ制御部１Ｂは、計測制御回路１１，基準クロック１２，カウンタ回路１３，エンコーダ回路１４に加えて、ＲＯＭ１５を備える。ＲＯＭ１５には、例えば、チップセレクトの真理値表が格納されており、エンコーダ回路１４は、ＲＯＭ１５から真理値表を読み出して、エンコーダ回路１４内のレジスタ、フリップフロップ等に設定する。例えば、クロック周波数の各チップセレクト信号線の割り当て範囲等がエンコーダ回路１４に保持される。カウンタ回路１３からカウント値が入力されると、エンコーダ回路１４は設定にしたがって、カウント値に該当するチップセレクト信号線をアサートする。但し、ＲＯＭ
１５の真理値表をエンコーダ回路１４に設定する代わりに、例えば、エンコーダ回路１４内の比較器が、カウンタ回路１３のカウント値とＲＯＭ１５内の設定値とを比較し、比較器での比較結果に応じてＣＳ信号線を選択するようにしてもよい。いずれにしても、ＲＯＭ１５に格納された真理値表、或いは、クロック信号のカウント値と比較する値等を用いてＣＳ信号線を選択すること以外の動作は、第１実施形態と同様である。
【００４２】
ＲＯＭ１５では、マスタデバイス２のＲＯＭ１５へのアクセス用に、データ線（ＳＤＩ，ＳＤＯ）がマスタデバイス２に接続されている。エンコーダ回路１４のチップセレクト信号線ＣＳ０は、ＲＯＭ１５に接続している。例えば、マスタデバイス２がＲＯＭ１５内の真理値表を書き換える場合には、ＲＯＭ１５（スレーブＣＳ制御部１）に割り当てられた動作周波数のクロック周波数でクロックを出力し、チップセレクト信号をアサートする。スレーブＣＳ制御部１のエンコーダ回路１４においてチップセレクト信号線ＣＳ０がアサートされ、マスタデバイス２は、データ線（ＳＤＩ，ＳＤＯ）を通じてＲＯＭ１５内の真理値表の書き換えを実行する。
【００４３】
図１５は、エンコーダ回路１４のチップセレクト信号線に割り当てられるカウント値の範囲の一例である。図１６は、チップセレクトの真理値表の一例である。図１６の真理値表では、チップセレクト信号線は、Ｌレベルでアクティブである。図１６の真理値表は、ＲＯＭ１５に格納されている。図１５及び図１６ともに、システム構成は、図１０に準じる。また、ＲＯＭ１５，スレーブデバイス３１，１，３２，３３，それぞれの動作周波数は、５００ＫＨｚ，３００ＫＨｚ，２００ＫＨｚ，１００ＫＨｚとする。
【００４４】
図１５及び図１６に示されるように、第２実施形態では、ＲＯＭ１５に接続されるチップセレクト信号線ＣＳ０に対しても、カウント値の範囲が割り当てられる。マスタデバイス２は、ＲＯＭ１５に割り当てられた動作周波数にクロック周波数を設定することによって、ＲＯＭ１５にアクセス可能になる。また、マスタデバイス２からＲＯＭ１５にアクセスして、ＲＯＭ１５に格納される真理値表、すなわち、エンコーダ回路１４の各チップセレクト信号線に割り当てられるカウント値の範囲を変更可能となる。したがって、第２実施形態の構成では、スレーブデバイスを選択するためクロック周波数の変更，追加等に柔軟に対応できる。
【符号の説明】
【００４５】
１，１Ｂ    スレーブＣＳ制御部
２          マスタデバイス
１１        計測制御回路
１２        基準クロック
１３        カウンタ回路
１４        エンコーダ回路
１５        ＲＯＭ
【図１】
2013190961.tif 000003
【図２】
2013190961.tif 000004
【図３】
2013190961.tif 000005
【図４】
2013190961.tif 000006
【図５】
2013190961.tif 000007
【図６】
2013190961.tif 000008
【図７】
2013190961.tif 000009
【図８】
2013190961.tif 000010
【図９】
2013190961.tif 000011
【図１０】
2013190961.tif 000012
【図１１】
2013190961.tif 000013
【図１２】
2013190961.tif 000014
【図１３】
2013190961.tif 000015
【図１４】
2013190961.tif 000016
【図１５】
2013190961.tif 000017
【図１６】
2013190961.tif 000018