(57)【要約】【課題】ラッチアップの発生を防止することができる電圧供給回路を提供する。【解決手段】電圧ＶＯＵＴを分圧することによって、電圧Ｖ０〜Ｖ４を生成する。ＶＯＵＴの電圧出力端１９とＶ０の電圧出力端２０とが第１のコンデンサ３１を介して接続され、Ｖ０の電圧出力端２０とＶ１の電圧出力端２１とが第２のコンデンサ３２を介して接続され、Ｖ１の電圧出力端２１とＶ２の電圧出力端２２とが第５のコンデンサ３３を介して接続され、Ｖ３の電圧出力端２３とＶ４の電圧出力端２４とが第６のコンデンサ３４を介して接続され、Ｖ４の電圧出力端とＶＳＳの電圧出力端とが第３のコンデンサ３５を介して接続される。また、ＶＯＵＴの電圧出力端１９とＶＳＳの電圧出力端２５とが第４のコンデンサ３６を介して接続される。【選択図】図１
2013134332.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルの駆動に用いるｎ種類（ｎは４以上の整数）の電圧を供給する電圧供給回路であって、
入力される電圧を昇圧する昇圧手段と、
前記ｎ種類の電圧を低い順に、Ｖｎ−１、Ｖｎ−２、・・、Ｖ１、Ｖ０とし、昇圧手段による昇圧後の電圧をＶＯＵＴとしたときに、ＶＯＵＴを分圧することによって、Ｖｎ−２、・・、Ｖ１、Ｖ０を生成する分圧手段とを備え、
Ｖｎ−１、Ｖｎ−２、・・、Ｖ１、Ｖ０およびＶＯＵＴのそれぞれの電圧毎に電圧出力端を備え、
ＶＯＵＴの電圧出力端とＶ０の電圧出力端とが第１のコンデンサを介して接続され、
Ｖ０の電圧出力端とＶ１の電圧出力端とが第２のコンデンサを介して接続され、
Ｖｎ−２の電圧出力端とＶｎ−１の電圧出力端とが第３のコンデンサを介して接続され、
ＶＯＵＴの電圧出力端とＶ０の電圧出力端のいずれか一方とＶｎ−１の電圧出力端とが第４のコンデンサを介して接続される
ことを特徴とする電圧供給回路。
【請求項２】
Ｖｎ−１はグラウンド電圧である請求項１に記載の電圧供給回路。
【請求項３】
ＶＯＵＴの電圧出力端とＶｎ−１の電圧出力端とが第４のコンデンサを介して接続される請求項１または請求項２に記載の電圧供給回路。
【請求項４】
Ｖ０の電圧出力端とＶｎ−１の電圧出力端とが第４のコンデンサを介して接続される請求項１または請求項２に記載の電圧供給回路。
【請求項５】
ｎが６であり、６種類の電圧を電圧の低い順にＶ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ０とし、
Ｖ１の電圧出力端とＶ２の電圧出力端とが第５のコンデンサを介して接続され、
Ｖ３の電圧出力端とＶ４の電圧出力端とが第６のコンデンサを介して接続される
請求項１から請求項４のうちのいずれか１項に記載の電圧供給回路。
【請求項６】
請求項１から請求項５のうちのいずれか１項に記載の電圧供給回路を備えることを特徴とする液晶表示パネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧供給回路および液晶表示パネルの駆動装置に関し、特に、液晶表示パネルの駆動に用いる電圧を供給する電圧供給回路、および、その電圧供給回路を備えた液晶表示パネルの駆動装置に関する。
【背景技術】
【０００２】
ＩＡＰＴ（Improved Alto-Pleshko Technique ）駆動法で液晶表示パネルを駆動する駆動装置は、例えば、６種類の電圧Ｖ５，Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０を出力して液晶表示パネルを駆動する。ここで、Ｖ５＜Ｖ４＜Ｖ３＜Ｖ２＜Ｖ１＜Ｖ０である。以下、ＩＡＰＴ駆動法で用いる６種類の電圧のうち最も低い電圧Ｖ５としてグラウンド電圧ＶＳＳを用いる場合を例にして説明し、以下、Ｖ５をＶＳＳと記す。
【０００３】
図３は、ＩＡＰＴ駆動法で液晶表示パネルを駆動する一般的な駆動装置の模式図である。液晶表示パネルの駆動装置５１は、電圧供給回路５２を備える。電圧供給回路５２は、昇圧部５３と、分圧回路５４とを備える。
【０００４】
昇圧部５３は、外部から入力される電圧（ＶＤＤと記す。）を昇圧し、昇圧後の電圧を出力する。昇圧後の電圧をＶＯＵＴと記す。分圧回路５４は、電圧ＶＯＵＴを分圧し、電圧Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０を生成する。分圧回路５４は、昇圧部５３における電圧ＶＯＵＴの出力部とグラウンドとの間で直列に接続される抵抗６０〜６５を備え、各抵抗６０〜６５によって電圧ＶＯＵＴを分圧する。各抵抗６０〜６５の抵抗値は、ＩＡＰＴ駆動法で用いる所望の電圧Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０に応じて予め定められる。なお、電圧Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０はそれぞれ、ボルテージフォロワ接続された演算増幅器（以下、オペアンプと言う。）を介して出力されるが、図３ではオペアンプの図示を省略している。
【０００５】
図３に示すように、電圧ＶＯＵＴの電圧出力端は、コンデンサ７０の一方の導体板に接続され、コンデンサ７０のもう一方の導体板は接地される。同様に、電圧Ｖ０〜Ｖ４に関しても個々にコンデンサ７１〜７５が設けられ、電圧Ｖ０〜Ｖ４のそれぞれの電圧出力端は、対応するコンデンサの一方の導体板に接続され、そのコンデンサの他方の導体板は接地される。コンデンサ７０〜７５は、各電圧ＶＯＵＴおよびＶ０〜Ｖ４を安定化するために設けられる。すなわち、コンデンサ７０〜７５に対する充電が行われることによって、各電圧は安定化する。
【０００６】
また、特許文献１には、液晶ディスプレイを励振する装置であって、キャパシタを含んでいる装置が記載されている。
【０００７】
特許文献２には、６種類の電圧を発生する液晶駆動電圧発生回路であって、コンデンサの数の削減を可能とした液晶駆動電圧発生回路が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００３−５３２１５９号公報
【特許文献２】特開２００７−１４８０４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図３に示す一般的な液晶表示パネルの駆動装置では、昇圧によって得たＶＯＵＴを分圧して、Ｖ０，Ｖ１，Ｖ２，Ｖ３，Ｖ４を生成し、Ｖ０〜Ｖ４およびＶＳＳを出力して液晶表示パネルを駆動する。そのため、Ｖ０〜Ｖ４の消費電力が大きくなると、電圧ＶＯＵＴが低下する。そして、ＶＯＵＴがＶ０よりも低下すると、ラッチアップが生じる。すなわち、Ｖ０〜Ｖ４の消費電力の増大により、ＶＯＵＴがＶ０よりも低下すると、Ｖ０の電圧出力端から過大電流が流れ続けるという問題が生じる。
【００１０】
そこで、本発明は、ラッチアップの発生を防止することができる電圧供給回路、および液晶表示パネルの駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明による電圧供給回路は、液晶表示パネルの駆動に用いるｎ種類（ｎは４以上の整数）の電圧を供給する電圧供給回路であって、入力される電圧を昇圧する昇圧手段と、そのｎ種類の電圧を低い順に、Ｖｎ−１、Ｖｎ−２、・・、Ｖ１、Ｖ０とし、昇圧手段による昇圧後の電圧をＶＯＵＴとしたときに、ＶＯＵＴを分圧することによって、Ｖｎ−２、・・、Ｖ１、Ｖ０を生成する分圧手段とを備え、Ｖｎ−１、Ｖｎ−２、・・、Ｖ１、Ｖ０およびＶＯＵＴのそれぞれの電圧毎に電圧出力端を備え、ＶＯＵＴの電圧出力端とＶ０の電圧出力端とが第１のコンデンサを介して接続され、Ｖ０の電圧出力端とＶ１の電圧出力端とが第２のコンデンサを介して接続され、Ｖｎ−２の電圧出力端とＶｎ−１の電圧出力端とが第３のコンデンサを介して接続され、ＶＯＵＴの電圧出力端とＶ０の電圧出力端のいずれか一方とＶｎ−１の電圧出力端とが第４のコンデンサを介して接続されることを特徴とする。
【００１２】
例えば、Ｖｎ−１はグラウンド電圧である。
【００１３】
ＶＯＵＴの電圧出力端とＶｎ−１の電圧出力端とが第４のコンデンサを介して接続される構成であってもよい。
【００１４】
Ｖ０の電圧出力端とＶｎ−１の電圧出力端とが第４のコンデンサを介して接続される構成であってもよい。
【００１５】
また、ｎが６であり、６種類の電圧を電圧の低い順にＶ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ０とし、Ｖ１の電圧出力端とＶ２の電圧出力端とが第５のコンデンサを介して接続され、Ｖ３の電圧出力端とＶ４の電圧出力端とが第６のコンデンサを介して接続されてもよい。
【００１６】
また、本発明による液晶表示パネルの駆動装置は、上記の電圧供給回路を備えることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、ラッチアップの発生を防止することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明による液晶表示パネルの駆動回路を示す説明図。
【図２】本発明の他の構成例を示す説明図。
【図３】ＩＡＰＴ駆動法で液晶表示パネルを駆動する一般的な駆動装置の模式図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態を図面を参照して説明する。
図１は、本発明による液晶表示パネルの駆動回路を示す説明図である。本発明による液晶表示パネルの駆動回路１は、本発明による電圧供給回路２を含む。
【００２０】
駆動装置１は、例えば、６種類の電圧Ｖ５，Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０を出力し、ＩＡＰＴ駆動法により液晶表示パネル（図示せず。）を駆動する。ここで、Ｖ５＜Ｖ４＜Ｖ３＜Ｖ２＜Ｖ１＜Ｖ０である。本実施形態では、ＩＡＰＴ駆動法で用いる６種類の電圧のうち最も低い電圧Ｖ５としてグラウンド電圧ＶＳＳを用いる場合を例にして説明し、以下、Ｖ５をＶＳＳと記す。
【００２１】
なお、ＩＡＰＴ駆動法で駆動される液晶表示パネルは、パッシブマトリクス形式の液晶表示パネルである。
【００２２】
Ｖ０〜Ｖ４およびＶＳＳは、ＩＡＰＴ駆動法において、以下のような電圧として用いられる。Ｖ０は、正極性駆動時に選択された行電極に印加され、また、負極性駆動時に最高輝度とすべき画素が存在する列電極に印加される電圧である。Ｖ１は、負極性駆動時に選択されていない行電極に印加される電圧である。Ｖ２は、負極性駆動時に最低輝度とすべき画素が存在する列電極に印加される電圧である。Ｖ３は、正極性駆動時に最低輝度とすべき画素が存在する列電極に印加される電圧である。Ｖ４は、正極性駆動時に選択されていない行電極に印加される電圧である。ＶＳＳは、負極性駆動時に選択された行電極に印加され、また、正極性駆動時に最高輝度とすべき画素が存在する列電極に印加される電圧である。また、正極性駆動とは、選択した行電極の電位が列電極の電位より高くなるように駆動することであり、負極性駆動とは、選択した行電極の電位が列電極の電位より低くなるように駆動することである。
【００２３】
電圧供給回路２は、昇圧部３と、分圧回路４と、オペアンプ１０〜１４と、それぞれの電圧Ｖ０〜Ｖ４およびＶＳＳ毎に設けられた電圧出力端２０〜２５とを備える。電圧供給回路２は、各電圧出力端２０〜２５から、電圧Ｖ０〜Ｖ４およびＶＳＳを出力する。さらに、電圧供給回路２は、昇圧部３による昇圧後の電圧（ＶＯＵＴと記す。）の電圧出力端１９も備える。
【００２４】
昇圧部３は、外部から駆動装置１に入力される電圧（ＶＤＤと記す。）を昇圧し、昇圧後の電圧ＶＯＵＴを出力する。
【００２５】
分圧回路４は、昇圧部３による昇圧後の電圧ＶＯＵＴを分圧し、電圧Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０を生成する。分圧回路４は、昇圧部３における電圧ＶＯＵＴの出力部７とグラウンド８との間で直列に接続される抵抗４０，４１，４２，４３，４４，４５を備え、各抵抗４０〜４５によって電圧ＶＯＵＴを分圧する。なお、昇圧部３に近い側の抵抗から順に、抵抗４０，抵抗４１，抵抗４２，抵抗４３，抵抗４４，抵抗４５と記す。各抵抗４０〜４５の抵抗値は、ＩＡＰＴ駆動法で用いる所望の電圧Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０に応じて予め定めておけばよい。
【００２６】
抵抗４０と抵抗４１との間に電圧Ｖ０が生じる。抵抗４０と抵抗４１との間に生じた電圧Ｖ０は、ボルテージフォロワ接続されたオペアンプ１０の非反転入力端子に入力される。そして、オペアンプ１０は、非反転入力端子に入力された電圧Ｖ０と等しい電圧Ｖ０を出力する。オペアンプ１０の出力端は電圧供給回路２における電圧出力端２０に接続されている。この結果、電圧出力端２０から電圧Ｖ０が出力される。
【００２７】
また、抵抗４１と抵抗４２との間に電圧Ｖ１が生じる。抵抗４１と抵抗４２との間に生じた電圧Ｖ１は、ボルテージフォロワ接続されたオペアンプ１１の非反転入力端子に入力される。そして、オペアンプ１１は、非反転入力端子に入力された電圧Ｖ１と等しい電圧Ｖ１を出力する。オペアンプ１１の出力端は電圧供給回路２における電圧出力端２１に接続されている。この結果、電圧出力端２１から電圧Ｖ１が出力される。
【００２８】
また、抵抗４２と抵抗４３との間に電圧Ｖ２が生じる。抵抗４２と抵抗４３との間に生じた電圧Ｖ２は、ボルテージフォロワ接続されたオペアンプ１２の非反転入力端子に入力される。そして、オペアンプ１２は、非反転入力端子に入力された電圧Ｖ２と等しい電圧Ｖ２を出力する。オペアンプ１２の出力端は電圧供給回路２における電圧出力端２２に接続されている。この結果、電圧出力端２２から電圧Ｖ２が出力される。
【００２９】
また、抵抗４３と抵抗４４との間に電圧Ｖ３が生じる。抵抗４３と抵抗４４との間に生じた電圧Ｖ３は、ボルテージフォロワ接続されたオペアンプ１３の非反転入力端子に入力される。そして、オペアンプ１３は、非反転入力端子に入力された電圧Ｖ３と等しい電圧Ｖ３を出力する。オペアンプ１３の出力端は電圧供給回路２における電圧出力端２３に接続されている。この結果、電圧出力端２３から電圧Ｖ３が出力される。
【００３０】
また、抵抗４４と抵抗４５との間に電圧Ｖ４が生じる。抵抗４４と抵抗４５との間に生じた電圧Ｖ４は、ボルテージフォロワ接続されたオペアンプ１４の非反転入力端子に入力される。そして、オペアンプ１４は、非反転入力端子に入力された電圧Ｖ４と等しい電圧Ｖ４を出力する。オペアンプ１４の出力端は電圧供給回路２における電圧出力端２４に接続されている。この結果、電圧出力端２４から電圧Ｖ４が出力される。
【００３１】
電圧出力端２５は、グラウンド８に接続され、電圧ＶＳＳを出力する。
【００３２】
また、昇圧部３における電圧ＶＯＵＴの出力部７は、電圧供給回路２における電圧出力端１９に接続される。この結果、電圧出力端１９から電圧ＶＯＵＴが出力される。
【００３３】
駆動装置１は、電圧供給回路２から供給される電圧Ｖ０〜Ｖ４およびＶＳＳを用いて、液晶表示パネル（図示せず。）をＩＡＰＴ駆動法により駆動する。
【００３４】
また、電圧ＶＯＵＴの電圧出力端１９と電圧Ｖ０の電圧出力端２０とは、第１のコンデンサ３１を介して接続される。
【００３５】
電圧Ｖ０の電圧出力端２０と電圧Ｖ１の電圧出力端２１とは、第２のコンデンサ３２を介して接続される。
【００３６】
電圧Ｖ１の電圧出力端２１と電圧Ｖ２の電圧出力端２２とは、第５のコンデンサ３３を介して接続される。
【００３７】
電圧Ｖ３の電圧出力端２３と電圧Ｖ４の電圧出力端２４とは、第６のコンデンサ３４を介して接続される。
【００３８】
電圧Ｖ４の電圧出力端２４と電圧ＶＳＳの電圧出力端２５とは、第３のコンデンサ３５を介して接続される。第３のコンデンサ３５の２枚の導体板のうち、電圧出力端２５に接続された導体板は接地される。
【００３９】
さらに、電圧ＶＯＵＴの電圧出力端１９と電圧ＶＳＳの電圧出力端２５とは、第４のコンデンサ３６を介して接続される。第４のコンデンサ３６の２枚の導体板のうち、電圧出力端２５に接続された導体板は接地される。
【００４０】
第１、第２、第５の各コンデンサ３１〜３３および第４のコンデンサ３６によって、出力電圧ＶＯＵＴ，Ｖ０，Ｖ１，Ｖ２が安定化する。すなわち、第１、第２、第５の各コンデンサ３１〜３３および第４のコンデンサ３６に対する充電が行われることにより、出力電圧ＶＯＵＴ，Ｖ０，Ｖ１，Ｖ２が安定化する。
【００４１】
また、第６のコンデンサ３４および第３のコンデンサ３５によって、電圧出力端２３〜２５からの出力電圧Ｖ３，Ｖ４，ＶＳＳが安定化する。すなわち、第６のコンデンサ３４および第３のコンデンサ３５に対する充電が行われることにより、出力電圧Ｖ３，Ｖ４，ＶＳＳが安定化する。
【００４２】
上記のような構成により、ラッチアップの発生を防止することができる。以下、本発明により、ラッチアップの発生を防止することができる理由について、図３に示す一般的な構成の駆動装置と比較して説明する。
【００４３】
コンデンサに充電されるエネルギーＥは、コンデンサの静電容量をＣ、コンデンサへの印加電圧をＶとすると、以下の式（１）で表すことができる。
【００４４】
Ｅ＝（１／２）・Ｃ・Ｖ２          式（１）
【００４５】
以下、説明を簡単にするために、図３および図１に示す各コンデンサの静電容量がＣである場合を例にして説明する。
【００４６】
図３に示す一般的な駆動回路では、各電圧出力端とグラウンドとがコンデンサを介して接続されている。このため、図３に示す一般的な駆動回路において、コンデンサへの印加電圧は電圧出力端の電圧となり、コンデンサの充電に要する消費電力が大きくなる。例えば、図３に示すコンデンサ７１への印加電圧はＶ０となり、コンデンサ７１の充電に要するエネルギーは、（１／２）・Ｃ・Ｖ０２となる。また、コンデンサ７２の充電に要するエネルギーは、（１／２）・Ｃ・Ｖ１２となる。他のコンデンサ７３，７４，７５に関しても同様である。
【００４７】
このように、図３に示す一般的な駆動回路では、各コンデンサの充電のためには、コンデンサが接続された電圧出力端からの出力電圧の二乗と（１／２）・Ｃとの積のエネルギーが必要となる。このため、図３に示す一般的な駆動回路では、電圧Ｖ０等の各電圧出力端での消費電力が大きく、Ｖ０，Ｖ１，Ｖ２，Ｖ３，Ｖ４の生成に用いる電圧ＶＯＵＴが低下しやすくなる。そして、電圧ＶＯＵＴが電圧Ｖ０よりも低下すると、ラッチアップが生じる。
【００４８】
一方、本発明では、図１に示す各コンデンサ３１〜３５はそれぞれ、電圧Ｖ０〜Ｖ４およびＶＳＳを昇順に並べた場合、隣り合う電圧の電圧出力端に接続されている。そのため、個々のコンデンサ３１〜３５に印加される電圧は、コンデンサが接続されている２つの電圧出力端の出力電位の差分になる。従って、コンデンサ３１〜３５のいずれか１つに着目した場合、そのコンデンサの充電に要するエネルギーは、そのコンデンサが接続されている２つの電圧出力端の出力電位の差分の二乗と（１／２）・Ｃとの積のエネルギーで済む。例えば、第２のコンデンサ３２の充電に要するエネルギーは、（１／２）・Ｃ・（Ｖ０−Ｖ１）２で済む。同様に、第５のコンデンサ３３の充電に要するエネルギーは、（１／２）・Ｃ・（Ｖ１−Ｖ２）２で済む。また、第６のコンデンサ３４の充電に要するエネルギーは、（１／２）・Ｃ・（Ｖ３−Ｖ４）２で済む。第３のコンデンサ３５に関しても同様である。
【００４９】
このように、図１に示す各コンデンサ３１〜３５の充電に要するエネルギーは、コンデンサが接続されている２つの電圧出力端の出力電位の差分の二乗と、（１／２）・Ｃとの積のエネルギーで済む。そのため、各電圧出力端２０〜２４における消費電力は小さい。従って、本発明では、Ｖ０，Ｖ１，Ｖ２，Ｖ３，Ｖ４の生成に用いる電圧ＶＯＵＴが大幅に低下することを防止することができる。その結果、ＶＯＵＴ＜Ｖ０となることを防いで、ラッチアップの発生を防止することができる。
【００５０】
図２は、本発明の他の構成例を示す説明図である。図１に示す要素と同一の要素に関しては、図１と同一の符号を付し、説明を省略する。
【００５１】
図２に示す構成では、第４のコンデンサ３６の接続態様が、図１に示す構成と異なる。すなわち、図２に示す構成では、電圧Ｖ０の電圧出力端２０と電圧ＶＳＳの電圧出力端２５とが第４のコンデンサ３６を介して接続される。その他の点については、図１に示す構成と同様である。
【００５２】
図２に示す構成においても、各コンデンサ３１〜３５の充電に要するエネルギーは、コンデンサが接続されている２つの電圧出力端の出力電位の差分の二乗と、（１／２）・Ｃとの積のエネルギーで済む。従って、図１に示す構成の場合と同様に、ラッチアップの発生を防止することができる。
【００５３】
また、上記の実施形態では、液晶表示パネルの駆動に用いる電圧の種類を６種類として説明したが、液晶表示パネルの駆動に用いる電圧の種類の数は４以上の整数としてもよい。
【産業上の利用可能性】
【００５４】
本発明は、例えば、ＩＡＰＴ駆動法で用いる電圧を供給する電圧供給回路、および、ＩＡＰＴ駆動法で液晶表示パネルを駆動する駆動装置に好適に適用される。
【符号の説明】
【００５５】
１  液晶表示パネルの駆動回路
２  電圧供給回路
３  昇圧部
４  分圧回路
１０〜１４  オペアンプ
１９〜２５  電圧出力端
４０〜４５  抵抗
３１  第１のコンデンサ
３２  第２のコンデンサ
３３  第５のコンデンサ
３４  第６のコンデンサ
３５  第３のコンデンサ
３６  第４のコンデンサ
【図１】
2013134332.tif 000003
【図２】
2013134332.tif 000004
【図３】
2013134332.tif 000005