(57)【要約】【課題】電子部品と外部電極との導通を安定して保ち、且つ、容易に貫通電極を形成可能な電子デバイスの製造方法を提供する。【解決手段】電子デバイス１の製造方法において、ベース１０を上下に亘って貫通する貫通孔を形成する貫通孔形成工程と、ベース１０の上下何れか一方の面を覆うように犠牲材１１を貼付し、貫通孔の一端を犠牲材１１で塞ぐ貼付工程と、貫通孔にビアフィルめっき処理を施すことにより、当該貫通孔を導電材からなるめっき層２１で充填する充填工程と、犠牲材１１をベース１０より除去する除去工程と、ベース１０に電子部品５０を実装する実装工程と、を備えるように構成した。【選択図】  図２
2013055115.tif 000002
【特許請求の範囲】
【請求項１】
ガラス製のベースを上下に亘って貫通する貫通孔を形成する貫通孔形成工程と、
前記ベースの上下何れか一方の面を覆うように犠牲材を貼付し、前記貫通孔の一端を前記犠牲材で塞ぐ貼付工程と、
前記貫通孔にビアフィルめっき処理を施すことにより、当該貫通孔を導電材からなるめっき層で充填する充填工程と、
前記犠牲材を前記ベースより除去する除去工程と、
前記ベースに電子部品を実装する実装工程と、
を備えることを特徴とする電子デバイスの製造方法。
【請求項２】
請求項１に記載の電子デバイスの製造方法において、
前記充填工程は、前記貫通孔とともに前記ベースの前記一方の面と対向する面にビアフィルめっき処理を施すことにより、前記対向する面にめっき層を形成し、
前記充填工程により前記対向する面に形成しためっき層のうち、前記貫通孔の他端上部を除く部分を除去することにより、当該他端上部のめっき層と前記貫通孔に充填されためっき層とからなる第１の電極を形成する第１の電極形成工程をさらに備えることを特徴とする電子デバイスの製造方法。
【請求項３】
請求項２に記載の電子デバイスの製造方法において、
前記実装工程は、前記電子部品を前記第１の電極と電気的に導通するように実装し、
前記ベースと接合可能であり、接合した状態で前記ベースとともに外気と遮断された空洞部を形成するカバーを、前記電子部品の実装されたベースに接合して当該電子部品を前記空洞部に密封するカバー接合工程と、
前記ベースの前記犠牲材が除去された面に、前記めっき層の充填された貫通孔の一端と当接するように第２の電極を形成する第２の電極形成工程と、
をさらに備えることを特徴とする電子デバイスの製造方法。
【請求項４】
請求項２に記載の電子デバイスの製造方法において、
前記ベースの前記犠牲材が除去された面に、前記めっき層の充填された貫通孔の一端と当接するように第３の電極を形成する第３の電極形成工程と、
前記実装工程は、前記電子部品を前記第３の電極と電気的に導通するように実装し、
前記ベースと接合可能であり、接合した状態で前記ベースとともに外気と遮断された空洞部を形成するカバーを、前記電子部品の実装されたベースに接合して当該電子部品を前記空洞部に密封するカバー接合工程と、
をさらに備えることを特徴とする電子デバイスの製造方法。
【請求項５】
請求項１に記載の電子デバイスの製造方法において、
前記充填工程は、前記貫通孔とともに前記ベースの前記一方の面と対向する面にビアフィルめっき処理を施すことにより、前記対向する面にめっき層を形成し、
前記ベースの前記犠牲材が除去された面に、前記めっき層の充填された貫通孔の一端と当接するように第３の電極を形成する第３の電極形成工程を有し、
前記実装工程は、前記電子部品を前記第３の電極と電気的に導通するように実装し、
前記ベースと接合可能であり、接合した状態で前記ベースとともに外気と遮断された空洞部を形成するカバーを、前記電子部品の実装されたベースに接合して当該電子部品を前記空洞部に密封するカバー接合工程と、
前記充填工程により前記対向する面に形成しためっき層のうち、前記貫通孔の他端上部を除く部分を除去することにより、当該他端上部のめっき層と前記貫通孔に充填されためっき層とからなる第４の電極を形成する第４の電極形成工程と、をさらに備えることを特徴とする電子デバイスの製造方法。
【請求項６】
請求項１から５の何れか一項に記載の電子デバイスの製造方法において、
１つの前記ベース上に複数の電子デバイスを一括形成した後、前記電子デバイスを個片化する個片化工程をさらに備えることを特徴とする電子デバイスの製造方法。
【請求項７】
請求項１から６の何れか一項に記載の電子デバイスの製造方法において、
前記導電材は銅であることを特徴とする電子デバイスの製造方法。
【請求項８】
請求項１から６の何れか一項に記載の電子デバイスの製造方法において、
前記導電材は合金からなることを特徴とする電子デバイスの製造方法。
【請求項９】
請求項８に記載の電子デバイスの製造方法において、
前記合金は鉄−ニッケル系合金からなることを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶振動子や圧電素子に代表される電子デバイスの製造方法に関する。
【背景技術】
【０００２】
水晶振動子は周波数特性に優れているため、デバイス、具体的にプリント基板実装部品の一つとして多用されている。ここで、上記水晶振動子の特性を安定させるには、外気の影響を遮断する必要があるので、密封容器に入れることが望ましい。このようなパッケージ構造の例としては、後述の「ガラス−セラミック複合体およびそれを用いたフラットパッケージ型圧電部品」などが提案されている（特許文献１）。
【０００３】
この特許文献１に記載のパッケージは、ベースに水晶振動子片を納め、キャップを被せてなる電子デバイスにおいて、水晶振動子片とほぼ同じ熱膨張率の材料であるセラミックとガラス粉末とを混合したものを用いて、パッケージが構成されることを特徴とする。しかし、このパッケージは、ガラス−セラミック複合体であるため、１個のベースに水晶振動子片を載せ、キャップを被せることによる単品生産によってなるため、生産性が著しく低い。加えて、このパッケージは、ガラス−セラミック複合体の加工が難しいため、生産コストが嵩む。
【０００４】
これらの欠点を解消するべく、パッケージを加工容易なガラスで製造する方法が提案されており、一例として、後述の「電子部品パッケージ」などが知られている（特許文献２）。
【０００５】
図７を用いて特許文献２記載の電子部品パッケージの概要を説明する。当該電子部品パッケージでは、ベース１１０に貫通孔を作製する工程（ａ）、貫通孔に低融点ガラスを流し込み、金属ピン１２０をはめ込む工程（ｂ）、金属ピン１２０を押し込むと共に、ガラス板を凹状に加工する工程（ｃ）、電極１３０を印刷によって形成する工程（ｄ）、水晶振動子等の部品１４０を金属ピン１２０に搭載する工程（ｅ）、封止材１５０を介してキャップ１６０とベース１１０を封止接合する工程（ｆ）を経て、電子デバイス１００が製造されている。ここで、（ｃ）の工程において、加熱温度をガラスの軟化点温度（約１０００℃）以上にしてガラスを溶着させることで、ベース１１０に密着固定した金属ピン１２０を得ることができるため、（ｆ）の工程で確実に機密性を保つことが可能となり、低コストで電子デバイス１００を製造できるというものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−３０２０３４号公報
【特許文献２】特開２００３−２０９１９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図７を用いて説明した電子デバイス１００の製造方法は、工程（ｃ）において、図８に示す課題がある。ここで、図８は、工程（ｃ）の金属ピン部分の拡大図である。即ち、図８（ｃ−１）に示すように、金属ピン１２０が短い場合や、または、押し込み量が少ない場合には、金属ピン１２０が低融点ガラス１７０に包まれてしまう。このため、工程（ｄ）で形成する電極１３０と金属ピン１２０との電気的接続が確保できないという課題がある。また、図８（ｃ−２）に示すように、仮に設計通りに金属ピン１２０を押し込めたとしても、ベース１１０が低融点ガラス１７０の軟化点以上の温度にさらされているため、低融点ガラス１７０が金属ピン１２０の先端をカバーする可能性がある。さらには、図８（ｃ−３）に示すように、金属ピン１２０が約１０００℃の温度にさらされる結果、金属ピン１２０の周囲で酸化膜１８０が成長し、電極１３０と電子部品１４０とが導通しなくなるという課題がある。そこで、本発明は、これらの課題を解決することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明は以下の手段を提供する。
請求項１記載の発明は、電子デバイスの製造方法であって、ガラス製のベースを上下に亘って貫通する貫通孔を形成する貫通孔形成工程と、前記ベースの上下何れか一方の面を覆うように犠牲材を貼付し、前記貫通孔の一端を前記犠牲材で塞ぐ貼付工程と、前記貫通孔にビアフィルめっき処理を施すことにより、当該貫通孔を導電材からなるめっき層で充填する充填工程と、前記犠牲材を前記ベースより除去する除去工程と、前記ベースに電子部品を実装する実装工程と、を備えることを特徴とする。
【０００９】
請求項２記載の発明は、請求項１に記載の電子デバイスの製造方法において、前記充填工程は、前記貫通孔とともに前記ベースの前記一方の面と対向する面にビアフィルめっき処理を施すことにより、前記対向する面にめっき層を形成し、前記充填工程により前記対向する面に形成しためっき層のうち、前記貫通孔の他端上部を除く部分を除去することにより、当該他端上部のめっき層と前記貫通孔に充填されためっき層とからなる第１の電極を形成する第１の電極形成工程をさらに備えることを特徴とする。
【００１０】
請求項３記載の発明は、請求項２に記載の電子デバイスの製造方法において、前記実装工程は、前記電子部品を前記第１の電極と電気的に導通するように実装し、前記ベースと接合可能であり、接合した状態で前記ベースとともに外気と遮断された空洞部を形成するカバーを、前記電子部品の実装されたベースに接合して当該電子部品を前記空洞部に密封するカバー接合工程と、前記ベースの前記犠牲材が除去された面に、前記めっき層の充填された貫通孔の一端と当接するように第２の電極を形成する第２の電極形成工程と、をさらに備えることを特徴とする。
【００１１】
請求項４記載の発明は、請求項２に記載の電子デバイスの製造方法において、前記ベースの前記犠牲材が除去された面に、前記めっき層の充填された貫通孔の一端と当接するように第３の電極を形成する第３の電極形成工程と、前記実装工程は、前記電子部品を前記第３の電極と電気的に導通するように実装し、前記ベースと接合可能であり、接合した状態で前記ベースとともに外気と遮断された空洞部を形成するカバーを、前記電子部品の実装されたベースに接合して当該電子部品を前記空洞部に密封するカバー接合工程と、をさらに備えることを特徴とする。
【００１２】
請求項５記載の発明は、請求項１に記載の電子デバイスの製造方法において、前記充填工程は、前記貫通孔とともに前記ベースの前記一方の面と対向する面にビアフィルめっき処理を施すことにより、前記対向する面にめっき層を形成し、前記ベースの前記犠牲材が除去された面に、前記めっき層の充填された貫通孔の一端と当接するように第３の電極を形成する第３の電極形成工程を有し、前記実装工程は、前記電子部品を前記第３の電極と電気的に導通するように実装し、前記ベースと接合可能であり、接合した状態で前記ベースとともに外気と遮断された空洞部を形成するカバーを、前記電子部品の実装されたベースに接合して当該電子部品を前記空洞部に密封するカバー接合工程と、前記充填工程により前記対向する面に形成しためっき層のうち、前記貫通孔の他端上部を除く部分を除去することにより、当該他端上部のめっき層と前記貫通孔に充填されためっき層とからなる第４の電極を形成する第４の電極形成工程と、をさらに備えることを特徴とする。
【００１３】
請求項６記載の発明は、請求項１から５の何れか一項に記載の電子デバイスの製造方法において、１つの前記ベース上に複数の電子デバイスを一括形成した後、前記電子デバイスを個片化する個片化工程をさらに備えることを特徴とする。
請求項７記載の発明は、請求項１から６の何れか一項に記載の電子デバイスの製造方法において、前記導電材は銅であることを特徴とする。
【００１４】
請求項８記載の発明は、請求項１から６の何れか一項に記載の電子デバイスの製造方法において、前記導電材は合金からなることを特徴とする。
請求項９記載の発明は、請求項８に記載の電子デバイスの製造方法において、前記合金は鉄―ニッケル系合金からなることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、貫通電極を形成する上で、ベース材に形成された貫通孔にビアフィルめっき処理を施す工程を用いており、金属ピンをはめ込む／押し込む工程を用いない。そのため、本発明では、金属ピンが低融点ガラスに包まれる事態や金属ピンの周囲に酸化膜が形成されるなどの事態を避けることができるので、電子部品と外部電極との電気的導通を安定して保つことができる。さらに、本発明では、貫通孔にビアフィルめっき処理を施して、犠牲材を除去するだけで容易に貫通電極を形成することができる。
【００１６】
以上により、本発明は、電子部品と外部電極との導通を安定して保ち、且つ、容易に貫通電極を形成可能な電子デバイスの製造方法を提供できるという効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る電子デバイスの断面図である。
【図２】本発明の実施形態１に係る電子デバイスの製造工程を示す図である。
【図３】本発明の実施形態２に係る電子デバイスの製造工程を示す図である。
【図４】本発明の実施形態３に係る電子デバイスの製造工程を示す図である。
【図５】本発明の実施形態４に係る電子デバイスの製造工程を示す図である。
【図６】本発明の実施形態４に係る電子デバイスの別の製造工程を示す図である。
【図７】従来例の製造工程を示す図である。
【図８】従来例の金属ピン部の拡大断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図に基づいて詳細に説明する。
図１は本発明に係る電子デバイスの断面図である。電子デバイス１は、ガラス製のベース１０及びカバー材６０で囲まれた、外気と遮断された空洞部に電子部品５０が搭載されている。そして、電子部品５０は、実装部４０、内部配線一体型貫通電極２２を介して、基板に実装される端子である外部電極７０と電気的に接続されている。ここで、カバー６０としては、ガラス製に限らず、例えば、電子デバイス１が圧力センサなどのＭＥＭＳデバイスの場合はシリコン製のもの等を用いることができる。また、カバー６０はアルミ製のものを用いることもできる。
【００１９】
図１に示す電子デバイス１は、電子部品５０として音叉型の水晶振動子片を搭載した水晶振動子である。本願発明において、電子デバイス１は、これに限らず、圧電素子、ＡＴカット水晶振動子、半導体回路、ＬＥＤ、各種センサなど、ベース１０上に搭載可能な各種の電子部品を搭載したものを含む。また、電子デバイス１は、電子部品としてＬＥＤなどを搭載する場合、カバー６０を有しなくてもよい。
【００２０】
内部配線一体型貫通電極２２は、銅で形成される。当該内部配線一体型貫通電極２２は、銅に限定されるものではなく、例えば、ベースとの熱膨張係数を考慮し、鉄−ニッケル合金、等を用いてもよい。なお、内部配線一体型貫通電極２２とは、空洞部の内部に設けられ、電子部品５０を実装するための内部配線と、ベース１０を上下に貫通する貫通電極とが一体的に形成されたものである。
【００２１】
内部配線一体型貫通電極２２、外部電極７０は、それぞれ金属膜で形成され、最表面が金、銀、白金等の貴金属を使用した層状からなる。ここで、貴金属は、イオン化傾向が小さく、耐腐食性があるため、内部配線一体型貫通電極２２、外部電極７０の長期的劣化を抑えることができるので、本願発明を用いた電子デバイス１の信頼性を向上させることができる。なお、金属拡散を防ぐための拡散防止層として、貴金属で形成された表面層の下地にニッケル等の金属層を形成しても良い。
【００２２】
ここで、内部配線一体型貫通電極２２は、ベース１０を上下に貫通する貫通孔についてビアフィルめっき処理を施した後に、フォトリソグラフィ処理により形成される。一方、外部電極７０の形成方法は、スパッタ法が一般的である。また、外部電極７０の各金属膜の形成方法にはめっき法を用いることができる。
【００２３】
また、内部配線一体型貫通電極２２の上面に形成した、内部配線一体型貫通電極２２と電子部品５０とを接続する実装部４０は、例えば銀ペースト等の導電接着剤を用いることができる。その場合、内部配線一体型貫通電極２２と電子部品５０とは、接続部である銀ペースト等の導電接着剤（実装部４０）を焼成して接合される。しかし、電子部品５０の構成によっては、接続部として導電接着剤を用いなくても良い。例えば、内部配線３０の最表面に金の膜（金膜）を形成した場合、電子部品５０上に形成した金バンプ（図示しない）を実装部４０として用いることができる。その場合、電子部品５０上に形成した金バンプと内部配線３０の金膜とを熱圧着によって接合する金−金接合などを導電接着剤の代わりに用いて接合することができる。
【００２４】
また、外部電極７０は、基板実装時の応力を緩和する銀ペースト等の導電性接着剤で形成することもできる。
【００２５】
（電子デバイスの製造方法）
次に、本実施形態に係る電子デバイス１の製造方法について、図２を用いて説明する。
図２は、ウェハーレベルで作製され、最後にダイシング等で切断されて得られる電子デバイスの製造方法を示す図である。なお、本実施形態に係る電子デバイス１は、これに限定されず、はじめから個別パッケージで形成されてもよい。
【００２６】
図２は、本発明に係る電子デバイスの製造工程を示す図である。
図２（ａ）は、ベース１０に当該ベース１０を上下に亘って貫通する貫通孔を形成する工程を説明するための図である（貫通孔形成工程）。貫通孔は、サンドブラスト、レーザー加工、ドリル加工、熱プレス加工等で製造する。
【００２７】
図２（ｂ）は、ベース１０の上下何れか一方の面（図２（ｂ）に示す下面）を覆うように（ベース１０に形成された貫通孔の一端を塞ぐように）犠牲材１１を貼付し、貫通孔の一端（下端）を犠牲材１１で塞ぐ工程を説明するための図である（貼付工程）。犠牲材１１には、例えば、接着層を有するフィルムや、ドライレジスト等を使用する。
【００２８】
図２（ｃ）は、ベース１０（貫通孔）にビアフィルめっき処理を施すことにより、貫通孔及びベース１０の上記一方の面と対向する面（上面）にめっき層２１を形成する（貫通孔をめっき層２１で充填する）工程を説明するための図である（充填工程）。ここで、めっき層２１は、銅材や鉄―ニッケル系合金等の合金材、などからなる導電材で形成される。このとき、ビアフィルめっき処理を行う直前にスパッタによる金属層を形成してもよい。
【００２９】
図２（ｄ）は、内部配線一体型貫通電極２２（第１の電極）を形成する工程を説明するための図である（除去工程、第１の電極形成工程）。内部配線一体型貫通電極２２は、めっき層２１をフォトリソグラフィ処理等によって所望する形状に加工（めっき層２１のうち、貫通孔の他端（上端）上部近傍を除く部分を除去）して形成する。また、実装部４０を考慮して、フォトリソグラフィ処理を施した後、内部配線一体型貫通電極２２に金等でめっきをしてもよい。その後、ベース１０から犠牲材１１を剥離（除去）することで、本工程は完了する。ここで、剥離方法としては、犠牲材１１の構成にしたがって、接着層からの引き剥がしを行う方法や、犠牲材１１そのものをエッチングにより除去する方法がある。
【００３０】
このようにすることで、貫通電極と内部配線とを一体化した内部配線一体型貫通電極２２を形成することができるので、配線抵抗の小さい品質のよい電子デバイス１を製造することが可能となる。
【００３１】
図２（ｅ）は、電子部品５０を設置し、内部配線一体型貫通電極２２と電子部品５０とを実装部４０を介して電気的に導通するように接続する、電子部品接続工程を説明するための図である（実装工程）。
【００３２】
ここで、内部配線一体型貫通電極２２と電子部品５０とを接続する実装部４０は、例えば銀ペースト等の導電接着剤を用いることができる。その場合、内部配線一体型貫通電極２２と電子部品５０とは、接続部である銀ペースト等の導電接着剤を焼成して接合される。また、電子部品５０の構成によっては、接続部として導電接着剤を用いなくても良い。例えば、内部配線一体型貫通電極２２の最表面に金を使用した場合、電子部品５０上に形成した金バンプを実装部４０として用いることができる。その場合、電子部品４０上に形成した金バンプと内部配線一体型貫通電極２２の金膜とを熱圧着によって接合する金−金接合などを導電接着剤の代わりに用いて接合することができる。
【００３３】
図２（ｆ）は、ベース１０に搭載された電子部品５０を保護するため、凹状に加工したカバー６０をベース１０と接合する工程を説明するための図である（カバー接合工程）。この工程において、ベース１０の上述した一の面とカバー６０の凹状箇所とで外気と遮断された空洞部を形成する。これにより、空洞部に電子部品を密封した状態で配設できる。また、カバー６０の材質は、接合方法や、真空度やコスト等などの電子部品５０に要求される仕様を考慮して、例えばシリコン、ガラス、アルミニウム等を、適宜に選択すればよい。例えば、電子部品５０が水晶振動子片であり、ベース１０とカバー６０との接合後に周波数調整をする場合には、カバー６０にはガラス製の部材を選択することが望ましい。また、カバー６０とベース１０との接合方法としては、例えば接着や陽極接合、金−金接合等を用いることができる。なお、ベース１０が凹状に加工されている場合、カバー６０は凹状に形成される必要はない。この場合、ベース１０の凹状箇所とカバー６０の一方の面（下面）とで空洞部が形成されるので、電子部品は当該空洞部に設けられていればよい。
【００３４】
図２（ｇ）は外部電極７０（第２の電極）をベース１０の犠牲材１１が除去された面（下面）上にスパッタ法を用いて形成する工程を説明するための図である（第２の電極形成工程）。ここで、外部電極７０はスパッタ法、蒸着法とフォトリソ法を組み合わせて形成してもよい。
【００３５】
図２（ｈ）は、パッケージを個片化する工程を説明するための図である（個片化工程）。すなわち、図２（ｈ）が示唆する工程は、１つのベース１０上に複数の電子デバイスを一括形成した後、電子デバイスを個片化する工程である。この工程において、カバー６０の材質によって．個片化する方法は変わるが、一例として、ダイシング、またはレーザーカットによって電子デバイスの個片化を行うことができる。
【００３６】
以上、本実施形態に係る電子デバイス１の製造方法によれば、貫通電極（内部配線一体型貫通電極２２）を形成する上で、ベース１０に形成された貫通孔にビアフィルめっき処理を施す工程を用いており、金属ピンをはめ込む／押し込む工程を用いない。そのため、電子デバイス１では、金属ピンが低融点ガラスに包まれる事態や金属ピンの周囲に酸化膜が形成されるなどの事態を避けることができるので、電子部品５０と外部電極７０との電気的導通を安定して保つことができる。さらに、本発明では、貫通孔にビアフィルめっき処理を施して、犠牲材１１を除去するだけで容易に貫通電極を形成することができる。
【００３７】
したがって、本発明は、電子部品と外部電極との導通を安定して保ち、且つ、容易に貫通電極を形成可能な電子デバイスの製造方法といえる。
【００３８】
また、本実施形態に係る電子デバイス１の製造方法によれば、貫通電極と電子部品５０を実装するための内部配線とを内部配線一体型貫通電極２２として一体的に形成することが出来る。そのため、電子デバイス１の製造方法では、貫通電極と内部配線とをそれぞれ形成する場合に比べて製造工程が簡易化されるとともに、貫通電極と内部配線との確実な電気的導通性を確保することが出来る。
【００３９】
また、本実施形態に係る電子デバイス１の製造方法によれば、めっき層２１は、銅材や鉄−ニッケル系合金等の合金材、などからなる導電材で形成される。つまり、めっき層２１に銅材を用いた場合、低抵抗値からなる貫通電極を作製できる。そして、めっき層２１に合金を用いた場合、めっき層２１の堅さを変更することが可能となるので、貫通電極の強度を適宜に変更することが可能となる。さらに、合金として鉄−ニッケル系合金を用いた場合、貫通電極をベース１０の熱膨張係数に近づけることができるので、より安定した電子デバイス１を製造できる。
【００４０】
（実施形態２）
次に、本発明に係る電子デバイスの製造方法の第２の実施形態について、図３を用いて説明する。なお、第２の実施形態について、第１の実施形態に係る図２と同一の工程についてはその説明を省略し、図２と異なる工程のみを説明する。図３は、本実施形態に係る電子デバイスの製造工程を示す図である。ここで、図３（ａ）、図３（ｂ）、図３（ｃ）、図３（ｆ）、図３（ｈ）は、それぞれ先に述べた図２（ａ）、図２（ｂ）、図２（ｃ）、図２（ｆ）、図２（ｈ）と同一工程を表す。
【００４１】
図３（ｄ）は、ベース１０より犠牲材１１を除去する工程を説明するための図である。つまり、本工程では、図２（ｄ）で述べた工程のように、めっき層２１に対するフォトリソグラフィ処理を行わない。なお、図３（ｄ）に示すベース１０は、図３（ｃ）に示す状態より上下方向に反転した状態で配置される。
【００４２】
図３（ｅ）は、図３（ｄ）に示すベース１０に内部配線３０（第３の電極）を形成し、実装部４０を介して当該内部配線３０と電気的に導通するように電子部品５０を実装する工程を説明するための図である（第３の電極形成工程）。ここで、内部配線３０は、一般に、導電性部材に対するスパッタ法によって形成するが、その他の手法として蒸着法とフォトリソグラフィ処理とを組み合わせて形成してもよい。また、フォトリソグラフィ処理後に実装部４０を考慮し、内部配線３０に金等のめっきをしてもよい。実装部４０を介して電子部品５０を実装する工程は図２と同様であるため、省略する。
【００４３】
図３（ｇ）は、めっき層２１より貫通電極と外部電極とを一体化した外部電極一体型貫通電極２３（第４の電極）を形成する工程を説明するための図である（第４の電極形成工程）。具体的には、外部電極一体型貫通電極２３は、めっき層２１をフォトリソグラフィ処理等により加工して形成する。また、外部電極一体型貫通電極２３の最表面には、金、銀、白金等の貴金属の表面層を形成してもよい。
【００４４】
以上、本実施形態に係る電子デバイス１の製造方法によれば、実施形態１に係る電子デバイス１の製造方法と同一の効果が得られることは勿論、貫通電極と外部電極を一体化することができるので、配線抵抗の小さく、外部電極の剥離が生じない品質のよい電子デバイス１を提供することができる。
【００４５】
（実施形態３）
次に、本発明に係る電子デバイスの製造方法の第３の実施形態について図４を用いて説明する。なお、第３の実施形態について、第１の実施形態に係る図２や第２の実施形態に係る図３と同一の工程についてはその説明を省略し、図２，３と異なる工程のみを説明する。具体的には、本実施形態に係る電子デバイスの製造方法では、第１の実施形態におけるめっき層２１を形成した後の、内部配線一体型貫通電極２２を形成する図２（ｄ）の工程にかえて、外部電極一体型貫通電極２３（第１の電極）を形成する工程を用いる点が相違する。
【００４６】
図４は、本実施形態に係る電子デバイスの製造工程を示す図である。ここで、図４（ａ）−図４（ｃ）は、図２（ａ）−図２（ｃ）と同一工程を表し、図４（ｆ），（ｇ）は、図３（ｇ），（ｈ）と同一工程を表す。
【００４７】
図４（ｄ）は、外部電極一体型貫通電極２３（第１の電極）を形成する工程を説明するための図である（第１の電極形成工程）。具体的には、外部電極一体型貫通電極２３は、図２（ｄ）や図３（ｇ）で説明した工程と同様に、めっき層２１をフォトリソグラフィ処理等によって所望する形状に加工して形成する。また、外部電極一体型貫通電極２３の最表面には、金、銀、白金等の貴金属の表面層を形成してもよい。
【００４８】
図４（ｅ）は、図３（ｄ）で説明した工程と同様であり、図４（ｄ）に示すベース１０に内部配線３０（第３の電極）を形成し、実装部４０を介して当該内部配線３０と電気的に導通するように電子部品５０を実装する工程を説明するための図である（第３の電極形成工程）。なお、図４（ｅ）に示すベース１０は、図４（ｄ）に示す状態より上下方向に反転した状態で配置される。
【００４９】
以上、本実施形態に係る電子デバイス１の製造方法によれば、実施形態１や実施形態２に係る電子デバイス１の製造方法と同一の効果が得られることは勿論、実施形態２と異なり、電子部品５０を空洞部に配置する前に、予め外部電極一体型貫通電極２３を形成しておくことができる。
【００５０】
（実施形態４）
次に、本発明に係る電子デバイスの製造方法の第４の実施形態について、図５を用いて説明する。なお、第４の実施形態について、図２〜図４に示す工程と同一の工程についてはその説明を省略し、図２〜図４と異なる点についてのみ説明する。図５は、本実施形態に係る電子デバイスの製造工程を示す図である。
【００５１】
ここで、図５（ｄ）、図５（ｅ）、図５（ｆ）、図５（ｇ）は、それぞれ先に述べた図３（ｅ）、図３（ｆ）、図２（ｇ）、図２（ｈ）と同一の工程である。
図５（ａ）は、ベース１０に凹形状の窪みを形成する工程である。窪みは、サンドブラスト、レーザー加工、ドリル加工、熱プレス加工等で製造する。
【００５２】
図５（ｂ）は、図５（ａ）にて形成した窪みにめっき層２１をビアフィルめっき処理により、形成する工程を説明するための図である。このとき、ビアフィルめっき処理を行う直前にスパッタによる金属層を窪みに形成してもよい。
【００５３】
図５（ｃ）は、めっき層２１を形成したベース１０を研磨する工程を説明するための図である。具体的には、ベース１０の上下の面とめっき層２１の上下端面とが同じ高さ位置で且つ平行な面となるように研磨することにより、窪みに充填されためっき層２１が、貫
通電極２０として機能する。
【００５４】
以上、本実施形態に係る電子デバイス１の製造方法によれば、実施形態１〜３に係る電子デバイス１の製造方法と同一の効果が得られることは勿論、実施形態１〜３と異なり、犠牲材１１を用いることなく貫通電極をベース１０に形成することができるので、電子デバイス１の製造コストを低減することができる。
【００５５】
なお、設計上の都合により、図５（ａ）（ｆ）で示される凹形状の窪みの開口部側に外部電極７０を配置することが困難な場合、図６（ａ）（ｄ）に示すように、凹形状の窪みの開口部側に内部配線３０を配置することができる。つまり、図６（ｃ）に示される窪みの研磨により露出する側の端部へ外部電極７０を配置してもよい。
【００５６】
本発明の電子デバイスは、例えば、本発明の電子デバイスを発振子として用いた発振器又は時計、本発明の電子デバイスを計時部に備えた携帯情報機器、本発明の電子デバイスを時刻情報などの電波を受信部に備えた電波時計等の電子機器に用いることができる。
【符号の説明】
【００５７】
（実施形態１）
１      電子デバイス
１０    ベース
１１    犠牲材
２１    めっき層
２２    内部配線一体型貫通電極（第１の電極）
４０    実装部
５０    電子部品
６０    カバー材
７０    外部電極（第２の電極）
１００  電子デバイス
１１０  ベース
１２０  金属ピン
１３０  電極
１４０  電子部品
１５０  封止材
１６０  キャップ
１７０  低融点ガラス
１８０  酸化膜
（実施形態２）
２３    外部電極一体型貫通電極（第４の電極）
３０    内部配線（第３の電極）
（実施形態３）
２３    外部電極一体型貫通電極（第１の電極）
３０    内部配線（第３の電極）
（実施形態４）
２０    貫通電極
【図１】
2013055115.tif 000003
【図２】
2013055115.tif 000004
【図３】
2013055115.tif 000005
【図４】
2013055115.tif 000006
【図５】
2013055115.tif 000007
【図６】
2013055115.tif 000008
【図７】
2013055115.tif 000009
【図８】
2013055115.tif 000010