(57)【要約】【課題】セルフリフレッシュモード入り後初期期間に周期が制御されたセルフリフレッシュパルスを生成することにより、リフレッシュフェイルを防止することが可能なセルフリフレッシュパルス生成回路を提供する。【解決手段】セルフリフレッシュパルス生成回路は、セルフリフレッシュモード入り後初期期間の終了時点でレベルが遷移する制御信号を生成する制御信号生成部と、前記セルフリフレッシュモードにおいて、前記制御信号に応答して、周期が制御されたセルフリフレッシュパルスを生成するセルフリフレッシュパルス生成部とを備える。【選択図】図３
2013097853.tif 000002
【特許請求の範囲】
【請求項１】
セルフリフレッシュモード入り後初期期間の終了時点でレベルが遷移する制御信号を生成する制御信号生成部と、
前記セルフリフレッシュモードにおいて、前記制御信号に応答して、周期が制御されたセルフリフレッシュパルスを生成するセルフリフレッシュパルス生成部とを備えることを特徴とするセルフリフレッシュパルス生成回路。
【請求項２】
前記初期期間は、セルフリフレッシュモードに入った時点からロウアドレスのビットがすべてカウントされる時点までであることを特徴とする請求項１に記載のセルフリフレッシュパルス生成回路。
【請求項３】
前記制御信号生成部は、
前記セルフリフレッシュパルスに応答して、前記ロウアドレスをカウントするアドレスカウンタと、
セルフリフレッシュ信号および前記ロウアドレスに応答して、制御信号を出力する制御信号出力部とを備えることを特徴とする請求項１に記載のセルフリフレッシュパルス生成回路。
【請求項４】
前記アドレスカウンタは、前記セルフリフレッシュパルスが発生するたびに、ロウアドレスを１ビットずつカウントすることを特徴とする請求項３に記載のセルフリフレッシュパルス生成回路。
【請求項５】
前記制御信号出力部は、
前記セルフリフレッシュ信号に応答して、第１レベルパルスを生成する第１レベルパルス生成部と、
前記ロウアドレスに応答して、第２レベルパルスを生成する第２レベルパルス生成部と、
前記第１レベルパルスおよび前記第２レベルパルスに応答して、前記制御信号を駆動して出力する出力部とを備えることを特徴とする請求項３に記載のセルフリフレッシュパルス生成回路。
【請求項６】
前記出力部は、
前記第１レベルパルスに応答して、ノードをプルアップ駆動するプルアップ駆動部と、
前記第２レベルパルスに応答して、前記ノードをプルダウン駆動するプルダウン駆動部と、
前記ノードの信号をラッチするラッチ部とを備えることを特徴とする請求項５に記載のセルフリフレッシュパルス生成回路。
【請求項７】
前記ラッチ部の出力信号をバッファリングするバッファをさらに備えることを特徴とする請求項６に記載のセルフリフレッシュパルス生成回路。
【請求項８】
前記セルフリフレッシュパルス生成部は、
セルフリフレッシュ信号に応答して、第１パルスおよび第２パルスを生成するパルス生成部と、
前記制御信号に応答して、前記第１パルスまたは前記第２パルスを選択的にセルフリフレッシュパルスとして出力するセルフリフレッシュパルス出力部とを備えることを特徴とする請求項１に記載のセルフリフレッシュパルス生成回路。
【請求項９】
前記第１パルスの周期は、前記第２パルスの周期より短いことを特徴とする請求項８に記載のセルフリフレッシュパルス生成回路。
【請求項１０】
セルフリフレッシュ信号に応答して、第１パルスおよび第２パルスを生成するパルス生成部と、
セルフリフレッシュモード入り後初期期間の終了時点でレベルが遷移する制御信号に応答して、前記第１パルスまたは前記第２パルスを選択的にセルフリフレッシュパルスとして出力するセルフリフレッシュパルス出力部とを備えることを特徴とするセルフリフレッシュパルス生成回路。
【請求項１１】
前記第１パルスの周期は、前記第２パルスの周期より短いことを特徴とする請求項１０に記載のセルフリフレッシュパルス生成回路。
【請求項１２】
前記初期期間は、セルフリフレッシュモードに入った時点からロウアドレスのビットがすべてカウントされる時点までであることを特徴とする請求項１０に記載のセルフリフレッシュパルス生成回路。
【請求項１３】
前記制御信号を生成する制御信号生成部をさらに備えることを特徴とする請求項１０に記載のセルフリフレッシュパルス生成回路。
【請求項１４】
前記制御信号生成部は、
前記セルフリフレッシュパルスに応答して、前記ロウアドレスをカウントするアドレスカウンタと、
セルフリフレッシュ信号および前記ロウアドレスに応答して、制御信号を出力する制御信号出力部とを備えることを特徴とする請求項１３に記載のセルフリフレッシュパルス生成回路。
【請求項１５】
前記アドレスカウンタは、前記セルフリフレッシュパルスが発生するたびに、ロウアドレスを１ビットずつカウントする請求項１４に記載のセルフリフレッシュパルス生成回路。
【請求項１６】
前記制御信号出力部は、
前記セルフリフレッシュ信号に応答して、第１レベルパルスを生成する第１レベルパルス生成部と、
前記ロウアドレスに応答して、第２レベルパルスを生成する第２レベルパルス生成部と、
前記第１レベルパルスおよび前記第２レベルパルスに応答して、前記制御信号を駆動して出力する出力部とを備えることを特徴とする請求項１４に記載のセルフリフレッシュパルス生成回路。
【請求項１７】
前記出力部は、
前記第１レベルパルスに応答して、ノードをプルアップ駆動するプルアップ駆動部と、
前記第２レベルパルスに応答して、前記ノードをプルダウン駆動するプルダウン駆動部と、
前記ノードの信号をラッチするラッチ部とを備えることを特徴とする請求項１６に記載のセルフリフレッシュパルス生成回路。
【請求項１８】
前記ラッチ部の出力信号をバッファリングするバッファをさらに備えることを特徴とする請求項１７に記載のセルフリフレッシュパルス生成回路。
【請求項１９】
メモリのセルに対してセルフリフレッシュ動作を繰り返し行うための周期を示すセルフリフレッシュパルスを生成するセルフリフレッシュパルス生成回路であって、
セルフリフレッシュモード入り後初期期間の終了時点で論理レベルが変化する制御信号を生成する制御信号生成部と、
前記セルフリフレッシュモードにおいて、前記制御信号の論理レベルの変化に応じて周期が変化するセルフリフレッシュパルスを生成するセルフリフレッシュパルス生成部と、
を備えることを特徴とするセルフリフレッシュパルス生成回路。
【請求項２０】
セルフリフレッシュパルス生成装置により行われるセルフリフレッシュパルス生成方法であって、
セルフリフレッシュモード入り後初期期間の終了時点でレベルが遷移する制御信号を生成するステップと、
前記セルフリフレッシュモードにおいて、前記制御信号に応答して、周期が制御されたセルフリフレッシュパルスを生成するステップとを含むことを特徴とするセルフリフレッシュパルス生成方法。
【請求項２１】
コンピュータに、
セルフリフレッシュモード入り後初期期間の終了時点でレベルが遷移する制御信号を生成するステップと、
前記セルフリフレッシュモードにおいて、前記制御信号に応答して、周期が制御されたセルフリフレッシュパルスを生成するステップと、を実行させることを特徴とするセルフリフレッシュパルス生成プログラム。
【発明の詳細な説明】
【背景技術】
【０００１】
ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やフラッシュメモリ（Ｆｌａｓｈ  Ｍｅｍｏｒｙ）とは異なり、時間の経過によってセルに格納されたデータが消失する現象が発生する。この現象を防止するために、一定の周期ごとにセルに格納されたデータを修復する動作が必要であり、この動作をリフレッシュという。リフレッシュは、バンク内の各セルが有するリテンションタイム（ｒｅｔｅｎｔｉｏｎ  ｔｉｍｅ）内に少なくとも１回ずつワードラインに対してアクティブ動作を行い、セルに格納されたデータをセンシングして増幅させる方式で行われる。ここで、リテンションタイムとは、セルに格納されたデータがリフレッシュなく保持可能な時間をいう。
【０００２】
図１は、ワードラインに対するアクティブ動作の実行時にワードラインの間に発生する干渉を示す図である。
【０００３】
図１に示すように、第２ワードラインＷＬ＜２＞は、第１ワードラインＷＬ＜１＞および第３ワードラインＷＬ＜３＞に隣接している。一般的に、ワードラインに対してアクティブ動作が行われると、ワードラインに高電圧ＶＰＰが印加され、ワードラインの間に電気的・磁気的干渉が発生する。第１および第３ワードラインＷＬ＜１＞、ＷＬ＜３＞に対してアクティブ動作が行われると、第１および第３ワードラインＷＬ＜１＞、ＷＬ＜３＞に応答して発生した電気的・磁気的干渉に応答して、第２ワードラインＷＬ＜２＞に微量の電圧が生成される。そのため、第２ワードラインＷＬ＜２＞と各セルとを接続するセルトランジスタを介してリーク電流が発生し、各セルの有するリテンションタイムが減少する。
【０００４】
そのため、第２ワードラインＷＬ＜２＞に隣接する第１および第３ワードラインＷＬ＜１＞、ＷＬ＜３＞にアクティブ動作が行われた後に、直ちにセルフリフレッシュモードに入った場合、予め設定された周期でセルフリフレッシュ動作が行われると、第２ワードラインＷＬ＜２＞に接続されたセルのリテンションタイムが減少するため、リフレッシュフェイルが発生する。すなわち、図２に示すように、セルフリフレッシュモード期間（Ｔ１時点からＴ２時点まで）に予め設定された周期ｔ0のセルフリフレッシュパルスＰＳＲＦを出力してセルフリフレッシュ動作が行われると、第２ワードラインＷＬ＜２＞に接続されたセルのリテンションタイムが経過した後に、セルフリフレッシュパルスＰＳＲＦを生成するため、リフレッシュフェイルが発生する。
【０００５】
なお、本出願と関連のある技術が、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国特許出願公開第１０-２００５-０１０４２５３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、セルフリフレッシュモード入り後初期期間に周期が制御されたセルフリフレッシュパルスを生成することにより、リフレッシュフェイルを防止することが可能なセルフリフレッシュパルス生成回路を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は、セルフリフレッシュモード入り後初期期間の終了時点でレベルが遷移する制御信号を生成する制御信号生成部と、前記セルフリフレッシュモードにおいて、前記制御信号に応答して、周期が制御されたセルフリフレッシュパルスを生成するセルフリフレッシュパルス生成部とを備える。
【０００９】
また、本発明は、セルフリフレッシュ信号に応答して、第１パルスおよび第２パルスを生成するパルス生成部と、セルフリフレッシュモード入り後初期期間の終了時点でレベルが遷移する制御信号に応答して、前記第１パルスまたは前記第２パルスを選択的にセルフリフレッシュパルスとして出力するセルフリフレッシュパルス出力部とを備える。
【発明の効果】
【００１０】
本発明によれば、セルフリフレッシュモード入り後初期期間に周期が制御されたセルフリフレッシュパルスを生成することにより、リフレッシュフェイルを防止することができる。
【図面の簡単な説明】
【００１１】
【図１】ワードラインに対するアクティブ動作の実行時にワードラインの間に発生する干渉を示す図である。
【図２】従来のセルフリフレッシュパルス生成回路の動作を説明するためのタイミング図である。
【図３】本発明の一実施形態にかかるセルフリフレッシュパルス生成回路のブロック図である。
【図４】図３に示すセルフリフレッシュパルス生成回路に備えられた制御信号出力部の回路図である。
【図５】図４に示す制御信号出力部に備えられた出力部の回路図である。
【図６】図３に示すセルフリフレッシュパルス生成回路に備えられたセルフリフレッシュパルス出力部の回路図である。
【図７】図３に示すセルフリフレッシュパルス生成回路の動作を説明するためのタイミング図である。
【発明を実施するための形態】
【００１２】
以下、添付された図面を参照して本発明の実施形態を説明する。図３は、本発明の一実施形態にかかるセルフリフレッシュパルス生成回路の構成を示すブロック図である。図３に示すように、本実施形態のセルフリフレッシュパルス生成回路は、制御信号生成部２と、セルフリフレッシュパルス生成部３とを備え、メモリのセルに対してセルフリフレッシュ動作を繰り返し行うための周期を示すセルフリフレッシュパルスを生成する。制御信号生成部２は、セルフリフレッシュモード入り後初期期間の終了時点でレベルが遷移（つまり、論理レベルが変化）する制御信号を生成する。セルフリフレッシュパルス生成部３は、セルフリフレッシュモード（つまり、セルフリフレッシュ信号ＳＲＥＦが論理ハイレベルになっている期間）において、制御信号ＣＯＮに応答して、周期が制御されたセルフリフレッシュパルス（つまり、制御信号ＣＯＮの論理レベルの変化に応じて周期が変化するセルフリフレッシュパルス）を生成する。例えば、セルフリフレッシュパルス生成部３は、セルフリフレッシュモードにおいて、制御信号ＣＯＮに応答して、第１パルスＰＬＳ１または第２パルスＰＬＳ２を選択的にセルフリフレッシュパルスＰＳＲＦとして出力する。
【００１３】
制御信号生成部２は、制御信号出力部２１と、アドレスカウンタ２９とから構成される。
【００１４】
制御信号出力部２１は、セルフリフレッシュ信号ＳＲＥＦおよびロウアドレス（Row Address)ＸＡＤＤ＜１：５＞に応答して、制御信号ＣＯＮを出力する。例えば、制御信号出力部２１は、図４に示すように、第１レベルパルス生成部２３と、第２レベルパルス生成部２５と、出力部２７とから構成される。
【００１５】
第１レベルパルス生成部２３は、セルフリフレッシュ信号ＳＲＥＦが論理ハイレベルにイネーブルされた時点で第１レベルパルスＬＶＰ１を生成する。第２レベルパルス生成部２５は、ロウアドレスＸＡＤＤ＜１：５＞のビットがすべてカウントされた時点で第２レベルパルスＬＶＰ２を生成する。
【００１６】
出力部２７は、図５に示すように、プルアップ駆動部２７１と、プルダウン駆動部２７２と、ラッチ部２７３と、バッファＩＶ２４とを備える。このような構成のプルアップ駆動部２７１は、第１レベルパルスＬＶＰ１に応答して（第１レベルパルスＬＶＰ１が発生すると）、ノードｎｄ２７をプルアップ駆動する。プルダウン駆動部２７２は、第２レベルパルスＬＶＰ２に応答して（第２レベルパルスＬＶＰ２が発生すると）、ノードｎｄ２７をプルダウン駆動する。ラッチ部２７３は、ノードｎｄ２７の信号をラッチする。
【００１７】
バッファＩＶ２４は、ラッチ部２７３の出力信号を反転バッファリングする。このような構成の出力部２７は、第１レベルパルスＬＶＰ１および第２レベルパルスＬＶＰ２に応答して、制御信号ＣＯＮを生成して出力する。すなわち、出力部２７は、第１レベルパルスＬＶＰ１に応答して、制御信号ＣＯＮを論理ハイレベルに遷移させ、第２レベルパルスＬＶＰ２に応答して、制御信号ＣＯＮを論理ローレベルに遷移させる。アドレスカウンタ２９は、一般的なカウンタで実現され、セルフリフレッシュパルスＰＳＲＦに応答して、ロウアドレスＸＡＤＤ＜１：５＞を１ビットずつカウントする。ここで、ロウアドレスＸＡＤＤ＜１：５＞の初期値は「０００００」に設定されるとよい（以下、ロウアドレスＸＡＤＤ＜１：５＞の初期値は「０００００」に設定されたものと仮定して説明する）。アドレスカウンタ２９は、ロウアドレスＸＡＤＤ＜１：５＞を、セルフリフレッシュパルスＰＳＲＦに応答して（つまり、セルフリフレッシュパルスＰＳＲＦが発生するたびに）、順次にカウントして最終値（「１１１１１」）までカウントした後に、再度初期値（「０００００」）でカウントする。一方、初期期間とは、セルフリフレッシュモードに入った時点からロウアドレスのビットがすべてカウントされる時点までである。これは、セルフリフレッシュ信号ＳＲＥＦが論理ハイレベルにイネーブルされた時点から、ロウアドレスＸＡＤＤ＜１：５＞が初期値（「０００００」）から順次にカウントされて最終値（「１１１１１」）までカウントされる時点までである。
【００１８】
このような構成の制御信号生成部２は、セルフリフレッシュ信号ＳＲＥＦが論理ハイレベルにイネーブルされた時点で生成される第１レベルパルスＬＶＰ１に応答して、制御信号ＣＯＮを論理ハイレベルに遷移させる。そして、制御信号生成部２は、ロウアドレスＸＡＤＤ＜１：５＞が初期値（「０００００」）から順次にカウントされて最終値（「１１１１１」）までカウントされた時点、すなわち、ロウアドレスＸＡＤＤ＜１：５＞のビットがすべてカウントされた時点で生成される第２レベルパルスＬＶＰ２に応答して、制御信号ＣＯＮを論理ローレベルに遷移させる。
【００１９】
セルフリフレッシュパルス生成部３は、パルス生成部３１と、セルフリフレッシュパルス出力部３３とから構成される。
【００２０】
パルス生成部３１は、セルフリフレッシュ信号ＳＲＥＦに応答して、第１パルスＰＬＳ１および第２パルスＰＬＳ２を生成する。ここで、セルフリフレッシュ信号ＳＲＥＦは、セルフリフレッシュモードに入ったときに論理ハイレベルにイネーブルされる。そして、第１パルスＰＬＳ１の周期は、第２パルスＰＬＳ２の周期より短く設定されることが好ましい。
【００２１】
セルフリフレッシュパルス出力部３３は、図６に示すように、３つのＮＡＮＤゲートＮＤ３１〜ＮＤ３３と、１つのインバータＩＶ３１とから構成される。このような構成のセルフリフレッシュパルス出力部３３は、制御信号ＣＯＮが論理ハイレベルの場合、第１パルスＰＬＳ１をバッファリングしてセルフリフレッシュパルスＰＳＲＦとして出力し、制御信号ＣＯＮが論理ローレベルの場合、第２パルスＰＬＳ２をバッファリングしてセルフリフレッシュパルスＰＳＲＦとして出力する。
【００２２】
このような構成のセルフリフレッシュパルス生成部３は、セルフリフレッシュモードにおいて、制御信号ＣＯＮに応答して、第１パルスＰＬＳ１または第２パルスＰＬＳ２を選択的にセルフリフレッシュパルスＰＳＲＦとして出力する。
【００２３】
以上のように構成されたセルフリフレッシュパルス生成回路の動作を、５ビットのロウアドレスＸＡＤＤ＜１：５＞を基準として、図７を参照して詳細に説明すると、次のとおりである。
【００２４】
まず、セルフリフレッシュ信号ＳＲＥＦが論理ハイレベルにイネーブルされた時点Ｔ１で、制御信号生成部２は、制御信号ＣＯＮを論理ハイレベルに遷移させる。図４および図５を参照してより詳細に説明すると、第１レベルパルス生成部２３は、論理ハイレベルのセルフリフレッシュ信号ＳＲＥＦに応答して、第１レベルパルスＬＶＰ１を生成する。出力部２７は、第１レベルパルスＬＶＰ１に応答して、制御信号ＣＯＮを論理ハイレベルに遷移させる。セルフリフレッシュパルス生成部３は、論理ハイレベルの制御信号ＣＯＮに応答して、第１周期ａの第１パルスＰＬＳ１をセルフリフレッシュパルスＰＳＲＦとして出力する。セルフリフレッシュパルスＰＳＲＦに応答して、第１ワードラインＷＬ＜１＞から順次にアクティブ動作が行われ、アクティブのワードラインに接続されたセルに対してセルフリフレッシュ動作が行われる。
【００２５】
次に、ロウアドレスＸＡＤＤ＜１：５＞のビットがすべてカウントされた時点Ｔ２で、制御信号生成部２は、制御信号ＣＯＮを論理ローレベルに遷移させる。図４および図５を参照してより詳細に説明すると、ロウアドレスＸＡＤＤ＜１：５＞が初期値（「０００００」）から順次にカウントされて最終値（「１１１１１」）までカウントされた時点で、第２レベルパルス生成部２５は、ロウアドレスＸＡＤＤ＜１：５＞に応答して、第２レベルパルスＬＶＰ２を生成する。出力部２７は、第２レベルパルスＬＶＰ２に応答して、制御信号ＣＯＮを論理ローレベルに遷移させる。セルフリフレッシュパルス生成部３は、論理ローレベルの制御信号ＣＯＮに応答して、第２周期ｂの第２パルスＰＬＳ２をセルフリフレッシュパルスＰＳＲＦとして出力する。セルフリフレッシュパルスＰＳＲＦに応答して、第１ワードラインＷＬ＜１＞からセルフリフレッシュ信号ＳＲＥＦがディセーブルされる時点まで順次にアクティブ動作が行われ、アクティブのワードラインに接続されたセルに対してセルフリフレッシュ動作が行われる。ここで、第１周期ａは、第２周期ｂより短い。つまり、セルフリフレッシュモードにおいて、制御信号ＣＯＮの論理レベルの変化に応じて周期が変化するセルフリフレッシュパルスＰＳＲＦが生成される。
【００２６】
次に、セルフリフレッシュ信号ＳＲＥＦが論理ローレベルにディセーブルされた時点Ｔ３からは、第１パルスＰＬＳ１および第２パルスＰＬＳ２が生成されないことから、セルフリフレッシュパルスＰＳＲＦは出力されない。
【００２７】
以上のように、本実施形態のセルフリフレッシュパルス生成回路は、セルフリフレッシュモード入り後初期期間に短い周期のセルフリフレッシュパルスＰＳＲＦを生成することにより、リフレッシュフェイルを防止することができる。すなわち、本実施形態では、セルフリフレッシュモードにおいて、セルフリフレッシュモード入り後初期期間の終了時点で論理レベルが変化する制御信号に応答して、周期が変化するセルフリフレッシュパルスＰＳＲＦを生成し、このセルフリフレッシュパルスＰＳＲＦでセルフリフレッシュ動作を行うように構成したので、リフレッシュフェイルの発生を防止することができる。
【００２８】
なお、上記実施形態においては、本発明のセルフリフレッシュパルス生成回路をハードウェアにより構成したが、ソフトウェアにより構成しても構わない。この場合、セルフリフレッシュパルス生成装置（例えばマイクロコンピュータ等）に搭載されるＣＰＵが、予めメモリに記憶されたセルフリフレッシュパルス生成プログラムにしたがって、セルフリフレッシュモード入り後初期期間の終了時点でレベルが遷移する制御信号を生成し、前記セルフリフレッシュモードにおいて、前記制御信号に応答して、周期が制御されたセルフリフレッシュパルスを生成するステップを含む上記動作を実行することになる。
【符号の説明】
【００２９】
２  制御信号生成部
３  セルフリフレッシュパルス生成部
２１  制御信号出力部
２９  アドレスカウンタ
３１  パルス生成部
３３  セルフリフレッシュパルス出力部
【図１】
2013097853.tif 000003
【図２】
2013097853.tif 000004
【図３】
2013097853.tif 000005
【図４】
2013097853.tif 000006
【図５】
2013097853.tif 000007
【図６】
2013097853.tif 000008
【図７】
2013097853.tif 000009