(57)【要約】【課題】被蒸着膜を高精細なパターンで形成することが可能な蒸着用マスクを提供する。【解決手段】蒸着用マスクは、１または複数の第１開口部を有する基板と、この基板の一主面側に設けられると共に、各第１開口部と対向して１または複数の第２開口部を有する高分子膜とを備える。蒸着の際には、蒸着材料が第１開口部および第２開口部を順に通過することにより、第２開口部に対応した所定のパターンで被蒸着膜が形成される。基板と高分子膜とを組み合わせて用いることにより、機械的強度を保持しつつも、金属膜のみで構成されている場合に比べ、第２開口部において微細かつ高精度な開口形状を実現できる。【選択図】図２
2013033843.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた第１の配線層と、
前記第１の配線層上に設けられ、開口を有する絶縁膜と、
前記第１の配線層上の前記絶縁膜の開口に対向する領域に設けられると共に、前記第１の配線層の表面エネルギーを制御する表面エネルギー制御膜と、
前記絶縁膜上の選択的な領域に設けられた半導体層と、
前記絶縁膜上において前記半導体層と電気的に接続されると共に、前記第１の配線層と前記開口を通じて電気的に接続された第２の配線層と
を備えた回路基板。
【請求項２】
前記表面エネルギー制御膜は、前記第１の配線層の表面を前記絶縁膜の表面よりも濡れにくくする機能を有する
請求項１に記載の回路基板。
【請求項３】
前記表面エネルギー制御膜は、前記第１の配線層および前記絶縁膜の各表面の濡れ性を略均一化させる機能を有する
請求項１に記載の回路基板。
【請求項４】
前記基板上に１または複数の薄膜トランジスタが配設され、
前記薄膜トランジスタは、
チャネル層としての前記半導体層と、
前記第１の配線層と同層に設けられると共に、前記絶縁膜を挟んで前記半導体層に対向配置されたゲート電極と、
それぞれが、前記第２の配線層の一部として設けられるか、または前記第２の配線層と同層に設けられたソース電極およびドレイン電極と
を有する請求項１に記載の回路基板。
【請求項５】
前記半導体層は有機半導体よりなる
請求項１に記載の回路基板。
【請求項６】
前記薄膜トランジスタを有するバックプレーン（Backplane）である
請求項４に記載の回路基板。
【請求項７】
基板上に第１の配線層を形成する工程と、
前記第１の配線層上に、開口を有する絶縁膜を形成する工程と、
前記第１の配線層上の前記絶縁膜の開口に対向する領域に、前記第１の配線層の表面エネルギーを制御する表面エネルギー制御膜を形成する工程と、
前記表面エネルギー制御膜を形成した後、前記絶縁膜上の選択的な領域に半導体層を形成する工程と、
前記絶縁膜上に、前記半導体層と電気的に接続されると共に、前記開口を通じて前記第１の配線層と電気的に接続された第２の配線層を形成する工程と
を含む
回路基板の製造方法。
【請求項８】
前記表面エネルギー制御膜を、前記第１の配線層の表面が前記絶縁膜の表面よりも濡れにくくなるように機能させる
請求項７に記載の回路基板の製造方法。
【請求項９】
前記絶縁膜を形成する工程中または前記絶縁膜を形成した後、
前記第１の配線層の表面の前記開口に対向する領域に酸化膜を形成し、
前記酸化膜に対してシランカップリング処理を施すことにより、前記表面エネルギー制御膜を形成する
請求項８に記載の回路基板の製造方法。
【請求項１０】
前記絶縁膜を形成する工程において、
酸素ガスを用いたドライエッチングによって前記開口を形成しつつ、前記酸化膜を形成する
請求項９に記載の回路基板の製造方法。
【請求項１１】
前記表面エネルギー制御膜を、前記第１の配線層および前記絶縁膜の各表面の濡れ性が略均一となるように機能させる
請求項７に記載の回路基板の製造方法。
【請求項１２】
前記半導体層を形成する工程では、
有機半導体を前記絶縁膜上の全面に渡って塗布法により成膜した後、パターニングする
請求項７に記載の回路基板の製造方法。
【請求項１３】
前記半導体層をレーザーアブレーション法によりパターニングする
請求項１２に記載の回路基板の製造方法。
【請求項１４】
複数の画素を含む表示部と、前記表示部を駆動する回路基板とを備え、
前記回路基板は、
基板上に設けられた第１の配線層と、
前記第１の配線層上に設けられ、開口を有する絶縁膜と、
前記第１の配線層上の前記絶縁膜の開口に対向する領域に設けられると共に、前記第１の配線層の表面エネルギーを制御する表面エネルギー制御膜と、
前記絶縁膜上の選択的な領域に設けられた半導体層と、
前記絶縁膜上において前記半導体層と電気的に接続されると共に、前記第１の配線層と前記開口を通じて電気的に接続された第２の配線層と
を有する表示装置。
【請求項１５】
前記回路基板は、前記基板上に１または複数の薄膜トランジスタを有し、
前記薄膜トランジスタは、
チャネル層としての前記半導体層と、
前記第１の配線層と同層に設けられると共に、前記絶縁膜を挟んで前記半導体層に対向配置されたゲート電極と、
それぞれが、前記第２の配線層の一部として設けられるか、または前記第２の配線層と同層に設けられたソース電極およびドレイン電極と
を有する請求項１４に記載の表示装置。
【請求項１６】
前記半導体層は有機半導体よりなる
請求項１４に記載の表示装置。
【請求項１７】
前記回路基板は、前記薄膜トランジスタを有するバックプレーン（Backplane）である
請求項１５に記載の表示装置。
【請求項１８】
複数の画素を含む表示部と、前記表示部を駆動する回路基板と、を有する表示装置を備え、
前記回路基板は、
基板上に設けられた第１の配線層と、
前記第１の配線層上に設けられ、開口を有する絶縁膜と、
前記第１の配線層上の前記絶縁膜の開口に対向する領域に設けられると共に、前記第１の配線層の表面エネルギーを制御する表面エネルギー制御膜と、
前記絶縁膜上の選択的な領域に設けられた半導体層と、
前記絶縁膜上において前記半導体層と電気的に接続されると共に、前記第１の配線層と前記開口を通じて電気的に接続された第２の配線層と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば薄膜トラジスタ（ＴＦＴ：Thin Film Transistor）が配設されたバックプレーン（Backplane）として好適な回路基板に関する。
【背景技術】
【０００２】
薄膜トランジスタ（以下、ＴＦＴという）では、一般に３つの電極（端子）が用いられ、それぞれ、ゲート（Ｇ）電極、ソース（Ｓ）電極およびドレイン（Ｄ）電極と呼ばれる。これらのうち、ソース電極およびドレイン電極は、互いに同一の層（レイヤー）に設けられるが、ゲート電極は、それらとは異なる層に設けられる。
【０００３】
多数のＴＦＴを集積化し、回路機能を実現する場合、ソース電極またはドレイン電極と、ゲート電極とを互いに電気的に接続することが必要となる。即ち、異なる層に設けられた配線同士を電気的に接続する（層間配線接続を行う）必要が生じる。例えば、ゲート電極と同層に設けられた配線層とソースまたはドレインにつながる配線層とを、ＴＦＴの外部で接続する。これまでにも、ＴＦＴを用いた回路では、様々な層間配線接続手法が提案されている（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１４７２４号公報
【特許文献２】特開２００８−１４７６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のような層間配線接続を行う場合、２つの配線層間には、絶縁膜が存在することから、その絶縁膜の一部に開口（コンタクトホール）を設け、この開口を通じて配線間の接続が確保される。
【０００６】
ところが、特にＴＦＴの半導体層を塗布形成する場合、上記開口部分において成膜不良が生じ、半導体層のパターン精度が低下してしまうという問題がある。
【０００７】
本開示はかかる問題点に鑑みてなされたもので、その目的は、半導体層を精度良くパターン形成することが可能な回路基板およびその製造方法と、そのような回路基板を備えた表示装置とを提供することにある。
【課題を解決するための手段】
【０００８】
本開示の回路基板は、基板上に設けられた第１の配線層と、第１の配線層上に設けられ、開口を有する絶縁膜と、第１の配線層上の絶縁膜の開口に対向する領域に設けられると共に、第１の配線層の表面エネルギーを制御する表面エネルギー制御膜と、絶縁膜上の選択的な領域に設けられた半導体層と、絶縁膜上において半導体層と電気的に接続されると共に、第１の配線層と開口を通じて電気的に接続された第２の配線層とを備えたものである。
【０００９】
本開示の回路基板の製造方法は、基板上に第１の配線層を形成する工程と、第１の配線層上に、開口を有する絶縁膜を形成する工程と、第１の配線層上の絶縁膜の開口に対向する領域に、第１の配線層の表面エネルギーを制御する表面エネルギー制御膜を形成する工程と、表面エネルギー制御膜を形成した後、絶縁膜上の選択的な領域に半導体層を形成する工程と、絶縁膜上に、前記半導体層と電気的に接続されると共に、開口を通じて第１の配線層と電気的に接続された第２の配線層を形成する工程とを含むものである。
【００１０】
本開示の回路基板および回路基板の製造方法では、第１の配線層上に開口を有する絶縁膜を介して第２の配線層が設けられることにより、第１および第２の配線層は、絶縁膜の開口を通じて電気的に接続される。ここで、第１の配線層上の上記開口に対向する領域に、表面エネルギー制御膜を有することにより、開口部分における第１の配線層の表面エネルギーが制御される。絶縁膜上に半導体層を塗布形成する際、その膜厚むら等の成膜不良が発生しにくい。
【００１１】
本開示の表示装置は、複数の画素を含む表示部と、前記表示部を駆動する回路基板としての上記本開示の回路基板とを有するものである。
【００１２】
本開示の電子機器は、上記本開示の表示装置を備えたものである。
【発明の効果】
【００１３】
本開示の回路基板および回路基板の製造方法によれば、第１の配線層上に開口を有する絶縁膜を介して第２の配線層を設けることにより、これらの第１および第２の配線層を絶縁膜の開口を通じて電気的に接続することができる。第１の配線層上の上記開口に対向する領域に、表面エネルギー制御膜を設けるようにしたので、第１の配線層の表面エネルギーを制御することができ、半導体層の成膜不良を抑制できる。よって、半導体層を精度良くパターン形成することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本開示の一実施の形態に係る回路基板の概略構成を表す断面図である。
【図２】図１に示した回路基板の配線接続領域付近を拡大して表した断面模式図である。
【図３】図１に示した回路基板の製造方法を工程順に表す断面図である。
【図４】図３に続く工程を表す断面図である。
【図５】図４に続く工程を表す断面図である。
【図６】図５に続く工程を表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】比較例に係る回路基板の製造方法を説明するための断面図である。
【図９】比較例に係る回路基板の製造方法を説明するための図である。
【図１０】変形例１に係る回路基板の製造方法を説明するための断面図である。
【図１１】変形例２に係る回路基板の製造方法を説明するための断面図である。
【図１２】上記実施の形態等の回路基板の適用例に係る表示装置の駆動回路構成を表す模式図である。
【図１３】上記実施の形態等の表示装置の適用例１の外観を表す斜視図である。
【図１４】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１５】適用例３の外観を表す斜視図である。
【図１６】適用例４の外観を表す斜視図である。
【図１７】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１８】適用例６の外観を表す斜視図である。
【発明を実施するための形態】
【００１５】
以下、本開示における実施形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（有機ＴＦＴを備えた回路基板の例）
２．変形例１（製造プロセスの他の例）
３．変形例２（製造プロセスの他の例）
４．適用例（回路基板を備えた表示装置および電子機器の例）
【００１６】
＜実施の形態＞
［回路基板の構成］
図１は、本開示の一の実施の形態に係る回路基板（回路基板１）の概略構成を表す斜視図である。回路基板１は、例えばいわゆるバックプレーン（Backplane）として好適に用いられるものである。この回路基板１は、例えば１または複数の駆動用の半導体素子（例えば、薄膜トランジスタ等のアクティブ素子）が集積されたものである。このような回路基板１では、例えば半導体素子の外部において、互いに異なる層に設けられた配線同士が接続された（層間配線接続がなされた）層構造を有する。本実施の形態では、そのようなバックプレーンにおける層構造の一例として、有機半導体よりなる薄膜トランジスタ（トランジスタ部１０Ａ）の外部（配線接続部１０Ｂ）において、層間配線接続がなされた構造を例に挙げて説明する。
【００１７】
トランジスタ部１０Ａは、例えばいわゆるボトムゲート構造かつトップコンタクト構造を有する有機ＴＦＴである。このトランジスタ部１０Ａは、基板１０上の選択的な領域にゲート電極１１Ａを有しており、このゲート電極１１Ａ上には、ゲート絶縁膜１２を挟んで半導体層１３が設けられている。半導体層１３は、ゲート絶縁膜１２上において、ゲート電極１１Ａと対向する選択的な領域にパターン形成されている。この半導体層１３上には、一対のソース・ドレイン電極１４ａが半導体層１３と電気的に接続されて配設されている。
【００１８】
配線接続部１０Ｂは、互いに異なる層に設けられた第１配線層１１Ｂと第２配線層１４との接続領域である。この配線接続領域１０Ｂでは、第１配線層１１Ｂおよび第２配線層１４間の他の層（ここではゲート絶縁膜１２）に、開口Ｈ１（ゲート絶縁膜１２を貫通するコンタクトホール）が設けられている。配線接続部１０Ｂでは、第１配線層１１Ｂおよび第２配線層１４が、この開口Ｈ１を通じて電気的に接続されている。尚、この第１配線層１１Ｂ上の開口Ｈ１に対向する部分には、詳細には、後述の表面エネルギー制御膜１５が形成されている。
【００１９】
尚、開口Ｈ１は、ゲート絶縁膜１２の表面または裏面に閉曲線を描く、“孔”状のものに限定されるものではない。即ち、開口Ｈ１は、“切り欠き”や“溝”等をも広く含む概念であり、ゲート絶縁膜１２の少なくとも一部分が除去されていれば、必ずしも閉曲線を描かなくともよい。
【００２０】
第１配線層１１Ｂは、トランジスタ部１０Ａのゲート電極１１Ａと同層（基板１０上）に設けられている。第２配線層１４は、トランジスタ部１０Ａのソース・ドレイン電極１４ａと同層に設けられている（あるいは、ソース・ドレイン電極１４ａが第２配線層１４の一部となっている）。本実施の形態では、ゲート電極１１Ａおよび第１配線層１１Ｂが同一工程においてそれぞれパターン形成され、ソース・ドレイン電極１４ａと第２配線層１４が同一工程においてそれぞれパターン形成されるようになっている。
【００２１】
基板１０は、例えばポリイミド，ポリエチレンテレフタレート，ポリエーテルサルフォン，ポリエチレンナフタレート，ポリカーボネート，液晶ポリマーなどのプラスチックシートや、表面に絶縁処理が施されたステンレス，アルミニウム（Ａｌ），銅（Ｃｕ）等の金属シートが用いられる。
【００２２】
ゲート電極１１Ａは、トランジスタ部１０Ａに印加されるゲート電圧（Ｖｇ）によって半導体層１３中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１１Ａ（および第１配線層１１Ｂ）は、表面に酸化膜を形成し易い導電膜材料であることが望ましい。詳細は後述するが、第１配線層１１Ｂは、ゲート電極１１Ａと同一工程において形成されるためゲート電極１１Ａと同一材料により構成されるが、本実施の形態では、表面エネルギー制御膜１５を形成する際に、第１配線層１１Ｂの表面を酸化させるためである。このような導電膜材料としては、例えばアルミニウム，チタン（Ｔｉ），白金（Ｐｔ），金（Ａｕ），パラジウム（Ｐｄ），クロム（Ｃｒ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），ニオブ（Ｎｂ），ネオジム（Ｎｄ），ルビジウム（Ｒｂ），ロジウム（Ｒｈ），アルミニウム（Ａｌ），銀（Ａｇ），タンタル（Ｔａ），タングステン（Ｗ），銅、インジウム（Ｉｎ）および錫（Ｓｎ）のうちの１種からなる単層膜、もしくはこれらのうちの２種以上からなる積層膜が挙げられる。このように第１配線層１１Ｂとしては、様々な材料を用いることができるが、後述の製造プロセスにおいて、第１配線層１１Ｂの表面を酸化させる必要があるため、この観点においては、第１配線層１１Ｂには、酸化し易い材料が用いられることが望ましい。
【００２３】
ゲート絶縁膜１２は、例えばポリビニルフェノール，ジアリルフタレート，ポリイミド，ポリメタクリル酸メチル，ポリビニルアルコール，ポリエステル，ポリエチレン，ポリカーボネート，ポリアミド，ポリアミドイミド，ポリエーテルイミド，ポリシロキサン，ポリメタクリルアミド，ポリウレタン，ポリブタジエン，ポリスチレン，ポリ塩化ビニル，ニトリルゴム，アクリルゴム，ブチルゴム，エポキシ樹脂，フェノール樹脂，メラミン樹脂，ウレア樹脂，ノボラック樹脂，フッ素系樹脂などのうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜である。ゲート絶縁膜１２は、塗布形成後にエッチングによってパターニングされるが、材料によっては、インクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってパターン形成してもよい。
【００２４】
半導体層１３は、ゲート電圧の印加によりチャネルを形成するものであり、例えばperi-Xanthenoxanthene(ＰＸＸ)誘導体などの有機半導体よりなる。有機半導体料としては、この他にも、ペンタセン、ナフタセン、ヘキサセン、ヘプタセン、ピレン、クリセン、ペリレン、コロネン、ルブレン、ポリチオフェン、ポリアセン、ポリフェニレンビニレン、ポリピロール、ポルフィリン、カーボンナノチューブ、フラーレン、グラフェンおよび金属フタロシアニンのうちのいずれか１種の誘導体、２種以上の混合物が挙げられる。この半導体層１３は、例えば上記材料をスピンコート法、スリットコート法などの塗布法を用いて成膜した後、これをパターニングすることにより形成される。
【００２５】
一対のソース・ドレイン電極１４ａは、それぞれが半導体層１３に電気的に接続されると共に、半導体層１３上において互いに電気的に分離されて配設されている。これらのソース・ドレイン電極１４ａはそれぞれ、ソース電極またはドレイン電極として機能するものであり、上記ゲート電極１１Ａにおいて列挙したものと同等の導電膜材料から構成されている。
【００２６】
これらのソース・ドレイン電極１４ａはそれぞれ、第２配線層１４の一部を構成するか、第２配線層１４と同層に設けられている。ここでは、第２配線層１４の一部が、半導体層１３上にオーバーラップして設けられており、この部分が一方のソース・ドレイン電極として機能している。第２配線層１４は、例えばソース・ドレイン電極１４ａと同一材料により構成され、同一工程においてパターン形成される。
【００２７】
このような回路基板１において、本実施の形態では、配線接続領域１０Ｂにおいて、第１配線層１１Ｂの表面の開口Ｈ１に対向する領域に、表面エネルギー制御膜１５が形成されている。図２に、配線接続領域１０Ｂ付近を拡大したものを示す。このように、詳細には、第１配線層１１Ｂと第２配線層１４との間には、表面エネルギー制御膜１５が介在している。
【００２８】
表面エネルギー制御膜１５は、第１配線層１１Ｂの表面エネルギーを制御する機能、具体的には、ゲート絶縁膜１２の表面エネルギーよりも小さくする、あるいは略均一化する機能を有している。本実施の形態では、この表面エネルギー制御膜１５が、第１配線層１１Ｂの表面エネルギーをゲート絶縁膜１２よりも小さくする機能（第１配線層１１Ｂの表面をゲート絶縁膜１２の表面よりも濡れにくくする機能）を有している。換言すると、第１配線層１１Ｂおよびゲート絶縁膜１２の濡れ性の差が大きく、第１配線層１１Ｂの表面（詳細には表面エネルギー制御膜１５の上面）において相対的に撥液性が高く、ゲート絶縁膜１２の表面において相対的に親液性が高くなっている。表面エネルギー制御膜１５の厚みは、例えば１〜２ｎｍ程度であり、第１配線層１１Ｂおよび第２配線層１４に比べて非常に薄く形成されている。
【００２９】
この表面エネルギー制御膜１５は、上記機能を有する薄膜から構成されていればよいが、本実施の形態では、例えばケイ素または有機ケイ素化合物を含んでいる。詳細は後述するが、第１配線層１１Ｂの表面に酸化膜を形成し、この酸化膜とシランカップリング剤を反応させることにより、表面エネルギー制御膜１５を形成するためである。
【００３０】
［回路基板１の製造方法］
図３〜図６は、回路基板１の製造方法を説明するための図である。回路基板１は、例えば次のようにして製造することができる。
【００３１】
まず、図３（Ａ）に示したように、基板１０上の選択的な領域にゲート電極１１Ａおよび第１配線層１１Ｂを一括形成する。具体的には、まず、基板１０上の全面に、上述した導電膜材料、例えばアルミニウムまたはチタンを、例えばスパッタリング法により堆積させた後、例えばフォトリソグラフィ法を用いたエッチングにより、所定の形状にパターニングする。
【００３２】
続いて、図３（Ｂ）に示したように、基板１０上の全面に渡って、ゲート絶縁膜１２を成膜する。具体的には、基板１０上の全面にわたって、例えばスピンコート法により、上述したゲート絶縁膜材料、例えばＰＶＰ溶液を塗布し、乾燥させる。
【００３３】
次いで、図３（Ｃ）に示したように、ゲート絶縁膜１２上に、例えばポジ型の感光性樹脂材料を塗布した後、露光および現像等の工程を経て、配線接続領域１０Ｂに対応する領域に開口１１０ａを有するフォトレジスト膜１１０を形成する。
【００３４】
続いて、図４（Ａ）に示したように、フォトレジスト膜１１０をマスクとして、ゲート絶縁膜１２の選択的の領域をエッチングする。この際、例えば反応ガスとして酸素（Ｏ2）を用いたドライエッチングを行う。例えば、上記のようにゲート絶縁膜１２としてＰＶＰを用いた場合には、酸素ガスを用いたドライエッチングが好適である。
【００３５】
このようにして、ゲート絶縁膜１２のエッチングが進行すると、図４（Ｂ）に示したように、第１配線層１１Ｂの表面が露出し、ゲート絶縁膜１２に開口Ｈ１が形成される。このとき、本実施の形態では、酸素ガスによって、第１配線層１１Ｂの表面が酸化される（第１配線層１１Ｂの表面に酸化膜１１ｂ１が形成される）。例えば、第１配線層１１Ｂ（およびゲート電極１１Ａ）としてアルミニウムまたはチタンを用いた場合には、酸化膜１１ｂ１として、酸化アルミニウム（ＡｌＯx）または酸化チタン（ＴｉＯx）が形成される。
【００３６】
次いで、図５（Ａ）に示したように、シランカップリング処理を行う。具体的には、上記のようにしてゲート絶縁膜１２に開口Ｈ１を形成した基板１０を、シランカップリング剤に浸漬する。これにより、シランカップリング剤は、第１配線層１１Ｂの表面に形成された酸化膜１１ｂ１と選択的に反応し、第１配線層１Ｂの表面にのみ、上記のようにケイ素または有機ケイ素化合物を含む表面エネルギー制御膜１５が形成される。尚、フォトレジスト膜１１０上にも、シランカップリング剤が付着することがあるが、最終的には後述のようにフォトレジスト膜１１０は剥離するため問題はない。シランカップリング剤としては、例えばオクタデシルトリシクロロシラン（ＯＴＳ）を用いることができる。
【００３７】
この後、図５（Ｂ）に示したように、フォトレジスト膜１１０を剥離する。これにより、ゲート絶縁膜１２の表面が露出すると共に、その開口Ｈ１では、第１配線層１１Ｂの表面が表面エネルギー制御膜１５で覆われた状態となる。本実施の形態では、表面エネルギー制御膜１５により、第１配線層１１Ｂの表面エネルギーがゲート絶縁膜１２よりも小さくなり、即ち、開口Ｈ１から露出した第１配線層１１Ｂでは、ゲート絶縁膜１２よりも濡れにくくなる。
【００３８】
次いで、ゲート絶縁膜１２上に半導体層１３をパターン形成する。この際、まず、図６（Ａ）に示したように、基板１０の全面にわたって、有機半導体材料、例えばperi-Xanthenoxanthene化合物溶液を塗布する。このとき、上記のような第１配線層１１Ｂおよびゲート絶縁膜１２の各表面エネルギーの差により、有機半導体材料は、第１配線層１１Ｂ上においてはじかれ、ゲート絶縁膜１２上にのみ付着し易くなる。その後、塗布した有機半導体材料を加熱することにより、ゲート絶縁膜１２上には、膜厚が略均一な半導体層１３が形成される（後述の比較例のように、極端に厚みが大きくなる箇所が生じにくい）。
【００３９】
続いて、図６（Ｂ）に示したように、半導体層１３のパターニングを行う。具体的には、例えばレーザーアブレーション法等により、不要な領域（１３ａ）にレーザ光Ｌを照射し、これを選択的に除去することで、所望の領域（１３ｂ１）に半導体層１３を残存させる。ここでは、トランジスタ部１０ａのゲート電極１１Ａに対向する領域にのみ半導体層１３を残存させる。
【００４０】
この際、本実施の形態では、開口Ｈ１に対向する領域（１３ｂ２）については、半導体層１３が元々塗布されていないため、レーザ照射を行わずに済む（パターニングの対象とならない）。即ち、塗布形成された半導体層１３のうち、ゲート絶縁膜１２上に略均一な厚みで形成された部分に対してパターニングを行えばよいため、半導体層１３を精度良く加工できる。
【００４１】
これにより、図６（Ｃ）に示したように、半導体層１３がゲート絶縁膜１２上の選択的な領域に形成される。また、開口Ｈ１に対向する領域では、上記のようにレーザ照射の対象とならないため、表面エネルギー制御膜１５は除去されることなく、第１配線層１１Ｂの表面に残る。
【００４２】
最後に、図７に示したように、第２配線層１４およびソース・ドレイン電極１４ａを一括形成する。具体的には、まず、基板１０上の全面にわたって、上述した導電膜材料を、例えばスパッタリング法により堆積させた後、例えばフォトリソグラフィ法を用いたエッチングにより、所定の形状にパターニングする。
【００４３】
この際、第２配線層の一部を開口Ｈ１に対向する領域まで延在形成することにより、この開口Ｈ１を通じて第１配線層１１Ｂおよび第２配線層１４の電気的接続が確保される。また、ここでは、第２配線層１４の一部を半導体層１３上にオーバーラップするように形成し、このオーバーラップした部分を一方のソース・ドレイン電極１４ａとして機能させる。
【００４４】
ここで、上述したように、第１配線層１１Ｂ上には表面エネルギー制御膜１５が残存するため、実際には、第１配線層１１Ｂと第２配線層１４との間に表面エネルギー制御膜１５が介在するが、このことは、所望の電気抵抗を確保することを妨げない。これは、表面エネルギー制御膜１５が、第１配線層１１Ｂおよび第２配線層１４に比べて非常に薄く形成されることから、表面エネルギー制御膜１５による電気抵抗の増加は、実質的に無視できる程度のものであるためである。
【００４５】
以上により、基板１０上にトランジスタ部１０Ａおよび配線接続部１０Ｂが形成される。これにより、図１に示した回路基板１を完成する。
【００４６】
［作用・効果］
本実施の形態の回路基板１では、トランジスタ部１０Ａが配設されると共に、配線接続部１０Ｂによる層間配線接続がなされる。具体的には、配線接続部１０Ｂにおいて、ゲート絶縁膜１２に開口Ｈ１を設けることにより、この開口Ｈ１を通じて第１配線層１１Ｂおよび第２配線層１４の電気的接続が確保される。これにより、回路基板１では、例えば後述の表示装置等を駆動するためのバックプレーンとして好適な層構造を実現できる。
【００４７】
このような層構造において、第１配線層１１Ｂ上の開口Ｈ１に対向する領域に表面エネルギー制御膜１５を設けることにより、第１配線層１１Ｂの表面エネルギーが制御される（濡れ性が変化する）。具体的には、本実施の形態では、表面エネルギー制御膜１５が、第１配線層１１Ｂの表面エネルギーがゲート絶縁膜１２よりも小さくなる（第１配線層１１Ｂがゲート絶縁膜１２よりも濡れにくくなる）ように機能させる。これにより、半導体層１３の形成プロセスにおいて、成膜不良が発生しにくくなる。
【００４８】
ここで、図８および図９（Ａ），（Ｂ）を参照して、比較例に係る回路基板の製造方法について説明する。比較例では、本実施の形態と同様にして、基板１０１上にゲート電極１０２Ａおよび第１配線層１０２Ｂを形成後、ゲート絶縁膜１０３を成膜し、図８に示したように、フォトレジスト膜１０４を用いて開口Ｈ１を形成する。但し、比較例では、この開口Ｈ１の形成後に、本実施の形態のようなシランカップリング処理を行わず、即ち表面エネルギー制御膜１５を形成することなく、有機半導体材料を塗布した。
【００４９】
この結果、例えば図９（Ａ）に示した半導体層１０５ａのように、開口Ｈ１付近に、他よりも膜厚が厚い部分（Ｘ１）が生じ、あるいは図９（Ｂ）に示した半導体層１０５ｂのように、開口Ｈ１付近において膜厚むら（Ｘ２）が生じてしまう。このように、特に配線接続のための開口Ｈ１に対向する領域では、他の領域と表面状態および物理的形状が異なるために、半導体層（１０５ａ，１０５ｂ）の膜厚が不均一になり、むらが生じ易い。この場合、次のような理由から半導体層のパターニングが困難となる。即ち、上述のように、レーザーアブレーション法等によるパターニングの際には、不要部分に対して選択的にレーザ光を照射するため、開口Ｈ１部分に半導体層が形成されている場合には、この部分についてもレーザ照射を行う必要がある。比較例のように、開口Ｈ１付近における半導体層の膜厚が他の部分よりも大きいと、精度良くパターニングすることが困難である。
【００５０】
これに対し、本実施の形態では、上記半導体形成プロセス（図６（Ａ）〜（Ｃ））において説明したように、開口Ｈ１において露出した第１配線層１１Ｂの表面に表面エネルギー制御膜１５が設けられていることにより、半導体層１３を、開口Ｈ１を避けてゲート絶縁膜１２上に略均一な膜厚で成膜することができる。このため、半導体層１３のパターニングの際には、開口Ｈ１に対向する領域（１３ｂ２）に対してはレーザ照射を行わずに済み、ゲート絶縁膜１２上に略均一な厚みで形成された部分に対してのみパターニングを行えばよい。このため、半導体層１３を精度良く加工できる。このように、本実施の形態では、表面エネルギー制御膜１５を利用することにより、ゲート絶縁膜１２上に半導体層１３が略均一な膜厚で塗布され、これによってそのパターニングが容易となる。
【００５１】
以上説明したように、本実施の形態では、第１配線層１１Ｂ上に開口Ｈ１を有するゲート絶縁膜１２を介して第２配線層１４を設けることにより、その開口Ｈ１を通じて第１配線層１１Ｂおよび第２配線層１４を電気的に接続することができる。ここで、第１配線層１１Ｂ上の開口Ｈ１に対向する領域に、表面エネルギー制御膜１５を設けることにより、第１配線層１１Ｂの表面エネルギーを制御することができ、半導体層１３の成膜不良を抑制できる。よって、回路基板１では、半導体層１３を精度良くパターン形成することが可能となる。
【００５２】
次に、上記実施の形態の変形例（変形例１，２）に係る回路基板の製造方法について説明する。尚、以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
【００５３】
＜変形例１＞
図１０（Ａ），（Ｂ）は、変形例１に係る回路基板の製造方法を説明するための断面図である。上記実施の形態では、表面エネルギー制御膜１５の形成手法として、第１配線層１１Ｂの表面の酸化膜１１ｂ１とシランカップリング剤とを反応させる手法を例に挙げた。この際、酸化膜１１ｂ１は、開口Ｈ１のドライエッチングプロセスにおいて使用する酸素ガスを利用して形成したが、酸化膜１１ｂ１の形成手法はこれに限定されない。例えば、ゲート絶縁膜１２のドライエッチングの際に、反応ガスとして酸素ガスを用いない場合等には、開口Ｈ１の形成プロセス（図１０（Ａ））後に、第１配線層１１Ｂの表面に酸化処理を施す（図１０（Ｂ））ことにより形成してもよい。
【００５４】
このように、第１配線層１１Ｂの酸化膜１１ｂ１の形成手法は特に限定されず、例えばシランカップリング処理を行うよりも前に形成すればよい。但し、開口Ｈ１の形成プロセスにおいて酸化膜１１ｂ１を形成可能な上記実施の形態では、本変形例よりも工程数を削減することができる。
【００５５】
＜変形例２＞
図１１（Ａ），（Ｂ）は、変形例２に係る回路基板の製造方法を説明するための断面図である。本変形例では、上記実施の形態と同様、基板１０上に、トランジスタ部１０Ａおよび配線接続部１０Ｂを有する層構造において、第１配線層１１Ｂの表面の開口Ｈ１に対向する領域に、第１配線層１１Ｂの表面エネルギーを制御する表面エネルギー制御膜２５が設けられている。但し、本変形例の表面エネルギー制御膜２５は、上記実施の形態の表面エネルギー制御膜１５と異なり、第１配線層１１Ｂの表面エネルギーをゲート絶縁膜１２の表面エネルギーに近づける（第１配線層１１Ｂおよびゲート絶縁膜１２の各表面の濡れ性を略均一化する）機能を有している。
【００５６】
本変形例では、半導体層１３を塗布する前に、図１１（Ａ）に示したように、第１配線層１１Ｂの表面の開口Ｈ１に対向する領域に表面エネルギー制御膜２５を形成する。この後、図１１（Ｂ）に示したように、基板１０の全面に渡って半導体材料を塗布すると、上記実施の形態と異なり、開口Ｈ１付近およびゲート絶縁膜１２上の全領域において、表面の濡れ性が略均一となるため、半導体層１３が開口Ｈ１を含む全ての領域において均一な膜厚で形成され易い。これにより、上述したようにレーザーアブレーション法により半導体層１３をパターニングする際には、開口Ｈ１部分についてもレーザ照射し、除去する必要が生じるが、基板１０の全域において半導体層１３の膜厚が略均一であるため、良好なパターン精度を実現することができる。
【００５７】
＜適用例＞
上記実施の形態および変形例で説明した回路基板１は、表示装置の駆動基板として好適に用いることができる。表示装置としては、例えば液晶表示装置、有機ＥＬ表示装置、電子ペーパーディスプレイ等が挙げられる。図１２に、表示駆動回路の一例について模式的に示す。
【００５８】
この駆動基板では、基板１０上に、表示領域Ｓに画素駆動回路１４０が設けられ、表示領域Ｓの周辺には、映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０が設けられている。
【００５９】
画素駆動回路１４０は、例えばアクティブマトリクス方式により駆動される駆動回路である。この画素駆動回路１４０では、列方向に沿って信号線１２０Ａ、行方向に沿って走査線１３０Ａがそれぞれ複数配置されている。各信号線１２０Ａと各走査線１３０Ａとの交差部が、各画素ＰＸＬに対応している。各信号線１２０Ａは、信号線駆動回路１２０に接続され、この信号線駆動回路１２０から信号線１２０Ａを介して各画素ＰＸＬに画像信号が供給されるようになっている。各走査線１３０Ａは走査線駆動回路１３０に接続され、この走査線駆動回路１３０から走査線１３０Ａを介して各画素ＰＸＬに走査信号が順次供給されるようになっている。
【００６０】
また、このような回路基板１を駆動基板として備えた表示装置は、以下の適用例１〜６に係る電子機器に搭載することができる。具体的には、上記表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話機およびスマートフォン（Smartphone）等の携帯端末機器、あるいはビデオカメラなどのあらゆる分野の電子機器に適用可能である。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００６１】
（適用例１）
図１３は、適用例１に係るテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有しており、映像表示画面部５１０が、上記表示装置に相当する。
【００６２】
（適用例２）
図１４は、適用例２に係るデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部５２１、上記表示装置としての表示部５２２、メニュースイッチ５２３およびシャッターボタン５２４を有している。
【００６３】
（適用例３）
図１５は、適用例３に係るノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５３１，文字等の入力操作のためのキーボード５３２および上記表示装置としての表示部５３３を有している。
【００６４】
（適用例４）
図１６は、適用例４に係るビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部５４１，この本体部５４１の前方側面に設けられた被写体撮影用のレンズ５４２，撮影時のスタート／ストップスイッチ５４３および上記表示装置としての表示部５４４を有している。
【００６５】
（適用例５）
図１７は、適用例５に係る携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。ディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置に相当する。
【００６６】
（適用例６）
図１８（Ａ）および図１８（Ｂ）は、適用例６に係るスマートフォンの外観を表したものである。このスマートフォンは、例えば、表示部８１０、非表示部８２０および操作部８３０を有している。操作部８３０は、図１８（Ａ）に示したように表示部８１０と同じ面（前面）に形成されていても、図１８（Ｂ）に示したように表示部８１０とは異なる面（上面）に形成されていてもよい。
【００６７】
以上、実施の形態、変形例および適用例を挙げて説明したが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、回路基板に配設された薄膜トランジスタ（トランジスタ部１０Ａ）として、ボトムゲート構造およびトップコンタクト構造を有する有機ＴＦＴを例示したが、薄膜トランジスタの構造はトップゲート構造であってもよいし、ボトムコンタクト構造であってもよい。また、有機ＴＦＴに限らず、無機半導体または酸化物半導体を用いた薄膜トランジスタにも適用可能である。
【００６８】
また、上記実施の形態等では、本開示における半導体層が薄膜トランジスタのチャネルとして機能する場合を例示したが、回路基板に配設される半導体素子は、薄膜トランジスタに限らず、ダイオード等の他のアクティブ素子であってもよい。例えばバックプレーンとして使用される場合に、層間配線接続を必要とする半導体素子を有する回路基板全般に適用可能である。
【００６９】
更に、上記実施の形態等では、互いに異なる層に形成される第１配線層１１Ｂおよび第２配線層１４の２つの配線層を電気的に接続した層構造を例示したが、本開示の回路基板は、３つ以上のレイヤーに配線層が設けられてなる層構造についても適用可能である。また、それらのうちの少なくとも２つの配線層が電気的に接続されていればよいが、３つ以上の配線層が互いに電気的に接続されていてもよい。
【００７０】
尚、本開示は、以下の（１）〜（１８）に記載したような構成であってもよい。
（１）基板上に設けられた第１の配線層と、前記第１の配線層上に設けられ、開口を有する絶縁膜と、前記第１の配線層上の前記絶縁膜の開口に対向する領域に設けられると共に、前記第１の配線層の表面エネルギーを制御する表面エネルギー制御膜と、前記絶縁膜上の選択的な領域に設けられた半導体層と、前記絶縁膜上において前記半導体層と電気的に接続されると共に、前記第１の配線層と前記開口を通じて電気的に接続された第２の配線層とを備えた回路基板。
（２）前記表面エネルギー制御膜は、前記第１の配線層の表面を前記絶縁膜の表面よりも濡れにくくする機能を有する上記(1)に記載の回路基板。
（３）前記表面エネルギー制御膜は、前記第１の配線層および前記絶縁膜の各表面の濡れ性を略均一化させる機能を有する上記(1)に記載の回路基板。
（４）前記基板上に１または複数の薄膜トランジスタが配設され、前記薄膜トランジスタは、チャネル層としての前記半導体層と、前記第１の配線層と同層に設けられると共に、前記絶縁膜を挟んで前記半導体層に対向配置されたゲート電極と、それぞれが、前記第２の配線層の一部として設けられるか、または前記第２の配線層と同層に設けられたソース電極およびドレイン電極とを有する上記(1)〜(3)のいずれかに記載の回路基板。
（５）前記半導体層は有機半導体よりなる上記(1)〜(4)のいずれかに記載の回路基板。  
（６）前記薄膜トランジスタを有するバックプレーン（Backplane）である上記(4)または(5)に記載の回路基板。
（７）基板上に第１の配線層を形成する工程と、前記第１の配線層上に、開口を有する絶縁膜を形成する工程と、前記第１の配線層上の前記絶縁膜の開口に対向する領域に、前記第１の配線層の表面エネルギーを制御する表面エネルギー制御膜を形成する工程と、前記表面エネルギー制御膜を形成した後、前記絶縁膜上の選択的な領域に半導体層を形成する工程と、前記絶縁膜上に、前記半導体層と電気的に接続されると共に、前記開口を通じて前記第１の配線層と電気的に接続された第２の配線層を形成する工程とを含む回路基板の製造方法。
（８）前記表面エネルギー制御膜を、前記第１の配線層の表面が前記絶縁膜の表面よりも濡れにくくなるように機能させる上記(7)に記載の回路基板の製造方法。
（９）前記絶縁膜を形成する工程中または前記絶縁膜を形成した後、前記第１の配線層の表面の前記開口に対向する領域に酸化膜を形成し、前記酸化膜に対してシランカップリング処理を施すことにより、前記表面エネルギー制御膜を形成する上記(7)または(8)に記載の回路基板の製造方法。
（１０）前記絶縁膜を形成する工程において、酸素ガスを用いたドライエッチングによって前記開口を形成しつつ、前記酸化膜を形成する上記(7)〜(9)のいずれかに記載の回路基板の製造方法。
（１１）前記表面エネルギー制御膜を、前記第１の配線層および前記絶縁膜の各表面の濡れ性が略均一となるように機能させる上記(7)に記載の回路基板の製造方法。
（１２）前記半導体層を形成する工程では、有機半導体を前記絶縁膜上の全面に渡って塗布法により成膜した後、パターニングする上記(7)〜(11)のいずれかにに記載の回路基板の製造方法。
（１３）前記半導体層をレーザーアブレーション法によりパターニングする上記(12)に記載の回路基板の製造方法。
（１４）複数の画素を含む表示部と、前記表示部を駆動する回路基板とを備え、前記回路基板は、基板上に設けられた第１の配線層と、前記第１の配線層上に設けられ、開口を有する絶縁膜と、前記第１の配線層上の前記絶縁膜の開口に対向する領域に設けられると共に、前記第１の配線層の表面エネルギーを制御する表面エネルギー制御膜と、前記絶縁膜上の選択的な領域に設けられた半導体層と、前記絶縁膜上において前記半導体層と電気的に接続されると共に、前記第１の配線層と前記開口を通じて電気的に接続された第２の配線層とを有する表示装置。
（１５）前記回路基板は、前記基板上に１または複数の薄膜トランジスタを有し、前記薄膜トランジスタは、チャネル層としての前記半導体層と、前記第１の配線層と同層に設けられると共に、前記絶縁膜を挟んで前記半導体層に対向配置されたゲート電極と、それぞれが、前記第２の配線層の一部として設けられるか、または前記第２の配線層と同層に設けられたソース電極およびドレイン電極とを有する上記(14)に記載の表示装置。
（１６）前記半導体層は有機半導体よりなる上記(14)または(15)のいずれかにに記載の表  示装置。
（１７）前記回路基板は、前記薄膜トランジスタを有するバックプレーン（Backplane）である上記(14)〜(16)のいずれかに記載の表示装置。
（１８）複数の画素を含む表示部と、前記表示部を駆動する回路基板と、を有する表示装置を備え、前記回路基板は、基板上に設けられた第１の配線層と、前記第１の配線層上に設けられ、開口を有する絶縁膜と、前記第１の配線層上の前記絶縁膜の開口に対向する領域に設けられると共に、前記第１の配線層の表面エネルギーを制御する表面エネルギー制御膜と、前記絶縁膜上の選択的な領域に設けられた半導体層と、前記絶縁膜上において前記半導体層と電気的に接続されると共に、前記第１の配線層と前記開口を通じて電気的に接続された第２の配線層とを有する電子機器。
【符号の説明】
【００７１】
１…回路基板、１０…基板、１１Ａ…ゲート電極、１１Ｂ…第１配線層、酸化膜…１１ｂ１，１２…ゲート絶縁膜、１３…半導体層、１４…第２配線層、１４ａ…ソース・ドレイン電極層、１５，２５…表面エネルギー制御膜、Ｈ１…開口。
【図１】
2013033843.tif 000003
【図２】
2013033843.tif 000004
【図３】
2013033843.tif 000005
【図４】
2013033843.tif 000006
【図５】
2013033843.tif 000007
【図６】
2013033843.tif 000008
【図７】
2013033843.tif 000009
【図８】
2013033843.tif 000010
【図９】
2013033843.tif 000011
【図１０】
2013033843.tif 000012
【図１１】
2013033843.tif 000013
【図１２】
2013033843.tif 000014
【図１３】
2013033843.tif 000015
【図１４】
2013033843.tif 000016
【図１５】
2013033843.tif 000017
【図１６】
2013033843.tif 000018
【図１７】
2013033843.tif 000019
【図１８】
2013033843.tif 000020