(57)【要約】【課題】シール剤による液晶封止の信頼性を維持しながら歩留まりの低下を防止でき、ゲート引き出し配線近傍における表示ムラの発生を抑制できる液晶表示装置を提供する。【解決手段】液晶表示パネルの各画素は、ＴＦＴおよび当該スイッチング素子を通して画像信号が供給される画素電極、並びに所定の共通電位が供給される共通電極を有する画素を有する。また当該液晶表示パネルは、画素のＴＦＴに制御信号を供給するゲート配線と、ＴＦＴに画像信号を供給するソース配線とを有する。起動時において、走査配線への制御信号の供給は、共通電極への共通電位の供給を開始してから所定時間後に開始されるものである。【選択図】図７
2013254159.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子および当該スイッチング素子を通して画像信号が供給される画素電極、並びに所定の共通電位が供給される共通電極を有する画素と、
前記スイッチング素子に制御信号を供給する走査配線と、
前記スイッチング素子に前記画像信号を供給する信号配線と
を有する液晶表示パネルを備え、
起動時において、前記走査配線への前記制御信号の供給は、前記共通電極への前記共通電位の供給を開始してから所定時間後に開始される
ことを特徴とする液晶表示装置。
【請求項２】
起動時において、前記走査配線への前記制御信号の供給は、前記信号配線への前記画像信号の供給よりも後に開始される
請求項１記載の液晶表示装置。
【請求項３】
動作終了時において、前記共通電極への前記共通電位の供給停止は、前記走査配線への前記制御信号の供給を停止させてから所定期間後に行われる
請求項１または請求項２記載の液晶表示装置。
【請求項４】
前記液晶表示パネルに光を照射するバックライトをさらに備え、
起動時において、前記バックライトは、前記共通電極への前記共通電位の供給を開始してから所定時間後に点灯される
請求項１から請求項３のいずれか一項記載の液晶表示装置。
【請求項５】
起動時において、前記バックライトは、前記走査配線への前記制御信号の供給よりも後に点灯される
請求項４記載の液晶表示装置。
【請求項６】
動作終了時において、前記バックライトは、前記共通電極への前記共通電位の供給停止よりも前に消灯される
請求項４または請求項５記載の液晶表示装置。
【請求項７】
前記所定時間が任意に設定可能なように構成されている
請求項１から請求項６のいずれか一項記載の液晶表示装置。
【請求項８】
前記液晶表示パネルは、
前記スイッチング素子、前記画素電極、前記共通電極、前記走査配線および前記信号配線が形成された第１基板と、
前記第１基板に対向配置された第２基板と、
前記画素が配設された表示領域を囲むように形成され、前記第１基板と前記第２基板とを接着するシール材と、
前記第１基板と前記第２基板との間に挟持され、前記シール材により封止された液晶とを備え、
前記第１基板は、
前記走査配線を前記表示領域の外側へ引き出す引き出し配線と、
前記引き出し配線の上に絶縁膜を介して配設され、前記共通電位が供給されるシールド電極とをさらに備え、
前記シールド電極は、前記シール材よりも内側のみに配置されている
請求項１から請求項７のいずれか一項記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、横電界方式の液晶表示装置の表示品位を向上させる技術に関するものである。
【背景技術】
【０００２】
近年、従来のブラウン管を用いた表示装置に代わって、液晶、エレクトロルミネッセンス、帯電微粒子等の原理を利用した薄型で平面形状の表示パネルを用いた表示装置の普及が進んでいる。これらの新しい表示装置の代表である液晶表示装置は、薄型、軽量という特徴だけでなく、少ない消費電力での低電圧駆動が可能であるという特徴を有している。
【０００３】
液晶表示装置の表示パネルは、２枚の基板間に液晶が封入されて構成される。２枚の基板のうちの片方の基板は、複数の画素がマトリクス状に配置された表示領域を有しており、「アレイ基板」と呼ばれる。もう片方の基板は、アレイ基板の表示領域に対向するようにカラーフィルタ、ブラックマトリクス（遮光膜）等が形成されており、「対向基板」と呼ばれる。アレイ基板と対向基板は、液晶を封止するシール材を用いて貼り合わされる。
【０００４】
特に、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）型液晶表示装置は、個々の画素が、当該画素に画像信号を供給するＴＦＴを有する構成を有している。そのため、ＴＦＴ型液晶表示装置は、各画素が独立して液晶を駆動する電圧を保持でき、クロストークの少ない高品質な画像表示を実現できる。また、アレイ基板には、各画素のＴＦＴのゲート電極に接続するゲート配線（走査配線）と、ゲート配線に交差するように配設され、各画素のＴＦＴのソース電極に接続するソース配線（信号配線）とを備える。ゲート配線は、各ＴＦＴのオン、オフの制御に用いられる。ソース配線は、各画素の電極（画素電極）に印加する画像信号をＴＦＴに供給する。通常、画素は、ゲート配線とソース配線に囲まれた領域のそれぞれに配設される。
【０００５】
一般的な液晶表示装置では、各画素電極に印加された画像信号は、画素電極と対向電極（共通電極）との間で保持されるが、横方向の電界を用いて液晶を駆動する方式（横電界方式）として知られるインプレーンスイッチング（ＩＰＳ：In-Plane Switching）方式の液晶表示装置では、画素電極と対向電極の両方がアレイ基板側に配設される。ＩＰＳ方式の液晶表示装置において、画素電極および対向電極は、同一層又は異なる層に、平面視で交互に隙間を空けて、スリット板形状又は櫛歯形状に配置される。画素電極と対向電極との間には、基板面に対して横方向の電界が発生し、その横方向の電界を用いて液晶を駆動することにより表示が制御される。
【０００６】
ＩＰＳ方式は、従来のＴＮ（Twisted Nematic）方式と比較して、視野角特性に優れているが、画素電極および対向電極の真上に位置する液晶が殆ど表示に寄与しないので、ＴＮ方式と比べて、光透過率が小さいという欠点がある。
【０００７】
この欠点を改善した横電界方式として、例えば、特許文献１，２に開示されているフリンジフィールドスイッチング（ＦＦＳ：Fringe Field Switching）方式がある（特許文献１，２では、ＦＦＳ方式も広義の意味で「ＩＰＳ方式」と称している）。
【０００８】
ＦＦＳ方式の液晶表示装置においても、その画素電極および対向電極は、共にアレイ基板側に形成される。しかしＩＰＳ方式とは異なり、画素電極と対向電極は、絶縁膜を介して上下に重畳して配置される。ＦＦＳ方式では、下部電極を画素電極とする構成と、反対に上部電極を画素電極とする構成のどちらも可能である。
【０００９】
ＦＦＳ方式の液晶表示装置では、通常、画素電極および対向電極のうち、下側に配置される電極（下部電極）は板状（平面状）に形成され、上側に配置される電極（上部電極）は、スリット状の開口部を有する板形状（スリット板形状）又は櫛歯形状に形成される。上部電極と下部電極との間に発生するフリンジ電界で液晶を駆動するため、上部電極の真上の液晶も駆動されて表示に寄与することができる。そのため、ＦＦＳ方式では、ＩＰＳ方式よりも光透過率が高いという利点がある。
【００１０】
ＩＰＳ方式やＦＦＳ方式などの横電界方式の液晶表示パネルでは、画素電極と対向電極の両方がアレイ基板側に配設されるので、対向基板の液晶との対向面は、有機樹脂からなるブラックマトリクス、オーバーコート、カラーフィルタ等の絶縁膜で構成される。つまり、ＴＮ方式などの縦電界方式の表示パネルに用いられる対向基板と異なり、対向基板の液晶との対向面に対向電極（共通電極）としての透明導電膜が配設されない。このため、横電界方式では、アレイ基板上のゲート引き出し配線（ゲート電極を表示領域の外まで引き出すための配線）から発生する電界の影響で、対向基板が電位変動を起こし、ゲート引き出し配線近傍の表示領域に表示ムラが生じるという問題があった。
【００１１】
特許文献１、２では、この対策として、アレイ基板のゲート引き出し配線上に、絶縁膜を介して電界遮蔽用のシールド電極（導電膜）を配設し、それにより表示ムラの発生を抑えている。
【００１２】
特許文献１、２において、シールド電極となる導電膜には、ＩＴＯ（Indium Tin Oxide）が使用される。ＩＴＯとシール剤との接着力は信頼性が定かではないため、特許文献１、２では、シール材の形成領域では、シールド電極（ＩＴＯ）を必ず最上層の絶縁膜より下層に配置し、シール材による対向基板とアレイ基板との接着力の信頼性を確保している。これにより、シール材による液晶の封止の信頼性を維持しつつ、表示ムラの発生が抑えられる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００９−２６５４８４号公報
【特許文献２】特開２０１０−４９１８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
特許文献１，２の液晶表示装置では、シールド電極が最上層の絶縁膜の下層に配設されるため、シールド電極とゲート引き出し配線との間の絶縁膜の厚さは、シールド電極を最上層の絶縁膜の上に配設する場合よりも小さくなる。そのため、シールド電極を最上層の絶縁膜の上に配設する場合と比較すると、ゲート配線の負荷容量が増大する問題や、シールド電極とゲート配線とのショートにより歩留まりが低下する問題が懸念される。
【００１５】
本発明は以上のような課題を解決するためになされたものであり、シール剤による液晶封止の信頼性を維持しながら歩留まりの低下を防止でき、ゲート引き出し配線近傍における表示ムラの発生を抑制できる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明に係る液晶表示装置は、スイッチング素子および当該スイッチング素子を通して画像信号が供給される画素電極、並びに所定の共通電位が供給される共通電極を有する画素と、前記スイッチング素子に制御信号を供給する走査配線と、前記スイッチング素子に前記画像信号を供給する信号配線とを有する液晶表示パネルを備え、起動時において、前記走査配線への前記制御信号の供給は、前記共通電極への前記共通電位の供給を開始してから所定時間後に開始されるものである。
【発明の効果】
【００１７】
本発明に係る液晶表示装置によれば、起動時に、共通電極へ共通電位を供給し、対向基板の電位がほぼ共通電位に収束してから、走査配線に制御信号が供給されるので、走査配線の引き出し配線からの電界によって対向基板に電位変動が発生することが抑制される。従って、引き出し配線の近傍における表示ムラの発生を防止できる。
【００１８】
これにより、例えば、シールド電極をシール材よりも内側の領域のみに配設しても充分に表示ムラを抑えることができる。その場合、シールド電極をアレイ基板の最上層に配設してもシール材の接着力には影響しないのでシール材の接着力の信頼性を確保できる。また、シールド電極と引き出し線との間の絶縁膜の厚さが大きくなるので、シールド電極と引き出し線とのショートを防止でき、歩留まりの低下防止にもつながる。さらに、走査配線の負荷容量を軽減できる効果も得られる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。
【図２】本発明の実施の形態に係る液晶表示装置の構成を模式的に示す平面図である。
【図３】本発明の実施の形態に係る液晶表示装置の画素の構成を示す拡大平面図である。
【図４】本発明の実施の形態に係る液晶表示装置の画素の構成を示す拡大断面図である。
【図５】本発明の実施の形態に係る液晶表示装置のゲート引き出し配線の形成領域の構成を示す拡大平面図である。
【図６】本発明の実施の形態に係る液晶表示装置のゲート引き出し配線の形成領域の構成を示す拡大断面図である。
【図７】本発明の実施の形態に係る液晶表示装置の起動時の動作を示すフローチャートである。
【図８】本発明の実施の形態に係る液晶表示装置の動作終了時の動作を示すフローチャートである。
【発明を実施するための形態】
【００２０】
図１は、本発明の実施の形態に係る液晶表示装置１００の構成を示すブロック図である。本実施の形態では、液晶表示装置１００はＦＦＳ方式のものと仮定するが、本発明は、画素電極と共通電極（対向電極）の両方が同じ基板に配設される横電界方式（例えばＩＰＳ方式）の液晶表示装置に広く適用可能である。
【００２１】
図１に示すように、液晶表示装置１００は、制御部１０１、表示用駆動部１０２、バックライト駆動部１０３、オン／オフスイッチ部１０４、電源部１０５、液晶表示パネル６０およびバックライト８０を含んでいる。
【００２２】
液晶表示パネル６０は、ゲート配線２、ソース配線５および共通配線９を備えている。ゲート配線２（走査配線）は、各画素のＴＦＴ（スイッチング素子）のゲート電極に制御信号を供給して、各ＴＦＴのオン、オフを制御するための配線である。ソース配線５（信号配線）は、各画素の電極（画素電極）に印加する画像信号をＴＦＴに供給するための配線である。共通配線９は、各画素の共通電極に所定の電位（共通電位）を供給するための配線である。バックライト８０は、液晶表示パネル６０に光を照射する光源である。
【００２３】
オン／オフスイッチ部１０４は、例えばユーザ等が液晶表示装置１００のオン、オフを切り替えるためのものである。表示用駆動部１０２は、ゲート配線２、ソース配線５および共通配線９に各種の信号を出力して、液晶表示パネル６０に画像を表示させる機能を有する。つまり、表示用駆動部１０２は、ゲート配線２を走査するゲート配線駆動回路、ソース配線５に画像信号を供給するソース配線駆動回路、および共通配線９に共通電位を供給するための回路を含んでいる。バックライト駆動部１０３は、バックライト８０に電源を供給してそれを点灯させるものである。表示用駆動部１０２が液晶表示パネル６０を駆動するための電源、並びに、バックライト駆動部１０３がバックライト８０を駆動するための電源は、電源部１０５から供給される。
【００２４】
制御部１０１は、表示用駆動部１０２、オン／オフスイッチ部１０４および電源部１０５といったハードウェア資源との間で信号や情報をやりとりし、それらの動作を統括的に制御する処理回路である。制御部１０１は、その内部に記憶される制御プログラムに基づいて動作する中央演算処理装置（Central Processing Unit；ＣＰＵ）により実現される。また、制御部１０１は計時部１０６を備えている。計時部１０６は、時間の経過を計測するものであり、例えば計時を開始した時点からの経過時間をカウントするカウンタにより実現される。
【００２５】
図２は、本実施の形態の液晶表示装置の構成を模式的に示す平面図である。液晶表示装置１００が備える液晶表示パネル６０は、アレイ基板１０と対向基板２０とをその外周部に設けたシール材４０を用いて貼り合わせ、アレイ基板１０と対向基板２０との間に液晶を封止した構造を有している。また、図示は省略するが、液晶表示パネル６０は、その両面に偏光板や位相板が貼り付けられ、バックライト８０および外部回路と共に筐体に収納されて、液晶表示装置１００が構成される。
【００２６】
液晶表示パネル６０は、複数の画素３０がマトリクス状に配設される表示領域５０と、その外側の額縁領域５５とに分けられる。表示領域５０には、水平方向（左右方向）に延びる複数のゲート配線２と、それに交差して垂直方向（上下方向）に延びる複数のソース配線５とが配設され、ゲート配線２とソース配線５とで囲まれた各領域に画素３０が形成される。図示は省略するが、各画素３０には、ゲート配線２およびソース配線５に接続したＴＦＴ、当該ＴＦＴを通して供給される画像信号を保持する画素電極および共通電極が形成されている。また、表示領域５０の外周部には、各画素３０の共通電極に共通電位を供給するための共通配線９が配設されている。
【００２７】
横電界方式の液晶表示パネル６０では、これらの要素がいずれもアレイ基板１０側に形成される。一方、アレイ基板１０と液晶を介して対向配置される対向基板２０には、カラーフィルタやブラックマトリクス等（不図示）が形成される。
【００２８】
アレイ基板１０は、ガラス、プラスチック等の絶縁性基板を基材としており、その表示領域５０に、ゲート配線２、ソース配線５、画素３０等が形成される。アレイ基板１０の額縁領域５５には、ＣＯＧ（Chip On Glass）実装技術により、ゲート配線２に接続するゲート配線駆動回路７０、およびソース配線５に接続するソース配線駆動回路７２が実装されている。アレイ基板１０の端部には、外部回路（不図示）が生成した各種の信号（クロック信号、画像信号（画像データ）、駆動電圧等）をゲート配線駆動回路７０およびソース配線駆動回路７２に供給するための複数の端子が設けられ、外部回路はそれらの端子にフレキシブル基板７４，７６を介して接続される。
【００２９】
図２に示すように、各ゲート配線２の一端は、表示領域５０の外側まで引き出されて、ゲート配線駆動回路７０に接続される。このゲート配線２における表示領域５０の外側へ引き出される部分を「ゲート引き出し配線２ａ」と称する。同様に、各ソース配線５の一端は、表示領域５０の外側まで引き出され、ソース配線駆動回路７２に接続される。このソース配線５における表示領域５０の外側へ引き出される部分を「ソース引き出し配線５ａ」と称する。
【００３０】
ゲート引き出し配線２ａ上には、ゲート引き出し配線２ａから生じる電界を遮蔽して表示ムラの発生を抑えるシールド電極９０（導電膜）が配設される。本実施の形態では、シールド電極９０を、シール材４０よりも内側の領域にのみ配設している。
【００３１】
なお、ゲート配線２、ソース配線５、ゲート引き出し配線２ａ、ソース引き出し配線５ａ等は多数本あるが、図２では、図示の便宜上、それらの一部の配線のみを示している。配線の総本数が比較的少ない小型の液晶表示パネルでは、ゲート配線用駆動回路７０とソース配線用駆動回路７２を一体化した駆動回路が使用されることもある。その場合、フレキシブル基板７４，７６も１枚にまとめられることもある。
【００３２】
図３は、アレイ基板１０上に形成される画素３０の構成を示す拡大平面図である。また、図４は当該画素３０の拡大断面図であり、図３のＡ−Ａ線に沿った断面に対応している。本実施の形態の液晶表示装置１００はＦＦＳ方式であるので、画素３０の画素電極および共通電極の両方がアレイ基板１０上に形成される。ここでは、画素電極が下層、対向電極が上層に配置される例を示す。以下、図３および図４を参照して、画素３０の構成を説明する。
【００３３】
図３の如く、画素３０はゲート配線２とソース配線５とに囲まれた領域に形成されている。図４に示すように、ゲート配線２は絶縁性基板１上に延在する。絶縁性基板１は、ガラス、プラスチック等からなり、ゲート配線２は、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金又は積層膜からなる。
【００３４】
ゲート配線２上には、酸化膜、窒化膜等の無機膜からなるゲート絶縁膜３が形成される。ソース配線５は、ゲート絶縁膜３上に、ゲート配線２と交差するように配設される。ソース配線５は、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金又は積層膜からなる。
【００３５】
ゲート配線２の一部は、画素３０に設けられるＴＦＴのゲート電極として用いられる。ＴＦＴの形成領域には、ゲート配線２の上方に、ゲート絶縁膜３を介して、半導体膜４とこれに不純物が注入されたオーミックコンタクト膜４１との積層構造が島状に形成される。ソース配線５の一部は、分岐して、半導体膜４およびオーミックコンタクト膜４１上ににまで延在し、ＴＦＴのソース電極５１を構成している。またＴＦＴのドレイン電極５２も、ソース配線５と同一層を用いて形成されている。
【００３６】
図４のように、ソース電極５１とドレイン電極５２との間の領域では、オーミックコンタクト膜４１が除去されて半導体膜４が露出している。この部分の半導体膜４が、ＴＦＴのチャネル部となる。また、チャネル部の下方のゲート配線２の部分が、ＴＦＴのゲート電極として機能することになる。
【００３７】
なお、半導体膜４およびオーミックコンタクト膜４１は、ＴＦＴの形成領域だけでなく、ソース配線５に沿って、ソース配線５の下層に延在させてもよい。この場合、ソース配線５の下層の半導体膜４およびオーミックコンタクト膜４１が冗長配線となり、ソース配線５に断線が生じた場合でも、電気信号の途絶を防止できる。また、ソース配線５の断線はゲート配線２と交差する段差部で生じやすいため、冗長配線としての半導体膜４およびオーミックコンタクト膜４１をゲート絶縁膜３とソース配線５との交差部に島状に形成してもよい。
【００３８】
また、ゲート絶縁膜３上には、ドレイン電極５２に接続する板形状の画素電極６（下部電極）が形成されている。透過型の液晶表示パネル６０では、画素電極６はＩＴＯ等の透明酸化導電膜で形成される。反射型の場合には、画素電極６はＡｌ、Ａｇ、Ｐｔ等の金属や、これらの合金又は積層膜など、反射率の高い導電膜で形成される。図４では、画素電極６とドレイン電極５２との接続は、画素電極６の一部をドレイン電極５２上に延在させることで達成しているが、逆に、画素電極６をドレイン電極５２の下層にして、ドレイン電極５２の一部を画素電極６上に延在させてもよい。
【００３９】
ソース配線５、ソース電極５１、ドレイン電極５２および画素電極６の上には、層間絶縁膜７が形成される。層間絶縁膜７は、酸化膜、窒化膜等の無機膜、又は有機樹脂の絶縁膜や、これらの積層膜からなる。
【００４０】
層間絶縁膜７上には、ＩＴＯ等の透明酸化導電膜からなる共通電極８（対向電極）が形成されている。本実施の形態では、スリット８２を有する板形状（スリット板形状）の共通電極８を用いているが、共通電極８は、櫛歯形状（スリット８２の一端が開放された形状）、ストライプ形状などでもよい。共通電極８には共通電位が印加される。ＦＦＳ方式の各画素３０では、スリット８２の部分の層間絶縁膜７を介して、画素電極６と共通電極８との間に、画素電極６に供給された画像信号に応じたフリンジ電界を発生させ、それによって液晶１５を駆動する。
【００４１】
図３に示すように、本実施の形態では、共通電極８に、隣接する画素３０の共通電極８と接続する接続部８４，８６を設けている。つまり、共通電極８は、接続部８４を介して、ソース配線５の延在方向（垂直方向）に隣接する画素３０の共通電極８に接続すると共に、接続部８６を介してゲート配線２の延在方向（水平方向）に隣接する画素３０の共通電極８に接続している。
【００４２】
共通電極８の低抵抗化と、ゲート配線２およびソース配線５からの電界を遮蔽する観点から、共通電極８の接続部８４，８６はゲート配線２およびソース配線５の略全体を覆うことが望ましい。但し、ＴＦＴの特性が共通電極８の共通電位の影響を受けることを防止する観点からは、ＴＦＴの上方は共通電極８（接続部８４，８６）で覆わないことが望ましい。そのため本実施の形態では、ＴＦＴの上方に開口部８１を設けている。その結果、複数の画素３０が網目状の共通電極８で覆われる構成となっている。
【００４３】
なお、ＴＦＴ上の開口部８１は、ゲート配線２からの電界漏れの原因にもなるので、その大きさは最小限とすることが好ましく、共通電位がＴＦＴに与える影響が無視できる程度であれば開口部８１を設けずに、ＴＦＴ上も共通電極８で覆われる構成としてもよい。また、水平方向に延びる接続部８４と、垂直方向に延びる接続部８６の片方を省略してもよい。その場合は、複数の画素３０がストライプ状の共通電極８で覆われる構成となる。
【００４４】
さらに、接続部８４，８６は、ゲート配線２およびソース配線５から生じた電界が液晶に印加されることを防止するので、ノーマリブラックモードの液晶表示パネル６０では、接続部８４，８６上（ゲート配線２およびソース配線５上）の液晶が遮光膜として作用する。よって、その場合には、対向基板２０の表示領域５０に、ゲート配線２およびソース配線５に沿うブラックマトリクスを形成する必要がなくなるという利点も得られる。
【００４５】
図示は省略するが、アレイ基板１０および対向基板２０は、それぞれ表面にポリイミド等の有機樹脂からなる配向膜（図示せず）が塗布形成され、ラビング又は光配向等の手法による配向処理が施される。その後、アレイ基板１０および対向基板２０は、互いの配向膜が対向するように重ね合わせられ、有機樹脂等からなるスペーサ材（図示せず）により数μｍ程度の隙間を確保しつつ、表示領域５０を囲むように形成したシール材４０を用いて貼り合わせられる。このシール材４０の内側の隙間に液晶が封入され、液晶表示パネル６０が形成される。
【００４６】
液晶表示パネル６０の両面には偏光板、位相板が貼り付けられ、また額縁領域５５に走査線用駆動回路７０、信号線用駆動回路７２およびフレキシブル基板７４，７６が実装される。そして、液晶表示パネル６０に各種電気信号を供給するための外部回路や、バックライト８０等と共に、液晶表示パネル６０を筐体に収納することにより、液晶表示装置１００が完成する。
【００４７】
図５は、液晶表示パネル６０におけるゲート引き出し配線２ａの形成領域の拡大平面図であり、図２に示す領域Ｓに対応している。また図６は、ゲート引き出し配線２ａの形成領域（領域Ｓ）の拡大断面図であり、図５に示すＢ−Ｂ線に沿った断面に対応している。なお、図５では、図６に示している対向基板２０のブラックマトリクス２２およびオーバーコート２３の図示は省略している。また、図５の右端部分には、図３に示した画素３０が存在するが、図示は省略している。以下、図５および図６を参照し、ゲート引き出し配線２ａの形成領域の構造を説明する。
【００４８】
ゲート引き出し配線２ａは、アレイ基板１０の絶縁性基板１上に、ゲート配線２と同一層を用いて形成される。ゲート引き出し配線２ａ上には、ゲート絶縁膜３が形成されている。表示領域５０の外周部には、ゲート絶縁膜３上に、共通電位が供給される共通配線９が、ソース配線５と同一層を用いて形成されている。共通配線９上には、層間絶縁膜７が形成されている。
【００４９】
ゲート引き出し配線２ａの上方には、ゲート絶縁膜３および層間絶縁膜７を介して、シールド電極９０が形成されている。シールド電極９０は、画素３０の共通電極８と同一層を用いて形成され、ＩＴＯ等の透明酸化導電膜からなっている。シールド電極９０は、層間絶縁膜７に設けられたコンタクトホール１１を通して、共通配線９に接続される。つまりシールド電極９０には共通電位が印加される。
【００５０】
シールド電極９０は、ゲート引き出し配線２ａからの電界を遮蔽するように機能する。シールド電極９０は、シール材４０よりも内側のゲート引き出し配線２ａの形成領域（すなわち表示領域５０の端部からシール材４０までの領域）の全てを覆うように形成されることが、ゲート引き出し配線２ａからの電界を遮蔽する点で望ましい。
【００５１】
また、画素３０の共通電極８は、接続部８６を介してシールド電極９０に接続している。つまり共通電極８も、図５および図６に示すコンタクトホール１１を通して共通配線９に接続しており、それにより共通電位が共通電極８に印加される。よってシールド電極９０に接続する接続部８６も、シールド電極９０と同様に、ゲート引き出し配線２ａからの電界を遮蔽するように働く。
【００５２】
なお、コンタクトホール１１の大きさ、形状、数や位置は任意でよい。例えば、図５では、ゲート引き出し配線２ａの倍のピッチでコンタクトホール１１を設けている。つまりコンタクトホール１１を、ゲート引き出し配線２ａ上の領域とゲート引き出し配線２ａ間の領域と形成している。
【００５３】
シール材４０は、アレイ基板１０と対向基板２０とを接着すると共に、その間に液晶１５を封止する役割を担っている。シール材４０は、液晶１５へ不純物が溶け出さない材料であることが必要であり、エポキシ樹脂等からなる熱硬化型または光硬化型のものが一般的である。
【００５４】
図６の如く、本実施の形態では、シールド電極９０はシール材４０の位置よりも内側のみに配設されており、シール材４０はその下層の層間絶縁膜７に接着されている。層間絶縁膜７は、酸化膜、窒化膜等の無機膜、又は有機樹脂の絶縁膜、あるいはこれらの積層膜からなっており、一般にこれらはＩＴＯ（Indium Tin Oxide）等の透明酸化導電膜からなるシールド電極９０よりもシール材４０との接着性に優れている。従って、図６の構成により、アレイ基板１０と対向基板２０との間で高い接着性が得られ、その結果、高い信頼性で液晶１５を封止することができる。
【００５５】
シール材４０よりも外側の額縁領域５５には、アレイ基板１０上にゲート配線駆動回路７０が実装される。ゲート配線駆動回路７０は、アレイ基板１０上に設けられた接続端子１６にＣＯＧ接続される。この接続端子１６は、ゲート絶縁膜３および層間絶縁膜７に設けられたコンタクトホールを通してゲート引き出し配線２ａに接続されている。接続端子１６は、シールド電極９０と同様に、共通電極８と同一層を用いて形成されている。
【００５６】
対向基板２０は、ガラス、プラスチック等の絶縁性基板２１上に、黒色有機樹脂からなるブラックマトリクス２２、透明有機樹脂からなるオーバーコート２３、カラーフィルタや配向膜（不図示）等が形成された構成を有している。図示は省略するが、対向基板２０の表示領域５０において、各画素３０の上方には、通常、赤・青・緑の３原色のカラーフィルタのいずれかが配設される。色再現性を向上するために４原色以上のカラーフィルタが使用される場合もある。
【００５７】
通常、横電界方式の液晶表示装置１００に用いられる対向基板２０の液晶１５側には、ＩＴＯ等の透明酸化導電膜からなる共通電極が形成されず、誘電体である絶縁膜のみが形成されている。このため、ゲート引き出し配線２ａからの電界が遮蔽されずに対向基板２０に達すると、対向基板２０の絶縁性基板２１、ブラックマトリクス２２、オーバーコート２３、カラーフィルタ等に電位変動が生じ、ゲート引き出し配線２ａ近傍の領域（表示領域５０の周囲）に表示ムラが生じる原因となる。
【００５８】
本実施の形態では、ゲート引き出し配線２ａからの電界を遮蔽するシールド電極９０を、シール材４０よりも内側の領域のみに配設し、シール材４０の形成領域およびその外側の領域には配設していない。この構成は、シール材４０を介したアレイ基板１０と対向基板２０との接着性を高くできるが、シール材４０の形成領域およびその外側の領域に回り込んだゲート引き出し配線２ａからの電界が、対向基板２０に電位変動を生じさせ、表示ムラを発生させる恐れが残る場合がある。
【００５９】
本発明者は、この表示ムラが、液晶表示装置１００の起動直後に、ゲート引き出し配線２ａ近傍（表示領域５０の外周部）に発生し、その後、表示領域５０の外側へ向けて徐々に消失するという特徴を有することを見出した。さらに、本発明者は、この表示ムラが、ゲート配線２の電位に依存してその程度が変わるという特徴を有することも確認している。
【００６０】
これらの特徴から、表示ムラの発生メカニズムは次のように考えられる。まず、液晶表示装置１００の起動直後において、ゲート引き出し配線２ａにゲート電位が印加されると、ゲート引き出し配線２ａに対向する対向基板２０の領域２０ａにおいて、ブラックマトリクス２２、カラーフィルタ等に電荷がチャージされる。チャージされた電荷は、ブラックマトリクス２２、カラーフィルタ等を伝播して、表示領域５０の対向基板２０に到達する。すると、表示領域５０のアレイ基板１０と対向基板２０との間に縦電界が生じ、表示ムラが発生する。
【００６１】
表示領域５０の対向基板２０は、電荷の伝播による電位変動を受けるが、やがて電位変動は収束し、均衡状態に達する。均衡状態になると、表示領域５０のアレイ基板１０と対向基板２０との間に縦電界が生じなくなり、表示領域５０における表示ムラは消失する。すなわち、ゲート電位の影響でアレイ基板１０と対向基板２０との間に縦電界が発生する領域は、シールド電極９０が配設された領域まで縮小し、少なくとも表示領域５０では、対向基板２０の電位がアレイ基板１０とほぼ同電位に収束した状態になったと考えられる。ここで、表示領域５０のアレイ基板１０の電位は、時間平均的に共通電位が支配的な状態になっている。従って、表示ムラを防止するには、対向基板２０を共通電位に収束させることが有効と考えられる。
【００６２】
本発明者は、この表示ムラの発生メカニズムに鑑みて、表示ムラを抑制できる液晶表示装置１００の起動時の駆動方法を考案した。図７はそのフローチャートである。
【００６３】
ユーザがオン／オフスイッチ部１０４を操作して、液晶表示装置１００に動作の開始を命じると（Ｓ１１）、制御部１０１は、電源部１０５に表示用駆動部１０２への電源の供給を開始させる（Ｓ１２）。そして制御部１０１は、計時部１０６による計時を開始すると共に（Ｓ１３）、表示用駆動部１０２を制御して、液晶表示パネル６０の共通配線９の駆動を開始する。つまり共通配線９に、共通電位を供給する（Ｓ１４）。
【００６４】
その後、計時部１０６により所定の時間の経過が検知されると（Ｓ１５においてYES）、制御部１０１は、表示用駆動部１０２を制御して、ソース配線５の駆動を開始する（Ｓ１６）。即ち、ソース配線駆動回路７２にソース配線５の駆動信号（画像信号）の出力を開始させる。続いて、ゲート配線２の駆動を開始する（Ｓ１７）。即ち、ゲート配線駆動回路７０にゲート配線２の駆動信号の出力を開始させる。
【００６５】
次に、制御部１０１は、制御部１０１は、電源部１０５にバックライト駆動部１０３への電力供給を開始させる（Ｓ１８）。そしてバックライト駆動部１０３に、バックライト８０の駆動信号を出力させて、バックライト８０を点灯させる（Ｓ１９）。
【００６６】
以上で液晶表示装置１００の起動時の動作が完了する。この後は、一般的な液晶表示パネル６０の駆動方法により、液晶表示パネル６０に画像が表示される。
【００６７】
本実施の形態に係る液晶表示装置１００によれば、起動時に、ゲート配線２および画素電極６の駆動に先立って、共通電極８の駆動（共通電位の印加）が最初に開始される。つまり、アレイ基板１０の各画素３０の共通電極８およびゲート引き出し配線２ａ上のシールド電極９０が共通電位になる。これにより、表示領域５０およびシールド電極９０に対抗する対向基板２０のブラックマトリクス２２、カラーフィルタ等に電荷がチャージされる。チャージされた電荷はブラックマトリクス２２、カラーフィルタ等を伝播し、シール剤４０の形成領域およびシール剤４０よりも外側の領域の対向基板２０にまで達し、対向基板２０のほぼ全域が共通電位に収束する。
【００６８】
その後、所定の時間が経過すると、ソース配線５の駆動が開始され、続いてゲート配線２の駆動が開始される。ソース配線５の駆動信号（画像信号）は、時間平均的には共通電位と近いので、表示ムラの発生にはほとんど影響しない。一方、ゲート配線２に駆動信号が入力されると、シールド電極９０がない領域で、ゲート配線２からの電界により対向基板２０に電荷がチャージされる。しかし、このとき対向基板２０は共通電位に収束しており、且つ、共通電位の電界の影響下にある。この電位関係は、前述の均衡状態と同じ状態である。従って、ゲート配線２からの電界の影響により対向基板２０とアレイ基板１０との間に縦電界が生じる領域は、シールド電極９０の形成領域まで縮小しており、表示領域５０には及ばないため、表示ムラは発生しない。
【００６９】
そして最後に、バックライト８０が点灯される。バックライト８０の点灯を最後にすると、ゲート配線２の駆動開始時に表示ムラが若干発生したとしてもバックライトが点灯されるまでは視認されにくいという効果があり、また、バックライト８０の消費電力を削減する効果も期待できる。
【００７０】
また、計時部１０６が計時する時間、すなわち共通配線９の駆動開始からソース配線５およびゲート配線２の駆動開始までの遅延時間は、個々の液晶表示パネル６０ごとに調整できるようにすることが望ましい。この遅延時間を長くするほど、表示ムラの防止効果は高まるが、液晶表示装置１００の起動に要する時間が長くなることが問題となるので、液晶表示パネル６０ごとに表示ムラの発生状況に応じて起動時間を最適化できることが好ましいからである。
【００７１】
なお、図７のフローチャートでは、ソース配線５の駆動開始（Ｓ１６）とゲート配線２の駆動開始（Ｓ１７）の両方を、共通配線９の駆動開始（Ｓ１４）から一定時間遅らせる例を示したが、上記したように、ソース配線５の駆動信号は、時間平均的には共通電位と近く、表示ムラの発生にはほとんど影響しないので、ソース配線５の駆動開始は必ずしも遅らせなくてよい。つまり、起動時において、共通配線９の駆動と画素電極６の駆動を同時に開始させ、それから所定時間経過後に、ゲート配線２の駆動を開始するようにしてもよい。
【００７２】
また、液晶表示装置１００の動作終了時には、上記と逆の順番で、動作停止動作を行うとよい。図８は、液晶表示装置１００の動作停止時の駆動方法を示すフローチャートである。
【００７３】
ユーザがオン／オフスイッチ部１０４を操作して、液晶表示装置１００に動作終了を命じると（Ｓ２１）、制御部１０１は、計時部１０６による計時を開始すると共に（Ｓ２２）、バックライト駆動部１０３を制御してバックライト８０を消灯させ（Ｓ２３）、電源部１０５にバックライト駆動部１０３への電力供給を停止させる（Ｓ２４）。
【００７４】
次に、制御部１０１は、表示用駆動部１０２を制御して、液晶表示パネル６０のゲート配線２の駆動を停止させる（Ｓ２５）。即ち、ゲート配線駆動回路７０にゲート配線２の駆動信号の出力を停止させる。続いて、ソース配線５の駆動も停止させる（Ｓ２６）。即ち、ソース配線駆動回路７２にソース配線５の駆動信号の出力を停止させる。
【００７５】
その後、計時部１０６により所定の時間の経過が検知されると（Ｓ２７においてYES）、制御部１０１は、表示用駆動部１０２を制御して、共通配線９の駆動を停止する。つまり共通配線９への共通電位の供給を停止する（Ｓ２８）。そして、制御部１０１は、電源部１０５に表示用駆動部１０２への電源の供給を停止させる（Ｓ２９）。
【００７６】
以上で液晶表示装置１００の動作終了時の動作が完了する。
【００７７】
このように動作終了時に、共通配線９の駆動停止を最後に行うことにより、対向基板２０の電位を共通電位に維持でき、動作終了時に対向基板２０の電位変動が生じることを防止することができる。
【００７８】
以上のように、本実施の形態に係る液晶表示装置１００によれば、図６のようにシールド電極９０をシール材４０の内側のみに配設する場合でも、ゲート引き出し配線２ａからの電界の影響による対向基板２０の電位変動を抑えることができ、表示ムラの発生を防止することができる。
【００７９】
また、シールド電極９０をシール材４０よりも内側のみに配設することにより、シールド電極９０をアレイ基板１０の最上層に設けても、それがシール材４０とアレイ基板１０との接着性に影響することはない。よってシールド電極９０の材料にＩＴＯなどシールド電極９０との接着性が比較的高くないものが用いられても、アレイ基板１０と対向基板２０との間で高い接着性を維持できる。よって、シールド電極９０またはシール材４０の材料の選択肢が広がり、コスト削減への寄与が期待できる。また、シールド電極９０をアレイ基板１０の最上層に配設した場合、シールド電極９０とゲート引き出し配線２ａとの間の絶縁膜の厚さを大きく確保できる。よってシールド電極９０とゲート引き出し配線２ａとのショートの発生を抑え、歩留まりの低下を防止でき、さらに、ゲート配線の負荷容量を軽減できる効果も得られる。
【００８０】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００８１】
１  絶縁性基板、２  ゲート配線、２ａ  ゲート引き出し配線、３  ゲート絶縁膜、４  半導体膜、５  ソース配線、５ａ  ソース引き出し配線、６  画素電極、７  層間絶縁膜、８  共通電極、９  共通配線、１０  アレイ基板、１１  コンタクトホール、１５  液晶、１６  接続端子、２０  対向基板、２１  絶縁性基板、２２  ブラックマトリクス、２３  オーバーコート、３０  画素、４０  シール材、４１  オーミックコンタクト膜、５０  表示領域、５１  ソース電極、５２  ドレイン電極、５５  額縁領域、６０  液晶表示パネル、７０  ゲート配線駆動回路、７２  ソース配線駆動回路、７４  フレキシブル基板、７６  フレキシブル基板、８０  バックライト、８４  接続部、８６  接続部、９０  シールド電極、８２  スリット、１００  液晶表示装置、１０１  制御部、１０２  表示用駆動部、１０３  バックライト駆動部、１０４  オン／オフスイッチ部、１０５  電源部、１０６  計時部。
【図１】
2013254159.tif 000003
【図２】
2013254159.tif 000004
【図３】
2013254159.tif 000005
【図４】
2013254159.tif 000006
【図５】
2013254159.tif 000007
【図６】
2013254159.tif 000008
【図７】
2013254159.tif 000009
【図８】
2013254159.tif 000010