(57)【要約】【課題】本発明は、セラミック電子部品及びその製造方法に関する。【解決手段】本発明の一実施形態によるセラミック電子部品は、セラミック素体と、当該セラミック素体の内部に形成され０．５μｍ以下の厚さを有し内部に非電極領域が形成された内部電極層と、を含み、上記内部電極層の断面において、当該内部電極層の電極領域の面積に対する非電極領域の面積の比が０．１〜１０％であり、上記非電極領域がセラミック成分を含むことができる。【選択図】図３
2013055314.tif 000002
【特許請求の範囲】
【請求項１】
セラミック素体と、
前記セラミック素体の内部に形成され、０．５μｍ以下の厚さを有し、内部に非電極領域が形成された内部電極層と
を含み、
前記内部電極層の断面において、当該内部電極層の電極領域の面積に対する非電極領域の面積の比が０．１〜１０％であり、前記非電極領域がセラミック成分を含む、セラミック電子部品。
【請求項２】
前記内部電極層の厚さは、０．５μｍ以下である、請求項１に記載のセラミック電子部品。
【請求項３】
前記内部電極層は、内部電極層の全長に対する内部電極層の実長の比（内部電極層の実長／内部電極層の全長）として定義される内部電極層の連結性が９０％以上である、請求項１または２に記載のセラミック電子部品。
【請求項４】
前記内部電極層は、金属粉末と、当該金属粉末に対する粒径比が１／５を超えるセラミック共材粉末と、を含む導電性ペーストで形成される、請求項１から３の何れか１項に記載のセラミック電子部品。
【請求項５】
前記非電極領域は、内部電極層を形成する導電性ペーストの焼成を３０℃／６０ｓ〜５０℃／６０ｓの昇温速度で行うことにより形成される、請求項１から４の何れか１項に記載のセラミック電子部品。
【請求項６】
複数の誘電体層が積層されたセラミック素体と、
一つの誘電体層を介して形成され０．５μｍ以下の厚さを有する内部電極層と
を含み、
前記内部電極層の断面において、当該内部電極層の電極領域の面積に対する非電極領域の面積の比が０．１〜１０％であり、内部電極層の連結性が９０％以上である、セラミック電子部品。
【請求項７】
前記非電極領域は、内部電極層を形成する金属粉末に対する粒径比が１／５を超えるセラミック共材粉末を含む、請求項６に記載のセラミック電子部品。
【請求項８】
前記内部電極層は、金属粉末とセラミック共材粉末とを含む導電性ペーストの焼成温度を調節することにより形成される、請求項６または７に記載のセラミック電子部品。
【請求項９】
セラミック素体と、
前記セラミック素体の内部に形成される内部電極層と
を含み、
前記内部電極層の断面において、当該内部電極層の電極領域の面積に対する非電極領域の面積の比が０．１〜１０％である、セラミック電子部品。
【請求項１０】
前記内部電極層の厚さは、０．５μｍ以下である、請求項９に記載のセラミック電子部品。
【請求項１１】
前記内部電極層は、内部電極層の全長に対する内部電極層の実長の比として定義される内部電極層の連結性が９０％以上である、請求項９または１０に記載のセラミック電子部品。
【請求項１２】
前記非電極領域は、内部電極層の金属粉末の界面にトラップされる、請求項９から１１の何れか１項に記載のセラミック電子部品。
【請求項１３】
前記非電極領域は、セラミック共材粉末を含む、請求項９から１２の何れか１項に記載のセラミック電子部品。
【請求項１４】
前記内部電極層は、金属粉末と、当該金属粉末に対する粒径比が１／５を超えるセラミック共材粉末と、を含む導電性ペーストで形成される、請求項９から１３の何れか１項に記載のセラミック電子部品。
【請求項１５】
前記非電極領域は、内部電極層を形成する導電性ペーストの焼成温度を調節することにより形成される、請求項９から１４の何れか１項に記載のセラミック電子部品。
【請求項１６】
セラミックグリーンシートを製造する段階と、
金属粉末と、当該金属粉末に対する粒径比が１／５を超えるセラミック共材粉末と、を含む導電性ペーストで内部電極パターンを形成する段階と、
前記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、
前記セラミック積層体を焼成して電極領域の面積に対する非電極領域の面積の比が０．１〜１０％の内部電極層を形成する段階と
を含む、セラミック電子部品の製造方法。
【請求項１７】
前記セラミック積層体の焼成は、３０℃／６０ｓ〜５０℃／６０ｓの昇温速度で行われる、請求項１６に記載のセラミック電子部品の製造方法。
【請求項１８】
前記導電性ペーストに含まれた金属粉末は、焼成が１０００℃まで抑制される、請求項１６または１７に記載のセラミック電子部品の製造方法。
【請求項１９】
前記内部電極層の連結性は、９０％以上である、請求項１６から１８の何れか１項に記載のセラミック電子部品の製造方法。
【請求項２０】
前記内部電極層の厚さは、０．５μｍ以下である、請求項１６から１９の何れか１項に記載のセラミック電子部品の製造方法。
【請求項２１】
前記非電極領域は、前記内部電極パターンの焼成過程で前記内部電極層内にトラップされる、請求項１６から２０の何れか１項に記載のセラミック電子部品の製造方法。
【請求項２２】
前記非電極領域は、セラミック成分を含む、請求項１６から２１の何れか１項に記載のセラミック電子部品の製造方法。
【請求項２３】
前記非電極領域は、前記焼成の後に残留するバインダー又は溶剤を含む、請求項１６から２２の何れか１項に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品及びその製造方法に関し、より詳細には、信頼性に優れたセラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
一般に、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスター等のセラミック材料を用いる電子部品は、セラミック材料からなるセラミック素体と、当該セラミック素体の内部に形成された内部電極層と、当該内部電極層と接続されるように上記セラミック素体の表面に設けられた外部電極と、を備える。
【０００３】
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一つの誘電体層を介して対向配置される内部電極層と、当該内部電極層に電気的に接続された外部電極と、を含む。
【０００４】
積層セラミックキャパシタは、小型でありながらも高容量が保障され実装が容易であるという長所から、コンピュータ、ＰＤＡ、携帯電話等の移動通信装置の部品として広く用いられている。
【０００５】
近年、電気・電子機器産業の高性能化及び軽薄短小化に伴い、電子部品の小型化、高性能化及び低コスト化も求められている。特に、ＣＰＵの高速化、電気・電子機器の小型軽量化、デジタル化及び高機能化の進展に伴い、積層セラミックキャパシタの小型化、薄層化、高容量化、高周波領域における低インピーダンス化等の具現のための研究開発が活発に行われてきている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、信頼性に優れたセラミック電子部品及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によるセラミック電子部品は、セラミック素体と、当該セラミック素体の内部に形成され０．５μｍ以下の厚さを有し内部に非電極領域が形成された内部電極層と、を含み、上記内部電極層の断面において、当該内部電極層の電極領域の面積に対する非電極領域の面積の比が０．１〜１０％であり、上記非電極領域がセラミック成分を含むことができる。
【０００８】
上記内部電極層の厚さは、０．５μｍ以下であることができる。
【０００９】
上記内部電極層は、内部電極層の全長に対する内部電極層の実長の比（内部電極層の実長／内部電極層の全長）として定義される内部電極層の連結性が９０％以上であることができる。
【００１０】
上記内部電極層は、金属粉末と、当該金属粉末に対する粒径比が１／５を超えるセラミック共材粉末と、を含む導電性ペーストで形成されることができる。
【００１１】
上記非電極領域は、内部電極層を形成する導電性ペーストの焼成を３０℃／６０ｓ〜５０℃／６０ｓの昇温速度で行うことにより形成されることができる。
【００１２】
本発明の他の実施形態によるセラミック電子部品は、複数の誘電体層が積層されたセラミック素体と、一つの誘電体層を介して形成され０．５μｍ以下の厚さを有する内部電極層と、を含み、上記内部電極層の断面において、当該内部電極層の電極領域の面積に対する非電極領域の面積の比が０．１〜１０％であり、内部電極層の連結性が９０％以上であることができる。
【００１３】
上記非電極領域は、内部電極層を形成する金属粉末に対する粒径比が１／５を超えるセラミック共材粉末を含むことができる。
【００１４】
上記内部電極層は、金属粉末とセラミック共材粉末とを含む導電性ペーストの焼成温度を調節することにより形成されることができる。
【００１５】
本発明のさらに他の実施形態によるセラミック電子部品は、セラミック素体と、当該セラミック素体の内部に形成される内部電極層と、を含み、上記内部電極層の断面において、当該内部電極層の電極領域の面積に対する非電極領域の面積の比が０．１〜１０％であることができる。
【００１６】
上記内部電極層の厚さは、０．５μｍ以下であることができる。
【００１７】
上記内部電極層は、内部電極層の全長に対する内部電極層の実長の比として定義される内部電極層の連結性が９０％以上であることができる。
【００１８】
上記非電極領域は、内部電極層の金属粉末の界面にトラップされることができる。
【００１９】
上記非電極領域は、セラミック共材粉末を含むことができる。
【００２０】
上記内部電極層は、金属粉末と、当該金属粉末に対する粒径比が１／５を超えるセラミック共材粉末と、を含む導電性ペーストで形成されることができる。
【００２１】
上記非電極領域は、内部電極層を形成する導電性ペーストの焼成温度を調節することにより形成されることができる。
【００２２】
本発明のさらに他の実施形態によるセラミック電子部品の製造方法は、セラミックグリーンシートを製造する段階と、金属粉末と当該金属粉末に対する粒径比が１／５を超えるセラミック共材粉末とを含む導電性ペーストで内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体を焼成して電極領域の面積に対する非電極領域の面積の比が０．１〜１０％の内部電極層を形成する段階と、を含むことができる。
【００２３】
上記セラミック積層体の焼成は、３０℃／６０ｓ〜５０℃／６０ｓの昇温速度で行われることができる。
【００２４】
上記導電性ペーストに含まれた金属粉末は、焼結が１０００℃まで抑制されることができる。
【００２５】
上記内部電極層の連結性は、９０％以上であることができる。
【００２６】
上記内部電極層の厚さは、０．５μｍ以下であることができる。
【００２７】
上記非電極領域は、上記内部電極パターンの焼成過程で上記内部電極層内にトラップされることができる。
【００２８】
上記非電極領域は、上記セラミック成分を含むことができる。
【００２９】
上記非電極領域は、上記焼成の後に残留するバインダー又は溶剤を含むことができる。
【発明の効果】
【００３０】
本発明の一実施形態によると、内部電極層内の非電極領域の面積比を制御することにより、内部電極層の連結性を確保することができる。
【００３１】
より詳細には、積層セラミックキャパシタが小型化及び高積層化するほど内部電極層は薄層化し、当該内部電極層が薄層化するほど焼成過程で当該内部電極層が切断されやすくなるため、内部電極層の連結性を確保することが困難であったが、本発明の一実施形態によると、内部電極層内に非電極領域を形成し当該非電極領域の面積比を調節することにより、内部電極層の連結性を確保することができる。
【００３２】
本発明の一実施形態によると、セラミック共材粉末は、金属粉末の焼結の際に当該金属粉末の間に配置されて当該金属粉末の粒成長を抑制することができ、内部電極層内にトラップされて当該内部電極層の連結性を確保することができる。
【００３３】
本発明の一実施形態によると、焼成の後にクラック等のセラミック電子部品の内部構造欠陥が生じることを防止することができる。
【００３４】
本発明の一実施形態によると、積層セラミックキャパシタの容量を確保することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図２】図１の積層セラミックキャパシタのＡ−Ａ'線に沿う概略断面図である。
【図３】本発明の一実施形態による積層セラミックキャパシタの断面を概略的に示す一部拡大図である。
【図４】本発明の一実施形態による内部電極層を概略的に示す一部拡大図である。
【図５ａ】本発明の一実施形態による内部電極層の焼結収縮挙動を概略的に示す模式図である。
【図５ｂ】本発明の一実施形態による内部電極層の焼結収縮挙動を概略的に示す模式図である。
【発明を実施するための形態】
【００３６】
以下、添付図面を参照して本発明の好ましい実施形態を説明する。但し、本発明の実施形態は、多様な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。また、本発明の実施形態は、当業界における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズなどは、より明確な説明のために誇張されることがある。なお、図面上において同一符号で表示される要素は、同一の要素である。
【００３７】
本発明の一実施形態は、セラミック電子部品に関し、セラミック材料を用いる電子部品には、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスター等がある。以下では、セラミック電子部品の一例として積層セラミックキャパシタに関して説明する。
【００３８】
図１は、本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図であり、図２は、図１の積層セラミックキャパシタのＡ−Ａ'線に沿う概略断面図である。
【００３９】
図１及び図２を参照すると、本実施形態による積層セラミックキャパシタは、セラミック素体１１０と、上記セラミック素体１１０の内部に形成された内部電極層１２１、１２２と、上記セラミック素体１１０の外表面に形成された外部電極１３１、１３２と、を含むことができる。
【００４０】
図１を参照すると、本発明の一実施形態による積層セラミックキャパシタにおいて、長さ方向は「Ｌ方向」、幅方向は「Ｗ方向」、厚さ方向は「Ｔ方向」と定義される。上記「厚さ方向」は、誘電体層を積み重ねる方向、即ち、「積層方向」である。
【００４１】
本発明の一実施形態によると、上記セラミック素体１１０の形状は、六面体状であることができるが、特に制限されるものではない。
【００４２】
上記セラミック素体１１０は、複数の誘電体層１１１が積層されて形成されることができる。上記セラミック素体１１０を構成する複数の誘電体層１１１は、焼成された状態で、隣接する誘電体層間の境界を視認できない程度に一体化していることができる。
【００４３】
上記誘電体層１１１は、セラミック粉末を含むセラミックグリーンシートの焼成によって形成されることができる。
【００４４】
上記セラミック粉末としては、当業界で一般に用いられるものであれば特に制限されず、例えば、ＢａＴｉＯ３系セラミック粉末を用いることができる。上記ＢａＴｉＯ３系セラミック粉末としては、例えば、ＢａＴｉＯ３にＣａ、Ｚｒ等が一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３又はＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３等があるが、これに制限されるものではない。
【００４５】
上記セラミックグリーンシートは、上記セラミック粉末と共に遷移金属、希土類元素、Ｍｇ、Ａl等を含むことができる。
【００４６】
上記一つの誘電体層１１１の厚さは、積層セラミックキャパシタの容量設計に応じて適宜変更されることができる。例えば、焼成の後に隣接する二つの内部電極層間に形成される誘電体層１１１の厚さは、１．０μｍ以下であることができるが、これに制限されるものではない。
【００４７】
上記セラミック素体１１０の内部には、内部電極層１２１、１２２が形成されることができる。上記内部電極層１２１、１２２は、セラミックグリーンシート上に積層され、焼成によって一つの誘電体層を介して上記セラミック素体１１０の内部に形成されることができる。
【００４８】
上記内部電極層は、相違する極性を有する第１の内部電極層１２１と第２の内部電極層１２２とを一対とし、誘電体層の積層方向に沿って対向配置されることができる。
【００４９】
図２に示されるように、上記第１及び第２の内部電極層１２１、１２２の末端は、上記セラミック素体１１０の長さ方向の一面に交互に露出されることができる。
【００５０】
なお、図示されてはいないが、本発明の一実施形態によると、第１及び第２の内部電極層は、リード部を有し、当該リード部を介してセラミック素体の同一面又は一つ以上の面に露出されることができる。
【００５１】
上記一つの内部電極層１２１、１２２の厚さは、用途等に応じて適宜決められ、例えば、０．５μｍ以下、０．１〜０．５μｍ又は０．３〜０．５μｍであることができる。
【００５２】
本発明の一実施形態によると、内部電極層が形成された誘電体層は、２００層以上積層されることができる。より具体的な内容に関しては、後述する。
【００５３】
本発明の一実施形態によると、上記セラミック素体１１０の外表面には、外部電極１３１、１３２が形成され、当該外部電極１３１、１３２は、上記内部電極層１２１、１２２と電気的に連結されることができる。より具体的には、上記外部電極１３１、１３２は、上記セラミック素体１１０の一面に露出された第１の内部電極層１２１と電気的に連結された第１の外部電極１３１と、上記セラミック素体１１０の他面に露出された第２の内部電極層１２２と電気的に連結された第２の外部電極とからなることができる。
【００５４】
なお、図示されてはいないが、セラミック素体に露出される第１及び第２の内部電極層との連結のために、複数の外部電極が形成されることができる。
【００５５】
上記外部電極１３１、１３２は、金属粉末を含む導電性ペーストで形成されることができる。上記導電性ペーストに含まれる金属粉末としては、例えば、Ｎｉ、Ｃｕ又はこれらの合金を用いることができるが、これに制限されるものではない。上記外部電極１３１、１３２の厚さは、用途等に応じて適宜決められ、例えば、１０〜５０μｍ程度であることができる。
【００５６】
図３は、本発明の一実施形態による積層セラミックキャパシタの断面の一部を概略的に示す一部拡大図である。
【００５７】
図３を参照すると、本発明の一実施形態による内部電極層１２１、１２２は、その内部に非電極領域Ｎを含むことができる。本発明の一実施形態によると、上記内部電極層のうち、上記非電極領域Ｎを除いた部分は、電極領域Ｅとなることができる。
【００５８】
本発明の一実施形態によると、上記非電極領域Ｎは、内部電極層の焼成過程で、当該内部電極層を形成する導電性ペースト組成物によって形成されることができる。上記非電極領域Ｎは、セラミック成分を含むことができるが、これに制限されるものではない。本発明の一実施形態によると、上記非電極領域Ｎは、導電性ペーストに含まれた成分のうち導電性金属ではない成分で形成され、例えば、セラミック粉末で形成されることができる。また、上記非電極領域Ｎを形成する物質は、例えば、セラミック共材粉末、バインダー、溶剤等であり、これらのうちバインダー及び溶剤は、焼成によって残留したカーボン系成分として存在することができる。なお、上記非電極領域Ｎは、気孔であることができる。
【００５９】
本発明の一実施形態によると、導電性ペースト組成物に含まれる物質は、焼成中に内部電極層をなす金属粒子（ｇｒａｉｎ）の界面、即ち、粒界（ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）にトラップされることができる。より具体的な内容に関しては、下記の内部電極層の形成過程で説明する。
【００６０】
本発明の一実施形態によると、上記内部電極層の断面において、当該内部電極層の電極領域Ｅの面積に対する非電極領域Ｎの面積の比は、０．１〜１０％であることができる。
【００６１】
上記内部電極層、電極領域Ｅ及び非電極領域Ｎの面積の測定方法を説明すると、図２に示されるように、積層セラミックキャパシタを長さ方向に切断し、その断面から、内部電極層の面積、電極領域Ｅの面積、非電極領域Ｎの面積を測定する。
【００６２】
本発明の一実施形態において、上記内部電極層、電極領域Ｅ及び非電極領域Ｎの面積は、上記積層セラミックキャパシタの断面を光学顕微鏡でイメージスキャンすることにより測定されることができる。
【００６３】
以下、図３及び図４を参照して、上記内部電極層、電極領域Ｅ及び非電極領域Ｎの面積の測定過程を説明する。
【００６４】
本発明の一実施形態において、上記内部電極層の面積は、当該内部電極層が連続的に形成された領域の面積を意味し、当該内部電極層が切断された部分、即ち、図３に示される内部電極層に形成されたギャップＧは、当該内部電極層の面積に含まれない。本発明の一実施形態において、上記ギャップＧは、上記内部電極層を貫通する気孔を意味し、上記内部電極層の表面の一部のみに形成されるか又は上記内部電極層の内部に形成される気孔を意味することはない。
【００６５】
上記光学顕微鏡でスキャンしたイメージ、即ち、光学イメージから内部電極層と誘電体層とを区別することができ、当該内部電極層の面積を測定することができる。上記光学イメージにおいて、上記内部電極層の内部に形成された非電極領域Ｎと電極領域Ｅとは、明暗で区別されることができる。なお、シグマスキャンプロ（Ｓｉｇｍａ  Ｓｃａｎ  Ｐｒｏ）等のコンピュータプログラムを用いて内部電極層、電極領域及び非電極領域の面積等を測定することができるが、これに制限されるものではない。
【００６６】
本発明の一実施形態において、上記電極領域Ｅの面積は、上記内部電極層の面積から上記非電極領域Ｎの面積を引いた値であることができる。
【００６７】
本発明の一実施形態によると、長さ方向に切断された上記積層セラミックキャパシタの内部電極層の断面において、当該内部電極層の電極領域Ｅの面積に対する非電極領域Ｎの面積の比は、０．１〜１０％であることができる。
【００６８】
本発明の一実施形態によると、上記非電極領域の面積比を調節することにより、上記内部電極層の連結性は、９０％以上となることができる。
【００６９】
本発明の一実施形態によると、上記内部電極層の連結性は、内部電極層の全長に対する内部電極層の実長の比（内部電極層の実長／内部電極層の全長）として定義されることができる。
【００７０】
上記内部電極層の全長及び内部電極層の実長は、前述したように積層セラミックキャパシタの断面の光学イメージから測定されることができる。
【００７１】
より具体的には、セラミック素体の長さ方向の断面の光学イメージから、内部電極層の全長に対する内部電極層の実長の比が測定されることができる。
【００７２】
本発明の一実施形態において、内部電極層の全長は、一つの内部電極層において当該内部電極層に形成されたギャップＧを含む長さであり、内部電極層の実長は、一つの内部電極層において当該内部電極層に形成されたギャップＧを含まない長さ、即ち、実際に内部電極層が形成された部分の長さであることができる。上記ギャップＧは、前述したように、上記内部電極層を貫通する気孔を意味し、上記内部電極層の表面の一部のみに形成されるか又は上記内部電極層の内部に形成される気孔を意味することはない。
【００７３】
本発明の一実施形態によると、図４に示されるように、光学イメージの一部から、内部電極層の全長及び実長を測定することができる。より具体的には、一つの内部電極層１２１において、ギャップＧ（気孔）を含む内部電極層１２１の全長をＴといい、実際に内部電極層１２１が形成された部分の長さをｔ１、ｔ２、ｔ３、・・・ｔｎというと、当該内部電極層１２１の連結性は、（ｔ１＋ｔ２＋ｔ３＋・・・＋ｔｎ）／Ｔであることができる。図４には、実際に内部電極１２１が形成された部分がｔ１、ｔ２、ｔ３及びｔ４で表示されているが、その個数に制限はない。
【００７４】
本発明の一実施形態によると、内部電極層の実長は、内部電極層の全長ＴからギャップＧの長さを引いた値であることができる。
【００７５】
本発明の一実施形態によると、一つの内部電極層１２１、１２２の厚さは、０．５μｍ以下、０．１〜０．５μｍ又は０．３〜０．５μｍであることができる。
【００７６】
本発明の一実施形態において、上記内部電極層の厚さは、前述したように、積層セラミックキャパシタの断面を光学顕微鏡でイメージスキャンすることにより測定されることができる。そして、上記スキャンされたイメージの一部から上記内部電極層の厚さを求めることができる。
【００７７】
本発明の一実施形態において、上記内部電極層の厚さは、内部電極層の実長に対する内部電極層の面積の比（内部電極層の面積／内部電極層の実長）から求めることができる。
【００７８】
上記内部電極層の面積は、上記電極領域Ｅと上記非電極領域Ｎとを含む面積であり、上記内部電極層の実長は、当該内部電極層に形成されたギャップＧを含まない長さであることができる。
【００７９】
本発明の一実施形態によると、内部電極層の面積、電極領域Ｅの面積、非電極領域Ｎの面積及び内部電極層の実長は、一つの内部電極層を基準として測定される。その測定されたそれぞれの値に上記内部電極層の積層数をかけると、積層セラミックキャパシタ全体の一般化された値を求めることができる。
【００８０】
積層セラミックキャパシタは、第１及び第２の内部電極層の重複領域によって静電容量が形成されることができる。
【００８１】
一般に、内部電極層は、焼成過程で切断される現象が生じることがある。これにより、内部電極層によって形成される静電容量が減少し当該静電容量が不規則に形成され信頼性が低下することがある。したがって、高容量を具現するためには、内部電極層の連結性を確保する必要がある。
【００８２】
しかしながら、積層セラミックキャパシタが小型化及び高積層化するほど内部電極層は薄層化し、 当該内部電極層が薄層化するほど焼成過程で当該内部電極層が切断されやすくなるため、内部電極層の連結性を確保することが困難であった。
【００８３】
しかしながら、本発明の一実施形態によると、内部電極層内に非電極領域を含むため、当該内部電極層の連結性を確保し、内部電極層の薄層化を補償することができる。また、内部電極層の焼成過程で金属粉末の焼結収縮を抑制するため、当該内部電極層が切断される現象を防止することができる。一方、内部電極層の電極領域に対する非電極領域の比が小さいと、内部電極層の連結性を確保することが困難になり、内部電極層の電極領域に対する非電極領域の比が大きすぎると、却って内部電極層の連結性が低下することがある。
【００８４】
図５ａ及び図５ｂは、本発明の一実施形態による内部電極層の焼結収縮挙動を概略的に示す模式図で、以下では、これを参照して説明する。
【００８５】
本発明の一実施形態によると、上記内部電極層は、金属粉末２１とセラミック共材粉末２２とを含む導電性ペーストで形成されることができる。
【００８６】
本発明の一実施形態によると、上記内部電極層を形成する金属粉末２１としては、卑金属（ｂａｓe  ｍｅｔａｌ）、例えば、Ｎｉ、Ｍｎ、Ｃｒ、Ｃｏ、Ａｌ又はこれらの合金のうち一つ以上を含むことができるが、これに制限されるものではない。
【００８７】
また、上記金属粉末２１の平均粒径は、例えば、４００ｎｍ以下、より具体的には、５０〜４００ｎｍであることができるが、これに制限されるものではない。
【００８８】
本発明の一実施形態によると、上記セラミック共材粉末２２としては、誘電体層を形成するセラミック粉末１１と同じ種類のものを用いることができる。上記セラミック共材粉末２２は、焼成過程で内部電極層から誘電体層へ移動し、当該誘電体層の特性の低下を防止するために当該誘電体層を形成するセラミック粉末と同じ種類のものを当該セラミック共材粉末２２として用いることができる。上記セラミック共材粉末２２は、例えば、ＢａＴｉＯ３系セラミック粉末であり、当該ＢａＴｉＯ３系セラミック粉末としては、例えば、ＢａＴｉＯ３にＣａ、Ｚｒ等が一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３又はＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３等があるが、これに制限されるものではない。
【００８９】
上記セラミック共材粉末２２の粒径は、上記金属粉末２１の粒径より小さいことができる。例えば、上記金属粉末２１の粒径に対する上記セラミック共材粉末２２の粒径の比（セラミック共材粉末／金属粉末）は、１／５を超えることができるが、これに制限されるものではない。本発明の一実施形態によると、上記金属粉末２１の粒径に対する上記セラミック共材粉末２２の粒径の比（セラミック共材粉末／金属粉末）は、１／３〜１／４であることができる。
【００９０】
本発明の一実施形態によると、上記金属粉末２１及び上記セラミック共材粉末２２の粒径は、ＡＳＴＭ（Ａｍｅｒｉｃａｎ  Ｓｏｃｉｅｔｙ  ｆｏｒ  Ｔｅｓｔｉｎｇ  ａｎｄ  Ｍａｔｅｒｉａｌｓ）で規定する平均粒径測定方法により測定されることができる。
【００９１】
本発明の一実施形態によると、上記セラミック共材粉末２２の粒径は、上記金属粉末２１の粒径より小さいため、当該金属粉末２１の間に分布されることができる。
【００９２】
本発明の一実施形態によると、上記金属粉末２１の粒径に対する上記セラミック共材粉末２２の粒径の比（セラミック共材粉末／金属粉末）が１／５以下の場合、当該セラミック共材粉末２２によって当該金属粉末２１の収縮を効率的に抑制することが困難なことがある。上記セラミック共材粉末２２は、上記金属粉末２１の焼結の際に当該金属粉末２１の間に配置されて当該金属粉末２１の粒成長を抑制することができる。上記金属粉末２１の焼結の際に形成される気孔のサイズより小さい上記セラミック共材粉末２２は、当該金属粉末２１間の接触を防止することが困難になるため、当該金属粉末２１の粒成長を抑制する役割を行うことが困難なことがある。より具体的な内容に関しては、後述する。
【００９３】
本発明の一実施形態によると、上記内部電極層を形成する導電性ペースト組成物としては、バインダー、溶剤及びその他の添加剤等をさらに含むことができる。
【００９４】
上記バインダーとしては、ポリビニルブチラール、セルロース系樹脂等を用いることができるが、これに制限されるものではない。上記ポリビニルブチラールは、接着力が強い特性を有するため、導電性ペーストとセラミックグリーンシートとの接着強度を向上させることができる。
【００９５】
上記セルロース系樹脂は、椅子型の構造を有するもので、変形が生じた場合に弾性による回復が速い特性を有している。上記セルロース系樹脂を含むことにより、平坦な印刷面の確保が可能となる。
【００９６】
上記溶剤としては、例えば、ブチルカルビトール、ケロシン又はテルピネオール系溶剤を用いることができるが、特に制限されるものではない。上記テルピネオール系溶剤としては、ジヒドロテルピネオール（ｄｅｈｙｄｒｏ  ｔｅｒｐｉｎｅｏｌ）、ジヒドロターピニルアセテート等を用いることができるが、これに制限されるものではない。
【００９７】
本発明の一実施形態によると、内部電極層の焼成過程で導電性ペースト組成物がトラップされるため、当該内部電極層内に非電極領域Ｎが形成されることができる。
【００９８】
本発明の一実施形態によると、導電性ペースト組成物に含まれる物質は、焼成中に内部電極層をなす金属粒子（ｇｒａｉｎ）の界面、即ち、粒界（ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）にトラップされることができる。また、内部電極層の焼成過程で金属粒子の界面に気孔が形成されるが、当該気孔は、図３及び図４に示されるギャップＧとは異なり、内部電極層にトラップされた形態に当該内部電極層の内部に形成されることができる。
【００９９】
一般に、導電性ペーストは、セラミックグリーンシートに印刷され、積層過程等を経た後に当該セラミックグリーンシートと共に焼成されることができる。
【０１００】
なお、内部電極層として卑金属を用いる場合、大気中で焼成を行うと、当該内部電極層が酸化することがある。したがって、セラミックグリーンシートと内部電極層との同時焼成は、還元性雰囲気下で行われることができる。
【０１０１】
積層セラミックキャパシタの誘電体層は、約１１００℃以上の高温でセラミックグリーンシートを焼成することにより形成されることができる。内部電極層としてＮｉ等の卑金属を用いると、４００℃の低温から酸化が起こりながら焼結収縮し、１０００℃以上で急激に収縮することがある。内部電極層が急激に焼成されると、過焼成によって当該内部電極層が切断されることがあり、当該内部電極層の連結性が低下するため、積層セラミックキャパシタの容量が低下することがある。また、焼成の後にクラック等の積層セラミックキャパシタの内部構造欠陥が生じることがある。
【０１０２】
したがって、４００〜５００℃の比較的低い温度で焼結が始まる金属粉末の焼結開始温度の速度を最大限遅延させて誘電体との収縮率の差を最小化し内部電極層の連結性を向上させる必要がある。
【０１０３】
図５ａは、焼成工程の初期、即ち、金属粉末２１の焼結収縮が開始される前の状態を概略的に示すものであり、図５ｂは、温度が上昇して金属粉末２１の焼結収縮が進行されている状態を概略的に示すものである。
【０１０４】
図５ａ及び図５ｂのセラミック粉末１１は、焼成過程を経て図２に示される誘電体層１１１を形成することができる。
【０１０５】
図５ａ及び図５ｂを参照すると、焼成工程の初期段階で金属粉末２１が収縮し、当該金属粉末２１の間にセラミック共材粉末２２が配置されるため、当該金属粉末間の接触を防止することができる。
【０１０６】
一般に、誘電体層を形成するセラミック粉末１１が収縮する前に金属粉末が焼結されて内部電極層を形成し、セラミック粉末１１が収縮する過程で内部電極層が凝集して内部電極層の連結性が低下することがある。
【０１０７】
しかしながら、本発明の一実施形態によると、内部電極層内の非電極領域の面積比を制御することにより、当該内部電極層の連結性を確保することができる。
【０１０８】
本発明の一実施形態によると、上記セラミック共材粉末２２の粒径比を制御して上記金属粉末２１の間に分散させる場合、約１０００℃以上まで当該金属粉末２１の焼結が抑制されることができる。そして、上記金属粉末２１の焼結が一定温度まで最大限抑制され、誘電体層を形成するセラミック粉末１１の焼結が開始されることができる。そして、上記誘電体層を形成するセラミック粉末１１の緻密化が進行されると、内部電極層の緻密化も開始され急速に焼成が進行されることができる。
【０１０９】
本発明の一実施形態によると、上記セラミック共材粉末２２は、上記金属粉末２１の焼結開始温度の速度を遅延させ、焼結収縮を抑制することができる。粒径比が制御されたセラミック共材粉末２２は、上記金属粉末２１の焼結収縮の際に当該金属粉末２１間の接触を防止して当該金属粉末２１の粒成長を抑制し、内部電極層の凝集現象を抑制することができる。
【０１１０】
本発明の一実施形態によると、上記セラミック共材粉末２２の一部は、内部電極層の表面に押し出されて誘電体層を形成するセラミック粉末１１と共に焼結されるが、上記セラミック共材粉末２２の他の一部は、焼結が完了されるまで金属粉末２１の間から抜け出られず、図３に示されるように当該金属粉末２１の粒界（ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）にトラップされることができる。このように、上記セラミック共材粉末２２によって、内部電極層の内部に非電極領域Ｎが形成されることができる。
【０１１１】
本発明の一実施形態によると、上記セラミック共材粉末２２の一部は、内部電極層の表面に押し出されて誘電体層を形成するセラミック粉末１１と共に焼結されるが、焼成工程の昇温速度を調節する場合、上記セラミック共材粉末２２の他の一部は、金属粉末２１の間から抜け出られず、図３に示されるように当該金属粉末２１の粒界（ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）にトラップされることができる。
【０１１２】
本発明の一実施形態によると、内部電極層を形成する導電性ペースト組成物に含まれるバインダー、溶剤及びその他の添加剤は、焼成中に除去されるが、焼成工程の昇温速度を調節する場合、当該バインダー、溶剤及びその他の添加剤の一部は、完全に除去されず、図３に示されるように金属粉末の粒界（ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）にトラップされることができる。このように、上記バインダー、溶剤及びその他の添加剤によって、内部電極層の内部に非電極領域Ｎが形成されることができる。
【０１１３】
上述したように、本発明の一実施形態によると、一つの内部電極層の断面において、当該内部電極層の電極領域Ｅの面積に対する非電極領域Ｎの面積の比は、０．１〜１０％であることができる。
【０１１４】
一方、近年、積層セラミックキャパシタの小型化及び軽量化に伴い、内部電極層は、より薄層化している。薄層の内部電極層を形成するために微粒の金属粉末を用いることができるが、この場合、当該金属粉末の焼結収縮を制御することが困難になり、内部電極層の連結性を確保することが困難になる。
【０１１５】
しかしながら、本発明の一実施形態によると、内部電極層内に非電極領域を形成し当該非電極領域の面積比を調節することにより、金属粉末の焼結収縮を抑制することができる。また、内部電極層内に形成される非電極領域の面積比を調節することにより、当該内部電極層の連結性を向上させることができる。
【０１１６】
以下、本発明の一実施形態による積層セラミックキャパシタの製造方法を説明する。
【０１１７】
まず、本発明の一実施形態により、複数のセラミックグリーンシートを製造することができる。上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤等を混合したスラリーをドクターブレード法により数μｍの厚さを有するシート状に形成することにより製造されることができる。上記セラミックグリーンシートは、以後焼成されて図２に示されるように一つの誘電体層１１１として形成されることができる。
【０１１８】
次に、上記セラミックグリーンシート上に内部電極用導電性ペーストを塗布して内部電極パターンを形成することができる。上記内部電極パターンは、スクリーン印刷法又はグラビア印刷法により形成されることができる。
【０１１９】
次に、上記内部電極パターンが形成されたセラミックグリーンシートを積層し、積層方向に加圧し圧着させることができる。これにより、内部電極パターンが形成されたセラミック積層体を製造することができる。
【０１２０】
次に、上記セラミック積層体を一つのキャパシタに対応する領域ごとに切断してチップ化することができる。この際、上記内部電極パターンの一端が側面に交互に露出されるように切断することができる。以後、チップ化した積層体を焼成してセラミック素体を製造することができる。前述したように、上記焼成工程は、還元性雰囲気下で昇温速度を調節して行われることができる。上記昇温速度は、３０℃／６０ｓ〜５０℃／６０ｓであることができるが、これに制限されるものではない。
【０１２１】
次に、上記セラミック素体の側面を覆い、当該セラミック素体の側面に露出された内部電極層と電気的に連結されるように、外部電極を形成することができる。以後、上記外部電極の表面にニッケル、錫等でメッキ処理を行うことができる。
【０１２２】
本発明の一実施形態によると、前述したように、内部電極層内に形成される非電極領域の面積比が０．１〜１０％となることができる。これにより、内部電極層の連結性及び高容量を具現することができる。
【０１２３】
本発明の一実施形態により、下記表１に示されるようにセラミック共材粉末（ＢＴ、ＢａＴｉＯ３粉末）及び金属粉末（Ｎｉ）のサイズを調節して積層セラミックキャパシタを製造した。
【０１２４】
【表１】
2013055314.tif 000003
【０１２５】
評価
１．内部電極層の電極領域の面積に対する非電極領域の面積の比（ＡＮ／ＡＥ（％））
積層セラミックキャパシタの長さ方向の断面を光学顕微鏡でイメージスキャンした。その光学イメージの１０μｍ×５μｍ（横×縦）から内部電極層の面積、電極領域の面積（ＡＥ）及び非電極領域の面積（ＡＮ）を測定した。上記内部電極層の面積は、当該内部電極層を貫通するギャップＧを除いて測定された。上記光学イメージから内部電極層の内部に形成された非電極領域の面積（ＡＮ）を測定し、当該内部電極層の面積から当該非電極領域の面積（ＡＮ）を引いた値を電極領域の面積（ＡＥ）に設定した。
【０１２６】
２．内部電極層の厚さ
上記１０μｍ×５μｍ（横×縦）の光学イメージから内部電極層の実長を測定し、当該内部電極層の実長に対する内部電極層の面積の比（内部電極層の面積／内部電極層の実長）から当該内部電極層の厚さを求めた。上記内部電極層の実長は、当該内部電極層の中央部で測定され、当該内部電極層に形成されたギャップＧを除いて測定された。
【０１２７】
３．内部電極層の連結性
上記１０μｍ×５μｍ（横×縦）の光学イメージから内部電極層の全長を測定した。上記内部電極層の全長は、当該内部電極層に形成されたギャップＧを含んで測定された。上記内部電極層の連結性は、内部電極層の全長に対する内部電極層の実長の比（内部電極層の実長／内部電極層の全長）から求められた。
【０１２８】
上記表１を参照すると、試料２２、２３及び２４は、ＢＴ粒径／Ｎｉ粒径の比が１／５以下で、セラミック共材粉末のサイズが小さすぎてニッケル粉末の収縮を抑制できないものと考えられる。これにより、試料２２、２３及び２４の内部電極層の連結性は、９０％未満と示された。
【０１２９】
試料１を参照すると、ＢＴ粒径／Ｎｉ粒径の比は１／５、ＡＮ／ＡＥの比は０．１％未満で、電極連結性は９０％未満と示された。
【０１３０】
試料１５及び１６を参照すると、ＢＴ粒径／Ｎｉ粒径の比は１／４であるが、ＡＮ／ＡＥの比が１０％を超えるため、電極連結性は９０％未満と示された。
【０１３１】
試料４、８、２３及び２４を参照すると、内部電極層の厚さが０．５μｍ以上の場合、ＢＴ粒径／Ｎｉ粒径の比にかかわらず、内部電極層の連結性は９０％以上又は９０％以下と示された。なお、内部電極層の厚さが０．５μｍ以上の場合は、積層数を確保することが困難になるため、同じ条件で高容量を具現することが困難になる。
【０１３２】
本発明は、上述した実施形態及び添付の図面によって限定されることなく添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載の本発明の技術的思想を逸脱しない範囲内で当該技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これもまた本発明の範囲に属する。
【符号の説明】
【０１３３】
１１０  セラミック素体
１１１  誘電体層
１２１、１２２  内部電極層
１３１、１３２  外部電極
１１  セラミック粉末
２１  金属粉末
２２  セラミック共材粉末
【図１】
2013055314.tif 000004
【図２】
2013055314.tif 000005
【図３】
2013055314.tif 000006
【図４】
2013055314.tif 000007
【図５ａ】
2013055314.tif 000008
【図５ｂ】
2013055314.tif 000009