(57)【要約】      （修正有）【課題】Sn系はんだを用いて半導体素子を接続した半導体装置において、高温環境下においても動作安定性を確保でき、かつ、高電流負荷に耐えうる構造体を提供する。【解決手段】金属製導体に固定したセラミックス基板２３に半導体素子を装着して金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置において、半導体素子はセラミックス基板２３に装着する側の面にNiメタライズ層が形成されており、半導体素子のNiメタライズ層が形成された面とセラミックス基板２３とを母相の平均結晶粒径が２０μｍ以上のSn系はんだで接合した構成とした。【選択図】図１３Ｂ
2013033891.tif 000002
【特許請求の範囲】
【請求項１】
金属製導体に固定したセラミックス基板に半導体素子を装着して前記金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置であって、前記半導体素子は前記セラミックス基板に装着する側の面にNiメタライズ層が形成されており、該半導体素子の前記Niメタライズ層が形成された面と前記セラミックス基板とが母相の平均結晶粒径が２０μｍ以上のSn系はんだで接合されていることを特徴とする半導体装置。
【請求項２】
前記セラミックス基板は、前記半導体素子と接合する面にNi系メタライズ層が形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体素子の両面をそれぞれ金属製導体と接続して該それぞれ金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置であって、前記半導体装置の一方の面の側は母相の平均結晶粒径が２０μｍ以上のSn系はんだで第１の金属製導体と接合されており、前記半導体装置の他方の面の側はSn系はんだもしくはその他の接合材料により第２の金属製導体と接合されていることを特徴とする半導体装置。
【請求項４】
前記第１の金属製導体は、前記半導体素子と接合する面にNi系メタライズ層が形成されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記半導体素子と前記Sn系はんだとの界面、及び前記セラミックス基板又は前記第１の金属製導体と前記Sn系はんだとの界面には、厚さが５μｍ以下の金属間化合物層が形成されていることを特徴とする請求項１又は３に記載の半導体装置。
【請求項６】
前記半導体素子と前記Sn系はんだとの界面、及び前記セラミックス基板又は前記第１の金属製導体と前記Sn系はんだとの界面には、厚さが５μｍ以下のNi-Sn系化合物層が形成されていることを特徴とする請求項１又は３に記載の半導体装置。
【請求項７】
前記半導体素子と前記Sn系はんだの接合界面、及び前記セラミックス基板又は前記第１の金属製導体と前記Sn系はんだの接合界面に形成された金属間化合物層を除き、前記半導体素子と前記セラミックス基板又は前記第１の金属製導体との間のはんだ接合部の母相がSnであり、該接合部の析出物の体積分率が０％以上、１０％以下であることを特徴とする請求項１又は３に記載の半導体装置。
【請求項８】
前記半導体素子と前記Sn系はんだの接合界面、及び前記セラミックス基板又は前記第１の金属製導体とSn系はんだの接合界面に形成された金属間化合物層を除き、前記半導体素子と前記セラミックス基板又は前記第１の金属製導体との間のはんだ接合部はSn母相とNi-Sn化合物の２相で構成され、Ni-Sn化合物の体積分率が０％以上、１０％以下であることを特徴とする請求項１又は３に記載の半導体装置。
【請求項９】
前記半導体素子と前記Sn系はんだの接合界面、及び前記セラミックス基板又は前記第１の金属製導体とSn系はんだの接合界面に形成された金属間化合物層を除く前記はんだ接合部の固相線温度が２２５℃以上であり、前記はんだ接合部の液相線温度が２２７℃以上であることを特徴とする請求項１又は３に記載の半導体装置。
【請求項１０】
前記半導体素子がパワー半導体素子であり、前記半導体装置がパワー半導体モジュールであることを特徴とする請求項１又は３に記載の半導体装置。
【請求項１１】
前記パワー半導体素子がＩＧＢＴであることを特徴とする請求項１０記載の半導体装置。
【請求項１２】
金属製導体に固定したセラミックス基板に半導体素子を装着して前記金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置の製造方法であって、前記セラミックス基板に装着する側の面にNiメタライズ層が形成された前記半導体素子の該Niメタライズ層が形成された面と前記セラミックス基板とをSn系はんだで接合する工程と、該接合する工程で接合したSn系はんだを該Sn系はんだの溶融温度よりも低い温度でアニールして該Sn系はんだの母相の平均結晶粒径を２０μｍ以上に成長させるアニール工程を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
前記接合する工程において、２２５℃以上の固層線温度を有するSn系はんだを用いて前記半導体素子のNiメタライズ層が形成された面と前記セラミックス基板とを接合し、前記アニール工程において、前記接合する工程で接合したSn系はんだを該Sn系はんだの溶融温度よりも低い温度でアニールして前記半導体素子と前記Sn系はんだとの界面、及び前記セラミックス基板と前記Sn系はんだとの界面に厚さが５μｍ以下の金属間化合物層を形成することを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
半導体素子の両面をそれぞれ金属製導体と接続して該それぞれ金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置の製造方法であって、前記半導体装置の一方の面の側をSn系はんだで第１の金属製導体と接合する工程と、前記半導体装置の他方の面の側はSn系はんだもしくはその他の接合材料により第２の金属製導体と接合する工程と、前記半導体装置の一方の面の側と前記第１の金属製導体とを接合する工程で接合したSn系はんだを該Sn系はんだの溶融温度よりも低い温度でアニールして該Sn系はんだの母相の平均結晶粒径を２０μｍ以上に成長させるアニール工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１５】
前記接合する工程において、２２５℃以上の固層線温度を有するSn系はんだを用いて前記半導体装置の一方の面の側をSn系はんだで第１の金属製導体と接合し、前記アニール工程において、前記接合する工程で接合したSn系はんだを該Sn系はんだの溶融温度よりも低い温度でアニールして前記半導体素子の一方の面の側と前記Sn系はんだとの界面、及び前記第１の金属製導体と前記Sn系はんだとの界面に厚さが５μｍ以下の金属間化合物層を形成することを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記アニール工程において、前記Sn系はんだを該Sn系はんだの溶融温度よりも低い温度の２００℃でアニールすることを特徴とする請求項１２乃至１５の何れかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接合部材にＰｂフリーはんだを用いたパワー半導体モジュールなどの、半導体素子を実装した半導体装置及びその製造方法に関する。特に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体素子を実装した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電気自動車／ハイブリッド自動車（ＥＶ／ＨＥＶ）用モータ等、大出力モータを制御するインバータには、ＩＧＢＴ等のパワー半導体素子を実装したＩＧＢＴモジュール等の半導体装置であるパワー半導体モジュールが使用される。ＨＥＶ用インバータは、高温環境下にあるエンジンルーム内に搭載され、近年は従来の仕様に増して更なる高信頼性が要求されている。例えば、パワー半導体素子の到達温度が１２５℃から１５０℃と上昇した場合にも安定動作保証が要求され、瞬時の最大温度が１７５℃に到達しても絶縁破壊しないＩＧＢＴモジュールの開発が望まれている。
【０００３】
パワー半導体モジュールの接合用材料としては、従来は耐熱性の高いPb-Sn系のはんだ料が古くから用いられてきた。しかしながら、近年、Pb成分が人体に悪影響を及ぼすことが指摘されるようになり、Pb入りはんだは大きな社会問題としてクローズ・アップされるとともに、ＥＵのＲＯＨＳ（Restriction of Hazardous Substances Directive)指令に代表されるようにPbを含む有害物質の使用を法的に規制しようと言う動きが活発化している。
【０００４】
このような背景から、車載用インバータに搭載されるパワー半導体モジュールについても、Pbフリー化が求められており、Sn-3Ag-0.5Cuを代表とするSn-Ag系やSn-0.7Cuを代表とするSn-Cu系はんだが、パワーモジュールのダイボンディングに適用され始めている。
【０００５】
特許文献１では、半導体装置および車載用交流発電機（オルタネータ）の発明に関して、大電流のオン／オフによるボイド抑制について記載がある。接合時に接合界面にCu-Ni-Sn化合物層を形成することで、大電流のオン／オフの繰返しによるCu-Ni-Sn化合物の移動を抑制することで、移動に伴って生成する空隙を抑制できることが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−７６６１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記Sn-Ag系はんだ、Sn-Cu系はんだの場合、従来のPb-Sn系はんだの融点が約３００℃であるのに対し、融点が約２２０℃と低く耐熱性が低い。そのため、通電のオン／オフを繰返して素子を加熱／冷却するパワーサイクル試験、ＴＦＴ（熱疲労試験）において、はんだ接合部１中に図１のような空隙２が生成する。これは、図２に示す一般的な熱疲労によるはんだ接合部１からのクラック４とは異なる破壊モードである。所謂、はんだ接合時の巻込みボイドとは異なるため、空隙の形状は球にならない。はんだ接合部の結晶粒界に沿って形成する。この空隙は、はんだ接合部に導入された空孔が、温度勾配、応力勾配によって拡散して凝集するものである。尚、図１において、３は、はんだ接続部１の中に析出した析出物、図２において、５は半導体素子、６は金属製導体を示している。
【０００８】
Sn系はんだは、Pb-Sn系のはんだに比べて、融点が低いため、高温下で導入される空孔量が多く、更に高温下での拡散も速い。そのため、はんだ接合部の温度が高くなると、空隙生成が加速し、パワーモジュールの寿命を律則するようになる。パワーモジュールの高信頼化には、この空隙生成抑制が不可欠となっている。
【０００９】
上記の従来技術においては、以下の点について配慮がなされておらず、ＩＧＢＴモジュール等のパワー半導体モジュールへの適用は困難であった。課題となっている空隙は、上記特許文献１に記載されているように、金属間化合物とはんだ母相のSnとの界面にも生成するため、特許文献１のように、界面の金属間化合物の移動を抑制する方法でも僅かな効果は得られる。しかしながら、大部分の空隙ははんだ母相の結晶粒界に沿って生成しており、特許文献１の技術では、はんだ母相において空隙生成抑制を行うことが考慮されていない。そのために、特許文献１に記載されている方法では、パワー半導体モジュールの寿命を大きく向上させることが難しい。
【００１０】
本発明の目的は、Sn系はんだ接合部の母相の空隙生成を抑制すること、接合時に接合界面に形成する金属間化合物の形状を規定することにより、高温環境下において動作安定性を確保すると共に高電流負荷に耐えうるSn系はんだを用いたパワー半導体モジュールなどの半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記した課題を解決するために、本発明では、金属製導体に固定したセラミックス基板に半導体素子を装着して金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置において、半導体素子はセラミックス基板に装着する側の面にNiメタライズ層が形成されており、半導体素子のNiメタライズ層が形成された面とセラミックス基板とが母相の平均結晶粒径が２０μｍ以上のSn系はんだで接合されている構成とした。
【００１２】
また、上記した課題を解決するために、本発明では、半導体素子の両面をそれぞれ金属製導体と接続して該それぞれ金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置において、半導体装置の一方の面の側は母相の平均結晶粒径が２０μｍ以上のSn系はんだで第１の金属製導体と接合されており、半導体装置の他方の面の側はSn系はんだもしくはその他の接合材料により第２の金属製導体と接合されている構成とした。
【００１３】
更に、上記した課題を解決するために、本発明では、金属製導体に固定したセラミックス基板に半導体素子を装着して金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置の製造方法において、セラミックス基板に装着する側の面にNiメタライズ層が形成された半導体素子のNiメタライズ層が形成された面とセラミックス基板とをSn系はんだで接合する工程と、この接合する工程で接合したSn系はんだをこのSn系はんだの溶融温度よりも低い温度でアニールしてSn系はんだの母相の平均結晶粒径を２０μｍ以上に成長させるアニール工程を含むようにした。
【００１４】
更にまた、上記した課題を解決するために、本発明では、半導体素子の両面をそれぞれ金属製導体と接続してこのそれぞれ金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置の製造方法において、半導体装置の一方の面の側をSn系はんだで第１の金属製導体と接合する工程と、半導体装置の他方の面の側をSn系はんだもしくはその他の接合材料により第２の金属製導体と接合する工程と、半導体装置の一方の面の側と第１の金属製導体とを接合する工程で接合したSn系はんだをこのSn系はんだの溶融温度よりも低い温度でアニールしてこのSn系はんだの母相の平均結晶粒径を２０μｍ以上に成長させるアニール工程とを含むようにした。
【発明の効果】
【００１５】
以上説明したように本発明によれば、半導体素子接合部のはんだ母相の結晶粒径を制御すること、接合界面の金属間化合物層の形状を制御することで、通電のオン／オフによるはんだ接合部の空隙生成を抑制でき、高い接合信頼性を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、通電のオン／オフを繰り返した後の半導体素子接合部の断面図である。
【図２】図２は、熱衝撃により、クラック進展した半導体素子接合部の断面図である。
【図３】図３は、半導体素子接合部に空隙生成領域が発生した状態を模式的に示した半導体素子接合部を模式的に示した断面図である。
【図４】図４は、Sn系はんだ母相の平均結晶粒径と空隙生成領域の割合の関係を示したグラフである。
【図５】図５は、Sn系はんだ母相の一定体積における結晶粒界の面積（規格化）と空隙生成領域の割合の関係を示したグラフである。
【図６】図６は、通電のオン／オフを繰り返した後の半導体素子接合部の断面図である。
【図７】図７は、半導体素子の両面を接合したパワー半導体モジュールの断面を模式的に示した断面図である。
【図８】図８は、通電のオン／オフを繰り返した後の半導体素子接合部の断面図である。
【図９】図９は、通電のオン／オフを繰り返した後の半導体素子接合部の断面図である。
【図１０】図１０は、接合界面に形成したCu-Sn化合物を示した結合境界面の顕微鏡画像である。
【図１１】図１１は、接合界面に形成したNi-Sn化合物を示した結合境界面の顕微鏡画像である。
【図１２】図１２は、Sn-3Ag-0.5CuとSnにおける400℃保持時間とNi反応厚さの関係を示したグラフである。
【図１３Ａ】図１３Ａは、本発明に係る片面冷却型のパワー半導体モジュールの断面の概略の構成を示した断面図である。
【図１３Ｂ】図１３Ｂは、本発明に係る片面冷却型のパワー半導体モジュールの半導体素子とその周辺の構成を拡大して示した断面図である。
【図１４Ａ】図１４Ａは、本発明に係る両面冷却型のパワー半導体モジュールの断面の概略の構成を示した断面図である。
【図１４Ｂ】図１４Ｂは、本発明に係る両面冷却型のパワー半導体モジュールの半導体素子とその周辺の構成を拡大して示した断面図である。
【発明を実施するための形態】
【００１７】
以下に、本発明を図を用いて説明する。
本発明では、電極にNi系メタライズ層を有する半導体素子と金属製導体をSn系はんだで接合した半導体装置において、Sn系はんだ接合部のはんだ母相の平均結晶粒径が２０μｍ以上であるように構成して上記した従来技術の課題を解決した。
【００１８】
上記したように、空隙ははんだ接合部の結晶粒界の現象により発生する。そこで、結晶粒径の大きさの異なるSn系はんだ接合部を有する直径６mmのダイオード接合サンプルについて、ＴＦＴ（−４０℃⇔２００℃、９００サイクル）を実施し、結晶粒径と空隙生成領域の割合の関係を調査した。調査の方法は、ＴＦＴを実施したダイオードの接合サンプルを切断してその断面を金属顕微鏡で観察して写真を撮り、その写真の結晶の像及び空隙部分の像からそれぞれの代表的な箇所の寸法を求め、この求めた寸法を用いて結晶粒径と空隙生成領域の割合の関係を調べた。図３に示すように、空隙生成領域２の割合は、はんだ接合領域の寸法（長さ）Ａに対する空隙生成領域Ｂの長さの割合と定義した。
【００１９】
Sn系はんだの母相の平均結晶粒径と空隙生成領域の割合を図４に示す。ここで、平均結晶粒径は、上記した金属顕微鏡で観察して撮像した写真の結晶の像から求めた各結晶の代表的な箇所の寸法の平均値として求めた。Sn系はんだの平均結晶粒径が２０μｍを境にして、空隙生成領域の割合が減少することが分かる。
【００２０】
図５は、Sn系はんだの母相について、一定体積に占める結晶粒界の規格化した面積と空隙生成領域の割合の関係を示すグラフである。空隙生成領域の割合が、結晶粒界の面積にほぼ比例することが分かる。すなわち、Sn系はんだの母相の結晶粒径を粗大化して結晶粒界の面積を低減することが、空隙生成の抑制に効果的であることを示している。
【００２１】
空隙は、はんだ接合部に平衡状態として導入された空孔が、通電試験時のオン／オフに伴う温度勾配、応力勾配によって、結晶粒界の三重点や曲線的な粒界に凝集することで生成する。また、結晶粒が微細なほど、試験時に母相の結晶粒成長が進むため、それに伴う組織変化により、空孔が凝集する場合もある。そのため、結晶粒径が大きくて空孔密度が高くなる結晶粒界が少ないほど、すなわち空隙の起点になる結晶粒界が少ないほど、空隙が生成しにくくなる。
【００２２】
空隙が形成された場合、結晶粒界が微細なほど、図１のように水平方向に空隙２が連結しやすくなる。この場合、一般的な熱疲労によるはんだクラックと同様に、放熱パスが減少することになる。一方、結晶粒径が大きい場合、空隙ができた場合にも、図６に示すようにSn系はんだ接合部１において空隙２の連結が発生しにくく、放熱特性は劣化しにくい。特に、接合部を純S nのような単相金属で形成した場合、結晶粒径を粗大化することができ、効果的に空隙生成を抑制することができる。
【００２３】
また本発明では、両面に電極としてNi系メタライズ層を有する半導体素子５の一方の側をSn系はんだで金属接合し、反対側をSn系はんだもしくはその他の接合材料により金属接合したパワー半導体モジュールにおいて、Sn系はんだ接合部のはんだ母相の平均結晶粒径を２０μｍ以上であるように形成した。空隙生成を抑制することについては、上記と同様にSn系はんだ接合部の母相を平均結晶粒径２０μｍ以上にすることで、大きな効果が得られる。
【００２４】
近年、パワーモジュールのパワー密度の向上に伴い、図７に示すような素子両面から放熱できるパワーモジュール構造が必要となっている。両面放熱構造の場合、半導体素子５の両面を接合材料７で接合するため、半導体素子５に生じる応力が大きくなる。そのため、熱衝撃に耐えられず半導体素子が破壊する場合がある。
【００２５】
図８に、接合材料７としてSn-3Ag-0.5Cuを用いて半導体素子５の両面を接合して熱衝撃試験した結果を示す。半導体素子５にクラック９が発生して割れている。接合材料７であるSn-3Ag-0.5Cuは、Ag-Sn化合物が析出して母相の成長が抑制される。そのため、平均結晶粒径約が小さく、また析出物による析出効果の影響もあり、はんだ接合部が硬くなり、応力緩衝できないことが原因である。一方、接合材料７として純Snのような単相のはんだを用いた場合、はんだ接合部の母相の結晶が成長して粗大化することにより結晶粒径が大きく軟らかいため、図９のように半導体素子５に割れは生じない。
【００２６】
このような両面放熱構造において、平均結晶粒径の大きなはんだを用いることで、半導体素子の破壊を抑止することができる。また、AgやCuによる焼結金属接合した場合、又は接合部を全て金属間化合物化する拡散接合した場合、又はZn-Al合金を用いて半導体素子の片面を接合した場合、接合材料７として上記Sn-3Ag-0.5Cuを用いた場合に比べて、何れも硬い材料であるため、更に半導体素子５への応力が大きくなる。そのため、そのような接合材で半導体素子５の片側を接合する場合、反対側の接合を母相の平均結晶粒径が20μｍ以上のSn系はんだを用いることで、応力緩衝能を付与することができる。この際、用いるSn系はんだのビッカース硬度は１０以下であることが望ましい。
【００２７】
また、半導体素子とはんだ接続する金属製導体の表面にNi系メタライズ層が形成された金属製導体を用いることによって、半導体素子と金属製導体とをはんだ接続する際にSn系はんだ中に金属製導体の成分が溶出する量を抑制することができる。これにより、Sn系はんだから析出するSnと、金属導体からの溶出成分とが反応して形成される金属間化合物量の増加を抑制し、結晶粒径の微細化を抑制できる。金属導体のNi系メタライズは、Ni、Ni-P、Ni-Bの何れでも良い。また、Ni、Ni-P、Ni-Bの上にフラッシュAu、厚さ1μｍ以下のAgメタライズが施されていても良い。Ni系メタライズ上のAu、Agは、接合時にはんだ中に拡散して固溶、あるいは金属間化合物として析出するが、非常に微量なため、はんだ母相の結晶粒径にほぼ影響しない。
【００２８】
また、半導体素子とSn系はんだの接合界面および金属製導体パターンとSn系はんだの接合界面に形成される金属間化合物層の厚さが５μｍ以下となるようにした。接合界面の金属間化合物層は、はんだ接合時にはんだと被接合材の成分が反応して形成される。このとき、金属間化合物層が５μｍより厚くなると、図６でも傾向がみられるように、接合界面の金属間化合物層１０，１１に形成された金属間化合物の凹凸が大きくなり、金属間化合物周辺のはんだ母相１２の結晶粒径が影響を受けて微細となる傾向になる。その場合、通電のオン／オフの繰返しにより発生する空隙が接合界面近傍に生成しやすくなるため、信頼性が低下する場合がある。金属製導体６の表面がCuの場合、金属間化合物層１１はCu-Sn系化合物となり、金属製導体６が表面にNi系メタライズを有する場合、金属間化合物層１１はNi-Sn系化合物となる。
【００２９】
また、本発明では、半導体素子５とSn系はんだ接合部１の接合界面および金属製導体パターン６とSn系はんだ接合部１の接合界面に、金属間化合物層１０及び１１として厚さ５μｍ以下のNi-Sn系化合物層を形成するようにした。Ni-Sn系化合物は、Cu-Sn系化合物に比べて、金属間化合物の成長が遅いため、金属間化合物層１０及び１１の凹凸が大きくなりにくい性質がある。
【００３０】
図１０は、接合界面に形成されたCu-Sn系化合物１３の形状を確認するために、はんだ部分を酸で溶融させたものである。Cu-Sn系化合物１３が柱状であることが分かる。このような形状の場合、接合界面の化合物層の形状が凹凸になりやすい。同様に、Ni-Sn化合物１４を観察した結果を図１１に示す。Ni-Sn化合物１４は塊状であるため、大きな凹凸ができにくい。信頼性においても、特許文献１に記載されているような通電試験のオン／オフの繰返しによる金属間化合物の移動が、Cu-Sn化合物１３に比べて、Ni-Sn化合物１４の方が起きにくいため、金属間化合物の移動に伴う空隙生成も抑制できる。これは、Snに対してCuよりもNiの方が固溶しにくいためである。
【００３１】
また、本発明では、半導体素子５とSn系はんだの接合界面に形成された金属間化合物層１０および金属製導体パターン６とSn系はんだの接合界面に形成された金属間化合物層１１を除き、はんだ接合部の母相がSnであるようにし、析出物の体積分率が０％以上、１０％以下であるようにした。はんだ接合部１に析出物３がある場合、析出物３が結晶粒成長を抑制するため、母相１２の結晶粒径が微細化しやすい。そのため、はんだ接合部１の析出物３の体積分率は低いほど望ましい。体積分率が１０％より高くなると析出物３による結晶粒成長を抑制する効果が大きくなり、通電のオン／オフによる空隙生成を効果的に抑制する結晶粒径２０μｍ以上に制御することが、パワーモジュールの組立工程において困難になる。
【００３２】
また、本発明では、半導体素子５とSn系はんだ接合部１の接合界面に形成された金属間化合物層１０、および金属製導体パターン６とSn系はんだ接合部１の接合界面に形成された金属間化合物層１１を除き、はんだ接合部１のSn母相とNi-Sn化合物の２相で構成され、Ni-Sn化合物の体積分率が０％以上、１０％以下であるようにした。被接合材にNi系メタライズがある場合、接合時のはんだ中へのNi溶出が、Cuに比べて少ないため、組成が変動しにくい。その結果、一般的な組立プロセスにおいて、はんだ接合部のNi-Sn化合物の体積分率は０％以上、１０％以下に抑えることができる。ただし、接合に用いるSn中にAgやCuが含まれる場合、Ag-Sn化合物、Cu-Sn化合物の析出により、はんだ母相が微細化する恐れがあるため、はんだ接合部の析出物はNi-Sn化合物のみにすることが望ましい。
【００３３】
また、本発明では、半導体素子とSn系はんだの接合界面および金属製導体パターンとSn系はんだの接合界面に形成された金属間化合物層を除く、はんだ接合部の固相線温度が２２５℃以上、液相線温度が２２７℃以上であるようにした。接合界面に形成された金属間合物層を除く、はんだ接合部の融点を、一般的なSn-3Ag-0.5Cuの融点２１７℃より高い、固相線温度２２５℃以上、液相線温度が２２７℃以上にすることで、Sn系はんだ接合部の反応を抑制することができる。図１２に、1例としてはんだが完全に溶融する４００℃おける、融点２１７℃のSn-3Ag-0.5Cuおよび融点２３２℃のSnとNiの反応厚さを示す。このことから、融点が高いほど、はんだ接合時の反応を抑制できることが分かる。
【００３４】
また、本発明では、半導体素子と金属製導体を、２２５℃以上の固相線温度を有し、母相がSnで析出物の体積分率が０％以上、１０％以下のSn系はんだで接合するようにした。母相がSnで析出物の体積分率が０％以上、１０％以下のSn系はんだで接合することにより、半導体装置を組立てるときに、はんだ接合部の母相の平均結晶粒径を２０μｍ以上にすることが容易になる。また、一般的なSn-3Ag-0.5Cuに比べて融点の高い２２５℃以上の固相線温度を有するはんだを用いて接合することで、被接合材との反応を抑制することができ、界面の金属間化合物層の厚さを５μｍ以下に抑制することが容易となる。
【００３５】
また、本発明は、半導体素子と金属製導体を、２２５℃以上の固相線温度を有する単相のSn系はんだで接合するようにした。純SnやSnの固溶限界より少ないGe、Ni、Siといった元素を含むはんだで接合した場合、析出物により結晶粒成長を抑制されないため、はんだ接合部の母相の平均結晶粒径を２０μｍ以上に制御することが容易になる。また、２２５℃以上の固相線温度を有することで、一接合時に被接合材との反応を抑制することができる。
【００３６】
また、本発明では、半導体素子と金属製導体を、Snで接合するようにした。Snを用いることで、はんだ接合部の母相の平均結晶粒径を２０μｍ以上に制御することを容易にする。それだけでなく、不純物による固溶強化等が無いため、接合部が極めて軟らかくなり、半導体素子の両面接合に求められる応力緩衝能を得ることが容易となる。
【００３７】
また、本発明では、半導体素子と金属製導体を、Sn-Cu系はんだあるいはSn-Ni系はんだで接合し、はんだ接合部の溶融温度以下でアニールすることで、Sn系はんだ接合部のはんだ母相の平均結晶粒径が２０μｍ以上になるようにした。単相のSn系はんだ合金を用いない場合にも、Sn-Cu系はんだやSn-Ni系はんだで接合した後、はんだ接合部の溶融温度以下でアニールをすることで、平均結晶粒径を２０μｍ以上にすることができる。これにより、通電のオン／オフの繰返しによる空隙の生成を抑制できる。
【００３８】
また、本発明では、半導体素子と金属製導体を、２０μｍ以上の平均結晶粒径を有するSn系はんだを用いて、固相接合するようにした。圧接、常温接合といった固相接合により、接合前のはんだの結晶粒径を変えることなく接合ができる。接合前のはんだを単結晶にしておくことで、接合部を単結晶化することもできる。  
以上に説明した本発明の実施例とその比較例を以下に説明する。
【００３９】
（第１−６実施形態）      
以下、本発明を片面冷却タイプのパワー半導体モジュールに適用した実施例について、図１３Ａ及び図１３Ｂを用いて説明する。
【００４０】
図１３Ａは、片面冷却タイプのパワー半導体モジュール２０１の一例の概略の構成を示す。図１３Ａに示した片面冷却タイプのパワー半導体モジュール２０１は、半導体素子２１がセラミックス基板２３に接合材料７で接合され、セラミックス基板２３はベースプレート２２にはんだ箔２５で接続され、ベースプレート２２には放熱用のヒートシンク２２１が固定されている。また、セラミックス基板２３の表面に形成された回路パターンの一部には端子２４１が固定されており、半導体素子２１の間および半導体素子２１と端子２４１との間はワイヤボンディング２４により電気的に接続されている。尚、実際の片面冷却タイプのパワー半導体モジュールは外側を樹脂でモールドされて金属のケースに収納されているが、図１３Ａではそれらを省略した。
【００４１】
図１３Ａのベースプレート２２とセラミックス基板２３及び半導体素子２１を接続する構成の詳細を図１３Ｂを用いて説明する。
【００４２】
図１３Ｂにおいて、窒化珪素の上面２３１にCu配線、下面２３２にCu板をロウ付けし、Cu板表面にNiめっきを施した４０mm×２０mmセラミックス基板２３上に、表1の素子接合材料の欄に記載した仕様のSn系はんだ箔７１を置き、その上に、接合面の側（セラミック基板２３と対向する面）にTi／Ni／Auのメタライズ層が形成された１０mm×１０mmの半導体素子２１を積層し、Ｈ２還元雰囲気中で、ピーク温度２８０℃５min.で接合を行った。その後、必要に応じて素子接合部７のはんだ母相の平均結晶粒径が２０μｍ以上になるように２００℃で所望の時間アニールを実施した。その後、ワイヤボンディング２４を行った素子付基板２０（セラミック基板２３に半導体素子２１を積層し、ワイヤボンディング２４で接続した状態のもの）をSn-Ag-Cu-In系はんだ箔２５でベース２２に接合し、接合部周辺を樹脂封止（図示せず）することにより、パワー半導体モジュールを作製した。
【００４３】
これらのパワー半導体モジュールに、電流５５０Ａを通電し、通電のオン／オフを繰返し、半導体素子接合部７の温度をオン時に１５０℃、オフ時に５０℃となる条件で信頼性試験を実施した。オン／オフを30000サイクル繰り返した後、空隙生成量を断面観察により調査した。その結果、接合断面において、図６で説明したような空隙２が生成されている領域の割合が接合断面のはんだ接合領域の１０％未満であるときを○、１０％以上のときを×として表１の右端の欄に示す。
【００４４】
【表１】
2013033891.tif 000003
空隙生成領域の割合は、図３を用いて説明したように、はんだ接合領域長さＡに占める空隙生成領域Ｂの長さの合計の割合と定義した。実施例１-６について、これらを評価した結果、表１のように、何れにおいても空隙生成領域の割合が１０％未満となった。特に、実施例１及び２に示したように、純Snで接合した場合、最も空隙生成量が少なくなった。これは、純Snで接合した場合に結晶粒径が５０μｍ以上と大きく成長すること、接合界面に形成される金属間化合物層（図６の１０及び１１に相当）が薄く金属間化合物層の凹凸が小さいことによると考えられる。
【００４５】
（比較例１−６）  
表１の実施例１−６と同じはんだを用いて、上記の実施例1−６と同じ形状のパワー半導体モジュールを作製した。ただし、この際、Sn系はんだの母相の平均結晶粒径が２０μｍ以上になるような制御（所定の温度で、所定の時間のアニール処理）は行わなかった。信頼性試験後の空隙生成領域の割合を表１に示す。何れの場合も空隙生成領域が１０％以上となった。一般的なSn-3Ag-0.5Cuの場合（比較例４及び５）、空隙が連結してクラック状の形状となっていた。また、Sn-5Cuで接合した場合（比較例２）、接合界面の金属間化合物周辺に空隙が集中して生成していた。
【００４６】
（第7−12実施形態）  
以下、本発明を両面冷却タイプのパワー半導体モジュールに適用した実施例について、図１４Ａ及び図１４Ｂを用いて説明する。
【００４７】
図１４Ａは、両面冷却タイプのパワー半導体モジュールの一例の概略の構成を示す。図１４Ａに示した両面冷却タイプのパワー半導体モジュールは、半導体素子２１の両面がベースプレート２６及び２７に接合材料７又は２７で接続されている。ベースプレート２６及び２７にはそれぞれ放熱用のヒートシンク２６１及び２７１が固定されている。また、半導体素子２１は端子２９１にワイヤボンディング２９４で接続され、ベースプレート２６及び２７はそれぞれ端子２９３及び２９４が接続されている。さらに、端子２９１，２９２および２９３は、モールド部材２９５により一定の間隔に維持されている。図１４Ａでは省略しているが、ベースプレート２６と２７との間には樹脂が充填されており、その外側を金属ケースで覆われているが、図１４Ａではそれらを省略している。
【００４８】
図１４Ａに示した構成において、ベースプレート２６と２７との間に半導体素子２１を挟んで接続する構成の詳細を図１４Ｂを用いて説明する。
【００４９】
図１４Ｂで、NiめっきCu製リードフレーム２２に、表２の実施例７−１２の素子下接合材料の欄に示した仕様の接合材で、下面にTi／Ni／Auのメタライズ、上面にNi／Auのメタライズを有する１０mm×１０mmの半導体素子２１の下面を接合し、更に表２の実施例７−１２の素子上接合材料の欄に示した仕様のSn系はんだで半導体素子２１の上面にNiめっきCu製リードフレーム２６を、H2還元雰囲気中で、ピーク温度280℃5min.で接合した。その後、必要に応じて素子接合部のはんだ母相の平均結晶粒径が２０μｍ以上になるように200℃でアニールを実施し、接合部周辺を樹脂封止することにより、パワー半導体モジュールを作製した。
【００５０】
これらのパワー半導体モジュールについて、組立後の接合状況を調査し、電流５５０Aを通電し、通電のオン／オフを繰返し、半導体素子接合部の温度をオン時に150℃、オフ時に５０℃となる条件で信頼性試験を実施した。オン／オフを30000サイクル繰り返した後、空隙生成量を断面観察により調査した。その結果、接合断面において、空隙生成領域が接合断面のはんだ接合領域の１０％未満であるときを○、１０％以上のときを×として表２の右端の欄に示す。
【００５１】
【表２】
2013033891.tif 000004
空隙生成領域の割合は、図３を用いて説明したように、はんだ接合領域の長さＡに占める各空隙生成領域の長さＢの合計の割合と定義した。
【００５２】
また、半導体素子の割れ発生状態も同時に確認した。実施例７−１２について、これらを評価した結果を表２に示す。何れにおいても空隙生成領域が10％未満となった。特に純Snで、Niメタライズを施した部材を接合した場合、最も空隙生成量が少なく、ほとんど空隙が生成しなかった。また、何れの場合にも半導体素子の割れは発生しなかった。
【００５３】
（比較例７−１２）  
表２の実施例７−１２と同じはんだを用いて、上記の実施例7−１２と同じ形状のパワー半導体モジュールを作製した。ただし、この際、Sn系はんだの母相の平均結晶粒径が２０μｍ以上になるような制御（所定の温度で、所定の時間のアニール処理）は行わなかった。信頼性試験後の空隙生成領域の割合を表２に示す。何れの場合も空隙生成領域が10％以上となった。一般的なSn-3Ag-0.5Cuの場合（比較例１０乃至１２）、空隙が連結してクラック状の形状となっていた。また、半導体素子のわれも発生していた。Sn-5Cu（比較例７乃至９）で接合した場合には、接合界面の金属間化合物周辺に空隙が集中して生成していた。ただし、Sn-3Ag-0.5Cuのような半導体素子の割れは発生しなかった。
【００５４】
以上、本発明者によってなされた発明を実施の形態を用いて説明すると共に、具体的な実験例・比較例を説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００５５】
１・・・はんだ接合部    ２・・・空隙    ３・・・析出物    ４・・・クラック    ５・・・半導体素子    ６・・・被接合材    ７・・・はんだ接合部    ８・・・モールド樹脂    ９・・・半導体素子割れ    ２１・・・パワー半導体素子    ２２・・・ベース    ２３・・・セラミック基板    ２４・・・ワイヤ    ２５・・・はんだ接合部    ２６・・・Cuリード    ２７・・・接合部。
【図１】
2013033891.tif 000005
【図２】
2013033891.tif 000006
【図３】
2013033891.tif 000007
【図４】
2013033891.tif 000008
【図５】
2013033891.tif 000009
【図６】
2013033891.tif 000010
【図７】
2013033891.tif 000011
【図８】
2013033891.tif 000012
【図９】
2013033891.tif 000013
【図１０】
2013033891.tif 000014
【図１１】
2013033891.tif 000015
【図１２】
2013033891.tif 000016
【図１３Ａ】
2013033891.tif 000017
【図１３Ｂ】
2013033891.tif 000018
【図１４Ａ】
2013033891.tif 000019
【図１４Ｂ】
2013033891.tif 000020