(57)【要約】【課題】圧力検出装置において、上下方向に平板状の電極が空隙を挟んで互いに離隔対向する構造の圧力センサを製造する際に、空隙に対して直接露出する上下の層が金属層であるか否かにかかわらず、効率良く空隙を形成することができるようにする。【解決手段】圧力検出装置は、基板としてのガラス基板１４０と、ガラス基板１４０上に配置された下部電極１７２と、下部電極１７２から離隔しつつ下部電極１７２に対して対向し、１以上の貫通開口部としての穴部１７３を有する上部電極１７１と、上部電極１７１が圧力を受けて下部電極１７２に向かってたわむことによる電気状態の変化を検出するための変化取出配線としてのソース配線１１１とを備える。【選択図】図８２
2013127366.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された下部電極と、
前記下部電極から離隔しつつ前記下部電極に対して対向し、１以上の貫通開口部を有する上部電極と、
前記上部電極が圧力を受けて前記下部電極に向かってたわむことによる電気状態の変化を検出するための変化取出配線とを備える、圧力検出装置。
【請求項２】
前記下部電極の前記上部電極に対向する面を絶縁膜が覆っている、請求項１に記載の圧力検出装置。
【請求項３】
前記上部電極の前記下部電極に対向する面を絶縁膜が覆っており、前記貫通開口部は前記上部電極と前記絶縁膜とを一括して貫通するように設けられている、請求項１または２に記載の圧力検出装置。
【請求項４】
前記上部電極は不純物をドープされたシリコン薄膜である、請求項１から３のいずれかに記載の圧力検出装置。
【請求項５】
前記下部電極と前記上部電極との間に有機材料で満たされた空間が配置されている、請求項１から４のいずれかに記載の圧力検出装置。
【請求項６】
前記基板と、前記基板上に配置された薄膜トランジスタと、請求項１から５のいずれかに記載の圧力検出装置とを備え、前記薄膜トランジスタはゲート電極を備え、前記上部電極は前記ゲート電極と同一層によって形成されている、圧力検出装置付きＴＦＴ基板。
【請求項７】
基板の上側に下部電極を形成する工程と、
前記下部電極の上側に犠牲層を形成する工程と、
前記犠牲層の上側に１以上の貫通開口部を有する上部電極を形成する工程と、
前記１以上の貫通開口部を通じて前記犠牲層をエッチングすることによって前記上部電極と前記下部電極との間に空隙を形成する工程と、
前記上部電極が圧力を受けて前記下部電極に向かってたわむことによる電気信号の変化を検出するための検出部を形成する工程とを含む、圧力検出装置の製造方法。
【請求項８】
前記犠牲層を形成する工程より前に、前記基板上に前記下部電極を覆うように絶縁性の下地層を形成する工程を含み、
前記空隙を形成する工程においては、前記下地層の少なくとも一部が、前記下部電極の前記空隙に対して露出する面を覆い隠すように残される、請求項７に記載の圧力検出装置の製造方法。
【請求項９】
前記上部電極を形成する工程より前に、前記犠牲層を覆うように絶縁膜を形成する工程を含み、
前記空隙を形成する工程より前に、前記絶縁膜の少なくとも一部が、前記犠牲層の上側かつ前記上部電極の下側に残され、前記上部電極の前記１以上の貫通開口部に連通するように前記絶縁膜に貫通開口部が設けられる工程とを含み、
前記空隙を形成する工程におけるエッチングは、前記上部電極および前記絶縁膜を連通する前記１以上の貫通開口部を通じて行なわれる、請求項７に記載の圧力検出装置の製造方法。
【請求項１０】
前記下部電極の上側にエッチングストッパ層を設ける工程を含み、
前記空隙を形成する工程におけるエッチングは、前記エッチングストッパ層を利用してエッチング範囲を制約しつつ行なわれる、請求項７から９のいずれかに記載の圧力検出装置の製造方法。
【請求項１１】
前記上部電極を形成する工程は、薄膜トランジスタの一部としてのシリコン層を形成する工程によって兼ねられる、請求項７から１０のいずれかに記載の圧力検出装置の製造方法。
【請求項１２】
前記犠牲層を形成する工程は、薄膜トランジスタの一部としてのゲート絶縁膜を形成する工程によって兼ねられる、請求項７から１１のいずれかに記載の圧力検出装置の製造方法。
【請求項１３】
シリコン層を形成する工程と、前記シリコン層に局所的に不純物をドーピングすることによってエッチングレートの差を生じさせる工程とを含み、前記エッチングレートの差を利用して前記シリコン層の一部を前記犠牲層とする、請求項７から１１のいずれかに記載の圧力検出装置の製造方法。
【請求項１４】
圧力検出装置を形成すべき領域の中央部を避けて周縁部に前記不純物をドーピングすることによって、前記シリコン層の一部を前記犠牲層とする、請求項１３に記載の圧力検出装置の製造方法。
【請求項１５】
請求項１から５のいずれかに記載の圧力検出装置を備える、表示装置。
【請求項１６】
請求項６に記載の圧力検出装置付きＴＦＴ基板を備える、表示装置。
【請求項１７】
請求項７から１４のいずれかに記載の圧力検出装置の製造方法の各工程を含む、表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力検出装置およびその製造方法、表示装置およびその製造方法、ならびに圧力検出装置付きＴＦＴ基板に関するものである。
【背景技術】
【０００２】
圧力センサの一形態として、上下方向に平板状の電極が空隙を挟んで互いに離隔対向する構造の圧力センサが考えられる。このような圧力センサを作製するためには、下部電極となるべき導電層の上に犠牲層が形成され、さらにその上側に上部電極となるべき導電層が形成されたサンドイッチ構造の積層体を用意する。この積層体において犠牲層が直接露出する側面からエッチング液を入り込ませて犠牲層をエッチングすることが考えられる。ただし、このエッチングは犠牲層を除去し、上部電極および下部電極を除去しないエッチングである。このエッチングで犠牲層の全てが除去された後には上部電極と下部電極とが空隙を挟んで互いに離隔対向する構造が得られる。
【０００３】
特開２００３−１０６９１５号公報（特許文献１）には指紋などを検知するための圧力センサが開示されている。この圧力センサを得るために特許文献１では、基板上にＭｏによる第一金属層、Ａｌによる中間層、Ｍｏによる第二金属層を順に積層し、さらに第二金属層を絶縁性の保護膜で覆った構造体をまず作製している。この構造体において保護膜および第二金属層に孔をあけて、この孔から中間層が露出するようにする。特許文献１ではこの孔からエッチング液を注入して中間層をエッチングすることとされている。中間層を除去したい領域は平面的に広がっているのに対して中間層を露出させる孔は限られた大きさのものであるので通常であれば、中間層を全て除去するには膨大な時間を要するか、あるいは十分に除去することが不可能であったりするところであるが、特許文献１では、第一，第二金属層をＭｏで形成し、中間層をＡｌで形成しているので、ＭｏとＡｌとの間での電池効果を利用して中間層のＡｌを短時間で除去することができるとされている。特許文献１に記載の技術によれば、中間層を除去した後には第一金属層と第二金属層とが空隙を介して互いに離隔対向した構造が得られる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１０６９１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の技術によれば、Ａｌからなる中間層は効率良く除去することができるかもしれないが、異種金属間での電池効果を利用することを前提としているので、作製目標とする構造においては、空隙を介して互いに対向する予定の上下の層がいずれも金属層であって直接空隙に対して露出していることが前提となる。したがって、特許文献１に記載の技術の利用は、そのような構造を作製する場合に限られる。たとえば、空隙から見たときに上下のいずれかの側で電極が直接露出せずに絶縁層に覆われているような構造を作製することが求められる場合には、特許文献１に記載の技術では対応不可能である。
【０００６】
そこで、本発明は、上下方向に平板状の電極が空隙を挟んで互いに離隔対向する構造の圧力センサを製造する際に、空隙に対して直接露出する上下の層が金属層であるか否かにかかわらず、効率良く空隙を形成することができるような圧力検出装置およびその製造方法、表示装置およびその製造方法、ならびに圧力検出装置付きＴＦＴ基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明に基づく圧力検出装置は、基板と、上記基板上に配置された下部電極と、上記下部電極から離隔しつつ上記下部電極に対して対向し、１以上の貫通開口部を有する上部電極と、上記上部電極が圧力を受けて上記下部電極に向かってたわむことによる電気状態の変化を検出するための変化取出配線とを備える。
【発明の効果】
【０００８】
本発明によれば、下部電極に対向する上部電極が１以上の貫通開口部を有するので、製造時にはこの貫通開口部を介してエッチング液をいきわたらせることによって効率良く空隙を形成することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る液晶表示装置の回路図を模式的に示した回路図である。
【図２】対向基板側から液晶表示装置の一部を平面視した平面図である。
【図３】対向基板下に位置するＴＦＴアレイ基板の平面図である。
【図４】図２のＩＶ−ＩＶ線における断面を模式的に示す断面図である。
【図５】図２に示すＶ−Ｖ線における断面図である。
【図６】対向基板が押圧されたときの液晶表示装置の断面図である。
【図７】上部電極が上層絶縁層１３６と接触する領域を模式的に示す平面図である。
【図８】実施の形態１に係る圧力センサの特性と、比較例としての圧力センサの特性とを比較するグラフである。
【図９】比較例としての圧力センサを備えた表示装置を示す断面図である。
【図１０】ＴＦＴアレイ基板の製造工程の第１工程を示す断面図である。
【図１１】ＴＦＴアレイ基板の製造工程の第２工程を示す断面図である。
【図１２】ＴＦＴアレイ基板の製造工程の第３工程を示す断面図である。
【図１３】ＴＦＴアレイ基板の製造工程の第４工程を示す断面図である。
【図１４】ＴＦＴアレイ基板の製造工程の第５工程を示す断面図である。
【図１５】ＴＦＴアレイ基板の製造工程の第６工程を示す断面図である。
【図１６】ＴＦＴアレイ基板の製造工程の第７工程を示す断面図である。
【図１７】対向基板の製造工程の第１工程を示す断面図である。
【図１８】対向基板の製造工程の第２工程を示す断面図である。
【図１９】対向基板の製造工程の第３工程を示す断面図である。
【図２０】対向基板の製造工程の第４工程を示す断面図である。
【図２１】対向基板の製造工程の第５工程を示す断面図である。
【図２２】実施の形態２に係る液晶表示装置の断面図であり、ＴＦＴ素子を示す断面図である。
【図２３】実施の形態２に係る液晶表示装置の断面図であり、出力用素子における断面図である。
【図２４】実施の形態２に係る液晶表示装置のＴＦＴアレイ基板の製造工程であって、図１５に示す製造工程後の製造工程を示す断面図である。
【図２５】図２４に示すＴＦＴアレイ基板の製造工程後の製造工程を示す断面図である。
【図２６】図２５に示す製造工程後におけるＴＦＴアレイ基板の製造工程を示す断面図である。
【図２７】実施の形態３に係る液晶表示装置の断面図であり、ＴＦＴ素子を示す断面図である。
【図２８】実施の形態３に係る液晶表示装置の断面図であり、圧力センサを示す断面図である。
【図２９】対向基板が押圧されたときにおける液晶表示装置の状態を模式的に示す断面図である。
【図３０】上部電極およびゲート絶縁層が押圧部材からの押圧力によって変形する前の状態における上部電極およびゲート絶縁層を示す断面図である。
【図３１】上部電極の平面図である。
【図３２】押圧部材からの押圧力によって、上部電極およびゲート絶縁層が変形した状態を示す断面図である。
【図３３】図３２に示すように上部電極が変形したときの上部電極の平面図である。
【図３４】ＴＦＴアレイ基板の製造工程の第１工程を示す断面図である。
【図３５】ＴＦＴアレイ基板の製造工程の第２工程を示す断面図である。
【図３６】ＴＦＴアレイ基板の製造工程の第３工程を示す断面図である。
【図３７】図２８に示すＴＦＴアレイ基板の変形例を示す断面図である。
【図３８】実施の形態４に係る液晶表示装置の回路図を模式的に示した回路図である。
【図３９】実施の形態４に係る液晶表示装置の断面図であって、ＴＦＴ素子を示す断面図である。
【図４０】実施の形態４に係る液晶表示装置の断面図であり、選択用ＴＦＴ素子および圧力センサを示す断面図である。
【図４１】対向基板が押圧されたときの状態を模式的に示す断面図である。
【図４２】ＴＦＴアレイ基板の製造工程の第１工程を示す断面図である。
【図４３】ＴＦＴアレイ基板の製造工程の第２工程を示す断面図である。
【図４４】ＴＦＴアレイ基板の製造工程の第３工程を示す断面図である。
【図４５】対向基板の製造工程の第１工程を示す断面図である。
【図４６】対向基板の製造工程の第２工程を示す断面図である。
【図４７】対向基板の製造工程の第３工程を示す断面図である。
【図４８】対向基板の製造工程の第４工程を示す断面図である。
【図４９】対向基板の製造工程の第５工程を示す断面図である。
【図５０】実施の形態５に係る液晶表示装置の断面図であり、ＴＦＴ素子を示す断面図である。
【図５１】液晶表示装置の断面図であり、選択用ＴＦＴ素子および圧力センサを示す断面図である。
【図５２】ＴＦＴアレイ基板の製造工程のうち、ＴＦＴ素子および選択用ＴＦＴ素子を形成したときの工程を示す断面図である。
【図５３】図５２に示された製造工程後におけるＴＦＴアレイ基板の製造工程を示す断面図である。
【図５４】図５３に示す製造工程後の製造工程を示す断面図である。
【図５５】対向基板の製造工程のうち、カラーフィルタ基板を形成したときを示す断面図である。
【図５６】図５５に示す製造工程後の工程を示す断面図である。
【図５７】図５６に示す製造工程後の工程を示す断面図である。
【図５８】実施の形態６に係る液晶表示装置の電気回路を示す回路図である。
【図５９】実施の形態６に係る液晶表示装置の断面図であって、ＴＦＴ素子を示す断面図である。
【図６０】実施の形態６に係る液晶表示装置の断面図であって、圧力センサを示す断面図である。
【図６１】対向基板が押圧されていない状態（初期状態）における上部電極および半導体層を示す断面図である。
【図６２】上部電極の平面図である。
【図６３】対向基板が押圧された状態における上部電極と半導体層とを示す断面図である。
【図６４】ＴＦＴアレイ基板の製造工程の第１工程を示す断面図である。
【図６５】ＴＦＴアレイ基板の製造工程の第２工程を示す断面図である。
【図６６】ＴＦＴアレイ基板の製造工程の第３工程を示す断面図である。
【図６７】ＴＦＴアレイ基板の製造工程の第４工程を示す断面図である。
【図６８】ＴＦＴアレイ基板の製造工程の第５工程を示す断面図である。
【図６９】ＴＦＴアレイ基板の製造工程の第６工程を示す断面図である。
【図７０】ＴＦＴアレイ基板の製造工程の第７工程を示す断面図である。
【図７１】ＴＦＴアレイ基板の製造工程の第８工程を示す断面図である。
【図７２】ＴＦＴアレイ基板の製造工程の第９工程を示す断面図である。
【図７３】ＴＦＴアレイ基板の製造工程の第１０工程を示す断面図である。
【図７４】ＴＦＴアレイ基板の製造工程の第１１工程を示す断面図である。
【図７５】実施の形態７に係る液晶表示装置の断面図であって、ＴＦＴ素子を示す断面図である。
【図７６】実施の形態７に係る液晶表示装置の断面図であって、圧力センサを示す断面図である。
【図７７】ＴＦＴアレイ基板の製造工程の第１工程を示す断面図である。
【図７８】ＴＦＴアレイ基板の製造工程の第２工程を示す断面図である。
【図７９】ＴＦＴアレイ基板の製造工程の第３工程を示す断面図である。
【図８０】ＴＦＴアレイ基板の製造工程の第４工程を示す断面図である。
【図８１】実施の形態７に係る液晶表示装置の変形例を示す断面図である。
【図８２】本発明に基づく実施の形態８における圧力検出装置の断面図である。
【図８３】本発明に基づく実施の形態８における圧力検出装置の圧力を受けた状態での断面図である。
【図８４】本発明に基づく実施の形態８における圧力検出装置の変形例の断面図である。
【図８５】本発明に基づく実施の形態８における圧力検出装置に含まれる圧力センサの断面図である。
【図８６】本発明に基づく実施の形態９における圧力検出装置に含まれる圧力センサの断面図である。
【図８７】本発明に基づく実施の形態９における圧力検出装置に含まれる圧力センサの変形例の断面図である。
【図８８】本発明に基づく実施の形態１０における圧力検出装置の製造方法のフローチャートである。
【図８９】本発明に基づく実施の形態１０における圧力検出装置の製造方法の好ましい例によって得られる構造の断面図である。
【発明を実施するための形態】
【００１０】
以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、以下の実施の形態において、各々の構成要素は、特に記載がある場合を除き、本発明にとって必ずしも必須のものではない。また、以下に複数の実施の形態が存在する場合、特に記載がある場合を除き、各々の実施の形態の特徴部分を適宜組合わせることは、当初から予定されている。
【００１１】
（圧力センサ）
圧力検出装置の基本的な考え方を明らかにするために、まず、図１〜図８１を参照し、実施の形態１〜７として、圧力センサの詳しい構造、表示装置への適用例および製造方法について説明する。本発明の適用に好適な圧力センサは、実施の形態３，６，７に説明したものである。実施の形態１，２，４，５は参考技術に関するものである。実施の形態８以降では、本発明についてさらに説明している。
【００１２】
実施の形態１〜７ではタッチパネル機能付き表示装置が主に液晶表示装置であるものとして説明するが、タッチパネル機能付き表示装置が備える表示装置の種類は液晶表示装置に限らない。
【００１３】
（実施の形態１）
図１は、参考技術の実施の形態１に係る液晶表示装置１００の回路図を模式的に示した回路図である。この図１に示すように、液晶表示装置１００は、制御部１０５と、アレイ状に配置された複数の画素１１０を備え、画素１１０は、複数のＴＦＴ（Thin Film Transistor：薄膜トランジスタ）素子１１５と、このＴＦＴ素子１１５に接続された画素電極１１４とを備える。
【００１４】
液晶表示装置１００は、第１方向に延びると共に、第２方向に間隔をあけて複数配置されたゲート配線１１２およびセンサ用ゲート配線１１３と、第２方向に延びると共に第１方向に間隔をあけて配置された複数のソース配線１１１とを備える。
【００１５】
各ゲート配線１１２は、ゲートドライバ１０２に接続され、各ソース配線１１１は、ソースドライバ１０１に接続されている。センサ用ゲート配線１１３は、隣り合うゲート配線１１２間に配置され、第１方向に延びており、第２方向に間隔をあけて複数形成されている。各センサ用ゲート配線１１３は、センサドライバ１０３に接続されている。
【００１６】
ソースドライバ１０１と、ゲートドライバ１０２と、センサドライバ１０３とは、制御部１０５に接続されている。そして、隣り合う２つのゲート配線１１２と、隣り合う２つのソース配線１１１とによって、画素１１０が規定されている。
【００１７】
画素１１０内には、ＴＦＴ素子１１５、選択用ＴＦＴ素子１１６および圧力検知素子１２０が配置されている。ＴＦＴ素子１１５のソース電極は、ソース配線１１１に接続され、ＴＦＴ素子１１５のゲート電極はゲート配線１１２に接続されている。ＴＦＴ素子１１５のドレイン電極には、画素電極１１４が接続されている。
【００１８】
選択用ＴＦＴ素子１１６のソース電極は、ソース配線１１１に接続されており、選択用ＴＦＴ素子１１６のゲート電極は、センサ用ゲート配線１１３に接続されている。選択用ＴＦＴ素子１１６のドレイン電極に圧力検知素子１２０が接続されている。
【００１９】
圧力検知素子１２０は、選択用ＴＦＴ素子１１６のドレイン電極に接続された出力用素子１１７と、この出力用素子１１７のゲート電極に接続された圧力センサ（圧力検出装置）１１８とを含む。出力用素子１１７は、選択用ＴＦＴ素子１１６のドレイン電極に接続されたソース電極と、ソース配線１１１に接続されたドレイン電極と、圧力センサ１１８の下部電極に接続されたゲート電極とを含む。なお、選択用ＴＦＴ素子１１６のソース電極が接続されたソース配線１１１は、出力用素子１１７のドレイン電極が接続されたソース配線１１１と隣り合う他のソース配線１１１である。
【００２０】
ここで、選択用ＴＦＴ素子１１６のＯＮ／ＯＦＦは、時分割で適宜切り替えられ、制御部１０５は、選択された選択用ＴＦＴ素子１１６に接続された圧力検知素子１２０からの出力を検知する。具体的には、圧力検知素子１２０からの電気特性としての電流量を検知する。
【００２１】
出力用素子１１７の出力は、出力用素子１１７のゲート電極に印加される電圧によって変動する。このゲート電極に印加される電圧は、ゲート電極に接続された圧力センサ１１８の下部電極の電位によって決定される。圧力センサ１１８の下部電極の電位は、もう一方の上部電極との間の容量によって決定される。上部電極と下部電極との間の容量は、上部電極が設けられた基板に加えられる押圧力によって変動する。すなわち、制御部１０５は、出力用素子１１７からの電流量から基板に加えられる押圧力を検知することができる。
【００２２】
図２は、対向基板１５０側から液晶表示装置１００の一部を平面視した平面図である。この図２に示すように、対向基板１５０は、カラーフィルタ基板１５１と、このカラーフィルタ基板１５１の下面に配置された対向電極１５２とを含む。
【００２３】
カラーフィルタ基板１５１は、格子状に形成されたブラックマトリックス１５５と、このブラックマトリックス１５５の枠内に形成され、赤色、緑色、青色のそれぞれの色の着色感材からなる着色層１５３とを含む。なお、１つの画素１１０の上方に１つの着色層１５３が配置されている。
【００２４】
対向電極１５２は、たとえば、ＩＴＯ（Indium Tin Oxide：インジウム酸化スズ）から形成された透明電極である。
【００２５】
図３は、対向基板１５０下に位置するＴＦＴアレイ基板１３０の平面図であり、この図３および上記図２において、ソース配線１１１およびゲート配線１１２は、ブラックマトリックス１５５下に位置している。そして、選択用ＴＦＴ素子１１６および圧力検知素子１２０は、画素電極１１４に対してＴＦＴ素子１１５と反対側に配置されている。
【００２６】
この図３に示すように、選択用ＴＦＴ素子１１６は、半導体層１２３と、半導体層１２３およびソース配線１１１を接続するソース電極１２１と、センサ用ゲート配線１１３に接続されたゲート電極１２２と、ドレイン電極１２５とを備える。
【００２７】
出力用素子１１７のソース電極１８３と、選択用ＴＦＴ素子１１６のドレイン電極１２５とは、接続配線１２４によって接続されている。なお、本実施の形態においては、選択用ＴＦＴ素子１１６の半導体層１２３と、出力用素子１１７の半導体層１８０とを切り離し、選択用ＴＦＴ素子１１６のドレイン電極１２５と、出力用素子１１７のソース電極１８３とを接続配線１２４で接続しているが、ドレイン電極１２５とソース電極１８３とを接続するように半導体層１２３と、半導体層１８０とを一体としてもよい。
【００２８】
図４は、図２のＩＶ−ＩＶ線における断面を模式的に示す断面図である。なお、図４および後述する図５、図６等に示す断面図は、説明の便宜を図るため簡略化した断面図であり、各図における縦横比等は正確なものではない。
【００２９】
図４に示すように、液晶表示装置１００は、ＴＦＴアレイ基板１３０と、ＴＦＴアレイ基板１３０と対向するように間隔をあけて配置された対向基板１５０と、対向基板１５０およびＴＦＴアレイ基板１３０の間に充填された液晶層（表示媒体層）１６０とを備える。なお、ＴＦＴアレイ基板１３０と対向基板１５０の間には、ＴＦＴアレイ基板１３０および対向基板１５０の間隔を所定の間隔に維持するスペーサ１６１が形成されている。
【００３０】
液晶表示装置１００は、対向基板１５０の上面に配置される偏光板と、ＴＦＴアレイ基板１３０の下面に配置される偏光板およびバックライトユニットとをさらに備える。
【００３１】
対向基板１５０の上面に配置される偏光板の偏光方向と、ＴＦＴアレイ基板１３０下に配置される偏光板の偏光方向とは直交するように、各偏光板が配置される。バックライトユニットは、ＴＦＴアレイ基板１３０に向けて光を照射している。なお、このバックライトユニットおよび上記２つの偏光板は、図示されていない。
【００３２】
対向基板１５０は、主表面を有するガラス基板１５６と、ガラス基板１５６の主表面に形成されたカラーフィルタ基板１５１と、このカラーフィルタ基板１５１下に形成された対向電極１５２とを含む。
【００３３】
ＴＦＴアレイ基板１３０は、主表面（第１主表面）を有するガラス基板（第１基板）１４０と、ガラス基板１４０の上方に位置する画素電極１１４とを含み、このガラス基板１４０の主表面上にはＴＦＴ素子（スイッチング素子）１１５が形成されている。
【００３４】
ガラス基板１４０の主表面上には、シリコン酸化層（ＳｉＯ2層）、シリコン窒化層（ＳｉＮ）、およびシリコン酸窒化層（ＳｉＮＯ層）等の絶縁層から形成された下地層１３１が形成されている。この下地層１３１の膜厚は、たとえば、０ｎｍ以上５００ｎｍ以下とされ、好ましくは、０ｎｍ以上４００ｎｍ以下とされる。
【００３５】
ＴＦＴ素子１１５は、下地層１３１の上面上に形成された半導体層１３２と、この半導体層１３２を覆うように形成されたゲート絶縁層１３３と、ゲート絶縁層１３３の上面上に形成されたゲート電極１３４と、半導体層１３２に接続されたドレイン電極１３７およびソース電極１３８とを含む。
【００３６】
ゲート電極１３４は、ゲート絶縁層１３３の上面上であって、半導体層１３２の上方に位置している。ドレイン電極１３７は、ゲート電極１３４と間隔をあけて配置されている。ソース電極１３８は、ゲート電極１３４に対してドレイン電極１３７と反対側に位置している。ソース電極１３８は、ソース配線１１１に接続されており、ドレイン電極１３７は、画素電極１１４に接続されている。
【００３７】
ゲート電極１３４に所定の電圧が印加されることで、ＴＦＴ素子１１５がＯＮとなり、ソース配線１１１およびソース電極１３８に所定の電圧が印加されることで、ドレイン電極１３７および画素電極１１４に所定の電圧が印加される。
【００３８】
画素電極１１４に印加される電圧をＴＦＴ素子１１５が切り替えることで、画素電極１１４と、対向電極１５２との間に位置する液晶層１６０内の液晶の向きを制御する。液晶の向きを切り替えることで、バックライトユニットからの光が対向基板１５０の上面に配置された偏光板を通過する状態と対向基板１５０の上面に配置された偏光板によって遮光される状態とが切り替えられる。
【００３９】
半導体層１３２は、たとえば、連続粒界結晶シリコン膜等が採用されており、半導体層１３２の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされる。なお、半導体層１３２の膜厚は、好ましくは、３０ｎｍ以上７０ｎｍ以下程度とされる。
【００４０】
ゲート絶縁層１３３は、たとえば、ＳｉＯ2、ＳｉＮ、ＳｉＮＯ等の絶縁層から形成されている。ゲート絶縁層１３３の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされ、好ましくは、５０ｎｍ以上１２０ｎｍ以下とされる。
【００４１】
ゲート電極１３４は、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の金属層、または、これらを含む合金、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の元素を含む化合物等から形成された導電層とされている。ゲート電極１３４の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下とされ、ゲート電極１３４の膜厚は、好ましくは、１００ｎｍ以上５００ｎｍ以下とされる。
【００４２】
ゲート電極１３４を覆うように、ゲート絶縁層１３３の上面上には、層間絶縁層１３５が形成されている。層間絶縁層１３５は、たとえば、ＳｉＯ2、ＳｉＮ、およびＳｉＮＯ等の絶縁層から形成されている。層間絶縁層１３５の膜厚は、たとえば、１００ｎｍ以上１０００ｎｍ以下とされ、層間絶縁層１３５の膜厚は、好ましくは、１００ｎｍ以上７００ｎｍ以下とされる。
【００４３】
ソース配線１１１は、層間絶縁層１３５の上面上に位置しており、ソース電極１３８はソース配線１１１に接続されている。ドレイン電極１３７も、層間絶縁層１３５の上面に達するように形成されている。
【００４４】
ソース配線１１１、ソース電極１３８およびドレイン電極１３７は、たとえば、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、チタン（Ｔｉ）等の金属層または、これらの金属層を順次積層して形成された積層金属層としてもよい。これらソース配線１１１等の膜厚は、たとえば、３００ｎｍ以上１０００ｎｍ以下とされ、ソース配線１１１等の膜厚は、好ましくは、４００ｎｍ以上８００ｎｍ以下とされる。
【００４５】
層間絶縁層１３５の上面上には、ソース配線１１１を覆うように、上層絶縁層１３６が形成されている。上層絶縁層１３６は、ＳｉＯ2、ＳｉＮ、およびＳｉＮＯ等の絶縁層から形成されている。上層絶縁層１３６の膜厚は、たとえば、５０ｎｍ以上５００ｎｍ以下とされ、上層絶縁層１３６の膜厚は、好ましくは、５０ｎｍ以上２００ｎｍ以下とされる。
【００４６】
画素電極１１４は、上層絶縁層１３６の上面上に形成されている。画素電極１１４は、ＩＴＯ等の透明導電層から形成されている。
【００４７】
図５は、図２に示すＶ−Ｖ線における断面図である。この図５に示すように、ガラス基板１４０の主表面上には、下地層１３１が形成されており、この下地層１３１の上面上に出力用素子１１７が形成されている。
【００４８】
出力用素子１１７は、下地層１３１上に形成された半導体層１８０と、半導体層１８０を覆うように形成されたゲート絶縁層１３３と、ゲート絶縁層１３３の上面のうち、半導体層１８０の上方に位置する部分に形成されたゲート電極１８１と、半導体層１８０に接続されたソース電極１８３およびドレイン電極１８２とを備える。
【００４９】
ソース電極１８３は、ゲート電極１８１と間隔をあけて配置され、ドレイン電極１８２は、ゲート電極１８１に対してソース電極１８３と反対側に配置されている。
【００５０】
層間絶縁層１３５は、ゲート電極１８１を覆うようにゲート絶縁層１３３の上面上に形成されている。
【００５１】
ドレイン電極１８２は、ゲート絶縁層１３３、層間絶縁層１３５を貫通し、層間絶縁層１３５の上面に形成されたソース配線１１１に接続されている。ソース電極１８３も、ゲート絶縁層１３３および層間絶縁層１３５を貫通し、層間絶縁層１３５の上面に達するように形成されている。
【００５２】
層間絶縁層１３５の上面には、下部電極１７２および接続配線１２４が形成されている。接続配線１２４は、図３に示す選択用ＴＦＴ素子１１６のドレイン電極１２５に接続されている。下部電極１７２は、コンタクト１８４によって、ゲート電極１８１に接続されている。このため、ゲート電極１８１に印加される電圧は、下部電極１７２の電位によって決定される。
【００５３】
下部電極１７２上には、上層絶縁層１３６が形成されている。下部電極１７２は、平坦面状に形成されている。上層絶縁層１３６のうち、少なくとも下部電極１７２上に位置する部分は、下部電極１７２の上面に沿って、平坦面状に形成されている。
【００５４】
圧力センサ（圧力検出装置）１１８は、上記下部電極１７２と、この下部電極１７２の上方に位置する上部電極１７１とを含む。
【００５５】
本実施の形態においては、上部電極１７１は、対向基板１５０に形成されており、上部電極１７１は、カラーフィルタ基板１５１の下側に形成された突起部１７０と、この突起部１７０の表面を覆うように形成された対向電極１５２とによって形成されている。
【００５６】
突起部１７０は、たとえば、アクリル樹脂や可塑性樹脂などの弾性変形可能な材料で形成されている。突起部１７０をの弾性変形可能な導電性樹脂で形成してもよい。
【００５７】
突起部１７０の高さは、たとえば、１μｍ以上１０μｍ以下とする。突起部１７０の高さは、好ましくは、１．５μｍ以上５μｍ以下とする。
【００５８】
この図５に示す例においては、対向電極１５２のうち、突起部１７０の頂点部に位置する部分が、上層絶縁層１３６に接触している。
【００５９】
本実施の形態においては、突起部１７０は、突出方向に対して垂直な断面では、円形状となるように形成され、突起部１７０の表面は、滑らかな湾曲面状とされている。さらに、図２に示すように、突起部１７０は、間隔をあけて複数形成されている。
【００６０】
突起部１７０の形状としては、上記のような形状に限られない。たとえ、複数の圧力センサ１１８の下部電極１７２に亘って延びるように突起部１７０を形成してもよい。また、突起部１７０の形状としては、断面形状が円形形状のものに限られず、さらに、外表面がなめらかな湾曲面に限られない。
【００６１】
図６は、対向基板１５０が押圧されたときの液晶表示装置１００の断面図である。この図６に示すように、ペンや人の指によって押圧されると、対向基板１５０のうち、押圧された部分およびその近傍がたわむ。
【００６２】
ガラス基板１５６がたわむことで、上部電極１７１が下部電極１７２に近づく。上部電極１７１が下部電極１７２に近づくことで、上部電極１７１が上層絶縁層１３６に押圧され、突起部１７０が弾性変形し、上部電極１７１が下部電極１７２に沿って変形する。
【００６３】
図７は、上部電極１７１が上層絶縁層１３６と接触する領域を模式的に示す平面図である。この図７において、領域Ｒ１は、図７中の破線によって囲われた領域であり、領域Ｒ２は、実線で囲われた領域である。領域Ｒ１は、対向基板１５０が押圧されていない状態（初期状態）における上部電極１７１と、上層絶縁層１３６との接触領域を示す。
【００６４】
領域Ｒ２は、図６に示す状態における上部電極１７１と、上層絶縁層１３６との接触領域を示す。この図７に示すように、上部電極１７１が僅かに変位することで、上部電極１７１と上層絶縁層１３６の接触面積が非常に大きくなる。
【００６５】
上部電極１７１が上層絶縁層１３６と接触した部分では、上部電極１７１と下部電極１７２とは、いずれも上層絶縁層１３６に接触しており、上部電極１７１と下部電極１７２と間の間隔は、上層絶縁層１３６の厚み分となる。
【００６６】
具体的には、上部電極１７１の表面上に位置する対向電極１５２と、下部電極１７２との間の距離が、上層絶縁層１３６の厚み分となる。
【００６７】
これにより、図７に示す状態における上部電極１７１および下部電極１７２によって規定される容量は、図６に示す初期状態における上部電極１７１および下部電極１７２によって規定される容量よりも遥かに大きくなる。
【００６８】
図８は、本実施の形態に係る圧力センサ１１８の特性と、比較例としての圧力センサの特性とを比較するグラフである。
【００６９】
なお、この図８に示すグラフにおいて、横軸は、上部電極のストローク量を示し、縦軸は、上部電極および下部電極間の容量変化率を示す。グラフの実線Ｌ１は、本実施の形態に係る圧力センサの特性を示し、破線Ｌ２は、比較例の圧力センサの特性を示す。
【００７０】
図９は、比較例としての圧力センサを備えた表示装置を示す断面図である。この図９に示す比較例の圧力センサは、本実施の形態に係る圧力センサ１１８と異なり、突起部１７０を含まない。このため、比較例の圧力センサは、カラーフィルタ基板１５１の下面に平坦面状に形成された対向電極１５２と、下部電極１７２とを備える。
【００７１】
なお、比較例における対向基板１５０と、ＴＦＴアレイ基板１３０との間の距離と、本実施の形態における対向基板１５０とＴＦＴアレイ基板１３０との間の距離をいずれも、３．３μｍとする。
【００７２】
この比較例において、対向基板１５０が押圧されると、対向電極１５２が下部電極１７２に向けて近接する。そして、対向電極１５２と下部電極１７２との間の距離が小さくなることで、対向電極１５２と下部電極１７２との間の容量が大きくなる。
【００７３】
そして、上記図８に示すように、上部電極の変位量（ストローク量）が小さいときには、比較例の圧力センサの容量変動率は、本実施の形態に係る圧力センサ１１８の容量変動率よりも小さい。
【００７４】
比較例に係る圧力センサでは、対向基板１５０に加えられる押圧力が小さいときには、正確に容量の変動を検知することが困難であり、加えられた圧力を正確に検知することが困難なものとなっている。
【００７５】
その一方で、図８に示すように、本実施の形態に係る圧力センサ１１８においては、上部電極のストローク量が小さい場合でも、容量変化率が大きいことが分かる。このため、本実施の形態に係る圧力センサ１１８においては、上部電極のストローク量が小さい場合でも、図５に示すゲート電極１８１に印加する電圧を大きく変動させることができる。これにより、制御部が加えられた押圧力を正確に加えられた押圧力を検知することができる。
【００７６】
比較例の圧力センサは、ストローク量が所定値を超えると、急激に容量変化率が大きくなる。容量が急激に変化する範囲では、上部電極と下部電極との間が僅かに縮んだときでも、容量が急激に変化する。このため、容量が急激に変化する範囲では、出力用素子のゲート電極に印加される電圧も急激に変化し、出力用素子１１７からの電流量も大きく変動する。このため、制御部は、正確な押圧力を算出することは困難である。
【００７７】
その一方で、本実施の形態に係る圧力センサ１１８は、ストローク量が大きくなっても、容量変化率は略一定である。このように、本実施の形態に係る圧力センサ１１８においては、容量の変化率が略一定であるので、上部電極および下部電極間の容量から加えられた圧力を算出し易く、加えられた圧力を正確に算出することができる。
【００７８】
このように、本実施の形態に係る圧力センサ１１８は、下部電極１７２と、この下部電極１７２から間隔をあけて配置されると共に、下部電極と対向するように配置された上部電極１７１と、上部電極１７１および下部電極１７２の間に形成された上層絶縁層（絶縁層）１３６とを備え、上部電極１７１が弾性変形可能な突起部１７０の表面上に形成されている。突起部１７０が上層絶縁層１３６と当接し、さらに上層絶縁層１３６に押圧されることで、突起部１７０上の対向電極１５２が下部電極１７２に沿うように変形する。そして、下部電極１７２と上部電極１７１との間の容量は、所定の大きさで一定の変化率を保って変化する。このため、出力用素子１１７からの電流量を検知することで、上部電極１７１および下部電極１７２間の容量を検知することができ、加えられた圧力を正確に算出することができる。
【００７９】
このように、本実施の形態１に係る液晶表示装置１００においては、容量変動を正確に出力することができる圧力センサ１１８を搭載しているため、対向基板１５０が大きく撓まなくても、対向基板１５０に加えられた押圧力を正確に算出することができる。これにより、対向基板１５０のガラス基板１５６の厚さをガラス基板１４０よりも厚く形成したとしても、加えられた押圧力を算出することができる。このため、対向基板１５０の剛性を高めることができる。
【００８０】
なお、ガラス基板１４０は、バックライトユニット等によって支持されているため、ガラス基板１４０の厚さをガラス基板１５６よりも薄くしたとしてもＴＦＴアレイ基板１３０の変形は抑制されている。なお、図８の実線で示された圧力センサ１１８の特性は一例である。このため、図８に示すように、上部電極のストローク量が大きくなると、容量変化率が一次関数的に増大する必要はない。部分的に、容量変化率の増加率が異なったり、容量変化率が曲線状となるように変化してもよい。
【００８１】
図５において、半導体層１８０は、図４に示す半導体層１３２と同様に、ゲート絶縁層１３３の上面上に形成されており、半導体層１８０は、半導体層１３２と同質（同一）の材料から形成され、実質的に同一の膜厚とされている。具体的には、たとえば、連続粒界結晶シリコン膜等が採用されており、半導体層１３２の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされる。なお、半導体層１３２の膜厚は、好ましくは、３０ｎｍ以上７０ｎｍ以下程度とされる。
【００８２】
ゲート電極１８１も、図４に示すゲート電極１３４と同様に、ゲート絶縁層１３３上に形成されている。さらに、ゲート電極１８１は、ゲート電極１３４と同質（同一）の材料から形成され、ゲート電極１８１の膜厚も、ゲート電極１３４と実質的に一致している。
【００８３】
ドレイン電極１８２、ソース電極１８３、下部電極１７２およびコンタクト１８４は、図４に示すドレイン電極１３７およびソース電極１３８と同一の積層金属膜が採用されている。
【００８４】
このように、出力用素子１１７の構造は、ＴＦＴ素子１１５と略同一であるため、出力用素子１１７の各部材は、ＴＦＴ素子１１５の各部材を形成するときに同時に形成することができる。さらに、圧力センサ１１８の下部電極も、ＴＦＴ素子１１５のドレイン電極１３７およびソース電極１３８を形成する際に同時に形成することができる。
【００８５】
このため、ＴＦＴアレイ基板１３０の製造工程数が増加せず、製造コストの増加を抑制することができる。
【００８６】
図１０から図２１を用いて、本実施の形態に係る液晶表示装置１００の製造方法について説明する。
【００８７】
液晶表示装置１００を製造するときには、まず、ＴＦＴアレイ基板１３０と対向基板１５０とを各々独立に形成する。その後、ＴＦＴアレイ基板１３０の上面に液晶層を塗布し、その後、対向基板１５０をＴＦＴアレイ基板１３０の上方に配置してＴＦＴアレイ基板１３０を形成する。
【００８８】
そこで、まず、ＴＦＴアレイ基板１３０の製造方法について説明する。
図１０は、ＴＦＴアレイ基板１３０の製造工程の第１工程を示す断面図である。図１０に示すように、ガラス基板１４０を準備する。その後、ガラス基板１４０の主表面上に、ＳｉＯ2、ＳｉＮ、ＳｉＮＯ等の絶縁層を堆積して下地層１３１を形成する。
【００８９】
図１１は、ＴＦＴアレイ基板１３０の製造工程の第２工程を示す断面図である。この図１１においては、まず、非晶質半導体層を形成する。非晶質半導体膜の材質としては、導電性が半導体であれば特に限定されず、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム−ヒ素（ＧａＡｓ）等が挙げられるが、なかでも廉価性及び量産性の観点から、シリコンが好ましい。非晶質半導体膜の形成方法としては特に限定されず、例えば、ＣＶＤ法等によりアモルファスシリコン（ａ−Ｓｉ）膜を形成する方法が挙げられる。
【００９０】
その後、上記非晶質半導体層に触媒元素を添加する。触媒元素は、非晶質半導体膜の結晶化を助長するものであり、これにより、半導体層のＣＧ−Ｓｉ化が可能となり、ＴＦＴの高性能化に繋がる。触媒元素としては、鉄、コバルト、ニッケル、ゲルマニウム、ルテニウム、ロジウム、パラジウム、オスニウム、イリジウム、白金、銅、金等が挙げられ、上記群より選ばれた少なくとも１種の元素を含むことが好ましく、なかでもＮｉが好適に用いられる。触媒元素の添加方法としては特に限定されず、抵抗加熱法、塗布法等が挙げられる。
【００９１】
その後、非晶質半導体層を結晶化して連続粒界結晶シリコン層（ＣＧシリコン層）を形成する。結晶化の方法としては、アニール処理により結晶化させる固相結晶成長（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ；ＳＰＣ）法、ＳＰＣ法とエキシマレーザ光等の照射により溶融再結晶化させるレーザーアニール法とを組み合わせた方法が好適である。
【００９２】
このように、連続粒界結晶シリコン層を形成した後、この連続粒界結晶シリコン層をフォトリソグラフィ法等によりパターニングして半導体層１３２および半導体層１８０を形成する。なお、この第２工程において、図３に示す半導体層１２３も形成される。なお、半導体層１８０および半導体層１２３を連続粒界結晶シリコン層で形成する例について説明したが、半導体層１８０および半導体層１２３としては、連続粒界結晶シリコン層に限られず、適宜、他の材料を選択してもよい。
【００９３】
図１２は、ＴＦＴアレイ基板１３０の製造工程の第３工程を示す断面図である。この図１２に示すように、ＳｉＯ2、ＳｉＮ、およびＳｉＮＯ等の絶縁層をＣＶＤ法等で半導体層１８０および半導体層１３２を覆うように、下地層１３１上に形成する。これにより、ゲート絶縁層１３３が形成される。
【００９４】
図１３は、ＴＦＴアレイ基板１３０の製造工程の第４工程を示す断面図である。この図１３に示すように、スパッタ法、ＣＶＤ法等を用いて、積層金属層を堆積させた後、フォトリソグラフィ法等によりパターニングすることにより、ゲート電極１３４およびゲート電極１８１が形成される。
【００９５】
ゲート電極１３４は、ゲート絶縁層１３３の上面のうち、半導体層１３２の上方に位置する部分に形成される。ゲート電極１８１は、ゲート絶縁層１３３の上面のうち、半導体層１８０の上方に位置する部分に形成される。
【００９６】
なお、この第４工程において、図２に示すゲート配線１１２、センサ用ゲート配線１１３およびゲート電極１２２も形成される。
【００９７】
図１４は、ＴＦＴアレイ基板１３０の製造工程の第５工程を示す断面図である。この図１４に示すように、ゲート電極１３４およびゲート電極１８１を覆うように、ゲート絶縁層１３３の上面に層間絶縁層１３５を形成する。
【００９８】
図１５は、ＴＦＴアレイ基板１３０の製造工程の第６工程を示す断面図である。この図１５に示すように、層間絶縁層１３５およびゲート絶縁層１３３をドライエッチング等でパターニングして、コンタクトホール１６２〜１６６を形成する。
【００９９】
コンタクトホール１６２およびコンタクトホール１６３は半導体層１３２に達するように形成され、コンタクトホール１６４およびコンタクトホール１６６は、半導体層１８０に達するように形成される。コンタクトホール１６５は、ゲート電極１８１の上面に達するように形成される。
【０１００】
図１６は、ＴＦＴアレイ基板１３０の製造工程の第７工程を示す断面図である。この図１６において、金属層をスパッタリングにより成膜する。この際、金属層は、図１５に示すコンタクトホール１６２〜コンタクトホール１６６内にも入り込む。
【０１０１】
なお、ドレイン電極１３７，１８２、ソース電極１３８，１８３、下部電極１７２、コンタクト１８４および接続配線１２４を積層金属層から構成する場合には、複数の金属層をスパッタリングにより、順次積層する。
【０１０２】
そして、成膜した金属層または積層金属層をパターニングして、ドレイン電極１３７，１８２、ソース電極１３８，１８３、下部電極１７２、コンタクト１８４および接続配線１２４を形成する。
【０１０３】
なお、この第７工程において、図２に示すソース配線１１１と、選択用ＴＦＴ素子１１６のソース電極１２１およびドレイン電極１２５も形成される。
【０１０４】
その後、上記図４および図５に示すように、上層絶縁層１３６を形成する。具体的には、シリコン窒化層（ＳｉＮ層）を、たとえば、２００ｎｍ程度、プラズマ化学気相成長法により形成する。その後、上層絶縁層１３６をパターニングし、ドレイン電極１３７の一部を露出させるコンタクトホールを形成する。そして、ＩＴＯ膜を形成し、このＩＴＯ膜をパターニングして画素電極１１４を形成する。
【０１０５】
なお、スペーサ１６１をＴＦＴアレイ基板１３０に形成する場合には、アクリル樹脂等の樹脂層を上層絶縁層１３６の上面上に形成し、この樹脂層をパターニングして、スペーサ１６１を形成する。なお、スペーサ１６１の高さは、４μｍ程度とされる。これにより、ＴＦＴアレイ基板１３０を形成することができる。
【０１０６】
このように、本実施の形態に係るＴＦＴアレイ基板１３０の製造方法によれば、ＴＦＴ素子１１５の半導体層、ゲート電極、ソース電極およびドレイン電極を形成すると共に、
選択用ＴＦＴ素子１１６、出力用素子１１７の半導体層等を形成することができると共に、圧力センサの下部電極をも形成することができる。このため、製造工程数の増大が抑制されている。
【０１０７】
図１７から図２１を用いて、対向基板１５０の製造方法について説明する。図１７は、対向基板１５０の製造工程の第１工程を示す断面図である。
【０１０８】
この図１７に示すように、主表面を有するガラス基板１５６を準備する。そして、ガラス基板１５６の主表面上に、たとえば、例えばスピンコート等によって１〜１０μｍ程度の厚みを持った高遮光性樹脂層を形成する。好ましくは、２〜５μｍ程度とする。その後、露光、現像、洗浄、ポストベークする。これにより、ガラス基板１５６の主表面に、図２に示すブラックマトリックス１５５が形成される。なお、樹脂の材料としては、一般的な黒色感光性樹脂用として用いられているアクリル樹脂のような感光性樹脂であればネガ型でもポジ型でもよい。なお、ブラックマトリックス１５５に導電性を持たせる場合には、導電性の樹脂材料やチタン（Ｔｉ）等の金属材料からブラックマトリックス１５５を形成する。
【０１０９】
図１８は、ガラス基板１５６の製造工程の第２工程を示す断面図である。この図１８において、ブラックマトリックス１５５は、例えば６０μｍ×１００μｍ程度の開口部を有し幅２０μｍ程度の格子状のパターンである。インクジェット方式で、ブラックマトリックス１５５の開口部に、着色層１５３のインクを塗布する。このようにして、カラーフィルタ基板１５１がガラス基板１５６の主表面上に形成される。なお、着色層１５３の膜厚は、たとえば、１〜１０μｍ程度、好ましくは、２〜５μｍ程度とする。
【０１１０】
図１９は、対向基板１５０の製造工程の第３工程を示す断面図である。この図１９に示すように、たとえば、アクリル樹脂等の可塑性樹脂層１５７を、たとえば、１〜１０μｍ程度形成する。なお、好ましくは、１．５〜５μｍ程度とする。たとえば、可塑性樹脂層１５７の膜厚を３．５μｍとする。
【０１１１】
図２０は、対向基板１５０の製造工程の第４工程を示す断面図である。この図２０に示すように、可塑性樹脂層１５７をフォトリソグラフィによりパターニングして、樹脂パターン１５８を形成する。図２１は、対向基板１５０の製造工程の第５工程を示す断面図であり、この図２１において、樹脂パターン１５８にアニール処理（樹脂アニール）を施して、突起部１７０を形成する。
【０１１２】
具体的には、樹脂パターン１５８が形成されたガラス基板１５６をオーブンに挿入し、たとえば、１００℃以上３００℃以下の温度でアニール処理を施す。なお、アニール処理温度は、好ましくは、１００℃以上２００℃以下とする。たとえば、オーブンにて２２０℃で６０分程度ベークする。
【０１１３】
樹脂パターン１５８にアニール処理を施すことで、表面の樹脂が流れ、表面が滑らかな突起部１７０が形成される。
【０１１４】
なお、可塑性樹脂層１５７の膜厚を、３．５μｍとし、パターニングされた樹脂パターン１５８を２２０℃で６０分のアニール処理を施すと、突起部１７０の高さは、３．４μｍ程度となる。
【０１１５】
その後、突起部１７０を覆うように、ＩＴＯ層等の透明導電層を塗布して、対向電極１５２を形成する。なお、対向電極１５２の膜厚は、たとえば、５０ｎｍ以上４００ｎｍ以下程とされる。対向電極１５２の膜厚は、好ましくは、５０ｎｍ以上２００ｎｍ以下程度とする。たとえば、対向電極１５２の膜厚を２００ｎｍとする。
【０１１６】
このように、突起部１７０上に、対向電極１５２を形成することで、上部電極１７１が形成される。なお、対向基板１５０にスペーサ１６１を形成する場合には、アクリル樹脂等の樹脂層を対向電極１５２の上面上に形成し、この樹脂層をパターニングして、スペーサ１６１を形成する。なお、スペーサ１６１の高さは、４μｍ程度とされる。このようにして、対向基板１５０が形成される。
【０１１７】
そして、ＴＦＴアレイ基板１３０の上面に液晶層を塗布し、さらに、ＴＦＴアレイ基板１３０の上方に対向基板１５０を配置する。
【０１１８】
この際、対向電極１５２の上方に上部電極１７１が位置するように、ＴＦＴアレイ基板１３０および対向基板１５０を積層する。その後、各種工程を経ることで、図４および図５に示す液晶表示装置１００を形成することができる。
【０１１９】
このようにして得られた液晶表示装置１００において、ＴＦＴアレイ基板１３０側から１Ｎ程度の力を加えたところ、押圧力を加えていない状態の６倍の静電容量を検知することができた。さらに、静電容量は、押圧し始めてから、１Ｎまで押圧するまでの間、押圧力に対して静電容量が一次関数的に増加した。
【０１２０】
（実施の形態２）
図２２から図２６を用いて、参考技術の実施の形態２に係る圧力センサ１１８および液晶表示装置１００について説明する。
【０１２１】
図２２から図２６に示す構成のうち、上記図１から図２１に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。
【０１２２】
図２２は、本実施の形態２に係る液晶表示装置１００の断面図であり、ＴＦＴ素子１１５を示す断面図である。図２３は、本実施の形態２に係る液晶表示装置１００の断面図であり、出力用素子１１７における断面図である。
【０１２３】
この図２２および図２３に示すように、液晶表示装置１００は、ＴＦＴ素子１１５および出力用素子１１７を備え、ＴＦＴ素子１１５および出力用素子１１７を覆うように、層間絶縁層１３５が形成されている。
【０１２４】
ＴＦＴ素子１１５のドレイン電極１３７およびソース電極１３８の上端部と、出力用素子１１７のドレイン電極１８２およびソース電極１８３の上端部と、コンタクト１８４の上端部と、ソース配線１１１と、接続配線１２４とは、層間絶縁層１３５の上面に位置している。
【０１２５】
コンタクト１８４の上端部には、パッド部１８５が形成されており、液晶表示装置１００は、パッド部１８５と、ＴＦＴ素子１１５のドレイン電極１３７およびソース電極１３８の上端部と、出力用素子１１７のドレイン電極１８２およびソース電極１８３の上端部と、コンタクト１８４の上端部と、ソース配線１１１と、接続配線１２４とを覆うように形成された層間絶縁層１３９を備えている。
【０１２６】
この層間絶縁層１３９の上面には、反射電極１８７と、この反射電極１８７に接続された下部電極１８９とが形成されている。反射電極１８７と下部電極１８９とは、一体的に接続されている。
【０１２７】
下部電極１８９および反射電極１８７とパッド部１８５とは、接続部１８６によって接続されている。パッド部１８５は、コンタクト１８４によってゲート電極１８１に接続されている。このように、下部電極１８９は、ゲート電極１８１に接続されている。
【０１２８】
下部電極１８９および反射電極１８７上には、上層絶縁層１３６が形成されている。下部電極１８９は、平坦面状に形成されている。上層絶縁層１３６のうち、下部電極１８９の上面上に位置する部分は、下部電極１８９の上面に沿って平坦面状に形成されている。
【０１２９】
図２２に示す画素電極１１４は、上層絶縁層１３６上に形成されており、上層絶縁層１３６および層間絶縁層１３９を貫通して、ドレイン電極１３７に接続されている。
【０１３０】
下部電極１８９の上方に位置する対向基板１５０の下面には、上部電極１７１が形成されている。なお、本実施の形態２においても、上部電極１７１は、カラーフィルタ基板１５１の下面に形成された突起部１７０と、この突起部１７０の表面上に形成された対向電極１５２とを含む。
【０１３１】
本実施の形態２に係る液晶表示装置１００においても、対向基板１５０が押圧されることで、上部電極１７１が上層絶縁層１３６とが接触し、突起部１７０が変形する。具体的には、上部電極１７１が下部電極１８９に沿うように変形する。そして、突起部１７０上に形成された対向電極１５２と、下部電極１８９とが、上層絶縁層１３６を挟んで対向する面積が急激に増大し、下部電極１８９の電位が大きく変動する。そして、ゲート電極１８１に印加される電圧が大きく変動させることができる。
【０１３２】
本実施の形態２に係る液晶表示装置１００の製造方法について図２４から図２６を用いて説明する。
【０１３３】
なお、本実施の形態２に係る液晶表示装置１００のＴＦＴアレイ基板１３０は、上記実施の形態１に係る液晶表示装置１００のＴＦＴアレイ基板１３０の製造工程と一部重複している。具体的には、図１０に示す製造工程から図１４に示す製造工程は、本実施の形態におけるＴＦＴアレイ基板１３０の製造工程と共通している。
【０１３４】
図２４は、本実施の形態２に係る液晶表示装置１００のＴＦＴアレイ基板１３０の製造工程であって、図１４に示す製造工程後の製造工程を示す断面図である。
【０１３５】
この図２４に示すように、層間絶縁層１３５およびゲート絶縁層１３３をパターニングして、複数のコンタクトホールを形成する。その後、金属層または積層金属層を層間絶縁層１３５上に形成する。
【０１３６】
金属層または積層金属層をパターニングして、ドレイン電極１３７、ソース電極１３８、ドレイン電極１８２、コンタクト１８４、ソース電極１８３、パッド部１８５および接続配線１２４を形成する。なお、ソース配線１１１やパッド部１８５は、層間絶縁層１３５の上面上に形成される。
【０１３７】
図２５は、図２４に示すＴＦＴアレイ基板１３０の製造工程後の製造工程を示す断面図である。この図２５に示すように、ソース配線１１１およびパッド部１８５を覆うように、層間絶縁層１３９を形成する。
【０１３８】
そして、層間絶縁層１３９をパターニングする。この際、接続部１８６が形成される部分にコンタクトホールを形成すると共に、層間絶縁層１３９の上面のうち、反射電極１８７が位置する予定の部分に凹凸部を形成する。
【０１３９】
このように、層間絶縁層１３９をパターニングした後、層間絶縁層１３９の上面上にアルミニウム（Ａｌ），銀（Ａｇ），モリブデン（Ｍｏ）等の金属層、アルミニウム（Ａｌ），銀（Ａｇ），モリブデン（Ｍｏ）等の金属元素を含む金属化合物層、またはアルミニウム（Ａｌ）層，銀（Ａｇ）層，モリブデン（Ｍｏ）層を積層して形成された積層金属層のいずれかを形成する。
【０１４０】
層間絶縁層１３９の上面に金属層や積層金属層を形成することで、層間絶縁層１３９に形成されたコンタクトホール内に、接続部１８６が形成される。
【０１４１】
そして、金属層や積層金属層をパターニングすることで、下部電極１８９および反射電極１８７が形成される。
【０１４２】
なお、層間絶縁層１３９の上面のうち、反射電極１８７が形成される部分には、予め凹凸部が形成されているため反射電極１８７は、この凹凸部の表面に沿って凹凸状に形成される。
【０１４３】
図２６は、図２５に示す製造工程後におけるＴＦＴアレイ基板１３０の製造工程を示す断面図である。
【０１４４】
この図２６に示すように、下部電極１８９および反射電極１８７を覆うように、層間絶縁層１３９上に、上層絶縁層１３６を形成する。
【０１４５】
その後、上層絶縁層１３６および層間絶縁層１３９をパターニングして、上層絶縁層１３６の上面からドレイン電極１３７の上端部に達するコンタクトホールを形成する。コンタクトホールを形成した後、上層絶縁層１３６の上面にＩＴＯ膜を形成し、このＩＴＯ膜をパターニングして、画素電極１１４を形成する。このようにして、図２２および図２３に示すＴＦＴアレイ基板１３０を形成する。
【０１４６】
このように、下部電極１８９と、この下部電極１８９に接続された接続部１８６は、反射電極１８７を形成する工程において、反射電極１８７と共に形成することができる。このため、本実施の形態においても、製造工程の増加を招くことなく、圧力センサ１１８の下部電極をＴＦＴアレイ基板１３０内に形成することができる。
【０１４７】
（実施の形態３）
図２７から図３７を用いて、本発明の実施の形態３に係る圧力センサ１１８、液晶表示装置１００および液晶表示装置１００の製造方法について説明する。なお、図２７から図３７に示す構成のうち、上記図１から図２６に示す構造と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。
【０１４８】
図２７は、本実施の形態３に係る液晶表示装置１００の断面図であり、ＴＦＴ素子１１５を示す断面図である。図２８は、本実施の形態３に係る液晶表示装置１００の断面図であり、圧力センサ１１８を示す断面図である。
【０１４９】
この図２７に示すように、液晶表示装置１００は、ガラス基板１４０の主表面上に形成された下地層１４１と、この下地層１４１の上面上に形成された下地層１３１と、下地層１３１上に形成されたＴＦＴ素子１１５とを備える。
【０１５０】
下地層１４１は、ＳｉＯ2、ＳｉＮ、ＳｉＮＯ等の絶縁層から形成されている。下地層１４１の膜厚は、たとえば、０ｎｍより厚く５００ｎｍ以下とされている。下地層１４１の膜厚は、好ましくは、４００ｎｍ以下とされる。
【０１５１】
ＴＦＴ素子１１５は、下地層１３１上に形成された半導体層１３２と、ゲート絶縁層１３３を介して半導体層１３２の上方に形成されたゲート電極１３４と、半導体層１３２に接続されたドレイン電極１３７およびソース電極１３８とを備える。ゲート電極１３４は、ゲート絶縁層１３３上に形成された層間絶縁層１３５によって覆われている。ドレイン電極１３７およびソース電極１３８は、層間絶縁層１３５の上面に達するように形成されている。層間絶縁層１３５上には、上層絶縁層１３６が形成されており、この上層絶縁層１３６の上面上には、画素電極１１４が形成されている。画素電極１１４は、ドレイン電極１３７の上端部と接続されている。
【０１５２】
図２８に示すように、圧力センサ１１８は、下地層１４１の上面上に形成された下部電極１７２と、下部電極１７２の上方に位置し、下部電極１７２と対向するように配置された上部電極１７１とを含み、上部電極１７１下には、上部電極１７１が撓むように変形することを許容する凹部１４７が形成されている。なお、下部電極１７２は、下地層１３１によって覆われている。下部電極１７２は、平板状に形成されている。
【０１５３】
下地層１３１のうち、下部電極１７２上に位置する部分は、下部電極１７２の上面に沿って延び、平坦面状に形成されている。
【０１５４】
下部電極１７２には、コンタクト１４６が接続されており、このコンタクト１４６は、層間絶縁層１３５の上面に達するように形成されている。コンタクト１４６の上端部は、層間絶縁層１３５の上面に形成されたソース配線１１１に接続されている。
【０１５５】
上部電極１７１は、ゲート絶縁層１３３の上面上に形成されており、凹部１４７は、上部電極１７１と下部電極１７２との間であって、ゲート絶縁層１３３と下地層１３１との間に形成されている。
【０１５６】
上部電極１７１は、平板状に形成されている。ゲート絶縁層１３３のうち、上部電極１７１下に位置する部分は、上部電極１７１の下面に沿って延びており、平坦面状に形成されている。
【０１５７】
上部電極１７１には、接続配線１２４が接続されており、この接続配線１２４は、図１に示す選択用ＴＦＴ素子１１６のドレイン電極に接続されている。
【０１５８】
上層絶縁層１３６は、下部電極１７２に接続されたソース配線１１１および接続配線１２４を覆うように形成されている。
【０１５９】
本実施の形態３に係る液晶表示装置１００の対向基板１５０は、ガラス基板１５６と、このガラス基板１５６の下面に形成されたカラーフィルタ基板１５１と、このカラーフィルタ基板１５１の下面に形成された対向電極１５２と、この対向電極１５２の下面に形成された押圧部材１４５とを備える。押圧部材１４５は、アクリル樹脂等の樹脂によって形成されている。
【０１６０】
制御部１０５は、コンタクト１４６に接続されたソース配線１１１と、選択用ＴＦＴ素子１１６に接続されたソース配線１１１の出力とをセンシングする。
【０１６１】
これにより、制御部１０５は、上部電極１７１と、下部電極１７２との間の容量を検知することができる。制御部１０５は、上部電極１７１と下部電極１７２との間の容量の変動から、対向基板１５０に加えられた押圧力を算出する。
【０１６２】
ここで、使用者が対向基板１５０をペンや指で押圧すると、対向基板１５０のうち、押された部分が僅かに撓む。
【０１６３】
図２９は、対向基板１５０が押圧されたときにおける液晶表示装置１００の状態を模式的に示す断面図である。
【０１６４】
この図２９に示すように、押圧部材１４５がＴＦＴアレイ基板１３０の上面を押圧すると、上部電極１７１およびこの上部電極１７１下に位置するゲート絶縁層１３３が撓む。
【０１６５】
そして、上部電極１７１下に位置するゲート絶縁層１３３が下部電極１７２上に位置する下地層１３１と当接し、上部電極１７１が変形する。
【０１６６】
図３０は、上部電極１７１およびゲート絶縁層１３３が押圧部材１４５からの押圧力によって変形する前の状態における上部電極１７１およびゲート絶縁層１３３を示す断面図である。
【０１６７】
この図３０に示すように、上部電極１７１およびゲート絶縁層１３３には、穴部１７３，１７４が複数形成されている。なお、穴部１７３および穴部１７４は互いに連通するように形成されている。
【０１６８】
図３１は、上部電極１７１の平面図である。この図３１に示すように、上部電極１７１は、略正方形形状に形成され、上部電極１７１に形成された穴部１７３も、正方形形状に形成されている。穴部１７３は、上部電極１７１に均等に分布するように形成されている。上部電極１７１の一辺は、たとえば、３０μｍ程度とされ、穴部１７３の一辺は、たとえば、２μｍ程度とされている。なお、上部電極１７１の幅は、ゲート電極１３４の幅よりも広くなるように形成されている。このため、上部電極１７１は、外部からの押圧力によって変形し易くなっている。
【０１６９】
上部電極１７１の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下となるように形成されており、好ましくは、１００ｎｍ以上５００ｎｍ以下となるように形成されている。
【０１７０】
このように、上部電極１７１の辺の長さは、上部電極１７１の厚さに比べて遥かに大きくなるように形成されている。このため、上部電極１７１は、上部電極１７１の上面の中央部が押圧されると、容易に撓むように変形可能とされている。
【０１７１】
なお、上部電極１７１は、ゲート電極と同じ金属材料によって形成されており、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの金属層、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの元素を含む合金、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）を含む化合物によって形成されている。
【０１７２】
好ましくは、上部電極１７１およびゲート電極は、３７０ｎｍ程度のタングステン（Ｗ）層と、このタングステン（Ｗ）層上に形成された５０ｎｍ程度のＴａＮ（窒化タンタル）層とによって形成する。
【０１７３】
なお、上部電極１７１の形状としては、正方形形状に限られず、長方形であってもよく、五角形形状以上の多角形形状、円形形状、楕円形状等、各種形状を採用することができる。
【０１７４】
図３２は、押圧部材１４５からの押圧力によって、上部電極１７１およびゲート絶縁層１３３が変形した状態を示す断面図である。
【０１７５】
この図３２に示すように、ゲート絶縁層１３３および上部電極１７１は、凹部１４７内に入り込むように撓む。
【０１７６】
ここで、凹部１４７の開口縁部は、上部電極１７１の外周縁部よりも僅かに小さく、上部電極１７１の大部分は、凹部１４７に入り込むように撓む。
【０１７７】
凹部１４７は、半導体層１８０に形成された穴部と、下地層１３１の上面とによって形成されている。このため、凹部１４７の高さは、半導体層１８０の厚さと同じとなっている。半導体層１８０の厚さは、たとえば、２０ｎｍ以上２００ｎｍ以下とされており、好ましくは、３０ｎｍ以上７０ｎｍ以下となるように形成されている。上部電極１７１の一辺の長さは、凹部１４７の高さよりも遥かに大きい。
【０１７８】
このため、上部電極１７１およびゲート絶縁層１３３が僅かに変形することで、ゲート絶縁層１３３が下地層１３１の上面と当接する。
【０１７９】
さらに、押圧部材１４５によって上部電極１７１およびゲート絶縁層１３３が押圧されると、図３２示すように、ゲート絶縁層１３３のうち、凹部１４７内に位置する部分の大部分が、下地層１３１と当接する。
【０１８０】
この際、ゲート絶縁層１３３は、下地層１３１の上面に沿うように変形し、ゲート絶縁層１３３上に位置する上部電極１７１も下地層１３１に沿うように変形する。
【０１８１】
下地層１３１は、下部電極１７２の上面に沿って平坦面状に形成されているため、上部電極１７１は、下部電極１７２の形状に沿って平坦面状に変形する。
【０１８２】
このため、上部電極１７１の大部分と、下部電極１７２とは、ゲート絶縁層１３３および下地層１３１を挟み込み、上部電極１７１の大部分と下部電極１７２とは、ゲート絶縁層１３３および下地層１３１を介して互いに対向する。
【０１８３】
図３３は、図３２に示すように上部電極１７１が変形したときの上部電極１７１の平面図である。この図３３において、破線で囲われた領域は、下部電極１７２の上面に沿って変形した領域を示し、この破線で囲われた領域は、下地層１３１と下地層１３１とを介して、下地層１４１と対向している領域である。
【０１８４】
この図３３に示すように、上部電極１７１が僅かに変形することで、上部電極１７１の大部分が下部電極１７２に沿って変形している。
【０１８５】
この破線で囲われた領域の面積は、押圧部材１４５が下方に僅かに変位することで、急激に上昇する。このため、上部電極１７１と下部電極１７２との間の容量も急激に大きくなる。
【０１８６】
このように、本実施の形態３に係る圧力センサ１１８においても、上部電極が下部電極の形状に沿うように変形しており、圧力センサ１１８の特性は、図８の実線に示すような特性を示す。
【０１８７】
このため、本実施の形態３に係る液晶表示装置１００は、対向基板１５０に加えられた圧力を正確に算出することができる。
【０１８８】
図３４から図３６を用いて、本実施の形態３に係る液晶表示装置１００の製造方法について説明する。本実施の形態３に係る液晶表示装置１００においても、ＴＦＴアレイ基板１３０および対向基板１５０を別個独立に形成する。その後、ＴＦＴアレイ基板１３０と対向基板１５０とを対向配置させる。
【０１８９】
図３４は、ＴＦＴアレイ基板１３０の製造工程の第１工程を示す断面図である。この図３４に示すように、主表面を有するガラス基板１４０を準備する。このガラス基板１４０の主表面上に、下地層１４１を形成する。下地層１４１は、たとえば、ＳｉＯ2、ＳｉＮ、ＳｉＮＯなどの絶縁層によって形成され、たとえば、５０ｎｍ程度のシリコン酸窒化層（ＳｉＮＯ層）と、このシリコン酸窒化層（ＳｉＮＯ層）上に形成され、１１０ｎｍ程度のシリコン酸化層（ＳｉＯ2層）とされる。
【０１９０】
たとえば、下地層１４１は、０ｎｍより厚く５００ｎｍ以下となるように形成される。なお、好ましくは、下地層１４１の膜厚は、４００ｎｍ以下となるように形成される。
【０１９１】
その後、モリブデン（Ｍｏ）、タングステン（Ｗ）等の金属層をスパッタリング等により、下地層１４１の上面上に形成する。そして、この金属層をパターニングして、下部電極１７２を形成する。下部電極１７２の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下となるように形成される。なお、下部電極１７２は、膜厚が５０ｎｍ以上３００ｎｍ以下となるように形成される。
【０１９２】
下部電極１７２を覆うように、ＳｉＯ2、ＳｉＮ、ＳｉＮＯ等の絶縁層を形成し、下地層１３１を形成する。下地層１３１の膜厚は、５０ｎｍ以上４００ｎｍ以下程度とされ、好ましくは、５０ｎｍ以上２００ｎｍ以下とされる。
【０１９３】
下地層１４１上に、非晶質半導体層を堆積する。非晶質半導体層の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされる。なお、非晶質半導体層の膜厚は、好ましくは、３０ｎｍ以上７０ｎｍ程度とされる。その後、この非晶質半導体層を結晶化して連続粒界結晶シリコン層（ＣＧシリコン層）を形成する。連続粒界結晶シリコン層をパターニングして、半導体層１３２および半導体層１８０を形成する。なお、半導体層１８０は、下地層１３１の上面のうち、下部電極１７２の上方に位置する部分に形成されている。
【０１９４】
図３５は、ＴＦＴアレイ基板１３０の製造工程の第２工程を示す断面図である。この図３５に示すように、ＳｉＯ2、ＳｉＮ、ＳｉＮＯ等の絶縁層を形成し、ゲート絶縁層１３３を形成する。なお、ゲート絶縁層１３３の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされ、好ましくは、５０ｎｍ以上１２０ｎｍ以下とされる。具体的には、ゲート絶縁層１３３を８０ｎｍ程度のＳｉＯ２層とする。
【０１９５】
ゲート絶縁層１３３を形成した後、半導体層１３２および半導体層１８０に、Ｐ＋を４５ＫＶ、５Ｅ１５ｃｍ-2の条件下で、注入する。
【０１９６】
そして、ゲート絶縁層１３３の上面上に、金属層を形成する。この金属層は、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の金属膜、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等を含む合金膜、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）元素を含む化合物とされる。
【０１９７】
この金属層の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下とされ、好ましくは、１００ｎｍ以上５００ｎｍ以下とされる。
【０１９８】
その後、この金属層をパターニングして、ゲート電極１３４および上部電極１７１を形成する。この際、上部電極１７１には、穴部１７３が同時に形成される。
【０１９９】
すなわち、本実施の形態３に係る液晶表示装置１００の製造方法によれば、ゲート電極１３４と、上部電極１７１とを同時に形成することができ、製造工程の増大化の抑制が図られている。
【０２００】
上部電極１７１およびゲート電極１３４を形成した後、上部電極１７１以外の部分を覆うレジストマスクを形成し、上部電極１７１およびこのマスクを用いて、ゲート絶縁層１３３をエッチングする。なお、ゲート絶縁層１３３は、ＨＦ（フッ化水素）水溶液等の酸系溶液を用いてエッチングする。これにより、ゲート絶縁層１３３には、穴部１７４が形成される。
【０２０１】
図３６は、ＴＦＴアレイ基板１３０の製造工程の第３工程を示す断面図である。この図３６に示すように、まず、上部電極１７１およびゲート電極１３４を覆うように、ゲート絶縁層１３３の上面上にレジストを形成し、このレジストにパターニングを施す。これにより、レジストパターン２２３が形成される。このレジストパターン２２３には、穴部が形成され、穴部１７３および穴部１７４が外部に露出する。そして、水酸化カリウム（ＫＯＨ）等アルカリ系溶液に、基板を浸漬する。穴部１７３および穴部１７４から溶液が入り込み、半導体層１８０がエッチングされる。これにより、半導体層１８０に凹部１４７を形成する。
【０２０２】
その後、図２８に示すように、まず、レジストパターン２２３を除去し、層間絶縁層１３５をゲート電極１３４および上部電極１７１を覆うように形成する。層間絶縁層１３５にパターニングを施して、複数のコンタクトホールを形成した後、金属層をスパッタリングにより、層間絶縁層１３５の上面上に形成する。この金属層をパターニングして、ドレイン電極１３７、ソース電極１３８、ソース配線１１１、コンタクト１４６、および接続配線１２４を形成する。
【０２０３】
そして、上層絶縁層１３６を堆積し、この上層絶縁層１３６にパターニングを施し、コンタクトホールを形成する。その後、ＩＴＯ膜を堆積し、このＩＴＯ膜をパターニングして、画素電極１１４を形成する。このようにして、本実施の形態３に係る液晶表示装置１００のＴＦＴアレイ基板１３０が形成される。
【０２０４】
その一方で、対向基板１５０を形成する際には、まず、ガラス基板１５６を準備する。このガラス基板１５６の主表面上に、カラーフィルタ基板１５１を形成した後、対向電極１５２を形成する。そして、この対向電極１５２にアクリル樹脂等の樹脂を堆積する。このアクリル樹脂をパターニングして、押圧部材１４５を形成する。このようにして、本実施の形態３に係る液晶表示装置１００の対向基板１５０が形成される。その後、形成されたＴＦＴアレイ基板１３０の上面上に液晶層１６０を塗布し、ＴＦＴアレイ基板１３０の上面側に、対向基板１５０を配置する。このようにして、本実施の形態に係る液晶表示装置１００が形成される。
【０２０５】
図３７は、図２８に示すＴＦＴアレイ基板１３０の変形例を示す断面図である。この図３７に示す例においては、下地層１４１の上面のうち、半導体層１３２下に位置する部分には、遮光層１４８が形成されている。この遮光層１４８は、下部電極１７２と同一（同質）材料によって形成されており、遮光層１４８の膜厚と下部電極１７２の膜厚とは、実質的に一致している。具体的には、遮光層１４８は、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の金属膜、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等を含む合金膜、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）元素を含む化合物とされる。遮光層１４８の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下とされ、好ましくは、１００ｎｍ以上５００ｎｍ以下とされる。
【０２０６】
遮光層１４８は、半導体層１３２に光が照射されることを抑制し、光電効果によるＴＦＴ素子１１５の特性の変動を抑制する。
【０２０７】
ＴＦＴアレイ基板１３０を製造する工程において、遮光層１４８と、下部電極１７２とは、下地層１４１上に堆積された金属層をパターニングすることで形成される。このように、下部電極１７２と遮光層１４８とを同一工程で形成することができるので、液晶表示装置１００の製造工程数の増大を抑制しつつも、下部電極１７２および遮光層１４８を形成することができる。
【０２０８】
（実施の形態４）
図３８から図４９を用いて、参考技術の実施の形態４に係る圧力センサ１１８、液晶表示装置１００および液晶表示装置１００の製造方法について説明する。なお、図３８から図４９に示す構成のうち、上記図１から図３７に示す構成と同一または相当する構成については、同一の符号を付して、その説明を省略する場合がある。
【０２０９】
図３８は、本実施の形態４に係る液晶表示装置１００の回路図を模式的に示した回路図である。
【０２１０】
この図３８に示すように、本実施の形態４に係る圧力センサ１９０の一方の電極（下部電極）は、選択用ＴＦＴ素子１１６のドレイン電極に接続され、圧力センサ１９０の他方の電極（上部電極）は、対向電極１５２に接続されている。
【０２１１】
制御部１０５は、選択用ＴＦＴ素子１１６のＯＮ／ＯＦＦを切り替えることで、センシングする圧力センサ１９０を選択する。
【０２１２】
選択された選択用ＴＦＴ素子１１６をＯＮとする際には、選択された選択用ＴＦＴ素子１１６が接続されたセンサ用ゲート配線１１３に所定の電圧を印加する。そして、この選択された選択用ＴＦＴ素子１１６のソース電極が接続されたソース配線１１１に所定電圧を印加する。
【０２１３】
圧力センサ１９０は、外部から加えられた圧力に応じて、電流量を変化させるように形成されている。
【０２１４】
このため、選択用ＴＦＴ素子１１６が接続されたソース配線１１１と、対向電極１５２との間を流れる電流量を制御部１０５がセンシングすることで、選択された圧力センサ１９０に加えられた圧力を算出することができる。
【０２１５】
図３９は、本実施の形態４に係る液晶表示装置１００の断面図であって、ＴＦＴ素子１１５を示す断面図である。
【０２１６】
この図３９に示すように、液晶表示装置１００は、ＴＦＴアレイ基板１３０と、ＴＦＴアレイ基板１３０の上方に配置された対向基板１５０と、ＴＦＴアレイ基板１３０および対向基板１５０間に充填された液晶層１６０とを備える。
【０２１７】
ＴＦＴアレイ基板１３０は、ガラス基板１４０と、ガラス基板１４０の主表面上に形成された下地層１３１と、この下地層１３１上に形成されたＴＦＴ素子１１５とを含む。
【０２１８】
ＴＦＴ素子１１５は、下地層１３１上に形成された半導体層１３２と、半導体層１３２を覆うように形成されたゲート絶縁層１３３と、このゲート絶縁層１３３上に形成されたゲート電極１３４と、半導体層１３２に接続されたドレイン電極１３７およびソース電極１３８とを含む。
【０２１９】
ゲート絶縁層１３３上には、ゲート電極１３４を覆うように、層間絶縁層１３５が形成され、ドレイン電極１３７およびソース電極１３８は、この層間絶縁層１３５の上面に達するように形成されている。そして、ドレイン電極１３７の上端部には、ドレインパッド２１０が形成され、ドレインパッド２１０に画素電極１１４が接続されている。
【０２２０】
ソース電極１３８の上端部には、配線２１１が形成され、この配線２１１の上面には、透明導電層２１２が形成されている。配線２１１と透明導電層２１２によって、ＴＦＴ素子１１５が接続されるソース配線１１１が形成されている。
【０２２１】
対向基板１５０と、ＴＦＴアレイ基板１３０との間には、スペーサ１６１が配置されている。
【０２２２】
図４０は、本実施の形態４に係る液晶表示装置１００の断面図であり、選択用ＴＦＴ素子１１６および圧力センサ１９０を示す断面図である。
【０２２３】
この図４０に示すように、ＴＦＴアレイ基板１３０には、選択用ＴＦＴ素子１１６が形成され、対向基板１５０およびＴＦＴアレイ基板１３０間には、圧力センサ１９０が形成されている。
【０２２４】
選択用ＴＦＴ素子１１６は、下地層１３１上に形成された半導体層２００と、この半導体層２００を覆うように形成されたゲート絶縁層１３３と、ゲート絶縁層１３３の上面上に形成されたゲート電極２０１と、半導体層２００に接続されたドレイン電極２０２およびソース電極２０３とを備える。
【０２２５】
ゲート絶縁層１３３上には、ゲート電極２０１を覆うように層間絶縁層１３５が形成されている。ドレイン電極２０２の上端部は、層間絶縁層１３５の上面に達するように形成されており、ドレイン電極２０２の上端部には、電極部２１３が接続されている。電極部２１３は、層間絶縁層１３５の上面上に位置し、平坦面状に形成されている。
【０２２６】
ソース電極２０３の上端部は、層間絶縁層１３５の上面に達するように形成されており、このソース電極２０３の上端部には、配線２１４が接続されている。配線２１４は、層間絶縁層１３５の上面に位置しており、平坦面状に形成されている。配線２１４の上面には、透明導電層２１５が形成されており、透明導電層２１５は、ＩＴＯ層等によって形成されている。配線２１４と、透明導電層２１５とによって、選択用ＴＦＴ素子１１６が接続されたソース配線１１１が形成されている。
【０２２７】
圧力センサ１９０は、対向基板１５０に形成された上部電極１７１と、ＴＦＴアレイ基板１３０に形成された下部電極１９１とを含む。
【０２２８】
上部電極１７１は、カラーフィルタ基板１５１の下面に形成された突起部１７０と、この突起部１７０上に位置する対向電極１５２とによって形成されている。突起部１７０は、アクリル樹脂等の可塑性樹脂で形成されており、弾性変形可能とされている。
【０２２９】
下部電極１９１は、電極部２１３の上面に形成されている。下部電極１９１は、たとえば、ＩＴＯ膜等の透明導電層やＳｉ等の抵抗層等によって形成されている。下部電極１９１の膜厚は、たとえば、５０ｎｍ以上４００ｎｍ以下とする。好ましくは、５０ｎｍ以上２００ｎｍ以下とする。
【０２３０】
この図４０に示す例においては、対向基板１５０に外力が加えられていない状態では、上部電極１７１と下部電極１９１との間には、僅かな隙間が形成されている。
【０２３１】
対向基板１５０に外力が加えられていない状態では、上部電極１７１と下部電極１９１とは、非接触であり、上部電極１７１と下部電極１９１との間で電流がながれず、電力消費の低減が図られている。
【０２３２】
図４１は、対向基板１５０が押圧されたときの状態を模式的に示す断面図である。この図４１に示すように、対向基板１５０が押圧されることで、対向基板１５０が変形し、上部電極１７１が下部電極１９１と接触する。
【０２３３】
上部電極１７１と下部電極１９１とが接触することで、上部電極１７１と下部電極１９１との間で電流が流れる。制御部１０５は、選択用ＴＦＴ素子１１６が接続されたソース配線１１１および対向電極１５２をセンシングすることで、制御部１０５は、下部電極１９１と上部電極１７１との間を流れる電流量を検知することができる。
【０２３４】
そして、対向基板１５０を押圧する圧力が大きくなると、突起部１７０が変形する。突起部１７０が変形することで、対向電極１５２のうち、突起部１７０上に位置する部分も、下部電極１９１の形状に沿って変形する。
【０２３５】
これにより、下部電極１９１と対向電極１５２との接触面積が急激に大きくなり、下部電極１９１と上部電極１７１との間で流れる電流量も増大する。このため、制御部１０５は電流量の変化を検知し易く、対向基板１５０に加えられた押圧力を算出しやすくなっている。
【０２３６】
このため、本実施の形態４に係る圧力センサ１９０および液晶表示装置１００においても、正確に対向基板１５０に加えられた押圧力を検知することができる。なお、上部電極１７１と下部電極１９１とが初期状態で僅かに接触するようにしてもよい。この場合においては、対向基板１５０に僅かにでも押圧力が加えられることで、上部電極１７１と下部電極１９１との間を流れる電流量を変化させることができる。
【０２３７】
図４２から図４９を用いて、本実施の形態４に係る液晶表示装置１００の製造方法について説明する。
【０２３８】
なお、本実施の形態４に係る液晶表示装置１００においても、対向基板１５０と、ＴＦＴアレイ基板１３０とを別々に形成し、その後、液晶層を挟むように対向基板１５０とＴＦＴアレイ基板１３０とを貼り合わせることで、液晶表示装置１００を形成する。
【０２３９】
図４２は、ＴＦＴアレイ基板１３０の製造工程の第１工程を示す断面図である。この図４２に示すように、主表面を有するガラス基板１４０を準備する。ガラス基板１４０の主表面上に下地層１３１を形成する。なお、下地層１３１は、ＳｉＯ2、ＳｉＮ、ＳｉＮＯ等の絶縁層から形成されている。下地層１３１は、たとえば、５００ｎｍ以下となるように形成され、好ましくは、４００ｎｍ以下となるように形成される。
【０２４０】
その後、下地層１３１の上面上に非晶質半導体層を堆積する。非晶質半導体層の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされる。なお、非晶質半導体層の膜厚は、好ましくは、３０ｎｍ以上７０ｎｍ程度とされる。その後、この非晶質半導体層を結晶化して連続粒界結晶シリコン層（ＣＧシリコン層）を形成する。連続粒界結晶シリコン層をパターニングして、半導体層１３２および半導体層２００を形成する。
【０２４１】
このようにＴＦＴ素子１１５の半導体層１３２と、選択用ＴＦＴ素子１１６の半導体層２００とが同一のパターニング工程で形成することができる。
【０２４２】
図４３は、ＴＦＴアレイ基板１３０の製造工程の第２工程を示す断面図である。この図４３に示すように、半導体層１３２および半導体層２００を覆うように、下地層１３１上にゲート絶縁層１３３を形成する。ゲート絶縁層１３３は、ＳｉＯ2、ＳｉＮ、ＳｉＮＯ等の絶縁層から形成されており、ゲート絶縁層１３３の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされ、好ましくは、５０ｎｍ以上１２０ｎｍ以下とされる。
【０２４３】
ゲート絶縁層１３３の上面上に、スパッタリング等により金属層を形成する。この金属層は、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の金属膜、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等を含む合金膜、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）元素を含む化合物とされる。この金属層の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下とされ、好ましくは、１００ｎｍ以上５００ｎｍ以下とされる。
【０２４４】
そして、この金属層をパターニングして、ゲート電極１３４およびゲート電極２０１を形成する。このように、ＴＦＴ素子１１５のゲート電極１３４と、選択用ＴＦＴ素子１１６のゲート電極２０１とを同一のパターニング工程で形成することができる。
【０２４５】
図４４は、ＴＦＴアレイ基板１３０の製造工程の第３工程を示す断面図である。この図４４に示すように、ゲート電極２０１およびゲート電極１３４を覆うように、層間絶縁層１３５を形成する。層間絶縁層１３５は、たとえば、ＳｉＯ2、ＳｉＮ、およびＳｉＮＯ等の絶縁層によって形成されている。層間絶縁層１３５の膜厚は、たとえば、１００ｎｍ以上１０００ｎｍ以下となるように形成される。好ましくは、層間絶縁層１３５の膜厚は、１００ｎｍ以上７００ｎｍ以下とされる。
【０２４６】
層間絶縁層１３５をパターニングして、複数のコンタクトホールを形成する。コンタクトホールを形成した後、層間絶縁層１３５上に導電層をスパッタリングにより形成する。この金属層は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの金属層、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの元素を含む合金、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）を含む化合物によって形成されている。
【０２４７】
この金属層をパターニングして、ドレイン電極１３７、ドレインパッド２１０、ソース電極１３８、配線２１１、ドレイン電極２０２、電極部２１３、ソース電極２０３および配線２１４を形成する。
【０２４８】
その後、ドレインパッド２１０、配線２１１、電極部２１３および配線２１４を覆うようにＩＴＯ等の透明導電層を形成する。この透明導電層をパターニングして、図３９および図４０に示す画素電極１１４、透明導電層２１２、下部電極１９１および透明導電層２１５を形成する。
【０２４９】
これにより、図３９および図４０に示すＴＦＴアレイ基板１３０を形成することができる。このように、本実施の形態４に係る液晶表示装置１００の製造方法によれば、ＴＦＴ素子１１５を形成する工程で、選択用ＴＦＴ素子１１６および圧力センサ１９０の下部電極１９１を形成することができ、製造工程数の増大の抑制が図られている。
【０２５０】
図４５は、対向基板１５０の製造工程の第１工程を示す断面図である。この図４５に示すように、主表面を有するガラス基板１５６を準備する。そして、このガラス基板１５６の主表面上にカラーフィルタ基板１５１を形成する。
【０２５１】
図４６は、対向基板１５０の製造工程の第２工程を示す断面図である。この図４６に示すように、カラーフィルタ基板１５１の主表面上に可塑性樹脂層１５７を形成する。
【０２５２】
可塑性樹脂層１５７の膜厚は、たとえば、１〜１０μｍ程度形成する。なお、好ましくは、２〜５μｍ程度とする。
【０２５３】
図４７は、対向基板１５０の製造工程の第３工程を示す断面図である。この図４７に示すように、可塑性樹脂層１５７をパターニングして、樹脂パターン１５８を形成する。図４８は、対向基板１５０の製造工程の第４工程を示す断面図である。この図４８において、樹脂パターン１５８にアニール処理を施し、表面が滑らかな突起部１７０を形成する。
【０２５４】
図４９は、対向基板１５０の製造工程の第５工程を示す断面図であり、この図４９に示すように、突起部１７０を覆うように、カラーフィルタ基板１５１の表面に対向電極１５２を形成する。これにより、上部電極が形成される。
【０２５５】
対向電極１５２を形成した後、アクリル樹脂等の樹脂層を形成する。この樹脂層をパターニングして、複数のスペーサ１６１を形成する。このようにして形成された対向電極１５２およびＴＦＴアレイ基板１３０を張り合わせて液晶表示装置１００を形成する。
【０２５６】
（実施の形態５）
図５０から図５７および図３８を用いて、参考技術の実施の形態５に係る圧力センサ１１８、液晶表示装置１００および液晶表示装置１００の製造方法について説明する。なお、図５０から図５７に示す構成のうち、上記図１から図４９に示す構成と同一または相当する構成については、同一の符号を付して、その説明を省略する場合がある。また、本実施の形態５に係る液晶表示装置１００の電気回路は、上記図３８に示す電気回路である。
【０２５７】
図５０は、本実施の形態５に係る液晶表示装置１００の断面図であり、ＴＦＴ素子１１５を示す断面図である。
【０２５８】
この図５０に示すように、液晶表示装置１００は、ガラス基板１４０と、このガラス基板１４０の主表面上に形成された下地層１３１と、下地層１３１の上面上に形成された
ＴＦＴ素子１１５とを備える。
【０２５９】
ＴＦＴ素子１１５は、下地層１３１上に形成された半導体層１３２と、半導体層１３２を覆うように下地層１３１上に形成されたゲート絶縁層１３３と、このゲート絶縁層１３３上に形成されたゲート電極１３４と、半導体層１３２に接続されたドレイン電極１３７およびソース電極１３８とを備える。
【０２６０】
ゲート絶縁層１３３上には、ゲート電極１３４を覆うように層間絶縁層１３５が形成されている。この層間絶縁層１３５の上面には、ドレインパッド２１０と、ソース配線１１１とが形成されている。ドレイン電極１３７は、ドレインパッド２１０に接続され、ソース電極１３８は、ソース配線１１１に接続されている。
【０２６１】
さらに、層間絶縁層１３５の上面上には、樹脂層１４９が形成されている。樹脂層１４９は、アクリル樹脂等の可塑性樹脂によって形成されている。樹脂層１４９の膜厚は、たとえば、１μｍ以上１０μｍ以下とされる。樹脂層１４９の膜厚は、好ましくは、１．５μｍ以上５μｍ以下とされる。樹脂層１４９の上面には、画素電極１１４が形成されており、画素電極１１４はドレインパッド２１０に接続されている。
【０２６２】
図５１は、液晶表示装置１００の断面図であり、選択用ＴＦＴ素子１１６を示す断面図である。
【０２６３】
この図５１に示すように、液晶表示装置１００は、下地層１３１上に形成された選択用ＴＦＴ素子１１６を含む。
【０２６４】
選択用ＴＦＴ素子１１６は、下地層１３１上に形成された半導体層１８０と、半導体層１８０を覆うように、下地層１３１上に形成されたゲート絶縁層１３３と、このゲート絶縁層１３３上に形成されたゲート電極１８１と、半導体層１８０に接続されたドレイン電極１８２およびソース電極１８３とを含む。
【０２６５】
層間絶縁層１３５の上面には、パッド部２１９と、ソース配線１１１と、下部電極２１８とが形成されている。ドレイン電極１８２の上端部は、パッド部２１９に接続され、ソース電極１８３の上端部は、ソース配線１１１に接続されている。
【０２６６】
このため、ゲート電極１８１に印加する電圧を制御することで、選択用ＴＦＴ素子１１６のＯＮ／ＯＦＦを切り替えることができる。
【０２６７】
パッド部２１９には、下部電極２１８が接続されている。下部電極２１８は、層間絶縁層１３５の上面から上方に突出するように形成された突起部２１６と、この突起部２１６の表面に形成された導電層２１７とを備える。突起部２１６は、樹脂層１４９と同一材料から形成されており、たとえば、突起部２１６は、アクリル樹脂等の弾性変形可能な樹脂材料から形成されている。突起部２１６の外表面は、湾曲面状とされている。導電層２１７は、パッド部２１９に接続されている。
【０２６８】
対向基板１５０の下面のうち、下部電極２１８の上方に位置する部分には、上部電極１７１が形成されている。
【０２６９】
上部電極１７１は、カラーフィルタ基板１５１の下面に形成されたスペーサ１６１と、このスペーサ１６１を覆うように、カラーフィルタ基板１５１の下面に形成された対向電極１５２とによって形成されている。スペーサ１６１は、たとえば、アクリル樹脂によって形成されており、カラーフィルタ基板１５１の下面から下部電極２１８に向けて突出するように形成されている。
【０２７０】
制御部１０５がセンシングする際には、ゲート電極１８１に所定電圧が印加され、選択用ＴＦＴ素子１１６はＯＮ状態となる。
【０２７１】
そして、対向基板１５０が押圧されると、上部電極１７１が下部電極２１８に向けて変位し、上部電極１７１が下部電極２１８を押圧する。導電層２１７に押圧されることで、導電層２１７が変形し、下部電極２１８が上部電極１７１の表面形状に沿うように変形する。これにより、上部電極１７１の対向電極１５２と、下部電極２１８の導電層２１７との接触面積が急激に広くなる。この結果、対向電極１５２と導電層２１７との間を流れる電流量が増大する。
【０２７２】
図３８に示す制御部１０５は、対向電極１５２と、選択用ＴＦＴ素子１１６が接続されたソース配線１１１との間の電流量をセンシングすることで、対向基板１５０に加えられた圧力を算出する。
【０２７３】
このように、本実施の形態５に係る液晶表示装置１００においても、対向基板１５０が押圧されることで、上部電極１７１と下部電極２１８との間を流れる電流量が大きく変化するため、対向基板１５０に加えられる圧力を正確に算出することができる。
【０２７４】
図５２から図５７を用いて、本実施の形態５に係る液晶表示装置１００の製造方法について説明する。なお、本実施の形態５に係る液晶表示装置１００においても、ＴＦＴアレイ基板１３０と、対向基板１５０とを別個独立に形成し、その後、互いに張り合わせることで液晶表示装置１００が形成される。
【０２７５】
図５２は、ＴＦＴアレイ基板１３０の製造工程のうち、ＴＦＴ素子１１５および選択用ＴＦＴ素子１１６を形成したときの工程を示す断面図である。
【０２７６】
この図５２において、非晶質半導体層から連続粒界結晶シリコン層を形成した後、この連続粒界結晶シリコン層をフォトリソグラフィ法等によりパターニングして、半導体層１３２と、半導体層１８０とが形成されている。
【０２７７】
ゲート絶縁層１３３は、半導体層１３２および半導体層１８０が形成された後、下地層１３１上に形成されている。ゲート電極１３４と、ゲート電極１８１とは、ゲート絶縁層１３３上に形成された同一の金属層をパターニングすることで、形成されている。
【０２７８】
ゲート電極１３４およびゲート電極１８１が形成された後、層間絶縁層１３５が形成されている。ドレインパッド２１０、ドレイン電極１３７、ソース電極１３８、パッド部２１９、ドレイン電極１８２、ソース電極１８３、およびソース配線１１１は、層間絶縁層１３５上に形成された同一の金属層をパターニングすることで形成されている。
【０２７９】
図５３は、図５２に示された製造工程後におけるＴＦＴアレイ基板１３０の製造工程を示す断面図である。この図５３に示すように、アクリル樹脂を層間絶縁層１３５上に形成する。その後、このアクリル樹脂をパターニングして、突起部２２１と、樹脂層１４９を形成する。突起部２２１は、層間絶縁層１３５上に位置すると共に、突起部２２１は、樹脂層１４９に形成された凹部２２０内に位置している。
【０２８０】
図５４は、図５３に示す製造工程後の製造工程を示す断面図である。この図５４に示すように、突起部２２１が形成されたガラス基板１４０をオーブン内でアニール処理する。なお、アニール温度としては、たとえば、１００℃以上３００℃以下とし、好ましくは、１００℃以上２００℃以下とされる。
【０２８１】
これにより、突起部２２１の表面の樹脂が流れ、表面が湾曲面状の突起部２１６が形成される。
【０２８２】
このように、突起部２１６を形成した後、樹脂層１４９および突起部２１６を覆うようにＩＴＯなどの透明導電層を形成する。この透明導電層をパターニングして、図５０および図５１に示す画素電極１１４、導電層２１７を形成する。これにより、下部電極２１８を形成すると共に、ＴＦＴアレイ基板１３０を形成することができる。
【０２８３】
図５５は、対向基板１５０の製造工程のうち、カラーフィルタ基板１５１を形成したときを示す断面図である。この図５５に示すように、ガラス基板１５６にカラーフィルタ基板１５１が形成される。
【０２８４】
図５６は、上記図５５に示す製造工程後の工程を示す断面図である。この図５６に示すように、カラーフィルタ基板１５１の上面上に、アクリル樹脂等の樹脂層を形成する。そして、この樹脂層をパターニングして、スペーサ１６１を複数形成する。
【０２８５】
図５７は、上記図５６に示す製造工程後の工程を示す断面図である。この図５７に示すように、ＩＴＯ等の透明導電層を形成する。これにより、上部電極１７１および対向電極１５２とを備えた対向基板１５０が形成される。
【０２８６】
そして、対向基板１５０とＴＦＴアレイ基板１３０とを互いに張り合わせて、液晶表示装置１００を形成する。
【０２８７】
（実施の形態６）
図５８から図７４を用いて、本発明の実施の形態６について説明する。なお、図５８から図７４に示す構成のうち、上記図１から図５７に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。
【０２８８】
図５８は、本実施の形態６に係る液晶表示装置１００の電気回路を示す回路図である。この図５８に示すように、圧力センサ１９０は選択用ＴＦＴ素子１１６のドレイン電極とソース配線１１１に接続されている。
【０２８９】
図５９は、本実施の形態６に係る液晶表示装置１００の断面図であって、ＴＦＴ素子１１５を示す断面図である。
【０２９０】
図６０は、本実施の形態６に係る液晶表示装置１００の断面図であって、圧力センサ１９０を示す断面図である。
【０２９１】
この図５９および図６０において、圧力検知素子１２０は、ガラス基板１４０の主表面上に形成された下地層１３１と、下地層１３１上に形成されたＴＦＴ素子１１５および圧力センサ１９０を備える。
【０２９２】
ＴＦＴ素子１１５は、半導体層１３２と、ゲート電極１３４と、ドレイン電極１３７と、ソース電極１３８とを含む。
【０２９３】
圧力センサ１９０は、下地層１３１上に形成された半導体層１８０と、この半導体層１８０から間隔をあけて配置され、半導体層１８０と対向するように形成された上部電極１７１とを含む。半導体層１８０は、圧力センサ１９０の下部電極として機能する。
【０２９４】
半導体層１３２と、半導体層１８０とは、下地層１３１の上面上に形成されている。
下地層１３１上には、半導体層１３２および半導体層１８０を覆うようにゲート絶縁層１３３が形成されている。
【０２９５】
ゲート絶縁層１３３の上面のうち、半導体層１３２の上方に位置する部分には、ゲート電極１３４が形成され、ゲート絶縁層１３３の上面のうち、半導体層１８０の上方に位置する部分には、上部電極１７１が形成されている。
【０２９６】
ゲート絶縁層１３３の上面には、ゲート電極１３４および上部電極１７１を覆うように、層間絶縁層１３５が形成されている。
【０２９７】
ドレイン電極１３７、ソース電極１３８、コンタクト１４６および接続配線１２４は、層間絶縁層１３５の上面に達するように形成されている。接続配線１２４は、図５８に示す選択用ＴＦＴ素子１１６に接続され、他方端が、上部電極１７１に接続されている。コンタクト１４６の上端部は、ソース配線１１１に接続されており、コンタクト１４６の下端部は半導体層１８０に接続されている。
【０２９８】
ドレイン電極１３７およびソース電極１３８は、半導体層１３２に接続されており、ドレイン電極１３７の上端部には、ドレインパッド２１０が接続されている。ソース電極１３８の上端部にはソース配線１１１が接続されている。ドレインパッド２１０およびソース配線１１１は、層間絶縁層１３５上に形成されている。
【０２９９】
そして、ドレインパッド２１０、ソース配線１１１および接続配線１２４を覆うように
上層絶縁層１３６が形成されている。
【０３００】
画素電極１１４は、上層絶縁層１３６上に形成されており、ドレインパッド２１０に接続されている。
【０３０１】
対向基板１５０の下面のうち、上部電極１７１の上方に位置する部分には、押圧部材１４５が形成されている。押圧部材１４５は、対向基板１５０の下面からＴＦＴアレイ基板１３０に向けて突出するように形成されている。
【０３０２】
上部電極１７１の直下には、凹部１４７が形成されている。この凹部１４７は、ゲート絶縁層１３３に形成された穴部と、半導体層１８０の上面とによって形成されている。
【０３０３】
この図６０に示す例においては、対向基板１５０が押圧されていない状態では、押圧部材１４５の下端部は上層絶縁層１３６の上面に当接している。
【０３０４】
図６１は、対向基板１５０が押圧されていない状態（初期状態）における上部電極１７１および半導体層１８０を示す断面図である。
【０３０５】
この図６１に示すように、初期状態においては、上部電極１７１と半導体層１８０とは、互いに間隔をあけて配置されており、上部電極１７１と半導体層１８０とは接触していない。図６２は、上部電極１７１の平面図であり、上部電極１７１には複数の穴部１７３が形成されている。
【０３０６】
図６３は、対向基板１５０が押圧された状態における上部電極１７１と半導体層１８０とを示す断面図である。この図６３に示すように、対向基板１５０が押圧されることで、
上部電極１７１と半導体層１８０とが接触する。ここで、対向基板１５０が押圧される押圧力が小さいときには、上部電極１７１と半導体層１８０との接触面積が小さく、半導体層１８０と上部電極１７１との間のを流れる電流量は小さい。
【０３０７】
そして、対向基板１５０が押圧される押圧力が大きくなり、上部電極１７１が大きく撓み、上部電極１７１が半導体層１８０に沿うように変形し、上部電極１７１と半導体層１８０との接触面積が大きくなる。
【０３０８】
図６２の破線で囲われた領域は、上部電極１７１と半導体層１８０とが互いに接触する面積を示す。
【０３０９】
この図６２および図６３に示すように、上部電極１７１と半導体層１８０との接触面積が大きくなると、上部電極１７１と半導体層１８０との間で流れる電流量が増大する。すなわち、対向基板１５０を押圧する押圧力が大きくなると、上部電極１７１と半導体層１８０との間を流れる電流量も急激に大きくなる。
【０３１０】
このため、図５８に示す制御部１０５は選択用ＴＦＴ素子１１６が接続されたソース配線１１１と、圧力センサ１９０が接続されたソース配線１１１との間の電流量の変化をセンシングし易く、対向基板１５０に加えられた圧力を正確に算出することができる。
【０３１１】
図６４から図７４を用いて、本実施の形態６に係る液晶表示装置１００の製造方法について説明する。
【０３１２】
なお、本実施の形態６に係る液晶表示装置１００も、ＴＦＴアレイ基板１３０と対向基板１５０とは、各々独立に形成され、形成されたＴＦＴアレイ基板１３０および対向基板１５０を互いに対向するように配置して、液晶表示装置１００を形成する。
【０３１３】
図６４は、ＴＦＴアレイ基板１３０の製造工程の第１工程を示す断面図である。この図６４において、主表面を有するガラス基板１４０を準備する。そして、プラズマ化学気相成長法（Plasma Enhanced CVD（PECVD））により、ＳｉＮＯ層を、たとえば、５０ｎｍ程度形成する。そして、ＳｉＮＯ層上にＳｉＯ2層を、たとえば、１１０ｎｍ程度形成する。これにより、下地層１３１がガラス基板１４０の主表面上に形成される。
【０３１４】
図６５は、ＴＦＴアレイ基板１３０の製造工程の第２工程を示す断面図である。この図６５に示すように、下地層１３１の上面上に、プラズマ化学気相成長法により、Ｓｉ（シリコン）層を、たとえば、５０ｎｍ程度形成する。
【０３１５】
その後、ＸｅＣｌエキシマレーザを照射して、連続粒界結晶シリコン層を形成した後、この連続粒界結晶シリコン層をフォトリソグラフィ法等によりパターニングして半導体層１３２および半導体層１８０を形成する。
【０３１６】
図６６は、ＴＦＴアレイ基板１３０の製造工程の第３工程を示す断面図である。この図６６において、半導体層１３２および半導体層１８０を覆うように、ＳｉＯ２層をたとえば、８０ｎｍ程度、プラズマ化学気相成長法により形成する。
【０３１７】
図６７は、ＴＦＴアレイ基板１３０の製造工程の第４工程を示す断面図である。この図６７において、半導体層１３２および半導体層１８０にＰ＋（リンイオン）を４５ＫＶ、５Ｅ１５ｃｍ-2の条件の下、注入する。
【０３１８】
図６８は、ＴＦＴアレイ基板１３０の製造工程の第５工程を示す断面図である。この図６８において、スパッタリング等で、ゲート絶縁層１３３の上面上に積層金属層２２２を形成する。具体的には、スパッタリングで、タングステン（Ｗ）層をたとえば、３７０ｎｍ程度形成する。タングステン層を形成した後、窒化タンタル（ＴａＮ）層を、たとえば、５０ｎｍ程度形成する。
【０３１９】
図６９は、ＴＦＴアレイ基板１３０製造工程の第６工程を示す断面図である。この図６９に示すように、図６８に示す積層金属層２２２をパターニングして、ゲート電極１３４と、上部電極１７１とを形成する。なお、上部電極１７１には、少なくとも１つ以上の穴部１７３が形成される。
【０３２０】
具体的には、上記図６２に示すように、複数の穴部１７３が形成される。なお、上部電極１７１は、正方形形状に形成され、一辺の長さが、３０μｍとされる。穴部１７３も、正方形形状とされ、一辺の長さが、２μｍとされる。穴部１７３同士の間隔は、２μｍとされる。
【０３２１】
図７０は、ＴＦＴアレイ基板１３０の製造工程の第７工程を示す断面図である。この図７０において、まず、レジストを形成し、このレジストにパターニングを施す。これにより、レジストパターン２２３が形成される。このレジストパターン２２３には、穴部が形成されており、穴部１７３が外部に露出される。
【０３２２】
そして、レジストパターン２２３が形成された基板をバッファードフッ酸(ＢＨＦ)に浸漬する。なお、バッファードフッ酸(ＢＨＦ)としては、フッ化水素酸(ＨＦ)とフッ化アンモニウム（ＮＨ4Ｆ）とを１：１０の割合で混合したものが採用され、たとえば、１３分程度、浸漬する。
【０３２３】
これにより、穴部１７３から入り込んだバッファードフッ酸が、ゲート絶縁層１３３の一部をエッチングする。この結果、上部電極１７１下に凹部１４７が形成される。
【０３２４】
図７１は、ＴＦＴアレイ基板１３０の製造工程の第８工程を示す断面図である。この図７１において、レジストパターン２２３を除去した後、層間絶縁層１３５をゲート絶縁層１３３上に形成する。
【０３２５】
具体的には、プラズマ化学気相成長法によりシリコン酸化層（ＳｉＯ2層）を７００ｎｍ程度形成し、このシリコン酸化層上にシリコン窒化層（ＳｉＮ層）を、たとえば、２５０ｎｍ程度形成する。これにより、層間絶縁層１３５が形成される。
【０３２６】
図７２は、ＴＦＴアレイ基板１３０の製造工程の第９工程を示す断面図である。この図７２に示すように、層間絶縁層１３５にパターニングを施して、複数のコンタクトホールを形成する。
【０３２７】
図７３は、ＴＦＴアレイ基板１３０の製造工程の第１０工程を示す断面図である。この図７３において、まず、チタン（Ｔｉ）層をたとえば、１００ｎｍ程度形成する。このチタン層上にＡｌ−Ｓｉ層を、たとえば、６００ｎｍ程度形成する。このＡｌ−Ｓｉ層上に、たとえば、（Ｔｉ）層を２００ｎｍ程度形成する。
【０３２８】
このように、積層金属層を形成した後、この積層金属層をパターニングして、ドレインパッド２１０、ドレイン電極１３７、ソース配線１１１、ソース電極１３８、コンタクト１４６、および接続配線１２４を形成する。
【０３２９】
図７４は、ＴＦＴアレイ基板１３０の製造工程の第１１工程を示す断面図である。この図７４に示すように、ドレインパッド２１０、ドレイン電極１３７、ソース配線１１１、ソース電極１３８、コンタクト１４６、および接続配線１２４等を覆うように、上層絶縁層１３６を形成する。具体的には、プラズマ化学気相成長法により、シリコン窒化層（ＳｉＮ層）を、たとえば、２００ｎｍ程度形成する。
【０３３０】
その後、上層絶縁層１３６をパターニングし、パターニングされた上層絶縁層１３６の上面上にＩＴＯ層を形成する。このＩＴＯ層をパターニングして、図５９に示す画素電極１１４を形成する。このようにして、ＴＦＴアレイ基板１３０を形成する。
【０３３１】
対向基板１５０を形成する際には、まず、ガラス基板１５６を準備する。このガラス基板１５６の主表面に、カラーフィルタ基板１５１を形成する。このカラーフィルタ基板１５１の上面に、ＩＴＯ層を形成して、対向電極１５２を形成する。
【０３３２】
その後、この対向電極１５２の上面上に、アクリル樹脂層を形成して、このアクリル樹脂層をパターニングすることで、押圧部材１４５を形成する。このようにして、図５９に示す対向基板１５０が形成される。
【０３３３】
このように、ＴＦＴアレイ基板１３０および対向基板１５０を形成した後、ＴＦＴアレイ基板１３０の主表面上に液晶層を塗布する。
【０３３４】
その後、ＴＦＴアレイ基板１３０の上方に対向基板１５０を配置して、ＴＦＴアレイ基板１３０と対向基板１５０とを貼り合わせる。このようにして、図５９および図６０に示す液晶表示装置１００が形成される。
【０３３５】
このようにして構成された液晶表示装置１００において、たとえば、ＴＦＴアレイ基板１３０側から押圧力を加えた。
【０３３６】
その結果、０．２Ｎで、制御部１０５は、選択用ＴＦＴ素子１１６が接続されたソース配線１１１と圧力センサ１９０が接続されたソース配線１１１との間で、電流の流通を検知することができた。さらに、ＴＦＴアレイ基板１３０に１Ｎ程度の押圧力を加えると、抵抗値が１／８となった。
【０３３７】
（実施の形態７）
図７５から図８１および図５８を用いて、本発明の実施の形態７に係る圧力センサ、液晶表示装置１００および液晶表示装置１００の製造方法について説明する。なお、図７５から図８１に示す構成のうち、上記図１から図７４に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する。
【０３３８】
なお、本実施の形態７に係る液晶表示装置１００の電気回路は、図５８に示す電気回路となっている。
【０３３９】
図７５は、本実施の形態７に係る液晶表示装置１００の断面図であって、ＴＦＴ素子１１５を示す断面図である。図７６は、本実施の形態７に係る液晶表示装置１００の断面図であって、圧力センサ１９０を示す断面図である。
【０３４０】
これら、図７５および図７６に示すように、ＴＦＴアレイ基板１３０は、ガラス基板１４０と、ガラス基板１４０の主表面上に形成された下地層１４１と、この下地層１４１上に形成されたＴＦＴ素子１１５および圧力センサ１９０とを含む。
【０３４１】
ＴＦＴ素子１１５は、下地層１４１上に形成された下地層１３１の上面上に形成されている。ＴＦＴ素子１１５は、下地層１３１上に形成された半導体層１３２と、半導体層１３２を覆うように下地層１３１の上面に形成されたゲート電極１３４と、半導体層１３２に接続されたドレイン電極１３７およびソース電極１３８とを含む。
【０３４２】
ゲート絶縁層１３３上には、ゲート電極１３４を覆うように層間絶縁層１３５が形成されている。層間絶縁層１３５の上面には、ドレインパッド２１０と、ソース配線１１１とが形成されており、ドレイン電極１３７は、ドレインパッド２１０に接続され、ソース電極１３８はソース配線１１１に接続されている。
【０３４３】
図７６において、圧力センサ１９０は、下地層１４１上に形成された下部電極１７２と、この下部電極１７２に対して、対向基板１５０側に位置し、下部電極１７２と対向するように配置された下部電極１７２とを含む。
【０３４４】
下部電極１７２の上面上には下地層１３１およびゲート絶縁層１３３が形成されている。下部電極１７２と上部電極１７１との間には、凹部１４７が形成されている。凹部１４７は、下地層１３１に形成された穴部と、ゲート絶縁層１３３に形成された穴部とによって規定されており、この凹部１４７の底部に下部電極１７２の上面が位置している。
【０３４５】
このため、本実施の形態７に係る液晶表示装置１００においても、上部電極１７１は、凹部１４７内に入り込むように撓むように変形することができる。
【０３４６】
このため、本実施の形態７に係る液晶表示装置１００においても、対向基板１５０が押圧されることで、上部電極１７１と下部電極１７２とが接触し、上部電極１７１と下部電極１７２との間で電流が流れる。
【０３４７】
そして、対向基板１５０を押圧する押圧力が大きくなると、上部電極１７１と下部電極１７２との接触面積が大きくなり、上部電極１７１と下部電極１７２との間を流れる電流が多くなる。これにより、図５８に示す制御部１０５は、対向基板１５０に加えられた押圧力を検知することができる。
【０３４８】
本実施の形態７に係る液晶表示装置１００の製造方法について、図７７から図８０を用いて、説明する。
【０３４９】
なお、本実施の形態７に係る液晶表示装置１００においても、ＴＦＴアレイ基板１３０と、対向基板１５０とを別々に形成し、形成された対向基板１５０と、ＴＦＴアレイ基板１３０とを貼り合わせることで形成される。
【０３５０】
図７７は、ＴＦＴアレイ基板１３０の製造工程の第１工程を示す断面図である。この図７７に示すように、主表面を有するガラス基板１４０を準備する。このガラス基板１４０の主表面に下地層１４１を形成する。下地層１４１は、たとえば、ＳｉＯ2、ＳｉＮ、およびＳｉＮＯ等から形成する。下地層１４１の膜厚は、たとえば、５００ｎｍ以下とされ
好ましくは、４００ｎｍ以下とされる。
【０３５１】
この下地層１４１の上面上にスパッタリングにより、モリブデン（Ｍｏ）、タングステン（Ｗ）等の金属層を下地層１４１の上面上に形成する。そして、この金属層をパターニングして、下部電極１７２を形成する。下部電極１７２の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下となるように形成される。なお、好ましくは、下部電極１７２は、膜厚が５０ｎｍ以上３００ｎｍ以下となるように形成される。
【０３５２】
下部電極１７２を覆うように、ＳｉＯ2層、ＳｉＮ層、ＳｉＮＯ層等の絶縁層を形成し、下地層１３１を形成する。
【０３５３】
図７８は、ＴＦＴアレイ基板１３０の製造工程の第２工程を示す断面図である。この図７８に示すように、下地層１３１上に、非晶質半導体層を堆積する。非晶質半導体層の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされる。なお、非晶質半導体層の膜厚は、好ましくは、３０ｎｍ以上７０ｎｍ程度とされる。その後、この非晶質半導体層を結晶化して連続粒界結晶シリコン層（ＣＧシリコン層）を形成する。連続粒界結晶シリコン層をパターニングして、半導体層１３２を形成する。
【０３５４】
ＳｉＯ2、ＳｉＮ、ＳｉＮＯ等の絶縁層を形成し、ゲート絶縁層１３３を形成する。なお、ゲート絶縁層１３３の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされ、好ましくは、５０ｎｍ以上１２０ｎｍ以下とされる。
【０３５５】
そして、ゲート絶縁層１３３の上面上に、金属層を形成する。この金属層は、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の金属膜、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等を含む合金膜、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）元素を含む化合物とされる。
【０３５６】
この金属層の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下とされ、好ましくは、１００ｎｍ以上５００ｎｍ以下とされる。
【０３５７】
その後、この金属層をパターニングして、ゲート電極１３４および上部電極１７１を形成する。この際、上部電極１７１には、穴部１７３が同時に形成される。このように、本実施の形態７においても、上部電極１７１と、ゲート電極１３４とを同一工程で形成することができる。
【０３５８】
図７９は、ＴＦＴアレイ基板１３０の製造工程の第３工程を示す断面図である。この図７９に示すように、まず、レジストを形成し、このレジストにパターニングを施す。これにより、レジストパターン２２３が形成される。このレジストパターン２２３には、穴部が形成されており、穴部１７３が外部に露出される。
【０３５９】
そして、ＨＦ（フッ化水素）水溶液などの酸系溶液に、基板を浸漬する。穴部１７３から溶液が入り込み、ゲート絶縁層１３３および下地層１３１をエッチングする。これにより、凹部１４７が形成される。
【０３６０】
図８０は、ＴＦＴアレイ基板１３０の製造工程の第４工程を示す断面図である。この図８０に示すように、図７９に示すレジストパターン２２３を除去する。層間絶縁層１３５を形成する。この層間絶縁層１３５をパターニングして、複数のコンタクトホールを形成する。その後、金属層を層間絶縁層１３５の上面上に形成し、この金属層をパターニングして、ドレインパッド２１０、ドレイン電極１３７、ソース電極１３８、ソース配線１１１、コンタクト１４６および接続配線１２４を形成する。
【０３６１】
その後、上層絶縁層１３６を形成し、この上層絶縁層１３６にパターニングを施してコンタクトホールを形成する。
【０３６２】
このコンタクトホールが形成された上層絶縁層１３６の上面にＩＴＯ層を形成し、このＩＴＯ層をパターニングして、画素電極１１４を形成する。このようにして、ＴＦＴアレイ基板１３０が形成される。
【０３６３】
なお、対向基板１５０においては、上記実施の形態３に係る液晶表示装置１００の対向基板１５０と同様にして形成される。
【０３６４】
このようにして形成された対向基板１５０およびＴＦＴアレイ基板１３０を貼り合わせて、本実施の形態７に係る液晶表示装置１００が形成される。
【０３６５】
なお、図８１は、本実施の形態７に係る液晶表示装置１００の変形例を示す断面図である。この図８１に示すように、半導体層１３２の下方に位置する下地層１４１上に遮光層１４８を形成してもよい。
【０３６６】
なお、遮光層１４８は、下部電極１７２と同質の金属材料によって形成されており、実質的に同一の膜厚とされている。
【０３６７】
なお、遮光層１４８および下部電極１７２とは、１つの金属層をパターニングすることで形成されており、同一のパターニング工程で形成することができる。
【０３６８】
なお、上記実施の形態１から実施の形態７においては、本発明を液晶表示装置に適用した例について説明したが、有機エレクトロルミネッセンス（ＥＬ；electroluminescence）ディスプレイやプラズマディスプレイにも適用することができる。また、各基板をフレキシブル基板としてもよい。仮に有機エレクトロルミネッセンスディスプレイに適用した場合には、表示媒体層は、有機ＥＬ層となる。
【０３６９】
この有機エレクトロルミネッセンスディスプレイは、第１主表面に形成された第１基板と、第１基板と間隔をあけて配置され、第１主表面と対向する主表面に第２電極が形成された第２基板と、第１電極と第２電極との間に形成された有機ＥＬ層とを備える。
【０３７０】
さらに、有機エレクトロルミネッセンスディスプレイは、第１基板に形成された下部電極と、この下部電極よりも第２基板側に配置された上部電極と、下部電極および上部電極間の容量または下部電極および上部電極間を流れる電流量を検知可能な検知部とを備える。そして、上部電極と下部電極との少なくとも一方が、他方に沿うように変形可能とされている。
【０３７１】
仮に、本発明をプラズマディスプレイに適用した場合には、表示媒体層は、蛍光体層となる。このプラズマディスプレイにおいては、前面板と、背面板とを備える。前面板は、前面ガラス基板と、この前面ガラス基板の下面に形成された表示電極と、遮光層と、この表示電極と遮光層とを覆うように、前面ガラス基板の下面に形成された誘電体層とを備える。この誘電体層の下面には、保護層が形成されている。
【０３７２】
背面板は、背面ガラス基板と、この背面ガラス基板の上面に形成されたアドレス電極と、このアドレス電極を覆うように背面ガラス基板の上面上に形成された下地誘電層と、この下地誘電層上に形成され、放電空間を区切る複数の隔壁と、隔壁間の溝に形成された蛍光体層とを備える。前面板と、背面板とが対向配置され、外周が封着剤によって気密封着され、放電空間内には、放電ガスが封入される。
【０３７３】
さらに、このプラズマディスプレイは、背面板側に配置された下部電極と、背面板側に配置された上部電極と、上部電極および下部電極によって規定される容量や電流量を検知可能な検知部とを備える。そして、上部電極と下部電極との少なくとも一方は、他方に沿うように変形可能とされている。
【０３７４】
（実施の形態８）
（構成）
図８２、図８３を参照して、本発明に基づく実施の形態８における圧力検出装置について説明する。図８２に示すように圧力検出装置としての圧力センサ１１８は、基板としてのガラス基板１４０と、ガラス基板１４０上に配置された下部電極１７２と、下部電極１７２から離隔しつつ下部電極１７２に対して対向し、１以上の貫通開口部としての穴部１７３を有する上部電極１７１と、上部電極１７１が圧力を受けて下部電極１７２に向かってたわむことによる電気状態の変化を検出するための変化取出配線としてのソース配線１１１とを備える。
【０３７５】
この圧力センサ１１８は、圧力を受けたときには図８３に示すように変形する。
（作用・効果）
本実施の形態における圧力検出装置は、下部電極に対向する上部電極が１以上の貫通開口部を有するので、製造時にはこの貫通開口部を介してエッチング液をいきわたらせることによって効率良く空隙を形成することができる。
【０３７６】
図８２、図８３では貫通開口部として１つの穴しか表示していないが、実際には図３０〜図３３に示したように２以上の穴が設けられていることが好ましい。多数の穴が設けられていることがさらに好ましい。多数の穴を設ける場合は、図３１に示したようにマトリックス状に配列すれば限られた面積の領域に多数の穴を効率よく配置することができるのでより好ましい。
【０３７７】
実施の形態３で図２７〜図３３を参照して説明した圧力センサと同様に、本実施の形態における圧力検出装置においても、圧力を受けたときには、上部電極１７１と下部電極１７２との間の容量が急激に変化することで、圧力を検出することができる。
【０３７８】
本実施の形態では、上部電極１７１と下部電極１７２との間に形成された空隙が液晶層１６０と連通しており、液晶が空隙内にまで入り込む構造としたが、図２８、図２９に示したように空隙が液晶層１６０と連通しない構造であってもよい。
【０３７９】
実施の形態３および本実施の形態では、下部電極１７２が空隙に対して直接露出するのではなく、下部電極１７２が下地層１３１に覆われた構成となっている。すなわち、好ましいことに下部電極１７２の上部電極１７１に対向する面を絶縁膜としての下地層１３１が覆っている。このようになっていれば、上部電極と下部電極とが不所望に短絡することを防止できる。
【０３８０】
しかし、本発明としては、下部電極１７２が何らかの絶縁膜に覆われた構成に限らない。図６１に示したように、下部電極が空隙に対して直接露出していてもよい。逆に下部電極１７２の上面が露出して上部電極の下面が絶縁膜に覆われた構造であってもよい。ただし、その場合、貫通開口部はこの絶縁膜を貫通するようにして空隙と液晶層１６０とを連通させる。すなわち、言い換えれば、上部電極１７１の下部電極１２１に対向する面を絶縁膜が覆っており、前記貫通開口部は前記上部電極１７１と前記絶縁膜とを一括して貫通するように設けられていることが好ましい。この構成を採用することにより、貫通開口部を介してエッチング液をいきわたらせ、効率良く空隙を形成することができる。
【０３８１】
図６１では下部電極が半導体層１８０となっているが、下部電極は金属で形成されていてもよい。下部電極はたとえばＭｏなどの金属で形成されていてもよい。その場合、図８４に示すような構造が考えられる。図８４では、下部電極１７２とガラス基板１４０との間に下地層１４１があるが、本発明の適用を考える上では下地層１４１は必須ではない。
【０３８２】
図８４では、下地層１３１は下地電極１７２の上側に一部乗り上げ、下地電極１７２の上面において大きく開口した構成となっている。その結果、下部電極１７２の上面の一部が空隙に対して直接露出している。このような構成にする代わりに、下地層１３１が下部電極１７２の上面を完全に覆う構成としてもよい。その場合、上部電極と下部電極との間に下地層１３１が存在することとなるので、誘電率を増すことができ、高感度の圧力検出装置を得ることができる。
【０３８３】
図８４において下部電極１７２をガラス基板１４０から近い側から順にＡｌ（アルミニウム）とＷ（タングステン）とが積層された２層構造としてもよい。すなわち、図８５に示す圧力センサ１１８のように、ガラス基板１４０の上側にＡｌ層７１を形成し、その上にＷ層７２を形成した構造であってもよい。Ａｌ層７１とＷ層７２とを合わせたものが下部電極１７２となっている。このような構成であれば、空隙を形成するために犠牲層をエッチングする際にＷ層７２がエッチングストッパ層の役割を果たすので、下部電極をエッチングしすぎることが防止でき、良好にエッチングすることができる。
【０３８４】
図８２、図８５では、空隙の上側にゲート絶縁層１３３があり、上部電極１７１とゲート絶縁層１３３とを貫通するように貫通開口部が設けられているが、本発明の適用を考える上ではゲート絶縁層１３３がこの位置にあることは必須ではない。上部電極１７１の下面が空隙に対して直接露出していてもよい。
【０３８５】
実施の形態３で説明したように、ここまでの説明においては上部電極１７１は金属で形成されたものとしていたが、上部電極１７１は金属製とは限らない。上部電極１７１は不純物をドープされたシリコン薄膜で形成することとしてもよい。この構成を採用することにより、表示装置などの製造において新たな金属膜の形成工程を追加することなく既存のシリコン薄膜を利用することができる。
【０３８６】
（実施の形態９）
（構成）
図８６、図８７を参照して、本発明に基づく実施の形態９における圧力検出装置について説明する。図８６に示すように、本実施の形態における圧力検出装置としての圧力センサ１１８は、下部電極１７２と上部電極１７１との間に有機材料６１で満たされた空間が配置されている。有機材料６１としてはたとえばポリイミド樹脂が用いられている。有機材料６１は液体状態で上部電極１７１の１以上の貫通開口部としての穴部１７３から注入された後に固体化されたものであってよい。
【０３８７】
図８６に示した例では、上部電極１７１の穴部１７３の上端近傍まで充填物としての有機材料６１が達している。本発明の適用を考える上では、充填物としての有機材料６１は穴部１７３の内部を完全に満たしていてもよく、穴部１７３の途中まで満たしていてもよく、穴部１７３の下端より下側のみを満たす構成であってもよい。
【０３８８】
図８６に示した例では、空隙に対して上部電極１７１と下部電極１７２とが直接露出しており、有機材料６１は、上部電極１７１と下部電極１７２との両方に直接接している構造となっているが、本発明の適用の形態としてはこのようなものに限らない。たとえば図８７に示すようなものであってもよい。図８７に示した圧力センサ１１８では、上部電極１７１の下面をゲート絶縁層１３３が覆っており、下部電極１７２の上面を絶縁層である下地層１３１が覆っている。この例では、空隙に対して直接露出しているのはゲート絶縁層１３３と下地層１３１ということになる。このような構成であってもよく、空隙は有機材料６１で満たされていてよい。この場合の有機材料６１もポリイミド樹脂であってよい。
【０３８９】
図８７では、上部電極１７１の下面を覆う絶縁層と、下部電極１７２の上面を覆う絶縁層との両方が存在するが、本発明の適用を考える上では、これらの２つの絶縁層のうちいずれか一方がない構成であってもよい。
【０３９０】
（製造方法）
本実施の形態における圧力検出装置を製造するためには、実施の形態３，６，７で説明した製造方法において、穴部１７３を有する上部電極１７１を形成した後にポリアミック酸溶液を塗布し、乾燥後に４５０℃で熱処理する工程を行なえばよい。こうすることによって、上部電極１７１と下部電極１７２との間に形成された空隙に有機材料６１としてのポリイミド樹脂が充填された構造が得られる。
【０３９１】
上部電極１７１と下部電極１７２との両方が空隙に対して直接露出している構造であっても、空隙の内側から見て上部電極１７１および下部電極１７２のいずれか一方または両方の表面が絶縁膜に覆われた構造であっても、ポリアミック酸溶液などの液を塗布し、乾燥し、熱処理することによって、同様に有機材料６１で充填された構造を得ることができる。
【０３９２】
（作用・効果）
本実施の形態における圧力検出装置によれば、空隙の内部が有機材料で満たされているので、全体の強度を高めることができる。また、容量によって圧力を検出する方式においては、空隙の内部に充填する有機材料の種類を選ぶことによって誘電率εを高めることができ、圧力検出の感度を高めることができる。
【０３９３】
発明者らが試したところ、本実施の形態で示したように空隙の内部が有機材料で満たされた構造の場合、空隙の内部が有機材料で満たされていない構造に比べて感度が約３倍となった。ここでいう「感度」とは、押下量に対する静電容量の変化量である。このようにして、高感度の圧力検出装置を得ることができた。
【０３９４】
（圧力検出装置付きＴＦＴ基板）
本発明に基づく実施の形態１０における圧力検出装置付きＴＦＴ基板は、基板と、基板上に配置された薄膜トランジスタ（以下「ＴＦＴ」という。）と、これまでに説明した実施の形態のいずれかによる圧力検出装置とを備える。ＴＦＴはゲート電極を備え、上部電極はゲート電極と同一層によって形成されている。このように上部電極がＴＦＴのゲート電極と同一層によって形成された構成であれば、貫通開口部を介してエッチング液をいきわたらせ、効率良く空隙を形成することができるという利点を享受しながらも工程数の増加を防ぐことができるので好ましい。
【０３９５】
（実施の形態１０）
（製造方法）
本発明に基づく実施の形態１０における圧力検出装置の製造方法のフローチャートを図８８に示す。この圧力検出装置の製造方法は、基板の上側に下部電極を形成する工程Ｓ１と、前記下部電極の上側に犠牲層を形成する工程Ｓ２と、前記犠牲層の上側に１以上の貫通開口部を有する上部電極を形成する工程Ｓ３と、前記１以上の貫通開口部を通じて前記犠牲層をエッチングすることによって前記上部電極と前記下部電極との間に空隙を形成する工程Ｓ４と、前記上部電極が圧力を受けて前記下部電極に向かってたわむことによる電気信号の変化を検出するための検出部を形成する工程Ｓ５とを含む。ここでいう工程Ｓ１〜工程Ｓ５は、実施の形態６で図６４〜図７４を参照して説明した製造方法の中に読み取ることができる。工程Ｓ１とは、たとえば図６５に示したようにガラス基板１４０の上側に下部電極としての半導体層１８０を形成する工程である。下部電極は基板に接してすぐ上側に形成してもよく、図６５に示したように基板の上側において他の何らかの層を介在して形成してもよい。工程Ｓ２とは、たとえば図６６、図６７に示したように下部電極としての半導体層１８０の上側に犠牲層の役割を果たすゲート絶縁層１３３を形成する工程である。工程Ｓ３とは、たとえば図６８、図６９に示したようにゲート絶縁層１３３の上側に１以上の貫通開口部としての穴部１７３を有する上部電極１７１を形成する工程である。図６９では、説明の便宜のために、穴部１７３は１ヶ所のみに描かれているが実際には複数箇所に形成されていてよい。工程Ｓ４とは、たとえば図７０に示すように犠牲層をエッチングすることによって空隙を形成する工程である。図７０に示される例では、上部電極１７１の穴部１７３を介して凹部１４７を形成している。工程Ｓ５とは、たとえば図７２、図７３に示すように層間絶縁層１３５にコンタクトホールを形成して金属層を形成することによってソース配線１１１、コンタクト１４６、接続配線１２４を形成する工程である。
【０３９６】
（作用・効果）
本実施の形態における圧力検出装置の製造方法によれば、下部電極に対向する上部電極に１以上の貫通開口部を形成しているので、この貫通開口部を介してエッチング液をいきわたらせ、効率良く空隙を形成することができる。
【０３９７】
なお、本実施の形態における圧力検出装置の製造方法について、好ましい形態を挙げれば以下のとおりである。上述の例では、ＳｉＯ2からなるゲート絶縁層１３３が犠牲層の役割を果たしていたが、犠牲層としてはＳｉ層を用いることも考えられる。以下で言及する絶縁性の下地層はたとえばＳｉＯ2によって形成されてよい。
【０３９８】
前記犠牲層を形成する工程Ｓ２より前に、前記基板上に前記下部電極を覆うように絶縁性の下地層を形成する工程を含み、前記空隙を形成する工程においては、前記下地層の少なくとも一部が、前記下部電極の前記空隙に対して露出する面を覆い隠すように残されることが好ましい。製造方法をこのようにすれば、下部電極が空隙内部に対して直接露出せずに絶縁膜によって覆われた状態となる。たとえば犠牲層がＳｉからなり、かつ、下地層がＳｉＯ2からなる場合、空隙を形成する工程においてＳｉＯ2を残してＳｉのみを除去することが可能であるので、このように下地層を残すことも可能である。具体的には図８９に示すとおりである。下部電極１７２の上側を下地層１３１が覆っている。下地層１３１の上側に設けられていた犠牲層としての半導体層１８０の大部分をエッチング除去することによって空隙が形成されている。エッチングは穴部１７３，１７４を通じて行なわれたものである。こうして得られる構成であれば、上部電極と下部電極との間に絶縁性の下地層が存在することとなるので、誘電率を増すことができ、高感度の圧力検出装置を得ることができる。
【０３９９】
図８９に示した例では、犠牲層１８０の上側かつ上部電極１７１の下側にゲート絶縁層１３３が配置されていたが、この位置のゲート絶縁層１３３はなくてもよい。ただし、以下に述べるように、犠牲層を覆うように絶縁膜を形成することは好ましいので、図８９に示した例では、絶縁膜として利用するためにＳｉＯ2からなるゲート絶縁層１３３を利用している。
【０４００】
すなわち、前記上部電極を形成する工程Ｓ３より前に、前記犠牲層を覆うように絶縁膜を形成する工程を含み、前記空隙を形成する工程より前に、前記絶縁膜の少なくとも一部が、前記犠牲層の上側かつ前記上部電極の下側に残され、前記上部電極の前記１以上の貫通開口部に連通するように前記絶縁膜に貫通開口部が設けられる工程とを含み、前記空隙を形成する工程におけるエッチングは、前記上部電極および前記絶縁膜を連通する前記１以上の貫通開口部を通じて行なわれることが好ましい。犠牲層がＳｉからなり、かつ、犠牲層を覆う絶縁層がＳｉＯ2からなる場合、このように貫通開口部を設けて、犠牲層除去のためのエッチングは貫通開口部を通じて行なっても絶縁膜を残すことができる。図８９に示した例では、犠牲層１８０の上側かつ上部電極１７１の下側に絶縁膜としてＳｉＯ2からなるゲート絶縁層１３３の少なくとも一部が残されている。製造方法をこのようにすれば、上部電極が空隙内部に対して直接露出せずに絶縁膜によって覆われた状態となる。こうして得られる構成であれば、上部電極と下部電極とが不所望に短絡することを防止できる。
【０４０１】
図８９に示した例では、下部電極１７２はＡｌ層７１とＷ層７２とを含む２層構造となっているが、下部電極１７２は主にＭｏからなる単層構造であってもよい。
【０４０２】
圧力検出装置の製造方法は、前記下部電極の上側にエッチングストッパ層を設ける工程を含み、前記空隙を形成する工程におけるエッチングは、前記エッチングストッパ層を利用してエッチング範囲を制約しつつ行なわれることが好ましい。ここでいう「エッチング範囲」とは平面的範囲のことであってもよく、厚み方向の範囲のことであってもよい。たとえば図３５から図３６にかけて行なう半導体層１８０のエッチングにおいては、下部電極１７２の上側に設けられた下地層１３１がエッチングストッパ層の役割を果たすことによって、エッチングがより下方へ進行することが防止されている。
【０４０３】
前記上部電極を形成する工程Ｓ３は、薄膜トランジスタの一部としてのシリコン層を形成する工程によって兼ねられることが好ましい。製造方法をこのようにすることで、工程数の増加を抑えつつ本発明の効果を得ることができる。
【０４０４】
前記犠牲層を形成する工程Ｓ２は、薄膜トランジスタの一部としてのゲート絶縁膜を形成する工程によって兼ねられることが好ましい。製造方法をこのようにすることで、工程数の増加を抑えつつ本発明の効果を得ることができる。
【０４０５】
圧力検出装置の製造方法は、シリコン層を形成する工程と、前記シリコン層に局所的に不純物をドーピングすることによってエッチングレートの差を生じさせる工程とを含み、前記エッチングレートの差を利用して前記シリコン層の一部を前記犠牲層とすることが好ましい。製造方法をこのようにすることによって、シリコン層の一部を犠牲層として除去しつつ、シリコン層の他の部分を残すことができる。
【０４０６】
圧力検出装置を形成すべき領域の中央部を避けて周縁部に前記不純物をドーピングすることによって、前記シリコン層の一部を前記犠牲層とすることが好ましい。シリコン層の周縁部は不純物をドーピングされたことによってエッチング時に除去されにくい性質に変化し、中央部は不純物がドーピングされていないことによりエッチング時に除去されやすい性質となる。このように差異を設けることによってシリコン層の中央部を犠牲層として除去し、所望の領域に限定した形で空隙を形成することができる。
【０４０７】
なお、本発明は、表示装置、表示装置の製造方法も対象とする。第１の局面としては、本発明に基づく表示装置は、上述のいずれかの圧力検出装置を備える。第２の局面としては、本発明に基づく表示装置は、圧力検出装置付きＴＦＴ基板を備える。本発明に基づく表示装置の製造方法は、上述のいずれかの圧力検出装置の製造方法の各工程を含む。このような構成であれば、効率良く空隙を形成することができ、良好な圧力検出装置を形成することができるので、良好な圧力検出手段を備える表示装置とすることができる。
【０４０８】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【符号の説明】
【０４０９】
６１  有機材料、７１  Ａｌ層、７２  Ｗ層、１００  液晶表示装置、１０１  ソースドライバ、１０２  ゲートドライバ、１０３  センサドライバ、１０５  制御部、１１０  画素、１１１  ソース配線、１１２  ゲート配線、１１３  センサ用ゲート配線、１１４  画素電極、１１５  ＴＦＴ素子、１１６  選択用ＴＦＴ素子、１１７  出力用素子、１１８，１９０  圧力センサ、１２０  圧力検知素子、１２１，１３８，１８３，２０３  ソース電極、１２２  ゲート電極、１２３  半導体層、１２４  接続配線、１２５，１３７，１８２，２０２  ドレイン電極、１３０  ＴＦＴアレイ基板、１３１  下地層、１３２，１８０，２００  半導体層、１３３  ゲート絶縁層、１３４，１８１，２０１  ゲート電極、１３５，１３９  層間絶縁層、１３６  上層絶縁層、１４０  ガラス基板、１４１  下地層、１４５  押圧部材、１４６  コンタクト、１４７  凹部、１４８  遮光層、１４９  樹脂層、１５０  対向基板、１５１  カラーフィルタ基板、１５２  対向電極、１５３  着色層、１５５  ブラックマトリックス、１５６  ガラス基板、１５７  可塑性樹脂層、１５８  樹脂パターン、１６０  液晶層、１６１  スペーサ、１７０  突起部、１７１  上部電極、１７２，１８９，１９１，２１８  下部電極、１７３，１７４  穴部、１８４  コンタクト、１８５  パッド部、１８６  接続部、１８７  反射電極、２１０  ドレインパッド、２１１  配線、２１２  透明導電層、２１３  電極部、２１４  配線、２１５  透明導電層、２１６  突起部、２１７  導電層、２１９  パッド部、２２０  凹部、２２１  突起部、２２２  積層金属層、２２３  レジストパターン。
【図１】
2013127366.tif 000003
【図２】
2013127366.tif 000004
【図３】
2013127366.tif 000005
【図４】
2013127366.tif 000006
【図５】
2013127366.tif 000007
【図６】
2013127366.tif 000008
【図７】
2013127366.tif 000009
【図８】
2013127366.tif 000010
【図９】
2013127366.tif 000011
【図１０】
2013127366.tif 000012
【図１１】
2013127366.tif 000013
【図１２】
2013127366.tif 000014
【図１３】
2013127366.tif 000015
【図１４】
2013127366.tif 000016
【図１５】
2013127366.tif 000017
【図１６】
2013127366.tif 000018
【図１７】
2013127366.tif 000019
【図１８】
2013127366.tif 000020
【図１９】
2013127366.tif 000021
【図２０】
2013127366.tif 000022
【図２１】
2013127366.tif 000023
【図２２】
2013127366.tif 000024
【図２３】
2013127366.tif 000025
【図２４】
2013127366.tif 000026
【図２５】
2013127366.tif 000027
【図２６】
2013127366.tif 000028
【図２７】
2013127366.tif 000029
【図２８】
2013127366.tif 000030
【図２９】
2013127366.tif 000031
【図３０】
2013127366.tif 000032
【図３１】
2013127366.tif 000033
【図３２】
2013127366.tif 000034
【図３３】
2013127366.tif 000035
【図３４】
2013127366.tif 000036
【図３５】
2013127366.tif 000037
【図３６】
2013127366.tif 000038
【図３７】
2013127366.tif 000039
【図３８】
2013127366.tif 000040
【図３９】
2013127366.tif 000041
【図４０】
2013127366.tif 000042
【図４１】
2013127366.tif 000043
【図４２】
2013127366.tif 000044
【図４３】
2013127366.tif 000045
【図４４】
2013127366.tif 000046
【図４５】
2013127366.tif 000047
【図４６】
2013127366.tif 000048
【図４７】
2013127366.tif 000049
【図４８】
2013127366.tif 000050
【図４９】
2013127366.tif 000051
【図５０】
2013127366.tif 000052
【図５１】
2013127366.tif 000053
【図５２】
2013127366.tif 000054
【図５３】
2013127366.tif 000055
【図５４】
2013127366.tif 000056
【図５５】
2013127366.tif 000057
【図５６】
2013127366.tif 000058
【図５７】
2013127366.tif 000059
【図５８】
2013127366.tif 000060
【図５９】
2013127366.tif 000061
【図６０】
2013127366.tif 000062
【図６１】
2013127366.tif 000063
【図６２】
2013127366.tif 000064
【図６３】
2013127366.tif 000065
【図６４】
2013127366.tif 000066
【図６５】
2013127366.tif 000067
【図６６】
2013127366.tif 000068
【図６７】
2013127366.tif 000069
【図６８】
2013127366.tif 000070
【図６９】
2013127366.tif 000071
【図７０】
2013127366.tif 000072
【図７１】
2013127366.tif 000073
【図７２】
2013127366.tif 000074
【図７３】
2013127366.tif 000075
【図７４】
2013127366.tif 000076
【図７５】
2013127366.tif 000077
【図７６】
2013127366.tif 000078
【図７７】
2013127366.tif 000079
【図７８】
2013127366.tif 000080
【図７９】
2013127366.tif 000081
【図８０】
2013127366.tif 000082
【図８１】
2013127366.tif 000083
【図８２】
2013127366.tif 000084
【図８３】
2013127366.tif 000085
【図８４】
2013127366.tif 000086
【図８５】
2013127366.tif 000087
【図８６】
2013127366.tif 000088
【図８７】
2013127366.tif 000089
【図８８】
2013127366.tif 000090
【図８９】
2013127366.tif 000091