(57)【要約】【課題】増幅装置の出力負荷に含まれる可変容量と入力電圧信号の所望周波数を関係付けるためのキャリブレーションを可能とする。【解決手段】一実施の形態では、制御回路１０２は、増幅装置１０１の入力電圧信号の所望周波数帯に対応する可変容量２の制御値を決定するためのキャリブレーションを行う。可変容量２２は、負荷回路２に含まれている。負荷回路２は、第１の周波数にて極大となる周波数依存の第１のインピーダンスを有するとともに、可変容量２２の静電容量Ｃａの調整に応じて第１の周波数を変更できる。キャリブレーションは、（ａ）増幅装置１０１に供給される基準信号の周波数が所望周波数帯を含む周波数範囲において漸次増加又は漸次減少するよう周波数制御を行うこと、及び（ｂ）当該周波数制御が行われる間の時間の関数としての増幅装置１０１の出力信号振幅が極大を持つように可変容量２２の制御値を決定すること、を含む。【選択図】図１
2013179534.tif 000002
【特許請求の範囲】
【請求項１】
増幅装置であって、
入力電圧信号を電流信号に変換するトランスコンダクタンス回路を含む増幅回路と、
前記増幅回路の出力と入力の間を接続するフィードバック回路と、
前記増幅回路の出力に接続され、可変容量を含み、第１の周波数にて極大となる周波数依存の第１のインピーダンスを有するとともに、前記可変容量の静電容量の調整に応じて前記第１の周波数を変更できるよう構成された負荷回路と、
前記入力電圧信号の所望周波数帯に対応する前記可変容量の制御値を決定するためのキャリブレーションを行う制御回路と、
を備え、
前記キャリブレーションは、
前記入力電圧信号として前記増幅回路に供給される基準信号の周波数が前記所望周波数帯を含む周波数範囲において漸次増加又は漸次減少するよう周波数制御を行うこと、及び
前記周波数制御が行われる間の時間の関数としての前記増幅装置の出力信号振幅が極大を持つように前記制御値を決定すること、
を含む、
増幅装置。
【請求項２】
前記決定することは、前記出力信号振幅の時間微分、前記増幅装置の出力信号電力の時間微分、又は前記増幅装置の利得を反映している他のパラメタの時間微分、のゼロクロスを検出することによって前記出力信号振幅の極大を判定することを含む、請求項１に記載の増幅装置。
【請求項３】
制御回路は、さらに、前記可変容量を前記所望周波数帯に対応させるために、前記制御値に基づいて前記可変容量の静電容量を調整するよう構成されている、請求項１に記載の増幅装置。
【請求項４】
前記所望周波数は、複数の所望周波数を含み、
前記制御部は、前記複数の所望周波数の各々に関して前記制御値を決定できるよう構成されている、
請求項１に記載の増幅装置。
【請求項５】
前記基準信号の振幅は、前記周波数範囲において実質的に一定である、請求項１に記載の増幅装置。
【請求項６】
前記第１のインピーダンスの極大値は、前記第１の周波数の変更に関わらず実質的に一定である、請求項１に記載の増幅装置。
【請求項７】
前記フィードバック回路の第２のインピーダンスは、前記第１のインピーダンスが極大であるときに、前記増幅装置の入力インピーダンスが所望の値となるように予め設定されている、請求項１に記載の増幅装置。
【請求項８】
前記負荷回路は、前記可変容量を含むアクティブインダクタ回路を備える、請求項１に記載の増幅装置。
【請求項９】
前記可変容量は第１の可変容量のみを含み、
前記負荷回路は、前記第１の可変容量の静電容量のみの調整によって前記アクティブインダクタのインピーダンスがピークとなる前記第１の周波数を変更できるよう構成されている、
請求項８に記載の増幅装置。
【請求項１０】
前記アクティブインダクタ回路は、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、及び電流源をさらに含み、
前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのゲートは、前記増幅回路の出力に接続され、
前記ＰＭＯＳトランジスタのソース及び前記ＮＭＯＳトランジスタのドレインは、第１の電源に接続され、
前記ＰＭＯＳトランジスタのゲート及び前記ＮＭＯＳトランジスタのソースは、前記電流源の一端及び前記第１の可変容量の一端に接続され、
前記電流源及び前記容量の他端は、第２の電源に接続される、
請求項９に記載の増幅装置。
【請求項１１】
前記フィードバック回路はソースフォロワを備える、請求項１に記載の増幅装置。
【請求項１２】
前記ソースフォロワは、
ゲートが前記増幅回路の出力に接続され、ソースが結合容量を介して前記増幅回路の入力に接続されるＭＯＳトランジスタと、
前記ＭＯＳトランジスタのソースに接続される電流源と、
を備える、
請求項１１に記載の増幅装置。
【請求項１３】
増幅装置であって、
入力電圧信号を電流信号に変換するトランスコンダクタンス回路を含む増幅回路と、
前記増幅回路の出力と入力の間を接続するフィードバック回路と、
前記増幅回路の出力に接続され、可変容量を含み、第１の周波数にて極大となる周波数依存の第１のインピーダンスを有するとともに、前記可変容量の静電容量の調整に応じて前記第１の周波数を変更できるよう構成された負荷回路と、
前記入力電圧信号の所望周波数帯に対応する前記可変容量の制御値を決定するためのキャリブレーションを行う制御回路と、
を備え、
前記キャリブレーションは、
前記所望周波数帯の基準信号が前記入力電圧信号として前記増幅回路に供給される間に、前記静電容量が漸次増加又は漸次減少するよう静電容量制御を行うこと、及び
前記静電容量制御が行われる間の時間の関数としての前記増幅装置の出力信号振幅に表れる極大に対応して前記制御値を決定すること、
を含む、
増幅装置。
【請求項１４】
前記所望周波数は、複数の所望周波数を含み、
前記制御部は、前記複数の所望周波数の各々に関して前記制御値を決定できるよう構成されている、
請求項１３に記載の増幅装置。
【請求項１５】
前記基準信号の振幅は、前記周波数範囲において実質的に一定である、請求項１３に記載の増幅装置。
【請求項１６】
前記第１のインピーダンスの極大値は、前記第１の周波数の変更に関わらず実質的に一定である、請求項１３に記載の増幅装置。
【請求項１７】
前記フィードバック回路の第２のインピーダンスは、前記第１のインピーダンスが極大であるときに、前記増幅装置の入力インピーダンスが所望の値となるように予め設定されている、請求項１３に記載の増幅装置。
【請求項１８】
記負荷回路は、前記可変容量を含むアクティブインダクタ回路を備える、請求項１３に記載の増幅装置。
【請求項１９】
前記可変容量は第１の可変容量のみを含み、
前記負荷回路は、前記第１の可変容量の静電容量のみの調整によって前記アクティブインダクタ回路のインピーダンスがピークとなる前記第１の周波数を変更できるよう構成されている、
請求項１８に記載の増幅装置。
【請求項２０】
請求項１〜１９のいずれか１項に記載の増幅装置、及び前記増幅装置の出力信号に対する周波数ダウンコンバージョンを行うミキサ回路を含むフロントエンド回路と、
前記フロントエンド回路の出力信号に対して、復調及び復号化を含む信号処理を行うバックエンド回路と、
を備える受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、増幅装置に関し、例えば、無線受信装置において好適に利用される増幅装置に関する。
【背景技術】
【０００２】
特許文献１は、アクティブインダクタ及び可変容量Ｃ２からなる並列共振器（i.e. タンク回路）を出力負荷として有するトランスコンダクタンス増幅装置を開示している。特許文献１の増幅装置は、可変容量（Ｃ２）及びアクティブインダクタに含まれる可変容量Ｃ１を変更することで、出力負荷としての並列共振器の共振周波数を調整することができる。この共振周波数の調整の際に静電容量の比率Ｃ１／Ｃ２が一定に保たれるよう制御することによって、特許文献１の増幅装置は、共振周波数における出力負荷インピーダンスＺｏｕｔのピーク値を一定にすることができる。
【０００３】
一般的に、トランスコンダクタンス増幅装置のゲイン及び入力インピーダンスＺｉｎは、出力負荷インピーダンスＺｏｕｔに比例する。したがって、特許文献１の増幅装置は、静電容量の比率Ｃ１／Ｃ２が一定に保たれるよう制御することによって、入力電圧信号の周波数（i.e. 並列共振器の共振周波数）に依存しない一定のゲイン及び一定の入力インピーダンスＺｉｎを得ることができる。さらに、特許文献１の増幅装置は、入力電圧信号の周波数（i.e. 並列共振器の共振周波数）において一定の入力インピーダンスＺｉｎ（i.e. ５０Ω）を得るために、フィードバック回路のインピーダンスＺｆｂを変化させることを必要としない。
【０００４】
特許文献２は、本件発明者によって考案されたアクティブインダクタを開示している。特許文献２に開示されたアクティブインダクタは、トランスコンダクタンス増幅装置の出力負荷として利用可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−７４５０１号公報
【特許文献２】特開２００４−３４３３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の増幅装置は、所望周波数（i.e. 入力電圧信号の周波数）において一定のゲイン及び一定の入力インピーダンスＺｉｎを得るために、可変容量Ｃ１及びＣ２の静電容量を変更する必要がある。しかしながら、アクティブインダクタ及び可変容量Ｃ２を含む回路素子は、製造上回避することが困難な特性ばらつきを有する。また、回路素子の特性は、一般的に、使用環境（e.g. 温度、動作電圧）によっても変化する。したがって、所望周波数において一定のゲイン及び一定の入力インピーダンスＺｉｎを得るためには、所望周波数と可変容量Ｃ１及びＣ２の静電容量を関係付けるための、言い換えると所望周波数に対応する可変容量の制御値を決定するための、キャリブレーションを実施しなければならない。しかしながら、特許文献１は、このキャリブレーションをどのように実施するかについて何ら開示していない。なお、その他の課題・問題、又は新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態において、増幅装置は、トランスコンダクタンス回路を含む増幅回路及び増幅回路の出力に接続される負荷回路を含む。さらに、当該増幅装置は、入力電圧信号の所望周波数帯に対応する可変容量の制御値を決定するためのキャリブレーションを行う。ここで、前記可変容量は、前記負荷回路に含まれている。前記負荷回路は、第１の周波数にて極大となる周波数依存の第１のインピーダンスを有するとともに、前記可変容量の静電容量の調整に応じて前記第１の周波数を変更できるよう構成されている。
当該一実施の形態の係るキャリブレーションは、
（ａ）前記入力電圧信号として前記増幅回路に供給される基準信号の周波数が前記所望周波数帯を含む周波数範囲において漸次増加又は漸次減少するよう周波数制御を行うこと、及び
（ｂ）前記周波数制御が行われる間の時間の関数としての前記増幅装置の出力信号振幅が極大を持つように前記制御値を決定すること、
を含む。
【０００８】
また、他の実施形態では、入力電圧信号の所望周波数帯に対応する可変容量の制御値を決定するためのキャリブレーションは、
（ａ）前記所望周波数帯の基準信号が前記入力電圧信号として前記増幅回路に供給される間に、前記静電容量が漸次増加又は漸次減少するよう静電容量制御を行うこと、及び
（ｂ）前記静電容量制御が行われる間の時間の関数としての前記増幅装置の出力信号振幅に表れる極大に対応して前記制御値を決定すること、
を含む。
【発明の効果】
【０００９】
上述した一実施の形態は、増幅装置の出力負荷に含まれる可変容量と入力電圧信号の所望周波数を関係付けるためのキャリブレーションを実施することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る受信装置の構成例を示すブロック図である。
【図２】実施の形態１に係る増幅回路の構成例を示す回路図である。
【図３】図３（ａ）は、可変容量が適切に調整されている場合における、周波数の関数としての増幅回路のゲインを示すグラフである。図３（ｂ）は、時間の関数としての基準信号周波数と、時間の関数としての増幅回路の出力信号振幅を示すグラフである。
【図４】図４（ａ）は、可変容量の静電容量が大き過ぎる場合における、周波数の関数としての増幅回路のゲインを示すグラフである。図４（ｂ）は、時間の関数としての基準信号周波数と、時間の関数としての増幅回路の出力信号振幅を示すグラフである。
【図５】図５（ａ）は、可変容量の静電容量が小さ過ぎる場合における、周波数の関数としての増幅回路のゲインを示すグラフである。図５（ｂ）は、時間の関数としての基準信号周波数と、時間の関数としての増幅回路の出力信号振幅を示すグラフである。
【図６】所望周波数帯に対応する可変容量の制御値を決定するための実施の形態１に係るキャリブレーション手順の具体例を示すフローチャートである。
【図７】実施の形態２に係る増幅回路の構成例を示す回路図である。
【図８】実施の形態３に係る増幅回路及び制御回路の構成例を示す回路図である。
【図９】図９（ａ）は、可変容量が適切に調整されている場合における、周波数の関数としての増幅回路のゲインを示すグラフである。図９（ｂ）は、時間の関数としての基準信号周波数と、時間の関数としての増幅回路の出力信号振幅の時間微分を示すグラフである。
【図１０】図１０（ａ）は、可変容量の静電容量が大き過ぎる場合における、周波数の関数としての増幅回路のゲインを示すグラフである。図１０（ｂ）は、時間の関数としての基準信号周波数と、時間の関数としての増幅回路の出力信号振幅の時間微分を示すグラフである。
【図１１】図１１（ａ）は、可変容量の静電容量が小さ過ぎる場合における、周波数の関数としての増幅回路のゲインを示すグラフである。図１１（ｂ）は、時間の関数としての基準信号周波数と、時間の関数としての増幅回路の出力信号振幅の時間微分を示すグラフである。
【図１２】所望周波数帯に対応する可変容量の制御値を決定するための実施の形態２に係るキャリブレーション手順の具体例を示すフローチャートである。
【図１３】所望周波数帯に対応する可変容量の制御値を決定するための実施の形態３に係るキャリブレーション手順の具体例を示すフローチャートである。
【発明を実施するための形態】
【００１１】
以下では、具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一又は対応する要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００１２】
＜実施の形態１＞
図１は、本実施の形態に係る受信装置１０の構成例を示すブロック図である。なお、図１は、一例としてヘテロダイン受信機アーキテクチャを示している。しかしながら、このような特定の受信機アーキテクチャに関する説明は、本実施の形態の範囲を限定する目的ではなく、本実施の形態に関する理解を容易にする目的で行われるものである。つまり、当業者は、以下に具体的に説明される実施の形態から把握される原理及び思想を、様々な方式の受信機に適用できる。例えば、受信装置１０はダイレクトコンバージョン受信機であってもよい。
【００１３】
受信フロントエンド１１は、アンテナ１２による受信ＲＦ（Radio Frequency）信号に対して増幅及び周波数ダウンコンバージョンを行うことにより、受信ＩＦ（Intermediate Frequency）信号ＶＩＦを生成する。Ａ／Ｄコンバータ１３は、受信ＩＦ信号ＶＩＦをサンプリングし、デジタルＩＦ信号をＤＳＰ（Digital Signal Processor）１４に供給する。ＤＳＰ１４は、デジタルＩＦ信号に対する信号処理（e.g. 復調、デインタリービング、伝導路復号化）を行う。つまり、ＤＳＰ１４は、受信装置１０のバックエンドに相当する。
【００１４】
図１の例では、フロントエンド１１は、バンド選択フィルタ１００、低雑音アンプ（Low Noise Amplifier（ＬＮＡ））１０１、制御回路１０２、発振回路１０３、イメージ除去フィルタ１０４、ダウンコンバータ１０５、及びポストアンプ１０６を有する。バンド選択フィルタ１００は、アンテナ１２による受信信号の中から所望のＲＦ信号が含まれる帯域を選択するためのバンドパスフィルタである。ＬＮＡ１０１は、受信ＲＦ信号を増幅する。イメージ除去フィルタ１０４は、イメージ信号を除去するためのバンドパスフィルタである。ダウンコンバータ１０５は、受信ＲＦ信号ＶＲＦとローカル発振信号ＶＬＯをミキシングすることによって受信ＲＦ信号ＶＲＦの周波数をダウンコンバージョンし、受信ＩＦ信号ＶＩＦを生成する。
【００１５】
既に述べた通り、図１の構成例は一例に過ぎない。例えば、ＬＮＡ１０１において所望周波数帯以外の信号（i.e. 妨害波）を効果的に除去できる場合には、バンド選択フィルタ１００は省略されてもよい。また、受信装置１０がダイレクトコンバージョン受信機である場合、イメージ除去フィルタ１０４は省略されてもよい。また、受信装置１０がヘテロダイン受信機であっても、イメージ除去フィルタ１０４は省略することができる。この場合、例えば、イメージ信号を選択的に減衰させることが可能な複素バンドパスフィルタをダウンコンバータ１０５又はポストアンプ１０６に配置すればよい。また、フロントエンド１１又はＤＳＰ１４において、ハートレー方式又はウィーバー方式によるイメージ除去を行うようにしてもよい。
【００１６】
さらに、ＬＮＡ１０１は、第１の周波数にてゲインがピーク（極大）となる周波数−ゲイン特性を有する。また、ＬＮＡ１０１は、この第１の周波数において、入力インピーダンスがアンテナ１２との整合に必要な所望の値（e.g. ５０Ω）となるように調整されている。さらに、ＬＮＡ１０１は、ピークゲイン及び入力インピーダンス整合が得られる第１の周波数を変更できるよう構成されている。第１の周波数の変更は、ＬＮＡ１０１に含まれるトランスコンダクタンス回路の出力負荷インピーダンスの周波数特性を変更することにより行われる。より詳細に述べると、第１の周波数の変更は、トランスコンダクタンス回路の出力負荷に含まれる可変容量を調整することにより行われる。第１の周波数の変更の詳細、つまり所望周波数帯に適応させるためのＬＮＡ１０１の調整の詳細については後述する。
【００１７】
制御回路１０２は、受信装置１０が受信すべき所望周波数帯の変更に応じて、ＬＮＡ１０１の周波数・ゲイン特性を調整する。つまり、制御回路１０２は、所望周波数帯においてピークゲイン及び入力インピーダンス整合が得られるようにＬＮＡ１０１を調整する。言い換えると、制御回路１０２は、ピークゲイン及び入力インピーダンス整合が得られる第１の周波数が所望周波数帯に含まれるようにＬＮＡ１０１を調整する。制御回路１０２は、ＬＮＡ１０１が有する出力負荷に含まれる可変容量を調整する。なお、制御回路１０２は、所望周波数帯に対応する可変容量の制御値を決定するためのキャリブレーションを行う。当該キャリブレーションの詳細については後述する。
【００１８】
発振回路１０３は、ＬＮＡ１０１のキャリブレーションに使用される基準信号を生成する。なお、基準信号を生成するための発振回路１０３は、ダウンコンバータ１０５による周波数ダウンコンバージョンのためのローカル発振信号ＶＬＯを生成する発振回路と兼用されてもよい。
【００１９】
続いて以下では、本実施の形態に係るＬＮＡ１０１の構成例について説明する。図２は、ＬＮＡ１０１の構成例を示す回路図である。図２の入力端子（ＩＮ）は、入力電圧信号を受信する。例えば、入力電圧信号は、アンテナ１２により受信された受信ＲＦ信号である。図２の出力端子（ＯＵＴ）は、増幅回路１によって増幅された出力電圧信号を出力する。図２の基準信号端子（ＲＥＦ＿ＩＮ）は、所望周波数帯と可変容量２２の制御値を関係付けるためのキャリブレーションの際に基準信号を受信する。
【００２０】
増幅回路１は、入力端子（ＩＮ）から供給される入力電圧信号を増幅する。図２の例では、増幅回路１は、２つのＮＭＯＳ（N channel Metal Oxide Semiconductor）トランジスタＮ１及びＮ２が縦積みされたカスコード構成を有する。つまり、トランジスタＮ１は、ソースが低位電源電圧ＶＳＳに接続されたソース接地（common source）回路であり、入力電圧信号を電流信号に変換する（i.e. 電圧−電流変換を行う）トランスコンダクタンス回路として機能する。トランジスタＮ２は、ゲートがバイアス電圧Ｖｂに接続されたゲート接地（common gate）回路であり、電流−電圧変換を行う。トランジスタＮ２のドレインは、出力端子（ＯＵＴ）に接続される。なお、図２に示した増幅回路１の構成、つまりカスコード構成は一例にすぎない。例えば、増幅回路１は、ＬＮＡ１０１のゲイン低下および消費電流の増加を伴う可能性があるものの、トランジスタＮ２を有していないソース接地型の１段増幅構成であってもよい。
【００２１】
負荷回路２は、増幅回路１の出力負荷である。負荷回路２は、増幅回路１の出力に接続されている。また、図２の構成例では、負荷回路２は、アクティブインダクタ２１及び可変容量２２を含む。アクティブインダクタ２１は、高位電源電圧ＶＤＤとトランジスタＮ２のソース（i.e. ノードＸ）の間に接続されている。
【００２２】
アクティブインダクタ２１は、ある周波数（i.e. 第１の周波数）においてインピーダンスがピークとなる周波数−インピーダンス特性を持つ。したがって、負荷回路２のインピーダンス（以下、出力負荷インピーダンス）も、この第１の周波数においてピークとなる。このため、アクティブインダクタ２１を含む負荷回路２は、特定の所望周波数帯を増幅する用途の増幅装置に好適に利用することができる。さらに、アクティブインダクタ２１又は負荷回路２のインピーダンスがピークとなる第１の周波数は、以下に述べるように可変容量２２の調整によって変更可能である。
【００２３】
可変容量２２は、アクティブインダクタ２１に結合されており、その静電容量Ｃａを変更することによってアクティブインダクタ２１のインピーダンスがピークとなる周波数（以下、ピーク周波数）をシフトさせることができる。例えば、静電容量Ｃａを大きくするとピーク周波数が低周波数側にシフトし、アクティブインダクタ２１は低周波数領域で高インピーダンスを持つ。逆に静電容量Ｃａを小さくすることピーク周波数が高周波数側にシフトし、アクティブインダクタ２１は高周波数領域で高インピーダンスを持つ。これにより、図２の負荷回路２は、第１の周波数にて極大となる周波数依存の第１のインピーダンスを有するとともに、可変容量２２の静電容量Ｃａの調整に応じて第１の周波数を変更できる。なお、負荷回路２による出力負荷インピーダンスのピーク値は、第１の周波数の変更に関わらず実質的に一定である。
【００２４】
フィードバック回路３は、増幅回路１の出力と入力の間を接続し、増幅回路１の出力を入力にネガティブフィードバックする。ネガティブフィードバックによって、フィードバック回路３は、入力端子（ＩＮ）から見たＬＮＡ１０１の入力インピーダンスを変化させる。この構成による入力インピーダンス値はフィードバックを行なわない時のＬＮＡ１０１のゲイン（i.e. オープンループゲイン）と密接な関係がり、一般的に、オープンループゲインが低い場合に入力インピーダンスが高くなり、逆にオープンループゲインが低い場合に入力インピーダンスは低くなる傾向がある。
【００２５】
この性質を利用して、図２の例では、フィードバック回路３は、負荷回路２による出力負荷インピーダンスがピーク（極大）であるときに、ＬＮＡ１０１の入力インピーダンスがインピーダンス整合のための所望の値となるように予め設定されている。具体的には、ＬＮＡ１０１のオープンループゲインがピーク値Ａｐｅａｋであるとき、つまり負荷回路２による出力負荷インピーダンスがピーク値ＺｐｅａｋであるときのＬＮＡ１０１の入力インピーダンスが入力電圧信号の信号源インピーダンス（e.g. ５０Ω）と等しくなるように、フィードバック回路３の少なくとも１つのパラメタを予め設定すればよい。フィードバック回路３の少なくとも１つのパラメタは、フィードバック回路３のインピーダンスを決定するパラメタであり、例えば、フィードバク回路に含まれる抵抗、インダクタ、キャパシタ、又はこれらを規定するトランジスタに関するパラメタ（トランスコンダクタンス、ゲート幅、ゲート長など）のうち少なくとも１つを含む。
【００２６】
続いて以下では、制御回路１０２により行われるキャリブレーションの詳細について説明する。既に述べたように、本実施の形態のＬＮＡ１０１は、可変容量２２の静電容量Ｃａを変更することにより、アクティブインダクタ２１のインピーダンス（言い換えると、ＬＮＡ１０１のゲインのピーク）のピークが得られる周波数を変更できる。したがって、ＬＮＡ１０１が所望周波数帯でピークインピーダンス又はピークゲインを持つように可変容量２２の制御値を設定することによって、所望周波数帯においてピークゲインが得られ且つ入力整合を選択的に行うことができる。ただし、アクティブインダクタ２１のピーク周波数は回路素子の特性ばらつきにより変動する。したがって、ＬＮＡ１０１が所望周波数帯でピークインピーダンス又はピークゲインを持つように、所望周波数帯と可変容量２２の制御値を対応付けるためのキャリブレーションが必要である。
【００２７】
キャリブレーションは以下のように行えばよい。キャリブレーションを行う場合、制御回路１０２は、スイッチ５を短絡し、所望周波数帯を含む基準信号がＬＮＡ１０１に入力されるようにする。基準信号は、実質的に一定の振幅を持つ周波数変調信号とすればよい。ここで、実質的に一定とは、基準信号の振幅が厳密に一定であることを必要としないことを意味する。例えば、発振回路１０３を構成する回路素子の特性ばらつきに起因する基準信号の振幅の変動が許容される。また、例えば、ＬＮＡ１０１のゲイン、出力信号電力、出力信号振幅の測定に許されている誤差範囲内での基準信号の振幅の変動が許容される。制御回路１０２は、基準信号の周波数ｆ＿ＲＥＦが所望周波数帯を含む周波数範囲において漸次増加又は漸次減少するように発振回路１０３を制御する。周波数変化幅（変化ステップ）は、周波数に対する負荷回路２のインピーダンス変化率（又はＬＮＡ１０１のゲイン変化率）及び出力信号振幅の変化量（又はゲイン変化量、インピーダンス変化量）の制御回路１０２における検出精度に基づいて決定すればよい。
【００２８】
振幅一定の基準信号を増幅回路１及び負荷回路２によって増幅することによって得られる出力電圧信号の振幅は、増幅回路１及び負荷回路２の周波数−ゲイン特性、言い換えると負荷回路２の周波数−インピーダンス特性、に応じて変化する。図３（ａ）、図４（ａ）、及び図５（ａ）は、可変容量２２の静電容量Ｃａが異なる場合のＬＮＡ１０１の周波数−ゲイン特性を示している。図３（ａ）は、所望周波数帯を含む基準信号の周波数ｆ＿ＲＥＦの範囲内においてピークゲインが得られる場合を示している。このときの静電容量Ｃａの値をＣａ＿０とする。これに対して、図４（ａ）は、静電容量Ｃａの値がＣａ＿０より大きい場合を示している。図４（ａ）では、ピークゲインを与える周波数は、基準信号周波数ｆ＿ＲＥＦよりも低周波数側にシフトしている。また、図５（ａ）は、静電容量Ｃａの値がＣａ＿０より小さい場合を示している。図５（ａ）では、ピークゲインを与える周波数は、基準信号周波数ｆ＿ＲＥＦよりも高周波数側にシフトしている。したがって、基準信号の周波数ｆ＿ＲＥＦを漸次増加又は漸次減少させたときのＬＮＡ１０１の出力信号振幅Ｖ＿ＯＵＴの時間変化の様子を観測することによって、静電容量Ｃａが図３（ａ）のように適切に調整されているかを判定することができる。つまり、制御回路１０２は、基準信号の周波数ｆ＿ＲＥＦを漸次増加又は漸次減少させたときに、時間の関数としての出力信号振幅Ｖ＿ＯＵＴを観測する。
【００２９】
例えば、図３（ｂ）、図４（ｂ）、及び図５（ｂ）は、所望周波数帯を含む周波数範囲（ｆ０〜ｆ１）で基準信号の周波数ｆ＿ＲＥＦを漸次増加させたときの周波数ｆ＿ＲＥＦのグラフ、及びＬＮＡ１０１の出力信号振幅Ｖ＿ＯＵＴのグラフを示している。なお、図３（ｂ）、図４（ｂ）、及び図５（ｂ）は、図３（ａ）、図４（ａ）、及び図５（ａ）の周波数−ゲイン特性にそれぞれ対応する。すなわち、制御回路１０２は、周波数範囲（ｆ０〜ｆ１）における周波数ｆ＿ＲＥＦの単調増加に対して出力信号振幅Ｖ＿ＯＵＴが単調減少傾向を示す場合（i.e. 図４（ｂ）の状態）、静電容量Ｃａを減少するように可変容量２２を制御する。この場合、図４（ａ）及び（ｂ）から明らかであるように、ＬＮＡ１０１のピークゲイン周波数が所望周波数帯よりも低いと考えられるためである。そして、制御回路１０２は、基準信号周波数ｆ＿ＲＥＦの走査を再度実行する。なお、周波数ｆ＿ＲＥＦの単調減少に対して出力信号振幅Ｖ＿ＯＵＴが単調増加傾向を示す場合にも、静電容量Ｃａを減少するように可変容量２２を制御すればよい。
【００３０】
これとは逆に、制御回路１０２は、周波数範囲（ｆ０〜ｆ１）における周波数ｆ＿ＲＥＦの単調増加に対して出力信号振幅Ｖ＿ＯＵＴが単調増加傾向を示す場合（i.e. 図５（ｂ）の状態）、静電容量Ｃａを増加するように可変容量２２を制御する。この場合、図５（ａ）及び（ｂ）から明らかであるように、ＬＮＡ１０１のピークゲイン周波数が所望周波数帯よりも高いと考えられるためである。そして、制御回路１０２は、基準信号周波数ｆ＿ＲＥＦの走査を再度実行する。なお、周波数ｆ＿ＲＥＦの単調減少に対して出力信号振幅Ｖ＿ＯＵＴが単調減少傾向を示す場合にも、静電容量Ｃａを増加するように可変容量２２を制御すればよい。
【００３１】
制御回路１０２は、周波数範囲（ｆ０〜ｆ１）における周波数ｆ＿ＲＥＦの単調増加又は単調減少に対して出力信号振幅Ｖ＿ＯＵＴがピーク（極大）を示す場合（i.e. 図３（ｂ）の状態）、所望周波数帯に対応する適切な静電容量Ｃａ＿０が得られたとみなし、この静電容量Ｃａ＿０を与える可変容量２２の制御値を所望周波数帯と関係付けて記憶する。所望周波数帯に対応する可変容量２２の制御値は、例えば受信装置１０が有する不揮発性メモリ（不図示）に記録すればよい。
【００３２】
例えば受信装置１０が複数の所望周波数帯を切り替えて受信可能なマルチバンド受信機である場合、制御回路１０２は、複数の所望周波数帯に対応する複数の可変容量２２の制御値を決定するために複数のキャリブレーションを実行してもよい。制御回路１０２は、受信装置１０が受信すべき所望周波数帯の切り替えに応じて、不揮発性メモリ（不図示）に記憶された複数の可変容量２２の制御値の中から受信すべき所望周波数帯に対応する制御値を読み出し、読みだした制御値を用いて可変容量２２の静電容量Ｃａを調整すればよい。これにより、１つのＬＮＡ１０１を複数の所望周波数に対応させることができる。
【００３３】
図６は、制御回路１０２により実行されるキャリブレーション手順の具体例を示すフローチャートである。ステップＳ１１では、制御回路１０２は、発振回路１０３及びスイッチ５を制御することで、振幅一定の基準信号をＬＮＡ１０１に供給するとともに、基準信号の周波数ｆ＿ＲＥＦをｆ０からｆ１まで漸次増加させる。ステップＳ２１では、制御回路１０２は、時間の関数としての出力信号振幅Ｖ＿ＯＵＴを観測する。周波数ｆ＿ＲＥＦを単調増加させた場合の時間の関数としての出力信号振幅Ｖ＿ＯＵＴがピーク（極大）を示す場合、制御回路１０２はこのときの可変容量２２の制御値を記憶し、キャリブレーションを終了する（ステップＳ１３）。
【００３４】
周波数ｆ＿ＲＥＦを漸次増加させた場合の時間の関数としての出力信号振幅Ｖ＿ＯＵＴが単調増加傾向を示す場合、制御回路１０２は、静電容量ＣａをΔＣだけ増加し（つまり、可変容量２２の制御値を変更し）、ステップＳ１１から繰り返す（ステップＳ１４）。また、周波数ｆ＿ＲＥＦを漸次増加させた場合の時間の関数としての出力信号振幅Ｖ＿ＯＵＴが単調減少傾向を示す場合、制御回路１０２は、静電容量ＣａをΔＣだけ減少し（つまり、可変容量２２の制御値を変更し）、ステップＳ１１から繰り返す（ステップＳ１５）。
【００３５】
なお、図６では、制御回路１０２が出力信号振幅Ｖ＿ＯＵＴを観測する例を示したが、制御回路１０２が観測するパラメタは出力信号電力でもよい。また、制御回路１０２が観測するパラメタは、増幅回路１及び出力負荷２による利得を反映している他のパラメタであってもよい。
【００３６】
制御回路１０２によるキャリブレーションが実施されるタイミングについては、様々なバリエーションが考えられる。例えば、制御回路１０２は、受信装置１０の電源投入時又はリセット時のセットアップの際に、上述したキャリブレーションを実施してもよい。また、利用者による指示、無線通信の相手装置による指示、又は利用地域・利用国の自立的な検出などに基づいて受信装置１０が受信すべき所望周波数帯の変更を契機として、制御回路１０２は、上述したキャリブレーションを実施してもよい。また、制御回路１０２は、受信装置１０の動作モードが無線受信の実行を必要としない動作モード（e.g. スリープモード）であるときに、上述したキャリブレーションを実施してもよい。また、制御回路１０２は、上述したキャリブレーションを定期的に実施してもよい。
【００３７】
上述したように、本実施の形態では、制御回路１０２は、入力電圧信号の所望周波数帯に対応する可変容量２２の制御値を決定するためのキャリブレーションを行うよう構成されている。具体的には、制御回路１０２は、基準信号の周波数が所望周波数帯を含む周波数範囲において漸次増加又は漸次減少するよう周波数制御を行う。そして、制御回路１０２は、基準信号に対する周波数制御が行われる間の時間の関数としての出力信号振幅Ｖ＿ＯＵＴがピーク（極大）を持つように可変容量２２の制御値を決定する。したがって、本実施の形態は、入力電圧信号の所望周波数帯に対応する可変容量２２の制御値を決定するためのキャリブレーションを適切に行うことができる。
【００３８】
また、本実施の形態では、可変容量２２の静電容量Ｃａの変更に関わらず、言い換えると第１の周波数の変更に関わらず、負荷回路２のインピーダンスのピーク値が実質的に一定となるよう構成されている。ここで、実質的に一定とは、ピーク値が厳密に一定であることを必要としないことを意味する。例えば、回路素子の特性ばらつきに起因する負荷回路２のインピーダンスのピーク値の変動が許容される。また、例えば、入力インピーダンスに許されている誤差範囲内での負荷回路２のインピーダンスのピーク値の変動が許容される。これにより、フィードバック回路３のインピーダンスは、負荷回路２のインピーダンスがピーク値であるときに所望の入力インピーダンス（e.g. ５０Ω）が得られるように予め設定しておくことができる。言い換えると、受信装置１０（又はＬＮＡ１０１）が受信すべき所望周波数帯が変更されても、フィードバック回路３のインピーダンスを再調整する必要がない。
【００３９】
また、本実施の形態で述べたキャリブレーションの具体例では、基準信号の振幅を実質的に一定する例について述べた。これにより、出力信号振幅Ｖ＿ＯＵＴを観測する際に基準信号の振幅の影響を除去できるため、誤判定を減らし、正確なキャリブレーションを行うことができる。
【００４０】
また、本実施の形態で述べたＬＮＡ１０１は、所望周波数帯においてゲインがピークとなる周波数−ゲイン特定を有する。このため、ＬＮＡ１０１は、所望周波数帯ではない信号（i.e. 妨害波）に対するゲインを所望波に比べて低減できる。また、本実施の形態で述べたＬＮＡ１０１は、所望周波数帯において入力インピーダンスを整合できるが、妨害波に対しては入力インピーダンスが不整合となる。このため、ＬＮＡ１０１の入力端において妨害波を反射することができる。したがって、本実施の形態で述べたＬＮＡ１０１は、所望周波数帯を選択的に効果的に増幅することができる。さらに、既に述べたように、ＬＮＡ１０１は、可変容量２２の制御値を切り替えることによって、複数の所望周波数帯において使用することも可能である。したがって、ＬＮＡ１０１は、所望周波数帯を選択的に効果的に増幅する機能を、複数の所望周波数帯に対して提供できる。
【００４１】
また、本実施の形態で述べたＬＮＡ１０１は、１つの可変容量２２のみの制御によって、ピークゲイン及び入力インピーダンス整合が得られる所望周波数を切り替えることができるよう構成されている。したがって、本実施の形態のＬＮＡ１０１は、マルチバンド受信を行う受信装置１０に好適に適用することができる。なお、１つの可変容量２２のみの制御によって、ピークゲイン及び入力インピーダンス整合が得られる所望周波数を切り替えることが可能なＬＮＡ１０１の具体的構成例（特に、負荷回路２及びフィードバック回路３の構成例）については以下の実施の形態２において詳しく説明する。
【００４２】
＜実施の形態２＞
本実施の形態では、実施の形態１で述べた負荷回路２及びフィードバック回路３の具体的な構成例について説明する。図７は、負荷回路２及びフィードバック回路３の構成例を含むＬＮＡ１０１の回路図である。図７の例では、アクティブインダクタ２１は、ＰＭＯＳ（P channel MOS）トランジスタＰ１、ＮＭＯＳトランジスタＮ３、及び電流源２３を含む。トランジスタＰ１のドレインは、トランジスタＮ３のゲートに接続される。トランジスタＮ３のソースは、トランジスタＰ１のゲートに接続される。さらに、トランジスタＰ１のドレイン及びトランジスタＮ３のゲートは、増幅回路１の出力（ノードＸ）に接続される。さらにまた、トランジスタＰ１のゲート及びトランジスタＮ１のソース（ノードY）は、電流源２３及び可変容量２２の一端に接続される。なお、トランジスタＰ１のソース及びトランジスタＮ３のドレインは、高位電源電圧ＶＤＤに接続される。電流源２３及び可変容量２２の他端は、低位電源電圧ＶＳＳに接続される。
【００４３】
つまり、図７に示すアクティブインダクタ２１の構成例において、トランジスタＮ３及びこれにより駆動される電流源２３は、増幅回路１の出力（i.e. ノードＸ）に接続されたソースフォロワを構成している。このソースフォロワの出力（i.e. ノードＹ）には、トランジスタＰ１のゲート及び可変容量２２が並列に接続されている。つまり、増幅回路１の負荷としてのトランジスタＰ１は、ソースフォロワ（電圧バッファ）を介してダイオード接続されている。しかしながら、トランジスタＰ１のゲート電圧の位相は、トランジスタＰ１のドレイン電圧（i.e. ノードＸの電圧）の位相に比べて、可変容量２２の静電容量Ｃａの大きさに応じて定まる時間遅れを持つ。したがって、入力端子（ＩＮ）に供給される入力電圧信号が交流信号（特に、高周波信号）である場合、出力電流（i.e.ノードＸを流れる電流）の位相は出力電圧（i.e. ノードＸの電圧）の位相に比べて遅れるため、トランジスタＰ１はインダクタとして機能する。
【００４４】
さらに、図７に示すアクティブインダクタ２１は、増幅回路１の負荷としてのトランジスタＰ１のゲートに接続された可変容量２２の静電容量Ｃａを変更することで、トランジスタＰ１のドレイン電圧（i.e. ノードＸの電圧）とゲート電圧の位相差を変更できる。このため、図７に示すアクティブインダクタ２１の構成を有するＬＮＡ１０１は、可変容量２２の静電容量Ｃａを変更することで、トランジスタＰ１がインダクタとして機能する周波数を変更することができ、アクティブインダクタ２１のインピーダンスがピークとなる周波数を変更することができる。
【００４５】
図７のフィードバック回路３は、ソースフォロワを含む。具体的に述べると、ソースフォロワは、ＮＭＯＳトランジスタＮ４及び電流源３１を含み、高位電源電圧ＶＤＤと低位電源電圧ＶＳＳの間で動作する。トランジスタＮ４のソースは電流源３１に接続され、そのゲートは増幅回路１の出力（ノードＸ）に接続される。さらに、トランジスタＮ４のゲートは、結合容量３２を介してＬＮＡ１０１（i.e. 増幅回路１）の入力に接続されている。つまり、フィードバック回路３は、ソースフォロワの出力を結合容量３２を通して増幅回路１の入力に接続することで、増幅回路１の出力から入力へのフィードバックを行う。
【００４６】
図７の例では、フィードバック回路３（i.e. ソースフォロワ）のトランスコンダクタンスをｇｍとし、増幅回路１及びアクティブインダクタとしての負荷回路２の第１の周波数におけるピークゲインをＡｐｅａｋとすると、ＬＮＡ１０１の入力インピーダンスＺｉｎは以下の（１）式により表すことができる。
Ｚｉｎ＝１／ｇｍ（１＋Ａｐｅａｋ）  ・・・（１）
【００４７】
したがって、（１）式に示されたＺｉｎが所望の値（e.g. ５０Ω）となるように、ｇｍ及びＡｐｅａｋを設定すればよい。これにより、任意の第１の周波数（つまり所望周波数）において入力インピーダンスが整合する。したがって、図７のＬＮＡ１０１は、受信すべき所望周波数が変更される場合には、可変容量２２を調整するのみでよく、フィードバック回路３のインピーダンス調整を必要としない。
【００４８】
上述したことから明らかであるように、図７に示されたアクティブインダクタ２１を有するＬＮＡ１０１は、増幅回路１の負荷としてのトランジスタＰ１のゲートに接続されている可変容量２２の静電容量Ｃを調整するだけで、ピークゲイン及び入力インピーダンス整合が得られる所望周波数を切り替えることができる
【００４９】
＜実施の形態３＞
本実施の形態では、実施の形態１で述べた制御回路１０２の具体例について説明する。図８は、本実施の形態に係る制御回路１０２の具体例を示す回路図である。パワー検出回路４１は、増幅回路１及び負荷回路２により増幅された出力信号電力（パワー）Ｐ＿ＯＵＴを検出する。微分回路４２は、出力信号電力Ｐ＿ＯＵＴの時間微分を求める。ゼロクロス検出回路４３は、微分回路４２による微分値がゼロ点をクロスするか否かを検出する。制御論理回路３４は、ゼロクロス検出回路４３の検出結果に応じて可変容量２２の制御値を増減する。
【００５０】
キャリブレーションの実行時、つまり基準信号の周波数を単調増加又は単調減少させる際の時間の関数としての出力信号電力Ｐ＿ＯＵＴ、出力信号振幅Ｖ＿ＯＵＴ、又はＬＮＡ１０１の利得を反映した他のパラメタ、の時間微分を求めることによって、ピーク（極大）の有無を検出することが容易になる。つまり、微分値のゼロクロス（i.e. 符号の変化）を検出することで、ピーク（極大）の存在を検出することができる。例えば、図３（ａ）及び図９（ａ）に示されているように、所望周波数帯を含む基準信号の周波数ｆ＿ＲＥＦの範囲内においてピークゲインが得られる場合（i.e. 静電容量Ｃａの値をＣａ＿０である場合）を考える。この場合、図９（ｂ）に示されているように、所望周波数帯を含む周波数範囲（ｆ０〜ｆ１）で基準信号の周波数ｆ＿ＲＥＦを漸次増加させると、出力信号電力Ｐ＿ＯＵＴの時間微分の符号は正から負に変化し、ゼロクロスが検出される。
【００５１】
また、微分値の符号が正であるか負であるかを検出することで、静電容量Ｃａ（i.e. 可変容量２２の制御値）の調整方向を決定できる。例えば、図４（ａ）及び図１０（ａ）に示されているように、静電容量Ｃａの値がＣａ＿０より大きい場合を考える。この場合、図１０（ｂ）に示すように、基準信号の周波数ｆ＿ＲＥＦを漸次増加させると、出力信号電力Ｐ＿ＯＵＴの時間微分の符号は常に負となる。したがって、出力信号電力Ｐ＿ＯＵＴの時間微分の符号が常に負であることに応じて、制御回路１０２は、静電容量Ｃａを減少するように可変容量２２を制御すればよい。
【００５２】
これとは逆に、図５（ａ）及び図１１（ａ）に示されているように、静電容量Ｃａの値がＣａ＿０より小さい場合を考える。この場合、図１１（ｂ）に示すように、基準信号の周波数ｆ＿ＲＥＦを漸次増加させると、出力信号電力Ｐ＿ＯＵＴの時間微分の符号は正となる。したがって、出力信号電力Ｐ＿ＯＵＴの時間微分の符号が常に正であることに応じて、制御回路１０２は、静電容量Ｃａを増加するように可変容量２２を制御すればよい。
【００５３】
図１２は、本実施の形態に係る制御回路１０２により実行されるキャリブレーション手順の具体例を示すフローチャートである。図１２のステップＳ１１、Ｓ１３〜Ｓ１５における処理は、図６に示した同一符号のステップ群における処理と同様である。ステップＳ２２では、制御回路１０２は、出力信号電力Ｐ＿ＯＵＴの時間微分の符号を判定する。
【００５４】
上述したように、本実施の形態に係る制御回路１０２は、時間の関数としての出力信号電力Ｐ＿ＯＵＴ、出力信号振幅Ｖ＿ＯＵＴ、又はＬＮＡ１０１の利得を反映した他のパラメタ、の時間微分を求めるとともに、この時間微分のゼロクロスを検出する。これにより、本実施の形態は、単に出力信号振幅又は出力信号電力などを観測する方式に比べて、出力信号振幅又は出力信号電力などの時間変化を高感度で検出することができる。
【００５５】
＜実施の形態４＞
本実施の形態では、実施の形態１〜３で述べたキャリブレーション手順のその他の具体例について説明する。実施の形態１〜３では、基準信号周波数ｆ＿ＲＥＦを単調増加又は単調減少させる例を示した。これに対して本実施の形態では、制御回路１０２は、基準信号の周波数を所望周波数帯に含まれる周波数に固定し、可変容量２２の静電容量Ｃａを単調増加又は単調減少させる。そして、制御回路１０２は、静電容量Ｃａの単調増加又は単調減少が行われる間の時間の関数としての出力信号振幅に表れるピークに対応して、所望周波数に対応する可変容量２２の制御値を決定する。なお、実施の形態１で述べたのと同様に、制御回路１０２が直接的に観測するのは、出力信号振幅でもよいし、出力信号電力でもよいし、増幅回路１及び負荷回路２によるゲインを反映した他のパラメタでもよいし、これらいずれかの時間微分でもよい。
【００５６】
単調増加又は単調減少される静電容量Ｃａの走査範囲において負荷回路２の出力負荷インピーダンス（又はＬＮＡ１０１のゲイン）がピークを持つ場合、出力信号振幅、出力信号電力、及び増幅回路１及び負荷回路２によるゲインを反映した他のパラメタには極大が表れる。また、これらの時間微分にはゼロクロスが表れる。したがって、制御回路１０２は、極大又はゼロクロスが検出されたときの静電容量Ｃａ（又は可変容量２２の制御値）を記憶すればよい。
【００５７】
図１３は、本実施の形態に係るキャリブレーション手順の具体例を示すフローチャートである。ステップＳ３１では、制御回路１０２は、発振回路１０３及びスイッチ５を制御することで、振幅一定であり周波数が所望周波数帯に含まれる基準信号をＬＮＡ１０１に供給する。また、ステップＳ３１では、制御回路１０２は、可変容量２２を制御することで、静電容量Ｃａを漸次増加させる。静電容量Ｃａを漸次増加させる範囲は、任意の初期値とすればよい。ステップＳ３２では、制御回路１０２は、出力信号電力Ｐ＿ＯＵＴの時間微分の符号を判定する。ステップＳ３２においてゼロクロスが検出された場合、制御回路１０２は、ゼロクロスが検出されたときの可変容量２２の制御値を記憶し、キャリブレーションを終了する（ステップＳ３３）。
【００５８】
静電容量Ｃａを漸次増加させた場合の時間の関数としての出力信号電力Ｐ＿ＯＵＴの時間微分が常に正を示す場合、制御回路１０２は、静電容量Ｃａの変更範囲をΔＣだけ増加する方向にずらし（つまり、可変容量２２の制御値を変更し）、ステップＳ３１から繰り返す（ステップＳ３４）。また、静電容量Ｃａを漸次増加させた場合の時間の関数としての出力信号電力Ｐ＿ＯＵＴの時間微分が常に負を示す場合、制御回路１０２は、静電容量Ｃａの変更範囲をΔＣだけ減少方向にずらし（つまり、可変容量２２の制御値を変更し）、ステップＳ３１から繰り返す（ステップＳ３５）。
【００５９】
なお、図１３のステップＳ３２において、制御回路１０２は、出力信号振幅の時間微分、又はゲインを反映した他のパラメタの時間微分、の符号を観測してもよい。また、ステップＳ３２において、制御回路１０２は、出力信号振幅、出力信号電力、又はゲインを反映した他のパラメタ、のピーク（極大）、単調増加傾向、及び単調減少傾向を観測してもよい。
【００６０】
上述したように、本実施の形態は、所望周波数帯と可変容量２２の制御値を関係付けるためのキャリブレーションの際に、可変容量２２の静電容量Ｃａを走査する。静電容量を走査する場合、一般的に、可変容量に加える制御電圧を変化させる。このため、可変容量に加える制御電圧を広範囲に走査できる場合は、本実施の形態で述べたキャリブレーションを利用することができる。また、本実施の形態で述べたキャリブレーションは、発振回路１０３の発振周波数を走査するための制御が不要であるため、制御回路１０２を含む制御系をより簡素化することができる。
【００６１】
＜その他の実施の形態＞
実施の形態１〜４で述べた制御回路１０２によるキャリブレーションは、２つ以上の可変容量の調整が必要な増幅装置、例えば特許文献１に示された出力負荷としてタンク回路を有する増幅装置、にも適用することができる。例えば、実施の形態１〜４で述べた制御回路１０２によるキャリブレーションは、特許文献１に示されているような、出力負荷としてタンク回路を有する増幅装置にも適用することができる。
【００６２】
実施の形態１〜４で述べた制御回路１０２は、フロントエンドＩＣ（Integrated Circuit）に配置されてもよいし、バックエンドＩＣに配置されてもよいし、フロントエンドＩＣ及びバックエンドＩＣとは別のチップに配置されてもよい。制御回路１０２の機能は、ＡＳＩＣ、プログラマブルロジックデバイス、又はＦＰＧＡ（Field-Programmable Gate Array）により実装されてもよい。また、制御回路１０２の機能は、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、マイクロプロセッサ、又はマイクロコントローラ等と呼ばれるコンピュータシステムにプログラムを実行させることによって実現されてもよい。例えば、図６、図１２、又は図１３を用いて説明したアルゴリズムをコンピュータに行わせるための命令群を含む１又は複数のプログラムを作成し、当該プログラムをコンピュータシステムに供給すればよい。
【００６３】
このプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（random access memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００６４】
また、上述した実施の形態１〜４は、適宜組み合わせて用いることができる。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。例えば、本発明は、以下に示すその他の実施形態を含む。
【００６５】
＜実施の形態Ａ１＞
増幅装置であって、
入力電圧信号を電流信号に変換するトランスコンダクタンス回路を含む増幅回路と、
前記増幅回路の出力と入力の間を接続するフィードバック回路と、
前記増幅回路の出力に接続され、可変容量を含み、第１の周波数にて極大となる周波数依存の第１のインピーダンスを有するとともに、前記可変容量の静電容量の調整に応じて前記第１の周波数を変更できるよう構成された負荷回路と、
前記入力電圧信号の所望周波数帯に対応する前記可変容量の制御値を決定するためのキャリブレーションを行う制御回路と、
を備え、
前記キャリブレーションは、
前記入力電圧信号として前記増幅回路に供給される基準信号の周波数が前記所望周波数帯を含む周波数範囲において漸次増加又は漸次減少するよう周波数制御を行うこと、及び
前記周波数制御が行われる間の時間の関数としての前記増幅装置の出力信号振幅が極大を持つように前記制御値を決定すること、
を含む、増幅装置。
【００６６】
＜実施の形態Ａ２＞
前記決定することは、前記出力信号振幅の時間微分、前記増幅装置の出力信号電力の時間微分、又は前記増幅装置の利得を反映している他のパラメタの時間微分、のゼロクロスを検出することによって前記出力信号振幅の極大を判定することを含む、実施の形態Ａ１に記載の増幅装置。
【００６７】
＜実施の形態Ａ３＞
制御回路は、さらに、前記可変容量を前記所望周波数帯に対応させるために、前記制御値に基づいて前記可変容量の静電容量を調整するよう構成されている、実施の形態Ａ１又はＡ２に記載の増幅装置。
【００６８】
＜実施の形態Ａ４＞
前記所望周波数は、複数の所望周波数を含み、
前記制御部は、前記複数の所望周波数の各々に関して前記制御値を決定できるよう構成されている、
実施の形態Ａ１〜Ａ３のいずれか１つに記載の増幅装置。
【００６９】
＜実施の形態Ａ５＞
前記基準信号の振幅は、前記周波数範囲において実質的に一定である、実施の形態Ａ１〜Ａ４のいずれか１つに記載の増幅装置。
【００７０】
＜実施の形態Ａ６＞
前記第１のインピーダンスの極大値は、前記第１の周波数の変更に関わらず実質的に一定である、実施の形態Ａ１〜Ａ５のいずれか１つに記載の増幅装置。
【００７１】
＜実施の形態Ａ７＞
前記フィードバック回路の第２のインピーダンスは、前記第１のインピーダンスが極大であるときに、前記増幅装置の入力インピーダンスが所望の値となるように予め設定されている、実施の形態Ａ１〜Ａ６のいずれか１つに記載の増幅装置。
【００７２】
＜実施の形態Ａ８＞
前記負荷回路は、前記可変容量を含むアクティブインダクタ回路を備える、実施の形態Ａ１〜Ａ７のいずれか１つに記載の増幅装置。
【００７３】
＜実施の形態Ａ９＞
前記可変容量は第１の可変容量のみを含み、
前記負荷回路は、前記第１の可変容量の静電容量のみの調整によって前記アクティブインダクタのインピーダンスがピークとなる前記第１の周波数を変更できるよう構成されている、
実施の形態Ａ８に記載の増幅装置。
【００７４】
＜実施の形態Ａ１０＞
前記アクティブインダクタ回路は、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、及び電流源をさらに含み、
前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのゲートは、前記増幅回路の出力に接続され、
前記ＰＭＯＳトランジスタのソース及び前記ＮＭＯＳトランジスタのドレインは、第１の電源に接続され、
前記ＰＭＯＳトランジスタのゲート及び前記ＮＭＯＳトランジスタのソースは、前記電流源の一端及び前記第１の可変容量の一端に接続され、
前記電流源及び前記容量の他端は、第２の電源に接続される、
実施の形態Ａ９に記載の増幅装置。
【００７５】
＜実施の形態Ａ１１＞
前記フィードバック回路はソースフォロワを備える、実施の形態Ａ１〜Ａ１０のいずれか１つに記載の増幅装置。
【００７６】
＜実施の形態Ａ１２＞
前記ソースフォロワは、
ゲートが前記増幅回路の出力に接続され、ソースが結合容量を介して前記増幅回路の入力に接続されるＭＯＳトランジスタと、
前記ＭＯＳトランジスタのソースに接続される電流源と、
を備える、実施の形態Ａ１１に記載の増幅装置。
【００７７】
＜実施の形態Ａ１３＞
前記基準信号を生成する発振回路をさらに備える、実施の形態Ａ１〜Ａ１２のいずれか１つに記載の増幅装置。
【００７８】
＜実施の形態Ａ１４＞
前記制御値は、前記可変容量の静電容量を示す、実施の形態Ａ１〜Ａ１３のいずれか１つに記載の増幅装置。
【００７９】
＜実施の形態Ａ１５＞
増幅装置であって、
入力電圧信号を電流信号に変換するトランスコンダクタンス回路を含む増幅回路と、
前記増幅回路の出力と入力の間を接続するフィードバック回路と、
前記増幅回路の出力に接続され、可変容量を含み、第１の周波数にて極大となる周波数依存の第１のインピーダンスを有するとともに、前記可変容量の静電容量の調整に応じて前記第１の周波数を変更できるよう構成された負荷回路と、
前記入力電圧信号の所望周波数帯に対応する前記可変容量の制御値を決定するためのキャリブレーションを行う制御回路と、
を備え、
前記キャリブレーションは、
前記所望周波数帯の基準信号が前記入力電圧信号として前記増幅回路に供給される間に、前記静電容量が漸次増加又は漸次減少するよう静電容量制御を行うこと、及び
前記静電容量制御が行われる間の時間の関数としての前記増幅装置の出力信号振幅に表れる極大に対応して前記制御値を決定すること、
を含む、増幅装置。
【００８０】
＜実施の形態Ａ１６＞
制御回路は、さらに、前記可変容量を前記所望周波数帯に対応させるために、前記制御値に基づいて前記可変容量の静電容量を調整するよう構成されている、実施の形態Ａ１５に記載の増幅装置。
【００８１】
＜実施の形態Ａ１７＞
前記所望周波数は、複数の所望周波数を含み、
前記制御部は、前記複数の所望周波数の各々に関して前記制御値を決定できるよう構成されている、
実施の形態Ａ１５〜Ａ１６のいずれか１つに記載の増幅装置。
【００８２】
＜実施の形態Ａ１８＞
前記基準信号の振幅は、前記周波数範囲において実質的に一定である、実施の形態Ａ１５〜Ａ１７のいずれか１つに記載の増幅装置。
【００８３】
＜実施の形態Ａ１９＞
前記第１のインピーダンスの極大値は、前記第１の周波数の変更に関わらず実質的に一定である、実施の形態Ａ１５〜Ａ１８のいずれか１つに記載の増幅装置。
【００８４】
＜実施の形態Ａ２０＞
前記フィードバック回路の第２のインピーダンスは、前記第１のインピーダンスが極大であるときに、前記増幅装置の入力インピーダンスが所望の値となるように予め設定されている、実施の形態Ａ１５〜Ａ１９のいずれか１つに記載の増幅装置。
【００８５】
＜実施の形態Ａ２１＞
記負荷回路は、前記可変容量を含むアクティブインダクタ回路を備える、実施の形態Ａ１５〜Ａ２０のいずれか１つに記載の増幅装置。
【００８６】
＜実施の形態Ａ２２＞
前記可変容量は第１の可変容量のみを含み、
前記負荷回路は、前記第１の可変容量の静電容量のみの調整によって前記アクティブインダクタ回路のインピーダンスがピークとなる前記第１の周波数を変更できるよう構成されている、
実施の形態Ａ２１に記載の増幅装置。
【００８７】
＜実施の形態Ａ２３＞
実施の形態Ａ１〜Ａ２２のいずれか１項に記載の増幅装置、及び前記増幅装置の出力信号に対する周波数ダウンコンバージョンを行うミキサ回路を含むフロントエンド回路と、
前記フロントエンド回路の出力信号に対して、復調及び復号化を含む信号処理を行うバックエンド回路と、
を備える受信装置。
【００８８】
＜実施の形態Ａ２４＞
増幅装置のキャリブレーション方法であって、
前記増幅装置は、
トランスコンダクタンス回路を含む増幅回路と、
前記増幅回路の出力と入力の間を接続するフィードバック回路と、
前記増幅回路の出力に接続され、可変容量を含み、第１の周波数にて極大となる周波数依存の第１のインピーダンスを有するとともに、前記可変容量の静電容量の調整に応じて前記第１の周波数を変更できるよう構成された負荷回路と、
を含み、
前記キャリブレーション方法は、
前記入力電圧信号として前記増幅回路に供給される基準信号の周波数が所望周波数帯を含む周波数範囲において漸次増加又は漸次減少するよう周波数制御を行うこと、及び
前記周波数制御が行われる間の時間の関数としての前記増幅装置の出力信号振幅が極大を持つように、前記所望周波数に対応する前記可変容量の制御値を決定すること、
を備える、キャリブレーション方法。
【００８９】
＜実施の形態Ａ２５＞
前記所望周波数は、複数の所望周波数を含み、
前記決定することは、前記複数の所望周波数の各々に関して前記制御値を決定することを含む、
実施の形態Ａ２４に記載の方法。
【００９０】
＜実施の形態Ａ２６＞
前記基準信号の振幅は、前記周波数範囲において実質的に一定である、実施の形態Ａ２４又はＡ２５に記載の方法。
【００９１】
＜実施の形態Ａ２７＞
前記第１のインピーダンスの極大値は、前記第１の周波数の変更に関わらず実質的に一定である、実施の形態Ａ２４〜Ａ２６のいずれか１つに記載の方法。
【００９２】
＜実施の形態Ａ２８＞
増幅装置のキャリブレーション方法であって、
前記増幅装置は、
トランスコンダクタンス回路を含む増幅回路と、
前記増幅回路の出力と入力の間を接続するフィードバック回路と、
前記増幅回路の出力に接続され、可変容量を含み、第１の周波数にて極大となる周波数依存の第１のインピーダンスを有するとともに、前記可変容量の静電容量の調整に応じて前記第１の周波数を変更できるよう構成された負荷回路と、
を含み、
前記キャリブレーション方法は、
所望周波数帯の基準信号が前記入力電圧信号として前記増幅回路に供給される間に、前記静電容量が漸次増加又は漸次減少するよう静電容量制御を行うこと、及び
前記静電容量制御が行われる間の時間の関数としての前記増幅装置の出力信号振幅に表れる極大に対応して、前記所望周波数に対応する前記可変容量の前記制御値を決定すること、
を備える、キャリブレーション方法。
【００９３】
＜実施の形態Ａ２９＞
前記所望周波数は、複数の所望周波数を含み、
前記決定することは、前記複数の所望周波数の各々に関して前記制御値を決定することを含む、
実施の形態Ａ２８に記載の方法。
【００９４】
＜実施の形態Ａ３０＞
前記基準信号の振幅は、前記周波数範囲において実質的に一定である、実施の形態Ａ２８又はＡ２９に記載の方法。
【００９５】
＜実施の形態Ａ３１＞
前記第１のインピーダンスの極大値は、前記第１の周波数の変更に関わらず実質的に一定である、実施の形態Ａ２８〜Ａ３０のいずれか１つに記載の方法。
【符号の説明】
【００９６】
１  増幅回路
２  負荷回路
３  フィードバック回路
５  スイッチ
１０  受信装置
１１  フロントエンド
１２  アンテナ
１３  Ａ／Ｄコンバータ
１４  ＤＳＰ（Digital Signal Processor）
２１  アクティブインダクタ
２２  可変容量
２３  電流源
３１  電流源
３２  結合容量
４１  パワー検出回路
４２  微分回路
４３  ゼロクロス検出回路
４４  制御論理回路
１００  バンド選択フィルタ
１０１  低雑音アンプ（ＬＮＡ：Low Noise Amplifier）
１０２  制御回路
１０３  発振回路
１０４  イメージ除去フィルタ
１０５  ダウンコンバータ
１０６  ポストアンプ
ＶＤＤ  高位電源電圧
ＶＳＳ  低位電源電圧
Ｎ１、Ｎ２、Ｎ３、Ｎ４  ＮＭＯＳトランジスタ
Ｐ１  ＰＭＭＯＳトランジスタ
【図１】
2013179534.tif 000003
【図２】
2013179534.tif 000004
【図３】
2013179534.tif 000005
【図４】
2013179534.tif 000006
【図５】
2013179534.tif 000007
【図６】
2013179534.tif 000008
【図７】
2013179534.tif 000009
【図８】
2013179534.tif 000010
【図９】
2013179534.tif 000011
【図１０】
2013179534.tif 000012
【図１１】
2013179534.tif 000013
【図１２】
2013179534.tif 000014
【図１３】
2013179534.tif 000015