(57)【要約】      （修正有）【課題】バイアス特性を向上させるチップインダクタを提供する。【解決手段】チップインダクタ１００は、貫通孔１１１が形成された基板１１０と、前記基板上に形成された導電体コイル１２０と、前記基板の中央部にコアを形成するために前記導電体コイルを包むように充填された上部樹脂複合磁性層１３０と、前記基板の下部に形成された下部樹脂複合磁性層１４０と、前記上、下部樹脂複合磁性層の両側に形成された外部電極１５０と、を含む。【選択図】図１
2013251541.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔が形成された基板と、
前記基板上に形成された導電体コイルと、
前記基板の中央部にコアを形成するために前記導電体コイルを包むように充填された第１樹脂複合磁性層と、
前記基板の、前記導電体コイルが形成されていない側に形成された第２樹脂複合磁性層と、
前記第１樹脂複合磁性層、及び前記第２樹脂複合磁性層の両側に形成された外部電極と、
を含むチップインダクタ。
【請求項２】
前記基板は、樹脂またはセラミック材質の非磁性体で構成される請求項１に記載のチップインダクタ。
【請求項３】
前記貫通孔は、前記基板の中央部に形成される請求項２に記載のチップインダクタ。
【請求項４】
前記第１樹脂複合磁性層、及び前記第２樹脂複合磁性層は、金属材質の磁性体と、ポリマー（ｐｏｌｙｍｅｒ）材料とを混合した複合体で構成される請求項１から３の何れか１項に記載のチップインダクタ。
【請求項５】
前記第１樹脂複合磁性層、及び前記第２樹脂複合磁性層は、フェライトまたはＭｏ−パーマロイ、パーマロイ、Ｆｅ−Ｓｉ−Ａｌ合金、Ｆｅ−Ｓｉ合金、アモルファスの金属材質のうち何れか一つで構成される請求項１から４の何れか１項に記載のチップインダクタ。
【請求項６】
前記第１樹脂複合磁性層と前記導電体コイルを絶縁させるために前記導電体コイルの外部に形成された絶縁層をさらに含む請求項１から５の何れか１項に記載のチップインダクタ。
【請求項７】
前記導電体コイルは、前記基板上の四つの象限に対して対称的な二つの方向に延長形成され、前記外部電極と電気的に連結される請求項１から６の何れか１項に記載のチップインダクタ。
【請求項８】
前記基板の四つの角部に一つ以上の貫通孔がさらに形成される請求項１から７の何れか１項に記載のチップインダクタ。
【請求項９】
四つの角部に一つ以上の貫通孔が形成された基板と、
前記基板上に螺旋形のコイル状に形成された導電体コイルと、
前記導電体コイルの外部に形成された絶縁層と、
前記基板の中央部にコアを形成するために前記導電体コイルを包むように充填された第１樹脂複合磁性層と、
前記基板の、前記導電体コイルが形成されていない側に形成された第２樹脂複合磁性層と、
前記第１樹脂複合磁性層、及び前記第２樹脂複合磁性層の両側に形成された外部電極と、
を含むチップインダクタ。
【請求項１０】
前記第１樹脂複合磁性層、及び前記第２樹脂複合磁性層は、前記基板を境に区分され、金属材質の磁性体と、ポリマー（ｐｏｌｙｍｅｒ）材料とを混合した複合体で構成され、前記第１樹脂複合磁性層、及び前記第２樹脂複合磁性層は、互いに同一の材質で形成される請求項９に記載のチップインダクタ。
【請求項１１】
前記基板は、樹脂またはセラミック材質の非磁性体で構成される請求項９又は１０に記載のチップインダクタ。
【請求項１２】
前記第１樹脂複合磁性層、及び前記第２樹脂複合磁性層は、フェライトまたはＭｏ−パーマロイ、パーマロイ、Ｆｅ−Ｓｉ−Ａｌ合金、Ｆｅ−Ｓｉ合金、アモルファスの金属材質のうち何れか一つで構成される請求項９から１１の何れか１項に記載のチップインダクタ。
【請求項１３】
前記導電体コイルは、前記基板上の四つの象限に対して対称的な二つの方向に延長形成され、前記外部電極と電気的に連結される請求項９から１２の何れか１項に記載のチップインダクタ。
【請求項１４】
前記貫通孔は、前記基板の中央部にさらに形成される請求項９から１３の何れか１項に記載のチップインダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチップインダクタに関し、より詳細にはインダクタ内に貫通孔が備えられた基板を内蔵したチップインダクタに関する。
【背景技術】
【０００２】
通常、インダクタは磁気インダクタンスを有する基本的な回路素子であり、一般的にコイル（ｃｏｉｌ）及び磁性体であるコア（ｃｏｒｅ）で構成されることができる。
【０００３】
インダクタは、抵抗、キャパシタと共に電子回路を構成する重要な受動素子の一つであり、ノイズ（ｎｏｉｓｅ）を除去したりＬＣ共振回路を構成する部品として使用される。このようなインダクタは、構造的にフェライト（ｆｅｒｒｉｔｅ）磁性体にコイルを巻線したり印刷を行い、両端に電極を形成して製造される巻線型、磁性体または誘電体の絶縁シートに内部電極パターンを印刷した後、積層して製造される積層型などに分類することができる。
【０００４】
このように構成されたインダクタは低雑音増幅器、ミキサー、電圧調節発振器、マッチングコイルなどの多様なシステムに使用することができ、特に平面型インダクタは、基板上に形成された薄膜の導電体コイルによって具現されたインダクタ素子として、ＤＣ−ＤＣコンバータまたはノイズフィルターなどに使用されることができる。
【０００５】
近年、インダクタ素子の性能を向上させるために、基板上に薄膜の導電体コイルと共に磁性体を形成する技術が開発されており、このようなインダクタの性能はインダクタ内に使用される軟磁性フェライト（ｓｏｆｔ  ｆｅｒｒｉｔｅ）などの磁性体の特性によって大きく左右される。この際、磁性体に要求される特性は、高周波の応用時に高周波領域で十分な透磁率を有すること、インダクタの製造工程中に熱的及び機械的に劣化しないこと、導電体コイルとは絶縁されることである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】日本公開特許公報第２０００−２４３９０９号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、従来インダクタで提起される前記全ての欠点及び問題点を解決するために導き出されたものであり、インダクタ内に基板を内蔵してギャップの機能を行うと共に、基板に形成された貫通孔を介して磁束密度を増加させてバイアス特性を向上させるチップインダクタを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の前記目的は、貫通孔が形成された基板と、前記基板上に形成された導電体コイルと、前記基板の中央部にコアを形成するために前記導電体コイルを包むように充填された上部樹脂複合磁性層と、前記基板の下部に形成された下部樹脂複合磁性層と、前記上、下部樹脂複合磁性層の両側に形成された外部電極と、を含むチップインダクタを提供することによって達成される。
【０００９】
前記基板は、樹脂またはセラミック材質の非磁性体で構成されることができる。また、前記基板に形成された貫通孔は前記基板の中央部または前記基板の四つの角部に形成されることができる。
【００１０】
この際、前記基板は５０μｍ以下の厚さに形成されることが好ましい。
【００１１】
前記上、下部樹脂複合磁性層は金属材質の磁性体とポリマー（ｐｏｌｙｍｅｒ）材料とを混合した複合体で構成されることができ、フェライトのみで構成されることもできる。前記上、下部樹脂複合磁性層が金属材質の磁性体とポリマー材料との複合体である場合、金属材質の粉末がポリマー内に混合されて均一に分布されている形に構成されることができる。
【００１２】
この際、ポリマー材料はエポキシ（ｅｐｏｘｙ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ＬＣＰなどで構成されることができる。
【００１３】
一方、前記導電体コイルの外部に形成された絶縁層をさらに含むことができる。前記絶縁層は絶縁特性を有するポリマーまたはその他の樹脂材料で構成されることができ、これは導電体コイルが埋め込まれるように充填された上部樹脂複合磁性層に含まれた金属材質の粉末と絶縁させるためである。
【００１４】
このように構成されたチップインダクタは、前記導電体コイルが上、下部樹脂複合磁性層の側面を包んでいる外部電極と電気的に連結されるために、前記基板上の四つの象限に対して対称的な二つの方向に延長形成されることができる。
【発明の効果】
【００１５】
以上で説明したように、本発明によるチップインダクタは、インダクタの内部に基板を内蔵して基板が導電体コイルを支持する機能と共にインダクタ内でギャップ（ｇａｐ）の機能を同時に行うことができるため、薄型化及び小型化したチップインダクタを製作することができるという利点がある。
【００１６】
また、本発明は、チップインダクタ内に内蔵した基板の所定の位置に貫通孔を形成することにより、貫通孔を介して上、下部樹脂複合磁性層の磁束密度を増加させて高いインダクタンスを具現することができ、ＤＣバイアス特性が向上するという利点がある。
【図面の簡単な説明】
【００１７】
【図１】本発明によるチップインダクタの製造工程が図示された断面図である。
【図２】本発明によるチップインダクタに内蔵する基板の平面図である。
【図３】本発明によるチップインダクタの他の実施例の断面図である。
【図４】本発明によるチップインダクタに適用される基板の他の実施例を図示する平面図である。
【発明を実施するための形態】
【００１８】
本発明によるチップインダクタの前記目的に対する技術的構成及び作用効果に関する事項は本発明の好ましい実施例が図示された図面を参照する以下の詳細な説明によって明確に理解されるであろう。
【００１９】
先ず、図１は本発明によるチップインダクタの製造工程が図示された断面図であり、図２は本発明によるチップインダクタに内蔵する基板の平面図である。
【００２０】
図１に図示されたように、本発明によるチップインダクタ１００は、基板１１０と、基板１１０上に巻線された導電体コイル１２０と、前記導電体コイル１２０が埋め込まれるように前記基板１１０上に形成された上部樹脂複合磁性層１３０と、前記基板１１０下部に形成された下部樹脂複合磁性層１４０と、で構成されることができる。
【００２１】
また、前記基板１１０を含む上、下部樹脂複合磁性層１３０、１４０の側面には外部電極１５０がさらに形成されることができる。
【００２２】
前記基板１１０は樹脂材またはセラミックなどの非導体で形成される非磁性体で構成されることができ、樹脂材である場合にはＦＲ４基板またはポリイミド基板が使用されることができ、それ以外に他のポリマー系基板が使用されることができ、この際、基板１１０の厚さは５０μｍ以下であることが好ましい。この際、基板１１０の厚さが５０μｍを超えると薄型のチップインダクタの構成が難しくなる可能性があるため、５０μｍを超えない厚さに設計することが好ましい。
【００２３】
また、基板１１０の中央部に貫通孔１１１が備えられることができる。貫通孔１１１は円形、四角形などで構成されることができ、円形と四角形の他にも基板の上、下部を貫通することができる形状であれば良く、特に形状は制限されない。
【００２４】
このように構成された基板１１０は製造工程中にその上面に導電体コイル１２０と上部樹脂複合磁性層１３０を支持する機能を行うと共に、チップインダクタ製作後にインダクタ内でギャップ（ｇａｐ）層の機能を同時に行うことができる。
【００２５】
前記基板１１０の上面には中央部の貫通孔１１１を除いた側面に導電体コイル１２０を形成することができる。導電体コイル１２０は電気メッキ法またはスクリーン印刷法などの方式により形成されることができ、銅からなる螺旋形のコイル状に構成されることが好ましい。
【００２６】
導電体コイル１２０を螺旋形のコイル状に構成することにより低い比抵抗と十分なインダクタンスを確保することができる。
【００２７】
また、前記導電体コイル１２０は螺旋形を有しながら単層または多層に積層して形成されることができる。
【００２８】
一方、前記基板１１０上には導電体コイル１２０が埋め込まれるように上部樹脂複合磁性層１３０が覆われることができる。前記上部樹脂複合磁性層１３０は導電体コイル１２０を埋め込むことができる十分な高さに充填されることが好ましく、上部樹脂複合磁性層１３０は磁性物質であるフェライトのみで構成されることができる。
【００２９】
フェライトを用いた磁性層はフェライトメッキ法を用いて形成することができ、スピンスプレー方式のフェライトメッキ装置を用いて磁性層の厚さを精密に制御することができ、厚さの均一性を確保することができる。また、このようなスピンスプレー方式は１００℃以下の比較的低い温度で工程が行われるため、基板や導電体コイル１２０に対する熱的影響を最小化することができる。
【００３０】
また、フェライトの他にＭｏ−パーマロイ、パーマロイ、Ｆｅ−Ｓｉ−Ａｌ合金、Ｆｅ−Ｓｉ合金、アモルファスの金属材質のうち何れか一つで構成されることもできる。
【００３１】
また、前記上部樹脂複合磁性層１３０は、Ｆｅ、Ｎｉ、Ｚｎ、Ｃｏ、Ｂａ、Ｓｒ及びＭｎから選択された一つの金属粉末がポリマー（ｐｏｌｙｍｅｒ）に分散した形に構成されることができる。この際、ポリマーはエポキシ（ｅｐｏｘｙ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ＬＣＰなどの樹脂材料が適用されることができる。
【００３２】
また、前記基板１１０の下部には基板の下面を覆う下部樹脂複合磁性層１４０が形成されることができる。下部樹脂複合磁性層１４０は基板１１０上に形成された上部樹脂複合磁性層１３０と同一の材質で構成されることができる。
【００３３】
前記基板１１０上に形成された上部樹脂複合磁性層１３０の内部には導電体コイル１２０の外周面を包む絶縁層１６０がさらに形成されることができ、絶縁層１６０は金（Ａｕ）または銅（Ｃｕ）で構成された導電体コイル１２０が上部樹脂複合磁性層１３０と接して導電されることを防止するために形成されるものである。
【００３４】
即ち、絶縁層１６０は、上部樹脂複合磁性層１３０が金属粉末がポリマーに分散混合した材料で構成される場合に形成されることができる。絶縁層１６０は、絶縁特性を有するポリマーまたはポリマー以外の樹脂材料で構成されることができ、導電体コイル１２０と金属材質の粉末が混合された上部樹脂複合磁性層１３０を絶縁させるためのものである。
【００３５】
従って、前記基板１１０上に形成される上部樹脂複合磁性層１３０が金属粉末が混合されていない絶縁材質のみで構成される場合、絶縁層１６０は別に備えなくても良い。
【００３６】
また、前記チップインダクタ１００の両側部には外部電極１５０が形成されることができる。外部電極１５０は、チップインダクタ１００が電気的に接続されるようにするためのものであり、基板１１０上に上、下部樹脂複合磁性層１３０、１４０を形成した後、ソルダのディッピングまたはディスペンシングなどの電極形成工程によって形成されることができる。
【００３７】
この際、前記外部電極１５０は導電体コイル１２０と電気的に接続されることができる。導電体コイル１２０は外部電極１５０と電気的に接続するために上部樹脂複合磁性層１３０のコア部分の両側にコイル状に形成され、基板１１０の上面を基準にその四つの象限の両側に対称的に延長形成されることができる。また、前記基板１１０の四つの象限の外側に延長された導電体コイル１２０は外部電極１５０と電気的に接続されることができる。
【００３８】
前記上、下部樹脂複合磁性層１３０、１４０は高い比抵抗の特性を有すると共に高い透磁率を有することができる。また、上部樹脂複合磁性層１３０は導電体コイル１２０と非常に近接した位置に形成されるため、インダクタの品質特性を向上させることができ、高いインダクタンスを具現すると共に薄い厚さに製作することもできる。
【００３９】
このように構成された本実施例のチップインダクタ１００は、基板１１０上に形成された上部樹脂複合磁性層１３０の中央部に形成されたコア部分で磁気経路の方向が基板１１０の貫通孔１１１を介して上部から下部に、または下部から上部に作用するため、インダクタ内で磁束密度を高め、インダクタンスを向上させることができ、ＤＣバイアスの特性を向上することができる。
【００４０】
次に、図３は本発明によるチップインダクタの他の実施例の断面図であり、図４は本発明によるチップインダクタに適用される基板の他の実施例を図示する平面図である。
【００４１】
図３に図示されたように、本実施例のチップインダクタ１００は、前記実施例と同様に、基板１１０と、導電体コイル１２０と、上、下部樹脂複合磁性層１３０、１４０と、で構成され、上、下部樹脂複合磁性層１３０、１４０の両側部に外部電極１５０が形成されることができる。
【００４２】
この際、本実施例において前記実施例と同一の構成要素に対しては同一の図面符号を与え、同一の構成要素に対して重複し得る具体的な説明は省略する。
【００４３】
本実施例の上、下部樹脂複合磁性層１３０、１４０の間に内蔵される基板１１０は樹脂材またはセラミック材質の非導体を用いた非磁性体で構成されなければならず、四つの角部に一つ以上の貫通孔１１２が形成されることができる。
【００４４】
前記貫通孔１１２は、図４に図示されたように、基板１１０の中央部に向かって曲面を成すように形成することができるが、貫通孔を形成することができる他の形状、即ち中央部に向かって直角を成す形に形成されることもでき、貫通孔の形状は基板１１０上に形成される導電体コイル１２０の配置形態によって変更することができる。
【００４５】
さらに、本発明のチップインダクタ１００は基板１１０の中央部と四つの角部にそれぞれ貫通孔が形成された構造からなることができる。
【００４６】
また、前記基板１１０は薄型のインダクタを設計するためにその厚さが５０μｍ以下に構成されることが好ましく、上面に形成される導電体コイル１２０と上部樹脂複合磁性層１３０を支持する機能と共にインダクタ内におけるギャップ（ｇａｐ）層の機能を可能とする。
【００４７】
一方、基板１１０の上面には四つの角部の貫通孔１１２を除いた中央部に導電体コイル１２０が形成されることができる。この際、導電体コイル１２０はコア形成部分の中央部を除いた基板１１０の上面に形成され、電気メッキ法またはスクリーン印刷法などの方式で形成されることができ、銅からなる螺旋形のコイル状に構成されることが好ましい。
【００４８】
また、前記導電体コイル１２０が形成された基板１１０上には上部樹脂複合磁性層１３０が形成され、基板１１０の下部には下部樹脂複合磁性層１４０が形成されることができる。また、基板１１０を含む上、下部樹脂複合磁性層１３０、１４０の両側面にはチップインダクタ１００の電気的接続のための外部電極１５０がさらに形成されることができる。
【００４９】
このように構成された本実施例のチップインダクタ１００は、基板１１０上に形成された四つの角部に形成された貫通孔１１２を介して上、下部樹脂複合磁性層１３０、１４０の磁気経路方向が基板１１０の上部から下部に、または下部から上部に作用するため、インダクタの内部の磁束密度を高めてインダクタンスを向上させることができ、ＤＣバイアスの特性を向上することができる。
【００５０】
一方、本実施例に適用される基板１１０を用いてチップインダクタの特性をシミュレーションした結果は次のとおりである。
【００５１】
【表１】
2013251541.tif 000003
【００５２】
前記表１に図示された実施例のシミュレーション結果のように、本発明によるチップインダクタは実施例別に基板が平板で構成された従来のチップインダクタに比べてインダクタンス（Ｌｓ）とＤＣバイアスの特性が向上されることが分かる。
【００５３】
即ち、従来の平板からなる基板の場合、インダクタンス（Ｌｓ）が０．６ｕＨ内外であり、ＤＣバイアスが３．０Ａである反面、実施例１〜実施例３のように貫通孔が形成された基板が適用されたチップインダクタの場合、基板の形態によってインダクタンスが０．８５〜１．０５ｕＨに測定されるため、平板状の基板が適用された従来のチップインダクタに比べて容量が増加することが分かる。
【００５４】
以上、実施例を参照して説明したが、当技術分野の通常の知識を有した者であれば、添付の特許請求の範囲に記載した本発明の思想及び領域を外れない範囲内で本発明を多様に修正及び変更させることができることは理解できるであろう。
【符号の説明】
【００５５】
１００  チップインダクタ
１１０  基板
１１１、１１２  貫通孔
１２０  導電体コイル
１３０  上部樹脂複合磁性層
１４０  下部樹脂複合磁性層
１５０  外部電極
１６０  絶縁層
【図１】
2013251541.tif 000004
【図２】
2013251541.tif 000005
【図３】
2013251541.tif 000006
【図４】
2013251541.tif 000007