(57)【要約】【課題】磁気記憶素子がリフロー工程を経た場合でも、磁気記憶素子の磁化状態を保持する。【解決手段】磁気記憶素子２０は、記憶層３０と、記憶層３０に隣接して設けられた第１の非磁性層３１と、第１の非磁性層３１に隣接して設けられかつフェリ磁性体を含む参照層３２と、参照層３２に隣接して設けられた第２の非磁性層３３と、第２の非磁性層３３に隣接して設けられ調整層３４とを含む。磁気記憶素子２０を含む磁気メモリ１１の製造方法は、磁気メモリ１１をパッケージングして、メモリパッケージ１０を形成する工程と、基板１８にメモリパッケージ１０をリフローする工程とを含む。リフロー工程におけるリフロー温度は、参照層３２の補償温度以上かつネール温度以下に設定される。【選択図】      図８
2013251336.tif 000002
【特許請求の範囲】
【請求項１】
磁気記憶素子を含む磁気メモリの製造方法であって、
前記磁気記憶素子は、
膜面に垂直方向の磁気異方性を有し、磁化方向が可変である記憶層と、
前記記憶層に隣接して設けられた第１の非磁性層と、
前記第１の非磁性層に隣接して設けられ、膜面に垂直方向の磁気異方性を有し、磁化方向が不変である参照層と、
前記参照層に隣接して設けられた第２の非磁性層と、
前記第２の非磁性層に隣接して設けられ、膜面に垂直方向の磁気異方性を有し、かつ前記参照層からの漏れ磁場を低減する調整層と、
を具備し、
前記製造方法は、
前記磁気メモリをパッケージングして、メモリパッケージを形成する工程と、
基板に前記メモリパッケージをリフローする工程と、
を具備し、
前記参照層は、フェリ磁性体を含み、
前記リフロー工程におけるリフロー温度は、前記参照層の補償温度以上かつネール温度以下に設定されることを特徴とする磁気メモリの製造方法。
【請求項２】
前記フェリ磁性体は、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、及びホルミウム（Ｈｏ）を含む希土類元素のうち少なくとも１つの元素を含む合金から構成されることを特徴とする請求項１に記載の磁気メモリの製造方法。
【請求項３】
前記フェリ磁性体は、マンガン（Ｍｎ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、及びコバルト（Ｃｏ）のうち少なくとも１つの元素を含む合金から構成されることを特徴とする請求項１に記載の磁気メモリの製造方法。
【請求項４】
前記参照層は、前記フェリ磁性体と前記第１の非磁性層との間に設けられた界面層を含み、
前記界面層は、鉄（Ｆｅ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）のいずれかを含む軟磁性体から構成されることを特徴とする請求項１乃至３のいずれかに記載の磁気メモリの製造方法。
【請求項５】
膜面に垂直方向の磁気異方性を有し、磁化方向が可変である記憶層と、
前記記憶層上に設けられた第１の非磁性層と、
前記第１の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有し、磁化方向が不変である参照層と、
前記参照層上に設けられた第２の非磁性層と、
前記第２の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有し、かつ前記参照層からの漏れ磁場を低減する調整層と、
を具備し、
前記参照層は、フェリ磁性体を含み、
リフロー工程におけるリフロー温度が前記参照層の補償温度以上かつネール温度以下に設定されて製造されることを特徴とする磁気記憶素子。
【請求項６】
前記フェリ磁性体は、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、及びホルミウム（Ｈｏ）を含む希土類元素のうち少なくとも１つの元素を含む合金から構成されることを特徴とする請求項５に記載の磁気記憶素子。
【請求項７】
前記フェリ磁性体は、マンガン（Ｍｎ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、及びコバルト（Ｃｏ）のうち少なくとも１つの元素を含む合金から構成されることを特徴とする請求項５に記載の磁気記憶素子。
【請求項８】
前記参照層は、前記フェリ磁性体と前記第１の非磁性層との間に設けられた界面層を含み、
前記界面層は、鉄（Ｆｅ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）のいずれかを含む軟磁性体から構成されることを特徴とする請求項５乃至７のいずれかに記載の磁気記憶素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気記憶素子、及び磁気メモリの製造方法に関する。
【背景技術】
【０００２】
近年、新しい原理に基づいて情報を記録する固体メモリが多数提案されている。中でも、固体磁気メモリとして、トンネル磁気抵抗（ＴＭＲ：tunnel magnetoresistance）効果を利用する磁気ランダムアクセスメモリ（ＭＲＡＭ：magnetoresistive random access memory）が知られている。ＭＲＡＭは、ＴＭＲ効果を利用したＭＴＪ（magnetic tunnel junction）素子を記憶素子として用いて、ＭＴＪ素子の磁化状態によって情報を記憶する。
【０００３】
ＭＴＪ素子は、磁化方向が可変の第１の磁性層と、磁化方向が不変の第２の磁性層とを含んでいる。ＭＴＪ素子は、第１の磁性層と第２の磁性層との磁化方向が平行なときに低抵抗状態となり、反平行のときに高抵抗状態となる。この抵抗状態の違いが情報の記憶に用いられる。
【０００４】
ＭＴＪ素子に情報を書き込む方式として、スピン角運動量移動（ＳＭＴ：spin momentum transfer）を用いた書き込み方式（スピン注入書き込み方式）が知られている。スピン注入書き込み方式では、ＭＴＪ素子の膜面に垂直に電流を流すことにより、ＭＴＪ素子の磁化の状態を変化（反転）させる。
【０００５】
このように構成されたＭＲＡＭを電子機器に組み込む場合には、プリント回路基板（プリント配線基板）に、パッケージングされたＭＲＡＭを例えば半田を用いて接合する、いわゆるリフロー工程が行われる。このリフロー工程には、高温の熱処理が含まれる。ＭＴＪ素子が高温環境下に置かれると、一般的にＭＴＪ素子に含まれる磁性層の異方性エネルギーが低下する。従って、高温の熱処理の際、ＭＴＪ素子に含まれる各磁性層の磁化の方向が反転し、動作しないメモリ素子が発生する問題点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２３２４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実施形態は、磁気記憶素子がリフロー工程を経た場合でも、磁気記憶素子の磁化状態を保持することが可能な磁気記憶素子、及び磁気メモリの製造方法を提供する。
【課題を解決するための手段】
【０００８】
実施形態に係る磁気メモリの製造方法は、磁気記憶素子を含む磁気メモリの製造方法であって、前記磁気記憶素子は、膜面に垂直方向の磁気異方性を有し、磁化方向が可変である記憶層と、前記記憶層に隣接して設けられた第１の非磁性層と、前記第１の非磁性層に隣接して設けられ、膜面に垂直方向の磁気異方性を有し、磁化方向が不変である参照層と、前記参照層に隣接して設けられた第２の非磁性層と、前記第２の非磁性層に隣接して設けられ、膜面に垂直方向の磁気異方性を有し、かつ前記参照層からの漏れ磁場を低減する調整層とを具備し、前記製造方法は、前記磁気メモリをパッケージングして、メモリパッケージを形成する工程と、基板に前記メモリパッケージをリフローする工程とを具備する。前記参照層は、フェリ磁性体を含み、前記リフロー工程におけるリフロー温度は、前記参照層の補償温度以上かつネール温度以下に設定される。
【０００９】
実施形態に係る磁気記憶素子は、膜面に垂直方向の磁気異方性を有し、磁化方向が可変である記憶層と、前記記憶層上に設けられた第１の非磁性層と、前記第１の非磁性層に隣接して設けられ、膜面に垂直方向の磁気異方性を有し、磁化方向が不変である参照層と、前記参照層に隣接して設けられた第２の非磁性層と、前記第２の非磁性層に隣接して設けられ、膜面に垂直方向の磁気異方性を有し、かつ前記参照層からの漏れ磁場を低減する調整層とを具備する。前記参照層は、フェリ磁性体、もしくはフェリ磁性体を含む磁性体の積層構造である。上記磁気記憶素子は、リフロー工程におけるリフロー温度が前記参照層の補償温度以上かつネール温度以下に設定されて製造される。
【図面の簡単な説明】
【００１０】
【図１】本実施形態に係るＭＲＡＭパッケージの構成を示す断面図。
【図２】図１に示したＭＲＡＭの構成を示すブロック図。
【図３】図２に示したＭＴＪ素子の構成を示す断面図。
【図４】ＭＲＡＭの製造方法を説明するフローチャート。
【図５】ＭＲＡＭの製造工程を示す断面図。
【図６】参照層の漏れ磁場が低減される様子を説明する図。
【図７】リフロー工程後におけるＭＴＪ素子の磁化の一例を説明する図。
【図８】フェリ磁性体の温度依存性を説明する図。
【図９】リフロー工程における参照層の磁化状態を説明する図。
【発明を実施するための形態】
【００１１】
以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らない。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１２】
図１は、本実施形態に係るＭＲＡＭパッケージ１０の構造を示す断面図である。ＭＲＡＭパッケージ１０は、磁気メモリとしてのＭＲＡＭ（ＭＲＡＭチップ）１１を備えている。
【００１３】
ＭＲＡＭ１１は、ダイパッド１２に接着剤１３を用いて固定されている。ＭＲＡＭ１１は、その上部に複数の電極パッと１４を備えている。複数の電極パッド１４はそれぞれ、複数のボンディングワイヤ１５の一端に電気的に接続されている。複数のボンディングワイヤ１５の他端はそれぞれ、複数のリードフレーム（入出力ピン）１６に電気的に接続されている。ＭＲＡＭ１１、ダイパッド１２、ボンディングワイヤ１５、及びリードフレーム１６の一端は、例えばモールド樹脂からなる封止材１７により封止されている。
【００１４】
図２は、図１に示したＭＲＡＭ１１の構成を示すブロック図である。ＭＲＡＭ１１は、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ２２を備えている。なお、図２には、（２×２）個のメモリセルＭＣを一例として示しているが、実際にはより多くのメモリセルＭＣがメモリセルアレイ２２に含まれる。メモリセルアレイ２２には、それぞれが列（カラム）方向に延在するように、複数のビット線対ＢＬ，／ＢＬが配設されている。また、メモリセルアレイ２２には、それぞれが行（ロウ）方向に延在するように、複数のワード線ＷＬが配設されている。
【００１５】
ビット線とワード線との交差領域には、メモリセルＭＣが配置されている。各メモリセルＭＣは、ＭＴＪ素子（磁気記憶素子）２０、及び選択トランジスタ２１を備えている。選択トランジスタ２１としては、例えばＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられる。ＭＴＪ素子２０の一端は、ビット線ＢＬに接続されている。ＭＴＪ素子２０の他端は、選択トランジスタ２１のドレインに接続されている。選択トランジスタ２１のゲートは、ワード線ＷＬに接続されている。選択トランジスタ２１のソースは、ビット線／ＢＬに接続されている。
【００１６】
ワード線ＷＬには、ロウデコーダ２３が接続されている。ロウデコーダ２３は、ロウアドレスに基づいて、複数のワード線ＷＬのいずれか１本を選択する。
【００１７】
ビット線対ＢＬ，／ＢＬには、カラム選択回路２５を介して、書き込み回路２６及び読み出し回路２７が接続されている。カラム選択回路２５は、例えば、全ビット線に対応する数のＮチャネルＭＯＳＦＥＴを備えており、カラムデコーダ２４の指示に応じて、動作に必要なビット線対ＢＬ，／ＢＬを選択する。カラムデコーダ２４は、カラムアドレスをデコードし、このデコード信号をカラム選択回路２５に送る。
【００１８】
書き込み回路２６は、外部から書き込みデータを受ける。書き込み回路２６は、書き込み対象である選択メモリセルに接続されたビット線対ＢＬ，／ＢＬに書き込み電圧を印加する。そして、選択メモリセルに書き込み電流を流すことで、選択メモリセルにデータを書き込む。
【００１９】
読み出し回路２７は、読み出し対象である選択メモリセルに読み出し電圧を印加する。そして、選択メモリセルに流れる読み出し電流に基づいて、選択メモリセルに記憶されたデータを検知する。読み出し回路２７によって読み出されたデータは、外部に出力される。なお、図２には、ＭＲＡＭ１１の主要部の構成のみを例示しており、実際には、その他の周辺回路（アドレスバッファや入出力回路など）を含んでいる場合もある。
【００２０】
図３は、図２に示したＭＴＪ素子２０の構成を示す断面図である。ＭＴＪ素子２０は、選択トランジスタ２１が形成される半導体基板側から順に、記憶層３０、非磁性層（トンネルバリア層）３１、参照層３２、非磁性層（スペーサ層）３３、調整層３４が積層されて構成されている。なお、図３の積層順序は、逆転していても構わない。すなわち、磁性体の本質的な対称性を考慮すれば、ＭＴＪ素子の磁性体構造に関しては図面が天地逆になったものも本実施形態の特性を満たす。図中の矢印は、磁化の様子を表している。ＭＴＪ素子２０の平面形状は、例えば円又は楕円である。
【００２１】
記憶層３０及び参照層３２はそれぞれ、磁性材料からなり、膜面に垂直方向の磁気異方性を有し、それらの容易磁化方向は膜面に対して垂直である。すなわち、ＭＴＪ素子２０は、記憶層３０及び参照層３２の磁化方向がそれぞれ膜面に対して垂直方向を向く、垂直磁化型ＭＴＪ素子である。
【００２２】
記憶層３０は、磁化方向が可変である（反転する）。参照層３２は、磁化方向が不変である（固着している）。参照層３２は、記憶層３０よりも十分大きな垂直磁気異方性エネルギーを持つように設計される。磁気異方性の設定は、材料構成や膜厚を調整することで可能である。このようにして、記憶層３０の磁化反転電流を小さくし、参照層３２の磁化反転電流を記憶層３０のそれよりも大きくする。これにより、所定の書き込み電流に対して、磁化方向が可変の記憶層３０と磁化方向が不変の参照層３２とを備えたＭＴＪ素子２０を実現できる。
【００２３】
非磁性層３１は、非磁性金属、非磁性半導体、又は絶縁体などを用いることができる。非磁性層３１として絶縁体を用いた場合はトンネルバリア層と呼ばれる。トンネルバリア層３１としては、酸化マグネシウム（ＭｇＯ）などが用いられる。
【００２４】
調整層３４は、参照層３２からの漏れ磁場を低減し、この参照層３２からの漏れ磁場が記憶層３０に印加されて記憶層３０の保磁力Ｈｃがシフトするのを抑制する機能を有する。ＭＴＪ素子２０を構成する記憶層３０及び参照層３２は磁性材料から構成されているため、外部に対して磁場を発生している。一般に、垂直磁化型ＭＴＪ素子では、参照層３２から発生する漏れ磁場が面内磁化型ＭＴＪ素子のそれに比べて大きい。また、参照層３２に比べて保磁力の小さい記憶層３０は、参照層３２からの漏れ磁場の影響を強く受ける。具体的には、参照層３２からの漏れ磁場の影響により、記憶層３０の反転磁場が、参照層と記憶層との磁化が平行な状態が安定になるようにシフトし、磁化反転電流の増加や、熱的安定性の低下を引き起こす。このため、本実施形態のＭＴＪ素子２０は、参照層３２から記憶層３０に印加される漏れ磁場を低減する調整層３４を備えている。
【００２５】
調整層３４は、磁性材料からなり、膜面に垂直方向の磁気異方性を有し、その容易磁化方向は膜面に対して垂直である。調整層３４は、参照層３２と同様に、磁化方向が不変である。調整層３４の磁化方向は、参照層３２からの漏れ磁場を低減するために、参照層３２の正味の磁化方向と反平行方向の配置に設定される必要がある。
【００２６】
スペーサ層３３は、調整層３４と参照層３２とが強磁性的に結合しないために設けられている。スペーサ層３３は、調整層３４と参照層３２とが熱工程によって混ざらないための耐熱性を有し、かつ調整層３４を形成する際の結晶配向を制御する機能も有している。スペーサ層３３としては、ルテニウム（Ｒｕ）、白金（Ｐｔ）、銀（Ａｇ）、又は銅（Ｃｕ）などの非磁性金属を用いることができる。
【００２７】
記憶層３０は、鉄（Ｆｅ）、コバルト（Ｃｏ）の群から選択される少なくとも１つの元素を含む合金、もしくはそれを含む積層構造から構成される。或いは、記憶層３０は、鉄（Ｆｅ）、コバルト（Ｃｏ）の群から選択される少なくとも１つの元素を含む合金と、白金（Ｐｔ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、窒素（Ｎ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、チタニウム（Ｔｉ）、酸素（Ｏ）の群から選択される少なくとも１つの元素を含む合金とが交互に積層されて構成される。或いは鉄（Ｆｅ）、コバルト（Ｃｏ）の群から選択される少なくとも１つの元素と、白金（Ｐｔ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）の群から選択される少なくとも１つの元素とを含む合金から構成される。
【００２８】
調整層３４は、鉄（Ｆｅ）、コバルト（Ｃｏ）の群から選択される少なくとも１つの元素を含む合金、もしくはそれを含む積層構造から構成される。或いは、調整層３４は、鉄（Ｆｅ）、コバルト（Ｃｏ）の群から選択される少なくとも１つの元素を含む合金と、白金（Ｐｔ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、窒素（Ｎ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、チタニウム（Ｔｉ）、酸素（Ｏ）の群から選択される少なくとも１つの元素を含む合金とが交互に積層されて構成される。或いは、調整層３４は、鉄（Ｆｅ）、コバルト（Ｃｏ）の群から選択される少なくとも１つの元素と、白金（Ｐｔ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）の群から選択される少なくとも１つの元素とを含む合金から構成される。
【００２９】
参照層３２は、例えば、トンネルバリア層側に配置された界面磁性層３２Ａと、磁性層３２Ｂとが積層されて構成されている。磁性層３２Ｂは、参照層３２に垂直異方性を付与する機能を有し、界面磁性層３２Ａは、ＭＴＪ素子２０のＭＲ（Magnetoresistance）比を向上させる機能を有する。磁性層３２Ｂは、フェリ磁性材料から構成される。具体的には、磁性層３２Ｂは、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、及びホルミウム（Ｈｏ）など、希土類元素のうち少なくとも１つの元素を含むフェリ磁性体合金から構成される。或いは、磁性層３２Ｂは、マンガン（Ｍｎ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、及びコバルト（Ｃｏ）のうち少なくとも１つの元素を含むフェリ磁性体合金から構成される。界面磁性層３２Ａは、鉄（Ｆｅ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）のいずれかを含む軟磁性材料から構成される。また、参照層３２は、フェリ磁性体のみ、すなわち界面磁性層３２Ａを除いて磁性層３２Ｂのみで構成してもよい。
【００３０】
本実施形態では、ＭＴＪ素子２０に直接に書き込み電流を流し、この書き込み電流によってＭＴＪ素子２０の磁化状態を制御するスピン注入書き込み方式を採用する。ＭＴＪ素子２０は、記憶層３０と参照層３２との磁化の相対関係が平行か反平行かによって、低抵抗状態と高抵抗状態とのいずれかをとることができる。
【００３１】
ＭＴＪ素子２０に対して、記憶層３０から参照層３２へ向かう書き込み電流を流すと、記憶層３０と参照層３２との磁化の相対関係が平行になる。この平行状態の場合、ＭＴＪ素子２０の抵抗値は最も低くなり、ＭＴＪ素子２０は低抵抗状態に設定される。ＭＴＪ素子２０の低抵抗状態を、例えばデータ“０”と規定する。
【００３２】
一方、ＭＴＪ素子２０に対して、参照層３２から記憶層３０へ向かう書き込み電流を流すと、記憶層３０と参照層３２との磁化の相対関係が反平行になる。この反平行状態の場合、ＭＴＪ素子２０の抵抗値は最も高くなり、ＭＴＪ素子２０は高抵抗状態に設定される。ＭＴＪ素子２０の高抵抗状態を、例えばデータ“１”と規定する。
【００３３】
これにより、ＭＴＪ素子２０を１ビットデータ（２値データ）を記憶可能な記憶素子として使用することができる。ＭＴＪ素子２０の抵抗状態とデータとの割り当ては任意に設定可能である。
【００３４】
ＭＴＪ素子２０からデータを読み出す場合は、ＭＴＪ素子２０に読み出し電圧を印加し、この時にＭＴＪ素子２０に流れる読み出し電流に基づいてＭＴＪ素子２０の抵抗値を検知する。この読み出し電圧は、スピン注入によって磁化反転する閾値よりも十分小さい値に設定される。
【００３５】
次に、上記のように構成されたＭＲＡＭ１１の製造方法について説明する。図４は、ＭＲＡＭ１１の製造方法を説明するフローチャートである。
【００３６】
まず、複数のＭＲＡＭ１１を備えたＭＲＡＭウエハを形成する（ステップＳ１００）。続いて、例えばウエハ状態において、各ＭＲＡＭ１１に含まれるメモリセルアレイ２２の着磁工程（磁性層の磁化方向を所定の方向に設定する工程）を行う（ステップＳ１０１）。この着磁工程では、各ＭＴＪ素子２０に含まれる複数の磁性層の磁化方向が図３のように設定される。続いて、ウエハをダイシングして、メモリチップ（ＭＲＡＭ１１）を形成する。続いて、ＭＲＡＭ１１をパッケージングし、図１に示すＭＲＡＭパッケージ１０を形成する（ステップＳ１０２）。
【００３７】
続いて、図５に示すように、プリント回路基板（プリント配線基板）１８上にＭＲＡＭパッケージ１０を載置し、プリント回路基板１８とＭＲＡＭパッケージ１０とを例えば半田を用いて接合する、いわゆるリフロー工程を行う（ステップＳ１０３）。このリフロー工程は、プリント回路基板１８及びＭＲＡＭパッケージ１０を高温（例えば、２６０℃程度）の熱処理する工程が含まれる。これにより、プリント回路基板１８とＭＲＡＭパッケージ１０とが半田を介して電気的に接続される。
【００３８】
図６は、参照層３２の漏れ磁場が低減される様子を説明する図である。前述したように、参照層３２と調整層３４との磁化方向は反平行に設定されている。このため、ＭＴＪ素子２０が図６の磁化状態を有する場合、参照層３２の漏れ磁場が調整層３４によって低減されるので、参照層３２の漏れ磁場が記憶層３０に印加されるのを抑制することができる。
【００３９】
図７は、リフロー工程後におけるＭＴＪ素子２０の磁化の一例を説明する図である。リフロー工程では、各ＭＴＪ素子２０は、２６０℃程度の熱処理に晒される。この時、調整層３４の磁化の影響や参照層３２内部の磁気モーメントの温度依存性により、参照層３２の磁化方向が反転する、すなわち参照層３２と調整層３４との磁化方向が平行になる場合がある。このような磁化状態では、参照層３２と調整層３４との漏れ磁場がともに記憶層３０に印加されることになり、記憶層３０の保磁力が大きくシフトしてしまう。この結果、書き込み電流によって記憶層３０の磁化方向が反転できず、ＭＴＪ素子２０にデータを書き込むことができなくなる。
【００４０】
ここで、本実施形態では、参照層３２の磁性層３２Ｂにフェリ磁性体を用いている。そして、フェリ磁性体の温度依存性を利用することで、リフロー工程時に参照層３２の正味の飽和磁化が反転した場合でも、リフロー工程後に、参照層３２の磁化方向が室温時と同じ状態に戻るようにしている。これにより、ＭＴＪ素子２０が図７のような磁化状態になるのを防ぐことができる。
【００４１】
図８は、フェリ磁性体の温度依存性を説明する図である。図８の縦軸はフェリ磁性体の正味の飽和磁化（Ｎｅｔ−Ｍｓ）であり、横軸はフェリ磁性体の温度である。
【００４２】
フェリ磁性体は、互いに反平行成分配置の磁化方向を持ち、かつ磁化の大きさが異なる元素群を含んでいる。ここでは代表例として、希土類元素と遷移元素との組み合わせで構成されるフェリ磁性体を用いたＭＴＪ素子の場合について詳細な説明を行う。希土類元素は、４ｆ電子の磁気モーメントが磁性を担っている。遷移元素は、３ｄ電子の磁気モーメントが磁性を担っている。遷移元素は、鉄（Ｆｅ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）を含む。以後、フェリ磁性体の希土類元素を４ｆ元素、フェリ磁性体の遷移元素を３ｄ元素と呼ぶ場合もある。
【００４３】
図８において、室温におけるフェリ磁性体では、４ｆ元素の磁化が３ｄ元素の磁化より大きく、よって、フェリ磁性体のＮｅｔ−Ｍｓは上向きである。フェリ磁性体の温度を上げていくと、４ｆ元素の磁化が小さくなっていく。そして、フェリ磁性体の温度が補償温度（室温＜補償温度）より高くなると、４ｆ元素の磁化と３ｄ元素の磁化との大小関係が逆転し、フェリ磁性体のＮｅｔ−Ｍｓは下向きになる。補償温度とは、フェリ磁性体のＮｅｔ−Ｍｓがゼロになる温度である。さらにフェリ磁性体の温度を上げていき、フェリ磁性体の温度がネール温度より高くなると、フェリ磁性体の磁化が消失する。また、ネール温度から温度を下げていくと、上記現象と逆の現象を辿る。このようなフェリ磁性体の温度依存性を利用して、本実施形態では、リフロー温度をフェリ磁性体の補償温度以上かつネール温度以下に設定する。
【００４４】
図９（ａ）は、室温における参照層３２の磁化状態を説明する図である。参照層３２の磁性層３２Ｂは、図８で説明したフェリ磁性体から構成される。なお、界面磁性層３２Ａは、前述したように、鉄（Ｆｅ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）のいずれかを含む軟磁性材料から構成されるため、図９に示すように、３ｄ元素が磁化を担っている。本実施形態では、参照層３２は、界面磁性層３２Ａ及び磁性層３２Ｂから構成されるため、参照層３２のＮｅｔ−Ｍｓの温度変化を特徴づける補償温度及びネール温度はそれぞれ、界面磁性層３２Ａ及び磁性層３２Ｂ全体の合成磁化の補償温度及びネール温度として定義される。また、参照層３２がフェリ磁性体のみ（すなわち、磁性層３２Ｂのみ）で構成される場合は、参照層３２の補償温度及びネール温度はそれぞれ、フェリ磁性体の補償温度及びネール温度として定義される。
【００４５】
室温における参照層３２では、４ｆ元素の磁化が３ｄ元素の磁化より大きく、よって、参照層３２のＮｅｔ−Ｍｓは上向きである。これにより、図３の初期状態と同様に、参照層３２と調整層３４との磁化方向は反平行に設定される。
【００４６】
図９（ｂ）は、リフロー工程時における参照層３２の磁化状態を説明する図である。リフロー温度は、参照層３２の補償温度以上かつネール温度以下に設定する。この場合、参照層３２の４ｆ元素の磁化が３ｄ元素の磁化より小さくなり、よって、参照層３２のＮｅｔ−Ｍｓが一時的に下向きになる。
【００４７】
図９（ｃ）は、リフロー工程後、すなわち、リフロー工程を経て室温になった参照層３２の磁化状態を説明する図である。参照層３２が室温に戻ると、４ｆ元素の磁化が３ｄ元素の磁化より大きくなり、よって、参照層３２のＮｅｔ−Ｍｓは上向きになる。これにより、図３の初期状態と同様に、参照層３２と調整層３４との磁化方向は反平行に設定される。
【００４８】
このように、本実施形態の参照層３２を用いることにより、リフロー工程時に参照層３２のＮｅｔ−Ｍｓが一時的に下向き（すなわち、調整層３４の磁化方向と同じ向き）になるが、リフロー工程を経て室温になった場合に、参照層３２のＮｅｔ−Ｍｓを上向きに戻すことができる。
【００４９】
（効果）
以上詳述したように本実施形態では、ＭＲＡＭ（磁気メモリ）１１は、ＭＴＪ素子（磁気記憶素子）２０を含み、ＭＴＪ素子２０は、記憶層３０、トンネルバリア層３１、参照層３２、スペーサ層３３、調整層３４が積層されて構成されている。調整層３４は、参照層３２からの漏れ磁場を低減する機能を有し、その磁化方向は、参照層３２の磁化方向と反平行に設定される。参照層３２は、フェリ磁性体を含む。また、ＭＲＡＭ１１の製造方法では、ＭＲＡＭ１１をパッケージングして、ＭＲＡＭパッケージ１０を形成する工程と、半田などを用いてプリント回路基板１８にＭＲＡＭパッケージ１０をリフローする工程とが行われる。そして、リフロー工程におけるリフロー温度を、参照層３２の補償温度以上かつネール温度以下に設定するようにしている。
【００５０】
従って本実施形態によれば、ＭＴＪ素子２０が高温（例えば、２６０℃程度）の熱処理を含むリフロー工程を経た場合でも、ＭＴＪ素子２０の磁化状態を初期状態に保持することが可能となる。これにより、調整層３４が参照層３２からの漏れ磁場を低減することができるため、記憶層３０の保磁力がシフトするのを抑制することができる。この結果、ＭＴＪ素子２０により小さい書き込み電流でデータを書き込むことができる。また、記憶層３０の熱的安定性を向上させることができる。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１０…ＭＲＡＭパッケージ、１１…ＭＲＡＭ、１２…ダイパッド、１３…接着剤、１４…電極パッド、１５…ボンディングワイヤ、１６…リードフレーム、１７…封止材、１８…プリント回路基板、２０…ＭＴＪ素子、２１…選択トランジスタ、２２…メモリセルアレイ、２３…ロウデコーダ、２４…カラムデコーダ、２５…カラム選択回路、２６…書き込み回路、２７…読み出し回路、３０…記憶層、３１…トンネルバリア層、３２…参照層、３３…スペーサ層、３４…調整層。
【図１】
2013251336.tif 000003
【図２】
2013251336.tif 000004
【図３】
2013251336.tif 000005
【図４】
2013251336.tif 000006
【図５】
2013251336.tif 000007
【図６】
2013251336.tif 000008
【図７】
2013251336.tif 000009
【図８】
2013251336.tif 000010
【図９】
2013251336.tif 000011