(57)【要約】【課題】入力信号の電圧変化に起因する歪を低減した出力信号を出力できるプッシュプル型利得増幅器を提供すること。【解決手段】１１、１２の差動入力端子にはトランジスタ１３、１４のベース端子が接続され、トランジスタ１３のエミッタ端子とトランジスタ１４のコレクタ端子、そして、高周波バイパスコンデンサー１５は互いに接続され、高周波バイパスコンデンサー１５には、出力端子１６と負荷回路１７が接続されている。トランジスタ１３のコレクタ端子には電源端子１８が接続され、トランジスタ１４のエミッタ端子には抵抗１０が接続されている。抵抗１０はＡＣまたはＤＣ  ＧＮＤ端子１９と接続されている。抵抗１０と負荷回路１７のインピーダンスを等しくし、高周波バイパスコンデンサー１５の容量値を出力信号の周波数に対してインピーダンスがほぼ０になる大きさにする。【選択図】図１
2013150199.tif 000002
【特許請求の範囲】
【請求項１】
正極電源と負極電源に其々接続され相補にプッシュプル動作を行う第１および第２トランジスタを含む出力段を備え、前記出力段からの信号がバイパスコンデンサーを介して出力されるようになっているプッシュプル型利得増幅器であって、
前記第２トランジスタと前記負極電源との間に接続されるインピーダンス素子と、
前記バイパスコンデンサーに接続された負荷と
を備え、前記インピーダンス素子のインピーダンス値と、前記負荷のインピーダンス値が等しいことを特徴とするプッシュプル型利得増幅器。
【請求項２】
前記第１トランジスタのトランスコンダクタンスの逆数の値が前記インピーダンス素子のインピーダンス値よりも小さいことを特徴とする請求項１に記載のプッシュプル型利得増幅器。
【請求項３】
前記負荷は、前記バイパスコンデンサーを介して前記出力段の出力端子に接続されることを特徴とする請求項１または２に記載のプッシュプル型利得増幅器。
【請求項４】
前記出力段の負荷は、第１負荷および第２負荷を含み、
前記第１負荷は、前記出力段の出力端子に接続され、
前記第２負荷は、前記バイパスコンデンサー、前記第１負荷を介して前記出力段の出力端子に接続されることを特徴とする請求項１または２に記載のプッシュプル型利得増幅器。
【請求項５】
前記出力段の負荷は、第１負荷および第２負荷を含み、
前記第１負荷は、前記第１トランジスタと前記出力段の出力端子との間に接続され、
前記第２負荷は、前記バイパスコンデンサー、前記出力段の出力端子、前記第１負荷を介して前記第１トランジスタに接続されることを特徴とする請求項１または２に記載のプッシュプル型利得増幅器。
【請求項６】
前記第１および第２トランジスタはバイポーラトランジスタであることを特徴とする請求項１乃至５のいずれかに記載のプッシュプル型利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を一対の増幅器で増幅するプッシュプル型利得増幅器に関する。
【背景技術】
【０００２】
従来、プッシュプル型の利得増幅器は、シングル型の利得増幅器に比べ出力の歪が小さいため、出力バッファ、分周器などに利用されてきた（特許文献１参照）。
【０００３】
図８に、従来のプッシュプル型利得増幅器の回路図を示す。ここで、例示するプッシュプル型利得増幅器は、トランジスタ３、４と高周波バイパスコンデンサー５と出力の負荷回路７を具備している。
【０００４】
１、２の差動入力端子にはトランジスタ３、４のベース端子が接続され、トランジスタ３のエミッタ端子とトランジスタ４のコレクタ端子、そして、高周波バイパスコンデンサー５は互いに接続され、高周波バイパスコンデンサー５には、出力端子６と負荷回路７が接続されている。
【０００５】
また、トランジスタ３のコレクタ端子には電源端子８が接続され、トランジスタ４のエミッタ端子にはＡＣ（Ａｌｔｅｒｎａｔｉｎｇ  Ｃｕｒｒｅｎｔ）またはＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）ＧＮＤ端子９が接続されている。
【０００６】
＜動作１＞
まず入力信号ｖが入力されて入力端子１の電位が上昇した場合、上述のような構成のプッシュプル型利得増幅器は差動入力端子１、２にそれぞれ逆相の信号が入力されるので、入力信号ｖの逆相の信号ｖｂが入力され入力端子２の電位は下降する。
【０００７】
それに伴ってトランジスタ３に流れる電流が増加しようとし、トランジスタ４に流れる電流が減少しようとするので、その差分の電流が電源端子８からトランジスタ３を介して高周波バイパスコンデンサー５に流し込まれ、高周波バイパスコンデンサー５が充電され、高周波バイパスコンデンサー５の一端の電位が上昇する。ここで、トランジスタ３、４に流れる電流は結果的に減少する。
【０００８】
そして、高周波バイパスコンデンサー５の両端の電位も上昇し、出力端子６の電位も上昇するので、負荷回路７に流れる電流が増加する。
【０００９】
＜動作２＞
入力信号ｖが入力されて入力端子１の電位が降下した場合、上述のような構成のプッシュプル型利得増幅器は差動入力端子１、２にそれぞれ逆相の信号が入力されるので、入力信号ｖの逆相の信号ｖｂが入力され入力端子２の電位は上昇する。
【００１０】
それに伴ってトランジスタ３に流れる電流が減少しようとし、トランジスタ４に流れる電流が増加しようとするので、その差分の電流が高周波バイパスコンデンサー５からトランジスタ４を介してＧＮＤ端子９に引き込まれ、高周波バイパスコンデンサー５は放電され、高周波バイパスコンデンサー５の一端の電位が下降する。ここで、トランジスタ３、４に流れる電流は結果的に増加する。
【００１１】
そして、高周波バイパスコンデンサー５の両端の電位も下降し、出力端子６の電位も下降するので、負荷回路７に流れる電流が減少する。
【００１２】
このように、上述のような構成のプッシュプル型利得増幅器は差動入力端子１、２にそれぞれ逆相の信号を入力すると、電源端子８からトランジスタ３を介して高周波バイパスコンデンサー５に電流を印加するとともに、高周波バイパスコンデンサー５からトランジスタ４を介してＧＮＤ端子９に電流を引き込むことが出来るので、入力信号に対応した電力を負荷回路７にプッシュプル動作で供給することが出来る。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平１１−１５０４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来のプッシュプル型利得増幅器においては、入力される電圧の変化により、トランジスタ３、４に流れる電流が変化してしまい、出力信号に歪を生じてしまうという問題があった。
【００１５】
式を用いてこの問題点を説明する。上述した動作１において、トランジスタ３、４のトランスコンダクタンスをｇｍ3、ｇｍ4とすると、入力信号ｖ、ｖｂの電圧の変化Δｖによるトランジスタ３、４の電流の変化Δｉ3、Δｉ4は、式１、２のようになる。
【００１６】
【数１】
2013150199.tif 000003
【００１７】
【数２】
2013150199.tif 000004
同様に、上述した動作２において、入力信号ｖ、ｖｂの電圧の変化によるトランジスタ３、４の電流の変化は、式３、４のようになる。
【００１８】
【数３】
2013150199.tif 000005
【００１９】
【数４】
2013150199.tif 000006
【００２０】
そして、トランスコンダクタンスｇｍ3、ｇｍ4は、コレクタ電流をｉcとすると、式５、６のようになる。
【００２１】
【数５】
2013150199.tif 000007
【００２２】
【数６】
2013150199.tif 000008
【００２３】
式５、６が示すように、入力信号ｖ、ｖｂの電圧の変化によりトランジスタ３、４に流れる電流が変化すると、トランスコンダクタンスの変化を引き起こす。
【００２４】
さらに、トランジスタ３、４の利得はトランスコンダクタンスｇｍ3、ｇｍ4に夫々依存するので、トランジスタ３、４の利得が変化する。
【００２５】
このように、入力信号ｖ、ｖｂの電圧の変化によりトランジスタ３、４の利得が変化することになるので、その出力信号に歪を生じてしまうという問題が発生する。
【００２６】
本発明は上述のような課題に鑑みてなされたものであり、入力信号の電圧変化に起因する歪を低減した出力信号を出力できるプッシュプル型利得増幅器を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上記の課題を解決するために、請求項１に記載の発明は、正極電源と負極電源に其々接続され相補にプッシュプル動作を行う第１および第２トランジスタを含む出力段を備え、前記出力段からの信号がバイパスコンデンサーを介して出力されるようになっているプッシュプル型利得増幅器であって、前記第２トランジスタと前記負極電源との間に接続されるインピーダンス素子と、前記バイパスコンデンサーに接続された負荷とを備え、前記インピーダンス素子のインピーダンス値と、前記負荷のインピーダンス値が等しいことを特徴とする。
【００２８】
請求項２に記載の発明は、請求項１に記載のプッシュプル型利得増幅器において、前記第１トランジスタのトランスコンダクタンスの逆数の値が前記インピーダンス素子のインピーダンス値よりも小さいことを特徴とする。
【００２９】
請求項３に記載の発明は、請求項１または２に記載のプッシュプル型利得増幅器において、前記負荷は、前記バイパスコンデンサーを介して前記出力段の出力端子に接続されることを特徴とする。
【００３０】
請求項４に記載の発明は、請求項１または２に記載のプッシュプル型利得増幅器において、前記出力段の負荷は、第１負荷および第２負荷を含み、前記第１負荷は、前記出力段の出力端子に接続され、前記第２負荷は、前記バイパスコンデンサー、前記第１負荷を介して前記出力段の出力端子に接続されることを特徴とする。
【００３１】
請求項５に記載の発明は、請求項１または２に記載のプッシュプル型利得増幅器において、前記出力段の負荷は、第１負荷および第２負荷を含み、前記第１負荷は、前記第１トランジスタと前記出力段の出力端子との間に接続され、前記第２負荷は、前記バイパスコンデンサー、前記出力段の出力端子、前記第１負荷を介して前記第１トランジスタに接続されることを特徴とする。
【００３２】
請求項６に記載の発明は、請求項１乃至５のいずれかに記載のプッシュプル型利得増幅器において、前記第１および第２トランジスタはバイポーラトランジスタであることを特徴とする。
【発明の効果】
【００３３】
本発明は、プッシュプル型利得増幅器において、入力信号の電圧変化に起因する出力信号の歪を低減する効果を奏する。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態１に係るプッシュプル型利得増幅器の回路図を示す図である。
【図２】本発明の実施形態２に係るプッシュプル型利得増幅器の回路図を示す図である。
【図３】本発明の実施形態３に係るプッシュプル型利得増幅器の回路図を示す図である。
【図４】本発明の実施形態２に係るプッシュプル型利得増幅器のダブルエンド構成の回路図を示す図である。
【図５】本発明の実施形態３に係るプッシュプル型利得増幅器のダブルエンド構成の回路図を示す図である。
【図６】ＲＦＩＣの出力構成として本発明の実施形態２を利用した場合の回路図を示す図である。
【図７】ＲＦＩＣの出力構成として本発明の実施形態２に係るプッシュプル型利得増幅器のダブルエンド構成を利用した場合の回路図を示す図である。
【図８】従来のプッシュプル型利得増幅器の回路図を示す図である。
【発明を実施するための形態】
【００３５】
以下、本発明の実施の形態について、詳細に説明する。
【００３６】
［実施形態１］
図１に、本発明の実施形態１に係るプッシュプル型利得増幅器の回路図を示す。ここで、例示するプッシュプル型利得増幅器は、トランジスタ１３、１４、高周波バイパスコンデンサー１５、抵抗１０、出力の負荷回路１７を具備している。
【００３７】
１１、１２の差動入力端子にはトランジスタ１３、１４のベース端子が接続され、トランジスタ１３のエミッタ端子とトランジスタ１４のコレクタ端子、そして、高周波バイパスコンデンサー１５は互いに接続され、高周波バイパスコンデンサー１５には、出力端子１６と負荷回路１７が接続されている。
【００３８】
また、トランジスタ１３のコレクタ端子には電源端子１８が接続され、トランジスタ１４のエミッタ端子には抵抗１０が接続されている。抵抗１０はＡＣ（Ａｌｔｅｒｎａｔｉｎｇ  Ｃｕｒｒｅｎｔ）またはＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）  ＧＮＤ端子１９と接続されている。
【００３９】
＜動作１＞
まず入力信号ｖが入力されて入力端子１１の電位が上昇した場合、上述のような構成のプッシュプル型利得増幅器は差動入力端子１１、１２にそれぞれ逆相の信号が入力されるので、入力信号ｖの逆相の信号ｖｂが入力され入力端子１２の電位は下降する。
【００４０】
それに伴ってトランジスタ１３に流れる電流が増加しようとし、トランジスタ１４に流れる電流が減少しようとするので、その差分の電流が電源端子１８からトランジスタ１３を介して高周波バイパスコンデンサー１５に流し込まれ、高周波バイパスコンデンサー１５が充電され、高周波バイパスコンデンサー１５の一端の電位が上昇する。ここで、トランジスタ１３、１４、抵抗１０に流れる電流は結果的に減少する。
【００４１】
そして、高周波バイパスコンデンサー１５の両端の電位も上昇し、出力端子１６の電位も上昇するので、負荷回路１７に流れる電流が増加する。
【００４２】
ここで、トランジスタ１３、１４のトランスコンダクタンスをｇｍ13、ｇｍ14とすると、入力信号ｖ、ｖｂの電圧の変化Δｖによるトランジスタ１３、１４の電流の変化Δｉ13、Δｉ14は、式７、８のようになる。
【００４３】
【数７】
2013150199.tif 000009
【００４４】
【数８】
2013150199.tif 000010
このとき、ＲとＺ0のインピーダンス値をそろえた場合、Ｒ≒Ｚ0となる。
【００４５】
また、トランジスタ１３、１４のトランスコンダクタンスｇｍ13、ｇｍ14は、バイポーラトランジスタの場合、トランスコンダクタンスはコレクタ電流の定数倍となり、本構成だとトランジスタ１３、１４に流れる電流が等しいため、ｇｍ13≒ｇｍ14となるので、
【００４６】
【数９】
2013150199.tif 000011
となる。よって式８は、
【００４７】
【数１０】
2013150199.tif 000012
【００４８】
となる。
【００４９】
＜動作２＞
入力信号ｖが入力され入力端子１１の電位が降下した場合、上述のような構成のプッシュプル型利得増幅器は差動入力端子１１、１２にそれぞれ逆相の信号が入力されるので、入力信号ｖの逆相の信号ｖｂが入力され入力端子１２の電位は上昇する。
【００５０】
それに伴ってトランジスタ１３に流れる電流が減少しようとし、トランジスタ１４に流れる電流が増加しようとするので、その差分の電流が高周波バイパスコンデンサー１５からトランジスタ４を介してＧＮＤ端子１９に引き込まれ、高周波バイパスコンデンサー１５は放電され、高周波バイパスコンデンサー１５の一端の電位が下降する。ここで、トランジスタ１３、１４、抵抗１０に流れる電流は結果的に増加する。
【００５１】
そして、高周波バイパスコンデンサー１５の両端の電位も下降し、出力端子１６の電位も下降するので、負荷回路１７に流れる電流が減少する。
【００５２】
ここで、トランジスタ１３、１４のトランスコンダクタンスをｇｍ13、ｇｍ14とすると、入力信号ｖ、ｖｂの電圧の変化Δｖによるトランジスタ１３、１４の電流の変化Δｉ13、Δｉ14は、式１１、１２のようになる。
【００５３】
【数１１】
2013150199.tif 000013
【００５４】
【数１２】
2013150199.tif 000014
【００５５】
このとき、ＲとＺ0のインピーダンス値をそろえた場合、Ｒ≒Ｚ0となる。
【００５６】
また高周波バイパスコンデンサー１５の容量値が利用される周波数において十分に大きい（インピーダンスがほぼ０）場合、ｇｍ13≒ｇｍ14なので、
【００５７】
【数１３】
2013150199.tif 000015
【００５８】
となる。よって式１２は、
【００５９】
【数１４】
2013150199.tif 000016
【００６０】
となる。
【００６１】
このように、トランジスタ１３では、入力信号ｖ、ｖｂの電圧の変化による電流の変化が極めて小さくなるので、トランスコンダクタンスｇｍ13の変化が抑制され、トランジスタ１３の利得の変化が抑制される。
【００６２】
一方、トランジスタ１４では、電流の変化Δｉ14はトランジスタ１３のように小さくすることはできないが、信号の増幅率はトランジスタ１３よりも低くなるため、歪の増幅を小さくすることができる。すなわち、トランジスタ１３、１４の利得Ｇ13、Ｇ14は、式１５、１６のように表せる。
【００６３】
【数１５】
2013150199.tif 000017
【００６４】
【数１６】
2013150199.tif 000018
【００６５】
ここで、Ｒ・ｇｍ14が正であることから、式１５、１６から、トランジスタ１４の利得はトランジスタ１３の利得に比べて小さくなることから、トランジスタ１４ではトランジスタ１３に比べて、歪の増幅を小さくすることができる。
【００６６】
＜まとめ＞
以上より、差動入力端子１１、１２の電位の変動に対して、抵抗１０のインピーダンスを調整して、抵抗１０と負荷回路１７のインピーダンスを等しくし、高周波バイパスコンデンサー１５の容量値を出力信号の周波数に対してインピーダンスがほぼ０になる大きさにすることにより、トランジスタ１３の電流の変化量を低減することで出力信号の歪の発生を大きく低減することが可能となる。
【００６７】
さらに、トランジスタ１４ではトランジスタ１３に比べて、信号の増幅率が低く歪の増幅も小さくすることが可能となる。
【００６８】
これら２つのことから、本構成にて、トランジスタ１３、１４にて発生する歪が低減され、目的とした低歪の出力が可能となる。
【００６９】
[実施形態２]
図２に、本発明の実施形態２に係るプッシュプル型利得増幅器の回路図を示す。本実施形態におけるプッシュプル型利得増幅器は、トランジスタ２３、２４、負荷２７’、高周波バイパスコンデンサー２５、抵抗２０、出力の負荷回路２７、を具備している。
【００７０】
２１、２２の差動入力端子にはトランジスタ２３、２４のベース端子が接続され、トランジスタ２３のエミッタ端子とトランジスタ２４のコレクタ端子、そして、負荷２７’は互いに接続されている。負荷２７’には高周波バイパスコンデンサー２５が接続され、高周波バイパスコンデンサー２５には、出力端子２６と負荷回路２７が接続されている。
【００７１】
また、トランジスタ２３のコレクタ端子には電源端子２８が接続され、トランジスタ２４のエミッタ端子には抵抗２０が接続され、そして、抵抗２０はＡＣ（Ａｌｔｅｒｎａｔｉｎｇ  Ｃｕｒｒｅｎｔ）またはＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）  ＧＮＤ端子２９と接続されている。
【００７２】
ここで、図１に示した負荷回路１７は、図２に示すように負荷回路２７、負荷２７’に分かれていてもよく、抵抗２０のＲと負荷回路２７のＺ0、負荷２７’のＺ0’の合成インピーダンス（Ｚ0＋Ｚ0’）を等しくすることにより、実施形態２と同様に、歪の低減が可能となる。
【００７３】
[実施形態３]
図３に、本発明の実施形態３に係るプッシュプル型利得増幅器の回路図を示す。本実施形態におけるプッシュプル型利得増幅器は、トランジスタ３３、３４、負荷３７’、高周波バイパスコンデンサー３５、抵抗３０、出力の負荷回路３７、を具備している。
【００７４】
３１、３２の差動入力端子にはトランジスタ３３、３４のベース端子が接続され、トランジスタ３３のエミッタ端子とトランジスタ３４のコレクタ端子、そして、負荷３７’は互いに接続されている。負荷３７’には高周波バイパスコンデンサー３５が接続され、高周波バイパスコンデンサー３５には、出力端子３６と負荷回路２７が接続されている。
【００７５】
また、トランジスタ３３のコレクタ端子には電源端子３８が接続され、トランジスタ３４のエミッタ端子には抵抗３０が接続され、そして、抵抗３０はＡＣ（Ａｌｔｅｒｎａｔｉｎｇ  Ｃｕｒｒｅｎｔ）またはＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）  ＧＮＤ端子３９と接続されている。
【００７６】
ここで、図３において、トランジスタ３４の出力抵抗は通常利用されるＺ0に比べて十分に大きいため、負荷回路３７のインピーダンスと負荷３７’のＺ0’の合成インピーダンス（Ｚ0＋Ｚ0’）の大きさを抵抗３０のＲと等しい大きさにすることにより、同様に、歪の低減を行うことができる。
【００７７】
また、実施形態２、３では、シングルエンド構成としていたが、図４、図５のようにダブルエンド構成でもそれぞれ抵抗と負荷のインピーダンスが等しくされていれば本発明の効果は発揮する。すなわち、図４の構成では、抵抗４０、４０’の合成インピーダンスと負荷４７、４７’’、４７’’’、４７’’’’の合成インピーダンスが等しくされている。同様に、図５の構成では、抵抗５０、５０’の合成インピーダンスと負荷５７、５７’’、５７’’’、５７’’’’の合成インピーダンスが等しくされている。
【００７８】
＜想定される利用例＞
図６に、ＲＦＩＣの出力構成として実施形態２を利用した場合の回路図を示す。
【００７９】
ＲＦ回路システムとして伝送線路の特性インピーダンス５０Ωになるようにインピーダンスマッチングを利用する。図６ように構成した後、インピーダンスマッチングを取るため、インピーダンス値がＺ0／２のインピーダンス素子６０、ＤＣカット用の容量６１をつけ、他ＩＣを接続する。他ＩＣの入力インピーダンスには、インピーダンス値がＺ0／２のインピーダンス素子６２をつける。
【００８０】
このとき、通常はＺ0／２＝５０Ω（特性インピーダンス）とし、図２における抵抗２０に相当するものとして１００Ωの抵抗をつけると、歪を大きく低減することができる。
【００８１】
また、図７に、図４に示した実施形態２に係るプッシュプル型利得増幅器のダブルエンド構成を利用した場合の回路図を示す。インピーダンスマッチングを取るため、Ｚ0／４のインピーダンス素子７０、７０’、ＤＣカット用の容量７１、７１’をつけ、他ＩＣを接続する。他ＩＣの入力インピーダンスには、インピーダンス値がＺ0／２のインピーダンス素子７２をつける。
【００８２】
このとき、通常はＺ0／４＝２５Ω、Ｚ0／２＝５０Ω（特性インピーダンス）とし、図４における抵抗４０、４０’に相当するものとして１００Ωの抵抗をつけると、歪を大きく低減することができる。
【符号の説明】
【００８３】
１、２、１１、１２、２１、２２、３１、３２、４１、４２、５１、５２  差動入力端子
３、４、１３、１４、２３、２４、３３、３４、４３、４３’、４４、４４’、５３、５３’、５４、５４’  トランジスタ
５、１５、２５、３５、４５、４５’、５５、５５’  高周波バイパスコンデンサー
６、１６、２６、３６、４６、４６’、５６、５６’  出力端子
７、１７、２７、２７、３７、３７、４７〜４７’’’’、５７〜５７’’’’  負荷
８、１８、２８、３８、４８、５８  電源端子
９、９’、１９、１９’、２９、２９’、３９、３９’、４９、４９’、５９、５９’、６３  ＧＮＤ端子
１０、２０、３０、４０、４０’、５０、５０’  抵抗
６０、６２、７０、７０’、７２  インピーダンス素子
６１、７１、７１’  ＤＣカット用の容量
【図１】
2013150199.tif 000019
【図２】
2013150199.tif 000020
【図３】
2013150199.tif 000021
【図４】
2013150199.tif 000022
【図５】
2013150199.tif 000023
【図６】
2013150199.tif 000024
【図７】
2013150199.tif 000025
【図８】
2013150199.tif 000026