(57)【要約】【課題】  画素列に複数の垂直信号線を配し、そのそれぞれに対して列回路を設けた場合の、隣接列間における信号のクロストークによる画質への影響を低減する。【解決手段】  画素列に複数の垂直信号線を配した撮像装置において、行アドレスおよび列アドレスの両者が異なる２つの第１の色画素と前記第１の色画素とは異なる第２の色画素とを画素アレイを有し、複数の第１の列回路においては、２つの同色画素の信号が同時に処理されることを特徴とする。【選択図】  図１
2013150116.tif 000002
【特許請求の範囲】
【請求項１】
第１波長域の光に対応する信号を出力する複数の第１画素と、前記第１波長域と異なる第２波長域の光に対応する信号を出力する複数の第２画素と、を含む複数の画素が行列状に配された画素アレイと、
前記画素アレイの周辺部に配された複数の第１列回路と、
前記複数の第１列回路が配される領域と、前記画素アレイを挟んで対向する位置に配された複数の第２列回路と、
各画素列に対し複数設けられた複数の垂直信号線と、
複数の画素行を同時に選択し、前記複数の垂直信号線を介して、前記複数の第１列回路及び前記複数の第２列回路へ信号を出力させる垂直走査回路と、を有する撮像装置であって、
前記垂直走査回路により同時に選択された、互いに行アドレス及び列アドレスが異なる複数の第１画素の信号が前記複数の第１列回路にて並列に処理されることを特徴とする撮像装置。
【請求項２】
前記第１画素は緑画素あることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１及び第２列回路は増幅回路を含んでいることを特徴とする請求項１または２のいずれかに記載の撮像装置。
【請求項４】
前記第１及び第２列回路はアナログデジタル変換回路を含んでいることを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記画素アレイ上にカラーフィルタアレイが配され、前記カラーフィルタアレイは、ベイヤ配列であることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項６】
ｎ行目及びｎ＋１行目に配された複数の緑画素の信号が、前記複数の第１列回路において並列に処理され、
ｎ行目及びｎ＋１行目に配された複数の青画素の信号及び赤画素の信号が、前記複数の第２列回路において並列に処理されることを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記複数の第１列回路及び前記複数の第２列回路がそれぞれ信号保持部を含み、
ｎ行目及びｎ＋１行目に配された複数の緑画素の信号が、前記複数の第１列回路において並列に処理された後、前記第１列回路に含まれる信号保持部で保持され、
ｎ行目及びｎ＋１行目に配された複数の青画素の信号及び赤画素の信号が、前記複数の第２列回路において並列に処理された後、前記複数の第２列回路に含まれる信号保持部で保持され、
前記信号保持部で信号が保持されている期間中に、
ｎ＋２行目及びｎ＋３行目に配された複数の緑画素の信号が、前記複数の第１列回路において並列に処理され、ｎ＋２行目及びｎ＋３行目に配された複数の青画素の信号及び赤画素の信号が、前記複数の第２列回路において並列に処理されることを特徴とする請求項６に記載の撮像装置。
【請求項８】
第１波長域の光に対応する信号を出力する複数の第１画素と、前記第１波長域と異なる第２波長域の光に対応する信号を出力する複数の第２画素と、を含む複数の画素が行列状に配された画素アレイと、
前記画素アレイの周辺部に配された複数の第１列回路と、
前記複数の第１列回路が配される領域と、前記画素アレイを挟んで対向する位置に配された複数の第２列回路と、
各画素列に対し複数設けられた複数の垂直信号線と、を有する撮像装置の駆動方法であって、
複数の画素行を同時に選択し、前記複数の垂直信号線を介して、前記複数の第１列回路及び前記複数の第２列回路へ信号を出力させ、
同時に選択された、互いに行アドレス及び列アドレスが異なる複数の第１画素の信号を前記複数の第１列回路にて並列に処理することを特徴とする撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置に関し、具体的には画素からの信号を読み出す構成に関する。
【背景技術】
【０００２】
従来画素アレイからの信号を高速で読み出すために、画素列に複数の垂直信号線を設ける構成が知られている。例えば特許文献１には、各列における偶数行の画素を一方の垂直信号線ＶＬ０に接続し、奇数行の画素を他方の垂直信号線ＶＬ１に接続している。そして垂直信号線ＶＬ０は図面下側に配された読み出し回路に接続されている。又垂直信号線ＶＬ１は図面上側に配された読み出し回路に接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５‐３１１８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者らの検討によれば、画素列に複数の垂直信号線を配し、画素アレイの上下に配された列回路において並列に信号を処理する場合において、隣接する画素列の列回路で信号のクロストークが生じる場合があることを見出した。
【０００５】
例えば列回路として増幅回路を配した場合に関して説明する。この増幅回路に、ゲインを１０倍以上の高い電圧ゲインを設定可能な構成を用いる場合がある。このような場合には特に列回路における信号のクロストークが非常に目立つ。隣接する列回路で処理されている信号が同色の信号であれば、多少の信号のクロストークであれば画質に大きな影響を与えない場合が多いが、隣接する列回路において異色画素からの信号を処理する場合には特に大きな課題となる。
【０００６】
本発明は上記課題に鑑み、画素列に複数の垂直信号線を配し、そのそれぞれに対して列回路設けた場合の、隣接列間における信号のクロストークによる画質への影響を低減することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、第１波長域の光に対応する信号を出力する複数の第１画素と、前記第１波長域と異なる第２波長域の光に対応する信号を出力する複数の第２画素と、を含む複数の画素が行列状に配された画素アレイと、前記画素アレイの周辺部に配された複数の第１列回路と、前記複数の第１列回路が配される領域と、前記画素アレイを挟んで対向する位置に配された複数の第２列回路と、各画素列に対し複数設けられた複数の垂直信号線と、複数の画素行を同時に選択し、前記複数の垂直信号線を介して、前記複数の第１列回路及び前記複数の第２列回路へ信号を出力させる垂直走査回路と、を有する撮像装置であって、前記垂直走査回路により同時に選択された、互いに行アドレス及び列アドレスが異なる複数の第１画素の信号が前記複数の第１列回路にて並列に処理されることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、隣接する列回路間における信号のクロストークによる画質への影響を低減することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】実施例１の撮像装置の全体ブロック図である。
【図２】実施例１の画素の等価回路図である。
【図３】実施例１の撮像装置の駆動パルス図である。
【図４】ノイズが生じる様子を説明するための図である。
【図５】実施例２の撮像装置の全体ブロック図である。
【発明を実施するための形態】
【００１０】
本発明の撮像装置は複数の画素が行列状に配された画素アレイを有している。そして１の画素列に対して、第１の垂直信号線と第２の垂直信号線とを含む複数の垂直信号線が設けられている。第１の垂直信号線は画素アレイの周辺部（例えば上面図上方）に配された複数の第１列回路に信号を供給する。第２の垂直信号線は、複数の第１列回路が配された領域と画素アレイを挟んで対向する位置（例えば上面図下方）に配された複数の第２列回路に信号を供給するカラー撮像装置である。そして垂直走査回路を有しており、複数の画素行を同時に選択し、複数の垂直信号線を介して、複数の第１列回路及び複数の第２列回路へ信号を出力させる。
【００１１】
本発明の画素アレイは、第１波長域の光に対応する信号を出力する複数の第１画素と、第１波長域と異なる第２波長域の光に対応する信号を出力する複数の第２画素と、を含む複数の画素が行列状に配された構成である。ここで波長域が異なるとは、波長域が全く重ならない場合に限らず一部重なるような構成でもよい。これを実現する構成の例としては画素アレイ上にカラーフィルタアレイを配する構成を用いることができる。
【００１２】
そして、垂直走査回路により同時に選択された、互いに行アドレス及び列アドレスが異なる複数の第１画素の信号が複数の第１列回路にて並列に処理される構成である。ここで並列処理とは全ての処理が同時に行われるのが好ましい。しかし一部の動作が同時でも構わない。また配線抵抗等による動作の遅延によるずれも含むものとする。
【００１３】
このような構成によれば、複数の第１列回路で、信号のクロストーが生じたとしても、これを同色間の信号間のクロストークとすることができる。よって、例えば特許文献１のように単に偶数行、奇数行とで上下へ振り分ける構成に比べて画質を向上させることが可能となる。
【００１４】
以下具体的に実施例を挙げて本発明を説明する。各実施例における画素列と画素行は単に２次元に配列された場合の一方を他方に対して区別するために定義づけしたに過ぎない。したがって画素行と画素列とを入れ替えてもかまわない。
【００１５】
（実施例１）
図１に本実施例の撮像装置の全体ブロック図を示す。
【００１６】
複数の画素１０２が行列状に配された画素アレイ領域１０１を構成している。ここでは４行、４列の計１６画素が配されているが、更に多数の画素が配されていてもよい。各画素はそれぞれカラーフィルタを有しており、所定の波長域の光を光電変換する。ここではベイヤ配列のカラーフィルタアレイを用いている。カラーフィルタアレイが画素アレイ状に配された構成である。図２においてＲと表記されているのは赤画素、Ｇと表記されているのは緑画素、Ｂと表記されているのが青画素であり、それぞれ対応する波長域の光を光電変換する。
【００１７】
基本単位１０３は２行、２列の画素で構成されており、複数の基本単位１０３が２次元状に配されている。基本単位１０３は、１つの赤画素Ｒ、１つの青画素Ｂ及び２つの緑画素Ｇ１、Ｇ２で構成されている。基本単位１０３の赤画素Ｒと緑画素Ｇ１とが同一画素行に隣接して配置されている。つまり、赤画素Ｒと緑画素Ｇ１とは、行アドレスが等しく列アドレスが異なる。赤画素Ｒと緑画素Ｇ２とが同一画素列に隣接して配置されている。つまり、赤画素Ｒと緑画素Ｇ２とは、行アドレスが異なり、列アドレスが等しい。
【００１８】
更に基本単位１０３の青画素Ｂと緑画素Ｇ２とが同一画素行に隣接して配置されている。つまり、青画素Ｂと緑画素Ｇ２とは、行アドレスが等しく列アドレスが異なる。そして青画素Ｂと緑画素Ｇ１とが同一画素列で隣接して配置されている。つまり、青画素Ｂと緑画素Ｇ１とは、行アドレスが異なり列アドレスが等しい。
【００１９】
そして、基本単位１０３に含まれる緑画素Ｇ１、Ｇ２とは互いに行アドレス、列アドレスが異なる。
【００２０】
本実施例では各画素列に２本の垂直信号線１０４，１０５が設けられている。添え字は画素列番号を示している。例えば、第１の垂直信号線１０４（ｎ）、第２の垂直信号線１０５（ｎ）はｎ列目の画素列に対応して設けられている。各画素列に設けられた第１の垂直信号線群１０４（ｎ）〜１０４（ｎ＋３）は画素アレイ１０１の上部に配された複数の第１列回路１０６に信号を供給する。各画素列に設けられた第２の垂直信号線群１０５（ｎ）〜１０５（ｎ＋３）は画素アレイ１０１の下部に配された複数の第２列回路１０７に信号を供給する。
【００２１】
複数の第１列回路１０６にはパルス供給部１０８から制御パルスが供給され動作が制御される。列回路１０６の動作としては第１の垂直信号線１０４（ｎ）〜１０４（ｎ＋３）からの信号の保持、増幅、ノイズ除去、アナログデジタル変換などである。これらの全てを行なってもよいし、いずれか１つもしくはこれらのうちのいくつかの組み合わせの動作を行なってもよい。
【００２２】
パルス供給部１０８からのパルスによりこれらの動作のタイミングが制御される。パルス供給部１０８からのパルスは複数の第１列回路１０６に供給され、複数の第１列回路１０６において上記各動作のタイミングは略同時である。ここで略としているのはパルス供給部１０８からのパルスを伝達する配線の有する抵抗などによりパルスの遅延が生じ、列回路の位置によって若干遅延が生じることを表している。これにより複数の第１列回路１０６において並列に信号処理することが可能となる。
【００２３】
また複数の第１列回路１０６には電圧供給部１０９から複数の第１列回路１０６の動作に必要な電圧が供給される。単電圧の場合にもあるし複数の値の電圧の場合もある。複数の値の電圧が供給される場合には、典型的には一方が接地電圧であり他方が、３Ｖや１．８Ｖなどの電源電圧である。
【００２４】
第２列回路１０７は第１列回路１０６と同様の動作を行なう。パルス供給部１１０はパルス供給部１０８と同様の機能を有し、パルスを供給する対象が複数の第１列回路１０６から複数の第２列回路１０７に変更になったのが異なる点である。また電圧供給部１１１の機能は電圧供給部１０９と同様で電圧を供給する対象が複数の第２列回路１０７になったのが異なる点である。
【００２５】
複数の第１列回路１０６を介して出力された信号は水平信号処理部１１２ａに供給される。水平信号処理部１１２ａは水平走査回路１１３ａを有しており、複数の列回路１０６で処理された後の信号を順次、ランダムもしくは同時に水平出力線に出力させる。水平走査回路１１３ａとしては、シフトレジスタ、アドレスデコーダを用いることができる。
【００２６】
複数の列回路１０６がアナログデジタル変換回路を有している場合には、水平信号線はバスとなり、デジタル信号が伝達される。本実施例では水平出力線は２本設けられているが更に多数設けることで信号読み出しの高速化を図ってもよい。
【００２７】
水平信号処理部１１２ｂ、水平走査回路１１３ｂ等は配置が異なるものの、水平信号処理部１１２ａ、水平走査回路１１３ａと同様の機能を有する。
【００２８】
垂直走査回路１１４は画素アレイの各画素行に対し制御パルスを供給する。複数の画素行を同時に選択し、対応する垂直信号線を介して、複数の第１列回路、複数の第２列回路へ信号を出力させる。垂直走査回路１１４は水平走査回路１１３と同様にシフトレジスタ、アドレスデコーダを用いることができる。駆動線１１５〜１１８はそれぞれ対応する画素行に駆動パルスを供給する。ここでは一本の配線で示しているが、各画素が有する制御すべきトランジスタの数に応じて配線の数は異なる。また各画素行に対して複数の駆動線が配される場合には、それぞれには異なる波形の駆動パルスが供給される。
【００２９】
タイミング制御部１２０は水平走査回路１１３、垂直走査回路１１４に制御パルスを供給する。水平走査回路１１３及び垂直走査回路１１４はタイミング制御部１２０からの制御信号により駆動モードを切り替えることが可能となる。例えば、静止画、動画モードの切り替え、読み出す画素数の切り替えなどである。
【００３０】
図２に画素１０２の等価回路図の一例を示す。信号電荷として電子を用い、画素のトランジスタとしてＮ型のトランジスタを用いる構成を例に説明する。信号電荷をホールとする、もしくは画素のトランジスタとしてＰ型のトランジスタを用いることもできる。
【００３１】
フォトダイオード２０１は入射光を電子ホール対に変換する。フォトダイオード２０１は他の周知の光電変換素子に変更可能である。光電変換素子として最も好ましくは、埋め込み型のフォトダイオードを用いるのが良い。転送ゲート２０２はフォトダイオード２０１で生じた電子をフローティングディフュージョン２０５に転送する。フローティングディフュージョン２０５はＮ型の半導体領域で構成される。リセットトランジスタ２０３はフローティングディフュージョン２０５に所定の電圧を供給する。リセットトランジスタ２０３のドレインには電源電圧ＶＤＤが供給されている。電源電圧ＶＤＤは、たとえば、５Ｖ、３．３Ｖなどである。増幅トランジスタ２０４はフォトダイオード２０１で生じた電子に基づく信号を増幅するもので、増幅トランジスタ２０４のゲートはフローティングディフュージョン２０５に電気的に接続されている。増幅トランジスタ２０４のドレインには、リセットトランジスタ２０３と同様に電源電圧ＶＤＤが供給されている。増幅トランジスタ２０４のソースと垂直信号線１０４との間の電気経路には選択トランジスタ２０６が配されている。
【００３２】
転送ゲート２０２には、転送ゲート制御線ＴＸ（ｎ）を介して転送制御パルスが供給される。リセットトランジスタ２０３のゲートにはリセットゲート制御線ＲＥＳ（ｎ）を介してリセット制御パルスが供給される。選択トランジスタ２０６のゲートには選択ゲート制御線ＳＥＬ（ｎ）を介して選択制御パルスが供給される。カッコ内のｎはｎ行目の画素行に対応していることを示している。
【００３３】
フォトダイオード２０１で生じた信号はフローティングディフュージョン２０５に転送され、増幅トランジスタ２０４で増幅されて選択トランジスタ２０６を介して垂直信号線１０４へ出力される。増幅トランジスタ２０４としてはソースフォロワを用いることができる。また、選択トランジスタ２０６を増幅トランジスタ２０４のドレイン側に設けてもよい。もしくは選択動作専用のトランジスタを設けずに、リセットトランジスタ２０３によりフローティングディフュージョン２０５へ供給する電圧によって画素の選択、非選択状態を切り換える構成にしてもよい。また、被数のフォトダイオード２０１でリセットトランジスタ２０３、増幅トランジスタ２０４などの画素のトランジスタの一部を共有する講成としてもよい。
【００３４】
図３に各画素行に供給される駆動パルスを示す。画素は図２の画素構成であり、したがって各画素行に３本の駆動線が配されているものとする。φＲＥＳはリセットトランジスタのゲートに供給される駆動パルスの波形を示す。φＴＸは転送ゲートに供給される駆動パルスの波形を示す。φＳＥＬは選択トランジスタのゲートに供給される駆動パルスの波形を示す。また各トランジスタはＮ型のトランジスタであり、パルスがハイレベルで各トランジスタ等が導通状態となるものとする。本実施例によればφＳＥＬにより複数の画素行の選択トランジスタ同時に導通することで垂直走査回路が複数の画素行を同時に選択できる。
【００３５】
駆動線１１５はｎ行目の画素行の画素のトランジスタに駆動パルスを供給する。駆動線１１６はｎ＋１行目の画素行の画素のトランジスタに駆動パルスを供給する。駆動線１１７はｎ＋２行目の画素行の画素のトランジスタに駆動パルスを供給する。駆動線１１７はｎ＋３行目の画素行の画素のトランジスタに駆動パルスを供給する。添え字は画素の行番号を示している。
【００３６】
時刻ｔ１以前においては、φＲＥＳ（ｎ）〜φＲＥＳ（ｎ＋３）がハイレベルとなっており、フローティングディフュージョン２０５に所定の電圧が供給された状態である。またφＳＥＬ（ｎ）、φＳＥＬ（ｎ＋１）は時刻ｔ５までハイレベルが維持される。時刻ｔ５までの期間はｎ行目の画素と、ｎ＋１行目の画素との信号が第１及び第２の垂直信号線に出力され得る状態である。
【００３７】
時刻ｔ１において、φＲＥＳ（ｎ）とφＲＥＳ（ｎ＋１）とがハイレベルからローレベルへ遷移し、時刻ｔ２までの期間に列回路において画素のノイズ信号がサンプリングされる。
【００３８】
時刻ｔ２において、φＴＸ（ｎ）、φＴＸ（ｎ＋１）がハイレベルからローレベルへ遷移する。期間ｔ２−ｔ３において、ｎ行目の画素とｎ＋１行目の画素のフォトダイオードの電荷がそれぞれ対応するフローティングディフュージョンへ転送され、時刻ｔ４までの期間に列回路において光信号がサンプリングされる。
【００３９】
時刻ｔ４においてφＲＥＳ（ｎ）、φＲＥＳ（ｎ＋１）がローレベルからハイレベルへ遷移する。
【００４０】
時刻ｔ５においてφＳＥＬ（ｎ）、φＳＥＬ（ｎ＋１）がハイレベルからローレベルへ遷移し、φＳＥＬ（ｎ＋２）、φＳＥＬ（ｎ＋３）がローレベルからハイレベルへ遷移する。このタイミングで第１の垂直信号線及び第２の垂直信号線はｎ＋２行目の画素及びｎ＋３行目の画素の信号が読み出され得る状態となっている。
【００４１】
この後、期間ｔ６−ｔ９は期間ｔ１−ｔ４と同様の動作をン＋２行目、ｎ＋３行、目に対して行う。
【００４２】
ここで図１を参照すると、同一画素行に配された画素でも、画素列によって第１の垂直信号線、第２の垂直信号線のいずれに出力されるかが異なっている。たとえばｎ列目においては、ｎ行目の赤画素Ｒの信号が第２の垂直信号線群に含まれる第２の垂直信号線１０５（ｎ）に出力可能である。そしてｎ列目のｎ＋１行目の緑画素Ｇ２の信号が第１の垂直信号線群に含まれる第１の垂直信号線１０４（ｎ）に出力可能である。
【００４３】
これに対してｎ＋１列目においては、ｎ行目の緑画素Ｇ１の信号が、第１の垂直信号線群に含まれる第１の垂直信号線１０４（ｎ＋１）に出力可能である。そしてｎ＋１列目のｎ＋１行目の青画素Ｂの信号が第２の垂直信号線群に含まれる第２の垂直信号線１０５（ｎ＋１）に出力可能である。つまり、ｎ行目においては、ｎ列目の画素の信号は第２の垂直信号線に出力され、ｎ＋１列目の画素の信号は第１の垂直信号線に出力される。これに対してｎ＋１行目においては、ｎ列目の画素の信号が第１の垂直信号線に出力され、ｎ＋１列目の画素の信号が第２の垂直信号線に出力される。
【００４４】
このような接続関係となっている画素アレイに対して図３に示したような動作を行なうことで、複数の第１列回路１０６で同色の信号を並列処理することが可能となる。緑色画素Ｇ１、Ｇ２は互いに異なる画素行に配されているにも関わらず同一期間に、隣接する列回路で処理することが可能になる。このような構成によれば、たとえ隣接する列回路１０６間で信号のクロストークが生じたとしても、同色の画素の信号を処理しているため異色画素の信号を処理している場合に比べて、画質への影響を低減することが可能となる。本実施例においてはカラーフィルタアレイがベイヤ配列である。ｎ行目及びｎ＋１行目に配された複数の緑画素の信号が、複数の第１列回路において並列に処理される。そして、ｎ行目及びｎ＋１行目に配された複数の青画素の信号及び赤画素の信号が、複数の第２列回路において並列に処理される。
【００４５】
次に図４を用いて、隣接する列回路間で信号のクロストークが生じるメカニズムを説明する。図１〜３と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。ここで隣接する列回路といった場合には画素アレイ１０１の上側に配置された複数の第１列回路１０６の中で隣接している、もしくは画素アレイ１０１の下側に配置された複数の第２列回路の中で隣接しているものを指す。
【００４６】
ｎ列目とｎ＋１列目の画素列から信号が供給される列回路のうち画素アレイの上側に配された第１列回路１０６を例に説明する。複数の第１列回路１０６のそれぞれには、電圧供給部から３本の電圧供給線を介して３値の電圧が供給されている。それぞれを第１電圧供給配線４０１、第２電圧供給配線４０２、第３電圧供給配線４０３とする。例えば第１電圧供給配線４０１が供給する電圧は電源電圧である。第２電圧供給配線４０２が供給する電圧は接地電位である。第３電圧供給配線４０３が供給する電圧は電源電圧と接地電位との間の値を有する電圧である。第３電圧は例えば第１列回路１０６の参照電圧として用いられる。
【００４７】
第１電圧供給配線４０１のｎ列目の第１列回路１０６（ｎ）とｎ＋１列目の第１列回路１０６（ｎ＋１）との間には配線抵抗４０８が生じている。第２電圧供給配線４０２の第１列回路１０６（ｎ）と第１列回路１０６（ｎ＋１）との間には配線抵抗４０１が生じている。第１列回路１０６（ｎ）の増幅回路の出力ノードと第３電圧供給配線４０３との間には寄生容量４０５が生じている。
【００４８】
またパルス供給部１０８からのパルスを第１列回路１０６（ｎ）、１０６（ｎ＋１）に伝達するパルス供給配線４０４が配されている。第１列回路１０６（ｎ）の増幅回路の後段には、スイッチとしてのトランジスタが配されている。このトランジスタは増幅回路とその後段の保持容量との間の電気的導通を制御するために設けられる。パルス供給部１０８はこのトランジスタを制御する駆動パルスを供給する。パルス供給配線４０４とこのトランジスタのソースもしくはドレインとの間に生じる寄生容量を４０６、４０７とする。第１〜第３電圧供給配線４０１〜４０３やパルス供給配線４０４は複数の第１列回路で共通にする場合がほとんどである。
【００４９】
このような構成において、たとえば、ｎ列目の画素に強い光が入射した場合には、増幅回路の出力信号の振幅が大きくなる、そうすると、寄生容量４０５〜４０７を介して第１〜第３電圧供給配線４０１〜４０３、パルス供給配線４０４の電位が変動し得る。これにより隣接する第１列回路の信号が影響を受けてしまう。また大きな振幅を有する信号の場合にはこの振幅を充電するための過渡電流が第１〜第３電圧供給配線４０１〜４０３に流れ、これらの配線には配線抵抗が生じているため電圧降下が生じる。これにより所望の電圧からの電位変動が生じ、やはり信号のクロストークが生じる。
【００５０】
本実施例の構成によれば、たとえ上述の信号のクロストークが生じたとしても、緑画素Ｇ１、Ｇ２が複数の第１列回路１０６に読み出されて処理されるため、クロストークが生じるのが同色同士の画素とすることができる。同色であれば、近傍に配された画素では画素信号の振幅の差が小さいことが多いため画質に対する影響も小さい。
【００５１】
また緑画素Ｇ１，Ｇ２から出力される信号は輝度信号を作成するうえで、非常に大きな役割を占める。人間の目の色に対する空間周波数の認知能力等を鑑みて画質に大きく影響する。このよう緑画素の信号に他の色の信号とのクロストークが生じないため画質を向上させることが可能となる。
【００５２】
画素アレイ１０１の下側に配された複数の第２列回路１０７においては赤画素Ｒと青画素Ｂの信号が並列に処理される。そのため異色間でのクロストークが生じる恐れがあるが、従来のように偶数行、奇数行で上下の列回路へ振り分けて読出しをする構成（例えば特許文献１）に比べて画質を向上できる。更に複数の第２列回路１０７において色ごとに信号を処理するタイミングをずらしてもよい。
【００５３】
本実施例によれば１画素列に複数の垂直信号線を設け、複数の列回路において異なる画素行、画素列に配された（行アドレス、列アドレスが異なる）同色画素の信号を処理する構成とした。このような構成によって複数の列回路間によって生じ得る異色画素からの信号間のクロストークを低減することが可能となり、結果として画質を向上させることが可能となる。さらに同色画素の信号として緑画素の信号を用いることで輝度信号を形成する場合に特に有効である。
【００５４】
（実施例２）
本実施例の実施例１と異なる点は列回路にアナログデジタル（ＡＤ）変換回路を含んでいる点である。Ｒ画素とＢ画素の信号は第１列回路１３ａ側に出力され、ランプ発生器１４ａのランプ信号を基準にＡＤ変換される。
【００５５】
コンパレータ１２１は画素１０１からの出力とランプ発生器１４ａからのランプ信号とを比較し、両者が同電位になった瞬間にコンパレータ出力が反転する。
【００５６】
カウンタ１２２はカウンタクロック発生器１５ａからのクロックを元にカウントアップ動作を行い、コンパレータ出力が反転した時点でカウントアップを停止する。
【００５７】
これにより、各列のカウント値は、コンパレータ出力が反転するまでの時間に比例した値が保持される。それは即ち画素出力に比例した値となる。
【００５８】
メモリ１２３はｍｅｍ＿ｔｆｒ１パルスが入力されると、カウンタ１２２に保持されているカウント値を取り込む。
【００５９】
水平転送回路１６ａは、ｈｓｔ１パルスが入力されると、各メモリに取り込まれた値を順次走査して出力する。
【００６０】
カウンタ１２２はｃｎｔ＿ｒｓｔ１パルスが入力されると初期値にリセットされ、次の行のＡＤ変換動作へと移る。
【００６１】
緑画素であるＧｒ画素とＧｂ画素の信号は、第２列回路１３ｂ側に出力され、ランプ発生器１４ｂのランプ信号を基準にＡＤ変換される。ＡＤ変換の具体的な動作は上記と同様である。
【００６２】
ここで、Ｇｒ画素とＧｂ画素から出力されるアナログ信号が同じランプ信号を基準にしてデジタル信号に変換されているため、ＡＤ変換特性が揃うことになり、より均一な輝度信号を得ることができる。
【００６３】
本実施例においては実施例１で述べた効果に加えて、ＡＤ変換時の参照電圧を同色画素でそろえることができるためＡＤ変換特性も向上させることが可能となる。
【００６４】
（実施例３）
本実施例の撮像装置の構成を図１を用いて説明する。本実施例においては、第１及び第２列回路において、各画素列に対応して複数の信号保持部を設けたことを特徴とする。そしてｎ行目及びｎ＋１行目の画素の信号が、第１及び第２列回路１０６，１０７で並列に処理される。並列処理後に各列に対応した複数の第１信号保持部に転送される。そして第１期間中に、水平走査回路により複数の第１信号保持部に保持された信号が選択され出力される。この第１期間中に垂直走査回路１０４によりｎ＋２行目及びｎ＋３行目の信号が同時に選択される。そして複数の第１及び第２の列回路１０６，１０７で並列に処理されることを特徴とする。このような構成によれば実施例１，２に比べて更に信号の読み出しを高速化することが可能となる。図１の構成によれば、ｎ＋２行目及びｎ＋３行目においても複数の第１列回路１０６では緑画素Ｇ１、Ｇ２の信号が並列に処理され、複数の第２列回路１０７では赤画素Ｒ、青画素Ｂの信号が並列に処理される。
【００６５】
以上本発明を実施例を挙げて説明したが発明の趣旨を超えない限り、適宜変更、修正が可能である。
【００６６】
本実施例ではベイヤ配列について説明したが、配列はそれには限定されない。互いに行アドレス、列アドレスの両者が異なる同色画素が、同時に選択され、並列に複数の列回路で処理されればよい。つまり同時に選択される異なる画素行に同色の画素が存在すれば、本発明はＣＦＡの配列によらず効果が発現する。
【００６７】
また、その際に、同じ側の列回路に読み出す色の種類は、輝度信号に大きく寄与する物であればそのクロストーク低減効果は大きいが、それには限定されず、どのような色成分であれもクロストークが低減出来れば画質の向上効果をえることができる。
【００６８】
また、同じ色、という表現を本文中で用いているが、完全に同じ色である必要はなく、実質同等の色であれば本発明の効果を得ることができる。つまり、隣接画素の色フィルタとの相互作用による分光特性の差や、色フィルタの厚みの違いで生じる分光特性の差がある場合や、色設計の都合で決まる微妙な分光特性の差が合ったとしても、ほぼ同じ分光特性であれば、本発明の効果を得ることができる。
【００６９】
また、ここでは画素列あたり２本の垂直信号線を設ける例を述べたが、更に多数の垂直信号線を設ける場合でも本発明の効果を得ることができる。たとえば３本の場合、本実施例に照らし合わせて考えると、３画素行にわたって存在する緑色の画素を同一側の列回路に読み出せばよい。
【００７０】
また、色分離方法として、たとえば半導体層の深さ方向の分光特性を応用した画素が行列上に配置されている場合も本発明の効果は同様に得ることができる。本発明の本質は３色以上ある画素信号を同時に読み出す際に、三色中一色を同一側の列回路で処理することで、その他の二色とのクロストークを防止することであり、よって本発明の効果を得る際に色分離の方法は重要ではないからである。
【００７１】
また、ここでは列回路の詳細について述べていない。たとえば、１０倍以上の非常に高い電圧増幅を行うような場合に本発明は非常に効果がある。上記クロストークは、被害者側の入力端子に現れる場合があり、列信号処理回路で電圧増幅を行っている場合はたとえ微小なクロストークでも出力換算では非常に大きなクロストークとなって現れてしまい、画質への影響が無視できないためである。
【００７２】
また、アナログデジタル変換回路も様々なバリエーションを用いることができる。具体的には、たとえば、シングルスロープ型、と呼ばれるようなアナログ・デジタル変換器が用いる三角波信号や、逐次比較型や積分型、パイプライン型や巡回型が用いる固定値の参照電圧を共通にする。
【００７３】
また、本例中では、水平信号処理回路の詳細については述べていない。本発明の効果は水平信号処理回路の構成からは得られないのであえて限定していない。アナログラインメモリを用いる構成や、デジタル値に変換された信号をデジタル伝送する構成等、列信号処理回路の信号形態に応じて必要な形式を採用すればよい。
【符号の説明】
【００７４】
１０１  画素アレイ
１０２  画素
１０４  第１の垂直信号線
１０５  第２の垂直信号線
１０６  第１の列回路
１０７  第２の列回路
１１４  垂直走査回路
【図１】
2013150116.tif 000003
【図２】
2013150116.tif 000004
【図３】
2013150116.tif 000005
【図４】
2013150116.tif 000006
【図５】
2013150116.tif 000007