(57)【要約】【課題】  発振器に含まれる複数の遅延反転増幅回路の配線容量を高い精度で一定にすることにより、容易に正確、かつ高周波数の多相クロックを生成できる発振器を提供する。【解決手段】  リング状に接続された遅延反転増幅回路１０１〜１０５を、１列にレイアウトし、かつ、遅延反転増幅回路１０２の出力端子から１０３の入力端子までの配線長と、遅延反転増幅回路１０３の出力端子から１０４の入力端子までの配線長と、遅延反転増幅回路１０４の出力端子から１０５の入力端子までの配線長と、遅延反転増幅回路１０５の出力端子から１０１の入力端子までの配線長と、遅延反転増幅回路１０１〜１０５の出力端子と接続されている配線の配線長を全て等しくする。【選択図】  図２
2013017119.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力される入力端子と、出力信号を出力する出力端子と、を有する遅延反転増幅回路をＮ個（Ｎは３以上の正の整数）直列に接続し、接続されたＮ個の前記遅延反転増幅回路のうち、２番目からＮ−１番目の遅延反転増幅回路が、各々の前段の前記遅延反転増幅回路から信号を入力し、各々の後段の前記遅延反転増幅回路に順次信号を出力し、Ｎ番目の前記遅延反転増幅回路がＮ−１番目の前記遅延反転増幅回路から入力された信号を１番目の前記遅延反転増幅回路に出力する発振器であって、
Ｎ個の前記遅延反転増幅回路が１列にレイアウトされ、かつ、ｋ−１番目（ｋは２以上、Ｎ以下の正の整数）の遅延反転増幅回路の前記出力端子からｋ番目の前記遅延反転増幅回路の前記入力端子までの配線長と、Ｎ番目の前記遅延反転増幅回路の出力端子から１番目の前記遅延反転増幅回路の入力端子までの配線長と、Ｎ個の前記遅延反転増幅回路の前記出力端子と接続されて前記出力信号を当該発振器の外部に出力する配線の配線長とが全て等しいことを特徴とする発振器。
【請求項２】
左端から右端へＤＬ−１、ＤＬ−２…ＤＬ−Ｎ番地とし且つ１番目の遅延反転増幅回路をＤＬ−１番地の位置に配置した場合、
Ｎが奇数であれば、２番目の遅延反転増幅回路をＤＬ−３番地に配置するように２番目以降の遅延反転増幅回路を右方向に１番地分飛ばして配置し、ＤＬ−Ｎ番地に（Ｎ＋１）／２番目の遅延反転増幅回路を配置し、さらに（Ｎ＋１）／２＋１番目の遅延反転増幅回路をＤＬ−（Ｎ−１）番地に配置し、（Ｎ＋１）／２＋２番目の遅延反転増幅回路をＤＬ−（Ｎ−３）番地に配置するように（Ｎ＋１）／２＋２番目以降の遅延反転増幅回路を左方向に１番地分飛ばして配置し、
Ｎが偶数であれば、２番目の遅延反転増幅回路をＤＬ−３番地に配置するように２番目以降の遅延反転増幅回路を右方向に１番地分飛ばして配置し、ＤＬ−（Ｎ−１）番地にＮ／２番目の遅延反転増幅回路を配置し、Ｎ／２＋１番目の遅延反転増幅回路をＤＬ−Ｎ番地に配置し、さらにＮ／２＋２番目の遅延反転増幅回路をＤＬ−（Ｎ−２）番地に配置するようにＮ／２＋２番目以降の遅延反転増幅回路を左方向に１番地分飛ばして配置したことを特徴とする請求項１に記載の発振器。
【請求項３】
Ｎ個の前記遅延反転増幅回路は、
Ｎが偶数である場合、１＋ｉ（ｉは０〜（Ｎ／２）−１以下の正の正数）番目の前記遅延反転増幅回路と、Ｎ−ｉ番目の前記遅延反転増幅回路とが対を成し、当該対が一方向に配置されるようにレイアウトされ、
Ｎが奇数である場合、１＋ｉ番目の前記遅延反転増幅回路と、Ｎ−ｉ番目の前記遅延反転増幅回路とが対を成し、当該対が一方向に配置され、かつ、最後段に（Ｎ＋１）／２番目の前記遅延反転増幅回路が接続されるようにレイアウトされ、
前記遅延反転増幅回路の各々は、隣接する他の前記遅延反転増幅回路の、自回路とは反対側に隣接する他の前記遅延反転増幅回路に信号を入力することを特徴とする請求項１に記載の発振器。
【請求項４】
Ｎ個の前記遅延反転増幅回路のＮ個の前記出力端子は、等位相でＮ相の副クロックを出力し、各出力端子に接続される前記配線が全て同一方向に延出されることを特徴とする請求項１から３のいずれか１項に記載の発振器。
【請求項５】
前記遅延反転増幅回路が、差動入力端子と差動出力端子とを備えた全差動回路であることを特徴とする請求項１から請求項４のいずれか１項に記載の発振器。
【請求項６】
一列にレイアウトされたＮ個の前記遅延反転増幅回路の前段または後段に、ダミー配線を有するダミー回路を設けることを特徴とする請求項１から５のいずれか１項に記載の発振器。
【請求項７】
１番目の前記遅延反転増幅回路の前記出力端子からＮ番目の前記遅延反転増幅回路の前記入力端子までの配線が他の配線と交差する交差数と、Ｎ番目の前記遅延反転増幅回路の出力端子から１番目の前記遅延反転増幅回路の入力端子までの配線が他の配線と交差する交差数と、Ｎ個の前記遅延反転増幅回路の前記出力端子と接続されて前記出力信号を出力する配線が他の配線と交差する交差数とを等しくするため、前記配線のいずれかと交差するダミー配線を設けることを特徴とする請求項１から６のいずれか１項に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器にかかり、特に、多相の副クロック信号を生成する発振器に関する。
【背景技術】
【０００２】
近年、装置間で高速に信号の伝送を行うためには、シリアル転送が用いられている。シリアル転送は、多数の伝送配線を必要とするパラレル転送に比べて配線が少なく、また、高い転送レートを得ることに適している。
シリアル転送されてきた信号のパラレル信号への変換（以下、シリアル−パラレル変換と記す）には、パラレルデータの基準クロックと同じ周波数で、かつ、位相が同じだけ順次ずれるように調整された複数（多相）の副クロック信号を生成することが必要である。このような副クロック信号の生成には、複数の遅延反転増幅回路をリング状に接続した電圧または電流を制御する発振器（以下、単に発振器と記す）が広く使用されている。
【０００３】
図８は、遅延反転増幅回路Ｄ１〜Ｄ５をリング状に接続した発振器のレイアウトを示した図である。遅延反転増幅回路Ｄ１〜Ｄ５は、「Ｄ」に付された数字が大きいほど後段にあるものとし、遅延反転増幅回路Ｄ１が初段、遅延反転増幅回路Ｄ５が最後段に位置している。数字が連続する２つの遅延反転増幅回路の関係を、互いに直前、または直後に接続されている、と記す。
【０００４】
遅延反転増幅回路Ｄ１〜Ｄ５は、それぞれ対応する入力端子ＩＮ１〜ＩＮ５のいずれかと、出力端子ＯＵＴ１〜ＯＵＴ５のいずれかと、を有している。入力端子ＩＮ２〜ＩＮ４は、前段の遅延反転増幅回路から入力された信号を処理して（遅延または増幅させて）後段の遅延反転増幅回路に入力する。最後段の遅延反転増幅回路Ｄ５の入力端子Ｄ５は遅延反転増幅回路Ｄ１に接続されて遅延反転増幅回路Ｄ１に信号を入力する。初段の遅延反転増幅回路Ｄ１は、遅延反転増幅回路Ｄ５から入力された信号を、後段の遅延反転増幅回路Ｄ２に入力する。
【０００５】
ところで、高速の多相副クロックを正確に、かつ高い精度で取り出すためには、各遅延反転増幅回路の負荷や配線の容量を全て一定の値にする必要がある。高速の多相副クロックを発生させることを優先した発振器には、遅延反転増幅回路を２列にレイアウトし、遅延反転増幅回路間の配線容量を最小限にするものがある。このような発振器のレイアウトを、図９に示す。
【０００６】
図９は、図８に示したレイアウトを、各遅延反転増幅回路の配線容量が最小になるように２列に変更したレイアウトを示している。遅延反転増幅回路Ｄ１〜Ｄ３は1列目に、遅延反転増幅回路Ｄ４、Ｄ５は２列目にレイアウトされている。従来技術では、遅延反転増幅回路を２列に配置しながら、各遅延反転増幅回路の配線容量が一定になるようにそのレイアウトを調整することによって高速な多相副クロック生成の要求に対応してきた。このような従来技術は、例えば、特許文献１に記載されている。
【０００７】
図１０は、従来の発振器の他のレイアウトの例を示した図である。図１０に示した発振器は８つの遅延反転増幅回路を有している。図１０の１０１ａ〜１０１ｈは遅延反転増幅回路を示し、３０１ａ〜３０１ｈは副クロックの増幅回路を示す。４０１は副クロックの増幅回路から出力される配線群を示している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−３３２６９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、遅延反転増幅回路を２列に配置するレイアウトでは、１列目の遅延反転増幅回路と２列目の遅延反転増幅回路とを接続する配線の形状と、１列目内の遅延反転増幅回路同士、２列目内の遅延反転増幅回路同士を接続する配線の形状とが異なる。また、遅延反転増幅回路同士を接続するための配線の交差数が、１列目、２列目の端部に位置する遅延反転増幅回路と、１列目、２列目の内の遅延反転増幅回路同とで異なる。このため、遅延反転増幅回路を２列に配置するレイアウトでは、各遅延反転増幅回路の配線の容量を高い精度で一定にすることが困難であった。
【００１０】
本発明は、上記した点に鑑みてなされたものであり、発振器に含まれる複数の遅延反転増幅回路の配線容量を高い精度で一定にすることにより、容易に正確、かつ高周波数の多相クロックを生成できる発振器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の発振器は、入力信号が入力される入力端子（例えば図２に示した入力端子５０６）と、出力信号を出力する出力端子（例えば図２に示した出力端子５０７）と、を有する遅延反転増幅回路（例えば図１、２に示した遅延反転増幅回路１０１）をＮ個直列に接続し、接続されたＮ個の前記遅延反転増幅回路（例えば図１、２に示した遅延反転増幅回路１０１〜１０５）のうち、２番目（例えば図１、２に示した遅延反転増幅回路１０２）からＮ−１番目の遅延反転増幅回路（例えば図１、２に示した遅延反転増幅回路１０４）が、各々の前段の前記遅延反転増幅回路から信号を入力し、各々の後段の前記遅延反転増幅回路に順次信号を出力し、Ｎ番目の前記遅延反転増幅回路（例えば図１、２に示した遅延反転増幅回路１０５）がＮ−１番目の前記遅延反転増幅回路から入力された信号を１番目（例えば図１、２に示した遅延反転増幅回路１０１）の前記遅延反転増幅回路に出力する発振器であって、Ｎ個の前記遅延反転増幅回路が１列にレイアウトされ、かつ、ｋ−１番目（ｋは２以上、Ｎ以下の正の整数）の遅延反転増幅回路（例えば図１、２に示した遅延反転増幅回路１０１）の前記出力端子からｋ番目の前記遅延反転増幅回路（例えば図１、２に示した遅延反転増幅回路１０２）の前記入力端子までの配線長と、Ｎ番目の前記遅延反転増幅回路（例えば図１、２に示した遅延反転増幅回路１０５）の出力端子から１番目の前記遅延反転増幅回路（例えば図１、２に示した遅延反転増幅回路１０１）の入力端子までの配線長と、Ｎ個の前記遅延反転増幅回路（例えば図１、２に示した遅延反転増幅回路１０１〜１０５）の前記出力端子と接続されて前記出力信号を当該発振器の外部に出力する配線の配線長とが全て等しいことを特徴とする。
【００１２】
また、本発明の発振器は、上記した発明において、左端から右端へＤＬ−１、ＤＬ−２…ＤＬ−Ｎ番地とし且つ１番目の遅延反転増幅回路をＤＬ−１番地の位置に配置した場合、Ｎが奇数であれば、２番目の遅延反転増幅回路をＤＬ−３番地に配置するように２番目以降の遅延反転増幅回路を右方向に１番地分飛ばして配置し、ＤＬ−Ｎ番地に（Ｎ＋１）／２番目の遅延反転増幅回路を配置し、さらに（Ｎ＋１）／２＋１番目の遅延反転増幅回路をＤＬ−（Ｎ−１）番地に配置し、（Ｎ＋１）／２＋２番目の遅延反転増幅回路をＤＬ−（Ｎ−３）番地に配置するように（Ｎ＋１）／２＋２番目以降の遅延反転増幅回路を左方向に１番地分飛ばして配置し、Ｎが偶数であれば、２番目の遅延反転増幅回路をＤＬ−３番地に配置するように２番目以降の遅延反転増幅回路を右方向に１番地分飛ばして配置し、ＤＬ−（Ｎ−１）番地にＮ／２番目の遅延反転増幅回路を配置し、Ｎ／２＋１番目の遅延反転増幅回路をＤＬ−Ｎ番地に配置し、さらにＮ／２＋２番目の遅延反転増幅回路をＤＬ−（Ｎ−２）番地に配置するようにＮ／２＋２番目以降の遅延反転増幅回路を左方向に１番地分飛ばして配置したことが望ましい。
【００１３】
また、本発明の発振器は、上記した発明において、Ｎ個の前記遅延反転増幅回路が、Ｎが偶数である場合、１＋ｉ（ｉは０〜（Ｎ／２）−１以下の正の正数）番目の前記遅延反転増幅回路と、Ｎ−ｉ番目の前記遅延反転増幅回路とが対を成し、当該対が一方向に配置されるようにレイアウトされ、Ｎが奇数である場合、１＋ｉ番目の前記遅延反転増幅回路と、Ｎ−ｉ番目の前記遅延反転増幅回路とが対を成し、当該対が一方向に配置され、かつ、最後段に（Ｎ＋１）／２番目の前記遅延反転増幅回路が接続されるようにレイアウトされ、前記遅延反転増幅回路の各々は、隣接する他の前記遅延反転増幅回路の、自回路とは反対側に隣接する他の前記遅延反転増幅回路に信号を入力することが望ましい。
【００１４】
また、本発明の発振器は、上記した発明において、Ｎ個の前記遅延反転増幅回路のＮ個の前記出力端子は、等位相でＮ相の副クロックを出力し、各出力端子に接続される前記配線が全て同一方向に延出されることが望ましい。
また、本発明の発振器は、上記した発明において、前記遅延反転増幅回路が、差動入力端子と差動出力端子とを備えた全差動回路（例えば図４に示した遅延反転増幅回路７０１〜７０６）であることが望ましい。
【００１５】
また、本発明の発振器は、上記した発明において、一列にレイアウトされたＮ個の前記遅延反転増幅回路の前段または後段に、ダミー配線を有するダミー回路（例えば図５に示したダミー遅延反転増幅回路８０７、８０８）を設けることが望ましい。
また、本発明の発振器は、上記した発明において、１番目の前記遅延反転増幅回路の前記出力端子からＮ番目の前記遅延反転増幅回路の前記入力端子までの配線が他の配線と交差する交差数と、Ｎ番目の前記遅延反転増幅回路の出力端子から１番目の前記遅延反転増幅回路の入力端子までの配線が他の配線と交差する交差数と、Ｎ個の前記遅延反転増幅回路の前記出力端子と接続されて前記出力信号を出力する配線が他の配線と交差する交差数とを等しくするため、前記配線のいずれかと交差するダミー配線（例えば図３に示したダミー配線６２４、６２５、６２６）を設けることが望ましい。
【発明の効果】
【００１６】
上記したように、本発明は、多相副クロック配線による寄生効果による配線容量を精度良く揃えることで、容易かつ正確に、等間隔の位相がずれた副多相クロックを生成でき、かつ高周波数の副クロックを生成できる発振器を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態の発振器を説明するための図である。
【図２】図１に示した本実施形態の発振器のレイアウトを説明するための図である。
【図３】本発明の実施形態の変形例１のレイアウトを説明するための図である。
【図４】本発明の実施形態の変形例２のレイアウトを説明するための図である。
【図５】本発明の実施形態の変形例３のレイアウトを説明するための図である。
【図６】本発明の実施形態の変形例４のレイアウトを説明するための図である。
【図７】本発明の実施形態の変形例５のレイアウトを説明するための図である。
【図８】遅延反転増幅回路をリング状に接続した従来の発振器のレイアウトを示した図である。
【図９】図８に示したレイアウトを、各遅延反転増幅回路の配線容量が最小になるように２列に変更したレイアウトを示した図である。
【図１０】従来の発振器の他のレイアウトの例を示した図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態及びその変形例について図面を参照して説明する。
・発振器
図１は、電圧または電流を制御する本実施形態の発振器（以下、単に発振器と記す）を示した図である。本実施形態の発振器は、５個の遅延反転増幅回路１０１、１０２、１０３、１０４、１０５を備えている。遅延反転増幅回路１０１〜１０５は、付された符号の小さいものから大きいものへ向かって順に前段から後段に向かって接続されているものとする。このため、遅延反転増幅回路１０１は初段の遅延反転増幅回路であり、遅延反転増幅回路１０５が最後段の遅延反転増幅回路となる。
【００１９】
また、直接接続された（連続する符号が付されている）２つの遅延反転増幅回路の関係において、或る遅延反転増幅回路の前段にあるものを、この遅延反転増幅回路の「直前」に接続されている遅延反転増幅回路とする。そして、直接接続された２つの遅延反転増幅回路の関係において、一の遅延反転増幅回路の後段にあるものを、一の遅延反転増幅回路の「直後」に接続されている遅延反転増幅回路とする。
【００２０】
遅延反転増幅回路１０１〜１０５は、それぞれ入力端子ＩＮ１〜ＩＮ５のうちの対応するいずれか１つを有し、出力端子ＯＵＴ１〜ＯＵＴ５のうちの対応するいずれか１つを有している。入力端子ＩＮ２〜ＩＮ４は、各々直前に接続された遅延反転増幅回路から出力された信号を増幅または各々同じ位相だけ遅延させるように処理し、直後に接続された遅延反転増幅回路に遅延信号として入力する。最後段の遅延反転増幅回路１０５の出力端ＩＮ５は、初段の遅延反転増幅回路１０１に信号を入力する。このことにより、５個の遅延反転増幅回路１０１〜１０５は、リング状に接続される。
また、出力端子ＯＵＴ１〜ＯＵＴ５は、それぞれ前段の入力端子から入力された信号を処理して生成される遅延信号を外部に信号を出力する。また、遅延反転増幅回路１０１〜１０５の各々には、信号線１０６によって遅延または増幅を制御する制御信号が入力されている。
【００２１】
・レイアウト
図２は、図１に示した本実施形態の発振器のレイアウトを説明するための図である。図２に示したように、遅延反転増幅回路１０１〜１０５を、遅延反転増幅回路１０１、１０５、１０２、１０４、１０３の順に配置している。
このような図２は、０〜{（５／２）−１}（＝１．５）まで変動する正の整数ｉ（本実施形態では０または１のみをとり得る）を設定し、遅延反転増幅回路１０１〜１０５のうちの１＋０番目の遅延反転増幅回路１０１と、Ｎ−０番目の遅延反転増幅回路１０５とが対をなし、１＋１番目の遅延反転増幅回路１０２と、Ｎ−１番目の遅延反転増幅回路１０４とが対をなし、この対が一方向に配列されるようにレイアウトされ、かつ、遅延反転増幅回路の数Ｎ＝５が奇数であることから、最後段に（Ｎ＋１）／２番目の遅延反転増幅回路１０３が接続されるようにレイアウトされた５個の遅延反転増幅回路を示している。
【００２２】
遅延反転増幅回路１０１は信号を入出力するための入力端子５０６、出力するための出力端子５０７を有している。また、遅延反転増幅回路１０５は出力端子５２２、入力端子５２３を有し、遅延反転増幅回路１０２は入力端子５２４、出力端子５２５を有し、遅延反転増幅回路１０４は出力端子５２６、入力端子５２７を有し、遅延反転増幅回路１０３が端子入力端子５２８、出力端子５２９を備えている。
【００２３】
出力端子５０７には配線５３１が接続されていて、出力端子５０７、配線５３１が図１に示した入力端子ＩＮ１を構成する。また、出力端子５２５、出力端子５２５に接続された配線５３２が図１に示した入力端子ＩＮ２を構成し、出力端子５２９、出力端子５２９に接続された配線５３３が図１に示した入力端子ＩＮ３を構成し、出力端子５２６、出力端子５２６に接続された配線５３４が図１に示した入力端子ＩＮ４を構成し、出力端子５２２、出力端子５２２に接続された配線５３５が図１に示した入力端子ＩＮ５を構成する。
【００２４】
また、出力端子５０７、出力端子５０７に接続された配線５１３が図１に示した出力端子ＯＵＴ１を構成する。出力端子５２５、出力端子５２５に接続された配線５１５が図１に示した出力端子ＯＵＴ２を構成し、出力端子５２９、出力端子５２９に接続された配線５１７が図１に示した出力端子ＯＵＴ３を構成し、出力端子５２６、出力端子５２６に接続された配線５１６が図１に示した出力端子ＯＵＴ４を構成し、出力端子５２２、出力端子５２２に接続された配線５１４が図１に示した出力端子ＯＵＴ５を構成する。
【００２５】
また、本実施形態では、出力端子ＯＵＴ１〜ＯＵＴ５の配線が、全て同じ方向に延出されるようにレイアウトされている。このような構成によれば、本実施形態は、Ｎ相の副クロック信号を同一方向から取り出すことができるから、複数の副クロック信号の位相にずれが生じることを防ぐことに適している。
【００２６】
・配線長さ（入力端子）
本実施形態では、遅延反転増幅回路１０１の入力端子ＩＮ１が、図中の右側に隣接する遅延反転増幅回路１０５ではなく、遅延反転増幅回路１０５のさらに右側に隣接する遅延反転増幅回路１０２の入力端子５２４に信号を入力している。また、遅延反転増幅回路１０２の入力端子ＩＮ２が、図中の右側に隣接する遅延反転増幅回路１０４ではなく、遅延反転増幅回路１０５のさらに右側に隣接する遅延反転増幅回路１０３の入力端子５２８に信号を入力している。さらに、遅延反転増幅回路１０４の入力端子ＩＮ４が、図中の左側に隣接する遅延反転増幅回路１０２ではなく、遅延反転増幅回路１０２のさらに左側に隣接する遅延反転増幅回路１０５の入力端子５２３に信号を入力する。
【００２７】
上記の構成によれば、入力端子ＩＮ１の配線５３１の長さと、入力端子ＩＮ２の配線５３２の長さ及び入力端子ＩＮ４の配線５３４の長さを正確に一致させることができる。
また、本実施形態では、遅延反転増幅回路１０３の入力端子ＩＮ３が、図中の左側に隣接する遅延反転増幅回路１０４の入力端子５２７に信号を入力し、遅延反転増幅回路１０５の入力端子ＩＮ５が、図中の左側に隣接する遅延反転増幅回路１０１の入力端子５０６に信号を入力する。このとき、配線５３３の長さを図中の右方向に延長することによって配線５３３を任意の長さにすることができる。また、配線５３５の長さを図中の左方向に延長することによって配線５３５を任意の長さに設定することができる。
【００２８】
このため、配線５３３、５３５の長さを配線５３１、５３２、５３４の長さと同じに設定することにより、本実施形態は、各遅延反転増幅回路の入力端子ＩＮ１〜ＩＮ５の配線長さを全て一定の長さにすることができる。
【００２９】
・配線長さ（出力端子）
また、本実施形態によれば、遅延反転増幅回路１０５の出力端子ＯＵＴ５の配線５１４、遅延反転増幅回路１０４の配線５１６、遅延反転増幅回路１０３の配線５１７を全て同じ長さにすることができる。さらに、遅延反転増幅回路１０１の配線５１３、遅延反転増幅回路１０２の配線５１５の長さを図中の下側に延長して配線５１４、５１６、５１７の長さと一致させることができる。
このため、本実施形態の発振器では、発振器に含まれる各遅延反転増幅回路が有する出力端子の配線の長さを全て一定の長さにすることができる。
【００３０】
・交差数（入力端子）
図２に示した発振器では、遅延反転増幅回路１０１の入力端子ＩＮ１は遅延反転増幅回路１０５の出力端子ＯＵＴ５と交差し、遅延反転増幅回路１０２の入力端子ＩＮ２は遅延反転増幅回路１０４の出力端子ＯＵＴ４と交差し、遅延反転増幅回路１０４の入力端子ＩＮ４は遅延反転増幅回路１０２の出力端子ＯＵＴ２と交差し、遅延反転増幅回路１０５の入力端子ＩＮ５は遅延反転増幅回路１０１の出力端子ＯＵＴ１と交差している。
【００３１】
さらに、適宜ダミー配線５４０を設け、遅延反転増幅回路１０３の入力端子ＩＮ３もダミー配線５４０と交差するようにしている。このような構成によれば、入力端子ＩＮ１〜ＩＮ５が他の遅延反転増幅回路の配線と交差する交差数を全て同じ数（１回）にすることができる。
【００３２】
・交差数（出力端子）
また、図２に示した発振器では、遅延反転増幅回路１０１の出力端子ＯＵＴ１は遅延反転増幅回路１０５の入力端子ＩＮ５と交差し、遅延反転増幅回路１０２の出力端子ＯＵＴ２は遅延反転増幅回路１０４の入力端子ＩＮ４と交差し、遅延反転増幅回路１０４の出力端子ＯＵＴ４は遅延反転増幅回路１０２の入力端子ＩＮ２と交差し、遅延反転増幅回路１０５の出力端子ＯＵＴ５は遅延反転増幅回路１０１の入力端子ＩＮ１と交差している。
【００３３】
さらに、適宜ダミー配線５４１を設け、遅延反転増幅回路１０３の出力端子ＯＵＴ３もダミー配線５４１と交差するようにしている。このような構成によれば、出力端子ＯＵＴ１〜ＯＵＴ５が他の遅延反転増幅回路の配線と交差する交差数を全て同じ数（１回）にすることができる。
以上説明した本実施形態によれば、発振器に含まれる複数の遅延反転増幅回路の配線の長さを全て正確に一定の長さにすることができる。また、複数の配線の各々が他の配線と交差する回数を同じにすることが可能である。このため、本実施形態の発振器では、各遅延反転増幅回路の全ての配線容量を正確に一致させることができる。
【００３４】
本実施形態では、遅延反転増幅回路の数（Ｎ）が５個（Ｎ＝５個）の遅延反転増幅回路で構成された発振器を図２に示したようにレイアウトすることによって各遅延反転増幅回路の配線容量を全て容易かつ正確に一致させることできる。このため、Ｎ＝５個の遅延反転増幅回路から、正確に位相が同じだけずつ相違する（位相が等間隔に相違する：等位相間隔の）多相副クロックを生成できる発振器を提供することができる。
【００３５】
なお、副クロックを出力するための配線や遅延反転増幅回路や遅延反転増幅回路間を接続するための配線は、例えば第１メタル層、第２メタル層というように、互いに別の階層に位置する配線によって構成されるので、遅延反転増幅回路の製造時に交差する部分が結線されないようにすることができる。
また、出力端子において、副クロックを出力するための配線と遅延反転増幅回路や遅延反転増幅回路間を接続するための配線との接続は、両者をビア等で結線することによって実現することができる。
【００３６】
［変形例］
・変形例１
図３は、先に説明した実施形態の変形例１のレイアウトを説明するための図であって、７個（Ｎ＝７個）の遅延反転増幅回路によって構成される発振器のレイアウトを示している。変形例１の遅延反転増幅回路６０１〜６０７は、各々が対応する入力端子ＩＮ１〜ＩＮ７のいずれか１つと、出力端子ＯＵＴ１〜ＯＵＴ７のいずれか１つを備えている。変形例１では、遅延反転増幅回路６０１〜６０７の出力配線容量を全てにおいて、さらに精度よく一致させるため、例えばダミー配線６２４、６２５、６２６が適切な場所に配置されている。
図２、３に示したように、実施形態１は、発振器に含まれる遅延反転増幅回路がシングル出力の場合、Ｎ≧３以上の任意の奇数において、遅延反転増幅回路の出力から等位相間隔の多相副クロックを、容易かつ正確に生成できる発振器を提供することができる。
【００３７】
・変形例２
図４は、本実施形態の変形例２のレイアウトを説明するための図であって、６個（Ｎ＝６個）の遅延反転増幅回路によって構成される発振器のレイアウトを示している。変形例２の遅延反転増幅回路７０１〜７０６は、各々が差動入力端子ＩＮ１Ｎ／ＩＮ１Ｐ〜ＩＮ６Ｎ／ＩＮ６Ｐのうちの対応するいずれか１つと、差動出力端子ＯＵＴ１Ｎ／ＯＵＴ１Ｐ〜ＯＵＴ６Ｎ／ＯＵＴ６Ｐのいずれか１つを備えている差動遅延反転増幅回路である。差動出力端子ＯＵＴ１Ｐ〜ＯＵＴ６Ｐはプラス側の差動出力端子であり、差動出力端子ＯＵＴ１Ｎ〜ＯＵＴ６Ｎはマイナス側の差動出力端子である。
【００３８】
図４は、０〜{（６／２）−１}（＝２）まで変動する正の整数ｉ（本実施形態では０、１、２をとり得る）を設定し、遅延反転増幅回路７０１〜７０５のうちの１＋０番目の遅延反転増幅回路７０１と、Ｎ−０番目の遅延反転増幅回路７０６とが対をなし、１＋１番目の遅延反転増幅回路７０２と、Ｎ−１番目の遅延反転増幅回路７０５とが対をなし、１＋２番目の遅延反転増幅回路７０３と、Ｎ−２番目の遅延反転増幅回路７０４とが対をなし、この対が一方向に配列されるようにレイアウトされた６個の遅延反転増幅回路を示している。
図４に示したように、本実施形態は、遅延反転増幅回路が差動出力で構成される場合においては、Ｎ≧３の任意の整数において遅延反転増幅回路の出力から等位相間隔の多相副クロックを容易かつ正確に生成できる電発振器を提供することができる。
【００３９】
・変形例３
図５は、本実施形態の変形例３のレイアウトを説明するための図であって、図４に示した変形例２の発振器の初段の遅延反転増幅回路７０１の前段にダミー遅延反転増幅回路８０７を設け、最後段の遅延反転増幅回路７０６のさらに後段にダミー遅延反転増幅回路８０８を設けている。ダミー遅延反転増幅回路８０７には、ダミー配線５３１〜５３４が設けられていて、ダミー遅延反転増幅回路８０８にはダミー配線５３５〜５３８が設けられている。
【００４０】
このように、本実施形態は、遅延反転増幅回路列の両端にそれぞれダミー配線が形成されたダミー遅延反転増幅回路を適切にレイアウトすることで、より正確に遅延反転増幅回路の出力配線容量を全て一定の値にすることができる。このため、遅延反転増幅回路から出力される等位相間隔の多相副クロックが容易かつ正確に生成できる発振器を提供することができる。
【００４１】
・変形例４
図６は、本実施形態の変形例４のレイアウトを説明するための図であって、７個（Ｎ＝７個）の遅延反転増幅回路によって構成される発振器のレイアウトを示している。変形例４の遅延反転増幅回路７０１〜７０７は、各々が差動入力端子ＩＮ１Ｎ／ＩＮ１Ｐ〜ＩＮ７Ｎ／ＩＮ７Ｐのうちの対応するいずれか１つと、差動出力端子ＯＵＴ１Ｎ／ＯＵＴ１Ｐ〜ＯＵＴ７Ｎ／ＯＵＴ７Ｐのいずれか１つを備えている。差動出力端子ＯＵＴ１Ｐ〜ＯＵＴ７Ｐはプラス側の差動出力端子であり、差動出力端子ＯＵＴ１Ｎ〜ＯＵＴ７Ｎはマイナス側の差動出力端子である。
【００４２】
・変形例５
図７は、本実施形態の変形例５のレイアウトを説明するための図であって、図５に示した変形例３の発振器の初段の遅延反転増幅回路７０１の前段にダミー遅延反転増幅回路８０７を設け、最後段の遅延反転増幅回路７０６のさらに後段にダミー遅延反転増幅回路８０８を設けている。
【００４３】
以上説明した本実施形態は、図９に示した従来技術の発振器と比較して遅延反転増幅回路の最小出力配線長が長くなっている。しかし、図９に示した従来技術と遅延反転増幅回路の配線長とを比べると、本実施形態の配線長は従来技術と同程度、もしくはそれ以下である。このことから、高周波クロックを生成するという発振器の特性が、本実施形態のレイアウトにより劣化することはない。
【００４４】
さらに、遅延反転増幅回路のレイアウトにおいて、各遅延反転増幅回路を接続する配線方向のレイアウト長を短くし、他方のレイアウト長を長くすることで、図１０に示した従来技術よりも高周波クロックを生成するという特性を向上させることもできる。なお、本実施形態の遅延反転増幅回路のレイアウト長の配分は、遅延反転増幅回路を２列に配置する従来技術よりも、隣接する遅延反転増幅回路をより近くに配置できる利点があるため、製造プロセス起因の素子ミスマッチを低減させる効果をも得ることができる。
【産業上の利用可能性】
【００４５】
本発明は、シリアル−パラレル変換に使用される多相の副クロック信号を生成する発振器に好適である。
【符号の説明】
【００４６】
１０１〜１０５、６０１〜６０７、７０１〜７０７  遅延反転増幅回路
５３１〜５３４、５３５〜５３８、５４０、５４１、６２４、６２５、６２６  ダミー配線
５０７、５２５、５２９、５２６、５２２  出力端子
５０６、５２４、５２８、５２７、５２３  入力端子
８０７、８０８  ダミー遅延反転増幅回路
【図１】
2013017119.tif 000003
【図２】
2013017119.tif 000004
【図３】
2013017119.tif 000005
【図４】
2013017119.tif 000006
【図５】
2013017119.tif 000007
【図６】
2013017119.tif 000008
【図７】
2013017119.tif 000009
【図８】
2013017119.tif 000010
【図９】
2013017119.tif 000011
【図１０】
2013017119.tif 000012