(57)【要約】【課題】  従来、シールドできない環境下で使用される電子装置は、外来ノイズによる影響を回避することが難しかった。【解決手段】  本発明に係る電子装置は、外部から電磁的に誘導されるノイズの周波数に非同期の周波数のクロックを発生するクロック発生回路と、前記クロック発生回路が出力するクロックに同期して動作する電子回路と、を備えることを特徴とする。【選択図】図３
2013219442.tif 000002
【特許請求の範囲】
【請求項１】
外部から電磁的に誘導されるノイズの周波数に非同期の周波数のクロックを発生するクロック発生回路と、
前記クロック発生回路が出力するクロックに同期して動作する電子回路と、
を備えることを特徴とする電子装置。
【請求項２】
請求項１に記載の電子装置において、
前記クロック発生回路は、予め設定された周波数範囲内で変化する周波数のクロックを発生する
ことを特徴とする電子装置。
【請求項３】
請求項２に記載の電子装置において、
前記クロック発生回路は、ＳＳＣＧ方式を用いてクロックを発生する
ことを特徴とする電子装置。
【請求項４】
請求項１に記載の電子装置において、
前記クロック発生回路は、
前記ノイズ周波数とは異なる複数のクロックを発生する発振回路と、
前記複数の発振回路が発生するクロックを切り替えて出力する切替回路と
を有し、
前記切替回路から出力するクロックを前記ノイズ周波数に非同期の周波数のクロックに切り替える
ことを特徴とする電子装置。
【請求項５】
請求項１から４のいずれか一項に記載の電子装置において、
複数の前記クロック発生回路を設け、
前記電子回路を複数の領域に分割し、前記領域毎に前記複数のクロック発生回路が出力するクロックをそれぞれ与える
ことを特徴とする電子装置。
【請求項６】
請求項１から５に記載の電子装置を有するイメージセンサにおいて、
前記電子回路は、
被写体像の光量に応じて電気信号に変換する複数画素が二次元状に配置された撮像回路と、
前記撮像回路から読み出された電気信号をＡＤ変換するＡＤ変換回路と、
前記撮像回路の複数の画素から電気信号を読み出し、前記ＡＤ変換回路でデジタル値に変換するタイミングを生成するタイミング制御回路と
で構成され、
前記クロック発生回路は、前記タイミング制御回路にクロックを出力する
ことを特徴とするイメージセンサ。
【請求項７】
請求項６に記載のイメージセンサにおいて、
前記タイミング制御回路は、画素単位、行単位、フレーム単位の少なくとも１つの読み出しタイミングを前記クロック発生回路が出力するクロックにより生成して前記撮像回路の複数の画素から電気信号を読み出し、前記ＡＤ変換回路でデジタル値に変換する
ことを特徴とするイメージセンサ。
【請求項８】
請求項６または７に記載のイメージセンサを搭載することを特徴とする電子カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置、イメージセンサおよび電子カメラに関する。
【背景技術】
【０００２】
近年、電子カメラから医療用機器まで様々な分野で電子装置が用いられている。ところが、使用されるクロック周波数の高速化などにより、他装置や自装置内の他回路など外部から電磁的に誘導されるノイズ（以下、外来ノイズと称する）の影響による電子回路の誤動作や品質劣化などが問題となっている。一般的な外来ノイズの対策として、電子装置を金属などの遮蔽体で覆う電磁シールドやＧＮＤの強化などが行われている。一方、ノイズ発生源側の対策として、ＥＭＩノイズの周波数スペクトルを分散することにより、発生するノイズのピークパワーを低減するＳＳＣＧ（Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｃｌｏｃｋ  Ｇｅｎｅｒａｔｏｒ）技術が開発されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２１７３７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、外来ノイズを防止するためにシールドを強化する方法は、シールドできない電子装置の場合に適用できないという問題がある。例えば電子カメラで用いられているイメージセンサは、光学レンズから光を入れる構造にしなければならず、イメージセンサの表面を金属で遮蔽する方法は使用できない。また、通常のシールドでは動作の安全性を十分に確保できない医療機器などでは更なる対策の強化が求められる。さらに、一定周波数の電磁波を発生する通信機器など、輻射パワーが強い電磁波環境の周辺で使用される電子装置の場合、簡単なシールド強化のみでは対策できないという問題がある。
【０００５】
本発明の目的は、シールドできない環境下でも特定周波数の外来ノイズによる影響を回避できる電子装置、イメージセンサおよび電子カメラを提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る電子装置は、外部から電磁的に誘導されるノイズの周波数に非同期の周波数のクロックを発生するクロック発生回路と、前記クロック発生回路が出力するクロックに同期して動作する電子回路と、を備えることを特徴とする。
【０００７】
また、前記クロック発生回路は、予め設定された周波数範囲内で変化する周波数のクロックを発生することを特徴とする。
【０００８】
特に、前記クロック発生回路は、ＳＳＣＧ方式を用いてクロックを発生することを特徴とする。
【０００９】
また、前記クロック発生回路は、前記ノイズ周波数とは異なる複数のクロックを発生する発振回路と、前記複数の発振回路が発生するクロックを切り替えて出力する切替回路とを有し、前記切替回路から出力するクロックを前記ノイズ周波数に非同期の周波数のクロックに切り替えることを特徴とする。
【００１０】
さらに、複数の前記クロック発生回路を設け、前記電子回路を複数の領域に分割し、前記領域毎に前記複数のクロック発生回路が出力するクロックをそれぞれ与えることを特徴とする。
【００１１】
本発明に係るイメージセンサは、前記電子装置を有するイメージセンサにおいて、前記電子回路は、被写体像の光量に応じて電気信号に変換する複数画素が二次元状に配置された撮像回路と、前記撮像回路から読み出された電気信号をＡＤ変換するＡＤ変換回路と、前記撮像回路の複数の画素から電気信号を読み出し、前記ＡＤ変換回路でデジタル値に変換するタイミングを生成するタイミング制御回路とで構成され、前記クロック発生回路は、前記タイミング制御回路にクロックを出力することを特徴とする。
【００１２】
特に、前記タイミング制御回路は、画素単位、行単位、フレーム単位の少なくとも１つの読み出しタイミングを前記クロック発生回路が出力するクロックにより生成して前記撮像回路の複数の画素から電気信号を読み出し、前記ＡＤ変換回路でデジタル値に変換することを特徴とする。
【００１３】
本発明に係る電子カメラは、前記イメージセンサを搭載することを特徴とする。
【発明の効果】
【００１４】
本発明に係る電子装置、イメージセンサおよび電子カメラは、シールドできない環境下でも特定周波数の外来ノイズによる影響を回避できる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る電子装置１０３および電子カメラ２０１の特徴部分を示す図である。
【図２】電子カメラ２０１の構成例を示す図である。
【図３】イメージセンサ２０３の構成例を示す図である。
【図４】ＡＤ変換の動作例を示す図である。
【図５】クロック発生部２５１の構成例を示す図である。
【図６】外来ノイズの撮影画像への写り込み例を示す図である。
【図７】外来ノイズの変動周期とサンプリング周期の関係を示す図である。
【図８】クロック発生部２５１ｂの構成例を示す図である。
【図９】イメージセンサ２０３ｃの構成例を示す図である。
【図１０】複数エリアに分割してクロック供給する一例を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明に係る電子装置、イメージセンサおよび電子カメラの実施形態について図面を用いて詳しく説明する。尚、以下の実施形態では、電子装置として電子カメラの例を挙げて説明するが、計測機器や医療用機器などクロックに同期して動作する装置であれば同様に適用可能で、特に電磁シールドが難しい装置や強力な電磁シールドが求められる装置に対する特定周波数の外来ノイズによる影響を回避することができる。
【００１７】
ここで、本発明に係る電子装置、イメージセンサおよび電子カメラは、外来ノイズを発生して周囲の機器に影響を与える側の機器（能動側機器と称する）ではなく、外来ノイズの影響を受ける側の機器（受動側機器と称する）に対応する。そして、本発明に係る電子装置、イメージセンサおよび電子カメラは、受動側機器として影響を受け易い部分（例えばＡＤコンバータなど）を動作させる基準クロックを可変することにより、特定の周波数で発生する外来ノイズの影響を受動側機器でスペクトル的に分散し、撮影画像など電子回路の出力信号に与える影響を目立たなくすることができる。或いは、基準クロックを既知の外来ノイズの周波数の影響を受けない周波数に変更することにより、外来ノイズの影響を回避することができる。
【００１８】
例えば図１（ａ）に示すように、クロック発生部１０１と、クロック発生部１０１が出力するクロックに同期して動作する電子回路１０２を有する電子装置１０３に対して、クロック発生部１０１が発生する周波数に近い特定周波数の外来ノイズが到来すると、電子回路１０２の動作に影響を与える。例えば図１（ｂ）に示すように、電子装置１０３が電子カメラ２０１である場合、イメージセンサ２０３のクロック発生部２５１は画像解像度などを指定する電子カメラ２０１内の制御信号に基づいて基準クロックを発生し、タイミング制御部２５２は制御信号により指定される読み出しモードに応じて撮像部２５３から画像を読み出すタイミング信号を基準クロックから生成する。
【００１９】
この時、クロック発生部２５１が発生するクロックの周波数に近い周波数の外来ノイズが到来すると、撮像部２５３から読み出される画像信号に特定周期でノイズが現れ、画質が悪くなるという問題が生じる。
【００２０】
そこで、本発明に係る電子装置、イメージセンサおよび電子カメラでは、外来ノイズの影響を受けた場合でも画質の劣化を目立たなくすることができる。
（第一実施形態）
図２は、図１（ｂ）で示した電子カメラ２０１の概念図に対応する本実施形態に係る電子カメラ２０１の具体的な構成を示すブロック図である。図２において、電子カメラ２０１は、光学系２０２と、イメージセンサ２０３と、画像バッファ２０４と、画像処理部２０５と、カメラ制御部２０６と、表示部２０７と、メモリカードＩＦ（インターフェース）２０８と、操作部２０９とで構成される。尚、図１（ｂ）と同符号のブロックは同じ機能のブロックを示す。また、本実施形態では、クロック発生部２５１をイメージセンサ２０３に内蔵しているが、イメージセンサ２０３とは別に設けてもよい。
【００２１】
図２において、光学系２０１から入射される被写体光は、イメージセンサ２０３の受光面に入射される。ここで、光学系２０１は、ズームレンズ、フォーカスレンズ、絞りおよびメカニカルシャッターなどで構成され、カメラ制御部２０６からの指令に応じて、ズームレンズやフォーカスレンズ或いは絞りやメカニカルシャッターなどが撮影条件に応じて制御される。
【００２２】
イメージセンサ２０３は、例えばＣＭＯＳ型イメージセンサで構成され、内部のＡＤ変換器により、ほぼ同時に複数画素の画像信号がＡＤ変換される。図２において、イメージセンサ２０３は、クロック発生部２５１と、タイミング制御部２５２と、撮像部２５３とを有する。撮像部２５３の受光面には、光電変換部を有する複数の画素が二次元状に配置され、各画素の光電変換部で受光する光量に応じた電気信号に変換する。そして、タイミング制御部２５２が出力するタイミング信号によって撮像部２５３から画像信号が読み出され、画像バッファ２０４に取り込まれる。ここで、クロック発生部２５１は、ＰＬＬ回路などによって構成され、カメラ制御部２０６の指令に従って、イメージセンサ２０３の動作の基準となるクロックを発生する。また、タイミング制御部２５２は、クロック発生部２５１が出力するクロックに同期したタイミング信号を生成し、例えばイメージセンサ２０３の信号制御やカラム型（スロープ比較型）ＡＤコンバータの比較電圧を生成する回路（ＤＡコンバータやカウンタなどで構成する回路）にクロックやタイミング信号を供給する。また、カメラ制御部２０６は、クロック発生部２５１が発生するクロックの周波数を設定したり、操作部２０９で撮影者が選択した撮影画像の解像度や撮影モードなどに応じて、適切なタイミング信号を生成するようタイミング制御部２５２を制御する。特に本実施形態では、イメージセンサ２０３のクロック発生部２５１に特徴があり、クロック発生部２５１の詳細な構成例および動作例については後で説明する。
【００２３】
画像バッファ２０４は、例えば揮発性の高速メモリで構成され、イメージセンサ２０３が出力する画像を一時的に記憶したり、画像処理部２０５が画像処理を行う際のバッファメモリとしても使用される。或いは撮影画像やメモリカードＩＦ２０８に接続されたメモリカード２０８ａに保存されている撮影済の画像などを表示部２０７に表示する際の表示用バッファとしても使用される。
【００２４】
画像処理部２０５は、画像バッファ２０４に取り込まれた画像に対して、ホワイトバランス処理，色補間処理，ガンマ補正処理，彩度強調処理，輪郭強調処理などの一般的な画像処理を行う。さらに電子カメラ２０１の設定に応じて、ＪＰＥＧ規格などに準拠した画像圧縮方法で撮影画像の圧縮処理を行う。
【００２５】
カメラ制御部２０６は、内部に記憶されたプログラムに従って動作するＣＰＵで構成され、電子カメラ２０１全体の動作を制御する。例えばカメラ制御部２０６は、操作部２０９のレリーズボタンが押下された場合、光学系２０２のレンズ制御や絞り制御およびシャッター制御などを行ってイメージセンサ２０３で被写体画像を撮像する。そして、カメラ制御部２０６は、イメージセンサ２０３からＡＤ変換された画像データを読み出して画像バッファ２０４に取り込む。さらに、カメラ制御部２０６は、画像処理部２０５が画像処理後の画像バッファ２０４の画像（例えばＪＰＥＧ画像）をメモリカードＩＦ２０８を介してメモリカード２０８ａに保存したり、表示部２０７に表示する。
【００２６】
表示部２０７は、液晶モニタなどで構成され、カメラ制御部２０６によって撮影画像や電子カメラ２０１の操作に必要な設定メニュー画面などが表示される。
【００２７】
操作部２０９は、電源ボタン、レリーズボタン、撮影モード選択ダイヤル、カーソルボタンなどで構成される。ユーザーは、これらの操作ボタンを操作して電子カメラ２０１を使用する。尚、これらの操作ボタンの操作情報はカメラ制御部２０６に出力され、カメラ制御部２０６は操作部２０９から入力する操作情報に応じて電子カメラ２０１全体の動作を制御する。
【００２８】
メモリカードＩＦ２０８は、電子カメラ２０１にメモリカード２０８ａを接続するためのインターフェースで、カメラ制御部２０６はメモリカードＩＦ２０８を介してメモリカード２０８ａとの間で画像データを読み書きする。
【００２９】
以上が電子カメラ２０１の構成および基本動作である。
【００３０】
［イメージセンサ２０３の構成例］
次に、電子カメラ２０１のイメージセンサ２０３の構成例について図３を用いて説明する。尚、図３において、図２と同符号のブロックは同じ機能のブロックである。
【００３１】
図３の例では、撮像部２５３はイメージエリア３０１と出力回路３０２とで構成される。イメージエリア３０１は、二次元状に配置された複数の画素ｐ（１，１）から画素ｐ（３，３）までの３行３列の９画素と、垂直シフトレジスタ３０３とを有する。尚、ここでは説明がわかり易いように３行３列の構成にしたが、実際には数百万画素から数千万画素で構成される。垂直シフトレジスタ３０３は、タイミング制御部２５２が出力するタイミング信号に同期して、行選択線（ＳＥＬ（１）からＳＥＬ（３））に順番に選択信号を出力して各画素から光電変換された画像信号を列毎に配置された垂直信号線（ＶＬ（１）からＶＬ（３））に読み出す。尚、垂直シフトレジスタ３０３は、各画素の露光タイミングなども制御するが、図３ではこれらのタイミング信号は省略されている。
【００３２】
ここで、以降の説明において、特定の画素を示す場合は画素ｐ（１，２）のように座標を示す（１，２）などを付加して表記するが、各画素に共通の内容を説明する場合は座標を省略して画素ｐと表記する。同様に、行選択線や垂直信号線など特定の行や列の信号線やブロックを示す場合は行番号や列番号を示す数字（２）などを付加して表記するが、各行や各列の信号線やブロックに共通の内容を説明する場合は数字を省略して行選択線ＳＥＬや垂直信号線ＶＬのように表記する。また、以下で説明するサンプルホールド部ＳＨ、画像信号の電圧Ｖｒ、比較回路ＣＰ、電圧Ｖｃｐ、上位メモリＵＭおよび下位メモリＬＭなどについても同様に表記する。
【００３３】
図３において、出力回路３０２は、各列の垂直信号線ＶＬに読み出された画像信号をタイミング制御部２５２が出力するタイミング信号に従って同列のサンプルホールド部ＳＨに保持する。
【００３４】
各列のサンプルホールド部ＳＨに保持された画像信号の電圧Ｖｒは、各列の比較回路ＣＰでＤＡコンバータ３０４から比較信号線ＣＰＬに出力される比較電圧Ｖｃ１と比較され、比較結果がデジタル値に変換されて各列の上位メモリＵＭおよび下位メモリＬＭに保持される。上位メモリＵＭおよび下位メモリＬＭに保持された画像データは、メモリ読出回路３０６を介して画像データとしてイメージセンサ２０３から画像バッファ２０４に読み出される。ここで、外来ノイズはデジタル画像データを得るまでのアナログ信号を扱う回路に大きな影響を与えるので、図３では、イメージセンサ２０３で光電変換された画像信号がＡＤ変換されるまでの構成および動作を詳しく説明し、デジタル信号に変換後の構成および動作について単にメモリ読出回路３０６として省略する。尚、メモリ読出回路３０６を介して読み出された画像データは画像バッファ２０４に取り込まれる。
【００３５】
ここで、出力回路３０２は、ＤＡコンバータ３０４とカウンター３０５とで量子化ビット幅の上位ビットと下位ビットの二段階で逐次比較するＡＤコンバータを構成する。尚、ＡＤコンバータの構成は、フラッシュ型など他方式に対応したものでも構わず、何れの場合でも本実施形態と同様の効果が得られる。図４は、図３におけるＡＤ変換の動作を説明するための図である。図４において、ＤＡコンバータ３０４で作られた階段状の基準となる比較電圧Ｖｃ１と撮像部２５３から読み出されたアナログの画像信号の電圧Ｖｒとを逐次比較することにより、アナログの画像信号をデジタル値に変換している。特に本実施形態では、ＡＤ変換するための周期を１周期毎に変化させるように動作するが、撮像部２５３からライン毎に画像信号を読み出す周期を可変したり、フレームレートをフレーム毎に可変するようにしても構わない。
【００３６】
図４において、クロック信号ＣＬＫはタイミング制御部２５２から出力され、カウンター３０５はクロック信号ＣＬＫに同期して変化する値を出力する。図４の例では、先ずカウンター３０５は量子化ビット幅の上位ビットをクロック信号ＣＬＫに同期して変化させ、白レベル電圧ＶＤと黒レベル電圧ＶＳ間を大きく４つに分割した電圧に対応するカウント値をＤＡコンバータ３０４に出力する。これがＤＡコンバータ３０４から比較信号線ＣＰＬに出力される比較電圧Ｖｃ１で、各列の比較回路ＣＰに入力される。そして、比較回路ＣＰは、サンプルホールド部ＳＨにホールドされた画像信号の電圧Ｖｒと比較電圧Ｖｃ１とを比較する。図４の例では、画像信号の電圧Ｖｒは、比較電圧Ｖｃ１が電圧Ｖ１と電圧Ｖ２との間にあるので、これに対応する上位ビットをデコードしたデータが上位メモリＵＭに書き込まれる。さらに、カウンター３０５は電圧Ｖ１と電圧Ｖ２の間に対応する量子化ビット幅において、下位ビットをクロック信号ＣＬＫに同期して変化させ、電圧Ｖ１と電圧Ｖ２の間を細かく４つに分割した電圧に対応するカウント値をＤＡコンバータ３０４に出力し、ＤＡコンバータ３０４で比較電圧Ｖｃ１に変換されて、各列の比較回路ＣＰに入力される。そして、比較回路ＣＰは、サンプルホールド部ＳＨにホールドされた画像信号の電圧Ｖｒと比較電圧Ｖｃ１とを比較する。図４の例では、画像信号の電圧Ｖｒは、比較電圧Ｖｃ１が電圧Ｖ３と電圧Ｖ４との間にあるので、これに対応する下位ビットをデコードしたデータが下位メモリＬＭに書き込まれる。
【００３７】
このようにして、各列のサンプルホールド部ＳＨに保持された画像信号は、ＡＤ変換されて上位メモリＵＭおよび下位メモリＬＭに取り込まれる。そして、各列の上位メモリＵＭおよび下位メモリＬＭに取り込まれた画像データは、メモリ読出回路３０６を介してイメージセンサ２０３から読み出され画像バッファ２０４に撮影画像として記憶される。
【００３８】
ここで、イメージセンサ２０３において、外来ノイズの影響を受け易い回路について説明する。外来ノイズは信号線などに電磁的に誘導されて信号線の電位を変動させるので、アナログ信号で扱われる回路に与える影響が大きくなる。
【００３９】
先ず、撮像部２５３のイメージエリア３０１では、各画素で光電変換されて垂直信号線ＶＬに読み出されるアナログの画像信号に外来ノイズが重畳される。そして、出力回路３０２のサンプルホールド部ＳＨでアナログの画像信号がホールドされ、垂直信号線ＶＬに読み出された画像信号の電圧Ｖｒが確定する。この時点で、ノイズ成分が含まれる画像信号がサンプルホールド部ＳＨで保持されるので、画像信号をサンプルする周期が固定で外来ノイズの周期に近い場合、筋状のノイズが撮影画像に出現する可能性がある。
【００４０】
次に、サンプルホールド部ＳＨで保持された画像信号の電圧ＶｒとＤＡコンバータ３０４が出力する比較電圧Ｖｃ１とが比較回路ＣＰに入力される信号線についてもアナログ信号で扱われているので、外来ノイズの影響を受け易くなる。例えば図４の場合、外来ノイズによって画像信号の電圧Ｖｒや比較電圧Ｖｃ１が変動し、比較回路ＣＰで比較して上位メモリＵＭまたは下位メモリＬＭに記憶する周期が固定で外来ノイズの周期に近い場合、筋状のノイズが撮影画像に出現する可能性がある。特に、上位ビットの変換時に外来ノイズの影響を受けた場合、撮影画像に強く影響が現れることになる。
【００４１】
このように、イメージセンサ２０３は、外来ノイズの影響を受け易い回路を有し、しかも撮像部２５３の光電変換部に光学系２０２から光を入射しなければならないので、電磁シールドを施すことができず、外来ノイズに対しては無防備にならざるを得ない。そこで、本実施形態に係るイメージセンサ２０３では、クロック発生部２５１が発生するクロックを変動させ、このクロックに基づいてタイミング制御部２５２が各種のタイミング信号を生成することにより、外来ノイズの影響が目立たないように、撮像部２５３から画像データを読み出してデジタルデータにＡＤ変換するようになっている。
【００４２】
尚、クロック発生部２５１およびタイミング制御部２５２で生成した基準クロックには周波数変調が加えられているため、イメージセンサ２０３の各部の動作はこれに同期して変動する。ところが、各画素ｐの光電変換部の電荷の蓄積時間が変動すると、画像の明るさなどが変動することになり、光学系２０２にメカニカルシャッタを有さない場合（電子シャッタにより露光時間を制御する場合）は問題となる。そこで、垂直シフトレジスタ３０３による露光時間に関連するタイミング制御には周波数変調されていない一定の同期信号を用いるものとする。この場合、クロック発生部２５１は、周波数変調されたクロックを発生するＰＬＬ回路と、周波数変調されていない固定周波数のクロックを発生するＰＬＬ回路とを有する。逆に、外来ノイズの影響を受け易い部分は予め把握できるので（例えば垂直信号線ＶＬや比較信号線ＣＰＬなど）、影響を受け易い部分のみ周波数変調されたクロックを使用するようにしてもよい。尚、本実施形態では、クロック発生部２５１の周波数変調されたクロックを発生する部分の構成および動作を中心に説明し、周波数変調されていない一定の同期信号を生成する部分についての説明は省略する。
【００４３】
次に、クロック発生部２５１の構成例について説明する。図５は、先に説明したイメージセンサ２０３のクロック発生部２５１の一例としてＰＬＬを用いたクロック発生部２５１ａの構成を示すブロック図である。
【００４４】
図５において、クロック発生部２５１ａは、基準発振部４０１と、ＶＣＯ４０２と、分周器４０３と、位相比較器４０４と、ＬＰＦ４０５と、カウンタ４０６と、ＤＡＣ４０７と、加算器４０８とを有するＰＬＬ回路で構成される。
【００４５】
基準発振部４０１は、水晶発振器などで構成され、水晶固有の周波数のクロックが出力される。
【００４６】
ＶＣＯ４０２は、電圧制御発振器で入力電圧により発振するクロックの周波数を可変することができ、供給する回路に必要な周波数のクロックを出力する。
【００４７】
分周器４０３は、ＶＣＯ４０２が出力するクロックを基準発振器４０１が出力するクロックに近い周波数に分周する。
【００４８】
位相比較器４０４は、基準発振器４０１が出力するクロックと、分周器４０３が出力するクロックの位相を比較し、位相差を電気信号に変換してＬＰＦ４０５に出力する。
【００４９】
ＬＰＦ４０５は、位相比較器４０４が出力する電気信号の変化を平滑化し、安定した位相差信号を出力し、加算器４０８を介してＶＣＯ４０２に入力される。
【００５０】
尚、カウンタ４０６およびＤＡＣ４０７を除き、ＬＰＦ４０５の出力電圧を加算器４０８を介さずに直接ＶＣＯ４０２に入力する場合は、一般的なＰＬＬ回路を構成し、基準発振器４０１が出力するクロックに同期した周波数のクロックをＶＣＯ４０２で発生することができる。この場合、ＶＣＯ４０２が発生するクロックの周波数は分周器４０３の分周比によって決まる。例えば基準発振器４０１が発生するクロックの周波数が２５ＭＨｚで分周器４０３の分周比が１／４の場合、ＶＣＯ４０２から出力されるクロックの周波数は１００ＭＨｚとなる。
【００５１】
ここで、先に説明した露光時間に関係するクロック信号は、カウンタ４０６およびＤＡＣ４０７を除いたＰＬＬ回路で構成される。この場合、クロック発生部２５１ａは、周波数が変動するＰＬＬ回路と、周波数が変動しないＰＬＬ回路の２つの回路を有する。
【００５２】
先に説明したように、クロック発生部２５１ａは、一般的なＰＬＬ回路に、カウンタ４０６と、ＤＡＣ４０７と、加算器４０８とを設けて、ＶＣＯ４０２から出力されるクロック周波数を意図的に所定範囲で変動するようになっている。カウンタ４０６は、基準発振器４０１が出力するクロックをカウントする。尚、カウンタ４０６は、カウントアップとカウントダウンとを周期的に繰り返す。
【００５３】
ＤＡＣ４０７は、カウンタ４０６のカウント値を電圧に変換して出力するＤＡ変換器である。
【００５４】
加算器４０８は、ＤＡＣ４０７が出力する電圧をＬＰＦ４０５が出力する電圧に加算して、ＶＣＯ４０２に出力する。
【００５５】
これにより、基準発振器４０１のクロック周波数と分周器４０３の分周比とで決まるＶＣＯ４０２のクロック周波数は、カウンタ４０６とＤＡＣ４０７により生成される電圧変化に応じて変動する。例えばカウンタ４０６とＤＡＣ４０７により生成される電圧変化に応じて変動するＶＣＯ４０２の周波数変動幅が５ＭＨｚとすると、先の例ではＶＣＯ４０２が発生するクロックの周波数は１００ＭＨｚ±５ＭＨｚとなる。尚、周波数の変化範囲は、カウンタ４０６のカウント幅やＤＡＣ４０７の量子化基準電圧などによって自由に設定することができる。例えばカウント幅が４ビットで１ビット当たりの電圧が０．１Ｖの場合は、０．４Ｖの範囲で電圧を変化させることができ、０．４Ｖに対応するＶＣＯ４０２のＶ−Ｆ特性に応じてＶＣＯ４０２が出力するクロックの周波数が変化する。
【００５６】
このようにして、クロック発生部２５１ａは、所定範囲内で周期的に変化する周波数のクロックを発生し、タイミング制御部２５２に出力する。これにより、タイミング制御部２５２がタイミング信号を生成する基準となるクロックの周波数が変動するので、生成するタイミング信号の周波数も変動し、撮像部２５３から画像信号を読み出してＡＤ変換するタイミングも変化する。例えば各画素から読み出された画像信号がサンプルホールド回路ＳＨに保持されるタイミングが変化したり、比較回路ＣＰで比較して上位メモリＵＭや下位メモリＬＭに取り込まれるタイミングなどが変化する。この結果、特定の周波数の外来ノイズが到来した場合でも、干渉などによる周期的な画像の乱れを防止することができる。
【００５７】
次に、外来ノイズによるイメージセンサ２０３の撮影画像への影響について用いて説明する。外来ノイズは、ＤＡコンバータ３０４が出力する比較用の基準信号Ｖｃ１やイメージセンサ２０３の垂直信号線ＶＬに電磁誘導によって重畳され、ＡＤ変換値に影響を与える。また、影響を受け易い外来ノイズの周波数は、撮像フレーム単位より短い周期で、１ライン毎にＡＤ変換される時間よりも長い周期を有する。そして、外来ノイズの変化に応じて、ＡＤ変換された画像上に横筋や点線が出現する。
【００５８】
図６（ａ）は、特定周波数の周期性外来ノイズがイメージセンサ２０３の出力回路３０２に到来した場合の従来の画像例を示した図である。従来の場合、例えばクロック発生部２５１ａのようなカウンタ４０６とＤＡＣ４０７による周波数変化がないので、ＶＣＯ４０２が出力するクロックの周波数と、外来ノイズの周波数との差により、図６（ａ）に描いたようなビート状（周期的な横筋）の画像ノイズとなって撮影画像に写り込んでしまう。
【００５９】
これに対して、本実施形態に係る電子カメラ２０１のイメージセンサ２０３は、クロック発生部２５１ａが出力するクロックの周波数が所定範囲で変動しているため、図６（ｂ）に示すように横筋が固定した間隔で出現しないようになったり、図６（ｃ）に示すように横筋が細かく分断される。或いは図６（ｄ）及び図６（ｅ）に示すように、横筋が分散されて、画像上の外来ノイズの影響を見え難くすることができる。尚、図６の各図は、説明が分かり易いように、画像上の外来ノイズの影響を誇張して描いてある。
【００６０】
このように、クロックのスペクトルを周波数変調して分散する技術はＳＳＣＧとして知られているが、従来はノイズを発生する能動側機器で用いるのが一般的であった。これに対して、本実施形態では、受動側機器のクロックを変動させることによって、外来ノイズの影響を目立たなくしたり回避することができる。
【００６１】
ここで、図５（ａ）のクロック発生部２５１ａは、ＶＣＯ４０２の入力電圧をカウンタ４０６とＤＡＣ４０７により変化させたが、図５（ａ）のカウンタ４０６の代わりに図５（ｂ）に示すようなＰＮ符号など生成多項式により所定ビット数のランダム符号を発生させる擬似ランダム符号発生部４１０を設けてもよい。これにより、発生させたランダム符号をＤＡＣ４０７で電圧に変換して加算器４０８に出力することでランダムに変化する周波数のクロックを発生することができる。尚、発生するランダム符合の範囲を限定することでランダムに変化する周波数を所定範囲に制限することができる。
【００６２】
図７は、外来ノイズの周期と、画像信号をＡＤ変換する際のサンプリング周期との関係を示した図である。図７（ａ）は、周期性の外来ノイズの一例を示した図で、縦軸がノイズ電力、横軸が時間である。図７（ａ）において、外来ノイズのピークは、時間ｔ１から時間ｔ２、時間ｔ２から時間ｔ３、時間ｔ３から時間ｔ４のように、一定周期ｄＴで変化する。この場合、外来ノイズの特定周波数ｆｎは、ｆｎ＝ｃ／ｄＴ（ｃは光速）となる。
【００６３】
図７（ｂ）は、従来の画像信号をＡＤ変換する際のサンプリング周期の一例を示した図である。従来は、画像信号を一定周期ｄｔでサンプリングするので、周期ｄｔと周期ｄＴとが近い場合（つまり外来ノイズの周波数とサンプリング周波数とが近い場合）、例えば外来ノイズのピーク付近が時間ｔ１、時間ｔ２、時間ｔ３および時間ｔ４で常にサンプリングされることになり、図６（ａ）で説明したような周期的なノイズが画像上に出現することになる。これに対して、先の実施形態で説明したように、基準となるクロックの周波数を変化させた場合、クロックから生成されるサンプリング周波数も変化するので、図７（ｃ）のように、サンプリング周期は、周期ｄｔ１、ｄｔ２、ｄｔ３・・・のように異なる周期で変化するので、外来ノイズのサンプリング位置が変化し、図７（ｂ）のように常に外来ノイズのピーク位置をサンプリングすることがないので、画像上に出現する外来ノイズの影響を目立たなくすることができる。
【００６４】
（第２実施形態）
次に、外来ノイズの周波数に影響されない周波数へ切り替える方法について説明する。図５の例では、クロックの周波数を変化させて外来ノイズの影響を目立たなくするようにしたが、本実施形態では、クロックの周波数自体を外来ノイズの周波数に影響されない周波数へ切り替えて、外来ノイズの影響を回避することができる。この方法は、外部ノイズの周波数やノイズの影響（例えば撮影画像上のノイズパターンなど）が予め判っている場合には、ＳＳＣＧなどで分散したサンプリングを行うよりも、サンプルする周波数を切り替える本実施形態の方法が有効な場合もある。本実施形態では、発振周波数を変更できるようにＰＬＬ回路が構成されている。
【００６５】
図８は、第２実施形態に係るイメージセンサ２０３ｂの構成例を示す図である。イメージセンサ２０３ｂは、クロック発生部２５１ｂと、タイミング制御部２５２と、撮像部２５３とで構成される。尚、図３および図５と同符号のブロックは同じ機能のブロックを示す。図８のイメージセンサ２０３ｂは、クロック発生部２５１ｂが異なる。図５で説明したクロック発生部２５１ａの場合、ＶＣＯ４０２で発生するクロックの中心周波数は、基準発振器４０１が出力するクロックの周波数と分周器４０３の分周比とで決定され、この中心周波数の上下にカウンタ４０６とＤＡＣ４０７とが出力する電圧変動に応じた周波数幅だけＶＣＯ４０２が出力するクロックの周波数が変化するようになっていた。これに対して、図８のクロック発生部２５１ｂは、基準発振器４０１と、位相比較器４０４との間に分周器４２１を配置して、ＶＣＯ４０２で発生するクロックの中心周波数自体を切り替えられるようになっている。これにより、タイミング制御部２５１が出力するタイミング信号の周期も切り替えられるので、例えば図６および図７で説明したように、外来ノイズの周波数とは全く異なる周波数のクロックで動作させることができる。尚、分周器４２１は、カメラ制御部２０６によって制御される。
【００６６】
このようにして、外来ノイズの影響がない周波数のクロックで動作させることにより、イメージセンサ２０３ｂの撮影画像上への外来ノイズの出現を回避することができる。
【００６７】
（第３実施形態）
次に、複数のクロック発生部を設けて、回路別に動作するクロックを変えることにより、外来ノイズの影響を目立たなくする方法について説明する。これは、複数のクロック発生部を持つことにより、例えば１枚の画像を撮影する回路を複数に分割して、回路別に異なる周波数（非同期を含む）で動作できる。これにより、外来ノイズの影響は撮影画像上の領域によって異なり、結果として画像上の外来ノイズの影響を目立たなくすることができる。
【００６８】
図８は、第３実施形態に係るイメージセンサ２０３ｃの構成例を示す図である。イメージセンサ２０３ｃは、クロック発生部２５１と、タイミング制御部２５２と、第２クロック発生部２５１ｃと、第２タイミング制御部２５２ｃと、撮像部２５３ｃとで構成される。そして、撮像部２５３ｃは、イメージエリア３０１と、出力回路３０２ｃとを有する。ここで、図９において、図３と同符号のブロックは同じ機能のブロックを示す。尚、図３と同番号のブロックであってもアルファベットの”ｃ”が付加されたブロックは機能や構成が少し異なる。
【００６９】
出力回路３０２ｃは、第１出力回路４５１と、第２出力回路４５２とを有する。図９の例では、イメージエリア３０１の３行３列の画素ｐのうち、１列目の各画素と２列目の各画素の画像信号は出力回路４５１に読み出され、３列目の各画素の画像信号は出力回路４５２に読み出される。
【００７０】
そして、タイミング制御部２５２は、図３の場合と同様に、クロック発生部２５１が出力するクロックに基づいて、イメージエリア３０１の各画素から画像信号を読み出すタイミング信号を生成すると共に第１出力回路４５１に画像信号をサンプルホールドするタイミング信号やＡＤ変換のためのタイミング信号などを出力する。一方、第２タイミング制御部２５２ｃは、第２クロック発生部２５１ｃが出力するクロックに基づいて、第２出力回路４５２に画像信号をサンプルホールドするタイミング信号やＡＤ変換のためのタイミング信号などを出力する。
【００７１】
第１出力回路４５１において、１列目および２列目の垂直信号線ＶＬ（１）およびＶＬ（２）に読み出された画像信号はタイミング制御部２５２が出力するタイミング信号に従って同列のサンプルホールド部ＳＨ（１）およびＳＨ（２）に保持される。各列のサンプルホールド部ＳＨ（１）およびＳＨ（２）に保持された画像信号（電圧Ｖｒ（１）およびＶｒ（２））は、各列の比較回路ＣＰ（１）およびＣＰ（２）でＤＡコンバータ３０４から比較信号線ＣＰＬ１に出力される比較電圧Ｖｃ１と比較され、比較結果がデジタル値に変換されて各列の上位メモリＵＭ（１）、ＵＭ（２）および下位メモリＬＭ（１）、ＬＭ（２）にそれぞれ保持される。
【００７２】
一方、第２出力回路４５２において、３列目の垂直信号線ＶＬ（３）に読み出された画像信号は、第１タイミング制御部２５２ｃが出力するタイミング信号に従って同列のサンプルホールド部ＳＨ（３）に保持される。サンプルホールド部ＳＨ（３）に保持された画像信号（電圧Ｖｒ（３））は、同列の比較回路ＣＰ（３）で第２ＤＡコンバータ３０４ｃから比較信号線ＣＰＬ２に出力される比較電圧Ｖｃ２と比較され、比較結果がデジタル値に変換されて各列の上位メモリＵＭ（３）および下位メモリＬＭ（３）にそれぞれ保持される。
【００７３】
このようにして、イメージセンサ２０３で光電変換された画像信号がＡＤ変換され、各列の上位メモリＵＭと下位メモリＬＭにデジタルの画像データとして取り込まれる。そして、各列の上位メモリＵＭと下位メモリＬＭに取り込まれた画像データは、図３のメモリ読出回路３０６と同様に、メモリ読出回路３０６ｃを介して画像データとしてイメージセンサ２０３ｃから電子カメラ２０１の画像バッファ２０４に読み出される。
【００７４】
このように、本実施形態に係るイメージセンサ２０３ｃは、出力回路３０２ｃを第１出力回路４５１と第１出力回路４５２の２つのエリアに分けて、エリア毎に独立したクロック発生部２５１およびクロック発生部２５１ｃを設けているので、第１出力回路４５１と第１出力回路４５２へ出力するクロックやタイミング信号は、互いに非同期で相関を持たない。これにより、外来ノイズに対して撮影画像上に出現するパターンが異なり、外来ノイズの影響を目立ちにくくすることができる。
【００７５】
ここで、クロック発生部２５１および第２クロック発生部２５１ｃは、先に図５で説明したクロック発生部２５１ａや図８で説明したクロック発生部２５１ｂの回路を用いることができる。例えばクロック発生部２５１および第２クロック発生部２５１ｃの両方をクロック発生部２５１ａまたはクロック発生部２５１ｂで構成してもよいし、クロック発生部２５１をクロック発生部２５１ａ、第２クロック発生部２５１ｃをクロック発生部２５１ｂで構成してもよい。
【００７６】
尚、図９の例では、説明が分かり易いように、２つのクロック発生部を設けて出力回路３０２ｃを２つのエリアに分割した例を示したが、さらに多くの複数のエリアに分割してもよいし、各エリア毎にクロック発生部を設けてもよい。或いは、クロック発生部の数を分割するエリアの数よりも少なくして、いくつかのエリアに同じクロック発生部からクロックを供給するようにしてもよい。例えば図１０は、２つのクロック発生部５０１およびクロック発生部５０２がそれぞれ出力するクロックを同じ電子回路５０３（例えばイメージセンサ２０３の出力回路３０２など）を４つのエリアに分割した回路（第１回路５０４、第２回路５０５、第３回路５０６および第４回路５０７）に出力する。図１０の例では、クロック発生部５０１は第１回路５０４と第３回路５０６にクロックを出力し、クロック発生部５０２は第２回路５０５と第４回路５０７にクロックを出力する。これにより、隣接した回路が非同期の異なるクロックで動作することになり、エリア分割を行わない場合よりも外来ノイズの影響をさらに目立たなくすることができる。例えば電子回路５０３がイメージセンサ２０３である場合、第１回路５０４は画像エリアＡ、第２回路５０５は画像エリアＢ、第３回路５０６は画像エリアＣおよび第４回路５０７は画像エリアＤにそれぞれ対応し、例えば４つの画像エリアＡ、Ｂ，ＣおよびＤを撮像部２５３の列方向に分割した場合、図６（ａ）の例では、撮影画像上に出現する横筋が４つに分断されるので、より目立ちにくくすることができる。
【００７７】
以上、各実施形態で説明してきたように、本発明に係る電子装置、イメージセンサおよび電子カメラは、シールドできない環境下でも特定周波数の外来ノイズによる影響を少なくすることができる。特に、本発明に係る電子装置、イメージセンサおよび電子カメラは、能動側機器ではなく、外来ノイズの影響を受ける側の受動側機器に対応し、受動側機器の影響を受け易い部分（例えばＡＤコンバータなど）の基準クロックを可変することにより、特定の周波数で発生する外来ノイズの影響を受動側機器でスペクトル的に分散し、撮影画像など電子回路の出力信号に与える影響を目立たなくすることができる。或いは、基準クロックを既知の外来ノイズの周波数の影響を受けない周波数に変更することにより、外来ノイズの影響を回避することができる。
【００７８】
尚、本発明に係る電子装置、イメージセンサおよび電子カメラについて、各実施形態で例を挙げて説明してきたが、その精神またはその主要な特徴から逸脱することなく他の多様な形で実施することができる。そのため、上述した実施形態はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明は、特許請求の範囲によって示されるものであって、本発明は明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。
【符号の説明】
【００７９】
１０１・・・クロック発生部；１０２・・・電子回路；１０３・・・電子装置；２０１・・・電子カメラ；２０２・・・光学系；２０３・・・イメージセンサ；２０４・・・画像バッファ；２０５・・・画像処理部；２０６・・・カメラ制御部；２０７・・・表示部；２０８・・・メモリカードＩＦ；２０９・・・操作部；２５１・・・クロック発生部；２５２・・・タイミング制御部；２５３・・・撮像部；３０１・・・イメージエリア；３０２・・・出力回路；３０３・・・垂直シフトレジスタ；３０４・・・ＤＡコンバータ；３０５・・・カウンター；３５１・・・第１クロック発生部；３５２・・・第２クロック発生部；３５３・・・第１タイミング制御部；３５４・・・第２タイミング制御部；４０１・・・基準発振部；４０２・・・ＶＣＯ；４０３・・・分周器；４０４・・・位相比較器；４０５・・・ＬＰＦ；４０６・・・カウンタ；４０７・・・ＤＡＣ；４０８・・・加算器；４５１・・・第１出力回路；４５２・・・第２出力回路；５０１・・・クロック発生部；５０２・・・クロック発生部；５０３・・・電子回路；５０４・・・第１回路；５０５・・・第２回路；５０６・・・第３回路；５０７・・・第４回路；ｐ・・・画素；ＳＥＬ・・・行選択線；ＶＬ・・・垂直信号線；ＳＨ・・・サンプルホールド部；ＣＰ・・・比較回路；ＵＭ・・・上位メモリ；ＬＭ・・・下位メモリ
【図１】
2013219442.tif 000003
【図２】
2013219442.tif 000004
【図３】
2013219442.tif 000005
【図４】
2013219442.tif 000006
【図５】
2013219442.tif 000007
【図６】
2013219442.tif 000008
【図７】
2013219442.tif 000009
【図８】
2013219442.tif 000010
【図９】
2013219442.tif 000011
【図１０】
2013219442.tif 000012