(57)【要約】【課題】小規模の付加回路により、基準電圧の温度特性を簡易な調整によって十分に改善することができる基準電圧発生回路を提供する【解決手段】バイポーラトランジスタ１０６、バイポーラトランジスタ１０６と並列に接続されるバイポーラトランジスタ１０７、バイポーラトランジスタ１０７のエミッタに一端が接続される抵抗素子１０４、バイポーラトランジスタ１０６のベース電位と、バイポーラトランジスタ１０７のベース電位との差分によって生じる差電圧を発生させる抵抗素子１０９、バイポーラトランジスタ１０６のエミッタ電位と抵抗素子１０４の他端の電位とが等しくなるように動作する演算増幅器１０５によって基準電圧発生回路を構成し、抵抗素子１０９が生成する差電圧が、温度によって変化する。【選択図】  図１
2013092926.tif 000002
【特許請求の範囲】
【請求項１】
第１のＰＮＰ型バイポーラトランジスタと、
前記第１のＰＮＰ型バイポーラトランジスタと並列の第２のＰＮＰ型バイポーラトランジスタと、
前記第２のＰＮＰ型バイポーラトランジスタのエミッタに一端が接続される第１の抵抗素子と、
前記第１のＰＮＰ型バイポーラトランジスタのエミッタ電位と、前記第１の抵抗素子の他端の電位とが等しくなるように動作する演算回路と、
前記第１のＰＮＰ型バイポーラトランジスタのベース電位と、前記第２のＰＮＰ型バイポーラトランジスタのベース電位とを異ならせるとともに、その差電圧が温度によって変化する差電圧生成部と、
を含むことを特徴とする基準電圧発生回路。
【請求項２】
前記差電圧生成部は、
前記第１のＰＮＰ型バイポーラトランジスタのベースとコレクタとの間、または前記第２のＰＮＰ型バイポーラトランジスタのベースとコレクタとの間に接続される第２の抵抗素子を含み、
前記第２の抵抗素子が接続される前記第１のＰＮＰ型バイポーラトランジスタまたは前記第２のＰＮＰ型バイポーラトランジスタのベース電流によって前記差電圧が生じることを特徴とする請求項１に記載の基準電圧発生回路。
【請求項３】
コレクタとベースとが接続される第１のＮＰＮ型バイポーラトランジスタと、
コレクタとベースとが接続され、前記第１のＮＰＮ型バイポーラトランジスタと並列の第２のＮＰＮ型バイポーラトランジスタと、
前記第２のＮＰＮ型バイポーラトランジスタのエミッタに一端が接続される第１の抵抗素子と、
前記第１のＮＰＮ型バイポーラトランジスタのコレクタ電位と、前記第２のＮＰＮ型バイポーラトランジスタのコレクタの電位とが等しくなるように動作する演算回路と、
前記第１のＮＰＮ型バイポーラトランジスタのコレクタとベースとの間、または前記第２のＮＰＮ型バイポーラトランジスタのコレクタとベースとの間に接続され、その値が温度によって変化する電圧を発生させる電圧発生器と、
を含むことを特徴とする基準電圧発生回路。
【請求項４】
前記電圧発生器は、第２の抵抗素子を含み、
前記第２の抵抗素子が接続される前記第１のＮＰＮ型バイポーラトランジスタまたは前記第２のＮＰＮ型バイポーラトランジスタのベース電流によって前記電圧発生器が電圧を発生することを特徴とする請求項３に記載の基準電圧発生回路。
【請求項５】
コレクタとベースとが接続される第１のＮＰＮ型バイポーラトランジスタと、
コレクタとベースとが接続され、前記第１のＮＰＮ型バイポーラトランジスタと並列の第２のＮＰＮ型バイポーラトランジスタと、
前記第２のＮＰＮ型バイポーラトランジスタのコレクタに一端が接続される第１の抵抗素子と、
前記第１のＮＰＮ型バイポーラトランジスタのコレクタ電位と、前記第１の抵抗素子の前記一端と異なる他端の電位とが等しくなるように動作する演算回路と、
前記第１のＮＰＮ型バイポーラトランジスタのコレクタとベースとの間、または前記第２のＮＰＮ型バイポーラトランジスタのコレクタとベースとの間に接続され、その値が温度によって変化する電圧を発生させる電圧発生器と、
を含むことを特徴とする基準電圧発生回路。
【請求項６】
前記電圧発生器は、第２の抵抗素子を含み、
前記第２の抵抗素子が接続される前記第１のＮＰＮ型バイポーラトランジスタまたは前記第２のＮＰＮ型バイポーラトランジスタのベース電流によって前記電圧発生器が電圧を発生することを特徴とする請求項５に記載の基準電圧発生回路。
【請求項７】
コレクタとベースとが接続される第１のＮＰＮ型バイポーラトランジスタと、
コレクタとベースとが接続され、前記第１のＮＰＮ型バイポーラトランジスタと並列の第２のＮＰＮ型バイポーラトランジスタと、
前記第２のＮＰＮ型バイポーラトランジスタのエミッタに一端が接続される第１の抵抗素子と、
前記第１のＮＰＮ型バイポーラトランジスタのコレクタにベースが接続される第３のＮＰＮ型バイポーラトランジスタと、
前記第２のＮＰＮ型バイポーラトランジスタのコレクタにベースが接続され、エミッタが前記第３のＮＰＮ型バイポーラトランジスタのエミッタに接続される第４のＮＰＮ型バイポーラトランジスタと、
前記第３のＮＰＮ型バイポーラトランジスタ及び前記第４のＮＰＮ型バイポーラトランジスタのエミッタに一端が接続される第２の抵抗素子と、
前記第３のＮＰＮ型バイポーラトランジスタ及び前記第４のＮＰＮ型バイポーラトランジスタと協働し、前記第１のＮＰＮ型バイポーラトランジスタのコレクタ電位と、前記第２のＮＰＮ型バイポーラトランジスタのコレクタ電位とが等しくなるように動作するトランジスタと、
を含むことを特徴とする基準電圧発生回路。
【請求項８】
コレクタとベースとが接続される第１のＮＰＮ型バイポーラトランジスタと、
コレクタとベースとが接続され、前記第１のＮＰＮ型バイポーラトランジスタと並列の第２のＮＰＮ型バイポーラトランジスタと、
前記第２のＮＰＮ型バイポーラトランジスタのコレクタに一端が接続される第１の抵抗素子と、
前記第１のＮＰＮ型バイポーラトランジスタのコレクタにベースが接続される第３のＮＰＮ型バイポーラトランジスタと、
前記第２のＮＰＮ型バイポーラトランジスタのコレクタにベースが接続され、エミッタが前記第３のＮＰＮ型バイポーラトランジスタのエミッタに接続される第４のＮＰＮ型バイポーラトランジスタと、
前記第３のＮＰＮ型バイポーラトランジスタのエミッタ及び前記第４のＮＰＮ型バイポーラトランジスタのエミッタに一端が接続される第２の抵抗素子と、
前記第１のＮＰＮ型バイポーラトランジスタのコレクタ電位と、前記第一の抵抗素子の前記一端と異なる他端とが等しくなるように動作する演算回路と、
を含むことを特徴とする基準電圧発生回路。
【請求項９】
前記第１の抵抗素子の抵抗値と、前記第２の抵抗素子の抵抗値とが等しいことを特徴とする請求項２から８のいずれか１項に記載の基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路に関し、特に、発生電圧の温度による変化を考慮した基準電圧発生回路に関する。
【背景技術】
【０００２】
現在、Ａ／Ｄ変換器及びＤ／Ａ変換器において、基準電圧発生回路が使用されている。Ａ／Ｄ変換器において、基準電圧発生回路は、入力された大きさの等しい信号を、全て同一の値を持ったデジタル信号に変換するために使用される。また、Ｄ／Ａ変換器において、基準電圧発生回路は、入力された同一のデジタルコードを、全て同じ大きさのアナログ信号に変換するために使用される。
【０００３】
図６は、一般的な基準電圧発生回路を示した図である。図６に示した基準電圧発生回路は、電源電圧ＶDDと、負電源電圧ＧＮＤとの間に接続された、Ｐ型ＭＯＳトランジスタ１、２、抵抗素子３、４、演算増幅器５、ＰＮＰ型バイポーラトランジスタ６、７を備えている。符号８で示す端子は出力端子であり、出力端子８からは基準電圧Ｖrefが出力される。
【０００４】
図６において、バイポーラトランジスタ６、７のサイズ比は１：Ｎ（Ｎは２以上の整数）であり、図６中に示した電流値Ｉ1、Ｉ2が等しくなるように設定されている。このような基準電圧発生回路では、バイポーラトランジスタ６のベース・エミッタ間の電圧値Ｖbe1と、バイポーラトランジスタ７のベース・エミッタ間の電圧値Ｖbe2とが温度の上昇に伴って小さくなる。また、電流値Ｉ1、Ｉ2は、温度の上昇に伴って大きくなるという特性がある。
【０００５】
また、出力端子８から出力される基準電圧Ｖrefは、近似的に、以下の式（１）によって表される。
Ｖref＝Ｖbe2＋Ｖt×｛（ｌｎＮ）／Ｒ1｝×（Ｒ1＋Ｒ3）  …式（１）
なお、上記した式（１）において、Ｖt＝ｋＴ／ｑである（ｋ：ボルツマン定数、Ｔ：温度、ｑ：単位電荷量）。Ｒ1は抵抗素子４の抵抗値、Ｒ3は抵抗素子３の抵抗値である。また、ベース・エミッタの電圧値Ｖbe2とＶtとの関係は、式（１）’によって表される。
【０００６】
Ｖbe2＝Ｖt×ｌｎ｛Ｉc／（Ｉs×Ｎ）｝        …式（１）’
式（１）’において、Ｉcはバイポーラトランジスタ７のコレクタ電流、Ｉsは飽和電流と呼ばれるプロセスで決まる定数である。
式（１）を温度で編微分すると、式（２）が得られる。式（２）の値が「０」となるように抵抗値Ｒ1、Ｒ3を設定することにより（式（３））、基準電圧Ｖrefが温度に対して一定になる基準電圧発生回路が構成できる。
∂Ｖref／∂Ｔ＝∂Ｖbe2／∂Ｔ＋（∂Ｖt／∂Ｔ）×｛（ｌｎＮ）／Ｒ1｝×（Ｒ1＋Ｒ3）
＝∂Ｖbe2／∂Ｔ＋（ｋ／ｑ）×（ｌｎＮ）×（Ｒ1＋Ｒ3）／Ｒ1…式（２）
∂Ｖref／∂Ｔ＝０＝∂Ｖbe2／∂Ｔ＋（ｋ／ｑ）×（ｌｎＮ）×（Ｒ1＋Ｒ3）／Ｒ1
−（∂Ｖbe2／∂Ｔ）＝{（ｋ／ｑ）×（ｌｎＮ）｝×（Ｒ1＋Ｒ3）／Ｒ1  …式（３）
ただし、実際のベース・エミッタ間の電圧値Ｖbe2は、温度に関して２次以上の項を含んでいる。このため、式（３）を満足するように抵抗値Ｒ1、Ｒ3を設定したとしても、基準電圧Ｖrefの値は温度の変化に関わらず一定の値とはならず、図７に示すようになる。
【０００７】
図７は、図６に示した基準電圧発生回路から出力される基準電圧Ｖrefの温度による変化を説明するための図である。図７の縦軸は電圧Ｖを示し、横軸は温度を示している。図７に示すように、基準電圧Ｖrefは、温度Ｔに対して２次曲線を描くように変化している。基準電圧Ｖrefの最小値と最大値の差分は、温度範囲が広くなるほど大きくなって、図示した範囲（−４０℃〜８０℃）では数ｍＶ〜１０ｍＶ程度になる。
【０００８】
図７に示した基準電圧Ｖrefの温度特性を改善する（温度の変化によらず一定にする）ための従来技術としては、図７に示した基準電圧Ｖrefの特性を打ち消す特性を持った電圧を、図７に示した基準電圧Ｖrefに加えるものがある。図８（ａ）〜（ｄ）は、図７に示した基準電圧Ｖrefに加えられる電圧Ｖの特性を示した図である。図８（ａ）〜（ｄ）の縦軸はいずれも電圧値であり、横軸はいずれも温度（単位：℃）である。
従来技術には、図７に示した基準電圧Ｖrefに、以下の（ｉ）〜（ｉｉｉ）に示した操作を加えるものがある。
（ｉ）図８（ａ）、（ｂ）に示した特性の電圧を加える。
（ｉｉ）図８（ａ）、（ｃ）に示した特性の電圧を加える。
（ｉｉｉ）図８（ｂ）、（ｄ）に示した特性の電圧を加える。
【０００９】
上記した（ｉ）〜（ｉｉｉ）のうち、（ｉｉ）の図８（ｃ）に示した特性の電圧を加えること及び（ｉｉｉ）の図８（ｄ）に示した特性の電圧を加える操作は、基準電圧Ｖrefの一次の項を変えることになる。このため、このような操作は、式（２）において、∂Ｖref／∂Ｔを適当な定数として抵抗値Ｒ1とＲ3の値を得る操作と等価である。
上記した（ａ）〜（ｃ）の操作によって基準電圧Ｖrefの温度による変化を打ち消す従来技術としては、例えば、特許文献１〜５が挙げられる。特許文献１〜５に記載された発明では、いずれも基準電圧発生回路に別の回路を付加する（付加される回路を付加回路とも記す）ことが必要になる。付加回路としては、その回路規模が小さいことが望ましい。特許文献１〜５のうち、（ａ）の操作を行う特許文献１に記載の発明は、他の特許文献に記載の発明よりも、小さい付加回路で基準電圧発生回路の温度特性改善を実現することができる。
【００１０】
図９は、特許文献１に記載の発明を説明するための図であり、付加回路を有する基準電圧発生回路を示している。特許文献１記載の発明では、回路１００３により、図８（ａ）に示した電圧を基準電圧Ｖrefに加えている。また、回路１００５により、図８（ｂ）に示した電圧を基準電圧Ｖrefに加えている。回路１００５、１００３による効果の大きさは、ＭＯＳトランジスタＭ５から供給される電流と、電源電圧ＶDDから供給される電流の電流値Ｉinjとによって調整される。
【００１１】
また、回路１００３、１００５の各動作点（補正開始点）は、抵抗素子Ｒ4、Ｒ5、Ｒ6の抵抗値によって調整される。特許文献１に記載された発明では、以上の構成により、広い温度範囲において、安定した基準電圧Ｖrefを供給できる基準電圧発生回路を実現している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第７９６０９６１号
【特許文献２】米国特許第７４２０３５９号
【特許文献３】米国特許第６９８７４１６号
【特許文献４】米国特許第６８２８８４７号
【特許文献５】米国特許第４９３９４４２号
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１に記載の発明において、基準電圧の温度特性を抑えるための十分な効果を得るには、図９に示した基準電圧発生回路を構成する各素子のばらつきに合わせて、ＭＯＳトランジスタＭ５及び電源電圧ＶDDから供給される電流の電流値Ｉinjを調整する必要があった。また、基準電圧発生回路を構成する各素子のばらつきに合わせて、抵抗素子Ｒ4、Ｒ5、Ｒ6によって補正開始点を調整することが必要になる。
【００１４】
以上のことから、図９に示した基準電圧発生回路をＬＳＩ化するには、ＭＯＳトランジスタＭ５から供給される電流の電流値及び電流値Ｉinjを調整するための回路をさらに付加する必要がある。このため、引用文献１記載の発明においても、付加回路が大型化することになる。
本発明は、以上の点に鑑みて行われたものであり、小規模の付加回路により、基準電圧の温度特性を簡易な調整によって十分に改善することができる基準電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記した課題を解決するため、本発明の一態様の基準電圧発生回路は、第１のＰＮＰ型バイポーラトランジスタ（例えば図１に示したバイポーラトランジスタ１０６）と、前記第１のＰＮＰ型バイポーラトランジスタと並列の第２のＰＮＰ型バイポーラトランジスタ（例えば図１に示したバイポーラトランジスタ１０７）と、前記第２のＰＮＰ型バイポーラトランジスタのエミッタに一端が接続される第１の抵抗素子（例えば図１に示した抵抗素子１０４）と、前記第１のＰＮＰ型バイポーラトランジスタのエミッタ電位と、前記第１の抵抗素子の他端の電位とが等しくなるように動作する演算回路（例えば図１に示した演算増幅器１０５）と、前記第１のＰＮＰ型バイポーラトランジスタのベース電位と、前記第２のＰＮＰ型バイポーラトランジスタのベース電位とを異ならせるとともに、その差電圧が温度によって変化する差電圧生成部（例えば図１に示した抵抗素子１０９）と、を含むことを特徴とする。
【００１６】
本発明の一態様の基準電圧発生回路によれば、前記差電圧生成部が、前記第１のＰＮＰ型バイポーラトランジスタのベースとコレクタとの間、または前記第２のＰＮＰ型バイポーラトランジスタのベースとコレクタとの間に接続される第２の抵抗素子を含み、前記第２の抵抗素子が接続される前記第１のＰＮＰ型バイポーラトランジスタまたは前記第２のＰＮＰ型バイポーラトランジスタのベース電流によって前記差電圧が生じることが望ましい。
【００１７】
本発明の一態様の基準電圧発生回路は、コレクタとベースとが接続される第１のＮＰＮ型バイポーラトランジスタ（例えば図２に示したバイポーラトランジスタ２０６）と、コレクタとベースとが接続され、前記第１のＮＰＮ型バイポーラトランジスタと並列の第２のＮＰＮ型バイポーラトランジスタ（例えば図２に示したバイポーラトランジスタ２０７）と、前記第２のＮＰＮ型バイポーラトランジスタのエミッタに一端が接続される第１の抵抗素子（例えば図２に示した抵抗素子１０４）と、前記第１のＮＰＮ型バイポーラトランジスタのコレクタ電位と、前記第２のＮＰＮ型バイポーラトランジスタのコレクタの電位とが等しくなるように動作する演算回路（例えば図２に示した演算増幅器１０５）と、前記第１のＮＰＮ型バイポーラトランジスタのコレクタとベースとの間、または前記第２のＮＰＮ型バイポーラトランジスタのコレクタとベースとの間に接続され、その値が温度によって変化する電圧を発生させる電圧発生器（例えば図２に示した抵抗素子１０９）と、を含むことを特徴とする。
【００１８】
本発明の一態様の基準電圧発生回路によれば、前記電圧発生器が、第２の抵抗素子を含み、前記第２の抵抗素子が接続される前記第１のＮＰＮ型バイポーラトランジスタまたは前記第２のＮＰＮ型バイポーラトランジスタのベース電流によって前記電圧発生器が電圧を発生することが望ましい。
本発明の一態様の基準電圧発生回路は、コレクタとベースとが接続される第１のＮＰＮ型バイポーラトランジスタ（例えば図３に示したバイポーラトランジスタ２０６）と、コレクタとベースとが接続され、前記第１のＮＰＮ型バイポーラトランジスタと並列の第２のＮＰＮ型バイポーラトランジスタ（例えば図３に示したバイポーラトランジスタ２０７）と、前記第２のＮＰＮ型バイポーラトランジスタのコレクタに一端が接続される第１の抵抗素子（例えば図３に示した抵抗素子１０４）と、前記第１のＮＰＮ型バイポーラトランジスタのコレクタ電位と、前記第１の抵抗素子の前記一端と異なる他端の電位とが等しくなるように動作する演算回路（例えば図３に示した演算増幅器１０５）と、前記第１のＮＰＮ型バイポーラトランジスタのコレクタとベースとの間、または前記第２のＮＰＮ型バイポーラトランジスタのコレクタとベースとの間に接続され、その値が温度によって変化する電圧を発生させる電圧発生器（例えば図３に示した抵抗素子１０９）と、を含むことを特徴とする。
【００１９】
本発明の一態様の基準電圧発生回路によれば、前記電圧発生器が、第２の抵抗素子を含み、前記第２の抵抗素子が接続される前記第１のＮＰＮ型バイポーラトランジスタまたは前記第２のＮＰＮ型バイポーラトランジスタのベース電流によって前記電圧発生器が電圧を発生することが望ましい。
本発明の一態様の基準電圧発生回路は、コレクタとベースとが接続される第１のＮＰＮ型バイポーラトランジスタ（例えば図４に示したバイポーラトランジスタ４０６）と、コレクタとベースとが接続され、前記第１のＮＰＮ型バイポーラトランジスタと並列の第２のＮＰＮ型バイポーラトランジスタ（例えば図４に示したバイポーラトランジスタ４０７）と、前記第２のＮＰＮ型バイポーラトランジスタのエミッタに一端が接続される第１の抵抗素子（例えば図４に示した抵抗素子４０９）と、前記第１のＮＰＮ型バイポーラトランジスタのコレクタにベースが接続される第３のＮＰＮ型バイポーラトランジスタ（例えば図４に示したバイポーラトランジスタ４０３）と、前記第２のＮＰＮ型バイポーラトランジスタのコレクタにベースが接続され、エミッタが前記第３のＮＰＮ型バイポーラトランジスタのエミッタに接続される第４のＮＰＮ型バイポーラトランジスタ（例えば図４に示したバイポーラトランジスタ４０４）と、前記第３のＮＰＮ型バイポーラトランジスタ及び前記第４のＮＰＮ型バイポーラトランジスタのエミッタに一端が接続される第２の抵抗素子（例えば図４に示した抵抗素子４０５）と、前記第３のＮＰＮ型バイポーラトランジスタ及び前記第４のＮＰＮ型バイポーラトランジスタと協働し、前記第１のＮＰＮ型バイポーラトランジスタのコレクタ電位と、前記第２のＮＰＮ型バイポーラトランジスタのコレクタ電位とが等しくなるように動作するトランジスタ（例えば図４に示したＭＯＳトランジスタ４０１、４０２）と、を含むことを特徴とする。
【００２０】
本発明の一態様の基準電圧発生回路は、コレクタとベースとが接続される第１のＮＰＮ型バイポーラトランジスタ（例えば図５に示したバイポーラトランジスタ４０６）と、コレクタとベースとが接続され、前記第１のＮＰＮ型バイポーラトランジスタと並列の第２のＮＰＮ型バイポーラトランジスタ（例えば図５に示したバイポーラトランジスタ４０７）と、前記第２のＮＰＮ型バイポーラトランジスタのコレクタに一端が接続される第１の抵抗素子（例えば図５に示した抵抗素子１０４）と、前記第１のＮＰＮ型バイポーラトランジスタのコレクタにベースが接続される第３のＮＰＮ型バイポーラトランジスタ（例えば図５に示したバイポーラトランジスタ４０４）と、前記第２のＮＰＮ型バイポーラトランジスタのコレクタにベースが接続され、エミッタが前記第３のＮＰＮ型バイポーラトランジスタのエミッタに接続される第４のＮＰＮ型バイポーラトランジスタ（例えば図５に示したバイポーラトランジスタ４０３）と、前記第３のＮＰＮ型バイポーラトランジスタのエミッタ及び前記第４のＮＰＮ型バイポーラトランジスタのエミッタに一端が接続される第２の抵抗素子（例えば図５に示した抵抗素子４０５）と、前記第１のＮＰＮ型バイポーラトランジスタのコレクタ電位と、前記第1の抵抗素子の前記一端と異なる他端の電位とが等しくなるように動作する演算回路（例えば図５に示した演算増幅器１０５）と、を含むことを特徴とする。
本発明の一態様の基準電圧発生回路によれば、前記第１の抵抗素子の抵抗値と、前記第２の抵抗素子の抵抗値とが等しいことが望ましい。
【発明の効果】
【００２１】
上記した発明は、いずれも、バイポーラトランジスタの電位と抵抗素子の電位との差分をなくすように、あるいは２つのバイポーラトランジスタのコレクタ間の電位差をなくすように動作することにより、温度の変化による電圧の変化を打ち消している。このため、抵抗素子やバイポーラトランジスタにプロセスによるばらつきが生じても、バイポーラトランジスタや抵抗素子の電気特性は同様の傾向を持ってばらつく。このため、本発明は、温度特性の改善する付加回路の設計にあたり、抵抗素子やバイポーラトランジスタの電気特性のばらつきを考慮する必要がない。
【００２２】
したがって、本発明は、小規模の付加回路により、基準電圧の温度特性を簡易な調整によって十分に改善することができる基準電圧発生回路を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態１の基準電圧発生回路を説明するための図である。
【図２】本発明の実施形態１の基準電圧発生回路の変形例を説明するための図である。
【図３】本発明の実施形態１の基準電圧発生回路の他の変形例を説明するための図である。
【図４】本発明の実施形態２の基準電圧発生回路を説明するための図である。
【図５】本発明の実施形態２の基準電圧発生回路の変形例を説明するための図である。
【図６】一般的な基準電圧発生回路を示した図である。
【図７】図６に示した基準電圧発生回路から出力される基準電圧Ｖrefを説明するための図である。
【図８】図７に示した基準電圧Ｖrefに加えられる電圧Ｖの特性を示した図である。
【図９】特許文献１に記載の発明を説明するための図である。
【発明を実施するための形態】
【００２４】
以下、本発明の基準電圧発生回路の実施形態１、実施形態２を説明する。
・実施形態１
[回路構成]
図１は、実施形態１の基準電圧発生回路の回路構成を説明するための図である。実施形態１の基準電圧発生回路は、Ｐ型ＭＯＳトランジスタ１０１、１０２、ＰＮＰ型バイポーラトランジスタ１０６、１０７、抵抗素子１０３、１０４、１０９、演算増幅器１０５を含んでいる。ＭＯＳトランジスタ１０１、抵抗素子１０３、バイポーラトランジスタ１０６は、図示しない電源（供給電圧ＶDD：以下、電源電圧ＶDDとも記す）とＧＮＤ端子（以下、単にＧＮＤとも記す）との間に接続されている。ＭＯＳトランジスタ１０１のドレインには抵抗素子１０３の端部ａが接続されていて、抵抗素子１０３の他の端部ｂにはバイポーラトランジスタ１０６のエミッタが接続されている。端部ａは、実施形態１の基準電圧発生回路から基準電圧Ｖrefが出力される出力端子１０８と接続されている。
【００２５】
バイポーラトランジスタ１０６のコレクタはＧＮＤに接続されていて、バイポーラトランジスタ１０６のベース、コレクタ間には抵抗素子１０９が接続されている。また、バイポーラトランジスタ１０７は、バイポーラトランジスタ１０６と、コレクタ同士が接続されている。バイポーラトランジスタ１０７では、そのコレクタとベースとが接続されている。バイポーラトランジスタ１０７のエミッタは、抵抗素子１０４の端部ｄと接続されていて、抵抗素子１０４の他の端部ｃには、演算増幅器１０５の非反転入力端子が接続されている。
また、演算増幅器１０５の反転入力端子は、抵抗素子１０３の端部ｂと接続されている。さらに、端部ｃにはＭＯＳトランジスタ１０２のドレインが接続されている。演算増幅器１０５の出力端子は、ＭＯＳトランジスタ１０１及びＭＯＳトランジスタ１０２のゲートに入力されている。
【００２６】
以上の基準電圧発生回路において、ＭＯＳトランジスタ１０１のドレイン電流である電流Ｉaの電流値をＩ11とする。また、ＭＯＳトランジスタ１０２のドレイン電流である電流Ｉbの電流値をＩ12とする。また、抵抗素子１０３の抵抗値をＲ13、抵抗素子１０４の抵抗値をＲ11、抵抗素子１０９の抵抗値をＲ12とする。抵抗値Ｒ11と抵抗値Ｒ12とは、等しい値である。さらに、バイポーラトランジスタ１０６のベース、エミッタ間（以下、ベース・エミッタ電圧と記す）の電圧値をＶbe11とし、バイポーラトランジスタ１０７のベース・エミッタ電圧の値をＶbe12とする。
【００２７】
[動作]
次に、実施形態１の基準電圧発生回路の動作を説明する。なお、この説明では、バイポーラトランジスタ１０６とバイポーラトランジスタ１０７とは、１：８のサイズ比を有しているものとし、I11=I12となるように設計されているものとする。
図１に示した演算増幅器１０５は、端部ｂと端部ｃとの電位差に応じた電圧を出力する。このような演算増幅器１０５の動作は、式（４）を満たすように行われる。なお、式（４）中のＩb1は、バイポーラトランジスタ１０６のベース電流の値である。
Ｖbe11＋Ｒ12×Ｉb1＝Ｖbe12＋Ｒ11×Ｉ12                …式（４）
ここで、上記した実施形態１の基準電圧発生回路の動作を、図６に示した従来の基準電圧発生回路と比較する。図６に示した基準電圧発生回路の演算増幅器５は、以下の式（５）を満たすように動作する。
Ｖbe1＝Ｖbe2＋Ｒ1×Ｉ2                …式（５）
Ｖbe1＝Ｖbe11、Ｖbe2＝Ｖbe12、Ｒ1＝Ｒ11とすると、実施形態１の電流値Ｉ12は、図６に示した回路の電流値Ｉ2と、Ｒ12×Ｉb1／Ｒ11だけ相違することになる。
また、バイポーラトランジスタ１０６の増幅率をαとすると、電流値Ｉb1は、以下の式（６）のように表される。
Ｉb1＝（１−α）Ｉ11              …式（６）
【００２８】
バイポーラトランジスタの増幅率は、温度の上昇に伴って「１」に近づいていく。このため、ベース電流の電流値Ｉb1は、温度の低下に伴って大きくなり、抵抗値Ｒ12が一定であるとすると、電流Ｉbの電流値Ｉ12は温度の低下に伴って上昇する。このような電流値Ｉ12の増加は、図６に示した電流値Ｉ2の低温時上昇させることに等しくなる。そして、図７に示した特性を示す基準電圧Ｖrefに、図８（ｂ）に示した特性の電圧を加えた場合に得られる効果と同様の効果を得ることができる。
【００２９】
以上のことから、実施形態１によれば、基準電圧Ｖrefの温度特性を改善することができることが分かる。ここで、電流値Ｉ12は、抵抗値Ｒ11とバイポーラトランジスタ１０６、１０７の特性とによって決定する。また、ベース電流の電流値Ｉb1は、バイポーラトランジスタ１０６の特性と電流値Ｉ11（＝I12）とによって決定する。このため、実施形態１では、抵抗値Ｒ11、Ｒ12やバイポーラトランジスタ１０６、１０７の特性がばらついたとしても、そのばらつきによって電流値Ｉ12とベース電流の電流値Ｉb1とが同じように変動する。このため、実施形態１によれば、抵抗値Ｒ11と同じ値の抵抗値Ｒ12を有する抵抗素子を追加するだけで、基準電圧Ｖrefの温度特性を改善することができる。
【００３０】
[変形例]
なお、実施形態１の基準電圧発生回路は、以上述べた構成に限定されるものではない。すなわち、実施形態１の基準電圧発生回路の他の構成としては、例えば、図２、３に示すものがある。図２、３に示した基準電圧発生回路は、図１に示した基準電圧発生回路と同様の素子を含んでいる。図２、３に示した素子のうち、図１に示した素子と同様の機能を果たす素子に関しては、図１に示した符号と同様の符号を付して、その説明を一部略すものとする。
【００３１】
実施形態１の基準電圧発生回路は、図１に示したようにＰＮＰ型バイポーラトランジスタを使うものに限定されるものではない。例えば、図２に示す基準電圧発生回路のように、Ｎ型バイポーラトランジスタ２０６、２０７を用いても実現することができる。
また、図２に示した基準電圧発生回路では、抵抗素子１０９が、バイポーラトランジスタ２０７のベース・コレクタ間に接続されている。さらに、抵抗素子１０４は、図１に示したように、演算増幅器１０５とバイポーラトランジスタとの間に接続されるものに限定されるものではなく、演算増幅器１０５の入力電圧に差が生じるように接続される。
さらに、実施形態１の基準電圧発生回路は、抵抗素子１０９がバイポーラトランジスタ２０７ではなく、バイポーラトランジスタ２０６のベース・コレクタ間に接続するようにしてもよい。
【００３２】
・実施形態２
［回路構成］
図４は、本発明の実施形態２の基準電圧発生回路を説明するための図である。実施形態２の基準電圧発生回路は、図１〜３に示した演算増幅器１０５及び抵抗素子１０９に代えて、補正回路４００を使って基準電圧発生回路の温度特性を改善する。なお、図４において、図１に示した構成と同様の構成については同様の符号を付し、その説明を一部省くものとする。
【００３３】
実施形態２の基準電圧発生回路は、補正回路４００と、ＭＯＳトランジスタ１０１、１０２と、ＮＰＮ型バイポーラトランジスタ４０６、４０７と、抵抗素子４１０、４０９と、を含んでいる。
ＭＯＳトランジスタ１０１、１０２、バイポーラトランジスタ４０６、４０７は、電源電圧ＶDDと、ＧＮＤとの間に接続されている。バイポーラトランジスタ４０６のコレクタは、ＭＯＳトランジスタ１０１のドレインに接続され、バイポーラトランジスタ４０７のコレクタは、ＭＯＳトランジスタ１０２のドレインに接続されている。バイポーラトランジスタ４０６はベースとコレクタとが接続されていて、バイポーラトランジスタ４０７はベースとコレクタとが接続されている。
【００３４】
ＭＯＳトランジスタ１０２とバイポーラトランジスタ４０７との間には抵抗素子４１０が接続されていて、ＭＯＳトランジスタ１０２と抵抗素子４１０との間から基準電圧Ｖrefが出力される。また、バイポーラトランジスタ４０７とＧＮＤとの間には、抵抗素子４０９が接続されている。
実施形態２では、ＭＯＳトランジスタ１０１のドレインから出力される電流をＩc1、ＭＯＳトランジスタ１０２のドレインから出力される電流をＩd1とする。電流Ｉc１は電流Ｉc2と電流Ｉc3とに分岐される。また、電流Ｉd１は電流Ｉd2と電流Ｉd3とに分岐される。また、図４では、電流Ｉc1の値を電流値Ｉ41、電流Ｉd1の値を電流値Ｉ51、電流Ｉc2の値を電流値Ｉ42、電流Ｉd2の値を電流値Ｉ52、電流Ｉc3の値を電流値Ｉ43、電流Ｉd3の値を電流値Ｉ53と記す。
【００３５】
また、抵抗素子４１０の抵抗値をＲ83、抵抗素子４０９の抵抗値をＲ81、抵抗素子４０５の抵抗値をＲ82とする。
補正回路４００は、電源電圧ＶDDとＧＮＤとの間に、Ｐ型ＭＯＳトランジスタ４０１、４０２、ＮＰＮ型バイポーラトランジスタ４０３、４０４、抵抗素子４０５を備えている。ＭＯＳトランジスタ４０１、４０２は互いのゲート同士が接続されていて、ＭＯＳトランジスタ４０２のゲートとドレインとが接続されている。
【００３６】
ＭＯＳトランジスタ４０１のドレインは、バイポーラトランジスタ４０３のコレクタに、ＭＯＳトランジスタ４０２のドレインは、バイポーラトランジスタ４０４のコレクタに、それぞれ接続されている。また、バイポーラトランジスタ４０３、４０４はエミッタ同士が接続されていて、バイポーラトランジスタ４０３、４０４のエミッタには抵抗素子４０５が接続されている。
【００３７】
補正回路４００のＭＯＳトランジスタ４０１のドレインは、ＭＯＳトランジスタ１０１と１０２のゲートに接続されている。また、バイポーラトランジスタ４０３のベースが、ＭＯＳトランジスタ１０１のドレインとバイポーラトランジスタ４０６のコレクタに接続されている。さらに、バイポーラトランジスタ４０４のベースは、抵抗素子４１０とバイポーラトランジスタ４０７のコレクタとの間に接続されている。
なお、実施形態２の補正回路４００は、ＭＯＳトランジスタ４０１、４０２を備えていることにより、図１〜３に示した演算増幅器１０５の機能をも果たすものである。
【００３８】
[動作]
次に、実施形態２の基準電圧発生回路の動作を説明する。
図４に示した実施形態２の基準電圧発生回路では、バイポーラトランジスタ４０６とバイポーラトランジスタ４０７とのサイズ比を１：Ｎとすると、図４中に示したＩc1の電流値Ｉ41、Ｉd1の電流値Ｉ51、Ｉc2の電流値Ｉ42、Ｉd2の電流値Ｉ52、Ｉc3の電流値Ｉ43、Ｉd3の電流値Ｉ53と基準電圧Ｖrefとの関係が、以下のように表される。
上記した各電流値には、
Ｉ41＝Ｉ51、Ｉ42＝Ｉ52、Ｉ43＝Ｉ53の関係がある。このとき、基準電圧Ｖrefは、以下の式（７）のように表される。
Ｖref＝Ｖbe45＋Ｖt×｛（ｌｎＮ）／Ｒ81｝×（Ｒ81＋Ｒ83）＋Ｉ53×Ｒ83  …式（７）
なお、上記した式（７）において、Ｖbe45はバイポーラトランジスタ４０７のベース・エミッタ電圧である。また、Ｖtは、実施形態１と同様に、ｋＴ／ｑの値である。
【００３９】
式（７）によれば、基準電圧Ｖrefが、式（１）に示した実施形態１の基準電圧Ｖrefよりも、Ｉ53×Ｒ83分だけ大きくなる。
また、図４によれば、バイポーラトランジスタ４０３のエミッタ電流をＩeその値をI44、バイポーラトランジスタ４０４のエミッタ電流をＩfその値をI45とすると、I44とI45とが同じ値になる。このため、以下の式（８）、（９）が成立する。
【００４０】
Ｉ44＝Ｉ45＝Ｉ46／２              …式（８）
Ｉ53＝（１−α）×Ｉ46／２        …式（９）
さらに、Ｉ46＝（Ｖbe44−Ｖbe46）／Ｒ82    …式（１０）であるから、
Ｉ53＝｛（１−α）×（Ｖbe44−Ｖbe46）｝／（２×Ｒ82）…式（１１）
となる。
【００４１】
実施形態１と同様に、αの値は温度の上昇に伴って「１」に近付くことから、電流Ｉd3の値Ｉ53は、温度が低温であるときに上昇する特性を示すことが分かる。この結果、補正回路４００は、図８（ｂ）に示した特性を有する電圧が加わるように基準電圧Ｖrefを補正する。したがって、実施形態２によれば、基準電圧Ｖrefの温度特性を改善することができる。
【００４２】
実施形態２では、電流Ｉc1、Ｉd1、Ｉc2、Ｉd2、Ｉc3、Ｉd3の値がバイポーラトランジスタ４０３、４０４、４０６、４０７の特性と、抵抗素子４０５、４０９の抵抗値とによって決定する。バイポーラトランジスタ４０３、４０４、４０６、４０７が全てＮＰＮ型バイポーラトランジスタである。このため、実施形態２によれば、抵抗素子４０５、４０９の抵抗値やバイポーラトランジスタの特性がばらついたとしても、そのばらつきによって電流Ｉc1、Ｉd1、Ｉc2、Ｉd2、Ｉc3、Ｉd3の値が同じように変動する。このため、抵抗素子４０９の抵抗値Ｒ81と抵抗素子４０５の抵抗値Ｒ82とを等しくしたままで、基準電圧Ｖrefの温度特性を改善することができる。
【００４３】
[変形例]
なお、本発明の実施形態２は、以上説明した構成に限定されるものではない。例えば、図５に示したように構成することもできる。なお、図５において、図１、図４に示した構成と同様の構成については、同様の符号を付し、その説明を一部略すものとする。図５に示した基準電圧発生回路は、図４に示した実施形態２の補正回路４００から、ＭＯＳトランジスタ４０１、４０２をなくし、実施形態１と同様に演算増幅器１０５を設けたものである。
【００４４】
また、本発明の範囲は、図示され、記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、請求項１により画される発明の特徴の組み合わせに限定されるものではなく、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【産業上の利用可能性】
【００４５】
本発明の基準電圧発生回路は、Ａ／Ｄ変換器、Ｄ／Ａ変換器等において基準電圧を発生する回路に適用することができる。特に、温度が大きく変化する環境下に置かれる機器に適用しても、温度によらず一定の基準電圧を出力することができる。
【符号の説明】
【００４６】
４  抵抗素子
５  演算増幅器
６，７，１０６，１０７，２０６，２０７．４０３，４０４，４０６，４０７  バイポーラトランジスタ
８  出力端子
１０１，１０２，４０１，４０２  ＭＯＳトランジスタ
１０３，１０４，１０９，４０５，４０９，４１０  抵抗素子
１０５  演算増幅器
１０８  出力端子
４００  補正回路
１００３，１００５  回路
【図１】
2013092926.tif 000003
【図２】
2013092926.tif 000004
【図３】
2013092926.tif 000005
【図４】
2013092926.tif 000006
【図５】
2013092926.tif 000007
【図６】
2013092926.tif 000008
【図７】
2013092926.tif 000009
【図８】
2013092926.tif 000010
【図９】
2013092926.tif 000011