(57)【要約】【課題】Ａ／Ｄ変換器全体としての全体検査と、Ａ／Ｄ変換器の部分検査とを実行可能とする。【解決手段】検査用アナログ信号Ｓｔｅおよび検査用デジタル信号Ｄｔｅ（検査用信号）を出力する信号出力部２２と、検査用アナログ信号Ｓｔｅのアナログ信号調整部２への入力時にデジタルフィルタ部４から出力されるデジタル信号Ｄ２（検査出力信号）に基づいてＡ／Ｄ変換器１全体の特性値Ｄｃｈａ１（オーバーフローの発生頻度およびノイズフロアレベル）を演算すると共にこの演算された特性値Ｄｃｈａ１に基づいてＡ／Ｄ変換器１全体を検査する全体検査処理、および検査用信号を１つの構成要素（アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４のうちの１つ）に入力したときにその１つの構成要素から出力される信号を検査出力信号としてその１つの構成要素を検査する部分検査処理を実行する処理部２４とを備えている。【選択図】図１
2013150087.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号調整部、ΔΣ型変調部およびデジタルフィルタ部を少なくとも有し、前記アナログ信号調整部が外部から入力したアナログ信号を前記ΔΣ型変調部の定格入力範囲内に調整して当該ΔΣ型変調部に出力し、当該ΔΣ型変調部が当該調整されたアナログ信号をオーバーサンプリングしてデジタル信号に変換し、前記デジタルフィルタ部が当該デジタル信号に含まれている量子化雑音を除去すると共に目的のサンプリング周波数に間引いて出力信号として出力するＡ／Ｄ変換器であって、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部のうちの少なくとも１つの構成要素についての外部からの信号の入力および外部への信号の出力が可能に構成されているＡ／Ｄ変換器を検査するＡ／Ｄ変換器検査装置であって、
検査用信号を出力する信号出力部と、
前記検査用信号の前記アナログ信号調整部への入力時に前記デジタルフィルタ部から出力される前記出力信号としての検査出力信号に基づいて前記Ａ／Ｄ変換器全体の特性値を演算すると共に当該演算された特性値に基づいて当該Ａ／Ｄ変換器全体を検査する全体検査処理、および前記検査用信号を前記１つの構成要素に入力したときに当該１つの構成要素から出力される信号を前記検査出力信号として当該１つの構成要素を検査する部分検査処理を実行する処理部とを備えているＡ／Ｄ変換器検査装置。
【請求項２】
前記処理部は、前記部分検査処理において、前記ΔΣ型変調部を前記１つの構成要素として、前記信号出力部から出力されている前記検査用信号を当該ΔΣ型変調部に入力すると共に、当該ΔΣ型変調部から出力される信号を前記検査出力信号として、当該検査出力信号に基づいて当該ΔΣ型変調部でのオーバーフローの発生の有無を検出する請求項１記載のＡ／Ｄ変換器検査装置。
【請求項３】
前記処理部は、前記部分検査処理において、前記ΔΣ型変調部を前記１つの構成要素として、前記信号出力部から出力されている前記検査用信号を当該ΔΣ型変調部に入力すると共に、当該ΔΣ型変調部から出力される信号を前記検査出力信号として、当該検査出力信号に対するフーリエ変換によるスペクトル解析を実行することにより、当該ΔΣ型変調部のノイズ特性を検出する請求項１または２記載のＡ／Ｄ変換器検査装置。
【請求項４】
前記処理部は、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部を１つずつ前記１つの構成要素として、当該アナログ信号調整部、当該ΔΣ型変調部および当該デジタルフィルタ部のすべてについて前記部分検査処理を実行する請求項１記載のＡ／Ｄ変換器検査装置。
【請求項５】
前記処理部は、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部に対して、不良の発生率の高い順に前記部分検査処理を実行する請求項４記載のＡ／Ｄ変換器検査装置。
【請求項６】
アナログ信号調整部、ΔΣ型変調部およびデジタルフィルタ部を少なくとも有し、前記アナログ信号調整部が外部から入力したアナログ信号を前記ΔΣ型変調部の定格入力範囲内に調整して当該ΔΣ型変調部に出力し、当該ΔΣ型変調部が当該調整されたアナログ信号をオーバーサンプリングしてデジタル信号に変換し、前記デジタルフィルタ部が当該デジタル信号に含まれている量子化雑音を除去すると共に目的のサンプリング周波数に間引いて出力信号として出力するＡ／Ｄ変換器であって、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部のうちの任意の１つの構成要素についての外部からの信号の入力および当該１つの構成要素の後段に位置する他の構成要素についての外部への信号の出力が可能に構成されているＡ／Ｄ変換器を検査するＡ／Ｄ変換器検査装置であって、
検査用信号を出力する信号出力部と、
前記検査用信号の前記アナログ信号調整部への入力時に前記デジタルフィルタ部から出力される前記出力信号としての検査出力信号に基づいて前記Ａ／Ｄ変換器全体の特性値を演算すると共に当該演算された特性値に基づいて当該Ａ／Ｄ変換器全体を検査する全体検査処理、および前記検査用信号を前記１つの構成要素に入力したときに前記他の構成要素から出力される信号を前記検査出力信号として当該１つの構成要素から当該他の構成要素までを検査する部分検査処理を実行する処理部とを備えているＡ／Ｄ変換器検査装置。
【請求項７】
アナログ信号調整部、ΔΣ型変調部およびデジタルフィルタ部を少なくとも有し、前記アナログ信号調整部が外部から入力したアナログ信号を前記ΔΣ型変調部の定格入力範囲内に調整して当該ΔΣ型変調部に出力し、当該ΔΣ型変調部が当該調整されたアナログ信号をオーバーサンプリングしてデジタル信号に変換し、前記デジタルフィルタ部が当該デジタル信号に含まれている量子化雑音を除去すると共に目的のサンプリング周波数に間引いて出力信号として出力するＡ／Ｄ変換器であって、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部のうちの少なくとも１つの構成要素についての外部からの信号の入力および外部への信号の出力が可能に構成されているＡ／Ｄ変換器を検査するＡ／Ｄ変換器検査方法であって、
検査用信号の前記アナログ信号調整部への入力時に前記デジタルフィルタ部から出力される前記出力信号としての検査出力信号に基づいて前記Ａ／Ｄ変換器全体の特性値を演算すると共に当該演算された特性値に基づいて当該Ａ／Ｄ変換器全体を検査する全体検査処理、および前記検査用信号を前記１つの構成要素に入力したときに当該１つの構成要素から出力される信号を前記検査出力信号として当該１つの構成要素を検査する部分検査処理を実行するＡ／Ｄ変換器検査方法。
【請求項８】
アナログ信号調整部、ΔΣ型変調部およびデジタルフィルタ部を少なくとも有し、前記アナログ信号調整部が外部から入力したアナログ信号を前記ΔΣ型変調部の定格入力範囲内に調整して当該ΔΣ型変調部に出力し、当該ΔΣ型変調部が当該調整されたアナログ信号をオーバーサンプリングしてデジタル信号に変換し、前記デジタルフィルタ部が当該デジタル信号に含まれている量子化雑音を除去すると共に目的のサンプリング周波数に間引いて出力信号として出力するＡ／Ｄ変換器であって、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部のうちの任意の１つの構成要素についての外部からの信号の入力および当該１つの構成要素の後段に位置する他の構成要素についての外部への信号の出力が可能に構成されているＡ／Ｄ変換器を検査するＡ／Ｄ変換器検査方法であって、
検査用信号の前記アナログ信号調整部への入力時に前記デジタルフィルタ部から出力される前記出力信号としての検査出力信号に基づいて前記Ａ／Ｄ変換器全体の特性値を演算すると共に当該演算された特性値に基づいて当該Ａ／Ｄ変換器全体を検査する全体検査処理、および前記検査用信号を前記１つの構成要素に入力したときに前記他の構成要素から出力される信号を前記検査出力信号として当該１つの構成要素から当該他の構成要素までを検査する部分検査処理を実行するＡ／Ｄ変換器検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換器を検査するＡ／Ｄ変換器検査装置およびＡ／Ｄ変換器検査方法に関するものである。
【背景技術】
【０００２】
この種のＡ／Ｄ変換器検査装置として、下記特許文献１に開示されているＡ／Ｄ変換器検査装置（Ａ／Ｄ変換器試験装置）が知られている。このＡ／Ｄ変換器検査装置は、ボトムリファレンス電圧（ゼロスケール電圧）入力端子と、トップリファレンス電圧（フルスケール電圧）入力端子と、試験波形入力端子と、サンプリング用クロック入力端子と、複数ビットの出力端子を有するＡ／Ｄ変換器を試験対象（以下ＤＵＴと言う）とし、トップリファレンス電圧（ＶＯＴ）を発生する第１基準電圧源と、ボトムリファレンス電圧（ＶＯＢ）を発生する第２基準電圧源と、試験波形発生手段と、ＤＵＴのサンプリング用クロック入力端子にクロック信号を印加するＤＵＴクロック発生器と、ＤＵＴの出力データをキャプチャ・クロックのタイミングで取り込むキャプチャメモリと、キャプチャ・クロック発生器と、キャプチャ・メモリに取り込んだＤＵＴの出力データを読み出して、ＤＵＴ出力の誤差分を演算して、良否判定を行う演算処理部とを具備している。
【０００３】
このＡ／Ｄ変換器試験装置では、上記のような構成により、Ａ／Ｄ変換器全体を１つのブロックとして試験し得るように構成されている。
【０００４】
ところで、Ａ／Ｄ変換器には、本願出願人が開発している図１に示すΔΣ型Ａ／Ｄ変換器１のように、Ａ／Ｄ変換部の中心部分であるΔΣ変調部３と共に、その前段に配設されたアナログ信号調整部２、およびΔΣ変調部３の後段に配設されたデジタルフィルタ部４が１つのパッケージに一体化されたものがある。このようなＡ／Ｄ変換器についても、製造工程において、上記したＡ／Ｄ変換器のように、Ａ／Ｄ変換器検査装置を用いて自動検査することが望まれている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−６８８３１号公報（第４頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、上記のＡ／Ｄ変換器検査装置のように、Ａ／Ｄ変換器全体を１つのブロックとして試験し得るように構成されているＡ／Ｄ変換器検査装置を用いて、図１に示すΔΣ型Ａ／Ｄ変換器１を検査する場合には、以下の解決すべき課題が存在している。すなわち、ΔΣ型Ａ／Ｄ変換器１全体を１つのブロックとして、つまり、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４全体をまとめて検査することはできるものの、ΔΣ型Ａ／Ｄ変換器１を部分的に検査することができない（つまり、ΔΣ型Ａ／Ｄ変換器１の一部を構成するアナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４を個別に検査することができない）という解決すべき課題が存在している。
【０００７】
本発明は、かかる課題を解決すべくなされたものであり、Ａ／Ｄ変換器全体としての全体検査と、Ａ／Ｄ変換器の部分検査とを実行可能なＡ／Ｄ変換器検査装置およびＡ／Ｄ変換器検査方法を提供することを主目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成すべく請求項１記載のＡ／Ｄ変換器検査装置は、アナログ信号調整部、ΔΣ型変調部およびデジタルフィルタ部を少なくとも有し、前記アナログ信号調整部が外部から入力したアナログ信号を前記ΔΣ型変調部の定格入力範囲内に調整して当該ΔΣ型変調部に出力し、当該ΔΣ型変調部が当該調整されたアナログ信号をオーバーサンプリングしてデジタル信号に変換し、前記デジタルフィルタ部が当該デジタル信号に含まれている量子化雑音を除去すると共に目的のサンプリング周波数に間引いて出力信号として出力するＡ／Ｄ変換器であって、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部のうちの少なくとも１つの構成要素についての外部からの信号の入力および外部への信号の出力が可能に構成されているＡ／Ｄ変換器を検査するＡ／Ｄ変換器検査装置であって、検査用信号を出力する信号出力部と、前記検査用信号の前記アナログ信号調整部への入力時に前記デジタルフィルタ部から出力される前記出力信号としての検査出力信号に基づいて前記Ａ／Ｄ変換器全体の特性値を演算すると共に当該演算された特性値に基づいて当該Ａ／Ｄ変換器全体を検査する全体検査処理、および前記検査用信号を前記１つの構成要素に入力したときに当該１つの構成要素から出力される信号を前記検査出力信号として当該１つの構成要素を検査する部分検査処理を実行する処理部とを備えている。
【０００９】
また、請求項２記載のＡ／Ｄ変換器検査装置は、請求項１記載のＡ／Ｄ変換器検査装置において、前記処理部は、前記部分検査処理において、前記ΔΣ型変調部を前記１つの構成要素として、前記信号出力部から出力されている前記検査用信号を当該ΔΣ型変調部に入力すると共に、当該ΔΣ型変調部から出力される信号を前記検査出力信号として、当該検査出力信号に基づいて当該ΔΣ型変調部でのオーバーフローの発生の有無を検出する。
【００１０】
また、請求項３記載のＡ／Ｄ変換器検査装置は、請求項１または２記載のＡ／Ｄ変換器検査装置において、前記処理部は、前記部分検査処理において、前記ΔΣ型変調部を前記１つの構成要素として、前記信号出力部から出力されている前記検査用信号を当該ΔΣ型変調部に入力すると共に、当該ΔΣ型変調部から出力される信号を前記検査出力信号として、当該検査出力信号に対するフーリエ変換によるスペクトル解析を実行することにより、当該ΔΣ型変調部のノイズ特性を検出する。
【００１１】
また、請求項４記載のＡ／Ｄ変換器検査装置は、請求項１記載のＡ／Ｄ変換器検査装置において、前記処理部は、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部を１つずつ前記１つの構成要素として、当該アナログ信号調整部、当該ΔΣ型変調部および当該デジタルフィルタ部のすべてについて前記部分検査処理を実行する。
【００１２】
また、請求項５記載のＡ／Ｄ変換器検査装置は、請求項４記載のＡ／Ｄ変換器検査装置において、前記処理部は、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部に対して、不良の発生率の高い順に前記部分検査処理を実行する。
【００１３】
また、請求項６記載のＡ／Ｄ変換器検査装置は、アナログ信号調整部、ΔΣ型変調部およびデジタルフィルタ部を少なくとも有し、前記アナログ信号調整部が外部から入力したアナログ信号を前記ΔΣ型変調部の定格入力範囲内に調整して当該ΔΣ型変調部に出力し、当該ΔΣ型変調部が当該調整されたアナログ信号をオーバーサンプリングしてデジタル信号に変換し、前記デジタルフィルタ部が当該デジタル信号に含まれている量子化雑音を除去すると共に目的のサンプリング周波数に間引いて出力信号として出力するＡ／Ｄ変換器であって、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部のうちの任意の１つの構成要素についての外部からの信号の入力および当該１つの構成要素の後段に位置する他の構成要素についての外部への信号の出力が可能に構成されているＡ／Ｄ変換器を検査するＡ／Ｄ変換器検査装置であって、検査用信号を出力する信号出力部と、前記検査用信号の前記アナログ信号調整部への入力時に前記デジタルフィルタ部から出力される前記出力信号としての検査出力信号に基づいて前記Ａ／Ｄ変換器全体の特性値を演算すると共に当該演算された特性値に基づいて当該Ａ／Ｄ変換器全体を検査する全体検査処理、および前記検査用信号を前記１つの構成要素に入力したときに前記他の構成要素から出力される信号を前記検査出力信号として当該１つの構成要素から当該他の構成要素までを検査する部分検査処理を実行する処理部とを備えている。
【００１４】
また、請求項７記載のＡ／Ｄ変換器検査方法は、アナログ信号調整部、ΔΣ型変調部およびデジタルフィルタ部を少なくとも有し、前記アナログ信号調整部が外部から入力したアナログ信号を前記ΔΣ型変調部の定格入力範囲内に調整して当該ΔΣ型変調部に出力し、当該ΔΣ型変調部が当該調整されたアナログ信号をオーバーサンプリングしてデジタル信号に変換し、前記デジタルフィルタ部が当該デジタル信号に含まれている量子化雑音を除去すると共に目的のサンプリング周波数に間引いて出力信号として出力するＡ／Ｄ変換器であって、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部のうちの少なくとも１つの構成要素についての外部からの信号の入力および外部への信号の出力が可能に構成されているＡ／Ｄ変換器を検査するＡ／Ｄ変換器検査方法であって、検査用信号の前記アナログ信号調整部への入力時に前記デジタルフィルタ部から出力される前記出力信号としての検査出力信号に基づいて前記Ａ／Ｄ変換器全体の特性値を演算すると共に当該演算された特性値に基づいて当該Ａ／Ｄ変換器全体を検査する全体検査処理、および前記検査用信号を前記１つの構成要素に入力したときに当該１つの構成要素から出力される信号を前記検査出力信号として当該１つの構成要素を検査する部分検査処理を実行する。
【００１５】
また、請求項８記載のＡ／Ｄ変換器検査方法は、アナログ信号調整部、ΔΣ型変調部およびデジタルフィルタ部を少なくとも有し、前記アナログ信号調整部が外部から入力したアナログ信号を前記ΔΣ型変調部の定格入力範囲内に調整して当該ΔΣ型変調部に出力し、当該ΔΣ型変調部が当該調整されたアナログ信号をオーバーサンプリングしてデジタル信号に変換し、前記デジタルフィルタ部が当該デジタル信号に含まれている量子化雑音を除去すると共に目的のサンプリング周波数に間引いて出力信号として出力するＡ／Ｄ変換器であって、前記アナログ信号調整部、前記ΔΣ型変調部および前記デジタルフィルタ部のうちの任意の１つの構成要素についての外部からの信号の入力および当該１つの構成要素の後段に位置する他の構成要素についての外部への信号の出力が可能に構成されているＡ／Ｄ変換器を検査するＡ／Ｄ変換器検査方法であって、検査用信号の前記アナログ信号調整部への入力時に前記デジタルフィルタ部から出力される前記出力信号としての検査出力信号に基づいて前記Ａ／Ｄ変換器全体の特性値を演算すると共に当該演算された特性値に基づいて当該Ａ／Ｄ変換器全体を検査する全体検査処理、および前記検査用信号を前記１つの構成要素に入力したときに前記他の構成要素から出力される信号を前記検査出力信号として当該１つの構成要素から当該他の構成要素までを検査する部分検査処理を実行する。
【発明の効果】
【００１６】
請求項１記載のＡ／Ｄ変換器検査装置および請求項７記載のＡ／Ｄ変換器検査方法では、検査用信号のアナログ信号調整部への入力時にデジタルフィルタ部から出力される出力信号としての検査出力信号に基づいてＡ／Ｄ変換器全体での特性値を演算してＡ／Ｄ変換器全体を検査する全体検査処理、およびアナログ信号調整部、ΔΣ変調部およびデジタルフィルタ部を１つずつ１つの構成要素として、検査用信号をこの１つの構成要素に入力したときにこの１つの構成要素から出力される信号を検査出力信号としてこの１つの構成要素を検査する部分検査処理を実行する。
【００１７】
したがって、このＡ／Ｄ変換器検査装置によれば、Ａ／Ｄ変換器全体に対する全体検査を実行することができると共に、Ａ／Ｄ変換器の各構成要素（アナログ信号調整部、ΔΣ変調部およびデジタルフィルタ部）についても個別に切り分けて部分検査を実行することができる。したがって、このＡ／Ｄ変換器検査装置およびＡ／Ｄ変換器検査方法によれば、Ａ／Ｄ変換器の良否を高い精度で判別することができると共に、全体検査処理で不良品と判別されたＡ／Ｄ変換器について、部分検査処理でどの構成要素が不良であるかについても特定することができる。
【００１８】
また、請求項２記載のＡ／Ｄ変換器検査装置によれば、処理部が部分検査処理において、Ａ／Ｄ変換器のΔΣ変調部を１つの構成要素として、信号出力部から出力されている検査用信号をΔΣ変調部に入力すると共に、ΔΣ変調部から出力される信号を検査出力信号として、この検査出力信号に基づいてΔΣ変調部でのオーバーフローの発生の有無を検出することにより、ΔΣ変調部の不良原因がオーバーフローの発生によるものか否かを確実に特定することができる。
【００１９】
また、請求項３記載のＡ／Ｄ変換器検査装置によれば、処理部が部分検査処理において、Ａ／Ｄ変換器のΔΣ変調部を１つの構成要素として、信号出力部から出力されている検査用信号をΔΣ変調部に入力すると共に、ΔΣ変調部から出力される信号を検査出力信号として、この検査出力信号に対するフーリエ変換によるスペクトル解析を実行することにより、ΔΣ変調部の不良原因がノイズ特性の劣化によるものか否かを確実に特定することができる。
【００２０】
また、請求項４記載のＡ／Ｄ変換器検査装置によれば、Ａ／Ｄ変換器の構成要素であるアナログ信号調整部、ΔΣ変調部およびデジタルフィルタ部を１つずつ１つの構成要素として、これらのすべてについて部分検査処理を実行することにより、Ａ／Ｄ変換器の不良原因がどの構成要素の不良によるものなのかを確実に特定することができる。
【００２１】
また、請求項５記載のＡ／Ｄ変換器検査装置によれば、処理部が、アナログ信号調整部、ΔΣ型変調部およびデジタルフィルタ部に対して、不良の発生率の高い順に部分検査処理を実行することにより、不良となっているＡ／Ｄ変換器の構成要素をより短時間に特定することができる。
【００２２】
また、請求項６記載のＡ／Ｄ変換器検査装置および請求項８記載のＡ／Ｄ変換器検査方法では、検査用信号のアナログ信号調整部への入力時にデジタルフィルタ部から出力される出力信号としての検査出力信号に基づいてＡ／Ｄ変換器全体での特性値を演算してＡ／Ｄ変換器全体を検査する全体検査処理、および検査用信号をＡ／Ｄ変換器の１つの構成要素に入力したときにＡ／Ｄ変換器の他の構成要素から出力される信号を検査出力信号としてこの１つの構成要素から他の構成要素までを検査する部分検査処理を実行することにより、部分検査処理において構成要素毎に検査処理を行うのと比較して、Ａ／Ｄ変換器の不良原因がどの構成要素からどの構成要素までの間に存在しているのかを大まかではあるものの、より短時間に特定することができる。
【図面の簡単な説明】
【００２３】
【図１】Ａ／Ｄ変換器１およびＡ／Ｄ変換器検査装置２１の各構成図である。
【図２】Ａ／Ｄ変換器検査装置２１の検査処理を説明するためのフローチャートである。
【発明を実施するための形態】
【００２４】
以下、添付図面を参照して、Ａ／Ｄ変換器検査装置２１およびＡ／Ｄ変換器検査方法の実施の形態について説明する。
【００２５】
まず、Ａ／Ｄ変換器検査装置２１の検査対象であるＡ／Ｄ変換器１の構成について、図１を参照して説明する。
【００２６】
Ａ／Ｄ変換器１は、図１に示すように、アナログ信号調整部２、ΔΣ変調部３、デジタルフィルタ部４、Ａ／Ｄ制御部５、アナログ信号入力端子６、デジタル信号入力端子７、第１検査端子８、第２検査端子９、デジタル信号出力端子１０、クロック入力端子１１および制御入力端子１２を備えている。
【００２７】
アナログ信号調整部２は、一例として、アナログ信号入力端子６を介して入力されるアナログ信号Ｓ１をＡ／Ｄ制御部５によって設定された増幅率で電圧増幅して出力するプログラマブルゲインアンプ、ΔΣ変調部３での折り返し（エイリアス）信号の発生を防止するためにこの増幅されたアナログ信号Ｓ１の帯域制限を行うアンチエイリアシングフィルタ、およびアンチエイリアシングフィルタから出力されるアナログ信号を入力して、低インピーダンスで出力する出力バッファ（いずれも図示せず）を備えて構成されている。また、アナログ信号調整部２は、Ａ／Ｄ制御部５によって制御される不図示の出力切替部を有して、出力バッファから出力されるアナログ信号Ｓ２を、後段のΔΣ変調部３および第１検査端子８のうちのいずれか一方に切り替えて出力する。この場合、アナログ信号調整部２は、アナログ信号Ｓ２を第１検査端子８に出力するときには、アナログ信号Ｓ２を検査出力信号として出力する。この構成により、アナログ信号調整部２は、プログラマブルゲインアンプの増幅率がＡ／Ｄ制御部５によって設定されることにより、入力したアナログ信号Ｓ１の振幅をΔΣ変調部３の定格入力範囲内に調整して、ΔΣ変調部３および第１検査端子８のうちのいずれか一方にアナログ信号Ｓ２として出力する。
【００２８】
ΔΣ変調部３は、Ａ／Ｄ制御部５によって制御される不図示の入力切替部および出力切替部を備えている。また、この入力切替部には、アナログ信号Ｓ１およびアナログ信号Ｓ２が入力される。この構成により、ΔΣ変調部３は、アナログ信号Ｓ１およびアナログ信号Ｓ２のうちのいずれか一方のアナログ信号を入力すると共に、クロック入力端子１１を介して入力されるサンプリングクロックＣＫに同期して量子化（オーバーサンプリング）して、１ビットのデジタル信号Ｄ１に変換する。また、ΔΣ変調部３は、このデジタル信号Ｄ１を出力切替部により、後段のデジタルフィルタ部４および第２検査端子９のうちのいずれか一方に切り替えて出力する。この場合、ΔΣ変調部３は、デジタル信号Ｄ１を第２検査端子９に出力するときには、デジタル信号Ｄ１を検査出力信号として出力する。
【００２９】
デジタルフィルタ部４は、入力切替部、帯域制限フィルタおよびデシメーション（間引き）フィルタ（いずれも図示せず）を備えている。デジタルフィルタ部４では、入力切替部が、Ａ／Ｄ制御部５によって制御されて、デジタル信号入力端子７を介して入力される検査用信号（検査用デジタル信号Ｄｔｅ）およびΔΣ変調部３から出力されるデジタル信号Ｄ１のうちのいずれか一方を帯域制限フィルタに出力する。帯域制限フィルタは、入力切替部から出力されるデジタル信号に含まれている高周波ノイズ（量子化雑音を含む）を除去してデシメーションフィルタに出力する。デシメーションフィルタは、例えば、サンプリングクロックＣＫを分周して生成されるダウンサンプリングのための内部クロック（図示せず）に基づいて、入力したデジタル信号を間引くことにより、予め規定されたサンプリングレートのデジタル信号Ｄ２（目的のサンプリング周波数のデジタル信号Ｄ２）に変換してデジタル信号出力端子１０に出力する。この場合、デジタルフィルタ部４は、Ａ／Ｄ変換器検査装置２１によるＡ／Ｄ変換器１に対する検査処理の実行時には、デジタル信号Ｄ２を検査出力信号としてデジタル信号出力端子１０に出力する。
【００３０】
Ａ／Ｄ制御部５は、Ａ／Ｄ変換器検査装置２１から出力される制御データＤｃｎｔを制御入力端子１２を介して入力すると共に、この制御データＤｃｎｔで指示される指示内容に基づいて、Ａ／Ｄ変換器１内の各構成要素（アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４）に対する制御を実行する。
【００３１】
この構成により、Ａ／Ｄ変換器１は、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４がＡ／Ｄ制御部５によって制御（入力切替部や出力切替部に対する切替制御など）されることにより、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４が常態で作動する状態（ΔΣ変調部３およびデジタルフィルタ部４が前段からの信号をそれぞれ入力して作動する状態）、すなわち、アナログ信号調整部２がアナログ信号Ｓ１を入力すると共にアナログ信号Ｓ２に増幅してΔΣ変調部３に出力し、ΔΣ変調部３がこのアナログ信号Ｓ２を入力すると共にデジタル信号Ｄ１に変換してデジタルフィルタ部４に出力し、デジタルフィルタ部４がこのデジタル信号Ｄ１を入力すると共にデジタル信号Ｄ２に変換してデジタル信号出力端子１０に出力する状態（通常使用状態）に移行可能に構成されている。
【００３２】
また、Ａ／Ｄ変換器１は、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４がＡ／Ｄ制御部５によって制御（入力切替部や出力切替部に対する切替制御など）されることにより、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４のうちの少なくとも１つの構成要素についての外部からの信号の入力（他の構成要素を介さない入力）および外部への信号の出力（他の構成要素を介さない出力）が可能に構成されている。本例では、Ａ／Ｄ変換器１は、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４のうちから選択される１つの構成要素のみを個別に単独で作動させる状態に移行可能に構成されている。
【００３３】
すなわち、Ａ／Ｄ変換器１は、アナログ信号入力端子６からアナログ信号Ｓ１を入力すると共にアナログ信号調整部２のみを作動させて、第１検査端子８からアナログ信号Ｓ２を出力させる状態、アナログ信号入力端子６からアナログ信号Ｓ１を入力すると共にΔΣ変調部３のみを作動させて、第２検査端子９からデジタル信号Ｄ１を出力させる状態、およびデジタル信号入力端子７から検査用デジタル信号Ｄｔｅを入力すると共にデジタルフィルタ部４のみを作動させて、検査用デジタル信号Ｄｔｅをデジタル信号Ｄ２に変換してデジタル信号出力端子１０から出力させる状態のうちのいずれか１つの状態に移行可能に構成されている。
【００３４】
また、Ａ／Ｄ変換器１は、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４がＡ／Ｄ制御部５によって制御（入力切替部や出力切替部に対する切替制御など）されることにより、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４のうちの任意の１つの構成要素についての外部からの信号の入力およびこの１つの構成要素の後段に位置する他の構成要素についての外部への信号の出力が可能に構成されている。本例では、Ａ／Ｄ変換器１は、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４のうちの隣り合う２つの構成要素（アナログ信号調整部２およびΔΣ変調部３、またはΔΣ変調部３およびデジタルフィルタ部４）のみを作動させる状態（アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４を個別に組み合わせて作動させる状態）に移行可能に構成されている。
【００３５】
すなわち、Ａ／Ｄ変換器１は、アナログ信号調整部２およびΔΣ変調部３のみを作動させて、アナログ信号調整部２がアナログ信号入力端子６からのアナログ信号Ｓ１をアナログ信号Ｓ２に増幅してΔΣ変調部３に出力し、ΔΣ変調部３がこのアナログ信号Ｓ２をデジタル信号Ｄ１に変換して第２検査端子９に出力する状態、またはΔΣ変調部３およびデジタルフィルタ部４のみを作動させて、ΔΣ変調部３がアナログ信号入力端子６からのアナログ信号Ｓ１をデジタル信号Ｄ１に変換してデジタルフィルタ部４に出力し、デジタルフィルタ部４がこのデジタル信号Ｄ１をデジタル信号Ｄ２に変換してデジタル信号出力端子１０に出力する状態に移行可能に構成されている。
【００３６】
次いで、Ａ／Ｄ変換器検査装置２１の構成について、図１を参照して説明する。
【００３７】
Ａ／Ｄ変換器検査装置２１は、図１に示すように、信号出力部２２、信号切替部２３、処理部２４、記憶部２５および出力部２６を備え、Ａ／Ｄ変換器１の良否を判別するための検査処理５０（図２参照）を実行する。
【００３８】
信号出力部２２は、処理部２４によって制御されて、予め規定された電気的仕様の検査用信号をＡ／Ｄ変換器１に出力する。本例では、一例として、信号出力部２２は、図１に示すように、アナログ信号出力部２２ａおよびデジタル信号出力部２２ｂを備えて構成されている。この信号出力部２２では、処理部２４によってアナログ信号出力部２２ａが選択されたときには、アナログ信号出力部２２ａが、処理部２４によって制御されることにより、予め規定された電気的仕様の検査用アナログ信号Ｓｔｅ（Ａ／Ｄ変換器１の周波数や電圧についての定格入力を満たす既知の電気的仕様の交流信号）を不図示のプローブ（アナログ信号入力端子６に接続されるプローブ）へ出力する。
【００３９】
一方、処理部２４によってデジタル信号出力部２２ｂが選択されたときには、信号出力部２２では、デジタル信号出力部２２ｂが、処理部２４によって制御されることにより、予め規定された電気的仕様の検査用デジタル信号Ｄｔｅを不図示のプローブ（デジタル信号入力端子７に接続されるプローブ）へ出力する。この場合、検査用デジタル信号Ｄｔｅは、例えば、Ａ／Ｄ変換器１が常態で作動している状態において、上記の検査用アナログ信号Ｓｔｅを入力したときに、ΔΣ変調部３が出力するデジタル信号Ｄ１（既知のデジタル信号Ｄ１）と同等の信号で構成されている。
【００４０】
信号切替部２３は、一例として、３入力１出力の切替回路（図示せず）を有して構成されて、図１に示すように、Ａ／Ｄ変換器１の第１検査端子８、第２検査端子９およびデジタル信号出力端子１０に不図示のプローブを介して接続される。また、信号切替部２３は、処理部２４によって制御されることにより、Ａ／Ｄ変換器１の第１検査端子８から出力されるアナログ信号Ｓ２、第２検査端子９から出力されるデジタル信号Ｄ１、およびデジタル信号出力端子１０から出力されるデジタル信号Ｄ２のうちの１つの信号を選択して、選択信号Ｓ３として処理部２４（具体的には、後述するＤＳＰ２４ａ）に出力する。
【００４１】
処理部２４は、本例では、一例として、図１に示すように、ＤＳＰ（Digital Signal Processor）２４ａおよびＣＰＵ２４ｂを備えている。この場合、ＣＰＵ２４ｂは、Ａ／Ｄ変換器検査装置２１内の他の構成要素（信号出力部２２および信号切替部２３）に対する制御処理、並びにＡ／Ｄ変換器１に対する後述する全体検査処理および部分検査処理を実行する。また、ＣＰＵ２４ｂは、Ａ／Ｄ変換器１用のサンプリングクロックＣＫを生成して、Ａ／Ｄ変換器１のクロック入力端子１１に接続される不図示のプローブに出力すると共に、制御データＤｃｎｔを生成して、Ａ／Ｄ変換器１の制御入力端子１２に接続される不図示のプローブに出力する。また、ＣＰＵ２４ｂは、ＤＳＰ２４ａによって実行される後述の各処理の結果に基づいて、Ａ／Ｄ変換器１、およびＡ／Ｄ変換器１の各構成要素の良否を判別する判別処理を実行する。
【００４２】
また、ＤＳＰ２４ａは、ＣＰＵ２４ｂによって動作内容が規定されて、選択信号Ｓ３としてアナログ信号Ｓ２を入力するときには、アナログ信号Ｓ２の電圧レベルなどを検出するレベル検出処理を実行して、検出した電圧レベルをＣＰＵ２４ｂに出力する。また、ＤＳＰ２４ａは、選択信号Ｓ３としてデジタル信号Ｄ１やデジタル信号Ｄ２を入力するときには、各デジタル信号Ｄ１，Ｄ２におけるオーバーフローの発生の有無を検出すると共に、発生頻度（単位時間内での発生回数）が予め規定された回数を超えたときにはその旨をＣＰＵ２４ｂに出力するオーバーフロー検出処理と、各デジタル信号Ｄ１，Ｄ２に対するフーリエ変換演算を実行して、各デジタル信号Ｄ１，Ｄ２によって表される信号のパワースペクトルを算出する（スペクトル解析を実行する）ことにより、この信号についてのノイズ特性（本例では、一例として、ノイズフロアレベル）を求めてＣＰＵ２４ｂに出力するフーリエ変換処理とを実行する。
【００４３】
この場合、各デジタル信号Ｄ１，Ｄ２におけるオーバーフローは、ΔΣ変調部３に入力されるアナログ信号Ｓ１やアナログ信号Ｓ２の電圧がΔΣ変調部３の定格入力電圧範囲の上限値や下限値に達することにより、デジタル信号Ｄ１やデジタル信号Ｄ２がその上限値や下限値に達することをいう。
【００４４】
記憶部２５は、例えば、ＲＡＭなどの半導体メモリや、ＨＤＤ（Hard Disk Drive ）で構成されて、処理部２４の動作を規定するためのプログラムが予め記憶されると共に、Ａ／Ｄ変換器１を検査するための種々の基準データＤｒｅｆが予め記憶されている。この場合、基準データＤｒｅｆには、Ａ／Ｄ変換器１から出力されるアナログ信号Ｓ２およびデジタル信号Ｄ１，Ｄ２に基づいて算出されるＡ／Ｄ変換器１全体およびＡ／Ｄ変換器１の各構成要素についての特性値（上記の電圧レベル、オーバーフローの発生頻度、およびノイズフロアレベル）に対する基準データが含まれている。
【００４５】
なお、これらの特定値に対する基準データＤｒｅｆは、例えば、複数の正常なＡ／Ｄ変換器１をサンプルとして、これらのＡ／Ｄ変換器１から出力されるアナログ信号Ｓ２およびデジタル信号Ｄ１，Ｄ２を取得し、この取得したアナログ信号Ｓ２およびデジタル信号Ｄ１，Ｄ２に基づいて、Ａ／Ｄ変換器１、およびＡ／Ｄ変換器１の各構成要素についての特性値を算出して、正常なＡ／Ｄ変換器１およびその各構成要素についての各特性値が含まれる範囲（正常範囲）をそれぞれ特定して規定されている。また、記憶部２５には、処理部２４によって実施されたＡ／Ｄ変換器１に対する検査の結果を示す検査結果データＤｒｅｓ、およびこの検査結果データＤｒｅｓに基づいて判別されたＡ／Ｄ変換器１の良否を示す判別結果データＤｊｕｄが記憶される。
【００４６】
出力部２６は、本例では、一例として、液晶ディスプレイなどの表示装置で構成されて、検査結果データＤｒｅｓおよび判別結果データＤｊｕｄを画面上に表示させる。なお、出力部２６を外部インターフェース回路で構成して、この外部インターフェース回路を介して接続された外部機器に検査結果データＤｒｅｓおよび判別結果データＤｊｕｄを出力する構成を採用することもできる。
【００４７】
次に、Ａ／Ｄ変換器検査装置２１の動作およびＡ／Ｄ変換器検査方法について、Ａ／Ｄ変換器１の動作と併せて図面を参照して説明する。なお、Ａ／Ｄ変換器１は、上記したようにＡ／Ｄ変換器検査装置２１に設けられた不図示の各プローブを介して、図１に示すように、アナログ信号入力端子６がＡ／Ｄ変換器検査装置２１のアナログ信号出力部２２ａに接続され、デジタル信号入力端子７がデジタル信号出力部２２ｂに接続され、第１検査端子８、第２検査端子９およびデジタル信号出力端子１０が信号切替部２３に接続され、クロック入力端子１１および制御入力端子１２が処理部２４に接続されているものとする。また、不図示の電源部（Ａ／Ｄ変換器検査装置２１に内蔵されている構成であっても、Ａ／Ｄ変換器検査装置２１とは別体に配設されている構成でもよい）からＡ／Ｄ変換器１に対して作動用の電源が供給されているものとする。
【００４８】
この状態において、Ａ／Ｄ変換器検査装置２１がＡ／Ｄ変換器１に対する検査処理５０（図２参照）を実行する。この検査処理５０では、Ａ／Ｄ変換器検査装置２１は、まず、Ａ／Ｄ変換器１に対する全体検査処理を実行する（ステップ５１）。
【００４９】
この全体検査処理では、処理部２４のＣＰＵ２４ｂが、まず、Ａ／Ｄ変換器１に対して、サンプリングクロックＣＫと、全体検査処理を実行可能な状態にＡ／Ｄ変換器１を移行させるための制御データＤｃｎｔとを出力する。
【００５０】
これにより、Ａ／Ｄ変換器１では、Ａ／Ｄ制御部５が、この制御データＤｃｎｔを入力して、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４に対する制御（各構成要素の入力切替部および出力切替部に対する切替制御など）を実行することにより、アナログ信号調整部２がアナログ信号Ｓ１をＡ／Ｄ制御部５によって設定された増幅率でアナログ信号Ｓ２に増幅してΔΣ変調部３に出力し、ΔΣ変調部３がアナログ信号調整部２からのアナログ信号Ｓ２を入力すると共にデジタル信号Ｄ１に変換してデジタルフィルタ部４に出力し、デジタルフィルタ部４がΔΣ変調部３からのデジタル信号Ｄ１を入力すると共にデジタル信号Ｄ２に変換してデジタル信号出力端子１０に出力する状態（全体検査処理を実行可能な状態）に移行させる。
【００５１】
次いで、ＣＰＵ２４ｂは、Ａ／Ｄ変換器検査装置２１内の信号出力部２２および信号切替部２３に対する制御を実行して、アナログ信号出力部２２ａが予め規定された電気的仕様の検査用アナログ信号Ｓｔｅの出力を開始し、信号切替部２３がデジタル信号Ｄ２を選択して処理部２４のＤＳＰ２４ａに選択信号Ｓ３として出力する状態に移行させる。
【００５２】
これにより、Ａ／Ｄ変換器１では、まず、アナログ信号調整部２が、アナログ信号出力部２２ａからアナログ信号入力端子６に出力されている検査用アナログ信号Ｓｔｅを、検査用信号としてのアナログ信号Ｓ１として入力すると共に、Ａ／Ｄ制御部５によって設定された増幅率で増幅して、アナログ信号Ｓ２として出力する。次いで、ΔΣ変調部３が、このアナログ信号Ｓ２をサンプリングクロックＣＫで量子化（オーバーサンプリング）することにより、１ビットのデジタル信号Ｄ１に変換して出力する。続いて、デジタルフィルタ部４が、このデジタル信号Ｄ１に含まれている高周波ノイズを帯域制限フィルタで除去すると共に、デシメーションフィルタでデジタル信号Ｄ１を間引く（ダウンサンプリングする）ことにより、予め規定されたサンプリングレートのデジタル信号Ｄ２に変換してデジタル信号出力端子１０に検査出力信号として出力する。
【００５３】
Ａ／Ｄ変換器検査装置２１では、信号切替部２３が、Ａ／Ｄ変換器１のデジタル信号出力端子１０から出力されているデジタル信号Ｄ２を選択信号Ｓ３として処理部２４のＤＳＰ２４ａに出力する。次いで、ＤＳＰ２４ａが、この選択信号Ｓ３（デジタル信号Ｄ２）に基づいてオーバーフロー検出処理およびフーリエ変換処理を実行して、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４の全体についての特性値、つまりＡ／Ｄ変換器１全体についての特性値Ｄｃｈａ１（オーバーフローの発生頻度およびノイズフロアレベル）を求めて（演算して）、ＣＰＵ２４ｂに出力する。
【００５４】
ＣＰＵ２４ｂは、この特性値Ｄｃｈａ１を記憶部２５に記憶させる。また、ＣＰＵ２４ｂは、この特性値Ｄｃｈａ１と、記憶部２５から読み出したこの特性値Ｄｃｈａ１に対する基準データＤｒｅｆとを比較して、この判別の結果（特性値Ｄｃｈａ１が基準データＤｒｅｆに含まれているか否か）を検査結果データＤｒｅｓの１つとして記憶部２５に記憶させる。これにより、全体検査処理が完了する。
【００５５】
次に、処理部２４は、図２に示すように、Ａ／Ｄ変換器１に対する部分検査処理を実行する。
【００５６】
この部分検査処理では、処理部２４のＣＰＵ２４ｂは、Ａ／Ｄ変換器１の各構成要素に対して、各構成要素のうちの１つの構成要素に検査用信号を入力したときに他の構成要素（１つの構成要素の後段の構成要素）から出力される信号（検査出力信号）に基づいて、二つ以上の構成要素（すべての構成要素となる場合を除く）単位で検査を実行する第１部分検査処理（ステップ５２，５３）と、各構成要素に１つずつ検査用信号を入力しつつ、そこから出力される信号（検査出力信号）に基づいて、１つの構成要素単位で検査を実行する第２部分検査処理（ステップ５４，５５，５６）とを実行する。
【００５７】
本例では、Ａ／Ｄ変換器１の構成要素は、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４の３つであるため、第１部分検査処理では、アナログ信号調整部２を１つの構成要素とし、かつΔΣ変調部３を他の構成要素としたときの組と、ΔΣ変調部３を１つの構成要素とし、かつデジタルフィルタ部４を他の構成要素としたときの組の２つの組について、組単位で検査を実行する。
【００５８】
このため、第１部分検査処理では、ＣＰＵ２４ｂは、まず、アナログ信号調整部２およびΔΣ変調部３の組全体に対する検査処理を実行する（ステップ５２）。この検査処理では、ＣＰＵ２４ｂは、Ａ／Ｄ変換器１に対して、サンプリングクロックＣＫと、アナログ信号調整部２およびΔΣ変調部３の組全体に対する検査処理を実行可能な状態に移行させるための制御データＤｃｎｔとを出力する。Ａ／Ｄ変換器１では、Ａ／Ｄ制御部５が、この制御データＤｃｎｔを入力して、アナログ信号調整部２およびΔΣ変調部３に対する制御（出力切替部に対する切替制御など）を実行することにより、アナログ信号調整部２については、アナログ信号Ｓ１をＡ／Ｄ制御部５によって設定された増幅率でアナログ信号Ｓ２に増幅して、ΔΣ変調部３にアナログ信号Ｓ２として出力する状態に移行させる。また、Ａ／Ｄ制御部５は、ΔΣ変調部３については、アナログ信号調整部２からのアナログ信号Ｓ２を入力すると共にデジタル信号Ｄ１に変換して、この変換したデジタル信号Ｄ１を検査出力信号として第２検査端子９に出力する状態に移行させる。
【００５９】
次いで、ＣＰＵ２４ｂは、Ａ／Ｄ変換器検査装置２１内の信号出力部２２および信号切替部２３に対する制御を実行して、アナログ信号出力部２２ａが予め規定された電気的仕様の検査用アナログ信号Ｓｔｅのアナログ信号入力端子６への出力を開始し、信号切替部２３が第２検査端子９から出力されるデジタル信号Ｄ１を選択してＤＳＰ２４ａに選択信号Ｓ３として出力する状態に移行させる。
【００６０】
これにより、Ａ／Ｄ変換器１では、アナログ信号調整部２が、Ａ／Ｄ変換器検査装置２１のアナログ信号出力部２２ａからＡ／Ｄ変換器１のアナログ信号入力端子６に出力されている検査用アナログ信号Ｓｔｅを、アナログ信号Ｓ１（この場合は、検査用信号）として入力すると共に、設定された増幅率でアナログ信号Ｓ２に増幅してΔΣ変調部３に出力し、次いで、ΔΣ変調部３が、このアナログ信号Ｓ２をサンプリングクロックＣＫで量子化（オーバーサンプリング）することにより、１ビットのデジタル信号Ｄ１に変換して、第２検査端子９に検査出力信号として出力する。
【００６１】
一方、Ａ／Ｄ変換器検査装置２１では、信号切替部２３が、Ａ／Ｄ変換器１の第２検査端子９から出力されているデジタル信号Ｄ１を選択信号Ｓ３として処理部２４のＤＳＰ２４ａに出力する。次いで、ＤＳＰ２４ａは、このデジタル信号Ｄ１に基づいてオーバーフロー検出処理およびフーリエ変換処理を実行して、アナログ信号調整部２およびΔΣ変調部３の組全体についての特性値Ｄｃｈａ２（オーバーフローの発生頻度およびノイズフロアレベル）を求めて、ＣＰＵ２４ｂに出力する。
【００６２】
ＣＰＵ２４ｂは、この特性値Ｄｃｈａ２を記憶部２５に記憶させる。また、ＣＰＵ２４ｂは、この特性値Ｄｃｈａ２と、記憶部２５から読み出したこの特性値Ｄｃｈａ２に対する基準データＤｒｅｆとを比較して、この判別の結果（特性値Ｄｃｈａ２が基準データＤｒｅｆに含まれるか否か）を検査結果データＤｒｅｓの１つとして記憶部２５に記憶させる。これにより、第１部分検査処理におけるアナログ信号調整部２およびΔΣ変調部３の組全体に対する検査処理が完了する。
【００６３】
次いで、ＣＰＵ２４ｂは、ΔΣ変調部３およびデジタルフィルタ部４の組全体に対する検査処理を実行する（ステップ５３）。この検査処理では、ＣＰＵ２４ｂは、Ａ／Ｄ変換器１に対して、サンプリングクロックＣＫと、ΔΣ変調部３およびデジタルフィルタ部４の組全体に対する検査処理を実行可能な状態に移行させるための制御データＤｃｎｔとを出力する。Ａ／Ｄ変換器１では、Ａ／Ｄ制御部５が、この制御データＤｃｎｔを入力して、ΔΣ変調部３およびデジタルフィルタ部４に対する制御（出力切替部に対する切替制御など）を実行することにより、ΔΣ変調部３については、アナログ信号入力端子６からのアナログ信号Ｓ１を入力してデジタル信号Ｄ１に変換すると共に変換したデジタル信号Ｄ１をデジタルフィルタ部４に出力する状態に移行させる。また、Ａ／Ｄ制御部５は、デジタルフィルタ部４については、ΔΣ変調部３から出力されるデジタル信号Ｄ１を入力してデジタル信号Ｄ２に変換すると共に検査出力信号としてデジタル信号出力端子１０に出力する状態に移行させる。
【００６４】
次いで、ＣＰＵ２４ｂは、Ａ／Ｄ変換器検査装置２１内の信号出力部２２および信号切替部２３に対する制御を実行して、アナログ信号出力部２２ａが予め規定された電気的仕様の検査用アナログ信号Ｓｔｅのアナログ信号入力端子６への出力を開始し、信号切替部２３がデジタル信号出力端子１０から出力されるデジタル信号Ｄ２を選択してＤＳＰ２４ａに選択信号Ｓ３として出力する状態に移行させる。
【００６５】
これにより、Ａ／Ｄ変換器１では、ΔΣ変調部３が、Ａ／Ｄ変換器検査装置２１のアナログ信号出力部２２ａからＡ／Ｄ変換器１のアナログ信号入力端子６に出力されている検査用アナログ信号Ｓｔｅを、アナログ信号Ｓ１（この場合は、検査用信号）として入力すると共に、このアナログ信号Ｓ１をサンプリングクロックＣＫで量子化することにより、１ビットのデジタル信号Ｄ１に変換して、デジタルフィルタ部４に出力する。次いで、デジタルフィルタ部４が、このデジタル信号Ｄ１に含まれている高周波ノイズを帯域制限フィルタで除去すると共に、デシメーションフィルタでデジタル信号Ｄ１を間引くことにより、予め規定されたサンプリングレートのデジタル信号Ｄ２に変換してデジタル信号出力端子１０に検査出力信号として出力する。
【００６６】
Ａ／Ｄ変換器検査装置２１では、信号切替部２３が、Ａ／Ｄ変換器１のデジタル信号出力端子１０から出力されているデジタル信号Ｄ２を選択信号Ｓ３として処理部２４のＤＳＰ２４ａに出力する。次いで、ＤＳＰ２４ａは、このデジタル信号Ｄ２に基づいてオーバーフロー検出処理およびフーリエ変換処理を実行して、ΔΣ変調部３およびデジタルフィルタ部４の組全体についての特性値Ｄｃｈａ３（オーバーフローの発生頻度およびノイズフロアレベル）を求めて、ＣＰＵ２４ｂに出力する。
【００６７】
ＣＰＵ２４ｂは、この特性値Ｄｃｈａ３を記憶部２５に記憶させる。また、ＣＰＵ２４ｂは、この特性値Ｄｃｈａ３と、記憶部２５から読み出したこの特性値Ｄｃｈａ３に対する基準データＤｒｅｆとを比較して、この判別の結果（特性値Ｄｃｈａ３が基準データＤｒｅｆに含まれるか否か）を検査結果データＤｒｅｓの１つとして記憶部２５に記憶させる。これにより、第１部分検査処理におけるΔΣ変調部３およびデジタルフィルタ部４の組全体に対する検査処理が完了し、第１部分検査処理が完了する。
【００６８】
この第１部分検査処理に続いて、処理部２４は第２部分検査処理を実行する。この第２部分検査処理では、ＣＰＵ２４ｂは、まず、Ａ／Ｄ変換器１のアナログ信号調整部２に対する個別の検査処理を実行する（ステップ５４）。この検査処理では、ＣＰＵ２４ｂは、最初に、Ａ／Ｄ変換器１に対して、アナログ信号調整部２に対する検査処理を個別に実行可能な状態に移行させるための制御データＤｃｎｔを出力する。Ａ／Ｄ変換器１では、Ａ／Ｄ制御部５が、この制御データＤｃｎｔを入力して、アナログ信号調整部２に対する制御（出力切替部に対する切替制御など）を実行することにより、アナログ信号Ｓ１をＡ／Ｄ制御部５によって設定された増幅率でアナログ信号Ｓ２に増幅して、第１検査端子８に検査出力信号として出力する状態にアナログ信号調整部２を移行させる。
【００６９】
次いで、ＣＰＵ２４ｂは、Ａ／Ｄ変換器検査装置２１内の信号出力部２２および信号切替部２３に対する制御を実行して、アナログ信号出力部２２ａが予め規定された電気的仕様の検査用アナログ信号Ｓｔｅのアナログ信号入力端子６への出力を開始し、信号切替部２３が第１検査端子８から出力されるアナログ信号Ｓ２を選択してＤＳＰ２４ａに選択信号Ｓ３として出力する状態に移行させる。
【００７０】
これにより、Ａ／Ｄ変換器１では、アナログ信号調整部２が、Ａ／Ｄ変換器検査装置２１のアナログ信号出力部２２ａからＡ／Ｄ変換器１のアナログ信号入力端子６に出力されている検査用アナログ信号Ｓｔｅを、アナログ信号Ｓ１（この場合は、検査用信号）として入力すると共に、設定された増幅率でアナログ信号Ｓ２に増幅して第１検査端子８に検査出力信号として出力する。
【００７１】
Ａ／Ｄ変換器検査装置２１では、信号切替部２３が、Ａ／Ｄ変換器１の第１検査端子８から出力されているアナログ信号Ｓ２を選択信号Ｓ３として処理部２４のＤＳＰ２４ａに出力する。次いで、ＤＳＰ２４ａは、このアナログ信号Ｓ２の電圧レベル（例えば、ピーク値やオフセット値）などを検出するレベル検出処理を実行して、検出した電圧レベルをアナログ信号調整部２の特性値Ｄｃｈａ４としてＣＰＵ２４ｂに出力する。
【００７２】
ＣＰＵ２４ｂは、この特性値Ｄｃｈａ４を記憶部２５に記憶させる。また、ＣＰＵ２４ｂは、この特性値Ｄｃｈａ４と、記憶部２５から読み出したこの特性値Ｄｃｈａ４に対する基準データＤｒｅｆとを比較して、この判別の結果（特性値Ｄｃｈａ４が基準データＤｒｅｆに含まれるか否か）を検査結果データＤｒｅｓの１つとして記憶部２５に記憶させる。これにより、第２部分検査処理におけるアナログ信号調整部２に対する個別の検査処理が完了する。
【００７３】
次いで、ＣＰＵ２４ｂは、Ａ／Ｄ変換器１のΔΣ変調部３に対する個別の検査処理を実行する（ステップ５５）。この検査処理では、ＣＰＵ２４ｂは、最初に、Ａ／Ｄ変換器１に対して、サンプリングクロックＣＫと、ΔΣ変調部３に対する検査処理を個別に実行可能な状態に移行させるための制御データＤｃｎｔとを出力する。Ａ／Ｄ変換器１では、Ａ／Ｄ制御部５が、この制御データＤｃｎｔを入力して、ΔΣ変調部３に対する制御（入力切替部および出力切替部に対する切替制御など）を実行することにより、アナログ信号入力端子６からのアナログ信号Ｓ１を入力してデジタル信号Ｄ１に変換すると共に変換したデジタル信号Ｄ１を第２検査端子９に出力する状態にΔΣ変調部３を移行させる。
【００７４】
次いで、ＣＰＵ２４ｂは、Ａ／Ｄ変換器検査装置２１内の信号出力部２２および信号切替部２３に対する制御を実行して、アナログ信号出力部２２ａが予め規定された電気的仕様の検査用アナログ信号Ｓｔｅの出力を開始し、信号切替部２３が第２検査端子９から出力されるデジタル信号Ｄ１を選択してＤＳＰ２４ａに選択信号Ｓ３として出力する状態に移行させる。
【００７５】
これにより、Ａ／Ｄ変換器１では、ΔΣ変調部３が、Ａ／Ｄ変換器検査装置２１のアナログ信号出力部２２ａからＡ／Ｄ変換器１のアナログ信号入力端子６に出力されている検査用アナログ信号Ｓｔｅを、アナログ信号Ｓ１（この場合は、検査用信号）として入力すると共に、このアナログ信号Ｓ１をサンプリングクロックＣＫで量子化することにより、１ビットのデジタル信号Ｄ１に変換して、第２検査端子９に検査出力信号として出力する。
【００７６】
Ａ／Ｄ変換器検査装置２１では、信号切替部２３が、Ａ／Ｄ変換器１の第２検査端子９から出力されているデジタル信号Ｄ１を選択信号Ｓ３として処理部２４のＤＳＰ２４ａに出力する。次いで、ＤＳＰ２４ａは、このデジタル信号Ｄ１に基づいてオーバーフロー検出処理およびフーリエ変換処理を実行して、ΔΣ変調部３についての特性値Ｄｃｈａ５（オーバーフローの発生頻度およびノイズフロアレベル）を求めて、ＣＰＵ２４ｂに出力する。
【００７７】
ＣＰＵ２４ｂは、この特性値Ｄｃｈａ５を記憶部２５に記憶させる。また、ＣＰＵ２４ｂは、この特性値Ｄｃｈａ５と、記憶部２５から読み出したこの特性値Ｄｃｈａ５に対する基準データＤｒｅｆとを比較して、この判別の結果（特性値Ｄｃｈａ５が基準データＤｒｅｆに含まれるか否か）を検査結果データＤｒｅｓの１つとして記憶部２５に記憶させる。これにより、第２部分検査処理におけるΔΣ変調部３に対する個別の検査処理が完了する。
【００７８】
続いて、ＣＰＵ２４ｂは、Ａ／Ｄ変換器１のデジタルフィルタ部４に対する個別の検査処理を実行する（ステップ５６）。この検査処理では、ＣＰＵ２４ｂは、最初に、Ａ／Ｄ変換器１に対して、サンプリングクロックＣＫと、デジタルフィルタ部４に対する検査処理を個別に実行可能な状態に移行させるための制御データＤｃｎｔとを出力する。Ａ／Ｄ変換器１では、Ａ／Ｄ制御部５が、この制御データＤｃｎｔを入力して、デジタルフィルタ部４に対する制御（入力切替部に対する切替制御など）を実行することにより、デジタル信号入力端子７からの検査用デジタル信号Ｄｔｅ（この場合、検査用信号）を入力すると共にデジタル信号Ｄ２に変換し、この変換したデジタル信号Ｄ２を検査出力信号としてデジタル信号出力端子１０に出力する状態にデジタルフィルタ部４を移行させる。
【００７９】
次いで、ＣＰＵ２４ｂは、Ａ／Ｄ変換器検査装置２１内の信号出力部２２および信号切替部２３に対する制御を実行して、デジタル信号出力部２２ｂが予め規定された電気的仕様の検査用デジタル信号Ｄｔｅの出力を開始し、信号切替部２３がデジタル信号出力端子１０から出力されるデジタル信号Ｄ２を選択してＤＳＰ２４ａに選択信号Ｓ３として出力する状態に移行させる。
【００８０】
これにより、Ａ／Ｄ変換器１では、デジタルフィルタ部４が、検査用デジタル信号Ｄｔｅに含まれている高周波ノイズを帯域制限フィルタで除去すると共に、デシメーションフィルタで検査用デジタル信号Ｄｔｅを間引くことにより、予め規定されたサンプリングレートのデジタル信号Ｄ２に変換してデジタル信号出力端子１０に検査出力信号として出力する。
【００８１】
Ａ／Ｄ変換器検査装置２１では、信号切替部２３が、Ａ／Ｄ変換器１のデジタル信号出力端子１０から出力されているデジタル信号Ｄ２を選択信号Ｓ３として処理部２４のＤＳＰ２４ａに出力する。次いで、ＤＳＰ２４ａは、このデジタル信号Ｄ２に基づいてフーリエ変換処理を実行して、デジタルフィルタ部４についての特性値Ｄｃｈａ６（ノイズフロアレベル）を求めて、ＣＰＵ２４ｂに出力する。
【００８２】
ＣＰＵ２４ｂは、この特性値Ｄｃｈａ６を記憶部２５に記憶させる。また、ＣＰＵ２４ｂは、この特性値Ｄｃｈａ６と、記憶部２５から読み出したこの特性値Ｄｃｈａ６に対する基準データＤｒｅｆとを比較して、この判別の結果（特性値Ｄｃｈａ６が基準データＤｒｅｆに含まれるか否か）を検査結果データＤｒｅｓの１つとして記憶部２５に記憶させる。これにより、第２部分検査処理におけるデジタルフィルタ部４に対する個別の検査処理が完了し、第２部分検査処理が完了する。
【００８３】
最後に、ＣＰＵ２４ｂは、ＤＳＰ２４ａによる上記の各処理での検査結果データＤｒｅｓに基づいて、Ａ／Ｄ変換器１の良否を判別するための判別処理を実行する（ステップ５７）。この判別処理では、ＣＰＵ２４ｂは、ＤＳＰ２４ａによって実行されたすべての処理での検査結果データＤｒｅｓにおいて、すべての特性値Ｄｃｈａ１〜Ｄｃｈａ６が基準データＤｒｅｆに含まれているときには、Ａ／Ｄ変換器１が良品であると判別し、すべての特性値Ｄｃｈａ１〜Ｄｃｈａ６のうちの少なくとも１つが基準データＤｒｅｆに含まれていないときには、Ａ／Ｄ変換器１が不良品であると判別して、その旨を判別結果データＤｊｕｄとして記憶部２５に記憶させる。
【００８４】
例えば、ＣＰＵ２４ｂは、全体検査処理において求めた特性値Ｄｃｈａ１としてのオーバーフローの発生頻度については、信号切替部２３から選択信号Ｓ３としてデジタル信号Ｄ１やデジタル信号Ｄ２が出力されているときに求めた特性値Ｄｃｈａ１，Ｄｃｈａ２，Ｄｃｈａ３，Ｄｃｈａ５，Ｄｃｈａ６が、これらに対応する基準データＤｒｅｆ（基準オーバーフローの発生頻度）に含まれていないときには、ΔΣ変調部３でのオーバーフローの発生頻度が高いことが原因で、Ａ／Ｄ変換器１が不良品となっていると判別してその旨を判別結果データＤｊｕｄとして記憶部２５に記憶させる。また、ＣＰＵ２４ｂは、全体検査処理において求めた特性値Ｄｃｈａ１としてのノイズフロアレベルについては、上記の信号切替部２３から選択信号Ｓ３としてデジタル信号Ｄ１やデジタル信号Ｄ２が出力されているときに求めた特性値Ｄｃｈａ１，Ｄｃｈａ２，Ｄｃｈａ３，Ｄｃｈａ５，Ｄｃｈａ６が、これらに対応する基準データＤｒｅｆ（基準ノイズフロアレベル）に含まれていないときには、ΔΣ変調部３のノイズ特性の劣化が原因で、Ａ／Ｄ変換器１が不良品となっていると判別してその旨を判別結果データＤｊｕｄとして記憶部２５に記憶させる。
【００８５】
また、ＣＰＵ２４ｂは、判別結果データＤｊｕｄを各処理での検査結果データＤｒｅｓと共に出力部２６に出力する（本例では、表示させる）。これにより、Ａ／Ｄ変換器１に対する検査処理５０が完了する。
【００８６】
このように、このＡ／Ｄ変換器検査装置２１およびＡ／Ｄ変換器検査方法では、検査用アナログ信号Ｓｔｅ（検査用信号）のアナログ信号調整部２への入力時にデジタルフィルタ部４から出力されるデジタル信号Ｄ２（検査出力信号）に基づいてＡ／Ｄ変換器１全体の特性値Ｄｃｈａ１を演算すると共にこの特性値Ｄｃｈａ１に基づいてＡ／Ｄ変換器１全体を検査する全体検査処理、およびアナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４を１つずつ１つの構成要素として、検査用信号（検査用アナログ信号Ｓｔｅや検査用デジタル信号Ｄｔｅ）を１つの構成要素に入力したときにこの１つの構成要素から出力される信号（アナログ信号Ｓ２やデジタル信号Ｄ１，Ｄ２）を検査出力信号として１つの構成要素を検査する部分検査処理を実行する。
【００８７】
したがって、このＡ／Ｄ変換器検査装置２１およびＡ／Ｄ変換器検査方法によれば、Ａ／Ｄ変換器１全体に対する全体検査を実行することができると共に、Ａ／Ｄ変換器１の各構成要素（本例では、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４）についても個別に切り分けて（単独で）部分検査を実行することができる。したがって、このＡ／Ｄ変換器検査装置２１およびＡ／Ｄ変換器検査方法によれば、Ａ／Ｄ変換器１の良否を高い精度で判別することができると共に、全体検査処理で不良品と判別されたＡ／Ｄ変換器１について、部分検査処理でどの構成要素が不良であるかについても特定することができる。
【００８８】
また、このＡ／Ｄ変換器検査装置２１およびＡ／Ｄ変換器検査方法によれば、部分検査処理において、Ａ／Ｄ変換器１のΔΣ変調部３を１つの構成要素として、Ａ／Ｄ変換器検査装置２１の信号出力部２２から出力されている検査用デジタル信号Ｄｔｅ（検査用信号）をΔΣ変調部３に入力すると共に、ΔΣ変調部３から出力されるデジタル信号Ｄ１を検査出力信号として、この検査出力信号に基づいてΔΣ変調部３でのオーバーフローの発生の有無を検出することにより、ΔΣ変調部３の不良原因がオーバーフローの発生によるものか否かを確実に特定することができる。
【００８９】
また、このＡ／Ｄ変換器検査装置２１およびＡ／Ｄ変換器検査方法によれば、部分検査処理において、Ａ／Ｄ変換器１のΔΣ変調部３を１つの構成要素として、Ａ／Ｄ変換器検査装置２１の信号出力部２２から出力されている検査用デジタル信号Ｄｔｅ（検査用信号）をΔΣ変調部３に入力すると共に、ΔΣ変調部３から出力されるデジタル信号Ｄ１を検査出力信号として、この検査出力信号に対するフーリエ変換によるスペクトル解析を実行することにより、ΔΣ変調部３の不良原因がノイズ特性の劣化によるものか否かを確実に特定することができる。
【００９０】
また、このＡ／Ｄ変換器検査装置２１およびＡ／Ｄ変換器検査方法によれば、Ａ／Ｄ変換器１の構成要素であるアナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４を１つずつ１つの構成要素として、これらのすべてについて部分検査処理（第２部分検査処理）を実行することにより、Ａ／Ｄ変換器１の不良原因がどの構成要素の不良によるものなのかを確実に特定することができる。
【００９１】
また、このＡ／Ｄ変換器検査装置２１およびＡ／Ｄ変換器検査方法によれば、部分検査処理において、検査用信号をＡ／Ｄ変換器１の１つの構成要素に入力したときにＡ／Ｄ変換器１の他の構成要素から出力される信号を検査出力信号としてこの１つの構成要素から他の構成要素までを検査する第１部分検査処理（本例では、１つの構成要素としてのアナログ信号調整部２から他の構成要素としてのΔΣ変調部３までの組、および１つの構成要素としてのΔΣ変調部３から他の構成要素としてのデジタルフィルタ部４までの組を検査する部分検査処理）を実行することにより、構成要素毎に検査処理を行うのと比較して、Ａ／Ｄ変換器１の不良原因がどの構成要素からどの構成要素までの間に存在しているのかを大まかではあるものの、より短時間に特定することができる。
【００９２】
なお、上記のＡ／Ｄ変換器検査装置２１では、部分検査処理において、上記した第１部分検査処理（Ａ／Ｄ変換器１の構成要素の組毎に検査する処理）と第２部分検査処理（Ａ／Ｄ変換器１の各構成要素を個別に検査する処理）とを実行しているが、いずれか一方のみを実行する構成を採用することもできる。また、第２部分検査処理（Ａ／Ｄ変換器１の各構成要素を個別に検査する処理）の実行に際して、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４の順（信号の入力側から出力側に向かう順）に検査する構成を採用しているが、実験や統計などにより、各構成要素での不良の発生率が予め判明しているときには、不良の発生率の高い順に部分検査処理を実行する構成を採用することもできる。この構成によれば、不良となっているＡ／Ｄ変換器１の構成要素をより短時間に特定することができる。
【００９３】
また、アナログ信号調整部２、ΔΣ変調部３およびデジタルフィルタ部４の３つの構成要素を含むＡ／Ｄ変換器１を例に挙げて説明したが、さらに多くの構成要素を含むＡ／Ｄ変換器や、２つの構成要素を含むＡ／Ｄ変換器に対しても適用することができるのは勿論である。
【符号の説明】
【００９４】
１  Ａ／Ｄ変換器
２  アナログ信号調整部
３  ΔΣ変調部
４  デジタルフィルタ部
２１  Ａ／Ｄ変換器検査装置
２２  信号出力部
２３  信号切替部
２４  処理部
Ｓ１，Ｓ２  アナログ信号
Ｄ１，Ｄ２  デジタル信号
【図１】
2013150087.tif 000003
【図２】
2013150087.tif 000004