(57)【要約】【課題】消費電流の増加を抑えつつ、位相補償コンデンサを設けたことによる過渡状態における応答性の低下を防止する。【解決手段】シリーズレギュレータ１の誤差アンプであるオペアンプ１１は、差動増幅回路１２、折り返し構成の出力増幅回路１３および位相補償コンデンサ１４を備えている。ＭＯＳトランジスタ７がオフすると、ＭＯＳトランジスタ５がオンして出力電圧Ｖｏが急上昇し、位相補償コンデンサ１４を介してノードｎ２の電圧Ｖ２も急上昇する。クランプ回路３２は、電圧Ｖ２を２Ｖｆ（Ｖｆ：ＰＮ接合の順方向電圧）に制限する。出力電圧Ｖｏの上昇に伴いトランジスタ２２、２３、２５に流れる電流が増加するので、ドライバ６の入力容量への充電が急速に行われてノードｎ４の電圧Ｖ４が急激に上昇する。出力電圧Ｖｏが目標出力電圧に達する前に電圧Ｖ４が立ち上がるので、オーバーシュートの発生を抑えられる。【選択図】図１
2013150192.tif 000002
【特許請求の範囲】
【請求項１】
第１電源線側に差動対トランジスタが配置され、第２電源線側に負荷トランジスタが配置され、これら差動対トランジスタと負荷トランジスタとの間に第１および第２差動出力ノードが形成された差動増幅回路と、前記第１電源線と前記第１および第２差動出力ノードとの間に形成された出力増幅回路と、前記第２差動出力ノードに一端が接続された位相補償コンデンサとを備え、
前記出力増幅回路は、
前記第１電源線に接地された第１および第２トランジスタを有し、前記第１トランジスタがダイオード接続されたカレントミラー回路と、
前記第１トランジスタと前記第１差動出力ノードとの間に配置され、制御端子に共通バイアス電圧が与えられた第３トランジスタと、
前記第２トランジスタと前記第２差動出力ノードとの間に接続され、制御端子に前記共通バイアス電圧が与えられた第４トランジスタと、
前記第２差動出力ノードに接続され、前記第２差動出力ノードの定常動作電位からの電位変化を制限するクランプ回路とを備えていることを特徴とするオペアンプ。
【請求項２】
前記第１差動出力ノードに接続され、前記クランプ回路と同一構成を持つ電流補償回路を備えていることを特徴とする請求項１記載のオペアンプ。
【請求項３】
前記クランプ回路は、前記第２差動出力ノードと定電位を持つノードとの間に設けられていることを特徴とする請求項１または２記載のオペアンプ。
【請求項４】
前記クランプ回路は、前記第２差動出力ノードと前記第２電源線との間に設けられていることを特徴とする請求項３記載のオペアンプ。
【請求項５】
前記クランプ回路は、ダイオードから構成されていることを特徴とする請求項１ないし４の何れかに記載のオペアンプ。
【請求項６】
前記ダイオードは、ツェナーダイオードであることを特徴とする請求項５記載のオペアンプ。
【請求項７】
前記ダイオードは、ダイオード接続されたトランジスタであることを特徴とする請求項５記載のオペアンプ。
【請求項８】
第１電源線と出力端子との間に設けられた出力トランジスタと、
前記出力端子の電圧を検出する検出回路と、
前記検出回路から出力される検出電圧と目標出力電圧に応じた指令電圧とを入力し、これらの差動増幅電圧に基づいて前記出力トランジスタを駆動する請求項１ないし７の何れかに記載のオペアンプと
を備えていることを特徴とするシリーズレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、折り返し構成の出力増幅回路を備えたオペアンプおよびそれを用いたシリーズレギュレータに関する。
【背景技術】
【０００２】
オペアンプは、差動増幅回路とその後段に接続された出力増幅回路とから構成されている。差動増幅回路の多くは、差動出力ノードを挟んで第１電源線側に差動対トランジスタが配置され、第２電源線側に能動負荷として機能する負荷トランジスタが配置されている。出力増幅回路には、特許文献１に記載されているように、差動対トランジスタに対して差動出力ノードから第１電源線側に折り返すように設けられた回路形態を備えたものがある。
【０００３】
特許文献１には記載されていないが、上記構成を有するオペアンプは、ドミナントポールを低周波側に移動させて位相余裕を確保するため、差動出力ノードに位相補償コンデンサの一端を接続して用いられる。位相補償コンデンサの他端は、ミラー効果を利用可能なように差動出力ノードとは逆相となるノードに接続される。このノードは、例えば上記オペアンプをシリーズレギュレータの誤差アンプとして用いる場合には、電圧出力端子またはその分圧ノードが適当である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−５３５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
定常動作状態において、十分な位相余裕を得て安定化を図るには、負荷容量等に応じて十分な容量値を持つ位相補償コンデンサが必要となる。しかし、例えばシリーズレギュレータをスタンバイ状態から動作状態に切り替えると、出力電圧の急峻な立ち上がりが位相補償コンデンサを介して差動出力ノードの電位を変動させる。この場合、位相補償コンデンサの容量値が大きいほど、検出電圧と指令電圧とに基づいた差動増幅により定まる電位（定常動作点）から大きくずれることになる。
【０００６】
このずれた差動出力ノードの電位を差動増幅により定まる本来の電位（定常動作点）に戻すのに必要な復帰時間は、オペアンプの動作電流とずれた電位に依存する。従って、定常状態での安定性を高めるために位相補償コンデンサを大きくするほど、過渡状態からの復帰が遅くなり応答性が低下してしまう。これに対しては、オペアンプの動作電流を増やせばよいが、近年の低消費電力の要請に逆行する結果となり採用し難い。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、折り返し構成の出力増幅回路を備えたものにおいて、消費電流の増加を抑えつつ、位相補償コンデンサを設けたことによる過渡状態における応答性の低下を防止できるオペアンプおよびそれを用いたシリーズレギュレータを提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載したオペアンプは、第１電源線側に差動対トランジスタが配置され、第２電源線側に負荷トランジスタが配置され、これら差動対トランジスタと負荷トランジスタとの間に第１および第２差動出力ノードが形成された差動増幅回路と、第１電源線と第１および第２差動出力ノードとの間に形成された折り返し構成を持つ出力増幅回路と、第２差動出力ノードに一端が接続された位相補償コンデンサとを備えている。
【０００９】
出力増幅回路は、第１電源線に接地された第１および第２トランジスタを有し、第１トランジスタがダイオード接続されたカレントミラー回路と、第１トランジスタと第１差動出力ノードとの間に配置され、制御端子に共通バイアス電圧が与えられた第３トランジスタと、第２トランジスタと第２差動出力ノードとの間に接続され、制御端子に共通バイアス電圧が与えられた第４トランジスタと、第２差動出力ノードに接続され、第２差動出力ノードの定常動作電位からの電位変化を制限するクランプ回路とを備えている。
【００１０】
クランプ回路を備えたことにより、位相補償コンデンサの他端の電位が急激に変化しても、位相補償コンデンサを介した差動出力ノードの電位変動が制限される。これにより、過渡的な電位変動状態から定常的な電位状態に復帰するのに要する時間を短縮できる。また、差動出力ノードの電位変動に起因してオペアンプの応答性を低下させる異常な電流経路の形成が阻止される。その結果、位相補償コンデンサの容量値を大きくしても、オペアンプの動作電流を増やすことなく、過渡状態における応答性の低下を極力防止できる。
【００１１】
請求項２に記載した手段によれば、第１差動出力ノードに接続され、クランプ回路と同一構成を持つ電流補償回路を備えている。クランプ回路の中には、高温時等にリーク電流が大きくなるものがある。クランプ回路のリーク電流が増大すると、差動増幅回路の差動対の電流バランスが崩れてオフセット電圧が増大する。これに対しては、オペアンプの動作電流を増やしてリーク電流の影響を低減すればよいが、上述したように近年の低消費電力の要請に逆行する結果となる。これに対し、本手段によれば第１差動出力ノードと第２差動出力ノードに等量のリーク電流を発生させるので、差動増幅回路の電流バランスの崩れを防止することができる。
【００１２】
請求項３、４に記載した手段によれば、クランプ回路は、第２差動出力ノードと定電位を持つノードとの間に設けられている。定常状態における第２差動出力ノードの電位はほぼ一定である。従って、定電位を持つノードに対して第２差動出力ノードをクランプすることにより、定常動作電位からのずれ量を一定値以下に抑えることができる。この場合、クランプ回路は、第２差動出力ノードと第２電源線との間に設けることが好ましい。
【００１３】
請求項５、６、７に記載した手段によれば、クランプ回路は、ダイオードから構成されている。ダイオードは、ツェナーダイオードまたはダイオード接続されたトランジスタにより構成することが好ましい。
【００１４】
請求項８に記載したシリーズレギュレータは、第１電源線と出力端子との間に設けられた出力トランジスタと、出力端子の電圧を検出する検出回路と、検出回路から出力される検出電圧と目標出力電圧に応じた指令電圧とを入力し、これらの差動増幅電圧に基づいて出力トランジスタを駆動する上述したオペアンプとを備えている。上述したオペアンプの作用により、シリーズレギュレータの立ち上げ時、負荷や入力電圧が大きく変化した時などの過渡時において、出力電圧のオーバーシュートやアンダーシュートを抑えられ、目標出力電圧への整定時間を短縮することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態を示すシリーズレギュレータの構成図
【図２】電圧Ｖ１、Ｖ２、Ｖｏのシミュレーション波形図
【図３】時間軸を拡大して示す電圧Ｖｏ、Ｖ２、Ｖ４、ＶＧのシミュレーション波形図
【図４】本発明の第２の実施形態を示す図１相当図
【図５】本発明の第３の実施形態を示す図１相当図
【図６】本発明の第４の実施形態を示す図１相当図
【発明を実施するための形態】
【００１６】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図３を参照しながら説明する。図１に示すシリーズレギュレータ１は、図示しないバッテリから第１、第２電源線２、３を通して電圧ＶＢ（例えば１０Ｖ）を入力し、その電圧ＶＢを降圧および安定化した電圧Ｖｏ（例えば４．６Ｖ）を出力端子４から出力するようになっている。
【００１７】
電源線２と出力端子４との間には、Ｐチャネル型のＭＯＳトランジスタ５（出力トランジスタ）のソース・ドレイン間が接続されている。このＭＯＳトランジスタ５は、ドライバ６から出力されるゲート信号によりオンオフ駆動される。電源線２とＭＯＳトランジスタ５のゲートとの間にはＰチャネル型のＭＯＳトランジスタ７が接続されており、そのゲートにはスタンバイ状態の時にＬレベル（例えば０Ｖ）になるスタンバイ信号ＳＴＢＹが与えられている。出力端子４と電源線３との間には、直列接続された抵抗８、９からなる出力電圧Ｖｏの検出回路１０が接続されている。
【００１８】
オペアンプ１１は、バイポーラトランジスタから構成されており、上記電圧ＶＢの供給を受けて動作する。非反転入力端子には検出回路１０から出力される検出電圧Ｖｄが入力されており、反転入力端子には目標出力電圧（４．６Ｖ）に対応した指令電圧Ｖrefが入力されている。
【００１９】
オペアンプ１１は、差動増幅回路１２、出力増幅回路１３および位相補償コンデンサ１４を備えている。差動増幅回路１２は、ＰＮＰ形のトランジスタ１５、１６（差動対トランジスタ）を備えており、電源線２とトランジスタ１５、１６のエミッタとの間には定電流回路１７が接続されている。トランジスタ１５、１６のコレクタはそれぞれ第１、第２差動出力ノードｎ１、ｎ２であって、そのノードｎ１、ｎ２と電源線３との間にはＮＰＮ形のトランジスタ１８、１９（負荷トランジスタ）が接続されている。電源線２、３間には定電流回路２０とダイオード接続されたトランジスタ２１が直列に接続されており、そのトランジスタ２１と上記トランジスタ１８、１９とによりカレントミラー回路が構成されている。
【００２０】
出力増幅回路１３は、電源線２とノードｎ１、ｎ２との間に設けられており、トランジスタ１５、１６に対してノードｎ１、ｎ２から電源線２側に折り返された回路形態となっている。エミッタが電源線２に接地されたＰＮＰ形のトランジスタ２２、２３（第１、第２トランジスタ）は、カレントミラー回路２４を構成している。ここで、トランジスタ２２はダイオード接続されている。
【００２１】
トランジスタ２２のコレクタ（ノードｎ３）とノードｎ１との間およびトランジスタ２３のコレクタ（ノードｎ４）とノードｎ２との間には、それぞれＮＰＮ形のトランジスタ２５、２６（第３、第４トランジスタ）が接続されている。電源線２、３間には定電流回路２７とツェナーダイオード２８、２９が直列に接続されており、そのツェナーダイオード２８、２９の順方向電圧（共通バイアス電圧）がトランジスタ２５、２６のベース（制御端子）に与えられている。
【００２２】
ノードｎ２と電源線３との間には、順方向に直列接続されたツェナーダイオード３０、３１からなるクランプ回路３２が設けられている。ノードｎ１と電源線３との間には、順方向に直列接続されたツェナーダイオード３３、３４からなる電流補償回路３５が設けられている。すなわち、クランプ回路３２と電流補償回路３５は同一構成であり同一特性を有している。ノードｎ４はオペアンプ１１の出力端子であって、ドライバ６の入力端子に接続されている。位相余裕を確保するために必要となる位相補償コンデンサ１４は、ノードｎ２とシリーズレギュレータ１の出力端子４との間に接続されている。
【００２３】
次に、図２および図３を参照しながら本実施形態の作用を説明する。オペアンプ１１は、シリーズレギュレータ１の誤差アンプとして動作する。定常状態での動作は以下の通りである。すなわち、検出電圧Ｖｄが指令電圧Ｖrefよりも低下すると、差動増幅回路１２においてトランジスタ１５の電流が増加してノードｎ１の電圧が上昇し、トランジスタ１６の電流が減少してノードｎ２の電圧が低下する。
【００２４】
この電圧変化を受けた出力増幅回路１３において、トランジスタ２５のベース・エミッタ間電圧よりもトランジスタ２６のベース・エミッタ間電圧が高くなるので、ノードｎ４の電圧Ｖ４が低下する。その結果、ＭＯＳトランジスタ５のゲート電位ＶＧが低下して、すなわちゲート・ソース間電圧が増加して、出力電圧Ｖｏが上昇する。検出電圧Ｖｄが指令電圧Ｖrefよりも高くなると、上記電流と電圧の変化は逆になる。
【００２５】
これに対し、スタンバイ信号ＳＴＢＹがＬレベルからＨレベルに変化してスタンバイ状態が解除された過渡状態の動作は以下の通りである。図２は、この時のノードｎ１の電圧Ｖ１、ノードｎ２の電圧Ｖ２および出力電圧Ｖｏのシミュレーション波形を示している。（ａ）はクランプ回路３２と電流補償回路３５を備えた図１に示す回路構成（ケース１）であり、（ｂ）はクランプ回路３２と電流補償回路３５が存在しない従来の回路構成（ケース２）である。図３は、時間軸を拡大した（ａ）出力電圧Ｖｏ、（ｂ）ノードｎ２の電圧Ｖ２、（ｃ）ノードｎ４の電圧Ｖ４、（ｄ）ＭＯＳトランジスタのゲート電位ＶＧのケース１、２についてのシミュレーション波形を示している。
【００２６】
ＭＯＳトランジスタ７がオンしているスタンバイ状態では位相補償コンデンサ１４を介した電位変動がないので、電圧Ｖ１、Ｖ２は、ツェナーダイオード２８、２９のツェナー電圧２Ｖｆ（ＶｆはＰＮ接合の順方向電圧）からトランジスタ２５、２６のベース・エミッタ間電圧Ｖｆだけ低い電圧Ｖｆ（０．７Ｖ〜０．８Ｖ）になっている。ただし、Ｖ１＞Ｖ２である。ＭＯＳトランジスタ７がオフすると、ＭＯＳトランジスタ５のゲート電位ＶＧが低下するので、ＭＯＳトランジスタ５がオンして出力電圧Ｖｏが急激に上昇する。
【００２７】
この出力電圧Ｖｏの急上昇は、位相補償コンデンサ１４を介したカップリングによりノードｎ２の電圧Ｖ２を急上昇させる。クランプ回路３２と電流補償回路３５を設けたケース１（図１に示す回路構成）では、電圧Ｖ２の上昇が２Ｖｆ（約１．５Ｖ）に制限されるのに対し、クランプ回路３２と電流補償回路３５を設けないケース２では、電圧Ｖ２はほぼ２倍の３Ｖ程度にまで上昇する。何れのケースでも、電圧Ｖ２がＶｆを超えている期間ではトランジスタ２６はオフする。このトランジスタ２６のオフ期間では、電圧Ｖ２がトランジスタ２６を介して電圧Ｖ４に影響を及ぼすことはない。
【００２８】
出力電圧Ｖｏが目標出力電圧に向かって上昇する期間ではトランジスタ１５がオンするので、トランジスタ１５からトランジスタ１８に電流が流れる。ケース１の場合、出力電圧Ｖｏが上昇するに従いトランジスタ１５からの電流が減少し、トランジスタ２２からトランジスタ２５を介してトランジスタ１８に流れ込む電流が増加する。このため、トランジスタ２３に流れる電流も増加して、ドライバ６の入力容量への充電が急速に行われて電圧Ｖ４が急激に上昇する。ケース１では、出力電圧Ｖｏが目標出力電圧に達する前に電圧Ｖ４が立ち上がるので、ＭＯＳトランジスタ５のゲート電圧が低減してオーバーシュートの発生を抑えられる。
【００２９】
これに対しケース２の場合には、ノードｎ２の電圧Ｖ２が３Ｖ程度にまで上昇して、トランジスタ１５、１６のエミッタの電圧Ｖ５（＝Ｖref＋Ｖｆ）よりも高くなる。このため、トランジスタ１６が逆向きに導通し、図１に破線で示すように位相補償コンデンサ１４から、ノードｎ２、トランジスタ１６、トランジスタ１５を介した異常な経路で電流が流れる。これにより、トランジスタ１５からトランジスタ１８に流れる電流が増えて、トランジスタ２２、２３に流れる電流が減少する。その結果、ドライバ６の入力容量への充電電流が減少して電圧Ｖ４の立ち上がりが遅れるので、ＭＯＳトランジスタ５のゲート電圧の立ち上がりも遅れてオーバーシュートが発生する。
【００３０】
図２、図３によれば、ケース１ではスタンバイ状態の解除から約１．７μｓで電圧Ｖ１とＶ２がほぼ等しい定常状態に戻っているのに対し、ケース２では５μｓ以上経過しないと電圧Ｖ２が定常値Ｖｆにまで下がらず、過渡状態が長引くことが分かる。
【００３１】
ところで、定常状態において、ノードｎ２の電圧Ｖ２はほぼＶｆになるので、クランプ回路３２は非導通となる。しかし、クランプ回路３２を構成するツェナーダイオード３０、３１には微少ではあるがリーク電流が流れるので、差動増幅回路１２の差動対の電流バランスが崩れてオフセット電圧の原因となる。そこで、ノードｎ２に対し対称位置にあるノードｎ１にもクランプ回路３２と同一構成の電流補償回路３５を接続して、クランプ回路３２に流れるリーク電流に等しいリーク電流を流すように補償している。その結果、クランプ回路３２を付加したことによるオフセット電圧の発生を防止できる。
【００３２】
以上説明したように、本実施形態のシリーズレギュレータ１に用いたオペアンプ１１は、折り返し構成の出力増幅回路１３内に、ノードｎ２の電位変化を制限するクランプ回路３２を備えている。これにより、シリーズレギュレータ１のスタンバイを解除した時、図示しない負荷や電圧ＶＢが急激に変化した時など出力電圧Ｖｏが目標出力電圧から大きくずれた過渡時において、出力電圧Ｖｏのオーバーシュートやアンダーシュートを抑えられ、目標出力電圧への復帰時間を短縮することができる。
【００３３】
オペアンプ１１にクランプ回路３２を備えたことにより、位相補償コンデンサ１４の容量値を大きくして一層の安定化を図ることができる。この場合、オペアンプ１１の動作電流を増やすことなく、過渡状態における応答性の低下を極力防止できる。また、ノードｎ１にもクランプ回路３２と同一構成の電流補償回路３５を接続したので、オペアンプ１１の動作電流を増やすことなく、クランプ回路３２のリーク電流に起因する差動増幅回路１２の電流のアンバランスを補償できる。
【００３４】
（第２の実施形態）
図４に示す本実施形態のシリーズレギュレータ４１は、ＮＰＮ形の差動対トランジスタを有するオペアンプ４２を備えている点において、図１に示したシリーズレギュレータ１と異なる。オペアンプ４２は、差動増幅回路４３、出力増幅回路４４および位相補償コンデンサ４５を備えている。本実施形態における電源線２、３は、それぞれ第２、第１電源線に相当する。
【００３５】
差動増幅回路４３は、ＮＰＮ形のトランジスタ４６、４７（差動対トランジスタ）を備えており、それらのエミッタと電源線３との間には定電流回路４８が接続されている。トランジスタ４６、４７のコレクタはそれぞれ第１、第２差動出力ノードｎ１、ｎ２であって、電源線２とノードｎ１、ｎ２との間にはＰＮＰ形のトランジスタ４９、５０（負荷トランジスタ）が接続されている。電源線２、３間にはダイオード接続されたトランジスタ５１と定電流回路５２が直列に接続されており、そのトランジスタ５１と上記トランジスタ４９、５０とによりカレントミラー回路が構成されている。
【００３６】
出力増幅回路４４は、ノードｎ１、ｎ２と電源線３との間に設けられている。ＮＰＮ形のトランジスタ５３、５４（第１、第２トランジスタ）は、カレントミラー回路５５を構成している。ノードｎ１とトランジスタ５３のコレクタ（ノードｎ３）との間およびノードｎ２とトランジスタ５４のコレクタ（ノードｎ４）との間には、それぞれＰＮＰ形のトランジスタ５６、５７（第３、第４トランジスタ）が接続されている。電源線２、３間にはツェナーダイオード５８、５９と定電流回路６０が直列に接続されており、そのツェナーダイオード５８、５９の順方向電圧（共通バイアス電圧）がトランジスタ５６、５７のベース（制御端子）に与えられている。
【００３７】
電源線２とノードｎ２との間には、順方向に直列接続されたツェナーダイオード６１、６２からなるクランプ回路６３が設けられている。電源線２とノードｎ１との間には、順方向に直列接続されたツェナーダイオード６４、６５からなる電流補償回路６６が設けられている。すなわち、クランプ回路６３と電流補償回路６６は同一構成であり同一特性を有している。位相補償コンデンサ４５は、ノードｎ２とシリーズレギュレータ４１の出力端子４との間に接続されている。
【００３８】
本実施形態のオペアンプ４２は、第１の実施形態で示したオペアンプ１１と実質的に同一の構成を備えている。従って、本実施形態によっても第１の実施形態と同様の作用および効果が得られる。
【００３９】
（第３、第４の実施形態）
図５に示すように、シリーズレギュレータ７１が備えるオペアンプ７２の出力増幅回路７３は、クランプ回路７４と電流補償回路７５を備えている。クランプ回路７４は順方向に直列接続されたダイオード７６、７７から構成されており、電流補償回路７５は順方向に直列接続されたダイオード７８、７９から構成されている。その他の構成は、第１の実施形態と同様である。
【００４０】
図６に示すように、シリーズレギュレータ８１が備えるオペアンプ８２の出力増幅回路８３は、クランプ回路８４と電流補償回路８５を備えている。クランプ回路８４はダイオード接続されたトランジスタ８６、８７が直列に接続されて構成されており、電流補償回路８５はダイオード接続されたトランジスタ８８、８９が直列に接続されて構成されている。その他の構成は、第１の実施形態と同様である。
これら第３、第４の実施形態によっても第１の実施形態と同様の作用および効果が得られる。
【００４１】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
第２の実施形態においても、クランプ回路６３と電流補償回路６６をダイオードまたはダイオード接続されたトランジスタにより構成してもよい。
【００４２】
各実施形態で備えた電流補償回路３５、６６、７５、８５は、オフセット電圧を低減するためには有効であるが、オフセット電圧の大きさなどを考慮して必要に応じて設ければよい。
各実施形態において、一端がノードｎ２に接続されたクランプ回路３２、６３、７４、８４は、ノードｎ２の定常動作電位からの電位変化を制限する作用を有していればよい。従って、他端の接続ノードは第２電源線３または２に限定されないが、定電位を持つノードに接続することが好ましい。また、クランプ回路はダイオードに限定されない。
【００４３】
各実施形態で説明したオペアンプ１１、４２、７２、８２は、ＭＯＳトランジスタにより構成されていてもよい。また、これらのオペアンプは、当然のことながらシリーズレギュレータ以外にも適用できる。
【符号の説明】
【００４４】
図面中、１、４１、７１、８１はシリーズレギュレータ、２は第１または第２電源線、３は第２または第１電源線、４は出力端子、５はＭＯＳトランジスタ（出力トランジスタ）、１０は検出回路、１１、４２、７２、８２はオペアンプ、１２、４３は差動増幅回路、１３、４４、７３、８３は出力増幅回路、１４、４５は位相補償コンデンサ、１５、１６、４６、４７はトランジスタ（差動対トランジスタ）、１８、１９、４９、５０はトランジスタ（負荷トランジスタ）、２２、５３はトランジスタ（第１トランジスタ）、２３、５４はトランジスタ（第２トランジスタ）、２４、５５はカレントミラー回路、２５、５６はトランジスタ（第３トランジスタ）、２６、５７はトランジスタ（第４トランジスタ）、３０、３１、６１、６２はダイオード（ツェナーダイオード）、３２、６３、７４、８４はクランプ回路、３５、６６、７５、８５は電流補償回路、７６、７７はダイオード、８６、８７はダイオード接続されたトランジスタ、ｎ１、ｎ２は第１、第２差動出力ノードである。
【図１】
2013150192.tif 000003
【図２】
2013150192.tif 000004
【図３】
2013150192.tif 000005
【図４】
2013150192.tif 000006
【図５】
2013150192.tif 000007
【図６】
2013150192.tif 000008