(57)【要約】【課題】本発明の半導体装置は、高速化を図ったとしても低損失化を実現することを目的とする。【解決手段】出力用リード配線１０４と正極用リード配線１０３とを近接平行配線し、出力用リード配線１０４と負極用リード配線１０５とを近接平行配線することにより、出力用リード配線１０４と、正極用リード配線１０３および負極用リード配線１０５とが平行で、流れる電流が逆向きとなるため、出力用リード配線１０４と正極用リード配線１０３、および出力用リード配線１０４と負極用リード配線１０５とに生じるインダクタンスが互いに打ち消しあってインダクタンスを低減し、結果としてサージ電圧の発生が抑制されてスイッチング損失を低減することができる。【選択図】図１
2013219290.tif 000002
【特許請求の範囲】
【請求項１】
第１面に制御電極および、正極電極または負極電極のいずれか一方が形成され、前記第１面の裏面である第２面に前記正極電極または負極電極の他方が形成される上アーム用の半導体素子および下アーム用の半導体素子と、
前記上アーム用の半導体素子の前記正極電極と正極とを電気的に接続する正極用リード配線と、
前記上アーム用の半導体素子の前記負極電極と前記下アーム用の半導体素子の前記正極電極とを電気的に接続する出力用リード配線と、
前記下アーム用の半導体素子の前記負極電極と負極とを電気的に接続する負極用リード配線と
を有し、
前記正極用リード配線と前記出力用リード配線との少なくとも一部が平行に配置され、
前記出力用リード配線と前記負極用リード配線との少なくとも一部が平行に配置され、
前記正極用リード配線に流れる電流と前記出力用リード配線に流れる電流とが平行で逆方向に流れ、前記出力用リード配線に流れる電流と前記負極用リード配線に流れる電流とが平行で逆方向に流れることを特徴とする半導体装置。
【請求項２】
前記正極用リード配線と前記出力用リード配線との少なくとも一部が前記上アーム用の半導体素子を挟んで平行に配置され、
前記出力用リード配線と前記負極用リード配線との少なくとも一部が前記下アーム用の半導体素子を挟んで平行に配置されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記上アーム用の半導体素子と前記下アーム用の半導体素子との間の空間において、前記正極用リード配線に段差を形成して前記出力用リード配線の方向に突出する第１の突出部を設け、前記負極用リード配線に段差を形成して前記出力用リード配線の方向に突出する第２の突出部を設け、前記出力用リード配線に段差を形成して前記正極用リード配線および前記出力用リード配線の方向に突出する第３の突出部を設けることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記正極用リード配線および前記負極用リード配線に切り欠きを設け、前記出力用リード配線と接続し、前記切り欠きを通って導出される外部出力端子をさらに有することを特徴とする請求項２または請求項３のいずれかに記載の半導体装置。
【請求項５】
前記正極用リード配線が前記第１面に対して略垂直な方向で前記出力用リード配線から離れる方向に折り曲げられ、前記負極用リード配線が前記第１面に対して略垂直な方向で前記出力用リード配線から離れる方向に折り曲げられ、前記出力用リード配線が前記正極用リード配線および前記負極用リード配線の折り曲げ部と近接し、かつ平行となるように折り曲げられることを特徴とする請求項２記載の半導体装置。
【請求項６】
前記正極用リード配線が前記第１面に対して略垂直な方向で前記出力用リード配線から離れる方向に折り曲げられ、前記負極用リード配線が前記第１面に対して略垂直な方向で前記出力用リード配線から離れる方向に折り曲げられ、前記出力用リード配線に前記正極用リード配線および前記負極用リード配線の折り曲げ部と近接し、かつ平行となるような突出するＴ字型部をさらに設けることを特徴とする請求項２記載の半導体装置。
【請求項７】
前記上アーム用の半導体素子の前記負極電極と前記下アーム用の半導体素子の正極電極とをそれぞれ前記出力用リード配線の表裏に接続し、前記正極用リード配線，前記出力用リード配線および前記負極用リード配線の端部が同一方向に延伸され、前記正極用リード配線の端部に段差を形成して前記出力用リード配線の方向に突出する第４の突出部を設け、前記負極用リード配線の端部に段差を形成して前記出力用リード配線の方向に突出する第５の突出部を設け、前記出力用リード配線に前記正極用リード配線の方向に突出する第６の突出部および前記負極用リード配線の方向に突出する第７の突出部を設けることを特徴とする請求項２記載の半導体装置。
【請求項８】
前記上アーム用の半導体素子の前記正極電極と前記下アーム用の半導体素子の前記負極電極とが平行かつ向かい合うように前記上アーム用の半導体素子および前記下アーム用の半導体素子とが配置され、前記出力用リード配線がコの字型に配設され、前記出力用リード配線と前記上アーム用の半導体素子および前記下アーム用の半導体素子との間の領域において、前記正極用リード配線に前記負極用リード配線から離れる方向に突出する第８の突出部を設け、前記負極用リード配線に前記正極用リード配線から離れる方向に突出する第９の突出部を設けることを特徴とする請求項２記載の半導体装置。
【請求項９】
前記正極用リード配線，前記出力用リード配線および前記負極用リード配線が接続された１対の前記上アーム用の半導体素子および前記下アーム用の半導体素子を複数対並列に配置し、それぞれの前記上アーム用の半導体素子の前記正極電極が電気的に共通プラスリード配線で接続され、それぞれの前記下アーム用の半導体素子の前記負極電極が共通マイナスリード配線で接続され、前記共通プラスリード配線および前記共通マイナスリード配線が近接して平行に配置されることを特徴とする請求項２〜請求項４のいずれかに記載の半導体装置。
【請求項１０】
前記正極用リード配線，前記出力用リード配線および前記負極用リード配線が接続されて、Ｖ字型に配置された１対の前記上アーム用の半導体素子および前記下アーム用の半導体素子を複数対環状に配置し、それぞれの前記上アーム用の半導体素子の前記正極電極が電気的に共通プラスリード配線で接続され、それぞれの前記下アーム用の半導体素子の前記負極電極が共通マイナスリード配線で接続されることを特徴とする請求項２〜請求項４のいずれかに記載の半導体装置。
【請求項１１】
前記上アーム用の半導体素子が上アーム用のパワー半導体素子であり、前記下アーム用の半導体素子が前記下アーム用のパワー半導体素子であることを特徴とする請求項１〜請求項１０のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速化と低損失化が求められる半導体装置に関するものである。
【背景技術】
【０００２】
太陽光発電装置や、車載用モータ駆動装置において、ＩＧＢＴモジュール等、パワー半導体モジュールの実装形態は以下の通りである。
ＩＧＢＴ、ＳｉＣ等のパワー半導体は、低損失化のため、オン電圧の低減、及び、スイッチング損失低減のためのスイッチングの高速化が着実に進展してきている。スイッチングが高速化されると、スイッチング時の電流時間変化であるｄｉ／ｄｔが大きくなり、主配線の寄生インダクタンスＬの影響で、サージ電圧Ｖが発生する。サージ電圧Ｖは、Ｖ＝Ｌ×ｄｉ／ｄｔと表される。サージ電圧Ｖはスイッチング損失を増大させるので、スイッチングの高速化による低損失化の効果を低減してしまう。さらには、電源電圧とＶの和がパワー半導体チップの耐電圧を超えると、最悪の場合パワー半導体チップの破壊をもたらしてしまう問題がある。
【０００３】
このことを避けるために、パワー半導体モジュールの設計においては、寄生インダクタンスＬの低減に最大限の注意を払っている。平行平板における寄生インダクタンスは、μを平行平板間の絶縁物の透磁率とすると、Ｌ＝μ×ｄ／Ｗであらわされる。Ｌの値は、平行平板のギャップ距離ｄに比例し、幅Ｗに反比例するため、低インダクタンス化には、ギャップ距離ｄを少なくし、幅Ｗは広くとる方が好ましい。即ち、半導体装置の内部配線において、配線長を短くする事に配慮するのはもちろん、並列配置される配線間の距離を可能な限り近づけて、磁束のキャンセル効果で低インダクタンス化を図ることが好ましい。しかしながら、このような構造の工夫を行って低インダクタンス化しているにも拘わらず、現実的には、さらなるスイッチング時のサージ電圧Ｖを低減するために、ゲート抵抗の増大等の工夫により、ｄｉ／ｄｔを小さくして使用しているのが現状である。即ち、パワー半導体素子の性能を活かしきれていないのが現状である。
【０００４】
また、パワー半導体のコレクタ−エミッタ間にスナバー回路を挿入し、出力波形をなまらせサージ電圧Ｖの発生を抑制する方法もあるが、この場合スイッチング時間の増加と、スイッチング損失の増大につながるため低損失化の効果が低減してしまう。
【０００５】
上記のように、パワー半導体モジュールにおいて、低インダクタンス化は、パワー半導体チップの性能を最大限に引き出すために、きわめて重要な課題である。
そこで、低インダクタンス化を図るために、図１３に示す構造が提案されている。
【０００６】
図１３（ａ）に示すように、従来のパワー半導体装置では、絶縁層１０１６上に、電源用電極１０１０、電源用電極１０１２、半導体素子用電極１０１４、および出力用電極１０１７が形成されている。絶縁層１０１６上に形成された電源用電極１０１２、電源用電極１０１０、半導体素子用電極１０１４、および出力用電極１０１７は、いずれもパターニングされた導電膜、例えば銅箔パターンから構成されている。
【０００７】
図１３（ｂ）に示されるように、電源用電極１０１０および半導体素子用電極１０１４は、それぞれ、ハンダなどの接続部１０１１を介して第１導電部材１０１５に電気的に接続されている。また、半導体素子用電極１０１４は、ボンディングワイヤ１０１９ｂを介して、出力電極１０１７上に搭載されたＦＥＴ素子１０１８に電気的に接続されている。一方、電源用電極１０１２上に搭載されたＦＥＴ素子１０１３は、ボンディングワイヤ１０１９ａを介して、出力電極１０１７に電気的に接続されている。
【０００８】
この構造によれば、第１導電部材１０１５が基板の絶縁層１０１６上に存在していないため、絶縁層１０１６上における電極配置のレイアウト自由度が高まり、ボンディングワイヤの長さを短縮できる。このことによって寄生インダクタンスを低減できる。
【０００９】
しかし、上記の構成によれば、第１導電部材１０１５の内部において２つの接続部１０１１の間の領域を流れる電流の向きは、その領域の上方に位置する電源用電極１０１２の内部を流れる電流の向きと反対であるが、実用上はＦＥＴ素子１０１３とＦＥＴ素子１０１８を動作させるゲート電極への駆動タイミングが異なり、ＦＥＴ素子１０１３が動作している場合にはＦＥＴ素子１０１８が停止しており、寄生インダクタンスを低減する効果はない。
【００１０】
また、上記提案されている構造では、例えばボンディングワイヤ１０１９ａと、１０１９ｂでは、部分的に略平行かつ近接配線されているものの、図１３（ｃ）に示すようにＦＥＴ素子１０１３が動作している場合は１０２１の方向で電流が流れるものの、ＦＥＴ素子１０１８は停止しており１０２２の方向に電流が流れず、また、ペア配線の構成には限界があることと、ボンディングワイヤ自身がインダクタンスを有するため、インダクタンス低減効果は少ない（例えば、特許文献１参照）。
【００１１】
また、低インダクタンス化を図るために、図１４に示す構造も提案されている。
図１４を回路図で表すと、図１５のようになる。図１４，図１５に示す従来のパワー半導体装置では、電源電極（プラス）１０１２、電源電極（マイナス）１０１０、出力用電極１０１７、ＩＧＢＴチップ１００１、１００２から構成される。ＩＧＢＴチップ１００１がオン（導通）すると、出力電極１０１７はプラス電位となり、ＩＧＢＴチップ１００２がオンすると、出力電極１０１７はマイナスとなる。出力にプラスが出る時間とマイナスが出る時間の幅を変えることにより、本図には示していないが後段のローパスフィルタを通して、任意の電圧値を出力することができる。
【００１２】
以降、電源電極（プラス）１０１２から、ＩＧＢＴチップ１００１を通して出力用電極１０１７へ電流を供給する回路のことを上アームといい、負荷から電極１０１７、ＩＧＢＴチップ１００２を経由して電源電極（マイナス）１０１０側へ電流を引き込む回路のことを下アームと呼ぶ。
【００１３】
図１４に示す従来のパワー半導体装置の構造を以下に説明する。
ＩＧＢＴチップ１００１の場合、従来通りチップ裏面電極であるコレクタ電極をはんだで基板１００３に接着するのに対し、ＩＧＢＴチップ１００２はチップ表面電極であるエミッタ電極をはんだで基板１００７に接着する。
【００１４】
さらに、上アーム用のゲート電極１００５は基板１００７に接着され、下アーム用のゲート電極１００５は基板１００７に接着され、上アーム用のエミッタ電極１００８は基板１００７に接続され、下アーム用のコレクタ電極１００６が基板１００４のランドに接着される。このようなダイボンディング形態とすることにより、電源配線の＋側（プラス）は、基板１００３に接着され、−側（マイナス）は、基板１００４に直接外部へ引き出される。また、外部出力配線は基板１００７に接続される。このような構造とすることで、従来必要であった、上アーム用のエミッタ電極から基板１００７への接続配線と、下アーム用コレクタ電極から基板１００７への接続配線が必要なくなり、配線長が短くなることで、この部分の低インダクタンス化が図れている。
【００１５】
また、＋側（プラス）の基板１００３からＩＧＢＴチップ１００１に流れる電流経路１０２４と、−側（マイナス）のＩＧＢＴチップ１００２から基板１００４に流れる電流経路１０２５は、基板１００３と基板１００４が同一面内に平行に配置され、電流の方向は互いに反対方向になっており、低インダクタンス化が図られている。
【００１６】
一方で、図１４（ｄ）は、別系統の電流の流れを簡略化した上アームの電流経路を示した図である。基板１００３上を流れる電流１０２３は、ＩＧＢＴチップ１００１のコレクタ電極１００６を経由して、ＩＧＢＴチップ１００１のエミッタ電極１００８から基板１００７を経由して電流１０２２の方向に電流が流れる。したがって電流の経路は、電流１０２３から電流１０２２の方向にＬ字型に流れる。このため、この経路における電流の方向は低インダクタンス化に作用しない。
【００１７】
また、例えばＩＧＢＴチップ１００１を経由して出力基板１００７に流れる電流経路１０２６と、出力基板１００７からＩＧＢＴチップ１００２を経由して流れる電流経路１０２７は、実用上はＩＧＢＴチップ１００１と、ＩＧＢＴチップ１００２を動作させるタイミングが異なり同時に電流が逆方向に流れないため、インダクタンス低減効果はない。
【００１８】
さらには、基板１００３、１００４、１００７の配線長を短くすると、ＩＧＢＴチップが近接して、発熱密度が増加し高温化するため短配線化にも限界がある（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００４−２２１５５２号公報
【特許文献２】特開２００２−９５２６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
本発明の半導体装置は、高速化を図ったとしても低損失化を実現することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するために、本発明の半導体装置は、第１面に制御電極および、正極電極または負極電極のいずれか一方が形成され、前記第１面の裏面である第２面に前記正極電極または負極電極の他方が形成される上アーム用の半導体素子および下アーム用の半導体素子と、前記上アーム用の半導体素子の前記正極電極と正極とを電気的に接続する正極用リード配線と、前記上アーム用の半導体素子の前記負極電極と前記下アーム用の半導体素子の前記正極電極とを電気的に接続する出力用リード配線と、前記下アーム用の半導体素子の前記負極電極と負極とを電気的に接続する負極用リード配線とを有し、前記正極用リード配線と前記出力用リード配線との少なくとも一部が平行に配置され、前記出力用リード配線と前記負極用リード配線との少なくとも一部が平行に配置され、前記正極用リード配線に流れる電流と前記出力用リード配線に流れる電流とが平行で逆方向に流れ、前記出力用リード配線に流れる電流と前記負極用リード配線に流れる電流とが平行で逆方向に流れることを特徴とする。
【００２２】
また、前記正極用リード配線と前記出力用リード配線との少なくとも一部が前記上アーム用の半導体素子を挟んで平行に配置され、前記出力用リード配線と前記負極用リード配線との少なくとも一部が前記下アーム用の半導体素子を挟んで平行に配置されても良い。
【００２３】
また、前記上アーム用の半導体素子と前記下アーム用の半導体素子との間の空間において、前記正極用リード配線に段差を形成して前記出力用リード配線の方向に突出する第１の突出部を設け、前記負極用リード配線に段差を形成して前記出力用リード配線の方向に突出する第２の突出部を設け、前記出力用リード配線に段差を形成して前記正極用リード配線および前記出力用リード配線の方向に突出する第３の突出部を設けても良い。
【００２４】
また、前記正極用リード配線および前記負極用リード配線に切り欠きを設け、前記出力用リード配線と接続し、前記切り欠きを通って導出される外部出力端子をさらに有しても良い。
【００２５】
また、前記正極用リード配線が前記第１面に対して略垂直な方向で前記出力用リード配線から離れる方向に折り曲げられ、前記負極用リード配線が前記第１面に対して略垂直な方向で前記出力用リード配線から離れる方向に折り曲げられ、前記出力用リード配線が前記正極用リード配線および前記負極用リード配線の折り曲げ部と近接し、かつ平行となるように折り曲げられても良い。
【００２６】
また、前記正極用リード配線が前記第１面に対して略垂直な方向で前記出力用リード配線から離れる方向に折り曲げられ、前記負極用リード配線が前記第１面に対して略垂直な方向で前記出力用リード配線から離れる方向に折り曲げられ、前記出力用リード配線に前記正極用リード配線および前記負極用リード配線の折り曲げ部と近接し、かつ平行となるような突出するＴ字型部をさらに設けても良い。
【００２７】
また、前記上アーム用の半導体素子の前記負極電極と前記下アーム用の半導体素子の正極電極とをそれぞれ前記出力用リード配線の表裏に接続し、前記正極用リード配線，前記出力用リード配線および前記負極用リード配線の端部が同一方向に延伸され、前記正極用リード配線の端部に段差を形成して前記出力用リード配線の方向に突出する第４の突出部を設け、前記負極用リード配線の端部に段差を形成して前記出力用リード配線の方向に突出する第５の突出部を設け、前記出力用リード配線に前記正極用リード配線の方向に突出する第６の突出部および前記負極用リード配線の方向に突出する第７の突出部を設けても良い。
【００２８】
また、前記上アーム用の半導体素子の前記正極電極と前記下アーム用の半導体素子の前記負極電極とが平行かつ向かい合うように前記上アーム用の半導体素子および前記下アーム用の半導体素子とが配置され、前記出力用リード配線がコの字型に配設され、前記出力用リード配線と前記上アーム用の半導体素子および前記下アーム用の半導体素子との間の領域において、前記正極用リード配線に前記負極用リード配線から離れる方向に突出する第８の突出部を設け、前記負極用リード配線に前記正極用リード配線から離れる方向に突出する第９の突出部を設けても良い。
【００２９】
また、前記正極用リード配線，前記出力用リード配線および前記負極用リード配線が接続された１対の前記上アーム用の半導体素子および前記下アーム用の半導体素子を複数対並列に配置し、それぞれの前記上アーム用の半導体素子の前記正極電極が電気的に共通プラスリード配線で接続され、それぞれの前記下アーム用の半導体素子の前記負極電極が共通マイナスリード配線で接続され、前記共通プラスリード配線および前記共通マイナスリード配線が近接して平行に配置されても良い。
【００３０】
また、前記正極用リード配線，前記出力用リード配線および前記負極用リード配線が接続されて、Ｖ字型に配置された１対の前記上アーム用の半導体素子および前記下アーム用の半導体素子を複数対環状に配置し、それぞれの前記上アーム用の半導体素子の前記正極電極が電気的に共通プラスリード配線で接続され、それぞれの前記下アーム用の半導体素子の前記負極電極が共通マイナスリード配線で接続されても良い。
【００３１】
また、前記上アーム用の半導体素子が上アーム用のパワー半導体素子であり、前記下アーム用の半導体素子が前記下アーム用のパワー半導体素子であっても良い。
【発明の効果】
【００３２】
以上のように、本発明の半導体装置によれば、近接した平行ペア配線化が可能となり、半導体素子への入出力電流の方向が互いに平行で逆方向とすることで、自己インダクタンスを相互に打ち消すことができ、サージ電圧を抑制してスイッチング損失を低減することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１におけるパワー半導体装置の構成図
【図２】リード配線の最適化を説明する図
【図３】本発明の実施の形態１におけるパワー半導体装置の構成図
【図４】本発明の実施の形態１におけるパワー半導体装置の構成図
【図５】本発明の実施の形態１におけるパワー半導体装置の構成図
【図６】本発明の実施の形態２におけるパワー半導体装置の構成図
【図７】本発明の実施の形態２におけるパワー半導体装置の構成図
【図８】本発明の実施の形態２におけるパワー半導体装置の構成図
【図９】本発明の実施の形態２におけるパワー半導体装置の構成図
【図１０】本発明の実施の形態３におけるパワー半導体装置の構成を示す斜視図
【図１１】本発明の実施の形態３におけるパワー半導体装置の電流経路を説明する図
【図１２】本発明の実施の形態３におけるパワー半導体装置の構成図
【図１３】特許文献１に記載された従来のパワー半導体装置の構成を示す図
【図１４】特許文献２に記載された従来のパワー半導体装置の構成を示す図
【図１５】従来のパワー半導体装置の構成を示す回路図
【発明を実施するための形態】
【００３４】
本発明の高速化された半導体装置は、１または複数対の第１半導体素子および第２半導体素子からなり、それぞれの半導体素子の表面にコレクタ電極を設け、裏面にゲート電極とエミッタ電極とを並べて設ける。そして、第１半導体素子のエミッタ電極と第２半導体素子のコレクタ電極を出力用リード配線で接続し、さらに、出力用リード配線を外部出力端子と接続する。また、第１半導体素子のコレクタ電極を正極用リード配線で電源と接続し、第２半導体素子のエミッタ電極を負極用リード配線でグランドと接続する。この時、出力用リード配線と正極用リード配線とを近接平行配線し、出力用リード配線と負極用リード配線とを近接平行配線することにより、出力用リード配線と、正極用リード配線および負極用リード配線とが平行で、流れる電流が逆向きとなるため、出力用リード配線と正極用リード配線、および出力用リード配線と負極用リード配線とに生じるインダクタンスが互いに打ち消しあってインダクタンスを低減し、結果としてサージ電圧の発生が抑制されてスイッチング損失を低減することができる。
【００３５】
以下本発明の実施の形態について、パワー半導体装置を例に図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるパワー半導体装置の構成図である。
【００３６】
図１において、上アーム用のパワー半導体素子１０１は、下面の同一面に制御電極（ゲート）１２０と負極電極（エミッタ）１２１が配置されており、下面に対する裏面である上面に正極電極（コレクタ）１２２が配置され、例えばＩＧＢＴ、ＳｉＣ、ＧａＮなどからなるパワー半導体素子である。また、下アーム用のパワー半導体素子１０２は、上面の同一面に制御電極（ゲート）１２０と負極電極（エミッタ）１２１が配置されており、上面に対する裏面である下面に正極電極（コレクタ）１２２が配置され、例えばＩＧＢＴ、ＳｉＣ、ＧａＮなどからなるパワー半導体素子である。そして、図１に示すパワー半導体装置においては、上アーム用のパワー半導体素子１０１と下アーム用のパワー半導体素子１０２とが、それぞれの上面および下面がほぼ同一面となるように、間隔を空けて配置される。
【００３７】
パワー半導体素子１０１は、電源と正極電極１２２を銅、アルミ、もしくは銅とアルミが上下に接着され一体となったクラッド状の正極用リード配線１０３により電気的に接続されている。上アーム用のパワー半導体素子１０１の負極電極１２１は、下アーム用のパワー半導体素子１０２の正極電極１２２に出力用リード配線１０４で電気的に接続されている。制御電極１２０は、例えば貫通穴周囲に電極を設けた回路配線付き樹脂、紙フェノール、セラミック等の基板に、はんだ等で電気的に接続されている。
【００３８】
下アーム用のパワー半導体素子１０２の正極電極１２２は、出力用リード配線１０４により、上アーム用のパワー半導体素子１０１の負極電極１２１に電気的に圧接接続されている。下アーム用のパワー半導体素子１０２の負極電極１２１は、グランドに負極用リード配線１０５で圧接接続され、制御電極１２０は、回路配線付基板（図示せず）に、はんだ等で電気的に接続されている。
【００３９】
上アーム用のパワー半導体素子１０１の負極電極１２１と、下アーム用のパワー半導体素子１０２の正極電極１２２間の出力用リード配線１０４は、両電極間を直線的に配線できれば良く、例えば電気的な導通を有する導電性金属板等で構成することができる。同様に、正極用リード配線１０３，負極用リード配線１０５も、電極間を直線的に配線できれば良く、例えば電気的な導通を有する導電性金属板等で構成することができる。
【００４０】
また、正極用リード配線１０３の一端はパワー半導体素子１０１の正極電極１２２と接続され、他端は電源に接続される。負極用リード配線１０５の一端はパワー半導体素子１０２の負極電極１２１と接続され、他端はグランドに接続される。
【００４１】
上記構成において上アーム用のパワー半導体素子１０１の電流経路は、回路配線付き基板からリード配線を経由して制御電極１２０にゲート駆動信号を起動すると、正極用リード配線１０３から、図１（ｂ）の電流１０２３の方向に電流が流れ、正極電極１２２を経由して負極電極１２１から図１（ｂ）の電流１０２２の方向に、出力用リード配線１０４を経由して外部出力端子Ｏに電流が流れる。このとき正極用リード配線１０３に流れる図１（ｂ）の電流１０２３の流れと、出力用リード配線１０４に流れる図１（ｂ）の電流１０２２の流れとで、向きが互いに反対方向で平行な電流の磁束が発生するが、近接した平行ペア配線化により、磁束のキャンセル効果が発生することで、配線間の低インダクタンス化を実現することが可能となる。
【００４２】
もう一方の下アーム用のパワー半導体素子１０２の電流経路は、回路配線付き基板のリード配線を経由して制御電極１２０にゲート駆動信号を起動すると、外部出力端子Ｏから出力用リード配線１０４，正極電極１２２を経由して負極電極１２１から負極用リード配線１０５に電流が流れる。このときも同様に出力用リード配線１０４と負極用リード配線１０５に向きが反対方向で平行な電流の磁束が発生するが、近接した平行ペア配線化によりキャンセル効果が発生することで低インダクタンス化することが可能となる。
【００４３】
例えば、図２に示すように、リード配線材として、導電率σ＝５．８ｅ４［１／（ｍｍ・Ω）］の銅でモデル化を行い、幅、長さ、配線間距離のパラメータを変化させて、数値解析にてインダクタンスを低減する最適なパラメータを導出することができる。
【００４４】
まず、正極用リード配線１０３、負極用リード配線１０５の長さを例えば０．１ｍｍに固定した場合を考えると、正極用リード配線１０３、負極リード配線１０５と出力用リード配線１０４のギャップを０．０１ｍｍ〜０．４５ｍｍまで変化させた場合のインダクタンスは、ギャップ距離が離れるほど、インダクタンスは増加傾向にある。したがって、ギャップ距離は可能な限り短くなるように設計するほうが好ましい。
【００４５】
また、図２（ｂ）に示すように、正極用リード配線１０３、負極用リード配線１０５の幅を固定し、出力用リード配線１０４の幅を２ｍｍ〜１００ｍｍまで変化させた場合のインダクタンスは、出力用リード配線１０４の幅の増加に伴い減少傾向にあるが、出力用リード配線１０４の幅１０ｍｍ近傍に達したところで極小となり、以降の幅では増加に転ずる。したがって、インダクタンス値が極小値となる最適な出力用リード配線１０４の幅の値が存在する。
【００４６】
また、出力用リード配線１０４の幅を固定し、正極用リード配線１０３、負極用リード配線１０５の幅を２ｍｍ〜１００ｍｍまで変化させた場合のインダクタンスは、正極用リード配線１０３、負極用リード配線１０５の幅の増加に伴い、正極用リード配線１０３、負極用リード配線１０５の幅が１０ｍｍになるまでは急激にインダクタンスが減少するが以降の長さでは緩やかに減少する。
【００４７】
また、正極用リード配線１０３、負極用リード配線１０５、出力用リード配線１０４の幅を共に２ｍｍ〜１０ｍｍまで変化させ場合のインダクタンス値は、正極用リード配線１０３、負極用リード配線１０５、出力用リード配線１０４の幅が広がるほどインダクタンスが減少する傾向がある。したがって、リード幅は可能な限り広く設計するほうが望ましい。
【００４８】
上記数値解析結果を踏まえて、リード配線材として、導電率σ＝５．８ｅ４［１／（ｍｍ・Ω）］の銅を用いた場合、平行配線のパラメータを図２（ａ）のように定めることができる。すなわち、正極用リード配線１０３と負極用リード配線１０５の幅１０ｍｍ、出力用リード配線１０４の幅１０ｍｍ、正極用リード配線１０３と負極用リード配線１０５の厚み０．５ｍｍ、出力用リード配線１０４の厚み２．０ｍｍ、正極用リード配線１０３と負極用リード配線１０５間のギャップ０．３ｍｍ、正極用リード配線１０３，負極用リード配線１０５と出力用リード配線１０４とのギャップ０．１５ｍｍとし、この値を使用してインダクタンス値を数値解析すると２．９４ｎＨになり、先行文献１のインダクタンス値（２９ｎＨ）に比べて、大幅に減少させることが可能となる。
【００４９】
このように、高速化されたパワー半導体装置において、パワー半導体素子１０１とパワー半導体素子１０２の電極位置が逆向きになるように両半導体素子を配置し、パワー半導体素子１０１の負極電極１２１とパワー半導体素子１０２の正極電極１２２とを出力用リード配線１０４で直線的に接続し、パワー半導体素子１０１の正極電極１２２を正極用リード配線１０３で電源と接続し、パワー半導体素子１０２の負極電極１２１を負極用リード配線１０５で接地することにより、出力用リード配線１０４を短くしながら、正極用リード配線１０３および負極用リード配線１０５を出力用リード配線１０４と近接平行配線することが可能となる。また、正極用リード配線１０３に流れる電流の方向と、出力用リード配線１０４に流れる電流が平行で逆方向となり、出力用リード配線１０４に流れる電流の方向と、負極用リード配線１０５に流れる電流が平行で逆方向になることにより、自己インダクタンスを相互に打ち消することでサージ電圧が抑制されスイッチング損失が低減される。
【００５０】
また、図３の図３（ｂ）のＸ−Ｘ’断面図（図３（ａ））、上面図（図３（ｂ））に示すように、図１の構成における外部出力端子Ｏと出力用リード配線１０５との接続を、上アーム用のパワー半導体素子１０１と下アーム用のパワー半導体素子１０２の間に配設され、出力用リード配線１０４の上面より外部出力端子Ｏに接続する外部出力端子１０６で行う構成とすることもできる。この時、外部出力端子１０６は上アーム用のパワー半導体素子１０１と下アーム用のパワー半導体素子１０２とに形成された切り欠きから導出される。外部出力端子１０６を流れる電流の方向が図１の構成と逆方向になるが、インダクタンス低減効果は図１の構成の場合と同様である。
【００５１】
このような構成をとることで、上アーム用のパワー半導体素子１０１と、下アーム用のパワー半導体素子１０２が発生する熱を、出力用リード配線１０４と熱抵抗の低いシリコングリス、シリコンシートなどの絶縁体１０９を介して銅、アルミなどの金属フレーム１１０に放熱することが可能となる。
【００５２】
図３に示すパワー半導体装置では、上アーム用のパワー半導体素子１０１の正極用リード配線１０３と下アーム用のパワー半導体素子１０２の負極用リード配線１０５との向かい合う部分に、それぞれ半円状の切り欠きを加工して外部出力端子１０６との絶縁を確保しているが、絶縁が確保されれば切り欠き形状に制約はない。出力用リード配線１０４から、正極用リード配線１０３と負極用リード配線１０５に対して略垂直の方向に外部出力端子１０６を設けることで、インダクタンス低減効果を保ったまま、高熱容量の金属フレーム１１０を放熱用フィンとして、発熱源である上アーム用のパワー半導体素子１０１，下アーム用のパワー半導体素子１０２の近傍に設置可能となり、パワー半導体素子を近接配置し、高速化と低損失化を両立した場合にも、放熱効率を向上させることができる。
【００５３】
また、図４に示すパワー半導体装置のように、正極用リード配線１０３と、負極用リード配線１０５、出力用リード配線１０４に段差形状を付加し、パワー半導体素子間において各リード配線の厚みを厚くしても良い。この段差形状は、上アーム用のパワー半導体素子１０１と下アーム用のパワー半導体素子１０２との間の空間に設けられ、この空間部分において、正極用リード配線１０３と出力用リード配線１０４とのギャップと、負極用リード配線１０５と出力リード配線１０４とのギャップを小さくすることが可能である。
【００５４】
このように、上アーム用のパワー半導体素子１０１と下アーム用のパワー半導体素子１０２との間の空間において、正極用リード配線１０３に段差を設けて出力用リード配線１０４の方向に突出する突出部を設け、負極用リード配線１０５に段差を設けて出力用リード配線１０４の方向に突出する突出部を設け、出力用リード配線１０４に段差を設けて正極用リード配線１０３および負極用リード配線１０５の方向に突出する突出部を設けることで、図１に示すパワー半導体装置以上に部分的にギャップ距離を短くすることができるため、インダクタンスがさらに低減され、サージ電圧を抑制して低損失化の効率を向上することができる。
【００５５】
図５に示すパワー半導体装置のように、図３に示す構成と図４に示す構成とを合わせた構成のパワー半導体装置とすることもできる。すなわち、図４の構成における外部出力端子Ｏを、上アーム用のパワー半導体素子１０１と下アーム用のパワー半導体素子１０２の間に配設し、出力用リード配線１０４の段差部分の上面より接続したもので、外部出力端子１０６を流れる電流の方向が図４の構成と逆方向になるが、インダクタンス低減効果は図４の構成の場合と同様である。
【００５６】
このように、出力用リード配線１０４に接続され、上アーム用のパワー半導体素子１０１と下アーム用のパワー半導体素子１０２とに形成された切り欠きから導出される外部出力端子１０６を設けることで、上アーム用のパワー半導体素子１０１と、下アーム用のパワー半導体素子１０２が発生する熱を、出力用リード配線１０４と熱抵抗の低いシリコングリス、シリコンシートなどの絶縁体１０９を介して銅、アルミなどの金属フレーム１１０に放熱することが可能となる。
【００５７】
図５の図５（ｂ）のＸ−Ｘ’断面図（図５（ａ））、上面図（図５（ｂ））に示すパワー半導体装置では、正極用リード配線１０３と負極用リード配線１０５に半円状の切り欠きを加工して外部出力端子１０６との絶縁を確保しているが、絶縁が確保されれば切り欠き形状に制約はない。出力用リード配線１０４の突出部上面から、正極用リード配線１０３と負極用リード配線１０５に対して略垂直の方向に出力端子を設けることで、インダクタンス低減効果を保ったまま、高熱容量の金属フレーム１１０を放熱用フィンとして、発熱源である上アーム用のパワー半導体素子１０１，下アーム用のパワー半導体素子１０２の近傍に設置可能となり、放熱効率が向上する。
【００５８】
なお、図１における１１６の空間は、高耐圧、高耐熱の絶縁部材（例えば、ポリイミド系シート、セラミック系シート、テフロン（登録商標）系シート）で電気的に絶縁可能な部材で絶縁されていてもよい。
【００５９】
（実施の形態２）
図６は、本発明の実施の形態２のパワー半導体装置の構成を示す図である。図６において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
【００６０】
図６におけるパワー半導体装置は、上アーム用のパワー半導体素子１０１、下アーム用パワー半導体素子１０２と段差Ｌ１が形成された正極用リード配線１０３と、段差Ｌ２と、段差Ｌ３が両面に形成された出力用リード配線１０４と、段差Ｌ４が形成された負極用リード配線１０５から構成される。
【００６１】
この時、段差Ｌ１、Ｌ２は、合計して、上アーム用パワー半導体素子１０１の厚みｈ１よりも小さく、段差Ｌ３、Ｌ４は、合計して、下アーム用パワー半導体素子１０２の厚みｈ２よりも小さい。
【００６２】
正極用リード配線１０３は、段差Ｌ１が出力用リード配線１０４に近づく方向に突出するように配設され、圧接することで、正極用リード配線１０３が上アーム用のパワー半導体素子１０１の正極電極１２２と電気的に接続される。
【００６３】
出力用リード配線１０４は、上アーム用のパワー半導体素子１０１の負極電極１２１と下アーム用のパワー半導体素子１０２の正極電極１２２の空間に配設され、圧接することで、出力用リード配線１０４が上アーム用のパワー半導体素子１０１の負極電極１２１、下アーム用のパワー半導体素子１０２の正極電極１２２と電気的に接続される。
【００６４】
負極用リード配線１０５は、段差Ｌ４が出力用リード配線１０４に近づく方向に突出するように配設され、圧接することで、負極用リード配線１０５が下アーム用のパワー半導体素子１０３の負極電極１２１と電気的に接続される。
【００６５】
上記構成において、上アーム用のパワー半導体素子１０１の電流経路は、回路配線付き基板からリード配線を経由して制御電極１２０にゲート駆動信号を起動すると、正極リード配線１０３から、正極電極１２２，負極電極１２１，出力用リード配線１０４を経由して外部入出力端子Ｏに流れる。このとき正極用リード配線１０３と出力用リード配線１０４に向きが反対方向で平行な電流（電流１０２２および電流１０２３）の磁束が発生するが、近接した平行ペア配線化により、キャンセル効果が発生することで低インダクタンス化することが可能となる。
【００６６】
もう一方の下アーム用のパワー半導体素子１０２の電流経路は、回路配線付き基板のリード配線を経由して制御電極１２０にゲート駆動信号を起動すると、外部出力端子Ｏから出力用リード配線１０４，下アーム用のパワー半導体素子１０２の正極電極１２２，下アーム用のパワー半導体素子１０２の負極電極１２２を経由して負極用リード配線１０５に流れる。このときも同様に出力用リード配線１０４と負極用リード配線１０５に向きが反対方向で平行な電流（電流１２３および電流１２４）の磁束が発生するが、近接した平行ペア配線化によりキャンセル効果が発生することで低インダクタンス化することが可能となる。
【００６７】
また、上アーム用のパワー半導体素子１０１と、下アーム用のパワー半導体素子１０２を略垂直に立体的に構成することにより、上記構成と比較して設置面積を５０％削減することが可能である。
【００６８】
さらに、上アーム用のパワー半導体素子１０１により発生する熱を、正極用リード配線１０３と絶縁体１０９を介して銅、アルミなどの金属フレーム１１０に放熱することが可能となる。また、下アームパワー半導体素子１０２により発生する熱を、負極用リード配線１０５と熱抵抗の低いシリコングリス、シリコンシートなどの絶縁体１０９を介して銅、アルミなどの金属フレーム１１０に放熱することが可能となる。
【００６９】
このように、本実施の形態のパワー半導体装置は、出力用リード配線１０４の方向に突出する段差Ｌ１を備える正極用リード配線１０３と、正極用リード配線１０３の方向に突出する段差Ｌ２および段差Ｌ２と逆向きで負極用リード配線１０５の方向に突出する段差Ｌ３を備える出力用リード配線１０４と、出力用リード配線１０４の方向に突出する段差Ｌ４を備える正極用リード配線１０３を設け、段差Ｌ１と段差Ｌ２が対向し、段差Ｌ３と段差Ｌ４とが対向するように、正極用リード配線１０３，出力用リード配線１０４，負極用リード配線１０５を平行に配置し、正極電極１２２が正極用リード配線１０３と接続し、負極電極１２１が出力用リード配線１０４と接続するようにパワー半導体素子１０１を配置し、正極電極１２２が出力用リード配線１０４と接続し、負極電極１２１が負極用リード配線１０５と接続するようにパワー半導体素子１０２を配置する構成とすることにより、段差Ｌ１つき正極用リード配線１０３に流れる電流１０２３の方向と、段差Ｌ２つき出力用リード配線１０４に流れる電流１０２２が平行で逆方向であり、段差Ｌ３つき出力用リード配線１０４に流れる電流１２３の方向と、段差Ｌ４つき負極用リード配線１０５に流れる電流１２４が平行で逆方向となるため、寄生インダクタンスが小さく、かつ設置面積の小さい、パワー半導体装置を構成できる。
【００７０】
また、金属フレーム１１０を高熱容量化して、発熱源である上アーム用のパワー半導体素子１０１，下アーム用のパワー半導体素子１０２の近傍に設置すると、放熱効果を向上させることができる。
【００７１】
図７に示すように、本実施の形態のパワー半導体装置として、上アーム用のパワー半導体素子１０１、下アーム用のパワー半導体素子１０２と、上アーム用のパワー半導体素子１０１の厚みｈ１以下の段差Ｌ５が形成された正極用リード配線１０３と、下アーム用のパワー半導体素子１０２の厚みｈ２以下の段差Ｌ６が形成された負極用リード配線１０５と、コの字型の出力リード配線１０４で構成させることもできる。
【００７２】
正極用リード配線１０３は、段差Ｌ５が上アーム用のパワー半導体素子１０１の方向、つまりに負極用リード配線１０５から離れる方向に突出し、上アーム用のパワー半導体素子１０１の正極電極１２２と電気的に接続される。
【００７３】
負極用リード配線１０５は、段差Ｌ６が下アーム用のパワー半導体素子１０２の方向、つまりに正極用リード配線１０３から離れる方向に突出し、下アーム用のパワー半導体素子１０２の負極電極１２１と電気的に接続される。
【００７４】
出力用リード配線１０４は、正極用リード配線１０３が接続された上アーム用のパワー半導体素子１０１の負極電極１２１と負極用リード配線１０５が接続された下アーム用のパワー半導体素子１０２の正極電極１２２とを、正極用リード配線１０３および負極用リード配線１０５の段差外周を空間的に経由するようにコの字型に配設され、圧接することで上アーム用のパワー半導体素子１０１の負極電極１２１、下アーム用のパワー半導体素子１０２の正極電極１２２と電気的に接続される。
【００７５】
上記構成において上アーム用のパワー半導体素子１０１の電流は、回路配線付き基板からリード配線を経由して制御電極１２０にゲート駆動信号を起動すると、正極リード配線１０３から、正極電極１２２，負極電極１２１，出力用リード配線１０４を経由して外部出力端子Ｏに流れる。このとき正極用リード配線１０３と出力用リード配線１０４に向きが反対方向で平行な電流（電流１２５および電流１２６）の磁束が発生するが、近接した平行ペア配線化によりキャンセル効果が発生することで低インダクタンス化することが可能となる。
【００７６】
もう一方の下アーム用のパワー半導体素子１０２の電流は、回路配線付き基板リード配線を経由して制御電極１２０にゲート駆動信号を起動すると、外部出力端子Ｏから出力用リード配線１０４，下アーム用のパワー半導体素子１０２の正極電極１２２，下アーム用のパワー半導体素子１０２の負極電極１２１を経由して負極用リード配線１０５に流れる。このときも同様に、出力用リード配線１０４と負極用リード配線１０５に向きが反対方向で平行な電流（電流１２７および電流１２８）の磁束が発生するが、近接した平行ペア配線化によりキャンセル効果が発生することで低インダクタンス化することが可能となる。
【００７７】
また、上アーム用のパワー半導体素子１０１と、下アーム用のパワー半導体素子１０２を略垂直に立体的に構成することにより、上記の構成と比較して設置面積を５０％削減することが可能である。
【００７８】
さらに、上アーム用のパワー半導体素子１０１から発生する熱を、負極電極１２１から出力用リード配線１０４と絶縁体１０９を介して銅、アルミなどの金属フレーム１１０に放熱することが可能となる。また、下アーム用のパワー半導体素子１０２から発生する熱を、正極電極１２２から出力用リード配線１０５と熱抵抗の低いシリコングリス、シリコンシートなどの絶縁体１０９を介して銅、アルミなどの金属フレーム１１０に放熱することが可能となる。
【００７９】
かかる構成によれば、段差Ｌ５つき正極用リード配線１０３に流れる電流１２５の方向と、出力用リード配線１０４に流れる電流１２６が平行で逆方向であり、段差Ｌ６つき負極用リード配線１０５に流れる電流１２７の方向と、出力用リード配線１０４に流れる電流１２８が平行で逆方向となり、インダクタンス低減効果を保ったまま設置面積を削減し、高熱容量の金属フレーム１１０を放熱用フィンとして上アーム用のパワー半導体素子１０１，下アーム用のパワー半導体素子１０２の近傍に設置可能となり放熱効率が向上する。
【００８０】
図８に示すように、パワー半導体装置として、上アーム用のパワー半導体素子１０１の正極電極１２２と正極とを電気的に接続する正極用リード配線１０３と、下アーム用のパワー半導体素子１０２の負極電極１２１と負極とを電気的に接続する負極用リード配線１０５と、上アーム用のパワー半導体素子１０１の負極電極１２１と下アーム用のパワー半導体素子１０２の正極電極１２２とを電気的に接続する出力用リード配線１０４とから構成しても良い。また、パワー半導体素子１０１，１０２は隣り合って配置される。
【００８１】
そして、出力用リード配線１０４の一方の端部はパワー半導体素子１０１の負極電極１２１と接続され、パワー半導体素子１０１，１０２の間でパワー半導体素子１０１の正極電極１２２の方向に折り曲げられ、さらに折り返される。また、出力用リード配線１０４の他端はパワー半導体素子１０２の正極電極１２２と接続される。正極用リード配線１０３の一端はパワー半導体素子１０１の正極電極１２２と接続され、パワー半導体素子１０１の正極電極１２２から負極電極１２１への向きと逆向きに折り曲げられ、正極用リード配線１０３の他端は正極の端子（図示せず）に接続される。また、負極用リード配線１０５の一端はパワー半導体素子１０２の負極電極１２１と接続され、パワー半導体素子１０２の負極電極１２１から正極電極１２２への向きと逆向きに折り曲げられ、負極用リード配線１０５の他端は負極の端子（図示せず）に接続される。このように各リード配線を折り曲げることにより、パワー半導体素子１０１，１０２の間の領域において、正極用リード配線１０３，出力用リード配線１０４，負極用リード配線１０５の折り曲げ部は互いに平行かつ近接して配置される領域を備えることが、図８に示す実施の形態２のパワー半導体装置の特徴である。
【００８２】
このように、正極用リード配線１０３および負極用リード配線１０５を正極端子，負極端子の方向に曲げ、出力用リード配線１０４の途中をパワー半導体素子１０１，１０２の間の領域において折り曲げて折り返して、正極用リード配線１０３，出力用リード配線１０４，負極用リード配線１０５において、折り曲げ部が互いに平行に配置される領域を設けることにより、上アーム用のパワー半導体素子１０１の電流経路１２９は、回路配線付き基板からリード配線を経由して制御電極１２０にゲート駆動信号を起動すると、正極リード配線１０３，正極電極１２２，負極電極１２１，正極リード配線１０３と略平行に配設されている出力用リード配線１０４のコの字形状の凸部１３０を経由して外部へ流れる。このとき正極用リード配線１０３と出力用リード配線１０４に向きが反対方向で平行な電流の磁束が発生するが、近接した平行ペア配線化によりキャンセル効果が発生することで低インダクタンス化することが可能となる。
【００８３】
もう一方の下アーム用のパワー半導体素子１０２の電流経路１３１は、回路配線付き基板リード配線を経由して制御電極１２０にゲート駆動信号を起動すると、出力用リード配線１０４のコの字形状の凸部１３０，出力用リード配線１０４，下アーム用のパワー半導体素子１０２の正極電極１２２，下アーム用のパワー半導体素子１０２の負極電極１２１を経由して負極用リード配線１０５に流れる。このときも同様に出力用リード配線１０４と負極用リード配線１０５に向きが反対方向で平行な電流の磁束が発生するが、近接した平行ペア配線化によりキャンセル効果が発生することで低インダクタンス化することが可能となる。また、正極用リード配線１０３と負極用リード配線１０５に外部出力端子１０６（図５参照）用の穴加工が不要となる。
【００８４】
図９に示すパワー半導体装置は、上アーム用のパワー半導体素子１０１の正極電極１２２と正極とを電気的に接続する正極用リード配線１０３と、下アーム用のパワー半導体素子１０２の負極電極１２１と負極とを電気的に接続する負極用リード配線１０５と、上アーム用のパワー半導体素子１０１の負極電極１２１と下アーム用のパワー半導体素子１０２の正極電極１２２とを電気的に接続する出力用リード配線１０４とから構成される。すなわち、図８においてパワー半導体素子１０１，１０２の間の領域に、出力用リード配線１０４を折り曲げて平行な２本の出力用リード配線１０４を形成していたが、折り曲げて形成した凸部１３０（図８参照）を１本の出力用リード配線１０４で形成し、パワー半導体素子１０１の負極電極１２１とパワー半導体素子１０２の正極電極１２２とをつなぐ直線状の出力用リード配線１０４に直交して外部出力端子Ｏに接続するする配線のＴ字型部１３２をさらに設け、出力用リード配線１０４をＴ字上にすることを特徴とする。
【００８５】
上記構成において、上アーム用のパワー半導体素子１０１の電流経路１２９は、回路配線付き基板からリード配線を経由して制御電極１２０にゲート駆動信号を起動すると、正極リード配線１０３，正極電極１２２，負極電極１２１，正極リード配線１０３と略平行に配設されている出力用リード配線１０４のＴ字型部１３２，外部出力端子Ｏを経由して外部へ流れる。このとき正極用リード配線１０３と出力用リード配線１０４に向きが反対方向で平行な電流の磁束が発生するが、近接した平行ペア配線化によりキャンセル効果が発生することで低インダクタンス化することが可能となる。
【００８６】
もう一方の下アーム用のパワー半導体素子１０２の電流経路１３１は、回路配線付き基板リード配線を経由して制御電極１２０にゲート駆動信号を起動すると、外部出力端子Ｏから、出力用リード配線１０４のＴ字型部１３２，下アーム用のパワー半導体素子１０２の正極電極１２２，下アーム用のパワー半導体素子１０２の負極電極１２１，負極用リード配線１０５に流れる。このときも同様に出力用リード配線１０４と負極用リード配線１０５に向きが反対方向で平行な電流の磁束が発生するが、近接した平行ペア配線化によりキャンセル効果が発生することで低インダクタンス化することが可能となる。また、正極用リード配線１０３と負極用リード配線１０５に外部出力端子１０６（図５参照）用の穴加工が不要となる。
【００８７】
（実施の形態３）
図１０は、本発明の実施の形態３のパワー半導体装置の構成を示す斜視図である。図１０において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
【００８８】
図１０に示すパワー半導体装置は、実施の形態１で述べたパワー半導体素子１０１，１０２を１対として、複数対を並列に並べて、それぞれの正極用リード配線１０３を共通プラスリード配線７０２で電気的に接続し、同様に出力側電極用の負極用リード配線１０５も共通マイナスリード配線７０３で電気的に接続する構造である。
【００８９】
上記構造において上アーム用のパワー半導体素子１０１が駆動する際の電流経路１３３は、回路配線付き基板から上アーム制御電極接続リード配線１０８を経由して制御電極にゲート駆動信号を起動すると、共通プラスリード配線７０２から、正極用リード配線１０３，上アーム用のパワー半導体素子１０１の正極電極，負極電極，出力用リード配線１０４を経由して外部出力端子１０６に流れる。
【００９０】
もう一方の下アームパワー半導体素子１０２が駆動する際の電流経路１３４は、回路配線付き基板から下アーム制御電極接続リード配線１０７を経由して制御電極にゲート駆動信号を起動すると、外部出力端子１０６から出力リード配線１０４，下アーム用のパワー半導体素子１０２の正極電極，負極電極，負極用リード配線１０５を経由して、共通マイナスリード配線７０３に流れるので、本構成においても実施の形態１と同様に、高速化を図りながら、インダクタンスを低減することにより低損失化を図ることが可能となる。
【００９１】
また、図１１（ａ），図１１（ｂ）に示すように、上アーム用のパワー半導体素子１０１が駆動する際の電流経路１３５は、回路配線付き基板から上アーム制御電極接続リード配線１０８を経由して制御電極にゲート駆動信号を起動すると、共通プラスリード配線７０２から、正極用リード配線１０３，上アームパワー半導体素子１０１の正極電極，負極電極，出力用リード配線１０４，外部出力端子１０６を経由して負荷に流れる。その時に負荷から戻ってくる電流は、下アーム用のパワー半導体素子１１２を通して共通マイナスリード配線７０３に流れる。すなわち外部出力端子１０６を経由して負荷に流れた電流１３６が、外部出力端子１１１から出力用リード配線１１４，下アームパワー半導体素子１１２の正極電極，負極電極から負極用リード配線１１５を経由して、共通マイナスリード配線７０３に流れる。したがって、本構成をとることにより、本実施の形態の上記パワー半導体装置で得られた効果に加えて、図１１（ａ），図１１（ｂ）に示すように、共通プラスリード配線７０２と共通マイナスリード配線７０３を、複数対の半導体素子にわたって、上アームパワー半導体素子１０１と下アームパワー半導体素子１１２に接続するように配設されることにより、共通プラスリード線７０２と共通マイナスリード配線７０３間における自己インダクタンスを相互に打ち消すことでサージ電圧を抑制し、スイッチング損失が低減される。
【００９２】
かかる構成によれば本発明のパワー半導体装置は、本実施の形態の上記の構成のパワー半導体装置を一対として同一平面内に複数対並列に配置し、各対の上アーム用のパワー半導体素子１０１の正極電極が正極用リード配線を介して電気的に共通プラスリード配線７０２で接続され、各対の下アーム用のパワー半導体素子１０２の負極電極が負極用リード配線を介して共通マイナスリード配線７０３で接続され、共通プラスリード線７０２と、共通マイナスリード線７０３が上アーム用のパワー半導体素子１０１と、下アーム用のパワー半導体素子１０２、１１２の間に配設されることにより、本実施の形態の上記の効果に加えて、共通プラスリード線７０２と共通マイナスリード配線７０３間における自己インダクタンスも相互に打ち消し、低減することでサージ電圧を抑制し、よりスイッチング損失が低減される。
【００９３】
また、図１２に示すように、パワー半導体素子１０１とパワー半導体素子１０２とをＶ字型に接続したものを１対として、３つまたは複数の対を略環状に並べて、それぞれの入力側電極用のリード配線１０３を共通プラスリード配線７０２で電気的に接続し、同様に出力側電極用のリード配線１０５も共通マイナスリード配線７０３で電気的に接続する構成とすることもできる。
【００９４】
上記構造において、上アーム用のパワー半導体素子１０１が、駆動する際の電流経路１３７は、回路配線付き基板から上アーム制御電極接続リード配線を経由して制御電極にゲート駆動信号を起動すると、共通プラスリード配線７０２から、リード配線１０３，正極電極，負極電極，リード配線１０４を経由して外部入出力端子１０６に流れる。
【００９５】
もう一方の下アーム用のパワー半導体素子１０２が、駆動する際の電流経路１３８は、回路配線付き基板から下アーム制御電極接続リード配線を経由して制御電極にゲート駆動信号を起動すると、外部出力端子１０６から出力用リード配線１０４，負極電極，正極電極，負極用リード配線１０５を経由して共通マイナスリード配線７０３に流れる。
【００９６】
このように、パワー半導体素子をＶ字型に接続したものを１対とし、複数対のパワー半導体素子を環状に並べ、各パワー半導体素子のＶ字の先端部分を環の中心とし、環の中心部分で共通プラスリード配線７０２および共通マイナスリード配線７０３と接続する各パワー半導体素子する構成をとることにより、実施の形態１と同様に、近接した平行ペア配線化によりキャンセル効果が発生することで低インダクタンス化することが可能となる。
【００９７】
また、パワー半導体装置を略環状に並べることで、発熱源であるパワー半導体素子を放射状に配列できるため、発熱密度を低減させることが可能となり、放熱効果も得られる。
図１２では、外部出力端子１０６を形成するパワー半導体装置を例に説明したが、本実施の形態で用いられる１対のパワー半導体素子は、図１，図３，図４，図５に示すいずれのパワー半導体素子を用いても良い。
【００９８】
なお、上記各実施の形態では、半導体素子としてパワー半導体素子を用いたパワー半導体装置を例に説明したが、半導体素子からなる半導体装置であっても良い。
また、各半導体素子の第１面に正極電極を設け、第１面の裏面である第２面に制御電極および負極電極を設ける例を用いて説明したが、第１面に負極電極を設け、第１面の裏面である第２面に制御電極および正極電極を設ける構成であっても良い。
【産業上の利用可能性】
【００９９】
本発明は、高速化を図ったとしても低損失化を実現することができ、高速化と低損失化が求められる半導体装置等に有用である。
【符号の説明】
【０１００】
１０１    パワー半導体素子
１０２    パワー半導体素子
１０３    正極用リード配線
１０４    出力用リード配線
１０５    負極用リード配線
１０６    外部出力端子
１０７    下アーム制御電極接続リード配線
１０８    上アーム制御電極接続リード配線
１０９    絶縁体
１１０    金属フレーム
１１１    外部出力端子
１１２      パワー半導体素子
１１４    出力用リード配線
１１５    負極用リード配線
１１６    空間
１２０    制御電極
１２１    負極電極
１２２    正極電極
１２３    電流
１２４    電流
１２５    電流
１２６    電流
１２７    電流
１２８    電流
１２９    電流経路
１３０    凸部
１３１    電流経路
１３２    Ｔ字型部
１３３    電流経路
１３４    電流経路
１３５    電流経路
１３６    電流
１３７    電流経路
１３８    電流経路
７０２    共通プラスリード配線
７０３    共通マイナスリード配線
１００１    ＩＧＢＴチップ
１００２    ＩＧＢＴチップ
１００３    基板
１００４    基板
１００５    ゲート電極
１００６    コレクタ電極
１００７    基板
１００８    エミッタ電極
１０１０    電源用電極（マイナス）
１０１１    接続部
１０１２    電源用電極（プラス）
１０１３    ＦＥＴ素子
１０１４    半導体素子用電極
１０１５    第１導電部材
１０１６    絶縁層
１０１７    出力用電極
１０１８    ＦＥＴ素子
１０１９ａ    ボンディングワイヤ
１０１９ｂ    ボンディングワイヤ
１０２１    方向
１０２２    電流
１０２３    電流
１０２４    電流経路
１０２５    電流経路
１０２６    電流経路
１０２７    電流経路
ｈ１    厚み
ｈ２    厚み
Ｌ１    段差
Ｌ２、Ｌ３    段差
Ｌ４    段差
Ｌ５    段差
Ｌ６    段差
【図１】
2013219290.tif 000003
【図２】
2013219290.tif 000004
【図３】
2013219290.tif 000005
【図４】
2013219290.tif 000006
【図５】
2013219290.tif 000007
【図６】
2013219290.tif 000008
【図７】
2013219290.tif 000009
【図８】
2013219290.tif 000010
【図９】
2013219290.tif 000011
【図１０】
2013219290.tif 000012
【図１１】
2013219290.tif 000013
【図１２】
2013219290.tif 000014
【図１３】
2013219290.tif 000015
【図１４】
2013219290.tif 000016
【図１５】
2013219290.tif 000017