(57)【要約】【課題】映像信号のフラット部分のノイズを確実に除去可能とする。【解決手段】映像信号のフラット部分の判定区間にアクティブ出力信号を生成、出力するよう構成されてなるフラット部検出領域選択装置１６と、フラット部検出領域選択装置１６の出力がアクティブの間、入力された映像信号が、アナログ由来のフラット部分か、デジタル信号のフラット部分であるかを判定するフラット部検出装置１７と、フラット部検出装置１７の判定結果に基づいて、フラット部分に対する補正信号を生成、出力する補正信号生成装置１８と、映像信号と補正信号生成装置１８から出力された補正信号とを飽和付き加算する加算器１９と、を具備してなり、映像ノイズ除去を可能としたものである。【選択図】図３
2013150186.tif 000002
【特許請求の範囲】
【請求項１】
映像信号のフラット部分の判定区間にアクティブ出力信号を生成、出力するよう構成されてなるフラット部検出領域選択装置と、
前記フラット部検出領域選択装置の出力がアクティブの間、入力された映像信号が、アナログ由来のフラット部分か、デジタル信号のフラット部分であるかを判定するフラット部検出装置と、
前記フラット部検出装置の判定結果に基づいて、前記フラット部分に対する補正信号を生成、出力する補正信号生成装置と、
前記映像信号と前記補正信号生成装置から出力された前記補正信号とを加算する飽和機能付き加算器と、を具備してなることを特徴とする映像ノイズ除去装置。
【請求項２】
第１の映像信号のフラット部分の判定区間にアクティブ出力信号を生成、出力するよう構成されてなるフラット部検出領域選択装置と、
前記フラット部検出領域選択装置の出力がアクティブの間、入力された第１の映像信号が、アナログ由来のフラット部分か、デジタル信号のフラット部分であるかを判定するフラット部検出装置と、
前記フラット部検出装置の判定結果に基づいて、前記フラット部に対する補正信号を生成、出力する補正信号生成装置と、
前記第１の映像信号と前記補正信号生成装置から出力された前記補正信号とを加算する第１の飽和機能付き加算器と、
第２の映像信号と前記補正信号生成装置から出力された補正信号とを加算する第２の飽和機能付き加算器と、
第３の映像信号と前記補正信号生成装置から出力された補正信号とを加算する第３の飽和機能付き加算器と、を具備し、３チャンネルの映像に対して、それぞれ映像ノイズ除去を可能としたことを特徴とする映像ノイズ除去装置。
【請求項３】
前記フラット検出領域選択装置は、
前記映像信号の水平同期信号を基準として、映像の水平方向の位置をカウントする水平位置カウンタと、
前記映像信号の垂直同期信号を基準として、映像の垂直方向の位置をカウントする垂直位置カウンタと、
前記水平位置カウンタのカウント結果と、前記垂直位置カウンタのカウント結果が、所定の値域内であるか否かを判定し、前記所定の値域内にあると判定された場合に、フラット検出領域選択信号を出力するよう構成されてなる値域判定装置と、を具備してなることを特徴とする請求項１又は２記載の映像ノイズ除去装置。
【請求項４】
前記フラット部検出装置は、
前記映像のヒストグラムを算出するヒストグラム算出装置と、
前記ヒストグラム算出装置の出力に対して、所定の波形の畳み込みを行う畳み込み演算装置と、
前記ヒストグラム算出装置により算出されたヒストグラムにおける頻度の最大値を算出する第１の最頻値算出装置と、
前記第１の最頻値算出装置により算出された前記頻度の最大値が所定レベルを超えた場合に、アクティブ出力信号を生成、出力する第１の頻度判定装置と、
前記畳み込み装置により畳み込みが施されたヒストグラムにおける頻度の最大値、及び、前記最大値が得られる際の入力値を算出する第２の最頻値算出装置と、
前記第２の最頻値算出装置により算出された前記頻度の最大値が所定レベルを超えた場合に、アクティブ出力信号を生成、出力する第２の頻度判定装置と、を具備してなることを特徴とする請求項１又は２記載の映像ノイズ除去装置。
【請求項５】
前記補正信号生成装置は、
最大輝度信号から想定されるフラット部のレベルである、フラット値を算出するフラット値算出装置と、
前記フラット値算出装置により算出されたフラット値を基に補正差分算出値を算出する補正差分値算出装置と、
デジタルフラット検出信号とアナログフラット検出信号を基に、前記補正差分値算出装置により算出された補正差分算出値を選択する補正差分値選択装置と、を具備してなることを特徴とする請求項１又は２記載の映像ノイズ除去装置。
【請求項６】
前記フラット値算出装置は、
入力段に印加された最頻輝度信号を、外部からの制御信号に応じて保持し、フラット値信号として出力するＨＯＬＤ回路と、
前記ＨＯＬＤ回路の入力段に印加された前記最頻輝度信号と、前記ＨＯＬＤ回路から出力されたフラット値との差分を算出する減算器と、
前記減算器の出力が、所定の値域の内側か外側かを判定する値域判定装置と、
前記値域判定装置において、前記減算器の出力が、所定の値域の外側と判定されたことをカウントすると共に、前記カウントが所定回数連続した場合に、前記ＨＯＬＤ回路へ対して前記制御信号としてフェッチ信号を出力するカウント判定装置と、を具備してなることを特徴とする請求項５記載の映像ノイズ除去装置。
【請求項７】
前記補正差分値算出装置は、
フラット値信号を、上位Ｎｐビットと、下位（Ｎｉ−Ｎｐ）ビットに分割して、前記上位Ｎｐビットのみを出力する第１のビット分割装置と、
映像信号を、上位Ｎｐビットと、下位（Ｎｉ−Ｎｐ）ビットに分割して、それぞれ出力する第２のビット分割装置と、
前記第１のビット分割装置により得られたフラット値信号の上位ビットと、前記第２のビット分割装置により得られた映像信号の上位ビットを比較する比較装置と、
前記比較装置における比較結果が、前記フラット値信号の上位ビット＝前記映像信号の上位ビットの場合には、前記第２のビット分割装置から出力された映像信号の下位ビットを選択、出力し、
前記フラット値信号の上位ビット＞前記映像信号の上位ビットである場合には、第１の定数を選択、出力し、
前記フラット値信号の上位ビット＜前記映像信号の上位ビットである場合には、第２の定数を選択、出力するセレクタと、
前記第１のビット分割装置から出力されたフラット値信号のビット出力を上位ビットとすると共に、前記セレクタから出力されたビット出力を下位ビットとして結合して出力するビット結合装置と、
前記ビット結合装置の出力から映像信号入力を減算し、補正差分算出値信号として出力する減算器と、を具備してなることを特徴とする請求項５記載の映像ノイズ除去装置。
【請求項８】
前記補正差分値選択装置は、
デジタルフラット検出信号を反転出力するインバータ回路と、
前記インバータ回路の出力とアナログフラット検出信号とのＡＮＤ信号とし、映像信号がデジタル信号のフラット部分でなく、かつ、アナログ由来のフラット部分である場合に、アクティブとなる信号を生成、出力するＡＮＤ回路と、
前記ＡＮＤ回路の出力が非アクティブ時に定数０を出力する一方、前記ＡＮＤ回路の出力がアクティブ時に前記補正差分値選択装置から出力された補正差分算出値を選択、出力するセレクタと、を具備してなることを特徴とする請求項５記載の映像ノイズ除去装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像ノイズの除去装置に係り、特に、ノイズ除去に起因する映像信号のレベル変動の抑圧等を図ったものに関する。
【背景技術】
【０００２】
従来の映像処理システムの構成例としては、例えば、  図１１に示されたような構成のものが知られている。
すなわち、この映像処理システムは、映像処理装置３０３とパネル装置３０４を主たる構成要素として構成されたものとなっており、映像処理装置３０３には、アナログ映像信号が入力されるようになっている。
映像処理装置３０３においては、入力されたアナログ映像信号がＡＤ変換器（図１１においては「ＡＤＣ」と表記）によりディジタル信号に変換されると共に、パネル装置３０４における表示に必要な信号処理が施され、パネル装置３０４に入力されるようになっている。
【０００３】
映像処理装置３０３へ入力されるアナログ映像信号には、入力の際に、種々の要因によりノイズが重畳されることがあるが、図１１においては、このようなノイズの重畳を、ノイズ源３０１の出力信号が、加算器３０２によりアナログ映像信号に加算される状態と等価であるとして表されている。
なお、この種の映像処理システムとしては、例えば、特許文献１等に開示されたものがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２５９２６９号公報（第２−６頁、図１−図４）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の構成において、ノイズが重畳されたアナログ映像信号が、映像信号処理装置３０３においてＡＤ変換されると、ノイズの影響で映像のフラット部分のレベルが変動し、パネル装置３０４で表示した場合に視覚的に目立ち、視認性の劣化を招くという問題がある。
また、パネル装置３０４におけるデジタル信号のビット幅が、映像処理装置３０３の出力ビット幅より小さい場合、下位ビットの切り捨てが生ずるが、レベル変動が、この下位ビットの切り捨ての閾を跨ぐ場合、より顕著にパネル装置３０４の映像に現れるノイズとなってしまうという問題がある。
【０００６】
例えば、図１２には、映像信号のフラット部においてノイズが目立ち難い場合の波形例が模式的に示されている。
すなわち、図１２（Ａ）はＡＤ変換後における波形例を示し、図１２（Ｂ）はパネル装置のビット幅に削減された波形例を示している。なお、同図において、横方向の点線はＡＤ変換器のＬＳＢ単位を、横方向の実線はパネル装置３０４のＬＳＢ単位を、それぞれ表しており、×印は映像レベルを表している。
【０００７】
一方、図１３には、映像信号のフラット部においてノイズが目立ち易い場合の波形例が模式的に示されている。
すなわち、図１３（Ａ）はＡＤ変換後における波形例を示し、図１３（Ｂ）はパネル装置３０４のビット幅に削減された波形例を示している。同図における点線、実線のそれぞれの意味は、図１２と同様である。
【０００８】
本発明は、上記実状に鑑みてなされたもので、映像信号のフラット部分のノイズを確実に除去することができる映像ノイズ除去装置を提供するものである。
【課題を解決するための手段】
【０００９】
上記本発明の目的を達成するため、本発明に係る映像ノイズ除去装置は、
映像信号のフラット部分の判定区間にアクティブ出力信号を生成、出力するよう構成されてなるフラット部検出領域選択装置と、
前記フラット部検出領域選択装置の出力がアクティブの間、入力された映像信号が、アナログ由来のフラット部分か、デジタル信号のフラット部分であるかを判定するフラット部検出装置と、
前記フラット部検出装置の判定結果に基づいて、前記フラット部分に対する補正信号を生成、出力する補正信号生成装置と、
前記映像信号と前記補正信号生成装置から出力された前記補正信号とを加算する飽和機能付き加算器と、を具備してなるものである。
また、上記本発明の目的を達成するため、本発明に係る映像ノイズ除去装置は、
第１の映像信号のフラット部分の判定区間にアクティブ出力信号を生成、出力するよう構成されてなるフラット部検出領域選択装置と、
前記フラット部検出領域選択装置の出力がアクティブの間、入力された第１の映像信号が、アナログ由来のフラット部分か、デジタル信号のフラット部分であるかを判定するフラット部検出装置と、
前記フラット部検出装置の判定結果に基づいて、前記フラット部に対する補正信号を生成、出力する補正信号生成装置と、
前記第１の映像信号と前記補正信号生成装置から出力された前記補正信号とを加算する第１の飽和機能付き加算器と、
第２の映像信号と前記補正信号生成装置から出力された補正信号とを加算する第２の飽和機能付き加算器と、
第３の映像信号と前記補正信号生成装置から出力された補正信号とを加算する第３の飽和機能付き加算器と、を具備し、３チャンネルの映像に対して、それぞれ映像ノイズ除去を可能とした構成としても好適である。
【発明の効果】
【００１０】
本発明によれば、映像信号のアナログ由来のフラット部分に基づいて補正信号を生成し、映像信号を補正することでフラット部のノイズを確実に除去することができ、従来に比して良質の映像信号を得ることができるという効果を奏するものである。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態における映像ノイズ除去装置を用いた映像処理システムの構成例を示す構成図である。
【図２】図１に示された映像処理システムにおける入出力信号の波形例を示す波形図であって、図２（Ａ）は入力信号の波形図、図２（Ｂ）は出力信号の波形図である。
【図３】本発明の実施の形態における映像ノイズ除去装置の構成例を示す構成図である。
【図４】図３に示された映像ノイズ除去装置を構成するフラット検出領域選択装置の構成例を示す構成図である。
【図５】図３に示された映像ノイズ除去装置を構成するフラット部検出装置の構成例を示す構成図である。
【図６】図３に示された映像ノイズ除去装置を構成する補正信号生成装置の構成例を示す構成図である。
【図７】図６に示された補正信号生成装置を構成するフラット値算出装置の構成例を示す構成図である。
【図８】図６に示された補正信号生成装置を構成する補正差分値算出装置の構成例を示す構成図である。
【図９】図６に示された補正信号生成装置を構成する補正差分値選択装置の構成例を示す構成図である。
【図１０】本発明の実施の形態における映像ノイズ除去装置を３チャンネルの映像信号に対して用いる場合の構成例を示す構成図である。
【図１１】従来の映像処理システムの構成例を示す構成図である。
【図１２】従来装置において映像信号のフラット部にノイズが目立ち難い場合の入出力波形の例で、図１２（Ａ）は入力波形を、図１２（Ｂ）は出力波形を、それぞれ示す波形図である。
【図１３】従来装置において映像信号のフラット部にノイズが目立ち易い場合の入出力波形の例で、図１３（Ａ）は入力波形を、図１３（Ｂ）は出力波形を、それぞれ示す波形図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図１乃至図１０を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における映像ノイズ除去装置を用いた映像処理システムの構成例について、図１を参照しつつ説明する。
映像処理装置４０３は、アナログ映像信号をＡＤ変換（ＡＤＣ）によりディジタル信号に変換し、必要とされる種々の信号処理を施し、映像を表示するパネル装置４０４へ出力するものである。そして、本発明の実施の形態における映像ノイズ除去装置４０５は、映像処理装置４０３とパネル装置４０４との間に設けられ、後述するように映像信号のフラット部におけるノイズの除去を行うものとなっている。
図１においては、アナログ映像入力端子４００から入力されるアナログ映像信号に、本来、誘導等により重畳されるノイズを、ノイズ源４０１の出力信号として、加算器４０２によりアナログ映像信号に加算される場合と等価として表している。
【００１３】
このような構成において、ノイズ源４０１によりノイズが重畳されたアナログ映像信号が映像処理装置４０３によりディジタル映像信号に変換された場合、そのフラット部分は、図２（Ａ）に示されたようにノイズが重畳された状態（×印）となる。なお、図２において、点線で示された横線は映像処理装置４０３に用いられるＡＤ変換器のＬＳＢ単位を、実線の横線はパネル装置４０４のＬＳＢ単位を、それぞれ表している。
図２（Ａ）に示されたように、フラット部分にパネル装置４０４のＬＳＢ単位の階調を跨ぐようなノイズが重畳されたディジタル映像信号に対して、後述する本発明の実施の形態の映像ノイズ除去装置４０５によるノイズ除去を施すことにより、図２（Ｂ）に示されたように、ノイズは、パネル装置４０４のＬＳＢ単位の階調に納まることとなる。
【００１４】
図３には、本発明の映像ノイズ除去装置４０５の構成例が示されており、以下、同図を参照しつつ、かかる映像ノイズ除去装置４０５について説明する。
映像ノイズ除去装置４０５は、フラット検出領域選択装置１６と、フラット部検出装置１７と、補正信号生成装置１８とを主たる構成要素として構成されたものとなっている。
フラット部検出装置１７は、映像入力端子１０を介して入力されるアナログ映像信号が、アナログ由来のフラット部分であるのか、デジタル信号のフラット部分であるのか、を判定するよう構成されてなるものである。本発明の実施の形態におけるフラット部検出装置１７は、次述するフラット検出領域選択装置１６から出力されるフラット検出領域選択信号がアクティブの時に、上述のような判定動作がなされるようになっているものである。
【００１５】
フラット検出領域選択装置１６は、映像信号がフラット部分であるか否かを判定する領域で、上述のフラット部検出装置１７に対して、アクティブとなるフラット検出領域選択信号を出力するよう構成されてなるものであり、通常、フラット検出領域選択信号は映像信号の有効期間でアクティブとされるようになっている。
補正信号生成装置１８は、フラット部検出装置１７の出力信号に応じて、映像信号に対する補正信号を生成、出力するよう構成されてなるものである。
この補正信号生成装置１８により得られた補正信号は、飽和機能付き加算器１９において、映像入力端子１０を介して入力された映像信号に飽和付き加算され、映像出力端子１３を介して、外部、すなわち、パネル装置４０４（図１参照）へ出力されるようになっている。
このように、映像信号に補正信号が加算されることで、映像信号のフラット部分のノイズが除去されるようになっている。
【００１６】
図４には、フラット検出領域選択装置１６の構成例が示されており、以下、同図を参照しつつ、この構成例について説明する。
この構成例におけるフラット検出領域選択装置１６は、水平位置カウンタ２１と、垂直位置カウンタ２２と、値域判定装置２３とを有して構成されたものとなっている。
水平位置カウンタ２１は、映像信号に含まれる水平同期信号を基準として、現時点における映像の水平方向の位置をカウントするよう構成されたものとなっている。
【００１７】
垂直位置カウンタ２２は、映像信号に含まれる垂直同期信号を基準として、現時点における映像の垂直方向の位置をカウントするよう構成されたものとなっている。
値域判定装置２３は、水平位置カウンタ２１のカウント結果、及び、垂直位置カウンタ２２のカウント結果が、予め設定された値域内にあるか否かを判定し、値域内と判定された場合にフラット検出領域選択信号を、フラット検出領域選択信号端子２０へ出力するよう構成されたものとなっている。なお、判定の基準となる値域は、固定でも、また、可変でも、いずれでも良い。
【００１８】
次に、フラット部検出装置１７の構成例について、図５を参照しつつ説明する。
この構成例におけるフラット部検出装置１７は、ヒストグラム算出装置３５と、畳み込み演算装置３６と、第１及び第２の最頻値算出装置３７，３８と、第１及び第２の頻度判定装置３９，４０を有して構成されたものとなっている。
ヒストグラム算出装置３５は、映像入力端子３０を介して入力された映像信号の一定時間の過去の時点から現時点までのヒストグラムを算出するよう構成されてなるものである。かかるヒストグラム算出装置３５は、具体的には、フラット検出領域選択信号端子３１を介してフラット検出領域選択信号が入力されている間の映像信号のヒストグラムが算出されるよう構成されている。
【００１９】
第１の最頻値算出装置３７は、ヒストグラム算出装置３５により得られたヒストグラムの頻度の最大値を算出するよう構成されてなるもので、その算出結果は、次述する第１の頻度判定装置３９へ入力されるようになっている。
第１の頻度判定装置３９は、第１の最頻値算出装置３７により算出された頻度の最大値が所定レベルを超えている場合に、アクティブとなる信号を、デジタルフラット検出信号端子３２へ出力するよう構成されてなるものである。
畳み込み演算装置３６は、ヒストグラム算出装置３５により得られたヒストグラムに特定の波形、例えば、矩形波の畳み込むを行うよう構成されたものとなっている。畳み込まれる波形の幅は、映像入力信号に重畳しているノイズの振幅程度とするのが好適である。
【００２０】
第２の最頻値算出装置３８は、畳み込み演算装置３６の演算結果、すなわち、畳み込みが施されたヒストグラムの頻度の最大値を算出すると共に、頻度が最大となる入力値を算出し、頻度の最大値を次述する第２の頻度判定装置４０へ出力すると共に、頻度が最大となる入力値を最頻輝度信号端子３４へ出力するよう構成されてなるものである。
第２の頻度判定装置４０は、第２の最頻値算出装置３８により算出された頻度の最大値が所定レベルを超えている場合に、アクティブとなる信号を、アナログフラット検出信号端子３３へ出力するよう構成されてなるものである。
【００２１】
なお、アナログ由来の映像信号の場合、フラット部分においてもノイズによってヒストグラムが一点に集中しないため、畳み込みを行うことで一定の幅を有したヒストグラムを得て、そのヒストグラムの頻度の最大値を求めて、第２の頻度判定装置４０において、フラット部分であるか否かが判定されるよう構成するのが好適である。また、頻度の判定における閾値は固定であっても、可変であっても、いずれでも良い。
【００２２】
次に、補正信号生成装置１８（図３参照）の構成例について、図６を参照しつつ説明する。
この構成例における補正信号生成装置１８は、フラット値算出装置６５と、補正差分値算出装置６６と、補正差分値選択装置６７とを有して構成されたものとなっている。
フラット値算出装置６５は、最頻輝度信号端子６０を介して入力された最頻輝度信号を基に、フラット部分のレベルであるフラット値を算出するよう構成されてなるものである。
【００２３】
補正差分値算出装置６６は、フラット値算出装置６５により算出されたフラット値と、映像入力信号端子６１から入力される映像信号を基に、補正差分算出値を算出するよう構成されてなるものである。
そして、補正差分値選択装置６７は、デジタルフラット検出信号端子６２から入力されるデジタルフラット検出信号と、アナログフラット検出信号端子６３から入力されるアナログフラット検出信号とを基に、補正差分値算出装置６６により算出された補正差分算出値の選択の要否を決定し、選択された場合には、補正差分算出値を補正信号端子６４へ出力するよう構成されてなるものである。
【００２４】
次に、フラット値算出装置６５（図６参照）の構成例について、図７を参照しつつ説明する。
この構成例におけるフラット値算出装置６５は、ＨＯＬＤ回路７３と、減算器７４と、値域判定装置７５と、カウント判定装置７６とを有して構成されたものとなっている。
ＨＯＬＤ回路７３には、最頻輝度信号端子７０を介して最頻輝度信号が入力され、これを一定期間保持、出力するよう構成されてなるもので、ホールド（保持）された最頻輝度信号は、減算器７４へ入力されると共に、フラット値信号端子７１へ出力されるようになっている。
【００２５】
減算器７４は、最頻輝度信号端子７０を介して入力された最頻輝度信号とＨＯＬＤ回路７３の出力であるフラット値との差分を算出し、その算出結果を値域判定装置７５へ出力するよう構成されたものとなっている。
値域判定装置７５は、減算器７４により算出された差分が、ある値域の内側か外側かを判定するよう構成されてなるものである。なお、判定の閾値は固定であっても、可変であっても、いずれでも良い。
【００２６】
カウント判定装置７６は、値域判定装置７５において差分がある値域の外側と判定されることをカウントすると共に、そのカウントが所定回数連続した場合に、ＨＯＬＤ回路７３回路に対して、フェッチ(Fetch)信号が出力されるよう構成されてなるものである。かかるカウント判定装置７６における上述の所定回数は、固定であっても、可変であっても、いずれでも良い。
なお、ＨＯＬＤ回路７３は、カウント判定装置７６からのフェッチ(Fetch)信号が入力されると、最頻輝度信号端子７０を介して最頻輝度信号を取り込んで、次にフェッチ信号が入力されるまで、取り込んだ最頻輝度信号を保持、出力するようになっている。
【００２７】
かかるフラット値算出装置６５は、全体としては、フラット値が最頻輝度信号から一定期間連続して一定以上乖離した場合に、フラット値を現在の最頻輝度信号に更新する動作を行うものとなっている。かかる動作によって、最頻輝度信号は、フラット部分でもノイズによって変動する可能性があるが、フラット値変動は抑圧されるものとなっている。
【００２８】
次に、補正差分値算出装置６６（図６参照）の構成例について、図８を参照しつつ説明する。
この構成例における補正差分値算出装置６６は、第１及び第２のビット分割装置８３，８４と、比較装置８５と、セレクタ８８と、ビット結合装置８９と、減算器９０とを有して構成されたものとなっている。
第１のビット分割装置８３は、フラット値信号端子８０を介して入力されたフラット値信号を、上位Ｎｐビットと、下位（Ｎｉ−Ｎｐ）に分割して、上位ビットのみを出力するよう構成されたものとなっている。ここで、Ｎｉは、入力映像信号のビット幅であり、Ｎｐは、パネル装置４０４（図１参照）のビット幅である。
【００２９】
第２のビット分割装置８４は、映像入力端子８１を介して入力された映像信号を、上位Ｎｐビットと下位（Ｎｉ−Ｎｐ）に分割して、それぞれ出力するよう構成されてなるものである。
比較装置８５は、第１のビット分割装置８３で得られたフラット値信号の上位ビットと、第２のビット分割装置８４で得られた映像信号の上位ビットを比較し、その比較結果をセレクタ８８に出力するよう構成されてなるものである。
【００３０】
セレクタ８８は、比較装置８５の比較結果に応じて、次述するように信号を選択、出力するよう構成されたものとなっている。
すなわち、セレクタ８８は、比較装置８５の比較結果が、フラット値信号の上位ビット＝映像信号の上位ビットである場合、第２のビット分割装置８４から入力された映像信号の下位ビットを選択し、ビット結合装置８９へ出力する。
【００３１】
また、セレクタ８８は、比較装置８５の比較結果が、フラット値信号の上位ビット＞映像信号の上位ビットである場合、第１の定数８６を選択し、ビット結合装置８９へ出力する。
また、セレクタ８８は、比較装置８５の比較結果が、フラット値信号の上位ビット＜映像信号の上位ビットである場合、第２の定数８７を選択し、ビット結合装置８９へ出力する。
【００３２】
ビット結合装置８９は、第１のビット分割装置８３の出力であるフラット値信号の上位ビット出力を上位ビットとする一方、セレクタ８８の出力を下位ビットとして結合して減算器９０へ出力するよう構成されたものとなっている。
減算器９０は、ビット結合装置８９の出力から、映像入力端子８１を介して入力された映像入力信号を減算し、その減算結果を補正差分算出値信号として補正差分算出値信号端子８２を介して出力するよう構成されたものとなっている。
【００３３】
次に、補正差分値選択装置６７（図６参照）の構成例について、図９を参照しつつ説明する。
この構成例における補正差分値選択装置６７は、インバータ回路１０５と、ＡＮＤ回路１０６と、セレクタ１０７とを有して構成されたものとなっている。
インバータ回路１０５は、デジタルフラット検出信号端子１０２を介して入力されたデジタルフラット検出信号をＡＮＤ回路１０６へ反転出力するものとなっている。
【００３４】
ＡＮＤ回路１０６は、インバータ回路１０５の出力信号と、アナログフラット検出信号端子１０３を介して入力されたアナログフラット検出信号とのＡＮＤ信号を出力するものとなっている。すなわち、ＡＮＤ回路１０６は、映像信号がデジタル信号のフラット部分でなく、かつ、アナログ由来のフラット部分である場合に、アクティブとなる信号を、セレクタ１０７へ出力する。
セレクタ１０７は、ＡＮＤ回路１０６の出力が非アクティブ時に定数０を選択して補正信号端子１０４へ出力する一方、アクティブ時には補正差分算出値信号端子１００を介して入力された補正差分算出値を選択して補正信号端子１０４へ出力するよう構成されたものとなっている。
【００３５】
次に、上述した構成の本発明の実施の形態における映像ノイズ除去装置４０５を３チャンネル映像信号に対して適用する場合の構成例について、図１０を参照しつつ説明する。
なお、図３に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この構成例においては、第１の映像入力端子２００、第２の映像入力端子２０１、及び、第３の映像入力端子２０２が設けられると共に、第１の飽和機能付き加算器１９ａ、第２の飽和機能付き加算器１９ｂ、及び、第３の飽和機能付き加算器１９ｃが設けられており、３チャンネルの映像信号に対してノイズ除去が可能となっている。
【００３６】
すなわち、第１の映像入力端子２００に印加された映像信号は、フラット部検出装置１７、補正信号生成装置１８、及び、第１の飽和機能付き加算器１９ａに入力されるようになっている。
また、第２の映像入力端子２０１に印加された映像信号は、第２の飽和機能付き加算器１９ｂに、さらに、第３の映像入力端子２０２に印加された映像信号は、第３の飽和機能付き加算器１９ｃに、それぞれ入力されるようになっている。
一方、補正信号生成装置１８の出力信号は、第１乃至第３の飽和機能付き加算器１９ａ〜１９ｃのそれぞれに入力されるようになっている。
【００３７】
かかる構成において、フラット検出領域選択装置１６、フラット部検出装置１７、及び、補正信号生成装置１８の動作は、図３を参照しつつ説明したのと同一であるので、ここでの再度の詳細な説明は省略する。
第１の飽和機能付き加算器１９ａにおいては、第１の映像入力端子２００を介して入力された映像信号に、補正信号生成装置１８からの補正信号が飽和付き加算され、第１の映像出力端子２０３を介して、第１チャンネルの映像信号として外部へ出力されるようになっている。
【００３８】
第２の飽和機能付き加算器１９ｂにおいては、第２の映像入力端子２０１を介して入力された映像信号に、補正信号生成装置１８からの補正信号が飽和付き加算され、第２の映像出力端子２０４を介して、第２チャンネルの映像信号として外部へ出力されるようになっている。
第３の飽和機能付き加算器１９ｃにおいては、第３の映像入力端子２０２を介して入力された映像信号に、補正信号生成装置１８からの補正信号が飽和付き加算され、第３の映像出力端子２０５を介して、第３チャンネルの映像信号として外部へ出力されるようになっている。
【産業上の利用可能性】
【００３９】
アナログ由来のフラット部分のノイズのより確実な除去が所望される映像処理システムに適用できる。
【符号の説明】
【００４０】
１６…フラット検出領域選択装置
１７…フラット部検出装置
１８…補正信号生成装置
１９…飽和機能付き加算器
【図１】
2013150186.tif 000003
【図２】
2013150186.tif 000004
【図３】
2013150186.tif 000005
【図４】
2013150186.tif 000006
【図５】
2013150186.tif 000007
【図６】
2013150186.tif 000008
【図７】
2013150186.tif 000009
【図８】
2013150186.tif 000010
【図９】
2013150186.tif 000011
【図１０】
2013150186.tif 000012
【図１１】
2013150186.tif 000013
【図１２】
2013150186.tif 000014
【図１３】
2013150186.tif 000015