(57)【要約】【課題】熱に敏感な半導体構成要素は、当該デバイス自体が多くの熱を発生させない場合であっても、ダイにおいて隣接する構成要素から伝達される熱の影響を受ける場合がある。【解決手段】上面および裏面を有する回路基板を有する半導体デバイスであって、該回路基板は、熱源回路と、熱に敏感な回路と、該回路基板の上面に結合されるパッケージ基板と、該回路基板の裏面から該回路基板の上面の近くまで、上面には貫通することなく形成される複数の熱伝導性シリコンスルービア（ＴＳＶ）と、を備えており、複数の熱伝導性ＴＳＶは、回路基板の内部または外部のアクティブ回路とは接触しない、半導体デバイスを提供する。【選択図】図１
2013251545.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
熱源回路と、
熱に敏感な回路と、
前記熱源回路と前記熱に敏感な回路との間に配置される複数のシリコンスルービア（ＴＳＶ）であって、熱伝導性のブラインドビアである複数の熱伝導性ブラインドＴＳＶとを備え、前記複数の熱伝導性ブラインドＴＳＶは、
前記熱源回路からの熱の少なくとも一部が前記熱に敏感な回路に影響を及ぼすことを防ぐための補助を行い、
該複数の熱伝導性ブラインドＴＳＶが形成される回路基板の一部分のみを通じて延在しており、
アクティブ回路には接続されていない、半導体デバイス。
【請求項２】
前記複数の熱伝導性ブラインドＴＳＶに結合されたヒートシンクをさらに備える、請求項１に記載の半導体デバイス。
【請求項３】
前記熱伝導性ブラインドＴＳＶと前記熱に敏感な回路との間に配置される複数の断熱性ＴＳＶをさらに備える、請求項１に記載の半導体デバイス。
【請求項４】
前記熱伝導性ブラインドＴＳＶは列を成すように形成されており、該列は断熱性ＴＳＶの列に対して互い違いである、請求項３に記載の半導体デバイス。
【請求項５】
前記断熱性ＴＳＶは、二酸化ケイ素、窒化ケイ素およびエーロゲルから成る材料群のうちの１つを用いて形成される、請求項３に記載の半導体デバイス。
【請求項６】
前記半導体デバイスはウィンドウ型ボールグリッドアレイ（ＢＧＡ）基板をさらに備えており、前記熱源回路、前記熱に敏感な回路および前記熱伝導性ブラインドＴＳＶは前記回路基板に備えられており、前記回路基板の上面は前記ウィンドウ型ＢＧＡ基板に結合される、請求項１に記載の半導体デバイス。
【請求項７】
前記熱に敏感な回路はダイナミックランダムアクセスメモリセルであり、前記熱源回路は、センスアンプ回路、メモリセル書込回路およびメモリセルプリチャージ回路から成る群のうちの少なくとも１つである、請求項１に記載の半導体デバイス。
【請求項８】
前記熱伝導性ブラインドＴＳＶは、銅、タングステン、金、アルミニウム、銀、窒化ホウ素および窒化アルミニウムから成る材料群のうちの１つを用いて形成される、請求項３に記載の半導体デバイス。
【請求項９】
上面および裏面を有する回路基板を有する半導体デバイスであって、
該回路基板は、
熱源回路と、
熱に敏感な回路と、
該回路基板の前記上面に結合されるパッケージ基板と、
該回路基板の前記裏面から該回路基板の前記上面の近くまで、前記上面には貫通することなく形成される複数の熱伝導性シリコンスルービア（ＴＳＶ）と、を備えており、
前記複数の熱伝導性ＴＳＶは、前記回路基板の内部または外部のアクティブ回路とは接触しない、半導体デバイス。
【請求項１０】
前記複数の熱伝導性ＴＳＶの上部は前記回路基板の一方の面において露出されており、前記半導体デバイスは、
前記複数の熱伝導性ＴＳＶの前記上部に結合されるヒートスプレッダをさらに備える、請求項９に記載の半導体デバイス。
【請求項１１】
前記熱源回路と前記熱に敏感な回路との間に配置される複数の断熱性ＴＳＶをさらに備えており、前記複数の断熱性ＴＳＶは、前記回路基板における金属層および絶縁層のうちの一部の層のみを通じて形成される、請求項９に記載の半導体デバイス。
【請求項１２】
前記複数の熱伝導性ＴＳＶは列を成すように形成されており、該列は断熱性ＴＳＶの列に対して互い違いである、請求項１１に記載の半導体デバイス。
【請求項１３】
前記断熱性ＴＳＶは、二酸化ケイ素、窒化ケイ素およびエーロゲルから成る材料群のうちの１つを用いて形成される、請求項１１に記載の半導体デバイス。
【請求項１４】
前記パッケージ基板はウィンドウ型ボールグリッドアレイ（ＢＧＡ）基板であり、前記回路基板は、ボンディングワイヤを用いて前記ウィンドウ型ＢＧＡに結合される、請求項９に記載の半導体デバイス。
【請求項１５】
前記熱に敏感な回路はダイナミックランダムアクセスメモリセルであり、前記熱源回路は、センスアンプ回路、メモリセル書込回路およびメモリセルプリチャージ回路から成る群のうちの少なくとも１つである、請求項９に記載の半導体デバイス。
【請求項１６】
前記複数の熱伝導性ＴＳＶは、銅、タングステン、金、アルミニウム、銀、窒化ホウ素および窒化アルミニウムから成る材料群からの１つを用いて形成される、請求項１１に記載の半導体デバイス。
【請求項１７】
前記複数の熱伝導性ＴＳＶは、前記熱源回路の１〜１０マイクロメートルの範囲内において配置される、請求項９に記載の半導体デバイス。
【請求項１８】
回路基板の裏面における複数のサーマルビアのための配置を選択する工程であって、該工程によって、前記サーマルビアは
前記回路基板の上面まで部分的にのみ延在し、
前記回路基板におけるアクティブ回路に接続されず、
前記回路基板における熱源回路と熱に敏感な回路との間に配置される、前記選択する工程と、
前記サーマルビアを充填する工程と、
前記回路基板の上面をパッケージ基板に電気的に結合する工程と、を備える、方法。
【請求項１９】
前記サーマルビアは、熱伝導性ビアおよび断熱性ビアから成る群のうちの少なくとも１つである、請求項１８に記載の方法。
【請求項２０】
熱伝導性接着層を前記回路基板の裏面に被着させる工程と、
ヒートシンクを前記熱伝導性接着層に付着させる工程とをさらに備える、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般的に半導体デバイスに関し、より具体的には、熱に敏感な半導体デバイスの熱への露出を低減することに関する。
【背景技術】
【０００２】
半導体チップのパッケージング技術について、特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第６，１９０，９４３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
熱に敏感な半導体構成要素は、当該デバイス自体が多くの熱を発生させない場合であっても、ダイにおいて隣接する構成要素から伝達される熱の影響を受ける場合がある。たとえば、ダブルデータレートタイプ３（ＤＤＲ３）ランダムアクセスメモリ（ＲＡＭ）のメモリダイにおけるトランジスタは、隣接するセンスアンプ、書込回路およびプリチャージ回路からの熱に敏感であり得る。トランジスタの温度が上昇すると、トランジスタから電流が漏れるため、記憶されているデータがトランジスタから失われることを防ぐようにトランジスタのリフレッシュ速度を増大しなければならない。リフレッシュ速度を増大させると、リフレッシュ速度がより低いときよりも使用する電力が大きくなる。回路基板は常に増大する機能および速度要件によって設計されるため、電力消費を低減するとともに、ダイによって発生される熱を低減または除去する方法を見つけることが望ましい。
【課題を解決するための手段】
【０００５】
本明細書において開示される方法および半導体デバイスの実施形態は、熱に敏感な回路を、熱を発生させる回路から保護するように、回路基板における熱源回路と熱に敏感な回路または要素との間に配置される熱伝導性のシリコンスルービア（ＴＳＶ）を使用するコスト効率的な解決策を提供する。
【図面の簡単な説明】
【０００６】
【図１】本発明に応じた半導体ダイの一実施形態の平面図。
【図２】図１の半導体ダイを含むパッケージ化された半導体デバイスの一実施形態の側断面図。
【図３】図１の半導体ダイを含む図２のパッケージ化された半導体デバイスの別の側断面図。
【発明を実施するための形態】
【０００７】
本開示は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。
【０００８】
図１は、１つまたは複数の熱源回路１２０、１つまたは複数の熱に敏感な回路１０４〜１１８および熱源回路（複数の場合もあり）１２０と熱に敏感な回路（複数の場合もあり）１０４〜１１８との間に配置される熱伝導性ブラインドＴＳＶ１２２を有する回路基板１０２を含むことができる、本発明に応じた半導体ダイ１００の一実施形態の上から見た図を示す。ブラインドＴＳＶ１２２は、熱源回路（複数の場合もあり）１２０からの熱の少なくとも一部が熱に敏感な回路（複数の場合もあり）１０４〜１１８に影響を及ぼすことを防ぐための補助をする。
【０００９】
ＴＳＶ１２２に関する使用の一例として、半導体ダイ１００は、コンピュータ処理システム（図示せず）においてデータを記憶するために使用されるダブルデータレートタイプ３（ＤＤＲ３）ランダムアクセスメモリ（ＲＡＭ）メモリダイであることができる。ＤＤＲ３ＲＡＭメモリデバイスにおいて、熱に敏感なデバイス１０４〜１１８は、コンピュータ処理システムにおいてデータを記憶するために使用される任意のタイプのダイナミックランダムアクセスメモリ（ＤＲＡＭ）ビットセルであることができる。ＤＤＲ３メモリデバイスは、センスアンプ、書込回路、プリチャージ回路、Ｉ／Ｏ回路および熱を発生させる他の回路などの、熱源回路１２０のうちの１つ以上を含むこともできる。ダブルデータレートタイプ３（ＤＤＲ３）ランダムアクセスメモリ（ＲＡＭ）において、いくつかの熱源回路１２０は、ダイ１００の中央基幹部（ｃｅｎｔｅｒ  ｓｐｉｎｅ）に沿って位置付けられることができ、ここで、熱に敏感な回路１０４〜１１８のビットセルアレイは、メモリダイの片側もしくは両側または中心基幹部に実装されている。ビットセルは熱源回路１２０によって発生された上昇された温度に露出されるため、電流が漏れて、時間とともにデータを失い始める。データは、充電を回復するようにより高い頻度でリフレッシュされることができるが、リフレッシュ動作は、電力消費を低減することがより望ましい状況において電力を消費する。いくつかの実施態様において、センスアンプ回路のなどの熱源回路１２０は、熱に敏感な回路１０４〜１１８である、ビットセルアレイに組み込まれることができ、熱源回路１２０と熱に敏感な回路１０４〜１１８との間に配置される熱伝導性ＴＳＶ１２２によって少なくとも部分的に、熱から分離されることができる。
【００１０】
ＴＳＶ１２２は、熱源回路（複数の場合もあり）１２０と熱に敏感な回路（複数の場合もあり）１０４〜１１８との間で列、または、他の適切な配置を成すように形成されることができる。ＴＳＶ１２２は、回路基板１０２の厚さ全体を貫通して延在するものではない。いくつかの実施態様において、ＴＳＶ１２２は、アクティブ回路に接続されない。「アクティブ回路」という用語は、電子の流れを伝導することが可能である構成要素を指す。ＴＳＶ１２２は、基板１０２が接地されると間接的にグランドに結合され得る。ＴＳＶ１２２は、銅、タングステン、金、アルミニウム、銀などの任意の熱伝導性材料またはこれらの材料の組み合わせを充填されることができる。他の適切な材料が使用されることができる。
【００１１】
熱伝導性ＴＳＶ１２２に加えて、断熱性ＴＳＶ１２４が、熱伝導性ＴＳＶ１２２と熱に敏感な回路（複数の場合もあり）１０４〜１１８との間、熱伝導性ＴＳＶ１２２と熱源回路（複数の場合もあり）１２０との間、またはその両方に配置されることができる。他の実施態様において、断熱性ＴＳＶ１２４は、熱伝導性ＴＳＶ１２２の代わりに使用されることができる。図１に示されるように、断熱性ＴＳＶ１２４は、ＴＳＶ１２２の列に対して互い違いの（ｓｔａｇｇｅｒｅｄ）列を成すように形成されることができる。互い違いに配列することは、ＴＳＶ１２２、１２４が形成される基板の構造的完全性を維持することを補助できる。ＴＳＶ１２２、１２４の他の適切な配列が使用されることができる。
【００１２】
断熱性ＴＳＶ１２４は、任意の適切な断熱性材料または材料の組み合わせを充填されることができる。断熱性材料の例は、二酸化ケイ素、窒化ケイ素、シリカエーロゲル、またはそれらの組み合わせである。他の適切な断熱性材料が使用されることができる。
【００１３】
ＴＳＶ１２２、１２４は、回路基板１０２の厚さ全体を貫通して延在するものではないため、「ブラインド」ビアと称されることができる。ＴＳＶ１２２、１２４は、エッチングまたはレーザを使用して回路基板１０２の層を部分的に貫く開口を形成し、当該開口にそれぞれの熱伝導性または断熱性材料を充填することによって形成されることができる。ＴＳＶ１２２は、熱源回路１２０から約１マイクロメートル（ミクロン）〜約１０マイクロメートル（ミクロン）において形成されることができる。
【００１４】
図２は、図１の回路基板１０２を含むパッケージ化された半導体デバイス２００の一実施形態の２−２線に沿った側断面図を示しており、ＴＳＶ１２２が回路基板１０２において形成される。ＴＳＶ１２２は半導体ダイ１００の裏面２０２から半導体ダイ１００の上面２０４近くまで、しかし貫通はせずに、延在する。なお、図２において破線で示される断熱性ＴＳＶ１２４は、本明細書において図３と関連してさらに説明される。１つまたは複数のＴＳＶ１２２は、熱源回路１２０と熱に敏感な回路１０４、１１２との間に位置している。熱源回路１２０および熱に敏感な回路１０４、１１２は、半導体ダイ１００の上面２０４に位置する。熱に敏感な回路１０４は、熱伝導性ＴＳＶ１２２のうちの１つの片側に位置付けられ、一方で熱源回路１２０は第１のＴＳＶ１２２と第２のＴＳＶ１２２との間に位置付けられる。もう１つの熱に敏感な回路１１２は、第２のＴＳＶ１２２の反対側に位置付けられている。
【００１５】
封入区画２１４、２１６は、半導体ダイ１００の外面の周りに位置付けられる。熱源回路１２０は、センスアンプ回路、メモリセル書込回路、メモリセルプリチャージ回路、Ｉ／Ｏ回路または他の発熱デバイスなどの、熱を発生させる１つまたは複数の回路を含む。
【００１６】
パッケージ化された半導体デバイス２００は、熱伝導性接着層（２２０）を使用して半導体ダイ１００の裏面２０２に付着される熱伝導性ヒートスプレッダ２１８を含むことができるか、または、他の適切な固定機構が使用されてもよい。ヒートスプレッダ２１８は、ＴＳＶ１２２によって熱源回路１２０を離れて伝導される熱を消散させることを補助する。ヒートスプレッダ２１８は、銅、タングステン、金、アルミニウム、または銀などの任意の適切な熱伝導性材料またはこれらの材料の組み合わせから形成されてもよい。他の実施態様において、ヒートスプレッダ２１８は、窒化ホウ素、窒化アルミニウムなどの、熱伝導性材料、電気絶縁性材料、またはそれらの組み合わせから形成されてもよい。他の適切な材料が使用されることができる。
【００１７】
デバイス２００は、図２に示されるウィンドウ型ボールグリッドアレイ（ＢＧＡ）基板２０８などの、適切なパッケージ基板において付着または据え付けられるダイ１００を含むことができる。ウィンドウ型ＢＧＡ基板２０８は、基板区画２３４、２３６と、ウィンドウと称される、基板２０８の中央部分の開口における封入材料２２４とを含むことができる。熱源回路１２０における導電性コンタクトまたはパッド２２６、２２８を、基板区画２３４、２３６のそれぞれにおける伝導性コンタクト２３８、２４０に接続するように、ボンディングワイヤ２３０および２３２がウィンドウを通じて形成されることができる。封入材料２２４は、ボンディングワイヤ２３０、２３２を保護するようにウィンドウを充填する。導電性バンプ２４２のアレイがＢＧＡ基板２０８の底部に形成され、半導体デバイス２００をプリント回路基板などの別の基板に付着させるために使用されることができる。
【００１８】
半導体ダイ１００は、トランジスタ、センスアンプ、プリチャージ回路、書込回路およびＩ／Ｏ回路などの電子回路を形成する、１つまたは複数の金属層（図示せず）および金属層間の１つまたは複数の絶縁層（図示せず）を含むことができる。熱伝導性ＴＳＶ１２２の上部はダイ１００の裏面２０２において露出されることができ、よって、ＴＳＶ１２２は熱をヒートスプレッダ２１８に伝導することができる。
【００１９】
熱伝導性ＴＳＶ１２２は、銅、タングステン、金、アルミニウム、銀および他の熱伝導性材料のうちの１つ以上を充填されることができる。他の実施態様において、ＴＳＶ１２２は、窒化ホウ素、窒化アルミニウムなどの、熱伝導性材料、電気絶縁性材料、またはこれらの材料の組み合わせから形成されてもよい。他の適切な材料が使用されることができる。
【００２０】
ＴＳＶ１２２は、熱源回路１２０が熱に敏感な回路１０４、１１２の動作に影響を及ぼすことを防ぐための補助をする。
図３は、パッケージ化された半導体デバイス２００の３−３線に沿った別の側断面図を示しており、断熱性ＴＳＶ１２４が回路基板１０２において形成される。ＴＳＶ１２４は半導体ダイ１００の裏面２０２から半導体ダイ１００の上面２０４近くまで延在する。熱伝導性ＴＳＶ１２２は、ＴＳＶ１２２が断熱性ＴＳＶ１２４に対して互い違いであることを示すように破線で示される。断熱性ＴＳＶ１２４は、伝導性ＴＳＶ１２２と熱に敏感な回路１０４、１１２との間に位置付けられる。伝導性ＴＳＶ１２２および断熱性ＴＳＶ１２４は、裏面２０２から半導体ダイ１００の上面２０４および熱源回路１２０まで貫通して延在するものではない。代わりに、伝導性ＴＳＶ１２２および断熱性ＴＳＶ１２４は、半導体ダイ１００の厚さの一部のみを通じて延在し、アクティブ回路と結合されない。
【００２１】
断熱性ＴＳＶ１２４は、熱伝導性ＴＳＶ１２２と熱に敏感な回路（複数の場合もあり）１０４、１１２との間に配置されることができる。熱伝導性ＴＳＶ１２２は、断熱性ＴＳＶ１２４と熱源回路１２０との間、または他の適切な配置に形成されることができる。伝導性ＴＳＶ１２２および断熱性ＴＳＶ１２４は、１つまたは複数のそれぞれの列を成すように、互いの間において散在するように、またはその両方であるように形成されることができる。伝導性ＴＳＶ１２２の列（複数の場合もあり）は、断熱性ＴＳＶ１２４の１つまたは複数の列に対して互い違いであることができる。
【００２２】
断熱性ＴＳＶ１２４は、適切な断熱性材料または材料の組み合わせを充填されることができる。断熱性材料の例は、二酸化ケイ素、窒化ケイ素、シリカエーロゲルまたはそれらの組み合わせである。他の適切な熱伝導性材料が使用されることができる。
【００２３】
ここまで、ＤＤＲ３ＲＡＭが本明細書において一例として使用されてきたが、ＴＳＶ１２２、ＴＳＶ１２４またはその両方は、熱源回路１２０によって発生される熱が熱に敏感な回路１０４〜１１８の動作に及ぼす影響を防ぐことが望ましい任意の半導体デバイスにおいて用いられることが予期され得ることを理解されたい。
【００２４】
いくつかの実施態様において、半導体デバイス２００は、熱源回路１２０と、熱に敏感な回路１０４〜１１８と、熱源回路１２０と熱に敏感な回路１０４〜１１８との間に配置される複数の熱伝導性なブラインドのシリコンスルービア（ＴＳＶ）１２２とを備えることができる。ＴＳＶは、熱源回路１２０において発生される熱の少なくともいくらかが熱に敏感な回路１０４〜１１８に影響を及ぼすことを防ぐための補助をする。ＴＳＶは、伝導性ＴＳＶ１２２が形成される回路基板１０２の厚さ全体を貫通して延在するものではなく、いかなる回路とも接続されない。
【００２５】
別の態様において、複数のＴＳＶにヒートシンクが結合されることができる。
別の態様において、複数の断熱性ＴＳＶ１２４が、熱伝導性ブラインドＴＳＶ１２２と熱に敏感な回路１０４〜１１８との間に配置されることができる。
【００２６】
別の態様において、熱伝導性ブラインドＴＳＶ１２２は列を成すように形成されることができ、この列は断熱性ＴＳＶ１２４の列に対して互い違いであってもよい。
別の態様において、断熱性ＴＳＶ１２４は、二酸化ケイ素および窒化ケイ素から成る材料群のうちの１つを充填されることができる。
【００２７】
別の態様において、熱源回路１２０、熱に敏感な回路１０４〜１１８およびＴＳＶは回路基板１０２に含まれることができ、回路基板１０２の上面２０４はウィンドウ型ＢＧＡ基板２０８に結合されることができる。
【００２８】
別の態様において、熱に敏感な回路１０４〜１１８はダイナミックランダムアクセスメモリセルであることができ、熱源回路１２０は、センスアンプ回路、メモリセル書込回路およびメモリセルプリチャージ回路から成る群のうちの少なくとも１つである。
【００２９】
別の態様において、熱伝導性ブラインドＴＳＶ１２２は、銅、タングステン、金、アルミニウムおよび銀から成る材料群からの１つを充填されることができる。
別の態様において、半導体デバイス２００は、上面２０４および裏面２０２を有する集積回路（ＩＣ）モジュール２０６を備えることができる。回路基板１０２は、熱源回路１２０および熱に敏感な回路１０４〜１１８を有する回路基板１０２を含むことができる。回路基板１０２の上面２０４にパッケージ基板２０８が結合されることができる。複数の熱伝導性シリコンスルービア（ＴＳＶ）１２２が、半導体基板１０２の裏面２０２から半導体ダイの上面２０４近くまで、しかし貫通はせずに、形成されることができる。ＴＳＶは半導体ダイの他の内部回路に接触しない。
【００３０】
別の態様において、熱伝導性ＴＳＶ１２２の上部は半導体ダイの裏面において露出されることができる。半導体デバイス２００は、熱伝導性ＴＳＶの上部に結合または付着されるヒートスプレッダをさらに含むことができる。
【００３１】
別の態様において、複数の断熱性ＴＳＶ１２４が、回路基板１０２における金属層および絶縁層の一部のみを通じて配置され、熱源回路１２０と熱に敏感な回路１０４〜１１８との間に配置されることができる。
【００３２】
別の態様において、熱伝導性ＴＳＶ１２２は列を成すように形成されることができ、この列は断熱性ＴＳＶ１２４の列に対して互い違いであることができる。
別の態様において、断熱性ＴＳＶ１２４は、二酸化ケイ素および窒化ケイ素から成る材料群のうちの１つを充填されることができる。
【００３３】
別の態様において、パッケージ基板２０８はウィンドウ型ボールグリッドアレイ（ＢＧＡ）基板であることができ、回路基板１０２は、ウィンドウ型ＢＧＡ基板における相互接続部にワイヤボンディングされることができる。
【００３４】
別の態様において、熱に敏感な回路１０４はダイナミックランダムアクセスメモリセルであることができ、熱源回路１２０は、センスアンプ回路、メモリセル書込回路およびメモリセルプリチャージ回路から成る群のうちの少なくとも１つであることができる。
【００３５】
別の態様において、熱伝導性ＴＳＶ１２２は、銅、タングステン、金、アルミニウム、銀、窒化ホウ素および窒化アルミニウムから成る材料群からの１つを充填されることができる。
【００３６】
別の態様において、熱伝導性ＴＳＶ１２２は、熱源回路１２０からの熱が熱に敏感な回路１０４〜１１８の動作に影響を及ぼすことを防ぐための補助をすることができる。
別の態様において、方法は、回路基板１０２の裏面２０２における複数のサーマルビア１２２、１２４のための配置を選択することを含むことができ、それによって、サーマルビアは回路基板１０２の上面２０４までは延在せず、回路基板１０２の他の回路に接続されず、回路基板１０２における熱源回路１２０と熱に敏感な回路１０４〜１１８との間に配置される。次いで、サーマルビア１２２、１２４が形成され充填される。回路基板１０２の裏面２０２はパッケージ基板２０８に電気的に結合される。
【００３７】
別の態様において、サーマルビアは、熱伝導性ビア１２２および断熱性ビア１２４から成る群のうちの少なくとも１つである。
別の態様において、方法は、ヒートスプレッダ２１８をパッケージ化された半導体デバイス２００に付着させることをさらに含むことができる。
【００３８】
本開示を実装する装置は、大部分について、当業者に既知の電子コンポーネントおよび回路から成っているため、本開示の基礎となる概念の理解および評価のために、ならびに本開示の教示を分かりにくくせず当該教示から注意を逸らさせないために、回路の詳細は上記で例示されているように必要と考えられる範囲を超えては説明されない。
【００３９】
本明細書において、具体的な実施形態を参照して本開示を説明したが、添付の特許請求の範囲に明記される本開示の範囲から逸脱することなくさまざまな改変および変更を為すことができる。したがって、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本開示の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。
【００４０】
さらに、本明細書において使用される場合、「１つ（“ａ”  ｏｒ  “ａｎ”）」という用語は、１つまたは２つ以上として定義される。さらに、特許請求の範囲における「少なくとも１つの」および「１つまたは複数の」などの前置きの語句の使用は、不定冠詞「１つの（“ａ”  ｏｒ  “ａｎ”）」による別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句「１つまたは複数の」または「少なくとも１つの」および「１つの（“ａ”  ｏｒ  “ａｎ”）」などの不定冠詞を含む場合であっても、１つだけのこのような要素を含む開示に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。
【００４１】
別途記載されない限り、「第１の」および「第２の」などの用語は、そのような用語が説明する要素間で適宜区別するように使用される。したがって、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。
【図１】
2013251545.tif 000003
【図２】
2013251545.tif 000004
【図３】
2013251545.tif 000005