(57)【要約】【課題】小さいオン抵抗と大きい耐圧との間のトレードオフをより改善する。【解決手段】第１の領域１９は、厚さ方向においてドレイン電極３１およびソース電極３２に挟まれており、第１の導電型を有する。第１の領域１９は、ドリフト層１１およびチャネル層１２を含む。ドリフト層１１はドレイン電極３１に面している。チャネル層１２は、ドリフト層１１に積層されており、ソース電極３２に面している。ドリフト１１層はチャネル層１２の不純物濃度に比して高い不純物濃度を有する。第２の領域２０は、第１の導電型と異なる第２の導電型を有する。第２の領域２０は電荷補償部２１およびゲート部２２を有する。電荷補償部２１は、厚さ方向と交差する面内方向においてドリフト層１１を挟んでいる。ゲート部２２は面内方向においてチャネル層１２を挟んでいる。【選択図】図１
2013219207.tif 000002
【特許請求の範囲】
【請求項１】
電力用半導体装置であって、
ドレイン電極と、
厚さ方向において前記ドレイン電極と対向するソース電極と、
前記厚さ方向において前記ドレイン電極および前記ソース電極に挟まれ第１の導電型を有する第１の領域とを備え、前記第１の領域は、前記ドレイン電極に面するドリフト層と、前記ドリフト層に積層され前記ソース電極に面するチャネル層とを含み、前記ドリフト層は前記チャネル層の不純物濃度に比して高い不純物濃度を有し、前記電力用半導体装置はさらに
前記第１の導電型と異なる第２の導電型を有する第２の領域を備え、前記第２の領域は、前記厚さ方向と交差する面内方向において前記ドリフト層を挟んでいる電荷補償部と、前記面内方向において前記チャネル層を挟んでいるゲート部とを有する、電力用半導体装置。
【請求項２】
前記厚さ方向において前記電荷補償部は５μｍ以上の寸法を有する、請求項１に記載の電力用半導体装置。
【請求項３】
前記ドリフト層および前記チャネル層の各々は炭化珪素から作られている、請求項１または２に記載の電力用半導体装置。
【請求項４】
前記ドリフト層および前記チャネル層の各々は窒化ガリウムから作られている、請求項１または２に記載の電力用半導体装置。
【請求項５】
前記面内方向において、前記電荷補償部は第１の寸法を有し、前記電荷補償部に挟まれた前記ドリフト層は第２の寸法を有し、前記第１の寸法と前記電荷補償部の不純物濃度との積は、前記第２の寸法と前記１の層の不純物濃度との積と実質的に同じ値を有する、請求項１〜４のいずれか１項に記載の電力用半導体装置。
【請求項６】
第１の導電型を有するドリフト層と、厚さ方向において前記ドリフト層に積層され前記第１の導電型を有するチャネル層とを含む第１の領域を形成する工程を備え、前記ドリフト層は前記チャネル層に比して高い不純物濃度を有し、さらに
前記チャネル層を貫通して前記ドリフト層内に至るトレンチを形成する工程と、
前記第１の導電型と異なる第２の導電型を有し前記トレンチを埋める第２の領域を形成する工程とを備え、前記第２の領域は、前記厚さ方向と交差する面内方向において前記ドリフト層を挟んでいる電荷補償部と、前記面内方向において前記チャネル層を挟んでいるゲート部とを有し、さらに
前記第１の領域の一部として、前記第２の領域を埋め込むように前記チャネル層上に、前記第１の導電型を有する第３の層を形成する工程と、
前記第１の領域上に前記ドリフト層に面するドレイン電極を形成する工程と、
前記第１の領域上に前記チャネル層に面するソース電極を形成する工程とを備える、電力用半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力用半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
電力用半導体装置において、一般に、小さいオン抵抗と大きい耐圧とはトレードオフの関係にある。これを解消する目的で、従来から広く用いられているシリコン半導体に代わって、炭化珪素（ＳｉＣ）半導体または窒化ガリウム（ＧａＮ）系半導体などのワイドバンドギャップ半導体を用いることが検討されている。シリコン半導体を用いた電力用半導体装置としては、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が用いられている。しかしながらＭＯＳＦＥＴにワイドバンドギャップ半導体が適用された場合、現時点では、理論的な予想値よりも相当に大きなチャネル抵抗を有するものしか得られず、オン抵抗を十分に低減することができていない。
【０００３】
一方、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）は、そのチャネルが界面上に限定されるものではないことから、十分に低いオン抵抗が得られている。たとえば、Ｙ．  Ｔａｎａｋａ  ｅｔ  ａｌ．，  ”７００−Ｖ  １．０−ｍΩ・ｃｍ2  Ｂｕｒｉｅｄ  Ｇａｔｅ  ＳｉＣ−ＳＩＴ  （ＳｉＣ−ＢＧＳＩＴ）”，  ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，  Ｖｏｌ．  ２７，  Ｎｏ．  １１  （２００６），  ｐｐ．  ９０８−９１０（非特許文献１）によれば、静電誘導トランジスタ（Static  Induction  Transistor：ＳＩＴ）、すなわち接合型電界効果トランジスタ（Junction  Field  Effect  Transistor：ＪＦＥＴ）が開示されている。このＪＦＥＴはＳｉＣを用いておりかつ縦型であり、本文献によれば、非常に低いオン抵抗が得られるとされている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｙ．  Ｔａｎａｋａ  ｅｔ  ａｌ．，  ”７００−Ｖ  １．０−ｍΩ・ｃｍ2  Ｂｕｒｉｅｄ  Ｇａｔｅ  ＳｉＣ−ＳＩＴ  （ＳｉＣ−ＢＧＳＩＴ）”，  ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，  Ｖｏｌ．  ２７，  Ｎｏ．  １１  （２００６），  ｐｐ．  ９０８−９１０
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年の電力用半導体装置の性能に対する要求の高まりにより、小さいオン抵抗と大きい耐圧との間のトレードオフをより一層解消することが望まれている。
【０００６】
本発明は、上記のような課題を解決するために成されたものであり、その目的は電力用半導体装置において、小さいオン抵抗と大きい耐圧との間のトレードオフをより改善することである。
【課題を解決するための手段】
【０００７】
本発明の電力用半導体装置は、ドレイン電極と、ソース電極と、第１の領域と、第２の領域とを有する。ソース電極は厚さ方向においてドレイン電極と対向している。第１の領域は、厚さ方向においてドレイン電極およびソース電極に挟まれており、第１の導電型を有する。第１の領域は、ドリフト層およびチャネル層を含む。ドリフト層はドレイン電極に面している。チャネル層は、ドリフト層に積層されており、ソース電極に面している。ドリフト層はチャネル層の不純物濃度に比して高い不純物濃度を有する。第２の領域は、第１の導電型と異なる第２の導電型を有する。第２の領域は電荷補償部およびゲート部を有する。電荷補償部は、厚さ方向と交差する面内方向においてドリフト層を挟んでいる。ゲート部は面内方向においてチャネル層を挟んでいる。
【０００８】
本装置によれば、ドリフト層が空乏化されることにより生じる正または負の一方の極性の固定電荷に起因した厚さ方向における電界の少なくとも一部が、上記電荷補償部が空乏化されることにより生じる他方の極性の固定電荷によって補償される。言い換えれば、電荷補償構造が設けられる。これにより厚さ方向の電界強度の最大値が抑制される。よって電力用半導体装置の耐圧を向上させることができる。
【０００９】
またドリフト層はチャネル層の不純物濃度に比して高い不純物濃度を有する。これによりオン抵抗を抑制することができる。
【００１０】
好ましくは、厚さ方向において電荷補償部は５μｍ以上の寸法を有する。これにより厚さ方向の電界強度の最大値がより十分に抑制される。
【００１１】
ドリフト層およびチャネル層の各々は炭化珪素から作られていてもよい。これによりワイドバンドギャップ半導体を用いた電力用半導体装置が得られる。
【００１２】
ドリフト層およびチャネル層の各々は窒化ガリウムから作られていてもよい。これによりワイドバンドギャップ半導体を用いた電力用半導体装置が得られる。
【００１３】
好ましくは、面内方向において、電荷補償部は第１の寸法を有する。また電荷補償部に挟まれたドリフト層は第２の寸法を有する。第１の寸法と電荷補償部の不純物濃度との積は、第２の寸法とドリフト層の不純物濃度との積と実質的に同じ値を有する。これにより電荷補償構造における正負の電荷量のバランスがより最適化される。よって電力用半導体装置の耐圧をより向上させることができる。
【００１４】
本発明の電力用半導体装置の製造方法は、次の工程を有する。第１の導電型を有するドリフト層と、厚さ方向においてドリフト層に積層され第１の導電型を有するチャネル層とを含む第１の領域が形成される。ドリフト層はチャネル層に比して高い不純物濃度を有する。チャネル層を貫通してドリフト層内に至るトレンチが形成される。第１の導電型と異なる第２の導電型を有しトレンチを埋める第２の領域が形成される。第２の領域は、厚さ方向と交差する面内方向においてドリフト層を挟んでいる電荷補償部と、面内方向においてチャネル層を挟んでいるゲート部とを有する。第１の領域の一部として、第２の領域を埋め込むようにチャネル層上に、第１の導電型を有する第３の層が形成される。第１の領域上にドリフト層に面するドレイン電極が形成される。第１の領域上にチャネル層に面するソース電極が形成される。
【発明の効果】
【００１５】
上述したように、本発明によれば、小さいオン抵抗と大きい耐圧との間のトレードオフをより改善することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施の形態における電力用半導体装置の構成を概略的に示す部分断面図である。
【図２】図１の電力用半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図３】図１の電力用半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図４】図１の電力用半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図５】図１の電力用半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【図６】図１の電力用半導体装置の製造方法の第５工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【００１７】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００１８】
図１に示すように、本実施の形態のｎチャネル型かつ縦型のＪＦＥＴ９０（電力用半導体装置）は、ドレイン電極３１と、ソース電極３２と、ｎ領域１９（第１の領域）と、ｐ領域２０（第２の領域）とを有する。ドレイン電極３１およびソース電極３２は、ｎ領域１９にオーミックに接続された電極であり、厚さ方向（図中、縦方向）において互いに対向している。
【００１９】
ｎ領域１９は、厚さ方向においてドレイン電極３１およびソース電極３２に挟まれており、ｎ型を有する。ｎ領域１９は、単結晶基板１０、ドリフト層１１、チャネル層１２、およびコンタクト層１３を有する。ドリフト層１１はドレイン電極３１に面している。チャネル層１２は、ドリフト層１１に積層されており、ソース電極３２に面している。
【００２０】
ドリフト層１１はチャネル層１２の不純物濃度に比して高い不純物濃度を有する。コンタクト層１３はチャネル層１２の不純物濃度に比して高い不純物濃度を有する。単結晶基板１０はチャネル層１２の不純物濃度に比して高い不純物濃度を有する。
【００２１】
ドリフト層１１およびチャネル層１２の各々は炭化珪素から作られていてもよい。あるいはドリフト層１１およびチャネル層１２の各々は窒化ガリウムから作られていてもよい。
【００２２】
ｐ領域２０はｐ型を有する。またｐ領域２０は電荷補償部２１およびゲート部２２を有する。電荷補償部２１は、厚さ方向と交差する面内方向においてドリフト層１１を挟んでいる。ゲート部２２は面内方向においてチャネル層１２を挟んでいる。ｐ領域２０は、ゲート電極ＧＥに接続されている。好ましくは、厚さ方向において電荷補償部２１は５μｍ以上の寸法Ｈsを有する。また好ましくは、厚さ方向においてｐ領域２０は１０μｍ以上の寸法ＨTを有する。
【００２３】
面内方向において、電荷補償部２１は寸法ＬG（第１の寸法）を有する。また電荷補償部２１に挟まれたドリフト層１１はＬD（第２の寸法）を有する。
【００２４】
ｎ領域１９およびｐ領域２０は、面内方向において、寸法ＬGを有する構造ＳＧと、寸法ＬDを有する構造ＳＤとが周期的に繰り返される部分を含む。構造ＳＧは、厚さ方向におけるドリフト層１１の一部と、その上に積層された電荷補償部２１と、その上に積層されたゲート部２２とを有する部分である。構造ＳＤは、ドリフト層１１と、その上に積層されたチャネル層１２とを有する部分である。
【００２５】
寸法ＬGと電荷補償部２１の不純物濃度との積は、寸法ＬDとドリフト層１１の不純物濃度との積と実質的に同じ値を有する。ここで「実質的に同じ値」とは、たとえば±２０％の範囲内の値のことをいう。
【００２６】
次にＪＦＥＴ９０の使用方法について説明する。ドレイン電極３１が正極側、ソース電極３２が負極側として、ＪＦＥＴ９０に電圧が印加される。ゲート電極ＧＥに印加される電位の絶対値がしきい値に満たない場合、経路ＣＰに沿ってキャリアが流れる。言い換えればＪＦＥＴ９０はオン状態にある。ゲート電極ＧＥに印加される電位の絶対値がしきい値を超える場合、チャネル層１２中において空乏領域が伸展することで経路ＣＰが遮断される。これによりＪＦＥＴ９０がオフ状態とされる。オフ状態にするための電位はより具体的には、本実施の形態のようにｎチャネル型の場合は特定の負のしきい値以下の電位であり、ｐチャネル型の場合は特定の正のしきい値以上の電位である。このようにして、ドレイン電極３１およびソース電極３２の間でのスイッチング動作が行われる。
【００２７】
次にＪＦＥＴ９０の製造方法について説明する。
図２を参照して、単結晶基板１０上にドリフト層１１が形成される。次に厚さ方向においてドリフト層１１に積層されるようにチャネル層１２が形成される。これによりドリフト層１１およびチャネル層１２を含むｎ領域１９が形成される。ドリフト層１１およびチャネル層１２は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成され得る。
【００２８】
図３を参照して、チャネル層１２上に、開口部を有するマスク４０が形成される。開口部は、ｐ領域２０（図１）に対応する位置に設けられる。次にマスク４０を用いた異方性エッチングによって、チャネル層１２を貫通してドリフト層１１内部に至るトレンチＴＲが形成される。
【００２９】
主に図４を参照して、ｐ型半導体が堆積される。これによりトレンチＴＲを埋めるｐ領域２０が形成される。ｐ領域２０が形成される際に、マスク４０上にアモルファス半導体層２９が形成される。次に、アモルファス半導体層２９と、マスク４０と、ｐ領域２０の一部とが除去される（図５）。この除去は、たとえばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により行い得る。
【００３０】
図６に示すように、ｎ領域１９の一部として、ｐ領域２０を埋め込むようにチャネル層１２上に、コンタクト層１３が形成される。
【００３１】
再び図１を参照して、ｎ領域１９上に、ドリフト層１１に面するドレイン電極３１が形成される。またｎ領域１９上に、チャネル層１２に面するソース電極３２が形成される。以上によりＪＦＥＴ９０が得られる。
【００３２】
本実施の形態によれば、ドリフト層１１が空乏化されることにより生じる正または負の一方の極性の固定電荷に起因した厚さ方向における電界の少なくとも一部が、上記電荷補償部２１が空乏化されることにより生じる他方の極性の固定電荷によって補償される。言い換えれば、電荷補償構造が設けられる。これにより厚さ方向の電界強度の最大値が抑制される。よって電力用半導体装置の耐圧を向上させることができる。
【００３３】
またドリフト層１１はチャネル層１２の不純物濃度に比して高い不純物濃度を有する。これによりオン抵抗を抑制することができる。
【００３４】
好ましくは、厚さ方向において電荷補償部２１は５μｍ以上の寸法Ｈsを有する。これにより厚さ方向の電界強度の最大値がより十分に抑制される。
【００３５】
ドリフト層１１およびチャネル層１２の各々は炭化珪素から作られていてもよい。これによりワイドバンドギャップ半導体を用いた電力用半導体装置が得られる。
【００３６】
ドリフト層１１およびチャネル層１２の各々は窒化ガリウムから作られていてもよい。これによりワイドバンドギャップ半導体を用いた電力用半導体装置が得られる。
【００３７】
好ましくは、寸法ＬGと電荷補償部２１の不純物濃度との積は、寸法ＬDとドリフト層１１の不純物濃度との積と実質的に同じ値を有する。これにより電荷補償構造における正負の電荷量のバランスがより最適化される。よって電力用半導体装置の耐圧をより向上させることができる。
【００３８】
なお上記においては、ｎ型の第１の領域であるｎ領域１９と、ｐ型の第２の領域であるｐ領域２０とを有する構成について説明したが、ｎ型およびｐ型が入れ替えられた構成が用いられてもよい。この場合、キャリアとしては、電子ではなく正孔が用いられる。すなわちＪＦＥＴがｐチャネル型とされる。
【００３９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の特許請求の範囲は上記した説明ではなくて請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４０】
１０  単結晶基板、１１  ドリフト層、１２  チャネル層、１３  コンタクト層、１９  ｎ領域（第１の領域）、２０  ｐ領域（第２の領域）、２１  電荷補償部、２２  ゲート部、２９  アモルファス半導体層、３１  ドレイン電極、３２  ソース電極、４０  マスク、ＧＥ  ゲート電極、ＴＲ  トレンチ。
【図１】
2013219207.tif 000003
【図２】
2013219207.tif 000004
【図３】
2013219207.tif 000005
【図４】
2013219207.tif 000006
【図５】
2013219207.tif 000007
【図６】
2013219207.tif 000008