(57)【要約】【課題】複数回の電圧印加により画像を書き換える表示装置において、ユーザーの体感的な書き換え速度を向上させる。【解決手段】制御装置は、複数の画素の各々について、現在の階調値を記憶した第１メモリー、次に表示される階調値を記憶した第２メモリー、および電圧印加の残回数を示すｂ個のインデックス（ｂ＜ａ）のうちいずれかを記憶した第３メモリーへのアクセスを制御するメモリー制御手段と、インデックスと残回数との対応関係を示す情報を記憶する記憶手段と、複数の画素のうち処理対象となる対象画素について、第１メモリーに記憶されている階調値と第２メモリーに記憶されている階調値とが異なり、かつインデックスにより示される残回数がゼロである場合において、残回数ａ回に対応するインデックスが記憶手段に記憶されているときは、対象画素のインデックスとして第１インデックスを第３メモリーに書き込むインデックス制御手段とを有する。【選択図】図６
2013092619.tif 000002
【特許請求の範囲】
【請求項１】
所定の期間を単位とするａ回の電圧印加により光学状態が第１状態から第２状態に変化する複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶した第１メモリー、次に表示される階調値を記憶した第２メモリー、および電圧印加の残回数を示すｂ個のインデックス（ｂ＜ａ）のうちいずれかのインデックスを記憶した第３メモリーへのアクセスを制御するメモリー制御手段と、
前記インデックスと前記残回数との対応関係を示す第１情報を記憶する記憶手段と、
前記複数の画素のうち処理対象となる対象画素について、前記第１メモリーに記憶されている階調値と前記第２メモリーに記憶されている階調値とが異なり、かつ前記第３メモリーに記憶されているインデックスにより示される残回数がゼロである場合、残回数ａ回に対応するインデックスが前記記憶手段に記憶されているか判断する第１判断手段と、
残回数ａ回に対応するインデックスとして第１インデックスが前記記憶手段に記憶されていると判断された場合、前記対象画素のインデックスとして前記第１インデックスを前記第３メモリーに書き込むように前記メモリー制御手段を制御するインデックス制御手段と、
前記対象画素について、前記第３メモリーに記憶されているインデックスにより示される残回数がゼロでない場合、前記対象画素への電圧印加を行わせる制御をする駆動制御手段と、
前記所定の期間が経過すると、前記記憶手段に記憶されている前記第１情報により示される残回数をデクリメントする制御を行う残回数制御手段と
を有する制御装置。
【請求項２】
残回数ａ回に対応するインデックスが前記記憶手段に記憶されていないと前記第１判断手段により判断された場合、前記記憶手段において前記ｂ個のインデックスのうち残回数との対応関係が定義されていない第２インデックスがあるか判断する第２判断手段
を有し、
前記第２インデックスがあると判断された場合、前記残回数制御手段は、前記第２インデックスと残回数ａ回との対応関係を示す情報を前記記憶手段に書き込み、前記インデックス制御手段は、前記対象画素のインデックスとして前記第２インデックスを前記第３メモリーに書き込むように前記メモリー制御手段を制御する
ことを特徴とする請求項１に記載の制御装置。
【請求項３】
前記第２インデックスが無いと前記第２判断手段により判断された場合、前記インデックス制御手段は、前記所定の期間においては、前記対象画素について、前記第３メモリーへのインデックスの書き込みを行わず待機する
ことを特徴とする請求項２に記載の制御装置。
【請求項４】
前記メモリー制御手段は、前記複数の画素の各々について、前に表示された階調値を示すデータを記憶した第４メモリーへのアクセスを制御し、
前記記憶手段は、前記第４メモリーに記憶されている階調値、前記第１メモリーに記憶されている階調値、残回数、および印加電圧を対応させる第２情報を記憶しており、
前記メモリー制御手段は、前記第１メモリーに記憶されている階調値と前記第２メモリーに記憶されている階調値とが異なり、かつ前記第３メモリーに記憶されているインデックスにより示される残回数がゼロである場合、第４メモリーに第１メモリーの値を代入し、第１メモリーに第２メモリーの値を代入し、
前記駆動制御手段は、前記電圧印加において、前記第４メモリーに記憶されている階調値、前記第１メモリーに記憶されている階調値、前記第３メモリーに記憶されているインデックスに対応する残回数、および前記記憶手段に記憶されている前記第２情報に基づいて決定された電圧を印加させる
ことを特徴とする請求項１ないし３のいずれか一項に記載の制御装置。
【請求項５】
請求項１ないし４のいずれか一項に記載の制御装置と、
前記複数の電気光学素子と
を有する電気光学装置。
【請求項６】
請求項５に記載の電気光学装置を有する電子機器。
【請求項７】
所定の期間を単位とするａ回の電圧印加により光学状態が第１状態から第２状態に変化する複数の電気光学素子と、制御装置と、前記複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶した第１メモリーと、前記複数の画素の各々について、次に表示される階調値を記憶した第２メモリーと、前記複数の画素の各々について、電圧印加の残回数を示すｂ個のインデックス（ｂ＜ａ）のうちいずれかのインデックスを示すデータを記憶した第３メモリーと、前記インデックスと前記残回数との対応関係を示す第１情報を記憶する記憶手段とを有する電気光学装置の制御方法であって、
前記複数の画素のうち処理対象となる対象画素について、前記第１メモリーに記憶されている階調値と前記第２メモリーに記憶されている階調値とが異なり、かつ前記第３メモリーに記憶されているインデックスにより示される残回数がゼロである場合、残回数ａ回に対応するインデックスが前記記憶手段に記憶されているか前記制御装置が判断するステップと、
残回数ａ回に対応するインデックスとして第１インデックスが前記記憶手段に記憶されていると判断された場合、前記制御装置が、前記対象画素のインデックスとして前記第１インデックスを前記第３メモリーに書き込むステップと、
前記対象画素について、前記第３メモリーに記憶されているインデックスにより示される残回数がゼロでない場合、前記制御装置が、前記対象画素への電圧印加を行わせる制御をするステップと、
前記所定の期間が経過すると、前記制御装置が、前記記憶手段に記憶されている前記第１情報により示される残回数をデクリメントするステップと
を有する制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数回の電圧印加により画像が書き換えられる電気光学装置を制御する技術に関する。
【背景技術】
【０００２】
電気泳動表示装置等の表示装置には、複数フレームを用いて１回の書き換えを行うものがある。このような書き換えは、表示素子が表示状態（すなわち階調）の変化に比較的時間を要する場合などに行われる。このような書き換えを行う場合、表示素子は、１回の書き換えが終了しなければ（すなわち、複数フレーム分の時間が経過しなければ）、次の書き換えを開始することができない。
【０００３】
特許文献１には、電気泳動表示装置等の表示装置において、パイプライン処理によって画像を部分的な領域毎に書き換えるための技術が記載されている。このようにすれば、書き換えが行われていない領域については、他の領域の書き換えに依存することなく書き換えを開始することができるため、画像全体を書き換える場合に比べ、書き換えに要する時間を短縮できる場合がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２５１６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された技術の場合、複数の領域を並列的に書き換えるためには、領域の数だけパイプラインが必要である。換言すれば、特許文献１に記載された技術において、並列的に書き換えることができる領域の数は、パイプラインの数によって制限される。また、特許文献１に記載された技術においては、書き換え対象のある領域と他の領域とが重なる場合には、この領域の書き換えが終了してからでなければ、他の領域の書き換えを開始することができない。
本発明は、複数回の電圧印加により画像を書き換える表示装置において、ユーザーの体感的な書き換え速度を向上させる技術を提供する。
【課題を解決するための手段】
【０００６】
本発明は、所定の期間を単位とするａ回の電圧印加により光学状態が第１状態から第２状態に変化する複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶した第１メモリー、次に表示される階調値を記憶した第２メモリー、および電圧印加の残回数を示すｂ個のインデックス（ｂ＜ａ）のうちいずれかのインデックスを記憶した第３メモリーへのアクセスを制御するメモリー制御手段と、前記インデックスと前記残回数との対応関係を示す第１情報を記憶する記憶手段と、前記複数の画素のうち処理対象となる対象画素について、前記第１メモリーに記憶されている階調値と前記第２メモリーに記憶されている階調値とが異なり、かつ前記第３メモリーに記憶されているインデックスにより示される残回数がゼロである場合、残回数ａ回に対応するインデックスが前記記憶手段に記憶されているか判断する第１判断手段と、残回数ａ回に対応するインデックスとして第１インデックスが前記記憶手段に記憶されていると判断された場合、前記対象画素のインデックスとして前記第１インデックスを前記第３メモリーに書き込むように前記メモリー制御手段を制御するインデックス制御手段と、前記対象画素について、前記第３メモリーに記憶されているインデックスにより示される残回数がゼロでない場合、前記対象画素への電圧印加を行わせる制御をする駆動制御手段と、前記所定の期間が経過すると、前記記憶手段に記憶されている前記第１情報により示される残回数をデクリメントする制御を行う残回数制御手段とを有する制御装置を提供する。
この制御装置によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。
【０００７】
好ましい態様において、この制御装置は、残回数ａ回に対応するインデックスが前記記憶手段に記憶されていないと前記第１判断手段により判断された場合、前記記憶手段において前記ｂ個のインデックスのうち残回数との対応関係が定義されていない第２インデックスがあるか判断する第２判断手段を有し、前記第２インデックスがあると判断された場合、前記残回数制御手段は、前記第２インデックスと残回数ａ回との対応関係を示す情報を前記記憶手段に書き込み、前記インデックス制御手段は、前記対象画素のインデックスとして前記第２インデックスを前記第３メモリーに書き込むように前記メモリー制御手段を制御してもよい。
この制御装置によれば、空きインデックス（第２インデックス）を、新たに書き込みが始まる画素に割り当てることができる。
【０００８】
別の好ましい態様において、前記第２インデックスが無いと前記第２判断手段により判断された場合、前記インデックス制御手段は、前記所定の期間においては、前記対象画素について、前記第３メモリーへのインデックスの書き込みを行わず待機してもよい。
この制御装置によれば、空きインデックスが無い場合、空きインデックスが発生するまで待機することができる。
【０００９】
さらに別の好ましい態様において、前記メモリー制御手段は、前記複数の画素の各々について、前に表示された階調値を示すデータを記憶した第４メモリーへのアクセスを制御し、前記記憶手段は、前記第４メモリーに記憶されている階調値、前記第１メモリーに記憶されている階調値、残回数、および印加電圧を対応させる第２情報を記憶しており、前記メモリー制御手段は、前記第１メモリーに記憶されている階調値と前記第２メモリーに記憶されている階調値とが異なり、かつ前記第３メモリーに記憶されているインデックスにより示される残回数がゼロである場合、第４メモリーに第１メモリーの値を代入し、第１メモリーに第２メモリーの値を代入し、前記駆動制御手段は、前記電圧印加において、前記第４メモリーに記憶されている階調値、前記第１メモリーに記憶されている階調値、前記第３メモリーに記憶されているインデックスに対応する残回数、および前記記憶手段に記憶されている前記第２情報に基づいて決定された電圧を印加させてもよい。
この制御装置によれば、複数階調表示を行う場合に、ユーザーの体感的な書き換え速度を向上させることができる。
【００１０】
また、本発明は、上記いずれかの制御装置と、前記複数の電気光学素子とを有する電気光学装置を提供する。
この電気光学装置によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。
【００１１】
さらに、本発明は、上記の電気光学装置を有する電子機器を提供する。
この電子機器によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。
【００１２】
さらに、本発明は、所定の期間を単位とするａ回の電圧印加により光学状態が第１状態から第２状態に変化する複数の電気光学素子と、制御装置と、前記複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶した第１メモリーと、前記複数の画素の各々について、次に表示される階調値を記憶した第２メモリーと、前記複数の画素の各々について、電圧印加の残回数を示すｂ個のインデックス（ｂ＜ａ）のうちいずれかのインデックスを示すデータを記憶した第３メモリーと、前記インデックスと前記残回数との対応関係を示す第１情報を記憶する記憶手段とを有する電気光学装置の制御方法であって、前記複数の画素のうち処理対象となる対象画素について、前記第１メモリーに記憶されている階調値と前記第２メモリーに記憶されている階調値とが異なり、かつ前記第３メモリーに記憶されているインデックスにより示される残回数がゼロである場合、残回数ａ回に対応するインデックスが前記記憶手段に記憶されているか前記制御装置が判断するステップと、残回数ａ回に対応するインデックスとして第１インデックスが前記記憶手段に記憶されていると判断された場合、前記制御装置が、前記対象画素のインデックスとして前記第１インデックスを前記第３メモリーに書き込むステップと、前記対象画素について、前記第３メモリーに記憶されているインデックスにより示される残回数がゼロでない場合、前記制御装置が、前記対象画素への電圧印加を行わせる制御をするステップと、前記所定の期間が経過すると、前記制御装置が、前記記憶手段に記憶されている前記第１情報により示される残回数をデクリメントするステップとを有する制御方法を提供する。
この制御方法によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】一実施形態に係る電子機器１の外観を示した図である。
【図２】電子機器１のハードウェア構成を示すブロック図である。
【図３】表示部１０の断面構造を示す模式図である。
【図４】表示部１０の回路の構成を示す図である。
【図５】画素１４の等価回路を示す図である。
【図６】電子機器１の機能構成を示すブロック図である。
【図７】コントローラー２０の構成の具体例を示す図である。
【図８】コントローラー２０の動作を示すフローチャートである。
【図９】動作例の初期状態を示す図である。
【図１０】第１フレームのステップＳ１１０の処理が終わった状態を示す。
【図１１】第１フレームのステップＳ１１５の処理が終わった状態を示す。
【図１２】第２フレームのステップＳ１１５の処理が終わった状態を示す。
【図１３】第３フレームのステップＳ１１５の処理が終わった状態を示す。
【図１４】第４フレームのステップＳ１１０の処理が終わった状態を示す。
【図１５】第４フレームのステップＳ１１５の処理が終わった状態を示す。
【図１６】第５フレームのステップＳ１１０の処理が終わった状態を示す。
【図１７】第５フレームのステップＳ１１５の処理が終わった状態を示す。
【図１８】第６フレームのステップＳ１１５の処理が終わった状態を示す。
【図１９】第７フレームのステップＳ１１５の処理が終わった状態を示す。
【図２０】第８フレームのステップＳ１１０の処理が終わった状態を示す。
【図２１】第８フレームのステップＳ１１５の処理が終わった状態を示す。
【図２２】第９フレームのステップＳ１１５の処理が終わった状態を示す。
【図２３】第１０フレームのステップＳ１１５の処理が終わった状態を示す。
【図２４】第１１フレームのステップＳ１１０の処理が終わった状態を示す。
【図２５】第１１フレームのステップＳ１１５の処理が終わった状態を示す。
【図２６】第１７フレームのステップＳ１１５の処理が終わった状態を示す。
【図２７】変形例１に係る電子機器１の機能構成を示すブロック図である。
【図２８】変形例１に係るコントローラー２０の構成を示す図である。
【図２９】波形テーブル２１３１を例示する図である。
【発明を実施するための形態】
【００１４】
１．構成
図１は、一実施形態に係る電子機器１の外観を示した図である。電子機器１は、画像を表示する表示装置である。この例で、電子機器１は、電子書籍（文書の一例）を閲覧するための装置、いわゆる電子ブックリーダーである。電子書籍は複数ページの画像を含むデータである。電子機器１は、電子書籍をある単位（例えば１ページずつ）で表示部１に表示する。電子書籍に含まれる複数ページのうち、表示の対象となる一のページを、「選択ページ」という。選択ページは、ユーザーによるボタン９Ａ〜９Ｆの操作に応じて変更される。すなわち、ユーザーは、ボタン９Ａ〜９Ｆの操作により、電子書籍のページをめくること（ページ送りまたはページ戻し）ができる。
【００１５】
図２は、電子機器１のハードウェア構成を示すブロック図である。電子機器１は、表示部１０と、コントローラー２０と、ＣＰＵ（Central Processing Unit）３０と、ＶＲＡＭ（Video Random Access Memory）４０と、ＲＡＭ（Random Access Memory）５０と、記憶部６０と、入力部７０とを有する。表示部１０は、画像を表示する表示素子を含むディスプレイパネルを有する。この例で、表示部１０は、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の表示素子として、電気泳動粒子を用いた表示素子を有する。この表示素子により、表示部１０は、モノクロ複数階調（この例では白黒２階調）の像を表示する。コントローラー２０は、表示部１０を制御する制御装置である。ＣＰＵ３０は、電子機器１の各部を制御する装置である。ＣＰＵ３０は、ＲＡＭ５０をワークエリアとして、ＲＯＭ（Read Only Memory、図示略）または記憶部６０に記憶されているプログラムを実行する。ＶＲＡＭ４０は、表示部１０に表示させる画像を示す画像データを記憶するメモリーである。ＲＡＭ５０は、データを記憶する揮発性のメモリーである。記憶部６０は、電子書籍のデータ（書籍データ）に加え、各種のデータおよびアプリケーションプログラムを記憶する記憶装置であり、ＨＤＤ（Hard Disk Drive）またはフラッシュメモリーなど不揮発性のメモリーを有する。記憶部６０は、複数の電子書籍のデータを記憶することができる。入力部７０は、ユーザーの指示を入力するための入力装置であり、例えば、タッチスクリーン、キーパッド、またはボタンを含む。以上の要素は、バスにより接続されている。
【００１６】
図３は、表示部１０の断面構造を示す模式図である。表示部１０は、第１基板１１と、電気泳動層１２と、第２基板１３とを有する。第１基板１１および第２基板１３は、電気泳動層１２を挟持するための基板である。
【００１７】
第１基板１１は、基板１１１と、接着層１１２と、回路層１１３とを有する。基板１１１は、絶縁性及び可撓性を有する材料、例えばポリカーボネートで形成されている。基板１１１は、軽量性、可撓性、弾性及び絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。別の例で、基板１１１は、可撓性を有しないガラスにより形成されていてもよい。接着層１１２は、基板１１１と回路層１１３とを接着する層である。回路層１１３は、電気泳動層１２を駆動するための回路を有する層である。回路層１１３は、画素電極１１４を有する。
【００１８】
電気泳動層１２は、マイクロカプセル１２１と、バインダー１２２とを有する。マイクロカプセル１２１は、バインダー１２２によって固定されている。バインダー１２２としては、マイクロカプセル１２１との親和性が良好で電極との密着性が優れ、かつ絶縁性を有する材料が用いられる。マイクロカプセル１２１は、内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル１２１は、柔軟性を有する材料、例えばアラビアゴム・ゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル１２１と画素電極１１４との間には、接着剤により形成された接着層が設けられてもよい。
【００１９】
分散媒は、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、またはカルボン酸塩である。別の例で、分散媒は、その他の油類であってもよい。また、分散媒は、これらの物質が混合されたものでもよい。さらに別の例で、分散媒には、界面活性剤などが配合されてもよい。
【００２０】
電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子またはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１２１内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、本実施形態では負に帯電されている。
【００２１】
第２基板１３は、共通電極１３１と、フィルム１３２とを有する。フィルム１３２は、電気泳動層１２の封止および保護をするものである。フィルム１３２は、透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極１３１は、透明で導電性を有する材料、例えば酸化インジウムスズ（Indium Tin Oxide、ＩＴＯ）により形成される。
【００２２】
図４は、表示部１０の回路の構成を示す図である。表示部１０とコントローラー２０とをあわせて電気光学装置という。表示部１０は、ｍ本の走査線１１５と、ｎ本のデータ線１１６と、ｍ×ｎ個の画素１４と、走査線駆動回路１６と、データ線駆動回路１７とを有する。走査線駆動回路１６およびデータ線駆動回路１７は、コントローラー２０により制御される。走査線１１５は、行方向（ｘ方向）に沿って配置されており、走査信号を伝達する。走査信号は、ｍ本の走査線１１５の中から一の走査線１１５を順次排他的に選択する信号である。データ線１１６は、列方向（ｙ方向）に沿って配置されており、データ信号を伝達する。データ信号は、各画素の階調を示す信号である。走査線１１５とデータ線１１６とは絶縁されている。画素１４は、走査線１１５およびデータ線１１６の交差に対応して設けられており、データ信号に応じた階調を示す。なお、複数の走査線１１５のうち一の走査線１１５を他と区別する必要があるときは、第１行、第２行、・・・、第ｍ行の走査線１１５という。データ線１１６についても同様である。ｍ×ｎ個の画素１４により、表示領域１５が形成される。表示領域１５のうち、第ｉ行第ｊ列の画素１４を他の画素１４と区別するときは、画素（ｊ，ｉ）という。階調値等、画素１４と一対一に対応するパラメーターについても同様である。
【００２３】
走査線駆動回路１６は、ｍ本の走査線１１５の中から、一の走査線１１５を順次排他的に選択するための走査信号Ｙを出力する。走査信号Ｙは、順次排他的にＨ（High）レベルとなる信号である。データ線駆動回路１７は、データ信号Ｘを出力する。データ信号Ｘは、画素の階調値に応じたデータ電圧を示す信号である。データ線駆動回路１７は、走査信号により選択されている行の画素に対応するデータ電圧を示すデータ信号を出力する。走査線駆動回路１６およびデータ線駆動回路１７は、コントローラー２０により制御される。
【００２４】
図５は、画素１４の等価回路を示す図である。画素１４は、トランジスター１４１と、容量１４２と、電気泳動素子１４３とを有する。電気泳動素子１４３は、画素電極１１４と、電気泳動層１２と、共通電極１３１とを有する。トランジスター１４１は、画素電極１１４へのデータの書き込みを制御するスイッチング手段の一例であり、例えばｎチャネルのＴＦＴ（Thin Film Transistor）である。トランジスター１４１のゲート、ソース、およびドレインはそれぞれ、走査線１１５、データ線１１６、および画素電極１１４に接続されている。Ｌ（Low）レベルの走査信号（非選択信号）がゲートに入力されているとき、トランジスター１４１のソースとドレインは絶縁する。Ｈレベルの走査信号（選択信号）がゲートに入力されると、トランジスター１４１のソースとドレインは導通し、画素電極１１４にデータ電圧が書き込まれる。また、トランジスター１４１のドレインには容量１４２も接続されている。容量１４２は、データ電圧に応じた電荷を保持する。画素電極１１４は、画素１４に一つずつ設けられており、共通電極１３１と対向している。共通電極１３１は、すべての画素１４に共通であり、電位ＥＰｃｏｍが与えられる。画素電極１１４と共通電極１３１との間には電気泳動層１２が挟まれている。画素電極１１４、電気泳動層１２、および共通電極１３１により、電気泳動素子１４３が形成される。電気泳動層１２には、画素電極１１４と共通電極１３１との電位差に相当する電圧が印加される。マイクロカプセル１２１において、電気泳動層１２に印加されている電圧に応じて電気泳動粒子が移動し、階調表現をする。共通電極１３１の電位ＥＰｃｏｍに対して画素電極１１４の電位が正（例えば＋１５Ｖ）である場合、負に帯電している白の電気泳動粒子が画素電極１１４側に移動し、正に帯電している黒の電気泳動粒子が共通電極１３１側に移動する。このとき第２基板１３側から表示部１０を見ると、画素が黒に見える。共通電極１３１の電位ＥＰｃｏｍに対して画素電極１１４の電位が負（例えば−１５Ｖ）である場合、正に帯電している黒の電気泳動粒子が画素電極１１４側に移動し、負に帯電している白の電気泳動粒子が共通電極１３１側に移動する。このとき、画素が白に見える。
【００２５】
なお、以下の説明においては、走査線駆動回路１６が第１行の走査線を選択してから第ｍ行の走査線の選択が終了するまでの期間を「フレーム期間」または単に「フレーム」という。各走査線１１５は、１フレームに一回づつ選択され、各画素１４には１フレームに一回づつデータ信号が供給される。
【００２６】
図６は、電子機器１（特にコントローラー２０）の機能構成を示すブロック図である。ＶＲＡＭ４０は、現在メモリー４１（第１メモリーの一例）と、次メモリー４２（第２メモリーの一例）と、インデックスメモリー４３（第３メモリーの一例）とを有する。現在メモリー４１は、複数の画素１４の各々について、現在の階調値Ｃ（ｊ，ｉ）を記憶するメモリーである。現在メモリー４１に記憶されているデータにより表される画像を「現在画像」という。なお、現在の階調値Ｃ（ｊ，ｉ）及び「現在画像」は、必ずしもすべてのタイミングにおいてその時点の画像を表すものではなく、少なくとも、所定の書き換えシーケンスが完了した際においてその画素の階調値を表すものである。複数の画素１４は、所定の期間（例えばフレーム）を単位とするａ回の電圧印加により光学状態が第１状態（例えば黒）から第２状態（例えば白）に変化する複数の電気泳動素子１４３（電気光学素子の一例）に対応する。次メモリー４２は、複数の画素の各々について、次の期間（フレーム）以降に表示される階調値Ｎ（ｊ，ｉ）、すなわち、次に書き込みが予定される画像を記憶するメモリーである。次メモリー４２に記憶されているデータにより表される画像を「次画像」という。インデックスメモリー４３は、複数の画素１４の各々について、電圧印加の残回数を示すｂ個のインデックス（ｂ＜ａ）のうちいずれかのインデックスＩ（ｊ，ｉ）を記憶するメモリーである。
【００２７】
コントローラー２０は、記憶手段２２と、メモリー制御手段２１と、第１判断手段２３と、インデックス制御手段２４と、駆動制御手段２５と、残回数制御手段２６とを有する。メモリー制御手段２１は、ＶＲＡＭ４０へのアクセス（データの書き込みまたは読み出し）を制御する。記憶手段２２は、インデックスと残回数との対応関係を示す第１情報を記憶する。第１判断手段２３は、複数の画素１４のうち処理対象となる対象画素について、現在メモリー４１に記憶されている階調値と次メモリー４２に記憶されている階調値とが異なり、かつインデックスメモリー４３に記憶されているインデックスにより示される残回数がゼロである場合、残回数ａ回に対応するインデックスが記憶手段２２に記憶されているか判断する。インデックス制御手段２４は、残回数ａ回に対応するインデックスとして第１インデックスが記憶手段２２に記憶されていると判断された場合に、対象画素のインデックスとして第１インデックスをインデックスメモリー４３に書き込むようにメモリー制御手段２１を制御する。駆動制御手段２５は、対象画素について、インデックスメモリー４３に記憶されているインデックスにより示される残回数がゼロでない場合に、対象画素への電圧印加を行わせる制御をする。残回数制御手段２６は、所定の期間（１フレーム）が経過すると、記憶手段２２に記憶されている残回数をデクリメントする制御を行う。
【００２８】
この例で、コントローラー２０は、さらに第２判断手段２７を有する。第２判断手段２７は、残回数ａ回に対応するインデックスが記憶手段２２に記憶されていないと第１判断手段２３により判断された場合、記憶手段２２においてｂ個のインデックスのうち残回数との対応関係が定義されていない第２インデックスがあるか判断する。第２インデックスがあると判断された場合、残回数制御手段２６は、第２インデックスと残回数ａ回との対応関係を示す情報を記憶手段２２に書き込み、インデックス制御手段２４は、対象画素のインデックスとして第２インデックスをインデックスメモリー４３に書き込むようにメモリー制御手段２１を制御する。
【００２９】
図７は、コントローラー２０の構成の具体例を示す図である。コントローラー２０は、ホストバスＩＦ２０１と、メモリーコントローラー２０２と、ＦＩＦＯ（First In First Out）２０３と、ＦＩＦＯ２０４と、ＦＩＦＯ２０５と、画素制御部２０６と、描画回数制御部２０７と、ラインメモリー２０８と、タイミングジェネレーター２０９と、ＬＵＴ（Look Up Table）メモリー２１０と、レジスター２１１とを有する。
【００３０】
ホストバスＩＦ２０１は、システムバスを介してデータの入出力を行うインターフェースである。メモリーコントローラー２０２は、ＶＲＡＭ４０等の外部メモリーに対するデータの書き込み、または外部メモリーからのデータの読み出しを行う。ＦＩＦＯ２０３、ＦＩＦＯ２０４、およびＦＩＦＯ２０５は、メモリーコントローラー２０２が外部メモリーから読み出したデータ、または外部メモリーに書き込むデータを記憶するメモリーである。特に、ＦＩＦＯ２０３は現在メモリー４１から読み出したデータ、または現在メモリー４１に書き込むデータを記憶するメモリーである。ＦＩＦＯ２０４は、次メモリー４２から読み出したデータを記憶するメモリーである。ＦＩＦＯ２０５は、インデックスメモリー４３から読み出したデータ、またはインデックスメモリー４３に書き込むデータを記憶するメモリーである。
【００３１】
画素制御部２０６は、対象画素について、ラインメモリー２０８へのデータの書き込み等の制御をする。描画回数制御部２０７は、ＦＩＦＯ２０５に対するデータの読み出しおよび書き込み、ＬＵＴメモリー２１０に対するデータの読み出しおよび書き込み、およびレジスター２１１からのデータの読み出しを行う。ＬＵＴメモリー２１０は、インデックスＬＵＴ２１０１を記憶するメモリーである。インデックスＬＵＴ２１０１は、インデックスと残回数との対応関係を定義するテーブルである。レジスター２１１は、残回数の初期値を記憶するメモリーである。ラインメモリー２０８は、複数の画素１４のうち対象となる一行分の画素群について、印加電圧を示すデータを記憶するメモリーである。タイミングジェネレーター２０９は、１フレーム毎の所定のタイミングでラインメモリー２０８からデータを読み出し、読み出したデータに応じた信号を表示部１０に供給する。
【００３２】
メモリーコントローラー２０２は、メモリー制御手段２１の一例である。ＬＵＴメモリー２１０は、記憶手段２２の一例である。インデックスＬＵＴ２１０１は、第１情報の一例である。描画回数制御部２０７は、第１判断手段２３、インデックス制御手段２４、残回数制御手段２６および第２判断手段２７の一例である。画素制御部２０６、ラインメモリー２０８、およびタイミングジェネレーター２０９は、駆動制御手段２５の一例である。
【００３３】
２．動作
２−１．動作の概要
図８は、コントローラー２０の動作を示すフローチャートである。図８のフローは、画像書き換えの契機となるイベントが発生したことを契機として開始される。このイベントは、例えば、ＣＰＵ３０から画像書き換え命令が入力されたというイベントである。
【００３４】
ステップＳ１０１において、メモリーコントローラー２０２は、新たなフレームが開始されたか判断する。新たなフレームの開始は、例えば、リアルタイムクロック（図示略）から出力される同期信号により示される。新たなフレームが開始されたと判断された場合（ステップＳ１０１：ＹＥＳ）、メモリーコントローラー２０２は、処理をステップＳ１０２に移行する。新たなフレームが開始されていないと判断された場合（ステップＳ１０１：ＮＯ）、メモリーコントローラー２０２は、新たなフレームが開始されるまで待機する。
【００３５】
ステップＳ１０２において、メモリーコントローラー２０２は、処理ループ１のループカウンターｉを初期化する。ループカウンターｉは、処理対象となる行を特定するパラメーターである。この例で、ループカウンターｉは、ｉ＝１に初期化される。ループカウンターｉは、ループ端で１ずつインクリメントされる。処理ループ１は、ｍ行分、すなわちｉ＝ｍまで繰り返される。
【００３６】
ステップＳ１０３において、メモリーコントローラー２０２は、処理ループ２のループカウンターｊを初期化する。ループカウンターｊは、処理対象となる列を特定するパラメーターである。すなわち、対象画素は、第ｉ行第ｊ列の画素である。この例で、ループカウンターｊは、ｊ＝１に初期化される。ループカウンターｊは、ループ端で１ずつインクリメントされる。処理ループ２は、ｎ列分、すなわちｊ＝ｎまで繰り返される。
【００３７】
ステップＳ１０４において、メモリーコントローラー２０２は、対象画素の階調値およびインデックスを示すデータを取得する。具体的には、メモリーコントローラー２０２は、対象画素の現フレームの階調値Ｃ（ｊ，ｉ）を現在メモリー４１から読み出し、読み出した階調値をＦＩＦＯ２０３に書き込む。また、メモリーコントローラー２０２は、対象画素の次画像の階調値Ｎ（ｊ，ｉ）を次メモリー４２から読み出し、読み出した階調値をＦＩＦＯ２０４に書き込む。さらに、メモリーコントローラー２０２は、対象画素のインデックスＩ（ｊ，ｉ）をインデックスメモリー４３から読み出し、読み出したインデックスをＦＩＦＯ２０５に書き込む。
【００３８】
ステップＳ１０５において、画素制御部２０６は、対象画素について、現フレームの階調値Ｃ（ｊ，ｉ）と次画像の階調値Ｎ（ｊ，ｉ）とが一致するか判断する。具体的には、画素制御部２０６は、ＦＩＦＯ２０３から階調値Ｃ（ｊ，ｉ）を、ＦＩＦＯ２０４から階調値Ｎ（ｊ，ｉ）を、それぞれ読み出し、これら２つの階調値が一致するか判断する。これら２つの階調値が一致すると判断された場合（ステップＳ１０５：ＹＥＳ）、画素制御部２０６は、処理をステップＳ１１１に移行する。これら２つの階調値が一致しないと判断された場合（ステップＳ１０５：ＮＯ）、画素制御部２０６は処理をステップＳ１０６に移行する。
【００３９】
ステップＳ１０６において、画素制御部２０６は、インデックスＩ（ｊ，ｉ）により示される残回数がゼロであるか判断する。具体的には、画素制御部２０６は、ＦＩＦＯ２０５からインデックスＩ（ｊ，ｉ）を読み出す。次に、画素制御部２０６は、ＬＵＴメモリー２１０に記憶されているインデックスＬＵＴ２１０１から、インデックスＩ（ｊ，ｉ）に対応する残回数を読み出す。画素制御部２０６は、読み出した残回数がゼロであるか判断する。残回数がゼロでなかった場合（ステップＳ１０６：ＮＯ）、画素制御部２０６は、処理をステップＳ１１１に移行する。残回数がゼロであった場合（ステップＳ１０６：ＹＥＳ）、画素制御部２０６は、処理をステップＳ１０７に移行する。
【００４０】
ステップＳ１０７において、描画回数制御部２０７は、残回数ａ回に対応するインデックスがインデックスＬＵＴ２１０１に登録されているか、すなわち、残回数ａ回に対応するインデックスがインデックスＬＵＴ２１０１において定義されているか判断する。残回数ａ回に対応するインデックスがインデックスＬＵＴ２０１１に登録されていると判断された場合（ステップＳ１０７：ＹＥＳ）、描画回数制御部２０７は、処理をステップＳ１１０に移行する。残回数ａ回に対応するインデックスがインデックスＬＵＴ２０１１に登録されていないと判断された場合（ステップＳ１０７：ＮＯ）、描画回数制御部２０７は、処理をステップＳ１０８に移行する。
【００４１】
ステップＳ１０８において、描画回数制御部２０７は、空きインデックスがあるか判断する。空きインデックスとは、インデックスＬＵＴ２１０１において残回数との対応関係が定義（登録）されていないインデックスをいう。空きインデックスがあると判断された場合（ステップＳ１０８：ＹＥＳ）、描画回数制御部２０７は、処理をステップＳ１０９に移行する。空きインデックスがないと判断された場合（ステップＳ１０８：ＮＯ）、描画回数制御部２０７は、処理をステップＳ１１１に移行する。
【００４２】
ステップＳ１０９において、描画回数制御部２０７は、空きインデックスと残回数ａ回との対応関係をインデックスＬＵＴ２１０１に書き込む。より具体的には、描画回数制御部２０７は、レジスター２１１から、残回数の初期値を読み出す。残回数の初期値は、温度等の条件に応じて決定される。温度は、例えば温度センサー（図示略）により測定される。ＣＰＵ３０が、温度センサーにより測定された温度に基づいて残回数の初期値を決定し、決定した初期値をレジスター２１１に書き込む。描画回数制御部２０７は、インデックスＬＵＴ２１０１の空きインデックスに対応する記憶領域に、レジスター２１１から読み出した残回数の初期値を書き込む。
【００４３】
ステップＳ１１０において、描画回数制御部２０７は、残回数ａ回に対応するインデックスを、インデックスメモリー４３に書き込む。より具体的には、描画回数制御部２０７は、残回数ａ回に対応するインデックスを、ＦＩＦＯ２０５に書き込む。メモリーコントローラー２０２は、ＦＩＦＯ２０５からインデックスを読み出し、読み出したインデックスを、インデックスメモリー４３のうち対象画素の記憶領域に書き込む。
【００４４】
なお、空きインデックスが無い場合には、ステップＳ１０９およびＳ１１０の処理がスキップされるので、描画回数制御部２０７は、空きインデックスが発生するまで、インデックスメモリー４３への書き込みは行わず待機しているといえる。
【００４５】
ステップＳ１１１において、画素制御部２０６は、インデックスＩ（ｊ，ｉ）に応じたデータを、ラインメモリー２０８に書き込む。ここで書き込まれるデータは、電気泳動素子１４３に印加される電圧の極性および電圧値を示す。この例で、ラインメモリー２０８に書き込まれるデータは、「−１」、「０」、および「１」のいずれかである。例えば、インデックスＩ（ｊ，ｉ）により白書き込みが行われていることが示される場合、データとして「１」が書き込まれる。インデックスＩ（ｊ，ｉ）により黒書き込みが行われていることが示される場合、データとして「−１」が書き込まれる。インデックスＩ（ｊ，ｉ）により白書き込みも黒書き込みも行われていないことが示される場合、データとして「０」が書き込まれる。
【００４６】
また、このとき、画素制御部２０６は、インデックスＩ（ｊ，ｉ）により示される残回数が１である場合、現在メモリー４１に記憶されている対象画素の階調値Ｃ（ｊ，ｉ）を書き換える。すなわち、画素制御部２０６は、Ｃ（ｊ，ｉ）＝Ｎ（ｊ，ｉ）とする。より具体的には、画素制御部２０６は、書き換え後のデータを、ＦＩＦＯ２０３に書き込む。メモリーコントローラー２０２は、ＦＩＦＯ２０３からデータを読み出し、読み出したデータを、現在メモリー４１のうち対象画素の記憶領域に書き込む。さらにこの場合、描画回数制御部２０７は、対象画素のインデックスをリセットする。すなわち、描画回数制御部２０７は、対象画素のインデックスとして、残回数０回に相当するインデックスをインデックスメモリー４３に書き込む。
【００４７】
ステップＳ１１２において、メモリーコントローラー２０２は、処理ループ２のループ端の処理を行う。具体的には、メモリーコントローラー２０２は、ループカウンターｊがｊ＝ｎであるか判断する。ｊ＝ｎでない場合、メモリーコントローラー２０２は、ループカウンターｊをインクリメントし、処理をステップＳ１０４に移行する。ｊ＝ｎである場合、メモリーコントローラー２０２は、処理をステップＳ１１２に移行する。
【００４８】
ステップＳ１１３において、タイミングジェネレーター２０９は、表示部１０を駆動する信号を出力する。具体的には、タイミングジェネレーター２０９は、ラインメモリー２０８からデータを読み出し、読み出したデータを、走査線１１５の走査と同期したタイミングでデータ線駆動回路１７に出力する。また、第１行が処理対象の行である場合、タイミングジェネレーター２０９は、走査線１１５の走査を開始させる信号を、走査線駆動回路１６に出力する。第２行以降の行が処理対象の行である場合、タイミングジェネレーター２０９は、走査のタイミングを示す信号を、走査線駆動回路１６に出力する。表示部１０においては、これらの信号により、第ｉ行の画素１４にデータが書き込まれる。
【００４９】
ステップＳ１１４において、メモリーコントローラー２０２は、処理ループ１のループ端の処理を行う。具体的には、メモリーコントローラー２０２は、ループカウンターｉがｉ＝ｍであるか判断する。ｉ＝ｍでない場合、メモリーコントローラー２０２は、ループカウンターｉをインクリメントし、処理をステップＳ１０３に移行する。ｉ＝ｍである場合、メモリーコントローラー２０２は、処理をステップＳ１１５に移行する。
【００５０】
ステップＳ１１５において、描画回数制御部２０７は、インデックスＬＵＴ２１０１に記録されているすべての残回数をデクリメントする。描画回数制御部２０７は、デクリメントにより残回数が０になったインデックスがあるか判断する。残回数が０になったインデックスがあった場合、描画回数制御部２０７は、そのインデックスに対応する残回数を未定義を示すデータ（またはヌル値）に書き換える。
【００５１】
ステップＳ１１６において、描画回数制御部２０７は、すべての画素の残回数がゼロであるか判断する。具体的には、描画回数制御部２０７は、インデックスＬＵＴ２１０１に記録されているすべての残回数がゼロであるか判断する。残回数がゼロでない画素があると判断された場合（ステップＳ１１６：ＮＯ）、描画回数制御部２０７は、処理をステップＳ１０１に移行する。すべての画素の残回数がゼロであると判断された場合（ステップＳ１１６：ＹＥＳ）、描画回数制御部２０７は、図８のフローを終了する。
【００５２】
２−２．動作例
図９は、動作例の初期状態を示す図である。ここでは、以下の具体例を用いて説明する。表示部１０は、４行４列の画素１４を有する。すなわち、ｍ＝ｎ＝４である。画像データ、すなわち、階調値Ｃおよび階調値Ｎは、０または１の２値のいずれかの値をとる。この例では、０は黒を、１は白を、それぞれ示す。黒表示の画素（以下「黒画素」という）から白表示の画素（以下「白画素」という）への表示の書き換え（以下「白書き込み」という）の電圧印加回数、および白画素から黒画素への表示の書き換え（以下「黒書き込み」という）の電圧印加回数は、いずれも７回、すなわちａ＝７である。
【００５３】
インデックスＩは、０から３までのいずれかの整数である。すなわち、インデックスメモリー４３は各画素につき２ビットの記憶領域を有するメモリーである。また、インデックスＬＵＴ２１０１には、インデックス「０」、「１」、「２」、および「３」に対応する残回数が記録されている。インデックス「０」に対応する残回数は０に固定されている。残回数は、電圧印加回数および印加電圧の極性（すなわち白書き込みと黒書き込みのどちらであるか）を示す情報を含んでいる。この例では、正負の符号で印加電圧の極性を示す。例えば、残回数「＋７」は、白書き込みの電圧印加の残回数が７回であることを示している。別の例で、残回数「−４」は、白書き込みの電圧印加の残回数が４回であることを示している。なお、以下、残回数の表示において正符号は省略し単に「７」と表す。また、記号「−」は、残回数との対応関係が定義されていない状態を示している。初期状態において、インデックス「１」、「２」、および「３」については、残回数との対応関係が定義されていない。
【００５４】
以下の図において、表示部１０における画素１４の光学状態は、０から７の整数を用いて表される。「０」は黒表示の状態を示し、「７」は白表示の状態を示している。１から６までは、黒表示または白表示に遷移する途中の状態を示している。初期状態において、表示部１０は全画素が黒表示の状態である。現在メモリー４１のデータは全画素についてＣ＝０である。次メモリー４２のデータは、
Ｎ（１，１）＝Ｎ（２，２）＝Ｎ（２，３）＝１
であり、それ以外の画素についてはＮ＝０である。インデックスメモリー４３のデータは、全画素についてＩ＝０である。
【００５５】
ＣＰＵ３０から画面の書き換え命令が入力されると、図８のフローの処理が開始される。まず第１フレームにおいて、画素（１，１）、画素（２，２）、および画素（２，３）については、Ｃ≠Ｎであり（ステップＳ１０５：ＮＯ）、かつ、残回数はゼロである（ステップＳ１０６：ＹＥＳ）。インデックスＬＵＴ２１０１において、残回数７回に対応するインデックスは定義されていない（ステップＳ１０７：ＮＯ）が、空きインデックスは存在する（ステップＳ１０８：ＹＥＳ）。したがって、空きインデックス、ここでは、複数の空きインデックスのうち最も番号が小さいインデックスであるインデックス「１」に、残回数７回が割り当てられる。インデックス「１」と残回数７回との対応関係を示す情報が、インデックスＬＵＴ２１０１に書き込まれる（ステップＳ１０９）。画素（１，１）、画素（２，２）、および画素（２，３）について、残回数７回に対応するインデックス「１」が、インデックスメモリー４３に書き込まれる（ステップＳ１１０）。
【００５６】
図１０は、すべての画素についてステップＳ１１０の処理が終わった状態を示している。なお、表示部１０の電気光学素子１４３への電圧の印加はインデックスメモリー４３へのデータの書き込みとともに１行ずつ行われるので、この時点で、画素（１，１）、画素（２，２）、および画素（２，３）の光学状態は変化しているが、ここでは説明を簡単にするため、電気光学素子１４３への電圧印加がまだ行われていない（仮想的な）状態を図示している。以下の図についても同様である。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，１）＝Ｉ（２，２）＝Ｉ（２，３）＝１
である。インデックスＬＵＴ２１０１において、インデックス「１」に対応する残回数が７回であることが定義されている。この状態で、残回数が０でない画素に対応する電気光学素子１４３には、電圧が印加される。この例では、画素（１，１）、画素（２，２）、および画素（２，３）に、白書き込みの電圧が印加される（ステップＳ１１３）。電圧印加後、インデックスＬＵＴ２１０１の残回数はデクリメントされる（ステップＳ１１５）。すなわち、インデックス「１」の残回数は７から６にデクリメントされる。
【００５７】
図１１は、第１フレームのステップＳ１１５の処理が終わった状態を示している。この時点で、画素（１，１）、画素（２，２）、および画素（２，３）において、電気光学素子１４３の光学状態は、白書き込みの電圧が１回印加された状態である。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，１）＝Ｉ（２，２）＝Ｉ（２，３）＝１
である。インデックス「１」と対応する書き込み回数は「６」であることがインデックスＬＵＴ２１０１により示されている。
【００５８】
図１２は、第２フレームのステップＳ１１５の処理が終わった状態を示している。この時点で、画素（１，１）、画素（２，２）、および画素（２，３）において、電気光学素子１４３の光学状態は、白書き込みの電圧が２回印加された状態である。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，１）＝Ｉ（２，２）＝Ｉ（２，３）＝１
である。インデックス「１」と対応する書き込み回数は「５」であることがインデックスＬＵＴ２１０１により示されている。ここから、第２フレームの処理が行われる。
【００５９】
図１３は、第３フレームのステップＳ１１５の処理が終わった状態を示している。この時点で、画素（１，１）、画素（２，２）、および画素（２，３）において、電気光学素子１４３の光学状態は、白書き込みの電圧が３回印加された状態である。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，１）＝Ｉ（２，２）＝Ｉ（２，３）＝１
である。インデックス「１」と対応する書き込み回数は「４」であることがインデックスＬＵＴ２１０１により示されている。また、ステップＳ１１５の前の時点で、ＣＰＵ３０により、次メモリー４２のデータが書き換えられている。具体的には、次メモリー４２において、Ｎ（２，１）、Ｎ（４，１）、Ｎ（３，３）、およびＮ（１，４）のデータが、「０」から「１」に書き換えられている。
【００６０】
第４フレームにおいて、画素（２，１）、画素（４，１）、画素（３，３）、および画素（１，４）について、Ｃ≠Ｎであり（ステップＳ１０５：ＮＯ）、かつ、残回数はゼロである（ステップＳ１０６：ＹＥＳ）。インデックスＬＵＴ２１０１において、残回数７回に対応するインデックスは定義されていない（ステップＳ１０７：ＮＯ）が、空きインデックスは存在する（ステップＳ１０８：ＹＥＳ）。したがって、空きインデックス、ここでは、複数の空きインデックスのうち最も番号が小さいインデックスであるインデックス「２」に、残回数７回が割り当てられる。インデックス「２」と残回数７回との対応関係を示す情報が、インデックスＬＵＴ２１０１に書き込まれる（ステップＳ１０９）。画素（２，１）、画素（４，１）、画素（３，３）、および画素（１，４）について、残回数７回に対応するインデックス「２」が、インデックスメモリー４３に書き込まれる（ステップＳ１１０）。
【００６１】
図１４は、第４フレームにおいてすべての画素についてステップＳ１１０の処理が終わった状態を示している。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，１）＝Ｉ（２，２）＝Ｉ（２，３）＝１
Ｉ（２，１）＝Ｉ（４，１）＝Ｉ（３，３）＝Ｉ（１，４）＝２
である。インデックスＬＵＴ２１０１において、インデックス「１」に対応する残回数が４回であること、およびインデックス「２」に対応する残回数が７回であることが定義されている。この状態で、残回数が０でない画素に対応する電気光学素子１４３には、電圧が印加される（ステップＳ１１３）。電圧印加後、インデックスＬＵＴ２１０１の残回数はデクリメントされる（ステップＳ１１５）。すなわち、インデックス「１」の残回数は４から３に、インデックス「２」の残回数は７から６に、それぞれデクリメントされる。
【００６２】
図１５は、第４フレームのステップＳ１１５の処理が終わった状態を示している。この時点で、画素（１，１）、画素（２，２）、および画素（２，３）において、電気光学素子１４３の光学状態は、白書き込みの電圧が４回印加された状態である。画素（２，１）、画素（４，１）、画素（３，３）、および画素（１，４）において、電気光学素子１４３の光学状態は、白書き込みの電圧が１回印加された状態である。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，１）＝Ｉ（２，２）＝Ｉ（２，３）＝１
Ｉ（２，１）＝Ｉ（４，１）＝Ｉ（３，３）＝Ｉ（１，４）＝２
である。インデックス「１」と対応する書き込み回数は「３」であること、およびインデックス「２」と対応する書き込み回数は「６」であることがインデックスＬＵＴ２１０１により示されている。また、ステップＳ１１５の前の時点で、ＣＰＵ３０により、次メモリー４２のデータが書き換えられている。具体的には、次メモリー４２において、Ｎ（３，１）のデータが、「０」から「１」に書き換えられている。
【００６３】
第５フレームにおいて、画素（３，１）について、Ｃ≠Ｎであり（ステップＳ１０５：ＮＯ）、かつ、残回数はゼロである（ステップＳ１０６：ＹＥＳ）。インデックスＬＵＴ２１０１において、残回数７回に対応するインデックスは定義されていない（ステップＳ１０７：ＮＯ）が、空きインデックスは存在する（ステップＳ１０８：ＹＥＳ）。したがって、空きインデックス、ここでは、インデックス「３」に、残回数７回が割り当てられる。インデックス「３」と残回数７回との対応関係を示す情報が、インデックスＬＵＴ２１０１に書き込まれる（ステップＳ１０９）。画素（３，１）について、残回数７回に対応するインデックス「３」が、インデックスメモリー４３に書き込まれる（ステップＳ１１０）。
【００６４】
図１６は、第５フレームにおいてすべての画素についてステップＳ１１０の処理が終わった状態を示している。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，１）＝Ｉ（２，２）＝Ｉ（２，３）＝１
Ｉ（２，１）＝Ｉ（４，１）＝Ｉ（３，３）＝Ｉ（１，４）＝２
Ｉ（３，１）＝３
である。インデックスＬＵＴ２１０１において、インデックス「１」に対応する残回数が３回であること、インデックス「２」に対応する残回数が６回であること、およびインデックス「３」に対応する残回数が７回であることが定義されている。この状態で、残回数が０でない画素に対応する電気光学素子１４３には、電圧が印加される（ステップＳ１１３）。電圧印加後、インデックスＬＵＴ２１０１の残回数はデクリメントされる（ステップＳ１１５）。すなわち、インデックス「１」の残回数は３から２に、インデックス「２」の残回数は６から５に、インデックス「３」の残回数は７から６に、それぞれデクリメントされる。
【００６５】
図１７は、第５フレームのステップＳ１１５の処理が終わった状態を示している。この時点で、画素（１，１）、画素（２，２）、および画素（２，３）において、電気光学素子１４３の光学状態は、白書き込みの電圧が５回印加された状態である。画素（２，１）、画素（４，１）、画素（３，３）、および画素（１，４）において、電気光学素子１４３の光学状態は、白書き込みの電圧が２回印加された状態である。画素（３，１）において、電気光学素子１４３の光学状態は、白書き込みの電圧が１回印加された状態である。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，１）＝Ｉ（２，２）＝Ｉ（２，３）＝１
Ｉ（２，１）＝Ｉ（４，１）＝Ｉ（３，３）＝Ｉ（１，４）＝２
Ｉ（３，１）＝３
である。インデックス「１」と対応する書き込み回数は「２」であること、インデックス「２」と対応する書き込み回数は「５」であること、およびインデックス「３」と対応する書き込み回数は「６」であることがインデックスＬＵＴ２１０１により示されている。また、ステップＳ１１５の前の時点で、ＣＰＵ３０により、次メモリー４２のデータが書き換えられている。具体的には、次メモリー４２において、画素（１，２）のデータが、「０」から「１」に書き換えられている。
【００６６】
第６フレームにおいて、画素（１，２）について、Ｃ≠Ｎであり（ステップＳ１０５：ＮＯ）、かつ、残回数はゼロである（ステップＳ１０６：ＹＥＳ）。インデックスＬＵＴ２１０１において、残回数７回に対応するインデックスは定義されていない（ステップＳ１０７：ＮＯ）が、空きインデックスは存在しない（ステップＳ１０８：ＮＯ）。したがって、インデックスＬＵＴ２１０１やインデックスメモリー４３へのデータの書き込みは行われない。
【００６７】
図１８は、第６フレームのステップＳ１１５の処理が終わった状態を示している。この時点で、画素（１，１）、画素（２，２）、および画素（２，３）において、電気光学素子１４３の光学状態は、白書き込みの電圧が６回印加された状態である。画素（２，１）、画素（４，１）、画素（３，３）、および画素（１，４）において、電気光学素子１４３の光学状態は、白書き込みの電圧が３回印加された状態である。画素（３，１）において、電気光学素子１４３の光学状態は、白書き込みの電圧が２回印加された状態である。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，１）＝Ｉ（２，２）＝Ｉ（２，３）＝１
Ｉ（２，１）＝Ｉ（４，１）＝Ｉ（３，３）＝Ｉ（１，４）＝２
Ｉ（３，１）＝３
である。インデックス「１」と対応する書き込み回数は「１」であること、インデックス「２」と対応する書き込み回数は「４」であること、およびインデックス「３」と対応する書き込み回数は「５」であることがインデックスＬＵＴ２１０１により示されている。
【００６８】
第７フレームのステップＳ１１５において、インデックス「１」の残回数は１から０にデクリメントされ、インデックス「１」の残回数は、未定義の状態になる。また、画素（１，１）、画素（２，２）、および画素（２，３）について、インデックスメモリー４３にインデックス「０」が書き込まれる。さらに、これらの画素について、現在メモリー４１にデータ「１」が書き込まれる。
【００６９】
図１９は、第７フレームのステップＳ１１５の処理が終わった状態を示している。この時点で、画素（１，１）、画素（２，２）、および画素（２，３）において、電気光学素子１４３の光学状態は、白書き込みの電圧が７回印加された状態である。画素（２，１）、画素（４，１）、画素（３，３）、および画素（１，４）において、電気光学素子１４３の光学状態は、白書き込みの電圧が４回印加された状態である。画素（３，１）において、電気光学素子１４３の光学状態は、白書き込みの電圧が３回印加された状態である。インデックスメモリー４３に記憶されているデータは、
Ｉ（２，１）＝Ｉ（４，１）＝Ｉ（３，３）＝Ｉ（１，４）＝２
Ｉ（３，１）＝３
である。インデックス「１」と対応する書き込み回数が未定義であること、インデックス「２」と対応する書き込み回数は「３」であること、およびインデックス「３」と対応する書き込み回数は「４」であることがインデックスＬＵＴ２１０１により示されている。
【００７０】
第８フレームにおいて、画素（１，２）について、Ｃ≠Ｎであり（ステップＳ１０５：ＮＯ）、かつ、残回数はゼロである（ステップＳ１０６：ＹＥＳ）。インデックスＬＵＴ２１０１において、残回数７回に対応するインデックスは定義されていない（ステップＳ１０７：ＮＯ）が、空きインデックスは存在する（ステップＳ１０８：ＹＥＳ）。したがって、空きインデックス、ここでは、インデックス「１」に、残回数７回が割り当てられる。インデックス「１」と残回数７回との対応関係を示す情報が、インデックスＬＵＴ２１０１に書き込まれる（ステップＳ１０９）。画素（１，２）について、残回数７回に対応するインデックス「１」が、インデックスメモリー４３に書き込まれる（ステップＳ１１０）。
【００７１】
図２０は、第８フレームにおいてすべての画素についてステップＳ１１０の処理が終わった状態を示している。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，２）＝１
Ｉ（２，１）＝Ｉ（４，１）＝Ｉ（３，３）＝Ｉ（１，４）＝２
Ｉ（３，１）＝３
である。インデックスＬＵＴ２１０１において、インデックス「１」に対応する残回数が７回であること、インデックス「２」に対応する残回数が３回であること、およびインデックス「３」に対応する残回数が４回であることが定義されている。この状態で、残回数が０でない画素に対応する電気光学素子１４３には、電圧が印加される（ステップＳ１１３）。電圧印加後、インデックスＬＵＴ２１０１の残回数はデクリメントされる（ステップＳ１１５）。すなわち、インデックス「１」の残回数は７から６に、インデックス「２」の残回数は３から２に、インデックス「３」の残回数は４から３に、それぞれデクリメントされる。
【００７２】
図２１は、第８フレームのステップＳ１１５の処理が終わった状態を示している。この時点で、画素（１，１）、画素（２，２）、および画素（２，３）において、電気光学素子１４３の光学状態は、白書き込みの電圧が７回印加された状態である。画素（２，１）、画素（４，１）、画素（３，３）、および画素（１，４）において、電気光学素子１４３の光学状態は、白書き込みの電圧が５回印加された状態である。画素（３，１）において、電気光学素子１４３の光学状態は、白書き込みの電圧が４回印加された状態である。画素（１，２）において、電気光学素子１４３の光学状態は、白書き込みの電圧が１回印加された状態である。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，２）＝１
Ｉ（２，１）＝Ｉ（４，１）＝Ｉ（３，３）＝Ｉ（１，４）＝２
Ｉ（３，１）＝３
である。インデックス「１」と対応する書き込み回数が「６」であること、インデックス「２」と対応する書き込み回数は「３」であること、およびインデックス「３」と対応する書き込み回数は「４」であることがインデックスＬＵＴ２１０１により示されている。
【００７３】
図２２は、第９フレームのステップＳ１１５の処理が終わった状態を示している。この時点で、画素（１，１）、画素（２，２）、および画素（２，３）において、電気光学素子１４３の光学状態は、白書き込みの電圧が７回印加された状態である。画素（２，１）、画素（４，１）、画素（３，３）、および画素（１，４）において、電気光学素子１４３の光学状態は、白書き込みの電圧が６回印加された状態である。画素（３，１）において、電気光学素子１４３の光学状態は、白書き込みの電圧が５回印加された状態である。画素（１，２）において、電気光学素子１４３の光学状態は、白書き込みの電圧が２回印加された状態である。また、インデックスメモリー４３に記憶されているデータは、
Ｉ（１，２）＝１
Ｉ（２，１）＝Ｉ（４，１）＝Ｉ（３，３）＝Ｉ（１，４）＝２
Ｉ（３，１）＝３
である。インデックス「１」と対応する書き込み回数が「５」であること、インデックス「２」と対応する書き込み回数は「１」であること、およびインデックス「３」と対応する書き込み回数は「２」であることがインデックスＬＵＴ２１０１により示されている。また、ステップＳ１１５の前の時点で、ＣＰＵ３０により、次メモリー４２のデータが書き換えられている。具体的には、Ｎ（１，１）が、「１」から「０」に書き換えられている。
【００７４】
第１０フレームにおいて、画素（１，１）について、Ｃ≠Ｎであり（ステップＳ１０５：ＮＯ）、かつ、残回数はゼロである（ステップＳ１０６：ＹＥＳ）。インデックスＬＵＴ２１０１において、残回数７回に対応するインデックスは定義されていない（ステップＳ１０７：ＮＯ）が、空きインデックスは存在しない（ステップＳ１０８：ＮＯ）。したがって、インデックスＬＵＴ２１０１やインデックスメモリー４３へのデータの書き込みは行われない。
【００７５】
図２３は、第１０フレームのステップＳ１１５の処理が終わった状態を示している。この時点で、画素（１，１）、画素（２，２）、画素（２，３）、画素（２，１）、画素（４，１）、画素（３，３）、および画素（１，４）において、電気光学素子１４３の光学状態は、白書き込みの電圧が７回印加された状態である。画素（３，１）において、電気光学素子１４３の光学状態は、白書き込みの電圧が６回印加された状態である。画素（１，２）において、電気光学素子１４３の光学状態は、白書き込みの電圧が３回印加された状態である。また、インデックスメモリー４３に記憶されているデータは、
Ｉ（１，２）＝１
Ｉ（３，１）＝３
である。インデックス「１」と対応する書き込み回数が「４」であること、インデックス「２」と対応する書き込み回数は未定義であること、およびインデックス「３」と対応する書き込み回数は「１」であることがインデックスＬＵＴ２１０１により示されている。
【００７６】
第１１フレームにおいて、画素（１，１）について、Ｃ≠Ｎであり（ステップＳ１０５：ＮＯ）、かつ、残回数はゼロである（ステップＳ１０６：ＹＥＳ）。インデックスＬＵＴ２１０１において、残回数７回に対応するインデックスは定義されていない（ステップＳ１０７：ＮＯ）が、空きインデックスは存在する（ステップＳ１０８：ＹＥＳ）。したがって、空きインデックス、ここでは、インデックス「２」に、残回数７回が割り当てられる。このときの書き込みの極性は「−」である。インデックス「２」と残回数７回との対応関係を示す情報が、インデックスＬＵＴ２１０１に書き込まれる（ステップＳ１０９）。画素（１，１）について、残回数７回に対応するインデックス「２」が、インデックスメモリー４３に書き込まれる（ステップＳ１１０）。
【００７７】
図２４は、第１１フレームにおいてすべての画素についてステップＳ１１０の処理が終わった状態を示している。インデックスメモリー４３に記憶されているデータは、
Ｉ（１，２）＝１
Ｉ（１，１）＝２
Ｉ（３，１）＝３
である。インデックスＬＵＴ２１０１において、インデックス「１」に対応する残回数が４回であること、インデックス「２」に対応する残回数が７回であること、およびインデックス「３」に対応する残回数が１回であることが定義されている。この状態で、残回数が０でない画素に対応する電気光学素子１４３には、電圧が印加される（ステップＳ１１３）。電圧印加後、インデックスＬＵＴ２１０１の残回数はデクリメントされる（ステップＳ１１５）。すなわち、インデックス「１」の残回数は４から３に、インデックス「２」の残回数は７から６に、インデックス「３」の残回数は１から０に、それぞれデクリメントされる。
【００７８】
図２５は、第１１フレームのステップＳ１１５の処理が終わった状態を示している。この時点で、画素（１，１）において、電気光学素子１４３の光学状態は、黒書き込みの電圧が１回印加された状態である。画素（２，２）、画素（２，３）、画素（２，１）、画素（４，１）、画素（３，３）、画素（１，４）、および画素（３，１）において、電気光学素子１４３の光学状態は、白書き込みの電圧が７回印加された状態である。画素（１，２）において、電気光学素子１４３の光学状態は、白書き込みの電圧が４回印加された状態である。また、インデックスメモリー４３に記憶されているデータは、
Ｉ（１，２）＝１
Ｉ（１，１）＝２
Ｉ（３，１）＝３
である。インデックス「１」と対応する書き込み回数が「３」であること、インデックス「２」と対応する書き込み回数が「６」であること、およびインデックス「３」と対応する書き込み回数が未定義であることがインデックスＬＵＴ２１０１により示されている。
【００７９】
図２６は、第１７フレームのステップＳ１１５の処理が終わった状態を示している。この例では、図２５の状態から、次メモリー４２の書き換えは行われていない。この時点で、画素（１，１）において、電気光学素子１４３の光学状態は、白書き込みの電圧が７回印加された状態である。画素（２，２）、画素（２，３）、画素（２，１）、画素（４，１）、画素（３，３）、画素（１，４）、画素（３，１）、および画素（１，２）において、電気光学素子１４３の光学状態は、白書き込みの電圧が７回印加された状態である。また、インデックスメモリー４３に記憶されているデータは、すべて「０」である。インデックス「１」、「２」、および「３」と対応する書き込み回数が未定義であることがインデックスＬＵＴ２１０１により示されている。
【００８０】
以上で説明したように、コントローラー２０によれば、先に書き換えが開始された領域の書き換え動作が進行中の場合において新たに書き換えを行う領域が生じたときでも、書き換えが進行中でない部分については、書き換えが直ぐに開始される。したがって、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーにの体感的な表示速度を早くすることができる。また、本実施形態によれば、単一のフレーム内において、正電圧が印加される画素と負電圧が印加される画素を共存させることができる（このように、単一のフレームで正電圧と負電圧の両方を選択できる駆動を、「両極駆動」という）。
【００８１】
また、コントローラー２０によれば、インデックスメモリー４３およびインデックスＬＵＴ２１０１を用いず、画素毎の残回数をメモリーに記憶する構成と比較して、メモリー容量およびデータ転送量を低減することができる。電圧印加回数ａは、単一の表示部１０においても、例えば温度などの環境条件やその他の条件に応じて変化する。例えば、室温での電圧印加回数ａが７回であるが、電圧印加回数ａの最大値（例えば動作下限温度における電圧印加回数）がａmax＝２５６である場合、画素毎の残回数を記憶するメモリーを用いると、このメモリーは、各画素につき８ビットの記憶容量が必要である。しかし、動作例で説明した４個のインデックスを用いると、インデックスメモリー４３は、各画素につき２ビットの記憶容量を有していればよく、メモリー容量およびデータ転送量を１／４に低減することができる。
【００８２】
３．変形例
本発明は上述の実施形態に限定されるものではなく、種々の形態で実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち、２つ以上のものが組み合わせて用いられてもよい。
【００８３】
３−１．変形例１
現在メモリー４１において階調値Ｃを更新するタイミングは実施形態で説明したものに限定されない。実施形態においては、インデックスＩ（ｊ，ｉ）に対応する書き込み回数がフレームごとにデクリメントされていき、インデックスＩ（ｊ，ｉ）に残り回数０回を示す「０」が書き込まれた段階で、Ｃ（ｊ，ｉ）にＮ（ｊ，ｉ）の値を代入している（図１９）。しかし、階調値Ｃを更新するタイミングは、これ以外の態様であってもよい。例えば、Ｎ（ｊ，ｉ）が書き換えられてＣ（ｊ，ｉ）≠Ｎ（Ｊ，ｉ）となり、図８のステップＳ１０７〜Ｓ１１０において所定の値がＩ（ｊ，ｉ）に書き込まれた段階でＣ（ｊ，ｉ）にＮ（ｊ，ｉ）の値を代入してもよい。この場合、各フレームにおいて、対象画素のＣ（ｊ，ｉ）とＮ（ｊ，ｉ）とが一致するか否かに関わらず、その画素のインデックスＩ（ｊ，ｉ）が示す残回数がゼロでない場合にはその画素に白（黒）書き込み電圧が１回印加され、ゼロである場合には印加されない。
【００８４】
３−２．変形例２
図２７は、変形例１に係る電子機器１の機能構成を示すブロック図である。実施形態においては、画素１４の階調が白と黒の２値である例を説明したが、変形例１において、画素１４の階調はｋ値（ｋ≧３）である。変形例１において、ＶＲＡＭ４０は、図６の構成に加え、前メモリー４４（第４メモリーの一例）を有する。前メモリー４４は、複数の画素１４の各々について、書き換え前、すなわち現在の期間（フレーム）の前の期間以前における階調値Ｐ（ｊ，ｉ）を記憶するメモリーである。現在メモリー４１、次メモリー４２、および前メモリー４４は、ｋ階調に相当する記憶領域を有する。例えば、４階調（ｋ＝４）の場合、現在メモリー４１、次メモリー４２、および前メモリー４４は、各画素につき２ビットの記憶領域を有する。
【００８５】
メモリー制御手段２１は、現在メモリー４１、次メモリー４２、およびインデックスメモリー４３に加え、前メモリー４４へのアクセスを制御する。また、記憶手段２２は第２情報を記憶している。第２情報は、階調値Ｐ（ｊ，ｉ）、階調値Ｃ（ｊ，ｉ）、残回数、および印加電圧を対応させる情報である。駆動制御手段２５は、階調値Ｐ（ｊ，ｉ）、階調値Ｃ（ｊ，ｉ）、インデックスＩ（ｊ，ｉ）に対応する残回数、および記憶手段２２に記憶されている第２情報に基づいて決定された電圧を印加させる。
【００８６】
図２８は、変形例１に係るコントローラー２０の構成を示す図である。コントローラー２０は、図７の構成に加え、ＦＩＦＯ２１２および波形メモリー２１３を有する。ＦＩＦＯ２１２は、前メモリー４４から読み出したデータ、または前メモリー４４に書き込むデータを記憶するメモリーである。波形メモリー２１３は、波形テーブル２１３１を記憶している。また、変形例１に係るコントローラー２０は、レジスター２１１を有していない。
【００８７】
図２９は、波形テーブル２１３１を例示する図である。ここでは、４階調（ｋ＝４）の場合を例として示している。波形テーブル２１３１は、条件（例えば温度条件）に応じて複数用意されているが、ここではある一の温度条件に対応するテーブルのみを示している。階調値は、０（黒：Ｂ）、１（ダークグレー：ＤＧ）、２（ライトグレー：ＬＧ）、または３（白：Ｗ）であり、これらは、相対輝度０％、３３％、６７％、および１００％に相当する。この例で、波形テーブル２１３１は、階調値Ｐと、階調値Ｃと、電圧印加回数と、残回数毎の印加電圧値とを含むデータセットを、複数含んでいる。例えば、階調値Ｐ＝０から階調値Ｃ＝１に書き換える場合、電圧印加回数は３回であり、最初の２回の印加電圧はＶｗであり、最後の１回の印加電圧はＶｎであることが示されている。
【００８８】
以下、図８を参照して、変形例１に係るコントローラー２０の動作を説明する。一例として、Ｐ（ｊ，ｉ）＝０（Ｂ）、Ｃ（ｊ，ｉ）＝３（Ｗ）、Ｎ（ｊ，ｉ）＝３（W）、Ｉ（ｊ，ｉ）＝０となっているある画素において、Ｎ（ｊ，ｉ）＝２（ＬＧ）と書き換えられた場合について説明する。ステップＳ１０１〜Ｓ１０３の処理は、実施形態で説明したものと同様である。ステップＳ１０４において、メモリーコントローラー２０２は、対象画素の階調値およびインデックスを示すデータを取得する。メモリーコントローラー２０２は、実施形態で説明した、階調値Ｃ（ｊ，ｉ）、階調値Ｎ（ｊ，ｉ）、およびＩ（ｊ，ｉ）に加え、階調値Ｐ（ｊ，ｉ）を前メモリー４４から読み出し、読み出した階調値をＦＩＦＯ２１２に書き込む。ステップＳ１０５、Ｓ１０６の処理は、実施形態で説明したものと同様である。具体的には、Ｃ（ｊ，ｉ）≠Ｎ（ｊ，ｉ）かつＩ（ｊ，ｉ）=０のため（ステップＳ１０５：ＮＯ、ステップＳ１０６：ＹＥＳ）ステップＳ１０７に進む。ここで、本変形例においては、ステップＳ１０７の開始前に、Ｐ（ｊ，ｉ）にＣ（ｊ，ｉ）の値を代入し、Ｃ（ｊ，ｉ）にＮ（ｊ，ｉ）の値を代入するステップが含まれる。よって、Ｐ（ｊ，ｉ）＝３、Ｃ（ｊ，ｉ）＝２、Ｎ（ｊ，ｉ）＝２となる。
本変形例では、ステップＳ１０７において残回数を取得する工程は、図２９の波形テーブルにおいてＰ（ｊ，ｉ）、Ｃ（ｊ，ｉ）の値を参照することで行われる。すなわち、Ｃ（ｊ，ｉ）＝３、Ｎ（ｊ，ｉ）＝２のため、図２９の波形テーブルにおいて最下段の波形（電圧印加回数：３回）が選択される。残回数３回のインデックスが定義されておらず（ステップＳ１０７：ＮＯ）、かつ空きインデックスがある場合（ステップＳ１０８：ＹＥＳ）、ステップＳ１０９に進む。
【００８９】
ステップＳ１０９において、描画回数制御部２０７は、空きインデックスと残回数ａ回との対応関係をインデックスＬＵＴ２１０１に書き込む。より具体的には、描画回数制御部２０７は、波形メモリー２１３に記憶されている波形テーブル２１３１から、Ｐ（ｊ，ｉ）＝３およびＣ（ｊ，ｉ）＝２に対応する電圧印加回数「３」を読み出す。描画回数制御部２０７は、読み出した電圧印加回数「３」を、残回数の初期値として、インデックスＬＵＴ２１０１の空きインデックスに対応する記憶領域に書き込む。ステップＳ１１０の処理は、実施形態で説明したものと同様である。
【００９０】
ステップＳ１１１において、画素制御部２０６は、階調値Ｐ（ｊ，ｉ）、階調値Ｃ（ｊ，ｉ）、およびインデックスＩ（ｊ，ｉ）に応じた電圧値を、波形テーブル２１３１から読み出す。例えば、Ｐ（ｊ，ｉ）＝３およびＣ（ｊ，ｉ）＝２であり、インデックスＩ（ｊ，ｉ）により示される残回数が３回である場合、画素制御部２０６は、波形テーブル２１３１から電圧値Ｖｂを読み出す。画素制御部２０６は、読み出した電圧値を示すデータを、ラインメモリー２０８に書き込む。
【００９１】
以降、フレームごとにＰ（ｊ，ｉ）、Ｃ（ｊ，ｉ）、及びＩ（ｊ，ｉ）の示される残回数と図２９の波形テーブルとから印加する電圧値を参照して画素に電圧を印加し、Ｉ（Ｊ，ｉ）が示す残回数の値をデクリメントしていく。書き換えが完了する前にＮ（ｊ，ｉ）の値が変化した場合であっても、Ｐ（ｊ，ｉ）、Ｃ（ｊ，ｉ）により参照される波形は変化がないため、所定の波形で書き換えシーケンスを完了することができる。書き換えが完了する前にＮ（ｊ，ｉ）の値が変化した場合、Ｉ（ｊ，ｉ）＝０となったところで（ステップＳ１０６）、Ｐ（ｊ，ｉ）にＣ（ｊ，ｉ）の値を代入し、Ｃ（ｊ，ｉ）にＮ（ｊ，ｉ）の値を代入するステップが行われ、新たなＩ（ｊ，ｉ）が設定されて書き換えシーケンスが開始される。
【００９２】
変形例１によれば、多階調表示を行う表示部１０においても、メモリー容量およびデータ転送量を低減しつつ、ユーザーが体感する表示速度を向上させることができる。
【００９３】
３−３．変形例３
実施形態においては、白書き込みの場合と黒書き込みの場合とで残回数の初期値が同一である例を説明したが、白書き込みの場合と黒書き込みの場合とで残回数の初期値が異なっていてもよい。この場合、レジスター２１１は、白書き込み用の初期値と、黒書き込み用の初期値とを記憶している。描画回数制御部２０７は、レジスター２１１から、書き込みの極性に応じた初期値を読み出す。
【００９４】
また、変形例１においては、階調値Ｐと階調値Ｎとの組み合わせによって電圧印加回数（すなわち残回数の初期値）が異なっている例を説明した。しかし、多階調表示の場合にも、白書き込みの場合と黒書き込みの場合とで残回数の初期値が同一であってもよい。
【００９５】
３−４．変形例４
コントローラー２０の構成は、図７および図２８で例示したものに限定されない。図６および図２７の機能を実現できるものであれば、コントローラー２０はどのような構成を有していてもよい。別の例で、コントローラー２０の機能の一部を、ＣＰＵ３０やＲＡＭ５０等の他の要素が有していてもよい。この場合、電子機器１が全体として、図６および図２７で説明した機能を有していればよい。また、コントローラー２０の動作、特に処理の順序は、図８のフローで説明したものに限定されない。例えば、対象画素のインデックスをリセットする処理は、ステップＳ１１１の前に行われてもよい。
【００９６】
３−５．変形例５
第１情報および第２情報は、インデックスＬＵＴ２１０１および波形テーブル２１３１に限定されない。例えば第１情報については、インデックスと残回数とを対応させる情報であれば、情報の形式はテーブルに限られずどのようなものであってもよい。波形テーブル２１３１についても同様である。
【００９７】
３−６．他の変形例
電子機器１は、電子ブックリーダーに限定されない。電子機器１は、パーソナルコンピューター、ＰＤＡ（Personal Digital Assistant）、携帯電話、スマートフォン、タブレット端末、または携帯ゲーム機であってもよい。
【００９８】
画素１４の等価回路は、実施形態で説明されたものに限定されない。画素電極１１４と共通電極１３１との間に制御された電圧を印加できる構成であれば、スイッチング素子および容量素子はどのように組み合わせられてもよい。また、この画素を駆動する方法は、単一のフレームにおいて、印加電圧の極性が異なる電気泳動素子１４３が存在する両極駆動、または、単一のフレームにおいてはすべての電気泳動素子１４３において同一の極性の電圧が印加される片極駆動のいずれであってもよい。
【００９９】
画素１４の構造は、実施形態で説明したものに限定されない。例えば、荷電粒子の極性は実施形態で説明したものに限定されない。黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電していてもよい。この場合は、画素に印加する電圧の極性は実施形態で説明したものと逆になる。また、表示素子は、マイクロカプセルを用いた電気泳動方式の表示素子に限定されない。液晶素子または有機ＥＬ（Electro Luminescence）素子など、他の表示素子が用いられてもよい。
【０１００】
実施形態で説明したパラメーター（例えば、階調数、画素数、電圧値、電圧印加回数など）はあくまで例示であり、本発明はこれに限定されない。
【符号の説明】
【０１０１】
１…電子機器、１０…表示部、１１…第１基板、１２…電気泳動層、１３…第２基板、１４…画素、１５…表示領域、１６…走査線駆動回路、１７…データ線駆動回路、２０…コントローラー、２１…メモリー制御手段、２２…記憶手段、２３…第１判断手段、２４…インデックス制御手段、２５…駆動制御手段、２６…残回数制御手段、２７…第２判断手段、３０…ＣＰＵ、４０…ＶＲＡＭ、４１…現在メモリー、４２…次メモリー、４３…インデックスメモリー、４４…前メモリー、５０…ＲＡＭ、６０…記憶部、７０…入力部、１１１…基板、１１２…接着層、１１３…回路層、１１４…画素電極、１１５…走査線、１１６…データ線、１２１…マイクロカプセル、１２２…バインダー、１３１…共通電極、１３２…フィルム、１４１…トランジスター、１４２…容量、１４３…電気泳動素子、２０１…ホストバスＩＦ、２０２…メモリーコントローラー、２０３…ＦＩＦＯ、２０４…ＦＩＦＯ、２０５…ＦＩＦＯ、２０６…画素制御部、２０７…描画回数制御部、２０８…ラインメモリー、２０９…タイミングジェネレーター、２１０…ＬＵＴメモリー、２１１…レジスター、２１２…ＦＩＦＯ、２１３…波形メモリー、２１０１…インデックスＬＵＴ、２１３１…波形テーブル
【図１】
2013092619.tif 000003
【図２】
2013092619.tif 000004
【図３】
2013092619.tif 000005
【図４】
2013092619.tif 000006
【図５】
2013092619.tif 000007
【図６】
2013092619.tif 000008
【図７】
2013092619.tif 000009
【図８】
2013092619.tif 000010
【図９】
2013092619.tif 000011
【図１０】
2013092619.tif 000012
【図１１】
2013092619.tif 000013
【図１２】
2013092619.tif 000014
【図１３】
2013092619.tif 000015
【図１４】
2013092619.tif 000016
【図１５】
2013092619.tif 000017
【図１６】
2013092619.tif 000018
【図１７】
2013092619.tif 000019
【図１８】
2013092619.tif 000020
【図１９】
2013092619.tif 000021
【図２０】
2013092619.tif 000022
【図２１】
2013092619.tif 000023
【図２２】
2013092619.tif 000024
【図２３】
2013092619.tif 000025
【図２４】
2013092619.tif 000026
【図２５】
2013092619.tif 000027
【図２６】
2013092619.tif 000028
【図２７】
2013092619.tif 000029
【図２８】
2013092619.tif 000030
【図２９】
2013092619.tif 000031