(57)【要約】【課題】チップインダクタ内蔵配線基板において、チップインダクタの漏れ磁束に起因したノイズとしての高周波電流の配線層への影響を低減し、配線基板に実装された他の回路部品や電子部品に対する電位変動や電源供給の変動を抑制して、これら回路部品及び電子部品の動作を良好に保持する。【解決方法】相対向して配置される一対の第１の配線層及び第２の配線層と、前記第１の配線層及び前記第２の配線層間に配設されてなる絶縁層と、前記絶縁層内に配設されるとともに、前記第１の配線層に実装されてなるチップインダクタとを具え、前記第２の配線層は安定電位を供給する配線層であり、前記第２の配線層の前記チップインダクタと相対向する領域において非連続の複数の開口部が形成され、前記領域が前記非連続の複数の開口部によって画定されるようにして、チップインダクタ内蔵配線基板を構成する。【選択図】図４
2013062488.tif 000002
【特許請求の範囲】
【請求項１】
相対向して配置される一対の第１の配線層及び第２の配線層と、
前記第１の配線層及び前記第２の配線層間に配設されてなる絶縁層と、
前記絶縁層内に配設されるとともに、前記第１の配線層に実装されてなるチップインダクタとを具え、
前記第２の配線層は安定電位を供給する配線層であり、前記第２の配線層の前記チップインダクタと相対向する領域が前記非連続の複数の開口部によって画定されていることを特徴とする、チップインダクタ内蔵配線基板。
【請求項２】
前記領域は、前記チップインダクタ内部のコイルを構成する内部導体を含む面と平行となるように画定されていることを特徴とする、請求項１に記載のチップインダクタ内蔵配線基板。
【請求項３】
前記領域は、前記チップインダクタ内部のコイルを構成する内部導体で画定される内部空間と対向するようにして画定されていることを特徴とする、請求項１又は２に記載のチップインダクタ内蔵配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップインダクタ内蔵配線基板に関する。
【背景技術】
【０００２】
近年、チップインダクタは電圧変換回路の高周波ノイズ対策部品として多用されている。従来、チップインダクタは、電気絶縁性の複数の磁性層とコイル形成用の複数の内部導体とを、内部導体の端部が厚さ方向において互いに接続するように交互に印刷またはラミネートによって直方体形に積層し、焼成一体化した後、焼結体周囲の端面に導電ペーストを塗布・焼き付けて端面電極を形成することにより製造している。
【０００３】
このようにして得たチップインダクタは、磁性体層中に埋設されたコイルを構成する内部導体と、磁性体層の内部導体を含む面と交差する位置に配設された内部導体の一端及び他端が電気的に接続された一対の電極とを有する。このチップインダクタは、小型で大きなインダクタンスを有し、かつ直方体形をなしているため自動実装できる面実装チップ部品として重宝されている（特許文献１）。
【０００４】
一方、近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度化、高機能化が一層求められている。かかる観点より、チップインダクタを内蔵した配線基板においても、高密度化、高機能化への対応が要求されている。
【０００５】
しかしながら、内蔵したチップインダクタと配線層との距離が近接するため、例えば、グランド層あるいは電源層として機能する配線層に、チップインダクタからの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまい、配線基板に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−５５０４５号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、チップインダクタ内蔵配線基板において、チップインダクタの漏れ磁束に起因したノイズとしての高周波電流の配線層への影響を低減し、配線基板に実装された他の回路部品や電子部品に対する電位変動や電源供給の変動を抑制して、これら回路部品及び電子部品の動作を良好に保持することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成すべく、本発明は、
相対向して配置される一対の第１の配線層及び第２の配線層と、
前記第１の配線層及び前記第２の配線層間に配設されてなる絶縁層と、
前記絶縁層内に配設されるとともに、前記第１の配線層に実装されてなるチップインダクタとを具え、
前記第２の配線層は安定電位を供給する配線層であり、前記第２の配線層の前記チップインダクタと相対向する領域が非連続の複数の開口部によって画定されていることを特徴とする、チップインダクタ内蔵配線基板に関する。
【０００９】
本発明によれば、配線基板の安定電位を供給する配線層、すなわちグランド層あるいは電源供給層として機能する配線層の、内蔵したチップインダクタと相対向する領域を、上記配線層に形成した非連続の複数の開口部で画定するようにしている。したがって、内蔵したチップインダクタから漏れ磁束が生じた場合においても、当該漏れ磁束に起因して生じる高周波電流は上記領域内に閉じ込められるようになり、上記配線層のその他の領域には影響を及ぼさなくなる。
【００１０】
この結果、チップインダクタからの漏れ磁束に起因した高周波電流がノイズとして上記配線層に重畳されてしまうのを防止することができ、配線基板に実装された他の回路部品等、例えば半導体デバイスの電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。
【００１１】
なお、本発明では、上記領域を非連続な複数の開口部で画定するようにしているので、上記領域は上記配線層のその他の領域と部分的に連続している。したがって、上記領域の電位は、上記配線層の電位、すなわちグランド電位や電源電位に保持されるので、上記領域が電気的に浮いた状態となることがない。このため、上述した高周波電流を閉じ込めることによって上記領域が帯電し、配線基板内で不要放射ノイズ等を生ぜしめるのを抑制することができる。
【００１２】
本発明の一例において、上記領域は、チップインダクタ内部のコイルを構成する内部導体を含む面と平行になるように画定することができる。漏れ磁束の原因となる磁場は、チップインダクタ内のコイルの中心、すなわちコイルを構成する内部導体を含む面に垂直に発生するので、当該面と平行に上記領域を画定することによって、漏れ磁束を当該領域内により効果的に閉じ込めることができる。
【００１３】
また、本発明の一例において、上記領域は、チップインダクタ内部のコイルを構成する内部導体で画定される内部空間と対向するようにして画定することができる。漏れ磁束の原因となる磁場は、チップインダクタ内のコイルの中心、すなわちコイルを構成する内部導体で画定される内部空間で発生するので、この内部空間と対向するようにして上記領域を画定することにより、漏れ磁束を当該領域内により効果的に閉じ込めることができる。
【発明の効果】
【００１４】
以上、本発明によれば、チップインダクタ内蔵配線基板において、チップインダクタの漏れ磁束に起因したノイズとしての高周波電流の配線層への影響を低減し、配線基板に実装された他の回路部品や電子部品に対する電位変動や電源供給の変動を抑制して、これら回路部品及び電子部品の動作を良好に保持することができる。
【図面の簡単な説明】
【００１５】
【図１】実施形態のチップインダクタの概略構成を示す断面図である。
【図２】図１に示すチップインダクタの上平面図である。
【図３】本実施形態のチップインダクタ内蔵配線基板の概略構成を示す断面図である。
【図４】図３に示すチップインダクタ内蔵配線基板における第２の配線層を一部拡大して示す図である。
【図５】図４に示す開口部の変形例を示す図である。
【図６】図４に示す別の開口部の変形例を示す図である。
【図７】図１及び図２に示すチップインダクタ１０の変形例を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明のその他の特徴及び利点について、発明を実施するための形態に基づいて説明する。
【００１７】
図１は、本実施形態のチップインダクタの概略構成を示す断面図であり、図２は、図１に示すチップインダクタの上平面図である。また、図３は、本実施形態のチップインダクタ内蔵配線基板の概略構成を示す断面図であり、図４は、図３に示すチップインダクタ内蔵配線基板における第２の配線層を一部拡大して示す図である。
【００１８】
図１及び図２に示すように、本実施形態のチップインダクタ１０は、非導電性の磁性体層１１と、この磁性体層１１中に埋設されたコイル１２とを含んでいる。コイル１２は、垂直方向に延在する導体軸１２５に対して４つのＬ字型の内部導体１２１，１２２，１２３、及び１２４が上から順次に積層された構成を呈している。なお、隣接する内部導体間には、磁性体層１１の一部が介在し、これら内部導体間を互いに電気的に絶縁している。
【００１９】
なお、内部導体１２１、１２２，１２３及び１２４は、Ｌ字型として構成する代わりに、導体軸１２５を基点とする円形状あるいは矩形状の巻回構造をとることもできる。
【００２０】
また、磁性体層１１の、内部導体１２１を含む面Ｓ１，内部導体１２２を含む面Ｓ２，内部導体１２３を含む面Ｓ３及び内部導体１２４を含む面Ｓ４が交差する位置、すなわち、磁性体層１１の側面には一対の電極１３，１３が配設され、これら電極１３，１３に対して最上層に位置する内部導体１２１の端部及び最下層に位置する内部導体１２４の端部が電気的に接続されて、導体軸１２５を介して内部導体１２１，１２２，１２３及び１２４に通電できるように構成されている。したがって、コイル１２が通電されて、チップインダクタ１０がその機能を奏することができるように構成されている。
【００２１】
磁性体層１１は、例えば大気中で安定なフェライトやマグネタイトなどから構成することができる。コイル１２、すなわち内部導体１２１，１２２，１２３及び１２４は、電気良導体である金、銀、銅、アルミニウムなどから構成することができる。電極１３も電気良導体である金、銀、銅、アルミニウムなどから構成することができる。
【００２２】
なお、図１及び図２に示すチップインダクタ１０は、従来と同様に、電気絶縁性の複数の磁性層とコイル１２の複数の内部導体１２１，１２２，１２３及び１２４とを、これら内部導体の端部が導体軸１２５において互いに接続するように交互に印刷またはラミネートによって積層し、焼成一体化して磁性体層１１とした後、この磁性体層１１の側面に導電ペーストを塗布・焼き付けて電極１３，１３を形成することにより製造することができる。
【００２３】
本実施形態のチップインダクタ内蔵配線基板２０は、第１の配線層２１及び第２の配線層２２を有し、これらの間に第１の絶縁層３１が配設されている。また、第１の絶縁層３１中には、第１の配線層２１と電気的に接続するようにしてチップインダクタ１０が埋設されている。チップインダクタ１０は、はんだ１０Ａによって第１の配線層２１と電気的及び機械的に接続されている。
【００２４】
また、チップインダクタ１０の外方には、第１の配線層２１及び第２の配線層２２間で、第１の絶縁層３１の一部で電気的に絶縁されるようにして、第３の配線層２３及び第４の配線層２４が設けられている。さらに、第１の配線層１１の外方（下方）には、第２の絶縁層３２を介して第５の配線層２５が配設されているとともに、第２の配線層２２の外方（上方）には、第３の絶縁層３３を介して第６の配線層２６が配設されている。
【００２５】
なお、第５の配線層２５及び第６の配線層２６は、レジスト層５１及び５２を介して部分的に外部に露出するように構成されている。
【００２６】
第１の配線層２１及び第３の配線層２３は第１の層間接続体４１によって電気的に接続されており、第３の配線層２３及び第４の配線層２４は第２の層間接続体４２によって電気的に接続されており、第４の配線層２４及び第２の配線層２２は第３の層間接続体４３によって電気的に接続されている。また、第１の配線層２１及び第５の配線層２５は第４の層間接続体４４によって電気的に接続されており、第２の配線層２２及び第６の配線層２６は第５の層間接続体４５によって電気的に接続されている。したがって、本実施形態の配線基板２０は、いわゆる多層配線基板を構成する。
【００２７】
本実施形態において、第２の配線層２２は、安定電位を供給できる配線層であり、例えばグランド層あるいは電源供給層として機能する。したがって、一般には、図４に示すように、ベタのパターンとして形成される。なお、第１の配線層２１及び第３の配線層２３から第６の配線層２６は、必要に応じて所定のパターニングが施されることによる配線パターンとして構成されてもよいし、ベタのパターンとして構成されていてもよい。
【００２８】
図４に示すように、本実施形態のチップインダクタ内蔵配線基板２０は、安定電位を供給できる配線層である第２の配線層２２の、チップインダクタ１０と対向する領域において、４つのＬ字型の開口部２２Ｏがギャップ２２Ｇを介して非連続的に所定の領域を囲むようにして形成されており、これら４つのＬ字型の開口部２２Ｏによって、第２の配線層２２は、上記領域に相当する領域２２Ａを画定し、その外側に位置する、第２の配線層２２の本来の機能（グランド層あるいは電源供給層）を奏する領域２２Ｂと分離するようにしている。
【００２９】
この場合、内蔵したチップインダクタ１０から漏れ磁束が生じた場合においても、当該漏れ磁束に起因して生じる高周波電流は領域２２Ａ内に閉じ込められるようになり、第２の配線層２２の領域２２Ｂには影響を及ぼさなくなる。
【００３０】
この結果、チップインダクタ１０からの漏れ磁束に起因した高周波電流がノイズとして第２の配線層２２の領域２２Ｂに重畳されてしまうのを防止することができ、第２の配線層２２は領域２２Ｂが安定に存在することによって、その本来的な機能（グランド層あるいは電源供給層）を奏することができるようになる。したがって、チップインダクタ内蔵配線基板２０に実装された他の回路部品等、例えば半導体デバイスの電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。
【００３１】
また、図４に示すように、領域２２Ａを非連続な４つのＬ字型の開口部２２Ｏで画定するようにしているので、領域２２Ａは第２の配線層２２の領域２２Ｂとギャップ２２Ｇの部分で連続しており、領域２２Ａは第２の配線層２２の領域２２ＢとＤＣ電流的に連続したような状態となっている。したがって、領域２２Ａの電位は、領域２２Ｂの電位、すなわち第２の配線層２２の電位（グランド電位や電源電位）に保持されるので、領域２２Ａが電気的に浮いた状態となることがない。
【００３２】
一方、ギャップ２２Ｇの大きさは十分に小さく、高周波的にはインピーダンスの高い状態になっている。したがって、チップインダクタ１０の漏れ磁束に起因して発生した高周波電流によって領域２２Ａが帯電した場合においても、当該高周波電流はギャップ２２Ｇの高いインピーダンスに基づいて領域２２Ｂに漏れ出ることなく、領域２２Ａ内に閉じ込めることができる。この結果、配線基板２０内で不要放射ノイズ等を生ぜしめるのを抑制することができる。
【００３３】
なお、４つの開口部２２Ｏによって領域２２Ａを画定し、上述した高周波電流を領域２２Ａ内に閉じ込めるためには、例えばギャップ２２Ｇの大きさが、領域２２Ａの幅Ｗの１／２以下であり、好ましくは１／４以下である。また、ギャップ２２Ｇの大きさがあまりにも小さくなり過ぎると、領域２２Ａと領域２２Ｂとの電気的な接続が不安定となるので、ギャップ２２Ｇの大きさの下限は領域２２Ａの幅の１／２０以上であることが好ましい。
【００３４】
ここで、領域２２Ａの幅Ｗとは、領域２２Ａの形態を特徴づける最も短い部分の大きさを意味し、例えば領域２２Ａが図４と異なり縦長の場合は、その横方向の長さが幅Ｗに相当する。
【００３５】
なお、第２の配線層２２の領域２２Ａは、チップインダクタ１０内部のコイル１２を構成する内部導体１２１，１２２，１２３，１２４を含む面Ｓ１，Ｓ２，Ｓ３，Ｓ４と平行になるように画定することが好ましい。漏れ磁束の原因となる磁場は、チップインダクタ１０内のコイル１２の中心、すなわちコイル１２を構成する内部導体１２１，１２２，１２３，１２４を含む面Ｓ１，Ｓ２，Ｓ３，Ｓ４に垂直に発生するので、当該面と平行に領域２２Ａを画定することによって、漏れ磁束を当該領域２２Ａ内により効果的に閉じ込めることができる。
【００３６】
一般に、内部導体１２１，１２２，１２３，１２４を含む面Ｓ１，Ｓ２，Ｓ３，Ｓ４は、チップインダクタ１０の上面及び下面と平行であり、配線基板２０の第１の配線層２１から第６の配線層２６も互いに平行であるので、上記条件は、チップインダクタ１０を第１の配線層２１上において、均一かつ正確に実装することにより自ずから満たされるものである。
【００３７】
また、第２の配線層２２の領域２２Ａは、チップインダクタ１０内部のコイル２２を構成する内部導体１２１，１２２，１２３，１２４で画定される内部空間Ｓ（図２参照）と対向するようにして画定することが好ましい。漏れ磁束の原因となる磁場は、チップインダクタ１０内のコイル１２の中心、すなわちコイル１２を構成する内部導体１２１，１２２，１２３，１２４で画定される内部空間Ｓで発生するので、この内部空間Ｓと対向するようにして領域２２Ａを画定することにより、漏れ磁束を当該領域２２Ａ内により効果的に閉じ込めることができる。
【００３８】
図５は、図４に示す開口部の変形例を示す図である。なお、図４に示す構成要素と類似あるいは同一の構成要素に関しては同一の参照数字を用いている。
【００３９】
図４においては、領域２２Ａを４つのＬ字型の開口部２２Ｏで画定したが、図５に示す例では、領域２２Ａを８つの矩形状の開口部２２Ｏで画定している。この場合においても、ギャップ２２Ｇと領域２２Ａの幅Ｗとの関係が、図４に示す場合と同一の条件、すなわち例えばギャップ２２Ｇの大きさが、領域２２Ａの幅Ｗの１／２以下であり、好ましくは１／４以下であって、１／２０以上を満足する限りにおいて、チップインダクタ１０の漏れ磁束に起因して発生した高周波電流によって領域２２Ａが帯電した場合においても、当該高周波電流はギャップ２２Ｇの高いインピーダンスに基づいて領域２２Ｂに漏れ出ることなく、領域２２Ａ内に閉じ込めることができる。この結果、配線基板２０内で不要放射ノイズ等を生ぜしめるのを抑制することができる。
【００４０】
図６は、同じく図４に示す開口部の変形例を示す図である。なお、図４に示す構成要素と類似あるいは同一の構成要素に関しては同一の参照数字を用いている。
【００４１】
図４においては、領域２２Ａを４つのＬ字型の開口部２２Ｏで画定したが、図６に示す例では、領域２２Ａを２つのコの字型の開口部２２Ｏで画定している。この場合においても、ギャップ２２Ｇと領域２２Ａの幅Ｗとの関係が、図４に示す場合と同一の条件、すなわち例えばギャップ２２Ｇの大きさが、領域２２Ａの幅Ｗの１／２以下であり、好ましくは１／４以下であって、１／２０以上を満足する限りにおいて、チップインダクタ１０の漏れ磁束に起因して発生した高周波電流によって領域２２Ａが帯電した場合においても、当該高周波電流はギャップ２２Ｇの高いインピーダンスに基づいて領域２２Ｂに漏れ出ることなく、領域２２Ａ内に閉じ込めることができる。この結果、配線基板２０内で不要放射ノイズ等を生ぜしめるのを抑制することができる。
【００４２】
図７は、図１及び図２に示すチップインダクタ１０の変形例である。図１及び図２に示すチップインダクタ１０では、４つのＬ字型の内部導体１２１，１２２，１２３及び１２４を順次に積層させてコイル１２を形成したが、図５に示すように、単一層のメアンダ状パターンのコイル１２’としたチップインダクタ１０’を用いても図３に示すようなチップインダクタ内蔵配線基板２０を作製することができる。
【００４３】
この場合も、第２の配線層２２において、上述のような領域２２Ａを非連続な４つの開口部２２Ｏで画定し、周囲の領域２２Ｂと分離することによって、上述した高周波電流を閉じ込めの効果及び領域２２Ａの電位安定化の効果を得ることができる。したがって、チップインダクタ内蔵配線基板２０に実装された他の回路部品等、例えば半導体デバイスの電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。また、領域２２Ａが帯電し、配線基板２０内で不要放射ノイズ等を生ぜしめるのを抑制することができる。
【００４４】
なお、図７に示すチップインダクタ１０’では、コイル１２’を構成する内部導体で画定される内部空間はＳ’で表わすことができるので、第２の配線層２２の領域２２Ａを内部空間Ｓ’と対向するように画定することにより、漏れ磁束を領域２２Ａ内に効果的に閉じ込めることができる。
【００４５】
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
【００４６】
例えば、上記実施形態では、配線基板２０を配線層の数が６個の多層配線基板として構成しているが、配線層の数は必要に応じて任意の数とすることができる。
【００４７】
また、配線基板２０は必ずしも多層配線基板の構成で作製する必要はなく、第１の配線層２１及び第２の配線層２２と、これら配線層間に配設された第１の絶縁層３１とからなる単層の配線基板とすることもできる。
【００４８】
さらに、第２の配線層２２には、非連続な４つのＬ字型の開口部２２Ｏを形成して領域２２Ａを画定するようにしたが、非連続な開口部の数及び形状は必要に応じて任意に設定することができる。
【００４９】
また、本実施形態では、第２の配線層２２を安定電位を供給する配線層としたが、その他の配線層を安定電位供給の配線層とすることもできる。
【符号の説明】
【００５０】
１０，１０’チップインダクタ
１１  磁性体層
１２，１２’  コイル
１２１，１２２，１２３，１２４  内部導体
１２５  導体軸  
１３  電極
２０  配線基板
２１  第１の配線層
２２  第２の配線層
２２Ｏ  開口部
２２Ｇ  開口部間のギャップ
２２Ａ  （第２の配線層の）Ｌ字型の開口部で画定される領域
２２Ｂ  （第２の配線層の）Ｌ字型の開口部で領域２２Ａと分離される領域
２３  第３の配線層
２４  第４の配線層
２５  第５の配線層
２６  第６の配線層
３１  第１の絶縁層
３２  第２の絶縁層
３３  第３の絶縁層
４１  第１の層間接続体
４２  第２の層間接続体
４３  第３の層間接続体
４４  第４の層間接続体
４５  第５の層間接続体
【図１】
2013062488.tif 000003
【図２】
2013062488.tif 000004
【図３】
2013062488.tif 000005
【図４】
2013062488.tif 000006
【図５】
2013062488.tif 000007
【図６】
2013062488.tif 000008
【図７】
2013062488.tif 000009