(57)【要約】【課題】量産性に優れ、変換効率に優れた光電変換素子を提供すること。【解決手段】ｐ型半導体層とｉ型半導体層とｎ型半導体層とからなる光電変換ユニットを備えた光電変換素子では、ｉ型半導体層とｎ型半導体層との間には界面半導体層が設けられている。界面半導体層は、ｉ型半導体層よりも大きなバンドギャップエネルギーを有していることが好ましく、たとえばアモルファスシリコンオキサイドからなる。【選択図】図１
2013041955.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型半導体層とｉ型半導体層とｎ型半導体層とからなる光電変換ユニットを備えた光電変換素子であって、
前記ｉ型半導体層と前記ｎ型半導体層との間に設けられた界面半導体層を備え、
前記界面半導体層は、前記ｉ型半導体層よりも大きなバンドギャップエネルギーを有する光電変換素子。
【請求項２】
前記界面半導体層は、アモルファスシリコンオキサイド、アモルファスシリコンカーバイド、アモルファスシリコンオキシカーバイド、アモルファスシリコンナイトライド、およびアモルファスシリコンオキシナイトライドのうちのいずれか１つを含む請求項１に記載の光電変換素子。
【請求項３】
前記光電変換ユニットを複数備え、
前記界面半導体層は、複数の前記光電変換ユニットのうち光入射側に位置する光電変換ユニットにおける前記ｉ型半導体層と前記ｎ型半導体層との間に設けられている請求項１または２に記載の光電変換素子。
【請求項４】
前記光電変換ユニットは、基板の上に設けられ、
前記光電変換ユニットの上には、透光性導電膜および第２の導電膜が順に設けられている請求項１〜３のいずれかに記載の光電変換素子。
【請求項５】
前記基板は、透光性基板である請求項４に記載の光電変換素子。
【請求項６】
前記基板は、非透光性基板である請求項４に記載の光電変換素子。
【請求項７】
請求項１〜６のいずれかに記載の光電変換素子を製造する方法であって、
ｐ型半導体層とｉ型半導体層とｎ型半導体層とを順次形成する工程と、
酸素雰囲気下または二酸化炭素雰囲気下において前記i型半導体層の上面に対してプラズマ処理を行なって、当該ｉ型半導体層よりも大きなバンドギャップエネルギーを有する界面半導体層を作製する工程とを備えた光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子およびその製造方法に関する。
【背景技術】
【０００２】
アモルファスシリコンからなる光電変換素子（以下では「ａ−Ｓｉ光電変換素子」と記すことがある）は、薄膜化が可能である、低温プロセスでの製造が可能である、または大面積なガラス基板またはステンレス基板に形成が容易であるなどという特徴から、低コスト太陽電池の本命として開発が進められている。
【０００３】
このようなａ−Ｓｉ光電変換素子は、一般に、透明絶縁基板の上面上に、透明電極層と、１つ以上のｐｉｎ接合を有する光電変換ユニットと、裏面電極層とが積層されて構成されている。ここで、光電変換ユニットは、一般に、ｐ型半導体層、ｉ型半導体層、およびｎ型半導体層がこの順、またはその逆順に積層されてなる。光電変換ユニットの主要部を占めるｉ型の光電変換層が非晶質（アモルファス）のものを非晶質光電変換ユニットと呼び、ｉ型半導体層が結晶質のものを結晶質光電変換ユニットと呼ぶ。
【０００４】
ａ−Ｓｉ光電変換素子における光電変換ユニットの厚さの大部分は、実質的に真性の半導体層であるｉ型半導体層によって占められる。光電変換作用は、主として、このｉ型半導体層内で生じる。従って、光電変換層であるｉ型半導体層の膜厚は、光吸収のためには厚いほうが好ましい。しかし、その膜厚が必要以上に厚くなると、ｉ型半導体層の堆積に時間がかかることになる。それだけでなく、ｉ型半導体層が非晶質である場合には、光劣化（Staebler−Wronsky効果）が顕著となり、よって、光電変換素子の特性が低下する傾向にある。
【０００５】
一般的に、ｐ型半導体層は、窓層として用いられることが多い。光電変換層であるｉ型半導体層へ光を効率良く透過させるために、ｐ型半導体層には、シリコンカーバイドなどのバンドギャップエネルギーが充分に大きいシリコン合金材料が用いられる。しかし、ｐ型半導体層にシリコン合金材料を用いｉ型半導体層にアモルファスシリコンを用いると、ｐ型半導体層とｉ型半導体層との界面には組成不整合に伴う欠陥が発生する。これにより、ｉ型半導体層の内部で発生した電子−正孔対のうちｐ型半導体層側にドリフトしてきた正孔が上記欠陥（界面欠陥）に捕捉されるおそれがあり、短絡電流が低下する。また、シリーズ抵抗による曲線因子の低下を招く。これらのことから、光電変換素子の変換効率が低下するという問題がある。
【０００６】
この課題を解決するため、特許文献１には、ｐ型半導体層側からｐ型半導体層とｉ型半導体層との界面へ進むにつれて合金材料の濃度を漸減させるグレイディッドバッファ層を設けることが記載されている。また、特許文献１には、このようなグレイディッドバッファ層を設けることにより、前述した組成不整合に伴う欠陥発生が抑制され、ｐ型半導体層とｉ型半導体層との界面特性が改善されるということが記載されている。また、特許文献１に記載の技術をさらに改善した技術も提案されている（たとえば特許文献２）。
【０００７】
特許文献３には、低屈折率層としてｎ型Ｓｉ1-xＯx層（０≦ｘ≦１）を挿入した積層型光電変換装置が記載されている。このｎ型Ｓｉ1-xＯx層は、導電性と低屈折率とを両立するために２５原子％以上６０原子％以下の酸素濃度を有している。また、このｎ型Ｓｉ1-xＯX層の屈折率は１．７〜２．５であり、その暗導電率は１０-8〜１０-1Ｓ／ｃｍである。
【０００８】
また、特許文献３には、このｎ型Ｓｉ1-xＯx層がシリコン結晶相を含むことが望ましいことが記載されている。その理由は、ｎ型Ｓｉ1-xＯx層の厚さ方向にこのシリコン結晶相を介した電流経路が構成されると考えられるからであり、シリコン結晶相が良好なオーミックコンタクトの形成に寄与すると考えられるからである。さらに、特許文献３には、ｎ型Ｓｉ1-xＯx層がシリコン結晶相の代替としてドーピングされた非晶質シリコンを含むことが望ましいということも記載されている。よく知られているように、不純物が十分にドーピングされていれば、ｎ型半導体層およびｐ型半導体層ともにオーミックコンタクトを形成するのに十分な低抵抗膜となるからである。
【０００９】
特許文献４には、ｎ型半導体層としてｉ型半導体層よりもバンドギャップエネルギーの大きい層を用い、かつｉ型半導体層内に微量のｎ型不純物を含有させることでｉ型半導体層とｎ型半導体層との界面が改善され、光電変換効率を向上させる技術が記載されている。特許文献４には、ｉ型半導体層中にプラスの空間電荷が形成されることでｐ型半導体層とｉ型半導体層との界面近傍の内部電界を強くすること、一方でｉ型半導体層とｎ型半導体層との界面での内部電界を弱くしてフラットバンドに近い状態にすることでｐ型半導体層とｉ型半導体層との界面近傍でのキャリアの再結合による電流損失が減少すること、さらにｎ型半導体層にワイドギャップ材料を用いることでｎ型半導体層とｉ型半導体層との界面におけるバンドオフセットを利用してキャリアロスが減少すること、これらによってセル効率が改善されることが記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開１９８９−２５４８６号公報
【特許文献２】特開１９９９−２９８０１５号公報
【特許文献３】特開２００５−４５１２９号公報
【特許文献４】特開２００２−９３１３号公報
【非特許文献】
【００１１】
【非特許文献１】N.  Pellaton  Vaucher,  B.  Rech,  D.  Fischer,  S.  Dubail,  M.  Goetz,  H.  Keppner,  and  A.  Shah,  Technical  Digest  of  9th  International  Photovoltaic  Science  and  Engineer  Conference  Miyazaki,  1996,  pp.651
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１〜２に記載の技術では、曲線因子の改善につながるものの、新たなバッファ層を挿入するためにシラン系ガス、ドーパントガス、および希釈水素などの複数のガスを使用する必要がある。そのため、ｐ型半導体層とｉ型半導体層との界面においてガスの分解のされやすさに起因して著しく組成の異なる層が界面層として形成されてしまい、これが抵抗を増大させるだけでなく再結合中心としても働くことで変換効率を劣化させる原因となることを本発明者らは発見している。
【００１３】
また、特許文献３〜４に記載の技術では、ｎ型半導体層の材料としてワイドバンドギャップ材料を用いているため、弊害が２つ存在する。１つ目の弊害は、従来のｎ型アモルファスシリコンに比べると、ｎ型半導体層の電導度が１〜２桁程度落ちてしまうことである。２つ目の弊害は、充分な開放端電圧を得ようとするとｎ型半導体層の膜厚を数十ｎｍ相当程度とする必要があるため、低導電性なｎ型半導体層に起因するシリーズ抵抗の増大が短絡電流および曲線因子の低下を招いてしまい、変換効率の向上を阻害するということである。
【００１４】
なお、非特許文献１には、タンデムセルのトンネル接合層におけるｎ型半導体層の作製を目的として、ａ−Ｓｉのｉ型半導体層上にＣＯ2プラズマを照射してｎ型μｃ−Ｓｉ（微結晶Ｓｉ）層を１０ｎｍ以下の膜厚で形成する技術が記載されている。
【００１５】
本発明は、このような問題を鑑みて鋭意検討されたものであり、量産性に優れ、変換効率に優れた光電変換素子を提供することを目的としている。
【課題を解決するための手段】
【００１６】
本発明に係る光電変換素子は、ｐ型半導体層とｉ型半導体層とｎ型半導体層とからなる光電変換ユニットを備えている。ｉ型半導体層とｎ型半導体層との間には、界面半導体層が設けられている。
【００１７】
ここで、界面半導体層は、ｉ型半導体層よりも大きなバンドギャップエネルギーを有する半導体層を意味する。
【００１８】
界面半導体層は、アモルファスシリコンオキサイド、アモルファスシリコンカーバイド、アモルファスシリコンオキシカーバイド、アモルファスシリコンナイトライド、およびアモルファスシリコンオキシナイトライドのうちのいずれか１つを含むことが好ましい。
【００１９】
光電変換ユニットを複数備えていることが好ましい。界面半導体層は、複数の光電変換ユニットのうち光入射側に位置する光電変換ユニットにおけるｉ型半導体層とｎ型半導体層との間に設けられていることが好ましい。光入射側は、基板が透光性基板であるときには基板側を意味し、基板が非透光性基板であるときには基板とは反対側を意味する。
【００２０】
光電変換ユニットは、基板の上に設けられていることが好ましく、光電変換ユニットの上には、透光性導電膜および第２の導電膜が順に設けられていることが好ましい。
【００２１】
本発明に係る光電変換素子の製造方法は、ｐ型半導体層とｉ型半導体層とｎ型半導体層とを順次形成する工程と、酸素雰囲気下または二酸化炭素雰囲気下においてｉ型半導体層の上面に対してプラズマ処理を行なって当該ｉ型半導体層よりも大きなバンドギャップエネルギーを有する界面半導体層を作製する工程とを備えている。
【発明の効果】
【００２２】
本発明に係る光電変換素子では、量産性に優れ、変換効率に優れている。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態に係る光電変換素子の断面図である。
【図２】本発明の一実施形態に係る光電変換素子が奏する作用を説明するためのエネルギーバンド図である。
【図３】本発明の別の実施形態に係る光電変換素子の断面図である。
【図４】比較例１における光電変換素子の断面図である。
【図５】比較例２における光電変換素子の断面図である。
【発明を実施するための形態】
【００２４】
以下、本発明に係る光電変換素子およびその製造方法について図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。
【００２５】
＜第１の実施形態＞
＜光電変換素子の構成＞
図１は、第１の実施形態に係る光電変換素子の断面図である。本実施形態に係る光電変換素子は、透光性基板１の上に、透明電極２、光電変換ユニットＡ、透光性導電膜６、および第２の導電膜７が積層されて構成されている。光電変換ユニットＡは、ｐ型半導体層３、ｉ型半導体層４およびｎ型半導体層５が積層されて構成されており、ｉ型半導体層４とｎ型半導体層５との間には、界面半導体層８が作製されている。
【００２６】
＜透光性基板＞
透光性基板１とは、太陽光を透過可能な基板を意味し、たとえばガラス板である。よって、太陽光は透光性基板１を透過して光電変換ユニットＡへ入射されるため、透光性基板１が外側（入射側）を向くように本実施形態に係る光電変換素子を配置することとなる。したがって、本実施形態に係る光電変換素子は耐候性に優れる。
【００２７】
透光性基板１は、その厚みに特に限定されないが、０．７ｍｍ以上６ｍｍ以下の厚みを有していれば良い。これにより、透光性基板１を透過した光は、強度ロスをほとんど招くことなく光電変換ユニットＡへ入射される。
【００２８】
＜透明電極＞
透明電極２は、ＳｎＯ2またはＺｎＯなどの導電性金属酸化物から成ることが好ましい。透明電極２の表面は、平滑面であっても良いが、凹凸を有していることが好ましい。これにより、入射光の散乱を増大させるという効果が得られる。透明電極２は、その膜厚に特に限定されないが、５００ｎｍ以上２５００ｎｍ以下の膜厚を有していれば良い。
【００２９】
＜ｐ型半導体層とｎ型半導体層＞
ｐ型半導体層３およびｎ型半導体層５は光電変換ユニットＡ内に拡散電位を生じさせる役目を果たし、この拡散電位の大きさによって薄型光電変換装置の重要な特性の１つである開放端電圧Ｖｏｃの値が左右される。しかし、ｐ型半導体層３およびｎ型半導体層５は光電変換にほとんど寄与しない不活性な層であり、ｐ型半導体層３およびｎ型半導体層５にドープされた不純物により吸収される光は発電にほとんど寄与せず損失となる。したがって、ｐ型半導体層３およびｎ型半導体層５の膜厚は、それぞれ、十分な拡散電位を生じさせる範囲内で可能な限り薄くすることが好ましく、たとえば７ｎｍ以上３５ｎｍ以下であれば良い。
【００３０】
このようなｐ型半導体層３およびｎ型半導体層５は、その組成に限定されず、下記ｉ型半導体層４と同一の組成からなっても良いし、下記ｉ型半導体層４とは異なる組成からなっても良い。また、ｐ型半導体層３とｎ型半導体層５とは、同一の組成からなっても良いし、互いに異なる組成からなっても良い。好ましくは、光電変換ユニットＡが内蔵電位を有するようにｐ型半導体層３およびｎ型半導体層５の各組成を設定することである。
【００３１】
たとえば、ｐ型半導体層３およびｎ型半導体層５は、それぞれ、非晶質シリコン、非晶質シリコン合金、結晶質を含むシリコン（微結晶シリコンまたはμｃ−Ｓｉと呼ばれる）、または微結晶シリコン合金などからなれば良い。より好ましくは、ｐ型半導体層３の材料として非晶質炭化シリコンを用い、ｎ型半導体層５の材料として微結晶シリコンを用いることである。ここで、非晶質シリコン合金とは、炭素、酸素、窒素、およびゲルマニウムなどの元素を含む非晶質シリコンを意味し、非晶質シリコンに対する炭素、酸素、窒素、およびゲルマニウムなどの元素の含有量は、たとえば５質量％以上３０質量％以下であれば良い。また、微結晶シリコン合金とは、炭素、酸素、窒素、およびゲルマニウムなどの元素を含む微結晶シリコンを意味し、微結晶シリコンに対する炭素、酸素、窒素、およびゲルマニウムなどの元素の含有量は、２質量％以上１０質量％以下であれば良い。さらに、微結晶シリコンとは、ｎｍレベルの大きさの結晶を持つ微細な結晶シリコンで構成されたものであり、非晶質シリコンを一部に含むものを意味することもある。
【００３２】
ｐ型半導体層３にドープされるｐ型不純物としては、たとえばＢｅまたはＭｇなどを挙げることができる。ｐ型半導体層３におけるｐ型不純物濃度は、特に限定されないが、たとえば１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下であれば良い。
【００３３】
ｎ型半導体層５にドープされるｎ型不純物としては、たとえばＳｉ、Ｐ、Ａｓ、またはＳｂなどを挙げることができる。ｎ型半導体層５におけるｎ型不純物濃度は、特に限定されないが、１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下であれば良い。
【００３４】
＜ｉ型半導体層＞
ｉ型半導体層４は、光電変換に寄与する半導体層であり、理想的には導電型を決定する不純物を含まない真性の半導体層である。しかし、半導体層が微量の上記不純物を含んでいても当該半導体層のフェルミ準位が禁制帯のほぼ中央にあれば、その半導体層はｐｉｎ接合のｉ型半導体層として機能する。よって、本明細書におけるｉ型半導体層４には、導電型を決定する不純物を含まない真性の半導体層だけでなく、微量の不純物を含んでいるにも関わらずフェルミ準位が禁制帯のほぼ中央にある半導体層も含まれる。ここで、微量の不純物を含むとは、たとえば１×１０14ｃｍ-3以上１×１０18ｃｍ-3以下の不純物を含むことを意味する。このようなｉ型半導体層４をＣＶＤ（Chemical  Vapor  Deposition）法により形成する場合、ｉ型半導体層４は、導電型を決定する不純物となるドーパントガスを原料ガスに添加せずに形成されても良いし、ｉ型半導体層として機能する許容範囲で上記不純物を添加してｉ型半導体層４を形成されても良いし、大気または下地層に起因する不純物がフェルミ準位に与える影響を取り除くために微量のドーパントガスを意図的に添加してｉ型半導体層４を形成されても良い。
【００３５】
ｉ型半導体層４は、非晶質半導体層であっても良いし、結晶質半導体層であっても良い。非晶質半導体層としては、非晶質シリコン層または非晶質シリコン合金層を用いることができるが、非晶質半導体層中に水素を５〜２０原子％含む水素化非晶質シリコン層または水素化非晶質シリコン合金層を用いることが好ましい。水素を含まない非晶質シリコン層または非晶質シリコン合金層では、未結合手（ダングリングボンド）に由来する欠陥密度が１０19〜１０20ｃｍ-3と高いため、水素を含まない非晶質シリコン層または非晶質シリコン合金層を光電変換素子などの半導体デバイスに用いることは難しい。これに対して、水素化非晶質シリコン層および水素化非晶質シリコン合金層では、水素が未結合手を終端するので、欠陥密度が１０15〜１０17ｃｍ-3に低減される。よって、水素化非晶質シリコン層および水素化非晶質シリコン合金層を光電変換素子などの半導体デバイスに用いることができる。ここで、水素化非晶質シリコン合金層は、炭素、酸素、窒素、およびゲルマニウムなどの元素を含む水素化非晶質シリコン層を意味する。
【００３６】
結晶質半導体層としては、微結晶シリコン層または微結晶シリコン合金層などを用いることができるが、上記理由から水素化微結晶シリコン層または水素化微結晶シリコン合金層を用いることが好ましい。微結晶シリコンは、上記＜ｐ型半導体層とｎ型半導体層＞で定義したとおりである。また、微結晶シリコン合金層は、炭素、酸素、窒素、およびゲルマニウムなどの元素を含む微結晶シリコン層を意味し、水素化微結晶シリコン合金層は、炭素、酸素、窒素、およびゲルマニウムなどの元素を含む水素化微結晶シリコン層を意味する。水素化とは、上述のように、層中に水素を５〜２０原子％含むことを意味する。
【００３７】
＜界面半導体層＞
界面半導体層８は、ｉ型半導体層４よりも大きなバンドギャップエネルギーを有する半導体層である。これにより、図２に示すようにｉ型半導体層４とｎ型半導体層５との界面にバンドオフセットが発生するため、ｉ型半導体層４にはわずかな内蔵電界がつくられる。よって、ｉ型半導体層４とｎ型半導体層５とが互いに異なる組成からなることに起因してｉ型半導体層４とｎ型半導体層５との界面に欠陥（界面欠陥）が発生した場合であっても、ｉ型半導体層４で発生したキャリアをこの界面欠陥から遠ざける効果が得られる。したがって、ｉ型半導体層４で発生したキャリアがこの界面欠陥に捕捉されることを防止できるため、キャリアロスが大幅に減少され、短絡電流の増加ひいては変換効率の向上につながる。
【００３８】
上述のように、界面半導体層８は、ｉ型半導体層４よりも大きなバンドギャップエネルギーを有していることが好ましい。そのため、界面半導体層８の材料は、ｉ型半導体層４の材料に依存し、一概に言えない。しかし、上記＜ｉ型半導体層＞で列挙した材料の仕事関数が５．３０〜５．４５ｅＶ程度であることを考慮すれば、界面半導体層８の材料の仕事関数は、好ましくは５．４５ｅＶ以上であり、より好ましくは５．４５ｅＶ以上５．８ｅＶ以下であり、さらに好ましくは５．６５ｅＶ以上５．８０ｅＶ以下である。大気中光電子分光装置（ＡＣ−３、理研計器社製）でシリコン材料の仕事関数を測定したところ、アモルファスシリコンオキサイドの仕事関数は５．４５〜５．６３ｅＶであり、アモルファスシリコンオキシカーバイドの仕事関数は５．４５〜５．８０ｅＶであり、アモルファスシリコンナイトライドの仕事関数は５．６５〜５．８０ｅＶであった。これらの材料以外には、たとえば、アモルファスシリコンカーバイドまたはアモルファスシリコンオキシナイトライドなどもアモルファスシリコンよりも大きな仕事関数を有していると考えられる。よって、界面半導体層８は、アモルファスシリコンオキサイド、アモルファスシリコンカーバイド、アモルファスシリコンオキシカーバイド、アモルファスシリコンナイトライド、およびアモルファスシリコンオキシナイトライドのうちのいずれか１つを含むことが好ましい。
【００３９】
界面半導体層８の膜厚は、特に限定されない。しかし、界面半導体層８は、光電変換ユニットＡ内に拡散電位を生じさせる役目を果たすわけでなく、また光電変換に寄与するわけでなく、ｉ型半導体層４とｎ型半導体層５との界面にバンドオフセットを発生させるに過ぎない。これらのことを考慮すると、界面半導体層８の膜厚は、５ｎｍ以下であることが好ましく、１ｎｍ以上５ｎｍ以下であることがより好ましい。
【００４０】
＜透光性導電膜＞
透光性導電膜６は、たとえば、ＩＴＯ、ＳｎＯ2、またはＺｎＯなどの導電性酸化物なれば良く、５００ｎｍ以上２５００ｎｍ以下の膜厚を有していれば良い。
【００４１】
＜第２の導電膜＞
第２の導電膜７は、たとえば、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｃｒ、Ｔｉ、Ｚｎ、およびＭｏのうちの少なくとも一つの材料からなれば良く、１００ｎｍ以上の膜厚を有していれば良い。
【００４２】
＜光電変換素子の製造方法＞
本実施形態に係る光電変換素子の製造方法は、ｐ型半導体層３とｉ型半導体層４とｎ型半導体層５とを順次形成する工程と、ｉ型半導体層４を形成してからｎ型半導体層５を形成する前にｉ型半導体層４の上面に対してプラズマ処理を行なって界面半導体層８を作製する工程とを備えている。ｐ型半導体層３、ｉ型半導体層４、およびｎ型半導体層５の各形成方法としては、特に限定されないが、たとえばプラズマＣＶＤ法（好適には高周波プラズマＣＶＤ法）を用いることが好ましい。
【００４３】
また、本実施形態に係る光電変換素子の製造方法は、たとえばＣＶＤ法、スパッタ法または蒸着法などにより透明電極２を透光性基板１の上面上に形成する工程を備えていても良いし、透明電極２が透光性基板１の上面上に予め形成された基板を準備する工程を備えていても良い。
【００４４】
また、本実施形態に係る光電変換素子の製造方法は、ｎ型半導体層５を形成してから、たとえばスパッタ法または蒸着法などにより透光性導電膜６および第２の導電膜７をｎ型半導体層５の上面上に順次形成する工程を備えていることが好ましい。
【００４５】
＜ｐ型半導体層の形成＞
ｐ型半導体層３の材料に応じて原料ガスを適宜決めれば良い。たとえば、非晶質シリコンまたは微結晶シリコンからなるｐ型半導体層３を形成する場合には、原料ガスとしては、鎖状または環状のシラン化合物と、ｐ型不純物の材料となる化合物とを用いれば良い。また、非晶質シリコン合金または微結晶シリコン合金からなるｐ型半導体層３を形成する場合には、原料ガスとしては、鎖状または環状のシラン化合物と、ｐ型不純物の材料となる化合物と、炭素、酸素、窒素またはゲルマニウムを含む化合物とを用いれば良い。
【００４６】
鎖状または環状のシラン化合物の供給量は、形成されるｐ型半導体層３の膜厚に応じて適宜設定すれば良く、たとえば２ｓｃｃｍ（Standard  Cubic  Centimeter  per  Minutes）以上２００ｓｃｃｍ以下であれば良い。鎖状または環状のシラン化合物に対するｐ型不純物の材料となる化合物の添加量は、形成されるｐ型半導体層３におけるｐ型不純物濃度に応じて適宜設定すれば良い。鎖状または環状のシラン化合物に対する炭素などを含む化合物の添加量は、形成されるｐ型半導体層３における炭素などの濃度に応じて適宜設定すれば良い。
【００４７】
鎖状または環状のシラン化合物としては、たとえばＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＦ4、ＳｉＦＨ3、ＳｉＦ2Ｈ2、ＳｉＦ3Ｈ、Ｓｉ3Ｈ8、ＳｉＤ4、ＳｉＨＤ3、ＳｉＨ2Ｄ2、ＳｉＨ3Ｄ、ＳｉＦＤ3、ＳｉＦ2Ｄ2、Ｓｉ2Ｄ3Ｈ3、（ＳｉＦ2）5、（ＳｉＦ2）6、（ＳｉＦ2）4、Ｓｉ2Ｆ6、Ｓｉ3Ｆ8、Ｓｉ2Ｈ2Ｆ4、Ｓｉ2Ｈ3Ｆ3、ＳｉＣｌ4、（ＳｉＣｌ2）5、ＳｉＢｒ4、（ＳｉＢｒ2）5、Ｓｉ2Ｃｌ6、ＳｉＨＣｌ3、ＳｉＨ2Ｂｒ2、ＳｉＨ2Ｃｌ2、およびＳｉ2Ｃｌ3Ｆ3などの少なくとも１つを用いることができる。
【００４８】
ｐ型不純物としてホウ素を選択した場合には、ｐ型不純物の材料となる化合物としては、Ｂ2Ｈ6、Ｂ4Ｈ10、Ｂ5Ｈ9、Ｂ5Ｈ11、Ｂ6Ｈ10、Ｂ6Ｈ12、およびＢ6Ｈ14などの水素化ホウ素を用いても良いし、ＢＦ3、およびＢＣｌ3などのハロゲン化ホウ素を用いても良い。中でも、Ｂ2Ｈ6またはＢＦ3が好適である。
【００４９】
炭素を含む化合物としては、ＣＨ4、ＣＤ4、ＣnＨ2n+2（ｎは整数）、ＣnＨ2n（ｎは整数）、Ｃ2Ｈ2、Ｃ6Ｈ6、ＣＯ2、ＣＯ、Ｓｉ（ＣＨ3）Ｈ3、Ｓｉ（ＣＨ3）2Ｈ2、およびＳｉ（ＣＨ3）3Ｈなどの少なくとも１つを用いることができる。これにより、炭素を含む非晶質シリコン層または炭素を含む微結晶シリコン層が形成される。
【００５０】
酸素を含む化合物としては、Ｏ2、ＣＯ、ＣＯ2、ＮＯ、ＮＯ2、Ｎ2Ｏ、ＣＨ3ＣＨ2ＯＨ、ＣＨ3ＯＨ、およびＨ2Ｏなどの少なくとも１つを用いることができる。これにより、酸素を含む非晶質シリコン層または酸素を含む微結晶シリコン層が形成される。
【００５１】
窒素を含む化合物としては、Ｎ2、ＮＨ3、ＮＤ3、ＮＯ、ＮＯ2、およびＮ2Ｏなどの少なくとも１つを用いることができる。これにより、窒素を含む非晶質シリコン層または窒素を含む微結晶シリコン層が形成される。
【００５２】
ゲルマニウムを含む化合物としては、ＧｅＨ4、ＧｅＤ4、ＧｅＦ4、ＧｅＦＨ3、ＧｅＦ2Ｈ2、ＧｅＦ3Ｈ、ＧｅＨＤ3、ＧｅＨ2Ｄ2、ＧｅＨ3Ｄ、Ｇｅ2Ｈ6、およびＧｅ2Ｄ6などの少なくとも１つを用いることができる。これにより、ゲルマニウムを含む非晶質シリコン層またはゲルマニウムを含む微結晶シリコン層が形成される。
【００５３】
高周波プラズマの発生条件は、特に限定されないが、次に示す条件であれば良い。
透光性基板１の温度：１００℃以上３００℃以下
ＣＶＤ装置内の圧力：３０Ｐａ以上１５００Ｐａ以下
高周波電極の形状：互いに平行に配置された平板電極
高周波電源の周波数：１０ＭＨｚ以上１００ＭＨｚ以下
高周波電源のパワー密度：０．０１Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下。
【００５４】
なお、原料ガスとともに、Ｈ2、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、またはＫｒなどのガスをキャリアガスとしてＣＶＤ装置のチャンバー内に供給しても良い。このことは、下記＜ｉ型半導体層の形成＞、＜界面半導体層の作製＞、および＜ｎ型半導体層の形成＞においても言える。
【００５５】
また、Ｈ2ガスに対するＳｉＨ4ガスの体積比率を１体積％以上４０体積％以下、ＣＶＤ装置内の圧力を３０Ｐａ以上８００Ｐａ以下、高周波電源のパワー密度を０．０２Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下、および透光性基板１の温度を１００℃以上２５０℃以下とすれば、非晶質なｐ型半導体層３が形成される。一方、Ｈ2ガスに対するＳｉＨ4ガスの体積比率を３０体積％以上４００体積％以下、ＣＶＤ装置内の圧力を３０Ｐａ以上１３００Ｐａ以下、高周波電源のパワー密度を０．０２Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下、および透光性基板１の温度を１００℃以上２５０℃以下とすれば、微結晶なｐ型半導体層３が形成される。
【００５６】
＜ｉ型半導体層の形成＞
ｉ型半導体層４の材料に応じて原料ガスを適宜決めれば良い。たとえば、水素化非晶質シリコンまたは水素化微結晶シリコンからなるｉ型半導体層を形成する場合には、原料ガスとしては、鎖状または環状のシラン化合物と、水素ガスとを用いれば良い。水素化非晶質シリコン合金または水素化微結晶シリコン合金からなるｉ型半導体層４を形成する場合には、原料ガスとしては、鎖状または環状のシラン化合物と、水素ガスと、炭素、酸素、窒素およびゲルマニウムのいずれかを含む化合物とを用いれば良い。
【００５７】
鎖状または環状のシラン化合物の供給量は、形成されるｉ型半導体層４の膜厚に応じて適宜設定すれば良く、たとえば２ｓｃｃｍ以上２００ｓｃｃｍ以下であれば良い。鎖状または環状のシラン化合物に対する水素ガスの添加量は、ｉ型半導体層４における水素の含有量が５〜２０原子％となるように適宜設定すれば良い。鎖状または環状のシラン化合物に対する炭素などを含む化合物の添加量もまた、適宜設定すれば良い。
【００５８】
鎖状または環状のシラン化合物、炭素を含む化合物、酸素を含む化合物、窒素を含む化合物、およびゲルマニウムを含む化合物としては、上記＜ｐ型半導体層の形成＞で列挙した化合物を用いれば良い。
【００５９】
高周波プラズマの発生条件は、特に限定されないが、上記＜ｐ型半導体層の形成＞で列挙した条件であれば良い。
【００６０】
非晶質なｉ型半導体層４および微結晶なｉ型半導体層４を作り分ける条件は、上記＜ｐ型半導体層の形成＞で記載したとおりである。
【００６１】
＜界面半導体層の作製＞
ｉ型半導体層４の上面に対してプラズマ処理を行なって界面半導体層８を作製する。ここで、プラズマ処理とは、プラズマ化された原料ガスをｉ型半導体層４の上面に対して照射することである。プラズマ化された原料ガスはｉ型半導体層４内に埋め込まれ、よって、界面半導体層８が作製される。このようにして界面半導体層８が作製されるため、ｉ型半導体層４と界面半導体層８との境界が明確にならない場合がある。このような場合には、ｉ型半導体層４のうち原料ガスに由来する元素の濃度が高い部分（ｉ型半導体層４のうちバンドギャップエネルギーが大きな部分）が界面半導体層８に相当する。
【００６２】
たとえば、アモルファスシリコンオキサイドからなる界面半導体層８を作製する場合には、原料ガスとしてＯ2を用いれば良い。アモルファスシリコンナイトライドからなる界面半導体層８を作製する場合には、原料ガスとしてＮ2およびＮＨ3の少なくとも一方を用いれば良い。アモルファスシリコンオキシカーバイドからなる界面半導体層８を作製する場合には、原料ガスとしてＣＯ2を用いれば良い。アモルファスシリコンカーバイドからなる界面半導体層８を作製する場合には、ＣＨ4を用いれば良い。アモルファスシリコンオキシナイトライドからなる界面半導体層８を作製する場合には、原料ガスとしてＮＯ2を用いれば良い。このように、界面半導体層８は、Ｏ2、Ｎ2、ＮＨ3、ＣＯ2、ＣＨ4またはＮＯ2などを原料ガスとして用いることにより作製されるため、複数のガスを用いることなく作製される。よって、光電変換素子の量産性の向上を図ることができる。
【００６３】
Ｏ2ガスなどの供給量は、作製される界面半導体層８の膜厚に応じて適宜設定すれば良い。界面半導体層８の膜厚は５ｎｍ以下であることが好ましいので、Ｏ2ガスなどの供給量は、２００ｓｃｃｍ以下であることが好ましく、１００ｓｃｃｍ以下であればさらに好ましい。
【００６４】
界面半導体層８を作製する際のプラズマ発生条件は、特に限定されないが、次に示す条件であることが好ましい。
【００６５】
透光性基板１の温度：１００℃以上４００℃以下
ＣＶＤ装置内の圧力：７Ｐａ以上８００Ｐａ以下
高周波電極の形状：互いに平行に配置された平板電極
高周波電源の周波数：１０ＭＨｚ以上１００ＭＨｚ以下、または０．２ＧＨｚ以上１００ＧＨｚ以下（マイクロ波レベルの周波数）
高周波電源のパワー密度：０．０１Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下。
【００６６】
ｐ型半導体層３、ｉ型半導体層４、およびｎ型半導体層５をそれぞれ別のチャンバーで形成する場合、ｉ型半導体層４を形成したチャンバー内で界面半導体層８を作製することが好ましい。界面半導体層８は実質的にｉ型半導体層であるので、ｉ型半導体層４と同じチャンバー内で界面半導体層８を作製することができる。これにより、ｉ型半導体層４を形成したチャンバーのタクトの律速を防止できるので、光電変換素子の製造タクトが短縮され、光電変換素子の製造コストを下げることができる。一方、ｎ型半導体層５を形成したチャンバー内で界面半導体層８を作製すると、そのチャンバーの内壁面に付着したドーパント成分などの不純物が界面半導体層８に影響を与え、よって、界面半導体層８における欠陥密度の増加による光電変換素子の曲線因子（ＦＦ）の低下を招く。ｐ型半導体層３を形成したチャンバー内で界面半導体層８を作製した場合にも同様の不具合が生じる。この点からも、ｉ型半導体層４を形成したチャンバー内で界面半導体層８を作製することが好ましい。
【００６７】
＜ｎ型半導体層の形成＞
ｎ型半導体層５の材料に応じて原料ガスを適宜決めれば良い。たとえば、非晶質シリコンまたは微結晶シリコンからなるｎ型半導体層５を形成する場合には、原料ガスとしては、鎖状または環状のシラン化合物と、ｎ型不純物の材料となる化合物とを用いれば良い。また、非晶質シリコン合金または微結晶シリコン合金からなるｎ型半導体層５を形成する場合には、原料ガスとしては、鎖状または環状のシラン化合物と、ｐ型不純物の材料となる化合物と、炭素、酸素、窒素またはゲルマニウムを含む化合物とを用いれば良い。
【００６８】
鎖状または環状のシラン化合物の供給量は、形成されるｎ型半導体層５の膜厚に応じて適宜設定すれば良く、たとえば２ｓｃｃｍ以上２００ｓｃｃｍ以下であれば良い。鎖状または環状のシラン化合物に対するｎ型不純物の材料となる化合物の添加量は、ｎ型半導体層５におけるｎ型不純物濃度に応じて適宜設定すれば良い。鎖状または環状のシラン化合物に対する炭素などを含む化合物の添加量もまた、適宜設定すれば良い。
【００６９】
鎖状または環状のシラン化合物、炭素を含む化合物、酸素を含む化合物、窒素を含む化合物、およびゲルマニウムを含む化合物としては、上記＜ｐ型半導体層の形成＞で列挙した化合物を用いれば良い。
【００７０】
ｎ型不純物として燐を選択した場合には、ｎ型不純物の材料となる化合物としては、ＰＨ3、またはＰ2Ｈ4などの水素化燐を用いても良いし、ＰＨ4Ｉ、ＰＦ3、ＰＦ5、ＰＣｌ3、ＰＣｌ5、ＰＢｒ3、ＰＢｒ5、またはＰＩ3などのハロゲン化燐を用いても良い。中でも、ＰＨ3またはＰＦ3が好適である。
【００７１】
高周波プラズマの発生条件は、特に限定されないが、上記＜ｐ型半導体層の形成＞で列挙した条件であれば良い。
【００７２】
非晶質なｎ型半導体層５および微結晶なｎ型半導体層５を作り分ける条件は、上記＜ｐ型半導体層の形成＞で記載したとおりである。
【００７３】
＜第２の実施形態＞
図３は、第２の実施形態に係る光電変換素子の断面図である。本実施形態に係る光電変換素子では、上記第１の実施形態における光電変換ユニット（以下では「前方側光電変換ユニット」と記すことがある）Ａと透光性導電膜６との間に、別の光電変換ユニット（以下では「後方側光電変換ユニット」と記すことがある）Ｂが設けられている。後方側光電変換ユニットＢは、界面半導体層８を含んでいない。このように前方側光電変換ユニットＡが界面半導体層８を含んでいれば、前方側光電変換ユニットＡの短絡電流密度（Ｊｓｃ）および曲線因子（ＦＦ）が向上するという効果が得られる。
【００７４】
ｐ型半導体層９、ｉ型半導体層１０、およびｎ型半導体層１１は、それぞれ、ｐ型半導体層３、ｉ型半導体層４、およびｎ型半導体層５と略同一の材料で構成されていても良いし、ｐ型半導体層３、ｉ型半導体層４、およびｎ型半導体層５とは異なる材料で構成されていても良い。たとえば、ｐ型半導体層３は、ボロンなどのｐ型不純物が０．０１原子％以上ドープされたｐ型微結晶シリコン層であれば良く、ｎ型半導体層５は、リンなどのｎ型不純物が０．０１原子％以上ドープされたｎ型微結晶シリコン層であれば良い。
【００７５】
しかし、ｉ型半導体層４の光学的禁制帯幅がｉ型半導体層１０の光学的禁制帯幅よりも大きくなるようにｉ型半導体層４およびｉ型半導体層１０の各組成を決めることが好ましい。これにより、前方側光電変換ユニットＡでは、後方側光電変換ユニットＢよりも光電変換層の光学的禁制帯幅が大きくなるので、入射光の波長範囲の広範囲に亘って光電変換が可能となる。よって、入射光を有効利用することができるので、上記第１の実施形態に比べて光電変換素子の変換効率が向上する。具体的には、ｉ型半導体層４がアモルファスシリコンからなる場合には、ｉ型半導体層１０を微結晶シリコンで構成すれば良い。
【００７６】
また、ｉ型半導体層４における光電変換可能な光の波長範囲がｉ型半導体層１０における光電変換可能な光の波長範囲よりも広くなるようにｉ型半導体層４およびｉ型半導体層１０の各組成を決めることが好ましい。これにより、前方側光電変換ユニットＡでは、後方側光電変換ユニットＢに比べて、広範囲の波長範囲にわたって光電変換が可能となる。よって、入射光を有効利用することができるので、上記第１の実施形態に比べて光電変換素子の変換効率が向上する。具体的には、ｉ型半導体層４が微結晶シリコンからなる場合には、ｉ型半導体層１０を非晶質シリコンで構成すれば良い。
【００７７】
本実施形態では、光電変換ユニットの個数は３個以上であっても良い。この場合には、光電変換可能な光の波長範囲が後方側（入射光に対して後方側、以下同様）から前方側（入射光に対して前方側、以下同様）へ向かって段階的に広くなるように各光電変換ユニットのｉ型半導体層の組成を調整すれば、本実施形態に比べて光電変換素子の変換効率がさらに向上する。また、光学的禁制帯幅が後方側から前方側へ向かって段階的に大きくなるように各光電変換ユニットのｉ型半導体層の組成を調整すれば、本実施形態に比べて光電変換素子の変換効率がさらに向上する。
【００７８】
＜その他の実施形態＞
透光性基板１の代わりに、非透光性基板を用いても良い（サブストレートタイプの光電変換素子）。この場合、非透光性基板の上にｎ型半導体層、ｉ型半導体層およびｐ型半導体層が順に形成されることとなる。非透光性基板を用いた場合、光は非透光性基板とは反対側から入射されるため、非透光性基板が内側（入射側とは反対側）を向く。よって、入射側に透明なバリア膜またはカバーガラスが必要となる。しかし、基板の材料の選択性および基板のフレキシブル性に富むという点で有利である。また、非透光性基板に導電性を持たせることができるため、透明電極は不要である。ここで、非透光性基板とは、太陽光を透過させにくい基板であり、たとえば金属板である。
【００７９】
光入射側から見て光電変換ユニットの後方にｉ型半導体層よりも屈折率の小さな反射層を設けることが好ましい。これにより、特定の波長の光が反射層で有効に反射するため、光閉じ込め効果の向上を図ることができる。よって、光電変換素子の変換効率のさらなる向上を図ることができる。さらに、上記反射層を設けることにより光電変換ユニットＡの厚さをできる限り薄くすることができるため、光電変換素子の生産性の向上、つまり光電変換素子の低コスト化を図ることができる。ここで、光入射側から見て光電変換ユニットの後方に反射層を設けるとは、反射層が光電変換ユニットに接している場合だけでなく、反射層が他の層を介して光電変換ユニットの後方側に配置されている場合も含む。
【実施例】
【００８０】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はその趣旨を超えない限り以下の実施例に限定されない。また、各図において同様の部材には同一の参照符号を付し、重複する説明は省略する。
【００８１】
以下の実施例１および比較例１では、非晶質な光電変換ユニットを１つ含む光電変換素子を作製し、その出力特性を測定した。
【００８２】
＜実施例１＞
実施例１では、図１に示す光電変換素子を作製した。製膜チャンバーを３室備えるプラズマＣＶＤ装置を用いて、透明電極２付の透光性基板１である旭硝子社製Asahi−U基板上に非晶質な光電変換ユニットＡを作製した。ＣＶＤ装置の製膜チャンバーは、ｐ型半導体層を形成するチャンバー（Ｐ１室）と、ｉ型半導体層を形成するチャンバー（Ｉ１室）と、ｎ型半導体層を形成するチャンバー室（Ｎ１室）とを備えている。まず、ｐ型半導体層３をＰ１室にて表１の条件で形成し、ｉ型半導体層４をＩ１室にて表１の条件で形成し、その後、界面半導体層８をＩ１室にて表１の条件で作製し、ｎ型半導体層５をＮ１室にて表１の条件で形成した。その後、スパッタ法にて厚さ６０ｎｍのＺｎＯ膜からなる透光性導電膜６を形成してから、スパッタ法にて厚さ１２０ｎｍのＡｇ膜からなる第２の導電膜７を形成した。これにより、実施例１における光電変換素子が得られた。ＡＭ１．５の光を１００ｍＷ／ｃｍ2の光量で照射して、得られた光電変換素子の出力特性を室温で測定した。
【００８３】
【表１】
2013041955.tif 000003
【００８４】
表１では、パワーとは高周波電源のパワーであり、基板温度とは透光性基板１の温度であり、圧力はＣＶＤ装置内の圧力である。下記表２および表４においても同様である。
【００８５】
＜比較例１＞
比較例１では、図４に示す光電変換素子を作製した。製膜チャンバーを３室備えるプラズマＣＶＤ装置を用いて、透明電極２付の透光性基板１である旭硝子社製Asahi−U基板上に非晶質な光電変換ユニットＣを作製した。比較例１では、プラズマＣＶＤ装置としては、汎用的な連続分離形成方式のＣＶＤ装置を用いることができ、この製膜チャンバーは、ｐ型半導体層を形成するチャンバー（Ｐ１室）と、ｉ型半導体層を形成するチャンバー（Ｉ１室）と、ｎ型半導体層を形成するチャンバー室（Ｎ１室）とで構成されている。ｐ型半導体層３はＰ１室にて形成され、ｉ型半導体層４はＩ１室にて形成され、ｎ型半導体層５はＮ１室にて形成された。それぞれの製膜条件を表２に示す。その後、スパッタ法にて厚さ６０ｎｍのＺｎＯ膜からなる透光性導電膜６を形成してから、スパッタ法にて厚さ１２０ｎｍのＡｇ膜からなる第２の導電膜７を形成した。このようにして比較例１における光電変換素子が得られた。そして、上記実施例１と同様の方法にしたがって、得られた光電変換素子の出力特性を測定した。
【００８６】
【表２】
2013041955.tif 000004
【００８７】
＜結果と考察＞
結果を表３に示す。
【００８８】
【表３】
2013041955.tif 000005
【００８９】
実施例１の光電変換素子の出力特性を測定したところ、開放端電圧（Ｖｏｃ）が０．８０３Ｖであり、短絡電流密度（Ｊｓｃ）が１５．０６ｍＡ／ｃｍ2であり、曲線因子（ＦＦ）が０．６８５であり、変換効率（Ｅｆｆ）が８．２９％であった。
【００９０】
比較例１の光電変換装置の出力特性を測定したところ、開放端電圧（Ｖｏｃ）が０．８１２Ｖであり、短絡電流密度（Ｊｓｃ）が１４．８６ｍＡ／ｃｍ2であり、曲線因子（ＦＦ）が０．６８０であり、変換効率（Ｅｆｆ）が８．２０％であった。
【００９１】
実施例１では、比較例１に比べて、短絡電流密度（Ｊｓｃ）および曲線因子（ＦＦ）が向上した。その理由としては、上記第１の実施形態で示した通りである。つまり、原料として酸素ガスを用いたプラズマ処理により、ｉ型半導体層４よりも価電子帯が深い極薄の界面半導体層８が作製され、この界面半導体層８により、ホールキャリアの逆拡散によるキャリア再結合が阻害される。よって、キャリアロスが減り、短絡電流密度（Ｊｓｃ）および曲線因子（ＦＦ）が向上したと考えられる。
【００９２】
以下の実施例２および比較例２では、非晶質な光電変換ユニットと微結晶な光電変換ユニットとを含む光電変換素子を作製し、その出力特性を測定した。
【００９３】
＜実施例２＞
実施例２では、図３に示す光電変換素子を作製した。上記実施例１における非晶質光電変換ユニットを作製後、微結晶ｐ型半導体（μｃ−ｐ）層９をＰ１室にて形成し、微結晶ｉ型半導体（μｃ−ｉ）層１０をＩ１室にて形成し、微結晶ｎ型半導体（μｃ−ｎ）層１１をＮ１室にて形成した。それぞれの製膜条件を表４に示す。その後、スパッタ法にて厚さ６０ｎｍのＺｎＯ膜からなる透光性導電膜６を形成してから、スパッタ法にて厚さ１２０ｎｍのＡｇ膜からなる第２の導電膜７を形成した。このようにして実施例２における光電変換素子が得られた。
【００９４】
【表４】
2013041955.tif 000006
【００９５】
＜比較例２＞
比較例２では、図５に示す光電変換素子を作製した。上記比較例１における非晶質光電変換ユニットを作製後、微結晶ｐ型半導体層９をＰ１室にて形成し、微結晶ｉ型半導体層１０をＩ１室にて形成し、微結晶ｎ型半導体層１１をＮ１室にて形成した。それぞれの製膜条件を表４に示す。その後、スパッタ法にて厚さ６０ｎｍのＺｎＯ膜からなる透光性導電膜６を形成してから、スパッタ法にて厚さ１２０ｎｍのＡｇ膜からなる第２の導電膜７を形成した。このようにして比較例２における光電変換素子が得られた。
【００９６】
＜結果と考察＞
結果を表３に示す。
【００９７】
実施例２の光電変換素子の出力特性を測定したところ、開放端電圧（Ｖｏｃ）が１．３２Ｖであり、短絡電流密度（Ｊｓｃ）が１１．８０ｍＡ／ｃｍ2であり、曲線因子（ＦＦ）が０．７５２であり、変換効率（Ｅｆｆ）が１１．７１％であった。
【００９８】
比較例２の光電変換装置の出力特性を測定したところ、開放端電圧（Ｖｏｃ）が１．３５Ｖであり、短絡電流密度（Ｊｓｃ）が１１．５４ｍＡ／ｃｍ2であり、曲線因子（ＦＦ）が０．７４８であり、変換効率（Ｅｆｆ）が１１．６０％であった。
【００９９】
比較例２と実施例２とを比較すると、アモルファスシリコンシングルセル（上記実施例１）と同様に、実施例２では比較例２に比べて短絡電流密度（Ｊｓｃ）および曲線因子（ＦＦ）が向上した。よって、タンデムセル（実施例２）でもアモルファスシリコンシングルセル（上記実施例１）と同様な現象が起こっていることが考えられる。したがって、ｉ型半導体層４とｎ型半導体層５との間に界面半導体層８を作製することは変換効率の向上を図るための実用的な手段となり得る方法であると考えられる。なお、本発明者らは、旭硝子社製Asahi−U基板の代わりに非透光性基板を用いた場合（サブストレートタイプの光電変換素子）であっても同様の効果が期待できると考えている。
【０１００】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０１】
１  透光性基板、２  透明電極、３  ｐ型半導体層（非晶質）、４  ｉ型半導体層（非晶質）、５  ｎ型半導体層（非晶質）、６  透光性導電膜、７  第２の導電膜、８  界面半導体層、９  ｐ型半導体層（微結晶質）、１０  ｉ型半導体層（微結晶質）、１１  ｎ型半導体層（微結晶質）、Ａ  光電変換ユニット、Ｂ  光電変換ユニット、Ｃ  光電変換ユニット。
【図１】
2013041955.tif 000007
【図２】
2013041955.tif 000008
【図３】
2013041955.tif 000009
【図４】
2013041955.tif 000010
【図５】
2013041955.tif 000011