(57)【要約】【課題】ハイサイド駆動回路が負バイアス駆動を行いつつ、ブートストラップコンデンサによりハイサイド駆動回路に駆動電圧を供給することができる半導体装置を得る。【解決手段】基準電圧回路３は、ハイサイド駆動回路１の高圧端子ＶＢの電圧と低圧端子ＶＥの電圧との間の基準電圧を生成して、ハイサイドスイッチング素子Ｑ１とローサイドスイッチング素子Ｑ２の接続点に供給する。充電用スイッチング素子Ｑ３のドレインがハイサイド駆動回路１の低圧端子ＶＥに接続され、ソースが接地されている。【選択図】図１
2013062717.tif 000002
【特許請求の範囲】
【請求項１】
高圧側電位と低圧側電位との間に高圧側から順にトーテムポール接続されたハイサイドスイッチング素子及びローサイドスイッチング素子と、
フローティング電源が接続される高圧端子と低圧端子を有し、前記高圧端子の電圧と前記低圧端子の電圧の一方を前記ハイサイドスイッチング素子に供給して前記ハイサイドスイッチング素子を駆動するハイサイド駆動回路と、
前記ローサイドスイッチング素子を駆動するローサイド駆動回路と、
前記ハイサイド駆動回路の前記高圧端子の電圧と前記低圧端子の電圧との間の基準電圧を生成して前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子の接続点に供給する基準電圧回路と、
制御端子と、前記ハイサイド駆動回路の前記低圧端子に接続された第１端子と、接地された第２端子とを有する充電用スイッチング素子とを備えることを特徴とする半導体装置。
【請求項２】
前記充電用スイッチング素子の前記制御端子は前記ローサイド駆動回路の出力端子に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記充電用スイッチング素子の前記制御端子と前記ローサイド駆動回路の前記出力端子との間に接続された遅延回路を更に備えることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ハイサイド駆動回路の前記低圧端子と前記充電用スイッチング素子との間に接続された逆流防止用ダイオードを更に備えることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハイサイド駆動回路が負バイアス駆動を行いつつ、ブートストラップコンデンサによりハイサイド駆動回路に駆動電圧を供給することができる半導体装置に関する。
【背景技術】
【０００２】
ハーフブリッジ回路において、ハイサイドスイッチング素子を駆動するハイサイド駆動回路には、主電源より高い駆動電圧が必要である。また、ハイサイド駆動回路の基準電位（低圧端子の電位）はローサイドスイッチング素子の駆動に伴いハーフブリッジ回路の高圧側電位と低圧側電位の間を変動する。そのため、ハイサイド駆動回路の駆動電圧源として、低圧側電位に対して浮遊したフローティング電源を用いる必要がある。そこで、ハイサイド駆動回路の高圧端子と低圧端子の間に接続されたブートストラップコンデンサをローサイド駆動電源により充電して、ハイサイド駆動回路の駆動電圧を得ることが知られている（例えば、特許文献１参照）。
【０００３】
ブートストラップ回路を用いた半導体装置では、ハイサイド駆動回路の低圧端子がハイサイドスイッチング素子とローサイドスイッチング素子の接続点に接続されている。従って、ローサイドスイッチング素子がターンオンしてハイサイド駆動回路の低圧端子がＧＮＤ電位となると、ブートストラップコンデンサが充電される。
【０００４】
また、ハイサイド駆動回路が負バイアス駆動を行う半導体装置が知られている。この半導体装置は、ハイサイド駆動回路の高圧端子の電圧と低圧端子の電圧との間の基準電圧を生成して、ハイサイドスイッチング素子のソースに供給する基準電圧回路を備える。これにより、ハイサイド駆動回路は、オフ時にハイサイドスイッチング素子のゲートにソースに対して負電圧を与えることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２０５１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ハイサイド駆動回路が負バイアス駆動を行う半導体装置では、ハイサイド駆動回路の低圧端子がハイサイドスイッチング素子とローサイドスイッチング素子の接続点に接続されておらず、ローサイドスイッチング素子を経由してブートストラップコンデンサを充電する経路が存在しない。従って、ローサイドスイッチング素子がターンオンしてもハイサイド駆動回路の低圧端子がＧＮＤ電位にならず、ブートストラップコンデンサが充電されない。このため、ブートストラップコンデンサによりハイサイド駆動回路に駆動電圧を供給することができないという問題があった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的はハイサイド駆動回路が負バイアス駆動を行いつつ、ブートストラップコンデンサによりハイサイド駆動回路に駆動電圧を供給することができる半導体装置を得るものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、高圧側電位と低圧側電位との間に高圧側から順にトーテムポール接続されたハイサイドスイッチング素子及びローサイドスイッチング素子と、フローティング電源が接続される高圧端子と低圧端子を有し、前記高圧端子の電圧と前記低圧端子の電圧の一方を前記ハイサイドスイッチング素子に供給して前記ハイサイドスイッチング素子を駆動するハイサイド駆動回路と、前記ローサイドスイッチング素子を駆動するローサイド駆動回路と、前記ハイサイド駆動回路の前記高圧端子の電圧と前記低圧端子の電圧との間の基準電圧を生成して前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子の接続点に供給する基準電圧回路と、制御端子と、前記ハイサイド駆動回路の前記低圧端子に接続された第１端子と、接地された第２端子とを有する充電用スイッチング素子とを備える。
【発明の効果】
【０００９】
本発明により、ハイサイド駆動回路が負バイアス駆動を行いつつ、ブートストラップコンデンサによりハイサイド駆動回路に駆動電圧を供給することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る半導体装置を示す図である。
【図２】本発明の実施の形態１に係る半導体装置の動作を示すタイミングチャートである。
【図３】比較例１に係る半導体装置を示す図である。
【図４】比較例２に係る半導体装置を示す図である。
【図５】本発明の実施の形態２に係る半導体装置を示す図である。
【図６】本発明の実施の形態３に係る半導体装置を示す図である。
【図７】本発明の実施の形態４に係る半導体装置を示す図である。
【図８】本発明の実施の形態５に係る半導体装置を示す図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す図である。この装置は、高圧側電位と低圧側電位との間に高圧側から順にトーテムポール接続されたハイサイドスイッチング素子Ｑ１及びローサイドスイッチング素子Ｑ２を有するハーフブリッジ回路である。
【００１３】
ハイサイド駆動回路１は、ＨＩＮ端子から入力した制御信号に応じて、高圧端子ＶＢの電圧と低圧端子ＶＥの電圧の一方を、出力端子ＨＯを介してハイサイドスイッチング素子Ｑ１のゲートに供給して、ハイサイドスイッチング素子Ｑ１を駆動する。
【００１４】
ローサイド駆動回路２は、ＬＩＮ端子から入力した制御信号に応じて、高圧端子ＶＣＣの電圧と低圧端子ＧＮＤの電圧の一方を、出力端子ＬＯを介してローサイドスイッチング素子Ｑ２のゲートに供給して、ローサイドスイッチング素子Ｑ２を駆動する。
【００１５】
基準電圧回路３は、ハイサイド駆動回路１の高圧端子ＶＢの電圧と低圧端子ＶＥの電圧との間の基準電圧を生成して、出力端子ＶＳを介してハイサイドスイッチング素子Ｑ１とローサイドスイッチング素子Ｑ２の接続点に供給する。
【００１６】
基準電圧回路４は、ローサイド駆動回路２の高圧端子ＶＣＣの電圧と低圧端子ＧＮＤの電圧との間の基準電圧を生成して、出力端子Ｎを介してローサイドスイッチング素子Ｑ２のソースに供給する。
【００１７】
ハイサイド駆動回路１の基準電位（低圧端子ＶＥの電位）はローサイドスイッチング素子Ｑ２の駆動に伴いハーフブリッジ回路の高圧側電位と低圧側電位の間を変動する。そのため、ハイサイド駆動回路１の駆動電圧源として、低圧側電位に対して浮遊したフローティング電源を用いる必要がある。そこで、ブートストラップコンデンサＣ１を用いる。ブートストラップコンデンサＣ１の一端がハイサイド駆動回路１の高圧端子ＶＢに接続され、他端がハイサイド駆動回路１の低圧端子ＶＥに接続されている。
【００１８】
ブートストラップダイオードＤ１のアノードが抵抗Ｒ１を介してローサイド駆動電源に接続され、カソードがブートストラップコンデンサＣ１の一端に接続されている。ブートストラップダイオードＤ１は、ローサイド駆動電源からの電流をブートストラップコンデンサＣ１の一端に供給する。
【００１９】
充電用スイッチング素子Ｑ３のドレインがブートストラップコンデンサＣ１の他端に接続され、ソースが接地されている。充電用スイッチング素子Ｑ３のゲートＶＧには、外部からゲート電圧が入力される。
【００２０】
図２は、本発明の実施の形態１に係る半導体装置の動作を示すタイミングチャートである。ハイサイドスイッチング素子Ｑ１がターンオフ、ローサイドスイッチング素子Ｑ２がターンオンすると、少し遅れて充電用スイッチング素子Ｑ３がターンオンする。これにより、ＶＥ端子がＧＮＤ電位になり、ブートストラップダイオードＤ１が順バイアスされるため、ブートストラップコンデンサＣ１は充電される。
【００２１】
一方、ハイサイドスイッチング素子Ｑ１がターンオン、ローサイドスイッチング素子Ｑ２がターンオフすると、充電用スイッチング素子Ｑ３がターンオフする。これにより、ＶＥ端子が高電位になり、ブートストラップダイオードＤ１が逆バイアスされるため、ブートストラップコンデンサＣ１は放電される。
【００２２】
続いて本実施の形態の効果を比較例１，２と比較して説明する。図３は、比較例１に係る半導体装置を示す図である。この装置は、ブートストラップ回路を用いた一般的な半導体装置であり、負バイアス駆動を行わない。ハイサイド駆動回路１の低圧端子ＶＳがハイサイドスイッチング素子Ｑ１とローサイドスイッチング素子Ｑ２の接続点に接続されている。従って、ローサイドスイッチング素子Ｑ２がターンオンしてハイサイド駆動回路１の低圧端子ＶＳがＧＮＤ電位となると、ブートストラップコンデンサＣ１が充電される。
【００２３】
図４は、比較例２に係る半導体装置を示す図である。この装置は、ブートストラップ回路を用いつつ、かつ負バイアス駆動を行う。ただし、本実施の形態の充電用スイッチング素子Ｑ３は存在しない。ハイサイド駆動回路１の低圧端子ＶＥがハイサイドスイッチング素子Ｑ１とローサイドスイッチング素子Ｑ２の接続点に接続されておらず、ローサイドスイッチング素子Ｑ２を経由してブートストラップコンデンサＣ１を充電する経路が存在しない。従って、ローサイドスイッチング素子Ｑ２がターンオンしてもハイサイド駆動回路１の低圧端子ＶＥがＧＮＤ電位にならず、ブートストラップコンデンサＣ１が充電されない。このため、ブートストラップコンデンサＣ１によりハイサイド駆動回路１に駆動電圧を供給することができない。
【００２４】
本実施の形態では、ブートストラップコンデンサＣ１の他端と接地点との間に充電用スイッチング素子Ｑ３を設けている。この充電用スイッチング素子Ｑ３がターンオンして端子ＶＥの電位がＧＮＤになると、ブートストラップコンデンサＣ１はダイオードＤ１と充電用スイッチング素子Ｑ３を介して充電される。よって、ハイサイド駆動回路１が負バイアス駆動を行いつつ、ブートストラップコンデンサＣ１によりハイサイド駆動回路１に駆動電圧を供給することができる。
【００２５】
また、外部から入力する充電用スイッチング素子Ｑ３のゲート電圧を制御して、充電用スイッチング素子Ｑ３のターンオンをローサイドスイッチング素子Ｑ２のターンオンより遅らせることが好ましい。これにより、充電用スイッチング素子Ｑ３を低電圧状態でスイッチングさせることができるため、信頼性が向上する。
【００２６】
実施の形態２．
図５は、本発明の実施の形態２に係る半導体装置を示す図である。充電用スイッチング素子Ｑ３の制御端子がローサイド駆動回路２の出力端子に接続されている。その他の構成は実施の形態１と同様である。これにより、充電用スイッチング素子Ｑ３のゲート電圧を外部から個別に供給する必要が無くなり、回路構成を簡略化できる。
【００２７】
実施の形態３．
図６は、本発明の実施の形態３に係る半導体装置を示す図である。充電用スイッチング素子Ｑ３の制御端子とローサイド駆動回路２の出力端子との間に遅延回路５が接続されている。その他の構成は実施の形態２と同様である。この遅延回路５は、充電用スイッチング素子Ｑ３のターンオンをローサイドスイッチング素子Ｑ２のターンオンより遅らせる。これにより、充電用スイッチング素子Ｑ３を低電圧状態でスイッチングさせることができるため、信頼性が向上する。
【００２８】
実施の形態４．
図７は、本発明の実施の形態４に係る半導体装置を示す図である。ブートストラップコンデンサＣ１と充電用スイッチング素子Ｑ３との間に逆流防止用ダイオードＤ２が接続されている。その他の構成は実施の形態１と同様である。
【００２９】
この逆流防止用ダイオードＤ２により、ハイサイドスイッチング素子Ｑ１及びローサイドスイッチング素子Ｑ２の還流などによる充電用スイッチング素子Ｑ３の逆電流を防止し、信頼性を高めることができる。なお、実施の形態２，３の構成に逆流防止用ダイオードＤ２を設けてもよい。
【００３０】
実施の形態５．
図８は、本発明の実施の形態５に係る半導体装置を示す図である。充電用スイッチング素子Ｑ３がドライバＩＣに集積されている。その他の構成は実施の形態１と同様である。これにより、回路構成を簡略化できる。
【００３１】
なお、上記の実施の形態１〜５において、ハイサイドスイッチング素子Ｑ１及びローサイドスイッチング素子Ｑ２はｎチャネルＭＯＳＦＥＴであるが、これに限らずＭＯＳＦＥＴ、ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴ等のパワースイッチング素子でもよい。
【００３２】
また、ハイサイドスイッチング素子Ｑ１及びローサイドスイッチング素子Ｑ２は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成されたパワー半導体素子は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。なお、スイッチング素子とダイオード素子の両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、何れか一方の素子がワイドバンドギャップ半導体よって形成されていてもよく、この実施の形態に記載の効果を得ることができる。
【符号の説明】
【００３３】
１  ハイサイド駆動回路
２  ローサイド駆動回路
３  基準電圧回路
５  遅延回路
Ｃ１  ブートストラップコンデンサ
Ｄ１  ブートストラップダイオード
Ｄ２  逆流防止用ダイオード
Ｑ１  ハイサイドスイッチング素子
Ｑ２  ローサイドスイッチング素子
Ｑ３  充電用スイッチング素子
【図１】
2013062717.tif 000003
【図２】
2013062717.tif 000004
【図３】
2013062717.tif 000005
【図４】
2013062717.tif 000006
【図５】
2013062717.tif 000007
【図６】
2013062717.tif 000008
【図７】
2013062717.tif 000009
【図８】
2013062717.tif 000010