(57)【要約】【課題】コストを低減し、後段の回路等に対するダメージを防ぐことが可能な階調電圧生成回路、画像表示装置及びプロジェクターを提供する。【解決手段】インピーダンス変換部５６と階調電圧生成部５２とを結ぶ配線Ｌ１〜Ｌ９には、接地電圧との間に、基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９を安定させるためのコンデンサーＣ１〜Ｃ９が接続されている。また、両端の演算増幅器Ａ１，Ａ９と階調電圧生成部５２とを結ぶ配線Ｌ１，Ｌ９には、演算増幅器Ａ１，Ａ９とコンデンサーＣ１，Ｃ９との間に、所定の抵抗値を有する抵抗器Ｒ１，Ｒ９が配置されている。つまり、演算増幅器Ａ１，Ａ９の出力端子と、階調電圧生成部５２の第２の分圧部５７とは、抵抗器Ｒ１，Ｒ９を介して接続されている。この抵抗器Ｒ１，Ｒ９は、起動時に、第２の分圧部５７に供給される基準電圧Ｖｒｅｆ１，Ｖｒｅｆ９の立ち上がりを遅くする作用を有している。【選択図】図３
2013073190.tif 000002
【特許請求の範囲】
【請求項１】
第１の演算増幅器によって第１の基準電圧のインピーダンス変換を行うとともに、前記第１の演算増幅器よりも駆動能力が低い第２の演算増幅器によって第２の基準電圧のインピーダンス変換を行うインピーダンス変換部と、
前記インピーダンス変換がなされた前記第１の基準電圧及び前記第２の基準電圧を用いて複数の階調電圧を生成する階調電圧生成部と、
前記インピーダンス変換がなされた前記第１の基準電圧の起動時の立ち上がりを遅くする応答調整部と、
を備えたことを特徴とする階調電圧生成回路。
【請求項２】
請求項１に記載の階調電圧生成回路であって、
前記応答調整部は、
前記第１の演算増幅器及び前記第２の演算増幅器の出力端子にそれぞれ接続されたコンデンサーと、
前記第１の演算増幅器の出力端子と前記コンデンサーとの間に接続された抵抗器と、
を含んでいることを特徴とする階調電圧生成回路。
【請求項３】
請求項１に記載の階調電圧生成回路であって、
前記応答調整部は、
前記第１の演算増幅器の出力端子に接続された第１のコンデンサーと、
前記第１の演算増幅器の出力端子と前記第１のコンデンサーとの間に接続された第１の抵抗器と、
前記第２の演算増幅器の出力端子に接続された第２のコンデンサーと、
前記第２の演算増幅器の出力端子と前記第２のコンデンサーとの間に接続された第２の抵抗器と、
を含んでおり、
前記第１のコンデンサーの静電容量と前記第１の抵抗器の抵抗値との積で決定される時定数は、前記第２のコンデンサーの静電容量と前記第２の抵抗器の抵抗値との積で決定される時定数よりも大きいことを特徴とする階調電圧生成回路。
【請求項４】
請求項１に記載の階調電圧生成回路であって、
前記応答調整部は、前記第１の演算増幅器及び前記第２の演算増幅器の出力端子にそれぞれ接続されたコンデンサーを含んでおり、
前記第１の演算増幅器の出力端子に接続されているコンデンサーは、前記第２の演算増幅器の出力端子に接続されているコンデンサーよりも静電容量が大きいことを特徴とする階調電圧生成回路。
【請求項５】
請求項１に記載の階調電圧生成回路であって、
前記応答調整部は、前記第１の演算増幅器及び前記第２の演算増幅器にそれぞれ備わる位相補償用のコンデンサーを含んでおり、
前記第１の演算増幅器に備わる位相補償用のコンデンサーは、前記第２の演算増幅器に備わる位相補償用のコンデンサーよりも静電容量が大きいことを特徴とする階調電圧生成回路。
【請求項６】
請求項１に記載の階調電圧生成回路であって、
前記応答調整部は、
前記第１の演算増幅器の反転入力端子と出力端子との間に並列に接続された第１の抵抗器及び第１のコンデンサーと、
前記第２の演算増幅器の反転入力端子と出力端子との間に並列に接続された第２の抵抗器及び第２のコンデンサーと、
を含んでおり、
前記第１のコンデンサーの静電容量と前記第１の抵抗器の抵抗値との積で決定される時定数は、前記第２のコンデンサーの静電容量と前記第２の抵抗器の抵抗値との積で決定される時定数よりも大きいことを特徴とする階調電圧生成回路。
【請求項７】
請求項１〜６のいずれか一項に記載の階調電圧生成回路と、
電圧の印加によって光学特性を変化させる電気光学装置と、
前記階調電圧生成回路で生成された前記複数の階調電圧を用いて前記電気光学装置を駆動する駆動回路と、
を備えたことを特徴とする画像表示装置。
【請求項８】
請求項１〜６のいずれか一項に記載の階調電圧生成回路と、
光を射出する光源装置と、
電圧の印加によって光学特性を変化させて、前記光源装置から射出された光を変調する電気光学装置と、
前記階調電圧生成回路で生成された前記複数の階調電圧を用いて前記電気光学装置を駆動する駆動回路と、
前記電気光学装置で変調された光を投写する投写光学系と、
を備えたことを特徴とするプロジェクター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の階調電圧を生成する階調電圧生成回路と、この階調電圧生成回路を備えた画像表示装置及びプロジェクターに関する。
【背景技術】
【０００２】
液晶表示装置等の画像表示装置において、複数の階調電圧を生成する階調電圧生成回路を備え、階調電圧生成回路で生成した階調電圧を利用して多階調表示を行う画像表示装置が知られている（例えば、特許文献１参照）。特許文献１に記載の階調電圧生成回路は、抵抗分割によって生成した複数の階調電圧に対して、アンプ回路（演算増幅器）によってインピーダンス変換を行った後、抵抗分割によってさらに多数の階調電圧に分圧する。そして、分圧によって生成された階調電圧は、画像データに応じて選択的に表示パネル（液晶パネル等）に印加される。ここで、複数の階調電圧をそれぞれインピーダンス変換する演算増幅器は、一般的には、すべて同一特性のものが利用される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３６６１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような構成の階調電圧生成回路では、両端の電圧（最大の電圧及び最小の電圧）の演算増幅器に比べて、その間の電圧の演算増幅器にはさほど大きな電流が流れないため、両端の電圧で使用すべき演算増幅器をすべての電圧で用いることは、オーバースペックとなって、コストの上昇を招いてしまう。このため、大きな電流が流れる電圧でのみ、駆動能力の高い演算増幅器を用い、それ以外の電圧では、駆動能力の低い演算増幅器を用いるようにすることが望ましい。ただし、駆動能力が高い演算増幅器は、駆動能力が低い演算増幅器に比べて電源投入時の電圧の立ち上がりが速いため、電源投入時に過大な電位差が生じたり、電圧が逆転したりする事態が生じ得る。この結果、後段の回路（分圧用の抵抗や選択用のトランジスター等）の劣化や破壊を招く恐れがある。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００６】
［適用例１］本適用例に係る階調電圧生成回路は、第１の演算増幅器によって第１の基準電圧のインピーダンス変換を行うとともに、前記第１の演算増幅器よりも駆動能力が低い第２の演算増幅器によって第２の基準電圧のインピーダンス変換を行うインピーダンス変換部と、前記インピーダンス変換がなされた前記第１の基準電圧及び前記第２の基準電圧を用いて複数の階調電圧を生成する階調電圧生成部と、前記インピーダンス変換がなされた前記第１の基準電圧の起動時の立ち上がりを遅くする応答調整部と、を備えたことを特徴とする。
【０００７】
この階調電圧生成回路によれば、第２の演算増幅器の駆動能力を第１の演算増幅器に比べて低くしているため、駆動能力を同一にする場合に比べてコストを低減することが可能となる。また、駆動能力が比較的高い第１の演算増幅器から出力される第１の基準電圧は、駆動能力が比較的低い第２の演算増幅器から出力される第２の基準電圧に比べて起動時に早く立ち上がってしまいやすいが、応答調整部が第１の基準電圧の立ち上がりを遅くするため、双方の立ち上がりを揃えることが可能となる。この結果、電源投入時において、基準電圧の電位差が一時的に過大になったり、電位が逆転したりすることが抑制され、後段の回路等に対するダメージを防ぐことが可能となる。
【０００８】
［適用例２］上記適用例に係る階調電圧生成回路において、前記応答調整部は、前記第１の演算増幅器及び前記第２の演算増幅器の出力端子にそれぞれ接続されたコンデンサーと、前記第１の演算増幅器の出力端子と前記コンデンサーとの間に接続された抵抗器と、を含んでいてもよい。
【０００９】
［適用例３］上記適用例に係る階調電圧生成回路において、前記応答調整部は、前記第１の演算増幅器の出力端子に接続された第１のコンデンサーと、前記第１の演算増幅器の出力端子と前記第１のコンデンサーとの間に接続された第１の抵抗器と、前記第２の演算増幅器の出力端子に接続された第２のコンデンサーと、前記第２の演算増幅器の出力端子と前記第２のコンデンサーとの間に接続された第２の抵抗器と、を含んでおり、前記第１のコンデンサーの静電容量と前記第１の抵抗器の抵抗値との積で決定される時定数は、前記第２のコンデンサーの静電容量と前記第２の抵抗器の抵抗値との積で決定される時定数よりも大きくてもよい。
【００１０】
［適用例４］上記適用例に係る階調電圧生成回路において、前記応答調整部は、前記第１の演算増幅器及び前記第２の演算増幅器の出力端子にそれぞれ接続されたコンデンサーを含んでおり、前記第１の演算増幅器の出力端子に接続されているコンデンサーは、前記第２の演算増幅器の出力端子に接続されているコンデンサーよりも静電容量が大きくてもよい。
【００１１】
［適用例５］上記適用例に係る階調電圧生成回路において、前記応答調整部は、前記第１の演算増幅器及び前記第２の演算増幅器にそれぞれ備わる位相補償用のコンデンサーを含んでおり、前記第１の演算増幅器に備わる位相補償用のコンデンサーは、前記第２の演算増幅器に備わる位相補償用のコンデンサーよりも静電容量が大きくてもよい。
【００１２】
［適用例６］上記適用例に係る階調電圧生成回路において、前記応答調整部は、前記第１の演算増幅器の反転入力端子と出力端子との間に並列に接続された第１の抵抗器及び第１のコンデンサーと、前記第２の演算増幅器の反転入力端子と出力端子との間に並列に接続された第２の抵抗器及び第２のコンデンサーと、を含んでおり、前記第１のコンデンサーの静電容量と前記第１の抵抗器の抵抗値との積で決定される時定数は、前記第２のコンデンサーの静電容量と前記第２の抵抗器の抵抗値との積で決定される時定数よりも大きくてもよい。
【００１３】
［適用例７］本適用例に係る画像表示装置は、上記適用例に係る階調電圧生成回路と、電圧の印加によって光学特性を変化させる電気光学装置と、前記階調電圧生成回路で生成された前記複数の階調電圧を用いて前記電気光学装置を駆動する駆動回路と、を備えたことを特徴とする。
【００１４】
この画像表示装置によれば、上記適用例に係る階調電圧生成回路と同様の効果を得ることができる。
【００１５】
［適用例８］本適用例に係るプロジェクターは、上記適用例に係る階調電圧生成回路と、光を射出する光源装置と、電圧の印加によって光学特性を変化させて、前記光源装置から射出された光を変調する電気光学装置と、前記階調電圧生成回路で生成された前記複数の階調電圧を用いて前記電気光学装置を駆動する駆動回路と、前記電気光学装置で変調された光を投写する投写光学系と、を備えたことを特徴とする。
【００１６】
このプロジェクターによれば、上記適用例に係る階調電圧生成回路と同様の効果を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】液晶表示装置の概略構成を示すブロック図。
【図２】データドライバーの概略構成を示すブロック図。
【図３】階調電圧生成回路の概略構成を示す回路図。
【図４】電源投入時における基準電圧の過渡特性（時間変化）を示すグラフであり、（ａ）は、抵抗器がない場合のグラフ、（ｂ）は、抵抗器が所定の抵抗値を有する場合のグラフ。
【図５】演算増幅器の等価回路を示す図。
【図６】演算増幅器の周辺回路を示す図。
【図７】プロジェクターの概略構成を示すブロック図。
【発明を実施するための形態】
【００１８】
以下、本実施形態に係る階調電圧生成回路について、図面を参照して説明する。
本実施形態の階調電圧生成回路は、多階調表示が可能な画像表示装置（例えば、液晶表示装置）に用いられるものであり、電圧の印加によって光学特性を変化させる電気光学装置（例えば、液晶パネル）を駆動する駆動回路等に含まれるものである。
【００１９】
図１は、本実施形態の液晶表示装置の概略構成を示すブロック図である。
図１に示すように、液晶表示装置１は、電気光学装置としての液晶パネル１０と、駆動回路２０（データドライバー２１及び走査ドライバー２２）と、表示制御部２３とを含んで構成される。
【００２０】
液晶パネル１０は、例えば、一対の透明基板間に液晶が封入された構成になっている。一方の透明基板上には、Ｘ方向（横方向）に伸びる複数（Ｎ本）の走査線Ｇ１〜ＧＮがＹ方向（縦方向）に沿って配列されているとともに、Ｙ方向に伸びる複数（Ｍ本）のデータ線Ｄ１〜ＤＭがＸ方向に沿って配列されている。走査線Ｇ１〜ＧＮとデータ線Ｄ１〜ＤＭの各交差位置には、画素領域（画素）１３が設けられ、画素領域１３には、画素電極１４とＴＦＴ（Thin Film Transistor）１５が配置されている。ＴＦＴ１５は、ゲート電極が走査線Ｇ１〜ＧＮに接続され、ソース電極がデータ線Ｄ１〜ＤＭに接続され、ドレイン電極が画素電極１４に接続されている。また、他方の透明基板には、所定の電圧Ｖｃｏｍが供給される対向電極１６が形成されており、画素電極１４と対向電極１６との間の印加電圧に応じて画素の透過率が変化するようになっている。
【００２１】
駆動回路２０は、液晶パネル１０を駆動する回路であり、データドライバー２１及び走査ドライバー２２を含んでいる。データドライバー２１は、画像データに基づいて、液晶パネル１０のデータ線Ｄ１〜ＤＭを駆動し、走査ドライバー２２は、一垂直走査期間内に、液晶パネル１０の走査線Ｇ１〜ＧＮを走査する。
【００２２】
表示制御部２３は、図示しないＣＰＵ（Central Processing Unit）等の制御に従って、データドライバー２１及び走査ドライバー２２の動作を制御する。例えば、表示制御部２３は、データドライバー２１及び走査ドライバー２２に対して、画像データや各種同期信号等を供給する。なお、駆動回路２０及び表示制御部２３の一部又は全部を液晶パネル１０（透明基板）上に形成するようにしてもよい。
【００２３】
図２は、データドライバー２１の概略構成を示すブロック図である。
図２に示すように、データドライバー２１は、シフトレジスター３０、ラインラッチ回路４０、階調電圧生成回路５０、ＤＡＣ（Digital to Analog Converter）６０、出力回路７０を含んで構成されている。
【００２４】
シフトレジスター３０は、表示制御部２３から画素単位でシリアルに入力される画像データを、表示制御部２３から供給されるクロック信号（図示せず）に基づいて順次シフトして取り込む。
【００２５】
ラインラッチ回路４０は、シフトレジスター３０に取り込まれた画像データを、表示制御部２３から供給される水平同期信号（図示せず）に基づいてラッチして、１走査ライン分の画像データを取り込む。
【００２６】
階調電圧生成回路５０は、供給される電源電圧を用いて複数（Ｑ個）の階調電圧Ｖ１〜ＶＱを生成し、ＤＡＣ６０に供給する。
【００２７】
ＤＡＣ６０は、ラインラッチ回路４０から出力される画像データに対応した駆動電圧を出力する。具体的には、ＤＡＣ６０は、階調電圧生成回路５０によって生成された複数の階調電圧Ｖ１〜ＶＱの中から、ラインラッチ回路４０から入力される画像データに対応した階調電圧を選択し、選択した階調電圧を駆動電圧として出力する。
【００２８】
出力回路７０は、例えば、ボルテージフォロワー接続された演算増幅器（図示せず）等によって構成され、ＤＡＣ６０から入力される駆動電圧をデータ線Ｄ１〜ＤＭに伝達する。つまり、出力回路７０は、階調電圧生成回路５０が生成した階調電圧Ｖ１〜ＶＱを用いて液晶パネル１０を駆動する。
【００２９】
図３は、階調電圧生成回路５０の概略構成を示す回路図である。
図３に示すように、階調電圧生成回路５０は、基準電圧生成部５１と、階調電圧生成部５２とを含んで構成されている。本実施形態では、階調電圧生成部５２は、ＤＡＣ６０と一体的であり、基準電圧生成部５１は、ＤＡＣ６０とは分離した構成になっているが、この態様に限定されず、種々の変形が可能である。
【００３０】
基準電圧生成部５１は、階調電圧Ｖ１〜ＶＱを生成する際の基準となる電圧（基準電圧）を生成するものであり、高精度電圧発生部５３と、増幅部５４と、第１の分圧部５５と、インピーダンス変換部５６とを備えている。
【００３１】
高精度電圧発生部５３は、外部から供給される電源電圧ＶＤＤ（例えば、３．３Ｖ）から高精度な基準電圧ＶＬ（例えば、２．５Ｖ±０．５％）を生成する。なお、基準電圧生成部５１には、図示しない電源電圧ＶＣＣ（例えば、１５Ｖ）も供給され、後述する演算増幅器Ａａ，Ａ１〜Ａ９等に供給される。
【００３２】
増幅部５４は、演算増幅器Ａａと、抵抗器Ｒａ１，Ｒａ２とを含んで構成される非反転増幅回路を備えている。つまり、演算増幅器Ａａの反転入力端子には、接地電圧との間に抵抗器Ｒａ１が接続されるとともに、出力端子との間に抵抗器Ｒａ２が接続されている。また、演算増幅器Ａａの非反転入力端子には、高精度電圧発生部５３で生成された基準電圧ＶＬが入力される。そして、増幅部５４は、この基準電圧ＶＬを所定の電圧増幅率（１＋Ｒａ２／Ｒａ１）で増幅して、基準電圧ＶＨを生成する。例えば、基準電圧ＶＬが２．５Ｖ、抵抗器Ｒａ１の抵抗値が１０ｋΩ、抵抗器Ｒａ２の抵抗値が４０ｋΩであるとすると、増幅部５４は、基準電圧ＶＬを５倍に増幅して１２．５Ｖの基準電圧ＶＨを出力する。
【００３３】
第１の分圧部５５は、直列に接続された複数の抵抗器Ｒ１１〜Ｒ１８により基準電圧ＶＬ，ＶＨ間の電圧を分圧する。例えば、抵抗値が等しい８つの抵抗器Ｒ１１〜Ｒ１８で分圧する場合には、基準電圧ＶＬ，ＶＨの間の電圧が８等分され、基準電圧ＶＨ（Ｖｒｅｆ１），ＶＬ（Ｖｒｅｆ９）を含めて９つの基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９が生成される。
【００３４】
インピーダンス変換部５６は、ボルテージフォロワー接続された複数（９つ）の演算増幅器Ａ１〜Ａ９を含んでいる。つまり、各演算増幅器Ａ１〜Ａ９は、出力端子と反転入力端子とが接続されており、インピーダンス変換を行うボルテージフォロワーとして機能する。演算増幅器Ａ１〜Ａ９の非反転入力端子は、第１の分圧部５５の抵抗器Ｒ１１〜Ｒ１８の端子に接続されており、分圧によって生成された基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９がそれぞれ入力される。そして、各演算増幅器Ａ１〜Ａ９は、それぞれ基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９をインピーダンス変換して出力端子から出力する。そして、出力された９つの基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９は、それぞれ配線Ｌ１〜Ｌ９を介して階調電圧生成部５２に入力される。
【００３５】
階調電圧生成部５２は、直列に接続された複数（８つ）の抵抗器Ｒ２１〜Ｒ２８で構成される第２の分圧部５７を備えており、各抵抗器Ｒ２１〜Ｒ２８の端子には、配線Ｌ１〜Ｌ９を介して演算増幅器Ａ１〜Ａ９の出力端子が接続されている。そして、各抵抗器Ｒ２１〜Ｒ２８は、基準電圧生成部５１で生成された基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９の隣接する電圧間をさらに細かく分圧して、全部でＱ個の階調電圧Ｖ１〜ＶＱを生成する。生成された階調電圧Ｖ１〜ＶＱは、ＤＡＣ６０に供給される。
【００３６】
このような構成の階調電圧生成回路５０では、第２の分圧部５７に最大の基準電圧Ｖｒｅｆ１を供給する演算増幅器Ａ１と、第２の分圧部５７に最小の基準電圧Ｖｒｅｆ９を供給する演算増幅器Ａ９とを結ぶ経路、即ち演算増幅器Ａ１、配線Ｌ１、第２の分圧部５７（抵抗器Ｒ２１〜Ｒ２８）、配線Ｌ９、演算増幅器Ａ９を通る経路に比較的大きな電流が流れる。一方、他の基準電圧Ｖｒｅｆ２〜Ｖｒｅｆ８を供給する演算増幅器Ａ２〜Ａ８と第２の分圧部５７とを結ぶ経路にはさほど大きな電流は流れない。このため、本実施形態では、中間の基準電圧Ｖｒｅｆ２〜Ｖｒｅｆ８を出力する演算増幅器Ａ２〜Ａ８の駆動能力を、両端の基準電圧Ｖｒｅｆ１，Ｖｒｅｆ９を出力する演算増幅器Ａ１，Ａ９の駆動能力に比べて低くしている。具体的には、両端の演算増幅器Ａ１，Ａ９が、４０ｍＡ程度の駆動能力（出力電流能力）を有する一方で、中間の演算増幅器Ａ２〜Ａ８は、２ｍＡ程度の駆動能力を有している。
【００３７】
インピーダンス変換部５６と階調電圧生成部５２とを結ぶ配線Ｌ１〜Ｌ９には、接地電圧との間に、基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９を安定させるためのコンデンサーＣ１〜Ｃ９が接続されており、これらはすべて同一の静電容量を有している。
【００３８】
また、両端の演算増幅器Ａ１，Ａ９と階調電圧生成部５２とを結ぶ配線Ｌ１，Ｌ９には、演算増幅器Ａ１，Ａ９とコンデンサーＣ１，Ｃ９との間に、所定の抵抗値（例えば、２０Ω）を有する抵抗器Ｒ１，Ｒ９が配置されている。つまり、演算増幅器Ａ１，Ａ９の出力端子と、階調電圧生成部５２の第２の分圧部５７とは、抵抗器Ｒ１，Ｒ９を介して接続されている。この抵抗器Ｒ１，Ｒ９及びコンデンサーＣ１，Ｃ９は、積分回路を構成しており、抵抗器Ｒ１，Ｒ９の抵抗値とコンデンサーＣ１，Ｃ９の静電容量との積で決定される時定数に応じて、起動時（電源投入時）に第２の分圧部５７に供給される基準電圧Ｖｒｅｆ１，Ｖｒｅｆ９の立ち上がりを遅くする作用を有している。
【００３９】
図４は、電源投入時における基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９の過渡特性（時間変化）を示すグラフであり、（ａ）は、抵抗器Ｒ１，Ｒ９がない場合（０Ωの場合）のグラフ、（ｂ）は、抵抗器Ｒ１，Ｒ９が所定の抵抗値（例えば、２０Ω）を有する場合のグラフである。
【００４０】
図４（ａ）に示すように、抵抗器Ｒ１，Ｒ９がない場合（０Ωの場合）には、駆動能力が比較的高い両端の演算増幅器Ａ１，Ａ９から供給される基準電圧Ｖｒｅｆ１，Ｖｒｅｆ９は、駆動能力が比較的低い中間の演算増幅器Ａ２〜Ａ８から供給される基準電圧Ｖｒｅｆ２〜Ｖｒｅｆ８に比べて、立ち上がりが速くなってしまう。この結果、最大の基準電圧Ｖｒｅｆ１と、これに近接する基準電圧Ｖｒｅｆ２との間の電位差が、一時的に過大になってしまうため、第２の分圧部５７の抵抗器Ｒ２１等を劣化させたり、断線させたりする恐れが生じる。また、最小の基準電圧Ｖｒｅｆ９と、他の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ８等との間で、一時的に電位が逆転するため、ＤＡＣ６０に備わるトランジスター等を破壊してしまう恐れがある。
【００４１】
一方、図４（ｂ）に示すように、所定の抵抗値を有する抵抗器Ｒ１，Ｒ９を配置した場合には、抵抗器Ｒ１，Ｒ９と、コンデンサーＣ１，Ｃ９によって積分回路が形成されるため、両端の基準電圧Ｖｒｅｆ１，Ｖｒｅｆ９の立ち上がりが遅くなり、中間の基準電圧Ｖｒｅｆ２〜Ｖｒｅｆ８と過渡特性を揃えることが可能となる。つまり、各基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９は、それぞれが立ち上がる過程において、略同じ電圧変化量となり、定常電圧状態（立ち上がった後の電圧状態）の電圧の大小関係を維持することが可能となる。
【００４２】
以上説明したように、本実施形態の階調電圧生成回路５０によれば、以下の効果を得ることができる。
【００４３】
本実施形態の階調電圧生成回路５０によれば、基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９のインピーダンス変換を行う演算増幅器Ａ１〜Ａ９において、さほど大きな電流が流れない中間の演算増幅器Ａ２〜Ａ８の駆動能力を低くしているため、コストを低減することが可能となる。また、両端の演算増幅器Ａ１，Ａ９の出力側に抵抗器Ｒ１，Ｒ９を配置して、コンデンサーＣ１，Ｃ９とともに積分回路を形成しているため、両端の基準電圧Ｖｒｅｆ１，Ｖｒｅｆ９の立ち上がりを遅くして、中間の基準電圧Ｖｒｅｆ２〜Ｖｒｅｆ８と過渡特性を揃えることが可能となる。この結果、電源投入時において、基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９の電位差が一時的に過大になったり、電位が逆転したりすることが抑制され、後段の回路等に対するダメージを防ぐことが可能となる。
【００４４】
なお、本実施形態において、両端の演算増幅器Ａ１，Ａ９は、第１の演算増幅器に相当し、中間の演算増幅器Ａ２〜Ａ８は、第２の演算増幅器に相当する。また、抵抗器Ｒ１，Ｒ９及びコンデンサーＣ１〜Ｃ９は、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ９の立ち上がりを遅くする応答調整部に相当する。
【００４５】
（変形例）
また、上記実施形態は、以下のように変更してもよい。
【００４６】
上記実施形態では、コンデンサーＣ１〜Ｃ９の静電容量をすべて同一にしているが、必ずしも同一にする必要はない。例えば、積分回路の時定数を調整するために、両端の演算増幅器Ａ１，Ａ９に接続されているコンデンサーＣ１，Ｃ９の静電容量を、中間の演算増幅器Ａ２〜Ａ８に接続されているコンデンサーＣ２〜Ｃ８の静電容量とは異なる値にしてもよい。
【００４７】
上記実施形態では、両端の演算増幅器Ａ１，Ａ９の出力端子とコンデンサーＣ１，Ｃ９との間に抵抗器Ｒ１，Ｒ９を接続しているが、中間の演算増幅器Ａ２〜Ａ８の出力端子とコンデンサーＣ２〜Ｃ８との間にも抵抗器（図示せず）を接続するようにしてもよい。この場合には、両端の演算増幅器Ａ１，Ａ９における時定数を、中間の演算増幅器Ａ２〜Ａ８における時定数よりも大きくすれば、基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９の立ち上がりを揃えることができる。
【００４８】
上記実施形態では、第２の分圧部５７に供給される基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９の過渡特性を揃えるために、駆動能力が高い両端の演算増幅器Ａ１，Ａ９の出力端子に抵抗器Ｒ１，Ｒ９を接続しているが、この態様に限定されない。例えば、抵抗器Ｒ１，Ｒ９を用いずに（抵抗器Ｒ１，Ｒ９を０Ωにして）、配線Ｌ１，Ｌ９に接続されているコンデンサーＣ１，Ｃ９、即ち両端の演算増幅器Ａ１，Ａ９の出力端子に接続されているコンデンサーＣ１，Ｃ９の静電容量を、中間の演算増幅器Ａ２〜Ａ８の出力端子に接続されているコンデンサーＣ２〜Ｃ８の静電容量より大きくするようにしても同様の効果を得ることができる。この場合には、コンデンサーＣ１〜Ｃ９が応答調整部に相当する。
【００４９】
また、第２の分圧部５７に供給される基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９の過渡特性を抵抗器Ｒ１，Ｒ９やコンデンサーＣ１，Ｃ９によって揃える代わりに、図５及び図６に示すように、インピーダンス変換部５６の演算増幅器Ａ１〜Ａ９のスルーレートを調整することによって基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９の過渡特性を揃えるようにしてもよい。
【００５０】
図５は、演算増幅器Ａ１〜Ａ９の等価回路を示す図である。図５に示すように、演算増幅器Ａ１〜Ａ９は、位相補償用のコンデンサーＣｐを有している。そして、このコンデンサーＣｐの静電容量を、演算増幅器Ａ１〜Ａ９の駆動能力に応じて調整することにより、基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９の過渡特性を揃えることができる。具体的には、駆動能力が比較的高い両端の演算増幅器Ａ１，Ａ９では、駆動能力が比較的低い中間の演算増幅器Ａ２〜Ａ８に比べて、このコンデンサーＣｐの静電容量を大きくすればよい。この場合には、位相補償用のコンデンサーＣｐが応答調整部に相当する。また、コンデンサーＣｐを演算増幅器Ａ１〜Ａ９の外部で接続する態様にすれば、コンデンサーＣｐの静電容量を、周辺の回路等に応じてユーザー（画像表示装置の製造メーカー）が適宜調整することが可能となる。
【００５１】
また、図６は、演算増幅器Ａ１〜Ａ９の周辺回路を示す図である。図６に示すように、演算増幅器Ａ１〜Ａ９の反転入力端子と出力端子の間に、抵抗器ＲｉとコンデンサーＣｉを並列に接続して積分回路を構成し、演算増幅器Ａ１〜Ａ９の駆動能力に応じて、抵抗器Ｒｉの抵抗値とコンデンサーＣｉの静電容量との積で決定される時定数を調整するようにしてもよい。具体的には、駆動能力が比較的高い両端の演算増幅器Ａ１，Ａ９では、駆動能力が比較的低い中間の演算増幅器Ａ２〜Ａ８に比べて、時定数を大きくすることによって、基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ９の過渡特性を揃えることができる。この場合には、抵抗器Ｒｉ及びコンデンサーＣｉが応答調整部に相当する。
【００５２】
上記実施形態では、階調電圧生成回路５０を、液晶表示装置１の液晶パネル１０を駆動する駆動回路に適用した場合について説明したが、これに限定されるものではなく、他の画像表示装置にも適用することもできる。
【００５３】
図７は、画像表示装置としてのプロジェクター２の概略構成を示すブロック図である。
図７に示すように、プロジェクター２は、光を射出する光源装置８１と、電気光学装置としての液晶パネル８２と、投写光学系としての投写レンズ８３と、駆動回路８４とを備えている。そして、駆動回路８４が画像データに基づいて液晶パネル８２を駆動すると、光源装置８１から射出された光は、画像データに応じて液晶パネル８２で変調されて投写レンズ８３から投写され、画像データに応じた画像がスクリーンＳＣ等に表示される。上記実施形態の階調電圧生成回路５０は、このような構成のプロジェクター２の駆動回路８４に適用することも可能である。また、液晶パネル以外の他の画像光学装置（例えば、有機ＥＬパネル）を駆動する駆動回路に適用することもできる。
【００５４】
上記実施形態では、インピーダンス変換部５６に備わる複数の演算増幅器Ａ１〜Ａ９のうち、両端の演算増幅器Ａ１，Ａ９に大きな電流が流れ、中間の演算増幅器Ａ２〜Ａ８にはさほど大きな電流が流れない構成になっているが、この態様に限定されない。例えば、両端の基準電圧Ｖｒｅｆ１，Ｖｒｅｆ９に電源電圧や接地電圧を用いる場合には、演算増幅器を配置しない場合もあり得るし、周辺の回路構成によっては、中間のいずれかの演算増幅器に大きな電流が流れる場合もある。
【符号の説明】
【００５５】
１…液晶表示装置、２…プロジェクター、１０…液晶パネル、１３…画素領域、１４…画素電極、１５…ＴＦＴ、１６…対向電極、２０…駆動回路、２１…データドライバー、２２…走査ドライバー、２３…表示制御部、３０…シフトレジスター、４０…ラインラッチ回路、５０…階調電圧生成回路、５１…基準電圧生成部、５２…階調電圧生成部、５３…高精度電圧発生部、５４…増幅部、５５…第１の分圧部、５６…インピーダンス変換部、５７…第２の分圧部、６０…ＤＡＣ、７０…出力回路、８１…光源装置、８２…液晶パネル、８３…投写レンズ、８４…駆動回路、Ａａ，Ａ１〜Ａ９…演算増幅器、Ｃｉ，Ｃｐ，Ｃ１〜Ｃ９…コンデンサー、Ｄ１〜ＤＭ…データ線、Ｇ１〜ＧＮ…走査線、Ｌ１〜Ｌ９…配線、Ｒａ１，Ｒａ２，Ｒ１，Ｒ９，Ｒ１１〜Ｒ１８，Ｒ２１〜Ｒ２８，Ｒｉ…抵抗器、ＳＣ…スクリーン、ＶＤＤ…電源電圧、ＶＬ，ＶＨ，Ｖｒｅｆ１〜Ｖｒｅｆ９…基準電圧、Ｖ１〜ＶＱ…階調電圧、Ｖｃｏｍ…電圧。
【図１】
2013073190.tif 000003
【図２】
2013073190.tif 000004
【図３】
2013073190.tif 000005
【図４】
2013073190.tif 000006
【図５】
2013073190.tif 000007
【図６】
2013073190.tif 000008
【図７】
2013073190.tif 000009