(57)【要約】【課題】簡単な構成でガンマカーブを調整することができる液晶表示装置を提供する。【解決手段】本発明に係る実施例による液晶表示装置は、ガンマ設定データを格納するメモリと、前記メモリからガンマ設定データをロードして選択信号をガンマ電圧生成部に伝達するタイミングコントローラと、前記ガンマ電圧生成部に基準電圧を供給する電源供給部と、前記ガンマ電圧生成部が形成されたデータドライバーと、を含み、前記選択信号は前記基準電圧の大きさを調節してガンマカーブを変更する。【選択図】図４
2013200557.tif 000002
【特許請求の範囲】
【請求項１】
ガンマ設定データを格納するメモリと、
前記メモリからガンマ設定データをロードして選択信号をガンマ電圧生成部に伝達するタイミングコントローラーと、
前記ガンマ電圧生成部に基準電圧を供給する電源供給部と、
前記ガンマ電圧生成部が形成されたデータドライバーと、
を含み、
前記選択信号は、前記基準電圧の大きさを調節してガンマカーブを変更する液晶表示装置。
【請求項２】
前記ガンマ電圧生成部は多数のデコーダを含み、
前記選択信号は、前記デコーダに印加されて前記基準電圧の大きさを調節する請求項１に記載の液晶表示装置。
【請求項３】
前記ガンマ電圧生成部は、
前記基準電圧を分圧してそれを前記デコーダに印加する複数の入力抵抗と、
前記デコーダによって出力されたガンマ基準電圧を伝達する複数のバッファと、
前記バッファから伝達されたガンマ基準電圧を分圧してガンマ電圧を生成する複数のガンマ抵抗と、
を含む請求項２に記載の液晶表示装置。
【請求項４】
前記デコーダは３to８デコーダである請求項２に記載の液晶表示装置。
【請求項５】
前記デコーダは、前記入力抵抗によって互いに異なるレベルの電圧を入力されて前記選択信号によって一つのレベルをガンマ基準電圧として出力する請求項２に記載の液晶表示装置。
【請求項６】
前記タイミングコントローラは、Ｉ２Ｃ（Ｉｎｔｅｒ  ＩＣ）通信方式で前記メモリとデータを交換する請求項１に記載の液晶表示装置。
【請求項７】
前記メモリは、ＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ  ｅｒａｓａｂｌｅ  ａｎｄ  ｐｒｏｇｒａｍｍａｂｌｅ  ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ）である請求項１に記載の液晶表示装置。
【請求項８】
前記電源供給部は直列で連結された多数の電源抵抗を含み、
前記多数の電源抵抗は、電源電圧を分圧して前記基準電圧を生成する請求項１に記載の液晶表示装置。
【請求項９】
前記ガンマ電圧生成部は、
前記電源供給部から印加された前記基準電圧を入力抵抗に印加し、最高及び最低階調のガンマ電圧を生成する入力バッファを更に含む請求項３に記載の液晶表示装置。
【請求項１０】
前記データドライバーはＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｃｌａｓｓ）方式で形成される請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関するものである。
【背景技術】
【０００２】
情報を表示するための多様な表示装置が開発されている。表示装置は、例えば、液晶表示装置（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）、プラズマディスプレイパネル（ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ  ｄｅｖｉｃｅ）、電気永動表示装置（ｅｌｅｃｔｒｏｐｈｏｅｔｉｃ  ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）、有機電界発光表示装置（ｏｒｇａｎｉｃ  ｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｃｅ  ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）及び半導体発光表示装置（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ  ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）を含む。この中で、液晶表示装置は軽薄短小、高輝度、フルカラー及び大型化の長所を有するため、表示装置の中で主流として脚光を浴びている。
【０００３】
図１は、従来の液晶表示装置を示すブロック図である。
図１を参照すると、従来の液晶表示装置は、液晶パネル１、タイミングコントローラ１０、ゲートドライバー２０、データドライバー３０、電源供給部４０、ガンマ電圧生成部５０及びメモリ６０を含む。
【０００４】
前記液晶パネル１には、多数のゲートライン（ＧＬ１乃至ＧＬｎ）及び前記多数のゲートライン（ＧＬ１乃至ＧＬｎ）と交差する方向で形成される多数のデータライン（ＤＬ１乃至ＤＬｍ）を含む。前記多数のゲートライン（ＧＬ１乃至ＧＬｎ）及び多数のデータライン（ＤＬ１乃至ＤＬｍ）の交差によって画素領域が定義され、前記画素領域には薄膜トランジスタ１１が形成される。前記多数のゲートライン（ＧＬ１乃至ＧＬｎ）は、前記ゲートドライバー２０と電気的に連結され、前記多数のデータライン（ＤＬ１乃至ＤＬｍ）は前記データドライバー３０と電気的に連結される。
【０００５】
前記タイミングコントローラ１０は、外部インターフェースを介して入力される制御信号を利用して前記ゲートドライバー２０を駆動するためのゲート制御信号を生成して前記ゲートドライバー２０に供給し、前記外部インターフェースを介して入力されるデータを前記データドライバー３０に伝送する。
【０００６】
前記電源供給部４０は、前記タイミングコントローラ１０、ゲートドライバー２０、データドライバー３０及びガンマ電圧生成部５０の駆動に必要な駆動電圧を生成して各構成に印加する。
【０００７】
前記メモリ６０は前記タイミングコントローラ１０の駆動に必要な初期データを格納し、前記タイミングコントローラ１０の初期駆動の際に必要なデータを提供する。
【０００８】
前記ガンマ電圧生成部５０は、前記電源供給部４０から供給された高電位電源電圧及び低電位電源電圧を分圧して多数のガンマ電圧を生成する。前記多数のガンマ電圧は前記データドライバー３０に供給される。前記データドライバー３０は、前記多数のガンマ電圧のうち前記タイミングコントローラ１０から供給されたデータに対応するガンマ電圧を選択し、多数のデータライン（ＤＬ１乃至ＤＬｍ）を介して前記薄膜トランジスタ１１に供給して階調を表示する。
【０００９】
従来の液晶表示装置の前記ガンマ電圧生成部５０は、抵抗配列を利用する方法か集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ，ＩＣ）を利用する方法を用いて構成される。
前記抵抗配列を利用する方法と集積回路を利用する方法は、ともにプリント回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ，ＰＣＢ）に前記ガンマ電圧生成部５０を形成することで前記プリント回路基板の大型化を引き起こすという問題点があり、前記プリント回路基板から前記データドライバー３０までの配線が複雑になるという問題点があった。
【００１０】
また、抵抗配列を利用して前記ガンマ電圧生成部５０を構成する場合、ガンマ電圧の調整が難解でガンマ電圧の調整の際に多くの時間が要求されるという問題点があった。
また、集積回路を利用してプログラマブル（ｐｒｏｇｒａｍｍａｂｌｅ）ガンマＩＣでガンマ電圧生成部５０を形成する場合、前記抵抗配列方法よりガンマ電圧の調整は容易であるが、メモリ、アナログ−デジタルコンバータ、Ｉ２Ｃ通信送受信部などを具備しなければならないため、集積回路の構成が複雑になり、製造単価が上がる問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明に係る実施例は、簡単な構成でガンマカーブを調整することができる液晶表示装置を提供する。
【課題を解決するための手段】
【００１２】
本発明に係る実施例による液晶表示装置は、ガンマ設定データを格納するメモリと、前記メモリからガンマ設定データをロードして選択信号をガンマ電圧生成部に伝達するタイミングコントローラと、前記ガンマ電圧生成部に基準電圧を供給する電源供給部と、前記ガンマ電圧生成部が形成されたデータドライバーと、を含み、前記選択信号は、前記基準電圧の大きさを調節してガンマカーブを変更する。
【発明の効果】
【００１３】
本発明に係る実施例は、選択信号によってデコーダを制御し、液晶表示装置のガンマカーブを容易に調節することができる。
本発明に係る実施例による液晶表示装置は、ガンマ調節データをメモリに格納し、タイミングコントローラとの通信によってガンマ調節データをロードして選択信号を生成することで従来の構成でガンマカーブを調節することができるため、回路構成を単純化し、製造コストを節減することができる効果がある。
【図面の簡単な説明】
【００１４】
【図１】従来の液晶表示装置を示すブロック図である。
【図２】本発明に係る実施例による表示装置を示すブロック図である。
【図３】本発明に係る実施例による表示装置のデータドライバーを示す図である。
【図４】本発明に係る第１実施例によるガンマ電圧生成部及び電源供給部を示す回路図である。
【図５】本発明に係る第１実施例によるガンマ電圧生成部によって生成されたガンマカーブを示す図である。
【図６】本発明に係る第２実施例によるガンマ電圧生成部及び電源供給部を示す回路図である。
【発明を実施するための形態】
【００１５】
図２は、本発明に係る実施例による表示装置を示すブロック図である。
図２を参照すると、本発明に係る実施例による液晶表示装置は、液晶パネル１０１、タイミングコントローラ１１０、ゲートドライバー１２０、データドライバー１３０、電源供給部１４０及びメモリ１６０を含む。
【００１６】
前記液晶パネル１０１には多数のゲートライン（ＧＬ１乃至ＧＬｎ）が形成され、前記多数のゲートライン（ＧＬ１乃至ＧＬｎ）と交差する方向で多数のデータライン（ＤＬ１乃至ＤＬｍ）が形成される。前記多数のゲートライン（ＧＬ１乃至ＧＬｎ）及び多数のデータライン（ＤＬ１乃至ＤＬｍ）の交差によって画素領域が定義され、前記画素領域には薄膜トランジスタ１１１が形成される。
【００１７】
前記薄膜トランジスタ１１１は前記ゲートライン及び前記データラインと電気的に連結される。前記薄膜トランジスタ１１１のゲート電極は前記ゲートラインと電気的に連結され、前記薄膜トランジスタ１１１のソース電極は前記データラインと電気的に連結され、前記薄膜トランジスタ１１１のドレイン電極は画素領域に形成される画素電極と電気的に連結される。前記薄膜トランジスタ１１１は、前記ゲートラインによって印加されるゲート信号に応じて前記データラインからのデータ電圧が画素電極に印加されて電界を形成し、液晶を変位させて前記液晶が光の透過率を調節して画像を表示する。
【００１８】
前記タイミングコントローラ１１０は、外部インターフェースを介してデジタルビデオデータ（ＲＧＢ）、水平同期信号（Ｈ）、垂直同期信号（Ｈ，Ｖ）及びクロック信号（ＣＬＫ）を入力され、前記ゲートドライバー１２０を制御するためのゲート制御信号及び前記データドライバー１３０を制御するためのデータ制御信号を発生する。
【００１９】
前記ゲート制御信号は前記ゲートドライバー１２０に供給され、前記データ制御信号及びデジタルビデオデータ（ＲＧＢ）は前記データドライバー１３０に供給される。
【００２０】
前記タイミングコントローラ１１０は、Ｉ２Ｃ（Ｉｎｔｅｒ  ＩＣ）通信方式で前記メモリ１６０とデータを交換する。前記Ｉ２Ｃ通信方式は、モジュール間の通信リンクを提供する双方向デジタル直列通信方式である。前記Ｉ２Ｃ通信方式は、シリアルデータ（ＳＤＡ：Ｓｅｒｉａｌ  ＤＡｔａ、以下ＳＤＡ）とシリアルクロック（ＳＣＬ：Ｓｅｒｉａｌ  ＣＬｏｃｋ，以下ＳＣＬ）を伝送する２つのバスラインのみでデータ通信が可能であり、現在の内蔵チップの通信のための事実上の標準ソリューションとして認識されている。
【００２１】
前記メモリ１６０には前記タイミングコントローラ１１０の駆動に必要なデータが格納される。前記メモリ１６０は、ガンマ生成部のガンマ基準電圧を可変するためのガンマ設定データを格納する。前記メモリ１６０は、電気的にメモリの内容を消去するか書き込むことができるＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ  ｅｒａｓａｂｌｅ  ａｎｄ  ｐｒｏｇｒａｍｍａｂｌｅ  ｒｅａｌ−ｏｎｌｙ  ｍｅｍｏｒｙ）であってもよい。
【００２２】
前記タイミングコントローラ１１０は、前記ガンマ生成部のガンマ基準電圧を可変するためのガンマ設定データをロードし、前記データドライバー１３０に選択信号（Ｓｅ１）を伝達する。
【００２３】
前記データ制御信号は、ソーススタートパルス（ＳＳＰ：Ｓｏｕｒｃｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ）、ソースシフトクロック（ＳＳＣ：Ｓｏｕｒｃｅ  Ｓｈｉｆｔ  Ｃｌｏｃｋ）、ソース出力イネーブル（ＳＯＥ：Ｓｏｕｒｃｅ  Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ）、極性信号（ＰＯＬ）、選択信号（Ｓｅ１）などを含む。前記ソーススタートパルス（ＳＳＰ）は一つのフレームで第１ライン分のデータ電圧の供給時点を制御する信号であり、前記ソースシフトクロック（ＳＳＣ）は各ライン分のデータ電圧の供給時点を制御する信号であり、前記ソース出力イネーブル（ＳＯＥ）は前記液晶表示パネル１０１のデータラインにデータ電圧を送る時点を制御する信号であり、前記極性信号（ＰＯＬ）は正極性データ電圧又は負極性データ電圧を選択して与える信号であり、前記選択信号（Ｓｅ１）はガンマ基準電圧を可変するための信号である。前記選択信号（Ｓｅ１）は３−ｂｉｔのデジタル信号であってもよい。
【００２４】
前記ゲート制御信号は、例えば、ゲートスタートパルス（ＧＳＰ：Ｇａｔｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ）、ゲートシフトクロック（ＧＳＣ：Ｇａｔｅ  Ｓｈｉｆｔ  Ｃｌｏｃｋ）、ゲート出力イネーブル（ＧＯＥ：Ｇａｔｅ  Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ）を含むことができる。前記ゲートスタートパルス（ＧＳＰ）は、一つのフレームで前記液晶パネル１０１の第１ゲートラインの駆動開始時点を制御する信号であり、前記ゲートシフトクロック（ＧＳＣ）は液晶パネル１０１の各ゲート駆動開始時点を制御する信号であり、前記ゲート出力イネーブル（ＧＯＥ）は各ゲートラインにゲート信号を送る時点を制御する信号である。
【００２５】
前記ゲートドライバー１２０は、前記タイミングコントローラ１１０から入力されるゲート制御信号に応答して液晶パネル１０１上に配列された薄膜トランジスタ１１１のオン／オフ制御を行う。前記液晶パネル１０１上のゲートラインを１水平同期時間ずつ順次にイネーブルすることで、前記液晶パネル１０１上の薄膜トランジスタ１１１を１ライン分ずつ順次に駆動して前記データドライバー１３０から供給されるデータ電圧が各薄膜トランジスタ１１１に接続された画素電極に印加されるようにする。
【００２６】
前記データドライバー１３０は前記データ制御信号及びデジタルビデオデータ（ＲＧＢ）を供給され、多数のデータライン（ＤＬ１乃至ＤＬｍ）にデータ電圧を印加する。
前記電源電圧生成部１４０は前記液晶表示装置を駆動するにあたって必要な直流駆動電圧を生成し、前記タイミングコントローラ１１０、ゲートドライバー１２０、データドライバー１３０に供給する。
【００２７】
前記データドライバー１３０及び前記電源電圧生成部１４０に対する詳細な説明は、後述する図３乃至図５による。
【００２８】
図３は、実施例による液晶表示装置のデータドライバーを示す図である。
図３を参照すると、実施例による液晶表示装置のデータドライバー１３０は、直並列コンバータ１５１、シフトレジスタ１５３、ラッチ１５５、デジタル−アナログコンバーター（ＤＡＣ）１５７及び出力回路１５９を含んでもよい。
【００２９】
前記直並列コンバータ１５１はタイミングコントローラ１１０から直列で入力されたデジタルビデオデータ（ＲＧＢ）を並列形式に転換し、前記ラッチ１５５に伝達する。前記直並列コンバータ１５１はタイミングコントローラ１１０から伝達された選択信号を前記ガンマ電圧生成部１５０に供給する。
【００３０】
前記シフトレジスタ１５３は、タイミングコントローラからのソーススタートパルス（ＳＳＰ）をソースサンプリングクロック信号（ＳＳＣ）に応じてシフトさせてサンプリング信号を発生し、ラッチ１５５に伝達する。
【００３１】
前記ラッチ１５５は、シフトレジスタ１５３から順次に入力されるサンプリング信号に応答して前記直並列コンバータ１５１から入力されたデジタルデータ（ＲＧＢ）をサンプリングする。前記ラッチ１５５は、サンプリングしたデジタルデータ（ＲＧＢ）をＤＡＣ１５７に供給する。
【００３２】
前記ガンマ電圧生成部１５０は電源供給部１４０から供給された電源電圧を分圧し、多数のガンマ電圧を生成して前記ＤＡＣ１５７に供給する。前記ガンマ電圧生成部１５０は、前記直並列コンバータ１５１からの選択信号を介してガンマ電圧を調節する。前記電源電圧は、電源供給部１４０で分圧された多数の基準電圧とすることができる。前記基準電圧は、互いに異なるレベルを有する４つの基準電圧とすることができる。前記基準電圧は、第１基準電圧（Ｖｒｅｆ１）乃至第４基準電圧（Ｖｒｅｆ４）とすることができる。
【００３３】
前記ガンマ電圧生成部１５０は前記データドライバー１３０内に形成されてプリント回路基板の大型化を防止し、分離した格納スペースの代わりにメモリ１６０の非使用領域を利用してデータを格納し、タイミングコントローラ１１０とメモリ１６０間のＩ２Ｃ通信を利用することで別途のＩ２Ｃ通信送受信部を具備しなくてもよいため、集積回路を単純化することができて製造コストを節減し得る長所がある。また、前記データ制御信号に選択信号を含ませることができるため、別途の配線を形成しなくてもよい長所がある。
【００３４】
前記ＤＡＣ１５７は、前記ラッチ１５５から供給されたデジタルビデオデータ（ＲＧＢ）に対応するガンマ電圧を選択して前記出力回路１５９に伝達する。言い換えると、前記ＤＡＣ１５７は、前記ラッチ１５５から入力されたデジタルデータ（ＲＧＢ）を前記ガンマ電圧によってアナログ電圧であるデータ電圧に変換し、前記出力回路１５９に伝達する。
【００３５】
前記出力回路１５９は、前記ＤＡＣ１５７から入力された前記データ電圧を多数のデータライン（ＤＬ１乃至ＤＬｍ）に伝達する。前記出力回路１５９は、前記多数のデータライン（ＤＬ１乃至ＤＬｍ）それぞれに接続された出力バッファを含む。前記出力バッファは、前記多数のデータライン（ＤＬ１乃至ＤＬｍ）及びそれぞれの画素領域による抵抗からデータ電圧の減圧を防止する役割を果たす。
【００３６】
図４は、第１実施例によるガンマ電圧生成部及び電源供給部を示す回路図である。
図４を参照すると、第１実施例による電源供給部１４０は多数の電源抵抗（Ｒｓ）を含む。前記多数の電源抵抗（Ｒｓ）は互いに直列に連結される。前記直列で連結された多数の電源抵抗（Ｒｓ）は一端に電源電圧（ＶＤＤ）が供給され、前記多数の電源抵抗（Ｒｓ）の他端は接地される。
【００３７】
前記多数の電源抵抗（Ｒｓ）は前記電源電圧（ＶＤＤ）を分圧し、前記ガンマ電圧生成部１５０に基準電圧を供給する。例えば、前記電源供給部１４０が直列で連結された５つの電源抵抗（Ｒｓ）で構成される場合、前記電源抵抗（Ｒｓ）の間で分圧された第１基準電圧（Ｖｒｅｆ１）乃至第４基準電圧（Ｖｒｅｆ４）が前記ガンマ電圧生成部１５０に供給される。
【００３８】
前記ガンマ電圧生成部１５０は、前記第１基準電圧（Ｖｒｅｆ１）乃至第４基準電圧（Ｖｒｅｆ４）を供給されてガンマ電圧を生成する。前記ガンマ電圧は、正極性ガンマ電圧と負極性ガンマ電圧を含む。
【００３９】
前記ガンマ電圧生成部１５０は多数の入力抵抗（ｒ）、デコーダ部１７０、多数のバッファ１７３及び多数のガンマ抵抗（Ｒ）を含む。
【００４０】
前記デコーダ部１７０は多数のデコーダを含む。例えば、前記デコーダ部１７０は第１乃至第１０デコーダ１７１ａ乃至１７１ｊを含むことができる。
【００４１】
前記多数の入力抵抗（ｒ）は、２つのグループの直列で連結される。第１グループの多数の入力抵抗（ｒ）の両端には第１基準電圧（Ｖｒｅｆ１）及び第２基準電圧（Ｖｒｅｆ２）が印加される。前記第１グループの多数の入力抵抗（ｒ）は、第１基準電圧（Ｖｒｅｆ１）及び第２基準電圧（Ｖｒｅｆ２）を分圧して前記デコーダ部１７０に印加する。例えば、前記第１グループの多数の入力抵抗（ｒ）は、第１基準電圧（Ｖｒｅｆ１）及び第２基準電圧（Ｖｒｅｆ２）を分圧して第１乃至第５デコーダ（１７１ａ乃至１７１ｅ）に印加することができる。
【００４２】
第２グループの多数の入力抵抗（ｒ）の両端には、第３基準電圧（Ｖｒｅｆ３）及び第４基準電圧（Ｖｒｅｆ４）が印加される。前記第２グループの多数の入力抵抗（ｒ）は、第３基準電圧（Ｖｒｅｆ３）及び第４基準電圧（Ｖｒｅｆ４）を分圧して前記デコーダ部１７０に印加する。例えば、前記多数の入力抵抗（ｒ）は、第３基準電圧（Ｖｒｅｆ３）及び第４基準電圧（Ｖｒｅｆ４）を分圧して第６乃至第１０デコーダ（１７１ｆ乃至１７１ｊ）に印加することができる。
【００４３】
前記デコーダ部１７０は、タイミングコントローラ１１０から直並列コンバータ１５１を介して選択信号（Ｓｅ１）を受信する。前記デコーダ部１７０を構成するそれぞれのデコーダ１７１は、それぞれ選択信号（Ｓｅ１）と入力抵抗（ｒ）によって分圧された互いに異なる２レベルの電圧とを入力されて単一のガンマ基準電圧（Ｖｇｍａ）を出力する。前記それぞれのデコーダ１７１に入力される互いに異なる２レベルの電圧は、前記ガンマ基準電圧（Ｖｇｍａ）の範囲を決定する。言い換えると、前記デコーダ１７１に入力される電圧は前記ガンマ基準電圧（Ｖｇｍａ）の最大値と最小値とすることができる。
【００４４】
前記それぞれのデコーダ１７１は、前記選択信号（Ｓｅ１）によって入力される互いに異なる２レベルの電圧中間値を選択してガンマ基準電圧（Ｖｇｍａ）として出力する。前記選択信号（Ｓｅ１）によって前記ガンマ基準電圧（Ｖｇｍａ）を一定範囲内に可変することができ、その後のガンマ電圧の調整が容易であるためタイミングコントローラのデータによってガンマカーブを容易に調節し得る長所がある。
【００４５】
前記デコーダ１７１は、少数ビットデータを多数ビットデータに変換する。例えば、前記デコーダ１７１は３ｔｏ８デコーダ(3 to 8 decoder)で形成される。前記デコーダ１７１が３ｔｏ８デコーダで形成される場合、３ビットの選択信号（Ｓｅ１）によって他の２レベルの電圧範囲内の８つの値を選択してガンマ基準電圧（Ｖｇｍａ）として出力する。例えば、選択信号（Ｓｅ１）に０００が印加されると、他の２レベルの電圧のうち最小値が選択されてガンマ基準電圧（Ｖｇｍａ）として出力し、前記選択信号（Ｓｅ１）に１１１が印加されると、他の２レベルの電圧のうち最大値が選択されてガンマ基準電圧（Ｖｇｍａ）として出力することができる。前記デコーダ１７１を介してガンマ基準電圧（Ｖｇｍａ）を選択して出力することで、少数ビット信号を介して多数の互いに異なるレベルのガンマ基準電圧（Ｖｇｍａ）を選択して出力することができ、ガンマカーブの細密な調節が可能となる。
【００４６】
前記デコーダ部１７０は、前記バッファ１７３にガンマ基準電圧（Ｖｇｍａ）を出力する。前記第１デコーダ１７１ａは第１ガンマ基準電圧（Ｖｇｍａ１）を第１バッファ１７３ａに伝達し、前記第２デコーダ１７１ｂは第２ガンマ基準電圧（Ｖｇｍａ２）を第２バッファ１７３ｂに伝達し、前記第３デコーダ１７１ｃは第３ガンマ基準電圧（Ｖｇｍａ３）を第３バッファ１７３ｃに伝達し、前記第４デコーダ１７１ｄは第４ガンマ基準電圧（Ｖｇｍａ４）を第４バッファ１７３ｄに伝達し、前記第５デコーダ１７１ｅは第５ガンマ基準電圧（Ｖｇｍａ５）を第５バッファ１７３ｅに伝達し、前記第６デコーダ１７１ｆは第６ガンマ基準電圧（Ｖｇｍａ６）を第６バッファ１７３ｆに伝達し、前記第７デコーダ１７１ｇは第７ガンマ基準電圧（Ｖｇｍａ７）を第７バッファ１７３ｇに伝達し、前記第８デコーダ１７１ｈは第８ガンマ基準電圧（Ｖｇｍａｈ）を第８バッファ１７３ｈに伝達し、前記第９デコーダ１７１ｉは第９ガンマ基準電圧（Ｖｇｍａ９）を第９バッファ１７３ｉに伝達し、前記第１０デコーダ１７１ｊは第１０ガンマ基準電圧（Ｖｇｍａ１０）を第１０バッファ１７３ｊに伝達する。
【００４７】
前記バッファ１７３は、直列に連結された多数のガンマ抵抗（Ｒ）に前記第１乃至第１０ガンマ基準電圧（Ｖｇｍａ１乃至Ｖｇｍａ１０）を伝達する。前記バッファ１７３は、前記ガンマ抵抗（Ｒ）による負荷効果を防止し、安定したガンマ基準電圧を供給する役割をする。
【００４８】
前記多数のガンマ抵抗（Ｒ）は、多数のガンマ基準電圧（Ｖｇｍａ）を分圧して多数のガンマ電圧（ＧＭＡ）を生成する。前記多数のガンマ抵抗（Ｒ）は、第１乃至第１０ガンマ基準電圧（Ｖｇｍａ１乃至Ｖｇｍａ１０）を分圧して２５６個の互いに異なるガンマ電圧（ＧＭＡ０乃至ＧＭＡ１２７）を生成する。前記多数のガンマ電圧は、正極性ガンマ電圧と負極性ガンマ電圧を含む。前記正極性ガンマ電圧は、第１乃至第５ガンマ基準電圧（Ｖｇｍａ１乃至Ｖｇｍａ５）を分圧して生成され、前記負極性ガンマ電圧は第６乃至第１０ガンマ基準電圧（Ｖｒｅｆ６乃至Ｖｒｅｆ１０）を分圧して生成される。
【００４９】
図５は、第１実施例によるガンマ電圧生成部によって生成されたガンマカーブを示す図である。
図５を参照すると、第１実施例によるガンマ電圧生成部によって生成されたガンマカーブは、第１乃至第５ガンマ基準電圧（Ｖｇｍａ１乃至Ｖｇｍａ５）によって生成された正極性ガンマ電圧及び第６乃至第１０ガンマ基準電圧（Ｖｒｅｆ６乃至Ｖｒｅｆ１０）によって生成された負極性ガンマ電圧を示している。
【００５０】
前記第１実施例によるガンマ電圧生成部では選択信号に応じてデコーダ部でガンマ基準電圧の大きさを可変することができるため、結果的には図５に矢印で示したようにガンマ基準電圧を変更してガンマカーブを容易に調整することができる。従って、抵抗熱方式のガンマ電圧生成部に比べガンマカーブの調整が容易であり、プログラマブルガンマＩＣでガンマ電圧生成部を形成する方法に比べ、メモリなど従来の構成を利用してガンマカーブを調整することができるため回路構成の単純化及び製造単価の節減の効果がある。
【００５１】
図６は、第２実施例によるガンマ電圧生成部及び電源供給部を示す回路図である。
前記第２実施例は、前記第１実施例に比べバッファ及びデコーダ部が異なるだけで残りの構成は同じである。従って、第２実施例を説明するにあたって、前記第１実施例と同じ部分に対しては詳細な説明を省略する。
【００５２】
図６を参照すると、第２実施例による電源供給部２４０は多数の電源抵抗（Ｒｓ）を含む。前記多数の電源抵抗（Ｒｓ）は直列で連結される。
前記多数の電源抵抗（Ｒｓ）は前記電源電圧（ＶＤＤ）を分圧し、前記ガンマ電圧生成部２５０に基準電圧を供給する。例えば、前記電源供給部２４０が直列で連結された５つの電源抵抗（Ｒｓ）で構成される場合、前記電源抵抗（Ｒｓ）の間で分圧された第１基準電圧（Ｖｒｅｆ１）乃至第４基準電圧（Ｖｒｅｆ４）が前記ガンマ電圧生成部２５０に供給される。
【００５３】
前記ガンマ電圧生成部２５０は、前記第１基準電圧（Ｖｒｅｆ１）乃至第４基準電圧（Ｖｒｅｆ４）を供給されてガンマ電圧を生成する。前記ガンマ電圧は正極性ガンマ電圧と負極性ガンマ電圧を含む。
【００５４】
前記ガンマ電圧生成部２５０は、多数の入力バッファ２７３、多数の入力抵抗（ｒ）、デコーダ部２７０、多数の出力バッファ２７５及び多数のガンマ抵抗（Ｒ）を含む。
【００５５】
前記第１乃至第４基準電圧（Ｖｒｅｆ１乃至Ｖｒｅｆ４）は、前記多数の入力バッファ２７３に印加される。前記多数の入力バッファ２７３は、前記多数の入力抵抗（ｒ）及び多数のガンマ抵抗（Ｒ）による負荷効果を防止し、安定したガンマ基準電圧を供給する役割をする。
【００５６】
前記第１基準電圧（Ｖｒｅｆ１）は第１入力バッファ２７３ａに供給され、前記第２基準電圧（Ｖｒｅｆ２）は第２入力バッファ２７３ｂに供給され、前記第３基準電圧（Ｖｒｅｆ３）は第３入力バッファ２７３ｃに供給され、前記第４基準電圧（Ｖｒｅｆ４）は第４入力バッファ２７３ｄに供給される。
【００５７】
前記多数の基準電圧（Ｖｒｅｆ）を前記ガンマ電圧生成部２５０に形成された前記入力バッファ２７３に供給することで、前記電源供給部２４０と前記ガンマ電圧生成部２５０を電気的に連結するライン抵抗の影響を減らすことができる。言い換えると、前記ライン抵抗の不均衡によって一定ではない多数の基準電圧（Ｖｒｅｆ）が印加されることを防止し得る。前記入力バッファ２７３は、ライン抵抗が大きいＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｃｌａｓｓ）方式で大きな効果がある。前記ＣＯＧ方式は、データドライバーがガラス基板上に実装される製造方法を意味する。
【００５８】
前記多数の入力抵抗（ｒ）は２グループの直列で連結され、第１乃至第４基準電圧（Ｖｒｅｆ１乃至Ｖｒｅｆ４）を分圧してデコーダ部２７０に供給する。
【００５９】
前記デコーダ部２７０を構成するそれぞれのデコーダ２７１は、それぞれ選択信号（Ｓｅ１）と入力抵抗（ｒ）によって分圧された互いに異なる２レベルの電圧を入力されてガンマ基準電圧（Ｖｇｍａ）を出力する。
【００６０】
前記ガンマ基準電圧（Ｖｇｍａ）は多数の出力バッファ２７５を介して直列に連結された多数のガンマ抵抗（Ｒ）に印加され、前記ガンマ抵抗（Ｒ）は前記ガンマ基準電圧（Ｖｇｍａ）を分圧して正極性ガンマ電圧及び負極性ガンマ電圧を生成する。
【００６１】
前記第１入力バッファ２７３ａに印加された第１基準電圧（Ｖｒｅｆ１）は入力抵抗（ｒ）の一端に印加される一方、第１ガンマ基準電圧（Ｖｇｍａ１）に最高階調の正極性ガンマ電圧（ＧＭＡ１２７）として印加される。
【００６２】
前記第２入力バッファ２７３ｂに印加された第２基準電圧（Ｖｒｅｆ２）は入力抵抗（ｒ）の一端に印加される一方、第５ガンマ基準電圧（Ｖｇｍａ５）に最低階調の正極性ガンマ電圧（ＧＭＡ０）として印加される。
【００６３】
前記第３入力バッファ２７３ｃに印加された第３基準電圧（Ｖｒｅｆ３）は入力抵抗（ｒ）の一端に印加される一方、第６ガンマ基準電圧（Ｖｇｍａ６）に最低階調の負極性ガンマ電圧（ＧＭＡ０）として印加される。
【００６４】
前記第４入力バッファ２７３ｄに印加された第４基準電圧（Ｖｒｅｆ４）は入力抵抗（ｒ）の一端に印加される一方、第１０ガンマ基準電圧（Ｖｇｍａ１０）に最高階調の負極性ガンマ電圧（ＧＭＡ１２７）として印加される。
【００６５】
前記第１ガンマ基準電圧（Ｖｇｍａ１）、第５ガンマ基準電圧（Ｖｇｍａ５）、第６ガンマ基準電圧（Ｖｇｍａ６）及び第１０ガンマ基準電圧（Ｖｇｍａ１０）は、前記デコーダ部２７０及び出力バッファ２７５を経由せずにガンマ電圧として印加される。
【００６６】
前記第１ガンマ基準電圧（Ｖｇｍａ１）、第５ガンマ基準電圧（Ｖｇｍａ５）、第６ガンマ基準電圧（Ｖｇｍａ６）及び第１０ガンマ基準電圧（Ｖｇｍａ１０）がガンマ基準電圧として直接印加されることで、第１実施例に比べデコーダ２７１の個数を減らすことできるため集積回路の大きさを縮小することができ、製造単価が節減する効果がある。また、第１実施例と同じバッファ個数を利用して前記電源供給部２４０と前記ガンマ電圧生成部２５０間のライン抵抗による電圧降下を減らすことができ、安定した基準電圧を介して安定したガンマカーブを提供することができる。
【符号の説明】
【００６７】
１，１０１：液晶パネル
１０，１１０：タイミングコントローラ
１１，１１１：薄膜トランジスタ
２０，１２０：ゲートドライバー
３０，１３０：データドライバー  
４０，１４０，２４０：電源供給部
５０，１５０，２５０：ガンマ電圧生成部  
６０，１６０：メモリ
１５１：直並列コンバータ
１５３：シフトレジスタ
１５５：ラッチ
１５７：ＤＡＣ
１５９：出力回路
１７０，２７０：デコーダ部
１７１，２７１：デコーダ
１７３：バッファ
【図１】
2013200557.tif 000003
【図２】
2013200557.tif 000004
【図３】
2013200557.tif 000005
【図４】
2013200557.tif 000006
【図５】
2013200557.tif 000007
【図６】
2013200557.tif 000008