(57)【要約】【課題】製造プロセスを考慮してレイアウトパターンの加工精度を十分に確保すること。【解決手段】本発明にかかる半導体集積回路のレイアウト設計方法は、半導体集積回路のレイアウト済みの所定領域内の基準位置から所定の間隔かつ同一形状の複数の部分領域を選択し、選択された部分領域ごとに、各部分領域内にレイアウトされたパターンが当該部分領域内に占める比率であるパターン密度を算出し、複数の部分領域間のパターン密度の相関に基づいてレイアウトの検証を行う。【選択図】図１６
2013041328.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路のレイアウト済みの所定領域内の基準位置から所定の間隔かつ同一形状の複数の部分領域を選択し、
前記選択された部分領域ごとに、各部分領域内に前記レイアウトされたパターンが当該部分領域内に占める比率であるパターン密度を算出し、
前記複数の部分領域間の前記パターン密度の相関に基づいて前記レイアウトの検証を行う
半導体集積回路のレイアウト設計方法。
【請求項２】
前記基準位置を中心とする円周上における前記所定の間隔の複数の点のそれぞれを含む複数の単位領域を前記複数の部分領域として選択する
ことを特徴とする請求項１に記載の半導体集積回路のレイアウト設計方法。
【請求項３】
前記基準位置を始点とする直線上における前記所定の間隔の複数の点のそれぞれを含む複数の単位領域を前記複数の部分領域として選択する
ことを特徴とする請求項１に記載の半導体集積回路のレイアウト設計方法。
【請求項４】
前記基準位置を中心とした等間隔の複数の半径を設定し、
前記設定された複数の半径に基づく各円周上における前記所定の間隔の複数の点のそれぞれを含む複数の単位領域を前記複数の部分領域として選択する
ことを特徴とする請求項１に記載の半導体集積回路のレイアウト設計方法。
【請求項５】
前記算出された各部分領域のパターン密度に基づき、前記半導体集積回路における複数の製造条件における相関情報を算出する
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体集積回路のレイアウト設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト設計方法に関し、特に、電子回路構成後の幾何学的二次元配置におけるパターン密度を用いて製造プロセスへの影響を見積もるためのレイアウト検証手法を含む半導体集積回路のレイアウト設計方法に関する。
【背景技術】
【０００２】
一般に半導体集積回路のレイアウトパターンには、トランジスタなどの能動素子や抵抗などの受動素子を組み合わせた電子回路の機能ブロックが平面的に配置されて構成されている。そして、機能ブロック内部は、半導体基板の加工パターン形状の集積で構成されている。特に、電気制御に用いられるマイクロコントローラや各種信号処理に用いられる集積回路等では、その電子回路的機能を優先して設計されるものである。その結果として生じたレイアウトパターンの幾何学的形状は、機能ブロック間においても、半導体集積回路チップ毎においても、複雑に大きく異なるものである。例えば、図２２は、半導体集積回路のレイアウトパターンＡ０及び部分領域Ａｐの例を示す図である。そこで、半導体集積回路のレイアウトパターンの検証では、幾つかの観点からの検証が適用される。
【０００３】
例えば、特許文献１には、任意の領域のパターン部の専有面積をその領域の面積で除算した値である被覆率（段落００１０）を求める技術について開示されている。また、製造プロセスへの影響を見積もる手法として、矩形領域内でのパターン密度を算出する方法を用いることもできる。図２３にその方法の概要を示す。
【０００４】
図２３は、関連技術にかかるパターン密度の算出処理の流れを説明するためのフローチャートである。一般に、半導体集積回路のレイアウトパターンは、二次元座標値を付与したポリゴン図形をベースとしたデータベースで管理されている。よって、ここでも予め複数のポリゴン図形が予めデータベースに登録済みであるものとする。
【０００５】
まず、着目する特定の部分パターンは、その中心座標値の指定により容易に特定される。すなわち、レイアウト済みのレイアウトパターン全体の中から評価中心点Ｃ（Ｘ，Ｙ）が設定される（Ｓ９１）。次に、評価中心点Ｃを含む評価領域（主に矩形）の大きさを指定することで評価領域Ａ（例えば、図２２の部分領域Ａｐ）を設定し、評価領域Ａにおける面積である評価矩形面積Ｓ＿ａを算出する（Ｓ９２）。
【０００６】
続いて、評価領域Ａ内に未評価ポリゴン図形が存在する限り（Ｓ９３でＹＥＳ）、Ｓ９４乃至Ｓ９６を繰り返す。具体的には、評価領域Ａ内のポリゴン図形Ｐ＿ｉを逐次選択し（Ｓ９４）、ポリゴン図形Ｐ＿ｉの面積ｓ＿ｉを算出し（Ｓ９５）、面積ｓ＿ｉを累積パターン面積値Ｓ＿ｔｏｔａｌに加算する（Ｓ９６）。評価領域Ａ内に未評価ポリゴン図形が存在しなくなったとき（Ｓ９３でＮＯ）、累積パターン面積値Ｓ＿ｔｏｔａｌを評価矩形面積Ｓ＿ａで割ることによりパターン密度Ｄを算出する（Ｓ９７）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１２３９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に示したような任意の評価領域の被覆率であるパターン密度を求めるだけでは、粗密に関しては平均的な情報が得られるものの、製造プロセスに寄与し得るより詳細な情報を把握できず、レイアウトパターンの加工精度を十分に確保できないという問題点がある。以下、問題点について説明する。
【０００９】
図２４及び図２５は、レイアウトパターンの例としてレイアウトパターンＡ１及びＡ２を示す図である。ここで、レイアウトパターンＡ１及びＡ２は、全体の領域面積が同一であるものとする。また、レイアウトパターンＡ１及びＡ２は、ポリゴン図形の数や個々のポリゴン図形のサイズが異なるものの、各ポリゴン図形の面積の総計は同一であるものとする。この場合、図２３に適用すると、レイアウトパターンＡ１及びＡ２のパターン密度が同値となり、レイアウトパターンＡ１及びＡ２は、パターンの判別をすることができない。よって、設計されたレイアウトパターンについての検証を十分に行うことができない。
【００１０】
さらに、製造プロセスの観点からレイアウトパターンの影響の詳細を考察すると、リソグラフィー露光技術やドライエッチング加工技術におけるレイアウトパターンの加工精度の確保には、少なからずパターン依存性が影響する。これらは、一般的には「近接効果」とか「マイクロローディング効果」とか呼ばれ、ナノメートル・オーダーのパターン寸法まで微細化された最近の半導体集積回路では、隣接した複数のポリゴン・パターンの配置領域の特徴をより詳細に把握する必要がある。
【００１１】
例えば、リソグラフィー露光技術では、既に光源波長以下の露光パターン寸法を対象とした高精度の加工精度が求められ、回折干渉効果などの物理要因によって、目的とするパターン形状自体ばかりでなく、周辺パターンの配置の影響が避けられない。また、ドライエッチング加工では、減圧環境下での電離プラズマ等により活性励起された反応性ガスを用いたプラズマ処理によって発生するシリコン・ウェハー表面上の加工対象物質の反応生成物の拡散、輸送、堆積などの諸現象の複合によるものと推察されている。これらの詳細な物理的機構の解明は困難なものの、テストパターンを用いた事前評価により、パターン形状の二次元的な異方性や影響範囲の隣接距離的相関についての知見は得ることができる。これらの製造上の基本的知見を、製品ごとに異なるレイアウトパターンに的確に適用して、加工精度の向上を行うことが、半導体集積回路の製造において求められている。
【００１２】
これらの課題に対して、特許文献１では矩形の評価領域でのパターン密度を求めていたので、粗密に関しては平均的な情報が得られるものの、製造プロセスに寄与し得る、より詳細な情報については有効ではなかった。
【課題を解決するための手段】
【００１３】
本発明の第１の態様にかかる半導体集積回路のレイアウト設計方法は、半導体集積回路のレイアウト済みの所定領域内の基準位置から所定の間隔かつ同一形状の複数の部分領域を選択し、前記選択された部分領域ごとに、各部分領域内に前記レイアウトされたパターンが当該部分領域内に占める比率であるパターン密度を算出し、前記複数の部分領域間の前記パターン密度の相関に基づいて前記レイアウトの検証を行う。
【００１４】
上述した本発明の第１の態様では、一の所定領域内から複数の部分領域ごとにパターン密度を算出することでパターン密度の精度が高まり、部分領域間のパターン密度の相関に基づいてレイアウトの検証を行うことで、製造プロセスにおいて隣接するパターンから受ける影響を加味したより詳細な情報を把握することができる。
【発明の効果】
【００１５】
本発明により、製造プロセスを考慮してレイアウトパターンの加工精度を十分に確保するための半導体集積回路のレイアウト設計方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１にかかるレイアウト設計方法の流れを説明するためのフローチャートである。
【図２】本発明の実施の形態１にかかるレイアウト設計方法(ｒ＝Ｒ１)をレイアウトパターンＡ１に適用した場合の概念を説明するための図である。
【図３】レイアウトパターンＡ１においてｒ＝Ｒ１の場合に求められたパターン密度の分布の例を示す図である。
【図４】本発明の実施の形態１にかかるレイアウト設計方法(ｒ＝Ｒ１)をレイアウトパターンＡ２に適用した場合の概念を説明するための図である。
【図５】レイアウトパターンＡ２においてｒ＝Ｒ１の場合に求められたパターン密度の分布の例を示す図である。
【図６】本発明の実施の形態１にかかるレイアウト設計方法(ｒ＝Ｒ２)をレイアウトパターンＡ１に適用した場合の概念を説明するための図である。
【図７】レイアウトパターンＡ１においてｒ＝Ｒ２の場合に求められたパターン密度の分布の例を示す図である。
【図８】本発明の実施の形態１にかかるレイアウト設計方法(ｒ＝Ｒ２)をレイアウトパターンＡ２に適用した場合の概念を説明するための図である。
【図９】レイアウトパターンＡ２においてｒ＝Ｒ２の場合に求められたパターン密度の分布の例を示す図である。
【図１０】本発明の実施の形態１にかかるレイアウト設計方法により求められたパターン密度の分布の例を示す図である。
【図１１】露光照明系光強度分布が対称である場合の例を示す図である。
【図１２】露光照明系光強度分布が非対称である場合の例を示す図である。
【図１３】本発明の実施の形態２にかかるレイアウト設計方法の流れを説明するためのフローチャートである。
【図１４】本発明の実施の形態２にかかるレイアウト設計方法を適用した場合の概念を説明するための図である。
【図１５】本発明の実施の形態２にかかるレイアウト設計方法により求められたパターン密度分布と、寸法変化差の距離依存性データとを用いて、相関関数を求める場合の概念を説明するための図である。
【図１６】本発明の実施の形態３にかかるレイアウト設計方法(ｒ＝Ｒ１,Ｒ２)をレイアウトパターンＡ１に適用した場合の概念を説明するための図である。
【図１７】本発明の実施の形態３にかかるレイアウト設計方法(ｒ＝Ｒ１,Ｒ２)をレイアウトパターンＡ２に適用した場合の概念を説明するための図である。
【図１８】本発明の実施の形態３にかかるレイアウト設計方法により求められたパターン密度の分布の例を示す図である。
【図１９】本発明の実施の形態４にかかるレイアウト設計方法により求められたパターン密度分布と、寸法変化差の距離依存性データとを用いて、相関関数を求める場合の概念を説明するための図である。
【図２０】本発明の実施の形態４にかかるレイアウト設計方法により求められた条件最適化マップの例を示す図である。
【図２１】本発明の実施の形態１乃至４にかかるレイアウト設計装置の構成例を示すブロック図である。
【図２２】半導体集積回路レイアウトパターン及び部分領域の例を示す図である。
【図２３】関連技術にかかるパターン密度の算出処理の流れを説明するためのフローチャートである。
【図２４】レイアウトパターンの一例を示す図である。
【図２５】レイアウトパターンの他の例を示す図である。
【発明を実施するための形態】
【００１７】
本発明では、特許文献１にみられた評価領域のパターン密度というスカラー値の代わりに、より多くの情報を得るために、単位評価領域を評価対象中心点からの距離方向又は方位角で所定の間隔を走査することで、単位評価領域毎に局所的なパターン密度を評価し、走査変数に対するスペクトルデータを得るという特徴を有している。
【００１８】
すなわち、半導体集積回路のレイアウト済みの所定領域内の基準位置から所定の間隔かつ同一形状の複数の部分領域を選択し、前記選択された部分領域ごとに、各部分領域内に前記レイアウトされたパターンが当該部分領域内に占める比率であるパターン密度を算出し、前記複数の部分領域間の前記パターン密度の相関に基づいて前記レイアウトの検証を行う半導体集積回路のレイアウト設計方法といえる。
【００１９】
これにより、製造プロセスを考慮して、レイアウトパターンの加工精度を十分に確保するための半導体集積回路のレイアウト設計方法を提供することができる。
【００２０】
＜実施の形態１＞
本発明の実施の形態１にかかる半導体集積回路のレイアウト設計方法では、半導体集積回路の製造プロセスの一つであるリソグラフィー技術を考慮する場合について説明する。尚、本発明の実施の形態１では、単位評価領域を単位評価円として説明するが、これに限定されない。
【００２１】
図１は、本発明の実施の形態１にかかるレイアウト設計方法の流れを説明するためのフローチャートである。まず、対象とするターゲットパターンに合わせて評価中心点Ｃ（Ｘ，Ｙ）を設定する（Ｓ１１）。次に、評価距離Ｒ、単位評価半径ｄＲを設定する（Ｓ１２）。言い換えると、その評価中心点Ｃから半径Ｒの距離の円周上に沿って、より小さい単位評価半径ｄＲを設定する。そして、円周上に沿って走査するための初期方位角θｉｎｉｔ、方位角増分ｄθ、最終方位角θｅｎｄを設定し、方位角θに初期方位角θｉｎｉｔを代入する（Ｓ１３）。以上の準備設定から、評価中心点Ｃから距離Ｒ離れた円周上を方位角θで順次角度をｄθだけ増分させながら、単位評価円内のパターン密度を評価する。
【００２２】
具体的には、方位角θが最終方位角θｅｎｄより小さいか否かを判定する（Ｓ１４）。ステップＳ１４でＹＥＳの場合、単位評価円内のポリゴン群を選択する（Ｓ１５）。そして、単位評価円内のパターン密度を算出する（Ｓ１６）。ここで、パターン密度の算出手法は、上述した図２３等と同じであっても構わない。尚、実施の形態１にかかる単位評価円は、レイアウト検証対称のレイアウトパターンの領域全体に対して十分に小さいため、単位評価円当たりに、ポリゴン図形が一つ含まれるか否かとなることが多い。そのため、ステップＳ１６の処理負荷はそれほど高くないと言える。その後、方位角θに方位角増分ｄθを加算する（Ｓ１７）。
【００２３】
ステップＳ１４でＮＯの場合、走査変数である方位角θに対するパターン密度スペクトルを算出する（Ｓ１８）。つまり、最終的には、走査変数θに対するパターン密度スペクトルとしてデータ化するものである。
【００２４】
このように、実施の形態１では、基準位置である評価中心点Ｃを中心とする円周上における所定の間隔である方位角増分ｄθごとの複数の点のそれぞれを含む複数の単位領域を複数の部分領域として選択するものである。そして、選択された部分領域ごとにパターン密度を算出することで、所定間隔のパターン密度データを得ることができる。そのため、これらを用いてレイアウトの検証ができる。
【００２５】
以下に、本発明の実施の形態１にかかるレイアウト設計方法について、具体例を用いて説明する。
【００２６】
図２は、本発明の実施の形態１にかかるレイアウト設計方法(ｒ＝Ｒ１)をレイアウトパターンＡ１に適用した場合の概念を説明するための図である。評価中心点Ｃは、レイアウトパターンＡ１のレイアウト検証における基準位置である。円ｃ１は、評価中心点Ｃから距離Ｒ１を半径とした円である。単位評価円ｕ１１１は、方位角θ＝０のときの円ｃ１上の点を含む単位評価領域である。また、単位評価円ｕ１１２は、方位角θ＝ｄθのときの円ｃ１上の点を含む単位評価領域である。このように、実施の形態１では、特定の半径における円周上の所定間隔の点を含む各単位評価領域ごとにパターン密度を算出し、これらをスペクトルデータとする。図３は、レイアウトパターンＡ１においてｒ＝Ｒ１の場合に求められたパターン密度の分布の例を示す図である。
【００２７】
次に、図４は、本発明の実施の形態１にかかるレイアウト設計方法(ｒ＝Ｒ１)をレイアウトパターンＡ２に適用した場合の概念を説明するための図である。単位評価円ｕ２１１及びｕ２１２は、レイアウトパターンＡ２における評価中心点Ｃから距離Ｒ１を半径とした円ｃ１上の所定間隔の各点を含む単位評価領域である。また、図５は、レイアウトパターンＡ２においてｒ＝Ｒ１の場合に求められたパターン密度の分布の例を示す図である。レイアウトパターンＡ１とは、全体のパターン密度が同一であるが、パターンが異なるため、図３と図５との差が明確となり、レイアウトパターンＡ１及びＡ２の詳細な差異を客観的に示すことができる。
【００２８】
図６は、本発明の実施の形態１にかかるレイアウト設計方法(ｒ＝Ｒ２)をレイアウトパターンＡ１に適用した場合の概念を説明するための図である。図２と異なり、評価中心点Ｃからの半径を距離Ｒ２とした場合であり、単位評価円ｕ１２１及びｕ１２２におけるパターン密度を算出する。また、図７は、レイアウトパターンＡ１においてｒ＝Ｒ２の場合に求められたパターン密度の分布の例を示す図である。図３とは、対象とするレイアウトパターンＡ１が同一であるが、パターン密度を算出した単位評価円、つまり部分領域が異なるため、分布も異なる。よって、レイアウトパターンＡ１におけるより詳細な情報を得ることができる。
【００２９】
同様に、図８は、本発明の実施の形態１にかかるレイアウト設計方法(ｒ＝Ｒ２)をレイアウトパターンＡ２に適用した場合の概念を説明するための図である。図４と異なり、評価中心点Ｃからの半径を距離Ｒ２とした場合であり、単位評価円ｕ２２１及びｕ２２２におけるパターン密度を算出する。また、図９は、レイアウトパターンＡ２においてｒ＝Ｒ２の場合に求められたパターン密度の分布の例を示す図である。図５とは、対象とするレイアウトパターンＡ２が同一であるが、パターン密度を算出した単位評価円、つまり部分領域が異なるため、分布も異なる。よって、レイアウトパターンＡ２におけるより詳細な情報を得ることができる。
【００３０】
続いて、本発明の実施の形態１の効果を説明する。半導体集積回路の製造プロセスの一つであるリソグラフィー技術で用いる露光照明には、複数の光強度分布のものが存在する。これらは、製造対象のレイアウトパターンの特性に応じて最適な光強度分布が異なる。ここで、特許文献１にかかるような評価領域内で一つのパターン密度を用いるだけでは、レイアウトパターンの特性を十分に把握することができない。そこで、本発明の実施の形態１にかかるレイアウト設計方法を用いることで、評価領域内における複数の部分領域におけるパターン密度をスペクトルデータとして取得できる。
【００３１】
ここで、本発明の実施の形態１にかかるレイアウト設計方法により求められたパターン密度の分布の例が図１０であるものとする。そして、例えば、リソグラフィー技術で用いることができる露光照明が２つ存在するものとする。このとき、一方の露光照明における光強度分布が対称であり、他方の露光照明における光強度分布が非対称であるものとする。例えば、図１１は、露光照明系光強度分布が対称である場合の例を示す図であり、図１２は、露光照明系光強度分布が非対称である場合の例を示す図である。
【００３２】
この場合、本発明の実施の形態１にかかるレイアウト設計方法により対象レイアウトパターンの異方性情報が図１０のようにパターン密度分布として定量的に明確化される。パターン密度分布を用いて、つまり、複数の単位評価円間のパターン密度の相関を考慮して、当該対象レイアウトパターンのレイアウト検証ができる。よって、リソグラフィー技術の露光照明系の光強度分布を図１１又は図１２のいずれであるかを選択することを支援することができる。つまり、特許文献１では困難であった対象パターンに応じた露光照明系光強度分布の最適な選択が可能となった。
【００３３】
＜実施の形態２＞
本発明の実施の形態２にかかる半導体集積回路のレイアウト設計方法では、半導体集積回路の製造プロセスの一つであるドライエッチング技術を考慮する場合について説明する。本発明の実施の形態２では、実施の形態１と比べて、方位角θを固定し、代わりに、方位角θ方向の直線上を走査する。言い換えると、本発明の実施の形態２では、基準位置を始点とする直線上における所定の間隔の複数の点のそれぞれを含む複数の単位領域を複数の部分領域として選択する。尚、本発明の実施の形態２でも、単位評価領域を単位評価円として説明するが、これに限定されない。
【００３４】
図１３は、本発明の実施の形態２にかかるレイアウト設計方法の流れを説明するためのフローチャートである。まず、対象とするターゲットパターンに合わせて評価中心点Ｃ（Ｘ，Ｙ）を設定する（Ｓ２１）。次に、評価方位角θを設定する（Ｓ２２）。そして、評価中心点Ｃから評価方位角θ方向に伸ばした直線上の走査初期距離Ｒ＿ｉｎｉｔ、走査距離増分（単位評価円半径）ｄＲ及び走査最終距離Ｒ＿ｅｎｄを設定し、半径Ｒに走査初期距離Ｒ＿ｉｎｉｔを代入する（Ｓ２３）。以上の準備設定から、評価中心点Ｃから方位角θ方向に伸ばした直線上を順次距離をｄＲだけ増分させながら、単位評価円内のパターン密度を評価する。
【００３５】
具体的には、距離Ｒが走査最終距離Ｒ＿ｅｎｄより小さいか否かを判定する（Ｓ２４）。ステップＳ２４でＹＥＳの場合、単位評価円内のポリゴン群を選択する（Ｓ２５）。そして、単位評価円内のパターン密度を算出する（Ｓ２６）。その後、距離Ｒに走査距離増分ｄＲを加算する（Ｓ２７）。
【００３６】
ステップＳ２４でＮＯの場合、走査変数である距離Ｒに対するパターン密度スペクトルＦ（Ｒ）を算出する（Ｓ２８）。さらに、パターン密度スペクトルＦ（Ｒ）及び寸法変化差Ｇ（Ｒ）から相関関数Ｚ（Ｒ）を算出する（Ｓ２９）。ここで、寸法変化差Ｇ（Ｒ）は、テストパターンの寸法変化差の距離依存性のデータである。これは、製品製造とは別に、工程メンテナンスとして、テストパターンを加工して、加工精度をモニタすることで日常的に得られているものである。つまり、本発明の実施の形態２にかかるレイアウト設計方法では、ドライエッチング技術のマイクロローディング効果の基礎データとして、寸法変化差Ｇ（Ｒ）を参照データとして用意するものとする。
【００３７】
図１４は、本発明の実施の形態２にかかるレイアウト設計方法を適用した場合の概念を説明するための図である。図１４では、まず、評価中心点Ｃ付近に、他と比べて大きなサイズの製造パターンＰ０がレイアウトされているものとする。そして、評価中心点Ｃから所定の評価方位角θ方向に伸ばした直線上に、所定間隔であるｄＲごとにパターン中心点Ｃ１、Ｃ２及びＣ３が存在し、各点を含む設計パターンＰａ１、Ｐａ２及びＰａ３がレイアウト設計されたものとする。このようなレイアウトパターンにおいて、ドライエッチング技術を施した場合、製造パターンＰ０に起因したマイクロローディング効果により、実際に製造されるパターンは、それぞれ製造パターンＰｂ１、Ｐｂ２及びＰｂ３のようになる。つまり、設計パターンＰａ１、Ｐａ２及びＰａ３に比べて、それぞれ寸法変化差ｄ１、ｄ２及びｄ３が生じる。これらを寸法変化差Ｇ（Ｒ）として用いることができる。このデータから、工程管理能力としての加工精度の距離依存性が明らかとなる。
【００３８】
図１５は、本発明の実施の形態２にかかるレイアウト設計方法により求められたパターン密度分布と、寸法変化差の距離依存性データとを用いて、相関関数を求める場合の概念を説明するための図である。ここで、パターン密度Ｆ１及びＦ２は、異なるレイアウトパターンにおける同一の方位角θである場合のパターン密度である。同一の方位角θであるため、寸法変化差Ｇ（Ｒ）は共通し、それぞれ式（１）により相関関数Ｚ１（Ｒ）及びＺ２（Ｒ）を求めることができる。
【数１】
2013041328.tif 000003
【００３９】
このように、本発明の実施の形態２にかかるパターン密度スペクトルを用いると、異なるレイアウトパターン間の特性を定量的に比較することが可能となる。例えば、ターゲットパターン毎の一連のパターン密度スペクトルＦ１（Ｒ），Ｆ２（Ｒ），・・・との相関関数Ｚ１，Ｚ２・・・を求めることで容易に明確化できるからである。このような相関性は、特許文献１では得られなかった点である。
【００４０】
＜実施の形態３＞
本発明の実施の形態３では、基準位置を中心とした等間隔の複数の半径を設定し、設定された複数の半径に基づく各円周上における所定の間隔の複数の点のそれぞれを含む複数の単位領域を複数の部分領域として選択するものである。いわば、実施の形態１及び２を併せたものである。
【００４１】
図１６は、本発明の実施の形態３にかかるレイアウト設計方法(ｒ＝Ｒ１,Ｒ２)をレイアウトパターンＡ１に適用した場合の概念を説明するための図である。また、図１７は、本発明の実施の形態３にかかるレイアウト設計方法(ｒ＝Ｒ１,Ｒ２)をレイアウトパターンＡ２に適用した場合の概念を説明するための図である。ここでは、例えば、評価中心点Ｃからの同心円ｃ１及びｃ２を設定する。つまり、半径Ｒが距離Ｒ１である円ｃ１としてｃ１上を方位角増分ｄθごとに変化させて単位評価円ごとのパターン密度を算出し、その後、半径Ｒに走査距離増分ｄＲを加算した距離Ｒ２である円ｃ２としてｃ２上を方位角増分ｄθごとに変化させて単位評価円ごとのパターン密度を算出する。尚、これを３以上の半径に対して実施しても構わない。
【００４２】
図１８は、本発明の実施の形態３にかかるレイアウト設計方法により求められたパターン密度の分布の例を示す図である。つまり、走査変数を半径Ｒ及び方位角θの二変数としたときのパターン密度Ｆ（θ、Ｒ）を算出した場合の分布である。
【００４３】
すなわち、実施の形態３では、実施の形態１及２における走査変数の組み合わせとして、距離Ｒ、方位角θを用いて、より詳細な評価を行うことにより、全体として三次元的なパターン密度スペクトルデータを得るものである。このようなスペクトルデータから、さらに高位の情報を得るには、映像信号を対象として開発された各種信号処理技術を適用することができる。最新のデータ処理装置を用いれば、数千から数万ポイントのデータに対しても、実用的な処理が可能となっている。例えば、しきい値レベル抽出やフーリエ変換手法を適用することにより、レイアウトパターンの特徴情報の定量化が可能である。その詳細はデータマインニング手法として、広く実用化されているものであり、本発明は半導体集積回路製造プロセス技術と、それらの定量化手法を連結させる意義を持つ要素技術である。
【００４４】
＜実施の形態４＞
本発明の実施の形態４では、実施の形態３をさらに改良し、半導体集積回路製造プロセスにおけるドライエッチング技術の工程条件の最適化方法を示す。実施の形態２では、一定の工程条件下における加工精度上のクリティカル・パターンの比較検証例を示したが、実施の形態４では、与えられたパターンに対して、複数の変動条件に対して同時に且つ定量的に工程条件を最適化することを特徴とする半導体集積回路の製造方法を示す。言い換えると、本発明の実施の形態４では、算出された各部分領域のパターン密度に基づき、半導体集積回路における複数の製造条件における相関情報を算出することを特徴とする。
【００４５】
実施の形態３のように複数の走査変数を用いたパターン密度分布を求めると、極大値、極小値のように複数のピーク位置が存在する場合がある。この場合、いずれのピーク位置へ到達させることが最適かを判断することが困難である。
【００４６】
ドライエッチング技術では、反応性ガスの電離プラズマを発生させるための高周波電力の印加や反応性ガスの流入による雰囲気圧力制御などの様々な工程条件が存在し、それらの組み合わせとして製造条件が決定される。本発明は、このような課題に対して明確な定量指標を与えるものである。
【００４７】
図１９は、本発明の実施の形態４にかかるレイアウト設計方法により求められたパターン密度分布と、寸法変化差の距離依存性データとを用いて、相関関数を求める場合の概念を説明するための図である。まず、プロセス評価用のテストパターンを用いて、周辺パターン間の寸法変換差データを、隣接距離Ｒに応じて測定してデータ化することで、複数の寸法変換差スペクトルが得られる。例えば、ガス圧及びＲＦパワーを変化させた各種工程条件ごとに一連の寸法変換差スペクトルＧ１（Ｒ）、Ｇ２（Ｒ）、・・・が得られたものとする。
【００４８】
次に、特に厳しい加工精度が要求されるターゲットパターンに対して、実施の形態２の手法に基づいて、パターン密度スペクトルＦ（Ｒ）を得る。そして、パターン密度スペクトルＦ（Ｒ）と寸法変換差スペクトルＧ１（Ｒ）及びＧ２（Ｒ）を用いることで、両者のスペクトル間の相関関数Ｚ１（Ｒ）及びＺ２（Ｒ）を算出できる。
【００４９】
図２０は、本発明の実施の形態４にかかるレイアウト設計方法により求められた条件最適化マップの例を示す図である。つまり、ガス圧及びＲＦパワーの二変数に対する相関強度等値曲線をプロットしたものであり、領域Ｚ０１〜Ｚ０４により表現できる。これにより、相関強度のピークを求めることを支援することができる。図１０では、相関強度の極小値領域Ｚ０４が特定できる。この極小値領域Ｚ０４に対応するガス圧及びＲＦパワーを用いることで、ターゲットパターンに対する寸法変換差を最小化できることになる。よって、本発明の実施の形態４にかかるレイアウト設計方法により算出された複数の製造条件における相関情報を用いて製造プロセスを最適化することができる。
【００５０】
＜その他の実施の形態＞
本発明は、ＤＦＭ（Ｄｅｓｉｇｎ  ｆｏｒ  Ｍａｎｕｆａｃｔｕｒｉｎｇ）レイアウト検証方法であり、半導体集積回路パターン・レイアウト配置の検証に関する。
【００５１】
本発明は次のように表現することもできる。すなわち、半導体集積回路等のレイアウトパターンの検証方法に関して、評価中心点を定め、その評価中心点から一定の距離を保った円周上を方位角を走査しながら、もしくは、その評価中心点から一定の方位角方向に距離を走査しながら、単位評価領域内のパターン密度を逐次求め、走査変数に対するスペクトルデータを得ることを特徴とするレイアウト検証方法である。さらに、上記検証方法で得られたスペクトルデータを用いて、半導体製造プロセスデータとの相関を考慮して、製造条件を最適化することを特徴とする製造方法である。
【００５２】
図２１は、本発明の実施の形態１乃至４にかかるレイアウト設計装置１０の構成例を示すブロック図である。レイアウト設計装置１０は、半導体集積回路の回路設計を支援するためのコンピュータシステムである。レイアウト設計装置１０は、ＣＰＵ（Central Processing Unit）１１と、ＲＡＭ（Random Access Memory）１２と、ＲＯＭ（Read Only Memory）１３と、入出力部１４と、ハードディスク１５とを備える。
【００５３】
ハードディスク１５は、不揮発性記憶装置である。ハードディスク１５は、レイアウト設計プログラム１５１、レイアウトデータ１５２等を格納する。レイアウト設計プログラム１５１は、本発明の実施の形態１にかかるレイアウト設計方法を含む処理が実装されたコンピュータプログラムである。レイアウトデータ１５２は、レイアウト検証対象のレイアウトパターンデータである。
【００５４】
ＣＰＵ１１は、レイアウト設計装置１０における各種処理、ＲＡＭ１２、ＲＯＭ１３、入出力部１４及びハードディスク１５へのアクセス等を制御する。入出力部１４は、入力装置（不図示）及び出力装置（不図示）とのデータの通信を行う。
【００５５】
レイアウト設計装置１０は、ＣＰＵ１１が、ＲＡＭ１２、ＲＯＭ１３又はハードディスク１５に格納されたレイアウト設計プログラム１５１を読み込み、実行する。これにより、レイアウト設計装置１０は、少なくとも、本発明の実施の形態１乃至４のいずれかにかかるレイアウト設計方法を実現するものである。
【００５６】
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。例えば、上述の実施の形態では、本発明をハードウェアの構成として説明したが、本発明は、これに限定されるものではない。本発明は、任意の処理を、ＣＰＵ（Central Processing Unit）にコンピュータプログラムを実行させることにより実現することも可能である。
【００５７】
上述の例において、プログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、ＤＶＤ（Digital Versatile Disc）、ＢＤ(Blu-ray(登録商標) Disc)、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（Random Access Memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【符号の説明】
【００５８】
Ａｐ  部分領域
Ａ０  レイアウトパターン
Ａ  評価領域
Ｓ＿ａ  評価矩形面積
Ｐ＿ｉ  ポリゴン図形
ｓ＿ｉ  面積
Ｓ＿ｔｏｔａｌ  累積パターン面積値
ｕ１１  単位評価円
ｕ１２  単位評価円
ｕ１１１  単位評価円
ｕ１１２  単位評価円
ｕ１２１  単位評価円
ｕ１２２  単位評価円
ｕ２１  単位評価円
ｕ２２  単位評価円
ｕ２１１  単位評価円
ｕ２１２  単位評価円
ｕ２２１  単位評価円
ｕ２２２  単位評価円
Ｃ  評価中心点
Ｒ１  距離
Ｒ２  距離
ｄθ  走査角増分
ｄＲ  走査距離増分
ｃ１  円
ｃ２  円
ｂ１  明部
ｂ２１  明部
ｂ２２  明部
Ａ１  レイアウトパターン
Ａ２  レイアウトパターン
Ｐ０  製造パターン
Ｐａ１  設計パターン
Ｐｂ１  製造パターン
Ｐａ２  設計パターン
Ｐｂ２  製造パターン
Ｐａ３  設計パターン
Ｐｂ３  製造パターン
Ｃ１  パターン中心点
Ｃ２  パターン中心点
Ｃ３  パターン中心点
ｄ１  寸法変化差
ｄ２  寸法変化差
ｄ３  寸法変化差
Ｆ  パターン密度
Ｆ１  パターン密度
Ｆ２  パターン密度
Ｇ  寸法変化差
Ｇ１  寸法変化差
Ｇ２  寸法変化差
Ｚ１  相関関数
Ｚ２  相関関数
Ｚ０１  領域
Ｚ０２  領域
Ｚ０３  領域
Ｚ０４  極小値領域
１０  レイアウト設計装置
１１  ＣＰＵ
１２  ＲＡＭ
１３  ＲＯＭ
１４  入出力部
１５  ハードディスク
１５１  レイアウト設計プログラム
１５２  レイアウトデータ
【図１】
2013041328.tif 000004
【図２】
2013041328.tif 000005
【図３】
2013041328.tif 000006
【図４】
2013041328.tif 000007
【図５】
2013041328.tif 000008
【図６】
2013041328.tif 000009
【図７】
2013041328.tif 000010
【図８】
2013041328.tif 000011
【図９】
2013041328.tif 000012
【図１０】
2013041328.tif 000013
【図１１】
2013041328.tif 000014
【図１２】
2013041328.tif 000015
【図１３】
2013041328.tif 000016
【図１４】
2013041328.tif 000017
【図１５】
2013041328.tif 000018
【図１６】
2013041328.tif 000019
【図１７】
2013041328.tif 000020
【図１８】
2013041328.tif 000021
【図１９】
2013041328.tif 000022
【図２０】
2013041328.tif 000023
【図２１】
2013041328.tif 000024
【図２２】
2013041328.tif 000025
【図２３】
2013041328.tif 000026
【図２４】
2013041328.tif 000027
【図２５】
2013041328.tif 000028