(57)【要約】【課題】解析対象となる半導体チップにダメージを与えることなく、半導体チップの解析を行う。【解決手段】まず、半導体装置１０と、第２配線基板２１０とを準備する（準備工程）。次に、第１封止樹脂１４０のうち平面視で第１電極１７０と重なる領域を除去して、第１電極１７０と半導体チップ１００とが第１ボンディングワイヤ１６０を介して接続された状態で、第１電極１７０を露出させる（第１電極露出工程）。次いで、第１電極１７０と第２電極２３０が同一方向を向くように、半導体装置１０と第２配線基板２１０とを配置し、第２ボンディングワイヤ３１０を介して、第１電極１７０と第２電極２３０とを接続する（接続工程）。次いで、第１面と反対の第２面側から、少なくとも第１配線基板１１０のうち平面視で半導体チップ１００と重なる領域を除去して第１開口部１３０を形成し、半導体チップ１００を露出させる（半導体チップ露出工程）。【選択図】図１
2013185949.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１面に第１電極が設けられた第１配線基板と、
前記第１面上に搭載された半導体チップと、
前記第１電極と前記半導体チップとを接続する第１ボンディングワイヤと、
前記第１面上および前記半導体チップを封止した第１封止樹脂と、
を備える半導体装置と、
第２電極と半田ボールが接続される第３電極とを有する第２配線基板と、
を準備する準備工程と、
前記第１封止樹脂のうち平面視で前記第１電極と重なる領域を除去して、前記第１電極と前記半導体チップとが前記第１ボンディングワイヤを介して接続された状態で、前記第１電極を露出させる第１電極露出工程と、
前記第１電極と前記第２電極が同一方向を向くように前記半導体装置と前記第２配線基板とを配置し、第２ボンディングワイヤを介して、前記第１電極と前記第２電極とを接続する接続工程と、
前記第１面と反対の第２面側から、少なくとも前記第１配線基板のうち平面視で前記半導体チップと重なる領域を除去して第１開口部を形成し、前記半導体チップを露出させる半導体チップ露出工程と、
を備える半導体装置の解析方法。
【請求項２】
請求項１に記載の半導体装置の解析方法において、
前記接続工程の後で且つ前記半導体チップ露出工程の前において、
少なくとも前記第１電極、前記第２電極および前記第２ボンディングワイヤを第２封止樹脂で封止する封止工程をさらに備える半導体装置の解析方法。
【請求項３】
請求項１または２に記載の半導体装置の解析方法において、
前記第２配線基板は、
少なくとも前記半導体装置の高さよりも深く、内部に前記半導体装置が配置される第２開口部をさらに備える半導体装置の解析方法。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置の解析方法において、
前記半導体チップは、複数設けられて積層され、
前記第１電極は、各々の前記半導体チップに対応して平面視で互いに異なる位置に設けられており、
前記第１電極露出工程において、
少なくとも解析対象の前記半導体チップに対応する前記第１電極を露出させ、
前記半導体チップ露出工程において、
前記解析対象の前記半導体チップが露出するまで前記第２面側を除去する半導体装置の解析方法。
【請求項５】
少なくとも第１面に第１電極が設けられた第１配線基板と、
前記第１面側に搭載された半導体チップと、
前記第１電極と前記半導体チップとを接続する第１ボンディングワイヤと、
平面視で前記第１電極と重なる領域以外の領域に設けられ、前記第１面上および前記半導体チップを封止した第１封止樹脂と、
第２電極と半田ボールが接続される第３電極とを有し、前記第１電極と前記第２電極が同一方向を向くように配置された第２配線基板と、
前記第１電極と前記第２電極とを接続する第２ボンディングワイヤと、
少なくとも前記第１電極、前記第２電極および前記第２ボンディングワイヤを封止する第２封止樹脂と、
を備え、
前記第１配線基板は、少なくとも平面視で前記半導体チップと重なる領域に設けられた第１開口部を有し、
前記半導体チップの少なくとも一部は、前記第１開口部から露出している半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の解析方法および半導体装置に関する。
【背景技術】
【０００２】
半導体装置の多層配線化に伴い、半導体チップを裏面側から解析する場合が考えられる。
【０００３】
特許文献１（米国特許第６５２１４７９号明細書）には、以下のような半導体装置の解析のためのリパッケージ方法が記載されている。まず、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージの半導体装置を準備する。次いで、半導体装置の表面側から研磨して、半導体チップ上のボンディングワイヤが接続したボンディング部を露出させる。次いで、開口部を有する配線基板上に、当該開口部にボンディング部が露出するように半導体装置を載置する。次いで、ボンディング部と配線基板とをボンディングワイヤを介して接続する。次いで、当該接続部分を封止する。次いで、半導体装置の裏面側から研磨して、半導体チップの裏面を露出させる。これにより、半導体チップの故障解析を行うことができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第６５２１４７９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の方法では、リパッケージの段階で、解析対象の半導体チップに不良を生じさせてしまう可能性があった。たとえば、半導体装置の表面側から研磨する工程で、半導体チップにダメージを与えてしまう可能性がある。
【課題を解決するための手段】
【０００６】
本発明によれば、
少なくとも第１面に第１電極が設けられた第１配線基板と、
前記第１面上に搭載された半導体チップと、
前記第１電極と前記半導体チップとを接続する第１ボンディングワイヤと、
前記第１面上および前記半導体チップを封止した第１封止樹脂と、
を備える半導体装置と、
第２電極と半田ボールが接続される第３電極とを有する第２配線基板と、
を準備する準備工程と、
前記第１封止樹脂のうち平面視で前記第１電極と重なる領域を除去して、前記第１電極と前記半導体チップとが前記第１ボンディングワイヤを介して接続された状態で、前記第１電極を露出させる第１電極露出工程と、
前記第１電極と前記第２電極が同一方向を向くように前記半導体装置と前記第２配線基板とを配置し、第２ボンディングワイヤを介して、前記第１電極と前記第２電極とを接続する接続工程と、
前記第１面と反対の第２面側から、少なくとも前記第１配線基板のうち平面視で前記半導体チップと重なる領域を除去して第１開口部を形成し、前記半導体チップを露出させる半導体チップ露出工程と、
を備える半導体装置の解析方法が提供される。
【０００７】
本発明によれば、
少なくとも第１面に第１電極が設けられた第１配線基板と、
前記第１面側に搭載された半導体チップと、
前記第１電極と前記半導体チップとを接続する第１ボンディングワイヤと、
平面視で前記第１電極と重なる領域以外の領域に設けられ、前記第１面上および前記半導体チップを封止した第１封止樹脂と、
第２電極と半田ボールが接続される第３電極とを有し、前記第１電極と前記第２電極が同一方向を向くように配置された第２配線基板と、
前記第１電極と前記第２電極とを接続する第２ボンディングワイヤと、
少なくとも前記第１電極、前記第２電極および前記第２ボンディングワイヤを封止する第２封止樹脂と、
を備え、
前記第１配線基板は、少なくとも平面視で前記半導体チップと重なる領域に設けられた第１開口部を有し、
前記半導体チップの少なくとも一部は、前記第１開口部から露出している半導体装置が提供される。
【０００８】
本発明によれば、半導体装置の第１封止樹脂のうち平面視で第１電極と重なる領域を除去する。この半導体装置を第２配線基板に搭載する。次いで、第２面側から半導体チップを露出させる。これにより、解析対象となる半導体チップにダメージを与えることなく、半導体チップの解析を行うことができる。
【発明の効果】
【０００９】
本発明によれば、解析対象となる半導体チップにダメージを与えることなく、半導体チップの解析を行うことができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る半導体装置の構成を示す図である。
【図２】第１の実施形態に係る半導体チップ内の構成を示す断面図である。
【図３】第１の実施形態に係る半導体装置の解析方法を説明するための断面図である。
【図４】第１の実施形態に係る半導体装置の解析方法を説明するための断面図である。
【図５】第１の実施形態に係る半導体装置の解析方法を説明するための断面図である。
【図６】第１の実施形態に係る半導体装置の解析方法を説明するための断面図である。
【図７】第１の実施形態に係る半導体装置の解析方法を説明するための断面図である。
【図８】第１の実施形態に係る半導体装置の解析方法を説明するための断面図である。
【図９】第１の実施形態に係る半導体装置の解析方法を説明するための断面図である。
【図１０】第１の実施形態の効果を説明するための比較例の図である。
【図１１】第２の実施形態に係る半導体装置の解析方法を説明するための断面図である。
【図１２】第２の実施形態に係る半導体装置の解析方法を説明するための断面図である。
【図１３】第２の実施形態に係る半導体装置の解析方法を説明するための断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
（第１の実施形態）
図１を用い、第１の実施形態に係る半導体装置２０の構成を示す図である。図１（ａ）は、半導体装置２０の断面図である。図１（ｂ）は、半導体装置２０のうち半導体チップ１００の露出側から見た平面図である。まず、これらの図を用い、解析に用いられる半導体装置２０の構成について説明する。第１の実施形態に係る半導体装置２０は、以下の構成を備えている。第１配線基板１１０は、少なくとも第１面に設けられた第１電極１７０を備えている。半導体チップ１００は、第１面側に搭載されている。第１ボンディングワイヤ１６０は、第１電極１７０と半導体チップ１００とを接続している。第１封止樹脂１４０は、平面視で第１電極１７０と重なる領域以外の領域に設けられ、第１面上および半導体チップ１００を封止している。第２配線基板２１０は、第２電極２３０と半田ボール２２０が接続される第３電極（不図示）とを有している。また、第２配線基板２１０は、第１電極１７０と第２電極２３０とが同一方向を向くように配置されている。第２ボンディングワイヤ３１０は、第１電極１７０と第２電極２３０とを接続している。第２封止樹脂３２０は、少なくとも第１電極１７０、第２電極２３０および第２ボンディングワイヤ３１０を封止している。ここで、第１配線基板１１０は、少なくとも平面視で半導体チップ１００と重なる領域に設けられた第１開口部１３０を有している。また、半導体チップ１００の少なくとも一部は、第１開口部１３０から露出している。以下、詳細を説明する。
【００１３】
図１のように、この半導体装置２０は、半導体チップ１００を解析するために半導体装置１０をリパッケージしたものである。ここでいう半導体装置１０は、たとえば、製造工程の動作試験において、不良品として検出されたものである。たとえば、半導体装置１０内に搭載されている半導体チップ１００は、後述する半導体素子または配線層に欠陥を有するものである。また、ここでいう「リパッケージ」とは、たとえば、半導体装置１０を解析しやすくするために異なるパッケージ形態に変化させることをいう。
【００１４】
上述した解析対象である半導体装置１０は、たとえば、ＢＧＡパッケージである。その他、半導体装置１０は、たとえば、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）であってもよい。リパッケージ前の半導体装置１０は、たとえば、第１配線基板１１０、半導体チップ１００、第１ボンディングワイヤ１６０および第１封止樹脂１４０を備えている。
【００１５】
第１配線基板１１０は、半導体チップ１００を搭載するための配線基板である。第１配線基板１１０は、少なくとも第１面に設けられた第１電極１７０を備えている。第１配線基板１１０は、その他、第１電極１７０に接続する配線（不図示）を備えていてもよい。ここで、「第１面」とは、リパッケージ前の第１配線基板１１０のうち半導体チップ１００の搭載面のことをいう。また、後述する「第１面側」とは、第１配線基板１１０の第１面を基準として、当該第１面よりも上側のことをいう。言い換えれば、「第１面側」は、断面図中の上側のことを意味する。また、「第１面」と反対の面を「第２面」とする。
【００１６】
図１において、第１配線基板１１０は、たとえば、ＢＧＡ用のインターポーザの残存部分である。リパッケージ前の状態では、第１配線基板１１０の上には、半導体チップ１００が搭載されている。一方、リパッケージ後の状態では、第１配線基板１１０には、半導体チップ１００を露出するように第１開口部１３０が形成されている。
【００１７】
図１は、リパッケージ後の状態を示している。リパッケージ後の状態において、第１配線基板１１０は、配線基板としての機能を有していなくてもよい。したがって、第１配線基板１１０には、少なくとも第１電極１７０と当該第１電極１７０を保持する部分が残存していればよい。具体的には、リパッケージ後の状態において、たとえば第１配線基板１１０に接続されていた半田ボール（１２０）は除去されていてもよい。
【００１８】
半導体チップ１００は、第１面側に設けられている。後述するように、半導体チップ１００の少なくとも一部は、第１配線基板１１０の第１開口部１３０から露出している。したがって、半導体チップ１００は、必ずしも第１配線基板１１０と接している必要は無い。すなわち、半導体チップ１００の全面が、第１配線基板１１０の第１開口部１３０から露出していてもよい。一方で、半導体チップ１００は、平面視で第１配線基板１１０の一部と重なる部分を有していてもよい。
【００１９】
第１ボンディングワイヤ１６０は、第１電極１７０と半導体チップ１００とを接続している。具体的には、半導体チップ１００のうち、後述する電極パッド（不図示）が、第１ボンディングワイヤ１６０を介して、第１電極１７０に接続している。当該電極パッド上には、ボンディングボール部１５０が形成されている。具体的には、第１ボンディングワイヤ１６０は、たとえば、Ａｕワイヤ、Ｃｕワイヤである。
【００２０】
なお、互いに隣接する第１電極１７０間の距離は、互いに隣接する半導体チップ１００の電極パッド間の距離よりも広い。
【００２１】
第１封止樹脂１４０は、第１配線基板１１０の第１面上および半導体チップ１００を封止している。第１封止樹脂１４０は、平面視で第１電極１７０と重なる領域以外の領域に設けられている。言い換えれば、第１封止樹脂１４０のうち平面視で第１電極１７０と重なる領域は除去されている。これにより、第１電極１７０と、第１ボンディングワイヤ１６０の一部とは、第１封止樹脂１４０から露出している。第１封止樹脂１４０は、たとえば、エポキシ樹脂である。
【００２２】
第２配線基板２１０は、第２電極２３０と半田ボール２２０が接続される第３電極（不図示）とを有している。ここでは、たとえば、第２配線基板２１０は、第２電極２３０と第３電極とを同一面に有している。なお、第３電極は、第２電極２１０に対して上層に設けられていてもよい。第２電極２３０は、第２配線基板２１０に設けられた配線（不図示）を介して、第３電極に接続している。また、第２配線基板２１０は、第１電極１７０と第２電極２３０とが同一方向を向くように配置されている。解析装置側に第３電極に接続するプローブがある場合は、この半田ボール２２０は無くてもよい。
【００２３】
第２配線基板２１０は、たとえば、ビルドアップ基板により形成されている。ビルドアップ基板とは、ビルドアップ工法によって作製された多層基板のことである。たとえば、当該第２配線基板２１０の配線はＣｕであり、絶縁層の材質はエポキシ樹脂やポリイミドである。また、第２配線基板２１０のうち、半導体チップ１００の露出側には、金属板（後述、底部２４０）が設けられていてもよい。
【００２４】
第２ボンディングワイヤ３１０は、第１電極１７０と第２電極２３０とを接続している。第２ボンディングワイヤ３１０は、平面視で第１封止樹脂１４０によって封止されていない領域で、第１電極１７０に接続している。これにより、第２配線基板２１０から半導体チップ１００に対して信号を印加することができる。したがって、後述する解析工程において、任意の信号に対して、半導体チップ１００の不良個所がどのような挙動を示すかについて解析することができる。なお、第２ボンディングワイヤ３１０は、たとえば、第１ボンディングワイヤ１６０と同じ材料により形成されている。
【００２５】
ここで、第２配線基板２１０は、後述する第２開口部２６０を有している。第２開口部２６０は、たとえば、平面視で第２配線基板２１０の中央部に設けられている。第２開口部２６０の内部には、半導体装置１０が配置されている。すなわち、第２開口部２６０は、平面視で第１配線基板１１０よりも広い。また、第２開口部２６０は、少なくとも半導体装置１０の高さよりも深い。すなわち、半導体装置１０のうち少なくとも第１封止樹脂１４０の上面は、第２配線基板２１０の上面よりも低い。このように、半導体装置１０は、第２配線基板２１０の外部に突出していない。これにより、リパッケージ後の半導体装置２０を解析装置に載置した際に解析装置側の配線基板（不図示）等に干渉することがない。なお、後述する半導体チップ１００の露出側には、半導体装置１０は突出していてもよい。また、第１配線基板１１０の第２面は、第２配線基板２１０と同一面を形成していてもよい。
【００２６】
第２封止樹脂３２０は、少なくとも第１電極１７０、第２電極２３０および第２ボンディングワイヤ３１０を封止している。第２封止樹脂３２０は、第２配線基板２１０に対して半導体装置１０が移動することがないように、半導体装置１０を固定している。第１の実施形態では、たとえば、第２封止樹脂３２０は、これらを封止するとともに、半導体装置１０の上面全体を覆っている。第２封止樹脂３２０は、たとえば、第１封止樹脂１４０と同じ材料である。なお、第２封止樹脂３２０は、第１封止樹脂１４０と異なる材料であってもよい。
【００２７】
ここで、図１（ｂ）のように、第１配線基板１１０は、少なくとも平面視で半導体チップ１００と重なる位置に設けられた第１開口部１３０を有している。第１開口部１３０は、第１配線基板１１０の第２面側から開けられた貫通開口である。また、半導体チップ１００の少なくとも一部は、第１開口部１３０から露出している。半導体チップ１００のうち第１開口部１３０から露出した部分には、平面視で半導体チップ１００の解析対象部分が含まれている。
【００２８】
また、たとえば、第１開口部１３０の角部は、Ｒが形成されている。第１開口部１３０の側面は、テーパーを有していてもよい。
【００２９】
第１の実施形態では、第１配線基板１１０に接続されていた半田ボール１２０は除去されている。すなわち、半導体チップ１００の露出側において、第１配線基板１１０の第２面側の全体が露出している。これにより、解析時にレンズ（不図示）等が干渉することがない。
【００３０】
次に、図２を用い、解析対象となる半導体チップ１００について説明する。図２は、第１の実施形態に係る半導体チップ１００内の構成を示す断面図である。
【００３１】
図２のように、半導体チップ１００における半導体基板６０の表面付近には、開口部（符号不図示）を有する素子分離領域６８が形成されている。たとえば、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法により、ＳｉＯ２からなる素子分離領域６８が形成されている。または、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法により、素子分離領域６８が形成されていてもよい。
【００３２】
たとえば、素子分離領域６８の内部には、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が形成されている。具体的には、半導体基板６０のうち所定の位置に、ゲート絶縁層７０およびゲート電極８２が設けられている。ゲート絶縁層７０およびゲート電極８２をマスクとして、半導体基板６０に不純物を注入することにより、エクステンション領域６４が形成されている。ゲート絶縁層７０およびゲート電極８２の側壁には、側壁絶縁膜７８が形成されている。
【００３３】
また、ゲート電極８２および側壁絶縁膜７８をマスクとして、半導体基板６０に不純物を注入することにより、ソース領域６１およびドレイン領域６２が形成されている。
【００３４】
半導体基板６０上、ゲート電極８２上および素子分離領域６８上には、層間絶縁層９０が設けられている。層間絶縁層９０には、ソース領域６１およびドレイン領域６２と接するビア８４が設けられている。ビア８４上には、配線８６が設けられている。さらに、複数の層間絶縁層９０が積層されている。これにより、多層配線層が形成されている。また、図示されていない領域において、多層配線層の最上層には、電極パッド（不図示）が形成されている。
【００３５】
以上のような構成を有する半導体チップ１００のうち、半導体基板６０の裏面側から各種解析を行う。解析工程の詳細については、後述する。
【００３６】
次に、図３から図９を用い、第１の実施形態に係る半導体装置２０の解析方法について説明する。図３（ａ）〜図９（ａ）は、断面図である。また、図３（ｂ）〜図８（ｂ）は、第１配線基板１１０の第１面から見た平面図である。なお、図９（ｂ）のみは、半導体装置２０のうち半導体チップ１００の露出側から見た平面図である。第１の実施形態に係る半導体装置２０の解析方法は、以下の工程を備えている。まず、以下の構成を備える半導体装置１０と、第２配線基板２１０とを準備する（準備工程）。半導体装置１０は、少なくとも第１面に第１電極１７０が設けられた第１配線基板１１０と、第１面上に搭載された半導体チップ１００と、第１電極１７０と半導体チップ１００とを接続する第１ボンディングワイヤ１６０と、第１面上および半導体チップ１００を封止した第１封止樹脂１４０とを備えている。また、第２配線基板２１０は、上述のように第２電極２３０と半田ボール２２０が接続される第３電極（不図示）とを有している。次に、第１封止樹脂１４０のうち平面視で第１電極１７０と重なる領域を除去して、第１電極１７０と半導体チップ１００とが第１ボンディングワイヤ１６０を介して接続された状態で、第１電極１７０を露出させる（第１電極露出工程）。次いで、第１電極１７０と第２電極２３０が同一方向を向くように、半導体装置１０と第２配線基板２１０とを配置し、第２ボンディングワイヤ３１０を介して、第１電極１７０と第２電極２３０とを接続する（接続工程）。次いで、第１面と反対の第２面側から、少なくとも第１配線基板１１０のうち平面視で半導体チップ１００と重なる領域を除去して第１開口部１３０を形成し、半導体チップ１００を露出させる（半導体チップ露出工程）。以下、詳細を説明する。
【００３７】
図３（ａ）および図３（ｂ）のように、まず、解析対象の半導体装置１０を準備する。ここでいう半導体装置１０は、たとえば、製造工程の動作試験において、不良品として検出されたものである。リパッケージ前の半導体装置１０は、たとえば、第１配線基板１１０、半導体チップ１００、第１ボンディングワイヤ１６０および第１封止樹脂１４０を備えている。
【００３８】
具体的には、第１配線基板１１０は、たとえば、ＢＧＡ用のインターポーザである。リパッケージ前の状態において、第１配線基板１１０の上には、半導体チップ１００が搭載されている。半導体チップ１００は、第１ボンディングワイヤ１６０を介して、第１電極１７０に接続している。第１配線基板１１０は、第１面と反対の第２面側に半田ボール１２０を備えている。第１電極１７０は、第１配線基板１１０中の貫通ビア（不図示）を介して、半田ボール１２０に接続している。このように、ＢＧＡパッケージでは、解析対象の半導体チップ１００の下に多くの構造物を有している。このため、第１配線基板１１０の第２面側から半導体チップ１００を露出させることは困難である。したがって、解析対象の半導体装置１０がこのようなパッケージである場合、第１の実施形態の方法は特に有効である。すなわち、第１の実施形態におけるリパッケージ方法を適用することにより、容易にＢＧＡパッケージの半導体装置１０を解析することができる。
【００３９】
リパッケージ前の半導体装置１０において、第１封止樹脂１４０は、第１電極１７０、第１ボンディングワイヤ１６０および半導体チップ１００を覆っている。リパッケージ前の半導体装置１０のうち、第１配線基板１１０は、平面視で第１封止樹脂１４０によって封止された領域よりも多くてもよい。
【００４０】
次いで、図４（ａ）および図４（ｂ）のように、準備工程において、たとえば、半導体装置１０のうち、平面視で第１電極１７０よりも外側の領域を切断して除去する。図中の点線は、切断する位置を示している。これにより、半導体装置１０を、平面視で第２配線基板２１０の第２開口部２６０よりも狭くする。したがって、当該第２開口部２６０内に、半導体装置１０を配置することができる。このとき、第１配線基板１１０に設けられた配線（不図示）を切断してもよい。言い換えれば、半導体装置１０は、単独で駆動できない状態となってもよい。なお、半導体装置１０を切断しない状態でも、第２開口部２６０内に、半導体装置１０を配置することができる場合は、当該切断工程を行わなくてもよい。
【００４１】
なお、第１電極１７０、第１ボンディングワイヤ１６０を保護するという観点から、半導体装置１０を切断する工程は、第１電極露出工程よりも前に行うことが好ましい。
【００４２】
また、当該準備工程において、解析対象となる半導体装置１０を切断する前に、あらかじめ半田ボール１２０を薬液で除去してもよい。薬液は、王水を用いる。この薬液により、半田ボール１２０のみが溶け出す。したがって、第１配線基板１１０や第１封止樹脂１４０がダメージを受けることを抑制することができる。
【００４３】
図示されていないが、当該準備工程において、半導体装置１０に加えて、第２配線基板２１０を準備する。第２配線基板２１０は、上述のように第２電極２３０と半田ボール２２０が接続される第３電極（不図示）とを有している。また、第２配線基板２１０には、第２開口部２６０が設けられている。また、第２配線基板２１０のうち第２電極２３０と反対側の面には、底部２４０として金属板が設けられていてもよい。すなわち、準備工程において、第２開口部２６０は、底部２４０を有している。言い換えれば準備工程の段階では、第２開口部２６０は、凹部状である。
【００４４】
次いで、図５（ａ）および図５（ｂ）のように、第１封止樹脂１４０のうち平面視で第１電極１７０と重なる領域を除去する。これにより、第１電極１７０と半導体チップ１００とが第１ボンディングワイヤ１６０を介して接続された状態で、第１電極１７０を露出させる（第１電極露出工程）。
【００４５】
当該第１電極露出工程において、たとえばレーザーを照射することにより、第１封止樹脂１４０を除去する。ドライエッチングやウエットエッチングに比較して、レーザーを照射する方法の方が平面方向および深さ方向の選択性がよい。たとえば半導体装置１０がＢＧＡパッケージなどである場合、第１封止樹脂１４０と第１配線基板１１０は同一の樹脂材料により形成されている。この場合、ドライエッチングやウエットエッチングにより、第１封止樹脂１４０を除去したとき、残すべき第１封止樹脂１４０および第１配線基板１１０までエッチングしてしまう可能性がある。したがって、レーザーを用いることにより、第１電極１７０のみを選択的に露出できるとともに、残すべき第１封止樹脂１４０および第１配線基板１１０にダメージを与えることがない。なお、レーザー照射の後に、第１電極１７０の表面に残存した第１封止樹脂１４０を除去するために、レーザー照射よりも短時間のウエットエッチングを行ってもよい。
【００４６】
第１電極露出工程において、レーザーの波長は、たとえば、第１封止樹脂１４０に吸収される波長であればよい。具体的には、たとえばレーザーはＹＡＧレーザーであり、レーザーの波長は１０６４ｎｍである。
【００４７】
ここで、後述する接続工程において第１電極１７０に第２ボンディングワイヤ３１０を接続することができる範囲で、第１電極１７０を露出させればよい。すなわち、第１電極１７０の一部のみが露出する状態であってもよい。具体的には、後述する接続工程において、第２ボンディングワイヤ３１０を接続するボンディングツールのキャピラリが、第１封止樹脂１４０に干渉しなければよい。
【００４８】
次いで、図６（ａ）および図６（ｂ）のように、第１電極１７０と第２電極２３０が同一方向を向くように、半導体装置１０と第２配線基板２１０とを配置する。ここでは、たとえば、第２開口部２６０内の底部２４０上に、半導体装置１０を載置する。このとき、底部２４０と半導体装置１０との間に接着剤（不図示）等を塗布して、半導体装置１０を固定してもよい。
【００４９】
次いで、図７（ａ）および図７（ｂ）のように、たとえばボンディングツールを用い、第２ボンディングワイヤ３１０を介して、第１電極１７０と第２電極２３０とを接続する（接続工程）。
【００５０】
次いで、図８（ａ）および図８（ｂ）のように、接続工程の後で、且つ後述する半導体チップ露出工程の前において、少なくとも第１電極１７０、第２電極２３０および第２ボンディングワイヤ３１０を第２封止樹脂３２０で封止する（封止工程）。これにより、接続部を保護するとともに、半導体装置１０を固定することができる。
【００５１】
第１の実施形態では、たとえば、半導体装置１０の上面全体を覆うように、第２封止樹脂３２０で封止する。このように半導体装置１０の上面全体を覆うことにより、次の半導体チップ露出工程において不純物が半導体装置１０に混入することを避けることができる。なお、第２配線基板２１０が半田ボール２２０を備えている場合は、第２封止樹脂３２０の上面は、半田ボール２２０よりも低いことが好ましい。これにより、解析工程において、解析装置側の配線基板（不図示）等に干渉することがない。
【００５２】
図９（ａ）および図９（ｂ）のように、第１面と反対の第２面側から、少なくとも第１配線基板１１０のうち平面視で半導体チップ１００と重なる領域を除去して第１開口部１３０を形成し、半導体チップ１００を露出させる（半導体チップ露出工程）。ここでは、第２配線基板２１０の底部２４０と、第１配線基板１１０の一部とを除去して、半導体チップ１００を露出させる。
【００５３】
半導体チップ露出工程は、たとえば、切削加工により行われる。切削加工では、たとえば、微細なドリルが用いられる。これにより、第２配線基板２１０の底部２４０と、第１配線基板１１０の一部とを切削する。このとき、半導体チップ１００の厚さを薄くなるように加工してもよい。
【００５４】
半導体チップ露出工程が切削加工により行われる場合、半導体装置１０は、第２封止樹脂３２０によって第２配線基板２１０に固定されていることが好ましい。具体的には、上述したように、半導体装置１０の上面全体を覆うように、第２封止樹脂３２０を形成する。これにより、安定的に切削加工を行うことができる。
【００５５】
半導体露出工程において、少なくとも第１電極１７０を介して第２配線基板２１０の第２電極２３０と半導体チップ１００とが接続した状態が保たれていればよい。すなわち、この状態を保つことが可能であれば、第１配線基板１１０のうち平面視で半導体チップ１００と重なる領域以外の領域を除去していてもよい。具体的には、第１配線基板１１０に接続されていた半田ボール１２０を除去してもよい。
【００５６】
次いで、図示されていないが、半導体チップ露出工程の後において、半導体チップ１００が露出した側から当該半導体チップ１００を解析する（解析工程）。この解析工程において、半導体チップ１００の不良個所の原因を解析する。
【００５７】
解析工程において、第２配線基板２１０を介して半導体チップ１００に通電させるとともに、半導体チップ１００から発生した光を第２面側から検出する。具体的には、たとえば、以下のようにして、解析を行う。まず、第２配線基板２１０を介して、半導体チップ１００内のＦＥＴをスイッチング動作させる。このとき、ＦＥＴからスイッチング動作に伴う微弱な赤外光が発生する。また、たとえばゲート絶縁層７０にリークが有る場合、そのリーク箇所から微弱光が発生する。これらの発光を半導体チップ１００の露出側から超高感度カメラにより検出する。次いで、これらの発光に基づいて、不良個所を特定する。このような測定では、半導体チップ１００のうち多層配線層が形成された側から、ＦＥＴからの微弱な発光を検出することができない。したがって、半導体チップ１００の裏面側を露出させることにより、半導体チップ１００のうち半導体基板６０の裏面側からＦＥＴを解析することができる。
【００５８】
解析工程において、別の解析方法として、半導体チップ１００に光を照射して、第２配線基板２１０を介して半導体チップ１００からの電流の変化を検出する。具体的には、たとえば、以下のようにして解析を行う。近赤外レーザー光照射により、たとえば、多層配線層の配線およびビアが発熱する。このため、当該配線およびビアの抵抗が変化する。特に配線およびビアの不良個所の抵抗は大きく上昇する。この抵抗上昇に伴い、第２配線基板２１０を介して流れる半導体チップ１００からの電流変化を検出することにより、多層配線層内の不良個所を検出することができる。このような測定では、半導体チップ１００のうち多層配線層が形成された側から、光を照射することができない。上記解析方法と同様にして、半導体チップの裏面側を露出させることにより、半導体チップ１００のうち半導体基板６０の裏面側から解析することができる。
【００５９】
次に、第１の実施形態の効果について説明する。
【００６０】
ここで、図１０は、第１の実施形態の効果を説明するための比較例の図である。図１０（ａ）〜図１０（ｅ）の順で、比較例におけるリパッケージ工程を示している。特に言及しない部分は、第１の実施形態と同様であるとする。
【００６１】
まず、図１０（ａ）のように、半導体装置（符号不図示）の上面を研磨して、半導体チップ１００の上面におけるボンディングボール部１５０を露出させる。一方で、中央に貫通した開口部（符号不図示）を有する第２配線基板２１０を準備する。
【００６２】
次いで、図１０（ｂ）のように、平面視で半導体チップ１００のボンディングボール部１５０と第２配線基板２１０の開口部が重なるように、双方を配置する。
【００６３】
次いで、図１０（ｃ）のように、第２ボンディングワイヤ３１０を介して、半導体チップ１００のボンディングボール部１５０と、第２電極２３０とを接続する。
【００６４】
次いで、図１０（ｄ）のように、半導体装置の上面全体を覆うように、第２封止樹脂３２０で封止する。
【００６５】
次いで、図１０（ｅ）のように、半導体装置のうち第１配線基板１１０側から全体を研磨して、半導体チップ１００の裏面を露出させる。
【００６６】
上記のような比較例では、以下のような問題が生じる可能性がある。まず、図１０（ａ）の工程において、半導体チップ１００のボンディングボール部１５０を露出させるために、平面研磨加工を行う。しかし、半導体チップ１００のうちＦＥＴが形成されている面側から当該形成領域に隣接する位置まで研磨するため、多層配線層やＦＥＴなどにダメージを与えてしまう可能性がある。また、平面研磨加工において、半導体チップ１００のボンディングボール部１５０を均一に露出させることは困難である。たとえば、加工途中で、傾斜補正を行うなど、高精度な加工技術が必要とされる。また、この平面加工そのものの加工時間が長くなる可能性がある。
【００６７】
また、図１０（ｃ）の工程において、半導体チップ１００のボンディングボール部１５０が狭ピッチで形成されている場合、第２ボンディングワイヤ３１０を接続する際に、隣接するボンディングボール部１５０の間でショートさせてしまう可能性がある。
【００６８】
このようにリパッケージの段階で解析対象の半導体チップ１００に不良を生じさせてしまう場合、製造工程中に生じた半導体チップ１００の不良個所を特定できない可能性がある。
【００６９】
これに対して、第１の実施形態によれば、半導体装置１０の第１封止樹脂１４０のうち平面視で第１電極１７０と重なる領域を除去する。これにより、半導体チップ１００にダメージを与えることなく、接続工程を行うことができる。たとえば、平面研磨加工などにより、半導体チップ１００にダメージを与えることがない。その他、高精度な加工を必要としないため、第１電極露出工程を短時間で行うことができる。
【００７０】
また、半導体チップ１００のボンディングボール部１５０が狭ピッチで形成されている場合、互いに隣接する第１電極１７０の距離は、少なくとも半導体チップ１００のボンディングボール部１５０の間の距離より長い。したがって、第２ボンディングワイヤ３１０の接続工程において、ショートを生じさせることなく、安定的にボンディングを行うことができる。
【００７１】
以降の工程では、この半導体装置１０を第２配線基板２１０に搭載する。次いで、第１配線基板１１０の第２面側から半導体チップ１００を露出させる。このように、第１の実施形態では、リパッケージの段階で、少なくとも半導体チップ１００のＦＥＴが形成されている面側に不良を生じさせるような工程を含まない。
【００７２】
以上のように、第１の実施形態によれば、解析対象となる半導体チップ１００にダメージを与えることなく、半導体チップ１００の解析を行うことができる。
【００７３】
（第２の実施形態）
図１１〜図１３は、第２の実施形態に係る半導体装置２０の解析方法を説明するための断面図である。第２の実施形態は、半導体チップ１００が積層されている場合を除いて、第１の実施形態と同様である。以下、詳細を説明する。
【００７４】
図１１（ａ）のように、第２の実施形態における半導体装置１０は、複数の半導体チップ（半導体チップ１０２および半導体チップ１０４）を備えている。複数の半導体チップは、積層されている。ここでは、たとえば、二つの半導体チップ（半導体チップ１０２および半導体チップ１０４）が積層されている。上側の半導体チップ１０４は、下側の半導体チップ１０２よりも小さい。
【００７５】
第１電極１７０は、各々の半導体チップに対応して、平面視で互いに異なる位置に設けられている。具体的には、下側の半導体チップ１０２に対応する第１電極１７２は、平面視で半導体チップ１００に隣接した側に設けられている。一方、上側の半導体チップ１０４に対応する第１電極１７４は、平面視で上記第１電極１７２よりも外側に設けられている。
【００７６】
第１電極１７２は、第１ボンディングワイヤ１６２を介して、下側の半導体チップ１０２に接続している。第１電極１７４は、第１ボンディングワイヤ１６４を介して、上側の半導体チップ１０４に接続している。第１封止樹脂１４０は、第１電極１７２並びに第１電極１７４、第１ボンディングワイヤ１６２並びに第１ボンディングワイヤ１６４、および半導体チップ１０２並びに半導体チップ１０４を覆っている。
【００７７】
ここで、この半導体装置１０は、たとえば、製造工程の動作試験において、少なくとも一つの半導体チップが原因で不良品として検出されたものである。製造工程において、どの半導体チップに不良が生じているかは分かっているものの、不良の半導体チップにおいて、どのような不良個所が生じているかについては分かっていない。
【００７８】
最初に、下側の半導体チップ１０２に不良が生じている場合について説明する。
【００７９】
まず、図１１（ｂ）のように、準備工程において、たとえば、半導体装置１０のうち、平面視で半導体チップ１０２に対応する第１電極１７２よりも外側の領域を切断して除去する。このとき、半導体チップ１０４に対応する第１電極１７４および第１ボンディングワイヤ１６４を除去しても良い。
【００８０】
次いで、図１２（ａ）のように、準備工程において、たとえば、半導体装置１０の上面側から、少なくとも上側の半導体チップ１０４が露出するまで研削する。このとき、下側の半導体チップ１０２にダメージを与えなければ、上側の半導体チップ１０４の表面を削ってもよい。半導体チップ１０２に接続する第１ボンディングワイヤ１６２が切断されなければよい。したがって、当該研削工程は、上記した比較例で用いられた高精度な平面研磨加工でなくてもよい。すなわち、当該研削工程は、粗い加工であってもよい。なお、半導体装置１０を研削しない状態でも、第２開口部２６０内に、半導体装置１０を配置することができる場合は、当該研削工程を行わなくてもよい。
【００８１】
次いで、図１２（ｂ）のように、第１電極露出工程において、少なくとも解析対象の半導体チップ（下側の半導体チップ１０２）に対応する第１電極１７２を露出させる。このとき、第１電極１７４に接続していた第１ボンディングワイヤ１６４を除去することが好ましい。以降の工程は、第１の実施形態と同様である。
【００８２】
なお、切断工程を行わず、第１電極露出工程において、第１電極１７４とともに第１電極１７２を露出させてもよい。しかし、接続工程において、第２ボンディングワイヤ３１０を第１電極１７２に接続する際に、第１ボンディングワイヤ１６４が干渉する可能性がある。したがって、上記のように、上側の半導体チップ１０４に対応する第１電極１７４および第１ボンディングワイヤ１６４を除去しておくことが好ましい。
【００８３】
次に、上側の半導体チップ１０４に不良が生じている場合について説明する。
【００８４】
まず、図１３（ａ）のように、準備工程において、たとえば、半導体装置１０のうち、平面視で半導体チップ１０４に対応する第１電極１７４よりも外側の領域を切断して除去する。
【００８５】
次いで、図１３（ｂ）のように、第１電極露出工程において、少なくとも解析対象の半導体チップ（上側の半導体チップ１０２）に対応する第１電極１７４を露出させる。以降の工程は、第１の実施形態と同様である。
【００８６】
第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、第２の実施形態によれば、半導体チップ１００が積層されている場合でも、容易に半導体装置１０をリパッケージすることができる。
【００８７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００８８】
以上の実施形態には、下記に示す発明も開示されている。
（付記１）
少なくとも第１面に第１電極が設けられた第１配線基板と、
前記第１面上に搭載された半導体チップと、
前記第１電極と前記半導体チップとを接続する第１ボンディングワイヤと、
前記第１面上および前記半導体チップを封止した第１封止樹脂と、
を備える半導体装置と、
第２電極と半田ボールが接続される第３電極とを有する第２配線基板と、
を準備する準備工程と、
前記第１封止樹脂のうち平面視で前記第１電極と重なる領域を除去して、前記第１電極と前記半導体チップとが前記第１ボンディングワイヤを介して接続された状態で、前記第１電極を露出させる第１電極露出工程と、
前記第１電極と前記第２電極が同一方向を向くように前記半導体装置と前記第２配線基板とを配置し、第２ボンディングワイヤを介して、前記第１電極と前記第２電極とを接続する接続工程と、
前記第１面と反対の第２面側から、少なくとも前記第１配線基板のうち平面視で前記半導体チップと重なる領域を除去して第１開口部を形成し、前記半導体チップを露出させる半導体チップ露出工程と、
を備える半導体装置の解析方法。
（付記２）
付記１に記載の半導体装置の解析方法において、
前記接続工程の後で且つ前記半導体チップ露出工程の前において、
少なくとも前記第１電極、前記第２電極および前記第２ボンディングワイヤを第２封止樹脂で封止する封止工程をさらに備える半導体装置の解析方法。
（付記３）
付記１または２に記載の半導体装置の解析方法において、
前記第２配線基板は、
少なくとも前記半導体装置の高さよりも深く、内部に前記半導体装置が配置される第２開口部をさらに備える半導体装置の解析方法。
（付記４）
付記３に記載の半導体装置の解析方法において、
前記準備工程において、
前記開口部は、底部を有しており、
前記接続工程において、
前記半導体装置を前記底部上に載置して、
前記半導体チップ露出工程において、
前記底部とともに前記第１配線基板を除去する半導体装置の解析方法。
（付記５）
付記１〜４のいずれか一項に記載の半導体装置の解析方法において、
前記第１電極露出工程において、
レーザーを照射することにより、前記第１封止樹脂を除去する半導体装置の解析方法。
（付記６）
付記１〜５のいずれか一項に記載の半導体装置の解析方法において、
前記半導体チップは、複数設けられて積層され、
前記第１電極は、各々の前記半導体チップに対応して平面視で互いに異なる位置に設けられており、
前記第１電極露出工程において、
少なくとも解析対象の前記半導体チップに対応する前記第１電極を露出させ、
前記半導体チップ露出工程において、
前記解析対象の前記半導体チップが露出するまで前記第２面側を除去する半導体装置の解析方法。
（付記７）
付記１〜６のいずれか一項に記載の半導体装置の解析方法において、
前記第１配線基板は、インターポーザである半導体装置の解析方法。
（付記８）
付記１〜７のいずれか一項に記載の半導体装置の解析方法において、
前記半導体チップ露出工程の後において、前記半導体チップが露出した側から当該半導体チップを解析する解析工程をさらに備える半導体装置の製造方法。
（付記９）
付記８に記載の半導体装置の解析方法において、
前記解析工程において、
前記第２配線基板を介して前記半導体チップに通電させるとともに、前記半導体チップから発生した光を前記第２面側から検出する半導体装置の解析方法。
（付記１０）
付記８に記載の半導体装置の解析方法において、
前記解析工程において、
前記半導体チップに光を照射して、前記第２配線基板を介して前記半導体チップからの電流の変化を検出する半導体装置の解析方法。
（付記１１）
少なくとも第１面に第１電極が設けられた第１配線基板と、
前記第１面側に搭載された半導体チップと、
前記第１電極と前記半導体チップとを接続する第１ボンディングワイヤと、
平面視で前記第１電極と重なる領域以外の領域に設けられ、前記第１面上および前記半導体チップを封止した第１封止樹脂と、
第２電極と半田ボールが接続される第３電極とを有し、前記第１電極と前記第２電極が同一方向を向くように配置された第２配線基板と、
前記第１電極と前記第２電極とを接続する第２ボンディングワイヤと、
少なくとも前記第１電極、前記第２電極および前記第２ボンディングワイヤを封止する第２封止樹脂と、
を備え、
前記第１配線基板は、少なくとも平面視で前記半導体チップと重なる領域に設けられた第１開口部を有し、
前記半導体チップの少なくとも一部は、前記第１開口部から露出している半導体装置。
【符号の説明】
【００８９】
１０  半導体装置
２０  半導体装置
６０  半導体基板
６１  ソース領域
６２  ドレイン領域
６４  エクステンション領域
６８  素子分離領域
７０  ゲート絶縁層
７８  側壁絶縁膜
８２  ゲート電極
８４  ビア
８６  配線
９０  層間絶縁層
１００  半導体チップ
１０２  半導体チップ
１０４  半導体チップ
１１０  第１配線基板
１２０  半田ボール
１３０  第１開口部
１４０  第１封止樹脂
１５０  ボールボンディング部
１６０  第１ボンディングワイヤ
１６２  第１ボンディングワイヤ
１６４  第１ボンディングワイヤ
１７０  第１電極
１７２  第１電極
１７４  第１電極
２１０  第２配線基板
２２０  半田ボール
２３０  第２電極
２４０  底部
２６０  第２開口部
３１０  第２ボンディングワイヤ
３２０  第２封止樹脂
【図１】
2013185949.tif 000003
【図２】
2013185949.tif 000004
【図３】
2013185949.tif 000005
【図４】
2013185949.tif 000006
【図５】
2013185949.tif 000007
【図６】
2013185949.tif 000008
【図７】
2013185949.tif 000009
【図８】
2013185949.tif 000010
【図９】
2013185949.tif 000011
【図１０】
2013185949.tif 000012
【図１１】
2013185949.tif 000013
【図１２】
2013185949.tif 000014
【図１３】
2013185949.tif 000015