(57)【要約】【課題】データ読出し動作またはデータ書込み動作を高速化させることができる半導体記憶装置を提供する。【解決手段】半導体記憶装置は、不揮発性のメモリセルを含むメモリバンクを備える。バッファは、メモリバンクのそれぞれに対応して設けられ、データ書込みまたはデータ読出し時にメモリバンクのデータを一時的に格納する。センスアンプは、選択ビット線を介してメモリセルのデータを検出する。マルチプレクサは、ビット線のいずれかを選択的にセンスアンプに接続する。フラグレジスタは、ビット線を指定するカラムアドレスの変更を禁止するウィンドウフラグを記憶する。コントローラは、メモリセルからバッファにデータを読み出すリードレイテンシの期間中において、ウィンドウフラグを活性状態にする。コントローラは、リードレイテンシの期間後にウィンドウフラグを不活性状態にする。【選択図】図４
2013200906.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性の複数のメモリセルを含む複数のメモリバンクと、
前記複数のメモリバンクのそれぞれに対応して設けられ、データ書込みまたはデータ読出し時に前記メモリバンクのデータを一時的に格納する複数のバッファと、
前記複数のメモリセルに接続された複数のビット線および複数のワード線と、
前記複数のビット線から選択されたビット線を介して前記メモリセルのデータを検出するセンスアンプと、
前記複数のビット線のいずれかを選択的に前記センスアンプに接続するマルチプレクサと、
前記ビット線を指定するカラムアドレスの変更を禁止するウィンドウフラグを記憶するフラグレジスタと、
前記ウィンドウフラグの状態を制御するコントローラとを備え、
前記コントローラは、前記メモリセルから前記バッファにデータを読み出すリードレイテンシの期間中において前記ウィンドウフラグを活性状態にし、前記リードレイテンシの期間後、前記ウィンドウフラグを不活性状態にすることを特徴とする半導体記憶装置。
【請求項２】
前記フラグレジスタは、データの読出しを指示するリードコマンドの受信の有無を示すリードフラグと、データの書込みを指示するライトコマンドの受信の有無を示すライトフラグとをさらに記憶することを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記フラグレジスタは、前記カラムアドレスの変更の可否を示すアンロックフラグをさらに記憶することを特徴とする請求項１または請求項２に記載の半導体記憶装置。
【請求項４】
前記ウィンドウフラグは、データの読出しを指示するリードコマンドまたはデータの書込みを指示するライトコマンドに付加された追加ビットによって設定されることを特徴とする請求項１から請求項３のいずれかに記載の半導体記憶装置。
【請求項５】
前記コントローラは、第１のメモリバンクに対応する前記ウィンドウフラグが活性状態である期間中に、該第１のメモリバンクに対して他のリードコマンドまたは他のライトコマンドを受け取った場合、前記ウィンドウフラグを一旦不活性状態にリセットし、前記他のリードコマンドまたは前記他のライトコマンドに従って前記カラムアドレスを変更してから前記ウィンドウフラグを活性状態に再設定することを特徴とする請求項１から請求項４のいずれかに記載の半導体記憶装置。
【請求項６】
不揮発性の複数のメモリセルを含む複数のメモリバンクと、前記複数のメモリバンクのそれぞれに対応して設けられ、データ書込みまたはデータ読出し時に前記メモリバンクのデータを一時的に格納する複数のバッファと、前記複数のメモリセルに接続された複数のビット線および複数のワード線と、前記複数のビット線から選択されたビット線を介して前記メモリセルのデータを検出するセンスアンプと、前記複数のビット線のいずれかを選択的に前記センスアンプに接続するマルチプレクサと、前記ビット線を指定するカラムアドレスの変更を禁止するウィンドウフラグを記憶するフラグレジスタと、前記ウィンドウフラグの状態を制御するコントローラとを備えた半導体記憶装置の駆動方法において、
前記メモリセルから前記バッファにデータを読み出すリードレイテンシの期間中において、前記ウィンドウフラグを活性状態にし、
前記リードレイテンシの期間後に、前記ウィンドウフラグを不活性状態にすることを具備する半導体記憶装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明による実施形態は、半導体記憶装置およびその駆動方法に関する。
【背景技術】
【０００２】
ＭＲＡＭ（Magnetic Random Access Memory）等の不揮発性メモリは、電流検知型のセンスアンプを用いている。電流検知型のセンスアンプは面積が大きいため、マルチプレクサが、メモリブロック内のカラムアドレスＣＳＬ（ビット線またはビット線対）を選択的にセンスアンプに接続する。従って、データ読出しまたはデータ書込みにおいて、同一メモリブロック内のカラムアドレスＣＳＬを変更する場合、プリチャージ期間の経過後、アクティブコマンドによってカラムアドレスＣＳＬを切り替える必要があった。そのため、データ読出し動作およびデータ書込み動作に長時間かかっていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０８−３３９６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
データ読出し動作またはデータ書込み動作を高速化させることができる半導体記憶装置を提供する。
【課題を解決するための手段】
【０００５】
本実施形態による半導体記憶装置は、不揮発性の複数のメモリセルを含む複数のメモリバンクを備える。複数のバッファは、複数のメモリバンクのそれぞれに対応して設けられ、データ書込みまたはデータ読出し時にメモリバンクのデータを一時的に格納する。複数のビット線および複数のワード線は、複数のメモリセルに接続されている。センスアンプは、複数のビット線から選択されたビット線を介してメモリセルのデータを検出する。マルチプレクサは、複数のビット線のいずれかを選択的にセンスアンプに接続する。フラグレジスタは、ビット線を指定するカラムアドレスの変更を禁止するウィンドウフラグを記憶する。コントローラは、メモリセルからバッファにデータを読み出すリードレイテンシの期間中において、ウィンドウフラグを活性状態にする。コントローラは、リードレイテンシの期間後にウィンドウフラグを不活性状態にする。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態によるＭＲＡＭの構成を示すブロック図。
【図２】単一のメモリセルＭＣの構成を示す説明図。
【図３】複数のメモリバンクＢＫの構成の一例を示す概念図。
【図４】アドレスシーケンサＡＤＤＳＥＱ、フラグラッチ部ＦＬ、メモリバンクＢＫおよびページバッファＷＲＢの構成および読出し動作を示すブロック図。
【図５】本実施形態に従ったＭＲＡＭのデータ読出し動作を示すタイミング図。
【図６】本実施形態に従ったＭＲＡＭのデータ読出し動作を示すタイミング図。
【図７】本実施形態に従ったＭＲＡＭのデータ読出し動作におけるフラグ状態を示す図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００８】
（第１の実施形態）
図１は、第１の実施形態によるＭＲＡＭの構成を示すブロック図である。本実施形態によるＭＲＡＭは、メモリバンクＢＫと、コマンド・アドレスレシーバＣＡＲと、コマンドコントローラＣＯＭＣＮＴと、データバッファＤＱＢと、入出力部Ｉ／Ｏとを備えている。
【０００９】
メモリバンクＢＫは、例えば、マトリクス状に二次元配置された複数のメモリセルＭＣを含むメモリセルアレイＭＣＡを備えている。各メモリセルＭＣはビット線対（例えば、図１に示すようにビット線ＢＬ１とビット線ＢＬ２）とワード線ＷＬに接続される。すなわち、メモリセルＭＣの一端は、ビット線対の一方のビット線ＢＬ１に接続され、他端はビット線対の他方のビット線ＢＬ２に接続される。ビット線対ＢＬ１、ＢＬ２は、カラム方向に延伸している。ワード線ＷＬは、カラム方向に対して直交するロウ方向に延伸している。
【００１０】
メモリバンクＢＫは、さらに、センスアンプＳＡと、ライトドライバＷＤと、カラムデコーダＣＤと、ロウデコーダＲＤと、メインコントローラＭＣＮＴと、ライトリードページバッファＷＲＢ（以下、単に、ページバッファＷＲＢとも言う）とを備えている。
【００１１】
センスアンプＳＡは、例えば、ビット線ＢＬ１を介してメモリセルＭＣに接続されており、メモリセルＭＣのデータを検出する機能を有する。ビット線ＢＬ２は、基準電圧（グランド）に接続されている。ライトドライバＷＤは、例えばビット線ＢＬ１を介してメモリセルＭＣに接続されており、メモリセルＭＣにデータを書き込む機能を有する。
【００１２】
マルチプレクサＭＵＸは、複数のビット線ＢＬ（複数のビット線対）のうちカラムアドレスＣＳＬで選択されたビット線をセンスアンプＳＡに接続する。
【００１３】
コマンド・アドレスレシーバＣＡＲは、メモリバンクＢＫの動作を決定するコマンド、アドレスおよびクロックを受け取る。コマンド・アドレスレシーバＲＣＡは、アドレスとして、例えば、バンクアドレス、カラムアドレス、ロウアドレス等を受け取る。コマンド・アドレスレシーバＲＣＡは、コマンドとして、例えば、アクティブコマンド、ライトコマンド、リードコマンド、リセットコマンド等を受け取る。これらのコマンドによって、メモリバンクＢＫは、様々な動作を実行することができる。
【００１４】
コマンドコントローラＣＭＤＣは、読出し動作、書込み動作等の各種動作を示すコマンドを受け取り、それらのコマンドに従ってメインコントローラＭＣＮＴを制御する。
【００１５】
メインコントローラＭＣＮＴは、入出力部Ｉ／ＯおよびＤＱバッファＤＱＢから受け取ったデータを、アドレスに従ってメモリバンクに書き込むようにライトドライバＷＤへ転送し、あるいは、アドレスに従ってメモリバンクから読み出したデータを入出力部Ｉ／ＯおよびＤＱバッファＤＱＢへ転送するようにメモリバンクＢＫ全体を制御する。
【００１６】
カラムデコーダＣＤは、カラムアドレスに従って或るカラムのビット線対を選択するように構成されている。ロウデコーダＲＤは、ロウアドレスに従ってワード線ＷＬを選択する。
【００１７】
ページバッファＷＲＢは、入出力部Ｉ／ＯおよびデータバッファＤＱＢを介して入力した書込みデータを一時的に格納し、あるいは、メモリセルＭＣからの読出しデータを一時的に格納する。
【００１８】
データバッファＤＱＢは、入出力部Ｉ／Ｏを介して読出しデータを外部へ出力し、あるいは、入出力部Ｉ／Ｏを介して外部から取り込んだ書込みデータを内部へ転送するために、それらのデータを一時的に保持する。
【００１９】
図１では、１つのメモリバンクＢＫを示している。しかし、通常、複数のメモリバンクＢＫがマトリクス状に二次元配置される。
【００２０】
図２は、単一のメモリセルＭＣの構成を示す説明図である。各メモリセルＭＣは、それぞれ磁気トンネル接合素子（ＭＴＪ（Magnetic Tunnel Junction）素子）と、セルトランジスタＣＴとを含む。ＭＴＪ素子およびセルトランジスタＣＴは、ビット線ＢＬ１とビット線ＢＬ２との間に直列に接続されている。メモリセルＭＣにおいて、セルトランジスタＣＴがビット線ＢＬ２側に配置され、ＭＴＪ素子がビット線ＢＬ１側に配置されている。セルトランジスタＣＴのゲートは、ワード線ＷＬに接続されている。
【００２１】
ＴＭＲ（tunneling magnetoresistive）効果を利用したＭＴＪ素子は、２枚の強磁性層とこれらに挟まれた非磁性層（絶縁薄膜）とからなる積層構造を有し、スピン偏極トンネル効果による磁気抵抗の変化によりデジタルデータを記憶する。ＭＴＪ素子は、２枚の強磁性層の磁化配列によって、低抵抗状態と高抵抗状態とを取り得る。例えば、低抵抗状態をデータ“０”と定義し、高抵抗状態をデータ“１”と定義すれば、ＭＴＪ素子に１ビットデータを記録することができる。もちろん、低抵抗状態をデータ“１”と定義し、高抵抗状態をデータ“０”と定義してもよい。例えば、ＭＴＪ素子は、図２に示すように、固定層Ｐ、トンネルバリア層Ｂ、記録層Ｆｒを順次積層して構成される。固定層Ｐおよび記録層Ｆｒは、強磁性体で構成されており、トンネルバリア層Ｂは、絶縁膜からなる。固定層Ｐは、磁化の向きが固定されている層であり、記録層Ｆｒは、磁化の向きが可変であり、その磁化の向きによってデータを記憶する。
【００２２】
書込み時に矢印Ａ１の向きに反転閾値電流以上の電流を流すと、固定層Ｐの磁化の向きに対して記録層Ｆｒのそれがアンチパラレル状態となり、高抵抗状態（データ“１”）となる。書込み時に矢印Ａ２の向きに反転閾値電流以上の電流を流すと、固定層Ｐと記録層Ｆｒとのそれぞれの磁化の向きがパラレル状態となり、低抵抗状態（データ“０”）となる。このように、ＴＭＪ素子は、電流の方向によって異なるデータを書き込むことができる。
【００２３】
図３は、複数のメモリバンクＢＫの構成の一例を示す概念図である。図３の左側と右側とにそれぞれ同じアドレスを有するメモリバンクＢＫが含まれており、同じアドレスを有する２つのメモリバンクＢＫが同時にアクセス可能である。例えば、左側にあるメモリバンクＢＫ０Ｌと右側にあるメモリバンクＢＫ０Ｌとは、バンクアドレスＢＫ０、バンクアドレスＢＫ１、および、カラムアドレスＡＣ５がいずれも“０”である。
【００２４】
同様に、バンクアドレスＢＫ０、バンクアドレスＢＫ１、および、カラムアドレスＡＣ５が、それぞれ“０”、“１”、“０”である場合、左側にあるメモリバンクＢＫ２Ｌおよび右側にあるメモリバンクＢＫ２Ｌが選択される。
【００２５】
このように、バンクアドレスＢＫ０、バンクアドレスＢＫ１、および、カラムアドレスＡＣ５を指定することによって、左側にある複数のメモリバンクＢＫ０Ｌ〜ＢＫ３Ｕおよび右側にある複数のメモリバンクＢＫ０Ｌ〜ＢＫ３Ｕのそれぞれから１つずつメモリバンクＢＫを同時に選択することができる。即ち、同一アドレスを有する左側のメモリバンクＢＫ０Ｌと右側のメモリバンクＢＫ０Ｌとは、同時にアクセス可能である。選択されたメモリバンクＢＫは、データ読出し動作またはデータ書込み動作等の対象となる。
【００２６】
各メモリバンクＢＫ０Ｌ〜ＢＫ３Ｕは、それぞれページバッファＷＲＢを備え、読出しデータおよび／または書込みデータを一時的に格納することができる。例えば、各メモリバンクＢＫ０Ｌ〜ＢＫ３Ｕは、各カラムに１６ページ（３２ビット／ページ）を有する。即ち、各メモリバンクＢＫ０Ｌ〜ＢＫ３ＵのページバッファＷＲＢは、それぞれ５１２ビットのデータを格納することができる。よって、各メモリバンクＢＫ０Ｌ〜ＢＫ３ＵのページバッファＷＲＢは、対応するメモリバンクの或るカラムの全ページのデータを一時的に格納することができるような容量を有する。
【００２７】
各メモリバンクＢＫ０Ｌ〜ＢＫ３Ｕは、図３に示すように、それぞれの内部においてＵＰＰＥＲアレイおよびＬＯＷＥＲアレイに分かれており、ＵＰＰＥＲアレイおよびＬＯＷＥＲアレイはそれぞれ８ページずつのデータを格納する。
【００２８】
各メモリバンクＢＫ０Ｌ〜ＢＫ３Ｕは、それぞれＵＰＰＥＲアレイおよびＬＯＷＥＲアレイに対応するセンスアンプＳＡおよびライトドライバＷＤを備えている。そして、センスアンプＳＡは、マルチプレクサＭＵＸを介してＵＰＰＥＲアレイまたはＬＯＷＥＲアレイのデータを読み出し、あるいは、ライトドライバＷＤは、マルチプレクサを介してＵＰＰＥＲアレイまたはＬＯＷＥＲアレイへデータを書き込むことができる。
【００２９】
図４は、アドレスシーケンサＡＤＤＳＥＱ、フラグラッチ部ＦＬ、メモリバンクＢＫおよびページバッファＷＲＢの構成および読出し動作を示すブロック図である。アドレスシーケンサＡＤＤＳＥＱは、クロック信号ＣＫ＿ｔ、ＣＫ＿ｃおよびコマンド・アドレス信号ＣＡ＜９：０＞を外部から入力し、これらの信号をデコードしてフラグラッチ部ＦＬ、メモリバンクＢＫまたはページバッファＷＲＢへ送る。尚、＜９：０＞は、０〜９の整数を示す。
【００３０】
ＡＣＲ＿ＢＫ０〜ＡＣＲ＿ＢＫ３は、バンクアドレスおよびカラムアドレスである。ＤＥＬＡＹＥＤ＿ＡＣＣＲ＿ＢＫ０〜ＤＥＬＡＹＥＤ＿ＡＣＣＲ＿ＢＫ３は、ページアドレスである。信号ＤＥＬＡＹＥＤ＿ＬＡＴＥＳＴ＿ＢＫ０〜ＤＥＬＡＹＥＤ＿ＬＡＴＥＳＴ＿ＢＫ３は、アクティブコマンド、リードコマンド、ライトコマンド、バンクアドレス、カラムアドレス、ページアドレス等のコマンドおよびアドレスに基づいて、フラグラッチ部ＦＬのフラグの状態をセットまたはリセットする信号である。信号ＤＥＬＡＹＥＤ＿ＬＡＴＥＳＴ＿ＢＫ０〜ＤＥＬＡＹＥＤ＿ＬＡＴＥＳＴ＿ＢＫ３は、データ読出しまたはデータ書込み時に入力されるアクティブコマンド、リードコマンドあるいはライトコマンドに追加ビットとして付加すればよい。これにより、メインコントローラＭＣＮＴは、アクティブコマンド、リードコマンドあるいはライトコマンドを受けたときに、フラグラッチ部ＦＬのフラグの状態を設定することができる。
【００３１】
メモリバンクＢＫ０〜ＢＫ３の各メモリセルアレイＭＣＡは、それぞれアドレスシーケンサＡＤＤＳＥＱからバンクアドレスおよびカラムアドレスＡＣＲ＿ＢＫ０〜ＡＣＲ＿ＢＫ３を受け取り、それにより選択されたカラムのデータを対応するページバッファＷＲＢへ送る。
【００３２】
メモリバンクＢＫ０〜ＢＫ３の各ページバッファＷＲＢは、それぞれアドレスシーケンサＡＤＤＳＥＱからページアドレスＤＥＬＡＹＥＤ＿ＡＣＣＲ＿ＢＫ０〜ＤＥＬＡＹＥＤ＿ＡＣＣＲ＿ＢＫ３を受け取り、選択されたページからデータＤＱを出力する。
【００３３】
フラグラッチ部ＦＬは、各メモリバンクＢＫ０〜ＢＫ３に対応してフラグラッチ回路ＦＬＡＧ＿ＢＫ０〜ＦＬＡＧ＿ＢＫ３を備えている。フラグラッチ回路ＦＬＡＧ＿ＢＫ０〜ＦＬＡＧ＿ＢＫ３は、それぞれリードフラグＲＥＡＤ＿ＦＬＡＧ、ライトフラグＷＲＩＴＥ＿ＦＬＡＧ、ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷおよびアンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧのそれぞれに対応するラッチ回路を備えている。尚、図４では、これらのラッチ回路を簡略化して表示している。
【００３４】
リードフラグＲＥＡＤ＿ＦＬＡＧは、データ読出し動作において活性化される（立ち上がる）フラグであり、データ読出し動作を指示するリードコマンドＲＥＡＤ＿ＣＯＭを受けたときに活性化される。
【００３５】
ライトフラグＷＲＩＴＥ＿ＦＬＡＧは、データ書込み動作において活性化される（立ち上がる）フラグであり、データ書込み動作を指示するライトコマンドＷＲＩＴＥ＿ＣＯＭを受けたときに活性化される。
【００３６】
通常、ＭＲＡＭでは、データの書込みを禁止するデータマスクの単位とデータ書込みの単位（ＥＣＣ（Error Correction Code）の単位）が異なる。例えば、ＭＲＡＭは、６４ビットごとにＥＣＣを備え、３２ビット単位でデータマスクを行う。この場合、センスアンプＳＡは、データ書込みの対象の或るページのデータをページバッファＷＲＢに一旦読み出す必要がある。ページバッファＷＲＢへの読出しの際には、ＥＣＣを用いてデータを修正した後、ページバッファＷＲＢがデータを格納する。このため、リードコマンドＲＥＡＤ＿ＣＭＤだけでは、データ書込み動作とデータ読出し動作とを区別できない。従って、データ書込み動作とデータ読出し動作とを区別するために、ライトコマンドＷＲＩＴＥ＿ＣＯＭを受けていることを示すライトフラグＷＲＩＴＥ＿ＦＬＡＧが設けられている。例えば、ＭＲＡＭがリードコマンドＲＥＡＤ＿ＣＭＤおよびライトコマンドＷＲＩＴＥ＿ＣＭＤの両方を受けた場合、データ書込み動作であることが分かる。ＭＲＡＭがリードコマンドＲＥＡＤ＿ＣＭＤのみを受けた、ライトコマンドＷＲＩＴＥ＿ＣＭＤを受けていない場合、データ読出し動作であることが分かる。
【００３７】
ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷは、カラムアドレスＣＳＬの変更を禁止するＣＳＬウィンドウを示すフラグである。ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷが活性化されている期間が、ＣＳＬウィンドウの期間であり、カラムアドレスＣＳＬの変更を禁止する期間である。メインコントローラＭＣＮＴは、リードレイテンシＲＬＴの期間中において、ＣＳＬウィンドウフラグＣＳＬを活性状態にし、リードレイテンシＲＬＴの終了後、ＣＳＬウィンドウフラグＣＳＬを不活性状態にする。
【００３８】
アンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧは、カラムアドレスＣＳＬの変更の可否を示すフラグである。メインコントローラＭＣＮＴは、リードレイテンシＲＬＴの期間中において、アンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧを不活性状態にし、リードレイテンシＲＬＴの終了後、アンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧを活性状態にする。アンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧが活性状態になることによって、カラムアドレスＣＳＬの変更を許可する。
【００３９】
カラムアドレスＣＳＬの変更の可否は、ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷまたはアンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧのいずれか、または、両方から判断することができる。よって、ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷまたはアンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧのいずれか一方を省略してもよい。
【００４０】
データ読出し動作およびデータ書込み動作において、アンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧが不活性状態である場合、メインコントローラＭＣＮＴは、メモリバンクＢＫ０〜ＢＬ３のうち対応するメモリバンクにおいてカラムアドレスＣＳＬの変更を禁止し、ロック状態とする。データ読出し動作およびデータ書込み動作において、アンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧが活性状態である場合、メモリバンクＢＫ０〜ＢＬ３のうち対応するメモリバンクは、カラムアドレスＣＳＬの変更を許可し、アンロック状態とする。
【００４１】
以下、アンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧが不活性状態であり、かつ、ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷが活性状態である期間を、“ＣＳＬウィンドウ”と呼ぶ。ＣＳＬウィンドウの期間においては、カラムアドレスＣＳＬの変更が禁止される。本実施形態によるＭＲＡＭは、ＣＳＬウィンドウを監視することによって安全なカラムアドレスＣＳＬの変更を可能にする。
【００４２】
一般に、ＭＲＡＭでは、カラムアドレスを変更する場合には、プリチャージ期間が必要である。プリチャージ期間は、ロウアドレスを変更するための期間であり、ロウアドレスの変更後（プリチャージ期間の経過後）、カラムアドレスＣＳＬの変更が可能になる。ロウアドレスを変更するためには、ロウアドレスで指定されたワード線を充電する必要がある。このためプリチャージ期間（ｔＲＡＳ−ＣＡＳ）が必要となる。従って、従来、カラムアドレスＣＳＬの変更は、プリチャージ期間の経過後にしか許されていなかった。
【００４３】
本実施形態によるＭＲＡＭは、ＣＳＬウィンドウを設けることによって、カラムアドレス（ＣＳＬ）の変更が禁止されるリードレイテンシＲＬＴの期間を明確に規定する。これにより、リードレイテンシＲＬＴの経過後、カラムアドレスの変更を許可する。カラムアドレスの変更可能期間ＴＣＳＬは、ＣＳＬウィンドウの終了後、次のＣＳＬウィンドウの開始までの期間である。カラムアドレスの変更可能期間ＴＣＳＬにおいて、メインコントローラＭＣＮＴは、プリチャージを実行することなく、即ち、ロウアドレスを変更することなく、カラムアドレスを変更する。
【００４４】
図５および図６は、本実施形態に従ったＭＲＡＭのデータ読出し動作を示すタイミング図である。図７は、本実施形態に従ったＭＲＡＭのデータ読出し動作におけるフラグ状態を示す図である。図５は、ＣＳＬウィンドウ後に他のコマンドが発行されるシーケンスＳＥＱ１を示す。図６は、ＣＳＬウィンドウ内に他のコマンドが発行されるシーケンスＳＥＱ２を示す。図７は、シーケンスＳＥＱ１およびＳＥＱ２のそれぞれのフラグ状態を示す。図７の塗りつぶした四角は、コマンドまたはフラグが不活性状態であることを示し、塗りつぶしていない四角は、コマンドまたはフラグが活性状態であることを示す。
【００４５】
以下、メモリバンクＢＫ０Ｌ内のカラムアドレスＣＳＬ＜０＞が選択された後、カラムアドレスＣＳＬ＜１＞が選択されるものとして説明を進める。本実施形態によるＭＲＡＭは、クロック信号ＣＫ＿ｔ、ＣＫ＿ｃに従って動作する。
【００４６】
まず、図５に示すシーケンスＳＥＱ１を説明する。Ｔ０において、ＭＲＡＭは、アクティブコマンド（図示せず）およびリードコマンドＲＥＡＤ＿ＣＭＤを受け取る。アクティブコマンドを受けるときに、バンクアドレスおよびロウアドレスを受け取り、リードコマンドＲＥＡＤ＿ＣＭＤを受けるときに、バンクアドレスおよびカラムアドレスＣＡ＜９：０＞を受け取る。
【００４７】
ここでは、データ読出し対象のバンクはメモリバンクＢＫ０Ｌであり、データ読出し対象カラムはメモリバンクＢＫ０ＬのカラムＣＬＳ＜０＞である。以下、図３の左側のメモリバンクＢＫ０Ｌの動作についてのみ説明しているが、上述の通り、図３の右側のメモリバンクＢＫ０Ｌについても同様に動作している。また、アドレスＢＫ０、ＡＣ５を変更することによって他のメモリバンクも同様に動作可能である。
【００４８】
リードコマンドＲＥＡＤ＿ＣＭＤの後、ＭＲＡＭは、ライトコマンドＷＲＩＴＥ＿ＣＭＤを受け取っていない。即ち、図７に示すようにライトフラグＷＲＩＴＥ＿ＦＬＡＧは、リードコマンドＲＥＡＤ＿ＣＭＤの発行時に不活性状態である。従って、シーケンスＳＥＱ１は、データ読出し動作である。
【００４９】
Ｔ０〜Ｔ８のリードレイテンシＲＬＴの期間において、メモリバンクＢＫ０ＬのメモリセルアレイＭＣＡのデータがページバッファＷＲＢへ読み出される。ページバッファリード信号ＰＢＲ＿ＬＴＣ＜０＞〜ＰＢＲ＿ＬＴＣ＜７＞は、メモリセルアレイＭＣＡからページバッファＷＲＢへデータを読み出すときに活性化される信号である。ページバッファリード信号ＰＢＲ＿ＬＴＣ＜ｉ＞が活性化されている場合には、メモリバンクＢＫ０ＬのＵＰＰＥＲ側およびＬＯＷＥＲ側の各８ページのうちページ＜ｉ＞のデータがメモリセルアレイＭＣＡからページバッファＷＲＢへ読み出される。リードレイテンシＲＬＴの期間において、メモリバンクＢＫ０Ｌの選択ページのデータがメモリセルアレイＭＣＡからページバッファＷＲＢへ読み出される。
【００５０】
リードレイテンシＲＬＴの期間においてメモリバンクＢＫ０ＬのメモリセルアレイＭＣＡからページバッファＷＲＢへデータを読み出しているため、メモリバンクＢＫ０ＬのカラムアドレスＣＳＬを変更することはできない。従って、Ｔ０〜Ｔ８において、ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷが活性状態に設定され、アンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧが不活性状態に設定される。アンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧの不活性状態は、図７においても示されている。
【００５１】
ここで、シーケンスＳＥＱ１では、ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷ内において、他のリードコマンドまたはライトコマンドは発行されていない。従って、図７に示すように、ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷ内のＲＥＡＤ＿ＣＭＤ／ＷＲＩＴＥ＿ＣＭＤは、不活性状態である。
【００５２】
尚、ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷ内におけるＲＥＡＤ＿ＣＭＤ／ＷＲＩＴＥ＿ＣＭＤのフラグは、図４のフラグラッチ部ＦＬに追加してもよい。あるいは、ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷ内においてＲＥＡＤ＿ＣＭＤ／ＷＲＩＴＥ＿ＣＭＤが発行された場合には、後述するシーケンスＳＥＱ２のようにＣＳＬウィンドウをリセットするので、ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷを不活性にし、かつ、アンロックフラグＵＮＬＯＣＫ＿ＦＬＧを活性にするだけでもよい。
【００５３】
図５に示すＴ８において、リードレイテンシＲＬＴが終了すると、ＣＳＬウィンドウフラグＣＳＬ＿ＷＩＮＤＯＷが不活性化され、アンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧが活性化される。これにより、ＣＳＬウィンドウが終了し、メモリバンクＢＫ０Ｌは、ＣＳＬ変更可能期間ＴＣＳＬに入る。
【００５４】
ＣＳＬ変更可能期間ＴＣＳＬにおいて、ＭＲＡＭは、ロウアドレス（ワード線ＷＬ）を変更することなく、カラムアドレスＣＳＬ(ビット線ＢＬ)を変更する。ロウアドレスを変更しないので、アクティブコマンドおよびプリチャージ期間が不要となる。このように、本実施形態によるＭＲＡＭは、ＣＳＬ変更可能期間ＴＣＳＬにおいて、ロウアドレスを変更することなく、カラムアドレスＣＳＬを変更可能とし、プリチャージ期間を省略している。そして、プリチャージ期間を省略するために、ＣＳＬウィンドウを設け、ＣＳＬウィンドウの期間中においてカラムアドレスＣＳＬの変更を禁止する。このように、本実施形態は、ＣＳＬウィンドウの期間においてカラムアドレスＣＳＬの変更を禁止しているので、従来のようにカラムアドレスＣＳＬの変更のためにプリチャージコマンドを発行する必要がない。
【００５５】
次に、図６に示すシーケンスＳＥＱ２を説明する。シーケンスＳＥＱ２におけるＴ０〜Ｔ５のＭＲＡＭの動作は、シーケンスＳＥＱ１におけるＴ０〜Ｔ５のＭＲＡＭの動作と同様である。
【００５６】
その後、シーケンスＳＥＱ２では、ＣＳＬウィンドウの期間中のＴ６において、メモリバンクＢＫ０Ｌに対する他のリードコマンドＲＥＡＤ＿ＣＭＤが発行されている。
【００５７】
この場合、メインコントローラＭＣＮＴは、ＣＳＬウィンドウをリセットする。即ち、ＣＳＬウィンドウをリセットすることにより、カラムアドレスＣＳＬを変更可能にし、ＣＳＬウィンドウを再度開始する。例えば、Ｔ６において発行されているリードコマンドＲＥＡＤ＿ＣＭＤは、カラムアドレスＣＳＬ＜１＞を含む。これにより、ＣＳＬウィンドウがリセットされるときに、カラムアドレスＣＳＬは、ＣＳＬ＜０＞からＣＳＬ＜１＞へ変更される。そして、Ｔ６から新しいＣＳＬウィンドウがセットされる。この新しいＣＳＬウィンドウは、Ｔ１４において、リードレイテンシＲＬＴの終了時に終了する。ＣＳＬウィンドウの期間内（Ｔ１２〜Ｔ１３）において、メモリバンクＢＫ０Ｌの選択ページのデータがメモリセルアレイＭＣＡからページバッファＷＲＢへ読み出される。
【００５８】
Ｔ１４〜Ｔ１７において、ＭＲＡＭは、ＣＳＬ変更可能期間ＴＣＳＬに入る。また、リードレイテンシＲＬＴの終了後（メモリバンクＢＫ０ＬにおいてデータがメモリセルアレイＭＣＡからページバッファＷＲＢへ読み出された後）、読出しデータは、外部へ出力されている。このとき出力されるデータは、カラムアドレスＣＳＬ＜１＞のデータである。
【００５９】
ＣＳＬ変更可能期間ＴＣＳＬにおいて、ＭＲＡＭは、ＣＳＬ変更可能期間ＴＣＳＬにおいて、ロウアドレスを変更することなく、カラムアドレスＣＳＬを変更可能とし、プリチャージ期間を省略している。
【００６０】
このように、本実施形態によるＭＲＡＭは、ＣＳＬウィンドウの期間中に、同一メモリバンクＢＫ０ＬのリードコマンドＲＥＡＤ＿ＣＭＤを受けた場合、ＣＳＬウィンドウをリセットし、新しいＣＳＬウィンドウを開始する。即ち、メインコントローラＭＣＮＴは、図７に示すように、アンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧを一旦活性状態にし、カラムアドレスの変更後、再度、新しいＣＳＬウィンドウに対応するアンロックフラグＵＮＬＯＣＫ＿ＦＬＡＧをセットする。換言すると、メインコントローラＭＣＮＴは、ＣＳＬウィンドウフラグを一旦不活性状態にリセットし、カラムアドレスの変更後、再度、ＣＳＬウィンドウフラグを活性状態に再度セットする。これにより、ＭＲＡＭは、新しいリードコマンドＲＥＡＤ＿ＣＭＤに対応するデータを安全に読み出すことができる。
【００６１】
尚、ＣＳＬウィンドウの期間中に、同一メモリバンクＢＫ０Ｌのライトコマンドを受けた場合も、メインコントローラＭＣＮＴは、ＣＳＬウィンドウをリセットする。これにより、ＭＲＡＭは、新しいライトコマンドに対応するデータを安全に書き込むことができる。
【００６２】
本実施形態によるＭＲＡＭは、ＣＳＬウィンドウを設けることによって、プリチャージを実行することなく、カラムアドレスＣＳＬを変更しながらデータを破壊することなく読み出すことができる。その結果、カラムアドレスＣＳＬを変更するときに、プリチャージ期間を設ける必要がなくなるので、カラムアドレスＣＳＬを変更しながらデータを高速に読み出すことができる。
【００６３】
尚、ロウアドレスを変更する場合には、アクティブコマンドおよびプリチャージ期間が必要となる。
【００６４】
上記実施形態は、データ読出し動作に関する実施形態である。しかし、上記実施形態は、データ書込み動作に適用することができる。データ書込み動作では、メインコントローラＭＣＮＴは、ページバッファＷＲＢからメモリセルアレイＭＣＡにデータを書き込むライトレイテンシの期間にＣＳＬウィンドウを設定すればよい。これにより、データ書込み動作も高速化される。
【００６５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６６】
ＢＬ・・・ビット線、ＷＬ・・・ワード線、ＢＫ・・・メモリバンク、ＣＡＲ・・・コマンド・アドレスレシーバ、ＭＣＮＴ・・・メインコントローラ、ＤＱＢ・・・データバッファ、Ｉ／Ｏ・・・入出力部、ＭＣＡ・・・メモリセルアレイ、ＳＡ・・・センスアンプ、ＷＤ・・・ライトドライバ、ＣＤ・・・カラムデコーダ、ＲＤ・・・ロウデコーダ、ＷＲＢ・・・ページバッファ、ＭＵＸ・・・マルチプレクサ、ＡＤＤＳＥＱ・・・アドレスシーケンサ、ＦＬ・・・フラグラッチ部
【図１】
2013200906.tif 000003
【図２】
2013200906.tif 000004
【図３】
2013200906.tif 000005
【図４】
2013200906.tif 000006
【図５】
2013200906.tif 000007
【図６】
2013200906.tif 000008
【図７】
2013200906.tif 000009