(57)【要約】【課題】  液晶駆動回路の消費電流および回路基板の実装面積を同時に抑える。【解決手段】  第１の電位と前記第１の電位より低い第２の電位との間に直列に接続される複数の抵抗と、前記複数の抵抗の接続点に発生する、前記第１の電位と前記第２の電位との間の１つ以上の中間電位をそれぞれインピーダンス変換して出力する１つ以上の電圧フォロワ回路と、それぞれ所定の順序で、前記第１の電位、前記第２の電位、または前記中間電位を取るコモン信号を液晶パネルのコモン電極に供給するコモン信号出力回路と、前記コモン信号に応じて、前記第１の電位、前記第２の電位、または前記中間電位を取るセグメント信号を前記液晶パネルのセグメント電極に供給するセグメント信号出力回路と、を有し、前記セグメント信号出力回路は、前記セグメント信号の電位を切り替える場合に、第１の期間だけ前記セグメント信号のインピーダンスを増加させる。【選択図】  図１
2013041029.tif 000002
【特許請求の範囲】
【請求項１】
第１の電位と前記第１の電位より低い第２の電位との間に直列に接続される複数の抵抗と、
前記複数の抵抗の接続点に発生する、前記第１の電位と前記第２の電位との間の１つ以上の中間電位をそれぞれインピーダンス変換して出力する１つ以上の電圧フォロワ回路と、
それぞれ所定の順序で、前記第１の電位、前記第２の電位、または前記中間電位を取るコモン信号を液晶パネルのコモン電極に供給するコモン信号出力回路と、
前記コモン信号に応じて、前記第１の電位、前記第２の電位、または前記中間電位を取るセグメント信号を前記液晶パネルのセグメント電極に供給するセグメント信号出力回路と、
を有し、
前記セグメント信号出力回路は、前記セグメント信号の電位を切り替える場合に、第１の期間だけ前記セグメント信号のインピーダンスを増加させることを特徴とする液晶駆動回路。
【請求項２】
前記コモン信号出力回路は、前記コモン信号の電位を切り替える場合に、第２の期間だけ前記コモン信号のインピーダンスを増加させることを特徴とする請求項１に記載の液晶駆動回路。
【請求項３】
前記コモン信号出力回路は、前記第１の電位、前記第２の電位、および前記中間電位から選択された電位を取る前記コモン信号を出力する第１および第２のスイッチ回路を含み、
前記第１および第２のスイッチ回路は、並列に接続され、
前記第１のスイッチ回路の出力インピーダンスは、前記第２のスイッチ回路の出力インピーダンスより低く、
前記第２の期間には、前記第１のスイッチ回路がオフとなり、
前記セグメント信号出力回路は、前記第１の電位、前記第２の電位、および前記中間電位から選択された電位を取る前記セグメント信号を出力する第３および第４のスイッチ回路を含み、
前記第３および第４のスイッチ回路は、並列に接続され、
前記第３のスイッチ回路の出力インピーダンスは、前記第４のスイッチ回路の出力インピーダンスより低く、
前記第１の期間には、前記第３のスイッチ回路がオフとなることを特徴とする請求項２に記載の液晶駆動回路。
【請求項４】
前記第１ないし第４のスイッチ回路は、それぞれ第１ないし第４のトランスミッションゲートで構成され、
前記第１のトランスミッションゲートを構成するトランジスタのサイズは、前記第２のトランスミッションゲートを構成するトランジスタのサイズより大きく、
前記第３のトランスミッションゲートを構成するトランジスタのサイズは、前記第４のトランスミッションゲートを構成するトランジスタのサイズより大きいことを特徴とする請求項３に記載の液晶駆動回路。
【請求項５】
前記コモン信号出力回路は、前記第１および第２のスイッチ回路と並列に接続され、前記第１のスイッチ回路の出力インピーダンスより高く、前記第２のスイッチ回路の出力インピーダンス以下の出力インピーダンスを有する第５のスイッチ回路をさらに含み、
前記第５のスイッチ回路は、前記第１のスイッチ回路と同期してオン・オフ制御されるように、または前記第２のスイッチ回路と同期してオン・オフ制御されるように設定可能であり、
前記セグメント信号出力回路は、前記第３および第４のスイッチ回路と並列に接続され、前記第３のスイッチ回路の出力インピーダンスより高く、前記第４のスイッチ回路の出力インピーダンス以下の出力インピーダンスを有する第６のスイッチ回路をさらに含み、
前記第６のスイッチ回路は、前記第３のスイッチ回路と同期してオン・オフ制御されるように、または前記第４のスイッチ回路と同期してオン・オフ制御されるように設定可能であることを特徴とする請求項４または請求項５に記載の液晶駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶駆動回路に関する。
【背景技術】
【０００２】
セグメント表示方式や単純マトリクス駆動方式の液晶パネルでは、一般に、コモン信号およびセグメント信号をそれぞれコモン電極およびセグメント電極に供給し、両電極間の電圧（電位差）に応じて点灯または消灯を制御する。
【０００３】
これらの液晶パネルでは、時分割駆動を行うことによって、液晶駆動用ＩＣの出力端子数より多くのセグメント（画素）を表示することができる。例えば、コモン電極数ｍ、セグメント電極数ｎの液晶パネルでは、１／ｍデューティ駆動を行うことによって、最大ｍ×ｎ個のセグメントを表示することができる。また、時分割駆動においては、１／Ｓバイアス駆動が行われ、各信号は、（Ｓ＋１）個の電位を取り得る。例えば、特許文献１の図４では、１／３バイアス駆動に用いられるＬＣＤ駆動電源回路が開示されている。
【０００４】
ここで、時分割駆動を行う一般的な液晶駆動回路の構成および動作の一例をそれぞれ図１０および図１１に示す。
【０００５】
図１０に示すように、コモン信号出力回路７およびセグメント信号出力回路８には、高電位側および低電位側の電源電位ＶＤＤおよびＶＳＳのほか、電源電圧Ｖ０（＝ＶＤＤ−ＶＳＳ）を抵抗Ｒ１ないしＲ３で分圧した中間電位Ｖ１およびＶ２が供給されている。したがって、当該液晶駆動回路では、１／３バイアス駆動（Ｓ＝３）が行われている。
【０００６】
また、図１１は、１／４デューティ駆動（ｍ＝４）を行う液晶駆動回路の動作を示している。図１１に示されているように、コモン信号ＣＯＭｉ（１≦ｉ≦ｍ）の電位は、１周期Ｔ０のうち、１／４周期の間電源電位ＶＤＤまたはＶＳＳとなり、３／４周期の間中間電位Ｖ１またはＶ２となっている。一方、セグメント信号ＳＥＧｊおよびＳＥＧｊ’（１≦ｊ，ｊ’≦ｎ）は、当該信号が供給されるセグメント電極に対応する４個のセグメントの点灯または消灯に応じた電位を取る。
【０００７】
このようにして、１／ｍデューティ、１／Ｓバイアスの駆動方式を用いることによって、液晶駆動用ＩＣの出力端子数より多くのセグメントを表示することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−１０４９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、コモン信号ＣＯＭｉが供給されるコモン電極とセグメント信号ＳＥＧｊが供給されるセグメント電極とは、液晶を介して容量結合されているため、一方の信号の電位の変化によって他方の信号にひげ状のスパイクノイズが発生する可能性がある。そのため、図１０に示した液晶駆動回路では、特許文献１の図４と同様に、コンデンサＣ１およびＣ２を安定化容量として用いて、スパイクノイズを吸収し、中間電位Ｖ１およびＶ２を安定化させている。また、図１２に示すように、オペアンプ（演算増幅器）ＯＰ１およびＯＰ２でそれぞれ構成される電圧フォロワ回路を用いて、中間電位Ｖ１およびＶ２を安定化させる液晶駆動回路も知られている。
【００１０】
しかしながら、安定化容量として用いられるコンデンサの容量は、液晶パネルに応じて十分に大きくする必要があるため、通常外付け部品となり、回路基板の実装面積が増大する。一方、電圧フォロワ回路を構成するオペアンプの出力インピーダンスは、十分に小さくする必要があるため、消費電流が増大する。
【００１１】
また、オペアンプの出力インピーダンスが十分に小さくない場合には、図１３および図１４に示すように、スパイクノイズＳｐが十分に吸収されず、液晶パネルに残像などの表示不良が発生する場合もある。ここで、一例として、図１３は、セグメント信号ＳＥＧｊの電位が中間電位となっている間にコモン信号ＣＯＭ１の電位が切り替わる場合に発生するスパイクノイズＳｐを示している。一方、図１４は、コモン信号ＣＯＭ１の電位が中間電位となっている間にセグメント信号ＳＥＧｊ’の電位が切り替わる場合に発生するスパイクノイズＳｐを示している。
【００１２】
そのため、良好な表示品質を確保するためには、液晶駆動回路の消費電流と回路基板の実装面積とがトレードオフの関係となる。
【課題を解決するための手段】
【００１３】
前述した課題を解決する主たる本発明は、第１の電位と前記第１の電位より低い第２の電位との間に直列に接続される複数の抵抗と、前記複数の抵抗の接続点に発生する、前記第１の電位と前記第２の電位との間の１つ以上の中間電位をそれぞれインピーダンス変換して出力する１つ以上の電圧フォロワ回路と、それぞれ所定の順序で、前記第１の電位、前記第２の電位、または前記中間電位を取るコモン信号を液晶パネルのコモン電極に供給するコモン信号出力回路と、前記コモン信号に応じて、前記第１の電位、前記第２の電位、または前記中間電位を取るセグメント信号を前記液晶パネルのセグメント電極に供給するセグメント信号出力回路と、を有し、前記セグメント信号出力回路は、前記セグメント信号の電位を切り替える場合に、第１の期間だけ前記セグメント信号のインピーダンスを増加させることを特徴とする液晶駆動回路である。
【００１４】
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
【発明の効果】
【００１５】
本発明によれば、良好な表示品質を確保しつつ、液晶駆動回路の消費電流および回路基板の実装面積を同時に抑えることができる。
【図面の簡単な説明】
【００１６】
【図１】コモン信号出力回路１およびセグメント信号出力回路４の具体的な構成の一例を示す回路ブロック図である。
【図２】本発明の一実施形態における液晶駆動回路全体の構成の概略を示す回路ブロック図である。
【図３】本発明の一実施形態における液晶駆動回路の動作を説明する図である。
【図４】本発明の一実施形態における液晶駆動回路の動作を説明する図である。
【図５】出力選択回路の他の構成例を示す回路ブロック図である。
【図６】出力選択回路の他の構成例を示す回路ブロック図である。
【図７】液晶駆動回路の駆動方式の他の例を示す図である。
【図８】液晶駆動回路の駆動方式のさらに他の例を示す図である。
【図９】液晶駆動回路の駆動方式のさらに他の例を示す図である。
【図１０】外付けのコンデンサを備えた一般的な液晶駆動回路の構成の一例を示す回路ブロック図である。
【図１１】図１０に示した液晶駆動回路の動作を説明する図である。
【図１２】電圧フォロワ回路を備えた一般的な液晶駆動回路の構成の一例を示す回路ブロック図である。
【図１３】図１２に示した液晶駆動回路の動作を説明する図である。
【図１４】図１２に示した液晶駆動回路の動作を説明する図である。
【発明を実施するための形態】
【００１７】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１８】
＝＝＝液晶駆動回路全体の構成の概略＝＝＝
以下、図２を参照して、本発明の一実施形態における液晶駆動回路全体の構成の概略について説明する。
【００１９】
図２に示されている液晶駆動回路は、液晶パネル９を駆動するための回路であり、抵抗Ｒ１ないしＲ３、オペアンプＯＰ１、ＯＰ２、コモン信号出力回路１、およびセグメント信号出力回路４を含んで構成されている。
【００２０】
抵抗Ｒ１ないしＲ３は、当該順序で直列に接続されている。また、抵抗Ｒ１の一端は、高電位側の電源電位ＶＤＤ（第１の電位）に接続され、抵抗Ｒ３の一端は、低電位側の電源電位ＶＳＳ（第２の電位）に接続されている。
【００２１】
オペアンプＯＰ１は、非反転入力が抵抗Ｒ１およびＲ２の接続点に接続され、反転入力と出力とが接続されて、電圧フォロワ回路を構成している。また、オペアンプＯＰ２は、非反転入力が抵抗Ｒ２およびＲ３の接続点に接続され、反転入力と出力とが接続されて、電圧フォロワ回路を構成している。
【００２２】
コモン信号出力回路１およびセグメント信号出力回路４には、いずれも、電源電位ＶＤＤおよびＶＳＳと、オペアンプＯＰ１およびＯＰ２からそれぞれ出力される中間電位Ｖ１およびＶ２とが供給されている。また、コモン信号出力回路１から出力されるコモン信号ＣＯＭ１ないしＣＯＭｍは、液晶パネル９のｍ個のコモン電極（不図示）にそれぞれ供給されている。一方、セグメント信号出力回路４から出力されるセグメント信号ＳＥＧ１ないしＳＥＧｎは、液晶パネル９のｎ個のセグメント電極（不図示）にそれぞれ供給されている。
【００２３】
＝＝＝コモン信号出力回路およびセグメント信号出力回路の構成＝＝＝
以下、図１を参照して、コモン信号出力回路１およびセグメント信号出力回路４のさらに具体的な構成について説明する。なお、図１は、コモン信号出力回路１のうち、任意の１つのコモン信号ＣＯＭｉ（１≦ｉ≦ｍ）を出力する回路のみを示し、セグメント信号出力回路４のうち、任意の１つのセグメント信号ＳＥＧｊ（１≦ｊ≦ｎ）を出力する回路のみを示している。
【００２４】
コモン信号出力回路１は、電源電位選択回路１０、中間電位選択回路２０、および出力選択回路３０で構成されている。
【００２５】
電源電位選択回路１０は、ＰＭＯＳ（P-channel Metal-Oxide Semiconductor：Ｐチャネル金属酸化膜半導体）トランジスタ１１およびＮＭＯＳ（N-channel MOS：Ｎチャネル金属酸化膜半導体）トランジスタ１２を含んで構成されている。
【００２６】
トランジスタ１１および１２のソースは、それぞれ電源電位ＶＤＤおよびＶＳＳに接続され、ドレインは、互いに接続されている。また、トランジスタ１１および１２のゲートには、いずれもクロック信号Ｓ１の反転信号が入力されている。そして、トランジスタ１１および１２のドレイン同士の接続点からは、電源電位信号Ｖ０３ＣＭが出力されている。
【００２７】
中間電位選択回路２０は、トランスミッションゲート（アナログスイッチ）２１および２２を含んで構成されている。
【００２８】
トランスミッションゲート２１および２２の一端は、それぞれ中間電位Ｖ１およびＶ２に接続され、他端は、互いに接続されている。また、トランスミッションゲート２１および２２には、クロック信号Ｓ１およびその反転信号が制御信号として入力されている。そして、トランスミッションゲート２１および２２の他端同士の接続点からは、中間電位信号Ｖ１２ＣＭが出力されている。なお、トランスミッションゲート２１は、クロック信号Ｓ１がロー・レベルの間オンとなり、トランスミッションゲート２２は、クロック信号Ｓ１がハイ・レベルの間オンとなる。
【００２９】
出力選択回路３０は、トランスミッションゲート３１ないし３４、ＡＮＤ回路（論理積回路）Ａ１、Ａ２、およびインバータ（反転回路）ＩＶ１、ＩＶ２を含んで構成されている。なお、トランスミッションゲート３１および３２は、第１のスイッチ回路（第１のトランスミッションゲート）に相当し、トランスミッションゲート３３および３４は、第２のスイッチ回路（第２のトランスミッションゲート）に相当する。また、トランスミッションゲート３１および３２を構成するトランジスタのサイズは、トランスミッションゲート３３および３４を構成するトランジスタのサイズより大きく、一例として、数十倍のサイズとなっている。
【００３０】
ＡＮＤ回路Ａ１には、クロック信号Ｓ２とエッジ検出信号Ｓ４とが入力され、インバータＩＶ１からは、ＡＮＤ回路Ａ１の出力信号の反転信号が出力されている。また、ＡＮＤ回路Ａ２には、クロック信号Ｓ２の反転信号とエッジ検出信号Ｓ４とが入力され、インバータＩＶ２からは、ＡＮＤ回路Ａ２の出力信号の反転信号が出力されている。
【００３１】
トランスミッションゲート３１および３２の一端には、それぞれ電源電位信号Ｖ０３ＣＭおよび中間電位信号Ｖ１２ＣＭが入力され、他端は、いずれもコモン信号ＣＯＭｉの出力ノードに接続されている。また、トランスミッションゲート３１には、ＡＮＤ回路Ａ１の出力信号およびその反転信号が制御信号として入力され、トランスミッションゲート３１は、ＡＮＤ回路Ａ１の出力信号がハイ・レベルの間オンとなる。一方、トランスミッションゲート３２には、ＡＮＤ回路Ａ２の出力信号およびその反転信号が制御信号として入力され、トランスミッションゲート３２は、ＡＮＤ回路Ａ２の出力信号がハイ・レベルの間オンとなる。
【００３２】
トランスミッションゲート３３および３４は、それぞれトランスミッションゲート３１および３２と並列に接続されている。また、トランスミッションゲート３３および３４には、クロック信号Ｓ２およびその反転信号が制御信号として入力されている。なお、トランスミッションゲート３３は、クロック信号Ｓ２がハイ・レベルの間オンとなり、トランスミッションゲート３４は、クロック信号Ｓ２がロー・レベルの間オンとなる。
【００３３】
セグメント信号出力回路４は、電源電位選択回路４０、中間電位選択回路５０、および出力選択回路６０で構成されている。
【００３４】
電源電位選択回路４０は、ＰＭＯＳトランジスタ４１およびＮＭＯＳトランジスタ４２を含んで構成されている。
【００３５】
トランジスタ４１および４２のソースは、それぞれ電源電位ＶＤＤおよびＶＳＳに接続され、ドレインは、互いに接続されている。また、トランジスタ４１および４２のゲートには、いずれもクロック信号Ｓ１が入力されている。そして、トランジスタ４１および４２のドレイン同士の接続点からは、電源電位信号Ｖ０３ＳＧが出力されている。
【００３６】
中間電位選択回路５０は、トランスミッションゲート５１および５２を含んで構成されている。
【００３７】
トランスミッションゲート５１および５２の一端は、それぞれ中間電位Ｖ１およびＶ２に接続され、他端は、互いに接続されている。また、トランスミッションゲート５１および５２には、クロック信号Ｓ１およびその反転信号が制御信号として入力されている。そして、トランスミッションゲート５１および５２の他端同士の接続点からは、中間電位信号Ｖ１２ＳＧが出力されている。なお、トランスミッションゲート５１は、クロック信号Ｓ１がハイ・レベルの間オンとなり、トランスミッションゲート５２は、クロック信号Ｓ１がロー・レベルの間オンとなる。
【００３８】
出力選択回路６０は、トランスミッションゲート６１ないし６４、ＡＮＤ回路Ａ３、Ａ４、およびインバータＩＶ３、ＩＶ４を含んで構成されている。なお、トランスミッションゲート６１および６２は、第３のスイッチ回路（第３のトランスミッションゲート）に相当し、トランスミッションゲート６３および６４は、第４のスイッチ回路（第４のトランスミッションゲート）に相当する。また、トランスミッションゲート６１および６２を構成するトランジスタのサイズは、トランスミッションゲート６３および６４を構成するトランジスタのサイズより大きく、一例として、数十倍のサイズとなっている。
【００３９】
ＡＮＤ回路Ａ３には、クロック信号Ｓ３とエッジ検出信号Ｓ５とが入力され、インバータＩＶ３からは、ＡＮＤ回路Ａ３の出力信号の反転信号が出力されている。また、ＡＮＤ回路Ａ４には、クロック信号Ｓ３の反転信号とエッジ検出信号Ｓ５とが入力され、インバータＩＶ４からは、ＡＮＤ回路Ａ４の出力信号の反転信号が出力されている。
【００４０】
トランスミッションゲート６１および６２の一端には、それぞれ電源電位信号Ｖ０３ＳＧおよび中間電位信号Ｖ１２ＳＧが入力され、他端は、いずれもセグメント信号ＳＥＧｊの出力ノードに接続されている。また、トランスミッションゲート６１には、ＡＮＤ回路Ａ３の出力信号およびその反転信号が制御信号として入力され、トランスミッションゲート６１は、ＡＮＤ回路Ａ３の出力信号がハイ・レベルの間オンとなる。一方、トランスミッションゲート６２には、ＡＮＤ回路Ａ４の出力信号およびその反転信号が制御信号として入力され、トランスミッションゲート６２は、ＡＮＤ回路Ａ４の出力信号がハイ・レベルの間オンとなる。
【００４１】
トランスミッションゲート６３および６４は、それぞれトランスミッションゲート６１および６２と並列に接続されている。また、トランスミッションゲート６３および６４には、クロック信号Ｓ３およびその反転信号が制御信号として入力されている。なお、トランスミッションゲート６３は、クロック信号Ｓ３がハイ・レベルの間オンとなり、トランスミッションゲート６４は、クロック信号Ｓ３がロー・レベルの間オンとなる。
【００４２】
＝＝＝液晶駆動回路の動作＝＝＝
以下、図１ないし図４を適宜参照して、本実施形態における液晶駆動回路の動作について説明する。
【００４３】
抵抗Ｒ１ないしＲ３は、電源電圧Ｖ０（＝ＶＤＤ−ＶＳＳ）を分圧している。また、オペアンプＯＰ１で構成される電圧フォロワ回路は、抵抗Ｒ１およびＲ２の接続点に発生する中間電位Ｖ１をインピーダンス変換して出力する。一方、オペアンプＯＰ２で構成される電圧フォロワ回路は、抵抗Ｒ２およびＲ３の接続点に発生する中間電位Ｖ２をインピーダンス変換して出力する。
【００４４】
なお、抵抗Ｒ１ないしＲ３としては、一般に、抵抗値が等しいものが用いられる。したがって、ＶＤＤ−Ｖ１＝Ｖ１−Ｖ２＝Ｖ２−ＶＳＳ＝１／３Ｖ０となり、当該液晶駆動回路は、１／３バイアス駆動を行う。
【００４５】
ここで、図３および図４を参照して、当該液晶駆動回路が１／４デューティ駆動（ｍ＝４）を行う場合における、コモン信号出力回路１およびセグメント信号出力回路４の具体的な動作の一例について説明する。
【００４６】
なお、図３は、図１に示したコモン信号出力回路１がコモン信号ＣＯＭ１を出力し、セグメント信号出力回路４がセグメント信号ＳＥＧｊを出力する場合の動作を示している。また、セグメント信号ＳＥＧｊは、当該信号に対応する４個のセグメントがいずれも消灯する場合の波形が示されている。
【００４７】
一方、図４は、図１に示したコモン信号出力回路１がコモン信号ＣＯＭ１を出力し、セグメント信号出力回路４がセグメント信号ＳＥＧｊ’（１≦ｊ’≦ｎ）を出力する場合の動作を示している。また、セグメント信号ＳＥＧｊ’は、当該信号に対応する４個のセグメントのうち、コモン信号ＣＯＭ１およびＣＯＭ３に対応する２個のセグメントが点灯し、コモン信号ＣＯＭ２およびＣＯＭ４に対応する２個のセグメントが消灯する場合の波形が示されている。
【００４８】
まず、コモン信号出力回路１の動作について説明する。  
コモン信号出力回路１から出力されるコモン信号ＣＯＭ１の電位は、クロック信号Ｓ１およびＳ２に応じて選択される。
【００４９】
クロック信号Ｓ２は、１／４デューティのクロック信号であり、当該信号のハイ・レベル期間（Ｓ２＝Ｈ）は、コモン信号ＣＯＭ１に対応するｎ個のセグメントが選択される期間を示している。したがって、コモン信号出力回路１がコモン信号ＣＯＭ２ないしＣＯＭ４を出力する場合には、それぞれ１／４周期ずつクロック信号Ｓ２の波形がシフトされる。以下、コモン信号ＣＯＭｉに対応するｎ個のセグメントが選択されている期間（Ｓ２＝Ｈ）および選択されていない期間（Ｓ２＝Ｌ）を、それぞれコモン信号ＣＯＭｉの選択期間および非選択期間と称することとする。
【００５０】
一方、クロック信号Ｓ１は、クロック信号Ｓ２の１周期ごとに反転する、１／２デューティのクロック信号であり、それぞれ選択期間および非選択期間にコモン信号ＣＯＭ１が取る電位は、クロック信号Ｓ１に応じて選択される。
【００５１】
クロック信号Ｓ１がハイ・レベルとなると、トランジスタ１１がオンとなり、トランジスタ１２がオフとなり、電源電位選択回路１０から出力される電源電位信号Ｖ０３ＣＭの電位は、電源電位ＶＤＤとなる。また、トランスミッションゲート２１がオフとなり、トランスミッションゲート２２がオンとなり、中間電位選択回路２０から出力される中間電位信号Ｖ１２ＣＭの電位は、中間電位Ｖ２となる。
【００５２】
そして、この場合に、コモン信号ＣＯＭ１の選択期間（Ｓ２＝Ｈ）になると、トランスミッションゲート３３がオンとなり、トランスミッションゲート３４がオフとなり、出力選択回路３０から出力されるコモン信号ＣＯＭ１の電位は、電源電位ＶＤＤとなる。一方、コモン信号ＣＯＭ１の非選択期間（Ｓ２＝Ｌ）になると、トランスミッションゲート３３がオフとなり、トランスミッションゲート３４がオンとなり、コモン信号ＣＯＭ１の電位は、中間電位Ｖ２となる。
【００５３】
クロック信号Ｓ１がロー・レベルとなると、トランジスタ１１がオフとなり、トランジスタ１２がオンとなり、電源電位選択回路１０から出力される電源電位信号Ｖ０３ＣＭの電位は、電源電位ＶＳＳとなる。また、トランスミッションゲート２１がオンとなり、トランスミッションゲート２２がオフとなり、中間電位選択回路２０から出力される中間電位信号Ｖ１２ＣＭの電位は、中間電位Ｖ１となる。
【００５４】
そして、この場合に、コモン信号ＣＯＭ１の選択期間になると、トランスミッションゲート３３がオンとなり、トランスミッションゲート３４がオフとなり、出力選択回路３０から出力されるコモン信号ＣＯＭ１の電位は、電源電位ＶＳＳとなる。一方、コモン信号ＣＯＭ１の非選択期間になると、トランスミッションゲート３３がオフとなり、トランスミッションゲート３４がオンとなり、コモン信号ＣＯＭ１の電位は、中間電位Ｖ１となる。
【００５５】
ここで、エッジ検出信号Ｓ４は、コモン信号ＣＯＭ１の電位の切り替えのタイミングに相当するクロック信号Ｓ１およびＳ２の両エッジ（立ち上がりエッジおよび立ち下がりエッジ）を示す信号であり、これらのエッジから所定の期間Ｔ２（第２の期間）だけロー・レベルとなる。したがって、トランスミッションゲート３１および３２は、いずれもコモン信号ＣＯＭ１の電位の切り替わりから期間Ｔ２だけオフとなり、それ以外の期間においては、それぞれトランスミッションゲート３３および３４と同様にオン・オフ制御される。
【００５６】
また、前述したように、トランスミッションゲート３１および３３は並列に接続され、トランスミッションゲート３１を構成するトランジスタのサイズは、トランスミッションゲート３３を構成するトランジスタのサイズより大きくなっている。さらに、トランスミッションゲート３２および３４は並列に接続され、トランスミッションゲート３２を構成するトランジスタのサイズは、トランスミッションゲート３４を構成するトランジスタのサイズより大きくなっている。したがって、コモン信号ＣＯＭ１の電位の切り替わりから期間Ｔ２だけ、出力選択回路３０の出力インピーダンスが高い状態となり、コモン信号出力回路１から出力されるコモン信号ＣＯＭ１のインピーダンスは、一例として、数十倍に増加する。
【００５７】
このようにして、コモン信号出力回路１は、コモン信号ＣＯＭ１の電位を切り替える場合に期間Ｔ２だけスルーレートを低下させている。したがって、図１３と同様に、セグメント信号ＳＥＧｊの電位が中間電位となっている間にコモン信号ＣＯＭ１の電位が切り替わる場合であっても、図３に示すように、セグメント信号ＳＥＧｊに発生するスパイクノイズＳｐの大きさおよび収束時間を小さくすることができる。そのため、良好な表示品質を確保しつつ、消費電流および回路基板の実装面積を同時に抑えることができる。
【００５８】
次に、セグメント信号出力回路４の動作について説明する。  
セグメント信号出力回路４から出力されるセグメント信号（ＳＥＧｊ，ＳＥＧｊ’）の電位は、クロック信号Ｓ１およびＳ３に応じて選択される。
【００５９】
クロック信号Ｓ３のハイ・レベル期間は、セグメント信号（ＳＥＧｊ，ＳＥＧｊ’）に対応する４個のセグメントのうち、点灯するセグメントに対応するコモン信号ＣＯＭｉの選択期間を示している。前述したように、セグメント信号ＳＥＧｊに対応する４個のセグメントは、いずれも消灯するため、図３に示すように、クロック信号Ｓ３は、コモン信号ＣＯＭ１ないしＣＯＭ４のいずれの選択期間においてもロー・レベルとなる。一方、セグメント信号ＳＥＧｊ’に対応する４個のセグメントは、コモン信号ＣＯＭ１およびＣＯＭ３に対応する２個のセグメントが点灯するため、図４に示すように、クロック信号Ｓ３は、コモン信号ＣＯＭ１およびＣＯＭ３の選択期間にハイ・レベルとなる。
【００６０】
クロック信号Ｓ１がハイ・レベルとなると、トランジスタ４１がオフとなり、トランジスタ４２がオンとなり、電源電位選択回路４０から出力される電源電位信号Ｖ０３ＳＧの電位は、電源電位ＶＳＳとなる。また、トランスミッションゲート５１がオンとなり、トランスミッションゲート５２がオフとなり、中間電位選択回路５０から出力される中間電位信号Ｖ１２ＳＧの電位は、中間電位Ｖ１となる。
【００６１】
そして、この場合に、クロック信号Ｓ３がハイ・レベルとなると、トランスミッションゲート６３がオンとなり、トランスミッションゲート６４がオフとなり、出力選択回路６０から出力されるセグメント信号（ＳＥＧｊ，ＳＥＧｊ’）の電位は、電源電位ＶＳＳとなる。一方、クロック信号Ｓ３がロー・レベルとなると、トランスミッションゲート６３がオフとなり、トランスミッションゲート６４がオンとなり、セグメント信号（ＳＥＧｊ，ＳＥＧｊ’）の電位は、中間電位Ｖ１となる。
【００６２】
クロック信号Ｓ１がロー・レベルとなると、トランジスタ４１がオンとなり、トランジスタ４２がオフとなり、電源電位選択回路４０から出力される電源電位信号Ｖ０３ＳＧの電位は、電源電位ＶＤＤとなる。また、トランスミッションゲート５１がオフとなり、トランスミッションゲート５２がオンとなり、中間電位選択回路５０から出力される中間電位信号Ｖ１２ＳＧの電位は、中間電位Ｖ２となる。
【００６３】
そして、この場合に、クロック信号Ｓ３がハイ・レベルとなると、トランスミッションゲート６３がオンとなり、トランスミッションゲート６４がオフとなり、出力選択回路６０から出力されるセグメント信号（ＳＥＧｊ，ＳＥＧｊ’）の電位は、電源電位ＶＤＤとなる。一方、クロック信号Ｓ３がロー・レベルとなると、トランスミッションゲート６３がオフとなり、トランスミッションゲート６４がオンとなり、セグメント信号（ＳＥＧｊ，ＳＥＧｊ’）の電位は、中間電位Ｖ２となる。
【００６４】
ここで、エッジ検出信号Ｓ５は、セグメント信号（ＳＥＧｊ，ＳＥＧｊ’）の電位の切り替えのタイミングに相当するクロック信号Ｓ１およびＳ３の両エッジ（立ち上がりエッジおよび立ち下がりエッジ）を示す信号であり、これらのエッジから所定の期間Ｔ１（第１の期間）だけロー・レベルとなる。したがって、トランスミッションゲート６１および６２は、いずれもセグメント信号（ＳＥＧｊ，ＳＥＧｊ’）の電位の切り替わりから期間Ｔ１だけオフとなり、それ以外の期間においては、それぞれトランスミッションゲート６３および６４と同様にオン・オフ制御される。なお、図３および図４においては、一例として、Ｔ１＝Ｔ２とした場合を示している。
【００６５】
また、前述したように、トランスミッションゲート６１および６３は並列に接続され、トランスミッションゲート６１を構成するトランジスタのサイズは、トランスミッションゲート６３を構成するトランジスタのサイズより大きくなっている。さらに、トランスミッションゲート６２および６４は並列に接続され、トランスミッションゲート６２を構成するトランジスタのサイズは、トランスミッションゲート６４を構成するトランジスタのサイズより大きくなっている。したがって、セグメント信号（ＳＥＧｊ，ＳＥＧｊ’）の電位の切り替わりから期間Ｔ１だけ、出力選択回路６０の出力インピーダンスが高い状態となり、セグメント信号出力回路４から出力されるセグメント信号（ＳＥＧｊ，ＳＥＧｊ’）のインピーダンスは、一例として、数十倍に増加する。
【００６６】
このようにして、セグメント信号出力回路４は、セグメント信号（ＳＥＧｊ，ＳＥＧｊ’）の電位を切り替える場合に期間Ｔ１だけスルーレートを低下させている。したがって、図１４と同様に、コモン信号ＣＯＭ１の電位が中間電位となっている間にセグメント信号ＳＥＧｊ’の電位が切り替わる場合であっても、図４に示すように、コモン信号ＣＯＭ１に発生するスパイクノイズＳｐの大きさおよび収束時間を小さくすることができる。そのため、良好な表示品質を確保しつつ、消費電流および回路基板の実装面積を同時に抑えることができる。
【００６７】
＝＝＝出力選択回路の他の構成例＝＝＝
上記実施形態では、出力選択回路３０（６０）は、トランジスタのサイズが異なるトランスミッションゲートを用いて出力インピーダンスを変化させているが、これに限定されるものではない。例えば、期間Ｔ２（Ｔ１）において、トランスミッションゲートを構成するトランジスタのゲート電圧を中間の電圧とすることによって、出力選択回路３０（６０）の出力インピーダンスが高い状態にしてもよい。
【００６８】
上記実施形態では、一例として、Ｔ１＝Ｔ２としたが、これに限定されるものではない。出力選択回路３０（６０）は、期間Ｔ１およびＴ２の長さを個別に設定することもでき、また、設定レジスタ（不図示）に記憶されている設定値に応じて期間Ｔ１およびＴ２の長さを変更可能な構成としてもよい。
【００６９】
上記実施形態では、トランスミッションゲート３１および３２（６１および６２）は、いずれも期間Ｔ２（Ｔ１）にオフとなるように制御され、トランスミッションゲート３３および３４（６３および６４）は、常に何れか一方がオンとなるように制御されているが、これに限定されるものではない。出力選択回路３０（６０）は、例えば、期間Ｔ２（Ｔ１）以外の期間において、トランスミッションゲート３３および３４（６３および６４）がいずれもオフとなる構成としてもよい。
【００７０】
上記実施形態では、期間Ｔ２（Ｔ１）およびそれ以外の期間における出力選択回路３０（６０）の出力インピーダンス比は、トランスミッションゲート３１ないし３４（６１ないし６４）を構成するトランジスタのサイズによって予め決定されているが、これに限定されるものではない。出力選択回路３０（６０）は、例えば図５および図６に示すように、トランスミッションゲート３５および３６（６５および６６）をさらに含み、これらをオン・オフ制御するための制御信号を変更することができる構成としてもよい。なお、トランスミッションゲート３５および３６は、第５のスイッチ回路に相当し、トランスミッションゲート６５および６６は、第６のスイッチ回路に相当する。
【００７１】
図５および図６において、トランスミッションゲート３５（６５）は、トランスミッションゲート３１および３３（６１および６３）と並列に接続され、トランスミッションゲート３６（６６）は、トランスミッションゲート３２および３４（６２および６４）と並列に接続されている。ここで、トランスミッションゲートｘの出力インピーダンスをＺｘと表すこととすると、一例として、Ｚ３１＝Ｚ３２≪Ｚ３３＝Ｚ３４≦Ｚ３５＝Ｚ３６（Ｚ６１＝Ｚ６２≪Ｚ６３＝Ｚ６４≦Ｚ６５＝Ｚ６６）となる。
【００７２】
図５において、トランスミッションゲート３５および３６（６５および６６）は、それぞれトランスミッションゲート３３および３４（６３および６４）と同期してオン・オフ制御されるように設定されている。一方、図６において、トランスミッションゲート３５および３６（６５および６６）は、それぞれトランスミッションゲート３１および３２（６１および６２）と同期してオン・オフ制御されるように設定されている。なお、トランスミッションゲート３５および３６（６５および６６）は、さらに、常にオフとなるように設定され得る。
【００７３】
このようにして、出力選択回路３０（６０）は、トランスミッションゲート３５および３６（６５および６６）の制御信号を変更可能な構成とすることによって、期間Ｔ２（Ｔ１）およびそれ以外の期間における出力選択回路３０（６０）の出力インピーダンス比を変更することができる。なお、トランスミッションゲート３５および３６（６５および６６）の制御信号は、設定レジスタ（不図示）に記憶されている設定値に応じて変更したり、マスクの変更やレーザリペアなどにより配線を切り替えることによって変更したりすることができる。
【００７４】
なお、出力インピーダンス比が小さい場合には、スパイクノイズＳｐを十分に抑制することができず、残像などが発生する場合がある。一方、出力インピーダンス比が大きい場合には、コモン信号ＣＯＭｉおよびセグメント信号ＳＥＧｊの電位が完全に切り替わるまでの時間が長くなるため、ちらつきなどが発生する場合がある。そのため、実際に液晶パネル９を接続し、表示状態を確認しながら出力インピーダンス比を変更することによって、最適な表示品質に調整することができる。
【００７５】
＝＝＝液晶駆動回路の他の駆動方式＝＝＝
上記実施形態では、駆動方式として１／３バイアス駆動を行う液晶駆動回路について説明したが、これに限定されるものではない。
【００７６】
図７は、１／２バイアス駆動を行う液晶駆動回路の動作を示している。図７に示されているように、１／２バイアスの駆動方式では、セグメント信号（ＳＥＧｊ，ＳＥＧｊ’）は、中間電位Ｖ１を取ることはなく、中間電位Ｖ１に比べて十分に安定している電源電位ＶＤＤまたはＶＳＳのみを取る。したがって、当該駆動方式では、セグメント信号（ＳＥＧｊ，ＳＥＧｊ’）のインピーダンスのみを増加させ、コモン信号ＣＯＭｉに発生するスパイクノイズを抑制すればよい。さらに、１／３バイアスおよび１／２バイアスの駆動方式として、それぞれ図８および図９に示すものも一般に知られている。
【００７７】
前述したように、図１に示したセグメント信号出力回路４を有する液晶駆動回路において、セグメント信号ＳＥＧｊの電位を切り替える場合に、期間Ｔ１だけセグメント信号ＳＥＧｊのインピーダンスを増加させることによって、当該期間Ｔ１だけスルーレートを低下させてコモン信号ＣＯＭｉに発生するスパイクノイズＳｐを抑制することができ、良好な表示品質を確保しつつ、消費電流および回路基板の実装面積を同時に抑えることができる。
【００７８】
また、図１に示したコモン信号出力回路１をさらに有する液晶駆動回路において、コモン信号ＣＯＭｉの電位を切り替える場合に、期間Ｔ２だけコモン信号ＣＯＭｉのインピーダンスを増加させることによって、当該期間Ｔ２だけスルーレートを低下させてセグメント信号ＳＥＧｊに発生するスパイクノイズＳｐも抑制することができる。
【００７９】
また、並列に接続され、出力インピーダンスが異なるスイッチ回路を用いて、出力インピーダンスが低い方のスイッチ回路を期間Ｔ２（Ｔ１）だけオフすることによって、出力選択回路３０（６０）は、当該期間Ｔ２（Ｔ１）だけコモン信号ＣＯＭｉ（セグメント信号ＳＥＧｊ）のスルーレートを低下させることができる。
【００８０】
また、トランジスタのサイズが異なるトランスミッションゲートを用いて、トランジスタのサイズが大きい方のトランスミッションゲートを期間Ｔ２（Ｔ１）だけオフすることによって、当該期間Ｔ２（Ｔ１）だけ出力選択回路３０（６０）の出力インピーダンスを高い状態にすることができる。
【００８１】
また、出力選択回路３０（６０）は、トランスミッションゲート３５および３６（６５および６６）をさらに含み、これらをそれぞれトランスミッションゲート３１および３２（６１および６２）と同期してオン・オフ制御されるように、または、それぞれトランスミッションゲート３３および３４（６３および６４）と同期してオン・オフ制御されるように設定可能な構成とすることによって、期間Ｔ２（Ｔ１）およびそれ以外の期間における出力インピーダンス比を変更することができ、液晶パネル９を最適な表示品質に調整することができる。
【００８２】
なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。
【符号の説明】
【００８３】
１、７      コモン信号出力回路
４、８      セグメント信号出力回路
９          液晶パネル
１０、４０  電源電位選択回路
１１、４１  ＰＭＯＳ（Ｐチャネル金属酸化膜半導体）トランジスタ
１２、４２  ＮＭＯＳ（Ｎチャネル金属酸化膜半導体）トランジスタ
２０、５０  中間電位選択回路
２１、２２、５１、５２  トランスミッションゲート（アナログスイッチ）
３０、６０  出力選択回路
３１〜３６、６１〜６６  トランスミッションゲート（アナログスイッチ）
Ｒ１〜Ｒ３  抵抗
Ｃ１、Ｃ２  コンデンサ
ＯＰ１、ＯＰ２  オペアンプ（演算増幅器）
Ａ１〜Ａ４  ＡＮＤ回路（論理積回路）
ＩＶ１〜ＩＶ４  インバータ（反転回路）
【図１】
2013041029.tif 000003
【図２】
2013041029.tif 000004
【図３】
2013041029.tif 000005
【図４】
2013041029.tif 000006
【図５】
2013041029.tif 000007
【図６】
2013041029.tif 000008
【図７】
2013041029.tif 000009
【図８】
2013041029.tif 000010
【図９】
2013041029.tif 000011
【図１０】
2013041029.tif 000012
【図１１】
2013041029.tif 000013
【図１２】
2013041029.tif 000014
【図１３】
2013041029.tif 000015
【図１４】
2013041029.tif 000016