(57)【要約】【課題】小型化が可能な半導体装置を提供する。【解決手段】半導体基板と、半導体基板上に形成された配線層と、半導体基板の回路形成領域に設けられた駆動回路とを備える。そして、駆動回路と電気的に接続され、配線層の側面から露出するパッド電極１０３と、半導体基板及び配線層の側面に設けられ、パッド電極１０３と電気的に接続されている外部接続用端子１０８とを備える半導体装置１１０を構成する。【選択図】図４
2013219319.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された配線層と、
前記半導体基板の回路形成領域に設けられた駆動回路と、
前記駆動回路と電気的に接続され、前記配線層の側面から露出するパッド電極と、
前記半導体基板及び前記配線層の側面に設けられ、前記パッド電極と電気的に接続されている外部接続用端子と、を備える
半導体装置。 
【請求項２】
前記回路形成領域に設けられた光電変換部と、前記回路形成領域において前記光電変換部に対する受光面とは逆の表面側に設けられた前記配線層とを備える請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の前記配線層が形成されている面側に貼り合わされた第２半導体基板を備え、前記半導体基板の側面から前記第２半導体基板の側面まで連続して前記外部接続用端子が形成されている請求項１に記載の半導体装置。
【請求項４】
前記半導体基板の受光面側から前記第２半導体基板の配線層まで連続して形成された前記外部接続用端子を備える請求項１に記載の半導体装置。
【請求項５】
前記外部接続用端子の露出面以外が、前記半導体基板及び前記半導体基板上の前記配線層に埋め込まれ、前記パッド電極が前記外部接続用端子を介して前記駆動回路と電気的に接続されている請求項１に記載の半導体装置。
【請求項６】
複数の回路形成領域と、
前記回路形成領域を囲んで配置されたスクライブ領域と、
前記回路形成領域に設けられた駆動回路と、
前記駆動回路と電気的に接続され、前記回路形成領域の端部からスクライブ領域に形成されたパッド電極と、
前記パッド電極上に形成された開口部と、
前記開口部の側面及び底面に形成され、駆動回路と電気的に接続されている導体層と、
を備える
半導体ウエハ。
【請求項７】
前記各回路形成領域に設けられた光電変換部と、
前記各回路形成領域において前記光電変換部に対する受光面とは逆の表面側に設けられた前記駆動回路と、
前記回路形成領域の端部からスクライブ領域に形成され、前記受光面側から前記駆動回路以上の深さまで形成された開口部と、
前記開口部の側面及び底面に形成され、駆動回路と電気的に接続されている導体層と、
を備える
請求項６に記載の半導体ウエハ。
【請求項８】
半導体基板の回路形成領域に駆動回路を形成する工程と、
前記半導体基板上に配線層を形成する工程と、
前記配線層内にパッド電極を形成する工程と、
前記パッド電極を表面に露出するための開口部を、前記回路形成領域からスクライブ領域まで形成する工程と、
前記開口部の側面に導体層を形成する工程と、
前記スクライブ領域で前記回路形成領域を個片化する工程と、を有する
半導体装置の製造方法。
【請求項９】
前記パッド電極を表面に露出するための前記開口部を形成した後、前記開口部を更に深掘りし、深掘りした前記開口部内に前記導体層を形成する請求項８に記載の半導体装置の
製造方法。
【請求項１０】
半導体基板の回路形成領域に駆動回路を形成する工程と、
前記半導体基板上に配線層を形成する工程と、
前記配線層内にパッド電極を形成する工程と、
前記半導体基板を貫通して前記パッド電極に接続する貫通電極を形成する工程と、
前記パッド電極を表面に露出し、前記貫通電極を側面に露出する開口部を前記回路形成領域からスクライブ領域まで形成する工程と、
前記スクライブ領域で前記回路形成領域を個片化する工程と、を有する
半導体装置の製造方法。
【請求項１１】
半導体基板と、前記半導体基板上に形成された配線層と、前記半導体基板の回路形成領域に設けられた駆動回路と、前記駆動回路と電気的に接続され、前記配線層の側面から露出するパッド電極と、前記半導体基板及び前記配線層の側面に設けられ、前記パッド電極と電気的に接続されている外部接続用端子とを備える半導体装置と、
前記半導体装置の出力信号を処理する信号処理回路と、を備える
電子機器。
【請求項１２】
第１半導体基板と、第２半導体基板とを有し、
前記第１半導体基板は、
前記第１半導体基板上に形成された配線層と、
前記第１半導体基板の回路形成領域に設けられた駆動回路と、
前記第１半導体基板及び前記配線層の側面に設けられている外部接続用端子と、を備え、
前記第２半導体基板は、
前記第２半導体基板上に形成された配線層と、
前記第２半導体基板の回路形成領域に設けられた駆動回路と、
前記第２半導体基板及び前記配線層の側面に設けられている外部接続用端子と、を備え、
前記第１半導体基板と前記第２半導体基板とが積層されている
半導体装置。
【請求項１３】
前記第１半導体基板は、前記回路形成領域に設けられた光電変換部と、前記光電変換部の受光面側の前記半導体基板の全面を覆う絶縁層とを備える請求項１２に記載の半導体装置。
【請求項１４】
前記第２半導体基板は、前記回路形成領域に前記光電変換部の駆動回路を備える請求項１２に記載の半導体装置。
【請求項１５】
前記第１半導体基板と、前記第２半導体基板と、第３半導体基板とを有し、前記第３半導体基板は、前記第３半導体基板上に形成された配線層と、前記第３半導体基板の回路形成領域に設けられた駆動回路と、前記第３半導体基板及び前記配線層の側面に設けられている外部接続用端子と、を備え、前記第１半導体基板と前記第２半導体基板と前記第３半導体基板とが積層されている請求項1２に記載の半導体装置。
【請求項１６】
第１半導体基板の回路形成領域に駆動回路を形成する工程と、
前記第１半導体基板上に配線層を形成する工程と、
前記第１半導体基板のスクライブ領域に開口部を形成する工程と、
前記第１半導体基板の前記開口部に導体層を形成する工程と、
第２半導体基板の回路形成領域に駆動回路を形成する工程と、
前記第２半導体基板上に配線層を形成する工程と、
前記第２半導体基板のスクライブ領域に開口部を形成する工程と、
前記第２半導体基板の前記開口部に導体層を形成する工程と、
前記第１半導体基板と前記第２半導体基板とを積層する工程と、
前記スクライブ領域で前記第１半導体基板と前記第２半導体基板とを個片化する工程と、を有する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体装置、この半導体装置の製造方法、半導体装置が形成される半導体ウエハ、及び、半導体装置が適用された電子機器に係わる。
【背景技術】
【０００２】
電子機器に適用される半導体装置として、固体撮像素子（イメージセンサ）の需要はますます高まっている。固体撮像素子では、入射光に対する光電変換効率や感度の向上を図ることを目的とし、半導体基板の表面側に駆動回路を形成し裏面側を受光面とする、いわゆる裏面照射型の構造が提案されている。裏面照射型の固体撮像素子では、受光面においての受光開口率を高くすることができ、同じチップ面積で光の入射面積を多くすることが可能となる。
【０００３】
また、裏面照射型の固体撮像素子は、表面照射型に比べて、配線及び、コンタクトパッドをセンサ部よりも下側に設けることができる。このため、配線等が基板表面側に設けられる構造となり、同じ受光面積を有する表面照射型の固体撮像素子に比べて、素子の小型化が可能となる。そして、素子を小型化することで、ウエハ面内でのチップ収率を上げることができる。
【０００４】
一方、裏面照射型の固体撮像素子では、上面にコンタクトパッドがないため、外部からコンタクトパッドへの接続方法が課題となる。その解決方法として、各種能動素子や回路が配置される半導体装置の回路形成領域の外周部に、外部接続用端子を設ける方法が提案されている（例えば、特許文献１参照）。この外部接続用端子は、裏面照射型の固体撮像素子の受光面側の表面から接続可能な構成とされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１５０２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述の裏面照射型の固体撮像素子のように、半導体装置では回路形成領域の面積を変えずに小型化する技術が求められている。
【０００７】
本技術においては、小型化が可能な半導体装置、及び、電子機器、並びに、半導体装置の小型化が可能な半導体装置の製造方法、半導体装置が形成される半導体ウエハを提供するものである。
【課題を解決するための手段】
【０００８】
本技術の半導体装置は、半導体基板と、半導体基板上に形成された配線層と、半導体基板の回路形成領域に設けられた駆動回路とを備える。そして、駆動回路と電気的に接続され、配線層の側面から露出するパッド電極と、半導体基板及び配線層の側面に設けられ、パッド電極と電気的に接続されている外部接続用端子とを備える。
そして、本技術の電子機器は、上記半導体装置と、半導体装置の出力信号を処理する信号処理回路とを備える。
【０００９】
本技術の半導体ウエハは、複数の回路形成領域と、回路形成領域を囲んで配置されたスクライブ領域と、回路形成領域に設けられた駆動回路とを備える。そして、駆動回路と電気的に接続され、回路形成領域の端部からスクライブ領域に形成されたパッド電極と、パッド電極上に形成された開口部と、開口部の側面及び底面に形成され、駆動回路と電気的に接続されている導体層とを備える。
【００１０】
本技術の半導体装置の製造方法は、半導体基板の回路形成領域に駆動回路を形成する工程と、半導体基板上に配線層を形成する工程と、配線層内にパッド電極を形成する工程とを有する。そして、パッド電極を表面に露出するための開口部を、回路形成領域からスクライブ領域まで形成する工程と、開口部の側面に導体層を形成する工程と、スクライブ領域で回路形成領域を個片化する工程とを有する。
また、本技術の半導体装置の製造方法は、半導体基板の回路形成領域に駆動回路を形成する工程と、半導体基板上に配線層を形成する工程と、配線層内にパッド電極を形成する工程とを有する。そして、半導体基板を貫通してパッド電極に接続する貫通電極を形成する工程と、パッド電極を表面に露出し、貫通電極を側面に露出する開口部を回路形成領域からスクライブ領域まで形成する工程と、スクライブ領域で回路形成領域を個片化する工程とを有する。
【００１１】
本技術の半導体装置によれば、外部接続用端子が半導体装置の側面に形成されているため、半導体装置の上面に端子を設けるための領域が不要となる。このため、半導体チップ内での回路領域の面積比率を上げることができる。従って、半導体装置の特性に影響を与えずに、半導体装置、及び、半導体装置を備える電子機器の小型化が可能となる。
また、本技術の半導体ウエハによれば、回路形成領域からスクライブ領域まで形成された開口部により、駆動回路と接続するパッド電極がウエハ表面に露出される。そして、このパッド電極と接続する導体層が形成される。このため、このパッド電極又は導体層において半導体装置の検査を行うことができる。そして、検査後にスクライブ領域で回路形成領域を個片化することにより、スクライブ領域に形成されているパッド電極が除去され、個片化された半導体装置の側面に外部接続用端子となる導体層が残存する。従って、半導体ウエハ及び半導体装置の上面に、検査用及び外部接続用の端子を設けるための領域が不要となり、半導体装置の小型化が可能となる。
【００１２】
また、本技術の半導体装置の製造方法によれば、回路形成領域からスクライブ領域に形成された開口部によりパッド電極が露出される。さらに、開口部の側面と底面に導体層が形成される。このため、開口部から露出されたパッド電極又は導体層により半導体装置の検査が可能である。そして、スクライブ領域で回路形成領域を個片化することにより、開口部側面に形成された導体層から、半導体装置の外部接続用端子が形成される。また、スクライブ領域に形成されているパッド電極は、スクライブにより除去され、個片化された半導体装置には残存しない。従って、半導体ウエハ及び半導体装置の上面に検査用及び外部接続用の端子を設けるための領域が不要となり、半導体装置の小型化が可能となる。
【発明の効果】
【００１３】
本技術によれば、半導体装置、及び、電子機器の小型化が可能となる。また、小型化が可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態の半導体装置の構成を示す平面図である。
【図２】実施形態の半導体ウエハの構成を示す平面図である。
【図３】第１実施形態の半導体ウエハの構成を示す図である。
【図４】第１実施形態の半導体装置の構成を示す図である。
【図５】第１実施形態の固体撮像装置モジュールの概略構成図である。
【図６】第１実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図７】第１実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図８】第１実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図９】第１実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図１０】第１実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図１１】第１実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図１２】第１実施形態の半導体装置の製造工程図である。
【図１３】第２実施形態の半導体ウエハの構成を示す図である。
【図１４】第２実施形態の半導体装置の構成を示す図である。
【図１５】第２実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図１６】第２実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図１７】第２実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図１８】第２実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図１９】第２実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図２０】第２実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図２１】第２実施形態の半導体装置の製造工程図である。
【図２２】第３実施形態の半導体ウエハの構成を示す図である。
【図２３】第３実施形態の半導体装置の構成を示す図である。
【図２４】第３実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図２５】第３実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図２６】第３実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図２７】第３実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図２８】第３実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図２９】第３実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図３０】第３実施形態の半導体装置の製造工程図である。
【図３１】第４実施形態の半導体ウエハの構成を示す図である。
【図３２】第４実施形態の半導体装置の構成を示す図である。
【図３３】第４実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図３４】第４実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図３５】第４実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図３６】第４実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図３７】第４実施形態の半導体装置の製造工程図である。
【図３８】第５実施形態の半導体ウエハの構成を示す図である。
【図３９】第５実施形態の半導体装置の構成を示す図である。
【図４０】第５実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図４１】第５実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図４２】第５実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図４３】第５実施形態の半導体ウエハ及び半導体装置の製造工程図である。
【図４４】第５実施形態の半導体装置の製造工程図である。
【図４５】電子機器の構成を示す図である。
【図４６】従来の半導体装置の構成を示す図である。
【図４７】第６実施形態の半導体装置の構成を示す図である。
【図４８】第６実施形態の半導体装置の半導体ウエハの構成を示す図である。
【図４９】第７実施形態の半導体装置の構成を示す図である。
【図５０】第８実施形態の半導体装置の構成を示す図である。
【図５１】第９実施形態の半導体装置の構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．固体撮像素子の概要
２．第１実施形態（半導体装置及び半導体ウエハ）
３．第１実施形態（半導体装置及び半導体ウエハの製造方法）
４．第２実施形態（半導体装置及び半導体ウエハ）
５．第２実施形態（半導体装置及び半導体ウエハの製造方法）
６．第３実施形態（半導体装置及び半導体ウエハ）
７．第３実施形態（半導体装置及び半導体ウエハの製造方法）
８．第４実施形態（半導体装置及び半導体ウエハ）
９．第４実施形態（半導体装置及び半導体ウエハの製造方法）
１０．第５実施形態（半導体装置及び半導体ウエハ）
１１．第５実施形態（半導体装置及び半導体ウエハの製造方法）
１２．第６実施形態（半導体装置及び半導体ウエハ）
１３．第７実施形態（半導体装置及び半導体ウエハ）
１４．第８実施形態（半導体装置及び半導体ウエハ）
１５．第９実施形態（半導体装置及び半導体ウエハ）
１６．第１０実施形態（電子機器）
【００１６】
〈１．固体撮像素子の概要〉
実施形態の説明に先立ち、半導体装置の概要 について、固体撮像素子を例に挙げて説明する。
上述のように、裏面照射型の固体撮像素子は、受光面とは逆の表面側に駆動回路を設けているため、素子の小型化が可能である。また、入射光が光電変換部（受光部）に効率良く到達する必要があるため、受光部を形成する基板は薄く作製されており、支持基板が必要となる。このため、裏面照射型の固体撮像素子は、支持基板として他のデバイスを使用しやすいという特徴を有している。
【００１７】
しかし、裏面照射型の固体撮像素子では、上面にコンタクトパッドがないため、コンタクトパッドへのアクセス方法が課題となる。その解決方法として、特許文献１に記載されている半導体装置の構成を図４６に示す。この半導体装置では、ウエハ５００上に形成された半導体装置の回路形成領域５０１に、複数の延伸結合パッド５０２が設けられている。延伸結合パッド５０２は、第１結合パッド５０３と、第２結合パッド５０４と、金属延伸部５０５とからなる。第１結合パッド５０３は、半導体装置の回路形成領域５０１内に配置されている。第２結合パッド５０４は、回路形成領域５０１の外周部５０６ に配置されている。そして、第１結合パッド５０３と第２結合パッド５０４とは、金属延伸部５０５により電気的に接続されている。
上記構成の半導体装置では、ウエハ５００をスクライブして、半導体装置を個片化する前に、第２結合パッド５０４を用いて半導体装置の検査を行う。例えば、検査用プローブを使った４端子法等の検査を、ウエハ状態の半導体装置の第２結合パッド５０４で行う。
【００１８】
しかし、上記半導体装置では、ウエハ状態での検査に用いた第２結合パッド５０４を外部接続用端子として回路形成領域５０１の周囲に残す必要がある。このため、回路形成領域５０１よりも第２結合パッド５０４の分だけ回路形成領域５０１が大きく形成される。
また、固体撮像素子チップを所定の大きさで形成した場合には、第２結合パッド５０４の分だけ、回路形成領域５０１の面積が縮小されてしまう。
【００１９】
そこで本技術では、半導体ウエハの上面に露出するパッド電極を、半導体ウエハのスクライブ領域に形成する。そして、スクライブ後に個片化された半導体装置において、スクライブにより露出する半導体基板側面に外部接続用端子が設けられる。基板側面に設けられる外部接続用端子は、パッド電極と接続されていた配線により半導体装置の駆動回路と電気的に接続される。また、スクライブ領域に形成されたパッド電極は、スクライブの際に除去される。
【００２０】
上述の構成の半導体装置では、スクライブにより回路形成領域の外周部にパッド電極が残らない。さらに、外部接続用端子が基板の側面に設けられることにより、回路形成領域外に余分な領域を設ける必要がない。従って、回路形成領域の面積に影響を与えずに、半導体装置の小型化が可能となる。
【００２１】
〈２．第１実施形態：半導体装置及び半導体ウエハ〉
［固体撮像装置の概略構成］
図１に、本技術が適用される半導体装置の一例として、三次元構造の裏面照射型の固体撮像素子の概略構成を示す。この図に示す固体撮像素子１は、光電変換部が配列形成されたセンサ基板２と、このセンサ基板２に対して積層させた状態で貼り合わされた回路基板９とを備えている。
【００２２】
センサ基板２は、一方の面を受光面Ａとし、光電変換部を含む複数の画素３が受光面Ａに対して２次元的に配列された画素領域４を備えている。画素領域４には、複数の画素駆動線５が行方向に配線され、複数の垂直信号線６が列方向に配線されており、１つの画素３が１本の画素駆動線５と１本の垂直信号線６とに接続される状態で配置されている。これらの各画素３には、光電変換部と、電荷蓄積部と、複数のトランジスタ（いわゆるＭＯＳトランジスタ）及び、容量素子等で構成された画素回路とが設けられている。尚、画素回路の一部は、受光面Ａとは反対側の表面側に設けられている。また複数の画素で画素回路の一部を共有していても良い。
【００２３】
またセンサ基板２は、画素領域４の外側に周辺領域７を備えている。この周辺領域７には配線（図示省略）が設けられており、この配線が必要に応じてセンサ基板２に設けられた画素駆動線５、垂直信号線６、及び、画素回路、さらには回路基板９に設けられた駆動回路に接続されている。
【００２４】
回路基板９は、センサ基板２側に向かう一面側に、センサ基板２に設けられた各画素３を駆動するための垂直駆動回路１０、カラム信号処理回路１１、水平駆動回路１２、及び、システム制御回路１３などの駆動回路を備えている。これらの駆動回路は、センサ基板２側の配線及び、画素回路に接続されている。尚、センサ基板２の表面側に設けられた画素回路も、駆動回路の一部である。
【００２５】
［半導体ウエハの構成］
次に、上述の固体撮像装置が形成される半導体ウエハの構成について説明する。
半導体ウエハの構成を図２に示す。図２Ａは、半導体ウエハの受光面側の構成を示す平面図である。図２Ｂは、図２ＡにおけるＢ部分の構成を拡大した図である。
【００２６】
図２Ａに示すように、半導体ウエハ１００は、上述の固体撮像素子を備える回路形成領域１０１が複数配列されている。そして、回路形成領域１０１の周囲に、ダイシングにより除去される領域である、スクライブ領域１０２が配置されている。
各回路形成領域１０１は、図１に示す上述の固体撮像素子がそれぞれ形成された領域である。このような回路形成領域１０１は、次に詳細に説明するように、受光面上の全面が絶縁膜で覆われており、さらに受光面とは逆の表面側には駆動回路が設けられている。
【００２７】
また、図２Ｂ に示すように、半導体ウエハ１００において、スクライブ領域１０２には、検査用のパッド電極１０３が設けられている。パッド電極１０３上には、パッド電極１０３の表面に露出するために設けられた開口部１０４が設けられている。開口部１０４の側面及び底面に半導体装置の外部接続用端子となる導体層１０５が設けられている。
【００２８】
パッド電極１０３には、回路形成領域１０１から配線１０６が接続されている。このため、配線１０６を介して、パッド電極１０３、及び、導体層１０５が、回路形成領域１０１内の各種素子や配線等と電気的に接続される。
なお、導体層１０５の下部には、パッド電極１０３が有っても無くてもよい。パッド電極１０３が有る場合には、開口部１０４の底部で導体層１０５とパッド電極１０３とが接続される。また、パッド電極１０３が無い場合には、開口部１０４の側面において導体層１０５とパッド電極１０３とが接続される。
開口部１０４により、ウエハ状態で各半導体装置の受光面側に、パッド電極１０３又は導体層１０５が露出される。このため、パッド電極１０３又は導体層１０５において、受光面Ａ側から開口部１０４に検査針を差し込み、ウエハ状態で各半導体装置を検査することが可能となる。
【００２９】
図２Ｂに示す構成では、開口部１０４の面積は、パッド電極１０３が形成されている面積よりも小さい。そして、スクライブ領域１０２は、回路形成領域１０１側に形成されている導体層１０５よりも外側（隣接する回路形成領域１０１側）に設けられている。このため、スクライブ後も、パッド電極１０３の一部と導体層１０５とが、個片化された半導体装置の側面に残存する。そして、半導体装置の側面に残存する導体層１０５が、半導体装置の外部接続用端子となる。
【００３０】
なお、開口部１０４の底部にも、開口部１０４の側面から連続する導体層１０５が形成されている。開口部１０４の底部にある導体層の大部分は、スクライブ時に除去されるため、個片化された半導体装置にはほとんど残存しない。
また、開口部１０４から露出されたパッド電極１０３を除去した後、外部接続用端子を形成するための導体層１０５が設けられる場合がある。この場合には、開口部１０４から露出していないパッド電極１０３だけが残存する。外部接続用端子を形成するための導体層１０５は、開口部１０４の側面及び、底部だけでなく、開口部１０４内が導体層により埋め込まれていてもよい。
【００３１】
［半導体装置及び、半導体ウエハの断面構成］
図３に、本実施形態の半導体ウエハの構成を示す。図４に、図３に示す半導体ウエハから個片化される半導体装置の構成を示す。図３及び、図４では、半導体装置の一例としてＭＯＳ型固体撮像装置の構成を示している。このＭＯＳ型固体撮像装置は、裏面照射型の固体撮像装置である。
【００３２】
第１実施形態の半導体ウエハ１００は、図３に示すように、センサ基板２と回路基板９とを積層させた状態で貼り合わせた３次元構造の半導体ウエハである。また平面視では、回路形成領域１０１とスクライブ領域１０２とから構成されている。さらに、固体撮像素子を備えた回路形成領域１０１は画素領域４と周辺領域７とから構成されている。
【００３３】
センサ基板２の回路基板９と対向する側の面上には、配線層２ａと、配線層２ａを覆う保護膜２ｂとが設けられている。回路基板９の表面側、すなわちセンサ基板２側と対向する面上には、配線層９ａと、配線層９ａを覆う保護膜９ｂとが設けられている。
また、回路基板９の裏面側には、保護膜９ｃが設けられている。これらのセンサ基板２と回路基板９とは、保護膜２ｂと保護膜９ｂとで貼り合わせられている。
【００３４】
センサ基板２の裏面側すなわち受光面Ａ上には、反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、配線溝形成膜４４、配線４５、キャップ膜４６、及び、遮光膜４７が設けられている。さらに遮光膜４７上には、透明保護膜４８、カラーフィルタ４９、及び、オンチップレンズ５９がこの順に積層されている。
【００３５】
以上のような構成の半導体ウエハ１００において、パッド電極１０３が、回路形成領域１０１からスクライブ領域１０２にかけての配線層９ａに設けられている。パッド電極１０３は、回路形成領域１０１の配線層９ａから延設された駆動回路の配線１０６と接続されている。パッド電極１０３は、配線１０６と接続する部分が回路形成領域１０１内に配置され、その他の大部分がスクライブ領域１０２に配置されている。
【００３６】
また、パッド電極１０３上には開口部１０４が設けられている。開口部１０４は、パッド電極１０３上に配置された各配線層２ａ，９ａ、及び、センサ基板２等が除去されて形成されている。そして、開口部１０４の側面、及び、パッド電極１０３上を覆い、外部接続用端子を形成するための導体層１０５が設けられている。
【００３７】
センサ基板２は、例えば単結晶シリコンからなる半導体基板を薄型化したものである。このセンサ基板２における各回路形成領域１０１内の画素領域４には、受光面Ａに沿って複数の光電変換部２０が配列形成されている。各光電変換部２０は、例えばｎ型拡散層とｐ型拡散層との積層構造で構成されている。なお、光電変換部２０は画素毎に設けられており、図面においては１画素分の断面を図示している。
【００３８】
また、センサ基板２の回路形成領域１０１において受光面Ａとは逆の表面側には、ｎ＋型不純物層からなるフローティングディフュージョンＦＤ、トランジスタＴｒのソース／ドレイン２１、さらに図示しない不純物層、及び、素子分離２２等が設けられている。
【００３９】
さらに、センサ基板２の回路形成領域１０１において、画素領域４の外側の周辺領域７には、センサ基板２を貫通する貫通電極２３が設けられている。この貫通電極２３は、センサ基板２を貫通して形成された接続孔内に、分離絶縁膜２４を介して埋め込まれた導電性材料によって構成されている。
【００４０】
回路形成領域１０１の配線層２ａは、センサ基板２との界面側に、ゲート絶縁膜を介して形成された転送ゲートＴＧ及び、トランジスタＴｒのゲート電極２５、さらに図示しない他の電極を有している。また、これらの転送ゲートＴＧ及び、ゲート電極２５は、層間絶縁膜２６で覆われている。この層間絶縁膜２６に設けられた溝パターン内には、例えば、銅（Ｃｕ）を用いた配線２７が設けられている。複数の層間絶縁膜２６と配線２７とによる多層配線層が形成されている。これらの配線２７は、ビアによって相互に接続され、また、一部がソース／ドレイン２１、転送ゲートＴＧ、さらにはゲート電極２５に接続された構成となっている。また、配線２７には、センサ基板２に設けられた貫通電極２３も接続され、トランジスタＴｒ及び、配線２７等によって画素回路が構成されている。
以上のような配線２７が形成された層間絶縁膜２６上に、絶縁性の保護膜２ｂが設けられ、この保護膜２ｂ表面においてセンサ基板２が回路基板９に貼り合わせられている。
【００４１】
回路基板９は、例えば単結晶シリコンからなる半導体基板を薄型化したものである。この回路基板９の回路形成領域１０１において、センサ基板２側に向かう表面層には、トランジスタＴｒのソース／ドレイン３１、さらには図示しない不純物層、及び、素子分離３２などが設けられている。
【００４２】
回路基板９の表面上に設けられた配線層９ａの回路形成領域１０１は、回路基板９との界面側に、ゲート絶縁膜を介して設けられたゲート電極３５、及び、図示しない他の電極を有している。これらのゲート電極３５及び、他の電極は、層間絶縁膜３６で覆われている。この層間絶縁膜３６に設けられた溝パターン内には例えば銅（Ｃｕ）を用いた配線３７が多層配線として設けられている。これらの配線３７は、ビアによって相互に接続され、また一部がソース／ドレイン３１やゲート電極３５に接続されている。
【００４３】
さらに、回路基板９のセンサ基板２との接合面側には、アルミニウム等からなる配線３８が設けられている。スクライブ領域１０２に配置される配線３８がパッド電極１０３となる。このような配線３８は、ビアによって配線３７と接続されている。層間絶縁膜３６の表面は配線３８に応じた凹凸形状を有し、この凹凸表面を覆って平坦化膜３９が設けられている。平坦化膜３９により回路基板９の接合面が平坦面とされている。
平坦化膜３９上には絶縁性の保護膜９ｂが設けられ、この保護膜９ｂ表面において回路基板９がセンサ基板２に貼り合わせられている。また、回路基板９において、配線層９ａが設けられた表面側とは逆の裏面側には、回路基板９を覆う保護膜９ｃが設けられている。
【００４４】
回路形成領域１０１の周辺領域７においては、センサ基板２の受光面Ａ上に、受光面Ａ側から順に、反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、及び、配線溝形成膜４４が設けられている。さらに、配線溝形成膜４４内に配線４５が設けられ、この配線４５を覆ってキャップ膜４６が設けられている。
回路形成領域１０１の画素領域４においては、センサ基板２の受光面Ａ上に、反射防止膜４１、界面準位抑制膜４２、及び、遮光膜４７が設けられている。
スクライブ領域１０２においては、センサ基板２の受光面Ａ上に、反射防止膜４１及び、界面準位抑制膜４２が設けられている。
【００４５】
また、周辺領域７においてセンサ基板２内に絶縁部１０７が設けられている。絶縁部１０７は、センサ基板２内に構成される各種能動素子や、センサ基板２内を貫通する配線等からなる回路よりも外周側に設けられている。絶縁部１０７は、センサ基板２内に形成された各種能動素子と、導体層１０５との電気的な接続を絶縁するために設けられている。このため、センサ基板２の厚さ方向の全体に形成されている。また、センサ基板２の周辺領域７において、センサ基板２の周囲を囲むように連続して形成されている。
【００４６】
以上のような構成では、各層が次のような材料から構成される。反射防止膜４１は、例えば酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、又は、窒化シリコンなど、酸化シリコンよりも高屈折率の絶縁性材料を用いて構成される。界面準位抑制膜４２は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。エッチングストップ膜４３は、上層の配線溝形成膜４４を構成する材料に対してエッチング選択比が低く抑えられる材料が用いられ、例えば窒化シリコン（ＳｉＮ）を用いて構成される。配線溝形成膜４４は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。キャップ膜４６は、例えば窒化シリコン（ＳｉＮ）を用いて構成される。
【００４７】
配線４５は、回路形成領域１０１の周辺領域７における受光面Ａ上で、配線溝形成膜４４に埋め込まれて設けられている。この配線４５は、貫通電極２３と一体に埋め込まれて形成されたものであり、貫通電極２３同士を接続する。配線４５の上部は、キャップ膜４６で覆われている。
【００４８】
貫通電極２３は、回路形成領域１０１の周辺領域７において、受光面Ａ上の配線４５からエッチングストップ膜４３、界面準位抑制膜４２、及び、反射防止膜４１を貫通し、さらにセンサ基板２を貫通し、配線層２ａに達して設けられている。この貫通電極２３は複数あり、センサ基板２の配線２７、及び、回路基板９の配線３８、又は、配線３７に接続されている。
【００４９】
このような配線４５及び貫通電極２３は、配線溝形成膜４４に形成された配線溝とその底部の接続孔の内壁を連続的に覆う分離絶縁膜２４を介して、これらの配線溝及び、接続孔に銅（Ｃｕ）を埋め込んで一体に構成される。ここで配線溝の部分が配線４５に相当し、接続孔の部分が貫通電極２３に相当する。また分離絶縁膜２４は、例えば窒化シリコン（ＳｉＮ）のような銅（Ｃｕ）の拡散防止機能を有する材料を用いて構成される。このように、貫通電極２３間を配線４５で接続することにより、貫通電極２３がそれぞれ接続しているセンサ基板２の配線２７と、回路基板９の配線３８、又は、配線３７との間を電気的に接続する。つまり、センサ基板２の駆動回路と回路基板９の駆動回路とが接続される。
【００５０】
遮光膜４７は、回路形成領域１０１の画素領域４において、受光面Ａ上の界面準位抑制膜４２の上部に設けられ、各光電変換部２０に対応する複数の受光開口４７ａを備えている。このような遮光膜４７は、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性に優れた導電性材料を用いて構成され、開口４７ｂにおいてセンサ基板２に対して接地された状態で設けられている。
【００５１】
透明保護膜４８は、受光面Ａ上のキャップ膜４６及び、遮光膜４７を覆う状態で、回路形成領域１０１、及び、スクライブ領域１０２に設けられている。この透明保護膜４８は、絶縁性材料からなり、例えばアクリル樹脂等を用いて構成される。
【００５２】
回路形成領域１０１の画素領域４において、さらに透明保護膜４８上に、各光電変換部２０に対応したカラーフィルタ４９、及び、オンチップレンズ５９が設けられている。カラーフィルタ４９は、各光電変換部２０に対応する各色で構成されている。各色のカラーフィルタ４９の配列が限定されることはない。オンチップレンズ５９は、各光電変換部２０に入射光が集光されるように構成されている。
一方、回路形成領域１０１の周辺領域７及び、スクライブ領域１０２では、オンチップレンズ５９と一体であるレンズ材料層１２１が、透明保護膜４８上に設けられている。
【００５３】
パッド電極１０３は、回路形成領域１０１からスクライブ領域１０２にかけて設けられた配線３８の一部である。また、回路形成領域１０１の駆動回路を構成する配線１０６がビアによりパッド電極１０３と接続されている。
開口部１０４は、パッド電極１０３上に設けられ、受光面Ａ側からパッド電極１０３までを開口する。つまり、開口部１０４は、レンズ材料層１２１、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、センサ基板２、層間絶縁膜２６、保護膜２ｂ、保護膜９ｂ、平坦化膜３９、及び、層間絶縁膜３６を掘り下げた開口である。なお、開口部１０４の貫通する配線層２ａのスクライブ領域１０２には、固体撮像素子を構成する配線２７は設けられていない。
【００５４】
開口部１０４内には、半導体装置の外部接続用端子となる導体層１０５が設けられている。導体層１０５は、開口部１０４の側面及び底面に設けられている。そして、開口部１０４の底面において、導体層１０５がパッド電極１０３に接続されている。このため、導体層１０５がパッド電極１０３を介して、駆動回路の配線１０６と電気的に接続されている。
また、開口部１０４内において、回路形成領域１０１側に形成されている導体層１０５よりも、回路形成領域１０１の外周側にスクライブ領域１０２が設けられている。このため、スクライブ後に個片化された半導体装置の側面に、回路形成領域１０１側に形成されている導体層１０５が残存する。この残存する導体層１０５が、半導体装置の外部接続用端子となる。
【００５５】
開口部１０４の側面の導体層１０５は、センサ基板２の受光面Ａと同じ高さまで形成されている。ダイシング個片化された半導体装置において、半導体装置の上面まで導体層１０５が形成されていると、上面の導体層１０５と外部機器との接触による問題が起こる可能性がある。このため、上面よりも低い位置まで導体層１０５を設ける。
【００５６】
図４に示す半導体装置１１０では、スクライブ後に個片化された状態を示している。図３に示す半導体ウエハ１００では、パッド電極１０３と導体層１０５が、隣接する回路形成領域１０１同士の間に形成されている。このため、スクライブ領域１０２に形成されていた、回路基板９及び配線層９ａ、並びに、パッド電極１０３及び導体層１０５が除去されている。そして、スクライブにより露出される半導体装置の側面に残存する導体層から、半導体装置１１０の外部接続用端子１０８が形成される。図４では、半導体装置１１０の外部接続用端子１０８に、外部機器のコンタクト治具１０９が接続されている。
【００５７】
図５に、上述の半導体装置１１０が搭載された半導体モジュールの一例として、固体撮像装置モジュールの概略構成を示す。
図５に示す半導体モジュールは、半導体装置１１０が実装基板１１１上に配置されている。そして、半導体装置１１０の側面に、コンタクト治具１０９が接続され、半導体装置１１０がセラミックパッケージ等からなるパッケージ基板１１２内に搭載されている。
また、パッケージ基板１１２上に、半導体装置１１０を覆うカバーガラス１１３が設けられている。さらに、半導体モジュール上に、レンズ１１４が設けられている。
【００５８】
半導体装置１１０の側面に外部接続用端子が設けられることにより、半導体モジュールの薄型化が可能となる。
例えば、一般的な半導体装置の様に、半導体装置の上面に外部接続用端子があると、半導体装置上にパッケージ基板が接続される。このため、支持基板、半導体装置及びパッケージ基板が積層された構成となる。従って、半導体モジュールの厚さが、支持基板と半導体装置とパッケージ基板との合計の厚さとなる。
これに対して、図５に示すように、半導体装置１１０の側面に外部接続用端子が設けられていると、半導体装置１１０の側面にパッケージ基板１１２が接続される。このため、半導体装置１１０がパッケージ基板１１２内に配置される。従って、支持基板とパッケージ基板との合計の厚さが半導体モジュールの厚さとなり、半導体モジュールの薄型化が可能となる。
【００５９】
〈３．第１実施形態の半導体装置及び半導体ウエハの製造方法〉
次に、上述の図３及び図４に示す第１実施形態の半導体装置、及び、半導体ウエハの製造方法について説明する。
【００６０】
まず、図６に示すように、センサ基板２に設定した各回路形成領域１０１の画素領域４に、複数の光電変換部２０を配列形成すると共に、センサ基板２にソース／ドレイン２１およびフローティングディフュージョンＦＤ他の不純物層や素子分離２２を形成する。
また、センサ基板２の所定の位置に、絶縁部１０７を形成する。絶縁部１０７は、例えばセンサ基板２を所定の深さまで堀込んだ後、酸化シリコンを埋め込むことにより形成する。
そして、センサ基板２の表面上に転送ゲートＴＧおよびゲート電極２５を形成し、さらに層間絶縁膜２６と共に配線２７を形成して配線層２ａを設け、この配線層２ａの上部を保護膜２ｂで覆う。
【００６１】
また、回路基板９の各回路形成領域１０１に、ソース／ドレイン３１他の不純物層や素子分離３２を形成する。そして、回路基板９の表面上にゲート電極３５を形成し、層間絶縁膜３６と共に配線３７を形成する。
続いて、ビアにより配線３７と接続された配線３８を形成し、これを層間絶縁膜３６で覆う。この際、スクライブ領域１０２において、この配線３８の一部がパッド電極１０３となる。また、パッド電極１０３は、スクライブ領域１０２まで延設された配線１０６が接続された状態で設けられる。その後、凹凸表面の層間絶縁膜３６上を平坦化膜３９で覆い、さらに表面を平坦化して配線層９ａを設け、この配線層９ａの上部を保護膜９ｂで覆う。
【００６２】
次に、センサ基板２と回路基板９とを、保護膜２ｂと保護膜９ｂとを対向させて貼り合わせる。貼り合わせの終了後には、必要に応じてセンサ基板２の受光面Ａ側を薄型化する。
以上のセンサ基板２の作製、回路基板９の作製、及び、センサ基板２と回路基板９との貼り合わせ工程は、従来公知の方法により行うことができる。
【００６３】
次に、センサ基板２の受光面Ａ上に、反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、および配線溝形成膜４４をこの順に積層成膜する。続いて、回路形成領域１０１の周辺領域７において、配線溝形成膜４４に配線溝を形成し、その底部にセンサ基板２を貫通する各深さの接続孔を形成する。次に、配線溝及び接続孔の内壁を覆う状態に分離絶縁膜２４を形成し、さらに各接続孔の底部に配線２７または配線３８を露出させた後、例えば銅からなる導電性材料により配線溝及び接続孔を一体に埋め込む。以上により、配線２７又は配線３８に接続された複数の貫通電極２３、及びこの貫通電極２３間を接続する配線４５を形成する。その後、配線４５及び配線溝形成膜４４上を覆う状態で、配線４５を構成する銅（Ｃｕ）に対する拡散防止効果を有するキャップ膜４６を成膜する。
【００６４】
次に、回路形成領域１０１の画素領域４およびスクライブ領域１０２において、キャップ膜４６、配線溝形成膜４４、及びエッチングストップ膜４３を除去し、受光面Ａ上に反射防止膜４１及び界面準位抑制膜４２の２層を残す。
【００６５】
その後、回路形成領域１０１の画素領域４において、受光面Ａ上の光電変換部２０の上方を避けた位置において、反射防止膜４１および界面準位抑制膜４２の２層に開口４７ｂを形成し、センサ基板２を露出させる。次に、回路形成領域１０１の画素領域４における受光面Ａ上に、開口４７ｂを介してセンサ基板２に接地された遮光膜４７をパターン形成する。この際、遮光膜４７は、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性を有する導電性材料膜を用いて成膜され、光電変換部２０に対応する受光開口４７ａを有するようにパターン形成される。
【００６６】
以上の後、回路形成領域１０１及びスクライブ領域１０２、つまり受光面Ａ上の全面に、遮光膜４７およびキャップ膜４６を覆う状態で光透過性を有する材料からなる透明保護膜４８を成膜する。この際、スピンコート法のような塗布法により、透明保護膜４８の成膜を行う。続いて、回路形成領域１０１の画素領域４における透明保護膜４８上に、光電変換部２０に対応する各色のカラーフィルタ４９を形成する。さらに、この透明保護膜４８及びカラーフィルタ４９上に、レンズ材料層１２１を形成する。
【００６７】
次に、図６に示すように、回路形成領域１０１の端部からスクライブ領域１０２において、受光面Ａ側にパッド電極１０３を露出させる開口部１０４を形成する。この際、レジストパターンをマスクにして、レンズ材料層１２１、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、センサ基板２、層間絶縁膜２６、保護膜２ｂ、保護膜９ｂ、及び平坦化膜３９を順にエッチング除去する。続いて、層間絶縁膜３６をエッチングし、パッド電極１０３を露出させてエッチングを終了し、開口部１０４を完成させる。
【００６８】
次に、図７に示すように、半導体ウエハ１００の全面に導体層１０５Ａを形成する。このとき、開口部１０４内にも、側面と底面とに導体層１０５Ａを形成する。そして、パッド電極１０３と導体層１０５Ａとが電気的に接続される。
そして、図８に示すように、開口部１０４内にレジスト層１２２を形成する。レジスト層１２２は、半導体ウエハ１００上に形成した導体層１０５Ａを残存させる位置にレジスト層１２２のパターンを形成する。
【００６９】
次に、図９に示すように、レジスト層１２２をパターンマスクにして、導体層１０５Ａをドライエッチング、又は、ウェットエッチングを用いて除去する。エッチングにより、レジスト層１２２が形成されている開口部１０４の底部の導体層１０５が残存する。また、エッチングの時間を調整することにより、レンズ材料層１２１上に形成されている導体層１０５Ａをエッチングした後、さらに、開口部１０４の側面に形成されている導体層１０５Ａを、所定深さまでエッチングする。例えば、センサ基板２の受光面の深さまで導体層を除去する。
【００７０】
次に、図１０に示すように、開口部１０４内のレジスト層を除去する。これにより、開口部１０４内に形成された導体層１０５を露出する。さらに、ＣＭＰ法等を用いて、レンズ材料層１２１の表面を平滑化する。
そして、図１１に示すように、平滑化したレンズ材料層１２１から、光電変換部２０に対応するオンチップレンズ５９を形成する。このオンチップレンズ５９を形成する際、回路形成領域１０１の周辺領域７およびスクライブ領域１０２における透明保護膜４８上に、オンチップレンズ５９と一体であるレンズ材料層１２１が残存する。
また、回路基板９の露出面を研磨することで回路基板９を薄型化する。そして、回路基板９の裏面上に保護膜９ｃを形成する。
【００７１】
次に、受光面Ａ側から開口部１０４に検査針を差し込み、パッド電極１０３上に形成された導体層１０５を用いてプローブ検査を行う。このように半導体ウエハ１００の状態でプローブ検査を行い、半導体ウエハ１００内の複数の回路形成領域１０１に形成された半導体装置の動作確認を行う。
【００７２】
次に、図１２に示すように、上述のプローブ検査後、ダイシングによりウエハのスクライブ領域１０２を除去し、回路形成領域１０１を個片化して半導体装置１１０を作製する。このダイシングにより、スクライブ領域１０２に設けられていた、パッド電極１０３、導体層１０５、及び、回路基板９が除去される。そして、半導体装置１１０の側面に残存する導体層１０５から、半導体装置１１０の外部接続用端子１０８が形成される。また、パッド電極１０３は、ダイシングにより切断され、配線層９ａ内に配置されていた部分のみが半導体装置１１０に残存する。
【００７３】
上述の工程により、半導体装置１１０を作製することができる。そして、作製された半導体装置１１０の内、上述したプローブ検査において合格したものだけを使用して、次の組み立て工程に進む。組み立て工程により、半導体装置１１０の側面の外部接続用端子１０８を外部機器に接続し、上述の図５に示すような半導体モジュールを構成する。
【００７４】
上述の半導体ウエハ及び半導体装置によれば、スクライブ領域上に検査用のパッド電極が形成され、このパッド電極を露出するための開口部が半導体ウエハの上面から設けられる。そして、開口部の底面及び側面に導体層が形成される。
また、開口部内の回路形成領域側の導体層を残して、開口部でダイシングすることにより、スクライブ後に個片化された半導体装置の側面に、導体層からなる外部接続用端子が形成される。
このように、ウエハ状態において、開口部から上面にパッド電極と接続する導体層が露出するため、半導体装置の検査が容易となる。
さらに、スクライブにより、半導体装置の側面に外部接続用端子が形成されるため、半導体装置の上面に端子を設けるための領域が不要となり、半導体チップ内での回路形成領域の面積比率を上げることができる。
【００７５】
〈４．第２実施形態：半導体装置及び半導体ウエハ〉
次に、半導体装置及び半導体ウエハの第２実施形態について説明する。第２実施形態は、第１実施形態から半導体装置の外部接続用端子に係わる構成のみが変更されている。このため、以下の第２実施形態の説明では、上述の第１実施形態と異なる構成のみを説明し、回路形成領域に形成される各構成について、第１実施形態と同様の構成の説明を省略する。
【００７６】
図１３に半導体ウエハの構成を示す。また、図１４に半導体装置の構成を示す。
図１３に示す半導体ウエハ１００は、上述の第１実施形態の半導体ウエハから、開口部１０４内に形成された導体層が除去された状態である。この状態の半導体ウエハ１００では、検査用のパッド電極１０３が開口部１０４によって半導体ウエハ１００の受光面Ａ側に露出されている。このため、受光面Ａ側から検査針を差し込んで、半導体ウエハ１００の状態でプローブ検査を行い、半導体ウエハ１００内の複数の回路形成領域１０１に形成された半導体装置の動作確認を行うことができる。
【００７７】
また、半導体ウエハ１００では、回路基板９に絶縁部１２３が形成されている。絶縁部１２３は、回路基板９内に構成される各種能動素子や、センサ基板２内を貫通する配線等からなる回路よりも外周側に設けられている。絶縁部１２３は、半導体装置を形成する工程において、回路基板９が薄型化される厚さ以上の深さまで形成される。例えば、１００μｍ程度まで形成される。絶縁部１２３は、回路基板９の周辺領域７において、回路基板９の周囲を囲むように連続して形成されている。
【００７８】
図１４に示す半導体装置１１０は、図１３に示す半導体ウエハ１００のスクライブ後に回路形成領域を個片化した状態である。
半導体装置１１０は、半導体装置１１０の側面に外部接続用端子１２４を備える。外部接続用端子１２４は半導体装置１１０の側面において、センサ基板２の受光面Ａから、回路基板９内まで連続して形成されている。また、外部接続用端子１２４は、開口部１２６の側面から露出されているパッド電極１０３と接続されている。
【００７９】
外部接続用端子１２４は、好ましくは、接続面積が大きくなるように。回路基板９の裏面側の近くまで形成されることが好ましい。但し、予期しない外部との接触を避けるために、裏面まで完全に覆わずに、裏面側の端部に回路基板９を残しておくことが好ましい。
【００８０】
なお、図１３に示す半導体ウエハは、ウエハ状態で半導体装置を検査する検査時の状態である。このため、上述の半導体ウエハ１００では、外部接続用端子１２４を構成する導体層が形成されていない。この導体層は、ウエハ状態での検査後の半導体ウエハ１００において、開口部１０４を回路基板９まで深掘りし、深掘り後の開口部内に形成される。この半導体装置１１０の外部接続用端子となる導体層が形成された状態の、ダイシング前の半導体ウエハ１００の構成は、以下の製造方法の説明において示す。
【００８１】
〈５．第２実施形態の半導体装置及び半導体ウエハの製造方法〉
次に、上述の図１３及び図１４に示す半導体装置、及び、半導体ウエハの製造方法について説明する。
なお、第２実施形態の製造方法は、受光面Ａ側に検査用のパッド電極１０３を露出するための開口部１０４を形成する工程までは、回路基板９に絶縁部１２３を形成する工程が加わる以外、上述の第１実施形態と同様である。このため、第１実施形態と同様の説明を省略する。
【００８２】
センサ基板２を上述の第１実施形態と同様の方法により形成する。センサ基板２上に形成する配線層２ａ及び保護膜２ｂも同様に形成する。
そして、第１実施形態と同様に、回路基板９の各回路形成領域１０１に、ソース／ドレイン３１他の不純物層や素子分離３２を形成する。さらに、回路基板９の所定の位置に、絶縁部１２３を形成する。絶縁部１２３は、例えば回路基板９を所定の深さまで掘り込んだ後、酸化シリコンを埋め込むことにより形成する。
そして、回路基板９上に配線層９ａ及び保護膜９ｂを同様に形成する。
【００８３】
次に、センサ基板２と回路基板９とを、保護膜２ｂと保護膜９ｂとを対向させて貼り合わせる。貼り合わせの終了後には、必要に応じてセンサ基板２の受光面Ａ側を薄型化する。そして、第１実施形態と同様に、センサ基板２を貫通する貫通電極２３、及び、この貫通電極２３間を接続する配線４５を形成する。さらに、遮光膜４７、透明保護膜４８、カラーフィルタ４９、及び、オンチップレンズ５９を形成する。
【００８４】
次に、回路形成領域１０１の端部からスクライブ領域１０２において、受光面Ａ側に検査用のパッド電極１０３を露出させる開口部１０４を形成する。この際、レジストパターンをマスクにして、レンズ材料層１２１、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、センサ基板２、層間絶縁膜２６、保護膜２ｂ、保護膜９ｂ、及び平坦化膜３９を順にエッチング除去する。続いて、層間絶縁膜３６をエッチングし、パッド電極１０３を露出させてエッチングを終了し、開口部１０４を完成させる。
以上の工程により、上述の図１３にしめす検査工程時の半導体ウエハを形成する。
【００８５】
次に、受光面Ａ側から開口部１０４に検査針を差し込み、パッド電極１０３を用いてプローブ検査を行う。このように半導体ウエハ１００の状態でプローブ検査を行い、半導体ウエハ１００内の複数の回路形成領域１０１に形成された半導体装置の動作確認を行う。
【００８６】
次に、図１５に示すように、レンズ材料層１２１上にレジスト層１２５を形成する。レジスト層１２５は、半導体ウエハ１００において、開口部１０４以外の領域を覆うように形成する。
そして、レジスト層１２５をマスクにして開口部１０４を更に深く掘り込む。このとき、開口部１０４に露出するパッド電極１０３と、配線層９ａ、及び、回路基板９を、ウェットエッチング又はドライエッチングにより除去する。これにより、図１６に示すように、検査時よりも深く掘られた開口部１２６を形成する。また、開口部１２６の形成後、レジスト層１２５を除去する。
開口部１２６の形成により開口部１０４から露出されていたパッド電極１０３が除去される。そして、配線層９ａに埋め込まれ、開口部１０４から露出されないパッド電極１０３が回路形成領域１０１に残存する。この残存したパッド電極１０３が、開口部１２６の側面から露出する。
【００８７】
次に、図１７に示すように、半導体ウエハ１００の全面に導体層１２４Ａを形成する。このとき、開口部１２６内にも、側面と底面とに導体層１２４Ａが形成される。このとき、回路形成領域１０１に残存するパッド電極１０３と導体層１２４Ａとが電気的に接続される。そして、図１８に示すように、第１実施形態と同様に開口部１２６内にレジスト層を形成し、導体層１２４Ａをドライエッチング、又は、ウェットエッチングを用いて除去する。エッチングにより、開口部１２６の底部と側面とに導体層１２４Ａが残存する。また、導体層１２４Ａをエッチングした後、透明保護膜４８、カラーフィルタ４９、レンズ材料層１２１、及び、オンチップレンズ５９を除去する。
【００８８】
導体層１２４Ａは直接レンズ材料層１２１上に形成されている。このため、オンチップレンズ５９やレンズ材料層１２１に損傷を与えずに導体層１２４Ａを除去することは困難である。このため、損傷を受けたオンチップレンズ５９やカラーフィルタ４９等を除去する。
また、開口部１０４側面に形成された導体層１２４Ａは、センサ基板２の裏面側の除去した膜の下面側と同じ高さまでエッチングする。つまり、図１８では、センサ基板２の裏面に形成された界面準位抑制膜４２と同じ高さまでエッチングする。
【００８９】
次に、図１９に示すように、導体層１２４Ａを形成する工程で除去されたオンチップレンズ５９やカラーフィルタ４９等の光学部材を再度形成する。ここでの製造方法は、上述の各構成の製造方法と同様である。この工程において、センサ基板２の裏面側に、導体層１２４Ａの形成前と同じ構成を形成する。
【００９０】
半導体装置の検査時には、半導体装置の特性を評価するためにオンチップレンズ５９やカラーフィルタ４９等の光学部材が必要である。このため、ウエハ状態での検査時に光学部材が形成されている必要がある。
しかし、外部接続用端子の形成工程中で、光学部材に損傷が発生する。このため、損傷を受けた検査時に形成されている光学部材を除去する。そして、外部接続用端子の形成後に、新たに同じ構成の光学部材を形成する。
【００９１】
次に、図２０に示すように、回路基板９の裏面側を研磨して薄型化する。このとき、回路基板９に設けた絶縁部１２３が回路基板９の裏面側に露出するまで、回路基板９を薄型化する。そして、導体層１２４Ａが裏面側に露出せず、導体層１２４Ａ下に回路基板９が残存する位置まで、回路基板９を薄型化する。
絶縁部１２３が露出するまで回路基板９を薄型化することにより、回路基板９に形成された各種トランジスタ等の素子と、導体層１２４Ａとを、絶縁部１２３により絶縁することができる。
また、回路基板９を薄型化した後、回路基板９の裏面上に保護膜９ｃを形成する。
【００９２】
次に、図２１に示すように、ダイシングによりウエハのスクライブ領域１０２を除去し、回路形成領域１０１を個片化して半導体装置１１０を作製する。
このダイシングにより、スクライブ領域１０２に設けられていた導体層１２４Ａと回路基板９とが除去される。そして、半導体装置１１０の側面に残存する導体層１２４Ａから、半導体装置１１０の外部接続用端子１２４が形成される。
【００９３】
上述の工程により、半導体装置１１０を作製することができる。そして、作製された半導体装置１１０の内、上述したプローブ検査において合格したものだけを使用して、次の組み立て工程に進む。組み立て工程により、半導体装置１１０の側面の外部接続用端子１２４を外部機器に接続し、上述の図５に示すような半導体モジュールを構成する。
【００９４】
上述の半導体ウエハ及び半導体装置によれば、第１実施形態よりも外部接続用端子の面積が大きい。このため、外部機器のコンタクト治具との接続面積が大きくなり、接続信頼性が向上する。従って、第２実施形態の半導体装置では、第１実施形態の効果に加えて、半導体モジュール等を構成した際の半導体装置の信頼性を向上させることができる。
また、第２実施形態の半導体ウエハでは、開口部によりウエハ上面にパッド電極が露出しているため、第１実施形態と同様に、半導体装置のウエハ状態での検査が可能である。
【００９５】
〈６．第３実施形態：半導体装置及び半導体ウエハ〉
次に、半導体装置及び半導体ウエハの第３実施形態について説明する。第３実施形態は、第２実施形態からパッド電極及び外部接続用端子に係わる構成と、回路基板に形成される絶縁部の構成のみが異なる。このため、以下の第３実施形態の説明では、上述の第２実施形態と異なる構成のみを説明し、回路形成領域に形成される各構成について、第２実施形態と同様の構成の説明を省略する。
【００９６】
図２２に第３実施形態の半導体ウエハの構成を示す。また、図２３に第３実施形態の半導体装置の構成を示す。
図２２に示す半導体ウエハ１００と上述の第２実施形態の半導体ウエハ１００とは、主に回路基板９に形成される絶縁部１２７、開口部１２６、パッド電極１０３、及び、導体層１２８に係わる構成が異なる。
また、図２２に示す第３実施形態の半導体ウエハは、回路基板９に形成された絶縁部１２７の構成を除き、上述の第２実施形態の製造工程における図１９に示す構成と同じ構成である。つまり、第２実施形態の製造工程において、開口部１２６に導体層１２８を形成し、センサ基板２の裏面に光学部材を形成した状態と同じ構成である。
【００９７】
半導体ウエハ１００は、回路基板９と導体層１２８とが接続する部分に絶縁部１２７が形成されている。この絶縁部１２７により導体層と基板との電気的な接続が遮断される。絶縁部１２７は、導体層１２８と回路基板９の半導体層との間にのみ存在すればよいため、上述の第２実施形態のように回路基板９の裏面側まで形成されていなくてよい。また、絶縁部１２７は、回路形成領域１０１の周辺領域７から、回路形成領域１０１の外側に形成され、スクライブ領域１０２まで形成されている。
【００９８】
半導体ウエハ１００の開口部１２６は、半導体ウエハ１００の表面から回路基板９まで形成されている。開口部１２６により、回路基板９の表面の一部が除去されている。つまり、開口部１２６は、センサ基板２の裏面上に形成された各層、センサ基板２、配線層２ａ、保護膜２ｂ，９ｂ、及び、配線層９ａを貫通し、さらに、回路基板９の表面の一部を除去して形成されている。
【００９９】
そして、導体層１２８は、開口部１２６の側面と底面とに形成されている。導体層１２８は、開口部１２６の側面において、パッド電極１０３を介して配線１０６と電気的に接続されている。
【０１００】
図２２に示す半導体ウエハ１００では、開口部１２６によって半導体ウエハ１００の受光面Ａ側に、導体層１２８が露出されている。この導体層１２８はパッド電極１０３と電気的に接続されているため、この導体層１２８を用いて、半導体ウエハ１００の状態でプローブ検査を行うことができる。そして、半導体ウエハ１００内の複数の回路形成領域１０１に形成された半導体装置の動作確認を行うことができる。
【０１０１】
図２３に示す半導体装置１１０は、図２２に示す半導体ウエハ１００のスクライブ後に回路形成領域１０１を個片化した状態である。
半導体装置１１０は、半導体装置１１０の側面に外部接続用端子１２９を備える。外部接続用端子１２９は半導体装置１１０の側面において、センサ基板２の受光面Ａから、回路基板９内まで形成されている。また、外部接続用端子１２９は、開口部１２６の側面に露出されているパッド電極１０３と接続されている。
外部接続用端子１２９は、好ましくは、接続面積が大きくなるように、回路基板９の裏面側の近くまで形成することが好ましい。但し、予期しない外部との接触を避けるために、裏面まで完全に覆わずに、裏面側の端部に回路基板９を残しておくことが好ましい。
【０１０２】
〈７．第３実施形態の半導体装置及び半導体ウエハの製造方法〉
次に、図２２及び図２３に示す第３実施形態の半導体装置、及び、半導体ウエハの製造方法について説明する。
なお、第３実施形態の製造方法では、回路基板９に絶縁部１２７を形成する工程が加わる以外、開口部１２６を形成する工程までが上述の第１実施形態及び第２実施形態と同様である。このため、第１実施形態及び第２実施形態と同様の説明を省略する。
【０１０３】
図２４に示すように、センサ基板２を上述の第１実施形態と同様の方法により形成する。センサ基板２上に形成する配線層２ａ及び保護膜２ｂも同様に形成する。
そして、第１実施形態と同様に、回路基板９の各回路形成領域１０１に、ソース／ドレイン３１他の不純物層や素子分離３２を形成する。さらに、回路基板９の所定の位置に、絶縁部１２７を形成する。絶縁部１２７は、例えば回路基板９を所定の深さまで掘り込んだ後、酸化シリコンを埋め込むことにより形成する。
そして、回路基板９上に配線層９ａ及び保護膜９ｂを同様に形成する。
【０１０４】
次に、センサ基板２と回路基板９とを、保護膜２ｂと保護膜９ｂとを対向させて貼り合わせる。貼り合わせの終了後には、必要に応じてセンサ基板２の受光面Ａ側を薄型化する。そして、第１実施形態と同様に、センサ基板２を貫通する貫通電極２３、及び、この貫通電極２３間を接続する配線４５を形成する。さらに、遮光膜４７、透明保護膜４８、カラーフィルタ４９、及び、レンズ材料層１２１を形成する。
【０１０５】
次に、図２５に示すように、回路形成領域１０１の端部からスクライブ領域１０２において、受光面Ａ側から、回路基板９の絶縁部１２７までを開口する開口部１２６を形成する。この際、レジストパターンをマスクにして、レンズ材料層１２１、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、センサ基板２、層間絶縁膜２６、保護膜２ｂ、保護膜９ｂ、平坦化膜３９、層間絶縁膜３６、パッド電極１０３、及び、回路基板９をエッチングし、開口部１２６を完成させる。
【０１０６】
次に、図２６に示すように、半導体ウエハ１００の全面に導体層１２８Ａを形成する。このとき、開口部１２６内にも、側面と底面とに導体層１２８Ａを形成する。このとき、回路形成領域１０１に残存するパッド電極１０３と導体層１２８Ａとが電気的に接続される。そして、第１実施形態と同様に開口部１２６内にレジスト層を形成し、導体層１２８Ａをドライエッチング、又は、ウェットエッチングを用いて除去して、図２７に示すように開口部１２６の底部と側面とに導体層１２８を残存させる。
【０１０７】
次に、ＣＭＰ法等を用いて、レンズ材料層１２１の表面を平滑化する。そして、図２８に示すように、平滑化したレンズ材料層１２１から、光電変換部２０に対応するオンチップレンズ５９を形成する。このオンチップレンズ５９を形成する際、回路形成領域１０１の周辺領域７およびスクライブ領域１０２における透明保護膜４８上に、オンチップレンズ５９と一体であるレンズ材料層１２１が残存する。
【０１０８】
次に、図２９に示すように、回路基板９の裏面側を研磨して薄型化する。このとき、導体層１２８が裏面側に露出せず、導体層１２８下に回路基板９が残存する位置まで、回路基板９を薄型化する。
また、回路基板９を薄型化した後、回路基板９の裏面上に保護膜９ｃを形成する。
【０１０９】
次に、受光面Ａ側から開口部１２６に検査針を差し込み、導体層１２８を用いてプローブ検査を行う。このように半導体ウエハ１００の状態でプローブ検査を行い、半導体ウエハ１００内の複数の回路形成領域１０１に形成された半導体装置の動作確認を行う。
【０１１０】
次に、図３０に示すように、ダイシングによりウエハのスクライブ領域１０２を除去し、回路形成領域１０１を個片化して半導体装置１１０を作製する。
このダイシングにより、スクライブ領域１０２に設けられていた導体層１２８と回路基板９とが除去される。そして、半導体装置１１０の側面に残存する導体層１２８から、半導体装置１１０の外部接続用端子１２９が形成される。
【０１１１】
上述の工程により、半導体装置１１０を作製することができる。そして、作製された半導体装置１１０の内、上述したプローブ検査において合格したものだけを使用して、次の組み立て工程に進む。組み立て工程により、半導体装置１１０の側面の外部接続用端子１２９を外部機器に接続し、上述の図５に示すような半導体モジュールを構成する。
【０１１２】
上述の半導体ウエハ及び半導体装置では、第２実施形態と同様に、第１実施形態よりも外部接続用端子の面積が大きい。このため、外部機器のコンタクト治具との接続面積が大きくなり、接続信頼性が向上する。従って、第３実施形態の半導体装置では、第１実施形態の効果に加えて、半導体モジュール等を構成した際の半導体装置の信頼性を向上させることができる。
また、第３実施形態の半導体ウエハでは、開口部によりウエハ上面にパッド電極と接続された導体層が露出しているため、第１実施形態と同様に、半導体装置のウエハ状態での検査が可能である。
【０１１３】
さらに、第３実施形態の半導体ウエハ及び半導体装置の製造方法では、第２実施形態に比べて製造工程数を削減することができる。
上述の第２実施形態では、パッド電極において半導体装置の検査を行った後、開口部を深掘りし、導体層の形成及びエッチングを行っている。そして、導体層のエッチングの際に、オンチップレンズやカラーフィルタ等の光学部材を除去し、導体層の形成後に光学部材を再度形成している。
これに対し、第３実施形態では、検査の前に開口部を深掘りし、導体層を形成している。そして、導体層の形成後に、レンズ材料層からオンチップレンズを形成して半導体装置の検査を行っている。導体層の形成前に検査を行わないため、導体層の形成前にオンチップレンズ等の光学部材を形成する必要がない。このため、導体層の形成後に光学部材を形成し、この後、導体層において検査を行うことができる。従って、第３実施形態では、第２実施形態に比べて、開口部を形成する工程、及び、光学部材を再度形成する工程を削減できる。
【０１１４】
〈８．第４実施形態：半導体装置及び半導体ウエハ〉
次に、半導体装置及び半導体ウエハの第４実施形態について説明する。第４実施形態は、第１実施形態において回路基板上の配線層に形成されていたパッド電極及び外部接続用端子が、センサ基板上の配線層に構成されていること、及び、パッド電極に接続される配線の構造が異なる。このため、以下の第４実施形態の説明では、上述の第１実施形態と異なる構成のみを説明し、同様の構成の説明を省略する。
図３１に半導体ウエハの構成を示す。また、図３２に半導体装置の構成を示す。
【０１１５】
図３１に示す半導体ウエハ１００は、検査用のパッド電極１３０がセンサ基板２の配線層２ａ内に形成されている。回路形成領域１０１のセンサ基板２の配線層２ａでは、配線２７が多層配線として形成されている。そして、配線層９ａに、配線２７と接続されたパッド電極１３０が設けられている。パッド電極１３０は、回路形成領域１０１からスクライブ領域１０２に渡って形成されている。このパッド電極１３０は、回路形成領域１０１まで延設され貫通電極２３と接続されている。そして、貫通電極２３を介して、回路基板９の配線層９ａの配線３８を接続されている。なお、回路形成領域１０１まで延設されたパッド電極１３０は、センサ基板２側の駆動回路を構成する配線２７と接続されていてもよい。
【０１１６】
パッド電極１３０は層間絶縁膜２６で覆われている。そして、層間絶縁膜２６上に保護膜２ｂが設けられ、この保護膜２ｂ表面においてセンサ基板２が回路基板９に貼り合わせられている。
【０１１７】
半導体ウエハ１００の開口部１３３は、半導体ウエハ１００の表面からパッド電極１３０まで形成されている。開口部１３３により、検査用のパッド電極１３０が半導体ウエハ１００の表面に露出されている。さらに、開口部１３３の底面及び側面に導体層１３１が形成されている。導体層１３１は開口部１３３の底面においてパッド電極１３０と接続されている。このため、導体層１３１は、パッド電極１３０を介して、回路形成領域１０１の駆動回路と電気的に接続されている。
【０１１８】
図３２に示す半導体装置１１０は、図３１に示す半導体ウエハ１００のスクライブ後に回路形成領域１０１を個片化した状態である。
半導体装置１１０は、半導体装置１１０の側面に外部接続用端子１３２を備える。外部接続用端子１３２は半導体装置１１０の側面において、センサ基板２の受光面Ａから、センサ基板２上の配線層２ａのパッド電極１３０の位置まで形成されている。また、外部接続用端子１３２は、開口部１３３の底面でパッド電極１３０と接続されている。
【０１１９】
〈９．第４実施形態の半導体装置及び半導体ウエハの製造方法〉
次に、図３１及び図３２に示す第４実施形態の半導体装置、及び、半導体ウエハの製造方法について説明する。
なお、第４実施形態の製造方法は、パッド電極１３０を形成する工程、及び、開口部１３３を形成する工程までは、上述の第１実施形態と同様である。このため、第１実施形態と同様の説明を省略する。
【０１２０】
まず、センサ基板２における回路形成領域１０１の画素領域４に、複数の光電変換部２０を配列形成すると共に、センサ基板２にソース／ドレイン２１及びフローティングディフュージョンＦＤ他の不純物層や素子分離２２を形成する。そして、センサ基板２の表面上に転送ゲートＴＧ及びゲート電極２５を形成し、さらに層間絶縁膜２６と共に配線２７を形成する。
次に、配線層９ａにパッド電極１３０を形成し、このパッド電極１３０を層間絶縁膜２６でさらに覆う。パッド電極１３０は、回路形成領域１０１の端部からスクライブ領域１０２まで連続して形成する。
【０１２１】
以下、第１実施形態と同様に、回路基板９を形成し、センサ基板２と回路基板９とを貼り合わせる。そして、センサ基板２の裏面側を研磨して薄型化した後、貫通電極２３やカラーフィルタ等を形成する。そして、センサ基板２の裏面側の全面にレンズ材料層１２１を形成する。
【０１２２】
次に、図３３に示すように、回路形成領域１０１の端部からスクライブ領域１０２において、パッド電極１３０を露出する開口部１３３を形成する。この際、レジストパターンをマスクにして、レンズ材料層１２１、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、センサ基板２、及び、層間絶縁膜２６を順にエッチング除去し、パッド電極１３０を露出させてエッチングを終了する。
【０１２３】
次に、図３４に示すように、半導体ウエハ１００の全面に導体層１３１Ａを形成する。このとき、開口部１３３内にも、側面と底面とに導体層１３１Ａが形成される。このとき、回路形成領域１０１に残存するパッド電極１３０と導体層１３１Ａとが電気的に接続される。
そして、図３５に示すように、第１実施形態と同様に開口部１３３内にレジスト層を形成し、導体層１３１Ａをドライエッチング、又は、ウェットエッチングを用いて除去する。エッチングにより、開口部１３３の底部と側面とに導体層１３１が残存する。
【０１２４】
次に、ＣＭＰ法等を用いて、レンズ材料層１２１の表面を平滑化する。そして、図３６に示すように、平滑化したレンズ材料層１２１から、光電変換部２０に対応するオンチップレンズ５９を形成する。このオンチップレンズ５９を形成する際、回路形成領域１０１の周辺領域７およびスクライブ領域１０２における透明保護膜４８上に、オンチップレンズ５９と一体であるレンズ材料層１２１が残存する。
【０１２５】
次に、受光面Ａ側から開口部１３３に検査針を差し込み、導体層１３１を用いてプローブ検査を行う。このように半導体ウエハ１００の状態でプローブ検査を行い、半導体ウエハ１００内の複数の回路形成領域１０１に形成された半導体装置の動作確認を行う。
【０１２６】
次に、図３７に示すように、ダイシングによりウエハのスクライブ領域１０２を除去し、回路形成領域１０１を個片化して半導体装置１１０を作製する。
このダイシングにより、スクライブ領域１０２に設けられていた導体層１３１、パッド電極１３０、配線層９ａ及び回路基板９が除去される。そして、半導体装置１１０の側面に残存する導体層１３１から、半導体装置１１０の外部接続用端子１３２が形成される。
【０１２７】
上述の工程により、半導体装置１１０を作製することができる。そして、作製された半導体装置１１０の内、上述したプローブ検査において合格したものだけを使用して、次の組み立て工程に進む。組み立て工程により、半導体装置１１０の側面の外部接続用端子１３２を外部機器に接続し、上述の図５に示すような半導体モジュールを構成する。
【０１２８】
〈１０．第５実施形態：半導体装置及び半導体ウエハ〉
次に、半導体装置及び半導体ウエハの第５実施形態について説明する。第５実施形態は、開口部の側面に形成される導体層の構成が、貫通電極と同じ構成となるが第１実施形態と主に異なる。このため、以下の第５実施形態の説明では、上述の第１実施形態と異なる構成のみを説明し、同様の構成の説明を省略する。
図３８に半導体ウエハの構成を示す。また、図３９に半導体装置の構成を示す。
【０１２９】
図１３に示す半導体ウエハ１００は、回路基板９の配線層９ａに検査用のパッド電極１０３が形成されている。そして、パッド電極１０３が開口部１３４によって半導体ウエハ１００の受光面Ａ側に露出されている。
このため、受光面Ａ側から検査針を差し込んで、半導体ウエハ１００の状態でプローブ検査を行い、半導体ウエハ１００内の複数の回路形成領域１０１に形成された半導体装置の動作確認を行うことができる。
【０１３０】
また、半導体ウエハ１００では、開口部１３４の側面に導体層１３５が形成されている。導体層１３５は、回路形成領域１０１に形成されている貫通電極２３と同じ構造を有している。また、導体層１３５は、貫通電極の中央において開口部１３４により切断され、貫通電極を構成する導体層が開口部１３４の側面から露出された構成である。
また、導体層１３５は、開口部１３４から露出する面を除き、センサ基板２、センサ基板２上の配線層２ａ、及び、回路基板９上の配線層９ａに埋め込まれている。さらに、導体層１３５上には、レンズ材料層１２１及び透明保護膜４８が形成されている。
【０１３１】
導体層１３５は、その底部がパッド電極１０３と接続されている。このため、この導体層１３５はパッド電極１０３を介して回路形成領域１０１の駆動回路と電気的に接続されている。また、このパッド電極１０３を用いて、半導体ウエハ１００の状態でプローブ検査を行うことができる。そして、半導体ウエハ１００内の複数の回路形成領域１０１に形成された半導体装置の動作確認を行うことができる。
【０１３２】
図３９に示す半導体装置１１０は、図３８に示す半導体ウエハ１００のスクライブ後に回路形成領域を個片化した状態である。
半導体装置１１０は、半導体装置１１０の側面に外部接続用端子となる導体層１３５を備える。図３９では、半導体装置１１０の外部接続用端子となる導体層１３５に、外部機器のコンタクト治具１０９が接続されている。
【０１３３】
〈１１．第５実施形態の半導体装置及び半導体ウエハの製造方法〉
次に、図３８及び図３９に示す第５実施形態の半導体装置、及び、半導体ウエハの製造方法について説明する。
なお、第５実施形態の製造方法は、上述の第１実施形態と同様の方法を適用することができる。このため、以下の説明では、第１実施形態と同様の説明を省略する。
【０１３４】
まず、第１実施形態と同様の方法により、図４０に示す貫通電極２３を形成する工程までを行う。この貫通電極２３を形成する工程において、貫通電極２３と同じように、導体層１３５を形成する。導体層１３５は、センサ基板２の上面側から回路基板９の配線層９ａに形成されたパッド電極１０３に接続するように形成する。
また、導体層１３５の形成位置は、回路形成領域１０１の端部であり、導体層１３５の形成位置と、パッド電極１０３を露出するための開口部の形成位置とが一部で重なる位置とする。
【０１３５】
次に、図４１に示すように、第１実施形態と同様の方法により、遮光膜４７、透明保護膜４８、カラーフィルタ４９、レンズ材料層１２１、及び、オンチップレンズ５９を形成する。
そして、図４２に示すように、レンズ材料層１２１及びオンチップレンズ５９上にレジスト層１３６を形成する。レジスト層１３６は、パッド電極１０３を半導体ウエハ１００の表面に露出するための開口部を形成する位置を除き、半導体ウエハ１００の全面にパターン形成する。
【０１３６】
次に、図４３に示すように、レジスト層１３６をマスクにして開口部１３４を形成する。開口部１３４は、回路形成領域１０１の端部からスクライブ領域１０２において、受光面Ａ側から、回路基板９のパッド電極１０３までを開口する位置に形成する。つまり、レンズ材料層１２１、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、センサ基板２、層間絶縁膜２６、保護膜２ｂ、保護膜９ｂ、平坦化膜３９、及び、層間絶縁膜３６、をエッチングし、開口部１３４を完成させる。さらに、開口部１３４の形成位置と一部が重なる位置に設けられた導体層１３５と、導体層１３５の側面に形成されていた分離絶縁膜２４も同時に除去する。これにより、開口部１３４の形成により開口部１３４の側面に露出された導体層１３５が、センサ基板２の貫通電極により形成される。
【０１３７】
次に、受光面Ａ側から開口部１３４に検査針を差し込み、検査用のパッド電極１０３を用いてプローブ検査を行う。このように半導体ウエハ１００の状態でプローブ検査を行い、半導体ウエハ１００内の複数の回路形成領域１０１に形成された半導体装置の動作確認を行う。
【０１３８】
次に、上述のプローブ検査後、図４４に示すように、ダイシングによりウエハのスクライブ領域１０２を除去し、回路形成領域１０１を個片化して半導体装置１１０を作製する。
このダイシングにより、スクライブ領域１０２に設けられていたパッド電極１０３、回路基板９、及び、配線層９ａが除去される。そして、半導体装置１１０の側面に残存する導体層１３５が、半導体装置１１０の外部接続用端子となる。また、パッド電極１０３は、ダイシングにより切断され、配線層９ａ内に配置されていた部分のみが半導体装置１１０に残存する。
【０１３９】
上述の工程により、半導体装置１１０を作製することができる。そして、作製された半導体装置１１０の内、上述したプローブ検査において合格したものだけを使用して、次の組み立て工程に進む。組み立て工程により、半導体装置１１０の側面の外部接続用端子となる導体層１３５を外部機器に接続し、上述の図５に示すような半導体モジュールを構成する。
【０１４０】
上述の半導体ウエハ及び半導体装置によれば、半導体装置１１０の外部接続用端子となる導体層１３５が、周辺領域７に形成される貫通電極２３と同じ工程により形成される。そして、導体層１３５の一部を除去するように開口部１３４を形成することにより、半導体装置１１０の回路形成領域１０１の側面に、貫通電極からなる導体層１３５が露出する。このため、第５実施形態では、開口部を形成した後に、開口部の側面に導体層を形成する工程が不要となる。従って、半導体ウエハ及び半導体装置の製造工程数を削減することができる。
【０１４１】
〈１２．第６実施形態：半導体装置及び半導体ウエハ〉
［固体撮像装置の概略構成］
次に、半導体装置及び半導体ウエハの第６実施形態について説明する。
図４７に、本技術が適用される半導体装置の一例として、三次元構造の表面照射型の固体撮像素子の概略構成を示す。この図に示す固体撮像素子は、光電変換部が配列形成されたセンサ基板５０と、回路基板６０と、メモリ基板７０とが積層された構成を有する。
【０１４２】
センサ基板５０、回路基板６０及びメモリ基板７０は、それぞれ半導体基板５１，６１，７１上に配線層５４，６３，７３を備える。そして、メモリ基板７０上に回路基板６０が積層され、回路基板６０上にセンサ基板５０が積層されている。つまり、メモリ基板７０の配線層７３上に、回路基板６０の半導体基板６１が積層され、回路基板６０の配線層６３上に、センサ基板５０の半導体基板５１が積層されている。
【０１４３】
センサ基板５０は、半導体基板５１と、半導体基板５１の表面に設けられた光電変換部５２を含むトランジスタ部Ｔｒとを備える。そして、半導体基板５１の表面上に、遮光膜５３、配線層５４、透明保護膜５７、カラーフィルタ５８、及び、オンチップレンズ５９を備える。配線層５４は、複数層に積層された導体層５５と、導体層５５間に形成された層間絶縁層５６とを備える。
【０１４４】
センサ基板５０は、一方の面（表面）を受光面Ａとし、光電変換部５２を含む複数の画素が受光面Ａに対して２次元的に配列された画素領域を備えた、いわゆる表面照射型の固体撮像素子である。画素領域は、光電変換部５２と、電荷蓄積部と、複数のトランジスタ（いわゆるＭＯＳトランジスタ等）で構成された画素回路となるトランジスタ部Ｔｒとが設けられている。尚、画素回路の一部は、回路基板６０に設けられている。また複数の画素で画素回路の一部を共有していてもよい。
【０１４５】
回路基板６０は、半導体基板６１の表面にトランジスタ部Ｔｒからなる駆動回路６２が設けられている。駆動回路６２は、センサ基板５０に設けられた光電変換部５２を駆動するための垂直駆動回路、カラム信号処理回路、水平駆動回路、及び、システム制御回路等を含む。この駆動回路６２は、センサ基板５０側の光電変換部５２及びトランジスタ部Ｔｒに図示しない配線等により接続されている。
【０１４６】
また、回路基板６０は、半導体基板６１上に駆動回路６２を覆う配線層６３を備える。配線層６３は、導体層６４と、層間絶縁層６５とから構成される。さらに、配線層６３上を覆う保護層６７を備える。そして、この保護層６７において、回路基板６０がセンサ基板５０の裏面側に接合されている。
【０１４７】
メモリ基板７０は、半導体基板７１の表面に記憶部７２を備える。記憶部７２は、回路基板６０において処理された信号を記憶する、ＤＲＡＭ等の記憶素子から構成される。この記憶部７２は、回路基板６０側の駆動回路６２に図示しない配線等により接続されている。
【０１４８】
また、メモリ基板７０は、半導体基板７１上に、記憶部７２を覆う配線層７３を備える。配線層７３は、導体層７４と、層間絶縁層７５とから構成される。さらに、配線層７３上を覆う保護層７７を備える。そして、この保護層７７において、メモリ基板７０が回路基板６０の裏面側に接合されている。
【０１４９】
センサ基板５０は、配線層５４から半導体基板５１までの一部の側面に、外部接続端子となる導体層８１が設けられている。また、導体層８１と接する半導体基板５１には絶縁部８２が設けられ、半導体基板５１と導体層８１とが絶縁される。また、導体層８１は、配線層５４の導体層５５と接続されている。このため、導体層８１が、センサ基板５０の外部接続用端子となる。
【０１５０】
回路基板６０は、配線層６３から半導体基板６１までの一部の側面に、外部接続端子となる導体層８３が設けられている。また、導体層８３と接する半導体基板６１には絶縁部６６が設けられ、半導体基板６１と導体層８３とが絶縁される。また、導体層８３は、配線層６３の導体層６４と接続されている。このため、導体層８３が、回路基板６０の外部接続用端子となる。
【０１５１】
メモリ基板７０は、配線層７３から半導体基板７１までの一部の側面に、外部接続端子となる導体層８４が設けられている。また、導体層８４と接する半導体基板７１には絶縁部７６が設けられ、半導体基板７１と導体層８４とが絶縁される。また、導体層８４は、配線層７３の導体層７４と接続されている。このため、導体層８４が、メモリ基板７０の外部接続用端子となる。
【０１５２】
なお、図４７では、スクライブ後に個片化された状態の半導体装置を示している。この半導体装置のウエハ状態では、図４８に示すように、スクライブ領域１０２において、センサ基板５０の表面側から形成された開口部１０４（図２参照）を有する。そして、開口部１０４内に導体層８１が設けられている。
また、この導体層８１の底部において、表面側から開口部１０４に検査針を差し込み、ウエハ状態でセンサ基板５０を検査することが可能となる。
【０１５３】
図４８では、センサ基板５０のウエハ状態を示しているが、回路基板６０、メモリ基板７０も同様に、表面側から形成された開口部（図２参照）が形成され、この開口部内に、外部接続用端子となる導体層８３，８４が設けられる。そして、この導体層８３，８４の底部において、表面側から開口部に検査針を差し込み、ウエハ状態で回路基板６０又はメモリ基板７０を検査することが可能となる。
【０１５４】
そして、ウエハ状態のセンサ基板５０、回路基板６０、及び、メモリ基板７０を積層した後、スクライブ領域１０２において各基板を個片化することにより、図４７に示す半導体装置を作製することができる。これにより、センサ基板５０、回路基板６０、及び、メモリ基板７０のそれぞれの側面に、外部接続用端子となる導体層８１，８３，８４が形成された半導体装置を構成することができる。
従って、図４７に示すような、それぞれ側面に外部接続用端子が設けられた半導体基板が、複数積層された構成の半導体装置を構成することができる。
【０１５５】
〈１３．第７実施形態：半導体装置及び半導体ウエハ〉
次に、半導体装置及び半導体ウエハの第７実施形態について説明する。
図４９に、第７実施形態の三次元構造の裏面照射型の固体撮像素子の概略構成を示す。この図に示す固体撮像素子は、光電変換部が配列形成されたセンサ基板２と、回路基板９と、メモリ基板７０とが積層された構成を有する。
【０１５６】
センサ基板２板及び回路基板９については、図２３に示す第３実施形態の半導体装置と同様の構成である。そして、このセンサ基板２と回路基板９とに、メモリ基板７０が積層されている。また、メモリ基板７０は、上述の第６実施形態と同様の構成である。
【０１５７】
このように、上述の裏面照射型の固体撮像素子の構成に対しても、メモリ基板等を積層することもできる。そして、センサ基板２と回路基板９との側面に連続した外部接続用端子と、メモリ基板の側面のみに外部接続用端子が設けられた半導体装置を構成することができる。
【０１５８】
〈１４．第８実施形態：半導体装置及び半導体ウエハ〉
次に、半導体装置及び半導体ウエハの第８実施形態について説明する。
図５０に、第８実施形態の三次元構造の表面照射型の固体撮像素子の概略構成を示す。この図に示す固体撮像素子は、光電変換部が配列形成されたセンサ基板５０と、回路基板６０と、２層のメモリ基板７０が積層された構成を有する。
【０１５９】
図５０に示す半導体装置は、上述の第６実施形態の半導体装置に、さらにメモリ基板７０を加えた構成である。センサ基板５０と、回路基板６０と、及び、メモリ基板７０の各構成は、上述の第６実施形態と同様である。
【０１６０】
このように、４層以上の半導体基板を積層する構成とすることもできる。そして、各半導体基板の側面に、外部接続用端子となる導体層をそれぞれ設けることができる。また、本例の半導体装置にさらに半導体基板を貼り合わせて、積層数を増加させた半導体装置を構成することもできる。
【０１６１】
〈１５．第９実施形態：半導体装置及び半導体ウエハ〉
次に、半導体装置及び半導体ウエハの第９実施形態について説明する。
図５１に、第９実施形態の三次元構造の表面照射型の固体撮像素子の概略構成を示す。この図に示す固体撮像素子は、光電変換部が配列形成されたセンサ基板５０と、回路基板６０と、メモリ基板７０と、メモリ基板９０が積層された構成を有する。
【０１６２】
図５１に示す半導体装置は、上述の第６実施形態の半導体装置において、最下層にメモリ基板９０を加えた構成である。センサ基板５０と、回路基板６０と、及び、メモリ基板７０の各構成は、上述の第６実施形態と同様である。
【０１６３】
メモリ基板９０は、外部接続用端子となる導体層が、基板の側面ではなく、基板の裏面側に設けられている。メモリ基板９０は、この外部接続用端子となる導体層の構成以外は、メモリ基板７０と同様の構成である。
【０１６４】
メモリ基板９０は、配線層７３に設けられた導体層７４から、半導体基板７１の裏面側までを貫通する貫通電極９１を備える。そして、半導体基板７１の裏面側に露出する貫通電極９１の表面に、バンプ電極９２が設けられている。このバンプ電極９２がメモリ基板９０の外部接続用端子となる。このように、半導体基板７１の裏面側に外部接続用端子を設けることができるため、側面に導体層を形成する必要が無く、メモリ基板９０の面積の増加を抑えることができる。
【０１６５】
このように、複数の半導体基板が積層された構成では、最下層の半導体基板においては、基板の裏面側に外部接続用端子を設けることができる。そして、最下層以外の半導体基板においては、上述の実施形態と同様に、半導体基板の側面に外部接続用端子となる導体層を設ける。
【０１６６】
〈１６．第１０実施形態：電子機器〉
次に、上述の半導体装置を備える電子機器の実施形態について説明する。
上述の半導体装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。図４５に、電子機器の一例として、半導体装置を静止画像又は動画を撮影が可能なカメラに適用した場合の概略構成を示す。
【０１６７】
この例のカメラ１４０は、半導体装置１４１と、半導体装置１４１の受光センサ部に入射光を導く光学系１４２と、半導体装置１４１及び光学系１４２間に設けられたシャッタ装置１４３と、半導体装置１４１を駆動する駆動回路１４４とを備える。さらに、カメラ１４０は、半導体装置１４１の出力信号を処理する信号処理回路１４５を備える。
【０１６８】
半導体装置１４１には、上述の各実施形態に示す半導体装置を適用することができる。光学系（光学レンズ）１４２は、被写体からの像光（入射光）を半導体装置１４１の撮像面（不図示）上に結像させる。これにより、半導体装置１４１内に、一定期間、信号電荷が蓄積される。なお、光学系１４２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置１４３は、入射光の半導体装置１４１への光照射期間及び遮光期間を制御する。
【０１６９】
駆動回路１４４は、半導体装置１４１及びシャッタ装置１４３に駆動信号を供給する。そして、駆動回路１４４は、供給した駆動信号により、半導体装置１４１の信号処理回路１４５への信号出力動作、及び、シャッタ装置１４３のシャッタ動作を制御する。すなわち、この例では、駆動回路１４４から供給される駆動信号（タイミング信号）により、半導体装置１４１から信号処理回路１４５への信号転送動作を行う。
【０１７０】
信号処理回路１４５は、半導体装置１４１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
【０１７１】
上述のカメラ１４０等の電子機器によれば、半導体装置１４１において、回路計領域の面積に影響を与えずに素子の小型化が可能となる。従って、特性の低下を起こさずに小型化が可能な電子機器を提供することができる。
【０１７２】
なお、上述の各実施形態では、本技術の半導体装置の一例として、半導体基板に光電変換部を備える固体撮像装置の構成について説明しているが、本技術は固体撮像装置以外の半導体装置にも適用することもできる。
【０１７３】
なお、本開示は以下のような構成も取ることができる。
（１）半導体基板と、前記半導体基板上に形成された配線層と、前記半導体基板の回路形成領域に設けられた駆動回路と、前記駆動回路と電気的に接続され、前記配線層の側面から露出するパッド電極と、前記半導体基板及び前記配線層の側面に設けられ、前記パッド電極と電気的に接続されている外部接続用端子と、を備える半導体装置。
（２）前記各回路形成領域に設けられた光電変換部と、前記各回路形成領域において前記光電変換部に対する受光面とは逆の表面側に設けられた前記配線層とを備える（１）に記載の半導体装置。
（３）前記半導体基板の前記配線層が形成されている面側に貼り合わされた第２半導体基板を備え、前記半導体基板の側面から前記第２半導体基板の側面まで連続して前記外部接続用端子が形成されている（１）又は（２）に記載の半導体装置。
（４）前記半導体基板の受光面側から前記第２半導体基板の配線層まで連続して形成された前記外部接続用端子を備える（１）から（３）のいずれかに記載の半導体装置。
（５）前記外部接続用端子の露出面以外が、前記半導体基板及び前記半導体基板上の前記配線層に埋め込まれ、前記パッド電極が前記外部接続用端子を介して前記駆動回路と電気的に接続されている（１）から（４）のいずれかに記載の半導体装置。
（６）複数の回路形成領域と、前記回路形成領域を囲んで配置されたスクライブ領域と、前記回路形成領域に設けられた駆動回路と、前記駆動回路と電気的に接続され、前記回路形成領域の端部からスクライブ領域に形成されたパッド電極と、前記パッド電極上に形成された開口部と、前記開口部の側面及び底面に形成され、駆動回路と電気的に接続されている導体層と、を備える半導体ウエハ。
（７）前記各回路形成領域に設けられた光電変換部と、前記各回路形成領域において前記光電変換部に対する受光面とは逆の表面側に設けられた前記駆動回路と、前記回路形成領域の端部からスクライブ領域に形成され、前記受光面側から前記駆動回路以上の深さまで形成された開口部と、前記開口部の側面及び底面に形成され、駆動回路と電気的に接続されている導体層と、を備える（６）に記載の半導体ウエハ。
（８）半導体基板の回路形成領域に駆動回路を形成する工程と、前記半導体基板上に配線層を形成する工程と、前記配線層内にパッド電極を形成する工程と、前記パッド電極を表面に露出するための開口部を、前記回路形成領域からスクライブ領域まで形成する工程と、前記開口部の側面に導体層を形成する工程と、前記スクライブ領域で前記回路形成領域を個片化する工程と、を有する半導体装置の製造方法。
（９）前記パッド電極を表面に露出するための前記開口部を形成した後、前記開口部を更に深掘りし、深掘りした前記開口部内に前記導体層を形成する請求項８に記載の半導体装置の製造方法。
（１０）半導体基板の回路形成領域に駆動回路を形成する工程と、前記半導体基板上に配線層を形成する工程と、前記配線層内にパッド電極を形成する工程と、前記半導体基板を貫通して前記パッド電極に接続する貫通電極を形成する工程と、前記パッド電極を表面に露出し、前記貫通電極を側面に露出する開口部を前記回路形成領域からスクライブ領域まで形成する工程と、前記スクライブ領域で前記回路形成領域を個片化する工程と、を有する半導体装置の製造方法。
（１１）（１）〜（５）のいずれかに記載の半導体装置と、前記半導体装置の出力信号を処理する信号処理回路と、を備える電子機器。
（１２）第１半導体基板と、第２基板とを有し、前記第１半導体基板は、前記第１半導体基板上に形成された配線層と、前記第１半導体基板の回路形成領域に設けられた駆動回路と、前記第１半導体基板及び前記配線層の側面に設けられている外部接続用端子と、を備え、前記第２半導体基板は、前記第２半導体基板上に形成された配線層と、前記第２半導体基板の回路形成領域に設けられた駆動回路と、前記第２半導体基板及び前記配線層の側面に設けられている外部接続用端子と、を備え、前記第１半導体基板と前記第２半導体基板とが積層されている半導体装置。
（１３）前記第１半導体基板は、前記回路形成領域に設けられた光電変換部と、前記光電変換部の受光面側の前記半導体基板全面を覆う絶縁層とを備える（１２）に記載の半導体装置。
（１４）前記第２半導体基板は、前記回路形成領域に前記光電変換部の駆動回路を備える（１２）又は（１３）に記載の半導体装置。
（１５）前記第１半導体基板と、前記第２半導体基板と、第３半導体基板とを有し、前記第３半導体基板は、前記第３半導体基板上に形成された配線層と、前記第３半導体基板の回路形成領域に設けられた駆動回路と、前記第３半導体基板及び前記配線層の側面に設けられている外部接続用端子と、を備え、前記第１半導体基板と前記第２半導体基板と前記第３半導体基板とが積層されている（１２）から（１４）のいずれかに記載の半導体装置。
（１６）第１半導体基板の回路形成領域に駆動回路を形成する工程と、前記第１半導体基板上に配線層を形成する工程と、前記第１半導体基板のスクライブ領域に開口部を形成する工程と、前記第１半導体基板の前記開口部に導体層を形成する工程と、第２半導体基板の回路形成領域に駆動回路を形成する工程と、前記第２半導体基板上に配線層を形成する工程と、前記第２半導体基板のスクライブ領域に開口部を形成する工程と、前記第２半導体基板の前記開口部に導体層を形成する工程と、前記第１半導体基板と前記第２半導体基板とを積層する工程と、前記スクライブ領域で前記第１半導体基板と前記第２半導体基板とを個片化する工程と、を有する半導体装置の製造方法。
【符号の説明】
【０１７４】
１  固体撮像素子、２，５０  センサ基板、２ａ，９ａ，５４，６３，７３  配線層、２ｂ，９ｂ，９ｃ，６７，７７  保護膜、３  画素、４  画素領域、５  画素駆動線、６  垂直信号線、７  周辺領域、９，６０  回路基板、１０  垂直駆動回路、１１  カラム信号処理回路、１２  水平駆動回路、１３  システム制御回路、２０，５２  光電変換部、２１，３１  ソース／ドレイン、２２，３２  素子分離、２３，９１  貫通電極、２４  分離絶縁膜、２５，３５  ゲート電極、２６，３６，５６，６５，７５  層間絶縁膜、２７，３７，３８，４５，１０６  配線、３９  平坦化膜、４１  反射防止膜、４２  界面準位抑制膜、４３  エッチングストップ膜、４４  配線溝形成膜、４６  キャップ膜、４７，５３  遮光膜、４７ａ  受光開口、４７ｂ  開口、４８，５７  透明保護膜、４９，５８  カラーフィルタ、５５，６４，７４，８１，８３，８４，１０５，１０５Ａ，１２４Ａ，１２８，１２８５９  オンチップレンズ、５１，６１，７１  半導体基板、６２，１４４  駆動回路、６６，７６，８２，１０７，１２３，１２７  絶縁部、７０，９０  メモリ基板、７２  記憶部、９２  バンプ電極、１００  半導体ウエハ、１０１，５０１  回路形成領域、１０２  スクライブ領域、１０３，１３０  パッド電極、１０４，１２６，１３３，１３４  開口部、Ａ，１３１，１３１Ａ，１３５  導体層、１０８，１２４，１２９，１３２  外部接続用端子、１０９  コンタクト治具、１１０，１４１  半導体装置、１１１  実装基板、１１２  パッケージ基板、１１３  カバーガラス、１１４  レンズ、１２１  レンズ材料層、１２２，１２５，１３６  レジスト層、１４０  カメラ、１４２  光学系、１４３  シャッタ装置、１４５  信号処理回路、５００  ウエハ、５０２  延伸結合パッド、５０３  第１結合パッド、５０４  第２結合パッド、５０５  金属延伸部、５０６  外周部
【図１】
2013219319.tif 000003
【図２】
2013219319.tif 000004
【図４５】
2013219319.tif 000005
【図４６】
2013219319.tif 000006
【図４７】
2013219319.tif 000007
【図４８】
2013219319.tif 000008
【図４９】
2013219319.tif 000009
【図５０】
2013219319.tif 000010
【図５１】
2013219319.tif 000011
【図３】
2013219319.tif 000012
【図４】
2013219319.tif 000013
【図５】
2013219319.tif 000014
【図６】
2013219319.tif 000015
【図７】
2013219319.tif 000016
【図８】
2013219319.tif 000017
【図９】
2013219319.tif 000018
【図１０】
2013219319.tif 000019
【図１１】
2013219319.tif 000020
【図１２】
2013219319.tif 000021
【図１３】
2013219319.tif 000022
【図１４】
2013219319.tif 000023
【図１５】
2013219319.tif 000024
【図１６】
2013219319.tif 000025
【図１７】
2013219319.tif 000026
【図１８】
2013219319.tif 000027
【図１９】
2013219319.tif 000028
【図２０】
2013219319.tif 000029
【図２１】
2013219319.tif 000030
【図２２】
2013219319.tif 000031
【図２３】
2013219319.tif 000032
【図２４】
2013219319.tif 000033
【図２５】
2013219319.tif 000034
【図２６】
2013219319.tif 000035
【図２７】
2013219319.tif 000036
【図２８】
2013219319.tif 000037
【図２９】
2013219319.tif 000038
【図３０】
2013219319.tif 000039
【図３１】
2013219319.tif 000040
【図３２】
2013219319.tif 000041
【図３３】
2013219319.tif 000042
【図３４】
2013219319.tif 000043
【図３５】
2013219319.tif 000044
【図３６】
2013219319.tif 000045
【図３７】
2013219319.tif 000046
【図３８】
2013219319.tif 000047
【図３９】
2013219319.tif 000048
【図４０】
2013219319.tif 000049
【図４１】
2013219319.tif 000050
【図４２】
2013219319.tif 000051
【図４３】
2013219319.tif 000052
【図４４】
2013219319.tif 000053