(57)【要約】      （修正有）【課題】複数の荷電粒子線に対して個別にブランキングを行う描画装置に有利な構成を提供する。【解決手段】荷電粒子線描画装置は、同期クロックに同期してブランキング指令信号を送信するデータ送信部１０２と、ブランキング制御回路１０５と、を備える。データ送信部は、同期クロックに同期して、互いに識別可能な複数のデータを所定の順番で送信する。ブランキング制御回路は、複数のデータを受信して同期クロックの周期より短い周期を有する通信クロックに同期して順次読み出す受信部１３０と、同期クロックに同期して前記受信部から読み出された複数のデータのうちの１つのデータを検出する検出部と、検出部により検出された１つのデータと同期クロックの周期と通信クロックの周期とに基づいて、同期クロックに基づく所定の時点からブランキング制御部がブランキング指令信号を受信する時点までの遅延時間を判定する判定部１３１と、を含む。【選択図】図２
2013041980.tif 000002
【特許請求の範囲】
【請求項１】
複数の荷電粒子線で基板に描画を行う描画装置であって、
前記複数の荷電粒子線を個別にブランキングするブランキング部と、
同期クロックに同期してブランキング指令信号を送信するデータ送信部と、
前記データ送信部から送信された前記ブランキング指令信号を受信して前記ブランキング部を制御するブランキング制御部と、を備え、
前記データ送信部は、前記同期クロックに同期して、互いに識別可能な複数のユニークデータを所定の順番で送信し、
前記ブランキング制御部は、
前記データ送信部から送信された前記複数のユニークデータを受信して前記同期クロックの周期より短い周期を有する通信クロックに同期して順次読み出す受信部と、
前記同期クロックに同期して前記受信部から読み出された前記複数のユニークデータのうちの１つのユニークデータを検出する検出部と、
前記検出部により検出された前記１つのユニークデータと前記同期クロックの周期と前記通信クロックの周期とに基づいて、前記同期クロックに基づく所定の時点から前記ブランキング制御部が前記ブランキング指令信号を受信する時点までの遅延時間を求める処理部と、を含む、
ことを特徴とする描画装置。
【請求項２】
複数の荷電粒子線で基板に描画を行う描画装置であって、
前記複数の荷電粒子線を個別にブランキングするブランキング部と、
同期クロックに同期してブランキング指令信号を送信するデータ送信部と、
前記データ送信部から送信された前記ブランキング指令信号を受信して前記ブランキング部を制御するブランキング制御部と、を備え、
前記データ送信部は、前記同期クロックに同期して、特定データを先頭とする複数のデータを送信し、
前記ブランキング制御部は、
前記データ送信部から送信された前記複数のデータを受信して前記同期クロックの周期より短い周期を有する通信クロックに同期して順次読み出す受信部と、
前記受信部により前記特定データが読み出されてから前記受信部により前記同期クロックに同期してデータが読み出されるまで、前記通信クロックを計数する計数部と、
前記計数部による計数値と前記同期クロックの周期と前記通信クロックの周期とに基づいて、前記同期クロックに基づく所定の時点から前記ブランキング制御部が前記ブランキング指令信号を受信する時点までの遅延時間を求める処理部と、を含む、
ことを特徴とする描画装置。
【請求項３】
前記処理部により求められた前記遅延時間に基づいて、前記ブランキング制御部に前記同期クロックを出力するタイミングを調整する、前記データ送信部が前記ブランキング指令信号を送信するタイミングを調整する、又は、前記ブランキング制御部が前記ブランキング指令信号を受信するタイミングを調整する調整部を有する、ことを特徴とする請求項１又は請求項２に記載の描画装置。
【請求項４】
前記遅延時間に基づいて、前記ブランキング指令信号における非ブランキング期間に対応する信号をシフトさせて前記ブランキング指令信号を調整する調整手段を有する、ことを特徴とする請求項１又は請求項２に記載の描画装置。
【請求項５】
請求項１乃至請求項４のいずれか１項に記載の描画装置を用いて基板に描画を行う工程と、
前記工程で前記描画を行われた基板を現像する工程と、
を含むことを特徴とする物品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、荷電粒子線描画装置及び当該荷電粒子線描画装置を使用して物品を製造する方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路内の素子の微細化、回路パターンの複雑化、パターンデータ（描画データ）の大容量化が進んでいる。そこで、半導体集積回路製造に用いられる電子線等の荷電粒子線を用いて基板にパターンを描画する描画装置は、描画精度の向上と共に描画スループットの向上が要求されている。描画スループットの向上のために、荷電粒子線の本数を増やすことが考えられる。しかし、本数の増加に伴い、パターンデータが膨大となり、パターンデータを処理して送信するデータ送信部が複雑化し、また、処理されたパターンデータをブランキング制御回路（ブランキング制御部）へ送信するための通信も複雑化する。
【０００３】
電子線描画装置では、データ送信部から送信されたパターンデータを基に電子線のブランキングを制御するブランキング偏向器（ブランキング部）と電子線の照射位置を制御する位置制御偏向器との間で高精度の同期が必要である。そして、データ送信部は、ブランキング制御回路が動作するまでにパターンデータの送信を完了している必要があり、データ送信部とブランキング制御回路との間も同期がとれていることが望ましい。このように最終端で同期を取るようなシステムの場合、通信速度を速くし、受信側に多くのメモリを用意することによって同期精度を緩くすることで実現することが一般的である。また、電子線描画装置における同期誤差の検出方法としては、描画結果から同期誤差を検出する方法が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−８８２０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
多数の電子線で描画を行う描画装置の場合、パターンデータ量が膨大であり、受信側であるブランキング制御回路でパターンデータ量に見合った多くのメモリを搭載することが困難であるという問題がある。そのため、パターンデータを送信するデータ送信部とパターンデータを受信するブランキング制御回路との間にも高い同期精度が求められる。高い同期精度を実現するにあたり、特許文献１のように描画結果から同期誤差を検出する場合、基板への描画及び現像といった工程が必要であり、また、調整の必要な系統数が多いため、描画結果の解析に時間を要する。
【０００６】
本発明は、こうした問題に鑑みてなされたものであり、複数の荷電粒子線に対して個別にブランキングを行う描画装置に有利な構成を提供することを例示的目的とする。
【課題を解決するための手段】
【０００７】
本発明の１つの側面は、複数の荷電粒子線で基板に描画を行う描画装置であって、前記複数の荷電粒子線を個別にブランキングするブランキング部と、同期クロックに同期してブランキング指令信号を送信するデータ送信部と、前記データ送信部から送信された前記ブランキング指令信号を受信して前記ブランキング部を制御するブランキング制御部と、を備え、前記データ送信部は、前記同期クロックに同期して、互いに識別可能な複数のユニークデータを所定の順番で送信し、前記ブランキング制御部は、前記データ送信部から送信された前記複数のユニークデータを受信して前記同期クロックの周期より短い周期を有する通信クロックに同期して順次読み出す受信部と、前記同期クロックに同期して前記受信部から読み出された前記複数のユニークデータのうちの１つのユニークデータを検出する検出部と、前記検出部により検出された前記１つのユニークデータと前記同期クロックの周期と前記通信クロックの周期とに基づいて、前記同期クロックに基づく所定の時点から前記ブランキング制御部が前記ブランキング指令信号を受信する時点までの遅延時間を求める処理部と、を含む、ことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、例えば、複数の荷電粒子線に対して個別にブランキングを行う描画装置に有利な構成を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】電子線描画装置の構成を示す図である。
【図２】実施例１における遅延時間を演算する手法を説明する図である。
【図３】実施例２における遅延時間を演算する手法を説明する図である。
【図４】実施例３における遅延時間を低減する手法を説明する図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の好ましい実施形態を添付の図面に基づいて詳細に説明する。本発明は、電子線、イオン線等、複数の荷電粒子線で基板に描画を行う描画装置に適用可能であるが、複数の電子線で描画を行う描画装置に適用した例について説明する。図１は、マルチ電子線描画装置の一例を示す図である。電子銃２１１はクロスオーバ像２１２を形成する。クロスオーバ２１２から発散した電子線は、電磁レンズで構成されたコリメーターレンズ２１３の作用により平行となり、アパーチャアレイ２１６に入射する。アパーチャアレイ２１６を通過した電子線は、円形状の開口を有した３枚の電極板（図中では、３枚を一体で図示している）から構成される静電レンズ２１７に入射する。静電レンズ２１７が最初にクロスオーバを形成する位置に、ブランキングアパーチャ２１９が配置される。ブランキング偏向器２１８及びブランキングアパーチャ２１９（ブランキング部）は、複数の電子線を個別にオンオフ（ブランキング）させる。
【００１１】
ブランキング偏向器２１８は、ブランキング制御回路（ブランキング制御部）１０５により制御され、ブランキング制御回路１０５は、描画データを処理して送信するデータ送信部１０２によって生成されるブランキング指令信号により制御される。ブランキングアパーチャ２１９を通過した電子線は、静電レンズ２２１により結像され、ウエハ、マスク等の基板２２４や電流検出部２２２に元のクロスオーバ２１２の像を結像する。描画中、基板２２４はステージ２２３によりＹ方向に連続的にスキャンされる。そして、レーザ測長機などによるステージ２２３の位置の計測結果に基づいて、基板２２４の表面上の像が偏向器２２０でＸ方向に偏向される。さらに、それらに同期するようにブランキング指令信号に基づいてブランキング偏向器２１８にて電子線がブランキングされる。
【００１２】
偏向器２２０は、偏向器アンプ１１０によって制御される。偏向信号発生回路１０９は、偏向信号を発生して偏向信号を偏向器アンプ１１０に送信する。コリメーターレンズ２１３、静電レンズ２１７，２２１は、レンズ制御回路１０１，１０６によりそれぞれ制御され、ステージ２２３は、ステージ制御回路により制御される。全ての描画動作に関わるものはコントローラー１００により統括される。クロック分配部（分配部）１２６は、コントローラー１００からの動作開始命令によりマスタ同期クロックを同期クロックａと同期クロックｂ等とに分配する。クロック分配部１２６は、分配した同期クロックａ〜ｃをブランキング制御回路１０５、データ送信部１０２、偏向器アンプ１１０へそれぞれ供給する。以下、データ送信部１０２とブランキング制御回路１０５との同期誤差に係る同期クロックｂの所定の時点からブランキング制御回路１０５ブランキング指令信号を受信する時点までの遅延時間を演算するする手法について説明する。
【００１３】
［実施例１］
図２は、実施例１における遅延時間を演算する手法を説明する。クロック分配部１２６は、コントローラー１００からの動作開始指令により同期クロックａ、同期クロックｂの出力を始める。出力された同期クロックａはデータ送信部１０２へ、同期クロックｂはブランキング制御回路１０５へと、それぞれ異なる伝送路を介して分配される。データ送信部１０２は、描画動作モードと遅延時間を検出する遅延検出モードとを持っている。データ送信部１０２は、描画動作モードでは、マスタ同期クロックに遅延して認識される同期クロックａのエッジ（立上りエッジ）に応答して描画データをブランキング制御回路１０５に対して送信する。データ送信部１０２による送信は、高速シリアル通信を用いて行われる。
【００１４】
データ送信部１０２は、遅延検出モードでは、描画動作モードで送信していた描画データの代わりに、互いに識別可能な複数のユニークデータの群を送信する。データ送信部１０２は、遅延検出モードにおける同期クロックａの所定のエッジに応答してユニークデータ群を同期クロックａの周期より短い周期を有する通信クロックに同期して所定の順番で送信する。実施例１では、同期クロックａの所定のエッジとして、遅延検出モードにおける同期クロックａの最初のエッジを使用しているが、２番目以降のエッジでも構わない。ユニークデータ群は、同期クロックａの１周期の間に送信されるデータ群であり、本実施例では、１つのユニークデータ群は、‘Ａ’〜‘Ｊ’の１０個のユニークデータから成っている。データ送信部１０２は、同期クロックａの所定のエッジをトリガーにユニークデータ群の送信を始め、ユニークデータ群は、伝送路の長さに応じた遅延時間後にブランキング制御回路１０５に到達する。
【００１５】
ユニークデータ群を受信するブランキング制御回路１０５は、以下３つの動作を行う。
（第１の動作）  ブランキング制御回路１０５は、同期クロックｂの立上りエッジでインクリメントする同期クロックカウンタ１３３を動作させる。
（第２の動作）  ブランキング制御回路１０５は、ユニークデータ群を通信受信部１３０にて例えば８ｂｉｔパラレルデータに変換し、高速シリアル通信の通信速度の１／８の通信クロック１３５に同期してパラレルデータを順次読み出す。通信受信部１３０は、データ送信部１０２から送信されたユニークデータ群を受信して同期クロックｂの周期よりも短い周期を有する通信クロックに同期して受信する順次読み出す受信部を構成している。
（第３の動作）  ブランキング制御回路１０５は、判定部１３１にて、通信クロック１３５のエッジで同期クロックｂの信号レベルを確認する。判定部１３１は、同期クロックｂの信号レベルが０から１へ変化する点（後のエッジ）とその時に受信したユニークデータとを検出する。そして、ユニークデータ記憶部１３２にて、判定部１３１が検出したユニークデータを記憶し、それと同時に同期クロックカウンタ１３３のカウント動作を停止する。本実施例では、記憶されたユニークデータは‘Ｇ’であり、ユニークデータ群の中で７番目にあたる。そして、同期クロックカウンタ１３３の停止時の計数値は‘２’である。判定部１３１、ユニークデータ記憶部１３２、同期クロックカウンタ１３３は、後のエッジで受信部が受信したユニークデータと当該後のエッジとを検出する検出部を構成している。
【００１６】
第３の動作により確定した同期クロックカウンタ１３３の停止時の計数値をＣＬＫ＿Ｃ、記憶されたユニークデータのユニークデータ群における順番をＵｎｉｑｕｅ＿Ｎとする。また、同期クロックｂの周波数をＳｙｎｃ＿Ｆ、通信クロックの周波数をＤａｔａ＿Ｆとする。そのとき、これらの値を式１に代入することより同期クロックｂの所定のエッジが出現してから受信部がユニークデータ群の受信を開始するまでの遅延時間Ｔをタイミング演算部（処理部）１３４で求めることが出来る。
Ｔ＝｛ＣＬＫ＿Ｃ×（１／Ｓｙｎｃ＿Ｆ）｝
−｛Ｕｎｉｑｕｅ＿Ｎ×（１／Ｄａｔａ＿Ｆ）｝・・・（１）
【００１７】
［実施例２］
図３は、実施例２における遅延時間を演算する手法を説明する。クロック分配部１２６の動作は、実施例１と同じである。実施例２におけるデータ送信部１０２の遅延検出モードでは、ユニークデータ群の代わりにユニークデータ（特定データ）１３９を先頭とする複数のデータからなるデータ群を送信する。本実施例では、ユニークデータ１３９を‘Ａ’としている。
【００１８】
データ送信部１０２は、同期クロックａのエッジをトリガーにユニークデータ１３９及びランダムデータ１４０から成るデータ群の送信を始める。そして、ユニークデータ１３９及びランダムデータ１４０から成るデータ群は、伝送路の長さに応じた遅延時間後にブランキング制御回路１０５に到達する。その時、ブランキング制御回路１０５では、４つの動作を行う。
（第１の動作）  ブランキング制御回路１０５は、同期クロックｂの立上りエッジでインクリメントする同期クロックカウンタ１３３を動作させる。
（第２の動作）  ブランキング制御回路１０５は、高速データ通信を用いて送信されてきたユニークデータ１３９及びランダムデータ１４０から成るデータ群を通信受信部１３０にて、例えば、８ｂｉｔパラレルデータに変換する。そして、ブランキング制御回路１０５は、高速シリアル通信の通信速度の１／８の通信クロックに同期してパラレルデータの呼び出しを行い、ユニークデータ検出部１３８によりデータ群に含まれるユニークデータ１３９の検出を行う。
（第３の動作）  ブランキング制御回路１０５は、ユニークデータ１３９を検出したら、通信クロック１３５のエッジでインクリメントする通信クロックカウンタ１３７を動作させる。通信クロックカウンタ１３７は、通信クロックを計数する計数部を構成している。
（第４の動作）  ブランキング制御回路１０５は、判定部１３１にて、通信クロック１３５のエッジで同期クロックｂの信号レベルを確認し、同期クロックｂの信号レベルが０から１に変化する点（後のエッジ）を検出する。そして、変化する点が検出されたら、通信クロックカウンタ１３７、及び、同期クロックカウンタ１３３のカウント動作を停止する。本実施例では、通信クロックカウンタ１３７の停止時の計数値は‘７’であり、同期クロックカウンタ１３３の停止時の計数値は‘２’となる。
【００１９】
第４の動作により確定した同期クロックカウンタ１３３の停止時の計数値をＣＬＫ＿Ｃ、通信クロックカウンタ１３７の停止時の計数値をＤａｔａ＿ＣＬＫ＿Ｎとする。また、同期クロックｂの周波数をＳｙｎｃ＿Ｆ、通信クロック１３５の周波数をＤａｔａ＿Ｆとする。そのとき、それらの値を式２に代入することよりタイミング演算部（処理部）１３４は、遅延時間Ｔを求めることが出来る。
Ｔ＝｛ＣＬＫ＿Ｃ×（１／Ｓｙｎｃ＿Ｆ）｝
−｛Ｄａｔａ＿ＣＬＫ＿Ｎ×（１／Ｄａｔａ＿Ｆ）｝・・・（２）
【００２０】
なお、実施例１及び実施例２において、時間分解能は通信クロック１３５の周波数によって決定される。本実施例では、８ｂｉｔシリアル−パラレルデータ変換により、高速シリアル通信の通信速度の１／８の通信クロック１３５が生成され、通信クロック１３５の１周期が時間分解能となっている。したがって、例えば１６ｂｉｔシリアル−パラレルデータ変換とした場合、通信クロック１３５は、高速シリアル通信の通信速度の１／１６の周波数となり、その周波数の１周期が時間分解能になる。通信速度、シリアル−パラレルデータ変換のｂｉｔ数を変更することにより、要求にあった分解能を得ることが出来る。ただし、回路の最大動作周波数に制限を受けることに注意が必要である。また、実施例１及び実施例２において、同期クロックａ、同期クロックｂの立ち上がりエッジを用いた例で説明したが、立ち下りエッジを用いてもよい。
【００２１】
［実施例３］
図４を用いて、演算部１３４により演算された遅延時間を低減する実施例３を説明する。実施例３では、ブランキング制御回路１０５にタイミング調整部１４１を設けている。通常、遅延時間がある場合、少なくとも同期クロックｂの１クロック内の動作に必要なデータを格納するメモリ量の２倍以上のメモリ容量がブランキング制御回路１０５内に必要となる。そこで、タイミング調整部１４１により、実施例１又は実施例２で算出された遅延時間Ｔだけ、同期クロックｂを遅延させて描画データを受信するタイミングを調整する。そうすることにより、ブランキング制御回路１０５内のメモリ容量を同期クロックｂの１クロック内の動作に必要なデータを格納するメモリ量にすることが可能となる。
【００２２】
本実施例では、ブランキング制御回路１０５内にタイミング調整部１４１を設けたが、データ送信部１０２にタイミング調整部１４１を設けて描画データをブランキング制御回路１０５に送信するタイミングを調整してもよい。さらに、クロック分配部１２６にタイミング調整部１４１を設けて同期クロックａ及び同期クロックｂをデータ送信部１０２およびブランキング制御回路１０５にそれぞれ出力するタイミングを調整してもよい。
【００２３】
ブランキング部は、複数の荷電粒子線をそれぞれブランキングさせる複数のブランキング偏向器２１８を含んでいる。それに対応して、図４に示されるように、データ送信部１０２は、複数の荷電粒子線に対するブランキング指令信号を送信する複数のデータ送信単位を含んでいる。また、ブランキング制御回路１０５は、複数のデータ送信単位により送信された複数のブランキング指令信号を受信し、該受信された複数のブランキング指令信号に基づいて複数のブランキング偏向器２１８を制御する複数のブランキング制御単位を含む。したがって、上述のいずれかの方法により、各ブランキング制御単位の遅延時間が求められることになる。ここで、複数のブランキング制御単位の間に遅延時間の差があると、それに対応する複数のブランキング偏向器（またはブランキング偏向器群）の間でブランキングの同期が取れないことになる。このことは、描画されるパターンの歪み（ディストーション）につながる。そこで、遅延時間の差に応じて、非ブランキング期間をシフトさせる。具体的には、偏向器２２０は、描画に必要な偏向角より大きな偏向角を有していて、ブランキング偏向器２１８によりブランキングされる電子線を基板上において一定の速度で走査させる。ここで、例えば、電子線を照射しない基板上の箇所に対するブランキング指令信号を‘０’とした場合、偏向器２２０による１回の偏向期間中の最初のブランキング期間に対応する‘０’の数を上述の遅延時間に応じて増減させればよい。すなわち、遅延している場合には、その分‘０’の数を減らせばよい。換言すれば、ブランキング指令信号において、非ブランキング期間に対応する‘１’が連続して並ぶ範囲をシフトさせればよい。そこで、例えば、複数のブランキング制御単位間の遅延時間の差（または各遅延時間と所定の遅延時間との差）を算出する機能をタイミング演算部１３４に付加する。そして、当該遅延時間（の差）と偏向器２２０の走査速度とに基づいて、各ブランキング制御単位に対して調整されたブランキング指令信号を生成すればよい（上述の‘１’が連続して並ぶ範囲をシフトさせればよい）。これにより、より正確な描画を行うことができる。
【００２４】
［物品の製造方法］
本発明の実施形態に係る物品の製造方法は、例えば、半導体デバイス等のマイクロデバイスや微細構造を有する素子等の物品を製造するのに好適である。該製造方法は、感光剤が塗布された基板の該感光剤に上記の描画装置を用いて潜像パターンを形成する工程（基板に描画を行う工程）と、当該工程で潜像パターンが形成された基板を現像する工程とを含みうる。さらに、該製造方法は、他の周知の工程（酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等）を含みうる。本実施形態の物品の製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも１つにおいて有利である。
【図１】
2013041980.tif 000003
【図２】
2013041980.tif 000004
【図３】
2013041980.tif 000005
【図４】
2013041980.tif 000006