(57)【要約】【課題】半導体スイッチング素子に係る物理値の検知のための専用素子を必要としないでその物理値の検知が可能で、装置の構成簡略に貢献できる負荷駆動装置を提供する。【解決手段】制御回路２０内において、ＦＥＴ１１〜１４の寄生素子であるダイオード１１ｂ〜１４ｂに対し、還流電流の発生時のダイオード１１ｂ〜１４ｂの順方向電圧がＦＥＴ１１〜１４のソース・ドレイン間電圧Ｖ１１〜Ｖ１４として検知される。この場合のＦＥＴ１１〜１４の電圧Ｖ１１〜Ｖ１４であるダイオード１１ｂ〜１４ｂの順方向電圧は周囲温度に相関を有することから、これを利用してＦＥＴ１１〜１４が過熱状態にあるかの判定が行われる。【選択図】図１
2013219980.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子のスイッチング動作に基づいて負荷への電力供給を調整する駆動回路と、前記駆動回路を制御する制御回路とを備えた負荷駆動装置であって、
前記スイッチング素子は、半導体基板上に作り込む際に自身のスイッチ本体とは別に寄生素子として形成されるダイオードを有してなり、前記駆動回路は、前記スイッチング素子のスイッチング動作時のオフ期間に前記ダイオードに還流電流が生じる回路構成をなすものであり、
前記制御回路は、前記還流電流の発生時の前記ダイオードの順方向電圧を前記スイッチング素子の第１及び第２端子間電圧として検知する電圧検知手段と、前記スイッチング素子の端子間電圧に基づく周囲温度に相関を有する前記ダイオードの順方向電圧から、前記スイッチング素子が過熱状態にあるか否かを判定する過熱判定手段とを備えていることを特徴とする負荷駆動装置。
【請求項２】
請求項１に記載の負荷駆動装置において、
前記電圧検知手段は、前記スイッチング素子のスイッチング動作時のオン期間に生じるオン時電圧を前記スイッチング素子の第１及び第２端子間電圧としても検知可能に構成され、
前記制御回路は、前記スイッチング素子の端子間電圧に基づく前記スイッチング素子のオン時電圧とそのオン抵抗とから、前記スイッチング素子に過電流が流れているか否かを判定する過電流判定手段を備えていることを特徴とする負荷駆動装置。
【請求項３】
請求項１又は２に記載の負荷駆動装置において、
前記制御回路は、前記スイッチング素子が過熱状態であるとの前記過熱判定手段の判定に基づいて、前記スイッチング素子の動作を停止又は制限するように制御することを特徴とする負荷駆動装置。
【請求項４】
請求項２又は請求項２に従属する請求項３に記載の負荷駆動装置において、
前記制御回路は、前記スイッチング素子に流れる電流が過電流であるとの前記過電流判定手段の判定に基づいて、前記スイッチング素子の動作を停止又は制限するように制御することを特徴とする負荷駆動装置。
【請求項５】
請求項１〜４のいずれか１項に記載の負荷駆動装置において、
前記駆動回路が駆動する負荷は、モータであることを特徴とする負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子に係る温度や電流等の物理値の検知手段を有する負荷駆動装置に関するものである。
【背景技術】
【０００２】
従来、負荷駆動装置として、例えば図５に示すようなモータ駆動装置が知られている。このモータ駆動装置は、ＦＥＴ５１〜５４を４個用いたフルブリッジ（Ｈブリッジ）型の駆動回路５０を備える。駆動回路５０は、ＦＥＴ５１〜５４のオンオフの組み合わせによりモータＭを正逆回転させるとともに、所定のＦＥＴ５１〜５４に対してＰＷＭ制御等のスイッチング制御が実施され、モータＭの回転速度が制御されるようになっている。
【０００３】
また、このようなＦＥＴ５１〜５４を用いる場合、過熱や過電流から保護することが一般に行われる。その際、ＦＥＴ５１〜５４に係る温度や電流を検知する必要があるが、第１の手法としては、ＦＥＴ５１〜５４の素子温度を検知するサーミスタ５５やＦＥＴ５１〜５４を流れる電流を検知するシャント抵抗５６等が駆動回路５０に付随して用いるというものである。
【０００４】
サーミスタ５５は、ＦＥＴ５１〜５４の近傍に設定され、電気的にはモータＭに直列に接続される。図６（ａ）に示すように、素子温度Ｔｍが閾値Ｔｈ１を超えるとサーミスタ５５自身の抵抗値が十分に増大し、モータＭへの通電が停止される。シャント抵抗５６は、駆動回路５０とグランド（ＧＮＤ）との間に備えられ、ＦＥＴ５１〜５４を流れる電流に応じた端子電圧Ｖｉを発生させる。そして、端子電圧Ｖｉが差動増幅器５７を介して制御回路（マイコン）５８に入力され、図６（ｂ）に示すように、ＦＥＴ５１〜５４を流れる電流に応じた端子電圧Ｖｉが閾値Ｔｈ２を超えて過電流と判定されると、制御回路５８によりモータＭへの通電が停止される。
【０００５】
また第２の手法としては、例えば特許文献１に示されているように、半導体スイッチング素子を半導体基板上に作り込む際に、スイッチング素子に並設して温度検知素子として機能させるダイオードを別途形成するというものである。この温度検知素子のダイオードにはスイッチング素子とは別に給電がなされ、素子の温度検知が行われる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−０３６３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、先の第１の手法においては、温度検知のためのサーミスタ５５や電流検知のためのシャント抵抗５６といった専用部品を必要とすることと、専用部品の実装のために駆動回路５０の回路基板のサイズを増大させる必要があることから、部品増、材料費増というところでコスト高を招く。
【０００８】
また第２の手法においては、半導体スイッチング素子の形成部分と並べて素子温度検知のための専用の温度検知素子を半導体基板上に別途作り込むため、温度検知素子自身の追加や温度検知素子に対する給電線の追加等で半導体装置の構造が複雑化し、この第２の手法でも同様にコスト高を招く。
【０００９】
つまり、第１の手法のように駆動装置の構成が、第２の手法のように半導体装置の構成がともに煩雑となっていることがコスト高に繋がっている。
本発明は、上記課題を解決するためになされたものであって、その目的は、半導体スイッチング素子に係る物理値の検知のための専用素子を必要としないでその物理値の検知が可能で、装置の構成簡略に貢献することができる負荷駆動装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、請求項１に記載の発明は、半導体スイッチング素子のスイッチング動作に基づいて負荷への電力供給を調整する駆動回路と、前記駆動回路を制御する制御回路とを備えた負荷駆動装置であって、前記スイッチング素子は、半導体基板上に作り込む際に自身のスイッチ本体とは別に寄生素子として形成されるダイオードを有してなり、前記駆動回路は、前記スイッチング素子のスイッチング動作時のオフ期間に前記ダイオードに還流電流が生じる回路構成をなすものであり、前記制御回路は、前記還流電流の発生時の前記ダイオードの順方向電圧を前記スイッチング素子の第１及び第２端子間電圧として検知する電圧検知手段と、前記スイッチング素子の端子間電圧に基づく周囲温度に相関を有する前記ダイオードの順方向電圧から、前記スイッチング素子が過熱状態にあるか否かを判定する過熱判定手段とを備える。
【００１１】
この発明では、スイッチング素子の寄生素子であるダイオードに対し、還流電流の発生時のダイオードの順方向電圧がスイッチング素子の第１及び第２端子間電圧として検知される。この場合のスイッチング素子の端子間電圧であるダイオードの順方向電圧は周囲温度に相関を有することから、スイッチング素子が過熱状態にあるかの判定が可能である。つまり、スイッチング素子の寄生のダイオードを利用してスイッチング素子の温度検知を行う構成としたため、スイッチング素子の温度検知のための専用素子が不要で、しかも寄生のダイオードへの給電も別途必要ない。そのため、駆動回路の構成の簡素化に寄与できる。
【００１２】
請求項２に記載の発明は、請求項１に記載の負荷駆動装置において、前記電圧検知手段は、前記スイッチング素子のスイッチング動作時のオン期間に生じるオン時電圧を前記スイッチング素子の第１及び第２端子間電圧としても検知可能に構成され、前記制御回路は、前記スイッチング素子の端子間電圧に基づく前記スイッチング素子のオン時電圧とそのオン抵抗とから、前記スイッチング素子に過電流が流れているか否かを判定する過電流判定手段を備える。
【００１３】
この発明では、スイッチング素子のオン時電圧がスイッチング素子の第１及び第２端子間電圧として検知される。この場合のスイッチング素子の端子間電圧であるスイッチング素子のオン時電圧とそのオン抵抗とから素子に流れる電流が算出できることから、スイッチング素子に過電流が流れているかの判定が可能である。つまり、スイッチング素子の電流検知においても専用素子が不要なため、駆動回路の構成の簡素化に寄与できる。
【００１４】
請求項３に記載の発明は、請求項１又は２に記載の負荷駆動装置において、前記制御回路は、前記スイッチング素子が過熱状態であるとの前記過熱判定手段の判定に基づいて、前記スイッチング素子の動作を停止又は制限するように制御する。
【００１５】
この発明では、スイッチング素子が過熱状態であるとの判定に基づいて、スイッチング素子の動作が停止又は制限されるため、スイッチング素子のそれ以上の温度上昇が抑制される。
【００１６】
請求項４に記載の発明は、請求項２又は請求項２に従属する請求項３に記載の負荷駆動装置において、前記制御回路は、前記スイッチング素子に流れる電流が過電流であるとの前記過電流判定手段の判定に基づいて、前記スイッチング素子の動作を停止又は制限するように制御する。
【００１７】
この発明では、スイッチング素子に流れる電流が過電流であるとの判定に基づいて、スイッチング素子の動作が停止又は制限されるため、スイッチング素子へのそれ以上の電流供給が抑制される。
【００１８】
請求項５に記載の発明は、請求項１〜４のいずれか１項に記載の負荷駆動装置において、前記駆動回路が駆動する負荷は、モータである。
この発明では、モータの電力供給を行うスイッチング素子の過熱や過電流保護に係る温度や電流検知のための専用素子を用いないで実現できる。
【発明の効果】
【００１９】
本発明によれば、半導体スイッチング素子に係る物理値の検知のための専用素子を必要としないでその物理値の検知が可能で、装置の構成簡略に貢献することができる負荷駆動装置を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】一実施形態におけるモータ駆動装置の構成図である。
【図２】モータ駆動装置を制御する制御回路の構成図である。
【図３】素子に係る温度・電流の検知動作を説明するための説明図である。
【図４】温度検知の際の温度補正について説明するための説明図である。
【図５】従来におけるモータ駆動装置の構成図である。
【図６】素子の過熱・過電流からの保護を説明するための説明図である。
【発明を実施するための形態】
【００２１】
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１に示すように、自動車用パワーウインド装置等に用いられるモータ駆動装置は、半導体スイッチング素子として例えばパワーＭＯＳＦＥＴ（以下、ＦＥＴ）１１〜１４を４個用いたフルブリッジ（Ｈブリッジ）型の駆動回路１０を備えている。駆動回路１０は、高電位側にＰＭＯＳ型のＦＥＴ１１及びＦＥＴ１３を、低電位側にＮＭＯＳ型のＦＥＴ１２及びＦＥＴ１４を用い、ＦＥＴ１１とＦＥＴ１２とが直列にプラス側電源線＋ＢとグランドＧＮＤとの間に接続され、ＦＥＴ１３とＦＥＴ１４とが直列にプラス側電源線＋ＢとグランドＧＮＤとの間に接続されてなる。ＦＥＴ１１，１２間のノードとＦＥＴ１３，１４間のノードとがそれぞれ駆動回路１０の出力端子であり、各出力端子間にモータＭが接続される。
【００２２】
そして、モータＭの正転駆動時にはＦＥＴ１１，１４の組が駆動され、逆転駆動時にはＦＥＴ１２，１３の組が駆動される。また、ＦＥＴ１１，１２側がＰＷＭ制御（スイッチング制御）の対象となっており、ＦＥＴ１１，１２によるスイッチング動作にてモータＭに供給する電力を調整し、モータＭの回転速度が制御される。因みに、自動車用パワーウインド装置に適用されるモータ駆動装置としては、例えば閉作動中のウインドガラスの全閉位置手前からウインドガラスの作動速度を低速とし、ウインドガラスの全閉位置到達時に生じる車体側への衝突音を低減するような場合に、モータＭの回転速度が変更される。
【００２３】
本実施形態で用いるＦＥＴ１１〜１４は、主たるスイッチング動作を行うＦＥＴ本体１１ａ〜１４ａとともに、ＦＥＴ１１〜１４を半導体基板上に作り込む際にＦＥＴ本体１１ａ〜１４ａとは別に寄生素子として形成されるダイオード１１ｂ〜１４ｂを有してなる。ダイオード１１ｂ〜１４ｂは、ＦＥＴ本体１１ａ〜１４ａに対して逆接続され、ＦＥＴ本体１１ａ〜１４ａがオンからオフに切り替わった直後に駆動回路１０内に生じる還流電流を流す経路として機能する。
【００２４】
ここで、ＦＥＴ１１〜１４のソース・ドレイン間において、ＦＥＴ１１〜１４（ＦＥＴ本体１１ａ〜１４ａ）のオン時の電圧を測定すれば、ＦＥＴ１１〜１４のオン抵抗が予め把握できることから、そのオン抵抗とオン時電圧とからＦＥＴ１１〜１４に流れる電流が検知可能である。また、ＦＥＴ１１〜１４（ＦＥＴ本体１１ａ〜１４ａ）がオンからオフに切り替わった時に同じく電圧を測定すると、還流電流が流れた時のダイオード１１ｂ〜１４ｂの順方向電圧（電圧降下値）が得られる。このダイオード１１ｂ〜１４ｂの順方向電圧は温度特性を有するため、順方向電圧の検知からその周囲温度、即ちＦＥＴ１１〜１４の温度が検知可能である。従って、本実施形態では上記に着目し、寄生のダイオード１１ｂ〜１４ｂを含むＦＥＴ１１〜１４のソース・ドレイン間電圧Ｖ１１〜Ｖ１４の検知を行い、ＦＥＴ１１〜１４の過電流及び過熱保護が行われている。
【００２５】
図２に示すように、モータ駆動装置の制御回路２０は、駆動回路１０のＦＥＴ１１〜１４のソース端子及びドレイン端子に対して各入力端子が接続された差動増幅器２１ａ〜２１ｄ（図１参照、図２では図示略）を有し、各差動増幅器２１ａ〜２１ｄからの出力信号を検知信号Ｓ１〜Ｓ４として取得している。各検知信号Ｓ１〜Ｓ４は、ＦＥＴ１１〜１４のソース・ドレイン間電圧Ｖ１１〜Ｖ１４が増幅された信号である。
【００２６】
制御回路２０は、各ＦＥＴ１１〜１４のゲート端子（制御端子）に出力するゲート信号ＨＭ，ＬＭ，ＨＰ，ＬＰを生成する第１〜第４ゲート信号生成部２２ａ〜２２ｄを有している。第１〜第４ゲート信号生成部２２ａ〜２２ｄは同一構成となっている。以下には、第１ゲート信号生成部２２ａの具体構成を示す。
【００２７】
第１ゲート信号生成部２２ａは、検知信号Ｓ１〜Ｓ４の入力に応じた第１〜第４判定部２３ａ〜２３ｄを有している。
第１判定部２３ａは、ＦＥＴ１１を対象に電流及び温度判定を行っている。即ち、第１判定部２３ａでは、ＦＥＴ１１のソース・ドレイン間電圧Ｖ１１に応じたレベルの検知信号Ｓ１がトリガ発生部２４からのトリガ信号に基づいてＡＤ変換部２５ａに取り込まれ、該ＡＤ変換部２５ａにてアナログ値からデジタル値に変換される。ＡＤ変換部２５ａから出力されるＦＥＴ１１のソース・ドレイン間電圧Ｖ１１の電圧データは、電流演算部２５ｂ及び温度演算部２５ｃにそれぞれ入力される。この場合、ＦＥＴ１１のソース・ドレイン間電圧Ｖ１１をＦＥＴ１１のオン時に検知すれば、ＦＥＴ１１のオン抵抗に基づいて自身を流れる電流が検知可能である。また、同じＦＥＴ１１のソース・ドレイン間電圧Ｖ１１をＦＥＴ１１のオフ時で自身に還流電流が流れる時に検知すれば、寄生するダイオード１１ｂの順方向電圧からＦＥＴ１１の温度が検知可能である。従って、ＡＤ変換部２５ａでは、両者のタイミングで取り込みが行われる（図３を用いて後述する）。
【００２８】
電流演算部２５ｂには、電圧データの入力とともに、該入力に同期して抵抗テーブル２５ｄからＦＥＴ１１の抵抗データ（オン抵抗）が入力される。そして、電流演算部２５ｂは、入力された電圧データと抵抗データとから電流値が算出され、算出した電流値を比較器２５ｅに出力する。尚、この電流演算部２５ｂは、電流検知のタイミングのみに動作し、算出値も次の算出値が得られるまで保持する。
【００２９】
比較器２５ｅは、一方の入力端子に電流演算部２５ｂにて算出された電流値が入力されるとともに、他方の入力端子に閾値設定部２５ｆから入力される閾値が入力される。そして、比較器２５ｅは、電流値と閾値との比較を行い、電流値が閾値以下の時にはＨレベルの出力信号を出力し、電流値が閾値を超えると出力信号をＬレベルに切り替える。つまり、ＦＥＴ１１に流れる電流が閾値を超える過電流になると、比較器２５ｅはＬレベルの出力信号を出力する。比較器２５ｅの出力信号は、ＡＮＤ回路２５ｇの第１入力端子に入力される。
【００３０】
温度演算部２５ｃは、ＡＤ変換部２５ａから出力された電圧データからＦＥＴ１１の温度を算出して比較器２５ｈに出力する。尚、この温度演算部２５ｃは、温度検知のタイミングのみに動作し、算出値も次の算出値が得られるまで保持する。
【００３１】
比較器２５ｈは、一方の入力端子に温度演算部２５ｃにて算出された温度が入力されるとともに、他方の入力端子に閾値設定部２５ｉから入力される閾値が入力される。そして、比較器２５ｈは、温度と閾値との比較を行い、温度が閾値以下の時にはＨレベルの出力信号を出力し、温度が閾値を超えると出力信号をＬレベルに切り替える。つまり、ＦＥＴ１１の温度が閾値を超える過熱状態になると、比較器２５ｈはＬレベルの出力信号を出力する。比較器２５ｈの出力信号は、ＡＮＤ回路２５ｇの第２入力端子に入力される。
【００３２】
ＡＮＤ回路２５ｇは、比較器２５ｅ，２５ｈからの各出力信号を入力する。この場合、ＡＮＤ回路２５ｇには、比較器２５ｅからは電流検知に関する信号が入力され、比較器２５ｈからは温度検知に関する信号が入力される。つまり、上記したように、電流検知に関する比較器２５ｅからの信号と、温度検知に関する比較器２５ｈからの信号とに時間的なズレが生じることから、図示略のラッチ回路や遅延回路にてそれぞれの信号の入力態様が調整され、ＡＮＤ回路２５ｇは、比較器２５ｅ，２５ｈからの両信号に基づく適正な出力信号が出力可能となっている。
【００３３】
そして、ＡＮＤ回路２５ｇは、比較器２５ｅ，２５ｈからの出力信号の両者がＨレベルの時のみＨレベルの出力信号を出力する。いずれかの比較器２５ｅ，２５ｈの出力信号がＬレベルになると、ＡＮＤ回路２５ｇは出力信号をＬレベルに切り替える。ＡＮＤ回路２５ｇの出力信号は、ＡＮＤ回路２７ａの第１入力端子に入力される。
【００３４】
第２判定部２３ｂは、ＦＥＴ１２を対象に電流判定を行っている。即ち、第２判定部２３ｂでは、ＦＥＴ１２のソース・ドレイン間電圧Ｖ１２に応じたレベルの検知信号Ｓ２がトリガ発生部２４からのトリガ信号に基づき上記のＡＤ変換部２５ａと同様にしてＡＤ変換部２６ａに取り込まれ、該ＡＤ変換部２６ａにてアナログ値からデジタル値に変換される。ＡＤ変換部２６ａから出力されるＦＥＴ１２のソース・ドレイン間電圧Ｖ１２の電圧データは、電流演算部２６ｂに入力される。また、電流演算部２６ｂには、電圧データの入力とともに、該入力に同期して抵抗テーブル２６ｃからＦＥＴ１２の抵抗データ（オン抵抗）が入力される。そして、電流演算部２６ｂは、入力された電圧データと抵抗データとから電流値が算出され、算出した電流値を比較器２６ｄに出力する。尚、この電流演算部２６ｂについても、電流検知のタイミングのみに動作し、算出値も次の算出値が得られるまで保持する。
【００３５】
比較器２６ｄは、一方の入力端子に電流演算部２６ｂにて算出された電流値が入力されるとともに、他方の入力端子に閾値設定部２６ｅから入力される閾値が入力される。そして、比較器２６ｄは、電流値と閾値との比較を行い、電流値が閾値以下の時にはＨレベルの出力信号を出力し、電流値が閾値を超えると出力信号をＬレベルに切り替える。つまり、ＦＥＴ１２に流れる電流が閾値を超える過電流になると、比較器２６ｄはＬレベルの出力信号を出力する。比較器２６ｄの出力信号は、ＡＮＤ回路２６ｆに出力される。
【００３６】
ＡＮＤ回路２６ｆは、比較器２５ｅからの出力信号が第１入力端子に、比較器２６ｄからの出力信号が第２入力端子にそれぞれ入力されるとともに、第３入力端子には貫通電流検知部２６ｇからの出力信号が入力される。貫通電流検知部２６ｇは、ＦＥＴ１１，１２間の貫通電流の有無を検知し、貫通電流が生じていない場合、Ｈレベルの出力信号を出力し、貫通電流が生じると出力信号をＬレベルに切り替える。ＡＮＤ回路２６ｆの入力信号についても、上記したＡＮＤ回路２５ｇと同様に、図示略のラッチ回路や遅延回路にてそれぞれの信号の入力態様が調整され、ＡＮＤ回路２６ｆから適正な出力信号が出力可能となっている。
【００３７】
そして、ＡＮＤ回路２６ｆは、比較器２５ｅ，２６ｄ及び貫通電流検知部２６ｇからの各出力信号が入力され、該出力信号の全部がＨレベルの時のみＨレベルの出力信号を出力する。比較器２５ｅ，２６ｄ及び貫通電流検知部２６ｇの出力信号のいずれかがＬレベルになると、ＡＮＤ回路２６ｆは出力信号をＬレベルに切り替える。ＡＮＤ回路２６ｆの出力信号は、ＡＮＤ回路２７ａの第２入力端子に入力される。
【００３８】
第３判定部２３ｃは、第１判定部２３ａと同一構成をなし、ＦＥＴ１３を対象に電流及び温度判定を行っている。そして、第３判定部２３ｃでは、ＦＥＴ１３のソース・ドレイン間電圧Ｖ１３に応じたレベルの検知信号Ｓ３の取得に基づいて、最終段のＡＮＤ回路（ＡＮＤ回路２５ｇと同等）からの出力信号がＡＮＤ回路２７ａの第３入力端子に入力される。
【００３９】
第４判定部２３ｄは、第２判定部２３ｂと同一構成をなし、ＦＥＴ１４を対象に電流判定を行っている。そして、第４判定部２３ｄでは、ＦＥＴ１４のソース・ドレイン間電圧Ｖ１４に応じたレベルの検知信号Ｓ４の取得に基づいて、最終段のＡＮＤ回路（ＡＮＤ回路２６ｆと同等）からの出力信号がＡＮＤ回路２７ａの第４入力端子に入力される。
【００４０】
第１〜第４判定部２３ａ〜２３ｄからの各出力信号が入力されるＡＮＤ回路２７ａは、全ての出力信号がＨレベルの時のみＨレベルの出力信号をＡＮＤ回路２７ｂに出力する。いずれかの判定部２３ａ〜２３ｄの出力信号がＬレベルになると、ＡＮＤ回路２７ａは出力信号をＬレベルに切り替える。つまり、ＦＥＴ１１〜１４にて過電流異常、若しくは過熱異常が生じると、ＡＮＤ回路２５ｇはＬレベルの出力信号を出力する。
【００４１】
ＡＮＤ回路２７ｂは、第１入力端子にＦＥＴ１１に対応する基本ゲート信号生成部２８から基本ゲート信号を入力するとともに、第２入力端子にはＡＮＤ回路２７ａからの出力信号を入力している。従って、ＡＮＤ回路２７ｂは、ＡＮＤ回路２７ａの出力信号がＨレベルの時には、基本ゲート信号生成部２８からの基本ゲート信号をそのまま出力信号として出力するとともに、ＡＮＤ回路２７ａの出力信号がＬレベルになると、出力信号をＬレベルに固定する。尚、ＦＥＴ１１はＰＭＯＳ型であることから、ＡＮＤ回路２７ｂの出力信号の論理が反転されてゲート信号ＨＭとしてＦＥＴ１１のゲート端子に出力される。つまり、ＡＮＤ回路２７ｂの出力信号がＬレベルに固定されるのは、ＦＥＴ１１に流れる電流が過電流となる場合、若しくはＦＥＴ１１の温度が過熱状態となる場合であり、これらの場合にＦＥＴ１１がオフされるようにＡＮＤ回路２７ｂの出力信号の論理が反転され、ゲート信号ＨＭとしてはＨレベルに固定される。尚、ＦＥＴ１１，１２間、若しくはＦＥＴ１３，１４間に貫通電流が生じた場合にもゲート信号ＨＭはＨレベルに固定され、ＦＥＴ１１をオフさせるようになっている。
【００４２】
第２〜第４ゲート信号生成部２２ｂ〜２２ｄは、構成の詳述を省略するが、第１ゲート信号生成部２２ａと同様に構成されている。第２ゲート信号生成部２２ｂは、ＦＥＴ１１〜１４のソース・ドレイン間電圧Ｖ１１〜Ｖ１４に対応する検知信号Ｓ１〜Ｓ４に基づき、ＦＥＴ１２のゲート信号ＬＭを出力する。第３ゲート信号生成部２２ｃは、同様に、ＦＥＴ１３のゲート信号ＨＰを出力する。第４ゲート信号生成部２２ｄは、同様に、ＦＥＴ１４のゲート信号ＬＰを出力する。尚、ＦＥＴ１１と同様、ＰＭＯＳ型のＦＥＴ１３にゲート信号ＨＰを出力する第３ゲート信号生成部２２ｃは、ＦＥＴ１３に流れる電流が過電流となる場合、若しくはＦＥＴ１３の温度が過熱状態となる場合に、ゲート信号ＨＰをＨレベルに固定し、ＦＥＴ１３をオフさせる。これに対し、ＮＭＯＳ型のＦＥＴ１２，１４にそれぞれゲート信号ＬＭ，ＬＰを出力する第２，第４ゲート信号生成部２２ｂ，２２ｄは、第１，第３ゲート信号生成部２２ａ，２２ｃのように、最終段での出力信号の論理反転を行わない。つまり、第２，第４ゲート信号生成部２２ｂ，２２ｄは、ＦＥＴ１２，１４に流れる電流が過電流となる場合、若しくはＦＥＴ１２，１４の温度が過熱状態となる場合に、ゲート信号ＬＭ，ＬＰをＬレベルに固定し、ＦＥＴ１２，１４をオフさせるようになっている。
【００４３】
ここで、例えばＦＥＴ１２，１３の組でモータＭが駆動される場合の電流・温度検知を説明する。この場合、ＦＥＴ１２はＰＷＭ制御、ＦＥＴ１３はオン、ＦＥＴ１１及びＦＥＴ１４はオフとされている。
【００４４】
図３に示すように、ＰＷＭ制御対象のＦＥＴ１２のゲート信号ＬＭは、その都度デューティの調整されたパルス信号となっており、オン・オフレベル（Ｈ・Ｌレベル）が交互に繰り返される。そして、ＦＥＴ１２のオン期間では、ＦＥＴ１２のソース・ドレイン間電圧Ｖ１２は＋Ｂ電位からオン時電圧まで低下する。この時の電圧Ｖ１２は、ＦＥＴ１２のオン抵抗に基づく電圧であるため、ＦＥＴ１２のオンに伴う電圧Ｖ１２の立ち下がりに基づいて、図２に示すＡＤ変換部２５ａ，２６ａ等においてＦＥＴ１２を含むＦＥＴ１１〜１４の電流検知のための電圧取り込みが行われる。
【００４５】
次いで、ＦＥＴ１２のオフ期間では、それと対のＦＥＴ１３がオンされていることから、ＦＥＴ１３とＦＥＴ１１の寄生のダイオード１１ｂとを含む経路で還流電流が生じる。従って、ＦＥＴ１１のソース・ドレイン間電圧Ｖ１１は、寄生のダイオード１１ｂの順方向電圧ＶＦまで上昇する。この時の電圧Ｖ１１は、図４に示すようにＦＥＴ１１の温度と相関関係にあるため、ＦＥＴ１２のオフに伴う電圧Ｖ１１の立ち上がりに基づいて、図２に示すＡＤ変換部２５ａ，２６ａ等においてＦＥＴ１１を含むＦＥＴ１１〜１４の温度検知のための電圧取り込みが行われる。
【００４６】
尚、この場合、メインで動作しているＦＥＴ１２，１３とは異なるＦＥＴ１１の温度検知となるが、ＦＥＴ１１〜１４は例えば同じヒートシンク上に配置され、互いが熱的に接続されているため、ＦＥＴ１１〜１４の温度に応じた電圧Ｖ１１の値となる。詳しくは、ＦＥＴ１１〜１４の温度が低いと電圧Ｖ１１の値が大きく、温度が高くなると電圧Ｖ１１の値が次第に低くなるように変化する。またこのとき、ＦＥＴ１１〜１４のオン時に流れる電流の影響も受けることから、上記検知した電流が大きい時は電圧Ｖ１１とＦＥＴ１１〜１４の温度と相関の傾きが大きく、上記検知した電流が小さい時はその相関の傾きが小さくなるように補正するのが好ましい。
【００４７】
このようにＦＥＴ１１〜１４のソース・ドレイン間電圧Ｖ１１〜Ｖ１４の測定にて、制御回路２０は、ＦＥＴ１１〜１４の過電流検知と過熱検知とを行い、ＦＥＴ１１〜１４の過電流又は過熱状態と判定すると、ＦＥＴ１１〜１４のそれ以上の動作を停止するようになっている。
【００４８】
次に、本実施形態の特徴的な効果を記載する。
（１）本実施形態の制御回路２０では、ＦＥＴ１１〜１４の寄生素子であるダイオード１１ｂ〜１４ｂに対し、還流電流の発生時のダイオード１１ｂ〜１４ｂの順方向電圧（ＶＦ）がＦＥＴ１１〜１４のソース・ドレイン間電圧Ｖ１１〜Ｖ１４として検知される。この場合のＦＥＴ１１〜１４の電圧Ｖ１１〜Ｖ１４であるダイオード１１ｂ〜１４ｂの順方向電圧は周囲温度に相関を有することから、これを利用してＦＥＴ１１〜１４が過熱状態にあるかの判定が行われる。つまり、ＦＥＴ１１〜１４の寄生のダイオード１１ｂ〜１４ｂを利用してＦＥＴ１１〜１４の温度検知を行う構成としたため、ＦＥＴ１１〜１４の温度検知のための専用素子が不要で、しかも寄生のダイオード１１ｂ〜１４ｂへの給電も別途必要ない。そのため、駆動回路１０の構成の簡素化に寄与することができる。
【００４９】
（２）制御回路２０では、ＦＥＴ１１〜１４のオン時電圧がＦＥＴ１１〜１４のソース・ドレイン間電圧Ｖ１１〜Ｖ１４として検知される。この場合のＦＥＴ１１〜１４の電圧Ｖ１１〜Ｖ１４であるＦＥＴ１１〜１４のオン時電圧とそのオン抵抗とからＦＥＴ１１〜１４に流れる電流が算出できることから、これを利用してＦＥＴ１１〜１４に過電流が流れているかの判定が行われる。つまり、ＦＥＴ１１〜１４の電流検知においても専用素子が不要なため、駆動回路１０の構成の簡素化に寄与することができる。
【００５０】
（３）制御回路２０では、ＦＥＴ１１〜１４が過熱状態であるとの判定、及びＦＥＴ１１〜１４に流れる電流が過電流であるとの判定のそのいずれかに基づいて、ＦＥＴ１１〜１４の動作を停止するゲート信号ＨＭ，ＬＭ，ＨＰ，ＬＰの生成が行われる。これにより、ＦＥＴ１１〜１４のそれ以上の温度上昇や、ＦＥＴ１１〜１４へのそれ以上の電流供給を抑制することができる。
【００５１】
尚、本発明の実施形態は、以下のように変更してもよい。
・上記実施形態の制御回路２０では、ＦＥＴ１１〜１４の温度検知及び電流検知の両方が行われたが、いずれか一方でもよく、例えば温度検知のみを行う構成であってもよい。
【００５２】
・上記実施形態の制御回路２０では、ＦＥＴ１１〜１４の過熱判定時及び過電流判定時にＦＥＴ１１〜１４の動作が停止されたが、それ以上の温度上昇や電流供給が抑制可能にＦＥＴ１１〜１４の動作を継続しつつ制限するようにしてもよい。また例えば、ＦＥＴ１１〜１４の過熱発生時に、ＦＥＴ１１〜１４を冷却する別途ファン等の冷却装置の動作を制御するようにしてもよい。
【００５３】
・上記実施形態では、半導体スイッチング素子としてＭＯＳＦＥＴ１１〜１４を用いたが、その他の半導体スイッチング素子を用いてもよい。
・上記実施形態では、負荷がモータＭのモータ駆動装置に適用したが、モータＭ以外の負荷を駆動する負荷駆動装置に適用してもよい。
【符号の説明】
【００５４】
１０…駆動回路、１１〜１４…ＦＥＴ（半導体スイッチング素子）、１１ａ〜１４ａ…ＦＥＴ本体（スイッチ本体）、１１ｂ〜１４ｂ…ダイオード、２０…制御回路（電圧検知手段、過熱判定手段、過電流判定手段）、２１ａ〜２１ｄ…差動増幅器（電圧検知手段）、２５ｃ…温度演算部（過熱判定手段）、２５ｈ…比較器（過熱判定手段）、２５ｂ，２６ｂ…電流演算部（過電流判定手段）、２５ｅ，２６ｄ…比較器（過電流判定手段）、Ｍ…モータ（負荷）、Ｖ１１〜Ｖ１４…ソース・ドレイン間電圧（第１及び第２端子間電圧）、ＶＦ…順方向電圧。
【図１】
2013219980.tif 000003
【図２】
2013219980.tif 000004
【図３】
2013219980.tif 000005
【図４】
2013219980.tif 000006
【図５】
2013219980.tif 000007
【図６】
2013219980.tif 000008