(57)【要約】【課題】動作速度が高い不揮発性記憶装置を提供する。【解決手段】実施形態に係る不揮発性記憶装置は、書込電圧を出力する駆動回路と、前記書込電圧が印加されることによってデータが書き込まれるメモリセルと、を備える。前記駆動回路は、前記書込電圧の出力をｎ回（ｎは３以上の整数）繰り返す場合に、ｋ回目（ｋは２以上ｎ以下の整数）の出力における前記書込電圧をＶｐｇｍ（ｋ）とし、一定電圧をΔｖ１とし、前記ｋ回目の出力を継続する時間をＴｐｇｍ（ｋ）とし、一定時間をΔｔ１とするとき、前記書込電圧を下記数式を満たすように出力する。      Ｖｐｇｍ（ｋ）＝Ｖｐｇｍ（ｋ−１）＋Δｖ１      Ｔｐｇｍ（ｋ）＝Ｔｐｇｍ（ｋ−１）＋Δｔ１【選択図】図２
2013041654.tif 000002
【特許請求の範囲】
【請求項１】
書込電圧を出力する駆動回路と、
前記書込電圧が印加されることによってデータが書き込まれるメモリセルと、
を備え、
前記駆動回路は、前記書込電圧の出力をｎ回（ｎは３以上の整数）繰り返す場合に、ｋ回目（ｋは２以上ｎ以下の整数）の出力における前記書込電圧をＶｐｇｍ（ｋ）とし、一定電圧をΔｖ１とし、前記ｋ回目の出力を継続する時間をＴｐｇｍ（ｋ）とし、一定時間をΔｔ１とするとき、前記書込電圧を下記数式を満たすように出力することを特徴とする不揮発性記憶装置。
Ｖｐｇｍ（ｋ）＝Ｖｐｇｍ（ｋ−１）＋Δｖ１
Ｔｐｇｍ（ｋ）＝Ｔｐｇｍ（ｋ−１）＋Δｔ１
【請求項２】
前記駆動回路は、前記書込電圧の出力の後、下記数式を満たすようにさらに書込電圧を出力することを特徴とする請求項１記載の不揮発性記憶装置。
Ｖｐｇｍ（ｋ）＞Ｖｐｇｍ（ｋ−１）
Ｔｐｇｍ（ｋ）＝Ｔｐｇｍ（ｋ−１）
【請求項３】
複数の前記メモリセルが１本の半導体部材を共有することによりＮＡＮＤストリングが構成されており、
前記駆動回路は、一の前記メモリセルに前記書込電圧を印加するときに、前記ＮＡＮＤストリングに属する残りの前記メモリセルには、前記半導体部材を通電状態とする通過電圧を印加し、
前記ｋ回目の前記通過電圧の出力時間をＴｐａｓｓ（ｋ）とするとき、下記数式を満たすように前記通過電圧を出力することを特徴とする請求項１または２に記載の不揮発性記憶装置。
Ｔｐａｓｓ（ｋ）＝Ｔｐａｓｓ（ｋ−１）＋Δｔ１
【請求項４】
書込電圧を出力する駆動回路と、
前記書込電圧が印加されることによってデータが書き込まれるメモリセルと、
を備え、
前記駆動回路は、前記書込電圧の出力を複数回繰り返す場合に、
後で出力される前記書込電圧ほど高くし、
前記複数回の出力は、時間軸に沿って複数のグループにグループ分けされており、後のグループに属する出力ほど出力を継続する時間が長く、同一のグループに属する出力間においては、出力を継続する時間が相互に等しいことを特徴とする不揮発性記憶装置。
【請求項５】
書込電圧を出力する駆動回路と、
前記書込電圧が印加されることによってデータが書き込まれるメモリセルと、
を備え、
前記駆動回路は、前記書込電圧の出力を複数回繰り返す場合に、
後で出力される前記書込電圧ほど高くし、
前記複数回の出力は、時間軸に沿って複数のグループにグループ分けされており、後のグループに属する出力ほど出力を継続する時間が短く、同一のグループに属する出力間においては、出力を継続する時間が相互に等しいことを特徴とする不揮発性記憶装置。
【請求項６】
書込電圧を出力する駆動回路と、
前記書込電圧が印加されることによってデータが書き込まれるメモリセルと、
を備え、
前記駆動回路は、前記書込電圧の出力を複数回繰り返す場合に、
後で出力される前記書込電圧ほど高くし、
各前記出力を継続する時間は、前記書込電圧が増加する立上期間及び前記書込電圧が一定となるトップ期間を含み、
前記複数回の出力の相互間において、前記トップ期間の長さが一定であることを特徴とする不揮発性記憶装置。
【請求項７】
前記複数回の出力の相互間において、前記立上期間の長さが一定であることを特徴とする請求項６記載の不揮発性記憶装置。
【請求項８】
書込電圧及び通過電圧を出力する駆動回路と、
１本の半導体部材を共有することによりＮＡＮＤストリングを構成し、前記書込電圧が印加されることによってデータが書き込まれ、前記通過電圧が印加されることによって前記半導体部材が通電状態となる複数のメモリセルと、
を備え、
前記駆動回路は、一の前記メモリセルに前記書込電圧を印加するときは、前記ＮＡＮＤストリングに属する残りの前記メモリセルに前記通過電圧を印加し、
前記書込電圧及び前記通過電圧の出力を複数回繰り返すときに、
後で出力される前記書込電圧ほど高くし、
後で出力される前記通過電圧ほど高くし、
後で出力される前記通過電圧ほど出力を継続する時間を長くすることを特徴とする不揮発性記憶装置。
【請求項９】
前記書込電圧を出力する時間は、前記通過電圧を出力する時間と一致していることを特徴とする請求項８記載の不揮発性記憶装置。
【請求項１０】
書込電圧及び消去電圧を出力する駆動回路と、
前記書込電圧が印加されることによってデータが書き込まれ、前記消去電圧が印加されることにより前記データが消去されるメモリセルと、
を備え、
前記駆動回路は、前記消去電圧の出力を複数回繰り返すときに、
後で出力される前記消去電圧ほど高くし、
後で出力される前記消去電圧ほど出力を継続する時間を長くすることを特徴とする不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、不揮発性記憶装置に関する。
【背景技術】
【０００２】
従来より、ＮＡＮＤ型フラッシュメモリにおいては、アクティブエリアとワード線との間に浮遊電極が設けられており、アクティブエリアとワード線との最近接点毎に、１つの浮遊電極を含むメモリセルが形成されている。そして、アクティブエリアとワード線との間に書込電圧を印加することにより、アクティブエリアから浮遊電極に対して電子を注入し、メモリセルを構成するトランジスタの閾値を変化させて、データを書き込んでいる。このとき、データを書き込もうとする全てのメモリセルの閾値を、１回の書込電圧の印加によって十分に変化させることは困難である。このため、書込電圧を１回印加した後、メモリセルの閾値を検証（ベリファイ）し、閾値の変化が不十分なメモリセルに対しては、再度、書込電圧を印加する。このとき、前回の印加時と比較して、書込電圧を少し高くする。その後、また検証を行う。このように、書込電圧の印加と検証とを繰り返し、メモリセルにデータを書き込んでいく。
【０００３】
しかしながら、書込電圧を生成するチャージポンプの能力には制約があるため、アクティブエリアとワード線との間に電圧を所定の書込電圧まで増加させるためには、相応の時間が必要である。このため、アクティブエリアとワード線との間に電圧を出力する時間のうち、一部の時間は電圧の上昇に費やされ、残りの時間においてのみ、所定の書込電圧が出力される。また、同じ能力のチャージポンプを使用した場合、書込電圧が高くなるほど、電圧の上昇に要する時間が長くなる。そして、書込電圧が最も高い場合において、所定の書込電圧が十分な時間にわたって出力されるように、電圧の出力を継続する時間が設定される場合が多い。このため、書込電圧が比較的低い初期の出力では、電圧の上昇に要する時間が短く、書込電圧が過度に長い時間にわたってメモリセルに印加されることになる。このため、書込動作全体の所要時間が不要に長くなってしまい、ＮＡＮＤ型フラッシュメモリの動作の高速化を阻害している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−０６７８８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、動作速度が速い不揮発性記憶装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態に係る不揮発性記憶装置は、書込電圧を出力する駆動回路と、前記書込電圧が印加されることによってデータが書き込まれるメモリセルと、を備える。前記駆動回路は、前記書込電圧の出力をｎ回（ｎは３以上の整数）繰り返す場合に、ｋ回目（ｋは２以上ｎ以下の整数）の出力における前記書込電圧をＶｐｇｍ（ｋ）とし、一定電圧をΔｖ１とし、前記ｋ回目の出力を継続する時間をＴｐｇｍ（ｋ）とし、一定時間をΔｔ１とするとき、前記書込電圧を下記数式を満たすように出力する。
Ｖｐｇｍ（ｋ）＝Ｖｐｇｍ（ｋ−１）＋Δｖ１
Ｔｐｇｍ（ｋ）＝Ｔｐｇｍ（ｋ−１）＋Δｔ１
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る不揮発性記憶装置を例示するブロック図である。
【図２】横軸に時間をとり、縦軸に電圧をとって、第１の実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
【図３】横軸に時間をとり、縦軸に書込電圧をとって、ＡＡ−ＷＬ電圧の１回のパルスのプロファイルの具体例を示すグラフ図である。
【図４】第１の実施形態に係る不揮発性記憶装置の動作を例示するフローチャート図である。
【図５】横軸に時間をとり、縦軸に電圧をとって、第１の実施形態の比較例に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
【図６】横軸に時間をとり、縦軸に電圧をとって、第１の実施形態の変形例に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
【図７】第１の実施形態の変形例に係る不揮発性記憶装置の動作を例示するフローチャート図である。
【図８】横軸に時間をとり、縦軸に電圧をとって、第２の実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
【図９】第２の実施形態に係る不揮発性記憶装置の動作を例示するフローチャート図である。
【図１０】第２の実施形態の変形例に係る不揮発性記憶装置の動作を例示するフローチャート図である。
【図１１】横軸に時間をとり、縦軸に電圧をとって、第３の実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
【図１２】第４の実施形態に係る不揮発性記憶装置を例示するブロック図である。
【図１３】横軸に時間をとり、縦軸に電圧をとって、第４の実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
【図１４】第４の実施形態の変形例に係る不揮発性記憶装置を例示するブロック図である。
【図１５】横軸に時間をとり、縦軸に電圧をとって、第５の実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
【図１６】横軸に時間をとり、縦軸に電圧をとって、第６の実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
【図１７】横軸に時間をとり、縦軸に電圧をとって、第７の実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
【図１８】横軸に時間をとり、縦軸に電圧をとって、第８の実施形態に係る不揮発性記憶装置の消去動作を例示するグラフ図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る不揮発性記憶装置を例示するブロック図であり、
図２は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図であり、
図３は、横軸に時間をとり、縦軸に書込電圧をとって、ＡＡ−ＷＬ電圧の１回のパルスのプロファイルの具体例を示すグラフ図であり、
図４は、本実施形態に係る不揮発性記憶装置の動作を例示するフローチャート図である。
本実施形態に係る不揮発性記憶装置は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）であり、例えば、シリコン基板（図示せず）に形成されたＮＡＮＤフラッシュメモリである。
【０００９】
図１に示すように、本実施形態に係る不揮発性記憶装置１においては、シリコン基板（図示せず）の上層部分にセルウェルが形成されており、このセルウェルにはメモリセルアレイ１１が設けられている。メモリセルアレイ１１には、一方向（以下、「ビット線方向」という）の延びる複数本のビット線ＢＬと、他方向（以下、「ワード線方向」という）に延びる複数本のワード線ＷＬが設けられている。ビット線方向及びワード線方向は、いずれもシリコン基板の上面に対して平行であり、相互に直交している。複数本、例えば６４本のワード線によって１つのグループが構成されており、グループの両側には一対の選択ゲート線ＳＧが配設されている。一方、セルウェルの上層部分におけるビット線ＢＬの直下域には、ＳＴＩ（shallow trench isolation）によって相互に分離されたアクティブエリアが形成されている。
【００１０】
アクティブエリアとワード線ＷＬとの間には浮遊電極が設けられている。これにより、アクティブエリアとワード線ＷＬとの最近接点毎に、１つの浮遊電極を含むメモリセルＭＣが形成されている。また、アクティブエリアと選択ゲート線ＳＧとの最近接点毎に、選択トランジスタＳＴが形成されている。そして、１本のアクティブエリアを共有する６４個のメモリセルＭＣ及びその両側の２個の選択トランジスタＳＴにより、１本のＮＡＮＤストリングＮＳが構成されている。ワード線方向に配列された複数本のＮＡＮＤストリングＮＳにより、１つのブロックＢＬＫが構成されている。また、ブロック毎に、ワード線方向に延びるソース線ＳＬが配設されている。メモリセルアレイ１１においては、ビット線方向に複数個、例えば、１０２４個のブロックＢＬＫが配設されている。そして、各ブロックにおいては、各ＮＡＮＤストリングＮＳの一端が各ビット線ＢＬに接続されており、他端が共通のソース線ＳＬに接続されている。
【００１１】
メモリセルアレイ１１から見て、ビット線方向には、センスアンプ回路１２が設けられている。センスアンプ回路１２には、ビット線ＢＬと同数のセンスアンプＳＡが設けられており、それぞれビット線ＢＬに接続されている。センスアンプＳＡはビット線ＢＬの電位を測定する。また、メモリセルアレイ１１から見て、ワード線方向には、ロウデコーダ１３が設けられている。ロウデコーダ１３には、ワード線ＷＬ及び選択ゲート線ＳＧが接続されており、これらの配線を選択して電圧を供給する。
【００１２】
更に、不揮発性記憶装置１には、コントローラ１４が設けられている。コントローラ１４は、書込イネーブル信号ＷＥｎ、読出イネーブル信号ＲＥｎ、アドレスラッチイネーブル信号ＡＬＥ、コマンドラッチイネーブル信号ＣＬＥ等の信号が入力され、不揮発性記憶装置１全体の動作を制御する。具体的には、データの書込動作、読出動作及び消去動作等を制御する。
【００１３】
更にまた、不揮発性記憶装置１には、データ入出力バッファ１５、ＲＯＭヒューズ１６及び電圧発生回路１７が設けられている。データ入出力バッファ１５は、センスアンプＳＡと外部入出力端子との間でデータの授受を行うと共に、コマンドデータ及びアドレスデータを受け取る。ＲＯＭヒューズ１６には固定データが記憶されており、コントローラ１４は必要に応じて、この固定データを読み出す。
【００１４】
電圧発生回路１７には、パルス発生回路ＰＧ及び複数個のチャージポンプＣＰが設けられている。チャージポンプＣＰは所定の電圧を生成する回路であり、生成された電圧はパルス発生回路ＰＧに対して出力される。パルス発生回路ＰＧはチャージポンプＣＰから入力された電圧を、パルス状に整形して出力する回路である。また、電圧発生回路１７の出力電圧は、ロウデコーダ１３に入力される。ロウデコーダ１３、コントローラ１４、ＲＯＭヒューズ１６及び電圧発生回路１７により、駆動回路２０が構成されている。
【００１５】
次に、本実施形態に係る不揮発性記憶装置１の動作について説明する。
本実施形態の特徴はデータの書込動作にあるので、書込動作を中心に説明する。
図１に示すように、不揮発性記憶装置１の外部から、書込データを含む信号が入力されると、この信号は、データ入出力バッファ１５を介して、コントローラ１４に入力される。コントローラ１４は、電圧発生回路１７に対して制御信号を出力し、駆動するチャージポンプＣＰを切り替えて所定の書込電圧、通過電圧、選択ゲート電圧を生成させると共に、パルス発生回路ＰＧを制御して、それぞれ所定のタイミングでこれらの電圧を出力させる。また、コントローラ１４は、ロウデコーダ１３に対しても制御信号を出力し、各ブロックＢＬＫに属する複数本のワード線ＷＬのうち、データを書き込もうとするメモリセルＭＣを通過する１本のワード線ＷＬに対して書込電圧を出力させ、残りのワード線ＷＬに対して通過電圧を出力させ、選択ゲート線ＳＧに対して選択ゲート電圧を出力させる。
【００１６】
一方、コントローラ１４は、センスアンプ回路１２に対しても制御信号を出力し、各センスアンプＳＡを駆動させる。具体的には、データを書き込もうとするメモリセルに接続されたセンスアンプＳＡには、ビット線側の選択トランジスタＳＴをオン状態とするような電位、例えば接地電位を出力させ、データを書き込まないメモリセルに接続されたセンスアンプＳＡには、ビット線側の選択トランジスタＳＴをオフ状態とするような電位、例えば、接地電位よりも高い電位を出力させる。
【００１７】
この結果、書込対象となるメモリセルＭＣにおいては、アクティブエリアとワード線ＷＬとの間に書込電圧が印加され、他のメモリセルＭＣにおいては、アクティブエリアとワード線ＷＬとの間に通過電圧が印加される。これにより、他のメモリセルにおいてはアクティブエリアが通電状態となり、書込対象のメモリセルにおいては、アクティブエリアから浮遊電極に電子が注入される。この結果、メモリセルＭＣを構成するトランジスタの閾値が変化する。このように、メモリセルＭＣには、書込電圧が印加されることにより、データが書き込まれる。一方、メモリセルの閾値を検知することにより、このメモリセルに書き込まれたデータが読み出される。また、ロウデコーダ１３からワード線を介して、各ブロックに属する全てのメモリセルに消去電圧を印加し、浮遊電極からアクティブエリアに向けて電子を排出することにより、データが消去される。
【００１８】
以下、本明細書においては、アクティブエリアとワード線との間の電圧を、「ＡＡ−ＷＬ電圧」という。ＡＡ−ＷＬ電圧は、０Ｖを基準としたワード線ＷＬの電位であり、例えば、ワード線ＷＬにプローブ針を当てて測定した電位である。また、簡易的にチャージポンプの出力部の電圧をモニターすることでも測定できる。
【００１９】
図２に示すように、本実施形態においては、ロウデコーダ１３からワード線ＷＬに対して、書込電圧がパルス状に出力される。そして、書込電圧の出力の後、各メモリセルからデータが読み出され、コントローラ１４に保持されているデータと照会されることにより、各メモリセルに正常にデータが書き込まれたか否かの検証が行われる。そして、書き込みが不十分であるメモリセル、すなわち、閾値が所定の範囲に達していないメモリセルに対しては、再度書込電圧が出力される。このとき、各タイミングでパルス状に出力される書込電圧を、１回前の書込電圧に対して一定の電圧Δｖ１ずつ高くする。また、書込電圧の各出力を継続する時間（以下、「書込時間」という）を、一定の時間Δｔ１ずつ長くする。
【００２０】
すなわち、書込電圧の出力及びメモリセルの検証をｎ回（ｎは３以上の整数）繰り返す場合に、ｋ回目（ｋは２以上ｎ以下の整数）の出力における書込電圧をＶｐｇｍ（ｋ）とし、一定電圧をΔｖ１とし、ｋ回目の出力を継続する時間（書込時間）をＴｐｇｍ（ｋ）とし、一定時間をΔｔ１とするとき、連続した３回以上の出力において、下記数式（１）及び（２）を満たすようにする。
Ｖｐｇｍ（ｋ）＝Ｖｐｇｍ（ｋ−１）＋Δｖ１      （１）
Ｔｐｇｍ（ｋ）＝Ｔｐｇｍ（ｋ−１）＋Δｔ１      （２）
【００２１】
なお、書込時間には、アクティブエリアとワード線との間の電圧（ＡＡ−ＷＬ電圧）がゼロからほぼ書込電圧まで増加する「立上期間」と、ＡＡ−ＷＬ電圧がほぼ書込電圧に保持される「トップ期間」の双方が含まれる。以後、説明の便宜上、ＡＡ−ＷＬ電圧がゼロから書込電圧まで増加した後、ゼロまで減少する１回のサイクルを、「パルス」ともいう。
図３に示すように、実際には、ＡＡ−ＷＬ電圧は連続的に変化する場合が多い。この場合は、ＡＡ−ＷＬ電圧の各パルスにおいて、ＡＡ−ＷＬ電圧のピーク値を書込電圧とし、ＡＡ−ＷＬ電圧がゼロからピーク値の例えば９５％の値に達するまでの期間を「立上期間」とし、ＡＡ−ＷＬ電圧がピーク値の９５％以上である期間を「トップ期間」とする。
【００２２】
図２に示す動作は、図４に示す手順により、実現することができる。すなわち、図４のステップＳ１に示すように、書込電圧を出力し、その後、ステップＳ２に示すように、メモリセルの検証（ベリファイ）を行う。そして、データが正常に書き込まれていないメモリセルがある場合は、「ＮＧ」と判定し、ステップＳ３に進む。ステップＳ３においては、書込時間Ｔｐｇｍに一定時間Δｔ１を加える。すなわち、上記数式（２）に示す処理を行う。そして、ステップＳ１に戻る。一方、ステップＳ２において、全てのメモリセルに正常にデータが書き込まれている場合は、「ＯＫ」と判定し、書込動作を終了する。
【００２３】
次に、本実施形態の効果について説明する。
本実施形態においては、書込電圧をパルス状に複数回出力する場合に、書込電圧を、１回前の書込電圧に対して一定電圧Δｖ１だけ増加させている。これにより、１回前の書込電圧の出力の際に、十分にデータが書き込まれなかったメモリセルに対して、効果的にデータを書き込むことができる。
【００２４】
また、立上期間において、ＡＡ−ＷＬ電圧が時間に比例して増加する場合には、書込電圧の増加に比例して立上期間が長くなる。そこで、本実施形態においては、全体の書込時間を、１回前の書込時間に対して一定時間Δｔ１だけ増加させている。これにより、書込電圧の値に拘わらず、必要な長さの立上期間が確保され、トップ期間の長さを一定に保つことができる。なお、図３に示したように、実際のＡＡ−ＷＬ電圧のプロファイルは完全な直線状ではなく、曲線的である場合が多いが、このような場合においても、立上期間のプロファイルはある程度直線で近似できるため、トップ期間の長さをほぼ一定に保つことができる。この結果、書込電圧が比較的低い初期のパルスにおいて、トップ期間が過度に長くなることを防止し、書込動作全体の高速化を図ることができる。すなわち、書込電圧が比較的低い初期のパルスと書込電圧が比較的高い終期のパルスとの間で、トップ期間の均一化を図ることができる。
【００２５】
更に、本実施形態においては、ＡＡ−ＷＬ電圧の各パルスにおいて、立上期間からトップ期間に移行する時期を直接検出できない場合でも、全体の書込時間を制御することにより、トップ期間の均一化を図ることができる。
【００２６】
次に、本実施形態の比較例について説明する。
図５は、横軸に時間をとり、縦軸に電圧をとって、本比較例に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
図５に示すように、本比較例においては、ＡＡ−ＷＬ電圧のパルス毎に、書込電圧を増加させている。一方、パルス間で書込時間Ｔｐｇｍは同一としている。
【００２７】
本比較例においても、立上期間におけるＡＡ−ＷＬ電圧の時間に対する増加率は、ほぼ一定である。このため、書込電圧が高いほど、立上期間が長くなり、その分、トップ期間は短くなる。すなわち、図５に示すように、Ｔｔｏｐ１＞Ｔｔｏｐ２＞Ｔｔｏｐ３＞Ｔｔｏｐ４となる。従って、書込時間Ｔｐｇｍを、書込電圧が比較的低い初期のパルスにおいて必要最低限のトップ期間が確保されるように設定すると、書込電圧が最も高いパルスにおいては、書込時間Ｔｐｇｍ内にＡＡ−ＷＬ電圧がピーク値の９５％の値に達することができない。一方、書込時間Ｔｐｇｍを、書込電圧が最も高いパルスにおいてもトップ期間が確保されるように設定すると、書込電圧が比較的低い初期のパルスにおいては、トップ期間が過度に長くなり、全体の書込時間が長くなってしまう。
【００２８】
これに対して、本実施形態においては、書込電圧が相対的に低い初期のパルスと書込電圧が相対的に高い終期のパルスとの間で、トップ期間の均一化を図ることができる。その結果、書込電圧が最も高いパルスにおいて書込時間Ｔｐｇｍ内にトップ期間に達することができ、書込電圧が比較的低い初期のパルスにおいて、トップ期間が過度に長くなることを防止し、書込動作全体の高速化を図ることができる。
【００２９】
次に、本実施形態の変形例について説明する。
図６は、横軸に時間をとり、縦軸に電圧をとって、本変形例に係る不揮発性記憶装置の書込動作を例示するグラフ図であり、
図７は、本変形例に係る不揮発性記憶装置の動作を例示するフローチャート図である。
【００３０】
図６に示すように、本変形例においては、書込電圧のパルスが一定の回数に達するまでは、前述の第１の実施形態と同じように、後に出力されるパルスほど書込時間を長くする。そして、書込電圧のパルスが一定の回数に達した後は、書込時間を一定とする。なお、書込電圧は、書込動作の全体を通じて、後に出力されるパルスほど高くする。
【００３１】
すなわち、書込電圧の出力及びメモリセルの検証をｎ回繰り返す場合に、連続した３回以上の出力、例えば、１回目から３回目までの出力においては、上記数式（１）及び（２）を満たすようにする。そして、その後の連続した２回以上の出力、例えば、４回目から６回目までの出力においては、下記数式（３）及び（４）を満たすようにする。
Ｖｐｇｍ（ｋ）＞Ｖｐｇｍ（ｋ−１）      （３）
Ｔｐｇｍ（ｋ）＝Ｔｐｇｍ（ｋ−１）      （４）
【００３２】
図６に示す動作は、図７に示す手順により、実現することができる。すなわち、図７のステップＳ１１に示すように、書込電圧を出力し、その後、ステップＳ１２に示すように、メモリセルの検証（ベリファイ）を行う。そして、データが正常に書き込まれていないメモリセルがある場合は、「ＮＧ」と判定し、ステップＳ１３に進む。ステップＳ１３においては、書込電圧の出力回数ｋが所定の値ｋ０以上であるか否かを判断し、ｋがｋ０未満である場合は、ステップＳ１４に進み、書込時間Ｔｐｇｍに一定時間Δｔ１を加える。すなわち、上記数式（２）に示す処理を行う。そして、ステップＳ１１に戻る。なお、図６に示す例では、値ｋ０は４である。また、ステップＳ１３において、出力回数ｋが所定の値ｋ０以上である場合は、ステップＳ１５に進み、書込時間Ｔｐｇｍを不変とする。すなわち、上記数式（４）に示す処理を行う。その後、ステップＳ１１に戻る。一方、ステップＳ１２において、全てのメモリセルに正常にデータが書き込まれている場合は、「ＯＫ」と判定し、書込動作を終了する。
【００３３】
本変形例によれば、書込動作の前半に出力されるパルスにおいては、出力の回数を重ねるにつれて段階的に書込時間を長くし、書込動作の後半に出力されるパルスにおいては、パルス間で書込時間を一定としている。書込動作の後半に出力されるパルスにおいては、書込電圧が相対的に高いため、トップ期間の前半で浮遊電極への電子の注入が十分に生じる場合がある。このような場合、トップ期間の後半は無駄な時間となる。そこで、書込電圧Ｖｐｇｍが低い書込動作の前半においては、書込時間を書込電圧に応じてトップ期間が一定となるように調整しつつ、書込電圧Ｖｐｇｍが高い書込動作の後半においては、書込時間を一定にすることで実質的にトップ期間を短くしている。これにより、個々の書込時間を短縮しつつ、書込電圧の出力回数そのものも減らし、全体として、書込動作の高速化を図ることができる。
【００３４】
本変形例における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。なお、第１の実施形態のバリエーションは本変形例には限定されず、連続して実施される３回以上の書込電圧の出力において上記数式（１）及び（２）を満たせば、一定の効果が得られる。また、本変形例では、書込電圧の波形が切り替わる出力回数を３回としたが、この回数に限られない。
【００３５】
次に、第２の実施形態について説明する。
図８は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図であり、
図９は、本実施形態に係る不揮発性記憶装置の動作を例示するフローチャート図である。
図８に示すように、本実施形態においては、前述の第１の実施形態と同様に、書込電圧の出力及びメモリセルの検証を複数回繰り返す。また、後で出力されるＡＡ−ＷＬ電圧のパルスほど、書込電圧を高くする。
【００３６】
一方、本実施形態においては、前述の第１の実施形態とは異なり、ＡＡ−ＷＬ電圧の複数回のパルスは、時間軸に沿って複数のグループにグループ分けされており、後のグループに属するパルスほど書込時間が長く、同一のグループに属するパルス間では書込時間が相互に等しい。図８に示す例では、パルスは２つのグループに分けられており、前半のグループＧ１に属する各パルスの書込時間はＴｐｇｍ１であり、後半のグループＧ２に属する各パルスの書込時間はＴｐｇｍ２であり、書込時間Ｔｐｇｍ２は書込時間Ｔｐｇｍ１よりも長い。
【００３７】
図８に示す動作は、図９に示す手順により、実現することができる。すなわち、図９のステップＳ２１に示すように、書込電圧を出力する。初回の出力においては、書込時間はＴｐｇｍ１とする。その後、ステップＳ２２に示すように、メモリセルの検証（ベリファイ）を行う。そして、データが正常に書き込まれていないメモリセルがある場合は、「ＮＧ」と判定し、ステップＳ２３に進む。ステップＳ２３においては、書込電圧の出力回数ｋが所定の値ｋ０であるか否かを判断し、ｋがｋ０である場合は、ステップＳ２４に進み、書込時間Ｔｐｇｍ１に一定の時間Δｔ１を加える。これにより、書込時間をＴｐｇｍ１からＴｐｇｍ２に変更する。そして、ステップＳ２１に戻る。ステップＳ２３において、出力回数ｋが所定の値ｋ０でない場合は、ステップＳ２５に進み、書込時間を不変とする。その後、ステップＳ２１に戻る。一方、ステップＳ２２において、全てのメモリセルに正常にデータが書き込まれている場合は、「ＯＫ」と判定し、書込動作を終了する。
【００３８】
本実施形態によれば、書込動作の前半（Ｇ１）に出力されるパルスにおいては、書込時間を相対的に短くし、書込動作の後半（Ｇ２）に出力されるパルスにおいては、書込時間を相対的に長くしている。また、各グループ内においては、書込時間を一定としている。一方、書込電圧は書込動作の前半、後半にかかわらず、初期の書込電圧から段階的に高くしている。その結果、書込動作の前半（Ｇ１）においては、後に出力されるパルスほどトップ期間が短くなる。同様に、書込動作の後半（Ｇ２）においても、後に出力されるパルスほどトップ期間が短くなる。
【００３９】
例えば、メモリセルが３水準の値を記憶するメモリセルであり、各メモリセルには、初期段階において最も低い値が書き込まれており、これに２水準の値を書き込む場合を考える。すなわち、各メモリセルが記憶可能な値を、閾値が低い順に第１の値、第２の値、第３の値とした場合に、各メモリセルの値を、第１の値から第２の値にする場合と、第１の値から第３の値にする場合を考える。この場合は、基準値（ｋ０）を、第２の値を書き込むためのパルスの回数に設定することにより、値ごとに適切な書込動作を行うことができる。より具体的には、第２の値の書き込みを書込動作の前半（Ｇ１）で行い、第３の値の書き込みを書込動作の後半（Ｇ２）で行う。この場合、基準値（ｋ０）を、第２の値を書き込むためのパルスと、第３の値を書き込むためのパルスとの間に設定する。その結果、各値に対応する閾値分布毎に書込時間を適正に設定することができ、書込動作の高速化を図ることができる。
【００４０】
本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。なお、本実施形態においては、書込動作において出力される複数回のパルスを２つのグループに分ける例を示したが、これには限定されず、３つ以上のグループに分けてもよい。このような動作は、例えば、図９のステップＳ２３に示す手順を、基準値（ｋ０）を異ならせて複数段設けることで、実現可能である。
【００４１】
次に、本実施形態の変形例について説明する。
図１０は、本変形例に係る不揮発性記憶装置の動作を例示するフローチャート図である。
本変形例におけるＡＡ−ＷＬ電圧のプロファイルは、図８に示すプロファイルと同様である。但し、本変形例においては、前述の第２の実施形態（図９参照）と比較して、このプロファイルを実現するためのフローチャートが異なっている。
【００４２】
本変形例においては、書込電圧のパルスをｍ本（ｍは１以上の整数）ずつグループ化する。この場合、図９に示すステップＳ２３の替わりに、図１０に示すステップＳ２９を実行する。ステップＳ２９においては、書込電圧の出力回数ｋをｍで除し、その余りが０（ゼロ）であるか否かを判断する。例えば、ｍを３とした場合、出力回数ｋが３、６、９、・・・等の３の倍数であれば、（ｋ÷ｍ）の余りは０となるため、ステップＳ２４に進み、書込時間Ｔｐｇｍを延長する。それ以外の場合は、ステップＳ２５に進み、書込時間Ｔｐｇｍをそのまま維持する。このようにしても、前述の第２の実施形態の動作を実現することができる。本変形例における上記以外の構成、動作及び効果は、前述の第２の実施形態と同様である。
【００４３】
次に、第３の実施形態について説明する。
図１１は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
図１１に示すように、本実施形態は、前述の第２の実施形態（図８参照）と比較して、後半のグループＧ２に属する各パルスの書込時間Ｔｐｇｍ２が、前半のグループＧ１に属する各パルスの書込時間Ｔｐｇｍ１よりも短い点が異なっている。このような動作は、図９又は図１０に示すステップＳ２４において、一定の時間Δｔ１を負の値とすることにより、実現できる。
【００４４】
書込動作の後半（グループＧ２）においては、書込電圧が相対的に高いため、トップ期間の前半で浮遊電極への電子の注入が十分に生じる場合がある。このような場合、トップ期間の後半は無駄な時間となる。本実施形態においては、書込動作の後半（グループＧ２）において、各パルスのトップ期間を短くすることにより、この無駄な時間を省くことができる。この結果、電子の注入を確保しつつ、書込動作の高速化を図ることができる。本実施形態における上記以外の構成及び動作は、前述の第２の実施形態と同様である。なお、本実施形態においても、第２の実施形態と同様に、パルスを３つ以上のグループに分けてもよく、前述の第２の実施形態の変形例と組み合わせてもよい。
【００４５】
次に、第４の実施形態について説明する。
図１２は、本実施形態に係る不揮発性記憶装置を例示するブロック図であり、
図１３は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
【００４６】
図１２に示すように、本実施形態に係る不揮発性記憶装置２においては、前述の第１の実施形態に係る不揮発性記憶装置１（図１参照）の構成に加えて、スイッチ２１、電位検知配線２２及び電位測定回路２３が設けられている。スイッチ２１は、ワード線ＷＬと同数設けられており、各スイッチ２１の一端は各ワード線ＷＬに接続されている。各スイッチ２１の動作は、コントローラ１４によって制御される。電位検知配線２２は、例えば１本設けられており、全ブロックＢＬＫにわたってビット線方向に延びている。電位検知配線２２には、各スイッチ２１の他端が接続されている。そして、電位検知配線２２の一端は、電位測定回路２３に接続されている。電位測定回路２３は、電位検知配線２２の電位を測定し、その測定結果をコントローラ１４に対して出力する。
【００４７】
次に、本実施形態に係る不揮発性記憶装置２の動作について説明する。
本実施形態においては、書込動作に先立って、図３に示すようなＡＡ−ＷＬ電圧のプロファイル、すなわち、ワード線ＷＬに対して書込電圧を出力したときのワード線ＷＬの電位変化を測定し、ピーク値の９５％に相当する値を算出しておく。この算出は、不揮発性記憶装置２の試作品において行い、その結果を各製品の例えばＰＯＭヒューズ１６に記憶させておいてもよく、各製品の工場出荷時に行ってもよく、各製品において書込動作を行う度に行ってもよい。
【００４８】
そして、データの書込動作を行う際には、図１２に示すように、コントローラ１４が、書込電圧が出力されているワード線ＷＬに接続されたスイッチ２１をオン状態とし、残りのスイッチ２１をオフ状態とすることにより、書込電圧が出力されているワード線ＷＬを電位検知配線２２に接続する。そして、電位測定回路２３が電位検知配線２２の電位を測定し、その結果をコントローラ１４に対して出力する。これにより、コントローラ１４は、書込電圧が出力されているワード線ＷＬとアクティブエリアとの間の電圧（ＡＡ−ＷＬ電圧）を検出する。そして、ＡＡ−ＷＬ電圧が上述のピーク値の９５％に相当する値に到達したときに、図３に示す立上期間からトップ期間に移行したものと判断し、この時点から一定の時間が経過した後、書込電圧の出力を停止する。これにより、図１３に示すように、各パルスの相互間において、トップ期間Ｔｔｏｐを一定とすることができる。なお、前述の第１の実施形態と同様に、書込電圧は、後のパルスほど高くする。これに伴い、立上期間は、後のパルスほど長くなる。このため、各パルスの書込時間は、後のパルスほど長くなる。
【００４９】
本実施形態によれば、ＡＡ−ＷＬ電圧を直接測定することができるため、ＡＡ−ＷＬ電圧の実際のプロファイルに基づいて、トップ期間を調整することができる。これにより、トップ期間をより高精度に均一化し、より効率的に書込動作の高速化を図ることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。なお、本実施形態においては、前述の第１の実施形態に倣い、ＡＡ−ＷＬ電圧がピーク値の９５％に達した時点を立上期間とトップ期間の移行時期と定義したが、これには限定されない。
【００５０】
次に、本実施形態の変形例について説明する。
図１４は、本変形例に係る不揮発性記憶装置を例示するブロック図である。
本変形例におけるＡＡ−ＷＬ電圧のプロファイルは、図１３に示すプロファイルと同様である。
【００５１】
図１４に示すように、本変形例に係る不揮発性記憶装置２ａにおいては、前述の第１の実施形態に係る不揮発性記憶装置１（図１参照）の構成に加えて、１本のビット線ＢＬ１、３つのメモリセルＭＣ１〜ＭＣ３、３本のワード線ＷＬ１〜ＷＬ３、１本の電位検知配線２７及び１つの電位測定回路２８が設けられている。メモリセルＭＣ１〜ＭＣ３は、１つのアクティブエリアを共有し、ビット線ＢＬ１とソース線ＳＬとの間に相互に直列に接続されている。メモリセルＭＣ１〜ＭＣ３により、ダミーブロックＤＢＬＫが構成されている。ワード線ＷＬ１〜ＷＬ３の一端はロウデコーダ１３の出力端子に接続されており、他端はそれぞれメモリセルＭＣ１〜ＭＣ３のゲートに接続されている。電位検知配線２７はワード線ＷＬ２と電位測定回路２８との間に接続されている。電位測定回路２８は、電位検知配線２７の電位を測定し、その測定結果をコントローラ１４に対して出力する。
【００５２】
次に、本変形例に係る不揮発性記憶装置２ａの動作について説明する。
本変形例においても、書込動作に先立って、図３に示すようなＡＡ−ＷＬ電圧のプロファイルを取得し、ピーク値の９５％に相当する値を算出しておく。
そして、図１４に示すように、データをメモリセルＭＣに書き込むために、ロウデコーダ１３が複数本のワード線ＷＬのいずれかに対して書込電圧を出力すると共に、同じブロックに属する他のワード線ＷＬに対して通過電圧Ｖｐａｓｓを出力する。このとき、ロウデコーダ１３は、ワード線ＷＬ２に対して書込電圧Ｖｐｇｍを出力と共に、ワード線ＷＬ１及びＷＬ３に対して通過電圧Ｖｐａｓｓを出力する。ワード線ＷＬ２の電位は、電位検知配線２７を介して電位測定回路２８に入力される。そして、電位測定回路２８がこの電位を測定し、その結果をコントローラ１４に対して出力する。そして、コントローラ１４は、ワード線ＷＬ２の電位が上述のピーク値の９５％に相当する値に到達したときに、書込対象となっているメモリセルＭＣに印加されているＡＡ−ＷＬ電圧が、図３に示す立上期間からトップ期間に移行したものと判断し、この時点から一定の時間が経過した後、ワード線ＷＬ及びＷＬ２に対する書込電圧の出力を停止する。これにより、図１３に示すように、各パルスの相互間において、トップ期間Ｔｔｏｐを一定とすることができる。
【００５３】
本変形例によれば、ダミーブロックＤＢＬＫに設けられたダミーのメモリセルＭＣ２について、ＡＡ−ＷＬ電圧を測定することにより、書込対象となっているメモリセルＭＣのＡＡ−ＷＬ電圧に影響を及ぼすことなく、このＡＡ−ＷＬ電圧を推定し、立上期間からトップ期間に移行した時期を判断することができる。これにより、前述の第４の実施形態と同様に、パルス間においてトップ期間の長さを均一とすることができる。
【００５４】
また、本変形例においては、ダミーのメモリセルＭＣ２の両側に、ダミーのメモリセルＭＣ１及びＭＣ３を設け、メモリセルＭＣ２に書込電圧Ｖｐｇｍを印加すると共に、メモリセルＭＣ１及びＭＣ３に通過電圧Ｖｐａｓｓを印加している。これにより、メモリセルＭＣ２の環境、例えば周囲の電界分布を、実際にデータが書き込まれるメモリセルＭＣの環境と類似させることができる。この結果、メモリセルＭＣに印加されるＡＡ−ＷＬ電圧を、より精度よく推定することができる。
本変形例における上記以外の構成、動作及び効果は、前述の第４の実施形態と同様である。
【００５５】
次に、第５の実施形態について説明する。
図１５は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
図１５に示すように、本実施形態においては、前述の第４の実施形態と同様に、パルス間でトップ期間Ｔｔｏｐを一定にすると共に、ＡＡ−ＷＬ電圧の増加率を制御することにより、立上期間の長さＴｒｉｓｅもできるだけ一定にする。例えば、コントローラ１４が、書込電圧が高いパルスほど、駆動するチャージポンプＣＰの数を増やすことにより、ＡＡ−ＷＬ電圧の立ち上がりを急峻にする。これにより、全てのパルス間で、立上期間Ｔｒｉｓｅがほぼ同じ長さになり、この結果、書込時間Ｔｐｇｍもほぼ同じ長さになる。
【００５６】
本実施形態によれば、パルス間で立上期間の長さを揃えることにより、書込動作に要する時間をより一層短縮することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第４の実施形態と同様である。なお、本実施形態においては、不揮発性記憶装置の構成を、前述の第４の実施形態の変形例のようにしてもよい。
【００５７】
次に、第６の実施形態について説明する。
図１６は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
【００５８】
図１６に示すように、本実施形態においては、通過電圧Ｖｐａｓｓを出力する際に、後のパルスほど通過電圧を高くし、且つ、通過電圧の出力を継続する時間（以下、「通過時間」という）を長くしている。より詳細には、書込動作の際に、１本のＮＡＮＤストリングを構成する複数のメモリセルＭＣのうち、１つのメモリセルＭＣ（以下、「選択メモリセル」という）に対しては電子が浮遊電極に注入されるような書込電圧をワード線ＷＬを介して印加し、残りのメモリセルＭＣ（以下、「非選択メモリセル」という）に対してはアクティブエリアを通電状態とするような通過電圧をワード線ＷＬを介して印加し、これらの電圧の出力とメモリセルの検証とを繰り返す。なお、選択メモリセルに接続されるワード線を「選択ワード線ＷＬｓ」といい、非選択メモリセルに接続されるワード線を「非選択ワード線ＷＬｎｓ」という。そして、ｋ回目に出力する通過電圧をＶｐａｓｓ（ｋ）とし、通過時間をＴｐａｓｓ（ｋ）とし、一定の電圧をΔｖ２とするとき、連続した３回以上の出力において、下記数式（５）及び（６）を満たすようにする。
Ｖｐａｓｓ（ｋ）＝Ｖｐａｓｓ（ｋ−１）＋Δｖ２      （５）
Ｔｐａｓｓ（ｋ）＝Ｔｐａｓｓ（ｋ−１）＋Δｔ１      （６）
【００５９】
本実施形態によれば、通過電圧に応じて通過時間を制御することにより、通過電圧のトップ期間が過度に長くなることを防止し、書込動作の効率化を図ることができる。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００６０】
なお、本実施形態においては、通過電圧Ｖｐａｓｓ及び通過時間Ｔｐａｓｓを上記数式（５）及び（６）に従って設定する例を示したが、これには限定されない。通過電圧の出力を繰り返す場合に、後のパルスほど通過電圧が高く、且つ、通過時間が長くなっていればよい。
【００６１】
次に、第７の実施形態について説明する。
図１７は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。
本実施形態は、前述の第１の実施形態と第６の実施形態を組み合わせた実施形態である。
【００６２】
すなわち、図１７に示すように、本実施形態においては、書込時間と通過時間とを一致させて、書込電圧を出力するタイミングと通過電圧を出力するタイミングとを同期させている。これにより、データの書き込みをより一層効率的に行うことができる。また、書込電圧は通過電圧よりも高い。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。
【００６３】
本実施形態においては、書込時間と通過時間とを一致させることにより、書込動作時において、選択ワード線ＷＬｓに書込電圧が印加されているのに非選択ワード線ＷＬｎｓに通過電圧が印加されていないという不都合を解消することができる。選択ワード線ＷＬｓに書込電圧が印加されていても、非選択ワード線ＷＬｎｓに通過電圧が印加されていなければ、ビット線の電位を選択メモリセルのチャネルまで転送できず、選択メモリセルにデータが書き込まれないからである。このように、書込時間と通過時間を同期させることにより、書込動作の制御を簡略化できる。
【００６４】
また、書込時間と通過時間の立ち下がりを合わせることにより、非選択メモリセルに過度のストレスを与えることが無く、メモリセルの信頼性を向上させることができる。更に、書込電圧と通過電圧立ち上がりにおいて、同じチャージポンプを使用することにより回路構成を簡略化できる。
【００６５】
なお、書込時間と通過時間の立ち上がりは同時でなくてもよい。少なくとも、書込電圧がトップ期間に移行する前に、通過電圧がトップ期間に移行していればよい。図１７に示すように、書込電圧は通過電圧よりも高いので、書込電圧の立上期間は通過電圧の立上期間よりも長くなることが多い。このため、書込電圧と通過電圧を同時に立ち上げることにより、自己整合的に、書込電圧がトップ期間に移行する前に、通過電圧をトップ期間に移行させることができる。
【００６６】
次に、第８の実施形態について説明する。
図１８は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の消去動作を例示するグラフ図である。
なお、図１８の縦軸は、アクティブエリアとワード線との間に出力される電圧の絶対値を表している。
【００６７】
図１８に示すように、メモリセルからデータを消去する消去動作においては、ブロックＢＬＫ毎に、アクティブエリアとワード線との間に消去電圧をパルス状に出力する。このとき、書込動作時と同様に、消去電圧の出力と検証を繰り返し、後に出力されるパルスほど、消去電圧を高くする。また、後に出力されるパルスほど、消去電圧の出力を維持する時間（以下、「消去時間」という）を長くする。
【００６８】
例えば、ｋ回目に出力する消去電圧をＶｅｒａｓｅ（ｋ）とし、その出力時間をＴｅｒａｓｅ（ｋ）とし、一定の電圧をΔｖ３とし、一定の時間をΔｔ３とするとき、連続した３回以上の出力において、下記数式（７）及び（８）を満たすようにする。
Ｖｅｒａｓｅ（ｋ）＝Ｖｅｒａｓｅ（ｋ−１）＋Δｖ３      （７）
Ｔｅｒａｓｅ（ｋ）＝Ｔｅｒａｓｅ（ｋ−１）＋Δｔ３      （８）
【００６９】
本実施形態によれば、消去電圧に応じて消去時間を制御することにより、前述の第１の実施形態と同様な理由により、消去電圧のトップ期間が過度に長くなることを防止し、消去動作の効率化を図ることができる。これにより、不揮発性記憶装置の高速化を図ることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。
【００７０】
なお、本実施形態においては、消去電圧Ｖｅｒａｓｅ及び消去時間Ｔｅｒａｓｅが上記数式（７）及び（８）に従って変化する例を示したが、これには限定されない。消去電圧の出力を繰り返す場合に、後のパルスほど消去電圧が高く、且つ、消去時間が長くなっていればよい。また、本実施形態に、前述の第２〜第５の実施形態を適用してもよい。
【００７１】
以上説明した実施形態によれば、動作速度が高い不揮発性記憶装置を実現することができる。
【００７２】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【００７３】
例えば、前述の各実施形態においては、メモリセルに、電荷を蓄積するための部材として浮遊電極を設ける例を説明したが、メモリセルにチャージトラップ膜を設けても同様な効果が得られる。すなわち、電荷を蓄積しデータを記憶することができるメモリセルを備えた記憶装置であれば、当然に本発明の範囲に含まれる。
【符号の説明】
【００７４】
１、２、２ａ：不揮発性記憶装置、１１：メモリセルアレイ、１２：センスアンプ回路、１３：ロウデコーダ、１４：コントローラ、１５：データ入出力バッファ、１６：ＲＯＭヒューズ、１７：電圧発生回路、２０：駆動回路、２１：スイッチ、２２：電位検知配線、２３：電位測定回路、２７：電位検知配線、２８：電位測定回路、ＢＬ、ＢＬ１：ビット線、ＢＬＫ：ブロック、ＣＰ：チャージポンプ、ＤＢＬＫ：ダミーブロック、ＭＣ、ＭＣ１〜ＭＣ３：メモリセル、ＮＳ：ＮＡＮＤストリング、ＰＧ：パルス発生回路、ＳＡ：センスアンプ、ＳＧ：選択ゲート線、ＳＬ：ソース線、ＳＴ：選択トランジスタ、ＷＬ、ＷＬ１〜ＷＬ３：ワード線
【図１】
2013041654.tif 000003
【図２】
2013041654.tif 000004
【図４】
2013041654.tif 000005
【図５】
2013041654.tif 000006
【図６】
2013041654.tif 000007
【図７】
2013041654.tif 000008
【図８】
2013041654.tif 000009
【図９】
2013041654.tif 000010
【図１０】
2013041654.tif 000011
【図１１】
2013041654.tif 000012
【図１２】
2013041654.tif 000013
【図１３】
2013041654.tif 000014
【図１４】
2013041654.tif 000015
【図１５】
2013041654.tif 000016
【図１６】
2013041654.tif 000017
【図１７】
2013041654.tif 000018
【図１８】
2013041654.tif 000019
【図３】
2013041654.tif 000020