(57)【要約】【課題】電気光学表示装置において、サンプリングクロックに周波数拡散を行いつつ、適正なサンプリング用電圧をサンプリングする。【解決手段】表示装置は、１本の走査線１３５に選択電圧が印加されることに応じて該１本の走査線に対応する画素列に含まれる画素へのデータ線１３４を介した画素電圧の印加を可能とする複数の画素スイッチング素子１３６と、複数のデータ線に供給可能なサンプリング用電圧を１本の走査線に選択電圧が印加される期間において変化させる電圧生成部３００と、順次選択した１本の走査線に選択電圧を印加する走査線駆動回路１２０およびデータ線へのサンプリング用電圧の供給をオン／オフするデータ線スイッチ１３３とにより構成される。サンプリング用電圧から画素電圧をサンプリングするためのサンプリングクロックの周波数拡散に同期して、サンプリング用電圧を変化させる。【選択図】図１
2013231842.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する電気光学表示装置であって、
複数本の走査線および複数本のデータ線のうち互いに異なる１本の走査線および互いに異なる１本のデータ線に接続され、前記１本の走査線に選択電圧が印加されることに応じて当該１本の走査線に対応する画素列に含まれる画素への前記１本のデータ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、
前記複数のデータ線に供給可能なサンプリング用電圧を、前記１本の走査線に前記選択電圧が印加される期間において変化するように生成する電圧生成部と、
前記複数の走査線のうち順次選択した前記１本の走査線に前記選択電圧を印加する走査線駆動回路および前記複数のデータ線への前記サンプリング用電圧の供給をオン／オフする複数のデータ線スイッチにより構成され、前記サンプリング用電圧から前記画素電圧をサンプリングする電圧サンプリング部と、
該電圧サンプリング部による前記画素電圧のサンプリングタイミングを制御するためのサンプリングクロックを生成するサンプリング制御部とを有し、
前記サンプリングクロックは周波数拡散され、
前記電圧生成部は、前記サンプリング用電圧を、周波数拡散された前記サンプリングクロックに同期して変化させることを特徴とする電気光学表示装置。
【請求項２】
前記電圧生成部は、Ｄ／Ａコンバータにより構成されており、
該Ｄ／Ａコンバータに入力されるクロックとデータとが前記サンプリングクロックに対して同期していることを特徴とする請求項１に記載の電気光学表示装置。
【請求項３】
前記電圧生成部は、積分回路により構成されており、
該積分回路は、前記サンプリングクロックの立ち上りまたは立ち下りから所定時間の間、積分によってランプ電圧を生成することを特徴とする請求項１に記載の電気光学表示装置。
【請求項４】
請求項１から３のいずれか１項に記載の電気光学表示装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ等、電気光学的変化によって画像表示を行う電気光学表示装置に関する。
【背景技術】
【０００２】
上記のような電気光学表示装置の駆動回路として、特許文献１にて開示されているものがある。この駆動回路は、互いに異なる走査線および互いに異なるデータ線に接続され、該走査線に選択電圧が印加されることに応じてその走査線に対応する画素列に含まれる画素への該データ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子を有する。また、複数のデータ線に供給可能なサンプリング用電圧（ランプ電圧）を、各走査線に選択電圧が印加される期間において、クロック信号に応じて階段状に増加または減少させるように生成する電圧生成部を有する。さらに、順次選択した走査線に選択電圧を印加する走査線駆動回路および複数のデータ線へのサンプリング用電圧の供給をオン／オフする複数のデータ線スイッチにより構成され、サンプリング用電圧から画素電圧をサンプリングする電圧サンプリング部を有する。
【０００３】
特許文献１では、ランプ電圧を平滑化する平滑化回路を設けることで、ランプ電圧の変化タイミングを決めるクロック信号の周波数が低くても、ランプ電圧を滑らかに増加または減少させることを可能としている。
【０００４】
一方、このような電気光学表示装置の高画質化に伴い、クロックの高速化が進み、これにより装置やこれに繋がる配線等からの不要な輻射ノイズが問題となっている。このような問題に対しては、特許文献２にて開示されているように、周波数拡散（スペクトル拡散）されたクロックを用いることで輻射ノイズを低減する方法がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２７９１９８号公報
【特許文献１】特開２００６−１５４８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１にて開示されているようにクロック信号に応じて階段状に変化するランプ電圧を平滑化する回路を設け、さらに輻射ノイズの低減のために、ランプ電圧のサンプリングタイミングを決めるサンプリングクロックに周波数拡散を行うことが考えられる。しかしながら、この場合、サンプリングクロックの周期の変動によって、各サンプリングタイミングでのランプ電圧が適正に増加または減少していない可能性がある。このような不適正なランプ電圧がサンプリングされることで、表示画像にビート等のノイズを生じさせるおそれがある。
【０００７】
また、特許文献２にて開示されている周波数拡散は、画像データに対して行われるものであり、電気光学表示装置における液晶駆動用（ランプ電圧のサンプリング用）のクロック信号に対して周波数拡散を行うものではない。
【０００８】
本発明は、サンプリング用電圧のサンプリングクロックに周波数拡散を行った場合でも、各サンプリングタイミングで適正なサンプリング用電圧をサンプリングできるようにした電気光学表示装置およびこれを備えた光学機器を提供する。
【課題を解決するための手段】
【０００９】
本発明の一側面としての電気光学表示装置は、複数本の走査線および複数本のデータ線のうち互いに異なる１本の走査線および互いに異なる１本のデータ線に接続され、１本の走査線に選択電圧が印加されることに応じて当該１本の走査線に対応する画素列に含まれる画素への１本のデータ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、複数のデータ線に供給可能なサンプリング用電圧を、１本の走査線に選択電圧が印加される期間において変化するように生成する電圧生成部と、複数の走査線のうち順次選択した１本の走査線に選択電圧を印加する走査線駆動回路および複数のデータ線へのサンプリング用電圧の供給をオン／オフする複数のデータ線スイッチにより構成され、サンプリング用電圧から画素電圧をサンプリングする電圧サンプリング部と、該電圧サンプリング部による前記画素電圧のサンプリングタイミングを制御するためのサンプリングクロックを生成するサンプリング制御部とを有する。サンプリングクロックは、周波数拡散されており、電圧生成部は、サンプリング用電圧を、周波数拡散されたサンプリングクロックに同期して変化させることを特徴とする。
【００１０】
なお、上記電気光学表示装置を備えた電子機器も、本発明の他の一側面を構成する。
【発明の効果】
【００１１】
本発明によれば、サンプリングクロックに周波数拡散を行った場合でも、各サンプリングタイミングで適正なサンプリング用電圧をサンプリングすることができる。したがって、表示画像の品質の低下を防止しつつ、輻射ノイズを低減可能な電気光学表示装置を実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１である電気光学表示装置の構成を示すブロック図。
【図２】実施例１の電気光学表示装置における画素の構成を示す図。
【図３】実施例１の電気光学表示装置における制御回路の構成を示すブロック図。
【図４】実施例１の電気光学表示装置におけるランプ電圧を示す図。
【図５】実施例１の電気光学表示装置におけるＣＣＬＫとＤ／ＡＣＬＫとランプ電圧との関係を示す図。
【図６】本発明の実施例２の電気光学表示装置におけるランプ電圧生成回路の構成を示す図。本発明の実施例２である電気光学表示装置におけるＣＣＬＫとＤ／ＡＣＬＫとランプ電圧との関係を示す図。
【図７】実施例２の電気光学表示装置におけるＣＣＬＫとＤ／ＡＣＬＫとランプ電圧との関係を示す図。
【図８】実施例１の電気光学表示装置における水平走査時のＨＳとＨＣＬＫとＤＡＴＡのタイミングを示す図。
【図９】実施例１の電気光学表示装置におけるＨＳとＣＣＬＫとＣＲＳＴのタイミングを示す図。
【図１０】実施例１の電気光学表示装置による表示例を示す図。
【図１１】周波数拡散の例を示す図。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１４】
図１には、本発明の実施例１である電気光学表示装置の構成を示している。電気光学表示装置は、表示部としての液晶表示パネル１００と、制御回路２００と、電圧生成部としてのランプ電圧生成回路３００とにより構成されている。液晶表示パネル１００は、複数の画素（ここでは、例としてＸＧＡ解像度対応する水平１０２４画素×垂直７６８画素とする）を含む表示領域１３０にて画像を表示する。
【００１５】
本実施例の電気光学表示装置は、液晶プロジェクタ、液晶テレビ、携帯電話、ノートパソコン、デジタルスチルカメラ、カーナビゲーション装置等の各種電子機器に搭載することができる。
【００１６】
制御回路２００内のパネル制御回路２１０は、不図示のスケーラ等からデジタル化された映像信号の入力を受けて、該映像信号に対するガンマ補正、色むら補正等の各種補正処理を行う。そして、該補正処理後の映像信号に応じた液晶表示パネル１００への駆動制御信号を生成する。
【００１７】
ＳＳＣ（Spread Spectrum Clock）回路２３０は、パネル制御回路２１０から入力される原クロックに対して周波数拡散（スペクトル拡散ともいう）を行う。サンプリング制御回路（サンプリング制御部）２２０は、ＳＳＣ２３０にて周波数拡散が行われた原クロックに同期するように、ランプ電圧生成回路３００によるランプ電圧の生成制御と液晶表示パネル１００の駆動制御とを行う。
【００１８】
液晶表示パネル１００内には、表示領域１３０と、電圧サンプリング部としてのＨ駆動回路１１０と、走査線駆動回路としてのＶシフトレジスタ１２０とが設けられている。Ｈ駆動回路１１０は、パネル制御回路２１０からの駆動制御信号および映像データＤＡＴＡと、サンプリング制御回路２２０からの駆動制御信号とを受けて、表示領域１３０に含まれる各水平画素列（以下、ラインという）の画素を駆動する。
【００１９】
図２に示すように、Ｈ駆動回路１１０内のインプットデータレジスタ１１１は、パネル制御回路２１０でガンマ補正、色むら補正等の各種補正処理を受けた映像データＤＡＴＡを順次受けて、Ｎ＋１ライン分の映像データを記憶する。
【００２０】
また、Ｈ駆動回路１１０内のデータメモリ１１２は、インプットデータレジスタ１１１にて受けたＮライン目の映像データを記憶する。データコンパレータ１１３はデータメモリ１１２に記憶している映像データと、データコンパレータ１１３に入力されるカウンタークロックであるＣＣＬＫのカウント値とを比較する。ＣＣＬＫは、Ｈ駆動回路１１０による画素電圧のサンプリングタイミングを制御するためのサンプリングクロックに相当する。
【００２１】
ＳＷコントローラ１１４は、データコンパレータ１１３からの出力をもとに、データ線スイッチとしてのアナログＳＷ１３３のスイッチングを行うＳＷ信号１３２を、アナログＳＷ１３３をＯＮ／ＯＦＦ可能な電圧に変換して出力する。
【００２２】
ランプ電圧生成回路３００は、複数本のビデオ線１３４に供給可能なサンプリング用電圧としてのランプ電圧（ＲＶ）１３１を生成する。そして、アナログＳＷ１３３は、表示領域１３０に垂直方向に延びるように配線された複数本のデータ線としてのビデオ線１３４に対するランプ電圧（ＲＶ）１３１の供給をオン／オフする。なお、ＸＧＡでは、１０２４本のビデオ線１３４が表示領域１３０に含まれており、ビデオ線１３４ごとにアナログＳＷ１３３が設けられている。
【００２３】
Ｖシフトレジスタ１２０は、パネル制御回路２１０からのＶＳ信号とＶＣＬＫ信号を受けて、表示領域１３０に水平方向に延びるように配線された複数本の水平走査線１３５へのＶ走査信号（選択電圧）の出力を制御する。なお、ＸＧＡでは、７６８本の水平走査線１３５が表示領域１３０に含まれる。詳しくは後述するが、ランプ電圧（ＲＶ）１３１は、１本の水平走査線１３５にＶ走査信号が印加される期間において変化するように（ここでは単調増加するように）生成される。Ｖシフトレジスタ１２０およびアナログＳＷ１３３によって電圧サンプリング部が構成される。
【００２４】
各水平走査線（１本の走査線）１３５と各ビデオ線（１本のデータ線）１３４とが交差する箇所には、画素スイッチング素子としての画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８が設けられている。これら画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８により１つの画素が構成される。また、液晶（ＬＣ）１３８を挟むように、不図示の画素電極と透明電極とが設けられている。
【００２５】
アナログＳＷ１３３を介してビデオ線１３４に供給されるランプ電圧（ＲＶ）１３１は、画素トランジスタ１３６のドレインに接続される。これにより、画素トランジスタ１３６のゲートが水平走査線１３５に接続され、水平走査線１３５からのＶ走査信号によって画素トランジスタ１３６のオン／オフ制御が行われる。
【００２６】
画素コンデンサ１３７は、画素トランジスタ１３６のソースに接続され、ビデオ線１３４に印加されたランプ電圧を受けて、該ランプ電圧を液晶駆動電圧（画素電圧）としてチャージする。ビデオ線１３４は、画素トランジスタ１３６のソースに接続されるとともに、配線としてのビデオ線１３４自体がコンデンサ容量として機能し、画素コンデンサ１３７の容量より大きい容量（数百から数万倍）を構成する。また、画素コンデンサ１３７の他端は、所定電圧であるＶｃｏｍＣに接続されている。
【００２７】
液晶（ＬＣ）１３８は、画素コンデンサ１３７にチャージされて不図示の画素電極に印加される液晶駆動電圧（画素電圧）と、不図示の透明電極に印加される所定電圧であるＶｃｏｍＬとの差である電位差に応じて駆動される。
【００２８】
また、本実施例では、液晶駆動電圧がゼロに近い場合に液晶１３８の光透過率が最小となって黒色が表示され、液晶駆動電圧が大きくなるにつれて光透過率が増加する、いわゆるノーマリーブラックモードの液晶駆動方式が採用されている場合について説明する。
【００２９】
引き続き、図１および図２を用いて、液晶表示パネル１００およびランプ電圧生成回路３００の動作について詳しく説明する。
【００３０】
前述したように、制御回路２００内のパネル制御回路２１０は、映像入力を受けてガンマ補正、色むら補正等の各種補正が行われた映像データＤＡＴＡを生成する。生成された映像データは、映像入力する際のクロックにより一旦、不図示のラインバッファまたはフレームバッファに記憶される。そして、記憶された映像データは、ＳＳＣ２３０にて周波数拡散された原クロックに応じた周期で読み出される。この結果、周波数拡散されたＣＣＬＫ（以下、ＳＳＣＬＫと記す）と映像データＤＡＴＡとを同期化する。ＳＳＣＬＫに同期化された映像データＤＡＴＡは、ＤＡＴＡラインを介して液晶表示パネル１００のＨ駆動回路１１０に入力される。
【００３１】
Ｈ駆動回路１１０に入力された映像データＤＡＴＡは、Ｈ駆動回路１１０内のインプットデータレジスタ１１１に格納される。このときの様子を図８に示す。インプットデータレジスタ１１１は、映像データＤＡＴＡを、パネル制御回路２１０からの水平スタート信号であるＨＳ信号を起点として、水平走査クロックであるＨＣＬＫに同期してデータＤ１〜Ｄ１０２４として格納していく。ＸＧＡ解像度では、水平方向の映像データとして１０２４個のデータを記憶する。
【００３２】
データメモリ１１２は、インプットデータレジスタ１１１にて受けたＮライン目の映像データを記憶する。このとき、インプットデータレジスタ１１１には、次のラインであるＮ＋１ライン目の映像データが入力される。
【００３３】
データコンパレータ１１３は、図９に示すように、サンプリング制御回路２２０からＨＳ信号と同期して出力されるリセット信号としてのＣＲＳＴ信号を起点としてＣＣＬＫのカウントを行うカウンタを含む。そして、データコンパレータ１１３は、データメモリ１１２に記憶されている映像データと、上記カウンタによるカウント値とを比較する。
【００３４】
例えば、映像データが１０ビットの階調であり、Ｄ１のデータが１００であるとすると、データコンパレータ１１３は、ＣＫ１００にてＳＷコントローラ１１４にコンパレータ出力を行う。また、例えば、Ｄ２のデータが４であるとすると、データコンパレータ１１３は、ＣＫ４にてＳＷコントローラ１１４にコンパレータ出力を行う。このようにして、データコンパレータ１１３は、水平方向に１０２４のコンパレータ出力を行うことが可能である。
【００３５】
ＳＷコントローラ１１４は、データコンパレータ１１３からの１０２４のコンパレータ出力を電圧変換し、１０２４個のアナログＳＷ１３３に対して制御信号を出力する。このアナログＳＷ１３３をオン／オフすることにより、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１をビデオ線１３４に印加したり遮断したりする制御を行う。
【００３６】
１０２４個のアナログＳＷ１３３は、ＣＲＳＴ信号により全てがオン状態となってランプ電圧（ＲＶ）１３１がビデオ線１３４に印加された状態としている。アナログＳＷ１３３はコンパレータ出力を受けるとオフ状態となり、ランプ電圧（ＲＶ）１３１がビデオ線１３４に印加されない状態（遮断状態）とする。
【００３７】
次に、ランプ電圧生成回路３００におけるランプ電圧の生成について説明するが、本実施例ではランプ電圧生成回路３００が、デジタルデータをアナログ変換するＤ／Ａコンバータにより構成されている場合について説明する。
【００３８】
サンプリング制御回路２２０は、ランプ電圧生成回路３００であるＤ／Ａコンバータに、Ｄ／ＡＣＬＫとＤ／ＡＤＡＴＡとを入力する。Ｄ／ＡＣＬＫは、Ｄ／Ａコンバータのデータ更新を行わせるクロックである。また、Ｄ／ＡＤＡＴＡは、Ｄ／ＡＣＬＫのクロック数に応じてインクリメントしていくデータであり、ランプ電圧のインクリメントを指示するデータである。これらＤ／ＡＣＬＫとＤ／ＡＤＡＴＡは、前述したＣＲＳＴ信号を起点として、周波数拡散されたＣＣＬＫであるＳＳＣＬＫと同期してサンプリング制御回路２２０から出力される。
【００３９】
Ｄ／ＡＣＬＫとＤ／ＡＤＡＴＡがランプ電圧生成回路（Ｄ／Ａコンバータ）３００に入力されることで、例えば、ランプ電圧生成回路３００の階調を１０ｂｉｔとした場合には、ランプ電圧生成回路３００は１０２４の分解能にてランプ波形を生成する。この結果、Ｄ／Ａコンバータは、図４に示すように、単調増加（単調変化）するランプ電圧を生成する。
【００４０】
すなわち、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１は、ＣＲＳＴ信号の入力時点で所定の開始電圧となり、例えばＤ１においては図４中に「Ｄ１：１００」で示す電圧としてビデオ線１３４に印加される。前述したようにランプ電圧生成回路３００の階調を１０ｂｉｔの１０２４分解能とし、０を最下位データとした場合において、ランプ電圧の最大電圧（Δ電圧）が４Ｖであるとするとき、「Ｄ１：１００」で示す電圧は、
｛（１００−１）／１０２３｝×４Ｖ＝０．３８７１Ｖ
となる。このため、ランプ電圧の開始電圧に対して＋０．３８７１Ｖがビデオ線１３４に印加されることになる。また、ランプ電圧（ＲＶ）１３１は、例えばＤ２においては図４中に「Ｄ２：４」で示す電圧としてビデオ線１３４に印加される。「Ｄ２：４」で示す電圧は、
｛（４−１）／１０２３｝×４＝０．０１１７Ｖ
となり、ランプ電圧の開始電圧に対して＋０．０１１７Ｖがビデオ線１３４に印加されることになる。
【００４１】
このようなランプ電圧からのサンプリングを行い、１０２４本のビデオ線１３４に対してサンプリングされた電圧（液晶駆動電圧）を印加する。ビデオ線１３４に印加された電圧は、Ｖシフトレジスタ１２０から出力されるＶ走査信号によって、１ラインにおける１０２４個（Ｈ１〜Ｈ１０２４）の画素トランジスタ１３６のゲートに接続される。これにより、１０２４個の画素トランジスタ１３６がオンになる。
【００４２】
この画素トランジスタ１３６のオンにより、ビデオ線１３４と画素コンデンサ１３７は画素トランジスタ１３６を介して接続され、画素トランジスタ１３６にランプ電圧からサンプリングした液晶駆動電圧をチャージする。こうして、Ｈ１〜Ｈ１０２４の画素コンデンサ１３７にそれぞれチャージされた液晶駆動電圧により、液晶１３８を駆動する。
【００４３】
パネル制御回路２１０から垂直走査スタート信号ＶＳと垂直走査クロック信号ＶＣＬＫを受けたＶシフトレジスタ１２０は、水平走査線１３５に出力されるＶ走査信号を、クロックＶＣＬＫごとに垂直方向にＶ１からＶ７６８まで順次走査（順次選択）する。この走査により、液晶表示パネル１００の表示領域１３０の全画素に対して、液晶駆動電圧の書き込み（チャージ）制御を行うことができる。そして、透明電極に印加されるＶｃｏｍＬと画素電極に印加される液晶駆動電圧との差に応じて液晶１３８が駆動され、表示領域１３０に映像が表示される。
【００４４】
前述したように、サンプリング制御回路２２０からＤ／ＡＣＬＫとＤ／ＡＤＡＴＡが周波数拡散されたＣＣＬＫ（ＳＳＣＬＫ）と同期して出力される。この結果、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１も周波数拡散されたＣＣＬＫ（ＳＳＣＬＫ）に同期して増加（変化）する。以下、このことについて詳しく説明する。
【００４５】
まずはＣＣＬＫの周波数拡散を行わない場合について説明する。周波数拡散を行わないことを、以下の説明で、「ＳＳＣ：０」と記す。ここでは、映像信号のフォーマットが、ＸＧＡで、かつ以下の通りであるとして説明する。
フレーム周波数：６０Ｈｚ
水平有効画素数：１０２４、水平ブランキング：７６
垂直有効画素数：７６８、垂直ブランキング：２２
このフォーマットに応じて、
ＶＣＬＫ周波数：４７．４ＫＨｚ
ＨＣＬＫ周波数：５２．１４ＭＨｚ
とし、
１ＶＣＬＫで１０２４階調を生成するために、
ＣＣＬＫ：７５ＭＨｚ
とする。
【００４６】
また図１０（ａ）には、表示領域１３０に表示される映像の例を示している。この映像は、水平方向に階調が徐々に変化するグラデーション映像である。本実施例にて使用される液晶表示パネル１００はノーマリーブラックモードで液晶駆動が行われる。このため、このようなグラデーション映像を表示する場合は、Ｈ１からＨ１０２４の画素に対して、まずＣＲＳＴ信号により１０２４個のアナログＳＷ１３３が全てＯＮ状態とされる。そして、Ｈ１のビデオ線１３４に印加される最も低いランプ電圧（ＲＶ）１３１からサンプリングが始まる。
【００４７】
このときのランプ電圧は、図５（ａ）に示すように、ＳＳＣ：０のＣＣＬＫとＤ／ＡＣＬＫの周波数はどちらも７５ＭＨｚであり、ＣＣＬＫとＤ／ＡＣＬＫは互いにずれることなく生成される。水平方向のＨ１のデータが１であるとすると、ＣＲＳＴ信号後のＣＣＬＫの１クロック目（図中に丸囲みの１で示す）にデータとＣＣＬＫのカウント値が一致してコンパレータ出力を発生する。そして発生したコンパレータ出力に応じて、ＳＷコントローラ１１４はアナログＳＷ１３３をＯＦＦ制御する。このとき、Ｈ１のビデオ線１３４には、
ΔＶ＝｛（１−１）／１０２３｝×４Ｖ＝０Ｖ
より、ランプ電圧の開始電圧に対して＋０Ｖが印加され、Ｈ１の画素にもランプ電圧の開始電圧に対して＋０Ｖがチャージされる。
【００４８】
次に、Ｈ２のデータが２であるとすると、ＣＣＬＫの２クロック目（図中に丸囲みの２で示す）にデータとＣＣＬＫのカウント値が一致してコンパレータ出力を発生する。そして発生したコンパレータ出力に応じて、ＳＷコントローラ１１４はアナログＳＷ１３３をＯＦＦ制御する。このとき、Ｈ２のビデオ線１３４には、
ΔＶ＝｛（２−１）／１０２３｝×４Ｖ＝０．００３９Ｖ
より、ランプ電圧の開始電圧に対して＋０．００３９Ｖが印加され、Ｈ２の画素にもランプ電圧の開始電圧に対して＋０．００３９Ｖがチャージされる。このようにして、Ｈ１０２４までの画素に対する電圧チャージが、ＳＳＣ０の状態でＣＣＬＫと同期したランプ電圧によって１０２３階調まで行われ、図１０（ａ）に示すグラデーション映像の表示が行われる。
【００４９】
次に、ＣＣＬＫの周波数拡散を行うが、Ｄ／ＡＣＬＫの周波数拡散を行わない場合について説明する。周波数拡散を行うことを、「ＳＳＣ−」と記す。ここでの映像信号のフォーマットは、前述したＣＣＬＫの周波数拡散を行わない場合と同じであるとする。
【００５０】
図３（ａ）には、ＣＣＬＫの周波数拡散を行う場合における制御回路２００の構成例の１つを示す。この構成例では、原クロックの周波数拡散を行うＳＳＣ２３０ａが、サンプリング制御回路２２０内に設けられている。この場合、ＳＳＣ２３０ａは、パネル制御回路２１０からの原クロックに対して周波数拡散を行い、周波数拡散を行ったクロックをＣＣＬＫタイミング回路２２１に入力する。一方、サンプリング制御回路２２０内に設けられたＲａｍｐＤＡＣ制御回路２２２には、周波数拡散されていない原クロックが入力される。すなわち、この構成例では、ＣＣＬＫとＤ／ＡＣＬＫとは同期していない。
【００５１】
周波数拡散の条件は、図１１（ａ）に示すように、ＣＣＬＫの基準周波数：７５ＭＨｚに対して周波数を３％低くするダウンスプレッドとする。このときのＣＣＬＫの周波数に関して、ＭＡＸ周波数：７５ＭＨｚ、ＭＩＮ周波数：７２．７５ＭＨｚ、変調周波数：３ＫＨｚとする。また、図中の周波数のグラフ上の数字はそれぞれ、水平ラインの１ラインから７６８ラインに対応するクロックの発生タイミングを示し、それらの間隔はＶＣＬＫ１周期に相当する約２１．１μsである。
【００５２】
この条件において、図１０（ａ）に示したグラデーション映像が表示される場合について説明する。図１１（ａ）に示すＣＣＬＫの周波数拡散を行った場合、４ライン目では殆ど周波数変調がかかっていないＣＣＬＫとなる。このため、前述したのと同様に、Ｈ１からＨ１０２４の画素に対して、まずＣＲＳＴ信号により１０２４個のアナログＳＷ１３３が全てＯＮ状態とされる。そして、Ｈ１のビデオ線１３４に印加される最も低いランプ電圧（ＲＶ）１３１からサンプリングが始まる。
【００５３】
水平方向のＨ１のデータが１であるとすると、ＣＣＬＫの１クロック目（図中に丸囲みの１で示す）にデータとＣＣＬＫのカウント値が一致してコンパレータ出力を発生する。そして発生したコンパレータ出力に応じて、ＳＷコントローラ１１４はアナログＳＷ１３３をＯＦＦ制御する。このとき、Ｈ１のビデオ線１３４には、
ΔＶ＝｛（１−１）／１０２３｝×４Ｖ＝０Ｖ
より、ランプ電圧の開始電圧に対して＋０Ｖが印加され、Ｈ１の画素にもランプ電圧の開始電圧に対して＋０Ｖがチャージされる。
【００５４】
次に、Ｈ２のデータが２であるとすると、ＣＣＬＫの２クロック目（図中に丸囲みの２で示す）にデータとＣＣＬＫのカウント値が一致してコンパレータ出力を発生する。そして発生したコンパレータ出力に応じて、ＳＷコントローラ１１４はアナログＳＷ１３３をＯＦＦ制御する。このとき、Ｈ２のビデオ線１３４には、
ΔＶ＝｛（２−１）／１０２３｝×４Ｖ＝０．００３９Ｖ
より、ランプ電圧の開始電圧に対して＋０．００３９Ｖが印加され、Ｈ２の画素にもランプ電圧の開始電圧に対して＋０．００３９Ｖがチャージされる。このようにして、Ｈ１０２４までの画素に対する電圧チャージが、周波数拡散が行われたＣＣＬＫと周波数拡散が行われていないＤ／ＡＣＬＫにより生成されるランプ電圧よって１０２３の階調まで行われる。
【００５５】
ここで、水平ラインが４ライン目でのＣＣＬＫの平均変調率が０．２％程度とすると、ＣＣＬＫとＤ／ＡＣＬＫはクロックのカウント値である５００カウント毎に１クロックのずれが生じる。また、１２ライン目でのＣＣＬＫの平均変調率が２．８％程度とすると、ＣＣＬＫとＤ／ＡＣＬＫはクロックのカウント値である３６カウント毎に１クロックのずれが生じる。
【００５６】
つまり、図５（ｂ）に示すように、周波数拡散が行われていないＣＣＬＣ（ＳＳＣ：０）とＤ／ＡＣＬＫとは同期しているのに対して、周波数拡散が行われたＣＣＬＫ（ＳＳＣ−）とＤ／ＡＣＬＫとは徐々にタイミングがずれていく。なお、図５（ｂ）（および後述する図５（ｃ））では、タイミングずれをわかり易くするために、周波数拡散量を大きくして示している。そして、図中に丸囲みの−７で示す７クロック目には、本来サンプリングすべきランプ電圧とは異なるランプ電圧をサンプリングすることになる。
【００５７】
このため、本来図１０（ａ）に示すように表示されるべきグラデーション映像が、例えば、図１０（ｂ）に示すように、垂直方向に明るさが変化する映像として表示されてしまう。しかも、明るさの変化がフレーム毎に変化する。なお、実際に表示される映像は、周波数拡散の変調周波数や変調率によって異なる。
【００５８】
次に、ＣＣＬＫとともにＤ／ＡＣＬＫにも周波数拡散を行う場合について説明する。ここでの映像信号のフォーマットも、前述したＣＣＬＫの周波数拡散を行わない場合と同じであるとする。
【００５９】
図３（ｂ）には、ＣＣＬＫとＤ／ＡＣＬＫとに周波数拡散を行う場合における制御回路２００の構成例の１つを示す。この構成例では、原クロックの周波数拡散を行うＳＳＣ２３０ｂが、サンプリング制御回路２２０外（パネル制御回路２１０とサンプリング制御回路２２０との間）に設けられている。ＳＳＣ２３０ｂは、サンプリング制御回路２２０に入力される前の原クロックに対して周波数拡散を行い、この周波数拡散されたクロックをＣＣＬＫタイミング回路２２１とＲａｍｐＤＡＣ制御回路２２２の双方に入力する。すなわち、この構成例では、ＣＣＬＫとＤ／ＡＣＬＫは互いに同期している。
【００６０】
周波数拡散の条件は、前述したＣＣＬＫのみの周波数拡散を行う場合（図１１（ａ））と同じとする。つまり、ＣＣＬＫとＤ／ＡＣＬＫの基準周波数：７５ＭＨｚに対して周波数を３％低くするダウンスプレッドとし、ＣＣＬＫの周波数に関して、ＭＡＸ周波数：７５ＭＨｚ、ＭＩＮ周波数：７２．７５ＭＨｚ、変調周波数：３ＫＨｚとする。
【００６１】
この条件において、図１０（ａ）に示したグラデーション映像が表示される場合について説明する。図１１（ａ）に示すＣＣＬＫの周波数拡散を行った場合、４ライン目では殆ど周波数変調がかかっていないＣＣＬＫとなる。このため、前述したのと同様に、Ｈ１からＨ１０２４の画素に対して、まずＣＲＳＴ信号により１０２４個のアナログＳＷ１３３が全てＯＮ状態とされる。そして、Ｈ１のビデオ線１３４に印加される最も低いランプ電圧（ＲＶ）１３１からサンプリングが始まる。
【００６２】
水平方向のＨ１のデータが１であるとすると、ＣＣＬＫの１クロック目（図中に丸囲みの１で示す）にデータとＣＣＬＫのカウント値が一致してコンパレータ出力を発生する。そして発生したコンパレータ出力に応じて、ＳＷコントローラ１１４はアナログＳＷ１３３をＯＦＦ制御する。このとき、Ｈ１のビデオ線１３４には、
ΔＶ＝｛（１−１）／１０２３｝×４Ｖ＝０Ｖ
より、ランプ電圧の開始電圧に対して＋０Ｖが印加され、Ｈ１の画素にもランプ電圧の開始電圧に対して＋０Ｖがチャージされる。
【００６３】
次に、Ｈ２のデータが２であるとすると、ＣＣＬＫの２クロック目（図中に丸囲みの２で示す）にデータとＣＣＬＫのカウント値が一致してコンパレータ出力を発生する。そして発生したコンパレータ出力に応じて、ＳＷコントローラ１１４はアナログＳＷ１３３をＯＦＦ制御する。このとき、Ｈ２のビデオ線１３４には、
ΔＶ＝｛（２−１）／１０２３｝×４Ｖ＝０．００３９Ｖ
より、ランプ電圧の開始電圧に対して＋０．００３９Ｖが印加され、Ｈ２の画素にもランプ電圧の開始電圧に対して＋０．００３９Ｖがチャージされる。このようにして、Ｈ１０２４までの画素に対する電圧チャージが、周波数拡散が行われたＣＣＬＫに同期して周波数拡散が行われたＤ／ＡＣＬＫに応じて生成されるランプ電圧よって１０２３の階調まで行われる。
【００６４】
ここで、水平ラインが、４ライン目および１２ライン目でのＣＣＬＫおよびＤ／ＡＣＬＫの平均変調率がそれぞれ０．２％程度および２．８％程度する。これらの場合、ＣＣＬＫとＤ／ＡＣＬＫは、クロックのカウント値が１０２４でもずれは生じない。
【００６５】
つまり、図５（ｃ）に示すように、ともに周波数拡散が行われたＣＣＬＫ（ＳＳＣ−）とＤ／ＡＣＬＫ（ＳＳＣ−）は互いに同期しながら、もとのＣＣＬＫ（ＳＳＣ：０）とＤ／ＡＣＬＫ（ＳＳＣ：０）に対するタイミングが徐々にずれるに過ぎない。このため、各クロックにてサンプリングされるランプ電圧は、本来サンプリングすべき適正な電圧となる。したがって、ＣＣＬＫに対して周波数拡散を行っても図１０（ａ）に示す本来表示すべき映像を表示することができ、しかも、周波数拡散によって輻射ノイズを低減することができる。
【実施例２】
【００６６】
以下、本発明の実施例２について説明する。実施例２における電気光学表示装置の構成は、ランプ電圧生成回路を除いて、実施例１と同様である。本実施例では、ランプ電圧生成回路として、図６に示すように、実施例１にて説明したＤ／Ａコンバータではなく、積分回路を用いている。
【００６７】
積分回路は、定電流源３０１を有し、その一端は電源に、他端は充電コンデンサ３０２に接続されている。充電コンデンサ３０２は、定電流源３０１からの電流で充電されて、ランプ電圧ＲＶを生成する。定電流源３０１は、サンプリング制御回路２２０からのＣＮＴ信号を受けてＯＮ／ＯＦＦの制御がなされる。また、充電コンデンサ３０２の両端には、放電トランジスタ３０３のドレインおよびソースが接続され、サンプリング制御回路２２０からのＲＥＳＥＴ信号に応じて、ランプ電圧（ＲＶ）の放電を行う。
【００６８】
本実施例において、ＣＣＬＫの周波数拡散が行われない場合について説明する。表示領域１３０に表示される映像信号のフォーマットおよび表示映像が図１０（ａ）に示すグラデーション映像であることは、実施例１と同じとする。このことは、後述するＣＣＬＫの周波数拡散を行う場合も同様である。
【００６９】
本実施例において、実施例１と同様にして画素への書き込み（電圧チャージ）を行っていく際、ランプ電圧は、図７（ａ）に示すように、ＣＣＬＫ（ＳＳＣ：０）に対して一定の増加率で増加する。
【００７０】
サンプリング制御回路２２０は、このランプ電圧を参照してサンプリングを行うが、ＣＣＬＫの周波数拡散が行われていないため、サンプリングは一定間隔で行われる。また、ランプ電圧生成回路は、ランプ電圧が一定の増加率で単調増加するように構成されているため、ＣＣＬＫのクロック数とランプ電圧とは１ライン毎に合致する。したがって、Ｈ１０２４までの画素に対する電圧チャージが、ＣＣＬＫと同期したランプ電圧よって１０２３の階調まで行われ、図１０（ａ）に示すグラデーション映像が表示される。
【００７１】
次に、ＣＣＬＫの周波数拡散が行われるが、サンプリング制御回路２２０から定電流源３０１へのＣＮＴ信号の周波数拡散が行われない場合について説明する。この場合、図１１（ａ）に示す１２ライン目のような周波数変調がかかっているＣＣＬＫ（ＳＳＣ−）では、Ｈ１からＨ１０２４の画素に対して、まずＣＲＳＴ信号により１０２４個のアナログＳＷ１３３（図１参照）が全てＯＮ状態とされる。そして、Ｈ１のビデオ線１３４（図１参照）に印加される最も低いランプ電圧（ＲＶ）からサンプリングが始まる。
【００７２】
図７（ａ）に示すように、ＣＣＬＫの周波数拡散が行われるが、ＣＮＴ信号の周波数拡散が行われない場合でも、ＣＣＬＫ（ＳＳＣ−）の１クロック目（ＳＳ１）は、本来のランプ電圧のサンプリングタイミングに合致している。しかし、ＳＳ２，ＳＳ３，ＳＳ４・・・とサンプリングクロックが進むにつれて、該クロックとランプ電圧のサンプリングタイミングとのずれが大きくなる。そして、７クロック目には、図中のΔＶｒで示す１／２クロック分の電圧の差異が生じる。このため、１４０クロック目では、ＣＣＬＫの周波数拡散が行われていない場合に対して、ΔＶｒは１０クロック分の電圧の差異となり、この結果、図１０（ｂ）に示すような映像が表示されることになる。
【００７３】
このため、本実施例では、サンプリング制御回路２２０から定電流源３０１へのＣＯＮＴ信号を、ＣＣＬＫのクロックから所定時間の間ＯＮにするように制御する。図７（ｂ）はその一例を示しており、ＣＣＬＫ（ＳＳＣ：０）の立ち上がりから、ＣＮＴ（ＳＳＣ：０）信号を、所定時間（ただし、ＣＣＬＫ（ＳＳＣ：０）より短い時間）Ｔｏｎの間だけＯＮするように制御する。これにより、定電流源３０１は所定時間の間はＯＮ状態となり、充電コンデンサ３０２は該所定時間の間の充電（つまりは積分）が行われる。充電は、ＣＮＴ信号がＯＮの時間の間のみ行われるため、１クロック毎の充電電圧は一定であり、クロック数に応じて電圧が増加する。すなわち、周波数拡散が行われたＣＣＬＫのクロック数に応じて、適正にランプ電圧が上昇する。
【００７４】
このように、本実施例では、サンプリング制御回路２２０から積分回路（定電流源３０１）へのＣＮＴ信号を、ＣＣＬＫのクロック（立ち上がりでも立ち下がりでもよい）から所定時間の間ＯＮするように制御し、積分によりランプ電圧を生成する。これにより、ＣＣＬＫの周波数拡散のみが行われる場合のランプ電圧の差異ΔＶｒの発生を防ぐことができる。したがって、ランプ電圧を周波数拡散されたＣＣＬＫに対して同期して増加させることができ、図１０（ａ）に示すグラデーション映像を表示することができる。
【００７５】
本実施例でも、各クロックにてサンプリングされるランプ電圧は、本来サンプリングすべき適正な電圧となる。したがって、ＣＣＬＫに対して周波数拡散を行っても図１０（ａ）に示す本来表示すべき映像を表示することができ、しかも、周波数拡散によって輻射ノイズを低減することができる。
【００７６】
なお、本実施例（図６）に示したランプ電圧生成回路は例に過ぎず、ランプ電圧を増加させることができる回路であれば、図６に示した回路以外の回路であってもよい。
【００７７】
また、上記各実施例では、周波数拡散を図１１（ａ）に示すダウンスプレッドで行う場合について説明したが、図１１（ｂ）に示すセンタースプレッドで行ってもよい。
【００７８】
また、上記各実施例において例示したフレーム周波数は６０Ｈｚであるが、５０Ｈｚであってもよいし、１２０Ｈｚ（２倍速）や２４０Ｈｚ（４倍速）等、他のフレーム周波数であってもよい。その他、液晶表示パネルの解像度、水平走査線等の本数等、映像信号の入力形式（パラレル／シリアル／データ相数等）は特に限定されない。
【００７９】
さらに、上記各実施例では、ランプ電圧が１本の水平走査線にＶ走査信号が印加される期間において増加する場合について説明したが、減少（例えば、単調減少）してもよい。
【００８０】
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
【産業上の利用可能性】
【００８１】
各種電子機器に搭載される良好な性能を有する電気光学表示装置を提供できる。
【符号の説明】
【００８２】
１００  液晶表示パネル
１２０  Ｖシフトレジスタ
２２０  ＳＳＣ  
３００  ランプ電圧生成回路
【図１】
2013231842.tif 000003
【図２】
2013231842.tif 000004
【図３】
2013231842.tif 000005
【図４】
2013231842.tif 000006
【図５】
2013231842.tif 000007
【図６】
2013231842.tif 000008
【図７】
2013231842.tif 000009
【図８】
2013231842.tif 000010
【図９】
2013231842.tif 000011
【図１０】
2013231842.tif 000012
【図１１】
2013231842.tif 000013