(57)【要約】【課題】導波路の側面が半導体材料や有機材料等で埋め込まれた形状を有する半導体デバイスが駆動時に発生する熱を効率的に放熱する構造を提供する。【解決手段】導波路の側面に、半導体材料、または有機材料からなる埋め込み領域を有する半導体デバイスであって、埋め込み領域に、少なくとも２つ以上の開口部と、開口部同士をつなぐ空洞からなる通気孔をさらに有することを特徴とする。開口部の少なくとも一つが他の開口部と高さが異なると、半導体デバイスの駆動時に発生する熱が当該通気孔構造内に上昇気流を生じさせ、通気孔の低部開口部から流入する外冷気が通気孔内を上昇し、通気孔側壁の熱を奪い上部開口部から排出されるため、効率的に放熱できる。【選択図】図１
2013219238.tif 000002
【特許請求の範囲】
【請求項１】
導波路の側面に、半導体材料、または有機材料からなる埋め込み領域を有する半導体デバイスであって、
前記埋め込み領域に、少なくとも２つ以上の開口部と、前記開口部同士をつなぐ空洞からなる通気孔をさらに有することを特徴とする半導体デバイス。
【請求項２】
前記開口部の少なくとも一つは他の前記開口部と高さが異なることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
ｎ−ＩｎＰ基板と、
前記ｎ−ＩｎＰ基板上にｎ−ＩｎＰバッファ層と、
前記ｎ−ＩｎＰバッファ層の上に、ＭＱＷ−ＳＣＨ活性層と、ｐ−ＩｎＰスペーサー層と、ＩｎＧａＡｓＰ回折格子層と、ｐ−ＩｎＰ層と、ｐ−ＩｎＰ上部クラッド層とが順に積層してなるメサ領域と、
前記ｎ−ＩｎＰバッファ層の上であって、前記メサ領域の側面に、ｎ−ＩｎＰ電流ブロック層と、ｐ−ＩｎＰ電流ブロック層とが順に積層してなる埋め込み領域と、
前記メサ領域と前記埋め込み領域の上に、ｐ−ＩｎＰクラッド層と、
前記ｐ−ＩｎＰクラッド層の上に、ｐ−ＩｎＧａＡｓコンタクト層と、
前記メサ領域の上部に、さらにＴｉ／Ｐｔ／Ａｕ多層金属膜と、
前記ｎ−ＩｎＰ基板の下に、ｎ電極層と
を含む半導体レーザであって、
レーザの出射面と平行方向に、前記埋め込み領域内であって、前記ｎ−ＩｎＰバッファ層と、前記ｎ−ＩｎＰ電流ブロック層と、前記ｐ−ＩｎＰ電流ブロック層と、前記ｐ−ＩｎＰクラッド層と、前記ｐ−ＩｎＧａＡｓコンタクト層とを貫通する１又は複数の第１の空洞と、
レーザの出射面と垂直方向に、前記埋め込み領域内であって、前記ｎ−ＩｎＰバッファ層を貫通し、前記第１の空洞と重なる、１又は複数の第２の空洞と
をさらに含むことを特徴とする半導体レーザ。
【請求項４】
ｎ−ＩｎＰ基板と、
前記ｎ−ＩｎＰ基板上にｎ−ＩｎＰバッファ層と、
前記ｎ−ＩｎＰバッファ層の上に、ＭＱＷ−ＳＣＨ活性層と、ｐ−ＩｎＰスペーサー層と、ＩｎＧａＡｓＰ回折格子層と、ｐ−ＩｎＰ層と、ｐ−ＩｎＰ上部クラッド層とが順に積層してなるメサ領域と、
前記ｎ−ＩｎＰバッファ層の上であって、前記メサ領域の側面に、ｎ−ＩｎＰ電流ブロック層と、ｐ−ＩｎＰ電流ブロック層とが順に積層してなる埋め込み領域と、
前記メサ領域と前記埋め込み領域の上に、ｐ−ＩｎＰクラッド層と、
前記ｐ−ＩｎＰクラッド層の上に、ｐ−ＩｎＧａＡｓコンタクト層と、
前記メサ領域の上部に、さらにＴｉ／Ｐｔ／Ａｕ多層金属膜と、
前記ｎ−ＩｎＰ基板の下に、ｎ電極層と
を含む半導体レーザであって、
レーザの出射面と平行方向に、前記埋め込み領域内であって、前記ｎ−ＩｎＰ電流ブロック層と、前記ｐ−ＩｎＰ電流ブロック層と、前記ｐ−ＩｎＰクラッド層と、前記ｐ−ＩｎＧａＡｓコンタクト層とを貫通する１又は複数の第１の空洞と、
レーザの出射面と垂直方向に、前記埋め込み領域内であって、前記ｎ−ＩｎＰ電流ブロック層を貫通し、前記第１の空洞と重なる、１又は複数の第２の空洞と
をさらに含むことを特徴とする半導体レーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスに関し、特に駆動時に発生する熱を効率よく放熱する半導体デバイス及びその作製方法に関する。
【背景技術】
【０００２】
半導体デバイスの中で特に半導体レーザは、通信用あるいは光ピックアップ装置用などの光源として広く利用され、これらの分野において小型、高速動作、高効率、低消費電力への要求は高い。特に半導体レーザの高信頼性は商品化の可否を決定付けるものであり必須の特性である。
【０００３】
半導体レーザの劣化を支配する主な要因はレーザの動作時間、動作電流、環境温度である（非特許文献１）。したがって、半導体レーザ動作時に発生する熱を効率よく放熱させることは劣化を防止する有力な手段の一つである。
【０００４】
半導体レーザの構造はハイメサ型、ローメサ型（リッジ型）、埋込型に大別できる。ハイメサ型構造はエッチングにより活性層の部分までメサ形状（凸形状）に形成されているのに対し、ローメサ型構造は活性層の上層までメサ形状に形成されている。これらのメサ構造のメサ周囲を有機絶縁物で埋め込んで平坦化する場合もある。埋込型構造はハイメサまたはローメサ型のメサ形状の両側に半導体を積層し埋め込んだ構造を指す。埋込型構造の半導体レーザは発生した熱が半導体の埋め込み層を伝導できるため、導波路の両側が熱伝導率の低い空気層であるハイメサ構造やローメサ構造に比べ放熱効率は高い。
【０００５】
半導体レーザは活性領域で発生した熱は、光出力低下や波長変動など半導体レーザの基本特性に大きな影響を与えるばかりではなく、より高い温度でのレーザ動作はレーザ自体の劣化を早めるため（非特許文献１）、半導体レーザを通信用光源として利用する場合には、ペルチェ素子などの冷却装置により半導体レーザの温度を一定に保ち動作させる方法が一般的である。しかし、ペルチェ素子の搭載が低コスト化や小型化を阻害している要因ともなっていることから、放熱効率の低いメサ型構造に対しては絶縁膜に凹凸を形成することにより半導体レーザの放熱性を高める方法（特許文献１）や、放熱面積を増やすためにリッジストライプ部の上面をメッキ金属層で覆う方法が提案されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１７３２６５号公報
【特許文献２】特開２００５−２１７２５５号公報
【非特許文献】
【０００７】
【非特許文献１】“Reliability of an electro-absorption modulator integrated with a distributed feedback laser”, pp.1202-1203,CLEO Pacific Rim ‘99.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、絶縁膜に凹凸を形成する方法は、絶縁膜厚に凹凸を形成するため深い凹凸を形成することは困難であり放熱性は十分ではない。
【０００９】
本発明の目的は、導波路の側面が半導体材料や有機材料等で埋め込まれた形状を有する半導体デバイスが駆動時に発生する熱を効率的に放熱する構造に関し、半導体レーザの特性の安定化と長寿命化、及び低コスト化と小型化を図ることにある。
【課題を解決するための手段】
【００１０】
本発明の半導体レーザは、リッジ導波路の埋め込み領域に通気孔を有する。このため、レーザ駆動時に発生する熱が当該通気孔構造内に上昇気流を生じさせ、通気孔の低部開口部から流入する外冷気が通気孔内を上昇し、通気孔側壁の熱を奪い上部開口部から排出されるため、効率的に放熱できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１にかかる、図２の通気孔を有する埋め込み型ＤＦＢレーザのＡ−Ａ’断面図である。
【図２】本発明の実施例１にかかる、通気孔を有する埋め込み型ＤＦＢレーザの上面図である。
【図３】本発明の実施例１にかかる、図４の通気孔を有する埋め込み型ＤＦＢレーザのＡ−Ａ’断面図である。
【図４】本発明の実施例１にかかる、通気孔を有する埋め込み型ＤＦＢレーザの上面図である。
【図５】本発明の実施例２にかかる、図６の通気孔を有する埋め込み型ＤＦＢレーザのＡ−Ａ’断面図である。
【図６】本発明の実施例２にかかる、通気孔を有する埋め込み型ＤＦＢレーザの上面図である。
【図７】本発明の側面に低部開口部が配置された通気孔を有する埋め込み型ＤＦＢレーザの上面図である。
【図８】本発明の側面、前面、および裏面に低部開口部が配置された通気孔を有する埋め込み型ＤＦＢレーザの上面図である。
【図９】本発明の実施例１にかかる通気孔を有する埋め込み型ＤＦＢレーザと、従来の通気孔を有しない埋め込み型ＤＦＢレーザのIL曲線を示すグラフである。
【発明を実施するための形態】
【００１２】
本発明は、半導体や有機材料等で導波路の両側が埋め込まれた構造であれば、ハイメサ型、ローメサ型、埋め込み型のいずれの構造に対しても適用可能である。また、本発明は半導体変調器や半導体増幅器など半導体レーザ以外の光デバイスなどへの適用も可能であるが、特に、レーザ駆動時に活性層の温度上昇が顕著な半導体レーザに適している。
【実施例１】
【００１３】
本実施例では特にレーザ駆動時の熱発生が課題となっている半導体レーザに関して述べるが、他のデバイスに対しても適用可能である。
【００１４】
本実施例において、埋め込み型ＤＦＢレーザは通気孔を有する構造をなす。通気孔の作製は、レーザ作製の初期段階に通気孔領域を形成することも、再成長埋め込みの段階で形成することも可能である。本実施例においては、通気孔はレーザ作製の初期段階に形成した。図１、図２、図３および図４は本実施例にかかる、通気孔を有する埋め込み型ＤＦＢレーザの構造を示す模式図である。図２、および図４は埋め込み型ＤＦＢレーザの上面図を、図１、および図３は、それぞれ図２および図４の、Ａ−Ａ’ 断面図である。本実施例の埋め込み型ＤＦＢレーザは、通気孔として、メサストライプの片側に４つの上部開口部２０ａと２つの低部開口部２０ｂを有する。通気孔を有する埋め込み型ＤＦＢレーザは、ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰバッファ層１２、ＭＱＷ−ＳＣＨ活性層１３、ｐ−ＩｎＰスペーサー層１４、ＩｎＧａＡｓＰ回折格子層１５（図示せず）、回折格子１５を埋め込んだｐ−ＩｎＰ層１６、及びｐ−ＩｎＰ上部クラッド層１７を順次エピタキシャル成長させた半導体積層構造をなしている。ＤＦＢレーザはメサ形状をなしており、メサ形状の両側には、ｎ−ＩｎＰ電流ブロック層２４と、ｐ−ＩｎＰ電流ブロック層２３とが順に埋め込まれている。ＤＦＢレーザとｐ−ＩｎＰ電流ブロック層２３の上にｐ−ＩｎＰクラッド層１８が形成され、ｐ−ＩｎＰクラッド層１８上でありｐ−ＩｎＰ電流ブロック層２３の上部にはｐ−ＩｎＧａＡｓコンタクト層１９とＩｎＰカバー層２１とが順に形成されている。ｐ−ＩｎＰクラッド層１８上でありＤＦＢレーザの上部にはＴｉ／Ｐｔ／Ａｕ多層金属膜２２が形成されている。ｎ−ＩｎＰ基板１１の下には、ｎ電極層２５が形成されている。
【００１５】
ＭＱＷ−ＳＣＨ活性層１３は、膜厚５ｎｍのＩｎＧａＡｓＰ井戸層と膜厚１０ｎｍのＩｎＧａＡｓＰ障壁層が交互に６層ずつ積層されて形成されている。上記の井戸層と障壁層にはそれぞれ圧縮歪と引張歪が加えられている。
【００１６】
図１のＤＦＢレーザの作製方法は以下のとおりである。初めにＭＯＣＶＤ装置により、ｎ−ＩｎＰ基板１１上に、ＩｎＧａＡｓ層３０（図示せず）を成長後、通気孔領域以外をエッチングで除去し、その後ｎ−ＩｎＰバッファ層１２、ＭＱＷ−ＳＣＨ活性層１３、ｐ−ＩｎＰスペーサー層１４、ＩｎＧａＡｓＰ回折格子層１５と順次成長させた。次に、回折格子１５を、ＩｎＧａＡｓＰ回折格子層１５上に約１００ｎｍの厚みでレジストを塗布し、電子ビーム（ＥＢ）装置により回折パターンを形成後、ドライエッチングにより作製した。続いて、ＭＯＣＶＤ装置により、ｐ−ＩｎＰ層１６及びｐ−ＩｎＰ上部クラッド層１７を順次再成長させ回折格子１５を埋め込んだ。
【００１７】
メサ形状の作製方法は以下のとおりである。まず成長上面にストライプ状の酸化シリコン（ＳｉＯ2）膜を形成させた後、ストライプ状のＳｉＯ2をマスクとし、反応性イオンエッチング（ＲＩＥ）により、ｐ−ＩｎＰ上部クラッド層１７、ｐ−ＩｎＰ層１６、ＩｎＧａＡｓＰ回折格子層１５、ｐ−ＩｎＰスペーサー層１４、ＭＱＷ−ＳＣＨ活性層１３、ｎ−ＩｎＰバッファ層１２の一部までエッチングし、メサ形状を作製した。続いて、ＳｉＯ2マスクは除去せず選択成長用マスクとして用いて、ｎ−ＩｎＰ２４とｐ−ＩｎＰ２３の電流ブロック層を順次選択成長させ、メサ両側を埋め込み、メサ上面を平坦化した。次に、ＳｉＯ2マスクを除去後に、ｐ−ＩｎＰクラッド層１８とｐ−ＩｎＧａＡｓコンタクト層１９を順次成長させた。
【００１８】
通気孔２０ａおよび２０ｂの作製方法は以下のとおりである。埋め込み層上部に開口部形状を有するＳｉＯ2マスクを形成後、ＲＩＥにより埋め込み層を円筒状に、ｎ−ＩｎＰバッファ層１２までエッチングを行った。その後、リン酸系又はクエン酸系エッチャントによりＩｎＧａＡｓ層を除去し、通気孔を形成した。なお、ＩｎＧａＡｓ層３０でエッチングを終えても良いが、ｎ−ＩｎＰバッファ層１２までエッチングした方が後工程のウェットエッチングがより容易に行える。エッチング形状は円筒以外でもよく特に制限は無い。上部開口部や低部開口部の位置や数は熱の伝導性や放熱性等を考慮し設計すれば良いが、上部開口部が多いと埋め込みのないメサ構造と同様に熱伝導性は低下するが、放熱性は高くなる。また、上部開口部がメサから離れた形状の方が熱伝導性は高いが、離れすぎると放熱性の向上の効果は低下する。
【００１９】
最後に、上部開口部形状のＳｉＯ2マスクをウェットエッチングによって除去後、再びＳｉＯ2マスクを形成し、電極用の窓を開けた後、Ｔｉ／Ｐｔ／Ａｕ多層金属膜２２を、エレクトロンビーム（ＥＢ：Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ）蒸着法により形成しｐ側電極とした。さらに、ｎ−ＩｎＰ基板１１の下にｎ電極層２５を形成した。
【００２０】
図９は図１の通気孔を有する埋め込み型ＤＦＢレーザと通気孔を有しない従来構造の埋め込み型ＤＦＢレーザのＩＬ曲線である。熱飽和に至る電流値を比較すると通気孔を有した埋め込みＤＦＢレーザの方が高かった。個体差等もあるが、全般的に通気孔を有する構造の方が通気孔のない構造に比べ熱飽和の電流値は高かった。
【００２１】
実施例１の通気孔を有する半導体レーザは放熱性が高く、熱による劣化が抑制でき、高寿命が可能である。
【実施例２】
【００２２】
本実施例では、通気孔は再成長埋め込みの段階で形成した。図５および６は本実施例にかかる、通気孔を有する埋め込み型ＤＦＢレーザの構造を示す模式図である。図６は埋め込み型ＤＦＢレーザの上面図、図５は、図６の、Ａ−Ａ’ 断面図である。本実施例の埋め込み型ＤＦＢレーザは、通気孔として、メサストライプの片側に４つの上部開口部２００aと２つの低部開口部２００bの通気孔を有する。後工程のウェットエッチングが容易に行えるように開口部２００aは図６中左側の光出射面、および、図６中右側の光出射面の近くにそれぞれ２つ配置し、その２つの開口部間隔は狭くしてある。上部開口部と低部開口部の数や位置に特に制限はない。通気孔を有する埋め込み型ＤＦＢレーザはｎ−ＩｎＰ基板１１０上に、ｎ−ＩｎＰバッファ層１２０、ＭＱＷ−ＳＣＨ活性層１３０、ｐ−ＩｎＰスペーサー層１４０、ＩｎＧａＡｓＰ回折格子層１５０、回折格子１５０を埋め込んだｐ−ＩｎＰ層１６０、及びｐ−ＩｎＰ上部クラッド層１７０を順次エピタキシャル成長させた半導体積層構造を有している。
【００２３】
ＭＱＷ−ＳＣＨ活性層１３０は、膜厚５ｎｍのＩｎＧａＡｓＰ井戸層と膜厚１０ｎｍのＩｎＧａＡｓＰ障壁層が交互に６層ずつ積層されて形成されている。井戸層と障壁層にはそれぞれ圧縮歪と引張歪が加えられている。通気孔の形状が異なる点を除き、実施例２の構造は実施例１の構造と同じである。
【００２４】
図５の通気孔を有する埋め込み型ＤＦＢレーザの作製方法は以下のとおりである。初めにＭＯＣＶＤ装置により、ｎ−ＩｎＰ基板１１０上に、ｎ−ＩｎＰバッファ層１２０、ＭＱＷ−ＳＣＨ活性層１３０、ｐ−ＩｎＰスペーサー層１４０、ＩｎＧａＡｓＰ回折格子層１５０と順次成長させた。次に、回折格子１５０は、ＩｎＧａＡｓＰ回折格子層１５０上に約１００ｎｍの厚みにレジストを塗布し、電子ビーム（ＥＢ）装置により回折パターンを形成後、ドライエッチングにより作製した。続いて、ＭＯＣＶＤ装置により、ｐ−ＩｎＰ層１６０及びｐ−ＩｎＰ上部クラッド層１７０を順次再成長させ回折格子１５０を埋め込んだ。
【００２５】
メサ形状の作製方法は以下のとおりである。まず成長上面にストライプ状の酸化シリコン（ＳｉＯ2）膜を形成させた後、ストライプ状のＳｉＯ2をマスクとし、反応性イオンエッチング（ＲＩＥ）により、ｐ−ＩｎＰ上部クラッド層１７０、ｐ−ＩｎＰ層１６０、ＩｎＧａＡｓＰ回折格子層１５０、ｐ−ＩｎＰスペーサー層１４０、ＭＱＷ−ＳＣＨ活性層１３０、ｎ−ＩｎＰバッファ層１２０の一部までエッチングし、メサ形状を作製した。続いて、通気孔形状を有するＳｉＯ2マスクを選択成長用マスクとして用いて、ＩｎＧａＡｓ層３００を成長後、通気孔領域以外をエッチングで除去し、続いてｎ−ＩｎＰ２４０とｐ−ＩｎＰ２３０の電流ブロック層を順次選択成長させ、メサ両側を埋め込み、メサ上面を平坦化した。次に、ＳｉＯ2マスクを除去後に、ｐ−ＩｎＰクラッド層１８０とｐ−ＩｎＧａＡｓコンタクト層１９０を順次成長させた。
【００２６】
通気孔２００ａおよび２００ｂの作製方法は以下のとおりである。埋め込み層上部に開口部形状を有するＳｉＯ2マスクを形成後、ＲＩＥにより埋め込み層を円筒状に、ｎ−ＩｎＰバッファ層１２０までエッチングを行った。なお、ＩｎＧａＡｓ層３００でエッチングを終えても良いが、ｎ−ＩｎＰバッファ層１２０までエッチングした方が最後のウェットエッチング工程がより容易に行える。エッチング形状は円筒以外でもよく特に制限は無い。上部開口部や低部開口部の位置や数は熱の伝導性や放熱性等を考慮し設計すれば良いが、上部開口部が多いと埋め込みのないメサ構造と同様に熱伝導性は低下するが、放熱性は高くなる。また、上部開口部がメサから離れた形状の方が熱伝導性は高いが、離れすぎると放熱性の向上の効果は低下する。図６および図７は低部開口部を側面に形成した場合の上面図である。低部開口部３００ｂは図６に示す通り側面に配置しても、図７のように側面と前面、裏面のそれぞれに形成しても構わない。また、通気孔は曲線であっても構わない。
【００２７】
最後に、上部開口部形状のＳｉＯ２マスクをウェットエッチングによって除去後、再びＳｉＯ２マスクを形成し、電極用の窓を開けた後、Ｔｉ／Ｐｔ／Ａｕ多層金属膜２２０を、エレクトロンビーム（ＥＢ：Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ）蒸着法により形成しｐ側電極とした。さらに、ｎ−ＩｎＰ基板１１０の下にｎ電極層２５０を形成した。
【００２８】
なお、通気孔を有する埋め込み型ＤＦＢレーザの通気孔の作製は、上面に位置する上部開口部と上面以外の面に位置する低部開口部を有する通気孔が形成できれば、上記方法に限らず他の物理的方法や化学的方法やそれらを組み合わせた方法により作製しても良い。
【符号の説明】
【００２９】
１１、１１０  ｎ−ＩｎＰ基板
１２、１２０  ｎ−ＩｎＰバッファ層
１３、１３０  ＭＱＷ−ＳＣＨ活性層
１４、１４０  ｐ−ＩｎＰスペーサー層
１５、１５０  ＩｎＧａＡｓＰ回折格子層
１６、１６０  ｐ−ＩｎＰ層
１７、１７０  ｐ−ＩｎＰ上部クラッド層
１８、１８０  ｐ−ＩｎＰクラッド層
１９、１９０  ｐ−ＩｎＧａＡｓコンタクト層
２０ａ、２００ａ  上部開口部
２０ｂ、２００ｂ  低部開口部
２１、２１０  ＩｎＰカバー層
２２、２２０  Ｔｉ／Ｐｔ／Ａｕ多層金属膜
２３、２３０  ｐ−ＩｎＰ電流ブロック層
２４、２４０  ｎ−ＩｎＰ電流ブロック層
２５、２５０  ｎ電極層
３０、３００  ＩｎＧａＡｓ層
【図１】
2013219238.tif 000003
【図２】
2013219238.tif 000004
【図３】
2013219238.tif 000005
【図４】
2013219238.tif 000006
【図５】
2013219238.tif 000007
【図６】
2013219238.tif 000008
【図７】
2013219238.tif 000009
【図８】
2013219238.tif 000010
【図９】
2013219238.tif 000011