(57)【要約】【課題】電気的特性及び機械的特性の両方に優れた配線基板製造用コア基板を提供すること。【解決手段】本発明のコア基板１１は、基板本体２１と第１信号配線層２３，２５と第２信号配線層２４，２６とスルーホール導体３４とを備える。基板本体２１は中心コア材１２とその両側に配置される外側コア材１３，１４とにより構成される。第１信号配線層２３，２５はコア第１主面１５側に形成され、第２信号配線層２４，２６はコア第２主面１６側に形成される。スルーホール導体３４は基板本体２１を貫通して第１信号配線層２３，２５と第２信号配線層２４，２６とを電気的に接続する。中心コア材１２は、外側コア材１３，１４よりも機械的特性に優れた絶縁材料で構成される。外側コア材１３，１４は、中心コア材１２よりも電気的特性に優れた絶縁材料で構成される。【選択図】図１
2013219204.tif 000002
【特許請求の範囲】
【請求項１】
コア第１主面及びコア第２主面を有し、中心コア材と前記中心コア材を挟んでその両側に配置される外側コア材とにより構成された基板本体と、前記コア第１主面側に形成された第１信号配線層と、前記コア第２主面側に形成された第２信号配線層と、前記基板本体を貫通して前記第１信号配線層と前記第２信号配線層とを電気的に接続するスルーホール導体とを備えたコア基板において、
前記中心コア材は、前記外側コア材よりも機械的特性に優れた絶縁材料で構成され、前記外側コア材は、前記中心コア材よりも電気的特性に優れた絶縁材料で構成されていることを特徴とした配線基板製造用コア基板。
【請求項２】
前記中心コア材は、前記外側コア材よりも熱膨張係数の値が低い絶縁材料で構成され、前記外側コア材は、前記中心コア材よりも誘電正接の値が小さい絶縁材料で構成されていることを特徴とする請求項１に記載の配線基板製造用コア基板。
【請求項３】
前記中心コア材の熱膨張係数の値は１２ｐｐｍ／℃以下であり、前記コア基板全体としての熱膨張係数の値は１５ｐｐｍ／℃以下であることを特徴とする請求項２に記載の配線基板製造用コア基板。
【請求項４】
前記外側コア材の誘電正接の値は０．００６以下であることを特徴とする請求項２または３に記載の配線基板製造用コア基板。
【請求項５】
前記中心コア材の厚さは、前記外側コア材の厚さの総和以上の厚さを有することを特徴とする請求項１乃至４のいずれか１項に記載の配線基板製造用コア基板。
【請求項６】
前記スルーホール導体は、前記基板本体を貫通するスルーホール形成用孔内に形成されるとともに、前記スルーホール形成用孔は、前記中心コア材に属する第１領域と前記外側コア材に属する第２領域とに区分され、前記第１領域の内周面の表面粗さは、前記第２領域の表面粗さよりも大きいことを特徴とする請求項１乃至５のいずれか１項に記載の配線基板製造用コア基板。
【請求項７】
請求項１乃至６のいずれか１項に記載の配線基板製造用コア基板の片側または両側の主面上に、絶縁層及び導体層を交互に積層してなる積層配線部が形成されたことを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中心コア材と外側コア材とにより構成された、いわゆるマルチコア基板と呼ばれる配線基板製造用コア基板、及びそれを用いて製造された配線基板に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される。
【０００３】
この種のパッケージを構成するＩＣチップ搭載用配線基板としては、コア基板の表面及び裏面にビルドアップ層を形成した多層配線基板が実用化されている（例えば、特許文献１，２参照）。この多層配線基板においては、コア基板として、例えば、補強繊維に樹脂を含浸させた樹脂基板（ガラスエポキシ基板など）が用いられている。そして、そのコア基板の剛性を利用して、コア基板の表面及び裏面に樹脂絶縁層と導体層とを交互に積層することにより、ビルドアップ層が形成されている。つまり、この多層配線基板において、コア基板は補強材としての役割を果たしており、ビルドアップ層と比べてかなり厚く形成されている。また、コア基板には、表面及び裏面に形成されたビルドアップ層間の導通を図るための導体（具体的には、スルーホール導体など）が貫通形成されている。
【０００４】
また、このようなビルドアップ多層配線基板を製造するためのコア基板として、複数枚のコア材を用いて構成された、いわゆるマルチコア基板と呼ばれるものが従来知られている（例えば、特許文献３参照）。この種のコア基板は、通常、基板中心部に配置される中心コア材と、中心コア材を挟んでその両側に配置される外側コア材とにより構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１５１８４７号公報
【特許文献２】特開２００３−２９８２３１号公報
【特許文献３】特開２００７−１８０２１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで近年では、半導体集積回路素子の高速化に伴い、使用される信号周波数が高周波帯域となってきており、高速化を確実に実現するためには高周波信号の伝送ロスを低減する必要がある。しかしながら、従来の一般的なコア基板は、補強材としての役割を果たすべく、どちらかというと機械的特性に優れた絶縁材料からなるコア材を用いて構成されている。ゆえに、このようなコア基板は必ずしも電気的特性に優れたものではない。よって、信号配線層がコア基板の表層あるいは内層にある構造を採用した場合には、その信号配線層を流れる高周波信号の伝送ロスが大きくなるという欠点がある。
【０００７】
仮にここで、電気的特性に優れた絶縁材料からなるコア材を用いてコア基板を構成した場合には、高周波信号の伝送ロスが低減される反面、機械的特性の低下を伴ってしまう。よって、このようなコア基板を用いた多層配線基板では、ＩＣチップの実装時やマザーボード上への実装時に、配線基板全体に反りや曲りが生じやすくなるという欠点がある。つまり、従来のコア基板は、電気的特性及び機械的特性の両方に優れたものではなかったため、両方の特性に優れたものが望まれていた。
【０００８】
本発明は上記の課題に鑑みてなされたものであり、その目的は、電気的特性及び機械的特性の両方に優れた配線基板製造用コア基板を提供することにある。また、本発明の別の目的は、高速化を確実に実現することができ、しかも反りや曲げが生じにくい配線基板を提供することにある。
【課題を解決するための手段】
【０００９】
そして上記課題を解決するための手段（手段１）としては、コア第１主面及びコア第２主面を有し、中心コア材と前記中心コア材を挟んでその両側に配置される外側コア材とにより構成された基板本体と、前記コア第１主面側に形成された第１信号配線層と、前記コア第２主面側に形成された第２信号配線層と、前記基板本体を貫通して前記第１信号配線層と前記第２信号配線層とを電気的に接続するスルーホール導体とを備えたコア基板において、前記中心コア材は、前記外側コア材よりも機械的特性に優れた絶縁材料で構成され、前記外側コア材は、前記中心コア材よりも電気的特性に優れた絶縁材料で構成されていることを特徴とした配線基板製造用コア基板がある。
【００１０】
従って、手段１に記載の発明によると、基板表層部に位置する外側コア材は、相対的に電気的特性に優れた絶縁材料で構成されているため、第１信号配線層及び第２信号配線層と接することで、これら信号配線層を流れる高周波信号の伝送ロスを低減することができる。また、基板内層部に位置する中心コア材は、相対的に機械的特性に優れた絶縁材料で構成されているため、コア基板全体に好適な剛性を付与することができる。従って、電気的特性及び機械的特性の両方に優れた配線基板製造用コア基板を実現することができる。
【００１１】
本発明のコア基板の主体をなす基板本体は、コア第１主面及びコア第２主面を有し、中心コア材と、中心コア材を挟んでその両側に配置される外側コア材とにより構成される。中心コア材の片側における外側コア材は１層のみであってもよいほか、複数層であってもよい。また、コア第１主面側の外側コア材の層数及びコア第２主面側の外側コア材の層数は、同じであってもよいが、異なっていてもよい。
【００１２】
本発明のコア基板は、コア第１主面側において少なくとも当該コア第１主面上に形成された第１信号配線層と、コア第２主面側において少なくとも当該コア第２主面上に形成された第２信号配線層とを備えている。即ち、第１信号配線層は、コア第１主面側における最表層の外側コア材の表面上に少なくとも形成されている。第２信号配線層は、コア第２主面側における最表層の外側コア材の表面上に少なくとも形成されている。第１信号配線層及び第２信号配線層は、最表層の外側コア材の表面上ばかりでなく、併せて内層にも形成されていてもよい。具体的にいうと、例えば、第１信号配線層及び第２信号配線層は、中心コア材と外側コア材との界面に形成されていてもよく、複数層ある外側コア材同士の界面に形成されていてもよい。この場合、内層にある第１信号配線層及び第２信号配線層は、外側コア材により完全に包囲されていることが好ましい。
【００１３】
第１信号配線層及び第２信号配線層は、銅、ニッケル、金、銀、アルミニウム、スズ、コバルト、チタン、タングステンなどといった導電金属材料を用いて形成可能である。導電性、コスト性、加工性などを勘案すると、第１信号配線層及び第２信号配線層は、銅を用いて形成されたものであることが好ましい。
【００１４】
本発明のコア基板は、中心コア材及び外側コア材を構成する絶縁材料の特性が異なっている。
【００１５】
中心コア材は、外側コア材よりも機械的特性に優れた絶縁材料、例えば、外側コア材よりも熱膨張係数の値が低い絶縁材料で構成される。熱膨張係数の値が低ければ、反りや曲げの原因となる熱膨張や熱収縮が起こりにくくなるからである。中心コア材の熱膨張係数の値は１２ｐｐｍ／℃以下であることがよく、コア基板全体としての熱膨張係数の値は１５ｐｐｍ／℃以下であることがよい。この場合、コア基板に必要とされる好適な機械的特性を確実に付与することができる。また、電気的特性に優れた外側コア材の絶縁材料について、選択の幅を広くすることができる。なお、中心コア材は、外側コア材よりも弾性率の値が高い絶縁材料で構成されていてもよい。コア基板全体としての熱膨張係数の値は１３ｐｐｍ／℃以下であることがより好ましく、１１ｐｐｍ／℃以下であることが特に好ましい。
【００１６】
外側コア材は、中心コア材よりも電気的特性に優れた絶縁材料、例えば、中心コア材よりも誘電正接（ｔａｎδ）の値が小さい絶縁材料で構成される。誘電正接の値が小さければ、信号配線層を流れる高周波信号の伝送ロスの低減につながるからである。外側コア材の誘電正接の値（１ＧＨｚ程度の周波数における誘電正接の値、以下同様。）は０．００６以下であることがよい。この場合、コア基板に必要とされる好適な電気的特性を確実に付与することができる。また、機械的特性に優れた中心コア材の絶縁材料について、選択の幅を広くすることができる。なお、外側コア材は、中心コア材よりも誘電率の値が小さい絶縁材料で構成されていてもよい。外側コア材の誘電正接の値は０．００４以下であることがより好ましく、０．００２以下であることが特に好ましい。
【００１７】
中心コア材及び外側コア材を構成する絶縁材料としては、特に限定されないが、高分子材料と無機材料とを構成要素として含むものが好ましい。高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）など含むものを挙げることができる。無機材料の具体例としては、ガラス繊維（ガラス織布やガラス不織布）等のような無機繊維や、無機酸化物からなるフィラー（シリカフィラー、チタニアフィラー、アルミナフィラー）等のような無機粒子を挙げることができる。即ち、高分子材料のみからなる絶縁材料では、熱膨張係数の値を十分に低くすることができないからである。また、無機材料のみからなる絶縁材料では、絶縁性、加工性、コスト性が悪化する可能性があるからである。
【００１８】
中心コア材の厚さ及び外側コア材の厚さは特に限定されず、任意に設定することが可能であるが、少なくとも中心コア材の厚さは、外側コア材の１層分の厚さよりも厚く設定される。例えば、中心コア材の厚さは、外側コア材の厚さの総和以上の厚さに設定することが好ましい。この構成によると、コア基板全体としての熱膨張係数の値を好適値まで低下させやすくなり、機械的特性を確実に向上させることができるからである。なお、中心コア材の厚さは、外側コア材の厚さの総和よりも厚いことが特に好ましい。この場合、複数の外側コア材の厚さは等しくてもよく、異なっていてもよい。
【００１９】
本発明のコア基板は、基板本体を貫通して第１信号配線層と第２信号配線層とを電気的に接続するスルーホール導体を備えている。第１信号配線層が複数層ある場合、スルーホール導体はそれら同士を電気的に接続していてもよい。同様に第２信号配線層が複数層ある場合、スルーホール導体はそれら同士を電気的に接続していてもよい。
【００２０】
スルーホール導体は、基板本体を貫通するスルーホール形成用孔内に形成されている。スルーホール形成用孔を、中心コア材に属する第１領域と外側コア材に属する第２領域とに区分すると、第１領域の内周面の表面粗さは、第２領域の表面粗さよりも大きくなっていることがよい。この構成によると、スルーホール形成用孔の深部におけるアンカー効果が高くなり、導電材料との密着性が向上しうる。
【００２１】
また、上記課題を解決するための別の手段（手段２）としては、上記手段１に記載の配線基板製造用コア基板の片側または両側の主面上に、絶縁層及び導体層を交互に積層してなる積層配線部が形成されたことを特徴とする配線基板がある。
【００２２】
手段２に記載の発明によると、上記のように電気的特性及び機械的特性の両方に優れた配線基板製造用コア基板を支持体として積層配線部が形成されるため、高速化を確実に実現することができ、しかも反りや曲げが生じにくい配線基板を実現することができる。
【００２３】
本発明の配線基板における積層配線部とは、絶縁層及び導体層を交互に積層してなるものを指すが、好適なものの例としては樹脂層間絶縁層と導体層とを交互に積層してなるビルドアップ層などを挙げることができる。ビルドアップ層を構成する樹脂層間絶縁層は、いわゆるビルドアップ材を用いて形成される。このビルドアップ材としては、少なくとも中心コア材よりも電気的特性に優れた絶縁材料からなるものが好ましく、特には中心コア材及び外側コア材よりも電気的特性に優れた絶縁材料からなるものがより好ましい。具体的にいうと、できるだけ誘電正接の値が小さい絶縁材料で構成されることがよい。その理由は、コア第１主面やコア第２主面の上に信号配線層が形成されている場合でも、ともに誘電正接の値が小さいビルドアップ層と外側コア材とによりその信号配線層を包囲することができるからである。その結果、信号配線層を流れる高周波信号の伝送ロスを確実に低減することができる。
【００２４】
また、樹脂層間絶縁層は、粗化後に表面粗さが小さい特徴を持つビルドアップ材を用いて形成されることが好ましい。これにより、樹脂層間絶縁層の表面粗さを抑えることができ、樹脂層間絶縁層に導体層をファインピッチで形成することが可能となる。なお、樹脂層間絶縁層を形成するビルドアップ材は、絶縁樹脂材料中に無機繊維を含有してなるものでもよいほか、無機フィラー及び無機繊維の両方を含有してなるものでもよい。
【図面の簡単な説明】
【００２５】
【図１】本発明を具体化した一実施形態のビルドアップ多層配線基板を示す部分概略断面図。
【図２】上記ビルドアップ多層配線基板を構成しているコア基板の製造方法を説明するための部分概略断面図。
【図３】上記コア基板の製造方法を説明するための部分概略断面図。
【図４】上記コア基板の製造方法を説明するための部分概略断面図。
【図５】上記コア基板の製造方法を説明するための部分概略断面図。
【図６】上記コア基板の製造方法を説明するための部分概略断面図。
【図７】上記コア基板の製造方法を説明するための部分概略断面図。
【図８】上記コア基板の製造方法を説明するための部分概略断面図。
【図９】上記コア基板の製造方法を説明するための部分概略断面図。
【図１０】本発明を具体化した別の実施形態の配線基板製造用コア基板を示す部分概略断面図。
【発明を実施するための形態】
【００２６】
以下、本発明をビルドアップ多層配線基板に具体化した一実施の形態を図１〜図９に基づき詳細に説明する。
【００２７】
図１に示されるように、本実施の形態のビルドアップ多層配線基板１は、配線基板製造用コア基板１１と、コア基板１１のコア第１主面１５上に形成された第１ビルドアップ層Ｂ１（積層配線部）と、コア基板１１のコア第２主面１６上に形成された第２ビルドアップ層Ｂ２（積層配線部）とからなる。
【００２８】
本実施形態のコア基板１１は、いわば第１ビルドアップ層Ｂ１及び第２ビルドアップ層Ｂ２の支持体としての役割を果たす平面視略矩形板状の部材である。このコア基板１１は、コア第１主面１５及びコア第２主面１６を有する基板本体２１を備えている。基板本体２１は複数種類のコア材により構成されている。具体的にいうと、本実施形態の基板本体２１は、中心コア材１２と中心コア材１２を挟んでその上下両側に固定配置される外側コア材１３，１４とにより構成されている。
【００２９】
基板本体２１のコア第１主面１５側において、最表層の外側コア材１３の表面上には、銅からなる第１信号配線層２５が形成されている。また、中心コア材１２と外側コア材１３との界面にも、銅からなる第１信号配線層２３が形成されている。基板本体２１のコア第２主面１６側において、最表層の外側コア材１４の表面上には、銅からなる第２信号配線層２６が形成されている。また、中心コア材１２と外側コア材１４との界面にも、銅からなる第２信号配線層２４が形成されている。
【００３０】
このコア基板１１には基板本体２１をその厚さ方向に貫通するスルーホール形成用孔３３が形成され、そのスルーホール形成用孔３３内には銅からなるスルーホール導体３４が形成されている。コア第１主面１５上においては、第１信号配線層２５がスルーホール導体３４の一方の端部に接続されている。コア第２主面１６上においては、第２信号配線層２６がスルーホール導体３４の他方の端部に接続されている。また、基板本体２１の内層においては、第１信号配線層２３及び第２信号配線層２４がそれぞれスルーホール導体３４に接続されている。従って、このスルーホール導体３４により、第１信号配線層２３，２５と第２信号配線層２４，２６とが電気的に接続されている。なお、スルーホール導体３４の空洞部には樹脂充填材３５が充填されるとともに、スルーホール導体３４の両端面には開口を塞ぐ蓋めっき部３６が設けられている。
【００３１】
図１に示されるように、スルーホール形成用孔３３を、便宜上、中心コア材１２に属する第１領域３１と、外側コア材１３，１４に属する第２領域３２とに区分する。本実施形態では、第１領域３１及び第２領域３２の内周面は、デスミア処理によりいずれも粗面となっている。第１領域３１の内周面の表面粗さＲａは０．８μｍ〜１．５μｍ程度であり、第２領域３２の表面粗さＲａは０．５μｍ〜０．８μｍ程度である。よって、後者よりも前者の表面粗さＲａのほうが大きくなっている。
【００３２】
コア基板１１のコア第１主面１５上に形成された第１ビルドアップ層Ｂ１は、熱硬化性樹脂（エポキシを含む樹脂材料）からなる２層の樹脂層間絶縁層４１，４３と、銅からなる導体層５１とを交互に積層した構造を有している。第２層めの樹脂層間絶縁層４３の表面上における複数箇所には、ＩＣチップ搭載用の端子パッド５９がアレイ状に形成されている。さらに、樹脂層間絶縁層４３の表面は、ソルダーレジスト４５によってほぼ全体的に覆われている。ソルダーレジスト４５の所定箇所には端子パッド５９を露出させる開口部が形成されるとともに、各端子パッド５９上にははんだバンプ５７が設けられている。多層配線基板１の主面２上に図示しないＩＣチップを配置した場合、はんだバンプ５７にはＩＣチップ側端子が接合されるようになっている。また、樹脂層間絶縁層４１，４３内における複数箇所にはビア穴が形成され、それらビア穴内には銅からなるフィルドビア導体５３，５５が形成されている。フィルドビア導体５３は、コア第１主面１５上の第１信号配線層２５と、導体層５１とを電気的に接続している。フィルドビア導体５５は、導体層５１と端子パッド５９とを電気的に接続している。
【００３３】
コア基板１１のコア第２主面１５上に形成された第２ビルドアップ層Ｂ２は、熱硬化性樹脂（エポキシを含む樹脂材料）からなる２層の樹脂層間絶縁層４２，４４と、銅からなる導体層５２とを交互に積層した構造を有している。第２層めの樹脂層間絶縁層４４の表面上における複数箇所には、ＢＧＡ用の端子パッド６０がアレイ状に形成されている。さらに、樹脂層間絶縁層４４の表面は、ソルダーレジスト４６によってほぼ全体的に覆われている。ソルダーレジスト４６の所定箇所には端子パッド６０を露出させる開口部が形成されている。多層配線基板１の裏面３側には図示しないマザーボードが配置されるとともに、その場合には各端子パッド６０にマザーボード側端子が接続されるようになっている。また、樹脂層間絶縁層４２，４４内における複数箇所にはビア穴が形成され、それらビア穴内には銅からなるフィルドビア導体５４，５６が形成されている。フィルドビア導体５４は、コア第２主面１５上の第１信号配線層２６と、導体層５２とを電気的に接続している。フィルドビア導体５６は、導体層５２と端子パッド６０とを電気的に接続している。
【００３４】
本実施形態のコア基板１１の場合、中心コア材１２は、補強材としてのガラスクロスにエポキシを含む樹脂材料を含浸させてなるシート状樹脂絶縁材を用いて形成されている。また、外側コア材１３，１４は、補強材としてのガラスクロスにＰＰＥ樹脂を含浸させてなるシート状樹脂絶縁材（プリプレグ）を用いて形成されている。
【００３５】
ここで用いる中心コア材１２は、熱膨張係数（ＣＴＥ）の値が比較的低い、いわゆる低ＣＴＥ材と呼ばれるものである。具体的にいうと、本実施形態では中心コア材１２の熱膨張係数は１１ｐｐｍ／℃〜１２ｐｐｍ／℃程度となっている。ちなみに、外側コア材１３，１４の熱膨張係数は約１５ｐｐｍ／℃であり、コア基板１１全体としての熱膨張係数は１２ｐｐｍ／℃〜１３ｐｐｍ／℃程度となっている。つまり、本実施形態の中心コア材１２は、外側コア材１３，１４よりも熱膨張係数の値が低い絶縁材料で構成されており、相対的に機械的特性に優れたものとなっている。なお、この中心コア材１２は、外側コア材１３，１４よりも弾性率の値が高いものとなっている。
【００３６】
ここで用いる外側コア材１３，１４は、誘電正接（ｔａｎδ）の値が比較的小さいため、電気信号の伝送ロスが少ない、いわゆる低ロス材と呼ばれるものである。具体的にいうと、本実施形態では外側コア材１３，１４のｔａｎδは０．００１〜０．００３程度となっている。ちなみに、中心コア材１２のｔａｎδの値は０．０１０〜０．０１５程度である。つまり、本実施形態の外側コア材１３，１４は、中心コア材１２よりもｔａｎδの値が小さい絶縁材料で構成されており、相対的に電気的特性に優れたものとなっている。また、機械的特性よりも電気的特性を優先させた本実施形態の外側コア材１３，１４は、中心コア材１２よりも加工性に優れたものとなっている。具体的にいうと、ビアホール形成用穴などを形成する際の穴加工が行いやすいものとなっている。
【００３７】
このコア基板１１では、中心コア材１２の厚さが約０．２ｍｍであり、外側コア材１３，１４の厚さがそれぞれ約０．１ｍｍであるため、コア基板１１全体としての厚さが約０．４ｍｍとなっている。なお、中心コア材１２の厚さは、外側コア材１３，１４の厚さの総和と同等の厚さに設定されている。
【００３８】
また、ビルドアップ層Ｂ１，Ｂ２を構成する樹脂層間絶縁層４１〜４４は、熱硬化性の絶縁樹脂材料（具体的には、エポキシ樹脂）中に６０重量％の割合で無機フィラー（具体的には、シリカフィラー）を含有してなるビルドアップ材を用いて形成されている。このビルドアップ材は、ｔａｎδの値が０．００１〜０．００３程度であり、中心コア材１２よりも電気的特性に優れ、かつ、外側コア材１３，１４と電気的特性が同等の絶縁材料からなる。即ち、本実施形態で用いるビルドアップ材も低ロス材である。なお、このビルドアップ材の厚さは３０μｍ〜１００μｍ程度となっている。
【００３９】
図１に示されるように、コア第１主面１５上の第１信号配線層２５は、外側コア材１３と樹脂層間絶縁層４１との界面に位置しており、切断面における４つの面の全てが低ロス材に接している。言い換えると、第１信号配線層２５は低ロス材により完全に包囲されている。コア第２主面１６上の第２信号配線層２６も、外側コア材１４と樹脂層間絶縁層４２との界面に位置しており、低ロス材により完全に包囲されている。また、内層に位置する第１信号配線層２３は、外側コア材１３と中心コア材１２との界面に位置しており、切断面における３つの側が低ロス材に接している。内層に位置する第２信号配線層２４も、外側コア材１４と中心コア材１２との界面に位置しており、切断面における３つの面が低ロス材に接している。つまり、第１信号配線層２３及び第２信号配線層２４は、不完全ではあるが低ロス材により包囲されている。
【００４０】
次に、本実施形態の配線基板製造用コア基板１１を製造する手順について述べる。
【００４１】
まず、ガラスクロスにエポキシを含む樹脂材料を含浸させてなる厚さ０．２ｍｍのシート状樹脂絶縁材（即ち中心コア材１２）の両面に厚さ約７０μｍの銅箔６１が貼付された銅張積層板を準備する（図２参照）。次に銅張積層板両面の銅箔６１を従来公知の手法（ここではサブトラクティブ法）でパターニングし、第１信号配線層２３及び第２信号配線層２４をそれぞれ形成する（図３参照）。なお、特に図示しないが、同時に電源用導体層やグランド用導体層を形成してもよい。ここで、ガラスクロスにＰＰＥ樹脂を含浸させてなるシート状樹脂絶縁材（プリプレグ）である厚さ０．１ｍｍの外側コア材１３，１４を２枚準備するとともに、厚さ７０μｍの銅箔６３を２枚準備する。そして、パターニング後の中心コア材１２の表面側に外側コア材１３及び銅箔６３を積層配置し、裏面側に外側コア材１４及び銅箔６３を積層配置する。そして、加熱加圧を行って、中心コア材１２、外側コア材１３，１４及び銅箔６３を一体化する（図４参照）。
【００４２】
次に、銅箔６３付きの基板本体２１に対するドリル加工を行い、基板本体２１の表裏を貫通する内径約２００μｍのスルーホール形成用孔３３を形成する（図５参照）。このとき、必要に応じて外側コア材１３，１４における所定の位置に対するレーザー加工を行い、第１信号配線層２３，２４を露出させるビアホール形成用穴(図示略)を形成してもよい。
【００４３】
次に、過マンガン酸カリウム溶液などのエッチング液を用いて各スルーホール形成用孔３３内のスミアを除去するデスミア工程（粗化工程）を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばＯ２プラズマによるプラズマアッシングの処理を行ってもよい。このデスミア工程を経ると、図６にて概略的に示すように、スルーホール形成用孔３３の第１領域３１及び第２領域３２の内周面が粗面化する。このとき、中心コア材１２の絶縁材料と外側コア材１３，１４の絶縁材料とでエッチングレートに差があることから、第１領域３１の内周面の表面粗さＲａのほうが、第２領域３２の表面粗さＲａよりも大きくなる。
【００４４】
次に、無電解銅めっき及び電解銅めっきを行うことで、スルーホール形成用孔３３内にスルーホール導体３４を形成する（図７参照）。さらに、スルーホール導体３４の空洞部をエポキシ樹脂等からなる樹脂充填材３５で穴埋めした後、電解銅めっきを行ってスルーホール導体３４の開口を塞ぐ蓋めっき部３６を形成する（図８参照）。このとき、銅箔６３の表面上にも銅めっき層が付着する。
【００４５】
次に、銅めっき層が付着した銅箔６３を例えばサブトラクティブ法によってパターニングすることで、コア第１主面１５上に第１信号配線層２５を形成し、コア第２主面１６上に第２信号配線層２６を形成する（図９参照）。以上の結果、配線基板製造用コア基板１１が完成する。
【００４６】
続いて、上記のコア基板１１を支持体として用い、コア第１主面１５上に第１ビルドアップ層Ｂ１を形成するとともに、コア第２主面１６上に第２ビルドアップ層Ｂ２を形成する。具体的には、まず、コア第１主面１５及びコア第２主面１６上に、熱硬化性エポキシ樹脂中にシリカフィラーを含有させてなるシート状のビルドアップ材を貼り付け、これらをプレキュアすることで、第１層めの樹脂層間絶縁層４１，４２を形成する。次に、レーザー加工を行い、樹脂層間絶縁層４１，４２の所定の位置にビア穴を形成する。そして、デスミア処理の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行い、各ビア穴内にビア導体５３，５４を形成する。さらに、セミアディティブ法などの従来公知の手法によってエッチングを行い、樹脂層間絶縁層４１，４２上に導体層５１，５２をパターン形成する。
【００４７】
さらに、第２層めの樹脂層間絶縁層４３，４４や各端子パッド５９，６０を上述の手法によって形成した後、樹脂層間絶縁層４３，４４上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト４５，４６を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト４５，４６に開口部をパターニングし、最後に主面２側にはんだバンプ５７を設ける。以上の工程を経ることで図１に示すビルドアップ多層配線基板１が製造される。
【００４８】
従って、本実施の形態によれば以下の効果を得ることができる。
【００４９】
（１）本実施形態の多層配線基板１におけるコア基板１１は、中心コア材１２とそれを挟んでその両側に配置される外側コア材１３，１４とにより構成された基板本体２１を備えている。この基板本体２１のコア第１主面１５側には第１信号配線層２３，２５が形成され、コア第２主面１６側には第２信号配線層２４，２６が形成されている。そして、中心コア材１２は、外側コア材１３，１４よりも機械的特性に優れた絶縁材料で構成され、外側コア材１３，１４は、中心コア材１２よりも電気的特性に優れた絶縁材料で構成されている。また、第１ビルドアップ層Ｂ１及び第２ビルドアップ層Ｂ２を構成する樹脂層間絶縁層４１〜４４も、同様に電気的特性に優れた絶縁材料で構成されている。本実施形態では、基板表層部に位置する外側コア材１３，１４が、相対的に電気的特性に優れた絶縁材料で構成されているため、第１信号配線層２３，２５及び第２信号配線層２４，２６と接することで、これら信号配線層２３〜２６を流れる高周波信号の伝送ロスを低減することができる。また、基板内層部に位置する中心コア材１２は、相対的に機械的特性に優れた絶縁材料で構成されているため、コア基板１１全体に好適な剛性を付与することができる。従って、電気的特性及び機械的特性の両方に優れた配線基板製造用コア基板１１を実現することができる。
【００５０】
（２）本実施形態のコア基板１１では、中心コア材１２の厚さが外側コア材１３，１４の厚さの総和と同等の厚さになっている。この構成によると、コア基板１１全体としての熱膨張係数の値を好適値まで低下させやすくなり、機械的特性を確実に向上させることができる。また、本実施形態では、中心コア材１２の絶縁材料がエポキシ樹脂であり、外側コア材１３，１４の絶縁材料がＰＰＥ樹脂であるため、比較的両者の界面の密着性がよい。このため、信頼性の高いコア基板１１とすることができる。
【００５１】
（３）本実施形態のコア基板１１では、第１領域３１の内周面の表面粗さが、第２領域３２の内周面の表面粗さよりも大きいスルーホール形成用孔３３が形成されている。そして、そのようなスルーホール形成用孔３３内に、銅めっきによってスルーホール導体３４が形成されている。この構成によると、スルーホール形成用孔３３の深部におけるアンカー効果が高くなり、導電材料である銅めっき層との密着性を向上させることができる。ゆえに、信頼性の高いスルーホール導体３４を形成しやすくなるという利点がある。
【００５２】
（４）本実施形態では、上記のように電気的特性及び機械的特性の両方に優れた配線基板製造用コア基板１１を支持体とし、その両面上にビルドアップ層Ｂ１，Ｂ２を形成している。このため、高速化を確実に実現することができ、しかも反りや曲げが生じにくい多層配線基板１を実現することができる。
【００５３】
なお、本発明の実施の形態は以下のように変更してもよい。
【００５４】
・上記実施の形態では、中心コア材１２のコア第１主面１５側に外側コア材１３を１層のみ配置し、コア第２主面１６側に外側コア材１４を１層のみ配置したものを例示したが、これに限定されない。例えば、図１０に示す別の実施形態のコア基板１１Ａのように、中心コア材１２のコア第１主面１５側に外側コア材１３，７１を配置し、コア第２主面１６側に外側コア材１４，７２を配置した構造を採用してもよい。なお、このコア基板１１Ａでは、外側コア材１３，７１の界面に第１信号配線層７３が配置され、外側コア材１４，７２の界面に第２信号配線層７４が配置されている。これらの第１信号配線層７３及び第２信号配線層７４は、ともに低ロス材により完全に包囲されているため、それらを流れる高周波信号の伝送ロスを低減することができる。
【００５５】
・上記実施の形態では、コア基板１１，１１Ａ内に部品が内蔵されていない多層配線基板１を例示したが、コア基板１１，１１Ａ内に部品収容部を設け、そこにキャパシタ等のチップ部品を収容してもよい。
【００５６】
・本発明のコア基板１１，１１Ａは、第１信号配線層２３，２５や第２信号配線層２４，２６のほか、電源用導体層やグランド用導体層を備えていてもよく、これらは信号用スルーホール導体３４とは別系統のスルーホール導体にそれぞれ接続されていてもよい。
【００５７】
次に、前述した実施の形態によって把握される技術的思想を以下に列挙する。
【００５８】
（１）上記手段において、前記積層配線部を構成する前記絶縁層は、前記中心コア材よりも電気的特性に優れた絶縁材料で構成されていること。
（２）上記手段において、前記積層配線部を構成する前記絶縁層は、前記中心コア材よりも誘電正接の値が小さい絶縁材料で構成されていること。
【符号の説明】
【００５９】
１…配線基板としてのビルドアップ多層配線基板
２，３…主面
１１，１１Ａ…配線基板製造用コア基板
１２…中心コア材
１３，１４，７１，７２…外側コア材
１５…コア第１主面
１６…コア第２主面
２１…基板本体
２３，２５…第１信号配線層
２４，２６…第２信号配線層
３１…（スルーホール形成用孔の）第１領域
３２…（スルーホール形成用孔の）第２領域
３３…スルーホール形成用孔
３４…スルーホール導体
４１，４２，４３，４４…絶縁層としての樹脂層間絶縁層
５１，５２…導体層
Ｂ１…積層配線部としての第１ビルドアップ層
Ｂ２…積層配線部としての第２ビルドアップ層
【図１】
2013219204.tif 000003
【図２】
2013219204.tif 000004
【図３】
2013219204.tif 000005
【図４】
2013219204.tif 000006
【図５】
2013219204.tif 000007
【図６】
2013219204.tif 000008
【図７】
2013219204.tif 000009
【図８】
2013219204.tif 000010
【図９】
2013219204.tif 000011
【図１０】
2013219204.tif 000012