(57)【要約】      （修正有）【課題】小型化して製造コストを低減することが可能なインバータ装置を提供する。【解決手段】インバータ装置は、直流電源の正極と負極が接続される第１の入力端子１ａおよび第２の入力端子２ａと、第１、第２のハーフブリッジ出力端子から電圧を出力するハーフブリッジ回路１００ａと、外部負荷が接続される第１の出力端子１ｂおよび第２の出力端子２ｂと、第１、第２のハーフブリッジ出力端子の電圧をフィルタリングして第１の出力端子１ｂおよび第２の出力端子２ｂに出力するＬＣフィルタＦと、ハーフブリッジ回路１００ａを構成するスイッチ素子の動作を制御する制御回路１００ｂと、を備え、制御回路１００ｂは、第１のハーフブリッジ出力端子と第２のハーフブリッジ出力端子との間の端子間電圧が、第１の極性の第１の電圧、又は、ゼロになるように、ハーフブリッジ回路１００ａを構成するスイッチ素子を制御する。【選択図】図１
2013017246.tif 000002
【特許請求の範囲】
【請求項１】
直流電源が出力する直流電圧をＰＷＭ制御して出力するインバータ装置であって、
前記直流電源の正極が接続される第１の入力端子および前記直流電源の負極が接続される第２の入力端子と、
前記第１の入力端子および前記第２の入力端子に接続され、第１、第２のハーフブリッジ出力端子から電圧を出力するハーフブリッジ回路と、
外部負荷の一端が接続される第１の出力端子および前記外部負荷の他端が接続される第２の出力端子と、
前記第１、第２のハーフブリッジ出力端子と前記第１、第２の出力端子との間に接続され、前記第１、第２のハーフブリッジ出力端子の電圧をフィルタリングして前記第１、第２の出力端子に出力するＬＣフィルタと、
前記ハーフブリッジ回路を構成するスイッチ素子の動作を制御する制御回路と、を備え、
前記制御回路は、
前記第１のハーフブリッジ出力端子と前記第２のハーフブリッジ出力端子との間の端子間電圧が、第１の極性の第１の電圧、又は、ゼロになるように、前記ハーフブリッジ回路を構成するスイッチ素子を制御する
ことを特徴とするインバータ装置。
【請求項２】
前記ハーフブリッジ回路は、
前記第１の入力端子に一端が接続され、前記第１のハーフブリッジ出力端子に他端が接続された第１のスイッチ素子と、
前記第１の入力端子に一端が接続され、前記第２のハーフブリッジ出力端子に他端が接続された第２のスイッチ素子と、
前記第１のハーフブリッジ出力端子に一端が接続され、前記第２の入力端子に他端が接続された第３のスイッチ素子と、
前記第２のハーフブリッジ出力端子に一端が接続され、前記第２の入力端子に他端が接続された第４のスイッチ素子と、を有し、
前記制御回路は、
前記第１、第４のスイッチ素子をオンし、且つ、前記第２、第３のスイッチ素子をオフし、その状態から、前記第１のスイッチ素子をオフし、且つ、前記第３のスイッチ素子をオンする
ことを特徴とする請求項１に記載のインバータ装置。
【請求項３】
前記制御回路は、
前記第３、第４のスイッチ素子がオンし、且つ、前記第１、第２のスイッチ素子がオフした状態から、前記第３のスイッチ素子をオフし、且つ、前記第１のスイッチ素子をオンする
ことを特徴とする請求項２に記載のインバータ装置。
【請求項４】
前記制御回路は、
前記第１、第４のスイッチ素子がオンし且つ前記第２、第３のスイッチ素子がオフした状態から、前記第４のスイッチ素子をオフし、且つ、前記第２のスイッチ素子をオンする
ことを特徴とする請求項３に記載のインバータ装置。
【請求項５】
前記制御回路は、
前記第１のスイッチ素子および前記第３のスイッチ素子を制御するための制御信号を、第１の内部タイマのカウント値と第１の基準値とを比較した結果に基づいて、生成し、
一方、前記第２のスイッチ素子および前記第４のスイッチ素子を制御するための制御信号を、前記第１の内部タイマに対して１８０°反転した第２の内部タイマのカウント値と、前記第１の基準値とを比較した結果に基づいて、生成する
ことを特徴とする請求項４に記載のインバータ装置。
【請求項６】
前記制御回路は、
前記第１のスイッチ素子および前記第３のスイッチ素子を制御するための制御信号を、内部タイマのカウント値と第１の基準値とを比較した結果に基づいて、生成し、
一方、前記第２のスイッチ素子および前記第４のスイッチ素子を制御するための制御信号を、前記内部タイマの前記カウント値と、前記内部タイマの上限値から前記第１の基準値を引いた第２の基準値とを比較した結果に基づいて、生成する
ことを特徴とする請求項４に記載のインバータ装置。
【請求項７】
直流電源と、
前記直流電源が出力する直流電圧をＰＷＭ制御して出力するインバータ装置と、を備え、
前記インバータ装置は、
前記直流電源の正極が接続される第１の入力端子および前記直流電源の負極が接続される第２の入力端子と、
前記第１の入力端子および前記第２の入力端子に接続され、第１、第２のハーフブリッジ出力端子から電圧を出力するハーフブリッジ回路と、
外部負荷の一端が接続される第１の出力端子および前記外部負荷の他端が接続される第２の出力端子と、
前記第１、第２のハーフブリッジ出力端子と前記第１、第２の出力端子との間に接続され、前記第１、第２のハーフブリッジ出力端子の電圧をフィルタリングして前記第１、第２の出力端子に出力するＬＣフィルタと、
前記ハーフブリッジ回路を構成するスイッチ素子の動作を制御する制御回路と、を有し、
前記制御回路は、
前記第１のハーフブリッジ出力端子と前記第２のハーフブリッジ出力端子との間の端子間電圧が、第１の極性の第１の電圧、又は、ゼロになるように、前記ハーフブリッジ回路を構成するスイッチ素子を制御する
ことを特徴とする電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ装置および電源システムに関する。
【背景技術】
【０００２】
例えば、従来のインバータ装置には、自己消弧型スイッチ素子をブリッジ接続して構成したハーフブリッジ回路を備え、直流電圧を各スイッチ素子のゲート制御による導通、短絡、および非導通操作で半サイクルごとＰＷＭ制御された搬送周波数電圧に形成し、フィルタを介して負荷に任意波形の電圧を供給するものがある（例えば、特許文献１参照。）。
【０００３】
この従来のインバータ装置は、各スイッチ素子のゲート制御の１シーケンスを２サイクル分とし、当該１シーケンスを半サイクルごとの４パターンに分け、各パターンを、当該パターン期間を通じて回路上の所定スイッチ素子が導通状態を維持するＯＮモード、当該スイッチ素子がＰＷＭ制御された搬送周波数電圧を形成可能な如くＯＮ／ＯＦＦされるＰＷＭモード、当該スイッチ素子のＯＦＦ時にインバータ出力を短絡するＳＨＯＲＴモード、残余のスイッチ素子をＯＦＦ状態に維持するＯＦＦモードで構成する。
【０００４】
これにより、スイッチ素子のスイッチング時の損失が低減される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２−７４１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、例えば、従来の制御信号によりインバータ装置のハーフブリッジ回路の動作をＰＷＭ制御する場合、ハーフブリッジ回路のスイッチ素子のスイッチング時に、ＬＣフィルタには、例えば、直流電源から出力される直流電圧が正の極性で印加された後、該直流電圧が負の極性で印加される。
【０００７】
これにより、該直流電圧の２倍の電圧変化がＬＣフィルタに発生する。
【０００８】
すなわち、従来の制御信号によりハーフブリッジ回路の動作を制御する場合、ＬＣフィルタにおける磁束密度の変化量が大きく、鉄損が大きくなる。
【０００９】
これにより、ＬＣフィルタのノーマルモードインダクタを大型する必要があり、インバータ装置の製造コストが増大する問題があった。
【課題を解決するための手段】
【００１０】
本発明の一態様に係る実施例に従ったインバータ装置は、
直流電源が出力する直流電圧をＰＷＭ制御して出力するインバータ装置であって、
前記直流電源の正極が接続される第１の入力端子および前記直流電源の負極が接続される第２の入力端子と、
前記第１の入力端子および前記第２の入力端子に接続され、第１、第２のハーフブリッジ出力端子から電圧を出力するハーフブリッジ回路と、
外部負荷の一端が接続される第１の出力端子および前記外部負荷の他端が接続される第２の出力端子と、
前記第１、第２のハーフブリッジ出力端子と前記第１、第２の出力端子との間に接続され、前記第１、第２のハーフブリッジ出力端子の電圧をフィルタリングして前記第１、第２の出力端子に出力するＬＣフィルタと、
前記ハーフブリッジ回路を構成するスイッチ素子の動作を制御する制御回路と、を備え、
前記制御回路は、
前記第１のハーフブリッジ出力端子と前記第２のハーフブリッジ出力端子との間の端子間電圧が、第１の極性の第１の電圧、又は、ゼロになるように、前記ハーフブリッジ回路を構成するスイッチ素子を制御する
ことを特徴とする。
【００１１】
上記インバータ装置において、
前記ハーフブリッジ回路は、
前記第１の入力端子に一端が接続され、前記第１のハーフブリッジ出力端子に他端が接続された第１のスイッチ素子と、
前記第１の入力端子に一端が接続され、前記第２のハーフブリッジ出力端子に他端が接続された第２のスイッチ素子と、
前記第１のハーフブリッジ出力端子に一端が接続され、前記第２の入力端子に他端が接続された第３のスイッチ素子と、
前記第２のハーフブリッジ出力端子に一端が接続され、前記第２の入力端子に他端が接続された第４のスイッチ素子と、を有し、
前記制御回路は、
前記第１ないし第４のスイッチ素子のうち、直列に接続されたスイッチ素子の両方が同時にオンしないようにして、２つのスイッチ素子をオンし、且つ、残りの２つのスイッチ素子をオフするようにしてもよい。
【００１２】
上記インバータ装置において、
前記第１ないし第４のスイッチ素子は、ＭＯＳトランジスタであり、前記制御回路は、前記ＭＯＳトランジスタのゲートに制御信号を印加することにより、前記ＭＯＳトランジスタのオン／オフを制御するようにしてもよい。
【００１３】
上記インバータ装置において、
前記制御回路は、
前記第１、第４のスイッチ素子をオンし、且つ、前記第２、第３のスイッチ素子をオフし、その状態から、前記第１のスイッチ素子をオフし、且つ、前記第３のスイッチ素子をオンするようにしてもよい。
【００１４】
上記インバータ装置において、
前記制御回路は、
前記第３、第４のスイッチ素子がオンし且つ前記第１、第２のスイッチ素子がオフした状態から、前記第３のスイッチ素子をオフし、且つ、前記第１のスイッチ素子をオンするようにしてもよい。
【００１５】
上記インバータ装置において、
前記制御回路は、
前記第１、第４のスイッチ素子がオンし且つ前記第２、第３のスイッチ素子がオフした状態から、前記第４のスイッチ素子をオフし、且つ、前記第２のスイッチ素子をオンするようにしてもよい。
【００１６】
上記インバータ装置において、
前記制御回路は、
前記第１のスイッチ素子および前記第３のスイッチ素子を制御するための制御信号を、第１の内部タイマのカウント値と第１の基準値とを比較した結果に基づいて、生成し、
一方、前記第２のスイッチ素子および前記第４のスイッチ素子を制御するための制御信号を、前記第１の内部タイマに対して１８０°反転した第２の内部タイマのカウント値と、前記第１の基準値とを比較した結果に基づいて、生成するようにしてもよい。
【００１７】
上記インバータ装置において、
前記制御回路は、
前記第１のスイッチ素子および前記第３のスイッチ素子を制御するための制御信号を、内部タイマのカウント値と第１の基準値とを比較した結果に基づいて、生成し、
一方、前記第２のスイッチ素子および前記第４のスイッチ素子を制御するための制御信号を、前記内部タイマの前記カウント値と、前記内部タイマの上限値から前記第１の基準値を引いた第２の基準値とを比較した結果に基づいて、生成するようにしてもよい。
【００１８】
上記インバータ装置において、
前記制御信号のパルス波には、デッドタイムが設定されているようにしてもよい。
【００１９】
上記インバータ装置において、
前記直流電源は、バッテリ、又は、交流発電機とこの交流発電機の出力電流を整流して出力する整流回路であるようにしてもよい。
【００２０】
上記インバータ装置において、
前記ハーフブリッジ回路は、
前記第１のスイッチ素子の一端にカソードが接続され、前記第１のスイッチ素子の他端にアノードが接続された第１のダイオードと、
前記第２のスイッチ素子の一端にカソードが接続され、前記第２のスイッチ素子の他端にアノードが接続された第２のダイオードと、
前記第３のスイッチ素子の一端にカソードが接続され、前記第３のスイッチ素子の他端にアノードが接続された第３のダイオードと、
前記第４のスイッチ素子の一端にカソードが接続され、前記第４のスイッチ素子の他端にアノードが接続された第４のダイオードと、をさらに有するようにしてもよい。
【００２１】
上記インバータ装置において、
前記第１の入力端子と前記第２の入力端子との間に接続された第２の平滑用コンデンサを、さらに備えるようにしてもよい。
【００２２】
本発明の一態様に係る実施例に従った電源システムは、
直流電源と、
前記直流電源が出力する直流電圧をＰＷＭ制御して出力するインバータ装置と、を備え、
前記インバータ装置は、
前記直流電源の正極が接続される第１の入力端子および前記直流電源の負極が接続される第２の入力端子と、
前記第１の入力端子および前記第２の入力端子に接続され、第１、第２のハーフブリッジ出力端子から電圧を出力するハーフブリッジ回路と、
外部負荷の一端が接続される第１の出力端子および前記外部負荷の他端が接続される第２の出力端子と、
前記第１、第２のハーフブリッジ出力端子と前記第１、第２の出力端子との間に接続され、前記第１、第２のハーフブリッジ出力端子の電圧をフィルタリングして前記第１、第２の出力端子に出力するＬＣフィルタと、
前記ハーフブリッジ回路を構成するスイッチ素子の動作を制御する制御回路と、を有し、
前記制御回路は、
前記第１のハーフブリッジ出力端子と前記第２のハーフブリッジ出力端子との間の端子間電圧が、第１の極性の第１の電圧、又は、ゼロになるように、前記ハーフブリッジ回路を構成するスイッチ素子を制御する
ことを特徴とする。
【発明の効果】
【００２３】
本発明の一態様に係るインバータ装置では、制御回路は、第１のハーフブリッジ出力端子と第２のハーフブリッジ出力端子との間の端子間電圧が、第１の極性の第１の電圧、又は、ゼロになるように、ハーフブリッジ回路を構成するスイッチ素子を制御する。
【００２４】
これにより、ＰＷＭ制御時に、ＬＣフィルタに印加される電圧の変化を小さくすることができる。
【００２５】
すなわち、磁束密度の変化量が従来と比較して小さくなり、鉄損が大幅に改善される。
【００２６】
したがって、従来と比較して、ＬＣフィルタのノーマルモードインダクタ（又は平滑用コンデンサ）を小さくすることができ、インバータ装置を小型化して製造コストを低減することができる。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明の一態様である実施例１に係る電源システム１０００の構成の一例を示す図である。
【図２】図２は、実施例１における、図１に示すインバータ装置１００のハーフブリッジ回路１００ａの第１ないし第４のスイッチ素子Ｑ１〜Ｑ４のゲートに入力される制御信号Ｇ１〜Ｇ４の一例を示す波形図である。
【図３】図３は、図２に示す期間ｄ１における、図１に示すインバータ装置１００の電流経路の一例を示す図である。
【図４】図４は、図２に示す期間ｄ２にける、図１に示すインバータ装置１００の電流経路の一例を示す図である。
【図５】図５は、図２に示す期間ｄ３における、図１に示すインバータ装置１００の電流経路の一例を示す図である。
【図６】図６は、図２に示す期間ｄ４における、図１に示すインバータ装置１００の電流経路の一例を示す図である。
【図７】図７は、図２に示す制御信号により第１ないし第４のスイッチ素子Ｑ１〜Ｑ４を制御した場合における、図１に示すインバータ装置１００のハーフブリッジ回路１００ａの第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２との間の端子間電圧と、第１、第２のノーマルモードインダクタＬ１、Ｌ２の磁束密度との関係を示す図である。
【図８】図８は、実施例１の制御回路１００ｂの内部タイマ（Ａ）、（Ｂ）の動作概要と内部ＰＷＭ（Ａ）、（Ｂ）の状態の一例を示す波形図である。
【図９】図９は、図８に示す内部ＰＷＭ（Ａ）、（Ｂ）の状態と、制御信号Ｇ１〜Ｇ４との関係の一例を示す波形図である。
【図１０】図１０は、実施例１の制御回路１００ｂの内部タイマ（Ａ）、（Ｂ）の動作概要と内部ＰＷＭ（Ａ）、（Ｂ）の状態の他の例を示す波形図である。
【図１１】図１１は、従来技術における、インバータ装置１００のハーフブリッジ回路１００ａの第１ないし第４のスイッチ素子Ｑ１〜Ｑ４のゲートに入力される制御信号Ｇ１〜Ｇ４の一例を示す波形図である。
【図１２】図１２は、図１１に示す制御信号により第１ないし第４のスイッチ素子Ｑ１〜Ｑ４を制御した場合における、図１に示すインバータ装置１００のハーフブリッジ回路１００ａの第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２との間の端子間電圧と、第１、第２のノーマルモードインダクタＬ１、Ｌ２の磁束密度との関係を示す図である。
【図１３】図１３は、従来技術のインバータ装置を適用したリアクタの使用時間に対するリアクタの温度の測定結果を示す図である。
【図１４】図１４は、実施例１のインバータ装置を適用したリアクタの使用時間に対するリアクタの温度の測定結果を示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００２９】
図１は、本発明の一態様である実施例１に係る電源システム１０００の構成の一例を示す図である。
【００３０】
図１に示すように、電源システム１０００は、インバータ装置１００と、直流電源１０１と、を備えている。
【００３１】
ここで、直流電源１０１は、例えば、バッテリ、又は、交流発電機とこの交流発電機の出力電流を整流して出力する整流回路である。
【００３２】
また、インバータ装置１００は、直流電源１０１が出力する直流電圧をＰＷＭ制御して出力するようになっている。
【００３３】
このインバータ装置１００は、第１の入力端子１ａと、第２の入力端子２ａと、ハーフブリッジ回路１００ａと、第１の出力端子１ｂと、第２の出力端子２ｂと、ＬＣフィルタＦと、第２の平滑用コンデンサＣ２と、制御回路１００ｂと、を備える。
【００３４】
第１の入力端子１ａは、直流電源１０１の正極が接続されるようになっている。
【００３５】
第２の入力端子２ａは、直流電源１０１の負極が接続されるようになっている。
【００３６】
ハーフブリッジ回路１００ａは、第１の入力端子１ａおよび第２の入力端子２ａに接続され、第１、第２のハーフブリッジ出力端子１００ａ１、１００ａ２から電圧を出力するようになっている。
【００３７】
ここで、ハーフブリッジ回路１００ａは、例えば、第１のスイッチ素子Ｑ１と、第２のスイッチ素子Ｑ２と、第３のスイッチ素子Ｑ３と、第４のスイッチ素子Ｑ４と、第１のダイオードＤ１と、第２のダイオードＤ２と、第３のダイオードＤ３と、第４のダイオードＤ４と、を有する。
【００３８】
なお、図１の例では、第１ないし第４のスイッチ素子Ｑ１〜Ｑ４は、ｎＭＯＳトランジスタであるが、ｐＭＯＳトランジスタ等、他のトランジスタ等のスイッチ素子であってもよい。
【００３９】
第１のスイッチ素子Ｑ１は、第１の入力端子１ａに一端（ドレイン）が接続され、第１のハーフブリッジ出力端子１００ａ１に他端（ソース）が接続されている。
【００４０】
第２のスイッチ素子Ｑ２は、第１の入力端子１ａに一端（ドレイン）が接続され、第２のハーフブリッジ出力端子１００ａ２に他端（ソース）が接続されている。
【００４１】
第３のスイッチ素子Ｑ３は、第１のハーフブリッジ出力端子１００ａ１に一端（ドレイン）が接続され、第２の入力端子２ａに他端（ソース）が接続されている。
【００４２】
第４のスイッチ素子Ｑ４は、第２のハーフブリッジ出力端子１００ａ２に一端（ドレイン）が接続され、第２の入力端子２ａに他端（ドレイン）が接続されている。
【００４３】
また、第１のダイオードＤ１は、第１のスイッチ素子Ｑ１の一端（ドレイン）にカソードが接続され、第１のスイッチ素子Ｑ１の他端（ソース）にアノードが接続されている。
【００４４】
第２のダイオードＤ２は、第２のスイッチ素子Ｑ２の一端（ドレイン）にカソードが接続され、第２のスイッチ素子Ｑ２の他端（ソース）にアノードが接続されている。
【００４５】
第３のダイオードＤ３は、第３のスイッチ素子Ｑ３の一端（ドレイン）にカソードが接続され、第３のスイッチ素子Ｑ３の他端（ソース）にアノードが接続されている。
【００４６】
第４のダイオードＤ４は、第４のスイッチ素子Ｑ４の一端（ドレイン）にカソードが接続され、第４のスイッチ素子Ｑ４の他端（ソース）にアノードが接続されている。
【００４７】
また、図１に示すように、第１の出力端子１ｂは、外部負荷１０２の一端が接続されるようになっている。
【００４８】
第２の出力端子２ｂは、外部負荷１０２の他端が接続されるようになっている。
【００４９】
ＬＣフィルタＦは、第１、第２のハーフブリッジ出力端子１００ａ１、１００ａ２と第１、第２の出力端子１ｂ、２ｂとの間に接続されている。このＬＣフィルタＦは、第１、第２のハーフブリッジ出力端子１００ａ１、１００ａ２の電圧をフィルタリングして第１、第２の出力端子１ｂ、２ｂに出力するようになっている。
【００５０】
このＬＣフィルタＦは、図１に示すように、例えば、第１のノーマルモードインダクタＬ１と、第２のノーマルモードインダクタＬ２と、第１の平滑用コンデンサＣ１と、を有する。
【００５１】
第１のノーマルモードインダクタＬ１は、第１のハーフブリッジ出力端子１００ａ１に一端が接続され、第１の出力端子１ｂに他端が接続されている。
【００５２】
第２のノーマルモードインダクタＬ２は、第２のハーフブリッジ出力端子１００ａ２に一端が接続され、第２の出力端子２ｂに他端が接続されている。
【００５３】
第１の平滑用コンデンサＣ１は、第１のノーマルモードインダクタＬ１の他端と第２のノーマルモードインダクタＬ２の他端との間に接続されている。
【００５４】
また、第２の平滑用コンデンサＣ２は、第１の入力端子１ａと前記第２の入力端子２ａとの間に接続されている。
【００５５】
また、図１に示すように、制御回路１００ｂは、ハーフブリッジ回路１００ａを構成するスイッチ素子Ｑ１〜Ｑ４の動作を制御するようになっている。
【００５６】
すなわち、制御回路１００ｂは、第１ないし第４のスイッチ素子Ｑ１〜Ｑ４であるＭＯＳトランジスタのゲートに制御信号Ｇ１〜Ｇ４を印加することにより、第１ないし第４のスイッチ素子Ｑ１〜Ｑ４のオン／オフを制御する。
【００５７】
次に、以上のような構成を有する電源システム１０００のインバータ装置１００の降圧動作時の動作の一例について説明する。
【００５８】
ここで、図２は、実施例１における、図１に示すインバータ装置１００のハーフブリッジ回路１００ａの第１ないし第４のスイッチ素子Ｑ１〜Ｑ４のゲートに入力される制御信号Ｇ１〜Ｇ４の一例を示す波形図である。また、図３は、図２に示す期間ｄ１における、図１に示すインバータ装置１００の電流経路の一例を示す図である。また、図４は、図２に示す期間ｄ２にける、図１に示すインバータ装置１００の電流経路の一例を示す図である。また、図５は、図２に示す期間ｄ３における、図１に示すインバータ装置１００の電流経路の一例を示す図である。また、図６は、図２に示す期間ｄ４における、図１に示すインバータ装置１００の電流経路の一例を示す図である。また、図７は、図２に示す制御信号により第１ないし第４のスイッチ素子Ｑ１〜Ｑ４を制御した場合における、図１に示すインバータ装置１００のハーフブリッジ回路１００ａの第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２との間の端子間電圧と、第１、第２のノーマルモードインダクタＬ１、Ｌ２の磁束密度との関係を示す図である。
【００５９】
図２に示すように、例えば、期間ｄ１において、制御回路１００ｂは、制御信号Ｇ１、Ｇ４を“Ｈｉｇｈ”レベルにするとともに、制御信号Ｇ２、Ｇ３を“Ｌｏｗ”レベルにする。すなわち、制御回路１００ｂは、第１、第４のスイッチ素子Ｑ４をオンし、且つ、第２、第３のスイッチ素子Ｑ３をオフする。
【００６０】
これにより、図３に示すように、第１の入力端子１ａから、第１のスイッチ素子Ｑ１を介して、第１のハーフブリッジ出力端子１００ａ１に電流が流れるとともに、第２のハーフブリッジ出力端子１００ａ２から、第４の出力端子Ｑ４を介して、第２の入力端子に電流が流れる。
【００６１】
これにより、第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２との間の端子間電圧が第１の極性（正極性）の第１の電圧Ｖ１になる（図７）。このとき、第１のハーフブリッジ出力端子１００ａ１の電圧は、第１の入力端子１ａの電圧（直流電源１０１の正極の電圧）であり、第２のハーフブリッジ出力端子１００ａ２の電圧は、第２の入力端子２ａの電圧（直流電源１０１の負極の電圧）である。
【００６２】
次に、期間ｄ２において、制御回路１００ｂは、制御信号Ｇ３、Ｇ４を“Ｈｉｇｈ”レベルにするとともに、制御信号Ｇ１、Ｇ２を“Ｌｏｗ”レベルにする。すなわち、制御回路１００ｂは、第１、第４のスイッチ素子Ｑ１、Ｑ４をオンし、且つ、第２、第３のスイッチ素子Ｑ２、Ｑ３をオフした状態から、第１のスイッチ素子Ｑ１をオフし、且つ、第３のスイッチ素子Ｑ３をオンする。
【００６３】
これにより、図４に示すように、第２のハーフブリッジ出力端子１００ａ２から、第３、４のスイッチ素子Ｑ３、Ｑ４を介して、第１のハーフブリッジ出力端子１００ａ１に電流が流れる。すなわち、第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２とが短絡される。
【００６４】
これにより、第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２との間の端子間電圧がゼロになる（図７）。このとき、第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２の電圧は、第２の入力端子２ａの電圧（直流電源１０１の負極の電圧）である。
【００６５】
次に、期間ｄ３において、制御回路１００ｂは、制御信号Ｇ１、Ｇ４を“Ｈｉｇｈ”レベルにするとともに、制御信号Ｇ２、Ｇ３を“Ｌｏｗ”レベルにする。すなわち、制御回路１００ｂは、第１、第２のスイッチ素子Ｑ１、Ｑ２をオフし、且つ、第３、第４のスイッチ素子Ｑ３、Ｑ４をオンした状態から、第１のスイッチ素子Ｑ１をオンし、且つ、第３のスイッチ素子Ｑ３をオフする。
【００６６】
これにより、図５に示すように、第１の入力端子１ａから、第１のスイッチ素子Ｑ１を介して、第１のハーフブリッジ出力端子１００ａ１に電流が流れるとともに、第２のハーフブリッジ出力端子１００ａ２から、第４の出力端子Ｑ４を介して、第２の入力端子に電流が流れる。
【００６７】
これにより、第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２との間の端子間電圧が第１の極性（正極性）の第１の電圧Ｖ１になる（図７）。このとき、第１のハーフブリッジ出力端子１００ａ１の電圧は、第１の入力端子１ａの電圧（直流電源１０１の正極の電圧）であり、第２のハーフブリッジ出力端子１００ａ２の電圧は、第２の入力端子２ａの電圧（直流電源１０１の負極の電圧）である。
【００６８】
次に、期間ｄ４において、制御回路１００ｂは、制御信号Ｇ１、Ｇ２を“Ｈｉｇｈ”レベルにするとともに、制御信号Ｇ３、Ｇ４を“Ｌｏｗ”レベルにする。すなわち、制御回路１００ｂは、第１、第４のスイッチ素子Ｑ１、Ｑ４をオンし、且つ、第２、第３のスイッチ素子Ｑ２、Ｑ３をオフした状態から、第４のスイッチ素子Ｑ４をオフし、且つ、第２のスイッチ素子Ｑ２をオンする。
【００６９】
これにより、図６に示すように、第１のハーフブリッジ出力端子１００ａ１から、第１、２のスイッチ素子Ｑ１、Ｑ２を介して、第２のハーフブリッジ出力端子１００ａ２に電流が流れる。すなわち、第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２とが短絡される。
【００７０】
これにより、第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２との間の端子間電圧がゼロになる（図７）。このとき、第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２の電圧は、第１の入力端子１ａの電圧（直流電源１０１の正極の電圧）である。
【００７１】
以降、同様の動作が繰り返される。
【００７２】
以上のように、制御回路１００ｂは、第１ないし第４のスイッチ素子Ｑ１〜Ｑ４のうち、直列に接続されたスイッチ素子の両方が同時にオンしないようにして、２つのスイッチ素子をオンし、且つ、残りの２つのスイッチ素子をオフするように動作する。
【００７３】
すなわち、制御回路１００ｂは、第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２との間の端子間電圧が、該第１の極性の第１の電圧Ｖ１、又は、ゼロになるように、ハーフブリッジ回路１００ａを構成するスイッチ素子を制御する。
【００７４】
なお、既述のように、該第１の極性は、第２のハーフブリッジ出力端子１００ａ２の電位に対して第１のハーフブリッジ出力端子１００ａ１の電位が高い場合に対応する極性である。
【００７５】
ここで、実施例１の制御回路１００ｂにおける制御信号Ｇ１〜Ｇ４の生成方法の一例について説明する。
【００７６】
図８は、実施例１の制御回路１００ｂの内部タイマ（Ａ）、（Ｂ）の動作概要と内部ＰＷＭ（Ａ）、（Ｂ）の状態の一例を示す波形図である。
【００７７】
図８に示すように、内部タイマ（Ｂ）は、内部タイマ（Ａ）に対して、Ｄｕｔｙカウンタを１８０°反転させたものである。すなわち、第２の基準値（Ｄｕｔｙカウント（Ｂ））は、内部タイマ（Ｂ）の上限値（キャリアカウンタ）から該第１の基準値を引いた値になる。
【００７８】
そして、内部ＰＷＭ（Ａ）の状態は、内部タイマ（Ａ）のカウント値と第１の基準値（Ｄｕｔｙカウント（Ａ））とを比較した結果に基づいて、変化する。
【００７９】
一方、内部ＰＷＭ（Ｂ）の状態は、内部タイマ（Ｂ）のカウント値と第２の基準値（Ｄｕｔｙカウント（Ｂ））とを比較した結果に基づいて、変化する。
【００８０】
次に、図９は、図８に示す内部ＰＷＭ（Ａ）、（Ｂ）の状態と、制御信号Ｇ１〜Ｇ４との関係の一例を示す波形図である。
【００８１】
図９に示すように、内部ＰＷＭ（Ａ）の状態に応じて、第１のスイッチ素子Ｑ１および前記第３のスイッチ素子Ｑ３を制御するための制御信号Ｇ１、Ｇ３が設定される。
【００８２】
一方、内部ＰＷＭ（Ａ）の状態に応じて、第２のスイッチ素子Ｑ２および第４のスイッチ素子Ｑ４を制御するための制御信号Ｇ２、Ｇ４が設定される。
【００８３】
なお、図９に示す例では、制御信号Ｇ１〜Ｇ４のパルス波には、デッドタイムが設定されている。
【００８４】
このように、制御回路１００ｂは、第１のスイッチ素子Ｑ１および前記第３のスイッチ素子Ｑ３を制御するための制御信号Ｇ１、Ｇ３を、内部タイマ（Ａ）のカウント値と第１の基準値（Ｄｕｔｙカウント（Ａ））とを比較した結果に基づいて、生成する。
【００８５】
一方、制御回路１００ｂは、第２のスイッチ素子Ｑ２および第４のスイッチ素子Ｑ４を制御するための制御信号Ｇ２、Ｇ４を、内部タイマ（Ｂ）のカウント値と、内部タイマ（Ｂ）の上限値から該第１の基準値を引いた第２の基準値（Ｄｕｔｙカウント（Ｂ））とを比較した結果に基づいて、生成する。
【００８６】
ここで、図１０は、実施例１の制御回路１００ｂの内部タイマ（Ａ）、（Ｂ）の動作概要と内部ＰＷＭ（Ａ）、（Ｂ）の状態の他の例を示す波形図である。
【００８７】
図１０に示すように、内部タイマ（Ｂ）は、内部タイマ（Ａ）に対して、キャリアカウンタを１８０°反転させるようにしてもよい。すなわち、内部タイマ（Ｂ）は、内部タイマ（Ａ）に対して、カウント値が１８０°反転している。
【００８８】
この場合、制御回路１００ｂは、第１のスイッチ素子Ｑ１および第３のスイッチ素子Ｑ３を制御するための制御信号Ｇ１、Ｇ３を、内部タイマ（Ａ）のカウント値と第１の基準値（Ｄｕｔｙカウント）とを比較した結果に基づいて、生成することになる。
【００８９】
一方、制御回路１００ｂは、第２のスイッチ素子Ｑ２および第４のスイッチ素子Ｑ４を制御するための制御信号Ｇ２、Ｇ４を、内部タイマ（Ａ）に対して１８０°反転した内部タイマ（Ｂ）のカウント値と、該第１の基準値（Ｄｕｔｙカウント）とを比較した結果に基づいて、生成することになる。
【００９０】
ここで、比較例として、インバータ装置１００を従来技術の制御信号により制御する場合について説明する。
【００９１】
図１１は、従来技術における、インバータ装置１００のハーフブリッジ回路１００ａの第１ないし第４のスイッチ素子Ｑ１〜Ｑ４のゲートに入力される制御信号Ｇ１〜Ｇ４の一例を示す波形図である。また、図１２は、図１１に示す制御信号により第１ないし第４のスイッチ素子Ｑ１〜Ｑ４を制御した場合における、図１に示すインバータ装置１００のハーフブリッジ回路１００ａの第１のハーフブリッジ出力端子１００ａ１と第２のハーフブリッジ出力端子１００ａ２との間の端子間電圧と、第１、第２のノーマルモードインダクタＬ１、Ｌ２の磁束密度との関係を示す図である。
【００９２】
図１１に示すように、制御信号Ｇ１〜Ｇ４は、正相側対角の２つのスイッチ素子をＰＷＭパルスで駆動するとともに逆相側対角の２つのスイッチ素子を裏返しのＰＷＭパルスで駆動する。この制御信号Ｇ１〜Ｇ４より、第１ないし第４のスイッチ素子Ｑ１〜Ｑ４を制御すると、図１２に示すように、該端子間電圧の変化が第１の電圧Ｖ１の２倍になる。
【００９３】
これにより、上記従来技術の制御信号では、磁束密度の変化量ΔＢが大きくなる。
【００９４】
ここで、図１３は、従来技術のインバータ装置を適用したリアクタの使用時間に対するリアクタの温度の測定結果を示す図である。また、図１４は、実施例１のインバータ装置を適用したリアクタの使用時間に対するリアクタの温度の測定結果を示す図である。
【００９５】
既述のように、従来のインバータ装置では、磁束密度の変化量ΔＢが大きくなり、鉄損が大きくなる。したがって、この従来のインバータ装置を適用したリアクタの温度は、使用後、４０℃程度上昇する（図１３）。
【００９６】
一方、既述のように、本実施例においては、制御回路１００ｂによる第１ないし第４のスイッチ素子Ｑ１〜Ｑ４の制御により、該端子間電圧の変化量が第１の電圧Ｖ１、すなわち、第１、第２の入力端子１ａ、１ｂ間の電位差になる。
【００９７】
したがって、磁束密度の変化ΔＢが従来と比較して１／４程度に低減される（図７）。
【００９８】
これにより、ＰＷＭ制御時に、ＬＣフィルタに印加される電圧の変化を小さくすることができる。
【００９９】
すなわち、磁束密度の変化量が従来と比較して小さくなり、鉄損が大幅に改善される。
【０１００】
したがって、実施例１のインバータ装置を適用したリアクタの温度は、使用後、９℃程度しか上昇しておらず、従来のインバータ装置を適用したリアクタよりも損失が低減されていることが分かる（図１４）。
【０１０１】
このように、本実施例は、従来と比較して、鉄損が大幅に改善されるため、ＬＣフィルタのノーマルモードインダクタ（又は平滑用コンデンサ）を小さくすることができ、インバータ装置を小型化して製造コストを低減することができる。
【０１０２】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【０１０３】
１ａ  第１の入力端子
１ｂ  第１の出力端子
２ａ  第２の入力端子
２ｂ  第２の出力端子
１００  インバータ装置
１００ａ  ハーフブリッジ回路
１００ｂ  制御回路
１０１  直流電源
１０２  外部負荷
１０００  電源システム
Ｃ１  第１の平滑用コンデンサ
Ｃ２  第２の平滑用コンデンサ
Ｄ１  第１のダイオード
Ｄ２  第２のダイオード
Ｄ３  第３のダイオード
Ｄ４  第４のダイオード
Ｄ５  第５のダイオード
Ｄ６  第６のダイオード
Ｄ７  第７のダイオード
Ｄ８  第８のダイオード
Ｔ１  第１のノーマルモードインダクタ
Ｔ２  第２のノーマルモードインダクタ
Ｑ１  第１のスイッチ素子
Ｑ２  第２のスイッチ素子
Ｑ３  第３のスイッチ素子
Ｑ４  第４のスイッチ素子
Ｑ５  第５のスイッチ素子
Ｑ６  第６のスイッチ素子
Ｑ７  第７のスイッチ素子
Ｑ８  第８のスイッチ素子
Ｆ  ＬＣフィルタＦ
【図１】
2013017246.tif 000003
【図２】
2013017246.tif 000004
【図３】
2013017246.tif 000005
【図４】
2013017246.tif 000006
【図５】
2013017246.tif 000007
【図６】
2013017246.tif 000008
【図７】
2013017246.tif 000009
【図８】
2013017246.tif 000010
【図９】
2013017246.tif 000011
【図１０】
2013017246.tif 000012
【図１１】
2013017246.tif 000013
【図１２】
2013017246.tif 000014
【図１３】
2013017246.tif 000015
【図１４】
2013017246.tif 000016