(57)【要約】【課題】低い順方向電圧降下と低いリーク電流とを同時に実現できる半導体ダイオード装置を提供すること。【解決手段】ワイドバンドギャップ型半導体材料で構成された、ノーマリオン型の高耐圧トランジスタと、前記高耐圧トランジスタに直列に接続し、前記高耐圧トランジスタよりも耐圧が低く、かつしきい値電圧が０．３Ｖ以上、１Ｖ以下であるＭＯＳＦＥＴと、を備え、前記ＭＯＳＦＥＴのゲートとソースとが、接続されている半導体ダイオード装置。【選択図】図１
2013219306.tif 000002
【特許請求の範囲】
【請求項１】
ワイドバンドギャップ型半導体材料で構成されたノーマリオン型の高耐圧トランジスタと、
前記高耐圧トランジスタに直列に接続し、前記高耐圧トランジスタよりも耐圧が低く、かつしきい値電圧が０．３Ｖ以上、１Ｖ以下であるＭＯＳＦＥＴと、
を備え、前記ＭＯＳＦＥＴのゲートとソースとが接続されていることを特徴とする半導体ダイオード装置。
【請求項２】
前記ＭＯＳＦＥＴの耐圧は前記高耐圧トランジスタのしきい値電圧よりも高いことを特徴とする請求項１に記載の半導体ダイオード装置。
【請求項３】
前記ワイドバンドギャップ型半導体材料は窒化ガリウム系化合物半導体または炭化珪素であることを特徴とする請求項１または２に記載の半導体ダイオード装置。
【請求項４】
前記ＭＯＳＦＥＴはシリコン材料で構成されていることを特徴とする請求項１〜３のいずれか一つに記載の半導体ダイオード装置。
【請求項５】
前記高耐圧トランジスタはＨＥＭＴであることを特徴とする請求項１〜４のいずれか一つに記載の半導体ダイオード装置。
【請求項６】
前記高耐圧トランジスタはＪＦＥＴであることを特徴とする請求項１〜４のいずれか一つに記載の半導体ダイオード装置。
【請求項７】
前記ＭＯＳＦＥＴはアップドレイン型であることを特徴とする請求項１〜６のいずれか一つに記載の半導体ダイオード装置。
【請求項８】
前記高耐圧トランジスタと前記ＭＯＳＦＥＴとが１つのパッケージに組み込まれていることを特徴とする請求項１〜７のいずれか一つに記載の半導体ダイオード装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ダイオード装置に関するものである。
【背景技術】
【０００２】
従来から、高周波デバイス用半導体素子には、半導体材料としてワイドバンドギャップ型の窒化ガリウム（ＧａＮ）系化合物半導体が用いられている（以下、ＧａＮ系半導体素子とする）。ＧａＮ系半導体素子では、半導体基板の表面に、例えば有機金属化学気相蒸着（ＭＯＣＶＤ：Metal-Organic  Chemical  Vapor  Deposition）法を用いて形成されたバッファ層やＧａＮドープ層が設けられている。最近では、ワイドバンドギャップ型半導体素子は、高周波用途に加え、電力装置用のパワーデバイスにも適用可能であるという認識から、高耐圧、大電流を扱うデバイスとしての検討も行われている。パワーデバイスには、大きく分けてトランジスタとダイオードがある。パワーデバイスでは従来多くシリコンが半導体材料として用いられていたが、抵抗が低いことから炭化珪素（ＳｉＣ）を用いられるようになっており、さらにＧａＮを用いたデバイスの検討も進んでいる。
【０００３】
図９は、公知のＧａＮ系半導体を用いたショットキーバリアダイオードの模式的な断面図である。図９に示すショットキーバリアダイオード１００は、基板１０１の上に、ＧａＮ層を積層するためのバッファ層１０２、ＧａＮ層１０３および窒化アルミニウムガリウム（ＡｌＧａＮ）層１０４が順次積層されている。ＡｌＧａＮ層１０４はＡｌＮとＧａＮの混晶であり、その構成比によってバンドギャップや自発分極、ピエゾ分極の特性が変化する。ＧａＮ層１０３とＡｌＧａＮ層１０４の界面には、ＡｌＧａＮ層１０４のＡｌ組成比と厚さとを制御することによってその濃度が制御された２次元電子ガス（２ＤＥＧ：Two  Dimensional  Electron  Gas）層１０３ａが形成されている。この２ＤＥＧ層１０３ａが電子を流す通路となる。
【０００４】
この２ＤＥＧ層１０３ａは、電子の不純物散乱が小さいため、高移動度で低抵抗の電気伝導層となり、ＡｌＧａＮ層１０４上に形成された電極間の電流経路を提供する。ショットキーバリアダイオード１００には主たる電極が２つある。アノード電極１０５はＡｌＧａＮ層１０４とショットキー接触して、電子のトンネル電流によって２ＤＥＧ層１０３ａと電気的に接続している。カソード電極１０６はＡｌＧａＮ層１０４とオーミック接触している。
【０００５】
ここで、カソード電極１０６側に正のバイアス電圧を印加すると、アノード電極１０５側は逆バイアス状態となり、アノード電極下の２ＤＥＧ層１０３ａが空乏化して高耐圧を維持する。一方、アノード電極１０５側を正のバイアス電圧を印加すると、アノード電極１０５側から電子が２ＤＥＧ層１０３ａへとトンネルして、大きな電流が流れ、いわゆる整流特性をもったダイオードとしての働きをする。これによって、ショットキーバリアダイオード１００は、パワーデバイスに使用することが可能となる。ショットキーバリアダイオード１００は、２ＤＥＧ層１０３ａの抵抗が低いことと併せて、ＧａＮ材料のバンドギャップが広いことから、絶縁電界強度がシリコンよりも一桁以上大きく、高耐圧を実現できるため、パワーデバイスへ期待されている。
【０００６】
また、ショットキーバリアダイオード１００は、少数キャリアの蓄積が無いため、高速でスイッチングできるという特徴を有している。基板１０１の上に形成されているバッファ層１０２は、その上のＧａＮ層１０３やＡｌＧａＮ層１０４を形成するために挿入されるもので、ＧａＮとは異なる材料からなる異種基板、たとえばシリコンやサファイヤ、ＳｉＣなどとの熱膨張係数や格子定数の違いを吸収して、結晶性のよいＧａＮ層１０３やＡｌＧａＮ層１０４を積むためのものである。一般的には、このバッファ層１０２は高抵抗または絶縁性の特性を有し、高耐圧素子において耐圧を維持するために利用される。また、基板１０１としては、最近では高品質で、安価で、大口径が利用可能なシリコン基板を用いることが多い。
【０００７】
一方、ＳｉＣの単結晶上に形成した、縦型のショットキーバリアダイオードも最近では多く使用されている。ＳｉＣを用いたショットキーバリアダイオードも、ＧａＮ材料を用いた場合と同様に高耐圧で高速のスイッチングが可能という特徴を有している。
【０００８】
電力装置に使用する半導体素子としては、上記のように高耐圧で、導通抵抗（オン抵抗）が低いということは大きなメリットであるが、オフ状態で高耐圧を維持するときに、電極間に大きな電圧が印加されたとき、リーク電流が流れる場合がある。このリーク電流は、高電圧印加時に発生するため、電力損失を発生させる。この損失された電力は、素子内で熱に変わり、素子の温度を上昇させたり、大きな内部電界で加速された電子がホットエレクトロンとなって不要な場所に注入、蓄積して信頼性の劣化を招いたりするという課題がある。
【０００９】
このため、リーク電流は最低でも、室温で１ｍＡ/ｃｍ２以下に抑えられなければならないとされている。ショットキーバリアダイオードは、ショットキー電極を構成する金属（ショットキー金属）と接触する半導体との仕事関数差によって、順方向の電圧降下（Ｖf）が決まる一方、逆方向でのリーク電流（Ｉleak）も仕事関数差で決まる。このとき、仕事関数差が大きければ、Ｖfは大きくなるが、Ｉleakは少なくなるというトレードオフ関係が存在する。このため、許容できるＩleakの範囲で、できるだけＶfを下げるために、小さな仕事関数を有するショットキー金属を選択するのが一般的である。
【００１０】
ところが、ＧａＮは金属とのショットキー接合のＶfが金属の仕事関数に対応して変化しにくいという特性を有している。この要因はＧａＮ表面に界面準位が多く存在するため、フェルミレベルの位置が、表面付近で、金属の仕事関数に関わらずいつも一定に保たれてしまうという状況によると理解されている（フェルミレベルピニングと呼ばれる）。
【００１１】
このため、図１０に示されるように、アノード電極２０１、カソード電極２０２間で、シリコン材料からなる低耐圧のショットキーバリアダイオード２０３とノーマリオン型のトランジスタ２０４をカスコード接続して半導体ダイオード装置２００を構成することによって低いＶfと低いＩleakを実現しようという方法が提案されている（非特許文献１参照）。この方法によれば、ＶfやＩleakは低耐圧のショットキーバリアダイオード２０３によって決まるため、比較的自由にその値を制御することが可能であるとされている。
【００１２】
一方、ＳｉＣショットキーバリアダイオードにおいても、同様にＶfとＩleakを同時に低くしたいという要求が強く、上記と同様にショットキー金属を選択する方法が取られることがある。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】町田  修  他、「高耐圧ＡｌＧａＮ／ＧａＮ  ＦＥＴのＰＦＣ回路評価」、平成１９年電気学会全国大会講演論文集  第４分冊  ｐｐ．１１−１２
【特許文献】
【００１４】
【特許文献１】特開２０１１−８２４０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、図１０の構成の場合、Ｉleakは低耐圧のショットキーバリアダイオード２０１によって決まる。シリコン材料からなる低耐圧のショットキーバリアダイオードはリーク電流が数ｍＡ程度以上と非常に大きい。これはリーク電流を低くするよりもＶfを低くすることを重視する設計となっているためである。低耐圧のショットキーバリアダイオードでは、カソード電極にはあまり大きな電圧は印加されないため(たとえば＜１００Ｖ)、かかる設計が可能である。しかしながら、これをカスコードに使用する場合には、ショットキーバリアダイオードのリーク電流は高耐圧のノーマリオン型トランジスタにも流れる。そのため、大きな電圧を維持している高耐圧デバイス側で発熱するという問題が生じると考えられる。
【００１６】
本発明は、上記に鑑みてなされたものであって、低い順方向電圧降下と低いリーク電流とを同時に実現できる半導体ダイオード装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述した課題を解決し、目的を達成するために、本発明に係る半導体ダイオード装置は、ワイドバンドギャップ型半導体材料で構成されたノーマリオン型の高耐圧トランジスタと、前記高耐圧トランジスタに直列に接続し、前記高耐圧トランジスタよりも耐圧が低く、かつしきい値電圧が０．３Ｖ以上、１Ｖ以下であるＭＯＳＦＥＴと、を備え、前記ＭＯＳＦＥＴのゲートとソースとが接続されていることを特徴とする。
【００１８】
また、本発明に係る半導体ダイオード装置は、前記ＭＯＳＦＥＴの耐圧は前記高耐圧トランジスタのしきい値電圧よりも高いことを特徴とする。
【００１９】
また、本発明に係る半導体ダイオード装置は、前記ワイドバンドギャップ型半導体材料は窒化ガリウム系化合物半導体または炭化珪素であることを特徴とする。
【００２０】
また、本発明に係る半導体ダイオード装置は、前記ＭＯＳＦＥＴはシリコン材料で構成されていることを特徴とする。
【００２１】
また、本発明に係る半導体ダイオード装置は、前記高耐圧トランジスタはＨＥＭＴであることを特徴とする。
【００２２】
また、本発明に係る半導体ダイオード装置は、前記高耐圧トランジスタはＪＦＥＴであることを特徴とする。
【００２３】
また、本発明に係る半導体ダイオード装置は、前記ＭＯＳＦＥＴはアップドレイン型であることを特徴とする。
【００２４】
また、本発明に係る半導体ダイオード装置は、前記高耐圧トランジスタと前記ＭＯＳＦＥＴとが１つのパッケージに組み込まれていることを特徴とする。
【発明の効果】
【００２５】
本発明によれば、低い順方向電圧降下と低いリーク電流とを同時に実現できるという効果を有する。
【図面の簡単な説明】
【００２６】
【図１】図１は、実施の形態１に係る半導体ダイオード装置の模式図である。
【図２】図２は、図１に示す半導体ダイオード装置のＩ−Ｖ特性を示す図である。
【図３】図３は、高耐圧トランジスタの一例であるＨＥＭＴの模式的な断面図である。
【図４】図４は、高耐圧トランジスタの一例であるＪＦＥＴの模式的な断面図である。
【図５】図５は、実施の形態２に係る半導体ダイオード装置の模式図である。
【図６】図６は、実施の形態３に係る半導体ダイオード装置の模式図である。
【図７】図７は、実施の形態４に係る半導体ダイオード装置の模式図である。
【図８】図８は、実施の形態５に係る半導体ダイオード装置の模式図である。
【図９】図９は、公知のＧａＮ系半導体を用いたショットキーバリアダイオードの模式的な断面図である。
【図１０】図１０は、従来の半導体ダイオード装置の模式図である。
【発明を実施するための形態】
【００２７】
以下に、図面を参照して本発明に係る半導体ダイオード装置の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００２８】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体ダイオード装置の模式図である。半導体ダイオード装置１０は、アノード電極１１と、カソード電極１２と、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field  Effect  Transistor）１３と、高耐圧トランジスタ１４とを備えている。
【００２９】
ＭＯＳＦＥＴ１３は、ソース電極１３ａと、ゲート電極１３ｂと、ドレイン電極１３ｃとを備えている。符号１３ｄは内蔵ダイオードである。ＭＯＳＦＥＴ１３は、高耐圧トランジスタよりも耐圧が低く、かつしきい値電圧が１Ｖより低い。ＭＯＳＦＥＴ１３は、たとえばシリコン材料で構成されている。
【００３０】
高耐圧トランジスタ１４は、ソース電極１４ａと、ゲート電極１４ｂと、ドレイン電極１４ｃとを備えている。高耐圧トランジスタ１４は、ＧａＮ系半導体材料やＳｉＣ材料などのワイドバンドギャップ型半導体材料で構成された、耐圧が２００Ｖ〜２ｋＶ程度と高耐圧のノーマリオン型のトランジスタである。
【００３１】
高耐圧トランジスタ１４とＭＯＳＦＥＴ１３とは直列にカスコード接続されている。高耐圧トランジスタ１４のゲート電極１４ｂおよびＭＯＳＦＥＴ１３のゲート電極１３ｂはアノード電極１１に接続している。ＭＯＳＦＥＴ１３のゲート電極１３ｂとソース電極１３ａとが接続している。なお、ＭＯＳＦＥＴ１３の耐圧は高耐圧トランジスタ１４のしきい値電圧よりも高いことが好ましい。
【００３２】
この半導体ダイオード装置１０の動作を説明する。まず、カソード電極１２側に正バイアス電圧を印加すると、ＭＯＳＦＥＴ１３はオフ状態であることから、半導体ダイオード装置１０のアノード−カソード間はオフ状態である。この場合半導体ダイオード装置１０の耐圧は高耐圧トランジスタ１４の耐圧で決定される。また、半導体ダイオード装置１０の全体のリーク電流はＭＯＳＦＥＴ１３のリーク電流で決定される。一方、アノード電極１１側に正バイアス電圧を印加してＭＯＳＦＥＴ１３のしきい値を超えた電圧がゲート電極１３ｂに印加されると、ＭＯＳＦＥＴ１３のチャネルが開いて、導通電流が流れる。
【００３３】
図２は、半導体ダイオード装置１０のアノード−カソード間のＩ−Ｖ特性を示す図である。Ｖbrは耐圧である。このとき、ＭＯＳＦＥＴ１３にはＰＮ接合に伴う内蔵ダイオード１３ｄが並列に接続されているため、アノード電極１１側に正バイアス電圧が印加されると、その内蔵ダイオード１３ｄにも順電流が流れる可能性がある。破線Ｌ１は内蔵ダイオード１３ｄのＩ−Ｖ特性を示している。しかしながら、ＭＯＳＦＥＴ１３のしきい値電圧が、内蔵ダイオード１３ｄがオンする電圧（順方向電圧降下）よりも低ければ、より低いアノード電圧Ｖfで順方向電流が流れ（実線Ｌ２で示すＩ−Ｖ特性）、内蔵ダイオード１３ｄ側には電流は流れない。
【００３４】
すなわち、半導体ダイオード装置１０では、ＭＯＳＦＥＴ１３のしきい値電圧の設定でＶfを制御することが可能であり、従来のショットキーバリアダイオードが金属と半導体との仕事関数差でＶfが決定されていたものとは異なる原理でＶfを制御することができる。なお、ＭＯＳＦＥＴ１３のしきい値電圧はチャネルドープなどのイオン注入や熱処理によって自由に設計することが可能であるため、低Ｖfの実現は容易である。
【００３５】
なお、ＭＯＳＦＥＴ１３でも、リーク電流とＶfとの間にトレードオフの関係がある。すなわち、Ｖfを小さくしていくと、リーク電流が増加する。リーク電流のバイアス電圧依存性は、もっとも理想的な場合には６０ｍＶ／ｄｅｃで、現実的には１００ｍＶ／ｄｅｃ程度である。この値はＳ値（subthreshold  swing  value）と呼ばれるもので、しきい値以下のドレイン電流のゲート電圧依存性において、リーク電流が一桁増加するときの、ゲート電圧の電圧変化を示すパラメータである。したがって、ＭＯＳＦＥＴ１３のＳ値が１００ｍＶ／ｄｅｃの場合、しきい値電圧を０．５Ｖに設定すると、半導体ダイオード装置１０において、しきい値電圧での電流とリーク電流との比率は５桁の差になる。したがって、たとえばしきい値電圧での電流が１Ａなら、リーク電流は１０μＡと、十分に小さな値である。従来のＧａＮ系半導体材料やＳｉＣ材料で構成される典型的なショットキーバリアダイオードのＶfは１〜１．２Ｖ程度である。よって、ＭＯＳＦＥＴ１３のしきい値電圧を１Ｖより低くすることで、半導体ダイオード装置１０は、従来よりも十分に低いＶfと低いリーク電流（Ileak）とを有するものとなる。また、リーク電流の許容値を１ｍＡ/ｃｍ２とすると、ＭＯＳＦＥＴ１３のＳ値が１００ｍＶ／ｄｅｃの場合、しきい値電圧は０．３Ｖ以上とすれば良い。
【００３６】
つぎに、高耐圧トランジスタ１４の例について説明する。図３は、高耐圧トランジスタの一例であるＨＥＭＴ（High  Electron  Mobility  Transistor）の模式的な断面図である。このＨＥＭＴ１４Ａは、基板１４Ａ１の上に、バッファ層１４Ａ２、ＧａＮ層１４Ａ３およびＡｌＧａＮ層１４Ａ４が順次積層され、ＡｌＧａＮ層１４Ａ４上に、ソース電極１４Ａ５、ゲート電極１４Ａ６、ドレイン電極１４Ａ７を形成したものである。ＧａＮ層１４Ａ３とＡｌＧａＮ層１４Ａ４の界面には、２ＤＥＧ層１４Ａ３ａが形成されている。
【００３７】
このようなＧａＮ系のＨＥＭＴ１４Ａは、高耐圧特性と低オン抵抗特性を有するので、高耐圧トランジスタ１４として好適である。特に、シリコン基板を用いたＧａＮ−ＨＥＭＴを用いると、容量成分が小さいので、高速スイッチングが実現され、かつより安価にＨＥＭＴを準備できる。このようなＨＥＭＴは最近ではノーマリオフ型のデバイスもあるが、構造に制約が多く、またオン抵抗とのトレードオフもあるなど、設計が難しいという難点があり、しきい値が−３〜−１０Ｖ程度のノーマリオンデバイスであるのが通常である。
【００３８】
図４は、高耐圧トランジスタの一例であるＪＦＥＴ（Junction  ＦＥＴ）の模式的な断面図である。このＪＦＥＴ１４Ｂは、ＳｉＣからなるものであって、Ｎ型領域１４Ｂ１を挟むように形成されたＮ＋型領域１４Ｂ２、１４Ｂ３の各表面にソース電極１４Ｂ４、ドレイン電極１４Ｂ５がそれぞれ形成されており、さらにＮ型領域１４Ｂ１の一部にＰ＋型領域１４Ｂ６が形成され、Ｐ＋型領域１４Ｂ６にゲート電極１４Ｂ７が接続された構成を有する。このようなＳＩＴ型のＪＦＥＴにおいては、Ｐ＋型領域１４Ｂ６間距離を適切に狭くすることによって、ノーマリオフ型のデバイスも設計されているが、この距離を狭くするとオン抵抗が上昇するため、オン抵抗とのトレードオフがあり設計が難しい。一般的にはしきい値が−５Ｖ〜−１５Ｖ程度に設計されている。
【００３９】
このようなＳｉＣ系のＪＦＥＴ３０は、高耐圧特性と低オン抵抗特性を有するので、高耐圧トランジスタ１４として好適である。特にＳｉＣ−ＪＦＥＴは大面積で高信頼の素子が市販されており、比較的容易に準備できる。
【００４０】
実施の形態１に係る半導体ダイオード装置１０は、ＭＯＳＦＥＴ１３と高耐圧トランジスタ１４とを接続したものであるが、これらの２つの素子が１つのパッケージに組み込まれていれば、単一の素子からなるダイオードと同様に取り扱うことができるので、使い勝手がよく好ましい。以下では、２つの素子が１つのパッケージに組み込まれた実施の形態について説明する。
【００４１】
（実施の形態２）
図５は、本発明の実施の形態２に係る半導体ダイオード装置の模式図である。半導体ダイオード装置２０は、アノード電極２１と、カソード電極２２と、ＭＯＳＦＥＴ２３と、高耐圧トランジスタ２４と、導電性基板２５とが、１つのパッケージ２６に実装されて組み込まれたものである。
【００４２】
ＭＯＳＦＥＴ２３と、高耐圧トランジスタ２４とは導電性基板２５上に実装されている。ＭＯＳＦＥＴ２３は縦型のＭＯＳＦＥＴであり、裏面に形成されたドレイン電極と、表面に形成されたソース電極２３ａおよびゲート電極２３ｂとを備えている。裏面に形成されたドレイン電極は導電性基板２５と直接的に接続している。ソース電極２３ａは配線ワイヤＷ１でアノード電極２１と接続している。ゲート電極２３ｂは配線ワイヤＷ２でソース電極２３ａと接続している。
【００４３】
高耐圧トランジスタ２４は横型のＧａＮ−ＨＥＭＴであり、表面に形成されたソース電極２４ａ、ゲート電極２４ｂ、およびドレイン電極２４ｃを備えている。ソース電極２４ａは配線ワイヤＷ３で導電性基板２５を介してＭＯＳＦＥＴ２３のドレインと接続している。ゲート電極２４ｂは配線ワイヤＷ４でアノード電極２１と接続している。ドレイン電極２４ｃは配線ワイヤＷ５でカソード電極２２と接続している。
【００４４】
この半導体ダイオード装置２０はＭＯＳＦＥＴ２３および高耐圧トランジスタ２４を含めた構成要素が１つのパッケージ２６に組み込まれており、アノード電極２１とカソード電極２２の一部が端子としてパッケージ２６から突出しているので、単一の素子からなるダイオードと同様に取り扱うことができる。
【００４５】
（実施の形態３）
図６は、本発明の実施の形態２に係る半導体ダイオード装置の模式図である。半導体ダイオード装置３０は、アノード電極３１と、カソード電極２２と、ＭＯＳＦＥＴ３３と、高耐圧トランジスタ２４と、とが、１つのパッケージ３６に実装されて組み込まれたものである。カソード電極２２および高耐圧トランジスタ２４は図５に示す半導体ダイオード装置２０のものと同じである。
【００４６】
ＭＯＳＦＥＴ３３と、高耐圧トランジスタ２４とはアノード電極３１上に実装されている。ＭＯＳＦＥＴ３３は特許文献１等に例示されているアップドレイン型のＭＯＳＦＥＴであり、裏面に形成されたソース電極と、表面に形成されたゲート電極３３ｂおよびドレイン電極３３ｃとを備えている。裏面に形成されたソース電極はアノード電極３１と直接的に接続している。ゲート電極３３ｂは配線ワイヤＷ６でアノード電極３１を介してソース電極と接続している。ドレイン電極３３ｃは配線ワイヤＷ７で高耐圧トランジスタ２４のソース電極２４ａと接続している。
【００４７】
この半導体ダイオード装置２０はＭＯＳＦＥＴ３３および高耐圧トランジスタ２４を含めた構成要素が１つのパッケージ３６に組み込まれており、アノード電極３１とカソード電極２２の一部が端子としてパッケージ３６から突出しているので、単一の素子からなるダイオードと同様に取り扱うことができる。また、ＭＯＳＦＥＴ３３のソース電極が裏面に形成されているため、ソース電極とアノード電極３１とを接続する電力用の配線ワイヤを省略でき、これらを直接接続することが容易である。これによって、組み立て工数の低減による不良率の低減、コスト低減、さらには配線に起因するインダクタンスの低減という各メリットが生じる。
【００４８】
（実施の形態４）
図７は、本発明の実施の形態４に係る半導体ダイオード装置の模式図である。半導体ダイオード装置４０は、アノード電極２１と、カソード電極４２と、ＭＯＳＦＥＴ２３と、高耐圧トランジスタ４４と、導電性基板４５とが、１つのパッケージ４６に実装されて組み込まれたものである。アノード電極２１およびＭＯＳＦＥＴ２３は図５に示す半導体ダイオード装置２０のものと同じである。また、ＭＯＳＦＥＴ２３は導電性基板４５上に実装されている。高耐圧トランジスタ４４はカソード電極４２上に実装されている。
【００４９】
高耐圧トランジスタ４４は縦型のＳｉＣ−ＪＦＥＴであり、裏面に形成されたドレイン電極と、表面に形成されたソース電極４４ａおよびゲート電極４４ｂとを備えている。ゲート電極４４ｂは配線ワイヤＷ８でアノード電極２１と接続している。ソース電極４４ａは配線ワイヤＷ９で導電性基板４５を介してＭＯＳＦＥＴ２３のドレインと接続している。ドレイン電極はカソード電極４２と直接的に接続している。
【００５０】
この半導体ダイオード装置４０はＭＯＳＦＥＴ２３および高耐圧トランジスタ４４を含めた構成要素が１つのパッケージ４６に組み込まれており、アノード電極２１とカソード電極４２の一部が端子としてパッケージ４６から突出しているので、単一の素子からなるダイオードと同様に取り扱うことができる。また、高耐圧トランジスタ４４のドレイン電極が裏面に形成されているため、ドレイン電極とカソード電極４２とを接続する電力用の配線ワイヤを省略でき、これらを直接接続することが容易である。これによって、組み立て工数の低減による不良率の低減、コスト低減、さらには配線に起因するインダクタンスの低減という各メリットが生じる。
【００５１】
（実施の形態５）
図８は、本発明の実施の形態５に係る半導体ダイオード装置の模式図である。半導体ダイオード装置５０は、アノード電極５１と、カソード電極４２と、アップドレイン型のＭＯＳＦＥＴ３３と、縦型のＳｉＣ−ＪＦＥＴである高耐圧トランジスタ４４とが、１つのパッケージ５６に実装されて組み込まれたものである。ＭＯＳＦＥＴ３３はアノード電極５１上に実装されている。高耐圧トランジスタ４４はカソード電極４２上に実装されている。ＭＯＳＦＥＴ３３のドレイン電極３３ｃと高耐圧トランジスタ４４のソース電極４４ａとは配線ワイヤＷ１０で接続している。
【００５２】
半導体ダイオード装置５０は、実施の形態３、４に係る半導体ダイオード装置３０、４０でそれぞれ使用されている要素を組み合わせたものである。半導体ダイオード装置５０では、ＭＯＳＦＥＴ３３のソース電極とアノード電極５１とを接続する電力用の配線ワイヤと、高耐圧トランジスタ４４のドレイン電極とカソード電極４２とを接続する電力用の配線ワイヤとの両方を省略できる。これによって、組み立て工数の低減による不良率の低減、コスト低減、さらには配線に起因するインダクタンスの低減という各メリットが、さらに顕著となる。また、同一電極または基板上に異なる素子（ＭＯＳＦＥＴと高耐圧トランジスタ）を搭載しない構成なので、組み立て工程において安定的に作業ができるという利点がある。
【００５３】
なお、本発明にかかる半導体ダイオード装置は、高耐圧が必要なインバータなどの電力変換装置やモーター駆動装置や、種々の電源装置や無停電電源などに使用されるパワーデバイスに有用である。
【００５４】
また、上記実施の形態では、ワイドバンドギャップ型半導体材料は窒化ガリウム系化合物半導体または炭化珪素であるが、所望の高耐圧が得られるものであれば、特に限定はされない。また、ＭＯＳＦＥＴの構成材料もシリコンに限定されず、しきい値電圧が１Ｖ以下であればよい。
【００５５】
また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。
【符号の説明】
【００５６】
１０、２０、３０、４０、５０  半導体ダイオード装置
１１、２１、３１、５１  アノード電極
１２、２２、４２  カソード電極
１３、２３、３３  ＭＯＳＦＥＴ
１３ａ、１４ａ、１４Ａ５、１４Ｂ４、２３ａ、２４ａ、４４ａ  ソース電極
１３ｂ、１４ｂ、１４Ａ６、１４Ｂ７、２３ｂ、２４ｂ、３３ｂ、４４ｂ  ゲート電極
１３ｃ、１４ｃ、１４Ａ７、１４Ｂ５、２４ｃ、３３ｃ  ドレイン電極
１３ｄ  内蔵ダイオード
１４  高耐圧トランジスタ
１４Ａ  ＨＥＭＴ
１４Ａ１  基板
１４Ａ２  バッファ層
１４Ａ３  ＧａＮ層
１４Ａ３ａ  ２ＤＥＧ層
１４Ａ４  ＡｌＧａＮ層
１４Ｂ１  Ｎ型領域
１４Ｂ２  Ｎ＋型領域
１４Ｂ６  Ｐ＋型領域
２４、４４  高耐圧トランジスタ
２５、４５  導電性基板
２６、３６、４６５６  パッケージ
Ｌ１  破線
Ｌ２  実線
Ｗ１、Ｗ２、Ｗ３、Ｗ４、Ｗ５、Ｗ６、Ｗ７、Ｗ８、Ｗ９  配線ワイヤ
【図１】
2013219306.tif 000003
【図２】
2013219306.tif 000004
【図３】
2013219306.tif 000005
【図４】
2013219306.tif 000006
【図５】
2013219306.tif 000007
【図６】
2013219306.tif 000008
【図７】
2013219306.tif 000009
【図８】
2013219306.tif 000010
【図９】
2013219306.tif 000011
【図１０】
2013219306.tif 000012