(57)【要約】【課題】低電力で且つ高速動作が可能な光送信回路及び光送受信回路モジュールを提供する。【解決手段】差動入力信号によって発光素子の光出力を変調する光送信回路であって、一端が第１の電位（VDDL）に接続される第１の電流源Ｍ１と、ドレインがＭ１の他端に接続されゲートに差動入力信号が入力される第１及び第２のトランジスタＱ１，Ｑ２と、ゲート及びドレインが接続されて負荷として機能する第３及び第４のトランジスタＱ３，Ｑ４と、を有する差動増幅回路１０と、一端が第１の電位に接続され、他端がＱ２のドレインに接続された第２の電流源Ｍ２と、ゲートがＱ４のゲートに接続され、ソースが第２の電位（GND）に接続された第５のトランジスタＱ５と、第１の電位よりも高い第３の電位（VDDH）とＱ５のドレインとの間に挿入された発光素子３０と、を具備した。【選択図】図１
2013251375.tif 000002
【特許請求の範囲】
【請求項１】
一端が第１の電位に接続された第１の電流源と、ソースが前記第１の電流源の他端に接続されゲートに差動入力信号の一方が入力される第１のトランジスタと、ソースが前記第１の電流源の他端に接続されゲートに前記差動入力信号の他方が入力される第２のトランジスタと、ゲート及びドレインが前記第１のトランジスタのドレインに接続されソースが第２の電位に接続された第３のトランジスタと、ゲート及びドレインが前記第２のトランジスタのドレインに接続されソースが前記第２の電位に接続された第４のトランジスタと、を有する差動増幅回路と、
一端が前記第１の電位に接続され、他端が前記第２のトランジスタのドレインに接続された第２の電流源と、
ゲートが前記第４のトランジスタのゲートに接続され、ソースが前記第２の電位に接続された第５のトランジスタと、
前記第１の電位よりも高い第３の電位と前記第５のトランジスタのドレインとの間に挿入された発光素子と、
を具備し、
前記差動入力信号によって前記発光素子の光出力を変調することを特徴とする光送信回路。
【請求項２】
前記発光素子と前記第５のトランジスタのドレインとの間に、前記第３の電位と同じかそれよりも高い耐圧を有する第６のトランジスタが挿入されていることを特徴とする請求項１記載の光送信回路。
【請求項３】
一端が第１の電位に接続された第１の電流源と、ソースが前記第１の電流源の他端に接続されゲートに差動入力信号の一方が入力される第１のトランジスタと、ソースが前記第１の電流源の他端に接続されゲートに前記差動入力信号の他方が入力される第２のトランジスタと、ゲート及びドレインが前記第１のトランジスタのドレインに接続されソースが第２の電位に接続された第３のトランジスタと、ゲート及びドレインが前記第２のトランジスタのドレインに接続されソースが前記第２の電位に接続された第４のトランジスタと、を有する差動増幅回路と、
一端が前記第１の電位に接続され、他端が前記第２のトランジスタのドレインに接続された第２の電流源と、
ゲートが前記第４のトランジスタのゲートに接続され、ソースが前記第２の電位に接続された第５のトランジスタと、
一端が前記第１の電位よりも高い第３の電位に接続され、他端が前記第５のトランジスタのドレインに接続された第３の電流源と、
一端が前記第３の電流源の他端に接続され、他端が前記第２の電位に接続された発光素子と、
を具備し、
前記差動入力信号によって前記発光素子の光出力を変調することを特徴とする光送信回路。
【請求項４】
前記第３の電流源の他端と前記第５のトランジスタとのドレインとの間に、前記第３の電位と同じかそれよりも高い耐圧を有する第６のトランジスタが挿入されていることを特徴とする請求項３記載の光送信回路。
【請求項５】
請求項１乃至４の何れかに記載の光送信回路と、
前記光送信回路の発光素子から出力される光信号を伝送する光伝送路と、
前記光伝送路を伝送された光信号を受信して電気信号を生成する受光素子と、
前記電気信号を増幅して出力する受信回路と、
を具備したことを特徴とする光送受信回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光送信回路及び光送受信回路モジュールに関する。
【背景技術】
【０００２】
近年、電子デバイスの高性能化とマルチメディアコンテンツの大容量化により、情報通信機器における信号処理量が増大している。これに伴って、電子デバイス内外の配線における信号伝送速度が増大し、伝送損失や電磁ノイズ干渉が問題となってきている。このため、高速かつ低ノイズという特徴を有する光信号伝送に注目が集まってきており、種々の光送受信のための回路が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−５３３８９号公報
【特許文献２】特開２０００−１２４８６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発明が解決しようとする課題は、低電力で高速動作が可能な光送信回路及び光送受信回路モジュールを提供することである。
【課題を解決するための手段】
【０００５】
実施形態の光送信回路は、一端が第１の電位に接続された第１の電流源と、ソースが前記第１の電流源の他端に接続されゲートに差動入力信号の一方が入力される第１のトランジスタと、ソースが前記第１の電流源の他端に接続されゲートに前記差動入力信号の他方が入力される第２のトランジスタと、ゲート及びドレインが前記第１のトランジスタのドレインに接続されソースが第２の電位に接続された第３のトランジスタと、ゲート及びドレインが前記第２のトランジスタのドレインに接続されソースが前記第２の電位に接続された第４のトランジスタと、を有する差動増幅回路と、一端が前記第１の電位に接続され、他端が前記第２のトランジスタのドレインに接続された第２の電流源と、ゲートが前記第４のトランジスタのゲートに接続され、ソースが前記第２の電位に接続された第５のトランジスタと、前記第１の電位よりも高い第３の電位と前記第５のトランジスタのドレインとの間に挿入された発光素子と、を具備している。そして、前記差動入力信号によって前記発光素子の光出力を変調する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係わる光送信回路の構成を示す概略回路図。
【図２】ダイオード接続のｎＭＯＳトランジスタのドレイン電流に対するドレイン・ソース間電圧及びドレイン・ソース間微分抵抗を示す概略図。
【図３】第２の実施形態に係わる光送信回路の構成を示す概略回路図。
【図４】第３の実施形態に係わる光送信回路の構成を示す概略回路図。
【図５】第４の実施形態に係わる光送受信回路モジュールの構成を示す概略斜視図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しながら、実施形態について詳細を説明する。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係わる光送信回路の構成を示す概略回路図である。
【０００９】
Ｍ１は一端がＶＤＤＬ（第１の電位、例えば１．２Ｖ）に接続されてＩ１の電流を流す電流源（第１の電流源）、Ｑ１はソースがＭ１の他端に接続されゲートにＶip（差動入力信号の一方）が入力されるｐＭＯＳトランジスタ（第１のトランジスタ）、Ｑ２はソースがＭ１の他端に接続されゲートにＶin（差動入力信号の他方）が入力されるｐＭＯＳトランジスタ（第２のトランジスタ）、Ｑ３はゲート及びドレインがＱ１のドレインに接続され、ソースがＧＮＤ（第２の電位）に接続されたｎＭＯＳトランジスタ（第３のトランジスタ）、Ｑ４はゲート及びドレインがＱ２のドレインに接続され、ソースがＧＮＤに接続されたｎＭＯＳトランジスタ（第４のトランジスタ）である。
【００１０】
これらは、ｐＭＯＳトランジスタＱ１，Ｑ２を信号入力トランジスタとし、ダイオード接続のｎＭＯＳトランジスタＱ３，Ｑ４を負荷とする差動増幅回路を構成している。ｎＭＯＳトランジスタＱ３，Ｑ４は、製造ばらつき（例えば、設計値からのずれが±１０％）の範囲内で同等のデバイスパラメータ（例えば、チャネル幅、チャネル長、閾値電圧）を有することが望ましい。これにより、差動増幅回路の一方の電流パスの負荷（ダイオード接続のｎＭＯＳトランジスタＱ３）と他方の電流パスの負荷（ダイオード接続のｎＭＯＳトランジスタＱ４）が対称となる。そのため、差動増幅回路の出力波形において、例えば立ち上がりと立ち下がりの非対称化によるデューティ崩れやクロスポイントずれといった信号品質の劣化を防止し、高品質の信号出力を得ることが可能となる。
【００１１】
Ｑ５はゲートがＱ２のドレインとＱ４のゲート及びドレインに接続され、ソースがＧＮＤに接続されたｎＭＯＳトランジスタ（第５のトランジスタ）である。ｎＭＯＳトランジスタＱ４，Ｑ５はカレントミラー回路を構成しており、Ｑ５のドレイン電流（Ｉｏ）は、Ｑ４のドレイン電流をミラー比（ゲート幅Ｗをゲート長Ｌで割ったものの比であり、本例ではＮ）だけ増倍したものになる。
【００１２】
Ｍ２は一端がＶＤＤＬ（第１の電位）に接続され、他端がｐＭＯＳトランジスタＱ２のドレインとｎＭＯＳトランジスタＱ４のゲート及びドレインと接続され、Ｉ２の電流を流す電流源（第２の電流源）である。
【００１３】
上記の差動増幅回路と電流源Ｍ２及びｎＭＯＳトランジスタＱ５から電流出力回路１０が構成されている。そして、この電流出力回路１０の出力端に発光素子３０が接続されている。即ち、電流信号（Ｉｏ）を光信号に変換する発光素子３０の一端をＶＤＤＬよりも高い電位のＶＤＤＨ（第３の電位、例えば３．３Ｖ）に接続し、他端を電流出力回路１０のｎＭＯＳトランジスタＱ５のドレインに接続してある。
【００１４】
発光素子３０は、例えばＧａＡｓ基板に作製され、発光波長を例えば８５０ｎｍとする。発光素子３０として、例えば面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting LASER）を用いることができる。なお、発光素子３０は、化合物半導体（例えば、ＧａＡｌＡｓ／ＧａＡｓ，ＩｎＧａＡｓ／ＩｎＰ，ＳｉＧｅ等）やＳｉ，Ｇｅ等の基板に形成しても良いし、発光波長は必要に応じて適宜変更可能である。また、発光素子３０として、１つのチップ内に複数の発光素子が形成されたアレイチップを用いても良い。
【００１５】
電流出力回路１０では、差動入力信号Ｖip，ＶinによってｎＭＯＳトランジスタＱ５のドレイン電流（出力電流）が変調される。具体的には、（Ｖip−Ｖin）の増大に伴って出力電流がＩｏ＝Ｎ×（Ｉ１＋Ｉ２）まで増大する。また、（Ｖip−Ｖin）の減少に伴って出力電流がＩｏ＝Ｎ×Ｉ２まで減少する。この時まず、差動入力信号Ｖip，ＶinによってｎＭＯＳトランジスタＱ３，Ｑ４を流れるドレイン電流が変調される。次に、カレントミラー回路によってｎＭＯＳトランジスタＱ４を流れる電流をＮ倍した電流がｎＭＯＳトランジスタＱ５を流れる。即ち、より小さい電流（ｎＭＯＳトランジスタＱ４のドレイン電流）で出力電流（ｎＭＯＳトランジスタＱ５のドレイン電流）の制御が可能であるため、低電力の動作が可能となる。
【００１６】
ここで、ダイオード接続されたｎＭＯＳトランジスタＱ４に関し、ドレイン電流に対するドレイン・ソース間電圧及びドレイン・ソース間微分抵抗の変化の様子を、図２に示す。ダイオード接続されたｎＭＯＳトランジスタＱ４は、図２に示すように、ドレイン・ソース間電圧がダイオードの電流立ち上がり電圧（本例では約０．２Ｖ）よりも小さい時（ダイオード接続のｎＭＯＳトランジスタＱ４がオフの時）、微分抵抗が大きい（本例では１ｋΩ以上）。一方、ドレイン・ソース間電圧がダイオードの電流立ち上がり電圧よりも十分に大きい時（ダイオード接続のｎＭＯＳトランジスタＱ４がオンの時）、微分抵抗が小さい（本例では１ｋΩ以下）。なお、ダイオード接続のＭＯＳトランジスタでは、ダイオードの電流立ち上がり電圧は、ＭＯＳトランジスタの閾値電圧に相当する。
【００１７】
電流出力回路１０では、電流源Ｍ２によりｎＭＯＳトランジスタＱ４に定常的にドレイン電流を流し、ダイオード接続のｎＭＯＳトランジスタＱ４が常にオンとなるようにしている。これにより、出力電流の減少時、ｎＭＯＳトランジスタＱ４のゲートとｎＭＯＳトランジスタＱ５のゲートにそれまで蓄積されていた電荷の放電経路であるｎＭＯＳトランジスタＱ４のソース・ドレイン間の微分抵抗が低く維持される。このため、電流源Ｍ２が無い場合に比べて高速の立ち下がり動作が可能である。また、ｎＭＯＳトランジスタＱ４のゲート電圧とｎＭＯＳトランジスタＱ５のゲート電圧が一定電圧以上（本例では約０．２Ｖ以上）に維持され、出力電流変調時のｎＭＯＳトランジスタＱ４のゲート電圧とｎＭＯＳトランジスタＱ５のゲート電圧の変化量が、電流源Ｍ２が無い場合に比べて小さくなる。このため、高速の立ち上がり動作も可能になる。このようにして、高速の出力電流変調動作（例えば１Ｇｂｐｓ以上）が可能になる。
【００１８】
一方、電流源Ｍ２が無い場合、（Ｖip−Ｖin）の減少に伴ってｎＭＯＳトランジスタＱ４がオンからオフになり、ｎＭＯＳトランジスタＱ４のチャネル抵抗が急激に増大する。このため、出力電流の減少時、電流源Ｍ２がある場合に比べて、ｎＭＯＳトランジスタＱ４のゲートとｎＭＯＳトランジスタＱ５のゲートにそれまで蓄積されていた電荷の放電に長い時間がかかる。また、出力電流変調時のｎＭＯＳトランジスタＱ４のゲート電圧とｎＭＯＳトランジスタＱ５のゲート電圧の変化量が、電流源Ｍ２がある場合に比べて大きくなるため、立ち上がりにも長い時間がかかる。これらの結果、ｎＭＯＳトランジスタＱ４のゲートとｎＭＯＳトランジスタＱ５のゲートの電圧変化が、差動信号入力Ｖip，Ｖinの変化に追いつかず、高速の出力電流変調動作ができない。具体的には、出力電流における立ち上がりと立ち下がりスルーレートの劣化やシンボル間干渉（ＩＳＩ：Inter Symbol Interference）により、ジッタの増大やビット誤り率（ＢＥＲ：Bit Error Rate）の増大が発生し、信号伝送品質が著しく低下する。
【００１９】
このように、本実施形態に用いた電流出力回路１０では、ｎＭＯＳトランジスタＱ４とｎＭＯＳトランジスタＱ５で構成されるカレントミラー回路により低電力の出力電流変調動作が可能となり、更に、電流源Ｍ２により高速の出力電流変調動作が可能となる。
【００２０】
なお、先述の通りＩｏはＮ×Ｉ２からＮ×（Ｉ１＋Ｉ２）まで変化するため、Ｎ×Ｉ２の定常成分と、Ｎ×Ｉ１の変調成分を有する。即ち、電流源Ｍ２の追加により、電流出力回路１０の消費電流がＩ２＋Ｎ×Ｉ２だけ増加することになる。しかしながら、定常成分Ｎ×Ｉ２を発光素子３０のバイアス電流として用い、発光素子３０のアノード・カソード間電圧が、ダイオードの電流立ち上がり電圧になる程度か、それ以上になるようにしている。これにより、電流出力回路１０の回路負荷である発光素子３０の微分抵抗を低く抑え、変調成分Ｎ×Ｉ１によって発光素子３０の光出力を高速変調（例えば１Ｇｂｐｓ以上）することが可能になる。このような構成により、電流出力回路１０に電流源Ｍ２を追加したことによって増加した消費電流を最大限活用することが可能である。
【００２１】
なお、Ｉｏの定常成分Ｎ×Ｉ２が発光素子３０のバイアス電流として十分でない場合は、発光素子３０に別途バイアス電流を与える電流パスを設けても良い。
【００２２】
本実施形態では、発光素子３０の一端をＶＤＤＬではなく、それよりも高いＶＤＤＨ（第３の電位、本例では３．３Ｖ）に接続している。これにより、発光素子３０の駆動電圧が大きい場合でも、電流出力回路１０を用いて低電力且つ高速の光出力変調動作が可能になる。例えば、発光素子３０をＧａＡｓで構成した場合、その電流立ち上がり電圧は例えば１．０Ｖ以上となるため、回路の電源電圧であるＶＤＤＬ（本例では１．２Ｖ）では十分に駆動できない。しかしながら、図３に示したように、発光素子３０の電源電圧をＶＤＤＨ（本例では３．３Ｖ）とすることで、発光素子３０を十分に駆動することが可能になる。
【００２３】
これにより、カレントミラー回路によりＮ倍の電流増幅率が得られていることに加え、発光素子３０の電源電圧がＶＤＤＬよりも大きいＶＤＤＨであっても電流出力回路１０の電源電圧はＶＤＤＬのままで構成することができる。即ち、電流出力回路１０のカレントミラー回路における電力増幅率はＮ×ＶＤＤＨ／ＶＤＤＬ倍となり、消費電力の低減効果を更に高めることが可能となっている。逆に言えば、回路全体の消費電力から見れば、電流源Ｍ２を追加したことによる消費電力増加（ＶＤＤＬ×Ｉ２）の割合は減少し、より小さな消費電力増大で高速の光出力変調動作の効果を享受することが可能となっている。
【００２４】
このように本実施形態の光送信回路では、低電力且つ高速の光出力変調動作が可能であり、更に回路の消費電流を最大限活用することが可能である。しかも、発光素子３０をＶＤＤＨに接続することにより、カレントミラー時の電力増幅率が向上し、消費電力の低減効果を更に高めることが可能である。
【００２５】
なお、図１において、電流出力回路１０の電流源Ｍ１，Ｍ２はそれぞれ、例えばｐＭＯＳトランジスタで構成することができる。例えば、電流源Ｍ１の場合、Ｍ１のｐＭＯＳトランジスタのソースをＶＤＤＬに、ドレインをｐＭＯＳトランジスタＱ１のソース及びｐＭＯＳトランジスタＱ２のソースに接続し、ゲートに所定の電圧を印加すればよい。また、電流源Ｍ１，Ｍ２はそれぞれ、例えばカスコード接続のｐＭＯＳトランジスタで構成することも可能である。何れの場合も、電流源Ｍ１，Ｍ２は、例えばバンドギャップレファレンス回路が生成する基準電流を定倍するカレントミラー回路として構成することができる。
【００２６】
図１では、信号入力トランジスタをｐＭＯＳトランジスタとし、ダイオード接続負荷及びカレントミラー回路をｎＭＯＳトランジスタで構成する例を示したが、信号入力トランジスタをｎＭＯＳトランジスタとし、ダイオード接続負荷及びカレントミラー回路をｐＭＯＳトランジスタで構成することも可能である。この場合も、ｐＭＯＳトランジスタで構成されるカレントミラー回路により低電力で高速の出力電流変調動作が可能となる。
【００２７】
（第２の実施形態）
図３は、第２の実施形態に係わる光送信回路であり、回路の信頼性向上をはかった点が第１の実施形態と異なる。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００２８】
図３では、発光素子３０の一端をＶＤＤＨ（第３の電位、本例では３．３Ｖ）に接続している。また、Ｑ６は、ゲートに所定の電圧（Ｖｂ）が印加され、ソースがｎＭＯＳトランジスタＱ５のドレインに接続され、ドレインが発光素子３０の他端に接続されたｎＭＯＳトランジスタであり、ＶＤＤＨ以上の耐圧を有するものとする。即ち、本実施形態に用いた電流出力回路２０は、前記図１の構成に加えて、ｎＭＯＳトランジスタＱ６を更に有する。
【００２９】
図３において、ｐＭＯＳトランジスタＱ１，Ｑ２、及び、ｎＭＯＳトランジスタＱ３，Ｑ４，Ｑ５は、電源電圧ＶＤＤＬで動作するＭＯＳトランジスタであり、その耐圧はＶＤＤＬである。これは、低電圧で動作する程、消費電力の低減が可能となり、また、ゲート絶縁膜の薄膜化やプロセスの微細化により高速動作が可能となるためである。そのため、これらＭＯＳトランジスタに発光素子３０の電源電圧ＶＤＤＨが印加されると、過電圧が掛かって素子破壊が生じる可能性がある。特に、電源電圧ＶＤＤＨと直列接続されているｎＭＯＳトランジスタＱ５において、その可能性が高い。
【００３０】
図３の光送信回路では、ｎＭＯＳトランジスタＱ６を用いてｎＭＯＳトランジスタＱ５に印加される電圧を制限することで、ｎＭＯＳトランジスタＱ５に過電圧が掛かって破壊されることを防止している。具体的には、ｎＭＯＳトランジスタＱ６の閾値電圧をＶｔとすると、ｎＭＯＳトランジスタＱ５のドレインに印加される電圧はＶｂ−Ｖｔ以下となる。このため、Ｖｂを適切な値（例えばＶＤＤＬ）とすれば、ｎＭＯＳトランジスタＱ５にＶＤＤＬ以上の電圧が加わることが無くなる。
【００３１】
このように本実施形態の光送信回路では、先の第１の実施形態と同様に低電力且つ高速の光出力変調動作が可能になるのは勿論のこと、ｎＭＯＳトランジスタＱ６を設けたことにより、ｎＭＯＳトランジスタＱ５の過電圧破壊を未然に防止することができる。即ち、回路の信頼性向上をはかることができる。
【００３２】
なお、図３では、信号入力トランジスタをｐＭＯＳトランジスタとし、ダイオード接続負荷及びカレントミラー回路をｎＭＯＳトランジスタで構成する例を示したが、信号入力トランジスタをｎＭＯＳトランジスタとし、ダイオード接続負荷及びカレントミラー回路をｐＭＯＳトランジスタで構成することも可能である。
【００３３】
（第３の実施形態）
図４は、第３の実施形態に係わる光送信回路の構成を示す概略回路図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３４】
本実施形態が先に説明した第２の実施形態と異なる点は、発光素子３０の接続位置である。即ち、第２の実施形態では発光素子３０は、アノードにＶＤＤＨを接続し、カソードに電流出力回路を接続して光出力変調を行うものであったが、本実施形態では図４に示すように、カソードをＧＮＤに接続し、アノードに電流出力回路２０を接続して光出力変調を行うようにしている。
【００３５】
図４において、Ｍ３は、一端がＶＤＤＨ（第３の電位、例えば３．３Ｖ）に接続され、他端が電流出力回路２０の出力端に接続され、電流Ｉ３を流す電流源（第３の電流源）である。発光素子３０の一端はＧＮＤ（第２の電位）に接続され、他端は電流源Ｍ３の他端と電流出力回路２０に接続される。
【００３６】
図４の光送信回路では、発光素子３０を流れる電流Ｉｏは、（Ｖip−Ｖin）の増大に伴ってＩ３−Ｎ×Ｉ２まで増大する。また、（Ｖip−Ｖin）の減少に伴ってＩ３−Ｎ×（Ｉ１＋Ｉ２）まで減少する。
【００３７】
このような構成でも、低電力且つ高速の光出力変調動作が可能であり、更に回路の消費電流を最大限活用することが可能である。さらに、ｎＭＯＳトランジスタＱ６を設けたことによる回路の信頼性向上と云う点も先の第２の実施形態と同様である。従って、第２の実施形態と同様の効果が得られる。
【００３８】
ここで、発光素子３０として、１つのチップ内に複数の発光素子が形成されたアレイチップを用いる場合、アノードが共通電極になっているアノードコモンの発光素子を用いる場合は、発光素子のカソードを駆動する第２の実施形態の光送信回路（図３）を適用することが望ましい。一方、カソードが共通電極になっているカソードコモンの発光素子を用いる場合は、発光素子のアノードを駆動する本実施形態の光送信回路（図４）を適用することが望ましい。これにより、アレイチップにおいて個々の光素子を駆動することが可能となる。
【００３９】
なお、図４では、信号入力トランジスタをｐＭＯＳトランジスタとし、ダイオード接続負荷及びカレントミラー回路をｎＭＯＳトランジスタで構成する例を示したが、信号入力トランジスタをｎＭＯＳトランジスタとし、ダイオード接続負荷及びカレントミラー回路をｐＭＯＳトランジスタで構成することも可能である。
【００４０】
（第４の実施形態）
図５は、第４の実施形態に係わる光送受信回路モジュールであり、第１乃至第３の実施形態の光送信回路を用いている点に特徴がある。
【００４１】
図５において、１００はフレキシブル光電配線板、１１３は発光素子、１１４は受光素子、１１１は送信回路ＩＣ、１１２は受信回路ＩＣ、１２１（１２１ａ，１２１ｂ）は光導波路、１３２（１３２ａ〜１３２ｄ）は電気配線、１３３（１３３ａ，１３３ｂ）は電気接続端子である。
【００４２】
フレキシブル光電配線板１００は、例えばフレキシブルプリント配線板（ＦＰＣ：Flexible Printed Circuit）であり、光導波路１２１が形成された光配線層と、電気配線１３２が形成された電気配線層を有する。例えば光配線層は、電気配線層の下層に形成されているものとする。発光素子１１３、受光素子１１４、送信回路ＩＣ１１１、及び受信回路ＩＣ１１２は、フレキシブル光電配線板１００上に表面実装され、電気配線１３２に電気接続されている。光導波路１２１の両端にはミラーが形成されており、発光素子１１３は一端のミラーに位置合わせされており、受光素子１１４は他端のミラーに位置合わせされている。これにより、発光素子１１３と受光素子１１４は、光導波路１２１を介して光結合している。
【００４３】
図５の光送受信回路モジュールでは、一端の電気接続端子１３３ａから入力された電気信号に基づいて送信回路ＩＣ１１１が発光素子１１３を駆動する。そして、発光素子１１３によって光信号が生成され、光信号は光導波路１２１を伝搬して受光素子１１４で電気信号に変換される。電気信号は受信回路ＩＣ１１２によって増幅され、他端の電気接続端子１３３ｂから出力される。
【００４４】
図５の光送受信回路モジュールでは、送信回路ＩＣ１１１と発光素子１１３が光送信回路を構成しており、送信回路ＩＣ１１１に第１乃第３の実施形態で示した電流出力回路を用いている。このため、低電力且つ高速の光出力変調動作が可能となっている。その他、前述した実施形態の効果を享受することが可能となっている。
【００４５】
なお、図５の光送受信回路モジュールでは、光伝送路として光導波路を用いたが、この代わりに光ファイバを用いても良い。この場合、光ファイバと発光素子／受光素子を結合する結合部材や、結合部材と送信回路ＩＣ／受信回路ＩＣを実装するためのプリント配線板を別途用いても良い。光半導体素子、送信回路ＩＣ／受信回路ＩＣ間の電気接続には、例えばワイヤボンディングを用いても良い。
【００４６】
また、図５の光送受信回路モジュールでは、一端側に送信回路ＩＣ１１１と発光素子１１３が搭載され、他端側に受信回路ＩＣ１１２と受光素子１１４が搭載されている例を示したが、両端側に送信回路ＩＣと受信回路ＩＣの両方及び発光素子と受光素子の両方を搭載しても良い。また、送信回路ＩＣ１１１、受信回路ＩＣ１１２は、それぞれ送信と受信の両方が可能なトランシーバＩＣであっても良い。さらに、発光素子１１３、受光素子１１４は、それぞれ発光と受光の両方が可能な受発光素子であっても良い。
【００４７】
（変形例）
なお、本発明は、上述した各実施形態に限定されるものではない。上述した各実施形態で説明した各ブロックや各回路、ブロック内や回路内の各回路素子、その他構成部品は一例であり、同様の機能を果たす代替品に適宜置換可能である。例えば、上記では、ＭＯＳトランジスタを使用する例を説明したが、ＭＯＳトランジスタ以外の電界効果トランジスタやバイポーラトランジスタ、Ｂｉ−ＣＭＯＳトランジスタを使用してもよい。また、発光素子は発光ダイオードや半導体レーザ等の種々の発光素子が使用可能である。また、受光素子は、ＰＩＮフォトダイオード、ＭＳＭフォトダイオード、アバランシェ・フォトダイオード、フォトコンダクタ等の種々の受光素子が使用可能である。
【００４８】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４９】
Ｍ１，Ｍ２，Ｍ３…電流源
Ｑ１，Ｑ２…ｐＭＯＳトランジスタ
Ｑ３，Ｑ４，Ｑ５，Ｑ６…ｎＭＯＳトランジスタ
１０，２０…電流出力回路、３０…発光素子、１００…フレキシブル光電配線板、１１１…送信回路ＩＣ、１１２…受信回路ＩＣ、１１３…発光素子、１１４…受光素子、１２１…光導波路、１３２…電気配線、１３３…電気接続端子
【図１】
2013251375.tif 000003
【図２】
2013251375.tif 000004
【図３】
2013251375.tif 000005
【図４】
2013251375.tif 000006
【図５】
2013251375.tif 000007