(57)【要約】【課題】簡素な構成で、トランスコンダクタンスを精度良く調整することができるトランスコンダクタンス調整回路、回路装置及び電子機器等を提供すること。【解決手段】トランスコンダクタンス調整回路１００は、第１の信号Ｉと、第１の信号Ｉと位相が９０度異なる第２の信号Ｑとを出力するレファレンス信号生成回路１８０と、第１の信号Ｉ及び第２の信号Ｑが入力され、第１の出力信号ＯＩと第２の出力信号ＯＱとを生成するレプリカ回路１１０と、調整対象回路２００及びレプリカ回路１１０に対して、トランスコンダクタンス調整信号ＡＧＭを出力する調整信号生成回路１２０とを含む。レファレンス信号生成回路１８０は、クロック信号ＣＬＫに基づいて、第１の電圧レベルＶＨと第２の電圧レベルＶＬとの間で電圧が変化する第１の信号Ｉ及び第２の信号Ｑを生成し、レプリカ回路１１０に対して出力する。【選択図】図３
2013219569.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号と、前記第１の信号と位相が９０度異なる第２の信号とを出力するレファレンス信号生成回路と、
前記第１の信号及び前記第２の信号が入力され、第１の出力信号と第２の出力信号とを生成する、調整対象回路のレプリカ回路と、
前記調整対象回路及び前記レプリカ回路に対して、トランスコンダクタンス調整信号を出力する調整信号生成回路とを含み、
前記レファレンス信号生成回路は、
クロック信号に基づいて、第１の電圧レベルと第２の電圧レベルとの間で電圧が変化する前記第１の信号及び前記第２の信号を生成し、前記レプリカ回路に対して出力することを特徴とするトランスコンダクタンス調整回路。
【請求項２】
請求項１において、
前記第１の信号及び前記第２の信号の振幅は、前記クロック信号の振幅の１／２以下であることを特徴とするトランスコンダクタンス調整回路。
【請求項３】
請求項２において、
前記レファレンス信号生成回路は、
前記クロック信号に基づいて、位相が異なる第１の矩形波信号〜第ｎ（ｎは２以上の整数）の矩形波信号を生成する信号生成回路と、
前記第１の矩形波信号〜前記第ｎの矩形波信号が入力され、電圧レベルの変換処理を行って、前記第１の信号及び前記第２の信号を出力する電圧レベル変換回路とを有することを特徴とするトランスコンダクタンス調整回路。
【請求項４】
請求項３において、
前記信号生成回路は、
前記クロック信号を分周する分周器と、
前記分周器により分周された信号を前記クロック信号によりシフトすることで、前記第１の矩形波信号〜前記第ｎの矩形波信号を出力するシフトレジスターとを有することを特徴とするトランスコンダクタンス調整回路。
【請求項５】
請求項３又は４において、
前記電圧レベル変換回路は、
前記第１の電圧レベル及び前記第２の電圧レベルを生成する抵抗分割回路と、
前記第１の矩形波信号〜前記第ｎの矩形波信号に基づいてオン・オフされ、前記第１の電圧レベル及び前記第２の電圧レベルを交互に選択するスイッチ回路とを有し、
前記スイッチ回路は、
前記第１の電圧レベル及び前記第２の電圧レベルを交互に選択することで、前記第１の電圧レベルと前記第２の電圧レベルとの間で電圧が変化する前記第１の信号及び前記第２の信号を生成し、出力することを特徴とするトランスコンダクタンス調整回路。
【請求項６】
請求項３又は４において、
前記電圧レベル変換回路は、
前記第１の矩形波信号〜前記第ｎの矩形波信号を減衰させるアッテネーターと、
前記アッテネーターにより減衰された信号の電圧レベルをシフトして、前記第１の電圧レベルと前記第２の電圧レベルとの間で電圧が変化する前記第１の信号及び前記第２の信号を生成し、出力するレベルシフト回路を有することを特徴とするトランスコンダクタンス調整回路。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記調整対象回路及び前記レプリカ回路は、共に複素バンドパスフィルター回路であることを特徴とするトランスコンダクタンス調整回路。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記レプリカ回路は、
前記第１の信号が入力される第１の入力ノードと第１の出力ノードとの間に設けられる第１の抵抗素子と、
前記第２の信号が入力される第２の入力ノードと第２の出力ノードとの間に設けられる第２の抵抗素子と、
前記第１の出力ノードに一端が接続される第１のキャパシターと、
前記第２の出力ノードに一端が接続される第２のキャパシターと、
前記第１の出力ノードと前記第２の出力ノードとの間に設けられる１対の演算トランスコンダクタンス増幅器で構成される中心周波数シフト回路とを有することを特徴とするトランスコンダクタンス調整回路。
【請求項９】
請求項８において、
前記調整信号生成回路は、
前記第２の信号と前記第１の出力ノードから出力される前記第１の出力信号とに基づいて、又は前記第１の信号と前記第２の出力ノードから出力される前記第２の出力信号とに基づいて、又は前記第１の信号と前記第１の出力信号とに基づいて、又は前記第２の信号と前記第２の出力信号とに基づいて、前記トランスコンダクタンス調整信号を生成することを特徴とするトランスコンダクタンス調整回路。
【請求項１０】
請求項９において、
前記調整信号生成回路は、
前記第１の信号と前記第２の出力信号とが入力され、又は前記第２の信号と前記第１の出力信号とが入力されるミキサーと、
前記ミキサーからの第１のミキサー出力信号を平滑する第１の平滑回路と、
前記ミキサーからの第２のミキサー出力信号を平滑する第２の平滑回路と、
前記第１の平滑回路及び前記第２の平滑回路の出力信号を積算し、第１の積算電圧及び第２の積算電圧を生成する積算回路と、
前記積算回路からの前記第１の積算電圧及び前記第２の積算電圧に基づいて補正電流を生成する補正電流生成回路と、
基準バイアス電流を生成する基準バイアス電流生成回路と、
前記補正電流と前記基準バイアス電流とを加算する電流加算回路とを有し、
前記調整信号生成回路は、
前記電流加算回路により加算された電流に基づいて、前記トランスコンダクタンス調整信号を出力することを特徴とするトランスコンダクタンス調整回路。
【請求項１１】
請求項９において、
前記調整信号生成回路は、
前記第１の信号と前記第２の出力信号とが入力され、又は前記第２の信号と前記第１の出力信号とが入力されるミキサーと、
前記ミキサーの出力を平滑する平滑回路と、
前記平滑回路の出力信号と基準電圧信号との差分信号を生成する差分信号生成回路と、
前記差分信号生成回路からの前記差分信号を積算し、積算電圧を生成する積算回路と、
前記積算回路からの前記積算電圧に基づいて補正電流を生成する補正電流生成回路と、
基準バイアス電流を生成する基準バイアス電流生成回路と、
前記補正電流と前記基準バイアス電流とを加算する電流加算回路とを有し、
前記調整信号生成回路は、
前記電流加算回路により加算された電流に基づいて、前記トランスコンダクタンス調整信号を出力することを特徴とするトランスコンダクタンス調整回路。
【請求項１２】
請求項８乃至１１のいずれかにおいて、
前記レファレンス信号生成回路は、
前記第１の信号又は前記第２の信号と位相が異なる第３の信号を出力し、
前記調整信号生成回路は、
前記第３の信号と前記第１の出力信号とに基づいて、又は前記第３の信号と前記第２の出力信号とに基づいて、前記第１の抵抗素子、前記第２の抵抗素子及び前記調整対象回路に対して抵抗値を調整する信号を出力することを特徴とするトランスコンダクタンス調整回路。
【請求項１３】
請求項１乃至１２のいずれかに記載のトランスコンダクタンス調整回路と、
前記調整対象回路とを含むことを特徴とする回路装置。
【請求項１４】
請求項１３において、
前記調整対象回路は、
演算トランスコンダクタンス増幅器を有する複素バンドパスフィルター回路であって、
前記トランスコンダクタンス調整信号に基づいて、前記演算トランスコンダクタンス増幅器のトランスコンダクタンスが調整されることを特徴とする回路装置。
【請求項１５】
請求項１３又は１４に記載の回路装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスコンダクタンス調整回路、回路装置及び電子機器等に関する。
【背景技術】
【０００２】
近年の携帯無線機器の普及に伴い、より小型で低消費電力の無線回路装置が要求されている。例えばフィルター回路として、演算トランスコンダクタンス増幅器（ＯＴＡ：Operational Transconductance Amplifier）とキャパシターで構成される複素バンドパスフィルター（複素ＢＰＦ）回路を用いることで、無線回路装置の１チップ化を実現している。
【０００３】
ところが、実際の回路装置では、製造ばらつきや電源電圧、温度の変動などによるトランスコンダクタンス及び受動素子の特性の変動が避けられないため、フィルター特性の変動が生じ、その結果無線機器の動作が不安定になるなどの問題がある。
【０００４】
この課題に対して、例えば特許文献１、２、３には、ＯＴＡのトランスコンダクタンスを調整して、フィルター特性の変動を補償する手法が開示されている。しかしながらこれらの手法では、複素ＢＰＦ回路の位相誤差を検出する精度が十分ではなく、フィルター特性の変動を高精度に補償することが難しいなどの課題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第７３１９７３１号明細書
【特許文献２】特開平８−２０４５０４号公報
【特許文献３】特開２００３−１４２９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の幾つかの態様によれば、簡素な構成で、トランスコンダクタンスを精度良く調整することができるトランスコンダクタンス調整回路、回路装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、第１の信号と、前記第１の信号と位相が９０度異なる第２の信号とを出力するレファレンス信号生成回路と、前記第１の信号及び前記第２の信号が入力され、第１の出力信号と第２の出力信号とを生成する、調整対象回路のレプリカ回路と、前記調整対象回路及び前記レプリカ回路に対して、トランスコンダクタンス調整信号を出力する調整信号生成回路とを含み、前記レファレンス信号生成回路は、クロック信号に基づいて、第１の電圧レベルと第２の電圧レベルとの間で電圧が変化する前記第１の信号及び前記第２の信号を生成し、前記レプリカ回路に対して出力するトランスコンダクタンス調整回路に関係する。
【０００８】
本発明の一態様によれば、レファレンス信号生成回路は、第１、第２の信号のタイミングをクロック信号に基づいて生成することができるから、第１、第２の信号の位相差を正確に９０度に設定することができる。その結果、簡素な回路構成で、精度の高いトランスコンダクタンス調整を行うことが可能になる。
【０００９】
また本発明の一態様では、前記第１の信号及び前記第２の信号の振幅は、前記クロック信号の振幅の１／２以下であってもよい。
【００１０】
このようにすれば、第１、第２の信号の振幅を十分小さくすることができるから、調整対象回路に悪影響を与えるノイズ成分を低減することなどができる。
【００１１】
また本発明の一態様では、前記レファレンス信号生成回路は、前記クロック信号に基づいて、位相が異なる第１の矩形波信号〜第ｎ（ｎは２以上の整数）の矩形波信号を生成する信号生成回路と、前記第１の矩形波信号〜前記第ｎの矩形波信号が入力され、電圧レベルの変換処理を行って、前記第１の信号及び前記第２の信号を出力する電圧レベル変換回路とを有してもよい。
【００１２】
このようにすれば、信号生成回路が精度の高い位相差を有するｎ個の矩形波信号を生成し、電圧レベル変換回路が矩形波信号の電圧レベルの変換処理を行うことができるから、第１、第２の信号の位相差を正確に９０度に設定することができる。
【００１３】
また本発明の一態様では、前記信号生成回路は、前記クロック信号を分周する分周器と、前記分周器により分周された信号を前記クロック信号によりシフトすることで、前記第１の矩形波信号〜前記第ｎの矩形波信号を出力するシフトレジスターとを有してもよい。
【００１４】
このようにすれば、信号生成回路は、精度の高い位相差を有するｎ個の矩形波信号を生成することができる。
【００１５】
また本発明の一態様では、前記電圧レベル変換回路は、前記第１の電圧レベル及び前記第２の電圧レベルを生成する抵抗分割回路と、前記第１の矩形波信号〜前記第ｎの矩形波信号に基づいてオン・オフされ、前記第１の電圧レベル及び前記第２の電圧レベルを交互に選択するスイッチ回路とを有し、前記スイッチ回路は、前記第１の電圧レベル及び前記第２の電圧レベルを交互に選択することで、前記第１の電圧レベルと前記第２の電圧レベルとの間で電圧が変化する前記第１の信号及び前記第２の信号を生成し、出力してもよい。
【００１６】
このようにすれば、電圧レベル変換回路は、抵抗分割回路により第１、第２の電圧レベルを設定し、スイッチ回路により第１、第２の電圧レベルを交互に選択することで、第１の電圧レベルと第２の電圧レベルとの間で電圧が変化し、且つ位相差が正確に９０度異なる第１、第２の信号を出力することができる。
【００１７】
また本発明の一態様では、前記電圧レベル変換回路は、前記第１の矩形波信号〜前記第ｎの矩形波信号を減衰させるアッテネーターと、前記アッテネーターにより減衰された信号の電圧レベルをシフトして、前記第１の電圧レベルと前記第２の電圧レベルとの間で電圧が変化する前記第１の信号及び前記第２の信号を生成し、出力するレベルシフト回路を有してもよい。
【００１８】
このようにすれば、電圧レベル変換回路は、アッテネーターにより信号振幅を減衰し、レベルシフト回路により減衰された信号の電圧レベルをシフトすることで、第１の電圧レベルと第２の電圧レベルとの間で電圧が変化し、且つ位相差が正確に９０度異なる第１、第２の信号を出力することができる。
【００１９】
また本発明の一態様では、前記調整対象回路及び前記レプリカ回路は、共に複素バンドパスフィルター回路であってもよい。
【００２０】
このようにすれば、レプリカ回路のバンドパスフィルター特性を調整することで、調整対象回路のバンドパスフィルター特性を調整することができる。
【００２１】
また本発明の一態様では、前記レプリカ回路は、前記第１の信号が入力される第１の入力ノードと第１の出力ノードとの間に設けられる第１の抵抗素子と、前記第２の信号が入力される第２の入力ノードと第２の出力ノードとの間に設けられる第２の抵抗素子と、前記第１の出力ノードに一端が接続される第１のキャパシターと、前記第２の出力ノードに一端が接続される第２のキャパシターと、前記第１の出力ノードと前記第２の出力ノードとの間に設けられる１対の演算トランスコンダクタンス増幅器で構成される中心周波数シフト回路とを有してもよい。
【００２２】
このようにすれば、レプリカ回路は１次複素バンドパスフィルター回路を構成するから、演算トランスコンダクタンス増幅器のトランスコンダクタンスを調整することで、中心周波数を調整することができる。
【００２３】
また本発明の一態様では、前記調整信号生成回路は、前記第２の信号と前記第１の出力ノードから出力される前記第１の出力信号とに基づいて、又は前記第１の信号と前記第２の出力ノードから出力される前記第２の出力信号とに基づいて、又は前記第１の信号と前記第１の出力信号とに基づいて、又は前記第２の信号と前記第２の出力信号とに基づいて、前記トランスコンダクタンス調整信号を生成してもよい。
【００２４】
このようにすれば、例えば第２の信号と第１の出力信号等の位相差を検出し、検出された位相差に基づいてトランスコンダクタンス調整信号を出力することで、調整対象回路のトランスコンダクタンスを調整することができる。その結果、例えば複素フィルター回路などの調整対象回路において、製造ばらつきや電源電圧、温度の変動などによるフィルター特性の変動を精度良く補償することなどが可能になる。
【００２５】
また本発明の一態様では、前記調整信号生成回路は、前記第１の信号と前記第２の出力信号とが入力され、又は前記第２の信号と前記第１の出力信号とが入力されるミキサーと、前記ミキサーからの第１のミキサー出力信号を平滑する第１の平滑回路と、前記ミキサーからの第２のミキサー出力信号を平滑する第２の平滑回路と、前記第１の平滑回路及び前記第２の平滑回路の出力信号を積算し、第１の積算電圧及び第２の積算電圧を生成する積算回路と、前記積算回路からの前記第１の積算電圧及び前記第２の積算電圧に基づいて補正電流を生成する補正電流生成回路と、基準バイアス電流を生成する基準バイアス電流生成回路と、前記補正電流と前記基準バイアス電流とを加算する電流加算回路とを有し、前記調整信号生成回路は、前記電流加算回路により加算された電流に基づいて、前記トランスコンダクタンス調整信号を出力してもよい。
【００２６】
このようにすれば、差動信号である第１、第２のミキサー出力信号に基づいて第１、第２の積算電圧を生成し、第１、第２の積算電圧の差分に基づいて補正電流を生成することで、ミキサーに起因する製造ばらつきや電源電圧、温度の変動などによる信号レベルの変動分を差し引くことができるから、２つの信号の位相差を精度良く検出することができる。その結果、調整対象回路のトランスコンダクタンスを精度良く調整することなどが可能になる。
【００２７】
また本発明の一態様では、前記調整信号生成回路は、前記第１の信号と前記第２の出力信号とが入力され、又は前記第２の信号と前記第１の出力信号とが入力されるミキサーと、前記ミキサーの出力を平滑する平滑回路と、前記平滑回路の出力信号と基準電圧信号との差分信号を生成する差分信号生成回路と、前記差分信号生成回路からの前記差分信号を積算し、積算電圧を生成する積算回路と、前記積算回路からの前記積算電圧に基づいて補正電流を生成する補正電流生成回路と、基準バイアス電流を生成する基準バイアス電流生成回路と、前記補正電流と前記基準バイアス電流とを加算する電流加算回路とを有し、前記調整信号生成回路は、前記電流加算回路により加算された電流に基づいて、前記トランスコンダクタンス調整信号を出力してもよい。
【００２８】
このようにすれば、平滑回路が例えば第１の信号と第２の出力信号との位相差に応じた電圧レベルを出力し、差分信号生成回路が平滑回路の出力信号と基準電圧信号との差分信号を生成することで、ミキサーに起因する製造ばらつきや電源電圧、温度の変動などによる信号レベルの変動分を差し引くことができるから、２つの信号の位相差を精度良く検出することができる。その結果、調整対象回路のトランスコンダクタンスを精度良く調整することなどが可能になる。
【００２９】
また本発明の一態様では、前記レファレンス信号生成回路は、前記第１の信号又は前記第２の信号と位相が異なる第３の信号を出力し、前記調整信号生成回路は、前記第３の信号と前記第１の出力信号とに基づいて、又は前記第３の信号と前記第２の出力信号とに基づいて、前記第１の抵抗素子、前記第２の抵抗素子及び前記調整対象回路に対して抵抗値を調整する信号を出力してもよい。
【００３０】
このようにすれば、例えば第３の信号と第１の出力信号等に基づいて、調整対象回路に含まれる抵抗素子の抵抗値を調整することができるから、複素バンドパスフィルター回路の帯域幅などの特性を補正することができる。
【００３１】
本発明の他の態様は、上記いずれかに記載のトランスコンダクタンス調整回路と、前記調整対象回路とを含む回路装置に関係する。
【００３２】
また本発明の他の態様では、前記調整対象回路は、演算トランスコンダクタンス増幅器を有する複素バンドパスフィルター回路であって、前記トランスコンダクタンス調整信号に基づいて、前記演算トランスコンダクタンス増幅器のトランスコンダクタンスが調整されてもよい。
【００３３】
このようにすれば、複素バンドパスフィルター回路の演算トランスコンダクタンス増幅器のトランスコンダクタンスを調整することで、バンドパスフィルター特性のずれを精度良く補正することなどができる。その結果、例えば無線回路などの回路装置において、より安定で確実な無線通信を実現することなどが可能になる。
【００３４】
本発明の他の態様は、上記に記載の回路装置を含む電子機器に関係する。
【図面の簡単な説明】
【００３５】
【図１】図１（Ａ）、図１（Ｂ）は、中心周波数シフト回路の原理を説明する図。
【図２】図２（Ａ）、図２（Ｂ）、図２（Ｃ）は、複素ＢＰＦの基本的な構成を説明する図。
【図３】トランスコンダクタンス調整回路の第１の構成例。
【図４】第１の構成例の平滑回路、積算回路、補正電流生成回路、電流加算回路の詳細な構成例。
【図５】レファレンス信号生成回路の第１の構成例。
【図６】レファレンス信号生成回路における信号波形の一例。
【図７】レファレンス信号生成回路の第２の構成例。
【図８】トランスコンダクタンス調整回路の第２の構成例。
【図９】第２の構成例の平滑回路、差分信号生成回路、積算回路、補正電流生成回路、電流加算回路の詳細な構成例。
【図１０】複素ＢＰＦ回路の構成例。
【図１１】レプリカ回路を全差動回路で構成した構成例。
【図１２】図１２（Ａ）、図１２（Ｂ）は、中心周波数のずれの検出を説明する図。
【図１３】演算トランスコンダクタンス増幅器の第１の構成例。
【図１４】演算トランスコンダクタンス増幅器の第２の構成例。
【図１５】ミキサーの構成例。
【図１６】図１６（Ａ）、図１６（Ｂ）は、ミキサーの動作を説明する信号波形。
【図１７】トランスコンダクタンス調整回路の第３の構成例。
【図１８】図１８（Ａ）、図１８（Ｂ）は、第３の構成例による複素ＢＰＦ回路の帯域幅の補正を説明する図。
【図１９】回路装置の構成例。
【図２０】電子機器の構成例。
【発明を実施するための形態】
【００３６】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３７】
１．複素バンドパスフィルター
本実施形態のトランスコンダクタンス調整回路は、複素バンドパスフィルター（複素ＢＰＦ）の周波数特性を調整するための回路である。始めに、複素ＢＰＦの原理について説明する。なお、複素ＢＰＦ回路の動作原理については、公知文献Pietro Andreani“A CMOS gm-C Polyphase Filter with High Image Band Rejection” ESSCIRC 2000 （26th European Solid-State Circuits Conference）に詳細に述べられている。
【００３８】
図１（Ａ）、図１（Ｂ）は、複素ＢＰＦに用いられる中心周波数シフト回路の原理を説明する図である。なお、これらの図は、上記の公知文献に示されているものである。図１（Ａ）に示すように、容量Ｃのキャパシターに周波数ωの交流電圧Ｖを印加した場合のコンダクタンスはｊ・ω・Ｃ（ｊは虚数単位）で与えられるため、キャパシターに電流ｊ・ω・Ｃ・Ｖが流れる。次に、演算トランスコンダクタンス増幅器（ＯＴＡ：Operational Transconductance Amplifier）をキャパシターに接続し、このＯＴＡを介してＶと位相が９０度異なる交流電圧ｊＶを入力する。ＯＴＡのトランスコンダクタンスｇｍは−ω０・Ｃである。この結果、図１（Ａ）の右側回路においてキャパシターに電流ｊ・（ω−ω０）・Ｃ・Ｖが流れ、同回路はコンダクタンスが見かけ上ｊ・ω・Ｃ−ｊ・ω０・Ｃ＝ｊ・（ω−ω０）・Ｃであるように振舞う。即ち、この回路は、元の回路において周波数をω０だけシフトさせた場合と同じ応答を示す。このように、キャパシターに対して、交流電圧Ｖを直接に入力し、さらにＶと位相が９０度異なる交流電圧ｊＶを、ＯＴＡを介して入力することにより、周波数をω０だけシフトさせた特性を得ることができる。ＯＴＡの詳細な構成例については、後述する。
【００３９】
図１（Ｂ）は、ローパスフィルターに中心周波数シフト回路を適用した場合の周波数特性を説明する図である。ローパスフィルターに含まれる全てのキャパシターに対して、ｇｍ＝−ω０・ＣのＯＴＡを接続し、このＯＴＡを介して入力信号と位相が９０度異なる信号を入力することにより、ローパスフィルターの中心周波数をω０だけシフトさせることができる。その結果、中心周波数ω０のバンドパスフィルターを得ることができる。
【００４０】
図２（Ａ）、図２（Ｂ）、図２（Ｃ）は、複素ＢＰＦの基本的な構成を説明する図である。図２（Ａ）は、複素ＢＰＦの元となるローパスフィルター（ＬＰＦ）を示す。このＬＰＦはインダクターＬＸ及びキャパシターＣＸ１、ＣＸ２から構成される。
【００４１】
図２（Ｂ）は、インダクターＬＸをキャパシターＣＸ３とジャイレーターＧＹ１、ＧＹ２で置き換えたＬＰＦを示す。ジャイレーターＧＹ１、ＧＹ２は、それぞれ２つのＯＴＡで構成される。集積回路装置では、チップ内にインダクター（コイル）を形成することが難しいが、ジャイレーターを用いることで、チップ内にＬＰＦを形成することが容易になる。
【００４２】
図２（Ｃ）は、図２（Ｂ）のＬＰＦを２つ設け、さらに中心周波数シフト回路（ジャイレーター）ＧＹ５、ＧＹ６、ＧＹ７を付加して複素ＢＰＦを構成したものである。ＧＹ５、ＧＹ６、ＧＹ７は、上記のジャイレーターと同一の構成であるが、中心周波数をシフトさせるために用いられるジャイレーターを中心周波数シフト回路と呼び、インダクターを置換するためのジャイレーターと区別する。一方のＬＰＦには第１の信号Ｉが入力され、他方のＬＰＦには第１の信号Ｉと位相が９０度異なる第２の信号Ｑが入力される。そして各々のＬＰＦに含まれるキャパシターをジャイレーターで接続することにより、ＬＰＦの中心周波数をシフトさせてバンドパスフィルターを実現することができる。
【００４３】
２．トランスコンダクタンス調整回路
図３に、本実施形態のトランスコンダクタンス調整回路１００の第１の構成例を示す。第１の構成例のトランスコンダクタンス調整回路１００は、レプリカ回路１１０、調整信号生成回路１２０及びレファレンス信号生成回路１８０を含む。なお、本実施形態のトランスコンダクタンス調整回路は図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４４】
本実施形態のトランスコンダクタンス調整回路１００によれば、後述するように、無線回路等に用いられる複素ＢＰＦ回路の特性を決定する要素であるトランスコンダクタンスを調整することで、トランスコンダクタンス及び受動素子の製造ばらつきや電源電圧、温度の変動などによるフィルター特性の設計値からの変動（ずれ）を補正することができる。
【００４５】
レプリカ回路１１０は、複素ＢＰＦであり、調整対象回路（複素ＢＰＦ回路）２００のレプリカ回路であって、第１の信号Ｉ及び第１の信号Ｉと位相が９０度異なる第２の信号Ｑが入力され、第１の出力信号ＯＩと第２の出力信号ＯＱとを生成する。図３のレプリカ回路１１０は、１次複素ＢＰＦであって、第１の抵抗素子ＲＡ１、第２の抵抗素子ＲＡ２、第１のキャパシターＣＡ１、第２のキャパシターＣＡ２、中心周波数シフト回路１１２を含む。
【００４６】
第１の入力ノードＮＡ１には第１の信号Ｉが入力され、第２の入力ノードＮＡ２には第１の信号Ｉと位相が９０度異なる第２の信号Ｑが入力される。具体的には、例えば第１の信号Ｉが時間ｔの関数としてｃｏｓ（ωｔ）と表現される場合には、第２の信号Ｑはｓｉｎ（ωｔ）と表現される。ここでωは第１、第２の信号Ｉ、Ｑの角周波数である。
【００４７】
第１の出力ノードＮＢ１からは第１の出力信号ＯＩが出力され、第２の出力ノードＮＢ２からは第２の出力信号ＯＱが出力される。
【００４８】
第１の抵抗素子ＲＡ１は、第１の入力ノードＮＡ１と第１の出力ノードＮＢ１との間に設けられる。また、第２の抵抗素子ＲＡ２は、第２の入力ノードＮＡ２と第２の出力ノードＮＢ２との間に設けられる。これら第１、第２の抵抗素子ＲＡ１、ＲＡ２は、例えばポリシリコン薄膜などを用いた受動抵抗素子により構成されてもよいし、演算トランスコンダクタンス増幅器（ＯＴＡ：Operational Transconductance Amplifier）により構成されてもよい。なお、抵抗素子の特性の線形性の点からは、受動抵抗素子の方が望ましい。
【００４９】
第１のキャパシターＣＡ１は、一端が第１の出力ノードＮＢ１に接続され、他端が例えば共通電位ノードＶＣＯＭに接続される。また、第２のキャパシターＣＡ２は、一端が第２の出力ノードＮＢ２に接続され、他端が例えば共通電位ノードＶＣＯＭに接続される。これら第１、第２のキャパシターＣＡ１、ＣＡ２は、例えばＭＩＭ（Metal-Insulator-Metal）構造により構成することができる。
【００５０】
中心周波数シフト回路１１２は、第１の出力ノードＮＢ１と第２の出力ノードＮＢ２との間に設けられる第１、第２の演算トランスコンダクタンス増幅器ＯＴＡ１、ＯＴＡ２で構成される。第１の信号Ｉの系統のローパスフィルター（ＲＡ１とＣＡ１）と第２の信号Ｑの系統のローパスフィルター（ＲＡ２とＣＡ２）とを互いに極性の異なる１対のＯＴＡ（１つは正極性、他方は負極性）を介して接続することで、中心周波数ω０だけ周波数特性をシフトさせて、バンドパスフィルター（１次複素ＢＰＦ）を得ることができる。ここで、ＯＴＡ１、ＯＴＡ２のトランスコンダクタンス値をｇｍとし、キャパシターＣＡ１、ＣＡ２の容量値をＣとすると、中心周波数ω０は、ω０＝ｇｍ／Ｃで与えられる。
【００５１】
例えば図３では、ＯＴＡ１は、正極性であって、非反転入力端子（＋）に入力される第１の出力信号ＯＩに基づいて第１の出力電流を出力し、第１の出力電流により第２のキャパシターＣＡ２が充電されることで、第２の出力信号ＯＱが出力される。そしてＯＴＡ２は、負極性であって、反転入力端子（−）に入力される第２の出力信号ＯＱに基づいて第２の出力電流を出力し、第２の出力電流により第１のキャパシターＣＡ１が充電されることで、第１の出力信号ＯＩが出力される。
【００５２】
ＯＴＡ１の非反転入力端子（＋）は第１の出力ノードＮＢ１に接続され、その反転入力端子（−）は共通電位ノードＶＣＯＭに接続され、その出力端子は第２の出力ノードＮＢ２に接続される。ＯＴＡ２の非反転入力端子（＋）は共通電位ノードＶＣＯＭに接続され、その反転入力端子（−）は第２の出力ノードＮＢ２に接続され、その出力端子は第１の出力ノードＮＢ１に接続される。ＯＴＡ１及びＯＴＡ２には、調整信号生成回路１２０からのトランスコンダクタンス調整信号ＡＧＭが入力され、トランスコンダクタンス調整信号ＡＧＭによりＯＴＡ１、ＯＴＡ２のトランスコンダクタンスが調整される。
【００５３】
共通電位ノードＶＣＯＭは、アナログ信号に対する共通電位（アナログ基準電位、アナロググランド）ノードであって、例えば第１の電源電位（低電位側電源電位）ＶＳＳと第２の電源電位（高電位側電源電位）ＶＤＤとの中間の電位のノードである。
【００５４】
調整信号生成回路１２０は、中心周波数シフト回路１１２及びトランスコンダクタンスの調整対象となる調整対象回路（例えば複素ＢＰＦ回路）２００に対して、トランスコンダクタンス調整信号ＡＧＭを出力する。ＡＧＭは中心周波数シフト回路１１２に含まれるＯＴＡ１、ＯＴＡ２のトランスコンダクタンス（ｇｍ）及び調整対象回路（複素ＢＰＦ回路）２００に含まれるＯＴＡのｇｍを調整する信号である。
【００５５】
調整信号生成回路１２０は、第２の信号Ｑと第１の出力信号ＯＩとに基づいて、或いは、第１の信号Ｉと第２の出力信号ＯＱとに基づいて、トランスコンダクタンス調整信号ＡＧＭを生成する。具体的には、第２の信号Ｑと第１の出力信号ＯＩとの位相差を検出し、或いは、第１の信号Ｉと第２の出力信号ＯＱとの位相差を検出し、この位相差に基づいてトランスコンダクタンス調整信号ＡＧＭを生成する。
【００５６】
レファレンス信号生成回路１８０は、第１の信号Ｉと、第１の信号Ｉと位相が９０度異なる第２の信号Ｑとを出力する。具体的には、レファレンス信号生成回路１８０は、クロック信号に基づいて、第１の電圧レベルＶＨと第２の電圧レベルＶＬとの間で電圧が変化する第１の信号Ｉ及び第２の信号Ｑを生成し、レプリカ回路に対して出力する。第１の電圧レベルＶＨと第２の電圧レベルＶＬの具体的な値としては、ＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖである場合には、例えばＶＨ＝１．５１Ｖ、ＶＬ＝１．４９Ｖである。また、第１、第２の信号Ｉ、Ｑの信号波形は、例えば矩形波信号であるが、他の信号波形であってもよい。また、後述するように、レファレンス信号生成回路１８０は、位相が互いに９０度異なる第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮを出力することもできる。レファレンス信号生成回路１８０の詳細については、後述する。
【００５７】
調整信号生成回路１２０は、ミキサーＭＸ、平滑回路ＬＰＦ１、ＬＰＦ２、積算回路１３５、補正電流生成回路１４０、基準バイアス電流生成回路１５０、電流加算回路１６０を含む。
【００５８】
ミキサーＭＸは、第１の信号Ｉと第２の出力信号ＯＱとが入力され、又は第２の信号Ｑと第１の出力信号ＯＩとが入力される。このミキサーＭＸは、第１の信号Ｉと第２の出力信号ＯＱとの位相差、或いは第２の信号Ｑと第１の出力信号ＯＩとの位相差を検出して、差動信号である第１、第２のミキサー出力信号ＶＭ１、ＶＭ２を出力する。
【００５９】
第１の平滑回路ＬＰＦ１は、ミキサーＭＸからの第１のミキサー出力信号ＶＭ１を平滑して、交流成分を除去して直流成分ＶＡ１を出力する。また、平滑回路ＬＰＦ２は、ミキサーＭＸからの第２のミキサー出力信号ＶＭ２を平滑して、交流成分を除去して直流成分ＶＡ２を出力する。この直流成分ＶＡ１とＶＡ２との電圧差ＶＡ１−ＶＡ２は、ミキサーＭＸに入力される２つの信号（例えばＱとＯＩ）の位相差に依存する。なお、２つの信号（例えばＱとＯＩ）の位相差と調整対象回路（複素ＢＰＦ回路）２００の特性との関係については、後述する。
【００６０】
ミキサーＭＸの出力信号ＶＭ１、ＶＭ２は、次式で与えられる。
【００６１】
ＶＭ１＝Ｖ０＋Ｖ（ｔ）／２        （１）
ＶＭ２＝Ｖ０−Ｖ（ｔ）／２        （２）
ここで、Ｖ０はオフセット電圧であり、ミキサーが理想的な特性であれば０となるが、実際の回路では製造ばらつきによりトランジスターなどの特性が設計値からずれるために、Ｖ０は０にはならない。このオフセット電圧Ｖ０は、製造ばらつきや電源電圧、温度の変動などに依存して変化する。しかし差動信号の差ＶＭ１−ＶＭ２を取ることによって、オフセット電圧Ｖ０を消去することができる。こうすることで、Ｖ０に含まれる製造ばらつきや電源電圧、温度の変動などの影響を差し引くことができるから、２つの信号（例えばＱとＯＩ）の位相差φを精度良く検出することができる。なお、以下の説明では式中のＶ０を省略する。
【００６２】
式（１）、（２）のＶ（ｔ）は、例えばＭＸに入力する第２の信号Ｑをｓｉｎ（ωｔ）とし、第１の出力信号ＯＩをｃｏｓ（ωｔ＋φ）とすると、次式で与えられる。
【００６３】
Ｖ（ｔ）＝ｋ・（ｓｉｎ（２ωｔ＋φ）−ｓｉｎφ）      （３）
ここで、ｋはミキサーの特性によって決まる定数であり、φは第１の出力信号ＯＩの第１の信号Ｉに対する位相差である。
【００６４】
平滑回路ＬＰＦ１、ＬＰＦ２により、ミキサー出力信号ＶＭ１、ＶＭ２の直流成分を取り出す。平滑回路ＬＰＦ１、ＬＰＦ２の出力信号ＶＡ１、ＶＡ２は、式（１）、（２）、（３）より次式で与えられる。
【００６５】
ＶＡ１＝−ｋ・ｓｉｎφ／２      （４）
ＶＡ２＝＋ｋ・ｓｉｎφ／２      （５）
図４に、第１の構成例の平滑回路ＬＰＦ１、ＬＰＦ２、積算回路１３５、補正電流生成回路１４０、電流加算回路１６０の詳細な構成例を示す。平滑回路ＬＰＦ１は、抵抗素子ＲＰ及びキャパシターＣＰを含み、ミキサー出力信号ＶＭ１を平滑して、直流成分を出力信号ＶＡ１として出力する。また、平滑回路ＬＰＦ２は、ＬＰＦ１と同様に抵抗素子及びキャパシターを含み、ミキサー出力信号ＶＭ２を平滑して、直流成分を出力信号ＶＡ２として出力する。
【００６６】
積算回路１３５は、演算増幅器ＯＰＡ、抵抗素子ＲＳ１、ＲＳ２、キャパシターＣＳ１、ＣＳ２を含み、平滑回路ＬＰＦ１、ＬＰＦ２の出力信号ＶＡ１、ＶＡ２を積算し、第１、第２の積算電圧ＶＳ１、ＶＳ２を出力する。演算増幅器ＯＰＡからキャパシターＣＳ１、ＣＳ２に流れる電流をそれぞれＩＤ１、ＩＤ２とし、キャパシターＣＳ１、ＣＳ２の容量をＣｓとすると、積算電圧ＶＳ１、ＶＳ２は次式で与えられる。
【００６７】
【数１】
2013219569.tif 000003
【００６８】
ここでφ＜０の場合には、式（４）、（５）からＶＡ１＞０、ＶＡ２＜０であるから、ＩＤ１＞０、ＩＤ２＜０となり、ＩＤ１はキャパシターＣＳ１を充電し、ＩＤ２はキャパシターＣＳ２を放電する。一方、φ＞０の場合には、ＶＡ１＜０、ＶＡ２＞０であるから、ＩＤ１＜０、ＩＤ２＞０となり、ＩＤ１はキャパシターＣＳ１を放電し、ＩＤ２はキャパシターＣＳ２を充電する。また、φ＝０の場合には、ＶＡ１＝０、ＶＡ２＝０であるから、ＩＤ１＝０、ＩＤ２＝０となり、キャパシターＣＳ１、ＣＳ２の電荷は変化しない。
【００６９】
式（６）、（７）から分かるように、ＩＤ１（ＩＤ２）が正である期間ではＶＳ１（ＶＳ２）は時間と共に増加し、ＩＤ１（ＩＤ２）が負である期間ではＶＳ１（ＶＳ２）は時間と共に減少する。そしてＩＤ１（ＩＤ２）が０である期間ではＶＳ１（ＶＳ２）は一定値に保持される。
【００７０】
補正電流生成回路１４０は、電圧制御電流源としてＯＴＡ６を含み、非反転入力端子（＋）に積算電圧ＶＳ１が入力され、反転入力端子（−）に積算電圧ＶＳ２が入力される。そして積算電圧の差ＶＳ１−ＶＳ２に比例する補正電流ＩＣＲを生成する。補正電流ＩＣＲは、複素ＢＰＦ回路（広義には調整対象回路）２００に含まれるＯＴＡのトランスコンダクタンス（ｇｍ）の設計値からのずれを補正する電流である。補正電流ＩＣＲは、ＯＴＡ６のトランスコンダクタンス値をｇｍ６とすると、次式で与えられる。
【００７１】
ＩＣＲ＝ｇｍ６・（ＶＳ１−ＶＳ２）          （８）
基準バイアス電流生成回路１５０は、基準バイアス電流ＩＲＥＦを生成する。基準バイアス電流ＩＲＥＦは、複素ＢＰＦ回路（広義には調整対象回路）２００に含まれるＯＴＡのトランスコンダクタンス（ｇｍ）の設計値を与えるテール電流を生成するための基準となる電流である。すなわち、素子特性、電源電圧、温度が設計値どおりである場合に、ＯＴＡのｇｍの設計値を与えるテール電流を生成するための基準となる電流である。なお、ＯＴＡのｇｍとテール電流との関係については後述する。
【００７２】
電流加算回路１６０は、補正電流ＩＣＲと基準バイアス電流ＩＲＥＦとを加算する。補正電流ＩＣＲと基準バイアス電流ＩＲＥＦとを加算した電流が、ＯＴＡの所望の（補正後の）ｇｍ値を与えるテール電流を生成するための基準となる電流である。
【００７３】
具体的には、電流加算回路１６０は、例えば図４に示すようにＮ型トランジスターＴＮ４を含む。ＴＮ４のドレイン電流ＩｄｓはＩｄｓ＝ＩＣＲ＋ＩＲＥＦとなるから、ＴＮ４のゲート・ソース間電圧をトランスコンダクタンス調整信号ＡＧＭとして出力する。なお、ＯＴＡの構成例とトランスコンダクタンス調整信号ＡＧＭによるｇｍの調整については、後述する。
【００７４】
図５に、レファレンス信号生成回路１８０の第１の構成例を示す。第１の構成例のレファレンス信号生成回路１８０は、信号生成回路１８２及び電圧レベル変換回路１８４を含む。なお、本実施形態のレファレンス信号生成回路は図５の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００７５】
信号生成回路１８２は、分周器ＤＩＶ及びシフトレジスターＳＦＴＲＧを含み、クロック信号ＣＬＫに基づいて、位相が異なる第１の矩形波信号Ｓ１〜第ｎ（ｎは２以上の整数）の矩形波信号Ｓｎを生成する。分周器ＤＩＶは、クロック信号ＣＬＫを１／４分周して分周された信号ＳＤを出力する。シフトレジスターＳＦＴＲＧは、分周器ＤＩＶにより分周された信号ＳＤをクロック信号ＣＬＫによりシフトすることで、第１の矩形波信号Ｓ１〜第ｎの矩形波信号Ｓｎを出力する。
【００７６】
具体的には、信号生成回路１８２は、例えば図５に示すように、シフトレジスターＳＦＴＲＧは矩形波信号Ｓ１〜Ｓ４を出力し、さらにインバーターを介して矩形波信号Ｓ１〜Ｓ４の反転信号ＸＳ１〜ＸＳ４を出力する。
【００７７】
電圧レベル変換回路１８４は、抵抗分割回路ＲＤＶ及びスイッチ回路ＳＷＡを含み、第１の矩形波信号Ｓ１〜第ｎの矩形波信号Ｓｎが入力され、電圧レベルの変換処理を行って、第１の信号Ｉ及び第２の信号Ｑを出力する。
【００７８】
抵抗分割回路ＲＤＶは、例えば抵抗素子ＲＤ１、ＲＤ２、ＲＤ３を含み、抵抗分割により第１の電圧レベルＶＨ及び第２の電圧レベルＶＬを生成する。
【００７９】
スイッチ回路ＳＷＡは、例えばスイッチ素子ＳＡ１〜ＳＡ４、ＳＢ１〜ＳＢ４を含む。ＳＡ１〜ＳＡ４、ＳＢ１〜ＳＢ４は、矩形波信号Ｓ１〜Ｓ４及び反転信号ＸＳ１〜ＸＳ４に基づいてオン・オフされ、第１の電圧レベルＶＨ及び第２の電圧レベルＶＬを交互に選択する。そしてＶＨ、ＶＬを交互に選択することで、ＶＨとＶＬとの間で電圧が変化する第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮを生成し、出力する。
【００８０】
例えば、矩形波信号Ｓ４がＨレベル（高電位レベル、ＶＤＤレベル）である期間には、スイッチ素子ＳＡ１がオン状態に設定され、スイッチ素子ＳＢ１がオフ状態に設定される。一方、矩形波信号Ｓ４がＬレベル（低電位レベル、ＶＳＳレベル）である期間には、スイッチ素子ＳＡ１がオフ状態に設定され、スイッチ素子ＳＢ１がオン状態に設定される。こうすることで、矩形波信号Ｓ４がＨレベルである期間には、第１の電圧レベルＶＨが第１の信号ＩＰとして出力され、矩形波信号Ｓ４がＬレベルである期間には、第２の電圧レベルＶＬが第１の信号ＩＰとして出力される。
【００８１】
第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮの振幅、即ちＶＨ−ＶＬは、クロック信号ＣＬＫの振幅（ＶＤＤ−ＶＳＳ）の１／２以下であり、望ましくは、１／４以下である。例えば、クロック信号ＣＬＫの振幅が３Ｖである場合に、第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮの振幅は２０ｍＶである。このように、第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮの振幅を十分小さくすることにより、ＯＴＡの直線性を確保すること、調整対象回路（複素ＢＰＦ回路）２００のＳＮ比を確保すること、２倍高調波が調整対象回路（複素ＢＰＦ回路）２００に与える影響を低減することなどができる。
【００８２】
抵抗分割回路ＲＤＶに含まれるＮ型トランジスターＴＮＤは、イネーブル信号ＥＮがＨレベルである場合にオン状態に設定され、抵抗分割回路ＲＤＶがＶＨ、ＶＬを生成する。こうすることで、トランスコンダクタンス調整回路１００が動作しない期間には、イネーブル信号ＥＮをＬレベルにして、消費電力を低減することができる。
【００８３】
図６に、レファレンス信号生成回路１８０における信号波形の一例を示す。図６には、クロック信号ＣＬＫ、矩形波信号Ｓ１〜Ｓ４、第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮの各信号波形を示す。
【００８４】
図６に示すように、レファレンス信号生成回路１８０によれば、第１の電圧レベルＶＨと第２の電圧レベルＶＬとの間で電圧が変化する第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮを生成し、出力することができる。ＩＰとＱＰとは位相が９０度異なり、ＩＮとＱＮとは位相が９０度異なる。また、ＩＰとＩＮとは位相が１８０度異なり、ＱＰとＱＮとは位相が１８０度異なる。
【００８５】
レファレンス信号生成回路１８０から出力される第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮは、例えば図６に示すような矩形波信号であるが、これらの信号が入力されるレプリカ回路１１０がバンドパスフィルター（ＢＰＦ）特性を有するため、正弦波に整形されて、ミキサーＭＸに出力される。
【００８６】
また、レファレンス信号生成回路１８０から出力される第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮは、基本波と奇数次高調波とを含み、従ってレプリカ回路１１０の出力信号には奇数次高調波が若干残る可能性がある。この場合には、最も低次の高調波（３次）成分がミキサーＭＸでミキシングされた結果、４倍及び２倍の周波数成分がミキサーＭＸから出力される。しかし、これらの周波数成分は、ミキサーＭＸの後段に設けられた平滑回路ＬＰＦ１、ＬＰＦ２により許容レベル以下に減衰される。
【００８７】
本実施形態のレファレンス信号生成回路１８０では、デジタル回路である分周器ＤＩＶ及びシフトレジスターＳＦＴＲＧを用いて、クロック信号ＣＬＫに基づくタイミング制御を行う。従って、アナログ回路のみで第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮを生成する場合と比較して、簡素な構成で且つ精度の高い位相差制御を行うことができる。
【００８８】
図７に、レファレンス信号生成回路１８０の第２の構成例を示す。第２の構成例のレファレンス信号生成回路１８０は、信号生成回路１８２及び電圧レベル変換回路１８４を含む。なお、本実施形態のレファレンス信号生成回路は図７の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００８９】
信号生成回路１８２は、分周器ＤＩＶ及びシフトレジスターＳＦＴＲＧを含み、クロック信号ＣＬＫに基づいて、位相が異なる第１の矩形波信号Ｓ１〜第ｎ（ｎは２以上の整数）の矩形波信号Ｓｎを生成する。分周器ＤＩＶは、クロック信号ＣＬＫを１／４分周して分周された信号ＳＤを出力する。シフトレジスターＳＦＴＲＧは、分周器ＤＩＶにより分周された信号ＳＤをクロック信号ＣＬＫによりシフトすることで、第１の矩形波信号Ｓ１〜第ｎの矩形波信号Ｓｎを出力する。例えば図５に示すように、シフトレジスターＳＦＴＲＧは矩形波信号Ｓ１〜Ｓ４を出力する。
【００９０】
図７に示す電圧レベル変換回路１８４は、アッテネーターＡＴＴ１〜ＡＴＴ４、キャパシターＣＣ１〜ＣＣ４及びレベルシフト回路ＬＳＦＴ１〜ＬＳＦＴ４を含む。アッテネーターＡＴＴ１〜ＡＴＴ４は、第１の矩形波信号Ｓ１〜第４の矩形波信号Ｓ４（広義には第ｎの矩形波信号Ｓｎ）を減衰させる。レベルシフト回路ＬＳＦＴ１〜ＬＳＦＴ４は、アッテネーターＡＴＴ１〜ＡＴＴ４により減衰された信号の電圧レベルをシフトして、第１の電圧レベルＶＨと第２の電圧レベルＶＬとの間で電圧が変化する第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮを生成し、出力する。キャパシターＣＣ１〜ＣＣ４は、直流成分を除去するために設けられる。
【００９１】
レベルシフト回路ＬＳＦＴ１は、抵抗素子ＲＥ１、ＲＥ２を含み、抵抗分割により例えば第１の電源電圧ＶＳＳと第２の電源電圧ＶＤＤとの中間の電圧を生成する。そしてアッテネーターＡＴＴ１からの減衰された信号が重畳されて、第１の電圧レベルＶＨと第２の電圧レベルＶＬとの間で電圧が変化する第１の信号ＩＰを生成し、出力することができる。同様にして、レベルシフト回路ＬＳＦＴ２〜ＬＳＦＴ４は、第１の電圧レベルＶＨと第２の電圧レベルＶＬとの間で電圧が変化する第２の信号〜第４の信号ＱＰ、ＩＮ、ＱＮを生成し、出力することができる。
【００９２】
アッテネーターＡＴＴ１〜ＡＴＴ４による減衰率は、第１〜第４の信号ＩＰ、ＱＰ、ＩＮ、ＱＮの振幅、即ちＶＨ−ＶＬが、クロック信号ＣＬＫの振幅（ＶＤＤ−ＶＳＳ）の１／２以下、望ましくは１／４以下になるように設定される。
【００９３】
図８に、本実施形態のトランスコンダクタンス調整回路１００の第２の構成例を示す。第２の構成例は、上述した第１の構成例と同様に、レプリカ回路１１０、調整信号生成回路１２０及びレファレンス信号生成回路１８０を含む。なお、本実施形態のトランスコンダクタンス調整回路は図８の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００９４】
レプリカ回路１１０及びレファレンス信号生成回路１８０については、上述した第１の構成例と同様であるから、ここでは詳細な説明を省略する。
【００９５】
調整信号生成回路１２０は、ミキサーＭＸ１、ＭＸ２、平滑回路ＬＰＦ、差分信号生成回路１３０、積算回路１３５、補正電流生成回路１４０、基準バイアス電流生成回路１５０、電流加算回路１６０を含む。
【００９６】
ミキサーＭＸ１は、第１の信号Ｉと第２の出力信号ＯＱとが入力され、又は第２の信号Ｑと第１の出力信号ＯＩとが入力される。このミキサーＭＸ１は、第１の信号Ｉと第２の出力信号ＯＱとの位相差、或いは第２の信号Ｑと第１の出力信号ＯＩとの位相差を検出する。
【００９７】
平滑回路ＬＰＦは、ミキサーＭＸ１からの出力信号を平滑して、交流成分を除去して直流成分を出力する。この直流成分の電圧は、ミキサーＭＸ１に入力される２つの信号（例えばＱとＯＩ）の位相差に依存する。調整信号生成回路１２０は、平滑回路ＬＰＦの出力に基づいて、トランスコンダクタンス調整信号ＡＧＭを生成する。なお、２つの信号（例えばＱとＯＩ）の位相差と調整対象回路（複素ＢＰＦ回路）２００の特性との関係については、後述する。
【００９８】
差分信号生成回路１３０は、平滑回路ＬＰＦの出力信号ＶＡと基準電圧信号ＶＲとの差分に基づいて差分信号電流ＩＤ（広義には差分信号）を生成する。調整信号生成回路１２０は、差分信号電流ＩＤに基づいて、トランスコンダクタンス調整信号ＡＧＭを生成する。
【００９９】
第２のミキサーＭＸ２は、一方の入力端子が第１の直流電圧レベルに設定され、他方の入力端子が第２の直流電圧レベルに設定され、基準電圧信号ＶＲを出力する。具体的には、例えば図８に示すように、一方の入力端子が第１の論理レベル（Ｌレベル、低電位レベル）ＶＬに設定され、他方の入力端子が共通電位ＶＣＯＭに設定される。共通電位ＶＣＯＭは、アナログ信号に対する共通電位（アナログ基準電位、アナロググランド）であって、例えば第１の電源電位（低電位側電源電位）ＶＳＳと第２の電源電位（高電位側電源電位）ＶＤＤとの中間の電位である。
【０１００】
ミキサーＭＸ１の出力信号をＶ１とし、ミキサーＭＸ２の出力信号をＶ２とすると、Ｖ１、Ｖ２は次式で与えられる。
【０１０１】
Ｖ１＝Ｖ０＋Ｖ（ｔ）        （９）
Ｖ２＝Ｖ０                  （１０）
ここで、Ｖ０は出力オフセット電圧であり、ミキサーが理想的な特性であれば０となるが、実際の回路では製造ばらつきによりトランジスターなどの特性が設計値からずれるために、Ｖ０は０にはならない。この出力オフセット電圧Ｖ０は、製造ばらつきや電源電圧、温度の変動などに依存して変化する。ＭＸ２が出力する基準電圧信号ＶＲは、ミキサーの入力信号をいずれも０としたときのミキサー出力信号であり、ミキサーの出力オフセット電圧Ｖ０を含む。
【０１０２】
２つのミキサーＭＸ１、ＭＸ２を構成するトランジスター及び抵抗素子等の構造やサイズを同一にし、チップ上に隣接して配置すれば、製造ばらつきや電源電圧、温度の変動などによるオフセット電圧Ｖ０の変化は、ＭＸ１とＭＸ２とで同じものになる。
【０１０３】
式（９）のＶ（ｔ）は、例えばＭＸ１に入力する第２の信号Ｑをｓｉｎ（ωｔ）とし、第１の出力信号ＯＩをｃｏｓ（ωｔ＋φ）とすると、次式で与えられる。
【０１０４】
Ｖ（ｔ）＝ｋ・（ｓｉｎ（２ωｔ＋φ）−ｓｉｎφ）      （１１）
ここで、ｋはミキサーの特性によって決まる定数であり、φは第１の出力信号ＯＩの第１の信号Ｉに対する位相差である。
【０１０５】
平滑回路ＬＰＦにより、ＭＸ１の出力信号Ｖ１の直流成分を取り出すと、平滑回路ＬＰＦの出力信号ＶＡは、式（９）、（１１）より次式で与えられる。
【０１０６】
ＶＡ＝Ｖ０−ｋ・ｓｉｎφ      （１２）
差分信号生成回路１３０により、ＶＡとＶＲ（＝Ｖ０）との差ＶＡ−ＶＲをとることで、Ｖ０に含まれる製造ばらつきや電源電圧、温度の変動などの影響を差し引くことができるから、２つの信号（例えばＱとＯＩ）の位相差φを精度良く検出することができる。
【０１０７】
図９に、第２の構成例の平滑回路ＬＰＦ、差分信号生成回路１３０、積算回路１３５、補正電流生成回路１４０、電流加算回路１６０の詳細な構成例を示す。平滑回路ＬＰＦは、抵抗素子ＲＰ及びキャパシターＣＰを含み、ミキサーＭＸ１からの出力信号を平滑して、直流成分を出力信号ＶＡとして出力する。
【０１０８】
差分信号生成回路１３０は、電圧制御電流源としてＯＴＡ５を含み、非反転入力端子（＋）に平滑回路ＬＰＦの出力信号ＶＡが入力され、反転入力端子（−）に基準電圧信号ＶＲが入力される。そして差分ＶＡ―ＶＲに比例する電流を差分信号電流ＩＤとして出力する。例えば、ＶＡが式（４）で与えられる場合には、ＩＤは次式で与えられる。
【０１０９】
ＩＤ＝−ｇｍ５・ｋ・ｓｉｎφ      （１３）
ここでｇｍ５はＯＴＡ５のトランスコンダクタンス値である。
【０１１０】
ＩＤ＞０の場合には、ＩＤはＯＴＡ５から積算回路１３５に向かって流れ、ＩＤ＜０の場合には、ＩＤは積算回路１３５からＯＴＡ５に流れ込む。即ち、式（１３）よりφ＜０の場合には、ＩＤ＞０となり、ＩＤは積算回路１３５のキャパシターＣＳを充電する。一方、φ＞０の場合には、ＩＤ＜０となり、ＩＤは積算回路１３５のキャパシターＣＳを放電する。
【０１１１】
積算回路１３５は、キャパシターＣＳを含み、差分信号電流ＩＤを積算し、積算電圧ＶＳを出力する。積算電圧ＶＳは次式で与えられる。
【０１１２】
【数２】
2013219569.tif 000004
【０１１３】
ここでＣｓはキャパシターＣＳの容量である。式（１４）から分かるように、ＩＤが正である期間ではＶＳは時間と共に増加し、ＩＤが負である期間ではＶＳは時間と共に減少する。そしてＩＤが０である期間ではＶＳは一定値に保持される。
【０１１４】
補正電流生成回路１４０は、電圧制御電流源としてＯＴＡ６を含み、非反転入力端子（＋）に積算電圧ＶＳが入力され、反転入力端子（−）は共通電位ＶＣＯＭに設定される。そして積算回路１３５からの積算電圧ＶＳに比例する補正電流ＩＣＲを生成する。補正電流ＩＣＲは、複素ＢＰＦ回路（広義には調整対象回路）２００に含まれるＯＴＡのトランスコンダクタンス（ｇｍ）の設計値からのずれを補正する電流である。補正電流ＩＣＲは、ＯＴＡ６のトランスコンダクタンス値をｇｍ６とすると、次式で与えられる。
【０１１５】
ＩＣＲ＝ｇｍ６・ＶＳ          （１５）
基準バイアス電流生成回路１５０は、基準バイアス電流ＩＲＥＦを生成する。基準バイアス電流ＩＲＥＦは、複素ＢＰＦ回路（広義には調整対象回路）２００に含まれるＯＴＡのトランスコンダクタンス（ｇｍ）の設計値を与えるテール電流を生成するための基準となる電流である。すなわち、素子特性、電源電圧、温度が設計値どおりである場合に、ＯＴＡのｇｍの設計値を与えるテール電流を生成するための基準となる電流である。なお、ＯＴＡのｇｍとテール電流との関係については後述する。
【０１１６】
電流加算回路１６０は、補正電流ＩＣＲと基準バイアス電流ＩＲＥＦとを加算する。補正電流ＩＣＲと基準バイアス電流ＩＲＥＦとを加算した電流が、ＯＴＡの所望の（補正後の）ｇｍ値を与えるテール電流を生成するための基準となる電流である。
【０１１７】
具体的には、電流加算回路１６０は、例えば図９に示すようにＮ型トランジスターＴＮ４を含む。ＴＮ４のドレイン電流ＩｄｓはＩｄｓ＝ＩＣＲ＋ＩＲＥＦとなるから、ＴＮ４のゲート・ソース間電圧をトランスコンダクタンス調整信号ＡＧＭとして出力する。なお、ＯＴＡの構成例とトランスコンダクタンス調整信号ＡＧＭによるｇｍの調整については、後述する。
【０１１８】
図１０に複素ＢＰＦ回路（広義には調整対象回路）２００の構成例を示す。図３に示す複素ＢＰＦ回路２００は、抵抗素子Ｒ１ａ〜Ｒ１ｄ、Ｒ２ａ〜Ｒ２ｄ、キャパシターＣ１ａ、Ｃ１ｂ、Ｃ３ａ、Ｃ３ｂ、中心周波数シフト回路ＦＲＱＳ１〜ＦＲＱＳ４及びインダクター相当回路Ｘ１〜Ｘ４を含む。なお、本実施形態の複素ＢＰＦ回路は図１０の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。例えば、複素ＢＰＦ回路２００の次数は４次に限定されるものではなく、他の次数であってもよい。
【０１１９】
中心周波数シフト回路ＦＲＱＳ１〜ＦＲＱＳ４は、２つの演算トランスコンダクタンス増幅器（ＯＴＡ）で構成される。上述したように、第１の信号Ｉの系統のローパスフィルターと第２の信号Ｑの系統のローパスフィルターとを、互いに極性の異なる１対のＯＴＡを介して接続することで、中心周波数ω０だけ周波数特性をシフトさせることができる。即ち、ローパスフィルターからバンドパスフィルター（４次複素ＢＰＦ）を得ることができる。
【０１２０】
インダクター相当回路Ｘ１〜Ｘ４は、４つの演算トランスコンダクタンス増幅器（ＯＴＡ）と１つのキャパシターで構成され、インダクターＬ２a、Ｌ４ａ、Ｌ２ｂ、Ｌ４ｂとして動作する。インダクター相当回路Ｘ１〜Ｘ４に含まれるキャパシターＣ２ａ、Ｃ４ａＣ２ｂ、Ｃ４ｂの容量値をＣｘとし、各ＯＴＡのトランスコンダクタンス値をｇｍとすると、各インダクターＬ２a、Ｌ４ａ、Ｌ２ｂ、Ｌ４ｂのインダクタンス値Ｌは、Ｌ＝Ｃｘ／ｇｍ２で与えられる。
【０１２１】
４つの入力信号ＩＰ、ＩＮ、ＱＰ、ＱＮは互いに位相が異なる信号である。ＩＰとＩＮとは位相が１８０度異なり、またＱＰとＱＮとは位相が１８０度異なる。すなわちＩＰとＩＮ及びＱＰとＱＮはそれぞれ１対の差動信号を構成する。またＩＰとＱＰとは位相が９０度異なり、ＩＮとＱＮとは位相が９０度異なる。
【０１２２】
中心周波数シフト回路ＦＲＱＳ１〜ＦＲＱＳ４及びインダクター相当回路Ｘ１〜Ｘ４に含まれるＯＴＡは、上述したトランスコンダクタンス調整回路１００からのトランスコンダクタンス調整信号ＡＧＭに基づいて、トランスコンダクタンス値（ｇｍ値）が調整される。
【０１２３】
複素ＢＰＦ回路２００は、バンドパスフィルターとして動作し、その中心周波数をｆ０とすると、ω０（＝２×π×ｆ０）と各ＯＴＡのｇｍ値は次のように設定される。
【０１２４】
ｇｍ１＝ω０×ＣＣ１ａ          （１６）
ｇｍ２＝ω０×ＣＣ２ａ          （１７）
ｇｍ３＝ω０×ＣＣ３ａ          （１８）
ｇｍ４＝ω０×ＣＣ４ａ          （１９）
ここでｇｍ１〜ｇｍ４は中心周波数シフト回路ＦＲＱＳ１〜ＦＲＱＳ４に含まれるＯＴＡのトランスコンダクタンス値であり、ＣＣ１ａ、ＣＣ２ａ、ＣＣ３ａ、ＣＣ４ａはキャパシターＣ１ａ、Ｃ２ａ、Ｃ３ａ、Ｃ４ａの容量値（キャパシタンス値）である。回路設計時には、ω０が所望の周波数になるように、各ＯＴＡのトランスコンダクタンス値ｇｍ１〜ｇｍ４及び各キャパシターの容量値ＣＣ１ａ、ＣＣ２ａ、ＣＣ３ａ、ＣＣ４ａが設定される。
【０１２５】
実際の回路では、製造ばらつきや電源電圧、温度の変動などによってｇｍ又はＣが変動し、そのために中心周波数ω０及びＢＰＦの遮断周波数が設計値からずれてしまう。本実施形態のトランスコンダクタンス調整回路１００は、1次複素ＢＰＦの中心周波数のずれを検出して、このずれを補正するようにＯＴＡのトランスコンダクタンス値ｇｍを調整する回路である。ＯＴＡにおいてｇｍが所望値、即ち設計前提値からずれる原因は、ＭＯＳトランジスターのβ又はテール電流ＩＳＳがプロセス、電源電圧、周囲温度の変動によって設計前提値からずれることにある。ここで、βはＭＯＳトランジスターの特性を表すパラメーターの１つであり、チャネル幅をＷ、チャネル長をＬ、移動度をμ、ゲート酸化膜の単位面積当たりの容量をＣｏｘとすると、次式で与えられる。
【０１２６】
β＝（Ｗ／Ｌ）・μ・Ｃｏｘ          （２０）
従って、図１０における全てのＯＴＡのｇｍに何がしかのズレが生じているとすれば、同一集積回路内の近傍に形成された図1又は図７のＯＴＡ１、ＯＴＡ２のｇｍにも同じ原因によって同じ比率でズレが生じているはずである。
【０１２７】
このように、製造ばらつきや電源電圧、温度の変動などによってトランスコンダクタンス値ｇｍ又は容量値Ｃが変動した場合には、トランスコンダクタンス調整回路１００と複素ＢＰＦ回路２００とは、同じように中心周波数が変動する。なお、トランスコンダクタンス調整回路１００の中心周波数と複素ＢＰＦ回路２００の中心周波数とは同一でなくてもよい。
【０１２８】
なお、トランスコンダクタンス調整回路１００のレプリカ回路１１０は、１次複素ＢＰＦに限定されず、２次以上の複素ＢＰＦであってもよい。また、図１０の複素ＢＰＦ回路２００のように、全差動回路で構成してもよい。
【０１２９】
図１１に、トランスコンダクタンス調整回路１００のレプリカ回路１１０（１次複素ＢＰＦ）を全差動回路で構成した構成例を示す。中心周波数シフト回路１１２は、１対の全差動型のＯＴＡで構成される。第１の信号ＩＰ、ＩＮの系統のローパスフィルターと第２の信号ＱＰ、ＱＮの系統のローパスフィルターとを互いに極性の異なる１対のＯＴＡ（１つは正極性、他方は負極性）を介して接続することで、中心周波数ω０だけ周波数特性をシフトさせて、バンドパスフィルターを得ることができる。
【０１３０】
図１２（Ａ）、図１２（Ｂ）は、本実施形態のトランスコンダクタンス調整回路１００による中心周波数のずれの検出を説明する図である。図１２（Ａ）に、トランスコンダクタンス調整回路１００（図１、図７）のレプリカ回路１１０における第１の出力信号ＯＩの第１、第２の信号Ｉ、Ｑに対する位相差と中心周波数との関係を示す。また、図１２（Ｂ）に、複素ＢＰＦ回路２００（例えば４次複素ＢＰＦ）の周波数特性を示す。バンドパスフィルターの中心周波数の設計値（所望値）をω０とする。
【０１３１】
トランスコンダクタンス調整回路１００に含まれるレプリカ回路１１０（１次複素ＢＰＦ）は、図１２（Ａ）に示すように第１の出力信号ＯＩと第１の信号Ｉとの位相差は−９０度から９０度の範囲で変化する。図示していないが、例えば複素ＢＰＦ回路２００が４次複素ＢＰＦである場合には、正の周波数領域では位相差は−３６０度から３６０度の範囲で変化する。
【０１３２】
中心周波数が設計値ω０に一致している場合には、図１２（Ａ）のＡ１に示すように、周波数ω０で第１の出力信号ＯＩと第１の信号Ｉとの位相差φは０度になる。また、第２の信号Ｑの位相は、正の周波数領域では第１の信号Ｉより９０度遅れているから、周波数ω０でＯＩとＱとの位相差は９０度になる。この場合の複素ＢＰＦ回路２００の利得の周波数特性は、図１２（Ｂ）のＢ１に示す特性になる。
【０１３３】
製造ばらつき等により中心周波数がω１（ω１＞ω０）に変化した場合には、例えば図１２（Ａ）のＡ２に示すように、周波数ω０でＯＩとＩとの位相差φは０度より大きくなり、またＯＩとＱとの位相差は９０度より大きくなる。この場合の複素ＢＰＦ回路２００の利得の周波数特性は、例えば図１２（Ｂ）のＢ２に示す特性になる。
【０１３４】
また、製造ばらつき等により中心周波数がω２（ω２＜ω０）に変化した場合には、図１２（Ａ）のＡ３に示すように、周波数ω０でＯＩとＩとの位相差φは０度より小さくなり、またＯＩとＱとの位相差は９０度より小さくなる。この場合の複素ＢＰＦ回路２００の周波数特性は、図１２（Ｂ）のＢ３に示す特性になる。
【０１３５】
従って、トランスコンダクタンス調整回路１００のレプリカ回路１１０に周波数ω０の第１、第２の信号Ｉ、Ｑを入力し、平滑回路ＬＰＦ１、ＬＰＦ２の出力信号ＶＡ１、ＶＡ２或いは差分信号生成回路１３０の差分信号電流ＩＤに基づいて、複素ＢＰＦ回路２００の中心周波数が設計値ω０に一致しているか否か、並びに、複素ＢＰＦ回路２００の２つの遮断周波数ωＨとωＬが設計値に一致しているか否か、を推定することができる。
【０１３６】
複素ＢＰＦ回路２００とトランスコンダクタンス調整回路１００は、同一ＩＣチップ内に形成されている。このため、複素ＢＰＦ回路２００の中心周波数及び２つの遮断周波数ωＨとωＬの変動原因（プロセス変動、電源電圧変動、周囲温度変動）はトランスコンダクタンス調整回路に含まれるレプリカ回路１１０の中心周波数変動原因（プロセス変動、電源電圧変動、周囲温度変動）に一致する。
【０１３７】
この事実に基づいて、本実施形態のトランスコンダクタンス調整回路１００では、調整対象回路（複素ＢＰＦ回路）２００における中心周波数変動・遮断周波数変動を検出する代わりに、トランスコンダクタンス調整回路１００に含まれるレプリカ回路（１次複素ＢＰＦ）１１０の中心周波数変動を検出し、この検出結果に基づいて、レプリカ回路１１０及び調整対象回路２００に含まれる全てのＯＴＡのｇｍ値を設計値に近づけるように調整する。
【０１３８】
具体的には、平滑回路の出力信号の差分ＶＡ１−ＶＡ２（図４）又は差分信号電流ＩＤ（図９）が０であれば、中心周波数及び２つの遮断周波数ωＨとωＬは設計値に一致していると判定する。ＶＡ１−ＶＡ２又はＩＤが負（即ちφ＞０）であれば、中心周波数はω０より高い方にずれており、ＶＡ１−ＶＡ２又はＩＤが正（即ちφ＜０）であれば、中心周波数はω０より低い方にずれていると判定する。
【０１３９】
なお、図示していないが、第２の出力信号ＯＱの第２の信号Ｑに対する位相差も、図１２（Ａ）のＯＩのＩに対する位相差と同様になる。従って、ＯＱとＩの位相差が中心周波数ω０で９０度になるから、ＯＱとＩの位相差を比較してもよい。すなわち、ミキサーＭＸ（又はＭＸ１）の入力として、ＯＱとＩを用いてもよい。
【０１４０】
式（８）又は式（１５）に示すように、積算電圧の差分ＶＳ１−ＶＳ２又は積算電圧ＶＳが負の場合には、補正電流ＩＣＲが負になるから、トランスコンダクタンス（ｇｍ）を減少させる調整を行う。ｇｍが減少することで、中心周波数（＝ｇｍ／Ｃ）は低くなり、設計値ω０に近づく。一方、積算電圧の差分ＶＳ１−ＶＳ２又は積算電圧ＶＳが正の場合には、補正電流ＩＣＲが正になるから、トランスコンダクタンスを増加させる調整を行う。ｇｍが増加することで、中心周波数は高くなり、設計値ω０に近づく。そして中心周波数が設計値ω０に一致した場合には、平滑回路の出力信号の差分ＶＡ１−ＶＡ２又は差分信号電流ＩＤは０になり、それ以降積算電圧の差分ＶＳ１−ＶＳ２又は積算電圧ＶＳは一定の電圧に保持されるから、ｇｍも一定値に保持される。
【０１４１】
なお、トランスコンダクタンス調整信号ＡＧＭにより、ＯＴＡのｇｍがどのようにして調整されるかについては、後述する。
【０１４２】
上述したように、トランスコンダクタンスの調整は、レプリカ回路１１０に含まれるＯＴＡだけではなく、調整対象回路２００に含まれるＯＴＡに対しても同じように行われるから、調整対象回路２００の中心周波数並びに２つの遮断周波数ωＨとωＬも設計値に補正される。上述したようにω０＝ｇｍ／Ｃの関係があるから、ｇｍを調整することで、キャパシターの容量値Ｃの変動も含めて中心周波数を補正することができる。例えば容量値Ｃが設計値のｋ倍に変化した場合に、ｇｍ値も設計値のｋ倍に調整することで、中心周波数を設計値に補正することができる。
【０１４３】
また、インダクター相当回路Ｘ１〜Ｘ４（図１０）のインダクタンスと隣接するキャパシターＣ１ａ、Ｃ３ａ、Ｃ１ｂ、Ｃ３ｂの容量値との積を所定の設計値に保持すれば、調整対象回路（複素ＢＰＦ回路）２００の特性は保持される。例えば、Ｘ１（Ｌ２ａ）のインダクタンス値をＬＬ２ａ、隣接するキャパシターＣ１ａ、Ｃ３ａの容量値をＣＣ１ａ、ＣＣ３ａとした場合に、インダクタンス値と容量値との積ＬＬ２ａ×ＣＣ１ａ、ＬＬ２ａ×ＣＣ３ａを所定の設計値に保持すれば、複素ＢＰＦ回路２００の特性は保持される。ここで、上述したように、ＬＬ２ａ＝ＣＣ２ａ／ｇｍ２の関係があるから、
ＬＬ２ａ×ＣＣ１ａ＝ＣＣ２ａ×ＣＣ１ａ／ｇｍ２          （２１）
ＬＬ２ａ×ＣＣ３ａ＝ＣＣ２ａ×ＣＣ３ａ／ｇｍ２          （２２）
となる。上式から分かるように、容量値が設計値のｋ倍に変化した場合でも、ｇｍ値を設計値のｋ倍に調整することで、インダクタンス値と容量値との積を一定値に保持することができる。
【０１４４】
このように本実施形態のトランスコンダクタンス調整回路１００によれば、複素ＢＰＦ回路（広義には調整対象回路）２００の中心周波数の設計値からのずれを直接検出する代わりに、１次複素ＢＰＦ（広義にはレプリカ回路）１１０の位相誤差を検出し、その検出結果に基づいてＯＴＡのトランスコンダクタンスを調整することで、中心周波数及び伝送特性（遮断周波数など）の設計値からのずれを補正することができる。その結果、本実施形態のトランスコンダクタンス調整回路を無線機器等に用いた場合には、製造ばらつきや電源電圧、温度の変動などによる中心周波数及び伝送特性の設計値からのずれを、例えば無線通信の開始前に、或いは無線通信中に補正することができるから、より安定で確実な無線通信を実現することなどが可能になる。
【０１４５】
図１３に、演算トランスコンダクタンス増幅器（ＯＴＡ）の第１の構成例を示す。なお、本実施形態のＯＴＡは図１３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１４６】
図１３に示すＯＴＡの第１の構成例は、Ｎ型トランジスターＴＮ１、ＴＮ２、ＴＮ３及びＰ型トランジスターＴＰ１、ＴＰ２を含む。ＴＮ１のゲートは非反転入力端子ＶＩＮ＋に接続され、ＴＮ２のゲートは反転入力端子ＶＩＮ−に接続される。ＴＰ１、ＴＰ２はカレントミラー回路を構成する。ＴＮ１のドレイン、ＴＰ１のドレインとゲート、ＴＰ２のゲートは共通接続される。また、ＴＮ２のドレインとＴＰ２のドレインは共通接続され、さらに電流出力端子ＩＯＵＴに接続される。ＴＮ３は、テール電流ＩＳＳの電流源として動作し、ゲートに入力されるトランスコンダクタンス調整信号ＡＧＭによりゲートバイアス電圧が調整されることで、テール電流ＩＳＳの電流値が調整される。
【０１４７】
ＴＮ３と電流加算回路１６０（図４、図９）のＴＮ４とはカレントミラー回路を構成するから、ＴＮ３のドレイン電流（テール電流ＩＳＳ）の電流値は、ＴＮ４のドレイン電流（ＩＣＲ＋ＩＲＥＦ）の電流値に比例する。この比例定数は、ＴＮ３とＴＮ４のサイズにより決まる。例えばＴＮ３とＴＮ４とのチャネル長が同一である場合には、チャネル幅の比になる。このようにして、ＯＴＡのテール電流ＩＳＳの電流値はＩＣＲ＋ＩＲＥＦに比例するように設定される。
【０１４８】
ＯＴＡのトランスコンダクタンスｇｍは、テール電流ＩＳＳを用いて次式で表される。
【０１４９】
【数３】
2013219569.tif 000005
【０１５０】
ここでβは式（２０）で与えられるＴＮ１、ＴＮ２の特性パラメーターである。この式（２３）は、例えば公知文献である谷口研二著「ＣＭＯＳアナログ回路入門」第４版（２００６年８月１日、ＣＱ出版）Ｐ１０１〜Ｐ１０３に導出が与えられている。
【０１５１】
式（２３）から分かるように、テール電流ＩＳＳを調整することで、ＯＴＡのｇｍを調整することができる。上述したように、電流加算回路１６０に含まれるＴＮ４（図４、図９）とテール電流源のＴＮ３とはカレントミラー回路を構成するから、ＴＮ４のドレイン電流Ｉｄｓ＝ＩＣＲ＋ＩＲＥＦに比例するテール電流ＩＳＳを得ることができる。
【０１５２】
図１４に、演算トランスコンダクタンス増幅器（ＯＴＡ）の第２の構成例を示す。なお、本実施形態のＯＴＡは図１４の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１５３】
図１４に示すＯＴＡの第２の構成例では、Ｎ型トランジスターＮＭ３、ＮＭ４は、ＯＴＡの入力差動対を構成し、各ゲートが入力端子ＩＮＮ、ＩＮＰにそれぞれ接続される。Ｐ型トランジスターＰＭ５、ＰＭ６は、負荷電流源を構成し、各ドレインが出力端子ＯＵＴＰ、ＯＵＴＮにそれぞれ接続される。Ｎ型トランジスターＮＭ１、ＮＭ２は、各ゲートにバイアス電圧ＶＢＮが印加され、入力差動対ＮＭ３、ＮＭ４に対してそれぞれカスコード接続される。これらＮＭ１、ＮＭ２は、ＯＴＡの出力インピーダンスを高くして、負荷の変動の影響を低減する働きをする。Ｎ型トランジスターＮＭ５、ＮＭ６は、テール電流の電流源を構成し、各ゲートに入力されるトランスコンダクタンス調整信号ＡＧＭによりＯＴＡのテール電流が調整される。
【０１５４】
Ｐ型トランジスターＰＭ３、ＰＭ４、ＰＭ８は、コモンフィードバック用トランジスターであり、ＯＴＡの動作点の直流電位を安定させる働きをする。また、Ｐ型トランジスターＰＭ９及びＮ型トランジスターＮＭ７、ＮＭ８、ＮＭ９は、バイアス電圧生成回路を構成し、負荷電流源ＰＭ５、ＰＭ６のゲートバイアス電圧を生成する。
【０１５５】
図１５に、ミキサーＭＸ、ＭＸ１、ＭＸ２の構成例を示す。なお、本実施形態のミキサーＭＸ、ＭＸ１、ＭＸ２は図１５の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１５６】
図１５に示すミキサーの構成例は、Ｎ型トランジスターＴＢ１〜ＴＢ６、抵抗素子ＲＢ１、ＲＢ２及び電流源ＩＳを含む。ＴＢ１、ＴＢ２の各ゲートには入力信号ＶＩＮ１が入力され、ＴＢ３〜ＴＢ６の各ゲートには、入力信号ＶＩＮ２が入力される。ＴＢ３、ＴＢ６の各ドレインの共通接続ノードと、ＴＢ４、ＴＢ５の各ドレインの共通接続ノードから出力信号ＶＯＵＴが出力される。
【０１５７】
図１６（Ａ）、図１６（Ｂ）は、図１５に示したミキサーの動作を説明する信号波形である。図１６（Ａ）は、２つの入力信号ＶＩＮ１、ＶＩＮ２が同位相である場合の信号波形である。この場合には、出力信号ＶＯＵＴは共通電位ＶＣＯＭに対して正側（＋側）の波形になる。一方、ＶＩＮ１とＶＩＮとが９０度の位相差をもっている場合には、図１６（Ｂ）に示すように、出力信号ＶＯＵＴは共通電位ＶＣＯＭに対して正側（＋側）の部分と負側（−側）の部分をもつ波形になる。
【０１５８】
例えば、入力信号ＶＩＮ１を第２の信号Ｑ（ｓｉｎ（ωｔ））とし、入力信号ＶＩＮ２を第１の出力信号ＯＩ（ｃｏｓ（ωｔ＋φ））とした場合には、出力信号ＶＯＵＴはｋ×（ｓｉｎ（２ωｔ＋φ）−ｓｉｎφ）となる。この出力信号ＶＯＵＴを平滑回路ＬＰＦで平滑して、上式の第２項の直流成分（−ｋ・ｓｉｎφ）を取り出すことができる。平滑回路ＬＰＦの遮断周波数は、０と２ωとの間に設定する必要があり、平滑回路を構成するキャパシターと抵抗素子の占有面積の許す範囲で、０に近いことが望ましい。
【０１５９】
このように、ミキサーの出力信号の直流成分を取り出すことで、ミキサーに入力される２つの信号の位相差に応じた直流信号を生成することができる。この直流信号は、位相差が９０度の場合には、０Ｖになり、それ以外の場合には正又は負になる。
【０１６０】
図１７に、本実施形態のトランスコンダクタンス調整回路１００の第３の構成例を示す。第３の構成例の調整信号生成回路１２０は、上述した第１の構成例（図３）において、第１、第２のスイッチ素子ＳＷ１、ＳＷ２及び抵抗値調整回路１９０をさらに含む。
【０１６１】
レファレンス信号生成回路１８０は、第１、第２の信号Ｉ、Ｑ及びＩ又はＱと位相が異なる第３の信号Ｐを出力する。具体的には、例えば第３の信号Ｐは、Ｉに対して位相が４５度進む、又は４５度遅れる信号である。
【０１６２】
調整信号生成回路１２０は、第３の信号Ｐと第１の出力信号ＯＩとに基づいて、又は第３の信号Ｐと第２の出力信号ＯＱとに基づいて、第１の抵抗素子ＲＡ１、第２の抵抗素子ＲＡ２及び調整対象回路（複素ＢＰＦ回路）２００に対して抵抗値を調整する信号ＡＲＳを出力する。具体的には、例えば図１０に示す複素ＢＰＦ回路２００に含まれる抵抗素子Ｒ１ａ〜Ｒ１ｄ、Ｒ２ａ〜Ｒ２ｄの各抵抗値が、抵抗値を調整する信号（抵抗値調整信号）ＡＲＳにより調整される。
【０１６３】
第１のスイッチ素子ＳＷ１は、ミキサーＭＸの一方の入力信号を切り換える。また、第２のスイッチ素子ＳＷ２は、平滑回路ＬＰＦ１、ＬＰＦ２の出力先を切り換える。具体的には、上述した中心周波数を補正する動作モードでは、ＳＷ１によりミキサーＭＸの一方の入力信号として第２の信号Ｑが選択され、ＳＷ２により平滑回路ＬＰＦ１、ＬＰＦ２の出力信号ＶＡ１、ＶＡ２の出力先として積算回路１３５が選択される。また、以下で説明する帯域幅を補正するモードでは、ＳＷ１によりミキサーＭＸの一方の入力信号として第３の信号Ｐが選択され、ＳＷ２により平滑回路ＬＰＦ１、ＬＰＦ２の出力信号ＶＡ１、ＶＡ２の出力先として抵抗値調整回路１９０が選択される。
【０１６４】
抵抗値調整回路１９０は、出力信号ＶＡ１、ＶＡ２に基づいて、第１、第２の抵抗素子ＲＡ１、ＲＡ２及び調整対象回路（複素ＢＰＦ回路）２００に対して抵抗値調整信号ＡＲＳを出力する。
【０１６５】
第３の構成例のトランスコンダクタンス調整回路１００によれば、例えば第３の信号Ｐと第１の出力信号ＯＩとに基づいて、各抵抗素子ＲＡ１及びＲＡ２の抵抗値を調整することで、トランスコンダクタンス調整回路１００のレプリカ回路１１０（１次複素ＢＰＦ回路）の帯域幅、即ち２つ（高周波側及び低周波側）の遮断周波数ωＨ、ωＬを設計値（所望値）に補正することができる。ここで、１次複素ＢＰＦ回路の帯域幅の変動原因は受動素子として構成された抵抗ＲＡ１、ＲＡ２のプロセス、電源電圧及び温度による変動である。
【０１６６】
図１０に示す複素ＢＰＦ回路２００は受動抵抗Ｒ１ａ〜Ｒ１ｄ、Ｒ２ａ〜Ｒ２ｄを備える。これら受動抵抗は図１７における１次複素ＢＰＦ回路の受動抵抗ＲＡ１、ＲＡ２と同一構造、同一材料から成る。同一構造、同一材料にて形成されたこれらの受動抵抗は１次複素ＢＰＦ回路と同一の変動原因（プロセス変動、電源電圧変動、温度変動）によって同一の特性変動を呈する。従って、１次複素ＢＰＦ回路１１０の帯域幅変動を検出し、１次複素ＢＰＦ回路１１０及び複素ＢＰＦ回路２００に含まれる受動抵抗値を調整することによって複素ＢＰＦ回路２００の特性を設計値に近づけるように補正することが可能となる。
【０１６７】
図１８（Ａ）、図１８（Ｂ）は、第３の構成例による複素ＢＰＦ回路の帯域幅の補正を説明する図である。例えば、図１８（Ａ）のＤ１に示す周波数特性が所望の周波数特性であるとする。中心周波数ω０におけるゲイン（最大ゲイン）から３ｄＢ減衰する周波数（遮断周波数）をω１、ω２とすると、ω１−ω２＝２×Δωが帯域幅を与える。
【０１６８】
この帯域幅は、１次複素ＢＰＦ回路の各抵抗素子の抵抗値に依存して決まり次式で表わされる。
【０１６９】
ω１−ω２＝２／（ＣＡ１×ＲＡ１）        （２４）
従って、設計時に所望の帯域幅になるように各抵抗素子の抵抗値を設定したとしても、製造ばらつき、電源電圧変動、或いは周囲温度によって抵抗値が変動すれば、帯域幅も変動する。例えば、ＲＡ１が設計値より小さくなる方向に変動すれば、図１８（Ａ）のＤ２、Ｄ３に示すように、帯域幅が広がってしまう。
【０１７０】
図１８（Ｂ）に示すように、第１の出力信号ＯＩの第１の信号Ｉに対する位相差は、遮断周波数ω１において−４５度になり、遮断周波数ω２において４５度になる。例えば第３の信号ＰとしてＩに対して位相が４５度進んだ信号を入力すると、ＯＩのＰに対する位相変化は、ω１において−９０度になる。また図示していないが、例えば第３の信号ＰとしてＩに対して位相が４５度遅れた信号を入力すると、ＯＩのＰに対する位相変化は、ω２において９０度になる。
【０１７１】
このように、第３の信号ＰとしてＩに対して位相が４５度遅れた、又は４５度進んだ信号を入力し、ＯＩのＰに対する位相差が９０度又は−９０度となる周波数をミキサーＭＸ、平滑回路ＬＰＦ１、ＬＰＦ２により検出することができる。
【０１７２】
具体的には、レファレンス信号生成回路１８０から周波数ω１又はω２の３つの信号Ｉ、Ｑ、Ｐを入力し、抵抗値調整回路１９０は、抵抗値調整信号ＡＲＳにより各抵抗素子の抵抗値を変化させ、位相変化が９０度又は−９０度に最も近くなるように抵抗値を設定する。このようにして、抵抗値調整回路１９０は、遮断周波数が所望の値（設計値）と一致するように各抵抗素子の抵抗値を調整することができる。
【０１７３】
抵抗素子の抵抗値を調整するためには、例えばポリシリコン薄膜などを用いた受動抵抗素子を複数設けて、選択回路によりそれらの抵抗素子のうちの１つ又は複数の抵抗素子を選択して電気的に接続すればよい。この場合の抵抗値調整信号ＡＲＳは、選択回路を制御する信号である。
【０１７４】
なお、第３の信号Ｐと第２の出力信号ＯＱを用いて遮断周波数ω１、ω２を検出するためには、第３の信号ＰとしてＱに対して位相が４５度遅れる、又は４５度進む信号を入力すればよい。
【０１７５】
図１８（Ａ）、図１８（Ｂ）では、ＯＩとＩの位相差が−４５度又は４５度となる周波数を遮断周波数ω１、ω２として説明したが、それ以外の位相差であってもよい。例えば−４０度又は４０度としてもよい。この場合には、第３の信号Ｐを、Ｉに対して位相が４０度進む、又は４０度遅れる信号とすればよい。
【０１７６】
以上説明したように、本実施形態のトランスコンダクタンス調整回路１００によれば、トランスコンダクタンス調整回路１００に含まれるレプリカ回路（１次複素ＢＰＦ回路）１１０の中心周波数の設計値からのずれを検出し、検出結果に基づいてＯＴＡのトランスコンダクタンスを調整することで、中心周波数の設計値からのずれを精度良く補正することができる。同時に、複素ＢＰＦ回路（広義には調整対象回路）２００の中心周波数及び遮断周波数の設計値からのずれを精度良く補正することができる。その結果、本実施形態のトランスコンダクタンス調整回路を無線機器等に用いた場合には、製造ばらつきや電源電圧、温度の変動などによる中心周波数の設計値からのずれを、例えば無線通信の開始前に、或いは無線通信中に補正することができる。
【０１７７】
さらに遮断周波数など複素ＢＰＦ回路の帯域幅を規定する特性を検出して、検出結果に基づいて抵抗素子の抵抗値を調整することができるから、製造ばらつきなどによる帯域幅の設計値からのずれを補正することができる。その結果、より安定で確実な無線通信を実現することなどが可能になる。図１７に示す第３の構成例の場合には、具体的には、例えば無線通信の開始前に受動抵抗の調整を行い、無線通信中にＯＴＡのトランスコンダクタンスｇｍの調整を行えば好都合である。
【０１７８】
３．回路装置
図１９に、本実施形態のトランスコンダクタンス調整回路１００及び複素ＢＰＦ回路（広義には調整対象回路）２００を含む回路装置（例えば無線通信用ＬＳＩ）３００の構成例を示す。回路装置３００は、送信回路２１０、受信回路３１０、基準クロック生成回路２２０及び制御回路２６０を含む。送信回路２１０は、送信用ＰＬＬ（Phase-Locked Loop）回路２３０、変調用制御電圧生成回路２５０及びパワーアンプ（ＰＡ）２４０を含む。受信回路３１０は、低雑音増幅器（ＬＮＡ）３２０、周波数変換回路３３０、受信用ＰＬＬ回路３５０、複素ＢＰＦ回路２００、トランスコンダクタンス調整回路１００、復調回路３６０を含む。
【０１７９】
送信用ＰＬＬ回路２３０は、基準クロック生成回路２２０からの基準クロックに基づいて、搬送波の周波数の信号を生成する。変調用制御電圧生成回路２５０は、制御回路２６０からの送信データに基づいて変調用制御電圧信号を生成し、送信用ＰＬＬ回路２３０に対して出力する。パワーアンプ（ＰＡ）２４０は、送信用ＰＬＬ回路２３０の出力信号を増幅し、アンテナＡＮＴに供給する。
【０１８０】
基準クロック生成回路２２０は、基準クロックを生成して送信用ＰＬＬ回路２３０及び受信用ＰＬＬ回路３５０に出力する。
【０１８１】
低雑音増幅器（ＬＮＡ）３２０は、アンテナＡＮＴから入力される受信信号を増幅する。周波数変換回路３３０は、受信周波数から中間周波数へ周波数変換を行う。複素ＢＰＦ回路２００は、周波数変換後の信号から不要な周波数成分を除去して所望の信号を出力する。受信用ＰＬＬ回路３５０は、基準クロック生成回路２２０からの基準クロックに基づいて、局所周波数の信号を生成し、周波数変換回路３３０に出力する。復調回路３６０は、所望波の信号を復調して必要なデータを取り出す。トランスコンダクタンス調整回路１００は、上述したように、複素ＢＰＦ回路２００のトランスコンダクタンスの調整などを行う。
【０１８２】
制御回路２６０は、送受信の制御処理や回路装置３００の外部の回路（ホストなど）とのデータ通信を行う。具体的には、例えば制御回路２６０は、搬送周波数の設定処理、変調処理、復調処理などを行う。
【０１８３】
本実施形態のトランスコンダクタンス調整回路１００及び複素ＢＰＦ回路２００によれば、トランスコンダクタンス調整回路１００に含まれるレプリカ回路（１次複素ＢＰＦ回路）１１０の中心周波数の設計値からのずれを検出し、検出結果に基づいてＯＴＡのトランスコンダクタンスを調整することで、複素ＢＰＦ回路２００の中心周波数の設計値からのずれを精度良く補正することができる。その結果、製造ばらつきや電源電圧、温度の変動などによる中心周波数の設計値からのずれを、例えば無線通信の開始前に、或いは無線通信中に補正することができる。さらに遮断周波数など１次複素ＢＰＦ回路の帯域幅を規定する特性を検出して、検出結果に基づいて複素ＢＰＦ回路２００に含まれる抵抗素子の抵抗値を調整することができるから、製造ばらつきなどによる帯域幅の設計値からのずれを補正することができる。その結果、より安定で確実な無線通信を実現することなどが可能になる。
【０１８４】
４．電子機器
図２０に、本実施形態の回路装置３００を含む電子機器４００の構成例を示す。本実施形態の電子機器４００は、回路装置３００、センサー部４１０、Ａ／Ｄ変換器４２０、記憶部４３０、ホスト４４０、操作部４５０を含む。
【０１８５】
電子機器４００は、例えば温度・湿度計、脈拍計、歩数計等であって、検出したデータを無線により送信することができる。センサー部４１０は、温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等を含み、電子機器４００の用途に応じたセンサーが用いられる。センサー部４１０は、センサーの出力信号（センサー信号）を増幅し、フィルターによりノイズを除去する。Ａ／Ｄ変換器４２０は、増幅された信号をデジタル信号に変換して回路装置３００へ出力する。ホスト４４０は、例えばマイクロコンピューター等で構成され、デジタル信号処理や或いは記憶部４３０に記憶された設定情報や操作部４５０からの信号に基づいて電子機器４００の制御処理を行う。記憶部４３０は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部４５０は、例えばキーパッド等で構成され、使用者が電子機器４００を操作するために用いられる。
【０１８６】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またトランスコンダクタンス調整回路、回路装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１８７】
１００  トランスコンダクタンス調整回路、１１０  レプリカ回路、
１１２  中心周波数シフト回路、１２０  調整信号生成回路、
１３０  差分信号生成回路、１３５  積算回路、１４０  補正電流生成回路、
１５０  基準バイアス電流生成回路、１６０  電流加算回路、１７０  位相比較回路、
１８０  レファレンス信号生成回路、１８２  信号生成回路、
１８４  電圧レベル変換回路、１９０  抵抗値調整回路、
２００  調整対象回路、２１０  送信回路、２２０  基準クロック生成回路、
２３０  ＰＬＬ回路（送信用）、２４０  パワーアンプ、
２５０  変調用制御電圧生成回路、２６０  制御回路、
３００  回路装置、３１０  受信回路、３２０  低雑音増幅器、
３３０  周波数変換回路、３５０  ＰＬＬ回路（受信用）、３６０  復調回路、
４００  電子機器、４１０  センサー部、４２０  Ａ／Ｄ変換器、４３０  記憶部、
４４０  ホスト、４５０  操作部、
ＡＧＭ  トランスコンダクタンス調整信号、ＣＡ１、ＣＡ２  キャパシター、
ＲＡ１、ＲＡ２  抵抗素子、
ＯＴＡ１、ＯＴＡ２  演算トランスコンダクタンス増幅器、ＭＸ  ミキサー、
ＬＰＦ１、ＬＰＦ２  平滑回路、Ｉ  第１の信号、Ｑ  第２の信号、
ＯＩ  第１の出力信号、ＯＱ  第２の出力信号
【図１】
2013219569.tif 000006
【図２】
2013219569.tif 000007
【図３】
2013219569.tif 000008
【図４】
2013219569.tif 000009
【図５】
2013219569.tif 000010
【図６】
2013219569.tif 000011
【図７】
2013219569.tif 000012
【図８】
2013219569.tif 000013
【図９】
2013219569.tif 000014
【図１０】
2013219569.tif 000015
【図１１】
2013219569.tif 000016
【図１２】
2013219569.tif 000017
【図１３】
2013219569.tif 000018
【図１４】
2013219569.tif 000019
【図１５】
2013219569.tif 000020
【図１６】
2013219569.tif 000021
【図１７】
2013219569.tif 000022
【図１８】
2013219569.tif 000023
【図１９】
2013219569.tif 000024
【図２０】
2013219569.tif 000025