(57)【要約】      （修正有）【課題】小さな回路構成で欠陥画素検出機能を実現する。【解決手段】映像信号を複数の領域に分割し、１つの欠陥画素検出回路を用いて、分割した領域ごとに欠陥画素の検出を行う。撮像素子と、欠陥画素を検出する欠陥画素検出手段と、欠陥画素を補正する第１の欠陥画素補正手段と、欠陥画素を補正する第２の欠陥画素補正手段と、を有する撮像装置において、前記欠陥画素検出手段は、前記第１の欠陥画素補正手段で補正の対象となる画素と、前記第２の欠陥画素補正手段で補正の対象となる画素の全てに対して欠陥画素を検出する。【選択図】図１
2013219625.tif 000002
【特許請求の範囲】
【請求項１】
撮像素子と、
欠陥画素を検出する欠陥画素検出手段と、
欠陥画素を補正する第１の欠陥画素補正手段と、
欠陥画素を補正する第２の欠陥画素補正手段と、
を有する撮像装置において、
前記欠陥画素検出手段は、前記第１の欠陥画素補正手段で補正の対象となる画素と、前記第２の欠陥画素補正手段で補正の対象となる画素の全てに対して欠陥画素を検出することが可能な撮像装置。
【請求項２】
前記撮像素子の狭い範囲に対して欠陥画素を補正する前記第１の欠陥画素補正手段と、広い範囲に対して欠陥画素を補正する前記第２の欠陥画素補正手段と、を有し、
前記欠陥画素検出手段は、前記第１の欠陥画素補正手段の出力を用いて、欠陥画素検出を行うことが可能な請求項１に記載の撮像装置。
【請求項３】
画素を加算する画素加算手段を有し、
前記画素加算手段は、前記欠陥画素検出手段で欠陥画素を検出しない際は、画素加算を行い、前記欠陥画素検出手段で欠陥画素を検出する際は、画素加算を行わないことが可能な請求項１または２に記載の撮像装置。
【請求項４】
検出すべき全ての画素を、複数回に分けて検出することが可能な前記欠陥画素検出手段を有する請求項１乃至３のいずれか一項に記載の撮像装置。
【請求項５】
検出すべき全ての画素を、偶数ラインと奇数ラインの２回に分けて検出することが可能な前記欠陥画素検出手段を有する請求項４に記載の撮像装置。
【請求項６】
検出すべき全ての画素を、左右の２回に分けて検出することが可能な前記欠陥画素検出手段を有する請求項４または５に記載の撮像装置。
【請求項７】
前記欠陥画素検出手段は、前記第１の欠陥画素補正手段のための第１の欠陥画素の位置情報と、前記第２の欠陥画素補正手段のための第２の欠陥画素の位置情報を生成することを特徴とする請求項１乃至６のいずれか一項に記載の撮像装置。
【請求項８】
前記第１の欠陥画素補正手段は、フレーム毎に異なる位置の画素を補正し、前記第２の欠陥画素補正手段は、フレーム毎に一定の位置の画素を補正する請求項７に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像素子の欠陥画素を検出し、補正することが可能な撮像装置に関するものである。
【背景技術】
【０００２】
従来、撮像素子の欠陥画素を補正するために、欠陥画素のアドレスを事前に検出しておき、撮影時にはそのアドレスに対して、補完処理を行うという補正方法が用いられている。欠陥画素のアドレスを検出するためには、対象画素と対象画素の周囲画素との差分が大きいかどうかを判定し、ある閾値以上であれば、対象画素が欠陥画素であると判定し、そのアドレスをＲＡＭに記録する。補正回路ではＲＡＭに記録されたアドレスデータを読み出し、対象アドレスの画素に対して、周囲画素から補正を行っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２５７９３９
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来回路では、撮像素子の画素数が増加するに従って、欠陥画素検出回路の規模が大きくなってしまい、コストの増加が問題となっている。また、回路規模が大きくなることで、消費電力の増大も問題となっている。また、複数の欠陥画素補正部を有する撮像装置においては、複数の欠陥画素検出回路が必要となり、さらなる回路規模の増加が問題となっている。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、撮像素子と、欠陥画素を検出する欠陥画素検出手段と、欠陥画素を補正する第１の欠陥画素補正手段と、欠陥画素を補正する第２の欠陥画素補正手段とを有し、欠陥画素検出手段は、第１の欠陥画素補正手段で補正の対象となる画素と、第２の欠陥画素補正手段で補正の対象となる画素の全てに対して欠陥画素を検出することを特徴とする撮像装置を提供する。
【発明の効果】
【０００６】
以上説明したように、本発明によれば、異なる映像信号に対してそれぞれ欠陥画素の補正を行うことができる撮像装置において、小さな回路構成で欠陥画素検出機能を実現することが可能である。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施例における撮像装置の全体ブロック図である。
【図２】本発明の一実施例における撮像素子の画素構造である。
【図３】本発明の一実施例における欠陥画素検出の実行タイミングを示すフローチャートである。
【図４】本発明の一実施例における欠陥画素検出のフローチャートである。
【図５】本発明の一実施例における各ラインでの欠陥画素検出のフローチャートである。
【図６】本発明の一実施例における欠陥画素検出の検出範囲である。
【発明を実施するための形態】
【０００８】
図１は、本発明の一実施例のビデオカメラ（撮像装置）のブロック図である。
【０００９】
図１において、１０１は被写体の光学像を形成するレンズ（撮影光学系）であり、変倍に際して光軸方向に移動する変倍レンズ（ズームレンズ）と、焦点調節（合焦）に際して光軸方向に移動するフォーカスレンズと、を有する。また、レンズ１０１は入射光量を制御する絞りを備えている。さらに、レンズ１０１は着脱可能であり、ズーム倍率や、絞り量の異なる他のレンズを装着することも可能である。１０２はレンズ１０１が形成した光学像を電気信号に光電変換するＣＣＤやＣＭＯＳなどの撮像素子部である。また１０２は光学ＬＰＦやＮＤユニット、温度センサを含んでいる。１０３は画素選択部であり、ＧｒとＧｂを加算することにより、Ｒ、Ｇｒ、Ｇｂ、ＢのベイヤーデータをＲＧＢの３板データへ変更し、１０４へとデータを送ることができる。また、画素選択部１０３はＲ、Ｇｒ、Ｇｂ、Ｂのベイヤーデータをそのまま１０７へ送ることができる。
【００１０】
１０４は欠陥画素補正部であり、ＲＡＭに記憶されたアドレスデータを参照し、そのアドレス（位置情報）の画素に対して、周囲画素のデータを使い補正を行うことができる。１０５は欠陥画素検出部であり、注目画素と周囲画素とのレベル差より、欠陥画素を判定し、そのアドレスをＲＡＭに書き込むことができる。また、得られたアドレスはレジスタ制御部１０９を経由して、欠陥画素補正部１０４内部のＲＡＭと欠陥画素部１０７内部のＲＡＭに送られる。１０６は映像信号処理部であり、欠陥画素検出部１０５より入力された映像データを、画質補正を行ったのち、外部出力用フォーマットや記録用フォーマットに変換する。１０７は欠陥画素補正部であり、ＲＡＭに記憶されたアドレスデータを参照し、そのアドレスの画素に対して、周囲画素のデータを使い補正を行うことができる。
【００１１】
１０８は映像信号処理部であり、欠陥画素補正部１０７より入力された映像データを、画質補正を行ったのち、外部出力用フォーマットに変換する。１０９はレジスタ制御部であり、各ブロックのレジスタの制御を行う。１１０、１１３は外部出力部であり、ＳＤＩやＨＤＭＩ等の外部出力端子を備えており、映像信号処理部１０６からの信号を外部へ出力することができる。１１１は記録部であり、記録メディアのスロットを備えており、映像信号処理部１０６からのデータを記録メディアにして書き込むことができる。また、記録メディアのデータを映像信号処理部へ読み出すことができる。１１２は操作部であり、ユーザーがボタンを操作することにより、撮影モードを変更したり、黒レベルなどの調整を行うことができる。
【００１２】
図２は、撮像素子１０２の画素構造を示す。撮像素子１０２はＲ、Ｇｒ、Ｇｂ、Ｂのベイヤー配列の画素を使用し、横ｎ画素、縦ｍ画素で構成されている。撮像素子１０２から画素選択部１０３へはｎ×ｍの全画素を出力していて、欠陥画素補正部１０７へのパスも同様の信号が送られている。画素選択部１０３から欠陥画素補正部１０４へのパスは、横ａ画素、縦ｍ画素のデータを、ＧｒとＧｂを加算した状態で出力している。また、撮像素子１０２はフレーム毎に一定の読み出しを行うモードと、フレーム毎に異なる読み出しを行うモードをもっている。フレーム毎に一定の読み出しを行うモード（例えば、全画素非加算で読み出すモード）は、欠陥画素補正部１０４への信号パスと欠陥画素補正部１０７への信号パスの両方で使用している。また、フレーム毎に異なる読み出しを行うモード（例えば、フレーム毎に垂直加算ペアを変更するモード）は欠陥画素補正部１０４へのパスのみに使用している。
【００１３】
図３は欠陥画素検出の実行タイミングを示すフローチャートである。
【００１４】
ステップＳ１００では、ユーザーが撮像装置の電源をＯＮにする。電源がＯＮになると、ステップＳ１０１において、欠陥画素補正部のＲＡＭに記憶されている、欠陥画素のアドレスに対して、欠陥画素補正が行われる。
【００１５】
ステップＳ１０２では、ユーザーにより黒レベル調整が行われたかどうかを判定する。黒レベル調整が行われた場合、ステップＳ１０３に進み、まず、欠陥画素補正をＯＦＦに設定する。
【００１６】
次にステップＳ１０４へ進み、欠陥画素検出を行い、得られた欠陥画素アドレスを欠陥画素補正部のＲＡＭに記憶させる。欠陥画素検出方法に関しては後に述べる。ステップＳ１０４で欠陥画素検出が行われた後、ステップＳ１０５へ進む。
【００１７】
ステップＳ１０５では、ＲＡＭに保管されたアドレスに一致する画素に対し、欠陥画素補正部で欠陥画素補正を行う機能をＯＮにする。ステップＳ１０５の処理の後、ステップＳ１０６へ進む。
【００１８】
ステップＳ１０２において、黒レベル調整がＯＮでなかった場合、ステップＳ１０６へ進む。
【００１９】
ステップＳ１０６では、撮像装置の電源がＯＦＦされたかどうかを判定する。撮像装置の電源がＯＦＦされた場合は、フローを終了し、電源がＯＦＦされなかった場合はステップＳ１０２へ進み、再度黒レベル調整が実行されたかどうかを判定する。
【００２０】
図４は欠陥画素検出のフローチャートである。
【００２１】
ステップＳ２００では、まず、撮像素子１０２を全画素読み出しモードとする。また、画素選択部１０３では、画素加算をせずに、偶数ライン（Ｒ、Ｇｒ）のみを、欠陥画素補正部１０４へ送るよう設定する。さらに、欠陥画素補正部１０４では、補正を行わず、入力信号をそのまま欠陥画素検出部１０５へ出力させる。欠陥画素検出部１０５では、入力された信号のうち、１ライン目の０  〜（（ｎ／２）−１＋ｋ）画素目までをラインメモリに保存する。次に、ラインメモリに保存されたデータを順次読み出し、欠陥画素を検出する。検出方法は後に述べる。１ライン分が終わったら、次のラインをラインメモリに保存し、同様に欠陥画素を検出し、すべてのラインが終わるまで繰り返す。
【００２２】
ステップＳ２０１では、画素選択部１０３で、奇数ライン（Ｇｂ、Ｂ）のみを、欠陥画素補正部１０４へ送るよう設定する。さらに、欠陥画素補正部１０４では、補正を行わず、入力信号をそのまま欠陥画素検出部１０５へ出力させる。欠陥画素検出部１０５では、入力された信号のうち、１ライン目の０  〜（（ｎ／２）−１＋ｋ）画素目までをラインメモリに保存する。次に、ラインメモリに保存されたデータを順次読み出し、欠陥画素を検出する。検出方法は後に述べる。１ライン分が終わったら、次のラインをラインメモリに保存し、同様に欠陥画素を検出し、すべてのラインが終わるまで繰り返す。
【００２３】
ステップＳ２０２では、画素選択部１０３で、偶数ライン（Ｒ、Ｇｒ）のみを、欠陥画素補正部１０４へ送るよう設定する。さらに、欠陥画素補正部１０４では、補正を行わず、入力信号をそのまま欠陥画素検出部１０５へ出力させる。欠陥画素検出部１０５では、入力された信号のうち、１ライン目の（（ｎ／２）−ｋ）〜（ｎ−１）画素目までをラインメモリに保存する。次に、ラインメモリに保存されたデータを順次読み出し、欠陥画素を検出する。検出方法は後に述べる。１ライン分が終わったら、次のラインをラインメモリに保存し、同様に欠陥画素を検出し、すべてのラインが終わるまで繰り返す。
【００２４】
ステップＳ２０３では、画素選択部１０３で、奇数ライン（Ｇｂ、Ｂ）のみを、欠陥画素補正部１０４へ送るよう設定する。さらに、欠陥画素補正部１０４では、補正を行わず、入力信号をそのまま欠陥画素検出部１０５へ出力させる。欠陥画素検出部１０５では、入力された信号のうち、１ライン目の（（ｎ／２）−ｋ）〜（ｎ−１）画素目までをラインメモリに保存する。次に、ラインメモリに保存されたデータを順次読み出し、欠陥画素を検出する。検出方法は後に述べる。１ライン分が終わったら、次のラインをラインメモリに保存し、同様に欠陥画素を検出し、すべてのラインが終わるまで繰り返す。
【００２５】
ステップＳ２０４では、検出された欠陥画素の位置を示すアドレスから、欠陥画素補正部１０４用のアドレス生成し、欠陥画素補正部１０４のＲＡＭへ保存する。アドレスは、検出されたアドレスのうち、欠陥画素補正部１０４で使用する横ａ画素、縦ｍ画素のアドレスを抽出し、欠陥画素補正部で使用される順番に並びかえ、生成する。欠陥画素補正部１０４では撮像素子からフレーム毎に一定の読み出しを行うモードだけではなく、フレーム毎に異なる読み出しを行うモードも処理するため、それぞれに対して、アドレスを生成する。画素を非加算で読みだすモードの場合は、検出したアドレスにオフセット分を加減してアドレスを生成する。垂直加算する読み出すモードの場合は検出したアドレスにオフセット分を加減して、さらに垂直方向を除算（２画素加算なら、２分の１）にして、アドレスを生成する。フレーム毎に異なる場合は、それぞれのフレームに対してアドレスを生成する。
【００２６】
また、ステップＳ２０４では、検出されたアドレスから、欠陥画素補正部１０７用のアドレス生成し、欠陥画素補正部１０７のＲＡＭへ保存する。アドレスは、検出された横ｎ画素、縦ｍ画素のアドレスを欠陥画素補正部１０７で使用される順番に並びかえ、生成する。アドレスの生成方法は欠陥画素補正部１０４と同様であるが、欠陥画素補正部１０７では、フレーム毎に一定の読み出しを行うモードのみを使用するので、フレーム毎に異なるデータは必要としない。
【００２７】
欠陥画素補正部１０４で必要となる欠陥画素アドレスデータは、種類は多いが、画素数が少ないため、アドレス生成や欠陥画素補正で必要となる回路規模を抑えることができる。また、欠陥画素補正部１０７で必要となる欠陥画素アドレスデータは画素は多いが、種類は少ないため、アドレス生成や欠陥画素補正で必要となる回路規模を抑えることができる。
【００２８】
図５は各ラインでの欠陥画素検出のフローチャートである。
【００２９】
ステップＳ３００では、ラインの先頭の画素を検出の対象として設定する。ステップＳ３０１では検出の対象と、検出画素の左右ｋ画素ずつとの平均値との差分をとり、それが閾値以上かどうかを判定する。閾値以上、である場合には、ステップＳ３０２へ進み、閾値以下であった場合には、ステップＳ３０３へ進む。ステップＳ３０２では検出の対象の画素のアドレスを欠陥画素検出部のＲＡＭに格納する。ステップＳ３０３ではラインメモリに保存されたすべての画素に対してステップＳ３０１の処理が終わったかどうかを判定する。すべての画素に関して、処理が終わっていない場合は、ステップＳ３０４へ進み、処理が終わっている場合は、フローを終了する。ステップＳ３０４では検出の対象アドレスを１つ進め、ステップＳ３０１の処理へ進む。
【００３０】
図６は、欠陥画素検出の検出範囲を示す。
図６（ａ）は図４のステップＳ２００での検出範囲である。垂直方向に関してはすべての偶数列（Ｒ、Ｇｒ）、水平方向に関しては、０画素目から、（（ｎ／２）−１＋ｋ）画素目までを検出の対象とする。
図６（ｂ）は図４のステップＳ２０１での検出範囲である。垂直方向に関してはすべての奇数列（Ｇｂ、Ｂ）、水平方向に関しては、０画素目から、（（ｎ／２）−１＋ｋ）画素目までを検出の対象とする。
図６（ｃ）は図４のステップＳ２０２での検出範囲である。垂直方向に関してはすべての偶数列（Ｒ、Ｇｒ）、水平方向に関しては、（（ｎ／２）−ｋ）画素目から、（ｎ−１）画素目までを検出の対象とする。
図６（ｄ）は図４のステップＳ２０３での検出範囲である。垂直方向に関してはすべての奇数列（Ｇｂ、Ｂ）、水平方向に関しては、（（ｎ／２）−ｋ）画素目から、（ｎ−１）画素目までを検出の対象とする。
【００３１】
それぞれ、水平方向が画素数の半分ではなくて、ｋ画素分多いのは、欠陥画素検出時に、左右ｋ画素を参照し、検出範囲の境界での検出を可能とするためである。
【００３２】
以上、説明したように、本発明の一実施例では、異なる映像信号に対し、それぞれ欠陥画素補正を行っている撮像装置において、欠陥画素検出を複数回（２回）に分けて行うことで、欠陥画素検出の機能を小さい規模の回路で実現することが可能である。
【００３３】
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上述の実施形態の一部を適宜組み合わせてもよい。
【００３４】
また、上述の実施形態の機能を実現するソフトウェアのプログラムを、記録媒体から直接、或いは有線／無線通信を用いてプログラムを実行可能なコンピュータを有するシステム又は装置に供給し、そのプログラムを実行する場合も本発明に含む。
【００３５】
従って、本発明の機能処理をコンピュータで実現するために、該コンピュータに供給、インストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明の機能処理を実現するためのコンピュータプログラム自体も本発明に含まれる。
【００３６】
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等、プログラムの形態を問わない。
【００３７】
プログラムを供給するための記録媒体としては、例えば、ハードディスク、磁気テープ等の磁気記録媒体、光／光磁気記憶媒体、不揮発性の半導体メモリでもよい。
【００３８】
また、プログラムの供給方法としては、コンピュータネットワーク上のサーバに本発明を形成するコンピュータプログラムを記憶し、接続のあったクライアントコンピュータはがコンピュータプログラムをダウンロードしてプログラムするような方法も考えられる。
【符号の説明】
【００３９】
１０１  レンズ
１０２  撮像素子
１０３  画素選択部
１０４  欠陥画素補正部
１０５  欠陥画素検出部
１０６  映像信号処理部
１０７  欠陥画素補正部
１０８  映像信号処理部
１０９  レジスタ制御部
【図１】
2013219625.tif 000003
【図２】
2013219625.tif 000004
【図３】
2013219625.tif 000005
【図４】
2013219625.tif 000006
【図５】
2013219625.tif 000007
【図６】
2013219625.tif 000008