(57)【要約】【課題】カーボン膜をマスクに用いた半導体基板のエッチング時に、カーボン膜の撚れにより半導体基板内のパターンが撚れることを防止する。装置特性の劣化を防止して、歩留まりを向上させる。【解決手段】半導体基板上に炭化水素ガスおよび水素ガスを含有する原料ガスを用いてカーボン膜を形成する工程と、カーボン膜をパターニングして第１のマスクを形成する工程と、第１のマスクを用いて半導体基板をエッチングする工程と、を有する半導体装置の製造方法。【選択図】図３
2013251310.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、炭化水素ガスおよび水素ガスを含有する原料ガスを用いて、カーボン膜を形成する工程と、
前記カーボン膜をパターニングして、第１のマスクを形成する工程と、
前記第１のマスクを用いて、前記半導体基板をエッチングする工程と、
を有する半導体装置の製造方法。
【請求項２】
前記カーボン膜を形成する工程の後に更に、
前記カーボン膜に対して、アニール処理を行う工程を有する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記アニール処理を行う工程では、６００〜７００℃の温度で前記カーボン膜のアニール処理を行う、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記アニール処理後のカーボン膜中の水素原子の含量は１０〜１３ａｔｏｍ％である、請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記アニール処理後のカーボン膜の密度は１．８〜２．０ｇ／ｃｍ3である、請求項２〜４の何れか１項に記載の半導体装置の製造方法。
【請求項６】
前記カーボン膜を形成する工程において形成したカーボン膜中の水素原子の含量は１５〜１８ａｔｏｍ％である、請求項１〜５の何れか１項に記載の半導体装置の製造方法。
【請求項７】
前記カーボン膜を形成する工程において形成したカーボン膜の密度は１．７〜１．９ｇ／ｃｍ3である、請求項１〜６の何れか１項に記載の半導体装置の製造方法。
【請求項８】
前記カーボン膜を形成する工程において形成したカーボン膜の膜厚は２００ｎｍ未満である、請求項１〜７の何れか１項に記載の半導体装置の製造方法。
【請求項９】
前記カーボン膜を形成する工程の前に更に、
前記半導体基板上に、第１のシリコン窒化膜および第１のシリコン酸化膜をこの順に形成する工程を有し、
前記半導体基板をエッチングする工程は、
前記第１のマスクを用いて、前記第１のシリコン窒化膜および第１のシリコン酸化膜をパターニングして、第１のシリコン窒化膜および第１のシリコン酸化膜を有する第２のマスクを形成する工程と、
前記第１および第２のマスクを用いて、前記半導体基板をエッチングする工程と、
を有する、請求項１〜８の何れか１項に記載の半導体装置の製造方法。
【請求項１０】
前記第１のマスクを形成する工程は、
前記カーボン膜上に、第２のシリコン窒化膜、第２のシリコン酸化膜および第１の反射防止膜をこの順に形成する工程と、
前記第１の反射防止膜をパターニングして、第３のマスクを形成する工程と、
前記第３のマスクを用いて、前記カーボン膜が露出しないように、前記第２のシリコン酸化膜および第２のシリコン窒化膜をエッチングすることにより、記第２のシリコン酸化膜および第２のシリコン窒化膜内に溝部を形成する工程と、
前記溝部を埋め込まないように、前記溝部の内壁上に第３のシリコン酸化膜を形成する工程と、
前記第３のシリコン酸化膜を覆うと共に前記溝部を埋め込むように、第２の反射防止膜を形成する工程と、
前記第２の反射防止膜、前記溝部の側面上の第３のシリコン酸化膜、および前記溝部の側面上の第３のシリコン酸化膜の直下に位置する第２のシリコン窒化膜を除去することにより、ライン状のパターンを形成する工程と、
前記ライン状のパターンをマスクに用いて前記カーボン膜をエッチングすることにより、前記第１のマスクを形成する工程と、
を有する、請求項１〜９の何れか１項に記載の半導体装置の製造方法。
【請求項１１】
前記半導体基板をエッチングする工程において、
前記半導体基板内に埋め込みゲート電極用のトレンチを形成する、請求項１〜１０の何れか１項に記載の半導体装置の製造方法。
【請求項１２】
前記カーボン膜を形成する工程において、
アモルファスカーボン膜を形成する、請求項１〜１１の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、ハードマスクを用いたエッチング法が行われている。このエッチング法では、基板上に予めハードマスク材料を形成した後、ハードマスク材料上にフォトレジストパターンを形成する。次に、フォトレジストパターンを用いたハードマスク材料のエッチングにより、フォトレジストパターンをハードマスク材料に転写して、ハードマスクパターンを形成する。この後、ハードマスクパターンをマスクに用いて基板をエッチングすることにより、基板内にパターンを形成する。このエッチング法では、基板のエッチング時に高いエッチング選択比をとることができるため、微細化に対応したパターン形成を可能とする。
【０００３】
このハードマスクの材料としては従来、シリコン酸化膜あるいはシリコン窒化膜が用いられてきたが、近年は、アモルファスカーボン等のカーボン膜が用いられるようになってきている。
【０００４】
特許文献１（特開２００８−２２７３６０号公報）には、ハードマスクとしてカーボン膜を使用した例が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２２７３６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
発明者は、ハードマスクとしてカーボン膜を使用するプロセスを更に検討した結果、以下の課題が存在すること見出した。その課題について図１を用いて説明する。
図１は、従来のハードマスクを用いたエッチング法を表す図であり、図１Ａ〜Ｄは断面図、図１Ｅは図１Ｄの平面図を表す。図１Ａに示すように、半導体基板１上に、アモルファスカーボン膜２およびシリコン酸化膜３を順次、形成する。シリコン酸化膜３上に、フォトレジスト膜を形成した後、リソグラフィー技術により、フォトレジストパターン４を形成する。
図１Ｂに示すように、フォトレジストパターン４をマスクに用いてシリコン酸化膜３をエッチングすることにより、フォトレジストパターン４を、シリコン酸化膜３に転写する。
図１Ｃに示すように、シリコン酸化膜３のパターンをマスクに用いて、アモルファスカーボン膜２をエッチングすることにより、ハードマスクとしてアモルファスカーボン膜２のパターンを形成する。この際、フォトレジストパターン４は除去される。
図１Ｄに示すように、アモルファスカーボン膜２のハードマスクを用いて、半導体基板１をエッチングすることにより、半導体基板１内にパターン５を形成する。
しかしながら、従来のエッチング法では、微細化の進展に伴い、図１Ｃのアモルファスカーボン膜２のパターン（ハードマスク）形成後の、アモルファスカーボン膜２の（高さ）／（幅）の比が大きなものとなる。このため、アモルファスカーボン膜２の機械的強度が小さくなり、撚れが生じやすくなる。このように撚れが生じたハードマスクを用いて、半導体基板１のエッチングを行うと、半導体基板１内のパターン５にもハードマスク２の撚れ形状が転写されて、所望形状のパターンを形成できなくなる。この結果、従来の方法では、装置特性が劣化して、歩留まりの低下を招くということを見出した。
【課題を解決するための手段】
【０００７】
一実施形態は、
半導体基板上に、炭化水素ガスおよび水素ガスを含有する原料ガスを用いて、カーボン膜を形成する工程と、
前記カーボン膜をパターニングして、第１のマスクを形成する工程と、
前記第１のマスクを用いて、前記半導体基板をエッチングする工程と、
を有する半導体装置の製造方法に関する。
【発明の効果】
【０００８】
カーボン膜をマスクに用いた半導体基板のエッチング時に、カーボン膜の撚れにより半導体基板内のパターンが撚れることを防止できる。この結果、装置特性の劣化を防止して、歩留まりを向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】図１Ａ〜１Ｄは従来の半導体装置の製造方法を表す図であり、図１Ｅは、発明者が見出した課題を示す図面である。
【図２】第1実施例の半導体装置の製造方法を表す図である。
【図３】第1実施例の半導体装置の製造方法を表す図である。
【図４】第２実施例の半導体装置を表す図である。
【図５】カーボン膜の成膜条件と膜密度の関係を表す図である。
【図６】カーボン膜の成膜条件と膜強度の関係を表す図である。
【図７】カーボン膜の成膜条件とエッチングレートの関係を表す図である。
【図８】カーボン膜の成膜条件と膜ストレスの関係を表す図である。
【図９】プラズマＣＶＤ装置を表す図である。
【発明を実施するための形態】
【００１０】
本発明者は、本発明を完成させるにあたり、エッチング用のマスクとして用いるカーボン膜の撚れの原因を調べるため、カーボン膜の成膜条件と特性との関係を調べた。
【００１１】
まず、下記表１に示す条件に従って、プラズマＣＶＤ法により、３つの実験例でアモルファスカーボン膜を形成した。なお、実験例１では、原料ガスとしてプロピレン（Ｃ3Ｈ6）ガスを使用し、キャリアガスとしてＡｒを使用した。実験例２および３では、原料ガスとしてプロピレン（Ｃ3Ｈ6）ガスおよび水素（Ｈ2）ガスを使用し、キャリアガスとしてＡｒを使用した。また、実験例１および２ではカーボン膜の成膜後にアニール処理を行わず、実験例３ではカーボン膜の成膜後にアニール処理を行った。
【００１２】
【表１】
2013251310.tif 000003
【００１３】
実験例１〜３で形成したアモルファスカーボン膜の特性として、図５に膜密度、図６に膜強度（弾性率、硬さ）、図７にエッチングレート、図８に膜ストレスを示す。
【００１４】
図５に示すように、原料ガスとして水素ガスを使用しなかった実験例１では膜密度が約１．５（ｇ／ｃｍ3）であるのに対して、水素ガスを使用した実験例２および３では膜密度が約１．７５（ｇ／ｃｍ3）となっている。従って、原料ガスとして水素ガスを使用することにより、膜密度が大きくなっているのが分かる。また、このように実験例２では膜密度が大きくなったため、図６に示すように、膜強度（弾性率（Ｍｏｄｕｌｕｓ）、硬さ（Ｈａｒｄｎｅｓｓ））が共に、実験例１よりも向上していることが分かる。この結果、図７に示すように、実験例１ではエッチングレートが約１３０ｎｍ／ｍｉｎであるのに対して、実験例２では約７５ｎｍ／ｍｉｎ、実験例３では１００ｎｍ／ｍｉｎとなっており、実験例１と比べて、実験例２および３ではエッチング耐性が向上していることが分かる。このように実験例２および３では、原料ガスの一部として水素ガスを使用するためエッチング耐性が向上し、カーボン膜の膜厚を小さくして、パターニング後のカーボン膜の（高さ）／（幅）を小さくすることができる。従って、カーボン膜に撚れが発生することを防止して、カーボン膜をマスクに用いたエッチング時に、カーボン膜の撚れにより半導体基板内のパターンが撚れることを防止できる。また、装置特性の劣化を防止して、歩留まりを向上させることができる。
【００１５】
なお、本発明者の予備実験から、カーボン膜中の膜ストレスが−１００ＭＰａよりも小さいか、＋１００ＭＰａよりも大きいとき、膜ストレスにより、カーボン膜に撚れが発生しやすくなることが分かっている。すなわち、パターニング後のカーボン膜の撚れを防ぐ観点からカーボン膜はエッチング耐性を有する必要があるが、これに加えて、膜ストレスが−１００ＭＰａ〜＋１００ＭＰａであると更に効果的にカーボン膜の撚れを防ぐことができる。
【００１６】
図８に示すように、実験例１では、カーボン膜の膜ストレスが約＋５０ＭＰａであり−１００ＭＰａ〜＋１００ＭＰａの範囲内に入っているものの、上記したようにカーボン膜のエッチング耐性が低いことから、この要因の影響を大きく受け、パターニング後のカーボン膜に撚れが発生する。一方、実験例２では、カーボン膜の膜ストレスが約−３５０ＭＰａとなるが、上記したようにカーボン膜のエッチング耐性は高く、このエッチング耐性の向上による撚れの防止効果が大きいため、カーボン膜の撚れが発生することを防止できる。また、実験例３では、アニール処理によりカーボン膜の膜ストレスが約＋５０ＭＰａであり−１００ＭＰａ〜＋１００ＭＰａの範囲内に入っていると共に、上記したようにエッチング耐性も優れている。従って、この両者の効果により、カーボン膜の撚れが発生することを、最も効果的に防止できる。
【００１７】
次に、本発明者は、アモルファスカーボン膜の成膜条件と、膜厚さ、組成および密度との関係を調べた。まず、下記表２に示す条件に従って、６つの実験例でアモルファスカーボン膜を形成した。なお、実験例４および５では、原料ガスとしてプロピレン（Ｃ3Ｈ6）ガスを使用し、キャリアガスとしてアルゴン（Ａｒ）を使用した。実験例６〜９では、原料ガスとしてプロピレン（Ｃ3Ｈ6）ガスおよび水素（Ｈ2）ガスを使用し、キャリアガスとしてアルゴン（Ａｒ）を使用した。また、実験例４、６および８ではカーボン膜の成膜後にアニール処理を行わず、実験例５、７および９ではカーボン膜の成膜後にアニール処理を行った。
【００１８】
【表２】
2013251310.tif 000004
【００１９】
実験例４〜９で形成したアモルファスカーボン膜の膜厚さ、組成および密度を、下記表３に示す。
【００２０】
【表３】
2013251310.tif 000005
【００２１】
表３に示すように、原料ガスとして水素ガスを使用せずアニール処理もしなかった実験例４では水素含量が２０．５ａｔｏｍ％、膜密度が１．３ｇ／ｃｍ3であるのに対して、原料ガスとして水素ガスを使用しアニール処理をしなかった実験例６および８では水素含量がそれぞれ、１５．５ａｔｏｍ％および１７．２ａｔｏｍ％、膜密度が共に１．９ｇ／ｃｍ3であった。このように、原料ガスとして水素ガスを使用しない場合と比べて、使用した方が、成膜後のカーボン膜中の水素含量が少なくなっていることが分かる。水素含量が少なくなる理由は、水素で膜を叩く（エッチングする）ことにより、水素成分(Ｈ、Ｈ2、ＣＨ、ＣＨ2、ＣＨ3)が除去されながらアモルファス膜が成膜されているためであることが理解できる。また、実験例４と比べて、実験例６および８の方が、カーボン膜の膜密度が大きくなっていることが分かる。この理由は、カーボン膜中の水素含量が少なくなることにより、膜中のＣ−Ｈ結合が減り、Ｃ−Ｃ結合が増えて膜が緻密化したためと考えられる。このように原料ガスとして水素ガスを使用することにより、カーボン膜の膜密度を大きくできるため、カーボン膜のエッチング耐性を向上させて、その膜厚を小さくすることができる。結果的に、パターニング後のカーボン膜の（高さ）／（幅）を小さくして、カーボン膜の撚れを防止することができる。
【００２２】
原料ガスとして水素ガスを使用せずアニール処理をした実験例５では水素含量が１７．１ａｔｏｍ％、膜密度が１．４ｇ／ｃｍ3であるのに対して、原料ガスとして水素ガスを使用しアニール処理をした実験例７および９では水素含量がそれぞれ、１０．２ａｔｏｍ％および１１．３ａｔｏｍ％、膜密度が共に１．８ｇ／ｃｍ3であった。実験例５、７および９の組成および膜密度は、上記した実験例４、６および８と同様の傾向を示した。
【００２３】
また、アニール処理をしなかった実験例４、６および８と、アニール処理をした実験例５、７および９とをそれぞれ比べると、何れの場合もアニール処理をしなかった場合と比べて、アニール処理をした方が、水素含量が約３〜６ａｔｏｍ％、低下していた。このように、アニール処理をすることにより、水素含量を少なくして、カーボン膜の機械的強度を向上させることができる。なお、表３には示していないが、実験例４のカーボン膜の膜ストレスが＋６０ＭＰａであるのに対して、実験例５のカーボン膜の膜ストレスは＋１４０ＭＰａとなった。実験例５では、膜ストレスが１００ＭＰａを越えるため、カーボン膜の撚れが発生した。この結果から、原料ガスとして水素ガスを使用せず、単にアニール処理を行っただけでは、カーボン膜の撚れを防止できないことが分かる。一方、アニール処理をした実験例７および９では何れのカーボン膜も膜ストレスが−１００〜＋１００ＭＰａの範囲内に入っており、エッチング耐性の向上効果と合わせて、更に効果的にカーボン膜の撚れを防止することができる。
【００２４】
以上のように、本発明者は、実験例１〜９の結果より、炭化水素ガスおよび水素ガスを含有する原料ガスを用いてカーボン膜を形成することにより、カーボン膜中の水素含量を少なくして、膜密度を大きくできることが分かった。これにより、カーボン膜のエッチング耐性が向上するため、カーボン膜の膜厚を薄くすることが可能となる。この結果、カーボン膜のマスクを形成後のカーボン膜の（高さ）／（幅）を小さくして、カーボン膜に撚れが発生することを防止できる。また、カーボン膜をマスクに用いた半導体基板のエッチング時に、このカーボン膜の撚れが半導体基板内のパターンにも転写されて、半導体基板のパターンが撚れることを防止できる。この結果、装置特性の劣化を防止して、歩留まりを向上させることができる。
【００２５】
また、成膜後のカーボン膜に対してアニール処理を行うことにより、カーボン膜の膜ストレスを特定の範囲内に制御して、カーボン膜の撚れにより半導体基板内のパターンが撚れることを、更に効果的に防止できることが分かった。
【００２６】
すなわち、本発明の一例ではまず、半導体基板上に、炭化水素ガスおよび水素ガスを含有する原料ガスを用いて、カーボン膜を形成する。次に、カーボン膜をパターニングして、第１のマスクを形成する。この後、第１のマスクを用いて、半導体基板をエッチングする。また、好ましくは、成膜後のカーボン膜に対して、アニール処理を行うのが良い。アニール処理の条件は特に限定されないが、アニール後のカーボン膜の膜ストレスが−１００ＭＰａ〜＋１００ＭＰａの範囲内となる条件とすることが好ましい。
【００２７】
以下、添付図面を参照しながら、本発明の好ましい実施例について詳細に説明する。なお、これらの実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの具体例に何ら限定されるものではない。なお、以下の説明で用いる図面は、便宜上、一部の構造や間隔を拡大・縮小して示している場合があり、各部の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００２８】
（第１実施例）
本実施例は、アモルファスカーボン膜をハードマスクの一部に用いて、半導体基板をエッチングして半導体基板内にパターンを形成する例に関するものである。以下、図２および３を参照して、本実施例の半導体装置の製造方法を説明する。なお、図２および３に示したパターンは模式的に表したものであり、パターンの間隔は実際に形成したものとは異なる。また、図２Ａ〜Ｄおよび図３Ａ〜Ｄは断面図を表し、図３Ｅは図３Ｄの平面図を表す。
【００２９】
図２Ａに示すように、シリコン半導体基板１上に、ＬＰ−ＣＶＤ法（低圧ＣＶＤ法）により、例えば、膜厚が１０〜２００ｎｍの第１のシリコン窒化膜４０を形成する。プラズマＣＶＤ法により、第１のシリコン窒化膜４０上に、例えば、膜厚が２５ｎｍの第１のシリコン酸化膜４１を形成する。プラズマＣＶＤ法により、第１のシリコン酸化膜４１上に、例えば、膜厚が１４０ｎｍのアモルファスカーボン膜４２を形成する。アモルファスカーボン膜４２の形成条件は上記表１に記載の実験例３と同じ条件とし、平行平板型プラズマＣＶＤ装置を用いた。
【００３０】
図９は、この平行平板型プラズマＣＶＤ装置５０の構成を示す断面図である。この装置５０は、枚様式のリアクタ５１を備えている。リアクタ５１は、堆積チャンバ５２、ウェハ（半導体基板１上に、シリコン窒化膜４０およびシリコン酸化膜４１を設けたもの）７２を保持するウエハサセプタ５３、混合ガスを通過させる多数の孔を有するシャワーヘッド型電極５４、及び混合ガスを拡散するガス拡散板５５を備える。シャワーヘッド型電極５４と堆積チャンバ５２との間には、絶縁リング６０が設けられている。ウエハサセプタ５３は、上部電極としてのシャワーヘッド型電極５４に対応する下部電極としても機能し、接地されている。
【００３１】
堆積チャンバ５２は、堆積チャンバ５２内に混合ガスを供給するガスノズル５６、反応済みのガスが一時的に排出される排気室５７、排気室５７のガスを外部に排出する排気ライン５８、及びウェハ７２の出し入れが行われるゲートバルブ５９を備える。排気ライン５８は、図示しない圧力調整弁を備え、堆積チャンバ５２内の圧力を所定の圧力に調節する。ウエハサセプタ５３は、ヒータを内臓し、ウェハ７２を載せた状態で昇降可能であり、ウェハ７２にアモルファスカーボン膜４２を形成する際には、同図に示す堆積ポジションにセットし、ウェハ７２を出し入れする際には、図示しないウエハ搬送ポジションにセットする。
【００３２】
平行平板型プラズマＣＶＤ装置５０は、ガスノズル５６に接続するガス供給系統として、プロピレンガスの供給ライン６１、水素ガスの供給ライン６２、及びアルゴンガスの供給ライン６３を有する。各ガス供給ライン６１〜６３は、それぞれのガス源に接続し、ガスの流量を調節するマスフローコントローラ（ＭＦＣ）６４〜６６、及びこれらのＭＦＣ６４〜６６に対して設けられたガスバルブ６７〜６９をそれぞれ有している。各ガス供給ライン６１〜６３から供給されるガスは、ガスノズル５６に到達する前に混合され、ガスノズル５６を通過する。この後、ガス拡散板５５によってシャワーヘッド型電極５４全体に均一に行き渡るように拡散され、シャワーヘッド型電極５４に設けられた多数の孔を通過してウェハ７２上に供給される。シャワーヘッド型電極５４に電気的に接続されるように１３．５６ＭＨｚ等の電力を供給可能な高周波電源７０、及び４００ＫＨｚ等の電力を供給可能な低周波電源７１が設けられ、それぞれ、シャワーヘッド型電極５４にプラズマ励起用の電力を供給する。高周波電源７０及び低周波電源７１の他端はそれぞれ接地されている。
【００３３】
平行平板型プラズマＣＶＤ装置５０を用いてカーボン膜を形成するには、以下のように行う。まず、ゲートバルブ５９からウェハ７２をリアクタ５１内に挿入し、ウエハ搬送ポジションでウエハサセプタ５３上に載せ、次いで、ウエハサセプタ５３を堆積ポジションにセットする。続いて、ウェハ７２をウエハサセプタ５３が内臓するヒータによって加熱する。次に、ガス供給系統に対する操作により、ガスノズル５６から堆積チャンバ５２内に所定流量の混合ガスを供給しつつ、圧力調整弁を制御して、堆積チャンバ５２内を所定の圧力に調節する。
【００３４】
堆積チャンバ５２内の圧力が安定し、ウェハ７２の温度が所定の温度に達したら、高周波電源７０及び低周波電源７１を用いて、シャワーヘッド型電極５４とウエハサセプタ５３の間に電力を供給し、プラズマを発生させる。これによって、ウェハ７２上にアモルファスカーボンの堆積が開始される。アモルファスカーボン膜が所望の膜厚に達したら、高周波電源７０及び低周波電源７１による電力の供給を停止し、続いて、ガス供給系統からの混合ガスの供給を停止して、堆積を終了する。最後に、ウエハサセプタ５３をウエハ搬送ポジションまで下降させ、ゲートバルブ５９からウェハ７２を取り出す。
【００３５】
成膜後のアモルファスカーボン膜４２の組成は、Ｃが８５ａｔｏｍ％、Ｈが１５ａｔｏｍ％となる。次に、６００℃で１時間、アモルファスカーボン膜４２のアニール処理を行う。これにより、アモルファスカーボン膜４２の組成は、Ｃが９０ａｔｏｍ％、Ｈが１０ａｔｏｍ％となり、水素含量が低下する。プラズマＣＶＤ法により、アモルファスカーボン膜４２上に、例えば、膜厚が６０ｎｍの第２のシリコン窒化膜４３を形成する。プラズマＣＶＤ法により、第２のシリコン窒化膜４３上に、膜厚が４０ｎｍの第２のシリコン酸化膜４４を形成する。第２のシリコン酸化膜４４上に第１の反射防止膜４５を塗布して形成する。次に、リソグラフィー技術を利用して、第１の反射防止膜４５のパターン（第３のマスク）を形成する。
【００３６】
図２Ｂに示すように、第３のマスク４５を用いて、第２のシリコン酸化膜４４および第２のシリコン窒化膜４３をエッチングする。この際、第２のシリコン窒化膜４３は膜厚方向の途中までエッチングして、その下のアモルファスカーボン膜４２が露出しないようにする。これにより、第２のシリコン酸化膜４４および第２のシリコン窒化膜４３内に溝部３９が形成される。
【００３７】
図２Ｃに示すように、第３のマスク４５を除去した後、低温のＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、露出した第２のシリコン酸化膜４４および第２のシリコン窒化膜４３上から構成される溝部３９の内壁上に、第３のシリコン酸化膜４６を形成する。この際、溝部３９を埋め込まないように、第３のシリコン酸化膜４６を形成する。
【００３８】
図２Ｄに示すように、第３のシリコン酸化膜４６の全面を覆うように、第２の反射防止膜４７を形成する。この際、溝部３９は、第２の反射防止膜４７で埋め込まれる。
【００３９】
図３Ａに示すように、第２の反射防止膜４７と、溝部３９の側面上の第３のシリコン酸化膜４６と、溝部３９の側面上の第３のシリコン酸化膜４６の直下に位置する第２のシリコン窒化膜４３とを除去して、ライン状のパターンを形成する。
【００４０】
図３Ｂに示すように、第２および第３のシリコン酸化膜４４および４６を有するライン状のパターンをマスクに用いて、アモルファスカーボン膜４２のエッチングを行う。
【００４１】
図３Ｃに示すように、第２および第３のシリコン酸化膜４４および４６、アモルファスカーボン膜４２を有するライン状のパターンをマスクに用いて、第１のシリコン酸化膜４１および第１のシリコン窒化膜４０のエッチングを行う。これにより、第１のシリコン酸化膜４１および第１のシリコン窒化膜４０からなる第２のマスクを形成する。
【００４２】
図３Ｄに示すように、アモルファスカーボン膜４２（第１のマスク）および第２のマスクを用いて、半導体基板１のエッチングを行う。この際、第２および第３のシリコン酸化膜４４、４６および第２のシリコン窒化膜４３は除去される。
【００４３】
本実施例では、アモルファスカーボン膜４２は、炭化水素ガスおよび水素ガスを原料ガスとして形成される。また、成膜後のアモルファスカーボン膜４２に対してアニール処理が行われる。このため、上記実験例１〜９で検討したように、アモルファスカーボン膜４２の膜密度が約１．７５（ｇ／ｃｍ3）に増加して（図５）、そのエッチング耐性が向上する（エッチングレート；１００ｎｍ／ｍｉｎ；図７）と共に、膜ストレスも約＋５０ＭＰａと、−１００ＭＰａ〜＋１００ＭＰａの好適な範囲内に制御することができる（図８）。従って、アモルファスカーボン膜４２の膜厚を従来と比べて薄くすることができ（本実施例ではアニール前で１４０ｎｍ、従来例では２００ｎｍ）、アモルファスカーボン膜４２の撚れを効果的に防止することができる。
【００４４】
この結果、図３Ｅの平面図に示すように、図３Ｄの工程時に、アモルファスカーボン膜４２のパターン（第１のマスク）に撚れが発生せず、結果的に、第１のマスクを用いた半導体基板１のエッチング時に半導体基板１内に撚れのない所望のパターン５を形成することができる。また、装置特性の劣化を防止して、歩留まりを向上させることができる。
【００４５】
この後、カーボン膜４２、シリコン酸化膜４１およびシリコン窒化膜４０を除去する。
【００４６】
なお、アニール処理後のアモルファスカーボン膜４２の膜ストレスが−１００ＭＰａ〜＋１００ＭＰａとなる限り、アニール処理の温度は６００℃に限定されない。好ましくは５００〜８００℃でアニール処理を行うのが良く、より好ましくは６００〜７００℃でアニール処理を行うのが良い。
アニール処理前のアモルファスカーボン膜４２中の水素原子の含量は、１５〜１８ａｔｏｍ％、密度は１．７〜１．９ｇ／ｃｍ3であることが好ましい。また、アニール処理後のアモルファスカーボン膜４２中の水素原子の含量は、１０〜１３ａｔｏｍ％、密度は１．８〜２．０ｇ／ｃｍ3であることが好ましい。
アニール処理前のアモルファスカーボン膜４２の膜厚は２００ｎｍ未満であることが好ましい。本実施例では、アモルファスカーボン膜４２が十分なエッチング耐性を有するため、上記範囲までアモルファスカーボン膜４２の膜厚を薄くして、パターニング後のアモルファスカーボン膜４２の撚れを効果的に防止することができる。
【００４７】
本実施例では、カーボン膜を形成する際の原料ガスである炭化水素ガスとしてプロピレン（Ｃ3Ｈ6）ガスを使用したが、炭化水素ガスはプロピレンガスに限定されない。炭化水素ガスとしては例えば、プロピレンガス以外にも、エタン（Ｃ2Ｈ6）ガス、プロパン（Ｃ3Ｈ8）ガス、ブタン（Ｃ4Ｈ10）ガス、アセチレン（Ｃ2Ｈ2）ガス、プロピン（Ｃ3Ｈ4）ガスなどの炭化水素化合物ガス、及びこれらの混合物を用いることができる。
【００４８】
また、本実施例では、キャリアガスとしてアルゴン（Ａｒ）ガスを使用したが、他に、ヘリウム（Ｈｅ）等の希ガスを使用しても良い。
【００４９】
（第２実施例）
本実施例は、第１実施例に記載の方法により埋め込みゲート電極用のトレンチを形成した、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に関するものである。埋め込みゲート電極用のトレンチを形成する方法は、第１実施例と同様であるため、ここでは、製造後の半導体装置について説明する。
【００５０】
図４に示すように、本実施例の半導体装置は、半導体基板１７内において、素子分離領域１６に区画された活性領域１０内に、トレンチ９内に埋め込まれた埋め込みゲート電極１４、ソースおよびドレイン１１、１２および１５、シリコン酸化膜からなるゲート絶縁膜１３を有するトランジスタＴｒが設けられている。埋め込みゲート電極１４は、窒化チタン膜とタングステン膜の積層膜から形成されている。埋め込みゲート電極１４上には、シリコン窒化膜からなるキャップ絶縁膜１８が設けられている。ソースおよびドレインの一方１２は、ＤＯＰＯＳ（Ｄｏｐｅｄ  Ｐｏｌｙ  Ｓｉｌｉｃｏｎ）膜からなるビットコンタクトプラグ１９を介して、タングステン膜からなるビット線２３に接続されている。ビット線２３の側壁および上面上にはそれぞれ、シリコン窒化膜からなるビット線サイドウォール２４およびキャップ絶縁膜２５が形成されている。
【００５１】
半導体基板１７上には、シリコン酸化膜からなる第１層間絶縁膜２１、シリコン酸化膜からなる第２層間絶縁膜２２が設けられている。第１層間絶縁膜２１および２２内を貫通してソースおよびドレインの他方１１および１５に接続されるように、ＤＯＰＯＳ膜からなるセルコンタクトプラグ２０が設けられている。第２層間絶縁膜２２上には、第３層間絶縁膜２７が設けられている。第３層間絶縁膜２７内を貫通してセルコンタクトプラグ２０に接続されるように、タングステン膜からなるキャパシタコンタクトプラグ２６が設けられている。
【００５２】
第３層間絶縁膜２７上には、シリコン窒化膜からなるストッパ絶縁膜２８が設けられている。ストッパ絶縁膜２８内を貫通してキャパシタコンタクトプラグ２６に接続されるように、窒化チタン膜からなる下部電極２９が設けられている。下部電極２９上には順に、酸化ジルコニウム膜からなる容量絶縁膜３０、および窒化チタン膜からなる上部電極３１が設けられている。下部電極２９、容量絶縁膜３０および上部電極３１からキャパシタが構成されている。隣り合う下部電極２９間には、下部電極２９の倒壊を防止する目的で、シリコン窒化膜からなるサポート膜３３が設けられている。上部電極３１を覆うように、ＤＯＰＯＳ膜３２が設けられている。ＤＯＰＯＳ膜３２上には、シリコン酸化膜からなる第４層間絶縁膜３４が設けられている。第４層間絶縁膜３４上には、アルミニウム膜からなる上部配線３５が設けられている。
【００５３】
本実施例の半導体装置では、トランジスタＴｒならびにトランジスタＴｒのソースおよびドレインの他方１１または１５に接続されたキャパシタとから一つのメモリセルが構成されている。各活性領域１０には２つのトランジスタＴｒが設けられ、２つのメモリセルが形成されている。なお、真ん中に位置するソースおよびドレインの一方１２は、２つのトランジスタＴｒの間で共有されている。
【００５４】
本実施例では、埋め込みゲート電極用のトレンチ９を形成する際に、第1実施例で説明した方法を用いる。このように埋め込みゲート電極用のトレンチ９を形成することにより、トレンチ９のパターンの撚れが発生することを防止できる。この結果、トランジスタＴｒ特性の劣化によるＤＲＡＭの性能の低下を防止することができる。また、歩留まりを向上させることができる。
【符号の説明】
【００５５】
１  半導体基板
２  アモルファスカーボン膜
３  シリコン酸化膜
４  フォトレジストパターン
５  パターン
９  埋め込みゲート電極用のトレンチ
１１、１２、１５ソースおよびドレイン
１３  ゲート絶縁膜
１４  埋め込みゲート電極
１６  素子分離領域
１７  半導体基板
１８  キャップ絶縁膜
１９  ビットコンタクトプラグ
２０  セルコンタクトプラグ
２１  第１層間絶縁膜
２２  第２層間絶縁膜
２３  ビット線
２４  ビット線サイドウォール
２５  キャップ絶縁膜
２６  キャパシタコンタクトプラグ
２７  第３層間絶縁膜
２８  ストッパ絶縁膜
２９  下部電極
３０  容量絶縁膜
３１  上部電極
３２  ＤＯＰＯＳ膜
３３  サポート膜
３４  第４層間絶縁膜
３５  上部配線
３９  溝部
４０、４３  シリコン窒化膜
４１、４４、４６  シリコン酸化膜
４２  カーボン膜
４５  第１の反射防止膜
４７  第２の反射防止膜
５０  平行平板型プラズマＣＶＤ装置
５１  リアクタ
５２  堆積チャンバ
５３  ウエハサセプタ
５４  シャワーヘッド型電極
５５  ガス拡散板
５６  ガスノズル
５７  排気室
５８  排気ライン
５９  ゲートバルブ
６０  絶縁リング
６１  Ｃ3Ｈ6ガスの供給ライン
６２  Ｈ2ガスの供給ライン
６３  Ａｒガスの供給ライン
６４、６５、６６  マスフローコントローラ（ＭＦＣ）
６７、６８、６９  ガスバルブ
７０  高周波電源
７１  低周波電源
７２  ウェハ
Ｔｒ  トランジスタ
【図１】
2013251310.tif 000006
【図２】
2013251310.tif 000007
【図３】
2013251310.tif 000008
【図４】
2013251310.tif 000009
【図５】
2013251310.tif 000010
【図６】
2013251310.tif 000011
【図７】
2013251310.tif 000012
【図８】
2013251310.tif 000013
【図９】
2013251310.tif 000014