(57)【要約】【課題】半導体装置の不良品発生率を改善すること。【解決手段】基板と、基板上に形成された絶縁層１０と、絶縁層１０に埋め込まれ、ダマシン法で形成された複数のプラグ３０及び複数の配線２０と、絶縁層１０に埋め込まれた複数のダミープラグとを有し、プラグ３０の径をφ、プラグ３０の高さをｈ、配線２０の厚さをｆと定義した場合、複数のプラグ３０の中には５．５φ≦（ｈ＋ｆ）を満たす第１のプラグが含まれており、平面視で、第１のプラグを起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内におけるプラグ３０及びダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上である半導体装置。【選択図】図１
2013219304.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された絶縁層と、
前記絶縁層に埋め込まれ、ダマシン法で形成された複数のプラグ及び複数の配線と、
前記絶縁層に埋め込まれた複数のダミープラグと、
を有し、
前記プラグの径をφ、前記プラグの高さをｈ、前記配線の厚さをｆと定義した場合、前記複数のプラグの中には５．５φ≦（ｈ＋ｆ）を満たす第１のプラグが含まれており、
平面視で、前記第１のプラグを起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内における前記プラグ及び前記ダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上である半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１のプラグに接続する前記配線の幅をＷと定義した場合、
前記第１のプラグは、さらに、Ｗ≦８φを満たす半導体装置。
【請求項３】
基板上に形成された絶縁層に、ダマシン法で形成される複数のプラグ及び複数の配線のレイアウト及び設計寸法を含む設計データを取得する取得ステップと、
前記設計データを利用して、前記プラグの径の設計寸法をφ、前記プラグの高さの設計寸法をｈ、前記配線の厚さの設計寸法をｆと定義した場合に５．５φ≦（ｈ＋ｆ）を満たす第１の前記プラグを、前記レイアウトの中から抽出する抽出ステップと、
平面視で、前記第１のプラグを起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内における前記プラグ及びダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上となるように、前記レイアウトの中に前記ダミープラグを配置した修正レイアウトを作成するダミープラグ配置ステップと、
を有する半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記基板上に前記絶縁層を形成する絶縁層形成ステップと、
ドライエッチングにより、前記ダミープラグ配置ステップで作成した前記修正レイアウトを含む前記設計データに従い、前記絶縁層に、前記プラグ及び前記ダミープラグを形成するためのプラグホールと、前記配線を形成するための配線溝とを形成するエッチングステップと、
前記エッチングステップの後、前記プラグホール内を洗浄するウェット洗浄ステップと、
前記ウェット洗浄ステップの後、前記プラグホール及び前記配線溝内に金属を埋め込む埋め込みステップと、
を有する半導体装置の製造方法。
【請求項５】
請求項３又は４に記載の半導体装置の製造方法において、
前記抽出ステップでは、
前記プラグに接続する前記配線の幅をＷと定義した場合、前記第１のプラグとして、さらにＷ≦８φを満たす前記プラグを抽出する半導体装置の製造方法。
【請求項６】
基板上に形成された絶縁層に、ダマシン法で形成される複数のプラグ及び複数の配線のレイアウト及び設計寸法を含む設計データを取得する取得ステップと、
前記設計データを利用して、前記プラグの径の設計寸法をφ、前記プラグの高さの設計寸法をｈ、前記配線の厚さの設計寸法をｆと定義した場合に５．５φ≦（ｈ＋ｆ）を満たす第１の前記プラグを、前記レイアウトの中から抽出する抽出ステップと、
平面視で、前記第１のプラグを起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内における前記プラグ及びダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上となるように、前記レイアウトの中に前記ダミープラグを配置した修正レイアウトを作成するダミープラグ配置ステップと、
を有する半導体装置の設計方法。
【請求項７】
請求項６に記載の半導体装置の設計方法において、
前記抽出ステップでは、
前記プラグに接続する前記配線の幅をＷと定義した場合、前記第１のプラグとして、さらにＷ≦８φを満たす前記プラグを抽出する半導体装置の設計方法。
【請求項８】
コンピュータを、
基板上に形成された絶縁層に、ダマシン法で形成される複数のプラグ及び複数の配線のレイアウト及び設計寸法を含む設計データを取得する取得手段、
前記設計データを利用して、前記プラグの径の設計寸法をφ、前記プラグの高さの設計寸法をｈ、前記配線の厚さの設計寸法をｆと定義した場合に５．５φ≦（ｈ＋ｆ）を満たす第１の前記プラグを、前記レイアウトの中から抽出する抽出手段、
平面視で、前記第１のプラグを起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内における前記プラグ及びダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上となるように、前記レイアウトの中に前記ダミープラグを配置した修正レイアウトを作成するダミープラグ配置手段、
として機能させるための設計支援プログラム。
【請求項９】
請求項８に記載の設計支援プログラムにおいて、
前記抽出手段を、
前記プラグに接続する前記配線の幅をＷと定義した場合、前記第１のプラグとして、さらにＷ≦８φを満たす前記プラグを抽出するように機能させるための設計支援プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法、半導体装置の設計方法、及び、プログラムに関する。
【背景技術】
【０００２】
近年、半導体の低抵抗銅配線形成にはダマシン(damascene)法が普及している。例えば、微細な配線とビアを同時に形成するデュアルダマシン法などがある。
【０００３】
特許文献１（特開２００６−１５６９９８号公報）には、孤立パターン周辺の領域のパターン被覆率を増加させる課題を解決するための技術が記載されている。具体的には、層間絶縁膜に設けられる配線パターン、及び層間絶縁膜に埋め込まれるホールパターンの配線レイアウト及びホールレイアウトを取得して、同一配線層内で配線パターンを配置するパターン処理領域においてホールレイアウトの中から配線パターンに接続されるホールパターンを抽出する。次いで、ホールパターンを含むように第１の処理領域を抽出して、第１の処理領域に含まれる配線パターンのパターン被覆率を算出する。そして、パターン被覆率に基づいて、第１の処理領域に追加パターンを発生させる。
【０００４】
特許文献２（特開２００７−３０５７１３号公報）には、ビアの配置に粗密のばらつきがある場合、エッチングレートが変化する問題を解決するための技術が記載されている。具体的には、（１）配線レイアウト情報をもとにビアパターンの密度が低い領域を抽出する。（２）次に、選択された領域内のビアパターンの周辺領域において、第１の配線と第２の配線のいずれか一方に接続されたダミービアパターンを配置する。このように配線が混雑する箇所にもダミービアを配置することで、上記問題の解決を図っている。なお、ダミービアの配置ルールについては特に言及していない。
【０００５】
特許文献３（特開２００６−１００５７１号公報）には、ビア密度の特に高い領域の端部で、平坦な層間絶縁膜表面が得られないという問題を解決するための技術が記載されている。具体的には、ビアの存在しない層間絶縁膜領域に、下層配線に到達しないダミービアを、ビアが形成される領域から、徐々にその密度を減少させて形成する。そして、ビアとダミービアを埋め込むように金属層を半導体基板の上に形成する。なお、ダミービアの配置ルールは、ビアの存在しない領域に１％以上１５％以下の密度で形成することと、ダミービア１個の面積をビアの２５％以上７５％以下にする規定が記載されているが、具体的なレイアウト位置の規定はない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１５６９９８号公報
【特許文献２】特開２００７−３０５７１３号公報
【特許文献３】特開２００６−１００５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ダマシン法を用いた場合、特にドライエッチング直後の残渣除去を行わないと、後に上層配線と下層配線を電気的に接続することになるビアの底に絶縁物が堆積したままとなり、配線の断線した不良品を作製するリスクが発生する。微細化に伴い、ビアの高アスペクト比化やビア径の微細化が進むに連れ、ドライエッチング工程での残渣が増加する一方で、ドライエッチングに引き続いて行うウェット洗浄工程において、ビアホール中に存在する残渣を吐き出し、除去する効率が低下する。また、上記では配線工程におけるビアホール内の残渣の問題について説明したが、拡散層やゲートと配線を接続するコンタクトホールの作製工程においても、ホール径の微細化や高アスペクト比化が進んでおり、同様にドライエッチング後のウェット洗浄における、ホール内の残渣除去効率の向上が必要である。
【課題を解決するための手段】
【０００８】
本発明によれば、基板と、前記基板上に形成された絶縁層と、前記絶縁層に埋め込まれ、ダマシン法で形成された複数のプラグ及び複数の配線と、前記絶縁層に埋め込まれた複数のダミープラグと、を有し、前記プラグの径をφ、前記プラグの高さをｈ、前記配線の厚さをｆと定義した場合、前記複数のプラグの中には５．５φ≦（ｈ＋ｆ）を満たす第１のプラグが含まれており、平面視で、前記第１のプラグを起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内における前記プラグ及び前記ダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上である半導体装置が提供される。
【０００９】
また、本発明によれば、基板上に形成された絶縁層に、ダマシン法で形成される複数のプラグ及び複数の配線のレイアウト及び設計寸法を含む設計データを取得する取得ステップと、前記設計データを利用して、前記プラグの径の設計寸法をφ、前記プラグの高さの設計寸法をｈ、前記配線の厚さの設計寸法をｆと定義した場合に５．５φ≦（ｈ＋ｆ）を満たす第１の前記プラグを、前記レイアウトの中から抽出する抽出ステップと、平面視で、前記第１のプラグを起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内における前記プラグ及び前記ダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上となるように、前記レイアウトの中に前記ダミープラグを配置した修正レイアウトを作成するダミープラグ配置ステップと、を有する半導体装置の製造方法が提供される。
【００１０】
また、本発明によれば、基板上に形成された絶縁層に、ダマシン法で形成される複数のプラグ及び複数の配線のレイアウト及び設計寸法を含む設計データを取得する取得ステップと、前記設計データを利用して、前記プラグの径の設計寸法をφ、前記プラグの高さの設計寸法をｈ、前記配線の厚さの設計寸法をｆと定義した場合に５．５φ≦（ｈ＋ｆ）を満たす第１の前記プラグを、前記レイアウトの中から抽出する抽出ステップと、平面視で、前記第１のプラグを起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内における前記プラグ及びダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上となるように、前記レイアウトの中に前記ダミープラグを配置した修正レイアウトを作成するダミープラグ配置ステップと、を有する半導体装置の設計方法が提供される。
【００１１】
また、本発明によれば、コンピュータを、基板上に形成された絶縁層に、ダマシン法で形成される複数のプラグ及び複数の配線のレイアウト及び設計寸法を含む設計データを取得する取得手段、前記設計データを利用して、前記プラグの径の設計寸法をφ、前記プラグの高さの設計寸法をｈ、前記配線の厚さの設計寸法をｆと定義した場合に５．５φ≦（ｈ＋ｆ）を満たす第１の前記プラグを、前記レイアウトの中から抽出する抽出手段、平面視で、前記第１のプラグを起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内における前記プラグ及びダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上となるように、前記レイアウトの中に前記ダミープラグを配置した修正レイアウトを作成するダミープラグ配置手段、として機能させるための設計支援プログラムが提供される。
【００１２】
本発明によれば、平面視で、５．５φ≦（ｈ＋ｆ）を満たす第１のプラグを起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内における前記プラグ及びダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上となるように、ダミープラグを配置する。
【００１３】
ここで、プラグホール内の残渣除去のためのウェット洗浄において、ホール付近でのウェハ表面方向の洗浄液流速が、ホール底からホール外への洗浄液のウェハ垂直方向の流速に比べはるかに大きくなると、ホール内の洗浄液はホール外に押し出されにくくなる。かかる場合、ホール内の残渣が十分に除去されない。本発明者は、５．５φ≦（ｈ＋ｆ）を満たす第１のプラグを形成するためのプラグホールは、当該問題が生じやすいことを見出した。
【００１４】
本発明によれば、設計上の制約などにより５．５φ≦（ｈ＋ｆ）を満たす第１のプラグが存在する場合であっても、第１のプラグを形成するためのプラグホール付近に、上記条件でダミープラグを形成するためのプラグホールを形成し、第１のプラグを形成するためのホール付近のホール密度を局所的に大きくすることで、プラグホール底からホール外への洗浄液の効率的な押し出しを実現することができる。
【発明の効果】
【００１５】
本発明によれば、半導体装置の不良品発生率を改善することができる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態の半導体装置の一部の断面模式図である。
【図２】本実施形態の半導体装置のプラグと配線の関係を説明するための模式図である。
【図３】本実施形態の半導体装置のプラグとダミープラグの配置例を説明するための模式図である。
【図４】本実施形態の作用効果を説明するための図である。
【図５】本実施形態の作用効果を説明するための図である。
【図６】本実施形態の作用効果を説明するための図である。
【図７】本実施形態の作用効果を説明するための図である。
【図８】本実施形態の作用効果を説明するための図である。
【図９】本実施形態の作用効果を説明するための図である。
【図１０】本実施形態の作用効果を説明するための図である。
【図１１】本実施形態の作用効果を説明するための図である。
【図１２】本実施形態の作用効果を説明するための図である。
【図１３】本実施形態の半導体装置の設計方法の処理の流れの一例を説明するためのフローチャートである。
【図１４】本実施形態の作用効果を説明するための図である。
【図１５】本実施形態の作用効果を説明するための図である。
【図１６】本実施形態の作用効果を説明するための図である。
【図１７】本実施形態の作用効果を説明するための図である。
【図１８】本実施形態の作用効果を説明するための図である。
【図１９】本実施形態の半導体装置の製造方法の処理の流れの一例を説明するためのフローチャートである。
【図２０】本実施形態の作用効果を説明するための図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１８】
図１は、本実施形態の半導体装置の一部を抽出して示した断面模式図の一例である。
【００１９】
図１に示すように、本実施形態の半導体装置は、基板（不図示）と、基板上に形成された絶縁層１０と、絶縁層１０に埋め込まれ、ダマシン法で形成された複数のプラグ３０及び複数の配線２０と（図では１つのプラグ３０及び１つの配線２０のみ表示）、絶縁層１０に埋め込まれた複数のダミープラグ（不図示）とを有する。図１には、プラグ３０と接続する下層配線４０と、ＳｉＯ２膜５０と、エッチングストッパ膜６０とがさらに示されている。なお、図示しないが、配線２０と同層にはダミー配線が形成され、ダミー配線とダミープラグは接続していてもよい。プラグ３０は、ビア及びコンタクトを含む概念であるが、以下では、プラグ３０がビアである場合を例に説明する。すなわち、複数のプラグ３０及び複数の配線２０は、デュアルダマシン法で一体形成される。また、基板上にはトランジスタ等の電子素子が形成され、配線２０及び下層配線４０は、当該電子素子と接続していてもよい。
【００２０】
図２は、プラグ３０と、当該プラグ３０と一体形成された配線２０とを示す平面模式図の一例である。
【００２１】
ここで、図１及び２に示すように、プラグ３０の底面における径（プラグ３０の径）をφ、プラグ３０の底面から当該プラグに接続する配線２０の底面までの高さ（プラグ３０の高さ）をｈ、プラグ３０と接続した配線２０の厚さをｆと定義した場合、本実施形態の半導体装置は、［条件１］５．５φ≦（ｈ＋ｆ）を満たすプラグ３０である第１のプラグ３０´を、少なくとも１つ有する。
【００２２】
なお、第１のプラグ３０´は、条件１に加えて、さらに次の要件を満たしていてもよい。すなわち、図２に示すように、プラグ３０に接続する配線２０の幅をＷと定義した場合、第１のプラグ３０´は、さらに、［条件２］Ｗ≦８φを満たしていてもよい。
【００２３】
以下で詳述するが、このような第１のプラグ３０´を有している場合、第１のプラグ３０´を形成するためのプラグホール、及び、配線２０を形成するための配線溝をドライエッチングにより形成後、当該プラグホール内に存在する残渣をウェットエッチングにより十分に洗浄するのが困難になり得る。本実施形態の半導体装置は、第１のプラグ３０´の周辺にダミープラグを配置することで、当該不都合を軽減している。
【００２４】
図３は、第１のプラグ３０´を含む複数のプラグ３０、及び、複数のダミープラグ３２のレイアウトを示す平面模式図の一例である。図３に示すように、本実施形態の半導体装置を平面視した状態で、第１のプラグ３０´を起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域３１を任意に定義した場合、扇形領域３１内におけるプラグ３０及びダミープラグ３２の総面積が、扇形領域３１の面積に対して０．３％以上である。すなわち、当該条件を満たすように、複数のダミープラグ３２が設けられている。なお、扇形領域３１内に位置するプラグ３０の中には、扇形領域の中心角部分に位置する第１のプラグ３０´とは異なる第１のプラグ３０´が含まれていてもよい。
【００２５】
なお、図１に示す積層構造におけるプラグ３０及びダミープラグ３２のレイアウト以外の構成、例えば、基板、絶縁層１０、プラグ３０、配線２０、ダミープラグ３２、下層配線４０、ＳｉＯ２膜５０、エッチングストッパ膜６０の材料等は特段制限されず、従来技術に準じてあらゆる選択が可能である。
【００２６】
本実施形態の半導体装置は、複数の層が積層した積層構造を有し、当該積層構造の中に、図１乃至３を用いて説明した積層構造が１つ以上存在する。なお、その他の層の構成は特段制限されず、従来技術に準じたあらゆる構成とすることができる。
【００２７】
次に、本実施形態の半導体装置の作用効果について説明する。まず、図４及び５を用いて、上記レイアウトルールに従いプラグ３０及びダミープラグ３２を配置することで、プラグホールの洗浄性が向上するメカニズムを説明する。
【００２８】
プラグホールが深く、かつ径が小さい場合には、ウェット洗浄の際、ウェハ表面方向の流れに抗して、一度プラグホール内に入り込んだ洗浄液が対流現象によってプラグホール外に押し出されることが難しくなる。すなわち、洗浄液はプラグホール内のみを循環してしまうため、洗浄液に溶出もしくは拡散した残渣はプラグホール外に放出されない。
【００２９】
このような不都合は、上記条件を満たす第１のプラグ３０´を形成するためのプラグホールに生じやすいことを、本発明者は見出した。
【００３０】
ここで、図５に、半導体装置の不良発生率とプラグ３０のアスペクト比（（ｈ＋ｆ）／φ）との関係（条件１に関係するデータ）、図６に同じく不良発生率と上層配線２０の幅（Ｗ）との関係（条件２に関係するデータ）、図７に同じく不良発生率と、上層の配線端ビア端間距離（ｄ）の関係を示す。
【００３１】
図５より、アスペクト比（（ｈ＋ｆ）／φ）が５．５を超えると、不良率が急激に増加することが分かる。当該事実から、条件１が導き出される。また、図６より、ビア径に対して配線幅が十分に大きいと不良率が減少することが分かる。これは、ビア径に対して配線幅が十分に大きいと、プラグホール内に入り込んだ洗浄液がプラグホール外に押し出され易くなる結果と考えられる。さらに、図６より、ビア径：６６ｎｍに対して、配線幅が５２８ｎｍよりも大きいと不良率が低く、配線幅が５２８ｎｍよりも小さくなると、不良率が急激に増加することが分かる。当該データより、条件２が導き出される。また、図７より、配線端からの距離が大きくなるにつれ不良率が減少していることが分かる。
【００３２】
なお、Ｗおよびｄが十分に大きい場合には、配線２０を形成するための溝内に存在する液と、プラグホール内に存在する液とが容易に交換される。この場合、プラグホールのアスペクト比は、プラグホールの高さｈに基づいて勘案することができる（ｈ／φ）。これに対し、Ｗが細く、かつ／または、ｄが小さい場合には、配線２０を形成するための溝内に存在する液と、プラグホール内に存在する液とが容易に交換されにくい。この場合、プラグホールのアスペクト比は、プラグホールの高さｈ及び配線２０の厚さｆに基づいて、（ｈ＋ｆ）／φと勘案することができる。すなわち、かかる場合、アスペクト比が大きくなり、プラグホール内の洗浄がより困難となる。
【００３３】
このような不都合に対し、本実施形態では、第１のプラグ３０´を形成するためのプラグホール周辺に、所定のルールに従い必要に応じてダミープラグ３２を形成するためのプラグホールを形成し、当該付近におけるホールの局所密度を上げる。このようにすれば、複数のプラグホールからの対流現象の総和によって、ウェハ垂直方向の流れのベクトル成分が多くなるため、プラグホール近傍での液の流れのベクトルのうちウェハ表面方向成分が小さくなるので、液はプラグホールから外に押し出されやすくなる。
【００３４】
このメカニズムの根拠となる関係を示す図として、プラグピッチと半導体装置の不良発生率の関係を図８に示す。
【００３５】
まず、図２０に示すように、５×５．３ｍｍのサブショット領域の中央にプラグを配置した。当該プラグは、φ＝６６ｎｍ、ｈ＝３６５ｎｍ、当該プラグと接続する配線の幅Ｗ＝６６ｎｍ、平面視における当該プラグの端部から、当該プラグに接続する配線の端部までの距離のうち最短の距離ｄ＝０、プラグデータ率勘案角度θ＝１８０°とした。このようなサブショット領域を複数用意し、個別に、当該プラグを中心とした半径１９８００ｎｍ、９９００ｎｍ、６６００ｎｍ各々の円を想定し、当該円内にプラグを一定ピッチで配置して、プラグピッチと不良率の関係を測定した。なお、サブショット領域内における当該円外にはプラグを配置しないことで、擬似的に、疎ピッチ領域を形成した。各々の結果は、図８に示す「半径：１９８００ｎｍ」、「半径：９９００ｎｍ」、「半径：６６００ｎｍ」のデータである。なお、図８に示す「半径：６６００ｎｍ。円外に２６４ｎｍピッチでダミープラグを配置」は、上記の中の１つと同様に半径６６００ｎｍの円を想定し、当該円内にプラグを一定ピッチで配置するとともに、サブショット領域内における当該円外全体にも２６４ｎｍピッチでダミープラグを配置した場合の結果を示している。各々、円内のプラグのピッチを変化させることで、円内のプラグの局所データ率を変化させている。
【００３６】
ここで、プラグデータ率勘案角度について説明する。ある１つのプラグに着目したときに、近傍の２つのプラグとの間の仰角を考える。ここでは、１つ目のプラグだけを定義しているので、プラグ同士を直線で結んだ場合、１８０度になる。ところで、ウェハ洗浄時には、表面の水はウェハ中心を中心とする円弧状に回転していると考えられる。単位時間当たりにある面積の表面に存在する水も扇形の領域に存在していると考えられる。この領域内にあるプラグのデータ率を勘案する必要があり、そのための扇形の仰角の角度である。
【００３７】
図８より、半径が６６００ｎｍ（円外にダミープラグを配置せず）と、半径が６６００ｎｍ（円外にダミープラグを配置）のデータを比較すると、円外にダミープラグを配置することで、不良の発生率を減少できることが分かる。これは、円外に密ピッチでダミープラグを配置することで、円の中心に位置するプラグは密ピッチプラグの挙動をするためと考えられる。
【００３８】
また、図８より、半径が６６００ｎｍ（円外にダミープラグを配置せず）、半径９９００ｎｍ及び半径１９８００ｎｍの場合はいずれも、プラグピッチが所定値より大きくなると不良率が増加し始めることが分かる。半径が６６００ｎｍ（円外にダミープラグを配置せず）の場合は、プラグピッチが７００ｎｍ付近よりも大きくなると急激に不良率が増加するが、半径を９９００ｎｍに拡大すると、プラグピッチが１０００ｎｍ付近よりも大きくなると急激に不良率が増加する。すなわち、半径に依存して、プラグピッチと不良率との関係が変動する。しかし、半径１９８００ｎｍの場合は、半径９９００ｎｍと同様、プラグピッチが１０００ｎｍ付近よりも大きくなると急激に不良率が増加する。すなわち、半径が９９００ｎｍを超えると、半径に依存したプラグピッチと不良率との関係の変動がなくなる。
【００３９】
そこで、本実施形態では、条件１を満たすプラグがφ＝６６ｎｍである場合、当該プラグを中心とした半径９９００ｎｍ（＝１５０φｎｍ）の円領域（図２０参照）に、必要に応じてダミープラグを配置し、当該プラグを起点に伸びる２本の半径の長さ９９００ｎｍ（＝１５０φｎｍ）以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内におけるプラグ及びダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上となるようにする。
【００４０】
なお、条件１を満たすプラグを中心とした半径１５０φｎｍ以上、例えば半径２００φｎｍの円領域に、必要に応じてダミープラグを配置し、当該プラグを起点に伸びる２本の半径の長さ２００φｎｍ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内におけるプラグ及びダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上となるようにしてもよい。しかし、上述の通り、半径１５０φｎｍと半径１５０φｎｍ以上の場合とでは、プラグピッチと不良率との関係に変動がない。このため、半径１５０φｎｍと半径１５０φｎｍ以上の場合とでは、得られる本発明の効果に大きな相違がない。そこで、本実施形態では、半径１５０φｎｍを採用する。かかる場合、プラグ設計時におけるダミープラグの配置処理等におけるコンピュータ処理負担を小さくでき、好ましい。
【００４１】
また、図９のような液をウェハ上から流す枚葉式洗浄を用いた場合におけるウェハ上の各位置での液膜厚の関係を示す。用いたウェハは直径３００ｍｍウェハである。ウェハ上には純水を、常温状態、２．０Ｌ／ｍｉｎで供給した。図に示すように、ウェハの回転によってウェハ上に位置する液量が決定されることになる。
【００４２】
なお、この回転速度は、実際にはウェハ裏面への洗浄液の回りこみ防止などの観点で、３００ｒｐｍ以上に設定されることが多い。当該点を考慮し、図１１に示すパターンを用いて、扇形領域３１の中心角を決定した。
【００４３】
図１１に示すパターンは、中心角が所定角度である（図１１の場合、６０°）複数の扇形を規則正しく配列するとともに、プラグを所定の密度で配置した扇形（密集域）と、プラグを配置していない扇形（疎域）とを交互に配列している。密集域には、扇形内におけるプラグの総面積が、扇形の面積に対して４．９０８％となるようにプラグを配置した。なお、複数の扇形各々の２つの半径の交点（複数の扇の中心）には、第１のプラグ３０´が位置する。
【００４４】
ここで、図１２に、扇形の中心角と、上記第１のプラグ３０´の不良率との関係を示す。図１２に示すビアの密集域／疎域の形成角度が６０°以下の場合、第１のプラグ３０´に不良が発生しにくくなることがわかる。これより、円弧状の検索範囲の角度を６０°に設定する。
【００４５】
次に、図１８に、φ＝６６ｎｍ、（ｈ＋ｆ）＝３６５ｎｍ、Ｗ＝６６ｎｍである第１のプラグ３０´及び配線２０を有する半導体装置において、（１）ダミープラグ３２を本実施形態のルールに従い配置した本実施形態の半導体装置（ダミー有）と、（２）ダミープラグ３２を配置せず、局所的に、プラグ３０の総面積が、扇形領域３１の面積に対して０．３％未満（０．１３６％）である扇形領域３１を有する比較例（ダミー無）と、の不良率の違いを示す。当該データより、本実施形態によれば、半導体装置の不良率の問題を改善できることが分かる。
【００４６】
以上述べたとおり、本実施形態では、一定領域中に含まれるプラグ３０及びダミープラグ３２の密度を適切に制御することにより、プラグ底のリンス性低下に基づく、プラグ歩留りの不良率を是正することができる。
【００４７】
次に、本実施形態の半導体装置の製造方法について説明する。
【００４８】
本実施形態の半導体装置の製造方法は、図１３のフローチャートで示されるような半導体装置の設計方法を含む。図１３に示すように、本実施形態の半導体装置の設計方法は、取得ステップＳ１０と、抽出ステップＳ２０と、ダミープラグ配置ステップＳ３０と、を有する。
【００４９】
取得ステップＳ１０では、基板上に形成された絶縁層１０に、ダマシン法で形成される複数のプラグ３０及び複数の配線２０のレイアウト及び設計寸法を含む設計データを取得する。
【００５０】
当該レイアウトは、少なくとも、平面レイアウトを含む。また、設計寸法は、少なくとも、プラグ３０各々の径（φ）、プラグ３０各々の高さ（ｈ）、プラグ３０と接続した配線２０各々の厚さ（ｆ）、プラグ３０に接続する配線２０各々の幅（Ｗ）が含まれる。そして、平面レイアウト及びこれら設計寸法を利用すれば、平面視におけるプラグ３０の端部から、当該プラグ３０に接続する配線２０の端部までの距離のうち最短の距離（ｄ）、及び、プラグ３０各々の平面積を算出することができる。
【００５１】
抽出ステップＳ２０では、取得ステップＳ１０で取得した設計データを利用して、レイアウトに含まれる複数のプラグ３０の中から、［条件１］５．５φ≦（ｈ＋ｆ）を満たす第１のプラグ３０´を抽出する。
【００５２】
なお、抽出ステップＳ２０では、条件１に加えて、［条件２］Ｗ≦８φを満たすプラグ３０を、第１のプラグ３０´として抽出してもよい。
【００５３】
ダミープラグ配置ステップＳ３０では、複数のプラグ３０の平面レイアウト上で、抽出ステップＳ２０で抽出した第１のプラグ３０´を起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域３１を定義した場合、扇形領域３１内におけるプラグ３０及びダミープラグ３２の総面積が、当該扇形領域３１の面積に対して０．３％以上となるように、レイアウトの中にダミープラグ３２を配置した修正レイアウトを作成する。
【００５４】
このような修正レイアウトを作成する手段は特段制限されないが、以下、一例を説明する。
【００５５】
まず、１つの第１のプラグ３０´に着目し、平面視で、当該第１のプラグ３０´の中心を原点として、当該第１のプラグ３０´と接続する直上層の配線２０の長手方向でかつ、当該第１のプラグ３０´の端部からの距離が大きい方向をθ＝０となるように極座標（ｒ，θ）を定義する（図１４参照）。次に、この極座標の原点（第１のプラグ３０´）を起点にして伸びる２本の半径の長さが１５０φ以下（図示する例では１５０φ）、中心角が６０°の扇形領域３１を定義する。例えば、２本の半径の内、１本をθ＝０とする。そして、当該扇形領域３１を、極座標の原点を中心に０．７５°ずつ回転させながら、計４８０個の扇形領域３１を定義する。
【００５６】
ここで、検索領域を０．７５°ずつ回転させる理由について図１５を用いて述べる。半径１５０φの扇形の最外周にもう一つのプラグが存在したと仮定し、この最外周のプラグの円弧の弧方向の近傍に、当該プラグとショートのないようにダミープラグを配置するには、最低でも２φの距離を離す必要がある。Arctan（２φ／１５０φ）＝０．７６°であることから、上述のように０．７５°ずつ回転させれば、一つのプラグに対し全方位でプラグの密度を網羅的に検索できることになる。
【００５７】
次に、４８０個の扇形領域３１各々に対して、各扇形領域３１内におけるプラグ３０の総面積が、扇形領域３１の面積に対して０．３％以上であるか否かを判断する。そして、０．３％未満である扇形領域３１を、「疎ピッチ領域」として抽出する。その後、抽出した疎ピッチ領域に、扇形領域３１内におけるプラグ３０及びダミープラグ３２の総面積が、扇形領域３１の面積に対して０．３％以上となるように、ダミープラグ３２を配置していく。
【００５８】
ダミープラグ３２の配置の手法は特段制限されないが、ダミープラグ３２やダミー配線を必要以上に配置すると、回路動作に寄与する配線２０、プラグ３０と、ダミー配線、ダミープラグの間に発生する電気容量のため、回路の遅延が発生する可能性がある。このため、なるべく少数のダミープラグ３２及びダミー配線を配置し、製造プロセス上の課題を解決する必要がある。以下、一例を説明する。
【００５９】
（１）大前提として、「疎ピッチ領域」の中のうち、プラグ３０と配線２０の配置関係を規定するデザインルールに従って、ダミープラグ３２、及びダミー配線を配置しても回路動作上問題のない領域に、ダミープラグ３２、及びダミー配線を配置する。「回路動作上問題のない領域」は、主に、新たに配線を配置することで、（イ）すでに配置してある他の配線とショート（あるいは配線間ＴＤＤＢ（Time Dependent Dielectric Breakdown）の劣化）をおこさないこと、（ロ）配線間容量の増加により、寄生容量が発生し、回路のインピーダンスが増大しないこと、の２点を満たす領域である。
【００６０】
（２）次に、１つの第１のプラグ３０´に着目して、配置するダミープラグの数を可能な限り少なくするレイアウト方法の一例について述べる。
【００６１】
例えば、連続して所定数（例：８０個以上）の扇形領域３１が疎ピッチ領域に該当する場合には、連続する疎ピッチ領域のうち、まず最もθの小さい疎ピッチ領域の内部で、かつ、θがなるべく大きく、ｒがなるべく小さい位置に、ダミープラグ及びダミー配線を配置する（図１５）。このように、連続する疎ピッチ領域のなるべく中央付近にダミープラグ及びダミー配線を配置すれば、複数の疎ピッチビア領域に跨ってダミープラグを配置することができるので、配置するダミープラグの個数を少なくすることが出来る。また、ｒを可能な限り小さくすれば、第１のプラグ３０´付近のプラグ密度を大きくすることができるので、本発明の本質上好ましい。さらに、第１のプラグ３０´付近のプラグ密度を大きくすれば、比較的容易に、「第１のプラグ３０´を起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内におけるプラグ及びダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上である」構成を実現することができる。かかる場合、１５０φ以下の範囲で、半径が小さい扇形領域を定義すると、当該扇形領域の面積に対する当該扇形領域内におけるプラグ及びダミープラグの総面積の比率が比較的大きくなり、半径が大きい扇形領域を定義するほど、当該比率が小さくなっていくこととなる。
【００６２】
（３）次に、２つ以上の第１のプラグ３０´に着目して、配置するダミープラグの数を可能な限り少なくするレイアウト方法の一例について述べる。
【００６３】
例えば、第１のプラグ３０´で定義された疎ピッチ領域と、他の第１のプラグ３０´で定義された疎ピッチ領域とが重なり合っている場合、当該重なり合う位置に、ダミープラグを配置する（図１７参照）。なお、より多くの疎ピッチ領域が重なり合っている位置にダミープラグを配置するのが好ましい。このようにすれば、複数の疎ピッチビア領域に跨ってダミープラグを配置することができるので、配置するダミープラグの個数を少なくすることが出来る。
【００６４】
（４）なお、ダミープラグを自動配置する一例としては、次のような手段も考えられる。
【００６５】
ＣＭＰ（Chemical Mechanical Polish）のディッシング防止対応等の目的で配置するダミー配線溝の配置ルールに従って、ダミー配線を自動発生させ、この操作で発生したダミー配線のうち、上下層のダミー配線が重なる領域内にダミープラグ３２を、上記プラグの密度の要件を満たすように一定個数以上自動配置してもよい。自動配置を行うことによって、局所的なプラグ３０の密度の偏りを防止することができる。結果、残渣の洗浄効率を高めることができ、かつ、実際の回路動作への影響なくダミープラグ３２を配置できる。
【００６６】
以上説明した半導体装置の設計方法を含む本実施形態の半導体装置の製造方法の流れの一例は、図１９のフローチャートで示される。図示するように、本実施形態の半導体装置の製造方法は、絶縁層形成ステップＳ１と、エッチングステップＳ２と、ウェット洗浄ステップＳ３と、埋め込みステップＳ４と、を有する。
【００６７】
まず、絶縁層形成ステップＳ１の前に、従来技術に準じて、基板上に、積層構造が形成される。例えば、基板上にトランジスタ等のデバイスを形成後、その上に、配線層を積層した積層構造が形成されてもよい。このような処理は、従来技術に準じて実現することができる。
【００６８】
絶縁層形成ステップＳ１では、基板上に形成された積層構造（最表層が配線層）の上に、絶縁層１０を形成する。なお、積層構造の最表層に位置する配線層の上にエッチングストッパ膜６０を形成後、その上に、絶縁層１０を形成してもよい。
【００６９】
エッチングステップＳ２は、絶縁層形成ステップＳ１の後に行われる。エッチングステップＳ２では、ドライエッチングにより、Ｓ１で形成した絶縁層１０に、プラグ３０及びダミープラグ３２を形成するためのプラグホールと、配線２０及びダミー配線を形成するための配線溝とを形成する。なお、当該ステップでは、上記半導体装置の設計方法で作成された修正レイアウトを含む設計データに従い、プラグホール及び配線溝を形成する。
【００７０】
洗浄ステップＳ３は、エッチングステップＳ２の後に行われる。洗浄ステップＳ３では、プラグホール内を、洗浄液（純水等）を用いて洗浄する。例えば、枚葉式洗浄装置にて、５００ｒｐｍにウェハを回転させ、その中央部に純水を１〜２Ｌ／ｍｉｎで３０〜６０ｓｅｃ滴下して洗浄する。
【００７１】
埋め込みステップＳ４は、洗浄ステップＳ３の後に行われる。埋め込みステップＳ４では、プラグホール及び配線溝内に金属（銅等）を埋め込むことで、プラグ３０、ダミープラグ３２、配線２０、及び、ダミー配線を形成する。
【００７２】
その後、従来技術に準じて積層構造が形成され、本実施形態の半導体装置が完成する。
【００７３】
このような本実施形態の半導体装置の製造方法によれば、洗浄ステップＳ３においてプラグホール内を十分に洗浄し、残渣を取り除くことができるので、このような残渣が存在することにより発生し得る半導体装置の不良品発生率を改善することができる。
【００７４】
なお、本実施形態の半導体装置の設計方法は、例えば、以下のプログラムをコンピュータにインストールし、実行させることで実現することができる。
【００７５】
＜第１のプログラム＞
コンピュータを、
基板上に形成された絶縁層に、ダマシン法で形成される複数のプラグ及び複数の配線のレイアウト及び設計寸法を含む設計データを取得する取得手段、
前記設計データを利用して、前記プラグの径の設計寸法をφ、前記プラグの高さの設計寸法をｈ、前記配線の厚さの設計寸法をｆと定義した場合に５．５φ≦（ｈ＋ｆ）を満たす第１の前記プラグを、前記レイアウトの中から抽出する抽出手段、
平面視で、前記第１のプラグを起点に伸びる２本の半径の長さが１５０φ以下、中心角が６０°の扇形領域を定義した場合、当該扇形領域内における前記プラグ及びダミープラグの総面積が、当該扇形領域の面積に対して０．３％以上となるように、前記レイアウトの中にダミープラグを配置した修正レイアウトを作成するダミープラグ配置手段、
として機能させるための設計支援プログラム。
【００７６】
＜第２のプログラム＞
上記第１のプログラムにおいて、
前記抽出手段を、
前記プラグに接続する前記配線の幅をＷと定義した場合、前記第１のプラグとして、さらにＷ≦８φを満たす前記プラグを抽出するように機能させるための設計支援プログラム。
【００７７】
なお、上記説明では、プラグ３０はビアである場合を例に説明したが、プラグ３０がコンタクトである場合は、下層配線４０をゲート電極又は拡散層に置き換えて考えることができる。コンタクトの場合は、上層の配線の配置が洗浄液の流れに対して無関係であることから、配線に流れ込む洗浄液を換算できないため、第１のプラグ３０´の［条件１］は、４φ≦（ｈ＋ｆ）と条件を厳しくするのが好ましい。
【符号の説明】
【００７８】
１０    絶縁層
２０    配線
３０    プラグ
３０´  第１のプラグ
３１    扇形領域
３２    ダミープラグ
４０    下層配線
５０    ＳｉＯ２膜
６０    エッチングストッパ膜
【図１】
2013219304.tif 000003
【図２】
2013219304.tif 000004
【図３】
2013219304.tif 000005
【図４】
2013219304.tif 000006
【図５】
2013219304.tif 000007
【図６】
2013219304.tif 000008
【図７】
2013219304.tif 000009
【図８】
2013219304.tif 000010
【図９】
2013219304.tif 000011
【図１０】
2013219304.tif 000012
【図１１】
2013219304.tif 000013
【図１２】
2013219304.tif 000014
【図１３】
2013219304.tif 000015
【図１４】
2013219304.tif 000016
【図１５】
2013219304.tif 000017
【図１６】
2013219304.tif 000018
【図１７】
2013219304.tif 000019
【図１８】
2013219304.tif 000020
【図１９】
2013219304.tif 000021
【図２０】
2013219304.tif 000022