(57)【要約】【課題】半導体素子等の電子部品が回路基板等の基板上に実装された実装構造体において、高い接続信頼性を確保することができる電子部品の実装構造体を提供する。【解決手段】回路基板２（基板の一例）上に、回路基板２の電極端子４に対応する開口部を有する保護膜５が設けられており、その保護膜５の開口部内に、回路基板２の電極端子４に接続する孔状電極７が形成されており、半導体素子１（電子部品の一例）の電極端子３上に形成されている突起状電極６の少なくとも一部が、孔状電極７内に挿入されて、その孔状電極７の内部で、はんだ８によって孔状電極７に接合されている。【選択図】図１
2013251350.tif 000002
【特許請求の範囲】
【請求項１】
第１電極端子を有する電子部品と、
前記第１電極端子に対応する第２電極端子を有する基板と、
前記基板上に形成され、前記第２電極端子に対応する開口部を有する保護膜と、
前記第１電極端子と前記第２電極端子とを接続する接合部と、
を備え、前記接合部が、前記第１電極端子上に形成された突起状電極と、前記保護膜の開口部内に形成されて前記第２電極端子に接続し、前記突起状電極の少なくとも一部が挿入されている孔状電極と、前記孔状電極の内部で、前記孔状電極と前記突起状電極とを接合するはんだと、を含むことを特徴とする電子部品の実装構造体。
【請求項２】
前記電子部品と前記保護膜との間に接着樹脂が設けられていることを特徴とする請求項１記載の電子部品の実装構造体。
【請求項３】
前記接着樹脂の膜厚が前記保護膜の膜厚よりも薄いことを特徴とする請求項２記載の電子部品の実装構造体。
【請求項４】
前記接着樹脂の膜厚が、前記突起状電極の高さよりも小さいことを特徴とする請求項２または３に記載の電子部品の実装構造体。
【請求項５】
前記はんだの量が、下記の式の関係を満たすことを特徴とする請求項１から４のいずれかに記載の電子部品の実装構造体。
（前記はんだの溶融体積）≦（前記孔状電極の容積）−（前記突起状電極の体積）
【請求項６】
前記孔状電極のうちの、前記第２電極端子に接する部分の面積が、前記孔状電極の開口部の面積以下であることを特徴とする請求項１から５のいずれかに記載の電子部品の実装構造体。
【請求項７】
前記突起状電極が、前記孔状電極の内面から離れて配置されていることを特徴とする請求項１から６のいずれかに記載の電子部品の実装構造体。
【請求項８】
前記突起状電極が銅を含むことを特徴とする請求項１から７のいずれかに記載の電子部品の実装構造体。
【請求項９】
前記孔状電極が銅またはニッケルを含むことを特徴とする請求項１から８のいずれかに記載の電子部品の実装構造体。
【請求項１０】
前記孔状電極が、表面に金を含むことを特徴とする請求項１から９のいずれかに記載の電子部品の実装構造体。
【請求項１１】
電子部品の第１電極端子上に突起状電極を形成する工程と、
基板上に保護膜を形成する工程と、
前記基板の第２電極端子に対応する開口部を前記保護膜に形成する工程と、
前記保護膜に形成された開口部内に、前記第２電極端子に接続する孔状電極を形成する工程と、
前記孔状電極内に前記突起状電極を挿入し、前記孔状電極内において、前記突起状電極と前記孔状電極とをはんだによって接合する工程と、
を具備することを特徴とする電子部品の実装構造体の製造方法。
【請求項１２】
前記孔状電極内に前記突起状電極を挿入する工程の前に、前記孔状電極内に前記はんだを供給する工程をさらに具備し、
前記孔状電極内に前記突起状電極を挿入する際に、前記孔状電極内に供給された前記はんだを溶融させて、その前記孔状電極内の溶融したはんだに、前記突起状電極を挿入する
ことを特徴とする請求項１１記載の電子部品の実装構造体の製造方法。
【請求項１３】
前記孔状電極内に前記突起状電極を挿入する工程の前に、前記突起状電極上に前記はんだを供給する工程をさらに具備し、
前記孔状電極内に前記突起状電極を挿入する際に、前記突起状電極上に供給された前記はんだを溶融させる
ことを特徴とする請求項１１または１２に記載の電子部品の実装構造体の製造方法。
【請求項１４】
前記孔状電極内に前記突起状電極を挿入する工程の前に、前記第１電極端子が配置されている前記電子部品の面または前記保護膜の表面のうちの少なくとも一方に接着樹脂を供給する工程をさらに具備し、
前記孔状電極内に前記突起状電極を挿入する際に、前記接着樹脂を軟化させて、前記電子部品と前記保護膜との間に前記接着樹脂を充填させる
ことを特徴とする請求項１１から１３のいずれかに記載の電子部品の実装構造体の製造方法。
【請求項１５】
前記突起状電極と前記孔状電極とをはんだによって接合する工程の後に、前記電子部品と前記保護膜との間の隙間に接着樹脂を注入する工程をさらに具備することを特徴とする請求項１１から１３のいずれかに記載の電子部品の実装構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、半導体素子が回路基板上に実装された実装構造体などの電子部品の実装構造体およびその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩなどの半導体素子が回路基板上に実装された実装構造体の一種に、フリップチップ実装法によって製造される実装構造体がある。フリップチップ実装法では、半導体素子の電極端子上に、はんだバンプなどの突起状電極を形成した後、その半導体素子をフェイスダウンで回路基板上に実装する。詳しくは、半導体素子と回路基板を加熱した状態で、半導体素子上の突起状電極と回路基板の電極端子とを圧接する。
【０００３】
はんだバンプを形成する方法としては、スクリーン印刷法やディスペンス装置や電解メッキ法などではんだを半導体素子の電極端子上に供給した後、リフロー炉などで半導体素子をはんだ融点以上に加熱する方法が一般的に採用されている。また、はんだバンプを用いる場合には、半導体素子と回路基板との間の空隙に封止樹脂を充填させて、半導体素子上の突起状電極と回路基板の電極端子との接合強度を補強している。
【０００４】
はんだバンプ以外の他の突起状電極としては、金や銅などからなる突起状電極がある。金や銅などからなる突起状電極を形成する方法には、例えば電解メッキ法が採用されている。金や銅などからなる突起状電極を用いる場合には、一般的に、接着剤に金属粒子を混入した異方性導電膜を半導体素子と回路基板との間に介在させた状態で、半導体素子上の突起状電極を回路基板の電極端子に向けて加圧する。
【０００５】
一方、半導体素子の高密度化および電極端子の多ピン化の両立を図るべく、電極端子間ピッチの狭ピッチ化および電極端子の面積縮小化が進められており、特に狭ピッチ化の進展が著しい。このため、従来のように電極端子を半導体素子の外周部に１列に配置したり、２列で千鳥状に配置すると、電極端子間で短絡が発生したり、半導体素子と回路基板との間の熱膨張係数の差に起因する熱応力によって、接続不良が発生することがあった。
【０００６】
具体的には、はんだバンプを用いた場合、いわゆるブリッジ不良が発生して、電極端子間で短絡不良が起こるおそれがある。ブリッジ不良は、フリップチップ実装時に、溶融したはんだが変形して、はんだの表面張力により隣り合うはんだバンプ同士がつながることで起こる。したがって、電極端子間ピッチの狭ピッチ化が進展すると、ブリッジ不良が発生し易くなる。また、半導体素子と回路基板との間の熱膨張係数の差に起因する熱応力によって発生する接続不良は、半導体素子と回路基板との間の空隙に挿入する封止樹脂が、電極端子間ピッチの狭ピッチ化によって、全てのはんだバンプ間に行き渡らなくなることにより起こる。
【０００７】
以上のように、半導体素子の電極端子間ピッチの狭ピッチ化が進展すると、電極端子間で短絡が発生したり、半導体素子と回路基板との間の熱膨張係数の差に起因する熱応力によって接続不良が発生することがあった。このため、電極端子間ピッチを広げるために、電極端子を半導体素子の面（エリア）内にマトリクス状に配置するようになってきた。つまり、電極端子を半導体素子の外周部にのみ１列または２列で配列するよりも、半導体素子の面内にマトリクス状に配置したほうが、電極端子を配置する領域の面積を大きくとることができ、電極端子間ピッチを広げることができる。
【０００８】
しかし、近年では、電極端子をマトリクス状に配置した構成においても、電極端子間ピッチの狭ピッチ化の進展が著しく、そのため、電極端子をマトリクス状に配置した場合でも、電極端子間で短絡不良が起こるようになってきた。
【０００９】
このような問題を解決する手段として、フリップチップ実装時に溶融しない高融点の下層電極の上に、はんだからなる上層電極が形成された構成の突起状電極が提案されている（例えば、特許文献１参照。）。この２層構造の突起状電極によれば、はんだのみからなるはんだバンプよりも、はんだの量を減少させることができるので、フリップチップ実装時におけるはんだのつぶれ量が減る。したがって、平面方向へ飛び出すはんだの量が減り、ブリッジ不良の発生を減少させることができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平９−９７７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、近年、半導体装置の薄化の要求が非常に厳しくなっており、その薄化の要求に対応するために、半導体素子の厚みは５０μｍ以下に、半導体素子と回路基板との間の距離（実装高さ）は２５μｍ以下になってきている。この結果、半導体素子の内部層間の熱膨張係数の差や、半導体素子と回路基板との間の熱膨張係数の差に起因する反りが半導体素子に発生するようになってきた。そして、半導体素子に反りが発生することにより、高融点の下層電極の頂部に、はんだからなる上層電極が設けられた構成の突起状電極を使用した場合であっても、以下のような問題が発生することがわかってきた。
【００１２】
図５および図６は、特許文献１に記載された２層構造の突起状電極を流用した従来の実装構造体を説明するための断面図である。
【００１３】
図５に示すように、半導体素子１０１の電極端子１０２上には、フリップチップ実装時に溶融しない高融点の円柱状下層電極１０３の上に、はんだ１０４からなる上層電極が形成された構成の突起状電極が設けられている。また、半導体素子１０１には、突起状電極が設けられている面を保護するための保護膜１０５が形成されている。半導体素子１０１上の下層電極１０３は、保護膜１０５の開口部から突出している。
【００１４】
一方、半導体素子１０１が実装される回路基板１０６の電極端子１０７上には、フリップチップ実装時に溶融しない高融点の円柱状電極１０８のみが形成されている。また、回路基板１０６には、円柱状電極１０８が設けられている面を保護するための保護膜１０９が形成されている。回路基板１０６上の円柱状電極１０８は、保護膜１０９の開口部から突出している。
【００１５】
このような２層構造の突起状電極が設けられた半導体素子１０１を回路基板１０６上にフリップチップ実装する際には、半導体素子１０１と回路基板１０６を加熱しながら、半導体素子１０１上の突起状電極を回路基板１０６上の円柱状電極１０８に向けて加圧して、はんだ１０４を溶融させる。これにより、溶融したはんだ１０４が、回路基板１０６上の円柱状電極１０８と拡散接合して、回路基板１０６上に半導体素子１０１が搭載される。
【００１６】
しかし、半導体素子１０１に設けられた円柱状の下層電極１０３の径と、回路基板１０６に設けられた円柱状電極１０８の径とが、同一または近似している場合、半導体素子１０１に反りが発生して、図５に示すように、半導体素子１０１の面内において半導体素子１０１と回路基板１０６との間の距離（実装高さ）が不均一になると、半導体素子１０１に発生した反りによって半導体素子１０１と回路基板１０６との間の距離が減少した箇所では、図６に示すように、半導体素子１０１と回路基板１０６との間の距離に対して、はんだ１０４の量が過剰となる。この結果、半導体素子１０１と回路基板１０６との間の距離が減少した箇所では、はんだ１０４のつぶれ量が増えて、平面方向へ飛び出すはんだ１０４の量が増加するため、ブリッジ不良が発生する。
【００１７】
本発明は、半導体素子等の電子部品が基板上に実装された実装構造体において、高い接続信頼性を確保することができる電子部品の実装構造体およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の電子部品の実装構造体の一側面は、第１電極端子を有する電子部品と、前記第１電極端子に対応する第２電極端子を有する基板と、前記基板上に形成され、前記第２電極端子に対応する開口部を有する保護膜と、前記第１電極端子と前記第２電極端子とを接続する接合部と、を備え、前記接合部が、前記第１電極端子上に形成された突起状電極と、前記保護膜の開口部内に形成されて前記第２電極端子に接続し、前記突起状電極の少なくとも一部が挿入されている孔状電極と、前記孔状電極の内部で、前記孔状電極と前記突起状電極とを接合するはんだと、を含むことを特徴とする。
【００１９】
本発明の電子部品の実装構造体の他の側面は、前記電子部品と前記保護膜との間に接着樹脂が設けられていることを特徴とする。
【００２０】
本発明の電子部品の実装構造体の他の側面は、前記接着樹脂の膜厚が前記保護膜の膜厚よりも薄いことを特徴とする。
【００２１】
本発明の電子部品の実装構造体の他の側面は、前記接着樹脂の膜厚が、前記突起状電極の高さよりも小さいことを特徴とする。
【００２２】
本発明の電子部品の実装構造体の他の側面は、前記はんだの量が、下記の式の関係を満たすことを特徴とする。
（前記はんだの溶融体積）≦（前記孔状電極の容積）−（前記突起状電極の体積）
【００２３】
本発明の電子部品の実装構造体の他の側面は、前記孔状電極のうちの、前記第２電極端子に接する部分の面積が、前記孔状電極の開口部（開口端面）の面積以下であることを特徴とする。
【００２４】
本発明の電子部品の実装構造体の他の側面は、前記突起状電極が、前記孔状電極の内面（底面を含む）から離れて配置されていることを特徴とする。
【００２５】
本発明の電子部品の実装構造体の他の側面は、前記突起状電極が、銅を含むことを特徴とする。
【００２６】
本発明の電子部品の実装構造体の他の側面は、前記孔状電極が、銅またはニッケルを含むことを特徴とする。
【００２７】
本発明の電子部品の実装構造体の他の側面は、前記孔状電極が、表面に金を含むことを特徴とする。
【００２８】
本発明の電子部品の実装構造体の製造方法の一側面は、電子部品の第１電極端子上に突起状電極を形成する工程と、基板上に保護膜を形成する工程と、前記基板の第２電極端子に対応する開口部を前記保護膜に形成する工程と、前記保護膜に形成された開口部内に、前記第２電極端子に接続する孔状電極を形成する工程と、前記孔状電極内に前記突起状電極を挿入し、前記孔状電極内において、前記突起状電極と前記孔状電極とをはんだによって接合する工程と、を具備することを特徴とする。
【００２９】
本発明の電子部品の実装構造体の製造方法の他の側面は、前記孔状電極内に前記突起状電極を挿入する工程の前に、前記孔状電極内に前記はんだを供給する工程をさらに具備し、前記孔状電極内に前記突起状電極を挿入する際に、前記孔状電極内に供給された前記はんだを溶融させて、その前記孔状電極内の溶融したはんだに、前記突起状電極を挿入することを特徴とする。
【００３０】
本発明の電子部品の実装構造体の製造方法の他の側面は、前記孔状電極内に前記突起状電極を挿入する工程の前に、前記突起状電極上に前記はんだを供給する工程をさらに具備し、前記孔状電極内に前記突起状電極を挿入する際に、前記突起状電極上に供給された前記はんだを溶融させることを特徴とする。
【００３１】
本発明の電子部品の実装構造体の製造方法の他の側面は、前記孔状電極内に前記突起状電極を挿入する工程の前に、前記第１電極端子が配置されている前記電子部品の面または前記保護膜の表面のうちの少なくとも一方に接着樹脂を供給する工程をさらに具備し、前記孔状電極内に前記突起状電極を挿入する際に、前記接着樹脂を軟化させて、前記電子部品と前記保護膜との間に前記接着樹脂を充填させることを特徴とする。
【００３２】
本発明の電子部品の実装構造体の製造方法の他の側面は、前記突起状電極と前記孔状電極とをはんだによって接合する工程の後に、前記電子部品と前記保護膜との間の隙間に接着樹脂を注入する工程をさらに具備することを特徴とする。
【発明の効果】
【００３３】
本発明によれば、電子部品の電極端子上に設けられた突起状電極が、基板の電極端子上に設けられた孔状電極に、その孔状電極の内部において、はんだによって接合されるので、電子部品に反りやうねりが発生しても、隣接する電極端子間でのブリッジ不良の発生を防ぐことができる。また、電子部品に反りやうねりが発生しても、孔状電極内のはんだから突起状電極が抜けない限り、電子部品の電極端子と基板の電極端子との間の電気的な未接続は発生しない。したがって、高い接続信頼性を確保することができる電子部品の実装構造体を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態における電子部品の実装構造体を説明するための断面図
【図２】本発明の実施の形態における電子部品の実装構造体の接合部を説明するための拡大断面図
【図３】本発明の実施の形態における電子部品の実装構造体の製造方法を示すフローチャート
【図４】本発明の実施の形態における電子部品の実装構造体の製造方法を説明するための工程断面図
【図５】従来の実装構造体を説明するための断面図
【図６】従来の実装構造体の接合部を説明するための拡大断面図
【発明を実施するための形態】
【００３５】
以下、本発明の実施の形態について、図面を参照しながら説明する。但し、同じ構成要素には同じ符号を付与することによって重複する説明を省略する。また、図面は、理解し易くするために、それぞれの構成要素を模式的に図示している。また図示された各構成要素の形状、厚み、長さ、個数等は図面作成の都合上から、実際とは異なる。なお、以下の実施の形態で示す各構成要素の材質や形状、寸法等は一例であって特に限定されるものではなく、本発明の効果から実質的に逸脱しない範囲で種々の変更が可能である。
【００３６】
以下の実施の形態では、電子部品の実装構造体の一例として、電子部品の一例であるＳｉ（シリコン）製の半導体素子やＧａＡｓ（ガリウム砒素）製の半導体素子などが、基板の一例である回路基板上に実装された実装構造体について説明する。但し、電子部品と基板はこれらに限定されるものではない。例えば、電子部品が、電極端子間ピッチが狭いコンデンサや、コイル、抵抗などの受動部品である場合も、以下の実施の形態と同様の効果が得られる。
【００３７】
図１は本発明の実施の形態における電子部品の実装構造体を説明するための断面図である。また、図２は本発明の実施の形態における電子部品の実装構造体の接合部を説明するための拡大断面図である。
【００３８】
図１に示すように、半導体素子１の内側の層には、半導体素子１の回路基板２に対向する面から露出する複数の電極端子（第１電極端子）３が、マトリクス状に配置されている。詳しくは、半導体素子１の回路基板２に対向する面の内側には、例えばＣｕ（銅）やＡｌ（アルミニウム）などからなる図示しない微細配線層と、例えばｌｏｗｋ層やＵｌｔｒａ  ｌｏｗ−ｋ層などの図示しない脆弱な低誘電率絶縁層（層間絶縁膜の一例）と、を含む多層配線層（図示せず）が設けられており、その多層配線層の最表面に電極端子３が設けられている。
【００３９】
低誘電率絶縁層の膜厚は、１層あたり数百ｎｍである。半導体素子１の電極端子３は、例えば、Ａｌ−Ｃｕ系、Ａｌ−Ｓｉ（珪素）−Ｃｕ系、Ａｌ−Ｓｉ系のアルミニウム合金や、Ｃｕ、Ａｌ等からなる。この実施の形態では、半導体素子１の電極端子３の材料としてＡｌを選択した場合について説明する。
【００４０】
一方、回路基板２は、半導体素子１の電極端子３に対向するように配置された電極端子（第２電極端子）４を有している。回路基板２には、例えばシリコンやポリシリコン、ガラス等からなる回路基板を用いる。回路基板２の電極端子４は、例えば、Ａｌ−Ｃｕ系、Ａｌ−Ｓｉ−Ｃｕ系、Ａｌ−Ｓｉ系のアルミニウム合金や、Ｃｕ、Ａｌ等からなる。この実施の形態では、回路基板２の電極端子４の材料としてＡｌを選択した場合について説明する。
【００４１】
また、回路基板２の半導体素子１に対向する面には、その面を保護するための保護膜５が形成されている。その保護膜５には、回路基板２の電極端子４に対応する開口部が、その対応する電極端子４の表面の少なくとも一部をそこから露出させるように形成されている。この実施の形態において、保護膜５の開口部は、回路基板２側の開口端面（底面）を、回路基板２とは反対側の開口端面（上面）へ投影したときに、その投影像が開口部の上面内に納まる形状をしている。保護膜５は、例えばＳｉＮ（窒化珪素）やポリイミド等からなる。この実施の形態では、保護膜５の材料としてＳｉＮを選択した場合について説明する。
【００４２】
また図２に示すように、半導体素子１の電極端子３上には、円柱や角柱などの柱状の突起状電極６が設けられている。一方、回路基板２には、保護膜５の開口部に対応する孔状電極７が設けられている。孔状電極７は、保護膜５の開口部の底面から露出する電極端子４の表面から、保護膜５の開口部の内側面にかけて形成されており、保護膜５の開口部を覆っている。したがたって、孔状電極７の孔部は、電極端子４上に底部（閉塞部）を有し、かつその底部が電極端子４に接続する孔形状であって、保護膜５の開口部と同様に、その底面（底部側の閉塞端面）をその上面（底部とは反対側の開口端面）へ投影したときに、その投影像が孔部の上面内に納まる形状をしている。この孔状電極７の孔部内に半導体素子１上の突起状電極６が挿入されている。また、孔状電極７の孔部内には、はんだ８が配置（供給）されている。したがって、半導体素子１上の突起状電極６は、少なくともその一部がはんだ８内に埋設されている。
【００４３】
このように、半導体素子１の電極端子３と回路基板２の電極端子４とは、半導体素子１の電極端子３上に設けられた突起状電極６と、回路基板２の電極端子４上に設けられた孔状電極７と、はんだ８によって、電気的および機械的に接続されている。つまり、半導体素子１の電極端子３と回路基板２の電極端子４とを接続する接合部は、突起状電極６、孔状電極７および、はんだ８からなる。
【００４４】
孔状電極７の孔部内に供給するはんだ８の量は、半導体素子１上の突起状電極６の端面（頭頂面）が孔状電極７の孔部の底面に接触した場合でも、はんだ８が孔状電極７の孔部の上面を超えない量に設定する。例えば、以下の式の関係を満たすように、はんだ８の量を決定する。
（はんだ８の溶融体積）≦（孔状電極７の容積）−（突起状電極６の体積）
【００４５】
このように、はんだ８の量を決定すれば、半導体素子１上の突起状電極６の頭頂面が回路基板２上の孔状電極７の孔部の底面に接触した場合でも、はんだ８が孔状電極７の孔部から溢れ出ないので、隣接する電極端子間でのブリッジ不良を確実に防ぐことができ、より高い接続信頼性を確保できる。
【００４６】
半導体素子１の電極端子３と回路基板２の電極端子４は、互いに対応（対向）して、等間隔でマトリクス状に配置されているので、半導体素子１の電極端子３と回路基板２の電極端子４とを接続する接合部（突起状電極６、孔状電極７および、はんだ８）も同様に、半導体素子１と回路基板２との間に、等間隔でマトリクス状に配置される。
【００４７】
なお、孔状電極７は、保護膜５の開口部から露出する電極端子４の表面から、保護膜５の開口部の内側面を経て、保護膜５の表面にも形成してもよい。この場合、孔状電極７のうち、保護膜５の表面に形成される部分は、孔状電極７を半導体素子１へ投影しときに、その投影像が半導体素子１の電極端子３の面内に納まるように、保護膜５の開口部の周囲に形成するのが好適である。
【００４８】
突起状電極６および孔状電極７は、例えば、Ｃｕからなる。あるいは、突起状電極６および孔状電極７の材料として、Ｎｉ（ニッケル）−Ｐ（麟）合金やＮｉ−Ｂ（ホウ素）合金、Ｎｉ等を用いてもよい。また、突起状電極６は、例えば、Ｎｉ／Ｐｄ（パラジウム）／Ａｕ（金）等の３層構造にしてもよい。
【００４９】
はんだ８には、例えば、Ｓｎ（錫）−Ａｇ（銀）系はんだ、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ（亜鉛）系はんだ、Ｓｎ−Ｚｎ−Ｂｉ（ビスマス）系はんだ、Ｓｎ−Ｐｂ（鉛）系はんだ、Ｓｎ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ（インジウム）系はんだ、Ｓｎ−Ｉｎ系はんだ、Ｉｎはんだ、Ｓｎはんだ等などを用いることができる。
【００５０】
この実施の形態では、半導体素子１上の突起状電極６の主成分がＣｕであり、回路基板２上の孔状電極７の主成分がＣｕであり、はんだ８の主成分がＳｎである場合について説明する。
【００５１】
半導体素子１と保護膜５との間には接着樹脂９が設けられている。接着樹脂９は、例えば、エポキシ樹脂等からなる。この実施の形態では、接着樹脂９の材料としてエポキシ樹脂を選択した場合について説明する。
【００５２】
好適には、接着樹脂９の膜厚は、保護膜５の膜厚よりも薄くする。このようにすれば、接合部の周囲を埋める保護膜５と接着樹脂９のうち、伸縮の少ない保護膜５の方が量が多くなるので、接合部に加わる応力が少なくなり、接合部の信頼性が向上する。
【００５３】
なお、突起状電極６を孔状電極７内に挿入するためには、少なくとも、突起状電極６の頭頂面を孔状電極７へ投影したときに、その投影像が孔状電極７の孔部の上面内に納まるように、保護膜５の開口部の形状や寸法、突起状電極６の形状や寸法、孔状電極７の膜厚等を設定する必要がある。好ましくは、保護膜５の開口部の形状や寸法、突起状電極６の形状や寸法、孔状電極７の膜厚等は、突起状電極６を孔状電極７へ投影したときに、その投影像が孔状電極７の孔部の上面内に納まるように設定する。例えば、突起状電極６が円柱状で、孔状電極７の孔部の上面が円形状である場合には、突起状電極６の直径を孔状電極７の孔部の上面の直径よりも小さくする。さらに好ましくは、保護膜５の開口部の形状や寸法、突起状電極６の形状や寸法、孔状電極７の膜厚等は、突起状電極６を孔状電極７へ投影したときに、その投影像が孔状電極７の孔部の底面内納まるように設定する。例えば、突起状電極６が円柱状で、孔状電極７の孔部の底面が円形状である場合には、突起状電極６の直径を孔状電極７の孔部の底面の直径よりも小さくする。
【００５４】
この実施の形態では、半導体素子１は、外形が８ｍｍ×８ｍｍの矩形状で、厚みが０．０５ｍｍである。回路基板２は、外形が１６ｍｍ×１６ｍｍの矩形状で、厚みが０．１５ｍｍである。半導体素子１の電極端子３と回路基板２の電極端子４は共に、直径２５μｍの円形状で、厚みは０．５〜２．０μｍであり、半導体素子１のエリア内に４０μｍピッチで等間隔かつマトリクス状に配置されている。また、半導体素子１上の突起状電極６は、直径２０μｍの円柱状で、高さは１０μｍであり、半導体素子１のエリア内に４０μｍピッチで等間隔かつマトリクス状に配置されている。一方、回路基板２上の孔状電極７は、孔部の底面が直径２０μｍの円形状をしており、孔部の上面が直径２５μｍの円形状をしており、孔部の深さは１０μｍであり、半導体素子１上の突起状電極６と対応するように設けられている。また、孔状電極７の膜厚は０．５〜２．０μｍである。
【００５５】
続いて、本発明の実施の形態における電子部品の実装構造体の製造方法について説明する。図３は本発明の実施の形態における電子部品の実装構造体の製造方法を示すフローチャートであり、図４は本発明の実施の形態における電子部品の実装構造体の製造方法を説明するための工程断面図である。
【００５６】
この実施の形態では、電解メッキ法によって、ウエハに形成されている複数の半導体素子１の電極端子３上に一括して突起状電極６を形成する。具体的には、まず、図４の（ａ０）に示すように、Ａｌからなる電極端子３の表面から不純物を除去する。その後、例えばＴｉＷ／ＣｕからなるＵＢＭ（Ｕｎｄｅｒ  Ｂａｒｒｉｅｒ  Ｍｅｔａｌ）をウエハ全面（ウエハの、電極端子３が露出している面の全面）に、スパッタする。次に、フォトレジストを、ＵＢＭがスパッタされたウエハの面に塗布し、露光、現像する。これにより、電極端子３上にスパッタされたＵＢＭのうちの少なくとも一部が、現像したフォトレジストのパターンから露出する。次に、図４の（ａ１）に示すように、フォトレジストのパターンから露出するＵＢＭ（図示せず）上にＣｕをめっきして、突起状電極６を形成した後、フォトレジストを除去し、その後、不要なＵＢＭをエッチング除去する（図３のステップａ１）。次に、図４の（ａ２）に示すように、突起状電極６が形成されたウエハの面に、突起状電極６を除いて、膜厚５μｍの接着樹脂９の層を形成する（図３のステップａ２）。接着樹脂９の層は、例えば、突起状電極６が形成されたウエハの面に、突起状電極６を除いて、接着樹脂９を塗布することによって形成してもよい。また例えば、接着樹脂のシートに、ウエハ上の突起状電極６に対応する開口を形成した後、その開口が形成された接着樹脂のシートをウエハに貼り付けることによって形成してもよい。
【００５７】
一方、回路基板２に対しては、図４の（ｂ０）及び（ｂ１）に示すように、回路基板２の電極端子４が露出する面上に、例えばスピンコートなどによって、保護膜５を形成する（図３のステップｂ１）。次に、保護膜５の表面にフォトレジストを塗布し、露光、現像する。これにより、回路基板２の電極端子４に対応する箇所の保護膜５の少なくとも一部が、現像したフォトレジストのパターンから露出する。次に、図４の（ｂ２）に示すように、フォトレジストのパターンから露出する保護膜５をフォトエッチングして、開口部５ａを形成した後、フォトレジストを除去する（図３のステップｂ２）。次に、保護膜５の開口部５ａを介して、Ａｌからなる電極端子４の表面から不純物を除去した後、例えばＴｉＷ／ＣｕからなるＵＢＭを、開口部５ａが形成されている保護膜５の表面にスパッタする。これにより、保護膜５の開口部５ａの内壁面および保護膜５の開口部５ａから露出する電極端子４の表面にも、ＵＢＭがスパッタされる。次に、図４の（ｂ３）に示すように、回路基板２の電極端子４上の保護膜５の開口部５ａに対応する孔状電極７を電解メッキ法によって形成した後、孔状電極７の孔部内に、電解メッキ法によってはんだ８を供給する（図３のステップｂ３）。具体的には、ＵＢＭ（図示せず）がスパッタされた保護膜５の表面にフォトレジスト（図示せず）を塗布し、露光、現像する。これにより、孔状電極７を形成する予定の箇所のＵＢＭが、現像したフォトレジストのパターンから露出する。次に、フォトレジストのパターンから露出するＵＢＭ上にＣｕをめっきして、孔状電極７を形成した後、その形成された孔状電極７の孔部内に、はんだ８をめっきする。次に、フォトレジストを除去した後に、不要なＵＢＭをエッチング除去する。なお、はんだ８をめっきする前に、孔状電極７の孔部内にＡｕ（金）をフラッシュめっきしてもよい。
【００５８】
次に、図４の（ｃ１）に示すように、半導体素子１上の突起状電極６を回路基板２上の孔状電極７内に挿入できるように、半導体素子１と回路基板２の位置合わせを行った後、半導体素子１と回路基板２を加熱しながら、半導体素子１を回路基板２へ向けて加圧して、半導体素子１を回路基板２上にフリップチップ実装する（図３のステップｃ１）。
【００５９】
具体的には、まず、半導体素子１および回路基板２を加熱して、回路基板２の電極端子４上の孔状電極７内に設けられたはんだ８を、はんだ融点以上の温度（例えば２２０〜２６０°Ｃ）に昇温する。この加熱により、はんだ８が溶融する。また、この加熱により、半導体素子１上に設けられた接着樹脂９が軟化する。
【００６０】
次に、はんだ８が溶融し、かつ接着樹脂９が軟化した状態で、半導体素子１を回路基板２に向けて加圧する。これにより、半導体素子１上の突起状電極６が、回路基板２上の孔状電極７の孔部内に設けられた、溶融しているはんだ８に挿入される。また、この加圧により、軟化した接着樹脂９が、半導体素子１と保護膜５との間に充填される。このように半導体素子１が接着樹脂９を介して回路基板２上の保護膜５に加圧されている状態を、一定時間保持する。この過程で、半導体素子１上の突起状電極６に含有されるＣｕ原子および回路基板２上の孔状電極７に含有されるＣｕ原子のはんだ８への拡散が進む。突起状電極６の表面のうち、はんだ８に接触する箇所の全面において、Ｃｕ原子をはんだ８へ拡散させる後工程が設けられていない場合には、半導体素子１を回路基板２に向けて加圧したまま一定時間保持する工程を、突起状電極６の表面のうちの、はんだ８に接触する箇所の全面において、Ｃｕ原子がはんだ８へ拡散するまで続ける。
【００６１】
なお、この実施の形態では、保護膜５の膜厚、孔状電極７の孔部の深さ、接着樹脂９の膜厚、突起状電極６の高さ等が、回路基板２に向けて半導体素子１を加圧する際に、半導体素子１上の突起状電極６の頭頂面が、回路基板２上の孔状電極７の底面から浮くように（接触しないように）設定されている。保護膜５の膜厚、孔状電極７の孔部の深さ、接着樹脂９の膜厚、突起状電極６の高さ等は、回路基板２に向けて半導体素子１を加圧する際に、突起状電極６の頭頂面が孔状電極７の底面に接触（当接）するように設定してもよいが、この場合には、接着樹脂９と保護膜５との間に隙間が発生しないように設定する必要がある。
【００６２】
このように、この実施の形態における電子部品の実装構造体の製造方法は、半導体素子１の電極端子３上に設けられた突起状電極６と、回路基板２の電極端子４上に設けられた孔状電極７と、を接合するためのはんだ８を溶融させて、突起状電極６および孔状電極７を構成する金属（銅）とはんだ８を構成する金属（スズ）とからなる合金層を成長させ、突起状電極６の頭頂面（頭頂部）および側面ならびに孔状電極７の底面および内壁面からそれぞれ成長した合金層によって、はんだ８が囲まれた断面構造を、半導体素子１の電極端子３と回路基板２の電極端子４とを接続する接合部に形成する工程を具備している。
【００６３】
次に、半導体素子１及び回路基板２をはんだ凝固点以下まで冷却する。これにより、はんだ８が凝固し、図４の（ｃ１）に示すように、半導体素子１の電極端子３と回路基板２の電極端子４とを接続する接合部が形成される（図３のステップｃ１）。さらに、常温まで冷却することにより、電子部品の実装構造体が得られる。なお、この溶融はんだ８を常温まで冷却する過程で接着樹脂９の硬化も進むが、この過程で接着樹脂９が完全に硬化しない場合には、接着樹脂９をキュアする後工程を設ける。
【００６４】
この実装構造体は、半導体素子１上の突起状電極６の少なくとも一部が、回路基板２上の孔状電極７の孔部の内部に、はんだ８によって固定されている。つまり、はんだ８によって、半導体素子１上の突起状電極６が、回路基板２上の孔状電極７の孔部に接合される。
【００６５】
また、この実装構造体は、回路基板２上の孔状電極７の孔部内に供給するはんだ８の量が、半導体素子１上の突起状電極６の頭頂面が孔状電極７の孔部の底面に接触した場合でも、はんだ８が孔状電極７の孔部の上面を超えない量に設定されている。したがって、半導体素子１と回路基板２との間の弾性率及び線膨張係数が異なるために、フリップチップ実装におけるはんだ溶融後の冷却過程時や、急激な温度差が発生する使用環境下において、半導体素子１に反りが発生して、その結果、突起状電極６の頭頂面が孔状電極７の孔部の底面に接触した場合でも、はんだ８は、孔状電極７の孔部から溢れださない。したがって、隣接する電極端子間でのブリッジ不良の発生を防止することができる。よって、接合部間の独立性を確保することができ、高い接続信頼性を確保できる。
【００６６】
以上のように、この実施の形態によれば、複数の微細はんだ接合体によって、半導体素子１の電極端子３と回路基板２の電極端子４とを電気的および機械的に接合する実装構造体において、半導体素子１や回路基板２が薄化しても、高い接続信頼性を実現することができる。
【００６７】
また、半導体素子１を回路基板２に搭載する際、半導体素子１上の接着樹脂９の表面と回路基板２上の保護膜５の表面とを接触させるように加圧するだけでよいため、半導体素子１の搭載高さを制御する必要がなくなり、その結果、搭載時間を短縮することができる。
【００６８】
また、半導体素子１と回路基板２上の保護膜５との間に接着樹脂９を充填することにより、半導体素子１の電極端子３が受ける応力を低減することができ、信頼性を向上させることができる。
【００６９】
なお、この実施の形態では、半導体素子１上の突起状電極６の高さが、回路基板２上の孔状電極７の深さと等しい場合について説明したが、無論、突起状電極６の高さが孔状電極７の深さよりも大きい場合であっても、あるいは小さい場合であっても、上記した実施の形態と同様の効果を得ることができる。
【００７０】
また、この実施の形態では、回路基板２上に形成した孔状電極７の孔部の内部へはんだ８を供給する場合について説明したが、半導体素子１上の突起状電極６の頭頂部（頭頂面）上にはんだ８を設けてもよい。あるいは、突起状電極６の頭頂部上にはんだ８を設けた上で、さらに、孔状電極７の孔部の内部にはんだ８を供給してもよい。突起状電極６の頭頂部にのみ、はんだ８を設けた場合、はんだ８は、半導体素子１と回路基板２を加熱しながら、半導体素子１を回路基板２へ向けて加圧する際に、溶融し、孔状電極７の孔部に挿入された突起状電極６と孔状電極の孔部の内面（底面を含む）によって押し潰されて、孔状電極７の孔部の内部において、突起状電極６の頭頂面および側面ならびに孔状電極７の内面（底面を含む）に濡れ広がる。
【００７１】
突起状電極６の頭頂面にはんだを設ける場合には、例えば、突起状電極６の頭頂面に、はんだバンプを形成してもよい。具体的には、突起状電極６の頭頂面上にはんだをめっきした後、はんだ融点以上になるようにリフロー炉でウェハを加熱して、はんだを溶融する。これにより、はんだの表面は、曲率を持つ形状、例えば半球状となる。なお、ウェハにフラックスを塗布した後に、例えばＮ２リフロー炉などを用いて、Ｎ２などの不活性ガス雰囲気下でウェハをはんだ融点以上に昇温して、はんだを溶融してもよい。あるいは、還元リフロー炉を用いて、例えばギ酸や水素などの還元雰囲気下においてウェハをはんだ融点以上に昇温して、はんだを溶融してもよい。
【００７２】
また、この実施の形態では、フリップチップ実装工程の前に、半導体素子１上に事前に接着樹脂９を供給する場合について説明したが、回路基板２上に形成した保護膜５上に事前に接着樹脂９を供給してもよいし、半導体素子１および保護膜５の双方の表面に、事前に接着樹脂９を供給してもよい。保護膜５上に接着樹脂９を供給する場合には、保護膜５に開口部５ａを形成する前に接着樹脂９を供給してもよいし、保護膜５に開口部５ａを形成した後に接着樹脂９を供給してもよい。保護膜５に開口部５ａを形成した後に接着樹脂９を供給する場合には、保護膜５の表面のうち、開口部５ａを除いた箇所の上に接着樹脂９の層を形成するのが好適である。
【００７３】
また、この実施の形態では、フリップチップ実装工程の前に、事前に接着樹脂９を供給する場合について説明したが、半導体素子１を回路基板２上に搭載した後に、例えばディスペンス装置を用いて、半導体素子１と回路基板２との間の隙間に、半導体素子１の外周面側から、液状の接着樹脂９を注入することにより、半導体素子１と回路基板２との間の隙間に、接着樹脂９を充填させた後、接着樹脂９を硬化させてもよい。この場合、はんだ８が溶融しない温度であって、接着樹脂９の粘度が低下し、かつ接着樹脂９が硬化しない温度に、半導体素子１と回路基板２を加熱した状態で、接着樹脂９を供給する。なお、半導体素子１を回路基板２上に搭載した後に接着樹脂９を供給する場合、回路基板２に向けて半導体素子１を加圧する際に、半導体素子１と保護膜５との間に隙間を発生させる必要がある。したがって、保護膜５の膜厚、孔状電極７の孔部の深さ、突起状電極６の高さ等は、回路基板２に向けて半導体素子１を加圧する際に、突起状電極６の頭頂面が孔状電極７の底面に接触（当接）することにより、半導体素子１と保護膜５との間に隙間が発生するように設定するのが好適である。このようにすれば、半導体素子１を回路基板２に搭載する際に、半導体素子１の搭載高さを制御する必要がなくなり、搭載時間を短縮することができる。
【００７４】
また、この実施の形態では、半導体素子１と回路基板２との間の隙間に接着樹脂９を設ける場合について説明したが、接着樹脂９は省略してもよい。接着樹脂９を設けない場合には、回路基板２に向けて半導体素子１を加圧する際に、半導体素子１と回路基板２上の保護膜５とが接触するように、保護膜５の膜厚、孔状電極７の孔部の深さ、突起状電極６の高さ等を設定するのが好適である。このようにすれば、半導体素子１を回路基板２に搭載する際に、半導体素子１の表面と保護膜５の表面とを接触させるように加圧するだけでよいため、半導体素子１の搭載高さを制御する必要がなくなり、搭載時間を短縮することができる。あるいは、保護膜５の膜厚、孔状電極７の孔部の深さ、突起状電極６の高さ等は、回路基板２に向けて半導体素子１を加圧する際に、半導体素子１と回路基板２上の保護膜５とが接触し、かつ、突起状電極６の頭頂面が孔状電極７の底面に接触（当接）するように設定してもよい。あるいは、半導体素子１と保護膜５との間に隙間が発生しても構わない場合には、回路基板２に向けて半導体素子１を加圧する際に、突起状電極６の頭頂面が孔状電極７の底面に接触（当接）することにより、半導体素子１と保護膜５との間に隙間が発生するように、保護膜５の膜厚、孔状電極７の孔部の深さ、突起状電極６の高さ等を設定してもよい。
【００７５】
なお、搭載時間を短縮化できるように保護膜５の膜厚等を設定する場合について説明したが、保護膜５の膜厚等の自由度を高める場合には、半導体素子１を回路基板２に搭載する際に、半導体素子１の搭載高さを制御するようにすればよい。
【産業上の利用可能性】
【００７６】
本発明にかかる電子部品の実装構造体およびその製造方法は、半導体素子等の電子部品が基板に実装された実装構造体において、高い接続信頼性を確保することができ、特に薄化が進展する半導体素子を回路基板に実装する実装分野において有用である。
【符号の説明】
【００７７】
１    半導体素子
２    回路基板
３    電極端子
４    電極端子
５    保護膜
５ａ  開口部
６    突起状電極
７    孔状電極
８    はんだ
９    接着樹脂
１０１    半導体素子
１０２    電極端子
１０３    下層電極
１０４    はんだ
１０５    保護膜
１０６    回路基板
１０７    電極端子
１０８    円柱状電極
１０９    保護膜
【図３】
2013251350.tif 000003
【図１】
2013251350.tif 000004
【図２】
2013251350.tif 000005
【図４】
2013251350.tif 000006
【図５】
2013251350.tif 000007
【図６】
2013251350.tif 000008