(57)【要約】【課題】性能向上を容易に実現することが可能な薄膜トランジスタを提供する。【解決手段】薄膜トランジスタは、ゲート電極と、そのゲート電極から分離絶縁層を介して離間された半導体層と、その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極とを備える。ソース電極とドレイン電極との間においてゲート電極とソース電極およびドレイン電極とが重ならない第１領域における分離絶縁層の厚さは、ゲート電極とソース電極およびドレイン電極のうちの少なくとも一方とが重なる第２領域における分離絶縁層の厚さよりも小さい。【選択図】図１
2013062307.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
そのゲート電極から分離絶縁層を介して離間された半導体層と、
その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極と
を備え、
前記ソース電極と前記ドレイン電極との間において前記ゲート電極と前記ソース電極および前記ドレイン電極とが重ならない第１領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極および前記ドレイン電極のうちの少なくとも一方とが重なる第２領域における前記分離絶縁層の厚さよりも小さい、
薄膜トランジスタ。
【請求項２】
前記半導体層は有機半導体層である、
請求項１記載の薄膜トランジスタ。
【請求項３】
前記分離絶縁層はゲート絶縁層を含み、そのゲート絶縁層は有機絶縁性材料を含む、
請求項１記載の薄膜トランジスタ。
【請求項４】
前記第１領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極とが重なる前記第２領域における前記分離絶縁層の厚さよりも小さいと共に、前記ゲート電極と前記ドレイン電極とが重なる前記第２領域における前記分離絶縁層の厚さよりも小さい、
請求項１記載の薄膜トランジスタ。
【請求項５】
前記第１領域に設けられた段差絶縁層と、
前記ゲート電極と前記半導体層、前記ソース電極および前記ドレイン電極との間に設けられたゲート絶縁層と
備え、
前記第１領域において前記ゲート電極は、前記段差絶縁層と前記ゲート絶縁層との間に位置し、
前記分離絶縁層は前記ゲート絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さにより表される、
請求項１記載の薄膜トランジスタ。
【請求項６】
前記第１領域に設けられた前記段差絶縁層と、前記第２領域と、を覆うように前記ゲート電極が形成され、
前記ゲート電極の上に前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上に前記半導体層が形成され、
前記半導体層の上に前記ソース電極および前記ドレイン電極が形成されている
請求項５記載の薄膜トランジスタ。
【請求項７】
前記第１領域に設けられた前記段差絶縁層と、前記第２領域と、を覆うように前記ゲート電極が形成され、
前記ゲート電極の上に前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上に前記ソース電極および前記ドレイン電極が形成され、
前記ゲート絶縁層、前記ソース電極および前記ドレイン電極の上に前記半導体層が形成されている、
請求項５記載の薄膜トランジスタ。
【請求項８】
前記第２領域に設けられた段差絶縁層と、
前記半導体層、前記ソース電極および前記ドレイン電極と前記段差絶縁層との間に設けられたゲート絶縁層と
を備え、
前記第２領域において前記段差絶縁層は、前記ゲート絶縁層と前記ゲート電極との間に位置し、
前記分離絶縁層は前記ゲート絶縁層および前記段差絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さと前記段差絶縁層の厚さとの和により表される、
請求項１記載の薄膜トランジスタ。
【請求項９】
前記半導体層の上に前記ソース電極および前記ドレイン電極が形成され、
前記半導体層、前記ソース電極および前記ドレイン電極の上に前記ゲート絶縁層が形成され、
前記第２領域において前記ゲート絶縁層の上に前記段差絶縁層が形成され、
前記ゲート絶縁層と、前記第２領域に設けられた前記段差絶縁層と、を覆うように前記ゲート電極が形成されている、
請求項８記載の薄膜トランジスタ。
【請求項１０】
前記第１領域と、前記第２領域に設けられた前記ソース電極および前記ドレイン電極と、を覆うように前記半導体層が形成され、
前記半導体層の上に前記ゲート絶縁層が形成され、
前記第２領域において前記ゲート絶縁層の上に前記段差絶縁層が形成され、
前記ゲート絶縁層と、前記第２領域に設けられた前記段差絶縁層と、を覆うように前記ゲート電極が形成されている、
請求項８記載の薄膜トランジスタ。
【請求項１１】
前記第１領域における前記ゲート電極の厚さは、前記第２領域における前記ゲート電極の厚さよりも大きい、
請求項１記載の薄膜トランジスタ。
【請求項１２】
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層を備え、
前記分離絶縁層は前記ゲート絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さにより表される、
請求項１１記載の薄膜トランジスタ。
【請求項１３】
前記第１領域および前記第２領域に設けられた前記ゲート電極を覆うように前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上に前記半導体層が形成され、
前記半導体層の上に前記ソース電極および前記ドレイン電極が形成されている、
請求項１２記載の薄膜トランジスタ。
【請求項１４】
前記ソース電極および前記ドレイン電極のうちの少なくとも一方は、複数に分岐した枝部を有する櫛形形状部を含み、
前記ソース電極と前記ドレイン電極とは、前記櫛形形状部において互いに噛み合うように配置されており、
前記ゲート電極は、少なくとも前記ソース電極と前記ドレイン電極部とが互いに噛み合う領域にベタ膜として設けられている、
請求項１記載の薄膜トランジスタ。
【請求項１５】
薄膜トランジスタを備え、その薄膜トランジスタは、
ゲート電極と、
そのゲート電極から分離絶縁層を介して離間された半導体層と、
その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極と
を備え、
前記ソース電極と前記ドレイン電極との間において前記ゲート電極と前記ソース電極および前記ドレイン電極とが重ならない第１領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極および前記ドレイン電極のうちの少なくとも一方とが重なる第２領域における前記分離絶縁層の厚さよりも小さい、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体層を備えた薄膜トランジスタおよびそれを用いた電子機器に関する。
【背景技術】
【０００２】
近年、多様な電子機器に、スイッチング用の素子などとして薄膜トランジスタ（ＴＦＴ）が用いられている。このＴＦＴとしては、半導体層（チャネル層）の形成材料として無機半導体材料を用いた無機ＴＦＴと、有機半導体材料を用いた有機ＴＦＴとが知られている。
【０００３】
ＴＦＴは、ゲート電極と、そのゲート電極からゲート絶縁層を介して離間された半導体層と、その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極とを備えている。
【０００４】
高性能なＴＦＴを得るためには、ゲート電極とソース電極およびドレイン電極との間の絶縁性を確保する必要がある。ゲート電極とソース電極およびドレイン電極との間にリーク電流が流れると、ＴＦＴの性能が低下するからである。
【０００５】
そこで、ゲート電極とソース電極およびドレイン電極との間の絶縁性を向上させるために、さまざまな検討がなされている。具体的には、ゲート絶縁層の形成材料として、アルキル基とシラン基との双方を置換基として有する有機材料を用いることが提案されている（例えば、特許文献１参照。）。また、ゲート絶縁層を表面改質することが提案されている（例えば、特許文献２参照。）。さらに、ゲート絶縁層の形成材料と半導体層の形成材料との相性を向上させるために、大気圧プラズマ法を用いてゲート絶縁層を形成することが提案されている（例えば、特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２１６９３８号公報
【特許文献２】特開２００７−１９４３６０号公報
【特許文献３】特開２００４−１０３６３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来より、ゲート電極とソース電極およびドレイン電極との間の絶縁性を向上させる方策が提案されているが、実現可能性の観点において未だ改善の余地がある。なぜなら、ゲート絶縁層の形成材料として新規な材料を用いると、既存の材料を用いることができないため、材料選択の範囲が狭まってしまうからである。また、ゲート絶縁層を表面改質すると、ＴＦＴの製造プロセスが煩雑化すると共に、再現性に問題を残すからである。
【０００８】
本技術はかかる問題点に鑑みてなされたもので、その目的は、性能向上を容易に実現することが可能な薄膜トランジスタおよび電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本技術の薄膜トランジスタは、ゲート電極と、そのゲート電極から分離絶縁層を介して離間された半導体層と、その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極とを備えたものである。ソース電極とドレイン電極との間においてゲート電極とソース電極およびドレイン電極とが重ならない第１領域における分離絶縁層の厚さは、ゲート電極とソース電極およびドレイン電極のうちの少なくとも一方とが重なる第２領域における分離絶縁層の厚さよりも小さい。
【００１０】
また、本技術の電子機器は、上記した本技術の薄膜トランジスタを備えたものである。
【発明の効果】
【００１１】
本技術の薄膜トランジスタまたは電子機器によれば、半導体層は分離絶縁層を介してゲート電極から離間されており、第１領域における分離絶縁層の厚さは第２領域における分離絶縁層の厚さよりも小さい。よって、薄膜トランジスタおよび電子機器の性能向上を容易に実現できる。
【図面の簡単な説明】
【００１２】
【図１】本技術の一実施形態における薄膜トランジスタの構成を表す平面図および断面図である。
【図２】第１比較例の薄膜トランジスタの構成を表す断面図である。
【図３】第２比較例の薄膜トランジスタの構成を表す断面図である。
【図４】薄膜トランジスタの第１変形例の構成を表す断面図である。
【図５】薄膜トランジスタの第２変形例の構成を表す断面図である。
【図６】薄膜トランジスタの第３変形例の構成を表す断面図である。
【図７】薄膜トランジスタの第４変形例の構成を表す断面図である。
【図８】薄膜トランジスタの第５変形例の構成を表す断面図である。
【図９】薄膜トランジスタの適用例である液晶表示装置の構成を表す断面図である。
【図１０】図９に示した液晶表示装置の回路図である。
【図１１】薄膜トランジスタの適用例である有機エレクトロルミネセンス（ＥＬ）表示装置の構成を表す断面図である。
【図１２】図１１に示した有機ＥＬ表示装置の回路図である。
【図１３】薄膜トランジスタの適用例である電子ペーパー表示装置の構成を表す断面図である。
【発明を実施するための形態】
【００１３】
以下、本技術の実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、以下の通りである。
１．薄膜トランジスタ
２．変形例
３．薄膜トランジスタの適用例（電子機器）
３−１．液晶表示装置
３−２．有機ＥＬ表示装置
３−３．電子ペーパー表示装置
【００１４】
＜１．薄膜トランジスタ＞
まず、本技術の一実施形態の薄膜トランジスタの構成について説明する。図１は薄膜トランジスタの平面構成（Ａ）および断面構成（Ｂ）を表しており、（Ｂ）に示した断面は（Ａ）に示したＢ−Ｂ線に沿った断面である。なお、（Ａ）では、（Ｂ）に示した薄膜トランジスタの構成要素のうちの一部だけを示していると共に、（Ｂ）では、薄膜トランジスタの構成の特徴を分かりやすくするために（Ａ）とは縮尺を変更している。
【００１５】
ここで説明する薄膜トランジスタは、チャネル層として半導体層５を備えたＴＦＴである。このＴＦＴは、例えば、支持基体１の上に、段差絶縁層２と、ゲート電極３と、ゲート絶縁層４と、半導体層５と、ソース電極６およびドレイン電極７とを備えている。
【００１６】
すなわち、図１に示したＴＦＴは、ゲート電極３が半導体層５の下側に配置されると共にソース電極６およびドレイン電極７が半導体層５の上側に配置されたボトムゲート・トップコンタクト型である。なお、「上側」とは支持基体１から遠い側であり、「下側」とは支持基体１に近い側である。
【００１７】
以下では、図１（Ｂ）に示したように、ソース電極６とドレイン電極７との間においてゲート電極３とソース電極６およびドレイン電極７とが重ならない領域を「非重なり領域Ｒ１（第１領域）」とする。また、ゲート電極３とソース電極６およびドレイン電極７とが重なる領域を「重なり領域Ｒ２（第２領域）」とする。ここで言う「重なり」の有無は、ＴＦＴを上方（図１（Ａ）における紙面の上側）から見た際に、ソース電極６およびドレイン電極７の形成領域とゲート電極３の形成領域とが重なっているか否かを意味している。
【００１８】
支持基体１は、例えば、プラスチック材料、金属材料または無機材料などのいずれか１種類または２種類以上により形成されている。
【００１９】
プラスチック材料は、例えば、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルサルフォン（ＰＥＳ）、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエチルエーテルケトン（ＰＥＥＫ）、ポリアクリレート（ＰＡＲ）、ポリフェニレンスルフィド（ＰＰＳ）またはトリアセチルセルロース（ＴＡＣ）などである。金属材料は、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）またはステンレスなどである。無機材料は、例えば、ケイ素（Ｓｉ）、酸化ケイ素（ＳｉＯx ）、窒化ケイ素（ＳｉＮx ）、酸化アルミニウム（ＡｌＯx ）または他の金属酸化物などである。ただし、酸化ケイ素には、ガラス、石英またはスピンオングラス（ＳＯＧ）なども含まれる。
【００２０】
この支持基体１は、ウェハなどの剛性を有する基板でもよいし、可撓性を有するフィルムまたは箔などでもよい。また、支持基体１の表面の少なくとも一部に、所定の機能を有する１層または２層以上の各種層が設けられていてもよい。この層は、例えば、密着性を確保するためのバッファ層、またはガス放出を防止するためのガスバリア層などである。
【００２１】
なお、支持基体１は、単層でもよいし、多層でもよい。多層の場合には、上記した各種材料の層が２層以上積層されている。このように単層でも多層でもよいことは、段差絶縁層２、ゲート電極３、ゲート絶縁層４、半導体層５、ソース電極６およびドレイン電極７および後述する他の構成要素についても同様である。
【００２２】
段差絶縁層２は、支持基体１の上に選択的に形成されており、より具体的には、少なくとも非重なり領域Ｒ１に配置されている。ただし、段差絶縁層２の形成領域から、重なり領域Ｒ２は除かれる。この段差絶縁層２は、ゲート電極３と半導体層５、ソース電極６およびドレイン電極７との間の距離、すなわちゲート電極３と半導体層５等とを離間させる分離絶縁層の厚さを異ならせるものである。この分離絶縁層の詳細については、後述する。また、段差絶縁層２は、例えば、無機絶縁性材料または有機絶縁性材料などのいずれか１種類または２種類以上を含んでいる。無機絶縁性材料は、例えば、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化チタン（ＴｉＯ2 ）、酸化ハフニウム（ＨｆＯx ）またはチタン酸バリウム（ＢａＴｉＯ3 ）などである。有機絶縁性材料は、例えば、ポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、ポリメタクリル酸アクリレート、エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ）、フッ素樹脂、感光性ポリイミド、感光性ノボラック樹脂またはポリパラキシリレンなどである。
【００２３】
なお、図１（Ｂ）では、段差絶縁層２の断面形状が台形または略台形である場合を示しているが、その断面形状は特に限定されず、他の形状（例えば矩形など）でもよい。
【００２４】
ゲート電極３は、非重なり領域Ｒ１に設けられた段差絶縁層２と重なり領域Ｒ２（支持基体１）とを覆うように形成されている。このため、ゲート電極３は、非重なり領域Ｒ１において、段差絶縁層２とゲート絶縁層４との間に位置している。このゲート電極３は、例えば、金属材料、無機導電性材料、有機導電性材料または炭素材料などのいずれか１種類または２種類以上を含んでいる。
【００２５】
金属材料は、例えば、アルミニウム、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、タングステン（Ｗ）、タンタル（Ｔａ）またはそれらを含む合金などである。無機導電性材料は、例えば、酸化インジウム（Ｉｎ2 Ｏ3 ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）または酸化亜鉛（ＺｎＯ）などである。有機導電性材料は、例えば、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリスチレンスルホン酸（ＰＳＳ）またはポリアニリン（ＰＡＮＩ）などである。炭素材料は、例えば、グラファイトなどである。なお、ゲート電極３は、例えば、ＰＥＤＯＴ／ＰＳＳなどの多層でもよい。
【００２６】
ゲート絶縁層４は、ゲート電極３の上に形成されており、そのゲート電極３と半導体層５、ソース電極６およびドレイン電極７との間に位置している。このゲート絶縁層４は、例えば、段差絶縁層２と同様の材料を含んでいる。半導体層５に近い側におけるゲート絶縁層４の表面（上面）は、できるだけ平坦であることが好ましい。ゲート絶縁層４の表面平坦性は、半導体層５の電気的特性に影響を与えるからである。より具体的には、ゲート絶縁層４の表面が平坦であると、そのゲート絶縁層４の上に半導体層５も平坦に形成されやすくなる。これにより、半導体層５中における半導体分子の配向性が向上するため、電気的特性が安定化する。
【００２７】
中でも、ゲート絶縁層４は、有機絶縁性材料を含んでいることが好ましい。有機絶縁性材料が有機溶媒などに分散または溶解された溶液を用いてゲート絶縁層４を塗布形成できるため、塗布時のレベリング（平坦化）作用によりゲート絶縁層４の表面が平坦化しやすいからである。
【００２８】
半導体層５は、ゲート絶縁層４の上に形成されており、無機半導体層でもよいし、有機半導体層でもよい。
【００２９】
無機半導体層は、例えば、シリコンなどの無機半導体材料のいずれか１種類または２種類以上を含んでいる。また、無機半導体材料は、ＺｎＯまたはＩｎ2 Ｏ3 などにドーパントが添加された透明酸化物などでもよい。
【００３０】
有機半導体層は、例えば、以下の有機半導体材料のいずれか１種類または２種類以上を含んでいる。（１）ポリピロール、（２）ポリチオフェン、（３）ポリイソチアナフテンなどのイソチアナフテン、（４）ポリチェニレンビニレンなどのチェニレンビニレン、（５）ポリ（ｐ−フェニレンビニレン）などのポリ（ｐ−フェニレンビニレン）、（６）ポリアニリン、（７）ポリアセチレン、（８）ポリジアセチレン、（９）ポリアズレン、または（１０）ポリピレンである。（１１）ポリカルバゾール、（１２）ポリセレノフェン、（１３）ポリフラン、（１４）ポリ（ｐ−フェニレン）、（１５）ポリインドール、（１６）ポリピリダジン、（１７）ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレンまたはサーカムアントラセンなどのアセン、（１８）アセン類のうちの炭素の一部が窒素（Ｎ）、硫黄（Ｓ）または酸素（Ｏ）などの原子、あるいはカルボニル基などの官能基により置換された誘導体、例えば、トリフェノジオキサジン、トリフェノジチアジンまたはヘキサセン−６，１５−キノンなど、（１９）ポリビニルカルバゾール、ポリフェニレンスルフィドまたはポリビニレンスルフィドなどの高分子材料および多環縮合体、または（２０）上記した高分子材料と同じ繰り返し単位を有するオリゴマーである。（２１）銅フタロシアニンなどの金属フタロシアニン、（２２）テトラチアフルバレン、（２３）テトラチアペンタレン、（２４）ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ’−ビス（４−トリフルオロメチルベンジル）ナフタレン１，４，５，８−テトラカルボン酸ジイミドと共に、Ｎ，Ｎ’−ビス（１Ｈ，１Ｈ−ペルフルオロオクチル）、Ｎ，Ｎ’−ビス（１Ｈ，１Ｈ−ペルフルオロブチル）またはＮ，Ｎ’−ジオクチルナフタレン１，４，５，８−テトラカルボン酸ジイミド誘導体、（２５）ナフタレン２，３，６，７テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド、（２６）アントラセン２，３，６，７−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類に代表される縮合環テトラカルボン酸ジイミド、（２７）Ｃ60、Ｃ70、Ｃ76、Ｃ78またはＣ84などのフラーレン、（２８）単層ナノチューブ（ＳＷＮＴ）などのカーボンナノチューブ、（２９）メロシアニン色素またはヘミシアニン色素などの色素、または（３０）２，９−ジナフチル−ペリキサンテノキサンテンなどのペリキサンテノキサンテン化合物である。
【００３１】
この他、有機半導体材料は、上記した一連の材料の誘導体でもよい。誘導体とは、上記した材料に１または２以上の置換基が導入されたものであり、その置換基の種類および導入位置などは、任意である。
【００３２】
この半導体層５のうち、非重なり領域Ｒ１に位置する部分は、実質的に電気的特性に寄与する部分（いわゆるチャネル部分）である。
【００３３】
ソース電極６およびドレイン電極７は、半導体層５の上において互いに離間されるように形成されていると共に、例えば、ゲート電極３と同様の材料を含んでいる。
【００３４】
ここで、上記したように、半導体層５は、ゲート電極３から分離絶縁層を介して離間されている。このゲート電極３は、段差絶縁層２とゲート絶縁層４との間に位置しているため、分離絶縁層とは、ここではゲート絶縁層４である。すなわち、分離絶縁層の厚さは、ゲート絶縁層４の厚さにより表される。この半導体層５をゲート電極３から離間させるゲート絶縁層４の厚さは、一定ではなく、場所によって異なっている。
【００３５】
具体的には、図１（Ｂ）に示したように、段差絶縁層２は、支持基体１の表面のうち、少なくとも非重なり領域Ｒ１に形成されており、ゲート電極３は、非重なり領域Ｒ１における段差絶縁層２と重なり領域Ｒ２（支持基体１）とを被覆している。これにより、ゲート電極３のうち、段差絶縁層２の上に形成されている部分は、支持基体１の上に形成されている部分よりも半導体層５に近づいている。一方、半導体層５に近い側におけるゲート絶縁層４の表面は、ほぼ平坦である。このため、段差絶縁層２の有無により生じる段差を利用して、非重なり領域Ｒ１におけるゲート絶縁層４の厚さＴ１は、重なり領域Ｒ２におけるゲート絶縁層４の厚さＴ２よりも小さくなっている。
【００３６】
厚さＴ１が厚さＴ２よりも小さいのは、以下の理由による。非重なり領域Ｒ１では、ゲート電極３と半導体層５との間の距離が小さくなるため、それらが互いに近づく。これにより、オン電流が減少しにくくなる。一方、重なり領域Ｒ２では、ゲート電極３とソース電極６およびドレイン電極７との間の距離が大きくなるため、それらが互いに遠ざかる。これにより、ゲート電極３とソース電極６およびドレイン電極７との間にリーク電流が流れにくくなる。
【００３７】
非重なり領域Ｒ１におけるゲート絶縁層４の厚さＴ１と重なり領域Ｒ２におけるゲート絶縁層４の厚さＴ２との大小関係については、３種類の態様が考えられる。第１に、非重なり領域Ｒ１の厚さＴ１は、ゲート電極３とソース電極６との重なり領域Ｒ２における厚さＴ２よりも小さく、かつ、ゲート電極３とドレイン電極７との重なり領域Ｒ２における厚さＴ２よりも小さくなっていてもよい。第２に、非重なり領域Ｒ１の厚さＴ１は、ゲート電極３とソース電極６との重なり領域Ｒ２における厚さＴ２よりも小さくなっている一方で、ゲート電極３とドレイン電極７との重なり領域Ｒ２における厚さＴ２とほぼ同等でもよい。第３に、非重なり領域Ｒ１の厚さＴ１は、ゲート電極３とソース電極６との重なり領域Ｒ２における厚さＴ２とほぼ同等である一方で、ゲート電極３とドレイン電極７との重なり領域Ｒ２における厚さＴ２よりも小さくなっていてもよい。厚さＴ１が厚さＴ２よりも小さくなっている箇所が１箇所でも存在すれば、上記した利点が得られるからである。中でも、第１の態様が好ましい。リーク電流の発生確率がより低減するため、より高い効果が得られるからである。
【００３８】
なお、ソース電極６およびドレイン電極７の形状（平面形状）は、特に限定されない。ここでは、図１（Ａ）に示したように、ソース電極６は、例えば、一端部側において複数に分岐した枝部６Ａを有する櫛形形状部６Ｂを含んでいると共に、ドレイン電極７も同様に、複数に分岐した枝部７Ａを有する櫛形形状部７Ｂを含んでいる。これに伴い、ソース電極６とドレイン電極７とは、櫛形形状部６Ｂ，７Ｂにおいて互いに噛み合うように配置されている。この「互いに噛み合う」とは、ソース電極６の枝部６Ａ間に設けられた各スペースにドレイン電極７の各枝部７Ａが入り込んでいると共に、ドレイン電極７の枝部７Ａ間に設けられた各スペースにソース電極６の各枝部６Ａが入り込んでいる状態を意味している。
【００３９】
この場合において、ゲート電極３は、例えば、図１（Ｂ）に示したように、少なくともソース電極６とドレイン電極７とが互いに噛み合う領域にベタ膜として設けられている。すなわち、ゲート電極３は、ソース電極６とドレイン電極７との間のチャネル領域（非重なり領域Ｒ１）ごとに分割形成されているのではなく、複数のチャネル領域を含む領域に全面形成されている。このように複数のチャネル領域を含む領域にゲート電極３がベタ膜として形成されていれば、そのベタ膜のゲート電極３は複数に分割形成されていてもよい。この場合には、ゲート絶縁層４の厚さＴ１，Ｔ２を異ならせることで、ゲート電極３をベタ膜として形成しても上記した利点を得ることができる。
【００４０】
なお、ソース電極６またはドレイン電極７のいずれか一方だけが櫛形形状を有していてもよい。より具体的には、例えば、ソース電極６が櫛形形状部６Ｂを有しているのに対して、ドレイン電極７が非分岐形状（直線状）であってもよい。この場合には、ソース電極６とドレイン電極７とが互いに噛み合うために、ソース電極６の枝部６Ａ間に設けられたスペースにドレイン電極７の一端部が入り込んでいればよい。この場合においても、同様の効果を得ることができる。もちろん、ドレイン電極７が櫛形形状部７Ｂを有しているのに対して、ソース電極６が非分岐形状であってもよい。
【００４１】
次に、図１を参照して、上記したＴＦＴの製造方法について説明する。なお、ＴＦＴの各構成要素の形成材料については既に詳細に説明したので、以下では、その形成材料の一例を挙げることとする。
【００４２】
ＴＦＴを製造する場合には、最初に、ポリイミドなどのプラスチックフィルムの支持基体１の上に、段差絶縁層２を選択的に形成する。この場合には、例えば、支持基体１の表面にフォトレジストを塗布してフォトレジスト膜（図示せず）を形成したのち、フォトリソグラフィ法などを用いてフォトレジスト膜をパターニング（露光および現像）する。このフォトレジストしては、例えば、東京応化工業株式会社製のＴＥＬＰ−Ｐ００３ＰＭなどを用いることができる。また、少なくとも非重なり領域Ｒ１に形成されると共に重なり領域Ｒ２に形成されないように、段差絶縁層２の形成位置を位置合わせする。
【００４３】
なお、段差絶縁層２を形成する場合には、例えば、支持基体１の表面を覆うように無機絶縁性材料または有機絶縁性材料を成膜したのち、フォトリソグラフィ法以外の方法を用いてパターニングしてもよい。このパターニング方法は、例えば、ドライエッチング法などである。この他、インクジェット法、スクリーン印刷法、オフセット印刷法またはグラビア印刷法などや、ナノインプリント法などを用いて段差絶縁層２を形成してもよい。
【００４４】
続いて、非重なり領域Ｒ１における段差絶縁層２およびその周辺の重なり領域Ｒ２における支持基体１を覆うように、ゲート電極３を形成する。この場合には、例えば、段差絶縁層２および支持基体１を覆うように金属材料層（図示せず）を形成したのち、その金属材料層をパターニングする。
【００４５】
金属材料層の形成材料は、例えば、アルミニウムなどであると共に、その形成方法は、例えば、スパッタリング法、蒸着法または化学気相成長（ＣＶＤ）法などの気相成長法である。また、金属材料層のパターニング方法は、例えば、エッチング法などである。このエッチング法は、イオンミリング法または反応性イオンエッチング（ＲＩＥ）法などのドライエッチング法でもよいし、ウェットエッチング法でもよい。
【００４６】
なお、金属材料層をパターニングする場合には、フォトリソグラフィ法または紫外線描画法などを併用してもよい。この場合には、例えば、金属材料層の表面にフォトレジストを塗布してフォトレジスト膜を形成してから、フォトリソグラフィ法などを用いてフォトレジスト膜をパターニングしたのち、そのフォトレジスト膜をマスクとして金属材料層をエッチングする。ただし、フォトレジスト膜に代えて金属膜などをマスクとして用いてもよい。
【００４７】
続いて、ゲート電極３を覆うようにゲート絶縁層４を形成する。この場合には、例えば、ＰＶＰが任意の有機溶媒などに溶解された溶液を準備したのち、その溶液を塗布してから乾燥させる。この塗布方法は、例えば、スピンコート法、エアドクタコータ法、ブレードコータ法、ロッドコータ法、ナイフコータ法、スクイズコータ法、リバースロールコータ法、トランスファーロールコータ法、グラビアコータ法、キスコータ法、キャストコータ法、スプレーコータ法、スリットオリフィスコータ法、カレンダーコータ法または浸漬法などである。この場合には、必要に応じて、乾燥速度を向上させるために加熱してもよい。
【００４８】
このゲート絶縁層４の形成工程では、流動性を有する溶液の表面が塗布時または塗布後にレベリングされるため、段差絶縁層２の存在に起因して下地の表面が凹凸を有しているにもかかわらず、ゲート絶縁層４の表面が平坦化される。これにより、ゲート絶縁層４の形成時において、非重なり領域Ｒ１におけるゲート絶縁層４の厚さＴ１は、重なり領域Ｒ２におけるゲート絶縁層４の厚さＴ２よりも小さくなる。
【００４９】
なお、ゲート電極３を形成するために用いた金属材料層の形成方法と同様の方法を用いて、ゲート絶縁層４を形成してもよい。この場合には、上記したように厚さＴ１を厚さＴ２よりも小さくするために、必要に応じて、ゲート絶縁層４の表面を平坦化してもよい。この平坦化方法は、例えば、エッチング法または研磨法なである。
【００５０】
続いて、ゲート絶縁層４の上に半導体層５を形成する。この半導体層５として有機半導体層を形成する場合に用いる形成材料は、例えば、ペンタセンなどである。また、半導体層５の形成方法は、例えば、（１）抵抗加熱蒸着法、スパッタリング、蒸着法またはＣＶＤ法などの気相成長法、（２）スピンコート法、エアドクタコータ法、ブレードコータ法、ロッドコータ法、ナイフコータ法、スクイズコータ法、リバースロールコータ法、トランスファーロールコータ法、グラビアコータ法、キスコータ法、キャストコータ法、スプレーコータ法、スリットオリフィスコータ法、カレンダーコータ法または浸漬法などの塗布法である。これらの形成方法は、半導体層５の形成材料などの条件に応じて適宜選択可能である。なお、半導体層５の厚さは、特に限定されないが、例えば、５０ｎｍである。
【００５１】
この半導体層５の形成工程では、平坦なゲート絶縁層４の上に半導体層５が形成されるため、その半導体層５も平坦に形成される。
【００５２】
最後に、半導体層５の上に、互いに離間されたソース電極６およびドレイン電極７を形成する。この場合には、例えば、少なくとも半導体層５の表面を覆うように金属材料層（図示せず）を形成したのち、その金属材料層をパターニングする。
【００５３】
この金属材料層の形成材料は、例えば、金などであると共に、その形成方法は、例えば、ゲート電極３の形成方法と同様である。ただし、金属材料層のパターニング方法は、半導体層５にダメージを及ぼしにくいウェットエッチング法が好ましい。
【００５４】
このＴＦＴによれば、半導体層５が分離絶縁層（ゲート絶縁層４）を介してゲート電極３から離間されている。また、非重なり領域Ｒ１におけるゲート絶縁層４の厚さＴ１は重なり領域Ｒ２におけるゲート絶縁層４の厚さＴ２よりも小さくなっている。よって、以下の理由により、ＴＦＴの性能向上を容易に実現できる。
【００５５】
図２および図３は、比較例のＴＦＴの構成を表しており、いずれも図１（Ｂ）に対応する断面構成を示している。この比較例のＴＦＴは、段差絶縁層２を備えておらず、非重なり領域Ｒ１におけるゲート絶縁層４の厚さＴ３が重なり領域Ｒ２におけるゲート絶縁層４の厚さＴ４と等しいことを除き、図１に示したＴＦＴと同様の構成を有している。ただし、図２では厚さＴ３，Ｔ４＝Ｔ１であると共に、図３では厚さＴ３，Ｔ４＝Ｔ２である。
【００５６】
図２に示した比較例では、非重なり領域Ｒ１において半導体層５がゲート電極３に近づくため、オン電流が増加するが、重なり領域Ｒ２においてソース電極６およびドレイン電極７もゲート電極３に近づくため、それらの間にリーク電流が流れやすくなる。また、図３に示した比較例では、重なり領域Ｒ２においてソース電極６およびドレイン電極７がゲート電極３から遠ざかるため、それらの間にリーク電流が流れにくくなるが、非重なり領域Ｒ１において半導体層５がゲート電極３から遠ざかるため、オン電流が減少する。
【００５７】
これに対して、図１に示した本実施形態では、上記したように、重なり領域Ｒ２においてソース電極６およびドレイン電極７がゲート電極３から遠ざかるため、それらの間にリーク電流が流れにくくなる。また、非重なり領域Ｒ１において半導体層５がゲート電極３に近づくため、オン電流が増加する。しかも、上記した利点は、ゲート絶縁層４の形成材料として既存の材料を用いることができる一方で、表面改質などの煩雑な手法を用いなくも簡単に得られる。よって、ＴＦＴの性能向上を容易に実現できるのである。
【００５８】
特に、段差絶縁層２が非重なり領域Ｒ１だけに形成されていれば、その段差絶縁層２の有無により生じる段差を利用して、厚さＴ１を厚さＴ２よりも容易に小さくできる。この場合には、半導体層５に近い側におけるゲート絶縁層４の表面が平坦であれば、段差絶縁層２を利用して確実に厚さＴ１を厚さＴ２よりも小さくできる。しかも、半導体層５が有機半導体層である場合には、その半導体層５が平坦であれば、有機半導体分子の配向性が向上するため、ＴＦＴの性能をより向上させることができる。
【００５９】
＜２．変形例＞
［ＴＦＴの型］
図１（Ｂ）では、ＴＦＴをボトムゲート・トップコンタクト型にしたが、これに限られない。例えば、ＴＦＴは、図４に示したボトムゲート・ボトムコンタクト型、図５に示したトップゲート・トップコンタクト型、または図６に示したトップゲート・ボトムコンタクト型でもよい。これらのＴＦＴの構成および製造方法は、一連の構成要素の積層順が異なることを除き、図１に示したＴＦＴの構成および製造方法と同様である。
【００６０】
ボトムゲート・ボトムコンタクト型のＴＦＴは、図４に示したように、支持基体１の上に、段差絶縁層２と、ゲート電極３と、ゲート絶縁層４と、ソース電極６およびドレイン電極７と、半導体層５とをこの順に備えている。このＴＦＴにおいて厚さＴ１，Ｔ２に違いをもたらす分離絶縁層は、ボトムゲート・トップコンタクト型と同様に、ゲート絶縁層４である。このため、分離絶縁層の厚さは、ゲート絶縁層４の厚さにより表される。
【００６１】
トップゲート・トップコンタクト型のＴＦＴは、図５に示したように、支持基体１の上に、半導体層５と、ソース電極６およびドレイン電極７と、ゲート絶縁層４と、段差絶縁層２と、ゲート電極３とをこの順に備えている。このＴＦＴにおいて厚さＴ１，Ｔ２に違いをもたらす分離絶縁層は、ボトムゲート・トップコンタクト型とは異なり、ゲート絶縁層４および段差絶縁層２である。このため、分離絶縁層の厚さは、ゲート絶縁層４の厚さと段差絶縁層２の厚さとの和により表される。
【００６２】
トップゲート・ボトムコンタクト型のＴＦＴは、図６に示したように、支持基体１の上に、ソース電極６およびドレイン電極７と、半導体層５と、ゲート絶縁層４と、段差絶縁層２と、ゲート電極３とをこの順に備えている。このＴＦＴにおいて厚さＴ１，Ｔ２に違いをもたらす分離絶縁層は、トップゲート・トップコンタクト型と同様に、ゲート絶縁層４および段差絶縁層２である。このため、分離絶縁層の厚さは、ゲート絶縁層４の厚さと段差絶縁層２の厚さとの和により表される。
【００６３】
これらのＴＦＴにおいても、非重なり領域Ｒ１における分離絶縁層の厚さＴ１が重なり領域Ｒ２における分離絶縁層の厚さＴ２よりも小さくなるため、ボトムゲート・トップコンタクト型（図１）と同様の作用および効果を得ることができる。
【００６４】
ただし、半導体層５として有機半導体層を備えたＴＦＴでは、上記したように、半導体層５が平坦であると有機半導体分子の配向性が向上する。よって、半導体層５が平坦に形成されやすいボトムゲート・トップコンタクト型またはトップゲート・トップコンタクト型が好ましい。
【００６５】
［段差絶縁層の形成位置］
図１（Ｂ）では、厚さＴ１，Ｔ２を異ならせるために、支持基体１の上に段差絶縁層２を形成したが、その段差絶縁層２の形成位置を変更してもよい。例えば、ボトムゲート・トップコンタクト型のＴＦＴでは、図７に示したように、ゲート絶縁層４の上の少なくとも重なり領域Ｒ２に段差絶縁層２を形成してもよい。このＴＦＴにおいて厚さＴ１，Ｔ２に違いをもたらす分離絶縁層は、ゲート絶縁層４および段差絶縁層２である。このため、分離絶縁層の厚さは、ゲート絶縁層４の厚さと段差絶縁層２の厚さとの和により表される。この場合においても、非重なり領域Ｒ１における分離絶縁層の厚さＴ１が重なり領域Ｒ２における分離絶縁層の厚さＴ２よりも小さくなるため、同様の効果を得ることができる。
【００６６】
もちろん、図４〜図６に示したＴＦＴにおいて、段差絶縁層２の形成位置を変更してもよい。ただし、半導体層５が有機半導体層である場合には、その半導体層５を平坦化して有機半導体分子の配向性を向上させるために、半導体層５の直下に段差絶縁層２を形成しないことが好ましい。すなわち、ボトムゲート・トップコンタクト型では、図７の構成よりも図１（Ｂ）の構成が好ましい。
【００６７】
［厚さＴ１，Ｔ２を異ならせる構成］
図１（Ｂ）に示したボトムゲート・トップコンタクト型のＴＦＴでは、段差絶縁層２の有無による段差を利用して厚さＴ１，Ｔ２を異ならせるようにしたが、これに限られない。例えば、図８に示したように、段差絶縁層２を形成する代わりに、非重なり領域Ｒ１と重なり領域Ｒ２とにおいてゲート電極３の厚さを異ならせてもよい。具体的には、厚さＴ１を厚さＴ２よりも小さくするために、非重なり領域Ｒ１におけるゲート電極３の厚さＴ５を重なり領域Ｒ２におけるゲート電極３の厚さＴ６を大きくしてもよい。このＴＦＴにおいて厚さＴ１，Ｔ２に違いをもたらす分離絶縁層は、ゲート絶縁層４である。このため、分離絶縁層の厚さは、ゲート絶縁層４の厚さにより表される。
【００６８】
このゲート電極３を形成する場合には、例えば、非重なり領域Ｒ１および重なり領域Ｒ２に厚さＴ５を有するゲート電極３を形成したのち、重なり領域Ｒ２におけるゲート電極３をエッチングなどしてもよい。このエッチング法は、例えば、イオンミリング法またはＲＩＥ法などのドライエッチング法である。または、例えば、非重なり領域Ｒ１および重なり領域Ｒ２に厚さＴ６を有するゲート電極３を形成したのち、非重なり領域Ｒ１にゲート電極３を追加形成してもよい。この場合には、非重なり領域Ｒ１におけるゲート電極３が２層になる。ただし、非重なり領域Ｒ１に形成されるゲート電極３は、２層に限らず、３層以上でもよい。もちろん、非重なり領域Ｒ１におけるゲート電極３と重なり領域Ｒ２におけるゲート電極３とを別工程において形成してもよい。
【００６９】
この場合においても、ゲート電極３の厚さＴ５，Ｔ６の違いを利用して、非重なり領域Ｒ１における分離絶縁層の厚さＴ１が重なり領域Ｒ２における分離絶縁層の厚さＴ２よりも小さくなるため、同様の効果を得ることができる。
【００７０】
もちろん、図４および図７に示したボトムゲート型のＴＦＴにおいて、段差絶縁層２を形成する代わりにゲート電極３の厚さを異ならせてもよい。ボトムゲート型であれば、図８に示した場合と同様の作用および効果が得られるからである。この他、段差絶縁層２を形成する代わりに、ゲート電極３の厚さＴ５，Ｔ６を異ならせた場合と同様に、ゲート絶縁層４を形成してからその一部をエッチングしたり、ゲート絶縁層４の一部を２層以上にすることで、厚さＴ１，Ｔ２を異ならせてもよい。
【００７１】
なお、図１および図４〜図８などを参照しながら説明した上記一連の態様の１種類または２種類以上を任意に組み合わせてもよい。
【００７２】
＜３．薄膜トランジスタの適用例（電子機器）＞
次に、上記したＴＦＴの適用例について説明する。このＴＦＴは、例えば、以下で説明するように、いくつかの電子機器に適用可能である。
【００７３】
＜３−１．液晶表示装置＞
ＴＦＴは、例えば、液晶表示装置に適用される。図９および図１０は、それぞれ液晶表示装置の断面構成および回路構成を表している。なお、以下で説明する装置構成（図９）および回路構成（図１０）はあくまで一例であるため、それらの構成は適宜変更可能である。
【００７４】
ここで説明する液晶表示装置は、例えば、ＴＦＴを用いたアクティブマトリクス駆動方式の透過型液晶ディスプレイであり、そのＴＦＴは、スイッチング（画素選択）用の素子として用いられる。この液晶表示装置は、図９に示したように、駆動基板２０と対向基板３０との間に液晶層４１が封入されたものである。
【００７５】
駆動基板２０は、例えば、支持基板２１の一面にＴＦＴ２２、平坦化絶縁層２３および画素電極２４がこの順に積層されると共に、ＴＦＴ２２および画素電極２４がマトリクス状に配置されたものである。ただし、１画素内に含まれるＴＦＴ２２の数は、１つでもよいし、２つ以上でもよい。図９および図１０では、例えば、１画素内に１つのＴＦＴ２２が含まれる場合を示している。
【００７６】
支持基板２１は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、ＴＦＴ２２は、上記したＴＦＴと同様の構成を有している。プラスチック材料の種類は、例えば、上記したＴＦＴについて説明した場合と同様であり、そのことは、以降で説明するプラスチック材料に関しても同様である。平坦化絶縁層２３は、例えば、ポリイミドなどの絶縁性樹脂材料を含んでおり、画素電極２４は、例えば、ＩＴＯなどの透過性導電性材料を含んでいる。なお、画素電極２４は、平坦化絶縁層２３に設けられたコンタクトホール（図示せず）を通じてＴＦＴ２２に接続されている。
【００７７】
対向基板３０は、例えば、支持基板３１の一面に対向電極３２が全面形成されたものである。支持基板３１は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、対向電極３２は、例えば、ＩＴＯなどの透過性導電性材料を含んでいる。
【００７８】
駆動基板２０および対向基板３０は、液晶層４１を挟んで画素電極２４と対向電極３２とが対向するように配置されていると共に、シール材４０により貼り合わされている。液晶層４１に含まれる液晶分子の種類は、任意に選択可能である。
【００７９】
この他、液晶表示装置は、例えば、位相差板、偏光板、配向膜およびバックライトユニットなどの他の構成要素（いずれも図示せず）を備えていてもよい。
【００８０】
液晶表示装置を駆動させるための回路は、例えば、図１０に示したように、ＴＦＴ２２および液晶表示素子４４（画素電極２４、対向電極３２および液晶層４１を含む素子部）と共に、キャパシタ４５を含んでいる。この回路では、行方向に複数の信号線４２が配列されていると共に列方向に複数の走査線４３が配列されており、それらが交差する位置にＴＦＴ２２、液晶表示素子４４およびキャパシタ４５が配置されている。ＴＦＴ２２におけるソース電極、ゲート電極およびドレイン電極の接続先は、図１０に示した態様に限らず、任意に変更可能である。信号線４２および走査線４３は、それぞれ図示しない信号線駆動回路（データドライバ）および走査線駆動回路（走査ドライバ）に接続されている。
【００８１】
この液晶表示装置では、ＴＦＴ２２により液晶表示素子４４が選択され、画素電極２４と対向電極３２との間に電界が印加されると、その電界強度に応じて液晶層４１における液晶分子の配向状態が変化する。これにより、液晶分子の配向状態に応じて光の透過量（透過率）が制御されるため、画像が表示される。
【００８２】
この液晶表示装置によれば、ＴＦＴ２２が上記したＴＦＴと同様の構成を有しているので、既存の材料を用いると共に煩雑な手法を用いなくても、ＴＦＴ２２においてオン電流が増加すると共にリーク電流が流れにくくなる。よって、表示性能を容易に向上させることができる。なお、液晶表示装置は、透過型に限らずに反射型でもよい。
【００８３】
＜３−２．有機ＥＬ表示装置＞
ＴＦＴは、例えば、有機ＥＬ表示装置に適用される。図１１および図１２は、それぞれ有機ＥＬ表示装置の断面構成および回路構成を表している。なお、以下で説明する装置構成（図１１）および回路構成（図１２）はあくまで一例であるため、それらの構成は適宜変更可能である。
【００８４】
ここで説明する有機ＥＬ表示装置は、例えば、ＴＦＴをスイッチング用の素子として用いたアクティブマトリクス駆動方式の有機ＥＬディスプレイである。この有機ＥＬ表示装置は、駆動基板５０と対向基板６０とが接着層７０を介して貼り合わされたものであり、例えば、対向基板６０を経由して光を放出するトップエミッション型である。
【００８５】
駆動基板５０は、例えば、支持基板５１の一面にＴＦＴ５２、保護層５３、平坦化絶縁層５４、画素分離絶縁層５５、画素電極５６、有機層５７、対向電極５８および保護層５９がこの順に積層されたものである。ＴＦＴ５２、画素電極５６および有機層５７は、マトリクス状に配置されている。ただし、１画素内に含まれるＴＦＴ５２の数は、１つでもよいし、２つ以上でもよい。図１１および図１２では、例えば、１画素内に２つのＴＦＴ５２（選択用ＴＦＴ５２Ａおよび駆動用ＴＦＴ５２Ｂ）が含まれる場合を示している。
【００８６】
支持基板５１は、例えば、ガラスまたはプラスチック材料などにより形成されている。トップエミッション型では対向基板６０から光が取り出されるため、支持基板５１は、透過性材料または非透過性材料のいずれにより形成されていてもよい。ＴＦＴ５２は、上記したＴＦＴと同様の構成を有しており、保護層５３は、例えば、ＰＶＡまたはポリパラキシリレンなどの高分子材料を含んでいる。平坦化絶縁層５４および画素分離絶縁層５５は、例えば、ポリイミドなどの絶縁性樹脂材料を含んでいる。この画素分離絶縁層５５は、例えば、形成工程を簡略化すると共に所望の形状に形成可能にするために、光パターニングまたはリフローなどにより成形可能な感光性樹脂材料を含んでいることが好ましい。なお、保護層５３により十分な平坦性が得られていれば、平坦化絶縁層５４はなくてもよい。
【００８７】
画素電極５６は、例えば、アルミニウム、銀、チタンまたはクロムなどの反射性材料を含んでおり、対向電極５８は、例えば、ＩＴＯまたはＩＺＯなどの透過性導電性材料を含んでいる。ただし、カルシウム（Ｃａ）などの透過性の金属材料またはその合金や、ＰＥＤＯＴなどの透過性の有機導電性材料を含んでいてもよい。有機層５７は、赤色、緑色または青色などの光を発生させる発光層を含んでおり、必要に応じて正孔輸送層および電子輸送層などを含む積層構造を有していてもよい。発光層の形成材料は、発生させる光の色に応じて任意に選択可能である。画素電極５６および有機層５７は、画素分離絶縁層５５により分離されながらマトリクス状に配置されているのに対して、対向電極５８は、有機層５７を介して画素電極５６に対向しながら連続的に延在している。保護層５９は、例えば、酸化ケイ素、酸化アルミニウム、窒化ケイ素、ポリパラキシリレンまたはウレタンなどの光透過性誘電材料を含んでいる。なお、画素電極５６は、保護層５３および平坦化絶縁層５４に設けられたコンタクトホール（図示せず）を通じてＴＦＴ５２に接続されている。
【００８８】
対向基板６０は、例えば、支持基板６１の一面にカラーフィルタ６２が設けられたものである。支持基板６１は、例えば、ガラスまたはブラスチック材料などの透過性材料により形成されており、カラーフィルタ６２は、有機層５７において発生した光の色に対応する複数の色領域を有している。ただし、カラーフィルタ６２はなくてもよい。
【００８９】
接着層７０は、例えば、熱硬化型樹脂などの接着剤である。
【００９０】
有機ＥＬ表示装置を駆動させるための回路は、例えば、図１２に示したように、ＴＦＴ５２（選択用ＴＦＴ５２Ａおよび駆動用ＴＦＴ５２Ｂ）および有機ＥＬ表示素子７３（画素電極５６、有機層５７および対向電極５８を含む素子部）と共に、キャパシタ７４を含んでいる。この回路では、複数の信号線７１および走査線７２が交差する位置に、ＴＦＴ５２、有機ＥＬ表示素子７３およびキャパシタ７４が配置されている。選択用ＴＦＴ５２Ａおよび駆動用ＴＦＴ５２Ｂにおけるソース電極、ゲート電極およびドレイン電極の接続先は、図１２に示した態様に限らず、任意に変更可能である。
【００９１】
この有機ＥＬ表示装置では、例えば、選択用ＴＦＴ５２Ａにより有機ＥＬ表示素子７３が選択されると、その有機ＥＬ表示素子７３が駆動用ＴＦＴ５２Ｂにより駆動される。この場合には、画素電極５６と対向電極５８との間に電界が印加されると、有機層５７において光が発生する。これにより、例えば、隣り合う３つの有機ＥＬ表示素子７３において、それぞれ赤色、緑色または青色の光が発生する。これらの光の合成光が対向基板６０を経由して外部へ放出されるため、画像が表示される。
【００９２】
この有機ＥＬ表示装置によれば、ＴＦＴ５２が上記したＴＦＴと同様の構成を有しているので、液晶表示装置と同様に表示性能を容易に向上させることができる。
【００９３】
なお、有機ＥＬ表示装置は、トップエミッション型に限らず、駆動基板５０を経由して光を放出するボトムエミッション型でもよいし、駆動基板５０および対向基板６０の双方を経由して光を放出するデュアルエミッション型でもよい。この場合には、画素電極５６および対向電極５８のうち、光が放出される側の電極が透過性材料により形成され、光が放出されない側の電極が反射性材料により形成されることになる。
【００９４】
＜３−３．電子ペーパー表示装置＞
ＴＦＴは、例えば、電子ペーパー表示装置に適用される。図１３は、電子ペーパー表示装置の断面構成を表している。なお、以下で説明する装置構成（図１３）および図１０を参照して説明する回路構成はあくまで一例であるため、それらの構成は適宜変更可能である。
【００９５】
ここで説明する電子ペーパー表示装置は、例えば、ＴＦＴをスイッチング用の素子として用いたアクティブマトリクス駆動方式の電子ペーパーディスプレイである。この電子ペーパー表示装置は、例えば、駆動基板８０と電気泳動素子９３を含む対向基板９０とが接着層１００を介して貼り合わされたものである。
【００９６】
駆動基板８０は、例えば、支持基板８１の一面にＴＦＴ８２、保護層８３、平坦化絶縁層８４および画素電極８５がこの順に積層されると共に、ＴＦＴ８２および画素電極８５がマトリクス状に配置されたものである。支持基板８１は、例えば、ガラスまたはプラスチック材料などにより形成されており、ＴＦＴ８２は、上記したＴＦＴと同様の構成を有している。保護層８３および平坦化絶縁層８４は、例えば、ポリイミドなどの絶縁性樹脂材料を含んでおり、画素電極８５は、例えば、銀などの金属材料を含んでいる。なお、画素電極８５は、保護層８３および平坦化絶縁層８４に設けられたコンタクトホール（図示せず）を通じてＴＦＴ８２に接続されている。また、保護層８３により十分な平坦性が得られていれば、平坦化絶縁層８４はなくてもよい。
【００９７】
対向基板９０は、例えば、支持基板９１の一面に、対向電極９２と、複数の電気泳動素子９３を含む層とがこの順に積層されると共に、その対向電極９２が全面形成されたものである。支持基板９１は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、対向電極９２は、例えば、ＩＴＯなどの透過性導電性材料を含んでいる。電気泳動素子９３は、電気泳動現象を利用してコントラストを生じさせるものであり、その構成は任意である。
【００９８】
この他、電子ペーパー表示装置は、例えば、カラーフィルタなどの他の構成要素（図示せず）を備えていてもよい。
【００９９】
電子ペーパー表示装置を駆動させるための回路は、例えば、図１０に示した液晶表示装置の回路と同様の構成を有している。電子ペーパー表示装置の回路は、ＴＦＴ２２および液晶表示素子４４の代わりに、それぞれＴＦＴ８２および電子ペーパー表示素子（画素電極８５、対向電極９２および電気泳動素子９３を含む素子部）を含んでいる。
【０１００】
この電子ペーパー表示装置では、ＴＦＴ８２により電子ペーパー表示素子が選択され、画素電極８５と対向電極９２との間に電界が印加されると、その電界に応じて電気泳動素子９３においてコントラストが生じるため、画像が表示される。
【０１０１】
この電子ペーパー表示装置によれば、ＴＦＴ８２が上記したＴＦＴと同様の構成を有しているので、液晶表示装置と同様に表示性能を容易に向上させることができる。
【０１０２】
以上、実施形態を挙げて本技術を説明したが、本技術は実施形態で説明した態様に限定されず、種々の変形が可能である。例えば、本技術の薄膜トランジスタが適用される電子機器は、液晶表示装置、有機ＥＬ表示装置または電子ペーパー表示装置に限らず、他の表示装置でもよい。このような他の表示装置としては、例えば、ＭＥＭＳ（Micro Electro Mechanical Systems）表示部（ＭＥＭＳ型ディスプレイ）などが挙げられる。この場合においても、表示性能を向上させることができる。
【０１０３】
また、例えば、本技術の薄膜トランジスタは、表示装置以外の他の電子機器に適用されてもよい。このような電子機器としては、例えば、センサマトリクス、メモリセンサ、ＲＦＩＤタグ（Radio Frequency Identification）またはセンサアレイなどが挙げられる。この場合においても、性能向上を図ることができる。
【０１０４】
なお、本技術は以下のような構成を取ることも可能である。
（１）
ゲート電極と、
そのゲート電極から分離絶縁層を介して離間された半導体層と、
その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極と
を備え、
前記ソース電極と前記ドレイン電極との間において前記ゲート電極と前記ソース電極および前記ドレイン電極とが重ならない第１領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極および前記ドレイン電極のうちの少なくとも一方とが重なる第２領域における前記分離絶縁層の厚さよりも小さい、
薄膜トランジスタ。
（２）
前記半導体層は有機半導体層である、
上記（１）に記載の薄膜トランジスタ。
（３）
前記分離絶縁層はゲート絶縁層を含み、そのゲート絶縁層は有機絶縁性材料を含む、
上記（１）または（２）に記載の薄膜トランジスタ。
（４）
前記第１領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極とが重なる前記第２領域における前記分離絶縁層の厚さよりも小さいと共に、前記ゲート電極と前記ドレイン電極とが重なる前記第２領域における前記分離絶縁層の厚さよりも小さい、
上記（１）ないし（３）のいずれかに記載の薄膜トランジスタ。
（５）
前記第１領域に設けられた段差絶縁層と、
前記ゲート電極と前記半導体層、前記ソース電極および前記ドレイン電極との間に設けられたゲート絶縁層と
備え、
前記第１領域において前記ゲート電極は、前記段差絶縁層と前記ゲート絶縁層との間に位置し、
前記分離絶縁層は前記ゲート絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さにより表される、
上記（１）ないし（４）のいずれかに記載の薄膜トランジスタ。
（６）
前記第１領域に設けられた前記段差絶縁層と、前記第２領域と、を覆うように前記ゲート電極が形成され、
前記ゲート電極の上に前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上に前記半導体層が形成され、
前記半導体層の上に前記ソース電極および前記ドレイン電極が形成されている
上記（５）に記載の薄膜トランジスタ。
（７）
前記第１領域に設けられた前記段差絶縁層と、前記第２領域と、を覆うように前記ゲート電極が形成され、
前記ゲート電極の上に前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上に前記ソース電極および前記ドレイン電極が形成され、
前記ゲート絶縁層、前記ソース電極および前記ドレイン電極の上に前記半導体層が形成されている、
上記（５）に記載の薄膜トランジスタ。
（８）
前記第２領域に設けられた段差絶縁層と、
前記半導体層、前記ソース電極および前記ドレイン電極と前記段差絶縁層との間に設けられたゲート絶縁層と
を備え、
前記第２領域において前記段差絶縁層は、前記ゲート絶縁層と前記ゲート電極との間に位置し、
前記分離絶縁層は前記ゲート絶縁層および前記段差絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さと前記段差絶縁層の厚さとの和により表される、
上記（１）ないし（４）のいずれかに記載の薄膜トランジスタ。
（９）
前記半導体層の上に前記ソース電極および前記ドレイン電極が形成され、
前記半導体層、前記ソース電極および前記ドレイン電極の上に前記ゲート絶縁層が形成され、
前記第２領域において前記ゲート絶縁層の上に前記段差絶縁層が形成され、
前記ゲート絶縁層と、前記第２領域に設けられた前記段差絶縁層と、を覆うように前記ゲート電極が形成されている、
上記（８）に記載の薄膜トランジスタ。
（１０）
前記第１領域と、前記第２領域に設けられた前記ソース電極および前記ドレイン電極と、を覆うように前記半導体層が形成され、
前記半導体層の上に前記ゲート絶縁層が形成され、
前記第２領域において前記ゲート絶縁層の上に前記段差絶縁層が形成され、
前記ゲート絶縁層と、前記第２領域に設けられた前記段差絶縁層と、を覆うように前記ゲート電極が形成されている、
上記（８）に記載の薄膜トランジスタ。
（１１）
前記第１領域における前記ゲート電極の厚さは、前記第２領域における前記ゲート電極の厚さよりも大きい、
上記（１）ないし（４）のいずれかに記載の薄膜トランジスタ。
（１２）
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層を備え、
前記分離絶縁層は前記ゲート絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さにより表される、
上記（１１）に記載の薄膜トランジスタ。
（１３）
前記第１領域および前記第２領域に設けられた前記ゲート電極を覆うように前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上に前記半導体層が形成され、
前記半導体層の上に前記ソース電極および前記ドレイン電極が形成されている、
上記（１２）に記載の薄膜トランジスタ。
（１４）
前記ソース電極および前記ドレイン電極のうちの少なくとも一方は、複数に分岐した枝部を有する櫛形形状部を含み、
前記ソース電極と前記ドレイン電極とは、前記櫛形形状部において互いに噛み合うように配置されており、
前記ゲート電極は、少なくとも前記ソース電極と前記ドレイン電極部とが互いに噛み合う領域にベタ膜として設けられている、
上記（１）ないし（１３）のいずれかに記載の薄膜トランジスタ。
（１５）
薄膜トランジスタを備え、その薄膜トランジスタは、
ゲート電極と、
そのゲート電極から分離絶縁層を介して離間された半導体層と、
その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極と
を備え、
前記ソース電極と前記ドレイン電極との間において前記ゲート電極と前記ソース電極および前記ドレイン電極とが重ならない第１領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極および前記ドレイン電極のうちの少なくとも一方とが重なる第２領域における前記分離絶縁層の厚さよりも小さい、
電子機器。
【符号の説明】
【０１０５】
１…支持基体、２…段差絶縁層、３…ゲート電極、４…ゲート絶縁層、５…半導体層、６…ソース電極、７…ドレイン電極、Ｒ１…非重なり領域、Ｒ２…重なり領域、Ｔ１〜Ｔ６…厚さ。
【図１】
2013062307.tif 000003
【図２】
2013062307.tif 000004
【図３】
2013062307.tif 000005
【図４】
2013062307.tif 000006
【図５】
2013062307.tif 000007
【図６】
2013062307.tif 000008
【図７】
2013062307.tif 000009
【図８】
2013062307.tif 000010
【図９】
2013062307.tif 000011
【図１０】
2013062307.tif 000012
【図１１】
2013062307.tif 000013
【図１２】
2013062307.tif 000014
【図１３】
2013062307.tif 000015