(57)【要約】【課題】積層して配置された複数の配線層を用いて遮光する場合でも、信号処理回路の特性に影響を及ぼすことがない半導体装置を提供することが可能となる。【解決手段】実施の形態に係る半導体装置は、トランジスタ形成領域３０を有する基板１０の上方に設けられた第８配線層８、第７配線層７、第６配線層６を有する。第８配線層８は、スリットを有する。第７配線層７は、遮光層７ａ、接続層７ｂを含む。第８配線層８の下方において、遮光層７ａが第８配線層８のスリットを覆うように設けられている。第６配線層６は、遮光層６ａ、接続層６ｂを含む。第７配線層７の下方において、遮光層６ａが第７配線層７のスリットを覆うように設けられている。第８配線層８と遮光層６ａ６とは、第７ビア２７、第６ビア２６により接続されており、第８配線層８及び遮光層６ａの電位と、遮光層７ａの電位は異なる。【選択図】図１
2013251306.tif 000002
【特許請求の範囲】
【請求項１】
被遮光領域を有する半導体層と、
前記半導体層の上方に設けられた、第１スリットを有する第１配線層と、
前記第１配線層の下方に、前記第１スリットを覆うように設けられた、第２スリットを有する第２配線層と、
前記第２配線層の下方に、前記第２スリットを覆うように設けられた、第３スリットを有する第３配線層と、
前記第１配線層と前記第３配線層とを接続する第１ビアと、を備え、
前記第１配線層と前記第３配線層の電位と前記第２配線層の電位は異なる半導体装置。
【請求項２】
前記第２スリット中に設けられ、前記第２配線層と同一工程で形成される第１接続層をさらに備え、
前記第１配線層と前記第３配線層とは、前記第１ビア及び前記第１接続層を介して接続される請求項１に記載の半導体装置。
【請求項３】
前記第２配線層は、前記第１スリットから入射する光を遮断する大きさで形成され、
前記第３配線層は、前記第２スリットから入射する光を遮断する大きさで形成される請求項１に記載の半導体装置。
【請求項４】
前記第１配線層と前記第３配線層とは電源電位又は接地電位に接続され、
前記第２配線層は、前記第１配線層と前記第３配線層とは異なる電源電位又は接地電位に接続される請求項１に記載の半導体装置。
【請求項５】
前記第３配線層の下方に、前記第３スリットを覆うように設けられた、第４スリットを有する第４配線層と、
前記第２配線層と前記第４配線層とを接続する第２ビアと、
をさらに備える、請求項１に記載の半導体装置。
【請求項６】
前記第３スリット中に形成され、前記第３配線層と同一工程で形成される第２接続層をさらに備え、
前記第２配線層と前記第４配線層とは、前記第２ビア及び前記第２接続層を介して接続される請求項５に記載の半導体装置。
【請求項７】
前記第４スリット中に形成され、前記第４配線層と同一工程で形成される第３接続層をさらに備え、
前記第３接続層は、前記第３配線層に接続されている請求項５に記載の半導体装置。
【請求項８】
被遮光領域を有する半導体層の上方に、第１スリットを有する第１配線層を形成し、
前記第１配線層の下方に、前記第１スリットを覆うように設けられた、第２スリットを有する第２配線層を形成し、
前記第２配線層の下方に、前記第２スリットを覆うように設けられた、第３スリットを有する第３配線層を形成し、
前記第１配線層と前記第３配線層とを第１ビアで接続し、
前記第１配線層と前記第３配線層を第１電位に接続し、前記第２配線層を前記第１電位と異なる第２電位に接続する、半導体装置の製造方法。
【請求項９】
前記第２スリット中に、前記第２配線層と同一工程で第１接続層をさらに形成し、
前記第１配線層と前記第３配線層とを、前記第１ビア及び前記第１接続層を介して接続する請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第２配線層は、前記第１スリットから入射する光を遮断する大きさで形成され、
前記第３配線層は、前記第２スリットから入射する光を遮断する大きさで形成される請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記第１配線層と前記第３配線層を電源電位又は接地電位に接続し、
前記第２配線層を、前記第１配線層と前記第３配線層とは異なる電源電位又は接地電位に接続する請求項８に記載の半導体装置の製造方法。
【請求項１２】
前記第３配線層の下方に、前記第３スリットを覆うように、第４スリットを有する第４配線層を形成し、
前記第２配線層と前記第４配線層とを第２ビアで接続する、
請求項８に記載の半導体装置。
【請求項１３】
前記第３スリット中に、前記第３配線層と同一工程で第２接続層を形成し、
前記第２配線層と前記第４配線層とを、前記第２ビア及び前記第２接続層を介して接続する請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第４スリット中に、前記第４配線層と同一工程で第３接続層を形成し、
前記第３接続層を、前記第３配線層に接続する請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、例えば、光半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
光半導体で代表的なフォトダイオード、フォトトランジスタ、赤外線センサー等では、光検知を行う受光部と内部信号処理回路等が同一シリコン基板上に形成されるのが一般的となっている。
【０００３】
フォトダイオードでは、受光部の上方には上層メタル配線は配置されず、光の入射が容易となっている。一方、内部信号処理回路の上方には、内部信号処理回路への光の入射による光電効果を抑制する為に上層メタル配線が全面に配置されている。配線シールド効果を期待して、上層メタル配線はＧＮＤ電位等に接続されている。
【０００４】
近年、半導体装置の微細プロセス化や多層配線化が進んでいる。多層配線の半導体装置では、低層のメタル配線で信号処理回路の論理を構成し、上層のメタル配線を電源配線やＧＮＤ配線として使うことが一般的である。これは、上層のメタル配線は低層のメタル配線より配線膜厚が厚い為、容易にインピーダンスを低減させることが期待できるからである。
【０００５】
遮光のために最上層メタル配線を全面に配置することが望ましいが、微細プロセスにおけるメタル配線密度等の制限により、最上層メタル配線は櫛型配線やメッシュ配線構造が一般的となっている。
【０００６】
特許文献１には、トランジスタ素子等が設けられた被遮光領域を遮光する複数の第１配線層、第２配線層を有する半導体装置が開示されている。複数の第１配線層は、配線密度等を考慮して所定の間隔で配置されている。第２配線層は、層間絶縁膜を介して第１配線層の上層に形成されている。第２配線層は、隣り合う第１配線層の間に位置し、その一部が第１配線層に重なるパターンを有する。
【０００７】
第１配線層と第２配線層とが重なる位置において、第１配線層は層間絶縁膜に形成されたビアを介して第２配線層と接続されている。被遮光領域は、第１配線層及び第２配線層の少なくともいずれか一方により覆われている。また、横方向からの光の入射を防ぐ為、第１配線層と第２配線層を接続するビアを遮光壁として用いている。また、特許文献２、３にも特許文献１に記載の半導体装置と類似の構造が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第０３９５６１４３号明細書
【特許文献２】特開２００６−１８６０４３号公報
【特許文献３】特許第０４７７０８５７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１に記載の半導体装置では、信号処理回路の誤動作が発生する可能性があるという問題がある。その理由について説明する。多層配線プロセスでは、レイアウト設計時にメタル配線密度の最適化やパターンの均一化、デバイス製造時に配線のＣＭＰ（Chemical Mechanical Polishing）による平坦化等が必要となっており、多くの制限がある。
【００１０】
特許文献１では、ビアで接続された上層の２層の配線層で光の遮光を行う。このため、この２層の配線層が全て同電位のメタル配線となる。これにより、電源電位又はＧＮＤ電位のメタル配線が信号処理回路の上部に極端に偏る可能性がある。電源電圧の電圧降下やＧＮＤ電位の浮きが発生すると、信号処理回路の特性に影響を及ぼす可能性がある。
【００１１】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
一実施の形態によれば、半導体装置は、被遮光領域を有する半導体層の上方に設けられた、第１、第２、第３配線層を有する。第１配線層は、第１スリットを有する。第２配線層は、第２スリットを有し、第１配線層の下方に、第１スリットを覆うように設けられている。第３配線層は、第３スリットを有し、第２配線層の下方に、第２スリットを覆うように設けられている。第１配線層と第３配線層とは、第１ビアにより接続されており、第１配線層及び第３配線層の電位と、第２配線層の電位は異なる。
【発明の効果】
【００１３】
前記一実施の形態によれば、積層して配置された複数の配線層を用いて遮光する場合でも、信号処理回路の特性に影響を及ぼすことがない半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係る半導体装置の構成を示す図である。
【図２】図１の半導体装置の第８配線層８、第７層間絶縁層１７、第７ビア２７、第７配線層７の部分を上面からみた図である。
【図３】図１の半導体装置の第７配線層７、第６層間絶縁層１６、第６ビア２６、第６配線層６の部分を上面からみた図である。
【図４】図１の半導体装置の第６配線層６、第５層間絶縁層１５、第５ビア２５、第５配線層５の部分を上面からみた図である。
【図５】実施の形態２に係る半導体装置の構成を示す断面図である。
【図６】図５の半導体装置のＡ部を上面からみた図である。
【図７】図５の半導体装置のＢ部を上面からみた図である。
【図８】実施の形態３に係る半導体装置の構成を示す断面図である。
【図９】図７の半導体装置のＡ部を上面からみた図である。
【図１０】図７の半導体装置のＢ部を上面からみた図である。
【発明を実施するための形態】
【００１５】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、繰り返しの説明は省略する。また、以下では、複数の実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１６】
実施の形態は、半導体装置（ＬＳＩ：Large Scale Integration）の配線構造に関し、特に、フォトダイオード、フォトトランジスタ、赤外線センサー等の光半導体装置の配線構造に関する。実施の形態は、光半導体装置の光センサー等の受光部に入射される光が内部信号処理回路へ達しないように遮光する技術に関する。
【００１７】
実施の形態に係る半導体装置は、被遮光領域を有する半導体層の上方に設けられた、第１、第２、第３配線層を有する。第１配線層は、第１スリットを有する。第２配線層は、第２スリットを有し、第１配線層の下方に、第１スリットを覆うように設けられている。第３配線層は、第３スリットを有し、第２配線層の下方に、第２スリットを覆うように設けられている。第１配線層と第３配線層とは、第１ビアにより接続されており、第１配線層及び第３配線層の電位と、第２配線層の電位は異なる。
【００１８】
配線密度等の制約により、配線層にスリットが設けられている場合でも、他の配線層によりスリットを覆うことができるため、被遮光領域を確実に遮光することが可能となる。また、第１配線層と第３配線層とをビアにより接続することにより、斜め方向から入射する光を遮光することができる。さらに、異なる電位の配線層を交互に配置することで、信号処理回路の特性与える影響を抑制することが可能となる。
【００１９】
実施の形態１．
実施の形態１に係る半導体装置１００について、図１を参照して説明する。図１は、実施の形態１に係る半導体装置１００の構成を示す断面図である。半導体装置１００は、基板１０、第１配線層１〜第８配線層８、第１層間絶縁層１１〜第７層間絶縁層１７、カバー絶縁層１８、第１ビア２１〜第７ビア２７、トランジスタ形成領域３０、不純物領域３１、ゲート電極３２、Ｐ型ウェル領域３３、Ｎ型ウェル領域３４を有している。
【００２０】
Ｐ型のシリコン基板である基板１０には、被遮光領域であるトランジスタ形成領域３０が形成されている。トランジスタ形成領域３０内には、３つの不純物領域３１が形成されている。基板１０上の不純物領域３１間に対応する位置には、ゲート電極３２がそれぞれ設けられている。また、基板１０には、トランジスタ形成領域３０と離れた領域にＰ型ウェル領域３３、Ｎ型ウェル領域３４が互いに独立して形成されている。
【００２１】
実施の形態１では、配線層が８層設けられている例を示している。基板１０上には、第１配線層１〜第８配線層８と、第１層間絶縁層１１〜第７層間絶縁層１７が交互に積層されている。基板１０のＰ型ウェル領域３３、Ｎ型ウェル領域３４、不純物領域３１が形成された領域上に、第１配線層１が形成されている。第１配線層１上には、第１層間絶縁層１１が形成されている。第１層間絶縁層１１上には第２配線層２が形成されている。第１配線層１と第２配線層２とは第１層間絶縁層１１に設けられた第１ビア２１により接続されている。
【００２２】
第２配線層２上には第２層間絶縁層１２が形成されている。第２層間絶縁層１２上には第３配線層３が形成されている。第２配線層２と第３配線層３とは、第２層間絶縁層１２に設けられた第２ビア２２により接続されている。第３配線層３上には第３層間絶縁層１３が形成されている。第３層間絶縁層１３上には第４配線層４が形成されている。第３配線層３と第４配線層４とは、第３層間絶縁層１３に設けられた第３ビア２３により接続されている。第４配線層４上には第４層間絶縁層１４が形成されている。第４層間絶縁層１４上には第５配線層５が形成されている。第４配線層４と第５配線層５とは、第４層間絶縁層１４に設けられた第４ビア２４により接続されている。
【００２３】
実施の形態１に係る半導体装置１００では、少なくとも被遮光領域であるトランジスタ形成領域３０が遮光されるように、第８配線層８、第７配線層７、第６配線層６、第５配線層５が配置されている。配線密度等の設計上の制約により、第８配線層８にはスリットが形成されている。第８配線層８の下層には、第７層間絶縁層１７を介して第７配線層７が設けられている。
【００２４】
第７配線層７は、遮光層７ａ、接続層７ｂを含む。遮光層７ａと接続層７ｂとは、同一の工程で形成され、横方向に交互に配置されている。遮光層７ａと接続層７ｂとの間にはスリットが形成されている。通常、第８配線層８のスリットから光の入射があった場合、第７層間絶縁層１７は光の透過率が高いため、光は第７配線層７まで到達する。実施の形態１では、遮光層７ａは、第８配線層８のスリットを覆うように配置されている。
【００２５】
第８配線層８のスリットの寸法及び第８配線層８の膜厚により、下位の配線層に届く光の入射角が決まる。第８配線層８のスリットの下に配置される遮光層７ａは、第８配線層８のスリットから入射する光の入射角に応じて、当該光を遮断できる大きさで形成される。
【００２６】
接続層７ｂは、第８配線層８の下に配置されている。接続層７ｂと第８配線層８とは、第７層間絶縁層１７に設けられた第７ビア２７により電気的に接続されている。遮光層７ａは、第８配線層８とは接続されていない。
【００２７】
第７配線層７の下層には、第６層間絶縁層１６を介して第６配線層６が設けられている。第６配線層６は、遮光層６ａ、接続層６ｂを含む。遮光層６ａと接続層６ｂとは、同一の工程で形成され、横方向に交互に配置されている。遮光層６ａと接続層６ｂとの間にはスリットが形成されている。
【００２８】
第８配線層８のスリットから光の入射があった場合、第７層間絶縁層１７、第７配線層７のスリット、第６層間絶縁層１６を介して、光が第６配線層６まで到達する場合がある。実施の形態１では、この光を遮光するために、遮光層６ａは、第７配線層７のスリットを覆うように配置されている。遮光層６ａは、第７配線層７のスリットから入射する光の入射角に応じて、当該光を遮断できる大きさで形成される。
【００２９】
接続層６ｂは遮光層７ａの下に配置されている。接続層６ｂと遮光層７ａとは、第６層間絶縁層１６に設けられた第６ビア２６により電気的に接続されている。遮光層６ａは、接続層７ｂと接続されている。従って、遮光層６ａは、第７ビア２７、接続層７ｂ、第６ビア２６を介して第８配線層８と接続されている。
【００３０】
第６配線層６の下層には、第５層間絶縁層１５を介して第５配線層５が設けられている。第５配線層５は、遮光層５ａ、接続層５ｂを含む。遮光層５ａと接続層５ｂとは、同一の工程で形成され、横方向に交互に配置されている。遮光層５ａと接続層５ｂとの間にはスリットが形成されている。
【００３１】
第８配線層８のスリットから光の入射があった場合、光が第６配線層６まで到達する場合がある。実施の形態１では、この光を遮光するために、遮光層５ａは第６配線層６のスリットを覆うように配置されている。遮光層５ａは、第６配線層６のスリットから入射する光の入射角に応じて、当該光を遮断できる大きさで形成される。
【００３２】
接続層５ｂは遮光層６ａの下に配置されている。接続層５ｂと遮光層６ａとは、第５層間絶縁層１５に設けられた第５ビア２５により電気的に接続されている。遮光層５ａは、接続層６ｂと接続されている。従って、遮光層５ａは、第６ビア２６、接続層６ｂ、第５ビア２５を介して遮光層７ａと接続されている。
【００３３】
ここで、図２〜４を参照して、実施の形態１に係る半導体装置１００の上面から見た構造について説明する。図２は、図１の半導体装置１００の第８配線層８、第７層間絶縁層１７、第７ビア２７、第７配線層７の部分（ＩＡ）を上面からみた図である。図２のＩＡ−ＩＡ切断線における断面図が図１に示されている。図２に示すように、第８配線層８間のスリットは、遮光層７ａにより塞がれている。接続層７ｂ上には、長手方向に沿って複数の第７ビア２７が設けられている。第８配線層８と接続層７ｂとは第７ビア２７により接続されている。
【００３４】
図３は、図１の半導体装置の第７配線層７、第６層間絶縁層１６、第６ビア２６、第６配線層６の部分（ＩＢ）を上面からみた図である。図３のＩＢ−ＩＢ切断線における断面図が図１に示されている。図３に示すように、遮光層７ａと接続層７ｂとの間のスリットは、遮光層６ａにより塞がれている。接続層６ｂ上には、長手方向に沿って複数の第６ビア２６が設けられている。遮光層７ａと接続層６ｂとは第６ビア２６により接続されている。また、遮光層６ａ上にも、その長手方向に沿って配置された複数の第６ビア２６が設けられている。接続層７ｂと遮光層６ａとは、第６ビア２６により接続されている。
【００３５】
図４は、図１の半導体装置の第６配線層６、第５層間絶縁層１５、第５ビア２５、第５配線層５の部分（ＩＣ）を上面からみた図である。図４のＩＣ−ＩＣ切断線における断面図が図１に示されている。図４に示すように、遮光層６ａと接続層６ｂとの間のスリットは、遮光層５ａにより塞がれている。接続層５ｂ上には、長手方向に沿って複数の第５ビア２５が設けられている。遮光層６ａと接続層５ｂとは第５ビア２５により接続されている。また、遮光層５ａ上にも、その長手方向に沿って配置された複数の第５ビア２５が設けられている。接続層６ｂと遮光層５ａとは、第５ビア２５により接続されている。
【００３６】
実施の形態１によれば、上層の配線層に形成されたスリットからの光は、その下層に配置されている遮光層により遮られる。また、第７ビア２７、第６ビア２６、第５ビア２５は、斜め方向から入射する光を遮ることができる。これにより、トランジスタ形成領域３０に形成される素子の光による特性の変動を抑制することができる。
【００３７】
上層の配線層は、低層の配線層よりも配線膜厚が厚いため、ＧＮＤ電位（接地電位）、ＶＤＤ電位（電源電位）を供給することにより、インピーダンスを低減させ、配線シールド効果を得ることができる。例えば、最上層の第８配線層８にＧＮＤ電位を供給することができる。第８配線層８は、第７ビア２７を介して、接続層７ｂに接続される。また、接続層７ｂは、第６ビア２６を介して、遮光層６ａに接続される。このため、遮光層６ａはＧＮＤ電位となる。
【００３８】
遮光層７ａには、ＶＤＤ電位を供給することができる。遮光層７ａは、第６ビア２６を介して接続層６ｂに接続される。接続層６ｂは、第５ビア２５を介して遮光層５ａに接続されるこのため、遮光層５ａは、ＶＤＤ電位となる。このように、実施の形態１に係る第１配線層１では、ＶＤＤ電位が供給される配線層と、ＧＮＤ電位が供給される配線層とが交互に配置される。
【００３９】
通常、信号処理回路等は高速動作した場合、動作電流が上がり更に配線インピーダンスの偏りがあると電圧降下が顕著に起こり回路特性へ影響を与える。しかしながら、実施の形態１によれば、電源電位又はＧＮＤ電位の配線が信号処理回路の上部に極端に偏ることがなくなり、インピーダンスの偏りによる誤動作の発生を防止する事ができる。
【００４０】
さらに、第７ビア２７、接続層７ｂ、第６ビア２６により接続された第８配線層８と第６配線層６と、第７配線層７との間には寄生容量が形成される。また、第６ビア２６、接続層６ｂ、第５ビア２５により接続された遮光層７ａと遮光層５ａと、第６配線層６との間には寄生容量が形成される。これにより、ＶＤＤ、ＧＮＤの電圧降下を抑制することができる。
【００４１】
また、遮光層５ａと接続層５ｂには異なる電位（ＶＤＤ、ＧＮＤ）が供給されている。遮光層５ａと接続層５ｂとは、横方向に交互に並んで配置されている。このため、遮光層５ａと接続層５ｂを用いることにより、第５配線層５の下層の配線層によって構成される回路に、ＶＤＤ電位、ＧＮＤ電位を容易に供給することが可能となる。例えば、図１に示すように、遮光層５ａを用いて、ＶＤＤ電位をその下層の配線層、ビアを介してＮ型ウェル領域３４に供給することができる。また、接続層５ｂを用いて、ＧＮＤ電位をその下層の配線層、ビアを介してＰ型ウェル領域３３に供給することができる。
【００４２】
なお、実施の形態１では、光を遮断する配線層を、第８配線層８、第７配線層７、第６配線層６、第５配線層５の４層構成としているが、この例に限定されるものではない。
【００４３】
実施の形態２．
実施の形態２に係る半導体装置１００Ａについて、図５〜７を参照して説明する。図５は、実施の形態２に係る半導体装置１００Ａの構成を示す断面図である。図６は、図５の半導体装置１００Ａの第４配線層４と第３ビア２３の部分（ＶＡ）を上面からみた図であり、図７は、第３配線層３、第２ビア２２の部分（ＶＢ）を上面からみた図である。実施の形態２では、４層の配線層が形成されている例を示している。なお、図５〜７において、前述した構成要素と同一の構成要素には同一の符号を付している。
【００４４】
図６に示すように、最上層の第４配線層４は、半導体装置１００Ａの略全面に配置されている。配線密度の関係上、第４配線層４は所々くり貫かれている。すなわち、第４配線層４には複数の開口部が形成されている。図６に示す例では、横方向に４つ、縦方向に４つの開口部なマトリクス状に並ぶように形成されている。第４配線層４は、半導体装置１００Ａの全体にわたって同電位となる。第３ビア２３は、第４配線層４に設けられた開口部の長手方向に沿って配置されている。
【００４５】
図７に示すように、第３配線層３も、半導体装置１００Ａの略全面に配置されている。第３配線層３も所々くり貫かれており、複数の開口部が形成されている。第４配線層４の開口部が形成された部分は、第３配線層３が形成されており、第４配線層４の開口部からの光を遮光する。第３配線層３の開口部内には、第３配線層３と同一の工程で形成された接続層３ｂが形成されている。接続層３ｂは、当該接続層３ｂ上に形成された第２ビア２２を介して第４配線層４に接続される。このような例においても実施の形態１と同様に、信号処理回路の誤動作を抑制することができるとともに、ＧＮＤ電位、ＶＤＤ電位の安定化を図ることが可能となる。
【００４６】
実施の形態３．
実施の形態３に係る半導体装置について、図８〜１０を参照して説明する。図８は、実施の形態３に係る半導体装置の構成を示す断面図である。図９は、図８の半導体装置の第４配線層４と第３ビア２３の部分（ＸＡ）を上面からみた図であり、図１０は、第３配線層３、第２ビア２２の部分（ＸＢ）を上面からみた図である。実施の形態３では、４層の配線層が形成されている例を示している。
【００４７】
実施の形態３において、実施の形態２と異なる点は、最上層の第４配線層４の開口部内に接続層４ｂが設けられている点である。他の構成は、実施の形態３と同一である。接続層４ｂは、当該接続層４ｂの下に設けられた第３ビア２３を介して、第３配線層３に接続されている。図９、１０を参照すると、第４配線層４と第３配線層３は、その開口部の形成位置が、反転した構造となっている。すなわち、第４配線層４の開口部が形成された位置は、第３配線層３により遮断されている。
【００４８】
このように、第４配線層４を分割して接続層４ｂを設けることにより、例えば第４配線層４にＶＤＤ電位を供給し、第３配線層３にＧＮＤ配線を供給した際に、実施の形態２よりもＶＤＤ−ＧＮＤ間の寄生容量値を大きくすることができる。
【００４９】
以上説明したように、実施の形態に係る半導体装置によれば、ＧＮＤ電位の配線層と電源電位の配線を交互に配置する事により、内部信号処理回路へ接続される電源配線、ＧＮＤ配線の配線インピーダンスの差を揃えることができ、信号処理回路を安定して動作させることができ、誤動作を防止することができる。
【００５０】
また、ＧＮＤ電位の配線層と電源電位の配線を交互に配置する事で、電源ＧＮＤ間に絶縁膜を介してＶＤＤ電位の配線層とＧＮＤ電位の配線層間の寄生容量を大きくすることができる。これにより、電圧降下を抑制することができ、ＧＮＤ電位とＶＤＤ電位の変動を小さくすることが出来る。
【００５１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００５２】
１  第１配線層
２  第２配線層
３  第３配線層
３ｂ  接続層
４  第４配線層
４ｂ  接続層
５  第５配線層
５ａ  遮光層
５ｂ  接続層
６  第６配線層
６ａ  遮光層
６ｂ  接続層
７  第７配線層
７ａ  遮光層
７ｂ  接続層
８  第８配線層
１０  基板
１１  第１層間絶縁層
１２  第２層間絶縁層
１３  第３層間絶縁層
１４  第４層間絶縁層
１５  第５層間絶縁層
１６  第６層間絶縁層
１７  第７層間絶縁層
１８  カバー絶縁層
２１  第１ビア
２２  第２ビア
２３  第３ビア
２４  第４ビア
２５  第５ビア
２６  第６ビア
２７  第７ビア
３０  トランジスタ形成領域
３１  不純物領域
３２  ゲート電極
３３  Ｐ型ウェル領域
３４  Ｎ型ウェル領域
１００  半導体装置
【図１】
2013251306.tif 000003
【図２】
2013251306.tif 000004
【図３】
2013251306.tif 000005
【図４】
2013251306.tif 000006
【図５】
2013251306.tif 000007
【図６】
2013251306.tif 000008
【図７】
2013251306.tif 000009
【図８】
2013251306.tif 000010
【図９】
2013251306.tif 000011
【図１０】
2013251306.tif 000012