(57)【要約】【課題】バンドギャップリファレンス電圧の温度による変化を高精度に補償できる、バンドギャップリファレンス回路を提供すること。【解決手段】第１のトランジスタと、前記第１のトランジスタにカレントミラー接続された第２のトランジスタと、前記第１のトランジスタのコレクタに直列に接続された第１の抵抗と、前記第２のトランジスタのコレクタに直列に接続され、前記第１のトランジスタのコレクタ電位に差動増幅器によってイマジナリーショートされた一端を有する第２の抵抗と、前記第２のトランジスタのコレクタと前記第２の抵抗との間に、前記第２の抵抗の電圧を低下させる補正電流を印加する補正回路とを備える、バンドギャップリファレンス回路。【選択図】図１
2013200767.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、
前記第１のトランジスタにカレントミラー接続された第２のトランジスタと、
前記第１のトランジスタのコレクタに直列に接続された第１の抵抗と、
前記第２のトランジスタのコレクタに直列に接続され、前記第１のトランジスタのコレクタ電位に差動増幅器によってイマジナリーショートされた一端を有する第２の抵抗と、
前記第２のトランジスタのコレクタと前記第２の抵抗との間に、前記第２の抵抗の電圧を低下させる補正電流を印加する補正回路とを備える、バンドギャップリファレンス回路。
【請求項２】
前記補正回路は、前記補正電流を高温になるほど増加させる、請求項１に記載のバンドギャップリファレンス回路。
【請求項３】
前記補正回路は、逆バイアスされたＰＮ接合のリーク電流に基づいて、前記補正電流を生成する、請求項１又は２に記載のバンドギャップリファレンス回路。
【請求項４】
前記補正回路は、
ベース−コレクタ間のＰＮ接合が逆バイアスされ、前記補正電流を出力する第１のｎｐｎ型トランジスタと、
ベース−コレクタ間のＰＮ接合が逆バイアスされ、前記第１のｎｐｎ型トランジスタのベースにコレクタが接続された第２のｎｐｎ型トランジスタとを有する、請求項１から３のいずれか一項に記載のバンドギャップリファレンス回路。
【請求項５】
前記補正回路は、
ベース−コレクタ間のＰＮ接合が逆バイアスされ、前記補正電流を出力する第１のｐｎｐ型トランジスタと、
ベース−コレクタ間のＰＮ接合が逆バイアスされ、前記第１のｐｎｐ型トランジスタのベースにコレクタが接続された第２のｐｎｐ型トランジスタと、
ベース−コレクタ間のＰＮ接合が逆バイアスされ、前記第１のｐｎｐ型トランジスタのベースにエミッタが接続された第３のｐｎｐ型トランジスタとを有する、請求項１から３のいずれか一項に記載のバンドギャップリファレンス回路。
【請求項６】
前記補正回路は、ツェナー電源で動作する、請求項１から５のいずれか一項に記載のバンドギャップリファレンス回路。
【請求項７】
第１のトランジスタと、
前記第１のトランジスタにカレントミラー接続された第２のトランジスタと、
前記第１のトランジスタ及び前記第２のトランジスタのコレクタ電位が入力される差動増幅器と、
前記第１のトランジスタのコレクタと前記差動増幅器の出力部との間に設けられた第１の抵抗と、
前記第２のトランジスタのコレクタと前記差動増幅器の出力部との間に設けられた第２の抵抗と、
前記第２のトランジスタのコレクタと前記第２の抵抗との間に、前記第２の抵抗の電圧を低下させる補正電流を印加する補正回路とを備える、バンドギャップリファレンス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタの熱電圧を利用するバンドギャップリファレンス回路に関する。
【背景技術】
【０００２】
特許文献１には、バンドギャップリファレンス電圧が高温領域で減少することを補償するため、高温時に電流を発生することによりバンドギャップリファレンス電圧を上昇させる電流補償部を有するバンドギャップリファレンス回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−５９００１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の従来技術では、バンドギャップリファレンス電圧が高温になるほど上昇する温度領域では、バンドギャップリファレンス電圧の変化を精度良く補償することが難しい。
【０００５】
そこで、本発明は、バンドギャップリファレンス電圧の温度による変化を高精度に補償できる、バンドギャップリファレンス回路の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、
第１のトランジスタと、
前記第１のトランジスタにカレントミラー接続された第２のトランジスタと、
前記第１のトランジスタのコレクタに直列に接続された第１の抵抗と、
前記第２のトランジスタのコレクタに直列に接続され、前記第１のトランジスタのコレクタ電位に差動増幅器によってイマジナリーショートされた一端を有する第２の抵抗と、
前記第２のトランジスタのコレクタと前記第２の抵抗との間に、前記第２の抵抗の電圧を低下させる補正電流を印加する補正回路とを備える、バンドギャップリファレンス回路を提供するものである。
【０００７】
上記目的を達成するため、本発明は、
第１のトランジスタと、
前記第１のトランジスタにカレントミラー接続された第２のトランジスタと、
前記第１のトランジスタ及び前記第２のトランジスタのコレクタ電位が入力される差動増幅器と、
前記第１のトランジスタのコレクタと前記差動増幅器の出力部との間に設けられた第１の抵抗と、
前記第２のトランジスタのコレクタと前記差動増幅器の出力部との間に設けられた第２の抵抗と、
前記第２のトランジスタのコレクタと前記第２の抵抗との間に、前記第２の抵抗の電圧を低下させる補正電流を印加する補正回路とを備える、バンドギャップリファレンス回路を提供するものである。
【発明の効果】
【０００８】
本発明によれば、バンドギャップリファレンス電圧の温度による変化を高精度に補償できる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態のバンドギャップリファレンス回路の構成図である。
【図２】温度とバンドギャップリファレンス電圧との関係を示したグラフである。
【図３】温度とＰＮ接合のリーク電流との関係を示したグラフである。
【図４】一実施形態のバンドギャップリファレンス回路の構成図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に従って説明する。
【００１１】
図１は、本発明の第１の実施形態であるバンドギャップリファレンス回路１０の構成図である。バンドギャップリファレンス回路１０は、その出力電圧であるバンドギャップリファレンス電圧ＶＢＧの温度の依存性を打ち消すように構成された回路である。バンドギャップリファレンス回路１０は、第１の半導体素子のＰＮ接合の順方向電圧と第２の半導体素子のＰＮ接合の順方向電圧との電圧差が持つ正の温度特性と、ＰＮ接合の順方向電圧が持つ負の温度特性とを利用する。バンドギャップリファレンス回路１０は、これらの正と負の温度特性を利用して、バンドギャップリファレンス電圧ＶＢＧを、温度にほとんど依存しない基準電圧として生成する。
【００１２】
バンドギャップリファレンス回路１０は、基準電圧生成回路１３と、補正回路１２とを備えた集積回路である。
【００１３】
基準電圧生成回路１３は、ＰＮ接合の順方向電圧の電圧差を発生させる第１の半導体素子及び第２の半導体素子として、ｎｐｎ型のトランジスタＱ１，Ｑ２を有している。基準電圧生成回路１３は、トランジスタＱ１のベース・エミッタ間のＰＮ接合の順方向電圧ＶＢＥ１とトランジスタＱ２のベース・エミッタ間のＰＮ接合の順方向電圧ＶＢＥ２との電圧差に基づいて、バンドギャップリファレンス電圧ＶＢＧを出力する回路である。
【００１４】
トランジスタＱ２は、トランジスタＱ１にカレントミラー接続されている。図１の場合、トランジスタＱ１のベースとコレクタは短絡され、トランジスタＱ１のベースはトランジスタＱ２のベースに接続されている。トランジスタＱ１のエミッタは、接地電位ＶＳＳに直接接続され、トランジスタＱ２のエミッタは抵抗Ｒ３を介して接地電位ＶＳＳに接続されている。
【００１５】
また、基準電圧生成回路１３は、トランジスタＱ１のコレクタ（ベース）及びトランジスタＱ２のコレクタが接続される差動入力部を有する差動増幅器１４を備えている。差動増幅器１４は、例えば、演算増幅器（オペアンプ）である。差動増幅器１４は、トランジスタＱ１のコレクタ電位（ベース電位）が入力される非反転入力端子と、トランジスタＱ２のコレクタ電位が入力される反転入力端子とを差動入力部として有している。差動増幅器１４は、元電源ＶＩＮの電源電圧によって動作する。
【００１６】
また、基準電圧生成回路１３は、トランジスタＱ１のコレクタと差動増幅器１４の出力部１４ａとの間に直列に挿入されて設けられた抵抗Ｒ１と、トランジスタＱ２のコレクタと差動増幅器１４の出力部１４ａとの間に直列に挿入されて設けられた抵抗Ｒ２とを備えている。抵抗Ｒ１の低電位側の一方の端部は、トランジスタＱ１のコレクタに接続され、抵抗Ｒ１の高電位側のもう一方の端部は、出力部１４ａに接続されている。抵抗Ｒ２の低電位側の一方の端部は、トランジスタＱ２のコレクタに接続され、抵抗Ｒ２の高電位側のもう一方の端部は、出力部１４ａに接続されている。このように、抵抗Ｒ２の低電位側の端部は、抵抗Ｒ１，Ｒ２を介して負帰還されている差動増幅器１４によって、トランジスタＱ１のコレクタ電位にイマジナリーショートされている。
【００１７】
また、基準電圧生成回路１３は、元電源ＶＩＮと出力部１４ａとの間に設けられたｎｐｎ型のトランジスタＱ５と、元電源ＶＩＮとトランジスタＱ５のベースとの間に設けられた定電流源１５とを備えている。トランジスタＱ５のコレクタは、元電源ＶＩＮに接続され、トランジスタＱ５のエミッタは、出力部１４ａに接続されている。定電流源１５は、トランジスタＱ５に一定のベース電流を供給する。
【００１８】
バンドギャップリファレンス電圧ＶＢＧは、抵抗Ｒ１の両端電圧をＶＲ１，抵抗Ｒ２の両端電圧をＶＲ２，熱電圧をＶｔ，トランジスタＱ１の飽和電流をＩｓ１，トランジスタＱ２の飽和電流をＩｓ２とすると、
ＶＢＧ＝ＶＢＥ１＋ＶＲ１
＝ＶＢＥ１＋ＶＲ２      （∵差動増幅器１４のイマジナリーショート）
＝ＶＢＥ１＋Ｒ２／Ｒ３・（ＶＢＥ１−ＶＢＥ２）
＝ＶＢＥ１＋Ｒ２／Ｒ３・Ｖｔ・ｌｎ（Ｒ２／Ｒ３・Ｉｓ１／Ｉｓ２）
＝ＶＢＥ１＋Ｒ２／Ｒ３・Ｖｔ・ｌｎ（Ｒ２／Ｒ３）
で表すことができる（トランジスタＱ１，Ｑ２のサイズが互いに同じである場合、Ｉｓ１とＩｓ２は等しい）。右辺の第１項のＶＢＥ１は、負の略線形な温度特性を有し、右辺の第２項のＶｔは、正の略線形な温度特性を持っている。したがって、右辺の第１項の負の温度特性と右辺の第２項の正の温度特性とが相殺されるように、抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値が選定されることによって、温度依存性の小さいバンドリファレンス電圧ＶＢＧを生成できる。
【００１９】
ところが、バンドギャップリファレンス電圧ＶＢＧは、図２に示されるように、ある程度の温度ｔ１（例えば、１２５℃）以上の比較的温度の高い領域では、高温になるほど許容範囲を超えて上昇する傾向がある。一方、逆バイアスされたＰＮ接合のリーク電流（Ｎ型領域からＰ型領域に流れる逆方向電流）も、図３に示されるように、ある程度の温度ｔ１（例えば、１２５℃）以上の比較的温度の高い領域では、高温になるほど上昇する傾向がある。このように、所定温度以上の高温領域において、バンドギャップリファレンス電圧ＶＢＧの上昇傾向は、逆バイアスされたＰＮ接合のリーク電流の上昇傾向と相関関係があると推定できる。そこで、補正回路１２は、逆バイアスされたＰＮ接合のリーク電流を利用して、バンドギャップリファレンス電圧ＶＢＧの高温時の上昇変化を補償する。
【００２０】
補正回路１２は、図１の場合、逆バイアスされたＰＮ接合のリーク電流に基づいて、所定の温度ｔ１未満のときに電流値が零又は零近傍値以下であり、所定の温度ｔ１以上のときに高温ほど電流値が増加する、補正電流Ｉｈを生成する。補正回路１２は、逆バイアスされたＰＮ接合のリーク電流が大きくなるほど電流値が大きくなる補正電流Ｉｈを生成する。補正回路１２は、トランジスタＱ２のコレクタと抵抗Ｒ２の低電位側の端部との間のノードｎ１に、補正電流Ｉｈを印加する。ノードｎ１は、差動増幅器１４の反転入力端子に接続されている。
【００２１】
トランジスタＱ２のエミッタに直列に接続された抵抗Ｒ３に流れる電流は、差動増幅器１４の負帰還によって一定に維持される。したがって、補正電流Ｉｈがノードｎ１に供給されることによって、キルヒホッフの法則に基づき、抵抗Ｒ３に流れる一定電流から補正電流Ｉｈの供給量が減算された電流を抵抗Ｒ２に流すことができる。つまり、補正回路１２からノードｎ１に供給される補正電流Ｉｈが増加するにつれて、抵抗Ｒ２に流れる電流が減少するため、抵抗Ｒ２の両端電圧ＶＲ２は低下する。抵抗Ｒ２の両端電圧ＶＲ２が低下すれば、上式から明らかなように、バンドギャップリファレンス電圧ＶＢＧは減少する。
【００２２】
したがって、補正回路１２は、温度が高くなるにつれて電流値が増加する補正電流Ｉｈをノードｎ１に供給することによって、温度が高くなるにつれてバンドギャップリファレンス電圧ＶＢＧの上昇量が大きくなっても、バンドギャップリファレンス電圧ＶＢＧの上昇を許容範囲内に抑えることができる（図２の点線参照）。
【００２３】
図１の場合、補正回路１２は、トランジスタＱ３，Ｑ４を備えている。トランジスタＱ３は、ベース−コレクタ間のＰＮ接合が逆バイアスされたｎｐｎ型のトランジスタである。トランジスタＱ３のコレクタは、電源電圧に接続されるとよく、トランジスタＱ３のエミッタは、ノードｎ１に接続されるとよい。トランジスタＱ４は、ベース−コレクタ間のＰＮ接合が逆バイアスされ、トランジスタＱ３のベースにコレクタが接続されたｎｐｎ型のトランジスタである。トランジスタＱ４のベースは、接地電位ＶＳＳに接続されたエミッタに短絡されるとよい。
【００２４】
補正回路１２は、このように構成されることによって、トランジスタＱ３のエミッタから、所定の温度ｔ１以上のときに温度が高くなるにつれて電流値が増加する補正電流Ｉｈを出力することができる。
【００２５】
補正電流Ｉｈは、トランジスタＱ３のベース−コレクタ間のＰＮ接合のリーク電流をＩＣＢ１，トランジスタＱ４のベース−コレクタ間のＰＮ接合のリーク電流をＩＣＢ２，トランジスタＱ３の直流電流増幅率をｈＦＥとすると、
Ｉｈ＝（ＩＣＢ１−ＩＣＢ２）・ｈＦＥ
で表すことができる。つまり、補正回路１２の電源やトランジスタＱ３，Ｑ４のサイズを調整することによって、ノードｎ１に注入する補正電流Ｉｈの大きさを調整できる。
【００２６】
また、補正回路１２は、トランジスタＱ３のコレクタが元電源ＶＩＮに接続されることによって元電源ＶＩＮの電源電圧で動作してもよいが、元電源ＶＩＮの電源電圧に基づいて生成されるツェナー電源の電源電圧で動作してもよい。これにより、元電源ＶＩＮの変動によって生ずる補正電流Ｉｈの変動を小さくできる。図１の場合、このツェナー電源は、元電源ＶＩＮの電源電圧に基づいて定電流を生成する定電流源１６と、定電流源１６から供給される定電流が流れるツェナーダイオード１７とを含んで構成されている。トランジスタＱ３のコレクタは、定電流源１６とツェナーダイオード１７との接続点に接続されている。
【００２７】
図４は、本発明の第２の実施形態であるバンドギャップリファレンス回路２０の構成図である。上述の実施形態と同様の構成についての説明は省略する。図１のバンドギャップリファレンス回路１０の補正回路１２は、ｎｐｎ型のトランジスタによって構成されていたが、図４のバンドギャップリファレンス回路２０の補正回路２２は、ｐｎｐ型のトランジスタによって構成されている。
【００２８】
補正回路２２は、トランジスタＱ１３，Ｑ１４，Ｑ１５を備えている。トランジスタＱ１３は、ベース−コレクタ間のＰＮ接合が逆バイアスされたｐｎｐ型のトランジスタである。トランジスタＱ１３のエミッタは、元電源ＶＩＮに接続されるとよく、トランジスタＱ１３のコレクタは、ノードｎ１に接続されるとよい。トランジスタＱ１４は、ベース−コレクタ間のＰＮ接合が逆バイアスされ、トランジスタＱ１３のベースにコレクタが接続されたｐｎｐ型のトランジスタである。トランジスタＱ１４のベースは、元電源ＶＩＮに接続されたエミッタに短絡されるとよい。トランジスタＱ１５は、ベース−コレクタ間のＰＮ接合が逆バイアスされ、トランジスタＱ１３のベースにエミッタが接続されたｐｎｐ型のトランジスタである。トランジスタＱ１５のベースは、エミッタに短絡されるとよく、トランジスタＱ１５のコレクタは、接地電位ＶＳＳに接続されるとよい。
【００２９】
補正回路１２は、このように構成されることによって、トランジスタＱ１３のコレクタから、所定の温度ｔ１以上のときに温度が高くなるにつれて電流値が増加する補正電流Ｉｈを出力することができる。
【００３０】
補正電流Ｉｈは、トランジスタＱ１３のベース−コレクタ間のＰＮ接合のリーク電流をＩＣＢ１３，トランジスタＱ１４のベース−コレクタ間のＰＮ接合のリーク電流をＩＣＢ１１，トランジスタＱ１５のベース−コレクタ間のＰＮ接合のリーク電流をＩＣＢ１２，トランジスタＱ１３の直流電流増幅率をｈＦＥとすると、
Ｉｈ＝（ＩＣＢ１２−ＩＣＢ１１）・ｈＦＥ＋ＩＣＢ１３
で表すことができる。つまり、補正回路２２の電源やトランジスタＱ１３，Ｑ１４，Ｑ１５のサイズを調整することによって、ノードｎ１に注入する補正電流Ｉｈの大きさを調整できる。
【００３１】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、また、上述した実施例は、他の実施例の一部又は全部との組み合わせや置換などの種々の変形を加えることができる。
【００３２】
例えば、図４の補正回路２２も、図１と同様に、ツェナー電源で動作してもよい。また、例えば、本発明の効果を損なわない範囲内で、トランジスタ、抵抗等の各素子間には、電流の大きさを調整するなどの必要に応じて、抵抗などが挿入されてもよい。また、トランジスタＱ１, Ｑ２のサイズは、互いに同じでもよいが、トランジスタＱ１，Q２の電流密度が互いに異なるように互いに異なってもよい。
【符号の説明】
【００３３】
１０，２０  バンドギャップリファレンス回路
１２，２２  補正回路
１３  基準電圧生成回路
１４  差動増幅器
ｎ１  ノード
Ｑ１〜Ｑ５，Ｑ１３〜Ｑ１５  トランジスタ
【図１】
2013200767.tif 000003
【図２】
2013200767.tif 000004
【図３】
2013200767.tif 000005
【図４】
2013200767.tif 000006