(57)【要約】【課題】拡張スロットのレーンの縮退により、リンクされたレーン数が減少した場合に、被疑部品を交換することなく、この縮退を解消できる情報処理装置及び情報処理装置の縮退からの復旧回路を提供すること。【解決手段】レーン３の一部が未配線の接続端子を有するスロット５（拡張スロット）において、システムボード上のチップセット２（ルートコンプレックス）と、上記拡張スロットとの間のレーンに、ＳＥＬ／ＤＥＣ４（セレクタ／デコーダ）を挿入し、ＰＣＩ  Ｅｘｐｒｅｓｓのリンクの初期化により成立したリンクのリンク数とレーン数とが一致しなかった場合には、ＳＥＬ／ＤＥＣ４を切り替えることで、拡張スロットのレーンが配線されていなかった端子に、ＰＣＩ  Ｅｘｐｒｅｓｓのレーンを接続できるようにする。これにより、元々レーンが配線されていた側に接続を戻し、再度、リンクの初期化を実行することで、縮退から復旧する。【選択図】図１
2013200616.tif 000002
【特許請求の範囲】
【請求項１】
システムボード上のチップセットと、
前記チップセットに形成されたレジスタ群と、
外部記憶媒体が記憶する情報を入力するためのスロットと、
前記スロットと前記チップセットとの間に挿入されたレーン配線切り替え手段と、
リンクの初期化により成立したリンクのリンク数とレーン数とが一致しなかった場合に、前記レーン配線切り替え手段を介して前記スロットと前記チップセットとの間のレーン配線を切り替え、レーンと接続されていなかった接続端子にレーンの一部を接続すると共に、接続後に、再度、リンクの初期化を実行する、前記チップセットに形成された制御手段と
を備える情報処理装置。
【請求項２】
前記スロットは、カード形状の外部記憶媒体を装着することが可能なものである
請求項１に記載の情報処理装置。
【請求項３】
前記制御手段は、前記リンク数と前記レーン数との一致を検証する際に、前記レジスタ群に属する第１のレジスタが置数しているレーン数を参照する
請求項１又は２に記載の情報処理装置。
【請求項４】
前記レジスタ群は、前記リンクの初期化により成立したリンクのリンク数を置数するための第２のレジスタを含み、前記制御手段は、前記再度のリンクの初期化の際には、該レジスタを参照して、初期化により成立したリンクのリセットを実行する
請求項１から３のいずれか一項に記載の情報処理装置。
【請求項５】
前記リンクは、ＰＣＩ  Ｅｘｐｒｅｓｓ規格に準拠したものである
請求項１から４のいずれか一項に記載の情報処理装置。
【請求項６】
外部記憶媒体が記憶する情報を入力するためのスロットとシステムボード上のチップセットとの間に挿入されたレーン配線切り替え手段と、
リンクの初期化により成立したリンクのリンク数とレーン数とが一致しなかった場合に、前記レーン配線切り替え手段を介して前記スロットと前記チップセットとの間のレーン配線を切り替え、レーンと接続されていなかった接続端子にレーンの一部を接続すると共に、接続後に、再度、リンクの初期化を実行する、前記チップセットに形成された制御手段と
を備える情報処理装置の復旧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は情報処理装置及び情報処理装置の復旧回路に係り、特に、拡張スロットのレーンに縮退が生じた場合に、該拡張スロットのレーンの未配線箇所を使用して該縮退を解消することができる情報処理装置及び情報処理装置の復旧回路に関する。
【背景技術】
【０００２】
近年、情報処理装置は、装置を構成する回路にも冗長設計を施している。これは、障害等の発生の場合に、回路の障害箇所に迅速に対応するためである。即ち、障害等の発生時には付属の予備回路部品に頼ることなく、回路自体の再構成でトラブルに対応できるようにしているのである。しかし、これまでの情報処理装置は、ＰＣＩ  Ｅｘｐｒｅｓｓで縮退が発生した場合には、システムが立ち上がるまでは該縮退を検出できず、性能が低下した不安定な状態（縮退状態）で動作させざるを得なかった。また、このような縮退を検出できたとしても、障害箇所の復旧手段としては、被疑部品を交換する手段しか無く、よって、縮退したアドインカードを切り離すか、若しくは性能が低下したままで動作させざるを得なかった。
【０００３】
なお、上記のＰＣＩ  Ｅｘｐｒｅｓｓとは、２００２年にＰＣＩ−Ｓｐｅｃｉａｌ  Ｉｎｔｅｒｅｓｔ  Ｇｒｏｕｐによって策定された、ＰＣＩバスに代わるパソコン向けのＩ／Ｏシリアル転送インターフェース規格のことである。また、ＰＣＩ  Ｅｘｐｒｅｓｓで縮退が発生した場合とは、このインターフェース規格に準拠した部品を使用した回路（拡張バスの一種）の一部で、不具合等による縮退が発生した場合のこととする。
【０００４】
図９は、既成の情報処理装置の全体構成を示す構成図である。同図に示す情報処理装置は、マザーボード上に、ＣＰＵ、チップセット、レーン、Ｘ４のスロットを具備する。また、チップセットは、ＣＯＮＦＩＧと、ＰＣＩ＿ＰＯＲＴとを含む。さらに、ＣＯＮＦＩＧは、ＰＣＩ  Ｅｘｐｒｅｓｓのレーン数を示すレジスタであるＭＡＸ＿ＬＩＮＫ＿Ｗ、及びリンクの初期化の結果のリンク数を示すレジスタであるＮＥＧＯ＿ＬＩＮＫ＿Ｗを含む。
【０００５】
以下、図９に示す既成の情報処理装置の構成要素の機能について説明する。図９に示す構成において、マザーボードは、システム（ここでは既成の情報処理装置）を構成するメインボードである。なお、ＣＰＵは、システムのメインプロセッサである。チップセットは、システムのＩＯ（入出力装置）を制御するメインのＬＳＩ（集積回路）である。また、図９に示す構成において、ＰＣＩ＿ＰＯＲＴは、ＰＣＩ  Ｅｘｐｒｅｓｓの制御ポートである。
【０００６】
さらに、図９に示す構成において、Ｘ４のスロットは、ＰＣＩ  ＥｘｐｒｅｓｓのＸ８のアドインカードを挿入するスロットである。Ｘ８のアドインカードは、ＰＣＩ  Ｅｘｐｒｅｓｓ用のアドインカードである、ＣＯＮＦＩＧは、ＰＣＩ  Ｅｘｐｒｅｓｓのコンフィグレーションレジスタ群である。ＭＡＸ＿ＬＩＮＫ＿Ｗ及びＮＥＧＯ＿ＬＩＮＫ＿Ｗは、ＰＣＩ  Ｅｘｐｒｅｓｓのレーン数を示すレジスタである、レーンは、ＰＣＩ  Ｅｘｐｒｅｓｓのレーン信号を伝達する配線群である。
【０００７】
この分野の公知例技術として、特許文献１には、ドライバやＯＳがＰＣＩ  Ｅｘｐｒｅｓｓ特有の機能に対応していない場合であっても、ＰＣＩ  Ｅｘｐｒｅｓｓのレーン数の縮退が発生した場合に適切な対処を行うことができる情報処理装置が開示されている。具体的には、ＭＭＢは、システムの初期化完了時に、Ｎｅｇｏｔｉａｔｅｄ  Ｌｉｎｋ  Ｗｉｄｔｈレジスタの値を参照し、この値を自身が有する記憶手段であるＲＡＭに記憶しておく。そして、ＯＳやハードウェアから何らかの装置の異常の通知を受けた場合には、再度Ｎｅｇｏｔｉａｔｅｄ  Ｌｉｎｋ  Ｗｉｄｔｈレジスタの値を参照して、ＲＡＭに記憶しておいた値と比較する。そして、両者の値が異なっていた場合には、レーン数の縮退が発生した旨のメッセージをコンソールに送信し、デバイスを切り離す等の所定の対応を実施する。
【０００８】
また、特許文献２には、コンピュータのＩＯカード故障時に代替ボードに切り替える際に、ボードを物理的に入れ替えることなく、また、ソフトウェアに対する設定変更無く、システムを復旧、運用させることができるコンピュータシステムが開示されている。具体的には、運用中のＩＯカードが故障したとき、同カードをバスから切り離し、予め予備スロットに実装しておいた別カードにバスを接続する。このとき、スロット固有に割り当てているバス信号線も、切り替え機構ハードウェアにより引き継ぐことにより、ソフトウェアは、運用スロットでのカード交換がなされたのと同様にカードを扱う。
【０００９】
また、特許文献３には、チップセットからコネクタへのＰＣＩ−ＥＸＰＲＥＳＳ接続配線では、×８コネクタであっても、×４の接続配線しかされていないものがあり、ＰＣＩ−ＥＸＰＲＥＳＳの性能を十分に発揮できていないという課題の解決策が開示されている。具体的には、チップセットと×８コネクタの間に、２股バススイッチを基板上に配置し、２股バススイッチを中心に３つの×４の配線接続を行う。１つ目の×８コネクタにカードの接続有無によって基板上に設置された２股バススイッチを動的に切り替えることによって×４の２スロット構成または×８の１スロットの接続構成を実現する。
【００１０】
また、特許文献４には、ＰＣＩ  Ｅｘｐｒｅｓｓにおいて、面倒な前準備を必要とせず、縮退を検出することができる情報処理装置が開示されている。具体的には、この情報処理装置は、装着されているコネクタの物理的な端子数を検出し、検出した物理的な端子数と、動作している論理的な端子数とを比較し、比較の結果、物理的な端子数と論理的な端子数とが一致しない場合には、縮退運転していると判定する。
【００１１】
また、特許文献５には、ＰＣＩ  Ｅｘｐｒｅｓｓインターフェースを用いたサーバ装置おいて、Ｉ／Ｏ拡張アダプタの搭載状態の識別を可能とし、リンク回復処理する技術が開示されている。具体的には、サーバ装置は、プロセッサを搭載するサーバモジュールと、サーバＩ／Ｏを拡張するＩ／Ｏ拡張アダプタを有するＩ／Ｏモジュールと、装置全体を管理する管理モジュールとを有する。そして、サーバモジュールとＩ／Ｏ拡張アダプタとをＰＣＩ  Ｅｘｐｒｅｓｓインターフェースにより接続し、Ｉ／Ｏ拡張アダプタを搭載しているかを識別する識別情報を転送する特定インターフェースによってＩ／Ｏモジュールと管理モジュールとを接続する。ＰＣＩ  Ｅｘｐｒｅｓｓインターフェースにリンク障害が発生した場合、特定インターフェースを介して取得される識別情報を用いてリンク状態を判断し、その判断に基づいてリンク障害の回復処理を行う。
【００１２】
さらに、特許文献６には、障害時の性能低下を抑えることができるＰＣＩカード、マザーボード、ＰＣＩバスシステム、制御方法、及びプログラムが開示されている。具体的には、ＰＣＩカードは、外部回路と第１のレーンを介して接続される第１の送受信回路と、第１のレーンに障害が発生していない場合には使用されていない第２のレーンを介して外部回路と接続される第２の送受信回路とを備える。そして、第１のレーンに障害が検出された場合に、使用する送受信回路を第１の送受信回路から第２の送受信回路に切り替える。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許第４５５８５１９号公報
【特許文献２】特開２００７−０９４６０９号公報
【特許文献３】特開２００８−１７１２９１号公報
【特許文献４】特開２００９−１１６６６５号公報
【特許文献５】特開２００９−１５１５６５号公報
【特許文献６】特開２０１０−０６１６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで、上記背景技術で述べた情報処理装置にあっては、前述のとおり、ＰＣＩ  Ｅｘｐｒｅｓｓの縮退により、リンクされたレーン数が減少すると、システム性能が低下するか、若しくはシステムが停止し、信頼性の低下を招いているという問題点が有った。また、このような縮退からシステムを復旧させるには、被疑部品の交換しか手段が無く、このため、可用性の低下や、復帰を迅速に行えないといった問題点があった。
【００１５】
本発明は、上記問題点に鑑みてなされたものであって、拡張スロットのレーンの縮退により、リンクされたレーン数が減少した場合に、被疑部品を交換することなく、この縮退を解消できる情報処理装置及び情報処理装置の復旧回路を提供することを目的としている。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明に係る情報処理装置は、システムボード上のチップセットと、チップセットに形成されたレジスタ群と、外部記憶媒体が記憶する情報を入力するためのスロットと、スロットとチップセットとの間に挿入されたレーン配線切り替え手段と、リンクの初期化により成立したリンクのリンク数とレーン数とが一致しなかった場合に、レーン配線切り替え手段を介してスロットとチップセットとの間のレーン配線を切り替え、レーンと接続されていなかった接続端子にレーンの一部を接続すると共に、該接続後に、再度、リンクの初期化を実行する、チップセットに形成された制御手段とを備える。
【００１７】
また、本発明に係る情報処理装置の復旧回路は、外部記憶媒体が記憶する情報を入力するためのスロットとシステムボード上のチップセットとの間に挿入されたレーン配線切り替え手段と、リンクの初期化により成立したリンクのリンク数とレーン数とが一致しなかった場合に、レーン配線切り替え手段を介してスロットとチップセットとの間のレーン配線を切り替え、レーンと接続されていなかった接続端子にレーンの一部を接続すると共に、該接続後に、再度、リンクの初期化を実行する、チップセットに形成された制御手段とを備える。
【発明の効果】
【００１８】
以上説明したように、本発明の情報処理装置によれば、拡張スロットのレーンの縮退により、リンクされたレーン数が減少した場合に、被疑部品を交換することなく、この縮退を解消できる効果が有る。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態に係る情報処理装置の全体構成を示す構成図である。
【図２】本発明の第１の実施形態に係る情報処理装置において図１から変化した構成を示す構成図である。
【図３】本発明の第１の実施形態に係る情報処理装置において図２から変化した構成を示す構成図である。
【図４】本発明の第１の実施形態に係る情報処理装置において図３から変化した構成を示す構成図である。
【図５】本発明の第１の実施形態に係る情報処理装置において図４から変化した構成を示す構成図である。
【図６】図１〜図５で示す動作の結果として変化したリンクの数を纏めて示した説明図である。
【図７】本発明の第１の実施形態に係る情報処理装置における他の構成を示す構成図である。
【図８】本発明の第２の実施形態に係る情報処理装置の全体構成を示す構成図である。
【図９】既成の情報処理装置の全体構成を示す構成図である。
【発明を実施するための形態】
【００２０】
以下、本発明の情報処理装置及び情報処理装置の復旧回路の実施形態について、〔第１の実施形態〕、〔第２の実施形態〕の順に図面を参照して詳細に説明する。〔第１の実施形態〕：図１は、本発明の第１の実施形態に係る情報処理装置の全体構成を示す構成図である。同図において、本実施形態に係る情報処理装置は、マザーボード１００上に、本実施形態に係る情報処理装置の復旧回路を含む、ＣＰＵ１、チップセット２、レーン３、ＳＥＬ／ＤＥＣ４（配線切り替え手段）、スロット５（拡張スロット）、を具備する。また、チップセット２は、ＣＯＮＦＩＧ２１と、ＰＣＩ＿ＰＯＲＴ２２（制御手段）とを含む。さらに、ＣＯＮＦＩＧ２１は、第１のレジスタであるＭＡＸ＿ＬＩＮＫ＿Ｗ２１１を含む。
【００２１】
以下、図１に示す情報処理装置の構成要素の機能について説明する。図１に示す構成において、マザーボード１００は、システム（ここでは本実施形態に係る情報処理装置）を構成するメインボードである。なお、ＣＰＵ１は、システムのメインプロセッサである。チップセット２は、システムのＩＯ（入出力装置）を制御するメインのＬＳＩ（集積回路）である。また、図１に示す構成において、ＳＥＬ／ＤＥＣ４は、ＰＣＩ  Ｅｘｐｒｅｓｓのレーンの接続先を切り替えるためのセレクタとデコーダである。ＰＣＩ＿ＰＯＲＴ２１１は、ＰＣＩ  Ｅｘｐｒｅｓｓの制御ポートである。符号ＳＥＬは、ＳＥＬ／ＤＥＣを切り替える信号線である。
【００２２】
さらに、図１に示す構成において、スロット５は、ＰＣＩ  Ｅｘｐｒｅｓｓのアドインカード６（外部記憶媒体）を挿入するためのスロットである。ここでは、アドインカード６は、ＰＣＩ  Ｅｘｐｒｅｓｓ用のアドインカードとする。ＣＯＮＦＩＧ２１は、ＰＣＩ  Ｅｘｐｒｅｓｓのコンフィグレーションレジスタ群である。ＭＡＸ＿ＬＩＮＫ＿Ｗ２１１は、ＰＣＩ  Ｅｘｐｒｅｓｓのレーン数を示すレジスタである、レーン３は、ＰＣＩ  Ｅｘｐｒｅｓｓのレーン信号を伝達する配線群である。スロット５のレーン端子Ａ及びレーン端子Ｂは、ＰＣＩ  Ｅｘｐｒｅｓｓのレーン信号がアサインされたコネクタのピンである。
【００２３】
本発明の第１の実施形態に係る情報処理装置の主要な構成要素は、ＳＥＬ／ＤＥＣ４、ＰＣＩ＿ＰＯＲＴ２２、及び信号線ＳＥＬであり、その他の構成要素は、本発明の動作を説明するために参照したものであるから、既成の一般的な構成要素であっても良い。なお、公知の技術では、チップセット２のＰＣＩ  Ｅｘｐｒｅｓｓのレーンが、レーン端子Ａに接続される。これに対し、本発明の第１の実施形態に係る情報処理装置では、特徴的な構成として、チップセット２とスロット５との間にＳＥＬ／ＤＥＣ４を挿入し、チップセット２のレーンを、レーン端子Ａ、レーン端子Ｂに接続している。
【００２４】
以下、図１を参照しながら、本発明の第１の実施形態に係る情報処理装置の動作を説明する。同図において、システムにより定まっている、ＰＣＩ＿ＰＯＲＴ２２に割り当てられるレーン数を４とし、Ｘ８のアドインカード６がスロットに挿入されているものとする。この場合、ＭＡＸ＿ＬＩＮＫ＿Ｗ２１１の値は、ＰＣＩ＿ＰＯＲＴ２２のレーン数が反映されて、４リンクに固定される。さらに、正常時には、チップセット２のレーン３が、レーン端子Ｂに接続された状態でシステムを稼動させるものとする。ここで、システム障害が発生し、システムリセット、若しくは電源の再投入が行われると、ＰＣＩ＿ＰＯＲＴ２２は、通常通り、ＰＣＩ  Ｅｘｐｒｅｓｓリンクの初期化を実行する。
【００２５】
ＰＣＩ＿ＰＯＲＴ２２は、リンクの初期化により成立したリンクのリンク数と、ＭＡＸ＿ＬＩＮＫ＿Ｗ２１１の値とを比較し、一致しなければ、信号線ＳＥＬの信号により、ＳＥＬ／ＤＥＣ４のレーン接続を切り替えて、リンクの初期化をリトライする。ここで、図２を参照する。図２は、本発明の第１の実施形態に係る情報処理装置において図１から変化した構成を示す構成図である。同図に示す情報処理装置の構成は、障害発生により、リンク数が、４リンクから１リンクに縮退した状態の構成図を示している。よって、ＭＡＸ＿ＬＩＮＫ＿Ｗ２１１の値は４リンクであるが、成立したリンクは１リンクとなり、よって、ＰＣＩ＿ＰＯＲＴ２２は、信号線ＳＥＬの信号により、ＳＥＬ／ＤＥＣ４のレーン接続を切り替えて、リンクの初期化をリトライする。
【００２６】
ここで、図３を参照する。図３は、本発明の第１の実施形態に係る情報処理装置において図２から変化した構成を示す構成図である。同図に示す情報処理装置の構成は、信号線ＳＥＬの信号により、ＳＥＬ／ＤＥＣ４のレーン接続を切り替えてリンクの初期化のリトライを実行した結果、４リンクが成立し、縮退から復旧した状態の構成図を示している。
【００２７】
ここで、図４を参照する。図４は、本発明の第１の実施形態に係る情報処理装置において図３から変化した構成を示す構成図である。同図に示す情報処理装置の構成では、Ｘ４のアドインカード６がスロットに挿入されているものとする。この場合、アドインカード６は、レーン端子Ａ側に挿入されるので、リンクの初期化の結果、リンクは成立しない。即ち、ここでは、ＭＡＸ＿ＬＩＮＫ＿Ｗ２１１の値は４リンク、しかし、成立したリンクは０リンクである。よって、ＰＣＩ＿ＰＯＲＴ２２は、信号線ＳＥＬの信号により、ＳＥＬ／ＤＥＣ４のレーン接続を切り替えて、リンクの初期化をリトライする。
【００２８】
最後に、図５を参照する。図５は、本発明の第１の実施形態に係る情報処理装置において図４から変化した構成を示す構成図である。同図に示す情報処理装置の構成では、信号線ＳＥＬの信号により、ＳＥＬ／ＤＥＣ４のレーン接続を切り替えて、リンクの初期化のリトライを実行した結果、４リンクが成立した状態を示している。ここでは、ＭＡＸ＿ＬＩＮＫ＿Ｗ２１１の値以下のレーン数のアドインカードが挿入されているので、ＰＣＩ  Ｅｘｐｒｅｓｓのレーンは、既成の技術と同様の接続にしている。なお、図６は、図１〜図５で示す動作の結果として変化したリンクの数を纏めて示した説明図である。
【００２９】
図７は、本発明の第１の実施形態に係る情報処理装置における他の構成を示す構成図である。同図に示す情報処理装置の構成では、既成の技術と同様に、レーンが配線されていたレーン端子Ａ側で通常動作させるものとする。Ｘ１のアドインカード６が挿入された場合、リンクの初期化により成立するリンクのリンク数は１となる。Ｘ８のアドインカード６が縮退し、リンク数が１になったとする。この場合、ＭＡＸ＿ＬＩＮＫ＿Ｗ２１１に置数されている値と、成立したリンクのリンク数とを比較したときに、両者のリンク数には不一致が無いので、Ｘ１のアドインカード６が挿入されているのか、縮退しているのか判別できない。よって、この場合は、本発明のリンクの初期化のリトライによる復旧もできない。
【００３０】
本実施形態に係る情報処理装置によれば、アドインカード６の障害により、ＰＣＩ  Ｅｘｐｒｅｓｓが縮退させられた場合にも、部品の交換を行うことなく、該縮退から復旧することができるので、システムの信頼性及び可用性を向上させることができる効果が有る。また、縮退が発生した直後に迅速に復旧できるため、性能が低下した、不安定な縮退状態でシステムを動作させることがなくなるので、この点でもシステムの信頼性を向上できる効果が有る。
【００３１】
〔第２の実施形態〕：図８は、本発明の第２の実施形態に係る情報処理装置の全体構成を示す構成図である。本発明の第２の実施形態に係る情報処理装置の全体構成は、本発明の第１の実施形態に係る情報処理装置の全体構成に新しい構成要素を追加したものである。この追加した構成要素は、ＳＹＳ＿ＲＳＴ３１と、ＩＯ＿ＲＥＧ３２，３３と、論理回路のＡＮＤ３４と、システム制御用バスのＩ２Ｃとである。また、ＣＯＮＦＩＧ２１には、第２のレジスタであるＮＥＧ０＿ＬＩＮＫ＿Ｗ３１１を追加している。
【００３２】
以下、図８に示す情報処理装置の追加分の構成要素の機能について説明する。ＳＹＳ＿ＲＳＴ３１は、システムリセット生成回路である。ＩＯ＿ＲＥＧ３２，３３は、システム制御用のバスに接続される汎用ポートである。ＡＮＤ３４は、論理演算用のＡＮＤゲートである。ＮＥＧ０＿ＬＩＮＫ＿Ｗ３１１は、リンクの初期化の結果のリンク数を示すレジスタである。Ｉ２Ｃは、システム制御用バスである。なお、符号ＲＳＴは、ＩＯ＿ＲＥＧ３２，３３から出力されるリセット信号を伝達する信号線である。
【００３３】
以下、図８を参照しながら、本発明の第２の実施形態に係る情報処理装置の動作を説明する。システムに障害が発生し、システムリセット、若しくは電源の再投入が行われた場合、ＰＣＩ＿ＰＯＲＴ２２は、通常通り、ＰＣＩ  Ｅｘｐｒｅｓｓのリンクの初期化を実行する。このとき、ＰＣＩ＿ＰＯＲＴ２２は、ＩＯ＿ＲＥＧ３３の設定を参照することができる。また、ＰＣＩ＿ＰＯＲＴ２２は、上記リンクの初期化により成立したリンクのリンク数を、ＮＥＧ０＿ＬＩＮＫ＿Ｗ３１１に置数する。チップセット２のレーン３が、レーン端子Ｂに接続されていた場合、ＭＡＸ＿ＬＩＮＫ＿Ｗ２１１とＮＥＧ０＿ＬＩＮＫ＿Ｗ３１１とに置数されている値を比較し、一致しなければ、上記リンクの初期化により成立したリンク数をＩＯ＿ＲＥＧ３３にライトする。
【００３４】
このリンク数は、信号線ＳＥＬの信号により、ＳＥＬ／ＤＥＣ４のレーン接続を切り替えた後、ＩＯ＿ＲＥＧ３２にもライトし、その後にＳＹＳ＿ＲＳＴ３１によってチップセット２をシステムリセットすることで、リンクの初期化を再度実行し、縮退から復旧する。このとき、ＡＮＤ３４の演算により、成立したリンクだけのシステムリセットを行うことができる。なお、ＩＯ＿ＲＥＧ３３の設定は、上記ライトの直前にバックアップしておけば、システム構成の本格的な変更・立ち上げの際には、このバックアップした設定でもってＰＣＩ  Ｅｘｐｒｅｓｓをシステムリセットすることができる。
【００３５】
第２の実施形態によれば、第１の実施形態の効果に加えて、縮退から復旧した後のシステムについて、さらに、成立したリンクに対するシステムリセットを実行して初期化を行うことができるので、システムの信頼性を向上させることができるという効果がある。
【符号の説明】
【００３６】
１  ＣＰＵ
２  チップセット
３  レーン
４  ＳＥＬ／ＤＥＣ
５  スロット
６  アドインカード
２１  ＣＯＮＦＩＧ
２２  ＰＣＩ＿ＰＯＲＴ
１００  マザーボード
２１１  ＭＡＸ＿ＬＩＮＫ＿Ｗ
Ａ，Ｂ  レーン端子
ＳＥＬ  信号線
【図１】
2013200616.tif 000003
【図２】
2013200616.tif 000004
【図３】
2013200616.tif 000005
【図４】
2013200616.tif 000006
【図５】
2013200616.tif 000007
【図６】
2013200616.tif 000008
【図７】
2013200616.tif 000009
【図８】
2013200616.tif 000010
【図９】
2013200616.tif 000011