(57)【要約】【課題】分解能を向上させることができ、ダイナミックレンジを向上させるパルス幅変調器を提供する。【解決手段】クロックに同期しながらカウント値をカウントするシーケンスカウンタ２４と、入力信号が前記第１の入力信号パターン種である場合はシーケンスカウンタからのカウンタ値を基準に当該入力信号のスイッチング周期の切り換え時間点を中心としてその前後が対称となるようにパルス幅を変化させ、入力信号が第２の入力信号パターン種である場合はシーケンスカウンタからのカウンタ値を基準に当該入力信号のスイッチング周期の切り換え時間点を中心としてその前または後を１クロック分多くパルス幅を変化させて中間レジスタ値として出力する中間レジスタ処理部２０と、シーケンスカウンタからのカウンタ値を基準にして中間レジスタ処理部からの中間レジスタ値にしたがって出力信号を生成するデコーダ２２とを備える。【選択図】図５
2013017047.tif 000002
【特許請求の範囲】
【請求項１】
入力信号のパルス幅を変化させることによって出力信号を生成するパルス幅変調器であって、
クロックに同期しながらカウント値をカウントするシーケンスカウンタと、
前記入力信号が第１の入力信号パターン種であるか第２の入力信号パターン種であるかを判定し、当該入力信号が前記第１の入力信号パターン種である場合は前記シーケンスカウンタからの前記カウンタ値を基準に当該入力信号のスイッチング周期の切り換え時間点を中心として前記切り換え時間点の前後が対称となるようにパルス幅を変化させ、当該入力信号が前記第２の入力信号パターン種である場合は前記シーケンスカウンタからの前記カウンタ値を基準に当該入力信号の前記スイッチング周期の前記切り換え時間点を中心として前記切り換え時間点の前または後を１クロック分多くパルス幅を変化させて、中間レジスタ値として出力する中間レジスタ処理部と、
前記シーケンスカウンタからの前記カウンタ値を基準に、前記中間レジスタ処理部からの前記中間レジスタ値にしたがって出力信号を生成するデコーダと
を備えることを特徴とするパルス幅変調器。
【請求項２】
前記シーケンスカウンタは、前記クロックに同期しながら前記カウント値をカウントアップし、前記スイッチング周期の前記切り換え時間点を境に前記クロックに同期しながら前記カウント値をカウントダウンすることを特徴とする請求項１に記載のパルス幅変調器。
【請求項３】
前記シーケンスカウンタは、前記入力信号のオーバーサンプリングの倍率に応じて前記カウント値をカウントアップおよびカウントダウンすることを特徴とする請求項２に記載のパルス幅変調器。
【請求項４】
前記中間レジスタ処理部は、前記入力信号パターンの小数点第１位置の値が「０」の場合は前記入力信号が前記第１の入力信号パターン種であると判定し、前記入力信号パターンの小数点第１位置の値が「５」の場合は前記入力信号が前記第２の入力信号パターン種であると判定することを特徴とする請求項１〜請求項３のいずれか１項に記載のパルス幅変調器。
【請求項５】
請求項１〜４のいずれか１項に記載のパルス幅変調器を備えることを特徴とする音声信号出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調（ＰＷＭ：Pulse Width Modulation）技術に係り、特に、ＰＷＭ変調の方式を改善することでダイナミックレンジを向上させるパルス幅変調器および音声信号出力装置に関する。
【背景技術】
【０００２】
パルス変調は、パルスの変化によって信号の生成を行う変調方式であり、例えば、パルス密度変調（ＰＤＭ）は、一定幅のパルスの密度および正負による波形を生成する。一方、パルス幅変調（ＰＷＭ）は、可変のパルスの幅および正負による波形を生成する。
【０００３】
このような技術に関連して、ＰＷＭ変調方式Ｄ級アンプに関する技術が開示されている（例えば、特許文献１参照）。また、多ビットＰＤＭ信号利得調整回路に関する技術が開示されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−４８３３３号公報
【特許文献２】特開２００１−３４５７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
パルス生成方式の１つであるＰＷＭ変調方式では、パルスのスイッチング周期を中心としてその前後が対称となるようにパルス幅を変化させる。そのため、パルス幅は２クロック単位で変化し、分解能はマスタークロックの１／２となる。
【０００６】
本発明の目的は、分解能を向上させることができ、その結果、ダイナミックレンジを向上させるパルス幅変調器および音声信号出力装置を提供することにある。
【課題を解決するための手段】
【０００７】
一態様によれば、入力信号のパルス幅を変化させることによって出力信号を生成するパルス幅変調器であって、（ａ）クロックに同期しながらカウント値をカウントするシーケンスカウンタと、（ｂ）前記入力信号が第１の入力信号パターンであるか第２の入力信号パターン種であるかを判定し、当該入力信号が前記第１の入力信号パターン種である場合は前記シーケンスカウンタからの前記カウンタ値を基準に当該入力信号のスイッチング周期の切り換え時間点を中心として前記切り換え時間点の前後が対称となるようにパルス幅を変化させ、当該入力信号が前記第２の入力信号パターン種である場合は前記シーケンスカウンタからの前記カウンタ値を基準に当該入力信号の前記スイッチング周期の前記切り換え時間点を中心として前記切り換え時間点の前または後を１クロック分多くパルス幅を変化させて、中間レジスタ値として出力する中間レジスタ処理部と、（ｃ）前記シーケンスカウンタからの前記カウンタ値を基準に、前記中間レジスタ処理部からの前記中間レジスタ値にしたがって出力信号を生成するデコーダとを備えるパルス幅変調器が提供される。
【０００８】
別の態様によれば、上記パルス幅変調器を備える音声信号出力装置が提供される。
【発明の効果】
【０００９】
本発明によれば、分解能を向上させることができ、その結果、ダイナミックレンジを向上させるパルス幅変調器および音声信号出力装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】比較例に係るパルス幅変調システムを例示する模式的ブロック図。
【図２】比較例に係るパルス幅変調システムのパルス幅変調器により生成したＰＷＭ出力パターンを例示する図。
【図３】実施の形態に係るパルス幅変調器により生成したＰＷＭ出力パターンを例示する図。
【図４】実施の形態に係るパルス幅変調器によるパルス波形の生成において（ａ）入力信号パターン、（ｂ）中間レジスタ値、（ｃ）ＰＷＭ出力パターン、（ｄ）シーケンスカウンタのデータ例を示す図。
【図５】実施の形態に係るパルス幅変調器を例示する模式的ブロック図。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の寸法等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法等は、以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
［実施の形態］
（比較例におけるパルス幅変調システム）
図１は、比較例に係るパルス幅変調システムを例示する模式的ブロック図を例示している。比較例に係るパルス幅変調システムは、図１に例示するように、同期サンプリングレートコンバータ（同期ＳＲＣ）１０と、デジタル信号プロセッサ（ＤＳＰ）１２と、８倍オーバーサンプリングフィルタ１４と、ノイズシェイパ１６と、ＰＷＭ変調器（パルス幅変調器）１８とを含む。
【００１４】
同期式サンプリングレートコンバータ（同期ＳＲＣ）１０は、クロックに同期して、特定のサンプリングレートのデジタル信号（例えば、デジタルオーディオ信号）を入力して、オリジナルのサンプリングレートとは異なるサンプリング周波数に変換してデジタル信号プロセッサ（ＤＳＰ）１２に出力する。ここでは、同期式サンプリングレートコンバータ（ＳＲＣ）１０は、８／１２／１６／２４／３２／４８／９６ｋＨｚを４８ｋＨｚの周波数に、１１．２５／２２．０５／４４．１／８８．２ｋＨｚを４４．１ｋＨｚの周波数にサンプリング変換する。
【００１５】
デジタル信号プロセッサ（ＤＳＰ）１２は、同期式サンプリングレートコンバータ（同期ＳＲＣ）１０から出力されたデジタル信号を入力して、例えばゲインコントロールやトーンコントロールなどのオーディオ信号処理を行い、ＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式のデジタルオーディオ信号を生成して８倍オーバーサンプリングフィルタ１４に出力する。
【００１６】
８倍オーバーサンプリングフィルタ１４は、デジタル信号をオーバーサンプリングしてノイズシェイパ１６に出力する。より具体的には、８倍オーバーサンプリングフィルタ１４は、オリジナルのサンプリング周波数の所定倍（ここでは８倍）の周波数でデータをサンプリングして、例えば、４８ｋＨｚまたは４４．１ｋＨｚのサンプリング周波数を３８４ｋＨｚまたは３５２．８ｋＨｚのＰＷＭ周波数に変換する。
【００１７】
ノイズシェイパ１６は、８倍オーバーサンプリングフィルタ１４から出力されたデジタルオーディオ信号の量子化誤差ノイズのレベルを低下させるためにノイズシェーピング処理を実行してＰＷＭ変調器１８に出力する。
【００１８】
ＰＷＭ変調器１８は、ノイズシェイパ１６から出力されたデータのパスル幅をマスタークロックの１周期分ずつ拡げたり狭めたりして、入力データに対応したパルス幅を持つパルス信号を生成して出力する。
【００１９】
図２は、ＰＷＭ変調器１８から出力されるＰＷＭ信号の出力パターンを例示している。ここでは、オリジナルのサンプリング周波数の８倍の周波数がＰＷＭ信号のスイッチング周期となり、このＰＷＭ信号のスイッチング周期の切り換え時間点（図２における縦破線）を中心としてその切り換え時間点の前後が対称になるように１マスタークロックずつ「Ｈｉｇｈ」レベルの期間を広げてパルス幅を変化させている。図２に示した例では、ＰＷＭ変調器１８は、パターン「２」「３」「２」という入力信号パターンを入力し、各入力信号パターン「２」「３」「２」のスイッチング周期の切り換え時間点（図２における縦破線）を中心としてその切り換え時間点の前後が対称になるようにＰＷＭ出力信号パターン（ＰＷＭ波形）を生成して出力する。より具体的には、入力信号パターン「２」の場合は、４マスタークロック幅のＰＷＭ出力信号パターンが生成され、入力信号パターン「３」の場合は、６マスタークロック幅のＰＷＭ出力信号パターンが生成される。
【００２０】
このように、比較例に係るパルス幅変調システムでは、ＰＷＭ信号のスイッチング周期の切り換え時間点を中心としてその前後が対称となるようにパルス幅を変化させている。そのため、パルス幅は２マスタークロック単位で変化するので、その分解能はマスタークロックの１／２となる。
【００２１】
（実施の形態におけるパルス幅変調器）
図５は、実施の形態に係るＰＷＭ変調器（パルス幅変調器）を例示する模式的ブロック図である。また、図４は、図５に例示した実施の形態に係るパルス幅変調器によるパルス波形の生成において（ａ）入力信号パターン、（ｂ）中間レジスタ値、（ｃ）ＰＷＭ出力パターン、（ｄ）シーケンスカウンタのデータ例を示す図である。実施の形態に係るパルス幅変調器は、例えば、図１に示したパルス幅変調システムにおいて用いることができる。
【００２２】
実施の形態に係るパルス幅変調器は、図５に例示するように、入力信号のパルス幅を変化させることによって出力信号を生成するパルス幅変調器であって、（ａ）クロックに同期しながらカウント値をカウントするシーケンスカウンタ２４と、（ｂ）入力信号が第１の入力信号パターンであるか第２の入力信号パターン種であるかを判定し、当該入力信号が第１の入力信号パターン種である場合はシーケンスカウンタ２４からのカウンタ値を基準に当該入力信号のスイッチング周期の切り換え時間点を中心として切り換え時間点の前後が対称となるようにパルス幅を変化させ、当該入力信号が第２の入力信号パターン種である場合はシーケンスカウンタ２４からのカウンタ値を基準に当該入力信号のスイッチング周期の切り換え時間点を中心として切り換え時間点の前または後を１クロック分多くパルス幅を変化させて中間レジスタ値として出力する中間レジスタ処理部２０と、（ｃ）シーケンスカウンタ２４からのカウンタ値を基準に、中間レジスタ処理部２０からの中間レジスタ値にしたがって出力信号を生成するデコーダ２２とを含む。
【００２３】
比較例に係るパルス幅変調器での入力信号パターンが「１」「２」「３」「４」…であったとすると、実施の形態に係るパルス幅変調器では、入力信号パターンが「１．０」「１．５」「２．０」「２．５」「３．０」「３．５」「４．０」…というように、比較例に比べて２倍の分解能をもつデジタル信号を入力する。
【００２４】
シーケンスカウンタ２４は、クロックに同期したタイミングでカウントし、カウント値を中間レジスタ処理部２０とデコーダ２２との双方に出力する。シーケンスカウンタ２４は、例えば８倍オーバーサンプリングが行われているパルス幅変調システムにおいては、図４（ｄ）に例示するように「０」「１」「２」「３」とカウントアップし、スイッチング周期の切り換え時間点（図４（ｃ）における縦実線）を境に「３」「２」「１」「０」とカウントダウンし、再び「０」「１」「２」「３」とカウントアップし、以下同様にカウント値を中間レジスタ処理部２０とデコーダ２２との双方に順次出力する。図４では、８倍のオーバーサンプリングに対応したカウントアップ／カウントダウンの方式を例示しているが、例えば、オーバーサンプリングの倍率が４倍の場合には「０」「１」「１」「０」というようにカウントアップ／カウントダウンするし、１６倍の場合には「０」「１」「２」「３」「４」「５」「６」「７」「７」「６」「５」「４」「３」「２」「１」「０」というようにカウントアップ／カウントダウンする。
【００２５】
なお、シーケンスカウンタ２４は、オーバーサンプリングの倍率に応じてカウントアップ／カウントダウンの方式を柔軟に切り替えることができるように、例えば、図１に示した８倍オーバーサンプリングフィルタ１４からオーバーサンプリングの倍率値を受け取って、その倍率値に基づいてカウントアップ／カウントダウンを行うようにしてもよい。
【００２６】
中間レジスタ処理部２０は、シーケンスカウンタ２４からのカウンタ値を基準に、図４（ａ）に示すような入力信号から図４（ｂ）に示すような中間レジスタ値を生成してデコーダ２２に出力する。中間レジスタ処理部２０は、入力した信号が第１の入力信号パターン種であるか第２の入力信号パターン種であるかを判定する。このケースでは、中間レジスタ処理部２０は、入力した信号パターンの小数点第１位置の値が「０」の場合は入力した信号が第１の入力信号パターン種であると判定し、入力した信号パターンの小数点第１位置の値が「５」の場合は入力した信号が第２の入力信号パターン種であると判定する。
【００２７】
入力した信号が第１の入力信号パターン種である場合、中間レジスタ処理部２０は、シーケンスカウンタ２４からのカウンタ値に基づいて、当該信号のスイッチング周期の切り換え時間点を中心としてその切り換え時間点の前後が対称となるようにパルス幅を変化させる。図４に示した例では、入力信号パターン「２．０」という信号を入力した場合、中間レジスタ処理部２０は、当該信号が第１の入力信号パターン種であると判定して、当該信号のスイッチング周期の切り換え時間点を中心としてその前後が対称になるように、１マスタークロックずつ「Ｈｉｇｈ」レベルの期間を広げてパルス幅を変化させるように中間レジスタ値を設定する。従って、この場合、スイッチング周期の切り換え時間点を中心として、その切り換え時間点の前後が２クロック分ずつのパルス幅となるように中間レジスタ値を設定する。
【００２８】
入力した信号が第２の入力信号パターン種である場合、中間レジスタ処理部２０は、シーケンスカウンタ２４からのカウンタ値に基づいて、当該信号のスイッチング周期の切り換え時間点を中心としてその切り換え時間点の前または後を１クロック分多くパルス幅を変化させる。図４に示した例では、入力信号パターン「２．５」という信号を入力した場合、中間レジスタ処理部２０は、当該信号が第２の入力信号パターン種であると判定して、当該信号のスイッチング周期の切り換え時間点を中心としてその切り換え時間点の後が前よりも１クロック分多くなるように、「Ｈｉｇｈ」レベルの期間を広げてパルス幅を変化させるように中間レジスタ値を設定する。従って、この場合、スイッチング周期の切り換え時間点を中心として、切り換え時間点の前が２クロック分のパルス幅となり、切り換え時間点の後が３クロック分のパルス幅となるように中間レジスタ値を設定する。なお、１クロック分多く設定するのは、スイッチング周期の切り換え時間点を中心とした切り換え時間点の後（図４に向かって右側）に限らず、スイッチング周期の切り換え時間点を中心とした切り換え時間点の前（図４に向かって左側）であってもよい。
【００２９】
デコーダ２２は、シーケンスカウンタ２４からのカウンタ値を基準に、中間レジスタ処理部２０からの中間レジスタ値にしたがって、ＰＷＭ出力信号パターン（ＰＷＭ波形）を生成して出力する。
【００３０】
図３は、図５に例示した実施の形態に係るパルス幅変調器により生成したＰＷＭ出力パターンを例示する図である。入力信号パターン「２．０」という入力信号に対しては、当該信号のスイッチング周期の切り換え時間点を中心としてその前後が２クロック分ずつのパルス幅が生成され、入力信号パターン「２．５」という入力信号に対しては、当該信号のスイッチング周期の切り換え時間点を中心としてその前に２クロック分のパルス幅が生成され、その後に３クロック分のパルス幅が生成されている。また、入力信号パターン「３．５」という入力信号に対しては、当該信号のスイッチング周期の切り換え時間点を中心としてその前に３クロック分のパルス幅が生成され、その後に４クロック分のパルス幅が生成されている。
【００３１】
なお、図５に例示した実施の形態に係るパルス幅変調器を、例えば音声信号出力装置に組み込むことにより、分解能を向上させることができ、その結果、ダイナミックレンジを向上させる音声信号出力装置を実現することもできる。
【００３２】
このように、実施の形態に係るパルス幅変調器によると、入力した信号が第１の入力信号パターン種である場合はＰＷＭ信号のスイッチング周期の切り換え時間点を中心としてその前後が対称となるようにパルス幅を変化させ、入力した信号が第２の入力信号パターン種である場合はＰＷＭ信号のスイッチング周期の切り換え時間点を中心としてその前または後を１クロック分多くなるようにパルス幅を変化させている。そのため、パルス幅は１マスタークロック単位で変化するので、その分解能は比較例の場合の２倍となる。
【００３３】
実施の形態に係るパルス幅変調器によると、一例として、ダイナミックレンジが、比較例の場合の９ｄＢから、９６ｄＢへと向上している。
【００３４】
以上説明したように、分解能を向上させることができ、その結果、ダイナミックレンジを向上させるパルス幅変調器および音声信号出力装置を提供することができる。
【００３５】
（その他の実施の形態）
上記のように、本発明について実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００３６】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【００３７】
本発明に係るパルス幅変調器および音声信号出力装置は、テレビ、ラジオ、ラジカセ、カーオーディオ、ホームシアターシステム、オーディオコンポーネント、携帯電話、電子楽器等、音声を出力する機器全般に幅広く適用可能である。
【符号の説明】
【００３８】
１０…同期サンプリングレートコンバータ（同期ＳＲＣ）
１２…デジタル信号プロセッサ（ＤＳＰ）
１４…８倍オーバーサンプリングフィルタ
１６…ノイズシェイパ
１８…ＰＷＭ変調器（パルス幅変調器）
２０…中間レジスタ処理部
２２…デコーダ
２４…シーケンスカウンタ
【図１】
2013017047.tif 000003
【図２】
2013017047.tif 000004
【図３】
2013017047.tif 000005
【図４】
2013017047.tif 000006
【図５】
2013017047.tif 000007